(57)【要約】【課題】コンバータ動作停止時に生じる自励発振の問題およびアンダーシュートの問題を解消して、電力変換効率が高く且つ低コストに構成できる同期整流型ＤＣ−ＤＣコンバータを提供する。【解決手段】トランスＴ１に補助巻線Ｎ３を備え、主スイッチ素子Ｑ１のオフ時に補助巻線Ｎ３の起電圧を転流スイッチ素子（第２のスイッチ素子）Ｑ３のゲート・ソース間に対する駆動電圧として印加する補助巻線電圧印加回路３１を設け、主スイッチ素子Ｑ１のオン時に補助巻線Ｎ３に発生する電圧を、抵抗Ｒ１，Ｒ２，コンデンサＣ３からなる時定数回路３０のコンデンサＣ３に対して時定数回路の充電電圧とは逆極性の電圧を印加する逆充電回路３２を設ける。時定数回路３０は転流スイッチ素子Ｑ３のゲート・ソース間に対する駆動電圧を受けてＱ３のオンタイミングから制御スイッチ素子（第３のスイッチ素子）Ｑ５がオンするまでの時間を定める。【選択図】図５
2008178177.tif 000002
【特許請求の範囲】
【請求項１】
トランスと、該トランスの１次巻線に直列に接続した主スイッチ素子と、前記トランスの２次巻線に対して直列に接続されたチョークコイルと、出力部に対して並列接続された平滑コンデンサと、前記トランスの２次巻線に対して直列に接続され、前記主スイッチ素子のオン・オフに同期してオン・オフするＦＥＴからなる第１のスイッチ素子と、前記出力部に対して並列接続され、前記主スイッチ素子のオン・オフに同期してオフ・オンすることで、前記チョークコイルの励磁エネルギの放出経路を形成するＦＥＴからなる第２のイッチ素子と、前記主スイッチ素子のスイッチング制御を行うパルス信号発生回路と、を備えた同期整流型ＤＣ−ＤＣコンバータにおいて、
前記第２のスイッチ素子のゲート端子とソース端子との間の導通をオン・オフする第３のスイッチ素子を設け、前記第２のスイッチ素子のゲート端子とソース端子との間に時定数回路を設け、前記第３のスイッチ素子の制御端子に前記時定数回路を接続したことを特徴とする同期整流型ＤＣ−ＤＣコンバータ。
【請求項２】
前記第３のスイッチ素子はバイポーラトランジスタである請求項１に記載の同期整流型ＤＣ−ＤＣコンバータ。
【請求項３】
前記時定数回路は第１の抵抗と第２の抵抗と第１のコンデンサとの直列回路からなる請求項１に記載の同期整流型ＤＣ−ＤＣコンバータ。
【請求項４】
前記トランスは２次側に補助巻線を備え、前記補助巻線の一端は前記主スイッチ素子のオンタイミングでオンするスイッチ素子（Ｑ４）を介して前記第２のスイッチ素子のソース端子に接続され、他端は前記第２のスイッチ素子のゲート端子に対して高周波的に接続され、且つ前記第２の抵抗と前記第１のコンデンサとの接続点に逆流防止ダイオードを介して接続されていることを特徴とする請求項３に記載の同期整流型ＤＣ−ＤＣコンバータ。
【請求項５】
前記トランスは２次側に補助巻線を備え、前記補助巻線の起電圧を整流平滑して補助電源用直流電圧を得る補助電源用整流平滑回路を設け、前記補助巻線の一端は前記第２のスイッチ素子のソース端子に接続され、他端は前記補助電源用整流平滑回路の前段において、前記第２の抵抗と前記第１のコンデンサとの接続点に逆流防止ダイオードを介して接続されていることを特徴とする請求項３に記載の同期整流型ＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、トランスの１次巻線に主スイッチ素子を接続し、トランスの２次巻線に整流スイッチ素子と転流スイッチ素子とを備えてなる同期整流型ＤＣ−ＤＣコンバータに関するものである。
【背景技術】
【０００２】
従来の同期整流型ＤＣ−ＤＣコンバータの回路例を図１に、その各部の電圧波形を図２にそれぞれ示す。
【０００３】
従来の一般的な同期整流型ＤＣ−ＤＣコンバータは、トランスＴ１の１次巻線Ｎ１に主スイッチ素子Ｑ１を直列に接続し、この直列回路に入力端子（＋Ｖｉｎ・−Ｖｉｎ）から入力される電圧を印加するように構成し、入力端子（＋Ｖｉｎ・−Ｖｉｎ）の間にノイズフィルタとしてのコンデンサＣ１を接続している。トランスＴ１の２次巻線Ｎ２に、主スイッチ素子Ｑ１のオン・オフに同期してオン・オフする整流スイッチ素子Ｑ２およびＱ１のオン・オフに同期してオフ・オンする転流スイッチ素子Ｑ３、チョークコイルＬ１および平滑コンデンサＣ２を含む同期整流回路を接続している。また、この例ではトランスＴ１の２次巻線Ｎ２の一端と転流スイッチ素子Ｑ３のゲートとの間にダイオードＤ２を接続し、Ｑ３のゲート−ソース間に制御スイッチ素子Ｑ４を接続している。同期整流器駆動回路２３は主スイッチ素子Ｑ１のオン・オフに同期して整流スイッチ素子Ｑ２および制御スイッチ素子Ｑ４を駆動する。
【０００４】
また、パルス信号発生回路２１はパルストランスＴ２の１次巻線を介して主スイッチ素子Ｑ１のゲートに対して駆動パルスを与える。パルス信号再生回路２２はパルストランスＴ２の２次巻線に発生する信号から、Ｑ１のゲートに与えられるパルス信号を再生して同期整流器駆動回路２３へ与える。なお、パルストランスＴ２の１次巻線にはリセットダイオードＤ１を接続していて、パルストランスＴ２の２次巻線に、Ｑ１のオンの立ち上がりタイミングにのみパルスが発生するように構成している。
【０００５】
パルス信号発生回路２１は、出力端子（＋Ｖｏｕｔ・−Ｖｏｕｔ）間に接続した抵抗Ｒ３，Ｒ４からなる分圧回路の出力電圧を検出して、出力電圧が所定値を保つように主スイッチ素子Ｑ１のゲートに与えるパルス信号のオンデューティ比を制御する。
【０００６】
図２の（ａ）に示すように、パルス信号発生回路２１から出力されるパルス信号により、Ｑ１のゲート電圧をＴｏｎ期間に所定の正電圧とし、Ｔｏｆｆ期間を０Ｖとする制御を繰り返す。Ｔｏｎの開始時に同期整流器駆動回路２３はＱ４のゲート・ソース間に図２の（ｃ）に示すパルス信号を出力するので、Ｑ４はオンしてＱ３のゲート・ソース間の充電電荷を放電し、Ｑ３をオフする。
【０００７】
Ｔ１のタイミングでＱ１のゲート電圧が０となってＱ１がオフすると、トランスの２次巻線Ｎ２に発生する逆方向の電圧によってダイオードＤ２が順方向となり、Ｑ３のゲートに巻線電圧が印加される。これによりＱ３はオンする。
【０００８】
以上の動作を繰り返すことによって出力端子（＋Ｖｏｕｔ・−Ｖｏｕｔ）には所定の直流電圧が出力される。
【０００９】
このような同期整流型ＤＣ−ＤＣコンバータにおいては、ＤＣ−ＤＣコンバータ回路自体が動作を停止している時（駆動していない時）、転流スイッチ素子Ｑ３はゲート・ソース間の寄生容量に電荷が溜まったままとなっていてＱ３はオン状態を保つ。すなわちコンバータ自体が動作していない時、制御スイッチ素子Ｑ４はオフ状態であるので、図２においてｔ４以降に示すように、Ｑ２がオフ状態、Ｑ３がオンの状態で止まってしまう。このような状態で出力端子に別のＤＣ−ＤＣコンバータの出力が加わった場合（複数のＤＣ−ＤＣコンバータを並列接続して１つの負荷に電力を供給するような構成である場合）、整流スイッチ素子Ｑ２と転流スイッチ素子Ｑ３とが交互にオン・オフを繰り返す自励発振現象が生じる。また、チョークコイルＬ１と平滑コンデンサＣ２とで構成される出力フィルタが低インピーダンスでショートされ続けるので、図２の（ｄ）においてＤで示すように出力電圧が低下した後、チョークコイルＬ１と平滑コンデンサＣ２との共振によって、負電圧が発生するアンダーシュート現象が生じるといった問題があった。
【００１０】
そこで、例えば特許文献１ではダイオードＤ２に対して並列に抵抗を接続して、転流スイッチ素子Ｑ３のゲート・ソース間の電荷を引き抜くように構成されている。
【特許文献１】特許３３７３１９４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ところが特許文献１に示されているような、転流スイッチ素子のゲート・ソース間の寄生容量に充電されている電荷を抵抗によって引き抜く構成では、ＤＣ−ＤＣコンバータの電力容量が大きくなると、転流スイッチ素子Ｑ３のゲート・ソース間容量に充電される電荷も大きくなり、短時間でその電荷を放電させるためには放電用抵抗の値を小さくする必要がある。しかしその結果、放電用抵抗での電力消費が大きくなり、ＤＣ−ＤＣコンバータの電力変換効率が低下するという問題および電力容量の大きな抵抗を用いなければならずコストが嵩むという問題が生じる。さらに上記放電用抵抗を設けると、常に放電が生じるので、コンバータの入力電圧範囲が広い場合に転流スイッチ素子Ｑ３のゲート電圧が一定電圧とはならず、効率が低下する。
【００１２】
そこで、この発明の目的は、前述のコンバータ動作停止時の問題を解消して、電力変換効率が高く且つ低コストに構成できる同期整流型ＤＣ−ＤＣコンバータを提供することにある。
【課題を解決するための手段】
【００１３】
この発明の同期整流型ＤＣ−ＤＣコンバータは次のように構成する。
（１）トランス（Ｔ１）と、該トランス（Ｔ１）の１次巻線に直列に接続した主スイッチ素子（Ｑ１）と、前記トランス（Ｔ１）の２次巻線に対して直列に接続されたチョークコイル（Ｌ１）と、出力部に対して並列接続された平滑コンデンサ（Ｃ２）と、前記トランス（Ｔ１）の２次巻線に対して直列に接続され、前記主スイッチ素子（Ｑ１）のオン・オフに同期してオン・オフするＦＥＴからなる第１のスイッチ素子（Ｑ２）と、前記出力部に対して並列接続され、前記主スイッチ素子のオン・オフに同期してオフ・オンすることで、前記チョークコイル（Ｌ１）の励磁エネルギの放出経路を形成するＦＥＴからなる第２のイッチ素子（Ｑ３）と、前記主スイッチ素子（Ｑ１）のスイッチング制御を行うパルス信号発生回路（２１）と、を備えた同期整流型ＤＣ−ＤＣコンバータにおいて、
前記第２のスイッチ素子（Ｑ３）のゲート端子とソース端子との間の導通をオン・オフする第３のスイッチ素子（Ｑ５）と、前記第２のスイッチ素子（Ｑ３）のゲート端子とソース端子との間に時定数回路（３０）を設け、前記第３のスイッチ素子（Ｑ５）の制御端子に前記時定数回路を接続したことを特徴としている。
【００１４】
（２）前記第３のスイッチ素子（Ｑ５）はバイポーラトランジスタとする。
（３）前記時定数回路（３０）は第１の抵抗（Ｒ１）と第２の抵抗（Ｒ２）と第１のコンデンサ（Ｃ３）との直列回路から構成する。
【００１５】
（４）前記トランス（Ｔ１）は２次側に補助巻線（Ｎ３）を備え、この補助巻線（Ｎ３）の一端は前記主スイッチ素子（Ｑ１）のオンタイミングでオンするスイッチ素子（Ｑ４）を介して前記第２のスイッチ素子（Ｑ３）のソース端子に接続され、他端は前記第２のスイッチ素子（Ｑ３）のゲート端子に高周波的に接続され、且つ前記第２の抵抗（Ｒ２）と前記第１のコンデンサ（Ｃ３）との接続点に逆流防止ダイオード（Ｄ３）を介して接続されたものとする。
【００１６】
（５）前記トランス（Ｔ１）は２次側に補助巻線（Ｎ３）を備え、前記補助巻線（Ｎ３）の起電圧を整流平滑して補助電源用直流電圧を得る補助電源用整流平滑回路（３４）を設け、前記補助巻線（Ｎ３）の一端は前記第２のスイッチ素子（Ｑ３）のソース端子に接続され、他端は前記補助電源用整流平滑回路（３４）の前段において、前記第２の抵抗（Ｒ２）と前記第１のコンデンサ（Ｃ３）との接続点に逆流防止ダイオード（Ｄ３）を介して接続されたものとする。
【発明の効果】
【００１７】
この発明によれば、次のような効果を奏する。
（１）オンによって転流スイッチ素子Ｑ３のゲート・ソース間の充電電荷を放電する制御スイッチ素子Ｑ５が転流スイッチ素子Ｑ３のゲートとソースに両端が接続された経路中に設けられて、時定数回路３０が転流スイッチ素子Ｑ３のゲート・ソース間に対する駆動電圧を受けて転流スイッチ素子Ｑ３のオンタイミングから一定時間経過後に制御スイッチ素子Ｑ５をオンするので、コンバータの動作が停止した後、上記時定数回路３０および制御スイッチ素子Ｑ５の作用により転流スイッチ素子Ｑ３のゲート・ソース間の充電電荷（以下、ゲート電荷という。）が強制放電されて転流スイッチ素子Ｑ３をオフ状態に保つので、従来の自励発振動作の問題や出力端子に現れるアンダーシュートの問題が解消できる。
【００１８】
（２）前記第３のスイッチ素子Ｑ５を仮にＦＥＴとすると、ＦＥＴの帰還容量によりＦＥＴのゲート電圧が変動し、誤動作によってオンする現象が生じるが、バイポーラトランジスタとすることによって、その問題が避けられる。
【００１９】
（３）前記時定数回路３０は第１の抵抗Ｒ１と第２の抵抗Ｒ２と第１のコンデンサＣ３との直列回路から構成したことにより、コンバータを停止した場合に、前記時定数回路３０の時定数を、主スイッチ素子Ｑ１のオンと同時にオン動作を行うスイッチ素子Ｑ４のオフ期間よりも若干長めに設定することができ、前記コンバータ動作が停止した場合でも、速やかに第２のスイッチ素子Ｑ３をオフさせることができる。
【００２０】
（４）前記トランスＴ１は２次側に補助巻線Ｎ３を備え、この補助巻線Ｎ３の一端は前記主スイッチ素子Ｑ１のオンタイミングでオンするスイッチ素子Ｑ４を介して前記第２のスイッチ素子Ｑ３のソース端子に接続され、他端は前記第２のスイッチ素子Ｑ３のゲート端子に高周波的に（すなわち直接またはパルス信号を伝搬するコンデンサＣ４等を介して）接続され、且つ前記第２の抵抗Ｒ２と前記第１のコンデンサＣ３との接続点に逆流防止ダイオードＤ３を介して接続されたものとすることによって、主スイッチ素子Ｑ１のオン時に補助巻線Ｎ３に発生する電圧を時定数回路３０のコンデンサＣ３に対して逆極性の電圧を印加する。この電圧はＤＣ−ＤＣコンバータの入力電圧にほぼ比例した補助巻線の起電圧であるので、時定数回路はこの逆極性に充電された電圧から充電を開始することになり、ＤＣ−ＤＣコンバータに対する入力電圧の変動があっても第２のスイッチ素子Ｑ３のターンオフタイミングをほぼ一定に保つことができる。
【００２１】
（５）前記トランスＴ１は２次側に補助巻線Ｎ３を備え、前記補助巻線Ｎ３の起電圧を整流平滑して補助電源用直流電圧を得る補助電源用整流平滑回路３４を設け、前記補助巻線Ｎ３の一端は前記第２のスイッチ素子Ｑ３のソース端子に接続され、他端は前記補助電源用整流平滑回路３４の前段において、前記第２の抵抗Ｒ２と前記第１のコンデンサＣ３との接続点に逆流防止ダイオードＤ３を介して接続されたものとすることによって、上述の場合と同様に、時定数回路３０のコンデンサＣ３に対して逆極性の電圧が充電され、ＤＣ−ＤＣコンバータに対する入力電圧の変動があっても転流スイッチ素子Ｑ３のターンオフタイミングをほぼ一定に保つことかできる。
【発明を実施するための最良の形態】
【００２２】
《第１の実施形態》
図３は第１の実施形態に係る同期整流型ＤＣ−ＤＣコンバータの回路図である。また図４はその各部の電圧波形図である。
この同期整流型ＤＣ−ＤＣコンバータは、トランスＴ１の１次巻線Ｎ１に主スイッチ素子Ｑ１を直列に接続し、この直列回路に入力端子（＋Ｖｉｎ・−Ｖｉｎ）から入力される電圧を印加するように構成し、入力端子（＋Ｖｉｎ・−Ｖｉｎ）の間にノイズフィルタとしてのコンデンサＣ１を接続している。トランスＴ１の２次巻線Ｎ２に、主スイッチ素子Ｑ１のオン・オフに同期してオン・オフする整流スイッチ素子（この発明に係る「第１のスイッチ素子」）Ｑ２、およびＱ１のオン・オフに同期してオフ・オンする転流スイッチ素子（この発明に係る「第２のスイッチ素子」）Ｑ３、チョークコイルＬ１および平滑コンデンサＣ２を含む同期整流回路を接続している。また、トランスＴ１の２次巻線Ｎ２の一端と転流スイッチ素子Ｑ３のゲートとの間にダイオードＤ２を接続し、Ｑ３のゲート−ソース間に制御スイッチ素子Ｑ４を接続している。同期整流器駆動回路２３は主スイッチ素子Ｑ１のオン・オフに同期して整流スイッチ素子Ｑ２および制御スイッチ素子Ｑ４を駆動する。
【００２３】
また、パルス信号発生回路２１はパルストランスＴ２の１次巻線を介して主スイッチ素子Ｑ１のゲートに対して駆動パルスを与える。パルス信号再生回路２２はパルストランスＴ２の２次巻線に発生する信号から、Ｑ１のゲートに与えられるパルス信号を再生して同期整流器駆動回路２３へ与える。なお、パルストランスＴ２の１次巻線にはリセットダイオードＤ１を接続していて、パルストランスＴ２の２次巻線に、Ｑ１のオンの立ち上がりタイミングにのみパルスが発生するように構成している。
【００２４】
パルス信号発生回路２１は、出力端子（＋Ｖｏｕｔ・−Ｖｏｕｔ）間に接続した抵抗Ｒ３，Ｒ４からなる分圧回路の出力電圧を検出して、出力電圧が所定値を保つように主スイッチ素子Ｑ１のゲートに与えるパルス信号のオンデューティ比を制御する。
【００２５】
図１に示した従来例の同期整流型ＤＣ−ＤＣコンバータと異なり、転流スイッチ素子Ｑ３のゲート・ソースに対して並列に制御スイッチ素子（この発明に係る「第３のスイッチ素子」）Ｑ５を接続し、ダイオードＤ２を介して供給される転流スイッチ素子Ｑ３のゲート・ソース間に対する駆動電圧を受けて、転流スイッチ素子Ｑ３のオンタイミングから制御スイッチ素子Ｑ５がオンするまでの時間を定める時定数回路３０を備えている。この時定数回路３０は、第１の抵抗Ｒ１、第２の抵抗Ｒ２、および第１のコンデンサＣ３からなり、抵抗Ｒ１，Ｒ２からなる回路に対して並列にダイオードＤ３を設けている。その他の構成は図１に示したものと同様である。
【００２６】
図３に示した同期整流型ＤＣ−ＤＣコンバータの動作は次のとおりである。
図４の（ａ）に示すように、パルス信号発生回路２１から出力されるパルス信号により、Ｑ１のゲート電圧をＴｏｎ期間に所定の正電圧とし、Ｔｏｆｆ期間に０Ｖとする制御を繰り返す。Ｔｏｎの開始時に同期整流器駆動回路２３はＱ４のゲート・ソース間に図４の（ｄ）に示すパルス信号を出力するので、Ｑ４はオンしてＱ３のゲート・ソース間の充電電荷を放電し、Ｑ３をオフする。
【００２７】
Ｔ１のタイミングでＱ１のゲート電圧が０となってＱ１がオフすると、トランスの２次巻線Ｎ２に発生する逆方向の電圧によってダイオードＤ２が順方向となり、Ｑ３のゲートに巻線電圧が印加される。これによりＱ３はオンする。
【００２８】
以上の動作を繰り返すことによって出力端子（＋Ｖｏｕｔ・−Ｖｏｕｔ）には所定の直流電圧が出力される。
【００２９】
転流スイッチ素子Ｑ３のゲート・ソース間電圧（以下、単にゲート電圧という。）の印加に伴って、時定数回路３０には抵抗Ｒ１→Ｒ２→コンデンサＣ３の経路で充電電流が流れ、コンデンサＣ３の充電電圧が上昇する（ｔ１〜ｔ２）
このコンデンサＣ３の充電電圧が上昇することによってＱ５のベース・エミッタ間電圧が上昇するが、図４の（ｃ）に示すように、Ｑ５のベース・エミッタオン閾値（以下、単にオン閾値という。）を超えるまでにタイミングｔ２でＱ４がオンしてＱ３のゲート電荷が放電されるのでＱ５がオンに至ることはない。
【００３０】
同期整流器駆動回路２３からの信号によりｔ２で制御スイッチ素子Ｑ４のゲート電圧が立ち上がると、Ｃ３→Ｄ３→Ｑ４の経路でコンデンサＣ３の電荷が速やかに放電される。これにより次回のＱ３オン時（ｔ３）からの時定数回路としての充電が正しく行われる。
【００３１】
図４のタイミングｔ４以降に示すように、ＤＣ−ＤＣコンバータの動作が停止（パルス信号発生回路２１のパルス信号の発生が停止）すると、時定数回路３０のコンデンサＣ３の充電電圧が上昇し、制御スイッチ素子Ｑ５のオン閾値を超えた時（タイミングｔ５で）、制御スイッチ素子Ｑ５がオンして転流スイッチ素子Ｑ３のゲート電荷が放電され始め、Ｑ３のゲート電圧がＱ３のゲートオフ閾値を下回った時（タイミングｔ６で）Ｑ３はターンオフする。
【００３２】
すなわち、時定数回路３０の時定数は制御スイッチ素子Ｑ４のオフ期間より若干長めに設定しておく。このことにより、通常動作時にはＱ４のターンオンでＱ３がターンオフし、本来Ｑ４がターンオンすべき時間が来てターンオンしなかった場合（＝コンバータ停止状態）に、Ｑ５のターンオンによってＱ３が強制的にターンオフされる。
【００３３】
このようにしてコンバータが停止すれば、時定数回路３０の充電開始タイミングであるｔ３から時定数回路３０の時定数および制御スイッチ素子Ｑ５のオン閾値により定まる一定時間Ｔ１が経過した時、転流スイッチ素子Ｑ３が強制的にオフされるので、コンバータの動作停止後もＱ３がオン状態を継続するという状態がなくなり、従来の自励発振の問題および出力端子にアンダーシュートが生じる問題が回避できる。
【００３４】
《第２の実施形態》
図５は第２の実施形態に係る同期整流型ＤＣ−ＤＣコンバータの回路図である。また図６はその各部の電圧波形図である。
第１の実施形態と異なり、トランスＴ１に補助巻線（３次巻線）Ｎ３を備えていて、さらに補助巻線電圧印加回路３１、逆充電回路３２を設けている。
【００３５】
補助巻線Ｎ３の一端は主スイッチ素子Ｑ１のオンタイミングでオンするスイッチ素子Ｑ４を介して転流スイッチ素子Ｑ３のソース端子に接続し、他端は転流スイッチ素子Ｑ３のゲート端子に対して高周波的に（パルス信号を伝搬するコンデンサＣ４を介して）接続している。
【００３６】
補助巻線電圧印加回路３１は、主スイッチ素子Ｑ１のオフ時に補助巻線Ｎ３に生じる起電圧を、コンデンサＣ４を介して転流スイッチ素子Ｑ３のゲートへ印加する。逆充電回路３２は、主スイッチ素子Ｑ１のオン時に補助巻線Ｎ３に生じる起電圧によって、ダイオードＤ３を介して時定数回路３０内のコンデンサＣ３に対して時定数回路の充電電圧とは逆極性の電圧を充電する。すなわちＮ３→Ｑ４→Ｃ３→Ｄ３→Ｎ３の経路で逆充電する。
【００３７】
したがって図６の（ｃ）に示すように、タイミングｔ０で制御スイッチ素子Ｑ５のベース・エミッタ間電圧が所定のマイナス電位に充電され、ｔ１で転流スイッチ素子Ｑ３のゲート電圧が印加されることに伴って時定数回路３０が時定数回路動作を行い、Ｑ５のベース・エミッタ間電圧が次第に上昇する。
【００３８】
コンバータが停止すればＱ１がオンされることなくＱ３がオン状態を保つので、Ｑ５のベース・エミッタ間電圧がプラス方向にまで充電され、その電圧がＱ５のオン閾値に対した時（タイミングｔ４で）Ｑ５がオンしてＱ３のゲート電荷が強制放電される。これによりＱ３のゲート電荷が速やかに放電され、Ｑ３のゲート電圧がＱ３ゲートオフ閾値を下回った時（タイミングｔ５で）Ｑ３はターンオフする。
【００３９】
ここで、第１の実施形態として図３に示した回路構成と、第２の実施形態として図５に示した回路構成とで作用効果の違いを、図７を基に説明する。
【００４０】
図７において（Ａ１），（Ａ２），（Ｂ１），（Ｂ２）はそれぞれＱ３のゲート電圧の立ち上がりタイミングｔ３からＱ５がオンするタイミングｔ５でのＱ３ゲート電圧およびＱ５のベース・エミッタ間電圧の波形を示している。（Ａ１）はＤＣ−ＤＣコンバータの入力電圧が低い時の状態、（Ｂ１），（Ｂ２）は入力電圧が高い時の状態である。図３に示した同期整流型ＤＣ−ＤＣコンバータは、そのパルス信号発生回路２１が、抵抗Ｒ３，Ｒ４による出力電圧検出回路からのフィードバックに応じて出力電圧が一定となるように主スイッチ素子Ｑ１をＰＷＭ制御するので、入力端子（＋Ｖｉｎ・−Ｖｉｎ）への入力電圧が低いほどＱ１のオンデューティ比が高くなり、転流スイッチ素子Ｑ３のオン期間Ｔ１が短くなる。すなわち、図７の（Ａ１），（Ｂ１）を比較すれば分かるように、コンバータへの入力電圧が高い時のＱ３のゲート電圧がハイレベルである期間Ｔ１ｂは、コンバータへの入力電圧が低い時のＱ３のゲート電圧がハイレベルである期間Ｔ１ａより長くなる。
【００４１】
一方、コンバータへの入力電圧が変化しても、Ｑ１のＰＷＭ制御により、トランスＴ１の２次巻線Ｎ２の起電圧の平均値はほぼ一定であるので、時定数回路３０のコンデンサＣ３の充電電圧の上昇（すなわちＱ５のベース・エミッタ間電圧の上昇）傾向はほぼ一定であり、時定数回路３０の充電開始からＱ５のオンまでの時間Ｔ１はほぼ一定である。そのため転流スイッチ素子Ｑ３がターンオフしてから制御スイッチ素子Ｑ５がオンするまでの時間は、入力電圧が低い時（Ｔ１−Ｔ１ａ）と長く、入力電圧が高い時（Ｔ１−Ｔ１ｂ）と短くなる。すなわち変動する。
【００４２】
これに対して第２の実施形態では、トランスＴ１の補助巻線Ｎ３の起電圧をそのまま逆充電電圧としているので、時定数回路３０のコンデンサＣ３に対する逆極性（マイナス）の電圧はコンバータへの入力電圧にほぼ比例して変化する。
【００４３】
入力電圧が低い時、図７（Ａ２）で示すように逆極性の電圧は−Ｖａとその絶対値が小さく、入力電圧が高い時、図７（Ｂ２）で示すように逆極性の電圧は−Ｖｂとその絶対値が大きい。したがってＱ３のゲート電圧が立ち上がって、時定数回路３０の充電が開始されてから制御スイッチ素子Ｑ５のベース・エミッタ間電圧が０ボルトに達するタイミングを（図７（Ａ２）ではｔ３から時間Ｔ２ａが経過したタイミング、図７（Ｂ２）ではｔ３から時間Ｔ２ｂが経過したタイミング）Ｑ３のたとえばオフタイミングに合わせることができる。そのため、その後、時定数回路の充電がさらに進んでＱ５のオン閾値を超えるまでの時間、図７（Ａ２）では（Ｔ２−Ｔ２ａ）、図７（Ｂ２）では（Ｔ２−Ｔ２ｂ）をほぼ一定にすることができる。
【００４４】
第１の実施形態の構成では、図７（Ｃ１）に示すように、時定数回路３０の時定数とＱ５のオン閾値との関係で、Ｑ３のオンからＱ５のオンまでの時間を定めた場合、時間Ｔ１をコンバータに対する入力電圧の低い条件（図７（Ａ１））に合わせると、コンバータへの入力電圧が高い状態で、Ｑ３がｔ１で立ち上がってからＱ３がまだターンオフしないタイミングでＱ５が先にオンするような状態が発生し、このＱ５のオンによってＱ３のゲート電圧が低下し、電力変換効率が低下するという問題が生じる。またコンバータへの入力電圧が高い条件（図７（Ｂ１））に合わせると、入力電圧の低い状態でコンバータが停止したときコンバータ出力にアンダーシュートが生じるという問題が生じる。
【００４５】
このようにして第２の実施形態ではＤＣ−ＤＣコンバータの入力電圧が変動してもＱ３のオフからＱ５のオンまでの時間をほぼ一定に設定することができる。そのため図７の（Ｃ１）で示したような問題は回避できる。
【００４６】
《第３の実施形態》
図８は第３の実施形態に係る同期整流型ＤＣ−ＤＣコンバータの回路図である。また図９はその各部の電圧波形図である。
図５に示した同期整流型ＤＣ−ＤＣコンバータと異なり、補助電源用整流平滑回路３４および補助電源負荷２４を備えている。また図３の例と同様に、転流スイッチ素子Ｑ３のゲートに対する駆動電圧としてトランスＴ１の２次巻線Ｎ２の起電圧をダイオードＤ２を介して印加するように構成している。さらに図５に示した逆充電回路３２とほぼ同様の逆充電回路３３を設けている。すなわち、補助巻線の一端は転流スイッチ素子Ｑ３のソース端子に接続し、他端は補助電源用整流平滑回路３４の前段において、第２の抵抗Ｒ２と第１のコンデンサＣ３との接続点に逆流防止ダイオードＤ３を介して接続している。
【００４７】
補助電源用整流平滑回路３４は、トランスＴ１の補助巻線Ｎ３の起電圧を整流平滑するコッククロフト・ウォルトン回路である。この例では倍電圧整流して補助電源負荷２４に対して補助電源電圧を供給している。補助電源負荷２４はたとえば過電流保護回路等、出力端子（＋Ｖｏｕｔ・−Ｖｏｕｔ）の出力とは別に動作させる回路である。
【００４８】
逆充電回路３３は、主スイッチ素子Ｑ１のオン時に補助巻線Ｎ３に生じる起電圧によって、ダイオードＤ３を介して時定数回路３０内のコンデンサＣ３に対して時定数回路の充電電圧とは逆極性の電圧を充電する。すなわちＣ３→Ｄ３→Ｎ３→Ｃ３の経路で逆充電する。
【００４９】
したがって図９の（ｃ）に示すように、タイミングｔ０で制御スイッチ素子Ｑ５のベース・エミッタ間電圧が所定のマイナス電位に充電され、ｔ１で転流スイッチ素子Ｑ３のゲート電圧が印加されることに伴って時定数回路３０が時定数回路動作を行い、Ｑ５のベース・エミッタ間電圧が次第に上昇する。
【００５０】
コンバータが停止すればＱ１がオンされることなくＱ３がオン状態を保つので、Ｑ５のベース・エミッタ間電圧がプラス方向にまで充電され、その電圧がＱ５のオン閾値に対した時（タイミングｔ４で）Ｑ５がオンしてＱ３のゲート電荷が強制放電される。これによりＱ３のゲート電荷が速やかに放電され、Ｑ３のゲート電圧がＱ３ゲートオフ閾値を下回った時（タイミングｔ５で）Ｑ３はターンオフする。
その他の動作については第２の実施形態の場合と同様である。
【図面の簡単な説明】
【００５１】
【図１】従来の同期整流型ＤＣ−ＤＣコンバータの回路図である。
【図２】同回路の各部の電圧波形図である。
【図３】第１の実施形態に係る同期整流型ＤＣ−ＤＣコンバータの回路図である。
【図４】同回路の各部の電圧波形図である。
【図５】第２の実施形態に係る同期整流型ＤＣ−ＤＣコンバータの回路図である。
【図６】同回路の各部の電圧波形図である。
【図７】第２の実施形態と第１の実施形態に係る同期整流型コンバータの動作比較を示す電圧波形図である。
【図８】第３の実施形態に係る同期整流型ＤＣ−ＤＣコンバータの回路図である。
【図９】同回路の各部の電圧波形図である。
【符号の説明】
【００５２】
２１−パルス信号発生回路
２２−パルス信号再生回路
２３−同期整流器駆動回路
２４−補助電源負荷
Ｑ１−主スイッチ素子
Ｑ２−整流スイッチ素子（第１のスイッチ素子）
Ｑ３−転流スイッチ素子（第２のスイッチ素子）
Ｑ４−制御スイッチ素子
Ｑ５−制御スイッチ素子（第３のスイッチ素子）
Ｌ１−チョークコイル
Ｔ１−トランス
Ｔ２−トランス
Ｎ１−１次巻線
Ｎ２−２次巻線
Ｎ３−補助巻線
Ｒ１−第１の抵抗
Ｒ２−第２の抵抗
Ｃ３−第１のコンデンサ
３０−時定数回路
３１−補助巻線電圧印加回路
３２，３３−逆充電回路
３４−補助電源用整流平滑回路
【図１】
2008178177.tif 000003
【図２】
2008178177.tif 000004
【図３】
2008178177.tif 000005
【図４】
2008178177.tif 000006
【図５】
2008178177.tif 000007
【図６】
2008178177.tif 000008
【図７】
2008178177.tif 000009
【図８】
2008178177.tif 000010
【図９】
2008178177.tif 000011