(57)【要約】【課題】半導体装置の不良解析の精度を向上させることができる技術を提供する。【解決手段】一方の主面１１ａにバンプ１２が形成された半導体チップ１１が基板２０にフリップチップ接続により実装され、半導体チップ１１と基板２０との間にはアンダーフィル材３０が配置された実装構造体１００の検査する。次いで、この検査する工程で不良と判定された実装構造体１００の不良解析を行う工程で、基板２０を面２０ｂ側から厚さ方向に研磨した後、実装構造体１００を、基板２０およびアンダーフィル材３０を選択的に溶解させることのできる溶解液に浸漬し、基板２０およびアンダーフィル材３０を取り除く。【選択図】図５
2008270628.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）一方の主面に複数のフリップチップ接続用のバンプが形成された半導体チップが、基板にフリップチップ接続され、前記半導体チップと前記基板との間にはアンダーフィル材が充填された実装構造体を準備する工程と、
（ｂ）前記実装構造体を電気的に検査する工程と、
（ｃ）前記（ｂ）工程で不良と判定された前記実装構造体を不良解析する工程とを備え、
前記（ｃ）工程には、
前記実装構造体の前記基板を前記基板の半導体チップが搭載された第１の面の反対側に位置する第２の面から厚さ方向に研磨する工程と、
前記基板を研磨する工程の後、前記実装構造体を、前記基板および前記アンダーフィル材を選択的に溶解させる溶解液に浸漬し、前記基板および前記アンダーフィル材を取り除く工程が含まれることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記溶解液は発煙硝酸と硫酸の混合液であることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１に記載の半導体装置の製造方法において、
前記基板は、絶縁層と、前記絶縁層の表面に形成された導電路とを備え、
前記実装構造体の前記基板を研磨する工程では、前記絶縁層の厚さが、前記アンダーフィル材の厚さよりも薄くなるように研磨することを特徴とする半導体装置の製造方法。
【請求項４】
請求項３に記載の半導体装置の製造方法において、
前記実装構造体の前記基板を研磨する工程では、前記基板の研磨された面に前記導電路が露出するまで研磨することを特徴とする半導体装置の製造方法。
【請求項５】
（ａ）一方の主面に複数のフリップチップ接続用のバンプが形成された半導体チップが、基板にフリップチップ接続され、前記半導体チップと前記基板との間にはアンダーフィル材が充填された半導体装置を準備する工程と、
（ｂ）前記半導体装置を電気的に検査する工程と、
（ｃ）前記検査工程で不良と判定された前記半導体装置を不良解析する工程とを備え、
前記（ｃ）工程には、
前記半導体装置の前記基板を、前記基板の半導体チップが搭載された第１の面の反対側に位置する第２の面から厚さ方向に研磨する工程と、
前記基板を研磨する工程の後、前記半導体装置を、前記基板および前記アンダーフィル材を選択的に溶解させる溶解液に浸漬し、前記基板および前記アンダーフィル材を取り除く工程が含まれることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、特に、半導体装置の不良解析に適用して有効な技術に関するものである。
【背景技術】
【０００２】
半導体装置が搭載される各種電子機器の小型化、高機能化に伴い、半導体装置には、小型化、高密度実装化の要求がある。半導体装置の小型化、高密度化の要求に応える半導体チップの実装技術として、フリップチップ接続あるいはフリップチップ実装と呼ばれる実装技術がある。
【０００３】
フリップチップ接続は半導体チップの一方の主面に形成された電極上にバンプと呼ばれる突起電極を形成し、このバンプと基板上に形成された電極端子との位置を合わせて電気的に接続する実装技術である。
【０００４】
半導体チップは、バンプが形成された主面が、基板上の電極端子が形成された面と対向した状態で配線基板に実装される（フェースダウンボンディングと呼ばれる）が、この半導体チップと基板の間には、アンダーフィル材と呼ばれる樹脂などの絶縁性材料が配置される。
【０００５】
アンダーフィル材は、一般に、半導体チップを基板に接着する接着材として機能する他、回路を水分等から保護する機能、バンプの破壊を防止ないしは抑制する機能などを有する場合がある。
【０００６】
例えば、特開２００７−５６０７０号公報（特許文献１）には、半導体素子と配線基板との間にアンダーフィル材が配置されたフリップチップ型半導体装置のパッケージ構造が記載されている。
【０００７】
また、例えば、特開平９−２８９２２１号公報（特許文献２）には、プリント回路基板（ＰＣＢ；Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ）と呼ばれる実装基板に、半導体チップを直接フリップチップ接続させた実装構造体が記載されている。
【０００８】
また、半導体装置の製造工程では、半導体装置が所定の仕様を備えていることを確認するため種々の検査が行われる。この検査工程で、不良と判定された場合、不良発生の原因を特定し、原因となった製造工程にフィードバックするため、不良解析が行われる。
【０００９】
半導体装置の不良解析は、例えば、特開平１０−７４８０２号公報（特許文献３）に記載されるように、半導体装置にＸ線を照射して、撮像された画像を評価する方法がある。
【特許文献１】特開２００７−５６０７０号公報
【特許文献２】特開平９−２８９２２１号公報
【特許文献３】特開平１０−７４８０２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明者は半導体装置の不良解析技術について検討を行った結果、以下の課題を見出した。
【００１１】
不良解析を行うには、まず不良の原因となる不具合が発生した箇所を特定する必要がある。例えば、不具合が発生した箇所が、半導体チップ自体なのか、基板なのか、あるいは半導体チップと基板とを電気的に接続するバンプなのかを特定する必要がある。
【００１２】
半導体チップおよび基板は、それぞれの製造工程において検査が行われており、不具合の発生箇所は半導体チップの主面に形成された電極と基板上に形成された電極端子とを電気的に接続するバンプの周辺であることが多い。
【００１３】
例えば、バンプの形状や、配置位置が許容範囲から逸脱している場合、導通不良や、特性不良などの原因となる。特に半導体チップに形成されたバンプを基板上に形成された電極端子に接続する際に、加熱して接続されるため、バンプの形状が変形し、このような不具合が発生し易い。
【００１４】
バンプの形状不良は、バンプの外観を観察する、あるいはバンプの寸法を測定することができれば不具合の有無を容易に判定することができる。
【００１５】
ところが、フリップチップ接続を適用した半導体装置は、半導体チップのバンプを形成した面を配線基板と対向させた状態で実装するため、バンプの外観を容易に観察することができない、あるいはバンプの寸法を測定することができないという課題がある。
【００１６】
また、半導体チップと配線基板の間にアンダーフィルを充填した場合は、バンプを直接観察する、あるいはバンプを直接測定することが出来ないという課題がある。
【００１７】
フリップチップ接続を適用して基板上に実装された半導体チップのバンプの外観を観察する方法としては、当該箇所にＸ線を照射して撮像された画像を観察する方法がある。しかし、この方法では、バンプに発生した僅かな亀裂など、微細な欠陥状態を観察することができない。
【００１８】
また、半導体装置を機械的研磨手段により、一定方向から研磨して、研磨断面を順次観察することにより、バンプの全体形状を把握する方法も考えられる。
【００１９】
しかし、この観察方法は、研磨する場所や、研磨方向によっては、不具合が発生している状態を正確に観察することが出来ないという課題がある。また、観察対象であるバンプが研磨時の圧力で変形し易いため、微細な不具合現象を確認できないという課題がある。
【００２０】
このように、半導体チップをフリップチップ接続により基板に実装した後に行う電気的検査工程で不具合が発見された場合、不具合箇所の特定が極めて困難であるという課題がある。
【００２１】
本願発明の目的は、半導体装置の不良解析の精度を向上させることができる技術を提供することにある。
【００２２】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２３】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００２４】
すなわち、半導体チップが基板にフリップチップ接続により実装され、前記半導体チップと前記基板との間にはアンダーフィル材が配置された実装構造体の検査工程で不良と判定された前記実装構造体の不良解析を行う際に、前記基板の一部を研磨し、前記実装構造体を、前記基板および前記アンダーフィル材を選択的に溶解させることのできる溶解液に浸漬し、前記基板および前記アンダーフィル材を取り除くものである。
【発明の効果】
【００２５】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２６】
すなわち、本発明によれば、半導体装置の不良解析の精度を向上させることができる。
【発明を実施するための最良の形態】
【００２７】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００２８】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００２９】
本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付すようにし、その繰り返しの説明は原則として省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００３０】
（実施の形態１）
まず、図１〜図３を用いて、本実施の形態１の半導体装置が、フリップチップ接続によりプリント回路基板に実装された実装構造体の構成について説明する。なお、本実施の形態１では、一方の主面に複数のフリップチップ接続用のバンプが形成された半導体チップを半導体装置と定義して説明する。したがって、本実施の形態１においては、アンダーフィル材およびプリント回路基板は半導体装置に含まれない。
【００３１】
図１は本実施の形態１の半導体装置をプリント回路基板に搭載した状態を示す実装構造体の拡大平面図、図２は図１に示すＡ−Ａ線に沿った拡大断面図、図３は図１および図２に示す半導体チップのバンプが形成された主面の状態を示す平面図である。
【００３２】
図１および図２において、本実施の形態１の実装構造体１００は、半導体チップ１１と半導体チップ１１の一方の主面１１ａに形成されたフリップチップ接続用のバンプ１２とからなる半導体装置１０が、プリント回路基板（以下ＰＣＢと記す）と呼ばれる実装基板である基板２０に実装されている。
【００３３】
図２に示すように、半導体チップ１１の主面１１ａには、半導体チップ１１の電極端子であるチップ電極パッド１３が複数形成されている。チップ電極パッド１３は半導体チップ１１の外部接続端子として機能し、材料としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）などを例示することができる。
【００３４】
また、半導体チップ１１の詳細な構成としては、例えばシリコンから成る半導体基板の主面に半導体素子が形成され、この半導体素子とチップ電極パッド１３が配線（配線層）を介して電気的に接続されている。
【００３５】
このチップ電極パッド１３の各々にはフリップチップ接続用のバンプ１２が形成されている。バンプ１２は基板２０の面（第１の面）２０ａに形成された端子２１と半導体チップ１１のチップ電極パッド１３とを電気的に接続する機能を備えており、はんだボールと呼ばれるボール状のはんだを用いることができる。
【００３６】
はんだには、錫（Ｓｎ）−鉛（Ｐｂ）の合金が一般に用いられるが、近年、Ｐｂフリーのはんだとして、Ｓｎと他の金属の合金などが用いられる場合もある。また、はんだのかわりにＡｕあるいはＡｇなどの材料を用いたバンプを形成する場合もある。
【００３７】
なお、図２は断面図であるため、図２に示されるバンプ１２の数は２個であるが、図３に示すように、半導体チップ１１には１８個のバンプ１２が形成されている。従って、図２に示すチップ電極パッド１３も、これに対応して主面１１ａに１８個形成されている。
【００３８】
また、チップ電極パッド１３やバンプ１２の数はこれに限定される訳ではなく、半導体チップ１１に要求される機能に応じて数個程度から数百個程度まで任意の数とすることが出来る。
【００３９】
また、本実施の形態１では、チップ電極パッド１３やバンプ１２の配列は、半導体チップ１１の外縁部周辺に一列で配置されている。しかし、チップ電極パッド１３やバンプ１２の配列はこれに限定されない。
【００４０】
半導体チップ１１の平面積と配置されるチップ電極パッド１３の数に応じて任意に設定することができる。例えば、半導体チップ１１の外縁部周辺に一列で配置しても良い。あるいは、半導体チップの主面１１ａに格子状に配列しても良い。
【００４１】
図２に示す基板２０は、ガラス繊維製の布（クロス）を重ねたものに、エポキシ系の樹脂を含浸させたＰＣＢ（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ）と呼ばれる実装基板である。基板２０は絶縁層２２ａ、２２ｂが２層に積層された構造をなしている。なお、本実施の形態１では、基板２０を２層構造の基板として説明したが、積層される層数はこれに限定されない。基板２０に形成する回路の構造により適宜選択することができる。
【００４２】
例えば、基板２０に形成される回路が極めて単純な回路である場合、基板２０の層構造を単層構造（積層されていない構造）としてもよい。また、複雑な回路を形成する必要がある場合は、例えば、６層構造や８層構造など、２層よりも多い複数の絶縁層が積層された構造としても良い。
【００４３】
この絶縁層２２ａ、２２ｂは、基板２０に形成される回路配線、および基板２０に実装される半導体装置１０などの実装部品を支持する基体であり、例えば、ポリイミド系の絶縁性樹脂などを所望の形状に形成し、硬化させたものを例示することができる。また、絶縁層２２ａ、２２ｂにガラスセラミックなどのセラミック材料を用いて基板２０をセラミック基板としても良い。
【００４４】
最上層に配置された絶縁層２２ａの表面には、表面配線（導電路）２３が所望のパターンで形成されている。また、下層に積層された絶縁層２２ｂの表面には、基板２０内部の導電路である内部配線２４が形成されている。
【００４５】
また、表面配線２３と内部配線２４とは層間導電路であるビア２５により電気的に接続され、これらが所望のパターンで配置されることにより、電気回路を構成している。
【００４６】
この表面配線２３、内部配線２４、ビア２５の材料には、コスト、加工性の観点から、一般にＣｕが多く採用されるがこれに限定される訳ではなく、例えば、ＡｕやＡｇを用いることもできる。
【００４７】
絶縁層２２ａの表面に形成された表面配線２３は、例えばポリイミド系樹脂で構成される絶縁性の被覆層であるソルダレジスト層２６により被覆されている。このソルダレジスト層２６は基板２０の端子２１など、基板２０の外部接続端子となる箇所を除き、絶縁層２２ａの表面全体を被覆している。
【００４８】
また、表面配線２３の一部にはチップ電極パッド１３と電気的に接続される端子２１が形成されている。この端子２１は、表面配線２３、内部配線２４、ビア２５などと同様にＣｕで形成してもよいが、ＡｕやＡｇを用いることもできる。あるいは、Ｃｕで形成された端子２１の表面にＡｕやＡｇなどの薄膜層をめっき形成しても良い。
【００４９】
本実施の形態１では、表面配線２３の一部に端子２１を形成する場合について説明するが、端子２１を形成せず、半導体装置１０のバンプ１２を直接、表面配線２３に接続させても良い。この場合、表面配線２３の、バンプ１２と接続される箇所は、ソルダレジスト層２６に被覆されていない。
【００５０】
次に、半導体チップ１１と基板２０との間には、絶縁性の樹脂材料であるアンダーフィル材３０が充填されている。アンダーフィル材３０には、一般に、半導体チップを基板に接着する接着材として機能する他、回路を水分等から保護する機能、バンプの破壊を防止ないしは抑制する機能などが要求される。
【００５１】
アンダーフィル材３０として用いる材料は要求される機能に応じて現在までに種々検討されており、基材となる樹脂材料に様々な添加剤が加えられた樹脂材料が提案されているが、例えば、エポキシ系の樹脂を基材とする樹脂材料を用いることができる。
【００５２】
次に、図２を用いて半導体装置１０の実装方法について説明する。
【００５３】
図２において、半導体装置１０が備える半導体チップ１１は、主面１１ａが基板２０の面２０ａと対向した状態で実装されている。また、半導体チップ１１のチップ電極パッド１３はバンプ１２を介して基板２０の表面に形成された端子２１に電気的に接続されている。すなわち、チップ電極パッド１３と、端子２１との電気的接続にはワイヤが使用されていない。
【００５４】
このような接続方法はフリップチップ接続と呼ばれ、ワイヤループを必要としないため、実装効率を向上させることができ、高密度実装に適した接続方法である。
【００５５】
また、本実施の形態１では、半導体チップ１１とバンプ１２とで構成される半導体装置１０が実装基板である基板２０に直接実装されている。このように半導体チップ１１を直接実装基板である基板２０に実装する方法は、ベアチップ実装、あるいはＤＣＡ（Ｄｉｒｅｃｔ  Ｃｈｉｐ  Ａｔｔａｃｈ）と呼ばれ、半導体チップが封止体により封止されたパッケージ構造の半導体装置よりも、薄型化できるので、高密度実装に適した接続方法である。
【００５６】
次に、本実施の形態１の半導体装置の製造方法について説明する。
【００５７】
（ａ）まず、図１〜図３を用いて説明した本実施の形態１の実装構造体１００を準備する。
【００５８】
（ｂ）次に、実装構造体１００を電気的に検査する。半導体装置１０の製造工程では、製造プロセスの各段階で種々の検査が行われるが、半導体装置１０を実装基板である基板２０に実装し、実装構造体１００とした後にも導通確認試験、特性確認試験などの電気的な試験が行われる。
【００５９】
（ｃ）次に、前記工程で不良と判定された実装構造体１００を不良解析する。この不良解析工程では、まず不良の原因となった不具合が発生している箇所を特定する必要がある。
【００６０】
具体的には、不具合の発生箇所が、半導体チップ１１自体なのか、基板２０なのか、あるいはバンプ１２（バンプ１２の接続状態も含む）なのかを特定する必要がある。
【００６１】
本実施の形態１の製造方法では、不良解析工程で、不具合が発生した箇所を特定するために、前処理として実装構造体１００から基板２０およびアンダーフィル材３０を取り除く工程が含まれる。実装構造体１００から基板２０およびアンダーフィル材３０を取り除くことにより、不具合発生箇所である可能性が高いバンプ１２を観察することが可能となる。
【００６２】
以下実装構造体１００から基板２０およびアンダーフィル材３０を取り除く手段（以下除去手段と記す）について本発明者が検討した結果を図２および図４〜図６を用いて説明する。図４は本実施の形態１の半導体装置の製造方法において、実装構造体を溶解液に浸漬する装置を示す断面図、図５は本実施の形態１の実装構造体の基板を研磨した状態を示す断面図、図６は本実施の形態１の実装構造体の基板およびアンダーフィル材を選択的に取り除いた後の半導体装置の状態を示す断面図である。
【００６３】
まず、本実施の形態１の比較例として本発明者が検討した除去手段について説明する。
【００６４】
最初に、除去手段として本発明者が検討したのは、図２に示す基板２０およびアンダーフィル材３０を酸性の溶媒により溶解させる方法である。酸性の溶媒としては、比較的安価で入手可能な発煙硝酸および硫酸について検討を行った。
【００６５】
基板２０およびアンダーフィル材３０を酸性の溶媒により溶解させるため、図４に示すように、耐酸性の容器４０に、発煙硝酸または硫酸の溶媒（溶解液）４２を充填し、次いで、耐酸性の網４１に戴置した実装構造体１００を溶媒４２に浸漬した。このとき、半導体チップはシリコンから成るため、例えばフッ酸のように、より酸性度の高い溶媒を用いなければ溶解されない。
【００６６】
しかし、溶媒に発煙硝酸を用いた場合、図２に示す基板２０およびアンダーフィル材３０を溶解させるために要する時間が３分程度と長いため、基板２０およびアンダーフィル材３０の溶解が完了する前に、バンプ１２や、チップ電極パッド１３の一部が溶解し、基板２０およびアンダーフィル材３０を選択的に溶解させることはできなかった。
【００６７】
これは、基板２０の厚さが、半導体チップ１１の厚さよりも相対的に厚いことに原因がある。詳細に説明すると、基板２０が溶解せずに残存していると、アンダーフィル材３０を溶解するために溶媒は、半導体チップ１１と基板２０との間からしか供給されないことになる。そのため、周辺部のアンダーフィル材３０が溶解しきらないと、半導体チップ１１の中心付近に形成されたアンダーフィル材３０の溶解は始まらない。基板２０から半導体チップ１１を取り出すためには、完全にアンダーフィル材３０を溶解する必要があるため、完全にアンダーフィル材３０が溶解するまで溶媒に長時間も実装構造体１００を浸しておくと、基板２０やアンダーフィル材３０だけを選択的溶解するような溶媒を使用したとしても、バンプ１２や、チップ電極パッド１３の溶解もされてしまうことがわかった。
【００６８】
また、溶媒に硫酸を用いた場合、溶解に要する時間は短かったが、酸化力が強すぎるためバンプ１２や、チップ電極パッド１３の一部が溶解し、基板２０およびアンダーフィル材３０を選択的に溶解させることはできなかった。
【００６９】
そして、本発明者は、基板２０の厚さが半導体チップ１１の厚さよりも厚い場合でも、バンプ１２や、チップ電極パッド１３が溶解することなく、実装構造体１００から基板２０およびアンダーフィル材３０を取り除く手段を検討した。
【００７０】
すなわち、本比較例のように実装構造体１００を単に酸性の溶媒に浸漬する方法では、基板２０およびアンダーフィル材３０を選択的に溶解させることはできない。
【００７１】
次に本実施の形態１の除去手段について説明する。本実施の形態１では、実装構造体１００を酸性の溶媒に浸漬する前に、図２に示す基板２０を半導体チップ１１が搭載された面（第１の面）２０ａの反対側に位置する面（第２の面）２０ｂから厚さ方向に研磨する工程（以下研磨工程と呼ぶ）を含んでいる。
【００７２】
前記比較例で説明したように、硫酸と比較して酸化力の低い発煙硝酸を溶媒として用いる場合、基板２０およびアンダーフィル材３０を溶解させるためには３分程度の時間を要した。
【００７３】
しかし、本実施の形態１では実装構造体１００を酸性の溶媒に浸漬する前に基板２０を研磨することにより、基板２０およびアンダーフィル材３０を溶解させるために要する時間を短縮することができる。
【００７４】
このため、バンプ１２や、チップ電極パッド１３の一部が溶解する前に、基板２０およびアンダーフィル材３０を溶解させることが可能となる。すなわち、基板２０およびアンダーフィル材３０を選択的に取り除くことが可能となる。
【００７５】
研磨する程度は、基板２０の材質およびアンダーフィル材３０の材質により異なるが、図５に示すように絶縁層２２ａの厚さがアンダーフィル材３０の厚さよりも薄くなるまで研磨することが好ましい。
【００７６】
この程度まで研磨すると、基板２０の厚さは半導体チップ１１の厚さよりも薄い数十ｎｍとなる。また、絶縁層２２ａがポリイミド系の樹脂で構成されている場合、絶縁層２２ａの表面に形成された表面配線２３の輪郭が、基板２０の面２０ｂ側から確認できる状態となる。
【００７７】
このように、絶縁層２２ａの厚さがアンダーフィル材３０の厚さよりも薄くなるまで研磨することにより、基板２０およびアンダーフィル材３０を溶解させるために要する時間を３秒〜１０秒程度の範囲に収めることができる。
【００７８】
このため、バンプ１２や、チップ電極パッド１３の一部が溶解する前に、基板２０およびアンダーフィル材３０を溶解させることができる。すなわち、基板２０およびアンダーフィル材３０を選択的に取り除く確実性を向上させることが可能となる。
【００７９】
ところで、絶縁層２２ａがガラスセラミックなどのセラミックで構成されている場合（すなわち、基板２０がセラミック基板である場合）について説明する。
【００８０】
基板２０がセラミック基板である場合、絶縁層２２ａの厚さがアンダーフィル材３０の厚さよりも薄くなるまで研磨したとしても、絶縁層２２ａが溶解し難いため、基板２０およびアンダーフィル材３０の溶解が完了する前に、バンプ１２や、チップ電極パッド１３の一部が溶解してしまう場合がある。
【００８１】
そこで、基板２０がセラミック基板である場合は、研磨工程でさらに研磨を行い、表面配線２３の一部が露出するまで研磨することが好ましい。表面配線２３の一部が露出するまで研磨することにより、溶媒で溶解し難いセラミックの絶縁層２２ａを取り除くことができる。
【００８２】
このため、基板２０がセラミック基板であってもバンプ１２や、チップ電極パッド１３の一部が溶解する前に、基板２０およびアンダーフィル材３０を溶解させる精度を向上させることができる。すなわち、基板２０およびアンダーフィル材３０を選択的に取り除く確実性を向上させることが可能となる。
【００８３】
なお、基板２０の表面状態が平坦でない場合、研磨工程で基板２０を研磨したとしても、基板２０の一部（特に端部周辺）が厚くなる可能性がある。基板２０がセラミック基板で有る場合には、基板２０の端部が完全には取り除けない場合がある。
【００８４】
しかし、バンプ１２が接続される領域の基板２０が所定の厚さに研磨することができれば、基板２０およびアンダーフィル材３０を選択的に取り除くことは可能である。
【００８５】
つまり、基板２０の端部周辺の厚さが所定の厚さよりも厚くなったとしても、バンプ１２が接続される領域の基板２０が溶解すれば、端部に残った基板２０はバンプ１２から切り離され、脱落するので、結果として基板２０をバンプ１２から取り除くことは可能である。
【００８６】
次に、研磨工程の研磨の手段について説明する。基板２０を研磨する手段としては、研磨用の粉末を介して機械的に研磨する方法を用いることもできる。しかし、前述したように、バンプ１２は研磨時の圧力で変形する可能性がある。バンプ１２が研磨により変形すると、バンプ１２を観察して形状不良を発見しても、その形状不良が実装時に発生した不具合か、研磨時に発生した不具合かが判別できない。
【００８７】
そこで、研磨の手段としては、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）と呼ばれる化学的機械的研磨を選択することが好ましい。特に、絶縁層２２ａの厚さがアンダーフィル材３０の厚さよりも薄くなるまで研磨する場合や、表面配線２３の一部が露出するまで研磨する場合、バンプ１２の近傍まで研磨するので、バンプ１２は研磨時の圧力による影響を受けやすい。
【００８８】
このため、仮に、研磨工程の初期段階で機械的研磨を行った場合であっても、基板２０の厚さを所定の厚さにする最終段階では化学的機械的研磨により研磨することが望ましい。
【００８９】
また、この研磨工程では、基板２０の面２０ａに沿って出来る限り平坦に研磨することが好ましい。研磨後の面２０ｂの平坦度を向上させることにより、次の浸漬工程で基板２０およびアンダーフィル材３０を選択的に取り除く精度を向上させることができる。ここで、化学的機械的研磨により研磨すると研磨後の面２０ｂの平坦度を機械的研磨手段を用いる場合よりも向上させることができる。
【００９０】
研磨の手段として化学的機械的研磨を用いることにより、研磨工程によるバンプ１２の変形を防止ないしは抑制することが可能となるので、不良解析の精度を向上させることが可能となる。また、研磨後の面２０ｂの平坦度を向上させることができるので、次の浸漬工程で基板２０およびアンダーフィル材３０を選択的に取り除く精度を向上させることができる。
【００９１】
次に、図５に示すように基板２０を研磨した実装構造体１００を溶媒に浸漬して、基板２０およびアンダーフィル材３０を選択的に溶解させる工程（以下浸漬工程と呼ぶ）について説明する。なお、浸漬工程の説明において、実装構造体１００を構成する各部品については図２に示す構造に基づいて説明する。
【００９２】
浸漬工程では、例えば、図４に示すように、耐酸性の容器４０に、発煙硝酸と硫酸の混合液である溶媒（溶解液）４２を充填する。次いで、前記研磨工程で基板２０を研磨した実装構造体１００を耐酸性の網４１に戴置した状態で溶媒４２に数秒〜３０秒程度浸漬する。
【００９３】
なお、図４に示す装置は、浸漬工程に用いる装置の一例を示したものであり、図４に示す構成には限定されない。発煙硝酸と硫酸混合液である溶媒４２に実装構造体１００を浸漬し、これを所定の時間で引き上げることができれば他の構成であっても良い。
【００９４】
この浸漬工程では実装構造体１００を構成する各部品のうち、溶媒４２に接触している部分から溶解を開始する。しかし、半導体チップ１１はシリコン（Ｓｉ）などで構成されており、樹脂材料で構成される絶縁層２２ａ、ソルダレジスト層２６、およびアンダーフィル材３０よりも溶媒４２に溶解し難い。
【００９５】
このため、基板２０を構成する絶縁層２２ａおよびソルダレジスト層２６や、アンダーフィル材３０は半導体チップ１１よりも先に溶解する。
【００９６】
また、表面配線２３や端子２１がＣｕで構成される場合、Ｃｕは半導体チップ１１を構成するＳｉ、あるいはバンプ１２を構成する、はんだ（Ｓｎ合金）やＡｕ、Ａｇなどと比較して溶媒４２に溶解しやすい。
【００９７】
また表面配線２３や端子２１がＣｕではなく、例えばＡｕやＡｇで構成されている場合であっても、表面配線２３や端子２１はバンプ１２よりも先に溶媒４２に接触するので、バンプ１２が溶媒４２に溶解し始める前に表面配線２３や端子２１を溶解させることができる。
【００９８】
すなわち、この浸漬工程では、実装構造体１００を構成する各部品の溶媒４２に対する溶解性と、溶媒４２に接触している時間の相関関係よって、基板２０とアンダーフィル材３０を選択的に溶解させることができる。
【００９９】
ところで、本実施の形態１の浸漬工程では実装構造体１００を溶媒４２に浸漬する時間が数秒〜３０秒程度と非常に短い。このように浸漬時間を短縮することにより、半導体チップ１１やバンプ１２が溶媒４２に溶解する現象を防止することが可能となる。
【０１００】
また、本実施の形態１によれば、前記研磨工程で、基板２０を研磨している。このため、浸漬時間を短縮しても、基板２０およびアンダーフィル材３０を選択的に溶媒４２に溶解させることが可能となる。
【０１０１】
この浸漬工程で、実装構造体１００の基板２０およびアンダーフィル材３０を選択的に溶媒４２に溶解させる工程が完了すると、バンプ１２が形成された半導体チップ１１、すなわち半導体装置１０が残ることになる。
【０１０２】
次に、溶媒４２の調製方法について説明する。前述したように図４に示す溶媒４２は発煙硝酸と硫酸の混合液である。発煙硝酸と硫酸の混合割合は、溶解させたいアンダーフィル材３０の材質、解析対象である半導体チップ１１およびバンプ１２の材質、あるいは実装構造体１００の実装構造に応じて以下のように選択する。
【０１０３】
本実施の形態１では、アンダーフィル材３０を数秒〜３０秒程度と非常に短い浸漬時間で溶解させる。発煙硝酸の酸化力は硫酸の酸化力と比較して低い。このため、所定の時間内でアンダーフィル材３０を溶解させるためには発煙硝酸に所定量の硫酸を混合させた溶媒を用いることが好ましい。
【０１０４】
アンダーフィル材３０を構成する材料の材質により、アンダーフィル材３０の溶媒４２に対する溶解性は異なっている。このため、まず、発煙硝酸と硫酸の混合割合を所定の割合（例えば８：２）とした溶媒４２にアンダーフィル材３０を浸漬して、アンダーフィル材３０を完全に溶解させるために必要な時間（アンダーフィル材溶解時間）を測定する。
【０１０５】
次に、アンダーフィル材３０を浸漬した溶媒４２と同じ混合割合の溶媒４２にバンプ１２が形成された半導体チップ１１を前述したアンダーフィル材溶解時間と同じ時間だけ浸漬し、半導体チップ１１およびバンプ１２の溶解の有無を確認する。
【０１０６】
半導体チップ１１またはバンプ１２の一部がこの時間で溶解するようであれば、溶媒４２の混合割合を変更し、同じステップで最適な混合割合を確認する。
【０１０７】
なお、この時、溶媒４２の混合割合に応じた半導体チップ１１およびバンプ１２の溶解時間を予め調査しておくことが好ましい。溶媒４２の混合割合に応じた半導体チップ１１およびバンプ１２の溶解時間を予め調査しておくことにより溶媒４２の混合割合決定時間を短縮することができる。
【０１０８】
本発明者が上述した溶媒４２の調製方法を用いて種々の実装構造体１００について検討を行ったところ、溶媒４２における発煙硝酸と硫酸の混合割合は、硫酸の割合は、溶媒４２全体の２割以下とすることが好ましいことが解った。
【０１０９】
また、アンダーフィル材３０の材質によっては、溶媒４２に硫酸を混合せず、発煙硝酸のみで調製した場合であっても、アンダーフィル材３０を３０秒以内に溶解させることが出来る場合があることも解った。
【０１１０】
したがって、本実施の形態１の溶媒４２は発煙硝酸と硫酸の混合液とした方が好ましいが、これに限定されるわけではなく、発煙硝酸のみの溶媒４２としても良い。
【０１１１】
次に、浸漬工程により基板２０およびアンダーフィル材３０を取り除いた後の半導体装置１０を中和液で洗浄する（以下洗浄工程と呼ぶ）。半導体装置１０に溶媒４２が付着した状態で放置すると、酸化が進行し、例えばバンプ１２などの一部が溶解する。
【０１１２】
したがって、溶媒４２を完全に取り除く必要がある。この洗浄工程では、半導体装置１０に付着した溶媒４２を取り除くことができれば良く、洗浄手段は適宜選択することができる。例えば、中和液に半導体装置１０を浸漬する方法などを用いることができる。
【０１１３】
洗浄工程で溶媒４２が取り除かれた後の半導体装置１０の構造を図６に示す。図６において、半導体装置１０は図２に示す実装構造体１００の基板２０とアンダーフィル材３０が選択的に取り除かれている。
【０１１４】
また、図６に示すバンプ１２は、図２に示す端子２１と電気的に接続された状態の形状を維持したまま露出している。
【０１１５】
このように、本実施の形態１の半導体装置１０の製造方法によれば、実装構造体１００を不良解析する工程において、実装構造体１００の基板２０を基板２０の面２０ｂから厚さ方向に研磨する工程と、基板２０およびアンダーフィル材３０を選択的に溶解させる溶解液に実装構造体１００を浸漬する工程を備えることにより、基板２０およびアンダーフィル材３０を選択的に取り除くことができる。
【０１１６】
このため、半導体チップ１１のバンプ１２が形成された主面１１ａ側を、例えば顕微鏡を用いて拡大して観察することができる。また、バンプ１２の高さや幅などの寸法を測定することもできる。
【０１１７】
前記（ｂ）工程で不良と判定される原因となった不具合が発生している箇所がバンプ１２である場合、バンプ１２を観察する、あるいは寸法を測定することにより、容易に不具合の箇所を特定することが可能となる。
【０１１８】
また、図６に示すように洗浄工程が完了した後の半導体装置１０はバンプ１２が図２に示す端子２１と電気的に接続された状態の形状を維持している。このため、前記（ｂ）工程で不良と判定される原因となった不具合が発生している箇所がバンプ１２と図２に示す端子２１との接続不良である場合、バンプ１２を観察する、あるいは寸法を測定することにより、容易に不具合の箇所を特定することが可能となる。
【０１１９】
また、図６に示すように洗浄工程が完了した後の半導体装置１０はバンプ１２が露出している。このため、バンプ１２に例えば電気的検査用のプローブを接触させて、半導体チップ１１の電気的検査を再度行うことができる。
【０１２０】
前記（ｂ）工程で不良と判定される原因となった不具合が発生している箇所が半導体チップ１１の電気的不良である場合、半導体チップ１１の電気的検査を再度行うことにより、容易に不具合の箇所を特定することが可能となる。
【０１２１】
また、上述したバンプ１２の観察、寸法測定や半導体チップ１１の電気的検査により、異常箇所が発見されなければ、前記（ｂ）工程で不良と判定される原因となった不具合が発生している箇所は基板２０にあると推定することができる。
【０１２２】
この場合、半導体装置１０を別の基板に再実装し、正常に動作することを確認することが好ましい。図６に示す半導体装置１０には、アンダーフィル材３０が付着していない。このため、新規に製造した半導体装置１０を実装する工程と同様のプロセスで、半導体装置１０を図２に示す基板２０とは異なる基板に再実装することができる。
【０１２３】
また、この再実装する工程では、半導体チップ１１の主面１１ａに形成されたバンプ１２を一旦除去し、新たにバンプ１２を形成した後、半導体装置１０を図２に示す基板２０とは異なる基板に再実装することもできる。
【０１２４】
このように半導体チップ１１の主面１１ａに形成されたバンプ１２を一旦除去し、新たにバンプ１２を形成することにより、新規に製造した半導体チップ１１を実装する工程と同様のプロセスで、半導体チップ１１を図２に示す基板２０とは異なる基板に再実装することができる。
【０１２５】
また、上記した再実装手段を用いれば、前記（ｂ）工程で不良と判定された実装構造体１００に搭載された半導体装置１０を再利用することもできる。
【０１２６】
以上説明したように、本実施の形態１によれば、不良解析工程で、基板２０およびアンダーフィル材３０を選択的に取り除くことにより、不具合発生箇所を特定することができる。このため、不良解析の精度を向上させることができる。
【０１２７】
（実施の形態２）
前記実施の形態１では一方の主面に複数のフリップチップ接続用のバンプが形成された半導体チップが、フリップチップ接続によりプリント回路基板に実装された実装構造体に半導体装置の製造技術、特に不良解析技術を適用した実施態様について説明した。
【０１２８】
本実施の形態２では、一方の主面に複数のフリップチップ接続用のバンプが形成された半導体チップが、フリップチップ接続により配線基板に実装され、封止体により封止されたパッケージ構造を有する半導体装置に適用した実施態様について説明する。
【０１２９】
なお、本実施の形態２では、一方の主面に複数のフリップチップ接続用のバンプが形成された半導体チップが配線基板に実装され、封止体により封止されたパッケージ全体を半導体装置と定義して説明する。したがって、本実施の形態２においては、アンダーフィル材および配線基板は半導体装置に含まれる。
【０１３０】
まず、図７〜図９を用いて一方の主面に複数のフリップチップ接続用のバンプが形成された半導体チップが、フリップチップ接続により配線基板に実装された半導体装置の構成について説明する。
【０１３１】
なお、本実施の形態２で説明する半導体装置２００において、前記実施の形態１で説明した実装構造体１００と同一の符号を付した部品については、同一機能を有する部品であるため、繰り返しの説明は省略する。また、各部品の詳細な構造について、説明の必要があるときは、必要に応じて前記実施の形態１で説明した図１〜図６を参照して説明する。
【０１３２】
図７は本実施の形態２の半導体装置の構造を示す拡大断面図、図８は本実施の形態２の半導体装置の裏面構造を示す拡大平面図、図９は図７に示す半導体装置が備える配線基板に半導体チップが実装された状態を示す拡大平面図である。
【０１３３】
図７において、本実施の形態２の半導体装置２００は半導体チップ１１が封止樹脂３１により封止されている。封止樹脂３１には例えばエポキシ系の樹脂を基材とした樹脂材料が用いられる。また、封止樹脂３１とアンダーフィル材３０とが同一材料で構成され、半導体チップ１１を封止する際に、封止樹脂３１が半導体チップ１１の主面１１ａの下にも回り込んで、一括して封止される構造もある。
【０１３４】
また、半導体装置２００は配線基板５０を備えている。図７に示す本実施の形態２の配線基板５０と、前記実施の形態１で説明した基板２０（図２）との相違点は、配線基板５０は、半導体装置２００の外部接続端子５１を備えている点である。
【０１３５】
配線基板５０は半導体装置２００の一部であり、半導体装置２００は配線基板５０に形成された外部接続端子５１を介して半導体装置２００を、例えばガラス繊維製の布（クロス）を重ねたものに、エポキシ系の樹脂を含浸させたＰＣＢ（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ）と呼ばれる実装基板などに電気的に接続される。
【０１３６】
また、外部接続端子５１それぞれに、突起状の導電材である電極５２が形成されている。この電極５２は、外部接続端子５１と、半導体装置２００が実装される実装基板とを電気的に接続する機能を備えており、例えば、はんだボールと呼ばれるボール状のはんだを用いることができる。
【０１３７】
なお、本実施の形態２では、半導体装置２００の構成例として外部接続端子５１に電極５２が形成された構造を示しているが、電極５２を形成せず、外部接続端子５１を露出させた状態の構造としても良い。
【０１３８】
また、外部接続端子５１および電極５２は配線基板５０の面２０ｂ側に形成されている。図８に示すように電極５２は格子状に配列されている。このような構造のパッケージはＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）パッケージと呼ばれ、高密度実装に適したパッケージ構造として広く用いられている。
【０１３９】
また、電極５２を形成せず、外部接続端子５１が格子状に配列された構造はＬＧＡ（Ｌａｎｄ  Ｇｒｉｄ  Ａｒｒａｙ）パッケージとよばれ、この構造も高密度実装に適している。
【０１４０】
また、配線基板５０の面２０ｂは、例えばポリイミド系樹脂で構成される絶縁性の被覆層であるソルダレジスト層５３により被覆されている。このソルダレジスト層５３は半導体装置２００を実装基板に実装する際に、隣り合う電極５２が接触し、電気的に短絡される状態となる現象を防止する機能を備えている。
【０１４１】
なお、本実施の形態２では、配線基板５０の面２０ｂが、ソルダレジスト層５３により被覆された構造を示しているが、ソルダレジスト層５３を形成しない構造としても良い。
【０１４２】
次に、図７および図９に示すように、配線基板５０の面２０ａ（図７参照）側には、前記実施の形態１で説明した実装構造体１００と同様に半導体チップ１１が実装されている。また、半導体チップ１１と基板５０との間には、絶縁性の樹脂材料であるアンダーフィル材３０が充填されている。
【０１４３】
次に、本実施の形態２の半導体装置の製造方法について説明する。
【０１４４】
（ａ）まず、図７〜図９を用いて説明した本実施の形態２の半導体装置２００を準備する。
【０１４５】
（ｂ）次に、半導体装置２００を電気的に検査する。半導体装置２００の製造工程では、製造プロセスの各段階で種々の検査が行われるが、半導体装置２００を配線基板５０に実装し、封止樹脂３１により封止した後にも導通確認試験、特性確認試験などの電気的な試験が行われる。
【０１４６】
（ｃ）次に、前記工程で不良と判定された半導体装置２００を不良解析する。この不良解析工程では、不良の原因となった不具合が発生している箇所を特定するため、半導体装置２００から、配線基板５０およびアンダーフィル材３０を選択的に取り除く。
【０１４７】
本実施の形態２の半導体装置２００と、前記実施の形態１で説明した実装構造体１００との相違点は、封止樹脂３１の有無である。したがって、本実施の形態２では、半導体装置２００から、配線基板５０およびアンダーフィル材３０に加えて、封止樹脂３１も取り除くことが好ましい。
【０１４８】
ところで、封止樹脂３１は前述したように、例えばエポキシ系の樹脂を基材とした樹脂材料が用いられる。このため、封止樹脂３１は半導体チップ１１よりも先に溶解する。
【０１４９】
したがって、本実施の形態２の半導体装置２００の製造方法においても、配線基板５０およびアンダーフィル材３０を選択的に取り除く手段として、前記実施の形態１で説明した実装構造体１００から基板２０とアンダーフィル材３０を取り除く手段と同様の方法を用いることができる。
【０１５０】
前記実施の形態１で説明した手段のうち、代表的な手段のみ示すと以下の通りである。
【０１５１】
すなわち、半導体装置２００を不良解析する工程において、半導体装置２００の基板５０を基板５０の面２０ｂから厚さ方向に研磨する工程と、基板５０およびアンダーフィル材３０を選択的に溶解させる溶解液に半導体装置２００を浸漬する工程を備える構成とする。
【０１５２】
このような構成とすることにより、半導体装置２００から基板５０、アンダーフィル材３０および封止樹脂３１を選択的に取り除くことができる。
【０１５３】
半導体装置２００から基板５０、アンダーフィル材３０および封止樹脂３１を選択的に取り除くことにより、図６に示すような構造体、すなわち、半導体チップ１１と、図７に示す端子２１と電気的に接続された状態の形状を維持したまま露出したバンプ１２とで構成される構造体を得ることができる。
【０１５４】
また、本実施の形態２によれば、配線基板５０に実装した後のバンプ１２の形状を観察する、あるいは寸法を測定することにより、容易に不具合の箇所を特定することができる。
【０１５５】
また、バンプ１２に例えば電気的検査用のプローブを接触させて、半導体チップ１１の電気的検査を再度行うことにより、容易に不具合の箇所を特定することができる。
【０１５６】
またバンプ１２の形状を観察する、あるいは寸法を測定する、あるいは半導体チップ１１の電気的検査を再度行うことにより、不良解析の精度を向上させることができる。
【０１５７】
また、半導体チップ１１の主面１１ａに形成されたバンプ１２を一旦除去し、新たにバンプ１２を形成することにより、新規に製造した半導体チップ１１を実装する工程と同様のプロセスで、半導体チップ１１を図７に示す配線基板５０とは異なる基板に再実装することができる。
【０１５８】
また、この再実装手段を用いれば、前記（ｂ）工程で不良と判定された半導体装置２００に搭載された半導体チップ１１を再利用することもできる。
【０１５９】
以上、本発明者によってなされた発明を発明に実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
【産業上の利用可能性】
【０１６０】
本発明は、半導体装置、特に半導体チップが基板にフリップチップ接続された半導体装置の製造技術に適用できる。
【図面の簡単な説明】
【０１６１】
【図１】本発明の実施の形態１の半導体装置をプリント回路基板に搭載した状態を示す実装構造体の拡大平面図である。
【図２】図１に示すＡ−Ａ線に沿った拡大断面図である。
【図３】図１および図２に示す半導体チップのバンプが形成された主面の状態を示す平面図である。
【図４】本発明の実施の形態１の半導体装置の製造方法において、実装構造体を溶解液に浸漬する装置の構成例を示す断面図である。
【図５】本発明の実施の形態１の実装構造体の基板を研磨した状態を示す断面図である。
【図６】本発明の実施の形態１の実装構造体の基板およびアンダーフィル材を選択的に取り除いた後の半導体装置の状態を示す断面図である。
【図７】本発明の実施の形態２の半導体装置の構造を示す拡大断面図である。
【図８】図７に示す半導体装置の裏面構造を示す拡大平面図である。
【図９】図７に示す半導体装置が備える配線基板に半導体チップが実装された状態を示す拡大平面図である。
【符号の説明】
【０１６２】
１０  半導体装置
１１  半導体チップ
１１ａ  主面
１２  バンプ
１３  チップ電極パッド
２０  基板
２０ａ  面（第１の面）
２０ｂ  面（第２の面）
２１  端子
２２ａ、２２ｂ  絶縁層
２３  表面配線（導電路）
２４  内部配線
２５  ビア
２６  ソルダレジスト層
３０  アンダーフィル材
３１  封止樹脂
４０  容器
４１  網
４２  溶媒（溶解液）
５０  配線基板（基板）
５１  外部接続端子
５２  電極
５３  ソルダレジスト層
１００  実装構造体
２００  半導体装置
【図１】
2008270628.tif 000003
【図２】
2008270628.tif 000004
【図３】
2008270628.tif 000005
【図４】
2008270628.tif 000006
【図５】
2008270628.tif 000007
【図６】
2008270628.tif 000008
【図７】
2008270628.tif 000009
【図８】
2008270628.tif 000010
【図９】
2008270628.tif 000011