(57)【要約】【課題】駆動トランジスタに供給する電源電位を高電位と低電位で切り替えることによって発光期間／非発光期間の制御を行なう構成を採る場合において、所望の閾値補正を確実に行えるようにする。【解決手段】少なくとも閾値補正機能有する有機ＥＬ表示装置において、書き込みトランジスタによる映像信号の信号電圧Ｖｓｉｇの書き込み動作に先立って、閾値補正期間ｔ３−ｔ４で駆動トランジスタの閾値電圧Ｖｔｈに相当する電圧を保持した後、少なくとも信号電圧Ｖｓｉｇの書き込み動作が開始されるまでのｔ４−ｔ７の期間（本例では、時刻ｔ４−ｔ８の期間）で電源供給線電位ＤＳをフローティング状態にする。【選択図】図４
2008233122.tif 000002
【特許請求の範囲】
【請求項１】
電気光学素子と、映像信号をサンプリングして書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記保持容量に保持された前記映像信号に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置されてなる画素アレイ部と、
前記画素アレイ部の各画素を行単位で選択走査して前記書き込みトランジスタによる書き込み駆動を行う第１走査手段と、
前記画素アレイ部の画素行ごとに配線され、前記駆動トランジスタに電流を供給する電源供給線に対して第１電位と当該第１電位よりも低い第２電位とを前記第１走査手段による選択走査に同期して選択的に供給する第２走査手段と、
前記書き込みトランジスタによる前記映像信号の書き込み動作に先立って前記駆動トランジスタの閾値電圧に相当する電圧を前記保持容量に保持した後、少なくとも前記映像信号の書き込み動作が開始されるまでの期間において前記電源供給線をフローティング状態にする制御手段と
を備えたことを特徴とする表示装置。
【請求項２】
前記制御手段は、前記第１電位および前記第２電位の各電源ラインと前記電源供給線との間の電気的接続を遮断する
ことを特徴とする請求項１記載の表示装置。
【請求項３】
前記制御手段は、前記第２走査手段の出力端と前記電源供給線との間に接続されたスイッチ素子である
ことを特徴とする請求項２記載の表示装置。
【請求項４】
前記走査手段は、前記第１電位の電源ラインにソース電極が接続された第１Ｐチャネルトランジスタと、前記第２電位の電源ラインにソース電極が接続され、前記第１Ｐチャネルトランジスタとゲート電極が共通に接続された第１Ｎチャネルトランジスタと、前記第１Ｐチャネルトランジスタのドレイン電極にソース電極が接続された第２Ｐチャネルトランジスタと、前記第２Ｐチャネルトランジスタとドレイン電極が共通に接続され、前記第１Ｎチャネルトランジスタのドレイン電極にソース電極が接続された第２Ｎチャネルトランジスタとからなる最終段バッファを有し、
前記第２Ｐチャネルトランジスタおよび前記第２Ｎチャネルトランジスタが前記制御手段として機能する
ことを特徴とする請求項２記載の表示装置。
【請求項５】
前記走査手段は、前記第１電位の電源ラインにソース電極が接続されたＰチャネルトランジスタと、前記第２電位の電源ラインにソース電極が接続され、前記Ｐチャネルトランジスタとドレイン電極が共通に接続されたＮチャネルトランジスタとからなり、２相の走査パルスを前記Ｐチャネルトランジスタおよび前記Ｎチャネルトランジスタの各ゲート入力とする
最終段バッファを有し、
前記Ｐチャネルトランジスタおよび前記Ｎチャネルトランジスタが前記制御手段として機能する
ことを特徴とする請求項２記載の表示装置。
【請求項６】
電気光学素子と、入力信号電圧をサンプリングして書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた入力信号電圧を保持する保持容量と、前記保持容量に保持された入力信号電圧に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置されてなる画素アレイ部と、
前記画素アレイ部の各画素を行単位で選択走査して前記書き込みトランジスタによる書き込み駆動を行う第１走査手段と、
前記画素アレイ部の画素行ごとに配線され、前記駆動トランジスタに電流を供給する電源供給線に対して第１電位と当該第１電位よりも低い第２電位とを前記第１走査手段による選択走査に同期して選択的に供給する第２走査手段とを備えた表示装置の駆動方法であって、
前記書き込みトランジスタによる前記映像信号の書き込み動作に先立って前記駆動トランジスタの閾値電圧に相当する電圧を前記保持容量に保持した後、少なくとも前記映像信号の書き込み動作が開始されるまでの期間において前記電源供給線をフローティング状態にする
ことを特徴とする表示装置の駆動方法。
【請求項７】
電気光学素子と、入力信号電圧をサンプリングして書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた入力信号電圧を保持する保持容量と、前記保持容量に保持された入力信号電圧に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置されてなる画素アレイ部と、
前記画素アレイ部の各画素を行単位で選択走査して前記書き込みトランジスタによる書き込み駆動を行う第１走査手段と、
前記画素アレイ部の画素行ごとに配線され、前記駆動トランジスタに電流を供給する電源供給線に対して第１電位と当該第１電位よりも低い第２電位とを前記第１走査手段による選択走査に同期して選択的に供給する第２走査手段と、
前記書き込みトランジスタによる前記映像信号の書き込み動作に先立って前記駆動トランジスタの閾値電圧に相当する電圧を前記保持容量に保持した後、少なくとも前記映像信号の書き込み動作が開始されるまでの期間において前記電源供給線をフローティング状態にする制御手段と
を備えた表示装置を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、表示装置の駆動方法および電子機器に関し、特に電気光学素子を含む画素が行列状（マトリクス状）に配置されてなる平面型（フラットパネル型）の表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、発光素子を含む画素（画素回路）が行列状に配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置としては、画素の発光素子として、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子、例えば有機薄膜に電界をかけると発光する現象を利用した有機ＥＬ(Electro Luminescence)素子を用いた有機ＥＬ表示装置が開発され、商品化が進められている。
【０００３】
有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子が１０Ｖ以下の印加電圧で駆動できるために低消費電力であり、また自発光素子であることから、液晶セルを含む画素ごとに当該液晶セルにて光源（バックライト）からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかも液晶表示装置には必須なバックライト等の照明部材を必要としないために軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。
【０００４】
有機ＥＬ表示装置では、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。
【０００５】
そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素回路内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ（一般には、ＴＦＴ(Thin Film Transistor;薄膜トランジスタ)）によって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。アクティブマトリクス方式の表示装置は、電気光学素子が１フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。
【０００６】
ところで、一般的に、有機ＥＬ素子のＩ−Ｖ特性（電流−電圧特性）は、時間が経過すると劣化（いわゆる、経時劣化）することが知られている。有機ＥＬ素子を電流駆動するトランジスタ（以下、「駆動トランジスタ」と記述する）としてＮチャネル型のＴＦＴを用いた画素回路では、駆動トランジスタのソース側に有機ＥＬ素子が接続されることになるために、有機ＥＬ素子のＩ−Ｖ特性が経時劣化すると、駆動トランジスタのゲート−ソース間電圧Ｖｇｓが変化し、その結果、有機ＥＬ素子の発光輝度も変化する。
【０００７】
このことについてより具体的に説明する。駆動トランジスタのソース電位は、当該駆動トランジスタと有機ＥＬ素子の動作点で決まる。そして、有機ＥＬ素子のＩ−Ｖ特性が劣化すると、駆動トランジスタと有機ＥＬ素子の動作点が変動してしまうために、駆動トランジスタのゲートに同じ電圧を印加したとしても駆動トランジスタのソース電位が変化する。これにより、駆動トランジスタのソース−ゲート間電圧Ｖｇｓが変化するために、当該駆動トランジスタに流れる電流値が変化する。その結果、有機ＥＬ素子に流れる電流値も変化するために、有機ＥＬ素子の発光輝度が変化することになる。
【０００８】
また、ポリシリコンＴＦＴを用いた画素回路では、有機ＥＬ素子のＩ−Ｖ特性の経時劣化に加えて、駆動トランジスタの閾値電圧Ｖｔｈや、駆動トランジスタのチャネルを構成する半導体薄膜の移動度（以下、「駆動トランジスタの移動度」と記述する）μが経時的に変化したり、製造プロセスのばらつきによって閾値電圧Ｖｔｈや移動度μが画素ごとに異なったりする（個々のトランジスタ特性にばらつきがある）。
【０００９】
駆動トランジスタの閾値電圧Ｖｔｈや移動度μが画素ごとに異なると、画素ごとに駆動トランジスタに流れる電流値にばらつきが生じるために、駆動トランジスタのゲートに同じ電圧を印加しても、有機ＥＬ素子の発光輝度に画素間でばらつきが生じ、その結果、画面の一様性（ユニフォーミティ）が損なわれる。
【００１０】
そこで、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つようにするために、有機ＥＬ素子の特性変動に対する補償機能、さらには駆動トランジスタの閾値電圧Ｖｔｈの変動に対する補正（以下、「閾値補正」と記述する）や、駆動トランジスタの移動度μの変動に対する補正（以下、「移動度補正」と記述する）の各補正機能を画素回路の各々に持たせる構成を採っている（例えば、特許文献１参照）。
【００１１】
【特許文献１】特開２００６−１３３５４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
特許文献１記載の従来技術では、画素回路の各々に、有機ＥＬ素子の特性変動に対する補償機能および駆動トランジスタの閾値電圧Ｖｔｈや移動度μの変動に対する補正機能を持たせることで、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時変化したりしたとしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つことができるが、その反面、画素回路を構成する素子数が多く、画素サイズの微細化、ひいては表示装置の高精細化の妨げとなる。
【００１３】
これに対して、画素回路を構成する素子数や配線数の削減を図るために、例えば、画素回路の駆動トランジスタに供給する電源電位を切り替え可能な構成とし、当該電源電位の切り替えによって有機ＥＬ素子の発光期間／非発光期間を制御する機能を駆動トランジスタに持たせることで、発光期間／非発光期間を制御するトランジスタを省略する手法を採ることが考えられる。
【００１４】
かかる手法を採ることにより、必要最小限の素子数、具体的には、映像信号の信号電圧をサンプリングして画素内に書き込む書き込みトランジスタと、この書き込みトランジスタによって書き込まれた信号電圧を保持する保持容量と、この保持容量に保持された信号電圧に基づいて有機ＥＬ素子を駆動する駆動トランジスタとによって画素回路を構成できる。
【００１５】
このように、有機ＥＬ素子の発光期間／非発光期間を制御するトランジスタとして駆動トランジスタを兼用し、画素回路を構成する素子数の削減を図る構成を採る場合、駆動トランジスタに供給する電源電位を高電位と低電位で切り替えることになる訳であるが、駆動トランジスタのゲート−ソース間に接続された保持容量に、閾値補正のために駆動トランジスタの閾値電圧Ｖｔｈを保持した後、駆動トランジスタに供給する電源電位が高電位の状態のままだと、駆動トランジスタにリーク電流が流れることによって所望の閾値補正を行うことができない（その詳細については後述する）。
【００１６】
そこで、本発明は、電気光学素子の発光期間／非発光期間を制御するトランジスタとして駆動トランジスタを兼用し、当該駆動トランジスタに供給する電源電位を高電位と低電位で切り替えることによって発光期間／非発光期間の制御を行なう構成を採る場合において、所望の閾値補正を確実に行えるようにした表示装置、当該表示装置の駆動方法および当該表示装置を用いた電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記目的を達成するために、本発明は、電気光学素子と、映像信号をサンプリングして書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記保持容量に保持された前記映像信号に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置されてなる画素アレイ部と、前記画素アレイ部の各画素を行単位で選択走査して前記書き込みトランジスタによる書き込み駆動を行う第１走査手段と、前記画素アレイ部の画素行ごとに配線され、前記駆動トランジスタに電流を供給する電源供給線に対して第１電位と当該第１電位よりも低い第２電位とを前記第１走査手段による選択走査に同期して選択的に供給する第２走査手段とを備えた表示装置において、前記書き込みトランジスタによる前記映像信号の書き込み動作に先立って前記駆動トランジスタの閾値電圧に相当する電圧を前記保持容量に保持した後、少なくとも前記映像信号の書き込み動作が開始されるまでの期間において前記電源供給線をフローティング状態にする構成を採っている。
【００１８】
上記構成の表示装置および当該表示装置を有する電子機器において、駆動トランジスタの閾値電圧に相当する電圧を保持容量に保持した後、少なくとも映像信号の書き込み動作が開始されるまでの期間で電源供給線がフローティング状態になることで、当該電源供給線から駆動トランジスタに対して電流が供給されないために、駆動トランジスタにリーク電流が流れない。リーク電流が流れないと、駆動トランジスタのソース電位が変動することがないために、駆動トランジスタのゲート−ソース間電圧は保持容量に保持された閾値電圧に相当する電圧に維持される。これにより、以降の映像信号の書き込み動作時において、所望の閾値補正を確実に実行できる。
【発明の効果】
【００１９】
本発明によれば、駆動トランジスタにリーク電流が流れないようにすることで、映像信号の書き込み時に所望の閾値補正を確実に実行し、駆動トランジスタの閾値電圧のばらつきや経時変化の影響を受けない、一定の駆動電流を電気光学素子に流すことができるために、高画質の表示画像を得ることができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２１】
図１は、本発明の一実施形態に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子を画素の発光素子として用いたアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明する。
【００２２】
図１に示すように、本実施形態に係る有機ＥＬ表示装置１０は、画素（ＰＸＬＣ）２０が行列状（マトリクス状）に２次元配置されてなる画素アレイ部３０と、当該画素アレイ部３０の周辺に配置され、各画素２０を駆動する駆動部、例えば書き込み走査回路４０、電源供給走査回路５０および水平駆動回路６０とを有する構成となっている。
【００２３】
画素アレイ部３０には、ｍ行ｎ列の画素配列に対して、画素行ごとに走査線３１−１〜３１−ｍと電源供給線３２−１〜３２−ｍとが配線され、画素列ごとに信号線３３−１〜３３−ｎが配線されている。
【００２４】
画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成され、平面型（フラット型）のパネル構造となっている。画素アレイ部３０の各画素２０は、アモルファスシリコンＴＦＴ(Thin Film Transistor;薄膜トランジスタ)または低温ポリシリコンＴＦＴを用いて形成することができる。低温ポリシリコンＴＦＴを用いる場合には、走査回路４０、電源供給走査回路５０および水平駆動回路６０についても、画素アレイ部３０を形成する表示パネル（基板）７０上に実装することができる。
【００２５】
書き込み走査回路４０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ等によって構成され、画素アレイ部３０の各画素２０への映像信号の書き込みに際して、走査線３１−１〜３１−ｍに順次走査信号ＷＳ１〜ＷＳｍを供給して画素２０を行単位で順番に走査（線順次走査）する。
【００２６】
電源供給走査回路５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ等によって構成され、書き込み走査回路４０による線順次走査に同期して、第１電位Ｖｃｃｐと当該第１電位Ｖｃｃｐよりも低い第２電位Ｖｉｎｉで切り替わる電源供給線電位ＤＳ１〜ＤＳｍを電源供給線３２−１〜３２−ｍに供給する。
【００２７】
水平駆動回路６０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧Ｖｓｉｇとオフセット電圧Ｖｏｆｓのいずれか一方を適宜選択し、信号線３３−１〜３３−ｎを介して画素アレイ部３０の各画素２０に対して例えば行単位で一斉に書き込む。すなわち、水平駆動回路６０は、入力信号電圧Ｖｓｉｇを行（ライン）単位で一斉に書き込む線順次書き込みの駆動形態を採っている。
【００２８】
ここで、オフセット電圧Ｖｏｆｓは、映像信号の信号電圧（以下、「入力信号電圧」、または単に「信号電圧」と記述する場合もある）Ｖｓｉｇの基準となる電圧（例えば、黒レベルに相当）である。また、ここで、第２電位Ｖｉｎｉは、オフセット電圧Ｖｏｆｓよりも十分に低い電位である。
【００２９】
（画素回路）
図２は、画素（画素回路）２０の具体的な構成例を示す回路図である。図２に示すように、画素２０は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子２１を発光素子として有し、当該有機ＥＬ素子２１に加えて、駆動トランジスタ２２、書き込みトランジスタ２３、保持容量２４および補助容量２５を有する構成となっている。
【００３０】
ここで、駆動トランジスタ２２および書き込みトランジスタ２３としてＮチャネル型のＴＦＴが用いられている。ただし、ここでの駆動トランジスタ２２および書き込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【００３１】
有機ＥＬ素子２１は、全ての画素２０に対して共通に配線された共通電源供給線３４にカソード電極が接続されている。駆動トランジスタ２２は、ソース電極が有機ＥＬ素子２１のアノード電極に接続され、ドレイン電極が電源供給線３２（３２−１〜３２−ｍ）に接続されている。
【００３２】
書き込みトランジスタ２３は、ゲート電極が走査線３１（３１−１〜３１−ｍ）に接続され、一方の電極（ソース電極／ドレイン電極）が信号線３３（３３−１〜３３−ｎ）に接続され、他方の電極（ドレイン電極／ソース電極）が駆動トランジスタ２２のゲート電極に接続されている。保持容量２４は、一端が駆動トランジスタ２２のゲート電極に接続され、他端が駆動トランジスタ２２のソース電極（有機ＥＬ素子２１のアノード電極）に接続されている。
【００３３】
補助容量２５は、一端が駆動トランジスタ２２のソース電極に接続され、他端が有機ＥＬ素子２１のカソード電極（共通電源供給線３４）に接続されている。この補助容量２５は、有機ＥＬ素子２１に対して並列に接続されることで、当該有機ＥＬ素子２１の容量不足を補う作用をなす。したがって、補助容量２５は必須の構成要素ではなく、有機ＥＬ素子２１の容量が十分である場合は補助容量２５を省略することが可能である。
【００３４】
かかる構成の画素２０において、書き込みトランジスタ２３は、書き込み走査回路４０から走査線３１を通してゲート電極に印加される走査信号ＷＳに応答して導通状態となることにより、信号線３３を通して水平駆動回路６０から供給される輝度情報に応じた映像信号の入力信号電圧Ｖｓｉｇまたはオフセット電圧Ｖｏｆｓをサンプリングして画素２０内に書き込む。この書き込まれた入力信号電圧Ｖｓｉｇまたはオフセット電圧Ｖｏｆｓは保持容量２４に保持される。
【００３５】
駆動トランジスタ２２は、電源供給線３２（３２−１〜３２−ｍ）の電位ＤＳが第１電位Ｖｃｃｐにあるときに、電源供給線３２から電流の供給を受けて、保持容量２４に保持された入力信号電圧Ｖｓｉｇの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給することによって当該有機ＥＬ素子２１を電流駆動する。
【００３６】
（画素構造）
図３に、画素２０の断面構造の一例を示す。図３に示すように、画素２０は、駆動トランジスタ２２、書き込みトランジスタ２３等の画素回路が形成されたガラス基板２０１上に絶縁膜２０２およびウインド絶縁膜２０３が形成され、当該ウインド絶縁膜２０３の凹部２０３Ａに有機ＥＬ素子２１が設けられた構成となっている。
【００３７】
有機ＥＬ素子２１は、上記ウインド絶縁膜２０３の凹部２０３Ａの底部に形成された金属等からなるアノード電極２０４と、当該アノード電極２０４上に形成された有機層（電子輸送層、発光層、ホール輸送層/ホール注入層）２０５と、当該有機層２０５上に全画素共通に形成された透明導電膜等からなるカソード電極２０６とから構成されている。
【００３８】
この有機ＥＬ素子２１において、有機層２０８は、アノード電極２０４上にホール輸送層/ホール注入層２０５１、発光層２０５２、電子輸送層２０５３および電子注入層（図示せず）が順次堆積されることによって形成される。そして、図２の駆動トランジスタ２２による電流駆動の下に、駆動トランジスタ２２からアノード電極２０４を通して有機層２０５に電流が流れることで、当該有機層２０５内の発光層２０５２において電子と正孔が再結合する際に発光するようになっている。
【００３９】
図３に示すように、画素回路が形成されたガラス基板２０１上に、絶縁膜２０２およびウインド絶縁膜２０３を介して有機ＥＬ素子２１が画素単位で形成された後は、パッシベーション膜２０７を介して封止基板２０８が接着剤２０９によって接合され、当該封止基板２０８によって有機ＥＬ素子２１が封止されることにより、表示パネル７０が形成される。
【００４０】
（閾値補正機能）
ここで、電源供給走査回路５０は、書き込みトランジスタ２３が導通した後で、水平駆動回路６０が信号線３３（３３−１〜３３−ｎ）にオフセット電圧Ｖｏｆｓを供給している間に、電源供給線３２の電位ＤＳを第１電位Ｖｃｃｐと第２電位Ｖｉｎｉとの間で切り替える。この電源供給線３２の電位ＤＳの切り替えにより、駆動トランジスタ２２の閾値電圧Ｖｔｈに相当する電圧が保持容量２４に保持される。
【００４１】
保持容量２４に駆動トランジスタ２２の閾値電圧Ｖｔｈに相当する電圧を保持するのは次の理由による。駆動トランジスタ２２の製造プロセスのばらつきや経時変化により、各画素ごとに駆動トランジスタ２２の閾値電圧Ｖｔｈや移動度μなどのトランジスタ特性の変動がある。このトランジスタ特性の変動により、駆動トランジスタ２２に同一のゲート電位を与えても、画素ごとにドレイン・ソース間電流（駆動電流）Ｉｄｓが変動し、発光輝度のばらつきとなって現れる。この閾値電圧Ｖｔｈの画素ごとのばらつきの影響をキャンセル（補正）するために、閾値電圧Ｖｔｈに相当する電圧を保持容量２４に保持するのである。
【００４２】
駆動トランジスタ２２の閾値電圧Ｖｔｈの補正は次のようにして行われる。すなわち、保持容量２４にあらかじめ閾値電圧Ｖｔｈを保持しておくことで、入力信号電圧Ｖｓｉｇによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖｔｈが保持容量２４に保持された閾値電圧Ｖｔｈに相当する電圧と相殺される、換言すれば、閾値電圧Ｖｔｈの補正が行われる。
【００４３】
これが閾値補正機能である。この閾値補正機能により、画素ごとに閾値電圧Ｖｔｈにばらつきや経時変化があったとしても、それらの影響を受けることなく、有機ＥＬ素子２１の発光輝度を一定に保つことができることになる。閾値補正の原理については後で詳細に説明する。
【００４４】
（移動度補正機能）
図２に示した画素２０は、上述した閾値補正機能に加えて、移動度補正機能を備えている。すなわち、水平駆動回路６０が映像信号の信号電圧Ｖｓｉｇを信号線３３（３３−１〜３３−ｎ）に供給している期間で、かつ、書き込み走査回路４０から出力される走査信号ＷＳ（ＷＳ１〜ＷＳｍ）に応答して書き込みトランジスタ２３が導通する期間、即ち移動度補正期間において、保持容量２４に入力信号電圧Ｖｓｉｇを保持する際に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消す移動度補正が行われる。この移動度補正の具体的な原理および動作については後述する。
【００４５】
（ブートストラップ機能）
図２に示した画素２０はさらにブートストラップ機能も備えている。すなわち、書き込み走査回路４０は、保持容量２４に入力信号電圧Ｖｓｉｇが保持された段階で走査線３１（３１−１〜３１−ｍ）に対する走査信号ＷＳ（ＷＳ１〜ＷＳｍ）の供給を解除し、書き込みトランジスタ２３を非導通状態にして駆動トランジスタ２２のゲートを信号線３３（３３−１〜３３−ｎ）から電気的に切り離してフローティング状態にする。
【００４６】
駆動トランジスタ２２のゲートがフローティング状態になると、駆動トランジスタ２２のゲート−ソース間に保持容量２４が接続されていることにより、駆動トランジスタ２２のソース電位Ｖｓが変動すると、当該ソース電位Ｖｓの変動に連動して(追従して）駆動トランジスタ２２のゲート電位Ｖｇも変動するために、理想的には、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが一定に維持される。
【００４７】
このように、駆動トランジスタ２２のゲート電位Ｖｇをソース電位Ｖｓに追従させ、ゲート−ソース間電圧Ｖｇｓを一定に維持する動作がブートストラップ動作である。このブートストラップ動作により、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化しても、当該有機ＥＬ素子２１の発光輝度を一定に保つことができる。
【００４８】
すなわち、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化し、これに伴って駆動トランジスタ２２のソース電位Ｖｓが変化したとしても、ブートストラップ動作により駆動トランジスタ２２のゲート−ソース間電位Ｖｇｓが一定に維持されるために、有機ＥＬ素子２１に流れる電流は変わらず、したがって当該有機ＥＬ素子２１の発光輝度も一定に保たれる。その結果、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化しても、それに伴う輝度劣化のない画像表示を実現できる。
【００４９】
（本実施形態の特徴部分）
上述した閾値補正機能、移動度補正機能およびブートストラップ機能のうち、少なくとも閾値補正機能有する有機ＥＬ表示装置１０において、本実施形態では、閾値補正動作を理想通りに行えるようにするために、書き込みトランジスタ２３による映像信号の信号電圧Ｖｓｉｇの書き込み動作に先立って駆動トランジスタ２２の閾値電圧Ｖｔｈに相当する電圧を保持容量２４に保持した後、少なくとも信号電圧Ｖｓｉｇの書き込み動作が開始されるまでの期間で電源供給線３２（３２−１〜３２−ｍ）をフローティング状態にすることを特徴としている。電源供給線３２をフローティング状態にするための具体的な実施例については後述する。
【００５０】
（回路動作）
次に、本実施形態に係る有機ＥＬ表示装置１０の回路動作について、図４のタイミングチャートを基に、図５および図６の動作説明図を用いて説明する。なお、図５および図６の動作説明図では、図面の簡略化のために、書き込みトランジスタ２３をスイッチのシンボルで図示している。また、有機ＥＬ素子２１は寄生容量を持っており、当該寄生容量と補助容量２５を合成容量Ｃｓｕｂとして図示している。
【００５１】
図４のタイミングチャートでは、時間軸を共通にして、走査線３１（３１−１〜３１−ｍ）の電位（走査信号）ＷＳの変化、電源供給線３２（３２−１〜３２−ｍ）の電位ＤＳの変化、信号線３３（３３−１〜３３−ｎ）の電位の変化（Ｖｏｆｓ／Ｖｓｉｇ）、駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの変化を表している。
【００５２】
＜非発光期間＞
図４のタイミングチャートにおいて、時刻ｔ１以前は、図５（Ａ）に示すように、電源供給線３２がフローティング状態にあり、駆動トランジスタ２２には電源供給線３２から電流が供給されないために、有機ＥＬ素子２１が非発光状態にある。
【００５３】
＜閾値補正準備期間＞
そして、時刻ｔ１になると、線順次走査の新しいフィールドに入り、図５（Ｂ）に示すように、電源供給線３２の電位ＤＳがフローティング状態から信号線３３のオフセット電圧Ｖｏｆｓよりも十分に低い電位Ｖｉｎｉに切り替わる。
【００５４】
ここで、有機ＥＬ素子２１の閾値電圧をＶｅｌ、共通電源供給線３４の電位をＶｃａｔｈとするとき、低電位ＶｉｎｉをＶｉｎｉ＜Ｖｅｌ＋Ｖｃａｔｈとすると、駆動トランジスタ２２のソース電位Ｖｓが低電位Ｖｉｎｉにほぼ等しくなるために、有機ＥＬ素子２１は逆バイアス状態になる。
【００５５】
次に、時刻ｔ２で走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、図５（Ｃ）に示すように、書き込みトランジスタ２３が導通状態となる。このとき、水平駆動回路６０から信号線３３に対してオフセット電圧Ｖｏｆｓが供給されているために、駆動トランジスタ２２のゲート電位Ｖｇがオフセット電圧Ｖｏｆｓになる。また、駆動トランジスタ２２のソース電位Ｖｓは、オフセット電圧Ｖｏｆｓよりも十分に低い電位Ｖｉｎｉにある。
【００５６】
このとき、駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓはＶｏｆｓ−Ｖｉｎｉとなる。このＶｏｆｓ−Ｖｉｎｉが駆動トランジスタ２２の閾値電圧Ｖｔｈよりも大きくないと、先述した閾値補正動作を行うことができないために、Ｖｏｆｓ−Ｖｃａｔｈ＞Ｖｔｈなる電位関係に設定する必要がある。このように、駆動トランジスタ２２のゲート電位Ｖｇをオフセット電圧Ｖｏｆｓに、ソース電位Ｖｓを低電位Ｖｉｎｉにそれぞれ固定して（確定させて）初期化する動作が閾値補正準備の動作である。
【００５７】
＜閾値補正期間＞
次に、時刻ｔ３で、図５（Ｄ）に示すように、電源供給線３２の電位ＤＳが低電位Ｖｉｎｉから高電位Ｖｃｃｐに切り替わると、駆動トランジスタ２２のソース電位Ｖｓが上昇を開始する。やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが当該駆動トランジスタ２２の閾値電圧Ｖｔｈになり、当該閾値電圧Ｖｔｈに相当する電圧が保持容量２４に書き込まれる。
【００５８】
ここでは、便宜上、閾値電圧Ｖｔｈに相当する電圧を保持容量２４に書き込む期間を閾値補正期間と呼んでいる。なお、この閾値補正期間において、電流が専ら保持容量２４側に流れ、有機ＥＬ素子２１側には流れないようにするために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３４の電位Ｖｃａｔｈを設定しておくこととする。
【００５９】
そして、時刻ｔ４で、図５（Ｅ）に示すように、電源供給線３２がフローティング状態になることで、閾値補正期間が終了する。
【００６０】
次に、時刻ｔ５で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ａ）に示すように、書き込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲートがフローティング状態になるが、ゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。したがって、ドレイン−ソース間電流Ｉｄｓは流れない。
【００６１】
その後、時刻ｔ６で、図６（Ｂ）に示すように、信号線３３の電位がオフセット電圧Ｖｏｆｓから映像信号の信号電圧Ｖｓｉｇに切り替わる。
【００６２】
＜書き込み期間＞
次に、時刻ｔ７で走査線３１の電位ＷＳが高電位側に遷移することで、図６（Ｃ）に示すように、書き込みトランジスタ２３が導通状態になり、映像信号の信号電圧Ｖｓｉｇをサンプリングして画素２０内に書き込む。この書き込みトランジスタ２３による信号電圧Ｖｓｉｇの書き込みにより、駆動トランジスタ２２のゲート電位Ｖｇが信号電圧Ｖｓｉｇになる。
【００６３】
＜移動度補正期間＞
次に、時刻ｔ８で、図６（Ｄ）に示すように、電源供給線３２の電位ＤＳがフローティング状態から高電位Ｖｃｃｐに切り替わることで、電源供給線３２から駆動トランジスタ２２に信号電圧Ｖｓｉｇに応じて電流が供給される。
【００６４】
この信号電圧Ｖｓｉｇに応じた駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖｔｈが保持容量２４に保持された閾値電圧Ｖｔｈに相当する電圧と相殺されることによって閾値補正が行われる。閾値補正の原理については後述する。
【００６５】
このとき、有機ＥＬ素子２１が始めカットオフ状態（ハイインピーダンス状態）にあるために、映像信号の信号電圧Ｖｓｉｇに応じて電源供給線３２から駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）は有機ＥＬ素子２１に並列に接続された合成容量Ｃｓｕｂに流れ込み、よって当該合成容量Ｃｓｕｂの充電が開始される。
【００６６】
この合成容量Ｃｓｕｂの充電により、駆動トランジスタ２２のソース電位Ｖｓが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖｔｈのばらつきは補正されており、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓは当該駆動トランジスタ２２の移動度μに依存したものとなる。
【００６７】
やがて、駆動トランジスタ２２のソース電位ＶｓがＶｏｆｓ−Ｖｔｈ＋ΔＶの電位まで上昇すると、駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶとなる。すなわち、ソース電位Ｖｓの上昇分ΔＶは、保持容量２４に保持された電圧（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ）から差し引かれるように、換言すれば、保持容量２４の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、ソース電位Ｖｓの上昇分ΔＶは負帰還の帰還量となる。
【００６８】
このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓを当該駆動トランジスタ２２のゲート入力に、即ちゲート‐ソース間電圧Ｖｇｓに負帰還することにより、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消す、即ち移動度μの画素ごとのばらつきを補正する移動度補正が行われる。
【００６９】
より具体的には、映像信号の信号電圧Ｖｓｉｇが高いほどドレイン−ソース間電流Ｉｄｓが大きくなるために、負帰還の帰還量（補正量）ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正が行われる。また、映像信号の信号電圧Ｖｓｉｇを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。移動度補正の原理については後述する。
【００７０】
＜発光期間＞
次に、時刻ｔ９で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ｅ）に示すように、書き込みトランジスタ２３が非導通状態になる。これにより、駆動トランジスタ２２のゲートは信号線３３から切り離される。これと同時に、ドレイン−ソース間電流Ｉｄｓが有機ＥＬ素子２１に流れ始めることにより、有機ＥＬ素子２１のアノード電位はドレイン−ソース間電流Ｉｄｓに応じて上昇する。
【００７１】
有機ＥＬ素子２１のアノード電位の上昇は、即ち駆動トランジスタ２２のソース電位Ｖｓの上昇に他ならない。駆動トランジスタ２２のソース電位Ｖｓが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電位Ｖｇも連動して上昇する。このとき、ゲート電位Ｖｇの上昇量はソース電位Ｖｓの上昇量に等しくなる。故に、発光期間中、駆動トランジスタ２２のゲート‐ソース間電圧Ｖｇｓは、Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶで一定に保持される。
【００７２】
そして、時刻ｔ１０で信号線３３の電位が映像信号の信号電圧Ｖｓｉｇからオフセット電圧Ｖｏｆｓに切り替わり、その後、時刻ｔ１１で電源供給線３２がフローティング状態になることで、電源供給線３２から駆動トランジスタ２２への電流供給が停止し、発光期間が終了する。
【００７３】
（閾値補正の原理）
ここで、駆動トランジスタ２２の閾値補正の原理について説明する。駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機ＥＬ素子２１には駆動トランジスタ２２から、次式（１）で与えられる一定のドレイン−ソース間電流（駆動電流）Ｉｄｓが供給される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）2     ……（１）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌはチャネル長、Ｃｏｘは単位面積当たりのゲート容量である。
【００７４】
図７に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓ対ゲート−ソース間電圧Ｖｇｓの特性を示す。この特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖｔｈのばらつきに対する補正を行わないと、閾値電圧ＶｔｈがＶｔｈ１のとき、ゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ１になるのに対し、閾値電圧ＶｔｈがＶｔｈ２（Ｖｔｈ２＞Ｖｔｈ１）のとき、同じゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ２（Ｉｄｓ２＜Ｉｄｓ）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈが変動すると、ゲート−ソース間電圧Ｖｇｓが一定であってもドレイン−ソース間電流Ｉｄｓが変動する。
【００７５】
これに対して、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓがＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶであるために、これを式（１）に代入すると、ドレイン−ソース間電流Ｉｄｓは、
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｓｉｇ−Ｖｏｆｓ−ΔＶ）2 
……（２）
で表される。
【００７６】
すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉｄｓは、駆動トランジスタ２２の閾値電圧Ｖｔｈに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化により、各画素ごとに駆動トランジスタ２２の閾値電圧Ｖｔｈが変動しても、ドレイン−ソース間電流Ｉｄｓが変動しないために、有機ＥＬ素子２１の発光輝度も変動しない。
【００７７】
（移動度補正の原理）
次に、駆動トランジスタ２２の移動度補正の原理について説明する。図８に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。駆動トランジスタ２２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。
【００７８】
画素Ａと画素Ｂで移動度μにばらつきがある状態で、例えば両画素Ａ，Ｂに同レベルの入力信号電圧Ｖｓｉｇを書き込んだ場合に、何ら移動度μの補正を行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉｄｓ１′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉｄｓ２′との間には大きな差が生じてしまう。このように、移動度μのばらつきに起因してドレイン−ソース間電流Ｉｄｓに画素間で大きな差が生じると、画面のユニフォーミティが損なわれることになる。
【００７９】
ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Ｉｄｓが大きくなる。したがって、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図８に示すように、移動度μの大きな画素Ａの帰還量ΔＶ１は、移動度の小さな画素Ｖの帰還量ΔＶ２に比べて大きい。そこで、移動度補正動作によって駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓを入力信号電圧Ｖｓｉｇ側に負帰還させることで、移動度μが大きいほど負帰還が大きくかかることになるために、移動度μのばらつきを抑制することができる。
【００８０】
具体的には、移動度μの大きな画素Ａで帰還量ΔＶ１の補正をかけると、ドレイン−ソース間電流ＩｄｓはＩｄｓ１′からＩｄｓ１まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ２は小さいために、ドレイン−ソース間電流ＩｄｓはＩｄｓ２′からＩｄｓ２までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉｄｓ１と画素Ｂのドレイン−ソース間電流Ｉｄｓ２とはほぼ等しくなるために、移動度μのばらつきが補正される。
【００８１】
以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ１は移動度μの小さい画素Ｂの帰還量ΔＶ２に比べて小さくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉｄｓの減少量が大きくなる。したがって、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓを入力信号電圧Ｖｓｉｇ側に負帰還させることで、移動度μの異なる画素のドレイン−ソース間電流Ｉｄｓの電流値が均一化され、その結果、移動度μのばらつきを補正することができる。
【００８２】
ここで、図２に示した画素（画素回路）２０において、閾値補正、移動度補正の有無による映像信号の信号電位（サンプリング電位）Ｖｓｉｇと駆動トランジスタ２２のドレイン・ソース間電流Ｉｄｓとの関係について図９を用いて説明する。
【００８３】
図９において、（Ａ）は閾値補正および移動度補正を共に行わない場合、（Ｂ）は移動度補正を行わず、閾値補正のみを行った場合、（Ｃ）は閾値補正および移動度補正を共に行った場合をそれぞれ示している。図９（Ａ）に示すように、閾値補正および移動度補正を共に行わない場合には、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因してドレイン・ソース間電流Ｉｄｓに画素Ａ，Ｂ間で大きな差が生じることになる。
【００８４】
これに対して、閾値補正のみを行った場合は、図９（Ｂ）に示すように、当該閾値補正によってドレイン−ソース間電流Ｉｄｓのばらつきをある程度低減できるものの、移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差は残る。そして、閾値補正および移動度補正を共に行うことで、図９（Ｃ）に示すように、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差をほぼ無くすことができるために、どの階調においても有機ＥＬ素子２１の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。
【００８５】
（本実施形態の作用効果）
上述したように、少なくとも閾値補正機能有する有機ＥＬ表示装置１０において、書き込みトランジスタ２３による映像信号の信号電圧Ｖｓｉｇの書き込み動作に先立って、閾値補正期間ｔ３−ｔ４で駆動トランジスタ２２の閾値電圧Ｖｔｈに相当する電圧を保持容量２４に保持した後、少なくとも信号電圧Ｖｓｉｇの書き込み動作が開始されるまでのｔ４−ｔ７の期間（本例では、時刻ｔ４−ｔ８の期間）で電源供給線３２をフローティング状態にすることにより、次のような作用効果を得ることができる。
【００８６】
すなわち、少なくともｔ４−ｔ７の期間において電源供給線３２をフローティング状態にすることで、電源供給線３２から駆動トランジスタ２２に対して電流が供給されないために、駆動トランジスタ２２にリーク電流が流れない。リーク電流が流れないと、駆動トランジスタ２２のソース電位Ｖｓが変動することがないために、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓは保持容量２４に保持された閾値電圧Ｖｔｈに相当する電圧に維持される。
【００８７】
これにより、以降の書き込みトランジスタ２３による映像信号の信号電圧Ｖｓｉｇの書き込み動作時において、所望の閾値補正動作、即ち駆動トランジスタ２２の閾値電圧Ｖｔｈを保持容量２４の保持電圧と相殺する理想的な補正動作を確実に実行できるために、駆動トランジスタ２２の閾値電圧Ｖｔｈのばらつきや経時変化の影響を受けずに、高画質の表示画像を得る、という所期の目的を達成できることになる。
【００８８】
因みに、有機ＥＬ素子２１の発光期間／非発光期間を制御するトランジスタとして駆動トランジスタ２２を兼用する構成を採る場合、電源供給線３２の電位ＤＳを高電位Ｖｃｃｐと低電位Ｖｉｎｉで切り替えることになる訳であるから、一般的には、電源供給線３２の電位ＤＳが高電位Ｖｃｃｐまたは低電位Ｖｉｎｉに固定となる。
【００８９】
そして、電源供給線３２を時刻ｔ４−ｔ８の期間でフローティング状態にせずに、閾値補正期間ｔ３−ｔ４における動作によって駆動トランジスタ２２の閾値電圧Ｖｔｈに相当する電圧を保持容量２４に保持した後、電源供給線３２の電位ＤＳを高電位Ｖｃｃｐに固定した状態にしたまま、時刻ｔ７で信号電圧Ｖｓｉｇの書き込み動作に入るようにした場合、次のような問題がある。
【００９０】
すなわち、閾値電圧Ｖｔｈに相当する電圧を保持容量２４に保持した後、電源供給線３２の電位ＤＳが高電位Ｖｃｃｐに固定された状態にあると、駆動トランジスタ２２にリーク電流が流れるために、当該駆動トランジスタ２２のソース電位Ｖｓがリーク電流の電流値に応じて上昇する。このとき、書き込みトランジスタ２３が非導通状態にあり、駆動トランジスタ２２のゲートがフローティング状態にあるために、駆動トランジスタ２２のソース電位Ｖｓの上昇に追従してゲート電位Ｖｇも上昇する。
【００９１】
ただし、書き込みトランジスタ２３のゲートと駆動トランジスタ２２のゲートとの間に寄生容量が存在することから、駆動トランジスタ２２のソース電位Ｖｓが上昇するとき、当該寄生容量の影響によって駆動トランジスタ２２のゲート電位Ｖｇの上昇分がソース電位Ｖｓの上昇分よりも小さくなるために、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに相当する電圧よりも小さくなる。
【００９２】
このように、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓ、即ち保持容量２４の保持電圧が駆動トランジスタ２２の閾値電圧Ｖｔｈに相当する電圧よりも小さいと、時刻ｔ７で映像信号の信号電圧Ｖｓｉｇを書き込む際に、駆動トランジスタ２２の閾値電圧Ｖｔｈを保持容量２４の保持電圧と相殺できないことになるために、閾値補正の動作が正常に行われないことになる。
【００９３】
なお、駆動トランジスタ２２に流れるリーク電流によってソース電位Ｖｓが上昇するときに、書き込みトランジスタ２３のゲートと駆動トランジスタ２２のゲートとの間に存在する寄生容量の影響により、駆動トランジスタ２２のゲート電位Ｖｇの上昇分がソース電位Ｖｓの上昇分よりも小さくなることについては、先述したブートストラップ動作のときにも言える。
【００９４】
ただし、先述したブートストラップ動作では、駆動トランジスタ２２のゲート電位Ｖｇがソース電位Ｖｓに追従して上昇することで、理想的な動作として、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが一定に維持されるとしている。
【００９５】
ブートストラップ動作が理想的で無かったとしても、即ち駆動トランジスタ２２のゲート電位Ｖｇの上昇分がソース電位Ｖｓの上昇分よりも小さくなり、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが小さくなったとしても、その分だけ有機ＥＬ素子２１の発光輝度が若干低くなるだけであるから、閾値補正を理想通りに行えなくなるのに比べたら、表示画像に対する影響はほとんど無いに等しいと言える。
【００９６】
なお、ここでは、時刻ｔ４−ｔ８の期間で電源供給線３２をフローティング状態にするとしたが、少なくとも信号電圧Ｖｓｉｇの書き込み動作が開始されるまでのｔ４−ｔ７の期間で電源供給線３２をフローティング状態にすることで、所期の目的を達成することができる。
【００９７】
ただし、時刻ｔ４−ｔ８の期間で電源供給線３２をフローティング状態にするようにした場合は、図４のタイミングチャートから明らかなように、時刻ｔ４−ｔ８の期間が信号電圧Ｖｓｉｇの書き込み期間になり、時刻ｔ８−ｔ９の期間が移動度補正期間になる。すなわち、書き込み期間と移動度補正期間を分けて、書き込み期間が終わった後に移動度補正期間に入るようにすることができる。
【００９８】
このように、書き込み期間の後に移動度補正期間を設定することにより、信号電圧Ｖｓｉｇの書き込みが十分に行われた状態で移動度補正を移行することができるために、移動度補正を安定して行うことができ、結果として、画素間での移動度補正のばらつきを無くし、画質の向上を図ることができる。
【００９９】
なお、上記実施形態では、画素回路２０の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。
【０１００】
［実施例］
続いて、駆動トランジスタ２２の閾値電圧Ｖｔｈに相当する電圧を保持容量２４に保持した後、少なくとも信号電圧Ｖｓｉｇの書き込み動作が開始されるまでのｔ４−ｔ７の期間（上記の例では、時刻ｔ４−ｔ８の期間）において電源供給線３２をフローティング状態にする制御手段の具体的な実施例について説明する。
【０１０１】
（実施例１）
図１０は、実施例１に係る制御手段の構成例を示す回路図である。ここでは、電源供給走査回路５０のある画素行の最終段バッファ５０Ａと電源供給線３２（３２−１〜３２−ｍ）を示している。
【０１０２】
最終段バッファ５０Ａは、高電位Ｖｃｃｐの電源ラインにソース電極が接続されたＰチャネルＭＯＳトランジスタＰ１１と、低電位Ｖｉｎｉの電源ラインにソース電極が接続され、ＰチャネルＭＯＳトランジスタＰ１１とドレイン電極およびゲート電極がそれぞれ共通に接続されたＮチャネルＭＯＳトランジスタＮ１１とからなるＣＭＯＳインバータ構成となっている。
【０１０３】
最終段バッファ５０Ａには、その前段から走査パルスＤＳＩＮが入力される。この最終段バッファ５０Ａにおいて、ＭＯＳトランジスタＰ１１，Ｎ１１のドレイン共通接続ノードｎ１１は、当該最終段バッファ５０Ａの出力端になるとともに、電源供給走査回路５０のある画素行の出力端になる。
【０１０４】
そして、時刻ｔ４−ｔ８の期間で電源供給線３２をフローティング状態にする制御手段は、ドレイン共通接続ノードｎ１１と電源供給線３２との間に接続されたスイッチ素子８０によって構成されている。スイッチ素子８０は、ＭＯＳスイッチやＣＭＯＳトランスファスイッチなどの電子スイッチによって実現可能であり、制御パルスＤＳＦに応答してオン（閉）／オフ（開）動作を行う。
【０１０５】
次に、実施例１の回路動作について図１１のタイミングチャートを用いて説明する。図１１のタイミングチャートでは、走査線３１の電位ＷＳ、最終段バッファ５０Ａに入力される走査パルスＤＳＩＮ、最終段バッファ５０Ａから出力される電源電位ＤＳＯＵＴ、制御パルスＤＳＦおよび電源供給線３２の電位ＤＳのタイミング関係を示している。
【０１０６】
図１１のタイミングチャートに示すように、走査パルスＤＳＩＮは、時刻ｔ３まで高電位（以下、「“Ｈ”レベル」と記述する）、時刻ｔ３から時刻ｔ１２の期間に亘って低電位（以下、「“Ｌ”レベル」と記述する）、時刻ｔ１２以降“Ｈ”レベルになる。
【０１０７】
一方、制御パルスＤＳＦは、時刻ｔ１から時刻ｔ４までの期間および時刻ｔ８から時刻ｔ１１までの期間で“Ｈ”レベル、時刻ｔ１まで、時刻ｔ４から時刻ｔ８までの期間および時刻ｔ１１以降の期間で“Ｌ”レベルになる。
【０１０８】
走査パルスＤＳＩＮが最終段バッファ５０Ａに入力されることで、当該最終段バッファ５０Ａからは、時刻ｔ３まで低電位Ｖｉｎｉ、時刻ｔ３から時刻ｔ１２の期間に亘って高電位Ｖｃｃｐ、時刻ｔ１２以降低電位Ｖｉｎｉの電源電位ＤＳＯＵＴが出力される。
【０１０９】
これに対して、スイッチ素子８０は、制御パルスＤＳＦに応答して、時刻ｔ１までの期間、時刻ｔ４から時刻ｔ８までの期間および時刻ｔ１１以降の期間でオフ状態になって最終段バッファ５０Ａの出力端（ドレイン共通接続ノードｎ１１）と電源供給線３２との間の電気的接続を遮断する。
【０１１０】
このスイッチ素子８０の作用により、電源供給線３２は、駆動トランジスタ２２の閾値電圧Ｖｔｈに相当する電圧を保持容量２４に保持した後、信号電圧Ｖｓｉｇの書き込み期間が終了するまでのｔ４−ｔ８の期間においてフローティング状態になる。その結果、信号電圧Ｖｓｉｇの書き込み時において、理想的な閾値補正動作を実現できる。
【０１１１】
なお、スイッチ素子８０をオン／オフ制御する制御パルスＤＳＦについては、電源供給走査回路５０を構成するシフトレジスタの後段に一般的に設けられるロジック回路において、シフトレジスタから出力されるシフトパルスを基準にして論理演算によって生成することができる。
【０１１２】
（実施例２）
図１２は、実施例２に係る制御手段の構成例を示す回路図であり、図中、図１０と同等部分には同一符号を付して示している。ここでは、電源供給走査回路５０のある画素行の最終段バッファ５０Ｂと電源供給線３２（３２−１〜３２−ｍ）を示している。
【０１１３】
最終段バッファ５０Ｂは、高電位Ｖｃｃｐの電源ラインにソース電極が接続されたＰチャネルＭＯＳトランジスタＰ１１と、低電位Ｖｉｎｉの電源ラインにソース電極が接続され、ＰチャネルＭＯＳトランジスタＰ１１とゲート電極が共通に接続されたＮチャネルＭＯＳトランジスタＮ１１と、ＰチャネルＭＯＳトランジスタＰ１１のドレイン電極にソース電極が接続されたＰチャネルＭＯＳトランジスタＰ１２と、ＰチャネルＭＯＳトランジスタＰ１２とドレイン電極が共通に接続され、ＮチャネルＭＯＳトランジスタＮ１１のドレイン電極にソース電極が接続されたＮチャネルＭＯＳトランジスタＮ１２とからなるクロックドインバータ構成となっている。
【０１１４】
最終段バッファ５０Ｂには、その前段から走査パルスＤＳＩＮが入力される。また、ＭＯＳトランジスタＮ１２，Ｐ１２の各ゲートには、互いに逆相の制御パルスＤＳＦ，ｘＤＳＦが印加される。
【０１１５】
最終段バッファ５０Ｂにおいて、ＭＯＳトランジスタＰ１２，Ｎ１２のドレイン共通接続ノードｎ１２は、当該最終段バッファ５０Ｂの出力端になるとともに、電源供給走査回路５０のある画素行の出力端になる。ドレイン共通接続ノードｎ１２には、電源供給線３２が接続されている。そして、ＭＯＳトランジスタＮ１２，Ｐ１２は、時刻ｔ４−ｔ８の期間で電源供給線３２をフローティング状態にする制御手段として機能する。
【０１１６】
次に、実施例２の回路動作について図１３のタイミングチャートを用いて説明する。図１１のタイミングチャートでは、走査線３１の電位ＷＳ、最終段バッファ５０Ａに入力される走査パルスＤＳＩＮ、制御パルスＤＳＦ，ｘＤＳＦおよび電源供給線３２の電位ＤＳのタイミング関係を示している。
【０１１７】
図１３のタイミングチャートに示すように、走査パルスＤＳＩＮは、時刻ｔ３まで“Ｈ”レベル、時刻ｔ３から時刻ｔ１２の期間に亘って“Ｌ”レベル、時刻ｔ１２以降で“Ｈ”レベルになる。
【０１１８】
一方、制御パルスＤＳＦは、時刻ｔ１から時刻ｔ４までの期間および時刻ｔ８から時刻ｔ１１までの期間で“Ｈ”レベル、それ以外の期間で“Ｌ”レベルになる。制御パルスＤＳＦは、時刻ｔ１から時刻ｔ４までの期間および時刻ｔ８から時刻ｔ１１までの期間で“Ｌ”レベル、それ以外の期間で“Ｈ”レベルになる。
【０１１９】
走査パルスＤＳＩＮが時刻ｔ３まで“Ｈ”レベルであることで、ＮチャネルＭＯＳトランジスタＮ１１が導通状態となり、低電位Ｖｉｎｉを出力する。しかし、時刻ｔ１までは制御パルスＤＳＦが“Ｌ”レベルにあることで、ＮチャネルＭＯＳトランジスタＮ１２が非導通状態になってＮチャネルＭＯＳトランジスタＮ１１と電源供給線３２との間の電気的接続を遮断する。
【０１２０】
このとき、ＰチャネルＭＯＳトランジスタＰ１１も非導通状態にある。したがって、時刻ｔ１までは電源供給線３２はフローティング状態になる。そして、時刻ｔ１で制御パルスＤＳＦが“Ｈ”レベルになることで、ＮチャネルＭＯＳトランジスタＮ１２が導通状態になるために、当該ＭＯＳトランジスタＮ１２を通してＮチャネルＭＯＳトランジスタＮ１１から電源供給線３２に低電位Ｖｉｎｉが供給される。
【０１２１】
時刻ｔ３から時刻ｔ１２までの期間では、走査パルスＤＳＩＮが“Ｌ”レベルになることで、ＰチャネルＭＯＳトランジスタＰ１１が導通状態になり、高電位Ｖｃｃｐを出力する。しかし、時刻ｔ４から時刻ｔ８までの期間では制御パルスｘＤＳＦが“Ｈ”レベルにあることで、ＰチャネルＭＯＳトランジスタＰ１２が非導通状態となってＰチャネルＭＯＳトランジスタＰ１１と電源供給線３２との間の電気的接続を遮断する。
【０１２２】
このとき、ＮチャネルＭＯＳトランジスタＮ１１も非導通状態にある。したがって、時刻ｔ４から時刻ｔ８までの期間では電源供給線３２はフローティング状態になる。それ以外の期間では、ＰチャネルＭＯＳトランジスタＰ１２が導通状態になるために、当該ＭＯＳトランジスタＰ１２を通してＰチャネルＭＯＳトランジスタＰ１１から電源供給線３２に高電位Ｖｃｃｐが供給される。
【０１２３】
このように、クロックドインバータ構成の最終段バッファ５０Ｂにおいて、ＭＯＳトランジスタＮ１２，Ｐ１２の作用により、電源供給線３２は、駆動トランジスタ２２の閾値電圧Ｖｔｈに相当する電圧を保持容量２４に保持した後、信号電圧Ｖｓｉｇの書き込み期間が終了するまでのｔ４−ｔ８の期間においてフローティング状態になる。その結果、信号電圧Ｖｓｉｇの書き込み時において、理想的な閾値補正動作を実現できる。
【０１２４】
なお、ＭＯＳトランジスタＮ１２，Ｐ１２の各ゲートにクロックパルスとして与えられる制御パルスＤＳＦ，ｘＤＳＦについては、電源供給走査回路５０を構成するシフトレジスタの後段に一般的に設けられるロジック回路において、シフトレジスタから出力されるシフトパルスを基準にして論理演算によって生成することができる。
【０１２５】
（実施例３）
図１４は、実施例３に係る制御手段の構成例を示す回路図である。ここでは、電源供給走査回路５０のある画素行の最終段バッファ５０Ｃと電源供給線３２（３２−１〜３２−ｍ）を示している。
【０１２６】
最終段バッファ５０Ｃは、高電位Ｖｃｃｐの電源ラインにソース電極が接続されたＰチャネルＭＯＳトランジスタＰ１３と、低電位Ｖｉｎｉの電源ラインにソース電極が接続され、ＰチャネルＭＯＳトランジスタＰ１３とドレイン電極が共通に接続されたＮチャネルＭＯＳトランジスタＮ１３とからなり、２相の走査パルスＤＳＰ，ＤＳＮをＭＯＳトランジスタＰ１３，Ｎ１３の各ゲート入力とする２相入力インバータ構成となっている。
【０１２７】
この最終段バッファ５０Ｃにおいて、ＭＯＳトランジスタＰ１３，Ｎ１３のドレイン共通接続ノードｎ１３は、当該最終段バッファ５０Ｃの出力端になるとともに、電源供給走査回路５０のある画素行の出力端になる。ドレイン共通接続ノードｎ１３には、電源供給線３２が接続されている。
【０１２８】
２相の走査パルスＤＳＰ，ＤＳＮは、図１５のタイミングチャートに示す位相関係となっている。すなわち、走査パルスＤＳＰは、時刻ｔ３まで、時刻ｔ４から時刻ｔ８までの期間および時刻１１以降で“Ｈ”レベル、時刻ｔ３から時刻ｔ４までの期間および時刻ｔ８から時刻ｔ１１までの期間で“Ｌ”レベルになる。走査パルスＤＳＮは、時刻ｔ１から時刻ｔ３までの期間で“Ｈ”レベル、それ以外の期間では“Ｌ”レベルになる。
【０１２９】
次に、実施例３の回路動作について図１５のタイミングチャートを用いて説明する。図１１のタイミングチャートでは、走査線３１の電位ＷＳ、最終段バッファ５０Ｃに入力される２相の走査パルスＤＳＰ，ＤＳＮおよび電源供給線３２の電位ＤＳのタイミング関係を示している。
【０１３０】
時刻ｔ１までは、走査パルスＤＳＰが“Ｈ”レベル、走査パルスＤＳＮが“Ｌ”レベルにあることで、ＰチャネルＭＯＳトランジスタＰ１３およびＮチャネルＭＯＳトランジスタＮ１３が共に非導通状態になるために、ドレイン共通接続ノードｎ１３、ここに接続された電源供給線３２がフローティング状態になる。
【０１３１】
時刻ｔ１から時刻ｔ３までの期間では、走査パルスＤＳＮが“Ｈ”レベルになることによってＮチャネルＭＯＳトランジスタＮ１３が導通状態になるために、低電位Ｖｉｎｉがドレイン共通接続ノードｎ１３を通して電源供給線３２に供給される。
【０１３２】
時刻ｔ３から時刻ｔ４までの期間では、走査パルスＤＳＰ，ＤＳＮが共に“Ｌ”レベルにあることで、ＮチャネルＭＯＳトランジスタＮ１３が非導通状態になり、ＰチャネルＭＯＳトランジスタＰ１３が導通状態になるために、高電位Ｖｃｃｐがドレイン共通接続ノードｎ１３を通して電源供給線３２に供給される。
【０１３３】
時刻ｔ４から時刻ｔ８までの期間では、走査パルスＤＳＰが“Ｈ”レベル、走査パルスＤＳＮが“Ｌ”レベルになることで、ＰチャネルＭＯＳトランジスタＰ１３およびＮチャネルＭＯＳトランジスタＮ１３が共に非導通状態になるために、電源供給線３２がフローティング状態になる。
【０１３４】
時刻ｔ８から時刻ｔ１１までの期間では、走査パルスＤＳＰ，ＤＳＮが共に“Ｌ”レベルにあることで、ＮチャネルＭＯＳトランジスタＮ１３が非導通状態になり、ＰチャネルＭＯＳトランジスタＰ１３が導通状態になるために、高電位Ｖｃｃｐがドレイン共通接続ノードｎ１３を通して電源供給線３２に供給される。
【０１３５】
時刻ｔ１１以降では、走査パルスＤＳＰが“Ｈ”レベル、走査パルスＤＳＮが“Ｌ”レベルになることで、ＰチャネルＭＯＳトランジスタＰ１３およびＮチャネルＭＯＳトランジスタＮ１３が共に非導通状態になるために、電源供給線３２がフローティング状態になる。
【０１３６】
上述した動作説明から明らかなように、最終段バッファ５０Ｃを構成するＭＯＳトランジスタＮ１３，Ｐ１３は、時刻ｔ４−ｔ８の期間で電源供給線３２をフローティング状態にする制御手段として機能する。
【０１３７】
そして、２相の走査パルスＤＳＰ，ＤＳＮは、電源供給線３２（３２−１〜３２−ｍ）の電位ＤＳを、電源供給走査回路５０の走査に同期して高電位Ｖｃｃｐと低電位Ｖｉｎｉに適宜切り替えるとともに、時刻ｔ４−ｔ８の期間で電源供給線３２をフローティング状態にする制御パルスとしても機能する。
【０１３８】
このように、２相入力インバータ構成の最終段バッファ５０Ｃにおいて、ＭＯＳトランジスタＮ１３，Ｐ１３の作用により、電源供給線３２は、駆動トランジスタ２２の閾値電圧Ｖｔｈに相当する電圧を保持容量２４に保持した後、信号電圧Ｖｓｉｇの書き込み期間が終了するまでのｔ４−ｔ８の期間においてフローティング状態になる。その結果、信号電圧Ｖｓｉｇの書き込み時において、理想的な閾値補正動作を実現できる。
【０１３９】
なお、２相の走査パルスＤＳＰ，ＤＳＮについては、電源供給走査回路５０を構成するシフトレジスタの後段に一般的に設けられるロジック回路において、シフトレジスタから出力されるシフトパルスを基準にして論理演算によって生成することができる。
【０１４０】
［適用例］
以上説明した本発明による表示装置は、一例として、図１６〜図２０に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【０１４１】
このように、本発明による表示装置を用いることにより、当該表示装置は、電気光学素子の発光期間／非発光期間を制御するトランジスタとして駆動トランジスタを兼用し、当該駆動トランジスタに供給する電源電位を高電位と低電位で切り替えることによって発光期間／非発光期間の制御を行なう構成を採る場合において、所望の閾値補正を確実に行うことができる、換言すれば、理想通りの閾値補正を行うことができるために、良質な画像表示を行うことができる利点がある。以下に、本発明が適用される電子機器の一例について説明する。
【０１４２】
なお、本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部３０に透明なガラス等の対向部に貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。
【０１４３】
図１６は、本発明が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明による表示装置を用いることにより作成される。
【０１４４】
図１７は、本発明が適用されるデジタルカメラを示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明に係る表示装置を用いることにより作製される。
【０１４５】
図１８は、本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明による表示装置を用いることにより作製される。
【０１４６】
図１９は、本発明が適用されるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明による表示装置を用いることにより作製される。
【０１４７】
図２０は、本発明が適用される携帯端末装置、例えば携帯電話機を示す斜視図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５として本発明による表示装置を用いることにより作製される。
【図面の簡単な説明】
【０１４８】
【図１】本発明の一実施形態に係る有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【図２】画素（画素回路）の具体的な構成例を示す回路図である。
【図３】画素の断面構造の一例を示す断面図である。
【図４】本発明の一実施形態に係る有機ＥＬ表示装置の回路動作の説明に供するタイミングチャートである。
【図５】本発明の一実施形態に係る有機ＥＬ表示装置の回路動作の説明図（その１）である。
【図６】本発明の一実施形態に係る有機ＥＬ表示装置の回路動作の説明図（その２）である。
【図７】駆動トランジスタの閾値電圧Ｖｔｈのばらつきに起因する課題の説明に供する特性図である。
【図８】駆動トランジスタの移動度μのばらつきに起因する課題の説明に供する特性図である。
【図９】閾値補正、移動度補正の有無による映像信号の信号電圧Ｖｓｉｇと駆動トランジスタのドレイン・ソース間電流Ｉｄｓとの関係の説明に供する特性図である。
【図１０】実施例１に係る制御手段の構成例を示す回路図である。
【図１１】実施例１に係る制御手段の動作説明に供するタイミングチャートである。
【図１２】実施例２に係る制御手段の構成例を示す回路図である。
【図１３】実施例２に係る制御手段の動作説明に供するタイミングチャートである。
【図１４】実施例３に係る制御手段の構成例を示す回路図である。
【図１５】実施例３に係る制御手段の動作説明に供するタイミングチャートである。
【図１６】本発明が適用されるテレビを示す斜視図である。
【図１７】本発明が適用されるデジタルカメラを示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。
【図１８】本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。
【図１９】本発明が適用されるビデオカメラを示す斜視図である。
【図２０】本発明が適用される携帯電話機を示す斜視図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【符号の説明】
【０１４９】
１０…有機ＥＬ表示装置、２０…画素（画素回路）、２１…有機ＥＬ素子、２２…駆動トランジスタ、２３…書き込みトランジスタ、２４…保持容量、２５…補助容量、３０…画素アレイ部、３１（３１−１〜３１−ｍ）…走査線、３２（３２−１〜３２−ｍ）…電源供給線、３３（３３−１〜３３−ｎ）…信号線、３４…共通電源供給線、４０…書き込み走査回路、５０…電源供給走査回路、６０…水平駆動回路、７０…表示パネル、８０…スイッチ素子
【図１】
2008233122.tif 000003
【図２】
2008233122.tif 000004
【図３】
2008233122.tif 000005
【図４】
2008233122.tif 000006
【図５】
2008233122.tif 000007
【図６】
2008233122.tif 000008
【図７】
2008233122.tif 000009
【図８】
2008233122.tif 000010
【図９】
2008233122.tif 000011
【図１０】
2008233122.tif 000012
【図１１】
2008233122.tif 000013
【図１２】
2008233122.tif 000014
【図１３】
2008233122.tif 000015
【図１４】
2008233122.tif 000016
【図１５】
2008233122.tif 000017
【図１６】
2008233122.tif 000018
【図１７】
2008233122.tif 000019
【図１８】
2008233122.tif 000020
【図１９】
2008233122.tif 000021
【図２０】
2008233122.tif 000022