(57)【要約】【課題】薄膜トランジスタ、特にフレキシブル薄膜トランジスタにおいて、ゲート絶縁層と基板の密着性が強く、基板からゲート絶縁層が剥離しない信頼性の高い薄膜トランジスタを提供する。【解決手段】絶縁基板上に少なくとも、ゲート電極、ゲート絶縁層、酸化物を含む半導体層が順次積層され、前記半導体層上にソース電極とドレイン電極が設けられた薄膜トランジスタであって、前記ゲート絶縁層が前記絶縁基板に接する下部層と前記下部層上に設けられた少なくとも一層以上の上部層からなり、且つ前記下部層はＩｎ、Ｚｎ、Ｇａのいずれか1種の元素を含む酸化物であることを特徴とする。【選択図】図１
2008270723.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上に少なくとも、ゲート電極、ゲート絶縁層、酸化物を含む半導体層が順次積層され、前記半導体層上にソース電極とドレイン電極が設けられた薄膜トランジスタであって、前記ゲート絶縁層が前記絶縁基板に接する下部層と前記下部層上に設けられた少なくとも一層以上の上部層からなり、且つ前記下部層はＩｎ、Ｚｎ、Ｇａのいずれか1種の元素を含む酸化物であることを特徴とする薄膜トランジスタ。
【請求項２】
絶縁基板上に少なくとも、ゲート電極、ゲート絶縁層が順次積層され、前記ゲート絶縁層上にソース電極とドレイン電極が設けられ、少なくとも前記ソース電極と前記ドレイン電極との間の前記ゲート絶縁層上に酸化物を含む半導体層が設けられた薄膜トランジスタであって、前記ゲート絶縁層が前記絶縁基板に接する下部層と前記下部層上に設けられた少なくとも一層以上の上部層からなり、且つ前記下部層はＩｎ、Ｚｎ、Ｇａのいずれか1種の元素を含む酸化物であることを特徴とする薄膜トランジスタ。
【請求項３】
前記上部層の少なくとも一層が、酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタンのいずれか１種の化合物を含むことを特徴とする請求項１または２に記載の薄膜トランジスタ。
【請求項４】
前記上部層の少なくとも一層が、ポリアクリレート、ポリビニルアルコール、ポリスチレン、ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコールのいずれか１種の化合物を含むことを特徴とする請求項１または２に記載の薄膜トランジスタ。
【請求項５】
前記下部層の膜厚が、ゲート絶縁層全体の膜厚の２／３以下であることを特徴とする請求項１乃至４のいずれかに記載の薄膜トランジスタ。
【請求項６】
前記下部層の膜厚が、２ｎｍ以上２００ｎｍ以下であることを特徴とする請求項１乃至４のいずれかに記載の薄膜トランジスタ。
【請求項７】
前記下部層の抵抗率が１０１０Ω・ｃｍ以上であることを特徴とする請求項１乃至６のいずれかに記載の薄膜トランジスタ。
【請求項８】
前記絶縁基板が可撓性基板であることを特徴とする請求項１乃至７のいずれかに記載の薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種画像表示装置の駆動素子や各種論理回路の論理素子等に用いることができる薄膜トランジスタに関する。
【背景技術】
【０００２】
現在、一般的な平面薄型画像表示装置（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ；ＦＰＤ)は、半導体に非晶質シリコンや多結晶シリコンを用いた電界効果型薄膜トランジスタにより駆動するアクティブマトリックスタイプのものが主流となっている。
【０００３】
一方、ＦＰＤのさらなる薄型化及び軽量化、耐衝撃性や可撓性の向上を目的に、ガラス基板の代わりにプラスチック基板を用いる試みが近年なされている。
【０００４】
しかしながら、上述のシリコンを半導体に用いた薄膜トランジスタの製造は、高温の熱工程を要し、耐熱性の低いプラスチック基板に適用するのは困難である。
【０００５】
そこで、低温形成が可能な酸化物を半導体に用いた電界効果型薄膜トランジスタの開発が活発に行われてきている（特許文献１）。
【０００６】
そして、上述の酸化物半導体を用いた電界効果型薄膜トランジスタのゲート絶縁層としては、例えば酸化シリコン、窒化シリコン、酸化アルミニウム、酸化イットリウム等の無機材料が用いられている。
【０００７】
しかしながら、このようなゲート絶縁層は、基板との密着性が低いため、基板からゲート絶縁層が剥がれやすく、トランジスタ特性が良好な薄膜トランジスタが得られないという問題があった。
【０００８】
【特許文献１】特開２００６−１６５５３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
そこで本発明では、上記のような問題を解決するため、基板とゲート絶縁層の密着性が高く、トランジスタ特性が良好な薄膜トランジスタを提供することを課題とする。
【課題を解決するための手段】
【００１０】
本発明は上記目的を達成するためになされたものであり、請求項１に記載の発明は、絶縁基板上に少なくとも、ゲート電極、ゲート絶縁層、酸化物を含む半導体層が順次積層され、前記半導体層上にソース電極とドレイン電極が設けられた薄膜トランジスタであって、前記ゲート絶縁層が前記絶縁基板に接する下部層と前記下部層上に設けられた少なくとも一層以上の上部層からなり、且つ前記下部層はＩｎ、Ｚｎ、Ｇａのいずれか1種の元素を含む酸化物であることを特徴とする薄膜トランジスタである。
【００１１】
ゲート絶縁層の絶縁基板に接する下部層が、Ｉｎ、Ｚｎ、Ｇａのいずれか1種の元素を含む酸化物であることにより、絶縁基板とゲート絶縁層の密着性が向上する。
【００１２】
請求項２に記載の発明は、絶縁基板上に少なくとも、ゲート電極、ゲート絶縁層が順次積層され、前記ゲート絶縁層上にソース電極とドレイン電極が設けられ、少なくとも前記ソース電極と前記ドレイン電極との間の前記ゲート絶縁層上に酸化物を含む半導体層が設けられた薄膜トランジスタであって、前記ゲート絶縁層が前記絶縁基板に接する下部層と前記下部層上に設けられた少なくとも一層以上の上部層からなり、且つ前記下部層はＩｎ、Ｚｎ、Ｇａのいずれか1種の元素を含む酸化物であることを特徴とする薄膜トランジスタである。
【００１３】
ゲート絶縁層の絶縁基板に接する下部層が、Ｉｎ、Ｚｎ、Ｇａのいずれか1種の元素を含む酸化物であることにより、絶縁基板とゲート絶縁層の密着性が向上する。
【００１４】
請求項３に記載の発明は、前記上部層の少なくとも一層が、酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタンのいずれか１種の化合物を含むことを特徴とする請求項１または２に記載の薄膜トランジスタである。
【００１５】
上部層の少なくとも一層が、酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタンのいずれか１種の化合物を含むことで、十分な絶縁性を呈し、ゲートリーク電流が抑制される。
【００１６】
請求項４に記載の発明は、前記上部層の少なくとも一層が、ポリアクリレート、ポリビニルアルコール、ポリスチレン、ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコールのいずれか１種の化合物を含むことを特徴とする請求項１または２に記載の薄膜トランジスタである。
【００１７】
上部層の少なくとも一層が、ポリアクリレート、ポリビニルアルコール、ポリスチレン、ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコールのいずれか１種の化合物を含むことで、十分な絶縁性を呈し、ゲートリーク電流が抑制される。
【００１８】
請求項５に記載の発明は、前記下部層の膜厚が、ゲート絶縁層全体の膜厚の２／３以下であることを特徴とする請求項１乃至４のいずれかに記載の薄膜トランジスタである。
【００１９】
ゲート絶縁層の下部層の膜厚が、ゲート絶縁層全体の膜厚の２／３以下であることでゲート絶縁層全体として十分な絶縁性を呈し、ゲートリーク電流が抑制される。また、下部層に用いる材料は上部層に用いる材料と比較して高価であるため、膜厚を２／３以下に抑えることで生産時のコストダウンにつながる。
【００２０】
請求項６に記載の発明は、前記下部層の膜厚が、２ｎｍ以上２００ｎｍ以下であることを特徴とする請求項１乃至４のいずれかに記載の薄膜トランジスタである。
【００２１】
ゲート絶縁層の下部層の膜厚が２ｎｍ以上であることを特徴とすることで、膜が島状に形成されることを防止し、基板全体を完全に被覆した膜とすることができる。またゲート絶縁層の下部層の膜厚が２００ｎｍ以下であることを特徴とすることで、膜厚の増大に伴う膜の応力の増大による、剥がれが防止された膜を形成することができる。
【００２２】
請求項７に記載の発明は、前記下部層の抵抗率が１０１０Ω・ｃｍ以上であることを特徴とする請求項１乃至６のいずれかに記載の薄膜トランジスタである。
【００２３】
ゲート絶縁層の下部層の抵抗率が１０１０Ω・ｃｍ以上であることでゲート絶縁層全体として十分な絶縁性を呈し，ゲートリーク電流が抑制される。
【００２４】
請求項８に記載の発明は、前記絶縁基板が可撓性基板であることを特徴とする請求項１乃至７のいずれかに記載の薄膜トランジスタである。
【００２５】
絶縁基板が可撓性基板であることで、薄型、軽量、フレキシブルな薄膜トランジスタが提供される。
【発明の効果】
【００２６】
本発明によれば、ゲート絶縁層の絶縁基板に接する下部層がＩｎ、Ｚｎ、Ｇａのいずれか1種の元素を含む酸化物であることにより、基板へのゲート絶縁層の密着性が向上し、移動度やＯＮ／ＯＦＦ比が大きく、ゲートリーク電流が小さい、良好なトランジスタ特性を有する薄膜トランジスタを提供することができた。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施の形態を、図面を用いて詳細に説明するが本発明はこれらに限定されるものではない。
【００２８】
図１に本発明の薄膜トランジスタの一例を示す。絶縁基板１０上に、ゲート電極１１、ゲート絶縁層１２、半導体層１３、ソース電極１４、ドレイン電極１５が形成されている。そしてゲート絶縁層１２が下部ゲート絶縁層１２ａと上部ゲート絶縁層１２ｂからなり、絶縁基板に接する下部ゲート絶縁層１２ａがＩｎ、Ｚｎ、Ｇａのいずれか1種の元素を含む酸化物であることを特徴とする。
【００２９】
図２に本発明の薄膜トランジスタの他の例を示す。絶縁基板１０上に、ゲート電極１１、ゲート絶縁層１２、ソース電極１４、ドレイン電極１５、ソース電極１４とドレイン電極１５間に半導体層１３が形成されている。そしてゲート絶縁層１２が下部ゲート絶縁層１２ａと上部ゲート絶縁層１２ｂからなり、絶縁基板に接する下部ゲート絶縁層１２ａがＩｎ、Ｚｎ、Ｇａのいずれか1種の元素を含む酸化物であることを特徴とする。
【００３０】
絶縁基板１０には、例えばガラスやプラスチック基板を用いることができる。プラスチック基板としては、例えば、ポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフェン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン-テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、透明性ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂等を使用することができる。これらの基板は単独で使用することもでき、二種以上を積層した複合基板を使用することもできる。
【００３１】
プラスチック基板等の可撓性基板であれば、薄型、軽量、フレキシブルな薄膜トランジスタを得ることができ好ましい。また、製造工程に乾燥工程等の熱処理を含む場合には、熱安定性の高い石英などのガラス基板の他、プラスチック基板ではＰＥＳやＰＥＮが好ましい。
【００３２】
また絶縁基板がプラスチック基板である場合は、素子の耐久性を上げるためにガスバリア層を形成することも好ましい。ガスバリア層としてはＡｌ２Ｏ３、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、ＳｉＣ、ダイヤモンドライクカーボン（ＤＬＣ）などが挙げられるがこれらに限定されるものではない。またこれらのガスバリア層は二層以上積層して使用することもできる。またガスバリア層はプラスチック基板の片面だけに付与してもよいし、両面に付与しても構わない。ガスバリア層は蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ホットワイヤーＣＶＤ法、ゾルゲル法などで形成されるが、これらに限定されるものではない。またガラスやプラスチック基板上にカラーフィルタが形成された基材を使用することもできる。
【００３３】
本発明のゲート電極１１、ソース電極１４及びドレイン電極１５には、酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化カドミウム（ＣｄＯ）、酸化インジウムカドミウム（ＣｄＩｎ２Ｏ４）、酸化カドミウムスズ（Ｃｄ２ＳｎＯ４）、酸化亜鉛スズ（Ｚｎ２ＳｎＯ４）、酸化インジウム亜鉛（Ｉｎ−Ｚｎ−Ｏ）等の酸化物材料が好適に用いられる。またこの酸化物材料に不純物をドープすることも導電率を上げるために好ましい。例えば、酸化インジウムにスズやモリブデン、チタンをドープしたもの、酸化スズにアンチモンやフッ素をドープしたもの、酸化亜鉛にインジウム、アルミニウム、ガリウムをドープしたものなどである。この中では特に酸化インジウムにスズをドープした酸化インジウムスズ（通称ＩＴＯ)が低い抵抗率のために特に好適に用いられる。またＡｕ、Ａｇ、Ｃｕ、Ｃｒ、Ａｌ、Ｍｇ、Ｌｉなどの低抵抗金属材料も好適に用いられる。また導電性酸化物材料と低抵抗金属材料を複数積層したものも使用できる。この場合、金属材料の酸化や経時劣化を防ぐために導電性酸化物薄膜／金属薄膜／導電性酸化物薄膜の順に積層した３層構造が特に好適に用いられる。またＰＥＤＯＴ (ポリエチレンジオキシチオフェン)等の有機導電性材料も好適に用いることができる。ゲート電極、ソース電極及びドレイン電極は全て同じ材料であっても構わないし、また全て違う材料であっても構わない。しかし、工程数を減らすためにソース電極とドレイン電極は同一の材料であることがより望ましい。これらの電極は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、光ＣＶＤ法、ホットワイヤーＣＶＤ法、またはスクリーン印刷、凸版印刷、インクジェット法等で形成することができるが、これらに限定されるものではない。
【００３４】
ゲート絶縁層１２は下部ゲート絶縁層１２ａと上部ゲート絶縁層１２ｂで構成される。ゲート絶縁層１２の厚さは５０ｎｍ〜２μｍとすることが好ましい。本発明の絶縁基板１０と接する下部ゲート絶縁層１２ａに用いる材料は、Ｉｎ、Ｚｎ、Ｇａのいずれか1種の元素を含む酸化物である。例えば、酸化インジウムガリウム亜鉛（ＩｎＧａＺｎＯ４）、酸化亜鉛（ＺｎＯ）、酸化ガリウム（Ｇａ２Ｏ３）、酸化ガリウム亜鉛（ＺｎＧａ２Ｏ４）等が挙げられるがこれらに限定されるものではない。これらの材料の構造は単結晶、多結晶、微結晶、結晶／アモルファスの混晶、ナノ結晶散在アモルファス、アモルファスのいずれであってもよい。上記、下部ゲート絶縁層１２ａの抵抗値は１０１０Ω・ｃｍ以上が好ましく、より好ましくは１０１２Ω・ｃｍ以上である。抵抗値が１０１０Ω・ｃｍより小さいと、ゲート絶縁層全体として十分な絶縁性を呈することができず、ゲートリーク電流が増大し、良好な素子特性を得ることができない場合がある。
【００３５】
上述の酸化物材料は酸素欠損が生じやすいため、導電性材料や半導体材料として用いられることもあるが、成膜条件を制御し、膜の組成を化学両論比に近づけることで抵抗値を１０１０Ω・ｃｍ以上とすることができる。
【００３６】
また下部ゲート絶縁層１２ａの膜厚が、ゲート絶縁層全体の膜厚の２／３以下であることが良好な素子特性を得るために望ましい。下部ゲート絶縁層１２ａの膜厚が、ゲート絶縁層全体の膜厚の２／３より大きいと、ゲート絶縁層全体として十分な絶縁性を呈することができず、ゲートリーク電流が増大し、良好な素子特性を得ることができない場合がある。
【００３７】
また下部ゲート絶縁層１２ａの膜厚は、２ｎｍ以上２００ｎｍ以下が好ましい。２ｎｍより薄いと基板全体を完全に被覆することができない場合が生じやすく、２００ｎｍより厚いと膜の応力が大きくなり剥離が生じやすい。
【００３８】
下部ゲート絶縁層１２ａはスパッタ法、パルスレーザー堆積法、真空蒸着法、ＣＶＤ法、ゾルゲル法などの方法を用いて形成されるが、好ましくはスパッタ法、パルスレーザー堆積法、真空蒸着法、ＣＶＤ法である。スパッタ法ではＲＦマグネトロンスパッタ法、ＤＣスパッタ法、真空蒸着では加熱蒸着、電子ビーム蒸着、イオンプレーティング法、ＣＶＤ法ではホットワイヤーＣＶＤ法、プラズマＣＶＤ法などが挙げられるがこれらに限定されるものではない。
【００３９】
本発明で用いられる薄膜トランジスタの上部ゲート絶縁層１２ｂは単層とすることもでき、複数の層を積層することもできる。上部ゲート絶縁層１２ｂの材料はゲートリーク電流を抑制するための十分な絶縁性を有していれば特に制限はないが、抵抗率が１０１１Ω・ｃｍ以上の材料が好ましく、さらには１０１４Ω・ｃｍ以上であることが好ましい。
【００４０】
例えば無機材料としては、酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等を挙げることができ、これらの材料を用いることでゲートリーク電流を抑制するために十分な絶縁性を得ることができる。
【００４１】
また有機材料としては、ＰＭＭＡ （ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＳ（ポリスチレン）、透明性ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコール等が挙げられ、これらの材料を用いることで、ゲートリーク電流を抑制するために十分な絶縁性を得ることができる。
【００４２】
上部ゲート絶縁層１２ｂは真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ、光ＣＶＤ法、ホットワイヤーＣＶＤ法、スピンコート、ディップコート、スクリーン印刷などの方法を用いて形成される。これらの上部ゲート絶縁層１２ｂは膜の成長方向に向けて組成を傾斜したものもまた好適に用いることができる。
【００４３】
本発明で用いられる薄膜トランジスタの半導体層１３としては、例えば、亜鉛、インジウム、スズ、タングステン、マグネシウム、ガリウムのうち一種類以上の元素を含む酸化物が挙げられる。酸化亜鉛、酸化インジウム、酸化インジウム亜鉛、酸化スズ、酸化タングステン、酸化亜鉛ガリウムインジウム（Ｉｎ―Ｇａ―Ｚｎ―Ｏ）等公知の材料が挙げられるがこれらに限定されるものではない。これらの材料の構造は単結晶、多結晶、微結晶、結晶／アモルファスの混晶、ナノ結晶散在アモルファス、アモルファスのいずれであってもかまわない。半導体層の膜厚は少なくとも１０ｎｍ以上が望ましい。１０ｎｍより小さいと膜が島状に形成され、膜中に半導体が形成されていない部分が生じやすい。
【００４４】
酸化物半導体層はスパッタ法、パルスレーザー堆積法、真空蒸着法、ＣＶＤ法、ゾルゲル法などの方法を用いて形成されるが、好ましくはスパッタ法、パルスレーザー堆積法、真空蒸着法、ＣＶＤ法である。スパッタ法ではＲＦマグネトロンスパッタ法、ＤＣスパッタ法、真空蒸着では加熱蒸着、電子ビーム蒸着、イオンプレーティング法、ＣＶＤ法ではホットワイヤーＣＶＤ法、プラズマＣＶＤ法などが挙げられるがこれらに限定されるものではない。
【００４５】
酸化物は、その構成金属元素の比は同じでも全体に対する酸素の比を変えることで、異なる電気特性（抵抗値）を持つ薄膜を形成することが可能である。例えばスパッタ法を用いる場合、同じターゲットを用いても、成膜時の酸素分圧を変えることで電気特性の異なる膜を形成することができる。よって半導体層に酸化物を用いる場合には、電気特性の異なる下部ゲート絶縁層１２ａと半導体層１３を、同じ材料を用いて形成することが可能であり、生産時のコストダウンにつながるため、このような方法を用いることが望ましい。
【実施例】
【００４６】
（実施例１）
絶縁基板１０としてＰＥＮ基材（帝人デュポン社製Ｑ６５ 厚さ１２５μｍ）上に、ＤＣマグネトロンスパッタ装置を用いてＩＴＯを１００ｎｍ成膜し、フォトリソグラフィー法を用いてゲート電極１１を形成した。次にＲＦマグネトロンスパッタ法を用いてＩｎ―Ｇａ―Ｚｎ―Ｏ系酸化物からなる絶縁基板１０と接する下部ゲート絶縁層１２ａ（膜厚１００ｎｍ）、ＳｉＯＮからなる上部ゲート絶縁層１２ｂ（膜厚２００ｎｍ）、Ｉｎ―Ｇａ―Ｚｎ―Ｏ系酸化物からなる半導体層１３（膜厚４０ｎｍ）を連続成膜した。下部ゲート絶縁層１２ａの抵抗値は３．２×１０１４Ω・ｃｍであった。表１にスパッタ法による成膜条件を示す。さらにＥＢ（ＥｌｅｃｔｒｏｎＢｅａｍ）マスク蒸着によりＡｌソース電極１４とドレイン電極１５を膜厚１５０ｎｍとして形成し、薄膜トランジスタ素子１を得た（図１）。ここでソース／ドレイン電極間のチャネル長は０．２ｍｍであり、チャネル幅は２ｍｍであった。また、膜厚は触針式膜厚計（ＵＬＶＡＣ製  Ｄｅｋｔａｋ６Ｍ）で測定した。
【００４７】
【表１】
2008270723.tif 000003
【００４８】
作製した薄膜トランジスタ素子１の下部ゲート絶縁層１２ａと絶縁基板１０の間の密着性をクロスカット法で評価した結果、剥離は観察されず、良好な密着性を示した。
【００４９】
ＪＩＳ−Ｋ−５６００（１９９９）５−６付着性（クロスカット法）試験に準じて、ゲート絶縁層１２と絶縁基板１０の間の密着性を評価した結果、分類０（カットの縁が完全に滑らかで、どの格子の目にもはがれがない）にあてはまる良好な密着性を示した。なおクロスカットは隙間１ｍｍカッターガイドを用いて行った。
【００５０】
また、半導体パラメータアナライザ（Ｋｅｉｔｈｌａｙ製  ＳＣＳ４２００）を用いて測定した薄膜トランジスタ素子１のトランジスタ特性は、移動度７ｃｍ２／Ｖｓ、ソース／ドレイン電極間に１０Ｖの電圧が印加されたときのＯＮ／ＯＦＦ比は６桁、ゲート電圧２０Ｖ時のゲートリーク電流は４．２×１０−１１Ａであり、良好なトランジスタ特性を示すとともに、十分にゲートリーク電流が抑制されていた（表５）。
【００５１】
（実施例２）
図１において下部ゲート絶縁層１２ａ（膜厚１５０ｎｍ）、上部ゲート絶縁層１２ｂ（膜厚１５０ｎｍ）の膜厚以外は実施例１と同様に作製し、薄膜トランジスタ素子２を得た。下部ゲート絶縁層１２ａの抵抗値は２．８×１０１４Ω・ｃｍであった。
【００５２】
実施例１と同様に密着性を評価した結果、作製した薄膜トランジスタ素子２の下部ゲート絶縁層１２ａと絶縁基板１０の間に剥離は観察されず、良好な密着性を示した。
【００５３】
実施例１と同様に、ＪＩＳ−Ｋ−５６００（１９９９）５−６付着性（クロスカット法）試験に準じて、ゲート絶縁層１２と絶縁基板１０の間の密着性を評価した結果、分類０にあてはまる良好な密着性を示した。
【００５４】
また同様の半導体パラメータアナライザを用いて測定した薄膜トランジスタ素子２のトランジスタ特性は、移動度５ｃｍ２／Ｖｓ、ソース／ドレイン電極間に１０Ｖの電圧が印加されたときのＯＮ／ＯＦＦ比は６桁、ゲート電圧２０Ｖ時のゲートリーク電流は１．１×１０−１１Ａであり、良好なトランジスタ特性を示すとともに、十分にゲートリーク電流が抑制されていた（表５）。
【００５５】
（実施例３）
図１において下部ゲート絶縁層１２ａ（膜厚２００ｎｍ）、上部ゲート絶縁層１２ｂ（膜厚１００ｎｍ）の膜厚以外は実施例１と同様に作製し、薄膜トランジスタ素子３を得た。下部ゲート絶縁層１２ａの抵抗値は３．２×１０１４Ω・ｃｍであった。
【００５６】
実施例１と同様に密着性を評価した結果、作製した薄膜トランジスタ素子３の下部ゲート絶縁層１２ａと絶縁基板１０の間に剥離は観察されず、良好な密着性を示した。
【００５７】
実施例１と同様に、ＪＩＳ−Ｋ−５６００（１９９９）５−６付着性（クロスカット法）試験に準じて、ゲート絶縁層１２と絶縁基板１０の間の密着性を評価した結果、分類０にあてはまる良好な密着性を示した。
【００５８】
また同様の半導体パラメータアナライザを用いて測定した薄膜トランジスタ素子３のトランジスタ特性は、移動度６ｃｍ２／Ｖｓ、ソース／ドレイン電極間に１０Ｖの電圧が印加されたときのＯＮ／ＯＦＦ比は５桁、ゲート電圧２０Ｖ時のゲートリーク電流は５．５×１０−１０Ａであり、良好なトランジスタ特性を示すとともに、十分にゲートリーク電流が抑制されていた（表５）。
【００５９】
（実施例４）
図１において下部ゲート絶縁層１２ａ（膜厚２２５ｎｍ）、上部ゲート絶縁層１２ｂ（膜厚７５ｎｍ）の膜厚以外は実施例１と同様に作製し、薄膜トランジスタ素子４を得た。下部ゲート絶縁層１２ａの抵抗値は３．２×１０１４Ω・ｃｍであった。
【００６０】
実施例１と同様に密着性を評価した結果、作製した薄膜トランジスタ素子４の下部ゲート絶縁層１２ａと絶縁基板１０の間に剥離は観察されず、良好な密着性を示した。
【００６１】
実施例１と同様に、ＪＩＳ−Ｋ−５６００（１９９９）５−６付着性（クロスカット法）試験に準じて、ゲート絶縁層１２と絶縁基板１０の間の密着性を評価した結果、分類０にあてはまる良好な密着性を示した。
【００６２】
また同様の半導体パラメータアナライザを用いて測定した薄膜トランジスタ素子４のトランジスタ特性は、移動度４ｃｍ２／Ｖｓ、ソース／ドレイン電極間に１０Ｖの電圧が印加されたときのＯＮ／ＯＦＦ比は３桁、ゲート電圧２０Ｖ時のゲートリーク電流は８．１×１０−７Ａであり、実施例１〜３の素子と比較して若干ＯＮ／ＯＦＦ比の減少、ゲートリーク電流の増加が認められたが、素子特性としての大きな影響は認められなかった（表５）。
【００６３】
（実施例５）
図１において下部ゲート絶縁層１２ａ（膜厚２４０ｎｍ）、上部ゲート絶縁層１２ｂ（膜厚６０ｎｍ）の膜厚以外は実施例１と同様に作製し、薄膜トランジスタ素子５を得た。下部ゲート絶縁層１２ａの抵抗値は４．０×１０１４Ω・ｃｍであった。
【００６４】
実施例１と同様に密着性を評価した結果、作製した薄膜トランジスタ素子５の下部ゲート絶縁層１２ａと絶縁基板１０の間に剥離は観察されず、良好な密着性を示した。
【００６５】
実施例１と同様に、ＪＩＳ−Ｋ−５６００（１９９９）５−６付着性（クロスカット法）試験に準じて、ゲート絶縁層１２と絶縁基板１０の間の密着性を評価した結果、分類０にあてはまる良好な密着性を示した。
【００６６】
また同様の半導体パラメータアナライザを用いて測定した薄膜トランジスタ素子５のトランジスタ特性は、移動度５ｃｍ２／Ｖｓ、ソース／ドレイン電極間に１０Ｖの電圧が印加されたときのＯＮ／ＯＦＦ比は２桁、ゲート電圧２０Ｖ時のゲートリーク電流は４．０×１０−５Ａであり、実施例１〜３の素子と比較して若干ＯＮ／ＯＦＦ比の減少、ゲートリーク電流の増加が認められたが、素子特性としての大きな影響は認められなかった（表５）。
【００６７】
（実施例６）
図１において下部ゲート絶縁層１２ａ（膜厚２００ｎｍ）、上部ゲート絶縁層１２ｂ（膜厚１００ｎｍ）の膜厚および上部ゲート絶縁層１２ｂの成膜条件以外は実施例１と同様に作製し、薄膜トランジスタ素子６を得た。表２にスパッタ法による成膜条件を示す。下部ゲート絶縁層１２ａの抵抗値は２．２×１０１０Ω・ｃｍであった。
【００６８】
【表２】
2008270723.tif 000004
【００６９】
実施例１と同様に密着性を評価した結果、作製した薄膜トランジスタ素子６の下部ゲート絶縁層１２ａと絶縁基板１０の間に剥離は観察されず、良好な密着性を示した。
【００７０】
実施例１と同様に、ＪＩＳ−Ｋ−５６００（１９９９）５−６付着性（クロスカット法）試験に準じて、ゲート絶縁層１２と絶縁基板１０の間の密着性を評価した結果、分類０にあてはまる良好な密着性を示した。
【００７１】
また同様の半導体パラメータアナライザを用いて測定した薄膜トランジスタ素子６のトランジスタ特性は、移動度５ｃｍ２／Ｖｓ、ソース／ドレイン電極間に１０Ｖの電圧が印加されたときのＯＮ／ＯＦＦ比は４桁、ゲート電圧２０Ｖ時のゲートリーク電流は１．５×１０−９Ａであった（表５）。
【００７２】
（実施例７）
図１において下部ゲート絶縁層１２ａ（膜厚２００ｎｍ）、上部ゲート絶縁層１２ｂ（膜厚１００ｎｍ）の膜厚および上部ゲート絶縁層１２ｂの成膜条件以外は実施例１と同様に作製し、薄膜トランジスタ素子７を得た。表３にスパッタ法による成膜条件を示す。
下部ゲート絶縁層１２ａの抵抗値は２．２×１０９Ω・ｃｍであった。
【００７３】
【表３】
2008270723.tif 000005
【００７４】
実施例１と同様に密着性を評価した結果、作製した薄膜トランジスタ素子７の下部ゲート絶縁層１２ａと絶縁基板１０の間に剥離は観察されず、良好な密着性を示した。
【００７５】
実施例１と同様に、ＪＩＳ−Ｋ−５６００（１９９９）５−６付着性（クロスカット法）試験に準じて、ゲート絶縁層１２と絶縁基板１０の間の密着性を評価した結果、分類０にあてはまる良好な密着性を示した。
【００７６】
また同様の半導体パラメータアナライザを用いて測定した薄膜トランジスタ素子７のトランジスタ特性は、移動度３ｃｍ２／Ｖｓ、ソース／ドレイン電極間に１０Ｖの電圧が印加されたときのＯＮ／ＯＦＦ比は２桁、ゲート電圧２０Ｖ時のゲートリーク電流は１．２×１０−６Ａであり、実施例３や実施例６の素子と比較して若干の移動度の減少、ＯＮ／ＯＦＦ比の減少、ゲートリーク電流の増加がみられたが、素子特性としての大きな影響は認められなかった（表５）。
【００７７】
（比較例１）
図１においてゲート絶縁層１２としてＳｉＯＮ（膜厚３００ｎｍ）を単層で形成した以外は、実施例１と同様に作製し、薄膜トランジスタ素子８を得た（図３）。表４にスパッタ法による成膜条件を示す。ゲート絶縁層１２の抵抗値は３．６×１０１４Ω・ｃｍであった。
【００７８】
【表４】
2008270723.tif 000006
【００７９】
実施例１と同様に密着性を評価した結果、作製した薄膜トランジスタ素子８のゲート絶縁層１２と絶縁基板１０の間の一部に剥離が観察され、密着不良であることが確認された。
【００８０】
目視で一部に剥離が観察された。また実施例１と同様に、ＪＩＳ−Ｋ−５６００（１９９９）５−６付着性（クロスカット法）試験に準じて、ゲート絶縁層１２と絶縁基板１０の間の密着性を評価した結果、分類５［剥がれの程度が分類４（塗膜がカットの縁に沿って，部分的又は全面的に大はがれを生じており、及び/又は数箇所の目が部分的又は全面的にはがれている。クロスカット部分で影響を受けるのは、明確に３５％を越えるが６５％を上回ることはない。）］にあてはまり、密着不良であることが確認された。
【００８１】
また同様の半導体パラメータアナライザを用いて測定した電界効果トランジスタ素子８のトランジスタ特性は移動度７ｃｍ２／Ｖｓ、ソース／ドレイン電極間に１０Ｖの電圧が印加されたときのＯＮ／ＯＦＦ比は６桁、ゲート電圧２０Ｖ時のゲートリーク電流は３．５×１０−１１Ａであった（表５）。
【００８２】
【表５】
2008270723.tif 000007
【図面の簡単な説明】
【００８３】
【図１】本発明の一実施形態を示す薄膜トランジスタの構造を表す模式図
【図２】本発明の他の実施形態を示す薄膜トランジスタの構造を表す模式図
【図３】比較例１の薄膜トランジスタの構造を表す模式図
【符号の説明】
【００８４】
１０  絶縁基板
１１  ゲート電極
１２  ゲート絶縁層
１２ａ  下部ゲート絶縁層
１２ｂ  上部ゲート絶縁層
１３  半導体層
１４  ソース電極
１５  ドレイン電極
【図１】
2008270723.tif 000008
【図２】
2008270723.tif 000009
【図３】
2008270723.tif 000010