(57)【要約】【課題】映像処理データが増加した場合でもＲＯＭ読み出しデータを保護し、メモリを効率良く利用する。【解決手段】ＤＲＡＭ２には、ＦｌａｓｈＲＯＭ３から読み出されたデータが記録されたＲＯＭデータ用領域が設けられている。書込制御回路２２〜２４は、映像信号の処理によって生成された映像処理データをＤＲＡＭ２の所定のアドレスに書き込む書込指示を行う。アドレス変換回路２５は、書込指示により示されるアドレスがＲＯＭデータ用領域である場合、当該アドレスを当該ＲＯＭデータ用領域外のアドレスに変換する。書込回路２６は、書込指示に従って映像処理データをＤＲＡＭ２に書き込む。【選択図】図４
2008192066.tif 000002
【特許請求の範囲】
【請求項１】
映像信号を処理するために用いられる第１のメモリを制御するメモリ制御回路であって、
前記第１のメモリには、前記第１のメモリよりも低速に動作する第２のメモリから読み出されたデータが記録された所定領域が設けられており、
映像信号の処理によって生成された映像処理データを前記第１のメモリの所定のアドレスに書き込む書込指示を行う書込制御回路と、
前記書込指示により示されるアドレスが前記所定領域である場合、当該アドレスを当該所定領域外のアドレスに変換するアドレス変換回路と、
前記書込指示に従って前記映像処理データを第１のメモリに書き込む書込回路とを備える、メモリ制御回路。
【請求項２】
前記第１のメモリには、前記メモリ制御回路に接続される表示装置に表示すべき少なくとも１フレーム分のサブフィールドのデータを記録するためのサブフィールドデータ領域がさらに設けられており、
前記アドレス変換回路は、前記書込指示により示されるアドレスを前記サブフィールド領域内のアドレスに変換する、請求項１に記載のメモリ制御回路。
【請求項３】
前記アドレス変換回路は、前記書込指示により示されるアドレスを、前記サブフィールド領域のうちで最下位ビットのサブフィールドのデータが記録される領域を示すアドレスに変換する、請求項２に記載のメモリ制御回路。
【請求項４】
前記アドレス変換回路は、前記書込指示により示されるアドレスを、前記表示装置における画面の周部分に対応する画素データが記録されるメモリ領域を示すアドレスに変換する、請求項２または請求項３に記載のメモリ制御回路。
【請求項５】
前記アドレス変換回路は、前記表示装置における表示領域のうちで互いに隣接しない複数領域に対応する画素データが記録されるメモリ領域を示すアドレスを変換後のアドレスとする、請求項２または請求項３に記載のメモリ制御回路。
【請求項６】
前記所定領域には、サブフィールドのデータを生成するための処理において用いられるデータが記録される、請求項１に記載のメモリ制御回路。
【請求項７】
前記書込制御回路は、前記第１のメモリに書き込むべきデータと、当該データを書き込むべきアドレスを示すアドレスデータと、当該データを前記所定領域に書き込むか否かを示す制御データとを前記アドレス変換回路に出力し、
前記アドレス変換回路は、前記書込制御回路から出力された前記制御データがデータを前記所定領域に書き込まないことを示す場合にのみ、当該制御データとともに出力された前記アドレスデータにより示されるアドレスの変換を行う、請求項１に記載のメモリ制御回路。
【請求項８】
第１のメモリと、
前記第１のメモリよりも低速に動作する第２のメモリと、
前記第１および第２のメモリに接続され、映像信号を処理する映像信号処理回路と、
前記映像信号の処理の結果得られる映像を表示する表示パネルとを備える表示装置であって、
前記第１のメモリには、前記第２のメモリから読み出されたデータが記録された所定領域が設けられており、
前記映像信号処理回路は、
映像信号の処理によって生成された映像処理データを前記第１のメモリの所定のアドレスに書き込む書込指示を行う書込制御回路と、
前記書込指示により示されるアドレスが前記所定領域である場合、当該アドレスを当該所定領域外のアドレスに変換するアドレス変換回路と、
前記書込指示に従って前記映像処理データを第１のメモリに書き込む書込回路とを備える、表示装置。
【請求項９】
映像信号を処理するために用いられる第１のメモリを制御するメモリ制御方法であって、
前記第１のメモリには、前記第１のメモリよりも低速に動作する第２のメモリから読み出されたデータが記録された所定領域が設けられており、
映像信号の処理によって生成された映像処理データを前記第１のメモリの所定のアドレスに書き込む書込指示を行う書込制御ステップと、
前記書込指示により示されるアドレスが前記所定領域である場合、当該アドレスを当該所定領域外のアドレスに変換するアドレス変換ステップと、
前記書込指示に従って前記映像処理データを第１のメモリに書き込む書込ステップとを備える、メモリ制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリ制御回路および表示装置に関し、より特定的には、映像処理において用いられるメモリを制御するためのメモリ制御回路およびそれを用いた表示装置に関する。
【背景技術】
【０００２】
ＰＤＰ（プラズマディスプレイパネル）や液晶パネルを用いた表示装置は、薄型化および大画面化が可能であるという利点を有し、開発が進められている。このようなＰＤＰや液晶パネルを用いた表示装置においては、表示デバイスに画像を表示する際に行う映像信号処理として、種々の処理が行われている。例えば、表示デバイスの入出力の非直線特性と映像の階調を適正に再現するために、ガンマ補正が行われる。
【０００３】
例えば特許文献１には、ガンマ補正を行う技術が記載されている。特許文献１においては、ガンマ補正を行うために必要なガンマ補正データを、ＲＯＭからより高速に動作するＳＲＡＭに予め読み出しておき、ガンマ補正の処理を行う際にはＳＲＡＭからガンマ補正データを読み出すようにしている。これによれば、ガンマ補正データの読み出しを高速に行うことができ、ガンマ補正処理を高速に行うことができる。
【特許文献１】特開２００１−１８４０１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
表示デバイスに画像を表示する際に行う映像信号処理としては、上記ガンマ補正の他にも種々の処理が行われる。したがって、表示装置には、映像信号処理によって生成されるデータ（「映像処理データ」と呼ぶ。）のためのメモリを用意しておく必要がある。例えば、表示デバイスがＰＤＰである場合、画素毎の輝度を示すデータを、サブフィールド毎のオン／オフを示すデータ（サブフィールドデータ）に変換する処理等が必要であり、サブフィールドデータを記録するメモリが必要となる。したがって、上記特許文献１のように、ＲＯＭに記録されているデータ（「ＲＯＭデータ」と呼ぶ。）をより高速な記録手段に読み出す場合には、ＲＯＭデータと上記映像処理データとを１つのメモリに記憶しておくことも考えられる。
【０００５】
ここで、上記映像処理データについては、映像信号処理のモードが変わればその結果得られるデータのサイズも変化することがあり、データサイズが必ずしも一定ではないことがある。例えば、ＰＤＰの場合にはモードに応じてサブフィールド数を変化させることがあり、サブフィールド数が変化すればサブフィールドデータのデータサイズも変化する。したがって、映像処理データのデータサイズが増加する場合もあり、この場合、当該映像処理データがメモリ領域の大半を占めてしまうこともある。その結果、ＲＯＭデータの記録領域に映像処理データが上書きされてしまい、ＲＯＭデータが壊れてしまうことになる。上記ガンマ補正データのようなＲＯＭデータが壊れてしまうと、映像処理（この場合、ガンマ補正処理）を正確に行うことができなくなるという問題がある。
【０００６】
なお、上記問題を解決するために、メモリの容量を十分に大きくすることも考えられるが、メモリの効率的な利用の観点およびコストの観点から好ましくない。
【０００７】
それ故、本発明の目的は、映像処理データが増加した場合でもＲＯＭ読み出しデータを保護することができ、メモリを効率良く利用することができるメモリ制御回路およびそれを用いた表示装置を提供することである。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明は次の構成を採用した。すなわち、第１の発明は、映像信号を処理するために用いられる第１のメモリを制御するメモリ制御回路である。第１のメモリには、第１のメモリよりも低速に動作する第２のメモリから読み出されたデータが記録された所定領域が設けられている。メモリ制御回路は、書込制御回路と、アドレス変換回路と、書込回路とを備えている。書込制御回路は、映像信号の処理によって生成された映像処理データを第１のメモリの所定のアドレスに書き込む書込指示を行う。アドレス変換回路は、書込指示により示されるアドレスが所定領域である場合、当該アドレスを当該所定領域外のアドレスに変換する。書込回路は、書込指示に従って映像処理データを第１のメモリに書き込む。
【０００９】
第２の発明においては、第１のメモリには、メモリ制御回路に接続される表示装置に表示すべき少なくとも１フレーム分のサブフィールドのデータを記録するためのサブフィールドデータ領域がさらに設けられていてもよい。このとき、アドレス変換回路は、書込指示により示されるアドレスをサブフィールド領域内のアドレスに変換する。
【００１０】
第３の発明においては、アドレス変換回路は、書込指示により示されるアドレスを、サブフィールド領域のうちで最下位ビットのサブフィールドのデータが記録される領域を示すアドレスに変換してもよい。
【００１１】
第４の発明においては、アドレス変換回路は、書込指示により示されるアドレスを、表示装置における画面の周部分に対応する画素データが記録されるメモリ領域を示すアドレスに変換してもよい。
【００１２】
第５の発明においては、アドレス変換回路は、表示装置における表示領域のうちで互いに隣接しない複数領域に対応する画素データが記録されるメモリ領域を示すアドレスを変換後のアドレスとしてもよい。
【００１３】
第６の発明においては、所定領域には、サブフィールドのデータを生成するための処理において用いられるデータが記録されてもよい。
【００１４】
第７の発明においては、書込制御回路は、第１のメモリに書き込むべきデータと、当該データを書き込むべきアドレスを示すアドレスデータと、当該データを所定領域に書き込むか否かを示す制御データとをアドレス変換回路に出力してもよい。このとき、アドレス変換回路は、書込制御回路から出力された制御データがデータを所定領域に書き込まないことを示す場合にのみ、当該制御データとともに出力されたアドレスデータにより示されるアドレスの変換を行う。
【００１５】
また、本発明は、上記メモリ制御回路を備える表示装置の形態で提供されてもよいし、上記メモリ制御回路において実行されるメモリ制御方法として提供されてもよい。
【発明の効果】
【００１６】
第１の発明によれば、映像処理データを所定領域に書き込む書込指示が行われた場合であっても、アドレス変換回路によって書き込みアドレスが所定領域外のアドレスに変換される。したがって、所定領域に映像処理データが誤って記録されることがなく、所定領域に記録されているデータに映像処理データが上書きされることを確実に防止することができる。また、所定領域に記録されているデータを確実に保護することができるので、所定領域に映像処理データが書き込まれそうになることを防止するためだけに第１のメモリの容量を増加する必要が無い。それ故、メモリを効率良く利用することができ、不必要に容量の大きいメモリを用意する必要がない。
【００１７】
第２の発明によれば、変換後のアドレスを、サブフィールドデータを記録する領域を示すアドレスとする。これによれば、所定領域に記録されているデータに映像処理データが誤って上書きされそうになった時にのみ一時的に表示画像が乱れるだけで済むので、実質的にはほとんど悪影響を及ぼすことなく、所定領域に対するデータの誤書き込みを防止することができる。
【００１８】
第３の発明によれば、最下位ビットのサブフィールドのデータが記録される領域を示すアドレスを変更後のアドレスにすることで、画像の乱れをユーザにほとんど認識されなくすることができる。したがって、画像の乱れによる不快感をユーザに与えることがない。
【００１９】
第４の発明によれば、画像の乱れが生じる位置が画面の端であるので、ユーザに画像の乱れによる不快感を与えることがほとんどない。
【００２０】
第５の発明によれば、画像の乱れが生じる位置を、画面上においてばらばらの位置にすることができる。したがって、画像の乱れを目立たなくすることができ、画像の乱れによる不快感をユーザに与えることがない。
【００２１】
第６の発明によれば、所定領域に記録される、サブフィールドデータを生成するために必要なデータを、確実に保護することができる。
【００２２】
第７の発明によれば、制御データを用いることによって、制御データがデータを所定領域に書き込むことを示す場合には所定領域へのデータの書き込みを可能としている。これによれば、必要な場合には所定領域への書き込みを行うようにすることができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明に係るメモリ制御回路および表示装置の一実施形態について説明する。図１は、本実施形態における表示装置の構成を示すブロック図である。表示装置は、ＰＤＰ駆動ＬＳＩ１、ＤＲＡＭ２、ＦｌａｓｈＲＯＭ３、およびＰＤＰ４を備えている。図１に示すように、ＰＤＰ駆動ＬＳＩ１には映像信号が入力される。また、ＰＤＰ駆動ＬＳＩ１は、ＤＲＡＭ２、ＦｌａｓｈＲＯＭ３、およびＰＤＰ４にそれぞれ接続されている。表示装置は、映像信号に基づいて画像を生成し、ＰＤＰに表示するものである。
【００２４】
ＰＤＰ駆動ＬＳＩ１は、映像信号に対して所定の映像信号処理を行い、ＰＤＰ４に画像を表示させる。本実施形態では、ＰＤＰ駆動ＬＳＩ１が、特許請求の範囲に記載のメモリ制御回路（映像信号処理回路）に相当する。ＰＤＰ４は、上記映像信号処理の結果得られた画像を表示する表示手段である。本実施形態では、ＰＤＰ４が、特許請求の範囲に記載の表示パネルに相当する。なお、所定の映像信号処理とは、入力される映像信号から表示すべき画像を生成するための処理であり、例えば、サブフィールド変換処理、ガンマ補正処理、画質補正処理、動画偽輪郭補正処理等である。ＰＤＰ駆動ＬＳＩ１の詳細については後述する。
【００２５】
ＦｌａｓｈＲＯＭ３は、上記映像信号処理に用いられるデータを固定的に記録するための記録手段である。本実施形態では、ＦｌａｓｈＲＯＭ３が、特許請求の範囲に記載の第２のメモリに相当する。ＦｌａｓｈＲＯＭ３には、例えば、ガンマ補正処理に用いられるガンマテーブルや、サブフィールド変換処理に用いられるサブフィールド変換テーブル等が記録される。
【００２６】
ＤＲＡＭ２は、上記映像信号処理を行う際に用いられる記録手段である。映像信号処理を行う際に用いられる記録手段は、ＦｌａｓｈＲＯＭ３よりも高速に動作可能なものであればよく、ＳＤＲＡＭ等で構成されてもよい。本実施形態では、ＤＲＡＭ２が、特許請求の範囲に記載の第１のメモリに相当する。ＤＲＡＭ２には、ＲＯＭデータおよび映像処理データが記録される。ＲＯＭデータとは、上記ＦｌａｓｈＲＯＭ３に記録されているデータであり、例えば表示装置の起動時にＦｌａｓｈＲＯＭ３から読み出されてＤＲＡＭに書き込まれる。映像処理データとは、上記映像信号処理によって生成されるデータであり、映像信号処理中に生成されるデータ、および、映像信号処理の結果得られるデータを含む概念である。本実施形態においては、表示装置の動作中においては、ＰＤＰ駆動ＬＳＩ１は、起動時にＦｌａｓｈＲＯＭ３からデータを読み出した後はＦｌａｓｈＲＯＭ３にはアクセスせず、ＤＲＡＭ２を用いて映像信号処理を実行する。
【００２７】
図２は、ＤＲＡＭ２のメモリ領域を示す図である。図２に示されるように、ＤＲＡＭ２のメモリ領域は、映像処理用領域１０およびＲＯＭデータ用領域１５に分けられる。映像処理用領域１０は、上記映像処理データを記録するための領域である。本実施形態では、映像処理用領域１０は、第１サブフィールド（ＳＦ）変換処理領域１１、第２サブフィールド（ＳＦ）変換処理領域１２、第１映像処理領域１３、第２映像処理領域１４を含む。
【００２８】
第１および第２サブフィールド変換処理領域１１および１２は、ＰＤＰ駆動ＬＳＩ１において実行されるサブフィールド変換処理によって生成されるデータを記録する領域である。サブフィールド変換処理とは、画素毎の輝度を示す映像データを、サブフィールド毎のオン／オフを示すデータ（サブフィールドデータ）に変換するための処理である。サブフィールド変換処理には、映像データをサブフィールドデータに変換する処理の他、画素毎にまとめて並べられたサブフィールドデータをサブフィールド毎にまとめて並べた形式に変換する直交変換処理が含まれる。具体的には、第１サブフィールド変換処理領域１１には、１フレーム分のサブフィールドデータが記録され、第２サブフィールド変換処理領域１２には、別の１フレーム分のサブフィールドデータが記録される。なお、本実施形態ではＤＲＡＭ２に２フレーム分のサブフィールドデータが記録されるものとするが、ＤＲＡＭ２に記録されるサブフィールドデータは、１フレーム分以上であれば直交変換処理に依存したフレーム分のデータが記録されてもよい。
【００２９】
第１映像処理領域１３は、第１映像処理において生成されるデータを記録する領域であり、第２映像処理領域１４は、第２映像処理において生成されるデータを記録する領域である。第１および第２映像処理は、サブフィールド変換処理の他の映像信号処理であり、例えば第１映像処理はガンマ補正処理であり、第２映像処理は画質補正処理である。本実施形態では、ＰＤＰ駆動ＬＳＩ１において、サブフィールド変換処理の他に第１および第２映像処理という２種類の映像信号処理が実行される場合を想定して、ＤＲＡＭ２には２つの映像処理領域１３および１４が設定されるものとする。なお、ＤＲＡＭ２に設けられる映像処理領域の数はいくつであってもよい。
【００３０】
一方、ＲＯＭデータ用領域１５は、ＦｌａｓｈＲＯＭ３に記録されている上記ＲＯＭデータを記録するための領域である。具体的には、ＲＯＭデータ用領域１５には、上記ガンマテーブルやサブフィールド変換テーブルが記録される。
【００３１】
本実施形態では、映像処理データは、メモリ領域の先頭から前詰めで記録される。つまり、映像処理用領域１０は、メモリ領域の先頭側に設定される。一方、ＲＯＭデータは、メモリ領域の後尾から後詰めで記録される。つまり、ＲＯＭデータ用領域１５は、メモリ領域の後尾側に設定される。したがって、ＤＲＡＭ２の容量に空きがある場合、映像処理用領域１０とＲＯＭデータ用領域１５との間には空き領域１６が生じる。
【００３２】
ここで、表示装置の動作中においては、表示モードが変更される場合がある。表示モードとは、例えばシネマモードやダイナミックモード等であり、映像信号処理の内容がそれぞれ異なるモードのことである。ここでは、表示モードによってサブフィールド変換処理が異なる場合を考える。具体的には、サブフィールド変換処理におけるサブフィールド数が１１である（１フレームにおける１フィールド期間が１１個のサブフィールドに分割される）第１モードと、サブフィールド数が１２である（１フレームにおける１フィールド期間が１２個のサブフィールドに分割される）第２モードとが表示モードとして用意されている場合を考える。
【００３３】
図３は、動作中におけるＤＲＡＭ２のメモリ領域の状態を示す図である。図３に示す状態（ａ）は、表示モードが第１モードである場合におけるＤＲＡＭ２のメモリ領域の状態を示している。状態（ａ）においては、ＲＯＭデータ領域以外の領域内に映像処理データが記録されている。
【００３４】
状態（ａ）において、表示モードが第２モードに変更されると、サブフィールド数が１１から１２に変更されることによって、サブフィールド変換処理領域が増加する。そのため、映像処理用領域１０が全体として増加し、ＲＯＭデータ用領域１５に映像処理データが上書きされてＲＯＭデータが壊れる可能性がある。そこで、本実施形態では、サブフィールド数が１１から１２に変更される場合、ＰＤＰ駆動ＬＳＩ１は、サブフィールド変換処理以外の他の映像処理のために使用するメモリ領域を減少させる。具体的には、本実施形態では、第２映像処理を停止する。
【００３５】
しかし、上記のように第２映像処理を停止する場合であっても、表示モードが他の表示モードへと移行する間の過渡状態において、ＲＯＭデータ用領域に映像処理データが書き込まれてしまうおそれがある。なぜなら、サブフィールド変換処理と他の映像処理とは通常、異なる垂直同期に従って独立して制御されているので、表示モードが変更される際に、サブフィールドを増加してサブフィールドデータを書き込む書込指示が行われるタイミングと、第２映像処理を停止するタイミングとのいずれのタイミングが先になるかは保証されないからである。したがって、サブフィールド数を変更する処理が第２映像処理を停止する処理よりも先に実行された場合、ＤＲＡＭ２のメモリ領域においては、図３（ｂ）に示すように、各サブフィールド変換領域１１および１２が増加するとともに第２映像処理による映像処理データが書き込まれる状態となる。その結果、映像処理用領域１０がＲＯＭデータ用領域１５を浸食することになり、ＤＲＡＭ２に記録されたＲＯＭデータであるガンマテーブルやサブフィールド変換テーブルが破壊されてしまう。その結果、以降において（表示モードが第２モードに移行した後も）ＰＤＰ駆動ＬＳＩ１は映像信号処理を正しく実行することができなくなる。
【００３６】
以上のように、表示モードを変更する際に、変更後の表示モードにおいて他の映像処理（第２映像処理）を停止するようにしても、表示モードが変更される過渡状態においてＲＯＭデータ用領域に映像処理データが上書きされることによってＲＯＭデータが破壊されることがある。これを防止するためには、ＰＤＰ駆動ＬＳＩ１は、第２映像処理を停止してから十分に時間が経過した後でサブフィールド数を増加する処理を行えばよいが、これでは表示モードの切り替えに時間を要してしまい、現実的ではない。
【００３７】
そこで、本実施形態では、ＲＯＭデータ用領域に映像処理データが書き込まれようとした場合、後述するアドレス変換回路によって書き込み先のアドレスを変換する。これによって、表示モードが変更される際の過渡状態においてＲＯＭデータ用領域に映像処理データが上書きされることを防止することができる。以下、表示装置の動作の詳細を説明する。
【００３８】
図４は、ＰＤＰ駆動ＬＳＩ１の構成を示すブロック図である。図４に示すように、ＰＤＰ駆動ＬＳＩ１は、データ処理回路２１、第１書込制御回路２２、第２書込制御回路２３、第３書込制御回路２４、アドレス変換回路２５、書込回路２６、ＲＯＭ読出制御回路２７、および読出処理回路２８を備えている。データ処理回路２１には映像信号が入力される。データ処理回路２１は、ＰＤＰ４、各書込制御回路２２〜２４、および読出処理回路２８に接続されている。各書込制御回路２２〜２４は、アドレス変換回路２５にそれぞれ接続されている。アドレス変換回路２５は、書込回路２６およびＲＯＭ読出制御回路２７に接続されている。書込回路２６は、ＤＲＡＭ２に接続されている。ＲＯＭ読出制御回路２７は、ＦｌａｓｈＲＯＭ３に接続されている。読出処理回路２８は、ＤＲＡＭ２およびデータ処理回路２１に接続されている。
【００３９】
まず、表示装置の起動時における動作を説明する。表示装置が起動されると、ＰＤＰ駆動ＬＳＩ１は、ＦｌａｓｈＲＯＭ３に記録されているデータのＤＲＡＭ２への読み出しを行う。すなわち、ＲＯＭ読出制御回路２７は、ＦｌａｓｈＲＯＭ３からガンマテーブルやサブフィールド変換テーブル等のデータを読み出す。そして、図４には図示していないが、ＲＯＭ読出制御回路２７は、データ処理回路２１、第１の書き込み制御回路２２、第２書き込み制御回路２３、第３書き込み制御回路２４のいずれかに接続されており、ＦｌａｓｈＲＯＭ３から読み出したデータをＤＲＡＭ２に書き込む。このデータは、図２に示したように、ＤＲＡＭ２のメモリ領域の後尾から後ろ詰めで記録される。また、ＲＯＭ読出制御回路２７は、上記データをＤＲＡＭ２に書き込んだアドレス、すなわち、ＲＯＭデータ用領域を示すアドレスデータＡｓを記憶しておく（読出処理回路２８に記憶しておいてもよい）。本実施形態では、ＲＯＭデータ用領域は、メモリ領域の後尾から後ろ詰めで設定されるので、ＲＯＭデータ用領域の先頭のアドレスを記憶しておいてもよい。以上の処理によって、ＤＲＡＭ２にＲＯＭデータが記録されるので、以降において、ＰＤＰ駆動ＬＳＩ１は、ＤＲＡＭ２に記録されたデータを用いて映像信号処理を実行する。
【００４０】
次に、起動後の処理について説明する。ＤＲＡＭ２にＲＯＭデータが記録された後、データ処理回路２１は、映像信号を入力するとともに、ガンマ補正処理やサブフィールド変換処理等の映像信号処理を行う。そして、映像信号処理の実行の結果得られたデータ、すなわち、サブフィールドデータをＰＤＰに出力することによってＰＤＰ４に画像を表示させる。このとき、データ処理回路２１は、ＤＲＡＭ２に記録されたＲＯＭデータを参照して映像信号処理を実行する。また、データ処理回路２１は、映像信号処理を実行する際、ＤＲＡＭ２に映像処理データを書き込んだり、読み出したりする。
【００４１】
ＤＲＡＭ２にデータを書き込む際、データ処理回路２１は、書き込むべきデータを第１〜第３書込制御回路２２〜２４に出力する。ここで、各書込制御回路２２〜２４は、それぞれ、異なる映像信号処理を実行する際に用いられる。つまり、ある映像信号処理が行われる場合、データ処理回路２１は、各書込制御回路２２〜２４のうちで当該映像処理に対応する書込制御回路に対してデータを出力する。なお、本実施形態では、書込制御回路の数を３つとするが、書込制御回路の数はいくつであってもよい。
【００４２】
各書込制御回路２２〜２４は、データ処理回路２１から出力されたデータをＤＲＡＭ２の所定のアドレスに書き込む書込指示を行う。具体的には、第１書込制御回路２２は、書き込むべきデータＤ１と、データＤ１を書き込むべきアドレス領域を示すアドレスデータＡ１と、書込制御信号Ｓ１とを書込指示としてアドレス変換回路２５に出力する。ここで、書込制御信号とは、書き込むべきデータがＲＯＭデータ用領域に書き込むデータであるか否かを示す。すなわち、書込制御信号がオンの場合、書込制御信号は、書き込むべきデータがＲＯＭデータ用領域に書き込むデータであることを示す。一方、書込制御信号がオフの場合、書込制御信号は、書き込むべきデータがＲＯＭデータ用領域に書き込むデータでない（映像処理用領域に書き込むデータである）ことを示す。なお、書き込むべきデータがＲＯＭデータ用領域に書き込むデータであるか否かの判断は、データ処理回路２１が行ってもよいし各書込制御回路２２〜２４が行ってもよい。
【００４３】
第２および第３書込制御回路２３および２４も第１書込制御回路２２と同様の動作を行う。すなわち、第２書込制御回路２３は、書き込むべきデータＤ２と、データＤ２を書き込むべきアドレス領域を示すアドレスデータＡ２と、書込制御信号Ｓ２とを書込指示としてアドレス変換回路２５に出力する。第３書込制御回路２４は、書き込むべきデータＤ３と、データＤ３を書き込むべきアドレス領域を示すアドレスデータＡ３と、書込制御信号Ｓ３とを書込指示としてアドレス変換回路２５に出力する。
【００４４】
アドレス変換回路２５は、各書込制御回路２２〜２４からの書込指示によってＤＲＡＭ２にデータを書き込むアドレスを必要に応じて変換する。アドレス変換回路２５は、ＲＯＭ読出制御回路２７（または読出処理回路２８）から、ＲＯＭデータ用領域を示すアドレスデータＡｓを入力し、アドレスデータＡｓに基づいて、書込指示に含まれるアドレスを変換するか否かを決定する。そして、アドレスを変換する場合、書込指示に含まれるアドレスを所定のアドレスに変換する。以下、図５を参照して、アドレス変換回路２５の詳細について説明する。
【００４５】
図５は、アドレス変換回路２５の内部構成を示す図である。図５に示すように、アドレス変換回路２５は、第１アドレス切替回路３１、第２アドレス切替回路３２、および第３アドレス切替回路３３を備えている。第１アドレス切替回路３１は、第１書込制御回路２２、ＲＯＭ読出制御回路２７、および書込回路２６に接続されている。第２アドレス切替回路３２は、第２書込制御回路２３、ＲＯＭ読出制御回路２７、および書込回路２６に接続されている。第３アドレス切替回路３３は、第３書込制御回路２４、ＲＯＭ読出制御回路２７、および書込回路２６に接続されている。
【００４６】
第１書込制御回路２２から書込指示が入力されると、第１アドレス切替回路３１は、当該書込指示に含まれるアドレスデータＡ１および書込制御信号Ｓ１を入力する。また、第１アドレス切替回路３１は、ＲＯＭデータ用領域を示すアドレスデータＡｓをＲＯＭ読出制御回路２７から入力する。そして、アドレスデータＡ１と書込制御信号Ｓ１とアドレスデータＡｓとに基づいて必要に応じてアドレスデータＡ１を変換し、変換後のアドレスデータＡ１’を出力する。
【００４７】
具体的には、第１アドレス切替回路３１は、まず、書込指示に含まれる書込制御信号Ｓ１がオンかオフかを判定する。この判定処理は、書き込むべきデータＤ１が、ＲＯＭデータ用領域に書き込むことを意図されたデータであるか否かを判定するための処理である。上記判定の結果、書込制御信号Ｓ１がオンである場合、第１アドレス切替回路３１は、アドレスデータＡ１の変換を行わない。すなわち、アドレスデータＡ１をそのままアドレスデータＡ１’として書込回路２６に出力する。
【００４８】
一方、書込制御信号Ｓ１がオフである場合、第１アドレス切替回路３１は、書込指示に含まれるアドレスデータＡ１が、ＲＯＭデータ用領域を指しているか否かを判定する。この判定は、書込指示に含まれるアドレスデータＡ１と、ＲＯＭ読出制御回路２７から入力されるアドレスデータＡｓとを比較することによって行われる。すなわち、データが書き込まれる領域（アドレスデータＡ１により示される領域）が、ＲＯＭデータ用領域（アドレスデータＡｓにより示される領域）に重複していれば、アドレスデータＡ１はＲＯＭデータ用領域を指していると判断できる。逆に、データが書き込まれる領域が、ＲＯＭデータ用領域に重複していなければ、アドレスデータＡ１はＲＯＭデータ用領域を指していないと判断できる。
【００４９】
なお、第２および第３アドレス切替回路３２および３３も、第１アドレス切替回路３１と同様の動作を行う。すなわち、第２アドレス切替回路３２は、第２書込制御回路２３からの書込指示に含まれるアドレスデータＡ２がＲＯＭデータ用領域を指している場合にはアドレスデータＡ２を変換し、アドレスデータＡ２がＲＯＭデータ用領域を指していない場合にはアドレスデータＡ２を変換しない。また、第３アドレス切替回路３３は、第３書込制御回路２４からの書込指示に含まれるアドレスデータＡ３がＲＯＭデータ用領域を指している場合にはアドレスデータＡ３を変換し、アドレスデータＡ３がＲＯＭデータ用領域を指していない場合にはアドレスデータＡ３を変換しない。その結果、第２アドレス切替回路３２からはアドレスデータＡ２’が書込回路２６に出力され、第３アドレス切替回路３３からはアドレスデータＡ３’が書込回路２６に出力される。
【００５０】
表示モードが変更される際の過渡状態においては、各書込制御回路２２〜２４は、ＲＯＭデータ用領域内を示すアドレスおよびオフを示す書込制御信号を含む書込指示を、対応するアドレス切替回路（アドレス切替回路３１〜３３のいずれか）に出力する場合がある。したがって、この場合、各アドレス切替回路３１〜３３は、入力された書込指示に含まれるアドレスデータＡ１〜Ａ３を、所定のメモリ領域を示すアドレスデータに変換し、変換後のアドレスデータＡ１’〜Ａ３’を書込回路２６に出力する。このように、各書込制御回路２２〜２４からの書込指示は、書込指示に含まれるアドレスデータはアドレス変換回路２５によって変換され、アドレス変換回路２５を介して書込回路２６に対して入力される。
【００５１】
一方、通常の状態（上記過渡状態ではない状態）では、各書込制御回路２２〜２４は、ＲＯＭデータ用領域以外の領域を示すアドレスデータを含む書込指示を、対応するアドレス切替回路に出力する。したがって、各アドレス切替回路３１〜３３は、入力された書込指示に含まれるアドレスデータを変換せずに書込回路２６に出力する。
【００５２】
なお、ガンマテーブルを更新する等、何らかの理由で動作中にＲＯＭデータ用領域への書き込みを行う場合には、各書込制御回路２２〜２４は、書込制御信号をオンにして書込指示を行う。これによって、各アドレス切替回路３１はアドレスデータを変換せずに書込回路２６に出力するので、ＲＯＭデータ用領域への書き込みが可能となる。このように、本実施形態では、書込指示に書込制御信号を含めることで、必要な場合にはＲＯＭデータ用領域への書き込みを可能としている。
【００５３】
次に、変換後のアドレスについて説明する。アドレス変換回路２５は、書込指示に含まれるアドレスデータを変換する場合、変換後のアドレスがＲＯＭデータ用領域以外のアドレスとなるようにアドレスデータを変換する。なお、本発明において、変換後のアドレスはＲＯＭデータ用領域以外であればよい。ただし、例えば表示装置の状態（例えば温度等）を動作中継続的に検出して履歴を記録している場合には、当該履歴のデータが書き換えられることを避けるため、当該履歴のデータが記録されている領域は変換後のアドレスとして設定されないことが好ましい。
【００５４】
本実施形態では、アドレス変換回路２５は、変換後のアドレスを、サブフィールド変換処理領域内のアドレスに設定する。なお、この場合、サブフィールドデータの内容が壊れてしまうので、ＰＤＰに表示される画像が乱れてしまうことになる。しかし、このような画像の乱れは、表示モードが変更される際の過渡状態において一時的に発生するだけである。ＲＯＭデータ用領域内のデータが破壊される結果、それ以降において映像信号処理を正しく実行できなくなることに比べれば、画像が一瞬乱れることは大きな問題ではなく、十分許容できる。
【００５５】
さらに、アドレス変換回路２５は、サブフィールド変換処理用領域に記録されるサブフィールドデータのうち、最下位ビットのサブフィールド（サブフィールド期間の長さが最も短いサブフィールド）のデータが記録されているアドレスを、変換後のアドレスに設定することが好ましい。なぜなら、最下位ビットのサブフィールドの内容が変更されても、ＰＤＰ４に表示される画像においては輝度が１単位分しか変更されないので、ユーザにとっては画像の変更がほとんど認識されないからである。以上のように、最下位ビットのサブフィールドデータが記録されているアドレスを変換後のアドレスに設定することによって、表示される画像にほとんど影響を与えずに済むので、画像の乱れによる不快感をユーザに与えることがない。
【００５６】
また、アドレス変換回路２５は、ＰＤＰ４の画面の周部分の画素に対応するサブフィールドデータが記録されているアドレスを変換後のアドレスに設定することが好ましい。図６は、ＰＤＰ４の画面を示す図である。アドレス変換回路２５は、アドレスを変換することによってサブフィールドデータの内容が変更される画素が、図６に示す斜線部分４１のように、画面の周部分の画素となるようにすることが好ましい。これによれば、画像の内容が変更される位置が画面の端であるので、ユーザに画像の乱れによる不快感を与えることが少ない。
【００５７】
ここで、本実施形態では、ＤＲＡＭ２の先頭には、ＰＤＰ４の画面の最上段の左端から順に所定数分の画素に対応する最下位ビットのサブフィールドデータが記録される。したがって、本実施形態では、各アドレス切替回路３１〜３３は、アドレスを変換する場合、変換後のアドレスＤＲＡＭ２の先頭から順に設定する。これによって、最下位ビットのサブフィールドデータが記録されているアドレスを変換後のアドレスに設定することができる。また、ＰＤＰ４の画面の周部分（具体的には、最上段の部分）の画素に対応するサブフィールドデータが記録されているアドレスを変換後のアドレスに設定することができる。さらに、変換後のアドレスを先頭のアドレスとする場合には、変換後のアドレスは、サブフィールド変換処理におけるサブフィールド数によらず、一定のアドレス（すなわち、先頭のアドレス）となる。したがって、アドレスの変換先を算出する必要がなく、アドレスの変換を容易に行うことができる。
【００５８】
なお、他の実施形態においては、ＰＤＰ４の画面の周部分の画素に対応するサブフィールドデータが記録されているアドレスを変換後のアドレスに設定することに代えて、隣接しない複数の領域に含まれる画素に対応するサブフィールドデータが記録されているアドレスを変換後のアドレスに設定するようにしてもよい。具体的には、アドレス変換回路２５は、サブフィールド変換処理用領域から（好ましくは、最下位ビットのサブフィールドデータが記録されている領域から）、ＤＲＡＭ２への書込単位毎に分割して複数のメモリ領域をランダムに選択し、選択したメモリ領域に対応するアドレスを変換後のアドレスとする。これによれば、図７に示すように、ばらばらに配置された複数の領域（斜線領域４５〜４８）において画像の内容が変更されることになる。なお、各領域４５〜４８は、ＤＲＡＭ２への書込単位（例えば８ビット）分に対応する画素（例えば書込単位が８ビットであれば８画素）からなる領域である。図７に示すように、ばらばらに配置された複数の領域における画像が変更されるようにすることによっても、画像の乱れを目立たなくすることができ、画像の乱れによってユーザに与える不快感を低減させることができる。
【００５９】
図４の説明に戻り、書込回路２６は、各書込制御回路２２〜２４からアドレス変換回路２５を介して入力された書込指示を適宜調停しながら、当該書込指示に従って、ＤＲＡＭ２にデータを書き込む。具体的には、書込回路２６は、データを書き込むためのコマンドＣｗと、書き込むべきデータＤｗと、データを書き込むアドレスＡｗとを出力する。以上の動作によって、ＤＲＡＭ２のアドレスＡｗにデータＤｗが書き込まれる。
【００６０】
図８は、アドレス変換回路２５によってアドレスが変換された結果データが書き込まれる場合におけるＤＲＡＭのメモリ領域を示す図である。本実施形態においては、図８（ａ）に示すように第２映像処理による映像処理データがＲＯＭデータ用領域１５に書き込まれようとした場合、当該映像処理データを書き込むアドレスがアドレス変換回路２５によって変換される。具体的には、ＲＯＭデータ用領域１５を示すアドレスが、ＤＲＡＭ２のメモリ領域の先頭を示すアドレスに変換される。その結果、当該映像処理データは、図８（ｂ）に示すように、ＤＲＡＭ２のメモリ領域の先頭から記録され、第２映像処理領域１４の一部がメモリ領域の先頭に設けられることになる。これによって、映像処理データが上書きされることによってＲＯＭデータ用領域１５のデータ内容が破壊（変更）されることを防止することができる。また、上記の制御により、ＤＲＡＭ２へのコマンド発行パターン（タイミング制御まで含めたＤＲＡＭ２への書き込みの制御）を変更せずに、容易にＲＯＭデータ用領域を誤った書き込み動作から保護することが可能となる。
【００６１】
なお、ＤＲＡＭ２からデータを読み出す際の動作は、読出処理回路２８によって行われる。すなわち、読出処理回路２８は、データ処理回路２１の指令に基づき、ＤＲＡＭ２からデータを読み出す。具体的には、読出処理回路２８は、データを読み出すコマンドＣｒおよびデータ読み出すアドレスＡｒを出力することによって、アドレスＡｒに記録されたデータＤｒを読み出す。読出処理回路２８は、読み出したデータをデータ処理回路２１に出力する。ＤＲＡＭ２に対して双方向バスを用いてデータを読み書きが可能な場合には、データの書き込み時の制御信号（コマンドＣｗとアドレスＡｗ）と読み出し時の制御信号（コマンドＣｒとアドレスＡｒ）は共通化可能である。
【００６２】
以上のように、本実施形態によれば、表示装置の動作中においてＲＯＭデータ用領域に映像処理データが書き込まれそうになった場合には、アドレス変換回路によってアドレスが変換されることによって、ＲＯＭデータ用領域にデータが上書きされてＲＯＭデータが破壊されてしまうことを防止することができる。また、本実施形態によれば、ＲＯＭデータ用領域に映像処理データが書き込まれそうになった場合のためだけにメモリの容量を増加する必要が無く、メモリを効率良く利用することができる。
【産業上の利用可能性】
【００６３】
本発明は、映像処理データが増加した場合でもＲＯＭ読み出しデータを保護することや、メモリを効率良く利用すること等を目的として、例えばＰＤＰを有する表示装置や、ＰＤＰの駆動制御に用いられるメモリを制御するためのメモリ制御回路等として利用することが可能である。
【図面の簡単な説明】
【００６４】
【図１】本実施形態における表示装置の構成を示すブロック図
【図２】ＤＲＡＭ２のメモリ領域を示す図
【図３】動作中におけるＤＲＡＭ２のメモリ領域の状態を示す図
【図４】ＰＤＰ駆動ＬＳＩ１の構成を示すブロック図
【図５】アドレス変換回路２５の内部構成を示す図
【図６】ＰＤＰ４の画面を示す図
【図７】ＰＤＰ４の画面を示す図
【図８】アドレスが変換された結果データが書き込まれる場合におけるＤＲＡＭのメモリ領域を示す図
【符号の説明】
【００６５】
１    ＰＤＰ駆動ＬＳＩ
２    ＤＲＡＭ
３    ＦｌａｓｈＲＯＭ
４    ＰＤＰ
１０  映像処理用領域
１５  ＲＯＭデータ用領域
２１  データ処理回路
２２  第１書込制御回路
２３  第２書込制御回路
２４  第３書込制御回路
２５  アドレス変換回路
２６  書込回路
２７  ＲＯＭ読出制御回路
２８  読出処理回路
３１  第１アドレス切替回路
３２  第２アドレス切替回路
３３  第３アドレス切替回路
【図１】
2008192066.tif 000003
【図２】
2008192066.tif 000004
【図３】
2008192066.tif 000005
【図４】
2008192066.tif 000006
【図５】
2008192066.tif 000007
【図６】
2008192066.tif 000008
【図７】
2008192066.tif 000009
【図８】
2008192066.tif 000010