(57)【要約】【課題】今後の更なる高密度記録化に対応して、徒に工程の煩雑化を招くことなく更なるコア幅の微細化を可能とし、形状及び大きさのバラツキのない所望に微細化された磁気抵抗効果素子を備えた磁気ヘッドを実現する。【解決手段】ＣＭＰ法により、第２の膜９におけるＭＲ素子１０の上部に位置する第１の部分Ａ、磁区制御膜８及び絶縁膜７を研磨して表面平坦化する。詳細には、第２の膜９の第２の部分Ｂを研磨ストッパーとして用い、第２の膜９におけるＭＲ素子１０の上部に位置する第１の部分Ａ、磁区制御膜８及び絶縁膜７を、１回の研磨で連続的に表面平坦化する。【選択図】図４
2008192268.tif 000002
【特許請求の範囲】
【請求項１】
下部電極と、
前記下部電極上で、孤立化するように形成された磁気抵抗効果素子と、
前記磁気抵抗効果膜の両側において、前記下部電極の上面から前記磁気抵抗効果素子の側面に架けて覆うように形成された絶縁膜と、
前記磁気抵抗効果素子の両側において、前記絶縁膜を介して形成された、前記磁気抵抗効果素子の磁区を制御する磁区制御膜と、
前記磁気抵抗効果素子上で当該磁気抵抗効果素子と電気的に接続されてなる上部電極と
を含み、
前記磁気抵抗効果素子と同材料からなるパターンが素子領域外にないことを特徴とする磁気ヘッド。
【請求項２】
前記第１の面上に設けられた、前記絶縁膜に対して研磨選択性を有する導電材料からなる第１の膜と、
前記第２の面上に設けられた、前記絶縁膜に対して研磨選択性を有する導電材料からなる第２の膜と
を更に含み、
前記第１の膜の表面と前記第２の膜の表面とが同一高さに平坦化されてなることを特徴とする請求項１に記載の磁気ヘッド。
【請求項３】
下部電極と上部電極との間に、磁気抵抗効果素子と、前記磁気抵抗効果素子の磁区を制御する磁区制御膜とを備えてなる磁気ヘッドの製造方法であって、
前記下部電極上に、磁気抵抗効果膜と、前記絶縁膜に対して研磨選択性を有する材料からなる第１の膜とを順次形成する工程と、
前記第１の膜及び前記磁気抵抗効果膜を、前記下部電極上で孤立化した素子形状に加工し、上面に前記第１の膜を有する前記磁気抵抗効果素子を形成する工程と、
前記磁気抵抗効果素子及び前記第１の膜を覆うように、前記下部電極上に絶縁膜を形成する工程と、
前記絶縁膜を覆うように前記磁区制御膜を形成する工程と、
前記磁区制御膜を覆うように前記絶縁膜に対して研磨選択性を有する材料からなる第２の膜を形成する工程と、
前記第１の膜及び前記第２の膜における前記磁気抵抗効果素子の上部以外に相当する第２の部分を共に研磨ストッパーとして、前記第２の膜における前記磁気抵抗効果素子の上部に相当する第１の部分、前記磁区制御膜及び前記絶縁膜を研磨して表面平坦化する工程と
を含むことを特徴とする磁気ヘッドの製造方法。
【請求項４】
前記第２の膜を形成する工程において、前記第２の部分において、前記第２の膜の上面が前記第１の膜の上面以下の高さ且つ前記第１の膜の下面以上の高さとなる膜厚に、前記第２の膜を形成することを特徴とする請求項３に記載の磁気ヘッドの製造方法。
【請求項５】
前記表面平坦化の後、前記第１の膜及び前記第２の膜を除去する工程と、
前記磁気抵抗効果素子及び前記磁区制御膜を覆うように、前記上部電極を形成する工程と
を更に含むことを特徴とする請求項３又は４に記載の磁気ヘッドの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばハードディスクドライブ等の磁気記録再生装置等に搭載される磁気ヘッド及びその製造方法に関する。
【背景技術】
【０００２】
近年では、ハードディスクドライブ等の磁気記録再生装置に対する高記録密度化の要請が益々高まっており、この要請に応えるべく、磁気記録再生装置に搭載される磁気ヘッドの微小化が進められている。特に、再生用の磁気ヘッドとしては、センサ感度を向上するためのインダクティブ型ヘッドに始まり、センサ膜に異方性の磁気抵抗効果膜を用いた磁気抵抗効果型ヘッド（Magneto-Resistanceヘッド：以下、単にＭＲヘッドと称する。）に移行し、更には信号電流が磁気抵抗効果素子（以下、単にＭＲ素子と称する。）に対して垂直方向に流れる垂直通電型（Current Perpendicular to the Plane）ＭＲヘッド(以下、単にＣＰＰ−ＭＲヘッドと称する。)が期待されている。
【０００３】
従来におけるＣＰＰ−ＭＲヘッドの製造方法の一例を図７−１、図７−２及び図８に示す。ここで、図７−１、図７−２は従来におけるＣＰＰ−ＭＲヘッドの製造方法を工程順に示す概略断面図であり、図８は図７−１（ａ）に相当する概略平面図である。
先ず、図７−１（ａ）及び図８に示すように、不図示の基板上に導電材料からなる下部電極１０１を形成し、磁性材料からなるＭＲ膜１０２を膜厚３０ｎｍ程度に堆積した後、下層レジスト１０３ａ及び上層レジスト１０３ｂを順次塗布して２重レジスト層１０３を形成する。そして、上層レジスト１０３ｂ及び下層レジスト１０３ａをリソグラフィーにより加工して開口１０３Ｂ，１０３Ａを形成した後、下層レジスト１０３ａの開口１０３Ａのみのパターンを選択的に細らせるように加工する。
【０００４】
続いて、図７−１（ｂ）に示すように、２重レジスト層１０３をマスクとして、イオンミリングによりＭＲ膜１０２を加工し、図中の中央部にＭＲ素子１１０をパターン形成する。ここで、ＭＲ素子１１０のコア幅Ｗは０．１μｍ程度であり、ＭＲ素子１１０を形成したために形成された溝幅Ｔは数十μｍオーダーである。
【０００５】
続いて、図７−１（ｃ）に示すように、２重レジスト層１０３が形成された状態で、全面に薄い絶縁膜、ここではＡｌ2Ｏ3膜１０４を膜厚１０ｎｍ以下に形成する。Ａｌ2Ｏ3膜１０４は、２重レジスト層１０３の開口１０３Ａ，１０３Ｂ及び加工されたＭＲ膜１０２の内壁面を覆うように成膜される。
【０００６】
続いて、図７−２（ａ）に示すように、Ａｌ2Ｏ3膜１０４上を覆うように、磁区制御膜１０５及びそのキャップ膜であるＴａ膜１０６を順次形成する。
続いて、図７−２（ｂ）に示すように、リフトオフ法により２重レジスト層１０３とＡｌ2Ｏ3膜１０４、磁区制御膜１０５及びＴａ膜１０６の一部とを除去する。このとき、ＭＲ素子１１０の上面が露出した状態とされる。
しかる後、上部電極（不図示）の形成等の工程を経て、ＣＰＰ−ＭＲヘッドを完成させる。
【０００７】
【特許文献１】特開２００３−１２４４４５号公報
【特許文献２】特開２００４−３４２１５４号公報
【特許文献３】特開平９−５１０３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述したＣＰＰ−ＭＲヘッドの製造方法では、ＭＲ膜１０２のコア幅は、２重レジスト層１０３のパターン幅とイオンミリング（又はＲＩＥ）に大きく依存する。リフトオフ・プロセスでは、下層レジスト１０３ａに括れを形成する必要がある等のプロセス上の制約により、安定して得られるコア幅としては０．１μｍ（１００ｎｍ）程度が限界である。即ち従来のリフトオフ・プロセスでは、ＭＲ素子１１０の形状及び大きさのバラツキの抑制が難しく、正確な微細加工が困難となっているという問題がある。更に、リフトオフ法による所謂バリの発生等の問題もあり、安定した素子形状を得ることは極めて困難である。
【０００９】
本発明は、上記の課題に鑑みてなされたものであり、今後の更なる高密度記録化に対応して、徒に工程の煩雑化を招くことなく更なるコア幅の微細化を可能とし、形状及び大きさのバラツキのない所望に微細化された磁気抵抗効果素子を備えた磁気ヘッド及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の磁気ヘッドは、下部電極と、前記下部電極上で、孤立化するように形成された磁気抵抗効果素子と、前記磁気抵抗効果膜の両側において、前記下部電極の上面から前記磁気抵抗効果素子の側面に架けて覆うように形成された絶縁膜と、前記磁気抵抗効果素子の両側において、前記絶縁膜を介して形成された、前記磁気抵抗効果素子の磁区を制御する磁区制御膜と、前記磁気抵抗効果素子上で当該磁気抵抗効果素子と電気的に接続されてなる上部電極とを含み、前記磁気抵抗効果素子の上面である第１の面は、前記磁区制御膜の上面の一部である第２の面と同一高さに又は前記第２の面よりも高く形成されている。
【００１１】
本発明の磁気ヘッドの製造方法は、下部電極と上部電極との間に、磁気抵抗効果素子と、前記上部電極と電気的に接続された、前記磁気抵抗効果素子の磁区を制御する磁区制御膜とを備えてなる磁気ヘッドの製造方法であって、前記下部電極上に、磁気抵抗効果膜と、前記絶縁膜に対して研磨選択性を有する材料からなる第１の膜とを順次形成する工程と、前記第１の膜及び前記磁気抵抗効果膜を、前記下部電極上で孤立化した素子形状に加工し、上面に前記第１の膜を有する前記磁気抵抗効果素子を形成する工程と、前記磁気抵抗効果素子及び前記第１の膜を覆うように、前記下部電極上に絶縁膜を形成する工程と、前記絶縁膜を覆うように前記磁区制御膜を形成する工程と、前記磁区制御膜を覆うように前記絶縁膜に対して研磨選択性を有する材料からなる第２の膜を形成する工程と、前記第１の膜及び前記第２の膜における前記磁気抵抗効果素子の上部以外に相当する第２の部分を共に研磨ストッパーとして、前記第２の膜における前記磁気抵抗効果素子の上部に相当する第１の部分、前記磁区制御膜及び前記絶縁膜を研磨して表面平坦化する工程とを含む。
【発明の効果】
【００１２】
本発明によれば、今後の更なる高密度記録化に対応して、徒に工程の煩雑化を招くことなく更なるコア幅の微細化が可能となり、形状及び大きさバラツキのない所望に微細化された磁気抵抗効果素子を備えた磁気ヘッドが実現する。
【発明を実施するための最良の形態】
【００１３】
−本発明の基本骨子−
本発明では、上記したような問題を抱えるリフトオフ法の代わりに、比較的容易にコア幅の微細化を可能とする化学機械研磨法（Chemical Mechanical Polishing：ＣＭＰ法）を用いることを前提とする。
ここで、図７−１、図７−２及び図８を用いて説明した従来の技術に対応して、リフトオフ法の代わりにＣＭＰ法を適用したＣＰＰ−ＭＲヘッドの製造方法について、図１−１、図１−２及び図２を用いて説明する。
【００１４】
ＣＭＰ法を適用したＣＰＰ−ＭＲヘッドの製造方法としては、例えば特許文献１，２の技術が挙げられる。しかしながらこれらの場合、ＣＭＰ研磨を終了させるための指標がなく、今後のＣＰＰ−ＭＲヘッドにおけるＭＲ素子の微細化の要請を満足させることは困難である。
【００１５】
そこで、先ずはＣＭＰ法を適用したＣＰＰ−ＭＲヘッドの製造方法にＣＭＰ研磨を終了させるための指標を取り入れることについて考察する。
図１−１及び図１−２は、ＣＭＰ法を適用したＣＰＰ−ＭＲヘッドの製造方法の一例を示す概略断面図であり、図２は図１−１（ａ）に相当する概略平面図である。
【００１６】
先ず、図１−１（ａ）及び図２に示すように、不図示の基板上に導電材料からなる下部電極１０１を形成し、磁性材料からなるＭＲ膜１０２を膜厚３０ｎｍ程度に堆積した後、ＭＲ膜１０２上に、後述するＡｌ2Ｏ3に対して十分な研磨選択性を有する（Ａｌ2Ｏ3よりも十分に研磨レートの低い）材料、ここではタンタル（Ｔａ）からなるハードマスク１１１を膜厚３０ｎｍ程度に形成する。
そして、ハードマスク１１１上にレジスト層１１２を塗布形成し、当該レジスト層１１２をリソグラフィーにより加工して開口１１２ａを形成する。
【００１７】
続いて、図１−１（ｂ）に示すように、レジスト層１１２をマスクとしてハードマスク１１１をＲＩＥにより加工し、レジスト層１１２の開口１１２ａの形状に倣ったマスクパターン１１１ａをハードマスク１１１に形成する。
【００１８】
そして、レジスト層１１２を灰化処理等により除去した後、ハードマスク１１１を用いて基板１０１の表面の一部が露出するまでＭＲ膜１０２を加工し、ハードマスク１１１のマスクパターン１１１ａの形状に倣った溝１０２ａをＭＲ膜１０２に形成する。このとき、図中の中央部にはＭＲ素子１１０が形成される。こで、ＭＲ素子１１０のコア幅Ｗは０．１μｍ程度であり、ＭＲ素子１１０を形成したために形成された溝１０２ａの溝幅Ｔは数十μｍオーダーである。
【００１９】
続いて、図１−１（ｃ）に示すように、全面に薄い絶縁膜、ここではＡｌ2Ｏ3膜１０４を膜厚１０ｎｍ以下に形成する。Ａｌ2Ｏ3膜１０４は、加工されたＭＲ膜１０２の内壁面を覆うように成膜される。
【００２０】
続いて、図１−２（ａ）に示すように、Ａｌ2Ｏ3膜１０４上を覆うように、磁区制御膜１０５及びそのキャップ膜１１３を順次形成する。
続いて、図１−２（ｂ）に示すように、ハードマスク１１１を研磨ストッパーとして用い、ＣＭＰ法によりキャップ膜１１３、磁区制御膜１０５及びＡｌ2Ｏ3膜１０４を研磨する。
しかる後、上部電極（不図示）の形成等の工程を経て、ＣＰＰ−ＭＲヘッドを完成させる。
【００２１】
しかしながら、上述のようにＣＰＰ−ＭＲヘッドを作製したところ、以下のような問題が浮上した。
上記したように、ＣＭＰ研磨を終了させるための指標となるハードマスク１１１は、その特性として、Ａｌ2Ｏ3よりも十分に研磨レートの低い材料から形成することを要する。一方、図１−２（ａ）の状態からＣＭＰ研磨が開始されるため、磁区制御膜１０５のキャップ膜１１３がハードマスク１１１のように低い研磨レートのものではＣＭＰ研磨を迅速に進めることができない。この不都合を防止するため、キャップ膜１１３はハードマスク１１１よりも研磨レートの高い材料で形成する必要がある。
【００２２】
このように、キャップ膜１１３をハードマスク１１１と異なる材料で形成しなければならないため、図１−２（ｂ）のようにハードマスク１１１を研磨ストッパーとしてＣＭＰ研磨を終了させる際には、キャップ膜１１３が表面に露出することになる。ここで、キャップ膜１１３の研磨レートがハードマスク１１１のそれよりも高いために、図１−２（ｂ）の破線で示すように研磨パッド表面にたわみが生じ、表面の平坦度が低下するという問題がある。図２に示したように、ハードマスク１１１は表面の大部分を覆うように形成されており、ＣＭＰ研磨時には広範なハードマスク１１１に圧力が言わば分散された状態で印加されるため、当該たわみの状態を制御することは極めて困難であり、所望の表面平坦性を得ることはできない。
【００２３】
本発明者は、ＣＭＰ法を適用するも、簡易な構成で十分な表面平坦性を得るべく鋭意検討した結果、本発明に想到した。
本発明では、ＣＰＰ−ＭＲヘッドを製造するに際して、ＭＲ素子の形成領域以外の領域にＭＲ素子と同材料のパターンが同一面上にないように、ＭＲ素子形成時のレジストパターンを孤立パターンとし、後述の絶縁膜に対して研磨選択性を有する材料からなる第１の膜及びＭＲ膜をエッチングする。レジスト除去後、絶縁膜及び磁区制御膜を形成し、更に絶縁膜に対して研磨選択性を有する材料からなる第２の膜を形成する。そして、第１の膜及び第２の膜におけるＭＲ素子の上部以外に位置する第２の部分を共に研磨ストッパーとして、第２の膜におけるＭＲ素子の上部に位置する第１の部分、磁区制御膜、及び絶縁膜をＣＭＰ研磨して表面平坦化を行なう。
【００２４】
ここで、第１の膜及び第２の膜は、絶縁膜のみならず磁区制御膜との間でも研磨選択性を有する材料で形成することが望ましい。また、第２の膜を形成する際に、第２の部分において、第２の膜の上面が第１の膜の上面以下の高さ且つ第１の膜の下面以上の高さとなる膜厚に、前記第２の膜を形成することが好適である。更には、磁区制御膜を形成する際に、ＭＲ素子の上面のハードマスク上面が、磁区制御膜の上面におけるＭＲ素子の上部以外に相当する部分の研磨ストッパ層上面以上の高さとなる膜厚に、磁区制御膜および研磨ストッパ層を形成することが好適である。
【００２５】
本発明では、ＭＲ素子は孤立パターンの状態に形成されるため、ＣＭＰ研磨時には、ＭＲ素子の形成領域は面積が極めて小さく、当該形成領域に研磨の圧力が集中し、ＭＲ素子の形成部位では極めて高い圧力で研磨が進行する。即ち、第２の膜のＭＲ素子の上部に相当する部分でＣＭＰ研磨の研磨レートが向上するため、敢えて第２の膜を第１の膜と異なる材料で形成する必要がなく、両者を同一材料で形成することができる。従って、孤立パターンを用いない場合におけるＣＭＰ研磨に比べて工程が簡略化されるとともに、スループットが向上する。更にこの場合、当該ＣＭＰ研磨により絶縁膜及び磁区制御膜の少なくとも２種類の膜を研磨する必要があるが、これらの膜質に対応して研磨剤を途中で変更することを要せず、１回の連続的な研磨のみで良い。
【００２６】
この点、特許文献３には、半導体装置の製造方法において、多結晶シリコンのパターン（第１の膜）を覆うようにシリコン酸化膜及び多結晶シリコン膜（第２の膜）を形成し、第１の膜及び第２の膜を研磨ストッパーとしてＣＭＰ研磨する技術が開示されている。しかしながらこの場合、第２の膜の上方における第１の膜の研磨にはコロイダルシリカ系の研磨剤を、シリコン酸化膜には酸化セリウム系の研磨剤を順次用いた２段階のＣＭＰ研磨を行なう旨が明示されており、本発明における圧力集中を利用した１回の連続的なＣＭＰ研磨とは異なる技術である。
【００２７】
更に本発明では、第２の膜におけるＭＲ素子の上部以外に位置する第２の部分は、第２の膜におけるＭＲ素子の上部に位置する第１の部分よりも著しく面積が大きいため、ＣＭＰ研磨の開始部位である第１の部分では上述のように研磨圧力の集中により研磨が速く進行するのに対して、第２の部分では研磨圧力が低下して研磨が遅くなる。同様に、第２の部分は、ＭＲ素子上の第１の膜よりも著しく面積が大きいため、第１の膜では第２の部分よりも研磨圧力が集中し、研磨が速く進行する。即ち、ＣＭＰ研磨時に第１の膜及び第２の部分を共に研磨ストッパーとして用いる場合、実質的には第２の部分が研磨ストッパーとして機能することになる。そこで、第１の膜と第２の膜との形成状態及びＭＲ素子と磁区制御膜との形成状態を上記のように適宜調節することにより、第１の膜及び第２の膜の表面が露出した状態（少なくとも第１の膜上に絶縁膜がなく、第２の膜はその表面が露出した状態）でＣＭＰ研磨を確実に停止させ、表面におけるたわみ等の発生を可及的に抑止した状態で優れた表面平坦性を得ることができる。更にこの場合、上記のように第１の膜及び第２の膜を同一材料（広義には、同一の研磨レートの材料）から形成することで、第１の膜及び第２の膜がより安定に研磨ストッパーとして機能する。従って、当該ＣＭＰ研磨を適宜制御することが可能となり、より確実に平坦性に優れた表面状態が実現する。その結果、更なるコア幅の微細化を可能とし、形状及び大きさのバラツキのない所望に微細化されたＭＲ素子を備えたＣＰＰ−ＭＲヘッドを得ることができる。
【００２８】
−本発明を適用した具体的な実施形態−
以下、本発明の具体的な実施形態として、本実施形態では、ＣＰＰ−ＭＲヘッド及びその製造方法について、図面を参照しながら詳細に説明する。ここでは便宜上、ＣＰＰ−ＭＲヘッドの構成をその製造方法と共に述べる。
図３−１及び図３−２は、本実施形態によるＣＭＰ法を適用したＣＰＰ−ＭＲヘッドの製造方法の一例を示す概略断面図であり、図４は図３−１（ｂ）に相当する概略平面図である。
【００２９】
先ず、図３−１（ａ）に示すように、基板１上に磁気シールド層を兼ねる下部電極２、エッチング耐性膜３、ＭＲ膜４、ＭＲキャップ膜５、及び第１の膜６を順次形成する。
詳細には、先ず、例えば（ＡｌＴｉＣ）からなる基板１上に導電材料、例えばＮｉＦｅからなる下部電極２を、例えばスパッタ法により膜厚１．５μｍ程度に形成する。
【００３０】
次に、下部電極膜２上に、所定のエッチングガスでは後述するＭＲ膜４及びＭＲキャップ膜５に対して十分なエッチング選択性を有する（所定のエッチング条件下ではＭＲ膜４及びＭＲキャップ膜５よりも十分にエッチングレートの低い）導電材料、ここではタンタル（Ｔａ）からなるエッチング耐性膜３を、例えばスパッタ法により膜厚３０ｎｍ程度に堆積する。
【００３１】
次に、エッチング耐性膜３上に、磁性材料、例えばＴＭＲ膜であるＭＲ膜４を例えばスパッタ法により膜厚２５ｎｍ程度に堆積する。
次に、ＭＲ膜４上に、導電材料、ここではルテニウム（Ｒｕ）からなるＭＲキャップ膜５、例えばスパッタ法により膜厚５ｎｍ程度に堆積する。
【００３２】
次に、ＭＲキャップ膜５上に、所定のエッチング条件下ではＭＲ膜４及びＭＲキャップ膜５に対して十分なエッチング選択性を有する（所定のエッチングガスではＭＲ膜４及びＭＲキャップ膜５よりも十分にエッチングレートの低い）とともに、後述する絶縁膜７の絶縁材料及び磁区制御膜８の導電材料の双方に対して十分な研磨選択性を有する（絶縁膜７の絶縁材料及び磁区制御膜８の導電材料よりも十分に研磨レートの低い）材料、ここではタンタル（Ｔａ）からなり、エッチング耐性膜及び研磨耐性膜として機能する第１の膜６を膜厚（30nm）程度に形成する。
【００３３】
続いて、図３−１（ｂ）及び図４に示すように、素子形状のレジストパターン１１を形成する。
詳細には、第１の膜６上にレジストを塗布し、リソグラフィーにより当該レジストを素子形状に加工して、第１の膜６上で素子形状のみの微細な孤立パターンとなるレジストパターン１１を形成する。
【００３４】
続いて、図３−１（ｃ）に示すように、第１の膜６を加工する。
詳細には、レジストパターン１１をマスクとして用いて第１の膜６を反応性イオンエッチング（ＲＩＥ）により加工する。当該ＲＩＥは、エッチング条件として、エッチングガスにＣＦ4／Ａｒを用い、バイアスを２００Ｗ、ソースを２０Ｗ、ガス圧を１．５Ｐａとする。ここで、エッチングレートは、第１の膜６のＴａが０．８５ｎｍ／秒、ＭＲキャップ膜５のＲｕが０．０７ｎｍ／秒であり、両者のエッチング選択比は約１２であるため、第１の膜６のみを選択的にエッチング加工することができる。
【００３５】
続いて、図３−１（ｄ）に示すように、ＭＲキャップ膜５及びＭＲ膜４を加工する。
詳細には、レジストパターン１１を灰化処理等により除去した後、第１の膜６をハードマスクとして用い、エッチング耐性膜３をエッチングストッパーとして用いて、ＭＲキャップ膜５及びＭＲ膜４をＲＩＥにより加工する。このとき、ＭＲ素子の形成領域外にＭＲ素子と同材料のパターンが同一面上に形成されないように、ＭＲキャップ膜５及びＭＲ膜４が素子形状に加工され、上面にＭＲキャップ膜５を備えたＭＲ素子１０が孤立パターンとして形成される。当該ＲＩＥは、エッチング条件としては、エッチングガスにＣＯ／ＮＨ3を用い、バイアスを８００Ｗ、ソースを２００Ｗ、ガス圧を０．２Ｐａとする。ここで、エッチングレートは、第１の膜６及びエッチング耐性膜３のＴａが０．０３６ｎｍ／秒、ＭＲキャップ膜５のＲｕが０．２５ｎｍ／秒であり、両者のエッチング選択比は約７であるため、第１の膜６がエッチングマスクとして十分に機能して残存するとともに、エッチング耐性膜３でエッチングを正確に停止させることができる。
【００３６】
続いて、図３−２（ａ）に示すように、絶縁膜７、磁区制御膜８、及び第２の膜９を順次形成する。
詳細には、先ず、ＭＲ素子１０、ＭＲキャップ膜５及び第１の膜６からなる構造物を覆うように、エッチング耐性膜３上に絶縁材料、ここではＡｌ2Ｏ3を例えばスパッタ法により膜厚８ｎｍ程度に堆積し、絶縁膜７を形成する。
【００３７】
次に、絶縁膜７上に、磁区制御膜、ここではＣｏ−Ｃｒ−Ｐｔを例えばスパッタ法により膜厚２５ｎｍ程度に堆積し、磁区制御膜８を形成する。この磁区制御膜８は、ＭＲ素子１０の磁区を適宜制御するためのものである。
次に、磁区制御膜８に、絶縁膜７の絶縁材料及び磁区制御膜８の導電材料の双方に対して十分な研磨選択性を有する（絶縁膜７の絶縁材料及び磁区制御膜８の導電材料よりも十分に研磨レートの低い）材料、ここではタンタル（Ｔａ）からなり、エッチング耐性膜及び研磨耐性膜として機能する第２の膜９を膜厚１０ｎｍ程度に形成する。
【００３８】
図３−２（ａ）では、ＭＲキャップ膜５上のハードマスク６と、磁区制御膜８におけるＭＲ素子１０の上部以外に位置する部分の第２の膜９とは、同一膜厚及び同一高さとなるように図示しているが、以下のように両者の関係を規定しても良い。
即ち、図５（ａ）（ＭＲ素子１０及び絶縁膜７から上層部分のみを表示する。）に示すように、磁区制御膜８上の第２の膜９を形成する際に、ＭＲキャップ膜５上の第１の膜６の上面６ａが第２の膜９におけるＭＲ素子１０の上部以外に位置する上面９ａ以上の高さとなる膜厚に設定し、磁区制御膜８及び第２の膜９を形成する。図５（ａ）には、上面６ａと上面９ａとの高さの差をｈ1と表示する。
【００３９】
ここで、ＭＲキャップ膜５上における第１の膜６の上面６ａが磁区制御膜８上の第２の膜９におけるＭＲ素子１０の上部以外に位置する上面９ａ以上の高さとなる膜厚に磁区制御膜８および第２の膜９を形成することにより、例えば、第２の膜９ａにより研磨が停止するまでに絶縁膜７が確実に研磨され、ＭＲ素子上の第１の膜６が確実に露出し、ＭＲ素子と上部電極１２との確実な電気的接続を図ることができる、という優れた効果を奏する。
【００４０】
更に、以下のように両者の関係を規定しても良い。
即ち、図５（ｂ）（ＭＲ素子１０及び絶縁膜７から上層部分のみを表示する。）に示すように、第２の膜９を形成する際に、第２の膜９におけるＭＲ素子１０の上部以外に位置する第２の部分Ｂにおいて、第２の膜９の上面９ａが第１の膜６の上面６ａ以下の高さ且つ第１の膜６の下面６ｂ以上の高さとなる膜厚に設定し、第２の膜９を形成する。この場合、ＭＲ素子１０上の第１の膜６は、ＭＲ膜４等のエッチング時における膜減り分を加味して初期膜厚が決定されることになる。図５（ｂ）には、上面９ａと上面６ａとの高さの差をｈ2、上面９ａと下面６ｂとの高さの差をｈ3と表示する。
【００４１】
なお、ＭＲ素子１０及びＭＲキャップ膜５を一体として「ＭＲ素子」とすれば、上記したＭＲキャップ膜５と磁区制御膜８との高さの関係に代わって、「ＭＲ素子」と磁区制御膜８との高さの関係として規定されることになる。
また、ＭＲ素子１０上にＭＲキャップ膜５を設けない場合には、上記したＭＲキャップ膜５と磁区制御膜８との高さの関係に代わって、ＭＲ素子１０と磁区制御膜８との高さの関係として規定されることになる。
【００４２】
続いて、図３−２（ｂ）に示すように、ＣＭＰ法により、第２の膜９におけるＭＲ素子１０の上部に位置する第１の部分Ａ、磁区制御膜８及び絶縁膜７を研磨して表面平坦化する。
詳細には、第２の膜９の第２の部分Ｂを研磨ストッパーとして用い、第２の膜９におけるＭＲ素子１０の上部に位置する第１の部分Ａ、磁区制御膜８及び絶縁膜７を、１回の研磨で連続的に表面平坦化する。
【００４３】
ここで、当該ＣＭＰ研磨において、先ず第１の部分Ａの面積が第２の部分Ｂの面積に比べて非常に小さく、研磨圧力が集中することで第１の部分Ａが比較的速い研磨レートで研磨される。研磨が進行し、ＭＲ素子１０上の第１の膜６が露出し、第１の膜６の表面が第２の部分Ｂの表面と同一面になったところで研磨が停止する。本実施形態では、第１の膜６は第２の膜９と同一材料（共にＴａ）であるが、第１の膜６の上面が第２の膜９の上面よりも高いため、研磨圧力の集中により第１の膜６と第２の膜９とが同一面になるまで研磨が進行することになる。
【００４４】
上記のＣＭＰ研磨が終了した図３−２（ｂ）の状態における各膜の仕上がり膜厚の一例を、以下の表１に示す。表１において、ＭＲ素子１０の形成部位を素子領域、それ以外の部位を素子領域外とする。第１の膜６は、ＭＲ膜４のエッチングマスクとなるために膜減りが生じることと、第２の膜９の形成時に、上述したような高さの関係を満たすこととを勘案し、初期膜厚が設定される。また、エッチング耐性膜３は、ＭＲ膜４等のエッチング時にオーバーエッチ分だけ（ここでは１ｎｍ程度）膜減りが生じる。
【００４５】
【表１】
2008192268.tif 000003
【００４６】
続いて、図３−２（ｃ）に示すように、上部電極１２を形成する。
詳細には、上記のＣＭＰ研磨により平坦化された表面上に、導電材料、例えば（NiFe）からなる上部電極１２を、例えばスパッタ法により膜厚１．５μｍ程度に形成し、本実施形態のＣＰＰ−ＭＲヘッドを完成させる。上記の平坦化された表面では、第２の膜９の表面（場合によっては、ＭＲキャップ膜５の表面）が露出しており、上部電極１２を形成することにより、下部電極２、ＭＲ素子１０及び上部電極１２が導通する。
【００４７】
以上説明したように、本実施形態によれば、今後の更なる高密度記録化に対応して、徒に工程の煩雑化を招くことなく更なるコア幅の微細化が可能となり、形状及び大きさバラツキのない所望の寸法に微細化されたＭＲ素子１０を備えたＣＰＰ−ＭＲヘッドが実現する。
【００４８】
−変形例−
以下、本実施形態の変形例について説明する。この変形例では、本実施形態と同様にＣＰＰ−ＭＲヘッド及びその製造方法について説明するが、製造プロセスの一部が異なる点で本実施形態と相違する。
図６は、本実施形態の変形例によるＣＭＰ法を適用したＣＰＰ−ＭＲヘッドの製造方法の主要工程のみを示す概略断面図である。
【００４９】
本例では、先ず、本実施形態と同様に、図３−１（ａ）〜（ｄ）及び図３−２（ａ），（ｂ）で示す各工程を実行する。
続いて、図６（ａ）に示すように、第１の膜６及び第２の膜９を除去する。
詳細には、図３−２（ｂ）のようにＣＭＰ研磨により表面平坦化された状態において、研磨ストッパーとして用いた第１の膜６及び第２の膜９をウェットエッチング又はドライエッチングにより除去する。
【００５０】
本例では、上記のように第１の膜６及び第２の膜９を除去するため、第１の膜６及び第２の膜９の材料として敢えて導電材料に限定する必要はない。即ち、第１の膜６及び第２の膜９の材料としては、絶縁膜７の絶縁材料及び磁区制御膜８の導電材料に対して十分な研磨選択性を有する（絶縁膜７の絶縁材料及び磁区制御膜８の導電材料よりも十分に研磨レートの低い）材料であれば良く、絶縁材料、例えばＤＬＣ等を用いることもできる。
【００５１】
続いて、図６（ｂ）に示すように、上部電極１２を形成する。
詳細には、上記のＣＭＰ研磨により平坦化された表面上に、導電材料、例えば（NiFe）からなる上部電極１２を、例えばスパッタ法により膜厚１．５μｍ程度に形成し、本実施形態のＣＰＰ−ＭＲヘッドを完成させる。上記の平坦化された表面では、第１の膜６及び第２の膜９が除去されてＭＲキャップ膜５の表面が露出しており、上部電極１２を形成することにより、下部電極２、ＭＲ素子１０及び上部電極１２が導通する。また、上記の平坦化された表面では、エッチング耐性膜３及びＭＲ素子１０の側面と絶縁膜７を介して存する磁区制御膜８の一部が露出しており、上部電極１２を形成することにより、磁区制御膜８と上部電極１２が電気的に接続される。
【００５２】
以上説明したように、本例によれば、今後の更なる高密度記録化に対応して、徒に工程の煩雑化を招くことなく更なるコア幅の微細化が可能となり、形状及び大きさバラツキのない所望に微細化されたＭＲ素子１０を備えたＣＰＰ−ＭＲヘッドが実現する。更に、ＣＭＰ研磨を行なう際に研磨ストッパーとして用いる第１の膜６及び第２の膜９の材料選択の余地が広がる。
【００５３】
以下、本発明の諸態様について、付記としてまとめて記載する。
【００５４】
（付記１）下部電極と、
前記下部電極上で、孤立化するように形成された磁気抵抗効果素子と、
前記磁気抵抗効果膜の両側において、前記下部電極の上面から前記磁気抵抗効果素子の側面に架けて覆うように形成された絶縁膜と、
前記磁気抵抗効果素子の両側において、前記絶縁膜を介して形成された、前記磁気抵抗効果素子の磁区を制御する磁区制御膜と、
前記磁気抵抗効果素子上で当該磁気抵抗効果素子と電気的に接続されてなる上部電極と
を含み、
前記磁気抵抗効果素子の上面である第１の面は、前記磁区制御膜の上面の一部である第２の面と同一高さに又は前記第２の面よりも高く形成されていることを特徴とする磁気ヘッド。
【００５５】
（付記２）前記第１の面上に設けられ、前記絶縁膜に対して研磨選択性を有する導電材料からなる第１の膜と、
前記第２の面上に設けられ、前記絶縁膜に対して研磨選択性を有する導電材料からなる第２の膜と
を更に含み、
前記第１の膜の表面と前記第２の膜の表面とが同一高さに平坦化されてなることを特徴とする請求項１に記載の磁気ヘッド。
【００５６】
（付記３）前記第１の膜は、前記磁気抵抗効果素子に対してエッチング選択性を有する導電材料からなることを特徴とする請求項２に記載の磁気ヘッド。
【００５７】
（付記４）前記第１の膜と前記第２の膜とが同一材料からなることを特徴とする請求項２又は３に記載の磁気ヘッド。
【００５８】
（付記５）前記下部電極の表面に形成された、前記磁気抵抗効果素子に対してエッチング選択性を有する導電材料からなる第３の膜を更に含み、
前記下部電極上に前記第３の膜を介して前記磁気抵抗効果素子が形成されていることを特徴とする請求項１〜４のいずれか１項に記載の磁気ヘッド。
【００５９】
（付記６）下部電極と上部電極との間に、磁気抵抗効果素子と、前記磁気抵抗効果素子の磁区を制御する磁区制御膜とを備えてなる磁気ヘッドの製造方法であって、
前記下部電極上に、磁気抵抗効果膜と、前記絶縁膜に対して研磨選択性を有する材料からなる第１の膜とを順次形成する工程と、
前記第１の膜及び前記磁気抵抗効果膜を、前記下部電極上で孤立化した素子形状に加工し、上面に前記第１の膜を有する前記磁気抵抗効果素子を形成する工程と、
前記磁気抵抗効果素子及び前記第１の膜を覆うように、前記下部電極上に絶縁膜を形成する工程と、
前記絶縁膜を覆うように前記磁区制御膜を形成する工程と、
前記磁区制御膜を覆うように前記絶縁膜に対して研磨選択性を有する材料からなる第２の膜を形成する工程と、
前記第１の膜及び前記第２の膜における前記磁気抵抗効果素子の上部以外に相当する第２の部分を共に研磨ストッパーとして、前記第２の膜における前記磁気抵抗効果素子の上部に相当する第１の部分、前記磁区制御膜及び前記絶縁膜を研磨して表面平坦化する工程と
を含むことを特徴とする磁気ヘッドの製造方法。
【００６０】
（付記７）前記第２の膜を形成する工程において、前記第２の部分において、前記第２の膜の上面が前記第１の膜の上面以下の高さ且つ前記第１の膜の下面以上の高さとなる膜厚に、前記第２の膜を形成することを特徴とする請求項６に記載の磁気ヘッドの製造方法。
【００６１】
（付記８）前記第１の膜は、前記磁気抵抗効果膜に対してエッチング選択性を有する材料からなることを特徴とする請求項６又は７に記載の磁気ヘッドの製造方法。
【００６２】
（付記９）前記第１の膜及び前記第２の膜は、前記絶縁膜及び前記磁区制御膜に対して研磨選択性を有する導電材料からなることを特徴とする請求項６〜８のいずれか１項に記載の磁気ヘッドの製造方法。
【００６３】
（付記１０）前記第１の膜及び前記第２の膜は、同一材料からなることを特徴とする請求項６〜９のいずれか１項に記載の磁気ヘッドの製造方法。
【００６４】
（付記１１）前記表面平坦化の後、前記第１の膜及び前記第２の膜を除去する工程と、
前記磁気抵抗効果素子及び前記磁区制御膜を覆うように、前記上部電極を形成する工程と
を更に含むことを特徴とする請求項６〜１０のいずれか１項に記載の磁気ヘッドの製造方法。
【００６５】
（付記１２）前記第１の膜と前記第２の膜とが導電材料からなり、
前記表面平坦化の後、前記第１の膜及び前記第２の膜を残した状態で、前記磁気抵抗効果素子及び前記磁区制御膜を覆うように、前記上部電極を形成する工程を更に含むことを特徴とする請求項６〜１０のいずれか１項に記載の磁気ヘッドの製造方法。
【００６６】
（付記１３）前記下部電極を形成した後、前記磁気抵抗効果膜を形成する前に、前記下部電極の表面に、前記磁気抵抗効果膜に対してエッチング選択性を有する導電材料からなる第３の膜を形成する工程を更に含み、
前記磁気抵抗効果膜を加工する際に、前記第３の膜をエッチングストッパーとして用いることを特徴とする請求項６〜１３のいずれか１項に記載の磁気ヘッドの製造方法。
【図面の簡単な説明】
【００６７】
【図１−１】リフトオフ法の代わりにＣＭＰ法を適用したＣＰＰ−ＭＲヘッドの製造方法の一例を示す概略断面図である。
【図１−２】図１−１に引き続き、リフトオフ法の代わりにＣＭＰ法を適用したＣＰＰ−ＭＲヘッドの製造方法の一例を示す概略断面図である。
【図２】図１−１（ａ）に相当する概略平面図である。
【図３−１】本実施形態によるＣＭＰ法を適用したＣＰＰ−ＭＲヘッドの製造方法の一例を示す概略断面図である。
【図３−２】図３−１に引き続き、本実施形態によるＣＭＰ法を適用したＣＰＰ−ＭＲヘッドの製造方法の一例を示す概略断面図である。
【図４】図３−１（ｂ）に相当する概略平面図である。
【図５】ＭＲキャップ膜と磁区制御膜との高さの関係、及び第１の膜と第２の膜との高さの関係を説明するための模式図である。
【図６】本実施形態の変形例によるＣＭＰ法を適用したＣＰＰ−ＭＲヘッドの製造方法の主要工程のみを示す概略断面図である。
【図７−１】従来におけるＣＰＰ−ＭＲヘッドの製造方法の一例を示す概略断面図である。
【図７−２】図７−１に引き続き、従来におけるＣＰＰ−ＭＲヘッドの製造方法の一例を示す概略断面図である。
【図８】図７−１（ａ）に相当する概略平面図である。
【符号の説明】
【００６８】
１  基板
２  下部電極
３  エッチング耐性膜、
４  ＭＲ膜
５  ＭＲキャップ膜
６  第１の膜
７  絶縁膜
８  磁区制御膜
９  第２の膜
１０  ＭＲ素子
１１  レジストパターン
１２  上部電極
【図１−１】
2008192268.tif 000004
【図１−２】
2008192268.tif 000005
【図２】
2008192268.tif 000006
【図３−１】
2008192268.tif 000007
【図３−２】
2008192268.tif 000008
【図４】
2008192268.tif 000009
【図５】
2008192268.tif 000010
【図６】
2008192268.tif 000011
【図７−１】
2008192268.tif 000012
【図７−２】
2008192268.tif 000013
【図８】
2008192268.tif 000014