(57)【要約】【課題】  ＤＵＴへの電圧印加の際に生じる切換スイッチによる電圧降下、漏れ電流、スパイクを軽減し、電流測定回路を簡略化することのできる電圧印加電流測定回路を提供する。【解決手段】  ＤＵＴの端子の電圧をセンスアンプ４で検出し、検出される電圧が設定電圧Vsと平衡するようにＤＵＴ端子の電圧をフォースアンプ２で制御し、ＤＵＴ端子に流れる電流Ioutを測定する電圧印加電流測定回路において、フォースアンプ２の出力電圧に対応した電流をＤＵＴ端子に出力する電圧電流変換回路９と、電圧電流変換回路９の入力電圧Vinに基づいてＤＵＴ端子に流れる電流を測定する電流測定手段１０とを備えたことを特徴とする。【選択図】  図１
2008232636.tif 000002
【特許請求の範囲】
【請求項１】
センスアンプで検出されるＤＵＴ端子の電圧が設定電圧と平衡するようにフォースアンプで制御し、前記ＤＵＴ端子に流れる電流を測定する電圧印加電流測定回路において、
前記フォースアンプの出力電圧に対応した電流を前記ＤＵＴ端子に出力する電圧電流変換回路と、
該電圧電流変換回路の入力電圧に基づいて前記ＤＵＴ端子に流れる電流を測定する電流測定回路と
を備えたことを特徴とする電圧印加電流測定回路。
【請求項２】
前記電圧電流変換回路の利得設定抵抗を変更することにより電流測定レンジを変更する
ことを特徴とする請求項１記載の電圧印加電流測定回路。
【請求項３】
前記電流測定回路はＡＤ変換器
を備えたことを特徴とする請求項１又は請求項２記載の電圧印加電流測定回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体試験装置の電圧印加電流測定回路において、特に電流測定手段の改善に関する。
【背景技術】
【０００２】
図４は従来の半導体試験装置における電圧印加電流測定回路の構成例を示す構成回路図である。電圧設定用Ｄ／Ａ変換器１は、入力される試験信号データを設定電圧Ｖｓに変換する。抵抗Ｒ１と抵抗Ｒ２は電圧印加電流測定回路の電圧利得（ゲイン）を設定するための電圧利得設定抵抗で、抵抗Ｒ１の一端がＤＡ変換器１の出力端子に接続される。フォースアンプ２は演算増幅器（Ａ１）などを用いた反転増幅器からなり、その反転入力端子が抵抗Ｒ１の他端に接続され、その非反転入力端子がコモンに接続される。キャパシタＣ１は積分用で、フォースアンプ２の反転入力端子と出力端子の間に接続される。電圧バッファ３は演算増幅器（Ａ２）からなり、その非反転入力端子がフォースアンプ２の出力端子に接続され、反転入力端子と出力端子が接続されている（ユニティゲインフィードバック）。抵抗Ｒｍは電流測定抵抗で、その一端が電圧バッファ３の出力端子に接続され、その他端がＤＵＴの端子に接続される。センスアンプ４は演算増幅器（Ａ３）からなる電圧バッファで、その非反転入力端子が電流測定抵抗の他端（及びＤＵＴ端子）に接続され、反転入力端子と出力端子が接続されている（ユニティゲインフィードバック）。抵抗Ｒ２はその一端がセンスアンプ４の出力端子に接続され、その他端がフォースアンプ２の反転入力端子に接続される。
【０００３】
図４の装置の動作を以下に説明する。テストプログラムによるＴＥＳＴ命令があると、ＤＵＴの電源がパワーオンにされ、その後テストパターン走行が開始され、テストパターン走行後、ＤＵＴの電源がオフにされる。ＤＵＴ電源の設定電圧データＤｓはＤ／Ａ変換器１で設定電圧Ｖｓに変換される。フォースアンプ２は、ユニティゲインの電圧バッファ３及び電流測定抵抗Ｒｍを介して、センスアンプ４で検出されるＤＵＴ端子の電圧が、設定電圧ＶｓのＲ２／Ｒ１倍となるようにフィードバック制御する。このときＤＵＴに流れる端子電流は、電流測定抵抗Ｒｍにより電圧に変換され、その両端の電圧が差動増幅回路で取り出され、ＡＤ変換器等で測定データに変換される。上記の構成により、所定の試験電圧をＤＵＴ端子に印加し（電圧印加）、このときの端子電流を測定する（電流測定）こと、すなわち電圧印加電流測定を行うことができる。
【０００４】
しかしながら、電圧印加電流測定における電流測定範囲は微小電流から大電流まで幅広いので、１つの電流測定抵抗Ｒｍで全ての測定範囲をカバーすることはできない。図５は図４の電流測定抵抗Ｒｍと差換えることにより、電流レンジを複数持たせることができるようにした電流測定回路を示す部分構成回路図である。端子５は電圧バッファ３の出力端子が接続される一方の入力端子、端子６はＤＵＴの端子及びセンスアンプ４の非反転入力端子に接続される他方の入力端子である。電流測定抵抗Ｒｍ1，Ｒｍ2，Ｒｍ3は異なる値を有し、その各一端が入力端子５に接続される。切換スイッチＳＷ１，ＳＷ２，ＳＷ３は、リレーやＦＥＴなどからなり、その各一端が電流測定回路Ｒｍ1，Ｒｍ2，Ｒｍ3の各他端に接続され、その各他端が入力端子６に接続される。差動増幅回路７はその非反転入力端子が端子５に接続し、その反転入力端子が端子６に接続される。ＡＤ変換器８はその入力端子に差動増幅回路７の出力端子が接続される。
【０００５】
図５の電流測定回路の動作を次に説明する。まず、電圧印加電流測定における電流測定範囲に合わせて複数の電流測定抵抗Ｒｍ1，Ｒｍ2，Ｒｍ3を切り換える。すなわち、切換スイッチＳＷ１，ＳＷ２，ＳＷ３のいずれかをオンにすることにより、電流測定抵抗Ｒｍ1，Ｒｍ2，Ｒｍ3のいずれかが選択される。選択された電流測定抵抗によって決まる電流測定レンジに属するＤＵＴの端子電流は電圧に変換され、その両端の電圧が差動増幅回路７で取り出され、ＡＤ変換器８で測定データに変換される。
【０００６】
半導体試験装置の電圧印加電流測定回路に関連する先行技術文献としては次のようなものがある。
【０００７】
【特許文献１】特開２００３−５７２７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従来の電圧印加電流測定回路の場合、電流測定抵抗を出力ラインに直接挿入する必要があり、電流測定抵抗である程度の電圧を発生させないと精度良く電圧を測定できないが、これが負荷電流変化に対して出力電圧の不安定要素ともなり、コモンモード成分により電源電圧に対する余裕度が少ないことなどから、１〜２Ｖ程度が限界であった。
【０００９】
また、切換スイッチを出力ラインに直接挿入する必要があり、切換スイッチのオン抵抗により生じる不要な電圧降下や、大きな電力を切り換えることによる動作時間の遅延やスパイクの発生などが問題となっていた。
【００１０】
また、複数スイッチ間で微小な漏れ電流が生じ、これが誤差を発生させるという問題もあった。
【００１１】
また、電流測定抵抗にコモンモード成分が乗っており、これを排除するため電流測定回路に高価な差動回路を用いる必要があった。
【００１２】
本発明はこのような課題を解決しようとするもので、ＤＵＴへの電圧印加の際に生じる、切換スイッチによる電圧降下、漏れ電流、スパイクを軽減し、電流測定回路を簡略化することのできる電圧印加電流測定回路を提供することを目的とする。
【課題を解決するための手段】
【００１３】
このような課題を達成するために、本発明のうち請求項１記載の発明に係る電圧印加電流測定回路は、
センスアンプで検出されるＤＵＴ端子の電圧が設定電圧と平衡するようにフォースアンプで制御し、前記ＤＵＴ端子に流れる電流を測定する電圧印加電流測定回路において、
前記フォースアンプの出力電圧に対応した電流を前記ＤＵＴ端子に出力する電圧電流変換回路と、
該電圧電流変換回路の入力電圧に基づいて前記ＤＵＴ端子に流れる電流を測定する電流測定回路と
を備えたことを特徴とする。
【００１４】
請求項２記載の発明は、
請求項１記載の電圧印加電流測定回路において、
前記電圧電流変換回路の利得設定抵抗を変更することにより電流測定レンジを変更する
ことを特徴とする。
【００１５】
請求項３記載の発明は、
請求項１又は請求項２記載の電圧印加電流測定回路において、
前記電流測定手回路はＡＤ変換器
を備えたことを特徴とする。
【発明の効果】
【００１６】
以上説明したことから明らかなように、本発明によれば、センスアンプで検出されるＤＵＴ端子の電圧が設定電圧と平衡するようにフォースアンプで制御し、前記ＤＵＴ端子に流れる電流を測定する電圧印加電流測定回路において、前記フォースアンプの出力電圧に対応した電流を前記ＤＵＴ端子に出力する電圧電流変換回路と、該電圧電流変換回路の入力電圧に基づいて前記ＤＵＴ端子に流れる電流を測定する電流測定回路とを備えたことにより、出力ラインに電流測定抵抗を入れずに電流測定を行うことができるので、ＤＵＴへの電圧印加の際に生じる切換スイッチによる電圧降下、漏れ電流、スパイクを軽減し、電流測定回路を簡略化することのできる電圧印加電流測定回路を提供することができる。
【発明を実施するための最良の形態】
【００１７】
以下本発明の実施の形態について図面を用いて詳細に説明する。
【００１８】
図１は本発明の実施の形態に係る電圧印加電流測定回路の一実施例を示す構成回路図である。図３と同じ部分は同一の記号を付して重複する説明を省略する。電圧電流変換回路（以下ＶＩ変換器と呼ぶ）９はＶ-Ｉ相関関係が既知の電圧制御電流源で、その電圧入力端子にフォースアンプ２の出力端子が接続され、電流出力端子がＤＵＴの端子及びセンスアンプ４の非反転入力端子に接続される。電圧バッファ１０１はその非反転入力端子にフォースアンプ２の出力端子が接続され、反転入力端子が出力端子に接続される（ユニティゲインフィードバック）。ＡＤ変換器１０２はその入力端子に電圧バッファ１０１の出力端子が接続される。ここで、電圧バッファ１０１及びＡＤ変換器１０２は電圧電流変換回路９の入力電圧に基づいてＤＵＴの端子電流を測定する電流測定回路１０を構成する。
【００１９】
図１の電圧印加電流測定回路の動作を以下に説明する。フォースアンプ２はその反転／非反転入力端子間の誤差電圧がゼロとなるようにＶＩ変換器９の入力電圧Vinを制御する。例えば，ＶＩ変換器９の出力電流Ioutの供給が増加することで出力電圧Voutが低下すると、ＶＩ変換器９の出力電流を増加させるように動作し，逆に出力電流Ioutの供給が減少することで出力電圧Voutが増加すると、ＶＩ変換器９の出力電流Ioutを低下させるように動作する。フォースアンプ２の両入力端子間の誤差電圧がゼロに制御されたとき、ＤＵＴの端子電圧は−（Ｒ２／Ｒ１）・Ｖｓとなる。ところで、ＶＩ変換器９のＶ-Ｉ相関関係（VinとIoutとの相関関係）は既知であるから、結果として，ＶＩ変換器９の入力電圧Ｖinを測定することで出力電流Ioutを知ることができる。すなわち、ＶＩ変換器９の入力電圧Ｖinは電圧バッファ１０１を介してＡＤ変換器１０２で電流測定データに変換される。
【００２０】
図２は図１の電圧印加電流測定回路におけるＶＩ変換器９の具体的構成例を示す要部構成回路図である。入力部９３はＶＩ変換器９のゲイン（利得）を設定するための利得設定回路である。入力部９３の入力端子９１，９２間にフォースアンプ２の出力電圧がＶＩ変換器９の入力電圧Vinとして入力される。演算増幅器９３１はその非反転入力端子が入力端子９１に接続され、演算増幅器９３２はその非反転入力端子が入力端子９２に接続される。演算増幅器９３１，９３２の各出力端子と各反転入力端子の間には帰還抵抗Rfが接続され、２つの反転入力端子の間には利得設定抵抗Rgが接続される。
【００２１】
差動増幅回路９４は演算増幅器９４１と４つの等しい抵抗Ｒから構成される。演算増幅器９４１の出力端子とＤＵＴ端子の間に接続される電流検出抵抗RsのＤＵＴ端子側に生じる電圧Voutはユニティゲインの電圧バッファ９５を介してフィードバックされ、電流検出抵抗Rsの電圧降下が入力部９３の出力電圧とバランスするように構成されている。
【００２２】
図２のＶＩ変換器９の動作を次に説明する。出力電流Ioutにより電流検出抵抗Rsの両端に生じる電圧は，差動増幅回路９４により、入力部９３から出力される電圧と等しくなるようにフィードバック制御されるので、ＶＩ変換器９の出力電流Ioutと制御電圧（電流測定電圧）Vinとの間には次式に示す関係がある。
Iout＝（１＋２・Rf／Rg）・Vin／Rs      （１）
（１）式の関係を用いて、電流測定回路１０においてＶＩ変換器９の入力電圧Vinから出力電流Ioutを算出することができる。
【００２３】
上記のような構成の半導体試験装置によれば、出力電流測定をＶＩ変換器９の入力電圧を介して行うことにより、従来技術の出力電圧依存がなくなり、コモンモード成分がない部位で測定を行うことができるので、測定回路をシングルエンド回路とし、簡素化することができる。例えば、差動増幅回路９４として、基準電位を自身の出力端とする回路を使用することができる。
【００２４】
また、検出電圧の大きさに関する従来の制約が緩和され、Ｖ-Ｉ相関関係を適当に設定することにより、十分な精度の測定電圧を得ることができる。
【００２５】
なお、レンジ変更を行う必要がない場合は、ＶＩ変換器９から入力部９３を省略し、入力電圧Vinを差動増幅回路９４に直接印加してもよい。
【００２６】
また、電流測定回路１０において、ＶＩ変換器９のＶ-Ｉ相関関係をテーブル化した変換テーブルをメモリ内に格納し、ＡＤ変換器１０の出力に対応した電流データを変換テーブルから読み出すようにすれば、ＶＩ変換器９の特性を補正した高精度な電流測定を行うことができる。
【００２７】
図３は図１及び図２からなる実施例の変形例を示す構成回路図で、入力部９３の代わりに電流レンジを複数持たせることができるようにした入力部９３Ａを示す。図２の入力部９３と同じ部分は同一の記号を付して重複する説明は省略する。利得設定抵抗Ｒｇ1，Ｒｇ2，Ｒｇ3は異なる値を有し、その各一端が演算増幅器９３２の反転入力端子に接続される。切換スイッチＳＷ１，ＳＷ２，ＳＷ３は、リレーやＦＥＴなどからなり、その各一端が。利得設定抵抗Ｒｇ1，Ｒｇ2，Ｒｇ3の各他端に接続され、その各他端が演算増幅器９３１の反転入力端子に接続される。
【００２８】
図３の入力部９３１の動作を次に説明する。まず、電圧印加電流測定における電流測定範囲に合わせて複数の利得設定抵抗Ｒｇ1，Ｒｇ2，Ｒｇ3を切り換える。すなわち、切換スイッチＳＷ１，ＳＷ２，ＳＷ３のいずれかをオンにすることにより、利得設定抵抗Ｒｇ1，Ｒｇ2，Ｒｇ3のいずれかが選択される。選択された利得設定抵抗により、対応するレンジのＤＵＴ端子電流を電圧Vinを介して測定することができる。
【００２９】
上記のような構成の電圧印加電流測定回路によれば、前記実施例と同様の効果を生じるほか、従来のように出力ラインに切換スイッチを設けていないので、切換スイッチによる不要な電圧降下は生じない。
【００３０】
また、切換電力（電流）が微小であるため、高速低耐圧のスイッチが使用でき、出力ラインへのスパイクを軽減することができる。
【００３１】
なお、上記の実施例では複数レンジ（レンジング）を並列型で実現しているが、直列型としてもよい。直列型とする場合には、各利得設定抵抗を短絡するようにスイッチを配置した。
【００３２】
また、上記の実施例では３つのレンジについて変更可能しているが、これに限らず、任意の複数のレンジについてレンジ変更可能とすることができる。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施の形態に係る電圧印加電流測定回路の一実施例を示す構成回路図である。
【図２】図１のＶＩ変換器９の具体的構成例を示す要部構成回路図である。
【図３】図２からなる実施例の変形例を示す構成回路図である。
【図４】従来の電圧印加電流測定回路の構成例を示す構成回路図である。
【図５】電流レンジを複数有する従来の電圧印加電流測定回路を示す部分構成回路図である。
【符号の説明】
【００３４】
２  フォースアンプ
４  センスアンプ
９  電圧電流変換回路
１０  電流測定回路
１０２  ＡＤ変換回路
Iout  ＤＵＴ端子に流れる電流
Rg  利得設定抵抗
Vs  設定電圧
Vin  入力電圧
Vout  端子の電圧
【図１】
2008232636.tif 000003
【図２】
2008232636.tif 000004
【図３】
2008232636.tif 000005
【図４】
2008232636.tif 000006
【図５】
2008232636.tif 000007