(57)【要約】【課題】低コストで受信信号のビットレートを検出し、受信ビットレートに対応した適切な受信帯域幅に変化させることが可能な光信号受信装置を提供する。【解決手段】入力光信号を電気信号に変換するPINフォトダイオード（１０９）の出力に接続されたCMOSインバータ（CMOS-INV)を流れる消費電流よりビットレートを検出するビットレート検出回路と、検出されたビットレートに基づきPINフォトダイオードまたは受信装置内のいずれかの位置に設けられた可変容量ダイオード（１３３、６９，７１４、８１６、８１７）に印加する逆バイアス電圧を制御する制御回路を備えている。【選択図】図１０
2008167312.tif 000002
【特許請求の範囲】
【請求項１】
入力光信号を電気信号に変換するＰＩＮフォトダイオードと、
該ＰＩＮフォトダイオードの出力に接続されたＣＭＯＳインバータと、
該ＣＭＯＳインバータを流れる消費電流よりビットレートを検出するビットレート検出回路と、
該ビットレート検出回路により検出されたビットレートに基づき前記ＰＩＮフォトダイオードに印加する逆バイアス電圧を制御する制御回路とを備えた光信号受信装置。
【請求項２】
光信号受信装置であって、
該光信号受信装置内のいずれかの位置に設けられた可変容量ダイオードと、
前記光信号受信装置の出力に接続されたＣＭＯＳインバータと、
該ＣＭＯＳインバータを流れる消費電流よりビットレートを検出するビットレート検出回路と、
該ビットレート検出回路により検出されたビットレートに基づき前記可変容量ダイオードに印加する逆バイアス電圧を制御する制御回路とを備えた光信号受信装置。
【請求項３】
入力光信号を電気信号に変換するＰＩＮフォトダイオードまたはアヴァランシェフォトダイオードを備えており、前記可変容量ダイオードは前記ＰＩＮフォトダイオードまたは前記アヴァランシェフォトダイオードに並列接続されている、請求項２に記載の光信号受信装置。
【請求項４】
入力信号を増幅するプレアンプと該プレアンプの出力を増幅するポストアンプとを備えており、可変容量ダイオードは、前記プレアンプの出力間であり且つ前記ポストアンプの入力間に接続されている、請求項２に記載の光信号受信装置。
【請求項５】
光信号受信装置であって、
入力信号を増幅するプレアンプと、
該プレアンプの出力を増幅するポストアンプと、
前記プレアンプまたは前記ポストアンプ内の差動増幅回路内のトランジスタのエミッタ間に接続された可変容量ダイオードと、
前記光信号受信装置の出力に接続されたＣＭＯＳインバータと、
該ＣＭＯＳインバータを流れる消費電流よりビットレートを検出するビットレート検出回路と、
該ビットレート検出回路により検出されたビットレートに基づき前記可変容量ダイオードに印加する逆バイアス電圧を制御する制御回路とを備えた光信号受信装置。
【請求項６】
光信号受信装置であって、
入力信号を増幅するプレアンプと、
該プレアンプの出力を増幅するポストアンプと、
前記プレアンプまたは前記ポストアンプ内の作動増幅回路内のトランジスタのコレクタに接続された可変容量ダイオードと、前記光信号受信装置の出力に接続されたＣＭＯＳインバータと、
該ＣＭＯＳインバータを流れる消費電流よりビットレートを検出するビットレート検出回路と、
該ビットレート検出回路により検出されたビットレートに基づき前記可変容量ダイオードに印加する逆バイアス電圧を制御する制御回路とを備えた光信号受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光信号受信装置に関し、特に受信ビットレートに応じて受信帯域幅を可変にする光信号受信装置に関する。
【背景技術】
【０００２】
現在、光ファイバ信号通信は、社会のインフラを構成しており、不可欠となっている。一般家庭においても、デジタル化、ブロードバンドなどで光ファイバ伝送使用領域が大幅に必要となっている。
【０００３】
近年の基幹光通信方式においては、光波長多重（ＷＤＭ）や光信号スイッチなどにより、様々な波長の光を設備の共有化で取り扱うことにより、１つのファイバによって高い情報伝送効率を保っている。それらの様々な波長の光信号には、従来からデジタル同期信号（ＳＤＨ）やインターネットプロトコルを要するイーサネット（登録商標）信号系が混在しており、これらのビットレートが異なる信号をリアルタイムで扱う必要がある。この通信方式は、今後益々増加し、通信容量拡大の技術が必要となっている。
【０００４】
従来から、単一の光通信器により異なる波長の光信号を受信するマルチレート受信方法は知られているが、この場合の受信側周波数帯域は受信信号の周波数の最大の帯域に固定されていた。
【０００５】
図１は従来のマルチレート光通信システムを示すブロック図である。図１において、１は光送信モジュール、２は光受信モジュール、２は光伝送路である。光送信モジュールに入力される情報は時間ｔとともにビットレートが、例えば、１５５Ｍビット／秒、２．４Ｇビット／秒、６２２Ｍビット／秒、というように変化する。これに伴って、光受信モジュール２における受信データも、ビットレートが、時間ｔとともに例えば、１５５Ｍビット／秒、２．４Ｇビット／秒、６２２Ｍビット／秒、というように変化する。
【０００６】
【特許文献１】特開２００６−０８１１４１
【特許文献２】特開平０９−２３３０３０公報
【特許文献３】特開平０８−３３１０６４公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図２は従来の光受信モジュール２における受信帯域を示す図である。図２に示すように、従来は受信信号のビットレートのうち最高速の２．４Ｇビット／秒を受信可能なように受信帯域を常時固定していた。したがって、低いビットレートの信号を受信する際には、受信周波数帯域が広くなりすぎることになる。例えば、１５０Ｍビット／秒のデータを受信するためには図に斜線で示した帯域は不要であり、この不要帯域からの入力は雑音となり、この雑音が累積する。この結果、受信周波数帯域が広すぎると、ＳＮ比が悪くなって、最小受信感度が悪くなるばかりでなく、内部や外部からの雑音に対する耐性が悪くなるという課題があった。この課題を解決するためには、次の課題があった。
【０００８】
（１）受信信号のビットレートを検出しなければならないが、この検出を簡単に低コストで実現する手段がないという課題があった。
（２）ビットレートを検出することに替えて、送信信号にビットレートの情報を付加することにより、受信側でそのビットレートに対応する受信帯域で受信する方法が知られているが、この方法では、送受信を特定した回線のみしか使用できないという課題があった。
【０００９】
本発明の目的は、上記課題を解決するために、低コストで受信信号のビットレートを検出し、受信ビットレートに対応した適切な受信帯域幅に変化させることが可能な光信号受信装置を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明の第１の態様により、入力光信号を電気信号に変換するＰＩＮフォトダイオードの出力に接続されたＣＭＯＳインバータを流れる消費電流よりビットレートを検出するビットレート検出回路と、検出されたビットレートに基づきＰＩＮフォトダイオードに印加する逆バイアス電圧を制御する制御回路とを備えた光信号受信装置が提供される。
【００１１】
本発明の第２の態様によれば、光信号受信装置内のいずれかの位置に設けられた可変容量ダイオードと、光信号受信装置の出力に接続されたＣＭＯＳインバータＣＭＯＳインバータを流れる消費電流よりビットレートの大小を検出するビットレート検出回路により検出されたビットレートに基づき可変容量ダイオードに印加する逆バイアス電圧を制御する制御回路とを備えた光信号受信装置が提供される。
【００１２】
上記第２の態様において、入力光信号を電気信号に変換するＰＩＮフォトダイオードまたはアヴァランシェフォトダイオードを備えており、可変容量ダイオードはＰＩＮフォトダイオードまたはアヴァランシェフォトダイオードに並列接続されているものが提供される。
【００１３】
これに替えて、上記第２の態様において、入力信号を増幅するプレアンプと該プレアンプの出力を増幅するポストアンプとを備えており、可変容量ダイオードは、プレアンプの出力間であり且つポストアンプの入力間に接続されているものが提供されてもよい。
【００１４】
本発明の第３の態様によれば、入力信号を増幅するプレアンプの出力を増幅するポストアンプと、プレアンプまたはポストアンプ内の差動増幅回路内のトランジスタのエミッタ間に接続された可変容量ダイオードと、光信号受信装置の出力に接続されたＣＭＯＳインバータを流れる消費電流よりビットレートを検出するビットレート検出回路により検出されたビットレートに基づき可変容量ダイオードに印加する逆バイアス電圧を制御する制御回路とを備えた光信号受信装置が提供される。
【００１５】
本発明の第４の態様によれば、入力信号を増幅するプレアンプの出力を増幅するポストアンプと、プレアンプまたはポストアンプ内の作動増幅回路内のトランジスタのコレクタに接続された可変容量ダイオードと、光信号受信装置の出力に接続されたＣＭＯＳインバータを流れる消費電流よりビットレートを検出するビットレート検出回路により検出されたビットレートに基づき可変容量ダイオードに印加する逆バイアス電圧を制御する制御回路とを備えた光信号受信装置が提供される。
【発明の効果】
【００１６】
いずれの態様においても、ＣＭＯＳインバータを流れる消費電流を検出することにより簡単且つ安価に受信信号のビットレートを検出することができ、検出したビットレートに応じてＰＩＮフォトダイオードや可変容量ダイオードの容量を変化させることにより、受信ビットレートに応じた適切な受信帯域が確保されるので、最小受信感度を向上させることができ、且つ内部や外部からの雑音に対する耐性も向上させることが出来る。
【発明を実施するための最良の形態】
【００１７】
以下に図面を参照しながら本発明の実施の形態を説明する。
光受信装置の受信信号の帯域と受信信号のビットレートに対する受信特性は穏やかに変化するので、受信信号の帯域の厳密な制御を必要としない。したがって、ビットレートの検出精度は高いものを要求しないので、低コストな構造でビットレートを検出できることが望ましい。本発明によれば、ビットレートを検出するために低コストで周知のＣＭＯＳインバータを用いることに着目した。
【００１８】
図３Ａは本発明によるビットレート検出方法の原理を説明する回路図である。図３Ａにおいて、周知のＣＭＯＳインバータが示されており、３１はＰチャネルＭＯＳトランジスタ、３２はＮチャネルＭＯＳトランジスタ、３３は入力端子、３４は出力端子、３５は電源ＶｃｃとＰチャネルＭＯＳトランジスタ３１のソースとの間に接続された電流源、３６は負電源３７とＮチャネルトランジスタ３２のソースとの間に接続された電流源である。本発明においては、このＣＭＯＳインバータを流れる消費電流から受信信号のビットレートを検出するもので、ＣＭＯＳインバータの出力は使用しない。
【００１９】
図３Ｂは図３Ａに示したＣＭＯＳインバータを流れる消費電流と入力信号のビットレートとの関係を示すグラフ図である。図３Ａに示すように、ビットレートは０ビット／秒から２．４Ｇビット／秒までは消費電流にほぼ比例している。これは、入力信号が”０”と”１”との間で論理が切り替わる過渡時にのみＰチャンネルＭＯＳトランジスタ３１とＮチャンネルＭＯＳトランジスタ３２の両方を流れる電流が、ビットレートが大きくなるほど大きいことを示している。ビットレートが２．４Ｇビット／秒以上になると動作の限界となり、この比例関係は保てなくなる。したがって、本発明に適用可能な最大受信ビットレートは２．４Ｇビット／秒である。
【００２０】
図３Ｃは図３Ａに示したＣＭＯＳインバータの入力波形と出力波形と消費電流との関係を示すグラフ図である。図３Ｃから分かるように、入力波形のビットレートが大きくなるほど、消費電流が大きくなる。消費電流は入力波形または出力波形を積分して得られる。このようにして、非常に安価にビットレートを検出することが出来る。
【００２１】
次に、検出した受信信号のビットレートに応じてマルチレート光受信装置の受信周波数帯域幅を変化させる手段について説明する。
【００２２】
図４Ａ〜図４Ｃは本発明の実施の形態１に適用される周波数帯域幅を変化させる手段を説明する図である。
この中で、図４ＡはＰＩＮフォトダイオードに逆バイアス電圧を印加した場合の接合容量の変化を説明するための回路図である。図４Ａにおいて、４１は入力光信号を電気信号に変換するＰＩＮフォトダイオード、４２は逆バイアス電圧を印加するための電池、４３はＰＩＮフォトダイオードに付随する接合容量である。
【００２３】
図４Ｂは図４Ａに示した回路において電池４２からの逆バイアス電圧と接合容量４３の容量との関係を示すグラフ図である。図４Ｂから分かるように、逆バイアス電圧Ｖが高くなるほど接合容量４３の容量Ｃは小さくなる。
【００２４】
図４ＣはプリアンプとＰＩＮフォトダイオードを備えた回路を示す図である。図４Ｃにおいて、４４はゲインＡのプリアンプ、４５はプリアンプ４４の入力と出力との間に接続された抵抗値Ｒｆの負帰還抵抗、４６は入力端子、４７は出力端子である。ＰＩＮフォトダイオード４１の接合容量をＣｉｎ、プリアンプのゲインをＡとすると、この回路の遮断周波数ｆは下記の式で近似できる。
【００２５】
【数１】
2008167312.tif 000003
【００２６】
したがって、逆バイアス電圧を低くして接合容量を大きくするほど遮断周波数は低くなる。これにより、低いビットレートに対しては周波数帯域を低周波帯域に狭めることが出来る。また、逆バイアス電圧を高くして接合容量を大きくするほど遮断周波数は高くなり、これにより高ビットレート時には周波数帯域を高周波帯域まで広げることが出来る。
【００２７】
図５は本発明の実施の形態２に適用される周波数帯域幅を変化させる手段を説明する図である。図５において、５１はプリアンプ、５２はプリアンプ５１の入力と出力との間に接続された抵抗値Ｒｆの負帰還抵抗、５３は入力光信号を電気信号に変換するＰＩＮフォトダイオードまたはアヴァランシェフォトダイオード、５３はＰＩＮフォトダイオードまたはアヴァランシェフォトダイオード５３に直流成分カット用のコンデンサ５５を介して接続された可変容量ダイオード、５６は制御入力端子、５７は出力端子である。ＰＩＮフォトダイオードまたはアヴァランシェフォトダイオード５３のカソードは第１の電源Ｖｃｃ１に接続されており、可変容量ダイオード５４のアノードは第２の電源Ｖｃｃ２に接続されていて、結果的にＰＩＮフォトダイオードまたはアヴァランシェフォトダイオード５３と可変容量ダイオードとは並列接続されている。これらの接合容量をＣｉｎ１、Ｃｉｎ２とし、プリアンプのゲインをＡとすると、この回路の遮断周波数ｆは以下の式で決定される。
【００２８】
【数２】
2008167312.tif 000004
【００２９】
したがって、この場合も、低いビットレートに対しては制御端子５６に低電圧の制御信号を入力することにより可変容量ダイオードの逆バイアス電圧を低くして接合容量を大きくし、周波数帯域を低周波帯域に狭めることが出来る。また、制御端子５６に高電圧の制御信号を入力することにより可変容量ダイオードの逆バイアス電圧を高くして可変容量ダイオードの接合容量Ｃｉｎ２を小さくするほど遮断周波数は高くなり、これにより高ビットレート時には周波数帯域を高周波帯域まで広げることが出来る。
【００３０】
図６は本発明の実施の形態３に適用される周波数帯域幅を変化させる手段を説明する図である。図６において、６０は入力光信号を電気信号に変換するＰＩＮフォトダイオードまたはアヴァランシェフォトダイオード、６１はその電気信号を増幅するプリアンプ、６２〜６５は直流成分をカットするコンデンサ、６６はプリアンプ６１の出力を増幅するポストアンプ、６７及び６８はコイル、６９は本発明の実施の形態３によりプリアンプ６１の正出力と負出力の間にコンデンサ６２及び６４を介して追加接続される可変容量ダイオードである。
可変容量ダイオード６９のカソードはインダクタ６７を介して制御端子６０１に接続されており、可変容量ダイオード６９のアノードはインダクタ６８を介して接地されている。
【００３１】
この場合も、低いビットレートに対しては制御端子６０１に低電圧の制御信号を入力することにより可変容量ダイオード６９の逆バイアス電圧を低くして接合容量を大きくし、周波数帯域を低周波帯域に狭めることが出来る。また、制御端子６０１に高電圧の制御信号を入力することにより可変容量ダイオード６９の逆バイアス電圧を高くして可変容量ダイオードの接合容量を小さくするほど遮断周波数は高くなり、これにより高ビットレート時には周波数帯域を高周波帯域まで広げることが出来る。
【００３２】
図７は本発明の実施の形態４に適用される周波数帯域幅を変化させる手段を説明する図である。図７において、図６に示したプリアンプ６１を変形させたプリアンプ６１’が示されており、７０１は入力光信号を電気信号に変換するＰＩＮフォトダイオードまたはアヴァランシェフォトダイオード、７０１及び７０３は信号増幅用のＮＰＮトランジスタ、７０４はＮＰＮトランジスタ７０２のベースとＮＰＮトランジスタ７０３のエミッタ間に接続された抵抗値Ｒｆの負帰還抵抗、７０５はＮＰＮトランジスタ７０２のコレクタと電源間Ｖｃｃに接続された抵抗、７０７はＮＰＮトランジスタのエミッタと接地間に接続された抵抗である。ＮＰＮトランジスタ７０２のコレクタはＮＰＮトランジスタ７０３のベースに接続されており、ＮＰＮトランジスタ７０３のコレクタは電源に接続されている。
【００３３】
プリアンプには、マーク率が５０％のＮＲＺの信号を扱うため差動増幅器が用いられる。７０７はこの差動増幅器を構成する一方のＮＰＮトランジスタであってそのベースはＮＰＮトランジスタ７０３のエミッタに接続されており、コレクタは抵抗７０８を介して電源Ｖｃｃに接続されており、エミッタは電流源７０９を介して接地されている。７１０は差動増幅器を構成する他方のＮＰＮトランジスタであってそのベースは抵抗７１１を介してＮＰＮトランジスタ７０７のベースに接続されているとともに、コンデンサ７１２を介して接地されている。ＮＰＮトランジスタ７１０のコレクタは抵抗７１３を介して電源Ｖｃｃに接続されている。
【００３４】
本発明の実施の形態４により、可変容量ダイオード７１４が設けられており、そのカソードとＮＰＮトランジスタ７０７のコレクタとの間に直流成分をカットするコンデンサ７１５が接続されており、そのアノードとＮＰＮトランジスタ７１０のコレクタとの間に直流成分をカットするコンデンサ７１６が接続されている。可変容量ダイオード７１４のアノードはまた抵抗７１７を介して接地されている。
【００３５】
このように構成されたプリアンプ内の可変容量ダイオードのカソードに抵抗７１８を介して接続されている制御端子７１９に対して、低いビットレートに対しては低電圧の制御信号を入力することにより可変容量ダイオード７１４の逆バイアス電圧を低くして接合容量を大きくし、周波数帯域を低周波帯域に狭めることが出来る。また、制御端子７１９に高電圧の制御信号を入力することにより可変容量ダイオード７１４の逆バイアス電圧を高くして可変容量ダイオードの接合容量を小さくするほど遮断周波数は高くなり、これにより高ビットレート時には周波数帯域を高周波帯域まで広げることが出来る。
【００３６】
図７ではプリアンプ内に可変容量ダイオードを設けたが、これに替えてポストアンプ内に可変容量ダイオードを設けても図７の場合と同様の効果が得られる。
【００３７】
図８Ａは本発明の実施の形態５に適用される周波数帯域幅を変化させる手段を説明する図である。図８Ａにおいて、図６に示したプリアンプ６１を変形させたプリアンプ６１’’が示されており、８０１〜８０６は図７における素子７０１〜７０６と同じである。
【００３８】
プリアンプには、図７と同様に、マーク率が５０％のＮＲＺの信号を扱うため差動増幅器が用いられる。８０７はこの差動増幅器を構成する一方のＮＰＮトランジスタであってそのベースはＮＰＮトランジスタ８０３のエミッタに接続されており、コレクタは抵抗８０８を介して電源Ｖｃｃに接続されており、エミッタは抵抗８０９及び電流源８１０を介して接地されている。８１１は差動増幅器を構成する他方のＮＰＮトランジスタであってそのベースは抵抗８１２を介してＮＰＮトランジスタ８０７のベースに接続されているとともに、コンデンサ８１３を介して接地されている。ＮＰＮトランジスタ８１１のコレクタは抵抗８１４を介して電源Ｖｃｃに接続されており、エミッタは抵抗８１５及び電流源８１０を介して接地されている。
【００３９】
本発明の実施の形態５により、可変容量ダイオード８１６及び８１７が設けられている。可変容量ダイオード８１６のカソードとＮＰＮトランジスタ８０７のエミッタとの間に直流成分をカットするコンデンサ８１８が接続されており、可変容量ダイオード８１６のアノードは接地されている。同様に、可変容量ダイオード８１７のカソードとＮＰＮトランジスタ８１１のエミッタとの間に直流成分をカットするコンデンサ８１９が接続されており、可変容量ダイオード８１７のアノードは接地されている。可変容量ダイオード８１６のカソードは抵抗８２０を介して制御端子８２１に接続されており、可変容量ダイオード８１７のカソードは抵抗８２２を介して制御端子８２１に接続されている。
【００４０】
このように構成されたプリアンプ内の制御端子８２１に対して、低いビットレートに対しては低電圧の制御信号を入力することにより、可変容量ダイオード８１８及び８１９の逆バイアス電圧を低くして可変容量ダイオードの接合容量を大きくするほど遮断周波数は低くなり、出力信号のピーキング量を小さくすることができる。
【００４１】
図８Ｂは図８Ａに示した回路において、制御端子８２１に印加される電圧が低いと接合容量が大きくなって帯域幅が減少することを説明するグラフ図である。図８Ｂに示すように、制御電圧がＶ１，Ｖ２，Ｖ３と低くなるにしたがって遮断周波数ｆが小さくなることがわかる。これにより低ビットレート時には周波数帯域を低周波帯域に狭めることが出来る。また、制御端子８２１に低電圧の制御信号を入力することにより可変容量ダイオード８１６及び８２０の逆バイアス電圧を高くして可変容量ダイオードの接合容量を小さくするほど遮断周波数は高くなり、出力信号のゲインＧのピーキング量を大きくすることができる。これにより高ビットレート時には周波数帯域を高周波帯域まで広げることが出来る。ただし、逆バイアス電圧をあまり高くしすぎるとピークゲインが大きくなりすぎて回路が発振する恐れがある。
【００４２】
以上の説明により、本発明の実施の形態によるマルチレート光受信装置の原理を説明した。
【００４３】
図９は実際にマルチレート受信を可能にするための制御電圧の変化を示すグラフ図である。図９に示すように、ある周波数帯域の受信が終了し、次の帯域の受信を可能にするためには、終了後の受信可能帯域幅を最大にしておく必要がある。図９の場合は、最初に１５５Ｍビット／秒のビットレートの信号を受信し、時刻ｔ１でその受信が終了して無信号状態になると、図１０に示す回路のアナログスイッチＳＷをオフにして受信帯域を最大に変化させる。次いで２．４Ｇビット／秒の信号を受信し始めると、そのビットレートに対応する受信帯域幅になるように制御電圧ＣＶを変化させる。２．４Ｇビット／秒のビットレートの信号の受信が時刻ｔ２で終了して無信号状態になると再び図１０に示す回路のアナログスイッチＳＷをオフにして制御電圧ＣＶを最大にし、それにより受信帯域幅を最大に変化させる。次いで６２２Ｍビット／秒の信号を受信し始めると、そのビットレートに対応する受信帯域幅になるように制御電圧ＣＶを変化させる。６２２Ｍビット／秒のビットレートの信号の受信が時刻ｔ３で終了して無信号状態になると再び図１０に示す回路のアナログスイッチＳＷをオフにして受信帯域幅を最大に変化させる。次いで２．４Ｇビット／秒の信号を受信し始めると、そのビットレートに対応する受信帯域幅になるように制御電圧ＣＶを変化させる。
【実施例１】
【００４４】
図１０は本発明の実施例１による、図９で説明した制御電圧を変化させる回路を含むマルチレート光信号受信装置の構成を示す回路図である。この実施例１では図４に示したようにＰＩＮフォトダイオードに印加する逆バイアス電圧を変化させる。図１０において、１０１はプリアンプ、１０２及び１０３はプリアンプ１０１の出力とポストアンプ１０４の入力の間に接続された直流カット用コンデンサ、１０５及び１０６はポストアンプ１０４の出力に接続された直流カット用コンデンサ、１０７及び１０８はマルチレート光信号受信装置の出力端子である。
【００４５】
プリアンプ１０１の入力には受信光信号を電気信号に変換するＰＩＮフォトダイオード１０９のアノードが接続されている。ＰＩＮフォトダイオード１０９のカソードは制御電圧端子１２９に接続されている。
【００４６】
ポストアンプ１０４の出力の一方はＣＭＯＳインバータＣＭＯＳ−ＩＮＶの入力に接続されている。ＣＭＯＳインバータＣＭＯＳ−ＩＮＶはＰチャネルＭＯＳトランジスタ１１１とＮチャネルＭＯＳトランジスタ１１２で構成されており、ＮチャネルＭＯＳトランジスタ１１２のソースは、ビットレート検出回路１１０を構成するオペアンプ１１３の負入力端子に接続されており、オペアンプ１１３の正入力端子は接地されている。オペアンプの負入力端子と出力との間には負帰還抵抗１１４と直流カット用コンデンサ１１５が並列接続されている。オペアンプ１１３の出力は抵抗１１６を介してオペアンプ１１７の負入力端子に接続されている。オペアンプ１１７の負入力端子と出力との間には抵抗１１８が接続されている。オペアンプの正入力端子は接地されている。オペアンプ１１７の出力はアナログスイッチ１１９の入力端子１２０に接続されている。
【００４７】
ポストアンプ１０４の一方の出力でＣＭＯＳインバータの入力に接続されているものはまた、コンデンサ１２３を介してダイオード１２４のカソード及びダイオード１２５のアノードに接続されている。コンデンサ１２３とダイオード１２４は信号の有無を検出して保持するクランプ回路を形成している。信号有りのときはダイオード１２４のカソードにそのときの低電圧が保持される。ダイオード１２５は逆流防止用である。ダイオード１２６のカソードはオペアンプ１２６の正入力端子に接続されており、オペアンプ１２６の負入力端子は可変抵抗１２７の制御端子に接続さている。可変抵抗の一端は接地されている。可変抵抗の制御端子の位置を変えることによりオペアンプ１２６の出力電圧の閾値を変化させることができる。オペアンプ１２６の出力はアナログスイッチ１１９の制御端子１２２に接続されている。アナログスイッチ１１９の出力端子１２１は制御電圧端子１２９に接続されている。コンデンサ１２３、ダイオード１２４及び１２５、オペアンプ１２６及び可変抵抗１２７は、ポストアンプ１０４の出力における信号の有無検出回路１３０を構成している。御電圧端子１２９は抵抗１２８を介して接地されている。素子１２３〜１２７は、ポストアンプ１０４の出力の信号の有無を検出する信号有無検出回路１３０を構成している。アナログスイッチ１１９、抵抗１２８及び制御電圧端子１２９は受信帯域幅を制御する制御回路１４０を構成している。
【００４８】
次に図１０に示した回路の動作を説明する。ポストアンプ１０４出力になんらかのビットレートの信号があれば、ダイオード１２４のカソードにはその信号のピーク電圧が保持され、それによりオペアンプ１２６の出力に電圧が発生してこの電圧によりアナログスイッチ１１９はオンに制御される。これにより、ビットレート検出回路１１０で検出されたビットレートに対応する逆バイアス電圧がＰＩＮフォトダイオード１０９に印加されて、そのビットレートにふさわしい周波数帯域が確保される。
【００４９】
ポストアンプ１０４の出力が無信号状態になると、ダイオード１２４のカソードには電圧が発生せず、それによりオペアンプ１２６の出力に電圧が発生しないのでアナログスイッチ１１９はオフに制御される。これにより、最大の逆バイアス電圧がＰＩＮフォトダイオード１０９に印加されて、周波数帯域は最大となる。
【実施例２】
【００５０】
図１１は本発明の実施例２による、図９で説明した制御電圧を変化させる回路を含むマルチレート光信号受信装置の構成を示す回路図である。図１１において、図１０と同一部分には同じ参照番号を付してここでは説明を省略する。
【００５１】
図１１において図１０と異なる部分は、プリアンプ１０１の入力が図５に示した構成で実現されていることである。即ち、プリアンプ１０１の入力と電源Ｖｃｃとの間には図５に示したのと同様に、入力光信号を電気信号に変換するアバランシェダイオードまたはＰＩＮダイオード１３１が接続されていること、及びコンデンサ１３２を介して可変容量ダイオード１３３のカソードが接続されていること、可変容量ダイオード１３３のアノードは接地されていることである。ＣＭＯＳインバータＣＭＯＳ−ＩＮＶ、ビットレート検出回路１１０及び信号有無検出回路１３０の構成は図１０に示したものと同じである。
【００５２】
この構成によっても、図９に示したようなビットレートの変化の間の信号無しの区間には最大周波数帯域幅となるように制御電圧が変化し、信号有りの時は受信ビットレートに対応して図５で説明したように遮断周波数を変化させることができる。
【実施例３】
【００５３】
図１２本発明の実施例３による、図９で説明した制御電圧を変化させる回路を含むマルチレート光信号受信装置の構成を示す回路図である。図１２において、図１０と同一部分には同じ参照番号を付してここでは説明を省略する。
【００５４】
【数３】
2008167312.tif 000005
【００５５】
この構成によっても、図９に示したようなビットレートの変化の間の信号無しの区間には最大周波数帯域幅となるように制御電圧が変化し、信号有りのときは受信ビットレートに対応して図６により説明したように遮断周波数を変化させることができる。
【実施例４】
【００５６】
図１２に示した装置において、制御電圧端子１２９をインダクタ６７の一端に接続することに替えて、図１２に点線で示すように、そして図７に示したように、プリアンプ６１内の可変容量ダイオード７１４のカソードに抵抗７０８を介して接続してもよい。これによっても、図９に示したようなビットレートの変化の間の信号無しの区間には最大周波数帯域幅となるように制御電圧が変化し、図７により説明したように遮断周波数を変化させることができる。
【実施例５】
【００５７】
図１３は本発明の実施例５による、図９で説明した制御電圧を変化させる回路を含むマルチレート光信号受信装置の構成を示す回路図である。図１３において、図１０と同一部分には同じ参照番号を付してここでは説明を省略する。
【００５８】
図１３において図１０と異なる部分は、受信装置のメイン部が図８Ａに示した構成とほぼ同じであることであってピーキングにより帯域を変化させる構成である点である。図１３では詳細には示していないが、図８Ａに示したように差動増幅を構成するトランジスタのエミッタと接地間に接続された可変容量ダイオードのカソードに制御電圧端子１２９を接続することにより受信周波数帯域を受信ビットレートに対応して制御可能になる。
【００５９】
【数４】
2008167312.tif 000006
【００６０】
制御電圧端子１２９（図８Ａでは制御端子８２１）はポストアンプ１３５内の差動増幅器を構成するＮＰＮトランジスタ（図８ＡではＮＰＮトランジスタ８０７及び８１１）のエミッタに（図８では抵抗８２０及び８２２を介して）接続されている。
【００６１】
この構成によっても、図９に示したようなビットレートの変化の間の信号無しの区間には最大周波数帯域幅となるように制御電圧が変化し、図８Ｂにより説明したように受信信号のビットレートが高いときに可変容量ダイオードのバイアス電圧を高くして、ピーキング量を増加させ、受信信号のビットレートが低いときに可変容量ダイオードのバイアス電圧を低くして、ピーキング量を減少させることができ、これにより受信ビットレートに応じて受信周波数帯域幅を変化させることができる。
（付記１）入力光信号を電気信号に変換するＰＩＮフォトダイオードと、該ＰＩＮフォトダイオードの出力に接続されたＣＭＯＳインバータと、該ＣＭＯＳインバータを流れる消費電流よりビットレートを検出するビットレート検出回路と、該ビットレート検出回路により検出されたビットレートに基づき前記ＰＩＮフォトダイオードに印加する逆バイアス電圧を制御する制御回路とを備えた光信号受信装置。
（付記２）前記光信号受信装置は更に、該光信号受信装置の出力信号の有無を検出する信号有無検出回路を備え、該信号有無検出回路が信号無しを検出すると前記制御回路を制御して前記ＰＩＮフォトダイオードに最大逆電圧を印加するようにして受信帯域幅を最大にする、付記１に記載の光信号受信装置。
（付記３）光信号受信装置であって、該光信号受信装置内のいずれかの位置に設けられた可変容量ダイオードと、前記光信号受信装置の出力に接続されたＣＭＯＳインバータと、該ＣＭＯＳインバータを流れる消費電流よりビットレートを検出するビットレート検出回路と、該ビットレート検出回路により検出されたビットレートに基づき前記可変容量ダイオードに印加する逆バイアス電圧を制御する制御回路とを備えた光信号受信装置。
（付記４）前記光信号受信装置は更に、該光信号受信装置の出力信号の有無を検出する信号有無検出回路を備え、該信号有無検出回路が信号無しを検出すると前記制御回路を制御して前記ＰＩＮフォトダイオードに最大逆電圧を印加するようにして受信帯域幅を最大にする、付記１に記載の光信号受信装置。
（付記５）入力光信号を電気信号に変換するＰＩＮフォトダイオードまたはアヴァランシェフォトダイオードを備えており、前記可変容量ダイオードは前記ＰＩＮフォトダイオードまたは前記アヴァランシェフォトダイオードに並列接続されている、付記３に記載の光信号受信装置。
（付記６）入力信号を増幅するプレアンプと該プレアンプの出力を増幅するポストアンプとを備えており、可変容量ダイオードは、前記プレアンプの出力間であり且つ前記ポストアンプの入力間に接続されている、付記３に記載の光信号受信装置。
（付記７）光信号受信装置であって、入力信号を増幅するプレアンプと、該プレアンプの出力を増幅するポストアンプと、前記プレアンプまたは前記ポストアンプ内の差動増幅回路内のトランジスタのエミッタ間に接続された可変容量ダイオードと、前記光信号受信装置の出力に接続されたＣＭＯＳインバータと、該ＣＭＯＳインバータを流れる消費電流よりビットレートを検出するビットレート検出回路と、該ビットレート検出回路により検出されたビットレートに基づき前記可変容量ダイオードに印加する逆バイアス電圧を制御する制御回路とを備えた光信号受信装置。
（付記８）前記光信号受信装置は更に、該光信号受信装置の出力信号の有無を検出する信号有無検出回路を備え、該信号有無検出回路が信号無しを検出すると前記制御回路を制御して前記可変容量ダイオードに最大逆電圧を印加するようにして受信帯域幅を最大にする、付記７に記載の光信号受信装置。
（付記９）光信号受信装置であって、入力信号を増幅するプレアンプと、該プレアンプの出力を増幅するポストアンプと、前記プレアンプまたは前記ポストアンプ内の作動増幅回路内のトランジスタのコレクタに接続された可変容量ダイオードと、前記光信号受信装置の出力に接続されたＣＭＯＳインバータと、該ＣＭＯＳインバータを流れる消費電流よりビットレートを検出するビットレート検出回路と、該ビットレート検出回路により検出されたビットレートに基づき前記可変容量ダイオードに印加する逆バイアス電圧を制御する制御回路とを備えたマルチレート光信号受信装置。
（付記１０）前記光信号受信装置は更に、該光信号受信装置の出力信号の有無を検出する信号有無検出回路を備え、該信号有無検出回路が信号無しを検出すると前記制御回路を制御して前記可変容量ダイオードに最大逆電圧を印加するようにして受信帯域幅を最大にする、付記９に記載の光信号受信装置。
【産業上の利用可能性】
【００６２】
本発明により、低コストで受信信号のビットレートを検出し、受信ビットレートに対応した適切な受信帯域幅に変化させることが可能で、無信号状態では最大の受信帯域幅にする光信号受信装置が提供される。
【図面の簡単な説明】
【００６３】
【図１】従来のマルチレート光通信システムを示すブロック図である。
【図２】従来の光受信モジュール２における受信帯域を示す図である。
【図３Ａ】本発明によるビットレート検出方法の原理を説明する回路図である。
【図３Ｂ】図３Ａに示したＣＭＯＳインバータを流れる消費電流と入力信号のビットレートとの関係を示すグラフ図である。
【図３Ｃ】図３Ａに示したＣＭＯＳインバータの入力波形と出力波形と消費電流との関係を示すグラフ図である。
【図４Ａ】本発明の実施の径庭１におけるＰＩＮフォトダイオードに逆バイアス電圧を印加した場合の接合容量の変化を説明するための回路図である。
【図４Ｂ】図４Ａに示した回路において電池４２からの逆バイアス電圧と接合容量４３の容量との関係を示すグラフ図である。
【図４Ｃ】本発明の実施の径庭１におけるプリアンプとＰＩＮフォトダイオードを備えた回路を示す図である。
【図５】本発明の実施の形態２に適用される周波数帯域幅を変化させる手段を説明する図である。
【図６】本発明の実施の形態３に適用される周波数帯域幅を変化させる手段を説明する図である。
【図７】本発明の実施の形態４に適用される周波数帯域幅を変化させる手段を説明する図である。
【図８Ａ】本発明の実施の形態５に適用される周波数帯域幅を変化させる手段を説明する図である。
【図８Ｂ】制御端子８２１に印加される電圧が低いと帯域幅が減少することを説明するグラフ図である。
【図９】実際にマルチレート受信を可能にするための制御電圧の変化を示すグラフ図である。
【図１０】本発明の実施例１による、図９で説明した制御電圧を変化させる回路を含むマルチレート光信号受信装置の構成を示す回路図である。
【図１１】本発明の実施例２による、図９で説明した制御電圧を変化させる回路を含むマルチレート光信号受信装置の構成を示す回路図である。
【図１２】本発明の実施例３による、図９で説明した制御電圧を変化させる回路を含むマルチレート光信号受信装置の構成を示す回路図である。
【図１３】本発明の実施例５による、図９で説明した制御電圧を変化させる回路を含むマルチレート光信号受信装置の構成を示す回路図である。
【符号の説明】
【００６４】
６２    プレアンプ
６６    ポストアンプ
１０１    プレアンプ
１０４    ポストアンプ
１０９    ＰＩＮフォトダイオード
ＣＭＯＳ−ＩＮＶ    ＣＭＯＳインバータ
１１０    ビットレート検出回路
１２９    制御電圧端子
１３０    信号有無検出回路
１３１    ＰＩＮフォトダイオードまたはアバランシェフォトダイオード
１３３    可変容量ダイオード
１４０    制御回路
６９    可変容量ダイオード
８１６    可変容量ダイオード
８１７    可変容量ダイオード
【図１】
2008167312.tif 000007
【図２】
2008167312.tif 000008
【図３Ａ】
2008167312.tif 000009
【図３Ｂ】
2008167312.tif 000010
【図３Ｃ】
2008167312.tif 000011
【図４Ａ】
2008167312.tif 000012
【図４Ｂ】
2008167312.tif 000013
【図４Ｃ】
2008167312.tif 000014
【図５】
2008167312.tif 000015
【図６】
2008167312.tif 000016
【図７】
2008167312.tif 000017
【図８Ａ】
2008167312.tif 000018
【図８Ｂ】
2008167312.tif 000019
【図９】
2008167312.tif 000020
【図１０】
2008167312.tif 000021
【図１１】
2008167312.tif 000022
【図１２】
2008167312.tif 000023
【図１３】
2008167312.tif 000024
【手続補正書】
【提出日】平成19年1月12日(2007.1.12)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2008167312.tif 000025
【図２】
2008167312.tif 000026
【図３Ａ】
2008167312.tif 000027
【図３Ｂ】
2008167312.tif 000028
【図３Ｃ】
2008167312.tif 000029
【図４Ａ】
2008167312.tif 000030
【図４Ｂ】
2008167312.tif 000031
【図４Ｃ】
2008167312.tif 000032
【図５】
2008167312.tif 000033
【図６】
2008167312.tif 000034
【図７】
2008167312.tif 000035
【図８Ａ】
2008167312.tif 000036
【図８Ｂ】
2008167312.tif 000037
【図９】
2008167312.tif 000038
【図１０】
2008167312.tif 000039
【図１１】
2008167312.tif 000040
【図１２】
2008167312.tif 000041
【図１３】
2008167312.tif 000042