(57)【要約】【課題】高速動作が可能で駆動電圧の低い半導体素子を有する低消費電力な半導体装置を、複雑な工程を経ることなく作製することを目的とする。【解決手段】半導体層の局所的に薄膜化された領域を、加熱処理により周辺の半導体層を溶融し、その溶融した半導体材料を流動させることによって形成する。薄膜化領域に開口を有する島状の半導体層を形成し、開口周辺の半導体層端部をレーザ光により局所的に加熱することによって溶融し、溶融した半導体材料を開口に流動させ開口を充填する。流動した半導体材料によって開口は埋められ、固化することによって膜厚の薄い半導体層領域となる。従って半導体層は局所的に薄膜化領域を有する連続した半導体層となる。【選択図】図１
2008270664.tif 000002
【特許請求の範囲】
【請求項１】
絶縁表面上に前記絶縁表面に達する開口を有する第１の半導体層を形成し、
前記開口及び第１の半導体層にレーザ光を照射し、前記開口において前記第１の半導体層の端部を溶融し、前記溶融した第１の半導体層を開口に流動させ前記開口を充填し、第２の半導体層を形成し、
前記第２の半導体層は前記第１の半導体層において前記開口であった領域は局所的に薄膜化しており、
前記第２の半導体層において前記局所的に薄膜化した領域にチャネル形成領域を形成することを特徴とする半導体装置の作製方法。
【請求項２】
基板上に絶縁膜を形成し、
前記絶縁膜上に前記絶縁膜に達する開口を有する第１の半導体層を形成し、
前記開口及び第１の半導体層にレーザ光を照射し、前記開口において前記第１の半導体層の端部を溶融し、前記溶融した第１の半導体層の一部を開口の前記絶縁膜上に流動させ前記開口を充填し、第２の半導体層を形成し、
前記第２の半導体層は前記第１の半導体層において前記開口であった領域は局所的に薄膜化しており、
前記第２の半導体層において前記局所的に薄膜化した領域にチャネル形成領域を形成することを特徴とする半導体装置の作製方法。
【請求項３】
請求項１または請求項２において、前記レーザ光は照射領域に対してエネルギー強度分布を有し、前記第１の半導体層の前記開口周辺に照射される前記レーザ光のエネルギーが一番大きいことを特徴とする半導体装置の作製方法。
【請求項４】
絶縁表面上に前記絶縁表面に達するスリット状の複数の開口を有する第１の半導体層を形成し、
前記複数の開口及び第１の半導体層にレーザ光を照射し、前記複数の開口において前記スリット状の複数の開口間の第１の半導体層を溶融し、前記溶融した第１の半導体層を複数の開口に流動させ前記複数の開口を充填し、第２の半導体層を形成し、
前記第２の半導体層は前記第１の半導体層において前記複数の開口であった領域は局所的に薄膜化しており、
前記第２の半導体層において前記局所的に薄膜化した領域にチャネル形成領域を形成することを特徴とする半導体装置の作製方法。
【請求項５】
基板上に絶縁膜を形成し、
前記絶縁膜上に前記絶縁膜に達するスリット状の複数の開口を有する第１の半導体層を形成し、
前記複数の開口及び第１の半導体層にレーザ光を照射し、前記複数の開口において前記スリット状の複数の開口間の前記第１の半導体層を溶融し、前記溶融した第１の半導体層を複数の開口の前記絶縁膜上に流動させ前記複数の開口を充填し、第２の半導体層を形成し、
前記第２の半導体層は前記第１の半導体層において前記複数の開口であった領域は局所的に薄膜化しており、
前記第２の半導体層において前記局所的に薄膜化した領域にチャネル形成領域を形成することを特徴とする半導体装置の作製方法。
【請求項６】
請求項４または請求項５において、前記レーザ光は照射領域に対してエネルギー強度分布を有し、前記第１の半導体層の前記スリット状の複数の開口周辺に照射される前記レーザ光のエネルギーが一番大きいことを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至６のいずれか一項において、前記第２の半導体層にレーザ光を照射することを特徴とする半導体装置の作製方法。
【請求項８】
請求項７において、前記第１の半導体層は非晶質半導体層であることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を有する半導体装置の作製方法に関する。
【背景技術】
【０００２】
集積回路の高集積化に伴い、薄膜トランジスタ（以下、ＴＦＴ（Ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ）ともいう）も微細化が進行している。ＴＦＴを微細化するとゲート電極のソースとドレイン間の距離として表されるチャネル長の長さであるチャネル長が縮小される。しかしチャネル長が短縮すると、しきい値電圧の変化、弱反転状態におけるソースドレイン間のリーク電流の増加など、いわゆる短チャネル効果と呼ばれる現象が顕在化してしまう。
【０００３】
短チャネル効果の対策としてチャネル形成領域となる半導体膜をより薄膜化する技術が検討されている。しかし、半導体膜を薄膜化すると、コンタクト抵抗やソース領域及びドレイン領域となる不純物領域の抵抗が増大し、ＴＦＴのオン電流の低下を招くといった問題があった。
【０００４】
上記問題の対策として、半導体膜においてソース領域及びドレイン領域の膜厚をチャネル形成領域の膜厚より厚く形成したＴＦＴが提案されている（特許文献１及び特許文献２参照。）。
【特許文献１】特開平５−１１００９９号公報
【特許文献２】特開平８−１８１３２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら上記の特許文献においては、半導体膜を局所的にエッチングにより薄膜化するために薄膜へのエッチングダメージを与える恐れがある、また、膜厚の異なる薄膜を２工程に分けて成膜するため工程が複雑化するといった問題がある。
【０００６】
本発明は、サブスレッショルド値が低く、かつオン電流の低下を抑えた高速動作が可能で駆動電圧の低い半導体素子を有する低消費電力な半導体装置を、複雑な工程を経ることなく作製することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、半導体層の局所的に薄膜化された領域を、加熱処理により周辺の半導体層を溶融し、その溶融した半導体材料を流動させることによって形成する。薄膜化領域に開口を有する島状の半導体層を形成し、開口周辺の半導体層端部をレーザ光により局所的に加熱することによって溶融し、溶融した半導体材料を開口に流動させ開口を充填する。流動した半導体材料によって開口は埋められ、固化することによって膜厚の薄い半導体層領域となる。従って半導体層は局所的に薄膜化領域を有する連続した半導体層となる。
【０００８】
溶融した半導体材料を効率よく流動させるために、半導体層の被形成領域は半導体材料に対してぬれ性の高い絶縁膜を形成することが好ましい。
【０００９】
得られた膜厚の異なる領域を有する半導体層において、局所的に薄膜化した領域をチャネル形成領域とし、薄膜化していない領域をソース領域及びドレイン領域として用いることでチャネル形成領域が局所的に薄膜化された半導体層を有する半導体素子を形成することができる。
【００１０】
半導体層において開口を形成する領域を薄膜化領域とすることができるので、チャネル形成領域として用いる領域に開口を形成すればよい。
【００１１】
開口に流動させる半導体材料は開口における半導体層端部領域の他に、薄膜化したい領域の半導体層を全て除去せず、一部開口に残存するように選択的に除去してもよい。例えば、開口をスリット状とし、加熱処理によってスリット間の半導体層を溶融し開口に流動させてもよい。加熱処理によってスリット間の半導体層は溶融するのでスリットは埋められスリット間の半導体層は一体となり、固化することによって連続的な薄膜となる。
【００１２】
開口に残存させる半導体層の形状はスリット状に限定されず、開口の面積、開口に形成する薄膜の膜厚、及び加える加熱処理のエネルギーによって適宜設定すればよい。
【００１３】
また、半導体層を選択的に除去した開口に加熱処理によって膜厚の薄い半導体層領域を形成した後、その局所的に薄膜化した半導体層（第２の半導体層ともいう）に対して再度加熱処理を行ってもよい。加熱工程はレーザ光などの光照射によって行うことが好ましい。
【００１４】
本発明の薄膜トランジスタは、半導体層のチャネル形成領域（又は、さらにゲート絶縁層も）を局所的に薄膜化することによって、微細化できるため半導体装置の面積の縮小が達成でき、かつより高速動作が可能となり、駆動電圧も低くすることができる。従って、半導体装置を低消費電力とすることができる。
【００１５】
さらに薄膜トランジスタは、チャネル形成領域のみを局所的に薄膜化するため、ソース領域及びドレイン領域においてソース電極層及びドレイン電極層と接する領域は、薄膜化されずチャネル形成領域より膜厚が厚い。よってソース領域及びドレイン領域を露出する開口（コンタクトホール）を形成する際、開口近くの半導体層が除去され消失するのを防止することができ、かつコンタクト抵抗（半導体層と電極層との）の増大を防止することができる。その結果、製造工程において歩留まりの低下を防止し、完成する半導体装置の高性能化を実現することができる。
【００１６】
従って、本発明によって、低消費電力かつ高信頼性が付与された半導体装置を歩留まり良く作製することができる。
【００１７】
なお、本発明において、半導体装置とは、半導体特性を利用することで機能しうる装置を指す。本発明を用いて半導体素子（トランジスタ、メモリ素子やダイオードなど）を含む回路を有する装置や、プロセッサ回路を有するチップなどの半導体装置を作製することができる。
【００１８】
本発明の半導体装置の作製方法の一形態は、絶縁表面上に前記絶縁表面に達する開口を有する第１の半導体層を形成し、前記開口及び第１の半導体層にレーザ光を照射し、前記開口において前記第１の半導体層の端部を溶融し、前記溶融した第１の半導体層を開口に流動させ前記開口を充填し、第２の半導体層を形成し、前記第２の半導体層は前記第１の半導体層において前記開口であった領域は局所的に薄膜化しており、前記第２の半導体層において前記局所的に薄膜化した領域にチャネル形成領域を形成する。
【００１９】
本発明の半導体装置の作製方法の一形態は、基板上に絶縁膜を形成し、前記絶縁膜上に前記絶縁膜に達する開口を有する第１の半導体層を形成し、前記開口及び第１の半導体層にレーザ光を照射し、前記開口において前記第１の半導体層の端部を溶融し、前記溶融した第１の半導体層の一部を開口の前記絶縁膜上に流動させ前記開口を充填し、第２の半導体層を形成し、前記第２の半導体層は前記第１の半導体層において前記開口であった領域は局所的に薄膜化しており、前記第２の半導体層において前記局所的に薄膜化した領域にチャネル形成領域を形成する。
【００２０】
本発明の半導体装置の作製方法の一形態は、絶縁表面上に前記絶縁表面に達するスリット状の複数の開口を有する第１の半導体層を形成し、前記複数の開口及び第１の半導体層にレーザ光を照射し、前記複数の開口において前記スリット状の複数の開口間の第１の半導体層を溶融し、前記溶融した第１の半導体層を複数の開口に流動させ前記複数の開口を充填し、第２の半導体層を形成し、前記第２の半導体層は前記第１の半導体層において前記複数の開口であった領域は局所的に薄膜化しており、前記第２の半導体層において前記局所的に薄膜化した領域にチャネル形成領域を形成する。
【００２１】
本発明の半導体装置の作製方法の一形態は、基板上に絶縁膜を形成し、前記絶縁膜上に前記絶縁膜に達するスリット状の複数の開口を有する第１の半導体層を形成し、前記複数の開口及び第１の半導体層にレーザ光を照射し、前記複数の開口において前記スリット状の複数の開口間の前記第１の半導体層を溶融し、前記溶融した第１の半導体層を複数の開口の前記絶縁膜上に流動させ前記複数の開口を充填し、第２の半導体層を形成し、前記第２の半導体層は前記第１の半導体層において前記複数の開口であった領域は局所的に薄膜化しており、前記第２の半導体層において前記局所的に薄膜化した領域にチャネル形成領域を形成する。
【００２２】
上記構成において、加熱処理に用いられるレーザ光は照射領域においてエネルギー分布を有していてもよい。例えば、より効率よく半導体層を溶融させるために、半導体層を溶融する開口及び開口周辺のエネルギー強度を他の照射領域より大きく設定してもよい。また、開口周辺の溶融させる半導体層端部以外の半導体層上にレーザ光の照射に対する保護膜を形成してもよい。
【発明の効果】
【００２３】
半導体層の局所的に薄膜化された領域を、加熱処理により周辺の半導体層を溶融し、その溶融した半導体材料を流動させることによって形成することによって、局所的に薄膜化された半導体層を複雑な工程を経ずに形成することができる。
【００２４】
得られる薄膜トランジスタは、半導体層（又は、さらにゲート絶縁層も）を薄膜化することによって、微細化できるため半導体装置の小型化が達成でき、かつより高速動作が可能となり、駆動電圧も低くすることができる。半導体層のチャネル形成領域の薄膜化は、チャネル形成領域の全域を空乏層化するように作用する。従って、半導体装置を低消費電力とすることができる。
【００２５】
さらに薄膜トランジスタは、チャネル形成領域のみを局所的に薄膜化するため、ソース領域及びドレイン領域においてソース電極層及びドレイン電極層と接する領域は、薄膜化されずチャネル形成領域より膜厚が厚い。よってソース領域及びドレイン領域を露出する開口（コンタクトホール）を形成する際、開口近くの半導体層が除去され消失するのを防止することができ、かつコンタクト抵抗（半導体層と電極層との）の増大を防止することができる。その結果、製造工程において歩留まりの低下を防止し、完成する半導体装置の高性能化を実現することができる。
【００２６】
従って、本発明により、サブスレッショルド値が低く、かつオン電流の低下を抑えた高速動作が可能で駆動電圧の低い半導体素子を有する低消費電力な半導体装置を、複雑な工程を経ることなく作製することができる。
【発明を実施するための最良の形態】
【００２７】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００２８】
（実施の形態１）
本実施の形態では、高速動作が可能で駆動電圧の低い半導体素子を有する低消費電力な半導体装置を、複雑な工程を経ることなく作製することを目的とした半導体装置の作製方法を、図１、図３、及び図４を用いて詳細に説明する。
【００２９】
図１（Ａ）乃至（Ｄ）に本発明を用いた本実施の形態の半導体層の形成方法の一例を示す。基板３００上に下地膜として絶縁膜３０１を形成し、絶縁膜３０１上に半導体層３０２を形成する（図１（Ａ）参照。）。
【００３０】
半導体層３０２において薄膜化する領域を選択的に除去し、開口３０３を有する半導体層３０４ａ及び半導体層３０４ｂを形成する（図１（Ｂ）参照。）。開口３０３において、絶縁膜３０１が露出する。
【００３１】
次に、半導体層３０４ａ、３０４ｂ及び開口３０３にレーザ光３０５を照射し、加熱処理を行う。レーザ光３０５の加熱によって半導体層３０４ａ、３０４ｂの開口３０３における端部は溶融し、開口３０３の絶縁膜３０１上に流動する。開口３０３は端部より流動した半導体材料によって充填され、開口３０３における絶縁膜３０１の露出領域は半導体材料によって覆われ、開口３０３上にも薄膜の半導体層３０６が形成される（図１（Ｃ）参照。）。開口３０３上に形成される半導体層領域は開口端部より流動した溶融した半導体材料によって形成されるので、膜厚が薄く局所的に薄膜化した領域となる。
【００３２】
半導体層３０６を所望の形状に加工し、半導体層３０７を形成する（図１（Ｄ）参照。）。本実施の形態では、図１（Ｃ）の点線部が示すように、半導体層３０４ａ及び半導体層３０４ｂもレーザ光により溶融し、開口３０３へ流動する例を示しており、半導体層３０４ａ、半導体層３０４ｂの膜厚も全体的に薄膜化している。
【００３３】
薄膜トランジスタの半導体層としては結晶性半導体層を用いることが好ましい。非晶質半導体層を加熱処理によって結晶化して結晶性半導体層としてもよい。この場合の結晶化工程は、薄膜化領域を形成する半導体層への加熱処理の前でも後でもよい。
【００３４】
また、薄膜化領域を形成する半導体層への加熱処理によって半導体層の結晶化を同時に行ってもよい。特に加熱工程としてレーザ光の照射を行う場合、レーザ光の照射条件（照射方向、照射領域）によって半導体層の結晶成長の方向を制御することができる。もちろん、薄膜化領域を形成する半導体層への加熱処理を行った後、結晶化のための加熱工程（レーザ光の照射など）を行ってもよい。
【００３５】
本実施の形態では、半導体層３０４ａ、３０４ｂとして非晶質半導体層を形成し、レーザ光３０５によって半導体層３０４ａ、３０４ｂを溶融することで半導体層３０６の形状に加工しながら同時に結晶化し、半導体層３０７として結晶性半導体層を得る例を示す。
【００３６】
図３（Ａ）（Ｂ）に本実施の形態の半導体層の作製工程の斜視図を示す。基板３００上に設けられた絶縁膜３０１上に薄膜化領域に対応する複数の開口を有する半導体層３０４が形成されている。図１は、開口３０３を有する半導体層の断面図である。薄膜化領域はチャネル形成領域として用いるため、開口は半導体素子の半導体層においてチャネル形成領域と対応する領域に設けられる。点線３０９は、半導体素子の半導体層の形状を示している。加熱処理により溶融する半導体層の領域は変化するので、開口の形状及び大きさはチャネル形成領域と完全に一致しなくてもよく、少なくとも後に形成するチャネル形成領域が局所的に薄膜化された領域内に形成できればよい。
【００３７】
図３（Ａ）は、半導体層３０４にレーザ光３０５のビームスポットを矢印３３６の方向に走査しながら照射する例である。図３（Ａ）のようにチャネル幅方向に平行にレーザ光３０５を照射すると、開口に流動した半導体層は、チャネル長方向に膜厚が均一な半導体層とすることができる。
【００３８】
一方図３（Ｂ）は、半導体層３０４にレーザ光３２７のビームスポットを矢印３２８方向に走査しながら照射する例である。図３（Ｂ）のようにチャネル長方向に平行にレーザ光３２７を照射すると、開口に流動した半導体層は、チャネル長方向に結晶成長するように結晶化することができるために、薄膜トランジスタの移動度を向上させることができる。
【００３９】
このように、レーザ光のビームスポットの走査方向に長く伸びた結晶粒を有する結晶性半導体層を形成することができる。また、図３（Ａ）（Ｂ）はレーザ光として連続発振のレーザ光（線状のビームスポット）を照射しながら走査する例を示したが、パルス発振のレーザ光を線状に集光し、半導体層に温度分布を形成することで半導体層を基板に表面に対して平行な方向（横方向ともいう）に結晶成長させてもよい。
【００４０】
また、下地膜となる絶縁膜上に設けられた半導体層に開口を形成する際に、開口に露出する絶縁膜表面も多少エッチングしてもよい。例えば、開口に露出する絶縁膜をすり鉢状にエッチングすると、加熱工程により溶融した半導体材料の開口への流動を促進することができる。
【００４１】
絶縁表面を有する基板である基板３００としては、ガラス基板、石英基板、サファイア基板、セラミック基板、表面に絶縁層が形成された金属基板などを用いることができる。また、本実施の形態の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよいし、フィルムのような可撓性基板を用いても良い。プラスチック基板としてはＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＥＳ（ポリエーテルサルフォン）からなる基板、可撓性基板としてはアクリル等の合成樹脂を用いることができる。
【００４２】
絶縁膜３０１としては、窒化珪素、酸化珪素、酸化窒化珪素、窒化酸化珪素などを用いることができ、単層でも２層、３層といった積層構造でもよい。なお本明細書中において酸化窒化珪素とは酸素の含有量が窒素の含有量より大きい物質であり、窒素を含む酸化珪素とも言える。同様に、窒化酸化珪素とは、窒素の含有量が酸素の含有量より大きい物質であり、酸素を含む窒化珪素とも言える。
【００４３】
絶縁膜３０１は必ずしも設ける必要はないが、溶融した半導体材料を効率よく流動させるために、半導体層３０２の被形成領域は半導体材料に対してぬれ性の高い絶縁膜３０１を形成することが好ましい。半導体層として珪素膜を用いる場合、絶縁膜３０１に窒素珪素を含む膜と膜を用いると、半導体材料の珪素とのぬれ性が良いため好ましい。例えば、モノシラン（ＳｉＨ４、）、アンモニア（ＮＨ３）、及び亜酸化窒素（Ｎ２Ｏ）を反応ガスとしてＣＶＤ法によって形成した酸化窒化珪素膜などを用いることができる。また、絶縁膜３０１としてシリコンカーバイドなども用いることができる。
【００４４】
また、絶縁膜３０１の他の材料として、窒化アルミニウム、酸素含有量が窒素含有量よりも多い酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウムまたは酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。シロキサンを含む材料を用いてもよい。なお、シロキサンとは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、アリール基）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、オキサゾール樹脂を用いることもでき、例えば光硬化型ポリベンゾオキサゾールなどを用いることができる。
【００４５】
絶縁膜３０１は、スパッタリング法、ＰＶＤ法（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、減圧ＣＶＤ法（ＬＰＣＶＤ法）、またはプラズマＣＶＤ法等のＣＶＤ法（Ｃｈｅｍｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、また、選択的にパターンを形成できる液滴吐出法や、パターンが転写または描写できる印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）、その他スピンコート法などの塗布法、ディッピング法、ディスペンサ法などを用いることもできる。
【００４６】
本実施の形態において、半導体層の薄膜化領域を形成する以外の加工は、フォトリソグラフィ工程などを用いてマスクを形成し、エッチングによって加工すればよい。本実施の形態において、用いるマスクは、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いることができる。また、ベンゾシクロブテン、パリレン、フッ化アリレンエーテル、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いることもできる。或いは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、ポジ型レジストやネガ型レジストを用いることができる。液滴吐出法などの湿式法を用いる場合、いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整する、界面活性剤等を加えるなどによって適宜調整すればよい。
【００４７】
所望の形状に加工するエッチング加工は、プラズマエッチング（ドライエッチング）又はウエットエッチングのどちらを採用しても良い。大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、ＣＦ４、ＮＦ３などのフッ素系のガス、又はＣｌ２、ＢＣｌ３などの塩素系のガスを用い、ＨｅやＡｒなどの不活性ガスを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。
【００４８】
本実施の形態では、半導体層３０４ａ、３０４ｂの開口３０３における端部を溶融させるための加熱工程をレーザ光３０５の照射によって行う例を示すが、本発明はこれに限定されない。他の加熱処理工程、光照射工程を用いてもよい。
【００４９】
用いる光は、特に限定されず、赤外光、可視光、または紫外光のいずれか一またはそれらの組み合わせを用いることが可能である。例えば、紫外線ランプ、ブラックライト、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、または高圧水銀ランプから射出された光を用いてもよい。その場合、ランプ光源は、必要な時間点灯させて照射してもよいし、複数回照射してもよい。
【００５０】
また、用いる光としてレーザ光を用いてもよく、レーザ発振器としては、紫外光、可視光、又は赤外光を発振することが可能なレーザ発振器を用いることができる。レーザ発振器としては、ＫｒＦ、ＡｒＦ、ＫｒＦ、ＸｅＣｌ、Ｘｅ等のエキシマレーザ発振器、Ｈｅ、Ｈｅ−Ｃｄ、Ａｒ、Ｈｅ−Ｎｅ、ＨＦ等の気体レーザ発振器、ＹＡＧ、ＧｄＶＯ４、ＹＶＯ４、ＹＬＦ、ＹＡｌＯ３などの結晶にＣｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍをドープした結晶を使った固体レーザ発振器、ＧａＮ、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＧａＡｓＰ等の半導体レーザ発振器を用いることができる。なお、固体レーザ発振器においては、基本波の第２高調波〜第５高調波を適用するのが好ましい。レーザ発振器から射出されるレーザ光の形状やレーザ光の進路を調整するため、シャッター、ミラー又はハーフミラー等の反射体、シリンドリカルレンズや凸レンズなどによって構成される光学系が設置されていてもよい。
【００５１】
なお、照射方法は、選択的に光を照射してもよいし、光をＸＹ軸方向に走査して光を照射することができる。この場合、光学系にポリゴンミラーやガルバノミラーを用いることが好ましい。
【００５２】
また、光は、ランプ光源による光とレーザ光とを組み合わせて用いることもでき、比較的広範囲な露光処理を行う領域は、ランプによる照射処理を行い、高精密な露光処理を行う領域のみレーザ光で照射処理を行うこともできる。また、複数のレーザ光を組み合わせて用いることもできる。このように光の照射処理を行うと、スループットも向上できる。
【００５３】
また、光照射は、他の加熱処理と同時に行っても良い。例えば、半導体層を設けた基板を加熱（好ましくは５０℃〜５００℃）しながら、上方（下方、もしくは上下両方）から光照射をおこない、半導体層を加熱してもよい。
【００５４】
半導体層を形成する材料は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製される非晶質半導体（以下「アモルファス半導体：ＡＳ」ともいう。）を光エネルギーや熱エネルギーを利用して結晶化させた結晶性半導体などを用いることができる。
【００５５】
非晶質半導体としては、代表的には水素化アモルファスシリコン、結晶性半導体としては代表的にはポリシリコンなどがあげられる。ポリシリコン（多結晶シリコン）には、８００℃以上のプロセス温度を経て形成されるポリシリコンを主材料として用いた所謂高温ポリシリコンや、６００℃以下のプロセス温度で形成されるポリシリコンを主材料として用いた所謂低温ポリシリコン、また結晶化を促進する元素などを添加し結晶化させたポリシリコンなどを含んでいる。また、半導体層として絶縁表面に単結晶半導体層を設けたＳＯＩ基板を用いても良い。
【００５６】
結晶性半導体層の作製方法は、種々の方法（レーザ結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた熱結晶化法等）を用いれば良い。また微結晶半導体をレーザ照射して結晶化し、結晶性を高めることもできる。結晶化を助長する元素を導入しない場合は、非晶質半導体層にレーザ光を照射する前に、窒素雰囲気下５００℃で１時間加熱することによって非晶質半導体層の含有水素濃度を１×１０２０ａｔｏｍｓ／ｃｍ３以下にまで放出させる。これは水素を多く含んだ非晶質半導体層にレーザ光を照射すると非晶質半導体層が破壊されてしまうからである。結晶化のための加熱処理は、加熱炉、レーザ照射、若しくはランプから発する光の照射（ランプアニールともいう）などを用いることができる。加熱方法としてＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）法、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）法等のＲＴＡ法がある。ＧＲＴＡとは高温のガスを用いて加熱処理を行う方法であり、ＬＲＴＡとはランプ光により加熱処理を行う方法である。
【００５７】
また、非晶質半導体層を結晶化し、結晶性半導体層を形成する結晶化工程で、非晶質半導体層に結晶化を促進する元素（触媒元素、金属元素とも示す）を添加し、熱処理（５５０℃〜７５０℃で３分〜２４時間）により結晶化を行ってもよい。結晶化を助長する元素としては、鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスニウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）及び金（Ａｕ）から選ばれた一種又は複数種類を用いることができる。
【００５８】
非晶質半導体層への金属元素の導入の仕方としては、当該金属元素を非晶質半導体層の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、ＣＶＤ法、プラズマ処理法（プラズマＣＶＤ法も含む）、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき非晶質半導体層の表面のぬれ性を改善し、非晶質半導体層の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を成膜することが望ましい。
【００５９】
結晶化を促進する元素を結晶性半導体層から除去、又は軽減するため、結晶性半導体層に接して、不純物元素を含む半導体層を形成し、ゲッタリングシンクとして機能させる。不純物元素としては、ｎ型を付与する不純物元素、ｐ型を付与する不純物元素や希ガス元素などを用いることができ、例えばリン（Ｐ）、窒素（Ｎ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、ボロン（Ｂ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、Ｋｒ（クリプトン）、Ｘｅ（キセノン）から選ばれた一種または複数種を用いることができる。結晶化を促進する元素を含む結晶性半導体層に、希ガス元素を含む半導体層を形成し、熱処理（５５０℃〜７５０℃で３分〜２４時間）を行う。結晶性半導体層中に含まれる結晶化を促進する元素は、希ガス元素を含む半導体層中に移動し、結晶性半導体層中の結晶化を促進する元素は除去、又は軽減される。その後、ゲッタリングシンクとなった希ガス元素を含む半導体層を除去する。
【００６０】
レーザと、半導体層とを相対的に走査することにより、レーザ照射を行うことができる。またレーザ照射において、ビームを精度よく重ね合わせたり、レーザ照射開始位置やレーザ照射終了位置を制御するため、マーカーを形成することもできる。マーカーは非晶質半導体層と同時に、基板上へ形成すればよい。
【００６１】
レーザ照射を用いる場合、連続発振型のレーザビーム（ＣＷ（ＣＷ：ｃｏｎｔｉｎｕｏｕｓ−ｗａｖｅ）レーザビーム）やパルス発振型のレーザビーム（パルスレーザビーム）を用いることができる。ここで用いることができるレーザビームは、Ａｒレーザ、Ｋｒレーザ、エキシマレーザなどの気体レーザ、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されるものを用いることができる。このようなレーザビームの基本波、及びこれらの基本波の第２高調波から第４高調波のレーザビームを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このレーザは、ＣＷで射出することも、パルス発振で射出することも可能である。ＣＷで射出する場合は、レーザのパワー密度を０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。
【００６２】
なお、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、Ａｒイオンレーザ、またはＴｉ：サファイアレーザは、連続発振をさせることが可能であり、Ｑスイッチ動作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。パルス幅がピコ秒台、或いはフェムト秒（１０−１５秒）台のパルスレーザを用いてもよい。１０ＭＨｚ以上の発振周波数でレーザビームを発振させると、半導体層がレーザによって溶融してから固化するまでの間に、次のパルスが半導体層に照射される。従って、発振周波数が低いパルスレーザを用いる場合と異なり、半導体層中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。
【００６３】
媒質としてセラミック（多結晶）を用いると、短時間かつ低コストで自由な形状に媒質を形成することが可能である。単結晶を用いる場合、通常、直径数ｍｍ、長さ数十ｍｍの円柱状の媒質が用いられているが、セラミックを用いる場合はさらに大きいものを作ることが可能である。
【００６４】
発光に直接寄与する媒質中のＮｄ、Ｙｂなどのドーパントの濃度は、単結晶中でも多結晶中でも大きくは変えられないため、濃度を増加させることによるレーザの出力向上にはある程度限界がある。しかしながら、セラミックの場合、単結晶と比較して媒質の大きさを著しく大きくすることができるため大幅な出力向上ができる。
【００６５】
さらに、セラミックの場合では、平行六面体形状や直方体形状の媒質を容易に形成することが可能である。このような形状の媒質を用いて、発振光を媒質の内部でジグザグに進行させると、発振光路を長くとることができる。そのため、増幅が大きくなり、大出力で発振させることが可能になる。また、このような形状の媒質から射出されるレーザビームは射出時の断面形状が四角形状であるため、丸状のビームと比較すると、線状ビームに整形するのに有利である。このように射出されたレーザビームを、光学系を用いて整形することによって、短辺の長さ１ｍｍ以下、長辺の長さ数ｍｍ〜数ｍの線状ビームを容易に得ることが可能となる。また、励起光を媒質に均一に照射することにより、線状ビームは長辺方向にエネルギー分布の均一なものとなる。またさらにレーザは、半導体層に対して入射角θ（０＜θ＜９０度）を持たせて照射させるとよい。レーザの干渉を防止することができるからである。
【００６６】
この線状ビームを半導体層に照射することによって、半導体層の全面をより均一にアニールすることが可能になる。線状ビームの両端まで均一なアニールが必要な場合は、その両端にスリットを配置し、エネルギーの減衰部を遮光するなどの工夫が必要となる。
【００６７】
また、希ガスや窒素などの不活性ガス雰囲気中でレーザ光を照射するようにしても良い。これにより、レーザ光の照射により半導体表面の荒れを抑えることができ、界面準位密度のばらつきによって生じるしきい値のばらつきを抑えることができる。
【００６８】
非晶質半導体層の結晶化は、熱処理とレーザ光照射による結晶化を組み合わせてもよく、熱処理やレーザ光照射を単独で、複数回行っても良い。
【００６９】
以上の工程で、局所的に薄膜化した半導体層３０７を形成する。得られた膜厚の異なる領域を有する半導体層３０７において、局所的に薄膜化した領域をチャネル形成領域とし、薄膜化していない領域をソース領域及びドレイン領域として用いることでチャネル形成領域が局所的に薄膜化された半導体層を有する半導体素子を形成することができる。半導体層３０７を用いて半導体素子として薄膜トランジスタを作製する工程を図４を用いて説明する。
【００７０】
本実施の形態の半導体装置において、薄膜トランジスタの半導体層３０７のチャネル形成領域の膜厚は、５ｎｍ以上３０ｎｍ以下、より好ましくは１０ｎｍ以上２０ｎｍ以下とすればよい。
【００７１】
本発明では、薄膜トランジスタの半導体層３０７においてチャネル形成領域を局所的に薄膜化し（膜厚は、５ｎｍ以上３０ｎｍ以下、より好ましくは１０ｎｍ以上２０ｎｍ以下）、かつソース領域及びドレイン領域においてソース電極層及びドレイン電極層と接続する領域は薄膜化されない（膜厚は、２５ｎｍ以上１００ｎｍ以下、より好ましくは５０ｎｍ以上６０ｎｍ以下）ことを特徴としている。従って、半導体層において、チャネル形成領域以外の、ソース領域及びドレイン領域の一部や、チャネル形成領域とソース領域及びドレイン領域との間に設けることができる低濃度不純物領域なども、薄膜化されていてもよい。
【００７２】
半導体層を薄膜化することで、短チャネル効果を抑制しすることが可能となる。また、トランジスタのしきい値電圧を小さくすることが可能であり、低電圧駆動をすることができる。
【００７３】
半導体層上の酸化膜を除去し、半導体層３０７を覆うゲート絶縁層３０８を形成する。本実施の形態において、薄膜トランジスタのゲート絶縁層の膜厚は、好ましくは１ｎｍ以上１０ｎｍ以下、より望ましくは５ｎｍ程度とすればよい。ゲート絶縁層３０８の薄膜化は、薄膜トランジスタを低電圧で高速に動作させる効果がある。
【００７４】
本発明は、半導体層を溶融させ流動させて形状を加工するために端部が曲率を有する丸みを帯びた形状とすることができる。そのため半導体層上に形成されるゲート絶縁層によって被覆性よく覆うことができる。従ってゲート絶縁層の被覆不良による特性不良を防ぐことができ、高信頼性の半導体装置を歩留まりよく作製することができる。
【００７５】
ゲート絶縁層３０８は酸化珪素、若しくは酸化珪素と窒化珪素の積層構造で形成すればよい。ゲート絶縁層３０８は、スパッタ法、プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁膜を堆積することで形成しても良いし、プラズマ処理による固相酸化若しくは固相窒化で形成すると良い。半導体層を、プラズマ処理により酸化又は窒化することにより形成するゲート絶縁層は、緻密で絶縁耐圧が高く信頼性に優れているためである。
【００７６】
プラズマ処理による固相酸化処理若しくは固相窒化処理として、マイクロ波（代表的には２．４５ＧＨｚ）で励起され、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下、且つ電子温度が０．５ｅＶ以上１．５ｅＶ以下のプラズマを利用することが好ましい。固相酸化処理若しくは固相窒化処理において、５００℃以下の温度において、緻密な絶縁膜を形成すると共に実用的な反応速度を得るためである。
【００７７】
このプラズマ処理により半導体層の表面を酸化する場合には、酸素雰囲気下（例えば、酸素（Ｏ２）又は一酸化二窒素（Ｎ２Ｏ）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下、若しくは酸素又は一酸化二窒素と水素（Ｈ２）と希ガス雰囲気下）で行う。また、プラズマ処理により窒化をする場合には、窒素雰囲気下（例えば、窒素（Ｎ２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下、窒素と水素と希ガス雰囲気下、若しくはＮＨ３と希ガス雰囲気下）でプラズマ処理を行う。希ガスとしては、例えばＡｒを用いることができる。また、ＡｒとＫｒを混合したガスを用いてもよい。
【００７８】
なお、プラズマ処理とは、半導体層、絶縁層、導電層に対する酸化処理、窒化処理、酸窒化処理、水素化処理、表面改質処理を含んでいる。これらの処理は、その目的に応じて、供給するガスを選択すれば良い。
【００７９】
半導体層を酸化処理若しくは窒化処理を行うには以下のようにすれば良い。まず、処理室内を真空にし、ガス供給部から酸素又は窒素を含むプラズマ処理用ガスを導入する。基板は室温若しくは温度制御部により１００℃乃至５５０℃に加熱する。
【００８０】
次に、マイクロ波供給部からアンテナにマイクロ波を供給する。そしてマイクロ波をアンテナから誘電体板を通して処理室内に導入することによって、プラズマを生成する。マイクロ波の導入によりプラズマの励起を行うと、低電子温度（３ｅＶ以下、好ましくは１．５ｅＶ以下）で高電子密度（１×１０１１ｃｍ−３以上）のプラズマを生成することができる。この高密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）及び／又は窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体層の表面を酸化又は窒化することができる。プラズマ処理用ガスにアルゴンなどの希ガスを混合させると、希ガスの励起種により酸素ラジカルや窒素ラジカルを効率良く生成することができる。この方法は、プラズマで励起した活性なラジカルを有効に使うことにより、５００℃以下の低温で固相反応による酸化、窒化若しくは酸化と窒化の同時処理を行うことができる。
【００８１】
プラズマ処理により形成される好適なゲート絶縁層の一例は、酸化雰囲気下のプラズマ処理により半導体層に３ｎｍ乃至６ｎｍの厚さで酸化シリコン層を形成し、その後窒素雰囲気下でその酸化シリコン層の表面を窒化して窒化シリコン層を形成した積層構造である。半導体層の代表例としてのシリコン層の表面をプラズマ処理で酸化することで、界面に歪みのない緻密な酸化膜を形成することができる。また、当該酸化膜をプラズマ処理で窒化することで、表層部の酸素を窒素に置換して窒化層を形成すると、さらに緻密化することができる。それにより絶縁耐圧が高い絶縁層を形成することができる。
【００８２】
いずれにしても、上記のようなプラズマ処理による固相酸化処理若しくは固相窒化処理を用いることで、耐熱温度が７００℃以下のガラス基板を用いても、９５０℃乃至１０５０℃で形成される熱酸化膜と同等な絶縁層を得ることができる。すなわち、トランジスタのゲート絶縁層として信頼性の高い膜を形成することができる。
【００８３】
また、ゲート絶縁層３０８として、高誘電率材料を用いても良い。ゲート絶縁層３０８に高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。高誘電率材料としては、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルなどを用いることができる。また、プラズマ処理による固相酸化により酸化シリコン層を形成しても良い。
【００８４】
また、薄い酸化珪素膜の形成方法としては、ＧＲＴＡ法、ＬＲＴＡ法等を用いて半導体領域表面を酸化し、熱酸化膜を形成することで、膜厚の薄い酸化珪素膜を形成することもできる。なお、低い成膜温度でゲートリーク電流の少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。
【００８５】
次いで、ゲート絶縁層３０８上にゲート電極層として用いる膜厚２０〜１００ｎｍの第１の導電膜と、膜厚１００〜４００ｎｍの第２の導電膜とを積層して形成する。第１の導電膜及び第２の導電膜は、スパッタリング法、蒸着法、ＣＶＤ法等の手法により形成することができる。第１の導電膜及び第２の導電膜はタンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジウム（Ｎｄ）から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、第１の導電膜及び第２の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いてもよい。また、２層構造に限定されず、例えば、第１の導電膜として膜厚５０ｎｍのタングステン膜、第２の導電膜として膜厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、第３の導電膜として膜厚３０ｎｍの窒化チタン膜を順次積層した３層構造としてもよい。また、３層構造とする場合、第１の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第２の導電膜のアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、第３の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。また、単層構造であってもよい。本実施の形態では、第１の導電膜として窒化タンタル（ＴａＮ）を膜厚３０ｎｍ形成し、第２の導電膜としてタングステン（Ｗ）を膜厚３７０ｎｍ形成する。
【００８６】
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、第１の導電膜及び第２の導電膜を所望の形状に加工し、第１のゲート電極層３１０、第２のゲート電極層３１２を形成する（図４（Ａ）参照。）。ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の電極温度等）を適宜調節することにより、第１のゲート電極層及び第２のゲート電極層を所望のテーパー形状を有するようにエッチングすることができる。また、テーパー形状は、マスクの形状によっても角度等を制御することができる。なお、エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。
【００８７】
本実施の形態では第１のゲート電極層、第２のゲート電極層を垂直な側面を有して形成する例を示すが、本発明はそれに限定されず、第１のゲート電極層及び第２のゲート電極層両方がテーパー形状を有していてもよいし、どちらか一方のゲート電極層の一層のみがテーパー形状を有し、他方は異方性エッチングによって垂直な側面を有していてもよい。テーパー角度も積層するゲート電極層間で異なっていても良いし、同一でもよい。テーパー形状を有することによって、その上に積層する膜の被覆性が向上し、欠陥が軽減されるので信頼性が向上する。
【００８８】
ゲート電極層を形成する際のエッチング工程によって、ゲート絶縁層３０８は多少エッチングされ、膜厚が減る（いわゆる膜減り）ことがある。
【００８９】
本実施の形態では、薄膜トランジスタを高速動作を可能とするために、ゲート電極層（第１のゲート電極層３１０、第２のゲート電極層３１２）をチャネル方向の幅を細く形成してもよい。
【００９０】
ゲート電極層をチャネル方向の幅を細く形成する２つの方法を以下に示す。
【００９１】
第１の方法はゲート電極層のマスクを形成した後、マスクを幅方向にエッチング、アッシング等により細らせ、さらに幅の細いマスクを形成する。あらかじめ幅細い形状に形成されたマスクを用いることによって、ゲート電極層も幅細い形状に形成することができる。
【００９２】
次に、第２の方法は通常のマスクを形成し、そのマスクを用いてゲート電極層を形成する。次に得られたゲート電極層を幅方向にさらにサイドエッチングして細らせる。よって最終的に幅の細いゲート電極層を形成することができる。以上の工程を経ることによって、後にチャネル長の短い薄膜トランジスタを形成することが可能であり、高速動作が可能な薄膜トランジスタを作製することが可能である。
【００９３】
次に、第１のゲート電極層３１０及び第２のゲート電極層３１２をマスクとして、一導電型を付与する不純物元素３１３を添加し、ソース領域又はドレイン領域である一導電型を有する不純物領域３１５ａ、３１５ｂを形成する。また、半導体層３０７にチャネル形成領域３１７が形成される（図４（Ｂ）参照。）。一導電型を付与する不純物元素は、ｎ型を付与する不純物元素（例えばリン（Ｐ）やヒ素（Ａｓ）等）であっても、ｐ型を付与する不純物元素（例えばボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等）であってもよい。本実施の形態では、一導電型を付与する不純物元素としてｎ型を付与する不純物元素であるリン（Ｐ）を用いる。本実施の形態では、不純物元素を含むドーピングガスとしてホスフィン（ＰＨ３）を用いる。ここでは、ソース領域又はドレイン領域である一導電型を有する不純物領域３１５ａ、３１５ｂに、一導電型を付与する不純物元素が５×１０１９〜５×１０２０／ｃｍ３程度の濃度で含まれるように添加する。
【００９４】
本発明では、不純物領域がゲート絶縁層を介してゲート電極層と重なる領域をＬｏｖ領域と示し、不純物領域がゲート絶縁層を介してゲート電極層と重ならない領域をＬｏｆｆ領域と示す。
【００９５】
また、図４では、不純物領域においてハッチングと白地で示されているが、これは、白地部分に不純物元素が添加されていないということを示すのではなく、この領域の不純物元素の濃度分布がマスクやドーピング条件を反映していることを直感的に理解できるようにしたためである。なお、このことは本明細書の他の図面においても同様である。
【００９６】
一導電型を有する不純物領域３１５ａ、３１５ｂは、ソース領域又はドレイン領域として機能する。
【００９７】
不純物元素を活性化するために加熱処理、強光の照射、又はレーザ光の照射を行ってもよい。活性化と同時にゲート絶縁層へのプラズマダメージやゲート絶縁層と半導体層との界面へのプラズマダメージを回復することができる。
【００９８】
次いで、ゲート電極層、ゲート絶縁層を覆う層間絶縁層を形成する。本実施の形態では、水素を含む絶縁膜３１１と、絶縁層３１９との積層構造とする（図４（Ｃ）参照。）。絶縁膜３１１と、絶縁層３１９は、スパッタ法、またはプラズマＣＶＤを用いた窒化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜、酸化珪素膜でもよく、他の珪素を含む絶縁膜を単層または３層以上の積層構造として用いても良い。
【００９９】
さらに、窒素雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。好ましくは、４００〜５００℃で行う。この工程は層間絶縁層である絶縁膜３１１に含まれる水素により半導体層のダングリングボンドを終端する工程である。本実施の形態では、４１０度（℃）で１時間加熱処理を行う。
【０１００】
絶縁膜３１１と、絶縁層３１９としては他に窒化アルミニウム（ＡｌＮ）、酸化窒化アルミニウム（ＡｌＯＮ）、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム（ＡｌＮＯ）または酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素膜（ＣＮ）その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いてもよい。また、有機絶縁性材料を用いてもよく、有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、ポリシラザンを用いることができる。平坦性のよい塗布法によってされる塗布膜を用いてもよい。
【０１０１】
絶縁膜３１１、絶縁層３１９は、ディップ、スプレー塗布、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター、ＣＶＤ法、蒸着法等を採用することができる。液滴吐出法により絶縁膜３１１、絶縁層３１９を形成してもよい。液滴吐出法を用いた場合には材料液を節約することができる。また、液滴吐出法のようにパターンが転写、または描写できる方法、例えば印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）なども用いることができる。
【０１０２】
次いで、レジストからなるマスクを用いて絶縁膜３１１、絶縁層３１９に半導体層に達するコンタクトホール（開口部）を形成する。エッチングは、用いる材料の選択比によって、一回で行っても複数回行っても良い。エッチングによって、絶縁膜３１１、絶縁層３１９を除去し、ソース領域又はドレイン領域である一導電型を有する不純物領域３１５ａ、３１５ｂに達する開口を形成する。エッチングは、ウェットエッチングでもドライエッチングでもよく、両方用いてもよい。ウェットエッチングのエッチャントは、フッ素水素アンモニウム及びフッ化アンモニウムを含む混合溶液のようなフッ酸系の溶液を用いるとよい。エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。また用いるエッチング用ガスに不活性気体を添加してもよい。添加する不活性元素としては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種の元素を用いることができる。
【０１０３】
開口を覆うように導電膜を形成し、導電膜をエッチングして各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続するソース電極層又はドレイン電極層として機能する配線層３２０ａ、３２０ｂを形成する。配線層は、ＰＶＤ法、ＣＶＤ法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、液滴吐出法、印刷法、電界メッキ法等により、所定の場所に選択的に導電層を形成することができる。更にはリフロー法、ダマシン法を用いても良い。配線層の材料は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属、及びＳｉ、Ｇｅ、又はその合金、若しくはその窒化物を用いて形成する。また、これらの積層構造としても良い。本実施の形態では、チタン（Ｔｉ）を膜厚６０ｎｍ形成し、窒化チタン膜を膜厚４０ｎｍ形成し、アルミニウムを膜厚７００ｎｍ形成し、チタン（Ｔｉ）を膜厚２００ｎｍ形成して積層構造とし、所望な形状に加工する。
【０１０４】
以上の工程で高速動作の可能な半導体層のチャネル形成領域が局所的に薄膜化された薄膜トランジスタ３２２を含む半導体装置を作製することができる（図４（Ｃ）参照。）。
【０１０５】
本実施の形態において、薄膜トランジスタ３２２は、チャネル形成領域３１７のみを局所的に薄膜化するため、ソース領域及びドレイン領域である不純物領域３１５ａ、不純物領域３１５ｂにおいてソース電極層及びドレイン電極層である配線層３２０ａ、３２０ｂと接する領域は、薄膜化されずチャネル形成領域３１７より膜厚が厚い。よってソース領域及びドレイン領域を露出する開口（コンタクトホール）を形成する際、開口近くの半導体層が除去され消失するのを防止することができ、かつコンタクト抵抗（半導体層と配線層との）の増大を防止することができる。その結果、製造工程において歩留まりの低下を防止し、完成する半導体装置の高性能化を実現することができる。
【０１０６】
また、半導体層の側面に側壁絶縁層を設けても良い。側壁絶縁層を設けることで半導体層上に形成するゲート絶縁層の被覆性を向上させることができる。半導体層側面に側壁絶縁層を設ける例を図１８に示す。
【０１０７】
なお、本明細書において、半導体層の「端部」とは、島状に形成された半導体層の縁部分（エッジ部分）を示す。半導体層の「側面」とは、半導体層の縁部分の面を示す。
【０１０８】
図１８において、薄膜トランジスタ３６２における半導体層３０７の側面は、側壁絶縁層として絶縁層３５５ａ、３５５ｂによって覆われている。半導体層３０７の側面と接する絶縁層３５５ａ、３５５ｂを設けることで、半導体層３０７の端部におけるゲート絶縁層３０８の被覆性を良好にすることができる。よって、半導体層３０７の端部におけるゲート絶縁層３０８の被覆不良に起因した不良、例えば半導体層とゲート電極層の短絡、リーク電流の発生、静電破壊等を防止することができる。
【０１０９】
絶縁層３５５ａ、３５５ｂは、半導体層３０７を形成した後に、酸化シリコン膜又は窒化シリコン膜を堆積し、異方性エッチングにより加工することで自己整合的に形成することができる。また、絶縁層３５５ａ、３５５ｂは、半導体層３０７の端部を酸化処理することによって選択的に絶縁化し形成することもできる。酸化処理は、酸素を含む雰囲気下でのプラズマ処理によって行うことができる。また、水溶液を用いて表面を酸化処理（ウェット酸化ともいう）してもよい。プラズマ処理の前に半導体層側端部にフッ素や塩素などのハロゲンを導入してから、プラズマ処理を行ってもよい。ハロゲン添加を行うと、酸化速度が速いため酸化が優先的に進み、半導体層側端部において膜厚の厚い絶縁層を形成することができる。
【０１１０】
マスクを用いて半導体層の端部を露出させ、半導体装置端部を選択的にウェット酸化する場合、ウェット酸化は、例えば、５ｐｐｍ以上、望ましくは２０ｐｐｍ以上、より望ましくは１００ｐｐｍ以上のオゾン（Ｏ３）を含む水溶液（代表的にはオゾン水）で半導体層端部の表面を処理することにより、半導体層の露出している部分に酸化膜からなる側壁絶縁層を形成することができる。なお、オゾンを含む水溶液にかえて、過酸化水素（Ｈ２Ｏ２）を含む水溶液、硫酸（Ｈ２ＳＯ４）を含む水溶液、ヨウ素酸（ＨＩＯ３）を含む水溶液、又は硝酸（ＨＮＯ３）を含む水溶液等を用いることもできる。また、それぞれの水溶液は、酢酸やしゅう酸等の有機酸を含んでいてもよい。
【０１１１】
半導体層の端部の露出している部分から酸化を進めることができるため、半導体層の端部に選択的に厚く酸化膜を形成することができる。よって、半導体層の端部付近における電界集中を緩和することができ、ゲートリーク不良を低減し、ゲート電極の耐圧を向上させることが可能となる。
【０１１２】
また、プラズマ処理を用いて半導体層の端部に側壁絶縁層を形成する場合、ウェット酸化で説明したように半導体層の端部のみ露出させた状態で酸素を含む雰囲気下で半導体層の端部をプラズマ処理することにより、側壁絶縁層を形成してもよい。また、島状の半導体層全面にプラズマ処理行い、半導体層表面を覆うように絶縁層を形成してもよい。
【０１１３】
ゲート絶縁層３０８により半導体層３０７の端部を十分に被覆する、好ましくは半導体層３０７の側面と接する領域の膜厚を厚くすることで、半導体層３０７の端部に掛かる電界を緩和することができ、リーク電流の発生等を防止することができる。
【０１１４】
また、ゲート絶縁層３０８と比較して、絶縁層３５５ａ、３５５ｂの誘電率を小さくすることが好ましい。ゲート絶縁層３０８と比較して、絶縁層３５５ａ、３５５ｂの誘電率を小さくすることで、半導体層の端部、特にコーナー部（角部）に電界が集中することを緩和できる。例えば、絶縁層３５５ａ、３５５ｂを比誘電率が２．５以下の低誘電率材料で形成しても良い。低誘電率材料としては、ＣＶＤ法で作製される多孔質酸化シリコン、炭素若しくはフッ素含有酸化シリコンなどを用いることができる。絶縁層３５５ａ、３５５ｂを低誘電率材料で形成することで、膜厚を厚くした場合と同様な効果を得ることができる。ゲート絶縁層３０８に局所的に過度な電界が掛かることを防止でき、ゲート絶縁層３０８の絶縁不良を防止することができる。よって薄膜トランジスタ３６２を歩留まり良く製造することができ、完成する半導体装置の信頼性を向上させることができる。
【０１１５】
本実施の形態の半導体装置はゲート絶縁層の被覆不良によるゲート電極と半導体層とのショート及びリーク電流などの不良が防止された信頼性の高い半導体装置とすることができる。
【０１１６】
従って、本発明により、サブスレッショルド値が低く、かつオン電流の低下を抑えた高速動作が可能で駆動電圧の低い半導体素子を有する低消費電力な半導体装置を、複雑な工程を経ることなく作製することができる。
【０１１７】
（実施の形態２）
本実施の形態では、高速動作が可能で駆動電圧の低い半導体素子を有する低消費電力な半導体装置を、複雑な工程を経ることなく作製することを目的とした半導体装置の作製工程において、半導体層の他の作製方法を、図２及び図１９を用いて説明する。なお、実施の形態１と同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
【０１１８】
図２（Ａ）乃至（Ｄ）に本発明を用いた本実施の形態の半導体層の形成方法の一例を示す。基板３００上に下地膜として絶縁膜３０１を形成し、絶縁膜３０１上に半導体層３０２を形成する（図２（Ａ）参照。）。
【０１１９】
半導体層３０２において薄膜化する領域を選択的に除去し、スリット状に半導体層３３４ｂ、３３４ｃが設けられた開口３３３を有する半導体層３３４ａ乃至３３４ｄを形成する（図２（Ｂ）参照。）。開口３３３において、半導体層３３４ａと半導体層３３４ｂとの間、半導体層３３４ｂと半導体層３３４ｃとの間、半導体層３３４ｃと半導体層３３４ｄとの間に設けられたスリット（開口）において絶縁膜３０１が露出する。
【０１２０】
次に、開口３３３を含む半導体層３３４ａ乃至３３４ｄにレーザ光３３５を照射し、加熱処理を行う。レーザ光３３５の加熱によって半導体層３３４ａ、３３４ｄの開口３３３における端部、及び半導体層３３４ｂ、３３４ｃは溶融し、開口３３３の絶縁膜３０１上に流動する。開口３３３は半導体層３３４ａ、３３４ｄの開口３３３における端部及び半導体層３３４ｂ、３３４ｃが溶融して流動した半導体材料によって充填され、開口３３３における絶縁膜３０１の露出領域は半導体材料によって覆われ、開口３３３上にも薄膜の半導体層３３８が形成される（図２（Ｃ）参照。）。開口３３３上に形成される半導体層領域は開口端部及び開口内に残存した半導体層３３４ｂ、３３４ｄが流動した溶融した半導体材料によって形成されるので、膜厚が薄く局所的に薄膜化した領域となる。
【０１２１】
このように開口に流動させる半導体材料は開口における半導体層端部領域の他に、薄膜化したい領域の半導体層を全て除去せず、一部開口に残存するように選択的に除去してもよい。例えば、本実施の形態のように開口をスリット状とし、加熱処理によってスリット間の半導体層を溶融し開口に流動させてもよい。加熱処理によってスリット間の半導体層は溶融するのでスリットは埋められスリット間の半導体層は一体となり、固化することによって連続的な薄膜となる。
【０１２２】
開口に残存させる半導体層の形状はスリット状に限定されず、開口の面積、開口に形成する薄膜の膜厚、及び加える加熱処理のエネルギーによって適宜設定すればよい。
【０１２３】
半導体層３３８を所望の形状に加工し、半導体層３３９を形成する（図２（Ｄ）参照。）。本実施の形態でも、図２（Ｃ）の点線部が示すように、半導体層３３４ａ及び半導体層３３４ｄもレーザ光により溶融し、開口３３３へ流動する例を示しており、半導体層３３４ａ、半導体層３３４ｄの膜厚も全体的に薄膜化している。しかし、開口３３３に半導体層３３４ｂ、３３４ｃが設けられていたことから半導体層３３４ｂ、３３４ｃの半導体材料も開口３３３を充填する材料として供給されるため、半導体層３３４ａ、半導体層３３４ｄの薄膜化は制御することができる。このように、開口に残存させる半導体層は、開口の面積や形成する薄膜の膜厚によって適宜設定することができる。
【０１２４】
また、薄膜化領域を形成する半導体層への加熱処理によって半導体層の結晶化を同時に行ってもよい。特に加熱工程としてレーザ光の照射を行う場合、レーザ光の照射条件（照射方向、照射領域）によって半導体層の結晶成長の方向を制御することができる。もちろん、薄膜化領域を形成する半導体層への加熱処理を行った後、結晶化のための加熱工程（レーザ光の照射など）を行ってもよい。
【０１２５】
本実施の形態では、半導体層３３４ａ、３３４ｂとして非晶質半導体層を形成し、レーザ光３３５によって半導体層３３４ａ、３３４ｂを溶融することで半導体層３３８の形状に加工しながら同時に結晶化し、半導体層３３９として結晶性半導体層を得る例を示す。
【０１２６】
図１９（Ａ）（Ｂ）に本実施の形態の半導体層の作製工程の斜視図を示す。基板３３０上に設けられた絶縁膜３３１上に薄膜化領域に対応する複数のスリット状の開口を有する半導体層３３４が形成されている。図２は、開口３３３を有する半導体層の断面図である。薄膜化領域はチャネル形成領域として用いるため、開口は半導体素子の半導体層においてチャネル形成領域と対応する領域に設けられる。点線３３９は、半導体素子の半導体層の形状を示している。加熱処理により溶融する半導体層の領域は変化するので、開口の形状及び大きさはチャネル形成領域と完全に一致しなくてもよく、少なくとも後に形成するチャネル形成領域が局所的に薄膜化された領域内に形成できればよい。
【０１２７】
図１９（Ａ）は、半導体層３３４にレーザ光３３５のビームスポットを矢印３３７の方向に走査しながら照射する例である。図１９（Ａ）のようにチャネル幅方向に平行にレーザ光３３５を照射すると、スリット状の開口間に設けられた半導体層及び開口において半導体層端部より開口に流動した半導体層は、チャネル長方向に膜厚が均一な半導体層とすることができる。
【０１２８】
一方図１９（Ｂ）は、半導体層３３４にレーザ光３２５のビームスポットを矢印３２６方向に走査しながら照射する例である。図１９（Ｂ）のようにチャネル長方向に平行にレーザ光３２５を照射すると、開口に流動した半導体層は、チャネル長方向に結晶成長するように結晶化することができるために、薄膜トランジスタの移動度を向上させることができる。
【０１２９】
以上の工程で、局所的に薄膜化した半導体層３０７を形成する。得られた膜厚の異なる領域を有する半導体層３０７において、局所的に薄膜化した領域をチャネル形成領域とし、薄膜化していない領域をソース領域及びドレイン領域として用いることでチャネル形成領域が局所的に薄膜化された半導体層を有する半導体素子を形成することができる。
【０１３０】
得られる薄膜トランジスタは、半導体層（又は、さらにゲート絶縁層も）を薄膜化することによって、微細化できるため半導体装置の小型化が達成でき、かつより高速動作が可能となり、駆動電圧も低くすることができる。半導体層のチャネル形成領域の薄膜化は、チャネル形成領域の全域を空乏層化するように作用する。従って、半導体装置を低消費電力とすることができる。
【０１３１】
さらに薄膜トランジスタは、チャネル形成領域のみを局所的に薄膜化するため、ソース領域及びドレイン領域においてソース電極層及びドレイン電極層と接する領域は、薄膜化されずチャネル形成領域より膜厚が厚い。よってソース領域及びドレイン領域を露出する開口（コンタクトホール）を形成する際、開口近くの半導体層が除去され消失するのを防止することができ、かつコンタクト抵抗（半導体層と電極層との）の増大を防止することができる。その結果、製造工程において歩留まりの低下を防止し、完成する半導体装置の高性能化を実現することができる。
【０１３２】
従って、本実施の形態により、サブスレッショルド値が低く、かつオン電流の低下を抑えた高速動作が可能で駆動電圧の低い半導体素子を有する低消費電力な半導体装置を、複雑な工程を経ることなく作製することができる。
【０１３３】
（実施の形態３）
本実施の形態では、高速動作が可能で駆動電圧の低い半導体素子を有する低消費電力な半導体装置を、複雑な工程を経ることなく作製することを目的とした半導体装置の作製工程において、半導体層の他の作製方法を、図５乃至図７を用いて説明する。なお、実施の形態１と同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
【０１３４】
実施の形態１において半導体層を局所的に溶融させるための加熱処理にレーザ光の照射を用いる例を示した。図１においては開口及び開口周辺の半導体層へもレーザ光を照射し、半導体層３０４ａ、及び半導体層３０４ｂも完全に溶融させて開口へ半導体材料を流動させ、半導体層３０４ａ及び半導体層３０４ｂもやや均等に薄膜化している。レーザ光の照射領域及びエネルギーなどの照射条件を変えた他の例を説明する。
【０１３５】
図５は、レーザ光を開口３０３付近のみに選択的に照射する例である。図５（Ａ）に示すように基板３００上に絶縁膜３０１が設けられ、絶縁膜３０１上に半導体層を３０２が形成されている。図１と同様に半導体層３０２を選択的に除去し、開口３０３を有する半導体層３０４ａ及び半導体層３０４ｂを形成する（図５（Ｂ）参照。）。次に、開口３０３及び半導体層３０４ａ、３０４ｂの開口端部のみに選択的にレーザ光３４０を照射する。レーザ光３４０によって半導体層３０４ａ、３０４ｂの開口における端部は局所的に溶融し、開口３０３に流動する。図１と異なり、半導体層３０４ａ、３０４ｂの全面にはレーザ光を照射しないため、開口３０３に流動する半導体材料は開口周囲の半導体層３０４ａ、３０４ｂの端部のみであるために半導体層３０４ａ、３０４ｂにおいて膜厚の減少を抑えることができる。図５（Ｃ）においては半導体層３０４ａ、３０４ｂの端部のみしか開口３０３に流動しないため、得られた半導体層３４１において局所的に薄膜化された領域３４２は開口３０３の領域よりやや広くなっている。このようにレーザ光の照射領域によって得られる薄膜化領域は制御することができる。半導体層３４１をエッチングにより加工し、局所的に薄膜化された島状の半導体層３４３を形成することができる（図５（Ｄ）参照。）。
【０１３６】
レーザ光照射領域において、レーザ光のエネルギー分布を有してレーザ光を照射し加熱工程を行う例を図６（Ａ）乃至（Ｃ）に示す。図６（Ａ）は開口を有する半導体層において、開口及びその周辺に照射するレーザ光３７０を他の領域に照射するレーザ光３７１ａ、３７１ｂより高いエネルギーとし、局所的に薄膜化された半導体層３７２を形成する例である。
【０１３７】
図６（Ｂ）は開口を有する半導体層において、開口端部を露出した保護層３７６ａ、３７６ｂを設けレーザ光３７５のエネルギーを消失、または軽減するマスクとして用いるものである。保護層３７６ａ、３７６ｂにより開口及びその周辺に照射するレーザ光３７５を他の領域に照射するレーザ光３７５より高いエネルギーとし、局所的に薄膜化された半導体層３７７を形成することができる。
【０１３８】
図６（Ｃ）は開口を有する半導体層において、開口端部とそれ以外の領域のレーザ光に対する特性を変化させた例である。例えば半導体層を選択的に結晶化し、開口端部とそれ以外の半導体層において結晶性を異なせておく。図６（Ｃ）においては、開口端部を非晶質半導体領域とし、他の領域をより結晶性の高い結晶性半導体領域３８１ａ、３８１ｂとする。レーザ光３８０に対して吸収が異なる領域を有する半導体層にレーザ光３８０を照射することによって開口及びその周辺に照射するレーザ光３８０が与えるエネルギーを他の領域に照射するレーザ光３８０が与えるエネルギーより高いエネルギーとし、局所的に薄膜化された半導体層３８２を形成することができる。
【０１３９】
また、半導体層を素子ごとの島状の半導体層に加工する工程を局所的に薄膜化する加熱処理の前に行ってもよい。図７に薄膜化領域を形成するために選択的に半導体層を除去する工程で、素子単位に島状に半導体層を加工する例を示す。図７（Ａ）において、基板３００上に絶縁膜３０１が設けられ、絶縁膜３０１上に半導体層３０２が形成されている。半導体層３０２を選択的にエッチングし、開口３９０を有する島状の半導体層３９１ａ、３９１ｂを形成する。半導体層３９１ａ、３９１ｂは後に形成される薄膜トランジスタの素子サイズに加工されている。
【０１４０】
開口３９０を有する島状の半導体層３９１ａ、３９１ｂに対してレーザ光３９２を照射し、半導体層半導体層３９１ａ、３９１ｂの開口３９０端部を溶融し、半導体材料を開口３９０に流動させることによって、絶縁膜３０１上に薄膜化領域を形成する。この場合半導体層３９１ａ、３９１ｂは島状に加工されているために開口以外の半導体層端部の半導体層も同様に溶融し絶縁膜３０１上にやや濡れ広がる。従って、半導体層３９３は局所的に薄膜化された領域を有し、かつ端部に曲率を有するテーパー形状となる。本発明は、半導体層を溶融させ流動させて形状を加工するために端部が曲率を有する丸みを帯びた形状とすることができる。そのため半導体層上に形成されるゲート絶縁層によって被覆性よく覆うことができる。従ってゲート絶縁層の被覆不良による特性不良を防ぐことができ、高信頼性の半導体装置を歩留まりよく作製することができる。
【０１４１】
得られた膜厚の異なる領域を有する半導体層において、局所的に薄膜化した領域をチャネル形成領域とし、薄膜化していない領域をソース領域及びドレイン領域として用いることでチャネル形成領域が局所的に薄膜化された半導体層を有する半導体素子を形成することができる。
【０１４２】
得られる薄膜トランジスタは、半導体層（又は、さらにゲート絶縁層も）を薄膜化することによって、微細化できるため半導体装置の小型化が達成でき、かつより高速動作が可能となり、駆動電圧も低くすることができる。半導体層のチャネル形成領域の薄膜化は、チャネル形成領域の全域を空乏層化するように作用する。従って、半導体装置を低消費電力とすることができる。
【０１４３】
さらに薄膜トランジスタは、チャネル形成領域のみを局所的に薄膜化するため、ソース領域及びドレイン領域においてソース電極層及びドレイン電極層と接する領域は、薄膜化されずチャネル形成領域より膜厚が厚い。よってソース領域及びドレイン領域を露出する開口（コンタクトホール）を形成する際、開口近くの半導体層が除去され消失するのを防止することができ、かつコンタクト抵抗（半導体層と電極層との）の増大を防止することができる。その結果、製造工程において歩留まりの低下を防止し、完成する半導体装置の高性能化を実現することができる。
【０１４４】
従って、本実施の形態により、サブスレッショルド値が低く、かつオン電流の低下を抑えた高速動作が可能で駆動電圧の低い半導体素子を有する低消費電力な半導体装置を、複雑な工程を経ることなく作製することができる。
【０１４５】
（実施の形態４）
本実施の形態では、高速動作が可能で駆動電圧の低い半導体素子を有する低消費電力な半導体装置を、複雑な工程を経ることなく作製することを目的とした半導体装置の作製方法の一例としてＣＭＯＳ（相補型金属酸化物半導体：Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）に関して図８及び図９を用いて説明する。なお、実施の形態１と同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
【０１４６】
基板２００上に下地膜として絶縁膜２０１を形成し、絶縁膜２０１上に半導体層を形成する。半導体層において薄膜化する領域を選択的に除去し、開口を有する半導体層２０２ａ、半導体層２０２ｂ、半導体層２０２ｃを形成する（図８（Ａ）参照。）。開口において、絶縁膜２０１が露出する。半導体層２０２ａ、２０２ｂ、２０２ｃは実施の形態１と同様の材料及び方法で形成すればよい。
【０１４７】
次に、半導体層２０２ａ、２０２ｂ、２０２ｃ及び開口にレーザ光２０３を照射し、加熱処理を行う。レーザ光２０３の加熱によって半導体層２０２ａ、２０２ｂ、２０２ｃの開口における端部は溶融し、開口の絶縁膜２０１上に流動する。開口は端部より流動した半導体材料によって充填され、開口における絶縁膜２０１の露出領域は半導体材料によって覆われ、開口上にも薄膜の半導体層を有する半導体層２０４が形成される（図８（Ｂ）参照。）。開口上に形成される半導体層領域は開口端部より流動した溶融した半導体材料によって形成されるので、膜厚が薄く局所的に薄膜化した領域となる。
【０１４８】
半導体層２０４を所望の形状に加工し、局所的に薄膜化された島状の半導体層２０５及び半導体層２０６を形成する（図８（Ｃ）参照。）。
【０１４９】
薄膜トランジスタの半導体層２０５、２０６としては結晶性半導体層を用いることが好ましい。非晶質半導体層を加熱処理によって結晶化して結晶性半導体層としてもよい。この場合の結晶化工程は、薄膜化領域を形成する半導体層への加熱処理の前でも後でもよい。
【０１５０】
また、薄膜化領域を形成する半導体層への加熱処理によって半導体層の結晶化を同時に行ってもよい。特に加熱工程としてレーザ光の照射を行う場合、レーザ光の照射条件（照射方向、照射領域）によって半導体層の結晶成長の方向を制御することができる。もちろん、薄膜化領域を形成する半導体層への加熱処理を行った後、結晶化のための加熱工程（レーザ光の照射など）を行ってもよい。
【０１５１】
絶縁膜２０１としては、窒化珪素、酸化珪素、酸化窒化珪素、窒化酸化珪素などを用いることができ、単層でも２層、３層といった積層構造でもよい。なお本明細書中において酸化窒化珪素とは酸素の含有量が窒素の含有量より大きい物質であり、窒素を含む酸化珪素とも言える。同様に、窒化酸化珪素とは、窒素の含有量が酸素の含有量より大きい物質であり、酸素を含む窒化珪素とも言える。
【０１５２】
絶縁膜２０１は必ずしも設ける必要はないが、溶融した半導体材料を効率よく流動させるために、半導体層３０２の被形成領域は半導体材料に対してぬれ性の高い絶縁膜３０１を形成することが好ましい。半導体層として珪素膜を用いる場合、絶縁膜３０１に窒素珪素を含む膜と膜を用いると、半導体材料の珪素とのぬれ性が良いため好ましい。例えば、モノシラン（ＳｉＨ４、）、アンモニア（ＮＨ３）、及び亜酸化窒素（Ｎ２Ｏ）を反応ガスとしてＣＶＤ法によって形成した酸化窒化珪素膜などを用いることができる。また、絶縁膜３０１としてシリコンカーバイドなども用いることができる。
【０１５３】
また、絶縁膜２０１の他の材料として、窒化アルミニウム、酸素含有量が窒素含有量よりも多い酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウムまたは酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。シロキサンを含む材料を用いてもよい。なお、シロキサンとは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、アリール基）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、オキサゾール樹脂を用いることもでき、例えば光硬化型ポリベンゾオキサゾールなどを用いることができる。
【０１５４】
絶縁膜２０１は、スパッタリング法、ＰＶＤ法（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、減圧ＣＶＤ法（ＬＰＣＶＤ法）、またはプラズマＣＶＤ法等のＣＶＤ法（Ｃｈｅｍｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、また、選択的にパターンを形成できる液滴吐出法や、パターンが転写または描写できる印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）、その他スピンコート法などの塗布法、ディッピング法、ディスペンサ法などを用いることもできる。
【０１５５】
本実施の形態において、半導体層の薄膜化領域を形成する以外の加工は、フォトリソグラフィ工程などを用いてマスクを形成し、エッチングによって加工すればよい。
【０１５６】
所望の形状に加工するエッチング加工は、プラズマエッチング（ドライエッチング）又はウエットエッチングのどちらを採用しても良い。大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、ＣＦ４、ＮＦ３などのフッ素系のガス、又はＣｌ２、ＢＣｌ３などの塩素系のガスを用い、ＨｅやＡｒなどの不活性ガスを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。
【０１５７】
本実施の形態では、半導体層２０２ａ、２０２ｂ、２０２ｃの開口における端部を溶融させるための加熱工程をレーザ光２０３の照射によって行う例を示すが、本発明はこれに限定されない。他の加熱処理工程、光照射工程を用いてもよい。
【０１５８】
本実施の形態の半導体装置において、薄膜トランジスタの半導体層３０７のチャネル形成領域の膜厚は、５ｎｍ以上３０ｎｍ以下、より好ましくは１０ｎｍ以上２０ｎｍ以下とすればよい。
【０１５９】
本発明では、薄膜トランジスタの半導体層３０７においてチャネル形成領域を局所的に薄膜化し（膜厚は、５ｎｍ以上３０ｎｍ以下、より好ましくは１０ｎｍ以上２０ｎｍ以下）、かつソース領域及びドレイン領域においてソース電極層及びドレイン電極層と接続する領域は薄膜化されない（膜厚は、２５ｎｍ以上１００ｎｍ以下、より好ましくは５０ｎｍ以上６０ｎｍ以下）ことを特徴としている。従って、半導体層において、チャネル形成領域以外の、ソース領域及びドレイン領域の一部や、チャネル形成領域とソース領域及びドレイン領域との間に設けることができる低濃度不純物領域なども、薄膜化されていてもよい。
【０１６０】
半導体層を薄膜化することで、短チャネル効果を抑制しすることが可能となる。また、トランジスタのしきい値電圧を小さくすることが可能であり、低電圧駆動をすることができる。
【０１６１】
半導体層を薄膜で形成することにより、ＴＦＴをより小型化することができる。また、ＴＦＴのしきい値電圧を小さくするためにチャネル形成領域への不純物元素のドープ量を増加させた場合でも、半導体層を薄膜で形成することにより完全空乏型のＴＦＴを作製しやすくなるため、良好なＳ値でしきい値電圧の小さなＴＦＴを作製することができる。
【０１６２】
このようにして得られた半導体層に対して、薄膜トランジスタのしきい値電圧を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを選択的に行う。この不純物元素のドーピングは、結晶化工程の前の非晶質半導体膜に行ってもよい。非晶質半導体膜の状態で不純物元素をドーピングすると、その後の結晶化のための加熱処理によって、不純物の活性化も行うことができる。また、ドーピングの際に生じる欠陥等も改善することができる。
【０１６３】
また、下地膜である絶縁膜に不純物元素を添加し、加熱処理によって半導体膜に間接的に添加してもよい。この場合、半導体層に直接不純物元素をドーピング等によって添加せずによいため、ドーピングの際に生じる欠陥等も防止でき、半導体膜の結晶性に影響を与えない。さらに、結晶化のための加熱処理によって、不純物元素の活性化も行うことができる。
【０１６４】
半導体層上の酸化膜を除去し、半導体層２０５、２０６を覆うゲート絶縁層２０７を形成する。本実施の形態において、薄膜トランジスタのゲート絶縁層２０７の膜厚は、好ましくは１ｎｍ以上１０ｎｍ以下、より望ましくは５ｎｍ程度とすればよい。ゲート絶縁層２０７の薄膜化は、薄膜トランジスタを低電圧で高速に動作させる効果がある。
【０１６５】
本発明は、半導体層を溶融させ流動させて形状を加工するために端部が曲率を有する丸みを帯びた形状とすることができる。そのため半導体層上に形成されるゲート絶縁層によって被覆性よく覆うことができる。従ってゲート絶縁層の被覆不良による特性不良を防ぐことができ、高信頼性の半導体装置を歩留まりよく作製することができる。
【０１６６】
ゲート絶縁層２０７は酸化珪素、若しくは酸化珪素と窒化珪素の積層構造で形成すればよい。ゲート絶縁層２０７は、プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁膜を堆積することで形成しても良いし、プラズマ処理による固相酸化若しくは固相窒化で形成すると良い。半導体層を、プラズマ処理により酸化又は窒化することにより形成するゲート絶縁層は、緻密で絶縁耐圧が高く信頼性に優れているためである。
【０１６７】
また、ゲート絶縁層２０７として、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルなどの高誘電率材料を用いても良い。ゲート絶縁層２０７に高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。
【０１６８】
ゲート絶縁層２０７上にゲート電極層２０８及びゲート電極層２０９を形成する（図８（Ｄ）参照。）。ゲート電極層２０８、２０９は、スパッタリング法、蒸着法、ＣＶＤ法等の手法により形成することができる。ゲート電極層２０８、２０９はタンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジウム（Ｎｄ）から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、ゲート電極層２０８、２０９としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いてもよい。
【０１６９】
半導体層２０６を覆うマスク２１１を形成する。マスク２１１及びゲート電極層２０８をマスクとして、ｎ型を付与する不純物元素２１０を添加し、第１のｎ型不純物領域２１２ａ、２１２ｂを形成する（図８（Ｅ）参照。）。本実施の形態では、不純物元素を含むドーピングガスとしてホスフィン（ＰＨ３）を用いる。ここでは、第１のｎ型不純物領域２１２ａ、２１２ｂに、ｎ型を付与する不純物元素が１×１０１７〜５×１０１８／ｃｍ３程度の濃度で含まれるように添加する。本実施の形態では、ｎ型を付与する不純物元素としてリン（Ｐ）を用いる。
【０１７０】
次に、半導体層２０５を覆うマスク２１４を形成する。マスク２１４、ゲート電極層２０９をマスクとしてｐ型を付与する不純物元素２１３を添加し、第１のｐ型不純物領域２１５ａ、第１のｐ型不純物領域２１５ｂを形成する。本実施の形態では、不純物元素としてボロン（Ｂ）を用いるため、不純物元素を含むドーピングガスとしてはジボラン（Ｂ２Ｈ６）などを用いる。
【０１７１】
マスク２１４を除去し、ゲート電極層２０８、２０９の側面にサイドウォール構造の側壁絶縁層２１６ａ乃至２１６ｄを形成する。側壁絶縁層２１６ａ乃至２１６ｄは、ゲート電極層２０８、２０９を覆う絶縁層を形成した後、これをＲＩＥ（Ｒｅａｃｔｉｖｅ  ｉｏｎ  ｅｔｃｈｉｎｇ：反応性イオンエッチング）法による異方性のエッチングによって加工し、ゲート電極層２０８、２０９の側壁に自己整合的にサイドウォール構造の側壁絶縁層２１６ａ乃至２１６ｄを形成すればよい。ここで、絶縁層について特に限定はなく、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｓｏ−Ｓｉｌｉｃａｔｅ）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性のよい酸化珪素であることが好ましい。絶縁層は熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ、スパッタリング等の方法によって形成することができる。
【０１７２】
また、本実施の形態では、絶縁層をエッチングする際、ゲート電極層上の絶縁層を除去し、ゲート電極層を露出させるが、絶縁層をゲート電極層上に残すような形状に側壁絶縁層２１６ａ乃至２１６ｄｂを形成してもよい。本実施の形態では、後工程でゲート電極層上に保護膜として絶縁膜２２７を形成する。このようにゲート電極層を保護することによって、エッチング加工する際、ゲート電極層の膜減りを防ぐことができる。また、ソース領域及びドレイン領域にシリサイドを形成する場合、シリサイド形成時に成膜する金属膜とゲート電極層とが接しないので、金属膜の材料とゲート電極層の材料とが反応しやすい材料であっても、化学反応や拡散などの不良を防止することができる。エッチング方法は、ドライエッチング法でもウェットエッチング法でもよく、種々のエッチング方法を用いることができる。本実施の形態では、ドライエッチング法を用いる。エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。
【０１７３】
次に半導体層２０６を覆うマスク２１８を形成する。マスク２１８、ゲート電極層２０８、側壁絶縁層２１６ａ、２１６ｂをマスクとしてｎ型を付与する不純物元素２１７を添加し、第２のｎ型不純物領域２１９ａ、２１９ｂ、第３のｎ型不純物領域２２０ａ、２２０ｂが形成される。本実施の形態では、不純物元素を含むドーピングガスとしてＰＨ３を用いる。ここでは、第２のｎ型不純物領域２１９ａ、２１９ｂにｎ型を付与する不純物元素が５×１０１９〜５×１０２０／ｃｍ３程度の濃度で含まれるように添加する。また、半導体層２０５にチャネル形成領域２２１が形成される（図９（Ｂ）参照。）。
【０１７４】
第２のｎ型不純物領域２１９ａ、第２のｎ型不純物領域２１９ｂは高濃度ｎ型不純物領域であり、ソース、ドレインとして機能する。一方、第３のｎ型不純物領域２２０ａ、２２０ｂは低濃度不純物領域であり、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ  Ｄｒａｉｎ）領域となる。第３のｎ型不純物領域２２０ａ、２２０ｂはゲート電極層２０８に覆われていないＬｏｆｆ領域に形成されるため、オフ電流を低減する効果がある。この結果、さらに信頼性の高く、低消費電力の半導体装置を作製することが可能である。
【０１７５】
マスク２１８を除去し、半導体層２０５を覆うマスク２２３を形成する。マスク２２３、ゲート電極層２０９、側壁絶縁層２１６ｃ、２１６ｄをマスクとして、ｐ型を付与する不純物元素２２２を添加し、第２のｐ型不純物領域２２４ａ、２２４ｂ、第３のｐ型不純物領域２２５ａ、２２５ｂを形成する。
【０１７６】
第２のｐ型不純物領域２２４ａ、２２４ｂにｐ型を付与する不純物元素が１×１０２０〜５×１０２１／ｃｍ３程度の濃度で含まれるように添加する。本実施の形態では、第３のｐ型不純物領域２２５ａ、２２５ｂは、側壁絶縁層２１６ｃ、２１６ｄにより、自己整合的に第２のｐ型不純物領域２２４ａ、２２４ｂより低濃度となるように形成する。また、半導体層２０６にチャネル形成領域２２６が形成される（図９（Ｃ）参照。）。
【０１７７】
第２のｐ型不純物領域２２４ａ、２２４ｂは高濃度ｐ型不純物領域であり、ソース、ドレインとして機能する。一方、第３のｐ型不純物領域２２５ａ、２２５ｂは低濃度不純物領域であり、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ  Ｄｒａｉｎ）領域となる。第３のｐ型不純物領域２２５ａ、２２５ｂはゲート電極層２０９に覆われていないＬｏｆｆ領域に形成されるため、オフ電流を低減する効果がある。この結果、さらに信頼性の高く、低消費電力の半導体装置を作製することが可能である。
【０１７８】
マスク２２３を除去し、不純物元素を活性化するために加熱処理、強光の照射、又はレーザ光の照射を行ってもよい。活性化と同時にゲート絶縁層へのプラズマダメージやゲート絶縁層と半導体層との界面へのプラズマダメージを回復することができる。
【０１７９】
次いで、ゲート電極層、ゲート絶縁層を覆う層間絶縁層を形成する。本実施の形態では、保護膜となる水素を含む絶縁膜２２７と、絶縁層２２８との積層構造とする。絶縁膜２２７と絶縁層２２８は、スパッタ法、またはプラズマＣＶＤを用いた窒化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜、酸化珪素膜でもよく、他の珪素を含む絶縁膜を単層または３層以上の積層構造として用いても良い。
【０１８０】
さらに、窒素雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。好ましくは、４００〜５００℃で行う。この工程は層間絶縁層である絶縁膜２２７に含まれる水素により半導体層のダングリングボンドを終端する工程である。本実施の形態では、４１０度（℃）で１時間加熱処理を行う。
【０１８１】
絶縁膜２２７、絶縁層２２８としては他に窒化アルミニウム（ＡｌＮ）、酸化窒化アルミニウム（ＡｌＯＮ）、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム（ＡｌＮＯ）または酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素膜（ＣＮ）その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、有機絶縁性材料を用いてもよく、有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、ポリシラザンを用いることができる。平坦性のよい塗布法によってされる塗布膜を用いてもよい。
【０１８２】
絶縁膜２２７、絶縁層２２８は、ディップ、スプレー塗布、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター、ＣＶＤ法、蒸着法等を採用することができる。液滴吐出法により絶縁膜２２７、絶縁層２２８を形成してもよい。液滴吐出法を用いた場合には材料液を節約することができる。また、液滴吐出法のようにパターンが転写、または描写できる方法、例えば印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）なども用いることができる。
【０１８３】
次いで、レジストからなるマスクを用いて絶縁膜２２７、絶縁層２２８に半導体層に達するコンタクトホール（開口）を形成する。エッチングは、用いる材料の選択比によって、一回で行っても複数回行っても良い。エッチングによって、絶縁膜２２７、絶縁層２２８を除去し、ソース領域又はドレイン領域である第２のｎ型不純物領域２１９ａ、２１９ｂ、第２のｐ型不純物領域２２４ａ、２２４ｂに達する開口を形成する。エッチングは、ウェットエッチングでもドライエッチングでもよく、両方用いてもよい。ウェットエッチングのエッチャントは、フッ素水素アンモニウム及びフッ化アンモニウムを含む混合溶液のようなフッ酸系の溶液を用いるとよい。エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。また用いるエッチング用ガスに不活性気体を添加してもよい。添加する不活性元素としては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種の元素を用いることができる。
【０１８４】
開口を覆うように導電膜を形成し、導電膜をエッチングして各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続するソース電極層又はドレイン電極層として機能する配線層２２９ａ、２２９ｂ、２３０ａ、２３０ｂを形成する。配線層は、ＰＶＤ法、ＣＶＤ法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、液滴吐出法、印刷法、電界メッキ法等により、所定の場所に選択的に導電層を形成することができる。更にはリフロー法、ダマシン法を用いても良い。配線層の材料は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属、及びＳｉ、Ｇｅ、又はその合金、若しくはその窒化物を用いて形成する。また、これらの積層構造としても良い。本実施の形態では、チタン（Ｔｉ）を膜厚６０ｎｍ形成し、窒化チタン膜を膜厚４０ｎｍ形成し、アルミニウムを膜厚７００ｎｍ形成し、チタン（Ｔｉ）を膜厚２００ｎｍ形成して積層構造とし、所望な形状に加工する。
【０１８５】
以上の工程でＣＭＯＳ構造のｎチャネル型薄膜トランジスタである薄膜トランジスタ２３１及びｐチャネル型薄膜トランジスタである薄膜トランジスタ２３２を含む半導体装置を作製することができる（図９（Ｄ）参照。）。図示しないが、本実施の形態はＣＭＯＳ構造であるため、薄膜トランジスタ２３１と薄膜トランジスタ２３２とは電気的に接続している。
【０１８６】
本実施の形態に限定されず、薄膜トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
【０１８７】
従って、本発明により、サブスレッショルド値が低く、かつオン電流の低下を抑えた高速動作が可能で駆動電圧の低い半導体素子を有する低消費電力な半導体装置を、複雑な工程を経ることなく作製することができる。
【０１８８】
（実施の形態５）
本実施の形態では、高速動作が可能で駆動電圧の低い半導体素子を有する低消費電力な半導体装置を、複雑な工程を経ることなく作製することを目的とした半導体装置の作製方法の一例としてシリサイドを有するＣＭＯＳに関して図１０を用いて説明する。なお、実施の形態１と同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
【０１８９】
本実施の形態は、実施の形態４においてシリサイド構造を有する半導体装置の例である。図１０（Ａ）は、図９（Ｃ）の工程後に対応している。
【０１９０】
側壁絶縁層２１６ａ乃至２１６ｄ、ゲート電極層２０８、２０９をマスクとしてゲート絶縁層２０７をエッチングし半導体層２０５、２０６のソース領域及びドレイン領域を露出させる。ゲート絶縁層２０７は選択的にエッチングされ、ゲート絶縁層２５０、２５１となる（図１０（Ｂ）参照。）。
【０１９１】
半導体層２０５、２０６、側壁絶縁層２１６ａ乃至２１６ｄ上に導電膜２５２を形成する（図１０（Ｃ）参照。）。導電膜２５２の材料としては、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、Ｈａ（ハフニウム）、タンタル（Ｔａ）、バナジウム（Ｖ）、ネオジム（Ｎｂ）、クロム（Ｃｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等を有する膜を成膜する。ここでは、スパッタリング法により、ニッケル膜を成膜する。
【０１９２】
次に、加熱処理、ＧＲＴＡ法、ＬＲＴＡ法等により、露出されたソース領域及びドレイン領域の半導体層中の珪素と導電膜２５２とを反応させて、シリサイド２５３ａ、２５３ｂ、シリサイド２５４ａ、２５４ｂを形成する（図１０（Ｄ）参照。）。また、レーザ照射やランプによる光照射によってシリサイドを形成しても良い。この後、半導体層と反応しなかった導電膜２５２を除去する。図１０（Ｄ）は、シリサイド２５３ａ、２５３ｂ、シリサイド２５４ａ、２５４ｂはソース領域及びドレイン領域である第２のｎ型不純物領域２１９ａ、２１９ｂ、第２のｐ型不純物領域２２４ａ、２２４ｂ表面に形成される例を示すが、図１０（Ｅ）のように第２のｎ型不純物領域２１９ａ、２１９ｂ、第２のｐ型不純物領域２２４ａ、２２４ｂ全域にわたってシリサイドが形成されてもよい。シリサイドは導電膜の膜厚や、加熱条件（温度、時間）によって制御することができる。
【０１９３】
シリサイド構造によって、ソース領域及びドレイン領域の低抵抗化が可能であり、半導体装置の高速化が可能となる。さらに、低電圧での動作が可能であるため、消費電力を低減することができる。
【０１９４】
次いで、ゲート電極層、ゲート絶縁層を覆う層間絶縁層を形成する。本実施の形態では、保護膜となる水素を含む絶縁膜２５７と、絶縁層２５８との積層構造とする。絶縁膜２５７と絶縁層２５８は、スパッタ法、またはプラズマＣＶＤを用いた窒化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜、酸化珪素膜でもよく、他の珪素を含む絶縁膜を単層または３層以上の積層構造として用いても良い。
【０１９５】
さらに、窒素雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。好ましくは、４００〜５００℃で行う。この工程は層間絶縁層である絶縁膜２２７に含まれる水素により半導体層のダングリングボンドを終端する工程である。本実施の形態では、４１０度（℃）で１時間加熱処理を行う。
【０１９６】
次いで、レジストからなるマスクを用いて絶縁膜２５７、絶縁層２５８に半導体層に達するコンタクトホール（開口）を形成する。エッチングは、用いる材料の選択比によって、一回で行っても複数回行っても良い。エッチングによって、絶縁膜２５７、絶縁層２５８を除去し、ソース領域又はドレイン領域に設けられたシリサイド２５３ａ、２５３ｂ、シリサイド２５４ａ、２５４ｂに達する開口部を形成する。
【０１９７】
開口を覆うように導電膜を形成し、導電膜をエッチングして各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続するソース電極層又はドレイン電極層として機能する配線層２５９ａ、２５９ｂ、２６０ａ、２６０ｂを形成する。
【０１９８】
以上の工程でシリサイドを有するＣＭＯＳ構造のｎチャネル型薄膜トランジスタである薄膜トランジスタ２６１及びｐチャネル型薄膜トランジスタである薄膜トランジスタ２６２を含む半導体装置を作製することができる（図１０（Ｆ）参照。）。図示しないが、本実施の形態はＣＭＯＳ構造であるため、薄膜トランジスタ２６１と薄膜トランジスタ２６２とは電気的に接続している。
【０１９９】
従って、本発明により、サブスレッショルド値が低く、かつオン電流の低下を抑えた高速動作が可能で駆動電圧の低い半導体素子を有する低消費電力な半導体装置を、複雑な工程を経ることなく作製することができる。
【０２００】
（実施の形態６）
本実施の形態は、本実施の形態では、高速動作が可能で駆動電圧の低い半導体素子を有する低消費電力な半導体装置を、複雑な工程を経ることなく作製することを目的とした半導体装置の作製方法の一例として不揮発性半導体記憶装置の一例に関して図１７を用いて説明する。
【０２０１】
不揮発性記憶素子は、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）と類似の構造を有し、電荷を長期間蓄積することのできる領域がチャネル形成領域上に設けられているところに特徴がある。この電荷蓄積領域は絶縁層上に形成され、周囲と絶縁分離されていることから浮遊ゲート電極層とも呼ぶ。また浮遊ゲート電極層は電荷を蓄積する機能を有するので電荷蓄積層ともよぶ。本明細書では主に浮遊ゲート電極層を含むこの電荷蓄積領域を電荷蓄積層とよぶ。浮遊ゲート電極層上には、さらに絶縁層を介して制御ゲート電極層を備えている。
【０２０２】
このような構造を有する所謂浮遊ゲート型の不揮発性半導体記憶装置は、制御ゲート電極層に印加する電圧により、電荷蓄積層に電荷を蓄積させ、また放出させる動作が行われる。すなわち電荷蓄積層に保持させる電荷の出し入れにより、データを記憶する仕組みになっている。具体的に、電荷蓄積層への電荷の注入や引き抜きは、チャネル形成領域が形成される半導体層と、制御ゲート電極層の間に高電圧を印加して行われている。このときチャネル形成領域上の絶縁層には、ファウラー−ノルドハイム（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）型（Ｆ−Ｎ型）トンネル電流（ＮＡＮＤ型）や、熱電子（ＮＯＲ型）が流れると言われている。このことより当該絶縁層は、トンネル絶縁層とも呼ばれている。
【０２０３】
図１７は本実施の形態の不揮発性半導体記憶装置である半導体装置の一例である。
【０２０４】
半導体層の下地膜として機能する絶縁層５０１が形成された基板５００上に、不揮発性メモリ素子であるメモリ素子５１５、層間絶縁層である絶縁膜５０８、絶縁膜５０９が形成されている。メモリ素子５１５は、一導電型を有する不純物領域５１２ａ、５１２ｂ、シリサイド５１３ａ、５１３ｂ及びチャネル形成領域５１１よりなる半導体層、側壁絶縁層５０４ａ、５０４ｂ、第１の絶縁層５２０、電荷蓄積層５２１、第２の絶縁層５０５、制御ゲート電極層５０６、側壁絶縁層５０７ａ、５０７ｂ、配線層５１０ａ、５１０ｂを含んでいる。（図１７参照。）。
【０２０５】
本実施の形態の半導体層も実施の形態１と同様に形成する。半導体層の局所的に薄膜化された領域を、加熱処理により周辺の半導体層を溶融し、その溶融した半導体材料を流動させることによって形成する。薄膜化領域に開口を有する島状の半導体層を形成し、開口周辺の半導体層端部をレーザ光により局所的に加熱することによって溶融し、溶融した半導体材料を開口に流動させ開口を充填する。流動した半導体材料によって開口は埋められ、固化することによって膜厚の薄い半導体層領域となる。従って半導体層は局所的に薄膜化領域を有する連続した半導体層となる。
【０２０６】
半導体層を溶融させ流動させて形状を加工するために端部が曲率を有する丸みを帯びた形状とすることができる。そのため半導体層上に形成されるゲート絶縁層によって被覆性よく覆うことができる。従ってゲート絶縁層の被覆不良による特性不良を防ぐことができ、高信頼性の半導体装置を歩留まりよく作製することができる。
【０２０７】
得られた膜厚の異なる領域を有する半導体層において、局所的に薄膜化した領域をチャネル形成領域とし、薄膜化していない領域をソース領域及びドレイン領域として用いることでチャネル形成領域が局所的に薄膜化された半導体層を有する半導体素子を形成することができる。
【０２０８】
得られる薄膜トランジスタは、半導体層（又は、さらにゲート絶縁層も）を薄膜化することによって、微細化できるため半導体装置の小型化が達成でき、かつより高速動作が可能となり、駆動電圧も低くすることができる。半導体層のチャネル形成領域の薄膜化は、チャネル形成領域の全域を空乏層化するように作用する。従って、半導体装置を低消費電力とすることができる。
【０２０９】
さらに薄膜トランジスタは、チャネル形成領域のみを局所的に薄膜化するため、ソース領域及びドレイン領域においてソース電極層及びドレイン電極層と接する領域は、薄膜化されずチャネル形成領域より膜厚が厚い。よってソース領域及びドレイン領域を露出する開口（コンタクトホール）を形成する際、開口近くの半導体層が除去され消失するのを防止することができ、かつコンタクト抵抗（半導体層と電極層との）の増大を防止することができる。その結果、製造工程において歩留まりの低下を防止し、完成する半導体装置の高性能化を実現することができる。
【０２１０】
本実施の形態では、不純物領域５１２ａ、５１２ｂ、シリサイド５１３ａ、５１３ｂには一導電型を付与する不純物元素としてｎ型を付与する不純物元素（リン（Ｐ）、ヒ素（Ａｓ）など）を含んでおり、不純物領域５１２ａ、５１２ｂ、シリサイド５１３ａ、５１３ｂはメモリ素子においてソース及びドレインとして機能する領域である。また不純物領域５１２ａ、５１２ｂより低濃度な低濃度不純物領域を不純物領域５１２ａ、５１２ｂとチャネル形成領域５１１との間に設けてもよい。
【０２１１】
素子領域、電荷蓄積層、制御ゲート電極層の大きさの組み合わせは図１７に限定されない。素子領域、電荷蓄積層、制御ゲート電極層の大きさの組み合わせによって、電荷蓄積層及び制御ゲート電極層の間第２のゲート絶縁層に蓄えられる容量と、電荷蓄積層及び半導体層の間第１の絶縁層５２０に蓄えられる容量を制御することができるため、印加する電圧値も制御することができる。
【０２１２】
層間絶縁層である、絶縁膜５０８、５０９としては酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素などを用いることができ、単層でも２層、３層といった積層構造でもよい。
【０２１３】
また、絶縁膜５０８、５０９の他の材料として、窒化アルミニウム、酸素含有量が窒素含有量よりも多い酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウムまたは酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。シロキサンを含む材料を用いてもよい。また、オキサゾール樹脂を用いることもでき、例えば光硬化型ポリベンゾオキサゾールなどを用いることができる。
【０２１４】
絶縁膜５０８、５０９は、スパッタリング法、ＰＶＤ法（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、減圧ＣＶＤ法（ＬＰＣＶＤ法）、またはプラズマＣＶＤ法等のＣＶＤ法（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、また、選択的にパターンを形成できる液滴吐出法や、パターンが転写または描写できる印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）、その他スピンコート法などの塗布法、ディッピング法、ディスペンサ法などを用いることもできる。
【０２１５】
所望の形状に加工するエッチング加工は、プラズマエッチング（ドライエッチング）又はウエットエッチングのどちらを採用しても良い。大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、ＣＦ４、ＮＦ３などのフッ素系のガス、又はＣｌ２、ＢＣｌ３などの塩素系のガスを用い、ＨｅやＡｒなどの不活性ガスを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。
【０２１６】
半導体層は、結晶性半導体で形成されたものを用いることが好ましい。例えば、基板上にスパッタリング法、プラズマＣＶＤ法若しくは減圧ＣＶＤ法によって基板の全面に形成された半導体層を結晶化させ、形成することができる。半導体材料としては、シリコンが好ましく、その他にシリコンゲルマニウム半導体を用いることもできる。半導体層の結晶化法としては、レーザ結晶化法、瞬間熱アニール（ＲＴＡ）又はファーネスアニール炉を用いた熱処理による結晶化法、結晶化を助長する金属元素を用いる結晶化法又はこれら方法を組み合わせて行う方法を採用することができる。
【０２１７】
半導体層にはｐ型不純物が注入されていても良い。ｐ型不純物として、例えばホウ素が用いられ、５×１０１５ａｔｏｍｓ／ｃｍ３〜１×１０１６ａｔｏｍｓ／ｃｍ３程度の濃度で添加されていても良い。これは、半導体素子のしきい値電圧を制御するためのものであり、チャネル形成領域２５３に添加されることで有効に作用する。
【０２１８】
第１の絶縁層５２０は酸化シリコン若しくは酸化シリコンと窒化シリコンの積層構造で形成すればよい。第１の絶縁層２５４は、プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁層を堆積することで形成しても良いが、好ましくはプラズマ処理による固相酸化若しくは固相窒化で形成すると良い。半導体層（代表的にはシリコン層）を、プラズマ処理により酸化又は窒化することにより形成した絶縁層は、緻密で絶縁耐圧が高く信頼性に優れているためである。第１の絶縁層５２０は、電荷蓄積層５２１に電荷を注入するためのトンネル絶縁層として用いるので、このように丈夫であるものが好ましい。この第１の絶縁層５２０は１ｎｍ〜２０ｎｍ、好ましくは３ｎｍ〜６ｎｍの厚さに形成することが好ましい。例えば、ゲート長を６００ｎｍとする場合、第１の絶縁層２５４は３ｎｍ〜６ｎｍの厚さに形成することができる。
【０２１９】
図１７において、プラズマ処理により形成される好適な第１の絶縁層５２０の一例は、酸化雰囲気下のプラズマ処理により半導体層上に３ｎｍ〜６ｎｍの厚さで酸化珪素層を形成し、その後窒素雰囲気下でその酸化珪素層の表面を窒化プラズマで処理した窒素プラズマ処理層を形成する。具体的には、まず、酸素雰囲気下でのプラズマ処理により半導体層上に３ｎｍ〜６ｎｍの厚さで酸化珪素層を形成する。その後、続けて窒素雰囲気下でプラズマ処理を行うことにより酸化珪素層の表面又は表面近傍に窒素濃度の高い窒素プラズマ処理層を設ける。なお、表面近傍とは、酸化珪素層の表面から概略０．５ｎｍ〜１．５ｎｍの深さをいう。例えば、窒素雰囲気下でプラズマ処理を行うことによって、酸化珪素層の表面から概略１ｎｍの深さに窒素を２０〜５０原子％の割合で含有した構造となる。
【０２２０】
半導体層の代表例としての珪素層の表面をプラズマ処理で酸化することで、界面に歪みのない緻密な酸化層を形成することができる。また、当該酸化層をプラズマ処理で窒化することで、表層部の酸素を窒素に置換して窒化層を形成すると、さらに緻密化することができる。それにより絶縁耐圧が高い絶縁層を形成することができる。
【０２２１】
いずれにしても、上記のようなプラズマ処理による固相酸化処理若しくは固相窒化処理を用いることで、耐熱温度が７００℃以下のガラス基板を用いても、９５０℃〜１０５０℃で形成される熱酸化膜と同等な絶縁層を得ることができる。すなわち、不揮発性メモリ素子のトンネル絶縁層として信頼性の高いトンネル絶縁層を形成することができる。
【０２２２】
電荷蓄積層５２１は第１の絶縁層５２０上に形成される。この電荷蓄積層５２１は、単層でもよいし、複数の層を積層して設けてもよい。
【０２２３】
電荷蓄積層５２１としては、半導体材料または導電性材料の層または粒子で形成し浮遊ゲートとすることができる。半導体材料としては、シリコン、シリコンゲルマニウム等がある。シリコンを用いる場合、アモルファスシリコンやポリシリコンを用いることができる。さらには、リンがドープされたポリシリコンを用いることができる。導電性材料としては、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、前記元素を主成分とする合金、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）、あるいは導電性を付与した珪素膜で形成すれば良い。このような材料から成る導電層の下には窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）などの窒化物、タングステンシリサイド、チタンシリサイド、モリブデンシリサイドなどのシリサイドを形成しておいても良い。更には、上記半導体材料同士、導電性材料同士、または半導体材料及び導電性材料の積層構造としてもよい。例えば、シリコン層及びゲルマニウム層の積層構造としてもよい。
【０２２４】
また、電荷蓄積層５２１として、絶縁性であり、電荷を保持するトラップを有する層で形成することもできる。このような材料の代表例として、代表的にはシリコン化合物、ゲルマニウム化合物がある。シリコン化合物としては、窒化珪素、酸窒化珪素、水素が添加された酸窒化珪素等がある。ゲルマニウム化合物としては、窒化ゲルマニウム、酸素が添加された窒化ゲルマニウム、窒素が添加された酸化ゲルマニウム、酸素及び水素が添加された窒化ゲルマニウム、窒素及び水素が添加された酸化ゲルマニウム等のゲルマニウム化合物等がある。
【０２２５】
第２の絶縁層５０５は、酸化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化シリコン（ＳｉＮｘ）又は窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）、酸化アルミニウム（ＡｌｘＯｙ）などの一層若しくは複数層を、減圧ＣＶＤ法やプラズマＣＶＤ法などで形成する。また、電荷蓄積層５２１にプラズマ処理を行い、その表面を窒化処理した窒化膜（例えば、電荷蓄積層５２１としてシリコンを用いた場合には窒化シリコン）を形成してもよい。いずれにしても、第１の絶縁層５２０と第２の絶縁層５０５が、電荷蓄積層５２１と接する側の一方又は双方を窒化膜若しくは窒化処理された層とすることで、電荷蓄積層５２１の酸化を防ぐことができる。
【０２２６】
制御ゲート電極層５０６はタンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された金属、又はこれらの金属を主成分とする合金材料若しくは化合物材料で形成することが好ましい。また、リン等の不純物元素を添加した多結晶シリコンを用いることができる。また、一層又は複数層の金属窒化物層と上記の金属層の積層構造で制御ゲート電極層５０６を形成しても良い。金属窒化物としては、窒化タングステン、窒化モリブデン、窒化チタンを用いることができる。金属窒化物層を設けることにより、金属層の密着性を向上させることができ、剥離を防止することができる。
【０２２７】
配線層５１０ａ、５１０ｂは、インジウム錫酸化物（ＩＴＯ）、酸化インジウムに酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）、酸化インジウムに酸化珪素（ＳｉＯ２）を混合した導電材料、有機インジウム、有機スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、またはタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属又はその合金、若しくはその金属窒化物から選ぶことができる。
【０２２８】
電荷蓄積層に電子を注入するには、熱電子を利用する方法と、Ｆ−Ｎ型トンネル電流を利用する方法がある。熱電子を利用する場合には、正の電圧を制御ゲート電極層に印加して、ドレインに高電圧を印加して熱電子を発生させる。それにより、熱電子を電荷蓄積層に注入することができる。Ｆ−Ｎ型トンネル電流を利用する場合には、正の電圧を制御ゲート電極層に印加して半導体層からＦ−Ｎ型トンネル電流により電荷蓄積層に注入する。
【０２２９】
シリサイド構造によって、ソース領域及びドレイン領域の低抵抗化が可能であり、半導体装置の高速化が可能となる。さらに、低電圧での動作が可能であるため、消費電力を低減することができる。
【０２３０】
従って、本実施の形態により、サブスレッショルド値が低く、かつオン電流の低下を抑えた高速動作が可能で駆動電圧の低い半導体素子を有する低消費電力な半導体装置を、複雑な工程を経ることなく作製することができる。
【０２３１】
（実施の形態７）
本発明に係る半導体装置は、ＣＰＵ（中央演算回路：Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）等の集積回路に適用することができる。本実施の形態では、実施の形態１乃至６に示した半導体装置を適用したＣＰＵの例に関して、図面を用いて以下に説明する。
【０２３２】
図１１に示すＣＰＵ３６６０は、基板３６００上に演算回路（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ）３６０１、演算回路用制御回路部（ＡＬＵ  Ｃｏｎｔｒｏｌｌｅｒ）３６０２、命令解析部（Ｉｎｓｔｒｕｃｔｉｏｎ  Ｄｅｃｏｄｅｒ）３６０３、割り込み制御部（Ｉｎｔｅｒｒｕｐｔ  Ｃｏｎｔｒｏｌｌｅｒ）３６０４、タイミング制御部（Ｔｉｍｉｎｇ  Ｃｏｎｔｒｏｌｌｅｒ）３６０５、レジスタ（Ｒｅｇｉｓｔｅｒ）３６０６、レジスタ制御部（Ｒｅｇｉｓｔｅｒ  Ｃｏｎｔｒｏｌｌｅｒ）３６０７、バスインターフェース（Ｂｕｓ  Ｉ／Ｆ）３６０８、書き換え可能なＲＯＭ３６０９、ＲＯＭインターフェース（ＲＯＭ  Ｉ／Ｆ）３６２０とを主に有している。また、ＲＯＭ３６０９及びＲＯＭインターフェース３６２０は、別チップに設けても良い。これらＣＰＵ３６６０を構成する様々な回路は、上記実施の形態１乃至３に示される薄膜トランジスタ、当該薄膜トランジスタを組み合わせたＣＭＯＳ回路、ＮＭＯＳ回路、ＰＭＯＳ回路等を用いて構成することが可能である。
【０２３３】
なお、図１１に示すＣＰＵ３６６０は、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。したがって、本発明を適用するＣＰＵの構成は、図１１に示すものに限定されるものではない。
【０２３４】
バスインターフェース３６０８を介してＣＰＵ３６６０に入力された命令は、命令解析部３６０３に入力され、デコードされた後、演算回路用制御回路部３６０２、割り込み制御部３６０４、レジスタ制御部３６０７、タイミング制御部３６０５に入力される。
【０２３５】
演算回路用制御回路部３６０２、割り込み制御部３６０４、レジスタ制御部３６０７、タイミング制御部３６０５は、デコードされた命令に基づき、各種制御を行う。具体的に演算回路用制御回路部３６０２は、演算回路３６０１の駆動を制御するための信号を生成する。また、割り込み制御部３６０４は、ＣＰＵ３６６０のプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタ制御部３６０７は、レジスタ３６０６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ３６０６の読み出しや書き込みを行う。
【０２３６】
またタイミング制御部３６０５は、演算回路３６０１、演算回路用制御回路部３６０２、命令解析部３６０３、割り込み制御部３６０４、レジスタ制御部３６０７の駆動のタイミングを制御する信号を生成する。例えばタイミング制御部３６０５は、基準クロック信号ＣＬＫ１（３６２１）を元に、内部クロック信号ＣＬＫ２（３６２２）を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。
【０２３７】
また、図１２には、画素部と、ＣＰＵ、その他の回路が同一基板に形成された表示装置、いわゆるシステムオンパネルを示す。基板３７００上に画素部３７０１、当該画素部３７０１が有する画素を選択する走査線駆動回路３７０２と、選択された画素にビデオ信号を供給する信号線駆動回路３７０３とが設けられている。走査線駆動回路３７０２、及び信号線駆動回路３７０３から引き回される配線によりＣＰＵ３７０４、その他の回路、例えばコントロール回路３７０５とが接続されている。なおコントロール回路にはインターフェースが含まれている。そして、基板の端部にＦＰＣ端子との接続部を設け、外部信号とのやりとりを行う。
【０２３８】
その他の回路としては、コントロール回路３７０５の他、映像信号処理回路、電源回路、階調電源回路、ビデオＲＡＭ、メモリ（ＤＲＡＭ、ＳＲＡＭ、ＰＲＯＭ）等を設けることができる。またこれら回路は、ＩＣチップにより形成し、基板上に実装してもよい。さらに必ずしも走査線駆動回路３７０２、及び信号線駆動回路３７０３を同一基板に形成する必要はなく、例えば走査線駆動回路３７０２のみを同一基板に形成し、信号線駆動回路３７０３をＩＣチップにより形成し、実装してもよい。
【０２３９】
なお、本実施の形態では、本発明に係る半導体装置をＣＰＵに適用する例を説明したが、本発明は特に限定されない。例えば、本発明に係る半導体装置は、有機発光素子、無機発光素子、又は液晶素子等を備えた表示装置の画素部及び駆動回路部等に適用することができる。また、その他、本発明を適用して、デジタルカメラ、カーオーディオなどの音響再生装置、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（携帯電話機、携帯型ゲーム機等）、家庭用ゲーム機などの記録媒体を備えた画像再生装置などを作製することも可能である。
【０２４０】
本発明の適用により、サブスレッショルド値が低く、かつオン電流の低下を抑えた高速動作が可能で駆動電圧の低い半導体素子を有する低消費電力な半導体装置を、複雑な工程を経ることなく作製することができる。
【０２４１】
（実施の形態８）
本実施の形態では、上記実施の形態で示した半導体装置の使用形態の一例について説明する。具体的には、非接触でデータの入出力が可能である半導体装置の適用例に関して、図面を用いて以下に説明する。非接触でデータの入出力が可能である半導体装置は利用の形態によって、ＲＦＩＤタグ、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ、無線タグ、電子タグまたは無線チップとも呼ばれる。
【０２４２】
本実施の形態で示す半導体装置の上面構造の一例について、図１４（Ａ）を参照して説明する。図１４に示す半導体装置２１８０は、メモリ部やロジック部を構成する複数の薄膜トランジスタ等の素子が設けられた薄膜集積回路２１３１と、アンテナとして機能する導電層２１３２を含んでいる。アンテナとして機能する導電層２１３２は、薄膜集積回路２１３１に電気的に接続されている。薄膜集積回路２１３１には、上記実施の形態１乃至３で示した本発明に係る薄膜トランジスタを適用することができる。
【０２４３】
また、図１４（Ｂ）、（Ｃ）に図１４（Ａ）の断面の模式図を示す。アンテナとして機能する導電層２１３２は、メモリ部及びロジック部を構成する素子の上方に設ければよく、例えば、上記実施の形態１で示した薄膜トランジスタと同様に作製することのできるＣＭＯＳ構造の上方に、絶縁層２１３０を介してアンテナとして機能する導電層２１３２を設けることができる（図１４（Ｂ）参照）。他にも、アンテナとして機能する導電層２１３２を基板２１３３に別に設けた後、当該基板２１３３及び薄膜集積回路２１３１を、導電層２１３２が間に位置するように貼り合わせて設けることができる（図１４（Ｃ）参照）。図１４（Ｃ）では、絶縁層２１３０上に設けられた導電層２１３６とアンテナとして機能する導電層２１３２とが、接着性を有する樹脂２１３５中に含まれる導電性粒子２１３４を介して電気的に接続されている例を示す。
【０２４４】
なお、本実施の形態では、アンテナとして機能する導電層２１３２をコイル状に設け、電磁誘導方式または電磁結合方式を適用する例を示すが、本発明の半導体装置はこれに限られずマイクロ波方式を適用することも可能である。マイクロ波方式の場合は、用いる電磁波の波長によりアンテナとして機能する導電層２１３２の形状を適宜決めればよい。
【０２４５】
例えば、半導体装置２１８０における信号の伝送方式として、マイクロ波方式（例えば、ＵＨＦ帯（８６０ＭＨｚ帯乃至９６０ＭＨｚ帯）、２．４５ＧＨｚ帯等）を適用する場合には、信号の伝送に用いる電磁波の波長を考慮してアンテナとして機能する導電層の長さ等の形状を適宜設定すればよい。例えば、アンテナとして機能する導電層を線状（例えば、ダイポールアンテナ（図１５（Ａ）参照））、平坦な形状（例えば、パッチアンテナ（図１５（Ｂ）参照）またはリボン型の形状（図１５（Ｃ）、（Ｄ）参照））等に形成することができる。また、アンテナとして機能する導電層２１３２の形状は直線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状またはこれらを組み合わせた形状で設けてもよい。
【０２４６】
アンテナとして機能する導電層２１３２は、ＣＶＤ法、スパッタ法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等の金属元素、又は当該金属元素を含む合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。
【０２４７】
例えば、スクリーン印刷法を用いてアンテナとして機能する導電層２１３２を形成する場合には、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、シリコン樹脂等の有機樹脂が挙げられる。また、導電層の形成の際は、導電性のペーストを押し出した後に焼成することが好ましい。例えば、導電性のペーストの材料として、銀を主成分とする微粒子（例えば粒径１ｎｍ以上１００ｎｍ以下の微粒子）を用いる場合、１５０℃乃至３００℃の温度範囲で焼成することにより硬化させて導電層を形成することができる。また、はんだや鉛フリーのはんだを主成分とする微粒子を用いてもよく、この場合は粒径２０μｍ以下の微粒子を用いることが好ましい。はんだや鉛フリーはんだは、低コストであるといった利点を有している。
【０２４８】
本発明を適用した半導体装置は低消費電力化が実現できる。よって、本実施の形態で示すような非接触でデータの入出力が可能で、且つ小型な半導体装置とした場合に有効である。
【０２４９】
（実施の形態９）
本実施の形態では、上述した本発明を用いて形成された非接触でデータの入出力が可能である半導体装置の適用例に関して図面を参照して以下に説明する。非接触でデータの入出力が可能である半導体装置は利用の形態によっては、ＲＦＩＤタグ、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ、無線タグ、電子タグまたは無線チップともよばれる。
【０２５０】
半導体装置８００は、非接触でデータを交信する機能を有し、高周波回路８１０、電源回路８２０、リセット回路８３０、クロック発生回路８４０、データ復調回路８５０、データ変調回路８６０、他の回路の制御を行う制御回路８７０、記憶回路８８０およびアンテナ８９０を有している（図１６（Ａ）参照。）。高周波回路８１０はアンテナ８９０より信号を受信して、データ変調回路８６０より受信した信号をアンテナ８９０から出力する回路であり、電源回路８２０は受信信号から電源電位を生成する回路であり、リセット回路８３０はリセット信号を生成する回路であり、クロック発生回路８４０はアンテナ８９０から入力された受信信号を基に各種クロック信号を生成する回路であり、データ復調回路８５０は受信信号を復調して制御回路８７０に出力する回路であり、データ変調回路８６０は制御回路８７０から受信した信号を変調する回路である。また、制御回路８７０としては、例えばコード抽出回路９１０、コード判定回路９２０、ＣＲＣ判定回路９３０および出力ユニット回路９４０が設けられている。なお、コード抽出回路９１０は制御回路８７０に送られてきた命令に含まれる複数のコードをそれぞれ抽出する回路であり、コード判定回路９２０は抽出されたコードとリファレンスに相当するコードとを比較して命令の内容を判定する回路であり、ＣＲＣ判定回路９３０は判定されたコードに基づいて送信エラー等の有無を検出する回路である。
【０２５１】
次に、上述した半導体装置の動作の一例について説明する。まず、アンテナ８９０により無線信号が受信される。無線信号は高周波回路８１０を介して電源回路８２０に送られ、高電源電位（以下、ＶＤＤと記す）が生成される。ＶＤＤは半導体装置８００が有する各回路に供給される。また、高周波回路８１０を介してデータ復調回路８５０に送られた信号は復調される（以下、復調信号）。さらに、高周波回路８１０を介してリセット回路８３０およびクロック発生回路８４０を通った信号及び復調信号は制御回路８７０に送られる。制御回路８７０に送られた信号は、コード抽出回路９１０、コード判定回路９２０およびＣＲＣ判定回路９３０等によって解析される。そして、解析された信号にしたがって、記憶回路８８０内に記憶されている半導体装置の情報が出力される。出力された半導体装置の情報は出力ユニット回路９４０を通って符号化される。さらに、符号化された半導体装置８００の情報はデータ変調回路８６０を通って、アンテナ８９０により無線信号に載せて送信される。なお、半導体装置８００を構成する複数の回路においては、低電源電位（以下、ＶＳＳ）は共通であり、ＶＳＳはＧＮＤとすることができる。
【０２５２】
このように、通信装置から半導体装置８００に信号を送り、当該半導体装置８００から送られてきた信号を通信装置で受信することによって、半導体装置のデータを読み取ることが可能となる。
【０２５３】
また、半導体装置８００は、各回路への電源電圧の供給を電源（バッテリー）を搭載せず電磁波により行うタイプとしてもよいし、電源（バッテリー）を搭載して電磁波と電源（バッテリー）により各回路に電源電圧を供給するタイプとしてもよい。
【０２５４】
次に、非接触でデータの入出力が可能な半導体装置の使用形態の一例について説明する。表示部３２１０を含む携帯端末の側面には、通信装置３２００が設けられ、品物３２２０の側面には半導体装置３２３０が設けられる（図１６（Ｂ））。品物３２２０が含む半導体装置３２３０に通信装置３２００をかざすと、表示部３２１０に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品３２６０をベルトコンベアにより搬送する際に、通信装置３２４０と、商品３２６０に設けられた半導体装置３２５０を用いて、該商品３２６０の検品を行うことができる（図１６（Ｃ））。このように、システムに半導体装置を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。また、本発明に係る半導体装置は低消費電力化を実現できるため、品物に設ける半導体装置を小型化することが可能である。
【０２５５】
以上の様に、本発明の半導体装置の適用範囲は極めて広く、広い分野の電子機器に用いることが可能である。
【０２５６】
（実施の形態１０）
本発明によりプロセッサ回路を有するチップ（以下、プロセッサチップ、無線チップ、無線プロセッサ、無線メモリ、無線タグともよぶ）として機能する半導体装置を形成することができる。本発明の半導体装置の用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図１３を用いて説明する。
【０２５７】
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指し、プロセッサ回路を有するチップ１９０を設けることができる（図１３（Ａ）参照）。証書類とは、運転免許証、住民票等を指し、プロセッサ回路を有するチップ１９１を設けることができる（図１３（Ｂ）参照）。身の回り品とは、鞄、眼鏡等を指し、プロセッサ回路を有するチップ１９７を設けることができる（図１３（Ｃ）参照）。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指し、プロセッサ回路を有するチップ１９３を設けることができる（図１３（Ｄ）参照）。書籍類とは、書物、本等を指し、プロセッサ回路を有するチップ１９４を設けることができる（図１３（Ｅ）参照）。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指、プロセッサ回路を有するチップ１９５を設けることができる（図１３（Ｆ）参照）。乗物類とは、自転車等の車両、船舶等を指し、プロセッサ回路を有するチップ１９６を設けることができる（図１３（Ｇ）参照）。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話等を指す。
【０２５８】
このような半導体装置の設け方としては、物品の表面に貼る、或いは物品に埋め込んで設ける。例えば、本の場合は紙に埋め込めばよく、有機樹脂からなるパッケージであれば有機樹脂に埋め込めばよい。
【０２５９】
このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサーを備えた半導体装置を埋め込む又は取り付けることによって、生まれた年や性別または種類等はもちろん体温等の健康状態を容易に管理することが可能となる。
【０２６０】
なお、本実施の形態は、上記実施の形態１乃至９と自由に組み合わせて行うことができる。
【図面の簡単な説明】
【０２６１】
【図１】本発明の半導体装置の作製方法を説明する図。
【図２】本発明の半導体装置の作製方法を説明する図。
【図３】本発明の半導体装置の作製方法を説明する図。
【図４】本発明の半導体装置の作製方法を説明する図。
【図５】本発明の半導体装置の作製方法を説明する図。
【図６】本発明の半導体装置の作製方法を説明する図。
【図７】本発明の半導体装置の作製方法を説明する図。
【図８】本発明の半導体装置の作製方法を説明する図。
【図９】本発明の半導体装置のブロック図。
【図１０】本発明の半導体装置を説明する図。
【図１１】本発明の半導体装置のブロック図。
【図１２】本発明の半導体装置を説明する図。
【図１３】本発明の半導体装置の適用例を説明する図。
【図１４】本発明の半導体装置を説明する図。
【図１５】本発明に適用することのできるアンテナを説明する図。
【図１６】本発明の半導体装置の適用例を説明する図。
【図１７】本発明の半導体装置を説明する図。
【図１８】本発明の半導体装置を説明する図。
【図１９】本発明の半導体装置の作製方法を説明する図。
【図１】
2008270664.tif 000003
【図２】
2008270664.tif 000004
【図３】
2008270664.tif 000005
【図４】
2008270664.tif 000006
【図５】
2008270664.tif 000007
【図６】
2008270664.tif 000008
【図７】
2008270664.tif 000009
【図８】
2008270664.tif 000010
【図９】
2008270664.tif 000011
【図１０】
2008270664.tif 000012
【図１１】
2008270664.tif 000013
【図１２】
2008270664.tif 000014
【図１３】
2008270664.tif 000015
【図１４】
2008270664.tif 000016
【図１５】
2008270664.tif 000017
【図１６】
2008270664.tif 000018
【図１７】
2008270664.tif 000019
【図１８】
2008270664.tif 000020
【図１９】
2008270664.tif 000021