(57)【要約】【課題】電源装置の異常に対応するとともに回路構成の簡易化を図ることが可能な電源装置および電源システムを提供する。【解決手段】電源装置１０１は、バスラインＢＵＳ１を介して他の電源装置１０２，１０３と接続される電源装置であって、電圧を生成する電圧生成回路１と、自己の電源装置の異常を検出して異常検出信号を出力する異常検出回路２と、異常検出回路２から受けた異常検出信号をバスラインＢＵＳ１経由で他の電源装置１０２，１０３へ出力し、かつバスラインＢＵＳ１経由で他の電源装置１０２，１０３からの異常検出信号を受けて出力するインタフェース回路３と、異常検出回路２から異常検出信号を受けた場合、またはインタフェース回路３から異常検出信号を受けた場合には、電圧生成回路１を制御して電圧の生成を停止させる異常制御回路４とを含む。【選択図】図１
2008158612.tif 000002
【特許請求の範囲】
【請求項１】
バスラインを介して他の電源装置と接続される電源装置であって、
電圧を生成する電圧生成回路と、
自己の電源装置の異常を検出して異常検出信号を出力する異常検出回路と、
前記異常検出回路から受けた異常検出信号を前記バスライン経由で前記他の電源装置へ出力し、かつ前記バスライン経由で前記他の電源装置からの異常検出信号を受けて出力するインタフェース回路と、
前記異常検出回路から異常検出信号を受けた場合、または前記インタフェース回路から異常検出信号を受けた場合には、前記電圧生成回路を制御して電圧の生成を停止させる異常制御回路とを含む電源装置。
【請求項２】
複数個の電源装置と、
前記複数個の電源装置を相互に接続するバスラインとを備え、
前記電源装置は、
電圧を生成する電圧生成回路と、
自己の電源装置の異常を検出して異常検出信号を出力する異常検出回路と、
前記異常検出回路から受けた異常検出信号を前記バスライン経由で他の前記電源装置へ出力し、かつ前記バスライン経由で前記他の電源装置からの異常検出信号を受けて出力するインタフェース回路と、
前記異常検出回路から異常検出信号を受けた場合、または前記インタフェース回路から異常検出信号を受けた場合には、前記電圧生成回路を制御して電圧の生成を停止させる異常制御回路とを含む電源システム。
【請求項３】
前記電源システムは、さらに、
前記複数個の電源装置に１次電圧を供給する１次電源装置と、
前記バスラインに接続されるマイコンとを備え、
前記電圧生成回路は、前記１次電源装置から供給された１次電圧に基づいて２次電圧を生成し、
前記インタフェース回路は、さらに、前記異常検出回路から受けた異常検出信号を前記バスライン経由で前記マイコンへ出力し、
前記マイコンは、前記インタフェース回路から異常検出信号を受けた場合には、前記１次電源装置を制御して前記１次電圧の生成を停止させる請求項２記載の電源システム。
【請求項４】
前記電源システムは、さらに、
前記複数個の電源装置に１次電圧を供給し、かつ前記バスラインに接続される１次電源装置を備え、
前記電圧生成回路は、前記１次電源装置から供給された１次電圧に基づいて２次電圧を生成し、
前記インタフェース回路は、さらに、前記異常検出回路から受けた異常検出信号を前記バスライン経由で前記１次電源装置へ出力し、
前記１次電源装置は、前記インタフェース回路から異常検出信号を受けた場合には、前記１次電圧の生成を停止する請求項２記載の電源システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置および電源システムに関し、特に、電源装置の出力異常等に対応する電源装置および電源システムに関する。
【背景技術】
【０００２】
電源装置の出力異常を検出し、電源装置の管理を行なう電源システムが開発されている。たとえば、特許文献１には、以下のような電源供給器の電源管理及び制御装置が開示されている。すなわち、この装置は電源供給器の負荷システム中の複数の負荷に供給される電流を管理及び制御する装置であり、複数の電流経路を含み、電源供給器の供給する出力電圧を異なる電流経路により異なる負荷に供給するスイッチ装置と、スイッチ装置の開閉状態を制御するマイクロコントローラーと、マイクロコントローラーに連接され、予め設定された電源供給器の定格総出力電流値を保存した設定基準値保存ユニットと、マイクロコントローラーに連接され、全体システム中の負荷数、及び予め制定された各負荷の暫時停止の優先順序の作業項目を保存した優先順序保存ユニットとを備える。そして、マイクロコントローラーが実際の総出力電流が設定された電源供給器の定格総出力電流値を超過したことを検出すると、負荷の暫時停止の優先順序により、電流の少なくとも一つの負荷への供給を暫時停止し、この実際の総出力電流が定格総出力電流値を未超過の時、負荷の暫時停止の反対方向優先順序により、先に電流供給を暫時停止した負荷を再起動する。
【特許文献１】特開２００４−２２７５５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、特許文献１記載の電源供給器の電源管理及び制御装置では、電源供給器の出力電流をマイクロコントローラーで監視して電源供給器を制御するために、マイクロコントローラーおよび電源供給器間の配線が複雑になってしまう。また、電源供給器の出力電流を受けるための端子および出力電流値を計測する回路をマイクロコントローラーが備える必要が生じる。したがって、特許文献１記載の電源供給器の電源管理及び制御装置では、回路構成が複雑になるという問題点があった。
【０００４】
それゆえに、本発明の目的は、電源装置の異常に対応するとともに回路構成の簡易化を図ることが可能な電源装置および電源システムを提供することである。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、本発明のある局面に係わる電源装置は、バスラインを介して他の電源装置と接続される電源装置であって、電圧を生成する電圧生成回路と、自己の電源装置の異常を検出して異常検出信号を出力する異常検出回路と、異常検出回路から受けた異常検出信号をバスライン経由で他の電源装置へ出力し、かつバスライン経由で他の電源装置からの異常検出信号を受けて出力するインタフェース回路と、異常検出回路から異常検出信号を受けた場合、またはインタフェース回路から異常検出信号を受けた場合には、電圧生成回路を制御して電圧の生成を停止させる異常制御回路とを含む。
【０００６】
上記課題を解決するために、本発明のある局面に係わる電源システムは、複数個の電源装置と、複数個の電源装置を相互に接続するバスラインとを備え、電源装置は、電圧を生成する電圧生成回路と、自己の電源装置の異常を検出して異常検出信号を出力する異常検出回路と、異常検出回路から受けた異常検出信号をバスライン経由で他の電源装置へ出力し、かつバスライン経由で他の電源装置からの異常検出信号を受けて出力するインタフェース回路と、異常検出回路から異常検出信号を受けた場合、またはインタフェース回路から異常検出信号を受けた場合には、電圧生成回路を制御して電圧の生成を停止させる異常制御回路とを含む。
【０００７】
好ましくは、電源システムは、さらに、複数個の電源装置に１次電圧を供給する１次電源装置と、バスラインに接続されるマイコンとを備え、電圧生成回路は、１次電源装置から供給された１次電圧に基づいて２次電圧を生成し、インタフェース回路は、さらに、異常検出回路から受けた異常検出信号をバスライン経由でマイコンへ出力し、マイコンは、インタフェース回路から異常検出信号を受けた場合には、１次電源装置を制御して１次電圧の生成を停止させる。
【０００８】
好ましくは、電源システムは、さらに、複数個の電源装置に１次電圧を供給し、かつバスラインに接続される１次電源装置を備え、電圧生成回路は、１次電源装置から供給された１次電圧に基づいて２次電圧を生成し、インタフェース回路は、さらに、異常検出回路から受けた異常検出信号をバスライン経由で１次電源装置へ出力し、１次電源装置は、インタフェース回路から異常検出信号を受けた場合には、１次電圧の生成を停止する。
【発明の効果】
【０００９】
本発明によれば、電源装置の異常に対応するとともに回路構成の簡易化を図ることができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００１１】
＜第１の実施の形態＞
［構成および基本動作］
図１は、本発明の第１の実施の形態に係る電源システムの構成を示す図である。
【００１２】
図１を参照して、電源システム３０１は、電源装置１０１〜１０３と、マイコン２０１と、バスラインＢＵＳ１と、抵抗Ｒ１０１とを備える。電源装置１０１は、電圧生成回路１と、異常検出回路２と、バスインタフェース（Ｉ／Ｆ）回路３と、異常制御回路４と、外部端子Ｔ１およびＴ２とを含む。
【００１３】
電源装置１０１〜１０３は、異なる電圧をそれぞれ生成し、生成した電圧を外部端子Ｔ２経由でプロセッサ４０１に供給する。たとえば、電源装置１０１は、３．３Ｖの電圧を外部入出力バッファ用の電源としてプロセッサ４０１に供給する。また、電源装置１０２は、１．８Ｖの電圧をメモリ用の電源としてプロセッサ４０１に供給する。また、電源装置１０３は、１．２Ｖの電圧をコア用の電源としてプロセッサ４０１に供給する。
【００１４】
バスラインＢＵＳ１は、電源装置１０１〜１０３と、マイコン２０１とを相互に接続する。抵抗Ｒ１０１はプルアップ抵抗であり、第１端が固定電圧に接続され、他端がバスラインＢＵＳ１に接続される。
【００１５】
電源装置１０１において、電圧生成回路１は、たとえばスイッチングレギュレータまたはシリーズレギュレータである。電圧生成回路１は、直流電圧を生成し、生成した直流電圧を外部端子Ｔ２経由でプロセッサ４０１に供給する。
【００１６】
異常検出回路２は、たとえば電圧生成回路１の出力電圧を監視することにより、自己の電源装置の出力上昇、出力低下、起動異常および過電流等の異常を検出する。異常検出回路２は、自己の電源装置の異常を検出した場合には異常検出信号をバスインタフェース回路３および異常制御回路４へ出力する。
【００１７】
バスインタフェース回路３は、異常検出回路２から受けた異常検出信号をバスラインＢＵＳ１経由で他の電源装置へ出力する。また、バスインタフェース回路３は、バスラインＢＵＳ１経由で他の電源装置からの異常検出信号を受けて異常制御回路４へ出力する。
【００１８】
異常制御回路４は、異常検出回路２から異常検出信号を受けた場合、またはバスインタフェース回路３経由で他の電源装置からの異常検出信号を受けた場合には、電圧生成回路１へ電圧停止制御信号を出力する。
【００１９】
電圧生成回路１は、異常制御回路４から電圧停止制御信号を受けて、直流電圧の生成を停止する。
【００２０】
電源装置１０２および１０３の構成および動作は電源装置１０１と同様であるため、ここでは詳細な説明を繰り返さない。
【００２１】
図２は、本発明の第１の実施の形態に係る電源装置におけるバスインタフェース回路３の詳細な構成を示す図である。
【００２２】
図２を参照して、バスインタフェース回路３は、ＮチャネルＭＯＳトランジスタＱ１と、抵抗Ｒ１と、インバータ回路Ｇ１とを含む。
【００２３】
ＮチャネルＭＯＳトランジスタＱ１のドレインが抵抗Ｒ１の第１端に接続され、ソースが接地電位に接続され、ゲートが異常検出回路２の出力に接続される。抵抗Ｒ１の第２端がインバータ回路Ｇ１の入力と、外部端子Ｔ１を介してバスラインＢＵＳ１とに接続される。
【００２４】
通常状態において、バスラインＢＵＳ１の電位はプルアップ抵抗Ｒ１０１によってＨレベルとなる。このとき、電源装置１０１〜１０３におけるインバータ回路Ｇ１の入力レベルはＨレベルであるため、インバータ回路Ｇ１の出力はＬレベルとなり、バスインタフェース回路３から異常制御回路４へは異常検出信号が出力されていない状態となる。
【００２５】
次に、電源装置１０１において異常が発生した場合における電源システム３０１の動作について説明する。
【００２６】
電源システム３０１においては、電源装置１０１〜１０３のいずれかで異常が検出された場合には、バスラインＢＵＳ１の電位はＬレベルとなる。より詳細には、異常が発生した電源装置１０１において、異常検出回路２は、自己の電源装置の異常を検出するとＨレベルの信号を異常検出信号としてＮチャネルＭＯＳトランジスタＱ１のゲートおよび異常制御回路４へ出力する。そうすると、ＮチャネルＭＯＳトランジスタＱ１がオン状態となり、バスラインＢＵＳ１の電位が接地電位となる、すなわちＬレベルの信号が異常の発生した電源装置１０１からバスラインＢＵＳ１経由で他の電源装置１０２および１０３へ出力される。また、異常制御回路４は、異常検出回路２から異常検出信号を受けると、電圧生成回路１を制御して電圧の生成を停止させる。
【００２７】
そして、電源装置１０２および１０３において、インバータ回路Ｇ１は、入力レベルがＬレベルとなることから、Ｈレベルの信号すなわち異常検出信号を異常制御回路４へ出力する。異常制御回路４は、インバータ回路Ｇ１から異常検出信号を受けると、電圧生成回路１を制御して電圧の生成を停止させる。
【００２８】
ところで、特許文献１記載の電源供給器の電源管理及び制御装置では、電源供給器の出力電流をマイクロコントローラーで監視して電源供給器を制御するために回路構成が複雑になるという問題点があった。しかしながら、本発明の第１の実施の形態に係る電源装置では、異常検出回路２は、自己の電源装置の異常を検出して異常検出信号を出力する。バスインタフェース回路３は、異常検出回路２から受けた異常検出信号をバスラインＢＵＳ１経由で他の電源装置へ出力し、かつバスライン経由ＢＵＳ１で他の電源装置からの異常検出信号を受けて異常制御回路４へ出力する。異常制御回路４は、異常検出回路２から異常検出信号を受けた場合、またはバスインタフェース回路３から異常検出信号を受けた場合には、電圧生成回路１を制御して電圧の生成を停止させる。このような構成により、電源装置の出力を受けるための端子および出力を計測する回路をマイコン２０１が備える必要がなくなる。また、電源装置の出力をマイクロコントローラーで監視して電源装置を制御するための配線が不要となることから、マイコン２０１および電源装置間の配線の簡易化を図ることができ、また、電源システム３０１が実装される基板上においてデジタル系電源、アナログ系電源およびパワー系電源等、電源装置の用途に応じて電源装置１０１〜１０３を基板上の異なる場所に配置しても、基板上の配線を少なくすることができる。したがって、本発明の第１の実施の形態に係る電源システムでは、電源装置の異常に対応するとともに回路構成の簡易化を図ることができる。
【００２９】
また、本発明の第１の実施の形態に係る電源システムでは、マイコン２０１がバスラインＢＵＳ１に接続される構成であるとしたが、これに限定するものではない。マイコン２０１がバスラインＢＵＳ１に接続されない構成であっても、電源装置の異常に対応することができ、回路構成をさらに簡易化することができる。
【００３０】
図３は、本発明の第１の実施の形態に係る電源システムの変形例の構成を概略的に示す図である。
【００３１】
図３を参照して、電源システム３０２は、電源装置１０１〜１０６と、マイコン２０１と、バスラインＢＵＳ１〜ＢＵＳ３とを備える。
【００３２】
電源系統１は、電源装置１０１〜１０３で構成される。電源系統２は、電源装置１０４および１０５で構成される。電源系統３は、電源装置１０６で構成される。
【００３３】
バスラインＢＵＳ１は、電源装置１０１〜１０３と、マイコン２０１とを相互に接続する。バスラインＢＵＳ２は、電源装置１０４および１０５と、マイコン２０１とを相互に接続する。バスラインＢＵＳ３は、電源装置１０６と、マイコン２０１とを相互に接続する。
【００３４】
このような構成により、集中保護をかけたい電源系統と個別に保護したい電源系統とを単にバスラインの接続関係を変更するだけで分けることができ、簡易な構成で電源システムの柔軟性を高めることができる。
【００３５】
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００３６】
＜第２の実施の形態＞
本実施の形態は、第１の実施の形態に係る電源システムと比べてバスラインのビット幅を増加した電源システムに関する。
【００３７】
図４は、本発明の第２の実施の形態に係る電源システムの構成を示す図である。
図４を参照して、電源システム３０３は、電源装置１０１〜１０５と、１次電源装置１５１と、マイコン２０１と、バスラインＢＵＳ１およびＢＵＳ２と、バスラインＢＵＳ１１とを備える。
【００３８】
１次電源装置１５１は、電源装置１０１〜１０５に１次電圧を供給する。電源装置１０１〜１０３は、１次電源装置１５１から供給された１次電圧に基づいて、異なる電圧をそれぞれ２次電圧として生成し、生成した２次電圧をプロセッサ４０１に供給する。電源装置１０４および１０５は、１次電源装置１５１から供給された１次電圧に基づいて、異なる電圧をそれぞれ２次電圧として生成し、生成した２次電圧をプロセッサ４０２に供給する。より詳細には、電源装置１０１〜１０５における電圧生成回路１は、１次電源装置１５１から供給された１次電圧に基づいて直流電圧を生成し、外部端子Ｔ２経由でプロセッサ４０１および４０２に供給する。
【００３９】
バスラインＢＵＳ１は、電源装置１０１〜１０３と、マイコン２０１とを相互に接続する。バスラインＢＵＳ２は、電源装置１０４および１０５と、マイコン２０１とを相互に接続する。バスラインＢＵＳ１１は、電源装置１０１〜１０５と、マイコン２０１とを相互に接続する。
【００４０】
電源システム３０３が備えるバスラインは２ビット構成である。すなわち、バスラインＢＵＳ１およびＢＵＳ２が１ビット目に該当し、バスラインＢＵＳ１１が２ビット目に該当する。
【００４１】
ここで、電源装置１０１において異常が発生した場合における電源システム３０３の動作について説明する。
【００４２】
電源装置１０１は、１次電源装置１５１からの１次電圧を受けるための入力端子とプロセッサ４０２への２次電圧を出力するための出力端子とがショートする等、システム全体に関わる重大な異常を検出した場合には、異常検出信号をバスラインＢＵＳ１１経由で他の電源装置１０２〜１０５およびマイコン２０１へ出力する。
【００４３】
マイコン２０１は、異常検出信号をバスラインＢＵＳ１１経由で受けた場合には、１次電源装置１５１を制御して１次電圧の供給を停止する。１次電圧の供給が停止されると、電源装置１０１〜１０５は、２次電圧の供給を停止する。
【００４４】
一方、電源装置１０１は、通常の出力低下等の異常を検出した場合には、異常検出信号をバスラインＢＵＳ１経由で同じ電源系統１に属する他の電源装置１０２および１０３およびマイコン２０１へ出力する。
【００４５】
電源装置１０２および１０３は、電源装置１０１からバスラインＢＵＳ１経由で異常検出信号を受けて、２次電圧の供給を停止する。
【００４６】
その他の構成および動作は本発明の第１の実施の形態に係る電源システムと同様である。したがって、本発明の第２の実施の形態に係る電源システムでは、本発明の第１の実施の形態に係る電源システムと同様に、電源装置の異常に対応するとともに回路構成の簡易化を図ることができる。また、本発明の第２の実施の形態に係る電源システムでは、複数ビットのバスラインを備える構成により、電源装置の異常の種類に応じて適切に対応することができる。
【００４７】
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００４８】
＜第３の実施の形態＞
本実施の形態は、第２の実施の形態に係る電源システムと比べてマイコンを備えない構成とした電源システムに関する。
【００４９】
図５は、本発明の第３の実施の形態に係る電源システムの構成を示す図である。
図５を参照して、電源システム３０４は、電源装置１０１〜１０５と、１次電源装置１５１と、バスラインＢＵＳ１およびＢＵＳ２と、バスラインＢＵＳ１１とを備える。
【００５０】
バスラインＢＵＳ１は、電源装置１０１〜１０３を相互に接続する。バスラインＢＵＳ２は、電源装置１０４および１０５を相互に接続する。バスラインＢＵＳ１１は、電源装置１０１〜１０５と、１次電源装置１５１とを相互に接続する。
【００５１】
電源システム３０４が備えるバスラインは２ビット構成である。すなわち、バスラインＢＵＳ１およびＢＵＳ２が１ビット目に該当し、バスラインＢＵＳ１１が２ビット目に該当する。
【００５２】
ここで、電源装置１０１において異常が発生した場合における電源システム３０４の動作について説明する。
【００５３】
電源装置１０１は、１次電源装置１５１からの１次電圧を受けるための入力端子とプロセッサ４０２への２次電圧を出力するための出力端子とがショートする等、システム全体に関わる重大な異常を検出した場合には、異常検出信号をバスラインＢＵＳ１１経由で他の電源装置１０２〜１０５および１次電源装置１５１へ出力する。
【００５４】
１次電源装置１５１は、異常検出信号をバスラインＢＵＳ１１経由で受けた場合には、１次電圧の供給を停止する。１次電圧の供給が停止されると、電源装置１０１〜１０５は、２次電圧の供給を停止する。
【００５５】
一方、電源装置１０１は、通常の出力低下等の異常を検出した場合には、異常検出信号をバスラインＢＵＳ１経由で同じ電源系統１に属する他の電源装置１０２および１０３へ出力する。
【００５６】
電源装置１０２および１０３は、電源装置１０１からバスラインＢＵＳ１経由で異常検出信号を受けて、２次電圧の供給を停止する。
【００５７】
その他の構成および動作は本発明の第２の実施の形態に係る電源システムと同様である。したがって、本発明の第３の実施の形態に係る電源システムでは、本発明の第２の実施の形態に係る電源システムと同様に、電源装置の異常に対応するとともに回路構成の簡易化を図ることができる。また、本発明の第３の実施の形態に係る電源システムでは、本発明の第２の実施の形態に係る電源システムと比べて、マイコンを用いない簡易な構成で電源装置の異常の種類に応じて適切に対応することができる。
【００５８】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００５９】
【図１】本発明の第１の実施の形態に係る電源システムの構成を示す図である。
【図２】本発明の第１の実施の形態に係る電源装置におけるバスインタフェース回路３の詳細な構成を示す図である。
【図３】本発明の第１の実施の形態に係る電源システムの変形例の構成を概略的に示す図である。
【図４】本発明の第２の実施の形態に係る電源システムの構成を示す図である。
【図５】本発明の第３の実施の形態に係る電源システムの構成を示す図である。
【符号の説明】
【００６０】
１  電圧生成回路、２  異常検出回路、３  バスインタフェース（Ｉ／Ｆ）回路、４  異常制御回路、１０１〜１０６  電源装置、１５１  １次電源装置、２０１  マイコン、３０１〜３０４  電源システム、ＢＵＳ１〜ＢＵＳ３，ＢＵＳ１１  バスライン、Ｇ１  インバータ回路、Ｒ１，Ｒ１０１  抵抗、Ｔ１，Ｔ２  外部端子、Ｑ１  ＮチャネルＭＯＳトランジスタ。
【図１】
2008158612.tif 000003
【図２】
2008158612.tif 000004
【図３】
2008158612.tif 000005
【図４】
2008158612.tif 000006
【図５】
2008158612.tif 000007