(57)【要約】【課題】データ保有時間、動作速度及び信頼性を一層改善できる非揮発性メモリ素子及び製造方法を提供する。【解決手段】半導体基板上に金属シリケート層を含むトンネル層を形成する工程と、前記金属シリケート層上に電荷トラップ層を形成する工程と、前記電荷トラップ層上に電荷ブロック層を形成する工程と、前記電荷ブロック層上にゲート層を形成する工程とを含んで非揮発性メモリ素子製造方法を構成する。【選択図】図１２
2008270700.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に金属シリケート層を含むトンネル層を形成する工程と、
前記金属シリケート層上に電荷トラップ層を形成する工程と、
前記電荷トラップ層上に電荷ブロック層を形成する工程と、
前記電荷ブロック層上にゲート層を形成する工程とを含むことを特徴とする非揮発性メモリ素子製造方法。
【請求項２】
前記トンネル層を形成する工程は、
前記半導体基板表面にシリコンソースを吸着させる工程と、
前記シリコンソースの吸着層上に金属ソースを提供して金属シリサイド層を形成する工程と、
前記金属シリサイド層上に酸化ソースを提供して前記金属シリサイド層を酸化させる工程とを含むことを特徴とする請求項１に記載の非揮発性メモリ素子製造方法。
【請求項３】
前記シリコンソースは、シラン系列のガスまたはシラノール系列のガスを含むことを特徴とする請求項２に記載の非揮発性メモリ素子製造方法。
【請求項４】
前記金属シリサイドは、非晶質のハフニウムシリサイド（ＨｆＳｉｘ）を含んで形成され、
前記金属シリケート層は、ハフニウムシリケート（ＨｆＳｉｘＯｙ）層を含んで形成され、
前記金属ソースは、ハフニウムソースを含むことを特徴とする請求項２に記載の非揮発性メモリ素子製造方法。
【請求項５】
前記ハフニウムシリケート層は、５nm以下の厚さに蒸着されることを特徴とする請求項４に記載の非揮発性メモリ素子製造方法。
【請求項６】
前記酸化ソースは、酸素ガス（Ｏ２）及び水蒸気（Ｈ２Ｏ）を含む一群から選択された何れか一つの酸素含有ガスを含み、プラズマ励起状態で提供されることを特徴とする請求項２に記載の非揮発性メモリ素子製造方法。
【請求項７】
前記トンネル層を形成する工程は、
前記半導体基板表面にシリコンソースを吸着させる工程と、
前記シリコンソースの吸着層上に金属ソースを提供して金属シリサイド層を形成する工程と、
前記金属シリサイド層上に酸素及び窒素を含む酸化窒化ソースを提供し、前記金属シリケート層が窒素元素を含有するように酸化窒化させる工程とを含むことを特徴とする請求項１に記載の非揮発性メモリ素子製造方法。
【請求項８】
前記トンネル層を形成する工程は、
前記半導体基板表面にシリコンソースを吸着させる工程と、
前記シリコンソースの吸着層上にハフニウムソースを提供してハフニウムシリサイド（ＨｆＳｉｘ）層を形成する工程と、
前記ハフニウムシリサイド層上に酸化窒化ソースをプラズマ状態で提供して前記ハフニウムシリサイド層を酸化及び窒化させ、前記ハフニウムシリケート層に窒素含有ハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）をさらに含ませる工程とを含むことを特徴とする請求項１に記載の非揮発性メモリ素子製造方法。
【請求項９】
前記酸化窒化ソースは、一酸化窒素ガス（ＮＯ）及び亜酸化窒素ガス（Ｎ２Ｏ）を含む一群から選択された何れか一つのガスを含んで提供されることを特徴とする請求項８に記載の非揮発性メモリ素子製造方法。
【請求項１０】
前記電荷トラップ層は、前記金属シリケートに比べて高い誘電常数を有するハフニウム酸化窒化物（ＨｆＯｘＮｙ）層を含んで形成されることを特徴とする請求項１に記載の非揮発性メモリ素子製造方法。
【請求項１１】
前記ハフニウム酸化窒化物層は、
前記金属シリケート層上にハフニウムソースを吸着させる工程と、
前記ハフニウムソースの吸着層上に酸化窒化ソースを提供してハフニウム酸化窒化反応を誘導する工程とを含んで形成されることを特徴とする請求項１０に記載の非揮発性メモリ素子製造方法。
【請求項１２】
前記ハフニウムソースを吸着させる段階前に、前記金属シリケート層の表面に窒素ソースをプラズマ状態で提供して窒化表面処理を行う工程をさらに含むことを特徴とする請求項１１に記載の非揮発性メモリ素子製造方法。
【請求項１３】
前記酸化窒化ソースは、酸素ガスと窒素ガスとの混合ガス、亜酸化窒素ガス、またはアンモニアガスと亜酸化窒素ガスとの混合ガスを含むことを特徴とする請求項１１に記載の非揮発性メモリ素子製造方法。
【請求項１４】
前記酸化窒化ソースは、プラズマ状態で励起されて提供されることを特徴とする請求項１１に記載の非揮発性メモリ素子製造方法。
【請求項１５】
前記ハフニウムソースの吸着及び酸化窒化ソース提供工程を繰り返し、前記ハフニウム酸化窒化物層の厚さを増加させる工程をさらに含むことを特徴とする請求項１１に記載の非揮発性メモリ素子製造方法。
【請求項１６】
前記形成されたハフニウム酸化窒化物層上に酸素ガス、オゾンガス、窒素ガス、アンモニアガス、ヒドラジン（Ｎ２Ｈ２）ガス、または酸素ガスと窒素ガスとの混合ガスをプラズマ状態で提供し、後続プラズマ処理を行う工程をさらに含むことを特徴とする請求項１１に記載の非揮発性メモリ素子製造方法。
【請求項１７】
前記ハフニウム酸化窒化物層は、
前記金属シリケート層上にハフニウムソース及び酸化窒化ソースを提供してハフニウム酸化窒化物の蒸着を誘導する段階を含んで形成されることを特徴とする請求項１０に記載の非揮発性メモリ素子製造方法。
【請求項１８】
前記ブロック層を形成する工程は、
前記ハフニウム酸化窒化物層上にハフニウムソースを吸着させる工程と、
前記ハフニウムソース上に酸化ソースを提供して酸化反応を誘導し、ハフニウム酸化物層を形成する工程とを含むことを特徴とする請求項１０に記載の非揮発性メモリ素子製造方法。
【請求項１９】
前記ハフニウムソース吸着及び酸化ソース提供工程を繰り返す工程をさらに含むことを特徴とする請求項１８に記載の非揮発性メモリ素子製造方法。
【請求項２０】
前記繰り返し工程を行った後、前記ハフニウム酸化物層上に、組成比調節のための酸素プラズマ処理を行う工程をさらに含むことを特徴とする請求項１９に記載の非揮発性メモリ素子製造方法。
【請求項２１】
前記トンネル層は、第１ハフニウムシリケート（ＨｆＳｉｘ１Ｏｙ１）層を含んで形成され、
前記電荷トラップ層は、前記第１ハフニウムシリケート層上に、より高い誘電常数を有する第２ハフニウムシリケート（ＨｆＳｉｘ２Ｏｙ２）層を含んで形成されることを特徴とする請求項１に記載の非揮発性メモリ素子製造方法。
【請求項２２】
前記ハフニウムシリケート層は、
シリコンソースを吸着させる工程と、
前記シリコンソース吸着層上にハフニウムソースを提供してハフニウムシリサイドを形成する工程と、
前記ハフニウムシリサイド層上に酸化ソースをプラズマ状態で提供して酸化させる工程とを含んで形成され、
前記第１ハフニウムシリケート（ＨｆＳｉｘ１Ｏｙ１）がｘ１＞ｙ１の組成範囲を有し、第２ハフニウムシリケート（ＨｆＳｉｘ２Ｏｙ２）がｙ２＞ｘ２の組成範囲を有するように、前記シリコンソース及び前記酸化ソースを提供する時間及びチャンバー圧力を異なるように調節することを特徴とする請求項２１に記載の非揮発性メモリ素子製造方法。
【請求項２３】
半導体基板上に窒素含有ハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）層を含む電荷トンネル層を形成する工程と、
前記窒素含有ハフニウムシリケート層上にハフニウム酸化窒化物（ＨｆＯｘＮｙ）層を含む電荷トラップ層を形成する工程と、
前記電荷トラップ層上に電荷ブロック層を形成する工程と、
前記電荷ブロック層上にゲート層を形成する工程とを含む非揮発性メモリ素子製造方法。
【請求項２４】
前記窒素含有ハフニウムシリケート層を形成する工程は、
前記半導体基板表面にシリコンソースを吸着させる工程と、
前記シリコンソースの吸着層上にハフニウムソースを提供してハフニウムシリサイド（ＨｆＳｉｘ）層を形成する工程と、
前記ハフニウムシリサイド層上に酸化窒化ソースを提供して前記ハフニウムシリサイド層を酸化窒化させる工程とを含むことを特徴とする請求項２３に記載の非揮発性メモリ素子製造方法。
【請求項２５】
前記ハフニウムソースは、テトラキスジエチルアミノハフニウム（ＴＤＥＡＨ）及びテトラキスエチルメチルアミノハフニウム（ＴＥＭＡＨ）を含む一群から選択された何れか一つの窒素含有ハフニウムソースを含んで提供されることを特徴とする請求項２４に記載の非揮発性メモリ素子製造方法。
【請求項２６】
半導体基板上に金属シリケート層を含んで形成されたトンネル層と、
前記金属シリケート層上に金属酸化窒化物層を含んで形成された電荷トラップ層と、
前記電荷トラップ層上に金属酸化物層を含んで形成された電荷ブロック層と、
前記電荷ブロック層上に形成されたゲート層とを含むことを特徴とする非揮発性メモリ素子。
【請求項２７】
前記金属シリケート層は、ハフニウムシリケート（ＨｆＳｉｘＯｙ）層を含んで形成され、
前記金属酸化窒化物層は、ハフニウム酸化窒化物（ＨｆＯｘＮｙ）層を含んで形成されることを特徴とする請求項２６に記載の非揮発性メモリ素子。
【請求項２８】
前記金属シリケート層は、ハフニウムシリケート（ＨｆＳｉｘＯｙ）に窒素が添加された窒素含有ハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）を含んで形成されることを特徴とする請求項２６に記載の非揮発性メモリ素子。
【請求項２９】
前記ハフニウムシリケート層は、５nmの厚さを有することを特徴とする請求項２６に記載の非揮発性メモリ素子。
【請求項３０】
前記金属シリケート層は、第１ハフニウムシリケート（ＨｆＳｉｘ１Ｏｙ１）層を含んで形成され、
前記電荷トラップ層は、前記第１ハフニウムシリケート層上に、より高い誘電常数を有する第２ハフニウムシリケート（ＨｆＳｉｘ２Ｏｙ２）層を含んで形成され、
前記第１ハフニウムシリケート（ＨｆＳｉｘ１Ｏｙ１）は、ｘ１＞ｙ１の組成範囲を有して形成され、第２ハフニウムシリケート（ＨｆＳｉｘ２Ｏｙ２）は、ｙ２＞ｘ２の組成範囲を有して形成されることを特徴とする請求項２６に記載の非揮発性メモリ素子。
【請求項３１】
前記ブロック層は、ハフニウム酸化物を含んで形成されることを特徴とする請求項２６に記載の非揮発性メモリ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子に関するもので、特に、非揮発性メモリ素子の製造方法及びこれによる素子構造に関するものである。
【背景技術】
【０００２】
最近、半導体メモリ素子のうち、電源の除去状態でもメモリ状態を維持できる非揮発性メモリ素子に対する関心が増加しつつある。非揮発性メモリ素子としては、浮遊ゲートを採用したフラッシュ（ＦＬＡＳＨ）素子が活用されており、ＭＯＮＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｎｉｔｒｉｄｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）またはＳＯＮＯＳ（Ｓｉｌｉｃｏｎ  Ｏｘｉｄｅ  Ｎｉｔｒｉｄｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）素子が提示されている。
【０００３】
浮遊ゲート構造のメモリ素子は、電位井戸（ｐｏｔｅｎｔｉａｌ  ｗｅｌｌ）を用いて記憶特性を具現しており、現在は、フラッシュ（ＦＬＡＳＨ）ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）構造によるＥＴＯＸ（ＥＰＲＯＭ  Ｔｕｎｎｅｌ  Ｏｘｉｄｅ）構造のメモリ素子として具現されている。これに比べて、ＳＯＮＯＳ素子などのＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）系列の素子は、ゲート誘電膜を２重層または３重層構造で導入して電荷トラップ構造を具現している。主に、電荷トラップ構造は、トンネル層、電荷トラップ層及び電荷ブロック層の３重構造である。ＭＩＳ系列メモリ素子は、誘電膜バルク、隣接した各誘電膜間の界面、または誘電膜と半導体との間の界面に存在する電荷トラップを用いてメモリ機能を行っている。
【０００４】
フラッシュＥＥＰＲＯＭ素子の場合、一つのトランジスタ構造で一つのメモリセルが具現される。主にＥＥＰＲＯＭ（Ｆｕｌｌ―ｆｅａｔｕｒｅｄ  ＥＥＰＲＯＭ）構造として応用されるＭＯＮＯＳまたはＳＯＮＯＳ素子の場合、バイト単位でプログラム及び消去動作を行うために、一つのメモリセルにはセルトランジスタ以外に選択トランジスタがさらに備わる。選択トランジスタは、バイト単位でプログラム／消去動作を行えるようにメモリセルを選択するので、実質的にメモリ機能はセルトランジスタで行われる。したがって、セルトランジスタは、ＳＯＮＯＳ構造で構成される。例えば、シリコン（Ｓｉ）半導体基板上にシリコン酸化膜、シリコン窒化膜、シリコン酸化膜（Ｏｘｉｄｅ  Ｎｉｔｒｉｄｅ  Ｏｘｉｄｅ；ＯＮＯ）構造のゲート誘電膜構造が導入され、ゲート誘電膜構造上には制御ゲートが形成される。
【０００５】
ＯＮＯ構造の電荷トラップ構造において、電荷のトラップは主にシリコン窒化膜で行われ、素子信頼性は、シリコン窒化膜の厚さや膜質特性に大きく依存している。信頼性向上のためには、シリコン窒化膜の厚さを一層厚くすることが好ましいが、シリコン窒化膜の厚さを厚くすると、しきい電圧（ｔｈｒｅｓｈｏｌｄ  ｖｏｌｔａｇｅ；Ｖｔ）の制御が一層困難になり、一層高い動作プログラム電圧及びパワーが要求される。シリコン窒化膜の厚さが変動によって薄くなるか、膜質が不良になると、電荷漏れの増加によって電荷保有時間が減少することで、素子の信頼性が劣化するようになる。これを克服するための方法として、例えば、電荷トラップ層をシリコン酸化膜及びシリコン窒化膜の２層や多層構造で積層し、より高い高誘電膜を用いる構造が提示されている。
【０００６】
より高い高誘電率の誘電層を導入した電荷トラップ構造に対する試みがなされており、この試みは、素子制御電圧の低下、電流駆動性の向上のために提示されている。さらに、この試みによると、サブしきいスイング（ｓｕｂ―ｔｈｒｅｓｈｏｌｄ  ｓｗｉｎｇ）減少効果を得ることで、欠陥密度の減少及び素子の信頼性向上効果をもたらす。例えば、アルミナ／ハフニア／アルミナ（Ａｌ２Ｏ３／ＨｆＯ２／Ａｌ２Ｏ３）の積層構造が提示されている。
【０００７】
上記のようにアルミナ上にハフニアを蒸着する場合、互いに異なる種類の酸化膜を順次蒸着することで、工程が複雑になり得る。また、このような工程を具現するための設備構造が複雑になることで、量産工程維持及び管理に困難さが伴う。また、上記のような試みは、シリコン基板の表面に酸化膜を蒸着する過程を含んでおり、酸化膜の蒸着時、所望でないシリコン基板表面への酸化過程が伴う。このようなシリコン酸化による非晶質シリコン酸化膜は、アルミナやハフニアに比べて低い誘電率を有するので、電荷トラップ構造でのトンネル層の等価酸化膜の厚さを増加させる原因として作用する。
【０００８】
したがって、より簡単な工程過程を通して、ＯＮＯ構造に比べて一層向上したデータ保有時間及び動作速度を有し、低下した素子駆動電圧を有する非揮発性メモリ半導体素子を開発するための努力が行われている。
【０００９】
【特許文献１】米国特許第５，７６８，１９２号明細書
【特許文献２】米国特許第６，９３６，８８４号明細書
【特許文献３】米国特許第７，０４５，８５０号明細書
【特許文献４】米国特許第７，０５３，４４８号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明が解決しようとする技術的課題は、データ保有時間、動作速度及び信頼性を一層改善できる非揮発性メモリ素子及び製造方法を提示することにある。
【課題を解決するための手段】
【００１１】
上記の技術課題のための本発明の一観点は、半導体基板上に金属シリケート層を含むトンネル層を形成する工程と、前記金属シリケート層上に電荷トラップ層を形成する工程と、前記電荷トラップ層上に電荷ブロック層を形成する段階と；前記電荷ブロック層上にゲート層を形成する工程とを含む非揮発性メモリ素子製造方法を提示する。
【００１２】
前記トンネル層を形成する工程は、前記半導体基板表面にシリコンソースを吸着させる工程と、前記シリコンソースの吸着層上に金属ソースを提供して金属シリサイド層を形成する工程と、前記金属シリサイド層上に酸化ソースを提供して前記金属シリサイド層を酸化させる工程とを含む。
【００１３】
前記シリコンソースは、シラン系列のガスまたはシラノール系列のガスを含んで提供される。
【００１４】
前記金属シリサイドは、非晶質のハフニウムシリサイド（ＨｆＳｉｘ）を含んで形成され、前記金属ソースは、ハフニウムソースを含んで提供される。
【００１５】
前記トンネル層を形成する工程は、前記半導体基板の表面にシリコンソースを吸着させる工程と、前記シリコンソースの吸着層上に金属ソースを提供して金属シリサイド層を形成する工程と、前記金属シリサイド層上に酸素及び窒素を含む酸化窒化ソースを提供し、前記金属シリケート層が窒素元素を含有するように酸化窒化させる工程とを含む。
【００１６】
前記電荷トラップ層は、前記金属シリケートに比べて高い誘電常数を有するハフニウム酸化窒化物（ＨｆＯｘＮｙ）層またはハフニウムシリケート（ＨｆＳｉｘＮｙ）層を含んで形成される。
【００１７】
前記ブロック層は、ハフニウム酸化物を含んで形成される。
【００１８】
前記ブロック層は、ジルコニウム酸化物（ＺｒＯ２）、チタニウム酸化物（ＴｉＯ２）、タンタル酸化物（Ｔａ２Ｏ５）、アルミニウム酸化物（Ａｌ２Ｏ３）、セシウム酸化物（ＣｅＯ２）、ランタン酸化物（Ｌａ２Ｏ３）、タングステン酸化物（ＷＯ３）またはイットリウム酸化物（Ｙ２Ｏ３）を含んで形成される。
【００１９】
本発明の他の一観点は、半導体基板上にハフニウムシリケート（ＨｆＳｉｘＯｙ）層を含む電荷トンネル層を形成する工程と、前記ハフニウムシリケート層上にハフニウム酸化窒化物（ＨｆＯｘＮｙ）層を含む電荷トラップ層を形成する工程と、前記電荷トラップ層上に電荷ブロック層を形成する工程と、前記電荷ブロック層上にゲート層を形成する工程とを含む非揮発性メモリ素子製造方法を提示する。
【００２０】
前記ハフニウムシリケート層は、少なくとも５nmの厚さに蒸着される。
【００２１】
前記ハフニウムシリケート層を形成する段階は、前記半導体基板表面にシリコンソースを吸着させる工程と、前記シリコンソースの吸着層上にハフニウムソースを提供してハフニウムシリサイド（ＨｆＳｉｘ）層を形成する工程と、前記ハフニウムシリサイド層上に酸化ソースを提供して前記ハフニウムシリサイド層を酸化させる工程とを含む。
【００２２】
前記酸化ソースは、酸素ガス（Ｏ２）または水蒸気（Ｈ２Ｏ）を含む酸素含有ガスを含み、プラズマ励起状態で提供される。
【００２３】
前記ハフニウムシリケート層を形成する工程は、前記半導体基板表面にシリコンソースを吸着させる工程と、前記シリコンソースの吸着層上にハフニウムソースを提供してハフニウムシリサイド（ＨｆＳｉｘ）層を形成する工程と、前記ハフニウムシリサイド層上に酸化窒化ソースをプラズマ状態で提供して前記ハフニウムシリサイド層を酸化及び窒化させ、前記ハフニウムシリケート層に窒素含有ハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）をさらに含ませる工程とを含んで行われる。
【００２４】
前記酸化窒化ソースは、一酸化窒素ガス（ＮＯ）または亜酸化窒素ガス（Ｎ２Ｏ）を含んで提供される。
【００２５】
前記ハフニウム酸化窒化物層を形成する工程は、前記ハフニウムシリケート層上にハフニウムソースを吸着させる工程と、前記ハフニウムソースの吸着層上に酸化窒化ソースを提供してハフニウム酸化窒化反応を誘導する工程とを含む。
【００２６】
前記ハフニウムソースを吸着させる工程前に、前記ハフニウムシリケート層の表面に窒素ソースをプラズマ状態で提供して窒化表面処理を行う工程をさらに含む。
【００２７】
前記酸化窒化ソースは、酸素ガスと窒素ガスとの混合ガス、亜酸化窒素ガス、またはアンモニアガスと亜酸化窒素ガスとの混合ガスを含んで提供される。前記酸化窒化ソースは、プラズマ状態で励起されて提供される。
【００２８】
前記ハフニウムソースの吸着及び酸化窒化ソース提供工程を繰り返し、前記ハフニウム酸化窒化層の厚さを増加させる工程をさらに含む。
【００２９】
前記ハフニウム酸化窒化物層上に酸素ガス、オゾンガス、窒素ガス、アンモニアガス、ヒドラジン（Ｎ２Ｈ２）ガス、または酸素ガスと窒素ガスとの混合ガスをプラズマ状態で提供して後続プラズマ処理を行う工程をさらに含む。
【００３０】
前記ハフニウム酸化窒化物層を形成する工程は、前記ハフニウムシリケート層上にハフニウムソース及び酸化窒化ソースを提供してハフニウム酸化窒化物の蒸着を誘導する工程を含む。
【００３１】
前記ブロック層を形成する工程は、前記ハフニウム酸化窒化物層上にハフニウムソースを吸着させる工程と、前記ハフニウムソース上に酸化ソースを提供して酸化反応を誘導し、ハフニウム酸化物層を形成する工程とを含む。
【００３２】
前記ハフニウムソース吸着及び酸化ソース提供工程を繰り返す工程をさらに含む。前記繰り返し工程を行った後、前記ハフニウム酸化物層上に組成比調節のための酸素プラズマ処理を行う工程をさらに含む。
【００３３】
本発明の他の一観点は、半導体基板上に窒素が含有されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）層を含む電荷トンネル層を形成する工程と、前記窒素含有ハフニウムシリケート層上にハフニウム酸化窒化物（ＨｆＯｘＮｙ）層を含む電荷トラップ層を形成する工程と、前記電荷トラップ層上に電荷ブロック層を形成する段階と；前記電荷ブロック層上にゲート層を形成する工程とを含む非揮発性メモリ素子製造方法を提示する。
【００３４】
前記窒素含有ハフニウムシリケート層を形成する工程は、前記半導体基板の表面にシリコンソースを吸着させる工程と、前記シリコンソースの吸着層上にハフニウムソースを提供してハフニウムシリサイド（ＨｆＳｉｘ）層を形成する工程と、前記ハフニウムシリサイド層上に酸化窒化ソースを提供して前記ハフニウムシリサイド層を酸化窒化させる工程とを含む。
【００３５】
前記ハフニウムソースは、テトラキスジエチルアミノハフニウム（ＴＤＥＡＨ）またはテトラキスエチルメチルアミノハフニウム（ＴＥＭＡＨ）を含んで提供される。
【００３６】
本発明の他の一観点は、半導体基板上に第１ハフニウムシリケート（ＨｆＳｉｘ１Ｏｙ１）層を含む電荷トンネル層を形成する工程と、前記第１ハフニウムシリケート層上に、より高い誘電常数を有する第２ハフニウムシリケート（ＨｆＳｉｘ２Ｏｙ２）層を含む電荷トラップ層を形成する工程と、前記電荷トラップ層上に電荷ブロック層を形成する工程と、前記電荷ブロック層上にゲート層を形成する工程と、を含む非揮発性メモリ素子製造方法を提示する。
【００３７】
前記ハフニウムシリケート層は、シリコンソースを吸着させる工程と、前記シリコンソース吸着層上にハフニウムソースを提供してハフニウムシリサイドを形成する工程と、前記ハフニウムシリサイド層上に酸化ソースをプラズマ状態で提供して酸化させる工程とを含んで形成され、前記第１ハフニウムシリケート（ＨｆＳｉｘ１Ｏｙ１）はｘ１＞ｙ１の組成範囲を有し、第２ハフニウムシリケート（ＨｆＳｉｘ２Ｏｙ２）はｙ２＞ｘ２の組成範囲を有するように、前記シリコンソース及び前記酸化ソースを提供する時間及びチャンバー圧力、プラズマ発生パワーを異ならせて調節することができる。
【００３８】
前記シリコンソース吸着工程、前記ハフニウムソース提供工程及び前記酸化ソース提供工程は、繰り返して行われる。
【００３９】
本発明の他の一観点は、半導体基板上に金属シリケート層を含んで形成されたトンネル層と、前記金属シリケート層上に金属酸化窒化物層を含んで形成された電荷トラップ層と、前記電荷トラップ層上に金属酸化物層を含んで形成された電荷ブロック層と、前記電荷ブロック層上に形成されたゲート層と、を含む非揮発性メモリ素子製造方法を提示する。
【００４０】
前記金属シリケート層は、ハフニウムシリケート（ＨｆＳｉｘＯｙ）層を含んで形成され、前記金属酸化窒化物層は、ハフニウム酸化窒化物（ＨｆＯｘＮｙ）層を含んで形成される。前記金属シリケート層は、ハフニウムシリケート（ＨｆＳｉｘＯｙ）に窒素が添加された窒素含有ハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）をさらに含む。前記金属シリケート層は、窒素含有シリケート（ＨｆＳｉｘＯｙＮｚ）を含んで形成される。
【００４１】
本発明の他の一観点は、半導体基板上に第１ハフニウムシリケート（ＨｆＳｉｘ１Ｏｙ１）層を含んで形成された電荷トンネル層と、前記第１ハフニウムシリケート層上に、より高い誘電常数を有する第２ハフニウムシリケート（ＨｆＳｉｘ２Ｏｙ２）層を含んで形成された電荷トラップ層と、前記電荷トラップ層上に形成された電荷ブロック層と、前記ブロック層上に形成されたゲート層とを含む非揮発性メモリ素子を提示する。
【００４２】
前記第１ハフニウムシリケート（ＨｆＳｉｘ１Ｏｙ１）は、ｘ１＞ｙ１の組成範囲を有し、第２ハフニウムシリケート（ＨｆＳｉｘ２Ｏｙ２）は、ｙ２＞ｘ２の組成範囲を有して形成される。
【００４３】
本発明によると、データ保有時間、動作速度及び信頼性を一層改善できる非揮発性メモリ素子及び製造方法を提示することができる。
【００４４】
本発明の実施例では、非揮発性メモリセル素子構造の電荷トラップ誘電層構造を３層の高誘電膜の積層構造で導入する。電荷トラップ構造は、トンネル層／電荷トラップ層／ブロック層を含んで構成されるが、シリコン基板に導入されるＳｉ基板の表面に所望でないシリコン酸化膜の発生を抑制できる素子製造方法を提示する。
【００４５】
また、電荷トラップ層のトラップサイト確保のために、３層の固誘電膜は、相互間に組成を異ならせて形成される。誘電膜を蒸着するときの蒸着温度及び成分を異ならせることで、薄膜の組成を変化させることができ、これによって、各薄膜間の誘電常数を変化させることができる。その結果、積層された高誘電膜間のエネルギーバンドギャップ差を誘導し、このエネルギーバンドギャップ差によるウェル（ｗｅｌｌ）構造を誘導することができる。
【００４６】
これによって、シリコン基板とトンネル層との界面でのシリコン酸化膜の生成による等価酸化膜の増加を抑制させ、誘電膜の組成及び蒸着温度を製品ごとに異ならせることで、多様な素子で要求される電気的特性の最適化を具現することができる。
【発明の効果】
【００４７】
本発明によると、非揮発性メモリ素子の電荷トラップ構造を３層高誘電層の積層によって具現し、シリコン基板表面にシリコン酸化層の発生を抑制するための方法を提示することができる。このとき、電荷トラップ層のトラップサイト増加のために３層の積層が互いに異なる組成で形成され、一層改善された電気的特性を容易に具現することができる。積層時の蒸着温度及び成分比を異ならせて薄膜の誘電常数の変動を誘導し、積層された各層間のエネルギーバンドギャップの差を誘導することで、エネルギーウェル構造を形成して電荷トラップを誘導することができる。したがって、電荷トラップ構造を構成するトンネル層、電荷トラップ層及びブロック層を、単一設備で連続的な蒸着過程で形成することができる。その結果、生産性の増大、製造原価の節減及び生産装備の稼動効率増大などを具現することができる。
【００４８】
また、高誘電物質の層を蒸着した後、別途のプラズマ処理過程を導入することで、膜質の成分組成比の調節領域を一層拡大することができる。このとき、プラズマ処理は、高温後続熱処理より低い温度で組成調節及び安定化を具現することができ、工程マージンを一層確保することができる。すなわち、主反応源を吸着させた後、プラズマソース及び基板温度を用いて組成を調節することができる。また、活性化されたプラズマによる高誘電物質層の結晶化温度を低下させることで、高温後続熱処理によって急激に結晶化が進行され、積層された各層間の界面で熱膨張係水差によるクラック不良が発生することを抑制することができる。その結果、漏洩電流発生要因を大幅に減少させることができる。
【００４９】
また、非晶質ハフニウムシリケート層を導入することで、半導体基板表面でのシリコン酸化層の所望でない生成を抑制することができる。メモリトランジスタ素子においてゲートによって発生するキャリアは、数ナノメートルｎｍ）のトンネル層内で作用する。したがって、界面は、欠陥及び粗さが最小化されて高い電気的特性を示すことが好ましい。このような高品質の界面状態を維持するために、本発明の実施例では、非晶質ハフニウムシリケート層を導入することで、界面欠陥の増加を抑制する。この非晶質ハフニウムシリケートに窒素を別途のプラズマ処理過程などで添加することで、新しい相の生成なしに組成変化による誘電常数を変化させることができる。
【００５０】
プラズマ処理による化合物形成によって低い酸素（Ｏ２）分圧及び蒸着温度を採用することで、絶縁破壊特性を改善することができる。さらに、非晶質ハフニウムシリケートは、結晶粒方向による誘電常数の偏向を排除することで、誘電常数の偏向によるキャリアの散乱（ｃａｒｒｉｅｒ  ｓｃａｔｔｅｒｉｎｇ）を抑制することができる。その結果、より安定した非揮発性メモリ素子の動作特性を具現することができる。
【発明を実施するための最良の形態】
【００５１】
以下、本発明の好適な実施例を、添付の図面に基づいて詳細に説明する。
【００５２】
図１乃至図１２は、本発明の第１実施例に係る非揮発性メモリ素子及び製造方法を示している。
【００５３】
図１に示すように、半導体基板１１０の表面を洗浄及び乾燥する。例えば、ＲＣＡ湿式洗浄方法を用いて、シリコン（Ｓｉ）半導体基板１１０の表面を洗浄する。このとき、純水（Ｈ２Ｏ）：２９％アンモニア水（ＮＨ４ＯＨ）:３０％過酸化水素水（Ｈ２Ｏ２）を約５:１:１の比率で形成した洗浄液を用いて、半導体基板１１０の表面を約７０〜８０℃の温度で約５分間洗浄する。その後、脱イオン水を用いたリンス及び窒素ガス（Ｎ２）を用いた乾燥を行う。この表面洗浄及び乾燥過程前に、半導体基板１１０に素子分離構造を形成する過程、例えば、浅いトレンチ素子分離（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ：ＳＴＩ）形成過程が行われる。
【００５４】
図２に示すように、表面洗浄が行われた半導体基板１１０の表面上に、シリコンソース吸着層１２１を形成する。このシリコンソース吸着層１２１は、トンネル層にシリコン（Ｓｉ）原子を提供するソース層の役割をするとともに、下部の半導体基板１１０表面のシリコンに対する酸化を抑制する酸化抑制層として作用する。シリコンソース吸着層１２１は、トンネル層形成過程に伴う酸化反応において酸化ガスなどが半導体基板１１０表面に浸透することを抑制または防止し、半導体基板１１０表面での所望でない酸化を抑制することができる。
【００５５】
シリコンソース吸着層１２１は、半導体基板１１０表面上にシリコンソースを提供して吸着させることで形成される。例えば、半導体基板１１０表面にシランガス（例えば、ＳｉＨ４またはＳｉ２Ｈ６）などのシリコン元素（Ｓｉ）含有ガスを提供し、シランガスなどを表面に化学的に吸着させる。
【００５６】
このとき、シリコンソースに対する半導体基板１１０表面の露出時間または半導体基板１１０が装着された工程チャンバーの圧力によって、吸着されるシランガスの有効量が変わるので、シリコンソース吸着層１２１を含む酸化抑制層の厚さを変化させることができる。トンネル層形成過程での酸化ガスなどの浸透深さを考慮し、シリコンソース吸着層１２１の形成過程を制御する。例えば、酸素の拡散深さを考慮し、シリコンソース吸着層１２１形成のための露出時間及び圧力条件を制御する。その結果、シリコンソース吸着層１２１の厚さは、酸素拡散を充分に抑制できる程度の厚さに誘導される。
【００５７】
シリコンソース吸着層１２１は、トンネル層形成時に伴う酸化反応において、半導体基板１１０表面での所望でないシリコン酸化を抑制する役割をする。トンネル層の形成時に伴う酸化反応によって半導体基板１１０表面にシリコン酸化膜が生成される場合、実質的に等価酸化膜の厚さが所望でない厚さに増加する結果をもたらす。実質的に、シリコン（Ｓｉ）基板１００上にハフニア（ＨｆＯ２）を５００℃の蒸着温度、１３２Åの厚さで原子層蒸着（Ａｔｏｍｉｃ  Ｌａｙｅｒｅｄ  Ｄｅｐｏｓｉｔｉｏｎ；ＡＬＤ）を行ったとき、透過電子顕微鏡（Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ；ＴＥＭ）で分析した結果、約２３Å厚さの非晶質シリコン酸化物層が生成されたことを実験的に確認できる。このような非晶質シリコン酸化物層の生成は、等価酸化膜の厚さ増加を意味し、ＳＯＮＯＳ構造のメモリ素子の特性を劣化させる要因として作用する。
【００５８】
本発明の実施例では、シリコンソース吸着層１２１を誘導する過程をトンネル層形成反応前に半導体基板１１０の表面に対して行うことで、誘導された吸着層１２１の酸化抑制作用によって下部の半導体基板１１０表面での酸化反応が抑制される。したがって、トンネル層と半導体基板１１０表面との界面に非晶質シリコン酸化物層が生成されることを抑制し、等価酸化膜の厚さ増加を抑制することができる。
【００５９】
図３に示すように、シリコンソース吸着層１２１（図２を参照）上にハフニウム（Ｈｆ）ソースなどの金属元素を含む金属ソースを提供し、提供されたハフニウムソースと吸着層１２１のシリコンソースとの反応を誘導する。この反応によって、ハフニウムシリサイド層１２３が半導体基板１１０の表面上に形成される。このとき、ハフニウムソースとしては、テトラキスジエチルアミノハフニウム（ＴＤＥＡＨ；ｔｅｔｒａｋｉｓ（ｄｉｅｔｈｙｌａｍｉｎｏ）ｈａｆｎｉｕｍ；Ｈｆ−（Ｎ（Ｃ２Ｈ５）２）４）が用いられる。また、ハフニウムソースとしては、Ｈｆ―Ｎ―Ｒ（Ｒ＝アルカン、アルケン、アルキン）の化学式で代表されるハフニウム―窒素化合物が用いられる。また、ハフニウムソースの他の例としては、ハフニウムヨード（ＨｆI４）、ハフニウムクロライド（ＨｆＣｌ４）、ハフニウムニトレート（Ｈｆ（ＮＯ３）４）、ハフニウムｔ―ブトキシド（Ｈｆ（ＯＣ４Ｈ９）４）、テトラキスエチルメチルアミノハフニウム（ＴＥＭＡＨ：ｔｅｔｒａｋｉｓ（ｅｔｈｙｌｍｅｔｈｙｌａｍｉｎｏ）ｈａｆｎｉｕｍ；Ｈｆ[Ｎ（ＣＨ３）Ｃ２Ｈ５]４）などが用いられる。
【００６０】
上記のようなハフニウムソースの種類によって蒸着温度が変わり得るが、約７００℃以下の温度、好ましくは約５００℃以下の温度でハフニウムソースを提供してハフニウムシリサイド反応を誘導する。ＴＤＥＡＨの場合、約３００〜６００℃の温度で蒸着し、約８０℃及び１Ｔｏｒｒの圧力で揮発性を示すので、上記のような蒸着過程に有利である。
【００６１】
図４に示すように、ハフニウムシリサイド層１２３（図３を参照）は、実質的にハフニウムソースと、吸着されたシリコンソースとの反応によって生成される相対的に不安定な非晶質状態の膜質である。このハフニウムシリサイド層１２３上に酸化ソースを提供し、ハフニウムシリケート（ｈａｆｎｉｕｍ  ｓｉｌｉｃａｔｅ；ＨｆＳｉＯｘ（ｘ≦４））層１２５を誘導する。酸化ガスは、酸素を含有するガスソースであり、酸素ガス（Ｏ２）または水蒸気（Ｈ２Ｏ）を含んで提供される。このとき、酸素含有ガスは、プラズマ形態で提供される。プラズマ励起は、遠隔プラズマ方式で行われることで、プラズマによる膜質損傷を抑制することができる。提供された酸素含有ガスは、ハフニウムシリサイド層１２３の酸化反応を誘導してハフニウムシリケート層１２５を形成する。
【００６２】
ハフニウムシリケート層１２５を形成するとき、酸素含有ガスまたは酸素の拡散深さを考慮する。相対的に不安定であり、実質的に非晶質状態であるハフニウムシリサイドと反応してハフニウムシリケートが形成される過程における酸素の浸透または拡散深さを考慮すると、実質的に非晶質状態であるハフニウムシリケート層１２５は、約ｎｍの厚さに形成される。この厚さは、非晶質状態で気体またはプラズマ状態の酸素元素またはラジカルが拡散して浸透できる限界厚さに依存している。
【００６３】
ハフニウムシリケート層１２５を形成するとき、酸素含有ガスの提供をハフニウムソースの提供後に行うと、下部のシリコン半導体基板１１０表面への所望でない酸化反応を抑制するのに有利である。ハフニウムシリケートのシリコンサイトが酸素と共有結合を形成するので、酸素拡散速度を減少させることができる。
【００６４】
上記のような酸素拡散を一層抑制するために、酸素含有ガスに窒素原子をさらに含ませることができる。例えば、酸素含有ガスとして、一酸化窒素ガス（ＮＯ）または亜酸化窒素ガス（Ｎ２Ｏ）を用いる。また、酸素含有ガスと一緒に、または追加的に一酸化窒素ガスまたは亜酸化窒素ガスをさらに含ませることで、ハフニウムシリケート層１２５内に窒素原子が追加される。
【００６５】
この場合、ハフニウムシリケート層１２５は、実質的に窒素が含まれたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）を含むか、または、窒素が含まれたハフニウムシリケート層で形成される。この場合、ハフニウムシリケート内のハフニウム酸化物（ＨｆＯ２）の格子構造は、開かれた格子空間（ｏｐｅｎ  ｌａｔｔｉｃｅ）を提供しないが、窒素原子の追加によって、ハフニウムシリケート（ＨｆＳｉＯ２）の格子構造内での酸素の総拡散（ｎｅｔｗｏｒｋ  ｄｉｆｆｕｓｉｏｎ）程度を減少させる効果をもたらす。その結果、酸素の拡散を一層抑制することができ、ハフニウムシリケート層１２５と半導体基板１１０との界面に、所望でない酸化反応によってシリコン酸化物（ＳｉＯ２）が生成されることを抑制または減少させることができる。
【００６６】
また、酸素含有ガスの提供をハフニウムソースの提供後に行うと、シリコン半導体基板１１０表面に形成されたシリコンソース吸着層１２１（図２を参照）である非晶質状態の水素化シリコン（ＳｉＨｘ）に蒸着が行われ、ハフニウムシリケートの非晶質化を強化するのに有利である。
【００６７】
一方、ハフニウムシリケート層１２５は、含有されたシリコン原子の濃度によって、バンドギャップ及び誘電常数κが変わり得る。すなわち、シリコン原子の濃度調節によって、ハフニウムシリケート層１２５の誘電常数を調節することができる。窒素原子がさらに添加される場合も、含有された窒素原子の濃度によって誘電常数及びエネルギーバンドギャップの値を調節することができる。
【００６８】
ハフニウムシリケート層１２５は、非揮発性メモリ素子のトンネル層として用いるために、９〜１２範囲の誘電常数κを有して形成されることが好ましい。この誘電常数κを調節するために、ハフニウムシリケート層１２５に対してシランガスなどのシリコンソースガスを用いた表面処理をさらに行うことができる。この表面処理は、プラズマ状態に励起したシリコンソースを用いて行うことが一層効率的である。このシリコンソースの表面処理は、約８００〜１０００℃の温度で約１５分間乾式工程で行われる。ハフニウムシリケート層１２５内のシリコン濃度増加によってハフニウムシリケート層１２５の非晶質特性が増加し、ハフニウム酸化物（ＨｆＯ２）に比べると、低い誘電常数、高い熱的安全性及び低い漏洩特性を確保することができる。
【００６９】
図２に基づいて説明したシリコンソースの提供段階と、図３に基づいて説明したハフニウムソースの提供段階を繰り返して行える。このとき、シリコンソースとして、シラン系列でない他のソース、例えば、ターシャリ―ブチルジメチルシラノール（ｔｅｒｔｉａｒｙ―ｂｕｔｈｙｌｄｉｍｅｔｈｙｌｓｉｌａｎｏｌ；ｔ―ＢｕｔＭｅ２ＳｉＯＨ）などのシラノール系列のソースも用いられるが、この場合、シリコンの濃度調節が一層容易になる。
【００７０】
図５に示すように、ハフニウムシリケート層１２５上に電荷トラップ層を形成する過程を行う。ハフニウムシリケート層１２５表面に窒化処理を行うことで、熱的安定性及び漏洩電流特性を一層改善する。例えば、ハフニウムシリケート層１２５の窒化表面処理は、 窒素ガス（Ｎ２）、アンモニアガス（ＮＨ３）または亜酸化窒素ガスなどを用いたプラズマ処理によって行うか、または、相対的に反応性の高いヒドラジン（Ｎ２Ｈ２）に直接露出して行う。
【００７１】
図６に示すように、窒化処理が行われたハフニウムシリケート層１２５上にハフニウムソース吸着層１３１を形成する。例えば、ＴＤＥＡＨまたはＨｆ（ＯＳｉＢｕＭｅ２）４（Ｅｔ２ＮＨ）などの窒素を含有したハフニウムソースを、ガス状態でハフニウムシリケート層１２５上に提供し、ハフニウムソースの所定量を表面に吸着させる。
【００７２】
図７に示すように、酸化ソース及び窒化ソースをハフニウムソース吸着層１３１上に提供し、吸着されたハフニウムソースとの酸化及び窒化反応を誘導してハフニウム酸化窒化層（ＨｆＯｘＮｙ）１３３を形成する。酸化及び窒化反応を誘導する酸化窒化ソースは、酸素ガスと窒素ガスとの混合ガスを流入するか、亜酸化窒素（Ｎ２Ｏ）ガスを流入するか、アンモニア（ＮＨ３）ガス及び亜酸化窒素（Ｎ２Ｏ）ガスを流入することでハフニウム酸化窒化層１３３を形成することができる。このとき、酸化窒化ソースは、プラズマ状態で流入して遠隔プラズマ方式で提供される。また、窒化及び酸化ソースの提供時間及び流量調節によって、形成されるハフニウム酸化窒化層１３３の厚さを調節することができる。
【００７３】
一方、ハフニウムソースとして、窒素を含有しないＨｆＩ４ソースを用いる場合、アンモニア（ＮＨ３）と酸素との混合ガス、窒素と酸素との混合ガス、亜酸化窒素ガス、二酸化窒素ガス（Ｎ２Ｏ２）などの酸化及び窒化ガスとハフニウムソースとの直接反応によって、蒸着を誘導することができる。また、この酸化及び窒化ガスは、プラズマ状態に励起させ、吸着されたハフニウムソースと反応させることができる。さらに、ＢＴＢＡＳ（Ｃ８Ｈ２２Ｎ２Ｓｉ）を窒素供給源として用いる場合、ハフニウム酸化窒化物内に欠陥サイトが一層多く生成される。その結果、ハフニウム酸化窒化層１３３は、ＯＮＯ構造に適用されるシリコン窒化物層に比べてしきい電圧範囲が増加する。
【００７４】
図８に示すように、ハフニウム酸化窒化層１３３（図７を参照）の形成過程、例えば、ハフニウムソース吸着層１３１（図６を参照）と酸化窒化ソースとの反応過程を繰り返すことで、ハフニウム酸化窒化層１３３上に反復層をさらに蒸着する。その結果、ハフニウム酸化窒化層１３５を、所望の水準の厚さに増加した電荷トラップ層として形成する。
【００７５】
ハフニウム酸化窒化層１３５の形成後、ハフニウム酸化窒化層１３５の組成調節のための後処理過程をさらに行う。例えば、蒸着過程の温度と他の処理工程温度で、ハフニウム酸化窒化層１３５に対するプラズマ処理をさらに行える。このとき、酸素ガスまたはオゾン（Ｏ３）をプラズマ励起して表面処理するか、窒素ガスまたはアンモニアガスをプラズマ励起して表面処理するか、ヒドラジンガス（Ｎ２Ｈ２）をプラズマ励起して表面処理するか、酸素ガスと窒素ガスとの混合ガスを用いてプラズマ処理することができる。
【００７６】
実質的に酸素ガスと窒素ガスとの比を制御することで、ハフニウム酸化窒化層１３５の酸素及び窒素の組成比を調節することができる。ハフニウム酸化物内に窒素を添加してハフニウム酸化窒化物を形成する場合も、窒素濃度によるバンドギャップ変化を具現することができる。ハフニウム酸化窒化層１３５は、約１３〜１６の誘電常数κ値を有して形成される。また、プラズマ処理を用いることで、ファーネス熱処理に比べて低い温度で表面処理過程を行うことができる。その結果、組成調節のための処理が行われる間、ハフニウム酸化窒化層１３５への所望でない結晶化を抑制することができる。したがって、漏洩電流特性を改善し、安定化を一層確保することができる。
【００７７】
図９に示すように、ハフニウム酸化窒化層１３５の電荷トラップ層上には、電荷トラップ層上にトラップされた電荷がゲートに流入することを防止する電荷ブロック層を形成する。この電荷ブロック層は、高誘電物質からなり、例えば、ジルコニウム酸化物（ＺｒＯ２）、チタニウム酸化物（ＴｉＯ２）、タンタル酸化物（Ｔａ２Ｏ５）、アルミニウム酸化物（Ａｌ２Ｏ３）、セシウム酸化物（ＣｅＯ２）、ランタン酸化物（Ｌａ２Ｏ３）、タングステン酸化物（ＷＯ３）またはイットリウム酸化物（Ｙ２Ｏ３）を含んで構成される。
【００７８】
ハフニウム酸化窒化層１３５を電荷トラップ層として用いる点を考慮すると、ブロック層は、ハフニウム酸化物（ＨｆＯ２）を含んで構成されることが一層好ましい。ブロック層がハフニウム酸化物を含んで構成される場合、電荷トラップ構造は、少なくとも一つ以上の同一元素からなる層の積層構造を有するように、非揮発性メモリ素子のトランジスタのゲートと半導体基板１１０との間に形成される。この場合、基本的に同一元素からなる層の積層工程が導入されるので、全体層の積層蒸着工程が一層簡略化され、特に、単一設備内において連続工程で進行される。その結果、製造原価の節減効果が確保される。
【００７９】
ハフニウム酸化窒化層１３５上にハフニウムソースを提供し、ハフニウム吸着層１５１を形成する。ハフニウム吸着層１５１は、相対的に低温蒸着が可能なＴＤＥＡＨやＨｆＩ４などのソースをハフニウム酸化窒化層１３５上に提供して吸着させて形成される。このとき、形成しようとするハフニウム酸化物の層厚さを考慮した上で、ハフニウムソースの吸着時間または提供時間及び工程チャンバー圧力を調節する。
【００８０】
図１０に示すように、ハフニウム吸着層１５１上に酸化ソースを提供し、ハフニウム吸着層１５１の酸化を誘導する。すなわち、酸化ソースとしての酸素またはオゾンをハフニウム吸着層１５１上に所定時間の間流入することで、表面での酸化反応が誘導される。この反応によって形成されるハフニウム酸化物の層厚さは、所望の厚さに比べて薄いので、この吸着及び酸化過程を繰り返すことで、所望の厚さに成長されたハフニウム酸化物層１５５を形成する。
【００８１】
ハフニウム酸化物層１５５の形成後、ハフニウム酸化物の組成調節のために、酸素または酸素含有化合物気体を含む酸化ソースを用いてプラズマ処理を行う。酸素プラズマ処理によって、ハフニウム酸化物の素子で要求する水準に組成を調節する。例えば、ハフニウム酸化物層１５５は、約１７〜２０の誘電常数κ値を有するように誘導される。ハフニウム酸化物（ＨｆｘＯｙ）のｘ及びｙ値は、化学量論的な値から脱するように調節され、ｘは、０．７５〜１．５の値に調節され、ｙは、１．５〜３．０の値を有するように調節される。酸素プラズマ処理は、蒸着温度及び組成による誘電常数依存性を用いて、プラズマ処理を通してハフニウム酸化物の誘電常数増減を誘導し、素子特性の向上に要求される適切な誘電常数値を確保するために導入される。
【００８２】
ハフニウム酸化物の蒸着時に化学気相蒸着（ＣＶＤ）を用いる場合、蒸着温度が３００℃以上、誘電常数κが１０．５〜１７．２以上で急激に上昇する特性を示している。これは、ハフニウム酸化物層１５５の誘電常数が結晶性に依存することを意味する。ハフニウム酸化物の蒸着時に原子層蒸着（Ａｔｏｍｉｃ  Ｌａｙｅｒｅｄ  Ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ）方法を用いると、類似した水準の誘電常数を、ＣＶＤの場合に比べて低い温度でも確保することができる。例えば、約２２５℃〜５００℃のＡＬＤ蒸着温度で約０．０７５±０．００ｎｍ／サイクルの蒸着速度を具現することができ、ＣＶＤの場合、約３００〜７００℃の蒸着温度で約０．５〜９ｎｍ／分（ｍｉｎ．）の蒸着速度を具現することができる。
【００８３】
プラズマ処理を実施すると、組成調節による蒸着膜の誘電常数値を安定的に確保することができ、プラズマ処理温度は、ファーネス熱処理場合より低い温度で進行できるという利点を確保することができる。すなわち、プラズマ励起された反応源によって、一層低い温度でハフニウム酸化物を結晶化することができる。より正確な組成及び厚さ調節が要求される場合、連続した膜質状態の連続層が形成される最小厚さを蒸着した後、プラズマ処理を挿入して実施することができる。この場合、繰り返される吸着及び酸化を含む単位蒸着過程の間にプラズマ処理が挿入されるので、より正確な組成調節が可能である。また、ハフニウム酸化物層１５５に加えられるプラズマ損傷によって誘電常数が不均一に変化されるので、プラズマ損傷を減少させるために、プラズマ処理方法は、例えば、遠隔プラズマをプラズマソースとして用いて一層低いプラズマ発生パワーで実施することが好ましい。
【００８４】
図１１に示すように、電荷ブロック層としてのハフニウム酸化物層１５５上に非揮発性メモリトランジスタ構造のゲート層１７０を蒸着する。ゲート層１７０は、導電性ポリシリコン層やタングステン（Ｗ）などの金属層を含んで構成される。
【００８５】
図１２に示すように、ゲート層１７０、下部のハフニウム酸化物層１５５、ハフニウム酸化窒化層１３５及びハフニウムシリケート層１２５を、フォトリソグラフィ及びエッチング工程を用いてパターニングする。その結果、半導体基板１１０上には、ゲート１７１及び電荷トラップ構造１６０が形成される。その後、露出された半導体基板１１０にソース領域１４１及びドレイン領域１４３を形成し、非揮発性メモリ素子のメモリセルトランジスタ構造を具現する。
【００８６】
ハフニウムシリケート内のＳｉ濃度による光学的エネルギーバンドギャップ及び誘電常数の変化と同様に、ハフニウム酸化物内に窒素を添加してハフニウム酸化窒化物を形成する場合、窒素濃度によるエネルギーバンドギャップ及び誘電常数の変化を具現することができる。したがって、電荷トラップ構造１６０をなす３層の組成または組成比を異ならせると、エネルギーウェル（ｅｎｅｒｇｙ  ｗｅｌｌ）を形成することができる。一方、電荷トラップ構造１６０をなす各層を形成する工程段階において、酸素または窒素元素及び各元素を含む化合物を用いたプラズマ処理を、所定厚さだけ蒸着した後で繰り返して実施することで、所望の組成及び組成比の変化を具現して各層のエネルギーバンドギャップを適切に調節することができる。その結果、電荷トラップ構造１６０をなす各層のバンドギャップの調節を通して、メモリ素子の電気的特性を安定的に確保することができる。
【００８７】
一方、窒素を含有するハフニウムソース（例えば、ＴＤＥＡＨ）を用いてハフニウム酸化窒化物層１３５の形成する場合、相対的に低温で相対的に高い蒸気圧を得ることができ、低温反応を誘導するのに有利である。このとき、酸化のために亜酸化窒素ガスや酸素ガスを用いることができ、有機金属化学蒸着（ＭＯＣＶＤ）を用いる場合、蒸着は、約３００〜４１０℃の温度及び２Ｔｏｒｒの圧力条件で行うことができる。ＴＤＥＡＨが約９５℃で気化されるので、乾式ヘリウム（ｄｒｙ  Ｈｅ）は、キャリアガスとして約０．０３〜０．０６ml／分の流量で供給される。
【００８８】
この場合、Ｎ２ＯまたはＯ２酸化を用いてＭＯＣＶＤを行うにもかかわらず、蒸着されたハフニウム酸化窒化物の組成は、酸化剤であるＮ２ＯまたはＯ２に対して大きな依存性を示していない。酸素ガスを酸化剤として用いた場合も、ハフニウム酸化窒化物内の窒素濃度は、Ｎ２Ｏを用いた場合と類似した水準に測定される。これは、Ｎ２Ｏ分子内の窒素が反応によって薄膜内に含まれた場合でなく、ＴＤＥＡＨ分子内の窒素が薄膜内に不純物として残留する場合と解析される。
【００８９】
上記のようなＭＯＣＶＤまたはＡＬＤなどの熱エネルギーに依存した方法では、低温領域で必要な薄膜の組成状態を意図的に調節することが困難である。したがって、本発明の実施例では、主要な反応源を所定厚さだけ吸着させた後、別途のプラズマソースを異なった圧力及び時間で処理する過程が導入されている。その結果、ハフニウム酸化窒化物の組成調節領域を一層広く確保することができる。すなわち、別途の窒化プラズマ処理によって、ハフニウム酸化窒化物やハフニウムシリケート内の窒素成分の含有量を意図的に調節することができる。これによって、ハフニウム酸化窒化物層やハフニウムシリケート（または窒素含有ハフニウムシリケート）の誘電常数を調節することができる。
【００９０】
図１２に示すように、本発明の実施例に係る非揮発性メモリ素子の電荷トラップ構造は、トンネル層として作用するハフニウムシリケート層１２５を含んでいる。このとき、ハフニウムシリケート層１２５は、実質的にＨｆＳｉｘＯｙで代表される。それにもかかわらず、図２に示すように、シリコンソースの吸着層１２１をハフニウムソースの提供前に導入する蒸着過程は、ハフニウムシリケート層１２５の代りに他の金属酸化物層をトンネル層として用いる場合にも応用される。この場合も、所望でない等価酸化膜の増加を抑制することができる。また、ハフニウムシリケート層１２５に窒素を含有させて窒素含有ハフニウムシリケート層（ＨｆＳｉｘＯｙＮｚ）を形成する場合、等価酸化膜の抑制を一層効果的に具現することができる。
【００９１】
図１３〜図１６は、本発明の第２実施例に係る非揮発性メモリ素子及び製造方法を示している。
【００９２】
図１３に示すように、シリコン半導体基板２１０の表面を洗浄及び乾燥し、表面洗浄が行われた半導体基板２１０の表面上にシリコンソース吸着層を形成する。シリコンソース吸着層は、半導体基板１１０の表面上にシリコンソース、例えば、シランガス（ＳｉＨ４またはＳｉ２Ｈ６など）またはターシャリ―ブチルジメチルシラノール（ｔｅｒｔｉａｒｙ―ｂｕｔｈｙｌｄｉｍｅｔｈｙｌｓｉｌａｎｏｌ；ｔ―ＢｕｔＭｅ２ＳｉＯＨ）を提供して表面に化学的に吸着させる。シリコンソースに対する半導体基板２１０の表面の露出時間または半導体基板２１０が装着された工程チャンバーの圧力によって、吸着されるシリコンソースの有効量が変わり得るので、シリコンソース吸着層を含む酸化抑制層の厚さを変化させることができる。また、吸着されたシリコンソースの量の調節によって、トンネル層のシリコン成分比を調節することができる。
【００９３】
シリコンソース吸着層上にハフニウム（Ｈｆ）ソースを提供し、提供されたハフニウムソースと吸着層のシリコンソースとの反応を誘導する。このような反応によってハフニウムシリサイドが生成される。このとき、ハフニウムソースとしては、テトラキスジエチルアミノハフニウム（ＴＤＥＡＨ；ｔｅｔｒａｋｉｓ（ｄｉｅｔｈｙｌａｍｉｎｏ）ｈａｆｎｉｕｍ；Ｈｆ―（Ｎ（Ｃ２Ｈ５）２）４）またはＨｆＩ４などが用いられる。ハフニウムソースと、吸着されたシリコンソースとの反応によって生成される相対的に不安定な非晶質状態のハフニウムシリサイド上に酸化ソースを提供し、第１ハフニウムシリケート（ＨｆＳｉｘ１Ｏｙ１）のトンネル層２２５を形成する。このとき、酸化ガスは、酸素を含有するガスソースとして酸素ガス（Ｏ２）または水蒸気（Ｈ２Ｏ）を含んで提供される。このとき、酸素含有ガスは、プラズマ形態で提供される。酸素含有ガスとして酸素ガスや水蒸気または一酸化窒素ガス（ＮＯ）または亜酸化窒素ガス（Ｎ２Ｏ）を用いるか、酸素ガスなどと一緒に、または追加的に酸化窒素ガスまたは亜酸化窒素ガスをさらに含んで提供することができる。
【００９４】
一方、シリコンソースの提供段階、ハフニウムソースの提供工程及び酸化ガスの提供工程を繰り返して行える。このとき、シリコンソースは、反復工程別に互いに異なるソースを用いるが、この場合、トンネル層２２５内のシリコンの濃度調節が一層容易になる。
【００９５】
図１４に示すように、トンネル層２２５上に第２ハフニウムシリケート（ＨｆＳｉｘ２Ｏｙ２）を含む電荷トラップ層２３５を形成する過程を行う。この電荷トラップ層２３５の形成過程は、トンネル層２２５の形成過程と同様に、シリコンソース、ハフニウムソース及び酸化ソースを順に提供する過程を含んで行われる。このような細部的な過程は、電荷トラップ層２３５に要求される特性及び組成比を調節するために繰り返して行われる。
【００９６】
このとき、各工程でのソース提供時間または圧力などを調節して形成される第２ハフニウムシリケート（ＨｆＳｉｘ２Ｏｙ２）の組成比は、第１ハフニウムシリケート（ＨｆＳｉｘ１Ｏｙ１）の組成比と異なるように調節する。組成比が異なることによって、第２ハフニウムシリケート（ＨｆＳｉｘ２Ｏｙ２）の電荷トラップ層２３５は、第１ハフニウムシリケート（ＨｆＳｉｘ１Ｏｙ１）のトンネル層２２５に比べて一層高い誘電常数κを有するようになる。
【００９７】
電荷トラップ層２２５は、電荷のトラップを行う。第１ハフニウムシリケート（ＨｆＳｉｘ１Ｏｙ１）の場合、ｘ１＞ｙ１になるようにソース提供時間、圧力条件及び蒸着温度条件などを調節し、第２ハフニウムシリケート（ＨｆＳｉｘ２Ｏｙ２）の場合、ｘ２＜ｙ２になるように調節して蒸着過程を行うことができる。ハフニウム酸化物の場合、ハフニウムシリケートに比べて相対的に高い誘電常数κを有するので、ハフニウムシリケートは、ハフニウム濃度が固定される場合、シリコン濃度が相対的に減少するほど一層高い誘電常数を有するように形成することができる。実質的に、トンネル層２２５は約９〜１２の誘電常数κ値を有して形成され、電荷トラップ層２３５は約１３〜１６の誘電常数κを有して形成される。
【００９８】
また、電荷トラップ層２２５の安定化のために、膜質表面に対する窒化処理過程は、電荷トラップ層２２５の蒸着過程前後に行うことができる。
【００９９】
図１５に示すように、電荷トラップ層２３５上には、電荷トラップ層２３５上にトラップされた電荷がゲートに流入することを防ぐブロック層２５５を形成する。このとき、ブロック層２５５は、高誘電物質からなり、ハフニウム酸化物（ＨｆＯ２）を含んで構成することが好ましい。ブロック層がハフニウム酸化物を含んで構成される場合、電荷トラップ構造は、少なくとも一つ以上の同一元素からなる層の積層構造を有するように、非揮発性メモリ素子のトランジスタのゲートと半導体基板１１０との間に形成される。この場合、基本的に同一元素からなる層の積層工程が導入されるので、全体層の積層蒸着工程が一層簡略化され、特に、単一設備内において連続工程で進行される。その結果、製造原価の節減効果が確保される。
【０１００】
ゲートと半導体基板１１０との間の電荷トラップ構造は、少なくとも一つ以上の同一元素の物質からなる層の積層構造を有するように誘導される。この場合、基本的に同一の元素を含有する層を積層する工程が導入されるので、全体層の積層蒸着工程が一層簡略化され、特に、単一設備内において連続工程で進行される。これによって、製造原価節減効果が確保される。
【０１０１】
電荷トラップ層２３５上にハフニウムソースを提供してハフニウム吸着層を形成した後、酸化ソースを提供してハフニウム吸着層の酸化を誘導する。形成されるハフニウム酸化物の総厚さは、所望の厚さに比べて薄いので、このような吸着及び酸化過程を繰り返すことで、所望の厚さに成長されたハフニウム酸化物層を形成してブロック層２５５として用いることができる。ハフニウム酸化物層のブロック層２５５は、約１７〜２０の誘電常数κ値を有するように誘導される。ハフニウム酸化物（ＨｆｘＯｙ）のｘ及びｙ値は、化学量論的な値から脱するように調節され、ｘは、０．７５〜１．５の値を有するように調節され、ｙは、１．５〜３．０の値を有するように調節される。酸素プラズマ処理は、蒸着温度及び組成による誘電常数依存性を用いて、プラズマ処理を通してハフニウム酸化物の誘電常数増減を誘導し、素子特性の向上に要求される適切な誘電常数値を確保するために導入される。
【０１０２】
図１６に示すように、ブロック層２５５上に非揮発性メモリトランジスタ構造のゲート層２７１を蒸着し、フォトリソグラフィ及びエッチング過程を用いてパターニングする。これによって、半導体基板２１０上には、ゲート２７１及び電荷トラップ構造２６０が形成される。その後、露出された半導体基板２１０にソース領域２４１及びドレイン領域２４３を形成し、非揮発性メモリ素子のメモリセルトランジスタ構造を具現する。
【図面の簡単な説明】
【０１０３】
【図１】本発明の第１実施例に係る非揮発性メモリ素子及び製造方法を説明するために概略的に示した断面図である。
【図２】本発明の第１実施例に係る非揮発性メモリ素子及び製造方法を説明するために概略的に示した断面図である。
【図３】本発明の第１実施例に係る非揮発性メモリ素子及び製造方法を説明するために概略的に示した断面図である。
【図４】本発明の第１実施例に係る非揮発性メモリ素子及び製造方法を説明するために概略的に示した断面図である。
【図５】本発明の第１実施例に係る非揮発性メモリ素子及び製造方法を説明するために概略的に示した断面図である。
【図６】本発明の第１実施例に係る非揮発性メモリ素子及び製造方法を説明するために概略的に示した断面図である。
【図７】本発明の第１実施例に係る非揮発性メモリ素子及び製造方法を説明するために概略的に示した断面図である。
【図８】本発明の第１実施例に係る非揮発性メモリ素子及び製造方法を説明するために概略的に示した断面図である。
【図９】本発明の第１実施例に係る非揮発性メモリ素子及び製造方法を説明するために概略的に示した断面図である。
【図１０】本発明の第１実施例に係る非揮発性メモリ素子及び製造方法を説明するために概略的に示した断面図である。
【図１１】本発明の第１実施例に係る非揮発性メモリ素子及び製造方法を説明するために概略的に示した断面図である。
【図１２】本発明の第１実施例に係る非揮発性メモリ素子及び製造方法を説明するために概略的に示した断面図である。
【図１３】本発明の第２実施例に係る非揮発性メモリ素子及び製造方法を説明するために概略的に示した断面図である。
【図１４】本発明の第２実施例に係る非揮発性メモリ素子及び製造方法を説明するために概略的に示した断面図である。
【図１５】本発明の第２実施例に係る非揮発性メモリ素子及び製造方法を説明するために概略的に示した断面図である。
【図１６】本発明の第２実施例に係る非揮発性メモリ素子及び製造方法を説明するために概略的に示した断面図である。
【符号の説明】
【０１０４】
１１０  半導体基板、１２５  ハフニウムシリケート層、１３５  ハフニウム酸化窒化層、１４１  ソース領域、１４３  ドレイン領域、１５５  ハフニウム酸化物層、１７０  ゲート層。
【図１】
2008270700.tif 000003
【図２】
2008270700.tif 000004
【図３】
2008270700.tif 000005
【図４】
2008270700.tif 000006
【図５】
2008270700.tif 000007
【図６】
2008270700.tif 000008
【図７】
2008270700.tif 000009
【図８】
2008270700.tif 000010
【図９】
2008270700.tif 000011
【図１０】
2008270700.tif 000012
【図１１】
2008270700.tif 000013
【図１２】
2008270700.tif 000014
【図１３】
2008270700.tif 000015
【図１４】
2008270700.tif 000016
【図１５】
2008270700.tif 000017
【図１６】
2008270700.tif 000018