(57)【要約】【課題】チップサイズパッケージ型の青色レーザ対応受光素子であって、小型化でき、高信頼性を有し、低コストで製造できるものを提供すること。【解決手段】半導体基板１１Ｓの各受光チップ１１を形成すべきチップ領域毎に、受光領域１９、電極パッド１６を設けてなるウェハを用意する。ウェハに封止部１７を介してガラス板１８を対向させて接着する。ウェハの裏面側から貫通穴２９を形成し、絶縁膜１５および裏面配線１４を設ける。ウェハとガラス板１８とを一括してダイシングする。【選択図】図１
2008270520.tif 000002
【特許請求の範囲】
【請求項１】
受光チップを備え、
上記受光チップは、
実質的に直方体状の外形をもつ半導体基板と、
上記半導体基板の表面のうち実質的に中央部に形成された受光領域と、
上記半導体基板の表面のうち上記受光領域以外の領域で、かつチップ側面から離間した位置に形成された電極パッドと、
上記半導体基板のうち上記電極パッドの直下に相当する部分に形成された、上記半導体基板の表裏を貫通する貫通穴と、
上記貫通穴に面する上記電極パッドの裏面から上記貫通穴を通って上記半導体基板の裏面に延びる裏面配線と、
上記貫通穴の内壁と上記半導体基板の裏面とに沿って設けられ、上記半導体基板と上記裏面配線とを電気的に絶縁する絶縁膜とを有し、
上記受光チップの平面寸法と実質的に同じ平面寸法をもち、上記受光チップの表面に正対して配置されたガラス板と、
上記受光チップと上記ガラス板との周辺に沿って設けられ、上記受光チップと上記ガラス板との間で上記受光領域に面するキャビティを形成するように上記周辺を封止する封止剤とを備えたことを特徴とする青色レーザ対応受光素子。
【請求項２】
請求項１に記載の青色レーザ対応受光素子において、
上記封止部は、上記キャビティとチップ外部との間で雰囲気の導通を許すように、上記ガラス板に沿って、折れ曲がりながら蛇行して延びるガイドライン溝を有することを特徴とする青色レーザ対応受光素子。
【請求項３】
請求項１に記載の青色レーザ対応受光素子において、
上記ガラス板のうち、上記受光チップの上記受光領域に対応する領域以外の領域に、光の透過を妨げる遮光部が設けられていることを特徴とする青色レーザ対応受光素子。
【請求項４】
請求項１に記載の青色レーザ対応受光素子において、
上記電極パッドは、電源が供給されるべき第１の電極パッドと、この第１の電極パッドに隣り合って配置された接地されるべき第２の電極パッドとを含み、
上記半導体基板のうち、上記第１、第２の電極パッドの直下にそれぞれ形成された貫通穴の間に相当する位置に、それらの貫通穴と実質的に同じ寸法をもつ別の穴が形成され、
上記別の穴に誘電体が埋め込まれて、等価的に上記第１、第２の電極パッドの間に接続されたコンデンサを構成していることを特徴とする青色レーザ対応受光素子。
【請求項５】
請求項１に記載の青色レーザ対応受光素子において、
上記裏面配線のうち上記半導体基板の裏面に沿った部分に、バンプ電極が設けられていることを特徴とする青色レーザ対応受光素子。
【請求項６】
請求項１に記載の青色レーザ対応受光素子を製造する方法であって、
上記半導体基板の上記各受光チップを形成すべきチップ領域毎に、上記受光領域、上記電極パッドを設けてなるウェハを用意する工程と、
上記ウェハに上記封止部を介して上記ガラス板を対向させて接着する接着工程と、
上記ウェハの裏面側から上記貫通穴を形成し、上記絶縁膜および上記裏面配線を設ける裏面電極加工工程と、
上記ウェハと上記ガラス板とを一括してダイシングするダイシング工程とを有することを特徴とする青色レーザ対応受光素子の製造方法。
【請求項７】
請求項６に記載の青色レーザ対応受光素子の製造方法において、
上記裏面電極加工工程で、シリコンエッチングを行って上記ウェハの裏面側から上記貫通穴を形成するのと同時に、上記チップ領域同士を区画するスクライブラインをエッチングすることを特徴とする青色レーザ対応受光素子の製造方法。
【請求項８】
請求項６に記載の青色レーザ対応受光素子の製造方法において、
上記ガラス板は、上記各チップ領域毎に、上記受光領域に対応する領域以外の領域への光の透過を妨げる遮光部を有し、
上記ウェハの上記各チップ領域に位置合わせ用の第１マークが設けられる一方、上記ガラス板に上記第１マークとそれぞれ対応する位置合わせ用の第２マークが設けられていることを特徴とする青色レーザ対応受光素子の製造方法。
【請求項９】
請求項８に記載の青色レーザ対応受光素子の製造方法において、
上記接着工程の前に、研磨を行って上記ガラス板に上記遮光部をパターン形成するのと同時に、上記スクライブラインに対応したダイシングラインを上記ガラス板にパターン形成することを特徴とする青色レーザ対応受光素子の製造方法。
【請求項１０】
請求項１から５までのいずれか一つに記載の青色レーザ対応受光素子を備えた光ピックアップ装置。
【請求項１１】
請求項１から５までのいずれか一つに記載の青色レーザ対応受光素子を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は青色レーザ対応受光素子およびその製造方法に関し、より詳しくは、チップと略同じ大きさのパッケージを備えたチップサイズパッケージ型青色レーザ対応受光素子およびその製造方法に関する。
【０００２】
また、この発明は、そのような青色レーザ対応受光素子を備えた光ピックアップ装置および電子機器に関する。
【背景技術】
【０００３】
ＤＶＤ（デジタル万能ディスク）などの光ディスクは、音声、映像、文書データなどを記録するメディアとして広く使用されている。図９に示すようには、そのような光ディスク９２に対して情報の読み出し（再生）、書き込み（記録）を行う一般的な光ピックアップ装置９０は、半導体レーザ素子９５と、プリズム９４および集光レンズ９３を含む光学系９１と、受光増幅素子９６とを備えている。半導体レーザ素子９５から出射されたレーザ光Ｌは光学系９１を介して光ディスク９２の情報記録層に照射され、その反射光が再び光学系９１を通して受光増幅素子９６へ導かれる構成となっている。
【０００４】
受光増幅素子９６は、図１０に示すような平面レイアウトを有する受光増幅素子チップ１００を備えている。受光増幅素子チップ１００は、チップの略中央に、光ディスクの再生／記録などのコントロールに必要な信号を取り出すために複数のフォトダイオード（受けた光を電気信号に変換する）１０１が配置された受光領域１０２を有するとともに、受光領域１０２の周りに、フォトダイオード１０１からの電気信号を増幅出力するための増幅回路領域１０３を有している。受光領域１０２と増幅回路領域１０３とは同一の半導体基板１００Ｓ上に形成されている。また、チップの周辺には、信号をチップ外へ取り出しまたは外部から電源供給を受ける等のための複数の電極パッド１０４が配置されている。
【０００５】
図１１は、受光増幅素子９６内の、つまり図１０のチップ内の一つのフォトダイオード１０１に関する概略的な回路ブロック構成を示している。フォトダイオード１０１に光が入射すると電流信号（光電流信号）に変換される。光電流信号は初段アンプ１１２（帰還抵抗Ｒｆ１を有する）において電流−電圧変換増幅され、抵抗Ｒｓ１を介して後段アンプ１１３に入力される。そして、後段アンプ１１３（帰還抵抗Ｒｆ２を有する）において増幅された後に電圧信号Ｖｏとして出力される。なお、抵抗Ｒｓ２は、帰還抵抗Ｒｆ２と組み合わされて、参照電圧Ｖｒｅｆに基づいて、後段アンプ１１３のための基準入力電圧を設定している。
【０００６】
図１２は、図１０の受光増幅素子チップ１００と同様に構成された受光増幅素子チップ１２１を、一般的な樹脂パッケージ１２４に内蔵してなる光ピックアップ用受光素子１２０を示している。この光ピックアップ用受光素子１２０では、チップ１２１はフレーム１２２のヘッダ部１２２Ｂにダイボンドされ、チップ１２１上の各電極パッドがワイヤ１２３によってフレーム１２２の出力端子１２２Ａに接続され、そして、出力端子１２２Ａの先端部（アウターリード部）を除く全体が透明な樹脂パッケージ１２４でモールド成型された構造となっている。しかしながら、この一般的な樹脂パッケージ１２４を用いた光ピックアップ用受光素子１２０では、ＤＶＤの再生・記録のために青色レーザを使用した場合、レーザ波長が４０５ｎｍと短いことから、樹脂パッケージ１２４の樹脂が劣化し、光の透過率が落ちる。そこで、次のような様々なタイプのパッケージが提案されている。
【０００７】
例えば図１３に示すセラミック基板型青色レーザ対応受光素子１３０では、受光領域１３９をもつ受光増幅素子チップ１３２を、セラミック基板１３１を含む箱に収容し、その箱の蓋としてガラス板１３５を貼り付けてなるパッケージを採用している。チップ１３２上の各電極パッド１３６はワイヤ１３３によってセラミック基板１３１に設けられた電極１３４に接続されている。
【０００８】
また、図１４に示すボールバンプ型受光素子１４０では、受光領域１４９をもつ受光増幅素子チップ１４２の各電極パッド１４８上にボールバンプ電極１４３を設ける一方、ガラス板１４５の周辺部に圧力緩衝層１４７を介して電極１４７Ｍを設けている。そして、まず、ボールバンプ電極１４３に電極１４７Ｍを接続すると共に封止剤１４６で封じて、チップ１４２にガラス板１４５を貼り付ける（前半工程）。更に、パッケージ基板１４１を含む箱（ボールバンプ電極１４３を上縁に有し、それにつながる外部接続用の電極１４４を下部に有する）を用意する。そして、その箱にチップ１４２を収容し、その箱の上縁のボールバンプ電極１４３にガラス板１４５の電極１４７Ｍを接続する（後半工程）。
【０００９】
また、図１５に示すチップ側面配線型のチップサイズパッケージ受光素子１５０（例えば特許文献１（特表２００３−５１６６３４号公報）参照。）では、受光増幅素子チップ１５１は、表面（上面）に受光領域１５９と電極パッド１５６を有し、側面と裏面を覆う絶縁膜１５５と、電極パッド１５６から側面を経て裏面へ延びる側面配線１５４と、側面配線１５４のうち裏面に相当する部分に設けられた裏面バンプ電極１５３と、側面と裏面のうち裏面バンプ電極１５３以外の部分を覆う裏面保護膜１５２とを備えている。そして、チップ１５１の表面上に、チップ１５１の平面寸法と略同じ平面寸法をもつガラス板１５８が、接着剤１５７を介して貼り付けられている。このように、チップ１５１の寸法と略同じに組み立てられた構造またはパッケージを「チップサイズパッケージ」と呼ぶ。
【特許文献１】特表２００３−５１６６３４号公報
【特許文献２】特開２００３−１６３３４１号公報
【特許文献３】特開２００３−１６３３４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、図１３に示すセラミック基板型青色レーザ対応受光素子１３０では、セラミック基板１３１自体が高価であり、また、製造工程においてガラス板１３５を各素子毎に１個ずつ貼り付けるという設備・工数が必要であり、コストが高くなるという問題がある。更に、ワイヤボンドを行った上、ガラス板１３５を貼り付けるために、各部に製造バラツキに対応するスペース余裕が必要であることから、素子の小型化が困難であった。
【００１１】
また、図１４に示すボールバンプ型受光素子１４０では、実装のために、チップ１４２にガラス板１４５を貼り付ける前半工程と、パッケージ基板１４１を含む箱の上縁のボールバンプ電極１４３にガラス板１４５の電極１４７Ｍを接続する後半工程とが必要となり、コストが高くなるという問題がある。しかも、チップ１４２にガラス板１４５を貼り付けた物（チップ加工品）とパッケージ基板１４１を合わせるための物理的な尤度も必要となり、素子の小型化の限界もある。
【００１２】
また、図１５に示すような側面配線型のチップサイズ受光素子１５０では、構造上、チップ１５１の側面（つまり素子分割の際のダイシング面）に電極パッド１５６と側面配線１５４との接点が剥き出しになっているため、実使用条件において浸透腐食など信頼性に問題があった。
【００１３】
そこで、この発明の課題は、小型化でき、高信頼性を有し、低コストで製造できるチップサイズパッケージ型の青色レーザ対応受光素子およびその製造方法を提供することにある。
【００１４】
また、この発明の課題は、そのような青色レーザ対応受光素子を備えた光ピックアップ装置および電子機器を提供することにある。
【課題を解決するための手段】
【００１５】
上記課題を解決するため、この発明の青色レーザ対応受光素子は、
受光チップを備え、
上記受光チップは、
実質的に直方体状の外形をもつ半導体基板と、
上記半導体基板の表面のうち実質的に中央部に形成された受光領域と、
上記半導体基板の表面のうち上記受光領域以外の領域で、かつチップ側面から離間した位置に形成された電極パッドと、
上記半導体基板のうち上記電極パッドの直下に相当する部分に形成された、上記半導体基板の表裏を貫通する貫通穴と、
上記貫通穴に面する上記電極パッドの裏面から上記貫通穴を通って上記半導体基板の裏面に延びる裏面配線と、
上記貫通穴の内壁と上記半導体基板の裏面とに沿って設けられ、上記半導体基板と上記裏面配線とを電気的に絶縁する絶縁膜とを有し、
上記受光チップの平面寸法と実質的に同じ平面寸法をもち、上記受光チップの表面に正対して配置されたガラス板と、
上記受光チップと上記ガラス板との周辺に沿って設けられ、上記受光チップと上記ガラス板との間で上記受光領域に面するキャビティを形成するように上記周辺を封止する封止剤とを備えたことを特徴とする。
【００１６】
この青色レーザ対応受光素子では、上記受光チップの表面に正対して配置されたガラス板は、上記受光チップの平面寸法と実質的に同じ平面寸法をもつ。つまり、この青色レーザ対応受光素子は、いわゆるチップサイズパッケージをもつ。また、上記受光チップの出力を外部に取り出すための電極パッドに対する配線は、上記電極パッドの裏面から上記貫通穴を通って上記半導体基板の裏面に延びる裏面配線によって行われる。したがって、上記受光チップ上でワイヤのバラツキに対応するためのスペースは必要がない。これらの点により、この青色レーザ対応受光素子では、小型化が可能になる。
【００１７】
また、この青色レーザ対応受光素子では、上記受光チップの受光領域上にはキャビティとガラス板が存在し、樹脂は存在しない。したがって、青色レーザが外部からガラス板、キャビティを通して上記受光領域に入射するとき、樹脂が劣化して光の透過率が落ちるような不具合が生じない。また、上記受光チップの出力を外部に取り出すための電極パッドは、チップ側面から離間した位置に形成されている。それに伴って、その直下の貫通穴と裏面配線とは、チップ側面、つまり素子分割の際のダイシング面から内側へ離間した位置に形成される。したがって、チップ側面からの浸透腐食などが生じにくくなる。これらの点により、この青色レーザ対応受光素子では、信頼性が高まる。
【００１８】
また、この青色レーザ対応受光素子は、各チップ領域毎に受光領域や電極パッドなどが作り込まれたウェハに、封止部を介してガラス板を対向させて接着し、それらをダイシングすることによって、作製され得る。つまり、ガラス板を各素子毎に１個ずつ貼り付けるというような設備や工数は必要がない。したがって、この青色レーザ対応受光素子は、低コストで製造され得る。
【００１９】
このように、この発明の青色レーザ対応受光素子は、チップサイズパッケージ型の青色レーザ対応受光素子であって、小型化でき、高信頼性を有し、低コストで製造できるものである。
【００２０】
上記受光チップは、上記表面に、上記受光領域に加えて、この受光領域が生じた信号を増幅する増幅回路を備えるのが望ましい。これにより、増幅回路を受光チップ外に設ける場合に比して、さらに小型化、低コスト化が可能となる。
【００２１】
一実施形態の青色レーザ対応受光素子では、上記封止部は、上記キャビティとチップ外部との間で雰囲気の導通を許すように、上記ガラス板に沿って、折れ曲がりながら蛇行して延びるガイドライン溝を有することを特徴とする。
【００２２】
この一実施形態の青色レーザ対応受光素子では、上記ガイドライン溝が上記キャビティと素子外部との間で雰囲気の導通を許すので、環境の温度変化があったとしても、上記ガラス板の内面（キャビティ側の面）の結露を防止できる。また、上記ガイドライン溝は、上記ガラス板に沿って、折れ曲がりながら蛇行して延びているので、素子外部から上記キャビティ内に埃などの異物が侵入するのを防止できる。
【００２３】
一実施形態の青色レーザ対応受光素子では、上記ガラス板のうち、上記受光チップの上記受光領域に対応する領域以外の領域に、光の透過を妨げる遮光部が設けられていることを特徴とする。
【００２４】
この一実施形態の青色レーザ対応受光素子では、上記遮光部によって、上記受光チップの上記受光領域に対応する領域以外の領域へ、２層ディスクからの迷光などの外乱光が侵入するのが妨げられる。したがって、ノイズを低減でき、信号対ノイズ比（ＳＮ比）を改善できる。
【００２５】
一実施形態の青色レーザ対応受光素子では、
上記電極パッドは、電源が供給されるべき第１の電極パッドと、この第１の電極パッドに隣り合って配置された接地されるべき第２の電極パッドとを含み、
上記半導体基板のうち、上記第１、第２の電極パッドの直下にそれぞれ形成された貫通穴の間に相当する位置に、それらの貫通穴と実質的に同じ寸法をもつ別の穴が形成され、
上記別の穴に誘電体が埋め込まれて、等価的に上記第１、第２の電極パッドの間に接続されたコンデンサを構成していることを特徴とする。
【００２６】
ここで「コンデンサ」はキャパシタを意味している。
【００２７】
一実施形態の青色レーザ対応受光素子では、上記コンデンサはいわゆる電源バイパスコンデンサとして働き、高周波成分に対する電源ラインのインピーダンスが低下する。この結果、電源が供給される配線から余計な高周波成分を除去でき、誤動作を防いで、高速応答の受光素子を実現できる。また、上記誘電体が埋め込まれるべき穴は、ウェハプロセス（シリコンエッチング工程）によって上記第１、第２の電極パッドの直下の貫通穴と同時に形成できるし、上記誘電体は上記絶縁膜を形成するのと同種の装置を用いて形成できる。したがって、上記コンデンサを作り込む工程は、殆ど製造コストを高くすることが無い。
【００２８】
一実施形態の青色レーザ対応受光素子では、上記裏面配線のうち上記半導体基板の裏面に沿った部分に、バンプ電極が設けられていることを特徴とする。
【００２９】
一実施形態の青色レーザ対応受光素子は、上記バンプ電極を外部の配線に接続することによって、上記電極パッドと上記外部の配線とが、裏面配線、上記バンプ電極を介して電気的に容易かつ確実に接続される。
【００３０】
この発明の青色レーザ対応受光素子の製造方法は、上記発明の青色レーザ対応受光素子を製造する方法であって、
上記半導体基板の上記各受光チップを形成すべきチップ領域毎に、上記受光領域、上記電極パッドを設けてなるウェハを用意する工程と、
上記ウェハに上記封止部を介して上記ガラス板を対向させて接着する接着工程と、
上記ウェハの裏面側から上記貫通穴を形成し、上記絶縁膜および上記裏面配線を設ける裏面電極加工工程と、
上記ウェハと上記ガラス板とを一括してダイシングするダイシング工程とを有することを特徴とする。
【００３１】
この青色レーザ対応受光素子の製造方法によれば、上述のチップサイズパッケージをもつ青色レーザ対応受光素子を、ウェハプロセスによって一括して製造できる。したがって、製造コストを低減することができる。
【００３２】
一実施形態の青色レーザ対応受光素子の製造方法では、上記裏面電極加工工程で、シリコンエッチングを行って上記ウェハの裏面側から上記貫通穴を形成するのと同時に、上記チップ領域同士を区画するスクライブラインをエッチングすることを特徴とする。
【００３３】
この一実施形態の青色レーザ対応受光素子の製造方法では、上記ダイシング工程で、ダイシングが容易になる。したがって、ダイシング工程の工数を削減することができる。
【００３４】
一実施形態の青色レーザ対応受光素子の製造方法では、
上記ガラス板は、上記各チップ領域毎に、上記受光領域に対応する領域以外の領域への光の透過を妨げる遮光部を有し、
上記ウェハの上記各チップ領域に位置合わせ用の第１マークが設けられる一方、上記ガラス板に上記第１マークとそれぞれ対応する位置合わせ用の第２マークが設けられていることを特徴とする。
【００３５】
この一実施形態の青色レーザ対応受光素子の製造方法では、上記接着工程で、上記ウェハの第１マークと上記ガラス板の第２マークとを位置合わせすることで、上記ウェハの上記各チップ領域に対してそれぞれ遮光部が精度良く位置合わせされる。
【００３６】
一実施形態の青色レーザ対応受光素子の製造方法では、上記接着工程の前に、研磨を行って上記ガラス板に上記遮光部をパターン形成するのと同時に、上記スクライブラインに対応したダイシングラインを上記ガラス板にパターン形成することを特徴とする。
【００３７】
この一実施形態の青色レーザ対応受光素子の製造方法では、上記ダイシング工程で、ダイシングが容易になる。したがって、ダイシング工程の工数を削減することができる。
【００３８】
この発明の光ピックアップ装置は、上述の青色レーザ対応受光素子を備えた光ピックアップ装置である。
【００３９】
この発明の光ピックアップ装置は、上述の青色レーザ対応受光素子を備えているので、小型化、高信頼性化、低コスト化が可能となる。
【００４０】
この発明の電子機器は、上述の青色レーザ対応受光素子を備えた電子機器である。
【００４１】
この発明の電子機器は、上述の青色レーザ対応受光素子を備えているので、小型化、高信頼性化、低コスト化が可能となる。
【発明を実施するための最良の形態】
【００４２】
以下、この発明を図示の実施の形態により詳細に説明する。
【００４３】
図１（Ｂ）は、一実施形態のチップサイズパッケージ型青色レーザ対応受光素子１０の断面構造を示している。このチップサイズパッケージ型青色レーザ対応受光素子１０は、概略、受光増幅素子チップ１１とガラス板１８とを正対して配置し、受光増幅素子チップ１１とガラス板１８との周辺に沿って、封止部としての接着剤１７を設けて構成されている。
【００４４】
受光増幅素子チップ１１は、図１（Ａ）に示すように、実質的に直方体状の外形をもつ半導体基板（この例ではシリコン）１１Ｓと、半導体基板１１Ｓの表面のうち実質的に中央部に形成された受光領域１９と、この受光領域１９の周りに設けられた論理回路領域１９Ｓと、半導体基板１１Ｓの表面のうち受光領域１９以外の領域で、かつチップ側面１１Ｅから離間した位置に形成された複数の電極パッド１６とを備えている。さらに、この受光増幅素子チップ１１では、図１（Ｂ）中に示すように、半導体基板１１Ｓのうち各電極パッド１６の直下に相当する部分に、半導体基板１１Ｓの表裏を貫通する貫通穴２９が形成されている（後述するシリコンエッチングによる。）。また、貫通穴２９の内壁と半導体基板１１Ｓの裏面とに沿って、絶縁膜１５が設けられている。さらに、貫通穴２９に面する電極パッド１６の裏面から貫通穴２９を通って半導体基板１１Ｓの裏面に延びる裏面配線１４が設けられている。絶縁膜１５は、半導体基板１１Ｓと裏面配線１４とを電気的に絶縁している。裏面配線１４のうち半導体基板１１Ｓの裏面に沿った部分、この例では貫通穴２９よりもチップ側面１１Ｅから離間した位置に、半球状に突起したバンプ電極である裏面電極１３が設けられている。この裏面電極１３は、半田ボール／金ボールなど、この素子の使用条件に合わせて任意の材質で構成され得る。さらに、半導体基板１１Ｓの裏面側は、裏面電極１３を除いて、裏面保護膜１２で覆われている。
【００４５】
ガラス板１８は、受光増幅素子チップ１１の平面寸法と実質的に同じ平面寸法をもっている。
【００４６】
接着剤１７は、樹脂からなり、受光増幅素子チップ１１にガラス板１８を接着している。これとともに、接着剤１７は、受光増幅素子チップ１１とガラス板１８との間で受光領域１９に面するキャビティ３０を形成するように、チップ１１とガラス板１８の周辺を封止している。接着剤１７は、ガラス板１８に対して、予め受光増幅素子チップ１１の受光領域１９に対応した穴を有する格子パターン状の樹脂シートを貼り付けたものであっても良い。または、ガラス板１８に対して、樹脂を塗布し、フォトリソグラフィによって、その樹脂を受光増幅素子チップ１１の受光領域１９に対応した穴を有する格子パターン状に加工したものであっても良い。但し、使用する樹脂は受光領域１９に拡散しないような粘度を備えたものとする。
【００４７】
この青色レーザ対応受光素子１０では、受光増幅素子チップ１１の表面に正対して配置されたガラス板１８は、受光増幅素子チップ１１の平面寸法と実質的に同じ平面寸法をもつ。つまり、この青色レーザ対応受光素子１０は、いわゆるチップサイズパッケージをもつ。また、受光増幅素子チップ１１の出力を外部に取り出すための電極パッド１６に対する配線は、電極パッド１６の裏面から貫通穴２９を通って半導体基板１１Ｓの裏面に延びる裏面配線１４によって行われる。そして、裏面電極１３を外部の配線（図示せず）に接続することによって、電極パッド１６と外部の配線とが、裏面配線１４、裏面電極１３を介して電気的に容易かつ確実に接続される。このように、この素子１０では、受光増幅素子チップ１１上のワイヤによって配線を行うわけではなく、電極パッド１６に対する配線はチップ裏面側で行われる。したがって、受光増幅素子チップ１１上でワイヤのバラツキに対応するためのスペースは必要がない。これらの点により、この青色レーザ対応受光素子１０では、小型化が可能になる。
【００４８】
また、この青色レーザ対応受光素子１０では、受光増幅素子チップ１１の受光領域１９上にはキャビティ３０とガラス板１８が存在し、樹脂は存在しない。したがって、青色レーザ光Ｌが外部からガラス板１８、キャビティ３０を通して受光領域１９に入射するとき、樹脂が劣化して光の透過率が落ちるような不具合が生じない。また、受光増幅素子チップ１１の出力を外部に取り出すための電極パッド１６は、チップ側面１１Ｅから離間した位置に形成されている。それに伴って、その直下の貫通穴２９と裏面配線１４とは、チップ側面１１Ｅ、つまり素子分割の際のダイシング面から内側へ離間した位置に形成される。したがって、チップ側面１１Ｅからの浸透腐食などが生じにくくなる。これらの点により、この青色レーザ対応受光素子１０では、信頼性が高まる。
【００４９】
また、この青色レーザ対応受光素子１０は、各チップ領域毎に受光領域１９や電極パッド１６などが作り込まれたウェハに、接着剤１７を介してガラス板１８を対向させて接着し、それらをダイシングすることによって、作製され得る。つまり、ガラス板１８を各素子毎に１個ずつ貼り付けるというような設備や工数は必要がない。したがって、この青色レーザ対応受光素子１０は、低コストで製造され得る。
【００５０】
このように、この発明の青色レーザ対応受光素子１０は、チップサイズパッケージ型の青色レーザ対応受光素子１０であって、小型化でき、高信頼性を有し、低コストで製造できるものである。
【００５１】
図２（Ａ）は図１（Ｂ）における右半分を詳細に示し、図２（Ｂ）は図２（Ａ）中の接着剤１７を上方から見たときの好ましい態様を示している。図２（Ａ）、図２（Ｂ）に示すように、接着剤１７は、ガラス板１８に沿って、コの字状に折れ曲がりながら蛇行して延びるガイドライン溝２１を有している。このようなガイドライン溝２１を設けた場合、ガイドライン溝２１がキャビティ３０と素子外部３１との間で雰囲気の導通を許すので、環境の温度変化があったとしても、ガラス板１８の内面（キャビティ３０側の面）の結露を防止できる。また、ガイドライン溝は、ガラス板１８に沿って蛇行して延びているので、素子外部からキャビティ３０内に埃（ほこり）などの異物が侵入するのを防止できる。なお、仮に埃などの異物が受光領域１９に付着すると、光ディスクからの信号光がその異物によって遮られることとなり、動作に不具合を生じる可能性がある。ガラス板１８の表面の埃などは拭き取ることができるが、キャビティ３０内のチップ表面に埃などの異物が付着した場合は、拭き取ることが困難である。
【００５２】
図３は、図１（Ｂ）の青色レーザ対応受光素子１０を上方から見たときの好ましい態様を示している。この好ましい態様では、ガラス板１８のうち、受光増幅素子チップ１１の受光領域１９に対応する領域２１以外の領域に、光の透過を妨げる遮光部（図３中に斜めの破線で示す。）２０が設けられている。この例では、遮光部２０は、ガラス板１８の表面を研磨してパターン加工することによって形成されている。この遮光部２０によって、受光増幅素子チップ１１の受光領域１９に対応する領域２０以外の領域へ、２層ディスクからの迷光などの外乱光が侵入するのが妨げられる。したがって、ノイズを低減でき、信号対ノイズ比（ＳＮ比）を改善できる。なお、受光増幅素子チップ１１は半導体基板１１Ｓ中に不純物が拡散された構造を有しているため、寄生フォトダイオードが増幅回路領域１９Ｓ（図１（Ａ）参照）にも一般的に存在している。このため、仮に増幅回路領域１９Ｓに迷光などの外乱光が入った場合は、素子の誤動作など、不具合が発生する場合がある。しかし、上述のようにガラス板１８に遮光部２０を設けておけば、そのような不具合を防止することができる。ここで、ガラス板１８に遮光部２０を形成する仕方は、研磨に限られず、着色など他の手法を用いても良い。
【００５３】
なお、この受光増幅素子チップ１１は、図３中に示すように図１０に示したのと同じ平面レイアウトを有し（１個のフォトダイオードは符号９で示されている。）、また、図１１に示したのと同じ回路ブロック構成を有している。
【００５４】
図４（Ａ）は、上述の受光増幅素子チップ１１において、電極パッド１６のうち、電源が供給されるべき第１の電極パッド１６Ｖと、この第１の電極パッド１６Ｖに隣り合って配置された接地されるべき第２の電極パッド１６Ｇとが設けられた部分の近傍を示している。この例では、第１、第２の電極パッド１６Ｖ，１６Ｇの直下にそれぞれ形成された貫通穴２９，２９の中間に相当する位置４６に、それらの貫通穴２９，２９と実質的に同じ寸法をもつ別の穴２９Ａが設けられている。この穴２９Ａには、誘電体４５が埋め込まれている。これにより、図４（Ｂ）に示すように、等価的に第１、第２の電極パッド１６Ｖ，１６Ｇの間に接続されたコンデンサＣが構成されている。このコンデンサＣはいわゆる電源バイパスコンデンサとして働き、高周波成分に対する電源ラインのインピーダンスが低下する。この結果、電源が供給される配線から余計な高周波成分を除去でき、誤動作を防いで、高速応答の受光素子を実現できる。また、上記誘電体４５が埋め込まれるべき穴２９Ａは、ウェハプロセス（シリコンエッチング工程）によって上記第１、第２の電極パッド１６Ｖ，１６Ｇの直下の貫通穴２９，２９と同時に形成できるし、上記誘電体４５は上記絶縁膜１５や裏面保護膜１２を形成するのと同種の装置を用いて形成できる。したがって、上記コンデンサＣを作り込む工程は、殆ど製造コストを高くすることが無い。なお、青色レーザ対応受光素子においては約２００ＭＨｚの周波数応答特性が要望されている。したがって、このような高速素子を安定に動作させるには電源ラインの安定化が必須であり、バイパスコンデンサが直近に実装できない場合は素子の発振など不具合を生じる可能性がある。しかし、上述のように、素子自身にバイパスコンデンサＣを内蔵していれば、誤動作を防いで、高速応答の受光素子を実現できる。また、実装における尤度も大きくできる。
【００５５】
図５は、チップサイズパッケージ型青色レーザ対応受光素子１０を製造するための概略フローを模式的に示している。
【００５６】
まず、図５の左端部に示すように、ウェハ１とガラス板１８とを用意する。
【００５７】
ここで、ウェハ１は、半導体基板１１Ｓの受光増幅素子チップ１１を形成すべきチップ領域１１（図７（Ｃ）中に示すような矩形の領域を指す。この明細書では、簡単のため、チップと同じ符号を用いる。）毎に、図１（Ａ）中に示した受光領域１９、電極パッド１６を設けたものである。一方、この例では、ガラス板１８は、図１（Ｂ）中に示した接着剤１７として、片面に予め受光増幅素子チップ１１の受光領域１９に対応した開口を有する格子パターン状の樹脂シートを貼り付けたものである。なお、ガラス板１８の外形は、ウェハ１の形状と略同じ円板状であっても良く、また、図７（Ａ）に示すように矩形板状であっても良い。また、ガラス板１８は、図７（Ｂ）中に示すように、各チップ対応領域（ウェハ１上のチップ領域１１に対応する領域）７２毎に、光の透過を妨げる遮光部２０を有する。
【００５８】
次に、図５中のステップＳ１に示す接着工程を行って、ウェハ１とガラス板１８とを位置合わせして貼り合わせる。
【００５９】
ここで予め、図７（Ｂ）に示すように、ウェハ１上の各チップ領域１１に位置合わせ用の２個の第１マーク７６が設けられる一方、ガラス板１８上の各チップ対応領域７２に第１マーク７６とそれぞれ対応する位置合わせ用の２個の第２マーク７５が設けられている。したがって、この接着工程では、ウェハ１の第１マーク７６とガラス板１８の第２マーク７５とを用いて位置合わせすることで、ウェハ１の各チップ領域１１に対してそれぞれ遮光部２０を精度良く位置合わせできる。なお、この例では、ウェハ１の各チップ領域１１、ガラス板１８の各チップ対応領域７６にそれぞれ第１マーク７６、第２マーク７５が設けられているが、位置合わせのためには、例えば左右に離間した一対のチップ領域１１（チップ対応領域７２）に設けられたマークを用いれば足りる。
【００６０】
なお、ウェハ１上の第１マーク７６は、最上位の配線層、例えば電極パッド１６の形成と同時に電極パッドの材料層を用いて形成しておけば良い。また、ガラス板１８上の第２マーク７５は、例えば遮光部２０を研磨によって形成するのと同時に、研磨によって形成しておけば良い。
【００６１】
次に、図５中のステップＳ２に示す裏面電極加工工程を行って、ウェハ１の裏面側からシリコンエッチングを行って各貫通穴２９を形成し、続いて上記絶縁膜１５、裏面配線１４、裏面電極１３および裏面保護膜１２を順次設ける。
【００６２】
ここで、図６に示すように、シリコンエッチングを行って半導体基板１１Ｓの裏面から各貫通穴２９を形成するのと同時に、チップ領域（図６では互いに隣り合う２つのチップ領域をＡ１，Ａ２で示す。）同士を区画するスクライブライン６０をエッチングする。これにより、スクライブライン６０を含む帯状の領域６１に、各貫通穴２９の深さと実質的に同じ深さを有する溝３０１を形成する。この溝３０１は、ウェハ１の裏面全域にわたって格子状に形成する。これにより、次に述べるダイシング工程で、ダイシングが容易になる。
【００６３】
最後に、図５中のステップＳ３に示すダイシング工程を行って、ウェハ１とガラス板１８とを一括してダイシングブレード９０１によってダイシングする。これにより、上述のチップサイズパッケージをもつ青色レーザ対応受光素子１０を、ウェハプロセスによって一括して製造する。このようにした場合、ガラス板１８を各素子毎に１個ずつ貼り付けるというような設備や工数は必要がない。したがって、青色レーザ対応受光素子１０を低コストで製造できる。また、ウェハ１枚当りの工数／材料費は固定されているため、チップサイズ縮小によりウェハ１枚当りのチップ（素子）搭載数を大きくすれば、さらにコストを低減することが可能となる。
【００６４】
また、ウェハ１のうち、既述の裏面電極加工工程（Ｓ２）で溝３０１が形成された領域６１では、ウェハ厚が薄くなっている。したがって、ダイシング工程（Ｓ３）でダイシングが容易になり、ダイシング工程の工数を削減することができる。
【００６５】
また、図８に示すように、接着工程の前に、研磨を行ってガラス板１８に遮光部２０をパターン形成するのと同時に、スクライブライン６０に対応したダイシングライン７９，８０をガラス板１８にパターン形成するのが望ましい。このようにした場合、ダイシング工程（Ｓ３）でダイシングがさらに容易になり、ダイシング工程の工数をさらに削減することができる。なお、図８では、７２−１，７２−２，７２−３，７２−４がそれぞれチップ対応領域を示している。
【００６６】
なお、上述の青色レーザ対応受光素子１０の製造方法では、ウェハ１とガラス板１８とを貼り合わせた物を一括してダイシングしている。一般的に言うと、そのような材質の異なる物を１度にダイシングすることは困難である。通常の手法では、ウェハ１側からのダイシングとガラス板１８側からのダイシングのように、ダイシングを２回に分けて行うことになり、工数が大きくなって不利になる。しかし、上述のように、スクライブライン６０に沿って溝３０１を形成してウェハ厚を薄くしたり、ガラス板１８にダイシングライン７９，８０を形成して予め板厚を薄くしたりしておけば、１回での分割ダイシングが可能となり、大幅に工数を低減できる。
【００６７】
上述の青色レーザ対応受光素子１０は、図９中に示した従来の受光増幅素子９６に代えて、光ピックアップ装置の構成要素として好適に用いられる。これにより、光ピックアップ装置の小型化、高信頼性化、低コスト化が可能となる。
【００６８】
また、上述の青色レーザ対応受光素子１０は、光ピックアップ装置以外の様々な電子機器にも好適に用いられる。これにより、電子機器の小型化、高信頼性化、低コスト化が可能となる。
【図面の簡単な説明】
【００６９】
【図１】（Ａ）は受光増幅素子チップの受光領域と電極パッドを示す図であり、（Ｂ）は本発明の一実施形態のチップサイズパッケージ型青色レーザ対応受光素子の断面構造を示す図である。
【図２】（Ａ）は図１（Ｂ）における右半分を詳細に示す図であり、（Ｂ）は図２（Ａ）中の接着剤を上方から見たときの好ましい態様を示す図である。
【図３】図１（Ｂ）の青色レーザ対応受光素子を上方から見たときの好ましい態様を示す図である。
【図４】（Ａ）は上記受光増幅素子チップにおいて電源が供給されるべき第１の電極パッド、接地されるべき第２の電極パッドの近傍を示す図であり、（Ｂ）は等価的に第１、第２の電極パッドの間に接続されたコンデンサを示す図である。
【図５】上記チップサイズパッケージ型青色レーザ対応受光素子を製造するための概略フローを模式的に示す図である。
【図６】図５中の裏面電極加工工程で、シリコンエッチングを行って半導体基板の裏面から各貫通穴を形成するのと同時に、チップ領域同士を区画するスクライブラインをエッチングする態様を示す図である。
【図７】（Ａ）は上記チップサイズパッケージ型青色レーザ対応受光素子を構成するガラス板の全体を示す図であり、（Ｃ）は上記チップサイズパッケージ型青色レーザ対応受光素子を構成するウェハの全体を示す図であり、また、（Ｂ）は上記ガラス板、上記ウェハにそれぞれ設けられた位置合わせ用のマークを用いて位置合わせをする仕方を説明する図である。
【図８】図５中の接着工程の前に、研磨を行ってガラス板に遮光部をパターン形成するのと同時に、スクライブラインに対応したダイシングラインをガラス板にパターン形成する態様を示す図である。
【図９】一般的な光ピックアップ装置の構成を示す図である。
【図１０】一般的な受光増幅素子チップの平面レイアウトを示す図である。
【図１１】上記受光増幅素子チップの概略的な回路ブロック構成を示す図である。
【図１２】図１０の受光増幅素子チップと同様に構成された受光増幅素子チップを、一般的な樹脂パッケージに内蔵してなる従来の光ピックアップ用受光素子を示す図である。
【図１３】セラミック基板を含む箱に受光増幅素子チップを収容してなる従来のセラミック基板型青色レーザ対応受光素子を示す図である。
【図１４】従来のボールバンプ型受光素子を示す図である。
【図１５】従来のチップ側面配線型のチップサイズパッケージ受光素子を示す図である。
【符号の説明】
【００７０】
１０  チップサイズパッケージ型青色レーザ対応受光素子
１１  受光増幅素子チップ
１１Ｓ  半導体基板
１３  裏面電極
１６  電極パッド
１９  受光領域
２９  貫通穴
２９Ａ  穴
３０  キャビティ
【図１】
2008270520.tif 000003
【図２】
2008270520.tif 000004
【図３】
2008270520.tif 000005
【図４】
2008270520.tif 000006
【図５】
2008270520.tif 000007
【図６】
2008270520.tif 000008
【図７】
2008270520.tif 000009
【図８】
2008270520.tif 000010
【図９】
2008270520.tif 000011
【図１０】
2008270520.tif 000012
【図１１】
2008270520.tif 000013
【図１２】
2008270520.tif 000014
【図１３】
2008270520.tif 000015
【図１４】
2008270520.tif 000016
【図１５】
2008270520.tif 000017