(57)【要約】【課題】駆動トランジスタの閾値電圧の検出に要する検出時間を短縮して１Ｈの期間が短くなっても当該閾値電圧の画素ごとのばらつきを確実に補正できるようにする。【解決手段】低電位Ｖｉｎｉが選択されている閾値補正準備期間において、書き込みトランジスタが導通状態になる初期化動作では、基準電圧Ｖｏｆｓを第２オフセット電圧Ｖｏｆｓ２に設定して駆動トランジスタのゲート電位Ｖｇを第２のオフセット電圧Ｖｏｆｓ２に初期化する。次いで、閾値補正期間に入って駆動トランジスタのゲート−ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈに収束する前に基準電圧Ｖｏｆｓを第２オフセット電圧Ｖｏｆｓ２から第１オフセット電圧Ｖｏｆｓ１に切り替える。そして、ゲート−ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈに収束したら、書き込みトランジスタを非導通状態にする。【選択図】図１１
2008310128.tif 000002
【特許請求の範囲】
【請求項１】
電気光学素子と、映像信号を書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記保持容量に保持された前記映像信号に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置された画素アレイ部と、
前記画素アレイ部の画素行ごとに配線され、前記駆動トランジスタに電流を供給する電源供給線に対して第１電位と当該第１電位よりも低い第２電位とを選択的に供給する第１走査回路と、
前記画素アレイ部の画素行ごとに前記書き込みトランジスタを駆動することによって前記画素アレイ部の各画素を行単位で選択しつつ、前記第２電位が選択されている期間に前記書き込みトランジスタを導通状態し、前記第２電位から前記第１電位への切り替え後に前記書き込みトランジスタを非導通状態にする第２走査回路と、
前記画素アレイ部の画素列ごとに配線された信号線に対して、前記映像信号と当該映像信号の基準となる第１オフセット電圧と当該第１オフセット電圧と異なる第２オフセット電圧とを選択的に供給するとともに、前記第２電位が選択されている期間において少なくとも前記書き込みトランジスタが導通状態にあるときに前記第２オフセット電圧を選択し、前記第２電位から前記第１電位への切り替え後でかつ前記書き込みトランジスタが非導通状態になる前に前記第２オフセット電圧に代えて前記第１オフセット電圧を選択する選択回路と
を備えたことを特徴とする表示装置。
【請求項２】
前記第２電位から前記第１電位への切り替えタイミングから前記書き込みトランジスタの非導通状態への遷移タイミングまでの期間において、前記駆動トランジスタのゲート−ソース間電圧を当該駆動トランジスタの閾値電圧に収束させて当該閾値電圧を前記保持容量に保持する動作が行われる
ことを特徴とする請求項１記載の表示装置。
【請求項３】
前記第２走査回路は、前記駆動トランジスタのゲート−ソース間電圧が当該駆動トランジスタの閾値電圧に収束する前に、前記第２オフセット電圧に代えて前記第１オフセット電圧を選択する
ことを特徴とする請求項２記載の表示装置。
【請求項４】
電気光学素子と、映像信号を書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記保持容量に保持された前記映像信号に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置されてなる画素アレイ部と、
前記画素アレイ部の画素行ごとに配線され、前記駆動トランジスタに電流を供給する電源供給線に対して第１電位と当該第１電位よりも低い第２電位とを選択的に供給する第１走査回路と、
前記画素アレイ部の画素行ごとに前記書き込みトランジスタを駆動することによって前記画素アレイ部の各画素を行単位で選択する第２走査回路と、
前記画素アレイ部の画素列ごとに配線された信号線に対して、前記映像信号と当該映像信号の基準となる第１オフセット電圧と当該第１オフセット電圧と異なる第２オフセット電圧とを選択的に供給する選択回路とを備えた表示装置の駆動方法であって、
前記第２電位が選択されている期間に前記第２オフセット電圧を選択しかつ前記書き込みトランジスタを導通状態にし、
次いで、前記第２電位から前記第１電位へ切り替え、
次いで、前記第２オフセット電圧に代えて前記第１オフセット電圧を選択し、
しかる後、前記書き込みトランジスタを非導通状態にする
ことを特徴とする表示装置の駆動方法。
【請求項５】
電気光学素子と、映像信号を書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記保持容量に保持された前記映像信号に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素を行列状に配置した画素アレイ部と、
前記画素アレイ部の画素行ごとに配線され、前記駆動トランジスタに電流を供給する電源供給線に対して第１電位と当該第１電位よりも低い第２電位とを選択的に供給する第１走査回路と、
前記画素アレイ部の画素行ごとに前記書き込みトランジスタを駆動することによって前記画素アレイ部の各画素を行単位で選択しつつ、前記第２電位が選択されている期間に前記書き込みトランジスタを導通状態し、前記第２電位から前記第１電位への切り替え後に前記書き込みトランジスタを非導通状態に遷移させる第２走査回路と、
前記画素アレイ部の画素列ごとに配線された信号線に対して、前記映像信号と当該映像信号の基準となる第１オフセット電圧と当該第１オフセット電圧と異なる第２オフセット電圧とを選択的に供給するとともに、前記第２電位が選択されている期間において少なくとも前記書き込みトランジスタが導通状態にあるときに前記第２オフセット電圧を選択し、前記第２電位から前記第１電位への切り替え後でかつ前記書き込みトランジスタの非導通状態への遷移前に前記第２オフセット電圧に代えて前記第１オフセット電圧を選択する選択回路と
を備えた表示装置を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、表示装置の駆動方法および電子機器に関し、特に電気光学素子を含む画素が行列状（マトリクス状）に配置されてなる平面型（フラットパネル型）の表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、発光素子を含む画素（画素回路）が行列状に配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置としては、画素の発光素子として、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子、例えば有機薄膜に電界をかけると発光する現象を利用した有機ＥＬ(Electro Luminescence)素子を用いた有機ＥＬ表示装置が開発され、商品化が進められている。
【０００３】
有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子が１０Ｖ以下の印加電圧で駆動できるために低消費電力であり、また自発光素子であることから、液晶セルを含む画素ごとに当該液晶セルにて光源（バックライト）からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかも液晶表示装置には必須なバックライト等の照明部材を必要としないために軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。
【０００４】
有機ＥＬ表示装置では、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式を採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線（即ち、画素数）の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。
【０００５】
そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素回路内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ（一般には、ＴＦＴ(Thin Film Transistor;薄膜トランジスタ)）によって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。アクティブマトリクス方式の表示装置は、電気光学素子が１フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。
【０００６】
ところで、一般的に、有機ＥＬ素子のＩ−Ｖ特性（電流−電圧特性）は、時間が経過すると劣化（いわゆる、経時劣化）することが知られている。有機ＥＬ素子を電流駆動するトランジスタ（以下、「駆動トランジスタ」と記述する）としてＮチャネル型のＴＦＴを用いた画素回路では、駆動トランジスタのソース側に有機ＥＬ素子が接続されることになるために、有機ＥＬ素子のＩ−Ｖ特性が経時劣化すると、駆動トランジスタのゲート−ソース間電圧Ｖｇｓが変化し、その結果、有機ＥＬ素子の発光輝度も変化する。
【０００７】
このことについてより具体的に説明する。駆動トランジスタのソース電位は、当該駆動トランジスタと有機ＥＬ素子の動作点で決まる。そして、有機ＥＬ素子のＩ−Ｖ特性が劣化すると、駆動トランジスタと有機ＥＬ素子の動作点が変動してしまうために、駆動トランジスタのゲートに同じ電圧を印加したとしても駆動トランジスタのソース電位が変化する。これにより、駆動トランジスタのソース−ゲート間電圧Ｖｇｓが変化するために、当該駆動トランジスタに流れる電流値が変化する。その結果、有機ＥＬ素子に流れる電流値も変化するために、有機ＥＬ素子の発光輝度が変化することになる。
【０００８】
また、ポリシリコンＴＦＴを用いた画素回路では、有機ＥＬ素子のＩ−Ｖ特性の経時劣化に加えて、駆動トランジスタの閾値電圧Ｖｔｈや、駆動トランジスタのチャネルを構成する半導体薄膜の移動度（以下、「駆動トランジスタの移動度」と記述する）μが経時的に変化したり、製造プロセスのばらつきによって閾値電圧Ｖｔｈや移動度μが画素ごとに異なったりする（個々のトランジスタ特性にばらつきがある）。
【０００９】
駆動トランジスタの閾値電圧Ｖｔｈや移動度μが画素ごとに異なると、画素ごとに駆動トランジスタに流れる電流値にばらつきが生じるために、駆動トランジスタのゲートに画素間で同じ電圧を印加しても、有機ＥＬ素子の発光輝度に画素間でばらつきが生じ、その結果、画面の一様性（ユニフォーミティ）が損なわれる。
【００１０】
そこで、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つようにするために、有機ＥＬ素子の特性変動に対する補償機能、さらには駆動トランジスタの閾値電圧Ｖｔｈの変動に対する補正（以下、「閾値補正」と記述する）や、駆動トランジスタの移動度μの変動に対する補正（以下、「移動度補正」と記述する）の各補正機能を画素回路の各々に持たせる構成を採っている（例えば、特許文献１参照）。
【００１１】
このように、画素回路の各々に、有機ＥＬ素子の特性変動に対する補償機能および駆動トランジスタの閾値電圧Ｖｔｈや移動度μの変動に対する補正機能を持たせることで、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時変化したりしたとしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つことができる。
【００１２】
【特許文献１】特開２００６−１３３５４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
ここで、閾値補正の動作に際しては、駆動トランジスタのゲート電位Ｖｇおよびソース電位Ｖｓをそれぞれ所定の電位に固定した後駆動トランジスタのソース電位Ｖｓを十分に上昇させ、当該駆動トランジスタのゲート−ソース間電圧Ｖｇｓをその閾値電圧Ｖｔｈに収束させることによって当該閾値電圧Ｖｔｈを検出して保持容量に保持する処理（その詳細については後述する）が行われることになるが、駆動トランジスタのゲート−ソース間電圧Ｖｇｓを閾値電圧Ｖｔｈに収束させて当該閾値電圧Ｖｔｈを検出するにはある程度の時間、例えば約１Ｈ（Ｈは水平走査期間）程度の時間を要する。
【００１４】
しかしながら、近年、表示装置の高精細化が進むにつれて１Ｈの期間（水平方向の走査時間）が短くなる傾向にあり、１Ｈの期間が短くなると、閾値補正期間として閾値電圧Ｖｔｈを検出するのに十分な時間を割り当てるのが難しくなる。閾値補正期間として十分な時間を確保できなければ、駆動トランジスタの閾値電圧Ｖｔｈの画素ごとのばらつきを確実に補正（キャンセル）できないことになる。
【００１５】
その結果、駆動トランジスタの閾値電圧Ｖｔｈの画素ごとのばらつきに起因して、駆動トランジスタに流れる画素ごとの電流値のばらつきを十分に抑えることができなくなるため、先述したように、駆動トランジスタのゲートに同じ電圧を印加しても、有機ＥＬ素子の発光輝度に画素間でばらつきが生じることによって画面のユニフォーミティが損なわれることになる。
【００１６】
そこで、本発明は、駆動トランジスタの閾値電圧の検出に要する検出時間を短縮して１Ｈの期間が短くなっても当該閾値電圧の画素ごとのばらつきを確実に補正できるようにした表示装置、当該表示装置の駆動方法および当該表示装置を用いた電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記目的を達成するために、本発明は、電気光学素子と、映像信号を書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記保持容量に保持された前記映像信号に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置されてなる画素アレイ部と、前記画素アレイ部の画素行ごとに配線され、前記駆動トランジスタに電流を供給する電源供給線に対して第１電位と当該第１電位よりも低い第２電位とを選択的に供給する第１走査回路と、前記画素アレイ部の画素行ごとに前記書き込みトランジスタを駆動することによって前記画素アレイ部の各画素を行単位で選択する第２走査回路と、前記画素アレイ部の画素列ごとに配線された信号線に対して、前記映像信号と当該映像信号の基準となる第１オフセット電圧と当該第１オフセット電圧と異なる第２オフセット電圧とを選択的に供給する選択回路とを備えた表示装置において、次のような構成を採ることを特徴としている。
【００１８】
すなわち、前記第２電位が選択されている期間に前記第２オフセット電圧を選択しかつ前記書き込みトランジスタを導通状態にし、次いで、前記第２電位から前記第１電位へ切り替え、次いで、前記第２オフセット電圧に代えて前記第１オフセット電圧を選択し、しかる後、前記書き込みトランジスタを非導通状態にするようにしている。
【００１９】
上記構成の表示装置および当該表示装置を有する電子機器において、第１走査回路によって第２電位を選択することで、駆動トランジスタのゲート電位が第２電位になり、第２電位の選択期間に選択回路によって第２オフセット電圧が選択され、第２走査回路によって書き込みトランジスタを導通状態にすることで、当該書き込みトランジスタによって信号線から第２オフセット電圧が書き込まれ、駆動トランジスタのゲート電位が第２オフセット電圧になり、駆動トランジスタのソース電位およびゲート電位が初期化される。
【００２０】
駆動トランジスタのゲート電位が第２オフセット電圧に初期化されることで、当該ゲート電位を映像信号の基準となる第１オフセット電圧に初期化する場合よりも、駆動トランジスタのゲート−ソース間電圧が大きくなり、当該ゲート−ソース間電圧に応じた電流が駆動トランジスタに流れるため、駆動トランジスタのソース電位が速い応答速度で立ち上がる。その後、第１走査回路によって第２電位から第１電位へ切り替えることで、駆動トランジスタの閾値電圧を検出する検出期間が開始される。
【００２１】
検出期間に入ったら、選択回路によって第２オフセット電圧に代えて第１オフセット電圧を選択する。このとき、書き込みトランジスタは導通状態にあるため、信号線から第１オフセット電圧が書き込まれ、駆動トランジスタのゲート電位が第１オフセット電圧になる。やがて、駆動トランジスタのゲート−ソース間電圧が駆動トランジスタの閾値電圧に収束する。そして、第２走査回路によって書き込みトランジスタを非導通状態にすることで、駆動トランジスタの閾値電圧に収束した駆動トランジスタのゲート−ソース間電圧が保持容量に保持され、閾値電圧の検出期間が終了する。
【発明の効果】
【００２２】
本発明によれば、駆動トランジスタのゲート電位を映像信号の基準となる第１オフセット電圧と異なる第２オフセット電圧に初期化することによって駆動トランジスタのソース電位を速い応答速度で立ち上げるようにしたことにより、駆動トランジスタの閾値電圧の検出に要する検出時間を短縮できるため、１Ｈの期間が短くなっても当該閾値電圧の画素ごとのばらつきを確実に補正して良好な画質の表示画像を得ることができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２４】
図１は、本発明の一実施形態に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。
【００２５】
ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子を画素（画素回路）の発光素子として用いたアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。
【００２６】
図１に示すように、本実施形態に係る有機ＥＬ表示装置１０は、画素（ＰＸＬＣ）２０が行列状（マトリクス状）に２次元配置されてなる画素アレイ部３０と、当該画素アレイ部３０の周辺に配置され、各画素２０を駆動する駆動部とを有する構成となっている。画素２０を駆動する駆動部としては、例えば、書き込み走査回路４０、電源供給走査回路５０および水平駆動回路６０が設けられている。
【００２７】
画素アレイ部３０には、ｍ行ｎ列の画素配列に対して、画素行ごとに走査線３１−１〜３１−ｍと電源供給線３２−１〜３２−ｍとが配線され、画素列ごとに信号線３３−１〜３３−ｎが配線されている。
【００２８】
画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成され、平面型（フラット型）のパネル構造となっている。画素アレイ部３０の各画素２０は、アモルファスシリコンＴＦＴ(Thin Film Transistor;薄膜トランジスタ)または低温ポリシリコンＴＦＴを用いて形成することができる。低温ポリシリコンＴＦＴを用いる場合には、走査回路４０、電源供給走査回路５０および水平駆動回路６０についても、画素アレイ部３０を形成する表示パネル（基板）７０上に実装することができる。
【００２９】
書き込み走査回路４０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ等によって構成され、画素アレイ部３０の各画素２０への映像信号の書き込みに際して、走査線３１−１〜３１−ｍに順次走査信号ＷＳ１〜ＷＳｍを供給して画素２０を行単位で順番に走査（線順次走査）する。
【００３０】
電源供給走査回路５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ等によって構成され、書き込み走査回路４０による線順次走査に同期して、第１電位Ｖｃｃｐと当該第１電位Ｖｃｃｐよりも低い第２電位Ｖｉｎｉで切り替わる電源供給線電位ＤＳ１〜ＤＳｍを電源供給線３２−１〜３２−ｍに供給することにより、後述する駆動トランジスタ２２（図２参照）の導通（オン）／非導通（オフ）の制御を行なう。
【００３１】
水平駆動回路６０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖｓｉｇ、第１オフセット電圧Ｖｏｆｓおよび第２オフセット電圧Ｖｏｆｓ２のいずれかを適宜選択し、信号線３３−１〜３３−ｎを介して画素アレイ部３０の各画素２０に対して例えば行単位で書き込む。すなわち、水平駆動回路６０は、映像信号の信号電圧Ｖｓｉｇを行（ライン）単位で書き込む線順次書き込みの駆動形態を採っている。
【００３２】
ここで、第１のオフセット電圧Ｖｏｆｓは、映像信号の信号電圧Ｖｓｉｇの基準となる基準電圧（例えば、黒レベルに相当）であり、第２オフセット電圧Ｖｏｆｓ２は、第１オフセット電圧Ｖｏｆｓよりも所定の電圧だけ高い電圧である。また、第２電位Ｖｉｎｉは、第１オフセット電圧Ｖｏｆｓは、よりも低い電位、例えば、駆動トランジスタ２２の閾値電圧をＶｔｈとするときＶｏｆｓ−Ｖｔｈよりも低い電位、好ましくはＶｏｆｓ−Ｖｔｈよりも十分に低い電位に設定される。
【００３３】
（画素回路）
図２は、画素（画素回路）２０の具体的な構成例を示す回路図である。
【００３４】
図２に示すように、画素２０は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子２１を発光素子として有し、当該有機ＥＬ素子２１に加えて、駆動トランジスタ２２、書き込みトランジスタ２３および保持容量２４を有する画素構成、即ち２つのトランジスタ（Ｔｒ）と１つの容量素子（Ｃ）からなる２Ｔｒ／１Ｃの画素構成となっている。
【００３５】
かかる構成の画素２０においては、駆動トランジスタ２２および書き込みトランジスタ２３としてＮチャネル型のＴＦＴを用いている。ただし、ここでの駆動トランジスタ２２および書き込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【００３６】
有機ＥＬ素子２１は、全ての画素２０に対して共通に配線された共通電源供給線３４にカソード電極が接続されている。駆動トランジスタ２２は、ソース電極が有機ＥＬ素子２１のアノード電極に接続され、ドレイン電極が電源供給線３２（３２−１〜３２−ｍ）に接続されている。
【００３７】
書き込みトランジスタ２３は、ゲート電極が走査線３１（３１−１〜３１−ｍ）に接続され、一方の電極（ソース電極／ドレイン電極）が信号線３３（３３−１〜３３−ｎ）に接続され、他方の電極（ドレイン電極／ソース電極）が駆動トランジスタ２２のゲート電極に接続されている。
【００３８】
保持容量２４は、一端が駆動トランジスタ２２のゲート電極に接続され、他端が駆動トランジスタ２２のソース電極（有機ＥＬ素子２１のアノード電極）に接続されている。なお、有機ＥＬ素子２１に対して並列に補助容量を接続して有機ＥＬ素子２１の容量不足分を補う構成を採ることも可能である。
【００３９】
２Ｔｒ／１Ｃの画素構成の画素２０において、書き込みトランジスタ２３は、書き込み走査回路４０から走査線３１を通してゲート電極に印加される走査信号ＷＳに応答して導通状態となることにより、信号線３３を通して水平駆動回路６０から供給される輝度情報に応じた映像信号の信号電圧Ｖｓｉｇ、第１オフセット電圧Ｖｏｆｓ１または第２オフセット電圧Ｖｏｆｓ２をサンプリングして画素２０内に書き込む。
【００４０】
この書き込まれた信号電圧Ｖｓｉｇまたはオフセット電圧Ｖｏｆｓ１，Ｖｏｆｓ２は、駆動トランジスタ２２のゲート電極に印加されるとともに保持容量２４に保持される。駆動トランジスタ２２は、電源供給線３２（３２−１〜３２−ｍ）の電位ＤＳが第１電位Ｖｃｃｐにあるときに、電源供給線３２から電流の供給を受けて、保持容量２４に保持された信号電圧Ｖｓｉｇの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。
【００４１】
（画素構造）
図３は、画素２０の断面構造の一例を示す断面図である。図３に示すように、画素２０は、駆動トランジスタ２２、書き込みトランジスタ２３等の画素回路が形成されたガラス基板２０１上に絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４が順に形成され、当該ウインド絶縁膜２０４の凹部２０４Ａに有機ＥＬ素子２１が設けられた構成となっている。
【００４２】
有機ＥＬ素子２１は、上記ウインド絶縁膜２０４の凹部２０４Ａの底部に形成された金属等からなるアノード電極２０５と、当該アノード電極２０５上に形成された有機層（電子輸送層、発光層、ホール輸送層/ホール注入層）２０６と、当該有機層２０６上に全画素共通に形成された透明導電膜等からなるカソード電極２０７とから構成されている。
【００４３】
この有機ＥＬ素子２１において、有機層２０６は、アノード電極２０５上にホール輸送層/ホール注入層２０６１、発光層２０６２、電子輸送層２０６３および電子注入層（図示せず）が順次堆積されることによって形成される。そして、図２の駆動トランジスタ２２による電流駆動の下に、駆動トランジスタ２２からアノード電極２０５を通して有機層２０６に電流が流れることで、当該有機層２０６内の発光層２０６２において電子と正孔が再結合する際に発光するようになっている。
【００４４】
図３に示すように、画素回路が形成されたガラス基板２０１上に、絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４を介して有機ＥＬ素子２１が画素単位で形成された後は、パッシベーション膜２０８を介して封止基板２０９が接着剤２１０によって接合され、当該封止基板２０９によって有機ＥＬ素子２１が封止されることにより、表示パネル７０が形成される。
【００４５】
（有機ＥＬ表示装置の基本的な回路動作）
ここで、本実施形態に係る有機ＥＬ表示装置１０において、理解を容易にするために、画素２０に選択的に書き込む基準電圧Ｖｏｆｓを第１オフセット電圧Ｖｏｆｓ１に固定（Ｖｏｆｓ＝Ｖｏｆｓ１）とした場合の基本的な回路動作について、図４のタイミング波形図を基に、図５および図６の動作説明図を用いて説明する。
【００４６】
なお、図５および図６の動作説明図では、図面の簡略化のために、書き込みトランジスタ２３をスイッチのシンボルで図示している。また、有機ＥＬ素子２１は寄生容量Ｃｅｌを持っていることから、当該寄生容量Ｃｅｌについても図示している。
【００４７】
図４のタイミング波形図においては、時間軸を共通にして、１Ｈ（Ｈは水平走査時間）における走査線３１（３１−１〜３１−ｍ）の電位（走査信号）ＷＳの変化、電源供給線３２（３２−１〜３２−ｍ）の電位ＤＳの変化、駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの各変化を表している。
【００４８】
＜発光期間＞
図４のタイミングチャートにおいて、時刻ｔ１以前は有機ＥＬ素子２１が発光状態にある（発光期間）。この発光期間では、電源供給線３２の電位ＤＳが第１電位Ｖｃｃｐにあり、また、書き込みトランジスタ２３が非導通状態にある。
【００４９】
このとき、駆動トランジスタ２２は飽和領域で動作するように設定されているために、図５（Ａ）に示すように、電源供給線３２から駆動トランジスタ２２を通して当該駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに応じた駆動電流（ドレイン−ソース間電流）Ｉｄｓが有機ＥＬ素子２１に供給される。よって、有機ＥＬ素子２１が駆動電流Ｉｄｓの電流値に応じた輝度で発光する。
【００５０】
＜閾値補正準備期間＞
そして、時刻ｔ１になると、線順次走査の新しいフィールドに入り、図５（Ｂ）に示すように、電源供給線３２の電位ＤＳが第１電位（以下、「高電位」と記述する）Ｖｃｃｐから、信号線３３のオフセット電圧Ｖｏｆｓ−Ｖｔｈよりも十分に低い第２電位（以下、低電位」と記述する）Ｖｉｎｉに切り替わる。
【００５１】
ここで、有機ＥＬ素子２１の閾値電圧をＶｅｌ、共通電源供給線３４の電位をＶｃａｔｈとするとき、低電位ＶｉｎｉをＶｉｎｉ＜Ｖｅｌ＋Ｖｃａｔｈとすると、駆動トランジスタ２２のソース電位Ｖｓが低電位Ｖｉｎｉにほぼ等しくなるために、有機ＥＬ素子２１は逆バイアス状態となって消光する。
【００５２】
次に、時刻ｔ２で走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、図５（Ｃ）に示すように、書き込みトランジスタ２３が導通状態となる。このとき、水平駆動回路６０から信号線３３に対してオフセット電圧Ｖｏｆｓが供給されているために、駆動トランジスタ２２のゲート電位Ｖｇがオフセット電圧Ｖｏｆｓになる。また、駆動トランジスタ２２のソース電位Ｖｓは、オフセット電圧Ｖｏｆｓよりも十分に低い電位Ｖｉｎｉにある。
【００５３】
このとき、駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓはＶｏｆｓ−Ｖｉｎｉとなる。ここで、Ｖｏｆｓ−Ｖｉｎｉが駆動トランジスタ２２の閾値電圧Ｖｔｈよりも大きくないと、後述する閾値補正動作を行うことができないために、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈなる電位関係に設定する必要がある。このように、駆動トランジスタ２２のゲート電位Ｖｇをオフセット電圧Ｖｏｆｓに、ソース電位Ｖｓを低電位Ｖｉｎｉにそれぞれ固定して（確定させて）初期化する動作が閾値補正準備の動作である。
【００５４】
＜閾値補正期間＞
次に、時刻ｔ３で、図５（Ｄ）に示すように、電源供給線３２の電位ＤＳが低電位Ｖｉｎｉから高電位Ｖｃｃｐに切り替わると、駆動トランジスタ２２のソース電位Ｖｓが上昇を開始する。やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが当該駆動トランジスタ２２の閾値電圧Ｖｔｈに収束し、当該閾値電圧Ｖｔｈに相当する電圧が保持容量２４に保持される。
【００５５】
ここでは、便宜上、閾値電圧Ｖｔｈを検出して当該閾値電圧Ｖｔｈに相当する電圧を保持容量２４に保持する期間を閾値補正期間と呼んでいる。なお、この閾値補正期間において、電流が専ら保持容量２４側に流れ、有機ＥＬ素子２１側には流れないようにするために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３４の電位Ｖｃａｔｈを設定しておくこととする。
【００５６】
次に、時刻ｔ４で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ａ）に示すように、書き込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲート電極がフローティング状態になるが、ゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。したがって、駆動トランジスタ２２にドレイン−ソース間電流Ｉｄｓは流れない。
【００５７】
＜書き込み期間／移動度補正期間＞
次に、時刻ｔ５で、図６（Ｂ）に示すように、信号線３３の電位がオフセット電圧Ｖｏｆｓから映像信号の信号電圧Ｖｓｉｇに切り替わる。続いて、時刻ｔ６で、走査線３１の電位ＷＳが高電位側に遷移することで、図６（Ｃ）に示すように、書き込みトランジスタ２３が導通状態になって映像信号の信号電圧Ｖｓｉｇをサンプリングして画素２０内に書き込む。
【００５８】
この書き込みトランジスタ２３による信号電圧Ｖｓｉｇの書き込みにより、駆動トランジスタ２２のゲート電位Ｖｇが信号電圧Ｖｓｉｇとなる。そして、映像信号の信号電圧Ｖｓｉｇによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖｔｈが保持容量２４に保持された閾値電圧Ｖｔｈに相当する電圧と相殺されることによって閾値補正が行われる。閾値補正の原理については後述する。
【００５９】
このとき、有機ＥＬ素子２１は始めカットオフ状態（ハイインピーダンス状態）にあるために、映像信号の信号電圧Ｖｓｉｇに応じて電源供給線３２から駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）は有機ＥＬ素子２１の寄生容量Ｃｅｌに流れ込み、よって当該寄生容量Ｃｅｌの充電が開始される。
【００６０】
この寄生容量Ｃｅｌの充電により、駆動トランジスタ２２のソース電位Ｖｓが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖｔｈのばらつきは補正されており、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓは当該駆動トランジスタ２２の移動度μに依存したものとなる。
【００６１】
やがて、駆動トランジスタ２２のソース電位ＶｓがＶｏｆｓ−Ｖｔｈ＋ΔＶの電位まで上昇すると、駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶとなる。すなわち、ソース電位Ｖｓの上昇分ΔＶは、保持容量２４に保持された電圧（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ）から差し引かれるように、換言すれば、保持容量２４の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、ソース電位Ｖｓの上昇分ΔＶは負帰還の帰還量となる。
【００６２】
このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓを当該駆動トランジスタ２２のゲート入力に、即ちゲート‐ソース間電圧Ｖｇｓに負帰還することにより、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消す、即ち移動度μの画素ごとのばらつきを補正する移動度補正が行われる。
【００６３】
より具体的には、映像信号の信号電圧Ｖｓｉｇが高いほどドレイン−ソース間電流Ｉｄｓが大きくなるために、負帰還の帰還量（補正量）ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正が行われる。また、映像信号の信号電圧Ｖｓｉｇを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。移動度補正の原理については後述する。
【００６４】
＜発光期間＞
次に、時刻ｔ７で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ｄ）に示すように、書き込みトランジスタ２３が非導通状態となる。これにより、駆動トランジスタ２２のゲート電極は信号線３３から切り離されてフローティング状態になる。
【００６５】
ここで、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート−ソース間に保持容量２４が接続されていることにより、駆動トランジスタ２２のソース電位Ｖｓが変動すると、当該ソース電位Ｖｓの変動に連動して(追従して）駆動トランジスタ２２のゲート電位Ｖｇも変動する。これが保持容量２４によるブートストラップ動作である。
【００６６】
駆動トランジスタ２２のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓが有機ＥＬ素子２１に流れ始めることにより、有機ＥＬ素子２１のアノード電位は、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓに応じて上昇する。
【００６７】
有機ＥＬ素子２１のアノード電位の上昇は、即ち駆動トランジスタ２２のソース電位Ｖｓの上昇に他ならない。駆動トランジスタ２２のソース電位Ｖｓが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電位Ｖｇも連動して上昇する。
【００６８】
このとき、ブートストラップゲインが１（理想値）であると仮定した場合、ゲート電位Ｖｇの上昇量はソース電位Ｖｓの上昇量に等しくなる。故に、発光期間中駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶで一定に保持される。そして、時刻ｔ８で信号線３３の電位が映像信号の信号電圧Ｖｓｉｇからオフセット電圧Ｖｏｆｓに切り替わる。
【００６９】
（閾値補正の原理）
ここで、駆動トランジスタ２２の閾値補正の原理について説明する。駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機ＥＬ素子２１には駆動トランジスタ２２から、次式（１）で与えられる一定のドレイン−ソース間電流（駆動電流）Ｉｄｓが供給される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）2     ……（１）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌはチャネル長、Ｃｏｘは単位面積当たりのゲート容量である。
【００７０】
図７に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓ対ゲート−ソース間電圧Ｖｇｓの特性を示す。
【００７１】
この特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきに対する補正を行わないと、閾値電圧ＶｔｈがＶｔｈ１のとき、ゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ１になる。
【００７２】
これに対して、閾値電圧ＶｔｈがＶｔｈ２（Ｖｔｈ２＞Ｖｔｈ１）のとき、同じゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ２（Ｉｄｓ２＜Ｉｄｓ）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈが変動すると、ゲート−ソース間電圧Ｖｇｓが一定であってもドレイン−ソース間電流Ｉｄｓが変動する。
【００７３】
一方、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓがＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶであるために、これを式（１）に代入すると、ドレイン−ソース間電流Ｉｄｓは、
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｓｉｇ−Ｖｏｆｓ−ΔＶ）2 
……（２）
で表される。
【００７４】
すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉｄｓは、駆動トランジスタ２２の閾値電圧Ｖｔｈに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化により、駆動トランジスタ２２の閾値電圧Ｖｔｈが画素ごとに変動しても、ドレイン−ソース間電流Ｉｄｓが変動しないために、有機ＥＬ素子２１の発光輝度を一定に保つことができる。
【００７５】
（移動度補正の原理）
次に、駆動トランジスタ２２の移動度補正の原理について説明する。図８に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。駆動トランジスタ２２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。
【００７６】
画素Ａと画素Ｂで移動度μにばらつきがある状態で、例えば両画素Ａ，Ｂに同レベルの映像信号の信号電圧Ｖｓｉｇを書き込んだ場合に、何ら移動度μの補正を行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉｄｓ１′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉｄｓ２′との間には大きな差が生じてしまう。このように、移動度μの画素ごとのばらつきに起因してドレイン−ソース間電流Ｉｄｓに画素間で大きな差が生じると、画面のユニフォーミティが損なわれることになる。
【００７７】
ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Ｉｄｓが大きくなる。したがって、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図８に示すように、移動度μの大きな画素Ａの帰還量ΔＶ１は、移動度の小さな画素Ｖの帰還量ΔＶ２に比べて大きい。
【００７８】
そこで、移動度補正動作によって駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓを映像信号の信号電圧Ｖｓｉｇ側に負帰還させることにより、移動度μが大きいほど負帰還が大きくかかることになるために、移動度μの画素ごとのばらつきを抑制することができる。
【００７９】
具体的には、移動度μの大きな画素Ａで帰還量ΔＶ１の補正をかけると、ドレイン−ソース間電流ＩｄｓはＩｄｓ１′からＩｄｓ１まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ２は小さいために、ドレイン−ソース間電流ＩｄｓはＩｄｓ２′からＩｄｓ２までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉｄｓ１と画素Ｂのドレイン−ソース間電流Ｉｄｓ２とはほぼ等しくなるために、移動度μの画素ごとのばらつきが補正される。
【００８０】
以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ１は移動度μの小さい画素Ｂの帰還量ΔＶ２に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉｄｓの減少量が大きくなる。
【００８１】
したがって、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓを映像信号の信号電圧Ｖｓｉｇ側に負帰還させることにより、移動度μの異なる画素のドレイン−ソース間電流Ｉｄｓの電流値が均一化される。その結果、移動度μの画素ごとのばらつきを補正することができる。
【００８２】
ここで、図２に示した画素（画素回路）２０において、閾値補正、移動度補正の有無による映像信号の信号電位（サンプリング電位）Ｖｓｉｇと駆動トランジスタ２２のドレイン・ソース間電流Ｉｄｓとの関係について図９を用いて説明する。
【００８３】
図９において、（Ａ）は閾値補正および移動度補正を共に行わない場合、（Ｂ）は移動度補正を行わず、閾値補正のみを行った場合、（Ｃ）は閾値補正および移動度補正を共に行った場合をそれぞれ示している。図９（Ａ）に示すように、閾値補正および移動度補正を共に行わない場合には、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因してドレイン・ソース間電流Ｉｄｓに画素Ａ，Ｂ間で大きな差が生じることになる。
【００８４】
これに対して、閾値補正のみを行った場合は、図９（Ｂ）に示すように、当該閾値補正によってドレイン−ソース間電流Ｉｄｓのばらつきをある程度低減できるものの、移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差は残る。
【００８５】
そして、閾値補正および移動度補正を共に行うことにより、図９（Ｃ）に示すように、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差をほぼ無くすことができるために、どの階調においても有機ＥＬ素子２１の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。
【００８６】
また、図２に示した画素２０は、閾値補正および移動度補正の各補正機能に加えて、先述したブートストラップ機能を備えていることで、次のような作用効果を得ることができる。
【００８７】
すなわち、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化し、これに伴って駆動トランジスタ２２のソース電位Ｖｓが変化したとしても、保持容量２４によるブートストラップ動作により、駆動トランジスタ２２のゲート−ソース間電位Ｖｇｓが一定に維持されるため、有機ＥＬ素子２１に流れる電流は変化しない。したがって、有機ＥＬ素子２１の発光輝度も一定に保たれるために、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化しても、それに伴う輝度劣化のない画像表示を実現できる。
【００８８】
（１Ｈ期間が短くなった場合の不具合）
ところで、近年、表示装置の高精細化が進み、多画素化に伴って１Ｈの期間が短くなる傾向にあり、１Ｈの期間が短くなると、先述したように、閾値補正期間として閾値電圧Ｖｔｈを検出するのに十分な時間を割り当てるのが難しくなる。閾値補正期間として十分な時間を確保できなければ、駆動トランジスタの閾値電圧Ｖｔｈの画素ごとのばらつきを確実に補正（キャンセル）できないことになる。
【００８９】
［本実施形態の特徴部分］
そこで、本実施形態では、映像信号の信号電圧Ｖｓｉｇの書き込みに先立って書き込む基準電圧Ｖｏｆｓを、映像信号の信号電圧Ｖｓｉｇの基準となる第１オフセット電圧Ｖｏｆｓ１に固定にするのではなく、閾値補正準備期間における初期化動作では、基準電圧Ｖｏｆｓを第１オフセット電圧Ｖｏｆｓ１と異なる第２オフセット電圧Ｖｏｆｓ２、具体的には第１オフセット電圧Ｖｏｆｓ１よりも高い第２オフセット電圧Ｖｏｆｓ２に設定して駆動トランジスタ２２のゲート電位Ｖｇを第２のオフセット電圧Ｖｏｆｓ２に初期化し、閾値補正期間に入って駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈに収束する前に基準電圧Ｖｏｆｓを第２オフセット電圧Ｖｏｆｓ２から第１オフセット電圧Ｖｏｆｓ１に切り替えることを特徴としている。
【００９０】
（水平駆動回路）
このような動作を実現するために、先述したように、水平駆動回路６０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧Ｖｓｉｇ、第１のオフセット電圧Ｖｏｆｓおよび第２オフセット電圧Ｖｏｆｓ２のいずれかを適宜選択し、信号線３３（３３−１〜３３−ｎ）を介して画素アレイ部３０の各画素２０に対して例えば行単位で書き込む構成を採っている。
【００９１】
図１０は、水平駆動回路６０の構成の一例を示す回路図である。図１０において、表示パネル７０上には画素アレイ部３０における画素２０の水平方向の配列（行方向）に沿って３本の信号伝送線６１，６２，６３が配線されている。これら信号伝送線６１，６２，６３には、表示パネル７０の外部に設けられた信号供給源（図示せず）から、映像信号の信号電圧Ｖｓｉｇ、第１オフセット電圧Ｖｏｆｓおよび第２オフセット電圧Ｖｏｆｓ２がそれぞれ供給される。
【００９２】
信号伝送線６１，６２，６３の各々と画素アレイ部３０の信号線３３（３３−１〜３３−ｎ）の間には選択スイッチ６４，６５，６６が接続されている。選択スイッチ６４，６５，６６は、例えば、ＣＭＯＳトランスミッションゲートによるアナログスイッチによって構成され、映像信号の信号電圧Ｖｓｉｇ、第１オフセット電圧Ｖｏｆｓおよび第２オフセット電圧Ｖｏｆｓ２をそれぞれ選択する。
【００９３】
映像信号の信号電圧Ｖｓｉｇを選択する選択スイッチ６４は、タイミング発生回路（図示せず）から制御線６７−１，６７−２を介して供給されるスイッチ制御信号ＴＥＳＴ，ｘＴＥＳＴによってオン／オフ制御が行なわれる。
【００９４】
第１オフセット電圧Ｖｏｆｓ１を選択する選択スイッチ６５は、上記タイミング発生回路から制御線６８−１，６８−２を介して供給されるスイッチ制御信号ＧＯＦＳ１，ｘＧＯＦＳ１によってオン／オフ制御が行なわれる。
【００９５】
第２オフセット電圧Ｖｏｆｓ２を選択する選択スイッチ６６は、上記タイミング発生回路から制御線６９−１，６９−２を介して供給されるスイッチ制御信号ＧＯＦＳ２，ｘＧＯＦＳ２によってオン／オフ制御が行なわれる。
【００９６】
図１１に、スイッチ制御信号ＴＥＳＴ，ＧＯＦＳ１，ＧＯＦＳ２のタイミング関係を、走査線電位（走査信号）ＷＳの変化、電源供給線電位ＤＳの変化、駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの各変化と共に示す。
【００９７】
上記構成の水平駆動回路６０において、スイッチ制御信号ＧＯＦＳ１は、閾値補正準備期間（ｔ１−ｔ３）において、走査線電位ＷＳが高電位側に遷移することによって書き込みトランジスタ２３が導通状態になる時刻ｔ２以前にアクティブ状態（高電位）になる。これにより、第２オフセット電圧Ｖｏｆｓ２が信号伝送線６３から選択スイッチ６６を介して信号線３３に供給される。
【００９８】
そして、時刻ｔ２で走査線電位ＷＳが高電位側に遷移し、書き込みトランジスタ２３が導通状態になることで、信号線３３の電位、即ち第２オフセット電圧Ｖｏｆｓ２が書き込みトランジスタ２３によってサンプリングされ、画素２０内に書き込まれる。これにより、閾値補正準備期間における初期化動作では、駆動トランジスタ２２のゲート電位Ｖｇが第１のオフセット電圧Ｖｏｆｓ１よりも高い第２オフセット電圧Ｖｏｆｓ２に初期化される。
【００９９】
なお、駆動トランジスタ２２のソース電位Ｖｓについては、先述したように、時刻ｔ１で電源供給線電位ＤＳが高電位Ｖｃｃｐから低電位Ｖｉｎｉに切り替わることで、駆動トランジスタ２２のソース電位Ｖｓが低電位Ｖｉｎｉに初期化された状態にある。
【０１００】
このように、駆動トランジスタ２２のゲート電位Ｖｇを第１のオフセット電圧Ｖｏｆｓ１よりも高い第２オフセット電圧Ｖｏｆｓ２に初期化することにより、駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓがＶｏｆｓ２−Ｖｉｎｉとなり、このゲート−ソース間電圧Ｖｇｓに応じた電流が駆動トランジスタ２２に流れることによってソース電位Ｖｓが上昇する。
【０１０１】
このとき、駆動トランジスタ２２のソース電位Ｖｓは、ゲート電位Ｖｇを第１のオフセット電圧Ｖｏｆｓ１に初期化する場合（図中、点線で示す）よりも急速に上昇する。具体的には、駆動トランジスタ２２のゲート電位Ｖｇを第１オフセット電圧Ｖｏｆｓ１に初期化したときはゲート−ソース間電圧ＶｇｓがＶｏｆｓ１−Ｖｉｎｉになるが、第２のオフセット電圧Ｖｏｆｓ２に初期化したときはゲート−ソース間電圧ＶｇｓがＶｏｆｓ２−Ｖｉｎｉになり、駆動トランジスタ２２に前者の場合よりも大きな電流が流れるため、ソース電位Ｖｓの立ち上がりの応答速度が速くなる。
【０１０２】
次に、閾値補正期間（ｔ３−ｔ４）に入った後、時刻１２でスイッチ制御信号ＧＯＦＳ１が非アクティブ状態（低電位）になると同時に、スイッチ制御信号ＧＯＦＳ２がアクティブ状態になる。これにより、第２オフセット電圧Ｖｏｆｓ２に代えて、それよりも低い第１オフセット電圧Ｖｏｆｓ１が信号伝送線６２から選択スイッチ６５を介して信号線３３に供給される。
【０１０３】
このとき、書き込みトランジスタ２３が導通状態にあるため、選択スイッチ６５によって信号線３３に供給された第１オフセット電圧Ｖｏｆｓ１が書き込みトランジスタ２３を介して画素２０内に書き込まれる。これにより、駆動トランジスタ２２のゲート電位Ｖｇが第１オフセット電圧Ｖｏｆｓ１に固定される。
【０１０４】
そして、駆動トランジスタ２２のゲート電位Ｖｇが第１オフセット電圧Ｖｏｆｓ１に固定された状態において、ソース電位Ｖｓが上昇し続けることで、やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓがその閾値電圧Ｖｔｈに収束し、当該閾値電圧Ｖｔｈに相当する電圧が保持容量２４に保持される。
【０１０５】
閾値補正期間が終了し、時刻ｔ１３でスイッチ制御信号ＧＯＦＳ２が非アクティブ状態になった後の動作については、先述した基本的な回路動作の場合と基本的に同じである。なお、スイッチ制御信号ＴＥＳＴは、時刻ｔ５でアクティブ状態になり、時刻ｔ８で非アクティブ状態になる。これにより、期間ｔ５−ｔ８において、映像信号の信号電圧Ｖｓｉｇが選択スイッチ６４を介して信号線３３に供給される。
【０１０６】
（本実施形態の作用効果）
上述したように、低電位Ｖｉｎｉが選択されている閾値補正準備期間において、書き込みトランジスタ２３が導通状態になる初期化動作では、基準電圧Ｖｏｆｓを第２オフセット電圧Ｖｏｆｓ２に設定して駆動トランジスタ２２のゲート電位Ｖｇを第２のオフセット電圧Ｖｏｆｓ２に初期化し、次いで、閾値補正期間に入って駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈに収束する前に基準電圧Ｖｏｆｓを第２オフセット電圧Ｖｏｆｓ２から第１オフセット電圧Ｖｏｆｓ１に切り替える駆動を行うことにより、次のような作用効果を得ることができる。
【０１０７】
すなわち、駆動トランジスタ２２のゲート電位Ｖｇを、映像信号の信号電圧Ｖｓｉｇの基準となる第１オフセット電圧Ｖｏｆｓ１と異なる第２オフセット電圧Ｖｏｆｓ２、具体的には第１オフセット電圧Ｖｏｆｓ１よりも高い第２オフセット電圧Ｖｏｆｓ２に初期化することにより、駆動トランジスタ２２のソース電位Ｖｓは、ゲート電位Ｖｇを第１オフセット電圧Ｖｏｆｓに初期化する場合よりも速い応答速度で立ち上がるために、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに収束するまでに要する時間を短縮できる。
【０１０８】
ここで、駆動トランジスタ２２のソース電位Ｖｓが立ち上がり際の応答速度は、第２オフセット電圧Ｖｏｆｓ２の電圧値（絶対値）によって決まる。したがって、第２オフセット電圧Ｖｏｆｓ２の電圧値が大きければ大きいほど、ソース電位Ｖｓの立ち上がりの応答速度が速くなるために、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが当該駆動トランジスタ２２の閾値電圧Ｖｔｈに収束するまでに要する時間をより短縮できることになる。
【０１０９】
ゲート−ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈに収束するまでに要する時間を短縮できるということは、閾値電圧Ｖｔｈを検出して保持容量２４に保持する動作が行われる閾値補正期間（ｔ３−ｔ４）を短縮できるということである。すなわち、駆動トランジスタ２２のゲート電位Ｖｇを第１のオフセット電圧Ｖｏｆｓに初期化する場合よりも短時間で閾値電圧Ｖｔｈを検出できるということである。
【０１１０】
このように、閾値補正（閾値検出）に要する時間を短縮できることにより、表示装置の高精細化が進むにつれて画素数が増え、それに伴って１Ｈの期間が短くなったとしても、当該１Ｈ期間内において駆動トランジスタ２２の閾値電圧Ｖｔｈを確実に検出できる。これにより、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきを確実に補正して良好な画質の表示画像を得ることができる。
［変形例］
【０１１１】
上記実施形態では、有機ＥＬ素子２１を駆動する駆動トランジスタ２２と、映像信号の信号電圧Ｖｓｉｇを書き込む書き込みトランジスタ２３と、書き込みトランジスタ２３によって書き込まれた映像信号の信号電圧Ｖｓｉｇを保持する保持容量２４と含む２Ｔｒ／１Ｃの画素構成の画素２０を有し、駆動トランジスタ２２のドレイン電極に与える電源供給線電位ＤＳを高電位Ｖｃｃｐと低電位Ｖｉｎｉで切り替えるとともに、信号線３３から基準電圧Ｖｏｆｓを選択的に書き込む構成の有機ＥＬ表示装置１０に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。
【０１１２】
すなわち、有機ＥＬ素子２１の電流駆動に先立って、適宜導通状態になることにより、駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓを基準電圧Ｖｏｆｓおよび低電位Ｖｉｎｉに初期化し、しかる後駆動トランジスタ２２の閾値電圧Ｖｔｈを検知し、この検知した閾値電圧Ｖｔｈを保持容量２４に保持するための動作をなすスイッチングトランジスタをさらに有する画素構成の有機ＥＬ表示装置に対しても、同様に適用することが可能である。
【０１１３】
また、上記実施形態では、画素回路２０の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。
【０１１４】
［適用例］
以上説明した本発明による表示装置は、一例として、図１２〜図１６に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【０１１５】
このように、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることにより、先述した実施形態の説明から明らかなように、本発明による表示装置は、駆動トランジスタの閾値電圧Ｖｔｈの画素ごとのばらつきを確実に補正できるために、各種の電子機器において、良質な画像表示を行うことができる利点がある。
【０１１６】
なお、本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部３０に透明なガラス等の対向部に貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。
【０１１７】
以下に、本発明が適用される電子機器の具体例について説明する。
【０１１８】
図１２は、本発明が適用されるテレビの外観を示す斜視図である。本適用例に係るテレビは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明による表示装置を用いることにより作成される。
【０１１９】
図１３は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明による表示装置を用いることにより作製される。
【０１２０】
図１４は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明による表示装置を用いることにより作製される。
【０１２１】
図１５は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明による表示装置を用いることにより作製される。
【０１２２】
図１６は、本発明が適用される携帯端末装置、例えば携帯電話機の外観を示す図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５として本発明による表示装置を用いることにより作製される。
【図面の簡単な説明】
【０１２３】
【図１】本発明の一実施形態に係る有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【図２】画素（画素回路）の具体的な構成例を示す回路図である。
【図３】画素の断面構造の一例を示す断面図である。
【図４】本発明の一実施形態に係る有機ＥＬ表示装置の基本的な回路動作の説明に供するタイミング波形図である。
【図５】基本的な回路動作の説明図（その１）である。
【図６】基本的な回路動作の説明図（その２）である。
【図７】駆動トランジスタの閾値電圧Ｖｔｈのばらつきに起因する課題の説明に供する特性図である。
【図８】駆動トランジスタの移動度μのばらつきに起因する課題の説明に供する特性図である。
【図９】閾値補正、移動度補正の有無による映像信号の信号電圧Ｖｓｉｇと駆動トランジスタのドレイン・ソース間電流Ｉｄｓとの関係の説明に供する特性図である。
【図１０】水平駆動回路の構成の一例を示す回路図である。
【図１１】本発明の一実施形態に係る有機ＥＬ表示装置の具体的な回路動作の説明に供するタイミング波形図である。
【図１２】本発明が適用されるテレビの外観を示す斜視図である。
【図１３】本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。
【図１４】本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。
【図１５】本発明が適用されるビデオカメラの外観を示す斜視図である。
【図１６】本発明が適用される携帯電話機の外観を示す図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【符号の説明】
【０１２４】
１０…有機ＥＬ表示装置、２０…画素（画素回路）、２１…有機ＥＬ素子、２２…駆動トランジスタ、２３…書き込みトランジスタ、２４…保持容量、３０…画素アレイ部、３１（３１−１〜３１−ｍ）…走査線、３２（３２−１〜３２−ｍ）…電源供給線、３３（３３−１〜３３−ｎ）…信号線、３４…共通電源供給線、４０…書き込み走査回路、５０…電源供給走査回路、６０…水平駆動回路、７０…表示パネル
【図１】
2008310128.tif 000003
【図２】
2008310128.tif 000004
【図３】
2008310128.tif 000005
【図４】
2008310128.tif 000006
【図５】
2008310128.tif 000007
【図６】
2008310128.tif 000008
【図７】
2008310128.tif 000009
【図８】
2008310128.tif 000010
【図９】
2008310128.tif 000011
【図１０】
2008310128.tif 000012
【図１１】
2008310128.tif 000013
【図１２】
2008310128.tif 000014
【図１３】
2008310128.tif 000015
【図１４】
2008310128.tif 000016
【図１５】
2008310128.tif 000017
【図１６】
2008310128.tif 000018