(57)【要約】【課題】残像の発生を低減させ得るプラズマディスプレイ装置及びその駆動方法を提供する。【解決手段】プラズマディスプレイ装置は、第１電極及び第２電極を備えるプラズマディスプレイパネル１００と、サステイン期間において、第１電極に対して連続した２個のサステイン信号を印加するとともに、第２電極に対して複数のサステイン信号を印加する駆動部１１０と、を備える。【選択図】図１
2008020879.tif 000002
【特許請求の範囲】
【請求項１】
第１電極及び第２電極を備えるプラズマディスプレイパネルと、
サステイン期間において、前記第１電極に対して連続した２個のサステイン信号を印加するとともに、前記第２電極に対して複数のサステイン信号を印加する駆動部と、を備えるプラズマディスプレイ装置。
【請求項２】
前記サステイン期間において、前記第１電極に印加するサステイン信号の個数と、前記第２電極に印加するサステイン信号の個数とは異なることを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項３】
前記駆動部は、
特定モードの場合、前記第１電極に印加するサステイン信号の個数と、前記第２電極に印加するサステイン信号の個数とを異なるようにすることを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項４】
前記特定モードは、実質的に同じ映像が、所定期間以上特定セルに表示されるモードであることを特徴とする請求項３に記載のプラズマディスプレイ装置。
【請求項５】
前記所定期間は、３０秒以上１０分以下であることを特徴とする請求項４に記載のプラズマディスプレイ装置。
【請求項６】
前記第１電極に印加される連続した２個のサステイン信号間の間隔は、前記第２電極に印加される連続した２個のサステイン信号間の間隔の１．５倍以上５倍以下であることを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項７】
前記第１電極はＹ電極であり、前記第２電極はＺ電極であることを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項８】
サステイン期間において、第１電極に第１サステイン信号を印加するステップと、
前記第１電極に前記第１サステイン信号を印加した後、第２電極に複数のサステイン信号を印加するステップと、
前記第２電極に複数のサステイン信号を印加した後、前記第１電極に前記第１サステイン信号と連続した第２サステイン信号を印加するステップと
を含むプラズマディスプレイ装置の駆動方法。
【請求項９】
前記第１サステイン信号と前記第２サステイン信号との間の間隔は、前記第２電極に印加される複数のサステイン信号のうち、連続した２個のサステイン信号間の間隔の１．５倍以上５倍以下であることを特徴とする請求項８に記載のプラズマディスプレイ装置の駆動方法。
【請求項１０】
前記サステイン期間において、前記第２電極に第３サステイン信号を印加するステップと、
前記第２電極に前記第３サステイン信号を印加した後、前記第１電極に複数のサステイン信号を印加するステップと、
前記第１電極に複数のサステイン信号を印加した後、前記第２電極に前記第３サステイン信号と連続した第４サステイン信号を印加するステップと、をさらに含む請求項８に記載のプラズマディスプレイ装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイ装置に関し、さらに詳細には、プラズマディスプレイ装置及びその駆動方法に関する。
【背景技術】
【０００２】
一般に、プラズマディスプレイ装置は、プラズマディスプレイパネルと、プラズマディスプレイパネルを駆動するための駆動部とを備える。
【０００３】
このようなプラズマディスプレイパネルには、隔壁で区画された放電セル内に蛍光体層が形成され、また複数の電極が形成される。
【０００４】
そして、駆動部は、電極を介して放電セルに駆動信号を印加する。
【０００５】
すると、放電セル内では、供給される駆動信号により放電が発生する。ここで、放電セル内で駆動信号により放電される際、放電セル内に充填されている放電ガスが真空紫外線（Ｖａｃｕｕｍ  Ｕｌｔｒａｖｉｏｌｅｔ  ｒａｙｓ）を発生し、このような真空紫外線が放電セル内に形成された蛍光体を発光させて、可視光を発生させる。
【０００６】
このような可視光により、プラズマディスプレイパネルの画面上に映像が表示される。一方、従来のプラズマディスプレイ装置では、画面上に映像が実現される時に残像が発生するという問題が発生する。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、上述の問題点に鑑みてなされたもので、その目的は、残像の発生を低減させ得るプラズマディスプレイ装置及びその駆動方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記の目的を達成すべく、本発明に係るプラズマディスプレイ装置は、第１電極及び第２電極を備えるプラズマディスプレイパネルと、サステイン期間において、前記第１電極に対して連続した２個のサステイン信号を印加するとともに、前記第２電極に対して複数のサステイン信号を印加する駆動部と、を備える。
【０００９】
また、本発明に係るプラズマディスプレイ装置の駆動方法は、サステイン期間において、第１電極に第１サステイン信号を印加するステップと、前記第１電極に前記第１サステイン信号を印加した後、第２電極に複数のサステイン信号を印加するステップと、前記第２電極に複数のサステイン信号を印加した後、前記第１電極に前記第１サステイン信号と連続した第２サステイン信号を印加するステップとを含む。
【発明の効果】
【００１０】
本発明によれば、残像の発生を防止するという効果がある。
【発明を実施するための最良の形態】
【００１１】
以下では、本発明の一実施の形態に係る具体的な実施の形態を、添付した図面を参照して説明する。
【００１２】
図１は、本発明の一実施の形態に係るプラズマディスプレイ装置の構成を説明するための図である。
【００１３】
図１に示すように、本発明の一実施の形態に係るプラズマディスプレイ装置は、プラズマディスプレイパネル１００及び駆動部１１０を備える。
【００１４】
駆動部１１０は、サステイン期間において、プラズマディスプレイパネル１００の第１電極及び第２電極にサステイン信号を印加し、また、第１電極に対して連続した２個のサステイン信号を印加するとともに、前記第２電極に対して複数のサステイン信号を印加する。
【００１５】
ここで、図１では、駆動部１１０が単一のボード（Ｂｏａｒｄ）から構成される場合のみを示しているが、本発明の一実施の形態に係るプラズマディスプレイ装置のうち、駆動部１１０は、プラズマディスプレイパネル１００に形成された電極に応じて、複数のボードで構成することもできる。
【００１６】
例えば、本発明の一実施の形態に係るプラズマディスプレイ装置に備えられるプラズマディスプレイパネル１００に互いに並置される第１電極、第２電極、及び、第１電極と第２電極に交差する第３電極が形成される場合に、駆動部１１０は、第１電極を駆動させる第１駆動部（図示せず）と、第２電極を駆動させる第２駆動部と、第３電極を駆動させる第３駆動部（図示せず）とに分離して構成することができる。
【００１７】
このような本発明の一実施の形態に係るプラズマディスプレイ装置の駆動部１１０の詳細は後述する。
【００１８】
ここで、プラズマディスプレイパネル１００の構造の一例を、図２Ａ〜図２Ｂに関連付けて詳細に説明すると、以下のとおりである。
【００１９】
図２Ａ〜図２Ｂは、本発明の一実施の形態に係るプラズマディスプレイ装置に備えられるプラズマディスプレイパネルの構造を説明するための図である。
【００２０】
まず、図２Ａに示すように、プラズマディスプレイパネル１００は、電極、すなわち、互いに並置される第１電極２０２と第２電極２０３が形成される前面基板２０１を備える前面パネル２００と、前述の第１電極２０２及び第２電極２０３が交差する電極の第３電極２１３が形成される後面基板２１１を備える後面パネル２１０とが合着して構成される。
【００２１】
ここで、前面基板２０１上に形成される電極の第１電極２０２と第２電極２０３は、放電空間、すなわち放電セルで放電を発生させ、また、放電セルの放電を維持する。
【００２２】
このような第１電極２０２と第２電極２０３が形成された前面基板２０１の上部には、第１電極２０２と第２電極２０３を覆うように誘電体層、好ましくは、上部誘電体層２０４が形成される。
【００２３】
このような、上部誘電体層２０４は、第１電極２０２及び第２電極２０３の放電電流を制限し、第１電極２０２と第２電極２０３との間を絶縁させる。
【００２４】
上部誘電体層２０４の上面には、放電を容易にするための保護層２０５が形成される。このような保護層２０５は、酸化マグネシウム（ＭｇＯ）などの材料を上部誘電体層２０４の上部に蒸着する方法などにより形成される。
【００２５】
後面基板２１１上に形成される電極の第３電極２１３は、放電セルにデータ信号を印加する電極である。
【００２６】
第３電極２１３が形成された後面基板２１１の上部には、第３電極２１３を覆うように誘電体層、好ましくは、下部誘電体層２１５が形成される。
【００２７】
下部誘電体層２１５は、第３電極２１３を絶縁させる。
【００２８】
下部誘電体層２１５の上部には、放電空間、すなわち、放電セルを区画するためのストライプタイプ、ウェルタイプ、デルタタイプ、蜂の巣タイプなどの隔壁２１２が形成される。
【００２９】
これにより、前面基板２０１と後面基板２１１との間で赤色（Ｒｅｄ：Ｒ）、緑色（Ｇｒｅｅｎ：Ｇ）、青色（Ｂｌｕｅ：Ｂ）などの放電セルが形成されることができる。
【００３０】
ここで、隔壁２１２により区画された放電セル内には、所定の放電ガスが充填され得る。
【００３１】
また、隔壁２１２により区画された放電セル内には、アドレス放電時に画像表示のための可視光を放出する蛍光体層２１４が形成される。例えば、赤色（Ｒｅｄ：Ｒ）、緑色（Ｇｒｅｅｎ：Ｇ）、青色（Ｂｌｕｅ：Ｂ）蛍光体層が形成される。
【００３２】
かかる構成のプラズマディスプレイパネルでは、第１電極２０２、第２電極２０３又は第３電極２１３のうち、少なくとも１つ以上の電極に駆動信号が供給されると、隔壁２１２により区画された放電セル内で放電が発生し得る。
【００３３】
その放電により、放電セル内に充填された放電ガスから真空紫外線が発生し、このような真空紫外線が放電セル内に形成された蛍光体層２１４に加えられる。すると、蛍光体層２１４から所定の可視光線が発生し、このように発生した可視光線が上部誘電体層２０４が形成された前面基板２０１を介して外部に放出され、これにより、前面基板２０１の外部面に所定の映像が表示される。
【００３４】
一方、この図２Ａでは、第１電極２０２及び第２電極２０３がそれぞれ１つの層からなる場合のみを図示したが、これとは異なり、第１電極２０２又は第２電極２０３のうち、１つ以上が複数の層から構成されていてもよい。この点について、図２Ｂを参照して説明すると、以下のとおりである。
【００３５】
図２Ｂに示すように、第１電極２０２と第２電極２０３は、それぞれ２個の層からなり得る。
【００３６】
図２Ｂでは、光透過率及び電気伝導率を考慮し、放電セル内から発生した光を外部に放出させ、かつ、駆動効率を確保する上で第１電極２０２と第２電極２０３は、不透明な銀（Ａｇ）材質のバス電極２０２ｂ、２０３ｂと透明な酸化インジウム錫（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ：ＩＴＯ）材質の透明電極２０２ａ、２０３ａとを備える場合について示されている。
【００３７】
このように、第１電極２０２と第２電極２０３が透明電極２０２ａ、２０３ａを備えるようにする理由は、放電セル内から発生した可視光をプラズマディスプレイパネルの外部に効果的に放出させるためである。
【００３８】
また、第１電極２０２と第２電極２０３がバス電極２０２ｂ、２０３ｂを備えるようにする理由は、第１電極２０２と第２電極２０３が透明電極２０２ａ、２０３ａのみを備えるとすると、透明電極２０２ａ、２０３ａの電気伝導率が相対的に低いことから駆動効率が減少するためである。バス電極２０２ｂ、２０３ｂは、駆動効率の減少を引き起こし得る透明電極２０２ａ、２０３ａの低電気伝導率を補償するために設けられる。
【００３９】
このように、第１電極２０２と第２電極２０３がバス電極２０２ｂ、２０３ｂを備える場合、バス電極２０２ｂ、２０３ｂによる外部光の反射を防止するために、透明電極２０２ａ、２０３ａとバス電極２０２ｂ、２０３ｂとの間にブラック層（Ｂｌａｃｋ  Ｌａｙｅｒ）２２０、２２１をさらに設けてもよい。
【００４０】
一方、上述の図２Ｂのような構造では、透明電極２０２ａ、２０３ａを省略してもよい。換言すれば、ＩＴＯ−Ｌｅｓｓの構成も可能である。
【００４１】
例えば、第１電極２０２と第２電極２０３は、図２Ｂにおいて透明電極２０２ａ、２０３ａが省略され、バス電極２０２ｂ、２０３ｂのみからなるようにしてもよい。すなわち、第１電極２０２と第２電極２０３は、バス電極２０２ｂ、２０３ｂの単一の層から構成することもできる。
【００４２】
以上の図２Ａ〜図２Ｂでは、本発明のプラズマディスプレイパネルの一例のみを図示し説明したものであって、本発明がこの図２Ａ〜図２Ｂのような構造のプラズマディスプレイパネルに限定されるものではない。
【００４３】
例えば、この図２Ａ〜図２Ｂのプラズマディスプレイパネルには、上部誘電体層２０４及び下部誘電体層２１５がそれぞれ１つの層である場合のみを示しているが、上部誘電体層２０４及び下部誘電体層２１５のうち、少なくともいずれかは、複数の層からなることもできる。
【００４４】
また、隔壁２１２による外部光の反射を防止するために、隔壁２１２の上部に外部光を吸収し得るブラック層（図示せず）をさらに形成するようにしてもよい。
【００４５】
このように、本発明の一実施の形態に係るプラズマディスプレイ装置に適用されるプラズマディスプレイパネルの構造は、多様に変更できる。
【００４６】
このようなプラズマディスプレイパネルを備える本発明の一実施の形態に係るプラズマディスプレイ装置の動作の一例について、添付した図３〜図４を関連付けて説明する。
【００４７】
図３は、本発明の一実施の形態に係るプラズマディスプレイ装置において、映像の階調を実現するためのフレームについて説明するための図である。
【００４８】
また、図４は、本発明の一実施の形態に係るプラズマディスプレイ装置の動作を説明するための図である。
【００４９】
まず、図３に示すように、本発明の一実施の形態に係るプラズマディスプレイ装置において、映像の階調（Ｇｒａｙ  Ｌｅｖｅｌ）を実現するためのフレームは、発光回数の異なる複数のサブフィールドに分けられる。
【００５０】
また、図示していないが、各サブフィールドは、再び全ての放電セルを初期化させるためのリセット期間（Ｒｅｓｅｔ  Ｐｅｒｉｏｄ）、放電される放電セルを選択するためのアドレス期間（Ａｄｄｒｅｓｓ  Ｐｅｒｉｏｄ）、及び放電回数に応じて階調を実現するサステイン期間（Ｓｕｓｔａｉｎ  Ｐｅｒｉｏｄ）を含む。
【００５１】
例えば、２５６階調で映像を表示しようとする場合に、１／６０秒に相当するフレーム期間（１６．６７ｍｓ）は、例えば、図３のように、８個のサブフィールドＳＦ１〜ＳＦ８を含み、８個のサブフィールドＳＦ１〜ＳＦ８それぞれは、リセット期間、アドレス期間及びサステイン期間を含む。
【００５２】
一方、サステイン期間において供給されるサステイン信号の個数を調節して、該当サブフィールドの階調加重値を設定し得る。すなわち、サステイン期間を利用して、各々のサブフィールドに所定の階調加重値を付与し得る。
【００５３】
例えば、第１サブフィールドの階調加重値を２０に設定し、第２サブフィールドの階調加重値を２１に設定する方法により、各サブフィールドの階調加重値が２ｎ（但し、ｎ＝０、１、２、３、４、５、６、７）の割合で増加するように、各サブフィールドの階調加重値を決定し得る。
【００５４】
このように、各サブフィールドにおいて階調加重値に応じて各サブフィールドのサステイン期間で供給されるサステイン信号の個数を調節することによって、多様な映像の階調を実現するようになる。
【００５５】
このような本発明の一実施の形態に係るプラズマディスプレイ装置は、１秒の映像を表示するために複数のフレームを使用する。例えば、１秒の映像を表示するために、６０個のフレームを使用する。
【００５６】
この図３では、１つのフレームが８個のサブフィールドからなる場合のみ図示したが、これとは異なり、１つのフレームをなすサブフィールドの個数は、多様に変更できる。
【００５７】
例えば、第１サブフィールドから第１２サブフィールドまでの１２個のサブフィールドで１つのフレームを構成することもでき、１０個のサブフィールドで１つのフレームを構成することもできる。
【００５８】
このような、フレームで映像の階調を実現するプラズマディスプレイ装置が実現する映像の画質は、フレームに含まれるサブフィールドの個数に応じて決定される。すなわち、フレームに含まれるサブフィールドが１２個の場合は、２１２種類の映像の階調を表現することができ、フレームに含まれるサブフィールドが８個の場合は、２８種類の映像の階調を実現できるようになる。
【００５９】
また、この図３では、１つのフレームで階調加重値の大きさが増加する順に応じてサブフィールドが配列されているが、これとは異なり、１つのフレームでサブフィールドが階調加重値が減少する順に配列するようにしてもよく、又は階調加重値に関係なく、サブフィールドが配列されるようにしてもよい。
【００６０】
次に、図４では、上述の図３のようなフレームに含まれた複数のサブフィールドの何れか１つのサブフィールドでの本発明の一実施の形態に係るプラズマディスプレイ装置の動作が示されている。
【００６１】
上述の、図１の符号１１０の駆動部は、リセット期間以前のプリ（Ｐｒｅ）リセット期間において、第１電極に第１下降ランプ（Ｒａｍｐ−Ｄｏｗｎ）信号を印加する。
【００６２】
また、駆動部１１０は、第１電極に第１下降ランプ信号が印加される間、第１下降ランプ信号と反対極性方向のプリ（Ｐｒｅ）サステイン信号を第２電極に印加する。
【００６３】
ここで、第１電極に印加される第１下降ランプ信号は、第１０電圧Ｖ１０まで徐々に下降することが好ましい。このような第１下降ランプ信号は、グラウンドレベルＧＮＤの電圧から徐々に下降することがさらに好ましい。
【００６４】
また、プリサステイン信号は、プリサステイン電圧Ｖｐｚを実質的に一定に維持することが好ましい。ここで、プリサステイン電圧Ｖｐｚは、以後のサステイン期間において印加されるサステイン信号ＳＵＳの電圧、すなわちサステイン電圧Ｖｓと実質的に等しい電圧であることが好ましい。
【００６５】
このように、プリリセット期間において第１電極に第１下降ランプ信号が印加され、これと共に第２電極にプリサステイン信号が印加されると、第１電極上に所定極性の壁電荷が蓄積され、第２電極上には、第１電極と反対極性の壁電荷が蓄積される。例えば、第１電極上には、正（＋）の壁電荷が蓄積され、第２電極上には、負（−）の壁電荷が蓄積される。
【００６６】
これにより、以後のリセット期間において充分な強度のセットアップ放電を発生させ得るようになり、結果として、初期化を十分に安定に行うことができるようになる。
【００６７】
また、放電セル内に壁電荷の量が不足した場合にも、充分な強度のセットアップ放電を発生させることができる。
【００６８】
なお、リセット期間において第１電極に印加される上昇ランプ信号（Ｒａｍｐ−Ｕｐ）の電圧がさらに小さくなっても、充分な強度のセットアップ放電を発生させ得るようになる。
【００６９】
以上で説明したプリリセット期間は、フレームの全てのサブフィールドにおいてリセット期間以前に設けるようにしてもよい。
【００７０】
また、駆動時間を確保するために、フレームのサブフィールドのうち、階調加重値が最小となる１個のサブフィールドにおいて、リセット期間以前にプリリセット期間を設けるか、又はフレームのサブフィールドのうち、２個又は３個のサブフィールドにおいてリセット期間以前にプリリセット期間を設けてもよい。
【００７１】
また、このようなプリリセット期間は、全てのサブフィールドで省略するようにしてもよい。
【００７２】
プリリセット期間以後、初期化のためのリセット期間のセットアップ（Ｓｅｔ−Ｕｐ）期間では、駆動部１１０は、第１電極に第１下降ランプ信号と反対極性方向の上昇ランプ（Ｒａｍｐ−Ｕｐ）信号を印加する。
【００７３】
ここで、上昇ランプ信号は、第２０電圧Ｖ２０から第３０電圧Ｖ３０まで第１傾きで徐々に上昇する第１上昇ランプ信号と、第３０電圧Ｖ３０から第４０電圧Ｖ４０まで第２傾きで上昇する第２上昇ランプ信号とを含む。
【００７４】
このようなセットアップ期間では、上昇ランプ信号により、放電セル内には弱い暗放電（Ｄａｒｋ  Ｄｉｓｃｈａｒｇｅ）、すなわちセットアップ放電がおきる。このセットアップ放電により、放電セル内には、ある程度の壁電荷が蓄積される。
【００７５】
ここで、第２上昇ランプ信号の第２傾きは、第１傾きより小さいことが好ましい。このように、第２傾きを第１傾きより小さくすると、セットアップ放電が発生するまでは、電圧を相対的に速く上昇させ、セットアップ放電が発生する間には、電圧を相対的に遅く上昇させる効果があり、セットアップ放電により発生する光の量を低減させることができる。
【００７６】
これにより、コントラスト特性を改善することができる。
【００７７】
セットアップ期間以後のセットダウン（Ｓｅｔ−Ｄｏｗｎ）期間では、駆動部１１０は、上昇ランプ信号以後に、このような上昇ランプ信号と反対極性方向の第２下降ランプ（Ｒａｍｐ−Ｄｏｗｎ）信号を第１電極に印加することができる。
【００７８】
ここで、第２下降ランプ信号は、第２０電圧Ｖ２０から第５０電圧Ｖ５０まで徐々に下降することが好ましい。
【００７９】
これにより、放電セル内で微弱な消去放電（Ｅｒａｓｅ  Ｄｉｓｃｈａｒｇｅ）、すなわちセットダウン放電が発生する。このセットダウン放電により、放電セル内には、アドレス放電を安定に起こす程度の壁電荷が均一に残留する。
【００８０】
一方、この図４とは異なり、上昇ランプ信号又は第２下降ランプ信号を他の形態に設定することもできるが、これについて、添付した図５Ａ〜図５Ｂを関連付けて説明すると、以下のとおりである。
【００８１】
図５Ａ〜図５Ｂは、上昇ランプ信号又は第２下降ランプ信号の他の形態について説明するための図である。
【００８２】
まず、図５Ａに示す上昇ランプ信号は、第３０電圧Ｖ３０までは急激に上昇した後、第３０電圧Ｖ３０から第４０電圧Ｖ４０まで徐々に上昇する形態である。
【００８３】
このように、上昇ランプ信号は、図４のように、２段階にわたって互いに異なる傾きで段階的に上昇することもでき、この図５Ａのように、１つの段階でのみ緩やかに上昇することもできる。すなわち、上昇ランプ信号は、多様な形態に変更することが可能である。
【００８４】
次に、図５Ｂに示す第２下降ランプ信号は、第３０電圧Ｖ３０から電圧が徐々に下降する形態である。
【００８５】
このように、第２下降ランプ信号は、電圧が下降する時点を異なるように変更することもできる。すなわち、第２下降ランプ信号は、多様な形態に変更することが可能である。
【００８６】
以上、図５Ａ〜図５Ｂについての説明を終了する。
【００８７】
一方、リセット期間以後のアドレス期間では、駆動部１１０は、第２下降ランプ信号の第５０電圧Ｖ５０より高い電圧を実質的に維持するスキャンバイアス信号を第１電極（Ｙ）に印加する。
【００８８】
また、スキャンバイアス信号からスキャン電圧ΔＶｙ分低いスキャン信号Ｓｃａｎを全ての第１電極Ｙ１〜Ｙｎに印加する。
【００８９】
例えば、複数の第１電極のうち、１番目の第１電極Ｙ１に１番目のスキャン信号（Ｓｃａｎ  １）を印加し、以後に２番目の第１電極Ｙ２に２番目のスキャン信号（Ｓｃａｎ  ２）を印加し、ｎ番目の第１電極Ｙｎには、ｎ番目のスキャン信号（Ｓｃａｎ  ｎ）を印加する。
【００９０】
このように、スキャン信号Ｓｃａｎを第１電極に印加するとき、これに対応するように、第３電極に対して、スキャン信号よりもデータ電圧の大きさΔＶｄ分高いデータ信号を印加する。
【００９１】
このようなスキャン信号Ｓｃａｎとデータ信号Ｄａｔａ信号が印加されるにつれて、スキャン信号Ｓｃａｎの電圧とデータ信号のデータ電圧Ｖｄとの間の電圧差と、リセット期間において生成された壁電荷による壁電圧とが加算され、データ信号の電圧Ｖｄが印加される放電セル内にはアドレス放電が発生する。
【００９２】
アドレス放電により選択された放電セル内には、以後のサステイン期間においてサステイン信号ＳＵＳが印加されるとき、サステイン放電を起こす程度の壁電荷が形成される。
【００９３】
ここで、駆動部１１０は、アドレス期間において第２電極の干渉によりアドレス放電が不安定になることを防止するために、第２電極にサステインバイアス信号を印加する。
【００９４】
ここで、サステインバイアス信号は、サステイン期間において印加されるサステイン信号の電圧よりは小さく、グラウンドレベルＧＮＤの電圧よりは大きいサステインバイアス電圧Ｖｚを実質的に一定に維持できる。
【００９５】
以後、駆動部１１０は、映像表示のためのサステイン期間では、第１電極又は第２電極のうちの何れか１つ以上にサステイン信号ＳＵＳを印加する。例えば、第１電極及び第２電極にサステイン信号ＳＵＳを交互に印加する。このようなサステイン信号ＳＵＳは、ΔＶｓ分の電圧の大きさを有する。
【００９６】
このようなサステイン信号ＳＵＳが印加されると、アドレス放電により選択された放電セルは、放電セル内の壁電圧とサステイン信号ＳＵＳのサステイン電圧Ｖｓとが加算されながら、サステイン信号ＳＵＳが印加されるとき、第１電極と第２電極との間にサステイン放電、すなわち、表示放電が起きるようになる。これにより、プラズマディスプレイパネル上に所定の映像が実現される。
【００９７】
ここで、サステイン期間において第１電極及び第２電極に印加されるサステイン信号についてさらに詳細に説明すると、以下のとおりである。
【００９８】
図６Ａ〜図６Ｃは、サステイン期間において第１電極及び第２電極に印加されるサステイン信号について、さらに詳細に説明するための図である。
【００９９】
まず、図６Ａは、第１電極に印加されるサステイン信号の個数と第２電極に印加されるサステイン信号の個数とが互いに異なる場合を示している。
【０１００】
例えば、図６Ａに示す例では、第１電極に印加されるサステイン信号の個数が計７個で、第２電極に印加されるサステイン信号の個数は、計６個である。
【０１０１】
この図６Ａでは、第１電極に印加されるサステイン信号の個数が第２電極に印加されるサステイン信号の個数より多い場合を示しているが、これとは異なり、第１電極に印加されるサステイン信号の個数が第２電極に印加されるサステイン信号の個数より少ないようにすることもできる。
【０１０２】
このように、第１電極に印加されるサステイン信号と第２電極に印加されるサステイン信号との個数を異なるようにする方法は、多様に設定することができる。
【０１０３】
次の図６Ｂのように、第１電極に連続した２個のサステイン信号ＳＵＳＹ１、ＳＵＳＹ２が印加される間、第２電極には、２個以上のサステイン信号ＳＵＳＺ１、ＳＵＳＺ２が連続して印加される方法により、第１電極と第２電極に印加されるサステイン信号の個数を異なるようにすることができる。
【０１０４】
すなわち、第１電極にＳＵＳＹ１サステイン信号が印加されてからＳＵＳＹ２サステイン信号が印加されるまでの期間において、第２電極には、ＳＵＳＺ１サステイン信号とＳＵＳＺ２サステイン信号が連続して印加される。
【０１０５】
図６Ｂに示した例は、第２電極に印加されるサステイン信号の個数が第１電極に印加されるサステイン信号の個数よりさらに多い場合である。ここで、第１電極に印加される２個のサステイン信号、すなわちＳＵＳＹ１サステイン信号とＳＵＳＹ２サステイン信号は、互いに隣接したサステイン信号である。
【０１０６】
ここで、第１電極にＳＵＳＹ１サステイン信号が印加されてからＳＵＳＹ２サステイン信号が印加されるまでの間隔は、第２電極にＳＵＳＺ１サステイン信号が印加されてからＳＵＳＺ２サステイン信号が印加されるまでの間隔の１．５倍以上５倍以下であることが好ましい。
【０１０７】
ここで、第１電極にＳＵＳＹ１サステイン信号が印加されてからＳＵＳＹ２サステイン信号が印加されるまでの間隔は、第２電極にＳＵＳＺ１サステイン信号が印加されてからＳＵＳＺ２サステイン信号が印加されるまでの間隔の５倍以下である理由は、次の通りである。すなわち、特定モードの持続時間が増加するにつれて壁電荷が固着し、壁電荷の分布が固定化されるが、このような壁電荷の固着を最大限取り除き、残像の発生を最大限抑制できるようにするためである。また、第２電極にＳＵＳＺ１サステイン信号が印加されてからＳＵＳＺ２サステイン信号が印加されるまでの間隔の１．５倍以上である理由は、輝度特性の低下を防止するためである。
【０１０８】
また、次の図６Ｃのように、第１電極に互いに隣接し連続した２個のサステイン信号ＳＵＳＹ１、ＳＵＳＹ２が印加される間、第２電極には、サステイン信号が省略されるようにした方法により、第１電極と第２電極に印加されるサステイン信号の個数を異なるようにすることもできる。
【０１０９】
すなわち、第１電極にＳＵＳＹ１サステイン信号が印加されてからＳＵＳＹ２サステイン信号が印加されるまでの期間において、第２電極には、サステイン信号を印加せずに省略するのである。
【０１１０】
言い換えれば、第２電極にＳＵＳＺ１サステイン信号が印加されてからＳＵＳＺ２サステイン信号が印加されるまでの期間において、第１電極には、ＳＵＳＹ１サステイン信号とＳＵＳＹ２サステイン信号とが連続して印加される。
【０１１１】
図６Ｃに示す例は、第１電極に印加されるサステイン信号の個数が、第２電極に印加されるサステイン信号の個数より多い場合である。
【０１１２】
ここで、第２電極にＳＵＳＺ１サステイン信号が印加されてからＳＵＳＺ２サステイン信号が印加されるまでの間隔は、第１電極にＳＵＳＹ１サステイン信号が印加されてからＳＵＳＹ２サステイン信号が印加されるまでの間隔の１．５倍以上５倍以下であることが好ましい。
【０１１３】
ここで、第２電極にＳＵＳＺ１サステイン信号が印加されてからＳＵＳＺ２サステイン信号が印加されるまでの間隔は、第１電極にＳＵＳＹ１サステイン信号が印加されてからＳＵＳＹ２サステイン信号が印加されるまでの間隔の５倍以下である理由は、次の通りである。すなわち、特定モードの持続時間が増加するにつれて壁電荷が固着し、壁電荷の分布が固定化されるが、このような壁電荷の固着を最大限取り除き、残像の発生を最大限抑制できるようにするためである。また、第１電極にＳＵＳＹ１サステイン信号が印加されてからＳＵＳＹ２サステイン信号が印加されるまでの間隔の１．５倍以上である理由は、輝度特性の低下を防止するためである。
【０１１４】
次に、第１電極に印加されるサステイン信号と第２電極に印加されるサステイン信号との個数を異なるようにするためのさらに詳細な方法について、図７Ａ〜図７Ｂに関連付けて説明する。
【０１１５】
図７Ａ〜図７Ｂは、第１電極と第２電極に印加されるサステイン信号の個数を互いに異なるようにする方法をさらに詳細に説明するための図である。
【０１１６】
まず、図７Ａには、上述の図６Ｃのように、第１電極に印加されるサステイン信号の個数を第２電極に印加されるサステイン信号の個数よりさらに多くする場合の一例が示されている。
【０１１７】
例えば、図７Ａの（ａ）のように、サステイン期間において、第１電極に第１サステイン信号ＳＵＳ１が印加され、以後第２電極に第２サステイン信号ＳＵＳ２が印加され、以後、再び第１電極に第３サステイン信号ＳＵＳ３が印加される場合を仮定する。
【０１１８】
このような場合、上述の図６Ｃのように、第１電極に印加されるサステイン信号の個数を第２電極に印加されるサステイン信号の個数より多くするために、図７Ａの（ｂ）のように、サステイン期間において第１電極に第１サステイン信号ＳＵＳ１が印加された後、第２サステイン信号ＳＵＳ２は省略し、次いで第１電極に第３サステイン信号ＳＵＳ３を印加すれば良い。
【０１１９】
すなわち、第２電極に印加される第２サステイン信号ＳＵＳ２を省略することによって、第１電極に印加されるサステイン信号の個数を、第２電極に印加されるサステイン信号の個数より多くすることができる。
【０１２０】
次に、図７Ｂには、上述の図６Ｂのように、第２電極に印加されるサステイン信号の個数を第１電極に印加されるサステイン信号の個数より多くする場合の一例が示されている。
【０１２１】
例えば、図７Ｂの（ａ）のように、サステイン期間において第２電極に第１サステイン信号ＳＵＳ１が印加され、以後第１電極に第２サステイン信号ＳＵＳ２が印加され、以後再び第２電極に第３サステイン信号ＳＵＳ３が印加される場合を仮定する。
【０１２２】
このような場合、上述の図６Ｂのように、第２電極に印加されるサステイン信号の個数を第１電極に印加されるサステイン信号の個数より多くするために、図７Ｂの（ｂ）のように、サステイン期間において第２電極に第１サステイン信号ＳＵＳ１が印加された後、第２サステイン信号ＳＵＳ２は省略し、次いで第２電極に第３サステイン信号ＳＵＳ３を印加すれば良い。
【０１２３】
すなわち、第１電極に印加される第２サステイン信号ＳＵＳ２を省略することによって、第２電極に印加されるサステイン信号の個数を、第１電極に印加されるサステイン信号の個数より多くすることができる。
【０１２４】
以上で説明したように、第１電極に印加されるサステイン信号の個数と第２電極に印加されるサステイン信号の個数を異なるようにすると、残像の発生を低減させることができる。この点ついて、図８Ａ〜図８Ｂに関連付けて説明する。
【０１２５】
図８Ａ〜図８Ｂは、第１電極に印加されるサステイン信号と第２電極に印加されるサステイン信号の個数を異なるようにする理由について説明するための図である。
【０１２６】
まず、図８Ａには、第１電極と第２電極に同じ個数のサステイン信号を印加する場合が示されている。
【０１２７】
例えば、図８Ａの（ａ）のように、画面８００上に「Ａ」という映像８１０が表示されると仮定する。
【０１２８】
このような場合に、第１電極と第２電極に同じ個数のサステイン信号が印加されると、画面８００上に表示される「Ａ」という映像８１０がオフ（Ｏｆｆ）しても、（ｂ）のように、以前に表示された「Ａ」という映像が薄く残っている残像が発生するようになる。これにより、実現される映像の画質が悪化する。
【０１２９】
次に、図８Ｂには、第１電極と第２電極に印加されるサステイン信号の個数が互いに異なる場合が示されている。
【０１３０】
例えば、図８Ｂの（ａ）のように、画面８２０上に「Ａ」という映像８３０が表示されると仮定する。ここで、上述の図７Ａの（ｂ）のように、第１電極に第１サステイン信号ＳＵＳ１が印加された後、第２サステイン信号ＳＵＳ２が省略され、次いで第１電極に第３サステイン信号ＳＵＳ３が印加されると仮定する。
【０１３１】
このような場合に、第１電極に印加される第１サステイン信号によりサステイン放電が発生した後、第２サステイン信号が省略されることにより、固着しやすい放電セル内において、壁電荷の分布形態が分散化する。
【０１３２】
これにより、画面８２０上に表示される「Ａ」という映像８３０がオフ（Ｏｆｆ）すると、図８Ｂの（ｂ）のように、以前に表示された「Ａ」という映像が残らず、完全に消される。すなわち、残像の発生が防止される。
【０１３３】
また、特定のモードにおいて、第１電極に印加されるサステイン信号の個数と第２電極に印加されるサステイン信号の個数とを互いに異なるようにする方法を適用することがさらに好ましい。
【０１３４】
すなわち、一般モードでは、第１電極に印加されるサステイン信号の個数と第２電極に印加されるサステイン信号の個数とを同じくし、特定モードでは、第１電極に印加されるサステイン信号の個数と第２電極に印加されるサステイン信号の個数とを異なるようにするのである。
【０１３５】
ここで、特定モードは、残像現象に対して厳しい条件下でのモードである。すなわち、残像が発生しやすい条件を有するモードが特定モードとして設定される。
【０１３６】
たとえば、特定モードは、実質的に同じ映像が所定期間以上特定セルに表示されるモードであり、セルは、画面上の特定領域において解析される。また、平均電力レベル（Ａｖｅｒａｇｅ  Ｐｏｗｅｒ  Ｌｅｖｅｌ：ＡＰＬ）が実質的に等しい映像が所定期間以上画面上に表示される場合が特定モードであってもよい。
【０１３７】
このような本発明の理解の便宜上、平均電力レベル及び特定モードの一例について、図９及び図１０Ａ〜図１０Ｂに関連付けて説明する。
【０１３８】
図９は、平均電力レベルについて詳細に説明するための図である。
【０１３９】
また、図１０Ａ〜図１０Ｂは、特定モードの一例について詳細に説明するための図である。
【０１４０】
まず、図９に示すように、平均電力レベルは、プラズマディスプレイパネル９００の放電セルのうち、オン（Ｏｎ）になる放電セルの個数に応じて決定される。すなわち、プラズマディスプレイパネル９００上において映像が表示される面積により決定される。
【０１４１】
ここで、平均電力レベル（ＡＰＬ）の値が増加するほど、階調あたりのサステインパルスの個数は減少し、平均電力レベル（ＡＰＬ）の値が減少するほど、階調あたりのサステインパルスの個数は増加する。
【０１４２】
例えば、図９の（ｂ）のように、プラズマディスプレイパネル９００の画面上において映像が表示される面積９２０が相対的に大きい場合、言い換えれば、プラズマディスプレイパネル９００に形成された複数の放電セルのうち、オン（Ｏｎ）になる放電セルの個数が相対的に多くの場合（このような場合は、ＡＰＬレベルは、相対的に大きい場合である）、映像表示に寄与する放電セルの個数が相対的に多いため、映像表示に寄与する放電セル各々に供給される単位階調当りのサステインパルスの個数を相対的に少なくすることにより、全体電力消費の量を少なくする。
【０１４３】
これとは異なり、図９（ａ）のように、プラズマディスプレイパネル９００の画面上において映像が表示される面積９１０が相対的に小さな場合、言い換えれば、プラズマディスプレイパネル９００に形成された複数の放電セルのうち、オンになる放電セルの個数が相対的に少ない場合（このような場合は、ＡＰＬレベルが相対的に小さな場合である）、映像表示に寄与する放電セルの個数が相対的に少ないため、映像表示に寄与する放電セル各々に供給される単位階調当りのサステインパルスの個数を相対的に多くする。
【０１４４】
これにより、映像が表示される部分の輝度を高めることによって、全体輝度を増加させながらも全体電力消費量の急激な増加を防止する。
【０１４５】
その一例として、図９に示す例では、平均電力レベルがａレベルの場合、これによる階調あたりのサステインパルスの個数はＮ個である。
【０１４６】
また、図９に示す例では、平均電力レベルが前述のａレベルより高いｂレベルの場合、これによる階調当りのサステインパルスの個数は、前述のＮ個よりは少ないＭ個である。
【０１４７】
このように、平均電力レベルに応じて、特定モードが設定される。
【０１４８】
次に、図１０Ａ〜図１０Ｂには、特定残像モードの一例について示されている。
【０１４９】
まず、図１０Ａでは、プラズマディスプレイパネル１０００上に「Ａ」という映像１０１０が表示されるときに、映像１０１０が表示される持続時間に応じて、第１電極と第２電極に印加されるサステイン信号の個数を異なるようにする特定モードに設定される。
【０１５０】
例えば、プラズマディスプレイパネル１０００上に「Ａ」という映像１０１０が所定期間、例えば４分以上持続する時点から特定モードが開始する。
【０１５１】
すなわち、特定モードは、同じ映像が特定セルに所定期間以上表示されるとき、言い換えれば、プラズマディスプレイパネル１０００上に実質的に同じ映像が所定期間以上持続的に表示されるときに設定される。
【０１５２】
また、上の図９で説明したような平均電力レベルが実質的に等しい映像が所定期間以上表示される場合に、特定モードに設定される。
【０１５３】
実質的に同じ映像が表示されているか否かは判断し難く、完全に同じ映像が連続して表示されることが事実上少ないという点を考慮すると、上述の図９で説明したような平均電力レベルに応じて特定モードの開始可否を決定するのが好ましい。
【０１５４】
ここで、実質的に平均電力レベルが等しい映像が持続的に表示される時間が短すぎる場合には、放電セル内で壁電荷の分布特性が固定化されない可能性が高く、これに対し、実質的に平均電力レベルが等しい映像が持続的に表示される時間が長すぎる場合には、放電セル内で壁電荷の分布特性が固定化され過ぎて、残像が発生する可能性が増加する。
【０１５５】
かかる観点から、実質的に同じ平均電力レベルの映像が持続的に表示されるか否かの判断の基準となる上記所定期間は、略３０秒以上１０分以下の範囲内で決定することが好ましい。
【０１５６】
次に、図１０Ｂには、特定モードを設定する他の方法が示されている。
【０１５７】
ここで、無信号（Ｎｏ  Ｓｉｇｎａｌ）モードも第１電極に印加されるサステイン信号の個数と第２電極に印加されるサステイン信号の個数とを異なるようにする特定モードに設定するようにしてもよい。この点について説明すると、以下のとおりである。
【０１５８】
例えば、外部から映像信号が入力されない場合に、すなわち映像信号がない場合に、画面上には、「信号無し」というＯＳＤ（Ｏｎ  Ｓｃｒｅｅｎ  Ｄｉｓｐｌａｙ）のみが表示され得る。
【０１５９】
このように、映像信号が入力されない無信号時に画面上に「信号無し」というＯＳＤが所定期間以上表示し続ける場合も、結果的には、平均電力レベルが実質的に等しい映像が所定期間以上表示される場合と実質的に等価である。
【０１６０】
したがって、このような無信号時のＯＳＤも、上述のように、残像を発生させる。これにより、このような無信号時にも、本発明のように、第１電極に印加されるサステイン信号の個数と第２電極に印加されるサステイン信号の個数とを異なるようにすることが好ましい。
【０１６１】
なお、特定モード時に第１電極と第２電極に印加されるサステイン信号の個数を異なるようにする場合に、特定モードの持続時間を考慮して、第１電極に印加されるサステイン信号の個数と第２電極に印加されるサステイン信号の個数との差を異なるように設定することが好ましい。
【０１６２】
この点について、図１１に関連付けて以下説明する。
【０１６３】
図１１は、特定モードの持続時間に応じて、サステイン信号の個数を調節する方法の一例について説明するための図である。
【０１６４】
図１１に示すように、サステイン期間において第１サステイン信号から第２０サステイン信号までの計２０個のサステイン信号が順次印加されると仮定する。
【０１６５】
ここで、一般モードでは、図１１の（ａ）のように、第１電極に第１、３、５、７、９、１１、１３、１５、１７、１９サステイン信号が印加され、第２電極には、第２、４、６、８、１０、１２、１４、１６、１８、２０サステイン信号が印加されると仮定する。
【０１６６】
このような状態で特定モードに移行すると、図１１の（ｂ）のように、第１電極に印加される第９サステイン信号と第１９サステイン信号が省略される。
【０１６７】
すなわち、（ａ）のような一般モードに比べて、（ｂ）のように特定モードに移行したときには、２０個のサステイン信号のうち、２個のサステイン信号が省略される。
【０１６８】
次に、特定モードが持続して、特定モードの持続時間が所定の第１期間、例えば４分以上になる場合に、（ｃ）のように、第１電極に印加される第５サステイン信号、第１１サステイン信号、及び第１７サステイン信号が省略される。
【０１６９】
すなわち、（ｂ）のように特定モードに移行した時点に比べて、（ｃ）のように、特定モードの持続時間が所定の第１期間、例えば４分以上になる場合に、２０個のサステイン信号のうち、３個のサステイン信号が省略される。
【０１７０】
次に、特定モードが持続して、特定モードの持続時間が所定の第２期間、例えば８分以上になる場合に、（ｄ）のように、第１電極に印加される第３サステイン信号、第７サステイン信号、第１１サステイン信号、第１５サステイン信号及び第１９サステイン信号が省略される。
【０１７１】
すなわち、（ｃ）のように、特定モードの持続時間が所定の第１期間、例えば４分以上になる場合に比べて、（ｄ）のように、特定モードの持続時間が所定の第２期間、例えば８分以上になる場合に、２０個のサステイン信号のうち、５個のサステイン信号が省略される。
【０１７２】
すなわち、特定モードの持続時間が増加するにつれて、省略されるサステイン信号の個数を増加させるのである。これは、特定モードの持続時間が増加すると、放電セル内での壁電荷の分布がさらに固定化されることにより、残像の発生がさらに増加し得るためである。
【０１７３】
一方、以上では、第１電極又は第２電極のうち、何れかの電極に印加されるサステイン信号のみを省略したが、これとは異なり、第１電極に印加されるサステイン信号のうちの何れか１つ以上のサステイン信号、及び、第２電極に印加されるサステイン信号のうちの何れか１つ以上のサステイン信号を共に省略することもできる。この場合について以下説明する。
【０１７４】
図１２は、第１電極に印加されるサステイン信号のうちの何れか１つ以上のサステイン信号と、第２電極に印加されるサステイン信号のうちの何れか１つ以上のサステイン信号とを共に省略する方法の一例を説明するための図である。
【０１７５】
図１２に示すように、サステイン期間において第１サステイン信号から第２０サステイン信号までの計２０個のサステイン信号が順次に印加されると仮定する。
【０１７６】
ここで、一般モードでは、図１２の（ａ）のように、第１電極に第１、３、５、７、９、１１、１３、１５、１７、１９サステイン信号が印加され、第２電極には、第２、４、６、８、１０、１２、１４、１６、１８、２０サステイン信号が印加されると仮定する。
【０１７７】
このような状態で特定モードに移行すると、図１２の（ｂ）のように、第１電極に印加される第３サステイン信号、第１３サステイン信号、及び第２電極に印加される第８サステイン信号と第１８サステイン信号が共に省略される。
【０１７８】
すなわち、（ａ）のような一般モードに比べて、（ｂ）のように特定モードに移行すると、第１電極に印加される１０個のサステイン信号のうち、２個のサステイン信号が省略され、これと共に、第２電極に印加される１０個のサステイン信号のうち、２個のサステイン信号が省略される。
【０１７９】
図１２に示すようなサステイン信号は、残像に対してさらに厳しい条件下で適用することが好ましい。
【０１８０】
次に、図１３は、２個以上のサステイン信号の連続的な省略について説明するための図である。
【０１８１】
図１３に示す例では、特定モードにおいて、（ａ）のように、第１電極に第１サステイン信号ＳＵＳ１を印加した後、第２サステイン信号ＳＵＳ２を省略した後、第１電極に再び第３サステイン信号ＳＵＳ３を印加し、以後に第２電極に第４サステイン信号を印加する。
【０１８２】
すなわち、第２電極に１つのサステイン信号を省略した後に、その次のサステイン信号を第２電極と異なる第１電極に印加している。
【０１８３】
これに対し、特定モードにおいて、（ｂ）のように、第１電極に第１サステイン信号ＳＵＳ１を印加した後、第２サステイン信号ＳＵＳ２と第３サステイン信号ＳＵＳ３を省略した後、第２電極に第４サステイン信号を印加することもできる。
【０１８４】
すなわち、第２電極に１つのサステイン信号を省略し、また第１電極に１つのサステイン信号を連続して省略した後、その次のサステイン信号を第２電極に印加するのである。
【０１８５】
このように、省略されるサステイン信号は、多様な方法で選択することができる。
【０１８６】
以上では、連続して省略されるサステイン信号の個数が２個である例について説明したが、これとは異なり、連続して省略されるサステイン信号の個数は、３個以上であってもよい。
【０１８７】
一方、以上では、第１電極と第２電極に交互にサステイン信号を印加する場合のみを説明した。これとは異なり、第１電極又は第２電極のうち、何れか１つの電極にのみサステイン信号が印加される場合をあり得る。この場合について説明すると、以下のとおりである。
【０１８８】
図１４は、サステイン信号のさらに他の形態について説明するための図である。
【０１８９】
図１４に示す例では、第１電極又は第２電極のうちの何れかの電極、例えば第１電極に正のサステイン信号と負のサステイン信号が交互に印加される場合が示されている。すなわち、第１電極に第１の正のサステイン信号（＋）ＳＵＳ１が印加され、以後、同じ第１電極に第１の負のサステイン信号（−）ＳＵＳ１が印加され、以後、同じ第１電極に第２の正のサステイン信号（＋）ＳＵＳ２が印加され、以後、同じ第１電極に第２の負のサステイン信号（−）ＳＵＳ２が印加されている。
【０１９０】
図１４に示すように、一方の電極に正のサステイン信号と負のサステイン信号が印加される間、他方の電極にはバイアス信号が印加されることが好ましい。
【０１９１】
ここで、バイアス信号は、グラウンドレベルＧＮＤの電圧を実質的に一定に維持することが好ましい。
【０１９２】
このように、サステイン信号ＳＵＳの形態は、多様に変更され得る。
【０１９３】
このように、サステイン期間において第１電極又は第２電極のうちの一方にのみサステイン信号を印加し、他方の電極にはバイアス信号を印加すると、駆動部の形態をさらに単純化することができる。この点を説明すると以下のとおりである。
【０１９４】
例えば、第１電極にサステイン信号を印加し、かつ、第２電極にサステイン信号を印加する場合には、第１電極にサステイン信号を印加するための回路が配置される駆動ボードと第２電極にサステイン信号を印加するための回路が配置される駆動ボードが各々必要となる。
【０１９５】
その一方で、図１４のように、第１電極又は第２電極のうちの一方の電極にのみサステイン信号を印加する場合には、第１電極又は第２電極のうちの何れか１つの電極にサステイン信号を印加するための回路が配置される単一の駆動ボードのみが備えられれば良い。
【０１９６】
これにより、駆動部の全体大きさを減らすことができ、これにより、製造単価を低減させることができるようになる。
【０１９７】
また、図１４のように、第１電極又は第２電極のうちの一方の電極にのみサステイン信号を印加する場合にも、複数のサステイン信号のうちの何れか１つ以上を省略することによって、残像の発生を低減させることができる。これについて説明すると、以下のとおりである。
【０１９８】
図１５は、図１４に示したサステイン信号による残像発生をさらに低減させるための方法の一例を説明するための図である。
【０１９９】
図１５に示す例では、（ａ）のような一般モードでは、第１電極に第１、２の正のサステイン信号（＋）ＳＵＳ１、（＋）ＳＵＳ２と、第１、２負のサステイン信号（−）ＳＵＳ１、（−）ＳＵＳ２とを印加する。
【０２００】
一方、（ｂ）のように、残像が発生し得る特定モード時には、例えば第１電極に第１の正のサステイン信号（＋）ＳＵＳ１を印加し、その後、第１の負のサステイン信号（−）ＳＵＳ１を省略する。次いで、第１電極に第２の正のサステイン信号（＋）ＳＵＳ２を印加した後、第１電極に第２の負のサステイン信号（−）ＳＵＳ２を印加する。
【０２０１】
かかる信号印加により、本発明の一実施の形態に係るプラズマディスプレイ装置は、残像の発生を防止するという効果がある。
【０２０２】
上記の実施の形態は、単に例示的なものであって、特許請求の範囲を制限するものとして解釈されるべきではない。たとえば、本発明は、他のタイプの装置にも容易に適用され得る。本開示内容に基づいて、本発明の当業者は、多くの代替例、変更例及び変形例を想到し得る。
【図面の簡単な説明】
【０２０３】
【図１】本発明の一実施の形態に係るプラズマディスプレイ装置の構成を説明するための図である。
【図２Ａ】本発明の一実施の形態に係るプラズマディスプレイ装置に備えられるプラズマディスプレイパネルの構造を説明するための図である。
【図２Ｂ】本発明の一実施の形態に係るプラズマディスプレイ装置に備えられるプラズマディスプレイパネルの構造を説明するための図である。
【図３】本発明の一実施の形態に係るプラズマディスプレイ装置において、映像の階調を実現するためのフレームについて説明するための図である。
【図４】本発明の一実施の形態に係るプラズマディスプレイ装置の動作を説明するための図である。
【図５Ａ】上昇ランプ信号又は第２下降ランプ信号のさらに他の形態について説明するための図である。
【図５Ｂ】上昇ランプ信号又は第２下降ランプ信号のさらに他の形態について説明するための図である。
【図６Ａ】サステイン期間において第１電極及び第２電極に印加されるサステイン信号についてさらに詳細に説明するための図である。
【図６Ｂ】サステイン期間において第１電極及び第２電極に印加されるサステイン信号についてさらに詳細に説明するための図である。
【図６Ｃ】サステイン期間において第１電極及び第２電極に印加されるサステイン信号についてさらに詳細に説明するための図である。
【図７Ａ】第１電極と第２電極に印加されるサステイン信号の個数を互いに異なるようにする方法をさらに詳細に説明するための図である。
【図７Ｂ】第１電極と第２電極に印加されるサステイン信号の個数を互いに異なるようにする方法をさらに詳細に説明するための図である。
【図８Ａ】第１電極に印加されるサステイン信号と第２電極に印加されるサステイン信号の個数を異なるようにする理由について説明するための図である。
【図８Ｂ】第１電極に印加されるサステイン信号と第２電極に印加されるサステイン信号の個数を異なるようにする理由について説明するための図である。
【図９】平均電力レベルについて詳細に説明するための図である。
【図１０Ａ】特定モードの一例について詳細に説明するための図である。
【図１０Ｂ】特定モードの一例について詳細に説明するための図である。
【図１１】特定モードの持続時間に応じてサステイン信号の個数を調節する方法の一例について説明するための図である。
【図１２】第１電極に印加されるサステイン信号のうちの何れか１つ以上と、第２電極に印加されるサステイン信号のうちの何れか１つ以上を共に省略する方法の一例を説明するための図である。
【図１３】２個以上のサステイン信号の連続的な省略について説明するための図である。
【図１４】サステイン信号のさらに他のタイプについて説明するための図である。
【図１５】図１４における残像発生を低減させる方法の一例を説明するための図である。
【図１】
2008020879.tif 000003
【図２Ａ】
2008020879.tif 000004
【図２Ｂ】
2008020879.tif 000005
【図３】
2008020879.tif 000006
【図４】
2008020879.tif 000007
【図５Ａ】
2008020879.tif 000008
【図５Ｂ】
2008020879.tif 000009
【図６Ａ】
2008020879.tif 000010
【図６Ｂ】
2008020879.tif 000011
【図６Ｃ】
2008020879.tif 000012
【図７Ａ】
2008020879.tif 000013
【図７Ｂ】
2008020879.tif 000014
【図８Ａ】
2008020879.tif 000015
【図８Ｂ】
2008020879.tif 000016
【図９】
2008020879.tif 000017
【図１０Ａ】
2008020879.tif 000018
【図１０Ｂ】
2008020879.tif 000019
【図１１】
2008020879.tif 000020
【図１２】
2008020879.tif 000021
【図１３】
2008020879.tif 000022
【図１４】
2008020879.tif 000023
【図１５】
2008020879.tif 000024