(57)【要約】【課題】  サーミスタ、抵抗及びコンデンサをそれぞれ薄膜で構成して１チップ化することにより、薄くて小型の高速熱応答性のある薄型複合素子を得る。【解決手段】 薄型複合素子１０は絶縁基板１１上に薄膜サーミスタ１２と薄膜抵抗１６と薄膜コンデンサ２１とが互いに離間して形成される。薄膜サーミスタ上に相対向する一対の櫛型電極１３，１４が形成され、薄膜コンデンサが下部電極１７と誘電体層１８と上部電極１９を有する。基板上に一方の櫛型電極１４と薄膜抵抗の一端と上部電極１９の一端とを接続層２２で互いに電気的に接続する。基板上に、他方の櫛型電極１３に電気的に接続する第１引出電極２３が、薄膜抵抗の他端に電気的に接続する第２引出電極２４がそれぞれ形成される。下部電極、第１及び第２引出電極における引出線を接続するためのパッド部１７ｃ,２３ｃ,２４ｃを除いた基板上のすべての素子が保護膜２６で被覆される。【選択図】  図１
2008270447.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上に薄膜サーミスタと薄膜抵抗と薄膜コンデンサとが互いに離間して形成され、
前記薄膜サーミスタ上に相対向する一対の櫛型電極が形成され、
前記薄膜コンデンサが前記基板上に形成された下部電極と前記下部電極上に形成された誘電体層と前記誘電体層上に形成された上部電極とにより構成され、
前記基板上に前記一対の櫛型電極の一方と前記薄膜抵抗の一端と前記上部電極又は下部電極の一端とを互いに電気的に接続するように接続層が形成され、
前記基板上に前記一対の櫛型電極の他方に電気的に接続するように第１引出電極が形成され、
前記基板上に前記薄膜抵抗の他端に電気的に接続するように第２引出電極が形成され、
前記下部電極又は上部電極、前記第１引出電極及び前記第２引出電極における引出線を接続するためのパッド部を除いた前記基板上のすべての素子を被覆するように保護膜が形成された
ことを特徴とする薄型複合素子。
【請求項２】
絶縁基板が、セラミック基板、ガラス基板又は基板上面に絶縁膜を有するシリコン基板である請求項１記載の薄型複合素子。
【請求項３】
絶縁基板が基板上面に絶縁膜を有するシリコン基板であって、薄膜サーミスタの下方に前記絶縁膜を残して前記シリコン基板の空洞又は凹部が形成された請求項１又は２記載の薄型複合素子。
【請求項４】
下部電極、接続層、第１引出電極及び第２引出電極が、絶縁基板上に成膜された接合層と前記接合層上に前記接合層と同形同大に成膜された導電層とによりそれぞれ構成された請求項１ないし３いずれか１項に記載の薄型複合素子。
【請求項５】
絶縁基板上に薄膜サーミスタと薄膜抵抗と薄膜コンデンサ用下部電極とが互いに離間して形成され、
前記薄膜サーミスタ上に相対向する一対の櫛型電極が形成され、
前記基板上に前記一対の櫛型電極の一方と前記薄膜抵抗の一端と前記下部電極の一端とを互いに電気的に接続するように接続層が形成され、
前記基板上に前記一対の櫛型電極の他方に電気的に接続するように第３引出電極が形成され、
前記基板上に前記薄膜抵抗の他端に電気的に接続するように第４引出電極が形成され、
前記第３及び第４引出電極における引出線を接続するためのパッド部を除いた前記基板上のすべての素子を被覆するようにＳｉＯ2からなる保護膜が形成され、
前記保護膜を介して前記下部電極上に薄膜コンデンサ用上部電極が形成され、
前記下部電極と前記保護膜と前記上部電極により薄膜コンデンサを構成したことを特徴とする薄型複合素子。
【請求項６】
絶縁基板が、セラミック基板、ガラス基板又は基板上面に絶縁膜を有するシリコン基板である請求項５記載の薄型複合素子。
【請求項７】
絶縁基板が基板上面に絶縁膜を有するシリコン基板であって、薄膜サーミスタの下方に前記絶縁膜を残して前記シリコン基板の空洞又は凹部が形成された請求項５又は６記載の薄型複合素子。
【請求項８】
下部電極、接続層、第３引出電極及び第４引出電極が、絶縁基板上に成膜された接合層と前記接合層上に前記接合層と同形同大に成膜された導電層とによりそれぞれ構成された請求項５ないし７いずれか１項に記載の薄型複合素子。
【請求項９】
絶縁基板上に所定のパターンで薄膜コンデンサ用下部電極を形成する工程と、
前記下部電極の上に誘電体層を形成する工程と、
前記基板上に前記下部電極とは別に所定のパターンで薄膜サーミスタを形成する工程と、
前記基板上に前記下部電極及び前記薄膜サーミスタとは別に所定のパターンで薄膜抵抗を形成する工程と、
前記薄膜サーミスタ上に相対向する一対の櫛型電極を形成するとともに前記誘電体層上に薄膜コンデンサ用上部電極を形成する工程と、
前記基板上に前記一対の櫛型電極の一方と前記薄膜抵抗の一端と前記上部電極又は下部電極の一端とを互いに電気的に接続するように接続層を形成する工程と、
前記基板上に前記一対の櫛型電極の他方に電気的に接続するように第１引出電極を形成する工程と、
前記基板上に前記薄膜抵抗の他端に電気的に接続するように第２引出電極を形成する工程と、
前記下部電極又は上部電極、前記第１引出電極及び前記第２引出電極における引出線を接続するためのパッド部を除いた前記基板上のすべての素子を被覆するように保護膜を形成する工程と
を含む薄型複合素子の製造方法。
【請求項１０】
絶縁基板が、セラミック基板、ガラス基板又は基板上面に絶縁膜を有するシリコン基板である請求項９記載の薄型複合素子の製造方法。
【請求項１１】
絶縁基板が基板上面に絶縁膜を有するシリコン基板であって、薄膜サーミスタの下方に前記絶縁膜をエッチングストッパとしてエッチングにより前記シリコン基板の空洞又は凹部を形成する請求項９又は１０記載の薄型複合素子の製造方法。
【請求項１２】
下部電極、接続層、第１引出電極及び第２引出電極が、絶縁基板上に接合層を成膜した後、前記接合層上に前記接合層と同形同大に導電層を成膜することにより構成される請求項９ないし１１いずれか１項に記載の薄型複合素子の製造方法。
【請求項１３】
絶縁基板上に所定のパターンで薄膜サーミスタを形成する工程と、
前記基板上に所定のパターンで前記薄膜サーミスタとは別に薄膜抵抗を形成する工程と、
前記薄膜サーミスタ上に相対向する一対の櫛型電極を形成する工程と、
前記基板上に前記一対の櫛型電極の一方と前記薄膜抵抗の一端とを互いに電気的に接続するように接続層を形成する工程と、
前記基板上に前記一対の櫛型電極の他方に電気的に接続するように第３引出電極を形成する工程と、
前記基板上に前記薄膜抵抗の他端に電気的に接続するように第４引出電極を形成する工程と、
前記基板上に前記接続層に電気的に接続するように薄膜コンデンサ用下部電極を形成する工程と、
前記第３及び第４引出電極における引出線を接続するためのパッド部を除いた前記基板上のすべての素子を被覆するようにＳｉＯ2からなる保護膜を形成する工程と、
前記保護膜を介して前記下部電極上に薄膜コンデンサ用上部電極を形成する工程とを含む薄型複合素子の製造方法。
【請求項１４】
絶縁基板が、セラミック基板、ガラス基板又は基板上面に絶縁膜を有するシリコン基板である請求項１３記載の薄型複合素子の製造方法。
【請求項１５】
絶縁基板が基板上面に絶縁膜を有するシリコン基板であって、薄膜サーミスタの下方に前記絶縁膜をエッチングストッパとしてエッチングにより前記シリコン基板の空洞又は凹部を形成する請求項１３又は１４記載の薄型複合素子の製造方法。
【請求項１６】
下部電極、接続層、第３引出電極及び第４引出電極が、絶縁基板上に接合層を成膜した後、前記接合層上に前記接合層と同形同大に導電層を成膜することにより構成される請求項１３ないし１５いずれか１項に記載の薄型複合素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜サーミスタと薄膜抵抗体と薄膜コンデンサを有する薄型複合素子及びその製造方法に関するものである。
【背景技術】
【０００２】
従来、サーミスタと抵抗とコンデンサを含む回路として、発振形測温回路が開示されている（例えば、特許文献１参照。）。この発振形測温回路では、直流電源に抵抗とコンデンサを直列接続し、これら抵抗とコンデンサの時定数に対応した周期でこのコンデンサを充放電させる弛緩発振回路を構成し、かつ上記抵抗として測温用のサーミスタと基準抵抗とを交互に切換接続するスイッチング手段を設け、上記サーミスタ接続時の発振周波数と上記基準抵抗接続時の発振周波数とを比較することにより上記サーミスタの温度を求めている。この発振形測温回路では、サーミスタの両端接続点と直流電源の両端ラインとの間にそれぞれサージ吸収用のツエナーダイオードを逆方向に接続したことを特徴とする。この発明の発振形測温回路によれば、サーミスタの両端いずれのリード線に正負いずれのサージ電圧が誘起されても、ツエナーダイオードを通じて直流電源側にサージ電圧が吸収され、内部回路に直接的に伝わらないので、従来のような誤動作や素子破壊が生じなくなり、回路の信頼性が大いに向上する。しかし、このような発振形測温回路では、サーミスタ、抵抗、コンデンサ等の個々の電子部品を複数個用いて回路が構成され、これらの部品を同一基板上に実装するときには、必然的に実装面積が増大し、回路の小型化を進める上で大きな制約となっていた。
【０００３】
この点を改良した構造的に特徴のある素子として、サーミスタと抵抗を直列に接続し、これらのサーミスタと抵抗に対してコンデンサを並列接続した回路と等価な特性を１チップで実現した複合素子が開示されている（例えば、特許文献２参照。）。この複合素子を利用すれば、サーミスタ、抵抗及びコンデンサより構成している温度補償回路等、電子回路の小型化が可能となる。特に、小型化ニーズの強い温度補償型水晶発振器等の温度補償用回路として有用な複合素子を実現できる。
【特許文献１】特開昭６１−６８５２６（特許請求の範囲、作用、発明の効果）
【特許文献２】特開平１１−３０７３１８（［０００４］、［０００６］）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献２に示される複合素子は単一のチップにサーミスタ、抵抗及びコンデンサを構成できるため、回路の小型化が図れる特長があるけれども、この複合素子では、サーミスタ素体の一方の面上に抵抗体層を設け、その他方の面上に誘電体層を設けるバルク構造によって、抵抗体とコンデンサとサーミスタの３つの部品を複合しているため、サーミスタの熱容量が大きく、熱応答性が低い欠点があった。
【０００５】
本発明の目的は、サーミスタ、抵抗及びコンデンサをそれぞれ薄膜で構成して１チップ化することにより、薄くて小型の高速熱応答性のある薄型複合素子及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本願請求項１に係る発明は、図１及び図２に示すように、絶縁基板１１上に薄膜サーミスタ１２と薄膜抵抗１６と薄膜コンデンサ２１とが互いに離間して形成され、薄膜サーミスタ１２上に相対向する一対の櫛型電極１３，１４が形成され、薄膜コンデンサ２１が基板１１上に形成された下部電極１７とこの下部電極上に形成された誘電体層１８とこの誘電体層上に形成された上部電極１９とにより構成され、基板１１上に一対の櫛型電極の一方１４と薄膜抵抗１６の一端と上部電極１９又は下部電極の一端とを互いに電気的に接続するように接続層２２が形成され、基板１１上に一対の櫛型電極の他方１３に電気的に接続するように第１引出電極２３が形成され、基板１１上に薄膜抵抗１６の他端に電気的に接続するように第２引出電極２４が形成され、下部電極１７又は上部電極、第１引出電極２３及び第２引出電極２４における引出線を接続するためのパッド部１７ｃ,２３ｃ,２４ｃを除いた基板上のすべての素子１２，１３，１４，１６，１８，１９，２２を被覆するように保護膜２６が形成されたことを特徴とする薄型複合素子１０である。
【０００７】
本願請求項５に係る発明は、図７及び図８に示すように、絶縁基板３１上に薄膜サーミスタ３２と薄膜抵抗３６と薄膜コンデンサ用下部電極４１とが互いに離間して形成され、薄膜サーミスタ３２上に相対向する一対の櫛型電極３３，３４が形成され、基板３１上に一対の櫛型電極の一方３４と薄膜抵抗３６の一端と下部電極４１の一端とを互いに電気的に接続するように接続層３７が形成され、基板３１上に一対の櫛型電極の他方３３に電気的に接続するように第３引出電極３８が形成され、基板３１上に薄膜抵抗３６の他端に電気的に接続するように第４引出電極３９が形成され、第３及び第４引出電極３８，３９における引出線を接続するためのパッド部３８ｃ,３９ｃを除いた基板上のすべての素子３２，３３，３４，３６，３７，４１を被覆するようにＳｉＯ2からなる保護膜４２が形成され、この保護膜４２を介して下部電極４１上に薄膜コンデンサ用上部電極４３が形成され、下部電極４１と保護膜４２と上部電極４３により薄膜コンデンサ４４（図８）を構成したことを特徴とする薄型複合素子３０である。
【０００８】
本願請求項９に係る発明は、図１、図２及び図４に示すように、絶縁基板１１上に所定のパターンで薄膜コンデンサ用下部電極１７を形成する工程と、この下部電極１７の上に誘電体層１８を形成する工程と、基板１１上に下部電極１７とは別に所定のパターンで薄膜サーミスタ１２を形成する工程と、基板１１上に下部電極１７及び薄膜サーミスタ１２とは別に所定のパターンで薄膜抵抗１６を形成する工程と、薄膜サーミスタ１２上に相対向する一対の櫛型電極１３,１４を形成するとともに誘電体層１８上薄膜コンデンサ用上部電極１９を形成する工程と、基板１１上に一対の櫛型電極の一方１４と薄膜抵抗１６の一端と上部電極１９又は下部電極の一端とを互いに電気的に接続するように接続層２２を形成する工程と、基板１１上に一対の櫛型電極の他方１３に電気的に接続するように第１引出電極２３を形成する工程と、基板１１上に薄膜抵抗１６の他端に電気的に接続するように第２引出電極２４を形成する工程と、下部電極１７又は上部電極、第１引出電極２３及び第２引出電極２４における引出線を接続するためのパッド部１７ｃ,２３ｃ,２４ｃを除いた基板上のすべての素子１２，１３，１４，１６，１８，１９，２２を被覆するように保護膜２６を形成する工程とを含む薄型複合素子１０の製造方法である。
【０００９】
本願請求項１３に係る発明は、図７、図８及び図９に示すように、絶縁基板３１上に所定のパターンで薄膜サーミスタ３２を形成する工程と、基板３１上に所定のパターンで薄膜サーミスタ３２とは別に薄膜抵抗３６を形成する工程と、薄膜サーミスタ３２上に相対向する一対の櫛型電極３３,３４を形成する工程と、基板３１上に一対の櫛型電極の一方３４と薄膜抵抗３６の一端とを互いに電気的に接続するように接続層３７を形成する工程と、基板３１上に一対の櫛型電極の他方３３に電気的に接続するように第３引出電極３８を形成する工程と、基板３１上に薄膜抵抗３６の他端に電気的に接続するように第４引出電極３９を形成する工程と、基板３１上に接続層３７に電気的に接続するように薄膜コンデンサ用下部電極４１を形成する工程と、第３及び第４引出電極３８,３９における引出線を接続するためのパッド部３８ｃ,３９ｃを除いた基板上のすべての素子３２，３３，３４，３６，３７，４１を被覆するようにＳｉＯ2からなる保護膜４２を形成する工程と、保護膜４２を介して下部電極４１上に薄膜コンデンサ用上部電極４３を形成する工程とを含む薄型複合素子３０の製造方法である。
【００１０】
本願請求項３又は７に係る発明は、請求項１又は５に係る発明であって、絶縁基板１１,３１が基板上面に絶縁膜１１ｂ,３１ｂを有するシリコン基板１１ａ,３１ａであって、薄膜サーミスタ１２,３２の下方に絶縁膜１１ｂ,３１ｂを残してシリコン基板１１ａ,３１ａの空洞又は凹部１１ｃ,３１ｃが形成された薄型複合素子１０,３０である。
【００１１】
本願請求項１１又は１５に係る発明は、請求項９又は１３に係る発明であって、絶縁基板１１，３１が基板上面に絶縁膜１１ｂ,３１ｂを有するシリコン基板１１ａ,３１ａであって、薄膜サーミスタ１２,３２の下方に絶縁膜１１ｂ,３１ｂをエッチングストッパとしてエッチングによりシリコン基板１１ａ,３１ａの空洞又は凹部１１ｃ,３１ｃを形成する薄型複合素子１０,３０の製造方法である。
【発明の効果】
【００１２】
本願請求項１又は５に係る薄型複合素子では、サーミスタ、抵抗及びコンデンサがそれぞれ薄膜であって、同一の基板上に設けられるため、複合素子を１チップ化するとともに薄型にすることができ、この複合素子は熱容量が小さくなり、高速熱応答性が高い。またこの薄型複合素子は、図３に示すように、サーミスタ１２、抵抗１６及びコンデンサ２１と電極１７，２３，２４を備えた発振形測温回路を形成する。更に引出線を接続するためのパッド部を除いた基板上のすべての素子を保護膜で被覆するため、サーミスタが直接外部雰囲気に触れない。これにより複合素子が使用される雰囲気の湿度の影響を受けにくく、耐湿性に優れる。
【００１３】
また本願請求項９又は１３に係る薄型複合素子の製造方法によれば、上記特長のある薄型複合素子を製造できる。
【００１４】
また本願請求項３又は７に係る薄型複合素子は薄膜サーミスタの下方に絶縁膜を残してシリコン基板の空洞又は凹部が形成されるため、薄膜サーミスタがメンブレン構造になり、高速熱応答性が更に高くなる。
【００１５】
更に本願請求項１１又は１５に係る薄型複合素子の製造方法では、シリコン基板上の絶縁膜をエッチングストッパとして、エッチングによりシリコン基板に空洞又は凹部を容易に形成することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明を実施するための最良の実施の形態について説明する。
【００１７】
＜第１の実施の形態＞
図１及び図２に示すように、本発明の第１実施形態の薄型複合素子１０は、絶縁基板１１上に薄膜サーミスタ１２と一対の櫛型電極１３，１４と薄膜抵抗１６と薄膜コンデンサ２１と接続層２２と第１引出電極２３と第２引出電極２４と保護膜２６を備える。薄膜サーミスタ１２と薄膜抵抗１６と薄膜コンデンサ２１とは基板上に互いに離間して形成される。絶縁基板１１としては、シリコン基板１１ａとこの基板上面に形成された絶縁膜１１ｂとを有するものが例示される。絶縁膜付きシリコン基板１１は、後述する空洞又は凹部（図５及び図６参照）を絶縁膜の下にエッチングにより形成し易いため、好ましい。その他の絶縁基板としては、ガラス基板、セラミック基板等が挙げられる。基板は厚さ０．１〜０．５ｍｍの範囲から決められる。絶縁膜付きシリコン基板は、シリコン基板を熱酸化することにより、またシリコン基板表面に化学気相成長法により、基板表面に厚さ１００〜１０００ｎｍのＳｉＯ2膜を有するように形成される。
【００１８】
薄膜サーミスタ１２は、Ｍｎ−Ｃｏ系複合金属酸化物(ＭｎxＣｏ1-x)3Ｏ4（但し０．３≦ｘ≦０．６）、又はＭｎ−Ｃｏ系複合金属酸化物にＮｉ、Ｆｅ、Ｃｕ及びＡｌからなる群より選ばれた少なくとも１種を含む複合金属酸化物（例えば、(ＭｎxＣｏyＦｅ1-x-y)3Ｏ4（但し０．２≦ｘ≦０．６、０．０２≦ｙ≦０．６５）からなる複合金属酸化物である。この複合金属酸化物はスピネル型結晶構造を有し、膜厚方向に延在する柱状結晶構造を有している。Ｍｎ、Ｃｏ、Ｎｉ、Ｆｅ、Ｃｕ、Ａｌ等の組成比はサーミスタの所望の特性に応じて決められる。この薄膜サーミスタ１２の厚さは所望の特性に応じて１００〜１０００ｎｍの範囲から決められる。薄膜抵抗はＮｉ−Ｃｒ系合金からなる。この実施の形態では、薄膜抵抗は所望の抵抗値を得るために抵抗線を折り畳んだような形状に成膜される。
【００１９】
薄膜コンデンサ２１は絶縁基板１１上に形成された下部電極１７とこの下部電極より小面積で下部電極上に形成された誘電体層１８とこの誘電体層より小面積で誘電体層上に形成された上部電極１９とにより構成される。即ち、下部電極における引出線を接続するためのパッド部１７ｃを形成するために下部電極１７の一部が誘電体層及び上部電極を積層した後も露出する。この誘電体層１８は(Ｂａ1-xＳｒx)ＴｉＯ3（但し０≦ｘ≦１．０）からなる複合酸化物であって、ペロブスカイト型構造を有する。誘電体層の厚さは所望の特性に応じて１００〜１０００ｎｍの範囲から決められる。
【００２０】
一対の櫛型電極１３，１４は、薄膜サーミスタ１２上に成膜されたＣｒ、Ｔｉ等の接合層１３ａ，１４ａと、この接合層上に接合層と同形同大に成膜されたＡｕ、Ｐｔ等の導電層１３ｂ，１４ｂとにより構成される。また薄膜コンデンサ用下部電極１７及び上部電極１９は、絶縁基板及び誘電体層上にそれぞれ成膜されたＣｒ、Ｔｉ等の接合層１７ａ，１９ａと、この接合層上に接合層と同形同大に成膜されたＡｕ、Ｐｔ等の導電層１７ｂ，１９ｂとにより構成される。また接続層２２は、絶縁基板上に成膜されたＣｒ、Ｔｉ等の接合層２２ａと、この接合層上に接合層と同形同大に成膜されたＡｕ、Ｐｔ等の導電層２２ｂとにより構成される。この接続層２２は、一方の櫛型電極１４と薄膜抵抗１６の一端と上部電極１９の一端とを互いに電気的に接続するように基板上に形成される。
【００２１】
また第１引出電極２３は、絶縁基板上に成膜されたＣｒ、Ｔｉ等の接合層２３ａと、この接合層上に接合層と同形同大に成膜されたＡｕ、Ｐｔ等の導電層２３ｂとにより構成され、第２引出電極２４も同様に構成される。第１引出電極２３は他方の櫛型電極１３に、また第２引出電極２４は薄膜抵抗１６の他端に電気的に接続する。接合層は導電層の下地層として導電層の絶縁基板等への接合度を高める機能を有する。更に下部電極１７、第１及び第２引出電極２３，２４におけるリード線等の引出線（図示せず）を接続するためのパッド部１７ｃ,２３ｃ，２４を除いた基板上のすべての素子、即ち薄膜サーミスタ１２、一対の櫛型電極１３，１４、薄膜抵抗１６、誘電体層１８、上部電極１９，接続層２２は、二酸化ケイ素(ＳｉＯ2)、窒化ケイ素(Ｓｉ3Ｎ4）等の保護膜２６により被覆される。これにより図３に示すように、サーミスタ１２、抵抗１６及びコンデンサ２１と電極１７，２３，２４を備えた発振形測温回路を形成した、総厚０．１〜０．５ｍｍのたて１〜４ｍｍ、よこ１〜４ｍｍの薄型複合素子１０が得られる。
【００２２】
なお、上記実施の形態では、薄膜コンデンサの下部電極１７の一部を露出してリード線等の引出線を接続するためのパッド部１７ｃを形成するようにしたが、下部電極、誘電体層及び上部電極の順に面積を大きくして上部電極にこのパッド部を設けるようにしてもよい。この場合、下部電極の一端が接続層に接続される。
【００２３】
＜第２の実施の形態＞
図７及び図８に示すように、本発明の第２実施形態の薄型複合素子３０は、絶縁基板３１上に薄膜サーミスタ３２と一対の櫛型電極３３，３４と薄膜抵抗３６と接続層３７と第３引出電極３８と第４引出電極３９と保護膜４２と下部電極４１−保護膜４２−上部電極４３で構成される薄膜コンデンサ４４を備える。絶縁基板３１としては、シリコン基板３１ａとこの基板上面に形成された絶縁膜３１ｂとを有するものが例示される。絶縁膜付きシリコン基板３１は、後述する空洞又は凹部（図１０及び図１１参照）を絶縁膜の下にエッチングにより形成し易いため、好ましい。絶縁基板の厚さ、種類及び絶縁膜付きシリコン基板の製造方法は第１の実施形態と同じである。
【００２４】
絶縁基板３１上に形成される薄膜サーミスタ３２の組成は、第１の実施形態の薄膜サーミスタ１２の組成と同じであり、薄膜サーミスタ３２の形状、大きさ、配置は、第１の実施形態の薄膜サーミスタ１２の形状、大きさ、配置とほぼ同じである。同様に一対の櫛型電極３３，３４の組成、形状、大きさ、配置は一対の櫛型電極１３，１４の組成、形状、大きさ、配置と同じである。薄膜抵抗３６の組成は、第１の実施形態の薄膜抵抗１６の組成と同じであり、薄膜抵抗３６の形状、大きさ、配置は、第１の実施形態の薄膜抵抗１６の形状、大きさ、配置とほぼ同じである。第３及び第４引出電極３８，３９の組成、形状、大きさ、配置は、第１の実施形態の第１及び第２引出電極２３，２４の形状、大きさ、配置とほぼ同じである。
【００２５】
この実施の形態の特徴ある構成は薄膜コンデンサの構成にある。図８に示すように、この薄膜コンデンサ４４は、絶縁基板３１上に下部電極４１を形成し、この下部電極を後述する保護膜４２で被覆し、下部電極上に保護膜４２を介して上部電極４３を形成することにより構成される。接続層３７は、一方の櫛型電極３４と薄膜抵抗３６の一端と下部電極４１の一端とを互いに電気的に接続するように基板上に形成される。この実施の形態における保護膜４２は、誘電体の特性を有する二酸化ケイ素(ＳｉＯ2)で構成される。第１の実施形態の保護膜２６と同様に、リード線等の引出線（図示せず）を接続するための第３引出電極３８ｃのパッド部３８ｃ及び第４引出電極３９のパッド部３９ｃを除いたすべての素子、即ち薄膜サーミスタ３２、一対の櫛型電極３３，３４、薄膜抵抗３６、接続層３７及び下部電極４１を保護膜４２は被覆する。薄膜コンデンサ４４を上記のように構成することにより、小型化、低コスト化を図ることができる特長を有する。これにより総厚０．１〜０．５ｍｍのたて１〜４ｍｍ、よこ１〜４ｍｍの薄型複合素子３０が得られる。
【００２６】
＜第３の実施の形態＞
図５に示すように、本発明の第３実施形態の薄型複合素子１０は、第１の実施形態の薄型複合素子１０の薄膜サーミスタ１２の下方に絶縁膜１１ｂを残してシリコン基板１１ａの凹部１１ｃが形成される。図示しないが、凹部１１ｃの代わりに空洞でもよい。
【００２７】
＜第４の実施の形態＞
図１０に示すように、本発明の第４実施形態の薄型複合素子３０は、第２の実施形態の薄型複合素子３０の薄膜サーミスタ３２の下方に絶縁膜３１ｂを残してシリコン基板３１ａの凹部３１ｃが形成される。図示しないが、凹部３１ｃの代わりに空洞でもよい。
【実施例】
【００２８】
次に本発明の実施例を説明する。
【００２９】
＜実施例１＞
図１及び図２に示される薄型複合素子の製造方法を説明する。先ず図４（ａ）に示すように、熱酸化法により、厚さ０．２５ｍｍのシリコン基板１１ａに層厚５００ｎｍのＳｉＯ2層１１ｂを形成する。
(a) 上部電極を除く薄膜コンデンサの形成
薄膜コンデンサ用下部電極１７を形成するために、ＳｉＯ2層１１ｂの上面全体にＣｒ薄膜を膜厚が１００ｎｍとなるようにスパッタリング法により形成する。続けて、このＣｒ薄膜上にＡｕ薄膜を膜厚が２００ｎｍとなるようにスパッタリング法により形成する。このＡｕ薄膜の全面に感光性樹脂を形成し、所定のフォトマスクを用いて、露光し、現像処理を行い、感光性樹脂をパターニングする。その感光性樹脂をマスクとし、ヨウ素ヨウ化カリウム溶液を用いたウエットエッチングによりＡｕ薄膜をパターニングし、所望の下部電極１７の導電層１７ｂを得る（図２）。続けて、硝酸セリウムアンモニウム溶液を用いたウエットエッチングにより、上記Ｃｒ薄膜をＡｕ薄膜と同構造にパターニングし、ＳｉＯ2層１１ｂ上に、図４（ｂ）に示すように、接合層１７ａを形成して（図２）、薄膜コンデンサ用下部電極１７を得る。
【００３０】
ＳｉＯ2層１１ｂ及び下部電極１７の上面全体に感光性樹脂を形成し、所定のフォトマスクを用いて、露光し、現像処理を行い、感光性樹脂をパターニングする。その感光性樹脂をマスクとし、Ｂａ0.7Ｓｒ0.3ＴｉＯ3からなる複合酸化物の薄膜を膜厚が１μｍとなるように下部電極１７上にスパッタリング法により形成する。次に、図４（ｃ）に示すようにリフトオフ法により、上記複合酸化物の薄膜を所望の形状にパターニングして、誘電体層１８を得る。
(b) 薄膜サーミスタの形成
ＳｉＯ2層１１ｂ、下部電極１７及び誘電体層１８の上面全体に感光性樹脂を形成し、所定のフォトマスクを用いて、露光し、現像処理を行い、感光性樹脂をパターニングする。次いで、(Ｍｎ0.4Ｃｏ0.6)3Ｏ4のスピネル構造の薄膜を膜厚が５００ｎｍとなるようにスパッタリング法により形成する。次に、リフトオフ法により、上記スピネル構造の薄膜を所望の形状にパターニングする。この基板を８００℃で１時間熱処理し、図４（ｄ）に示すように、抵抗値及びＢ定数の信頼性の高い薄膜サーミスタ１２を得る。
(c) 薄膜抵抗の形成
ＳｉＯ2層１１ｂ、下部電極１７、誘電体層１８及び薄膜サーミスタ１２の上面全体にＮｉ−Ｃｒ系の薄膜を膜厚が５００ｎｍとなるようにスパッタリング法により形成する。この薄膜の上面全体に感光性樹脂を形成し、所定のフォトマスクを用いて、露光し、現像処理を行い、感光性樹脂をパターニングする。その感光性樹脂をマスクとし、塩化第２鉄溶液を用いたウエットエッチングにより、Ｎｉ−Ｃｒ系の薄膜を所望の形状にパターニングして、図４（ｅ）に示すように、薄膜抵抗１６を得る。
(d) 櫛型電極、薄膜コンデンサ用上部電極、引出電極及び接続層の形成
ＳｉＯ2層１１ｂ、下部電極１７、誘電体層１８、薄膜サーミスタ１２及び薄膜抵抗１６の上面全体にＣｒ薄膜を膜厚が１００ｎｍとなるようにスパッタリング法により形成する。続けて、このＣｒ薄膜上にＡｕ薄膜を膜厚が２００ｎｍとなるようにスパッタリング法により形成する。このＡｕ薄膜の全面に感光性樹脂を形成し、所定のフォトマスクを用いて、露光し、現像処理を行い、感光性樹脂をパターニングする。その感光性樹脂をマスクとし、ヨウ素ヨウ化カリウム溶液を用いたウエットエッチングによりＡｕ薄膜をパターニングし、所望の電極及び接続層の導電層１３ｂ，１４ｂ，１９ｂ，２３ｂ及び２２ｂを得る（図２）。続けて、硝酸セリウムアンモニウム溶液を用いたウエットエッチングにより、上記Ｃｒ薄膜をＡｕ薄膜と同構造にパターニングし、接合層１３ａ，１４ａ，１９ａ，２３ａ及び２２ａを形成して（図２）、図１及び図４（ｆ）に示すように、櫛型電極１３，１４、薄膜コンデンサ用上部電極１９、引出電極２３，２４及び接続層２２を得る。
(e) 保護膜の形成
各種電極及び接続層を形成した後、基板の上面全体にＳｉＯ2薄膜を膜厚が６００ｎｍとなるようにスパッタリング法により形成する。ＳｉＯ2薄膜の全面に感光性樹脂を形成し、所定のフォトマスクを用いて、露光し、現像処理を行い、感光性樹脂をパターニングする。その感光性樹脂をマスクとし、フッ酸を用いたウエットエッチングによりＳｉＯ2薄膜をパターニングし、図４（ｇ）に示すように、リード線等の引出し線を接続するパッド部１７ｃ，２３ｃ及び２４ｃのみを露出させ、他のすべての素子をＳｉＯ2からなる保護膜２６で被覆する。これにより総厚０．２５ｍｍのたて３ｍｍ、よこ２ｍｍの薄型複合素子１０が得られる。
【００３１】
以上、単一の複合素子の製造方法について述べたが、複合素子を量産するときには、１枚のシリコン基板上に薄膜のサーミスタ・抵抗・コンデンサからなる多数の複合素子を形成し、その基板を切断により個々の薄型複合素子を得る。
【００３２】
＜実施例２＞
図５に示される薄型複合素子の製造方法を説明する。図４（ｇ）に示される複合素子１０を裏返した後、図６（ａ）に示すように薄膜サーミスタ１２の裏側に相当する部分にＳｉＯ2層１１ｄを取り除いた四角形の窓２７を形成する。このシリコン基板１１ａには上面にＳｉＯ2層１１ｂが下面にＳｉＯ2層１１ｄが形成されている。この窓２７は、窓となる部分以外のＳｉＯ2層１１ｄを感光性樹脂でマスクし、フッ酸を用いたウエットエッチングによりＳｉＯ2層１１ｄをパターニングすることにより、形成される。続いて、上記感光性樹脂をマスクとし、水酸化テトラメチルアンモニア水溶液（ＴＭＡＨ）を用いたウエットエッチングにより薄膜サーミスタの下部（図６では上部）に相当するシリコン基板１１ａの一部をエッチングし、図６（ｂ）に示すようにサーミスタをメンブレン構造にした薄型複合素子を得る。
【００３３】
＜実施例３＞
図７及び図８に示される薄型複合素子の製造方法を説明する。先ず図９（ａ）に示すように、熱酸化法により、厚さ０．２５ｍｍのシリコン基板３１ａに層厚５００ｎｍのＳｉＯ2層３１ｂを形成する。
(a) 薄膜サーミスタの形成
ＳｉＯ2層３１ｂの上面全体に(Ｍｎ0.4Ｃｏ0.6)3Ｏ4のスピネル構造の薄膜を膜厚が５００ｎｍとなるようにスパッタリング法により形成する。このスピネル構造の薄膜の上面全体に感光性樹脂を形成し、所定のフォトマスクを用いて、露光し、現像処理を行い、感光性樹脂をパターニングする。その感光性樹脂をマスクとし、希塩酸溶液を用いたウエットエッチングにより上記スピネル構造の薄膜を所望の形状にパターニングする。この基板を８００℃で１時間熱処理し、図９（ｂ）に示すように、抵抗値及びＢ定数の信頼性の高い薄膜サーミスタ３２を得る。
(b) 薄膜抵抗の形成
ＳｉＯ2層３１ｂ及び薄膜サーミスタ３２の上面全体にＮｉ−Ｃｒ系の薄膜を膜厚が５００ｎｍとなるようにスパッタリング法によって形成する。この薄膜の上面全体に感光性樹脂を形成し、所定のフォトマスクを用いて、露光し、現像処理を行い、感光性樹脂をパターニングする。その感光性樹脂をマスクとし、塩化第２鉄溶液を用いたウエットエッチングにより、Ｎｉ−Ｃｒ系の薄膜を所望の形状にパターニングして、図９（ｃ）に示すように、薄膜抵抗３６を得る。
(c) 櫛型電極、薄膜コンデンサ用下部電極、引出電極及び接続層の形成
ＳｉＯ2層３１ｂ、薄膜サーミスタ３２及び薄膜抵抗３６の上面全体にＣｒ薄膜を膜厚が１００ｎｍとなるようにスパッタリング法により形成する。続けて、このＣｒ薄膜上にＡｕ薄膜を膜厚が２００ｎｍとなるようにスパッタリング法により形成する。このＡｕ薄膜の全面に感光性樹脂を形成し、所定のフォトマスクを用いて、露光し、現像処理を行い、感光性樹脂をパターニングする。その感光性樹脂をマスクとし、ヨウ素ヨウ化カリウム溶液を用いたウエットエッチングによりＡｕ薄膜をパターニングし、所望の電極及び接続層の導電層３３ｂ，３４ｂ，４１ｂ，３８ｂ及び３７ｂを得る（図８）。続けて、硝酸セリウムアンモニウム溶液を用いたウエットエッチングにより、上記Ｃｒ薄膜をＡｕ薄膜と同構造にパターニングし、接合層３３ａ，３４ａ，４１ａ，３８ａ及び３７ａを形成して（図８）、図７及び図９（ｄ）に示すように、櫛型電極３３，３４、薄膜コンデンサ用下部電極４１、引出電極３８，３９及び接続層３７を得る。
(d) 保護膜の形成
各種電極及び接続層を形成した後、基板の上面全体にＳｉＯ2薄膜を膜厚が６００ｎｍとなるようにスパッタリング法により形成する。ＳｉＯ2薄膜の全面に感光性樹脂を形成し、所定のフォトマスクを用いて、露光し、現像処理を行い、感光性樹脂をパターニングする。その感光性樹脂をマスクとし、フッ酸を用いたウエットエッチングによりＳｉＯ2薄膜をパターニングし、図９（ｅ）に示すように、リード線等の引出し線を接続するパッド部３８ｃ及び３９ｃのみを露出させ、他のすべての素子をＳｉＯ2からなる保護膜４２で被覆する。
(e) 薄膜コンデンサ用上部電極の形成
薄膜コンデンサ用下部電極４１の対向電極となる上部電極を形成するために、保護膜４２の上面の所定の位置にＣｒ薄膜を膜厚が１００ｎｍとなるようにスパッタリング法により形成する。続けて、このＣｒ薄膜上にＡｕ薄膜を膜厚が２００ｎｍとなるようにスパッタリング法により形成する。このＡｕ薄膜の全面に感光性樹脂を形成し、所定のフォトマスクを用いて、露光し、現像処理を行い、感光性樹脂をパターニングする。その感光性樹脂をマスクとし、ヨウ素ヨウ化カリウム溶液を用いたウエットエッチングによりＡｕ薄膜をパターニングし、所望の上部電極４３の導電層４３ｂを得る（図８）。続けて、硝酸セリウムアンモニウム溶液を用いたウエットエッチングにより、上記Ｃｒ薄膜をＡｕ薄膜と同構造にパターニングし、接合層４３ａを形成して（図８）、図７及び図９（ｆ）に示すように、薄膜コンデンサ用上部電極４３を得る。下部電極４３、保護膜４２及びこの上部電極４３により薄膜コンデンサ４４が作製される（図８）。これにより総厚０．２５ｍｍのたて２ｍｍ、よこ２ｍｍの薄型複合素子３０が得られる。
【００３４】
以上、単一の複合素子の製造方法について述べたが、複合素子を量産するときには、１枚のシリコン基板上に薄膜のサーミスタ・抵抗・コンデンサからなる多数の複合素子を形成し、その基板を切断により個々の薄型複合素子を得る。
【００３５】
＜実施例４＞
図１０に示される薄型複合素子の製造方法を説明する。図９（ｆ）に示される複合素子３０を裏返した後、図１１（ａ）に示すように薄膜サーミスタ３２の裏側に相当する部分にＳｉＯ2層３１ｄを取り除いた四角形の窓４６を形成する。このシリコン基板３１ａには上面にＳｉＯ2層３１ｂが下面にＳｉＯ2層３１ｄが形成されている。この窓４６は、窓となる部分以外のＳｉＯ2層３１ｄを感光性樹脂でマスクし、フッ酸を用いたウエットエッチングによりＳｉＯ2層３１ｄをパターニングすることにより、形成される。続いて、上記感光性樹脂をマスクとし、水酸化テトラメチルアンモニア水溶液（ＴＭＡＨ）を用いたウエットエッチングにより薄膜サーミスタの下部（図１１では上部）に相当するシリコン基板３１ａの一部をエッチングし、図１１（ｂ）に示すようにサーミスタをメンブレン構造にした薄型複合素子を得る。
【図面の簡単な説明】
【００３６】
【図１】本発明第１実施形態の薄型複合素子の分解斜視図である。
【図２】本発明第１実施形態の薄型複合素子の図１のＡ−Ａ線断面図である。
【図３】本発明第１実施形態の薄型複合素子の等価回路図である。
【図４】本発明第１実施形態の薄型複合素子の製造工程を示す斜視図である。
【図５】本発明第２実施形態の図２に対応する薄型複合素子の断面図である。
【図６】本発明第２実施形態の薄型複合素子の製造工程を示す斜視図である。
【図７】本発明第３実施形態の薄型複合素子の分解斜視図である。
【図８】本発明第３実施形態の薄型複合素子の図７のＢ−Ｂ線断面図である。
【図９】本発明第３実施形態の薄型複合素子の製造工程を示す斜視図である。
【図１０】本発明第４実施形態の図８に対応する薄型複合素子の断面図である。
【図１１】本発明第４実施形態の薄型複合素子の製造工程を示す斜視図である。
【符号の説明】
【００３７】
１０： 薄型複合素子
１１： 絶縁基板
１２： 薄膜サーミスタ
１３，１４： 一対の櫛型電極
１６： 薄膜抵抗
１７： 下部電極
１７ａ： 接合層
１７ｂ： 導電層
１７ｃ： パッド部
１８： 誘電体層
１９： 上部電極
２１： 薄膜コンデンサ
２２： 接続層
２３： 第１引出電極
２３ａ： 接合層
２３ｂ： 導電層
２３ｃ： パッド部
２４： 第２引出電極
２４ｃ： パッド部
２６： 保護膜
３０： 薄型複合素子
３１： 絶縁基板
３２： 薄膜サーミスタ
３３，３４： 一対の櫛型電極
３６： 薄膜抵抗
３７： 接続層
３７ａ： 接合層
３７ｂ： 導電層
３８： 第３引出電極
３８ａ： 接合層
３８ｂ： 導電層
３８ｃ： パッド部
３９： 第４引出電極
３９ｃ： パッド部
４１： 下部電極
４１ａ： 接合層
４１ｂ： 導電層
４２： 保護膜
４３： 上部電極
４３ａ： 接合層
４３ｂ： 導電層
４４： 薄膜コンデンサ
【図１】
2008270447.tif 000003
【図２】
2008270447.tif 000004
【図３】
2008270447.tif 000005
【図４】
2008270447.tif 000006
【図５】
2008270447.tif 000007
【図６】
2008270447.tif 000008
【図７】
2008270447.tif 000009
【図８】
2008270447.tif 000010
【図９】
2008270447.tif 000011
【図１０】
2008270447.tif 000012
【図１１】
2008270447.tif 000013