(57)【要約】【課題】アレイ基板及びそれを用いた表示装置を提供する。【解決手段】表示装置は、アレイ基板を用いた第１基板と、第１基板と対向する第２基板と、を含む。第１基板は、画素領域が画定され、その上部にストレージラインと浮遊電極とが形成される。ストレージラインと浮遊電極は、画素領域の境界部分に設置されて、該当領域での光透過を遮断する。このように、光遮断手段が、画素領域の画定されている第１基板に備えられる場合には、光遮断手段が第２基板に別途に形成される場合に比べて、工程上ミスアライメントが発生する恐れが少ない。したがって、ミスアライメントマージンを確保するために、光遮断手段の幅を不必要に拡張する必要がなく、光遮断手段を適正の幅に維持しつつ、表示装置の開口率を高めることができる。【選択図】図１
2008186019.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成されたゲートラインと、
前記ゲートラインと上下に絶縁するように交差する複数のデータラインと、
前記ゲートライン及び前記複数のデータラインによって前記基板上に画定され、前記ゲートラインを隔てて第１及び第２サブ領域に区分される複数の画素領域と、
前記複数の画素領域の各々に形成される薄膜トランジスタと、
前記薄膜トランジスタの上部に形成され、前記薄膜トランジスタと電気的に接続される画素電極と、
前記基板の上部に前記ゲートラインから離隔するように形成され、前記各画素領域の境界に位置するストレージラインと、
前記基板の上部に前記ゲートライン及び前記ストレージラインと離隔するように形成され、前記各画素領域の境界に位置する浮遊電極と、を備えることを特徴とするアレイ基板。
【請求項２】
前記ストレージラインは、前記第１及び第２サブ領域の境界にそれぞれ位置し、前記ゲートラインと平行したメインラインと、該メインラインから分岐したサブラインと、をそれぞれ備える第１及び第２ストレージラインを含み、
前記浮遊電極は、前記第１及び第２サブ領域の境界にそれぞれ位置し、それぞれ前記第１及び第２ストレージラインのサブラインと平行した第１及び第２浮遊電極を含み、
前記第１ストレージラインのサブライン及び前記第２浮遊電極は、前記ゲートラインを隔てて互いに対応するように配置され、前記第２ストレージラインのサブライン及び前記第１浮遊電極は、前記ゲートラインを隔てて互いに対応するように配置されることを特徴とする請求項１に記載のアレイ基板。
【請求項３】
ゲートライン及び該ゲートラインと上下に絶縁するように交差する複数のデータラインが形成された第１基板と、
前記ゲートライン及び前記複数のデータラインによって前記第１基板上に画定され、前記ゲートラインを隔てて第１及び第２サブ領域に区分される複数の画素領域と、
前記複数の画素領域の各々に形成される薄膜トランジスタと、
前記薄膜トランジスタの上部に形成され、前記薄膜トランジスタと電気的に接続される画素電極と、
前記第１基板の上部に前記ゲートラインから離隔するように形成され、前記各画素領域の境界に位置するストレージラインと、
前記第１基板の上部に前記ゲートライン及び前記ストレージラインと離隔するように形成され、前記各画素領域の境界に位置する浮遊電極と、
前記第１基板と互いに対向するように結合される第２基板と、を備えることを特徴とする表示装置。
【請求項４】
前記ストレージラインは、前記第１及び第２サブ領域の境界にそれぞれ位置し、前記ゲートラインと平行したメインラインと、該メインラインから分岐したサブラインと、をそれぞれ備える第１及び第２ストレージラインを含み、
前記浮遊電極は、前記第１及び第２サブ領域の境界にそれぞれ位置し、それぞれ前記第１及び第２ストレージラインのサブラインと平行した第１及び第２浮遊電極を含み、
前記第１ストレージラインのサブライン及び前記第２浮遊電極は、前記ゲートラインを隔てて互いに対応するように配置され、前記第２ストレージラインのサブライン及び前記第１浮遊電極は、前記ゲートラインを隔てて互いに対応するように配置されることを特徴とする請求項３に記載の表示装置。
【請求項５】
前記第１及び第２浮遊電極は、前記ゲートラインに対して垂直であり、互いに対応する前記第１ストレージラインのサブライン及び前記第２浮遊電極は、前記ゲートラインに対して対称に位置し、互いに対応する前記第２ストレージラインのサブライン及び前記第１浮遊電極は、前記ゲートラインに対して対称に位置することを特徴とする請求項４に記載の表示装置。
【請求項６】
前記画素領域は、前記ゲートラインに沿って交互に配置された第１及び第２グループに区分され、
前記画素電極は、
前記第１グループに属する画素領域に位置する第１画素電極と、
前記第２グループに属する画素領域に位置し、前記第１画素電極と異なる極性のデータ電圧が印加される第２画素電極と、を含むことを特徴とする請求項５に記載の表示装置。
【請求項７】
前記複数のデータラインは、前記複数の画素領域の境界から前記ゲートラインと垂直に延び、前記第１グループの画素領域に対応する第１データライン、及び前記第２グループの画素領域に対応する第２データラインを含むことを特徴とする請求項６に記載の表示装置。
【請求項８】
前記薄膜トランジスタは、
前記ゲートラインから前記第１サブ領域に分岐した第１ゲート電極と、
前記第１データラインから分岐し、前記第１ゲート電極と部分的に重なる第１ソース電極と、
前記第１ソース電極から離隔し、前記第１画素電極と電気的に接続される第１ドレイン電極を有する第１薄膜トランジスタと、
前記ゲートラインから前記第２サブ領域に分岐した第２ゲート電極と、
前記第２データラインから分岐し、前記第２ゲート電極と部分的に重なる第２ソース電極と、
前記第２ソース電極から離隔し、前記第２画素電極と電気的に接続される第２ドレイン電極を有する第２薄膜トランジスタと、を含むことを特徴とする請求項７に記載の表示装置。
【請求項９】
前記第１基板と前記第１ゲート電極及び前記第１ストレージラインとの間に介在する第１活性層と、前記第１基板と前記第２ゲート電極及び前記第２ストレージラインとの間に介在する第２活性層と、をさらに含むことを特徴とする請求項８に記載の表示装置。
【請求項１０】
前記第１活性層は、各々前記第１ソース電極及び前記第１ドレイン電極に対応し、不純物を有する第１ソース領域及び第１ドレイン領域を含み、
前記第２活性層は、各々前記第２ソース電極及び前記第２ドレイン積極的に対応し、不純物を有する第２ソース領域及び第２ドレイン領域を含むことを特徴とする請求項９に記載の表示装置。
【請求項１１】
前記第１活性層及び前記第１ストレージラインが上下に重なって形成された第１ストレージ電極と、
前記第２活性層及び前記第２ストレージラインが上下に重なって形成された第２ストレージ電極と、をさらに含むことを特徴とする請求項９に記載の表示装置。
【請求項１２】
前記第１グループに属する画素領域及び前記第２グループに属する画素領域は、単数個ずつ互いに交互に配置されることを特徴とする請求項６に記載の表示装置。
【請求項１３】
前記サブライン、前記第１及び第２浮遊電極は、全て同じ幅を有することを特徴とする請求項１２に記載の表示装置。
【請求項１４】
前記サブライン、前記第１及び第２浮遊電極の幅は、９〜１０μｍの範囲であることを特徴とする請求項１３に記載の表示装置。
【請求項１５】
前記第１グループに属する画素領域及び前記第２グループに属する画素領域は、複数個ずつ互いに交互に配置されることを特徴とする請求項６に記載の表示装置。
【請求項１６】
前記サブライン、前記第１及び第２浮遊電極は、互いに異なるグループに属する画素領域間の境界で第１幅を有し、互いに同じグループに属する画素領域間の境界で該第１幅より小さな第２幅を有することを特徴とする請求項１５に記載の表示装置。
【請求項１７】
前記第１幅は、９〜１０μｍの範囲であり、前記第２幅は、７〜８μｍの範囲であることを特徴とする請求項１６に記載の表示装置。
【請求項１８】
前記第１及び第２ストレージライン、前記第１及び第２浮遊電極、及び前記複数のデータラインは、光を遮断する導電体からなることを特徴とする請求項４に記載の表示装置。
【請求項１９】
前記複数のデータラインは、前記サブライン、前記第１及び第２浮遊電極と重なるように第１幅を持って延び、
前記ゲートラインと前記サブラインとの間の離隔した領域、前記ゲートラインと前記第１及び第２浮遊電極との間の離隔した領域、及び前記メインラインと前記第１及び第２浮遊電極との間の離隔した領域のうちの少なくとも一つの領域で前記第１幅より大きい第２幅を有することを特徴とする請求項１８に記載の表示装置。
【請求項２０】
前記第２基板と前記共通電極との間に形成され、前記画素領域に対応するように位置するカラーフィルターをさらに備えることを特徴とする請求項３又は４に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アレイ基板及びそれを用いた表示装置に関し、さらに詳細には、開口率を高めて高画質の映像を表示するアレイ基板及びそれを用いた表示装置に関する。
【背景技術】
【０００２】
一般に表示装置は、外部に映像を表示し、この映像を表示する最小単位が複数の画素を有する。例えば、液晶を用いる液晶表示装置において、液晶表示装置は、画素に対応する画素領域が画定されたアレイ基板と、このアレイ基板に対向するように結合する対向基板と、を有する。
【０００３】
画素領域は、アレイ基板上に形成される信号配線により画定される。対向基板には、画素領域の境界で光を遮断するために光遮断手段が設置される。光遮断手段は、各画素領域において光が透過されうる部分の面積が最大に増加するように最小限の大きさを有することが好ましい。しかしながら、アレイ基板と対向基板とを結合する工程中にミスアライメントが発生するという問題点が有り、このミスアライメントマージンを確保するためには、光遮断手段が十分な大きさを有することが好ましい。
【０００４】
このように、表示装置において開口率を高めることとミスアライメントマージンを確保することとは、相互にトレードオフ関係にある。そのため、ミスアライメントを防止し、かつ開口率を高めることができる技術が必要である。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
そこで、本発明は、上記従来の問題点に鑑みてなされたもので、本発明の目的は、ミスアライメントを防止して開口率を高めたアレイ基板を提供することにある。
本発明の他の目的は、アレイ基板を用いて高画質の映像を表示する表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するためになされた本発明によるアレイ基板は、ゲートライン、複数のデータライン、複数の画素領域、薄膜トランジスタ、画素電極、ストレージライン、及び浮遊電極を備えることを特徴とする。
前記ゲートラインは、基板上に形成される。前記複数のデータラインは、前記ゲートラインと上下に絶縁するように交差する。前記複数の画素領域は、前記ゲートライン及び前記複数のデータラインによって前記基板上に画定され、前記ゲートラインを隔てて第１及び第２サブ領域に区分される。前記薄膜トランジスタは、前記複数の画素領域の各々に形成される。前記画素電極は、前記薄膜トランジスタの上部に形成され、前記薄膜トランジスタと電気的に接続される。前記ストレージラインは、前記基板の上部に前記ゲートラインから離隔するように形成され、前記各画素領域の境界に位置する。前記浮遊電極は、前記基板の上部に前記ゲートライン及び前記ストレージラインと離隔するように形成され、前記各画素領域の境界に位置する。
【０００７】
上記目的を達成するためになされた本発明による表示装置は、第１基板、複数の画素領域、薄膜トランジスタ、画素電極、ストレージライン、浮遊電極、及び第２基板を備えることを特徴とする。
前記第１基板には、ゲートライン及び該ゲートラインと上下に絶縁するように交差する複数のデータラインが形成される。前記複数の画素領域は、前記ゲートライン及び前記複数のデータラインによって前記第１基板上に画定され、前記ゲートラインを隔てて第１及び第２サブ領域に区分される。前記薄膜トランジスタは、前記複数の画素領域の各々に形成される。前記画素電極は、前記薄膜トランジスタの上部に形成され、前記薄膜トランジスタと電気的に接続される。前記ストレージラインは、前記第１基板の上部に前記ゲートラインから離隔するように形成され、前記各画素領域の境界に位置する。前記浮遊電極は、前記第１基板の上部に前記ゲートライン及び前記ストレージラインと離隔するように形成され、前記各画素領域の境界に位置する。前記第２基板は、前記第１基板と互いに対向するように結合される。
上記の表示装置において、前記画素領域は、前記ゲートラインに沿って交互に配置された第１及び第２グループに区分され、前記画素電極は、第１及び第２画素電極を含む。前記第１画素電極は、前記第１グループに属する画素領域に位置し、前記第２画素電極は、前記第２グループに属する画素領域に位置し、前記第１画素電極と異なる極性のデータ電圧が印加される。
【発明の効果】
【０００８】
このような本発明のアレイ基板及びそれを用いた表示装置によれば、工程上のミスアライメントを防止し、かつ開口率を高めて高画質の映像を表示することができるという効果がある。
【発明を実施するための最良の形態】
【０００９】
以下、本発明のアレイ基板及びそれを用いた表示装置を実施するための最良の形態の具体例を、図面を参照して詳しく説明する。しかし、本発明は、ここで説明される実施の形態に限定されず、他の多様な形態に応用されて変形されうる。むしろ、ここで紹介される実施の形態は、開示された内容が徹底的、かつ完全になるように、そして当業者に本発明の思想を十分に伝達するために提供されるものである。図面において、層及び領域の厚さは、明確性のために簡略又は誇張されて示されている。明細書全般にわたって同じ参照番号で表示された部分は、同じ構成要素を示す。
【００１０】
図１は、本発明の第１の実施形態による液晶表示装置の平面図である。
【００１１】
図１に示すように、複数の画素領域ＰＡが画定された第１基板１００と、第１基板１００に対向する第２基板２００と、が備えられる。第１及び第２基板１００、２００は、互いに対向し、その間には、液晶を有する液晶層（図４（ａ）の図面符号３００を参照）が介在する。第１基板１００には、画素領域ＰＡによって分離されるように位置する画素電極１７０が形成され、第２基板２００には、画素領域ＰＡの区分なしに一体に共通電極２４０が形成される。画素電極１７０は、印加される電圧の極性によって、第１画素電極１７１と第２画素電極１７２とに区分される。画素領域ＰＡは、第１画素電極１７１が位置する第１画素領域ＰＡ１と、第２画素電極１７２が位置する第２画素領域ＰＡ２と、に区分される。
【００１２】
第１基板１００上には、多様な導電パターンが形成される。例えば、ゲートライン１３０、第１及び第２ストレージライン１３１、１３２、第１及び第２浮遊電極１３６、１３７及びデータライン１５０がある。
【００１３】
ゲートライン１３０は、行方向にまっすぐ延びる。ゲートライン１３０は、画素領域ＰＡを横切って画素領域ＰＡを二等分する。ストレージラインは、ゲートライン１３０を隔てて配置された第１ストレージライン１３１と、第２ストレージライン１３２と、を含む。第１及び第２ストレージライン１３１、１３２は、それぞれメインライン１３１ａ、１３２ａと、サブライン１３１ｂ、１３２ｂと、を含む。メインライン１３１ａ、１３２ａは、ゲートライン１３０と平行に延びる。サブライン１３１ｂ、１３２ｂは、メインライン１３１ａ、１３２ａから複数に分岐され、メインライン１３１ａ、１３２ａに対して垂直である。
【００１４】
浮遊電極は、複数に形成され、その位置に応じて第１及び第２浮遊電極１３６、１３７に区分される。第１浮遊電極１３６は、ゲートライン１３０を基に第１ストレージライン１３１の形成された領域に配置され、第２浮遊電極１３７は、ゲートライン１３０を基に第２ストレージライン１３２の形成された領域に配置される。第１及び第２浮遊電極１３６、１３７は、サブライン１３１ｂ、１３２ｂと平行する。
【００１５】
第１ストレージライン１３１のサブライン１３１ｂと第１浮遊電極１３６とは、ゲートライン１３０に沿って交互に配置される。第２ストレージライン１３２のサブライン１３２ｂと第２浮遊電極１３７とは、ゲートライン１３０に沿って交互に配置される。ゲートライン１３０を基に第１ストレージライン１３１のサブライン１３１ｂと第２浮遊電極１３７とは、対称に位置する。また、ゲートライン１３０を基に第１浮遊電極１３６と第２ストレージライン１３２のサブライン１３２ｂとは、対称に位置する。
【００１６】
データライン１５０は、ゲートライン１３０に垂直な方向に延びる。データライン１５０は、サブライン１３１ｂ、１３２ｂ、第１及び第２浮遊電極１３６、１３７と部分的に重なる。
【００１７】
図２は、図１に示す画素の等価回路図である。
図２において、複数の画素を区分するために、行番号（ｉ）と列番号（ｊ）が示されている。
【００１８】
図２に示すように、行方向の複数のゲートライン１３０、行方向の複数の第１及び第２ストレージライン１３１、１３２及び列方向の複数のデータライン１５０が備えられ、これらが交差しつつ複数の画素が形成される。この複数の画素は、各々に対応するゲートライン１３０とデータライン１５０との行番号と列番号で区別される。
【００１９】
複数の画素は、第１画素領域ＰＡ１に備えられた第１グループＰＧ１と、第２画素領域ＰＡ２に備えられた第２グループＰＧ２と、に区分される。第１グループＰＧ１に属する画素と第２グループＰＧ２に属する画素とは、互いに隣接して配置される。例えば、第ｉ行において奇数番目の画素が第１グループＰＧ１に属し、偶数番目の画素が第２グループＰＧ２に属する。また、第ｉ＋１行において偶数番目の画素が第１グループＰＧ１に属し、奇数番目の画素が第２グループＰＧ２に属する。
【００２０】
第１グループＰＧ１に属する画素は、第１薄膜トランジスタＴ１、第１液晶キャパシタＣｌｃ１及び第１ストレージキャパシタＣｓｔ１を含む。第１薄膜トランジスタＴ１は、対応するゲートライン１３０に接続されたゲート電極１３０ｇ、対応するデータライン１５０に接続されたソース電極１５０ｓ、及び第１液晶キャパシタＣｌｃ１に接続されたドレイン電極１５０ｄを含む。
【００２１】
第１液晶キャパシタＣｌｃ１は、ドレイン電極１５０ｄに接続される第１画素電極１７１、共通電極２４０、及び第１画素電極１７１と共通電極２４０との間に介在する液晶層からなる。
【００２２】
第１ストレージキャパシタＣｓｔ１は、第１液晶キャパシタＣｌｃ１に接続される。具体的に説明すると、第１ストレージキャパシタＣｓｔ１は、第１基板１００上に形成される活性層（図４（ｂ）の図面符号１１０を参照）、第１ストレージライン１３１、及び活性層と第１ストレージライン１３１との間に介在する絶縁膜（図４（ｂ）の図面符号１２０を参照）を含む。
【００２３】
第２グループＰＧ２に属する画素は、第２薄膜トランジスタＴ２、第２液晶キャパシタＣｌｃ２、第２ストレージキャパシタＣｓｔ２を含む。第２薄膜トランジスタＴ２は、対応するゲートライン１３０に接続されたゲート電極１３０ｇ、対応するデータライン１５０に接続されたソース電極１５０ｓ、及び第２液晶キャパシタＣｌｃ２に接続されたドレイン電極１５０ｄを含む。
【００２４】
第２液晶キャパシタＣｌｃ２は、ドレイン電極１５０ｄに接続される第２画素電極１７２、共通電極２４０、及び第２画素電極１７２と共通電極２４０との間に介在する液晶層からなる。
【００２５】
第２ストレージキャパシタＣｓｔ２は、第２液晶キャパシタＣｌｃ２に接続される。具体的に説明すると、第２ストレージキャパシタＣｓｔ２は、第１基板１００上に形成される活性層、第２ストレージライン１３２、及び活性層と第２ストレージライン１３２との間に介在する絶縁層を含む。
【００２６】
液晶表示装置の動作時に、ゲートライン１３０に沿ってゲート電圧が印加されて各薄膜トランジスタＴ１、Ｔ２がターンオンすると、画素電極１７０には、データ電圧が印加される。同時に共通電極２４０には共通電圧が印加され、データ電圧と共通電圧との電位差により電界が形成される。電界に応じて、液晶層に含まれた液晶の配列方向が変わる。液晶は、屈折率異方性を有し、その配列方向に応じて光に対する透過度が変わる。
【００２７】
よって、液晶表示装置は、電界を介して液晶の配列方向を制御しつつ、これに対応する光透過度を有する映像を表示することができる。
【００２８】
上記の動作において、毎フレームごとに画素電極１７０には、共通電圧を基に互いに異なる極性を有するデータ電圧が印加される。これは、同じ極性のデータ電圧が印加され続けると、液晶が片方向にのみ配列して劣化しやすいためである。このように、毎フレームごとに互いに異なる極性を有するデータ電圧を印加することを反転駆動という。
【００２９】
反転駆動には、フレーム反転、ライン反転及びドット反転駆動方式がある。フレーム反転駆動方式は、直流形態の共通電圧に対してデータ電圧の極性を毎フレームごとに反転させる方式であり、ライン反転駆動方式は、交流形態の共通電圧に対してデータ電圧の極性を１つ以上のライン単位で反転させる方式である。ドット反転駆動方式は、画素単位にデータ電圧の極性を反転させる方式である。
【００３０】
本実施形態においては、ドット反転駆動方式が適用され、第１グループＰＧ１の画素と第２グループＰＧ２の画素には、互いに異なる極性のデータ電圧が印加される。例えば、所定のフレームにおいて第１グループＰＧ１の画素に正極性（＋）のデータ電圧が印加されると、第２グループＰＧ２の画素に負極性（−）のデータ電圧が印加される。また、次のフレームにおいて第１グループＰＧ１の画素に負極性（−）のデータ電圧が印加されると、第２グループＰＧ２の画素に正極性（＋）のデータ電圧が印加される。このようなドット反転駆動方式は、互いに異なるフレームが転換されるときに画面がちかちかとちらつくフリッカー現象を予防するのに優れている。
【００３１】
上記の動作時に、第１及び第２ストレージライン１３１、１３２には、それぞれに接続される第１及び第２ストレージキャパシタＣｓｔ１、Ｃｓｔ２に対応するように交流電圧が印加される。第１液晶キャパシタＣｌｃ１の充電電圧は、交流電圧がローからハイに変化するとき、第１ストレージキャパシタＣｓｔ１によってブーストアップされる。したがって、第１ストレージキャパシタＣｓｔ１は、第１液晶キャパシタＣｌｃ１の充電維持時間を増加させることができる。同様に、第２液晶キャパシタＣｌｃ２の充電電圧は、交流電圧がローからハイに変化するとき、第２ストレージキャパシタＣｓｔ２によってブーストアップされる。したがって、第２ストレージキャパシタＣｓｔ２は、第２液晶キャパシタＣｌｃ２の充電維持時間を増加させることができる。
【００３２】
上記の動作時に、画素の境界近辺では、液晶が正常に配列されない場合もある。そのため、各画素の境界には、光遮断手段が備えられて、該当領域において正常に配列されない液晶を通過する光が外部に出射しないように機能する。光遮断手段は、各画素の境界に最小の大きさに設置されることが好ましく、光遮断手段の大きさが大きいほど、外部に出射する光が減少し、液晶表示装置の開口率が減少する。以下に説明するように、本実施形態では、新規な光遮断手段を導入することで、液晶表示装置の開口率が増加する。
【００３３】
図３は、図１において光遮断手段のみを別途に示す平面図である。
【００３４】
図３に示すように、第１及び第２ストレージライン１３１、１３２、第１及び第２浮遊電極１３６、１３７は、光遮断手段として用いられる。具体的に説明すると、長方形の形状を有する第１画素領域ＰＡ１において、ゲートライン１３０を基に上側に位置する行方向の境界には、第１ストレージラインのメインライン１３１ａが配置される。また、列方向の境界には、第１ストレージラインのサブライン１３１ｂと第１浮遊電極１３６とが配置される。また、ゲートライン１３０を基に下側に位置する行方向の境界には、第２ストレージラインのメインライン１３２ａが配置される。また、列方向の境界には、第２浮遊電極１３７と、第２ストレージラインのサブライン１３２ｂと、が配置される。
【００３５】
第２画素領域ＰＡ２においても、ゲートライン１３０を基に上側と下側に位置する行方向の境界には、第１及び第２ストレージラインのメインライン１３１ａ、１３２ａが配置される。また、列方向の境界には、第１及び第２ストレージラインのサブライン１３１ｂ、１３２ｂ、第１及び第２浮遊電極１３６、１３７が配置される。ただし、第２画素領域ＰＡ２では、第１画素領域ＰＡ１に比べて列方向の境界に位置する第１及び第２ストレージラインのサブライン１３１ｂ、１３２ｂ、第１及び第２浮遊電極１３６、１３７の左右位置が反対となる。
【００３６】
第１及び第２ストレージライン１３１、１３２、第１及び第２浮遊電極１３６、１３７は、遮光性を有する導電体からなる。例えば、上記の導電体に、クロム、銅、アルミニウム、モリブデンのような金属又はこれらの合金を用いることができる。上記のように、画素領域ＰＡの境界に配置された第１及び第２ストレージライン１３１、１３２、第１及び第２浮遊電極１３６、１３７が遮光性を有するので、これらを光遮断手段として用いることができる。
【００３７】
上記のように、第１及び第２ストレージライン１３１、１３２、第１及び第２浮遊電極１３６、１３７を光遮断手段として用いる場合、以下のような長所がある。
【００３８】
第１及び第２ストレージライン１３１、１３２、第１及び第２浮遊電極１３６、１３７は、画素領域ＰＡが画定された第１基板１００に形成される。光遮断手段は、画素領域ＰＡの境界に位置しなければならないが、これを画素領域ＰＡの画定された第１基板１００に形成する場合は、画素領域ＰＡが画定されない第２基板２００に形成する場合に比べて、工程上のミスアライメントが予防される。また、ミスアライメントが予防されるので、ミスアライメントマージンを確保するために、光遮断手段を不必要に大きく形成する必要がない。すなわち、光遮断手段は、必要な分だけ適正の大きさに形成され、画素領域ＰＡ内において最大限広い領域から光が透過できるので、液晶表示装置の開口率が増加する。
【００３９】
以下、上記の液晶表示装置の垂直構造を説明する。
図４（ａ）は、図１のＩ−Ｉ′線に沿う断面図であり、図４（ｂ）は、図１のＩＩ−ＩＩ′線に沿う断面図である。
【００４０】
図４（ａ）に示すように、第１及び第２基板１００、２００と、その間の液晶層３００とが備えられる。第１基板１００上には、活性層１１０が形成される。活性層１１０は、ポリシリコン膜をパターニングして形成される。ポリシリコン膜は、第１基板１００上に直接蒸着されるか、又は第１基板１００上にアモルファスシリコンを蒸着した後、アモルファスシリコンを固相結晶化又はレーザー結晶化の方法により結晶化して形成される。活性層１１０は、不純物を含むソース領域１１０ｓと、ドレイン領域１１０ｄと、を有する。
【００４１】
活性層１１０は、ゲート絶縁膜１２０でカバーされる。ゲート絶縁膜１２０は、第１基板１００の全領域にプラズマ化学気相蒸着法により形成されうる。ゲート絶縁膜１２０上には、ソース領域１１０ｓとドレイン領域１１０ｄとの間の位置にゲート電極１３０ｇが形成される。ゲート電極１３０ｇは、第１基板１００を覆う第１層間絶縁膜１４０によりカバーされる。第１層間絶縁膜１４０上には、ソース電極１５０ｓと、ドレイン電極１５０ｄと、が形成される。第１層間絶縁膜１４０上には、ソース領域１１０ｓと電気的に接続されるソース電極１５０ｓと、ドレイン領域１１０ｄと電気的に接続されるドレイン電極１５０ｄと、が形成される。ソース電極１５０ｓ、ドレイン電極１５０ｄ及びゲート電極１３０ｇにより、第１薄膜トランジスタＴ１（又は第２薄膜トランジスタＴ２）が完成する。
【００４２】
上記のように、第１薄膜トランジスタＴ１は、ゲート電極１３０ｇが活性層１１０より上方に位置するトップゲート構造を有する。ただし、本実施形態で提示された技術思想は、ゲート電極１３０ｇが活性層１１０より下方に位置するボトムゲート構造に対しても同様に適用できる。
【００４３】
第１薄膜トランジスタＴ１は、第２層間絶縁膜１６０によりカバーされる。第２層間絶縁膜１６０上には、第１画素電極１７１（又は第２画素電極１７２）が形成される。第１画素電極１７１は、酸化亜鉛インジウム又はインジウムスズ酸化物のような透明導電膜をパターニングして形成される。第１画素電極１７１は、コンタクト孔（ホール）１６１を介して第１薄膜トランジスタＴ１のドレイン電極１５０ｄと電気的に接続される。
【００４４】
図４（ｂ）に示すように、画素領域ＰＡの境界部分において第１基板１００上には、第１ストレージキャパシタＣｓｔ１（又は第２ストレージキャパシタＣｓｔ２）が形成される。第１ストレージキャパシタＣｓｔ１は、活性層１１０、第１ストレージライン１３１、及びその間のゲート絶縁膜１２０を含んで構成される。第１ストレージラインのサブライン１３１ｂから離隔して、第１浮遊電極１３６（又は第２浮遊電極１３７）が形成される。第１浮遊電極１３６と第１基板１００との間には、ゲート絶縁膜１２０が介在する。第１ストレージキャパシタＣｓｔ１と第１浮遊電極１３６との上には、第１層間絶縁膜１４０、データライン１５０及び第２層間絶縁膜１６０が形成される。第２層間絶縁膜１６０上には、第１及び第２画素電極１７１、１７２が画素領域ＰＡ別に交互に配置される。
【００４５】
ドット反転駆動方式に従って、第１及び第２画素電極１７１、１７２には、互いに異なる極性のデータ電圧が印加されるから、第１及び第２画素電極１７１、１７２相互間に所定の電界が形成される。電界は、液晶層３００に含まれた液晶の配列方向を歪ませることから、該当領域において画質が低下する。そのため、ドット反転駆動方式が適用される場合には、歪む部分を通過する光を遮断するために、光遮断手段として用いられる第１及び第２ストレージライン１３１、１３２、第１及び第２浮遊電極１３６、１３７が十分な幅を有する必要がある。例えば、ライン反転駆動方式下で光遮断手段の適正幅は、７〜８μｍ、好ましくは、７．５μｍである。これに対して、ドット反転駆動方式下で光遮断手段の適正幅は、９〜１０μｍ、好ましくは、９．５μｍである。
【００４６】
したがって、光遮断膜として用いられるサブライン１３１ｂ、１３２ｂと、第１及び第２浮遊電極１３６、１３７とは、ドット反転駆動方式下で上記の９．５μｍ程度の幅を有する。これは、ライン反転駆動又はフレーム反転駆動に比べて、略２μｍ増加したことになり、この増加幅分だけ開口率が減少する。
【００４７】
しかしながら、ドット反転駆動方式は、他の駆動方式に比べてフリッカーに優れた長所があり、本実施形態による構造では、サブライン１３１ｂ、１３２ｂの幅が増加すると、第１及び第２ストレージキャパシタＣｓｔ１、Ｃｓｔ２の静電容量値が増加する。静電容量値が増加すると、第１及び第２液晶キャパシタＣｌｃ１、Ｃｌｃ２の充電時間を向上させることができる。
【００４８】
図５は、本発明の第２の実施形態による液晶表示装置の平面図である。
本実施形態において、第１の実施形態と重複する構成要素については、同じ図面符号を使用しており、重複する部分については、詳細説明を省略する。
【００４９】
図５に示すように、互いに対向する第１及び第２基板１００、２００が備えられる。第１基板１００には、複数の画素領域ＰＡが画定される。画素領域ＰＡには、画素電極１７０が位置する。画素電極１７０は、印加される電圧の極性に応じて、第１画素電極１７１と、第２画素電極１７２と、に区分される。画素領域ＰＡは、第１画素電極１７１が位置する第１画素領域ＰＡ１と、第２画素電極１７２が位置する第２画素領域ＰＡ２と、に区分される。第１及び第２画素領域ＰＡ１、ＰＡ２は、それぞれ３個ずつ交互に配置される。
【００５０】
第１基板１００上には、ゲートライン１３０、第１及び第２ストレージライン１３１、１３２、第１及び第２浮遊電極１３６、１３７及びデータライン１５０が形成される。ゲートライン１３０は、画素領域ＰＡを横切る。ストレージラインは、それぞれがメインライン１３１ａ、１３２ａとサブライン１３１ｂ、１３２ｂを有する第１及び第２ストレージライン１３１、１３２に区分される。第１及び第２浮遊電極１３６、１３７は、サブライン１３１ｂ、１３２ｂに平行する。第１ストレージライン１３１において、サブライン１３１ｂと第１浮遊電極１３６とは、３個ずつ交互に配置される。第２ストレージライン１３２において、サブライン１３２ｂと第２浮遊電極１３７とは、３個ずつ交互に配置される。ゲートライン１３０を基に第１ストレージライン１３１のサブライン１３１ｂと第２浮遊電極１３７とは、対称に位置する。また、ゲートライン１３０を基に第１浮遊電極１３６と第２ストレージライン１３２のサブライン１３２ｂとは、対称に位置する。
【００５１】
データライン１５０は、ゲートライン１３０に垂直な方向に延びる。データライン１５０は、サブライン１３１ｂ、１３２ｂ、第１及び第２浮遊電極１３６、１３７と部分的に重なる。
【００５２】
図６は、図５に示す画素の等価回路図である。
【００５３】
図６に示すように、第１画素領域ＰＡ１に備えられた第１グループＰＧ１と、第２画素領域ＰＡ２に備えられた第２グループＰＧ２と、に区分される複数の画素が備えられる。第１グループＰＧ１に属する画素と、第２グループＰＧ２に属する画素とは、３個ずつ交互に隣接して配置される。
【００５４】
第１グループＰＧ１に属する画素は、第１薄膜トランジスタＴ１、第１液晶キャパシタＣｌｃ１及び第１ストレージキャパシタＣｓｔ１を含む。第２グループＰＧ２に属する画素は、第２薄膜トランジスタＴ２、第２液晶キャパシタＣｌｃ２、第２ストレージキャパシタＣｓｔ２を含む。
【００５５】
液晶表示装置の動作時に、第１グループＰＧ１と第２グループＰＧ２には、それぞれ互いに異なる極性のデータ電圧が印加される。すなわち、行方向に沿って３個の画素単位に３×１ドット反転駆動方式が適用される。このようなドット反転駆動により、フリッカー現象が予防される。上記の動作時に、画素の境界近辺には、正常に配列されない液晶を通過する光を遮断するために、光遮断手段が備えられる。
【００５６】
図７は、図５の光遮断手段のみを別途に示す平面図である。
【００５７】
図７に示すように、第１及び第２ストレージライン１３１、１３２、第１及び第２浮遊電極１３６、１３７が光遮断手段として用いられる。具体的に説明すると、第１画素領域ＰＡ１において、上側と下側の領域にメインライン１３１ａ、１３２ａが配置される。第１画素領域ＰＡ１において、左側と右側の領域は、位置に応じてその構成が異なる。連続する３個の第１画素領域ＰＡ１において、初めの２個は、左右対称に第１ストレージラインのサブライン１３１ｂと第２浮遊電極１３７とが配置され、残りの１個は、左側の領域に第１ストレージラインのサブライン１３１ｂと第２浮遊電極１３７とが配置され、右側の領域に第１浮遊電極１３６と第２ストレージラインのサブライン１３２ｂとが配置される。
【００５８】
第２画素領域ＰＡ２においても、上側と下側の領域にメインライン１３１ａ、１３２ａが配置される。連続する３個の第２画素領域ＰＡ２において、初めの２個は、左右対称に第１浮遊電極１３６と第２ストレージラインのサブライン１３２ｂとが配置され、残りの１個は、左側の領域に第１浮遊電極１３６と第２ストレージラインのサブライン１３２ｂとが配置され、右側の領域に第１ストレージラインのサブライン１３１ｂと第２浮遊電極１３７とが配置される。
【００５９】
図８は、図５に示すＩＩＩ−ＩＩＩ′線に沿う断面図である。
【００６０】
図８に示すように、第１基板１００上には、活性層１１０、ゲート絶縁膜１２０、第１ストレージラインのサブライン１３１ｂ、第１浮遊電極１３６、第１層間絶縁膜１４０、データライン１５０、第２層間絶縁膜１６０、第１及び第２画素電極１７１、１７２が形成される。
【００６１】
第２基板２００上には、ブラックマトリクス２１０、カラーフィルター２２０、平坦化膜２３０及び共通電極２４０が形成される。ブラックマトリクス２１０は、画素領域ＰＡの境界に対応するように位置する。ブラックマトリクス２１０は、遮光性を有する金属又は有機物で形成され、第１基板１００に備えられた光遮断手段を補完する。ただし、第１基板１００の光遮断手段のみで十分に光透過が遮断される場合、ブラックマトリクス２１０は、省略されうる。
【００６２】
カラーフィルター２２０は、レッド、グリーン及びブルーのカラーフィルターが画素領域ＰＡに沿って交互に配置され、レッド、グリーン及びブルーの組み合わせでカラー映像を表示する。ブラックマトリクス２１０は、画素領域ＰＡの境界においてレッド、グリーン及びブルー間の混色を防止する。
【００６３】
平坦化膜２３０は、第２基板２００の表面を平坦化して、ブラックマトリクス２１０とカラーフィルター２２０とによった第２基板２００の表面に段差ができることを予防する。共通電極２４０は、平坦化膜２３０上に形成される。
【００６４】
以上、第１及び第２の実施形態において、それぞれ１×１ドット反転と３×１ドット反転が適用される液晶表示装置について説明したが、上記で提示された構造は、３×１以上のドット反転にも適用できる。
【００６５】
図９は、本発明の第３の実施形態による液晶表示装置の平面図である。
本実施形態において、第１及び第２の実施形態と重複する構成要素に対しては同じ図面符号を付し、重複する部分については詳細説明を省略する。
【００６６】
図９に示すように、互いに対向する第１及び第２基板１００、２００が備えられる。第１基板１００には、複数の画素領域ＰＡが画定される。画素領域ＰＡには、画素電極１７０が位置する。画素電極１７０は、印加される電圧の極性に応じて、第１画素電極１７１と、第２画素電極１７２と、に区分される。画素領域ＰＡは、第１画素電極１７１が位置する第１画素領域ＰＡ１と、第２画素電極１７２が位置する第２画素領域ＰＡ２と、に区分される。第１及び第２画素領域ＰＡ１、ＰＡ２は、それぞれ３個ずつ交互に配置される。このような構造を有する液晶表示装置は、３×１ドット反転駆動方式で動作する。
【００６７】
第１基板１００上には、ゲートライン１３０、第１及び第２ストレージライン１３１、１３２、第１及び第２浮遊電極１３６、１３７、及びデータライン１５０が形成され、これらにより画素領域ＰＡが画定される。
【００６８】
図１０は、図９の「Ａ」部分に対する拡大図である。
【００６９】
図１０に示すように、データライン１５０は、その幅が一定でない。例えば、データライン１５０は、第１幅ｗ１を有し、ゲートライン１３０に対し垂直に延び、第１浮遊電極１３６とゲートライン１３０とが隣接した領域から第２幅ｗ２に拡張される。第１幅ｗ１は、第１浮遊電極１３６の幅に比べて狭く、第２幅ｗ２は、第１浮遊電極１３６の幅に対応する。
【００７０】
データライン１５０が第２幅ｗ２を有する領域は、ゲートライン１３０と第１浮遊電極１３６とが離隔するように形成された領域に該当する。上記の領域において、ゲートライン１３０と第１浮遊電極１３６とは、電気的に短絡しないように離隔されていることから、離隔された空間に光が漏洩されうる。これを防止するために、該当領域においてデータライン１５０の幅を十分に増加させることによって、データライン１５０を光遮断手段として用いる。
【００７１】
上記の領域の他にも、ゲートライン１３０と第２浮遊電極１３７との間の領域、ゲートライン１３０とサブライン１３１ｂ、１３２ｂとの間の領域、第１ストレージラインのメインライン１３１ａと第１浮遊電極１３６との間の領域、第２ストレージラインのメインライン１３２ａと第２浮遊電極１３７との間の領域から、光の漏れを防止し得るように、データライン１５０の幅を拡張させることができる。
【００７２】
また、データライン１５０の幅を拡張しなくても、第２基板２００上に画素領域ＰＡの境界に対応するように別途のブラックマトリクス（図１１の図面符号２１０を参照）を設置して、光の漏れを遮断することができる。
【００７３】
図１１は、図９に示すＩＶ−ＩＶ′線に沿う断面図である。
【００７４】
図１１に示すように、第１基板１００上にゲート絶縁膜１２０が形成され、ゲート絶縁膜１２０上に画素領域ＰＡを隔てて第１浮遊電極１３６が互いに隣接して位置する。第１浮遊電極１３６上には、第１層間絶縁膜１４０、データライン１５０、第２層間絶縁膜１６０、第１及び第２画素電極１７１、１７２が形成される。
【００７５】
第２基板２００上には、ブラックマトリクス２１０、カラーフィルター２２０、平坦化膜２３０及び共通電極２４０が形成される。第１及び第２基板１００、２００の間には、液晶層３００が介在する。
【００７６】
第１浮遊電極１３６は、位置に応じてその幅が異なる。図１１に示す位置に応じて、第１浮遊電極１３６を左側の第１浮遊電極１３６ｌと右側の第１浮遊電極１３６ｒとに区分する。左側の第１浮遊電極１３６ｌは、第３幅ｗ３を有し、右側の第１浮遊電極１３６ｒは、第３幅ｗ３に比べて狭い第４幅ｗ４を有する。
【００７７】
図９に示すように、左側の第１浮遊電極１３６ｌは、第１画素領域ＰＡ１と第２画素領域ＰＡ２との境界に位置し、右側の第１浮遊電極１３６ｒは、第２画素領域ＰＡ間の境界に位置する。
【００７８】
ドット反転駆動方式下で、第１及び第２画素領域ＰＡ１、ＰＡ２の間には、互いに異なる極性のデータ電圧が印加されて、両方の境界から強い電界が形成される。強い電界によって、正常に配列されない液晶が増加し、このような液晶を通過する光を遮断するために、左側の第１浮遊電極１３６ｌは、十分な幅を有することが好ましい。これに比べて、第２画素領域ＰＡの間（又は第１画素領域の間）には、同じ極性のデータ電圧が印加されて、両方の境界から弱い電界が形成される。弱い電界によって、正常に配列されない液晶が多くないので、該当領域において右側の第１浮遊電極１３６ｒは、狭い幅を有することで十分である。具体的に説明すると、第３幅ｗ３は９〜１０μｍ、好ましくは、９．５μｍが適正であり、第４幅ｗ４は７〜８μｍ、好ましくは、７．５μｍが適正である。
【００７９】
図１１に示していないが、第２浮遊電極１３７、第１及び第２ストレージラインのサブライン１３１ｂ、１３２ｂも、第１及び第２画素領域ＰＡ１、ＰＡ２の境界に位置するものは第３幅ｗ３を有し、第１画素領域ＰＡ１の間又は第２画素領域ＰＡ２の間に位置するものは第４幅ｗ４を有する。
【００８０】
上記のように、第１画素領域ＰＡ１の間又は第２画素領域ＰＡ２の間に位置する光遮断手段の幅を減らすことによって、減少した幅分だけ液晶表示装置の開口率を向上することができる。
【００８１】
以上、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【図面の簡単な説明】
【００８２】
【図１】本発明の第１の実施形態による液晶表示装置の平面図である。
【図２】図１に示す画素の等価回路図である。
【図３】図１の光遮断手段のみを別途に示す平面図である。
【図４】（ａ）は図１のＩ−Ｉ′線に沿う断面図、（ｂ）は図１のＩＩ−ＩＩ′線に沿う断面図である。
【図５】本発明の第２の実施形態による液晶表示装置の平面図である。
【図６】図５に示す画素の等価回路図である。
【図７】図５に示す光遮断手段のみを別途に示す平面図である。
【図８】図５に示すＩＩＩ−ＩＩＩ′線に沿う断面図である。
【図９】本発明の第３の実施形態による液晶表示装置の平面図である。
【図１０】図９の「Ａ」部分に対する拡大図である。
【図１１】図９に示すＩＶ−ＩＶ′線に沿う断面図である。
【符号の説明】
【００８３】
１００    第１基板
１１０    活性層
１１０ｄ    ドレイン領域
１１０ｓ    ソース領域
１２０    ゲート絶縁膜
１３０    ゲートライン
１３０ｇ    ゲート電極
１３１    第１ストレージライン
１３１ａ    第１ストレージラインのメインライン
１３１ｂ    第１ストレージラインのサブライン
１３２    第２ストレージライン
１３２ａ    第２ストレージラインのメインライン
１３３ｂ    第２ストレージラインのサブライン
１３６    第１浮遊電極
１３７    第２浮遊電極
１４０    第１層間絶縁膜
１５０    データライン
１５０ｄ    ドレイン電極
１５０ｓ    ソース電極
１６０    第２層間絶縁膜
１６１    コンタクト孔（ホール）
１７０    画素電極
１７１    第１画素電極
１７２    第２画素電極
２００    第２基板
２１０    ブラックマトリクス
２２０    カラーフィルター
２３０    平坦化膜
２４０    共通電極
３００    液晶層
【図１】
2008186019.tif 000003
【図２】
2008186019.tif 000004
【図３】
2008186019.tif 000005
【図４】
2008186019.tif 000006
【図５】
2008186019.tif 000007
【図６】
2008186019.tif 000008
【図７】
2008186019.tif 000009
【図８】
2008186019.tif 000010
【図９】
2008186019.tif 000011
【図１０】
2008186019.tif 000012
【図１１】
2008186019.tif 000013