(57)【要約】【課題】  クロックを用いずにＲＺ多重化信号を分離でき、多重化フレームの基点を容易に分離し、さらに他のチャネルの信号も容易に分離し、部品コストを低く抑える。【解決手段】  ＮチャネルのＲＺパルス列で１フレームを構成し、フレーム先頭から第１，第２チャネルのパルス間隔ｕ1 が他のパルス間隔ｕk （ｋは２〜Ｎ）の最小値ｕmin よりも狭くなるように形成された多重化信号を入力し、各チャネルのパルス幅をｕ1 よりも広く、ｕmin よりも狭くなる範囲で拡幅した拡幅パルス列を出力する拡幅手段と、拡幅パルス列の隣接チャネルのパルスの重なりをフレームの先頭タイミングとして検出するフレーム先頭タイミング検出手段と、フレーム先頭タイミングから第３〜第Ｎチャネルのパルスまでのパルス幅を有するラッチパルスを生成し、各ラッチパルスの後縁で第３〜第Ｎチャネルのデータをそれぞれラッチして出力するラッチ手段とを備える。【選択図】        図１
2008131391.tif 000002
【特許請求の範囲】
【請求項１】
Ｎチャネル（Ｎは４以上の整数）のＲＺパルス列で１フレームを構成し、隣接するチャネルの前縁の間隔または後縁の間隔をパルス間隔としたときに、フレーム先頭から第１チャネルと第２チャネルのパルス間隔ｕ1 が他の隣接するチャネル間のパルス間隔ｕk （ｋは２〜Ｎ）の最小値ｕmin よりも狭くなるように形成された多重化信号を入力し、各チャネルのパルス幅をｕ1 よりも広く、ｕmin よりも狭くなる範囲で拡幅した拡幅パルス列を出力する拡幅手段と、
前記拡幅パルス列を入力し、隣接するチャネルのパルスの重なりを前記フレームの先頭タイミングとして検出するフレーム先頭タイミング検出手段と、
前記各チャネルのパルス間隔ｕk に応じて、前記フレーム先頭タイミングから第３チャネル〜第Ｎチャネルのパルスまでのパルス幅を有するラッチパルスを生成し、各ラッチパルスの後縁で第３チャネル〜第Ｎチャネルのデータをそれぞれラッチして出力するラッチ手段と
を備えたことを特徴とする信号分離回路。
【請求項２】
請求項１に記載の信号分離回路において、
前記拡幅手段は、
前記多重化信号を入力し、２つの出力端子から交互に論理「１」のパルスを出力する信号切り替え回路と、
前記２つの出力端子の一方から出力される各パルスの前縁のタイミングで第１のパルスを出力する第１の微分回路と、
前記第１のパルスをトリガとして、パルス幅が前記ｕ1 よりも広く、前記ｕmin よりも狭いパルス幅を有する第１の拡幅パルスを出力する第１のパルス生成回路と、
前記２つの出力端子の他方から出力される各パルスの前縁のタイミングで第２のパルスを出力する第２の微分回路と、
前記第２のパルスをトリガとして、パルス幅が前記ｕ1 よりも広く、前記ｕmin よりも狭いパルス幅を有する第２の拡幅パルスを出力する第２のパルス生成回路とを備え、
前記フレーム先頭タイミング検出手段は、前記第１の拡幅パルスと前記第２の拡幅パルスを入力し、その論理和信号を前記フレーム先頭タイミングに対応するパルスとして出力する構成である
ことを特徴とする信号分離回路。
【請求項３】
請求項１に記載の信号分離回路において、
前記拡幅手段は、
前記多重化信号を入力し、各チャネルの論理「１」のパルスで論理が遷移する分周パルスを出力する分周回路と、
前記分周パルスの前縁のタイミングで第１のパルスを出力する第１の微分回路と、
前記第１のパルスをトリガとして、パルス幅が前記ｕ1 よりも広く、前記ｕmin よりも狭いパルス幅を有する第１の拡幅パルスを出力する第１のパルス生成回路と、
前記分周パルスの後縁のタイミングで第２のパルスを出力する第２の微分回路と、
前記第２のパルスをトリガとして、パルス幅が前記ｕ1 よりも広く、前記ｕmin よりも狭いパルス幅を有する第２の拡幅パルスを出力する第２のパルス生成回路とを備え、
前記フレーム先頭タイミング検出手段は、前記第１の拡幅パルスと前記第２の拡幅パルスを入力し、その論理和信号を前記フレーム先頭タイミングに対応するパルスとして出力する構成である
ことを特徴とする信号分離回路。
【請求項４】
請求項１に記載の信号分離回路において、
前記ラッチ手段は、
前記フレーム先頭タイミングを示すパルスをトリガとして、第３チャネル〜第Ｎチャネルのパルスの後縁近傍までのパルス幅を有する第３のラッチパルス〜第Ｎのラッチパルスをそれぞれ生成する（Ｎ−２）個のパルス生成回路と、
前記第３のラッチパルス〜第Ｎのラッチパルスの後縁で前記拡幅パルス列をラッチし、それぞれ第３のチャネル〜第Ｎのチャネルのデータを出力する（Ｎ−２）個のラッチ回路と
を備えたことを特徴とする信号分離回路。
【請求項５】
Ｎチャネル（Ｎは４以上の整数）のＲＺパルス列で１フレームを構成し、隣接するチャネルの前縁の間隔または後縁の間隔をパルス間隔としたときに、フレーム先頭から第１チャネルと第２チャネルのパルス間隔ｕ1 が他の隣接するチャネル間のパルス間隔ｕk （ｋは２〜Ｎ）の最小値ｕmin よりも狭くなるように形成された多重化信号を入力し、各チャネルのパルス幅をｕ1 よりも広く、ｕmin よりも狭くなる範囲で拡幅した拡幅パルス列を出力する拡幅ステップと、
前記拡幅パルス列を入力し、隣接するチャネルのパルスの重なりを前記フレームの先頭タイミングとして検出するフレーム先頭タイミング検出ステップと、
前記各チャネルのパルス間隔ｕk に応じて、前記フレーム先頭タイミングから第３チャネル〜第Ｎチャネルのパルスまでのパルス幅を有するラッチパルスを生成し、各ラッチパルスの後縁で第３チャネル〜第Ｎチャネルのデータをそれぞれラッチして出力するラッチステップと
を有することを特徴とする信号分離方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のＲＺ信号（例えば１ビット量子化信号）を１フレームとして時分割多重化した多重化信号を入力し、第１チャネルおよび第２チャネルのＲＺ信号から検出されるフレーム先頭を基準にデータチャネルの信号を分離する信号分離回路および方法に関する。
【背景技術】
【０００２】
図６は、２チャネル多重化信号を分離する従来の信号分離回路の構成例を示す。ここでは、クロックデータリカバリ（ＣＤＲ）回路と２個のラッチ回路を組み合わせた構成例を示す。
【０００３】
図６において、ＣＤＲ回路は、位相比較器５１、チャージポンプ回路５２、ループフィルタ５３、電圧制御発振器（ＶＣＯ）５４、１／２分周器５５からなるＰＬＬ回路で構成される。位相比較器５１は、図７に示すように、２チャネル多重化信号Ｄと１／２分周器５５の出力信号ＣＫ２を入力し、その位相差分のパルス幅を有するパルス信号ｓ１を出力する。このパルス信号ｓ１は、チャージポンプ回路５２を介してループフィルタ５３で積分され、この積分出力によりＶＣＯ５４の発振周波数が制御される。
【０００４】
ＶＣＯ５４は、２チャネル多重化信号Ｄのパルス周波数のほぼ２倍で発振するように設定されているが、ＣＤＲ回路（ＰＬＬ回路）の作用により、正確に多重化信号Ｄのパルス周波数の２倍になるように発振周波数が制御される。なお、ＣＤＲ回路では、入力する２チャネル多重化信号Ｄの論理「１」のパルスに対応して同期動作が行われる。図８に示すタイムチャートは、入力する２チャネル多重化信号Ｄ、ＶＣＯ５４の出力信号ＣＫ１、１／２分周器５５の出力信号ＣＫ２が同期している状態を示す。
【０００５】
２チャネル多重化信号Ｄに同期した１／２分周器５５の出力信号ＣＫ２は、１／２分周器５６で１／２分周したクロックＣＫ３に変換され、ラッチ回路５８に入力される。またクロックＣＫ３は、インバータ回路５７で位相反転した反転クロックＣＫ４に変換され、ラッチ回路５９に入力される。ラッチ回路５８は、クロックＣＫ３の立ち上がりで多重化信号Ｄをラッチし、チャネル１の信号Ｄ１を分離する。ラッチ回路５９は、反転クロックＣＫ４の立ち上がりで多重化信号Ｄをラッチし、チャネル２の信号Ｄ２を分離する。
【０００６】
図９は、４チャネル多重化信号を分離する従来の信号分離回路の構成例を示す（特許文献１）。図１０は、図９に示す従来の信号分離回路の動作例を示す。ここでは、４チャネル多重化信号をそれぞれ対応する出力端子に分離する過程を示すが、基準となるチャネルとその他のチャネルのデューティ比（パルス幅）の違いを利用して分離するようになっている。すなわち、図１０では各チャネルに４クロックを割り当て、チャネルＡとチャネルＢ〜Ｄのパルス幅は２クロック（デューティ比50％）と１クロック（デューティ比25％）としている。なお、クロックＣＫは、図６に示すＣＤＲ回路を用いて入力する４チャネル多重化信号Ｄに同期して生成されるものとする。
【０００７】
図９および図１０において、ラッチ回路６１は入力する４チャネル多重化信号ＤをクロックＣＫでラッチし、ラッチデータ列ｃａを出力する。遅延回路６２はこのラッチデータ列ｃａを１クロック分遅延させ、遅延データ列ｃｂを出力する。パルス幅検出回路６３は、ラッチデータ列ｃａと遅延データ列ｃｂのアンドをとることにより、パルス幅が他のチャネルより広いチャネルＡのみを抽出し、フレーム先頭タイミングパルスｃｃとして出力する。このフレーム先頭タイミングパルスｃｃは、ラッチデータ列ｃａ内の各チャネルの物理的位置を決定するキーパルスであり、このタイミングを基点としてチャネルＢ〜Ｄを分離することになる。
【０００８】
マスク生成回路６４は、ラッチデータ列ｃａとフレーム先頭タイミングパルスｃｃを入力し、フレーム先頭タイミングパルスｃｃのパルス幅をデータ列ｃａの後続チャネルＢの前縁までに相当する３クロック分まで拡幅したマスクパタンｃｄを出力する。位相差調整回路６５は、このマスクパタンｃｄにラッチデータ列ｃａの各チャネルＢ，Ｃ，Ｄの前縁に対応する所定の遅延量を与え、一連のマスクパタンｃｄ，ｃｅ，ｃｆ，ｃｇを出力する。抽出回路６６は、遅延データ列ｃｂと、マスクパタンｃｄ，ｃｅ，ｃｆ，ｃｇのアンドをとることにより、各チャネルＡ〜Ｄのデータｃｈ，ｃｉ，ｃｊ，ｃｋを抽出して出力する。
【０００９】
なお、チャネルＡは、フレーム先頭タイミングパルスｃｃを生成するために常に論理「１」の信号であり、かつ他のチャネルＢ〜Ｄのデータとパルス幅が異なる必要があり、実際にデータ伝送に利用できるのはチャネルＢ〜Ｄとなる。
【特許文献１】特開２００５−３０３８２０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
従来の信号分離回路は、ＣＤＲ回路を用いて入力する多重化信号に同期したクロックを再生し、そのクロックを用いて各チャネルの信号を分離する構成になっている。しかし、ＰＬＬを用いたＣＤＲ回路は、そのループ内に高周波発振のＶＣＯを有し、また時定数の長いループフィルタ等を含んでおり、このため消費電力が大きく、かつ同期引き込みに時間がかかる問題があった。
【００１１】
また、図１０に示すように多重化信号がＲＺ信号の場合、フレームの基点となる信号を分離するために、短いパルス幅の中でパルス幅の差分を判別する必要がある。そのため、送信する発光部品と受信する受光部品には、高速な動作と高いパルス幅精度を確保する必要があり、部品コストが高くなる問題がある。
【００１２】
一方、多重化信号がＮＲＺ信号の場合、伝送するパルス幅が広いので光部品の速度性能はＲＺ信号の場合よりも緩和され、部品コストを抑えることができる。しかし、ＮＲＺ信号は同じビットレートのＲＺ信号に比べて光送信器の発光時間が長くなる分だけ送信電力が増大し、携帯通信機器など小型のバッテリーで動作する機器への組み込みが難しくなる問題がある。すなわち、部品コストではＮＲＺ信号が有利であり、消費電力ではＲＺ信号が有利である。ただし、消費電力低減のためにＲＺ信号のパルスデューティ比を低くしようとすると、パルス幅の差分によってフレーム基点を判別する場合は上記のように高いパルス幅精度が要求され、消費電力と部品コストがトレードオフになる。
【００１３】
本発明は、多重化信号に同期したクロックを用いずに多重化信号を分離でき、さらに各チャネルの信号をＲＺ信号として多重化伝送する場合に、多重化フレームの基点となる信号を容易に分離し、さらに他のチャネルの信号も容易に分離するとともに、部品コストを低く抑えることができる信号分離回路および方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明の信号分離回路は、Ｎチャネル（Ｎは４以上の整数）のＲＺパルス列で１フレームを構成し、隣接するチャネルの前縁の間隔または後縁の間隔をパルス間隔としたときに、フレーム先頭から第１チャネルと第２チャネルのパルス間隔ｕ1 が他の隣接するチャネル間のパルス間隔ｕk （ｋは２〜Ｎ）の最小値ｕmin よりも狭くなるように形成された多重化信号を入力し、各チャネルのパルス幅をｕ1 よりも広く、ｕmin よりも狭くなる範囲で拡幅した拡幅パルス列を出力する拡幅手段と、拡幅パルス列を入力し、隣接するチャネルのパルスの重なりをフレームの先頭タイミングとして検出するフレーム先頭タイミング検出手段と、各チャネルのパルス間隔ｕk に応じて、フレーム先頭タイミングから第３チャネル〜第Ｎチャネルのパルスまでのパルス幅を有するラッチパルスを生成し、各ラッチパルスの後縁で第３チャネル〜第Ｎチャネルのデータをそれぞれラッチして出力するラッチ手段とを備える。
【００１５】
すなわち、フレームの先頭タイミングを示す第１チャネルと第２チャネルのパルス間隔を他の隣接するチャネルのパルス間隔よりも狭くし、このパルス間隔の違いを判別条件としてフレーム先頭タイミングを検出する。そして、このフレーム先頭タイミングを基点として、第３チャネル以降のデータを分離する。
【００１６】
本発明の信号分離回路を構成する拡幅手段は、多重化信号を入力し、２つの出力端子から交互に論理「１」のパルスを出力する信号切り替え回路と、２つの出力端子の一方から出力される各パルスの前縁のタイミングで第１のパルスを出力する第１の微分回路と、第１のパルスをトリガとして、パルス幅がｕ1 よりも広く、ｕmin よりも狭いパルス幅を有する第１の拡幅パルスを出力する第１のパルス生成回路と、２つの出力端子の他方から出力される各パルスの前縁のタイミングで第２のパルスを出力する第２の微分回路と、第２のパルスをトリガとして、パルス幅がｕ1 よりも広く、ｕmin よりも狭いパルス幅を有する第２の拡幅パルスを出力する第２のパルス生成回路とを備え、フレーム先頭タイミング検出手段は、第１の拡幅パルスと第２の拡幅パルスを入力し、その論理和信号をフレーム先頭タイミングに対応するパルスとして出力する構成である。
【００１７】
また、本発明の信号分離回路を構成する拡幅手段は、多重化信号を入力し、各チャネルの論理「１」のパルスで論理が遷移する分周パルスを出力する分周回路と、分周パルスの前縁のタイミングで第１のパルスを出力する第１の微分回路と、第１のパルスをトリガとして、パルス幅がｕ1 よりも広く、ｕmin よりも狭いパルス幅を有する第１の拡幅パルスを出力する第１のパルス生成回路と、分周パルスの後縁のタイミングで第２のパルスを出力する第２の微分回路と、第２のパルスをトリガとして、パルス幅がｕ1 よりも広く、ｕmin よりも狭いパルス幅を有する第２の拡幅パルスを出力する第２のパルス生成回路とを備え、フレーム先頭タイミング検出手段は、第１の拡幅パルスと第２の拡幅パルスを入力し、その論理和信号をフレーム先頭タイミングに対応するパルスとして出力する構成である。
【００１８】
本発明の信号分離回路を構成するラッチ手段は、フレーム先頭タイミングを示すパルスをトリガとして、第３チャネル〜第Ｎチャネルのパルスの後縁近傍までのパルス幅を有する第３のラッチパルス〜第Ｎのラッチパルスをそれぞれ生成する（Ｎ−２）個のパルス生成回路と、第３のラッチパルス〜第Ｎのラッチパルスの後縁で拡幅パルス列をラッチし、それぞれ第３のチャネル〜第Ｎのチャネルのデータを出力する（Ｎ−２）個のラッチ回路とを備える。
【００１９】
本発明の信号分離方法は、Ｎチャネル（Ｎは４以上の整数）のＲＺパルス列で１フレームを構成し、隣接するチャネルの前縁の間隔または後縁の間隔をパルス間隔としたときに、フレーム先頭から第１チャネルと第２チャネルのパルス間隔ｕ1 が他の隣接するチャネル間のパルス間隔ｕk （ｋは２〜Ｎ）の最小値ｕmin よりも狭くなるように形成された多重化信号を入力し、各チャネルのパルス幅をｕ1 よりも広く、ｕmin よりも狭くなる範囲で拡幅した拡幅パルス列を出力する拡幅ステップと、拡幅パルス列を入力し、隣接するチャネルのパルスの重なりをフレームの先頭タイミングとして検出するフレーム先頭タイミング検出ステップと、各チャネルのパルス間隔ｕk に応じて、フレーム先頭タイミングから第３チャネル〜第Ｎチャネルのパルスまでのパルス幅を有するラッチパルスを生成し、各ラッチパルスの後縁で第３チャネル〜第Ｎチャネルのデータをそれぞれラッチして出力するラッチステップとを有する。
【発明の効果】
【００２０】
本発明は、消費電力の大きなＶＣＯや引き込み時間の長いＰＬＬを含むＣＤＲ回路で生成されるクロックを用いることなく、論理論理回路のみで多重化信号から各チャネルの信号を分離することができ、消費電力を大幅に低減することができる。また、ＰＬＬのような同期引き込みの必要がないので、応答速度の速い信号分離が可能となる。
【００２１】
また、フレーム先頭のタイミング抽出は、第１チャネルおよび第２チャネルの信号のパルス間隔が狭いことを検出することによって行われ、パルス幅は判別動作に影響を及ぼさないので、受信信号のパルス幅精度への要求条件を緩和することができ、部品コストを低減することができる。また、すべてのチャネルでパルス幅の狭いＲＺ信号を用いることにより、光送信器の送信電力を低減することができる。
【００２２】
また、パルス間隔を判別条件とする本発明の構成は、発光部品の寿命や受光部品の回路構成などの事情により、平均パルスデューティ比を低く抑えたいような場合でも、ＲＺ信号のパルス幅を自在に設定できるので、適用範囲を広くすることができる。
【発明を実施するための最良の形態】
【００２３】
（第１の実施形態）
図１は、本発明の信号分離回路に入力する多重化信号のフレーム構成例を示す。ここでは、時分割多重化するチャネル数Ｎ＝８とし、チャネル１，２をフレーム先頭の時間位置を検出するフレーム先頭タイミング検出用、チャネル３〜８をデータ伝送用にそれぞれ割り当て、ＲＺ信号のパルス列とする。フレーム同期用のチャネル１，２は常に論理「１」とする。ここで、チャネル１とチャネル２のパルス間隔を前縁の間隔または後縁の間隔と定義してｕ1 とし、他の隣接するチャネル間のパルス間隔を同様に定義してｕk （ｋ＝２〜８）とし、ｕk の最小値をｕmin とすると、
ｕ1 ＜ｕmin 
となるように設定する。
【００２４】
本実施形態の信号分離回路は、受信した多重化信号の各チャネルのパルス幅を拡幅する。このとき、チャネル１，２の拡幅したパルスに重なりが生じ、他の隣接するチャネルの拡幅したパルスは重ならないように設定する。これにより、チャネル１，２の拡幅したパルスの重なりを論理積パルスとして取り出すことができ、これをフレームの先頭として検出することを特徴とする。
【００２５】
図２は、本発明の第１の実施形態の構成例を示す。図３は、本発明の第１の実施形態の動作例を示す。
【００２６】
図２において、信号切り替え回路１１、微分回路１２、パルス生成回路１３、微分回路１４、パルス生成回路１５、ＡＮＤ回路１６は、フレーム先頭のタイミングを検出する回路である。ＯＲ回路１７、パルス生成回路２１〜２６およびラッチ回路３１〜３６は、フレーム先頭のタイミングを基準にチャネル３〜８の各データを分離する回路である。
【００２７】
以下、図２および図３を参照して本実施形態の構成および動作について説明する。多重化信号Ｄは信号切り替え回路１１に入力され、論理「１」の信号を２つの出力端子に交互に出力し、それぞれパルス信号Ｐ１，Ｐ４とする。パルス信号Ｐ１は微分回路１２に入力され、その立ち上がりのタイミングでパルス幅の狭いパルス信号Ｐ２が生成される。パルス信号Ｐ２はパルス生成回路１３に入力され、パルス幅ｖ1 秒（ｕ1 ＜ｖ1 ＜ｕmin ）のパルス信号Ｐ３が生成される。一方、パルス信号Ｐ４は微分回路１４に入力され、その立ち上がりのタイミングでパルス幅の狭いパルス信号Ｐ５が生成される。パルス信号Ｐ５はパルス生成回路１５に入力され、パルス幅ｖ2 秒（ｕ1 ＜ｖ2 ＜ｕmin ）のパルス信号Ｐ６が生成される。パルス信号Ｐ３とパルス信号Ｐ６はＡＮＤ回路１６に入力され、その論理積をとったＡＮＤ信号Ｐ７がチャネル１，２に対応するフレームの先頭（ここではチャネル２の信号の前縁）を表す信号として出力される。
【００２８】
ここで、多重化信号Ｄのチャネル１，２の信号は、信号切り替え回路１１から微分回路１２，１４に交互に出力されるが、どちらが先になってもパルス生成回路１３，１５でそれぞれパルス幅ｖ1 ，ｖ2 のパルス信号Ｐ３，Ｐ６に変換され、ＡＮＤ回路１６でパルス信号Ｐ３，Ｐ６の重なりをＡＮＤ信号Ｐ７として取り出すことができ、これをフレームの先頭として認識することができる。
【００２９】
一方、パルス信号Ｐ３とパルス信号Ｐ６はＯＲ回路１７に入力され、その論理和をとったＯＲ信号Ｐ８が多重化信号Ｄのパルス幅を拡張した信号として出力される。
【００３０】
このＡＮＤ信号Ｐ７を入力するパルス生成回路２１は、ＡＮＤ信号Ｐ７の前縁（チャネル２のパルスの前縁）から多重化信号Ｄのチャネル３の信号までのパルス幅ｘ１を有するパルス信号Ｐ11を発生し、ラッチ回路３１は、このパルス信号Ｐ11の立ち下がりで多重化信号Ｄのパルス幅を拡張したＯＲ信号Ｐ８をラッチすることにより、チャネル３の信号Ｄ１を分離出力する。同様にパルス生成回路２２はパルス幅ｘ２のパルス信号Ｐ12を発生し、ラッチ回路３２はＯＲ信号Ｐ８からチャネル４の信号Ｄ２を分離出力する。パルス生成回路２３はパルス幅ｘ３のパルス信号Ｐ13を発生し、ラッチ回路３３はＯＲ信号Ｓ８からチャネル５の信号Ｄ３を分離出力する。パルス生成回路２４はパルス幅ｘ４のパルス信号Ｐ14を発生し、ラッチ回路３４はＯＲ信号Ｓ８からチャネル６の信号Ｄ４を分離出力する。パルス生成回路２５はパルス幅ｘ５のパルス信号Ｐ15を発生し、ラッチ回路３５はＯＲ信号Ｓ８からチャネル７の信号Ｄ５を分離出力する。パルス生成回路２６はパルス幅ｘ６のパルス信号Ｐ16を発生し、ラッチ回路３６はＯＲ信号Ｓ８からチャネル８の信号Ｄ６を分離出力する。
【００３１】
なお、パルス生成回路１３，１５，２１〜２６は、単安定マルチバイブレータ回路を用いて容易に所要のパルス幅を有する信号を生成することができる。
【００３２】
このように、本実施形態の信号分離回路では、消費電力の大きなＶＣＯや引き込み時間の長いＰＬＬを含むＣＤＲ回路で生成されるクロックを用いることなく、単安定マルチバイブレータ回路、微分回路、ＡＮＤ回路、ＯＲ回路、ラッチ回路（ＤＦＦ回路）などの論理回路のみで、多重化信号から各チャネルの信号を分離することができ、消費電力を大幅に低減することができる。
【００３３】
また、フレーム先頭のタイミング抽出は、チャネル１，２の信号のパルス間隔が狭いことを検出することによって行われ、パルス幅は判別動作に影響を及ぼさないので、パルス幅の短いＲＺ信号を用いて光送信器の送信電力を削減しつつ、受信信号のパルス幅精度への要求条件を緩和することができ、部品コストを低減させることができる。
【００３４】
（第２の実施形態）
図４は、本発明の第２の実施形態の構成例を示す。図５は、本発明の第２の実施形態の動作例を示す。
【００３５】
図４において、本実施形態の特徴は、第１の実施形態の信号切り替え回路１１を分周回路１８および信号反転回路１９に置き換えたものであり、その他の構成は第１の実施形態と同様である。
【００３６】
以下、図４および図５を参照して本実施形態の構成および動作について説明する。多重化信号Ｄは分周回路１８に入力され、多重化信号Ｄの各チャネルの立ち上がりで論理が遷移するパルス信号Ｐ９となる。パルス信号Ｐ９を入力する微分回路１２は、チャネル１またはチャネル２のいずれかの立ち上がり、それに１つおきに続く論理「１」のチャネルの立ち上がりに同期したパルス信号Ｐ２を出力する。ここでは、第１のフレームでチャネル１，３，７の立ち上がりのタイミングでパルス信号Ｐ２が生成される。パルス信号Ｐ２はパルス生成回路１３に入力され、パルス幅ｖ1 秒（ｕ1 ＜ｖ1 ＜ｕmin ）のパルス信号Ｐ３になる。
【００３７】
また、パルス信号Ｐ９は分岐して信号反転回路１９に入力され、論理反転したパルス信号Ｐ10が微分回路１４に入力され、ここでは第１のフレームでチャネル２，６の立ち上がりのタイミングでパルス信号Ｐ５が生成される。パルス信号Ｐ５はパルス生成回路１５に入力され、パルス幅ｖ2 秒（ｕ1 ＜ｖ2 ＜ｕmin ）のパルス信号Ｐ６になる。なお、微分回路１４が入力パルスの立ち下がりのタイミングでパルス信号を生成する構成であれば、信号反転回路１９は不要である。
【００３８】
次のフレームでは、チャネル２の立ち上がりのタイミングでパルス信号Ｐ２が生成され、チャネル１の立ち上がりのタイミングでパルス信号Ｐ５が生成される。同様に、パルス生成回路１３，１５でそれぞれパルス信号Ｐ３，Ｐ６が生成される。このように、チャネル１，２に対する分周回路１８の遷移タイミングにかかわらず、チャネル１，２に対応するパルス信号Ｐ３，Ｐ６は、必ずチャネル２の立ち上がり部分で重なることになる。
【００３９】
パルス信号Ｐ３とパルス信号Ｐ６はＡＮＤ回路１６に入力され、その論理積をとったＡＮＤ信号Ｐ７がチャネル１，２に対応するフレームの先頭（ここではチャネル２の信号の前縁）を表す信号として出力される。以下、多重化信号Ｄに対応するパルス信号Ｐ８から各チャネルの信号を分離する動作は第１の実施形態と同様である。
【図面の簡単な説明】
【００４０】
【図１】本発明の信号分離回路に入力する多重化信号のフレーム構成例を示す図。
【図２】本発明の第１の実施形態の構成例を示す図。
【図３】本発明の第１の実施形態の動作例を示す図。
【図４】本発明の第２の実施形態の構成例を示す図。
【図５】本発明の第２の実施形態の動作例を示す図。
【図６】２チャネル多重化信号を分離する従来の信号分離回路の構成例を示す図。
【図７】ＣＤＲ回路の動作例を説明する図。
【図８】２チャネル多重化信号を分離する従来の信号分離回路の動作例を示す図。
【図９】４チャネル多重化信号を分離する従来の信号分離回路の構成例を示す図。
【図１０】４チャネル多重化信号を分離する従来の信号分離回路の動作例を示す図。
【符号の説明】
【００４１】
１１  信号切り替え回路
１２，１４  微分回路
１３，１５，２１〜２６  パルス生成回路
１６  ＡＮＤ回路
１７  ＯＲ回路
１８  分周回路
１９  信号反転回路
３１〜３６  ラッチ回路
【図１】
2008131391.tif 000003
【図２】
2008131391.tif 000004
【図３】
2008131391.tif 000005
【図４】
2008131391.tif 000006
【図５】
2008131391.tif 000007
【図６】
2008131391.tif 000008
【図７】
2008131391.tif 000009
【図８】
2008131391.tif 000010
【図９】
2008131391.tif 000011
【図１０】
2008131391.tif 000012