(57)【要約】【課題】ドライブトランジスタの電流リークを抑制して閾電圧補正動作の精度を改善する。し、以って発光輝度ムラの無い表示装置を提供する。【解決手段】閾電圧補正動作は、ドライブトランジスタのゲートＧを基準電位Ｖｏｆｓ１に保持する一方ドライブトランジスタのソースＳとの間のゲート／ソース間電圧Ｖｇｓを閾電圧Ｖｔｈより大きく設定してドライブトランジスタをオン状態にする準備過程（１）、（２）と、ゲートＧを基準電位Ｖｏｆｓ１に維持したままドライブトランジスタに通電しドライブトランジスタがカットオフした時そのゲートＧ／ソースＳ間に表われる閾電圧Ｖｔｈ相当の電圧を保持容量Ｃｓに保持する通電過程（３）と、ゲートＧに印加されている基準電位Ｖｏｆｓ１をＶｏｆｓ２に変えてＶｇｓを閾電圧相当の電圧よりも圧縮して、ドライブトランジスタを確実にオフ状態にする圧縮過程（３ａ）とを含む。【選択図】図１
2008233651.tif 000002
【特許請求の範囲】
【請求項１】
画素アレイ部と駆動部とからなり、
前記画素アレイ部は、給電線と、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを備え、
各画素は、少なくともサンプリングトランジスタと、ドライブトランジスタと、発光素子と、保持容量とを備え、
前記サンプリングトランジスタは、その制御端が該走査線に接続し、その一対の電流端が該信号線と該ドライブトランジスタの制御端との間に接続し、
前記ドライブトランジスタは、一対の電流端の一方が該発光素子に接続し、他方が給電線に接続し、
前記駆動部は、各走査線に制御信号を供給するとともに各信号線に映像信号を供給して各画素を駆動し、以って該ドライブトランジスタの閾電圧のバラツキを補正する閾電圧補正動作、該映像信号を該保持容量に書き込む書込動作及び書き込まれた映像信号に応じて該発光素子を発光する発光動作とを行う表示装置であって、
前記閾電圧補正動作は、該ドライブトランジスタのゲートである制御端を基準電位に保持する一方該ドライブトランジスタのソースとなる電流端との間のゲート／ソース間電圧を該閾電圧より大きく設定して該ドライブトランジスタをオン状態にする準備過程と、
該ゲートを基準電位に維持したまま該ドライブトランジスタに通電し該ドライブトランジスタがカットオフした時そのゲート／ソース間に表われる閾電圧相当の電圧を該保持容量に保持する通電過程と、
該ゲートに印加されている該基準電位を変えて該ゲート／ソース間電圧を該閾電圧相当の電圧よりも圧縮して、該ドライブトランジスタを確実にオフ状態にする圧縮過程とを含むことを特徴とする表示装置。
【請求項２】
前記駆動部は、水平走査周期毎に順次制御信号を各走査線に供給するライトスキャナと、各給電線を高電位と低電位で切り換える電源スキャナと、各水平走査周期内で信号電位と基準電位とが切り換る映像信号を各信号線に供給する信号ドライバとを有し、
前記準備過程では、該ライトスキャナが制御信号を出力してサンプリングトランジスタをオンし信号線から基準電位をサンプリングして該ドライブトランジスタのゲートに印加する一方、該電源スキャナが給電線を高電位から低電位に切り換えて該ドライブトランジスタのソースの電位を低電位まで下げ、
前記通電過程では、該電源スキャナが給電線を低電位から高電位に切り換えて該ドライブトランジスタがカットオフするまで通電し、
前記圧縮過程では、該電源スキャナが給電線を高電位に維持したまま該ライトスキャナが制御信号を解除して該サンプリングトランジスタをオフする直前に、該信号ドライバが該基準電位のレベルを下方に切り換えることを特徴とする請求項１記載の表示装置。
【請求項３】
画素アレイ部と駆動部とからなり、
前記画素アレイ部は、給電線と、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを備え、
各画素は、少なくともサンプリングトランジスタと、ドライブトランジスタと、発光素子と、保持容量とを備え、
前記サンプリングトランジスタは、その制御端が該走査線に接続し、その一対の電流端が該信号線と該ドライブトランジスタの制御端との間に接続し、
前記ドライブトランジスタは、一対の電流端の一方が該発光素子に接続し、他方が給電線に接続し、
前記駆動部は、各走査線に制御信号を供給するとともに各信号線に映像信号を供給して各画素を駆動し、以って該ドライブトランジスタの閾電圧のバラツキを補正する閾電圧補正動作、該映像信号を該保持容量に書き込む書込動作及び書き込まれた映像信号に応じて該発光素子を発光する発光動作を行う表示装置であって、
前記閾電圧補正動作は、該ドライブトランジスタのゲートである制御端を基準電位に保持する一方該ドライブトランジスタのソースとなる電流端との間のゲート／ソース間電圧を該閾電圧より大きく設定して該ドライブトランジスタをオン状態にする準備過程と、
該ゲートを基準電位に維持したまま該ドライブトランジスタに通電し該ドライブトランジスタがカットオフした時にゲート／ソース間に表われる閾電圧相当の電圧を該保持容量に保持する通電過程とを含み、
前記通電過程は、該ドライブトランジスタがカットオフするまで複数回に分けて時分割的に行うとともに、先に行う通電過程で該ドライブトランジスタのゲートに印加する基準電位と、後に行う通電過程で該ドライブトランジスタのゲートに印加する基準電位とが異なることを特徴とする表示装置。
【請求項４】
前記通電過程は、該ドライブトランジスタがカットオフするまで複数回に分けて時分割的に行うとともに、先に行う通電過程で該ドライブトランジスタのゲートに印加される基準電位よりも、後に行う通電過程で該ドライブトランジスタのゲートに印加される基準電位の方が高くなることを特徴とする請求項３記載の表示装置。
【請求項５】
前記駆動部は、水平走査周期毎に順次制御信号を各走査線に供給するライトスキャナと、各給電線を高電位と低電位で切り換える電源スキャナと、各水平走査周期内で信号電位と基準電位とが切り換る映像信号を各信号線に供給する信号ドライバとを有し、
前記準備過程では、該ライトスキャナが制御信号を出力してサンプリングトランジスタをオンし信号線から基準電位をサンプリングして該ドライブトランジスタのゲートに印加する一方、該電源スキャナが給電線を高電位から低電位に切り換えて該ドライブトランジスタのソースの電位を低電位まで下げ、
前記通電過程では、該電源スキャナが給電線を低電位から高電位に切り換えて該ドライブトランジスタがカットオフするまで通電し、
その際前記信号ドライバは、先に行う通電過程で信号線に出力する基準電位よりも、後に行う通電過程で信号線に出力する基準電位の方が高くなるように切換え制御することを特徴とする請求項４記載の表示装置。
【請求項６】
画素アレイ部と駆動部とからなり、
前記画素アレイ部は、給電線と、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを備え、
各画素は、少なくともサンプリングトランジスタと、ドライブトランジスタと、発光素子と、保持容量とを備え、
前記サンプリングトランジスタは、その制御端が該走査線に接続し、その一対の電流端が該信号線と該ドライブトランジスタの制御端との間に接続し、
前記ドライブトランジスタは、一対の電流端の一方が該発光素子に接続し、他方が給電線に接続し、
前記駆動部は、各走査線に制御信号を供給するとともに各信号線に映像信号を供給して各画素を駆動し、以って該ドライブトランジスタの閾電圧のバラツキを補正する閾電圧補正動作、該映像信号を該保持容量に書き込む書込動作及び書き込まれた映像信号に応じて該発光素子を発光する発光動作を行う表示装置の駆動方法であって、
前記閾電圧補正動作は、該ドライブトランジスタのゲートである制御端を基準電位に保持する一方該ドライブトランジスタのソースとなる電流端との間のゲート／ソース間電圧を該閾電圧より大きく設定して該ドライブトランジスタをオン状態にする準備過程と、
該ゲートを基準電位に維持したまま該ドライブトランジスタに通電し該ドライブトランジスタがカットオフした時そのゲート／ソース間に表われる閾電圧相当の電圧を該保持容量に保持する通電過程と、
該ゲートに印加されている該基準電位を変えて該ゲート／ソース間電圧を該閾電圧相当の電圧よりも圧縮して、該ドライブトランジスタを確実にオフ状態にする圧縮過程とを行うことを特徴とする表示装置の駆動方法。
【請求項７】
画素アレイ部と駆動部とからなり、
前記画素アレイ部は、給電線と、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを備え、
各画素は、少なくともサンプリングトランジスタと、ドライブトランジスタと、発光素子と、保持容量とを備え、
前記サンプリングトランジスタは、その制御端が該走査線に接続し、その一対の電流端が該信号線と該ドライブトランジスタの制御端との間に接続し、
前記ドライブトランジスタは、一対の電流端の一方が該発光素子に接続し、他方が給電線に接続し、
前記駆動部は、各走査線に制御信号を供給するとともに各信号線に映像信号を供給して各画素を駆動し、以って該ドライブトランジスタの閾電圧のバラツキを補正する閾電圧補正動作、該映像信号を該保持容量に書き込む書込動作及び書き込まれた映像信号に応じて該発光素子を発光する発光動作を行う表示装置の駆動方法であって、
前記閾電圧補正動作は、該ドライブトランジスタのゲートである制御端を基準電位に保持する一方該ドライブトランジスタのソースとなる電流端との間のゲート／ソース間電圧を該閾電圧より大きく設定して該ドライブトランジスタをオン状態にする準備過程と、
該ゲートを基準電位に維持したまま該ドライブトランジスタに通電し該ドライブトランジスタがカットオフした時にそのゲート／ソース間に表われる閾電圧相当の電圧を該保持容量に保持する通電過程とを含み、
前記通電過程は、該ドライブトランジスタがカットオフするまで複数回に分けて時分割的に行うとともに、先に行う通電過程で該ドライブトランジスタのゲートに印加する基準電位と、後に行う通電過程で該ドライブトランジスタのゲートに印加する基準電位とが異なることを特徴とする表示装置の駆動方法。
【請求項８】
請求項１に記載の表示装置を備えた電子機器。
【請求項９】
請求項３に記載の表示装置を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。またこのような表示装置を用いた電子機器に関する。
【背景技術】
【０００２】
発光素子として有機ＥＬデバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ＥＬデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ＥＬデバイスは印加電圧が１０Ｖ以下で駆動するため低消費電力である。また有機ＥＬデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ＥＬデバイスの応答速度は数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。
【０００３】
有機ＥＬデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献１ないし５に記載されている。
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【特許文献３】特開２００４−１３３２４０
【特許文献４】特開２００４−０２９７９１
【特許文献５】特開２００４−０９３６８２
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来のアクティブマトリクス型平面自発光型表示装置は、プロセス変動により発光素子を駆動するトランジスタ（ドライブトランジスタ）の閾電圧がばらついてしまう。この様なドライブトランジスタの特性ばらつきは発光輝度に影響を与えてしまう。表示装置の画面全体にわたって発光輝度を均一に制御するため、各画素回路内で上述したドライブトランジスタの閾電圧のばらつきを補正する必要がある。従来からかかる閾電圧補正機能を画素毎に備えた表示装置が提案されている。
【０００５】
従来の画素回路は、閾電圧補正動作を行った後映像信号をサンプリングし、これに基づいて発光素子を駆動する。しかしながら閾電圧補正動作から発光動作の間で、ドライブトランジスタに電流リークが生じるため、必ずしも閾電圧補正動作が正確に行われず、誤差が生じていた。この閾電圧補正動作の誤差もしくはばらつきにより、発光輝度にムラが生じ、画品位を損なうという課題がある。
【課題を解決するための手段】
【０００６】
上述した従来の技術の課題に鑑み、本発明はドライブトランジスタの電流リークを抑制して閾電圧補正動作の精度を改善し、以って発光輝度ムラの無い表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、画素アレイ部と駆動部とからなり、前記画素アレイ部は、給電線と、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを備え、各画素は、少なくともサンプリングトランジスタと、ドライブトランジスタと、発光素子と、保持容量とを備え、前記サンプリングトランジスタは、その制御端が該走査線に接続し、その一対の電流端が該信号線と該ドライブトランジスタの制御端との間に接続し、前記ドライブトランジスタは、一対の電流端の一方が該発光素子に接続し、他方が給電線に接続し、前記駆動部は、各走査線に制御信号を供給するとともに各信号線に映像信号を供給して各画素を駆動し、以って該ドライブトランジスタの閾電圧のバラツキを補正する閾電圧補正動作、該映像信号を該保持容量に書き込む書込動作及び書き込まれた映像信号に応じて該発光素子を発光する発光動作とを行う表示装置であって、前記閾電圧補正動作は、該ドライブトランジスタのゲートである制御端を基準電位に保持する一方該ドライブトランジスタのソースとなる電流端との間のゲート／ソース間電圧を該閾電圧より大きく設定して該ドライブトランジスタをオン状態にする準備過程と、該ゲートを基準電位に維持したまま該ドライブトランジスタに通電し該ドライブトランジスタがカットオフした時そのゲート／ソース間に表われる閾電圧相当の電圧を該保持容量に保持する通電過程と、該ゲートに印加されている該基準電位を変えて該ゲート／ソース間電圧を該閾電圧相当の電圧よりも圧縮して、該ドライブトランジスタを確実にオフ状態にする圧縮過程とを含むことを特徴とする。
【０００７】
一態様では、前記駆動部は、水平走査周期毎に順次制御信号を各走査線に供給するライトスキャナと、各給電線を高電位と低電位で切り換える電源スキャナと、各水平走査周期内で信号電位と基準電位とが切り換る映像信号を各信号線に供給する信号ドライバとを有し、前記準備過程では、該ライトスキャナが制御信号を出力してサンプリングトランジスタをオンし信号線から基準電位をサンプリングして該ドライブトランジスタのゲートに印加する一方、該電源スキャナが給電線を高電位から低電位に切り換えて該ドライブトランジスタのソースの電位を低電位まで下げ、前記通電過程では、該電源スキャナが給電線を低電位から高電位に切り換えて該ドライブトランジスタがカットオフするまで通電し、前記圧縮過程では、該電源スキャナが給電線を高電位に維持したまま該ライトスキャナが制御信号を解除して該サンプリングトランジスタをオフする直前に、該信号ドライバが該基準電位のレベルを下方に切り換える。
【０００８】
又本発明は、画素アレイ部と駆動部とからなり、前記画素アレイ部は、給電線と、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを備え、各画素は、少なくともサンプリングトランジスタと、ドライブトランジスタと、発光素子と、保持容量とを備え、前記サンプリングトランジスタは、その制御端が該走査線に接続し、その一対の電流端が該信号線と該ドライブトランジスタの制御端との間に接続し、前記ドライブトランジスタは、一対の電流端の一方が該発光素子に接続し、他方が給電線に接続し、前記駆動部は、各走査線に制御信号を供給するとともに各信号線に映像信号を供給して各画素を駆動し、以って該ドライブトランジスタの閾電圧のバラツキを補正する閾電圧補正動作、該映像信号を該保持容量に書き込む書込動作及び書き込まれた映像信号に応じて該発光素子を発光する発光動作を行う表示装置であって、前記閾電圧補正動作は、該ドライブトランジスタのゲートである制御端を基準電位に保持する一方該ドライブトランジスタのソースとなる電流端との間のゲート／ソース間電圧を該閾電圧より大きく設定して該ドライブトランジスタをオン状態にする準備過程と、該ゲートを基準電位に維持したまま該ドライブトランジスタに通電し該ドライブトランジスタがカットオフした時にゲート／ソース間に表われる閾電圧相当の電圧を該保持容量に保持する通電過程とを含み、前記通電過程は、該ドライブトランジスタがカットオフするまで複数回に分けて時分割的に行うとともに、先に行う通電過程で該ドライブトランジスタのゲートに印加する基準電位と、後に行う通電過程で該ドライブトランジスタのゲートに印加する基準電位とが異なることを特徴とする。
【０００９】
好ましくは、前記通電過程は、該ドライブトランジスタがカットオフするまで複数回に分けて時分割的に行うとともに、先に行う通電過程で該ドライブトランジスタのゲートに印加される基準電位よりも、後に行う通電過程で該ドライブトランジスタのゲートに印加される基準電位の方が高くなる。また前記駆動部は、水平走査周期毎に順次制御信号を各走査線に供給するライトスキャナと、各給電線を高電位と低電位で切り換える電源スキャナと、各水平走査周期内で信号電位と基準電位とが切り換る映像信号を各信号線に供給する信号ドライバとを有し、前記準備過程では、該ライトスキャナが制御信号を出力してサンプリングトランジスタをオンし信号線から基準電位をサンプリングして該ドライブトランジスタのゲートに印加する一方、該電源スキャナが給電線を高電位から低電位に切り換えて該ドライブトランジスタのソースの電位を低電位まで下げ、前記通電過程では、該電源スキャナが給電線を低電位から高電位に切り換えて該ドライブトランジスタがカットオフするまで通電し、その際前記信号ドライバは、先に行う通電過程で信号線に出力する基準電位よりも、後に行う通電過程で信号線に出力する基準電位の方が高くなるように切換え制御する。
【発明の効果】
【００１０】
本発明にかかる表示装置は、各画素が映像信号の書込動作及び発光素子の発光動作を行う前に、ドライブトランジスタの閾電圧補正動作を行っている。この閾電圧補正動作は準備過程と通電過程を含んでいる。準備過程では、ドライブトランジスタのゲートを基準電位に保持する一方ドライブトランジスタのゲート／ソース間電圧を閾電圧より大きく設定して、ドライブトランジスタをオン状態にする。続く通電過程では、ゲートを基準電位に維持したままドライブトランジスタに通電し、ドライブトランジスタがカットオフした時そのゲート／ソース間に現れる閾電圧相当の電圧を保持容量に保持する。
【００１１】
本発明の第１面によると、閾電圧補正動作は準備過程及び通電過程の後に圧縮過程を含んでいる。この圧縮過程では、通電過程の後ゲートに印加されている基準電位を変えてゲート／ソース間電圧を閾電圧相当の電圧よりも圧縮して、ドライブトランジスタを確実にオフ状態にしている。これによりドライブトランジスタにはリーク電流が流れなくなり、閾電圧補正動作の結果が後の書込動作及び発光動作まで安定的に維持できる。換言すると閾電圧補正動作にばらつきが無くなり精度が高くなる。その結果発光輝度のばらつきがなくなり画面品位が高くなる。
【００１２】
本発明の第２面によれば、閾電圧補正動作の通電過程は、ドライブトランジスタがカットオフするまで複数回に分けて時分割的に行っている。これにより通電時間を十分確保することが可能となり、保持容量に閾電圧相当の電圧を確実に確保することが出来る。その際先に行う通電過程と後で行う通電過程とでドライブトランジスタのゲートに印加する基準電圧のレベルを変えている。具体的には、先に行う通電過程でドライブトランジスタのゲートに印加する基準電圧よりも、後に行う通電過程でドライブトランジスタのゲートに印加する基準電圧の方が高くなるようにしている。この様に時分割的に行う通電過程で基準電位のレベルを切換えることでドライブトランジスタの電流リークを抑制でき、結果的に閾電圧補正動作が安定化すると共に精度が高くなる。よって画素毎の発光輝度のばらつきも少なくなり、画面のユニフォーミティが改善する。
【発明を実施するための最良の形態】
【００１３】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明にかかる表示装置の全体構成を示すブロック図である。図示する様に本表示装置は、画素アレイ部１とこれを駆動する駆動部とからなる。画素アレイ部１は、行状の走査線ＷＳと、列状の信号線ＳＬと、両者が交差する部分に配された行列状の画素２と、画素２の各行に対応して配された給電線ＤＳとを備えている。駆動部は、各走査線ＷＳに順次制御信号を供給して画素２を行単位で線順次走査するライトスキャナ４と、この線順次走査に合わせて各給電線ＤＳに高電位と低電位で切換わる電源電圧を供給するドライブスキャナ５と、この線順次走査に合わせて列状の信号線ＳＬに映像信号となる信号電位と基準電位を供給する水平セレクタ３とを備えている。ここでライトスキャナ４とドライブスキャナ５がスキャナ部を構成し、水平セレクタ３が信号ドライバを構成している。
【００１４】
個々の画素２は、サンプリングトランジスタＴｒ１とドライブトランジスタＴｒｄと保持容量Ｃｓと補助容量Ｃｓｕｂと発光素子ＥＬとで構成されている。個々の発光素子ＥＬはＲＧＢ三原色のいずれかの色で発光するようになっている。赤色発光素子を備えた画素（ＲＥＤ）と緑色発光素子を備えた画素（ＧＲＥＥＮ）と青色発光素子を備えた画素（ＢＬＵＥ）とで画素トリオを構成している。この画素トリオを画素アレイ部１上でマトリクス状に配列することによりカラー表示が出来る。
【００１５】
図２は、図１に示した表示装置に含まれる画素２の具体的な構成及び結線関係を示す回路図である。図示する様に、この画素２は、有機ＥＬデバイスなどで代表される発光素子ＥＬと、サンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒｄと、保持容量Ｃｓとを含む。サンプリングトランジスタＴｒ１はそのゲートが対応する走査線ＷＳに接続し、そのソース及びドレインの一方が対応する信号線ＳＬに接続し、他方がドライブトランジスタＴｒｄのゲートＧに接続する。ドライブトランジスタＴｒｄは、そのソースＳが発光素子ＥＬに接続し、ドレインが対応する給電線ＤＳに接続している。発光素子ＥＬのカソードは接地電位Ｖｃａｔｈに接続している。なおこの接地配線は全ての画素２に対して共通に配線されている。保持容量（画素容量）Ｃｓは、ドライブトランジスタＴｒｄのソースＳとゲートＧとの間に接続している。加えて発光素子ＥＬと並列に補助容量Ｃｓｕｂが接続されている。この補助容量Ｃｓｕｂは必要に応じ付加されたもので、保持容量Ｃｓに対する映像信号Ｖｓｉｇの入力ゲインを高める機能を有する。
【００１６】
図２に示した画素構成は一例であって、本発明はこの回路構成に限られるものではない。基本的に各画素２は、少なくともサンプリングトランジスタＴｒ１とドライブトランジスタＴｒｄと発光素子ＥＬと保持容量Ｃｓとを含む。サンプリングトランジスタＴｒ１は、その制御端（ゲート）が走査線ＷＳに接続し、その一対の電流端（ソース及びドレイン）が信号線ＳＬとドライブトランジスタＴｒｄの制御端との間に接続している。ドライブトランジスタＴｒｄは一対の電流端（ソース及びドレイン）の一方が発光素子ＥＬに接続し、他方が給電線ＤＳに接続している。保持容量Ｃｓは、ドライブトランジスタＴｒｄの制御端（ゲートＧ）とドライブトランジスタＴｒｄの一対の電流端（ソース及びドレイン）の片方（ソースＳ）との間に接続している。
【００１７】
図３は、図２に示した画素２の動作説明に供するタイミングチャートである。但しこのタイミングチャートは本発明の実施形態を示すものではなく、理想的な動作状態を示す第１参考例である。時間軸を共通にして、走査線ＷＳの電位変化、給電線ＤＳの電位変化及び信号線ＳＬの電位変化を表してある。またこれらの電位変化と並行に、ドライブトランジスタＴｒｄのゲートＧ及びソースＳの変化も表してある。
【００１８】
このタイミングチャートは、画素２の動作の遷移に合わせて期間を（０）〜（７）まで便宜的に区切ってある。まず発光期間（０）では、給電線ＤＳが高電位Ｖｃｃｐにあり、ドライブトランジスタＴｒｄが駆動電流Ｉｄｓを発光素子ＥＬに供給している。駆動電流Ｉｄｓは高電位Ｖｃｃｐにある給電線ＤＳからドライブトランジスタＴｒｄを介して発光素子ＥＬを通り、共通接地配線Ｖｃａｔｈに流れ込んでいる。
【００１９】
続いて期間（１）に入ると、給電線ＤＳを高電位Ｖｃｃｐから低電位Ｖｉｎｉに切換える。これにより給電線ＤＳはＶｉｎｉまで放電され、さらにドライブトランジスタＴｒｄのソース電位はＶｉｎｉに近い電位まで遷移する。給電線ＤＳの配線容量が大きい場合は比較的早いタイミングで給電線ＤＳを高電位Ｖｃｃｐから低電位Ｖｉｎｉに切換えると良い。
【００２０】
次に期間（２）に進むと、走査線ＷＳを低レベルから高レベルに切換えることで、サンプリングトランジスタＴｒ１が導通状態になる。このとき信号線ＳＬは基準電位Ｖｏｆｓにある。よってドライブトランジスタＴｒｄのゲート電位は導通したサンプリングトランジスタＴｒ１を通じて信号線ＳＬの基準電位Ｖｏｆｓとなる。これと同時にドライブトランジスタＴｒｄのソース電位は即座に低電位Ｖｉｎｉに固定される。以上によりドライブトランジスタＴｒｄのソース電位が映像信号線ＳＬの基準電位Ｖｏｆｓより十分低い電位Ｖｉｎｉに初期化（リセット）される。具体的にはドライブトランジスタＴｒｄのゲート‐ソース間電圧Ｖｇｓ（ゲート電位とソース電位の差）がドライブトランジスタＴｒｄの閾電圧Ｖｔｈより大きくなるように、給電線ＤＳの低電位Ｖｉｎｉを設定する。
【００２１】
以上の説明から明らかなように、期間（１）と期間（２）が閾電圧補正動作の準備過程となっている。即ちこの準備過程では、ドライブトランジスタＴｒｄのゲートＧである制御端を基準電位Ｖｏｆｓに保持する一方、ドライブトランジスタＴｒｄのソースＳとなる電流端の間のゲート／ソース間電圧Ｖｇｓを閾電圧Ｖｔｈより大きく設定して、ドライブトランジスタＴｒｄをオン状態にする。
【００２２】
次にＶｔｈキャンセル期間（３）に進むと、給電線ＤＳが低電位ｉｎｉから高電位Ｖｃｃｐに遷移し、ドライブトランジスタＴｒｄのソース電位が上昇を開始する。やがてドライブトランジスタＴｒｄのゲート‐ソース間電圧Ｖｇｓが閾電圧Ｖｔｈとなったところで電流がカットオフする。このようにしてドライブトランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧が保持容量（画素容量）Ｃｓに書き込まれる。これが閾電圧補正動作である。このとき電流が専ら保持容量Ｃｓ側に流れ、発光素子ＥＬ側には流れないようにするため、発光素子ＥＬがカットオフとなるように共通接地配線Ｖｃａｔｈの電位を設定しておく。
【００２３】
以上の説明から明らかなように、このＶｔｈキャンセル期間（３）が閾電圧補正動作の通電過程となっている。この通電過程では、ゲートＧを基準電位Ｖｏｆｓに維持したままドライブトランジスタＴｒｄに通電しドライブトランジスタＴｒｄがカットオフしたときそのゲート／ソース間に現れる閾電圧相当の電圧を保持容量Ｃｓに保持する。
【００２４】
期間（４）に進むと、走査線ＷＳが低電位側に遷移し、サンプリングトランジスタＴｒ１が一端オフ状態になる。このときドライブトランジスタＴｒｄのゲートＧはフローティングになるが、ゲート‐ソース間電圧ＶｇｓはドライブトランジスタＴｒｄの閾電圧Ｖｔｈに等しいためカットオフ状態であり、ドレイン電流Ｉｄｓは流れない。但しこれは理想状態であって、実際にはドライブトランジスタＴｒｄに電流リークがあるため、わずかではあるがドレイン電流Ｉｄｓが流れる。これによりドライブトランジスタＴｒｄのソース電位が変動し、これに伴ってフローティング状態にあるゲートＧの電位も変動する、いわゆるブートストラップ現象が生じる。
【００２５】
続いて期間（５）に進むと、信号線ＳＬの電位が基準電位Ｖｏｆｓからサンプリング電位（信号電位）Ｖｓｉｇに遷移する。これにより次のサンプリング動作及び移動度補正動作（信号書込み及び移動度μキャンセル）の準備が完了する。
【００２６】
信号書込み／移動度μキャンセル期間（６）に入ると、走査線ＷＳが高電位側に遷移してサンプリングトランジスタＴｒ１がオン状態となる。従ってドライブトランジスタＴｒｄのゲート電位は信号電位Ｖｓｉｇとなる。ここで発光素子ＥＬは始めカットオフ状態（ハイインピーダンス状態）にあるため、ドライブトランジスタＴｒｄのドレイン‐ソース間電流Ｉｄｓは発光素子容量及び補助容量Ｃｓｕｂに流れ込み、充電を開始する。したがってドライブトランジスタＴｒｄのソース電位は上昇を開始し、やがてドライブトランジスタＴｒｄのゲート‐ソース間電圧ＶｇｓはＶｓｉｇ＋Ｖｔｈ−ΔＶとなる。このようにして、信号電位Ｖｓｉｇのサンプリングと補正量ΔＶの調整が同時に行われる。Ｖｓｉｇが高いほどＩｄｓは大きくなり、ΔＶの絶対値も大きくなる。したがって発光輝度レベルに応じた移動度補正が行われる。Ｖｓｉｇを一定とした場合、ドライブトランジスタＴｒｄの移動度μが大きいほどΔＶの絶対値が大きくなる。換言すると移動度μが大きいほど負帰還量ΔＶが大きくなるので、画素ごとの移動度μのばらつきを取り除くことが出来る。
【００２７】
最後に発光期間（７）になると、走査線ＷＳが低電位側に遷移し、サンプリングトランジスタＴｒ１はオフ状態となる。これによりドライブトランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。同時にドレイン電流Ｉｄｓが発光素子ＥＬを流れ始める。これにより発光素子ＥＬのアノード電位は駆動電流Ｉｄｓに応じて上昇する。発光素子ＥＬのアノード電位の上昇は、即ちドライブトランジスタＴｒｄのソース電位の上昇に他ならない。ドライブトランジスタＴｒｄのソース電位が上昇すると、保持容量Ｃｓのブートストラップ動作により、ドライブトランジスタＴｒｄのゲート電位も連動して上昇する。ゲート電位の上昇量はソース電位の上昇量に等しくなる。ゆえに発光期間（７）中ドライブトランジスタＴｒｄのゲート‐ソース間電圧ＶｇｓはＶｓｉｇ＋Ｖｔｈ−ΔＶで一定に保持される。なお以上の説明では、Ｖｏｆｓ＝Ｖｃａｔｈ＝０ＶとしてＶｇｓを計算している。
【００２８】
図４は、図１及び図２に示した表示装置の動作説明に供するタイミングチャートである。このタイミングチャートは理想状態からずれた実際のゲートＧ及びソースＳの電位変化を表しており、第２参考例である。理解を容易にするため、図３に示した第１参考例と同様の表記を採用している。図示するように実際の動作を表すこの第２参考例でも、Ｖｔｈキャンセル期間（３）で通電過程を行った後、制御信号ＷＳを立下げてサンプリングトランジスタＴｒ１をオフするが、これによりドライブトランジスタＴｒｄのゲートＧが一時的に信号線から切り離されるので、フローティング状態になる。そのときサンプリングトランジスタＴｒ１のスイッチングによりゲートＧにカップリングが入るため、ゲートＧの電位も変動する。これに応じてソースＳの電位も変動する。加えて個々の画素のドライブトランジスタＴｒｄの特性にばらつきがあるため、リーク電流がドライブトランジスタＴｒｄのドレイン／ソース間に流れる。このリークの影響でフローティング期間（４）ではソース電位が上昇していく。これに伴ってゲートＧの電位も上昇していく。いわゆるブートストラップと同様の現象がこのフローティング期間（４）で生じている。
【００２９】
この後書込み期間（６）になると制御信号が再び走査線ＷＳに印加され、サンプリングトランジスタＴｒ１がオンし、ドライブトランジスタＴｒｄのゲートＧに信号電位Ｖｓｉｇが書き込まれる。このときソースＳの電位も若干上昇して書込み期間（６）が終わった時点では、Ｘで示すソース電位となっている。ここでフローティング期間（４）を通じてソース電位Ｓ及びゲート電位Ｇはリークの影響で上昇しているため、書込み期間（６）が終わった時点でのソース電位Ｓは必ずしも一定ではなく、個々の画素で異なっている。このため書込み期間（６）が完了した時点でドライブトランジスタＴｒｄのソース／ゲート間電圧Ｖｇｓは画素毎にばらつき、発光輝度に差が生じる。一般にドライブトランジスタＴｒｄのリークの傾向は走査線ＷＳ（ライン）に沿って現れるので、Ｖｇｓのばらつきは発光時水平方向の筋ムラとなって画面のユニフォーミティを損なってしまう。表示装置の高精細化により画素アレイ部の画素総数が増えると、それだけ水平走査期間が短くなり、Ｖｔｈキャンセル期間（３）を十分確保することが出来ない。よってドライブトランジスタＴｒｄのＶｔｈのばらつきが十分キャンセルされない状態になる。その上に個々のドライブトランジスタＴｒｄのリークのばらつきの影響が加わると、Ｖｇｓが大きくばらつき、筋ムラが悪化してしまう。
【００３０】
図５は、図１及び図２に示した表示装置の動作説明に供するタイミングチャートである。このタイミングチャートは本発明の実施形態を表しており、理解を容易にするため図３及び図４に示した参考例と同じ表記を採用している。図示するように、本発明ではＶｔｈ補正期間（３）の通電過程を経た後、フローティング期間（４）に進む前に期間３ａを挿入し、ここで圧縮過程を行っている。この圧縮過程では、ドライブトランジスタＴｒｄのゲートＧに印加されている基準電位Ｖｏｆｓを変えて、ゲート／ソース間電圧Ｖｇｓを閾電圧Ｖｔｈ相当の電圧よりも圧縮して、ドライブトランジスタＴｒｄを確実にオフしている。具体的には、この圧縮過程（３ａ）では、給電線ＤＳを高電位Ｖｃｃｐに維持したままライトスキャナが制御信号を解除してサンプリングトランジスタＴｒ１をオフする直前に、信号ドライバが基準電位ＶｏｆｓのレベルをＶｏｆｓ１からＶｏｆｓ２に下方切換えする。即ちＶｔｈキャンセル期間（３）の終了直前に、信号線ＳＬに印加してる基準電位Ｖｏｆｓ１を、ドライブトランジスタＴｒｄのＶｔｈを割り込む程度のレベルＶｏｆｓ２まで低下させる。これによりＶｇｓがＶｔｈより小さくなるので、ドライブトランジスタＴｒｄの電流リークを抑えることが出来る。よってドライブトランジスタＴｒｄのソース電位はフローティング期間（４）中変動することが無く、ドライブトランジスタのリーク電流のばらつきに起因する発光輝度のムラを抑えることが出来る。
【００３１】
なお圧縮過程（３ａ）で信号線ＳＬを基準電位Ｖｏｆｓ１からＶｏｆｓ２に低下させる際、急激な電圧変動はソースＳへのカップリングを起こしＶｇｓが開いてしまう可能性がある。この場合にはカップリングを起こさない程度にトランジェントを鈍らせると良い。トランジェントを鈍らせる手法としては、サンプリングトランジスタＴｒ１のゲートに印加する制御信号パルスの立下りを鈍らせる方法がある。例えばライトスキャナの最終段バッファを構成するＮチャネルトランジスタのサイズを小さく設計することで、ゲートパルスの立下りを鈍らせることが出来る。あるいは信号ドライバの出力バッファに接続している電源に立下りを鈍らせた基準電位Ｖｏｆｓの波形を供給することでも良い。この様に本発明ではサンプリングトランジスタＴｒ１がオンしている基準電位書込み期間（準備期間（２）とＶｔｈキャンセル期間（３））では、ドライブトランジスタＴｒｄのゲートＧには信号線から供給された基準電位Ｖｏｆｓ１が印加されている。この基準電位書込み期間の最終段階では、ドライブトランジスタＴｒｄのゲート／ソース間電圧ＶｇｓはＶｔｈとなっている。この基準電位書込み期間の終了する直前に基準電位Ｖｏｆｓ１をＶｏｆｓ２に下方切換えし、Ｖｇｓを圧縮する。これによりドライブトランジスタＴｒｄは完全にオフ状態となるため、フローティング期間（４）ではリーク電流が流れることがなく、ドライブトランジスタＴｒｄのソースＳの電位は安定している。
【００３２】
この後信号電位書込み期間（６）になると再び制御信号が走査線ＷＳに印加され、サンプリングトランジスタＴｒ１がオンする。この時点で信号線ＳＬは信号電位Ｖｓｉｇに切換っているため、ドライブトランジスタＴｒｄのゲートＧにはＶｓｉｇが書き込まれる。このときドライブトランジスタＴｒｄに流れるドレイン電流Ｉｄｓの一部が保持容量に負帰還されるため、ドライブトランジスタＴｒｄのソースＳの電位は図示するようにＸまで上昇する。電位Ｘはリークの影響が除かれているため画素間でばらつくことが無く、Ｖｇｓは一定に保たれ発光輝度のムラをなくすことが出来る。
【００３３】
図６は、図１に示した表示装置に含まれる水平セレクタ（信号ドライバ）３の構成例を示す模式的な回路図である。この信号ドライバ３は複数のデータ線Ｄａｔａ１，Ｄａｔａ２，Ｄａｔａ３・・・を備えており、線順次で１ライン分のデータを一斉に列状の信号線ＳＬに供給している。図示の例は、１本のデータ線Ｄａｔａに３本の信号線ＳＬが選択スイッチＳＥＬ１，ＳＥＬ２，ＳＥＬ３を介して接続しており、１本のデータ線Ｄａｔａに供給された信号電位を時分割で３本の信号線ＳＬに供給する構成となっている。
【００３４】
列状の信号線ＳＬと交差するように制御線ＧＯＦＳと電位線ＶＯＦＳが行状（ライン状）に配されている。電位線ＶＯＦＳと各信号線ＳＬはスイッチＳＷで接続されている。このスイッチＳＷは制御線ＧＯＦＳに印加される制御信号によってオンオフ制御される。各信号線ＳＬに接続している複数の画素は容量Ｃと抵抗Ｒで模式的に表されている。
【００３５】
図７は、図６に示した信号ドライバ（水平セレクタ）３の動作説明に供するタイミングチャートである。３個１組の選択スイッチＳＥＬ１，ＳＥＬ２，ＳＥＬ３に印加される制御信号を同じ参照符号ＳＥＬ１，ＳＥＬ２，ＳＥＬ３で表してある。同様に制御線ＧＯＦＳに印加される制御信号を同じ参照符号ＧＯＦＳで表してある。また電位線ＶＯＦＳの電位はＶｏｆｓ２に固定されている。加えて本信号ドライバ３は約２４０本のデータ線を備えており、各データ線に印加されるデータ（信号電位）をＤａｔａ１〜Ｄａｔａ２４０で表してある。さらに、信号ドライバ３の動作には直接関係ないが、ライトスキャナ側の動作を制御するタイミング信号ＷＳＥＮ１及びＷＳＥＮ２も時間軸を揃えてタイミングチャート７に表してある。タイミング信号ＷＳＥＮ１は図５に示した基準電位書込み期間を規定している。タイミング信号ＷＳＥＮ２は同じく図５に示した信号書込み期間を規定している。
【００３６】
タイミング信号ＷＳＥＮ１がハイレベルとなって基準電位書込み期間に入る。このとき各データ線Ｄａｔａに印加される電位は信号電位から基準電位Ｖｏｆｓ１に切換る。同時に選択信号ＳＥＬ１，ＳＥＬ２，ＳＥＬ３が一斉にハイレベルとなる。選択スイッチＳＥＬ１，ＳＥＬ２，ＳＥＬ３が同時にオンし、データ線Ｄａｔａに印加された基準電位Ｖｏｆｓ１は３本の信号線ＳＬに出力される。よって基準電位書込み期間には、列状の信号線ＳＬに一斉に基準電位Ｖｏｆｓ１が書き込まれることになる。
【００３７】
その後ＷＳＥＮ１がハイレベルからローレベルに切換る直前、制御信号ＧＯＦＳがハイレベルとなり、スイッチＳＷが一斉にオンする。この時点でセレクタ１，セレクタ２，セレクタ３は既にオフしている。電位線ＶＯＦＳの電位Ｖｏｆｓ２がスイッチＳＷを介して各信号線ＳＬに書き込まれる。以上により基準電位書込み期間が終了する直前で各信号線ＳＬの電位がＶｏｆｓ１からＶｏｆｓ２に下方切換えされ、前述したＶｇｓの圧縮過程を実現することが出来る。
【００３８】
この後各データ線Ｄａｔａには所定の信号電位が供給される。これに同期して選択信号ＳＥＬ１，ＳＥＬ２，ＳＥＬ３が時分割的にハイレベルとなり、対応する信号電位が対応する信号線ＳＬに書き込まれていく。続いてタイミング信号ＷＳＥＮ２がハイレベルになると、信号電位書込み期間に入り、１ライン分の画素のサンプリングトランジスタが一斉にオンする。これにより各信号線ＳＬに印加されていた信号電位が１ライン分の画素にサンプリングされ、線順次書込動作が行われる。
【００３９】
図８は、図６に示した信号ドライバ３の動作説明に供するタイミングチャートである。但しこのタイミングチャートは基準電位の切換えを行わない参考例を表している。図示するようにこの参考例ではデータ線Ｄａｔａに信号電位が供給される一方、電位線ＶＯＦＳに基準電位Ｖｏｆｓが供給されている。タイミング信号ＷＳＥＮ１がハイレベルとなって基準電位書込み期間になると、制御信号ＧＯＦＳがハイレベルとなり、スイッチＳＷが一斉にオンする。このオンしたスイッチＳＷを介して電位線ＶＯＦＳの基準電位Ｖｏｆｓが列状の信号線ＳＬに供給される。以上の説明から明らかなように、この参考例では基準電位Ｖｏｆｓのレベルの切換えは行われていない。
【００４０】
図９は、図１及び図２に示した表示装置の動作説明に供するタイミングチャートである。このタイミングチャートは第３参考例を表しており、理解を容易にするため図３及び図４に示した先の参考例と同様の表記を採用している。異なる点は、この第３参考例が閾電圧補正動作の内の通電過程を複数回繰り返して時分割的に行っていることである。一般に画素の閾電圧補正動作、信号電位書込動作及び発光動作はライン毎に線順次で行われる。従って閾電圧補正動作も１ライン当たり１水平走査周期（１Ｈ）で行うようにしている。しかしながら画素の高精細化が進むと走査線の本数（ライン数）が増えるため、その分１Ｈ期間が短くなり、十分なＶｔｈキャンセル期間が取れなくなる。そこで本参考例のように閾電圧補正動作のうち時間の必要な通電過程を複数の水平期間にわたって時分割的に行う場合がある。図９の参考例は、Ｖｔｈキャンセル動作を２回行った場合である。最初のＶｔｈキャンセル期間（３１）で通電過程を実行するが、時間が短いためＶｇｓはいまだＶｔｈまで達していない。１回目のＶｔｈキャンセル期間（３１）が終わると制御信号を一旦ローレベルに切換え、サンプリングトランジスタＴｒ１をオフしてドライブトランジスタＴｒｄのゲートＧを信号線ＳＬから切り離す。これによりドライブトランジスタＴｒｄのゲートＧはフローティング状態となる。このフローティング期間（４１）ではドライブトランジスタＴｒｄはオフになっておらずリーク電流が流れる。よってソース電位Ｓが上昇すると共にこれと連動してゲートＧの電位も上昇する。いわゆるブートストラップ現象が起きる。この電流リークは１回目のＶｔｈキャンセル期間（３１）でＶｔｈキャンセルが不十分なほど大きく起こる。従ってフローティング期間（４１）が終わった時点で、ドライブトランジスタＴｒｄのソース電位は画素毎に大きくばらつく。
【００４１】
この後２回目のＶｔｈキャンセル期間（３２）になると再び制御信号がハイレベルとなりドライブトランジスタＴｒｄのゲートＧにＶｏｆｓが印加された状態で通電過程が行われる。これによりＶｇｓはＶｔｈまで達する。その後再びフローティング期間（４２）に進んだ後、信号電位書込み期間（６）に至ってドライブトランジスタＴｒｄのゲートＧに信号電位Ｖｓｉｇが書き込まれる一方、ソース電位も所定のレベルまで上昇する。しかしながら、１回目の通電過程でＶｔｈキャンセルが不十分な場合、その後のフローティング期間（４１）で電流リークに大きなばらつきが生じ、その影響が２回目の閾電圧補正動作にも悪影響を与え、結果的に信号電位書込み期間が終わった時点で画素毎にＶｇｓのばらつきが残ってしまう。これが発光時には筋ムラとなって認識されるという課題がある。
【００４２】
図１０は、図１及び図２に示した表示装置の動作説明に供するタイミングチャートである。このタイミングチャートは本発明の第２実施形態を表しており、図９に示した第３参考例の問題点に対処したものである。この第２実施形態は閾電圧補正動作を時分割的に行っており、１回目の通電過程（３１）と２回目の通電過程（３２）を時間を隔てて行っている。本発明の特徴事項として、１回目のＶｔｈキャンセル期間（３１）で用いる基準電位Ｖｏｆｓ１と、２回目のＶｔｈキャンセル期間（３２）で用いる基準電位Ｖｏｆｓ２が互いに異なるようにしている。具体的には、第１Ｖｔｈキャンセル期間（３１）でドライブトランジスタＴｒｄのゲートＧに印加する基準電位Ｖｏｆｓ１は、２回目のＶｔｈ補正期間（３２）でゲートに書き込む基準電位Ｖｏｆｓ２よりも低く設定している。これにより１回目のＶｔｈキャンセル期間（３１）が不十分に終わった際、Ｖｇｓが広く開いていることが原因で起こるドライブトランジスタＴｒｄの電流リークを、予めＶｏｆｓ１を低く設定してＶｇｓを縮めておくことにより解消もしくは軽減することが出来る。一般的にＶｔｈキャンセル動作をｎ回行う場合には、１回目のＶｔｈキャンセルで用いるＶｏｆｓを最も低電圧とし、２回目、３回目・・・ｎ回目の順にＶｏｆｓを高くするか、あるいは少なくとも前の電圧と等しくすれば良い。かかる手法によりＶｔｈキャンセル後フローティング期間に生じる電流リークを抑えることが可能になる。
【００４３】
図１１は、本発明にかかる表示装置の別の実施形態を示すブロック図である。図示する様に、本表示装置は基本的に画素アレイ部１とスキャナ部と信号部とで構成されている。画素アレイ部１は、行状に配された第１走査線ＷＳ、第２走査線ＡＺ１、第３走査線ＡＺ２及び第４走査線ＤＳと、列状に配された信号線ＳＬと、これらの走査線ＷＳ，ＡＺ１，ＡＺ２，ＤＳ及び信号線ＳＬに接続した行列状の画素回路２と、各画素回路２の動作に必要な第１電位Ｖｓｓ１，第２電位Ｖｓｓ２及び第３電位Ｖｃｃを供給する複数の給電線とからなる。信号部は水平セレクタ３からなり、信号線ＳＬに映像信号を供給する。スキャナ部は、ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１及び第二補正用スキャナ７２からなり、それぞれ第１走査線ＷＳ、第４走査線ＤＳ、第２走査線ＡＺ１及び第３走査線ＡＺ２に制御信号を供給して順次行毎に画素回路を走査する。
【００４４】
図１２は、図１１に示した表示装置に組み込まれる画素回路の構成例を示す回路図である。図示する様に画素回路２は、サンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒｄと、第１スイッチングトランジスタＴｒ２と、第２スイッチングトランジスタＴｒ３と、第３スイッチングトランジスタＴｒ４と、保持容量Ｃｓと、発光素子ＥＬとを含む。サンプリングトランジスタＴｒ１は、所定のサンプリング期間に第１走査線ＷＳから供給される制御信号に応じ導通して信号線ＳＬから供給された映像信号の信号電位を保持容量Ｃｓにサンプリングする。保持容量Ｃｓは、サンプリングされた映像信号の信号電位に応じてドライブトランジスタＴｒｄのゲートＧに入力電圧Ｖｇｓを印加する。ドライブトランジスタＴｒｄは、入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。発光素子ＥＬは、所定の発光期間中ドライブトランジスタＴｒｄから供給される出力電流Ｉｄｓにより映像信号の信号電位に応じた輝度で発光する。
【００４５】
第１スイッチングトランジスタＴｒ２は、サンプリング期間に先立ち第２走査線ＡＺ１から供給される制御信号に応じ導通してドライブトランジスタＴｒｄのゲートＧを第１電位Ｖｓｓ１に設定する。第２スイッチングトランジスタＴｒ３は、サンプリング期間に先立ち第３走査線ＡＺ２から供給される制御信号に応じ導通してドライブトランジスタＴｒｄのソースＳを第２電位Ｖｓｓ２に設定する。第３スイッチングトランジスタＴｒ４は、サンプリング期間に先立ち第４走査線ＤＳから供給される制御信号に応じ導通してドライブトランジスタＴｒｄを第３電位Ｖｃｃに接続し、以ってドライブトランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧を保持容量Ｃｓに保持させて閾電圧Ｖｔｈの影響を補正する。さらにこの第３スイッチングトランジスタＴｒ４は、発光期間に再び第４走査線ＤＳから供給される制御信号に応じ導通してドライブトランジスタＴｒｄを第３電位Ｖｃｃに接続して出力電流Ｉｄｓを発光素子ＥＬに流す。
【００４６】
以上の説明から明らかな様に、本画素回路２は、５個のトランジスタＴｒ１ないしＴｒ４及びＴｒｄと１個の保持容量Ｃｓと１個の発光素子ＥＬとで構成されている。トランジスタＴｒ１〜Ｔｒ３とＴｒｄはＮチャネル型のポリシリコンＴＦＴである。トランジスタＴｒ４のみＰチャネル型のポリシリコンＴＦＴである。但し本発明はこれに限られるものではなく、Ｎチャネル型とＰチャネル型のＴＦＴを適宜混在させることが出来る。発光素子ＥＬは例えばアノード及びカソードを備えたダイオード型の有機ＥＬデバイスである。但し本発明はこれに限られるものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。
【００４７】
図１３は、図１２に示した表示装置から画素回路２の部分のみを取り出した模式図である。理解を容易にするため、サンプリングトランジスタＴｒ１によってサンプリングされる映像信号Ｖｓｉｇや、ドライブトランジスタＴｒｄの入力電圧Ｖｇｓ及び出力電流Ｉｄｓ、さらには発光素子ＥＬが有する容量成分Ｃｏｌｅｄなどを書き加えてある。また３個の給電線Ｖｓｓ１，Ｖｓｓ２及びＶｃｃも加えてある。３個の電源のうち、ＶｃｃとＶｓｓ２は固定電源である。これに対しドライブトランジスタＴｒｄのゲートＧに基準電位として与えられるＶｓｓ１は可変電源である。この可変電源はパネルの外部のモジュールからなり、配線を通して各画素回路２に所定のタイミングでレベルが切換る基準電位Ｖｓｓ１を与えている。
【００４８】
図１４は、図１３に示した画素回路のタイミングチャートである。図１４を参照して、図１３に示した画素回路の動作を具体的に説明する。図１４は、時間軸Ｔに沿って各走査線ＷＳ，ＡＺ１，ＡＺ２及びＤＳに印加される制御信号の波形を表してある。表記を簡略化する為、制御信号も対応する走査線の符号と同じ符号で表してある。トランジスタＴｒ１，Ｔｒ２，Ｔｒ３はＮチャネル型なので、走査線ＷＳ，ＡＺ１，ＡＺ２がそれぞれハイレベルの時オンし、ローレベルの時オフする。一方トランジスタＴｒ４はＰチャネル型なので、走査線ＤＳがハイレベルの時オフし、ローレベルの時オンする。なおこのタイミングチャートは、各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形と共に、ドライブトランジスタＴｒｄのゲートＧの電位変化及びソースＳの電位変化も表してある。
【００４９】
図１４のタイミングチャートではタイミングＴ１〜Ｔ８までを１フィールド（１ｆ）としてある。１フィールドの間に画素アレイの各行が一回順次走査される。タイミングチャートは、１行分の画素に印加される各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形を表してある。
【００５０】
当該フィールドが始まる前のタイミングＴ０で、全ての制御線号ＷＳ，ＡＺ１，ＡＺ２，ＤＳがローレベルにある。したがってＮチャネル型のトランジスタＴｒ１，Ｔｒ２，Ｔｒ３はオフ状態にある一方、Ｐチャネル型のトランジスタＴｒ４のみオン状態である。したがってドライブトランジスタＴｒｄはオン状態のトランジスタＴｒ４を介して電源Ｖｃｃに接続しているので、所定の入力電圧Ｖｇｓに応じて出力電流Ｉｄｓを発光素子ＥＬに供給している。したがってタイミングＴ０で発光素子ＥＬは発光している。この時ドライブトランジスタＴｒｄに印加される入力電圧Ｖｇｓは、ゲート電位（Ｇ）とソース電位（Ｓ）の差で表される。
【００５１】
当該フィールドが始まるタイミングＴ１で、制御信号ＤＳがローレベルからハイレベルに切り替わる。これによりトランジスタＴｒ４がオフし、ドライブトランジスタＴｒｄは電源Ｖｃｃから切り離されるので、発光が停止し非発光期間に入る。したがってタイミングＴ１に入ると、全てのトランジスタＴｒ１〜Ｔｒ４がオフ状態になる。
【００５２】
続いてタイミングＴ２に進むと、制御信号ＡＺ１及びＡＺ２がハイレベルになるので、スイッチングトランジスタＴｒ２及びＴｒ３がオンする。この結果、ドライブトランジスタＴｒｄのゲートＧが基準電位Ｖｓｓ１に接続し、ソースＳが基準電位Ｖｓｓ２に接続される。ここでＶｓｓ１−Ｖｓｓ２＞Ｖｔｈを満たしており、Ｖｓｓ１−Ｖｓｓ２＝Ｖｇｓ＞Ｖｔｈとする事で、その後タイミングＴ３で行われるＶｔｈ補正の準備を行う。換言すると期間Ｔ２‐Ｔ３は、ドライブトランジスタＴｒｄのリセット期間に相当する。また、発光素子ＥＬの閾電圧をＶｔｈＥＬとすると、ＶｔｈＥＬ＞Ｖｓｓ２に設定されている。これにより、発光素子ＥＬにはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行うＶｔｈ補正動作及び移動度補正動作を正常に行うために必要である。
【００５３】
タイミングＴ３では制御信号ＡＺ２をローレベルにし且つ直後制御信号ＤＳもローレベルにしている。これによりトランジスタＴｒ３がオフする一方トランジスタＴｒ４がオンする。この結果ドレイン電流Ｉｄｓが保持容量Ｃｓに流れ込み、Ｖｔｈ補正動作を開始する。この時ドライブトランジスタＴｒｄのゲートＧはＶｓｓ１に保持されており、ドライブトランジスタＴｒｄがカットオフするまで電流Ｉｄｓが流れる。カットオフするとドライブトランジスタＴｒｄのソース電位（Ｓ）はＶｓｓ１−Ｖｔｈとなる。ドレイン電流がカットオフした後のタイミングＴ４で制御信号ＤＳを再びハイレベルに戻し、スイッチングトランジスタＴｒ４をオフする。さらに制御信号ＡＺ１もローレベルに戻し、スイッチングトランジスタＴｒ２もオフする。この結果、保持容量ＣｓにＶｔｈが保持固定される。この様にタイミングＴ３‐Ｔ４はドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出する期間である。ここでは、この検出期間Ｔ３‐Ｔ４をＶｔｈ補正期間と呼んでいる。
【００５４】
この様にしてドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出し保持容量Ｃｓに書き込んだ後、タイミングＴ４でドライブトランジスタＴｒｄのゲートＧに印加されている基準電位Ｖｓｓ１のレベルを下方に切換える。これにより、ドライブトランジスタＴｒｄのゲート／ソース間電圧ＶｇｓをＶｔｈ相当の電圧よりも圧縮することが出来る。この圧縮によりドライブトランジスタＴｒｄは完全にオフ状態となり、リーク電流が流れることは無い。この後制御信号ＡＺ１をハイレベルからローレベルに切換えてスイッチングトランジスタＴｒ２がオフし、ドライブトランジスタＴｒｄのゲートＧは基準電位Ｖｓｓ１から切り離され、フローティング状態となる。このフローティング状態になってもドライブトランジスタＴｒｄは完全にオフしているためリーク電流は流れず、ソース電位は一定に保たれる。保持容量Ｖｇｓに書き込まれた閾電圧ＶｔｈはＶｓｓ１のレベル切換えにより圧縮を受けるが、これは全ての画素で共通に生じるため発光輝度のばらつきの要因とはならない。逆にＶｇｓを圧縮することでドライブトランジスタＴｒｄにリーク電流が流れなくなり、そのばらつきの影響を取り除くことが出来る。
【００５５】
この様にＶｔｈ補正を行った後タイミングＴ５で制御信号ＷＳをハイレベルに切り替え、サンプリングトランジスタＴｒ１をオンして映像信号Ｖｓｉｇを保持容量Ｃｓに書き込む。発光素子ＥＬの等価容量Ｃｏｌｅｄに比べて保持容量Ｃｓは充分に小さい。この結果、映像信号Ｖｓｉｇのほとんど大部分が保持容量Ｃｓに書き込まれる。正確には、Ｖｓｓ１に対する。Ｖｓｉｇの差分Ｖｓｉｇ−Ｖｓｓ１が保持容量Ｃｓに書き込まれる。したがってドライブトランジスタＴｒｄのゲートＧとソースＳ間の電圧Ｖｇｓは、先に検出保持されたＶｔｈと今回サンプリングされたＶｓｉｇ−Ｖｓｓ１を加えたレベル（Ｖｓｉｇ−Ｖｓｓ１＋Ｖｔｈ）となる。以降説明簡易化の為Ｖｓｓ１＝０Ｖとすると、ゲート／ソース間電圧Ｖｇｓは図４のタイミングチャートに示すようにＶｓｉｇ＋Ｖｔｈとなる。かかる映像信号Ｖｓｉｇのサンプリングは制御信号ＷＳがローレベルに戻るタイミングＴ６まで行われる。すなわちタイミングＴ５‐Ｔ６が信号書込み期間に相当する。
【００５６】
続いてタイミングＴ７で制御信号ＤＳがローレベルとなりスイッチングトランジスタＴｒ４がオンする。これによりドライブトランジスタＴｒｄが電源Ｖｃｃに接続されるので、画素回路は非発光期間から発光期間に進む。その前のタイミングＴ６で制御信号ＷＳがローレベルとなりサンプリングトランジスタＴｒ１は既にオフしている。この為ドライブトランジスタＴｒｄのゲートＧは信号線ＳＬから切り離されている。映像信号Ｖｓｉｇの印加が解除されているので、スイッチングトランジスタＴｒ４のオンと共に、ドライブトランジスタＴｒｄのゲート電位（Ｇ）は上昇可能となり、ソース電位（Ｓ）と共に上昇していく。なお本実施形態の画素回路はドライブトランジスタＴｒｄのソースと発光素子ＥＬのアノードとが接続している。その為、ドライブトランジスタＴｒｄのソース電位（Ｓ）は同時に発光素子ＥＬのアノード電位Ｖａでもある。図１４のタイミングチャートは、この発光素子ＥＬのアノード電位Ｖａも示してある。この発光期間は次のフィールドに入る前のタイミングＴ８で終わる。
【００５７】
上述したようにタイミングＴ７では、ドライブトランジスタＴｒｄのゲート電位（Ｇ）が上昇可能となり、これと連動してソース電位（Ｓ）が上昇していく。これがブートストラップ動作である。このブートストラップ動作の間、保持容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓは（Ｖｓｉｇ＋Ｖｔｈ）の値を維持する。つまりこのブートストラップ動作は、保持容量Ｃｓに保持されたＶｇｓを一定に維持したまま、発光素子ＥＬのアノード電位Ｖａの上昇を可能にするものである。ドライブトランジスタのソース電位（Ｓ）の上昇即ち発光素子ＥＬのアノード電位Ｖａの上昇に伴い、発光素子ＥＬの逆バイアス状態は解消されるので、出力電流Ｉｄｓの流入により発光素子ＥＬは実際に発光を開始する。このときのドレイン電流Ｉｄｓ対ゲート電圧Ｖｇｓの関係は、先のトランジスタ特性式１のＶｇｓにＶｓｉｇ＋Ｖｔｈを代入することで、以下の式のように与えられる。
Ｉｄｓ＝ｋ・μ（Ｖｇｓ−Ｖｔｈ）２＝Ｋ・μ（Ｖｓｉｇ）２
上記式において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃｏｘである（Ｗはトランジスタのゲート幅、Ｌはゲート長、Ｃｏｘはゲート容量）。この特性式からＶｔｈの項がキャンセルされており、発光素子ＥＬに供給される出力電流ＩｄｓはドライブトランジスタＴｒｄの閾電圧Ｖｔｈに依存しないことがわかる。基本的にドレイン電流Ｉｄｓは映像信号の信号電圧Ｖｓｉｇによって決まる。換言すると、発光素子ＥＬは映像信号Ｖｓｉｇに応じた輝度で発光することになる。加えて本画素回路はドライブトランジスタのソース電位即ち発光素子のアノード電位Ｖａに依存することなく、常にゲート電圧Ｖｇｓを一定に維持している。このブートストラップ機能のため、本画素回路は発光素子ＥＬのＩ‐Ｖ特性の経時変動の影響を受けることなく、画面輝度を安定的に維持することが出来る。
【００５８】
本発明にかかる表示装置は、図１５に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスター部（図では１個のＴＦＴを例示）、保持容量などの容量部及び有機ＥＬ素子などの発光部とを含む。基板の上にＴＦＴプロセスでトランジスター部や容量部が形成され、その上に有機ＥＬ素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
【００５９】
本発明にかかる表示装置は、図１６に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機ＥＬ素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部（画素マトリックス部）を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばＦＰＣ（フレキシブルプリントサーキット）を設けてもよい。
【００６０】
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器に入力された、若しくは、電子機器内で生成した駆動信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。
【００６１】
図１７は本発明が適用されたテレビであり、フロントパネル１２、フィルターガラス１３等から構成される映像表示画面１１を含み、本発明の表示装置をその映像表示画面１１に用いることにより作製される。
【００６２】
図１８は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含み、本発明の表示装置をその表示部１６に用いることにより作製される。
【００６３】
図１９は本発明が適用されたノート型パーソナルコンピュータであり、本体２０には文字等を入力するとき操作されるキーボード２１を含み、本体カバーには画像を表示する表示部２２を含み、本発明の表示装置をその表示部２２に用いることにより作製される。
【００６４】
図２０は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含み、本発明の表示装置をそのディスプレイ２６やサブディスプレイ２７に用いることにより作製される。
【００６５】
図２１は本発明が適用されたビデオカメラであり、本体部３０、前方を向いた側面に被写体撮影用のレンズ３４、撮影時のスタート／ストップスイッチ３５、モニター３６等を含み、本発明の表示装置をそのモニター３６に用いることにより作製される。
【図面の簡単な説明】
【００６６】
【図１】本発明にかかる表示装置の全体構成を示すブロック図である。
【図２】図１に示した表示装置に含まれる画素の構成例を示す回路図である。
【図３】図１及び図２に示した表示装置の動作説明に供するタイミングチャートである。
【図４】同じく動作説明に供するタイミングチャートである。
【図５】同じく動作説明に供するタイミングチャートである。
【図６】図１及び図２に示した表示装置に含まれる水平セレクタ（信号ドライバ）の構成を示す回路図である。
【図７】図６に示した信号ドライバの動作説明に供するタイミングチャートである。
【図８】同じく信号ドライバの動作説明に供するタイミングチャートである。
【図９】図１及び図２に示した表示装置の動作説明に供するタイミングチャートである。
【図１０】同じく図１及び図２に示した表示装置の動作説明に供するタイミングチャートである。
【図１１】本発明にかかる表示装置の別の実施形態を示す全体ブロック図である。
【図１２】図１１に示した表示装置に含まれる画素の構成例を示す回路図である。
【図１３】同じく画素の構成を示す回路図である。
【図１４】図１１に示した表示装置の動作説明に供するタイミングチャートである。
【図１５】本発明にかかる表示装置のデバイス構成を示す断面図である。
【図１６】本発明にかかる表示装置のモジュール構成を示す平面図である。
【図１７】本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。
【図１８】本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。
【図１９】本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。
【図２０】本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。
【図２１】本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。
【符号の説明】
【００６７】
１・・・画素アレイ部、２・・・画素、３・・・水平セレクタ（信号ドライバ）、４・・・ライトスキャナ、５・・・ドライブスキャナ、Ｔｒ１・・・サンプリングトランジスタ、Ｔｒｄ・・・ドライブトランジスタ、ＥＬ・・・発光素子、Ｃｓ・・・保持容量
【図１】
2008233651.tif 000003
【図２】
2008233651.tif 000004
【図３】
2008233651.tif 000005
【図４】
2008233651.tif 000006
【図５】
2008233651.tif 000007
【図６】
2008233651.tif 000008
【図７】
2008233651.tif 000009
【図８】
2008233651.tif 000010
【図９】
2008233651.tif 000011
【図１０】
2008233651.tif 000012
【図１１】
2008233651.tif 000013
【図１２】
2008233651.tif 000014
【図１３】
2008233651.tif 000015
【図１４】
2008233651.tif 000016
【図１５】
2008233651.tif 000017
【図１６】
2008233651.tif 000018
【図１７】
2008233651.tif 000019
【図１８】
2008233651.tif 000020
【図１９】
2008233651.tif 000021
【図２０】
2008233651.tif 000022
【図２１】
2008233651.tif 000023