(57)【要約】【課題】スイッチ回路を構成するＰチャンネルトランジスタおよびＮチャンネルトランジスタの動作特性の差を的確に吸収すること。【解決手段】本発明は、画素に対する信号を所定のタイミングで供給するＰチャンネルトランジスタとＮチャンネルトランジスタとの組み合わせから成るスイッチ回路２０を駆動する駆動回路３０において、スイッチ回路２０におけるＰチャンネルトランジスタの制御信号のラインに接続される第１のバッファ回路３１と、スイッチ回路２０におけるＮチャンネルトランジスタの制御信号のラインに接続される第２のバッファ回路３２とを備えており、スイッチ回路２０のＰチャンネルトランジスタとＮチャンネルトランジスタとの動作特性のバランスに応じて第１のバッファ回路３１および第２のバッファ回路３２のいずれかを機能させる駆動回路３０である。【選択図】図２
2008276109.tif 000002
【特許請求の範囲】
【請求項１】
画素に対する信号を所定のタイミングで供給するＰチャンネルトランジスタとＮチャンネルトランジスタとの組み合わせから成るスイッチ回路を駆動する駆動回路において、
前記スイッチ回路における前記Ｐチャンネルトランジスタの制御信号のラインに接続される第１のバッファ回路と、
前記スイッチ回路における前記Ｎチャンネルトランジスタの制御信号のラインに接続される第２のバッファ回路とを備えており、
前記スイッチ回路の前記Ｐチャンネルトランジスタと前記Ｎチャンネルトランジスタとの動作特性のバランスに応じて前記第１のバッファ回路および前記第２のバッファ回路のいずれかを機能させる
ことを特徴とする駆動回路。
【請求項２】
前記スイッチ回路と同等な前記Ｐチャンネルトランジスタと前記Ｎチャンネルトランジスタとの動作特性のバランスを保持するラッチ回路を備えており、
前記ラッチ回路の出力によって前記第１のバッファ回路および前記第２のバッファ回路のいずれかを機能させる
ことを特徴とする請求項１記載の駆動回路。
【請求項３】
前記第１のバッファ回路は、Ｎチャンネルトランジスタによって構成され、前記第２のバッファ回路は、Ｐチャンネルトランジスタによって構成される
ことを特徴とする請求項１記載の駆動回路。
【請求項４】
前記第１のバッファ回路は、Ｐチャンネルトランジスタによって構成され、前記第２のバッファ回路は、Ｎチャンネルトランジスタによって構成される
ことを特徴とする請求項１記載の駆動回路。
【請求項５】
画素に対する信号によって変調を行う表示部と、
前記表示部の画素に対する信号を所定のタイミングで供給するＰチャンネルトランジスタとＮチャンネルトランジスタとの組み合わせから成るスイッチ回路を駆動する駆動回路とを備える表示装置において、
前記駆動回路は、
前記スイッチ回路における前記Ｐチャンネルトランジスタの制御信号のラインに接続される第１のバッファ回路と、
前記スイッチ回路における前記Ｎチャンネルトランジスタの制御信号のラインに接続される第２のバッファ回路とを備えており、
前記スイッチ回路の前記Ｐチャンネルトランジスタと前記Ｎチャンネルトランジスタとの動作特性のバランスに応じて前記第１のバッファ回路および前記第２のバッファ回路のいずれかを機能させる
ことを特徴とする表示装置。
【請求項６】
前記スイッチ回路と同等な前記Ｐチャンネルトランジスタと前記Ｎチャンネルトランジスタとの動作特性のバランスを保持するラッチ回路を備えており、
前記ラッチ回路の出力によって前記第１のバッファ回路および前記第２のバッファ回路のいずれかを機能させる
ことを特徴とする請求項５記載の表示装置。
【請求項７】
前記ラッチ回路での前記Ｐチャンネルトランジスタと前記Ｎチャンネルトランジスタとの動作特性のバランスの保持は、電源投入から前記画素に対する信号の書き込みまでの間に行われる
ことを特徴とする請求項５記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素に対する信号を所定のタイミングで供給するスイッチ回路を駆動する駆動回路およびこの駆動回路を用いた表示装置に関する。
【背景技術】
【０００２】
従来、液晶表示装置においては、「フリッカ」という画質不良がある。フリッカに対しては、共通電位であるVcomを最適値に調整しているが、Vcomが液晶表示装置毎にばらつくとパネル毎に最適Vcomの調整が必要となりセットを作る上で負担となっている。
【０００３】
ここで、液晶表示装置は、画素へVsigセンターを中心に交流駆動を行なっているが、H側とL側とで書き込み量が液晶表示装置ごとにばらつくと最適Vcomのバラつき原因となる。
【０００４】
液晶表示装置において、表示部の画素へは画素トランジスタを介して信号線から画像信号が与えられ、この信号線はスイッチ回路hswを介してシフトレジスタと接続されている。画素トランジスタは開口率を確保するためにＮチャンネルトランジスタのみで作られており、スイッチ回路hswは、H側、L側の書き込み性能を上げるためＮチャンネルトランジスタとＰチャンネルトランジスタとで構成されているものが多い（特許文献１参照）。
【０００５】
【特許文献１】特開２００５−１０１９４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
一般的にスイッチ回路hswのトランジスタサイズは信号線へ十分書き込め、かつリークを減らすために最小値で設計されている。ただし、製造工程でのトランジスタ出来上がりに対してＰチャンネルトランジスタとＮチャンネルトランジスタとの能力にばらつきが生じることがあり、これがH側とL側の書き込みに差が生じる原因となる。ここで、スイッチ回路HswのＰチャンネルトランジスタとＮチャンネルトランジスタの能力をトランジスタのゲート幅Wサイズで調整できるようにするとスイッチ回路hswのリーク量が増え、横クロストークという画質不良を引き起こす原因となる。
【課題を解決するための手段】
【０００７】
本発明はこのような課題を解決するために成されたものである。すなわち、本発明は、画素に対する信号を所定のタイミングで供給するＰチャンネルトランジスタとＮチャンネルトランジスタとの組み合わせから成るスイッチ回路を駆動する駆動回路において、スイッチ回路におけるＰチャンネルトランジスタの制御信号のラインに接続される第１のバッファ回路と、スイッチ回路におけるＮチャンネルトランジスタの制御信号のラインに接続される第２のバッファ回路とを備えており、スイッチ回路のＰチャンネルトランジスタとＮチャンネルトランジスタとの動作特性のバランスに応じて第１のバッファ回路および第２のバッファ回路のいずれかを機能させる駆動回路である。
【０００８】
このような本発明では、スイッチ回路を構成するＰチャンネルトランジスタとＮチャンネルトランジスタとの動作特性のバランスに応じてＰチャンネルトランジスタの制御信号のラインに接続される第１のバッファ回路およびＮチャンネルトランジスタの制御信号のラインに接続される第２のバッファ回路のいずれかを機能させることから、第１のバッファ回路もしくは第２のバッファ回路によってＰチャンネルトランジスタとＮチャンネルトランジスタとの動作バランスの差を吸収できるようになる。
【０００９】
例えば、ＰチャンネルトランジスタとＮチャンネルトランジスタとの能力比を検出し、保持するラッチ回路を設けておき、このラッチ回路に保持された能力比の検出結果を基に、第１のバッファ回路および第２のバッファ回路の動作を決定すれば、ＰチャンネルトランジスタとＮチャンネルトランジスタとの動作バランスに応じた駆動能力調整にフィードバックできることになる。
【００１０】
また、本発明は、画素に対する信号によって変調を行う表示部と、表示部の画素に対する信号を所定のタイミングで供給するＰチャンネルトランジスタとＮチャンネルトランジスタとの組み合わせから成るスイッチ回路を駆動する駆動回路とを備える表示装置において、駆動回路が、スイッチ回路における前記Ｐチャンネルトランジスタの制御信号のラインに接続される第１のバッファ回路と、スイッチ回路における前記Ｎチャンネルトランジスタの制御信号のラインに接続される第２のバッファ回路とを備えており、スイッチ回路のＰチャンネルトランジスタとＮチャンネルトランジスタとの動作特性のバランスに応じて第１のバッファ回路および第２のバッファ回路のいずれかを機能させるものである。
【００１１】
このような本発明では、表示部の画素に対するスイッチ回路を構成するＰチャンネルトランジスタとＮチャンネルトランジスタとの動作特性のバランスに応じてＰチャンネルトランジスタの制御信号のラインに接続される第１のバッファ回路およびＮチャンネルトランジスタの制御信号のラインに接続される第２のバッファ回路のいずれかを機能させることから、第１のバッファ回路もしくは第２のバッファ回路によってＰチャンネルトランジスタとＮチャンネルトランジスタとの動作バランスの差を吸収できるようになる。
【発明の効果】
【００１２】
したがって、本発明によれば、スイッチ回路を構成するＰチャンネルトランジスタおよびＮチャンネルトランジスタの動作特性の差を吸収でき、製造上のばらつきによる特性差を低減して表示装置のセットでの調整負担を大幅に軽減することが可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態を図に基づき説明する。図１は、本実施形態に係る駆動回路を備えた表示装置の構成図である。本実施形態の表示装置１は例えば液晶表示装置であり、表示領域１０の液晶を画素トランジスタ１１で駆動し、この液晶によって画素ごとに光を変調して画像表示を行う。
【００１４】
表示領域１０には画像表示のための信号が送られる複数本の信号線と垂直走査を行うための複数本のゲート線（Gate線）とが交差するよう設けられている。画素トランジスタ１１は、表示領域１０内における信号線とゲート線（Gate線）とが交差する位置にマトリクス状に配置されている。
【００１５】
複数本の信号線は水平方向（Ｈ方向）に沿って設けられるスイッチ回路２０によって信号のＯＮ／ＯＦＦが切り替えられるようになっている。このスイッチ回路２０により、所定のタイミングで信号線に画像表示のための信号が送られることになる。
【００１６】
スイッチ回路２０はＨ方向に沿って設けられる駆動回路３０によって駆動される。すなわち、画像表示を行う水平走査期間に合わせて順次もしくは一括で信号線に信号を与えるため、各信号線に対応するスイッチHswを駆動回路３０で駆動する。
【００１７】
この駆動回路３０にはＨ系シフトレジスタ４０から画像信号が順次与えられ、スイッチ回路２０の動作タイミングに合わせて画像信号が画素トランジスタ１１に与えられることになる。
【００１８】
また、ゲート線（Gate線）は垂直方向（Ｖ方向）に沿って設けられるＶ系駆動回路５０によって駆動される。すなわち、画像表示を行う垂直走査期間に合わせて順次ゲート線（Gate線）に信号を与え、同じゲート線（Gate線）と接続される画素トランジスタ１１を駆動して、その間にスイッチ回路２０から順次送られる信号で液晶を駆動する。
【００１９】
また、画素トランジスタ１１の信号線には、プリジャージ用スイッチ回路６０とプリジャージ用駆動回路７０とが設けられている。プリジャージ用スイッチ回路６０およびプリジャージ用駆動回路７０からは、画素トランジスタ１１に画像信号が与えられる前に一定のプリチャージ信号が信号線に与えられる。
【００２０】
このような表示装置１において、本実施形態では、駆動回路３０によって駆動されるスイッチ回路２０を構成するＰチャンネルトランジスタとＮチャンネルトランジスタとの能力比に基づくスイッチ駆動を行う点に特徴がある。
【００２１】
図２は、本実施形態に係る駆動回路を説明する回路図である。駆動回路３０によって駆動されるスイッチ回路２０（スイッチHsw）は、ＰチャンネルトランジスタとＮチャンネルトランジスタとの組み合わせによって構成されており、Ｐチャンネルトランジスタには駆動回路３０のＰチャンネル制御信号から駆動のための制御信号（Ｐチャンネルサンプリングパルス）が与えられ、Ｎチャンネルトランジスタには駆動回路３０のＮチャンネル制御信号から駆動のための制御信号（Ｎチャンネルサンプリングパルス）が与えられる。
【００２２】
本実施形態の駆動回路３０では、ＰチャンネルトランジスタとＮチャンネルトランジスタとの能力比に基づくスイッチ駆動を行うため、スイッチ回路２０の各トランジスタに入力される制御線にバッファ回路３１、３２が設けられている。すなわち、スイッチHswのＰチャンネルトランジスタに入力される制御線には第１のバッファ回路３１が接続され、Ｎチャンネルトランジスタに入力される制御線には第２のバッファ回路３２が接続されている。
【００２３】
ここで、第１のバッファ回路３１は、２つのＮチャンネルトランジスタによって構成され、第２のバッファ回路３２は、２つのＰチャンネルトランジスタによって構成されている。
【００２４】
この第１のバッファ回路３１の一方のトランジスタのゲートにはＰチャンネル制御信号が入力され、他方のトランジスタのゲートには後述する第１のラッチ回路から信号が入力される。また、第２のバッファ回路３２の一方のトランジスタのゲートにはＮチャンネル制御信号が入力され、他方のトランジスタのゲートには後述する第２のラッチ回路から信号が入力される。このラッチ回路からの信号の入力によって、第１のバッファ回路３１および第２のバッファ回路３２の動作／非動作が選択されることになる。
【００２５】
図３は、ラッチ回路を含む検出回路を説明する回路図である。また、図４は、図３に示すラッチ回路での判定態様の一例を示す図である。検出回路８０はＰチャンネルトランジスタとＮチャンネルトランジスタとの能力差を検出して、ラッチ回路８１、８２で保持するためのもので、先に説明した第１のバッファ回路３１および第２のバッファ回路３２の動作を制御するための状態を事前に検出し、ラッチ回路８１、８２に保持しておくことができるようになっている。
【００２６】
すなわち、検出回路８０は、主として２つのラッチ回路８１、８２および２つのインバータ８１２、８２２を備えており、Psigがスイッチ８１１、８２１を介してインバータ８１２、８２２に接続された構成であり、インバータ８１２、８２２の出力（Ａ）、（Ｂ）がラッチ回路８１、８２で各々保持できるようになっている。
【００２７】
このインバータ８１２、８２２は、図１に示すスイッチ回路２０のスイッチHswにおけるＰチャンネルトランジスタおよびＮチャンネルトランジスタと同一の製造工程によって同条件で製造されている。したがって、このインバータ８１２、８２２でのＰチャンネルトランジスタおよびＮチャンネルトランジスタの能力差を検知すれば、図１に示すスイッチ回路２０でのＰチャンネルトランジスタおよびＮチャンネルトランジスタの能力差と等価なものを得ることができる。
【００２８】
検出回路８０は、例えば、電源投入後、液晶表示装置内のレジスタをリセットする前に動作するもので、スイッチ８１１、８２１に入る制御信号（１）、（２）は通常動作時にはLとなっている。インバータ８１２、８２２の出力（Ａ），（Ｂ）をラッチ回路８１、８２で保持する際には、制御信号（１）、（２）にHが入力される。制御信号（１）、（２）は通常駆動時には存在しない信号パターンの組み合わせによって生成される（例えば、水平スタート信号がH、プリジャージ信号がH、水平クロックがHまたはLで固定）。
【００２９】
スイッチ８１１、８２１に入力されるPsigは、デジタル信号（H、L）ではない中間レベルの信号である。またインバータ８１２、８２２のＰチャンネルトランジスタおよびＮチャンネルトランジスタのサイズは事前にPsigである中間レベルの入力に対して検証したものとなっている。
【００３０】
ここで、Psigは中間電位を自由に設定できるため、インバータのＰチャンネルトランジスタおよびＮチャンネルトランジスタの能力差の能力を比較する際に最適な電位に設定する。つまり、図３に示す検出回路８０のインバータ８１２、８２２は、Psigの入力に対して図４に示す関係となるよう設計されている。
【００３１】
さらに、図３では制御信号（１）、（２）とインバータ８１２、８２２およびラッチ回路８１、８２という２つの判定回路によって、許容レベルに対してＰチャンネルトランジスタが強い場合とＮチャンネルトランジスタが強い場合との判定を行なっている。なお、本実施形態では判定回路が２つであるが複数用意して判定を行なうことも可能である。また、図３に示す検出回路８０は、図１に示す駆動回路３０が構成される同一基板上に設けられていることが望ましい。
【００３２】
この検出回路８０を動作させると、次のようなラッチ動作となる。すなわち、インバータ８１２、８２２におけるＰチャンネルトランジスタおよびＮチャンネルトランジスタの能力差が許容範囲内であると、制御信号（１）のH入力時に第１のラッチ回路８１にはL、制御信号（２）のH入力時に第２のラッチ回路８２にはHが保持される（図４参照）。
【００３３】
また、Ｐチャンネルトランジスタの能力がＮチャンネルトランジスタの能力よりも大きい（許容範囲を超えて大きい）場合、制御信号（１）のH入力時に第１のラッチ回路８１にはH、制御信号（２）のH入力時に第２のラッチ回路８２にはHが保持される（図４参照）。
【００３４】
一方、Ｐチャンネルトランジスタの能力がＮチャンネルトランジスタの能力よりも小さい（許容範囲を超えて小さい）場合、つまり、Ｎチャンネルトランジスタの能力がＰチャンネルトランジスタの能力よりも大きい場合、制御信号（１）のH入力時に第１のラッチ回路８１にはL、制御信号（２）のH入力時に第２のラッチ回路８２にはLが保持される（図４参照）。
【００３５】
図２に示す駆動回路３０には、図３に示すラッチ回路８１、８２で保持した信号値が入力され、これによってスイッチ回路２０のＰチャンネルトランジスタおよびＮチャンネルトランジスタの各制御信号のラインに接続されるバッファ回路３１、３２が制御されることになる。
【００３６】
次に、図４の検出結果に基づく図２のバッファ回路動作について説明する。先ず、ＰチャンネルトランジスタおよびＮチャンネルトランジスタの能力差が許容範囲内であった場合、図４に示すように、第１のラッチ回路８１にはL、第２のラッチ回路８２にはHが保持されていることから、図２に示す第１のバッファ回路３１には第１のラッチ回路８１からLの信号が入力され、第２のバッファ回路３２には第２のラッチ回路８２からHの信号が入力される。
【００３７】
これにより、いずれのバッファ回路３１、３２も動作せず、バッファとして機能しない状態となる。これは、インバータ８１１、８２２を構成するＰチャンネルトランジスタおよびＮチャンネルトランジスタの能力差が許容範囲内であることから、スイッチ回路２０のスイッチHswを構成するＰチャンネルトランジスタおよびＮチャンネルトランジスタも能力差が許容範囲内であることになり、バッファを介さずそのままスイッチ回路２０を動作させても良い状態だからである。
【００３８】
また、Ｐチャンネルトランジスタの能力がＮチャンネルトランジスタの能力よりも大きい（許容範囲を超えて大きい）場合、図４に示すように、第１のラッチ回路８１および第２のラッチ回路８２ともHが保持されていることから、図２に示す第１のバッファ回路３１には第１のラッチ回路８１からHの信号が入力され、第２のバッファ回路３２にも第２のラッチ回路８２からHの信号が入力される。
【００３９】
これにより、スイッチ回路２０のＰチャンネルトランジスタに接続される第１のバッファ回路３１が動作し、Ｎチャンネルトランジスタに接続される第２のバッファ回路３２は動作しない状態となる。ここで、スイッチ回路２０のＰチャンネルトランジスタに接続される第１のバッファ回路３１はＮチャンネルトランジスタで構成されていることから、この第１のバッファ回路３１が動作することでスイッチ回路２０のＰチャンネルトランジスタの特性は第１のバッファ回路３１のＮチャンネルトランジスタの特性によって弱められる状態となる。したがって、スイッチ回路２０のスイッチHswを構成するＰチャンネルトランジスタの能力がＮチャンネルトランジスタの能力より大きくても、この能力差を第１のバッファ回路３１で吸収し、バランスをとることができるようになる。
【００４０】
一方、Ｐチャンネルトランジスタの能力がＮチャンネルトランジスタの能力よりも小さい（許容範囲を超えて小さい）場合、つまり、Ｎチャンネルトランジスタの能力がＰチャンネルトランジスタの能力よりも大きい場合、図４に示すように、第１のラッチ回路８１および第２のラッチ回路８２ともLが保持されていることから、図２に示す第１のバッファ回路３１には第１のラッチ回路８１からLの信号が入力され、第２のバッファ回路３２にも第２のラッチ回路８２からLの信号が入力される。
【００４１】
これにより、スイッチ回路２９のＮチャンネルトランジスタに接続される第２のバッファ回路３２が動作し、Ｐチャンネルトランジスタに接続される第１のバッファ回路３１は動作しない状態となる。ここで、スイッチ回路２０のＮチャンネルトランジスタに接続される第２のバッファ回路３２はＰチャンネルトランジスタで構成されていることから、この第２のバッファ回路３２が動作することでスイッチ回路２０のＮチャンネルトランジスタの特性は第２のバッファ回路３２のＰチャンネルトランジスタの特性によって弱められる状態となる。したがって、スイッチ回路２０のスイッチHswを構成するＰチャンネルトランジスタの能力がＮチャンネルトランジスタの能力より小さくても、この能力差を第２のバッファ回路３２で吸収し、バランスをとることができるようになる。
【００４２】
このように、図３に示す検出回路８０での判定結果の出力を受けて、図２に示すスイッチ回路２０を駆動するバッファのサイズを調整することで、スイッチ回路２０を構成するＰチャンネルトランジスタおよびＮチャンネルトランジスタの能力差を吸収して、バランスのとれたスイッチ動作を行うことが可能となる。
【００４３】
なお、このバッファ３１、３２は、スイッチ回路２０のスイッチhswの開く立ち上がりに起因するトランジスタのみに施されているため、スイッチ回路２０のスイッチhswが閉まる際にＰチャンネルトランジスタのドライブパルスとＮチャンネルトランジスタのドライブパルスとにズレが生じず、縦スジの悪化や、ゴーストマージンの低下が生じないことになる。
【００４４】
また、本実施形態では、スイッチ回路２０のＰチャンネルトランジスタに接続する第１のバッファ回路３１をＮチャンネルトランジスタ、スイッチ回路２０のＮチャンネルトランジスタに接続する第２のバッファ回路３２をＰチャンネルトランジスタで構成する例を示したが、スイッチ回路２０のＰチャンネルトランジスタに接続する第１のバッファ回路３１をＰチャンネルトランジスタ、スイッチ回路２０のＮチャンネルトランジスタに接続する第２のバッファ回路３２をＮチャンネルトランジスタで構成してもよい。この場合、図４に示す検出結果の「H」と「L」との関係が逆になるよう検出回路８０を設定すればよい。
【図面の簡単な説明】
【００４５】
【図１】本実施形態に係る駆動回路を備えた表示装置の構成図である。
【図２】本実施形態に係る駆動回路を説明する回路図である。
【図３】ラッチ回路を含む検出回路を説明する回路図である。
【図４】ラッチ回路での判定態様の一例を示す図である。
【符号の説明】
【００４６】
１…表示装置、１０…表示領域、２０…スイッチ回路、３０…駆動回路、３１…第１のバッファ回路、３２…第２のバッファ回路、４０…Ｈ系シフトレジスタ、５０…Ｖ系駆動回路、６０…プリジャージ用スイッチ回路、７０…プリジャージ用駆動回路、８０…検出回路、８１…第１のラッチ回路、８２…第２のラッチ回路
【図１】
2008276109.tif 000003
【図２】
2008276109.tif 000004
【図３】
2008276109.tif 000005
【図４】
2008276109.tif 000006