(57)【要約】【課題】無制御状態が発生することなく降圧動作と昇圧動作の切り換わりにおいて出力電圧の変動を小さくすることができる昇降圧型スイッチングレギュレータ及びその動作制御方法を得る。【解決手段】昇圧動作から降圧動作に移行する際、又は降圧動作から昇圧動作に移行する際に、のこぎり波信号ＯＳＣｏｕｔの傾きを降圧動作時と昇圧動作時の２倍にすると共に、のこぎり波信号ＯＳＣｏｕｔの振幅を降圧動作時と昇圧動作時の２倍にして、のこぎり波信号ＯＳＣｏｕｔの１周期の時間が降圧動作時及び昇圧動作時と同じになるようにして、降圧用スイッチングトランジスタＭ１と昇圧用スイッチングトランジスタＭ４がそれぞれ同期して約５０％のオンデューティサイクルで制御される昇降圧動作を行ってから動作の移行を行うようにした。【選択図】図１
2008131747.tif 000002
【特許請求の範囲】
【請求項１】
入力された制御信号に応じて、入力端子から入力された入力電圧をインダクタを使用して昇圧又は降圧して出力端子から出力する昇降圧部と、該昇降圧部に対して、該昇降圧部から出力された出力電圧に比例した比例電圧と所定の基準電圧との電圧差に応じた昇圧動作又は降圧動作を行わせる制御部とを備えた昇降圧型スイッチングレギュレータにおいて、
前記昇降圧部は、
入力された制御信号に応じてスイッチングを行い、降圧動作時に前記入力電圧による前記インダクタへの充電を行う降圧用スイッチングトランジスタと、
降圧動作時に前記インダクタの放電を行う降圧用整流素子と、
入力された制御信号に応じてスイッチングを行い、昇圧動作時に前記入力電圧による前記インダクタへの充電を行う昇圧用スイッチングトランジスタと、
昇圧動作時に前記インダクタの放電を行う昇圧用整流素子と、
を備え、
前記制御部は、昇圧動作から降圧動作に移行する間、及び／又は降圧動作から昇圧動作に移行する間に、前記昇圧用スイッチングトランジスタ及び前記降圧用スイッチングトランジスタをそれぞれ同期させて５０％のデューティサイクルでオンさせる昇降圧動作を行うことを特徴とする昇降圧型スイッチングレギュレータ。
【請求項２】
前記制御部は、
前記比例電圧と前記基準電圧との電圧差を増幅して出力する誤差増幅回路部と、
入力された制御信号に応じて、前記降圧動作用、昇圧動作用又は昇降圧動作用の三角波信号を生成して出力する発振回路部と、
前記誤差増幅回路部からの出力信号と、該発振回路部からの三角波信号の電圧比較を行い、該比較結果を示す２値の信号を生成して出力する電圧比較回路部と、
該電圧比較回路部からの出力信号に応じて、前記降圧用スイッチングトランジスタ及び昇圧用スイッチングトランジスタのスイッチング制御を行う出力制御回路部と、
を備え、
前記出力制御回路部は、前記発振回路部に対して動作に応じた所定の三角波信号を生成させることにより、前記昇降圧部に前記降圧動作、昇圧動作又は昇降圧動作を行わせることを特徴とする請求項１記載の昇降圧型スイッチングレギュレータ。
【請求項３】
前記発振回路部は、前記降圧動作用の三角波信号の振幅を前記昇圧動作用の三角波信号の振幅以上にすると共に、前記降圧動作用の三角波信号の上限電圧と前記昇圧動作用の三角波信号の下限電圧が等しくなるようにし、前記昇降圧動作用の三角波信号の下限電圧と前記降圧動作用の三角波信号の下限電圧が等しくなるようにすると共に、前記昇降圧動作用の三角波信号の上限電圧と前記昇圧動作用の三角波信号の上限電圧が等しくなるようにし、前記降圧動作用、昇圧動作用及び昇降圧動作用の各三角波信号の周期が同一になるようにすることを特徴とする請求項２記載の昇降圧型スイッチングレギュレータ。
【請求項４】
前記制御部は、前記出力制御回路部から前記降圧用スイッチングトランジスタの制御電極に出力された制御信号を積分して第１積分信号を生成すると共に、前記出力制御回路部から前記昇圧用スイッチングトランジスタの制御電極に出力された制御信号を積分して第２積分信号を生成し、該生成した第１積分信号及び第２積分信号を前記出力制御回路部にそれぞれ出力する積分回路部を備え、前記出力制御回路部は、該積分回路部から入力された第１積分信号及び第２積分信号に応じて、前記発振回路部に対して、前記降圧動作用、昇圧動作用又は昇降圧動作用のいずれかの三角波信号を生成させることを特徴とする請求項２又は３記載の昇降圧型スイッチングレギュレータ。
【請求項５】
前記出力制御回路部は、前記第１積分信号から、降圧用スイッチングトランジスタのオンデューティサイクルが１００％であることを検出すると、前記昇降圧部に対して前記昇降圧動作を行わせることを特徴とする請求項４記載の昇降圧型スイッチングレギュレータ。
【請求項６】
前記出力制御回路部は、前記第２積分信号から、昇圧用スイッチングトランジスタのオンデューティサイクルが０％であることを検出すると、前記昇降圧部に対して前記昇降圧動作を行わせることを特徴とする請求項４又は５記載の昇降圧型スイッチングレギュレータ。
【請求項７】
前記出力制御回路部は、前記昇降圧部に対して、前記昇降圧動作を開始させてから所定時間経過後に該昇降圧動作を終了させて目的の動作を行わせることを特徴とする請求項２、３、４、５又は６記載の昇降圧型スイッチングレギュレータ。
【請求項８】
前記出力制御回路部は、前記積分回路部から出力された各積分信号の電圧が等しくなると、前記昇降圧部に対して、前記昇降圧動作を終了させて目的の動作を行わせることを特徴とする請求項４、５又は６記載の昇降圧型スイッチングレギュレータ。
【請求項９】
前記出力制御回路部は、前記積分回路部から出力された各積分信号から、前記降圧用スイッチングトランジスタ及び前記昇圧用スイッチングトランジスタへの各制御信号のオンデューティサイクルがそれぞれ５０％以上であることを検出すると、前記昇降圧部に対して、前記昇圧動作を行わせることを特徴とする請求項８記載の昇降圧型スイッチングレギュレータ。
【請求項１０】
前記出力制御回路部は、前記積分回路部から出力された各積分信号から、前記降圧用スイッチングトランジスタ及び前記昇圧用スイッチングトランジスタへの各制御信号のオンデューティサイクルがそれぞれ５０％以下であることを検出すると、前記昇降圧部に対して、前記降圧動作を行わせることを特徴とする請求項８記載の昇降圧型スイッチングレギュレータ。
【請求項１１】
前記三角波信号は、のこぎり波信号であることを特徴とする請求項２、３、４、５、６、７、８、９又は１０記載の昇降圧型スイッチングレギュレータ。
【請求項１２】
前記降圧用スイッチングトランジスタ、降圧用整流素子、昇圧用スイッチングトランジスタ、昇圧用整流素子及び制御部は、１つのＩＣに集積されることを特徴とする請求項１、２、３、４、５、６、７、８、９、１０又は１１記載の昇降圧型スイッチングレギュレータ。
【請求項１３】
入力された制御信号に応じてスイッチングを行い、降圧動作時に入力電圧によるインダクタへの充電を行う降圧用スイッチングトランジスタと、入力された制御信号に応じてスイッチングを行い、昇圧動作時に前記入力電圧による前記インダクタへの充電を行う昇圧用スイッチングトランジスタの各トランジスタの動作制御を行って、前記インダクタを使用して前記入力電圧を昇降圧することにより、設定された定電圧に変換して出力端子から出力する昇降圧型スイッチングレギュレータの動作制御方法において、
昇圧動作から降圧動作に移行する間、及び／又は降圧動作から昇圧動作に移行する間に、前記昇圧用スイッチングトランジスタ及び前記降圧用スイッチングトランジスタをそれぞれ同期させて５０％のデューティサイクルでオンさせる昇降圧動作を行うことを特徴とする昇降圧型スイッチングレギュレータの動作制御方法。
【請求項１４】
前記出力端子から出力された出力電圧に比例した比例電圧と所定の基準電圧との電圧差を増幅した信号と、前記降圧動作、昇圧動作及び昇降圧動作の各動作に応じて生成した三角波信号との電圧比較結果に応じて前記降圧用スイッチングトランジスタ及び昇圧用スイッチングトランジスタのスイッチング制御を行い、
前記降圧動作用の三角波信号の振幅を前記昇圧動作用の三角波信号の振幅以上にすると共に、前記降圧動作用の三角波信号の上限電圧と前記昇圧動作用の三角波信号の下限電圧が等しくなるようにし、前記昇降圧動作用の三角波信号の下限電圧と前記降圧動作用の三角波信号の下限電圧が等しくなるようにすると共に、前記昇降圧動作用の三角波信号の上限電圧と前記昇圧動作用の三角波信号の上限電圧が等しくなるようにし、前記降圧動作用、昇圧動作用及び昇降圧動作用の各三角波信号の周期が同一になるように前記三角波信号を生成することを特徴とする請求項１３記載の昇降圧型スイッチングレギュレータの動作制御方法。
【請求項１５】
前記降圧用スイッチングトランジスタの制御電極に入力された制御信号を積分して第１積分信号を生成すると共に、前記昇圧用スイッチングトランジスタの制御電極に入力された制御信号を積分して第２積分信号を生成し、前記第１積分信号及び該第２積分信号に応じて、前記降圧動作、昇圧動作又は昇降圧動作用のいずれかの三角波信号を生成することを特徴とする請求項１３又は１４記載の昇降圧型スイッチングレギュレータの動作制御方法。
【請求項１６】
前記第１積分信号から、降圧用スイッチングトランジスタのオンデューティサイクルが１００％であることを検出すると、前記昇降圧動作を行うことを特徴とする請求項１５記載の昇降圧型スイッチングレギュレータの動作制御方法。
【請求項１７】
前記第２積分信号から、昇圧用スイッチングトランジスタのオンデューティサイクルが０％であることを検出すると、前記昇降圧動作を行わせることを特徴とする請求項１５又は１６記載の昇降圧型スイッチングレギュレータの動作制御方法。
【請求項１８】
前記昇降圧動作を開始してから所定時間経過後に該昇降圧動作を終了して目的の動作を行うことを特徴とする請求項１３、１４、１５、１６又は１７記載の昇降圧型スイッチングレギュレータの動作制御方法。
【請求項１９】
前記第１積分信号と第２積分信号の各電圧が等しくなると、前記昇降圧動作を終了して目的の動作を行うことを特徴とする請求項１５、１６又は１７記載の昇降圧型スイッチングレギュレータの動作制御方法。
【請求項２０】
前記第１積分信号及び第２積分信号から、前記降圧用スイッチングトランジスタ及び前記昇圧用スイッチングトランジスタの各制御電極に入力される各制御信号のオンデューティサイクルがそれぞれ５０％以上であることを検出すると、前記昇圧動作を行うことを特徴とする請求項１９記載の昇降圧型スイッチングレギュレータの動作制御方法。
【請求項２１】
前記第１積分信号及び第２積分信号から、前記降圧用スイッチングトランジスタ及び前記昇圧用スイッチングトランジスタの各制御電極に入力される各制御信号のオンデューティサイクルがそれぞれ５０％以下であることを検出すると、前記降圧動作を行うことを特徴とする請求項１９記載の昇降圧型スイッチングレギュレータの動作制御方法。
【請求項２２】
前記三角波信号は、のこぎり波信号であることを特徴とする請求項１４、１５、１６、１７、１８、１９、２０又は２１記載の昇降圧型スイッチングレギュレータの動作制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、自動的に昇降圧動作の切り換えを行う昇降圧型スイッチングレギュレータ及びその動作制御方法に関し、特に昇圧動作と降圧動作の切り換え時の動作に関する。
【背景技術】
【０００２】
図６は、第１の従来例の昇降圧型スイッチングレギュレータを示した図であり（例えば、特許文献１参照。）、図７は、図６における入力電圧Ｖｉと出力電圧Ｖｏとの関係例を示した図である。
図６において、降圧動作時は、降圧制御回路１０１によって、分圧電圧Ｖｓが基準電圧（Ｖｒｅｆ１＋Ｖｒｅｆ２）になるように、降圧用スイッチングトランジスタＱ１０１のベースに入力されるパルスのオンデューティサイクルが制御され、昇圧動作時は、昇圧制御回路１０２によって、電圧Ｖｓが基準電圧Ｖｒｅｆ２になるように、昇圧用スイッチングトランジスタＱ１０２のベースに入力されるパルスのオンデューティサイクルが制御される。
【０００３】
図７から分かるように、入力電圧Ｖｉが小さく昇圧動作を行っている領域では、出力電圧Ｖｏは電圧Ｖｏ１であり、入力電圧Ｖｉが大きく降圧動作を行っている領域では、出力電圧Ｖｏは電圧Ｖｏ１よりも大きい電圧Ｖｏ２になる。また、入力電圧Ｖｉが電圧Ｖｏ１から電圧Ｖｏ２の範囲にある領域では、昇圧動作も降圧動作も行わない無制御状態になる。
【０００４】
また、第２の従来例として、昇圧動作と降圧動作が同時に発生しないように降圧制御用のＰＷＭコンパレータと昇圧制御用のＰＷＭコンパレータのいずれか一方の出力信号だけ使用するようにし、更に無制御状態が発生しないように誤差増幅回路の出力電圧をレベルシフトさせる抵抗値を微調整することにより、昇圧動作と降圧動作が瞬時に切り換わるように設定する方法があった（例えば、特許文献２参照。）。
また、第３の従来例として、入力電圧と出力電圧が近いほどスイッチング周波数を遅くすることにより、無制御状態と昇圧動作又は降圧動作との移行時における電力損失の差を少なくして、スムーズな動作の移行を行う方法があった（例えば、特許文献３参照。）。
【特許文献１】実開平６−７０４８６号公報
【特許文献２】特開２００５−５７９５４号公報
【特許文献３】特開２００３−１２５５７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、前記第１の従来例では、前記無制御状態においては、降圧用スイッチングトランジスタと昇圧用スイッチングトランジスタは動作を停止するため、電力変換効率は向上するが、降圧動作若しくは昇圧動作から無制御状態に移行する際、又は無制御状態から降圧動作若しくは昇圧動作へ移行する際に、急激な電力損失の増減が発生して出力電圧Ｖｏが大きく変動するという問題があった。更に、無制御状態を作るために、昇圧動作時の出力電圧値Ｖｏ１が降圧動作時の出力電圧値Ｖｏ２よりも小さくなるように設定しなければならないことから、昇圧動作と降圧動作の切り換わりに際して必ず出力電圧の変動が発生していた。
【０００６】
また、前記第２の従来例では、誤差増幅回路の出力電圧のレベルシフト調整を行うには精密な調整が必要であり、該調整がずれると無制御状態が発生してしまうことから、調整抵抗の温度特性と三角波発振回路のレベルを設定している回路の温度特性等を合わせるようにして、調整精度を上げなければならず、調整コストが増大するという問題があった。
また、前記第３の従来例では、コンバータのクロック周波数が入力電圧に応じて変化するため、広範囲の周波数領域に渡ってノイズが発生することから、無線機器等の電源に使用するには問題があった。
【０００７】
本発明は、このような問題を解決するためになされたものであり、無制御状態が発生することなく降圧動作と昇圧動作との切り換わり時において出力電圧の変動を小さくすることができる昇降圧型スイッチングレギュレータ及びその動作制御方法を得ることを目的とする。
【課題を解決するための手段】
【０００８】
この発明に係る昇降圧型スイッチングレギュレータは、入力された制御信号に応じて、入力端子から入力された入力電圧をインダクタを使用して昇圧又は降圧して出力端子から出力する昇降圧部と、該昇降圧部に対して、該昇降圧部から出力された出力電圧に比例した比例電圧と所定の基準電圧との電圧差に応じた昇圧動作又は降圧動作を行わせる制御部とを備えた昇降圧型スイッチングレギュレータにおいて、
前記昇降圧部は、
入力された制御信号に応じてスイッチングを行い、降圧動作時に前記入力電圧による前記インダクタへの充電を行う降圧用スイッチングトランジスタと、
降圧動作時に前記インダクタの放電を行う降圧用整流素子と、
入力された制御信号に応じてスイッチングを行い、昇圧動作時に前記入力電圧による前記インダクタへの充電を行う昇圧用スイッチングトランジスタと、
昇圧動作時に前記インダクタの放電を行う昇圧用整流素子と、
を備え、
前記制御部は、昇圧動作から降圧動作に移行する間、及び／又は降圧動作から昇圧動作に移行する間に、前記昇圧用スイッチングトランジスタ及び前記降圧用スイッチングトランジスタをそれぞれ同期させて５０％のデューティサイクルでオンさせる昇降圧動作を行うものである。
【０００９】
具体的には、前記制御部は、
前記比例電圧と前記基準電圧との電圧差を増幅して出力する誤差増幅回路部と、
入力された制御信号に応じて、前記降圧動作用、昇圧動作用又は昇降圧動作用の三角波信号を生成して出力する発振回路部と、
前記誤差増幅回路部からの出力信号と、該発振回路部からの三角波信号の電圧比較を行い、該比較結果を示す２値の信号を生成して出力する電圧比較回路部と、
該電圧比較回路部からの出力信号に応じて、前記降圧用スイッチングトランジスタ及び昇圧用スイッチングトランジスタのスイッチング制御を行う出力制御回路部と、
を備え、
前記出力制御回路部は、前記発振回路部に対して動作に応じた所定の三角波信号を生成させることにより、前記昇降圧部に前記降圧動作、昇圧動作又は昇降圧動作を行わせるようにした。
【００１０】
また、前記発振回路部は、前記降圧動作用の三角波信号の振幅を前記昇圧動作用の三角波信号の振幅以上にすると共に、前記降圧動作用の三角波信号の上限電圧と前記昇圧動作用の三角波信号の下限電圧が等しくなるようにし、前記昇降圧動作用の三角波信号の下限電圧と前記降圧動作用の三角波信号の下限電圧が等しくなるようにすると共に、前記昇降圧動作用の三角波信号の上限電圧と前記昇圧動作用の三角波信号の上限電圧が等しくなるようにし、前記降圧動作用、昇圧動作用及び昇降圧動作用の各三角波信号の周期が同一になるようにした。
【００１１】
また、前記制御部は、前記出力制御回路部から前記降圧用スイッチングトランジスタの制御電極に出力された制御信号を積分して第１積分信号を生成すると共に、前記出力制御回路部から前記昇圧用スイッチングトランジスタの制御電極に出力された制御信号を積分して第２積分信号を生成し、該生成した第１積分信号及び第２積分信号を前記出力制御回路部にそれぞれ出力する積分回路部を備え、前記出力制御回路部は、該積分回路部から入力された第１積分信号及び第２積分信号に応じて、前記発振回路部に対して、前記降圧動作用、昇圧動作用又は昇降圧動作用のいずれかの三角波信号を生成させるようにした。
【００１２】
この場合、前記出力制御回路部は、前記第１積分信号から、降圧用スイッチングトランジスタのオンデューティサイクルが１００％であることを検出すると、前記昇降圧部に対して前記昇降圧動作を行わせるようにした。
【００１３】
また、前記出力制御回路部は、前記第２積分信号から、昇圧用スイッチングトランジスタのオンデューティサイクルが０％であることを検出すると、前記昇降圧部に対して前記昇降圧動作を行わせるようにした。
【００１４】
また、前記出力制御回路部は、前記昇降圧部に対して、前記昇降圧動作を開始させてから所定時間経過後に該昇降圧動作を終了させて目的の動作を行わせるようにしてもよい。
【００１５】
また、前記出力制御回路部は、前記積分回路部から出力された各積分信号の電圧が等しくなると、前記昇降圧部に対して、前記昇降圧動作を終了させて目的の動作を行わせるようにした。
【００１６】
また、前記出力制御回路部は、前記積分回路部から出力された各積分信号から、前記降圧用スイッチングトランジスタ及び前記昇圧用スイッチングトランジスタへの各制御信号のオンデューティサイクルがそれぞれ５０％以上であることを検出すると、前記昇降圧部に対して、前記昇圧動作を行わせるようにした。
【００１７】
また、前記出力制御回路部は、前記積分回路部から出力された各積分信号から、前記降圧用スイッチングトランジスタ及び前記昇圧用スイッチングトランジスタへの各制御信号のオンデューティサイクルがそれぞれ５０％以下であることを検出すると、前記昇降圧部に対して、前記降圧動作を行わせるようにした。
【００１８】
前記三角波信号は、のこぎり波信号であるようにした。
【００１９】
前記降圧用スイッチングトランジスタ、降圧用整流素子、昇圧用スイッチングトランジスタ、昇圧用整流素子及び制御部は、１つのＩＣに集積されるようにしてもよい。
【００２０】
また、この発明に係る昇降圧型スイッチングレギュレータの動作制御方法は、入力された制御信号に応じてスイッチングを行い、降圧動作時に入力電圧によるインダクタへの充電を行う降圧用スイッチングトランジスタと、入力された制御信号に応じてスイッチングを行い、昇圧動作時に前記入力電圧による前記インダクタへの充電を行う昇圧用スイッチングトランジスタの各トランジスタの動作制御を行って、前記インダクタを使用して前記入力電圧を昇降圧することにより、設定された定電圧に変換して出力端子から出力する昇降圧型スイッチングレギュレータの動作制御方法において、
昇圧動作から降圧動作に移行する間、及び／又は降圧動作から昇圧動作に移行する間に、前記昇圧用スイッチングトランジスタ及び前記降圧用スイッチングトランジスタをそれぞれ同期させて５０％のデューティサイクルでオンさせる昇降圧動作を行うようにした。
【００２１】
具体的には、前記出力端子から出力された出力電圧に比例した比例電圧と所定の基準電圧との電圧差を増幅した信号と、前記降圧動作、昇圧動作及び昇降圧動作の各動作に応じて生成した三角波信号との電圧比較結果に応じて前記降圧用スイッチングトランジスタ及び昇圧用スイッチングトランジスタのスイッチング制御を行い、
前記降圧動作用の三角波信号の振幅を前記昇圧動作用の三角波信号の振幅以上にすると共に、前記降圧動作用の三角波信号の上限電圧と前記昇圧動作用の三角波信号の下限電圧が等しくなるようにし、前記昇降圧動作用の三角波信号の下限電圧と前記降圧動作用の三角波信号の下限電圧が等しくなるようにすると共に、前記昇降圧動作用の三角波信号の上限電圧と前記昇圧動作用の三角波信号の上限電圧が等しくなるようにし、前記降圧動作用、昇圧動作用及び昇降圧動作用の各三角波信号の周期が同一になるように前記三角波信号を生成するようにした。
【００２２】
また、前記降圧用スイッチングトランジスタの制御電極に入力された制御信号を積分して第１積分信号を生成すると共に、前記昇圧用スイッチングトランジスタの制御電極に入力された制御信号を積分して第２積分信号を生成し、前記第１積分信号及び該第２積分信号に応じて、前記降圧動作、昇圧動作又は昇降圧動作用のいずれかの三角波信号を生成するようにした。
【００２３】
この場合、前記第１積分信号から、降圧用スイッチングトランジスタのオンデューティサイクルが１００％であることを検出すると、前記昇降圧動作を行うようにした。
【００２４】
また、前記第２積分信号から、昇圧用スイッチングトランジスタのオンデューティサイクルが０％であることを検出すると、前記昇降圧動作を行わせるようにしてもよい。
【００２５】
また、前記昇降圧動作を開始してから所定時間経過後に該昇降圧動作を終了して目的の動作を行うようにしてもよい。
【００２６】
また、前記第１積分信号と第２積分信号の各電圧が等しくなると、前記昇降圧動作を終了して目的の動作を行うようにした。
【００２７】
具体的には、前記第１積分信号及び第２積分信号から、前記降圧用スイッチングトランジスタ及び前記昇圧用スイッチングトランジスタの各制御電極に入力される各制御信号のオンデューティサイクルがそれぞれ５０％以上であることを検出すると、前記昇圧動作を行うようにした。
【００２８】
また、前記第１積分信号及び第２積分信号から、前記降圧用スイッチングトランジスタ及び前記昇圧用スイッチングトランジスタの各制御電極に入力される各制御信号のオンデューティサイクルがそれぞれ５０％以下であることを検出すると、前記降圧動作を行うようにした。
【００２９】
前記三角波信号は、のこぎり波信号であるようにした。
【発明の効果】
【００３０】
本発明の昇降圧型スイッチングレギュレータ及びその動作制御方法によれば、昇圧動作から降圧動作に移行する間、及び／又は降圧動作から昇圧動作に移行する間に、前記昇圧用スイッチングトランジスタ及び前記降圧用スイッチングトランジスタをそれぞれ同期させて５０％のデューティサイクルでオンさせる昇降圧動作を行うようにした。このことから、無制御状態が発生することなく降圧動作と昇圧動作の切り換わり時において出力電圧の変動を小さくすることができる。
【００３１】
また、降圧動作用、昇圧動作用及び昇降圧動作用の各三角波信号の周波数が一定であることから、多くの周波数帯でノイズが発生することをなくすことができる。
【発明を実施するための最良の形態】
【００３２】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における昇降圧型スイッチングレギュレータの回路例を示した図である。
図１において、昇降圧型スイッチングレギュレータ１は、入力端子ＩＮに入力された入力電圧Ｖｉｎを自動的に昇圧又は降圧して所定の定電圧に変換し、出力電圧Ｖｏｕｔとして出力端子ＯＵＴから出力する同期整流型のスイッチングレギュレータである。
【００３３】
昇降圧型スイッチングレギュレータ１は、降圧動作時に後述するインダクタＬ１への充電を行うためのスイッチングを行うＰＭＯＳトランジスタからなる降圧用スイッチングトランジスタＭ１と、降圧動作時における同期整流用トランジスタをなすＮＭＯＳトランジスタからなる降圧用同期整流トランジスタＭ２と、昇圧動作時に後述するインダクタＬ１への充電を行うためのスイッチングを行うＮＭＯＳトランジスタからなる昇圧用スイッチングトランジスタＭ３と、昇圧動作時における同期整流用トランジスタをなすＰＭＯＳトランジスタからなる昇圧用同期整流トランジスタＭ４とを備えている。
【００３４】
更に、昇降圧型スイッチングレギュレータ１は、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路２と、降圧用スイッチングトランジスタＭ１、降圧用同期整流トランジスタＭ２、昇圧用スイッチングトランジスタＭ３及び昇圧用同期整流トランジスタＭ４のスイッチング制御を行う制御回路３と、入力された制御信号に応じたのこぎり波信号ＯＳＣｏｕｔを生成して出力する発振回路４と、誤差増幅回路５と、ＰＷＭコンパレータ６と、ＲＳフリップフロップをなすラッチ回路７と、積分回路８と、インダクタＬ１と、コンデンサＣ１と、出力電圧Ｖｏｕｔを分圧した分圧電圧Ｖｆｂを生成する出力電圧検出用の抵抗Ｒ１，Ｒ２とを備えている。図１では省略しているが、基準電圧発生回路２、制御回路３、発振回路４、誤差増幅回路５、ＰＷＭコンパレータ６、ラッチ回路７及び積分回路８は、入力電圧Ｖｉｎを電源にして動作する。
【００３５】
なお、降圧用スイッチングトランジスタＭ１、降圧用同期整流トランジスタＭ２、昇圧用スイッチングトランジスタＭ３、昇圧用同期整流トランジスタＭ４、インダクタＬ１及びコンデンサＣ１は昇降圧部をなし、基準電圧発生回路２、制御回路３、発振回路４、誤差増幅回路５、ＰＷＭコンパレータ６、ラッチ回路７、積分回路８及び抵抗Ｒ１，Ｒ２は制御部をなす。また、降圧用同期整流トランジスタＭ２は降圧用整流素子を、昇圧用同期整流トランジスタＭ４は昇圧用整流素子を、発振回路４は発振回路部を、誤差増幅回路５は誤差増幅回路部を、ＰＷＭコンパレータ６は電圧比較回路部を、積分回路８は積分回路部それぞれなす。また、制御回路３及びラッチ回路７は出力制御回路部をなす。
また、図１の昇降圧型スイッチングレギュレータ１において、インダクタＬ１及びコンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよく、場合によっては、各トランジスタＭ１〜Ｍ４の少なくとも１つ、インダクタＬ１及びコンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよい。
【００３６】
入力電圧Ｖｉｎと接地電圧Ｖｓｓとの間には降圧用スイッチングトランジスタＭ１及び降圧用同期整流トランジスタＭ２が直列に接続され、降圧用スイッチングトランジスタＭ１と降圧用同期整流トランジスタＭ２との接続部と出力端子ＯＵＴとの間には、インダクタＬ１と昇圧用同期整流トランジスタＭ４が直列に接続されている。インダクタＬ１と昇圧用同期整流トランジスタＭ４との接続部と接地電圧Ｖｓｓとの間には昇圧用スイッチングトランジスタＭ３が接続されている。また、出力端子ＯＵＴと接地電圧Ｖｓｓとの間には、コンデンサＣ１が接続されると共に抵抗Ｒ１及びＲ２が直列に接続され、抵抗Ｒ１とＲ２との接続部から分圧電圧Ｖｆｂが出力される。
【００３７】
誤差増幅回路５において、反転入力端には分圧電圧Ｖｆｂが入力され、非反転入力端には基準電圧Ｖｒｅｆが入力されている。誤差増幅回路５の出力端は、ＰＷＭコンパレータ６の非反転入力端に接続され、ＰＷＭコンパレータ６の反転入力端には、発振回路４から出力されたのこぎり波信号ＯＳＣｏｕｔが入力されている。ＰＷＭコンパレータ６は、誤差増幅回路５の出力信号である誤差信号ＳＥとのこぎり波信号ＯＳＣｏｕｔの電圧比較を行い、両電圧が一致した時点でラッチ回路７をセットするパルス信号ＰＷＭｏｕｔを生成してラッチ回路７のセット端Ｓに出力する。また、発振回路４は、のこぎり波信号ＯＳＣｏｕｔの立ち下がりに同期したパルス信号ＣＭＰｏｕｔを生成してラッチ回路７のリセット端Ｒに出力し、ラッチ回路７はパルス信号ＣＭＰｏｕｔによってリセットされる。このようにしてＰＷＭ変調されたパルス信号をなすＰＷＭ信号ＳＬが、ラッチ回路７から制御回路３に出力される。
【００３８】
制御回路３は、ラッチ回路７からのＰＷＭ信号ＳＬに基づいて、降圧用スイッチングトランジスタＭ１及び降圧用同期整流トランジスタＭ２に対して相補的にオン／オフ動作を行うようにスイッチング制御を行うと共に、昇圧用スイッチングトランジスタＭ３及び昇圧用同期整流トランジスタＭ４に対して相補的にオン／オフ動作を行うようにスイッチング制御を行う。
一方、積分回路８には、制御回路３から降圧用スイッチングトランジスタＭ１のゲートに出力された制御信号ＳＡと、制御回路３から昇圧用スイッチングトランジスタＭ３のゲートに出力された制御信号ＳＢがそれぞれ入力されている。積分回路８は、制御信号ＳＡの信号レベルを反転させた信号を積分して第１積分信号ＩＮＴ１を生成すると共に、制御信号ＳＢを積分して第２積分信号ＩＮＴ２を生成し、これらの積分信号ＩＮＴ１，ＩＮＴ２をそれぞれ制御回路３に出力する。制御回路３は、入力された第１積分信号ＩＮＴ１及び第２積分信号ＩＮＴ２から、発振回路４への動作を制御するための制御信号である昇降圧信号ＳＫＳ及び昇圧信号ＳＳをそれぞれ生成して発振回路４に出力する。
【００３９】
図２は、積分回路８の回路例を示した図である。
図２において、積分回路８は、インバータ１１、バッファ１２、コンデンサＣ１１，Ｃ１２及び抵抗Ｒ１１，Ｒ１２で構成されている。インバータ１１の入力端には制御信号ＳＡが、バッファ１２の入力端には制御信号ＳＢがそれぞれ入力されており、インバータ１１の出力端と接地電圧Ｖｓｓとの間に抵抗Ｒ１１とコンデンサＣ１１が直列に接続されている。また、バッファ１２の出力端と接地電圧Ｖｓｓとの間に抵抗Ｒ１２とコンデンサＣ１２が直列に接続されている。
【００４０】
制御信号ＳＡは、インバータ１１で信号レベルが反転され、抵抗Ｒ１１を介してコンデンサＣ１１を充放電する。制御信号ＳＢは、バッファ１２及び抵抗Ｒ１２を介してコンデンサＣ１２を充放電する。抵抗Ｒ１１とコンデンサＣ１１との接続部から第１積分信号ＩＮＴ１が、抵抗Ｒ１２とコンデンサＣ１２との接続部から第２積分信号ＩＮＴ２がそれぞれ出力される。抵抗Ｒ１１とコンデンサＣ１１の時定数、及び抵抗Ｒ１２とコンデンサＣ１２の時定数は、発振回路４から出力されたのこぎり波信号ＯＳＣｏｕｔの周波数に応じてそれぞれ適当な値に設定される。
【００４１】
発振回路４は、制御回路３からの昇降圧信号ＳＫＳ及び昇圧信号ＳＳに応じて、昇圧動作用、降圧動作用又は昇降圧動作用ののこぎり波信号ＯＳＣｏｕｔを生成して出力する。のこぎり波信号ＯＳＣｏｕｔは、降圧動作時と昇圧動作時では振幅が同一であり、更に降圧動作時の上限電圧と昇圧動作時の下限電圧がほぼ等しくなるように生成される。また、のこぎり波信号ＯＳＣｏｕｔは、昇降圧動作時の下限電圧が降圧動作時の下限電圧に等しく、かつ昇降圧動作時の上限電圧が昇圧動作時の上限電圧に等しくなるように生成される。更に、のこぎり波信号ＯＳＣｏｕｔは、昇圧動作時、降圧動作時及び昇降圧動作時の各周期がすべて同一になるように生成される。
【００４２】
図３は、発振回路４の回路例を示した図である。
図３において、発振回路４は、コンパレータ２１、ＰＭＯＳトランジスタＭ２１〜Ｍ２４、ＮＭＯＳトランジスタＭ２５，Ｍ２６、インバータ２２、所定の基準電圧Ｖｒ１を生成して出力する第１基準電圧発生回路２３、所定の基準電圧Ｖｒ２を生成して出力する第２基準電圧発生回路２４、所定の基準電圧Ｖｒ３を生成して出力する第３基準電圧発生回路２５、電流源２６、それぞれ制御信号入力端を備えたスイッチＳＷ２１，ＳＷ２２、抵抗Ｒ２１，Ｒ２２及びコンデンサＣ２１で構成されている。
【００４３】
ＰＭＯＳトランジスタＭ２１のソースは入力電圧Ｖｉｎに接続され、ＰＭＯＳトランジスタＭ２１のドレインと接地電圧Ｖｓｓとの間には、電流源２６が接続されている。ＰＭＯＳトランジスタＭ２１〜Ｍ２３はカレントミラー回路を形成しており、ＰＭＯＳトランジスタＭ２１〜Ｍ２３の各ゲートは接続され、該接続部はＰＭＯＳトランジスタＭ２１のドレインに接続されている。ＰＭＯＳトランジスタＭ２２及びＭ２３の各ソースは共に入力電圧Ｖｉｎに接続され、ＰＭＯＳトランジスタＭ２２のドレイン電流ｉｄ２とＰＭＯＳトランジスタＭ２３のドレイン電流ｉｄ３は、それぞれ電流源２６の電流値に比例した電流値になっている。なお、図３では、ＰＭＯＳトランジスタＭ２２及びＭ２３に同特性のトランジスタを使用していることから、ドレイン電流ｉｄ２及びｉｄ３は同じ電流値である。
【００４４】
ＰＭＯＳトランジスタＭ２３のドレインと接地電圧Ｖｓｓとの間には、抵抗Ｒ２１、抵抗Ｒ２２及びコンデンサＣ２１が直列に接続され、抵抗Ｒ２２にはＮＭＯＳトランジスタＭ２５が並列に接続されている。ＰＭＯＳトランジスタＭ２３と抵抗Ｒ２１との接続部からのこぎり波信号ＯＳＣｏｕｔが出力される。ＰＭＯＳトランジスタＭ２２のドレインと、抵抗Ｒ２２及びコンデンサＣ２１の接続部との間にはＰＭＯＳトランジスタＭ２４が接続され、ＰＭＯＳトランジスタＭ２４のゲートには昇降圧信号ＳＫＳが、ＰＭＯＳトランジスタＭ２５のゲートには昇圧信号ＳＳがそれぞれ入力されている。また、コンデンサＣ２１に並列にＮＭＯＳトランジスタＭ２６が接続されており、ＮＭＯＳトランジスタＭ２６のゲートはコンパレータ２１の出力端に接続されている。
【００４５】
抵抗Ｒ２２とコンデンサＣ２１との接続部には、コンパレータ２１の非反転入力端が接続され、コンパレータ２１からの出力信号は、インバータ２２で信号レベルが反転されてパルス信号ＣＭＰｏｕｔとして出力されると共に、スイッチＳＷ２２の制御入力端に出力される。スイッチＳＷ２１において、端子Ａには基準電圧Ｖｒ２が、端子Ｂには基準電圧Ｖｒ１がそれぞれ入力されており、制御入力端には昇降圧信号ＳＫＳが入力されている。スイッチＳＷ２１の共通端子ＣはスイッチＳＷ２２の端子Ａに接続され、スイッチＳＷ２２において、端子Ｂには基準電圧Ｖｒ３が入力され、共通端子Ｃはコンパレータ２１の反転入力端に接続されている。
【００４６】
基準電圧Ｖｒ１によって、降圧動作時と昇圧動作時におけるのこぎり波信号ＯＳＣｏｕｔの各振幅がそれぞれ設定され、基準電圧Ｖｒ２によって、昇降圧動作時におけるのこぎり波信号ＯＳＣｏｕｔの振幅が設定される。また、基準電圧Ｖｒ３は、接地電圧Ｖｓｓに近い電圧であり、コンデンサＣ２１の電荷が放電されたことを検出するために使用される。
降圧動作時は、昇圧信号ＳＳと昇降圧信号ＳＫＳが共にハイレベルである。昇圧信号ＳＳがハイレベルである場合、ＮＭＯＳトランジスタＭ２５はオンして導通状態になり抵抗Ｒ２２を短絡している。また、昇降圧信号ＳＫＳがハイレベルである場合は、スイッチＳＷ２１において、共通端子Ｃが端子Ｂに接続されると共に、ＰＭＯＳトランジスタＭ２４はオフして遮断状態になっている。
【００４７】
この状態で、コンパレータ２１の出力信号がローレベルである場合、スイッチＳＷ２２において、共通端子Ｃは端子Ａに接続されるため、コンパレータ２１の反転入力端には基準電圧Ｖｒ１が入力されている。また、ＮＭＯＳトランジスタＭ２６がオフして遮断状態になることから、コンデンサＣ２１は、ＰＭＯＳトランジスタＭ２３のドレイン電流ｉｄ３で充電される。発振回路４から出力されたのこぎり波信号ＯＳＣｏｕｔの電圧ＶＯＳＣｏｕｔは、コンデンサＣ２１の端子電圧ＶＣ２１と抵抗Ｒ２１の電圧降下ＶＲ２１との和になることから、下記（１）式のようになる。
ＶＯＳＣｏｕｔ＝ＶＣ２１＋ＶＲ２１
＝ＶＣ２１＋ｒ２１×ｉｄ３………………（１）
なお、（１）式において、ｒ２１は抵抗Ｒ２１の抵抗値を示している。
【００４８】
コンデンサＣ２１の端子電圧ＶＣ２１が基準電圧Ｖｒ１を超えるとコンパレータ２１の出力信号はハイレベルになる。このため、ＮＭＯＳトランジスタＭ２６がオンし、コンデンサＣ２１の電荷が急速に放電される。また、スイッチＳＷ２２において、共通端子Ｃが端子Ｂに接続されるため、コンパレータ２１の反転入力端には基準電圧Ｖｒ３が入力される。基準電圧Ｖｒ３は、前記したように接地電圧Ｖｓｓに近い電圧に設定されていることから、コンデンサＣ２１の電荷はすべて放電される。コンデンサＣ２１の端子電圧ＶＣ２１がほぼ接地電圧Ｖｓｓまで低下するとコンパレータ２１の出力信号は再びローレベルになり、前記したようにコンデンサＣ２１への充電を開始して、発振回路４の出力電圧ＶＯＳＣｏｕｔが再び上昇し、このような動作が繰り返される。このようにして、降圧動作時におけるのこぎり波信号ＯＳＣｏｕｔは、傾きがドレイン電流ｉｄ３とコンデンサＣ２１の静電容量で決まり、振幅が基準電圧Ｖｒ１にほぼ等しく、下限電圧が抵抗Ｒ２１による電圧降下、すなわち（ｒ２１×ｉｄ３）になる。
【００４９】
昇圧動作時は、昇圧信号ＳＳがローレベルであり昇降圧信号ＳＫＳがハイレベルである。昇圧信号ＳＳがローレベルである場合、ＮＭＯＳトランジスタＭ２５はオフして遮断状態になり、抵抗Ｒ２２が抵抗Ｒ２１とコンデンサＣ２１との間に挿入されたことになる。また、昇降圧信号ＳＫＳはハイレベルのままであることから、ＰＭＯＳトランジスタＭ２４はオフしており、スイッチＳＷ２１において、共通端子Ｃは端子Ｂに接続されている。
この状態で、コンパレータ２１の出力信号がローレベルである場合、スイッチＳＷ２２において、共通端子Ｃが端子Ａに接続されることから、コンパレータ２１の反転入力端には基準電圧Ｖｒ１が入力される。
【００５０】
また、ＮＭＯＳトランジスタＭ２６はオフして遮断状態になることから、コンデンサＣ２１は、ＰＭＯＳトランジスタＭ２３のドレイン電流ｉｄ３で充電される。発振回路４の出力電圧ＶＯＳＣｏｕｔは、コンデンサＣ２１の端子電圧ＶＣ２１と、抵抗Ｒ２１による電圧降下ＶＲ２１と、抵抗Ｒ２２による電圧降下ＶＲ２２との和になるため、抵抗Ｒ２２の抵抗値をｒ２２とすると、下記（２）式のようになる。
ＶＯＳＣｏｕｔ＝Ｖｃ２１＋ＶＲ２１＋ＶＲ２２
＝Ｖｃ２１＋（ｒ２１＋ｒ２２）×ｉｄ３………………（２）
【００５１】
コンデンサＣ２１の端子電圧ＶＣ２１が基準電圧Ｖｒ１を超えると、コンパレータ２１の出力信号はハイレベルになる。このため、ＮＭＯＳトランジスタＭ２６がオンして、コンデンサＣ２１の電荷が急速に放電される。また、スイッチＳＷ２２において、共通端子Ｃが端子Ｂに接続されるため、コンパレータ２１の反転入力端には基準電圧Ｖｒ３が入力される。降圧動作時と同様、コンデンサＣ２１の端子電圧ＶＣ２１が接地電圧Ｖｓｓまで低下するとコンパレータ２１の出力信号は再びローレベルになり、前記したように、コンデンサＣ２１への充電が開始されて、発振回路４の出力電圧ＶＯＳＣｏｕｔが再び上昇し、前記の動作を繰り返す。
【００５２】
このようにして、昇圧動作時におけるのこぎり波信号ＯＳＣｏｕｔは、傾きと振幅が降圧動作時と同じであると共に、下限電圧が抵抗Ｒ２１の電圧降下と抵抗Ｒ２２の電圧降下との和、すなわち（ｒ２１＋ｒ２２）×ｉｄ３になる。なお、本第１の実施の形態では、昇圧動作時におけるのこぎり波信号ＯＳＣｏｕｔの下限電圧と降圧動作時におけるのこぎり波信号ＯＳＣｏｕｔの上限電圧がほぼ同じになるようにしていることから、抵抗Ｒ２２における電圧降下ＶＲ２２が基準電圧Ｖｒ１に等しくなるように抵抗Ｒ２２の抵抗値を設定している。
【００５３】
次に、昇降圧動作時は、昇圧信号ＳＳがハイレベルであると共に昇降圧信号ＳＫＳがローレベルである。昇圧信号ＳＳがハイレベルである場合は、降圧動作時と同様であり、ＮＭＯＳトランジスタＭ２５がオンして抵抗Ｒ２２を短絡している。また、昇降圧信号ＳＫＳがローレベルである場合は、ＰＭＯＳトランジスタＭ２４はオンして導通状態になり、スイッチＳＷ２１において、共通端子Ｃは端子Ａに接続されている。
この状態で、コンパレータ２１の出力信号がローレベルである場合、スイッチＳＷ２２において、共通端子Ｃは端子Ａに接続され、コンパレータ２１の反転入力端には基準電圧Ｖｒ２が入力される。
【００５４】
また、ＮＭＯＳトランジスタＭ２６はオフして遮断状態になるため、コンデンサＣ２１は、ＰＭＯＳトランジスタＭ２３のドレイン電流ｉｄ３とＰＭＯＳトランジスタＭ２２のドレイン電流ｉｄ２の２つのドレイン電流で充電される。発振回路４の出力電圧ＶＯＳＣｏｕｔは、コンデンサＣ２１の端子電圧ＶＣ２１と抵抗Ｒ２１の電圧降下ＶＲ２１との和になり、下記（３）式のようになる。
ＶＯＳＣｏｕｔ＝ＶＣ２１＋ＶＲ２１
＝ＶＣ２１＋ｒ２１×ｉｄ３………………（３）
前記（３）式は、降圧動作時と同じであるが、降圧動作時と異なるのは、端子電圧ＶＣ２１の上昇速度が２倍になっている点である。
【００５５】
コンデンサＣ２１の端子電圧ＶＣ２１が基準電圧Ｖｒ２を超えると、コンパレータ２１からの出力信号はハイレベルになる。このため、ＮＭＯＳトランジスタＭ２６がオンして、コンデンサＣ２１の電荷を急速に放電する。また、スイッチＳＷ２２において、共通端子Ｃは端子Ｂに接続され、コンパレータ２１の反転入力端に基準電圧Ｖｒ３が入力される。この状態で、コンデンサＣ２１の端子電圧ＶＣ２１が接地電圧Ｖｓｓまで低下するとコンパレータ２１の出力信号は再びローレベルになり、前記したようにコンデンサＣ２１への充電が開始されて、発振回路４の出力電圧ＶＯＳＣｏｕｔが再び上昇する。このような動作を繰り返して、昇降圧動作時におけるのこぎり波信号ＯＳＣｏｕｔは、傾きが降圧動作時と昇圧動作時の２倍になり、振幅が基準電圧Ｖｒ２にほぼ等しく、下限電圧が抵抗Ｒ２１の電圧降下、すなわち（ｒ２１×ｉｄ３）になる。
【００５６】
なお、本第１の実施の形態では、昇降圧動作時におけるのこぎり波信号ＯＳＣｏｕｔの振幅を降圧動作時及び昇圧動作時の２倍になるように設定していることから、基準電圧Ｖｒ２は基準電圧Ｖｒ１の２倍になるようにしている。また、昇降圧動作時におけるのこぎり波信号ＯＳＣｏｕｔは、傾きが降圧動作時及び昇圧動作時の２倍になっていることから、１周期の時間が降圧動作時及び昇圧動作時と同じになっている。
【００５７】
図４及び図５は、図１〜図３で示した昇降圧型スイッチングレギュレータ１の各部の動作及び波形例を示したタイミングチャートであり、図４及び図５を参照しながら昇降圧型スイッチングレギュレータ１の動作をもう少し詳細に説明する。
入力電圧Ｖｉｎが出力電圧Ｖｏｕｔよりも大きい場合は、降圧動作範囲に示すように、誤差増幅回路５からの誤差信号ＳＥは、基準電圧Ｖｒ１と抵抗Ｒ２１の電圧降下の和電圧（Ｖｒ１＋ＶＲ２１）以下になる。この状態では、誤差信号ＳＥは、降圧動作時におけるのこぎり波信号ＯＳＣｏｕｔと交差している。
【００５８】
ＰＷＭコンパレータ６は、降圧動作時におけるのこぎり波信号ＯＳＣｏｕｔの電圧ＶＯＳＣｏｕｔが誤差信号ＳＥの電圧よりも大きくなるとローレベルの信号ＰＷＭｏｕｔを出力する。ラッチ回路７は、ＰＷＭコンパレータ６の出力信号ＰＷＭｏｕｔがローレベルになるとセットされ、ＰＷＭ信号ＳＬをハイレベルにする。また、発振回路４は、のこぎり波信号ＯＳＣｏｕｔが上限電圧から下限電圧に立ち下がるタイミングに同期して所定の時間ローレベルになるパルス信号ＣＭＰｏｕｔをラッチ回路７のリセット端Ｒに出力する。ラッチ回路７は、ローレベルのパルス信号ＣＭＰｏｕｔが入力されるとリセットされ、ＰＷＭ信号ＳＬをローレベルに立ち下げる。
【００５９】
制御回路３は、ラッチ回路７からのＰＷＭ信号ＳＬに同期して降圧用スイッチングトランジスタＭ１への制御信号ＳＡを出力する。なお、降圧動作時には、制御回路３は、昇圧用スイッチングトランジスタＭ３への制御信号ＳＢと、昇圧用同期整流トランジスタＭ４への制御信号ＳＤは共にローレベルにして、昇圧用スイッチングトランジスタＭ３をオフさせて遮断状態にすると共に昇圧用同期整流トランジスタＭ４をオンさせて導通状態にしている。
入力電圧Ｖｉｎが出力電圧Ｖｏｕｔに近づくに従って、誤差信号ＳＥが上昇し、降圧動作時におけるのこぎり波信号ＯＳＣｏｕｔの上方電圧と交差するようになると、降圧用スイッチングトランジスタＭ１のオン時間が長くなり、オンデューティサイクルが１００％に近づく。このため、積分回路８から出力された第１積分信号ＩＮＴ１の電圧が上昇して入力電圧Ｖｉｎに近くなる。このとき、第２積分信号ＩＮＴ２は、昇圧用スイッチングトランジスタＭ３への制御信号ＳＢがローレベルになっているため０Ｖである。
【００６０】
入力電圧Ｖｉｎが出力電圧Ｖｏｕｔに等しくなると、誤差信号ＳＥの電圧が更に上昇し、誤差信号ＳＥはのこぎり波信号ＯＳＣｏｕｔと交差しなくなる。このため、降圧用スイッチングトランジスタＭ１のオンデューティサイクルが１００％になり、第１積分信号ＩＮＴ１の電圧は入力電圧Ｖｉｎに達する。制御回路３は、第１積分信号ＩＮＴ１の電圧が入力電圧Ｖｉｎに達したことを検出すると、昇降圧信号ＳＫＳをローレベルに立ち下げる。
昇圧信号ＳＳがハイレベルの状態で昇降圧信号ＳＫＳがローレベルになると、発振回路４は、前記したように昇降圧動作用ののこぎり波信号ＯＳＣｏｕｔを生成して出力する。このため、誤差信号ＳＥは昇降圧動作時におけるのこぎり波信号ＯＳＣｏｕｔのほぼ中央近辺で交差するようになることから、降圧用スイッチングトランジスタＭ１のオンデューティサイクルが約５０％まで低下する。更に、制御回路３は、昇降圧動作になると、昇圧用スイッチングトランジスタＭ３も降圧用スイッチングトランジスタＭ１と同期してオン／オフ動作をするように制御する。
【００６１】
昇降圧動作時における入力電圧Ｖｉｎと出力電圧Ｖｏｕｔ、及び降圧用スイッチングトランジスタＭ１と昇圧用スイッチングトランジスタＭ３のオンデューティサイクルの関係は下記（４）式のようになる。
Ｖｏｕｔ＝Ｖｉｎ×Ｄ／（１−Ｄ）………………（４）
なお、前記（４）式において、Ｄは１サイクル中の降圧用スイッチングトランジスタＭ１と昇圧用スイッチングトランジスタＭ３のオン時間の比率を示している。
前記（４）式より、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔがほぼ等しい状態では、Ｄ＝１−Ｄになるため、Ｄ＝０.５すなわち降圧用スイッチングトランジスタＭ１と昇圧用スイッチングトランジスタＭ３のオンデューティサイクルは５０％になる。該オンデューティサイクルが５０％になると、第１積分信号ＩＮＴ１と第２積分信号ＩＮＴ２は共にＶｉｎ／２になるように変化する。
【００６２】
昇降圧動作に移行して所定時間経過すると、制御回路３は、第１積分信号ＩＮＴ１と第２積分信号ＩＮＴ２の各電圧を確認する。このとき、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔよりも小さい場合は、前記（４）式から、Ｄ＞０.５になるため、降圧用スイッチングトランジスタＭ１と昇圧用スイッチングトランジスタＭ３のオンデューティサイクルは５０％以上になり、第１積分信号ＩＮＴ１と第２積分信号ＩＮＴ２の各電圧がそれぞれＶｉｎ／２以上になる。制御回路３は、第１積分信号ＩＮＴ１及び第２積分信号ＩＮＴ２の各電圧が共にＶｉｎ／２以上で等しくなったことを検出すると昇圧動作を開始するため、昇降圧信号ＳＫＳをハイレベルにすると同時に、昇圧信号ＳＳをローレベルにする。なお、前記所定時間は、積分回路８に使用されている抵抗Ｒ１１とコンデンサＣ１１、及び抵抗Ｒ１２とコンデンサＣ１２の各時定数で変わるが、第１積分信号ＩＮＴ１と第２積分信号ＩＮＴ２の各電圧がほぼ０Ｖ又は入力電圧Ｖｉｎの状態からＶｉｎ／２に達するまでの時間以上になるように設定すればよい。
【００６３】
昇降圧信号ＳＫＳがハイレベルになると共に昇圧信号ＳＳがローレベルになると、発振回路４は、昇圧動作用ののこぎり波信号ＯＳＣｏｕｔを生成して出力する。誤差信号ＳＥは、昇圧動作時におけるのこぎり波信号ＯＳＣｏｕｔと交差し、発振回路４、ＰＷＭコンパレータ６及びラッチ回路７は、それぞれ降圧動作時と同様の動作を行い、ラッチ回路７からＰＷＭ信号ＳＬが出力される。制御回路３は、ＰＷＭ信号ＳＬに応じて、昇圧用スイッチングトランジスタＭ３をオン／オフ制御するための制御信号ＳＢを生成して出力する。なお、昇圧動作時には、制御回路３は、降圧用スイッチングトランジスタＭ１への制御信号ＳＡをローレベルにして降圧用スイッチングトランジスタＭ１をオンさせている。
昇圧動作になると、降圧用スイッチングトランジスタＭ１への制御信号ＳＡはローレベルになるため、第１積分信号ＩＮＴ１は入力電圧Ｖｉｎまで上昇し、第２積分信号ＩＮＴ２は、制御信号ＳＢのオンデューティサイクルに比例した電圧になる。
【００６４】
次に、昇圧動作から降圧動作に移行する場合、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔに近づくに従って、誤差信号ＳＥは、電圧が低下し昇圧動作時におけるのこぎり波信号ＯＳＣｏｕｔの下方と交差するようになることから、昇圧用スイッチングトランジスタＭ３のオン時間が短くなってオンデューティサイクルが０％に近づく。このため、図５で示すように、積分回路８から出力された第２積分信号ＩＮＴ２の電圧は低下して０Ｖに近くなる。なお、第１積分信号ＩＮＴ１は、降圧用スイッチングトランジスタＭ１への制御信号ＳＡがハイレベルになっているため０Ｖである。
【００６５】
入力電圧Ｖｉｎが出力電圧Ｖｏｕｔに等しくなると、誤差信号ＳＥは更に電圧が低下し、誤差信号ＳＥは、昇圧動作時におけるのこぎり波信号ＯＳＣｏｕｔと交差しなくなる。このため、昇圧用スイッチングトランジスタＭ３のオンデューティサイクルが０％になり、第２積分信号ＩＮＴ２の電圧は０Ｖになる。制御回路３は、第１積分信号ＩＮＴ１と第２積分信号ＩＮＴ２の各電圧が共に０Ｖに達したことを検出して昇降圧信号ＳＫＳをローレベルにすると共に、昇圧信号ＳＳをハイレベルにする。
【００６６】
昇圧信号ＳＳがハイレベルになると共に昇降圧信号ＳＫＳがローレベルになると、発振回路４は、前記したように昇降圧動作用ののこぎり波信号ＯＳＣｏｕｔを生成する。このため、誤差信号ＳＥは、昇降圧動作時におけるのこぎり波信号ＯＳＣｏｕｔのほぼ中央辺りで、のこぎり波信号ＯＳＣｏｕｔと交差するようになり、降圧用スイッチングトランジスタＭ１と昇圧用スイッチングトランジスタＭ３は、それぞれオンデューティサイクルが約５０％で同期してオン／オフ動作をする。このことから、第１積分信号ＩＮＴ１と第２積分信号ＩＮＴ２は共に電圧Ｖｉｎ／２を目指して変化し始める。
【００６７】
昇降圧動作に移行して所定時間経過後、制御回路３は、第１積分信号ＩＮＴ１と第２積分信号ＩＮＴ２の各電圧を確認する。このとき、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔよりも大きい場合は、前記（１）式よりＤ＜０.５になるため、オンデューティサイクルは５０％以下になり、第１積分信号ＩＮＴ１と第２積分信号ＩＮＴ２の各電圧がそれぞれＶｉｎ／２以下になる。制御回路３は、第１積分信号ＩＮＴ１及び第２積分信号ＩＮＴ２の各電圧が共にＶｉｎ／２以下で等しくなったことを検出すると降圧動作を開始するため、昇降圧信号ＳＫＳをハイレベルにすると同時に、昇圧信号ＳＳをハイレベルにする。なお、所定時間は前記説明した時間である。
【００６８】
前記説明では降圧動作から昇圧動作へ、逆に昇圧動作から降圧動作に移行する場合について説明したが、降圧動作から昇降圧動作に移行して所定時間が経過した後、第１積分電圧ＩＮＴ１と第２積分電圧ＩＮＴ２の各電圧がそれぞれＶｉｎ／２以下で等しくなると、降圧動作に戻るようにしてもよい。逆に、昇圧動作から昇降圧動作に移行して所定時間が経過した後、第１積分電圧ＩＮＴ１と第２積分電圧ＩＮＴ２の各電圧がそれぞれＶｉｎ／２以上で等しくなると、昇圧動作に戻るようにしてもよい。また、前記説明では、制御回路３は、昇降圧動作を開始してから所定時間経過すると、目的の動作に移行するようにしたが、昇降圧動作時に第１積分電圧ＩＮＴ１と第２積分電圧ＩＮＴ２の各電圧が等しくなると目的の動作に移行するようにしてもよい。
【００６９】
このように、本第１の実施の形態における昇降圧型スイッチングレギュレータは、降圧動作と昇圧動作との間の移行途中に、降圧用スイッチングトランジスタＭ１と昇圧用スイッチングトランジスタＭ４がそれぞれ同期して約５０％のオンデューティサイクルで制御される昇降圧動作を行うようにしたことから、降圧動作と昇圧動作との間の移行時の変換効率の増減が小さく、しかも降圧動作時と昇圧動作時の出力電圧の変化がないため、無制御状態が発生することなく降圧動作と昇圧動作の切り換わり時における出力電圧の変動を小さくすることができる。
【００７０】
なお、前記第１の実施の形態では、同期整流方式のスイッチングレギュレータを例にして説明したが、本発明はこれに限定するものではなく、降圧用同期整流トランジスタＭ２及び昇圧用同期整流トランジスタＭ４のいずれか一方、又は両方とも整流ダイオードで置き換えるようにしてもよい。また、前記説明では、発振回路４がのこぎり波信号を生成して出力するようにしたが、本発明はこれに限定するものではなく、発振回路４がのこぎり波信号以外の三角波信号を生成して出力するようにしてもよい。
【図面の簡単な説明】
【００７１】
【図１】本発明の第１の実施の形態における昇降圧型スイッチングレギュレータの回路例を示した図である。
【図２】図１の積分回路８の回路例を示した図である。
【図３】図１の発振回路４の回路例を示した図である。
【図４】図１〜図３で示した昇降圧型スイッチングレギュレータ１の各部の動作及び波形例を示したタイミングチャートである。
【図５】図１〜図３で示した昇降圧型スイッチングレギュレータ１の各部の波形例を示したタイミングチャートである。
【図６】従来の昇降圧型スイッチングレギュレータの回路例を示した図である。
【図７】図６の昇降圧型スイッチングレギュレータにおける入力電圧Ｖｉと出力電圧Ｖｏとの関係例を示した図である。
【符号の説明】
【００７２】
１  昇降圧型スイッチングレギュレータ
２  基準電圧発生回路
３  制御回路
４  発振回路
５  誤差増幅回路
６  ＰＷＭコンパレータ
７  ラッチ回路
８  積分回路
Ｍ１  降圧用スイッチングトランジスタ
Ｍ２  降圧用同期整流トランジスタ
Ｍ３  昇圧用スイッチングトランジスタ
Ｍ４  昇圧用同期整流トランジスタ
Ｌ１  インダクタ
Ｃ１  コンデンサ
Ｒ１，Ｒ２  抵抗
【図１】
2008131747.tif 000003
【図２】
2008131747.tif 000004
【図３】
2008131747.tif 000005
【図４】
2008131747.tif 000006
【図５】
2008131747.tif 000007
【図６】
2008131747.tif 000008
【図７】
2008131747.tif 000009