(57)【要約】【課題】電源回路の一次側に設けられた電源スイッチが演算処理部の動作中にオフされても、演算処理部のシャットダウン処理が完了するまで電源回路による電力の供給を維持できる電子機器を提供する。【解決手段】ＣＰＵ１１は、電流検知センサ２８を介して電源スイッチ２６がオフされたことを検出すると、シャットダウン処理を行う。トライアック回路２９は、電源スイッチ２６と並列に電源入力ライン３２に接続されたバイパスライン３３に挿入され、Ｏｎ／Ｏｆｆ制御回路２７から与えられる制御信号に応じてバイパスライン３３をオン、オフする。Ｏｎ／Ｏｆｆ制御回路２７は、ＣＰＵ１１の制御により動作し、電源スイッチ２６がオフされた際に、ＣＰＵ１１のシャットダウン処理が完了するまでトライアック回路３３のトライアック４１をオン状態に維持する。【選択図】図１
2008310462.tif 000002
【特許請求の範囲】
【請求項１】
電源回路と、前記電源回路の一次側の電源入力ラインに挿入され、操作に応じて前記電源入力ラインをオン、オフする電源スイッチと、前記電源スイッチの状態を検出する検出部と、前記検出部を介して前記電源スイッチがオフされたことを検出すると、シャットダウン処理を行う演算処理部と、前記電源スイッチと並列に前記電源入力ラインに接続されたバイパスラインに挿入され、制御信号に応じて前記バイパスラインをオン、オフするスイッチング回路と、前記電源スイッチがオフされた際に、前記演算処理部のシャットダウン処理が完了するまで前記スイッチング回路をオン状態に維持するスイッチ制御回路と、を備えることを特徴とする電子機器。
【請求項２】
請求項１に記載の電子機器において、
前記スイッチング回路はトライアックを備えることを特徴とする電子機器。
【請求項３】
請求項１に記載の電子機器において、
前記スイッチング回路は機械式リレーを備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、演算処理部を備えた電子機器に関する。
【背景技術】
【０００２】
マイクロコンピュータ等の演算処理部を備えた電子機器では、電源スイッチがオフされても、その時点では電源を落とさず、シャットダウン処理が完了してから電源回路をオフさせる技術が知られている（特許文献１、２）。これらの電源スイッチは電源回路の二次側に設けられているため、電源スイッチがオフされた後も電源回路が電力の供給を継続できる。
【特許文献１】特開２００１−２２８９３７号公報
【特許文献２】特開平１１−２４７９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、電子機器には、電源スイッチが電源回路の一次側に設けられたものもある。このような電子機器では、予めシャットダウン処理を行った後でなければ、安全に電源スイッチをオフできない。もし、演算処理部の動作中に電源スイッチをオフすると、その時点で演算処理部で処理されているデータが失われてしまう。
【０００４】
そこで、本発明の解決すべき課題は、電源回路の一次側に設けられた電源スイッチが演算処理部の動作中にオフされても、演算処理部のシャットダウン処理が完了するまで電源回路による電力の供給を維持できる電子機器を提供することである。
【課題を解決するための手段】
【０００５】
上記の課題を解決するため、請求項１の発明では、電源回路と、前記電源回路の一次側の電源入力ラインに挿入され、操作に応じて前記電源入力ラインをオン、オフする電源スイッチと、前記電源スイッチの状態を検出する検出部と、前記検出部を介して前記電源スイッチがオフされたことを検出すると、シャットダウン処理を行う演算処理部と、前記電源スイッチと並列に前記電源入力ラインに接続されたバイパスラインに挿入され、制御信号に応じて前記バイパスラインをオン、オフするスイッチング回路と、前記電源スイッチがオフされた際に、前記演算処理部のシャットダウン処理が完了するまで前記スイッチング回路をオン状態に維持するスイッチ制御回路とを備える。
【０００６】
また、請求項２の発明では、請求項１の発明に係る電子機器において、前記スイッチング回路はトライアックを備える。
【０００７】
また、請求項３の発明では、請求項１の発明に係る電子機器において、前記スイッチング回路は機械式リレーを備える。
【発明の効果】
【０００８】
請求項１に記載の発明によれば、電源回路の一次側に設けられた電源スイッチが演算処理部の動作中にオフされても、演算処理部のシャットダウン処理が完了するまで電源回路による電力の供給を維持でき、処理中のデータの消失等の不都合を回避できる。
【０００９】
請求項２に記載の発明によれば、トライアックは小型、長寿命であるため、電子機器の小型化、長寿命化等に有利である。
【００１０】
請求項３に記載の発明によれば、機械式リレーは安価であるため、電子機器の低コスト化等に有利である。
【発明を実施するための最良の形態】
【００１１】
図１は、本発明の一実施形態に係る電子機器としてのファクシミリ複合装置（以下、単に「複合装置」という）のブロック図である。この複合装置は、図１に示すように、演算処理部としてのＣＰＵ（Central Processing Unit）１１、ＮＣＵ（Network Control Unit）１２、モデム（MODEM）１３、読取機構制御回路１４、ＣＣＤ（Charge Coupled Device）１５、読取画像処理回路１６、操作パネル１７、ＬＡＮ（Local Area Network）インターフェース１８、ＲＯＭ（Read Only Memory）１９、ＲＡＭ（Random Access Memory）２０、画像メモリ２１、ＣＯＤＥＣ（符号化復号器）２２、プリント画像処理回路２３、プリンタ２４、電源回路２５、電源スイッチ２６、スイッチ制御回路としてのＯｎ／Ｏｆｆ制御回路２７、検出部としての電流検知２８、及び、スイッチング回路としてのトライアック回路２９を備えている。この複合装置１に備えられる機能には、プリンタ機能、ファクシミリ機能、インターネットファクシミリ機能、コピー機能、及びスキャナ機能等が含まれる。
【００１２】
ＣＰＵ１１は、この複合装置１１の制御を統括するものであり、動作停止時には所定のシャットダウン処理を行ってから、動作を停止する。このＣＰＵ１１の後述する電源スイッチ２６がオフされたときの処理については後に詳述する。
【００１３】
ＮＣＵ１２は、アナログの公衆電話回線網（ＰＳＴＮ）との回線の接続等を行うハードウェアであり、必要に応じてモデム１３を公衆電話回線網と接続する。モデム１３は、ファクシミリ通信が可能なファクシミリモデムから構成されている。
【００１４】
読取機構制御回路１４は、原稿から画像を読み取るためのフラットベット型の読取機構及び自動原稿送り機構等をＣＰＵ１１の指示に基づいて制御する。ＣＣＤ１５は、原稿からの画像の読み取りに用いられる。読取画像処理回路１６は、ＣＣＤ１５から与えられた画像データに対して画像処理を施す。
【００１５】
操作パネル１７は、複合装置１の操作のために用いられるものであり、キーボード、液晶表示部等を備える。ＬＡＮインターフェース１８は、ネットワーク（ＬＡＮ及びインターネット等の外部ネットワーク）を介したデータ通信を担う。
【００１６】
ＲＯＭ１９には、ＣＰＵ１１に読み込まれる各種プログラム及び設定データ等が保存されている。ＲＡＭ２０はＣＰＵ１１のワークエリア等として用いられる。画像メモリ２１は、ファクシミリの送信又は受信される画像データ、ＣＣＤ１５によって読みとられた画像データ等が保存される。ＣＯＤＥＣ２２は、ファクシミリで送信又は受信される画像データのエンコード又はデコード等に用いられる。
【００１７】
プリント画像処理回路２３は、後述するプリンタ２４で印刷される印刷データに対して各種の画像処理を施す。プリンタ２４は、ＣＣＤ１５により原稿から読み取られた画像データ、ファクシミリで受信された画像データ等を記録紙に印刷する。
【００１８】
電源回路２５は、商用電源３１から電源入力ライン３２又は後述するバイパスライン３３を介して与えられる電力に基づいて、この複合装置１内の各部に電力を供給する。電源スイッチ２６は、電源回路２５の一次側の電源入力ライン３２に挿入され、操作に応じて電源入力ライン３２をオン、オフする。
【００１９】
電流検知センサ２８は、電源スイッチ２６の状態を検出するために設けられるものであり、電源入力ライン３２に流れる電流の有無を検出することにより電源スイッチ２６の状態を検出する。例えば、電流検知センサ２８により、電源入力ライン３２を流れる電流が検出されるときには電源スイッチ２６がオンされている状態であり、電源入力ライン３２を流れる電流が検出されないときには電源スイッチ２６がオフされている状態である。このような電流検知センサ２８は、電源入力ライン３２を流れる電流が検出されなくなると、すなわち電源スイッチ２６がオフされると、所定のトリガー信号をＣＰＵ１１の所定の割り込みポートに与える。なお、電流検知センサ２８としては、例えば電源入力ライン３２に挿入された発光素子を備えたホトカプラ等を用いて構成される。
【００２０】
トライアック回路２９は、電源スイッチ２６と並列に電源入力ライン３２に接続されたバイパスライン３３に挿入され、後述するＯｎ／Ｏｆｆ制御回路２７から与えられる制御信号に応じてバイパスライン３３をオン、オフする。トライアック回路２９は、図２に示すように、バイパスライン３３に挿入されたトライアック４１、及び、Ｏｎ／Ｏｆｆ制御回路２７から与えられる制御信号により、トライアック４１をオン、オフさせるホトカプラ４２等を備えている。ホトカプラ４２の発光素子にＯｎ／Ｏｆｆ制御回路２７からの信号が入力されると、その発光素子が発光する。ホトカプラ４２の受光素子は、その発光素子の光を受光すると、トライアック４１をオンさせるための信号をトライアック４１のゲートに与え、これによってトライアック４１がオンする。
【００２１】
Ｏｎ／Ｏｆｆ制御回路２７は、ＣＰＵ１１の制御により動作し、電源スイッチ２６がオフされた際に、ＣＰＵ１１のシャットダウン処理が完了するまでトライアック回路３３のトライアック４１をオン状態に維持する。
【００２２】
より具体的には、例えば、Ｏｎ／Ｏｆｆ制御回路２７は、ＣＰＵ１１が起動されたときに、トライアック４１をオンさせるためのセット信号がＣＰＵ１１から与えられるのに応答して、トライアック回路２９のトライアック４１をオンさせる。この点に関する変形例として、電源スイッチ２６がオンされるのに伴って電流検知センサ２８から与えられる信号に応じて、Ｏｎ／Ｏｆｆ制御回路２７がトライアック回路２９のトライアック４１をオンさせてもよい。あるいは、電源スイッチ２６がオフされるのに伴って電流検知センサ２８から与えられる信号に応じて、Ｏｎ／Ｏｆｆ制御回路２７がトライアック回路２９のトライアック４１をオンさせてもよい。
【００２３】
Ｏｎ／Ｏｆｆ制御回路２７は、上記のようにしてトライアック回路２９のトライアック４１をオンさせると、シャットダウン処理の完了に伴ってＣＰＵ１１から与えられるシャットダウン完了信号が入力されるまで、トライアック４１をオン状態に維持する。
【００２４】
図３は、電源スイッチ２６がオフされた際のＣＰＵ１１の処理を示すフローチャートである。動作中に電源スイッチ２６がオフされ、電流検知センサ２８からの上述のトリガー信号が割り込みポートに与えられると、ＣＰＵ１１により、図３に示すように、ステップＳ１にてシャットダウン処理が開始される。続くステップＳ２では、ＣＰＵ１１により、シャットダウン処理が完了したか否かが判断され、シャットダウン処理が完了していない場合はシャットダウン処理が完了するまでその処理が継続される。そして、シャットダウン処理が完了すると、ステップＳ３にて、ＣＰＵ１１により、Ｏｎ／Ｏｆｆ制御回路２７に対して上述のシャットダウン完了信号が出力される。Ｏｎ／Ｏｆｆ制御回路２７は、そのシャットダウン完了信号が与えられると、トライアック回路２９のトライアック４１をオフさせる。
【００２５】
以上のように、本実施形態によれば、電源回路２５の一次側に設けられた電源スイッチ２６がＣＰＵ１１の動作中にオフされても、ＣＰＵ１１によるシャットダウン処理が完了するまで電源回路２５による電力の供給を維持でき、処理中のデータの消失等の不都合を回避できる。
【００２６】
また、トライアック回路２９に用いられるトライアック４１は小型、長寿命であるため、複合装置１の小型化、長寿命化等に有利である。
【００２７】
なお、上述の実施形態では本発明に係るスイッチング回路として、トライアック４１を備えたトライアック回路２９を用いたが、機械式リレーを用いてもよい。この場合、機械式リレーは安価であるため、複合装置１の低コスト化等に有利である。
【００２８】
また、本実施形態では本発明に係る技術をファクシミリ複合装置１に適用した例について説明したが、本発明に係る技術を他の電子機器に適用してもよい。
【図面の簡単な説明】
【００２９】
【図１】本発明の一実施形態に係る電子機器としてのファクシミリ複合装置のブロック図である。
【図２】図１のトライアック回路の回路図である。
【図３】図１のＣＰＵにおける電源スイッチがオフされた際の処理を示すフローチャートである。
【符号の説明】
【００３０】
１  ファクシミリ複合装置
１１  ＣＰＵ
２５  電源回路
２６  電源スイッチ
２７  Ｏｎ／Ｏｆｆ制御回路
２８  電流検知センサ
２９  トライアック回路
４１  トライアック
【図１】
2008310462.tif 000003
【図２】
2008310462.tif 000004
【図３】
2008310462.tif 000005