(57)【要約】【課題】半導体素子を搭載した配線基板を複数重ね合わせて実装する際に、導電性物体の潰れや接続不良が発生しないようにして実装精度と信頼性を向上させた高集積半導体装置を提供することを目的とする。【解決手段】半導体素子を搭載した配線基板を、複数重ね合わせるように配置した半導体装置であって、該配線基板のうち少なくとも一つの配線基板の両面には、隣接する配線基板または他の回路基板との接続用に設けられた電極、および配線基板の法線方向から見て重なる位置に配置された一つ以上の支持体とが配置されており、前記電極は、隣接する配線基板または他の回路基板の電極と導電性物体により電気的に接続されており、該配線基板のうち少なくとも２つの配線基板間におけるリフロー後の導電性物体の高さＨｄと支持体の高さＨｓとの間に  ０．８Ｈｄ≦Ｈｓ≦Ｈｄの関係が成り立つことを特徴とする半導体装置。【選択図】図１
2008204998.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を搭載した配線基板を、複数重ね合わせるように配置した半導体装置であって、
該配線基板のうち少なくとも一つの配線基板の両面には、隣接する配線基板または他の回路基板との接続用に設けられた電極、および配線基板の法線方向から見て重なる位置に配置された一つ以上の支持体とが配置されており、
前記電極は、隣接する配線基板または他の回路基板の電極と導電性物体により電気的に接続されており、
該配線基板のうち少なくとも２つの配線基板間における、リフロー後の導電性物体の高さＨｄと支持体の高さＨｓとの間に
０．８Ｈｄ≦Ｈｓ≦Ｈｄ
の関係が成り立つことを特徴とする半導体装置。
【請求項２】
前記配線基板のうち少なくとも２つの配線基板間に挟まれた一つ以上の支持体が、両方の配線基板に固定されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記導電性物体が、導電性の半田であることを特徴とする請求項１または２記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＳＩ、ＩＣ等の半導体素子を配線基板に搭載した半導体装置に関し、特に半導体装置を重ね合わせて積層した半導体装置に関する。
【背景技術】
【０００２】
携帯電話やデジタルカメラに代表されるデジタル携帯機器への高性能化、多機能化の要求に伴って、プリント配線基板に搭載される半導体素子は処理能力の向上だけでなく、半導体素子自体の数が増加している。また、デジタル携帯機器の大きさは、さらに携帯しやすいよう小型化、薄型化が求められている。以上のことから、半導体素子間の電気的接続に用いられる半導体素子搭載用基板やプリント配線基板には、限られた面積で半導体素子を複数搭載する必要がでてくる。
【０００３】
そこで、一つの半導体素子搭載用基板に複数の半導体素子を搭載した半導体パッケージ（ＳＩＰ＝Ｓｙｓｔｅｍ  Ｉｎ  Ｐａｃｋａｇｅ）がデジタル携帯機器では使用されており、近年半導体素子を搭載した配線基板を複数重ね合わせて積層した、積層構造体の半導体装置が提案されている（例えば、特許文献１参照）。
【０００４】
前記従来技術では、プリント配線基板上に半導体素子を搭載した配線基板を複数重ね合わせて搭載して、リフロー工程で各配線基板の対応する電極を導電性物体で電気的に接続させている。
【０００５】
その際にプリント配線基板に近い側の導電性物体には、上部の複数の半導体素子を搭載した配線基板の重さが加わるため、導電性物体の潰れが発生し、隣接する導電性物体同士が電気的に結合することがある。また、一つの配線基板上に搭載する半導体素子が複数であった場合、重心のずれから配線基板が片側に傾き、接続不良を起こすといった問題があった（図７）。
【０００６】
また、導電性物体の高さを配線基板に形成した突起によって規定する半導体装置も提案されている（例えば、特許文献２参照）。
【０００７】
しかし前記従来技術では、プリント配線基板上に半導体素子を搭載した配線基板を複数重ね合わせて搭載した場合については考慮されていない。つまり、複数の配線基板それぞれの突起の配置については規定されていない。
【０００８】
配線基板を複数重ね合わせて搭載する場合に導電性物体の高さを配線基板上の突起の高さによって制御するためには、リフロー後に配線基板の湾曲を抑制できるように各配線基板上の突起の配置を考慮する必要がある。
【０００９】
例えば、図８（ａ）〜（ｄ）に示すように、各配線基板上の突起６の配置が、それぞれの配線基板上で異なっていた場合、リフロー後の配線基板の湾曲を抑制できない。
【００１０】
特に、薄い配線基板の場合は湾曲が起きやすく、導電性物体が実装できないといった問題が生じることもあるので、各配線基板上の突起の配置は重要である。
【００１１】
【特許文献１】特開平４−２８０６９５号公報
【特許文献２】特開平８−１１１４７０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明は、上記問題点に対して考案されたもので、半導体素子を搭載した配線基板を複数重ね合わせて実装する際に、配線基板間の距離を所定値に保って、導電性物体の潰れや接続不良が発生しないようにして実装精度と信頼性を向上させた高集積半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するために、請求項１に記載の発明に係る半導体装置は、半導体素子を搭載した配線基板を、複数重ね合わせるように配置した半導体装置であって、
該配線基板のうち少なくとも一つの配線基板の両面には、隣接する配線基板または他の回路基板との接続用に設けられた電極、および配線基板の法線方向から見て重なる位置に配置された一つ以上の支持体とが配置されており、
前記電極は、隣接する配線基板または他の回路基板の電極と導電性物体により電気的に接続されており、
該配線基板のうち少なくとも２つの配線基板間における、リフロー後の導電性物体の高さＨｄと支持体の高さＨｓとの間に
０．８Ｈｄ≦Ｈｓ≦Ｈｄ
の関係が成り立つことを特徴とする半導体装置としたものである。
【００１４】
また、請求項２に記載の発明に係る半導体装置は、前記配線基板のうち少なくとも２つの配線基板間に挟まれた一つ以上の支持体が、両方の配線基板に固定されていることを特徴とする請求項１記載の半導体装置としたものである。
【００１５】
また、請求項３に記載の発明に係る半導体装置は、前記導電性物体が、導電性の半田であることを特徴とする請求項１または２記載の半導体装置としたものである。
【発明の効果】
【００１６】
請求項１に記載の半導体装置の構成により、導電性物体の高さが支持体の高さによって制御されるため、プリント配線基板上に半導体素子を搭載した配線基板を複数重ね合わせて実装する際に生じる、配線基板の湾曲による導電性物体の潰れや接続不良をなくし、高い実装精度を持った高集積半導体装置を提供することができる。
【００１７】
また、支持体を配線基板の四つ角のみに配置するなどすれば、最小限の部材で上記の効果を得ることも可能である。
【００１８】
請求項２に記載の半導体装置の構成により、隣接する配線基板どうしが支持体を介して固定されることになり、配線基板の湾曲および配線基板面内方向の変形や位置ずれを抑制する効果が得られる。
【００１９】
請求項３に記載の半導体装置の構成により、導電性物体は高さが外部圧力によって変形しやすい半田の導体を使用した半導体装置となり、本発明はさらに有用となる。
【発明を実施するための最良の形態】
【００２０】
本発明の第１の実施形態の半導体装置を、図１および図２を用いて説明する。図１（ａ）は、本実施形態の半導体装置の構成を模式的に示す断面図であり、図１（ｂ）は、半導体装置１００Ａの平面図である。
【００２１】
まず図２を用いて、図１（ａ）の半導体装置の前段階の、各配線基板への実装工程を説明する。配線基板１Ａの両面には複数の電極２および３がある。以下の説明および図面では、簡略のため、これら電極２および３は貫通導体４によって電気的に接続されているものとしている。しかし、配線基板１Ａが多層基板で電極２および３は内層配線によって接続されていてもかまわないし、電極２および３が配線基板１Ａの両面の重ならない位置に配置されていてもかまわない。
【００２２】
配線基板１Ａの両側の面の中央にフリップチップ実装にて半導体素子５を１つずつ実装した。また、配線基板１Ａの片側の面の図１（ｂ）に示す位置に、金属製の支持体６を３つ接着し、さらに、半田によって形成された球状の導電性物体７を電極２に取り付け、半導体装置１００Ａを作製した。
【００２３】
同様にして、半導体装置１００Ｂおよび１００Ｃを作製した。ただし半導体装置１００Ｂおよび１００Ｃには、それぞれ片側の面に半導体素子５が１つだけ実装されている点が、１００Ａとは異なっている。これは、１００Ａ〜１００Ｃを積層したときに、半導体素子５どうしが接触しないようにするためである。
【００２４】
プリント配線基板８に、１００Ａ〜１００Ｃを図２のように積層し、リフロー工程を通すことで、導電性物体７を隣接する配線基板の各電極に電気的に接続した。
【００２５】
以上のようにして、図１（ａ）のような半導体装置を作製した。この積層型半導体装置は、少なくとも一つの配線基板の両面の重なる位置に支持体６が配置された構造となっている。
【００２６】
本発明の第２の実施形態の半導体装置を、図３を用いて説明する。本実施形態は第１の実施形態とほとんど同様であるので、相違点を中心に説明する。
【００２７】
図３（ａ）は、本実施形態の半導体装置の構成を模式的に示す断面図であり、図３（ｂ）は、半導体装置１００Ａの平面図である。
【００２８】
配線基板１Ａの片側の面の、図３（ｂ）に示す位置に、金属製の支持体６を４つ接着し、それ以外の構成は第１の実施形態と同様にして半導体装置１００Ａを作製した。同様に半導体装置１００Ｂおよび１００Ｃを作製した。
【００２９】
さらに第１の実施形態と同様に、プリント配線基板８に、１００Ａ〜１００Ｃを積層して、図３（ａ）の半導体装置を作製した。この積層型半導体装置は、少なくとも一つの配線基板の両面の重なる位置に支持体６が配置された構造となっている。
【００３０】
本発明の第３の実施形態の半導体装置を、図４を用いて説明する。本実施形態は第１の実施形態とほとんど同様であるので、相違点を中心に説明する。
【００３１】
図４（ａ）は、本実施形態の半導体装置の構成を模式的に示す断面図であり、図４（ｂ）は、半導体装置１００Ａの平面図である。
【００３２】
配線基板１Ａの片側の面の、図４（ｂ）に示す位置に、ロの字状の金属製の支持体６を接着し、それ以外の構成は第１の実施形態と同様にして半導体装置１００Ａを作製した。同様に半導体装置１００Ｂおよび１００Ｃを作製した。
【００３３】
本実施例のように、支持体６をロの字状とすることによって、配線基板１Ａ単体の変形を抑制するためのスティフナとしても使用することができる。あるいは、配線基板１Ａのスティフナの厚さをＨｓの範囲になるようにしておき、支持体６としても使用できるようにしておいてもよい。
【００３４】
さらに第１の実施形態と同様に、プリント配線基板８に、１００Ａ〜１００Ｃを積層して、図４（ａ）の半導体装置を作製した。この積層型半導体装置は、少なくとも一つの配線基板の両面の重なる位置に支持体６が配置された構造となっている。
【００３５】
本発明の第４の実施形態の半導体装置を、図５を用いて説明する。本実施形態は第１の実施形態とほとんど同様であるので、相違点を中心に説明する。
【００３６】
図５（ａ）は、本実施形態の半導体装置の構成を模式的に示す断面図であり、図５（ｂ）は、半導体装置１００Ａの平面図である。
【００３７】
配線基板１Ａの片側の面の、図５（ｂ）に示す位置に、コの字状の金属製の支持体６を接着し、それ以外の構成は第１の実施形態と同様にして半導体装置１００Ａを作製した。同様に半導体装置１００Ｂおよび１００Ｃを作製した。
【００３８】
さらに第１の実施形態と同様に、プリント配線基板８に、１００Ａ〜１００Ｃを積層して、図５（ａ）の半導体装置を作製した。この積層型半導体装置は、少なくとも一つの配線基板の両面の重なる位置に支持体６が配置された構造となっている。
【００３９】
本発明の第５の実施形態の半導体装置を、図６を用いて説明する。本実施形態は第１の実施形態とほとんど同様であるので、相違点を中心に説明する。
【００４０】
図６（ａ）は、本実施形態の半導体装置の構成を模式的に示す断面図であり、図６（ｂ）は、半導体装置１００Ａの平面図である。
【００４１】
配線基板１Ａの片側の面の、図６（ｂ）に示す位置に、直線状の金属製の支持体６を２個接着し、それ以外の構成は第１の実施形態と同様にして半導体装置１００Ａを作製した。同様に半導体装置１００Ｂおよび１００Ｃを作製した。
【００４２】
さらに第１の実施形態と同様に、プリント配線基板８に、１００Ａ〜１００Ｃを積層して、図５（ａ）の半導体装置を作製した。この積層型半導体装置は、少なくとも一つの配線基板の両面の重なる位置に支持体６が配置された構造となっている。
【００４３】
以上の第１〜第５の実施形態において、半導体装置１００Ａの配線基板１Ａとプリント配線基板８の間、半導体装置１００Ａの配線基板１Ａと半導体装置１００Ｂの配線基板１Ｂの間、半導体装置１００Ｂの配線基板１Ｂと半導体装置１００Ｃの配線基板１Ｃの間、それぞれにおいて支持体６の高さＨｓとリフロー後の導電性物体７の高さＨｄの間には、
０．８Ｈｄ≦Ｈｓ≦Ｈｄ
の関係が成り立つよう形成されている。
【００４４】
また、以上の第１〜第５の実施形態において、積層工程前に各支持体６の隣接する配線基板に接するほうの面に接着剤を塗布しておき、積層およびリフロー工程と同時またはその後に、隣接する配線基板に接着してもよい。
【００４５】
隣接する配線基板どうしを支持体６を介して固定することにより、配線基板の湾曲および配線基板面内方向の変形や位置ずれを抑制する効果が得られる。
【実施例】
【００４６】
支持体６を第１の実施形態のような配置形状とし、電極２および３のピッチを１ｍｍ、導電性物体７には半田ボールはφ６００μｍの鉛フリー半田を使用して積層型半導体装置を作製した。リフロー後の半田の高さＨｄが３００μｍとなるよう、支持体６の高さＨｓを２９０μｍとした。実装後の測定により、半田高さが３００μｍとなっていることがわかった。
【図面の簡単な説明】
【００４７】
【図１】（ａ）は本発明の第１の実施形態である半導体装置を示した模式構成の断面図である。（ｂ）は半導体素子を搭載した半導体装置１００Ａをプリント配線基板側から見た場合の上面図である。
【図２】本発明の第１の実施形態である図１の半導体装置の実装工程を示す模式構成の断面図である。
【図３】（ａ）は本発明の一実施例である半導体装置を示した模式構成の断面図である。（ｂ）は半導体素子を搭載した半導体装置１００Ａをプリント配線基板側から見た場合の上面図である。
【図４】（ａ）は本発明の一実施例である半導体装置を示した模式構成の断面図である。（ｂ）は半導体素子を搭載した半導体装置１００Ａをプリント配線基板側から見た場合の上面図である。
【図５】（ａ）は本発明の一実施例である半導体装置を示した模式構成の断面図である。（ｂ）は半導体素子を搭載した半導体装置１００Ａをプリント配線基板側から見た場合の上面図である。
【図６】（ａ）は本発明の一実施例である半導体装置を示した模式構成の断面図である。（ｂ）は半導体素子を搭載した半導体装置１００Ａをプリント配線基板側から見た場合の上面図である。
【図７】従来の積層型の半導体素子搭載基板を示した模式構成の断面図である。
【図８】（ａ）従来の積層型の半導体素子搭載基板を示した模式構成の断面図である。（ｂ）〜（ｃ）半導体装置１００Ａ〜１００Ｃの上面図である。
【符号の説明】
【００４８】
１Ａ、１Ｂ、１Ｃ・・・・配線基板
２、３・・・・電極
４・・・・貫通導体
５・・・・半導体素子
６・・・・支持体
７・・・・導電性物体
８・・・・プリント配線基板
１００Ａ、１００Ｂ、１００Ｃ・・・・半導体装置
【図１】
2008204998.tif 000003
【図２】
2008204998.tif 000004
【図３】
2008204998.tif 000005
【図４】
2008204998.tif 000006
【図５】
2008204998.tif 000007
【図６】
2008204998.tif 000008
【図７】
2008204998.tif 000009
【図８】
2008204998.tif 000010