(57)【要約】【課題】デジタルの信号処理装置ないしは信号処理方法を可能な限り簡略化すること。【解決手段】・信号の信号強度を検出し、該信号の信号強度を表す検出値を出力するように構成された検出装置と、・該検出装置に前置接続された設定可能なデジタルフィルタと、・信号を増幅または減衰するために該検出装置に前置接続され、該デジタルフィルタの増幅または減衰を部分的に補償するデジタルの乗算装置と、・該デジタルフィルタの増幅または減衰の補償に伴う残留誤差を少なくとも部分的に補償する補正値を該検出値に加える補正装置とを有し、該デジタルフィルタの伝達特性を設定するためのフィルタ係数が、該デジタルフィルタによる信号の増幅または減衰に割り当てられている、信号処理装置。【選択図】図１
2008295050.tif 000002
【特許請求の範囲】
【請求項１】
信号処理装置において、
・信号の信号強度を検出し、該信号の信号強度を表す検出値を出力するように構成された検出装置（３０９）と、
・該検出装置（３０９）に前置接続された設定可能なデジタルフィルタ（３０１，３０５，３６６）と、
・信号を増幅または減衰するために該検出装置（３０９）に前置接続され、該デジタルフィルタ（３０１，３０５，３６６）の増幅または減衰を部分的に補償するように構成されたデジタルの乗算装置（３０３，３０７，３０８）と、
・該デジタルフィルタ（３０１，３０５，３６６）の増幅または減衰の補償に伴う残留誤差を少なくとも部分的に補償する補正値を該検出値に加えるための補正装置（３１１）
とを有し、
該デジタルフィルタ（３０１，３０５，３６６）の伝達特性を設定するためのフィルタ係数が、該デジタルフィルタ（３０１，３０５，３６６）による信号の増幅または減衰に割り当てられている
ことを特徴とする、信号処理装置。
【請求項２】
前記乗算装置（３０３，３０７，３０８）の減衰率または増幅率と、前記補正装置（３１１）の補正値とは予め決定されて、前記デジタルフィルタ（３０１，３０５，３６６）の所定の伝達特性に割り当てられている、請求項１記載の信号処理装置。
【請求項３】
前記乗算装置（３０３，３０７，３０８）の減衰率または増幅率と、前記補正装置（３１１）の補正値と、前記デジタルフィルタ（３０１，３０５，３６６）の伝達特性とは一緒に、ちょうど１つの信号によって制御されるように構成されている、請求項１または２記載の信号処理装置。
【請求項４】
前記信号と率とを乗算するための前記乗算装置（３０３，３０７，３０８）は、シフトレジスタまたはマルチプレクサまたはゲート論理回路として構成されている、請求項１から３までのいずれか１項記載の信号処理装置。
【請求項５】
前記デジタルフィルタはバンドパスフィルタ（３０１，３０５，３６６）として構成されており、
該バンドパスフィルタ（３０１，３０５，３６６）では、フィルタ係数によって帯域幅が、該バンドパスフィルタ（３０１，３０５，３６６）の伝達特性として設定されるように構成されている、請求項１から４までのいずれか１項記載の信号処理装置。
【請求項６】
信号処理装置において、
・所定の伝達特性に対して設定可能なフィルタ係数を有する信号処理エレメント（１０１）であるフィルタ（２０１，２０５）と、
・該フィルタ（２０１，２０７）の出力信号を増幅または減衰し、入力信号の特性量に及ぼされる該フィルタ（２０１，２０５）の所定の伝達特性の影響を少なくとも部分的に補償するように構成された印加装置（２０３，２０７）と、
・該入力信号の特性量を表す該信号処理エレメント（２０１，２０５）の出力信号の特性量を検出し、該出力信号の特性量を表す検出値を出力する検出装置（１０５，２０９）と、
・該影響の補償に伴う残留誤差を少なくとも部分的に補償するための所定の補正値を該検出値に加えるための補正装置（１０７，２１１）と、
・該フィルタ（２０１，２０５）の所定のフィルタ係数と、該印加装置（２０３，２０７）の所定の増幅率または減衰率と、該補正装置（１０７，２１１）の所定の補正値とを設定するための制御装置（１０３）
とを有し、
該補正値は該所定の伝達特性に割り当てられていることを特徴とする、信号処理装置。
【請求項７】
前記特性量は、電力またはエネルギーまたは振幅または位相である、請求項６記載の信号処理装置。
【請求項８】
前記検出装置（１０５）は、前記出力信号の特性量を測定するように構成されている、請求項６または７記載の信号処理装置。
【請求項９】
前記所定の伝達特性は、所定の伝達関数であるか、または所定のパルス応答であるか、または所定の減衰特性であるか、または所定の増幅率である、請求項６から８までのいずれか１項記載の信号処理装置。
【請求項１０】
前記制御装置（１０３）は、複数の伝達特性から前記所定の伝達特性を選択するように構成されており、該複数の各伝達特性には、補正値が割り当てられている、請求項１から９までのいずれか１項記載の信号処理装置。
【請求項１１】
前記制御装置（１０３）は、複数の伝達特性から所定の伝達特性を選択するように構成されており、該複数の各伝達特性には、印加値が割り当てられている、請求項１０記載の信号処理装置。
【請求項１２】
前記制御装置（１０３）は、前記補正装置（１０７）の所定の補正値を供給するように構成されている、請求項１から１１までのいずれか１項記載の信号処理装置。
【請求項１３】
前記制御装置（１０３）は、複数の伝達特性から前記所定の伝達特性を選択するように構成されており、該複数の各伝達特性には、前記印加装置の印加値が割り当てられている、請求項１１または１２記載の信号処理装置。
【請求項１４】
前記印加値は２の累乗である、請求項１から１３までのいずれか１項記載の信号処理装置。
【請求項１５】
前記補正装置は、前記検出値に前記補正値を加算または乗算によって加えるように構成されている、請求項１から１４までのいずれか１項記載の信号処理装置。
【請求項１６】
信号処理方法において、
・信号処理エレメントである次のようなフィルタ（２０１，２０５）、すなわち出力信号を得るために所定の伝達特性に対して設定可能なフィルタ係数を有するフィルタ（２０１，２０５）によって信号を処理するステップと、
・該フィルタ（２０１，２０５）のフィルタ係数を設定するステップと、
・入力信号の特性量に及ぼされる該フィルタ（２０１，２０５）の所定の伝達特性の影響を部分的に補償するように構成された印加装置（２０３，２０７）によって該出力信号を増幅または減衰し、該影響の補償は残留誤差を伴うステップと、
・該入力信号の特性量を表す該信号処理エレメントの出力信号の特性量を検出するステップと、
・該出力信号の特性量を表す検出値を出力するステップと、
・該残留誤差を少なくとも部分的に補償するための所定の補正値を該検出値に加えるステップ
とを有し、
該補正値は、該所定の伝達特性に割り当てられていることを特徴とする、信号処理方法。
【請求項１７】
コンピュータ上で動作する、請求項１６に記載の信号処理方法を実施するためのコンピュータプログラム。
【請求項１８】
請求項１６記載の信号処理方法を実施するための請求項１７記載のコンピュータプログラムを動作させるように構成された、プログラム技術的に設けられたデータ処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号処理装置および信号処理方法に関する。
【背景技術】
【０００２】
ＵＳ２００６／００１４５０８Ａ１から、受信システムの受信信号の電力を検出するための回路が公知である。この受信システムは、自動増幅率制御が行われる複数のアナログ増幅器と、固定的なフィルタリング特性を有するアナログの選択的フィルタと、アナログのミキサと、所定の周波数で出力信号の電力を測定するための測定手段とを有する。さらに、入力信号の電力と、前記複数のアナログ増幅器の増幅率と、所定の周波数でのアナログ選択的フィルタの増幅率とを、異なる周波数に対するフィルタリング機能のパラメータの較正に基づいて求めるための計算手段とが設けられている。
【特許文献１】ＵＳ２００６／００１４５０８Ａ１
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明の課題は、デジタルの信号処理装置ないしは信号処理方法を可能な限り簡略化することである。
【課題を解決するための手段】
【０００４】
前記課題は、
・信号の信号強度を検出し、該信号の信号強度を表す検出値を出力するように構成された検出装置（３０９）と、
・該検出装置（３０９）に前置接続された設定可能なデジタルフィルタ（３０１，３０５，３６６）と、
・信号を増幅または減衰するために該検出装置（３０９）に前置接続され、該デジタルフィルタ（３０１，３０５，３６６）の増幅または減衰を部分的に補償するように構成されたデジタルの乗算装置（３０３，３０７，３０８）と、
・該デジタルフィルタ（３０１，３０５，３６６）の増幅または減衰の補償に伴う残留誤差を少なくとも部分的に補償する補正値を該検出値に加えるための補正装置（３１１）
とを有し、
該デジタルフィルタ（３０１，３０５，３６６）の伝達特性を設定するためのフィルタ係数が、該デジタルフィルタ（３０１，３０５，３６６）による信号の増幅または減衰に割り当てられている
ことを特徴とする、信号処理装置によって解決される。
【発明を実施するための最良の形態】
【０００５】
従属請求項および明細書に有利な実施形態が記載されている。
【０００６】
本発明は以下の認識を基礎としている。すなわち、信号処理エレメントの伝達特性の変化‐とりわけフィルタの伝達特性の変化‐を、該信号処理エレメントの出力信号を基礎とし特徴的な出力量を表す検出値の補正によって、たとえば電力を表す検出値の補正によって、少なくとも部分的に補償することができるという認識を基礎としている。
【０００７】
このような（一般的にはスカラーの）検出値の補正により、スカラー量が処理され、たとえば信号処理エレメントの出力信号全体が処理されることはない。各所定の伝達特性に、予め決定された補正値を割り当て、たとえばルックアップテーブルに格納することができる。
【０００８】
１つの側面では本発明は、たとえば設定可能な伝達特性に対して設定可能なフィルタ係数、たとえば所定の伝達関数または所定のパルス応答または所定の減衰特性または所定の増幅率に対して設定可能なフィルタ係数を有する信号処理エレメントを備えた信号処理装置を提供する。
【０００９】
さらに信号処理装置は、フィルタの出力信号の増幅または減衰のためにフィルタに後置接続された印加装置も有する。この印加装置は、入力信号の特性量に及ぼされるフィルタの所定の伝達特性の影響を部分的に補償するように構成されている。この影響の補正には残留誤差がつきまとう。
【００１０】
さらに、信号処理装置は信号処理エレメントの出力信号の特性量を検出するための検出装置を備えている。この検出装置は、出力信号の特性量を表す検出値を出力するように構成される。さらに信号処理装置は、残留誤差の少なくとも部分的な補償を行うために、検出値に所定の補正値を加える補正装置も有する。この補正値は所定の伝達特性に割り当てられている。
【００１１】
さらに信号処理装置は、フィルタの所定のフィルタ係数と、印加装置の所定の増幅率または減衰率と、補正装置の所定の補正値を設定するための制御装置も有する。
【００１２】
１つの実施形態では、出力信号の特性量は、信号処理エレメントの入力信号の特性量である。補正装置はさらに、検出値に所定の補正値を、たとえば加算または乗算によって加えることにより、所定の伝達特性が信号処理エレメントの入力信号の特性量に及ぼす影響が少なくとも部分的に補償されるように構成されている。
【００１３】
別の実施形態では、入力信号または出力信号の特性量は、電力またはエネルギーまたは振幅または位相である。
【００１４】
別の実施形態では検出装置は、出力信号の特性量を測定するように構成されている。たとえば検出装置は、出力信号の電力を検出するためにＲＳＳＩ測定を行う。
【００１５】
別の実施形態では制御装置は、複数の伝達特性から所定の伝達特性を選択するように構成されている。これらの複数の各伝達特性には、補正値が割り当てられている。たとえばフィルタ係数またはパルス応答の係数によって決定される伝達特性は、たとえば係数の形態でメモリに提供し、該メモリから呼び出すことができる。
【００１６】
別の実施形態では制御装置は、所定の補正値を補正装置に供給するように構成され、この所定の補正値は、たとえばルックアップテーブルに記憶することができる。
【００１７】
１つの実施形態では、信号処理装置はさらに、信号処理エレメントに後置接続され該信号処理エレメントの出力信号を受け取る印加装置も有する。有利には前記印加装置は、所定の伝達特性または所定の補正値に割り当てられた所定の印加値を出力信号にたとえば加算または乗算によって加えることにより、信号処理エレメントの伝達特性の変化が出力信号の特性量に及ぼす影響が少なくとも低減されるように構成される。
【００１８】
別の実施形態では制御装置は、複数の伝達特性から所定の伝達特性を選択するように構成されている。これらの複数の各伝達特性には、印加値が割り当てられている。前記印加値は、たとえばルックアップテーブルで供給される。
【００１９】
別の実施形態では制御装置は、印加装置の所定の印加値を供給するように構成されている。
【００２０】
別の実施形態では、出力信号の特性量は、信号処理エレメントの入力信号の特性量であり、たとえば電力である。印加装置は有利には、出力信号に所定の印加値を加えることにより、入力信号の特性量に及ぼされる所定の伝達特性の影響が少なくとも部分的に補償されるように構成されている。補正装置はさらに、所定の補正値を検出値に加えることにより、少なくとも部分的な補償後に残った、検出値への所定の伝達関数の影響を少なくとも部分的に補償するように構成されている。このような２段式のコンセプトにより、検出値の補正のための補正値が小さくなる。ここで有利には、印加値は２の累乗であり、たとえば２^Ｎまたは２^（−Ｎ）である。ここでは、Ｎはたとえば自然数である。
【００２１】
別の実施形態では信号処理エレメントは、設定可能なフィルタ係数を有するフィルタであり、たとえばバンドパスフィルタである。制御装置は有利には、所定の伝達特性を所定のフィルタ係数の設定によって設定するために、フィルタのフィルタ係数を変化する。
【００２２】
別の実施形態では信号処理装置は、設定可能な伝達特性を有する別の信号処理エレメントを備えている。この別の信号処理エレメントは、上記信号処理エレメントに前置接続されている。別の信号処理エレメントと信号処理エレメントとの間にはさらに、別の印加装置を設けることもできる。ここでは制御装置は、前記別の信号処理エレメントの別の所定の伝達特性を設定するように構成されている。補正装置は有利には、所定の伝達特性に割り当てられた所定の補正値と、別の所定の伝達特性に割り当てられた別の所定率との重畳を表す全体補正値を、検出値に加えるように構成されている。こうするために補正装置は、補正値と検出値とを加算する１つまたは２つまたはそれ以上の数の加算器を有することができる。
【００２３】
別の側面では本発明は、検出装置と、信号処理エレメントである設定可能なデジタルフィルタと、印加装置であるデジタル乗算装置と、補正装置とを有する信号処理装置を提供する。
【００２４】
前記検出装置は、信号の信号強度を検出するように構成されている。ここでは、検出装置によって出力される検出値は、信号の信号強度を表す。このような信号強度は、たとえばＲＳＳＩ値によって表される。
【００２５】
前記設定可能なデジタルフィルタは、信号経路において検出装置に前置接続されており、伝達特性に応じて信号に影響する。フィルタの伝達特性を設定するためのフィルタ係数は、該フィルタによる信号の増幅率または減衰率に割り当てられる。信号の増幅率または減衰率はフィルタ係数によって、ここでは予め設定される。
【００２６】
デジタル乗算装置は、信号の増幅または減衰のために検出装置に前置接続されている。前記乗算装置は、フィルタの増幅または減衰を部分的にだけ補償するように構成されている。この補償には残留誤差がつきまとう。信号は乗算装置によって、有利には率１／（２^Ｎ）によって増幅ないしは減衰される。ここではＮは、正の数または負の数とし、整数とすることができる。ここでは残留誤差は、フィルタによる増幅率ないしは減衰率と、乗算装置の率１／（２^Ｎ）に相応する近似的な増幅率との間の差によって決定される。
【００２７】
補正装置は、この残留誤差を少なくとも部分的に補償する補正値を検出値に加えるように構成される。有利には補正値は、対数の検出値と対数の補正値とを加算するために印加を行うように構成されている。
【００２８】
有利な発展形態では、乗算装置の減衰率または増幅率と補正装置の補正値とが予め設定されており、フィルタの所定の伝達特性に割り当てられている。有利には、減衰率または増幅率の値と補正値とがテーブルに格納されており、たとえばポインタによって所定の伝達特性に割り当てられている。
【００２９】
有利には、乗算装置の減衰率または増幅率と、補正装置の補正値と、フィルタの伝達特性とは、ちょうど１つの信号によって一緒に制御される。
【００３０】
有利には、信号に率を乗算するための乗算装置は、シフトレジスタまたはマルチプレクサまたはゲート論理回路として構成されている。
【００３１】
有利な実施形態では、フィルタはバンドパスフィルタとして構成されている。ここではフィルタ係数によって、帯域幅はバンドパスフィルタの伝達特性として設定可能である。
【００３２】
別の側面では本発明は、次のような信号処理方法を提供する。すなわち、
・伝達特性を有する信号処理エレメントによって信号を処理することにより、出力信号を得るステップと、
・該信号処理エレメントの所定の伝達特性を設定するステップと、
・該信号処理エレメントの出力信号の特性量を検出するステップと、
・該出力信号の特性量を表す検出値を出力するステップと、
・該所定の伝達特性に割り当てられた所定の補正値を該検出値に加えるステップ
とを有する信号処理方法を提供する。
【００３３】
別の実施形態では信号処理方法は、所定の伝達特性または所定の補正値に割り当てられた所定の印加値を信号処理エレメントの出力信号に加えるステップを有する。
【００３４】
別の実施形態では、出力信号の特性量は、信号処理エレメントの入力信号の特性量である。有利には、前記出力信号に出力信号に所定の印加値を加えることにより、信号処理エレメントの入力信号の特性量に及ぼされる所定の伝達特性の影響が少なくとも部分的に補償されるようにする。有利には、検出値に所定の補正値を加えることにより、少なくとも部分的な補償後に残った、検出値への所定の伝達関数の影響を少なくとも部分的に補償されるようにする。
【００３５】
信号処理装置の機能から本発明の方法の別のステップが導き出される。
【００３６】
別の側面では本発明は、コンピュータプログラムがコンピュータ上で動作する場合に本発明の方法を実施するためのコンピュータプログラムを提供する。
【００３７】
別の側面では本発明は、本発明による方法のステップを実施するために前記コンピュータプログラムを動作させるように構成された、プログラム技術的に設けられたデータ処理装置を提供する。
【実施例】
【００３８】
添付図面を参照して、本発明の別の実施形態を説明する。
【００３９】
図１は、デジタルの信号処理モジュール１０１を有する信号処理装置のブロック図である。この信号処理モジュール１０１は少なくとも１つのデジタル信号処理エレメントを有する。信号処理装置は、たとえば伝達特性を決定する係数を交換することによって信号処理エレメントの所定の伝達特性を設定するためのデジタルの制御装置１０３を備えている。さらに信号処理装置は、信号処理エレメント１０１の出力信号の特性量を検出するためのデジタル検出装置１０５と、検出装置１０５によって供給された検出値に所定の補正値を加えるための補正装置１０７とを備えている。この補正値は所定の伝達特性に割り当てられている。
【００４０】
図２に、第１の信号処理エレメント２０１を有する信号処理装置のブロック図が示されている。この信号処理エレメント２０１の出力端は、第１の印加装置２０３を介して第２の信号処理エレメント２０５の入力端に結合されている。第２の信号処理エレメント２０５の出力端は第２の印加装置２０７を介して検出装置２０９に結合されている。検出装置２０９の出力端は補正装置の加算器２１１の入力端に接続されている。
【００４１】
信号処理装置はさらに、第１の信号処理エレメント２０１に所属する別の（オプションの）加算器２１３と、第２の信号処理エレメント２０５に所属する別の加算器２１５とを有する。オプションの加算器２１３は、別の信号処理エレメント（図示されていない）に関連する別の補正値を受け取るためのオプションの入力端を有する。オプションの加算器２１３の別の入力端が第１の記憶エレメント２１７の出力端に接続されており、このオプションの加算器２１３の出力端は別の加算器２１５の入力端に接続されている。別の加算器２１５の別の入力端が第２の記憶エレメント２１９の出力端に接続されている。別の加算器２１５の出力端は補正装置２１１の別の入力端に結合されている。
【００４２】
信号処理装置はさらに、第１の印加装置２０３（ＢＰ１）の制御入力端に結合された第３の記憶エレメント２２１と、第２の印加装置２０７（ＢＰ２）の制御入力端に結合された第４の記憶エレメント２２３とを有する。さらに、第１の制御端子２２５および第２の制御端子２２７が設けられている。第１の制御端子２２５は第１の信号処理エレメント２０１の制御入力端に接続されており、かつ遅延エレメント２０２を介して第１の記憶エレメント２１７の制御入力端に接続されており、第３の記憶エレメント２２１の制御入力端にも接続されている。第２の制御端子２２７は第２の信号処理エレメント２０５の制御入力端に接続されており、かつ遅延エレメント２０４を介して第２の記憶エレメント２１９の制御入力端に接続されており、第４の記憶エレメント２２３の制御入力端にも接続されている。
【００４３】
第１の信号処理エレメント２０１および第２の信号処理エレメント２０５は、設定可能な係数を有するフィルタである。これによって、フィルタ特性をフレキシブルに適合することができる。各フィルタの係数の交換はたとえば、制御端子２２５ないしは２２７に印加される制御信号ＳＢＷ１，ＳＢＷ２によって開始される。たとえば有利にはそのつどフィルタ帯域幅を決定する各制御信号ＳＢＷ１，ＳＢＷ２に応答して、各フィルタ２０１，２０５において、各制御信号ＳＢＷ１，ＳＢＷ２の内容に相応する係数が設定される。こうするためにはたとえば、フィルタ２０１および／またはフィルタ２０５は、複数の係数セットが格納されたメモリを有する。
【００４４】
また、制御信号ＳＢＷ１，ＳＢＷ２はそれぞれ記憶エレメント２１７，２１９，２２１および２２３に印加され、該記憶エレメント２１７，２１９，２２１および２２３は該制御信号ＳＢＷ１，ＳＢＷ２に応答して、係数によって決定されるそれぞれのフィルタ特性に相応する率を選択する。記憶エレメント２２１および２２３は相応の印加値を選択し、各印加装置２０３ないしは２０７へ供給する。印加装置２０３ないしは２０７はたとえば増幅エレメントまたは減衰エレメントであり、これはそのつどの信号をたとえば１／２（２^Ｎ）で増幅する。ここでは、Ｎは正または負の数とし、有利には自然数とすることができる。たとえば、印加装置２０３ないしは２０７は乗算装置として構成される。各乗算装置２０３ないしは２０７は、乗算器として構成することができる。しかし有利には、各乗算装置２０３ないしは２０７はシフトレジスタとして構成されるか、またはマルチプレクサとして構成されるか、またはゲート論理回路として構成される。シフトレジスタまたはマルチプレクサまたはゲート論理回路として構成することにより、入力ビット値を簡単に値シフトすることができる。このことを実現するのは特に簡単である。
【００４５】
印加装置２０３ないしは２０７を制御するために、記憶エレメント２２１および２２３は、ここでは印加値ｎ，ｎ１，ｎ２として、上記で挙げられた２の累乗を選択する。これらはそのつど異なることができる。しかし、記憶エレメント２２１および２２３は、（正および負の）整数Ｎを選択するだけで、増幅または減衰のために各印加装置２０３ないしは２０７に供給することができる。この整数Ｎはそのつど異なることができる。
【００４６】
制御信号ＳＢＷ１，ＳＢＷ２はさらに、たとえばそれぞれ遅延エレメント２０２ないしは２０４によって適切に遅延されて、記憶エレメント２１７および２１９へ伝送され、これらは制御信号ＳＢＷ１，ＳＢＷ２に応答して、フィルタ２０１ないしは２０５および印加装置２０３ないしは２０７の増幅ないしは減衰によって残った残留誤差に依存して相応の補正値（Ｒｅｓｔ１，Ｒｅｓｔ２）を選択する。これらは加算器２１３および２１５ごとに異なることができる。記憶エレメント２１７および２１９は各補正値を各加算器２１３ないしは２１５へ供給する。加算器２１３および２１５はこれらの補正値を加算し、全体補正値が、補正装置の構成部分である加算器２１１によって検出値に重畳される。補正値はたとえば、底Ｉｄ２に対する対数とすることができる。そのつどの補正値とそのつどの印加値とは、たとえばそれぞれ、フィルタ２０１ないしは２０５の各フィルタ特性に所属するそれぞれ１つの所定の率対を成す。
【００４７】
検出装置２０９はたとえばＲＳＳＩ測定を実施する。ここでは、検出値ＲＳＳＩＲは粗い（部分）測定値に相応し、これも底Ｉｄ２に対する対数とすることができる。検出装置２１１は、検出値ＲＳＳＩＲと、補正によって求められた部分値ＲＳＳＩＣとの加算を行い、補正された検出値である補正検出値を出力し、たとえば図２の実施例ではＲＳＳＩ測定値を出力する。
【００４８】
第１の制御端子２２５に印加される第１の制御信号ＳＢＷ１は遅延エレメント２０２を介して、エレメント２０１，２０３，２０５，２０７および２０９によって引き起こされる遅延時間Δ１に相応する遅延Δ１を引き起こす記憶エレメント２１７へ供給することができる。第２の制御端子２２７に印加される第２の制御信号ＳＢＷ２は遅延エレメント２０４を介して、エレメント２０５，２０７および２０９によって引き起こされる遅延時間Δ２に相応する遅延Δ２を引き起こす記憶エレメント２１９へ供給することができる。
【００４９】
制御端子２２５ないしは２２７に印加される制御信号ＳＢＷ１，ＳＢＷ２を生成するために、さらに１つの補正装置（図１の１０３‐図２には示されていない）も設けることができる。
【００５０】
アンテナ２９９を介して受信された信号は、たとえば増幅器２９８による増幅、たとえばＬＮＡ（Low Noise Amplifier）による増幅とアナログデジタル変換器２９７によるアナログデジタル変換とが行われた後、各フィルタ２０１および２０５へ供給される。各フィルタ２０１ないしは２０５の出力端において、フィルタ２０１ないしは２０５による増幅または減衰が、印加装置２０３ないしは２０７による増幅ないしは減衰によって粗補正されることにより、後続のＲＳＳＩ測定でその時点のフィルタ増幅またはフィルタ減衰によって生じる誤差が粗く補正される。
【００５１】
しかし、この粗補償後の測定値は（残留）誤差を有する。この誤差は、補正装置２１１を使用してさらに低減することができる。こうするためには、残留誤差に相応する補正値Ｒｅｓｔ１ないしはＲｅｓｔ２がメモリ２１７ないしは２１９から出力される。補正値Ｒｅｓｔ１ないしはＲｅｓｔ２とフィルタ２０１ないしは２０５の減衰／増幅との対応付けと、印加装置２０３ないしは２０７の減衰／増幅との対応付けとは、所定のメモリ値（テーブルＴ１ないしはＴ２）と、フィルタ２０１ないしは２０７の伝達特性および該メモリ値（テーブルＴ１およびＴ１（Ｉｄ）ないしはＴ２およびＴ２（Ｉｄ）を選択する制御信号ＳＢＷ１ないしはＳＢＷ２とによって行われる。ここでは制御信号ＳＢＷ１ないしはＳＢＷ２は、印加装置２０３ないしは２０７に対し、フィルタ係数に相応するテーブル値Ｔ１およびＴ１（Ｉｄ）を制御し、補正装置２１１に対し、残留誤差（Ｒｅｓｔ１，Ｒｅｓｔ２）に対応する相応のテーブル値Ｔ２およびＴ２（Ｉｄ）を制御する。
【００５２】
このようにして、特性が印加値および補正値を考慮して個別に所期のように補償することができる任意の数のフィルタ段２０１，２０５を使用することができる。
【００５３】
図３は、信号処理装置の別の実施例をブロック回路図の形態で示す。信号処理装置はたとえば受信器の構成部分である。受信信号はアンテナ３９９とアナログ増幅器３９８とアナログデジタル変換器３９７とを介して、デジタル信号として検出装置３０９に到達する。この検出装置３０９には信号経路において、それぞれ乗算装置３０３，３０７，３０８を有する設定可能な３つのバンドパスフィルタ３０１，３０５，３６６が前置接続されている。
【００５４】
検出装置３０９は、バンドパスフィルタ３０１，３０５，３６６によってフィルタリングされた信号の信号強度を検出するように構成されている。検出装置３０９は、フィルタリングされた信号の信号強度を表す検出値ＲＳＳＩＲを出力するように構成されている。
【００５５】
デジタルフィルタ３０１，３０５，３６６は設定可能に構成されており、フィルタ係数は各フィルタ３０１，３０５，３６６の伝達特性を設定するために、フィルタ３０１，３０５，３６６による信号の増幅または減衰に割り当てられている。増幅または減衰は通常、帯域通過伝達関数を実現するためには避けられない。伝達関数をたとえば各フィルタ３０１，３０５，３６６の帯域幅の変化によって変化することにより、通過領域において信号の増幅または減衰も変化するのは必然的であり、かつ予め決定されている。
【００５６】
各フィルタ３０１，３０５，３６６による信号の増幅または減衰を可能な限り簡単に補償するため、乗算装置が設けられている。たとえば、フィルタによる減衰率が１／４．２である場合、乗算装置によって４倍の率による補償が行われ、フィルタと乗算装置とから得られる全体減衰率は４／４．２になる。全減衰率は１に等しくなく、フィルタの減衰は部分的にしか補償されないので、残留誤差が残る。
【００５７】
乗算装置３０３，３０７，３０８で可能なのは、１／（２ｎ）倍の率での増幅または減衰のみである。ここではｎは整数である。したがって、乗算装置３０３，３０７，３０８の入力はもっぱら、整数を表す信号ｎ１，ｎ２，ｎ３によって制御される。このことにより、信号のビットを増幅に相応してより上位に値シフトし減衰に相応してより下位に値シフトする簡単なシフトレジスタまたは簡単なマルチプレクサまたは簡単なゲート論理回路として乗算装置３０３，３０７，３０８を構成することができる。
【００５８】
フィルタ係数と各乗算装置３０３，３０７，３０８による増幅ないしは減衰とを相互に整合して設定するためには、制御信号ＳＢＷ１，ＳＢＷ２，ＳＢＷ３はそれぞれ制御端子３２５，３２７ないしは３３６に印加される。制御信号ＳＢＷ１は、記憶エレメント３２１のテーブルＴ１の、フィルタ係数に対応するメモリ値ｎ１の読み出しを開始する。それと同時に制御信号ＳＢＷ１は、テーブルＴ１（Ｉｄ）から補正値Ｒｅｓｔ１を読み出すのを開始する。ここでは、記憶エレメント３２１および３１７は個々のメモリとするか、または、全体メモリ（フラッシュ等）における固定領域または自由定義可能領域とすることができる。
【００５９】
信号処理装置は、この残留誤差を少なくとも部分的に補償する補正値を検出値に加えるための補正装置を有する。補正装置は図３の実施例では、対数値を加算するための加算器３１１を備えている。ここでは、検出装置３０９の検出値ＲＳＳＩＲも対数である。テーブルＴ１（Ｉｄ）の補正値Ｒｅｓｔ１も対数であり、加算器３１３と、遅延時間Δ１を有する遅延エレメント３０２と、加算器３１５および３１４と、遅延時間Δ２を有する遅延エレメント３０４と、加算器３１６と、遅延時間Δ３を有する遅延エレメント３３２とを介して、補正装置の加算器３１１に到達する。
【００６０】
補正値Ｒｅｓｔ２に対するテーブルＴ２，Ｔ２（Ｉｄ）と補正値Ｒｅｓｔ３を有するテーブルＴ３およびＴ３（Ｉｄ）とを有する記憶エレメント３１９，３２３，３３３および３３７にも同様のことが当てはまる。ここでは、前記補正値Ｒｅｓｔ２およびＲｅｓｔ３も補正装置の加算器３１１に到達する。補正値Ｒｅｓｔ１とＲｅｓｔ２との和は、数１に達するかまたは数１を上回ることができる。こうするために、前記和と数１とを比較する比較器３３４が設けられる。和が数１に達するかまたは数１を上回る場合、整数（整数値）Ｉｎｔが加算器３１８によって加算され、これに相応して乗算装置３０７の率ｎ２が上昇される。このことに相応して、この整数Ｉｎｔが負値として加算器３１４へ供給され、補正値Ｒｅｓｔ１とＲｅｓｔ２との和から減算される。このことにより、分解能を低減することなく、フィルタ３０５，３６６および乗算装置３０７，３０８のビット幅ひいてはチップ面積も、また、遅延素子３０４，３３２および加算器３１４，３１６，３１１のビット幅ひいてはチップ面積も低減することができるという驚くべき効果が得られる。
【００６１】
フィルタ３０１，３０５，３６６の係数の設定は有利には、時間制御によって、かつ／または、期待される中間周波数からの信号の測定された周波数シフトに依存して行われる。このようにするとさらに、各フィルタ３０１，３０５，３６６の帯域幅が低減される。
【００６２】
本発明は、図１〜３に示された実施例に限定されない。たとえば、より多くのフィルタ段を設けることができる。
【図面の簡単な説明】
【００６３】
【図１】信号処理装置のブロック図である。
【図２】信号処理装置のブロック図である。
【図３】信号処理装置の別の実施例のブロック図である。
【符号の説明】
【００６４】
１０１  信号処理モジュール
１０３  制御装置
１０５，２０９，３０９  検出装置
１０７，２１１，３１１  補正装置
２０１，２０５，３６６，ＢＰ１，ＢＰ２，ＢＰ３  信号処理エレメント、フィルタ、バンドパスフィルタ
２０２，２０４，３０２，３０４，３３２  遅延エレメント
２０３，２０７，３０３，３０７，３０８  印加装置、乗算装置、シフトレジスタ、マルチプレクサ、ゲート論理回路
２１１，２１３，２１５，３１１，３１３，３１５，３１４，３１６，３１８  加算器
２１７，２１９，２２１，２２３，３１７，３１９，３２１，３２３，３３３，３３７  メモリ
２２５，２２７，３２５，３２７，３３６  制御端子
２９７，３９７，ＡＤＣ  アナログデジタル変換器
２９８，３９８  低雑音アナログ増幅器
２９９，３９９  アンテナ
３３４  比較器
Δ１，Δ２，Δ３  遅延
Ｉｎｔ  整数値
Ｔ１，Ｔ２，Ｔ３  テーブル
Ｒｅｓｔ１，Ｒｅｓｔ２，Ｒｅｓｔ３  残留誤差の値
ＳＢＷ１，ＳＢＷ２，ＳＢＷ３  制御信号
ＲＳＳＩＲ  ＲＳＳＩ部分値（粗）
ＲＳＳＩＲ  ＲＳＳＩ部分値（細）
【図１】
2008295050.tif 000003
【図２】
2008295050.tif 000004
【図３】
2008295050.tif 000005