(57)【要約】【課題】長波長成分の感度が高くクロストークが低減された固体撮像素子を製造する。【解決手段】固体撮像素子は、Ｐ型エピタキシャル成長層５１と、その上に配置されたＰ型ウエル５２と、ウエル５２に配置され光電変換された電荷を蓄積するＮ型電荷蓄積部５３を有する各画素４と、備える。この素子を製造するには、ウエル５２を一方の主表面側に有する第１の基板を用意する。次いで、ウエル５２の側からイオン注入して、ウエル５２に電荷蓄積部５３の上側領域５３ａを形成する。その後、第１の基板のウエル５２の側に、第２の基板８２を接合した後、第１の基板の側を除去して、当該接合体の全体の厚さを薄くする。次に、接合体の基板８２とは反対の側からイオン注入して、ウエル５２に電荷蓄積部５３の下側領域を形成する。次いで、接合体の基板８２とは反対の側に層５１を形成した後、基板８２を除去する。【選択図】図１２
2008192973.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１の半導体層と、
前記第１の半導体層の上に配置された前記第１導電型の第２の半導体層と、
複数の画素であって、各々の画素が、前記第２の半導体層に配置され光電変換された電荷を蓄積する第２導電型の電荷蓄積部を有し、前記電荷に応じた信号を出力する複数の画素と、
を備えた固体撮像素子を製造する製造方法であって、
前記第２の半導体層を一方の主表面側に有する第１の基板を用意する工程と、
前記第２の半導体層の側からイオン注入して、前記第２の半導体層に前記電荷蓄積部の一方側領域を形成する一方側領域形成工程と、
前記一方側領域形成工程の後に、前記第２の半導体層を有する前記第１の基板の前記第２の半導体層の側に、第２の基板を接合する接合工程と、
前記接合工程の後に、前記第１及び第２の基板の接合体の前記第１の基板の側を除去して、当該接合体の全体の厚さを薄くする工程と、
前記薄くする工程の後に、前記接合体の前記第２の基板とは反対の側からイオン注入して、前記第２の半導体層に前記電荷蓄積部の他方側領域を形成する他方側領域形成工程と、
前記他方側領域形成工程の後に、前記接合体の前記第２の基板とは反対の側に前記第１の半導体層を形成する工程と、
前記第１の半導体層を形成する前記工程の後に、前記接合体から前記第２の基板を除去する工程と、
を備えたことを特徴とする固体撮像素子の製造方法。
【請求項２】
前記第１の半導体層を形成する前記工程は、前記第１の半導体層をエピタキシャル成長により形成することを特徴とする請求項１記載の固体撮像素子の製造方法。
【請求項３】
第１導電型の半導体層中に第２の導電型の拡散領域を形成する形成方法であって、
前記半導体層の一方の主表面側からイオン注入して前記拡散領域の一方側領域を形成する工程と、
前記半導体層の他方の主表面側からイオン注入して前記拡散領域の他方側領域を形成する工程と、
を備えたことを特徴とする拡散領域の形成方法。
【請求項４】
第１導電型の第１の半導体層の上に配置された前記第１導電型の第２の半導体層に配置された第２導電型の拡散領域を形成する形成方法であって、
前記第２の半導体層を一方の主表面側に有する第１の基板を用意する工程と、
前記第２の半導体層の側からイオン注入して、前記第２の半導体層に前記拡散領域の一方側領域を形成する一方側領域形成工程と、
前記一方側領域形成工程の後に、前記第２の半導体層を有する前記第１の基板の前記第２の半導体層の側に、第２の基板を接合する接合工程と、
前記接合工程の後に、前記第１及び第２の基板の接合体の前記第１の基板の側を除去して、当該接合体の全体の厚さを薄くする工程と、
前記薄くする工程の後に、前記接合体の前記第２の基板とは反対の側からイオン注入して、前記第２の半導体層に前記拡散領域の他方側領域を形成する他方側領域形成工程と、
前記他方側領域形成工程の後に、前記接合体の前記第２の基板とは反対の側に前記第１の半導体層を形成する工程と、
前記第１の半導体層を形成する前記工程の後に、前記接合体から前記第２の基板を除去する工程と、
を備えたことを特徴とする拡散領域の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子の製造方法、及び、この製造方法などに用いられる拡散領域の形成方法に関するものである。
【背景技術】
【０００２】
近年、ビデオカメラや電子スチルカメラなどが広く一般に普及している。これらのカメラには、ＣＣＤ型固体撮像素子や増幅型固体撮像素子が使用されている。このような固体撮像素子は、画素が２次元状に複数配置された画素領域を有している。そして、固体撮像素子は、各画素に配置される光電変換部にて、入射光に応じた電荷を生成し蓄積する。光電変換部は、光電変換された電荷を蓄積する拡散領域からなる電荷蓄積部を有している。各画素は、周辺回路からの駆動信号に従って前記電荷に応じた信号を出力する。
【０００３】
ＣＣＤ型固体撮像素子は、前記電荷を電荷結合素子（ＣＣＤ）によって転送し、最終段に設けられた出力アンプで増幅して外部に出力する。
【０００４】
増幅型固体撮像素子は、画素の光電変換部にて生成・蓄積された信号電荷を画素に設けられた画素アンプ部に導き、信号電荷に対応した電気信号を画素から出力する。増幅型固体撮像素子の主なものとして、画素アンプ部にＭＯＳトランジスタを用いたＣＭＯＳ型固体撮像素子（下記特許文献１，２）が提案されている。
【０００５】
多くの固体撮像素子では、特許文献１に示されているように、Ｎ型基板上に画素領域となるＰ型ウエルが形成され、その中にＮ型の電荷蓄積部を有する光電変換部を持つ画素が２次元状に複数作り込まれている。光電変換部は、電荷蓄積層の基板表面側にＰ型の空乏化防止層が形成され、暗電流を低減するための埋め込み型構造となっているものがほとんどである。
【０００６】
このような固体撮像素子では、光電変換領域において基板表面側からＰＮＰＮ構造となっている。したがって、シリコン内部で光電変換されて発生する正孔−電子対のうち信号電荷としての役割を果たす電子は、ドリフトにより電位の高い方へ引き寄せられる。比較的浅い場所で発生した電子は、当該画素の電荷蓄積部に直接引き寄せられるが、深部で発生した電子は電位の最も高いＮ型基板方面に吸い寄せられる成分が多い。一度Ｎ型基板に辿り着いた電子は、Ｐ型ウエルとＮ型基板との間に存在する空乏層による電位障壁のため、再びＰ型ウエルに上がってくることはない。すなわち、隣接画素の電荷蓄積部に蓄積されてしまうことは少なく、クロストークを防止できる構造となっている。しかし、その反面、入射光のうち深部でしか吸収されない赤色等の長波長成分を蓄積することが難しく、長波長成分の感度を上げることが困難であった。
【０００７】
一方、Ｐ型基板を用いたＣＭＯＳ固体撮像素子が特許文献２に示されている。一般的に、現在の標準ＣＭＯＳプロセスはＰ型基板を用いる場合がほとんどであるため、Ｐ型基板を使用した固体撮像素子の製造では専用のプロセスを必要とすることが無く、低コスト化が可能となる。このような固体撮像素子では、光電変換領域において基板表面側からＰＮＰ構造となっている。したがって、深部で発生した電子は、電位の最も高いＮ型の電荷蓄積部に吸い寄せられる。つまり、Ｐ型基板を用いると、赤色などの長波長成分に対しても感度を高められるという利点がある。しかし、その反面、Ｎ型基板を用いた固体撮像素子と異なり基板とウエルとの間に電位障壁が存在しないため、当該画素の電荷蓄積部に蓄積されなかった成分が、隣接画素の電荷蓄積部に混入してしまい、クロストークが生じ易かった。
【０００８】
そして、Ｎ型基板及びＰ型基板のいずれを用いた固体撮像素子を製造する場合であっても、従来の固体撮像素子製造方法では、電荷蓄積部は、基板の一方の主表面側からのみイオン注入されることによって形成されていた。
【特許文献１】特開２００３−２５８２３１号公報
【特許文献２】米国特許第５，８９８，１９６号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００９】
先の説明からわかるように、従来の固体撮像素子では、入射光の長波長成分の感度向上とクロストーク低減とはトレードオフの関係にあり、入射光の長波長成分の感度を高めると同時にクロストークを低減することはできなかった。
【００１０】
本発明は、このような事情に鑑みてなされたもので、入射光の長波長成分の感度が高いとともにクロストークが低減された固体撮像素子を製造することができる固体撮像素子の製造方法、及び、この製造方法などに用いることができる拡散領域の形成方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
前記課題を解決するため、本発明の第１の態様による固体撮像素子の製造方法は、第１導電型の第１の半導体層と、前記第１の半導体層の上に配置された前記第１導電型の第２の半導体層と、複数の画素であって、各々の画素が、前記第２の半導体層に配置され光電変換された電荷を蓄積する第２導電型の電荷蓄積部を有し、前記電荷に応じた信号を出力する複数の画素と、を備えた固体撮像素子を製造する製造方法である。この製造方法は、前記第２の半導体層を一方の主表面側に有する第１の基板を用意する工程と、前記第２の半導体層の側からイオン注入して、前記第２の半導体層に前記電荷蓄積部の一方側領域を形成する一方側領域形成工程と、前記一方側領域形成工程の後に、前記第２の半導体層を有する前記第１の基板の前記第２の半導体層の側に、第２の基板を接合する接合工程と、前記接合工程の後に、前記第１及び第２の基板の接合体の前記第１の基板の側を除去して、当該接合体の全体の厚さを薄くする工程と、前記薄くする工程の後に、前記接合体の前記第２の基板とは反対の側からイオン注入して、前記第２の半導体層に前記電荷蓄積部の他方側領域を形成する他方側領域形成工程と、前記他方側領域形成工程の後に、前記接合体の前記第２の基板とは反対の側に前記第１の半導体層を形成する工程と、前記第１の半導体層を形成する前記工程の後に、前記接合体から前記第２の基板を除去する工程と、を備える。
【００１２】
前記薄くする工程は、例えば、前記接合体の前記第１の基板の側を研磨することにより行うことができる。
【００１３】
本発明の第２の態様による固体撮像素子の製造方法は、前記第１の態様において、前記第１の半導体層を形成する前記工程は、前記第１の半導体層をエピタキシャル成長により形成するものである。
【００１４】
本発明の第３の態様による拡散領域の形成方法は、第１導電型の半導体層中に第２の導電型の拡散領域を形成する形成方法であって、前記半導体層の一方の主表面側からイオン注入して前記拡散領域の一方側領域を形成する工程と、前記半導体層の他方の主表面側からイオン注入して前記拡散領域の他方側領域を形成する工程と、を備えたものである。
【００１５】
本発明の第４の態様による拡散領域の形成方法は、第１導電型の第１の半導体層の上に配置された前記第１導電型の第２の半導体層に配置された第２導電型の拡散領域を形成する形成方法であって、前記第２の半導体層を一方の主表面側に有する第１の基板を用意する工程と、前記第２の半導体層の側からイオン注入して、前記第２の半導体層に前記拡散領域の一方側領域を形成する一方側領域形成工程と、前記一方側領域形成工程の後に、前記第２の半導体層を有する前記第１の基板の前記第２の半導体層の側に、第２の基板を接合する接合工程と、前記接合工程の後に、前記第１及び第２の基板の接合体の前記第１の基板の側を除去して、当該接合体の全体の厚さを薄くする工程と、前記薄くする工程の後に、前記接合体の前記第２の基板とは反対の側からイオン注入して、前記第２の半導体層に前記拡散領域の他方側領域を形成する他方側領域形成工程と、前記他方側領域形成工程の後に、前記接合体の前記第２の基板とは反対の側に前記第１の半導体層を形成する工程と、前記第１の半導体層を形成する前記工程の後に、前記接合体から前記第２の基板を除去する工程と、を備えたものである。
【発明の効果】
【００１６】
入射光の長波長成分の感度が高いとともにクロストークが低減された固体撮像素子を製造することができる固体撮像素子の製造方法、及び、この製造方法などに用いることができる拡散領域の形成方法を提供することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明による固体撮像素子の製造方法及び拡散領域の形成方法について、図面を参照して説明する。
【００１８】
図１は、本発明の一実施の形態による製造方法により製造される固体撮像素子１の一例を示す概略構成図である。この固体撮像素子１は、ＣＭＯＳ型固体撮像素子として構成されている。
【００１９】
図１に示すように、この固体撮像素子１は、一般的なＣＭＯＳ型固体撮像素子と同様に、垂直走査回路２と、水平走査回路３と、２次元状に配置された複数の単位画素４と、周知のＣＤＳ回路等を含む読み出し回路５と、出力アンプ６とを有している。各画素４のフォトダイオード１５（図１では図示せず。後述する図２参照）が出力する電気信号が垂直走査回路２によって読み出し回路５に行単位で取り出され、水平走査回路３によって列単位で出力アンプ６を介して出力端子７に画像信号として出力されるようになっている。このように、垂直走査回路２及び水平走査回路３は、画素４を駆動する回路を構成している。画素４が２次元状に配置された領域が画素領域１０である。この固体撮像素子１では、垂直走査回路２、水平走査回路３、読み出し回路５及び出力アンプ６が周辺回路を構成している。周辺回路が配置された領域が周辺回路領域である。周辺回路領域は、画素領域１０の周辺に配置されている。
【００２０】
図２は、図１中の単位画素４を示す回路図である。各画素４は、図２に示すように、選択トランジスタ１１と、ゲートの電位に応じた信号を出力する増幅トランジスタ（画素アンプ）１２と、リセットトランジスタ１３と、転送トランジスタ１４と、光電変換部としてのフォトダイオード１５と、フローティングディフュージョン１６とを有している。図２において、ＶＤＤは電源である。
【００２１】
図１及び図２に示すように、画素４の選択トランジスタ１１のゲートは行毎に選択線２０に共通に接続されている。画素４のリセットトランジスタ１３のゲートは、行毎にリセット線２１に共通に接続されている。画素４の転送トランジスタ１４のゲートは、行毎に転送線２２に共通に接続されている。画素４の選択トランジスタ１１のソースは、列毎に垂直信号線２３に共通に接続されている。選択線２０、リセット線２１及び転送線２２は、垂直走査回路２に接続されている。垂直信号線２３は、読み出し回路５に接続されている。
【００２２】
図３は、図１中の互いに隣り合う２つの画素４を模式的に示す概略平面図である。図４は、図３中のＡ−Ａ’線に沿った概略断面図である。図３及び図４では、一部の配線層等は省略して示している。また、図４では、電極等も省略している。さらに、実際には、フォトダイオード１５の上部にはカラーフィルタやマイクロレンズが配置されるが、ここでは省略する。なお、図４には、入射光により深部で発生した電子ｅ−の様子も模式的に示している。
【００２３】
図３において、符号１６ａ，１６ｂ，３１〜３３は、第１の半導体層としてのＰ型のエピタキシャル成長層５１上に形成された第２の半導体層としてのＰ型ウエル５２（図４参照）に形成されたＮ型不純物拡散領域である。なお、Ｐ型ウエル５２に代えて、Ｐ型エピタキシャル成長層を形成してもよい。また、拡散領域３３は、図示しない配線により電源電圧ＶＤＤが印加される電源拡散部である。拡散領域１６ａ，１６ｂは、配線４１によって接続され、全体としてフローティングディフュージョン１６を構成している。符号３４〜３７は、ポリシリコンで構成された前記各トランジスタのゲート（電極）である。
【００２４】
フォトダイオード１５は、図４に示すように、Ｐ型ウエル５２にＮ型の電荷蓄積層５３が形成されることで構成されている。この例では、フォトダイオード１５は、空乏化防止層をなす高濃度のＰ型層５４を表面側に付加した構造として、埋め込みフォトダイオードとして構成されている。フォトダイオード１５は、入射する光を光電変換し、生じた電荷を電荷蓄積層５３に蓄積する。フォトダイオード１５の電荷蓄積層５３に蓄積された電荷は、転送トランジスタ１４がオン状態とされることによってフローティングディフュージョン１６（拡散領域１６ａ，１６ｂ）に転送される。
【００２５】
転送トランジスタ１４は、フォトダイオード１５の電荷蓄積層５３をソース、フローティングディフュージョン１６の拡散領域１６ａをドレインとするＭＯＳトランジスタである。転送トランジスタ１４は、そのゲート３４に印加される駆動信号により駆動される。
【００２６】
フローティングディフュージョン１６（拡散領域１６ａ，１６ｂ）は、配線４１によって、増幅トランジスタ１２のゲート３６に電気的に接続されている。
【００２７】
増幅トランジスタ１２は、電源拡散部３３をドレイン、拡散領域３２をソースとするＭＯＳトランジスタである。前述したように、増幅トランジスタ１２のゲート３６は、フローティングディフュージョン１６（拡散領域１６ａ，１６ｂ）に接続されている。そして、増幅トランジスタ１２は、そのゲート３６の電圧に応じた電気信号を出力する。したがって、増幅トランジスタ１２は、フォトダイオード１５で生成・蓄積された電荷の量に応じた電気信号を出力する。
【００２８】
選択トランジスタ１１は、拡散領域３２をドレイン、拡散領域３１をソースとするＭＯＳトランジスタである。選択トランジスタ１１は、オン状態にされることで、増幅トランジスタ１２の出力を垂直信号線２３に出力する。すなわち、増幅トランジスタ１２と選択トランジスタ１１によって、ソースフォロワによる読み出しが可能となっている。
【００２９】
リセットトランジスタ１３は、電源拡散部３３をドレイン、フローティングディフュージョン１６の拡散領域１６ｂをソースとするＭＯＳトランジスタである。リセットトランジスタ１３は、オン状態にされることで、フローティングディフュージョン１６に蓄積されている電荷をリセットする。
【００３０】
図４において、５５は高濃度のＰ型の素子分離領域である。図面には示していないが、この固体撮像素子１では、Ｐ型層５４や素子分離領域５５上には、層間絶縁膜や配線等が形成され、さらに、その上に必要に応じてカラーフィルタやマイクロレンズ等が設けられている。
【００３１】
この固体撮像素子１では、前述したように、Ｐ型ウエル５２の下側の層がＰ型エピタキシャル成長層５１とされている。そして、Ｎ型拡散領域からなる電荷蓄積部５３は、上側からイオン注入するだけでは形成することが困難である深い位置にまで及ぶように、形成されている。すなわち、電荷蓄積部５３の下面がシリコン表面から深い位置に達している。固体撮像素子１は、これらの点を除いて、一般的な固体撮像素子と同様に形成されている。
【００３２】
図５は、この固体撮像素子１の光電変換領域における各深さ位置の電位を示す図である。
【００３３】
この固体撮像素子１では、Ｐ型ウエル５２の下側の層がＰ型層５１とされているので長波長成分の感度が高まると同時に、電荷蓄積部５３が深い位置にまで及ぶように形成されているのでクロストークが低減される。この点について、以下に、比較例と比較しつつ説明する。
【００３４】
図６は、図１乃至図５に示す固体撮像素子１と比較される第１の比較例による固体撮像素子１０１を示す概略断面図であり、図４に対応している。図７は、この固体撮像素子１０１の光電変換領域における各深さ位置の電位を示す図であり、図５に対応している。図６及び図７において、図４及び図５中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【００３５】
この第１の比較例による固体撮像素子１０１が図１乃至図５に示す固体撮像素子１と異なる所は、Ｐ型ウエル５２の下側の層がＮ型基板１５１とされている点と、電荷蓄積部５３が上側からイオン注入するだけで形成されていて浅い位置までにしか及んでいない点のみである。この固体撮像素子１０１は、特許文献１に開示されているような従来の固体撮像素子に相当している。この固体撮像素子１０１では、光電変換領域において上側から各要素５４，５３，５２，１５１からなるＰＮＰＮ構造となっている。したがって、シリコン内部で光電変換されて発生する正孔−電子対のうち信号電荷としての役割を果たす電子は、ドリフトにより電位の高い方へ引き寄せられる。比較的浅い場所で発生した電子は、当該画素４の電荷蓄積部５３に直接引き寄せられるが、深部で発生した電子は電位の最も高いＮ型基板１５１方面に吸い寄せられる成分が多い。一度Ｎ型基板１５１に辿り着いた電子は、Ｐ型ウエル５２とＮ型基板１５１との間に存在する空乏層による電位障壁のため、再びＰ型ウエル５２に上がってくることはない。すなわち、隣接画素４の電荷蓄積部５３に蓄積されてしまうことは少なく、クロストークを防止できる構造となっている。しかし、その反面、入射光のうち深部でしか吸収されない赤色等の長波長成分を蓄積することが難しく、長波長成分の感度を上げることが困難である。
【００３６】
一方、図８は、図１乃至図５に示す固体撮像素子１と比較される第２の比較例による固体撮像素子２０１を示す概略断面図であり、図４に対応している。図９は、この固体撮像素子２０１の光電変換領域における各深さ位置の電位を示す図であり、図５に対応している。図８及び図９において、図４及び図５中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【００３７】
この第２の比較例による固体撮像素子２０１が図１乃至図５に示す固体撮像素子１と異なる所は、Ｐ型ウエル５２の下側の層がＰ型基板２５１とされている点と、電荷蓄積部５３が上側からイオン注入するだけで形成されていて浅い位置までにしか及んでいない点のみである。この固体撮像素子２０１は、特許文献２に開示されているような従来の固体撮像素子に相当している。この固体撮像素子２０１では、光電変換領域において上側から各要素５４，５３，５２，２５１からなるＰＮＰ構造となっている。したがって、深部で発生した電子は、電位の最も高いＮ型の電荷蓄積部５３に吸い寄せられる。つまり、Ｐ型基板２５１を用いると、赤色などの長波長成分に対しても感度を高められるという利点がある。しかし、その反面、図６及び図７に示すＮ型基板１５１を用いた固体撮像素子１０１と異なり基板２５１とウエル５２との間に電位障壁が存在しないため、当該画素４の電荷蓄積部５３に蓄積されなかった成分が、隣接画素４の電荷蓄積部５３に混入してしまい、クロストークが生じ易い。
【００３８】
このように、第１の比較例による固体撮像素子１０１では、クロストークは低減されるものの入射光の長波長成分の感度が低下してしまう一方、第２の比較例による固体撮像素子２０１では、入射光の長波長成分の感度は高いもののクロストークが生じ易く、いずれの比較例も一長一短である。
【００３９】
これに対し、本発明の一実施の形態により製造される図１乃至図５に示す固体撮像素子１では、Ｐ型ウエル５２の下側の層がＰ型層５１とされているので、前記第２の比較例による固体撮像素子２０１と同様に、入射光の長波長成分の感度が高まる。そして、固体撮像素子１では、電荷蓄積部５３が前記第２の比較例による固体撮像素子１０１に比べて深い位置にまで及んでいるため、入射光により当該画素４の深部で発生した電子（信号電荷）は、隣接画素４に拡散してしまう前に当該画素４の電荷蓄積部５３に吸い込まれ易くなり、これにより、クロストークが低減される。このように、図１乃至図５に示す固体撮像素子１によれば、長波長成分の感度が高まると同時にクロストークが低減されるのである。
【００４０】
なお、長波長成分の感度をより高めるためには、Ｐ型のエピタキシャル成長層５１の不純物濃度をＰ型ウエル５２の不純物濃度よりも濃くすることが好ましい。また、エピタキシャル成長層５１があまりに厚すぎると、再びクロストーク悪化の原因となる可能性があるため、その厚さは適切に設定する。
【００４１】
ここで、本発明の一実施の形態による製造方法として、前述した固体撮像素子１の製造方法の一例を、図１０乃至図１３を参照して説明する。この製造方法は、本発明の一実施の形態による拡散領域の形成方法を用いたものである。図１０乃至図１３は、本実施の形態による製造方法の主要な工程を模式的に示す概略断面図であり、図４に対応している。なお、以下に説明する各材料は例示であり、その材料に限定されるものではない。
【００４２】
まず、Ｐ型シリコン基板（第１の基板）８１を用意し、その上面側にＰ型ウエル５２を形成する。Ｐ型シリコン基板８１に代えて、Ｎ型シリコン基板を用意し、その上面側（一方の主表面の側）にＰ型ウエル５２を形成してもよい。本実施の形態では、Ｐ型ウエル５２よりも下側の部分は、後述する工程で除去されるためである。なお、ここでは、Ｐ型ウエル５２を形成したが、その代わりにＰ型エピタキシャル成長層を形成してもよい。次いで、上側からイオン注入することで、Ｐ型ウエル５２にＰ型の素子分離領域５５を形成する。図１０（ａ）はこの状態を示している。なお、イオン注入に際しては、周知のように、予め保護用の酸化膜の形成やマスク用のレジストパターンの形成などが行われることは、言うまでもない。後述する他の拡散領域形成時のイオン注入の際についても同様である。
【００４３】
次に、上側（Ｐ型ウエル５２の側）からイオン注入することで、電荷蓄積部５３の上側領域５３ａ、及び、その他のＮ型拡散領域１６ａ，１６ｂ，３１〜３３（図１０（ｂ）には現れていない。）を形成する。引き続いて、上側からイオン注入することで、高濃度のＰ型の空乏化防止層５４を形成する。図１０（ｂ）はこの状態を示している。
【００４４】
その後、図１０（ｂ）に示す状態の構造体の上側（Ｐ型ウエル５２の側）に、シリコン基板等の支持基板（第２の基板）８２を接合する。図１１（ａ）はこの状態を示している。この接合は、一時的なものであり、後に剥離する。
【００４５】
次に、図１１（ａ）に示す状態の接合体の下側（基板８１の側）を研磨等により除去することで、接合体全体の厚さを薄くする。図１１（ｂ）はこの状態を示している。このとき、支持基板８２により機械的な強度が保持されているので、破損等が防止される。本実施の形態では、基板８１及びＰ型ウエル５２の下側の一部が除去されているが、これに限定されず、後述する図１２（ａ）に示す工程で電荷蓄積部５３の下側領域５３ｂを上側領域５３ａと厚さ方向に重なるように形成し得る程度に、当該接合体を薄くすればよい。したがって、場合によっては、Ｐ型基板８１の上側の一部が残る程度に当該接合体を薄くするだけでもよい。
【００４６】
次いで、図１１（ｂ）に示す状態の接合体に対して下側（支持基板８２とは反対側）からイオン注入を行うことで、Ｐ型ウエル５２に電荷蓄積部５３の下側領域５３ｂを形成する。図１２（ａ）はこの状態を示している。理解を容易にするため、図１２では、この下側領域５３ｂにはドットパターンを付している。なお、この工程では、転送トランジスタ１４の転送特性に支障を及ぼさないために、電荷蓄積部５３の下側領域５３ａを形成する際に、その転送特性に支障の無い注入条件を満足しておくことが好ましい。
【００４７】
引き続いて、図１２（ａ）に示す状態の接合体のＰ型ウエル５２の下面に、エピタキシャル成長により、Ｐ型のエピタキシャル成長層５１を形成する。図１２（ｂ）はこの状態を示している。このとき、前述したように、Ｐ型のエピタキシャル成長層５１の不純物濃度は、Ｐ型ウエル５２の不純物濃度よりも濃い方が好ましい。
【００４８】
次に、図１２（ｂ）に示す状態の接合体から支持基板８２を除去する。図１３はこの状態を示している。その後、従来の固体撮像素子１０１，２０１を製造する場合と同様に、層間絶縁膜、ゲート電極３４〜３７、アルミニウム等からなる配線層、カラーフィルタ及びマイクロレンズなどを図１３に示す状態の構造体の上面側に形成するなどして、図１乃至図５に示す固体撮像素子１が完成する。
【００４９】
なお、エピタキシャル成長層５１を成長させる際の処理温度は比較的高いため、本実施の形態のように、配線層の形成は、エピタキシャル成長層５１を形成した後に行うことが好ましい。もっとも、エピタキシャル成長層５１の形成を例えば分子線エキタキシィ法（ＭＢＥ）により行う場合には、その処理温度は比較的低いので、図１０（ｂ）に示す工程の後でかつ図１１（ａ）に示す工程の前に配線層及びそれに付随する層間絶縁膜を形成しておくことも可能である。
【００５０】
前述した従来の固体撮像素子１０１，２０２を製造する場合には、上側からイオン注入するだけで電荷蓄積部５３が形成されていたので、イオン注入機の加速エネルギーの上限等で制約を受けてしまい、電荷蓄積部５３を比較的浅い位置にまでしか形成することはできない。これに対し、本実施の形態によれば、上下両側からイオン注入することで電荷蓄積部５３を形成するので、イオン注入機の加速エネルギーの上限等による制約を超えて、電荷蓄積部５３を深い位置にまで及ぶように形成することができる。
【００５１】
したがって、本実施の形態によれば、入射光の長波長成分の感度が高いとともにクロストークが低減された固体撮像素子１を製造することができる。
【００５２】
以上、本発明の一実施の形態について説明したが、本発明はこの実施の形態に限定されるものではない。
【００５３】
例えば、前述した実施の形態はＣＭＯＳ型固体撮像素子の製造方法の例であったが、本発明による固体撮像素子の製造方法は、ＣＣＤ型固体撮像素子などの他の固体撮像素子の製造方法にも適用することができる。
【００５４】
また、前述した実施の形態は、本発明による拡散領域の形成方法を固体撮像素子１における電荷蓄積部５３の形成方法に適用した例であったが、本発明による拡散領域の形成方法は他の拡散領域の形成方法にも適用することができる。
【図面の簡単な説明】
【００５５】
【図１】本発明の一実施の形態による製造方法により製造される固体撮像素子の一例を示す概略構成図である。
【図２】図１中の単位画素を示す回路図である。
【図３】図１中の互いに隣り合う２つの画素を模式的に示す概略平面図である。
【図４】図３中のＡ−Ａ’線に沿った概略断面図である。
【図５】図１乃至図５に示す固体撮像素子の光電変換領域における各深さ位置の電位を示す図である。
【図６】第１の比較例による固体撮像素子を示す概略断面図である。
【図７】図６に示す固体撮像素子の光電変換領域における各深さ位置の電位を示す図である。
【図８】第２の比較例による固体撮像素子を示す概略断面図である。
【図９】図８に示す固体撮像素子の光電変換領域における各深さ位置の電位を示す図である。
【図１０】本発明の一実施の形態による製造方法の主要な工程を模式的に示す概略断面である。
【図１１】図１０に示す工程に引き続く工程を模式的に示す概略断面である。
【図１２】図１１に示す工程に引き続く工程を模式的に示す概略断面である。
【図１３】図１２に示す工程に引き続く工程を模式的に示す概略断面である。
【符号の説明】
【００５６】
１  固体撮像素子
４  画素
５１  Ｐ型エピタキシャル成長層（第１の半導体層）
５２  Ｐ型ウエル（第２の半導体層）
５３  Ｎ型の電荷蓄積部
８１  第１の基板
８２  支持基板（第２の基板）
【図１】
2008192973.tif 000003
【図２】
2008192973.tif 000004
【図３】
2008192973.tif 000005
【図４】
2008192973.tif 000006
【図５】
2008192973.tif 000007
【図６】
2008192973.tif 000008
【図７】
2008192973.tif 000009
【図８】
2008192973.tif 000010
【図９】
2008192973.tif 000011
【図１０】
2008192973.tif 000012
【図１１】
2008192973.tif 000013
【図１２】
2008192973.tif 000014
【図１３】
2008192973.tif 000015