(57)【要約】【課題】実装面積の増大及びそれに伴うコストアップをさせることなく通信品質を確保することができるインタフェース回路を得る。【解決手段】Ｄ＋／ＲＸＤ端子とＤ−／ＴＸＤ端子との接続制御を行うＨＳドライバ５におけるスイッチ回路１１及びＦＳドライバ６におけるスイッチ回路２１の各スイッチＳＷ３〜ＳＷ６を構成するＰＭＯＳトランジスタ５１，５３，６１，６３の各サブストレートゲートに、ＵＳＢ−ＢＵＳ電源電圧ＶＢＵＳが正常に供給されない場合はコア回路用電源電圧ＤＶＤＤを増幅した電圧をそれぞれ入力し、ＵＳＢ−ＢＵＳ電源電圧ＶＢＵＳが正常に供給されている場合はＵＳＢ用安定化電源電圧ＶＵＳＢをそれぞれ入力するようにした。【選択図】図１
2008192106.tif 000002
【特許請求の範囲】
【請求項１】
通信ケーブルに接続された一対の端子を共用して、該通信ケーブルを介して接続された機器とのＵＳＢ通信時にインタフェースを行うＵＳＢ用インタフェース回路部と、前記通信ケーブルを介して接続された機器とのＵＡＲＴ通信時にインタフェースを行うＵＡＲＴ用インタフェース回路部とを備えたデータ通信用のインタフェース回路において、
前記ＵＳＢ通信時に外部から供給される電源電圧の検出を行い、該検出結果に応じて、該電源電圧から生成した所定のＵＳＢ用電源電圧とＵＡＲＴ通信時に使用する所定のコア回路用電源電圧に比例した電圧のいずれか一方を前記ＵＳＢ用インタフェース回路部に出力する電源切替回路部を備え、
前記ＵＳＢ用インタフェース回路部は、ＵＳＢ通信時に前記各端子との接続を行うためのスイッチ回路を有し、該スイッチ回路は、電源として前記電源切替回路部からの電圧が入力されることを特徴とするインタフェース回路。
【請求項２】
前記スイッチ回路は、ＵＳＢ通信時に対応する前記各端子との接続を行うための、ＰＭＯＳトランジスタとＮＭＯＳトランジスタが並列に接続されて形成された各スイッチを備え、該各スイッチのそれぞれのＰＭＯＳトランジスタは、サブストレートゲートに前記電源切替回路部からの電圧が入力されることを特徴とする請求項１記載のインタフェース回路。
【請求項３】
前記電源切替回路部は、
前記ＵＳＢ通信時に外部から供給される電源電圧の検出を行い、該検出結果を出力する電圧検出回路と、
該検出結果に応じて、前記ＵＳＢ用電源電圧と前記コア回路用電源電圧に比例した電圧のいずれか一方を前記ＵＳＢ用インタフェース回路部に出力する切替回路と、
を備えることを特徴とする請求項１又は２記載のインタフェース回路。
【請求項４】
前記切替回路は、前記電圧検出回路から、前記外部から供給される電源電圧が所定値以下であることを示す信号が前記検出結果として出力されると、前記コア回路用電源電圧に比例した電圧を前記ＵＳＢ用インタフェース回路部に出力し、前記外部から供給される電源電圧が所定値を超えていることを示す信号が前記検出結果として出力されると、前記ＵＳＢ用電源電圧を前記ＵＳＢ用インタフェース回路部に出力することを特徴とする請求項３記載のインタフェース回路。
【請求項５】
前記ＵＳＢ用インタフェース回路部は、
ハイスピード用のドライバ回路であるＨＳドライバ回路と、
フルスピード用のドライバ回路であるＦＳドライバ回路と、
を備え、
前記ＨＳドライバ回路は、
前記スイッチ回路をなすＨＳ用スイッチ回路と、
ＵＳＢ通信時にＨＳドライバ回路を作動させるための所定の制御信号、及び前記電圧検出回路から出力される前記検出結果を示す信号に応じて該ＨＳ用スイッチ回路のスイッチング制御を行い、前記切替回路から入力された電圧を電源にして作動するＨＳ用制御回路と、
を有し、
前記ＦＳドライバ回路は、
前記スイッチ回路をなすＦＳ用スイッチ回路と、
ＵＳＢ通信時にＦＳドライバ回路を作動させるための所定の制御信号、及び前記電圧検出回路から出力される前記検出結果を示す信号に応じて該ＦＳ用スイッチ回路のスイッチング制御を行い、前記切替回路から入力された電圧を電源にして作動するＦＳ用制御回路と、
を有することを特徴とする請求項３又は４記載のインタフェース回路。
【請求項６】
前記切替回路は、前記電圧検出回路からの検出結果に応じて、前記ＵＳＢ用電源電圧と前記コア回路用電源電圧を増幅した電圧のいずれか一方を前記ＵＳＢ用インタフェース回路部に出力することを特徴とする請求項３、４又は５記載のインタフェース回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＵＳＢ用とＵＡＲＴ用の通信ポートが共用されるデータ通信用のインタフェース回路に関し、特に、ＵＳＢ用電源とコア回路用電源との切り替えを行う電源切替回路を有するインタフェース回路に関する。
【背景技術】
【０００２】
ＵＳＢ用とＵＡＲＴ用の通信ポートを共用し切り替えて使用する方法はこれまでも検討されていた。例えば、ＵＳＢ用電源電圧（ＶＢＵＳ）を検出して、該ＵＳＢ用電源電圧が存在しないときはＵＡＲＴ回路に、該ＵＳＢ用電源電圧が存在するときはＵＳＢ回路にスイッチを切り替える方式があり（例えば、特許文献１参照。）、マイコンによって該スイッチを切り替えるものもあった（例えば、特許文献２参照。）。
図３は、従来のインタフェース回路の回路例を示した図である。
図３において、ＵＳＢ通信時は、電源として、ＵＳＢ−ＢＵＳ電源電圧ＶＢＵＳが供給されて、ＵＳＢ−ＢＵＳ電源電圧ＶＢＵＳからＵＳＢ用安定電源電圧ＶＵＳＢが生成されている。ＵＡＲＴ通信時は、電源として、バッテリ電源電圧ＶＢＡＴが供給されて、バッテリ電源電圧ＶＢＡＴからコア回路用電源電圧ＤＶＤＤが生成されている。
【０００３】
しかし、ＵＡＲＴ通信時は、ＵＳＢ−ＢＵＳ電源電圧ＶＢＵＳが供給されず、バッテリ電源電圧ＶＢＡＴとコア回路用電源電圧ＤＶＤＤしか存在しないため、通信ケーブル１０７に接続されるＤ＋／ＲＸＤ端子及びＤ−／ＴＸＤ端子から、ＵＳＢ用インタフェース回路部１０２のＨＳ（ハイスピード）用ドライバ回路であるＨＳドライバ回路１０５と、ＦＳ（フルスピード）用ドライバ回路であるＦＳドライバ回路１０６への電流の逆流を考慮する必要があった。図３では、ＵＳＢ用インタフェース回路部１０２とＵＡＲＴ用インタフェース回路部１０３とを直接接続しており、Ｄ＋／ＲＸＤ端子及びＤ−／ＴＸＤ端子は、ＨＳドライバ回路１０５のスイッチ回路１１１に直接、ＦＳドライバ回路１０６のスイッチ回路１２１には抵抗１２８及び１２９を介してそれぞれ接続されている。例えば、抵抗１２８及び１２９の各抵抗値はそれぞれ３３Ωである。
【０００４】
スイッチ回路１１１は、図４に示すように、スイッチＳＷ１０３はＰＭＯＳトランジスタ１５１とＮＭＯＳトランジスタ１５２が並列に接続されて形成され、スイッチＳＷ１０４も同様にＰＭＯＳトランジスタ１５３とＮＭＯＳトランジスタ１５４が並列に接続されて形成されている。このような構成は、スイッチ回路１２１においても同様である。ＰＭＯＳトランジスタ１５１の断面構造の例を示した図は、図５のようになる。なお、ＰＭＯＳトランジスタ１５３においてもＰＭＯＳトランジスタ１５１と同じで図５のようになる。図５において、ＵＳＢ用安定電源電圧ＶＵＳＢが供給されない場合、寄生ダイオードの順方向の経路を通って、ＵＳＢ用安定電源電圧ＶＵＳＢに電流が流れ込む。この場合、設計値以上の電流を消費することも問題であるが、該電流が流れることによる電圧降下で、ＵＡＲＴ通信時の信号が正しく伝わらず通信ができなくなる場合があった。
【０００５】
このようなスイッチ回路１１１及び１２１は、常時供給される電源によって制御されなければならないが、ＵＳＢ用の電源は、通信回路がホスト機能を持たない場合、ケーブルを介して供給される。該ケーブルは常時接続されておらず、ケーブルからの電源を使用して前記スイッチを制御することはできなかった。従って、通信回路で使用している電源を使うことになるが、携帯機器の場合その電源はバッテリであることから、電源電圧の変動幅が大きかった。このため、前記スイッチ回路を構成するトランジスタのオン抵抗の変動が大きくなり、該変動をＵＳＢ規格内に抑えるためには該トランジスタのトランジスタサイズを大きくしなければならなかった。
【特許文献１】特開２００６−１０１２９１号公報
【特許文献２】特表２００４−５３４９９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、前記スイッチ回路のトランジスタサイズを大きくすることによって寄生容量が大きくなるため、通信速度（品質）の確保が困難になると共に、実装面積の増大化やコストアップの要因になっていた。
【０００７】
本発明は、このような問題を解決するためになされたものであり、実装面積の増大及びそれに伴うコストアップをさせることなく通信品質を確保することができるインタフェース回路を得ることを目的とする。
【課題を解決するための手段】
【０００８】
この発明に係るインタフェース回路は、通信ケーブルに接続された一対の端子を共用して、該通信ケーブルを介して接続された機器とのＵＳＢ通信時にインタフェースを行うＵＳＢ用インタフェース回路部と、前記通信ケーブルを介して接続された機器とのＵＡＲＴ通信時にインタフェースを行うＵＡＲＴ用インタフェース回路部とを備えたデータ通信用のインタフェース回路において、
前記ＵＳＢ通信時に外部から供給される電源電圧の検出を行い、該検出結果に応じて、該電源電圧から生成した所定のＵＳＢ用電源電圧とＵＡＲＴ通信時に使用する所定のコア回路用電源電圧に比例した電圧のいずれか一方を前記ＵＳＢ用インタフェース回路部に出力する電源切替回路部を備え、
前記ＵＳＢ用インタフェース回路部は、ＵＳＢ通信時に前記各端子との接続を行うためのスイッチ回路を有し、該スイッチ回路は、電源として前記電源切替回路部からの電圧が入力されるものである。
【０００９】
具体的には、前記スイッチ回路は、ＵＳＢ通信時に対応する前記各端子との接続を行うための、ＰＭＯＳトランジスタとＮＭＯＳトランジスタが並列に接続されて形成された各スイッチを備え、該各スイッチのそれぞれのＰＭＯＳトランジスタは、サブストレートゲートに前記電源切替回路部からの電圧が入力されるようにした。
【００１０】
また、前記電源切替回路部は、
前記ＵＳＢ通信時に外部から供給される電源電圧の検出を行い、該検出結果を出力する電圧検出回路と、
該検出結果に応じて、前記ＵＳＢ用電源電圧と前記コア回路用電源電圧に比例した電圧のいずれか一方を前記ＵＳＢ用インタフェース回路部に出力する切替回路と、
を備えるようにした。
【００１１】
この場合、前記切替回路は、前記電圧検出回路から、前記外部から供給される電源電圧が所定値以下であることを示す信号が前記検出結果として出力されると、前記コア回路用電源電圧に比例した電圧を前記ＵＳＢ用インタフェース回路部に出力し、前記外部から供給される電源電圧が所定値を超えていることを示す信号が前記検出結果として出力されると、前記ＵＳＢ用電源電圧を前記ＵＳＢ用インタフェース回路部に出力するようにした。
【００１２】
また、前記ＵＳＢ用インタフェース回路部は、
ハイスピード用のドライバ回路であるＨＳドライバ回路と、
フルスピード用のドライバ回路であるＦＳドライバ回路と、
を備え、
前記ＨＳドライバ回路は、
前記スイッチ回路をなすＨＳ用スイッチ回路と、
ＵＳＢ通信時にＨＳドライバ回路を作動させるための所定の制御信号、及び前記電圧検出回路から出力される前記検出結果を示す信号に応じて該ＨＳ用スイッチ回路のスイッチング制御を行い、前記切替回路から入力された電圧を電源にして作動するＨＳ用制御回路と、
を有し、
前記ＦＳドライバ回路は、
前記スイッチ回路をなすＦＳ用スイッチ回路と、
ＵＳＢ通信時にＦＳドライバ回路を作動させるための所定の制御信号、及び前記電圧検出回路から出力される前記検出結果を示す信号に応じて該ＦＳ用スイッチ回路のスイッチング制御を行い、前記切替回路から入力された電圧を電源にして作動するＦＳ用制御回路と、
を有するようにした。
【００１３】
また、前記切替回路は、前記電圧検出回路からの検出結果に応じて、前記ＵＳＢ用電源電圧と前記コア回路用電源電圧を増幅した電圧のいずれか一方を前記ＵＳＢ用インタフェース回路部に出力するようにした。
【発明の効果】
【００１４】
本発明のインタフェース回路によれば、前記ＵＳＢ用インタフェース回路部は、ＵＳＢ通信時に、前記各端子との接続を行うためのスイッチ回路に、電源として前記電源切替回路部からの電圧が入力されるようにした。このことから、ＵＳＢ通信時には、スイッチ回路の回路面積を大きくすることなくオン抵抗を低下させることができ、実装面積の増大及びそれに伴うコストアップをさせることなく通信品質を確保することができる。
また、ＵＡＲＴ通信時には、前記スイッチ回路は、電源としてコア回路用電源電圧に比例した電圧が入力されるようにすることにより、スイッチ回路の電源を常時確保することができるため通信品質を確保することができる。
【発明を実施するための最良の形態】
【００１５】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態におけるインタフェース回路の構成例を示した図である。
図１において、インタフェース回路１は、ＵＳＢ（Universal Serial Bus）とＵＡＲＴ（Universal Asynchronous Receiver Transmitter）の通信ポートが共用されたデータ通信用のインタフェース回路であり、ＵＳＢ用インタフェース回路部２と、ＵＡＲＴ用インタフェース回路部３と、ＵＳＢ用インタフェース回路部２への電源の切り替えを行う電源切替回路部４とを備えている。なお、図１では、ＵＳＢ用インタフェース回路部２において、データ送信用の回路のみを示しており、データを受信するための回路は省略している。
【００１６】
また、ＵＳＢ用インタフェース回路部２は、ＨＳ（ハイスピード）用のドライバ回路であるＨＳドライバ回路５と、ＦＳ（フルスピード）用のドライバ回路であるＦＳドライバ回路６とを備えている。ＵＡＲＴ用インタフェース回路部３、ＨＳドライバ回路５及びＦＳドライバ回路６は、Ｄ＋／ＲＸＤ端子及びＤ−／ＴＸＤ端子を介して通信ケーブル７にそれぞれ接続されている。Ｄ＋／ＲＸＤ端子は、ＵＳＢ通信時にはＤ＋（非反転入出力）端子として、ＵＡＲＴ通信時にはＲＸＤ（データ入力）端子として使用される。また、Ｄ−／ＴＸＤ端子は、ＵＳＢ通信時にはＤ−（反転入出力）端子として、ＵＡＲＴ通信時にはＴＸＤ（データ出力）端子として使用される。
【００１７】
ＨＳドライバ回路５は、スイッチ回路１１、ＡＮＤ回路１２、バッファ１３、インバータ１４、レベルシフト回路（図１ではＬ／Ｓと示している。）１５，１６、定電流源１７及びスイッチＳＷ１，ＳＷ２を備えており、スイッチ回路１１は、スイッチＳＷ３及びＳＷ４を備えている。また、ＦＳドライバ回路６は、スイッチ回路２１、ＡＮＤ回路２２、バッファ２３〜２５、レベルシフト回路２６，２７及び抵抗２８，２９を備えており、スイッチ回路２１は、スイッチＳＷ５及びＳＷ６を備えている。なお、スイッチ回路１１はＨＳ用スイッチ回路を、スイッチ回路２１はＦＳ用スイッチ回路を、ＡＮＤ回路１２及びレベルシフト回路１５，１６はＨＳ用制御回路を、ＡＮＤ回路２２及びレベルシフト回路２６，２７はＦＳ用制御回路をそれぞれなす。
【００１８】
また、ＵＡＲＴ用インタフェース回路部３はバッファ３１及び３２を備えており、電源切替回路部４は、ＵＳＢ−ＢＵＳ電源電圧ＶＢＵＳの電圧検出を行う電圧検出回路４１と、電圧検出回路４１の検出結果に応じてＨＳドライバ回路５及びＦＳドライバ回路６に供給する電源電圧の切り替えを行う切替回路４２とを備えている。電圧検出回路４１は、演算増幅回路４３と、所定の基準電圧ＶＲＥＦを生成して出力する基準電圧発生回路４４とで構成され、切替回路４２は、演算増幅回路４５、ＰＭＯＳトランジスタ４６，４７、インバータ４８及び抵抗４９，５０で構成されている。
【００１９】
図１において、ＵＳＢ通信時には電源として、バッテリ電源電圧ＶＢＡＴ、バッテリ電源電圧ＶＢＡＴから生成されたコア回路用電源電圧ＤＶＤＤ、外部から入力されるＵＳＢ−ＢＵＳ電源電圧ＶＢＵＳ及びＵＳＢ−ＢＵＳ電源電圧ＶＢＵＳから生成されたＵＳＢ用安定化電源電圧ＶＵＳＢがあり、例えば、バッテリ電源電圧ＶＢＡＴは約３.８Ｖであり、コア回路用電源電圧ＤＶＤＤは１.８Ｖであり、ＵＳＢ−ＢＵＳ電源電圧ＶＢＵＳは５Ｖであり、ＵＳＢ用安定化電源電圧ＶＵＳＢは３.３Ｖである。一方、ＵＡＲＴ通信時は、ＵＳＢ−ＢＵＳ電源電圧ＶＢＵＳが供給されず、バッテリ電源電圧ＶＢＡＴ及びコア回路用電源電圧ＤＶＤＤしか存在しない。なお、ＵＳＢ用安定化電源電圧はＵＳＢ用電源電圧をなす。
【００２０】
ＵＡＲＴ用インタフェース回路部３において、バッファ３１の入力端はＤ＋／ＲＸＤ端子に接続され、バッファ３１の出力端から通信ケーブル７を介して入力された入力信号Ａ−ＲＸＤが出力される。バッファ３２の入力端には通信ケーブル７に出力する出力信号Ａ−ＴＸＤが入力され、バッファ３２の出力端はＤ−／ＴＸＤ端子に接続されている。バッファ３１及び３２は、それぞれコア回路用電源電圧ＤＶＤＤを電源にして作動している。
【００２１】
次に、電源切替回路部４において、演算増幅回路４３の非反転入力端にはＵＳＢ−ＢＵＳ電源電圧ＶＢＵＳが入力されており、演算増幅回路４３の反転入力端には所定の基準電圧ＶＲＥＦが入力されている。演算増幅回路４３の出力端から、ＵＳＢ−ＢＵＳ電源電圧ＶＢＵＳが供給されているか否かを示す検出信号ＤＥＴＶＢＵＳが出力される。また、演算増幅回路４５の非反転入力端にはコア回路用電源電圧ＤＶＤＤが入力され、演算増幅回路４５の出力端と接地電圧との間に抵抗４９及び５０が直列に接続されている。演算増幅回路４５の非反転入力端は抵抗４９と抵抗５０との接続部に接続され、演算増幅回路４５の出力端はＰＭＯＳトランジスタ４６のソースに接続されている。
【００２２】
ＰＭＯＳトランジスタ４７のソースにはＵＳＢ用安定化電源電圧ＶＵＳＢが入力されており、ＰＭＯＳトランジスタ４６のゲートには検出信号ＤＥＴＶＢＵＳが入力され、ＰＭＯＳトランジスタ４７のゲートには、インバータ４８で検出信号ＤＥＴＶＢＵＳの信号レベルを反転した信号が入力されている。ＰＭＯＳトランジスタ４６及び４７の各ドレインは接続され、該接続部からセレクタ出力電圧ＶＣＣＳＥＬが出力される。演算増幅回路４３はＵＳＢ−ＢＵＳ電源電圧ＶＢＵＳを電源にして作動し、演算増幅回路４５はバッテリ電源電圧ＶＢＡＴを電源にして作動する。
【００２３】
次に、ＨＳドライバ５において、スイッチＳＷ１及びＳＷ２の各一端は接続され、該接続部は定電流源１７の出力端に接続され、定電流源１７の入力端はＵＳＢ用安定化電源電圧ＶＵＳＢに接続されている。スイッチＳＷ１の他端はスイッチＳＷ３の一端に、スイッチＳＷ２の他端はスイッチＳＷ４の一端にそれぞれ接続されている。スイッチＳＷ３の他端はＤ−／ＴＸＤ端子に、スイッチＳＷ４の他端はＤ＋／ＲＸＤ端子にそれぞれ接続されている。スイッチＳＷ１の制御信号入力端には、ＨＳモード時に入力されるデータ信号ＨＳＤＡＴＡが入力されており、データ信号ＨＳＤＡＴＡはインバータ１４で信号レベルが反転されてスイッチＳＷ２の制御信号入力端に入力されている。
【００２４】
ＨＳモード時にハイレベルになるＨＳイネーブル信号ＨＳＥＮがバッファ１３の入力端に入力され、バッファ１３の出力信号はレベルシフト回路１６でレベルシフトされてＡＮＤ回路１２の一方の入力端に入力されている。また、検出信号ＤＥＴＶＢＵＳは、レベルシフト回路１５でレベルシフトされてＡＮＤ回路１２の他方の入力端に入力され、ＡＮＤ回路１２の出力信号は、スイッチＳＷ３とＳＷ４の動作制御するための制御信号としてスイッチ回路１１に入力される。バッファ１３はＵＳＢ用安定化電源電圧ＶＵＳＢを電源にして作動し、スイッチ回路１１、ＡＮＤ回路１２及びレベルシフト回路１５，１６は、それぞれセレクタ出力電圧ＶＣＣＳＥＬを電源にして作動する。
【００２５】
次に、ＦＳドライバ６において、図示されていないが、バッファ２４の入力端にはＦＳモード時のデータ信号が入力されており、バッファ２４からデータ信号ＦＤＰとして出力される。また、図示されていないが、バッファ２５の入力端には前記ＦＳモード時のデータ信号の信号レベルを反転させた信号が入力されており、バッファ２５からデータ信号ＦＤＭとして出力される。バッファ２４の出力端はスイッチＳＷ５の一端に、バッファ２５の出力端はスイッチＳＷ６の一端にそれぞれ接続されている。スイッチＳＷ５の他端は抵抗２８を介してＤ＋／ＲＸＤ端子に、スイッチＳＷ６の他端は抵抗２９を介してＤ−／ＴＸＤ端子にそれぞれ接続されている。抵抗２８及び２９の抵抗値は、例えばそれぞれ３３Ωである。
【００２６】
ＦＳモード時にハイレベルになるＦＳイネーブル信号ＦＳＥＮがバッファ２３の入力端に入力され、バッファ２３の出力信号はレベルシフト回路２７でレベルシフトされてＡＮＤ回路２２の一方の入力端に入力されている。また、検出信号ＤＥＴＶＢＵＳは、レベルシフト回路２６でレベルシフトされてＡＮＤ回路２２の他方の入力端に入力され、ＡＮＤ回路２２の出力信号は、スイッチＳＷ５とＳＷ６の動作制御するための制御信号としてスイッチ回路２１に入力される。バッファ２３はＵＳＢ用安定化電源電圧ＶＵＳＢを電源にして作動し、スイッチ回路２１、ＡＮＤ回路２２及びレベルシフト回路２６，２７は、それぞれセレクタ出力電圧ＶＣＣＳＥＬを電源にして作動する。
【００２７】
このような構成において、演算増幅回路４３は、ＵＳＢ−ＢＵＳ電源電圧ＶＢＵＳと基準電圧ＶＲＥＦとの電圧比較を行い、ＵＳＢ−ＢＵＳ電源電圧ＶＢＵＳが基準電圧ＶＲＥＦ以下になるとローレベルの検出信号ＤＥＴＶＢＵＳを出力し、ＵＳＢ−ＢＵＳ電源電圧ＶＢＵＳが基準電圧ＶＲＥＦを超えるとハイレベルの検出信号ＤＥＴＶＢＵＳを出力する。すなわち、演算増幅回路４３は、ＵＳＢ−ＢＵＳ電源電圧ＶＢＵＳが供給されていない場合はローレベルの検出信号ＤＥＴＶＢＵＳを出力し、ＵＳＢ−ＢＵＳ電源電圧ＶＢＵＳが正常に供給されている場合はハイレベルの検出信号ＤＥＴＶＢＵＳを出力する。
【００２８】
演算増幅回路４５及び抵抗４９，５０は非反転増幅回路を形成しており、例えば、抵抗４９は１.５ＭΩであり、抵抗５０は１.８ＭΩである。演算増幅回路４５は、コア回路用電源電圧ＤＶＤＤを増幅して出力する。ローレベルの検出信号ＤＥＴＶＢＵＳが出力されると、ＰＭＯＳトランジスタ４６がオンして導通状態になると共にＰＭＯＳトランジスタ４７がオフして遮断状態になる。このため、演算増幅回路４５から出力された電圧がセレクタ出力電圧ＶＣＣＳＥＬとして出力される。一方、ハイレベルの検出信号ＤＥＴＶＢＵＳが出力されると、ＰＭＯＳトランジスタ４６がオフして遮断状態になると共にＰＭＯＳトランジスタ４７がオンして導通状態になる。このため、ＵＳＢ用安定化電源電圧ＶＵＳＢがセレクタ出力電圧ＶＣＣＳＥＬとして出力される。すなわち、切替回路４２は、ＵＳＢ−ＢＵＳ電源電圧ＶＢＵＳが正常に供給されていない場合は、コア回路用電源電圧ＤＶＤＤを増幅した電圧をセレクタ出力電圧ＶＣＣＳＥＬとして出力し、ＵＳＢ−ＢＵＳ電源電圧ＶＢＵＳが正常に供給されている場合は、ＵＳＢ用安定化電源電圧ＶＵＳＢをセレクタ出力電圧ＶＣＣＳＥＬとして出力する。
【００２９】
ＨＳイネーブル信号ＨＳＥＮがローレベルになるか及び／又は検出信号ＤＥＴＶＢＵＳがローレベルになると、ＡＮＤ回路１２はローレベルの信号を出力してスイッチ回路１１の各スイッチＳＷ３及びＳＷ４をそれぞれオフさせて遮断状態にする。また、ＨＳイネーブル信号ＨＳＥＮ及び検出信号ＤＥＴＶＢＵＳがそれぞれハイレベルになると、ＡＮＤ回路１２はハイレベルの信号を出力してスイッチ回路１１の各スイッチＳＷ３及びＳＷ４をそれぞれオンさせて導通状態にする。また、スイッチ回路１１、ＡＮＤ回路１２及びレベルシフト回路１５，１６には、検出信号ＤＥＴＶＢＵＳがローレベルである場合、セレクタ出力電圧ＶＣＣＳＥＬとしてコア回路用電源電圧ＤＶＤＤを増幅した電圧がそれぞれ入力され、検出信号ＤＥＴＶＢＵＳがハイレベルである場合、セレクタ出力電圧ＶＣＣＳＥＬとしてＵＳＢ用安定化電源電圧ＶＵＳＢがそれぞれ入力される。
【００３０】
ここで、図２は、スイッチ回路１１及び２１の回路例を示した図である。なお、図２において符号の後ろに示した括弧内の符号はスイッチ回路２１の場合を示している。スイッチ回路２１の場合、以下の説明において、スイッチ回路１１をスイッチ回路２１に、スイッチＳＷ３をスイッチＳＷ５に、スイッチＳＷ４をスイッチＳＷ６に、ＰＭＯＳトランジスタ５１，５３をＰＭＯＳトランジスタ６１，６３に、ＮＭＯＳトランジスタ５２，５４をＮＭＯＳトランジスタ６２，６４に、インバータ５５，５６をインバータ６５，６６に、ＡＮＤ回路１２をＡＮＤ回路２２に、ＨＳイネーブル信号ＨＳＥＮをＦＳイネーブル信号ＦＳＥＮにそれぞれ置き換えればよい。
【００３１】
図２において、スイッチ回路１１は、ＰＭＯＳトランジスタ５１，５３、ＮＭＯＳトランジスタ５２，５４及びインバータ５５，５６を備えている。ＰＭＯＳトランジスタ５１及びＮＭＯＳトランジスタ５２は、並列に接続されてインバータ５５，５６と共にスイッチＳＷ３をなしている。同様に、ＰＭＯＳトランジスタ５３及びＮＭＯＳトランジスタ５４は、並列に接続されてインバータ５５，５６と共にスイッチＳＷ４をなしている。インバータ５５の入力端にはＡＮＤ回路１２の出力信号が入力されており、インバータ５５の出力端は、インバータ５６の入力端及びＰＭＯＳトランジスタ５１，５３の各ゲートにそれぞれ接続されている。
【００３２】
インバータ５６の出力端は、ＮＭＯＳトランジスタ５２，５４の各ゲートにそれぞれ接続され、インバータ５５及び５６は、それぞれセレクタ出力電圧ＶＣＣＳＥＬを電源にして作動する。ＰＭＯＳトランジスタ５１及び５３の各サブストレートゲートはそれぞれセレクタ出力電圧ＶＣＣＳＥＬに接続され、ＮＭＯＳトランジスタ５２及び５４の各サブストレートゲートはそれぞれ接地電圧に接続されている。
【００３３】
このようにすることにより、ＰＭＯＳトランジスタ５１及び５３の各サブストレートゲートには、ＵＳＢ−ＢＵＳ電源電圧ＶＢＵＳが正常に供給されずに検出信号ＤＥＴＶＢＵＳがローレベルになると、セレクタ出力電圧ＶＣＣＳＥＬとしてコア回路用電源電圧ＤＶＤＤを増幅した電圧がそれぞれ入力され、ＵＳＢ−ＢＵＳ電源電圧ＶＢＵＳが正常に供給されて検出信号ＤＥＴＶＢＵＳがハイレベルになると、セレクタ出力電圧ＶＣＣＳＥＬとしてＵＳＢ用安定化電源電圧ＶＵＳＢがそれぞれ入力される。
【００３４】
このため、ＵＳＢ−ＢＵＳ電源電圧ＶＢＵＳが正常に供給されずに検出信号ＤＥＴＶＢＵＳがローレベルになるか及び／又はＨＳイネーブル信号ＨＳＥＮがローレベルになり、スイッチＳＷ３及びＳＷ４がそれぞれオフして遮断状態になった場合に、ＰＭＯＳトランジスタ５１及び５３の寄生ダイオードを介して、Ｄ＋／ＲＸＤ端子及びＤ−／ＴＸＤ端子からセレクタ出力電圧ＶＣＣＳＥＬへ電流が流れることがなくなり、ＰＭＯＳトランジスタ５１及び５３のトランジスタサイズを大きくすることなく通信品質を確保することができる。
【００３５】
このように、本第１の実施の形態におけるインタフェース回路は、Ｄ＋／ＲＸＤ端子とＤ−／ＴＸＤ端子との接続制御を行うＨＳドライバ５におけるスイッチ回路１１及びＦＳドライバ６におけるスイッチ回路２１の各スイッチＳＷ３〜ＳＷ６を構成するＰＭＯＳトランジスタ５１，５３，６１，６３の各サブストレートゲートに、ＵＳＢ−ＢＵＳ電源電圧ＶＢＵＳが正常に供給されない場合はコア回路用電源電圧ＤＶＤＤを増幅した電圧をそれぞれ入力し、ＵＳＢ−ＢＵＳ電源電圧ＶＢＵＳが正常に供給されている場合はＵＳＢ用安定化電源電圧ＶＵＳＢをそれぞれ入力するようにした。このことから、ＵＳＢ−ＢＵＳ電源電圧ＶＢＵＳが正常に供給されない場合においても、Ｄ＋／ＲＸＤ端子とＤ−／ＴＸＤ端子との接続制御を行う各スイッチ回路から電源電圧に電流が流れることを防止することができ、該スイッチ回路を構成するトランジスタサイズを大きくすることなく通信品質を確保することができる。
【００３６】
なお、前記第１の実施の形態では、コア回路用電源電圧ＤＶＤＤを増幅した電圧をセレクタ出力電圧ＶＣＣＳＥＬとして出力するようにしたが、コア回路用電源電圧ＤＶＤＤをセレクタ出力電圧ＶＣＣＳＥＬとして出力するようにしてもよい。
【図面の簡単な説明】
【００３７】
【図１】本発明の第１の実施の形態におけるインタフェース回路の構成例を示した図である。
【図２】図１のスイッチ回路１１及び２１の回路例を示した図である。
【図３】従来のインタフェース回路の回路例を示した図である。
【図４】図３のスイッチ回路１１１の回路例を示した図である。
【図５】図４のＰＭＯＳトランジスタ１５１及び１５３の断面構造の例を示した図である。
【符号の説明】
【００３８】
１  インタフェース回路
２  ＵＳＢ用インタフェース回路部
３  ＵＡＲＴ用インタフェース回路部
４  電源切替回路部
５  ＨＳドライバ回路
６  ＦＳドライバ回路
７  通信ケーブル
１１，２１  スイッチ回路
１２，２２  ＡＮＤ回路
１３，２３〜２５  バッファ
１４，４８  インバータ
１５，１６，２６，２７  レベルシフト回路
１７  定電流源
２８，２９，４９，５０  抵抗
４１  電圧検出回路
４２  切替回路
４３，４５  演算増幅回路
４４  基準電圧発生回路
４６，４７  ＰＭＯＳトランジスタ
ＳＷ１〜ＳＷ６  スイッチ
【図１】
2008192106.tif 000003
【図２】
2008192106.tif 000004
【図３】
2008192106.tif 000005
【図４】
2008192106.tif 000006
【図５】
2008192106.tif 000007