(57)【要約】【課題】低コストで遅れ時間が比較的大きなコンパレータを制御回路に使用しても、出力電圧安定性が高く、スイッチング周波数を高周波化することが可能となり、低コストのスイッチング電源装置を提供する。【解決手段】直流入力電源１０にトランス１８の１次巻線Ｎ１とスイッチング素子Ｑ１が直列に接続され、スイッチング素子Ｑ１にスイッチング素子駆動回路１６が接続されている。直流入力電源１０の電圧信号が積分回路３２へ入力され、積分回路３２の出力電圧とフィードバック制御回路２４からの出力電圧制御信号をスイッチング素子駆動回路１６に入力して比較し、スイッチング素子駆動回路１６のスイッチング素子駆動パルス幅を制御して、整流平滑回路２３の出力を所定の値に制御する。積分回路３２の出力電圧は、入力電源１０の電圧信号を積分した電圧に、直流入力電源１０の電圧信号に比例した電圧を発生する入力比例電圧発生回路３０の電圧を重畳させた値である。【選択図】図１
2008131721.tif 000002
【特許請求の範囲】
【請求項１】
直流入力電源にトランスの１次巻線とスイッチング素子が直列に接続され、前記スイッチング素子にスイッチング素子駆動回路が接続され、前記トランスの２次巻線に接続された整流平滑回路の出力電圧を前記スイッチング素子駆動回路へフィードバックするフィードバック制御回路を有し、前記入力電源の電圧信号が積分回路へ入力され、この積分回路の出力電圧と前記フィードバック制御回路からの出力電圧制御信号を前記スイッチング素子駆動回路に入力して比較し、前記スイッチング素子駆動回路のスイッチング素子駆動パルス幅を制御して、前記整流平滑回路の出力を所定の値に制御するフィードフォワード制御を行うスイッチング電源装置において、
前記積分回路の出力電圧は、前記入力電源の電圧信号を積分した電圧に、前記直流入力電源の電圧信号に比例した電圧を発生する入力比例電圧発生回路の電圧を重畳させた値としたことを特徴とするスイッチング電源装置。
【請求項２】
前記入力比例電圧発生回路は、前記積分回路内のコンデンサに直列接続された抵抗素子であることを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記トランスに３次巻線を設け、前記積分回路への入力を前記直流入力電源の電圧信号に代えて、前記３次巻線の出力を前記積分回路に入力したことを特徴とする請求項１または２記載のスイッチング電源装置。
【請求項４】
前記入力比例電圧発生回路により発生する電圧は、前記スイッチング素子駆動回路の応答遅れ時間による前記積分回路の電圧上昇分にほぼ等しいことを特徴とする請求項１，２または３記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電圧を所望の電圧に変換し電子機器に供給するための、入力電圧フィードフォワード制御方式のスイッチング電源装置に関する。
【背景技術】
【０００２】
従来、スイッチング電源装置の入力電源電圧が急激に変動した際における、スイッチング電源装置の出力電圧安定性を改善する方法として、スイッチング電源装置の入力電源電圧に対して、スイッチング素子のパルス幅を調整する制御方法である入力電圧フィードフォワード制御が知られている。例えば、特許文献1に開示された降圧チョッパ回路は、入力電圧フィードフォワード制御を適用した例を開示している。
【０００３】
ここで、図５に従来の入力電圧フィードフォワード制御を、絶縁型フォワードコンバータに適用したスイッチング電源装置の一例を示す。また、図６は、図５のスイッチング電源装置の動作波形を示し、入力電圧が低い場合（Ａ）と、高い場合（Ｂ）の２つの波形を示す。
【０００４】
このスイッチング電源装置は、直流入力電源１０の出力端子と並列に抵抗１１とコンデンサ１３の直列回路からなる積分回路１２が設けられ、抵抗１１の一方の端子が直流電源１０の＋側端子に接続され、コンデンサ１３の一方の端子が直流入力電源１０の−側端子に接続されている。抵抗１１とコンデンサ１３の中点が、リセット回路１４に接続されているとともに、スイッチング素子駆動回路１６のコンパレータ１７の反転入力端子に接続されている。リセット回路１４の他方の端子は、コンデンサ１３の一方の端子および直流入力電源１０の−側端子に接続されている。
【０００５】
さらに、直流入力電源１０の＋側端子は、トランス１８の１次巻線Ｎ１のドットを付した側の端子に接続され、ドットの無い方がＭＯＳ−ＦＥＴであるスイッチング素子Ｑ１のドレインに接続されている。また、スイッチング素子Ｑ１のソースは、直流入力電源１０の−側端子に接続され、ゲートがスイッチング素子駆動回路１６のコンパレータ１７の出力に接続されている。
【０００６】
トランス１８の２次巻線Ｎ２は、ドットを付した方の端子が電源装置の出力端子２０に接続され、ドットの無い方の端子は、ＭＯＳ−ＦＥＴであるフォワード側同期整流素子Ｔｒ１のドレインに接続されている。さらに、フォワード側同期整流素子Ｔｒ１のソースは、フライホイール側同期整流素子Ｔｒ２のソースに接続され、チョークコイルＬ１を介して、電源装置の出力端子２１に接続されている。ＭＯＳ−ＦＥＴであるフライホイール側同期整流素子Ｔｒ２のドレインは、トランス１８の２次巻線Ｎ２のドットを付した方の端子に接続されている。そして、フライホイール側同期整流素子Ｔｒ２のドレインとチョークコイルＬ１の出力２１側の端子との間に出力コンデンサＣ１が設けられている。フォワード側同期整流素子Ｔｒ１とフライホイール側同期整流素子Ｔｒ２のゲートには、各々別々に同期整流素子駆動回路２２の各出力が接続され、相補的にオンするように形成されている。そして、トランス１８の２次側に接続された回路が整流平滑回路２３を構成している。
【０００７】
さらに、出力端子２０は、スイッチング電源装置の出力電圧Ｖｏを制御するため、フィードバック制御回路２４の誤差アンプ２５の反転入力端子に接続されている。誤差アンプ２５の非反転入力端子には、基準電圧２６が接続され、誤差アンプ２５の出力が、コンパレータ１７の非反転入力端子に接続されている。
【０００８】
次に、従来のスイッチング電源装置の動作について説明する。まず、リセット回路１４は、所定の周期Ｔで積分回路１２内のコンデンサ１３をリセットする（図６（ａ）のタイミング）。リセット回路１４の所定の周期Ｔが、このスイッチング電源装置のスイッチング周波数となる。そして、積分回路１２内のコンデンサ１３がリセットされると、スイッチング素子駆動回路１６は、スイッチング素子Ｑ１をオンさせる（図６（ａ）のタイミング）。
この後、積分回路１２内のコンデンサ１３は、直流入力電源１０から積分回路１２内の抵抗１１を通して充電される。積分回路１２内のコンデンサ１３の充電電圧は、積分回路出力電圧Ｖｉとして、スイッチング素子制御回路１６に出力される。
【０００９】
積分回路１２の出力電圧Ｖｉと、フィードバック制御回路２４の誤差アンプ２５の出力電圧制御信号電圧Ｖｓは、スイッチング素子駆動回路１６内のコンパレータ１７で比較され、コンデンサ１３の充電電圧が出力電圧制御信号電圧Ｖｓと等しくなったときに、スイッチング素子Ｑ１がオフされる。
【００１０】
ここで、直流入力電源１０の電圧Ｖｉｎが低い場合は、積分回路１２内のコンデンサ１３の充電電圧Ｖｃの上昇速度が遅いため、スイッチング素子Ｑ１がオフするタイミングは、周期Ｔ内で比較的遅いタイミングとなる（図６（Ａ）の（ｂ）のタイミング）。一方、直流入力電源１０の電圧が高い場合は、積分回路１２内のコンデンサ１３の電圧Ｖｃの上昇速度が速いため、スイッチング素子Ｑ１がオフするタイミングは相対的に速くなる（図６（Ｂ）の（ｃ）のタイミング）。
【００１１】
上記動作が繰り返されることで、トランス１８の１次側にパルス状の電圧が印加され、２次側に伝送される。トランス１８の２次側に発生したパルス状の電圧は、整流平滑回路２３により直流に変換され、スイッチング電源装置の出力電圧Ｖｏとなる。
【００１２】
スイッチング素子駆動回路１６は、積分回路１２の出力電圧Ｖｉと、出力電圧制御信号電圧Ｖｓにより、電圧パルス幅Ｔｏｎを制御することで、スイッチング電源装置の出力電圧Ｖｏを制御している。なお、出力電圧制御信号電圧Ｖｓは、フィードバック制御回路２４内の基準電圧２６の基準電圧Ｖｒｅｆとスイッチング電源装置の出力電圧Ｖｏが、フィードバック制御回路２４内の誤差アンプ２５に入力され、スイッチング電源装置の出力電圧Ｖｏがフィードバック制御回路２４内の基準電圧２６の電圧Ｖｒｅｆと等しくなるように、フィードバック制御回路２４内の誤差アンプ２５によって決定される。
【００１３】
次に、図５のスイッチング電源装置が理想的に動作した場合に、スイッチング電源装置の出力電圧がどのように制御されるかを説明する。
【００１４】
図５のスイッチング電源装置の出力電圧は、理想的な動作をした場合、式(1)のように決定される。式(1)から、直流入力電源１０の電圧Ｖｉｎが低い場合は、スイッチング素子Ｑ１のオン時間Ｔｏｎを長くし、直流入力電源１０の電圧が高い場合は、スイッチング素子Ｑ１のオン時間Ｔｏｎを短くする制御を行うことで、スイッチング電源装置の出力電圧Ｖｏを一定に制御する。
【００１５】
【数１】
2008131721.tif 000003
【００１６】
ここで、Ｖｏ：スイッチング電源装置の出力電圧  Ｖｉｎ：入力電源電圧、Ｎ１：トランス１８の１次側の巻数、Ｎ２：トランスの２次側の巻数、Ｔ：スイッチング周期、Ｔｏｎ：スイッチング素子のオン時間、である。
【００１７】
図５のスイッチング電源装置は、積分回路１２のコンデンサ１３がリセットされるとスイッチング素子Ｑ１がオンされる。リセット後、直流入力電源１０から積分回路１２内の抵抗１１を通して充電電流Ｉｃが流れ、コンデンサ１３の電圧が上昇する。充電電流Ｉｃは、コンデンサ１３の充電電圧Ｖｃが入力電源電圧Ｖｉｎに対して十分に小さいとき、式（２）で表すことができる。また、コンデンサ１３の充電電圧Ｖｃは、式（３）で表される。式（３）から、コンデンサ１３の充電電圧Ｖｃは、直流入力電源１０の電圧Ｖｉｎと充電時間ｔに比例することが分かる。
【００１８】
【数２】
2008131721.tif 000004
【００１９】
【数３】
2008131721.tif 000005
【００２０】
ここで、Ｉｃ：積分回路１２のコンデンサ１３の充電電流、Ｖｃ：積分回路１２のコンデンサ１３の電圧、Ｃｉ：積分回路のコンデンサ１３の容量、Ｒｉ：積分回路１２の抵抗１１の抵抗値、t：積分回路１２のコンデンサ１３の充電時間である。
【００２１】
図５のスイッチング電源装置は、コンデンサ１３の電圧Ｖｃが出力電圧制御信号電圧Ｖｓの電圧と等しくなったときに、スイッチング素子Ｑ１がオフされる。つまり、図５のスイッチング電源装置では、以下の関係が成り立つ。
【００２２】
コンデンサ１３の充電時間ｔ＝スイッチング素子Ｑ１のオン時間Ｔｏｎ      （４）
積分回路１２のコンデンサ１３の電圧Ｖｃ＝出力電圧制御信号電圧Ｖｓ      （５）
以上から、スイッチング電源装置の出力電圧Ｖｏと出力電圧制御信号電圧Ｖｓは以下の関係が得られる。
【００２３】
【数４】
2008131721.tif 000006
【００２４】
式(６)から、理想的に動作する図５のスイッチング電源装置は、出力電圧制御信号電圧Ｖｓが一定の値となるように制御を行なうことで、入力電圧が変動しても出力電圧Ｖｏを一定とすることができることが分かる。
【００２５】
ここで、図５のスイッチング電源装置を、実在の部品で構成した場合の問題点を、図７を基に説明する。スイッチング素子駆動回路１６内のコンパレータ１７は理想的には、遅れ時間ゼロであるが、実在の部品の場合、比較判断に遅れ時間Ｔｄを持つ。スイッチング素子駆動回路１６内のコンパレータ１７が遅れ時間Ｔｄを持つと、積分回路１２内のコンデンサ１３の電圧Ｖｃ＝出力電圧制御信号電圧Ｖｓとなってから、実際にスイッチング素子Ｑ１がオフするまでのタイミングが遅れることになる。
【００２６】
スイッチング素子駆動回路１６内のコンパレータ１７の遅れ時間Ｔｄは、スイッチング素子Ｑ１がオフするまでのタイミングを遅らせてしまうため、スイッチング素子Ｑ１のオン時間Ｔｏｎが長くなり、結果として、スイッチング電源装置の出力電圧Ｖｏを上昇させてしまう。そこで、フィードバック制御回路２４によって、スイッチング電源装置の出力電圧Ｖｏが基準電圧Ｖｒｅｆと等しくなるように、出力電圧制御信号電圧Ｖｓを低下させる制御が行なわれる。
【００２７】
即ち、図５のスイッチング電源装置は、入力電源電圧Ｖｉｎが高いと、スイッチング素子Ｑ１のオン時間Ｔｏｎを短くし、入力電源電圧Ｖｉｎが低いと、スイッチング素子Ｑ１のオン時間Ｔｏｎを長くすることで、スイッチング電源装置の出力電圧Ｖｏが一定となるように制御を行なっている。
【００２８】
ここで、スイッチング素子Ｑ１のオン時間Ｔｏｎは、積分回路１２の出力電圧Ｖｉ（積分回路１２内のコンデンサ１３の電圧Ｖｃ）が出力電圧制御信号電圧Ｖｓに達するまでの時間とコンパレータ１７の遅れ時間Ｔｄの和である。コンパレータ１７の遅れ時間Ｔｄは、入力電源電圧Ｖｉｎによらず一定であるので、入力電圧が高いとき（スイッチング素子のオン時間Ｔｏｎが短くなるように制御されるとき）ほど、スイッチング素子Ｑ１のオン時間Ｔｏｎに占めるコンパレータ１７の遅れ時間Ｔｄ割合が大きくなる。従って、フィードバック制御回路２４は、入力電圧Ｖｉｎが高い場合は、低い場合に比べて、出力電圧制御信号電圧ＶｓをδＶ低下させるように制御を行なうことで、スイッチング電源装置の出力電圧Ｖｏが所定の値となるようにしている。
【特許文献１】特開平３−１８３３５７号公報
【発明の開示】
【発明が解決しようとする課題】
【００２９】
しかし、フィードフォワード制御に遅れ時間の有るコンパレータ１７を使用した、図５のスイッチング電源装置では、スイッチング電源装置の入力電源電圧Ｖｉｎが急激に変動した場合、即ちフィードバック制御回路２４の応答速度よりも急激な変動に際しては、フィードバック制御回路２４が出力電圧制御信号電圧Ｖｓを変化させるまでの時間、スイッチング電源装置の出力電圧Ｖｏが入力電源電圧Ｖｉｎの変化による影響を受けて変動し、所定の値とはならない。
【００３０】
即ち、入力電圧により出力電圧をフィードフォワード制御するスイッチング電源装置では、スイッチング周期Ｔに対して、コンパレータ１７の遅れ時間Ｔｄが十分に小さくないと、入力電源電圧が急激に変動した際のスイッチング電源装置の出力電圧安定性が悪化してしまう問題点があった。
【００３１】
一方、スイッチング電源装置の小型・高性能化には、スイッチング周波数を高周波化する必要があり、入力電圧フィードフォワード制御のスイッチング電源装置を高周波化する場合、コンパレータの遅れ時間Ｔｄの小さな制御回路を用いなければならず、制御回路の高コスト化を招いていた。
【００３２】
本発明は、上記従来の技術に鑑みて成されたもので、低コストで遅れ時間が比較的大きなコンパレータを制御回路に使用しても、入力電源電圧の急変に際してスイッチング電源装置の出力電圧安定性を高め、スイッチング周波数を高周波化することが可能となり、低コストで電源装置の高性能化を実現することが可能なスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００３３】
この発明は、直流入力電源にトランスの１次巻線とスイッチング素子が直列に接続され、前記スイッチング素子にスイッチング素子駆動回路が接続され、前記トランスの２次巻線に接続された整流平滑回路の出力電圧を前記スイッチング素子駆動回路へフィードバックするフィードバック制御回路を有し、前記入力電源の電圧信号が積分回路へ入力され、この積分回路の出力電圧と前記フィードバック制御回路からの出力電圧制御信号を前記スイッチング素子駆動回路に入力して比較し、前記スイッチング素子駆動回路のスイッチング素子駆動パルス幅を制御して、前記整流平滑回路の出力を所定の値に制御するフィードフォワード制御を行うスイッチング電源装置であって、前記積分回路の出力電圧は、前記入力電源の電圧信号を積分した電圧に、前記直流入力電源の電圧信号に比例した電圧を発生する入力比例電圧発生回路の電圧を重畳させた値としたスイッチング電源装置である。
【００３４】
前記入力比例電圧発生回路は、前記積分回路内のコンデンサに直列接続された抵抗素子である。
【００３５】
また、前記トランスに３次巻線を設け、前記積分回路への入力を前記直流入力電源の電圧信号に代えて、前記３次巻線の出力を前記積分回路に入力したスイッチング電源装置である。
【００３６】
さらに、前記入力比例電圧発生回路により発生する電圧は、前記スイッチング素子駆動回路の応答遅れ時間による前記積分回路の電圧上昇分にほぼ等しいものである。
【発明の効果】
【００３７】
この発明は、入力電圧により出力電圧をフィードフォワード制御するスイッチング電源装置において、入力電源電圧の変動に伴う出力電圧制御信号の変化を打ち消し、入力電源電圧が急激に変動した際にも、スイッチング電源装置の出力電圧安定性を向上させることが可能となるものである。これにより、遅れ時間が比較的大きな安価なコンパレータを用いて、スイッチング周波数を上げることも可能であり、低コストで小型の高性能なスイッチング電源装置を提供することができる。
【００３８】
さらに、請求項２記載の発明によれば、簡単な回路構成で上記効果を得ることができる。
【００３９】
また請求項３記載の発明によれば、入力電圧の値にかかわらず、高効率の制御や高精度の制御を可能にするものである。
【発明を実施するための最良の形態】
【００４０】
以下、この発明の実施の形態について図面に基づいて説明する。図１は、この発明の第一実施形態のスイッチング電源装置を示すもので、図５に示す回路と同様の部材は同一符号を付して説明する。このスイッチング電源装置は、直流入力電源１０の出力端子と並列に抵抗１１とコンデンサ１３の直列回路からなる積分回路３２が設けられ、抵抗１１の一方の端子が直流電源１０の＋側端子に接続され、コンデンサ１３の一方の端子が直流入力電源１０の−側端子に接続されている。抵抗１１とコンデンサ１３の間には、コンデンサ１３の発生電圧に、直流入力電源１０に比例した電圧を発生する入力比例電圧発生回路３０が接続されている。そして、コンデンサ１３の電圧に入力比例電圧発生回路３０による電圧を重畳させた電圧が、積分回路３２の出力電圧として、スイッチング素子駆動回路１６に入力している。また、コンデンサ１３はリセット回路１４に接続され、リセット回路１４の他方の端子は、コンデンサ１３の一方の端子および直流入力電源１０の−側端子に接続されている。
【００４１】
スイッチング素子駆動回路１６はコンパレータ１７から成り、入力比例電圧発生回路３０の電圧を重畳させた積分回路３２の出力電圧が、コンパレータ１７の反転入力端子接続されている。コンパレータ１７の非反転入力端子には、後述する誤差アンプ２５の出力が接続されている。
【００４２】
さらに、直流入力電源１０の＋側端子は、トランス１８の１次巻線Ｎ１のドットを付した側の端子に接続され、ドットの無い方がＭＯＳ−ＦＥＴであるスイッチング素子Ｑ１のドレインに接続されている。また、スイッチング素子Ｑ１のソースは、直流入力電源１０の−側端子に接続され、ゲートがスイッチング素子駆動回路１６のコンパレータ１７の出力に接続されている。
【００４３】
トランス１８の２次巻線Ｎ２は、ドットを付した方の端子が出力端子２０に接続され、ドットの無い方の端子は、ＭＯＳ−ＦＥＴであるフォワード側同期整流素子Ｔｒ１のドレインに接続されている。さらに、フォワード側同期整流素子Ｔｒ１のソースは、ＭＯＳ−ＦＥＴであるフライホイール側同期整流素子Ｔｒ２のソースに接続され、チョークコイルＬ１を介して、出力端子２１に接続されている。フライホイール側同期整流素子Ｔｒ２のドレインは、トランス１８の２次巻線Ｎ２のドットを付した方の端子に接続されている。そして、フライホイール側同期整流素子Ｔｒ２のドレインとチョークコイルＬ１の出力２１側の端子との間に出力コンデンサＣ１が設けられている。フォワード側同期整流素子Ｔｒ１とフライホイール側同期整流素子Ｔｒ２のゲートには、各々別々に同期整流素子駆動回路２２の各出力が接続され、相補的にオンするように形成されている。そして、トランス１８の２次側に接続された回路が整流平滑回路２３を構成している。
【００４４】
さらに、出力端子２０は、スイッチング電源装置の出力電圧Ｖｏを制御するため、フィードバック制御回路２４の誤差アンプ２５の反転入力端子に接続されている。誤差アンプ２５の非反転入力端子には、基準電圧２６が接続され、誤差アンプ２５の出力が、コンパレータ１７の非反転入力端子に接続されている。
【００４５】
図２は、図１のスイッチング電源装置の入力比例電圧発生回路３０の例を示す。ここでは、直流入力電源１０に比例した電圧を発生する回路として、抵抗素子３４を用いている。抵抗素子３４は、積分回路３２内の抵抗１１に対して、十分に小さな値となるように設定する。このとき、抵抗素子３４を流れる電流は、上記の式（２）のＩｃとなる。従って、直流入力電源１０に比例した電圧を発生する回路の電圧、つまり、抵抗素子３４に発生する補正電圧Ｖａは、以下の式で求められる。
【００４６】
【数５】
2008131721.tif 000007
【００４７】
Ｖａ：入力電源に比例した電圧を発生する回路の補正電圧
Ra：入力電源に比例した電圧を発生する回路を構成する抵抗素子の値
Ｖｉｎ：直流入力電源電圧
Ｉｃ：積分回路のコンデンサの充電電流
Ｒｉ：積分回路の抵抗の値
式（７）より、Ｒｉ、Raは定数であるので、直流入力電源１０に比例した電圧を発生する回路の補正電圧Ｖａは、入力電源電圧Ｖｉｎに比例していることが分かる。
【００４８】
次に、図３を基に図２のスイッチング電源装置の動作を示す。図１のスイッチング電源装置における積分回路３２の出力電圧Ｖｉは、積分回路内のコンデンサ１３の電圧Ｖｃに、直流入力電源１０の入力電圧Ｖｉｎに比例した電圧を発生する回路の補正電圧Ｖａを重畳させた値となっている。直流入力電源１０に比例した電圧を発生する回路の補正電圧Ｖａは、直流入力電源電圧Ｖｉｎが低い場合は小さく、直流入力電源電圧Ｖｉｎが高い場合は大きい。
【００４９】
スイッチング素子駆動回路１６のコンパレータ１７に遅れ時間がある場合において、図５のスイッチング電源装置では、図７に示すように、入力電源電圧Ｖｉｎが低いときは、出力電圧制御信号電圧Ｖｓが高く設定されたようになり、入力電源電圧Ｖｉｎが高いときは、出力電圧制御信号電圧Ｖｓが低く設定されたようになる。しかし、図１のスイッチング電源装置では、このようなコンパレータ１７を備えた電源装置であっても、積分回路出力電圧Ｖｉに補正電圧Ｖａが加算されて補正されることで、入力電源電圧Ｖｉｎの変動に対して、入力電源電圧Ｖｉｎの変動に比例した補正電圧Ｖａを加えることにより、出力電圧制御信号電圧Ｖｓを常にほぼ等しくなるように制御することができる。
【００５０】
この実施形態のスイッチング電源装置によれば、積分回路３２に抵抗素子３４等の簡単な回路を加えるだけで、出力電圧制御信号電圧Ｖｓを一定とした制御をすることができ、出力電圧制御を、安価な回路構成で正確に行うことができ、フィードフォワード制御によるスイッチング電源装置における入力電源電圧の急変に際して、スイッチング電源装置の出力電圧安定性を高めることができる。
【００５１】
次に、この発明の第二実施形態について図４を基に説明する。ここで、上記実施形態と同様の部材は同一の符号を付して説明を省略する。図４に示すスイッチング電源装置は、トランス１８に３次巻線Ｎ３を設け、３次巻線Ｎ３の出力電圧を積分回路３２へ入力している点が上記実施形態と異なる。これにより、このスイッチング電源装置は、高電圧入力のスイッチング電源装置では、電源装置の変換効率を改善することができる。また、低入力電圧のスイッチング電源装置では、スイッチング電源装置の出力電圧の制御精度を改善することができる。
【００５２】
即ち、直流入力電源１０が高電圧の場合、上記実施形態のように入力電圧Ｖｉｎを積分回路３２に直接入力すると、積分回路３２に高入力電圧が印加されることとなり、積分回路３２内の抵抗１１による損失が大きくなる。この抵抗１１による損失は、入力電圧Ｖｉｎの２乗に比例して大きくなる。そこで、この実施形態の電源装置では、トランス１８に３次巻線Ｎ３を設け、入力電圧Ｖｉｎと比較して低い電圧にした３次巻線Ｎ３の出力電圧を積分回路３２へ入力している。このため、入力電圧Ｖｉｎが高くても、３次巻線Ｎ３の出力電圧を低く設定することにより、積分回路３２の抵抗１１での損失を小さくすることができる。
【００５３】
また、低電圧入力のスイッチング電源装置においては、上記実施形態の回路構成とした場合では、入力電圧Ｖｉｎを積分回路３２に直接入力していたため、積分回路３２に低電圧が印加されることとなり、積分回路３２内のコンデンサ１３の電圧Ｖｃの振幅を大きく設定することができない。従って、積分回路３２の出力電圧Ｖｉも大きく設定することができず、積分回路出力電圧Ｖｉとフィードバック制御回路２４から出力される出力電圧制御信号電圧Ｖｓをコンパレータ１７で比較する際にも、積分回路出力電圧Ｖｉおよび出力電圧制御信号電圧Ｖｓが小さいのでコンパレータ１７による制御精度が相対的に低くなるものである。また、制御精度を上げるには、コンパレータ１７の高精度で高価なものを用いなければならい。
【００５４】
これに対して、この実施形態のスイッチング電源装置では、トランス１８に３次巻線Ｎ３を設け、３次巻線Ｎ３の出力電圧を積分回路３２へ入力しているので、入力電圧Ｖｉｎが低い場合、３次巻線Ｎ３の出力電圧を高く設定することで、積分回路３２へ印加する電圧を高くすることが可能となり、積分回路出力電圧Ｖｉや出力電圧制御信号電圧Ｖｓを高く設定することができ、スイッチング電源装置の出力電圧の制御精度を向上させることができる。
【００５５】
なお、この発明のスイッチング電源装置は上記実施形態に限定されるものではなく、入力比例電圧発生回路の構成は抵抗の他、適宜の回路を設定することができるものであり、入力電圧に比例した出力が可能な回路であればよい。
【図面の簡単な説明】
【００５６】
【図１】この発明の第一実施形態のスイッチング電源装置の概略回路図である。
【図２】この発明の第一実施形態のスイッチング電源装置の入力比例電圧発生回路の例を示す回路図である。
【図３】この発明の第一実施形態のスイッチング電源装置の動作を示すタイミングチャートである。
【図４】この発明の第二実施形態のスイッチング電源装置の概略回路図である。
【図５】従来のフィードフォワード制御のスイッチング電源装置を示す概略回路図である。
【図６】従来のスイッチング電源装置が理想的に制御された場合を示すタイミングチャートである。
【図７】従来のスイッチング電源装置の実際の制御を示すタイミングチャートである。
【符号の説明】
【００５７】
１０  直流入力電源
１１  抵抗
１２,３２  積分回路
１３  コンデンサ
１４  リセット回路
１６  スイッチング素子駆動回路
１７  コンパレータ
１８  トランス
２０，２１  出力端子
２２  同期整流素子駆動回路
２３  整流平滑回路
２４フィードバック制御回路
２５  誤差アンプ
２６  基準電圧
３０  入力比例電圧発生回路
Ｑ１  スイッチング素子
ＴＲ１  フォワード側同期整流素子
ＴＲ２  フライホイール側同期整流素子
【図１】
2008131721.tif 000008
【図２】
2008131721.tif 000009
【図３】
2008131721.tif 000010
【図４】
2008131721.tif 000011
【図５】
2008131721.tif 000012
【図６】
2008131721.tif 000013
【図７】
2008131721.tif 000014