(57)【要約】【課題】トレンチを完全分離の深さに深掘する際のエッチングによって、当該トレンチの周辺の窒化膜の膜厚にばらつきが生じることを抑制し、これにより素子分離膜の膜厚のばらつきを抑制する半導体装置の製造方法を提供する。【解決手段】この半導体装置の製造方法は、（ａ）上面に窒化膜１３の形成されたＳＯＩ基板１１に、部分分離の深さのトレンチ１７を複数形成する工程と、（ｂ）各トレンチ１７の内壁を酸化して極薄膜状の内壁酸化膜１９を形成する工程と、（ｃ）各トレンチ１７のうちの特定のトレンチ１７ａを露出し且つ残りのトレンチ１７ｂを埋める様にして、ＳＯＩ基板１１上にレジスト２１を形成する工程と、（ｄ）レジスト２１をマスクとして特定のトレンチ１７ａの底部をエッチングして、特定のトレンチ１７ａを完全分離の深さに深掘する工程とを含む。【選択図】図３
2008186978.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）上面に窒化膜の形成されたＳＯＩ基板に、部分分離の深さのトレンチを複数形成する工程と、
（ｂ）前記各トレンチの内壁を酸化して極薄膜状の内壁酸化膜を形成する工程と、
（ｃ）前記各トレンチのうちの特定のトレンチを露出し且つ残りのトレンチを埋める様にして、前記ＳＯＩ基板上にレジストを形成する工程と、
（ｄ）前記レジストをマスクとして前記特定のトレンチの底部をエッチングして、前記特定のトレンチを完全分離の深さに深掘する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記工程（ｂ）では、１００〜７００℃の温度の熱処理で、前記各トレンチの内壁に前記内壁酸化膜を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記工程（ｂ）では、プラズマプロセスで、前記各トレンチの内壁に前記内壁酸化膜を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記工程（ｂ）では、酸化性薬液を用いたウエット処理で、前記各トレンチの内壁に前記内壁酸化膜を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
（ａ）上面に窒化膜の形成されたＳＯＩ基板に、部分分離の深さのトレンチを複数形成する工程と、
（ｂ）前記各トレンチの内壁を酸化して内壁酸化膜を形成する工程と、
（ｃ）前記各トレンチのうちの特定のトレンチを露出し且つ残りのトレンチを埋める様にして、前記ＳＯＩ基板上にレジストを形成する工程と、
（ｄ）前記工程（ｃ）の後、前記特定のトレンチの前記内壁酸化膜のうちの少なくともトレンチ底部上の部分を除去する工程と、
（ｅ）前記工程（ｄ）の後、前記レジストをマスクとして前記特定のトレンチの底部をエッチングして、前記特定のトレンチを完全分離の深さに深掘する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項６】
前記工程（ｄ）では、フッ化水素系薬液を用いたウエット処理で、前記特定のトレンチの前記内壁酸化膜の除去を行うことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記工程（ｅ）では、異方性のドライエッチングで、前記特定のトレンチを完全分離の深さに深掘することを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項８】
（ａ）上面に窒化膜の形成されたＳＯＩ基板に、部分分離の深さのトレンチを複数形成する工程と、
（ｂ）前記各トレンチの内壁を酸化して内壁酸化膜を形成する工程と、
（ｃ）前記工程（ｂ）の後、前記各トレンチの内壁および前記窒化膜を被覆する様に前記ＳＯＩ基板上に酸化膜を形成する工程と、
（ｄ）前記各トレンチのうちの特定のトレンチを露出し且つ残りのトレンチを埋める様にして、前記酸化膜上にレジストを形成する工程と、
（ｅ）前記レジストをマスクとして前記酸化膜をエッチングして、前記酸化膜のうち、前記レジストでマスクされた部分および前記特定のトレンチの内側面上の部分を残して前記特定のトレンチの底部上の部分を除去する工程と、
（ｆ）前記工程（ｅ）の後、前記レジストを除去する工程と、
（ｇ）前記工程（ｆ）の後、前記酸化膜をマスクとして前記各トレンチの前記内壁酸化膜をエッチングして、前記残りのトレンチの前記内壁酸化膜の全部と前記特定のトレンチの前記内壁酸化膜のうちのトレンチ内側面上の部分とを残して前記特定のトレンチの前記内壁酸化膜のうちのトレンチ底部上の部分を除去し、前記酸化膜を除去する工程と、
（ｈ）前記工程（ｇ）の後、前記内壁酸化膜をマスクとして前記各トレンチをシリコンエッチングして、前記特定のトレンチのみを完全分離の深さに深掘する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項９】
（ａ）上面に窒化膜の形成されたＳＯＩ基板に、部分分離の深さのトレンチを複数形成する工程と、
（ｂ）前記各トレンチの内壁を酸化して内壁酸化膜を形成する工程と、
（ｃ）前記各トレンチのうちの特定のトレンチを露出し且つ残りのトレンチを埋める様にして、前記ＳＯＩ基板上にレジストを形成する工程と、
（ｄ）前記特定のトレンチの前記内壁酸化膜に選択的に不純物イオンを注入して、当該内壁酸化膜のエッチング速度が速まる様にする工程と、
（ｅ）前記工程（ｄ）の後、前記レジストをマスクとして前記特定のトレンチの底部をエッチングして、前記特定のトレンチを完全分離の深さに深掘する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項１０】
（ａ）上面に第１窒化膜の形成されたＳＯＩ基板に、部分分離の深さのトレンチを複数形成する工程と、
（ｂ）前記各トレンチの内壁を酸化して内壁酸化膜を形成する工程と、
（ｃ）前記各トレンチの内壁および前記第１窒化膜を被覆する様に前記ＳＯＩ基板上に第２窒化膜を堆積する工程と、
（ｄ）エッチングによって、前記各トレンチの内側面に前記第２窒化膜によるサイドウォールを形成すると共に前記各トレンチの底部上の前記内壁酸化膜のうちの前記サイドウォールにより被覆されていない部分を除去する工程と、
（ｅ）前記各トレンチのうちの特定のトレンチを露出し且つ残りのトレンチを埋める様にして、前記ＳＯＩ基板上にレジストを形成する工程と、
（ｆ）前記レジストをマスクとして前記特定のトレンチの底部をエッチングして、前記特定のトレンチを完全分離の深さに深掘する工程と、
を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、部分分離膜と完全分離膜の２種類の素子分離膜を備えるＳＯＩデバイスの素子分離膜の形成プロセスに関するものである。
【背景技術】
【０００２】
ハイブリッドトレンチ分離を適用されたＳＯＩデバイスは、高速・低消費電力動作やラッチアップフリーなどの多くの優れた特性が知られており、例えば特許文献１に、そのハイブリッドトレンチ分離ＳＯＩが報告されている。
【０００３】
この報告では、ＳＯＩ基板上に部分分離の深さのトレンチを形成し、そのトレンチの底部を部分的にエッチングして部分的に完全分離の深さに深掘した後に、そのトレンチの内壁に内壁酸化膜を形成する工程が示されている（特許文献１の図４−６）。
【０００４】
またこの報告では、トレンチの完全分離側周辺の窒化膜と部分分離側周辺の窒化膜との各膜厚を異ならせ、それら窒化膜をストッパとして、トレンチに形成された素子分離膜をＣＭＰで平坦化することで、その素子分離膜の膜厚を完全分離側と部分分離側とで異ならせ、これを利用して電圧の集中し易いゲート絶縁膜の端部の膜厚を厚くしてゲート絶縁膜の絶縁破壊を防止することが示されている（特許文献１の図３０，３１）。
【０００５】
しかしながら、この報告の技術を完全分離を多用するＳＲＡＭ部等に適用すると、ＣＭＰによる平坦化後の素子分離膜の膜厚のばらつきが顕著になり、歩留まりが低下する。
【０００６】
ところで、従来のＲＡＭ部（ＳＯＩ構造で形成されたＳＲＡＭ部）の素子分離膜は以下の様に形成されていた。即ち、上面に窒化膜の形成されたＳＯＩ基板上に、部分分離の深さのトレンチを複数形成する。そして、それら各トレンチの内壁を酸化して内壁酸化膜を形成し、それら各トレンチのうちの特定のトレンチ（完全分離用とするトレンチ）を露出し且つ残りのトレンチ（部分分離用とするトレンチ）を埋める様にして前記ＳＯＩ基板上にレジストを形成する。そしてそのレジストをマスクとして特定のトレンチの底部をエッチングして、前記特定のトレンチを完全分離の深さに深掘する。
【０００７】
そのエッチングの際、前記特定のトレンチの底部上の内壁酸化膜および底部真下のＳＯＩ層が除去されると共に、前記窒化膜のうちのマスクされていない部分（前記特定のトレンチの周辺に在る部分）もかなり削られる。
【０００８】
そしてそのエッチング後、前記レジストを除去して、各トレンチを埋める様にして前記ＳＯＩ基板上にＨＤＰ酸化膜（素子分離膜）を形成し、ＳＯＩ基板上の前記窒化膜をストッパとして前記ＨＤＰ酸化膜をＣＭＰで平坦化して、素子分離膜を形成する（即ち、部分分離用としたトレンチには部分分離膜が形成され、完全分離用としたトレンチには完全分離膜が形成される）。
【０００９】
【特許文献１】特開２００１−２３０３１５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
従来のＲＡＭ部の素子分離膜の形成プロセスでは、上記の様に、トレンチの底部のエッチングにより、その底部上の内壁酸化膜およびその底部真下のＳＯＩ層が除去されると共に当該トレンチ周辺のマスクされなかった窒化膜もかなり削られる（即ちトレンチ周辺の窒化膜の膜厚にかなり大きなばらつき（段差）が生じる）。そのため、トレンチ周辺の窒化膜をストッパとして、当該トレンチに形成されたＨＤＰ酸化膜（素子分離膜）をＣＭＰで平坦化した際、当該素子分離膜の膜厚の表面が水平にならず傾いて膜厚にばらつきが生じるという問題があった。
【００１１】
そこで、この発明の課題は、トレンチを完全分離の深さに深掘する際のエッチングによって当該トレンチの周辺の窒化膜の膜厚にばらつきが生じることを抑制し、これにより素子分離膜の膜厚のばらつきを抑制する半導体装置の製造方法を提供する。
【課題を解決するための手段】
【００１２】
上記課題を解決する為に、請求項１に記載の発明は、（ａ）上面に窒化膜の形成されたＳＯＩ基板に、部分分離の深さのトレンチを複数形成する工程と、ｂ）前記各トレンチの内壁を酸化して極薄膜状の内壁酸化膜を形成する工程と、（ｃ）前記各トレンチのうちの特定のトレンチを露出し且つ残りのトレンチを埋める様にして、前記ＳＯＩ基板上にレジストを形成する工程と、（ｄ）前記レジストをマスクとして前記特定のトレンチの底部をエッチングして、前記特定のトレンチを完全分離の深さに深掘する工程と、を含むものである。
【発明の効果】
【００１３】
請求項１に記載の発明によれば、各トレンチの内壁酸化膜は、極薄膜状に形成されるので、エッチングで速やかに除去できる。よって、この施の形態の様にレジストをマスクとして特定のトレンチの底部をエッチングして特定のトレンチを完全分離の深さに深掘した場合に、そのエッチングで、特定のトレンチの底部上の内壁酸化膜の除去を一緒に行っても、速やかに特定のトレンチを完全分離の深さに深掘できるので、特定のトレンチの周辺の窒化膜の当該エッチングによる削れ（即ち窒化膜の膜厚のばらつき）を抑制でき、これにより素子分離膜の膜厚のばらつきを抑制できる。
【発明を実施するための最良の形態】
【００１４】
実施の形態１．
この実施の形態の半導体装置の製造方法は、部分分離膜と完全分離膜の２種類の素子分離膜を備えるＳＯＩデバイスの素子分離膜の形成プロセスに関するものである。
【００１５】
ここでは、例えば図１７〜図２０の構造を有するＳＯＩデバイスの素子分離膜を形成する場合で説明する。即ちこのＳＯＩデバイスは、図１７〜図２０の様に、半導体基板１上に埋め込み酸化膜３が形成され、その上にＳＯＩ層５と、ＳＯＩ層５を囲む様に完全分離膜２３ａとが形成されている（図１８，図１９）。そして、ＳＯＩ層５の一部上に、完全分離膜２３ａと繋がる様に部分分離膜２３ｂが形成されている（図１８，図２０）。そしてＳＯＩ層５の表層にソースｓおよびドレインｄが形成され、ＳＯＩ層５上にゲート酸化膜ｇｍを介してゲートｇが形成され、ゲートｇおよびゲート酸化膜ｇｍの側面にサイドウォール６が形成されている（図１８，図１９）。そして、各部を被覆する様に絶縁膜８が形成され、その絶縁膜８上に配線層１０ａ，１０ｂ，１０ｃ，１０ｄ（図１８，図１９）が形成され、各配線層１０ａ，１０ｂ，１０ｃ，１０ｄと各部５，ｇ，ｓ，ｄとを電気接続するコンタクトｃａ，ｃｂ，ｃｃ，ｃｄが絶縁膜８内に形成されている。
【００１６】
以下、この実施の形態の半導体装置の製造方法を説明する。
【００１７】
まず図１の様に、半導体基板（ここではシリコン基板）１上に埋め込み酸化膜３、ＳＯＩ層５、酸化膜（ここではＳｉＯ２膜）７およびポリシリコン層９を順に形成したＳＯＩ基板１１を準備する。そして、そのＳＯＩ基板１１上に窒化膜（ここではＳｉＮ膜）１３を形成し、その上に、レジスト１５を、トレンチを形成する領域を露出する様にパターニングして形成する。
【００１８】
そして図２の様に、レジスト１５をマスクとしてＳＯＩ基板１１をエッチングして、部分分離の深さ（即ちＳＯＩ層５の途中までの深さ）のトレンチ１７を複数形成する。そしてレジスト１５を除去した後、各トレンチ１７の内壁（より詳細にはＳＯＩ層５の露出面）を、例えば低温（１００〜７００℃）で短時間（数秒間（例えば５〜１２０秒））熱処理することによって酸化させて、各トレンチ１７の内壁に極薄膜状（例えば５〜５０ｎｍ）の内壁酸化膜１９を形成する。
【００１９】
尚、内壁酸化膜１９の形成方法として、上記の熱処理以外に、酸化性薬液（例えば過酸化水素水）を用いたウエット処理またはプラズマプロセスによるプラズマ酸化によって内壁酸化膜１９を形成してもよい。尚、レジスト１５の除去を例えばプラズマプロセスで行う場合は、そのプラズマプロセスで、レジスト１５の除去と内壁酸化膜１９の形成とを同時に行うことができる。
【００２０】
そして図３の様に、各トレンチ１７のうちの特定のトレンチ（完全分離用とするトレンチ）１７ａを露出し且つ残りのトレンチ（部分分離用とするトレンチ）１７ｂを埋める様にして、ＳＯＩ基板１１上にレジスト２１を形成する。
【００２１】
そして図４の様に、レジスト２１をマスクとして特定のトレンチ１７ａの底部（即ち当該底部上の内壁酸化膜１９および当該底部真下のＳＯＩ層５）をエッチングして、特定のトレンチ１７ａを完全分離の深さ（即ち埋め込み酸化膜３に達する深さ）に深掘する。
【００２２】
尚、このエッチングでは、特定のトレンチ１７ａの底部上の内壁酸化膜１９および底部真下のＳＯＩ層５が除去されると共に、窒化膜１３のうちのマスクされていない部分（特定のトレンチ１７ａの周辺に在る部分）１３ａ（図３）もある程度削られる。しかし、この実施の形態では、内壁酸化膜１９が極薄膜状に形成されているので、特定のトレンチ１７ａは速やかに完全分離の深さに深掘され、その結果、窒化膜１３の部分１３ａは、従来の製造方法と比べて当該エッチングであまり削られない。従って、特定のトレンチ１７ａの周辺の窒化膜１３のばらつきＤ（図４）は、従来の製造方法と比べて抑制される。
【００２３】
そして以降は、従来と同様、図５の様に、レジスト２１を除去して、各トレンチ１７を埋める様にしてＳＯＩ基板１１上にＨＤＰ酸化膜（素子分離膜）２３を形成する。そして図６の様に、ＳＯＩ基板１１上の窒化膜１３をストッパとしてＨＤＰ酸化膜２３を例えばＣＭＰで平坦化して、素子分離膜２３を形成する（即ち、部分分離用としたトレンチ１７ｂには部分分離膜２３ｂが形成され、完全分離用としたトレンチ１７ａには完全分離膜２３ａが形成される）。
【００２４】
この様に形成された完全分離膜２３ａでは、上記の様に特定のトレンチ１７ａの周辺の窒化膜１３の膜厚のばらつきＤが抑制されているので、従来の製造方法と比べてその膜厚のばらつきが抑制されている。尚、部分分離膜２３ｂは、残りのトレンチ１７ｂの周辺の窒化膜１３に膜厚のばらつきがないので、従来同様、その膜厚にばらつきはない。
【００２５】
以上に説明した半導体装置の製造方法によれば、各トレンチ１７の内壁酸化膜１９は、極薄膜状（例えば５〜５０ｎｍ）に形成されるので、エッチングで速やかに除去できる。よって、この施の形態の様にレジスト２１をマスクとして特定のトレンチ１７ａの底部をエッチングして特定のトレンチ１７ａを完全分離の深さに深掘した場合に、そのエッチングで、特定のトレンチ１７ａの底部上の内壁酸化膜１９の除去を一緒に行っても、速やかに特定のトレンチ１７ａを完全分離の深さに深掘できるので、特定のトレンチ１７ａの周辺の窒化膜１３の当該エッチングによる削れ（即ち窒化膜１３の膜厚のばらつきＤ（図４））を抑制でき、これにより素子分離膜２３の膜厚のばらつきを抑制できる。
【００２６】
また、各トレンチ１７の内壁に内壁酸化膜１９が形成されるので、レジスト２１中の不純物のＳＯＩ層５への拡散を防止でき、デバイスの信頼性の劣化を防止できる。
【００２７】
また、熱処理、プラズマプロセスによるプラズマ酸化または酸化性薬液を用いたウエット処理で、各トレンチ１７に内壁酸化膜１９を形成するので、簡単な手法で各トレンチ１７に内壁酸化膜１９を形成できる。
【００２８】
実施の形態２．
上記の実施の形態１では、内壁酸化膜１９を極薄膜状にすることで、エッチングの際に特定のトレンチ１７ａが速やかに完全分離の深さに深掘される様に（従って窒化膜１３がエッチングによりあまり削られない様に）したが、この実施の形態では、内壁酸化膜１９を極薄膜状にする代わりに、エッチングの前に内壁酸化膜１９を除去しておくことで、エッチングの際に特定のトレンチ１７ａが速やかに完全分離の深さに深掘される様に（従って窒化膜１３がエッチングによりあまり削られない様に）する。以下、この実施の形態の半導体装置の製造方法を詳説する。
【００２９】
まず図３の様に、上記の実施の形態１の場合と同様にして、ＳＯＩ基板１１上に窒化膜１３を形成し、部分分離の深さのトレンチ１７を複数形成し、各トレンチ１７の内壁を酸化して内壁酸化膜１９を形成し、特定のトレンチ１７ａを露出し且つ残りのトレンチ１７ｂを埋める様にしてＳＯＩ基板１１上にレジスト２１を形成する。尚、ここでは、内壁酸化膜１９は、必ずしも極薄膜状にする必要はなく、例えば従来通りの膜厚に形成されている。
【００３０】
そして図７の様に、レジスト２１をマスクとし、フッ化水素系薬液（例えばフッ化水素水）を用いたウエット処理で、特定のトレンチ１７ａの内壁酸化膜１９を除去する。
【００３１】
そして図８の様に、レジスト２１をマスクとして特定のトレンチ１７ａの底部（即ち当該底部真下のＳＯＩ層５）をエッチング（ここでは異方性のドライエッチングでエッチング）して、特定のトレンチ１７ａを完全分離の深さ（即ち埋め込み酸化膜３に達する深さ）に深掘する。
【００３２】
尚、このエッチングでは、特定のトレンチ１７ａの底部（即ち当該底部真下のＳＯＩ層５）が除去されると共に、窒化膜１３のうちのマスクされていない部分（特定のトレンチ１７ａの周辺に在る部分）１３ａもある程度削られる。しかし、この実施の形態では、そのエッチングの前に内壁酸化膜１９を除去しているので、特定のトレンチ１７ａは速やかに完全分離の深さに深掘され、その結果、窒化膜１３の部分１３ａは、従来の製造方法と比べてエッチングであまり削られない。従って、特定のトレンチ１７ａの周辺の窒化膜１３のばらつきＤ（図８）は、従来の製造方法と比べて抑制される。
【００３３】
そして、上記の実施の形態１の場合と同様にして、レジスト２１を除去して、各トレンチ１７を埋める様にしてＳＯＩ基板１１上にＨＤＰ酸化膜（素子分離膜）２３を形成し（図５）、ＳＯＩ基板１１上の窒化膜１３をストッパとしてＨＤＰ酸化膜２３をＣＭＰで平坦化して素子分離膜２３を形成する（図６）。
【００３４】
この様に形成された完全分離膜２３ａでは、上記の様に特定のトレンチ１７ａの周辺の窒化膜１３の膜厚のばらつきＤが抑制されているので、従来の製造方法と比べてその膜厚のばらつきが抑制されている。尚、部分分離膜２３ｂは、残りのトレンチ１７ｂの周辺の窒化膜１３に膜厚のばらつきがないので、従来同様、その膜厚にばらつきはない。
【００３５】
以上に説明した半導体装置の製造方法によれば、特定のトレンチ１７ａの底部のエッチングの前に内壁酸化膜１９のうちの少なくとも前記底部上の部分を除去するので、そのエッチングで特定のトレンチ１７ａを速やかに完全分離の深さに深掘でき、これにより、この実施の形態の様にレジスト２１をマスクとして特定のトレンチ１７ａの底部をエッチングして完全分離の深さに深掘しても、特定のトレンチ１７ａの周辺の窒化膜１３のエッチングによる削れ（即ち窒化膜１３の膜厚のばらつきＤ）を抑制でき、これにより素子分離膜２３の膜厚のばらつきを抑制できる。
【００３６】
また、フッ化水素系薬液を用いたウエット処理で、特定のトレンチ１７ａの内壁酸化膜１９を除去するので、簡単な手法で、特定のトレンチ１７ａの内壁酸化膜１９を除去できる。
【００３７】
また、特定のトレンチ１７ａの底部のエッチングでは、異方性のドライエッチングを用いるので、この実施の形態の様に特定のトレンチ１７ａの内壁酸化膜１９を全て（即ちトレンチ底部上の内壁酸化膜１９だけでなくトレンチ内側面上の内壁酸化膜１９まで）除去した場合でも、特定のトレンチ１７ａを、横幅を拡げないで完全分離の深さに深掘できる。
【００３８】
尚、この実施の形態では、特定のトレンチ１７ａの底部をエッチングする際、異方性のドライエッチングを用いたが、エッチングにより特定のトレンチ１７ａの横幅が拡がっても構わない場合は、ウエットエッチングを用いても構わない。
【００３９】
実施の形態３．
上記の実施の形態２では、特定のトレンチ１７ａの底部をエッチングする際、異方性のドライエッチングを用いることで、特定のトレンチ１７ａの底部をそのトレンチ１７ａの横幅を拡げずに完全分離の深さに深掘したが、この実施の形態では、等方性のウエットエッチングを用いて、特定のトレンチ１７ａの底部をそのトレンチ１７ａの横幅を拡げずに完全分離の深さに深掘できる様にする。
【００４０】
また上記の実施の形態２では、特定のトレンチ１７ａの底部をエッチングする際、残りのトレンチ１７ｂの底部がエッチングされない様にレジスト２１で残りのトレンチ１７ｂを被覆したが、この実施の形態では、等方性のウエットエッチングとしてシリコン層を選択的にエッチングするものを用いることで、レジスト２１を不要にした。以下、この実施の形態の半導体装置の製造方法を詳説する。
【００４１】
まず図９の様に、上記の実施の形態２の場合と同様にして、ＳＯＩ基板１１上に窒化膜１３を形成し、部分分離の深さのトレンチ１７を複数形成し、各トレンチ１７の内壁を酸化して内壁酸化膜１９を形成する。そして、各トレンチ１７の内壁および窒化膜１３を被覆する様にＳＯＩ基板１１上に例えばＣＶＤ法で酸化膜（ここではＳｉＯ２膜）２５を形成し、その上に、各トレンチ１７のうちの特定のトレンチ１７ａを露出し且つ残りのトレンチ１７ｂを埋める様にしてレジスト２７を形成する。
【００４２】
そして図１０の様に、レジスト２７をマスクとして酸化膜２５をエッチング（例えばフッ化水素水等のフッ化水素系薬液を用いたウエットエッチングでエッチング）して、酸化膜２５のうち、レジスト２７でマスクされた部分２５ｔおよび特定のトレンチ１７ａの内側面上の部分２５ｓを残して特定のトレンチ１７ａの底部上の部分を除去する。そしてレジスト２７を除去する。
【００４３】
そして図１１の様に、例えばフッ化水素系薬液（例えばフッ化水素水）を用いてＳＯＩ基板１１をウエット処理する。このウエット処理により、酸化膜２５ｓ，２５ｔをマスクとして各トレンチ１７の内壁酸化膜１９がエッチングされて、残りのトレンチ１７ｂの内壁酸化膜１９の全部と特定のトレンチ１７ａの内壁酸化膜１９のうちのトレンチ内側面上の部分１９ｓとが残されて特定のトレンチ１７ｂの内壁酸化膜１９のうちのトレンチ底部上の部分が除去されると共に、酸化膜２５ｓ，２５ｔが全て除去される。
【００４４】
そして図１２の様に、アルカリ性薬液（例えば水酸化カリウム）を用いてＳＯＩ基板１１をウエット処理する。このウエット処理により、内壁酸化膜１９をマスクとして各トレンチ１７がシリコンエッチングされて、特定のトレンチ１７ａの底部（即ち露出したＳＯＩ層５）のみがエッチング除去されて特定のトレンチ１７ａのみが完全分離の深さに深掘される。
【００４５】
尚、このウエット処理（エッチング）では、特定のトレンチ１７ａの底部（露出したＳＯＩ層５）がエッチング除去されると共に、窒化膜１３もある程度削られる。しかし、この実施の形態では、そのウエット処理の際に、上記の実施の形態１の様にＳＯＩ基板１１上にレジスト２１を形成しないので、そのウエット処理で窒化膜１３全体的に均等に削られる。従って、窒化膜１３の膜厚にばらつきは生じない。
【００４６】
そして、従来の場合と同様にして、各トレンチ１７を埋める様にしてＳＯＩ基板１１上にＨＤＰ酸化膜（素子分離膜）２３を形成し（図５）、ＳＯＩ基板１１上の窒化膜１３をストッパとしてＨＤＰ酸化膜２３をＣＭＰで平坦化して素子分離膜２３を形成する（図６）。
【００４７】
この様に形成された素子分離膜２３では、上記の様に窒化膜１３の膜厚にばらつきがないので、その膜厚にばらつきはない（即ち、従来の製造方法と比べてその膜厚のばらつきが抑制されている）。
【００４８】
以上に説明した半導体装置の製造方法によれば、各トレンチ１７の内壁酸化膜１９のうち、特定のトレンチ１７ａの内側面上の内壁酸化膜１９と残りのトレンチ１７ｂの内壁酸化膜１９全部とを残して特定のトレンチ１７ａの底部上の内壁酸化膜１９だけを除去し、それら残した内壁酸化膜をマスクとして各トレンチ１７をシリコンエッチングして、特定のトレンチ１７ａだけを完全分離の深さに深掘するので、特定のトレンチ１７の底部のエッチングの際、上記の実施の形態２のレジスト２１を用いなくても、特定のトレンチ１７ａだけを完全分離の深さに深掘できる。よって、レジスト２１を用いないので、特定のトレンチ１７ａの底部のエッチングで、特定のトレンチ１７ａの周辺の窒化膜１３の膜厚のばらつきが生じることを抑制でき、これにより素子分離膜２３の膜厚のばらつきを抑制できる。
【００４９】
また、特定のトレンチ１７ａでは、その内側面上の内壁酸化膜１９を残してその底部上の内壁酸化膜１９だけを除去するので、等方性のウエットエッチングを用いても、特定のトレンチ１７ａを横幅を拡げずに完全分離の深さに深掘できる。
【００５０】
また、シリコンエッチングとしてアルカリ性薬液を用いたウエットエッチングを用いるので、適切にシリコンエッチングができる。
【００５１】
実施の形態４．
上記の実施の形態１では、内壁酸化膜１９を極薄膜状にすることで、エッチングの際に特定のトレンチ１７ａが速やかに完全分離の深さに深掘される様に（従って窒化膜１３があまり削られない様に）したが、この実施の形態では、内壁酸化膜１９を極薄膜状にする代わりに、内壁酸化膜１９に不純物イオンを注入してエッチング速度が速まる様にすることで、エッチングの際に特定のトレンチ１７ａが速やかに完全分離の深さに深掘される様に（従って窒化膜１３があまり削られない様に）する。以下、この実施の形態の半導体装置の製造方法を詳説する。
【００５２】
まず図１３の様に、上記の実施の形態１の場合と同様にして、ＳＯＩ基板１１上に窒化膜１３を形成し、部分分離の深さのトレンチ１７を複数形成し、各トレンチ１７の内壁を酸化して内壁酸化膜１９を形成し、特定のトレンチ１７ａを露出し且つ残りのトレンチ１７ｂを埋める様にしてＳＯＩ基板１１上にレジスト２１を形成する。尚、ここでは、内壁酸化膜１９は、極薄膜状にする必要はなく、例えば従来通りの膜厚に形成されている。
【００５３】
そして、特定のトレンチ１７ａの内壁酸化膜１９に選択的に不純物イオンを注入して、当該内壁酸化膜１９のエッチング速度が速まる様にする。このときのイオンは、Ｂ，Ｐ，Ａｓ，Ｉｎ等でも、Ｎ，Ｓｉ等の不活性イオンでも構わない。またこの注入の際のドーズ量は、１×１０１４／ｃｍ以上であればよい。
【００５４】
そして、レジスト２１をマスクとして特定のトレンチ１７ａの底部（即ち当該底部上の内壁酸化膜１９および当該底部真下のＳＯＩ層５）をエッチング（例えば異方性のドライエッチングでエッチング）して、特定のトレンチ１７ａを完全分離の深さに深掘する。
【００５５】
尚、このエッチングでは、特定のトレンチ１７ａの底部上の内壁酸化膜１９および底部真下のＳＯＩ層５が除去されると共に、窒化膜１３のうちのマスクされていない部分（特定のトレンチ１７ａの周辺に在る部分）１３ａもある程度削られる。しかし、この実施の形態では、特定のトレンチ１７ａの内壁酸化膜１９のエッチング速度が速められているので、特定のトレンチ１７ａは速やかに完全分離の深さに深掘され、その結果、窒化膜１３の部分１３ａは、従来の製造方法と比べてあまり削られない。従って、特定のトレンチ１７ａの周辺の窒化膜１３のばらつきは、従来の製造方法と比べて抑制される。
【００５６】
そして、上記の実施の形態１の場合と同様にして、レジスト２１を除去して、各トレンチ１７を埋める様にしてＳＯＩ基板１１上にＨＤＰ酸化膜（素子分離膜）２３を形成し（図５）、ＳＯＩ基板１１上の窒化膜１３をストッパとしてＨＤＰ酸化膜２３をＣＭＰで平坦化して素子分離膜２３を形成する（図６）。
【００５７】
以上に説明した半導体装置の製造方法によれば、特定のトレンチ１７ａの内壁酸化膜１９は、選択的に不純物イオンが注入されてそのエッチング速度が速められるので、エッチングで速やかに除去できる。よって、この施の形態の様にレジスト２１をマスクとして特定のトレンチ１７ａの底部をエッチングして特定のトレンチ１７ａを完全分離の深さに深掘した場合に、そのエッチングで特定のトレンチ１７ａの底部上の内壁酸化膜１９の除去を一緒に行っても、速やかに特定のトレンチ１７ａを完全分離の深さに深掘できるので、特定のトレンチ１７ａの周辺の窒化膜１３のエッチングによる削れ（即ち窒化膜１３の膜厚のばらつき）を抑制でき、これにより素子分離膜２３の膜厚のばらつきを抑制できる。
【００５８】
尚、この実施の形態では、ドライエッチングで内壁酸化膜１９をエッチングしたが、ウエットエッチングで内壁酸化膜１９をエッチングしても構わない。ウエットエッチングの場合もドライエッチングの場合と同様に、素子分離膜２３の膜厚のばらつきを抑制できる。
【００５９】
実施の形態５．
上記の実施の形態２では、特定のトレンチ１７ａの内壁酸化膜１９を全て除去したが、この実施の形態では、特定のトレンチ１７ａの内壁酸化膜１９のうちのトレンチ内側面上の部分を残してトレンチ底部上の部分を除去する様にする。
【００６０】
以下、この実施の形態の半導体装置の製造方法を詳説する。
【００６１】
まず図１４の様に、上記の実施の形態１の場合と同様にして、ＳＯＩ基板１１上に窒化膜１３を形成し、部分分離の深さのトレンチ１７を複数形成し、各トレンチ１７の内壁を酸化して内壁酸化膜１９を形成する。そして、各トレンチ１７の内壁および窒化膜１３を被覆する様にＳＯＩ基板１１上に窒化膜（ここではＳｉＮ膜）２９を形成する。
【００６２】
そして図１５の様に、異方性エッチングでＳＯＩ基板１１をエッチングして、各トレンチ１７の内壁に窒化膜２９によるサイドウォール２９ａを形成すると共に各トレンチ１７の底部上の内壁酸化膜１９のうちのサイドウォール２９ａにより被覆されていない部分を除去する。そして、各トレンチ１７のうちの特定のトレンチ１７ａを露出し且つ残りのトレンチ１７ｂを埋める様にして、ＳＯＩ基板１１上にレジスト２１を形成する。
【００６３】
そして図１６の様に、レジスト２１をマスクとして特定のトレンチ１７ａの底部をエッチングして、特定のトレンチ１７ａを完全分離の深さに深掘する。
【００６４】
尚、このエッチングでは、特定のトレンチ１７ａの底部（即ち当該底部真下のＳＯＩ層５）が除去されると共に、窒化膜１３のうちのマスクされていない部分（特定のトレンチ１７ａの周辺に在る部分）１３ａもある程度削られる。しかし、この実施の形態では、そのエッチングの前にトレンチ底部上の内壁酸化膜１９を除去しているので、特定のトレンチ１７ａは速やかに完全分離の深さに深掘され、その結果、窒化膜１３の部分１３ａは、従来の製造方法と比べてエッチングであまり削られない。従って、特定のトレンチ１７ａの周辺の窒化膜１３のばらつきＤ（図１６）は、従来の製造方法と比べて抑制される。
【００６５】
そして、上記の実施の形態１の場合と同様にして、レジスト２１を除去して、各トレンチ１７を埋める様にしてＳＯＩ基板１１上にＨＤＰ酸化膜（素子分離膜）２３を形成し、ＳＯＩ基板１１上の窒化膜１３をストッパとしてＨＤＰ酸化膜２３をＣＭＰで平坦化して素子分離膜２３を形成する。
【００６６】
以上に説明した半導体装置の製造方法によれば、特定のトレンチ１７ａの底部のエッチングの前に、特定のトレンチ１７ａの内壁酸化膜１９のうちのトレンチ底部上の部分を除去するので、そのエッチングで特定のトレンチ１７ａを速やかに完全分離の深さに深掘でき、これにより、この実施の形態の様にレジスト２１をマスクとして特定のトレンチ１７ａの底部をエッチングして完全分離の深さに深掘しても、特定のトレンチ１７ａの周辺の窒化膜１３のエッチングによる削れ（即ち窒化膜１３の膜厚のばらつきＤ）を抑制でき、これにより素子分離膜２３の膜厚のばらつきを抑制できる。
【００６７】
また、内壁酸化膜１９の形成後に各トレンチ１７の内側面にサイドウォール２９ａを形成することで、各トレンチ１７（従って特定のトレンチ１７ａ）の内壁酸化膜１９のうちのトレンチ内側面上の部分を残してトレンチ底部上の部分を除去するので、サイドウォール２９ａの形成プロセスを利用して簡単に、各トレンチ１７（従って特定のトレンチ１７ａ）の内壁酸化膜１９のうちのトレンチ内側面上の部分を残してトレンチ底部上の部分を除去できる。
【００６８】
またこの製造方法では、特定のトレンチ（即ち完全分離用となるトレンチ）１７ａの底部上の内壁酸化膜１９だけなく、残りのトレンチ（即ち部分分離用となるトレンチ）１７ｂの底部上の内壁酸化膜１９も除去されるが、各トレンチ１７の内側面にサイドウォール２９ａを形成することで、各トレンチ１７（残りのトレンチ１７ｂ）の底部の角部上には内壁酸化膜１９が残る。そのため、図２１の様に、トランジスタのソースｓ・ドレインｄが部分分離膜２３ｂの角部付近に配置しても、その角部には、上記の様に内壁酸化膜１９が残っているので、この実施の形態の様に部分分離膜２３ｂの底部（従って残りのトレンチ１７ｂの底部）の角部以外の部分に内壁酸化膜１９がなくても、トランジスタ特性が劣化することはない。
【００６９】
尚、図２１は、この実施の形態の半導体装置の製造方法を用いた場合のＳＯＩデバイスの断面図の一例であり、図２１中の符号３は埋め込み酸化膜、符号５はＳＯＩ層、符号ｇｍはゲート酸化膜、符号ｇはゲート、符号６はサイドウォール、符号８は絶縁膜８、符号１０ｃ，１０ｄは配線層、符号ｃｃ，ｃｄはコンタクトである。
【図面の簡単な説明】
【００７０】
【図１】実施の形態１の半導体装置の製造方法における、窒化膜上にレジストをパターニング形成した状態の一例を示す図である。
【図２】実施の形態１の半導体装置の製造方法における、ＳＯＩ基板上に部分分離の深さのトレンチを複数形成した状態の一例図である。
【図３】実施の形態１の半導体装置の製造方法における、各トレンチの内壁に内壁酸化膜を形成し、特定のトレンチを露出し且つ残りのトレンチを被覆する様にしてＳＯＩ基板上にレジストを形成した状態の一例図である。
【図４】実施の形態１の半導体装置の製造方法における、レジストをマスクとして特定のトレンチの底部をエッチングして特定のトレンチを完全分離の深さに深掘した状態の一例図である。
【図５】実施の形態１の半導体装置の製造方法における、各トレンチを埋める様にしてＳＯＩ基板上にＨＤＰ酸化膜を堆積した状態の一例図である。
【図６】実施の形態１の半導体装置の製造方法における、窒化膜をストッパとしてＨＤＰ酸化膜を平坦にした状態の一例図である。
【図７】実施の形態２の半導体装置の製造方法における、レジストをマスクとして特定のトランジスタの内壁酸化膜を除去した状態の一例図である。
【図８】実施の形態２の半導体装置の製造方法における、レジストをマスクとして特定のトランジスタの底部をエッチングして完全分離の深さに深掘した状態の一例図である。
【図９】実施の形態３の半導体装置の製造方法における、特定のトレンチを露出し且つ残りのトレンチを被覆する様にして酸化膜上にレジストを形成した状態の一例図である。
【図１０】実施の形態３の半導体装置の製造方法における、酸化膜のうち、レジストでマスクされた部分および特定のトレンチの内側面上の部分を残して特定のトレンチの底部上の部分を除去した状態の一例図である。
【図１１】実施の形態３の半導体装置の製造方法における、酸化膜をマスクとしてエッチングして特定のトレンチの底部上の内壁酸化膜を除去すると共に、酸化膜も除去した状態の一例図である。
【図１２】実施の形態３の半導体装置の製造方法における、内壁酸化膜をマスクとして特定のトレンチの底部をシリコンエッチングして特定のトレンチを完全分離の深さに深掘した状態の一例図である。
【図１３】実施の形態４の半導体装置の製造方法における、特定のトレンチの内壁酸化膜に選択的に不純物イオンを注入している状態の一例図である。
【図１４】実施の形態５の半導体装置の製造方法における、各トレンチを被覆する様にＳＯＩ基板上に窒化膜を形成した状態の一例図である。
【図１５】実施の形態５の半導体装置の製造方法における、エッチングにより、各トレンチの内側面に窒化膜のサイドウォールを形成すると共に、各トレンチの底部上の内壁酸化膜のうちのサイドウォールによりマスクされていない部分を除去し、特定のトレンチを露出し且つ残りのトレンチを被覆する様にレジストを形成した状態の一例図である。
【図１６】実施の形態５の半導体装置の製造方法における、レジストをマスクとして特定のトレンチの底部をエッチングして、特定のトレンチを完全分離の深さに深掘した状態の一例図である。
【図１７】実施の形態１〜４の半導体装置の製造方法を適用して製造されたＳＯＩデバイスの平面視図の一例図である。
【図１８】図１７のＡ−Ａ断面図である。
【図１９】図１７のＢ−Ｂ断面図である。
【図２０】図１７のＣ−Ｃ断面図である。
【図２１】実施の形態５の半導体装置の製造方法を適用して製造されたＳＯＩデバイスの断面図の一例図である。
【符号の説明】
【００７１】
１  半導体基板、３  埋め込み酸化膜、５  ＳＯＩ層、６  サイドウォール、７   酸化膜、９  ポリシリコン層、１１  ＳＯＩ基板、１３  窒化膜、１５  レジスト、１７  トレンチ、１７ａ  特定のトレンチ（完全分離膜用となるトレンチ）、１７ｂ  残りのトレンチ（部分分離膜用となるトレンチ）、１９  内壁酸化膜、２１  レジスト、２３  ＨＤＰ酸化膜（素子分離膜）、２３ａ  完全分離膜、２３ｂ  部分分離膜、２５  酸化膜（ＣＶＤ酸化膜）、２５ｓ  酸化膜のうちのトレンチ内側面上の部分、２５ｔ  酸化膜のうちの第１レジストでマスクされた部分、２７  レジスト、２９  窒化膜、２９ａ  サイドウォール。
【図１】
2008186978.tif 000003
【図２】
2008186978.tif 000004
【図３】
2008186978.tif 000005
【図４】
2008186978.tif 000006
【図５】
2008186978.tif 000007
【図６】
2008186978.tif 000008
【図７】
2008186978.tif 000009
【図８】
2008186978.tif 000010
【図９】
2008186978.tif 000011
【図１０】
2008186978.tif 000012
【図１１】
2008186978.tif 000013
【図１２】
2008186978.tif 000014
【図１３】
2008186978.tif 000015
【図１４】
2008186978.tif 000016
【図１５】
2008186978.tif 000017
【図１６】
2008186978.tif 000018
【図１７】
2008186978.tif 000019
【図１８】
2008186978.tif 000020
【図１９】
2008186978.tif 000021
【図２０】
2008186978.tif 000022
【図２１】
2008186978.tif 000023