(57)【要約】【課題】互いに高さの異なる複数のバンプを有する半導体チップ及びそれを備える半導体パッケージを提供する。【解決手段】半導体チップ上に複数の列に配置され互いに高さが異なるチップバンプと、半導体チップが連結される回路基板上にチップバンプが連結される地点に高さの異なる基板バンプが形成される半導体チップ及び半導体パッケージである。【選択図】図８
2008131035.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップと、
前記半導体チップの表面に形成された複数のボンドパッドと、
前記ボンドパッド上に形成された互いに高さの異なるバンプと、を備えることを特徴とするバンプ付き半導体チップ。
【請求項２】
前記ボンドパッドは、複数の列に配置されることを特徴とする請求項１に記載のバンプ付き半導体チップ。
【請求項３】
前記複数の列に配置されたボンドパッドは、
隣り合う列が互いにオフセットをもってジグザグに配置されることを特徴とする請求項２に記載のバンプ付き半導体チップ。
【請求項４】
前記隣り合う列のボンドパッドは、当該列の垂直方向に重なり部分を有することを特徴とする請求項３に記載のバンプ付き半導体チップ。
【請求項５】
前記複数の列に対応して形成された複数のバンプは、
各列の間でその高さが互いに異なることを特徴とする請求項２に記載のバンプ付き半導体チップ。
【請求項６】
前記バンプは、金材質であることを特徴とする請求項１に記載の互いに高さの異なるバンプを有するバンプ付き半導体チップ。
【請求項７】
前記複数のバンプは、
その高さが最小である第１高さをもつ第１チップバンプと、
その高さが最大である第２高さをもつ第２チップバンプと、
前記第１高さと第２高さとの間の高さである第３高さをもつ第３チップバンプと、を有することを特徴とする請求項１に記載のバンプ付き半導体チップ。
【請求項８】
前記第１高さはゼロである請求項７に記載のバンプ付き半導体チップ。
【請求項９】
前記第３チップバンプは、
回路基板上に形成された回路基板バンプと連結されるものであり、当該連結時に自己整合を行える終端構造を含むことを特徴とする請求項７に記載のバンプ付き半導体チップ。
【請求項１０】
前記終端構造は、凹凸構造であることを特徴とする請求項９に記載のバンプ付き半導体チップ。
【請求項１１】
互いに高さの異なる複数のチップバンプがボンドパッドに形成された半導体チップと、
前記チップバンプが連結される地点に前記チップバンプに対応する高さの回路基板バンプが形成されており、前記半導体チップと連結される回路基板と、を備えることを特徴とする半導体パッケージ。
【請求項１２】
前記半導体パッケージは、
ＣＯＦ及びＴＣＰのうち選択された一つであることを特徴とする請求項１１に記載の半導体パッケージ。
【請求項１３】
前記半導体パッケージは、フリップチップパッケージであることを特徴とする請求項１１に記載の半導体パッケージ。
【請求項１４】
前記半導体チップのボンドパッドは、複数の列に配置されることを特徴とする請求項１１に記載の半導体パッケージ。
【請求項１５】
前記複数の列に形成された複数のチップバンプは、
各列の間でその高さが互いに異なることを特徴とする請求項１４に記載の半導体パッケージ。
【請求項１６】
前記チップバンプ及び前記回路基板バンプは、終端が広くなることを特徴とする請求項１１に記載の半導体パッケージ。
【請求項１７】
前記チップバンプ及び前記回路基板バンプは、終端が狭くなることを特徴とする請求項１１に記載の半導体パッケージ。
【請求項１８】
前記回路基板バンプは、
材質が銅の回路パターン上に形成されたニッケル層と、
前記ニッケル層上に形成された金層と、を含むことを特徴とする請求項１１に記載の半導体パッケージ。
【請求項１９】
前記互いに高さの異なる複数のチップバンプは、
その高さが最小である第１高さをもつ第１チップバンプと、
その高さが最大である第２高さをもつ第２チップバンプと、
前記第１高さと前記第２高さとの間の高さである第３高さをもつ第３チップバンプと、を有し、
前記互いに高さの異なる複数の回路基板バンプは、
その高さが最大である第１高さをもつ第１回路基板バンプと、
その高さが最小である第２高さをもつ第２回路基板バンプと、
前記第１高さと前記第２高さとの間の高さである第３高さをもつ第３回路基板バンプと、を有し、
前記第１チップバンプと前記第１回路基板バンプ、前記第２チップバンプと前記第２回路基板バンプ、前記第３チップバンプと前記第３回路基板バンプが電気的に連結されることを特徴とする請求項１１に記載の半導体パッケージ。
【請求項２０】
前記第３チップバンプと前記第３回路基板バンプは、
前記連結時に自己整合を行える終端構造を含むことを特徴とする請求項１９に記載の半導体パッケージ。
【請求項２１】
前記第３チップバンプおよび前記第３回路基板バンプの各終端構造は、前記連結時に互いに対応する凹凸構造であることを特徴とする請求項２０に記載の半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップ及びそれを備える半導体パッケージに係り、特にバンプを通じて回路基板と連結される半導体チップ及びそれを備える半導体パッケージに関する。
【背景技術】
【０００２】
半導体チップを回路基板に連結するための電極部であるボンドパッド（ボンディングパッド）を当該半導体チップに形成し、このボンドバッド上に形成された導電性の突起状電極であるバンプを介して半導体チップと回路基板とを連結する技術が知られている。このような技術において、半導体チップが次第に小型化されるにつれて、ボンドパッドの形態がファインピッチ形態に変化している。これにより、ファインピッチ型ボンドパッドを有する半導体チップを回路基板に連結する時に多くの問題点が発生している。それは、半導体チップは、集積度が高くてファインピッチ型ボンドパッドの形成が可能である一方、前記ボンドパッドと連結される回路基板の印刷回路パターンは、半導体チップと同じ間隔でファインピッチ形態にし難いためである。これにより、ファインピッチ型ボンドパッドを有する半導体チップを回路基板に連結するとき、整列不良あるいは短絡不良のような組立工程上の不良が発生しうる。
【０００３】
図１は、従来技術による半導体チップが回路基板に連結されているところを説明するための平面図であり、図２は、図１のＩＩ−ＩＩ´領域の断面図であり、図３は、半導体チップ及び回路基板でバンプ及び印刷回路パターンの形態を説明するための平面図である。
【０００４】
図１ないし図３に示すように、回路基板１０には、内部に半導体チップ２０が搭載されるチップ接着部１４が形成されている。前記チップ接着部１４の内部エッジには、半導体チップ２０のボンドパッド２４上に形成されたバンプ２２Ａが連結される印刷回路パターン１２Ａが複数個形成されている。このとき、半導体パッケージ４０において、前記半導体チップ２０のボンドパッド２４上に形成されたバンプ２２Ａと回路基板１０の印刷回路パターン１２Ａとを連結する構造は、図３のように直線形に配置される。
【０００５】
しかし、ボンドパッド２４の形態がファインピッチ形態に変わってボンドパッド２４間の間隔Ｐ１がさらに狭くなるにつれて、回路基板１０でそれ以上微細化された印刷回路パターン１２Ａを設けるのに限界を有する。
【０００６】
図４は、従来技術による半導体チップが回路基板に連結されているところを説明するための他の平面図であり、図５は、図４のＶ−Ｖ´領域の断面図であり、図６は、半導体チップ及び回路基板でバンプ及び印刷回路パターンの形態を説明するための他の平面図である。
【０００７】
図４ないし図６に示される従来技術では、前述した微細化された印刷回路パターン１２Ａの具現を容易にするために、半導体パッケージ６０の回路基板１０上でボンドパッド２４上に形成されたバンプ２２Ｂと印刷回路パターン１２Ｂとの連結構造をずらした形態に転換している。したがって、図５のように、さらに微細化されたボンドパッド２４を有する半導体チップ２０を回路基板１０にあるずらした形態の印刷回路パターン１２Ｂに連結することが可能となる。
【０００８】
しかし、この従来技術のように、バンプ２２Ｂと印刷回路パターン１２Ｂとの連結を直線形連結形態から平面をさらに広く利用する２次元的連結方式に転換しても、ＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ：チップオンフィルム）パッケージにおいて、２０μｍ以下のファインピッチを有する半導体チップを回路基板に連結するのには、まだその技術的限界が存在する。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明が解決しようとする課題は、前述した問題点を解決するように、半導体チップにあるボンドパッド及びバンプの形態を３次元的に変換させて、回路基板とさらに微細化された連結を具現できる、互いに高さの異なる複数のバンプを有する半導体チップを提供するところにある。
【００１０】
本発明が解決しようとする他の課題は、前述した問題点を解決するように、前記半導体チップを備える半導体パッケージを提供するところにある。
【課題を解決するための手段】
【００１１】
前記課題を解決するために、本発明によるバンプ付き半導体チップは、半導体チップと、前記半導体チップの表面に形成されたボンドパッドと、前記ボンドパッド上に形成された互いに高さの異なるバンプと、を備えることを特徴とする。
【００１２】
本発明の好ましい実施形態によれば、前記ボンドパッドは、複数の列に配置されることが望ましく、前記複数の列に配置されたボンドパッドは、隣り合う列が互いにオフセットをもってジグザグに配置されることが望ましい。
【００１３】
また、本発明の好ましい実施形態によれば、前記バンプは、金材質であることが好ましく、前記複数のバンプは、各列の間でその高さが互いに異なるものであって、最小である第１高さをもつ第１チップバンプと、最大である第２高さをもつ第２チップバンプと、前記第１高さと第２高さとの間の高さである第３高さをもつ第３チップバンプと、を有することが望ましい。ここで、前記第１高さはゼロであってもよく、前記第３高さは、第１高さと第２高さとの中間の高さであることが望ましい。
【００１４】
好ましくは、第３チップバンプは、回路基板上に形成された回路基板バンプと連結されるものであり、当該連結時に自己整合を行える終端構造を含むことが望ましく、前記終端構造は、凹凸構造であることが望ましい。
【００１５】
前記他の課題を解決するために、本発明は、互いに高さの異なる複数のチップバンプがボンドパッド上に形成された半導体チップと、前記チップバンプが連結される地点に前記チップバンプに対応する高さの回路基板バンプが形成されており、前記半導体チップと連結される回路基板と、を備えることを特徴とする半導体パッケージを提供する。
【００１６】
本発明の好ましい実施形態によれば、前記半導体パッケージは、ＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ：チップオンフィルム）及びＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ：テープキャリアパッケージ）のうち選択された一つであるか、あるいはフリップチップパッケージであることが望ましい。
【００１７】
前記チップバンプ及び回路基板バンプは、終端が広くなるか、あるいは狭くなりうる。また、前記回路基板バンプは、材質が銅の回路パターン上に形成されたニッケル層と、前記ニッケル層上に形成された金層と、を備えることが望ましい。
【００１８】
また、本発明の好ましい実施形態によれば、前記互いに高さの異なる複数のチップバンプは、その高さが最小である第１高さをもつ第１チップバンプと、その高さが最大である第２高さをもつ第２チップバンプと、前記第１高さと第２高さとの間の高さである第３高さをもつ第３チップバンプと、を有し、前記互いに高さの異なる複数の回路基板バンプは、その高さが最大である第１高さをもつ第１回路基板バンプと、その高さが最小である第２高さをもつ第２回路基板バンプと、前記第１高さと第２高さとの間の高さである第３高さをもつ第３回路基板バンプと、を有し、前記第１チップバンプと前記第１回路基板バンプ、前記第２チップバンプと前記第２回路基板バンプ、前記第３チップバンプと前記第３回路基板バンプが電気的に連結されることが望ましい。
【００１９】
好ましくは、前記第３チップバンプ及び前記第３回路基板バンプは、前記連結時に自己整合を行える終端構造を含むことが望ましく、前記終端構造は、前記連結時に互いに対応する凹凸構造であることが望ましい。
【発明の効果】
【００２０】
本発明によれば、半導体チップのボンドパッド上に形成されたバンプと回路基板の印刷回路パターンとの連結を３列以上の複数列にし、それを複数のバンプの高低差を利用して３次元的に連結させるので、ファインピッチを有するボンドパッドを回路基板の印刷回路パターンに連結するとき、整列不良あるいは短絡不良のような組立工程上の不良を減らすことができる。
【発明を実施するための最良の形態】
【００２１】
以下、添付された図面を参照して、本発明の好ましい実施形態を詳細に説明する。しかし、下記の詳細な説明で開示される実施形態は、本発明を限定する意味ではなく、当業者に本発明の開示が実施可能な形態に完全になるように発明の範疇を知らせるために提供されるものである。
【００２２】
図７は、一般的なＣＯＦパッケージに使われるフィルムを説明するための平面図である。
【００２３】
図７は、ＣＯＦパッケージのフィルム１０上に半導体チップを搭載しない状態の平面図であって、フィルム１０は、熱膨張係数や耐久性に優れたポリイミドを基本材質として使用する。前記フィルム１０上には、半導体チップが搭載されるチップ接着部１４が形成され、前記チップ接着部１４の内部エッジに沿って半導体チップにあるバンプと連結されるインナーリード機能の印刷回路パターン１２Ｃが稠密に形成される。
【００２４】
また、前記フィルム１０内には、ポリイミド材質のフィルム１０に対する反りを円滑にするスリット３０が別途に形成される。参照符号１６は、前記インナーリード機能の印刷回路パターン１２Ｃと連結されたアウターリードを表し、Ａ１は、印刷回路パターンが損傷されるか、または外部の導電性物質により短絡が発生することを防止するために、ソルダレジストがコーティングされる領域を表す。また、Ａ２は、電気的検査が完了した後、個別的なＣＯＦパッケージにするために切断される線を表す。
【００２５】
図８は、本発明の好ましい実施形態によるＣＯＦパッケージ及びフリップチップパッケージにおいて、半導体チップが回路基板に接合されているところを説明するための断面図である。
【００２６】
図８は、図１０のＶＩＩＩ−ＶＩＩＩ´の切断面に対して半導体チップ２００が付着された状態の断面図であって、半導体チップ２００上に通常的なボンドパッド２０２Ａ，２０２Ｂ，２０２Ｃが３列に形成されている。たとえば、図１０に示される例では、複数のボンドバッド２０２Ａが、回路基板に対応する実装部分のエッジから最も近くに第１列として配置され、複数のボンドバッド２０２Ｂが前記第１列の隣に第２列として配置され、複数のボンドパッド２０２Ｃが、実装部分のエッジから最も遠くに第３列として配置されている。このとき、前記ボンドパッド２０２Ａ，２０２Ｂ，２０２Ｃ上には、互いに高さの異なるバンプ２０４Ａ，２０４Ｂ，２０４Ｃがそれぞれ形成されている。
【００２７】
本発明において、ボンドパッド２０２Ａ，２０２Ｂ，２０２Ｃ上に形成されたバンプ２０４は、第１列のボンドパッド２０２Ａ上の高さが最小である第１高さをもつ第１チップバンプ２０４Ａと、第３列のボンドパッド２０２Ｃ上の高さが最大である第２高さをもつ第２チップバンプ２０４Ｃと、第２列のボンドパッド２０２Ｂ上の前記第１高さと第２高さとの間の高さである第３高さをもつ第３チップバンプ２０４Ｂと、を有する。したがって、本発明の好ましい実施形態では、半導体チップ２００のボンドパッド２０２上に形成されたバンプ２０４は、各列の間で、その高さが異なる。これにより、半導体チップ２００と回路基板１０２との連結を平面だけでなく空間まで利用する３次元的に実施することが可能になる。かかるバンプ２０４は、金層を含むことが望ましい。
【００２８】
一方、回路基板１０２上には、互いに分離された形態のインナーリードである印刷回路パターン１０４Ａ，１０４Ｂ，１０４Ｃがそれぞれ形成されており、前記印刷回路パターン１０４Ａ，１０４Ｂ，１０４Ｃ上には、半導体チップ２００と同様に互いに高さの異なる複数のバンプ１０６Ａ，１０６Ｂ，１０６Ｃがそれぞれ形成されている。前記印刷回路パターン１０４Ａ，１０４Ｂ，１０４Ｃに形成されたバンプ１０６は、前記半導体チップ２００に形成されたバンプとは逆に、バンプの高さが最大である第１高さをもつ第１回路基板バンプ１０６Ａ、バンプの高さが最小である第２高さをもつ第２回路基板バンプ１０６Ｃ、及び前記第１高さと第２高さとの間の高さである第３高さをもつ第３回路基板バンプ１０６Ｂを有することが望ましい。
【００２９】
前記回路基板１０２は、材質がＦＲ４やＢＴのような樹脂を利用した固形基板であるか、またはポリイミドのような材質を利用したフレキシブル基板でありうる。したがって、回路基板に形成された回路基板バンプ１０６Ａ，１０６Ｂ，１０６Ｃと半導体チップ２００のボンドパッド２０２上に形成されたチップバンプ２０４Ａ，２０４Ｂ，２０４Ｃにおいて、第１回路基板バンプと第１チップバンプ、第２回路基板バンプと第２チップバンプ、第３回路基板バンプと第３チップバンプ、すなわち、回路基板バンプ１０６Ａとチップバンプ２０４Ａ，回路基板バンプ１０６Ｂとチップバンプ２０４Ｂ、回路基板バンプ１０６Ｃとチップバンプ２０４Ｃがそれぞれ互いに連結されて、空間を活用した３次元的な連結がなされる。かかる３次元的な連結は、平面と空間を同時に活用した連結方式であるため、半導体チップ２００のボンドパッド２０２の間隔が２０μｍ以下に稠密になっても連結可能にする。たとえば、回路基板バンプ１０６Ｂとチップバンプ２０４Ｂが連結される領域の第３高さにおいて何らかの理由により回路基板面に対して水平方向に突出部が生じたとすると、隣接するバンプ（２０４Ａ、２０４Ｂ、および２０４Ｃ)が同じ高さの場合は近傍を通る印刷回路パターンとのショートによる欠陥が生じ易いが、隣接するバンプが互いに異なる場合はショートによる欠陥が起こり難くなる。
【００３０】
図９は、本発明の好ましい実施形態によって、半導体チップ及び回路基板のバンプの位置を説明するための平面図であり、図１０は、本発明の好ましい実施形態によって、半導体チップが回路基板に連結されているところを説明するための平面図である。
【００３１】
図９及び図１０に示すように、本発明による半導体チップのボンドパッドは、その配列がジグザグ型、すなわち隣り合う列が互いにオフセットをもってジグザグに配置されるという特徴があるので、平面空間をさらに効率的に活用できる構造となっている。したがって、ボンドパッド２０２Ａ，２０２Ｂ，２０２Ｃの配置は各列の垂直方向を直線上に互いに重なる構造である。具体的には、図９において、各列に対して垂直方向に伸びる直線を想定すると、たとえばボンドパッド２０２Ａの右側部分、２０２Ｂの左側部分，および２０２Ｃの右側部分は、すべて直線と重なる部分を有する。図１０では、両側面には３次元的な印刷回路パターンの配列を行わなかったが、これは、上部及び下部にあるように３次元的な印刷回路パターン１０４Ａ，１０４Ｂ，１０４Ｃのような配列にすることもできる。
【００３２】
図面のように、ボンドパッド２０２及び印刷回路パターン１０４に形成された互いに高さの異なる複数のバンプ１０６Ｂ，１０６Ｃ，２０２Ｂ，２０４Ｃを利用して、半導体パッケージ１００は、ＣＯＦパッケージ、ＴＣＰパッケージ及びフリップチップパッケージに応用できる構造である。
【００３３】
図１１は、本発明の変形例を説明するための断面図である。
【００３４】
図１１に示すように、前記ボンドパッド２０２及びインナーリード機能の印刷回路パターン１０４に形成された第３高さを有するバンプ２０４Ｂ１，１０６Ｂ１の終端に凹凸構造を形成できる。かかる構造は、電気的連結時に若干の整列誤差が発生しても、それを自己整合させる役割を担える。かかる凹凸構造は、当業者の創作範囲内で色々な形態に変形可能である。
【００３５】
図１２及び図１３は、本発明の他の変形例を説明するための断面図である。
【００３６】
図１２及び図１３に示すように、図１２では、バンプ２０４，１０６の形態が一定な幅を有するように形成されたが、図１２に示したバンプ２０４Ｂ２，１０６Ｂ２のように終端を狭くしてさらに微細化された連結を実現でき、図１３に示したバンプ２０４Ｂ３，１０６Ｂ３のように終端を広くして空間活用効果を向上させる。一方、前記印刷回路パターン１０４は、銅であることが適しており、前記印刷回路パターン１０４上に形成されたバンプ１０６Ｂ３は、金層を含むことが適しており、前記印刷回路パターン１０４とバンプ１０６Ｂ３との間にニッケル層１０８を設けることもできる。
【００３７】
本発明は、前記した実施形態に限定されず、当業者により多くの変形が可能であることは明白である。
【産業上の利用可能性】
【００３８】
本発明は、半導体関連の技術分野に適用可能である。
【図面の簡単な説明】
【００３９】
【図１】従来技術による半導体チップが回路基板に連結されているところを説明するための平面図である。
【図２】従来技術による半導体チップが回路基板に連結されているところを説明するための断面図である。
【図３】従来技術による半導体チップ及び回路基板でバンプ及び印刷回路パターンの形態を説明するための平面図である。
【図４】従来技術による半導体チップが回路基板に連結されているところを説明するための他の平面図である。
【図５】従来技術による半導体チップが回路基板に連結されているところを説明するための他の断面図である。
【図６】従来技術による半導体チップ及び回路基板でバンプ及び印刷回路パターンの形態を説明するための他の平面図である。
【図７】一般的なＣＯＦパッケージに使われるフィルムを説明するための平面図である。
【図８】本発明の好ましい実施形態によるＣＯＦパッケージ及びフリップチップパッケージにおいて、半導体チップが回路基板に接合されているところを説明するための断面図である。
【図９】本発明の好ましい実施形態によって、半導体チップ及び回路基板のバンプの位置を説明するための平面図である。
【図１０】本発明の好ましい実施形態によって、半導体チップが回路基板に連結されているところを説明するための平面図である。
【図１１】本発明の変形例を説明するための断面図である。
【図１２】本発明の他の変形例を説明するための断面図である。
【図１３】本発明の他の変形例を説明するための断面図である。
【符号の説明】
【００４０】
１００  半導体パッケージ、
１０２  回路基板、
１０４Ａ，１０４Ｂ，１０４Ｃ  印刷回路パターン、
１０６Ａ，１０６Ｂ，１０６Ｃ，２０４Ａ，２０４Ｂ，２０４Ｃ  バンプ、
２００  半導体チップ、
２０２Ａ，２０２Ｂ，２０２Ｃ  ボンドパッド。
【図１】
2008131035.tif 000003
【図２】
2008131035.tif 000004
【図３】
2008131035.tif 000005
【図４】
2008131035.tif 000006
【図５】
2008131035.tif 000007
【図６】
2008131035.tif 000008
【図７】
2008131035.tif 000009
【図８】
2008131035.tif 000010
【図９】
2008131035.tif 000011
【図１０】
2008131035.tif 000012
【図１１】
2008131035.tif 000013
【図１２】
2008131035.tif 000014
【図１３】
2008131035.tif 000015