(57)【要約】【課題】パッケージの厚みを増大させずに、複数のチップを内蔵できる半導体装置を実現する。【解決手段】半導体装置１０の内部では、複数の半導体素子（第１半導体素子１２および第２半導体素子１４）が重畳して内蔵されている。具体的には、第１半導体素子１２は第１アイランド１６の上面に固着され、第２半導体素子１４は第２アイランド１８の下面に固着されている。更に本発明では、半導体素子が実装されるアイランド（第１アイランド１６および第２アイランド１８）の形状を異形形状にすると共に、実装される半導体素子の側辺に沿って重畳させる構成となっている。【選択図】図１
2008270301.tif 000002
【特許請求の範囲】
【請求項１】
積層して配置される複数の半導体素子と、前記半導体素子と電気に接続されて外部に一部が露出するリードとを備える半導体装置であり、
第１主面および第２主面を有する第１アイランドと、前記第１アイランドに一端が近接された第１リードと、前記第１アイランドの前記第１主面に固着されて前記第１リードと電気的に接続された第１半導体素子と、
前記第１アイランドとは相反する第１主面および第２主面を有する第２アイランドと、前記第２アイランドに一端が近接された第２リードと、前記第２アイランドの前記第１主面に固着されて前記第２リードと電気的に接続された第２半導体素子とを有し、
前記第１アイランドと前記第２アイランドとは、前記第１半導体素子および前記第２半導体素子の一側辺に平行な方向に対して重なり合うことを特徴とする半導体装置。
【請求項２】
前記第１アイランドおよび前記第２アイランドの形状は、三角形形状、櫛刃形状または鍵型形状であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第１アイランドと前記第２アイランドとは、互いに対称的な平面的形状を有することを特徴とする請求項１記載の半導体装置。
【請求項４】
前記第１アイランドと前記第２アイランドとは、厚み方向にずらして配置されることを特徴とする請求項１記載の半導体装置。
【請求項５】
前記第１アイランドと前記第２アイランドとは、前記第１半導体素子および前記第２半導体素子の長手方向の側面に対して平行な方向に重なり合うことを特徴とする請求項１記載の半導体装置。
【請求項６】
前記両半導体素子の主面には電極が形成され、
前記両半導体素子の前記電極は、各々が固着されるアイランドにより支持される領域の内側に形成されることを特徴とする請求項１記載の半導体装置。
【請求項７】
積層して配置される複数の半導体素子と、前記半導体素子と電気に接続されて外部に一部が露出するリードとを備える半導体装置であり、
第１主面および第２主面を有する第１アイランドと、前記第１アイランドに一端が近接された第１リードと、前記第１アイランドの前記第１主面に固着されて前記第１リードと電気的に接続された第１半導体素子と、
前記第１アイランドとは相反する第１主面および第２主面を有する第２アイランドと、前記第２アイランドに一端が近接された第２リードと、前記第２アイランドの前記第１主面に固着されて前記第２リードと電気的に接続された第２半導体素子と、
前記第１半導体素子の電極と接続されると共に、前記第１アイランドと同一平面上にボンディング部を有する第３のリードと、
前記第２半導体素子の電極と接続されると共に、前記第２アイランドと同一平面上にボンディング部を有する第４のリードと、を具備し、
前記第１アイランドと前記第２アイランドとは、前記第１半導体素子および前記第２半導体素子の一側辺に平行な方向に対して重なり合うことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に、厚み方向に積層された複数の半導体素子が内蔵される半導体装置に関する。
【背景技術】
【０００２】
一般に、リードフレームを用いた半導体装置は、アイランドと、アイランドの周囲にその一端が設けられたリードが複数本配置される。そして、このアイランドの上面には、半導体素子が固着され、この半導体素子のボンディングパッドとリードとが金属細線にて接続される（例えば、特許文献１）。更には、リードの端部が露出するように、アイランド、リード、半導体素子および金属細線が絶縁性樹脂により封止される。ここで、リードに於いて、絶縁性樹脂に封止された部分はインナーリードと称され、絶縁性樹脂から露出された部分はアウターリードと称されている。そして、このアウターリードが必要により折り曲げられて、前記リードの他端は、半田等により、プリント基板等に実装される。
【０００３】
またアイランドに複数のチップを積層して成るスタック型の半導体装置も実現されている。これは、親チップの上に、親チップよりもサイズの小さい子チップが積層されるものであり、親チップも子チップも金属細線にて電気的に接続される。
【特許文献１】特開２００７−５５６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
前述した様な構成の半導体装置は、昨今の軽薄短小の技術により小型化が可能になっている。しかし、子チップの上面は、親チップの上面よりも、アイランドの表面からより高い位置に配置される。従って、子チップの上面に金属細線を接続すると、金属細線の頂部がより高くなり、半導体装置の厚み、つまりパッケージの厚みがより厚くなる問題を有していた。
【０００５】
そこで、本発明は、そのパッケージとしての厚みを増大させずに、複数のチップを内蔵できる半導体装置を実現することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、積層して配置される複数の半導体素子と、前記半導体素子と電気に接続されて外部に一部が露出するリードとを備える半導体装置であり、第１主面および第２主面を有する第１アイランドと、前記第１アイランドに一端が近接された第１リードと、前記第１アイランドの前記第１主面に固着されて前記第１リードと電気的に接続された第１半導体素子と、前記第１アイランドとは相反する第１主面および第２主面を有する第２アイランドと、前記第２アイランドに一端が近接された第２リードと、前記第２アイランドの前記第１主面に固着されて前記第２リードと電気的に接続された第２半導体素子とを有し、前記第１アイランドと前記第２アイランドとは、前記第１半導体素子および前記第２半導体素子の一側辺に平行な方向に対して重なり合うことを特徴とする。
【０００７】
更に、本発明は、積層して配置される複数の半導体素子と、前記半導体素子と電気に接続されて外部に一部が露出するリードとを備える半導体装置であり、第１主面および第２主面を有する第１アイランドと、前記第１アイランドに一端が近接された第１リードと、前記第１アイランドの前記第１主面に固着されて前記第１リードと電気的に接続された第１半導体素子と、前記第１アイランドとは相反する第１主面および第２主面を有する第２アイランドと、前記第２アイランドに一端が近接された第２リードと、前記第２アイランドの前記第１主面に固着されて前記第２リードと電気的に接続された第２半導体素子と、前記第１半導体素子の電極と接続されると共に、前記第１アイランドと同一平面上にボンディング部を有する第３のリードと、前記第２半導体素子の電極と接続されると共に、前記第２アイランドと同一平面上にボンディング部を有する第４のリードと、を具備し、前記第１アイランドと前記第２アイランドとは、前記第１半導体素子および前記第２半導体素子の一側辺に平行な方向に対して重なり合うことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、第１半導体素子が実装される第１アイランドと、第２半導体素子が実装される第２アイランドとを、半導体素子の一側辺に平行な方向に対して重畳させている。このことにより、半導体素子をより安定してアイランドにより支持することができる。
【発明を実施するための最良の形態】
【０００９】
図１から図５を参照して、本実施の形態の半導体装置１０を説明する。図１および図２は半導体装置１０を示す図であり、図３および図４は半導体装置を構成するリードフレームを一部抜き出して示した図であり、図５は他の形態の半導体装置の構成を示す図である。
【００１０】
図１を参照して、半導体装置１０の構成を説明する。図１（Ａ）は半導体装置１０を示す斜視図であり、図１（Ｂ）は半導体装置１０を上方から見た平面図であり、図１（Ｃ）は半導体装置１０を下方から見た平面図である。
【００１１】
図１（Ａ）を参照して、半導体装置１０は、複数の半導体素子が樹脂封止された樹脂封止型のパッケージである。外観的には、半導体装置１０は、略立方体形状または略直方体形状を有し、上面と下面は互いに平行な平坦面であり、側面は上部の方が下部よりも内側に向かって傾斜する傾斜面と成っている。そして、内蔵された半導体素子と電気的に接続されたリードの端部が、全体を一体的に封止する封止樹脂３８の側面の下部から、外部に突出している。また、外部に露出するリードの下面と、封止樹脂３８の下面とは、同一平面上に位置している。半導体装置１０の実装は、露出するリードに付着させた半田クリーム（不図示）を加熱溶融させるリフロー工程で行われる。
【００１２】
半導体装置１０の内部では、先ず、複数の半導体素子（第１半導体素子１２および第２半導体素子１４）が重畳して内蔵されている。図１の各図を参照して、第１半導体素子１２は第１アイランド１６の上面（第１主面）に固着され、第２半導体素子１４は第２アイランド１８の下面（第１主面）に固着されている。従って、第１半導体素子１２と第２半導体素子１４とは、半導体装置１０の厚み方向に於いて載置される方向が逆である。即ち、第１半導体素子１２の電極が形成される面は上方を向いており、第２半導体素子１４の電極が形成される面は下方を向いている。
【００１３】
図１（Ｂ）および図１（Ｃ）を参照して、半導体装置１０の平面的な構成を説明する。これらの図に於いて、封止樹脂３８の周辺部は点線により示されており、第１半導体素子１２の周辺部は一点鎖線により示されている。更に、この図では、密なハッチングが施されているリードおよびランド（第１リードフレーム）は第１半導体素子１２の実装と接続に寄与する部位であり、粗なハッチングが施されているリードおよびランド（第２リードフレーム）は第２半導体素子１４の実装と接続に寄与する部位である。第１リードフレームのボンディング部２４と第1アイランド１６とは、異なる平面上に位置している。更に、第２リードフレームのボンディング部２８と第２アイランド１８とは、異なる平面上に位置している。図１（Ｂ）を参照すると、第１リードフレームのボンディング部２４および第1アイランド１６は、第２リードフレームのボンディング部２８おより第２アイランド１８よりも上方に位置している。
【００１４】
封止樹脂３８は、各半導体素子およびリードフレームを被覆すると共に、これらを一体的に支持する機能を有する。封止樹脂３８の樹脂材料は、トランスファーモールドにより形成される熱硬化型樹脂（例えばエポキシ樹脂）や、インジェクションモールドにより形成される熱可塑性樹脂（例えばアクリル樹脂）が採用される。また、熱抵抗の低下等を目的として、酸化金属等のフィラーが充填された樹脂材料が、封止樹脂３８として採用されても良い。ここでは、封止樹脂３８は、リード、アイランド、半導体素子および金属細線を一体的に被覆している。更に、各リードの端部は、封止樹脂３８から外部に露出しており、この部分が外部接続用の端子として機能している。
【００１５】
図１（Ｂ）は、図１（Ａ）に示した半導体装置１０を上方から見た平面図である。この図を参照して、第１アイランド１６の上面に固着された第１半導体素子１２は、金属細線３０Ａ等を経由して、リード２０Ｄ等の上面と接続されている。ここでは、３本の金属細線３０を経由して各リードと第１半導体素子１２とが電気的に接続されている。具体的には、金属細線３０Ａを経由して、第１半導体素子１２の電極３２がリード２０Ｄのボンディング部２２の上面に接続される。更に、２本の金属細線３０Ｂ、３０Ｃを経由して、第１半導体素子１２の２つの電極３２が、リード２０Ｈのボンディング部２４の上面に接続される。例えば、第１半導体素子１２がＭＯＳＦＥＴである場合は、第１半導体素子１２の上面に設けた１つのゲート電極（制御電極：ここでは電極３２）が、金属細線３０Ａを経由してリード２０Ｄのボンディング部２２と接続される。更に、ソース電極（主電極）である２つの電極３２は、２つの金属細線３０Ｂ、３０Ｃを経由して、リード２０Ｈのボンディング部２４と接続される。ソース電極は比較的大きな電流が通過する主電極であるので、制御電極であるゲート電極よりも多数本の金属細線を使用して接続することにより、金属細線の電気抵抗を引き下げてオン抵抗を小さくすることができる。なお、第１半導体素子１２の裏面は、例えばドレイン電極（主電極）として第１アイランド１６の上面に電気的に接続される。
【００１６】
図１（Ｃ）は、図１（Ａ）に示した半導体装置１０を下方から見た平面図である。この図を参照して、第２半導体素子１４は、第２アイランド１８の下面に実装されている。上記した第１半導体素子１２と同じように、第２半導体素子１４の下面に設けられた電極３６は、金属細線を経由して各リードのボンディング部に接続される。第２半導体素子１４は、例えばＭＯＳＦＥＴである。具体的には、第２半導体素子１４の下面に設けた電極３６（ゲート電極）は、金属細線３１Ａを経由して、リード２０Ａのボンディング部２６に接続される。更に、第２半導体素子の他の２つの電極３６（ソース電極）は、２つの金属細線３１Ｂ、３１Ｃを経由して、リード２０Ｅのボンディング部２８の下面に接続される。また、第２半導体素子１４の上面に設けたドレイン電極は、第２アイランド１８の下面に実装される。
【００１７】
上述した構成の両半導体素子は、一方の半導体素子が、他方の半導体素子が実装されるアイランドにまで跨って重畳して配置される。即ち、図１（Ｂ）を参照すると、第１アイランド１６の上面に固着される第１半導体素子１２は、第２アイランド１８の上方まで跨って重畳するように配置される。更に、図１（Ｃ）を参照すると、第２アイランド１８の下面に実装される第２半導体素子１４は、第１アイランド１６の下面にまで跨って配置される。この様にすることで、限られた平面的領域の内部に、複数個の半導体素子を積層して配置させることができる。ここで、両半導体素子が２つのアイランドに跨って配置される必要はなく、どちらか一方の半導体素子のみが両アイランドに跨るように配置されても良い。更に、両半導体素子は、ボンディング部にまで重畳するように配置されている。
【００１８】
図１（Ｂ）および図１（Ｃ）を参照して、第１アイランド１６と第２アイランド１８とは、これらに実装される半導体素子の一側辺に対して平行な方向に重畳して配置されている。ここでは、第１半導体素子１２および第２半導体素子１４の平面的形状は、紙面上にて横方向に長手方向の側辺を有する長方形の形状である。そして、第１アイランド１６および第２アイランド１８は、この長手方向に対して重畳している。
【００１９】
具体的には、通常の半導体装置では、半導体素子が実装されるアイランドは、実装される半導体素子よりも若干大きめの四角形の形状を有する。しかしながら、本実施の形態の半導体装置は、外形寸法が内蔵される半導体素子よりも若干大きい程度の小型のＣＳＰである。従って、実装される半導体素子よりも面積が大きいアイランドを用意すると、半導体装置の大型化を招く。また、小型化を達成するために、実装される半導体素子よりもアイランドを小さくすると、半導体素子を安定して実装できない虞もある。
【００２０】
そこで本形態では、半導体素子が実装されるアイランドの形状を四角形形状以外の異形形状にしている。例えば、図１（Ｂ）を参照すると、第１アイランド１６の形状は、略三角形の形状である。具体的に説明すると、第１アイランド１６の形状は、左側上端部に直角な角が配置され、紙面上に於ける横方向の辺の長さが縦方向の辺の長さよりも短い直角三角形の形状である。更に、第１アイランド１６の右側の端部は、正確な直角三角形の形状と比較すると、右方に突出している。更に、第１アイランド１６の面積は、実装される第１半導体素子の面積よりも狭くなっている。この様な構成にすることにより、小さな面積の第１アイランド１６により、より安定して第１半導体素子１２を支持することができる。
【００２１】
また、第２アイランド１８の形状は、上記構成の第１アイランド１６と点対称である。即ち、紙面上のある点を中心に第１アイランド１６を１８０度回転させると、第２アイランド１８の形状となる。従って、第１アイランド１６と第２アイランド１８とでは、面積が等しい。
【００２２】
更に、本実施の形態では、第１アイランド１６と第２アイランド１８とは、第１半導体素子１２の長手方向の側辺に対して平行な方向に重なり合う構成と成っている。即ち、図1（Ｂ）に示した方向Ｄ１から半導体装置１０を透視してみると、第１アイランド１６と第２アイランドとは、両端を除いて大部分が重畳して見える。この様に構成することにより、更に安定して、各々のアイランドに実装された各半導体素子が支持される。例えば、四角形状のアイランドを横方向に離間して配置させることによっても、両アイランドに半導体素子を一応実装させることはできる。しかしながら、この配置方法では、長方形形状の半導体素子をランドからはみ出して実装させると、安定して半導体素子を実装させることが困難である。
【００２３】
この問題を解決するために、本実施の形態では、上記したように、半導体素子の側辺に平行な方向に沿って、第１アイランド１６と第２アイランド１８とを、重畳させている。具体的には、図１（Ｂ）を参照して、紙面上で大部分が左よりに配置された第１アイランド１６の右端の端部Ｐ１は、大部分が右側に配置された第２アイランド１８の左側の端部Ｐ２よりも右側に位置している。更に、第１アイランド１６の右端Ｐ１は、第２アイランド１８の右端またはその付近に位置している。また、第２アイランド１８の左側の端部Ｐ２は、第１アイランド１６の左側の側辺の下方またはその付近に位置している。この様な構成にすることにより、第１アイランド１６の上面に第１半導体素子１２が安定した状態で実装されると共に、第２アイランド１８の下面に第２半導体素子が安定して実装される。
【００２４】
更に、本実施の形態では、半導体素子の短手方向（紙面上に於いては上下方向）に於いても、アイランド同士を重畳させている。即ち、図１（Ｂ）に示された方向Ｄ２から半導体装置１０を透視すると、第１アイランド１６と第２アイランド１８とが、重畳して見える。具体的には、紙面上に於いて上方に位置する第１アイランド１６の下端Ｑ１が、下方に位置する第２アイランド１８の上端Ｑ２よりも下方に位置している。
【００２５】
上記したように、内蔵される半導体素子の長手方向および短手方向の両方に於いて、第１アイランド１６および第２アイランド１８の形状を、両アイランドが重畳するような形状にすることにより、更に半導体素子を安定して固着させることができる。
【００２６】
更にまた、本実施の形態では、半導体素子の主面に設けられる電極は、実装されるアイランドの領域内に配置される。具体的には、図１（Ｂ）を参照すると、第１半導体素子１２の上面に設けられる３つの電極３２は、第１アイランド１６と重畳する位置に配置される。このことにより、ワイヤボンディング時の衝撃から第１半導体素子１２を保護することができる。具体的には、金属細線３０Ａ等を電極３２に接続するワイヤボンディングの工程に於いて、電極３２にボンディングエネルギー（熱エネルギー、押圧力、超音波振動）を加えても、このエネルギーは第１アイランド１６により吸収される。このことから、ボンディングエネルギーに起因した第１半導体素子１２の破損を防止することができる。このような技術事項は、第２半導体素子１４に関しても同様であり、第２半導体素子１４の下面に設けられる電極３６は、第２アイランド１８の領域内に配置されている。
【００２７】
次に、図２を参照して、半導体装置１０の断面の構成を説明する。図２（Ａ）は図１（Ａ）のＡ−Ａ’線に於ける断面であり、図２（Ｂ）はＢ−Ｂ’線に於ける断面図である。
【００２８】
図２（Ａ）を参照して、第１アイランド１６の上面には第１半導体素子１２が固着され、第１半導体素子１２の上面の電極は、金属細線３０Ｂを経由して、リードのボンディング部２４に接続されている。そして、第２アイランド１８の下面には、第２半導体素子１４が固着され、第２半導体素子１４の電極は、金属細線３１Ｂを経由してリードのボンディング部２８の下面と接続される。
【００２９】
ここで、第１アイランド１６と第２アイランド１８とは、厚み方向にずれて配置されると共に、厚み方向に対して部分的に重畳するように配置されている。ここでは、第１アイランド１６が、封止樹脂３８の内部に於いて若干上方に寄せて配置されている。そして、第２アイランド１８は、第１アイランド１６よりも下方に寄せて配置されている。ここで、両者は、部分的に重畳されても良いし、全く重畳しなくても良い。
【００３０】
ここでは、一例として、第１アイランド１６および第２アイランド１８の厚みは例えば０．５ｍｍ程度である。更に、両者の重畳する厚みＬ１は、この厚みよりも短く、例えば０．２ｍｍ程度である。また、第１アイランド１６の下面と第２半導体素子１４の上面とが離間する距離Ｌ２は、０．３ｍｍ程度である。更に、第１半導体素子１２の下面と第２アイランド１８の上面とが離間する距離Ｌ３は０．３ｍｍ程度である。
【００３１】
第１アイランド１６と第２アイランド１８とを、厚み方向に部分的に重畳させることにより、半導体装置１０の厚みを薄くすると共に、アイランドと半導体素子との絶縁を確保することができる。例えば、１つのアイランドの上下主面に２つの半導体素子を実装した場合と比較すると、半導体装置１０は、アイランド同士の厚み方向に重畳する長さ分（Ｌ１）だけ厚みが薄くなる。
【００３２】
更には、第１アイランド１６の上面には第１半導体素子１２が配置され、裏面および側面は全体を封止する封止樹脂３８により被覆されている。更に、第２アイランド１８の下面には第２半導体素子１４が固着され、上面および側面は封止樹脂３８により被覆されている。更に、第１アイランド１６および第２アイランド１８がずれて配置されることにより、第１アイランド１６と第２半導体素子１４が離間され、第２アイランド１８と第１半導体素子１２とが離間されている。従って、小型の半導体装置１０に比較的に大型の半導体素子を積層して内蔵させても、半導体素子とアイランドとのショートが防止できる。
【００３３】
更に、本形態では、第１アイランド１６の下面と第２半導体素子１４の上面との間隙、第２アイランド１８の上面と第１半導体素子１２の下面との間隙に、封止樹脂３８が充填されている。ここで、フィラーが含まれる封止樹脂３８をこの間隙に充填させることが困難であれば、樹脂封止の工程に先行して、流動性に優れる樹脂材料（例えばフィラーの混入量が比較的少ない樹脂）をこの間隙に充填させても良い。更に、上記間隙には、エポキシ樹脂等から成る接着剤を充填させても良い。
【００３４】
また、上記半導体素子は、裏面が電流を通過するものであれば、導電性接着材または共晶接合により、各々が実装されるアイランドの主面に固着される。更に、これらの半導体素子の裏面が導通を必要としないものであれば、絶縁性の接着剤を用いて、半導体素子がアイランドに実装されても良い。
【００３５】
図２（Ｂ）を参照して、リード２０Ｃは、第１アイランド１６と連続して外側に向かって下方に傾斜する傾斜部４０と、封止樹脂３８から外部に露出して且つ下面が封止樹脂３８の下面と同一平面上に位置する露出部４２とから成る。この構成は、他のリードに関しても同様である。
【００３６】
図３および図４は、図１に示された半導体装置１０を部分的に抜き出して示した斜視図である。
【００３７】
図３を参照して、第１半導体素子１２が実装又は接続される第１アイランド１６等の構成を説明する。図３（Ａ）は、第１半導体素子１２および第１アイランド１６等を、図１（Ａ）に示した構成で上方から見た斜視図であり、図３（Ｂ）はそれを下方から見た斜視図である。
【００３８】
図３（Ａ）および図３（Ｂ）を参照して、第１半導体素子１２が実装される第１アイランド１６、第１アイランド１６から外部に導出される２つのリード２０Ｂ、２０Ｃが図示されている。更に、リード２０Ｈと、リード２０Ｄが手前側に示されている。リード２０Ｈのボンディング部２２は、金属細線３０Ａを経由して第１半導体素子１２と接続される。リード２０Ｄのボンディング部２４は、金属細線３０Ｂ、３０Ｃを経由して第１半導体素子１２と接続されている。
【００３９】
これらの図に示す第１アイランド１６およびそこから導出するリード２０Ｈ、２０Ｄは、製造工程に於いては、一体的に結合された一枚のリードフレームの状態で供給される。
【００４０】
図４を参照して、第２半導体素子１４が実装される第２アイランド１８およびリード２０Ｇ等の構成を説明する。図４の両図の視点は、上述した図３と同様である。
【００４１】
図４（Ａ）および図４（Ｂ）を参照して、第２半導体素子１４が実装される第２アイランド１８から、リード２０Ｇ、リード２０Ｆが外部に導出されている。更に、リード２０Ｅのボンディング部２６の下面は、不図示の金属細線３１Ａを経由して第２半導体素子１４の下面に設けられた電極と接続されている。リード２０Ａのボンディング部２８は、金属細線３０Ｃおよび金属細線３０Ｂを経由して、第２半導体素子１４の電極と接続されている。
【００４２】
これらの図に示す第２アイランド１８、リード２０Ｅおよびリード２０Ａは、製造工程に於いては、一体的に連結された一枚のリードフレームの状態で供給される。ここで、製造工程に於いては、図４に示す第２アイランド１８等が含まれるリードフレームは、図３に示された第１アイランド１６を含むリードフレームとは別体で用意されている。
【００４３】
図５を参照して、他の形態の半導体装置の構成を説明する。図５の各図は、他の形態の半導体装置を上方から見た平面図である。これらの図に示す半導体装置の構成は、上述した構成の半導体装置１０と基本的には同一である。これらの図に示された半導体装置と、上述した半導体装置１０との相違点は、第１アイランド１６および第２アイランド１８の平面的形状が異なる点にある。
【００４４】
図５（Ａ）に示す半導体装置１０Ａでは、第１アイランド１６と第２アイランド１８とが櫛刃形状を呈している。この形状を換言すると、互いにコの時形状を呈する第１アイランド１６および第２アイランド１８とが、噛み合うように配置されている。両アイランドをこの様な構成にすることにより、アイランドにより支持される領域を増大させることができるので、載置される半導体素子をより安定して載置させることができる。
【００４５】
図５（Ｂ）に示す半導体装置１０Ｂでは、第１アイランド１６および第２アイランドの形状が、上述した半導体装置１０のものよりもより三角形に近い形状となっている。この様な形状によっても、載置される半導体素子をアイランドにより安定して支持することが可能となる。
【００４６】
図５（Ｃ）に示す半導体装置１０Ｃでは、第１アイランド１６および第２アイランド１８が、互いに鍵型形状を呈している。そして、鍵型形状を呈する第１アイランド１６の曲折部は、第１半導体素子１２の上面に形成された電極３２の下方に位置している。
【００４７】
図６から図８を参照して、次に、上記した構成の半導体装置１０の製造方法を説明する。本実施の形態では、２つのリードフレーム（図６に示すリードフレーム５０および図７に示すリードフレーム６０）に個別にダイボンディングおよびワイヤボンディングを行い、両者を積層させた後に樹脂封止を行って、半導体装置を製造している。
【００４８】
図６を参照して、リードフレーム５０の構成を説明する。図６（Ａ）はリードフレーム５０を部分的に示す平面図であり、図６（Ｂ）はユニット５２を拡大して示した斜視図である。
【００４９】
図６（Ａ）を参照して、リードフレーム５０は銅などの金属から成り、厚みが０．５ｍｍ程度の一枚の導電箔を加工（エッチング加工やパンチング加工）して所定の形状に成形されたものである。ここでは、リードフレーム５０は、概略的に短冊形形状を有している。リードフレーム５０の四方の側辺には額縁形状に外枠５４が設けられており、この外枠５４の内側に格子状に連結部５８が延在している。
【００５０】
更に、外枠５４を厚み方向に貫通して、ガイドホール５６が設けられている。このガイドホール５６は、各工程に於いて、搬送や位置決めに使用される。また、図６（Ａ）に示すリードフレーム５０に設けたガイドホール５６と、図７（Ａ）に示したリードフレーム６０のガイドホール６６とを重畳させることにより、各リードフレームに含まれるユニットを正確に位置合わせすることができる。
【００５１】
図６（Ｂ）を参照して、連結部５８の内側にユニット５２が設けられている。ユニット５２とは１つの半導体装置を構成する要素単位である。ここでは、１つのユニット５２が、図１（Ｂ）にて密なハッチングが施された部分に対応している。具体的には、紙面上にて奥の方の連結部５８から、３本のリード（リード２０Ｄ、リード２０Ｃ、リード２０Ｂ）が内側に延在している。リード２０Ｃおよびリード２０Ｂは、第１アイランド１６に連続している。また、リード２０Ｄの先端部にはボンディング部２２が設けられている。そして、紙面上にて手前の連結部５８から、先端部にボンディング部２４を有する１つのリード２０Ｈが内部に延在している。更に、各リードは、図２（Ｂ）に示した傾斜部４０および露出部４２を含む。また、各リードのユニット５２の内側の先端部および第１アイランド１６は、リードフレーム５０の他の部位（外枠５４や連結部５８）よりも上方にて同一平面上に位置している。
【００５２】
ここで、上記したように、本形態では、リードフレーム５０とリードフレーム６０とを重ね合わせて１つの半導体装置を構成する。ここで、製造される半導体装置１０（図１参照）を見ると、各リードの露出部の下面は同一平面上に位置する。このことから、リードフレーム５０の各リードと連結部５８の接合箇所にて、各リードが上方に（厚み方向に）突出するようにプレス加工が行われても良い。このことにより、リードフレーム５０に含まれるリードの端部と、リードフレーム６０に含まれるリードの端部とを、同一平面上に位置させることができる。この事項は、以下に構造を詳述するリードフレーム６０も同様でよい。
【００５３】
図７を参照して、リードフレーム６０の構成を説明する。図７（Ａ）はリードフレーム６０の平面図であり、図７（Ｂ）はユニット６２を示す斜視図である。ここで、リードフレーム６０は、図１（Ｂ）に示す粗なハッチングが施された部位となる。更に、図６に示されたリードフレーム５０と、ここで図示されたリードフレーム６０とは、ユニット６２の内部構成が異なるのみであり、他の構成は基本的には同一である。
【００５４】
図７（Ａ）を参照して、リードフレーム６０は、外枠６４から内側に格子状に連結部６８が設けられた形状である。そして、連結部６８に囲まれる１つの開口部に２つのユニット６２が配置されている。ここでも、リードフレーム６０の外枠６４を厚み方向に貫通して、ガイドホール６６が設けられている。
【００５５】
図７（Ｂ）を参照して、奥の方の連結部６８から、１つのリード２０Ａが内側に延在しており、先端部が平坦なボンディング部２６と成っている。更に、手前側の連結部６８からは、３つのリード２０Ｇ、２０Ｆ、２０Ｅが内側に延在している。２つのリード２０Ｇ、２０Ｆの先端部が第２アイランド１８に連続している。更に、リード２０Ｅの先端部がボンディング部２８と成っている。
【００５６】
図６（Ｂ）および図７（Ｂ）を参照して、ユニット５２とユニット６２とはアイランドの形状と、リードが厚み方向に突出する向きが異なる。第１アイランド１６と第２アイランド１８とは、ある点を中心に１８０度回転させると同一形状となる点対称な形状となっている。更に、図６（Ｂ）に示すユニット５２では、半導体素子が実装される方向（紙面上では上方向）にリードが突出している。一方、図７（Ｂ）に示すユニット６２では、半導体素子が実装される方向とは逆の方向（紙面上では上方向）に、リードが突出している。
【００５７】
図８を参照して、次に、ダイボンディングおよびワイヤボンディングの工程を説明する。図８（Ａ）は両工程が終了した後のリードフレーム５０のユニット５２を示す斜視図である。図８（Ｂ）は同様な状態のリードフレーム６０のユニット６２を示す斜視図である。
【００５８】
図８（Ａ）を参照して、第１アイランド１６の上面には第１半導体素子１２が実装されている。そして、第１半導体素子１２の上面に形成された電極は、ボンディング部２２またはボンディング部２４に、金属細線を経由して接続されている。この工程は、リードフレーム５０に含まれる全てのユニット５２に対して一括して行われる。
【００５９】
図８（Ｂ）を参照して、第２アイランド１８の下面には、第２半導体素子１４が実装される。更に、第２半導体素子１４の下面に設けられた各電極は、不図示の金属細線を経由して、ボンディング部２６またはボンディング部２８の下面に接続される。実際は、リードフレーム６０を上下反転させた状態で（即ち第２半導体素子１４が実装される面を上面にした状態で）、この工程は行われる。
【００６０】
上記工程が終了した後は、リードフレーム５０およびリードフレーム６０を重ね合わせて結合させる。このことにより、結合されたリードフレームの各ユニットは、図１に示す構成となる。更に、リードフレームの各ユニットを、モールド金型に個別に収納させて樹脂封止の工程を行う。具体的には、樹脂封止の工程では、各ユニットの半導体素子、アイランド、金属細線およびリードが封止樹脂により封止される。更に、封止樹脂から露出するリードの表面にメッキ膜を被着させる工程、樹脂封止された各ユニットをリードフレームから個別に分離する工程、各ユニットの良否や電気的特性を測定する工程、捺印工程等を経て、図１に示す構成の半導体装置１０が完成する。
【図面の簡単な説明】
【００６１】
【図１】本発明の半導体装置を示す図であり、（Ａ）は斜視図であり、（Ｂ）は平面図であり、（Ｃ）は平面図である。
【図２】本発明の半導体装置を示す図であり、（Ａ）および（Ｂ）は断面図である。
【図３】本発明の半導体装置を一部抜き出して示した図であり、（Ａ）および（Ｂ）は斜視図である。
【図４】本発明の半導体装置を一部抜き出して示した図であり、（Ａ）および（Ｂ）は斜視図である。
【図５】本発明の他の構成の半導体装置の構成を示す図であり、（Ａ）から（Ｃ）は平面図である。
【図６】本発明の半導体装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は斜視図である。
【図７】本発明の半導体装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は斜視図である。
【図８】本発明の半導体装置の製造方法を示す図であり、（Ａ）および（Ｂ）は斜視図である。
【符号の説明】
【００６２】
１０、１０Ａ、１０Ｂ、１０Ｃ            半導体装置
１２            第１半導体素子
１４            第２半導体素子
１６            第１アイランド
１８            第２アイランド
２０Ａ、２０Ｂ、２０Ｃ、２０Ｄ、２０Ｅ、２０Ｆ、２０Ｇ、２０Ｈ  リード
２２            ボンディング部
２４            ボンディング部
２６            ボンディング部
２８            ボンディング部
３０、３０Ａ、３０Ｂ、３０Ｃ            金属細線
３１Ａ、３１Ｂ、３１Ｃ            金属細線
３２            電極
３４Ａ、３４Ｂ、３４Ｃ            金属細線
３６            電極
３８            封止樹脂
４０            傾斜部
４２            露出部
５０            リードフレーム
５２            ユニット
５４            外枠
５６            ガイドホール
５８            連結部
６０            リードフレーム
６２            ユニット
６４            外枠
６６            ガイドホール
６８            連結部
【図１】
2008270301.tif 000003
【図２】
2008270301.tif 000004
【図３】
2008270301.tif 000005
【図４】
2008270301.tif 000006
【図５】
2008270301.tif 000007
【図６】
2008270301.tif 000008
【図７】
2008270301.tif 000009
【図８】
2008270301.tif 000010