(57)【要約】【課題】本発明は、複雑な外部制御を要することなく、入力ダイナミックレンジの拡大と最小分解能の向上を両立し、さらに、測定時間を短縮することが可能なＡ／Ｄ変換器、及び、これを用いた照度センサ、照明装置、電子機器を提供することを目的とする。【解決手段】本発明に係るＡ／Ｄ変換器は、入力電流に応じた電荷を蓄える容量Ｃ１と、容量Ｃ１に蓄えた電荷を放電させる放電回路１２及び１３と、を有し、予め定めた充電時間の間、容量Ｃ１を充電するとともに、容量Ｃ１が所定の充電量になる毎に、放電回路１２により放電を行うとともに、前記充電時間終了後の電荷を放電回路１３により放電を行うことにより、放電回路１２の放電回数と放電回路１３の放電時間に基づいて容量Ｃ１の充電量に応じた電圧のディジタル値（ＤＯＵＴ）を出力する構成とされている。【選択図】図１
2008042886.tif 000002
【特許請求の範囲】
【請求項１】
入力電流に応じた電荷を蓄える充電用キャパシタを有する充電回路と、前記充電用キャパシタに蓄えた電荷を放電させる第１及び第２の放電回路と、を有し、前記充電用キャパシタの充電量に応じたディジタル値を出力するアナログ／ディジタル変換器であって、予め定めた充電時間の間、前記充電用キャパシタを充電するとともに、前記充電用キャパシタが所定の充電量になる毎に、第１の放電回路により放電を行うとともに、前記充電時間終了後の電荷を第２の放電回路により放電を行うことにより、第１の放電回路の放電回数と第２の放電回路の放電時間に基づいて、前記充電用キャパシタの充電量に応じた電圧のディジタル値を出力することを特徴とするアナログ／ディジタル変換器。
【請求項２】
第２の放電回路は、第２の放電用キャパシタを有し、前記放電時間は、第２の放電用キャパシタによる放電回数に基づく値であることを特徴とする請求項１に記載のアナログ／ディジタル変換器。
【請求項３】
第２の放電回路は、定電流回路であり、前記放電時間は、前記定電流回路により、前記容量の充電電圧が所定の電圧になるまでの時間であることを特徴とする請求項１に記載のアナログ／ディジタル変換器。
【請求項４】
前記充電回路は、所定の充電期間中、前記充電用キャパシタを用いて、入力電流に応じた電荷を蓄えるものであり、第１の放電回路は、前記充電期間中、前記充電用キャパシタの充電量が所定の閾値に達する毎に、第１の放電用キャパシタを用いて、前記充電用キャパシタに蓄えられた電荷を放電するものであり、第２の放電回路は、前記充電期間の満了後、第１の放電用キャパシタよりも小さい放電能力をもつ第２の放電用キャパシタを用いて、前記充電用キャパシタに残存する電荷が所定値になるまで、これを所定量ずつ段階的に放電するものであり、かつ、
前記充電回路と第１及び第２の放電回路の充放電制御を行うとともに、第１及び第２の放電回路の総放電回数から前記充電回路の充電量を算出し、その結果に応じたディジタル出力を行う制御計算部を有して成ることを特徴とする請求項２に記載のアナログ／ディジタル変換器。
【請求項５】
前記充電回路は、オペアンプと、一端が前記オペアンプの反転入力端に接続され、他端が前記オペアンプの出力端に接続された前記充電用キャパシタと、前記オペアンプの非反転入力端に所定の第１基準電圧を印加する第１定電圧源と、前記入力電流の入力端と前記充電用キャパシタの一端との間を開閉する第１スイッチと、前記充電用キャパシタの両端間を短絡する第２スイッチと、を有して成り、
第１の放電回路は、前記充電用キャパシタの１／ｍ（ｍ≧１）の容量を有する第１の放電用キャパシタと、第１の放電用キャパシタの一端と接地端との間、及び、第１の放電用キャパシタの他端と前記オペアンプの反転入力端との間を各々開閉する第３スイッチと、第１の放電用キャパシタの両端と第１基準電圧の印加端との間を各々開閉する第４スイッチと、を有して成り、
第２の放電回路は、前記充電用キャパシタの１／ｎ（ｎ＞ｍ）の容量を有する第２の放電用キャパシタと、第１基準電圧の１／ｋ（ｋ＞１）の電圧値を有する第２基準電圧を生成する第２定電圧源と、第２の放電用キャパシタの一端と第２定電圧源の正極端との間、及び、第２の放電用キャパシタの他端と前記オペアンプの反転入力端との間を各々開閉する第５スイッチと、第２の放電用キャパシタの両端と第１基準電圧の印加端との間を各々開閉する第６スイッチと、を有して成ることを特徴とする請求項４に記載のアナログ／ディジタル変換器。
【請求項６】
前記オペアンプの出力電圧と第３及び第４基準電圧とを各々比較する比較回路を有して成り、前記制御計算部は、所定のクロック信号と前記比較回路の出力信号に基づいて、第１〜第６スイッチの開閉制御を行うことを特徴とする請求項５に記載のアナログ／ディジタル変換器。
【請求項７】
光を電流に変換する光電変換素子と、前記光電変換素子の出力を前記入力電流とする請求項１〜請求項６のいずれかに記載のアナログ／ディジタル変換器と、を有して成り、照度に応じたディジタル出力を行うことを特徴とする照度センサ。
【請求項８】
受光特性が異なる第１、第２の光電変換素子を直列接続して成り、その接続ノードから光を電流に変換して出力する光電変換回路と、前記光電変換回路の出力を前記入力電流とする請求項１〜請求項６のいずれかに記載のアナログ／ディジタル変換器と、を有して成り、照度に応じたディジタル出力を行うことを特徴とする照度センサ。
【請求項９】
受光特性が異なる第１、第２の光電変換素子を直列接続して成り、その接続ノードから光を電流に変換して出力する光電変換回路と、前記光電変換回路の出力を入力電流とする積分型オペアンプを備えたアナログ／ディジタル変換器と、を有して成り、照度に応じたディジタル出力を行うことを特徴とする照度センサ。
【請求項１０】
請求項７〜請求項９のいずれかに記載の照度センサと、前記照度センサの測定結果に応じて点灯制御される照明装置と、を有して成ることを特徴とする照明装置。
【請求項１１】
請求項１０に記載の照明装置を有して成ることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ／ディジタル変換器、及び、これを用いた照度センサ、照明装置、電子機器に関するものであり、特に入力ダイナミックレンジの拡大と最小分解能の向上、並びに、測定時間の短縮に関するものである。
【背景技術】
【０００２】
アナログ／ディジタル変換器に関連する従来技術として、特許文献１には、図７に示すように、被測定入力電圧値に応じた電荷を蓄える容量と、蓄えた電荷を放電させる定電流回路と、放電開始から前記容量の両端電圧が一定値になるまでクロックパルスをカウントするカウンタと、から成るアナログ／ディジタル変換器が開示・提案されている。
【０００３】
【特許文献１】特開２００１−１６０７５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
確かに、上記従来のアナログ／ディジタル変換器であれば、簡易な構成で、被測定入力電圧値のアナログ／ディジタル変換処理を実現することが可能である。
【０００５】
しかしながら、上記従来のアナログ／ディジタル変換器では、被測定入力電圧が大きいほど、容量の放電に長時間を要するため、変換時間が長くなるという課題があった。
【０００６】
なお、定電流回路の電流値を大きく設定すれば、容量の放電に要する時間を短縮することは可能であるが、変換の最小分解能を維持するためには、クロックの周波数を高く設定しなければならなかった。
【０００７】
また、照度センサの分野においては、図８で示すように、受光特性（分光感度）の異なるフォトダイオードＰＤａ、ＰＤｂを用いて、時分割で光電変換処理を行い、各出力電流のアナログ／ディジタル変換処理後に両者の差分演算を行うことで、目的とする波長のみを測定する構成が採用されていた。
【０００８】
しかしながら、上記の従来構成では、別途の演算回路が必要となるため、回路規模の拡大が課題となっていた。
【０００９】
また、上記の従来構成では、フォトダイオードＰＤａ、ＰＤｂの出力電流が差分演算されることなく、直接的に積分型オペアンプに入力されるため、入力ダイナミックレンジが小さくなるという課題があった。
【００１０】
また、上記の従来構成では、フォトダイオードＰＤａ、ＰＤｂの光電変換処理が時分割で行われるため、単一のフォトダイオードを用いる場合に比べて、その測定に２倍の時間を必要とするほか、フォトダイオードＰＤａ、ＰＤｂの測定時に照度が変わっていると、正しい演算結果を得ることができなくなるという課題があった。
【００１１】
なお、フォトダイオードＰＤａ用のアナログ／ディジタル変換器と、フォトダイオードＰＤｂ用のアナログ／ディジタル変換器と、を完全に別系統で用意すれば、上記の課題は解消できるが、反面、回路規模が２倍に拡大してしまうため、携帯機器などへの搭載に際しては不利となっていた。
【００１２】
本発明は、上記の問題点に鑑み、複雑な外部制御を要することなく、入力ダイナミックレンジの拡大と最小分解能の向上を両立し、さらに、測定時間を短縮することが可能なアナログ／ディジタル変換器、及び、これを用いた照度センサ、照明装置、電子機器を提供することを第１の目的とする。
【００１３】
また、本発明は、上記の問題点に鑑み、回路規模の拡大や測定時間の延長を招くことなく、目的とする波長のみを正確に測定することが可能な照度センサ、及び、これを用いた照明装置、電子機器を提供することを第２の目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成すべく、本発明に係るアナログ／ディジタル変換器は、入力電流に応じた電荷を蓄える充電用キャパシタを有する充電回路と、前記充電用キャパシタに蓄えた電荷を放電させる第１及び第２の放電回路と、を有し、前記充電用キャパシタの充電量に応じたディジタル値を出力するアナログ／ディジタル変換器であって、予め定めた充電時間の間、前記充電用キャパシタを充電するとともに、前記充電用キャパシタが所定の充電量になる毎に、第１の放電回路により放電を行うとともに、前記充電時間終了後の電荷を第２の放電回路により放電を行うことにより、第１の放電回路の放電回数と第２の放電回路の放電時間に基づいて、前記充電用キャパシタの充電量に応じた電圧のディジタル値を出力する構成（第１の構成）とされている。
【００１５】
なお、上記第１の構成から成るアナログ／ディジタル変換器において、第２の放電回路は、第２の放電用キャパシタを有し、前記放電時間は、第２の放電用キャパシタによる放電回数に基づく値である構成（第２の構成）にするとよい。
【００１６】
或いは、上記第１の構成から成るアナログ／ディジタル変換器において、第２の放電回路は、定電流回路であり、前記放電時間は、前記定電流回路により、前記容量の充電電圧が所定の電圧になるまでの時間である構成（第３の構成）にするとよい。
【００１７】
また、上記第２の構成から成るアナログ／ディジタル変換器で、前記充電回路は、所定の充電期間中、前記充電用キャパシタを用いて、入力電流に応じた電荷を蓄えるものであり、第１の放電回路は、前記充電期間中、前記充電用キャパシタの充電量が所定の閾値に達する毎に、第１の放電用キャパシタを用いて、前記充電用キャパシタに蓄えられた電荷を放電するものであり、第２の放電回路は、前記充電期間の満了後、第１の放電用キャパシタよりも小さい放電能力をもつ第２の放電用キャパシタを用いて、前記充電用キャパシタに残存する電荷が所定値になるまで、これを所定量ずつ段階的に放電するものであり、かつ、前記充電回路と第１及び第２の放電回路の充放電制御を行うとともに、第１及び第２の放電回路の総放電回数から前記充電回路の充電量を算出し、その結果に応じたディジタル出力を行う制御計算部を有して成る構成（第４の構成）にするとよい。
【００１８】
また、上記第４の構成から成るアナログ／ディジタル変換器で、前記充電回路は、オペアンプと、一端が前記オペアンプの反転入力端に接続され、他端が前記オペアンプの出力端に接続された前記充電用キャパシタと、前記オペアンプの非反転入力端に所定の第１基準電圧を印加する第１定電圧源と、前記入力電流の入力端と前記充電用キャパシタの一端との間を開閉する第１スイッチと、前記充電用キャパシタの両端間を短絡する第２スイッチと、を有して成り、第１の放電回路は、前記充電用キャパシタの１／ｍ（ｍ≧１）の容量を有する第１の放電用キャパシタと、第１の放電用キャパシタの一端と接地端との間、及び、第１の放電用キャパシタの他端と前記オペアンプの反転入力端との間を各々開閉する第３スイッチと、第１の放電用キャパシタの両端と第１基準電圧の印加端との間を各々開閉する第４スイッチと、を有して成り、第２の放電回路は、前記充電用キャパシタの１／ｎ（ｎ＞ｍ）の容量を有する第２の放電用キャパシタと、第１基準電圧の１／ｋ（ｋ＞１）の電圧値を有する第２基準電圧を生成する第２定電圧源と、第２の放電用キャパシタの一端と第２定電圧源の正極端との間、及び、第２の放電用キャパシタの他端と前記オペアンプの反転入力端との間を各々開閉する第５スイッチと、第２の放電用キャパシタの両端と第１基準電圧の印加端との間を各々開閉する第６スイッチと、を有して成る構成（第５の構成）にするとよい。
【００１９】
また、上記第５の構成から成るアナログ／ディジタル変換器は、前記オペアンプの出力電圧と第３及び第４基準電圧を各々比較する比較回路を有して成り、前記制御計算部は、所定のクロック信号と前記比較回路の出力信号に基づいて、第１〜第６スイッチの開閉制御を行う構成（第６の構成）にするとよい。
【００２０】
また、本発明に係る照度センサは、光を電流に変換する光電変換素子と、前記光電変換素子の出力を前記入力電流とする上記第１〜第６いずれかの構成から成るアナログ／ディジタル変換器と、を有して成り、照度に応じたディジタル出力を行う構成（第７の構成）とされている。
【００２１】
或いは、本発明に係る照度センサは、受光特性が異なる第１、第２の光電変換素子を直列接続して成り、その接続ノードから光を電流に変換して出力する光電変換回路と、前記光電変換回路の出力を前記入力電流とする上記第１〜第６いずれかの構成から成るアナログ／ディジタル変換器と、を有して成り、照度に応じたディジタル出力を行う構成（第８の構成）とされている。
【００２２】
若しくは、本発明に係る照度センサは、受光特性が異なる第１、第２の光電変換素子を直列接続して成り、その接続ノードから光を電流に変換して出力する光電変換回路と、前記光電変換回路の出力を入力電流とする積分型オペアンプを備えたアナログ／ディジタル変換器と、を有して成り、照度に応じたディジタル出力を行う構成（第９の構成）とされている。
【００２３】
また、本発明に係る照明装置は、上記第７〜第９いずれかの構成から成る照度センサと前記照度センサの測定結果に応じて点灯制御される照明装置と、を有して成る構成（第１０の構成）とされている。
【００２４】
また、本発明に係る電子機器は、上記第１０の構成から成る照明装置を有する構成（第１１の構成）とされている。
【発明の効果】
【００２５】
本発明に係るアナログ／ディジタル変換器であれば、複雑な外部制御を要することなく入力ダイナミックレンジの拡大と最小分解能の向上を両立し、さらに、測定時間を短縮することが可能となる。
【００２６】
また、本発明に係る照度センサであれば、アナログ／ディジタル変換器の最小分解能が向上されたことに伴い、検出電流値を小さく絞ることができるので、光電変換素子として用いるフォトダイオードの面積を縮小することが可能となり、延いては、これを用いた照明装置や電子機器の小型化に貢献することが可能となる。
【００２７】
また、本発明に係る照度センサであれば、回路規模の拡大や測定時間の延長を招くことなく、目的とする波長のみを正確に測定することが可能となる。
【発明を実施するための最良の形態】
【００２８】
以下では、本発明に係るアナログ／ディジタル変換器を照度センサに用いた構成を例に挙げて説明を行う。
【００２９】
図１は、本発明に係る照度センサの第１実施形態を示す回路図である。
【００３０】
本図に示すように、本実施形態の照度センサ１００は、測定対象となる光を電流に変換するフォトダイオードＰＤと、フォトダイオードＰＤの出力を入力電流とするアナログ／ディジタル変換器（充放電部１０及び制御計算部２０）と、を有して成り、照度に応じたディジタル出力を行う構成とされている。
【００３１】
充放電部１０は、充電回路（積分型オペアンプ）１１と、第１放電回路１２と、第２放電回路１３と、比較回路１４と、を有して成る。
【００３２】
充電回路１１は、所定の充電期間中、入力電流（フォトダイオードＰＤの検出電流）に応じた電荷を蓄える手段であり、オペアンプＡＭＰと、一端がオペアンプＡＭＰの反転入力端（−）に接続され、他端がオペアンプＡＭＰの出力端に接続された充電用キャパシタＣ１（本実施形態では６４［ｐＦ］）と、オペアンプＡＭＰの非反転入力端（＋）に所定の第１基準電圧Ｖ１（本実施形態ではＶｒｅｆ）を印加する第１定電圧源Ｅ１と、制御信号Ｓ１に基づいて、入力電流の入力端（すなわちフォトダイオードＰＤのアノード）と充電用キャパシタＣ１の一端との間を開閉する第１スイッチＳＷ１と、制御信号Ｓ２に基づいて、充電用キャパシタＣ１の両端間を短絡する第２スイッチＳＷ２と、を有して成る。
【００３３】
第１放電回路１２は、上記の充電期間中、充電回路１１の充電量が所定の閾値に達する毎に、充電回路１１に蓄えられた電荷を放電する手段であり、第１放電用キャパシタＣ２（充電用キャパシタＣ１の１／ｍ（ｍ＞１）、本実施形態では３２［ｐＦ］）と、制御信号Ｓ３に基づいて、第１放電用キャパシタＣ２の一端と接地端との間、並びに、第１放電用キャパシタＣ２の他端とオペアンプＡＭＰの反転入力端（−）との間を各々開閉する第３スイッチＳＷ３ａ〜ＳＷ３ｂと、制御信号Ｓ４に基づいて、第１放電用キャパシタＣ２の両端と第１基準電圧Ｖ１の印加端との間を各々開閉する第４スイッチＳＷ４ａ〜ＳＷ４ｂと、を有して成る。
【００３４】
第２放電回路１３は、上記の充電期間の満了後、第１放電回路１２よりも小さい放電能力をもって、充電回路１１に残存する電荷が所定値になるまで、これを所定量ずつ段階的に放電する手段であり、第２放電用キャパシタＣ３（充電用キャパシタＣ１の１／ｎ（ｎ＞ｍ）、本実施形態では１［ｐＦ］）と、第２基準電圧Ｖ２（第１基準電圧Ｖ１の１／ｋ（ｋ＞１）、本実施形態ではＶｒｅｆ／２）を生成する第２定電圧源Ｅ２と、制御信号Ｓ５に基づいて、第２放電用キャパシタＣ３の一端と第２定電圧源Ｅ２の正極端との間、並びに、第２放電用キャパシタＣ３の他端とオペアンプＡＭＰの反転入力端（−）との間を各々開閉する第５スイッチＳＷ５ａ〜ＳＷ５ｂと、制御信号Ｓ６に基づいて、第２放電用キャパシタＣ３の両端と第１基準電圧Ｖｒｅｆの印加端との間を各々開閉する第６スイッチＳＷ６ａ〜ＳＷ６ｂと、を有して成る。
【００３５】
比較回路１４は、オペアンプＡＭＰの出力電圧Ｖａと第３基準電圧Ｖ３（本実施形態ではＶｒｅｆ）及び第４基準電圧Ｖ４（本実施形態ではＶｒｅｆ／２）とを各々比較する手段であり、第３基準電圧Ｖ３を生成する第３定電圧源Ｅ３と、第４基準電圧Ｖ４を生成する第４定電圧源Ｅ４と、非反転入力端（＋）がオペアンプＡＭＰの出力端に接続され、反転入力端（−）が第３定電圧源Ｅ３の正極端に接続された第１コンパレータＣＭＰ１と、反転入力端（−）がオペアンプＡＭＰの出力端に接続され、非反転入力端（＋）が第４定電圧源Ｅ４の正極端に接続された第２コンパレータＣＭＰ２と、を有して成る。
【００３６】
制御計算部２０は、所定のクロック信号ＣＬＫと比較回路ＣＭＰ１〜ＣＭＰ２の各出力信号ＣＯ１〜ＣＯ２に基づいて制御信号Ｓ１〜Ｓ６を生成し、充電回路１１と放電回路１２〜１３の充放電制御を行うと共に、放電回路１２〜１３の総放電回数から充電回路１１の総充電量を算出し、その結果に応じたディジタル出力（ＤＯＵＴ）を行う手段である。
【００３７】
上記構成から成る照度センサ１００の動作（特に、充放電部１０における充放電動作）について、図２及び図３を参照しながら、より具体的に説明する。
【００３８】
図２は、充放電部１０における充放電動作の一例を示すタイミングチャートであり、図３は、動作モードＡ〜Ｅのスイッチ状態を示すマトリクス表である。なお、図２の上段には、時間経過に対するオペアンプＡＭＰの出力電圧Ｖａの変遷が示されており、図２の下段には、時間経過に対するクロック信号ＣＬＫ、比較回路ＣＭＰ１〜ＣＭＰ２の各出力信号ＣＯ１〜ＣＯ２、並びに、動作モードの変遷が示されている。
【００３９】
まず、照度センサ１００の停止期間には、制御計算部２０から充放電部１０に対して、動作モードＥ（停止モード）を指示する制御信号Ｓ１〜Ｓ６が入力される。動作モードＥでは、図３に示すように、スイッチＳＷ１がオフ、スイッチＳＷ２がオン、スイッチＳＷ３ａ〜ＳＷ３ｂがオフ、スイッチＳＷ４ａ〜ＳＷ４ｂがオン、スイッチＳＷ５ａ〜ＳＷ５ｂがオフ、スイッチＳＷ６ａ〜ＳＷ６ｂがオンとされる。すなわち、照度センサ１００の停止モードでは、フォトダイオードＰＤからの電流入力経路が遮断され、キャパシタＣ１〜Ｃ３の電荷はいずれも放電される。このとき、オペアンプＡＭＰの出力電圧Ｖａは、第１基準電圧Ｖ１（第３基準電圧Ｖ３）に等しくなる。
【００４０】
次に、不図示のマイコン等から測定命令が与えられると、制御計算部２０は、照度センサ１００を充電期間（測定期間）に移行させるべく、動作モードＡ（キャパシタＣ１の充電モード）を指示する制御信号Ｓ１〜Ｓ６を送出する。動作モードＡでは、図３に示すように、スイッチＳＷ１がオン、スイッチＳＷ２がオフ、スイッチＳＷ３ａ〜ＳＷ３ｂがオフ、スイッチＳＷ４ａ〜ＳＷ４ｂがオン、スイッチＳＷ５ａ〜ＳＷ５ｂがオフ、スイッチＳＷ６ａ〜ＳＷ６ｂがオンとされる。すなわち、キャパシタＣ１の充電モードでは、フォトダイオードＰＤからの電流入力経路が導通され、キャパシタＣ１の充電が開始される。その結果、オペアンプＡＭＰの出力電圧Ｖａは、キャパシタＣ１の充電が進むにつれて、低下していくことになる。
【００４１】
キャパシタＣ１の充電が進み、オペアンプＡＭＰの出力電圧Ｖａが第４基準電圧Ｖ４まで低下すると、第２コンパレータＣＭＰ２の出力信号ＣＯ２がそれまでのローレベルからハイレベルに遷移される。制御計算部２０は、このような論理変遷に基づいて、動作モードＢ（キャパシタＣ１の大放電モード）を指示する制御信号Ｓ１〜Ｓ６を送出する。動作モードＢでは、図３に示すように、スイッチＳＷ１がオン、スイッチＳＷ２がオフ、スイッチＳＷ３ａ〜ＳＷ３ｂがオン、スイッチＳＷ４ａ〜ＳＷ４ｂがオフ、スイッチＳＷ５ａ〜ＳＷ５ｂがオフ、スイッチＳＷ６ａ〜ＳＷ６ｂがオンとされる。すなわち、キャパシタＣ１の大放電モードでは、キャパシタＣ１からキャパシタＣ２への電荷転送経路が導通され、キャパシタＣ１の蓄積電荷がキャパシタＣ２に移される。
【００４２】
なお、キャパシタＣ２は、キャパシタＣ１と比べて１／２の容量しか持っていないが、その両端間電圧がキャパシタＣ１の２倍であるため、キャパシタＣ１と同等量の電荷を蓄えることができる。従って、キャパシタＣ１の大放電モードでは、キャパシタＣ１に蓄積された電荷が全てキャパシタＣ２に移されるので、オペアンプＡＭＰの出力電圧Ｖａは、第１基準電圧Ｖ１（第３基準電圧Ｖ３）まで上昇される。ただし、キャパシタＣ１の大放電モード中もフォトダイオードＰＤからの電流入力（すなわち、キャパシタＣ１の充電）は継続されているので、測定対象の光があまり強過ぎると、オペアンプＡＭＰの出力電圧Ｖａが第１基準電圧Ｖ１（第３基準電圧Ｖ３）まで復帰しない場合もある。そのため、第１コンパレータＣＭＰ１の出力信号ＣＯ１がハイレベルに遷移するか否かは必ずしも定かでないが、照度センサ１００の充電期間中には、制御計算部２０で出力信号ＣＯ１に基づく制御が行われることはないので、特段支障は生じない。
【００４３】
キャパシタＣ１の大放電が開始された後、次のクロック信号ＣＬＫが立ち上がると、制御計算部２０は、キャパシタＣ１の大放電を完了させるべく、再び動作モードＡを指示する制御信号Ｓ１〜Ｓ６を送出する。これにより、オペアンプＡＭＰの出力電圧Ｖａは、上昇から再び低下に転じる。また、動作モードＡでは、キャパシタＣ１の充電と並行して、キャパシタＣ２の放電が行われる。これ以降も、充電回路１１の充電量（延いては、オペアンプＡＭＰの出力電圧Ｖａ）が所定の閾値に達する毎に、充電回路１１に蓄えられた電荷が第１放電回路１２を用いて大放電される。
【００４４】
照度センサ１００が停止期間から充電期間に移行された後、クロック信号ＣＬＫのカウントが所定値に達すると、制御計算部２０は、照度センサ１００を小放電期間に移行させるべく、動作モードＣ（キャパシタＣ１の小放電モード）を指示する制御信号Ｓ１〜Ｓ６を送出する。動作モードＣでは、図３に示すように、スイッチＳＷ１がオフ、スイッチＳＷ２がオフ、スイッチＳＷ３ａ〜ＳＷ３ｂがオフ、スイッチＳＷ４ａ〜ＳＷ４ｂがオン、スイッチＳＷ５ａ〜ＳＷ５ｂがオン、スイッチＳＷ６ａ〜ＳＷ６ｂがオフとされる。すなわち、キャパシタＣ１の小放電モードでは、フォトダイオードＰＤからの電流入力経路が遮断されるとともに、キャパシタＣ１からキャパシタＣ３への電荷転送経路が導通され、キャパシタＣ１の蓄積電荷がキャパシタＣ３に移される。
【００４５】
なお、キャパシタＣ３の容量はキャパシタＣ１の１／６４であり、その両端間電圧はキャパシタＣ１と同値（Ｖｒｅｆ／２）である。一方、キャパシタＣ２の容量は、キャパシタＣ１の１／２であり、その両端間電圧はキャパシタＣ１の２倍（Ｖｒｅｆ）である。すなわち、キャパシタＣ３を用いた第２放電回路１３の小放電能力は、キャパシタＣ２を用いた第１放電回路１２の大放電能力に比べて、１／６４に設定されている。従って、キャパシタＣ１の小放電モードでは、キャパシタＣ１に残存している蓄積電荷のうち、所定量（Ｖｒｅｆ／１２８に相当する電荷量）だけがキャパシタＣ３に移される。
【００４６】
なお、第２定電圧源Ｅ２を除いて、代わりにキャパシタＣ３の容量をキャパシタＣ１の１／１２８（０．５［ｐＦ］）に設定することでも、上記と同様の放電能力を設定することは可能である。しかしながら、キャパシタＣ１〜Ｃ３のペア性を鑑みると、上記構成を採用することが望ましい。
【００４７】
なぜなら、１［ｐＦ］のキャパシタＣ３を基準としてキャパシタＣ１〜Ｃ３のペア性を取るためには、キャパシタＣ１として１［ｐＦ］のキャパシタを６４個、キャパシタＣ２として１［ｐＦ］のキャパシタを３２個作り込めば足りるのに対して、０．５［ｐＦ］のキャパシタＣ３を基準としてキャパシタＣ１〜Ｃ３のペア性を取るには、キャパシタＣ１として０．５［ｐＦ］のキャパシタを１２８個、キャパシタＣ２として０．５［ｐＦ］のキャパシタを６４個も作り込まねばならず、配線スペースや配線容量などの問題が生じるからである。
【００４８】
キャパシタＣ１の小放電が開始された後、次のクロック信号ＣＬＫが立ち上がると、制御計算部２０は、キャパシタＣ１からキャパシタＣ３に移された電荷を逃がすべく、動作モードＤ（キャパシタＣ３の放電モード）を指示する制御信号Ｓ１〜Ｓ６を送出する。動作モードＤでは、図３に示すように、スイッチＳＷ１がオフ、スイッチＳＷ２がオフ、スイッチＳＷ３ａ〜ＳＷ３ｂがオフ、スイッチＳＷ４ａ〜ＳＷ４ｂがオン、スイッチＳＷ５ａ〜ＳＷ５ｂがオフ、スイッチＳＷ６ａ〜ＳＷ６ｂがオンとされる。すなわち、キャパシタＣ３の放電モードでは、キャパシタＣ１からキャパシタＣ３への電荷転送経路が遮断され、キャパシタＣ３の放電が行われる。以降も、第２放電回路１３を用いて、充電回路１１に残存する電荷が所定値になるまで、所定量ずつ段階的な小放電が繰り返し行われる。
【００４９】
なお、キャパシタＣ１の小放電期間には、キャパシタＣ１からキャパシタＣ３への電荷移動に１クロックと、キャパシタＣ３の電荷を逃がすのに１クロックの期間を要する。すなわち、小放電期間は、最長で１２８クロックの期間となる。
【００５０】
キャパシタＣ１の小放電が進み、オペアンプＡＭＰの出力電圧Ｖａが第３基準電圧Ｖ３に達すると、第１コンパレータＣＭＰ１の出力信号ＣＯ１がそれまでのローレベルからハイレベルに遷移される。制御計算部２０は、このような論理変遷に基づいて、照度センサ１００を停止期間に移行させるべく、動作モードＥを指示する制御信号Ｓ１〜Ｓ６を送出する。これにより、上記一連の充放電動作が完了される。
【００５１】
一方、制御計算部２０は、第１放電回路１２を用いた大放電回数（動作モードＢへの移行回数）と、第２放電回路１３を用いた小放電回数（動作モードＣへの移行回数）と、をそれぞれカウントしておき、その総放電回数から充電回路１１の総充電量を算出し、その結果に応じたディジタル出力（ＤＯＵＴ）を行う構成とされている。
【００５２】
上記で説明したように、本実施形態のアナログ／ディジタル変換器は、所定の充電期間中、入力電流に応じた電荷を蓄える充電回路１１と、前記充電期間中、充電回路１１の充電量が所定の閾値に達する毎に、充電回路１１に蓄えられた電荷を放電する第１放電回路１２と、前記充電期間の満了後、第１放電回路１２よりも小さい放電能力をもって、充電回路１１に残存する電荷が所定値になるまで、これを所定量ずつ段階的に放電する第２放電回路１３と、充電回路１１と放電回路１２〜１３の充放電制御を行うとともに、放電回路１２〜１３の総放電回数から充電回路１１の総充電量を算出し、その結果に応じたディジタル出力（ＤＯＵＴ）を行う制御計算部２０と、を有して成る構成とされている。
【００５３】
このように、異なる放電能力を有する２つの放電回路１２〜１３を用意し、大放電と小放電を使い分けて、それぞれの放電回数をカウントし、総放電回数から入力電流の積算量を計算する構成であれば、大放電で大まかな測定を行うとともに、最後だけ小放電で細かく測定することができるので、複雑な外部制御を要することなく、入力ダイナミックレンジの拡大と最小分解能の向上を両立し、さらに、測定時間を短縮することが可能となる。
【００５４】
例えば、充電期間を１２０［ｍｓ］、クロック信号ＣＬＫの周波数を１６０［ｋＨｚ］（発振周期６．２５［μｓ］）とし、第１放電回路１１を用いた大放電能力と第２放電回路１２を用いた小放電能力との比を６４：１に設定した場合を考える。
【００５５】
当該条件下において、上記の充電期間に入力されるクロック信号ＣＬＫのパルス数は、１９，２００クロックである。一方、照度センサ１００の測定最大値（入力ダイナミックレンジの上限）は、２クロック間にキャパシタＣ１に蓄積される電荷を１回の大放電で放出できるときである。それ以上の電流が入力されると、出力電圧Ｖａが低下する一方となって、入力電流値の積分測定が不可能となるからである。ここで、小放電１回（＝最小分解能）を０．５［ｌｘ］に合わせると、大放電１回は３２［ｌｘ］に相当する。従って、照度センサ１００の最大測定値は、１９，２００［クロック］／２［クロック／回］×３２［ｌｘ／回］＝３０７，２００［ｌｘ］となる。
【００５６】
このように、本実施形態の照度センサ１００であれば、１２０［ｍｓ］という短い測定時間でありながら、最小分解能０．５［ｌｘ］という高分解能と、測定最大値３０７，２００［ｌｘ］という幅広い入力ダイナミックレンジを得ることが可能となる。
【００５７】
なお、クロック信号ＣＬＫの周波数アップやフォトダイオードＰＤと充放電部１０のバランス変更により、上記の数値をさらに高める余地はあるが、３００，０００［ｌｘ］は夏の太陽光に相当する照度であるため、照明や自然光の測定用途を鑑みた場合には、十分な性能であると考えられる。
【００５８】
また、本実施形態の照度センサ１００であれば、アナログ／ディジタル変換器の最小分解能が向上されたことに伴い、検出電流値を小さく絞ることができるので、光電変換素子として用いるフォトダイオードＰＤの面積を縮小することが可能となり、延いては、これを用いた照明装置や電子機器の小型化に貢献することが可能となる。また、検出電流値を小さく絞れば、測定範囲を強入力側にスライドさせることも可能となる。
【００５９】
なお、上記の実施形態では、第２放電回路１３の放電時間から充電期間満了後に残存するキャパシタＣ１の電荷量を算出する手段として、キャパシタＣ３を備えた第２放電回路１３を用い、その放電回数をカウントする構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、第２放電回路１３の放電時間を知ることができるのであれば、いかなる構成を採用しても構わない。
【００６０】
図４は、本発明に係る照度センサの第２実施形態を示す回路図である。
【００６１】
例えば、図４に示すように、定電流回路Ｉ１とスイッチＳＷ５を備えた第２放電回路１３’を用い、キャパシタＣ１の充電期間が満了した後にスイッチＳＷ５を導通させ、定電流回路Ｉ１によってキャパシタＣ１の電荷を一定の割合で放電していき、その電荷量（オペアンプＡＭＰの出力電圧Ｖａ）が所定値になるまでの時間をクロック信号ＣＬＫのカウント等によって計測する構成としても構わない。
【００６２】
このような構成とすることにより、第１放電回路１２の大放電回数に基づいて、大まかな測定を行った後、キャパシタＣ１に残存する少量の電荷についてのみ、第２放電回路１３の放電時間を計測すればよいので、フォトダイオードＰＤからの入力電流が大きい場合でも、その測定時間を短縮することが可能となる。また、定電流回路Ｉ１の電流値を不要に大きく設定する必要もないので、変換の最小分解能を維持するために、クロック信号ＣＬＫの周波数を不要に高く設定する必要もない。
【００６３】
次に、本発明に係る照度センサの第３実施形態について、図５を参照しながら、詳細な説明を行う。
【００６４】
図５は、本発明に係る照度センサの第３実施形態を示す回路図である。
【００６５】
なお、本実施形態の照度センサ１００は、先述の第１、第２実施形態とほぼ同様の構成から成り、受光特性が異なるフォトダイオードＰＤ１、ＰＤ２を用いて、目的とする波長のみを測定する構成とした点に特徴を有している。そこで、第１、第２実施形態と同様の構成部分については、図１、図４と同一の符号を付すことで詳細な説明を省略し、以下では、本実施形態の特徴部分について重点的な説明を行うことにする。
【００６６】
図５に示すように、本実施形態の照度センサ１００は、電源端と接地端との間に、受光特性が異なるフォトダイオードＰＤ１、ＰＤ２を直列接続して成り、その接続ノードから光を電流に変換して出力する光電変換回路を有して成る。
【００６７】
なお、本実施形態の照度センサ１００において、アナログ／ディジタル変換器（充放電部１０及び制御計算部２０）は、フォトダイオードＰＤ１、ＰＤ２の接続ノードから引き出される差分出力を入力電流として、所望の波長を有する光の照度に応じたディジタル出力を行う構成とされている。ただし、アナログ／ディジタル変換器の構成については、これに限定されるものではなく、積分型オペアンプを備えたアナログ／ディジタル変換器であれば、いかなる構成のものを用いても構わない。
【００６８】
上記したように、フォトダイオードＰＤ１、ＰＤ２を直列に接続すると、その接続ノードから引き出される電流量は、接続ノードに対してアノードを向けているフォトダイオードＰＤ１の出力電流（電流量：ｉ１）から、接続ノードに対してカソードを向けているフォトダイオードＰＤ２の出力電流（電流量：ｉ２）を差し引いたものとなる。
【００６９】
例えば、フォトダイオードＰＤ１に可視光と赤外光を受光する第１の受光特性（分光感度）を持たせておき、かつ、フォトダイオードＰＤ２に赤外光を受光する第２の受光特性（分光感度）を持たせておけば、両者の接続ノードから、可視光の照度にのみ依存した差分出力（電流量：ｉ１−ｉ２）を引き出すことが可能となる。
【００７０】
従って、目的とする波長の光のみを受光する光電変換素子を形成することが難しい場合でも、２つの光電変換素子を直列に接続し、互いの出力バランスを製造プロセスにおいて適切に調整することにより、所望の波長を有する光のみを測定することが可能となる。
【００７１】
また、本実施形態の構成であれば、図８の従来構成（複数のフォトダイオードを用いて時分割で光電変換処理を行い、各出力電流のアナログ／ディジタル変換処理後に両者の差分演算を行うことで、目的とする波長のみを測定する構成）に比べて、別途の演算回路を設ける必要がなく、コスト低減や設置面積縮小を実現する上で有利となる。
【００７２】
また、本実施形態の構成であれば、フォトダイオードＰＤ１、ＰＤ２の差分出力が積分型オペアンプを備えたアナログ／ディジタル変換器に入力されるため、入力ダイナミックレンジを広げることが可能となる。
【００７３】
また、本実施形態の構成であれば、フォトダイオードＰＤ１、ＰＤ２の光電変換処理が同時に行われるため、図８の従来構成に比べて、半分の時間で照度測定を完了することができ、また、測定対象となる光の照度が変化が生じた場合でも、これに追従して正しい演算結果を得ることが可能となる。
【００７４】
なお、第１、第２実施形態のアナログ／ディジタル変換器（充放電部１０及び制御計算部２０）に光電変換素子（フォトダイオード）を接続した場合、光電変換素子に内在する寄生容量を電源端から流れる電流で満たしてやることができるので、光電変換素子から出力される電流の立ち上がりが速くなる。これは、２つの光電変換素子が直列に接続された第３実施形態においても同様であり、両方の寄生容量分の電荷を電源端から流れる電流で満たしてやることができるので、立ち上がりの速い照度センサを作ることが可能となる。
【００７５】
次に、図６を参照しながら、本発明に係る照度センサ１００を用いた電子機器について詳細に説明する。
【００７６】
図６（ａ）〜（ｂ）は、それぞれ、照度センサ１００を用いた電子機器の一例を示すブロック図である。
【００７７】
本図に示す電子機器は、先に説明した照度センサ１００と、照度センサ１００に対して測定命令を与えるマイコン２００と、照度センサ１００の測定結果に応じて点灯制御される照明装置３００と、マイコン２００と照度センサ１００及び照明装置３００との信号伝達経路となるバス４００（例えばＩ２Ｃバス）と、を有する構成とされている。
【００７８】
なお、照度センサ１００で得られる測定結果（ＤＯＵＴ）については、図６（ａ）に示すように、一旦マイコン２００に返したのち、マイコン２００から照明装置３００に点灯制御を行う構成としてもよいし、図６（ｂ）に示すように、照度センサ１００から照明装置３００に対して直接入力する構成としてもよい。
【００７９】
なお、上記の電子機器の一例としては、携帯電話端末を挙げることができ、また、これに搭載される照明装置３００としては、液晶ディスプレイやキーパッドのバックライトを想定することができる。
【００８０】
例えば、キーパッドのバックライト制御の場合、周囲が明るいときに消灯し、周囲が暗いときに点灯する制御が考えられる。また、半透過型液晶ディスプレイのバックライト制御の場合、周囲が暗いときにはバックライトを暗くする一方、周囲が明るくなるにつれてバックライトを明るくし、さらに周囲が明るくなればバックライトを消灯する制御が考えられる。また、完全透過型液晶ディスプレイのバックライト制御の場合、周囲が明るくなるにつれてバックライトを明るくする制御が考えられる。
【００８１】
なお、上記の実施形態では、本発明に係るアナログ／ディジタル変換器を照度センサに用いた構成を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、照度センサ以外の電流出力型センサをはじめ、その他のアプリケーションにも広く適用することが可能である。
【００８２】
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
【００８３】
例えば、上記実施形態では、大放電能力と小放電能力との比を６４：１とした構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、双方の放電能力のバランスを調整することで、入力ダイナミックレンジや最小分解能を容易に調整できる。例えば、大放電能力を相対的に高めることにより、入力ダイナミックレンジの上限を高めることができ、小放電能力を相対的に下げれば、最小分解能を高めることができる。
【００８４】
また、上記実施形態では、大放電を行うか否かの判断に際して、オペアンプＡＭＰの出電圧Ｖａと比較参照される閾値電圧（第４基準電圧Ｖ４）をＶｒｅｆ／２に設定した構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、その閾値電圧は適宜調整することが可能である。なお、上記実施形態では、高強度の光が入射されると出力電圧Ｖａが閾値電圧よりも下回る場合があることを考慮して、ある程度のマージンを持たせるべく、上記閾値電圧をＶｒｅｆ／２に設定している。
【産業上の利用可能性】
【００８５】
本発明は、例えば、ディジタル出力タイプの照度センサについて、入力ダイナミックレンジの拡大と最小分解能の向上、並びに、測定時間の短縮を図る上で有用な技術である。
【図面の簡単な説明】
【００８６】
【図１】は、本発明に係る照度センサの第１実施形態を示す回路図である。
【図２】は、充放電動作の一例を示すタイミングチャートである。
【図３】は、動作モードＡ〜Ｅのスイッチ状態を示すマトリクス表である。
【図４】は、本発明に係る照度センサの第２実施形態を示す回路図である。
【図５】は、本発明に係る照度センサの第３実施形態を示す回路図である。
【図６】は、照度センサ１００を用いた電子機器の一例を示すブロック図である。
【図７】は、アナログ／ディジタル変換器の一従来例を示すブロック図である。
【図８】は、照度センサの一従来例を示すブロック図である。
【符号の説明】
【００８７】
１０    充放電部
１１    充電回路（積分回路）
１２    第１放電回路
１３、１３’    第２放電回路
１４    比較回路
２０    制御計算部
１００    照度センサ
２００    マイコン
３００    照明装置
４００    バス（Ｉ２Ｃバス）
ＡＭＰ    オペアンプ
ＣＭＰ１    第１コンパレータ
ＣＭＰ２    第２コンパレータ
Ｃ１    充電用キャパシタ（６４［ｐＦ］）
Ｃ２    第１放電用キャパシタ（３２［ｐＦ］）
Ｃ３    第２放電用キャパシタ（１［ｐＦ］）
ＳＷ１    第１スイッチ
ＳＷ２    第２スイッチ
ＳＷ３ａ〜ＳＷ３ｂ    第３スイッチ
ＳＷ４ａ〜ＳＷ４ｂ    第４スイッチ
ＳＷ５、ＳＷ５ａ〜ＳＷ５ｂ    第５スイッチ
ＳＷ６ａ〜ＳＷ６ｂ    第６スイッチ
Ｅ１    第１定電圧源（第１基準電圧Ｖ１：Ｖｒｅｆ）
Ｅ２    第２定電圧源（第２基準電圧Ｖ２：Ｖｒｅｆ／２）
Ｅ３    第３定電圧源（第３基準電圧Ｖ３：Ｖｒｅｆ）
Ｅ４    第４定電圧源（第４基準電圧Ｖ４：Ｖｒｅｆ／２）
Ｉ１    定電流回路
ＰＤ、ＰＤ１、ＰＤ２    フォトダイオード（光電変換素子）
【図１】
2008042886.tif 000003
【図２】
2008042886.tif 000004
【図３】
2008042886.tif 000005
【図４】
2008042886.tif 000006
【図５】
2008042886.tif 000007
【図６】
2008042886.tif 000008
【図７】
2008042886.tif 000009
【図８】
2008042886.tif 000010