(57)【要約】【課題】ストライプ配列された画素の各列の境界がスジとして視認され、また、境界が色付いて視認されることを防止することが可能な表示装置およびその製造方法を提供する【解決手段】画素を形成するＴＦＴ２１０のＬ長方向にかかわりなく、エキシマレーザのスキャン方向とＲＧＢの画素配列方向が同方向になるようにする。エキシマレーザはスキャン進行方向に出力がばらつくため、スキャン進行方向に並ぶＴＦＴ２１０、つまり、図１２および図１３中、Ｒ1とＲ２、Ｒ３画素など同色列内のＴＦＴ２１０の特性に差がでてしまう。しかし、これらは同じ色内での駆動トランジスタのばらつきとなるため、視認しづらくなるという特徴を持つ。したがって、ＲＧＢの各列の境界に視認されるスジを改善することができる。【選択図】図１２
2008033073.tif 000002
【特許請求の範囲】
【請求項１】
制御端子への駆動信号を受けて導通状態が制御される少なくとも一つのトランジスタを含む画素回路が複数配列された画素アレイ部を有し、
上記画素回路のトランジスタは、所定方向にスキャンされる所定波長のレーザ光照射によって形成されており、
上記画素アレイ部の画素回路は、ストライプ配列された画素配列方向が上記レーザ光のスキャン方向と同方向となるように形成されている
表示装置。
【請求項２】
上記画素回路内のトランジスタは、そのチャネル長方向が上記レーザ光のスキャン方向と同方向となるように形成されている
請求項１記載の表示装置。
【請求項３】
上記画素回路内のトランジスタは、そのチャネル長方向が上記レーザ光のスキャン方向と直交する方向となるように形成されている
請求項１記載の表示装置。
【請求項４】
制御端子への駆動信号を受けて導通状態が制御される少なくとも一つのトランジスタを含む画素回路が複数マトリクス状に配列された画素アレイ部を有し、
上記画素回路のトランジスタと上記バッファのトランジスタは、所定方向にスキャンされる所定波長のレーザ光照射によって形成されており、
上記画素アレイ部は、トランジスタのチャネル長方向が上記レーザ光のスキャン方向と同方向となるように形成された画素回路と、チャネル長方向が上記レーザ光のスキャン方向と直交する方向となるように形成された画素回路が混在するように形成されている
表示装置。
【請求項５】
上記画素回路は、複数のサブピクセルを含み、上記トランジスタのチャネル長方向が隣接するサブピクセルで異なるように形成されている
請求項４記載の表示装置。
【請求項６】
上記画素回路は、複数のサブピクセルを含み、上記トランジスタのチャネル長方向が隣接するＲＧＢサブピクセルで異なるように形成されている
請求項４記載の表示装置。
【請求項７】
上記画素回路は、複数のサブピクセルを含み、上記トランジスタのチャネル長方向が隣接する画素同士で異なるように形成されている
請求項４記載の表示装置。
【請求項８】
上記画素回路は、複数のサブピクセルを含み、
上記スキャン方向は、上記画素回路のサブピクセルの配列方向と直行する方向である
請求項４記載の表示装置。
【請求項９】
制御端子への駆動信号を受けて導通状態が制御される少なくとも一つのトランジスタを含む画素回路が複数配列された画素アレイ部を有する表示装置の製造方法であって、
上記画素アレイ部の画素回路は、ストライプ配列された画素配列方向が所定方向にスキャンされる所定波長のレーザ光のスキャン方向と同方向となるように形成し、
上記画素回路のトランジスタを、所定方向にスキャンされる所定波長のレーザ光照射によって固化させて形成する
表示装置の製造方法。
【請求項１０】
制御端子への駆動信号を受けて導通状態が制御される少なくとも一つのトランジスタを含む画素回路が複数配列された画素アレイ部を有する表示装置の製造方法であって、
上記画素アレイ部を、トランジスタのチャネル長方向が所定方向にスキャンされる所定波長のレーザ光スキャン方向と同方向となるように形成された画素回路と、チャネル長方向が上記レーザ光のスキャン方向と直交する方向となるように形成された画素回路が混在するように形成し、
上記画素回路のトランジスタを、所定方向にスキャンされる所定波長のレーザ光照射によって固化させて形成する
表示装置の製造方法。
【請求項１１】
上記画素回路は、複数のサブピクセルを含み、上記トランジスタのチャネル長方向が隣接するサブピクセルで異なるように形成する
請求項１０記載の表示装置の製造方法。
【請求項１２】
上記画素回路は、複数のサブピクセルを含み、上記トランジスタのチャネル長方向が隣接するＲＧＢサブピクセルで異なるように形成する
請求項１０記載の表示装置の製造方法。
【請求項１３】
上記画素回路は、複数のサブピクセルを含み、上記トランジスタのチャネル長方向が隣接する画素同士で異なるように形成する
請求項１０記載の表示装置の製造方法。
【請求項１４】
上記画素回路は、複数のサブピクセルを含み、
上記スキャン方向は、上記画素回路のサブピクセルの配列方向と直行する方向である
請求項１０記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ（Electroluminescence ）ディスプレイなどの、電気光学素子を有する画素回路がマトリクス状に配列された表示装置およびその製造方法に関するものである。
【背景技術】
【０００２】
画像表示装置、たとえば液晶ディスプレイなどでは、多数の画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に光強度を制御することによって画像を表示する。
これは有機ＥＬディスプレイなどにおいても同様であるが、有機ＥＬディスプレイは各画素回路に発光素子を有する、いわゆる自発光型のディスプレイであり、液晶ディスプレイに比べて画像の視認性が高い、バックライトが不要、応答速度が速い、等の利点を有する。
また、各発光素子の輝度はそれに流れる電流値によって制御することによって発色の階調を得る、すなわち発光素子が電流制御型であるという点で液晶ディスプレイなどとは大きく異なる。
【０００３】
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とが可能であるが、前者は構造が単純であるものの、大型かつ高精細のディスプレイの実現が難しいなどの問題があるため、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子、一般にはＴＦＴ（Thin Film Transistor、薄膜トランジスタ）によって制御する、アクティブマトリクス方式の開発が盛んに行われている。
【０００４】
図１は、一般的な有機ＥＬ表示装置の構成を示すブロック図である。
この表示装置１は、図１に示すように、画素回路（ＰＸＬＣ）２ａがｍ×ｎのマトリクス状に配列された画素アレイ部２、水平セレクタ（ＨＳＥＬ）３、ライトスキャナ（ＷＳＣＮ）４、水平セレクタ３により選択され輝度情報に応じたデータ信号が供給されるデータ線ＤＴＬ１〜ＤＴＬｎ、およびライトスキャナ４により選択駆動される走査線ＷＳＬ１〜ＷＳＬｍを有する。
なお、水平セレクタ３、ライトスキャナ４に関しては、多結晶シリコン上に形成する場合や、ＭＯＳＩＣ等で画素の周辺に形成することもある。
【０００５】
図２は、図１の画素回路２ａの一構成例を示す回路図である（たとえば特許文献１、２参照）。
図２の画素回路は、多数提案されている回路のうちで最も単純な回路構成であり、いわゆる２トランジスタ駆動方式の回路である。
【０００６】
図２の画素回路２ａは、ｐチャネル薄膜電界効果トランジスタ（以下、ＴＦＴという）１１およびＴＦＴ１２、キャパシタＣ１１、発光素子である有機ＥＬ素子（ＯＬＥＤ）１３を有する。また、図２において、ＤＴＬはデータ線を、ＷＳＬは走査線をそれぞれ示している。
有機ＥＬ素子は多くの場合整流性があるため、ＯＬＥＤ(Organic Light Emitting Diode)と呼ばれることがあり、図２その他では発光素子としてダイオードの記号を用いているが、以下の説明においてＯＬＥＤには必ずしも整流性を要求するものではない。
図２ではＴＦＴ１１のソースが電源電位ＶCCに接続され、発光素子１３のカソード（陰極）は接地電位ＧＮＤに接続されている。図２の画素回路２ａの動作は以下の通りである。
【０００７】
ステップＳＴ１：
走査線ＷＳＬを選択状態（ここでは低レベル）とし、データ線ＤＴＬに書き込み電位Ｖdataを印加すると、ＴＦＴ１２が導通してキャパシタＣ１１が充電または放電され、ＴＦＴ１１のゲート電位はＶdataとなる。
【０００８】
ステップＳＴ２：
走査線ＷＳＬを非選択状態（ここでは高レベル）とすると、データ線ＤＴＬとＴＦＴ１１とは電気的に切り離されるが、ＴＦＴ１１のゲート電位はキャパシタＣ１１によって安定に保持される。
【０００９】
ステップＳＴ３：
ＴＦＴ１１および発光素子１３に流れる電流は、ＴＦＴ１１のゲート・ソース間電圧Ｖｇｓに応じた値となり、発光素子１３はその電流値に応じた輝度で発光し続ける。
上記ステップＳＴ１のように、走査線ＷＳＬを選択してデータ線に与えられた輝度情報を画素内部に伝える操作を、以下「書き込み」と呼ぶ。
上述のように、図２の画素回路２ａでは、一度Ｖdataの書き込みを行えば、次に書き換えられるまでの間、発光素子１３は一定の輝度で発光を継続する。
【００１０】
上述したように、画素回路２ａでは、ドライブトランジスタであるＴＦＴ１１のゲート印加電圧を変化させることで、ＥＬ発光素子１３に流れる電流値を制御している。
このとき、ｐチャネルのドライブトランジスタのソースは電源電位ＶCCに接続されており、このＴＦＴ１１は常に飽和領域で動作している。よって、下記の式１に示した値を持つ定電流源となっている。
【００１１】
（数１）
Ｉds＝１／２・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖgs−｜Ｖｔｈ｜）2   …（１）
【００１２】
ここで、μはキャリアの移動度を、Ｃｏｘは単位面積当たりのゲ−ト容量を、Ｗはゲ−ト幅を、Ｌはゲ−ト長を、ＶgsはＴＦＴ１１のゲ−ト・ソ−ス間電圧を、ＶthはＴＦＴ１１のしきい値をそれぞれ示している。
【００１３】
単純マトリクス型画像表示装置では、各発光素子は、選択された瞬間にのみ発光するのに対し、アクティブマトリクスでは、上述したように、書き込み終了後も発光素子が発光を継続するため、単純マトリクスに比べて発光素子のピーク輝度、ピーク電流を下げられるなどの点で、とりわけ大型・高精細のディスプレイでは有利となる。
【００１４】
図３は、有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性の経時変化を示す図である。図３３において、実線で示す曲線が初期状態時の特性を示し、破線で示す曲線が経時変化後の特性を示している。
【００１５】
一般的に、有機ＥＬ素子のＩ−Ｖ特性は、図３に示すように、時間が経過すると劣化してしまう。
しかしながら、図２の２トランジスタ駆動は定電流駆動のために有機ＥＬ素子には上述したように定電流が流れ続け、有機ＥＬ素子のＩ−Ｖ特性が劣化してもその発光輝度は経時劣化することはない。
【００１６】
ところで、図２の画素回路２ａは、ｐチャネルのＴＦＴにより構成されているが、ｎチャネルのＴＦＴにより構成することができれば、ＴＦＴ作製において従来のアモルファスシリコン（ａ−Ｓｉ）プロセスを用いることができるようになる。これにより、ＴＦＴ基板の低コスト化が可能となる。
【００１７】
次に、トランジスタをｎチャネルＴＦＴに置き換えた基本的な画素回路について説明する。
【００１８】
図４は、図２の回路のｐチャネルＴＦＴをｎチャネルＴＦＴに置き換えた画素回路を示す回路図である。
【００１９】
図４の画素回路２ｂは、ｎチャネルＴＦＴ２１およびＴＦＴ２２、キャパシタＣ２１、発光素子である有機ＥＬ素子（ＯＬＥＤ）２３を有する。また、図４において、ＤＴＬはデータ線を、ＷＳＬは走査線をそれぞれ示している。
【００２０】
この画素回路２ｂでは、ドライブトランジスタとしてＴＦＴ２１のドレイン側が電源電位ＶCCに接続され、ソースはＥＬ素子２３のアノードに接続されており、ソースフォロワー回路を形成している。
【００２１】
図５は、初期状態におけるドライブトランジスタとしてのＴＦＴ２１とＥＬ素子２３の動作点を示す図である。図５において、横軸はＴＦＴ２１のドレイン・ソース間電圧Ｖｄｓを、縦軸はドレイン・ソース間電流Ｉｄｓをそれぞれ示している。
【００２２】
図５に示すように、ソース電圧はドライブトランジスタであるＴＦＴ２１とＥＬ素子２３との動作点で決まり、その電圧はゲート電圧によって異なる値を持つ。
このＴＦＴ２１は飽和領域で駆動されるので、動作点のソース電圧に対したＶｇｓに関して上記式１に示した方程式の電流値の電流Ｉｄｓを流す。
【００２３】
【特許文献１】ＵＳＰ５，６８４，３６５
【特許文献２】特開平８−２３４６８３号公報
【発明の開示】
【発明が解決しようとする課題】
【００２４】
上述した画素回路は、最も単純な回路であるが、実際には、ＯＬＥＤと直列に接続されるドライブトランジスタや、移動度やしきい値キャンセル用のＴＦＴ等が設けられる。
これらのＴＦＴは、アクティブマトリクス型有機ＥＬディスプレイパネルの両側あるいは片側に配置されている垂直スキャナによってゲートパルスが生成され、このパルス信号が配線を通してマトリクス配列された画素回路の所望のＴＦＴのゲートに印加される。
【００２５】
図６は、画素アレイ部の配列例を示す図である。
図６の画素アレイ部は、１画素が赤（ＲＥＤ）、緑（ＧＲＥＥＮ）、青（ＢＬＵＥ）のサブピクセル２Ｒ、２Ｇ、２Ｂをストライプ状に配列されて形成されている。
【００２６】
そして、各画素回路において、垂直スキャナのパルス信号が印加されるＴＦＴが２あるいはそれ以上存在する場合には、各パルス信号を印加するタイミングが重要となる。
【００２７】
アクティブマトリクス型有機ＥＬパネルでは、ｐ−Ｓｉ・ＴＦＴを使用し低温プロセスを用い、駆動回路をガラス基板上に集積している。
低温ｐｏｌｙ−Ｓｉ・ＴＦＴは、ａ−Ｓｉ・ＴＦＴ、高温ｐｏｌｙ−Ｓｉ・ＴＦＴ、単結晶Ｓｉ・ＦＥＴの長所を併せ持つ。また、狭額縁、高精細、薄型、軽量を実現できる。
ｐ−Ｓｉは、エキシマレーザ（波長３０８ｎｍ）の高出力パルスを照射し、ａ−Ｓｉ膜を溶融、冷却、固化させることにより形成する。この方法をエキシマレーザアニール（ＥＬＡ）と呼び、大面積にわたって良質なｐ−Ｓｉが低温で得られる。
【００２８】
ＥＬＡ工程では、図７に示すようにエキシマレーザをパネル上、一方向にスキャンしていく。
しかし、エキシマレーザはスキャン進行方向に出力がばらつくため、スキャン進行方向に並ぶＴＦＴごとの特性に差がでてしまう。
【００２９】
ここで、例として、図８に示すように、ＲＧＢの各画素をストライプ配列させ、各画素内に駆動トランジスタのチャネル長（Ｌ長）方向（電流の流れる方向）を図中上下方向に配置し、エキシマレーザを図中、左から右にスキャンした場合、エキシマレーザはスキャン進行方向に出力がばらつくため、Ｒ画素とＧ画素とで、また、Ｇ画素とＢ画素とで、境界を挟み駆動トランジスタの特性が異なってしまう。
【００３０】
これは、エキシマレーザの出力のばらつきにより、生成される結晶粒径の大きさがばらつくためである。
エキシマレーザはスキャン進行方向に出力がばらつくため、たとえば、Ｇ２の画素とＢ２の画素ではトランジスタのＬ長方向、つまり、電流の流れる経路内の結晶粒径に差が生じ、トランジスタのしきい値や移動度などの特性に差が生じる。
さらに、もともと画素ごとの色の違いも重なり、いっそう境界がスジとして視認される、また、境界が色付いて視認されるという不利益があった。
【００３１】
本発明は、ストライプ配列された画素の各列の境界がスジとして視認され、また、境界が色付いて視認されることを防止することが可能な表示装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【００３２】
本発明の第１の観点の表示装置は、制御端子への駆動信号を受けて導通状態が制御される少なくとも一つのトランジスタを含む画素回路が複数配列された画素アレイ部を有し、上記画素回路のトランジスタは、所定方向にスキャンされる所定波長のレーザ光照射によって形成されており、上記画素アレイ部の画素回路は、ストライプ配列された画素配列方向が上記レーザ光のスキャン方向と同方向となるように形成されている。
【００３３】
本発明の第２の観点の表示装置は、制御端子への駆動信号を受けて導通状態が制御される少なくとも一つのトランジスタを含む画素回路が複数マトリクス状に配列された画素アレイ部を有し、上記画素回路のトランジスタと上記バッファのトランジスタは、所定方向にスキャンされる所定波長のレーザ光照射によって形成されており、上記画素アレイ部は、トランジスタのチャネル長方向が上記レーザ光のスキャン方向と同方向となるように形成された画素回路と、チャネル長方向が上記レーザ光のスキャン方向と直交する方向となるように形成された画素回路が混在するように形成されている。
【００３４】
本発明の第３の観点は、制御端子への駆動信号を受けて導通状態が制御される少なくとも一つのトランジスタを含む画素回路が複数配列された画素アレイ部を有する表示装置の製造方法であって、上記画素アレイ部の画素回路は、ストライプ配列された画素配列方向が所定方向にスキャンされる所定波長のレーザ光のスキャン方向と同方向となるように形成し、上記画素回路のトランジスタを、所定方向にスキャンされる所定波長のレーザ光照射によって固化させて形成する。
【００３５】
本発明の第４の観点は、制御端子への駆動信号を受けて導通状態が制御される少なくとも一つのトランジスタを含む画素回路が複数配列された画素アレイ部を有する表示装置の製造方法であって、上記画素アレイ部を、トランジスタのチャネル長方向が所定方向にスキャンされる所定波長のレーザ光スキャン方向と同方向となるように形成された画素回路と、チャネル長方向が上記レーザ光のスキャン方向と直交する方向となるように形成された画素回路が混在するように形成し、上記画素回路のトランジスタを、所定方向にスキャンされる所定波長のレーザ光照射によって固化させて形成する。
【００３６】
本発明によれば、たとえば表示装置の所定波長のレーザによる結晶化工程において、レーザービームのスキャン方向とストライプ配列させた画素配列方向が同方向になるようにする。
レーザービームは、スキャン進行方向にばらつき同色列のトランジスタの特性に差がでるが、この場合、たとえば同じ色内でのトランジスタのばらつきとなることため、各列の境界のスジが視認しづらくなる。
【発明の効果】
【００３７】
本発明によれば、ストライプ配列された画素の各列の境界がスジとして視認され、また、境界が色付いて視認されることを防止することができる。
【発明を実施するための最良の形態】
【００３８】
以下、本発明の実施形態を図面に関連付けて説明する。
【００３９】
図９は、本発明の実施形態に係る画素回路を採用した有機ＥＬ表示装置の構成を示す図である。
図１０は、本発明の実施形態に係る有機ＥＬ表示装置パネルを模式的に示す図である。
図１１は、本実施形態に係る画素回路の具体的な構成を示す回路図である。
【００４０】
この表示装置１００は、図９および図１０に示すように、画素回路１０１がｍ×ｎのマトリクス状に配列された画素アレイ部１０２、水平セレクタ（ＨＳＥＬ）１０３、ライトスキャナ（ＷＳＣＮ）１０４、ドライブスキャナ（ＤＳＣＮ）１０５、第１のオートゼロ回路（ＡＺＲＤ１）１０６、第２のオートゼロ回路（ＡＺＲＤ２）１０７、水平セレクタ１０３により選択され輝度情報に応じたデータ信号が供給されるデータ線ＤＴＬ、ライトスキャナ１０４により選択駆動される第２の駆動配線としての走査線ＷＳＬ、ドライブスキャナ１０５により選択駆動される第１の駆動配線としての駆動線ＤＳＬ、第１のオートゼロ回路１０６により選択駆動される第４の駆動配線としての第１のオートゼロ線ＡＺＬ１、および第２のオートゼロ回路１０７により選択駆動される第３の駆動配線としての第２のオートゼロ線ＡＺＬ２を有する。
【００４１】
これらの構成要素が、図１０に示すように、アクティブマトリクス型有機ＥＬ表示装置パネル１００Ａに形成されている。
【００４２】
本実施形態に係る画素回路１０１は、図１０に示すように、１画素が赤（ＲＥＤ）、緑（ＧＲＥＥＮ）、青（ＢＬＵＥ）のサブピクセル１０１Ｒ、１０１Ｇ、１０１Ｂをストライプ状に配列されて形成されている。
【００４３】
そして、本実施形態に係る画素回路１０１は、図９および図１１に示すように、ｐチャネルＴＦＴ１１１、ｎチャネルＴＦＴ１１２〜ＴＦＴ１１５、キャパシタＣ１１１、有機ＥＬ素子（ＯＬＥＤ：電気光学素子）からなる発光素子１１６、第１のノード（Ａ点）ＮＤ１１１、および第２のノード（Ｂ点）ＮＤ１１２を有する。
ＴＦＴ１１１により第１のスイッチトランジスタが形成され、ＴＦＴ１１３により第２のスイッチトランジスタが形成され、ＴＦＴ１１５により第３のスイッチトランジスタが形成され、ＴＦＴ１１４により第４のスイッチトランジスタが形成されている。
なお、電源電圧ＶCCの供給ライン（電源電位）が第１の基準電位に相当し、接地電位ＧＮＤが第２の基準電位に相当している。また、ＶＳＳ１が第４の基準電位に相当し、ＶＳＳ２が第３の基準電位に相当する。
【００４４】
画素回路１０１において、第１の基準電位（本実施形態では電源電位ＶCC）と第２の基準電位（本実施形態では接地電位ＧＮＤ）との間に、ＴＦＴ１１１、ドライブトランジスタとしてのＴＦＴ１１２、第１のノードＮＤ１１１、および発光素子（ＯＬＥＤ）１１６が直列に接続されている。具体的には、発光素子１１６のカソードが接地電位ＧＮＤに接続され、アノードが第１のノードＮＤ１１１に接続され、ＴＦＴ１１２のソースが第１のノードＮＤ１１１に接続され、ＴＦＴ１１１のドレインがＴＦＴ１１１のドレインに接続され、ＴＦＴ１１１のソースが電源電位ＶCCに接続されている。
そして、ＴＦＴ１１２のゲートが第２のノードＮＤ１１２に接続され、ＴＦＴ１１１のゲートが駆動線ＤＳＬに接続されている。
ＴＦＴ１１３のドレインが第１のノード１１１およびキャパシタＣ１１１の第１電極に接続され、ソースが固定電位ＶＳＳ２に接続され、ＴＦＴ１１３のゲートが第２のオートゼロ線ＡＺＬ２に接続されている。また、キャパシタＣ１１１の第２電極が第２のノードＮＤ１１２に接続されている。
データ線ＤＴＬと第２のノードＮＤ１１２との間にＴＦＴ１１４のソース・ドレインがそれぞれ接続されている。そして、ＴＦＴ１１４のゲートが走査線ＷＳＬに接続されている。
さらに、第２のノードＮＤ１１２と所定電位Ｖｓｓ１との間にＴＦＴ１１５のソース・ドレインがそれぞれ接続されている。そして、ＴＦＴ１１５のゲートが第１のオートゼロ線ＡＺＬ１に接続されている。
【００４５】
このように、本実施形態に係る画素回路１０１は、ドライブトランジスタとしてのＴＦＴ１１２のゲート・ソース間に画素容量としてのキャパシタＣ１１１が接続され、非発光期間にＴＦＴ１１２のソース電位をスイッチトランジスタとしてのＴＦＴ１１３に介して固定電位に接続し、また、ＴＦＴ１１２のゲート・ドレイン間を接続して、しきい値Ｖｔｈの補正を行うように構成されている。
たとえば、ＴＦＴ１１５がオンし、ＴＦＴ１１３がオフしている期間にしきい値Ｖｔｈの補正を行う。
また、ＴＦＴ１１１のオンの期間とＴＦＴ１１４のオンの期間がオーバーラップしている期間に移動度補正を行う。
このような移動度補正やしきい値Ｖｔｈキャンセルなど２種のパルスの位相差によって駆動をコントロールする。よって、各パルスのタイミングが重要となる。
【００４６】
アクティブマトリクス型有機ＥＬ表示装置パネル１００Ａでは、ｐ−Ｓｉ・ＴＦＴを使用し低温プロセスを用い、駆動回路をガラス基板上に集積している。
低温ｐｏｌｙ−Ｓｉ・ＴＦＴは、ａ−Ｓｉ・ＴＦＴ、高温ｐｏｌｙ−Ｓｉ・ＴＦＴ、単結晶Ｓｉ・ＦＥＴの長所を併せ持つ。また、狭額縁、高精細、薄型、軽量を実現できる。
ｐ−Ｓｉは、ＥＬＡ（エキシマレーザアニール）法を採用してエキシマレーザ（波長３０８ｎｍ）の高出力パルスを照射し、ａ−Ｓｉ膜を溶融、冷却、固化させることにより形成する。このように、ＥＬＡ法を採用することによって、大面積にわたって良質なｐ−Ｓｉが低温で得られる。
【００４７】
ところで、エキシマレーザはスキャン進行方向に出力がばらつく。
このため、本実施形態においては、ストライプ配列された画素の各列の境界がスジとして視認され、また、境界が色付いて視認されること防止するために、基本的に、以下の第１または第２の方法を採用してＥＬＡ法によりパネル製造を行う。
【００４８】
第１の方法：アクティブマトリックス型有機ＥＬ表示装置のＥＬＡ結晶化工程においてレーザービームのスキャン方向とストライプ配列させたＲＧＢの画素配列方向が同方向になるようにする。
第２の方法：アクティブマトリックス型有機ＥＬ表示装置のトランジスタ（ＴＦＴ）のＬ長方向が、ＥＬＡ結晶化工程においてレーザービームのスキャン方向と同方向と直交する方向とで混在するようにする。
【００４９】
まず、第１の方法について説明する。
図１２は、アクティブマトリクス型有機ＥＬ表示装置のＥＬＡ結晶化工程に適用する第１の方法の第１例を説明するための図である。
【００５０】
第１の方法の第１例は、図１２に示すように、アクティブマトリクス型有機ＥＬ表示装置１００のＥＬＡ結晶化工程においてエキシマレーザのスキャン方向２００と、垂直スキャナ２００内のバッファを形成するトランジスタ（ＴＦＴ）２１０のＬ長方向（電流が流れる方向）が同方向になるようにする方法である。
【００５１】
図１３は、アクティブマトリクス型有機ＥＬ表示装置のＥＬＡ結晶化工程に適用する第１の方法の第２例を説明するための図である。
【００５２】
第１の方法の第２例は、図１３に示すように、アクティブマトリクス型有機ＥＬ表示装置１００のＥＬＡ結晶化工程においてエキシマレーザのスキャン方向２００と、垂直スキャナ２００内のバッファを形成するトランジスタ（ＴＦＴ）２１０ＡのＬ長方向（電流が流れる方向）が直交する方向になるようにする方法である。
【００５３】
つまり、本第１の方法は、画素を形成するＴＦＴ２１０のＬ長方向にかかわりなく、エキシマレーザのスキャン方向とＲＧＢの画素配列方向が同方向になるようにする。
エキシマレーザはスキャン進行方向に出力がばらつくため、スキャン進行方向に並ぶＴＦＴ２１０、つまり、図１２および図１３中、Ｒ１とＲ２、Ｒ３画素など同色列内のＴＦＴ２１０の特性に差がでてしまう。
しかし、これらは同じ色内での駆動トランジスタのばらつきとなるため、視認しづらくなるという特徴を持つ。
したがって、本第１の方法によって、ＲＧＢの各列の境界に視認されるスジを改善することができる。
【００５４】
次に、第２の方法について説明する。
たとえば図１２のようにエキシマレーザのスキャン方向２００と画素のＴＦＴ２１０のＬ長方向が同方向になるようにする方法を採用した場合、たとえば図１２中、Ｒ２、Ｇ２、Ｂ２の列とＲ３、Ｇ３、Ｂ３の列とでトランジスタの特性に差が生じ、列ごとの境界にスジやムラが視認されてしまうおそれがある。
第２の方法は、この問題を解消するために、アクティブマトリックス型有機ＥＬ表示装置のトランジスタ（ＴＦＴ）のＬ長方向が、ＥＬＡ結晶化工程においてレーザービームのスキャン方向と同方向と直交する方向とで混在するようにする。
【００５５】
図１４は、アクティブマトリクス型有機ＥＬ表示装置のＥＬＡ結晶化工程に適用する第２の方法の第１例を説明するための図である。
【００５６】
第２の方法の第１例は、図１４に示すように、画素内ＴＦＴ２１０のＬ長方向が隣接サブピクセルで異なるように配置する。
図１４中、たとえばＧ２サブピクセルのＴＦＴ２１０は水平向きに配置されているが、隣接するＲ２、Ｇ１、Ｇ３、Ｂ２サブピクセルは垂直向きに配置されている。
換言すれば、各画素回路１０１を形成するＴＦＴ２１０は、Ｌ長方向が画素アレイ部１０２に配線されるデータ線ＤＴＬの配線方向になるように（走査線ＷＳＬ、駆動線ＤＳＬ、オートゼロ線ＡＺＬ１，ＡＺＬ２の配線方向と異なる、たとえば直交する方向になるように形成されているサブピクセルと、Ｌ長方向が画素アレイ部１０２に配線されるデータ線ＤＴＬの配線方向と直交するように（走査線ＷＳＬ、駆動線ＤＳＬ、オートゼロ線ＡＺＬ１，ＡＺＬ２の配線方向と同方向になるように形成されているサブピクセルとが、規則正しく周期をもって混在するように形成されている。
そして、エキシマレーザのスキャンは、たとえば図中の上側から下側へ向かって行われる。
このように配置することで、隣接するトランジスタの特性はばらつく。しかし、バラつきが列、あるいは、行方向に集中せず、拡散しているため、スジやムラは目立たなくなる。
【００５７】
図１５、アクティブマトリクス型有機ＥＬ表示装置のＥＬＡ結晶化工程に適用する第２の方法の第２例を説明するための図である。
【００５８】
この第２の方法の第２例は、画素内ＴＦＴ（トランジスタ）２１０Ｂの配置方向は、図１５に示すように、画素内ＴＦＴ２１０ＢのＬ長方向が隣接するＲＧＢサブピクセル同士で異なるように配置している例である。
この場合も、バラつきが列、あるいは、行方向に集中せず、拡散しているため、スジやムラは目立たなくなる。
【００５９】
図１６、アクティブマトリクス型有機ＥＬ表示装置のＥＬＡ結晶化工程に適用する第２の方法の第３例を説明するための図である。
【００６０】
この第２の方法の第３例は、図１６に示すように、画素内ＴＦＴ２１０ＣのＬ長方向が隣接する画素同士で異なるように配置している例である。
この場合も、バラつきが列、あるいは、行方向に集中せず、拡散しているため、スジやムラは目立たなくなる。
【００６１】
また、上記例では、画素内ＴＦＴ（トランジスタ）２１０を配置方向（Ｌ長方向の配置）を水平、垂直方向に変えたが、任意の角度で回転させても良い。
なお、ＥＬＡ結晶化工程の際、エキシマレーザのスキャン方向をサブピクセルＲＧＢの並ぶ方向と垂直な方向とすることが望ましい。これは、ＲＧＢの各境界での色が異なることによる色付き、スジ、ムラを軽減するためである。
したがって、第２の方法によって、画素内ＴＦＴ（トランジスタ）の特性の差に起因するスジ、あるいは、色付を改善することができる。
【００６２】
なお、上記第１の方法および第２の方法は、上記した配列以外にも適用可能である。
たとえば図１７および図１８に示すように、いわゆるデルタ配列に適用可能であり、同様の効果を得ることができる。
図１７のデルタ配列の画素アレイ部１０１Ｄは、図１４に示す第２の方法の第１例が適用されている。
また、図１８のデルタ配列の画素アレイ部１０１Ｄは、図１６に示す第２の方法の第３例が適用されている。
これらの場合も、バラつきが列、あるいは、行方向に集中せず、拡散しているため、スジやムラは目立たなくなる。
したがって、画素内ＴＦＴ（トランジスタ）の特性の差に起因するスジ、あるいは、色付を改善することができる。
【００６３】
本第１および第２の方法を採用することにより、アクティブマトリクス型有機ＥＬ表示装置におけるＥＬＡ結晶化工程においてエキシマレーザのスキャン、また、画素内トランジスタの配置方向による画素内ランジスタの特性の差に起因するスジ、色付きを改善することができる。
【００６４】
次に、上記構成の動作を、画素回路の動作を中心に、図１９（Ａ）〜（Ｆ）に関連付けて説明する。
なお、図１９（Ａ）は駆動性ＤＳＬに印加される駆動信号、図１９（Ｂ）は走査線ＷＳＬに印加される駆動信号ＷＳを、図１９（Ｃ）は第１のオートゼロ線ＡＺＬ１に印加される駆動信号ＡＺ１、図１９（Ｄ）は第２のオートゼロ線ＡＺＬ２に印加される駆動信号オートゼロ信号ＡＺ２を、図１９（Ｅ）は第２のノードＮＤ１１２の電位を、図１９（Ｆ）は第１のノードＮＤ１１１の電位をそれぞれ示している。
【００６５】
ドライブスキャナ１０５による駆動線ＤＳＬの駆動信号ＤＳがハイレベル、ライトスキャナ１０４による走査線ＷＳＬへの駆動信号ＷＳがローレベルに保持され、オートゼロ回路１０６によるオートゼロ線ＡＺＬ１への駆動信号ＡＺ１がローレベルに保持され、オートゼロ回路１０７によるオートゼロ線ＡＺＬ２への駆動信号ＡＺ２がハイレベルに保持される。
その結果、ＴＦＴ１１３がオンし、このとき、ＴＦＴ１１３を介して電流が流れ、ＴＦＴ１１２のソース電位Ｖｓ（ノードＮＤ１１１の電位）はＶＳＳ２まで下降する。そのため、ＥＬ発光素子１１６に印加される電圧も０Ｖとなり、ＥＬ発光素子１１６は非発光となる。
この場合、ＴＦＴ１１４がオンしてもキャパシタＣ１１１に保持されている電圧、すなわち、ＴＦＴ１１２のゲート電圧は変わらない。
【００６６】
次に、ＥＬ発光素子１１６の非発光期間において、図１９（Ｃ），（Ｄ）に示すように、オートゼロ線ＡＺＬ２への駆動信号ＡＺ２がハイレベルに保持された状態で、オートセロ線ＡＺＬ１への駆動信号ＡＺ１がハイレベルに設定される。これにより、第２のノードＮＤ１１２の電位はＶＳＳ１となる。
そして、オートゼロ線ＡＺＬ２への駆動信号ＡＺ２がローレベルに切り替えられた後、ドライブスキャナ１０５による駆動線ＤＳＬの駆動信号ＤＳが所定期間のみローレベルに切り替えられる。
これにより、ＴＦＴ１１３がオフし、ＴＦＴ１１５、ＴＦＴ１１２がオンすることにより、ＴＦＴ１１２，ＴＦＴ１１１の経路に電流が流れ、第１のノードの電位は上昇する。
そして、ドライブスキャナ１０５による駆動線ＤＳＬの駆動信号ＤＳがハイレベルに切り替えられ、駆動信号ＡＺ１がローベルに切り替えられる。
以上の結果、ドライブトランジスタＴＦＴ１１２のしきい値Ｖｔｈ補正が行われ、第２のノードＮＤ１１２と第１のノードＮＤ１１１との電位差はＶｔｈとなる。
その状態で所定期間経過後にライトスキャナ１０４による走査線ＷＳＬへの駆動信号ＷＳが所定期間ハイレベルに保持され、データ線よりデータをノードＮＤ１１２に書き込み、駆動信号ＷＳがハイレベルの期間にドライブスキャナ１０５による駆動線ＤＳＬの駆動信号ＤＳがハイレベルに切り替えられ、やがて駆動信号ＷＳがローレベルに切り替えられる。
このとき、ＴＦＴ１１２がオンし、そして、ＴＦＴ１１４がオフし、移動度の補正が行われる。
この場合、ＴＦＴ１１４がオフしており、ＴＦＴ１１２のゲートソース間電圧は一定であるので、ＴＦＴ１１２は一定電流ＩｄｓをＥＬ発光素子１１６に流す。これによって、第１のノードＮＤ１１１の電位はＥＬ発光素子１１６にＩｄｓという電流が流れる電圧Ｖｘまで上昇し、ＥＬ発光素子１１６は発光する。
ここで、本回路においてもＥＬ素子は発光時間が長くなるとその電流−電圧（Ｉ−Ｖ）特性は変化してしまう。そのため、第１のノードＮＤ１１１の電位も変化する。しかしながら、ＴＦＴ１１２のゲート・ソース間電圧Ｖｇｓは一定値に保たれているのでＥＬ発光素子１１７に流れる電流は変化しない。よって、ＥＬ発光素子１１６のＩ−Ｖ特性が劣化しても、一定電流Ｉｄｓが常に流れ続け、ＥＬ発光素子１１６の輝度が変化することはない。
【００６７】
このように駆動される表示装置においては、アクティブマトリクス型有機ＥＬ表示装置におけるＥＬＡ結晶化工程においてエキシマレーザのスキャン、また、画素内トランジスタの配置方向による画素内ランジスタの特性の差に起因するスジ、色付きを改善することができ、画質のよい画像を得ることができる。
【図面の簡単な説明】
【００６８】
【図１】一般的な有機ＥＬ表示装置の構成を示すブロック図である。
【図２】図１の画素回路の一構成例を示す回路図である。
【図３】有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性の経時変化を示す図である。
【図４】図２の回路のｐチャネルＴＦＴをｎチャネルＴＦＴに置き換えた画素回路を示す回路図である。
【図５】初期状態におけるドライブトランジスタとしてのＴＦＴとＥＬ素子の動作点を示す図である。
【図６】画素アレイ部の配列例を示す図である。
【図７】ＥＬＡ工程でのエキシマレーザのスキャン方向について説明するための図である。
【図８】トランジスタに特性ばらつきが生じる要因について説明するための図である。
【図９】本発明の実施形態に係る画素回路を採用した有機ＥＬ表示装置の構成を示す図である。
【図１０】本発明の実施形態に係る有機ＥＬ表示装置パネルを模式的に示す図である。
【図１１】本第実施形態に係る画素回路の具体的な構成を示す回路図である。
【図１２】アクティブマトリクス型有機ＥＬ表示装置のＥＬＡ結晶化工程に適用する第１の方法の第１例を説明するための図である。
【図１３】アクティブマトリクス型有機ＥＬ表示装置のＥＬＡ結晶化工程に適用する第１の方法の第１例を説明するための図である。
【図１４】アクティブマトリクス型有機ＥＬ表示装置のＥＬＡ結晶化工程に適用する第２の方法の第１例を説明するための図である。
【図１５】アクティブマトリクス型有機ＥＬ表示装置のＥＬＡ結晶化工程に適用する第２の方法の第２例を説明するための図である。
【図１６】アクティブマトリクス型有機ＥＬ表示装置のＥＬＡ結晶化工程に適用する第２の方法の第３例を説明するための図である。
【図１７】アクティブマトリクス型有機ＥＬ表示装置のデルタ配列に第２の方法の第１例を適用した場合を示す図である。
【図１８】アクティブマトリクス型有機ＥＬ表示装置のデルタ配列に第２の方法の第３例を適用した場合を示す図である。
【図１９】本実施形態の動作を説明するためのタイミングチャートである。
【符号の説明】
【００６９】
１００…表示装置、１０１…画素回路、１０２…画素アレイ部、１０３…水平セレクタ（ＨＳＥＬ）、１０４…ライトスキャナ（ＷＳＣＮ）、１０５…ドライブスキャナ（ＤＳＣＮ）、１０６…第１のオートドライブ回路（ＡＺＲＤ１）、１０７…第２のオートゼロ回路（ＡＺＲＤ２）、ＤＴＬ…データ線、ＷＳＬ…走査線、ＤＳＬ…駆動線、ＡＺＬ１，ＡＺＬ２…オートゼロ線、１１１…スイッチとしてのｐチャネルＴＦＴ、１１２…ドライブ（駆動）トランジスタとしてのｎチャネルＴＦＴ、１１３〜１１５２…スイッチとしてのｎチャネルＴＦＴＮ、Ｄ１１１…第１のノード、ＮＤ１１２…第２のノード、２００…スキャン方向、２１０…ＴＦＴ（トランジスタ）。
【図１】
2008033073.tif 000003
【図２】
2008033073.tif 000004
【図３】
2008033073.tif 000005
【図４】
2008033073.tif 000006
【図５】
2008033073.tif 000007
【図６】
2008033073.tif 000008
【図７】
2008033073.tif 000009
【図８】
2008033073.tif 000010
【図９】
2008033073.tif 000011
【図１０】
2008033073.tif 000012
【図１１】
2008033073.tif 000013
【図１２】
2008033073.tif 000014
【図１３】
2008033073.tif 000015
【図１４】
2008033073.tif 000016
【図１５】
2008033073.tif 000017
【図１６】
2008033073.tif 000018
【図１７】
2008033073.tif 000019
【図１８】
2008033073.tif 000020
【図１９】
2008033073.tif 000021