(57)【要約】【課題】回路基板に半導体チップが実装されたチップモジュールを薄型化する。【解決手段】チップモジュール３０では、第１半導体チップ３３ａの第１突起電極３３２ａおよび第２半導体チップ３３ｂの第２突起電極３３２ｂがそれぞれ、フレキシブル回路基板３１の基板本体３１４に形成された第２貫通穴３１３ｂおよび第１貫通穴３１３ａに挿入されて第２基板電極３１５ｂおよび第１基板電極３１５ａに電気的に接続される。これにより、チップモジュール３０を薄型化することができる。また、第１突起電極３３２ａが第２チップ本体３３１ｂと重なっており、第１半導体チップ３３ａの押圧時に、第２基板電極３１５ｂが第２チップ本体３３１ｂにより支持されることにより、第１突起電極３３２ａを第２基板電極３１５ｂに向けて強く押圧することができ、第１半導体チップ３３ａのフレキシブル回路基板３１に対する電気的な接合の信頼性を向上することができる。【選択図】図３．Ｂ
2008270382.tif 000002
【特許請求の範囲】
【請求項１】
チップモジュールであって、
第１貫通穴および第２貫通穴が形成された基板本体、前記基板本体の第１主面上において前記第１貫通穴の開口を覆う第１基板電極、および、前記基板本体の第２主面上において前記第２貫通穴の開口を覆う第２基板電極を有する回路基板と、
前記基板本体の前記第１主面に対向して前記回路基板に実装される第１半導体チップと、
前記基板本体の前記第２主面に対向して前記回路基板に実装されるとともに前記第１半導体チップと重なる第２半導体チップと、
を備え、
前記第１半導体チップが、
薄板状の第１チップ本体と、
前記第１チップ本体の前記第１主面に対向する面から突出し、前記第２貫通穴内において前記第２基板電極に電気的に接続される第１突起電極と、
を備え、
前記第２半導体チップが、
薄板状の第２チップ本体と、
前記第２チップ本体の前記第２主面に対向する面から突出し、前記第１貫通穴内において前記第１基板電極に電気的に接続されるとともに前記第１半導体チップの前記第１チップ本体と重なる第２突起電極と、
を備えることを特徴とするチップモジュール。
【請求項２】
請求項１に記載のチップモジュールであって、
前記第１突起電極が、前記第２半導体チップの前記第２チップ本体と重なることを特徴とするチップモジュール。
【請求項３】
請求項１または２に記載のチップモジュールであって、
前記第１貫通穴と前記第２突起電極との間の空間、および、前記第２貫通穴と前記第１突起電極との間の空間が、樹脂にて満たされていることを特徴とするチップモジュール。
【請求項４】
請求項１ないし３のいずれかに記載のチップモジュールであって、
前記基板本体の前記第１貫通穴内において前記第１基板電極と前記第２突起電極との間に設けられ、前記第１基板電極と前記第２突起電極とを電気的に接続する第１メッキ層と、
前記基板本体の前記第２貫通穴内において前記第２基板電極と前記第１突起電極との間に設けられ、前記第２基板電極と前記第１突起電極とを電気的に接続する第２メッキ層と、
をさらに備えることを特徴とするチップモジュール。
【請求項５】
請求項４に記載のチップモジュールであって、
前記第１メッキ層が、前記第１貫通穴の底面および内周面に形成されており、
前記第１メッキ層の内側の略逆円錐台状の空間における前記第２突起電極の最大径が、前記空間の底面の直径よりも大きく、
前記第２メッキ層が、前記第２貫通穴の底面および内周面に形成されており、
前記第２メッキ層の内側の略逆円錐台状の空間における前記第１突起電極の最大径が、前記空間の底面の直径よりも大きいことを特徴とするチップモジュール。
【請求項６】
請求項１ないし５のいずれかに記載のチップモジュールであって、
前記回路基板が、フレキシブル回路基板であることを特徴とするチップモジュール。
【請求項７】
チップモジュールであって、
第１貫通穴および第２貫通穴が形成された基板本体、前記基板本体の第１主面上において前記第１貫通穴の開口を覆う第１基板電極、および、前記基板本体の第２主面上において前記第２貫通穴の開口を覆う第２基板電極を有する回路基板と、
前記基板本体の前記第１主面に対向して前記回路基板に実装される第１半導体チップと、
前記基板本体の前記第２主面に対向して前記回路基板に実装されるとともに前記第１半導体チップと重なる第２半導体チップと、
を備え、
前記第１半導体チップが、
薄板状の第１チップ本体と、
前記第１チップ本体の前記第１主面に対向する面から突出し、前記第２貫通穴内において前記第２基板電極に電気的に接続される第１突起電極と、
を備え、
前記第２半導体チップが、
薄板状の第２チップ本体と、
前記第２チップ本体の前記第２主面に対向する面から突出し、前記第１貫通穴内において前記第１基板電極に電気的に接続される第２突起電極と、
を備え、
前記第１チップ本体および前記第２チップ本体のそれぞれの厚さが、２０μｍ以上１００μｍ以下であり、
前記基板本体の厚さが、５μｍ以上５０μｍ以下であり、
前記第１基板電極および前記第２基板電極のそれぞれの厚さが、５μｍ以上４０μｍ以下であり、
前記基板本体の前記第１主面と前記第１チップ本体の前記第１主面に対向する前記面との間の距離、および、前記基板本体の前記第２主面と前記第２チップ本体の前記第２主面に対向する前記面との間の距離がそれぞれ、１０μｍ以上７０μｍ以下であることを特徴とするチップモジュール。
【請求項８】
請求項１ないし７のいずれかに記載のチップモジュールであって、
前記第１半導体チップおよび前記第２半導体チップがそれぞれ、複数の第１突起電極および複数の第２突起電極を備え、
前記基板本体が、
所定の方向に配列されて前記複数の第１突起電極がそれぞれ挿入される複数の第２貫通穴と、
前記複数の第２貫通穴の配列方向に垂直な方向に配列されて前記複数の第２突起電極がそれぞれ挿入される複数の第１貫通穴と、
を備え、
前記回路基板が、
前記基板本体の前記第１主面上において前記複数の第１貫通穴の開口をそれぞれ覆うとともに前記複数の第２突起電極とそれぞれ電気的に接続される複数の第１基板電極と、
前記基板本体の前記第２主面上において前記複数の第２貫通穴の開口をそれぞれ覆うとともに前記複数の第１突起電極とそれぞれ電気的に接続される複数の第２基板電極と、
を備えることを特徴とするチップモジュール。
【請求項９】
メモリカードであって、
請求項１ないし９のいずれかに記載のチップモジュールと、
前記チップモジュールの前記回路基板が電気的に接合されることにより、メモリデバイスである前記第１半導体チップおよび前記第２半導体チップが電気的に接続されるベース基板と、
前記ベース基板上において前記チップモジュールを覆うカバー部と、
を備えることを特徴とするメモリカード。
【請求項１０】
請求項９に記載のメモリカードであって、
前記チップモジュール上に電気的に接合されるもう１つのチップモジュールをさらに備えることを特徴とするメモリカード。
【請求項１１】
チップモジュールの製造方法であって、
ａ）第１貫通穴および第２貫通穴が形成された基板本体、前記基板本体の第１主面上において前記第１貫通穴の開口を覆う第１基板電極、および、前記基板本体の第２主面上において前記第２貫通穴の開口を覆う第２基板電極を有する回路基板を準備する工程と、
ｂ）第１半導体チップを前記基板本体の前記第１主面に対向させ、前記第１半導体チップの第１突起電極を前記第２貫通穴に挿入するとともに前記第１半導体チップを前記回路基板に向けて押圧することにより、前記第２貫通穴内において前記第１突起電極を前記第２基板電極に電気的に接続する工程と、
ｃ）第２半導体チップを前記第１半導体チップと重ねつつ前記基板本体の前記第２主面に対向させ、前記第２半導体チップの第２突起電極を前記第１貫通穴に挿入するとともに前記第２半導体チップを前記回路基板に向けて押圧することにより、前記第１貫通穴内において前記第２突起電極を前記第１基板電極に電気的に接続する工程と、
を備え、
前記ｃ）工程において、前記第２半導体チップの押圧時に、前記第１基板電極が前記第１半導体チップのチップ本体により支持されることを特徴とするチップモジュールの製造方法。
【請求項１２】
請求項１１に記載のチップモジュールの製造方法であって、
前記ｂ）工程と前記ｃ）工程とが同時に行われ、
前記ｂ）工程において、前記第１半導体チップの押圧時に、前記第２基板電極が前記第２半導体チップのチップ本体により支持されることを特徴とするチップモジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板に半導体チップが実装されたチップモジュールおよびその製造方法、並びに、当該チップモジュールを備えるメモリカードに関する。
【背景技術】
【０００２】
従来より、情報を記録する記録媒体の一つとしてメモリチップが内蔵されたメモリカードが利用されており、このようなメモリカードは携帯性に優れているため、携帯型情報端末や携帯電話等の携帯型電子機器の記録媒体として広く使用されている。これらの携帯型電子機器は年々大容量化が進められており、これに伴ってメモリカードの大容量化が求められている。
【０００３】
一方、メモリカードの形状や大きさ、厚さ等は通常、規格により定められているため、メモリカードの容量を増大させる際には、多数のメモリチップを回路基板上に実装しつつメモリカードの大型化を防止する必要がある。
【０００４】
特許文献１では、半導体装置の配線基板に貫通穴を形成し、一方の開口が配線層により閉塞された当該貫通穴の内部にはんだを充填した上で、半導体素子の金属バンプを配線層とは反対側から貫通穴に挿入し、はんだを介して配線層に接続することにより、半導体装置を薄型化する技術が開示されている。
【０００５】
特許文献２では、樹脂フィルムの両面に半導体素子が実装された半導体装置が開示されている。特許文献２の半導体装置では、貫通穴が形成された樹脂フィルムの上面に貫通穴の開口を覆う配線パターンが設けられており、樹脂フィルムの下面側に実装される半導体素子は、異方性導電性樹脂が満たされている当該貫通穴にスタッドバンプを挿入することにより、上面上に設けられている配線パターンと電気的に接続される。このような構造とすることにより、樹脂フィルム上に複数の半導体素子を実装しつつ半導体装置の薄型化が実現される。
【０００６】
また、特許文献３では、エリアＴＡＢテープの両面に実装された複数の半導体チップをエリアＴＡＢテープと共に封止樹脂により覆うことにより形成されたパッケージ型の半導体装置が開示されている。特許文献３の半導体装置では、貫通穴を有するエリアＴＡＢテープの両面に配線が形成されており、エリアＴＡＢテープの上面および下面にそれぞれ実装された半導体チップは、貫通穴に挿入されたバンプにより、半導体チップが実装される側の主面とは反対側の主面に形成された配線に電気的に接続される。エリアＴＡＢテープの上面および下面上の配線は、貫通穴の側面に形成された配線により接続されている。
【０００７】
一方、特許文献４では、回路基板の両面に半導体ベアチップが実装された半導体装置の製造において、熱硬化性接着剤により回路基板の両面に半導体ベアチップを仮固定した後に、両面の半導体ベアチップを同時に基板に向けて押圧するとともに加熱することにより、回路基板の反りによる変形を防止しつつ回路基板の両面に半導体ベアチップを同時実装する技術が開示されている。
【特許文献１】特開２００１−２５７４５３号公報
【特許文献２】特開２００２−１１８２２６号公報
【特許文献３】特開平５−２１８２９５号公報
【特許文献４】特開２００３−１９７８５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、特許文献１の半導体装置では、配線基板の一方の主面上にのみ半導体素子が実装されるため、配線基板上の半導体素子の個数の増加に限界がある。また、特許文献２の半導体装置では、樹脂フィルムの上面側（すなわち、配線パターンが設けられる側の主面側）に実装される半導体素子と樹脂フィルムとの間の距離が、下面側に実装される半導体素子と樹脂フィルムとの間の距離に比べて大きくなってしまい、半導体装置の薄型化に限界がある。
【０００９】
また、特許文献３の半導体装置では、エリアＴＡＢテープの厚さや半導体チップのバンプ高さに比べてチップ本体の厚さが大きく、また、エリアＴＡＢテープの両面に実装された半導体チップのチップ本体上を覆う封止樹脂の厚さも、エリアＴＡＢテープの厚さやバンプ高さに比べて大きいため、半導体チップのバンプをエリアＴＡＢテープの貫通穴内に収容することにより、半導体装置の大きな薄型化は実現できない。
【００１０】
本発明は、上記課題に鑑みなされたものであり、回路基板に半導体チップが実装されたチップモジュールを薄型化することを主な目的としている。
【課題を解決するための手段】
【００１１】
請求項１に記載の発明は、チップモジュールであって、第１貫通穴および第２貫通穴が形成された基板本体、前記基板本体の第１主面上において前記第１貫通穴の開口を覆う第１基板電極、および、前記基板本体の第２主面上において前記第２貫通穴の開口を覆う第２基板電極を有する回路基板と、前記基板本体の前記第１主面に対向して前記回路基板に実装される第１半導体チップと、前記基板本体の前記第２主面に対向して前記回路基板に実装されるとともに前記第１半導体チップと重なる第２半導体チップとを備え、前記第１半導体チップが、薄板状の第１チップ本体と、前記第１チップ本体の前記第１主面に対向する面から突出し、前記第２貫通穴内において前記第２基板電極に電気的に接続される第１突起電極とを備え、前記第２半導体チップが、薄板状の第２チップ本体と、前記第２チップ本体の前記第２主面に対向する面から突出し、前記第１貫通穴内において前記第１基板電極に電気的に接続されるとともに前記第１半導体チップの前記第１チップ本体と重なる第２突起電極とを備える。
【００１２】
請求項２に記載の発明は、請求項１に記載のチップモジュールであって、前記第１突起電極が、前記第２半導体チップの前記第２チップ本体と重なる。
【００１３】
請求項３に記載の発明は、請求項１または２に記載のチップモジュールであって、前記第１貫通穴と前記第２突起電極との間の空間、および、前記第２貫通穴と前記第１突起電極との間の空間が、樹脂にて満たされている。
【００１４】
請求項４に記載の発明は、請求項１ないし３のいずれかに記載のチップモジュールであって、前記基板本体の前記第１貫通穴内において前記第１基板電極と前記第２突起電極との間に設けられ、前記第１基板電極と前記第２突起電極とを電気的に接続する第１メッキ層と、前記基板本体の前記第２貫通穴内において前記第２基板電極と前記第１突起電極との間に設けられ、前記第２基板電極と前記第１突起電極とを電気的に接続する第２メッキ層とをさらに備える。
【００１５】
請求項５に記載の発明は、請求項４に記載のチップモジュールであって、前記第１メッキ層が、前記第１貫通穴の底面および内周面に形成されており、前記第１メッキ層の内側の略逆円錐台状の空間における前記第２突起電極の最大径が、前記空間の底面の直径よりも大きく、前記第２メッキ層が、前記第２貫通穴の底面および内周面に形成されており、前記第２メッキ層の内側の略逆円錐台状の空間における前記第１突起電極の最大径が、前記空間の底面の直径よりも大きい。
【００１６】
請求項６に記載の発明は、請求項１ないし５のいずれかに記載のチップモジュールであって、前記回路基板が、フレキシブル回路基板である。
【００１７】
請求項７に記載の発明は、チップモジュールであって、第１貫通穴および第２貫通穴が形成された基板本体、前記基板本体の第１主面上において前記第１貫通穴の開口を覆う第１基板電極、および、前記基板本体の第２主面上において前記第２貫通穴の開口を覆う第２基板電極を有する回路基板と、前記基板本体の前記第１主面に対向して前記回路基板に実装される第１半導体チップと、前記基板本体の前記第２主面に対向して前記回路基板に実装されるとともに前記第１半導体チップと重なる第２半導体チップとを備え、前記第１半導体チップが、薄板状の第１チップ本体と、前記第１チップ本体の前記第１主面に対向する面から突出し、前記第２貫通穴内において前記第２基板電極に電気的に接続される第１突起電極とを備え、前記第２半導体チップが、薄板状の第２チップ本体と、前記第２チップ本体の前記第２主面に対向する面から突出し、前記第１貫通穴内において前記第１基板電極に電気的に接続される第２突起電極とを備え、前記第１チップ本体および前記第２チップ本体のそれぞれの厚さが、２０μｍ以上１００μｍ以下であり、前記基板本体の厚さが、５μｍ以上５０μｍ以下であり、前記第１基板電極および前記第２基板電極のそれぞれの厚さが、５μｍ以上４０μｍ以下であり、前記基板本体の前記第１主面と前記第１チップ本体の前記第１主面に対向する前記面との間の距離、および、前記基板本体の前記第２主面と前記第２チップ本体の前記第２主面に対向する前記面との間の距離がそれぞれ、１０μｍ以上７０μｍ以下である。
【００１８】
請求項８に記載の発明は、請求項１ないし７のいずれかに記載のチップモジュールであって、前記第１半導体チップおよび前記第２半導体チップがそれぞれ、複数の第１突起電極および複数の第２突起電極を備え、前記基板本体が、所定の方向に配列されて前記複数の第１突起電極がそれぞれ挿入される複数の第２貫通穴と、前記複数の第２貫通穴の配列方向に垂直な方向に配列されて前記複数の第２突起電極がそれぞれ挿入される複数の第１貫通穴とを備え、前記回路基板が、前記基板本体の前記第１主面上において前記複数の第１貫通穴の開口をそれぞれ覆うとともに前記複数の第２突起電極とそれぞれ電気的に接続される複数の第１基板電極と、前記基板本体の前記第２主面上において前記複数の第２貫通穴の開口をそれぞれ覆うとともに前記複数の第１突起電極とそれぞれ電気的に接続される複数の第２基板電極とを備える。
【００１９】
請求項９に記載の発明は、メモリカードであって、請求項１ないし９のいずれかに記載のチップモジュールと、前記チップモジュールの前記回路基板が電気的に接合されることにより、メモリデバイスである前記第１半導体チップおよび前記第２半導体チップが電気的に接続されるベース基板と、前記ベース基板上において前記チップモジュールを覆うカバー部とを備える。
【００２０】
請求項１０に記載の発明は、請求項９に記載のメモリカードであって、前記チップモジュール上に電気的に接合されるもう１つのチップモジュールをさらに備える。
【００２１】
請求項１１に記載の発明は、チップモジュールの製造方法であって、ａ）第１貫通穴および第２貫通穴が形成された基板本体、前記基板本体の第１主面上において前記第１貫通穴の開口を覆う第１基板電極、および、前記基板本体の第２主面上において前記第２貫通穴の開口を覆う第２基板電極を有する回路基板を準備する工程と、ｂ）第１半導体チップを前記基板本体の前記第１主面に対向させ、前記第１半導体チップの第１突起電極を前記第２貫通穴に挿入するとともに前記第１半導体チップを前記回路基板に向けて押圧することにより、前記第２貫通穴内において前記第１突起電極を前記第２基板電極に電気的に接続する工程と、ｃ）第２半導体チップを前記第１半導体チップと重ねつつ前記基板本体の前記第２主面に対向させ、前記第２半導体チップの第２突起電極を前記第１貫通穴に挿入するとともに前記第２半導体チップを前記回路基板に向けて押圧することにより、前記第１貫通穴内において前記第２突起電極を前記第１基板電極に電気的に接続する工程とを備え、前記ｃ）工程において、前記第２半導体チップの押圧時に、前記第１基板電極が前記第１半導体チップのチップ本体により支持される。
【００２２】
請求項１２に記載の発明は、請求項１１に記載のチップモジュールの製造方法であって、前記ｂ）工程と前記ｃ）工程とが同時に行われ、前記ｂ）工程において、前記第１半導体チップの押圧時に、前記第２基板電極が前記第２半導体チップのチップ本体により支持される。
【発明の効果】
【００２３】
本発明では、チップモジュールを薄型化することができる。請求項３の発明では、第１半導体チップおよび第２半導体チップを回路基板に容易に実装することができる。請求項４および５の発明では、第１半導体チップおよび第２半導体チップの回路基板に対する電気的な接合の信頼性を向上することができる。
【００２４】
請求項１１の発明では、第２半導体チップの回路基板に対する電気的な接合の信頼性を向上することができる。請求項１２の発明では、さらに、第１半導体チップの回路基板に対する電気的な接合の信頼性を向上することができるとともにチップモジュールの製造工程を簡素化することができる。
【発明を実施するための最良の形態】
【００２５】
図１は、本発明の第１の実施の形態に係るメモリカード１の構成を示す平面図である。図２は、メモリカード１を図１中に示すＡ−Ａの位置で切断した縦断面図である。図１では、メモリカード１の内部構造の理解を容易にするために、カバー部５については輪郭のみを破線にて示す。
【００２６】
本実施の形態では、メモリカード１はＳＤメモリカード（Secure Digital memory card）である。好ましくは、メモリカード１の長さおよび幅（すなわち、図１中の左右方向および上下方向の大きさ）、並びに、厚さ（すなわち、図２中の上下方向の大きさ）はそれぞれ、３２ｍｍ、２４ｍｍおよび２．１ｍｍである。以下の説明では、便宜上、図２中の上側および下側をそれぞれ、メモリカード１の上側および下側として説明する。
【００２７】
図１および図２に示すように、メモリカード１は、一の角部が切り欠かれた略矩形状の回路基板であるベース基板２、複数の回路部品が積層された積層構造を有するとともにベース基板２の上面２１上に接合されてベース基板２に電気的に接続される積層モジュール３、ベース基板２の上面２１にはんだを用いて実装される抵抗等の微細なチップ部品４、並びに、ベース基板２の上面２１側において（すなわち、ベース基板２上において）積層モジュール３およびチップ部品４を覆う樹脂製のカバー部５を備える。
【００２８】
図３．Ａは、メモリカード１のベース基板２および積層モジュール３を拡大して示す縦断面図である。図３．Ａでは、図示の都合上、ベース基板２および積層モジュール３の厚さを実際よりも大きく描いている。また、図の理解を容易にするために、後述するフレキシブル回路基板３１およびスペーサ３２は平行斜線を付さずに示している。
【００２９】
ベース基板２はガラスエポキシにより形成されており、図３．Ａに示すように、積層モジュール３が接合されるベース基板電極２１１を上面２１に有し、外部の電子機器との接続用の複数の外部電極２２１を下面２２に有する。外部電極２２１は、ベース基板２の下面２２から上面２１へと連通するビア（図示省略）を介して、上面２１上に設けられている配線に電気的に接続される。
【００３０】
積層モジュール３は、ベース基板２上において交互に積層される４枚のフレキシブル回路基板３１および４つのスペーサ３２、並びに、４枚のフレキシブル回路基板３１のそれぞれの上面である第１主面３１１および下面である第２主面３１２に実装された複数の半導体チップ３３を備える。以下の説明では、複数の半導体チップ３３が実装されたフレキシブル回路基板３１を「チップモジュール３０」と呼ぶ。換言すれば、積層モジュール３は、複数のスペーサ３２および複数のチップモジュール３０が交互に積層されたものといえる。
【００３１】
４つのスペーサ３２はそれぞれ、ガラスエポキシにより形成されており、ベース基板２と図３．Ａ中の最下層のフレキシブル回路基板３１との間、および、４枚のフレキシブル回路基板３１の間において、図１および図３．Ａに示すように、フレキシブル回路基板３１の長手方向（すなわち、図３．Ａ中の左右方向）の略中央に配置される。また、半導体チップ３３は、各フレキシブル回路基板３１の両側の主面において、長手方向に関してスペーサ３２の両側に配置される。換言すれば、スペーサ３２は、フレキシブル回路基板３１の同一の主面に実装された２つの半導体チップ３３の間に配置される。なお、スペーサ３２は、ガラスエポキシ以外の他の材料により形成されてもよい。
【００３２】
半導体チップ３３は、情報を記憶するメモリデバイスであり、非導電性樹脂層３４を介してフレキシブル回路基板３１上に実装されており、フレキシブル回路基板３１は、異方性導電性樹脂層３５を介してスペーサ３２上に接合されている。また、図３．Ａ中の最下層のスペーサ３２は、異方性導電性樹脂層３５を介してベース基板２上に接合されている。このように、複数のチップモジュール３０がスペーサ３２を介して互いに電気的に接合されるとともにベース基板２に電気的に接合されることにより、各フレキシブル回路基板３１上の各半導体チップ３３が、図３．Ａに示すフレキシブル回路基板３１およびスペーサ３２のそれぞれに形成された貫通配線３１７，３２７を介してベース基板２に電気的に接続される。
【００３３】
異方性導電性樹脂とは、内部に微細な導電性の金属粒子を分散させた絶縁性の樹脂材料であり、異方性導電性樹脂を介した接合では、電極間に異方性導電性樹脂を挟んで加熱および加圧することにより、両電極が金属粒子を介して電気的および熱的に接続されるとともに硬化および収縮した樹脂材料により物理的に接合される。また、非導電性樹脂を介した接合では、電極上に付与された非導電性樹脂を挟んで電極と対向するバンプを電極上に押圧しつつ加熱することにより、バンプと電極とを接触させて電気的に接続するとともに非導電性樹脂を硬化および収縮させることにより物理的な接合が行われる。
【００３４】
図３．Ｂは、図３．Ａ中の１つのチップモジュール３０の一部を拡大して示す縦断面図である。以下の説明では、フレキシブル回路基板３１の第１主面３１１側および第２主面３１２側に配置された半導体チップ３３を区別するために、それぞれ「第１半導体チップ３３ａ」および「第２半導体チップ３３ｂ」と呼ぶ。
【００３５】
図３．Ｂに示すように、チップモジュール３０のフレキシブル回路基板３１は、ポリイミドにより形成された基板本体３１４を備え、第１半導体チップ３３ａは、基板本体３１４の第１主面３１１に対向してフレキシブル回路基板３１に実装される。また、第２半導体チップ３３ｂは、基板本体３１４の第２主面３１２に対向してフレキシブル回路基板３１に実装され、基板本体３１４を挟んで第１半導体チップ３３ａと重なるように配置される。フレキシブル回路基板３１の基板本体３１４には、複数の第１貫通穴３１３ａおよび複数の第２貫通穴３１３ｂが形成されている。
【００３６】
フレキシブル回路基板３１は、また、基板本体３１４の第１主面３１１において第１貫通穴３１３ａの略円形の開口を覆う第１基板電極３１５ａ、基板本体３１４の第２主面３１２において第２貫通穴３１３ｂの略円形の開口を覆う第２基板電極３１５ｂ、第１貫通穴３１３ａの底面（すなわち、第１基板電極３１５ａの基板本体３１４側の主面のうち、第１貫通穴３１３ａの開口を覆う略円形の領域）および内周面に形成された導電性の第１メッキ層３１６ａ、および、第２貫通穴３１３ｂの底面（すなわち、第２基板電極３１５ｂの基板本体３１４側の主面のうち、第２貫通穴３１３ｂの開口を覆う略円形の領域）および内周面に形成された導電性の第２メッキ層３１６ｂを備える。第１メッキ層３１６ａは、基板本体３１４の第２主面３１２において、第１貫通穴３１３ａの開口の周囲にも形成される。また、第２メッキ層３１６ｂは、基板本体３１４の第１主面３１１において、第２貫通穴３１３ｂの開口の周囲にも形成される。
【００３７】
第１半導体チップ３３ａは、平面視において略矩形の薄板状の第１チップ本体３３１ａ、および、第１チップ本体３３１ａの基板本体３１４の第１主面３１１に対向する面である実装面３３１２から突出する複数の第１突起電極３３２ａ（いわゆる、スタッドバンプ）を備える。第１半導体チップ３３ａの各第１突起電極３３２ａは、基板本体３１４の第２貫通穴３１３ｂに挿入され、第２メッキ層３１６ｂの内側の略逆円錐台状の空間において、非導電性樹脂層３４により第２メッキ層３１６ｂと接合されることにより、第２メッキ層３１６ｂを介して第２基板電極３１５ｂと電気的に接続されている。
【００３８】
チップモジュール３０では、第２メッキ層３１６ｂは、基板本体３１４の第２貫通穴３１３ｂ内において第２基板電極３１５ｂと第１突起電極３３２ａとの間に設けられ、第２基板電極３１５ｂと第１突起電極３３２ａとを電気的に接続する接続部となっており、第２メッキ層３１６ｂの内側の空間（すなわち、第２貫通穴３１３ｂと第１突起電極３３２ａとの間の空間）は非導電性樹脂層３４にて満たされている。また、第１半導体チップ３３ａの第１チップ本体３３１ａと基板本体３１４の第１主面３１１との間の空間も非導電性樹脂層３４により満たされている。
【００３９】
第２半導体チップ３３ｂも、第１半導体チップ３３ａと同様に、平面視において略矩形の薄板状の第２チップ本体３３１ｂ、および、第２チップ本体３３１ｂの基板本体３１４の第２主面３１２に対向する面である実装面３３１２から突出する複数の第２突起電極３３２ｂ（いわゆる、スタッドバンプ）を備える。第２半導体チップ３３ｂの各第２突起電極３３２ｂは、基板本体３１４の第１貫通穴３１３ａに挿入され、第１メッキ層３１６ａの内側の略逆円錐台状の空間において、非導電性樹脂層３４により第１メッキ層３１６ａと接合されることにより、第１メッキ層３１６ａを介して第１基板電極３１５ａと電気的に接続されている。
【００４０】
第１メッキ層３１６ａは、基板本体３１４の第１貫通穴３１３ａ内において第１基板電極３１５ａと第２突起電極３３２ｂとの間に設けられ、第１基板電極３１５ａと第２突起電極３３２ｂとを電気的に接続する接続部となっており、第１メッキ層３１６ａの内側の空間（すなわち、第１貫通穴３１３ａと第２突起電極３３２ｂとの間の空間）は非導電性樹脂層３４にて満たされている。また、第２半導体チップ３３ｂの第２チップ本体３３１ｂと基板本体３１４の第２主面３１２との間の空間も非導電性樹脂層３４により満たされている。
【００４１】
チップモジュール３０では、第１半導体チップ３３ａの複数の第１突起電極３３２ａが、第２半導体チップ３３ｂの第２チップ本体３３１ｂと平面視において重なっており、第２半導体チップ３３ｂの複数の第２突起電極３３２ｂが、第１半導体チップ３３ａの第１チップ本体３３１ａと平面視において重なっている。また、第１チップ本体３３１ａおよび第２チップ本体３３１ｂは同形状であり、フレキシブル回路基板３１を間に挟んで重なって配置されている。
【００４２】
フレキシブル回路基板３１では、基板本体３１４の厚さは、５μｍ以上５０μｍ以下とされ、第１基板電極３１５ａおよび第２基板電極３１５ｂのそれぞれの厚さは、５μｍ以上４０μｍ以下とされる。また、第１メッキ層３１６ａおよび第２メッキ層３１６ｂのそれぞれの厚さは、５μｍ以上２０μｍ以下とされる。ただし、第１メッキ層３１６ａおよび第２メッキ層３１６ｂの厚さは、基板本体３１４の厚さよりも小さくされる。
【００４３】
第１半導体チップ３３ａおよび第２半導体チップ３３ｂでは、第１チップ本体３３１ａおよび第２チップ本体３３１ｂのそれぞれの厚さが、２０μｍ以上１００μｍ以下とされ、第１突起電極３３２ａおよび第２突起電極３３２ｂのそれぞれの厚さ（すなわち、第１基板電極３１５ａおよび第２基板電極３１５ｂへの接合後の高さ）が、１５μｍ以上９５μｍ以下とされる。また、基板本体３１４の第１主面３１１と第１半導体チップ３３ａの第１チップ本体３３１ａの実装面３３１２との間の上下方向の距離、および、基板本体３１４の第２主面３１２と第２半導体チップ３３ｂの第２チップ本体３３１ｂの実装面３３１２との間の上下方向の距離はそれぞれ、１０ｍ以上７０μｍ以下とされるが、本実施の形態では、当該距離は、第１基板電極３１５ａおよび第２基板電極３１５ｂの厚さよりも大きくされる。
【００４４】
本実施の形態では、基板本体３１４の厚さは約２０μｍ、第１基板電極３１５ａおよび第２基板電極３１５ｂのそれぞれの厚さは約２０μｍ、第１メッキ層３１６ａおよび第２メッキ層３１６ｂのそれぞれの厚さは約１０μｍとなっている。また、第１チップ本体３３１ａおよび第２チップ本体３３１ｂのそれぞれの厚さは約５０μｍ、第１突起電極３３２ａおよび第２突起電極３３２ｂのそれぞれの厚さは約３５μｍとなっている。
【００４５】
したがって、基板本体３１４の第１主面３１１と第１半導体チップ３３ａの第１チップ本体３３１ａの実装面３３１２との間の上下方向の距離、および、基板本体３１４の第２主面３１２と第２半導体チップ３３ｂの第２チップ本体３３１ｂの実装面３３１２との間の上下方向の距離はそれぞれ、約２５μｍとなり、チップモジュール３０の全体の厚さは約１７０μｍとなっている。
【００４６】
図３．Ｂに示すように、第１突起電極３３２ａは、第１チップ本体３３１ａから突出する略円柱状の円柱部３３２１、および、円柱部３３２１の第１チップ本体３３１ａとは反対側の端部に形成された円柱部３３２１よりも径が小さい先端部３３２２を備える。第２突起電極３３２ｂも同様に、第２チップ本体３３１ｂから突出する略円柱状の円柱部３３２１、および、円柱部３３２１の端部に形成された円柱部３３２１よりも径が小さい先端部３３２２を備える。
【００４７】
本実施の形態では、第１突起電極３３２ａおよび第２突起電極３３２ｂの円柱部３３２１の直径はそれぞれ約９０μｍとされ、フレキシブル回路基板３１の第２メッキ層３１６ｂの内側の略逆円錐台状の空間における第１突起電極３３２ａの最大径（すなわち、円柱部３３２１の直径）が、当該空間の底面の直径よりも大きくされる。同様に、第１メッキ層３１６ａの内側の略逆円錐台状の空間における第２突起電極３３２ｂの最大径も、当該空間の底面の直径よりも大きくされる。
【００４８】
次に、チップモジュール３０の製造方法について説明する。図４は、チップモジュール３０の製造の流れを示す図である。チップモジュール３０が製造される際には、まず、エッチングにより第１基板電極３１５ａおよび第２基板電極３１５ｂが形成された基板本体３１４に対してレーザ加工を行うことにより、複数の第１貫通穴３１３ａおよび第２貫通穴３１３ｂが形成される。続いて、第１貫通穴３１３ａおよび第２貫通穴３１３ｂの底面、内周面、および、開口の周囲に対してメッキ処理が行われて第１メッキ層３１６ａおよび第２メッキ層３１６ｂが形成される（ステップＳ１１）。
【００４９】
フレキシブル回路基板３１の準備が終了すると、フレキシブル回路基板３１の第１主面３１１において、２個の第１半導体チップ３３ａが実装される予定の２つの領域（すなわち、平面視において第１半導体チップ３３ａの第１チップ本体３３１ａと重なる予定の領域）に熱硬化性の非導電性樹脂フィルム（ＮＣＦ（Non Conductive Film））が貼付される（ステップＳ１２）。
【００５０】
ＮＣＦの貼付が終了すると、実装面３３１２をフレキシブル回路基板３１の第１主面３１１に対向させつつ吸着ヘッドに保持された第１半導体チップ３３ａが、フレキシブル回路基板３１上のＮＣＦに向けて比較的小さな力で押圧されることにより、フレキシブル回路基板３１の第１主面３１１上に仮固定される。このとき、各第１半導体チップ３３ａの複数の第１突起電極３３２ａはそれぞれ、フレキシブル回路基板３１の第２貫通穴３１３ｂに挿入される（ステップＳ１３）。また、ＮＣＦが、吸着ヘッドにより第１半導体チップ３３ａを介して加熱されて溶融することにより、基板本体３１４の複数の第２貫通穴３１３ｂ内（すなわち、第２メッキ層３１６ｂの内側の空間）に非導電性樹脂が充填される。
【００５１】
続いて、フレキシブル回路基板３１の上下が反転されて第２主面３１２が上側に向けられ、第２主面３１２において、２個の第２半導体チップ３３ｂが実装される予定の２つの領域にＮＣＦが貼付される（ステップＳ１４）。このとき、基板本体３１４の複数の第１貫通穴３１３ａ内（すなわち、第１メッキ層３１６ａの内側の空間）にも非導電性樹脂が充填される。
【００５２】
次に、実装面３３１２をフレキシブル回路基板３１の第２主面３１２に対向させつつ吸着ヘッドに保持された第２半導体チップ３３ｂが、フレキシブル回路基板３１上のＮＣＦに向けて比較的小さな力で押圧されることにより、フレキシブル回路基板３１の第２主面３１２上に仮固定される。このとき、各第２半導体チップ３３ｂは、フレキシブル回路基板３１の第１主面３１１に仮固定されている第１半導体チップ３３ａと重なり、また、第２半導体チップ３３ｂの複数の第２突起電極３３２ｂはそれぞれ、フレキシブル回路基板３１の第１貫通穴３１３ａに挿入される（ステップＳ１５）。
【００５３】
フレキシブル回路基板３１の第１主面３１１および第２主面３１２にそれぞれ第１半導体チップ３３ａおよび第２半導体チップ３３ｂが仮固定されると、上下方向において重なっている１組の第１半導体チップ３３ａおよび第２半導体チップ３３ｂのフレキシブル回路基板３１とは反対側に加圧加熱ヘッドが当接し、当該加圧加熱ヘッドにより、第１半導体チップ３３ａおよび第２半導体チップ３３ｂがフレキシブル回路基板３１に向けて同時に押圧されるとともに加熱される。また、もう１組の第１半導体チップ３３ａおよび第２半導体チップ３３ｂも、他の加圧加熱ヘッド（または、同一の加圧加熱ヘッド）により、フレキシブル回路基板３１に向けて同時に押圧されるとともに加熱される（ステップＳ１６）。本実施の形態では、２組の第１半導体チップ３３ａおよび第２半導体チップ３３ｂの押圧は並行して行われる。
【００５４】
これにより、フレキシブル回路基板３１上のＮＣＦが第１半導体チップ３３ａとフレキシブル回路基板３１との間、および、第２半導体チップ３３ｂとフレキシブル回路基板３１との間に広がるとともに熱硬化されて非導電性樹脂層３４（図３．Ａ参照）が形成され、第１半導体チップ３３ａおよび第２半導体チップ３３ｂが非導電性樹脂層３４の収縮力によりフレキシブル回路基板３１に接合される。
【００５５】
フレキシブル回路基板３１の第２貫通穴３１３ｂ内では、第１半導体チップ３３ａの第１突起電極３３２ａが第２メッキ層３１６ｂに向けて押圧されて接合されることにより、第１突起電極３３２ａと第２基板電極３１５ｂとが電気的に接続される。このとき、フレキシブル回路基板３１の第２基板電極３１５ｂ近傍の部位は、第１半導体チップ３３ａに加えられる押圧力により第２半導体チップ３３ｂ側へと変形し、第２基板電極３１５ｂが第２チップ本体３３１ｂの実装面３３１２に当接して第２チップ本体３３１ｂにより支持される（あるいは、第２チップ本体３３１ｂの実装面３３１２に当接することなく、非導電性樹脂層３４を介して第２チップ本体３３１ｂにより支持される。）。なお、第２チップ本体３３１ｂの実装面３３１２には、ポリイミド層やナイトライド層による絶縁処理が施されているため、実装面３３１２と第２基板電極３１５ｂとの接触による不具合は生じない。
【００５６】
また、フレキシブル回路基板３１の第１貫通穴３１３ａ内では、第２半導体チップ３３ｂの第２突起電極３３２ｂが第１メッキ層３１６ａに向けて押圧されて接合されることにより、第２突起電極３３２ｂと第１基板電極３１５ａとが電気的に接続される。このとき、フレキシブル回路基板３１の第１基板電極３１５ａ近傍の部位は、第２半導体チップ３３ｂに加えられる押圧力により第１半導体チップ３３ａ側へと変形し、第１基板電極３１５ａが第１チップ本体３３１ａの実装面３３１２に当接して第１チップ本体３３１ａにより支持される（あるいは、第１チップ本体３３１ａの実装面３３１２に当接することなく、非導電性樹脂層３４を介して第１チップ本体３３１ａにより支持される。）。なお、第１チップ本体３３１ａの実装面３３１２には、第２チップ本体３３１ｂと同様に、ポリイミド層やナイトライド層による絶縁処理が施されているため、実装面３３１２と第１基板電極３１５ａとの接触による不具合は生じない。
【００５７】
このように、フレキシブル回路基板３１の第１主面３１１および第２主面３１２に第１半導体チップ３３ａおよび第２半導体チップ３３ｂが実装されてチップモジュール３０の製造が終了すると、ベース基板２上に複数のスペーサ３２および複数のチップモジュール３０が交互に順次接合される。その後、ベース基板２上に形成された積層モジュール３（すなわち、複数のスペーサ３２およびチップモジュール３０の積層体）がカバー部５により覆われてメモリカード１の製造が終了する。
【００５８】
以上に説明したように、メモリカード１のチップモジュール３０では、フレキシブル回路基板３１の第１主面３１１および第２主面３１２に実装される第１半導体チップ３３ａの第１突起電極３３２ａ、および、第２半導体チップ３３ｂの第２突起電極３３２ｂがそれぞれ、フレキシブル回路基板３１の基板本体３１４に形成された第２貫通穴３１３ｂおよび第１貫通穴３１３ａに挿入されて第２基板電極３１５ｂおよび第１基板電極３１５ａに電気的に接続される。これにより、チップモジュール３０を薄型化することができる。その結果、メモリカード１を大型化することなく、メモリカード１の内部に多数の半導体チップ（すなわち、メモリデバイス）を収容してメモリカード１の大容量化を実現することができる。特に、本実施の形態に係るメモリカード１では、ベース基板２上に複数のチップモジュール３０が積層されるため、チップモジュール３０を薄型化して積層数を増加させることにより、メモリカード１の更なる大容量化を実現することができる。
【００５９】
ここで、フレキシブル回路基板に貫通穴が設けられていない比較例のチップモジュールと比較して、本実施の形態に係るチップモジュール３０の薄型化の程度を具体的に検証する。図５は、比較例のチップモジュール９３０の一部を示す縦断面図であり、チップモジュール９３０の各構成の厚さは、図３．Ｂに示すチップモジュール３０の各構成の厚さと等しい。
【００６０】
図５に示すように、比較例のチップモジュール９３０では、フレキシブル回路基板９３１の基板本体９３１４の第１主面９３１１上に形成された第１基板電極９３１５ａに、第１半導体チップ９３３ａの第１突起電極９３３２ａが電気的に接合されており、基板本体９３１４の第２主面９３１２上に形成された第２基板電極９３１５ｂに、第２半導体チップ９３３ｂの第２突起電極９３３２ｂが電気的に接合されている。なお、比較例のチップモジュール９３０では、フレキシブル回路基板９３１の第１基板電極９３１５ａおよび第２基板電極９３１５ｂ上にはメッキ層は設けられない。ただし、フレキシブル回路基板９３１の第１主面９３１１および第２主面９３１２の電気的導通を得るために、フレキシブル回路基板９３１の一部にメッキ層が設けられてもよい。
【００６１】
比較例のチップモジュール９３０では、フレキシブル回路基板９３１の基板本体９３１４、第１基板電極９３１５ａおよび第２基板電極９３１５ｂの厚さが２０μｍであり、第１半導体チップ９３３ａの第１チップ本体９３３１ａおよび第２半導体チップ９３３ｂの第２チップ本体９３３１ｂの厚さが５０μｍである。また、第１突起電極９３３２ａおよび第２突起電極９３３２ｂの厚さは３５μｍであるため、チップモジュール９３０の全体の厚さは２３０μｍとなる。
【００６２】
これに対し、本実施の形態に係るチップモジュール３０では、上述のように全体の厚さが約１７０μｍとされるため、比較例のチップモジュール９３０に比べて、厚さを約２６％低減することができる。
【００６３】
ところで、図５に示す比較例のチップモジュール９３０では、第１半導体チップ９３３ａおよび第２半導体チップ９３３ｂのフレキシブル回路基板９３１に対する押圧時に、第１突起電極９３３２ａおよび第２突起電極９３３２ｂからの荷重により、基板本体９３１４の第１基板電極９３１５ａの下側の部位が下向きに凸状となるように変形し、第２基板電極９３１５ｂの上側の部位が上向きに凸状となるように変形する。なお、図５では、図示の都合上、フレキシブル回路基板９３１の第１基板電極９３１５ａおよび第２基板電極９３１５ｂ近傍の部位の変形については図示していない。
【００６４】
これに対し、本実施の形態に係るチップモジュール３０では、図３．Ｂに示す第１半導体チップ３３ａの第１突起電極３３２ａは、第２貫通穴３１３ｂを介して基板本体３１４の第２主面３１２上の第２基板電極３１５ｂに対して押圧される。このとき、第１突起電極３３２ａが押圧される方向（すなわち、第２基板電極３１５ｂの下側）の非導電性樹脂層３４の厚さは、比較例のチップモジュール９３０に比べて薄いため、第１半導体チップ３３ａの押圧による第２基板電極３１５ｂ近傍の非導電性樹脂層３４の変形も小さくなる。このため、第１半導体チップ３３ａのフレキシブル回路基板３１に対する押圧時に、第１突起電極３３２ａからの荷重が基板本体３１４に加えられることが抑制され、第２基板電極３１５ｂ近傍の部位の変形が抑制される。同様に、第２半導体チップ３３ｂのフレキシブル回路基板３１に対する押圧時に、第２突起電極３３２ｂからの荷重が基板本体３１４に加えられることが抑制され、第１基板電極３１５ａ近傍の部位の変形が抑制される。
【００６５】
これにより、第１突起電極３３２ａおよび第２突起電極３３２ｂをそれぞれ、第２基板電極３１５ｂおよび第１基板電極３１５ａに向けて強く押圧することができ、第１半導体チップ３３ａおよび第２半導体チップ３３ｂをフレキシブル回路基板３１に強固に接合することができる。その結果、第１半導体チップ３３ａおよび第２半導体チップ３３ｂのフレキシブル回路基板３１に対する電気的な接合の信頼性を向上することができる。
【００６６】
チップモジュール３０では、第１半導体チップ３３ａの複数の第１突起電極３３２ａが、第２半導体チップ３３ｂの第２チップ本体３３１ｂと平面視において重なっており、チップモジュール３０の製造における第１半導体チップ３３ａの押圧時に、第１突起電極３３２ａからの荷重が加わる第２メッキ層３１６ｂおよび第２基板電極３１５ｂが、第２半導体チップ３３ｂの第２チップ本体３３１ｂにより支持される。これにより、第１半導体チップ３３ａの第１突起電極３３２ａを、第２メッキ層３１６ｂおよび第２基板電極３１５ｂに向けて強く押圧することができ、第１半導体チップ３３ａをフレキシブル回路基板３１に強固に接合することができる。その結果、第１半導体チップ３３ａのフレキシブル回路基板３１に対する電気的な接合の信頼性をより向上することができる。
【００６７】
また、チップモジュール３０では、第２半導体チップ３３ｂの複数の第２突起電極３３２ｂが、第１半導体チップ３３ａの第１チップ本体３３１ａと平面視において重なっており、チップモジュール３０の製造における第２半導体チップ３３ｂの押圧時に、第２突起電極３３２ｂからの荷重が加わる第１メッキ層３１６ａおよび第１基板電極３１５ａが、第１半導体チップ３３ａの第１チップ本体３３１ａにより支持される。これにより、第２半導体チップ３３ｂの第２突起電極３３２ｂを、第１メッキ層３１６ａおよび第１基板電極３１５ａに向けて強く押圧することができ、第２半導体チップ３３ｂをフレキシブル回路基板３１に強固に接合することができる。その結果、第２半導体チップ３３ｂのフレキシブル回路基板３１に対する電気的な接合の信頼性をより向上することができる。
【００６８】
フレキシブル回路基板３１では、第２貫通穴３１３ｂの底面および内周面を覆う第２メッキ層３１６ｂにより、第２基板電極３１５ｂと基板本体３１４との接合強度が向上されている。このため、第１半導体チップ３３ａの第１突起電極３３２ａを、第２メッキ層３１６ｂおよび第２基板電極３１５ｂに向けて強く押圧することができる。同様に、第１貫通穴３１３ａの底面および内周面を覆う第１メッキ層３１６ａにより、第１基板電極３１５ａと基板本体３１４との接合強度が向上されているため、第２半導体チップ３３ｂの第２突起電極３３２ｂを、第１メッキ層３１６ａおよび第１基板電極３１５ａに向けて強く押圧することができる。その結果、第１半導体チップ３３ａおよび第２半導体チップ３３ｂのフレキシブル回路基板３１に対する電気的な接合の信頼性をさらに向上することができる。
【００６９】
チップモジュール３０では、第２メッキ層３１６ｂの内側の略逆円錐台状の空間における第１突起電極３３２ａの最大径が、当該空間の底面の直径よりも大きくされる。このため、万一、第１突起電極３３２ａの高さが第２メッキ層３１６ｂの内側の空間の深さに対して不足し、第１突起電極３３２ａの先端部３３２２が第２メッキ層３１６ｂの底面に当接しない場合であっても、第１突起電極３３２ａの円柱部３３２１が第２貫通穴３１３ｂの内周面上において第２メッキ層３１６ｂに当接することにより、第１突起電極３３２ａを第２基板電極３１５ｂに確実に電気的に接続することができる。
【００７０】
同様に、第１メッキ層３１６ａの内側の略逆円錐台状の空間における第２突起電極３３２ｂの最大径が当該空間の底面の直径よりも大きくされることにより、第２突起電極３３２ｂを第１基板電極３１５ａに確実に電気的に接続することができる。その結果、第１半導体チップ３３ａおよび第２半導体チップ３３ｂのフレキシブル回路基板３１に対する電気的な接合の信頼性をより一層向上することができる。
【００７１】
また、チップモジュール３０では、フレキシブル回路基板３１の第２貫通穴３１３ｂと第１突起電極３３２ａとの間、および、第１貫通穴３１３ａと第２突起電極３３２ｂとの間に満たされた非導電性樹脂により、第１半導体チップ３３ａおよび第２半導体チップ３３ｂをフレキシブル回路基板３１に固定することができるとともに第１突起電極３３２ａおよび第２突起電極３３２ｂを第２基板電極３１５ｂおよび第１基板電極３１５ａにそれぞれ電気的に接合することができる。すなわち、非導電性樹脂を利用して第１半導体チップ３３ａおよび第２半導体チップ３３ｂをフレキシブル回路基板３１に容易に実装することができる。
【００７２】
チップモジュール３０の製造では、フレキシブル回路基板３１の第１主面３１１および第２主面３１２に第１半導体チップ３３ａおよび第２半導体チップ３３ｂを仮固定した後、第１半導体チップ３３ａおよび第２半導体チップ３３ｂをフレキシブル回路基板３１に向けて同時に押圧しつつ、第１半導体チップ３３ａとフレキシブル回路基板３１との間の非導電性樹脂、および、第２半導体チップ３３ｂとフレキシブル回路基板３１との間の非導電性樹脂を同時に熱硬化させる。
【００７３】
これにより、第１半導体チップ３３ａおよび第２半導体チップ３３ｂからフレキシブル回路基板３１に加えられる荷重、並びに、熱硬化時における非導電性樹脂の収縮力が、フレキシブル回路基板３１の第１主面３１１および第２主面３１２において均等に、かつ、フレキシブル回路基板３１に対して互いに反対方向に反りを発生させるよう作用するため、フレキシブル回路基板３１の変形を防止することができる。その結果、第１半導体チップ３３ａおよび第２半導体チップ３３ｂのフレキシブル回路基板３１に対する電気的な接合の信頼性をより向上することができる。また、フレキシブル回路基板３１の第１主面３１１および第２主面３１２における第１半導体チップ３３ａおよび第２半導体チップ３３ｂの実装を同時に行うことにより、チップモジュール３０の製造工程を簡素化することができる。
【００７４】
次に、本発明の第２の実施の形態に係るメモリカードについて説明する。図６は、第２の実施の形態に係るメモリカード１ａの構成を示す平面図である。図６に示すメモリカード１ａは、図１ないし図３．Ａに示すメモリカード１と同様の構成を備えており、以下の説明では、同一の構成に同符号を付す。また、メモリカード１ａのチップモジュール３０ａの製造方法は、第１の実施の形態と同様である。
【００７５】
図７は、図６に示すメモリカード１ａのチップモジュール３０ａにおいて、フレキシブル回路基板３１の第１主面３１１に実装される第１半導体チップ３３ａの平面図である。また、図８は、フレキシブル回路基板３１の第２主面３１２（図９参照）に実装される第２半導体チップ３３ｂの平面図であり、図９は、フレキシブル回路基板３１の一部を示す平面図である。図９では、フレキシブル回路基板３１上に実装される第１半導体チップ３３ａの外形を二点鎖線にて併せて描いている。
【００７６】
図７および図８に示すように、チップモジュール３０ａでは、第１半導体チップ３３ａの第１チップ本体３３１ａ、および、第２半導体チップ３３ｂの第２チップ本体３３１ｂがそれぞれ、平面視において正方形状とされる。第１チップ本体３３１ａおよび第２チップ本体３３１ｂは、第１の実施の形態と同様に、間にフレキシブル回路基板３１の基板本体３１４（図９参照）を挟んで対向し、平面視において全体が重なっている。
【００７７】
図７に示すように、第１半導体チップ３３ａは、図７中の上下方向（すなわち、図６中の上下方向であるメモリカード１ａの幅方向）に配列された３個の第１突起電極３３２ａにより構成される第１突起電極群を、第１チップ本体３３１ａの実装面３３１２において、左右方向（すなわち、メモリカード１ａの長手方向）の両側に備える。第１チップ本体３３１ａの実装面３３１２では、２つの第１突起電極群が、メモリカード１ａの幅方向に平行な実装面３３１２の中心線に対して線対称に配置されている。
【００７８】
また、図８に示すように、第２半導体チップ３３ｂは、図８中の左右方向（すなわち、図６中の左右方向であるメモリカード１ａの長手方向）に配列された３個の第２突起電極３３２ｂにより構成される第２突起電極群を、第２チップ本体３３１ｂの実装面３３１２において、上下方向（すなわち、メモリカード１ａの幅方向）の両側に備える。第２チップ本体３３１ｂの実装面３３１２では、２つの第２突起電極群が、メモリカード１ａの長手方向に平行な実装面３３１２の中心線に対して線対称に配置されている。第２半導体チップ３３ｂは、第１半導体チップ３３ａを上下反転させた上で、第１チップ本体３３１ａに垂直な軸を中心に９０°回転させた状態でフレキシブル回路基板３１に実装されているといえる。
【００７９】
図９に示すように、フレキシブル回路基板３１の基板本体３１４には、図９中の上下方向であるメモリカード１ａの幅方向）に配列されて複数の第１突起電極３３２ａ（図７参照）がそれぞれ挿入される第２貫通穴３１３ｂが形成される。また、基板本体３１４には、図９中の左右方向であるメモリカード１ａの長手方向であり、第２貫通穴３１３ｂの配列方向に垂直な方向に配列されて複数の第２突起電極３３２ｂ（図８参照）がそれぞれ挿入される第１貫通穴３１３ａが形成される。
【００８０】
また、フレキシブル回路基板３１は、基板本体３１４の第１主面３１１上において複数の第１貫通穴３１３ａの開口をそれぞれ覆う複数の第１基板電極３１５ａ、および、基板本体３１４の第２主面３１２上において複数の第２貫通穴３１３ｂの開口をそれぞれ覆う複数の第２基板電極３１５ｂを備える。複数の第１基板電極３１５ａは、第１貫通穴３１３ａ内に設けられる第１メッキ層３１６ａ（図３．Ｂ参照）を介して第２半導体チップ３３ｂの複数の第２突起電極３３２ｂとそれぞれ電気的に接続され、また、複数の第２基板電極３１５ｂは、第２貫通穴３１３ｂ内に設けられる第２メッキ層３１６ｂ（図３．Ｂ参照）を介して第１半導体チップ３３ａの複数の第１突起電極３３２ａとそれぞれ電気的に接続される。
【００８１】
チップモジュール３０ａでは、第１の実施の形態と同様に、第１半導体チップ３３ａの第１突起電極３３２ａ、および、第２半導体チップ３３ｂの第２突起電極３３２ｂがそれぞれ、フレキシブル回路基板３１に形成された第２貫通穴３１３ｂおよび第１貫通穴３１３ａに挿入されることにより、チップモジュール３０を薄型化することができる。その結果、メモリカード１ａを大型化することなくメモリカード１ａの大容量化を実現することができる。
【００８２】
また、チップモジュール３０ａの製造においても、第１の実施の形態と同様に、第１半導体チップ３３ａおよび第２半導体チップ３３ｂをフレキシブル回路基板３１に同時に実装することにより、フレキシブル回路基板３１の変形を防止して第１半導体チップ３３ａおよび第２半導体チップ３３ｂのフレキシブル回路基板３１に対する電気的な接合の信頼性をより向上することができるとともにチップモジュール３０ａの製造工程を簡素化することができる。
【００８３】
さらには、第１半導体チップ３３ａおよび第２半導体チップ３３ｂのフレキシブル回路基板３１に向けての押圧時に、第２基板電極３１５ｂおよび第１基板電極３１５ａをそれぞれ第１チップ本体３３１ａおよび第２チップ本体３３１ｂにより支持することにより、第１半導体チップ３３ａおよび第２半導体チップ３３ｂのフレキシブル回路基板３１に対する電気的な接合の信頼性をさらに向上することができる。
【００８４】
第２の実施の形態に係るチップモジュール３０ａでは、特に、第１突起電極３３２ａの配列方向と第２突起電極３３２ｂの配列方向とが９０°ずれるように第１半導体チップ３３ａおよび第２半導体チップ３３ｂがフレキシブル回路基板３１に実装されることにより、基板本体３１４において第１貫通穴３１３ａおよび第２貫通穴３１３ｂが互いに干渉する（例えば、両貫通穴を形成すべき位置が重なったり、両貫通穴を形成すべき位置が近接しすぎることにより基板本体３１４の強度が低下する）ことを防止することができる。これにより、フレキシブル回路基板３１上における第１半導体チップ３３ａおよび第２半導体チップ３３ｂの実装位置の自由度を向上することができる。その結果、上述のように、実装面３３１２に線対称に配置された複数の突起電極群を有する２つの半導体チップの全体を重ねてフレキシブル回路基板３１の両主面に実装することができ、平面視においてチップモジュール３０ａを小型化することができる。
【００８５】
また、チップモジュール３０ａでは、複数の第１突起電極３３２ａが、矩形状（本実施の形態では、正方形状）の第１チップ本体３３１ａの対向する２辺に沿って配列されており（すなわち、当該２辺の近傍にて当該２辺に略平行に配列されており）、複数の第２突起電極３３２ｂが、同じく矩形状（本実施の形態では、正方形状）の第２チップ本体３３１ｂの対向する２辺に沿って配列されているため、フレキシブル回路基板３１上における第１半導体チップ３３ａおよび第２半導体チップ３３ｂの実装位置の自由度をさらに向上することができる。
【００８６】
以上、本発明の実施の形態について説明してきたが、本発明は上記実施の形態に限定されるものではなく、様々な変更が可能である。
【００８７】
上記実施の形態に係るチップモジュールでは、第１半導体チップ３３ａおよび第２半導体チップ３３ｂのフレキシブル回路基板３１に対する実装は、必ずしもＮＣＦを利用して行われる必要はなく、例えば、非導電性樹脂ペースト、異方性導電性樹脂フィルムまたは異方性導電性樹脂ペーストを利用して行われてもよい。いずれの場合であっても、フレキシブル回路基板３１の第１貫通穴３１３ａと第２半導体チップ３３ｂの第２突起電極３３２ｂとの間の空間、および、フレキシブル回路基板３１の第２貫通穴３１３ｂと第１半導体チップ３３ａの第１突起電極３３２ａとの間の空間が樹脂にて満たされることにより、第１半導体チップ３３ａおよび第２半導体チップ３３ｂをフレキシブル回路基板３１に容易に実装することができる。また、第１半導体チップ３３ａおよび第２半導体チップ３３ｂの実装は、はんだ接合により行われてもよい。
【００８８】
フレキシブル回路基板３１では、必ずしも、第１貫通穴３１３ａおよび第２貫通穴３１３ｂの内部にメッキ層が形成される必要はなく、第１貫通穴３１３ａに挿入された第２半導体チップ３３ｂの第２突起電極３３２ｂが、第１基板電極３１５ａに直接接合されて電気的に接続されてもよい。また、第２貫通穴３１３ｂに挿入された第１突起電極３３２ａが、第２基板電極３１５ｂに直接接合されて電気的に接続されてもよい。
【００８９】
上記実施の形態に係るチップモジュールでは、フレキシブル回路基板３１の第１主面３１１および第２主面３１２にそれぞれ実装される半導体チップ３３の個数は２つには限定されず、３つ以上の半導体チップ３３がフレキシブル回路基板３１の第１主面３１１および第２主面３１２にそれぞれ実装されてもよい。また、チップモジュールを備えるメモリカードが、上記実施の形態に係るメモリカードよりもさらに小型である場合（例えば、ｍｉｎｉＳＤメモリカードやｍｉｃｒｏＳＤメモリカードである場合）、フレキシブル回路基板３１の第１主面３１１および第２主面３１２にそれぞれ１つの半導体チップ３３のみが実装されてもよい。
【００９０】
チップモジュールの製造では、図４中のステップＳ１１において、第１基板電極３１５ａおよび第２基板電極３１５ｂとなる金属層が第１主面３１１および第２主面３１２の全面に形成された基板本体３１４に対してレーザ加工を行うことにより第１貫通穴３１３ａおよび第２貫通穴３１３ｂを形成した後に、金属層に対してエッチングを行うことにより第１基板電極３１５ａおよび第２基板電極３１５ｂが形成されてもよい。また、基板本体３１４の第１主面３１１および第２主面３１２に形成された金属層に対するエッチングにより、第１貫通穴３１３ａおよび第２貫通穴３１３ｂの開口周囲の第１メッキ層３１６ａおよび第２メッキ層３１６ｂに対応する部位が形成されてもよい。
【００９１】
チップモジュールでは、第１半導体チップ３３ａおよび第２半導体チップ３３ｂは、必ずしも、フレキシブル回路基板３１に対して同時に実装されなくてもよい。例えば、第１半導体チップ３３ａがフレキシブル回路基板３１の第１主面３１１に実装された後に、第２半導体チップ３３ｂがフレキシブル回路基板３１の第２主面３１２に実装されてもよい。この場合、第１半導体チップ３３ａの実装時には、フレキシブル回路基板３１が載置されるステージ等により、第２基板電極３１５ｂが基板本体３１４とは反対側から支持される。このため、第２貫通穴３１３ｂが第２半導体チップ３３ｂと重ならない位置に形成されている場合（すなわち、第１半導体チップ３３ａの第１突起電極３３２ａが第２半導体チップ３３ｂからずれた位置に配置される場合）であっても、第１半導体チップ３３ａの第１突起電極３３２ａを第２貫通穴３１３ｂを介して第２メッキ層３１６ｂまたは第２基板電極３１５ｂに強固に接合することができる。すなわち、チップモジュールでは、第１半導体チップ３３ａと第２半導体チップ３３ｂとは、平面視において必ずしも全体が重なる必要はない。
【００９２】
一方、第２半導体チップ３３ｂの実装時には、第１基板電極３１５ａではなく第１半導体チップ３３ａがステージ等により支持されるため、第２半導体チップ３３ｂの第２突起電極３３２ｂは、第１半導体チップ３３ａの第１チップ本体３３１ａと重なる位置にて、第１貫通穴３１３ａを介して第１メッキ層３１６ａまたは第１基板電極３１５ａに接合されることが好ましい。これにより、第２半導体チップ３３ｂの押圧時に、第１基板電極３１５ａが熱硬化した非導電性樹脂層３４を介して第１チップ本体３３１ａにより支持され、第２半導体チップ３３ｂを第１メッキ層３１６ａまたは第１基板電極３１５ａに強固に接合することができる。
【００９３】
上記実施の形態に係るチップモジュールでは、フレキシブル回路基板３１に実装される半導体チップ３３は、必ずしもメモリデバイスである必要はなく、メモリデバイスを制御するコントロールデバイスであってもよく、メモリ・コントローラ兼用デバイスであってもよい。なお、半導体チップは、半導体を利用したチップであれば、全体が半導体のチップでなくともよい。
【００９４】
チップモジュールでは、上述のように、半導体チップ３３の実装時における回路基板の変形を抑制することができる。したがって、上記チップモジュールの構造は、薄くて変形が生じやすいフレキシブル回路基板を利用したチップモジュールに特に適しているが、フレキシブル回路基板以外の他の回路基板（例えば、ガラスエポキシ等により形成されたリジッド基板）に半導体チップ３３が実装されるチップモジュールに適用されてもよい。
【００９５】
上記実施の形態に係るメモリカードは、ＳＤカード以外の他のカード型記録媒体として利用されてもよい。また、チップモジュールは、メモリカード以外の他の電子製品に利用されてもよく、この場合、マイクロプロセッサ等の他の半導体チップがフレキシブル回路基板３１上に実装されてよい。
【産業上の利用可能性】
【００９６】
本発明は、回路基板に半導体チップが実装されたチップモジュール、および、当該チップモジュールを備えるメモリカードに利用可能である。
【図面の簡単な説明】
【００９７】
【図１】第１の実施の形態に係るメモリカードの平面図
【図２】メモリカードの縦断面図
【図３．Ａ】ベース基板および積層モジュールを拡大して示す縦断面図
【図３．Ｂ】チップモジュールの一部を拡大して示す縦断面図
【図４】チップモジュールの製造の流れを示す図
【図５】比較例のチップモジュールの一部を拡大して示す縦断面図
【図６】第２の実施の形態に係るメモリカードの平面図
【図７】第１半導体チップの平面図
【図８】第２半導体チップの平面図
【図９】フレキシブル回路基板の一部を示す平面図
【符号の説明】
【００９８】
１，１ａ    メモリカード
２    ベース基板
５    カバー部
３０，３０ａ    チップモジュール
３１    フレキシブル回路基板
３３    半導体チップ
３３ａ    第１半導体チップ
３３ｂ    第２半導体チップ
３４    非導電性樹脂層
３１１    第１主面
３１２    第２主面
３１３ａ    第１貫通穴
３１３ｂ    第２貫通穴
３１４    基板本体
３１５ａ    第１基板電極
３１５ｂ    第２基板電極
３１６ａ    第１メッキ層
３１６ｂ    第２メッキ層
３３１ａ    第１チップ本体
３３１ｂ    第２チップ本体
３３２ａ    第１突起電極
３３２ｂ    第２突起電極
Ｓ１１〜Ｓ１６    ステップ
【図１】
2008270382.tif 000003
【図２】
2008270382.tif 000004
【図３．Ａ】
2008270382.tif 000005
【図３．Ｂ】
2008270382.tif 000006
【図４】
2008270382.tif 000007
【図５】
2008270382.tif 000008
【図６】
2008270382.tif 000009
【図７】
2008270382.tif 000010
【図８】
2008270382.tif 000011
【図９】
2008270382.tif 000012