(57)【要約】【課題】低コストで、処理速度を向上させることができ、高画質な画像を表示するための画像データを生成できる画像処理コントローラ等を提供する。【解決手段】画像処理コントローラ１０は、第１又は第２の画像データの一方の行が入力された場合に、他方の行を出力していないときには、入力された行を出力し、一方の行が入力された場合に、他方の行を出力しているときには、入力された行をバッファリングするとともに、他方の行の出力の終了後に、バッファリングされている一方の行を出力する画像取り込み部１００と、画像取り込み部１００から出力された第１及び第２の画像データ、又は画像取り込み部１００から出力された第１及び第２の画像データが合成された合成画像データが格納されるフレームメモリ１３０とを含む。【選択図】図５
2008270937.tif 000002
【特許請求の範囲】
【請求項１】
電気光学装置を駆動する駆動装置に対し、第１及び第２の画像データが合成された合成
画像データを供給するための画像処理コントローラであって、
前記第１又は第２の画像データの一方の行が入力された場合に、前記第１又は第２の画
像データの他方の行を出力していないときには、入力された前記第１又は第２の画像デー
タの一方の行を出力し、前記第１又は第２の画像データの一方の行が入力された場合に、
前記第１又は第２の画像データの他方の行を出力しているときには、入力された前記第１
又は第２の画像データの一方の行を一時蓄積するとともに、前記第１又は第２の画像デー
タの他方の行の出力の終了後に、一時蓄積されている前記第１又は第２の画像データの一
方の行を出力する画像取り込み部と、
前記画像取り込み部から出力された前記第１及び第２の画像データ、又は前記画像取り
込み部から出力された前記第１及び第２の画像データが合成された１フレーム分の合成画
像データが格納されるフレームメモリとを含み、
前記フレームメモリに格納された前記第１及び第２の画像データが合成された合成画像
データ、又は前記フレームメモリに格納された合成画像データを前記駆動装置に供給する
ことを特徴とする画像処理コントローラ。
【請求項２】
請求項１において、
前記画像取り込み部が、
入力された前記第１又は第２の画像データの一方の行の一時蓄積と、一時蓄積されてい
る前記第１又は第２の画像データの一方の行の出力とを並行して行うことを特徴とする画
像処理コントローラ。
【請求項３】
請求項１又は２において、
前記画像取り込み部が、
前記第１の画像データの垂直同期信号及び水平同期信号と前記第２の画像データの垂直
同期信号及び水平同期信号とに基づいて、前記第１及び第２の画像データの行のいずれを
出力するかを決定することを特徴とする画像処理コントローラ。
【請求項４】
請求項１乃至３のいずれかにおいて、
前記第１及び第２の画像データの少なくとも一方のシェーディング処理、又はその周囲
の画素データにより補間される欠陥画素の補間処理を行う画像補正部を含み、
前記画像補正部が、
前記第１又は第２の画像データに対して前記シェーディング処理又は前記補間処理を行
い、
前記フレームメモリには、前記シェーディング処理又は前記補間処理後の前記第１及び
第２の画像データ、又は前記シェーディング処理又は前記補間処理後の第１及び第２の画
像データが合成された前記合成画像データが格納されることを特徴とする画像処理コント
ローラ。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記第１及び第２の画像データ、又は前記合成画像データの画像サイズを縮小する画像
縮小処理を行う画像縮小部を含み、
前記フレームメモリには、前記画像縮小処理後の前記第１及び第２の画像データ、又は
前記画像縮小処理後の前記合成画像データが格納されることを特徴とする画像処理コント
ローラ。
【請求項６】
請求項１乃至５のいずれかにおいて、
前記第１の画像データが、右目用画像データ及び左目用画像データの一方であり、
前記第２の画像データが、右目用画像データ及び左目用画像データの他方であり、
前記合成画像データが、立体表示用画像データであることを特徴とする画像処理コント
ローラ。
【請求項７】
表示パネルと、
請求項１乃至６のいずれか記載の画像処理コントローラと、
前記画像処理コントローラによって供給される画像データに基づいて前記表示パネルを
駆動する表示ドライバとを含むことを特徴とする電子機器。
【請求項８】
電気光学装置を駆動する駆動装置に対し、第１及び第２の画像データが合成された合成
画像データを供給するための画像処理方法であって、
前記第１又は第２の画像データの一方の行が入力された場合に、前記第１又は第２の画
像データの他方の行を出力していないときには、入力された前記第１又は第２の画像デー
タの一方の行を出力し、前記第１又は第２の画像データの一方の行が入力された場合に、
前記第１又は第２の画像データの他方の行を出力しているときには、入力された前記第１
又は第２の画像データの一方の行を一時蓄積するとともに、前記第１又は第２の画像デー
タの他方の行の出力の終了後に、一時蓄積されている前記第１又は第２の画像データの一
方の行を出力し、
出力された１フレーム分の前記第１及び第２の画像データ、又は出力された前記第１及
び第２の画像データが合成された１フレーム分の合成画像データをフレームメモリに格納
し、
前記フレームメモリに格納された前記第１及び第２の画像データが合成された合成画像
データ、又は前記フレームメモリに格納された合成画像データを前記駆動装置に供給する
ことを特徴とする画像処理方法。
【請求項９】
請求項８において、
入力された前記第１又は第２の画像データの一方の行の一時蓄積と、一時蓄積されてい
る前記第１又は第２の画像データの一方の行の出力とを並行して行うことを特徴とする画
像処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理コントローラ、電子機器及び画像処理方法に関する。
【背景技術】
【０００２】
近年、携帯電話機等の携帯型の電子機器に搭載される液晶表示（Liquid Crystal Displ
ay：ＬＣＤ）パネル（広義には表示パネル。更に広義には電気光学装置）の高画質化が進
み、種々のコンテンツ画像やカメラ等で撮像した画像を表示できるようになっている。そ
して、より一層趣向を凝らすことでユーザの要求を満足させるために、ＬＣＤパネルに立
体画像を表示させることも可能になっている。
【０００３】
このような立体画像表示を行うための画像データは、例えば特許文献１に記載された技
術により生成される。特許文献１には、それぞれ右目用及び左目用に設けられた２つのカ
メラで撮像した画像を、各カメラに対応して設けられたフレームメモリにそれぞれ直接的
に格納し、選択回路で切り替えながら左右の画像データをインターリーブして合成処理を
行う技術が開示されている。
【特許文献１】特開平８−７１２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、２つのカメラのそれぞれに対してフレームメモリを設けると、コスト高
を招く上に携帯型の電子機器への搭載には不向きである。
また、２つのカメラの各カメラが非同期で画像データを入力してくる場合、一方の画像
データの行間の時間が無駄となることがある。さらに、両者の画像データの画像の時間的
なずれが原因で立体画像に違和感を生じて画質が低下することがある。これは、立体画像
に限らず、複数の画像をつなぎ合わせて１つの画像を生成する場合も同様である。
【０００５】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするとこ
ろは、低コストで、処理速度を向上させることができ、高画質な画像を表示するための画
像データを生成できる画像処理コントローラ、電子機器及び画像処理方法を提供すること
にある。
【課題を解決するための手段】
【０００６】
上記課題を解決するために本発明は、
電気光学装置を駆動する駆動装置に対し、第１及び第２の画像データが合成された合成
画像データを供給するための画像処理コントローラであって、
前記第１又は第２の画像データの一方の行が入力された場合に、前記第１又は第２の画
像データの他方の行を出力していないときには、入力された前記第１又は第２の画像デー
タの一方の行を出力し、前記第１又は第２の画像データの一方の行が入力された場合に、
前記第１又は第２の画像データの他方の行を出力しているときには、入力された前記第１
又は第２の画像データの一方の行を一時蓄積するとともに、前記第１又は第２の画像デー
タの他方の行の出力の終了後に、一時蓄積されている前記第１又は第２の画像データの一
方の行を出力する画像取り込み部と、
前記画像取り込み部から出力された前記第１及び第２の画像データ、又は前記画像取り
込み部から出力された前記第１及び第２の画像データが合成された１フレーム分の合成画
像データが格納されるフレームメモリとを含み、
前記フレームメモリに格納された前記第１及び第２の画像データが合成された合成画像
データ、又は前記フレームメモリに格納された合成画像データを前記駆動装置に供給する
画像処理コントローラに関係する。
【０００７】
本発明によれば、第１及び第２の画像データを用いて生成した合成画像データを駆動装
置に供給する場合に、第１及び第２の画像データに対してフレームメモリを共通化できる
ようになる。これにより、画像処理コントローラの低コスト化を実現できるようになる。
また、第１又は第２の画像データの一方の行間の時間を第１又は第２の画像データの他方
の行の取り込みに有効に利用することができるようになる。これにより、処理速度を向上
させることができる。さらに、第１及び第２の画像データの時間差により合成画像データ
により表示される画像の違和感を大幅に低減し、合成画像の画質を向上させることができ
るようになる。
【０００８】
また本発明に係る画像処理コントローラでは、
前記画像取り込み部が、
入力された前記第１又は第２の画像データの一方の行の一時蓄積と、一時蓄積されてい
る前記第１又は第２の画像データの一方の行の出力とを並行して行うことができる。
【０００９】
本発明によれば、入力された第１又は第２の画像データの一方の行の一時蓄積と、一時
蓄積されている第１又は第２の画像データの一方の行の出力とを並行して行うようにした
ので、入力された第１又は第２の画像データの一方の行の一時蓄積が完了することを待つ
ことなく、一時蓄積されている第１又は第２の画像データの一方の行の出力を開始するこ
とができる。従って、処理速度を大幅に向上させることができるようになる。
【００１０】
また本発明に係る画像処理コントローラでは、
前記画像取り込み部が、
前記第１の画像データの垂直同期信号及び水平同期信号と前記第２の画像データの垂直
同期信号及び水平同期信号とに基づいて、前記第１及び第２の画像データの行のいずれを
出力するかを決定することができる。
【００１１】
本発明によれば、簡素な構成で、第１及び第２の画像データを用いて、低コストで高画
質の合成画像データを生成できるようになる。
【００１２】
また本発明に係る画像処理コントローラでは、
前記第１及び第２の画像データの少なくとも一方のシェーディング処理、又はその周囲
の画素データにより補間される欠陥画素の補間処理を行う画像補正部を含み、
前記画像補正部が、
前記第１又は第２の画像データに対して前記シェーディング処理又は前記補間処理を行
い、
前記フレームメモリには、前記シェーディング処理又は前記補間処理後の前記第１及び
第２の画像データ、又は前記シェーディング処理又は前記補間処理後の第１及び第２の画
像データが合成された前記合成画像データが格納されてもよい。
【００１３】
本発明によれば、第１及び第２の画像データに対して画像補正部を共通化でき、画像処
理コントローラの低コスト化に寄与できるようになる。更に、高画質を維持しながら、シ
ェーディング補正処理後又は補間処理後の合成画像データを生成できる。
【００１４】
また本発明に係る画像処理コントローラでは、
前記第１及び第２の画像データ、又は前記合成画像データの画像サイズを縮小する画像
縮小処理を行う画像縮小部を含み、
前記フレームメモリには、前記画像縮小処理後の前記第１及び第２の画像データ、又は
前記画像縮小処理後の前記合成画像データが格納されてもよい。
【００１５】
本発明によれば、第１及び第２の画像データに対して画像縮小部を共通化でき、画像処
理コントローラの低コスト化に寄与できるようになる。更にフレームメモリの容量を小さ
くできるようになる。
【００１６】
また本発明に係る画像処理コントローラでは、
前記第１の画像データが、右目用画像データ及び左目用画像データの一方であり、
前記第２の画像データが、右目用画像データ及び左目用画像データの他方であり、
前記合成画像データが、立体表示用画像データであってもよい。
【００１７】
本発明によれば、低コストで、高画質な立体表示用の画像を表示するための画像データ
を生成できる画像処理コントローラを提供できる。
【００１８】
また本発明は、
表示パネルと、
上記のいずれか記載の画像処理コントローラと、
前記画像処理コントローラによって供給される画像データに基づいて前記表示パネルを
駆動する表示ドライバとを含む電子機器に関係する。
【００１９】
本発明によれば、低コストで、高画質な立体表示用の画像を表示するための画像データ
を生成できる画像処理コントローラを含む電子機器を提供できる。
【００２０】
また本発明は、
電気光学装置を駆動する駆動装置に対し、第１及び第２の画像データが合成された合成
画像データを供給するための画像処理方法であって、
前記第１又は第２の画像データの一方の行が入力された場合に、前記第１又は第２の画
像データの他方の行を出力していないときには、入力された前記第１又は第２の画像デー
タの一方の行を出力し、前記第１又は第２の画像データの一方の行が入力された場合に、
前記第１又は第２の画像データの他方の行を出力しているときには、入力された前記第１
又は第２の画像データの一方の行を一時蓄積するとともに、前記第１又は第２の画像デー
タの他方の行の出力の終了後に、一時蓄積されている前記第１又は第２の画像データの一
方の行を出力し、
出力された１フレーム分の前記第１及び第２の画像データ、又は出力された前記第１及
び第２の画像データが合成された１フレーム分の合成画像データをフレームメモリに格納
し、
前記フレームメモリに格納された前記第１及び第２の画像データが合成された合成画像
データ、又は前記フレームメモリに格納された合成画像データを前記駆動装置に供給する
画像処理方法に関係する。
【００２１】
また本発明に係る画像処理方法では、
入力された前記第１又は第２の画像データの一方の行の一時蓄積と、一時蓄積されてい
る前記第１又は第２の画像データの他方の行の出力とを並行して行うことができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明す
る実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではな
い。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。
【００２３】
１．  画像処理コントローラ
図１に、本実施形態の画像処理コントローラが適用されたシステムの構成例の図を示す
。本実施形態の画像処理コントローラ１０は、表示パネル（電気光学装置）２０を駆動す
る表示ドライバ（駆動装置）３０に対して画像データを供給する。表示パネル２０は、複
数のデータ線と複数の走査線とを各画素が各データ線及び各走査線により特定される複数
の画素とを有し、立体画像を表示できるようになっている。表示ドライバ３０は、表示パ
ネル２０の複数のデータ線を画像データに基づいて駆動するデータドライバの機能と、表
示パネル２０の複数の走査線を走査する走査ドライバの機能とを有する。
【００２４】
画像処理コントローラ１０には、例えば右目用画像データとして第１のカメラモジュー
ル４０から第１のカメラデータが入力される。また画像処理コントローラ１０には、例え
ば左目用画像データとして第２のカメラモジュール５０から第２のカメラデータが入力さ
れる。第１及び第２のカメラデータは、互いに非同期のタイミングで画像処理コントロー
ラ１０に入力される。画像処理コントローラ１０は、第１及び第２の画像データを合成し
た合成画像データを生成し、該合成画像データを立体表示用画像データとして表示ドライ
バ３０に供給する。従って、第１及び第２のカメラモジュール４０、５０は、表示パネル
２０の画面を見る観察者の両目の視差を考慮して設けられる。
【００２５】
画像処理コントローラ１０は、ホスト６０によって制御される。ホスト６０は、ＣＰＵ
（Central Processing Unit）及びメモリを含み、該メモリに格納されたプログラムに従
ってＣＰＵが処理を実行することで、画像処理コントローラ１０の制御を行う。画像処理
コントローラ１０は、図示しない制御レジスタを有し、ホスト６０により設定された制御
レジスタの設定データに基づいて制御信号が生成され、該制御信号に基づいて動作するよ
うになっている。
【００２６】
図２に、第１のカメラモジュール４０の構成例のブロック図を示す。本実施形態では、
第１のカメラモジュール４０の構成及び動作は、第２のカメラモジュール５０の構成及び
動作と同じであるものとするが、これに限定されるものではない。
【００２７】
第１のカメラモジュール４０は、レンズ４２を含み、レンズ４２を通して撮像された画
像の画像データを生成する。より具体的には、第１のカメラモジュール４０は、更に撮像
素子４４、アナログデジタル（Analog to Digital：Ａ／Ｄ）変換器４６及びタイミング
発生回路４８を含む。撮像素子４４は、レンズ４２を通して入射された光量に応じた電荷
を生成して蓄積し、この電荷量に対応したアナログ信号を、タイミング発生回路４８から
のタイミング信号に同期してＡ／Ｄ変換器４６に出力する。Ａ／Ｄ変換器４６は、該アナ
ログ信号をデジタル信号に変換し、画像処理コントローラ１０に対して画像データＧＤ１
として出力する。第１のカメラモジュール４０は、Ａ／Ｄ変換器４６からの画像データを
、タイミング発生回路４８で発生させたタイミング信号（ドットクロックＤＣＫ１、水平
同期信号ＨＳＹＮＣ１、垂直同期信号ＶＳＹＮＣ１）に同期させて順次出力する。即ち、
レンズ４２を通して撮像された画像の画像データが、撮像素子４４で検出された光量に応
じたデジタルデータとして順次出力される。このような第１のカメラモジュール４０の機
能は、ＣＣＤ（Charge Coupled Device）センサモジュール又はＣＭＯＳ（Complementary
Metal Oxide Semiconductor）センサモジュールにより実現できる。
【００２８】
図３に、図２のタイミング発生回路４８によって生成されるタイミング信号と画素デー
タとの関係を示す。
【００２９】
タイミング発生回路４８は、タイミング信号として垂直同期信号ＶＳＹＮＣ１、水平同
期信号ＨＳＹＮＣ１及びドットクロック（ピクセルクロック）ＤＣＫ１を生成する。垂直
同期信号ＶＳＹＮＣ１は、１垂直走査期間を規定する信号であり、撮像素子４４で取り込
まれた画像の先頭を示すパルスを有する。水平同期信号ＨＳＹＮＣ１は、１水平走査期間
を規定する信号であり、撮像素子４４で取り込まれた画像の水平走査方向の１ラインの先
頭を示すパルスを有する。Ａ／Ｄ変換器４６は、ドットクロックＤＣＫ１に同期して各画
素の画像データＧＤ１を出力する。
【００３０】
このように第１のカメラモジュール４０は、画像処理コントローラ１０の動作とは非同
期で画像データを出力する。そのため、第１のカメラモジュール４０は、同様に非同期で
画像データを出力する第２のカメラモジュール５０と非同期で画像データを画像処理コン
トローラ１０に供給することになる。
【００３１】
ここで、本実施形態における合成画像データに基づいて生成される立体画像による立体
視の原理の一例について説明する。なお、本実施形態では、視差バリア（parallax barri
er）方式を採用するものとして説明するが、これに限定されるものではなく、例えばレン
ティキュラ方式により立体視を実現してもよい。
【００３２】
図４に、視差バリア方式の原理の説明図を示す。
【００３３】
視差バリア方式では、例えば水平方向である方向ＤＩＲ１に観察者の左目と右目が並ぶ
場合に、表示パネル２０には、短冊状に右目用画像Ｒと左目用画像Ｌとが交互に並ぶよう
に画像が表示される。右目用画像Ｒ及び左目用画像Ｌは、それぞれ例えば水平方向に１画
素分の幅で該水平方向と直交する垂直方向である方向ＤＩＲ２に延びる。
【００３４】
表示パネル２０の表示画像と観察者の間には、縦格子状の隙間（垂直方向の隙間）を有
する視差バリアが設けられている。表示パネル２０は、視差バリアを含むことができる。
また表示パネル２０は、例えば電気的又は機械的に、視差バリアを設けたり視差バリアを
設けなかったりする手段を含んでもよい。
【００３５】
右目用画像Ｒは観察者の右目のみが見るべき画像であり、左目用画像Ｌは観察者の左目
のみが見るべき画像である。従って、右目用画像Ｒを右目が見て、左目用画像Ｌを左目が
見ることとなり、両画像の視差に起因して奥行きを感じ、立体画像として認識される。
【００３６】
本実施形態における画像処理コントローラ１０は、図４に示すように短冊状に右目用画
像Ｒと左目用画像Ｌとが交互に並ぶ画像を生成するための合成画像データを生成し、該合
成画像データを表示ドライバ３０に供給する。
【００３７】
図５に、図１の画像処理コントローラ１０の構成例のブロック図を示す。なお図５にお
いて、図１と同一部分には同一符号を付し適宜説明を省略する。
【００３８】
画像処理コントローラ１０は、画像取り込み部１００と、フレームメモリ１３０とを含
む。画像取り込み部１００には、第１のカメラモジュール４０から右目用画像データ（第
１のカメラデータ）が入力されると共に、該右目用画像データとは非同期のタイミングで
第２のカメラモジュール５０から左目用画像データ（第２のカメラデータ）が入力される
。そして画像取り込み部１００は、右目用画像データ及び左目用画像データのいずれかを
出力する。なお、後で詳細に説明するように、画像取り込み部１００は、右目用画像デー
タ及び左目用画像データを行（ライン）単位で出力する。
【００３９】
フレームメモリ１３０には、画像取り込み部１００から出力された少なくとも１フレー
ム分の右目用画像データ及び少なくとも１フレーム分の左目用画像データが格納される。
例えば図６（Ａ）に示すように、フレームメモリ１３０の記憶領域には、右目用画像デー
タ記憶領域ＲＡ及び左目用画像データ記憶領域ＬＡがそれぞれ個別に割り当てられる。そ
して、第１のカメラモジュール４０から入力された右目用画像データが、フレームメモリ
１３０の右目用画像データ記憶領域ＲＡに格納される。また第２のカメラモジュール５０
から入力された左目用画像データが、フレームメモリ１３０の左目用画像データ記憶領域
ＬＡに格納される。そして画像処理コントローラ１０は、フレームメモリ１３０に格納さ
れた右目用画像データ及び左目用画像データが合成された合成画像データを表示ドライバ
に出力する。
【００４０】
そのため画像処理コントローラ１０は、更に、合成処理部１４０、ドライバインタフェ
ース（InterFace：Ｉ／Ｆ）（広義には画像データ出力インタフェース）１５０を含むこ
とができる。合成処理部１４０は、右目用画像データ及び左目用画像データから合成画像
データを生成する。より具体的には、合成処理部１４０は、フレームメモリ１３０の右目
用画像データ記憶領域ＲＡから右目用画像データを読み出し、フレームメモリ１３０の左
目用画像データ記憶領域ＬＡから左目用画像データを読み出し、右目用画像データ及び左
目用画像データを合成して合成画像データを生成する。
【００４１】
ドライバＩ／Ｆ１５０は、フレームメモリ１３０から読み出された右目用画像データ及
び左目用画像データに基づいて生成された合成画像データを表示ドライバ３０に出力する
処理を行う。ドライバＩ／Ｆ１５０は、画像データのインタフェース処理（表示ドライバ
との間の送信処理や、信号のバッファリング）を行い、インタフェース処理後の画像デー
タを表示ドライバに出力する。ドライバＩ／Ｆ１５０は、所与の読み出し周期でフレーム
メモリ１３０に格納された画像データの読み出し制御を行うことができる。
【００４２】
また画像処理コントローラ１０は、更に第１のカメラＩ／Ｆ（広義には第１の画像デー
タ入力インタフェース）１６０、第２のカメラＩ／Ｆ（広義には第２の画像データ入力イ
ンタフェース）１７０を含むことができる。第１のカメラＩ／Ｆ１６０は、第１のカメラ
モジュール４０のレンズを通して取り込まれた撮像素子の有効画素領域内の画像データが
入力される。第１のカメラＩ／Ｆ１６０は、該画像データのインタフェース処理（カメラ
モジュールとの間の受信処理や、信号のバッファリング）を行い、インタフェース処理後
の画像データを右目用画像データとして画像取り込み部１００に出力する。第２のカメラ
Ｉ／Ｆ１７０は、第２のカメラモジュール５０のレンズを通して取り込まれた撮像素子の
有効画素領域内の画像データが入力される。第２のカメラＩ／Ｆ１７０は、該画像データ
のインタフェース処理（カメラモジュールとの間の受信処理や、信号のバッファリング）
を行い、インタフェース処理後の画像データを左目用画像データとして画像取り込み部１
００に出力する。
【００４３】
また図５に示すように画像処理コントローラ１０は、画像縮小部１９０を含むことがで
きる。画像縮小部１９０は、例えば画像取り込み部１００とフレームメモリ１３０との間
に設けられ、画像取り込み部１００から出力される右目用画像データ及び左目用画像デー
タの画像サイズを縮小させる画像縮小処理を行うことができる。そしてフレームメモリ１
３０には、画像縮小処理後の右目用画像データ及び左目用画像データが格納される。この
ように画像縮小部１９０を設けることで、フレームメモリ１３０に格納される右目用画像
データ及び左目用画像データのデータサイズを小さくできるので、フレームメモリ１３０
の小容量化が可能となる。
【００４４】
更に画像処理コントローラ１０は、ホスト６０によりアクセスされる制御レジスタ１８
０を有し、制御レジスタ１８０の設定値に応じて生成される制御信号に基づき制御される
。
【００４５】
このような画像処理コントローラ１０において、合成処理部１４０は、フレームメモリ
１３０に入力される右目用画像データ及び左目用画像データから合成画像データを生成し
、該合成画像データをフレームメモリ１３０に書き込むようにしてもよい。この場合、ド
ライバＩ／Ｆ１５０は、フレームメモリ１３０から読み出された合成画像データを表示ド
ライバ３０に供給する。
【００４６】
図７（Ａ）、図７（Ｂ）に本実施形態における合成画像データの説明図を示す。
【００４７】
図７（Ａ）では、１フレーム分の合成画像データに基づいて表示パネル２０に表示され
た画像を模式的に示している。図７（Ａ）では、画像の座標（０，０）を基準に画像の水
平方向に右目用画像の画素（座標（１，０））、左目用画像の画素（座標（２，０））、
右目用画像の画素（座標（３，０））、・・が並ぶ。各画素は、Ｒ成分、Ｇ成分、Ｂ成分
からなる。そして、次の走査ラインも同様に、画像の座標（０，１）を基準に水平方向に
右目用画像の画素（座標（１，１））、左目用画像の画素（座標（２，１））、右目用画
像の画素（座標（３，１））、・・が並ぶ。
【００４８】
合成処理部１４０は、図７（Ａ）に示すように右目用画像データ及び左目用画像データ
を順次読み出すことで図７（Ｂ）に示すように１画素単位で短冊状に右目用画像及び左目
用画像が配置される合成画像を表示するための合成画像データを生成する。
【００４９】
なおフレームメモリ１３０には、右目用画像データ及び左目用画像データが合成された
少なくとも１フレーム分の合成画像データが格納されてもよい。この場合、例えば図６（
Ｂ）に示すように、フレームメモリ１３０の記憶領域には、合成画像データ記憶領域ＣＡ
が割り当てられる。そして、第１のカメラモジュール４０から入力された右目用画像デー
タ、第２のカメラモジュール５０から入力された左目用画像データが、合成処理部１４０
によって図７（Ａ）に示すように合成されて、合成画像データとしてフレームメモリ１３
０の合成画像データ記憶領域ＣＡに格納される。そして画像処理コントローラ１０は、フ
レームメモリ１３０に格納された合成画像データを表示ドライバに出力する。
【００５０】
なお画像縮小部１９０を含む場合には、画像縮小部１９０は、合成処理部１４０によっ
て合成された合成画像データの画像サイズを縮小する画像縮小処理を行う。そしてフレー
ムメモリ１３０には、画像縮小処理後の合成画像データが格納される。このように画像縮
小部１９０を設けることで、フレームメモリ１３０に格納される合成画像データのデータ
サイズを小さくできるので、フレームメモリ１３０の容量を小さくできる。
【００５１】
合成画像データのフォーマットは表示パネル２０の立体視の実現方式に応じて決められ
るため、合成画像データを他の電子機器に送信した場合に立体視を実現できない場合があ
る。従って、図６（Ａ）の場合、右目用画像データ又は左目用画像データのいずれかを他
の電子機器に送信すれば、汎用的に画像データを送信できる。これに対して図６（Ｂ）の
場合、フレームメモリ１３０から単純に合成画像データを読み出せばよいため、フレーム
メモリ１３０の容量削減の効果と共に、周期的に読み出し制御が行われる表示パネル２０
の表示制御を簡素化できる効果が得られる。
【００５２】
２．  画像処理コントローラの詳細な構成例
次に、図５の画像処理コントローラ１０の要部の構成例について説明する。
【００５３】
２．１  画像取り込み部
図８に、図５の画像取り込み部１００の構成例のブロック図を示す。画像取り込み部１
００は、第１の画像セレクタ１０１、ラインバッファ１０２、第２の画像セレクタ１０３
、画像取り込み制御部１１０を含む。第１の画像セレクタ１０１は、画像取り込み制御部
１１０からの第１の画像セレクタ制御信号に基づいて、第１のカメラモジュール４０から
の右目用画像データＧＤ１、第２のカメラモジュール５０からの左目用画像データＧＤ２
のいずれかを選択してラインバッファ１０２に出力する。
【００５４】
ラインバッファ１０２は、ＦＩＦＯ（first-in first-out）バッファであり、画像取り
込み制御部１１０からのラインバッファライト信号に基づいて、第１の画像セレクタ１０
１から出力される右目用画像データＧＤ１、左目用画像データＧＤ２のいずれかの画像デ
ータの行（ライン）をバッファリングする。また、ラインバッファ１０２は、画像取り込
み制御部１１０からのラインバッファリード信号に基づいて、バッファリングしている画
像データの行を第２の画像セレクタ１０３に出力する。ラインバッファ１０２は、第１の
画像セレクタ１０１から出力される右目用画像データＧＤ１又は左目用画像データＧＤ２
の行のバッファリングと、バッファリングしている行の第２の画像セレクタ１０３への出
力とを、同時に行うことができる。すなわち、ラインバッファ１０２は、右目用画像デー
タＧＤ１又は左目用画像データＧＤ２の行のバッファリングを行いながら、それと並行し
て、バッファリングした行の第２の画像セレクタ１０３への出力を行うことができる。
【００５５】
第２の画像セレクタ１０３は、画像取り込み制御部１１０からの第２の画像セレクタ制
御信号に基づいて、第１のカメラモジュール４０からの右目用画像データＧＤ１、ライン
バッファ１０２から出力される画像データ、第２のカメラモジュール５０からの左目用画
像データＧＤ２のいずれかを選択してラインバッファ１０２に出力する。
【００５６】
画像取り込み制御部１１０は、第１の同期回路１１１、第２の同期回路１１２、調停回
路１１３、垂直同期信号セレクタ１１４、水平同期信号セレクタ１１５、内部クロック生
成回路１１６を含む。
【００５７】
第１の同期回路１１１には、第１の取り込み開始行設定レジスタ１８１から第１の取り
込み開始行情報、第１の取り込み終了行設定レジスタ１８２から第１の取り込み終了行情
報、第１の取り込み開始列設定レジスタ１８３から第１の取り込み開始列情報、及び、第
１の取り込み終了列設定レジスタ１８４から第１の取り込み終了列情報が、それぞれ入力
される。また、第２の同期回路１１２には、第２の取り込み開始行設定レジスタ１８５か
ら第２の取り込み開始行情報、第２の取り込み終了行設定レジスタ１８６から第２の取り
込み終了行情報、第２の取り込み開始列設定レジスタ１８７から第２の取り込み開始列情
報、及び、第２の取り込み終了列設定レジスタ１８８から第２の取り込み終了列情報が、
それぞれ入力される。第１、第２の取り込み開始行情報により、第１の画像データ（右目
用画像データ）、第２の画像データ（左目用画像データ）の第１、第２の取り込み開始行
（ＶＳＰ１、ＶＳＰ２）が特定される。第１、第２の取り込み終了行情報により、第１の
画像データ、第２の画像データの第１、第２の取り込み終了行（ＶＥＰ１、ＶＥＰ２）が
特定される。第１、第２の取り込み開始列情報により、第１の画像データ、第２の画像デ
ータの第１、第２の取り込み開始列（ＨＳＰ１、ＨＳＰ２）が特定される。第１、第２の
取り込み終了列情報により、第１の画像データ、第２の画像データの第１、第２の取り込
み終了列（ＨＥＰ１、ＨＥＰ２）が特定される。図５の制御レジスタ１８０が、第１の取
り込み開始行設定レジスタ１８１、第１の取り込み終了行設定レジスタ１８２、第１の取
り込み開始列設定レジスタ１８３、第１の取り込み終了列設定レジスタ１８４、第２の取
り込み開始行設定レジスタ１８５、第２の取り込み終了行設定レジスタ１８６、第２の取
り込み開始列設定レジスタ１８７、及び、第２の取り込み終了列設定レジスタ１８８を含
む。
【００５８】
図９に、取り込み開始行（ＶＳＰ１、ＶＳＰ２）、取り込み終了行（ＶＥＰ１、ＶＥＰ
２）、取り込み開始列（ＨＳＰ１、ＨＳＰ２）、及び、取り込み終了列（ＨＥＰ１、ＨＥ
Ｐ２）の説明図を示す。
【００５９】
垂直同期信号ＶＳＹＮＣ（ＶＳＹＮＣ１、ＶＳＹＮＣ２）により規定される１垂直走査
期間は、複数の水平走査期間を含む。各水平走査期間は、水平同期信号ＨＳＹＮＣ（ＨＳ
ＹＮＣ１、ＨＳＹＮＣ２）により規定される。
【００６０】
取り込み開始行（ＶＳＰ１、ＶＳＰ２）は、１垂直走査期間が開始された後に、カメラ
モジュール（第１、第２のカメラモジュール）からの画像データの取り込みが開始される
水平走査期間に対応した走査ラインである。取り込み終了行（ＶＥＰ１、ＶＥＰ２）は、
１垂直走査期間が開始された後に、カメラモジュール（第１、第２のカメラモジュール）
からの画像データの取り込みが終了する水平走査期間に対応した走査ラインである。第１
の同期回路１１１（図８参照）は、第１の取り込み開始行情報、第１の取り込み終了行情
報に基づいて、取り込み開始行（ＶＳＰ１）から取り込み終了行（ＶＥＰ１）までの期間
にＨレベルとなるＶＳＹＮＣ１'信号を生成して垂直同期信号セレクタ１１４（図８参照
）に出力する。同様に、第２の同期回路１１２（図８参照）は、第２の取り込み開始行情
報、第２の取り込み終了行情報に基づいて、取り込み開始行（ＶＳＰ２）から取り込み終
了行（ＶＥＰ２）までの期間にＨレベルとなるＶＳＹＮＣ２'信号を生成して垂直同期信
号セレクタ１１４に出力する。
【００６１】
取り込み開始列は、１水平走査期間が開始された後に、カメラモジュール（第１、第２
のカメラモジュール）からの画像データの取り込みが開始される画素に対応した列（ＨＳ
Ｐ１、ＨＳＰ２）である。取り込み終了列は、１水平走査期間が開始された後に、カメラ
モジュール（第１、第２のカメラモジュール）からの画像データの取り込みが終了する画
素に対応した列（ＨＥＰ１、ＨＥＰ２）である。右目用画像及び左目用画像は、取り込み
開始行から取り込み終了行までの各行における取り込み開始列から取り込み終了列までの
画像データに基づいて生成される。第１の同期回路１１１（図８参照）は、第１の取り込
み開始列情報、第１の取り込み終了列情報に基づいて、取り込み開始列（ＨＳＰ１）から
取り込み終了列（ＨＥＰ１）までの期間にＨレベルとなるＨＳＹＮＣ１'信号を生成して
水平同期信号セレクタ１１５（図８参照）に出力する。同様に、第２の同期回路１１２（
図８参照）は、第２の取り込み開始列情報、第２の取り込み終了列情報に基づいて、取り
込み開始列（ＨＳＰ２）から取り込み終了列（ＨＥＰ２）までの期間にＨレベルとなるＨ
ＳＹＮＣ２'信号を生成して水平同期信号セレクタ１１５に出力する。
【００６２】
なお、第１の画像データ（右目用画像データ）の取り込み位置及び範囲と第２の画像デ
ータ（左目用画像データ）の取り込み位置及び範囲とが同じ場合には、１組の取り込み開
始行設定レジスタ、取り込み終了行設定レジスタ、取り込み開始列設定レジスタ、取り込
み終了列設定レジスタを第１、第２の同期回路１１１、１１２で共用するようにしても良
い。
【００６３】
再び図８を参照すると、調停回路１１３は、ＨＳＹＮＣ１'信号、ＨＳＹＮＣ２'信号に
基づいて、カメラ選択信号、第１、第２の画像セレクタ制御信号、ラインバッファリード
信号、及び、ラインバッファライト信号を生成する。具体的には、調停回路１１３は、Ｈ
ＳＹＮＣ１'信号、ＨＳＹＮＣ２'信号の一方がＨレベルとなった場合に、ＨＳＹＮＣ１'
信号、ＨＳＹＮＣ２'信号の他方がＬレベルであれば、ＨＳＹＮＣ１'信号、ＨＳＹＮＣ２
'信号の一方が対応するカメラモジュール（第１のカメラモジュール４０又は第２のカメ
ラモジュール５０）からの画像データ（右目用画像データＧＤ１又は左目用画像データＧ
Ｄ２）を出力することを表すカメラ選択信号を後段の回路に出力するとともに、垂直同期
信号セレクタ１１４、水平同期信号セレクタ１１５にも出力する。さらに、調停回路１１
３は、ＨＳＹＮＣ１'信号、ＨＳＹＮＣ２'信号の一方が対応するカメラモジュールからの
画像データ（右目用画像データＧＤ１又は左目用画像データＧＤ２）を選択するように第
２の画像セレクタ１０３を制御するための第２の画像セレクタ制御信号を第２の画像セレ
クタ１０３に出力する。垂直同期信号セレクタ１１４は、カメラ選択信号に基づいて、Ｖ
ＳＹＮＣ１'信号、ＶＳＹＮＣ２'信号の一方をＶＳＹＮＣ'信号として選択し、後段の回
路に出力する。水平同期信号セレクタ１１５は、カメラ選択信号に基づいて、ＨＳＹＮＣ
１'信号、ＨＳＹＮＣ２'信号の一方をＨＳＹＮＣ'信号として選択し、後段の回路に出力
する。第２の画像セレクタ１０３は、第２の画像セレクタ制御信号に基づいて、第１の画
像データ（右目用画像データＧＤ１）又は第２の画像データ（左目用画像データＧＤ２）
を画像データＧＤとして選択し、後段の回路に出力する。
【００６４】
一方、調停回路１１３は、ＨＳＹＮＣ１'信号、ＨＳＹＮＣ２'信号の一方がＨレベルと
なった場合に、ＨＳＹＮＣ１'信号、ＨＳＹＮＣ２'信号の他方がＨレベル、すなわちＨＳ
ＹＮＣ１'信号、ＨＳＹＮＣ２'信号の他方が対応するカメラモジュールからの画像データ
（右目用画像データＧＤ１又は左目用画像データＧＤ２）の選択出力が行われていれば、
ＨＳＹＮＣ１'信号、ＨＳＹＮＣ２'信号の一方が対応するカメラモジュールからの画像デ
ータ（右目用画像データＧＤ１又は左目用画像データＧＤ２）を選択するように第１の画
像セレクタ１０１を制御するための第１の画像セレクタ制御信号を第１の画像セレクタ１
０１に出力するとともに、第１の画像セレクタ１０１が選択する画像データ（右目用画像
データＧＤ１又は左目用画像データＧＤ２）をバッファリングするようにラインバッファ
１０２を制御するためのラインバッファライト信号をラインバッファ１０２に出力する。
第１の画像セレクタ１０１は、第１の画像セレクタ制御信号に基づいて、第１の画像デー
タ（右目用画像データＧＤ１）又は第２の画像データ（左目用画像データＧＤ２）を選択
し、ラインバッファ１０２は、ラインバッファライト信号に基づいて、第１の画像セレク
タ１０１が選択する第１の画像データ（右目用画像データＧＤ１）又は第２の画像データ
（左目用画像データＧＤ２）のバッファリングを開始する。
【００６５】
その後、調停回路１１３は、ＨＳＹＮＣ１'信号、ＨＳＹＮＣ２'信号の他方がＬレベル
となったとき、すなわちＨＳＹＮＣ１'信号、ＨＳＹＮＣ２'信号の他方が対応するカメラ
モジュールからの画像データ（右目用画像データＧＤ１又は左目用画像データＧＤ２）の
出力が終了したときに、ＨＳＹＮＣ１'信号、ＨＳＹＮＣ２'信号の一方が対応するカメラ
モジュールからの画像データを出力することを表すカメラ選択信号を後段の回路に出力す
るとともに、垂直同期信号セレクタ１１４、水平同期信号セレクタ１１５にも出力する。
それとともに、調停回路１１３は、バッファリングされている画像データ（右目用画像デ
ータＧＤ１又は左目用画像データＧＤ２）の出力を開始するようにラインバッファ１０２
を制御するためのラインバッファリード信号をラインバッファ１０２に出力し、ラインバ
ッファ１０２にバッファリングされている画像データ（右目用画像データＧＤ１又は左目
用画像データＧＤ２）を選択するように第２の画像セレクタ１０３を制御するための第２
の画像セレクタ制御信号を第２の画像セレクタ１０３に出力する。垂直同期信号セレクタ
１１４は、カメラ選択信号に基づいて、ＶＳＹＮＣ１'信号、ＶＳＹＮＣ２'信号の一方を
ＶＳＹＮＣ'信号として選択し、後段の回路に出力する。水平同期信号セレクタ１１５は
、カメラ選択信号に基づいて、ＨＳＹＮＣ１'信号、ＨＳＹＮＣ２'信号の一方をＨＳＹＮ
Ｃ'信号として選択し、後段の回路に出力する。ラインバッファ１０２は、ラインバッフ
ァリード信号に基づいて、バッファリングされている画像データの出力を開始する。なお
、このとき、ＨＳＹＮＣ１'信号、ＨＳＹＮＣ２'信号の一方が対応するカメラモジュール
からの画像データの行（ライン）のバッファリングが完了している必要はなく、ラインバ
ッファ１０２は、ＨＳＹＮＣ１'信号、ＨＳＹＮＣ２'信号の一方が対応するカメラモジュ
ールからの画像データの行（ライン）のバッファリングを行いながら、バッファリングさ
れている画像データを出力することができる。第２の画像セレクタ１０３は、第２の画像
セレクタ制御信号に基づいて、ラインバッファ１０２から出力される画像データ（右目用
画像データＧＤ１又は左目用画像データＧＤ２）を画像データＧＤとして選択し、後段の
回路に出力する。
【００６６】
内部クロック生成回路１１６は、ドットクロックＤＣＫを生成して、後段の回路や画像
取り込み部１１０内の各部に出力する。なお、ドットクロックＤＣＫ１、ＤＣＫ２のスキ
ューや位相差が非常に少ない場合には、ドットクロックＤＣＫを生成せずに、ドットクロ
ックＤＣＫ１、ＤＣＫ２を選択出力するようにしても良い。
【００６７】
図１０及び図１１に、図８の画像取り込み部１００の動作例のタイミング図を示す。
【００６８】
まず、図１０に示すように、第１のカメラモジュール４０からの垂直同期信号ＶＳＹＮ
Ｃ１の立ち上がりエッジ（変化タイミング）ＴＭ１で垂直同期信号ＶＳＹＮＣ１がＨレベ
ルになると、第１の同期回路１１１は、第１のカメラモジュール４０からの水平同期信号
ＨＳＹＮＣ１のパルス数をカウントする。そして、第１の同期回路１１１は、水平同期信
号ＨＳＹＮＣ１のカウント値と第１の取り込み開始行設定レジスタ１８１の第１の取り込
み開始行情報とが一致したことを検出したときに（タイミングＴＭ２）、画像データの行
取り込み開始タイミングが検出されたことを示すため、ＶＳＹＮＣ１'信号をＨレベルに
する。更に、第１の同期回路１１１は、水平同期信号ＨＳＹＮＣ１のカウント値と第１の
取り込み終了行設定レジスタ１８２の第１の取り込み終了行情報とが一致したことを検出
したとき（タイミングＴＭ３）、画像データの行取り込み終了タイミングが検出されたこ
とを示すため、ＶＳＹＮＣ１'信号をＬレベルにする。垂直同期信号ＶＳＹＮＣ１の立ち
上がりエッジＴＭ１以降において、水平同期信号ＨＳＹＮＣ１のパルス数が第１の取り込
み開始行情報に一致してから第１の取り込み終了行情報に一致するまでの期間に第１のカ
メラモジュール４０から入力される画像データ（１つ又は複数の行（ライン））が、右目
用画像データ（１つ又は複数の行（ライン））となる。
【００６９】
同様に、第２のカメラモジュール５０からの垂直同期信号ＶＳＹＮＣ２の立ち上がりエ
ッジ（変化タイミング）ＴＭ１０で垂直同期信号ＶＳＹＮＣ２がＨレベルになると、第２
の同期回路１１２は、第２のカメラモジュール５０からの水平同期信号ＨＳＹＮＣ２のパ
ルス数をカウントする。そして、第２の同期回路１１２は、水平同期信号ＨＳＹＮＣ２の
カウント値と第２の取り込み開始行設定レジスタ１８５の第２の取り込み開始行情報とが
一致したことを検出したときに（タイミングＴＭ１１）、画像データの行取り込み開始タ
イミングが検出されたことを示すため、ＶＳＹＮＣ２'信号をＨレベルにする。更に、第
２の同期回路１１２は、水平同期信号ＨＳＹＮＣ２のカウント値と第２の取り込み終了ラ
イン設定レジスタ１８６の第２の取り込み終了行情報とが一致したことを検出したときに
（タイミングＴＭ１２）、画像データの行取り込み終了タイミングが検出されたことを示
すため、ＶＳＹＮＣ２'信号をＬレベルにする。垂直同期信号ＶＳＹＮＣ２の立ち上がり
エッジＴＭ１０以降において、水平同期信号ＨＳＹＮＣ２のパルス数が第２の取り込み開
始行情報に一致してから第２の取り込み終了行情報に一致するまでの期間に第２のカメラ
モジュール５０から入力される画像データ（複数の行（ライン））が、左目用画像データ
（複数の行（ライン））となる。
【００７０】
図１１は、時間軸方向をより詳細に示したタイミング図である。
まず、第１のカメラモジュール４０からの水平同期信号ＨＳＹＮＣ１がタイミングＴＭ
２１でＨレベルになると、第１の同期回路１１１は、第１のカメラモジュール４０からの
ドットクロックＤＣＫ１のパルス数のカウントを開始する。そして、第１の同期回路１１
１は、ドットクロックＤＣＫ１のカウント値と第１の取り込み開始列設定レジスタ１８３
の第１の取り込み開始行情報とが一致したことを検出したときに（タイミングＴＭ２２）
、画像データの列取り込み開始タイミングが検出されたことを示すため、ＨＳＹＮＣ１'
信号をＨレベルにする。更に、第１の同期回路１１１は、ドットクロックＤＣＫ１のカウ
ント値と第１の取り込み終了行設定レジスタ１８２の第１の取り込み終了行情報とが一致
したことを検出したときに（タイミングＴＭ２３）、画像データの列取り込み終了タイミ
ングが検出されたことを示すため、ＨＳＹＮＣ１'信号をＬレベルにする。水平同期信号
ＨＳＹＮＣ１の立ち上がりエッジＴＭ２１以降において、ドットクロックＤＣＫ１のパル
ス数が第１の取り込み開始行情報に一致してから第１の取り込み終了行情報に一致するま
での期間に第１のカメラモジュール４０から入力される画像データ（１行（１ライン））
が、右目用画像データの１行（１ライン）となる。
【００７１】
一方、第２のカメラモジュール５０からの水平同期信号ＨＳＹＮＣ２がタイミングＴＭ
３０でＨレベルになると、第２の同期回路１１２は、第２のカメラモジュール５０からの
ドットクロックＤＣＫ２のパルス数のカウントを開始する。そして、第２の同期回路１１
２は、ドットクロックＤＣＫ２のカウント値と第２の取り込み開始行設定レジスタ１８５
の第２の取り込み開始行情報とが一致したことを検出したときに（タイミングＴＭ３１）
、画像データの列取り込み開始タイミングが検出されたことを示すため、ＨＳＹＮＣ２'
信号をＨレベルにする。更に、第２の同期回路１１２は、ドットクロックＤＣＫ２のカウ
ント値と第２の取り込み終了行設定レジスタ１８６の取り込み終了行情報とが一致したこ
とを検出したときに（タイミングＴＭ３２）、画像データの列取り込み終了タイミングが
検出されたことを示すため、ＨＳＹＮＣ２'信号をＬレベルにする。水平同期信号ＨＳＹ
ＮＣ１の立ち上がりエッジＴＭ３０以降において、ドットクロックＤＣＫ２のパルス数が
第２の取り込み開始列情報に一致してから第２の取り込み終了列情報に一致するまでの期
間に第２のカメラモジュール５０から入力される画像データ（１行（１ライン））が、左
目用画像データの１行（１ライン）となる。
【００７２】
調停回路１１３は、タイミングＴＭ２２においてＨＳＹＮＣ１'信号がＨレベルになっ
たときに、ＨＳＹＮＣ２'信号がＬレベルであるので、ＨＳＹＮＣ１'信号が対応する第１
のカメラモジュール４０からの画像データを選択出力することを表すカメラ選択信号を後
段の回路に出力するとともに、垂直同期信号セレクタ１１４、水平同期信号セレクタ１１
５にも出力する。このとき、調停回路１１３は、ＨＳＹＮＣ１'信号が対応する第１のカ
メラモジュール４０からの第１の画像データＧＤ１を選択出力するように第２の画像セレ
クタ１０３を制御するための第２の画像セレクタ制御信号を第２の画像セレクタ１０３に
出力する。垂直同期信号セレクタ１１４は、カメラ選択信号に基づいて、ＶＳＹＮＣ１'
信号を選択出力する。水平同期信号セレクタ１１５は、カメラ選択信号に基づいて、ＨＳ
ＹＮＣ１'信号を選択出力する。第２の画像セレクタ１０３は、第２の画像セレクタ制御
信号に基づいて、第１の画像データＧＤ１（右目用画像データ）を選択して画像データＧ
Ｄとして後段の回路に出力する。また、調停回路１１３は、第２のカメラモジュール５０
からの第２の画像データＧＤ２を選択するように第１の画像セレクタ１０１を制御するた
めの第１の画像セレクタ制御信号を第１の画像セレクタ１０１に出力する。
【００７３】
その後、調停回路１１３は、タイミングＴＭ３１においてＨＳＹＮＣ２'信号がＨレベ
ルになったときに、ＨＳＹＮＣ１'信号がＨレベルであるので、ＨＳＹＮＣ２'信号が対応
する第２のカメラモジュール５０からの画像データＧＤ２を選択出力するように第１の画
像セレクタ１０１を制御するための第１の画像セレクタ制御信号を第１の画像セレクタ１
０１に出力するとともに、第１の画像セレクタ１０１が選択出力する第２の画像データＧ
Ｄ２をバッファリングするようにラインバッファ１０２を制御するためのラインバッファ
ライト信号をラインバッファ１０２に出力する。第１の画像セレクタ１０１は、第１の画
像セレクタ制御信号に基づいて、第２の画像データＧＤ２（左目用画像データ）を選択出
力し、ラインバッファ１０２は、ラインバッファライト信号に基づいて、第１の画像セレ
クタ１０１が選択出力する第２の画像データＧＤ２（左目用画像データ）をバッファリン
グする。
【００７４】
その後、調停回路１１３は、タイミングＴＭ２３においてＨＳＹＮＣ１'信号がＬレベ
ルとなったときに、カメラ選択信号をＨＳＹＮＣ２'信号が対応する第２のカメラモジュ
ール５０からの画像データＧＤ２を出力することを表すように切り換えて後段の回路、垂
直同期信号セレクタ１１４、水平同期信号セレクタ１１５に出力する。それとともに、調
停回路１１３は、バッファリングされている第２の画像データＧＤ２を出力するようにラ
インバッファ１０２を制御するためのラインバッファリード信号をラインバッファ１０２
に出力し、ラインバッファ１０２にバッファリングされている第２の画像データＧＤ２を
選択出力するように第２の画像セレクタ１０３を制御するための第２の画像セレクタ制御
信号を第２の画像セレクタ１０３に出力する。垂直同期信号セレクタ１１４は、カメラ選
択信号に基づいて、ＶＳＹＮＣ２'信号を選択出力する。水平同期信号セレクタ１１５は
、カメラ選択信号に基づいて、ＨＳＹＮＣ２'信号を選択出力する。第２の画像セレクタ
１０３は、第２の画像セレクタ制御信号に基づいて、ラインバッファ１０２から出力され
る第２の画像データＧＤ２を画像データＧＤとして選択し、後段の回路に出力する。
【００７５】
図１２〜図１４に、図８の画像取り込み部１１０の動作例のフロー図を示す。画像取り
込み部１１０の機能は、以下のフローで動作する組み合わせ回路等のハードウェアや、図
示しないＲＯＭに格納されたファームウェアを実行する処理部（プロセッサ等）により実
現される。
【００７６】
まず、第１の同期回路１１１が、第１取り込み開始行設定レジスタ１８１、第１取り込
み終了行設定レジスタ１８２、第１取り込み開始列設定レジスタ１８３、及び、第１取り
込み終了列設定レジスタ１８４を読み込み、第２の同期回路１１２が、第２取り込み開始
行設定レジスタ１８５、第２取り込み終了行設定レジスタ１８６、第２取り込み開始列設
定レジスタ１８７、及び、第２取り込み終了列設定レジスタ１８８を読み込む（ステップ
Ｓ１０）。
【００７７】
次に、例えば図１のシステムにおいて、図示しない操作入力部からのモード設定により
、撮影モードに移行すると、第１及び第２カメラモジュール４０、５０が起動される。画
像処理コントローラ１０では、第１及び第２カメラモジュール４０、５０の起動を検知で
きるようになっている（ステップＳ１１）。例えば画像処理コントローラ１０は、上記の
操作入力部からのモード設定を直接検出したり、起動後に第１及び第２のカメラモジュー
ル４０、５０から入力される画像データ、垂直同期信号、水平同期信号及びドットクロッ
クのいずれかを検出することで、第１及び第２カメラモジュール４０、５０の起動を検知
できる。
【００７８】
その後、画像処理コントローラ１０は、図示しない操作入力部からのシャッタ操作入力
を検知すると（ステップＳ１２）、フレーム取り込みルーチンを実行する（ステップＳ１
３）。例えば画像処理コントローラ１０は、上記の操作入力部からのシャッタ操作入力を
直接検出することができる。
【００７９】
図１３に、図１２のフレーム取り込みルーチンのフロー図を示す。フレーム取り込みル
ーチンは、第１のカメラシーケンス（ステップＳ２０〜ステップＳ２８）と、第２のカメ
ラシーケンス（ステップＳ４０〜ステップＳ４８）とを含む。第１のカメラシーケンスと
第２のカメラシーケンスとは、取り込む対象である画像データが異なる（第１のカメラシ
ーケンスが、第１のカメラモジュール４０からの第１の画像データ（右目用画像データＧ
Ｄ１）を取り込み対象とし、第２のカメラシーケンスが、第２のカメラモジュール５０か
らの第２の画像データ（左目用画像データＧＤ２）を取り込み対象とする。）が、フロー
（処理）の内容は同等である。なお、第１のカメラシーケンスと第２のカメラシーケンス
は、並行して行うことができる。
【００８０】
まず、第１の同期回路１１１が、垂直同期信号ＶＳＹＮＣ１の立ち上がりエッジを検知
すると（ステップＳ２０）、水平同期信号ＨＳＹＮＣ１をカウントすることにより、第１
の取り込み開始行ＶＳＰ１を検知する（ステップＳ２１）。なお、第１の同期回路１１１
は、第１の取り込み開始行ＶＳＰ１を検知すると、ＶＳＹＮＣ１'信号をＨレベルに変化
させる。
【００８１】
次に、第１の同期回路１１１は、水平同期信号ＨＳＹＮＣ１の立ち上がりエッジを検知
すると（ステップＳ２２）、ドットクロック信号ＤＣＫ１をカウントすることにより、第
１の取り込み開始列ＨＳＰ１を検知する（ステップＳ２３）。なお、第１の同期回路１１
１は、第１の取り込み開始列ＨＳＰ１を検知すると、ＨＳＹＮＣ１'信号をＨレベルに変
化させる。
【００８２】
調停回路１１３は、ＨＳＹＮＣ１'信号がＨレベルに変化すると、画像データ出力パス
（具体的には、第２の画像セレクタ１０３の出力パス）が空いているか否かをチェックし
（ステップＳ２４）、画像データ出力パスが空いている場合には、第１のカメラモジュー
ル４０からの第１の画像データ（右目用画像データＧＤ１）を選択出力することを表すカ
メラ選択信号を後段の回路に出力するとともに、垂直同期信号セレクタ１１４、水平同期
信号セレクタ１１５にも出力する。さらに、調停回路１１３は、第１のカメラモジュール
４０からの第１の画像データ（右目用画像データＧＤ１）を選択出力するように第２の画
像セレクタ１０３を制御するための第２の画像セレクタ制御信号を第２の画像セレクタ１
０３に出力する。なお、画像データ出力パスが空いているか否かは、ＨＳＹＮＣ２'信号
がＬレベルであるか否かにより、チェック可能である。垂直同期信号セレクタ１１４は、
カメラ選択信号に基づいて、ＶＳＹＮＣ１'信号を選択出力する。水平同期信号セレクタ
１１５は、カメラ選択信号に基づいて、ＨＳＹＮＣ１'信号を選択出力する。第２の画像
セレクタ１０３は、第２の画像セレクタ制御信号に基づいて、第１の画像データ（右目用
画像データＧＤ１）を画像データＧＤとして選択し、後段の回路に出力する（ステップＳ
２５）。
【００８３】
一方、調停回路１１３は、画像データ出力パスが空いていない場合、すなわちＨＳＹＮ
Ｃ２'信号がＨレベルであり、第２のカメラモジュール５０からの第２の画像データ（左
目用画像データＧＤ２）の選択出力が行われている場合には、ラインバッファ取り込みル
ーチンを実行する（ステップＳ２６）。
【００８４】
図１４に、図１３のラインバッファ取り込みルーチンのフロー図を示す。ラインバッフ
ァ取り込みルーチンは、ラインバッファ書き込みシーケンス（ステップＳ５０）と、ライ
ンバッファ読み出しシーケンス（ステップＳ５１〜ステップＳ５２）とを含む。ラインバ
ッファ書き込みシーケンスとラインバッファ読み出しシーケンスは、並行して行うことが
できる。
【００８５】
まず、調停回路１１３が、第１のカメラモジュールからの第１の画像データ（右目用画
像データＧＤ１）を選択するように第１の画像セレクタ１０１を制御するための第１の画
像セレクタ制御信号を第１の画像セレクタ１０１に出力するとともに、第１の画像セレク
タ１０１が選択する第１の画像データ（右目用画像データＧＤ１）をバッファリングする
ようにラインバッファ１０２を制御するためのラインバッファライト信号をラインバッフ
ァ１０２に出力する。第１の画像セレクタ１０１は、第１の画像セレクタ制御信号に基づ
いて、第１の画像データ（右目用画像データＧＤ１）を選択し、ラインバッファ１０２は
、ラインバッファライト信号に基づいて、第１の画像セレクタ１０１が選択する第１の画
像データ（右目用画像データＧＤ１）のバッファリングを行う（ステップＳ５０）。
【００８６】
調停回路１１３は、その後画像データ出力パス（具体的には、第２の画像セレクタ１０
３の出力パス）が空いたとき、すなわちＨＳＹＮＣ２'信号がＬレベルとなり、第２のカ
メラモジュール５０からの第２の画像データ（左目用画像データＧＤ２）の選択出力が終
了したときに（ステップＳ５１）、第１のカメラモジュール４０からの第１の画像データ
ＧＤ１を出力することを表すカメラ選択信号を後段の回路に出力するとともに、垂直同期
信号セレクタ１１４、水平同期信号セレクタ１１５にも出力する。それとともに、調停回
路１１３は、バッファリングされている第１の画像データ（右目用画像データＧＤ１）の
出力を開始するようにラインバッファ１０２を制御するためのラインバッファリード信号
をラインバッファ１０２に出力し、ラインバッファ１０２にバッファリングされている第
１の画像データ（右目用画像データＧＤ１）を選択するように第２の画像セレクタ１０３
を制御するための第２の画像セレクタ制御信号を第２の画像セレクタ１０３に出力する。
垂直同期信号セレクタ１１４は、カメラ選択信号に基づいて、ＶＳＹＮＣ１'信号を選択
出力する。水平同期信号セレクタ１１５は、カメラ選択信号に基づいて、ＨＳＹＮＣ１'
信号を選択出力する。ラインバッファ１０２は、ラインバッファリード信号に基づいて、
バッファリングされている第１の画像データ（右目用画像データＧＤ１）の出力を開始す
る。なお、このとき、第１のカメラモジュール４０からの第１の画像データ（右目用画像
データＧＤ１）の行（ライン）のバッファリングが完了している必要はなく、ラインバッ
ファ１０２は、第１のカメラモジュール４０からの第１の画像データ（右目用画像データ
ＧＤ１）の行（ライン）のバッファリングを行いながら、バッファリングされている第１
の画像データ（右目用画像データＧＤ１）を出力することができる。第２の画像セレクタ
１０３は、第２の画像セレクタ制御信号に基づいて、ラインバッファ１０２から出力され
る第１の画像データ（右目用画像データＧＤ１）を画像データＧＤとして選択し、後段の
回路に出力する（ステップＳ５２）。
【００８７】
なお、先に説明したように、図１３のフロー図の第１のカメラシーケンスと第２のカメ
ラシーケンスとは、取り込む対象であるフレームが異なる（第１のカメラシーケンスが、
第１のカメラモジュール４０からのフレームを取り込み対象とし、第２のカメラシーケン
スが、第２のカメラモジュール５０からのフレームを取り込み対象とする。）が、フロー
（処理内容）自体は同等であるので、第２のカメラシーケンスについては、説明を省略す
る。
【００８８】
このように、画像取り込み部１００は、第１の画像データ（右目用画像データＧＤ１）
又は第２の画像データ（左目用画像データＧＤ２）の一方の行（ライン）が入力された場
合に、第１の画像データ（右目用画像データＧＤ１）又は第２の画像データ（左目用画像
データＧＤ２）の他方の行（ライン）が入力及び出力されていないときには、入力された
第１の画像データ（右目用画像データＧＤ１）又は第２の画像データ（左目用画像データ
ＧＤ２）の一方の行（ライン）を出力する。また、画像取り込み部１００は、第１の画像
データ（右目用画像データＧＤ１）又は第２の画像データ（左目用画像データＧＤ２）の
一方の行（ライン）が入力された場合に、第１の画像データ（右目用画像データＧＤ１）
又は第２の画像データ（左目用画像データＧＤ２）の他方の行（ライン）が入力及び出力
されているときには、入力された第１の画像データ（右目用画像データＧＤ１）又は第２
の画像データ（左目用画像データＧＤ２）の一方の行（ライン）をバッファリングし、第
１の画像データ（右目用画像データＧＤ１）又は第２の画像データ（左目用画像データＧ
Ｄ２）の他方の行（ライン）の入力及び出力が終了した後に、バッファリングした第１の
画像データ（右目用画像データＧＤ１）又は第２の画像データ（左目用画像データＧＤ２
）の一方の行（ライン）を出力する。従って、第１の画像データ（右目用画像データＧＤ
１）又は第２の画像データ（左目用画像データＧＤ２）の一方の行（ライン）間の時間を
第１の画像データ（右目用画像データＧＤ１）又は第２の画像データ（左目用画像データ
ＧＤ２）の他方の行（ライン）の取り込みに有効に利用することができ、処理速度を向上
させることができる。また、右目用画像データ及び左目用画像データを合成する場合に、
右目用画像データ及び左目用画像データの時間差のずれが小さくなり、高画質な立体画像
を表示するための画像データを生成できる。
【００８９】
更に、画像縮小部１９０やフレームメモリ１３０を共通化できるため、画像処理コント
ローラ１０の低コスト化を図ることができる。
【００９０】
２．２  画像縮小部
次に、図５の画像縮小部１９０の構成例について説明する。
【００９１】
図１５に、図５の画像縮小部１９０の構成例を示す。この画像縮小部１９０には、図８
の画像取り込み部１００から出力されたドットクロックＤＣＫ、画像データＧＤ、ＶＳＹ
ＮＣ'信号、ＨＳＹＮＣ'信号、及び、カメラ選択信号が入力される。
【００９２】
また画像縮小部１９０には、図５の制御レジスタ１８０に含まれる水平縮小率設定レジ
スタ３８０に設定された水平縮小率、及び制御レジスタ１８０に含まれる垂直縮小率設定
レジスタ３８２に設定された垂直縮小率が入力される。水平縮小率は、画像の水平方向の
縮小率であり、０より大きく１以下の小数値である。垂直縮小率は、画像の垂直方向の縮
小率であり、０より大きく１以下の小数値である。
【００９３】
画像縮小部１９０は、水平縮小率に応じて水平方向に並ぶ画素を間引くことで、水平方
向にサイズを縮小した画像の画像データを生成する。また画像縮小部１９０は、垂直縮小
率に応じて垂直方向に並ぶ画素を間引くことで、垂直方向にサイズを縮小した画像の画像
データを生成する。このような画像縮小部１９０は、水平方向間引き回路３６２、垂直方
向間引き回路３６４、タイミング調整回路３６８、出力間引き回路３７０、第１の画像デ
ータライトアドレス生成回路３７２、第２の画像データライトアドレス生成回路３７４、
アドレスセレクタ３７６を含む。１水平走査期間には、ドットクロックＤＣＫに同期して
各画素の画像データＧＤが画像縮小部１９０に順次入力される。
【００９４】
図１５において、水平方向間引き回路３６２は、ＨＳＹＮＣ'信号により規定される１
水平走査期間内に、水平縮小率に対応した期間だけＨレベルとなる水平方向ライトリクエ
ストＷＲｑｈを生成する。また垂直方向間引き回路３６４は、ＶＳＹＮＣ'信号により規
定される１垂直走査期間内に、垂直縮小率に対応した期間だけＨレベルとなる垂直方向ラ
イトリクエストＷＲｑｖを生成する。出力間引き回路３７０への間引き制御信号は、水平
方向ライトリクエストＷＲｑｈと垂直方向ライトリクエストＷＲｑｖとの論理積演算によ
り生成される。
【００９５】
タイミング調整回路３６８は、データラッチにより構成される。タイミング調整回路３
６８は、ドットクロックＤＣＫに同期して画像データをラッチし、タイミング調整された
データを出力間引き回路３７０に出力するとともに、アドレスインクリメント信号を第１
、第２の画像データライトアドレス生成回路３７２、３７４に出力する。アドレスセレク
タ３７６は、カメラ選択信号に基づいて、第１の画像データライトアドレス生成回路３７
２の出力アドレス又は第２の画像データライトアドレス生成回路３７４の出力アドレスを
選択する。
【００９６】
図１６に、水平方向間引き回路３６２の構成例のブロック図を示す。
【００９７】
水平方向間引き回路３６２の各部は、ドットクロックＤＣＫに同期して動作する。
【００９８】
減算器ＳＵＢは、入力Ｙから水平縮小率Ｎｈを減算して小数値として求めた出力Ｚ１を
出力する。減算器ＳＵＢは、水平同期信号ＨＳＹＮＣの立ち上がり検出信号に同期して出
力Ｚ１を０に初期化する。
【００９９】
ラッチＬＡＴ１は、減算器ＳＵＢの出力Ｚ１をラッチする。ラッチＬＡＴ１の出力Ｚ２
は、セレクタＳＥＬと加算器ＡＤＤに出力される。
【０１００】
加算器ＡＤＤは、ラッチＬＡＴ１の出力Ｚ２に１を加算して小数値として求めた出力Ｘ
を出力する。加算器ＡＤＤの出力Ｘは、セレクタＳＥＬに出力される。
【０１０１】
比較器ＣＭＰＨは、減算器ＳＵＢの出力Ｚ１と水平縮小率Ｎｈとを比較する。より具体
的には、比較器ＣＭＰＨは、水平縮小率Ｎｈが減算器ＳＵＢの出力Ｚ１より小さく、且つ
減算器ＳＵＢの出力Ｚ１が０以上のとき、水平方向ライトリクエストＷＲｑｈをＨレベル
とし、それ以外のとき、水平方向ライトリクエストＷＲｑｈをＬレベルとする。
【０１０２】
比較器ＣＭＰＨの出力は、ラッチＬＡＴ２にも供給される。このラッチＬＡＴ２の出力
は、セレクタＳＥＬの切り替え制御信号となる。ラッチＬＡＴ２の出力が１（Ｈレベル）
のときセレクタＳＥＬは加算器ＡＤＤの出力Ｘを出力し、ラッチＬＡＴ２の出力が０（Ｌ
レベル）のときセレクタＳＥＬはラッチＬＡＴ１の出力Ｚ２を出力する。
【０１０３】
図１７に、水平縮小率Ｎｈの説明図を示す。
【０１０４】
水平方向間引き回路３６２の精度を８ビットとしたとき、水平縮小率Ｎｈは、ＭＳＢを
整数データ、残りを小数点以下のデータとして表すことができる。例えば水平縮小率Ｎｈ
を１とすると、「１０００００００」となる。
【０１０５】
以下では、水平縮小率Ｎｈを０．７８１として、図１６に示す水平方向間引き回路３６
２の動作の一例を説明する。水平縮小率Ｎｈが０．７８１のとき、０．７８１＝１／２＋
１／４＋１／３２と近似でき、８ビットのデータ「０１１００１００」と表すことができ
る。
【０１０６】
図１８に、図１６の水平方向間引き回路３６２の動作例のタイミング図を示す。
【０１０７】
時刻ｔ１において水平同期信号ＨＳＹＮＣがＬレベルからＨレベルに変化すると、減算
器ＳＵＢの出力Ｚ１が０に初期化される。このとき水平縮小率Ｎｈ（＝０．７８１）は減
算器ＳＵＢの出力Ｚ１（＝０）より大きいため、比較器ＣＭＰＨの出力ＷＲｑｈは１（Ｈ
レベル）となる。
【０１０８】
次のドットクロックＤＣＫの立ち下がり時刻ｔ２で、ラッチＬＡＴ２の出力が１（Ｈレ
ベル）となる。このとき、ラッチＬＡＴ１は、減算器ＳＵＢの出力Ｚ１を取り込んで出力
Ｚ２として出力している。加算器ＡＤＤの出力Ｘは１である。ラッチＬＡＴ２の出力が１
であるため、セレクタＳＥＬの出力Ｙは、加算器ＡＤＤの出力Ｘ（＝１）となる。従って
、減算器ＳＵＢの出力Ｚ１は、０．２１９（＝１−０．７８１）となる。このとき、水平
縮小率Ｎｈ（＝０．７８１）は、出力Ｚ１より大きいため、比較器ＣＭＰＨの出力ＷＲｑ
ｈは１（Ｈレベル）のままである。
【０１０９】
同様にして、次のドットクロックＤＣＫの立ち下がり時刻ｔ３が経過したときも、加算
器ＡＤＤの出力Ｘが１．２１９となり、減算器ＳＵＢの出力Ｚ１は、０．４３８（＝１．
２１９−０．７８１）となる。このとき、水平縮小率Ｎｈ（＝０．７８１）は、出力Ｚ１
より大きいため、比較器ＣＭＰＨの出力ＷＲｑｈは１（Ｈレベル）のままである。
【０１１０】
また、次のドットクロックＤＣＫの立ち下がり時刻ｔ４が経過したときも、減算器ＳＵ
Ｂの出力Ｚ１は、０．６５７（＝１．４３８−０．７８１）となる。このとき、水平縮小
率Ｎｈ（＝０．７８１）は、出力Ｚ１より大きいため、比較器ＣＭＰＨの出力ＷＲｑｈは
１（Ｈレベル）のままである。
【０１１１】
そして、次のドットクロックＤＣＫの立ち下がり時刻ｔ５が経過したとき、減算器ＳＵ
Ｂの出力Ｚ１は、０．８７６（＝１．６５７−０．７８１）となる。このとき、水平縮小
率Ｎｈ（＝０．７８１）は、出力Ｚ１より小さくなるため、比較器ＣＭＰＨの出力ＷＲｑ
ｈは０（Ｌレベル）に変化する。
【０１１２】
そして、次のドットクロックＤＣＫの立ち下がり時刻ｔ６が経過したとき、ラッチＬＡ
Ｔ２の出力が０（Ｌレベル）となる。このとき、ラッチＬＡＴ１は、減算器ＳＵＢの出力
Ｚ１を取り込んで出力Ｚ２として出力している。加算器ＡＤＤの出力Ｘは、１．８７６で
ある。ラッチＬＡＴ２の出力が０であるため、セレクタＳＥＬの出力Ｙは、ラッチＬＡＴ
１の出力Ｚ２（＝０．８７６）となる。従って、減算器ＳＵＢの出力Ｚ１は、０．０９５
（＝０．８７６−０．７８１）となる。このとき、水平縮小率Ｎｈ（＝０．７８１）は、
出力Ｚ１より大きいため、比較器ＣＭＰＨの出力ＷＲｑｈは１（Ｈレベル）に再び変化す
る。
【０１１３】
同様にして、時刻ｔ７において比較器ＣＭＰＨの出力ＷＲｑｈは０（Ｌレベル）に変化
し、時刻ｔ８において比較器ＣＭＰＨの出力ＷＲｑｈが１（Ｈレベル）に変化する。
【０１１４】
このように水平縮小率Ｎｈ（＝０．７８１）に対応した期間、比較器ＣＭＰＨの出力Ｗ
ＲｑｈをＨレベルにすることができる。
【０１１５】
ここまで図１５の水平方向間引き回路３６２の構成及び動作について説明したが、図１
５の垂直方向間引き回路３６４も同様である。垂直方向間引き回路３６４の各部が、ＨＳ
ＹＮＣ'信号を基準に動作し、減算器がＶＳＹＮＣ'信号の立ち上がりで初期化され、垂直
縮小率Ｎｖが入力される点が異なるのみで、垂直方向間引き回路３６４も同様に実現でき
るため、その説明を省略する。
【０１１６】
画像データの画像の水平方向に沿って該画像の垂直方向の順序で各画素の画像データが
順次画像縮小部１９０に供給される場合、図１５の出力間引き回路３７０は、上述のよう
に生成された水平方向ライトリクエストＷＲｑｈ及び垂直方向ライトリクエストＷＲｑｖ
がＨレベルとなる画素の画像データのみを出力する。
【０１１７】
ここでは、画像縮小部１９０が、画像取り込み部１００からの画像データＧＤ（即ち、
右目用画像データ及び左目用画像データ）に対して画像縮小処理を行うものとして説明し
たが、右目用画像データ及び左目用画像データを合成した合成画像データに対して画像縮
小処理を行うものであってもよい。
【０１１８】
このように、画像縮小処理後の右目用画像データ及び左目用画像データ、或いは画像縮
小処理後の合成画像データをフレームメモリ１３０に格納するようにすることで、フレー
ムメモリ１３０の容量を小さくできるようになる。
【０１１９】
３．  変形例における画像処理コントローラ
本実施形態の画像処理コントローラ１０は、図５に示す構成に限定されるものではない
。本実施形態の変形例における画像処理コントローラは、更に画像補正部を含むことがで
きる。
【０１２０】
図１９に、本変形例における画像処理コントローラの構成例のブロック図を示す。図１
９において、図５と同一部分には同一符号を付し、適宜説明を省略する。
【０１２１】
本変形例における画像処理コントローラ４００が、本実施形態の画像処理コントローラ
１０と異なる点は、画像取り込み部１００と画像縮小部１９０の間に画像補正部４１０が
設けられている点である。この画像補正部４１０は、右目用画像データ及び左目用画像デ
ータの少なくとも一方のシェーディング処理、又はその周囲の画素データにより補間され
る欠陥画素の補間処理を行う。即ち、画像補正部４１０が、画像取り込み部１００から出
力された右目用画像データ又は左目用画像データに対してシェーディング処理又は補間処
理を行う。
【０１２２】
シェーディング処理は、各カメラモジュールのレンズの中心部の光量が該レンズの周辺
部の光量と異なるため、画像内での光量の変化を補正する処理である。補間処理は、欠陥
画素を周囲の画素の画像データで補間する処理である。
【０１２３】
この結果、フレームメモリ１３０には、シェーディング処理又は補間処理後の右目用画
像データ及び左目用画像データが格納される。なおフレームメモリ１３０に、シェーディ
ング処理又は補間処理後の右目用画像データ及び左目用画像データが合成された合成画像
データが格納されてもよい。
【０１２４】
４．  電子機器
図２０に、本実施形態又は本変形例における画像処理コントローラが表示コントローラ
として適用される電子機器の構成例のブロック図を示す。ここでは、電子機器として、携
帯電話機の構成例のブロック図を示す。
【０１２５】
携帯電話機６００は、第１及び第２のカメラモジュール６１０、６１２を含む。第１及
び第２のカメラモジュール６１０、６１２は、図１の第１及び第２のカメラモジュール４
０、５０に相当し、撮像した画像のデータを表示コントローラ６２０に供給する。
【０１２６】
携帯電話機６００は、図１の表示パネル２０に相当する表示パネル６３０を含む。表示
パネル６３０として、ＬＣＤパネルを採用できる。この場合、表示パネル６３０は、図１
の表示ドライバ３０に相当する表示ドライバ６４０によって駆動される。表示パネル６３
０は、複数の走査線、複数のデータ線、複数の画素を含む。表示ドライバ６４０は、複数
の走査線の１又は複数本単位で走査線を選択する走査ドライバの機能を有すると共に、画
像データに対応した電圧を複数のデータ線に供給するデータドライバの機能を有する。
【０１２７】
表示コントローラ６２０は、表示ドライバ６４０に接続され、表示ドライバ６４０に対
して画像データを供給する。
【０１２８】
ホスト６５０は、表示コントローラ６２０に接続される。ホスト６５０は、図１のホス
ト６０に相当し、ホスト６５０は、表示コントローラ６２０を制御する。またホスト６５
０は、アンテナ６６０を介して受信された画像データを、変復調部６７０で復調した後、
表示コントローラ６２０に対して供給できる。表示コントローラ６２０は、この画像デー
タに基づき、表示ドライバ６４０により表示パネル６３０に画像を表示させる。
【０１２９】
ホスト６５０は、第１及び第２のカメラモジュール６１０、６１２で生成された画像デ
ータ又は該画像データを圧縮処理した圧縮データを変復調部６７０で変調した後、アンテ
ナ６６０を介して他の通信装置への送信を指示できる。
【０１３０】
ホスト６５０は、操作入力部６８０からの操作情報に基づいて画像データの送受信処理
、第１及び第２のカメラモジュール６１０、６１２の撮像、表示パネルの表示処理を行う
。
【０１３１】
従って、図２０に示す携帯電話機６００（広義には電子機器）は、表示パネル６３０と
、本実施形態における表示コントローラ６２０と、表示コントローラ６２０によって供給
される画像データに基づいて表示パネル６３０を駆動する表示ドライバ６４０とを含むこ
とができる。更に、携帯電話機６００は、表示コントローラ６２０との間で画像データの
入出力を行うホスト６５０を含むことができる。
【０１３２】
この携帯電話機６００によれば、第１及び第２のカメラモジュール６１０、６１２から
取り込まれる画像データを用いて、低コスト且つ高画質で立体画像に適した画像データを
生成できる。
【０１３３】
なお、図２０では、表示パネル６３０としてＬＣＤパネルを例に説明したが、これに限
定されるものではない。表示パネル６３０は、エレクトロクミネッセンス、プラズマディ
スプレイ装置であってもよく、これらを駆動する表示ドライバに画像データを供給する表
示コントローラに適用できる。
【０１３４】
また本実施形態又は本変形例では、第１及び第２のカメラモジュールで取り込まれた画
像データを右目用画像データ及び左目用画像データとして用いて立体画像の画像データを
生成するものとして説明したが、これに限定されるものではない。例えば、第１及び第２
のカメラモジュールで取り込まれた画像データをそのまま水平方向につないでパノラマ画
像の画像データを生成するものであってもよい。
【０１３５】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内
で種々の変形実施が可能である。また図１、図２、図５、図８、図１５、図１６、図１９
、図２０の各図において、すべてのブロックを含める必要はなく、その一部のブロックを
省略する構成にしてもよい。
【０１３６】
また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一
部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部
を、他の独立請求項に従属させることもできる。
【図面の簡単な説明】
【０１３７】
【図１】本実施形態の画像処理コントローラが適用されたシステムの構成例の図。
【図２】図１の第１のカメラモジュールの構成例のブロック図。
【図３】図２のタイミング発生回路によって生成されるタイミング信号と画素データ    との関係を示す図。
【図４】視差バリア方式の原理の説明図。
【図５】図１の画像処理コントローラの構成例のブロック図。
【図６】図６（Ａ）、図６（Ｂ）はフレームメモリの説明図。
【図７】図７（Ａ）、図７（Ｂ）は本実施形態における合成画像データの説明図。
【図８】図５の画像取り込み部の構成例のブロック図。
【図９】本実施形態の取り込み開始行、取り込み終了行、取り込み開始列、及び、取    り込み終了列の説明図。
【図１０】図８の画像取り込み部の動作例のタイミング図。
【図１１】図８の画像取り込み部の動作例のタイミング図。
【図１２】図８の画像取り込み部の動作例のフロー図。
【図１３】図８の画像取り込み部の動作例のフロー図。
【図１４】図８の画像取り込み部の動作例のフロー図。
【図１５】図５の画像縮小部の構成例を示す図。
【図１６】水平方向間引き回路の構成例のブロック図。
【図１７】水平縮小率の説明図。
【図１８】図１６の水平方向間引き回路の動作例のタイミング図。
【図１９】本変形例における画像処理コントローラの構成例のブロック図。
【図２０】本実施形態又は本変形例における画像処理コントローラが表示コントロー    ラとして適用される電子機器の構成例のブロック図。
【符号の説明】
【０１３８】
１０  画像処理コントローラ、  ３０  表示ドライバ、
４０  第１のカメラモジュール、  ５０  第２のカメラモジュール、
１００  画像取り込み部、  １３０  フレームメモリ、  １４０  合成処理部、
１５０  ドライバＩ／Ｆ、  １６０  第１のカメラＩ／Ｆ、
１７０  第２のカメラＩ／Ｆ、  １８０  制御レジスタ、  １９０  画像縮小部
【図１】
2008270937.tif 000003
【図２】
2008270937.tif 000004
【図３】
2008270937.tif 000005
【図４】
2008270937.tif 000006
【図５】
2008270937.tif 000007
【図６】
2008270937.tif 000008
【図７】
2008270937.tif 000009
【図８】
2008270937.tif 000010
【図９】
2008270937.tif 000011
【図１０】
2008270937.tif 000012
【図１１】
2008270937.tif 000013
【図１２】
2008270937.tif 000014
【図１３】
2008270937.tif 000015
【図１４】
2008270937.tif 000016
【図１５】
2008270937.tif 000017
【図１６】
2008270937.tif 000018
【図１７】
2008270937.tif 000019
【図１８】
2008270937.tif 000020
【図１９】
2008270937.tif 000021
【図２０】
2008270937.tif 000022