(57)【要約】【課題】電気泳動素子とメモリ回路を組み合わせた構成を有する電気泳動装置の表示品質を向上させるとともに回路規模を縮小すること。【解決手段】スイッチング素子(21)と、入力端(N1)がスイッチング素子の出力端と接続されたラッチ回路(26)と、第１電極(27a)と第２電極(27b)との間に電気泳動材料(27c)を配置し、第１電極がラッチ回路の出力端(N2)に接続された電気泳動素子(27)と、を備える電気泳動装置の駆動法であって、(a)第２電極に基準電位を与えるステップと、(b)ステップ(a)と並行し、スイッチング素子を導通させ、データ信号をメモリ回路の入力端に与えることにより、ラッチ回路の出力端から基準電位又はこれより高い第１電位を出力させるステップと、(c)第２電極に対し、第１電位より高い第２電位と基準電位との間で振動する駆動信号を与えるステップと、(d)第２電極に基準電位を与えるステップと、を含む。【選択図】図２
2008033241.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子と、
前記スイッチング素子の出力信号を入力信号とするラッチ回路と、
第１電極と第２電極との間に電気泳動材料を配置した電気泳動素子と、
を含み、
前記第１電極は前記ラッチ回路の出力信号により駆動され、
前記ラッチ回路は、保持しているデータを変えることなしに、複数の異なる電位で前記第１電極を駆動する、電気泳動装置。
【請求項２】
スイッチング素子と、
入力端が前記スイッチング素子の出力端と接続されたラッチ回路と、
第１電極と第２電極との間に電気泳動材料を配置して構成され、前記第１電極が前記ラッチ回路の出力端に接続された電気泳動素子と、
を備え、
（ａ）前記第２電極に対して基準電位を与え、それと並行し、前記スイッチング素子を導通させ、データ信号を前記ラッチ回路の入力端に与えることにより前記ラッチ回路の出力端から基準電位又はこれより高い第１電位のいずれかを出力させるステップと、
（ｂ）前記第２電極に対し、前記第１電位より高い第２電位と前記基準電位との間で振動する駆動信号を与えるステップと、
（ｃ）前記第２電極に対して前記基準電位を与えるステップと、
を含む、電気泳動装置の駆動方法。
【請求項３】
前記ステップ（ｃ）において、前記ラッチ回路の出力端から前記第１電位よりも高い第３電位を出力させる、請求項２に記載の電気泳動装置の駆動方法。
【請求項４】
前記ラッチ回路の電源電位を変化させることによって前記第３電位を生じさせる、請求項３に記載の電気泳動装置の駆動方法。
【請求項５】
スイッチング素子と、
入力端が前記スイッチング素子の出力端と接続されたラッチ回路と、
第１電極と第２電極との間に電気泳動材料を配置して構成され、前記第１電極が前記ラッチ回路の出力端に接続された電気泳動素子と、
前記ラッチ回路へ供給する電源電位を制御する第１電源制御回路と、
前記スイッチング素子の導通状態を制御する第１ドライバと、
データ信号を前記ラッチ回路の入力端に与える第２ドライバと、
前記電気泳動素子の前記第２電極へ供給する電位を制御する第２電源制御回路と、
を備え、
第１駆動期間において、前記第２電源制御回路が前記第２電極に対して前記基準電位を与え、前記第１ドライバが前記スイッチング素子を導通させ、前記第２ドライバがデータ信号を前記ラッチ回路の入力端に与え、前記第１電源制御回路が基準電位又はこれより高い第１電位のいずれかを与え、
前記第１駆動期間に続く第２駆動期間において、前記第２電源制御回路が前記第２電極に対し、前記第１電位より高い第２電位と前記基準電位との間で振動する駆動信号を与え、
前記第２駆動期間に続く第３駆動期間において、前記第２電源制御回路が前記第２電極に対して前記基準電位を与える、
ことを特徴とする電気泳動装置。
【請求項６】
スイッチング素子と、
入力端が前記スイッチング素子の出力端と接続されたラッチ回路と、
第１電極と第２電極との間に電気泳動材料を配置して構成され、前記第１電極が前記ラッチ回路の出力端に接続された電気泳動素子と、
を備え、
（ａ）前記スイッチング素子を導通させ、データ信号を前記ラッチ回路の入力端に対して与えることにより、前記ラッチ回路の出力端から基準電位を出力させるステップと、
（ｂ）前記第２電極に対し、前記基準電位と当該基準電位より高い第２電位との間で振動する駆動信号を与えるステップと、
（ｃ）前記第２電極に対して前記基準電位を与えるとともに、前記スイッチング素子を導通させ、データ信号を前記ラッチ回路の入力端に対して与えることにより、前記ラッチ回路の出力端から基準電位又はこれより高い第１電位のいずれかを出力させるステップと、
を含む、電気泳動装置の駆動方法。
【請求項７】
（ｄ）前記ステップ（ｃ）の後に、前記ラッチ回路の出力端から前記第１電位よりも高い第３電位を出力させるステップ、
を更に含む、請求項６に記載の電気泳動装置の駆動方法。
【請求項８】
前記ラッチ回路の電源電位を変化させることによって前記第３電位を生じさせる、請求項７に記載の電気泳動装置の駆動方法。
【請求項９】
スイッチング素子と、
入力端が前記スイッチング素子の出力端と接続されたラッチ回路と、
第１電極と第２電極との間に電気泳動材料を配置して構成され、前記第１電極が前記ラッチ回路の出力端に接続された電気泳動素子と、
前記ラッチ回路へ供給する電源電位を制御する第１電源制御回路と、
前記スイッチング素子の導通状態を制御する第１ドライバと、
データ信号を前記ラッチ回路の入力端に与える第２ドライバと、
前記電気泳動素子の前記第２電極へ供給する電位を制御する第２電源制御回路と、
を備え、
第１駆動期間において、前記第１ドライバが前記スイッチング素子を導通させ、前記第２ドライバが前記データ信号を前記ラッチ回路の入力端に対して与え、前記第１電源制御回路が基準電位を供給し、
前記第１駆動期間に続く第２駆動期間において、前記第２電源制御回路が前記第２電極に対し、前記基準電位と当該基準電位より高い第２電位との間で振動する駆動信号を与え、
前記第２駆動期間に続く第３駆動期間において、前記第２電源制御回路が前記第２電極に対して前記基準電位を与え、前記第１ドライバが前記スイッチング素子を導通させ、前記第２ドライバが前記データ信号を前記ラッチ回路の入力端に対して与え、前記第１電源制御回路が前記ラッチ回路の出力端に対して基準電位又はこれより高い第１電位のいずれかを与える、
ことを特徴とする電気泳動装置。
【請求項１０】
スイッチング素子と、
入力端が前記スイッチング素子の出力端と接続されたラッチ回路と、
第１電極と第２電極との間に電気泳動材料を配置して構成され、前記第１電極が前記ラッチ回路の出力端に接続された電気泳動素子と、
を備える電気泳動装置を駆動する方法であって、
（ａ）前記第２電極に対して前記基準電位を与え、それと並行し、前記スイッチング素子を導通させ、データ信号を前記ラッチ回路の入力端に与えることにより前記ラッチ回路の出力端から基準電位又はこれより高い第１電位のいずれかを出力させるステップと、
（ｂ）前記第２電極に対し、前記第１電位より高い第２電位と前記基準電位との間で振動する駆動信号を与え、それと並行し、前記ラッチ回路の出力端から前記第２電位又は前記基準電位のいずれかを出力させるステップと、
を含む、電気泳動装置の駆動方法。
【請求項１１】
前記ステップ（ｂ）は、前記ラッチ回路の電源電位を変化させることによって前記第２電位を出力させる、請求項１０に記載の電気泳動装置の駆動方法。
【請求項１２】
（ｃ）前記ラッチ回路の出力端から、前記基準電位より高く前記第１電位より低い第３電位を出力させるステップ、
を更に含む、請求項１０に記載の電気泳動装置の駆動方法。
【請求項１３】
（ｄ）前記第２電極に対し、前記第１電位より高い第２電位と前記基準電位との間で振動する駆動信号を与えそれと並行し、前記ラッチ回路の出力端から前記第２電位又は前記基準電位のいずれかを出力させるステップ、
を更に含む、請求項１２に記載の電気泳動装置の駆動方法。
【請求項１４】
前記ステップ（ｄ）における駆動信号のパルス数を前記ステップ（ｂ）における駆動信号のパルス数より少なくする、請求項１３に記載の電気泳動装置の駆動方法。
【請求項１５】
スイッチング素子と、
入力端が前記スイッチング素子の出力端と接続されたラッチ回路と、
第１電極と第２電極との間に電気泳動材料を配置して構成され、前記第１電極が前記ラッチ回路の出力端に接続された電気泳動素子と、
前記ラッチ回路へ供給する電源電位を制御する第１電源制御回路と、
前記スイッチング素子の導通状態を制御する第１ドライバと、
データ信号を前記ラッチ回路の入力端に与える第２ドライバと、
前記電気泳動素子の前記第２電極へ供給する電位を制御する第２電源制御回路と、
を備え、
第１駆動期間において、第２電源制御回路が前記第２電極に対して前記基準電位を与え、前記第１ドライバが前記スイッチング素子を導通させ、前記第２ドライバが前記データ信号を前記ラッチ回路の入力端に与えることにより前記ラッチ回路の出力端から基準電位又はこれより高い第１電位のいずれかを出力させ、
前記第１駆動期間に続く第２駆動期間において、前記第２電源制御回路が前記第２電極に対して前記第１電位より高い第２電位と前記基準電位との間で振動する駆動信号を与え、前記第１電源制御回路が前記ラッチ回路の出力端に対して前記第２電位又は前記基準電位のいずれかを与える、
ことを特徴とする電気泳動装置。
【請求項１６】
請求項１、５、９、１５のいずれか一項に記載の電気泳動装置を表示部として備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気泳動装置およびその駆動方法、並びに当該電気泳動装置を表示部として備える電子機器に関する。
【背景技術】
【０００２】
電気泳動素子を用いた表示装置が知られている（例えば、特開２００３−８４３１４号公報参照）。上記の特許文献では、アクティブマトリクス型の電気泳動表示装置において各画素にメモリ回路を配置する構成が開示されている。かかる構成によれば、画素ごとに映像信号（データ信号）を保持することにより、書き込み回数の少ない電気泳動表示装置が実現される。このような電気泳動素子とメモリ回路を組み合わせた構成を活かしつつ、表示をより高コントラスト化するための具体的な駆動技術が望まれていた。また、駆動に要する周辺回路の大きさ（実装面積）をより小さくすることも望まれていた。
【０００３】
【特許文献１】特開２００３−８４３１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、電気泳動素子とメモリ回路を組み合わせた構成を有する電気泳動装置の表示品質を向上させるとともに回路規模を縮小することが可能な技術を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明にかかる電気泳動装置は、
スイッチング素子と、
前記スイッチング素子の出力信号を入力信号とするラッチ回路と、
第１電極と第２電極との間に電気泳動材料を配置した電気泳動素子と、
を含み、
前記第１電極は前記ラッチ回路の出力信号により駆動され、
前記ラッチ回路は、保持しているデータを変えることなしに、複数の異なる電位で前記第１電極を駆動する。
【０００６】
本発明の他の態様にかかる電気泳動装置の駆動方法は、
スイッチング素子と、
入力端が上記スイッチング素子の出力端と接続されたラッチ回路と、
第１電極と第２電極との間に電気泳動材料を配置して構成され、上記第１電極が上記ラッチ回路の出力端に接続された電気泳動素子と、
を備える電気泳動装置を駆動する方法であって、（ａ）上記第２電極に対して基準電位を与え、それと並行し、上記スイッチング素子を導通させ、データ信号を上記ラッチ回路の入力端に与えることにより上記ラッチ回路の出力端から基準電位又はこれより高い第１電位のいずれかを出力させるステップと、（ｂ）上記第２電極に対し、上記第１電位より高い第２電位と上記基準電位との間で振動する駆動信号を与えるステップと、（ｃ）上記第２電極に対して上記基準電位を与えるステップと、
を含むことを特徴とする。
【０００７】
本発明の他の態様にかかる電気泳動装置は、
スイッチング素子と、
入力端が上記スイッチング素子の出力端と接続されたラッチ回路と、
第１電極と第２電極との間に電気泳動材料を配置して構成され、上記第１電極が上記ラッチ回路の出力端に接続された電気泳動素子と、
上記ラッチ回路へ供給する電源電位を制御する第１電源制御回路と、
上記スイッチング素子の導通状態を制御する第１ドライバと、
データ信号を上記ラッチ回路の入力端に与える第２ドライバと、
上記電気泳動素子の上記第２電極へ供給する電位を制御する第２電源制御回路と、
を備え、
第１駆動期間において、上記第２電源制御回路が上記第２電極に対して上記基準電位を与え、上記第１ドライバが上記スイッチング素子を導通させ、上記第２ドライバがデータ信号を上記ラッチ回路の入力端に与え、上記第１電源制御回路が基準電位又はこれより高い第１電位のいずれかを与え、
上記第１駆動期間に続く第２駆動期間において、上記第２電源制御回路が上記第２電極に対し、上記第１電位より高い第２電位と上記基準電位との間で振動する駆動信号を与え、
上記第２駆動期間に続く第３駆動期間において、上記第２電源制御回路が上記第２電極に対して上記基準電位を与える、
ことを特徴とする。
【０００８】
上記の各発明によれば、電気泳動材料に含まれる粒子（例えば黒色粒子および白色粒子）が撹拌されることにより、その後の表示制御の際に、残像が残らず高品位な表示を実現することが可能となる。また、ラッチ回路へのデータ書き込みを低電位で行うので、データ書き込み用回路にレベルシフタ回路を設ける必要がなく、回路規模を縮小することが可能となる。
【０００９】
好ましくは、上記ステップ（ｃ）において、上記ラッチ回路の出力端から上記第１電位よりも高い第３電位を出力させる。この第３電位は、例えば上記ラッチ回路の電源電位を変化させることによってを生じさせることが好ましい。
【００１０】
それにより、コントラストをより上げることができ、かつ表示速度を上げることができる。
【００１１】
本発明の他の態様にかかる電気泳動装置の駆動方法は、
スイッチング素子と、
入力端が上記スイッチング素子の出力端と接続されたラッチ回路と、
第１電極と第２電極との間に電気泳動材料を配置して構成され、上記第１電極が上記ラッチ回路の出力端に接続された電気泳動素子と、
を備える電気泳動装置を駆動する方法であって、（ａ）上記スイッチング素子を導通させ、データ信号を上記ラッチ回路の入力端に対して与えることにより、上記ラッチ回路の出力端から基準電位を出力させるステップと、（ｂ）上記第２電極に対し、上記基準電位と当該基準電位より高い第２電位との間で振動する駆動信号を与えるステップと、（ｃ）上記第２電極に対して上記基準電位を与えるとともに、上記スイッチング素子を導通させ、データ信号を上記ラッチ回路の入力端に対して与えることにより、上記ラッチ回路の出力端から基準電位又はこれより高い第１電位のいずれかを出力させるステップと、
を含むことを特徴とする。
【００１２】
本発明の他の態様にかかる電気泳動装置は、
スイッチング素子と、
入力端が上記スイッチング素子の出力端と接続されたラッチ回路と、
第１電極と第２電極との間に電気泳動材料を配置して構成され、上記第１電極が上記ラッチ回路の出力端に接続された電気泳動素子と、
上記ラッチ回路へ供給する電源電位を制御する第１電源制御回路と、
上記スイッチング素子の導通状態を制御する第１ドライバと、
データ信号を上記ラッチ回路の入力端に与える第２ドライバと、
上記電気泳動素子の上記第２電極へ供給する電位を制御する第２電源制御回路と、
を備え、
第１駆動期間において、上記第１ドライバが上記スイッチング素子を導通させ、上記第２ドライバが上記データ信号を上記ラッチ回路の入力端に対して与え、上記第１電源制御回路が基準電位を供給し、
上記第１駆動期間に続く第２駆動期間において、上記第２電源制御回路が上記第２電極に対し、上記基準電位と当該基準電位より高い第２電位との間で振動する駆動信号を与え、
上記第２駆動期間に続く第３駆動期間において、上記第２電源制御回路が上記第２電極に対して上記基準電位を与え、上記第１ドライバが上記スイッチング素子を導通させ、上記第２ドライバが上記データ信号を上記ラッチ回路の入力端に対して与え、上記第１電源制御回路が上記ラッチ回路の出力端に対して基準電位又はこれより高い第１電位のいずれかを与える、
ことを特徴とする。
【００１３】
上記の各発明によれば、電気泳動素子は、電気泳動材料に含まれる粒子が撹拌されつつ、まず一の色調に制御される。このように一の色調をまずは表示し、後に他の色調に制御することにより、高品位な表示を実現することが可能となる。また、ラッチ回路へのデータ書き込みを低電位で行うので、データ書き込み用回路にレベルシフタ回路を設ける必要がなく、回路規模を縮小することが可能となる。
【００１４】
好ましくは、上記の電気泳動装置の駆動方法は、上記ステップ（ｃ）の後に、上記ラッチ回路の出力端から上記第１電位よりも高い第３電位を出力させるステップ（ｄ）を更に含む。この第３電位は、例えば上記ラッチ回路の電源電位を変化させることによって生じさせる。
【００１５】
それにより、コントラストをより上げることができ、かつ表示速度を上げることができる。
【００１６】
本発明の他の態様にかかる電気泳動装置の駆動方法は、
スイッチング素子と、
入力端が上記スイッチング素子の出力端と接続されたラッチ回路と、
第１電極と第２電極との間に電気泳動材料を配置して構成され、上記第１電極が上記ラッチ回路の出力端に接続された電気泳動素子と、
を備える電気泳動装置を駆動する方法であって、（ａ）上記第２電極に対して上記基準電位を与えそれと並行し、上記スイッチング素子を導通させ、データ信号を上記ラッチ回路の入力端に与えることにより、上記ラッチ回路の出力端から基準電位又はこれより高い第１電位のいずれかを出力させるステップと、（ｂ）上記第２電極に対し、上記第１電位より高い第２電位と上記基準電位との間で振動する駆動信号を与えそれと並行し、上記ラッチ回路の出力端から上記第２電位又は上記基準電位のいずれかを出力させるステップと、
を含むことを特徴とする。
【００１７】
本発明の他の態様にかかる電気泳動装置は、
スイッチング素子と、
入力端が上記スイッチング素子の出力端と接続されたラッチ回路と、
第１電極と第２電極との間に電気泳動材料を配置して構成され、上記第１電極が上記ラッチ回路の出力端に接続された電気泳動素子と、
上記ラッチ回路へ供給する電源電位を制御する第１電源制御回路と、
上記スイッチング素子の導通状態を制御する第１ドライバと、
データ信号を上記ラッチ回路の入力端に与える第２ドライバと、
上記電気泳動素子の上記第２電極へ供給する電位を制御する第２電源制御回路と、
を備え、
第１駆動期間において、第２電源制御回路が上記第２電極に対して上記基準電位を与え、上記第１ドライバが上記スイッチング素子を導通させ、上記第２ドライバが上記データ信号を上記ラッチ回路の入力端に与えることにより上記ラッチ回路の出力端から基準電位又はこれより高い第１電位のいずれかを出力させ、
上記第１駆動期間に続く第２駆動期間において、上記第２電源制御回路が上記第２電極に対して上記第１電位より高い第２電位と上記基準電位との間で振動する駆動信号を与え、上記第１電源制御回路が上記ラッチ回路の出力端に対して上記第２電位又は上記基準電位のいずれかを与える、
ことを特徴とする。
【００１８】
上記の各発明によれば、データ信号（画像データ信号）を書き込んだ後により高電位を有する交流の駆動信号を与えることにより、消費電流を低減しつつ、コントラストの高い高品位な表示を実現することができる。また、ラッチ回路へのデータ書き込みを低電位で行うので、データ書き込み用回路にレベルシフタ回路を設ける必要がなく、回路規模を縮小することが可能となる。
【００１９】
好ましくは、上記ステップ（ｂ）は、上記ラッチ回路の電源電位を変化させることによって上記第２電位を出力させる。
【００２０】
好ましくは、上記の電気泳動装置の駆動方法は、上記ラッチ回路の出力端から、上記基準電位より高く上記第１電位より低い第３電位を出力させるステップ（ｃ）を更に含む。ここで「第３電位」とは、例えばラッチ回路のデータ保持状態を維持するのに必要最小限の低い電位とすることができる。
【００２１】
これにより、消費電力を低減しつつ表示状態を維持できる。
【００２２】
好ましくは、上記の電気泳動装置の駆動方法は、
（ｄ）上記第２電極に対し、上記第１電位より高い第２電位と上記基準電位との間で振動する駆動信号を与えそれと並行し、上記ラッチ回路の出力端から上記第２電位又は上記基準電位のいずれかを出力させるステップ、
を更に含む。
【００２３】
これにより、コントラストを維持し、強調することができる。
【００２４】
好ましくは、上記ステップ（ｄ）における駆動信号のパルス数を上記ステップ（ｂ）における駆動信号のパルス数より少なくする。
【００２５】
それにより、一層の低消費電力化が図られる。
【００２６】
本発明にかかる電子機器は、上述した電気泳動装置を表示部として備える。ここで、「電子機器」は、電気泳動材料による表示を利用する表示部を備えるあらゆる機器を含むもので、ディスプレイ装置、テレビジョン装置、電子ペーパ、時計、電卓、携帯電話、携帯情報端末等を含む。また、「機器」という概念には、例えば可撓性のある紙状／フィルム状の物体や、これら物体が貼り付けられた壁面等の不動産に属するもの、車両、飛行体、船舶等の移動体に属するものも含む。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の好適な実施態様について図面を参照しながら説明する。
【００２８】
図１は、一実施形態の電気泳動装置の電気的な全体構成を示すブロック図である。本実施形態の電気泳動装置１００は、複数の走査線およびこれらと直交する複数のデータ線の各交点に配置された画素部２０を有する。各画素２０はマトリクス状に配列されている。
【００２９】
図２は、各画素部２０の構成を説明する回路図である。図２に示すように、各画素部２０は、スイッチング素子としてのトランジスタ２１と、４つのトランジスタ２２、２３、２４、２５を組み合わせて構成されるラッチ回路２６と、電気泳動素子２７と、を含んで構成される。
【００３０】
トランジスタ２１は、例えば図示のように電界効果型のｎチャネルトランジスタである。このトランジスタ２１は、ゲートが走査線３０に接続され、一方のソースドレイン（入力端）がデータ線３１に接続され、他方のソースドレイン（出力端）がラッチ回路２６の入力端に接続されている。
【００３１】
ラッチ回路（フリップフロップ回路）２６は、例えば図示のように２つの電界効果型のｎチャネルトランジスタ２２、２４と、２つの電界効果型のｐチャネルトランジスタ２３、２５を組み合わせて構成されている。より具体的には、各トランジスタ２２、２３は、一方のソースドレイン同士が接続されている。トランジスタ２２の他方のソースドレインは低電圧電源線３３と接続されている。トランジスタ２３の他方のソースドレインは高電圧電源線３２と接続されている。同様に、各トランジスタ２４、２５は、一方のソースドレイン同士が接続されている。トランジスタ２４の他方のソースドレインは電源線３３と接続されている。トランジスタ２５の他方のソースドレインは電源線３２と接続されている。トランジスタ２２、２３の各ゲートは、各トランジスタ２４、２５のソースドレイン同士の接続点Ｎ１と接続されている。当該接続点Ｎ１がラッチ回路２６の入力端として機能する。この入力端Ｎ１は図示のようにトランジスタ２１の他方のソースドレイン（出力端）と接続されている。トランジスタ２４、２５の各ゲートは、各トランジスタ２２、２３のソースドレイン同士の接続点Ｎ２と接続されている。当該接続点Ｎ２がラッチ回路２６の出力端として機能する。このラッチ回路２６の出力端Ｎ２は、電気泳動素子２７の第１電極２７ａと接続されている。このラッチ回路２６は、入力端Ｎ１に与えられた電位が高電位のときに出力端には低電位ＶSSが現れ、入力端Ｎ１に与えられた電位が低電位のときに出力端には高電位ＶEPが現れる。
【００３２】
電気泳動素子２７は、第１電極２７ａと、第２電極２７ｂと、これらの間に配置される電気泳動材料２７ｃ（図３参照）と、を含んで構成されている。本実施形態では、第１電極２７ａは各画素部２０ごとに独立して設けられる画素電極である。また、第２電極２７ｂは、各画素部２０の間で共有される共通電極である。この共通電極としての第２電極２７ｂには、共通電極電位ＶCOMが与えられる。また、本実施形態の電気泳動材料２７ｃは、正に帯電した黒色粒子と、負に帯電した白色粒子と、を含有する多数のマイクロカプセルを含んで構成される。この電気泳動材料２７ｃの様子を図３において模式的に示す。図示のように本実施形態では、第１電極２７ａの電位が第２電極２７ｂの電位よりも相対的に高い場合には、正に帯電した黒色粒子が第２電極２７ｂ側へ移動し、負に帯電した白色粒子が第１電極２７ａ側へ移動する。この状態の画素部２０を第２電極２７ｂ側から見ると黒色と認識される。また、第１電極２７ａの電位が第２電極２７ｂの電位よりも相対的に低い場合には、正に帯電した黒色粒子が第１電極２７ａ側へ移動し、負に帯電した白色粒子が第２電極２７ｂ側へ移動する。この状態の画素部２０を第２電極２７ｂ側から見ると白色と認識される。つまり、本実施形態の電気泳動装置１００は、基本的に白黒の２値表示を行うものであるが、近隣の複数の画素部２０を組み合わせて階調表示を行うようにすることもできる。なお、採用し得る電気泳動材料２７ｃの形態は上記のマイクロカプセル型に限定されない。更に、各粒子に施される色調は黒色および白色の組み合わせに限定されず、各粒子の帯電の状態についても上記に限定されない。また、第１電極２７ａと第２電極２７ｂのいずれの側から視認するように構成してもよい。すなわち、これらの条件は適宜変更して実施することができる。
【００３３】
ここで上記図１に戻り、各構成ブロックの説明を行う。図１に示すように電気泳動装置１００は、走査ドライバ１０、データドライバ１３、メモリ電源制御回路１６、共通電極制御回路１７、を含んで構成される。
【００３４】
走査ドライバ（第１ドライバ）１０は、トランジスタ２１のゲートに制御信号を与えることにより、当該トランジスタ２１の導通状態を制御する。この走査ドライバ１０は、シフトレジスタ回路１１とレベルシフタ回路１２を含んで構成される。シフトレジスタ回路１１は、例えば複数段（走査線数に対応する段数）のフリップフロップを含み、所定間隔でいずれかの走査線３０に制御信号Ｖscanを出力する。レベルシフタ回路１２は、シフトレジスタ回路１１から出力される制御信号Ｖscanの電圧レベルを上昇させる。例えば本実施形態では、走査ドライバ１０の電源電圧が５Ｖ、レベルシフタ回路１２の電源電圧が７Ｖ（又はそれ以上）に設定されている。これにより、各走査線３０に与えられる制御信号の電位低下を回避する。
【００３５】
データドライバ（第２ドライバ）１３は、画素部２０の状態を制御するためのデータ信号をラッチ回路２６の入力端に与える。このデータドライバ１３は、シフトレジスタ回路１４とラッチ回路１５を含んで構成される。シフトレジスタ回路１４は、例えば複数段（データ線数に対応する段数）のフリップフロップを含み、所定間隔でデータ線３１にデータ信号ＶDATAを出力する。ラッチ回路１５は、シフトレジスタ回路１４から出力されるデータ信号Ｖscanを保持し、所定タイミングでデータ線３１に出力する。本実施形態では、線順次ではなく点順次でデータ信号Ｖscanが転送される。
【００３６】
メモリ電源制御回路（第１電源制御回路）１６は、各画素部２０に含まれるラッチ回路２６へ供給する電源電位を制御する。ここで、メモリ電源制御回路１６によって制御される電源電位には、高電位側電源電位ＶEPと低電位側電源電位ＶSSがある（図２参照）。高電位側電源電位ＶEPは、上記のように電源線３２を介してラッチ回路２６の各トランジスタ２３、２５の接続点Ｎ３に与えられる。本実施形態ではこの高電位側電源電位ＶEPが可変に設定される。その詳細については後述する。低電位側電源電位ＶSSは、上記のように電源線３３を介してラッチ回路２６の各トランジスタ２２、２４の接続点Ｎ４に与えられる。低電位側電源電位ＶSSは例えば基準電位（グランドレベル）であるが、それ以外にも任意に設定できる。
【００３７】
共通電極制御回路（第２電源制御回路）１７は、電気泳動素子２７の第２電極（共通電極）２７ｂへ供給する電位を制御する。本実施形態ではこの電位（以下「共通電極電位」と称する。）についても可変に設定される。その詳細については後述する。
【００３８】
本実施形態の電気泳動装置１００はこのような構成を有しており、次に、各画素部２０に対して駆動信号を与える方法（すなわち駆動方法）について詳述する。駆動方法としては以下に説明するように３つの方法がある。
【００３９】
＜第１の駆動方法＞
図４及び図５は、電気泳動装置の駆動方法（その１）を説明する信号波形図である。各図では、横軸が時間を示し、縦軸が電圧レベルを示している。また、図中においては第１電極２７ａの電位を「Ｖ1」第２電極２７ｂの電位を「ＶCOM」と表す（以下も同様）。まず、図４に基づいて、画素部２０を黒色表示にする場合の駆動方法を説明する。
【００４０】
画像データ書き込み期間（第１駆動期間）においては、共通電極制御回路１７から第２電極２７ｂに対して基準電位が与えられる。ここで「基準電位」は、例えば図示のようにグランドレベル（０Ｖ）の電位である。またこれと並行して、走査ドライバ１０がトランジスタ２１のゲートに制御信号を与えて当該トランジスタ２１を導通させ、データドライバ１３がデータ信号をラッチ回路２６の入力端Ｎ１に与える。ここで、「データ信号」は、相対的に高電位の信号（例えば、５Ｖ）または相対的に低電位の信号（例えば、０Ｖ）のいずれかである。本実施形態では、高電位信号（ＨＩＧＨ信号）が白色表示に対応し、低電位信号（ＬＯＷ信号）が黒色表示に対応している。ここでは、黒色表示の場合を想定しており、データ信号としては低電位信号が与えられる。この低電位信号は、ラッチ回路２６に対して次のデータ書き込みがなされない限りは保持される。これにより、ラッチ回路２６の出力端Ｎ２からは、メモリ電源制御回路１６から供給された第１電位（例えば、図示のように５Ｖ）が出力される。この期間においては、電気泳動素子２７は、第１電極２７ａの電位Ｖ1が上記の第１電位となり、第２電極２７ｂの電位ＶCOMが上記の基準電位となる。よって、電位Ｖ1が電位ＶCOMよりも高くなる。それにより、図中に模式的に色付き矢印で示すように、第１電極２７ａから第２電極２７ｂへ向かう５Ｖの電位差（電界）が生じ、この電界によって画素部２０が黒色表示に制御される。
【００４１】
上記の画像データ書き込み期間に続くＶCOM駆動期間（第２駆動期間）においては、共通電極制御回路１７から第２電極２７ｂに対して、上述の第１電位より高い第２電位（例えば、図示のように１５Ｖ）と上述の基準電位（例えば、図示のように０Ｖ）との間で振動する駆動信号（交流信号）が与えられる。このとき、上述のように、第１電極２７ａの電位Ｖ1は第１電位（本例では５Ｖ）に保たれている。よって、駆動信号の電位が第１電位よりも高くなるタイミングでは、電気泳動素子２７の第１電極２７ａの電位Ｖ1よりも第２電極２７ｂの電位ＶCOMが高くなる。それにより、図中に模式的に白抜き矢印で示すように、第２電極２７ｂから第１電極２７ａへ向かう１０Ｖの電位差（電界）が生じ、この電界によって画素部２０が白色表示に制御される。また、駆動信号の電位が第１電位よりも低くなるタイミングでは、電気泳動素子２７の第１電極２７ａの電位Ｖ1が第２電極２７ｂの電位ＶCOMよりも高くなる。それにより、図中に模式的に色付き矢印で示すように、第１電極２７ａから第２電極２７ｂへ向かう５Ｖの電位差（電界）が生じ、この電界によって画素部２０が黒色表示に制御される。このような交流の駆動信号を与えることにより、電気泳動材料２７ｃ内の黒色粒子および白色粒子が撹拌され、当該各粒子が動きやすい状態になる。この期間は、次の表示に備えて各粒子を撹拌するリセット期間として機能する。
【００４２】
なお、上記では一例としてパルス状の駆動信号（矩形波の駆動信号）を例示していたが、正弦波など他の交流信号であってもよい（以下も同様）。
【００４３】
上記のＶCOM駆動期間に続く表示期間（第３駆動期間）においては、共通電極制御回路１７から第２電極２７ｂに対して、上述の基準電位（本例では０Ｖ）が与えらえる。このときも、上述のように、電気泳動素子２７の第１電極２７ａの電位Ｖ1は第１電位（本例では５Ｖ）に保たれているので、第１電極２７ａの電位Ｖ1が第２電極２７ｂの電位ＶCOMよりも高くなる。それにより、図中に模式的に色付き矢印で示すように、第１電極２７ａから第２電極２７ｂへ向かう５Ｖの電位差が生じ、この電界によって画素部２０が黒色表示に制御される。なお、この期間においては、メモリ電源制御回路１６からラッチ回路２６に与える高電位側電源電位ＶEPを上記の第１電位よりも高い第３電位とし、ラッチ回路２６の出力端Ｎ２から当該第３電位（例えば、７〜１０Ｖ程度）を出力させることも好ましい（図中、点線により表す）。それにより、第１電極２７ａから第２電極２７ｂへ向かう電位差をより大きくし、表示速度およびコントラストを更に向上させることができる。その後、電源オフにされると第１電極２７ａと第２電極２７ｂとの間の電位差は徐々に０Ｖに近づく。
【００４４】
次に、図５に基づいて、画素部２０を白色表示にする場合の駆動方法を説明する。なお、上記と重複する部分については説明を省略する。
【００４５】
画像データ書き込み期間においては、共通電極制御回路１７から第２電極２７ｂに対して基準電位が与えられる。またこれと並行して、走査ドライバ１０がトランジスタ２１のゲートに制御信号を与えて当該トランジスタ２１を導通させ、データドライバ１３がデータ信号をラッチ回路２６の入力端Ｎ１に与える。ここでは、白色表示の場合を想定しており、データ信号としては高電位信号が与えられる。この高電位信号は、ラッチ回路２６に対して次のデータ書き込みがなされない限りは保持される。これにより、ラッチ回路２６の出力端Ｎ２からは、メモリ電源制御回路１６から供給される電位ＶSSが出力される。この期間においては、電気泳動素子２７においては第１電極２７ａの電位Ｖ1（＝電位ＶSS）と第２電極２７ｂの電位ＶCOMとがほぼ等しくなる。それにより、第１電極２７ａと第２電極２７ｂの間には電位差が生じないので、画素部２０の表示状態は変化しない。
【００４６】
上記の画像データ書き込み期間に続くＶCOM駆動期間においては、共通電極制御回路１７から第２電極２７ｂに対して、上述の第１電位より高い第２電位と上述の基準電位との間で振動する駆動信号が与えられる。このとき、上述のように、第１電極２７ａの電位Ｖ1は基準電位に保たれている。それにより、図中に模式的に白抜き矢印で示すように、第２電極２７ｂから第１電極２７ａへ向かう１５Ｖの電位差が生じ、この電位差によって画素部２０が白色表示に制御される。すなわち、この期間においては、交流の駆動信号を用いて電気泳動材料２７ｃ内の黒色粒子および白色粒子を撹拌して動きやすい状態にしつつ、白色粒子を第２電極２７ｂ側へ移動させ、黒色粒子を第１電極２７ａ側へ移動させる制御がなされる。その結果として、画素部２０が白色表示に制御されることになる。
【００４７】
上記のＶCOM駆動期間に続く表示期間においては、共通電極制御回路１７から第２電極２７ｂに対して、上述の基準電位が与えらえる。このときも、上述のように、電気泳動素子２７の第１電極２７ａの電位Ｖ1は基準電位と等しい電位ＶSSに保たれているので、第１電極２７ａと第２電極２７ｂには電位差が生じないことになる。直前のＶCOM駆動期間において画素部２０が白色表示に制御されていたので、その状態が保たれる。よって、表示期間においては、画素部２０が白色表示に制御される。その後、電源オフにされると第１電極２７ａと第２電極２７ｂとの間の電位差は徐々に０Ｖに近づく。
【００４８】
以上のように、第１の駆動方法を用いた場合には、メモリ電源制御回路１６の高電位側電源電位ＶEPが相対的に低い電位（本例では５Ｖ）のときにラッチ回路２６へのデータ書き込みを行うので、データドライバ１３にレベルシフタ回路を設ける必要がなくなる。それにより、回路規模を縮小することが可能となる。
【００４９】
また、ＶCOM駆動期間において黒色粒子および白色粒子が撹拌されるので、画素部２０を黒色表示に制御する場合に、残像が残らず高品位な表示を実現することが可能となる。
【００５０】
また、表示期間において、高電位側電源電位ＶEPを第１電位からそれより高い第３電位に昇圧した場合には、コントラストをより上げることができるとともに、黒色表示の場合の表示速度を上げることができる。
【００５１】
なお、上述した第１の駆動方法において、電気泳動材料２７ｃに含まれる黒色粒子および白色粒子の耐電状態が上記と逆の場合には、画素部２０の制御状態が上記と逆になる。すなわち、図４に基づいて説明した駆動方法により画素部２０が白色表示に制御され、図５に基づいて説明した駆動方法により画素部２０が黒色表示に制御されることになる。このことは、以下に説明する他の駆動方法についても同様である。
【００５２】
＜第２の駆動方法＞
図６及び図７は、電気泳動装置の駆動方法（その２）を説明する信号波形図である。各図では、横軸が時間を示し、縦軸が電圧レベルを示している。まず、図６に基づいて、画素部２０を黒色表示にする場合の駆動方法を説明する。
【００５３】
全画素ＬＯＷ書き込み期間（第１駆動期間）においては、走査ドライバ１０がトランジスタ２１のゲートに制御信号を与えて当該トランジスタ２１を導通させ、データドライバ１３がデータ信号をラッチ回路２６の入力端Ｎ１に与える。ここでは、ラッチ回路２６の入力端Ｎ１に高電位信号が与えられる。この高電位信号は、ラッチ回路２６に対して次のデータ書き込みがなされない限りは保持される。その結果、ラッチ回路２６の出力端Ｎ２からは、メモリ電源制御回路１６によって与えられた電位ＶSSが出力される。本実施形態ではこの電位ＶSSは上記のように基準電位に相当する。この期間においては、電気泳動素子２７においては第１電極２７ａの電位Ｖ1がＶSS（＝基準電位）となり、第２電極２７ｂの電位ＶCOMも基準電位となり、両電極間には電位差が生じない。よって、画素部２０は、直前の表示状態を維持する。この書き込みは全ての画素部２０に対して行われる。
【００５４】
上記の全画素ＬＯＷ書き込み期間に続くＶCOM駆動期間（第２駆動期間）においては、共通電極制御回路１７から第２電極２７ｂに対して、上述の基準電位とこれより高い第２電位との間で振動する駆動信号が与えられる。このとき、上述のように、第１電極２７ａの電位Ｖ1は基準電位に保たれている。それにより、図中に模式的に白抜き矢印で示すように、第２電極２７ｂから第１電極２７ａへ向かう１５Ｖの電位差が生じ、この電界によって画素部２０が白色表示に制御される。すなわち、この期間では、交流の駆動信号を用いて電気泳動材料２７ｃ内の黒色粒子および白色粒子を撹拌して動きやすい状態にしつつ、白色粒子を第２電極２７ｂ側へ移動させ、黒色粒子を第１電極２７ａ側へ移動させる制御がなされる。その結果として、画素部２０が白色表示に制御されることになる。
【００５５】
上記のＶCOM駆動期間に続く画像データ書き込み期間（第３駆動期間）においては、共通電極制御回路１７から第２電極２７ｂに対して基準電位が与えられる。またこれと並行して、走査ドライバ１０がトランジスタ２１のゲートに制御信号を与えて当該トランジスタ２１を導通させ、データドライバ１３がデータ信号をラッチ回路２６の入力端Ｎ１に与える。ここでは、黒色表示の場合を想定しており、データ信号としては低電位信号が与えられる。この低電位信号は、ラッチ回路２６に対して次のデータ書き込みがなされない限りは保持される。これにより、ラッチ回路２６の出力端Ｎ２からは、メモリ電源制御回路１６から供給された高電位側電源電位ＶEPが出力される。ここでは、高電位側電源電位ＶEPは第１電位である。この期間においては、電気泳動素子２７においては第１電極２７ａの電位Ｖ1（＝第１電位）が第２電極２７ｂの電位ＶCOM（＝基準電位）よりも高くなる。それにより、図中に模式的に色付き矢印で示すように、第１電極２７ａから第２電極２７ｂへ向かう５Ｖの電位差が生じ、この電界によって画素部２０が黒色表示に制御される。
【００５６】
上記の画像データ書き込み期間に続くコントラスト強調期間（第４駆動期間）においては、メモリ電源制御回路１６からラッチ回路２６に与えられる高電位側電源電位ＶEPとして上記の第１電位よりも高い第３電位を生じさせ、ラッチ回路２６の出力端Ｎ２から当該第３電位（例えば、７〜１０Ｖ程度）を出力させる。それにより、第１電極２７ａから第２電極２７ｂへ向かう電位差をより大きくし、表示速度およびコントラストを更に向上させることができる。その後、電源オフにされると第１電極２７ａと第２電極２７ｂとの間の電位差は徐々に０Ｖに近づく。
【００５７】
次に、図７に基づいて、画素部２０を白色表示にする場合の駆動方法を説明する。なお、上記と重複する部分については説明を省略する。
【００５８】
全画素ＬＯＷ書き込み期間においては、走査ドライバ１０がトランジスタ２１のゲートに制御信号を与えて当該トランジスタ２１を導通させ、データドライバ１３がデータ信号をラッチ回路２６の入力端Ｎ１に与える。なお、詳細については上記の黒色表示の場合と同様であるため、説明を省略する。
【００５９】
上記の全画素ＬＯＷ書き込み期間に続くＶCOM駆動期間においては、共通電極制御回路１７から第２電極２７ｂに対して、上述の基準電位とこれより高い第２電位との間で振動する駆動信号が与えられる。なお、詳細については上記の黒色表示の場合と同様であるため、説明を省略する。
【００６０】
上記のＶCOM駆動期間に続く画像データ書き込み期間においては、共通電極制御回路１７から第２電極２７ｂに対して基準電位を与えられる。またこれと並行して、走査ドライバ１０がトランジスタ２１のゲートに制御信号を与えて当該トランジスタ２１を導通させ、データドライバ１３がデータ信号をラッチ回路２６の入力端Ｎ１に与える。ここでは、白色表示の場合を想定しており、データ信号としては高電位信号が与えられる。この高電位信号は、ラッチ回路２６に対して次のデータ書き込みがなされない限りは保持される。これにより、ラッチ回路２６の出力端Ｎ２からは、メモリ電源制御回路１６から供給された電位ＶSS（本例では基準電位に等しい）が出力される。この期間においては、電気泳動素子２７においては第１電極２７ａの電位Ｖ1と第２電極２７ｂの電位ＶCOMの電位差がないので、画素部２０の状態は直前の駆動期間における制御状態に依存する。その結果、画素部２０は白色表示に制御される。
【００６１】
上記の画像データ書き込み期間に続くコントラスト強調期間においては、ラッチ回路２６の出力端Ｎ２から電位ＶSS（＝基準電位）が出力され、第１電極２７ａの電位Ｖ1と第２電極２７ｂの電位ＶCOMの電位差がない状態が維持される。すなわち、画素部２０は白色表示を維持するように制御される。その後、電源オフにされると第１電極２７ａと第２電極２７ｂとの間の電位差は徐々に０Ｖに近づく。
【００６２】
以上のように、第２の駆動方法を用いた場合においても、メモリ電源制御回路１６の高電位側電源電位ＶEPが相対的に低い電位のときにラッチ回路２６へのデータ書き込みを行うので、データドライバ１３にレベルシフタ回路を設ける必要がなくなる。それにより、回路規模を縮小することが可能となる。
【００６３】
また、ＶCOM駆動期間においては、黒色粒子および白色粒子を撹拌しつつ、まず白色表示に制御される。このように、白色をまずきれいに表示し、後に黒色表示に制御することにより、高品位な表示を実現することが可能となる。
【００６４】
また、コントラスト強調期間において、高電位側電源電位ＶEPを第１電位からそれより高い第３電位に昇圧した場合には、コントラストをより上げることができるとともに、黒色表示の場合の表示速度を上げることができる。
【００６５】
＜第３の駆動方法＞
図８及び図９は、電気泳動装置の駆動方法（その３）を説明する信号波形図である。各図では、横軸が時間を示し、縦軸が電圧レベルを示している。まず、図８に基づいて、画素部２０を黒色表示にする場合の駆動方法を説明する。
【００６６】
画像データ書き込み期間（第１駆動期間）においては、共通電極制御回路１７から第２電極２７ｂに対して基準電位が与えられる。またこれと並行して、走査ドライバ１０がトランジスタ２１のゲートに制御信号を与えて当該トランジスタ２１を導通させ、データドライバ１３がデータ信号をラッチ回路２６の入力端Ｎ１に与える。ここでは、黒色表示の場合を想定しており、データ信号としては低電位信号が与えられる。この低電位信号は、ラッチ回路２６に対して次のデータ書き込みがなされない限りは保持される。これにより、ラッチ回路２６の出力端Ｎ２からは、メモリ電源制御回路１６から高電位側電源電位ＶEPとして第１電位（例えば、図示のように５Ｖ）が出力される。この期間において、電気泳動素子２７は、第１電極２７ａの電位Ｖ1が（＝第１電位）が第２電極２７ｂの電位ＶCOM（＝基準電位）よりも高くなる。それにより、第１電極２７ａから第２電極２７ｂへ向かう５Ｖの電位差が生じ、この電界によって画素部２０が黒色表示に制御される。
【００６７】
上記の画像データ書き込み期間に続くＶCOM駆動期間（第２駆動期間）においては、共通電極制御回路１７から第２電極２７ｂに対して、上述の第１電位より高い第２電位（例えば、図示のように１５Ｖ）と上述の基準電位との間で振動する駆動信号が与えられる。またこれと並行して、メモリ電源制御回路１６からラッチ回路２６の出力端Ｎ２に対して、高電位側電源電位ＶEPとして上記の第２電位と等しい電位が与えられる。よって、駆動信号の電位が第２電位となるタイミングでは、電気泳動素子２７の第１電極２７ａの電位Ｖ1と第２電極２７ｂの電位ＶCOMとが等しくなる。このタイミングでは、第１電極２７ａと第２電極２７ｂとの間に電位差が生じない。また、駆動信号の電位が基準電位となるタイミングでは、電気泳動素子２７の第１電極２７ａの電位Ｖ1（＝第２電位）が第２電極２７ｂの電位ＶCOM（＝基準電位）よりも高くなる。それにより、図中に模式的に色付き矢印で示すように、第１電極２７ａから第２電極２７ｂへ向かう１５Ｖの電位差が生じ、この電界によって画素部２０が黒色表示に制御される。
【００６８】
上記のＶCOM駆動期間に続くメモリ保持期間（第３駆動期間）においては、共通電極制御回路１７から第２電極２７ｂに対して、上述の基準電位が与えらえる。また、メモリ電源制御回路１６からラッチ回路２６に与えられる高電位側電源電位ＶEPとして上記の基準電位より高く第１電位よりも低い第３電位を生じさせ、ラッチ回路２６の出力端Ｎ２から当該第３電位（例えば、２〜３Ｖ程度）を出力させる。この場合の第３電位は、ラッチ回路２６がデータ保持できる最低電位に相当する。このメモリ保持期間は、電気泳動材料２７ｃの特性に応じて、コントラストを維持するのに適切な時間が設定される。一例としては、このメモリ保持期間として数十分間〜数時間程度の時間が確保される。
【００６９】
上記のメモリ保持期間に続く２回目のＶCOM駆動期間（第４駆動期間）においては、上述した１回目のＶCOM駆動期間（第２駆動期間）と同様の制御が行われる。この２回目のＶCOM駆動期間は、コントラストを初期状態に戻すことを意図して行われるものである。このため、駆動信号のパルス数は、上述した１回目のＶCOM駆動期間における駆動信号のパルス数よりも少なくしてもよい。その後、上記の第３駆動期間及び第４駆動期間の各制御が適宜繰り返されることにより、コントラストが維持される。その後、電源オフにされると第１電極２７ａと第２電極２７ｂとの間の電位差は徐々に０Ｖに近づく。
【００７０】
なお、メモリ保持期間（第３駆動期間）において、第１電極２７ａの電位は基準電位であっても良い。この駆動方法によれば、第１電極２７ａおよび第２電極２７ｂの電位は、共に基準電位となり、電位差が生じないことから、直前のＶCOM駆動期間における黒色表示が保たれる。
【００７１】
次に、図９に基づいて、画素部２０を白色表示にする場合の駆動方法を説明する。なお、上記と重複する部分については説明を省略する。
【００７２】
画像データ書き込み期間においては、共通電極制御回路１７から第２電極２７ｂに対して基準電位が与えられる。またこれと並行して、走査ドライバ１０がトランジスタ２１のゲートに制御信号を与えて当該トランジスタ２１を導通させ、データドライバ１３がデータ信号をラッチ回路２６の入力端Ｎ１に与える。ここでは、白色表示の場合を想定しており、データ信号としては高電位信号が与えられる。この高電位信号は、ラッチ回路２６に対して次のデータ書き込みがなされない限りは保持される。これにより、ラッチ回路２６の出力端Ｎ２からは、メモリ電源制御回路１６から供給される電位ＶSS（本例では基準電位にほぼ等しい）が出力される。この期間において、電気泳動素子２７は、第１電極２７ａの電位Ｖ1が（＝電位ＶSS）が第２電極２７ｂの電位ＶCOM（＝基準電位）とほぼ等しくなる。第１電極２７ａと第２電極２７ｂの間には電位差が生じないため、画素部２０は直前の状態を維持する。
【００７３】
上記の画像データ書き込み期間に続くＶCOM駆動期間においては、共通電極制御回路１７から第２電極２７ｂに対して、上述の第１電位より高い第２電位と基準電位との間で振動する駆動信号が与えられる。またこれと並行して、メモリ電源制御回路１６からラッチ回路２６の出力端Ｎ２に対して低電位側電源電位ＶSSが与えられる。よって、駆動信号の電位が第２電位となるタイミングでは、電気泳動素子２７の第１電極２７ａの電位Ｖ1（＝ＶSS）よりも第２電極２７ｂの電位ＶCOM（＝第２電位）が高くなる。それにより、図中に模式的に白抜き矢印で示すように、第２電極２７ｂから第１電極２７ａへ向かう１５Ｖの電位差が生じ、この電界によって画素部２０が白色表示に制御される。また、駆動信号の電位が基準電位となるタイミングでは、電気泳動素子２７の第１電極２７ａの電位Ｖ1と第２電極２７ｂの電位ＶCOMとがほぼ等しくなる。このタイミングでは、第１電極２７ａと第２電極２７ｂとの間に電位差が生じない。よって、画素部２０は白色表示を維持する。
【００７４】
上記のＶCOM駆動期間に続くメモリ保持期間においては、共通電極制御回路１７から第２電極２７ｂに対して、上述の基準電位が与えらえる。また、メモリ電源制御回路１６からラッチ回路２６に与えられた低電位側電源電位ＶSSはそのまま維持される。このメモリ保持期間は、電気泳動材料２７ｃの特性に応じて、コントラストを維持するのに適切な時間が設定される。一例としては、このメモリ保持期間として数十分間〜数時間程度の時間が確保される。
【００７５】
上記のメモリ保持期間に続く２回目のＶCOM駆動期間（第４駆動期間）においては、上述した１回目のＶCOM駆動期間（第２駆動期間）と同様の制御が行われる。この２回目のＶCOM駆動期間は、コントラストを初期状態に戻すことを意図して行われるものである。このため、駆動信号のパルス数は、上述した１回目のＶCOM駆動期間における駆動信号のパルス数よりも少なくしてもよい。その後、上記の第３駆動期間及び第４駆動期間の各制御が適宜繰り返されることにより、コントラストが維持される。その後、電源オフにされると第１電極２７ａと第２電極２７ｂとの間の電位差は徐々に０Ｖに近づく。
【００７６】
以上のように、第３の駆動方法を用いた場合においても、メモリ電源制御回路１６の高電位側電源電位ＶEPが相対的に低い電位のときにラッチ回路２６へのデータ書き込みを行うので、データドライバ１３にレベルシフタ回路を設ける必要がなくなる。それにより、回路規模を縮小することが可能となる。また、画像データを書き込んだ後に高電位側電源電位ＶEPを第１電位からそれより高い第３電位に昇圧しているので、消費電流を小さくすることができる。
【００７７】
また、コントラストを維持し、強調するための２回目又はそれ以降のＶCOM駆動期間を行うまでの間に設定されるメモリ保持期間の時間間隔を比較的長く設定することができるので、この点からも消費電流の低減が可能となる。
【００７８】
次に、上述した電気泳動装置を表示部として備える電子機器の一例について説明する。
【００７９】
図１０は、電気泳動装置を適用した電子機器の具体例を説明する斜視図である。図１０（Ａ）は、電子機器の一例である電子ブックを示す斜視図である。この電子ブック１０００は、ブック形状のフレーム１００１と、このフレーム１００１に対して回動自在に設けられた（開閉可能な）カバー１００２と、操作部１００３と、本実施形態に係る電気泳動装置によって構成された表示部１００４と、を備えている。図１０（Ｂ）は、電子機器の一例である腕時計を示す斜視図である。この腕時計１１００は、本実施形態に係る電気泳動装置によって構成された表示部１１０１を備えている。図１０（Ｃ）は、電子機器の一例である電子ペーパーを示す斜視図である。この電子ペーパー１２００は、紙と同様の質感および柔軟性を有するリライタブルシートで構成される本体部１２０１と、本実施形態に係る電気泳動装置によって構成された表示部１２０２と、を備えている。なお、電気泳動装置を適用可能な電子機器の範囲はこれに限定されず、帯電粒子の移動に伴う視覚上の色調の変化を利用した装置を広く含むものである。
【００８０】
なお、本発明は上述した実施形態の内容に限定されるものではなく、本発明の要旨の範囲内において更に種々の変形を加えて実施することが可能である。例えば、上述した実施形態では、マトリクス状に配置された複数の画素部を有する電気泳動装置に本発明を適用した場合の一例を説明していたが、画素部の形態はこれに限定されるものではない。同様に、本発明の適用範囲は、表示用途の電気泳動装置に限定されるものでもない。
【図面の簡単な説明】
【００８１】
【図１】電気泳動装置の電気的な全体構成を示すブロック図である。
【図２】画素部の構成を説明する回路図である。
【図３】電気泳動材料の様子を模式的に示す図である。
【図４】電気泳動装置の駆動方法（その１）を説明する信号波形図である。
【図５】電気泳動装置の駆動方法（その１）を説明する信号波形図である。
【図６】電気泳動装置の駆動方法（その２）を説明する信号波形図である。
【図７】電気泳動装置の駆動方法（その２）を説明する信号波形図である。
【図８】電気泳動装置の駆動方法（その３）を説明する信号波形図である。
【図９】電気泳動装置の駆動方法（その３）を説明する信号波形図である。
【図１０】電気泳動装置を適用した電子機器の具体例を説明する斜視図である。
【符号の説明】
【００８２】
１０…走査ドライバ、１１…シフトレジスタ回路、１２…レベルシフタ回路、１３…データドライバ、１４…シフトレジスタ回路、１５…ラッチ回路、１６…メモリ電源制御回路、１７…共通電極制御回路、２０…画素部、２１、２２、２３、２４、２５…トランジスタ、２６…ラッチ回路、２７…電気泳動素子、２７ａ…第１電極（画素電極）、２７ｂ…第２電極（共通電極）、２７ｃ…電気泳動材料、３０…走査線、３１…データ線、３２…高電圧電源線、３２…電源線、３３…低電圧電源線、１００…電気泳動装置、１０００…電子ブック、１００１…フレーム、１００２…カバー、１００３…操作部、１００４…表示部、１１００…腕時計、１１０１…表示部、１２００…電子ペーパー、１２０１…本体部、１２０２…表示部
【図１】
2008033241.tif 000003
【図２】
2008033241.tif 000004
【図３】
2008033241.tif 000005
【図４】
2008033241.tif 000006
【図５】
2008033241.tif 000007
【図６】
2008033241.tif 000008
【図７】
2008033241.tif 000009
【図８】
2008033241.tif 000010
【図９】
2008033241.tif 000011
【図１０】
2008033241.tif 000012