(57)【要約】【課題】有機ＥＬ表示装置において、移動度補正期間の段ごとのばらつきに起因する輝度ムラを抑制する。【解決手段】移動度補正動作の開始や終了の各タイミングを決定する駆動パルスを出力する出力回路のバッファトランジスタ６００を構成するｐ型トランジスタ６００Ｐおよびｎ型トランジスタ６００Ｎを垂直方向に走査されるＥＬＡ照射によって形成する。トランジスタ６００Ｐ，６００Ｎのサイズを、ＥＬＡ走査方向における画素ピッチと同一もしくはそれ以上に設定する。トランジスタ６００Ｐ，６００Ｎの特性はＥＬＡ照射強度の平均的な値に相応した特性となるのであるが、サイズを大きくレイアウトすることで、１つのトランジスタ６００Ｐ，６００Ｎに対するＥＬＡ照射の回数を増やすことができ、サイズが小さく照射回数が少ない場合に比べて、ばらつきを抑えることができ、段ごとの特性ばらつきに起因する輝度ムラを抑えることができる。【選択図】図１２
2008233536.tif 000002
【特許請求の範囲】
【請求項１】
駆動電流を生成する駆動トランジスタ、前記駆動トランジスタの出力端側に接続された電気光学素子、映像信号線を介して供給される映像信号の内の信号電位に応じた情報を保持する保持容量、および前記信号電位に応じた情報を前記保持容量に書き込むサンプリングトランジスタを具備し、前記保持容量に保持された情報に基づく駆動電流を前記駆動トランジスタで生成して前記電気光学素子に流すことで当該電気光学素子が発光する画素回路が行列状に配置されている画素アレイ部と、
出力段にバッファトランジスタを具備し、前記画素アレイ部を駆動するパルス信号を前記バッファトランジスタから出力する制御部と
を備え、
前記画素アレイ部および前記制御部は、垂直方向もしくは水平方向に走査される所定波長の長尺状のレーザ光照射によって形成されており、
前記制御部は、前記バッファトランジスタのサイズが、前記レーザ光の走査方向における画素ピッチと同一もしくはそれ以上である
ことを特徴とする表示装置。
【請求項２】
前記バッファトランジスタのチャネル幅が、前記レーザ光の走査方向における画素ピッチの内、前記バッファトランジスタの各端子と接続される配線部分を除いた最大限に設定されている
ことを特徴とする請求項１に記載の表示装置。
【請求項３】
各行の前記バッファトランジスタのサイズがそれぞれ、前記レーザ光の走査方向における画素ピッチ以上に設定されており、
隣接行との関係においては、隣接行にはみ出る部分が互い違いになるように配置されている
ことを特徴とする請求項１に記載の表示装置。
【請求項４】
前記バッファトランジスタのチャネル幅が、前記レーザ光の走査方向における画素ピッチよりも大きく設定されている
ことを特徴とする請求項３に記載の表示装置。
【請求項５】
各行の前記バッファトランジスタのそれぞれはマルチフィンガー構成をなしており、
マルチフィンガー構成の各バッファトランジスタのそれぞれのサイズが、前記レーザ光の走査方向における画素ピッチと同一もしくはそれ以上である
ことを特徴とする請求項１に記載の表示装置。
【請求項６】
前記画素アレイ部は、前記駆動トランジスタもしくは前記電気光学素子の特性変動に伴う前記駆動電流の変動を抑制する駆動電流変動抑制部を具備し、
前記制御部は、前記サンプリングトランジスタを水平周期で順次制御することで前記画素回路を順次走査して１行分の各保持容量に映像信号の信号電位に応じた情報を書き込むための書込走査パルスを前記バッファトランジスタから出力する書込走査部、および前記駆動電流変動抑制部を制御するための補正パルスを前記バッファトランジスタから出力する補正走査部を具備し、
前記書込走査部および前記補正走査部の少なくとも一方は、前記バッファトランジスタのサイズが、前記レーザ光の走査方向における画素ピッチと同一もしくはそれ以上である
ことを特徴とする請求項１に記載の表示装置。
【請求項７】
前記駆動電流変動抑制部は、前記駆動トランジスタの移動度に対する補正分を前記保持容量に書き込まれる情報に加える移動度補正を行なうものであり、
前記書込走査部および前記補正走査部の前記移動度補正用の補正パルスを出力する前記バッファトランジスタのサイズが、前記レーザ光の走査方向における画素ピッチと同一もしくはそれ以上である
ことを特徴とする請求項６に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学素子（表示素子や発光素子とも称される）を具備する画素回路（画素とも称される）が行列状に配列された画素アレイ部を有する表示装置に関する。より詳細には、駆動信号の大小によって輝度が変化する電気光学素子を表示素子として有する画素回路が行列状に配置されてなり、画素回路ごとに能動素子を有して当該能動素子によって画素単位で表示駆動が行なわれるアクティブマトリクス型の表示装置に関する。
【背景技術】
【０００２】
画素の表示素子として、印加される電圧や流れる電流によって輝度が変化する電気光学素子を用いた表示装置がある。たとえば、印加される電圧によって輝度が変化する電気光学素子としては液晶表示素子が代表例であり、流れる電流によって輝度が変化する電気光学素子としては、有機エレクトロルミネッセンス（Organic Electro Luminescence, 有機ＥＬ, Organic Light Emitting Diode, OLED；以下、有機ＥＬと記す） 素子が代表例である。後者の有機ＥＬ素子を用いた有機ＥＬ表示装置は、画素の表示素子として、自発光素子である電気光学素子を用いたいわゆる自発光型の表示装置である。
【０００３】
有機ＥＬ素子は有機薄膜に電界をかけると発光する現象を利用した電気光学素子である。有機ＥＬ素子は比較的低い印加電圧（たとえば１０Ｖ以下）で駆動できるため低消費電力である。また有機ＥＬ素子は自ら光を発する自発光素子であるため、液晶表示装置では必要とされるバックライトなどの補助照明部材を必要とせず、軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答速度は非常に高速である（たとえば数μｓ程度）ので、動画表示時の残像が発生しない。これらの利点があることから、電気光学素子として有機ＥＬ素子を用いた平面自発光型の表示装置の開発が近年盛んになっている。
【０００４】
ところで、液晶表示素子を用いた液晶表示装置や有機ＥＬ素子を用いた有機ＥＬ表示装置を始めとする電気光学素子を用いた表示装置においては、その駆動方式として、単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が単純であるもの、大型でかつ高精細の表示装置の実現が難しいなどの問題がある。
【０００５】
このため、近年、画素内部の発光素子に供給する画素信号を、同様に画素内部に設けた能動素子、たとえば絶縁ゲート型電界効果トランジスタ（一般には、薄膜トランジスタ(Thin Film Transistor ;ＴＦＴ)をスイッチングトランジスタとして使用して制御するアクティブマトリクス方式の開発が盛んに行なわれている。
【０００６】
ここで、画素回路内の電気光学素子を発光させる際には、映像信号線を介して供給される入力画像信号をスイッチングトランジスタ（サンプリングトランジスタと称する）で駆動トランジスタのゲート端（制御入力端子）に設けられた保持容量（画素容量とも称する）に取り込み、取り込んだ入力画像信号に応じた駆動信号を電気光学素子に供給する。
【０００７】
電気光学素子として液晶表示素子を用いる液晶表示装置では、液晶表示素子が電圧駆動型の素子であることから、保持容量に取り込んだ入力画像信号に応じた電圧信号そのもので液晶表示素子を駆動する。これに対して、電気光学素子として有機ＥＬ素子などの電流駆動型の素子を用いる有機ＥＬ表示装置では、保持容量に取り込んだ入力画像信号に応じた駆動信号（電圧信号）を駆動トランジスタで電流信号に変換して、その駆動電流を有機ＥＬ素子などに供給する。
【０００８】
有機ＥＬ素子を代表例とする電流駆動型の電気光学素子では、駆動電流値が異なると発光輝度も異なる。よって、安定した輝度で発光させるためには、安定した駆動電流を電気光学素子に供給することが肝要となる。たとえば、有機ＥＬ素子に駆動電流を供給する駆動方式としては、定電流駆動方式と定電圧駆動方式とに大別できる（周知の技術であるので、ここでは公知文献の提示はしない）。
【０００９】
有機ＥＬ素子の電圧−電流特性は傾きの大きい特性を有するので、定電圧駆動を行なうと、僅かな電圧のばらつきや素子特性のばらつきが大きな電流のばらつきを生じ大きな輝度ばらつきをもたらす。よって、一般的には、駆動トランジスタを飽和領域で使用する定電流駆動が用いられる。もちろん、定電流駆動でも、電流変動があれば輝度ばらつきを招くが、小さな電流ばらつきであれば小さな輝度ばらつきしか生じない。
【００１０】
逆に言えば、定電流駆動方式であっても、電気光学素子の発光輝度が不変であるためには、入力画像信号に応じて保持容量に書き込まれ保持される駆動信号が一定であることが重要となる。たとえば、有機ＥＬ素子の発光輝度が不変であるためには、入力画像信号に応じた駆動電流が一定であることが重要となる。
【００１１】
ところが、プロセス変動により電気光学素子を駆動する能動素子（駆動トランジスタ）の閾値電圧や移動度がばらついてしまう。また、有機ＥＬ素子などの電気光学素子の特性が経時的に変動する。特に、低温ポリシリコンＴＦＴ基板などを用いる場合、トランジスタの閾値特性や移動度特性のばらつきが大きい。このような駆動用の能動素子の特性ばらつきや電気光学素子の特性変動があると、定電流駆動方式であっても、発光輝度に影響を与えてしまう。
【００１２】
このため、表示装置の画面全体に亘って発光輝度を均一に制御するため、各画素回路内で上述した駆動用の能動素子や電気光学素子の特性変動に起因する輝度変動を補正するための仕組みが種々検討されている（特許文献１参照）。
【００１３】
【特許文献１】特開２００６−２１５２１３号公報
【００１４】
たとえば、特許文献１に記載の仕組みでは、有機ＥＬ素子用の画素回路として、駆動トランジスタの閾値電圧にばらつきや経時変化があった場合でも駆動電流を一定にするための閾値補正機能や、駆動トランジスタの移動度にばらつきや経時変化があった場合でも駆動電流を一定にするための移動度補正機能や、有機ＥＬ素子の電流−電圧特性に経時変化があった場合でも駆動電流を一定にするためのブートストラップ機能が提案されている。
【００１５】
これら閾値補正機能や移動度補正機能などを実現するには、サンプリングトランジスタあるいは閾値補正用や移動度補正用に追加する各トランジスタをパルス信号によって所定のタイミングでオンオフさせることが必要となる。
【００１６】
なお、閾値補正動作や移動度補正動作を実現するに当たっては、画素回路の構成や駆動タイミングとして様々な仕組みが考えられており、閾値補正期間や移動度補正期間は、１つのトランジスタのオン期間もしくはオフ期間のみで決定される場合もあれば、２つのトランジスタのオン期間同士もしくはオフ期間同士あるいはオン期間とオフ期間の各重なり期間で決定される場合もある。
【００１７】
何れにしても、各トランジスタのオン期間もしくはオフ期間が各補正期間を決定するので、各トランジスタをオンオフさせるタイミングを管理することが各補正効果を享受する上で重要となる。補正期間にばらつきが生じると、閾値補正効果や移動度補正効果が画素でばらつき、そのばらつきに起因する輝度ムラが生じ画質劣化に繋がってしまう。たとえば、補正期間が長ければオンオフタイミングに多少のばらつきがあっても問題は少ないなど、補正期間のばらつきに猶予がある場合であれば問題がないのであるが、補正期間が短くなるほど補正期間のばらつきに対する猶予が少なくなり、そのばらつきが生じないように、トランジスタのオンオフタイミングにズレが生じないように管理することが重要となる。
【００１８】
ここで、各トランジスタを制御するパルス信号（輝度変化補正動作用のパルス信号）は、画素回路が２次元状に配列された画素アレイ部の側縁に設けられた走査回路から走査線ごとに発せられ、各走査線を経由して画素アレイ部内の各走査線と接続されている全ての画素回路の所定の端子に走査線ごとに一斉に供給される。ところが、走査線には線抵抗と分布容量（オーバーラップ寄生容量）が存在するので、画素回路が走査回路から遠いか近いかによってパルス信号の伝達特性に差が生じ、この伝達特性差を起因として補正期間にばらつきが生じることが懸念される。この点に着目して駆動タイミングの側面から補正期間のばらつきを改善する手法を採ることが考えられる。
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかしながら、駆動タイミングの側面からの改善策は、走査回路から走査線ごとに供給されるパルス信号そのものにはタイミングのズレ（詳しくはパルス波形の鈍り）がないものとするものであり、走査回路から供給されるパルス信号そのものに波形鈍りが存在し、その波形鈍りが走査線ごとにばらつくと、補正期間にばらつきが生じ輝度ムラが発生してしまう。この走査回路から供給されるパルス信号そのものの波形鈍りは、走査線と接続されている全ての画素回路に対して同じように影響を与えるので波形鈍りのばらつきを起因とする輝度ムラが走査線ごとに（つまり線状に）現れる。この点は、画素アレイ部内の各画素回路の閾値や移動度がランダムにばらついている場合のランダムな輝度ムラに比べると視認され易く問題が大きい。
【００２０】
また、このようなパルスタイミングのズレ（詳しくはパルス波形の鈍り）については閾値補正や移動度補正に限ったことではなく、その他の画素回路を駆動するパルスについても、タイミングズレに対する余裕度の違いはあるが、ズレがあれば少なからずその影響が表示性能に現れる。
【００２１】
本発明は、上記事情に鑑みてなされたもので、走査回路から供給されるパルス信号の波形鈍りのばらつきを改善することのできる仕組みを提供することを目的とする。
【課題を解決するための手段】
【００２２】
本発明に係る表示装置の一実施形態は、映像信号に基づいて画素回路内の電気光学素子を発光させる表示装置であって、先ず、画素アレイ部に行列状に配される画素回路内に、少なくとも、駆動電流を生成する駆動トランジスタ、駆動トランジスタの出力端側に接続された電気光学素子、映像信号線を介して供給される映像信号の内の信号電位に応じた情報を保持する保持容量、および保持容量に映像信号における信号電位に応じた情報を書き込むサンプリングトランジスタを備える。この画素回路においては、保持容量に保持された情報に基づく駆動電流を駆動トランジスタで生成して電気光学素子に流すことで電気光学素子を発光させる。保持容量は、好ましくは、駆動トランジスタの制御入力端と出力端の間に接続する。
【００２３】
サンプリングトランジスタで保持容量に信号電位に応じた情報を書き込むので、サンプリングトランジスタは、その入力端（ソース端もしくはドレイン端の一方）に信号電位を取り込み、その出力端（ソース端もしくはドレイン端の他方）に接続された保持容量に信号電位に応じた情報を書き込む。もちろん、サンプリングトランジスタの出力端は、駆動トランジスタの制御入力端にも接続されている。
【００２４】
なお、ここで示した画素回路の接続構成は、最も基本的な構成を示したもので、画素回路は、少なくとも前述の各構成要素を含むものであればよく、これらの構成要素以外（つまり他の構成要素）が含まれていてもよい。また、「接続」は、直接に接続されている場合に限らず、他の構成要素を介在して接続されている場合でもよい。
【００２５】
たとえば、接続間には、必要に応じてさらに、スイッチング用のトランジスタや、ある機能を持った機能部などを介在させるなどの変更が加えられることがある。典型的には、表示期間（換言すれば非発光時間）を動的に制御するためにスイッチング用のトランジスタを、駆動トランジスタの出力端と電気光学素子との間に、もしくは駆動トランジスタの電源供給端（ドレイン端が典型例）と電源供給用の配線である電源線（画素回路Ｐによっては高電位側の第１電位と低電位側の第２電位とでスイッチングされることもある）との間に配することがある。
【００２６】
このような変形態様の画素回路であっても、本項（課題を解決するための手段）で説明する構成や作用を実現し得るものである限り、それらの変形態様も、本発明に係る表示装置の一実施形態を実現する画素回路である。
【００２７】
また、画素回路には、好ましくは、駆動トランジスタもしくは電気光学素子の特性変動に伴う駆動電流の変動を抑制する駆動電流変動抑制部を設けるのがよい。たとえば、駆動トランジスタの閾値電圧のばらつきや経時変動に伴う駆動電流の変動を抑制する閾値補正部や、駆動トランジスタの移動度のばらつきや経時変動に伴う駆動電流の変動を抑制する移動度補正部を設けるのがよい。
【００２８】
また、画素回路を駆動するための周辺部には、出力段にバッファトランジスタを具備し、画素アレイ部を駆動するパルス信号をバッファトランジスタから出力する制御部を設ける。制御部としては、たとえば、サンプリングトランジスタを水平周期で順次制御することで画素回路を順次走査して、１行分の各保持容量に映像信号の信号電位に応じた情報を書き込む書込走査部、および駆動電流変動抑制部を制御するための補正パルスを出力する補正走査部を具備する制御部を設ける。通常は、さらに、書込走査部での順次走査に合わせて映像信号を映像信号線に供給する水平駆動部も設ける。
【００２９】
書込走査部および補正走査部は、補正用のパルス信号の出力段に、バッファトランジスタが設けられる。バッファトランジスタは、パルス信号がロー（Ｌ）レベルからハイ（Ｈ）レベルに遷移するとき、また、逆にパルス信号がハイ（Ｈ）レベルからロー（Ｌ）レベルに遷移するときの何れにおいても十分な駆動能力を持つように、ｐ型トランジスタ（高電圧側に配置）とｎ型トランジスタ（低電圧側に配置）とを縦続接続して、インバータ型のバッファとして構成するのがよい。
【００３０】
制御部は、駆動トランジスタの閾値電圧に対応する電圧を保持容量に保持するための閾値補正動作を行なうように閾値補正パルスを閾値補正部に供給して制御する。また、さらに好ましくは、制御部は、閾値補正動作に先立って、保持容量の両端の電位差が閾値電圧以上になるように初期化するのがよい。閾値補正動作は、必要に応じて、複数回繰り返し実行するとよい。ここで「必要に応じて」とは、１回の閾値補正期間では駆動トランジスタの閾値電圧に相当する電圧を十分に保持容量へ保持させることができない場合を意味する。閾値補正動作の複数回の実行により確実に駆動トランジスタの閾値電圧に相当する電圧を保持容量に保持させるのである。
【００３１】
あるいは、制御部は、駆動トランジスタの移動度の情報を保持容量に保持するための移動度補正動作を行なうように移動度補正パルスを移動度補正部に供給して制御する。この移動度補正動作は、通常、閾値補正動作の後に行なわれる。画素回路の構成によっては、サンプリングトランジスタを導通させることで保持容量に信号電位の情報を書き込む際、駆動トランジスタの移動度に対する補正分を保持容量に書き込まれる信号に加えるように制御することもある。この際には、サンプリングトランジスタに基準電位が供給されている時間帯内の所定位置で、その時間帯より短い期間だけサンプリングトランジスタを導通させるとよい。
【００３２】
さらに好ましくは、制御部は、保持容量に信号電位に対応する情報が書き込まれた時点でサンプリングトランジスタを非導通状態にして駆動トランジスタの制御入力端への映像信号の供給を停止させ、駆動トランジスタの出力端の電位変動に制御入力端の電位が連動するブートストラップ動作を行なうように制御するのがよい。
【００３３】
制御部は、好ましくはブートストラップ動作を、サンプリング動作の終了後の特に発光開始の初期でも実行するようにする。すなわち、信号電位がサンプリングトランジスタに供給されている状態でサンプリングトランジスタを導通状態にした後にサンプリングトランジスタを非導通状態にすることで、駆動トランジスタの制御入力端と出力端の電位差が一定に維持されるようにする。
【００３４】
また、制御部は、好ましくはブートストラップ動作を、発光期間において電気光学素子の経時変動補正動作を実現するように制御する。このため、制御部は、保持容量に保持された情報に基づく駆動電流が電気光学素子に流れている期間は継続的にサンプリングトランジスタを非導通状態にしておくことで、制御入力端と出力端の電圧を一定に維持可能にして電気光学素子の経時変動補正動作を実現するとよい。
【００３５】
ここで、本発明に係る表示装置の一実施形態における特徴的な事項として、回路パターンの側面を考慮したときには、先ず、画素アレイ部および制御部を、垂直方向もしくは水平方向に走査される所定波長の長尺状のレーザ光照射によって形成されたものとする。そして、制御部の動作期間を決定するバッファトランジスタのサイズを、レーザ光の走査方向における画素ピッチと同一もしくはそれ以上にする。
【００３６】
バッファトランジスタの内、入力のビデオ信号を各信号線にサンプリングするためのパルス信号を出力するバッファトランジスタを対象とする。入力のビデオ信号を各信号線にサンプリングするためのパルス信号を出力するバッファトランジスタとしては、たとえば、画素回路を駆動することで実現される所定の（ある）動作の開始タイミングを決定するバッファトランジスタや終了タイミングを決定するバッファトランジスタが対象となる。
【００３７】
考え方としては、水平方向の走査部に関しても適用できるし、垂直方向の走査部に関しても適用できる。一般的な走査方向を考慮したときに閾値補正や移動度補正に着目したときには、水平方向の走査部に関しては着目する必要はなく、垂直方向の走査部に関してのみ着目すればよい。
【００３８】
何故なら、一般的に、水平方向のサンプリングレートは点順次駆動で数１００ｎｓ、線順次駆動で数１０μｓ、垂直方向のサンプリングレートは５０μｓ前後であるので、水平方向の補正期間のばらつきを抑制するために、ＥＬＡ照射方向を画素の縦方向（行方向）に向かって照射するようにする。移動度補正は垂直方向の走査で行なうのであるが、数μｓの時間であり、ＥＬＡ照射ばらつきが無視できなくなるので、垂直方向の走査部に関して前述のレイアウトにて工夫をする。
【００３９】
しかし、線順位駆動では移動度補正時間よりも、水平方向のサンプリングレートの方が長くなるので、ＥＬＡ照射方向を９０度反転させることもあり得る。そのときは、水平方向の走査部もＥＬＡによってばらつきが生じてしまうので、水平方向の走査部に関して前述のレイアウトにて工夫をするのが好ましいことになる。
【００４０】
好ましくは、レーザ光の走査方向における画素ピッチの内、バッファトランジスタの各端子と接続される配線部分を除いた最大限にバッファトランジスタのチャネル幅を設定するのがよい。
【００４１】
好ましくは、各行のバッファトランジスタのサイズをそれぞれ、レーザ光の走査方向における画素ピッチ以上に設定し、隣接行との関係においては、隣接行にはみ出る部分を互い違いになるように配置するのがよい。さらに好ましくは、バッファトランジスタのチャネルをレーザ光の走査方向における画素ピッチよりも大きく設定するのがよい。
【００４２】
好ましくは、各行のバッファトランジスタのそれぞれをマルチフィンガー構成とし、マルチフィンガー構成の各バッファトランジスタのそれぞれのサイズを、レーザ光の走査方向における画素ピッチと同一もしくはそれ以上に設定するとよい。
【００４３】
なお、このような回路パターンの側面を考慮したバッファトランジスタのサイズに関する対処を適用すべきなのは、制御部の全てのバッファトランジスタと言うことではなく、パルス信号の特性ばらつきに対する余裕の少ないものを対象とするのがよい。もちろん全てのバッファトランジスタを対象とすることを排除するものではない。
【００４４】
たとえば、閾値補正や移動度補正に関わる書込走査部および補正走査部の少なくとも一方など、駆動トランジスタもしくは電気光学素子の特性変動に伴う駆動電流の変動を抑制する駆動電流変動抑制部を制御する補正パルスを出力する走査部である。そして、特に、補正期間のばらつきの許容度が少ないものに適用するのが好ましい。たとえば、通常、移動度補正期間は閾値補正期間に比べると遙かに短く、そのばらつきが輝度変化として現れるので、移動度補正期間のばらつき管理を厳重にする必要があるので、移動度補正に関わる補正パルス用のバッファトランジスタに適用するのがよい。
【発明の効果】
【００４５】
本発明の一実施形態によれば、画素アレイ部および制御部を、垂直方向に走査される所定波長の長尺状のレーザ光照射によって形成するようにし、制御部については、動作の開始や終了を決定する各バッファトランジスタなどの、入力のビデオ信号を各信号線にサンプリングするためのパルス信号を出力するバッファトランジスタのサイズを、レーザ光の走査方向における画素ピッチと同一もしくはそれ以上に設定した。
【００４６】
これにより、制御部のバッファトランジスタから画素回路に向けて出力される駆動パルス波形の特性ばらつきを従前よりも抑えることができる。トランジスタの特性はレーザ光照射強度の平均的な値に相応した特性となるのであるが、トランジスタサイズを大きくレイアウトすることで、１つのバッファトランジスタに対するレーザ光照射の回数を増やすことができ、トランジスタサイズが小さくレーザ光が照射される回数が少ない場合に比べて、ばらつきを抑えることができるようになるからである。その結果、バッファトランジスタの特性ばらつきに起因する表示性能の低下を抑えることができる。
【００４７】
有機ＥＬ素子などの電流駆動型の電気光学素子を画素回路に用いたアクティブマトリクス型の表示装置において、各画素回路が少なくとも駆動トランジスタの閾値補正機能や移動度補正機能を備えるようにすれば、閾値電圧や移動度のばらつきの影響を受けることがなく、良好な画質の表示装置を実現できる。閾値補正機能や移動度補正機能により駆動トランジスタの閾値変動を補正することで、あるいは移動度補正機能により駆動トランジスタの移動度変動を補正することで、これらの変動やばらつきの影響を受けることなく発光輝度を一定に保つことができるからである。
【００４８】
これらの場合に、閾値補正や移動度補正に関わるパルス信号を出力するバッファトランジスタに関して前述のように、トランジスタサイズを、レーザ光の走査方向における画素ピッチと同一もしくはそれ以上に設定すれば、各補正効果のばらつきを抑制することができる。各行のバッファトランジスタの特性ばらつきを抑制することができ、補正時間ばらつきを抑えることで、輝度ムラを防止し良好な（高いユニフォーミティの）画質を得ることができるようになる。
【発明を実施するための最良の形態】
【００４９】
以下、図面を参照して本発明の実施形態について詳細に説明する。
【００５０】
＜表示装置の全体概要＞
図１および図１Ａは、本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。本実施形態では、たとえば画素の表示素子として有機ＥＬ素子を、能動素子としてポリシリコン薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）をそれぞれ用い、薄膜トランジスタを形成した半導体基板上に有機ＥＬ素子を形成してなるアクティブマトリクス型有機ＥＬディスプレイ（以下「有機ＥＬ表示装置」と称する）に適用した場合を例に採って説明する。
【００５１】
なお、以下においては、画素の表示素子として有機ＥＬ素子を例に具体的に説明するが、これは一例であって、対象となる表示素子は有機ＥＬ素子に限らない。一般的に電流駆動で発光する発光素子の全てに、後述する全ての実施形態が同様に適用できる。
【００５２】
図１に示すように、有機ＥＬ表示装置１は、複数の表示素子としての有機ＥＬ素子（図示せず）を持った画素回路（画素とも称される）１１０が表示アスペクト比である縦横比がＸ：Ｙ（たとえば９：１６）の有効映像領域を構成するように配置された表示パネル部１００と、この表示パネル部１００を駆動制御する種々のパルス信号を発するパネル制御部の一例である駆動信号生成部２００と、映像信号処理部３００を備えている。駆動信号生成部２００と映像信号処理部３００とは、１チップのＩＣ（Integrated Circuit；半導体集積回路）に内蔵されている。
【００５３】
なお、製品形態としては、図示のように、表示パネル部１００、駆動信号生成部２００、および映像信号処理部３００の全てを備えたモジュール（複合部品）形態の有機ＥＬ表示装置１として提供されることに限らず、たとえば、表示パネル部１００のみで有機ＥＬ表示装置１として提供することも可能である。また、このような有機ＥＬ表示装置１は、半導体メモリやミニディスク（ＭＤ）やカセットテープなどの記録媒体を利用した携帯型の音楽プレイヤーやその他の電子機器の表示部に利用される。
【００５４】
表示パネル部１００は、基板１０１の上に、画素回路Ｐがｎ行×ｍ列のマトリクス状に配列された画素アレイ部１０２と、画素回路Ｐを垂直方向に走査する垂直駆動部１０３と、画素回路Ｐを水平方向に走査する水平駆動部（水平セレクタあるいはデータ線駆動部とも称される）１０６と、外部接続用の端子部（パッド部）１０８などが集積形成されている。すなわち、垂直駆動部１０３や水平駆動部１０６などの周辺駆動回路が、画素アレイ部１０２と同一の基板１０１上に形成された構成となっている。
【００５５】
垂直駆動部１０３は、出力段にバッファトランジスタを具備し、画素アレイ部１０２の各画素回路Ｐを駆動するパルス信号をバッファトランジスタから出力する制御部の一例である。垂直駆動部１０３としては、たとえば、書込走査部（ライトスキャナＷＳ；Write Scan）１０４や駆動走査部（ドライブスキャナＤＳ；Drive Scan）１０５（図では両者を一体的に示している）と、２つの閾値＆移動度補正走査部１１４，１１５（図では両者を一体的に示している）とを有する。
【００５６】
画素アレイ部１０２は、一例として、図示する左右方向の一方側もしくは両側から書込走査部１０４、駆動走査部１０５、閾値＆移動度補正走査部１１４，１１５で駆動され、かつ図示する上下方向の一方側もしくは両側から水平駆動部１０６で駆動されるようになっている。端子部１０８には、有機ＥＬ表示装置１の外部に配された駆動信号生成部２００から、種々のパルス信号が供給されるようになっている。また同様に、映像信号処理部３００から映像信号Ｖsig が供給されるようになっている。
【００５７】
一例としては、垂直駆動用のパルス信号として、垂直方向の書込み開始パルスの一例であるシフトスタートパルスSPDS，SPWSや垂直走査クロックCKDS，CKWSなど必要なパルス信号が供給される。また、閾値や移動度を補正するためのパルス信号として、垂直方向の閾値検知開始パルスの一例であるシフトスタートパルスSPAZ１，SPAZ２や垂直走査クロックCKAZ１，CKAZ２など必要なパルス信号が供給される。また、水平駆動用のパルス信号として、水平方向の書込み開始パルスの一例である水平スタートパルスSPH や水平走査クロックCKH など必要なパルス信号が供給される。
【００５８】
端子部１０８の各端子は、配線１０９を介して、垂直駆動部１０３や水平駆動部１０６に接続されるようになっている。たとえば、端子部１０８に供給された各パルスは、必要に応じて図示を割愛したレベルシフタ部で電圧レベルを内部的に調整した後、バッファを介して垂直駆動部１０３の各部や水平駆動部１０６に供給される。
【００５９】
画素アレイ部１０２は、図示を割愛するが（詳細は後述する）、表示素子としての有機ＥＬ素子に対して画素トランジスタが設けられた画素回路Ｐが行列状に２次元配置され、この画素配列に対して行ごとに走査線が配線されるとともに、列ごとに信号線が配線された構成となっている。
【００６０】
たとえば、画素アレイ部１０２には、走査線（ゲート線）１０４WS，１０５DSや閾値＆移動度補正走査線１１４AZ，１１５AZと信号線（データ線）１０６HSが形成されている。両者の交差部分には図示を割愛した有機ＥＬ素子とこれを駆動する薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）が形成される。有機ＥＬ素子と薄膜トランジスタの組み合わせで画素回路Ｐを構成する。
【００６１】
具体的には、マトリクス状に配列された各画素回路Ｐに対しては、書込走査部１０４によって書込駆動パルスWSで駆動されるｎ行分の書込走査線１０４WS_1〜１０４WS_nおよび駆動走査部１０５によって走査駆動パルスNDS で駆動されるｎ行分の駆動走査線１０５DS_1〜１０５DS_n、また第１の閾値＆移動度補正走査部１１４によって閾値＆移動度補正パルスAZ１で駆動されるｎ行分の閾値＆移動度補正走査線１１４AZ_1〜１１４AZ_nおよび第２の閾値＆移動度補正走査部１１５によって閾値＆移動度補正パルスAZ２で駆動されるｎ行分の閾値＆移動度補正走査線１１５AZ_1〜１１５AZ_nが画素行ごとに配線される。
【００６２】
書込走査部１０４および駆動走査部１０５は、駆動信号生成部２００から供給される垂直駆動系のパルス信号に基づいて、各走査線１０５DS，１０４WSを介して各画素回路Ｐを順次選択する。水平駆動部１０６は、駆動信号生成部２００から供給される水平駆動系のパルス信号に基づいて、選択された画素回路Ｐに対し映像信号線１０６HSを介して画像信号を書き込む。
【００６３】
垂直駆動部１０３の各部は線順次で画素アレイ部１０２を走査するとともに、これに同期して水平駆動部１０６が、画像信号を１水平ライン分について水平方向に順番に（つまり画素ごとに）、もしくは１水平ライン分を同時に、画素アレイ部１０２に書き込む。前者は全体として点順次駆動となり、後者は全体として線順次駆動となる。
【００６４】
点順次駆動に対応する場合、水平駆動部１０６は、シフトレジスタやサンプリングスイッチ（水平スイッチ）などによって構成されており、映像信号処理部３００から入力される画素信号を、垂直駆動部１０３の各部によって選択された行の各画素回路Ｐに対して、画素単位で書き込む。つまり、垂直走査による選択行の各画素回路Ｐに対して映像信号を画素単位で書き込む点順次駆動を行なう。
【００６５】
一方、線順次駆動に対応する場合、水平駆動部１０６は、全列の映像信号線１０６HS上に設けられた図示を割愛したスイッチを一斉にオンさせるドライバ回路を備えて構成され、映像信号処理部３００から入力される画素信号を、垂直駆動部１０３によって選択された行の１ライン分の全ての画素回路Ｐに同時に書き込むべく、全列の映像信号線１０６HS上に設けられた図示を割愛したスイッチを一斉にオンさせる。
【００６６】
垂直駆動部１０３の各部は、論理ゲートの組合せ（ラッチも含む）によって構成され、画素アレイ部１０２の各画素回路Ｐを行単位で選択する。なお、図１では、画素アレイ部１０２の一方側にのみ垂直駆動部１０３を配置する構成を示しているが、画素アレイ部１０２を挟んで左右両側に垂直駆動部１０３を配置する構成を採ることも可能である。
【００６７】
同様に、図１では、画素アレイ部１０２の一方側にのみ水平駆動部１０６を配置する構成を示しているが、画素アレイ部１０２を挟んで上下両側に水平駆動部１０６を配置する構成を採ることも可能である。
【００６８】
なお、カラー画像表示対応をとるには、画素アレイ部１０２には、たとえば図１Ａに示すように、１画素が赤（ＲＥＤ）、緑（ＧＲＥＥＮ）、青（ＢＬＵＥ）の何れかを担当するサブピクセルＲ，Ｇ，Ｂをストライプ状に配列する。
【００６９】
＜画素回路：第１実施形態＞
図２は、図１や図１Ａに示した有機ＥＬ表示装置１を構成する画素回路Ｐの第１実施形態を示す図である。なお、表示パネル部１００の基板１０１上において画素回路Ｐの周辺部に設けられた垂直駆動部１０３と水平駆動部１０６も合わせて示している。
【００７０】
図３は有機ＥＬ素子や駆動トランジスタの動作点を説明する図である。図３Ａは、有機ＥＬ素子や駆動トランジスタの特性ばらつきが駆動電流Ｉdsに与える影響を説明する図である。図３Ｂおよび図３Ｃはその改善手法の概念を説明する図である。
【００７１】
図２に示す第１実施形態の画素回路Ｐは、基本的にｎチャネル型の薄膜電界効果トランジスタでドライブトランジスタが構成されている点に特徴を有する。また、有機ＥＬ素子の経時劣化による当該有機ＥＬ素子への駆動電流Ｉdsの変動を抑制するための回路、すなわち電気光学素子の一例である有機ＥＬ素子の電流−電圧特性の変化を補正して駆動電流Ｉdsを一定に維持する閾値補正機能や移動度補正機能を実現する駆動信号一定化回路（その１）を備えた点に特徴を有する。加えて、有機ＥＬ素子の電流−電圧特性に経時変化があった場合でも駆動電流を一定にするブートストラップ機能を実現する駆動信号一定化回路（その２）を備えた点に特徴を有する。
【００７２】
なお、第１実施形態の画素回路Ｐでは、発光制御トランジスタとしてｐ型を用いているが、これを、ｎチャネル型のトランジスタに変更し、アクティブＨの走査駆動パルスDSで駆動するように変形することもできる。この場合、全てのスイッチトランジスタをｎチャネル型のトランジスタで構成することができ、トランジスタ作成において従来のアモルファスシリコン（ａ−Ｓｉ）プロセスを用いることが可能になる。これにより、トランジスタ基板の低コスト化が可能となる。この点においては、第１実施形態の画素回路Ｐでは、発光制御トランジスタとしてｐ型を用いており不利な面はある。
【００７３】
駆動トランジスタを始めとする各トランジスタとしてはＭＯＳトランジスタを使用する。この場合、ゲート端を制御入力端として取り扱い、ソース端およびドレイン端の何れか一方を出力端として取り扱い、他方を出力端として取り扱う。
【００７４】
画素回路Ｐは、保持容量（画素容量とも称される）１２０、ｎチャネル型の駆動トランジスタ１２１、アクティブＬの駆動パルス（走査駆動パルスNDS ）が制御入力端であるゲート端Ｇに供給されるｐチャネル型の発光制御トランジスタ１２２、アクティブＨの駆動パルス（書込駆動パルスWS）が制御入力端であるゲート端Ｇ供給されるｎチャネル型のサンプリングトランジスタ１２５、電流が流れることで発光する電気光学素子（発光素子）の一例である有機ＥＬ素子１２７を有する。
【００７５】
サンプリングトランジスタ１２５は、駆動トランジスタ１２１のゲート端Ｇ（制御入力端子）側に設けられたスイッチングトランジスタであり、また、発光制御トランジスタ１２２もスイッチングトランジスタである。一般に、有機ＥＬ素子１２７は整流性があるためダイオードの記号で表わしている。なお、有機ＥＬ素子１２７には、寄生容量（等価容量）Ｃelが存在する。図では、この寄生容量Ｃelを有機ＥＬ素子１２７と並列に示す。
【００７６】
画素回路Ｐは、駆動トランジスタ１２１のドレイン端Ｄ側に発光制御トランジスタ１２２を配し、かつ保持容量１２０を駆動トランジスタ１２１のゲート・ソース間に接続するととともに、ブートストラップ回路１３０と、閾値＆移動度補正回路１４０とを備える点に特徴を有する。ブートストラップ回路１３０および閾値＆移動度補正回路１４０は、何れも、駆動トランジスタ１２１もしくは電気光学素子の一例である有機ＥＬ素子１２７の特性変動に伴う駆動電流Ｉdsの変動を抑制する駆動電流変動抑制部の一例である。
【００７７】
有機ＥＬ素子１２７は電流発光素子のため、有機ＥＬ素子１２７に流れる電流量をコントロールすることで発色の階調を得る。このため、駆動トランジスタ１２１のゲート端Ｇへの印加電圧を変化させることで、有機ＥＬ素子１２７に流れる電流値をコントロールする。
【００７８】
この際、ブートストラップ回路１３０や閾値＆移動度補正回路１４０を備えることで、有機ＥＬ素子１２７の経時時変化や駆動トランジスタ１２１の特性ばらつきの影響を受けないようにしている。このため、画素回路Ｐを駆動する垂直駆動部１０３には、書込走査部１０４および駆動走査部１０５に加えて、２つの閾値＆移動度補正走査部１１４，１１５を備える。
【００７９】
図では、１つの画素回路Ｐのみを示しているが、図１でも説明したように、同様の構成の画素回路Ｐがマトリクス状に配列される。そして、マトリクス状に配列された各画素回路Ｐに対しては、書込走査部１０４によって書込駆動パルスWSで駆動されるｎ行分の書込走査線１０４WS_1〜１０４WS_nおよび駆動走査部１０５によって走査駆動パルスNDS で駆動されるｎ行分の駆動走査線１０５DS_1〜１０５DS_nの他に、第１の閾値＆移動度補正走査部１１４によって閾値＆移動度補正パルスAZ１で駆動されるｎ行分の閾値＆移動度補正走査線１１４AZ_1〜１１４AZ_nおよび第２の閾値＆移動度補正走査部１１５によって閾値＆移動度補正パルスAZ２で駆動されるｎ行分の閾値＆移動度補正走査線１１５AZ_1〜１１５AZ_nが画素行ごとに配線される。
【００８０】
ブートストラップ回路１３０は、有機ＥＬ素子１２７と並列に接続されたアクティブＨの閾値＆移動度補正パルスAZ２が供給されるｎチャネル型の検知トランジスタ１２４を備え、この検知トランジスタ１２４と駆動トランジスタ１２１のゲート・ソース間に接続された保持容量１２０とで構成される。保持容量１２０は、ブートストラップ容量としても機能するようになっている。
【００８１】
閾値＆移動度補正回路１４０は、駆動トランジスタ１２１のゲート端Ｇと第２電源電位Ｖc2との間にアクティブＨの閾値＆移動度補正パルスAZ１が供給されるｎチャネル型の検知トランジスタ１２３を備え、検知トランジスタ１２３と、駆動トランジスタ１２１と、発光制御トランジスタ１２２と、駆動トランジスタ１２１のゲート・ソース間に接続された保持容量１２０で構成される。保持容量１２０は、検知した閾値電圧Ｖthを保持する閾値電圧保持容量としても機能するようになっている。
【００８２】
駆動トランジスタ１２１は、先ず、ドレイン端Ｄが発光制御トランジスタ１２２のドレイン端Ｄに接続されている。発光制御トランジスタ１２２のソース端Ｓは第１電源電位Ｖc1に接続されている。また、駆動トランジスタ１２１は、ソース端Ｓが直接に有機ＥＬ素子１２７のアノード端Ａに接続される。その接続点をノードＮＤ１２１とする。有機ＥＬ素子１２７のカソード端Ｋは基準電位を供給する全画素共通の接地配線Ｖcath（GND ）に接続されてカソード電位Ｖcathが供給されるようになっている。
【００８３】
なお、発光制御トランジスタ１２２は、ｐチャネル型に代えて、アクティブＨの駆動パルス（走査駆動パルスDS）が制御入力端であるゲート端Ｇに供給されるｎチャネル型にすることもできる。この場合、ｎチャネル型の発光制御トランジスタ１２２は、ドレイン端を第１電源電位Ｖc1に接続し、ソース端を駆動トランジスタ１２１のドレイン端に接続する。
【００８４】
サンプリングトランジスタ１２５は、ゲート端Ｇが書込走査部１０４からの書込走査線１０４WSに接続され、ソース端Ｓが映像信号線１０６HSに接続され、ドレイン端Ｄが駆動トランジスタ１２１のゲート端Ｇに接続されている。その接続点をノードＮＤ１２２とし、ノードＮＤ１２２とノードＮＤ１２２との間に保持容量１２０が接続されている。サンプリングトランジスタ１２５のゲート端Ｇには、書込走査部１０４からアクティブＨの書込駆動パルスWSが供給される。サンプリングトランジスタ１２５は、図中に括弧書きで示すように、ソース端Ｓとドレイン端Ｄとを逆転させ、ドレイン端Ｄを信号入力端として映像信号線１０６HSに接続し、ソース端Ｓを信号出力端として駆動トランジスタ１２１のゲート端Ｇに接続することもできる。
【００８５】
検知トランジスタ１２３は、駆動トランジスタ１２１のゲート端Ｇ（制御入力端子）側に設けられたスイッチングトランジスタであり、ソース端Ｓがオフセット電圧の一例である接地電位Ｖofs に接続され、ドレイン端Ｄが駆動トランジスタ１２１のゲート端Ｇ（ノードＮＤ１２２）に接続され、制御入力端であるゲート端Ｇは閾値＆移動度補正走査線１１４AZに接続されている。検知トランジスタ１２３がオンすることで、駆動トランジスタ１２１のゲート端Ｇの電位を検知トランジスタ１２３を介して固定電位である接地電位Ｖofs に接続するように構成している。
【００８６】
検知トランジスタ１２４は、スイッチングトランジスタであり、ドレイン端Ｄが駆動トランジスタ１２１のソース端Ｓと有機ＥＬ素子１２７のアノード端Ａとの接続点であるノードＮＤ１２１に接続され、ソース端Ｓは、基準電位の一例である接地電位Ｖs1に接続され、制御入力端であるゲート端Ｇは閾値＆移動度補正走査線１１５AZに接続されている。
【００８７】
駆動トランジスタ１２１のゲート・ソース間に保持容量１２０を接続し、検知トランジスタ１２４がオンすることで、駆動トランジスタ１２１のソース端Ｓの電位を検知トランジスタ１２４を介して固定電位である接地電位Ｖs1に接続するように構成している。
【００８８】
サンプリングトランジスタ１２５は、書込走査線１０４WSによって選択されたとき動作し、映像信号線１０６HSから画素信号Ｖsig （の信号電位Ｖin）をサンプリングしてノードＮＤ１１２を介し保持容量１２０に信号電位Ｖinに対応する大きさの電圧を保持する。保持容量１２０に保持される電位は理想的には信号電位Ｖinと同じ大きさであるが実際にはそれよりも小さくなる。
【００８９】
駆動トランジスタ１２１は、発光制御トランジスタ１２２が走査駆動パルスNDS の元でオンしているときに保持容量１２０に保持された駆動電位（その時点の駆動トランジスタ１２１のゲート・ソース間電圧Ｖgs）に応じて有機ＥＬ素子１２７を電流駆動する。発光制御トランジスタ１２２は駆動走査線１０５DSによって選択されたときに導通して第１電源電位Ｖc1から駆動トランジスタ１２１に電流を供給する。
【００９０】
このように、駆動トランジスタ１２１の電源供給端であるドレイン端Ｄ側を発光制御トランジスタ１２２を介して第１電源電位Ｖc1に接続し、発光制御トランジスタ１２２のオン期間を制御することで有機ＥＬ素子１２７の発光期間と非発光期間を調整し、デューティ（Duty）駆動を行なうことを可能にしている。
【００９１】
検知トランジスタ１２３，１２４は閾値＆移動度補正走査部１１４，１１５からアクティブＨの閾値＆移動度補正パルスAZ１，AZ２を閾値＆移動度補正走査線１１４AZ，１１５AZに供給してそれぞれを選択状態としたとき動作し、予め決められた補正動作（ここでは閾値電圧Ｖthや移動度μのばらつきを補正する動作）を行なう。たとえば、有機ＥＬ素子１２７の電流駆動に先立って駆動トランジスタ１２１の閾値電圧Ｖthを検知し、予めその影響をキャンセルするため、検知した電位を保持容量１２０に保持する。
【００９２】
このような構成の画素回路Ｐの正常な動作を保証するための条件として、接地電位Ｖs1は、接地電位Ｖofs から駆動トランジスタ１２１の閾値電圧Ｖthを差し引いたレベルよりも低く設定されている。すなわち、“Ｖs1＜Ｖofs −Ｖth”である。
【００９３】
また、有機ＥＬ素子１２７のカソード端Ｋの電位Ｖcathに有機ＥＬ素子１２７の閾値電圧ＶthELを加えたレベルは、接地電位Ｖs1から駆動トランジスタ１２１の閾値電圧Ｖthを差し引いたレベルよりも高く設定されている。すなわち、“Ｖcath＋ＶthEL＞Ｖs1−Ｖth”となっている。好ましくは、接地電位Ｖofs のレベルは、映像信号線１０６HSから供給される画素信号Ｖsig の最低レベルの近傍に（最低レベル以下の範囲で）設定されている。
【００９４】
このような構成を持つ画素回路Ｐにおいて、サンプリングトランジスタ１２５は、所定の信号書込期間（サンプリング期間）に書込走査線１０４WSから供給される書込駆動パルスWSに応じ導通して映像信号線１０６HSから供給された映像信号Ｖsig を保持容量１２０にサンプリングする。保持容量１２０は、サンプリングされた映像信号Ｖsig に応じて駆動トランジスタ１２１のゲート・ソース間に入力電圧（ゲート・ソース間電圧Ｖgs）を印加する。
【００９５】
駆動トランジスタ１２１は、所定の発光期間中に、ゲート・ソース間電圧Ｖgsに応じた出力電流を駆動電流Ｉdsとして有機ＥＬ素子１２７に供給する。なお、この駆動電流Ｉdsは駆動トランジスタ１２１のチャネル領域のキャリア移動度μおよび閾値電圧Ｖthに対して依存性を有する。有機ＥＬ素子１２７は、駆動トランジスタ１２１から供給された駆動電流Ｉdsにより映像信号Ｖsig （特に信号電位Ｖin）に応じた輝度で発光する。
【００９６】
この画素回路Ｐにおいては、スイッチングトランジスタ（発光制御トランジスタ１２２および検知トランジスタ１２３，１２４）で構成される補正手段を備えており、駆動電流Ｉdsのキャリア移動度μに対する依存性を打ち消すために、予め発光期間の先頭で保持容量１２０に保持されたゲート・ソース間電圧Ｖgsを補正する。
【００９７】
具体的には、補正手段（スイッチングトランジスタ１２２，１２３，１２４）は、書込走査線１０４WSおよび駆動走査線１０５DSから供給される書込駆動パルスWSおよび走査駆動パルスNDS に応じて信号書込期間の一部（たとえば後半側）で動作し、映像信号Ｖsig がサンプリングされている状態で駆動トランジスタ１２１から駆動電流Ｉdsを取り出し、これを保持容量１２０に負帰還してゲート・ソース間電圧Ｖgsを補正する。さらにこの補正手段（スイッチングトランジスタ１２２，１２３，１２４）は、駆動電流Ｉdsの閾値電圧Ｖthに対する依存性を打ち消すために、予め信号書込期間に先立って駆動トランジスタ１２１の閾値電圧Ｖthを検出し、かつ検出された閾値電圧Ｖthをゲート・ソース間電圧Ｖgsに足し込む。
【００９８】
特に、本例の画素回路Ｐでは、駆動トランジスタ１２１はｎチャネル型トランジスタでドレインを正電源側に接続する一方、ソースが有機ＥＬ素子１２７側に接続している。この場合、前述した補正手段は、信号書込期間の後部分に重なる発光期間の先頭部分で駆動トランジスタ１２１から駆動電流Ｉdsを取り出して、保持容量１２０側に負帰還する。
【００９９】
その際、補正手段は、発光期間の先頭部分で駆動トランジスタ１２１のソース端Ｓ側から取り出した駆動電流Ｉdsが、有機ＥＬ素子１２７の有する寄生容量Ｃelに流れ込むようにしている。具体的には、有機ＥＬ素子１２７はアノード端Ａおよびカソード端Ｋを備えたダイオード型の発光素子であり、アノード端Ａ側が駆動トランジスタ１２１のソース端Ｓに接続される一方、カソード端Ｋ側が接地側（本例ではカソード電位Ｖcath）に接続される。
【０１００】
この構成で、補正手段（スイッチングトランジスタ１２２，１２３，１２４）は、予め有機ＥＬ素子１２７のアノード・カソード間を逆バイアス状態にセットしておき、駆動トランジスタ１２１のソース端Ｓ側から取り出した駆動電流Ｉdsが有機ＥＬ素子１２７に流れ込むとき、ダイオード型の有機ＥＬ素子１２７を容量性素子として機能させている。
【０１０１】
なお補正手段は、信号書込期間内で駆動トランジスタ１２１から駆動電流Ｉdsを取り出す時間幅ｔを調整可能であり、好ましくは、保持容量１２０に対する駆動電流Ｉdsの負帰還量を最適化する。
【０１０２】
ここで、「負帰還量を最適化する」とは、書込駆動パルスWSと走査駆動パルスNDS の位相差を適切にするとともに、さらに好ましくは映像信号電位の黒レベルから白レベルまでの範囲で、どのレベルにおいても適切に移動度補正を行なうことができるようにすることを意味する。ゲート・ソース間電圧Ｖgsにかける負帰還量は、駆動電流Ｉdsの取り出し時間に依存しており、取り出し時間を長く取るほど、負帰還量が大きくなる。
【０１０３】
画素回路や駆動タイミングには様々な手法があり、「負帰還量を最適化する」際の手法にも、それらに応じて様々な手法を採り得る。たとえば、映像線信号電位である映像信号線１０６HSの電圧の変化特性、あるいは、書込走査線１０４WSの電圧の変化特性（つまり書込駆動パルスWSの遷移特性）に傾斜をつけることで、移動度補正期間ｔを映像線信号電位に自動的に追従させてその最適化を図る。これらにより、移動度補正期間ｔは映像信号線１０６HSの電位によっても決定できるようになり、移動度補正パラメータΔＶはΔＶ＝Ｉds・Ｃel／ｔで表すことができる。
【０１０４】
移動度補正パラメータΔＶの式から明らかなように、駆動トランジスタ１２１のドレイン・ソース間電流である駆動電流Ｉdsが大きいほど、移動度補正パラメータΔＶは大きくなる。逆に、駆動トランジスタ１２１の駆動電流Ｉdsが小さいとき、移動度補正パラメータΔＶは小さくなる。このように、移動度補正パラメータΔＶは駆動電流Ｉdsに応じて決まる。その際、移動度補正期間ｔは必ずしも一定である必要はなく、逆に駆動電流Ｉdsに応じて調整することが好ましい場合がある。たとえば、駆動電流Ｉdsが大きい場合、移動度補正期間ｔは短めにし、逆に駆動電流Ｉdsが小さくなると、移動度補正期間ｔは長めに設定することがよい。
【０１０５】
たとえば、映像信号線電位（映像信号線１０６HSの電位）の立上りや立下りに傾斜をつけることで、あるいは、書込走査線電位の変化特性（特にサンプリングトランジスタをオフさせる側）に傾斜をつけることで、映像信号線１０６HSの電位が高いとき（駆動電流Ｉdsが大きいとき）補正期間ｔが短くなり、映像信号線１０６HSの電位が低いとき（駆動電流Ｉdsが小さいとき）補正期間ｔは長くなるように自動的に調整する。こうすることで、映像信号電位（映像信号Ｖsig の信号電位Ｖin）に追従して、適切な補正期間を自動的に設定できるため、画像の輝度や絵柄によらず最適な移動度補正が可能となる。画素回路Ｐや駆動タイミングによっては両者の併用も可能である。
【０１０６】
＜基本動作＞
先ず、第１実施形態の画素回路Ｐの特徴を説明する上での比較例として、発光制御トランジスタ１２２，検知トランジスタ１２３，検知トランジスタ１２４を備えておらず、また、保持容量１２０は、一方の端子がノードＮＤ１２２に接続され、他方の端子が全画素共通の接地配線Ｖcath（GND ）に接続されている場合での動作について説明する。以下、このような画素回路Ｐを比較例の画素回路Ｐと称する。
【０１０７】
比較例の画素回路Ｐでは、駆動トランジスタ１２１のソース端Ｓの電位（ソース電位Ｖｓ）は、駆動トランジスタ１２１と有機ＥＬ素子１２７との動作点で決まり、その電圧値は駆動トランジスタ１２１のゲート電位Ｖｇによって異なる値を持ってしまう。
【０１０８】
一般的に、図３に示すように、駆動トランジスタ１２１は飽和領域で駆動される。よって、飽和領域で動作するトランジスタのドレイン端−ソース間に流れる電流をＩds、移動度をμ、チャネル幅（ゲート幅）をＷ、チャネル長（ゲート長）をＬ、ゲート容量（単位面積当たりのゲート酸化膜容量）をＣoxは、トランジスタの閾値電圧をＶthとすると、駆動トランジスタ１２１は下記の式（１）に示した値を持つ定電流源となっている。なお、“＾”はべき乗を示す。式（１）から明らかなように、飽和領域ではトランジスタのドレイン電流Ｉdsはゲート・ソース間電圧Ｖgsによって制御され定電流源として動作する。
【０１０９】
【数１】
2008233536.tif 000003
【０１１０】
＜発光素子のＩel−Ｖel特性とＩ−Ｖ特性＞
図３Ａ（１）に示す有機ＥＬ素子で代表される電流駆動型の発光素子の電流−電圧（Ｉel−Ｖel）特性において、実線で示す曲線が初期状態時の特性を示し、破線で示す曲線が経時変化後の特性を示している。一般的に有機ＥＬ素子を始めとする電流駆動型の発光素子のＩ−Ｖ特性は、グラフに示すように時間が経過すると劣化する。
【０１１１】
たとえば、発光素子の一例である有機ＥＬ素子１２７に発光電流Ｉelが流れるとき、そのアノード・カソード間電圧Ｖelは一意的に決定される。図３Ａ（１）に示すように、発光期間中では、有機ＥＬ素子１２７のアノード端Ａは駆動トランジスタ１２１のドレイン・ソース間電流Ｉds（＝駆動電流Ｉds）で決定される発光電流Ｉelが流れ、それによってアノード・カソード間電圧Ｖel分だけ上昇する。
【０１１２】
比較例の画素回路Ｐでは、この有機ＥＬ素子１２７のＩ−Ｖ特性の経時変化により同じ発光電流Ｉelに対するアノード・カソード間電圧ＶelがＶel1 からＶel2 へと変化することで、駆動トランジスタ１２１の動作点が変化してしまい、同じゲート電位Ｖｇを印加しても駆動トランジスタ１２１のソース電位Ｖｓは変化してしまい、その結果として、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは変化してしまう。
【０１１３】
駆動トランジスタ１２１としてｎチャネル型を使用した単純な回路では、ソース端Ｓが有機ＥＬ素子１２７側に接続されてしまうため、有機ＥＬ素子１２７のＩ−Ｖ特性の経時変化の影響を受けてしまい、有機ＥＬ素子１２７に流れる電流量（発光電流Ｉel）が変化し、その結果、発光輝度は変化してしまうことになる。
【０１１４】
具体的には、比較例の画素回路Ｐでは、有機ＥＬ素子１２７のＩ−Ｖ特性の経時変化により動作点が変化してしまい、同じゲート電位Ｖｇを印加しても駆動トランジスタ１２１のソース電位Ｖｓは変化してしまう。これにより、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは変化してしまう。特性式（１）から明らかなように、ゲート・ソース間電圧Ｖgsが変動すると、たとえゲート電位Ｖｇが一定であっても駆動電流Ｉdsが変動し、同時に有機ＥＬ素子１２７に流れる電流値も変化する。このように有機ＥＬ素子１２７のＩ−Ｖ特性が変化すると、比較例の画素回路Ｐでは、有機ＥＬ素子１２７の発光輝度が経時的に変化してしまう。
【０１１５】
駆動トランジスタ１２１としてｎチャネル型を使用した単純な回路では、ソース端Ｓが有機ＥＬ素子１２７側に接続されてしまうため、有機ＥＬ素子１２７の経時変化とともに、ゲート・ソース間電圧Ｖgsが変化してしまい、有機ＥＬ素子１２７に流れる電流量が変化し、その結果、発光輝度は変化してしまうのである。
【０１１６】
発光素子の一例である有機ＥＬ素子１２７の特性の経時変動による有機ＥＬ素子１２７のアノード電位変動は、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsの変動となって現れ、ドレイン電流（駆動電流Ｉds）の変動を引き起こす。この原因による駆動電流の変動は画素回路Ｐごとの発光輝度のばらつきとなって現れ、画質の劣化が起きる。
【０１１７】
これに対して、詳細は後述するが、保持容量１２０に信号電位Ｖinに対応する情報が書き込まれた時点で（さらにその後の有機ＥＬ素子１２７の発光期間は継続的に）サンプリングトランジスタ１２５を非導通状態にすることで駆動トランジスタ１２１のソース端Ｓの電位Ｖｓの変動にゲート端Ｇの電位Ｖｇが連動するようにするブートストラップ機能を実現する回路構成および駆動タイミングとするブートストラップ動作をさせる。
【０１１８】
これにより、有機ＥＬ素子１２７の特性の経時変動による有機ＥＬ素子１２７のアノード電位変動（つまりソース電位変動）があっても、その変動を相殺するようにゲート電位Ｖｇを変動させることで、画面輝度の均一性（ユニフォーミティ）を確保できる。ブートストラップ機能により、有機ＥＬ素子を代表とする電流駆動型の発光素子の経時変動補正能力を向上させることができる。
【０１１９】
このブートストラップ機能は、書込駆動パルスWSをインアクティブＬに切り替えてサンプリングトランジスタ１２５をオフさせた発光開始時点で開始させることができ、その後、有機ＥＬ素子１２７に発光電流Ｉelが流れ始め、それとともにアノード・カソード間電圧Ｖelが安定となるまで上昇していく過程で、アノード・カソード間電圧Ｖelの変動に伴って駆動トランジスタ１２１のソース電位Ｖｓが変動する際にも機能する。
【０１２０】
＜駆動トランジスタのＶgs−Ｉds特性＞
また、駆動トランジスタ１２１の製造プロセスのばらつきにより、画素回路Ｐごとに閾値電圧や移動度などの特性変動がある。駆動トランジスタ１２１を飽和領域で駆動する場合においても、この特性変動により、駆動トランジスタ１２１に同一のゲート電位を与えても、画素回路Ｐごとにドレイン電流（駆動電流Ｉds）が変動し、発光輝度のばらつきになって現れる。
【０１２１】
たとえば、図３Ａ（２）は、駆動トランジスタ１２１の閾値ばらつきに着目した電圧電流（Ｖgs−Ｉds）特性を示す図である。閾値電圧がＶth１とＶth２で異なる２個の駆動トランジスタ１２１について、それぞれ特性カーブを挙げてある。
【０１２２】
前述のように、駆動トランジスタ１２１が飽和領域で動作しているときのドレイン電流Ｉdsは、特性式（１）で表される。特性式（１）から明らかなように、閾値電圧Ｖthが変動すると、ゲート・ソース間電圧Ｖgsが一定であってもドレイン電流Ｉdsが変動する。つまり、閾値電圧Ｖthのばらつきに対して何ら対策を施さないと、図３Ａ（２）に示すように、閾値電圧がＶth１のときＶgsに対応する駆動電流がＩds１となるのに対して、閾値電圧がＶth２のときの同じゲート電圧Ｖgsに対応する駆動電流Ｉds２はＩds１と異なってしまう。
【０１２３】
また、図３Ａ（３）は、駆動トランジスタ１２１の移動度ばらつきに着目した電圧電流（Ｖgs−Ｉds）特性を示す図である。移動度がμ１とμ２で異なる２個の駆動トランジスタ１２１について、それぞれ特性カーブを挙げてある。
【０１２４】
特性式（１）から明らかなように、移動度μが変動すると、ゲート・ソース間電圧Ｖgsが一定であってもドレイン電流Ｉdsが変動する。つまり、移動度μのばらつきに対して何ら対策を施さないと、図３Ａ（３）に示すように、移動度がμ１のときＶgsに対応する駆動電流がＩds１となるのに対して、移動度がμ２のときの同じゲート電圧Ｖgsに対応する駆動電流がＩds２となり、Ｉds１と異なってしまう。
【０１２５】
図３Ａ（２）や図３Ａ（３）に示すように、閾値電圧Ｖthや移動度μの違いでＶin−Ｉds特性に大きな違いが出てしまうと、同じ信号電位Ｖinを与えても、駆動電流Ｉdsすなわち発光輝度が異なってしまい、画面輝度の均一性（ユニフォーミティ）が得られない。
【０１２６】
＜閾値補正および移動度補正の概念＞
これに対して、閾値補正機能および移動度補正機能を実現する駆動タイミング（詳細は後述する）とすることで、それらの変動の影響を抑制でき、画面輝度の均一性（ユニフォーミティ）を確保できる。
【０１２７】
本実施形態の閾値補正動作および移動度補正動作では、詳細は後述するが、発光時のゲート・ソース間電圧Ｖgsが“Ｖin＋Ｖth−ΔＶ”で表されるようにすることで、ドレイン・ソース間電流Ｉdsが、閾値電圧Ｖthのばらつきや変動に依存しないようにするとともに、移動度μのばらつきや変動に依存しないようにする。結果として、閾値電圧Ｖthや移動度μが製造プロセスや経時により変動しても、駆動電流Ｉdsは変動せず、有機ＥＬ素子１２７の発光輝度も変動しない。
【０１２８】
たとえば、図３Ｂは、移動度補正時における駆動トランジスタ１２１の動作点を説明するグラフである。製造プロセスや経時における移動度μ１，μ２のばらつきに対して、発光時のゲート・ソース間電圧Ｖgsが“Ｖin＋Ｖth−ΔＶ”で表されるようにする閾値補正および移動度補正をかけると、先ず移動度の観点からは、移動度μ１に対しては移動度補正パラメータΔＶ１が決定され、また移動度μ２に対しては移動度補正パラメータΔＶ２が決定される。
【０１２９】
これにより、何れの移動度に対しても適正な移動度補正パラメータが決定されるので、駆動トランジスタ１２１の移動度μ１時の駆動電流Ｉdsａおよび移動度μ２時の駆動電流Ｉdsｂが決定される。移動度補正前には大きな電流ばらつきのあったものが、移動度補正によって電流ばらつきは小さくなり、移動度μの違いは抑制される。最適な状態では“Ｉdsａ＝Ｉdsｂ”とすることができ、移動度μの違いを除去（キャンセル）できる。
【０１３０】
仮に移動度補正をかけないと、図３（３）にも示したが、ゲート・ソース間電圧Ｖgsに対して、移動度がμ１，μ２で異なると、これに応じて駆動電流ＩdsもＩds１，Ｉds２で大きく違ってしまう。これに対処するため移動度μ１，μ２に対してそれぞれ適切な移動度補正パラメータΔＶ１，ΔＶ２をかけることで、駆動電流ＩdsがＩdsａ，Ｉdsｂとなり、各移動度補正パラメータΔＶ１，ΔＶ２を最適値とすることで、移動度補正後の駆動電流Ｉdsａ，Ｉdsｂを近づけることができ、最適状態では同レベルとすることができる。
【０１３１】
移動度補正時には、図３Ｂのグラフから明らかなように、大きな移動度μ１に対しては移動度補正パラメータΔＶ１が大きくなるようにする一方、小さい移動度μ２に対しては移動度補正パラメータΔＶ２も小さくなるように負帰還をかけることになる。こう言った意味で、移動度補正パラメータΔＶを負帰還量ΔＶとも称する。
【０１３２】
また、図３Ｃの各図は、閾値補正の観点から、信号電位Ｖinと駆動電流Ｉdsとの関係を示している。たとえば、図３Ｃの各図においては、駆動トランジスタ１２１の電流電圧特性を、横軸に信号電位Ｖinをとり、縦軸に駆動電流Ｉdsをとって、閾値電圧Ｖthが比較的低く移動度μが比較的大きい駆動トランジスタ１２１で構成された画素回路Ｐａ（実線のカーブ）と、逆に閾値電圧Ｖthが比較的高く移動度μが比較的小さい駆動トランジスタ１２１で構成された画素回路Ｐｂ（点線のカーブ）について、それぞれ特性カーブを挙げてある。
【０１３３】
図３Ｃ（１）は、閾値補正および移動度補正ともに実行しない場合である。このときには画素回路Ｐａおよび画素回路Ｐｂで閾値電圧Ｖthおよび移動度μの補正が全く実行されないため、閾値電圧Ｖthや移動度μの違いでＶin−Ｉds特性に大きな違いが出てしまう。したがって、同じ信号電位Ｖinを与えても、駆動電流Ｉdsすなわち発光輝度が異なってしまい、画面輝度の均一性（ユニフォーミティ）が得られない。
【０１３４】
図３Ｃ（２）は、閾値補正を実行する一方、移動度補正を実行しない場合である。このとき画素回路Ｐａと画素回路Ｐｂで閾値電圧Ｖthの違いはキャンセルされる。しかしながら移動度μの相違はそのまま現れている。したがって信号電位Ｖinが高い領域（すなわち輝度が高い領域）で、移動度μの違いが顕著に現れ、同じ階調でも輝度が違ってしまう。具体的には、同じ階調（同じ信号電位Ｖin）で、移動度μの大きい画素回路Ｐａの輝度（駆動電流Ｉds）は高く、移動度μの小さい画素回路Ｐｂの輝度は低くなる。
【０１３５】
図３Ｃ（３）は閾値補正および移動度補正ともに実行する場合である。閾値電圧Ｖthおよび移動度μの相違は完全に補正され、その結果、画素回路Ｐａと画素回路ＰｂのＶin−Ｉds特性は一致する。したがって、全ての階調（信号電位Ｖin）で輝度（Ｉds）が同一レベルとなり、画面輝度の均一性（ユニフォーミティ）が顕著に改善される。
【０１３６】
図３Ｃ（４）は、閾値補正および移動度補正ともに実行するものの、閾値電圧Ｖthの補正が不十分な場合である。たとえば、１回の閾値補正動作では駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を十分に保持容量１２０へ保持させることができない場合がその一例である。このときには、閾値電圧Ｖthの差が除去されないため、画素回路Ｐａと画素回路Ｐｂでは低階調の領域で輝度（駆動電流Ｉds）に差が出てしまう。よって、閾値電圧Ｖthの補正が不十分な場合は低階調で輝度のムラが現れ画質を損なうことになる。
【０１３７】
＜画素回路の動作；第１実施形態＞
図４は、第１実施形態の画素回路Ｐの動作を説明するタイミングチャートである。図４では、時間軸ｔに沿って、書込駆動パルスWS、閾値＆移動度補正パルスAZ１，AZ２、および走査駆動パルスNDS の波形を表してある。前述の説明から理解されるように、スイッチングトランジスタ１２３，１２４，１２５はｎチャネル型なので、各パルスWS，AZ１，AZ２がそれぞれハイ（Ｈ）レベルのときにオンし、ロー（Ｌ）レベルのときにはオフする。一方、発光制御トランジスタ１２２はｐチャネル型なので、走査駆動パルスNDS がハイレベルのときにオフし、ローレベルのときにオンする。なお、このタイミングチャートは、各パルスWS，AZ１，AZ２，DSの波形とともに、駆動トランジスタ１２１のゲート端Ｇの電位変化およびソース端Ｓの電位変化も表してある。
【０１３８】
画素回路Ｐにおいて、通常の発光状態では、駆動走査部１０５から出力される走査駆動パルスNDS のみがアクティブＬで、その他の書込走査部１０４および閾値＆移動度補正走査部１１４，１１５からそれぞれ出力される書込駆動パルスWSおよび閾値＆移動度補正パルスAZ１，AZ２がインアクティブＬにあるため、発光制御トランジスタ１２２のみがオンした状態である。
【０１３９】
１フィールドの間に画素アレイ部１０２の各行が一回順次走査される。当該フィールドが始まる前の期間（ｔ１以前）で、全てのパルスWS，AZ１，AZ２，DSがローレベルにある。したがって、ｎチャネル型のスイッチングトランジスタ１２３，１２４，１２５はオフ状態にある一方、ｐチャネル型の発光制御トランジスタ１２２のみがオン状態である。
【０１４０】
したがって、駆動トランジスタ１２１はオン状態の発光制御トランジスタ１２２を介して第１電源電位Ｖc1に接続しているので、所定のゲート・ソース間電圧Ｖgsに応じて駆動電流Ｉdsを有機ＥＬ素子１２７に供給している。したがって、タイミングｔ１以前で有機ＥＬ素子１２７は発光している。このとき、駆動トランジスタ１２１に印加されるゲート・ソース間電圧Ｖgsは、ゲート電位Ｖｇとソース電位Ｖｓの差で表される。
【０１４１】
このとき、駆動トランジスタ１２１は飽和領域で動作するように設定されているため、飽和領域で動作するトランジスタのドレイン端−ソース間に流れる電流をＩds、移動度をμ、チャネル幅をＷ、チャネル長をＬ、ゲート容量をＣox、トランジスタの閾値電圧をＶthとすると、原理的には、駆動トランジスタ１２１は式（１）に示した値を持つ定電流源となる。
【０１４２】
新しいフィールドが始まるタイミングｔ１で、走査駆動パルスNDS がローレベルからハイレベルに切り替わる（ｔ１）。したがって、タイミングｔ１に入ると、全てのスイッチングトランジスタ１２２〜１２５がオフ状態になる。これにより発光制御トランジスタ１２２がオフし、駆動トランジスタ１２１は第１電源電位Ｖc1から切り離されるので、ゲート電圧Ｖｇやソース電圧Ｖｓが低下して、有機ＥＬ素子１２７の発光が停止し非発光期間に入る。
【０１４３】
次に、閾値＆移動度補正パルスAZ１，AZ２を順にアクティブＨにすることで検知トランジスタ１２３，１２４をオンし（ｔ２）、その後に、閾値＆移動度補正パルスAZ１をアクティブＨにしたまま閾値＆移動度補正パルスAZ２をインアクティブＬにすることで検知トランジスタ１２３側のみをオフさせる（ｔ４）。なお検知トランジスタ１２３，１２４はどちらが先にオンしてもよい。こうすることで、有機ＥＬ素子１２７には電流が流れないようにし、有機ＥＬ素子１２７を非発光状態とする。図示した例では、両方がほぼ同時にオンする状態で示している。
【０１４４】
このとき、駆動トランジスタ１２１は、ソース端Ｓには検知トランジスタ１２４を介して接地電位Ｖs1が供給されることで駆動トランジスタ１２１のソース電位Ｖｓが初期化され、さらにゲート端Ｇには検知トランジスタ１２３を介して接地電位Ｖofs が供給されることで駆動トランジスタ１２１のゲート電位Ｖｇが初期化される（ｔ２〜ｔ４）。
【０１４５】
これにより、駆動トランジスタ１２１のゲート・ソース間に接続された保持容量１２０の両端の電位差が駆動トランジスタ１２１の閾値電圧Ｖth以上に設定される。このとき、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは“Ｖofs −Ｖs1”という値をとるが、“Ｖs1＜Ｖofs −Ｖth”に設定されているので、駆動トランジスタ１２１はオン状態を維持し、それに応じた電流Ｉds1 が流れる。
【０１４６】
ここで、有機ＥＬ素子１２７を非発光とするためには、Ｖcath＋ＶthEL＞Ｖs1−Ｖthの関係にあること、つまり、有機ＥＬ素子１２７のアノード端Ａにかかる電圧Ｖel（＝Ｖs1−Ｖth）を有機ＥＬ素子１２７の閾値電圧ＶthELとカソード電圧Ｖcathの和よりも小さくなるように接地電位Ｖofs と接地電位Ｖs1の電圧を設定する必要がある。こうすれば、有機ＥＬ素子１２７は逆バイアス状態となり、駆動トランジスタ１２１の電流よりも非常に小さくなり、非発光状態になる。
【０１４７】
よって、駆動トランジスタ１２１のドレイン電流Ｉds1 は第１電源電位Ｖc1からオン状態にある検知トランジスタ１２４を介して接地電位Ｖs1に流れる。また、Ｖofs −Ｖs1＝Ｖgs＞Ｖthとすることで、その後のタイミングｔ５で行なわれる閾値電圧Ｖthのばらつき補正の準備を行なう。換言すると、期間ｔ２〜ｔ５は、駆動トランジスタ１２１のリセット期間（初期化期間）や移動度補正の準備期間に相当する。
【０１４８】
また、有機ＥＬ素子１２７の閾値電圧ＶthELに関しては、ＶthEL＞Ｖs1に設定されている。これにより、有機ＥＬ素子１２７にはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行なう閾値電圧Ｖthのばらつき補正およびキャリア移動度μのばらつき補正の動作を正常に動作させるために必要である。
【０１４９】
次に、閾値＆移動度補正パルスAZ２をインアクティブＬにし（ｔ４）、それとほぼ同じくして（若干遅れて）走査駆動パルスNDS をアクティブＬにする（ｔ５）。これにより、検知トランジスタ１２４がオフする一方、発光制御トランジスタ１２２がオンする。この結果、駆動電流Ｉdsが保持容量１２０に流れ込み、駆動トランジスタ１２１の閾値電圧Ｖthを補正（キャンセル）する閾値補正期間に入る。
【０１５０】
駆動トランジスタ１２１のゲート端Ｇは接地電位Ｖofs に保持されており、駆動トランジスタ１２１のソース電位Ｖｓが上昇して駆動トランジスタ１２１がカットオフするまで駆動電流Ｉdsが流れる。カットオフすると駆動トランジスタ１２１のソース電位Ｖｓは“Ｖofs −Ｖth”となる。
【０１５１】
すなわち、有機ＥＬ素子１２７の等価回路はダイオードと寄生容量Ｃelの並列回路で表されるため、“Ｖel≦Ｖcath＋ＶthEL”である限り、つまり、有機ＥＬ素子１２７のリーク電流が駆動トランジスタ１２１に流れる電流よりもかなり小さい限り、駆動トランジスタ１２１の電流は保持容量１２０と寄生容量Ｃelを充電するために使われる。
【０１５２】
この結果、駆動トランジスタ１２１を流れるドレイン電流Ｉdsの電流路が遮断されると、有機ＥＬ素子１２７のアノード端Ａの電圧ＶelつまりノードＮＤ１２１の電位は、時間とともに上昇してゆく。そして、ノードＮＤ１２１の電位（ソース電圧Ｖｓ）とノードＮＤ１２２の電圧（ゲート電圧Ｖｇ）との電位差がちょうど閾値電圧Ｖthとなったところで駆動トランジスタ１２１はオン状態からオフ状態となり、ドレイン電流は流れなくなり、閾値補正期間が終了する。つまり、一定時間経過後、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは閾値電圧Ｖthという値をとる。
【０１５３】
このとき、“Ｖel＝Ｖofs −Ｖth≦Ｖcath＋ＶthEL”となっている。つまり、ノードＮＤ１２１とノードＮＤ１２２の間に現われた電位差＝閾値電圧Ｖthは保持容量１２０に保持されることになる。このように、各検知トランジスタ１２３，１２４は閾値＆移動度補正走査線１１４AZ，１１５AZによってそれぞれ適切なタイミングで選択されたとき動作し、駆動トランジスタ１２１の閾値電圧Ｖthを検知し、これを保持容量１２０に保持する。
【０１５４】
走査駆動パルスNDS をインアクティブＨに（ｔ６）、さらに閾値＆移動度補正パルスAZ１をインアクティブＬに（ｔ７）、この順に切り替えることで、発光制御トランジスタ１２２と検知トランジスタ１２３を順にオフすることで、閾値キャンセル動作を終了させる。発光制御トランジスタ１２２を検知トランジスタ１２３よりも先にオフすることで、駆動トランジスタ１２１のゲート端Ｇの電圧Ｖｇの変動を抑えることが可能となる。
【０１５５】
なお、閾値キャンセル（Ｖth補正期間）経過後も、検知した駆動トランジスタ１２１の閾値電圧Ｖthを保持容量１２０に補正用電位として保持させる。このように、タイミングｔ５〜ｔ６は、駆動トランジスタ１２１の閾値電圧Ｖthを検出する期間である。ここでは、この検出期間ｔ５〜ｔ６を閾値補正期間と呼んでいる。
【０１５６】
ここでは、閾値補正動作を１回のみ実行する事例で示しているが、このことは必須ではない。たとえば１水平期間を処理サイクルとして、閾値補正動作を複数回に亘って繰り返すようにしてもよい。通常、閾値補正期間は、１水平期間よりも短くなってしまう。したがって、様々な要因で、この短い１回分の閾値補正動作期間では、閾値電圧Ｖthに対応する正確な電圧を保持容量１２０に保持仕切れないケースも起こり得る。この問題を解消するには、閾値補正動作を複数回繰り返すのがよい。ここでは、そのタイミングについては図示を割愛するが、信号電位Ｖinの保持容量１２０へのサンプリング（信号書込み）に先行する複数の水平周期で、閾値補正動作を繰り返し実行することで確実に駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を保持容量１２０に保持させるのである。
【０１５７】
次に、書込駆動パルスWSをアクティブＨにしてサンプリングトランジスタ１２５をオンして、保持容量１２０への画素信号Ｖsig を書き込む（サンプリングするとも称する）（ｔ８〜ｔ１０）。このような映像信号Ｖsig のサンプリングは、書込駆動パルスWSがインアクティブＬに戻るタイミングｔ１０まで行なわれる。すなわちタイミングｔ８〜ｔ１０が信号書込期間（以下サンプリング期間とも称する）と称する。通常、サンプリング期間は、１水平期間（１Ｈ）に設定される。
【０１５８】
このサンプリング期間（ｔ８〜ｔ１０）では、駆動トランジスタ１２１のゲート端Ｇに画素信号Ｖsig の信号電位Ｖinを供給することで、ゲート電圧Ｖｇを信号電位Ｖinに対応する駆動電位とする。信号電位Ｖinに対応する保持容量１２０に書き込まれる情報の大きさの割合を、書込みゲインＧinput と称する。この際、画素信号Ｖsig は駆動トランジスタ１２１の閾値電圧Ｖthに足し込む形で保持される。この結果、駆動トランジスタ１２１の閾値電圧Ｖthの変動は常にキャンセルされる形となるので、閾値補正を行なっていることになる。
【０１５９】
駆動トランジスタ１２１のゲート・ソース間電圧Ｖgs、つまり保持容量１２０に書き込まれる駆動電位は、保持容量１２０（容量値Ｃｓ）と有機機ＥＬ素子１２７の寄生容量Ｃel（容量値Ｃel）とゲート・ソース間の寄生容量（容量値Ｃgs）によって、式（２）のように決定される。基本的に駆動電流Ｉdsは映像信号Ｖsig の信号電位Ｖinによって決まる。換言すると、有機ＥＬ素子１２７は信号電位Ｖinに応じた輝度で発光することになる。
【０１６０】
【数２】
2008233536.tif 000004
【０１６１】
しかし、一般に寄生容量Ｃelは保持容量１２０の容量値Ｃｓおよびゲート・ソース間の寄生容量値Ｃgsに比べて遙かに大きい、つまり、有機ＥＬ素子１２７の寄生容量（等価容量）Ｃelに比べて保持容量１２０は充分に小さい。この結果、映像信号Ｖsig の殆ど大部分が保持容量１２０に書き込まれる。正確には、Ｖofs に対する、Ｖsig の差分“Ｖsig −Ｖofs ”が保持容量１２０に書き込まれる。
【０１６２】
したがって、駆動トランジスタ１２１のゲート・ソース間の電圧Ｖgsは、先に検出保持された閾値電圧Ｖthと今回サンプリングされた“Ｖsig −Ｖofs ”を加えたレベル“Ｖsig −Ｖofs ＋Ｖth”に等しい。このとき、接地電位Ｖofs を画素信号Ｖsig の黒レベル付近に設定しておけば、Ｖofs ＝０Ｖとすることができ、結果的に、ゲート・ソース間電圧Ｖgs（＝駆動電位）は、ほぼ“Ｖsig “Ｖsig ＋Ｖth””と等しいことになる。
【０１６３】
信号書込期間の終了するタイミングｔ１０より前に走査駆動パルスNDS をアクティブＬとし発光制御トランジスタ１２２をオンさせる（ｔ９）。これにより、駆動トランジスタ１２１のドレイン端Ｄが発光制御トランジスタ１２２を介して第１電源電位Ｖc1に接続されるので、画素回路Ｐは非発光期間から発光期間に進む。
【０１６４】
このように、サンプリングトランジスタ１２５がまだオン状態でかつ発光制御トランジスタ１２２がオン状態に入った期間ｔ９〜ｔ１０で、駆動トランジスタ１２１の移動度補正を行なう。書込駆動パルスWSと走査駆動パルスNDS のアクティブ期間のオーバーラップする期間（移動度補正期間と称する）を調整することにより、各画素の駆動トランジスタ１２１の移動度の補正を最適化するのである。すなわち、信号書込期間の後部分と発光期間の先頭部分とが重なる期間ｔ９〜ｔ１０で移動度補正を適切に実行する。
【０１６５】
また、この際、サンプリングトランジスタ１２５をオフさせる側の書込走査線電位の変化特性に傾斜をつけることで、映像信号線１０６HSの電位が高いとき（駆動電流Ｉdsが大きいとき）移動度補正期間が短くなり、映像信号線１０６HSの電位が低いとき（駆動電流Ｉdsが小さいとき）移動度補正期間が長くなるように自動的に調整することで、映像信号電位（映像信号Ｖsig の信号電位Ｖin）に追従して、移動度補正期間を最適な状態に設定できるようにするとよい。こうすることで、画像の輝度や絵柄によらず最適な移動度補正が可能となる。
【０１６６】
なお、この移動度補正を実行する発光期間の先頭では、有機ＥＬ素子１２７は実際には逆バイアス状態にあるので発光することはない。この移動度補正期間ｔ９〜ｔ１０では、駆動トランジスタ１２１のゲート端Ｇが映像信号Ｖsig （詳しくは信号電位Ｖin）に対応する電位に固定された状態で、駆動トランジスタ１２１に駆動電流Ｉdsが流れる。
【０１６７】
ここで、“Ｖofs −Ｖth＜ＶthEL”と設定しておくことで、有機ＥＬ素子１２７は逆バイアス状態におかれるため、ダイオード特性ではなく単純な容量特性を示すようになる。よって駆動トランジスタ１２１に流れる駆動電流Ｉdsは保持容量１２０の容量値Ｃｓと有機ＥＬ素子１２７の寄生容量（等価容量）Ｃelの容量値Ｃelの両者を結合した容量“Ｃ＝Ｃｓ＋Ｃel”に書き込まれていく。これにより駆動トランジスタ１２１のソース電位Ｖｓは上昇していく。
【０１６８】
図４のタイミングチャートでは、この上昇分をΔＶで表してある。この上昇分、すなわち移動度補正パラメータである負帰還量ΔＶは結局、保持容量１２０に保持されたゲート・ソース間電圧Ｖgsから差し引かれることになるので、負帰還をかけたことになる。このように、駆動トランジスタ１２１の駆動電流Ｉdsを同じく駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsに負帰還することで、移動度μを補正することが可能である。なお、負帰還量ΔＶは移動度補正期間ｔ９〜ｔ１０の時間幅ｔを調整することで最適化可能である。
【０１６９】
本例の場合、映像信号Ｖsig が高いほど駆動電流Ｉdsは大きくなり、ΔＶの絶対値も大きくなる。したがって発光輝度レベルに応じた移動度補正が行なえる。また、移動度が高い駆動トランジスタ１２１と低い駆動トランジスタ１２１を考えた場合、映像信号Ｖsig を一定とすると、駆動トランジスタ１２１の移動度μが大きいほどΔＶの絶対値も大きくなる。
【０１７０】
換言すると、移動度補正期間に移動度が高い駆動トランジスタ１２１は低い駆動トランジスタ１２１に対してソース電位が大きく上昇する。また、ソース電位が大きく上昇するほどゲートとソース間の電位差が小さくなり電流が流れ難くなるように負帰還が掛かる。移動度μが大きいほど負帰還量ΔＶが大きくなるので、画素ごとの移動度μのばらつきを取り除くことが可能である。移動度の違う駆動トランジスタ１２１であっても、同じ駆動電流Ｉdsを有機ＥＬ素子１２７に流すことができる。移動度補正期間を調整することで、その負帰還量ΔＶの大きさを最適な状態に設定できる。
【０１７１】
次に、書込走査部１０４は、書込駆動パルスWSをインアクティブＬに切り替える（ｔ１０）。これにより、サンプリングトランジスタ１２５が非導通（オフ）状態となり発光期間に進む。この後、次のフレーム（もしくはフィールド）に移って、再び、閾値補正準備動作、閾値補正動作、移動度補正動作、および発光動作が繰り返される。
【０１７２】
この結果、駆動トランジスタ１２１のゲート端Ｇは映像信号線１０６HSから切り離される。駆動トランジスタ１２１のゲート端Ｇへの信号電位Ｖinの印加が解除されるので、駆動トランジスタ１２１のゲート電位Ｖｇは上昇可能となる。
【０１７３】
このとき、駆動トランジスタ１２１に流れる駆動電流Ｉdsは有機ＥＬ素子１２７に流れ、有機ＥＬ素子１２７のアノード電位は駆動電流Ｉdsに応じて上昇する。この上昇分をＶelとする。このとき、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは保持容量１２０による効果によって一定であるので、駆動トランジスタ１２１は、一定電流（駆動電流Ｉds）を有機ＥＬ素子１２７に流す。その結果、電圧降下が生じ、有機ＥＬ素子１２７のアノード端Ａの電位Ｖel（＝ノードＮＤ１２１の電位）は、有機ＥＬ素子１２７に駆動電流Ｉdsという電流が流れ得る電圧まで上昇する。その間、保持容量１２０に保持されたゲート・ソース間電圧Ｖgsは“Ｖsig ＋Ｖth−ΔＶ（＝Ｖin＋Ｖth−ΔＶ）”の値を維持する。
【０１７４】
やがて、ソース電位Ｖｓの上昇に伴い、有機ＥＬ素子１２７の逆バイアス状態は解消されるので、駆動電流Ｉdsの流入により有機ＥＬ素子１２７は実際に発光を開始する。このときの有機ＥＬ素子１２７のアノード電位の上昇（Ｖel）は、駆動トランジスタ１２１のソース電位Ｖｓの上昇に他ならず、駆動トランジスタ１２１のソース電位Ｖｓは、“−Ｖth＋ΔＶ＋Ｖel”となる。
【０１７５】
発光時の駆動電流Ｉds対ゲート電圧Ｖgsの関係は、先のトランジスタ特性を表わした式（１）のＶgsに“Ｖsig ＋Ｖth−ΔＶ（＝Ｖin＋Ｖth−ΔＶ）”を代入することで、式（３）のように表わすことができる。
【０１７６】
【数３】
2008233536.tif 000005
【０１７７】
式（３）において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃoxである。この式（３）から、閾値電圧Ｖthの項がキャンセルされており、有機ＥＬ素子１２７に供給される駆動電流Ｉdsは駆動トランジスタ１２１の閾値電圧Ｖthに依存しないことが分かる。基本的に駆動電流Ｉdsは映像信号の信号電圧Ｖsig によって決まる。換言すると、有機ＥＬ素子１２７は映像信号Ｖsig に応じた輝度で発光することになる。
【０１７８】
その際、信号電位Ｖinは帰還量ΔＶで補正されている。この補正量ΔＶはちょうど式（３）の係数部に位置する移動度μの効果を打ち消すように働く。なお、詳細は説明を割愛するが、式（３）に示す移動度補正項を数値解析することで、移動度補正時間に対する駆動電流Ｉdsは式（４）のように表すことができる。
【０１７９】
【数４】
2008233536.tif 000006
【０１８０】
したがって、駆動電流Ｉdsは実質的に信号電位Ｖinのみに依存することになる。駆動電流Ｉdsは閾値電圧Ｖthに依存しないので、閾値電圧Ｖthが製造プロセスにより変動しても、ドレイン・ソース間の駆動電流Ｉdsは変動せず、有機ＥＬ素子１２７の発光輝度も変動しない。
【０１８１】
また、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量１２０による効果により、発光期間の最初でブートストラップ動作が行なわれ、駆動トランジスタ１２１のゲート・ソース間電圧“Ｖgs＝Ｖin−ΔＶ＋Ｖth”を一定に維持したまま、駆動トランジスタ１２１のゲート電位Ｖｇおよびソース電位Ｖｓが上昇する。駆動トランジスタ１２１のソース電位Ｖｓが“−Ｖth＋ΔＶ＋Ｖel”となることで、ゲート電位Ｖｇは“Ｖin＋Ｖel”となる。
【０１８２】
ここで、有機ＥＬ素子１２７は、発光時間が長くなるとそのＩ−Ｖ特性が変化してしまう。そのため、ノードＮＤ１２１の電位も変化する。しかしながら、保持容量１２０による効果のため、ノードＮＤ１２１の電位上昇に連動して、ノードＮＤ１２２の電位も上昇するので、駆動トランジスタ１２１のゲート・ソース間電位ＶgsはノードＮＤ１２１の電位上昇に拘らず、常にほぼ“Ｖsig ＋Ｖth−ΔＶ（＝Ｖin＋Ｖth−ΔＶ）”に維持されるので、有機ＥＬ素子１２７に流れる電流は変化しない。よって、有機ＥＬ素子１２７のＩ−Ｖ特性が劣化しても一定電流Ｉdsが常に流れ続けるため、有機ＥＬ素子１２７は画素信号Ｖsig に応じた輝度で発光を続けることになり、輝度が変化することはない。
【０１８３】
この後、次のフィールドのタイミングｔ１に至ると、走査駆動パルスNDS がインアクティブＨとなって発光制御トランジスタ１２２がオフし、発光が終了するとともに当該フィールドが終わる。この後、前述と同様にして、次のフィールドの動作に移って、再び閾値電圧補正動作、移動度補正動作、および発光動作が繰り返されることになる。
【０１８４】
このように、本実施形態の画素回路Ｐでは、ブートストラップ回路１３０が、電気光学素子の一例である有機ＥＬ素子１２７の電流−電圧特性の変化を補正して駆動電流を一定に維持する駆動信号一定化回路として機能するようになっているのである。
【０１８５】
また、本実施形態の画素回路Ｐでは、閾値＆移動度補正回路１４０を設けており、閾値補正期間における検知トランジスタ１２３，１２４の作用により、駆動トランジスタ１２１の閾値電圧Ｖthをキャンセルし、当該閾値電圧Ｖthのばらつきの影響を受けない一定電流Ｉdsを流すことができるため、入力画素信号に対応する安定した階調で表示でき、高画質の画像を得ることができる。
【０１８６】
加えて、サンプリングトランジスタ１２５による映像信号Ｖsig の書込み動作と連動した発光制御トランジスタ１２２による移動度補正期間における作用により、駆動トランジスタ１２１のキャリア移動度μを反映させたゲート・ソース間電位Ｖgsとして、当該キャリア移動度μのばらつきの影響を受けない一定電流Ｉdsを流すことができるため、入力画素信号に対応する安定した階調で表示でき、高画質の画像を得ることができる。
【０１８７】
つまり、閾値＆移動度補正回路１４０が、駆動トランジスタ１２１の特性ばらつき（本例では閾値電圧Ｖthおよびキャリア移動度μのばらつき）による駆動電流Ｉdsに与える影響を防ぐために、閾値電圧Ｖthおよびキャリア移動度μによる影響を補正して駆動電流を一定に維持する駆動信号一定化回路として機能するようになっているのである。
【０１８８】
本実施形態において示したブートストラップ回路１３０や閾値＆移動度補正回路１４０の回路構成は、駆動トランジスタ１２１としてｎチャネル型を用いて有機ＥＬ素子１２７を駆動するための駆動信号を一定に維持する駆動信号一定化回路の一例に過ぎず、有機ＥＬ素子１２７の経時劣化やｎチャネル型の駆動トランジスタ１２１の特性変動（たとえば閾値電圧や移動度などのばらつきや変動）による駆動電流Ｉdsに与える影響を防ぐための駆動信号一定化回路としては、その他の公知の様々な回路を適用することができる。
【０１８９】
ここで、本実施形態の駆動タイミングでは、閾値＆移動度補正走査部１１４が供給する閾値＆移動度補正パルスAZ１と駆動走査部１０５が供給する走査駆動パルスNDS のそれぞれに基づく検知トランジスタ１２３と発光制御トランジスタ１２２がともにオンするオーバーラップ期間で閾値補正期間が決まり、事実上、発光制御トランジスタ１２２がオンしている期間そのもので閾値補正期間が決定される。一方、書込走査部１０４が供給する書込駆動パルスWSと駆動走査部１０５が供給する走査駆動パルスNDS のそれぞれに基づくサンプリングトランジスタ１２５と発光制御トランジスタ１２２がともにオンするオーバーラップ期間で移動度補正期間が決まり、発光制御トランジスタ１２２がオンしてからサンプリングトランジスタ１２５がオフするまでの期間で移動度補正期間が決定されるので、事実上、書込駆動パルスWSと走査駆動パルスNDS の位相差が移動度補正期間を決定することになる。
【０１９０】
このため、たとえ画素回路Ｐ内の検知トランジスタ１２３やサンプリングトランジスタ１２５や発光制御トランジスタ１２２に特性ばらつきが無くまた閾値＆移動度補正走査線１１４AZや書込走査線１０４WSや駆動走査線１０５DSの配線抵抗や配線容量の距離依存の影響を無視できたとしても（以下「前提条件」と称する）、書込走査部１０４や駆動走査部１０５や閾値＆移動度補正走査部１１４の最終段に設けられる出力回路（一般的に出バッファと称される）の特性に起因する波形特性の相違が閾値補正期間や移動度補正期間に影響を与えてしまう可能性がある。
【０１９１】
特に、前述の駆動タイミングでは、閾値補正期間に比べると移動度補正期間は短く、閾値補正期間は検知トランジスタ１２３のオン期間に多少のばらつきがあっても問題は少ないが、移動度補正期間はばらつきの影響が大きく、書込駆動パルスWSと走査駆動パルスNDS の位相差にばらつきが生じないように管理することが重要となる。
【０１９２】
書込駆動パルスWSと走査駆動パルスNDS の位相差のばらつきは、サンプリングトランジスタ１２５および発光制御トランジスタ１２２がともに垂直走査系のスイッチングトランジスタであることから、前述の前提条件では行単位で生じ、横筋ノイズとなって視認される難点が懸念される。以下、この問題点とその改善手法について詳しく説明する。
【０１９３】
＜垂直走査系の出力回路＞
図５は、書込走査部１０４と駆動走査部１０５の出力回路を説明する図である。図示のように、書込走査部１０４および駆動走査部１０５はともに、各行の書込走査線１０４WSや駆動走査線１０５DSをＨレベルとＬレベルで切り替えて１行分の全サンプリングトランジスタ１２５もしくは全発光制御トランジスタ１２２の各ゲート端Ｇを一斉に制御するようになっている。このため、書込走査線１０４WSや駆動走査線１０５DSと接続される部分には、十分な駆動能力を持つ出力回路４００，５００を備える。図では、１行分の出力回路４００，５００のみを示しているが、各行の書込走査線１０４WSや駆動走査線１０５DSごとに出力回路４００，５００が設けられる。書込走査部１０４や駆動走査部１０５は、画素アレイ部１０２の外縁（いわゆる額縁部分）に設けられ、また図示を割愛するが、表示パネル部１００の外部に設けられた出力インピーダンスが十分に小さな電源回路から第１電位Ｖcc_Hと第２電位Ｖss_L（Ｖcc_H＞Ｖss_L）とが供給されるようになっている。
【０１９４】
出力回路４００，５００は、同様の構成をしているので、以下代表して出力回路４００にて説明する。書込走査部１０４側の出力回路４００は、一例として、ｐチャネル型のトランジスタ（ｐ型トランジスタ）４０２と、ｎチャネル型のトランジスタ（ｎ型トランジスタ）４０４とを、第１電位Ｖcc_H用の供給端４００Ｈと第２電位Ｖss_L用の供給端４００Ｌとの間に直列に配置した構成となっている。ｐ型トランジスタ４０２のソース端Ｓは第１電位Ｖcc_H用の供給端４００Ｈに接続され、ｎ型トランジスタ４０４のソース端Ｓは第２電位Ｖss_L用の供給端４００Ｌに接続されている。ｐ型トランジスタ４０２とｎ型トランジスタ４０４の各ドレイン端Ｄを共通に接続し、その接続点を書込走査線１０４WSに接続している。全体としては、ＣＭＯＳインバータを構成している。
【０１９５】
ｐ型トランジスタ４０２とｎ型トランジスタ４０４の各ゲート端Ｇを共通に接続し、その接続点にアクティブＬの書込駆動パルスNWS を供給する。書込駆動パルスNWS がアクティブＬのときにはｎ型トランジスタ４０４がオフするとともにｐ型トランジスタ４０２がオンするので第１電位Ｖcc_Hが書込走査線１０４WSに供給される一方、書込駆動パルスNWS がインアクティブＨのときにはｐ型トランジスタ４０２がオフするとともにｎ型トランジスタ４０４がオンするので第２電位Ｖss_Lが書込走査線１０４WSに供給される。一方、駆動走査部１０５側の出力回路５００においては、ｐ型トランジスタ５０２とｎ型トランジスタ５０４の各ゲート端Ｇを共通に接続し、その接続点にアクティブＨの走査駆動パルスDSを供給する。走査駆動パルスDSがインアクティブＬのときにはｎ型トランジスタ４０４がオフするとともにｐ型トランジスタ５０２がオンするので第１電位Ｖcc_Hが駆動走査線１０５DSに供給される一方、走査駆動パルスDSがアクティブＨのときにはｐ型トランジスタ５０２がオフするとともにｎ型トランジスタ５０４がオンするので第２電位Ｖss_Lが駆動走査線１０５DSに供給される。これらの動作から分かるように出力回路４００，５００はインバータ型のバッファとして機能している。
【０１９６】
＜移動度補正期間と出力回路のトランジスタの特性ばらつきの影響＞
図６〜図１０は、移動度補正期間近傍の書込駆動パルスWSと走査駆動パルスNDS の波形鈍りの一例と、波形鈍りのばらつきが移動度補正期間に与える影響を説明する図である。図６は、移動度補正期間近傍の補正用パルス（書込駆動パルスWSと走査駆動パルスNDS ）の波形鈍りの第１例を示す図である。図７は、移動度補正期間と画素電流（駆動電流Ｉds）との関係を示す特性図である。図８は、波形鈍りのばらつきに起因する移動度補正期間ばらつきによる輝度ムラの一例を示す図である。図９は、移動度補正期間近傍の補正用パルス（書込駆動パルスWS）の波形鈍りの第２例を示す図である。図１０は、ＥＬＡ照射時の各回の照射強度ばらつきの一例を示す図である。
【０１９７】
図４で説明したように、本実施形態の画素回路Ｐとその駆動タイミングでは、移動度補正動作をサンプリング期間の後半部で実行する。図４に示した駆動タイミングでは、発光制御トランジスタ１２２がオンして映像信号Ｖsig に応じた電圧情報を保持容量１２０に書き込んでいる過程で発光制御トランジスタ１２２をオンさせ、その後にサンプリングトランジスタ１２５がオフするまでの期間で移動度補正期間が決定されるので、事実上、書込駆動パルスWSと走査駆動パルスNDS の位相差が移動度補正期間を決定することになる。
【０１９８】
書込駆動パルスWS用の書込走査線１０４WSや走査駆動パルスNDS 用の駆動走査線１０５DSはモリブデンＭｏなど抵抗値の高いものが使用され、また、オーバーラップ寄生容量が大きいために、これらのパルスは図６に示すように鈍ってしまう。このパルスの波形鈍りは、各走査部１０４，１０５最終段に設けられる出力回路４００，５００のバッファ特性に強く依存する。出力回路４００，５００を構成する各トランジスタ４０２，４０４，５０２，５０４（纏めてバッファトランジスタと称する）の特性がばらつくと、パルスの波形特性もばらつき、その影響で、移動度補正期間にもばらつきが生じる。たとえば、図７に移動度補正時間と画素電流値の関係を示すが、同図から分かるように、移動度補正がばらつくことで、画素電流に差異が生じ、輝度ばらつきが行ごとに生じる。移動度補正時間は、長ければ画素電流が少なく暗くなる一方、短ければ画素電流が多く明るくなる。
【０１９９】
たとえば、図６に示す書込駆動パルスWSと走査駆動パルスNDS との関係においては、走査駆動パルスNDS の立下りが最も急峻でかつ書込駆動パルスWSの立下りが最も緩やかなときが移動度補正時間が最長となり、走査駆動パルスNDS の立下りが最も緩やかでかつ書込駆動パルスWSの立下りが最も急峻なときが移動度補正時間が最短となる。発光輝度の面では前者がワーストケースとなる。
【０２００】
このようなワーストケースのライン（水平行）では、たとえば図８に示すように、周りより暗い段となり、それが筋状ノイズとなってしまい、歩留まりが低下してしまう。パネルの輝度を高いものが求められており、そのためには短い移動度補正期間が必要である。補正時間が短くなると、この補正期間ばらつき起因のスジがより顕著になってしまう。
【０２０１】
また、図９に示すように、サンプリングトランジスタ１２５をオフさせる側の書込走査線電位の変化特性に傾斜をつけることで、映像信号電位（映像信号Ｖsig の信号電位Ｖin）に移動度補正期間が自動追従するようにする場合も同様であり、出力回路４００，５００を構成するバッファトランジスタの特性がばらつくと、書込走査線電位の変化特性もばらつき、その影響で、移動度補正期間にもばらつきが生じる。
【０２０２】
閾値補正は、その補正期間が移動度補正期間に比べると長く、しかも複数回で閾値補正を実行することもできるので、閾値補正期間のばらつき管理は比較的緩くても差し支えないのに対して、移動度補正は、その補正期間が閾値補正期間に比べると遙かに短く、そのばらつきが輝度変化として現れるので、その移動度補正期間のばらつき管理を厳重にする必要がある。
【０２０３】
ここで、バッファトランジスタの特性ばらつきの原因となるのが、エキシマレーザアニール（ＥＬＡ：Excimer Laser Annealing ）処理時の出力強度ばらつきである。すなわち、アクティブマトリクス型有機ＥＬパネルでは、ポリシリコン（ｐｏｌｙ−Ｓｉ）基板を使用し低温プロセスを用い、ＴＦＴなどの駆動回路をガラス基板上に集積している。ポリシリコン基板は、エキシマレーザ（波長３０８ｎｍ）の高出力パルスを照射し、アモルファスシリコン膜を溶融、冷却、固化させることにより形成する。この方法をエキシマレーザアニールと呼び、大面積に亘って良質なポリシリコンが低温で得られる。
【０２０４】
ＥＬＡ工程では、画素アレイ部１０２やその外縁部の垂直駆動部１０３や水平駆動部１０６を搭載する表示パネル部１００が形成されるポリシリコン基板上を所定の照射幅を有するエキシマレーザで所定の照射ピッチ（たとえば数１０μｍ単位）で一方向にスキャンしていく。
【０２０５】
ところが、図１０に示すように、一般的に、ＥＬＡ出力は照射ごとにばらついてしまい、スキャン進行方向に照射強度がばらつき、画素アレイ部１０２内の画素回路ＰのＴＦＴだけでなく、出力回路４００，５００のバッファトランジスタもＥＬＡの照射強度ばらつきの影響を受け易い。これは、エキシマレーザの出力のばらつきにより、生成される結晶粒径の大きさがばらつくためである。
【０２０６】
半導体基板上で照射ピッチ単位でＥＬＡ照射強度にばらつきがあると、スキャン進行方向に並ぶバッファトランジスタごとに特性差が生じてしまい、その特性差の影響で、移動度補正期間にもスキャン進行方向にばらつきが生じ筋状ノイズとして視認され易いという不利益がある。
【０２０７】
つまり、バッファトランジスタの特性ばらつきに起因する移動度補正期間のばらつきは輝度ムラとして現れる。特に、低温ポリシリコンにおいては、線状のレーザ（ライン光）を半導体基板に照射しつつそのレーザの長手方向と直交する方向へ走査して結晶化させるエキシマレーザアニール処理を行なうので、そのアニール処理時の走査ムラ（照射幅や走査ピッチや走査速度や照射強度などの変動）の影響を受け、光源として使用されるレーザ光の特質（線状であること）が表示パネル部１００の各画素回路Ｐの特性ばらつきだけでなく画素アレイ部１０２の外縁に設けられる走査部１０３，１０６の特性ばらつきにも現れる。
【０２０８】
具体的には、ある走査時点（走査位置）では、線状に概ね一定かつ均等の照射強度で半導体基板を照射するので、各走査部１０３，１０６を構成するバッファトランジスタの特性が、レーザ光（ライン光）の長手方向に沿っては概ね均等になるのに対して、アニール処理時の走査方向には、ばらつきを持ってしまう。その結果、表示画面上では、アニール処理時の走査方向と一定の関係を持って線状に輝度ムラが発生し、視覚的には、筋状ノイズとして観察されてしまう。図１Ａに示したように、カラー画像表示対応をとると、行ごとの不要な色付き（筋状カラーノイズ）が視認されるという不利益が生じる。
【０２０９】
線状のレーザ光で半導体基板を走査してアニール処理を行なうので、バッファトランジスタの特性ばらつきが本質的に線状相関性を持って現れ易い特徴があり、各バッファトランジスタの特性ばらつきのレベルが小さくても、それが筋状ノイズとなって画像に現れ、視覚的にも感知され易い傾向がある。
【０２１０】
トランジスタの特性ばらつきのレベルが同じであっても、それが線状に蓄積し筋模様として認識される場合と、不規則に分布している場合では、人間の感じ方は大きく異なり、不規則に分布している場合の方がずっと自然に受け入れることができる。これは、幾何学的なパターン認識ができる場合は、どうしてもそこに意識が集中してしまうという人間の認知心理学的な特性によるものである。
【０２１１】
このような問題を解消するには、線状のレーザ光の照射幅や走査ピッチや走査速度や照射強度などのアニール処理時のばらつき要因を極力小さくすることが先ず第１の手法として考えられる。しかしながら、当然に、その対処には限度がある。
【０２１２】
そこで、本実施形態では、表示画面上において筋状に現れる輝度ムラの要因が、線状のレーザ光を走査するアニール処理にある点に着目し、アニール処理時の照射幅および走査ピッチを考慮した半導体回路形成時のバッファトランジスタのレイアウト構成（パターン設計）を工夫する。回路的には事実上従来と同一であるが製造面から対策を講じるのである。
【０２１３】
具体的には、アニール処理時の走査方向において、バッファトランジスタのサイズ（特にチャネル幅）を画素ピッチと略同一のサイズにする。なお、バッファトランジスタのサイズは、事実上、チャネルサイズが意味を持つので、電極配線などのチャネルとして使用し得ない領域を除く有効なチャネル幅のサイズが画素ピッチと概ね同一のサイズとなるようにする。以下、このような関係を、バッファトランジスタのチャネル幅をアニール処理時の走査方向の画素ピッチと同等サイズにすると称する。つまり、１ライン分の全スイッチトランジスタを駆動するバッファトランジスタが画素ピッチとの関係において最大限に配置されるようにチャネル幅の側面から工夫することで、アニール処理時のばらつき要因が表示画面に与える影響を緩和する。以下、半導体回路形成時のパターン設計および製造プロセスの側面について具体的に説明する。
【０２１４】
＜改善手法：第１実施形態＞
図１１は、アニール処理時のばらつき要因に起因する表示画面上における輝度ばらつきを緩和し得るようにした本実施形態の駆動回路配置（レイアウト）に対する比較例を示す図である。図１２は、第１実施形態の駆動回路配置（レイアウト）を示す図である。何れも、図８のＡ部分の書込走査部１０４および駆動走査部１０５と画素回路Ｐとの接続部分に着目した詳細図である。後述する他の実施形態においても同様である。
【０２１５】
従来と同様に、有機ＥＬ表示装置１の表示パネル部１００を生成するに当たり、ポリシリコン基板を使用し低温プロセスで駆動回路をガラス基板上に集積していく。この際、ＥＬＡ法を採用してエキシマレーザ（波長３０８ｎｍ）の高出力パルスを照射し、ａ−Ｓｉ膜を溶融、冷却、固化させることでパネル製造を行なう。
【０２１６】
この際、本実施形態では、ＥＬＡ照射によるバッファ特性のばらつきを抑制するために、バッファトランジスタのチャネル幅Ｗを、画素ピッチとの関係において取り得る最大値に設定する。特に、第１実施形態においては、バッファトランジスタのチャネル幅Ｗを分割しない場合（つまりマルチフィンガー構成としない場合）での適用例の第１例であり、バッファトランジスタの１つのチャネル幅Ｗを画素ピッチとの関係において取り得る最大値に設定している。後述する第２実施形態との相違としては、チャネル幅ＷをＥＬＡ走査方向の画素ピッチ以下とすることに特徴を持つ。
【０２１７】
一般的に、走査部に設けられるバッファは、そのバッファが駆動する１つの走査線に共通に接続される全てのスイッチングトランジスタを駆動するべく十分な駆動能力を必要とする。バッファの駆動能力はチャネルサイズ（バッファサイズ）と関係し、そのチャネルサイズは、電流が流れる方向のチャネル長Ｌもしくは電流が流れる方向と直交するチャネル幅Ｗで調整される。一般的には、駆動能力の調整に当たり、レイアウト面積の調整をし易くするために、トランジスタを単一の素子としてではなく、所定幅のゲート電極を複数列配置して対応する各ソースおよびドレインを相互に接続することで小型のトランジスタに分割し、１つのトランジスタを規定の領域内に効率的に配置するマルチフィンガー構造が採用される。
【０２１８】
たとえば、図１１に示す比較例のように、ｐ型トランジスタ４０２，５０２（纏めて６００Ｐと記す）は、図示を割愛したｎ型基板上に一方向に延びた複数本（本例では４本）のゲート電極６１４GPが相互に並行に設けられており、ｎ型基板の表面におけるゲート電極６１４GNの直下域がチャネル領域６１６Ｐになっている。そして、ｎ型基板の表面におけるチャネル領域６１６Ｐ間の領域が、ソース領域６１８Ｐまたはドレイン領域６２０Ｐとなっており、ソース領域６１８Ｐとドレイン領域６２０Ｐとは交互に配列されている。これにより、複数のｐ型トランジスタ６００Ｐ_@（＠は１，…，４：それぞれを分割ｐ型トランジスタとも称する）が形成され、相互に隣接するｐ型トランジスタ６００Ｐ_1，…，_k間でソース領域６１８Ｐまたはドレイン領域６２０Ｐが共通化されている。ソース領域６１８Ｐおよびドレイン領域６２０Ｐの表面には、複数のコンタクト６２２SP，６２２DPがゲート電極６１４GPの長手方向に沿って一列に配列されており、ソース領域６１８Ｐの各コンタクト６２２SPは第１電位Ｖcc_H用の電極６２４Ｈに共通に接続されている。
【０２１９】
ｎ型トランジスタ４０４，５０４（纏めて６００Ｎと記す）においても同様の構造をなしており、図示を割愛したｐ型基板上に一方向に延びた複数本（本例では４本）のゲート電極６１４GNが相互に並行に設けられており、ｐ型基板の表面におけるゲート電極６１４GPの直下域がチャネル領域６１６Ｎになっている。そして、ｐ型基板の表面におけるチャネル領域６１６Ｎ間の領域が、ソース領域６１８Ｎまたはドレイン領域６２０Ｎとなっており、ソース領域６１８Ｎとドレイン領域６２０Ｎとは交互に配列されている。これにより、複数のｎ型トランジスタ６００Ｎ_@（＠は１，…，４：それぞれを分割ｎ型トランジスタとも称する）が形成され、相互に隣接するｎ型トランジスタ６００Ｎ_1，…，_k間でソース領域６１８Ｎまたはドレイン領域６２０Ｎが共通化されている。ソース領域６１８Ｎおよびドレイン領域６２０Ｎの表面には、複数のコンタクト６２２SN，６２２DNがゲート電極６１４GNの長手方向に沿って一列に配列されており、ソース領域６１８Ｎの各コンタクト６２２SNは第２電位Ｖss_L用の電極６２４Ｌに共通に接続されている。
【０２２０】
ｐ型トランジスタ６００Ｐおよびｎ型トランジスタ６００Ｎの各ゲート電極６１４GP，６１４GNは共通にゲート電極６１４Ｇに接続され、また、ｐ型トランジスタ６００Ｐおよびｎ型トランジスタ６００Ｎの各ドレイン領域６２０Ｐ，６２０Ｎの各コンタクト６２２DP，６２２DNは共通にドレイン電極６１４Ｄに接続されている。
【０２２１】
ｐ型トランジスタ６００Ｐおよびｎ型トランジスタ６００Ｎ（纏めてバッファトランジスタ６００と称する）は、チャネル幅Ｗが概ねソース領域６１８Ｐ，６１８Ｎやドレイン領域６２０Ｐ，６２０Ｎのゲート電極６１４GP，６１４GNの長手方向の長さに相当し、チャネル長Ｌが概ねチャネル領域６１６Ｐ，６１６Ｎの幅（ゲート電極６１４GP，６１４GNの長手方向と直交する方向の長さ）に相当する。
【０２２２】
図５に示した出力回路４００，５００との対応においては、ゲート電極６１４Ｇには書込駆動パルスNWS が供給され、ドレイン電極６１４Ｄは書込走査線１０４WSもしくは駆動走査線１０５DSに接続される。
【０２２３】
このようなマルチフィンガー構成のバッファトランジスタ６００において、全体のチャネル幅Ｗall は、各分割トランジスタのチャネル幅ＷをＷｎ、分割数をｎとしたとき、Ｗall ＝ｎ＊Ｗｎである。
【０２２４】
これに対して本実施形態の構成では、バッファトランジスタを分割するか否かに拘らず、バッファトランジスタのチャネル幅をアニール処理時の走査方向の画素ピッチと同等サイズにするべく、アニール処理時の走査方向に対して、バッファトランジスタのチャネル幅Ｗを、画素ピッチとの関係において採り得る配線領域を除いた最大限（Ｗｋ）に設定する。
【０２２５】
ここで、画素ピッチとの関係において採り得る最大限（Ｗｋ）とは、チャネル幅Ｗの方向がＥＬＡ走査方向と同方向となるようにバッファトランジスタを形成する際に、ゲート、ソース、ドレインの各電極の引回し分を含めて画素ピッチ内に形成する場合には、そのゲート、ソース、ドレインの各電極配線分はチャネル幅Ｗに寄与し得ないので、その電極配線分を除いて、チャネル幅Ｗとして使用し得る範囲のほぼ全てをチャネル幅Ｗに割り当てる趣旨である。
【０２２６】
図１２に示す第１実施形態の構成例では、バッファトランジスタのチャネル幅Ｗを分割しない構成、つまりマルチフィンガー構成とせずに、バッファトランジスタの１つのチャネル幅Ｗｋを、画素ピッチ同等の百μｍのオーダーのバッファサイズとし、画素ピッチとの関係において取り得る最大値（画素ピッチ以下の範囲で）に設定している。図１１に示した比較例の各バッファトランジスタ６００Ｐ，６００Ｎと比較して、図１２に示す第１実施形態の構成例での各バッファトランジスタ６００Ｐ，６００Ｎのチャネル幅（チャネル長Ｌも）は同一としており、Ｗall ＝Ｗｋ＝ｎ＊Ｗｎである。
【０２２７】
こうすることで、バッファトランジスタ６００の特性をより多くのＥＬＡ照射にて決定されるようにできる。結果的には、ＥＬＡ照射強度の平均的な値に相応した特性を得ることができ、バッファトランジスタ６００の特性のラインごとのばらつきを抑制でき、移動度補正期間ばらつき起因の筋状ノイズの発生を抑制し、高ユニフォーミティの画質を得ることができる。
【０２２８】
従来においてマルチフィンガー構造を採用する場合、分割数と各分割トランジスタ（分割ｐ型トランジスタや分割ｎ型トランジスタ）のチャネル幅Ｗとの関係については、専ら駆動能力の側面しか考慮されていない。このため、図１１に示す比較例のように、分割トランジスタのチャネル幅Ｗは、ＥＬＡの照射ピッチと近くなってしまい同等サイズとなることも多くなる。
【０２２９】
たとえば、画素ピッチを１００μｍとし、その画素ピッチ１００μｍの８０％（＝８０μｍ）を４等分したサイズが各フィンガーのチャネル幅Ｗ（＝２０μｍ）であると仮定する。ＥＬＡ照射ピッチを１０μｍ程度とすれば、図１０に示したように、ＥＬＡの照射強度はショットごとにばらついているので、図１１に示す比較例の場合には、１回あるいは２回程度のＥＬＡ照射にてバッファトランジスタの特性が決定されてしまい、そのため、出力バッファの特性ばらつきは大きくなる問題がある。各行のバッファトランジスタ６００の特性は、ＥＬＡ照射強度ばらつきの影響を受け易く、行ごと（段ごと）の出力ばらつきが発生し易い問題がある。
【０２３０】
一方、図１２に示した第１実施形態のレイアウトでは、バッファトランジスタ６００のチャネル幅Ｗｋは画素ピッチと同等の１００μｍ程度、ＥＬＡ照射ピッチを１０μｍ程度とすれば、８回前後のＥＬＡ照射にてその特性が決定されるようにでき、最終的な特性を、比較例に対して４倍前後の平均的な値に相応したものとすることができ、各行のバッファトランジスタ６００の特性差を大幅に抑制できる。各行のバッファトランジスタ６００の特性差を抑制できれば、移動度補正期間の行ばらつきも抑制できるので、高ユニフォーミティの画質を得ることができる。
【０２３１】
＜改善手法：第２実施形態＞
図１３Ａおよび図１３Ｂは、アニール処理時のばらつき要因に起因する表示画面上における輝度ばらつきを緩和し得るようにした駆動回路配置（レイアウト）の第２実施形態を示す図である。第２実施形態のバッファトランジスタ６００のレイアウトは、チャネル幅Ｗを分割しない場合（つまりマルチフィンガー構成としない場合）での適用例の第２例であり、バッファトランジスタの１つのチャネル幅Ｗｋを画素ピッチとの関係において取り得る最大値に設定している。前述の第１実施形態との相違としては、チャネル幅ＷｋをＥＬＡ走査方向の画素ピッチと同一サイズか画素ピッチよりも大きくする必要がある場合への適用例である。
【０２３２】
図１３Ａに示す第１例および図１３Ｂに示す第２例の何れも、各行のバッファトランジスタ６００は分割されていない。そして、図１３Ａに示す第１例では、そのチャネル幅ＷｋがＥＬＡ走査方向の画素ピッチとほぼ同一に設定されている。一方、図１３Ｂに示す第２例では、チャネル幅Ｗｋをさらに垂直方向に延ばして、そのチャネル幅ＷｋをＥＬＡ走査方向の画素ピッチよりも大きく（約１．１倍に）設定している。
【０２３３】
これらの場合、画素ピッチと同一もしくは画素ピッチ以上のチャネル幅Ｗｋを確保するべく、各行のバッファトランジスタ６００は隣接行にはみ出る部分（配線領域のみの場合もあればチャネル幅Ｗｋを含む場合もある）が存在してしまい、隣接行（隣接段）に跨るようにバッファトランジスタ６００をレイアウトすることになる。このような状態を一列に並べると閾値＆移動度補正走査部１１４、閾値＆移動度補正走査部１１５の垂直方向サイズが画素アレイ部１０２の垂直方向サイズよりも大幅に大きくなってしまう。そこで、この隣接行にはみ出る部分に関しては、隣接行との関係において互い違いになるように配置するのがよい。こうすることで、閾値＆移動度補正走査部１１４、閾値＆移動度補正走査部１１５の垂直方向サイズと画素アレイ部１０２の垂直方向サイズとをほぼ同一にすることができる。
【０２３４】
このとき、図示のように、ドレイン電極６１４Ｄと書込走査線１０４WSもしくは駆動走査線１０５DSとの配線レイアウトを考慮して、バッファトランジスタ６００のドレイン電極６１４Ｄを対応する行内に配置することで、ドレイン電極６１４Ｄからそのまま行方向に書込走査線１０４WSもしくは駆動走査線１０５DSを伏線できるようにし、ゲート電極６１４Ｇ側が隣接行（隣接段）側にはみ出るようにレイアウトするのが好ましい。もちろん、図示を割愛するが、ゲート電極６１４Ｇおよびドレイン電極６１４Ｄの各配線領域の双方が隣接行側にはみ出るようにレイアウトしてもよい。
【０２３５】
第２実施形態のレイアウトでは、バッファトランジスタ６００のチャネル幅ｋが画素ピッチ以上となるので、第１実施形態よりもさらに多くのＥＬＡ照射にて特性が決定されるようにでき、各行のバッファトランジスタ６００の特性差を第１実施形態よりも抑制できる。もちろん、駆動能力も増す。
【０２３６】
＜改善手法：第３実施形態＞
図１４は、アニール処理時のばらつき要因に起因する表示画面上における輝度ばらつきを緩和し得るようにした駆動回路配置（レイアウト）の第３実施形態を示す図である。第３実施形態のバッファトランジスタ６００のレイアウトは、チャネル幅Ｗall を分割する場合（つまりマルチフィンガー構成とする場合）での適用例であり、この場合においても、バッファトランジスタの１つのチャネル幅Ｗｋを画素ピッチとの関係において取り得る最大値に設定している。
【０２３７】
すなわち、チャネル幅Ｗall をＥＬＡ走査方向の画素ピッチ以上にする必要がある場合に、図１４に示すように、ゲート電極６１４GP，６１４GNを分割してマルチフィンガー構造を採用するが、必要とされる全チャネル幅Ｗall に対しての分割数を最小限にするようにしつつ、分割トランジスタの各チャネル幅Ｗｋを、画素ピッチとの関係において取り得る最大値に設定する。必要とされる全チャネル幅Ｗall に対しての分割数を最小限にするのは、要求性能に対して過剰にならないようにするためである。たとえば、必要とされる全チャネル幅Ｗall 、分割数Ｎ、ＥＬＡ走査方向の画素ピッチＰｖに対して採り得る１つの分割トランジスタのチャネル幅Ｗｋとしたとき、（Ｎ−１）＊Ｗｋ＜Ｗall ≦Ｎ＊Ｗｋとなるようにする。
【０２３８】
第３実施形態のレイアウトでは、マルチフィンガー構成を採る場合においても、各分割トランジスタのチャネル幅を画素ピッチとの関係において取り得る最大値Ｗｋに設定するので、分割トランジスタのそれぞれは、第１実施形態と同様に、多くのＥＬＡ照射のＥＬＡ照射の平均的な値に相応した特性にできるので、各行のバッファトランジスタ６００の特性差を大幅に抑制できる。加えて、マルチフィンガー構成にしたことで、全体としては分割トランジスタのＥＬＡ照射の平均的な値に相応したものとすることができるので、最終的な特性を、第１あるいは第２実施形態よりも抑制できる。もちろん駆動能力も増す。
【０２３９】
なお、図示を割愛するが、マルチフィンガー構成を採用した第３実施形態においても、第２実施形態の仕組みを採り入れて、分割トランジスタのそれぞれについて、チャネル幅ＷｋをＥＬＡ走査方向の画素ピッチと同一サイズかそれ以上にすることもできる。こうすることで、各行のバッファトランジスタ６００の特性差を一層大幅に抑制できるようになる。もちろん、駆動能力もさらに増大する。
【０２４０】
＜画素回路：第２実施形態＞
図１５Ａは、画素回路Ｐの第２実施形態を示す図である。なお、表示パネル部１００の基板１０１上において画素回路Ｐの周辺部に設けられた垂直駆動部１０３と水平駆動部１０６も合わせて示している。
【０２４１】
第２実施形態の画素回路Ｐは、駆動トランジスタ１２１の他に走査用に１つのスイッチングトランジスタ（サンプリングトランジスタ１２５）を使用する２ＴＲ駆動の構成を採るとともに、各スイッチングトランジスタを制御する電源駆動パルスDSL および書込駆動パルスWSのオン／オフタイミングの設定により、有機ＥＬ素子１２７の経時劣化や駆動トランジスタ１２１の特性変動（たとえば閾値電圧や移動度などのばらつきや変動）による駆動電流Ｉdsに与える影響を防ぐ点に特徴を有する。また、２ＴＲ駆動の構成であり、素子数や配線数が少ないため、高精細化が可能であることに加えて、映像信号Ｖsig の劣化なくサンプリングできるため、良好な画質を得ることができる。
【０２４２】
先ず、保持容量１２０は、第１実施形態と同様に、有機ＥＬ素子１２７の経時劣化による駆動電流変動を防ぐ回路として、駆動信号一定化回路の一例であるブートストラップ回路を構成するべく、駆動トランジスタ１２１のゲート・ソース間に接続する。駆動トランジスタ１２１の特性変動（たとえば閾値電圧や移動度などのばらつきや変動）による駆動電流Ｉdsに与える影響を抑制する方法としては、各トランジスタ１２１，１２５の駆動タイミングを工夫することで対処する。
【０２４３】
具体的には、第２実施形態の画素回路Ｐは、保持容量１２０、ｎチャネル型の駆動トランジスタ１２１、およびアクティブＨ（ハイ）の書込駆動パルスWSが供給されるｎチャネル型のサンプリングトランジスタ１２５、電流が流れることで発光する電気光学素子（発光素子）の一例である有機ＥＬ素子１２７を有する。
【０２４４】
駆動トランジスタ１２１のゲート端Ｇ（ノードＮＤ１２２）とソース端Ｓとの間に保持容量１２０が接続され、駆動トランジスタ１２１のソース端Ｓが直接に有機ＥＬ素子１２７のアノード端Ａに接続されている。有機ＥＬ素子１２７のカソード端Ｋは基準電位としてのカソード電位Ｖcathとされる。カソード電位Ｖcathは、基準電位を供給する全画素共通の接地配線Ｖcath（GND ）に接続されている。
【０２４５】
駆動トランジスタ１２１のドレイン端Ｄは、電源スキャナとして機能する駆動走査部１０５からの電源供給線１０５DSL に接続されている。電源供給線１０５DSL は、この電源供給線１０５DSL そのものが、駆動トランジスタ１２１に対しての電源供給能力を備える点に特徴を有する。具体的には、第２実施形態の駆動走査部１０５は、駆動トランジスタ１２１のドレイン端Ｄに対して、それぞれ電源電圧に相当する高電圧側の第１電位Ｖcc_Hと低電圧側の第２電位Ｖcc_Lとを切り替えて供給する電源電圧切替回路を具備している。
【０２４６】
第２電位Ｖcc_Lとしては、映像信号線１０６HSにおける映像信号Ｖsig の基準電位Ｖｏより十分低い電位とする。たとえば、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgs（ゲート電位Ｖｇとソース電位Ｖｓの差）が駆動トランジスタ１２１の閾値電圧Ｖthより大きくなるように、電源供給線１０５DSL の低電位側の第２電位Ｖcc_Lを設定する。なお、基準電位Ｖｏは、閾値補正動作に先立つ初期化動作に利用するとともに映像信号線１０６HSを予めプリチャージにしておくためにも利用する。
【０２４７】
サンプリングトランジスタ１２５は、ゲート端Ｇが書込走査部１０４からの書込走査線１０４WSに接続され、ソース端Ｓが映像信号線１０６HSに接続され、ドレイン端Ｄが駆動トランジスタ１２１のゲート端Ｇ（ノードＮＤ１２２）に接続されている。そのゲート端Ｇには、書込走査部１０４からアクティブＨの書込駆動パルスWSが供給される。サンプリングトランジスタ１２５は、ソース端Ｓとドレイン端Ｄとを逆転させた接続態様とすることもできる。
【０２４８】
＜画素回路の動作：第２実施形態＞
図１５Ｂは、図１５Ａに示した第２実施形態の画素回路Ｐに関する駆動タイミングの一例として、線順次方式で信号電位Ｖinの情報を保持容量１２０に書き込む際の動作を説明するタイミングチャートである。
【０２４９】
第２実施形態の画素回路Ｐにおいて、駆動タイミングとしては、先ず、サンプリングトランジスタ１２５は、書込走査線１０４WSから供給された書込駆動パルスWSに応じて導通し、映像信号線１０６HSから供給された映像信号Ｖsig をサンプリングして保持容量１２０に保持する。この点は、基本的には、第１実施形態の画素回路Ｐを駆動する場合と同じである。なお、第２実施形態の画素回路Ｐにおける駆動タイミングは、映像信号Ｖsig の信号電位Ｖinの情報を保持容量１２０に書き込む際に、順次走査の観点からは、１行分の映像信号を同時に各列の映像信号線１０６HSに伝達する線順次駆動を行なう。
【０２５０】
駆動トランジスタ１２１は、第１電位（高電位側）にある電源供給線１０５DSL から電流の供給を受け保持容量１２０に保持された信号電位（映像信号Ｖsig の有効期間の電位に対応する電位）に応じて駆動電流Ｉdsを有機ＥＬ素子１２７に流す。
【０２５１】
垂直駆動部１０３は、電源供給線１０５DSL が第１電位にありかつ映像信号線１０６HSが映像信号Ｖsig の非有効期間である基準電位Ｖｏにある時間帯でサンプリングトランジスタ１２５を導通させる制御信号として書込駆動パルスWSを出力して、駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を保持容量１２０に保持しておく。この動作が閾値補正機能を実現する。この閾値補正機能により、画素回路Ｐごとにばらつく駆動トランジスタ１２１の閾値電圧Ｖthの影響をキャンセルすることができる。
【０２５２】
特に、第２実施形態の画素回路Ｐにおける駆動タイミングでは、電源供給線１０５DSL が高電位側である第１電位にあり、かつ、映像信号Ｖsig が有効期間にある時間帯内で書込駆動パルスWSをアクティブにしている。つまり、その結果、移動度補正時間（サンプリング期間も）は、映像信号線１０６HSの電位が、映像信号Ｖsig の有効期間の電位（信号線電位）にある時間幅と書込駆動パルスWSのアクティブ期間の両者が重なった範囲で決まる。特に、本実施形態では、映像信号線１０６HSが信号電位にある時間幅の中に入るように書込駆動パルスWSのアクティブ期間幅を細めに決めるため、結果的に移動度補正時間は書込駆動パルスWSそのもので決まる。正確には、移動度補正時間（サンプリング期間も）は、書込駆動パルスWS立ち上がってサンプリングトランジスタ１２５がオンしてから、同じく書込駆動パルスWSが立ち下がってサンプリングトランジスタ１２５がオフするまでの時間となる。
【０２５３】
以下、具体的に説明する。先ず、基本的には、書込走査線１０４WSや電源供給線１０５DSL の１行ごとに、１水平走査期間だけ遅れて同じような駆動を行なう。図１５Ｂにおける各タイミングや信号は、処理対象行を問わず、第１行目のタイミングや信号と同じタイミングや信号で示す。そして、説明中において区別が必要とされるときには、そのタイミングや信号に、処理対象行を“_ ”付きの参照子で示すことで区別する。
【０２５４】
ある行（ここでは第１行目とする）について、タイミングｔ１１以前の前フィールドの発光期間Ｂでは、書込駆動パルスWSがインアクティブＬでありサンプリングトランジスタ１２５が非導通状態である一方、電源駆動パルスDSL は高電位の電源電圧側である第１電位Ｖcc_Hにある。したがって、映像信号線１０６HSの電位に関わらず、前フィールドの動作によって保持容量１２０に保持されている電圧状態（駆動トランジスタ１２１のゲート・ソース間電圧Ｖgs）に応じて有機ＥＬ素子１２７に駆動トランジスタ１２１から駆動電流Ｉdsが供給され、全画素共通の接地配線Ｖcath（GND ）に流れ込むことで、有機ＥＬ素子１２７が発光状態にある。
【０２５５】
この後、線順次走査の新しいフィールドに入って、先ず、駆動走査部１０５は、書込駆動パルスWSがインアクティブＬにある状態で、１行目の電源供給線１０５DSL_1 に与える電源駆動パルスDSL_1 を高低電位側の第１電位Ｖcc_Hから低電位側の第２電位Ｖcc_Lに切り替える。このタイミング（ｔ１１_1）は、図１５Ｂに示す態様では、映像信号Ｖsig が有効期間の信号電位Ｖinにある期間内としている。たとえば、１行目については、タイミングｔ１５Ｖ〜ｔ１３Ｖの範囲内である。ただし、このことは必須ではなく、映像信号Ｖsig が非効期間の基準電位Ｖｏにあるときにしてもよい。１行目については、タイミングｔ１３Ｖ〜ｔ１５Ｖの範囲内とすればよい。
【０２５６】
次に、書込走査部１０４は、電源供給線１０５DSL_1 が第２電位Ｖcc_Lにある状態のままで、書込駆動パルスWSをアクティブＨに切り替える（ｔ１３Ｗ）。このタイミング（ｔ１３Ｗ）は、直前の水平期間における映像信号Ｖsig が非有効期間である基準電位Ｖｏから有効期間の信号電位Ｖinに切り替わり（ｔ１５Ｖ）、その後に、当該水平期間における映像信号Ｖsig の有効期間の信号電位Ｖinから非有効期間である基準電位Ｖｏに切り替わるタイミング（ｔ１３Ｖ）と同じかそれよりも少し遅れたタイミングにする。この後に書込駆動パルスWSをインアクティブＬに切り替えるタイミング（ｔ１５Ｗ）は、映像信号Ｖsig が非有効期間である基準電位Ｖｏから有効期間の信号電位Ｖinに切り替わるタイミング（ｔ１５Ｖ）と同じかそれよりも少し前のタイミングにする。
【０２５７】
つまり、好ましくは、書込駆動パルスWSをアクティブＨにする期間（ｔ１３Ｗ〜ｔ１５Ｗ）は、映像信号Ｖsig が非有効期間である基準電位Ｖｏにある時間帯（ｔ１３Ｖ〜ｔ１５Ｖ）内とする。これは、電源供給線１０５DSL が第１電位Ｖcc_Hにある状態のときで映像信号Ｖsig が信号電位Ｖinにあるときに書込駆動パルスWSをアクティブＨにすると信号電位Ｖinの保持容量１２０へのサンプリング動作（信号電位の書込み動作）がなされてしまい、閾値補正動作としては不都合が生じるからである。
【０２５８】
タイミングｔ１１_1〜ｔ１３Ｗ（放電期間Ｃと称する）では、電源供給線１０５DSL の電位は第２電位Ｖcc_Lまで放電され、さらに駆動トランジスタ１２１のソース電位Ｖｓは第２電位Ｖcc_Lに近い電位まで遷移する。さらに、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量１２０による効果によって、駆動トランジスタ１２１のソース電位Ｖｓの変動にゲート電位Ｖｇが連動する。電源供給線１０５DSL の配線容量が大きい場合は比較的早いタイミングで電源供給線１０５DSL を高電位Ｖcc_Hから低電位Ｖcc_Lに切り替えるとよい。この放電期間Ｃ（ｔ１１_1〜ｔ１３Ｗ）を十分に確保することで、配線容量やその他の画素寄生容量の影響を受けないようにしておく。
【０２５９】
電源駆動パルスDSL を低電位側の第２電位Ｖcc_Lにしたままで、書込駆動パルスWSをアクティブＨに切り替えると（ｔ１３Ｗ）、サンプリングトランジスタ１２５が導通状態になる。このとき、映像信号線１０６HSは基準電位Ｖｏにある。したがって、駆動トランジスタ１２１のゲート電位Ｖｇは導通したサンプリングトランジスタ１２５を通じて映像信号線１０６HSの基準電位Ｖｏとなる。これと同時に、駆動トランジスタ１２１がオンすることで、駆動トランジスタ１２１のソース電位Ｖｓは即座に低電位側の第２電位Ｖcc_Lに固定される。
【０２６０】
つまり、電源供給線１０５DSL の電位が高電位側の第１電位Ｖcc_Hから映像信号線１０６HSの基準電位Ｖｏより十分低い第２電位Ｖcc_Lにあることで、駆動トランジスタ１２１のソース電位Ｖｓが映像信号線１０６HSの基準電位Ｖｏより十分低い第２電位Ｖcc_Lに初期化（リセット）される。このようにして、駆動トランジスタ１２１のゲート電位Ｖｇおよびソース電位Ｖｓを初期化することで、閾値補正動作の準備が完了する。次に電源駆動パルスDSL を高電位側の第１電位Ｖcc_Hにするまでの期間（ｔ１３Ｗ〜ｔ１４_1）が、初期化期間Ｄとなる。なお、放電期間Ｃと初期化期間Ｄとを合わせて、駆動トランジスタ１２１のゲート電位Ｖｇとソース電位Ｖｓを初期化する閾値補正準備期間とも称する。
【０２６１】
次に、書込駆動パルスWSをアクティブＨにしたままで、電源供給線１０５DSL に与える電源駆動パルスDSL を第１電位Ｖcc_Hに切り替える（ｔ１４_1）。駆動走査部１０５は、それ以降は、次のフレーム（あるいはフィールド）の処理まで、電源供給線１０５DSL の電位を第１電位Ｖcc_Hに保持しておく。これにより、ドレイン電流が保持容量１２０に流れ込み、駆動トランジスタ１２１の閾値電圧Ｖthを補正（キャンセル）する閾値補正期間Ｅに入る。この閾値補正期間Ｅは、書込駆動パルスWSがインアクティブＬにされるタイミング（ｔ１５Ｗ）まで継続する。
【０２６２】
タイミング（ｔ１４_1）以降の閾値補正期間Ｅでは、電源供給線１０５DSL の電位が低電位側の第２電位Ｖcc_Lから高電位側の第１電位Ｖcc_Hに遷移することで、駆動トランジスタ１２１のソース電位Ｖｓが上昇を開始する。すなわち、駆動トランジスタ１２１のゲート端Ｇは映像信号Ｖsig の基準電位Ｖｏに保持されており、駆動トランジスタ１２１のソース端Ｓの電位Ｖｓが上昇して駆動トランジスタ１２１がカットオフするまでドレイン電流が流れようとする。カットオフすると駆動トランジスタ１２１のソース電位Ｖｓは“Ｖｏ−Ｖth”となる。
【０２６３】
なお、閾値補正期間Ｅでは、ドレイン電流が専ら保持容量１２０側（Ｃｓ＜＜Ｃel時）に流れ、有機ＥＬ素子１２７側には流れないようにするため、有機ＥＬ素子１２７がカットオフとなるように共通接地配線cathの電位Ｖcathを設定しておく。有機ＥＬ素子１２７の等価回路はダイオードと寄生容量Ｃelの並列回路で表されるため、“Ｖel≦Ｖcath＋ＶthEL”である限り、つまり、有機ＥＬ素子１２７のリーク電流が駆動トランジスタ１２１に流れる電流よりもかなり小さい限り、駆動トランジスタ１２１の電流は保持容量１２０と寄生容量Ｃelを充電するために使われる。
【０２６４】
この結果、駆動トランジスタ１２１を流れるドレイン電流の電流路が遮断されると、有機ＥＬ素子１２７のアノード端Ａの電圧ＶelつまりノードＮＤ１２１の電位は、時間とともに上昇してゆく。そして、ノードＮＤ１２１の電位（ソース電位Ｖｓ）とノードＮＤ１２２の電圧（ゲート電位Ｖｇ）との電位差がちょうど閾値電圧Ｖthとなったところで駆動トランジスタ１２１はオン状態からオフ状態となり、ドレイン電流は流れなくなり、閾値補正期間が終了する。つまり、一定時間経過後、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは閾値電圧Ｖthという値をとる。
【０２６５】
ここで、実際には、閾値電圧Ｖthに相当する電圧が、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間に接続された保持容量１２０に書き込まれることになる。しかしながら、閾値補正期間Ｅは、書込駆動パルスWSをアクティブＨにしたタイミング（ｔ１３Ｗ）（詳しくはその後に電源駆動パルスDSL を第１電位Ｖcc_Hに戻した時点ｔ１４）からインアクティブＬに戻すタイミング（ｔ１５Ｗ）までであり、この期間が十分に確保されていないときには、それ以前に終了してしまうこととなる。この問題を解消するには、閾値補正動作を複数回繰り返すのがよい。ここでは、そのタイミングについては図示を割愛する。
【０２６６】
次に、駆動走査部１０５は、１水平期間の後半部で、書込駆動パルスWSをインアクティブＬに切り替え（ｔ１５Ｗ）、さらに水平駆動部１０６は、映像信号線１０６HSの電位を基準電位Ｖｏから信号電位Ｖinに切り替える（ｔ１５Ｖ）。これにより、タイミングｔ１５Ｗ〜ｔ１５Ｖにおいては、映像信号線１０６HSが基準電位Ｖｏにある状態で、書込走査線１０４WSの電位（書込駆動パルスWS）はローレベルになる。この後、水平駆動部１０６により映像信号線１０６HSに映像信号Ｖsig の信号電位Ｖinを実際に供給して、書込駆動パルスWSをアクティブＨにする期間を、保持容量１２０への信号電位Ｖinの書込み期間（サンプリング期間とも称する）とする。この信号電位Ｖinは駆動トランジスタ１２１の閾値電圧Ｖthに足し込む形で保持される。
【０２６７】
この結果、駆動トランジスタ１２１の閾値電圧Ｖthの変動は常にキャンセルされる形となるので、閾値補正を行なっていることになる。この閾値補正によって、保持容量１２０に保持されるゲート・ソース間電圧Ｖgsは、“Ｖsig ＋Ｖth”＝“Ｖin＋Ｖth”となる。また、同時に、このサンプリング期間で移動度補正を実行する。すなわち、第２実施形態の画素回路Ｐにおける駆動タイミングにおいて、サンプリング期間は移動度補正期間を兼ねることとなる。
【０２６８】
具体的には、先ず、書込駆動パルスWSをインアクティブＬに切り替えた後（ｔ１５Ｗ）、さらに水平駆動部１０６は、映像信号線１０６HSの電位を基準電位Ｖｏから信号電位Ｖinに切り替える（ｔ１５Ｖ）。こうすることで、サンプリングトランジスタ１２５が非導通（オフ）状態とされた状態で、次のサンプリング動作および移動度補正動作の準備が完了する。次に書込駆動パルスWSをアクティブＨにするタイミング（ｔ１６_1）まで期間を書込み＆移動度補正準備期間Ｇと称する。
【０２６９】
次に、電源供給線１０５DSL の電位を第１電位Ｖcc_Hにし、かつ、映像信号線１０６HSの電位を信号電位Ｖinに保持したままで、書込走査部１０４は、書込駆動パルスWSをアクティブＨに切り替え（ｔ１６_1）、水平駆動部１０６が映像信号線１０６HSの電位を信号電位Ｖinから基準電位Ｖｏに切り替えるタイミング（ｔ１８_1）までの間での適当なタイミングで、つまり、映像信号線１０６HSが信号電位Ｖinにある時間帯での適当なとき、インアクティブＬに切り替える（ｔ１７_1）。この書込駆動パルスWSがアクティブＨにある期間（ｔ１６_1〜ｔ１７_1）を、サンプリング期間＆移動度補正期間Ｈと称する。これにより、駆動トランジスタ１２１のゲート電位Ｖｇが信号電位Ｖinにある状態でサンプリングトランジスタ１２５が導通（オン）状態となる。したがって、サンプリング期間＆移動度補正期間Ｈでは、駆動トランジスタ１２１のゲート端Ｇが映像信号Ｖsig の信号電位Ｖinに固定された状態で、駆動トランジスタ１２１に駆動電流Ｉdsが流れる。
【０２７０】
ここで、有機ＥＬ素子１２７の閾値電圧をＶthELとしたとき、“Ｖｏ−Ｖth＜ＶthEL”と設定しておくことで、有機ＥＬ素子１２７は、逆バイアス状態におかれ、カットオフ状態（ハイインピーダンス状態）にあるため、発光することはなく、また、ダイオード特性ではなく単純な容量特性を示すようになる。よって駆動トランジスタ１２１に流れるドレイン電流（駆動電流Ｉds）は保持容量１２０の容量値Ｃｓと有機ＥＬ素子１２７の寄生容量（等価容量）Ｃelの容量値Ｃelの両者を結合した容量“Ｃ＝Ｃｓ＋Ｃel”に書き込まれていく。これにより、駆動トランジスタ１２１のドレイン電流は有機ＥＬ素子１２７の寄生容量Ｃelに流れ込み充電を開始する。その結果、駆動トランジスタ１２１のソース電位Ｖｓは上昇していく。
【０２７１】
図１５Ｂのタイミングチャートでは、この上昇分をΔＶで表してある。この上昇分、すなわち移動度補正パラメータである負帰還量ΔＶは、閾値補正によって保持容量１２０に保持されるゲート・ソース間電圧“Ｖgs＝Ｖin＋Ｖth”から差し引かれることになり、“Ｖgs＝Ｖin−ΔＶ＋Ｖth”となるので、負帰還をかけたことになる。このとき、駆動トランジスタ１２１のソース電位Ｖｓは、ゲート電位Ｖｇ（＝Ｖin）から保持容量に保持される電圧“Ｖgs＝Ｖin−ΔＶ＋Ｖth”を差し引いた値“−Ｖth＋ΔＶ”となる。
【０２７２】
このようにして、第２実施形態の画素回路Ｐにおける駆動タイミングでは、サンプリング期間＆移動度補正期間Ｈ（ｔ１６〜ｔ１７）において、信号電位Ｖinのサンプリングと移動度μのばらつきを補正するための負帰還量ΔＶの調整が同時に行なわれる。書込走査部１０４は、書込駆動パルスWSのオン／オフ期間を調整することでサンプリング期間＆移動度補正期間Ｈの時間幅を調整可能であり、また映像信号Ｖsig の変化特性に傾斜を付けることもでき、保持容量１２０に対する駆動電流Ｉdsの負帰還量を最適化することができる。
【０２７３】
次に、書込走査部１０４は、映像信号線１０６HSの電位が信号電位Ｖinにある状態で、書込駆動パルスWSをインアクティブＬに切り替える（ｔ１７_1）。これにより、サンプリングトランジスタ１２５が非導通（オフ）状態となり発光期間Ｉに進む。水平駆動部１０６は、その後の適当な時点で映像信号線１０６HSへの映像信号Ｖsig の信号電位Ｖinの供給を停止して基準電位Ｖｏに戻す（ｔ１８_1）。この後、次のフレーム（もしくはフィールド）に移って、再び、閾値補正準備動作、閾値補正動作、移動度補正動作、および発光動作が繰り返される。
【０２７４】
この結果、駆動トランジスタ１２１のゲート端Ｇは映像信号線１０６HSから切り離される。駆動トランジスタ１２１のゲート端Ｇへの信号電位Ｖinの印加が解除されるので、駆動トランジスタ１２１のゲート電位Ｖｇは上昇可能となる。このとき、駆動トランジスタ１２１に流れる駆動電流Ｉdsは有機ＥＬ素子１２７に流れ、有機ＥＬ素子１２７のアノード電位は駆動電流Ｉdsに応じて上昇する。この上昇分をＶelとする。やがて、ソース電位Ｖｓの上昇に伴い、有機ＥＬ素子１２７の逆バイアス状態は解消されるので、駆動電流Ｉdsの流入により有機ＥＬ素子１２７は実際に発光を開始する。このときの有機ＥＬ素子１２７のアノード電位の上昇（Ｖel）は、駆動トランジスタ１２１のソース電位Ｖｓの上昇に他ならず、駆動トランジスタ１２１のソース電位Ｖｓは、“−Ｖth＋ΔＶ＋Ｖel”となる。
【０２７５】
駆動電流Ｉds対ゲート電圧Ｖgsの関係は、先の式（２）のように表すことができ、閾値電圧Ｖthの項がキャンセルされ、有機ＥＬ素子１２７に供給される駆動電流Ｉdsは駆動トランジスタ１２１の閾値電圧Ｖthに依存しない。基本的に駆動電流Ｉdsは映像信号Ｖsig の信号電位Ｖinによって決まる。換言すると、有機ＥＬ素子１２７は信号電位Ｖinに応じた輝度で発光することになる。
【０２７６】
その際、信号電位Ｖinは帰還量ΔＶで補正されており、この補正量ΔＶは式（２）の係数部に位置する移動度μの効果を打ち消すように働く。したがって、駆動電流Ｉdsは実質的に信号電位Ｖinのみに依存することになる。駆動電流Ｉdsは閾値電圧Ｖthに依存しないので、閾値電圧Ｖthが製造プロセスにより変動しても、ドレイン・ソース間の駆動電流Ｉdsは変動せず、有機ＥＬ素子１２７の発光輝度も変動しない。
【０２７７】
また、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量１２０による効果により、発光期間の最初でブートストラップ動作が行なわれ、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsを一定に維持したまま、駆動トランジスタ１２１のゲート電位Ｖｇおよびソース電位Ｖｓが上昇する。駆動トランジスタ１２１が定電流源として動作することから、有機ＥＬ素子１２７のＩ−Ｖ特性が経時変化し、これに伴って駆動トランジスタ１２１のソース電位Ｖｓが変化したとしても、保持容量１２０によって駆動トランジスタ１２１のゲート・ソース間電位Ｖgsが一定（≒Ｖin−ΔＶ＋Ｖth）に保たれるため、有機ＥＬ素子１２７に流れる電流は変わらず、したがって有機ＥＬ素子１２７の発光輝度も一定に保たれる。ブートストラップ動作により、有機ＥＬ素子１２７のＩ−Ｖ特性が経時的に変化しても、それに伴う輝度劣化のない画像表示が可能になる。
【０２７８】
ここで、前述の説明から分かるように、第２実施形態の画素回路Ｐを駆動するタイミングでは、書込駆動パルスWSのアクティブＨ期間が、映像信号Ｖsig （信号電位Ｖin）のサンプリング期間となるだけでなく移動度補正期間にもなる。そのアクティブＨ期間のばらつきは第１実施形態のときと同様に閾値補正効果や移動度補正効果のばらつき要因となる。したがって、第１実施形態と同様に、書込走査部１０４の出力回路４００が供給する書込駆動パルスWSの波形鈍りが行ごとにばらつかないようにするべく、前述の改善手法の第１〜第３実施形態の何れかを適用するのが好ましいこととなる。
【０２７９】
以上、本発明について実施形態を用いて説明したが、本発明の技術的範囲は前記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で前記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
【０２８０】
また、前記の実施形態は、クレーム（請求項）にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
【０２８１】
たとえば、前述の各実施形態では、図４に示した駆動タイミング例では、書込駆動パルスWSと走査駆動パルスNDS の位相差で決定される移動度補正期間が絶対的に短く、そのパルスタイミング（オン／オフのタイミングや変化特性）のばらつきが移動度補正の特性に大きく影響を与える点を考慮して、各走査線１０４WS，１０５DSに供給される書込駆動パルスWSおよび走査駆動パルスNDS を出力する出力回路４００，５００の特性ばらつきを低減可能なレイアウト例を説明したが、同様の思想は、他の機能目的に供される駆動パルスについても適用できる。
【０２８２】
また、前記の各実施形態では、５ＴＲ構成と２ＴＲ構成の各画素回路で、閾値補正や移動度補正を実現する駆動方式の場合におけるバッファトランジスタのレイアウト例について具体的に説明したが、閾値補正や移動度補正を実現する駆動方式を適用可能な画素回路としては、この他にも、たとえば５ＴＲ〜２ＴＲの中間に位置する４ＴＲ，３ＴＲ構成のものも考えられる。これらの場合においても、動作期間を決定するバッファトランジスタのサイズを、レーザ光の走査方向における画素ピッチと同一もしくはそれ以上に設定する仕組みを同様に適用することができる。
【０２８３】
また、バッファトランジスタをレーザ光照射の走査方向における画素ピッチと同一もしくはそれ以上に設定して配置するようにする前述のレイアウト例では、対象となるバッファトランジスタを閾値補正や移動度補正に係わる垂直走査系のものとしたが、水平走査系のものを対象としてもよい。何れにしても、入力のビデオ信号を各信号線にサンプリングするためのパルス信号を出力するバッファトランジスタの内、駆動パルス波形の特性ばらつきの具合を揃える必要のあるものを対象とすればよいのである。
【図面の簡単な説明】
【０２８４】
【図１】本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。
【図１Ａ】本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図（カラー表示態様の場合）である。
【図２】有機ＥＬ表示装置を構成する画素回路の第１実施形態を示す図である。
【図３】有機ＥＬ素子や駆動トランジスタの動作点を説明する図である。
【図３Ａ】有機ＥＬ素子や駆動トランジスタの特性ばらつきが駆動電流に与える影響を説明する図である。
【図３Ｂ】有機ＥＬ素子や駆動トランジスタの特性ばらつきが駆動電流に与える影響を改善する手法の概念を説明する図（その１）である。
【図３Ｃ】有機ＥＬ素子や駆動トランジスタの特性ばらつきが駆動電流に与える影響を改善する手法の概念を説明する図（その１）である。
【図４】第１実施形態の画素回路の動作を説明するタイミングチャートである。
【図５】書込走査部と駆動走査部の出力回路を説明する図である。
【図６】移動度補正期間近傍の補正用パルスの波形鈍りの第１例を示す図である。
【図７】移動度補正期間と画素電流（駆動電流）との関係を示す特性図である。
【図８】波形鈍りのばらつきに起因する移動度補正期間ばらつきによる輝度ムラの一例を示す図である。
【図９】移動度補正期間近傍の補正用パルスの波形鈍りの第２例を示す図である。
【図１０】ＥＬＡ照射時の各回の照射強度ばらつきの一例を示す図である。
【図１１】本実施形態の駆動回路配置に対する比較例を示す図である。
【図１２】駆動回路配置の第１実施形態を示す図である。
【図１３Ａ】駆動回路配置の第２実施形態（第１例）を示す図である。
【図１３Ｂ】駆動回路配置の第２実施形態（第２例）を示す図である。
【図１４】駆動回路配置の第３実施形態を示す図である。
【図１５Ａ】画素回路の第２実施形態を示す図である。
【図１５Ｂ】第２実施形態の画素回路の動作を説明するタイミングチャートである。
【符号の説明】
【０２８５】
１…有機ＥＬ表示装置、１００…表示パネル部、１０１…基板、１０２…画素アレイ部、１０３…垂直駆動部、１０４…書込走査部、１０５…駆動走査部、１０６…水平駆動部、１１４…閾値＆移動度補正走査部、１１５…閾値＆移動度補正走査部、１２０…保持容量、１２１…駆動トランジスタ、１２２…発光制御トランジスタ、１２３…検知トランジスタ、１２４…検知トランジスタ、１２５…サンプリングトランジスタ、１２７…有機ＥＬ素子、１３０…ブートストラップ回路、１４０…閾値＆移動度補正回路、４００，５００…出力回路、４０２，５０２，６００Ｐ…ｐ型トランジスタ、４０４，５０４，６００Ｎ…ｎ型トランジスタ、Ｐ…画素回路
【図１】
2008233536.tif 000007
【図１Ａ】
2008233536.tif 000008
【図２】
2008233536.tif 000009
【図３】
2008233536.tif 000010
【図３Ａ】
2008233536.tif 000011
【図３Ｂ】
2008233536.tif 000012
【図３Ｃ】
2008233536.tif 000013
【図４】
2008233536.tif 000014
【図５】
2008233536.tif 000015
【図６】
2008233536.tif 000016
【図７】
2008233536.tif 000017
【図８】
2008233536.tif 000018
【図９】
2008233536.tif 000019
【図１０】
2008233536.tif 000020
【図１１】
2008233536.tif 000021
【図１２】
2008233536.tif 000022
【図１３Ａ】
2008233536.tif 000023
【図１３Ｂ】
2008233536.tif 000024
【図１４】
2008233536.tif 000025
【図１５Ａ】
2008233536.tif 000026
【図１５Ｂ】
2008233536.tif 000027