(57)【要約】【課題】光路偏向素子の歩留まりを向上させるとともに駆動回路規模の増大を抑え、小型で低コストの素子駆動手段を提供する。【解決手段】基板２，３の表面に形成された抵抗膜５に電圧を印加する駆動手段１０は、電圧制御回路１１ａ〜１１ｅで光路偏向素子１のライン電極列４のうち、両端のライン電極Ｅ１，Ｅ５と、ライン電極Ｅ１，Ｅ５の間を等間隔で分割した中間のライン電極Ｅ２，Ｅ３，Ｅ４に供給する電圧を分割して制御して、基板２，３と平行な水平電界を形成する抵抗膜５全体の抵抗値が大きくなっても電圧制御回路１１ａ〜１１ｅそれぞれの分割駆動領域での時定数の増大を抑制して、抵抗膜５の抵抗値の許容範囲を広げて歩留まりを向上させるとともに駆動手段１０自身を構成する素子数の増加も抑制する。【選択図】    図１
2008158278.tif 000002
【特許請求の範囲】
【請求項１】
１対の基板と、該基板の表面に形成された抵抗膜と、該抵抗膜に電気的接続され、前記抵抗膜を複数領域に分割して電圧を印加する複数の電圧印加手段と、前記１対の基板を対向して配置した間隔内に形成された液晶層とを有する光路偏向素子の前記複数の電圧印加手段を介して前記抵抗体に通電して前記基板面に対して略平行な水平電界を形成する素子駆動手段であって、
電圧生成手段と制御手段及び複数の電圧制御手段を有し、
前記電圧生成手段は、所定の値の直流電圧を生成し、
前記制御手段は、前記光路偏向素子に発生する正の電位勾配と負の電位勾配を、一定時間毎に交互に切り替えながら形成すべき制御信号を生成し、
前記複数の電圧制御手段は、前記電圧生成手段で生成した電圧を、前記制御手段からの制御信号に応じて制御し、所定の電圧値を生成して前記光路偏向素子の複数の電圧印加手段のそれぞれに出力することを特徴とする素子駆動手段。
【請求項２】
１対の基板と、該基板の表面に形成された抵抗膜と、該抵抗膜に電気的接続され、前記抵抗膜を複数領域に分割して電圧を印加する複数の電圧印加手段と、前記１対の基板を対向して配置した間隔内に形成された液晶層とを有する光路偏向素子の前記複数の電圧印加手段を介して前記抵抗体に通電して前記基板面に対して略平行な水平電界を形成する素子駆動手段であって、
電圧生成手段と制御手段及び複数の電圧制御手段を有し、
前記電圧生成手段は、所定の値の直流電圧を生成し、
前記制御手段は、前記光路偏向素子に発生させる正の電位勾配と負の電位勾配を、前記複数の電圧印加手段で分割した領域毎に順次切り替えながらを形成すべき制御信号を生成し、
前記複数の電圧制御手段は、前記電圧生成手段で生成した電圧を、前記制御手段からの制御信号に応じて制御し、所定の電圧値を生成して前記光路偏向素子の複数の電圧印加手段のそれぞれに出力することを特徴とする素子駆動手段。
【請求項３】
１対の基板と、該基板の表面に形成された抵抗膜と、該抵抗膜に電気的接続され、前記抵抗膜を複数領域に分割して電圧を印加する複数の電圧印加手段と、前記１対の基板を対向して配置した間隔内に形成された液晶層とを有する光路偏向素子の前記複数の電圧印加手段を介して前記抵抗体に通電して前記基板面に対して略平行な水平電界を形成する素子駆動手段であって、
制御手段と複数のフローティング型電圧出力手段とを有し、
前記制御手段は、前記光路偏向素子に発生する正の電位勾配と負の電位勾配を、前記複数の電圧印加手段で分割した領域毎に順次切り替えながら形成すべき制御信号を生成し、
前記複数の電圧出力手段は、電圧生成手段と極性切替手段を有し、前記電圧生成手段は、所定の値の直流電圧を生成し、前記極性切替手段は、前記電圧生成手段で生成した電圧の極性を切り替えて、前記光路偏向素子の分割した各領域を形成する一対の電圧印加手段のそれぞれに出力することを特徴とする素子駆動手段。
【請求項４】
前記電圧生成手段は、１次側に印加された交流電圧を昇圧して２次側から出力する変圧手段と、該変圧手段で昇圧された２次側交流電圧を平滑化して所定電圧を生成する整流手段と、該整流手段で生成された所定の電圧の値を検出する検出手段と、該検出手段で検出された電圧に応じて前記１次側に印加される交流電圧の値を制御する安定化制御手段を有する請求項１乃至３のいずれかに記載の素子駆動手段。
【請求項５】
前記検出手段は、前記変圧手段の１次側と２次側が直流的に分離されている請求項４記載の素子駆動手段。
【請求項６】
１対の基板と、該基板の表面に形成された抵抗膜と、該抵抗膜に電気的接続され、前記抵抗膜を複数領域に分割して電圧を印加する複数の電圧印加手段と、前記１対の基板を対向して配置した間隔内にキラルスメクティックＣ相を形成する液晶層とを有し、請求項１乃至５のいずれかに記載の素子駆動手段から、前記複数の電圧印加手段に電圧を出力して前記抵抗体に通電して前記基板面に対して略平行な水平電界を形成して前記基板に垂直に入射される入射光の向きを変えて出射することを特徴とする光路偏向素子。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、光の光路を変える光路偏向素子を駆動する素子駆動手段とそれを使用した光路偏向素子に関するものである。
【背景技術】
【０００２】
液晶を使用して入射光を偏向させて出射する光路偏向素子を使用した画像表示装置が特許文献１や特許文献２あるいは特許文献３に開示されている。この画像表示装置は、液晶などの画像表示素子と画像表示素子の画像を拡大表示する光学系との間に光路偏向素子を配置する。この光路偏向素子が光路を縦横各２方向の計４方向に画素を半ピッチシフトさせる場合、１画面(フレーム)の表示内容を縦横方向に１画素おきに抽出した副画像(サブフレーム)を生成し、光路偏向素子による光路シフト動作に同期して、４つのサブフレームを画像表示素子に順次表示させることにより、より少ない画素数の表示素子で高精細の表示を実現することができる。すなわち、画像表示素子の画素数に光路偏向素子の光路シフトのレベル数を乗じた画素数の画像表示を行うことができる。
【０００３】
この光路をシフトする光路偏向素子として、特許文献１に示された光路偏向素子は、ホメオトロピック配向させたキラルスメクティックＣ液晶に横電界を印加して液晶の傾斜角を変化させ、それに伴う複屈折変化により入射する偏光光の光路を偏向させている。
【０００４】
また、特許文献２に示された光路偏向素子は、１対の基板の間に設けられ、ホメオトロピック配向させたキラルスメクティックＣ液晶の液晶層に１対のライン電極に電圧を印加して液晶層の面方向と平行方向に均一な電界を発生させている。
【０００５】
特許文献３に示された光路偏向素子は、１対の基板に平行に配列された複数のライン電極を設け、各ライン電極の一端を抵抗体に接続し、この抵抗体に対してライン電極の配列方向に電圧を印加して電位勾配を発生させ、各ライン電極の電位を電位勾配に応じて異ならせて隣り合うライン電極間に電圧を印加して液晶層の面方向と平行方向に電界を発生させている。
【０００６】
この特許文献３に示された光路偏向素子は、抵抗体の抵抗値が適当な範囲内になるように制御しなければならない。すなわち、抵抗体の抵抗値が低すぎると抵抗体の発熱が増大し、冷却機構が必要になって装置が複雑化、高コスト化する。一方、抵抗値が高すぎると液晶との間や抵抗体自身の持つ寄生容量との関係による時定数が大きくなって電界の応答速度が低下し、十分な光路シフト性能が得られず画像品質が劣化してしまう。しかしながら抵抗体を例えば一般的なスパッタリングなどの方法で成膜する場合、抵抗値を所定範囲内に制御するのは容易ではなく、十分な歩留まりを得るのが難しいという問題がある。
【０００７】
また、前記光路偏向素子は、１フレーム分の表示画像を一斉にシフトする一括方式であったため、画像を表示する画像表示素子についても一斉に表示画像が更新される面順次走査型あるいはそれに近い性能が求められていた。しかしながら多くの画像表示素子は1フレーム分の画像を１ライン毎に順次更新していく線順次走査型であるため適用することができず、画像表示素子や画像表示装置全体の低コスト化の阻害要因となっていた。
【０００８】
このような問題を解消するため、光路偏向素子は複数のライン電極の配列方向において、一方の端から他方の端に向けて電位勾配が正の領域と負の領域とを形成するように電圧を印加し得る光路偏向素子が特許文献４に開示されている。この光路偏向素子は画像更新速度がそれほど高速でない線順次走査型の画像表示素子でもその画像更新に合わせて光路偏向素子に形成される電位勾配を正の領域と負の領域に制御することにより、画像更新に対応して異なる方向の光路シフトを実現して適切な画像表示を実現できる。
【０００９】
この特許文献４に示された光路偏向素子を図１４（ａ）の正面図と（ｂ）の平面図と（ｃ）の側面図を参照して説明する。光路偏向素子１００は１対のガラス基板２，３と、基板２に形成された透明なライン電極列４と、基板２のライン状電極列４を設けた面と基板３の一方の面に設けられ、液晶を垂直に配向させるための配向膜６と、配向膜６を対向させて基板２，３を一定間隔を置いて貼り合わせたスペーサ７及び配向膜６の間にキラルスメクティックＣ相よりなる強誘電液晶が充填された液晶層８を有する。この光路偏向素子１００のライン電極列４を構成する互いに平行に配置されたライン電極Ｅ１１〜Ｅ１８により電圧印加手段を構成している。各ライン電極Ｅ１１〜Ｅ１８は駆動手段１０１に接続され、駆動手段１０１により各ライン電極Ｅ１１〜Ｅ１８に印加する電圧は液晶層８の任意の領域に形成される基板面に対して平行な電界方向が、他の領域と異なるように制御される。
【００１０】
この駆動手段１０１から各ライン電極Ｅ１１〜Ｅ１８に対して印加する電圧を図１５の模式図を参照して説明する。図１５において、縦軸は印加電圧であり、Ｖｌは最低電圧、Ｖｈは最高電圧を示し、横軸はライン電極Ｅ１１〜Ｅ１８の配置を示し、Ａ〜Ｄは電位勾配を示す。そして駆動手段１０１はライン電極Ｅ１１〜Ｅ１８への印加電圧を電位勾配Ａ〜Ｄに示す特性で任意に切り替えることにより光路偏向素子１００内で領域ごとに異なる電位勾配を形成し、光路シフトＳの方向を段階的に制御して、図１４（ｃ）に示すように、入射光を第１出射光と第２出射光にシフトさせる。
【００１１】
図１６は駆動手段１０１の構成を示した回路構成図である。この図１６では簡略化のために、駆動手段１０１から電圧を印加されるライン電極数を５個、すなわちライン電極Ｅ１１〜Ｅ１５とした場合について示し、Ｖ０〜Ｖ４はライン電極Ｅ１１〜Ｅ１５に印加される電圧の基となる電圧であり、Ｖ０とＶ４はそれぞれ図１５におけるＶｌとＶｈに対応する。ＴＲ００〜ＴＲ０４はコントローラ１０２からの制御信号によって電圧Ｖ０〜Ｖ４のいずれか一つを選択して端部に位置するライン電極Ｅ１１に供給するスイッチング手段、ＴＲ４０〜ＴＲ４４はコントローラ１０２からの制御信号によって電圧Ｖ０〜Ｖ４のいずれか一つを選択して端部に位置するライン電極Ｅ１５に供給するスイッチング手段、ＴＲ１０とＴＲ１４と、ＴＲ２０とＴＲ２４と、ＴＲ３０とＴＲ３４はそれぞれコントローラ１０２からの制御信号によって電圧Ｖ０〜Ｖ４のいずれか一つを選択して中間部に位置するライン電極Ｅ１２，Ｅ１３，Ｅ１４に供給するスイッチング手段である。抵抗Ｒ１〜Ｒ４はスイッチング手段を通して電圧が印加されない状態にあるライン電極に対して電圧を供給するものである。
【特許文献１】特開２００３−９８５０２号公報
【特許文献２】特開２００３−９８５０４号公報
【特許文献３】特開２００４−２８６９３８号公報
【特許文献４】特開２００４−１０１７０４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
前記光路偏向素子においては、印加電圧が極めて高電圧になり、一方でスイッチング手段に用いられるスイッチング素子の耐電圧が印加電圧に遠くおよばないような場合がある。このような場合、駆動手段１０１に示されている個々のスイッチング素子は、実際には複数のスイッチング素子を少なくとも印加電圧のレベルまでの耐電圧が得られるように直列に接続された構成になる。すなわち、実際には極めて多くのスイッチング素子が必要となって装置が大型化し、さらには高コストになるという問題がある。
【００１３】
例えば１つ光路偏向素子を４分割し、素子両端及び各分割境界に位置するライン電極にそれぞれ、零，１ｋＶ，２ｋＶ，３ｋＶ，４ｋＶが選択的に印加され、このスイッチング素子の耐電圧が300Ｖである場合、少なくとも光路偏向素子の両端に位置するライン電極への電圧供給を制御するスイッチング素子の合計は110個、分割境界に位置する３つのライン電極への印加電圧を制御するスイッチング素子の合計は84個となり、総計で194個のスイッチング素子が必要となる。
【００１４】
この発明は、このような短所を解消し、光路偏向素子の歩留まりを向上させるとともに駆動回路規模の増大を抑え、小型で低コストの素子駆動手段とそれを使用した光路偏向素子を提供することを目的としたものである。
【課題を解決するための手段】
【００１５】
この発明の素子駆動手段は、１対の基板と、該基板の表面に形成された抵抗膜と、該抵抗膜に電気的接続され、前記抵抗膜を複数領域に分割して電圧を印加する複数の電圧印加手段と、前記１対の基板を対向して配置した間隔内に形成された液晶層とを有する光路偏向素子の前記複数の電圧印加手段を介して前記抵抗体に通電して前記基板面に対して略平行な水平電界を形成する素子駆動手段であって、電圧生成手段と制御手段及び複数の電圧制御手段を有し、前記電圧生成手段は、所定の値の直流電圧を生成し、前記制御手段は、前記光路偏向素子に発生する正の電位勾配と負の電位勾配を、一定時間毎に交互に切り替えながら形成すべき制御信号を生成し、前記複数の電圧制御手段は、前記電圧生成手段で生成した電圧を、前記制御手段からの制御信号に応じて制御し、所定の電圧値を生成して前記光路偏向素子の複数の電圧印加手段のそれぞれに出力することを特徴とする。
【００１６】
この発明の第２の素子駆動手段は、１対の基板と、該基板の表面に形成された抵抗膜と、該抵抗膜に電気的接続され、前記抵抗膜を複数領域に分割して電圧を印加する複数の電圧印加手段と、前記１対の基板を対向して配置した間隔内に形成された液晶層とを有する光路偏向素子の前記複数の電圧印加手段を介して前記抵抗体に通電して前記基板面に対して略平行な水平電界を形成する素子駆動手段であって、電圧生成手段と制御手段及び複数の電圧制御手段を有し、前記電圧生成手段は、所定の値の直流電圧を生成し、
前記制御手段は、前記光路偏向素子に発生させる正の電位勾配と負の電位勾配を、前記複数の電圧印加手段で分割した領域毎に順次切り替えながらを形成すべき制御信号を生成し、前記複数の電圧制御手段は、前記電圧生成手段で生成した電圧を、前記制御手段からの制御信号に応じて制御し、所定の電圧値を生成して前記光路偏向素子の複数の電圧印加手段のそれぞれに出力することを特徴とする。
【００１７】
この発明の第３の素子駆動手段は、１対の基板と、該基板の表面に形成された抵抗膜と、該抵抗膜に電気的接続され、前記抵抗膜を複数領域に分割して電圧を印加する複数の電圧印加手段と、前記１対の基板を対向して配置した間隔内に形成された液晶層とを有する光路偏向素子の前記複数の電圧印加手段を介して前記抵抗体に通電して前記基板面に対して略平行な水平電界を形成する素子駆動手段であって、制御手段と複数のフローティング型電圧出力手段とを有し、前記制御手段は、前記光路偏向素子に発生する正の電位勾配と負の電位勾配を、前記複数の電圧印加手段で分割した領域毎に順次切り替えながら形成すべき制御信号を生成し、前記複数の電圧出力手段は、電圧生成手段と極性切替手段を有し、前記電圧生成手段は、所定の値の直流電圧を生成し、前記極性切替手段は、前記電圧生成手段で生成した電圧の極性を切り替えて、前記光路偏向素子の分割した各領域を形成する一対の電圧印加手段のそれぞれに出力することを特徴とする。
【００１８】
前記電圧生成手段は、１次側に印加された交流電圧を昇圧して２次側から出力する変圧手段と、該変圧手段で昇圧された２次側交流電圧を平滑化して所定電圧を生成する整流手段と、該整流手段で生成された所定の電圧の値を検出する検出手段と、該検出手段で検出された電圧に応じて前記１次側に印加される交流電圧の値を制御する安定化制御手段を有する。
【００１９】
また、前記検出手段は、前記変圧手段の１次側と２次側が直流的に分離されていることが望ましい。
【００２０】
この発明の光路偏向素子は、前記素子駆動手段を有し、１対の基板と、該基板の表面に形成された抵抗膜と、該抵抗膜に電気的接続され、前記抵抗膜を複数領域に分割して電圧を印加する複数の電圧印加手段と、前記１対の基板を対向して配置した間隔内にキラルスメクティックＣ相を形成する液晶層とを有し、前記複数の電圧印加手段に前記素子駆動手段から電圧を出力して前記抵抗体に通電して前記基板面に対して略平行な水平電界を形成して前記基板に垂直に入射される入射光の向きを変えて出射することを特徴とする。
【発明の効果】
【００２１】
この発明は、基板の表面に形成された抵抗膜に電圧を印加する複数の電圧印加手段に供給する電圧を素子駆動手段の複数の電圧制御手段で分割して制御することにより、基板と平行な水平電界を形成する抵抗膜全体の抵抗値が大きくなっても複数の電圧印加手段それぞれの分割駆動領域での時定数の増大を抑制でき、抵抗膜の抵抗値の許容範囲を広げることができ、歩留まりが向上するとともに、素子駆動手段自身を構成する素子数の増加も抑制でき、低コスト化を実現することができる。
【００２２】
また、基板の表面に形成された抵抗膜に電圧を印加する複数の電圧印加手段に供給する電圧を複数の電圧制御手段で分割して制御するとき、素子駆動手段の複数の電圧制御手段は光路偏向素子に発生する正の電位勾配と負の電位勾配を、前記複数の電圧印加手段で区分けした領域毎に順次切り替えるように複数の電圧印加手段に供給する電圧を可変することにより、素子駆動手段自身を構成する素子数の増加をより低減することができる。
【００２３】
さらに、互いに直流分離された複数のフローティング型電圧出力手段から光路変換素子の複数の電圧印加手段の互いに隣接あるいは所定間隔毎の一対の電圧印加手段に電圧の極性を切り替えて出力することにより、素子駆動手段を構成する素子数がさらに抑制して、より低コスト化を実現することができる。
【００２４】
また、電圧生成手段は、変圧手段によって1次側に印加された交流電圧を昇圧して得られた２次側交流電圧を平滑化して所定電圧を生成するようにしたので、交流電圧の周波数を上げることによって変圧手段を大幅に小型化でき、小型で低コストの素子駆動手段を得ることができる。
【００２５】
この変圧手段の２次側交流電圧を平滑化して得られた出力電圧値を検出し、それを１次側にフィードバックして所望の値に制御することにより、一定の出力電圧を常に電圧印加手段に印加することができ、安定した素子駆動性能を得ることができる。
【００２６】
また、２次側の出力電圧値を検出して１次側にフィードバックする検出手段は、変圧手段の１次側と２次側を直流的に分離することにより、複数のフローティング型電圧出力手段を多段に接続する場合でも１次側のグランド・レベルを共通にすることができ、回路構成を簡略化して低コストで且つ高精度の出力電圧を得ることできる。
【００２７】
また、１対の基板の表面に形成された抵抗膜と、抵抗膜に電圧を印加する複数の電圧印加手段と、１対の基板を対向して配置した間隔内にキラルスメクティックＣ相を形成する液晶層とを有する光路偏向素子の複数の電圧印加手段に供給する電圧を素子駆動手段で分割して制御基板面に対して略平行な水平電界を形成して基板に垂直に入射される入射光の向きを変えて出射することにより、高速応答の光路偏向手段を低コストに実現することができる。
【発明を実施するための最良の形態】
【００２８】
図１はこの発明の光路偏向素子と駆動手段の構成を示し、（ａ）は正面図、（ｂ）は（ａ）のＡ−Ａ断面図である。光路偏向素子１は、１対のガラス等の透明基板２，３と、基板２の一方の面に平行に形成された透明な複数のライン電極列４と、ライン電極列４の端部表面に沿って帯状に設けられた抵抗膜５と、基板２のライン電極列４を設けた面と基板３の一方の面に設けられ、液晶を垂直に配向させるための配向膜６と、配向膜６を対向させて基板２，３を一定間隔を置いて貼り合わせたスペーサ７及び配向膜６の間にキラルスメクティックＣ相よりなる強誘電液晶が充填された液晶層８を有する。
【００２９】
ライン電極列４のうち、両端のライン電極Ｅ１，Ｅ５と、ライン電極Ｅ１，Ｅ５の間を等間隔で分割した中間のライン電極Ｅ２，Ｅ３，Ｅ４には、駆動手段１０の電圧制御回路１１ａ〜１１ｄから所望の電圧Ｖ１〜Ｖ５が供給されて抵抗膜５に通電することにより液晶層８に基板２，３と平行な水平電界を形成する。この液晶層８に形成された水平電界によって液晶層８に入射された光は電界方向に対応した方向にシフトされて出射される。この光のシフト量は印加される電圧値や液晶層８の厚さなどによって制御される。
【００３０】
駆動手段１０の電圧生成回路１２は、所定の値の直流電圧Ｖｈを生成する。電圧制御回路１１ａ〜１１ｄは電圧生成回路１２で生成した電圧Ｖｈを制御回路１３からの制御信号に応じて制御し、所定の電圧値Ｖ１〜Ｖ５を生成する。制御回路１３は光路偏向素子１に正の電位勾配と負の電位勾配を時間的に交互に切り替えながら形成すべく制御信号を生成して電圧制御回路１１ａ〜１１ｅを制御する。
【００３１】
この駆動手段１０で光路偏向素子１のライン電極Ｅ１〜Ｅ５に供給する電圧を制御するときの処理を図２のタイムチャートと図３の電位分布特性図を参照して説明する。
【００３２】
制御回路１３は、ライン電極Ｅ１〜Ｅ５に供給される電圧Ｖ１〜Ｖ５を１周期Ｔ０ごとに切り替える制御信号Ｃ１１，Ｃ１２を生成して電圧制御回路１１ａに送り、制御信号Ｃ２〜Ｃ４を電圧制御回路１１ｂ〜１１ｄに送り、制御信号Ｃ５１，Ｃ５２を電圧制御回路１１ｅに送る。電圧制御回路１１ａは制御信号Ｃ１１が電圧Ｖｃｍで、制御信号Ｃ１２の電圧が零のとき、ライン電極Ｅ１にＶ１＝Ｖｈの電圧を印加する。同時に、制御信号Ｃ２〜Ｃ４の電圧がそれぞれ３Ｖｃｍ／４とＶｃｍ／２及びＶｃｍ／４となり、それに基いて対応する電圧制御回路１１ｂ〜１１ｄはそれぞれ対応するライン電極Ｅ２〜Ｅ４にＶ２＝３Ｖｈ／４とＶ３＝Ｖｈ／２及びＶ４＝Ｖｈ／４の電圧を印加する。電圧制御回路１１ｅは制御信号Ｃ５１の電圧が零で、制御信号Ｃ５２の電圧がＶｃｍとなってライン電極Ｅ５にＶ５＝０を供給する。したがって光路偏向素子１にはライン電極Ｅ１からライン電極Ｅ５に向けて抵抗膜５を通して流れる電流によって図３に示す電位勾配Ａが形成される。
【００３３】
また、電圧制御回路１１ａは制御信号Ｃ１１の電圧が零で、制御信号Ｃ１２の電圧がＶｃｍのとき、ライン電極Ｅ１にＶ１＝０の電圧を印加する。同時に、制御信号Ｃ２〜Ｃ４の電圧がそれぞれＶｃｍ／４とＶｃｍ／３及び３Ｖｃｍ／４となり、それに基いて対応する電圧制御回路１１ｂ〜１１ｄはそれぞれ対応するライン電極Ｅ２〜Ｅ４にＶ２＝Ｖｈ／４とＶ３＝Ｖｈ／２及びＶ４＝３Ｖｈ／４の電圧を印加する。電圧制御回路１１ｅは制御信号Ｃ５１が電圧Ｖｃｍで、制御信号Ｃ５２の電圧が零となってライン電極Ｅ５にＶ５＝Ｖｈを供給する。したがって光路偏向素子１には、ライン電極Ｅ１からライン電極Ｅ５に向けて抵抗膜５を通して流れる電流によって図３に示す電位勾配Ｂが形成される。
【００３４】
この電圧Ｖ１，Ｖ５を出力する電圧制御回路１１ａ，１１ｅは図４（ａ）の構成図に示すように、電圧制御素子として直列に接続されたフォトカプラＰＱ１１，ＰＱ１２〜ＰＱ１ｎ及びフォトカプラＰＱ２１，ＰＱ２２〜ＰＱ２ｎを有し、それぞれ制御回路１３から入力される制御信号Ｃｘ１及びＣｘ２（ｘ＝１又は５）によって制御される1次側のＬＥＤ駆動電流に応じて２次側のフォトトランジスタのコレクタ−エミッタ間電流を変化させて所望の電圧Ｖ１，Ｖ５をライン電極Ｅ１，Ｅ５に供給する。すなわちライン電極Ｅ１又はライン電極Ｅ５に高電圧Ｖｈを印加する場合には制御信号Ｃｘ１の電圧値を最大値ＶｃｍにしてフォトカプラＰＱ１１，ＰＱ１２〜ＰＱ１ｎの１次側のＬＥＤに十分大きな電流を流してフォトカプラＰＱ１１，ＰＱ１２〜ＰＱ１ｎをスイッチング素子として動作させ、電圧生成回路１２から出力される電圧Ｖｈをそのまま電圧Ｖ１，Ｖ５として出力する。このとき制御信号Ｃｘ２の電圧は零としてフォトカプラＰＱ２１，ＰＱ２２〜ＰＱ２ｎは遮断される。一方、ライン電極Ｅ１又はライン電極Ｅ５に０Ｖを印加する場合には制御信号Ｃｘ２の電圧値を最大値ＶｃｍにしてフォトカプラＰＱ２１，ＰＱ２２〜ＰＱ２ｎの1次側のＬＥＤに十分大きな電流を流してフォトカプラＰＱ２１，ＰＱ２２〜ＰＱ２ｎをスイッチング素子として動作させ、電圧Ｖ１又は電圧Ｖ５を０Ｖにする。このとき制御信号Ｃｘ１の電圧は零としてフォトカプラＰＱ１１，ＰＱ１２〜ＰＱ１ｎは遮断される。
【００３５】
電圧制御回路１１ｂ〜１１ｄは、図４（ｂ）の構成図に示すように、電圧制御素子として直列に接続されたフォトカプラＰＱ３１，ＰＱ３２〜ＰＱ３ｎを有し、それぞれ制御回路１３から入力される制御信号Ｃｘ（ｘ＝２あるいは３又は４）を図２に示す適当な電圧値に設定してフォトカプラＰＱ３１，ＰＱ３２〜ＰＱ３ｎの1次側のＬＥＤに流す電流を制御して所望の電圧Ｖ２〜Ｖ４を対応しるライン電極Ｅ２〜Ｅ４に供給する。
【００３６】
このように駆動手段１０は電圧制御回路１１ａ〜１１ｅで光路偏向素子１のライン電極Ｅ１〜Ｅ５に供給する電圧を分割して制御することにより、基板２，３と平行な水平電界を形成する抵抗膜５全体の抵抗値が大きくなっても電圧制御回路１１ａ〜１１ｅそれぞれの分割駆動領域での時定数の増大を抑制でき、抵抗膜５の抵抗値の許容範囲を広げることができ、歩留まりが向上するとともに、駆動手段１０自身を構成する素子数の増加も抑制されて低コスト化を実現できる。
【００３７】
次に光路偏向素子１に電界を発生させる第２の駆動手段１０ａについて図５の構成図を参照して説明する。駆動手段１０ａの電圧制御回路１１ｂ〜１１ｄは、電圧制御回路１１ａ，１１ｂと同様に、図４（ａ）の構成図に示すように、電圧制御素子として直列に接続されたフォトカプラＰＱ１１，ＰＱ１２〜ＰＱ１ｎ及びフォトカプラＰＱ２１，ＰＱ２２〜ＰＱ２ｎを有し、それぞれ制御回路１３から入力される制御信号Ｃｘ１及びＣｘ２（ｘ＝１〜５）によって制御される1次側のＬＥＤ駆動電流に応じて２次側のフォトトランジスタのコレクタ−エミッタ間電流を変化させて所望の電圧Ｖ１〜Ｖ５をライン電極Ｅ１〜Ｅ５に供給する。
【００３８】
この駆動手段１０ａで光路偏向素子１のライン電極Ｅ１〜Ｅ５に供給する電圧を制御するときの処理を図６のタイムチャートと図７の電位分布特性図を参照して説明する。
【００３９】
制御回路１３は、１周期Ｔ０のうちでライン電極Ｅ１〜Ｅ５に供給される電圧Ｖ１〜Ｖ５を所定時間Ｔ１ごとに切り替える制御信号Ｃｘ１，Ｃｘ２（ｘ＝１〜５）を生成して電圧制御回路１１ａ〜１１ｅに送る。まず、制御回路１３は、あるＴ１時間に電圧制御回路１１ａと電圧制御回路１ｅに送る制御信号Ｃ１１と制御信号Ｃ５２を最大電圧Ｖｃｍとし、その他の制御信号の電圧を零にする。このとき電圧制御回路１１ａからライン電極Ｅ１に電圧生成回路１２から送られる電圧Ｖｈが供給され、電圧制御回路１１ｅからライン電極Ｅ５に０Ｖが供給され、電圧制御回路１１ｂ〜１１ｄはオフ状態になっている。したがって光路偏向素子１には、ライン電極Ｅ１からライン電極Ｅ５に向けて抵抗５を通して流れる電流によって図７のＡに示すような電位勾配が形成される。
【００４０】
次のＴ１時間では制御信号Ｃ２１を最大電圧Ｖｃｍとし、制御信号Ｃ１２を電圧Ｖｃｍ／４とし、制御信号Ｃ５２を電圧３Ｖｃｍ／４とし、その他の制御信号の電圧を零にする。このとき電圧制御回路１１ｂからライン電極Ｅ２に電圧Ｖｈが供給され、ライン電極Ｅ１には電圧３Ｖｈ／４が供給され、ライン電極Ｅ５には電圧Ｖｈ／４が供給されて、光路偏向素子１にはライン電極Ｅ２からライン電極Ｅ１及びライン電極Ｅ５に向けて抵抗膜５を通して流れる電流によって図７のＢに示すような電位勾配が形成される。
【００４１】
また、次のＴ１時間には制御信号Ｃ３１を最大電圧Ｖｃｍとし、制御信号Ｃ１２と制御信号Ｃ５２を電圧Ｖｃｍ／２とし、その他の制御信号の電圧を零にする。このとき電圧制御回路１１ｃからライン電極Ｅ３に電圧Ｖｈが供給され、ライン電極Ｅ１とライン電極Ｒ５には電圧Ｖｈ／２が供給され、電圧制御回路１１ｂと電圧制御回路１１ｄはオフ状態になる。したがって光路変換素子１のライン電極Ｅ３からライン電極Ｅ１及びライン電極Ｅ５に向けて抵抗膜５を通して流れる電流によって図７のＣに示すような電位勾配が形成される。
【００４２】
次のＴ１時間には制御信号Ｃ４１を最大電圧Ｖｃｍとし、制御信号Ｃ１２を電圧３Ｖｃｍ／４とし、制御信号Ｃ５２を電圧Ｖｃｍ／４とし、その他の制御信号の電圧を零にする。このとき電圧制御回路１１ｄからライン電極Ｅ４に電圧Ｖｈが供給され、ライン電極Ｅ１には電圧Ｖｈ／４が供給され、ライン電極Ｒ５には電圧３Ｖｈ／４が供給され、電圧制御回路１１ｂと電圧制御回路１１ｃはオフ状態になる。したがって光路変換素子１のライン電極Ｅ４からライン電極Ｅ１及びライン電極Ｅ５に向けて抵抗膜５を通して流れる電流によって図７のＤに示すような電位勾配が形成される。
【００４３】
次のＴ１時間には制御信号Ｃ１２と制御信号Ｃ５１を最大電圧Ｖｃｍとし、その他の制御信号の電圧を零にする。このとき電圧制御回路１１ｅからライン電極Ｅ５に電圧Ｖｈが供給され、ライン電極Ｅ１には０Ｖが供給され、電圧制御回路１１ｂ〜電圧制御回路１１ｄはオフ状態になる。したがって光路変換素子１のライン電極Ｅ５からライン電極Ｅ１に向けて抵抗膜５を通して流れる電流によって図７のＥに示すような電位勾配が形成される。
【００４４】
次のＴ１時間には制御信号Ｃ１２と制御信号Ｃ５１を最大電圧Ｖｃｍとし、その他の制御信号の電圧を零にする。このとき電圧制御回路１１ｅからライン電極Ｅ５に電圧Ｖｈが供給され、ライン電極Ｅ１には０Ｖが供給され、電圧制御回路１１ｂ〜電圧制御回路１１ｄはオフ状態になる。したがって光路変換素子１のライン電極Ｅ５からライン電極Ｅ１に向けて抵抗膜５を通して流れる電流によって図７のＥに示すような電位勾配が形成される。
【００４５】
制御回路１３は、次のＴ１時間では制御信号Ｃ２２を最大電圧Ｖｃｍとし、制御信号Ｃ１１を電圧Ｖｃｍ／４とし、制御信号Ｃ５１を電圧３Ｖｃｍ／４とし、その他の制御信号の電圧を零にする。このとき電圧制御回路１１ｂからライン電極Ｅ２に０Ｖが供給され、電圧制御回路１１ａからライン電極Ｅ１に電圧Ｖｈ／４が供給され、電圧制御回路１１ｅからライン電極Ｅ５に電圧３Ｖｈ／４が供給され、電圧制御回路１１ｃ，１１ｄは引き続きオフ状態にある。したがって光路偏向素子１のライン電極Ｅ１及びライン電極Ｅ５からライン電極Ｅ２に向けて抵抗膜５を通して流れる電流によって図７のＦに示すような電位勾配が形成される。
【００４６】
次のＴ１時間では制御信号Ｃ３２を最大電圧Ｖｃｍとし、制御信号Ｃ１１と制御信号を電圧Ｖｃｍ／２とし、その他の制御信号の電圧を零にする。このとき電圧制御回路１１ｃからライン電極Ｅ３に０Ｖが供給され、電圧制御回路１１ａからライン電極Ｅ１に電圧Ｖｈ／２が供給され、電圧制御回路１１ｅからライン電極Ｅ５に電圧Ｖｈ／２が供給され、電圧制御回路１１ｂ，１１ｄはオフ状態になる。したがって光路偏向素子１のライン電極Ｅ１及びライン電極Ｅ５からライン電極Ｅ３に向けて抵抗膜５を通して流れる電流によって図７のＧに示すような電位勾配が形成される。
【００４７】
次のＴ１時間では制御信号Ｃ４２を最大電圧Ｖｃｍとし、制御信号Ｃ１１を電圧３Ｖｃｍ／４とし、制御信号Ｃ５１を電圧Ｖｃｍ／４としてその他の制御信号の電圧を零にする。このとき電圧制御回路１１ｄからライン電極Ｅ４に０Ｖが供給され、電圧制御回路１１ａからライン電極Ｅ１に電圧３Ｖｈ／４が供給され、電圧制御回路１１ｅからライン電極Ｅ５に電圧Ｖｈ／４が供給され、電圧制御回路１１ｂ，１１ｃはオフ状態になる。したがって光路偏向素子１のライン電極Ｅ１及びライン電極Ｅ５からライン電極Ｅ４に向けて抵抗膜５を通して流れる電流によって図７のＨに示すような電位勾配が形成される。
【００４８】
このようにして光路偏向素子１に発生する電位勾配を、１周期期間Ｔ０において、図７に示すように、ＡからＢ，Ｃ，Ｄ，Ｅ，Ｇ，Ｈのように順次切り替えることができる。また、図４に示す個々のフォトカプラが前記従来のスイッチング素子に対応し、４分割された光路偏向素子１の両端及び各分割境界に位置するライン電極Ｅ１〜ライン電極Ｅ５にそれぞれ、０Ｖと１ｋＶと２ｋＶと３ｋＶ及び４ｋＶの電圧が選択的に印加され、電圧制御素子の耐圧も300Ｖである場合、必要な電圧制御素子の合計は140個となり、従来技術の194個に対して大幅に削減することができ、低コスト化を実現できる。
【００４９】
次に光路偏向素子１に電界を発生させる第３の駆動手段１０ｂについて説明する。駆動手段１０ｂは、図８の構成図に示すように、フローティング型の電圧出力回路１４ａ〜１４ｄを有し、電圧出力回路１４ａ〜１４ｄは、それぞれ絶対値がＶｓの電圧を制御回路１３ａからの制御信号Ｃ１０〜Ｃ４０に基いて極性を切り替え、対応するライン電極間に印加する。制御回路１３ａは、光路偏向素子１に正の電位勾配と負の電位勾配を、領域を順次切り替えながら形成するような制御信号Ｃ１０〜Ｃ４０を生成して電圧出力回路１４ａ〜１４ｄを制御する。
【００５０】
この駆動手段１０ｂで光路偏向素子１のライン電極Ｅ１〜Ｅ５に供給する電圧を制御するときの処理を図９のタイムチャートを参照して説明する。図９においてＶｘｙ（ｘ＝１〜４、ｙ＝ｘ＋１）はライン電極Ｅｘに対するライン電極Ｅｘ＋１への印加電圧の電位差を示しており、Ｖｓまたは−Ｖｓの値をとる。すなわち電圧出力回路１４ａは、入力する制御信号Ｃ１０の電圧がＶｃｍのとき、ライン電極Ｅ１に対してライン電極Ｅ２に負の電圧を供給し、制御信号Ｃ１０の電圧が零のとき、正の電圧を供給する。電圧出力回路１４ｂは、入力する制御信号Ｃ２０の電圧がＶｃｍのとき、ライン電極Ｅ２に対してライン電極Ｅ３に負の電圧を供給し、制御信号Ｃ２０の電圧が零のとき、正の電圧を供給し、電圧出力回路１４ｃは、入力する制御信号Ｃ３０の電圧がＶｃｍのとき、ライン電極Ｅ３に対してライン電極Ｅ４に負の電圧を供給し、制御信号Ｃ３０の電圧が零のとき、正の電圧を供給し、電圧出力回路１４ｄは、入力する制御信号Ｃ４０の電圧がＶｃｍのとき、ライン電極Ｅ４に対してライン電極Ｅ５に負の電圧を供給し、制御信号Ｃ４０の電圧が零のとき正の電圧を供給する。この制御信号Ｃ１０〜Ｃ４０を制御回路１３ａで順次切り替えることにより、光路偏向素子１に生成する電位勾配を、図７に示すように、ＡからＢ，Ｃ，Ｄ，Ｅ，Ｇ，Ｈのように順次切り替えることができる。
【００５１】
この電圧出力回路１４ａ〜１４ｄは、図１０の構成図に示すように、スイッチング回路Ｓ００，Ｓ１０，Ｓ１１，Ｓ０１と電圧生成回路１２ａを有する。このスイッチング回路Ｓ００，Ｓ１０，Ｓ１１，Ｓ０１は例えば図４（ａ）に示すように構成されている。そしてスイッチング素子Ｓ００とスイッチング素子Ｓ０１には制御回路１０ｂから送られる制御信号Ｃｘ０が入力し、スイッチング素子Ｓ１０とスイッチング素子Ｓ１１には制御信号Ｃｘ０が反転して入力する。ここで制御信号Ｃｘ０の反転信号とは、制御信号Ｃｘ０の電圧がＶｃｍのときは０Ｖが、制御信号Ｃｘ０の電圧が零ときは電圧Ｖｃｍが出力されるものとする。電圧生成回路１２ａは（Ｖ＋）−（Ｖ−）＝｜Ｖｓ｜の電圧を生成する。
【００５２】
各スイッチング回路Ｓ００，Ｓ１０，Ｓ１１，Ｓ０１は、入力される制御信号Ｃｘ０が電圧Ｖｃｍのときは電圧生成回路１２ａから出力される電圧Ｖｓを通過させて対応するライン電極に出力し、制御信号Ｃｘ０の電圧が０Ｖのときは遮断する。したがって、制御信号Ｃｘ０が電圧Ｖｃｍのときはスイッチング回路Ｓ００とスイッチング回路Ｓ０１がオンになり、ライン電極Ｅｘ＋１に対してライン電極Ｅｘの電位が＋Ｖｓになるように電圧が供給され、制御信号Ｃｘ０の電圧が０Ｖのときはスイッチング回路Ｓ１０とスイッチング回路Ｓ１０がオンになり、ライン電極Ｅｘ＋１に対してライン電極Ｅｘの電位が−Ｖｓになるように電圧が供給される。
【００５３】
このようにして図４に示す個々のフォトカプラが前記従来のスイッチング素子に対応し、４分割された光路偏向素子１の両端及び各分割境界に位置するライン電極Ｅ１〜ライン電極Ｅ５にそれぞれ、０Ｖと１ｋＶと２ｋＶと３ｋＶ及び４ｋＶの電圧が選択的に印加され、電圧制御素子の耐圧も300Ｖである場合、必要な電圧制御素子の合計は64個となり、従来技術の194個に対して大幅に削減することができ、低コスト化を実現できる。
【００５４】
電圧生成回路１２，１２ａは、図１１の構成図に示すように、発振器１６と差動増幅器ＯＰ１とコンパレータＣＯＭ１とスイッチングトランジスタＱ１とトランス１７と整流回路１８及び検出回路１９を有する。発信器１６は、図１２のタイムチャートに示すように鋸歯状の周期信号Ｖｏｓｃを出力する。コンパレータＣＯＭ１は差動増幅器ＯＰ１の出力Ｖｃｍｐと発信器１６から出力する周期信号Ｖｏｓｃの電圧を比較し、Ｖｃｍｐ＞Ｖｏｓｃのとき高レベル、Ｖｃｍｐ＜Ｖｏｓｃのとき零となる信号Ｖｐを出力する。スイッチングトランジスタＱ１は信号Ｖｐが高レベルのときトランス１７の1次側を駆動する。トランス１７は1次側の駆動電圧Ｖｄｄを昇圧して出力する。このトランス１７からの出力電圧は、ダイオードＤ１とコンデンサＣ１を有する整流回路１８によって平滑化されて直流電圧に変換され、出力保護抵抗Ｒ２と検出回路１９を通して高電圧Ｖｈとして出力される。この検出回路１９の抵抗Ｒ３，Ｒ４は出力電圧Ｖｈを検出するためのものであり、検出された電圧は差動増幅器ＯＰ１に入力され、出力電圧Ｖｈの検出電圧を基準電圧Ｖｒｅｆと比較し、その差電圧Ｖｃｍｐとして出力する。したがって、例えば図１２のタイムチャートに示すように時刻ｔ３において出力電圧Ｖｈが低下すると、それをうけて差動増幅器ＯＰ１の出力Ｖｃｍｐが低下し、コンパレータ出力Ｖｐの高レベル期間が増加する。その結果、整流回路１８の出力電圧が増加して出力電圧Ｖｈが一定に保たれるように制御される。すなわちＰＷＭを用いたフィードバック制御系によって出力電圧Ｖｈの安定化を図ることができる。
【００５５】
この電圧生成回路１２の出力電圧Ｖｈの検出信号を、図１３の構成図に示すように、フォトカプラＰＱによってトランス１７の１次側と２次側が直流分離するようにすると良い。このようにトランス１７の１次側と２次側を直流分離することにより、図８に示すように、電圧出力回路１４を多段に縦続接続する場合でも、制御系である1次側を共通のＧＮＤ系で設計することが可能となり、回路の簡素化及び低コスト化を図ることができ、フローティング型の電圧生成回路に適している。
【図面の簡単な説明】
【００５６】
【図１】この発明の光路偏向素子と駆動手段の構成図である。
【図２】駆動手段で光路偏向素子に供給する電圧を制御する処理を示すタイムチャートである。
【図３】光路偏向素子に発生する電位の分布特性図である。
【図４】駆動手段の電圧制御回路の構成図である。
【図５】第２の駆動手段の構成図である。
【図６】第２の駆動手段で光路偏向素子に供給する電圧を制御する処理を示すタイムチャートである。
【図７】第２の駆動手段で印加した電圧により光路偏向素子に発生する電位の分布特性図である。
【図８】第３の駆動手段の構成図である。
【図９】第３の駆動手段で光路偏向素子に供給する電圧を制御する処理を示すタイムチャートである。
【図１０】第３の駆動手段を構成する電圧出力回路の構成図である。
【図１１】電圧生成回路の構成を示す回路図である。
【図１２】電圧生成回路の各構成部の出力波形を示すタイムチャートである。
【図１３】電圧生成回路の他の構成を示す回路図である。
【図１４】従来の光路偏向素子の構成図である。
【図１５】従来の駆動手段から各ライン電極に対して印加する電圧を示す模式図である。
【図１６】従来の駆動手段の構成を示す回路図である。
【符号の説明】
【００５７】
１；光路偏向素子、２，３；基板、４；ライン電極列、５；抵抗膜、６；配向膜、
７；スペーサ、８；液晶層、１０；駆動手段、１１；電圧制御回路、
１２；電圧生成回路、１３；制御回路、１４；電圧出力回路。
【図１】
2008158278.tif 000003
【図２】
2008158278.tif 000004
【図３】
2008158278.tif 000005
【図４】
2008158278.tif 000006
【図５】
2008158278.tif 000007
【図６】
2008158278.tif 000008
【図７】
2008158278.tif 000009
【図８】
2008158278.tif 000010
【図９】
2008158278.tif 000011
【図１０】
2008158278.tif 000012
【図１１】
2008158278.tif 000013
【図１２】
2008158278.tif 000014
【図１３】
2008158278.tif 000015
【図１４】
2008158278.tif 000016
【図１５】
2008158278.tif 000017
【図１６】
2008158278.tif 000018