(57)【要約】【課題】異なる基板上に形成されたデバイス間で無線通信を行い、配線の接続不良を低減した半導体装置を提供する。【解決手段】第１の基板上に、第１のアンテナを有する第１のデバイスを設け、第２の基板上に、第１のアンテナと通信可能な第２のアンテナを有する第２のデバイスを設け、第１の基板と第２の基板を接合して半導体装置を作製する。第１の基板と第２の基板は、接着層を介した接合、陽極接合、又は表面活性化接合により接合される。【選択図】図１
2008270787.tif 000002
【特許請求の範囲】
【請求項１】
第１のアンテナに接続された第１の素子群が設けられた第１の基板と、
第２のアンテナに接続された第２の素子群が設けられた第２の基板と、を有し、
前記第１のアンテナは前記第２のアンテナと無線通信を行い、
前記第１の基板と前記第２の基板とは接合されていることを特徴とする半導体装置。
【請求項２】
第１のアンテナに接続された第１の素子群が設けられた第１の基板と、
第２のアンテナに接続された第２の素子群が設けられた第２の基板と、を有し、
前記第１のアンテナは前記第２のアンテナと無線通信を行い、
前記第１の基板と前記第２の基板とは、前記第１の基板又は前記第２の基板の一部又は全面に設けられた接着層を介して接合されていることを特徴とする半導体装置。
【請求項３】
第１のアンテナに接続された第１の素子群が設けられた第１の基板と、
第２のアンテナに接続された第２の素子群が設けられた第２の基板と、を有し、
前記第１のアンテナは前記第２のアンテナと無線通信を行い、
前記第１の基板と前記第２の基板とは、前記第１の基板又は前記第２の基板上の素子群が形成されていない面に設けられた第３の基板を介して接合されていることを特徴とする半導体装置。
【請求項４】
請求項３において、
前記第１の基板と前記第３の基板、又は前記第２の基板と前記第３の基板は、陽極接合又は表面活性化接合により接合されていることを特徴とする半導体装置。
【請求項５】
第１のアンテナに接続された第１の素子群が設けられた第１の基板と、
第１の領域及び第２の領域を有し、且つ該第２の領域に第２の素子群が設けられた第２の基板と、を有し、
前記第１のアンテナは前記第２のアンテナと無線通信を行い、
前記第１の領域は前記第１の基板と接合され、
前記第２の領域は底面に平面を有する凹部であることを特徴とする半導体装置。
【請求項６】
請求項５において、
前記第１の基板と前記第２の基板は、陽極接合又は表面活性化接合により接合されていることを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項６のいずれか一において、
前記第１の基板と前記第２の基板は、前記第１の素子群が設けられた面と、前記第２の素子群が設けられた面が対向していることを特徴とする半導体装置。
【請求項８】
請求項１乃至請求項６のいずれか一において、
前記第１の基板と前記第２の基板は、前記第１の素子群が設けられた面と、前記第２の素子群が設けられた面の反対側の面が対向していることを特徴とする半導体装置。
【請求項９】
請求項１乃至請求項６のいずれか一において、
前記第１の基板と前記第２の基板は、前記第１の素子群が設けられた面の反対側の面と、前記第２の素子群が設けられた面の反対側の面が対向していることを特徴とする半導体装置。
【請求項１０】
請求項１乃至請求項９のいずれか一において、
前記第１の素子群又は前記第２の素子群には、薄膜トランジスタ又は電界効果型トランジスタを有することを特徴とする半導体装置。
【請求項１１】
請求項１乃至請求項１０のいずれか一において、
前記第１の素子群又は前記第２の素子群には、トランスデューサ又はマイクロアクチュエータを有することを特徴とする半導体装置。
【請求項１２】
請求項１乃至請求項１１のいずれか一において、
前記第１の基板及び前記第２の基板は、単結晶シリコン基板、シリコン化合物基板、化合物半導体基板、ＳＯＩ基板、無アルカリガラス基板、ソーダガラス基板、石英基板、プラスチック基板又は金属基板であることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
近年、異なる基板を用いて作製された複数の半導体素子を有する素子群を積層し、又は同一のパッケージに内蔵することによって、半導体装置の高集積化を図る技術開発が進められている。このような半導体装置は、積層させる工程又は同一のパッケージに実装する工程において、既に形成されている素子が熱又は薬品等により損傷を受けないよう考慮しなければならない。ＭＥＭＳ構造体の作製では、素子群を積層させる工程又は実装する工程における、熱又は薬品等による変形又は変質等は歩留まり低下の原因として、大きな問題となっている。なお、ここで、素子群とは、マイクロマシニング技術によって作製される微小電気機械素子（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍ。以下、ＭＥＭＳ構造体という。）等を含むものとする。
【０００３】
また、マイクロマシニング技術によって作製されるＭＥＭＳ構造体と、従来のＬＳＩ作製技術によって作製されてＭＥＭＳ構造体の周辺に配置される半導体集積回路では、歩留まり低下の原因が異なる。そのため、これらのＭＥＭＳ構造体と半導体集積回路とを有するマイクロマシンでは、半導体集積回路とＭＥＭＳ構造体を同一基板上に設けるオンチップ型であっても、半導体集積回路とＭＥＭＳ構造体を別の基板上に設けて同一パッケージに内蔵するオンパッケージ型であっても、これらの歩留まりはＭＥＭＳ構造体の歩留まりと半導体集積回路の歩留まりの積となり、生産性を高めることが難しい。
【０００４】
現在、ＭＥＭＳ構造体と半導体集積回路は異なる工程によって作製され、オンパッケージ型で実装されることが多い。異なる基板上に作製された素子群を電気的に接続するにはワイヤボンディングを用いて、接続後に樹脂封止することが一般的である。
【０００５】
ＭＥＭＳ構造体と半導体集積回路を異なる工程によって作製し、基板を接合させて実装する場合には、封止される空間を密封しつつ電気的な接続を行うための端子を出すことが難しい（例えば、特許文献１を参照）。更には、ＭＥＭＳ構造体と半導体集積回路を配線により接続させると、断線により歩留まりが低下するという問題があった。
【０００６】
一方、半導体集積回路に他の素子群（アンテナ、センサ等）を実装する場合、実装部分のインピーダンス変動が信頼性上最も大きな問題となっている。最悪の場合にはインピーダンスはオープンとなる。
【特許文献１】特許第３８０８０９２号
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、異なる基板上に設けられた複数の素子群を１つのパッケージ内に実装する場合に、該複数の素子群間の良好な接続を実現することを課題とする。
【課題を解決するための手段】
【０００８】
本発明の半導体装置は第１の素子群が設けられた第１の基板と、第２の素子群が設けられた第２の基板と、を有し、第１の素子群は第１のアンテナを有し、第２の素子群は第１のアンテナと通信する第２のアンテナを有し、第１の基板と第２の基板とは接合されている。第１の基板と第２の基板は、基板の一部又は全面に設けられた接着層を介して接合されていても良いし、陽極接合又は表面活性化接合を用いて接合されていても良い。また、第１の基板と第２の基板の一方に底面が平面状である凹部が設けられ、該底面に素子群が配置されていることが好ましい。
【０００９】
または、第１の基板と第２の基板の間に第３の基板（中間基板）を有していてもよい。この場合、第１の基板と第３の基板（中間基板）を接合し、第２の基板と第３の基板（中間基板）を接合する。基板間の接合は、陽極接合又は表面活性化接合を用いればよい。
【００１０】
第１の素子群及び第２の素子群は、薄膜トランジスタ又は電界効果型トランジスタを有する半導体集積回路であってもよいし、トランスデューサ又はマイクロアクチュエータを有していてもよい。
【００１１】
また、第１の基板及び第２の基板としては、単結晶シリコン基板、シリコン化合物基板、化合物半導体基板、ＳＯＩ基板、無アルカリガラス基板、ソーダガラス基板、石英基板、プラスチック基板又は金属基板を用いることができる。
【００１２】
また、第１の素子群が設けられた第１の基板と第２の素子群が設けられた第２の基板とは、素子群が設けられた面が対向していてもよいし、対向していなくてもよい。
【００１３】
なお、本明細書中において、トランスデューサとは、センサ又はジェネレータのように、熱エネルギー、光エネルギー、運動エネルギー又は電磁気エネルギー等を電気エネルギーに変換する素子、または、電気エネルギーを熱エネルギー等、他のエネルギーへ変換する素子等をいう。更には、マイクロアクチュエータのように、熱エネルギー、光エネルギー、電気エネルギーを運動エネルギーに変換する素子をも含むものとする。トランスデューサの例として、フォトセンサ（フォトＩＣ）、熱電変換素子、及び可動構造を有する加速度トランスデューサ等が挙げられる。このような素子として、例えば、歪み抵抗素子、発光素子等が挙げられる。また、マイクロアクチュエータの例として、ＭＥＭＳミラー、バイメタル、感光材料、熱収縮材料、熱可塑材料、ＭＥＭＳヒータ、スピーカ、ＧＬＶデバイス、ＭＥＭＳスイッチ、マイクロモーター及びマイクロ流体デバイス等が挙げられる。
【００１４】
また、センサとしては、フォトセンサ（フォトＩＣ）、可動するＭＥＭＳ構造体、発光ダイオード、光発電素子、熱電素子、歪み抵抗素子及び電波センサ等から選択された一又は複数を有していていてもよい。なお、本明細書中においてトランスデューサは、太陽電池又は熱発電、風力発電等のジェネレータをも含む。
【００１５】
また、マイクロアクチュエータは、ＭＥＭＳミラー、バイメタル、感光材料、熱収縮材料、熱可塑材料、ＭＥＭＳヒータ、スピーカ、ＧＬＶデバイス、ＭＥＭＳスイッチ、マイクロモーター及びマイクロ流体デバイス等から選択された一又は複数を有していていてもよい。
【００１６】
さらには、本明細書中において、トランスデューサには、第１の基板上に設けられた電子回路と作製工程が異なる素子を含んでいてもよい。作製工程が異なる素子とは、例えば、半導体集積回路が有する半導体素子が耐えられない高温処理や化学的な処理を施して作製される素子、又は異なる基板を用いて作製される素子等のことである。例えば、トランスデューサとして太陽電池を作製する場合には、ソーダガラス基板を第２の基板として用いることができる。従って、本明細書中においては、トランスデューサとして、第１の基板上に設けられる電子回路とは異なるプロセスを経て形成された素子、又は第１の基板とは異なる基板を用いて形成された素子を含むものとする。
【００１７】
なお、半導体素子とは、薄膜トランジスタ、電界効果型トランジスタをはじめとして、半導体層を有する様々な素子を含むものとする。
【発明の効果】
【００１８】
本発明を用いることで、異なる基板上に設けられた複数の素子群の間を配線等により接続することなく、該複数の素子群間で通信する半導体装置を提供することができる。
【００１９】
更には、異なる素子群の間で配線等による接続箇所をなくし、または少なくすることで、配線の接続箇所に生じる不良に起因した歩留まりの低下を防止することができ、半導体装置の歩留まり及び信頼性が向上する。
【００２０】
また、本発明を用いることで、一の基板上に形成された電子回路が有する半導体素子と、他の電子回路が有する半導体素子とは、機能等に応じて異なる構造にすることが可能となる。
【００２１】
更には、複数の異なる基板を用いることで、ＭＥＭＳ構造体と電子回路とを同一基板上に形成する場合とは異なり、一方の素子群の作製工程に依存することなく他方の素子群の作製工程を適切に設定することができる。
【発明を実施するための最良の形態】
【００２２】
本発明の実施の形態および実施例について、図面を用いて以下に説明する。ただし、本発明は以下の説明に限定されない。本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解されるからである。したがって、本発明は以下に示す実施の形態および実施例の記載内容のみに限定して解釈されるものではない。なお、図面を用いて本発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。
【００２３】
（実施の形態１）
本発明に係る半導体装置の一例について、図１乃至図３を参照して説明する。図１は、本実施の形態に係る半導体装置の一形態についての概念図を示す。図１（Ａ）は上面図を、図１（Ｂ）は断面図を示す。
【００２４】
第１の基板１０１上には、第１の素子群１０２及び第１のアンテナ１０３が設けられている。第１のアンテナ１０３は、第１の素子群１０２に物理的に且つ電気的に接続されている。第２の基板１０４上には、第２の素子群１０５及び第２のアンテナ１０６が設けられている。第２のアンテナ１０６は、第２の素子群１０５に物理的に且つ電気的に接続されている。
【００２５】
なお、本実施の形態において、便宜上、第１の基板上に設けられた半導体素子を有する電子回路を第１の素子群といい、第２の基板上に設けられた半導体素子を有する電子回路又はトランスデューサ等を第２の素子群という。第２の素子群は、トランスデューサと半導体素子を有する電子回路の双方を有していても良い。
【００２６】
第１の基板１０１と第２の基板１０４の間には接着層１０７が設けられ、該接着層１０７を介して第１の基板１０１と第２の基板１０４が接合されている。接着層１０７は第１の基板１０１及び第２の基板１０４の表面又は裏面の一方に設けられている。
【００２７】
第１のアンテナ１０３と第２のアンテナ１０６は無線通信可能であり、第１の素子群１０２と第２の素子群１０５は無線通信を行うことができる。更には、第１の素子群１０２と第２の素子群１０５は無線通信を行うために必要な送受信機能を有する。従って、第１の素子群１０２と第２の素子群１０５は、配線等を用いて物理的に接続することなく、通信を行うことができる。
【００２８】
なお、第１のアンテナ１０３と第２のアンテナ１０６は、対向して設けられていることが好ましい。
【００２９】
図２には第１の素子群１０２及び第２の素子群１０５が有する、無線通信機能を実現するための無線通信部のブロック図を示す。ここでは、第１の素子群１０２が有する第１の無線通信部２２０について説明するが、第２の素子群１０５が有する第２の無線通信部２３４についても同様である。
【００３０】
図２に示す第２の無線通信部２３４は、第２のアンテナ１０６を介して第１の素子群１０２に信号を送信する。送信された信号は第１の素子群１０２と接続された第１のアンテナ１０３を介して、第１の無線通信部２２０に受信される。
【００３１】
第１の無線通信部２２０は、第１のアンテナ１０３と、電源回路２２４と、復調回路２２６と、変調回路２２８と、記憶回路２３０と、制御回路２３２と、を有する。ただし、第１の無線通信部２２０は上記の構成に限定されず、クロック発生回路又は中央処理演算装置（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ。以下、ＣＰＵという。）等を有していてもよい。また、記憶回路２３０は特に必要のない場合には設けなくても良い。更には、第１の素子群１０２が信号の送信のみを行い、信号の受信を行わない場合には、第１の無線通信部２２０には復調回路を設けなくても良い。同様に、第１の素子群１０２が信号の受信のみを行い、信号の送信を行わない場合には、第１の無線通信部２２０には変調回路を設けなくても良い。これは、第２の無線通信部についても同様である。
【００３２】
なお、ここでクロック発生回路とは、アンテナに発生した交流の誘導電圧に基づいて、制御回路及び記憶回路等の動作に必要な周波数のクロック信号を生成し、各回路に供給する回路をいう。クロック発生回路には、発振回路を用いても良いし、分周回路を用いても良い。
【００３３】
第１のアンテナ１０３は、整流回路を含んでいることが好ましく、第２の無線通信部２３４から第２のアンテナ１０６を介して発信される電磁波を受信し、交流の誘導電圧を発生する。この誘導電圧は第１の無線通信部２２０の電源電力となるほか、第２の無線通信部２３４から送信されるデータを含んでいる。
【００３４】
なお、本発明に用いることのできるアンテナの形状については特に限定されない。信号の伝送方式としては、電磁結合方式、電磁誘導方式又は電波方式等を用いることができる。伝送方式は、実施者が使用用途を考慮して適宜選択すればよく、伝送方式に伴って最適な長さと形状を有するアンテナを設ければよい。本発明では信号の伝送方式として、通信周波数１３．５６ＭＨｚである、電磁誘導方式を用いることが好ましい。
【００３５】
伝送方式として電磁結合方式又は電磁誘導方式（例えば、１３．５６ＭＨｚ帯）を適用する場合には、電界密度の変化による電磁誘導を利用するため、アンテナとして機能する導電膜を輪状（例えば、ループアンテナ）又はらせん状（例えば、スパイラルアンテナ）に形成する。
【００３６】
伝送方式として電波方式の一種であるマイクロ波方式（例えば、ＵＨＦ帯（８６０〜９６０ＭＨｚ帯）若しくは２．４５ＧＨｚ帯等）又はアクティブＲＦＩＤタグ等で使用されている３００ＭＨｚ帯若しくは４３３ＭＨｚ帯等を適用する場合には、信号の伝送に用いる電波の波長を考慮してアンテナとして機能する導電膜の長さや形状を適宜設定すればよい。アンテナとして機能する導電膜は、例えば、線状（例えば、ダイポールアンテナ）、輪状（例えばループアンテナ）、平坦な形状（例えば、パッチアンテナ、スロットアンテナ、及びスリットアンテナ）で形成することができる。また、アンテナとして機能する導電膜の形状は線状に限定されず、電磁波の波長を考慮して曲線状や蛇行形状又はこれらを組み合わせた形状で設けてもよい。
【００３７】
ここで、第１のアンテナ１０３及び第２のアンテナ１０６に設けるアンテナの形状の一例を図３に示す。例えば図３（Ａ）に示すように、信号処理回路が設けられたチップ２５０の周りに一面のアンテナ２５１を配した構造としてもよい。また、図３（Ｂ）に示すように、信号処理回路が設けられたチップ２５２の周りに、細いアンテナ２５３をチップ２５２の周囲を回るように配した構造としてもよい。また、図３（Ｃ）に示すように、信号処理回路が設けられたチップ２５４に対して、高周波数の電磁波を受信できる形状のアンテナ２５５を配した構造としてもよい。また、図３（Ｄ）に示すように、信号処理回路が設けられたチップ２５６に対して、１８０度無指向性（どの方向からでも同じく受信可能）の形状のアンテナ２５７を配した構造としてもよい。また、図３（Ｅ）に示すように、信号処理回路が設けられたチップ２５８に対して、棒状に長く伸ばした形状のアンテナ２５９を配した構造としてもよい。第１のアンテナ１０３及び第２のアンテナ１０６はこれらのアンテナを組み合わせて用いてもよい。
【００３８】
または、第１のアンテナ１０３及び第２のアンテナ１０６として、図２２（Ａ）乃至（Ｃ）に示すアンテナを用いても良い。図２２（Ａ）はパッチアンテナの六面図の一部を示す。アンテナが設けられたシート２６１Ｃは誘電体であり、シート２６１Ｃの表面にはアンテナ２６１Ａが設けられ、シート２６１Ｃの裏面には反射膜２６１Ｂが設けられている。アンテナ２６１Ａ及び反射膜２６１Ｂは導電膜により形成されている。なお、図２２（Ａ−１）は背面図であり、（Ａ−２）は底面図であり、（Ａ−３）は正面図であり、底面図、右側面図、及び左側面図は省略している。チップ２６０は反射膜２６１Ｂから絶縁されており、反射膜２６１Ｂとシート２６１Ｃに設けられた貫通孔を介してアンテナ２６１Ａと電気的に接続されている。貫通孔の形成方法には特に限定はないが、例えばマシニングセンターによる切削加工法、サンドブラスト法、フォトリソグラフィー法、レーザ直描法又は超音波加工法等を用いることができる。
【００３９】
図２２（Ｂ）はループアンテナの一例を示す。２つの輪を連結した形状である、アンテナ２６３の中央にチップ２６２を配すればよい。
【００４０】
図２２（Ｃ）はスロットアンテナを示す。アンテナ２６５Ａは、スロット２６５Ｂを有し、スロット２６５Ｂの一部と重なるようにチップ２６４を配すればよい。また、スロット２６５Ｂの位置は特に限定されない。
【００４１】
なお、本発明で用いることのできるアンテナの形状は図３及び図２２に示したものに限定されない。本発明を実現することができれば、あらゆるアンテナを用いることができ、図示していないが、例えば電場共鳴型アンテナ又は地場共鳴型アンテナであってもよい。
【００４２】
また、図３及び図２２において、信号処理回路が設けられたチップとアンテナとの接続方法については特に限定されず、チップとアンテナとの間で信号を送受信できる構成であればよい。図３（Ａ）を例に挙げると、アンテナ２５１と信号処理回路が設けられたチップ２５０をワイヤボンディング接続やバンプ接続により接続する、あるいはチップの一部を電極にしてアンテナ２５１に貼り付けてもよい。この方式では異方性導電性フィルム（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ。以下、ＡＣＦという。）を用いて、チップ２５０をアンテナ２５１に貼り付けることができる。また、アンテナの長さは、受信する信号の周波数によって異なる。例えば周波数が２．４５ＧＨｚの場合には、半波長ダイポールアンテナを設ける場合であればアンテナの長さは約６０ｍｍ（１／２波長）、モノポールアンテナを設ける場合であれば約３０ｍｍ（１／４波長）とすればよい。
【００４３】
電源回路２２４は、第１のアンテナ１０３に発生した誘導電圧をダイオード等により整流し、容量を用いて安定化させることで、基準電位（基準ラインの電位）と一定の電位差を有する安定な電位を生成できるよう調整する。
【００４４】
制御回路２３２は、復調された信号に基づき、命令の解析、記憶回路２３０の制御、及び外部に送信するデータを変調回路２２８に出力する等の動作を行う。制御回路２３２は、メモリ制御信号の生成回路のほか、必要に応じて復号化回路や情報判定回路等を含むとよい。また、第１の素子群の主要部又は記憶回路２３０から抽出され、第１の無線通信部２２０から第２の無線通信部２３４へ送信されるデータの一部又は全部を符号化された信号に変換する回路を有していても良い。記憶回路２３０は、特に必要のない場合には設けなくてもよい。
【００４５】
変調回路２２８は、制御回路２３２から送信される信号に基づき、第１のアンテナ１０３に負荷変調を伝える。
【００４６】
復調回路２２６は、第１のアンテナ１０３に発生した誘導電圧に含まれるデータを復調する。
【００４７】
なお、第２の無線通信部２３４から発信される電磁波は、規定の周波数の搬送波が副搬送波により変調されたものである。副搬送波に含まれる信号は、第２の無線通信部２３４から第１の無線通信部２２０に送信される２値化されたデジタル信号である。搬送波の変調方式には、位相を変化させるＰＳＫ（Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）変調方式、振幅を変化させるＡＳＫ（Ａｍｐｌｉｔｕｄｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）変調方式、及び周波数を変化させるＦＳＫ（Ｆｒｅｑｕｅｎｃｙ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）変調方式等があり、本実施の形態ではどの方式を用いても良い。
【００４８】
また、第１の素子群１０２及び第２の素子群１０５は、電力を蓄えるバッテリと、電磁波から電力を生成してバッテリに送る充電回路と、を有していてもよい。この場合、充電回路は、少なくとも整流回路、電流・電圧制御回路、及び充電制御回路を有する。そして、バッテリに蓄えられた電力を利用することで、第２の素子群１０５を駆動させることができる。なお、バッテリを有する場合には電源回路を設けなくともよいし、または、電源回路とバッテリとを併用してもよい。
【００４９】
ここで、第１の基板１０１と第２の基板１０４を接合する方法について説明する。例えば、第２の素子群１０５が半導体素子を有する電子回路又はフォトトランスデューサ等の固定された素子群である場合には、第１の基板１０１及び第２の基板１０４の全面に設けた接着層１０７を介して接合することができる（図１を参照。）。このように、第１の基板１０１上の全面に設けられた接着層１０７を介して第２の基板１０４を接合することによって、物理的な外力に対して強固な半導体装置を作製することができ、半導体装置にとって最も過酷な工程であるダイシングに耐えうる素子群を作製することができる。
【００５０】
なお、図１では第１のアンテナ１０３と第２のアンテナ１０６が対向して二の基板が接合されているが、本発明はこれに限定されるものではない。用途によっては、アンテナを対向させずに接合してもよい。
【００５１】
本発明により、半導体装置が異なる素子群を有する場合に、それらの素子群の配線等を物理的に接続することなく、素子群間の信号の送受信を可能にすることができる。そのため、異なる素子群間を配線等により接続する必要がなくなる。配線等による接続が不要となることで、配線の接続箇所に生じる不良を防止することができ、半導体装置の歩留まり及び信頼性が向上する。
【００５２】
また、本発明を用いることで、一の基板上に設けられた素子群の半導体素子と、他の基板上に設けられた素子群の半導体素子とは、機能等に応じて異なる構造にすることができる。
【００５３】
更には、複数の異なる基板を用いることで、ＭＥＭＳ構造体と電子回路を同一基板上に形成する場合とは異なり、一方の素子群の作製工程に依存することなく他方の素子群の作製工程を適切に設定することができる。
【００５４】
（実施の形態２）
本発明の実施の形態の一例について、図４を参照して説明する。図４は、本実施の形態に係る半導体装置の一形態についての概念の断面図を示す。なお、素子群及びアンテナ等の構成については、実施の形態１と同様である。
【００５５】
図４（Ａ）に示す半導体装置は、接着層１０７を介して、第１の基板１０１の表面と第２の基板１０４の裏面が接合されている。図４（Ｂ）に示す半導体装置は、接着層１０７を介して、第１の基板１０１の裏面と第２の基板１０４の裏面が接合されている。
【００５６】
なお、ここで基板の表面とは、素子群が設けられた面をいい、基板の裏面とは、素子群が設けられていない面をいう。
【００５７】
図４（Ａ）に示す構造の半導体装置では、第２の基板１０４上に設けられた第２の素子群１０５は外側の空間に曝されている。従って、第２の素子群１０５が可動部を有するセンサ等の素子群である場合には、スムーズに動かすことができる。または、第２の素子群１０５が外側の空間に含まれる物質を検知するセンサ等である場合には、図４（Ａ）に示す構造とすることで、センサとしての感度を向上させることができる。この場合に、第２のアンテナ１０６は第２の基板１０４と第２の素子群１０５との間に設けられていてもよい。
【００５８】
または、半導体装置を図４（Ｂ）に示す構造としてもよい。図４（Ｂ）に示す構造の半導体装置では、第２の素子群１０５のみならず、第１の素子群１０２も外側の空間に曝されている。第１の素子群１０２又は第２の素子群１０５が、可動部を有する素子群である場合には、スムーズに動かすことができる。または、第１の素子群１０２又は第２の素子群１０５が外側の空間に含まれる物質を検知するセンサ等である場合には、図４（Ｂ）に示す構造とすることが好ましい。
【００５９】
本実施の形態の半導体装置は、実施の形態１の半導体装置が有する効果に加え、基板上に設けられた素子群が可動部を有する場合には、動作をスムーズにすることができる。更には、素子群が外側の空間に含まれる物質を検知するセンサ等である場合にも、素子群の機能を妨げることなく動作させることができる。
【００６０】
（実施の形態３）
本発明の実施の形態の一例について、図５乃至図７を参照して説明する。図５は、本実施の形態に係る半導体装置の一形態を示す。なお、素子群及びアンテナ等の構成については実施の形態１と同様である。
【００６１】
図５には、本実施の形態に係る半導体装置を示し、図５（Ａ）は上面図であり、図５（Ｂ）は断面図である。図５に示す半導体装置は、接着層２０７を介して、第１の基板２０１の表面と第２の基板２０４の表面が接合されている。図１に示す半導体装置とは異なり、接着層２０７は基板上の全面に設けられるのではなく、接着層２０７は基板上の一部にのみ設けられている。具体的には、第１の基板２０１上の第１の素子群２０２、及び第２の基板２０４上の第２の素子群２０５と重ならない領域に接着層２０７が設けられている。
【００６２】
図５に示すように、第１の基板の表面と第２の基板の表面を接合するに際して、第１の素子群２０２及び第２の素子群２０５と接着層２０７が重ならないように設け、接着層２０７の厚さを第１の素子群２０２及び第２の素子群２０５の最も厚い部分よりも大きくすることで、第１の素子群２０２上及び第２の素子群２０５上に空間を確保することができる。
【００６３】
なお、ここで基板の表面とは、素子群が設けられた面をいい、基板の裏面とは、素子群が設けられていない面をいう。
【００６４】
または、図６に示すように、第１の基板２０１と第２の基板２０４の間に穴を有する網目状とした第３の基板（中間基板２０８）を設けて、第１の基板２０１と第２の基板２０４を接合してもよい。第１の基板２０１と第２の基板２０４の間に中間基板２０８を設けることで、第１の基板２０１と第２の基板２０４の間の空間を確保することができる。また、第１の基板２０１と中間基板２０８の間、及び第２の基板２０４と中間基板２０８の間に接着層を設けずに接合すると、第１の基板２０１と第２の基板２０４の間の空間を一定の高さとすることができるため、好ましい。このように接着層を設けることなく基板を接合する方法として、例えば、陽極接合及び表面活性化接合が挙げられる。
【００６５】
ここで、陽極接合とは、例えば、単結晶シリコン基板とアルカリ金属イオンを含むガラス基板との平滑面を当接させ、アルカリ金属イオンの熱拡散が生じる温度でガラス基板と単結晶シリコン基板との間に直流電圧を印加し、ガラス基板と単結晶シリコン基板との間に静電引力を発生させ、単結晶シリコン基板とガラス基板の界面で化学結合を生じさせ、両者を接合する方法をいう。
【００６６】
具体的には、加熱ステージでガラス基板及び単結晶シリコン基板を加熱してガラス基板中の可動イオンを移動しやすくさせ、単結晶シリコン基板の電位を正、ガラス基板の電位を負又は接地電位となるように直流電圧を印加して界面で化学結合を生じさせ、両者を固着させる。このとき、単結晶シリコン基板と、ガラス基板の熱膨張係数が概略一致している必要がある。また、接合表面の算術平均粗さは０．２μｍ以下に抑制しておくことが好ましい。
【００６７】
また、ガラス基板の電位が負又は接地電位となるように電圧を印加すると、ガラス基板内を移動したアルカリ金属イオンがガラス基板の表面に集まってガラス基板が変形し、又は不透明になる。そのため、陽極接合では、中間基板と電極の間にダミー基板となるガラス基板を設けるとよい。ただし、これに限定されず、ガラス基板と中間基板が接した状態で陽極接合を行ってもよい。
【００６８】
また、図６に示すように、第１の基板２０１及び第２の基板２０４がガラス基板であり、それらの間に接合用金属層として中間基板２０８を設ける場合には、アルカリ金属イオンを含むガラスからなる第１の基板２０１と接合用金属層である中間基板２０８、又は接合用金属層である中間基板２０８と第２の基板２０４の平滑面を当接させる。そして、アルカリ金属イオンの熱拡散が生じる温度で、第１の基板２０１及び第２の基板２０４と中間基板２０８との間に直流電圧を印加する。そして、第１の基板２０１及び第２の基板２０４と、中間基板２０８との間に静電引力を発生させ、第１の基板２０１と中間基板２０８との界面、及び第２の基板２０４と中間基板２０８との界面で化学結合を生じさせ、両者を固着させる。
【００６９】
具体的には、中間基板２０８の電位を正、第１の基板２０１及び第２の基板２０４の電位を負又は接地電位となるように直流電圧を印加し、界面で化学結合を生じさせ、両者を固着させる。このとき、第１の基板２０１及び第２の基板２０４の熱膨張係数が概略一致している必要がある。また、上述したように、陽極接合では、電極とガラス基板との間にダミー基板を設けることが好ましい。更に、第１の基板２０１と中間基板２０８、及び中間基板２０８と第２の基板２０４の接合表面の算術平均粗さは０．２μｍ以下としておくことが好ましい。
【００７０】
以上説明したように、陽極接合を用いることで基板同士の接合が強固になるため、半導体装置の外部と内部を遮断する効果が格段に向上する。
【００７１】
本発明には、陽極接合のみならず、表面活性化接合を用いてもよい。表面活性化接合について以下に説明する。
【００７２】
一般に、基板同士を接合させる際には、接合される第１の基板と第２の基板は接合前に洗浄等を行う。しかし、大気中では、酸素による酸化膜や吸着した水及び有機物分子（汚染物）に基板表面が覆われる。例えば、単結晶シリコン基板は洗浄処理をした直後でも、シリコンの酸化膜、表面の水酸基、又は吸着した水分子等に覆われている。表面活性化接合は、接合の妨げになる表面の汚染層を除去し、接合する基板表面に存在する原子の結合手を直接結合させることで、強固な接合を可能にする。
【００７３】
まず、表面層の除去には、アルゴン等の不活性ガスのイオンビームやプラズマ等によるスパッタエッチングを用いる。スパッタエッチングを行うと、基板の表面は周囲の気体分子とも反応しやすくなるため、この工程は高真空のチャンバー内にて行う。スパッタエッチング後の基板表面は化学的に活性な状態になっているため、基板を当接することで、陽極接合よりも低温で強固な接合を行うことができる。表面活性化接合によれば、常温での接合も可能である。
【００７４】
ここで、イオンビームとしては、電気的に中性のアルゴンの高速原子ビームを用いることができる。そして、接合用チャンバーにて、基板表面にビーム照射処理及び活性化処理を行い、基板同士を当接させる。単結晶シリコン基板又は金属基板の場合には、大気中での接合は困難である。また、ガラス基板同士を接合する場合には、プラズマエッチングで汚染された表面の除去を行い、高周波プラズマラジカル処理で表面活性化を行うことで、大気中で接合することも可能である。また、加熱や加圧を用いることで、表面の粗さが大きい場合であっても、接合が可能となる。ここで、粗さとは、算術平均粗さのことをいう。
【００７５】
上記のような表面活性化接合を用いることで、様々な基板を低温（好適には常温）で接合することが可能である。陽極接合では接合する基板の熱膨張係数が概ね等しくなければならないが、表面活性化接合では熱膨張係数が異なる基板を接合することも可能である。従って、表面活性化接合を用いることにより、熱膨張係数の異なる基板を接合することができる。
【００７６】
なお、本実施の形態にて説明した半導体装置は図５に示した構造に限定されず、図７（Ａ）に示すように第２の素子群２０５のみを密閉空間の外側に配置しても良い。または、図７（Ｂ）に示すように第１の素子群２０２及び第２の素子群２０５の双方を密閉空間の外側に配置しても良い。図７に示すように素子群を配置することで、可動部を有する素子群では動きをスムーズにすることができる。また、素子群が外側の空間に含まれる物質を検知するセンサ等である場合にも、素子群の機能を妨げることなく動作させることができる。また、図７（Ａ）及び（Ｂ）に示す構成でも表面活性化接合ができ、低温での接合が可能である。
【００７７】
以上説明したように、陽極接合又は表面活性化接合を用いることによって、ＭＥＭＳ素子群のように密閉封止が必要な半導体装置を作製することも可能である。
【００７８】
本実施の形態の半導体装置は、半導体装置の内部と外部を遮断して完全な密閉状態にすることが可能なため、実施の形態１及び実施の形態２の半導体装置が有する効果に加え、例えば大気又は水に曝すことで劣化する素子群等を用いることができる。
【００７９】
更には、第１の基板と第２の基板の間に、接着層ではなく中間基板を用いて接合することで、第１の基板と第２の基板との距離を正確に制御することができる。
【００８０】
（実施の形態４）
本発明の実施の形態の一例について、図８及び図９を参照して説明する。本発明の半導体装置では、基板の一方に底面が平面状に形成された凹部を有し、該凹部に素子群を配置する。図８は、本実施の形態に係る半導体装置の一形態を示す。なお、素子群及びアンテナ等の構成については実施の形態１と同様である。
【００８１】
図８には、本実施の形態に係る半導体装置を示し、図８（Ａ）は上面図であり、図８（Ｂ）は断面図である。図８に示す半導体装置は接着層又は中間基板を介することなく、第１の基板３０１と第２の基板３０４が接合されている。第１の基板３０１と第２の基板３０４は、実施の形態３にて説明した陽極接合又は表面活性化接合を用いて接合すればよい。第１の基板３０１は、第２の基板３０４と接合される第１の領域３１１と、底面が平面状の凹部である第２の領域３１２と、を有する。第１の素子群３０２と第２の素子群３０５は、第１の基板３０１が有する第２の領域３１２に配置される。第１の基板３０１と第２の基板３０４は接合されている。
【００８２】
なお、ここで基板の表面とは、素子群が設けられた面をいい、基板の裏面とは、素子群が設けられていない面をいう。
【００８３】
また、本実施の形態の半導体装置は図８に示す構造に限定されない。図８に示す半導体装置は、第１の素子群が設けられた第１の基板の面（表面）と、第２の素子群が設けられた第２の基板の面（表面）が対向して接合されているが、図９（Ａ）に示す半導体装置は、第１の素子群が設けられた第１の基板の面（表面）と、第２の素子群が設けられた第２の基板の面とは反対側の面（裏面）が対向して接合されている。図９（Ｂ）に示す半導体装置は、第１の素子群が設けられた第１の基板の面とは反対側の面（裏面）と、第２の素子群が設けられた第２の基板の面とは反対側の面（裏面）が対向して接合されている。
【００８４】
なお、本実施の形態では第１の基板に底面が平面状の凹部を設けた構造としたが、第２の基板に凹部を設けても良い。第１の基板又は第２の基板に凹部を設けるには、マシニングセンターによる切削加工法、サンドブラスト法、フォトリソグラフィー法又はレーザ直描法を用いればよい。凹部の深さは、凹部に配置される素子群の厚さにより決定すればよい。
【００８５】
本実施の形態の半導体装置は、他の実施の形態の半導体装置が有する効果に加えて、半導体装置の内部と外部を実施の形態３よりもさらに強く密閉することができるという利点を有する。そのため、大気又は水に曝すことで劣化の激しい素子群の実装が可能になる。
【００８６】
（実施の形態５）
本発明の実施の形態の一例について、図１０を参照して説明する。図１０には本実施の形態に係る半導体装置を示し、図１０（Ａ）は上面図、図１０（Ｂ）は断面図である。なお、素子群及びアンテナの構成等については実施の形態１と同様である。
【００８７】
図１０に示す半導体装置は、第１の基板４０１上に第１のアンテナ４０３を有する第１の素子群４０２が設けられ、第２の基板４０４上に第２のアンテナ４０６を有する第２の素子群４０５が設けられ、第１の基板４０１の表面と第２の基板４０４の表面は第１の基板４０１上の全面に設けられた接着層４０７を介して接合されている。第３の基板４０８上には第３の素子群４０９が設けられ、第２の基板４０４と接合された第１の基板４０１が接合されている。第１の素子群４０２に接続された外部電極４１０と、第３の素子群４０９に接続された外部電極４１１は配線４１２を介して接続されている。外部電極４１０と外部電極４１１の接続はワイヤボンディング等により行う。
【００８８】
また、本実施の形態における第３の基板上に設けられた第３の素子群と、第１の基板上に設けられた第１の素子群の接続方法はこれに限定されず、図１１のように接続されていても良い。
【００８９】
図１１に示す半導体装置は、第１の基板５０１上に第１のアンテナ５０３を有する第１の素子群５０２が設けられ、第２の基板５０４上に第２のアンテナ５０６を有する第２の素子群５０５が設けられ、第１の基板５０１の表面と第２の基板５０４の表面は第１の基板５０１上の全面に設けられた接着層５０７を介して接合されている。図１１（Ａ）は上面図を、図１１（Ｂ）は断面図を示す。第３の基板５０８上には第３の素子群５０９が設けられ、第２の基板５０４と接合された第１の基板５０１が接合されている。第１の基板５０１には貫通孔が設けられており、第１の素子群５０２と第３の素子群５０９は該貫通孔に設けられた電極５１０を介して接続されている。貫通孔は第２の基板に設けられていてもよく、第１の基板又は第２の基板に貫通孔を設けるには、マシニングセンターによる切削加工法、サンドブラスト法、フォトリソグラフィー法、レーザ直描法、及び超音波加工法のいずれかを用いればよい。また、第３の基板５０８上に第３の素子群５０９に接続された外部電極を設け、この外部電極と電極５１０を接続させてもよい。
【００９０】
なお、貫通孔を設けなくとも、第１の素子群５０２及び第２の素子群５０５の一方が外側の空間に曝されるように配置されているときには電極５１０がこれらに直接接続される構成としてもよい。
【００９１】
または、図１２に示すように第３の素子群が、第１の素子群又は第２の素子群と無線通信を行う構成としてもよい。図１２に示す半導体装置は、第１の基板６０１上に第１のアンテナ６０３を有する第１の素子群６０２が設けられ、第２の基板６０４上に第２のアンテナ６０６を有する第２の素子群６０５が設けられ、第１の基板６０１の表面と第２の基板６０４の表面は第１の基板６０１上の全面に設けられた接着層６０７を介して接合されている。第３の基板６０８上には第３のアンテナ６１０を有する第３の素子群６０９が設けられ、第２の基板６０４と接合された第１の基板６０１が接合されている。図１２に示す構造とすることで、図１０及び図１１とは異なり、配線の接続箇所に生じる不良が生じないため、半導体装置の歩留まり及び信頼性が飛躍的に向上する。
【００９２】
なお、図１２に示すような構造の場合には、第１の素子群と第２の素子群が行う無線通信と、第１の素子群又は第２の素子群と第３の素子群が行う無線通信が混信しないように注意する。混信を防止するには、例えば、無線通信の方法を変更すればよい。具体的には、第１の素子群に接続される第１のアンテナと、第２の素子群に接続される第２のアンテナは、磁気的に結合（磁界結合）するように対向して設けられることで無線通信を行い、第１の素子群と第３の素子群が電磁波を介して無線通信を行う形態とするとよい。
【００９３】
なお、本実施の形態では第１の基板と第２の基板は各々の表面の全面に設けられた接着層を介して接続されているが、本実施の形態はこれに限定されず、一部に設けられた接着層を介して接続されていても良いし、中間基板を介して接続されていても良い。または、一方の基板に底面が平面状の凹部を設け、該底面が平面状の凹部に素子群が配置される構造としても良い。また、図１０乃至図１２に示す形態では第１の基板と第２の基板は各々の表面が接合されているが、第１の基板の表面と第２の基板の裏面を接合してもよいし、第１の基板の裏面と第２の基板の表面とを接合してもよいし、第１の基板の裏面と第２の基板の裏面とを接合してよい。接合は接着層を介して行っても良いし、陽極接合又は表面活性化接合等を用いて行っても良い。
【００９４】
また、第３の基板と第１の基板の接合は接着層を介して行っても良いし、陽極接合又は表面活性化接合等を用いて行っても良い。または、第３の基板と第２の基板を接合しても良い。
【００９５】
なお、第３の基板と、第１の基板又は第２の基板との接合には、接着剤や半田等を用いてもよい。
【００９６】
以上説明したように、本発明を用いることで、一の半導体装置に三以上の素子群を搭載することもできる。
【００９７】
なお、本実施の形態は、実施の形態１乃至４の構成と部分的に置換することが可能なため、実施の形態１乃至４の半導体装置が有する効果等は本実施の形態の半導体装置等も有することになる。
【００９８】
（実施の形態６）
本実施の形態では、実施の形態１乃至５にて、第１乃至第３の基板上に設けられる第１乃至第３の素子群として用いる、トランスデューサの具体例について図１３を参照して説明する。
【００９９】
図１３（Ａ）及び（Ｂ）はトランスデューサの一例として、マイクロマシニング技術を用いて作製されるＭＥＭＳ構造体を示す。
【０１００】
図１３（Ａ）に示すＭＥＭＳ構造体は、基板（図示しない）上に第１の導電層７００及び構造層７０１が設けられ、第１の導電層７００と構造層７０１の間に空間部分７０２が設けられている。空間部分７０２は、第１の導電層７００上に犠牲層と構造層７０１とを設け、その後犠牲層のみをエッチングによって除去することで形成することができる。
【０１０１】
このように形成されるＭＥＭＳ構造体は、基板上に設けられた第１の導電層７００、空間部分７０２、及び第１の導電層７００と対向する第２の導電層７０３を有する。第１の導電層７００及び第２の導電層７０３は、一方が基板に固定されて動かない電極（固定電極という。）であり、他方が空間部分７０２内で動くことができる電極（可動電極という。）である。
【０１０２】
ここで、固定電極及び可動電極とは、その電極が基板等に固定されているか、又は機械的に動くことができるかを表現するために、便宜上命名したものである。従って、電極の電位により命名されたものではないことを注記しておく。
【０１０３】
また、ＭＥＭＳ構造体は図１３（Ｂ）に示すように櫛歯形状を有し、基板表面と平行な方向に可動する構造としてもよい。この場合、ＭＥＭＳ構造体は、基板に固定された櫛歯形状の側面、すなわち基板と垂直な面に設けられた固定電極（第１の導電層７０５）と、固定電極の櫛歯と空間を挟んで噛み合わさるように形成された構造層７０６と、を有する。更に構造層７０６は、第１の導電層７０５と相対する面に可動電極（第２の導電層７０７）を有する。
【０１０４】
図１３（Ｂ）に示すＭＥＭＳ構造体は、一部分が基板上に形成された層と繋がることで基板に固定されており、所定の方向（例えば櫛歯方向）に可動する。例えば、図１３（Ｂ）に示すＭＥＭＳ構造体の場合には、第１の導電層７０５と第２の導電層７０７の間、及び基板と構造層との間に空間を有して基板から切り離されており、更には、構造層は櫛歯を有さない方向の２点（図１３中に示す部分７０８Ａ及び部分７０８Ｂ）で基板の一部に固定され、櫛歯方向（図内左右方向）に動くことができる。
【０１０５】
図１３（Ａ）及び（Ｂ）を参照して説明したように、マイクロマシニング技術によって様々な形状のＭＥＭＳ構造体を形成することが可能である。そして、図１３（Ａ）に示すＭＥＭＳ構造体は、基板と平行な面に固定電極（第１の導電層７０５）及び可動電極（第２の導電層７０７）が形成され、固定電極と可動電極の間に挟まれた空間を有する。一方、図１３（Ｂ）に示すＭＥＭＳ構造体は、基板と垂直な方向に固定電極及び可動電極が設けられ、固定電極と可動電極の間に挟まれた部分、及び基板と構造層との間に挟まれた部分に空間を有する。このように、異なる形状のＭＥＭＳ構造体を設けることで、構造層の可動方向を変えることができ、異なる目的（例えば、異なる方向、異なる物理量のトランスデューサ）に使用することができる。
【０１０６】
上記のように形成されたＭＥＭＳ構造体は、固定電極と可動電極の間に電圧を印加し、静電引力によって可動電極を固定電極側へ引きつけることで、可動電極（又は構造層）が動作するアクチュエータとして機能させることができる。また、構造層７０１が外力（圧力や加速度）を受けて空間部分７０２内を動作することで、二の電極間の静電容量が変化するため、上記のＭＥＭＳ構造体はその容量変化を検知するトランスデューサとして機能することができる。
【０１０７】
なお、ここで説明したＭＥＭＳ構造体は一例であり、用途等に応じた形状を、当該形状に適合する工程で形成し、様々な駆動方法により所定の機能を備えたＭＥＭＳ構造体を作製することができる。例えば、図１３（Ａ）に示したＭＥＭＳ構造体は、基板上面からの力を受けて構造層が変位することを検出するトランスデューサとして使用することが可能であり、また、二の電極間の静電容量を変化させる可変容量として使用することも可能である。このように、同じＭＥＭＳ構造体であっても動作を異ならせることで異なる機能の構造体とすることが可能である。
【０１０８】
このようなＭＥＭＳ構造体は、一般的にシリコンウエハ上に作製される電界効果トランジスタと同時に作製することが困難である。そのため、ＭＥＭＳ構造体は電界効果トランジスタとは異なる基板上に作製されるとよい。また、第２のアンテナも別途作製して接続させることが好ましい。
【０１０９】
ここで、第１のアンテナが放射する電磁波の強度を一定とすると、ＭＥＭＳ構造体の可動電極が動いた場合に、図１３（Ａ）のＭＥＭＳ構造体のインピーダンスが変化する。ＭＥＭＳ構造体の第２の導電層が第２のアンテナに接続されている場合には、第２のアンテナに流れる電流の大きさが変化する。従って、第２のアンテナは電流値に比例した強度の電磁波を出力する。
【０１１０】
このように、第１のアンテナが放射する電磁波の強度を一定とし、第２のアンテナから放射される電磁波の電力の変化を検知することで、ＭＥＭＳ構造体の動作を第１の素子群が受信することができる。
【０１１１】
また、トランスデューサとして、フォトトランスデューサ（フォトＩＣ、フォトダイオード、光電変換素子とも呼ばれる。）を用いる場合について説明する。
【０１１２】
一般に、光や電磁波を検知する用途に用いられる光電変換素子は数多く知られており、可視光領域に感度を持つものは特に可視光トランスデューサと呼ばれ、人間の生活環境に応じて照度調整やオン／オフ制御などが必要な機器類に数多く用いられている。このような光電変換素子は、光が照射されることにより電子及び正孔が生じ、電流が発生する。そして、その電流が半導体素子に入力されることにより光を検知したことが伝えられる。
【０１１３】
本実施の形態のフォトトランスデューサは、少なくとも光電変換素子及び電流増幅回路によって構成される。本実施の形態のフォトトランスデューサは、基板上に電流増幅回路を形成する半導体素子及び光電変換素子が設けられ、この上に半導体素子と光電変換素子を接続する配線が設けられている。このように、金属配線を光電変換素子上に設ける場合は、フォトトランスデューサをガラス基板上に形成し、ガラス面方向から光を検知する構成が一般的である。
【０１１４】
このように、フォトトランスデューサは、ガラス基板上に形成されていても良い。そこで、図８（Ｂ）に示される光電変換装置（光電変換素子および電流増幅回路）、電源回路、変調回路及び第２のアンテナを第２の基板上に作製する。そして、第１の基板と接合することにより、本発明の半導体装置を作製することができる。ここで、第１の基板としてはシリコンウエハを用い、第１の素子群を電界効果トランジスタ等で作製することによって、光電変換素子の感度を高めることが可能となる。
【０１１５】
このように、本発明はトランスデューサの検出素子と、検出した信号を処理する回路を別々に設けたとき、それらが無線で通信を行う構成を有して接合されることにより、検出素子と信号を処理する回路とを接続する配線工程が不要になる。
【０１１６】
本実施の形態は他の実施の形態と自由に組み合わせることができる。
【実施例１】
【０１１７】
実施の形態１乃至実施の形態６にて説明した本発明の素子群は、トランジスタを有する。トランジスタとしては、例えば薄膜トランジスタを用いることができる。本実施例では、ガラス基板上にシリコンを成膜して形成する薄膜トランジスタの作製方法の一例について、図１４を参照して説明する。また、半導体装置の用途に応じて、ガラス基板上に形成した半導体素子を剥離して、可撓性を有する基板上に貼り付けることも可能である。この作製工程については、図１５を参照して説明する。
【０１１８】
まず、ガラス基板８０１上に剥離層８０２を形成する。基板はガラス基板以外にも、石英基板、シリコン基板、金属基板等を用いることができるが、ここではガラス基板を用いる。剥離層８０２は、金属又はシリコン等の元素や化合物を基板の全面又は一部に形成する。なお、半導体素子を剥離して可撓性を有する基板に貼り付ける工程を行わない場合には、剥離層８０２を形成しなくてもよい。
【０１１９】
次に、剥離層８０２を覆うように、絶縁層８０３を形成する。絶縁層８０３は、シリコン酸化物やシリコン窒化物等をＣＶＤ法又はスパッタリング法等により形成すればよい。次に、絶縁層８０３上に半導体層８０４となる半導体膜を形成し、約５００度の加熱処理により半導体膜中に残留している水素を除去する。なお、半導体膜の形成は例えばシランガスを用いてＣＶＤ法により行えばよい。そして、半導体膜を結晶化する。半導体膜の結晶化は、例えばレーザ結晶化法又は金属触媒を用いた熱結晶化法等により行う。そして、結晶化した半導体膜を所望の形状にパターニングすることで、半導体層８０４を形成する。次に、半導体膜を覆うようにゲート絶縁層８０５を形成する。ゲート絶縁層８０５は、絶縁層８０３と同様に、シリコン酸化物やシリコン窒化物等で形成すればよい。
【０１２０】
次に、ゲート電極層８０６を形成する。ゲート電極層８０６は、導電性を持つ元素や化合物で導電層を形成し、所望の形状にパターニングする。図１４（Ａ）はゲート電極層を積層して形成した場合を示す。
【０１２１】
次に、半導体層８０４に不純物元素を添加してＮ型不純物領域８０７及びＰ型不純物領域８０８を形成する。不純物領域は、フォトリソグラフィー法によりレジストマスクを形成し、リン（Ｐ）、ヒ素（Ａｓ）又はボロン（Ｂ）等の不純物元素を添加することで形成する（図１４（Ａ）を参照）。
【０１２２】
次に、シリコン窒化物等により絶縁膜を形成し、当該絶縁膜を基板に対して垂直に異方性エッチングすることで、ゲート電極層８０６の側面に接するサイドウォールとして絶縁層８０９を形成する（図１４（Ｂ）を参照）。
【０１２３】
次に、Ｎ型不純物領域を有する半導体層８０４に不純物を更に添加し、絶縁層８０９の下に位置する第１のＮ型不純物領域８１０と、第１のＮ型不純物領域８１０よりも不純物濃度が高い第２のＮ型不純物領域８１１と、を形成する。以上のようにして、Ｎ型トランジスタ８１２及びＰ型トランジスタ８１３が形成される。
【０１２４】
続いて、Ｎ型トランジスタ８１２及びＰ型トランジスタ８１３を覆って絶縁層８１４を形成する。絶縁層８１４は、絶縁性を有する無機化合物や、有機化合物等により形成する。図１４（Ｃ）は、絶縁層８１４を積層して形成した例を示す。その後、第２のＮ型不純物領域８１１と、Ｐ型不純物領域８０８と、を露出させるコンタクトホールを形成する。そして、該コンタクトホールを介して接続され、且つ所望のパターンとなるように導電層８１５を形成する。導電層８１５は、導電性を有する金属元素や化合物等で形成すればよい。
【０１２５】
次に、導電層８１５を覆うように絶縁層８１６を形成する。絶縁層８１６は、絶縁性を有する無機化合物又は有機化合物等で形成すればよい。絶縁層８１６は、例えば、ＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）法、液滴吐出法、スパッタリング法又はＣＶＤ法等を用いて、無機材料又は有機材料により、単層で又は積層して形成する。また、絶縁層８１６は、好ましくは０．７５μｍ〜３μｍの厚さで形成する。
【０１２６】
なお、以上説明した半導体素子を形成する各々の層（絶縁層、又は導電層等）は、特に記載がなくとも単一材料を単層で形成してもよいし、又は複数の材料を積層して形成してもよい。
【０１２７】
また、上記の半導体素子が有する半導体層は、非晶質半導体、微結晶半導体、多結晶半導体又は有機半導体等を用いて形成することができる。
【０１２８】
例えば、良好な特性の半導体素子を得るためには、２００度以上６００度以下の温度（好適には３５０度以上５００度以下の温度）で結晶化した結晶質半導体層（低温ポリシリコン層）、又は６００度以上の温度で結晶化した結晶質半導体層（高温ポリシリコン層）を用いることができる。さらに良好な特性の半導体素子を得るためには、金属元素を触媒として結晶化した半導体層や、レーザ照射法により結晶化した半導体層を用いるとよい。また、プラズマＣＶＤ法により、ＳｉＨ４／Ｆ２ガス又はＳｉＨ４／Ｈ２ガス等を用いて形成した半導体層や、前記半導体層にレーザ照射を行ったものを用いるとよい。
【０１２９】
また、素子群に設けられた薄膜トランジスタが有する結晶質半導体層は、結晶粒界がキャリアの流れる方向（チャネル長方向）と平行に延びるように設けられていることが好ましい。このような結晶質半導体層は、連続発振レーザ、又は１０ＭＨｚ以上好ましくは６０ＭＨｚ以上１００ＭＨｚ以下で動作するパルスレーザにより形成することができる。
【０１３０】
さらに、半導体層８０４の厚さは、１０ｎｍ以上２００ｎｍ以下、好ましくは５０ｎｍ以上１５０ｎｍ以下とするとよい。また、半導体層８０４中の、特にチャネル形成領域には、１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下の濃度、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以上５×１０２０ａｔｏｍｓ／ｃｍ３以下の濃度で、水素又はハロゲン元素を添加することにより、欠陥が少なく、クラックが生じにくい半導体層を得ることができる。
【０１３１】
上記のように作製した薄膜トランジスタは、サブスレッショールド値が０．３５Ｖ／ｄｅｃ以下、好ましくは０．０９Ｖ／ｄｅｃ以上０．２５Ｖ／ｄｅｃ以下となる。
【０１３２】
また、本実施例では、基板上に半導体層、ゲート絶縁層及びゲート電極層を順に積層させた薄膜トランジスタ（トップゲート型薄膜トランジスタ）を示したが、これに限定されない。ゲート電極層、ゲート絶縁層、及び半導体層をこの順に積層させた薄膜トランジスタ（ボトムゲート型薄膜トランジスタ）であってもよい。更には、本実施例のＮ型トランジスタは、第１のＮ型不純物領域及び第２のＮ型不純物領域を有するが、これに限定されず、Ｎ型不純物領域の不純物濃度は一様であっても良い。
【０１３３】
また、本発明の素子群の作製に際して、上記の工程で作製された半導体素子の形成されている層は、複数の膜が積層された構造であってもよい。このように半導体素子を多層構造で形成する場合には、層間での寄生容量を低減するために、層間絶縁膜の材料に低誘電率材料（ｌｏｗ−ｋ材料）を用いるとよい。このようなｌｏｗ−ｋ材料として、例えば、エポキシ樹脂やアクリル樹脂等の樹脂材料、シロキサン系ポリマー等の重合によってできた化合物材料等が挙げられる。多層配線構造の隣接する配線間の寄生容量を低減すると、小面積化、動作の高速化及び低消費電力化を実現することができる。
【０１３４】
また、アルカリ金属による汚染を防ぐための保護層を設けることで、半導体素子の信頼性が向上する。この保護層は、窒化アルミニウム又は窒化珪素膜等の無機材料により、回路内の半導体素子を覆って、又は回路全体を覆って形成するとよい。
【０１３５】
また、本発明の半導体装置はアンテナを有する。アンテナは半導体素子と同一工程で形成することも可能であり、本実施例では、アンテナを半導体素子と同一の工程で形成する場合について説明する。
【０１３６】
まず、上記のように形成した半導体素子の絶縁層８１６の所望の箇所をエッチングし、導電層８１５を露出させるコンタクトホールを形成する。
【０１３７】
次に、導電層８１５に接し、アンテナとして機能する導電層８１７を形成する（図１４（Ｃ）を参照）。導電層８１７は、プラズマＣＶＤ法、スパッタリング法、印刷法又は液滴吐出法等を用いて、所望のパターンに形成された導電性材料により形成する。
【０１３８】
好ましくは、導電層８１７は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料により、単層で又は積層して形成する。ここでは、導電層８１７はスクリーン印刷法により銀を含むペーストを用いて形成し、その後、５０〜３５０度の加熱処理を行って形成する。スパッタリング法によりアルミニウム層を形成し、当該アルミニウム層を所望のパターンに加工することで形成してもよい。アルミニウム層をパターン加工する場合には、ウエットエッチング法を用いるとよく、ウエットエッチング加工後は２００〜３００度の加熱処理を行うとよい。
【０１３９】
また、アンテナを別の基板に形成し、後で半導体素子と貼り合わせて接続することも可能である。例えば、半導体素子を基板によって上下から挟む工程において、一方の基板にアンテナ８３２を形成しておき、これを半導体素子と電気的に接続されるように貼り合わせることができる（図１６（Ｃ）を参照）。この場合、図１４（Ｃ）の導電層８１７は、アンテナではなく、アンテナ８３２と接続するための配線として形成される。
【０１４０】
ここで、アンテナ８３２と導電層８１７を接続させるためには、導電層８１７と接続されるバンプを形成することが好ましい。更には、半導体素子とバンプの間には接着層を設け、該接着層は異方性導電接着剤により設けられることが好ましい。
【０１４１】
異方性導電膜及び異方性導電接着剤は、厚さ方向（貼り合わせた時の垂直方向）にのみ導電性を有する材料であり、粒径数ｎｍ〜数μｍの導電性粒子が分散された接着性の有機樹脂で構成されている。有機樹脂としては、エポキシ樹脂又はフェノール樹脂等が挙げられる。また、導電性粒子は、金、銀、銅、パラジウム若しくは白金から選ばれた一又は複数の元素で形成される。また、これらの元素が積層された、多層構造を有する粒子でも良い。更には、樹脂で形成された粒子の表面に、金、銀、銅、パラジウム若しくは白金から選ばれた一又は複数の金属で形成される薄膜がコーティングされた導電性粒子を用いてもよい。
【０１４２】
次に、上記のように設けた半導体素子をガラス基板８０１から剥離し、フィルム等の可撓性を有する基板へ張り付ける工程について、図１５を参照して説明する。以上のようにアンテナまで形成した半導体素子をガラス基板８０１から剥離し、可撓性を有する基板に張り付ける場合には、半導体素子の厚さは５μｍ以下、好ましくは、１μｍ以上３μｍ以下であることが望ましい。また、素子群を構成する半導体素子の面積は２５ｍｍ２以下、好ましくは９ｍｍ２以上１６ｍｍ２以下とする。
【０１４３】
まず、図１５（Ａ）に示すように剥離層８０２が露出するように開口部８２０を形成し、開口部８２０にエッチング剤を導入し、剥離層８０２を部分的に除去する。
【０１４４】
次に、ガラス基板８０１の上面方向から第１の可撓性基板８２２を接着し、剥離層８０２を起点として半導体素子８２１をガラス基板８０１から剥離することで、半導体素子８２１を第１の可撓性基板８２２側へ移しとる（図１５（Ｂ）を参照）。
【０１４５】
ここで、第１の可撓性基板８２２としては、柔軟性を有する絶縁層と、接着層と、を積層した基板を用いることができる。この接着層は、加熱処理により接着力が低下する熱可塑性樹脂であり、例えば、加熱によって軟化する材料、加熱により膨張するマイクロカプセル若しくは発泡剤を混入した材料、熱硬化性樹脂に熱溶融性や熱分解性を付与した材料、水の侵入による界面強度劣化又はそれに伴って吸水性樹脂が膨張する材料を用いて形成される。本明細書において、柔軟性を有する絶縁層と、接着層と、を有する第１の可撓性基板８２２は熱剥離型の支持基板とも記載される。
【０１４６】
また、熱剥離型の支持基板に代えて、加熱処理によって接着力が低下するフィルムからなる熱剥離フィルムや、ＵＶ（紫外線）照射を行うことによって接着力が低下するＵＶ（紫外線）剥離フィルム等を用いてもよい。ＵＶ剥離フィルムは、絶縁層と、ＵＶ（紫外線）照射を行うことによって粘着力が弱くなる接着層と、を積層して形成したフィルムである。
【０１４７】
次に、半導体素子８２１がガラス基板８０１と接していた側に第２の可撓性基板８２３を接着し、第１の可撓性基板８２２を剥離する（図１５（Ｃ）を参照）。また、第１の可撓性基板８２２を剥離することで半導体素子がむき出しになるので、それを保護するために可撓性を有する保護基板を貼り付けてもよい。
【０１４８】
第１の可撓性基板８２２及び第２の可撓性基板８２３としては、プラスティックフィルム又は紙等を用いることができる。完成された半導体装置が、外部からの影響を受けないように、半導体素子を上下から挟む２枚の可撓性基板は概略同一の厚さとし、半導体素子が概略中心に存在することが望ましい。
【０１４９】
ここで、曲面を有する可撓性基板に半導体素子８２１を貼り付ける場合や、上記のようにして作製された半導体装置を曲げて使用する場合には、半導体素子のキャリアの流れる方向（チャネル長方向）と曲線の方向とを同一にすると、半導体素子への影響を小さくすることができる。
【０１５０】
また、本実施例においては開口部８２０から剥離層８０２をエッチングした後に、半導体素子８２１を第１の可撓性基板８２２へ移しとる方法を挙げたが、本発明はこれに限定されない。例えば、剥離層８０２をエッチング工程のみで除去した後、半導体素子８２１をほかの基板へ移しかえる方法を用いても良い。または、開口部８２０を設けず、第１の可撓性基板８２２を貼り付けて半導体素子８２１をガラス基板８０１から剥離する方法、更には、ガラス基板８０１を裏面から研磨する方法を用いても良い。これらの方法を適宜組み合わせてもよい。
【０１５１】
ガラス基板を裏面から研磨する方法を除けば、半導体素子８２１を他の基板へ移しかえる工程を用いるため、半導体素子８２１を作製するためのガラス基板８０１の再利用が可能となる。
【０１５２】
このようにして、本発明の半導体装置内の素子群を構成する各回路が有する薄膜トランジスタを作製することができる。
【０１５３】
なお、本実施例は実施の形態１乃至実施の形態６と自由に組み合わせることができる。
【実施例２】
【０１５４】
本実施例では、実施の形態１乃至実施の形態６にて示した半導体装置が有する素子群の作製方法の一例であって、実施例１とは異なる作製方法について説明する。本実施例では、基板としてＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ。以下、ＳＯＩという））基板を用いて、ＳＯＩ基板上に薄膜トランジスタを形成する。
【０１５５】
まず、ＳＯＩ基板を準備する。ここでは、支持基板上に下地絶縁膜が形成され、下地絶縁膜上に半導体膜が形成されたものを用いる。ＳＯＩ基板としては、公知のＳＯＩ基板を用いればよく、その作製方法や構造は特に限定されない。ＳＯＩ基板として、代表的にはＳＩＭＯＸ基板や貼り合わせ基板が挙げられる。また、貼り合わせ基板の例として、ＥＬＴＲＡＮ（登録商標）、ＵＮＩＢＯＮＤ（登録商標）、スマートカット（登録商標）等が挙げられる。
【０１５６】
ＳＩＭＯＸ基板は、単結晶シリコン基板に酸素イオンを注入し、１３００℃以上で熱処理して埋め込み酸化膜（ＢＯＸ；Ｂｕｒｉｅｄ  Ｏｘｉｄｅ）層を形成することにより、表面に薄膜シリコン層を形成し、ＳＯＩ構造を得ることができる。この薄膜シリコン層は、埋め込み酸化膜層により、単結晶シリコン基板と絶縁分離されている。また、埋め込み酸化膜層形成後に、さらに熱酸化するＩＴＯＸ（Ｉｎｔｅｒｎａｌ  Ｔｈｅｒｍａｌ  Ｏｘｉｄａｔｉｏｎ）と呼ばれる技術を用いることもできる。
【０１５７】
貼り合わせ基板は、酸化膜層を介して２枚の単結晶シリコン基板（第１単結晶シリコン基板、第２単結晶シリコン基板とする。）を貼り合わせ、一方の単結晶シリコン基板を貼り合わせ面の裏面から薄膜化することにより、表面に薄膜シリコン層を形成し、ＳＯＩ構造を得ることができる。酸化膜層は、一方の基板（ここでは第１単結晶シリコン基板）を熱酸化して形成することができる。また、２枚の単結晶シリコン基板は、接着剤を用いることなく、直接貼り合わせることができる。例えば、第１単結晶シリコン基板を熱処理して酸化膜層を形成した後、第２単結晶シリコン基板と重ね合わせ、８００℃以上、好ましくは１１００℃程度で熱処理することにより、貼り合わせ面で化学的に結合させることで２枚の基板を貼り合わせることができる。その後、第２単結晶シリコン基板を貼り合わせ面の裏面から研磨することで、所望の厚さの薄膜シリコン層を形成することができる。なお、貼り合わせ後に第２単結晶シリコン基板を研磨せずに、第２単結晶シリコン基板の所定の深さの領域に水素イオンを注入して微小ボイドを形成し、この微小ボイドを熱処理によって成長させて基板を劈開する、スマートカット（登録商標）法（Ｓｍａｒｔ−Ｃｕｔ（登録商標）法）と呼ばれる技術を用いることもできる。また、第２単結晶シリコン基板を研磨後、小型のプラズマエッチング装置で局所的に制御しながら基板をエッチングして薄膜化するＰＡＣＥ（Ｐｌａｓｍａ  Ａｓｓｉｓｔｅｄ  Ｃｈｅｍｉｃａｌ  Ｅｔｃｈｉｎｇ）と呼ばれる技術を用いることもできる。
【０１５８】
本実施の形態で示すＳＯＩ基板において、支持基板は単結晶シリコン基板であり、下地絶縁膜は埋め込み酸化膜層又は酸化膜層であり、半導体層は表面に形成される薄膜シリコン層である。
【０１５９】
半導体層である薄膜シリコン層は、単結晶シリコン層である。半導体層の膜厚は、ＳＯＩ基板の作製時に研磨量及びイオン注入の深さ等の条件を制御することによって、適宜選択することができる。例えば、膜厚４０ｎｍ以上２００ｎｍ以下の半導体層を形成することができる。本実施の形態では、薄膜シリコン層は、膜厚１０ｎｍ以上１５０ｎｍ以下の範囲、好ましくは１０ｎｍ以上１００ｎｍ以下となるように形成する。
【０１６０】
次に、半導体層を選択的にエッチングして、島状のシリコン層を形成する。このとき、島状のシリコン層は端部が垂直形状となるように形成してもよいし、端部がテーパ形状となるように形成してもよい。島状のシリコン層の端部の形状は、エッチング条件等を変化させることにより調整することができる。好ましくは、島状のシリコン層の端部をテーパ角が４５°以上９５°未満、より好ましくはテーパ角が６０°以上９５°未満となるように形成するとよい。島状のシリコン層の端部を垂直に近い形状とすることで寄生チャネルを低減することができる。
【０１６１】
また、島状のシリコン層は端部に絶縁層を有するように形成するとよい。該絶縁層は、ＣＶＤ法又はスパッタリング法を用いて、酸化シリコン系材料、窒化シリコン系材料又はＳｉＯＦ、ＳｉＯＣ、ＤＬＣ若しくはポーラスシリカ等の材料を用いて形成する。該絶縁層の前駆体となる絶縁膜が半導体層を覆うように形成され、垂直方向を主体とした異方性エッチングを行うことにより選択的にエッチングされて形成される。形成に際してのエッチング方法は、垂直方向を主体とした異方性エッチングを行えるものであれば特に限定されない。例えば、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）を利用することができる。また、反応性イオンエッチングは、プラズマ発生法により、平行平板方式、マグネトロン方式、２周波方式、ＥＣＲ方式、ヘリコン方式、ＩＣＰ方式等に分類される。このとき用いるエッチングガスとしては、絶縁層と、基板及びシリコン層との間でエッチング選択比がとれるものを選択すればよい。絶縁膜を選択的にエッチングする際には、例えば、ＣＨＦ３、ＣＦ４、Ｃ４Ｆ８、Ｃ２Ｆ６、ＮＦ３等のフッ素系のガスを用いることができる。その他、Ｈｅ、Ａｒ若しくはＸｅ等の不活性ガス、又はＯ２ガス、Ｈ２ガスを適宜加えてもよい。
【０１６２】
その後、実施例１と同様、ゲート絶縁層を形成し、以下の工程は実施例１と同様に行えばよい。
【０１６３】
本実施例にて説明したようにＳＯＩ基板を用いることで、高速な動作が可能で、諸特性に優れた素子群を作製することができる。
【実施例３】
【０１６４】
実施の形態１乃至実施の形態６で説明した、本発明の素子群が有するトランジスタとしては電界効果型トランジスタを用いてもよい。本実施例では、電界効果型トランジスタを用いて本発明の素子群を形成する工程について、図１７を参照して説明する。
【０１６５】
図１７は本発明に適用することのできる電界効果型トランジスタの一部の断面図である。基板９００上に素子分離領域９０１ａ〜９０１ｅが形成され、素子分離領域９０１ａ〜９０１ｅの各々の間に電界効果型トランジスタ９０２が形成される。
【０１６６】
電界効果型トランジスタ９０２は、基板９００上に形成されるゲート絶縁層９０３と、ゲート絶縁層９０３上に形成されるゲート電極層９０４と、ソース領域及びドレイン領域９０５ａと、ソース領域及びドレイン領域９０５ｂと、ゲート電極層９０４の側部に設けられたサイドウォール９０７ａ及びサイドウォール９０７ｂと、ゲート電極層９０４並びにサイドウォール９０７ａ及びサイドウォール９０７ｂ上に形成される層間絶縁層９０８と、ＬＤＤ領域９０６ａと、ＬＤＤ領域９０６ｂと、ソース領域及びドレイン領域９０５ａに接続されるソース配線及びドレイン配線９０９ａと、ソース領域及びドレイン領域９０５ｂに接続されるソース配線及びドレイン配線９０９ｂと、を有する。
【０１６７】
基板９００は、単結晶シリコン基板又は化合物半導体基板であり、代表的には、ｎ型若しくはｐ型の単結晶シリコン基板、ＧａＡｓ基板、ＩｎＰ基板、ＧａＮ基板、ＳｉＣ基板、サファイヤ基板又はＺｎＳｅ基板等である。本実施例では、基板９００として、ｎ型の単結晶シリコン基板を用いる。
【０１６８】
素子分離領域９０１ａ〜９０１ｅは、公知の選択酸化法（ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法又はＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法）等を用いて形成することができる。ここでは、素子分離領域９０１ａ〜９０１ｅは、トレンチ分離法を用いて酸化珪素層により形成される。
【０１６９】
ゲート絶縁層９０３は、単結晶シリコン基板を熱酸化又は高密度プラズマにより酸化することで形成される。ゲート電極層９０４は、１００ｎｍ以上３００ｎｍ以下の多結晶シリコン層や、多結晶シリコン層上にタングステンシリサイド層、モリブデンシリサイド層又はコバルトシリサイド層等のシリサイド層を設けた積層構造とすることができる。更には、多結晶シリコン層上に窒化タングステン層及びタングステン層を積層して形成しても良い。
【０１７０】
ソース領域及びドレイン領域９０５ａ、並びにソース領域及びドレイン領域９０５ｂとしては、ｐウェル領域にリンが添加されたｎ型高濃度不純物領域やｎウェル領域にボロン（Ｂ）が添加されたｐ型高濃度不純物領域を用いることができる。また、ＬＤＤ領域９０６ａ及びＬＤＤ領域９０６ｂとしては、ｐウェル領域にリンが添加されたｎ型低濃度不純物領域やｎウェル領域にボロン（Ｂ）が添加されたｐ型低濃度不純物領域を用いることができる。ここでは、ｎ型単結晶シリコン基板を用いているため、ボロン（Ｂ）を基板に添加してｐ型高濃度不純物領域からなるソース領域及びドレイン領域、並びにｐ型低濃度不純物領域からなるＬＤＤ領域が形成される。
【０１７１】
なお、ソース領域及びドレイン領域９０５ａ、並びにソース領域及びドレイン領域９０５ｂに、マンガンシリサイド、タングステンシリサイド、チタンシリサイド、コバルトシリサイド、又はニッケルシリサイド等のシリサイドを有していても良い。シリサイドをソース領域及びドレイン領域の表面に有することで、ソース配線及びドレイン配線とソース領域及びドレイン領域とのコンタクト抵抗を低下させることが可能である。
【０１７２】
サイドウォール９０７ａ及びサイドウォール９０７ｂは、基板上にＣＶＤ法を用いて酸化シリコンにより絶縁層を形成し、該絶縁層をＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ：反応性イオンエッチング）法により異方性エッチングすることで形成される。
【０１７３】
層間絶縁層９０８は、酸化シリコン及び酸化窒化シリコン等の無機絶縁材料、又はアクリル樹脂及びポリイミド樹脂等の有機絶縁材料により形成する。スピン塗布やロールコートなどの塗布法を用いる場合には、有機溶媒中に溶かされた絶縁膜材料を塗布し、熱処理を行うことにより絶縁層を形成する。ここでは、層間絶縁層９０８は酸化シリコンを用いて形成する。
【０１７４】
ソース配線及びドレイン配線９０９ａ、並びにソース配線及びドレイン配線９０９ｂは、チタンとアルミニウムの積層構造、又はモリブデンとアルミニウムの積層構造等、アルミニウムのような低抵抗材料をチタン又はモリブデン等の高融点金属材料により挟んで形成することが好ましい。
【０１７５】
また、層間絶縁層９０８、ソース配線及びドレイン配線９０９ａ、並びにソース配線及びドレイン配線９０９ｂ上に層間絶縁層９１１が形成される。層間絶縁層９１１は層間絶縁層９０８と同様に形成される。また、層間絶縁層９１１上には、電界効果型トランジスタ９０２に接続される導電層９１３を有する。
【０１７６】
また、導電層９１３の一部及び層間絶縁層９１１を覆って絶縁層９１４が形成されていてもよい。層間絶縁層９１１は、保護層として機能し、窒化珪素、酸化珪素、窒化酸化珪素、酸化窒化珪素又はＤＬＣ（ダイヤモンドライクカーボン）等で形成されることが好ましい。
【０１７７】
また、本発明の素子群はアンテナに接続される。実施例１と同様に、アンテナを電界効果トランジスタ上に形成することも可能である。例えば、上記の導電層９１３をアンテナとして機能する導電層として用いることができる。または、導電層９１３上に層間絶縁層９１１と同様に絶縁層を形成し、この絶縁層上にアンテナとして機能する導電層を形成してもよい。
【０１７８】
または、実施例１にて説明したように、アンテナを別の基板に作製し、後で貼り合わせることも可能である。これも実施例１で図１６（Ｃ）を参照して説明したように、別基板に形成したアンテナ８３２と半導体素子とを電気的に接続するようにすればよい。この場合、図１７の導電層９１３は、アンテナと半導体素子を接続するための配線としてもよい。
【０１７９】
このようにして、本発明の半導体装置が有する素子群を作製することができる。
【０１８０】
なお、本実例は実施の形態１乃至実施の形態６、及び他の実施例と自由に組み合わせることができる。
【実施例４】
【０１８１】
本実施例では、実施の形態１乃至実施の形態６にて示した半導体装置が有する素子群の一部の形成方法の一例について、図１８を参照して説明する。本実施例では、実施の形態６で説明した、ＭＥＭＳ構造体の作製方法について簡単に説明する。
【０１８２】
まず、図１８（Ａ）に示すように、ＭＥＭＳ構造体の空間を形成するために犠牲層１００１を形成する。この犠牲層１００１は後に除去されるものである。次に、図１８（Ｂ）に示すように、犠牲層１００１上に構造層１００２を形成する。構造層１００２は犠牲層１００１上に形成されることで、形状が立体的なものとなる。そして、図１８（Ｃ）に示すように、犠牲層１００１をエッチングにより除去する事で、構造層１００２の下に空間１００３が形成され、構造層１００２が有する空間上の一部分（ここでは犠牲層の上の部分）が可動部分となる。
【０１８３】
なお、本実施例では、基板上に構造層１００２及び空間１００３を有する単純な構造体の例を示しているが、図１３（Ａ）及び（Ｂ）に示したように、基板上に下地となる膜や下部電極を形成してもよいし、犠牲層や構造層を積層させてもよい。
【０１８４】
なお、本実施例は、実施の形態１乃至実施の形態６、及び他の実施例と自由に組み合わせることができる。すなわち、本実施例にて説明したＭＥＭＳ構造体は、図１７の絶縁層９１４の上に設ける等によりトランスデューサとすることができ、実施の形態１の素子群として用いることができる。
【実施例５】
【０１８５】
本実施例では、実施の形態１乃至実施の形態６にて示した半導体装置が有する素子群の作製方法について、図面を参照して説明する。本実施例では、素子群としてフォトトランスデューサを用いた場合の作製方法の一例について簡単に説明する。
【０１８６】
まず、基板１１００上に、下地絶縁層１１０１及び導電層１１０２を形成する（図１９（Ａ）を参照）。導電層１１０２として、本実施例では窒化タンタル及びタングステンをそれぞれ膜厚３０ｎｍ及び３７０ｎｍとして形成した積層膜を用いる。
【０１８７】
また、導電層１１０２として、上記以外にもチタン、タングステン、タンタル、モリブデン、ネオジム、コバルト、ジルコニウム、亜鉛、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、白金、アルミニウム、金、銀、及び銅から選ばれた元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル又は窒化モリブデンからなる単層膜を用いることができる。
【０１８８】
なお、下地絶縁層１１０１を基板１１００上に形成せず、導電層１１０２を直接基板１１００上に形成してもよい。
【０１８９】
次に、導電層１１０２が所望のパターンとなるようにエッチングし、ゲート電極層１１０３、ゲート電極層１１０４、配線１１０５、配線１１０６及び端子電極１１０７を形成する（図１９（Ｂ）を参照）。
【０１９０】
次いで、ゲート電極層１１０３及びゲート電極層１１０４、配線１１０５、配線１１０６及び端子電極１１０７を覆うゲート絶縁層１１０８を形成する。本実施例では、シリコンを主成分として含む絶縁膜、例えば窒素を含む酸化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を、プラズマＣＶＤ法により約１１５ｎｍの厚さで形成することで、ゲート絶縁層１１０８を形成する。
【０１９１】
次に、ゲート絶縁層１１０８上に島状半導体領域１１０９及び島状半導体領域１１１０を形成する。島状半導体領域は、非晶質半導体膜又は結晶質半導体膜のどちらを用いて形成しても良い。結晶質半導体膜の結晶化方法も特に限定されず、熱結晶化法、レーザ結晶化法等を用いることができる。ここでは、一例として、結晶化を促進する元素を半導体膜に添加する方法について説明する。まず、スパッタ法にてゲッタリングサイトとなるアルゴン元素を含む非晶質シリコン膜を１０ｎｍ以上４００ｎｍ以下の厚さで形成する。アルゴン元素を含む非晶質シリコン膜は、シリコンターゲットを用いてアルゴンを含む雰囲気下で形成される。その後、６５０℃に加熱された炉にアルゴン元素を含む非晶質シリコン膜が形成された基板を入れて熱処理を行い、触媒元素を除去（ゲッタリング）することで、結晶構造を有する半導体膜中の触媒元素の濃度が低減される。炉に代えてランプアニール装置を用いてもよい。次に、バリア層をエッチングストッパとして、ゲッタリングサイトであるアルゴン元素を含む非晶質シリコン膜を選択的に除去し、バリア層を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすいため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。なお、触媒元素を用いて半導体膜の結晶化を行わない場合には、上述したバリア層の形成、ゲッタリングサイトの形成、ゲッタリングのための熱処理、ゲッタリングサイトの除去、及びバリア層の除去等の工程は不要である。そして、得られた結晶構造を有する半導体膜（例えば、結晶性シリコン膜）の表面にオゾン水で薄い酸化膜を形成した後、第１のフォトマスクを用いてレジストマスクを形成し、所望の形状にエッチング処理し、島状に分離された島状半導体領域を形成する。
【０１９２】
島状半導体領域を形成した後、レジストマスクを除去する。次いで、必要があれば薄膜トランジスタのしきい値を制御するために微量の不純物元素（ボロン又はリン）を添加する。ここでは、ジボラン（Ｂ２Ｈ６）を質量分離しないでプラズマ励起したイオンドープ法を用いる。
【０１９３】
上記のように、島状半導体領域１１０９及び島状半導体領域１１１０を形成した後に、薄膜トランジスタ１１１９のソース領域及びドレイン領域１１１２、薄膜トランジスタ１１２０のソース領域及びドレイン領域１１１３となる領域以外を覆ってレジストマスク１１１１を形成し、一導電型を付与する不純物の導入を行う（図１９（Ｄ）を参照）。一導電型の不純物として、ｎチャネル型薄膜トランジスタを形成する場合には、リン又はヒ素を用い、ｐチャネル型薄膜トランジスタを形成する場合には、ボロンを用いればよい。本実施例では、ｎ型の導電型を付与する不純物元素であるリンを島状半導体領域１１０９及び島状半導体領域１１１０に導入し、薄膜トランジスタ１１１９のソース領域及びドレイン領域１１１２、これらの領域の間にチャネル形成領域、薄膜トランジスタ１１２０のソース領域及びドレイン領域１１１３、これらの領域の間にチャネル形成領域を形成する。なお、必要があればチャネル形成領域に薄膜トランジスタのしきい値を制御するために微量の不純物元素（ボロン又はリン）を添加しても良い。
【０１９４】
次いで、レジストマスク１１１１を除去し、絶縁膜１１１４及び絶縁膜１１１５を形成する（図１９（Ｅ）を参照）。ここで、絶縁膜１１１４及び絶縁膜１１１５は、酸化シリコンや窒化シリコン等又は有機樹脂等を、ＣＶＤ法又はスピンコート法等により形成すれば良い。
【０１９５】
次に、絶縁膜１１１４及び絶縁膜１１１５にコンタクトホールを形成し、導電膜を形成し、該導電膜を選択的にエッチングすることで、配線１１１７と、接続電極１１１８と、端子電極１１２５と、薄膜トランジスタ１１１９のソース電極及びドレイン電極１１２７と、薄膜トランジスタ１１２０のソース電極及びドレイン電極１１２８と、を形成し、レジストマスクを除去する。なお、本実施例の導電膜は、膜厚１００ｎｍのチタン膜と、膜厚３５０ｎｍのシリコンを微量に含むアルミニウム膜と、膜厚１００ｎｍのチタン膜と、を積層して形成した三層構造とする。
【０１９６】
また、図２０では、配線１１１７は保護電極１１１６を、接続電極１１１８は保護電極１１２２を、端子電極１１２５は保護電極１１２６を、薄膜トランジスタ１１１９のソース電極及びドレイン電極１１２７は保護電極１１２３を、薄膜トランジスタ１１２０のソース電極及びドレイン電極１１２８は保護電極１１２４を有しているが、必要のない場合には特に設けなくとも良い。
【０１９７】
以上説明したように、ボトムゲート型の薄膜トランジスタ１１１９及び薄膜トランジスタ１１２０を作製することができる（図２０（Ａ）を参照）。
【０１９８】
次に、絶縁膜１１１５上に、ｐ型半導体層１１２９ｐ、ｉ型半導体層１１２９ｉ、及びｎ型半導体層１１２９ｎを有する光電変換層１１２９を形成する（図２０（Ｂ）を参照）。光電変換層が有する半導体層は、代表的にはアモルファスシリコンを用いて形成される。
【０１９９】
ｐ型半導体層１１２９ｐは、１３族の不純物元素（例えばボロン）を含んだアモルファスシリコン膜を、プラズマＣＶＤ法により形成しても良いし、アモルファスシリコン膜を形成後、１３族の不純物元素を導入してもよい。
【０２００】
ｉ型半導体層１１２９ｉは、例えばプラズマＣＶＤ法によりアモルファスシリコン膜を形成すればよい。また、ｎ型半導体層１１２９ｎは、１５族の不純物元素（例えばリン）を含んだアモルファスシリコン膜を用いて形成しても良いし、アモルファスシリコン膜を形成後、１５族の不純物元素を添加してもよい。
【０２０１】
以上のように、ｐ型半導体層１１２９ｐを形成した後、ｉ型半導体層１１２９ｉ及びｎ型半導体層１１２９ｎを順に形成する。このようにして、ｐ型半導体層１１２９ｐ、ｉ型半導体層１１２９ｉ、及びｎ型半導体層１１２９ｎを有する光電変換層１１２９が形成される。
【０２０２】
また、ｐ型半導体層１１２９ｐ、ｉ型半導体層１１２９ｉ及びｎ型半導体層１１２９ｎはセミアモルファス半導体膜であってもよい。なお、セミアモルファス半導体膜とは、非晶質半導体と結晶構造を有する半導体（単結晶、多結晶を含む）膜の中間的な構造を有する膜である。
【０２０３】
次いで、封止層１１３０、端子１１３１及び端子１１３２を形成する（図２０（Ｃ）を参照）。端子１１３１はｎ型半導体層１１２９ｎに接続されており、端子１１３２は端子１１３１と同一の工程で形成される。
【０２０４】
さらに、電極１１３５及び電極１１３６を有する基板１１３７を、ハンダ１１３３及びハンダ１１３４で実装する。なお、基板１１３７上の電極１１３５は、ハンダ１１３４で端子１１３１に接続されて実装されている。同様に、基板１１３７上の電極１１３６は、ハンダ１１３３で端子１１３２に接続されて実装されている（図２１を参照）。
【０２０５】
図２１に示す素子群において、光電変換層１１２９に入射する光は、主に基板１１００側から入射することが好ましい。しかし、これに限定されるものではない。
【０２０６】
なお、本実施例では一例としてボトムゲート型薄膜トランジスタを用いているが、本発明はこれに限定されるものではなく、トップゲート型薄膜トランジスタを用いても良い。
【０２０７】
なお、本実施例は実施の形態１乃至実施の形態６、及び他の実施例と自由に組み合わせることができる。本実施例にて説明したＭＥＭＳ構造体は、図１７の絶縁層９１４の上に設ける等によりトランスデューサとすることができ、実施の形態１の素子群として用いることができる。
【０２０８】
以上、実施例１乃至実施例５にて説明した素子群をアンテナに接続させ、これらの素子群が設けられた基板を、例えば、接着層を介して接合させることで、本発明の半導体装置を作製することができる。
【図面の簡単な説明】
【０２０９】
【図１】本発明の半導体装置を説明する図。
【図２】本発明の半導体装置を説明する図。
【図３】本発明の半導体装置が有するアンテナを説明する図。
【図４】本発明の半導体装置を説明する図。
【図５】本発明の半導体装置を説明する図。
【図６】本発明の半導体装置を説明する図。
【図７】本発明の半導体装置を説明する図。
【図８】本発明の半導体装置を説明する図。
【図９】本発明の半導体装置を説明する図。
【図１０】本発明の半導体装置を説明する図。
【図１１】本発明の半導体装置を説明する図。
【図１２】本発明の半導体装置を説明する図。
【図１３】本発明の半導体装置が有する素子群の一例を説明する図。
【図１４】本発明の半導体装置の作製方法を説明する図。
【図１５】本発明の半導体装置の作製方法を説明する図。
【図１６】本発明の半導体装置の作製方法を説明する図。
【図１７】本発明の半導体装置の作製方法を説明する図。
【図１８】本発明の半導体装置の作製方法を説明する図。
【図１９】本発明の半導体装置の作製方法を説明する図。
【図２０】本発明の半導体装置の作製方法を説明する図。
【図２１】本発明の半導体装置の作製方法を説明する図。
【図２２】本発明の半導体装置を説明する図。
【符号の説明】
【０２１０】
１０１    第１の基板
１０２    第１の素子群
１０３    第１のアンテナ
１０４    第２の基板
１０５    第２の素子群
１０６    第２のアンテナ
１０７    接着層
２０１    第１の基板
２０２    第１の素子群
２０４    第２の基板
２０５    第２の素子群
２０７    接着層
２０８    中間基板
２２０    第１の無線通信部
２２４    電源回路
２２６    復調回路
２２８    変調回路
２３０    記憶回路
２３２    制御回路
２３４    第２の無線通信部
２５０    チップ
２５１    アンテナ
２５２    チップ
２５３    アンテナ
２５４    チップ
２５５    アンテナ
２５６    チップ
２５７    アンテナ
２５８    チップ
２５９    アンテナ
２６０    チップ
２６１Ａ    アンテナ
２６１Ｂ    反射膜
２６１Ｃ    シート
２６２    チップ
２６３    アンテナ
２６４    チップ
２６５Ａ    アンテナ
２６５Ｂ    スロット
３０１    第１の基板
３０２    第１の素子群
３０４    第２の基板
３０５    第２の素子群
３１１    第１の領域
３１２    第２の領域
４０１    第１の基板
４０２    第１の素子群
４０３    第１のアンテナ
４０４    第２の基板
４０５    第２の素子群
４０６    第２のアンテナ
４０７    接着層
４０８    第３の基板
４０９    第３の素子群
４１０    外部電極
４１１    外部電極
４１２    配線
４１７    導電層
５０１    第１の基板
５０２    第１の素子群
５０３    第１のアンテナ
５０４    第２の基板
５０５    第２の素子群
５０６    第２のアンテナ
５０７    接着層
５０８    第３の基板
５０９    第３の素子群
５１０    電極
６０１    第１の基板
６０２    第１の素子群
６０３    第１のアンテナ
６０４    第２の基板
６０５    第２の素子群
６０６    第２のアンテナ
６０７    接着層
６０８    第３の基板
６０９    第３の素子群
６１０    第３のアンテナ
７００    第１の導電層
７０１    構造層
７０２    空間部分
７０３    第２の導電層
７０５    第１の導電層
７０６    構造層
７０７    第２の導電層
７０８Ａ    部分
７０８Ｂ    部分
８０１    ガラス基板
８０２    剥離層
８０３    絶縁層
８０４    半導体層
８０５    ゲート絶縁層
８０６    ゲート電極層
８０７    Ｎ型不純物領域
８０８    Ｐ型不純物領域
８０９    絶縁層
８１０    第１のＮ型不純物領域
８１１    第２のＮ型不純物領域
８１２    Ｎ型トランジスタ
８１３    Ｐ型トランジスタ
８１４    絶縁層
８１５    導電層
８１６    絶縁層
８１７    導電層
８２０    開口部
８２１    半導体素子
８２２    可撓性基板
８２３    可撓性基板
８３０    可撓性基板
８３１    可撓性基板
８３２    アンテナ
９００    基板
９０１ａ    素子分離領域
９０２    電界効果型トランジスタ
９０３    ゲート絶縁層
９０４    ゲート電極層
９０５ａ    ドレイン領域
９０５ｂ    ドレイン領域
９０６ａ    ＬＤＤ領域
９０６ｂ    ＬＤＤ領域
９０７ａ    サイドウォール
９０７ｂ    サイドウォール
９０８    層間絶縁層
９０９ａ    ドレイン配線
９０９ｂ    ドレイン配線
９１１    層間絶縁層
９１３    導電層
９１４    絶縁層
１００１    犠牲層
１００２    構造層
１００３    空間
１１００    基板
１１０１    下地絶縁層
１１０２    導電層
１１０３    ゲート電極層
１１０４    ゲート電極層
１１０５    配線
１１０６    配線
１１０７    端子電極
１１０８    ゲート絶縁層
１１０９    島状半導体領域
１１１０    島状半導体領域
１１１１    レジストマスク
１１１２    ドレイン領域
１１１３    ドレイン領域
１１１４    絶縁膜
１１１５    絶縁膜
１１１６    保護電極
１１１７    配線
１１１８    接続電極
１１１９    薄膜トランジスタ
１１２０    薄膜トランジスタ
１１２２    保護電極
１１２３    保護電極
１１２４    保護電極
１１２５    端子電極
１１２６    保護電極
１１２７    ドレイン電極
１１２８    ドレイン電極
１１２９    光電変換層
１１２９ｉ    ｉ型半導体層
１１２９ｎ    ｎ型半導体層
１１２９ｐ    ｐ型半導体層
１１３０    封止層
１１３１    端子
１１３２    端子
１１３３    ハンダ
１１３４    ハンダ
１１３５    電極
１１３６    電極
１１３７    基板
【図１】
2008270787.tif 000003
【図２】
2008270787.tif 000004
【図３】
2008270787.tif 000005
【図４】
2008270787.tif 000006
【図５】
2008270787.tif 000007
【図６】
2008270787.tif 000008
【図７】
2008270787.tif 000009
【図８】
2008270787.tif 000010
【図９】
2008270787.tif 000011
【図１０】
2008270787.tif 000012
【図１１】
2008270787.tif 000013
【図１２】
2008270787.tif 000014
【図１３】
2008270787.tif 000015
【図１４】
2008270787.tif 000016
【図１５】
2008270787.tif 000017
【図１６】
2008270787.tif 000018
【図１７】
2008270787.tif 000019
【図１８】
2008270787.tif 000020
【図１９】
2008270787.tif 000021
【図２０】
2008270787.tif 000022
【図２１】
2008270787.tif 000023
【図２２】
2008270787.tif 000024