(57)【要約】【課題】高品質なＧｅ系エピタキシャル膜を大面積で得ること【解決手段】Ｓｉ基板１０の主面上にＧｅの膜をＣＶＤ法でエピタキシャル成長させる。Ｇｅエピタキシャル膜１１中にはＳｉ基板１０との界面から高密度の欠陥（貫通転位）１２が導入されるが、Ｇｅエピタキシャル膜１１に７００乃至９００℃の熱処理を施して貫通転位１２をＳｉ基板界面近傍のループ転位状欠陥１２´に変化させる。続いて、Ｇｅエピタキシャル膜１１の表面側からＧｅをイオン注入をおこなう。このＧｅイオン注入により、Ｇｅエピタキシャル膜表面領域の単結晶性を維持しつつ、Ｓｉ基板１０との界面近傍のＧｅエピタキシャル膜１１のＧｅ結合状態が崩れてアモルファス領域１３が形成されることとなる。これに続いて、７００乃至９００℃の温度範囲で熱処理を施すと、Ｇｅエピタキシャル膜１１の表面付近の単結晶部分が種となり、アモルファス領域１３が単結晶化する。【選択図】図１
2008120627.tif 000002
【特許請求の範囲】
【請求項１】
シリコン（Ｓｉ）基板上にゲルマニウム（Ｇｅ）系エピタキシャル膜を化学気相堆積法で成長させるステップＡと、
前記Ｇｅ系エピタキシャル膜に７００乃至９００℃の温度範囲で第１の熱処理を施すステップＢと、
前記Ｇｅ系エピタキシャル膜の表面側からＧｅをイオン注入するステップＣと、
前記イオン注入後のＧｅ系エピタキシャル膜に７００乃至９００℃の温度範囲で第２の熱処理を施すステップＤと、
を備えているゲルマニウム系エピタキシャル膜の成長方法。
【請求項２】
前記ステップＡは、膜厚５０ｎｍ以下のＳｉＧｅ混晶のバッファ層を予め成長させるサブステップを備えている請求項１に記載のゲルマニウム系エピタキシャル膜の成長方法。
【請求項３】
前記第１の熱処理時の雰囲気ガスが、不活性ガスまたは酸素ガスの何れか若しくはこれらの混合ガスである請求項１又は２に記載のゲルマニウム系エピタキシャル膜の成長方法。
【請求項４】
前記第２の熱処理時の雰囲気ガスが、不活性ガスまたは酸素ガスの何れか若しくはこれらの混合ガスである請求項１乃至３の何れか１項に記載のゲルマニウム系エピタキシャル膜の成長方法。
【請求項５】
前記イオン注入時のドーズ量が、１×１０15以上１×１０17ａｔｏｍｓ／ｃｍ2以下である請求項１乃至４の何れか１項に記載のゲルマニウム系エピタキシャル膜の成長方法。
【請求項６】
請求項１乃至５の何れか１項に記載の方法で得られたＧｅ系エピタキシャル膜の表面側から水素イオンを注入する第１のステップと、
前記Ｇｅ系エピタキシャル膜および絶縁性の支持基板の少なくとも一方の主面に表面活性化処理を施す第２のステップと、
前記Ｇｅ系エピタキシャル膜と前記支持基板の主面同士を１００℃以上４００℃以下の温度で貼り合わせる第３のステップと、
前記Ｇｅ系エピタキシャル膜と支持基板の貼り合わせ界面に外部衝撃を付与して前記Ｇｅ系エピタキシャル膜の水素イオン注入界面に沿ってＧｅ系結晶を剥離して前記支持基板の主面上にＧｅ系薄膜を形成する第４のステップと、
を備えているＧＯＩ（Ge on Insulator）基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲルマニウム（Ｇｅ）やＳｉＧｅ混晶などのゲルマニウム系エピタキシャル膜の成長方法に関する。
【背景技術】
【０００２】
近年、有用な半導体材料としてゲルマニウム（Ｇｅ）が再び脚光を浴びている。その理由は、Ｇｅ結晶中のキャリア移動度はシリコン（Ｓｉ）と比較して電子移動度で約２倍、ホール移動度で約４倍と速く、高速動作の半導体デバイス設計に有利であるためである。また、光デバイス用材料としてみた場合にも、Ｓｉと比較して、１．６μｍ以下の波長で高い吸収係数を有するため、太陽電池用材料や、１．５５μｍ帯の光通信用受光素子の材料としても有望である。
【０００３】
しかし、ＧｅはＳｉと異なり、大口径の（単結晶）基板を得ることが極めて困難であること、Ｇｅが希少な元素であることなどの難点もある。このような背景の下に、Ｓｉウェーハ上にＧｅ濃度を少しずつ変化させた（高めた）Si1-xGex層を何層にも堆積させ、最終的にＧｅ層をエピ成長させる手法も提案されている（例えば、非特許文献１）。しかしながら、このような手法では、エピタキシャル成長を何度も繰り返す必要があり、得られるＧｅ結晶は極めてコストの高いものとならざるを得ない。
【０００４】
また、近年では、Ｓｉウェーハ上にＧｅを直接エピタキシャル成長を行って、そのＧｅエピタキシャル膜に熱処理を加えて転位欠陥を低減する方法も提案されている（非特許文献２）。しかし、この方法によって得られたＧｅエピタキシャル膜の欠陥密度は、依然として高いものであることが知られている。
【非特許文献１】R. People, "Physics and applications of GexSi1-x/Si strained layer structures," IEEE Journal of Quantum Electronics, QE-22, 1696(1986).
【非特許文献２】Luan et. al., "High efficiency photodetectors based on high quality epitaxial germanium grown on silicon substrate" Optical Materials, vol.17, pp.71-73, 2001.
【非特許文献３】M. Halbwax et al., "UHV-CVD growth and annealing of thin fully relaxed Ge films on (001)Si," Optical Materials, 27(2005), pp.822-825.
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、比較的簡便な手法により、高品質なＧｅ系エピタキシャル膜を大面積で得る手法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明は、このような課題を解決するために、本発明のゲルマニウム系エピタキシャル膜の成長方法は、シリコン（Ｓｉ）基板上にゲルマニウム（Ｇｅ）系エピタキシャル膜を化学気相堆積法で成長させるステップＡと、前記Ｇｅ系エピタキシャル膜に７００乃至９００℃の温度範囲で第１の熱処理を施すステップＢと、前記Ｇｅ系エピタキシャル膜の表面側からＧｅをイオン注入するステップＣと、前記イオン注入後のＧｅ系エピタキシャル膜に７００乃至９００℃の温度範囲で第２の熱処理を施すステップＤとを備えている。
【０００７】
好ましくは、前記ステップＡは、膜厚５０ｎｍ以下のＳｉＧｅ混晶のバッファ層を予め成長させるサブステップを備えている。
【０００８】
また、好ましくは、前記第１および第２の熱処理時の雰囲気ガスの少なくとも一方が、不活性ガスまたは酸素ガスの何れか若しくはこれらの混合ガスである。
【０００９】
さらに、前記イオン注入時のドーズ量は、１×１０15以上１×１０17ａｔｏｍｓ／ｃｍ2以下とすることが好ましい。
【００１０】
本発明のＧＯＩ（Ge on Insulator）基板の製造方法は、上述の方法で得られたＧｅ系エピタキシャル膜の表面側から水素イオンを注入する第１のステップと、前記Ｇｅ系エピタキシャル膜および絶縁性の支持基板の少なくとも一方の主面に表面活性化処理を施す第２のステップと、前記Ｇｅ系エピタキシャル膜と前記支持基板の主面同士を１００℃以上４００℃以下の温度で貼り合わせる第３のステップと、前記Ｇｅ系エピタキシャル膜と支持基板の貼り合わせ界面に外部衝撃を付与して前記Ｇｅ系エピタキシャル膜の水素イオン注入界面に沿ってＧｅ系結晶を剥離して前記支持基板の主面上にＧｅ系薄膜を形成する第４のステップとを備えている。
【発明の効果】
【００１１】
本発明によれば、基板として大口径なものが得られるシリコンを用い、この基板上にＧｅ系結晶をエピタキシャル成長させ、イオン注入法を利用して表面領域の単結晶性を維持しつつ基板との界面近傍領域をアモルファス化させ、熱処理を施すことでＧｅエピタキシャル膜全体を再結晶化（単結晶化）することとしたので、比較的簡便な手法により、高品質なＧｅ系エピタキシャル膜を大面積で得ることが可能となる。
【００１２】
また、上述の方法で得られたＧｅ系エピタキシャル膜を絶縁性の支持基板上に貼り合わせ法で転写することとしたので、低コストのＧＯＩ基板の提供が可能となる。
【発明を実施するための最良の形態】
【００１３】
以下に、Ｇｅ系エピタキシャル膜をＧｅ膜とする実施例により、本発明のプロセス例について説明するが、Ｇｅ膜に限らずＳｉＧｅ混晶膜であっても同様のプロセスで実施可能である。
【実施例１】
【００１４】
図１（Ａ）乃至（Ｅ）は、本発明のゲルマニウム系エピタキシャル膜の成長方法を説明するための図である。これらの図中、符号１０はゲルマニウム（Ｇｅ）を化学気相堆積法（ＣＶＤ法）でエピタキシャル成長させるためのシリコン（Ｓｉ）基板である。このＳｉ基板１０は、例えば、ＣＺ法（チョクラルスキ法）により育成された一般に市販されているＳｉ基板であり、その導電型や比抵抗率などの電気特性値や結晶方位や結晶径は、本発明の方法で製造されるＧｅエピタキシャル膜が供されるデバイスの設計値やプロセス等に依存して適宜選択される。
【００１５】
このＳｉ基板１０の主面上に、水素ガスをキャリアガスとして、真空雰囲気中にゲルマン（ＧｅＨ4）の高純度ガスを導入してＧｅの膜をＣＶＤ法でエピタキシャル成長させる。このＧｅエピタキシャル膜１１中にはＳｉ基板１０との界面から高密度の欠陥（貫通転位）１２が導入されるが（図１（Ａ））、このような貫通転位を含むＧｅエピタキシャル膜１１に適当な熱処理を施して貫通転位１２が運動するためのエネルギを付与すると、貫通転位１２はＳｉ基板界面近傍のループ転位状欠陥に変化する現象が知られている（非特許文献３参照）。
【００１６】
そこで、本発明では、Ｇｅエピタキシャル膜１１に７００乃至９００℃の温度範囲で熱処理を施すこととしている（図１（Ｂ））。なお、この熱処理時の雰囲気ガスは、窒素やアルゴンなどの不活性ガスまたは酸素ガスの何れか、若しくはこれらの混合ガスとする。
【００１７】
続いて、Ｇｅエピタキシャル膜１１の表面側から、例えばドーズ量１×１０15〜１×１０17ａｔｏｍｓ／ｃｍ2で、Ｇｅをイオン注入をおこなう（図１（ｃ））。このＧｅイオン注入により、Ｇｅエピタキシャル膜表面領域の単結晶性を維持しつつ、Ｓｉ基板１０との界面近傍のＧｅエピタキシャル膜１１のＧｅ結合状態が崩れてアモルファス領域１３が形成されることとなる（図１（Ｄ））。
【００１８】
これに続いて、７００乃至９００℃の温度範囲で第２の熱処理を施すと、Ｇｅエピタキシャル膜１１の表面付近の単結晶部分が種となり、アモルファス領域１３が単結晶化する（図１（Ｅ））。なお、この熱処理時の雰囲気ガスは、窒素やアルゴンなどの不活性ガスまたは酸素ガスの何れか、若しくはこれらの混合ガスとする。このようにして得られたＧｅエピタキシャル膜１１は、貫通転位、ループ転位ともにその密度が低く、高品質なＧｅ膜である。
【００１９】
なお、Ｓｉ基板上にＧｅをエピタキシャル成長するに先立ち、予め膜厚５０ｎｍ以下のＳｉＧｅ混晶のバッファ層を成長させておくこととすると、更に低欠陥レベルのＧｅ膜を得ることが可能である。このようなバッファ層は、Ｇｅエピタキシャル膜がコヒーレント成長するように、例えばＧｅ0.88Ｓｉ0.12などの組成とする。
【実施例２】
【００２０】
本実施例は、本発明のゲルマニウムエピタキシャル膜の成長方法で得られたＧｅエピタキシャル膜を用いてＧＯＩ（Ge on Insulator）基板を製造する方法に関する。
【００２１】
図２は、本発明のＧＯＩ基板の製造方法を説明するための図で、図２（Ａ）に図示された基板は、実施例１で作製されたＧｅエピタキシャル膜１１を主面に備えるＳｉ基板１０である。
【００２２】
先ず、Ｇｅエピタキシャル膜１１の表面側から水素イオンを注入し、Ｓｉ基板１０との界面近傍領域に水素イオン注入層を形成する（図２（Ａ））。この水素イオン注入により、Ｇｅエピタキシャル膜１１の表面から所定の深さ（平均イオン注入深さＬ）にイオン注入層（ダメージ層）１４が形成され、イオン注入界面１５が形成される。
【００２３】
この際のイオン注入条件は、どの程度の厚さのＧｅ薄膜を剥離させるかに依存して決定されるが、例えば、平均イオン注入深さＬを０．５μｍ以下とし、イオン注入条件を、ドーズ量１×１０16〜５×１０17ａｔｏｍｓ／ｃｍ2、加速電圧５０〜１００ｋｅＶなどとする。
【００２４】
このようにしてイオン注入層１４を形成したＧｅエピタキシャル膜１１と、後にハンドルウエーハとなる絶縁性の支持基板２０の少なくとも一方の主面（接合面）に、表面清浄化や表面活性化などを目的としたプラズマ処理やオゾン処理を施す（図２（Ｂ））。なお、このような表面処理は、接合面となる表面の有機物除去や表面上のＯＨ基を増大させて表面活性化を図るなどの目的で行われるものであり、Ｇｅエピタキシャル膜１１と支持基板２０の双方の接合面に処理を施す必要は必ずしもなく、何れか一方の接合面にのみ施すこととしてもよい。
【００２５】
このような表面処理が施されたＧｅエピタキシャル膜１１と支持基板２０の主面を接合面として密着させ、１００℃以上４００℃以下の温度で熱処理を施して貼り合わせる（図２（Ｃ））。上述したように、Ｇｅエピタキシャル膜１１と支持基板２０の少なくとも一方の主面（接合面）は、プラズマ処理やオゾン処理などにより表面処理が施されて活性化しているために、上述の比較的低温の熱処理でも、後工程での機械的剥離や機械研磨に十分耐え得るレベルの接合強度を得ることができる。なお、より高い貼り合せ強度をもたせたいような場合には、必要に応じて、貼り合わせ後に一旦１００℃未満の温度とし、再度、Ｇｅエピタキシャル膜１１と支持基板２０を貼り合わせた状態で１００℃以上４００℃以下の温度の熱処理が繰り返される。
【００２６】
本発明で上記の熱処理温度が４００℃以下と設定される理由は、４００℃を超える温度で熱処理を施すと、水素イオン注入界面でマイクロキャビティと呼ばれる微小な空洞が発生し、これが熱的に剥離する現象が生じる結果、剥離後のＧｅ薄膜の表面荒れや基板割れにつながるためである。
【００２７】
なお、支持基板２０が石英基板である場合には、この熱処理温度の上限値を３５０℃とすることが好ましい。これは、Ｓｉと石英との熱膨張係数差と当該熱膨張係数差に起因する歪量、およびこの歪量とＳｉ基板１０ならびに石英基板２０の厚みを考慮したものである。Ｓｉ基板１０と石英基板２０の厚みが概ね同程度である場合、Ｓｉの熱膨張係数（２．３３×１０-6）と石英の熱膨張係数（０．６×１０-6）の間に大きな差異があるために、３５０℃を超える温度で熱処理を施した場合には、両基板間の剛性差に起因して、熱歪によるクラックや接合面における剥離などが生じたり、極端な場合にはＳｉ基板や石英基板が割れてしまうということが生じ得る。このため、熱処理温度の上限を３５０℃と選択し、より好ましくは１００〜３００℃の温度範囲で熱処理を施す。
【００２８】
続いて、貼り合わせ界面に外部衝撃を加え、水素イオン注入界面１５に沿ってＧｅエピタキシャル膜の剥離を行ってＧｅ薄膜１６を得（図２（Ｄ））、さらにこのＧｅ薄膜１６の表面に最終表面処理（ＣＭＰ研磨等）を施して水素イオン注入起因のダメージを除去すれば、Ｇｅ薄膜１６をその表面に有するＧＯＩ基板が得られる（図２（Ｅ））。
【産業上の利用可能性】
【００２９】
本発明は、比較的簡便な手法により、高品質なＧｅ系エピタキシャル膜を大面積で得ることを可能とする。
【図面の簡単な説明】
【００３０】
【図１】本発明のゲルマニウム系エピタキシャル膜の成長方法を説明するための図である。
【図２】本発明のＧＯＩ基板の製造方法を説明するための図である。
【符号の説明】
【００３１】
１０  Ｓｉ基板
１１  Ｇｅエピタキシャル膜
１２  欠陥
１３  Ｇｅアモルファス領域
１４  イオン注入層
１５  イオン注入界面
１６  Ｇｅ薄膜
２０  支持基板
【図１】
2008120627.tif 000003
【図２】
2008120627.tif 000004