(57)【要約】【課題】  小さな入出力電圧差で動作するとともに寄生発振を起こしにくく、さらにスタンバイモード（低消費電力モード）に対応でき、またスタンバイモード（低消費電力モード）時のリーク電流を小さくする。【解決手段】  入力電圧に対して所定の出力電圧を発生する出力トランジスタと、出力トランジスタの出力電圧を分圧した分圧電圧と所定の基準電圧とを比較し、その分圧電圧が所定の基準電圧になるように出力トランジスタのゲート電圧を制御し、所定の出力電圧を設定する出力電圧制御手段とを備えた低飽和レギュレータ回路において、出力トランジスタとして、閾値電圧が負電圧であるドレイン接地のデプレッション型ｎＭＯＳトランジスタを用いる。【選択図】        図１
2008192083.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧に対して所定の出力電圧を発生する出力トランジスタと、
前記出力トランジスタの出力電圧を分圧した分圧電圧と所定の基準電圧とを比較し、その分圧電圧が所定の基準電圧になるように前記出力トランジスタのゲート電圧を制御し、前記所定の出力電圧を設定する出力電圧制御手段と
を備えた低飽和レギュレータ回路において、
前記出力トランジスタとして、閾値電圧が負電圧であるドレイン接地のデプレッション型ｎＭＯＳトランジスタを用いる
ことを特徴とする低飽和レギュレータ回路。
【請求項２】
請求項１に記載の低飽和レギュレータ回路において、
前記出力電圧制御手段は、前記基準電圧を０Ｖに制御して前記出力電圧をオフに設定するスタンバイ制御手段を含む
ことを特徴とする低飽和レギュレータ回路。
【請求項３】
請求項１に記載の低飽和レギュレータ回路において、
正電源電圧入力端子または負電源電圧入力端子にスイッチを接続し、
前記出力電圧制御手段は、前記スイッチをオフに制御して前記デプレッション型ｎＭＯＳトランジスタをオフとし、前記出力電圧をオフに設定するスタンバイ制御手段を含む
ことを特徴とする低飽和レギュレータ回路。
【請求項４】
請求項３に記載の低飽和レギュレータ回路において、
前記スイッチは、高閾値電圧のトランジスタである
ことを特徴とする低飽和レギュレータ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流安定化電源を供給するレギュレータ回路に関する。特に、入出力電圧差が小さく、電池を電源とする場合に有効な低飽和レギュレータ回路に関する。
【背景技術】
【０００２】
電子機器では、電池や商用電源などにより供給される１種類の電源電圧から、電子機器の内部で使用される多種類の電源電圧を発生するために、いろいろな種類の電源用回路が使用されている。そのうち、主に低雑音性が要求される部分にはリニア・レギュレータが使用される。
【０００３】
リニア・レギュレータは、入力電圧よりも低い電圧を出力する回路で、入力電圧の変動や雑音を抑圧する機能をもっている。その中で、低飽和レギュレータ回路は入出力電圧差が小さいときに効率が比較的よく、また入出力電圧差が小さいほど電池からの入力電圧が低下しても使用できる。そのため、電池を用いる機器では、低飽和レギュレータ回路が電池を長く使用することができ、機器の長寿命化に有効である。
【０００４】
図５は、ＣＭＯＳプロセスによる従来の低飽和レギュレータ回路の第１の構成例を示す（非特許文献１）。
【０００５】
図において、ｐＭＯＳトランジスタ４１のドレインＤおよびソースＳに、それぞれ入力端子ＩＮおよび出力端子ＯＵＴを接続する。出力端子ＯＵＴと接地端子ＧＮＤとの間に抵抗Ｒ１，Ｒ２を直列に接続し、抵抗Ｒ１，Ｒ２間と比較器４２の一方の入力端子を接続する。比較器４２の他方の端子には、バンドギャップレファレンス回路やツェナーダイオードなどを用いた基準電圧回路４３を接続する。比較器４２の出力端子には、ｐＭＯＳトランジスタ４１のゲートＧを接続する。これにより、ｐＭＯＳトランジスタ４１には、出力電圧を抵抗Ｒ１，Ｒ２で分割した電圧が基準電圧Ｖref に等しくなるように帰還がかかり、出力電圧が所定値になるように制御される。なお、低飽和レギュレータ回路の出力トランジスタとして、ｐＭＯＳトランジスタを用いることにより入出力電圧差が小さくても動作させることができる。
【０００６】
図６は、スタンバイモードに対応する従来の低飽和レギュレータ回路の第２の構成例を示す。ここでは、図４に示す低飽和レギュレータ回路に適用した例を示す。
【０００７】
図において、スタンバイ制御回路４４は、スタンバイ端子ＳＴからの指示により、基準電圧回路４３を制御してその出力電圧を０Ｖにするか、比較器４２を制御してその出力電圧（ｐＭＯＳトランジスタ４１のゲート電圧）を入力電圧に上げる処理を行う。これにより、低飽和レギュレータ回路の出力電圧が０に制御されるかｐＭＯＳトランジスタ４１がオフとなり、低飽和レギュレータ回路からの電源供給が停止し、電源供給を受ける回路を含めてスタンバイモード（低消費電力モード）になる。
【非特許文献１】トランジスタ技術 2005 年３月、pp.132-140
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図５に示す従来の低飽和レギュレータ回路は、出力トランジスタにソース接地のｐＭＯＳトランジスタを使用しているため、その出力は等価的に高インピーダンスな電流源となる。この電流源出力には、電圧安定化のためにバイパスコンデンサとしての容量と、レギュレータ回路から電源供給を受ける回路による負荷により、等価的にローパスフィルタが形成されることになる。その出力電圧が低飽和レギュレータ回路の比較器４２に入力されることになるため、寄生発振が起こりやすいことが知られている（非特許文献１）。そのため、このような低飽和レギュレータ回路を使用する場合には、出力側のバイパスコンデンサの容量や品種に指定のものを使用しなければ発振してしまうなど、実装上の制約があった。
【０００９】
ところで、従来の低飽和レギュレータ回路において寄生発振が起こりやすい原因は、出力トランジスタとしてソース接地のｐＭＯＳトランジスタを使用しているため出力インピーダンスが高くなることによる。したがって、これを回避するには、図７に示す第３の構成例のように、出力トランジスタをドレイン接地のｎＭＯＳトランジスタ４５に代えることが有効である。ドレイン接地回路の出力インピーダンスはソース接地回路に比べて小さく、図５，６の低飽和レギュレータ回路（ソース接地回路）の出力トランジスタが電流源として動作するのに対して、図７の低飽和レギュレータ回路（ドレイン接地回路）の出力トランジスタが電圧源として動作し、寄生発振が起こりにくくなる。
【００１０】
しかし、低飽和レギュレータ回路の出力トランジスタとしてドレイン接地のｎＭＯＳトランジスタ４５を用いた場合、出力電圧をＶout 、出力トランジスタの閾値電圧をＶthとすると、ゲート電圧はＶout＋Ｖth 以上が必要になる。さらに、出力電流の変動が大きくなる場合には、より高いゲート電圧が必要になるため、入力電圧自体も高くする必要がある。そのため、入出力電圧差も大きくなり、その分だけｐＭＯＳトランジスタを用いた低飽和レギュレータ回路に比べて効率が悪くなる問題があった。
【００１１】
なお、図７に示す低飽和レギュレータ回路をスタンバイモードに対応させるには、図６に示す低飽和レギュレータ回路のスタンバイ制御回路４４と同様に、基準電圧回路４３を制御してその出力電圧を０Ｖにするか、比較器４２を制御してその出力電圧（ｎＭＯＳトランジスタ４５のゲート電圧）を接地電位に下げる処理を行う。
【００１２】
本発明は、小さな入出力電圧差で動作するとともに寄生発振を起こしにくく、さらにスタンバイモード（低消費電力モード）に対応でき、またスタンバイモード（低消費電力モード）時のリーク電流を小さくすることができる低飽和レギュレータ回路を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明は、入力電圧に対して所定の出力電圧を発生する出力トランジスタと、出力トランジスタの出力電圧を分圧した分圧電圧と所定の基準電圧とを比較し、その分圧電圧が所定の基準電圧になるように出力トランジスタのゲート電圧を制御し、所定の出力電圧を設定する出力電圧制御手段とを備えた低飽和レギュレータ回路において、出力トランジスタとして、閾値電圧が負電圧であるドレイン接地のデプレッション型ｎＭＯＳトランジスタを用いる。
【００１４】
また、本発明の低飽和レギュレータ回路の出力電圧制御手段は、基準電圧を０Ｖに制御して出力電圧をオフに設定するスタンバイ制御手段を含む。また、本発明の低飽和レギュレータ回路は、正電源電圧入力端子または負電源電圧入力端子にスイッチを接続し、出力電圧制御手段は、スイッチをオフに制御してデプレッション型ｎＭＯＳトランジスタをオフとし、出力電圧をオフに設定するスタンバイ制御手段を含む。このスイッチは、高閾値電圧のトランジスタとしてもよい。
【発明の効果】
【００１５】
本発明の低飽和レギュレータ回路は、出力トランジスタとしてドレイン接地のデプレッション型ｎＭＯＳトランジスタを用いることにより、小さな入出力電圧差で動作するとともに寄生発振が起こりにくくなる。
【００１６】
本発明の低飽和レギュレータ回路は、スタンバイ制御手段と組み合わせることにより、容易に出力電圧がオフとなるスタンバイモード（低消費電力モード）に設定することができる。特に、スタンバイモードで正電源電圧入力端子または負電源電圧入力端子に接続したスイッチをオフにすることにより、低飽和レギュレータ回路自体の消費電力を低減することができる。さらに、スイッチとして高閾値電圧のトランジスタを用いることにより、低飽和レギュレータ回路におけるスタンバイモード（低消費電力モード）時のリーク電流を小さくすることができる。
【発明を実施するための最良の形態】
【００１７】
（第１の実施形態）
図１は、本発明の低飽和レギュレータ回路の第１の実施形態を示す。本実施形態の特徴は、図７に示す低飽和レギュレータ回路において、出力トランジスタとして用いたドレイン接地のｎＭＯＳトランジスタ４５に代えて、閾値電圧が負電圧（−Ｖth）のデプレッション型ｎＭＯＳトランジスタを用いたところにある。なお、従来回路に用いるｎＭＯＳトランジスタ４５は、一般的に閾値電圧が正の電圧であるエンハンスメント型である。
【００１８】
図において、デプレッション型ｎＭＯＳトランジスタ１１のソースＳおよびドレインＤに、それぞれ入力端子ＩＮおよび出力端子ＯＵＴを接続する。出力端子ＯＵＴと接地端子ＧＮＤとの間に抵抗Ｒ１，Ｒ２を直列に接続し、抵抗Ｒ１，Ｒ２間と比較器１２の一方の入力端子を接続する。比較器１２の他方の端子には、バンドギャップレファレンス回路やツェナーダイオードなどを用いた基準電圧回路１３を接続する。比較器１２の出力端子には、デプレッション型ｎＭＯＳトランジスタ１１のゲートＧを接続する。これにより、デプレッション型ｎＭＯＳトランジスタ１１には、出力電圧を抵抗Ｒ１，Ｒ２で分割した電圧が基準電圧Ｖref に等しくなるように帰還がかかり、出力電圧が所定値になるように制御される。
【００１９】
本実施形態では、閾値電圧が正の値であるエンハンスメント型のｎＭＯＳトランジスタに代えて、出力トランジスタとして閾値電圧が−Ｖthのデプレッション型ｎＭＯＳトランジスタ１１を用いることにより、ゲート電圧はＶout−Ｖth 以上となり、出力電圧以下にすることができる。これにより、入力電圧は出力電圧と同じ電圧に近いところまで低下させることが可能となり、入出力電圧差を小さくして効率を高めることができる。
【００２０】
（第２の実施形態）
図２は、スタンバイモードに対応する本発明の低飽和レギュレータ回路の第２の実施形態を示す。ここでは、図１に示す第１の実施形態に適用した例を示す。
【００２１】
図において、スタンバイ制御回路１４は、スタンバイ端子ＳＴからの指示により、基準電圧回路１３を制御してその出力電圧を０Ｖにする。これにより、低飽和レギュレータ回路の出力電圧が０に制御され、低飽和レギュレータ回路からの電源供給が停止し、電源供給を受ける回路を含めてスタンバイモード（低消費電力モード）になる。
【００２２】
一方、図７に示すｎＭＯＳトランジスタ４５を用いた構成と異なり、本実施形態の出力トランジスタがデプレッション型であるため、ゲート電圧を接地電位に下げても出力トランジスタがオフにならず、スタンバイモードに設定することができない。
【００２３】
（第３の実施形態）
図３は、スタンバイモードに対応する本発明の低飽和レギュレータ回路の第３の実施形態を示す。ここでは、図１に示す第１の実施形態に適用した例を示す。
【００２４】
図において、低飽和レギュレータ回路の入力端子（正電源電圧入力端子）ＩＮに、エンハンスメント型のｐＭＯＳトランジスタ１５を挿入し、スタンバイ制御回路１６がこのゲート電圧を制御してスイッチとして機能させ、出力トランジスタ（デプレッション型のｎＭＯＳトランジスタ１１）をオンオフする。
【００２５】
（第４の実施形態）
図４は、スタンバイモードに対応する本発明の低飽和レギュレータ回路の第４の実施形態を示す。ここでは、図１に示す第１の実施形態に適用した例を示す。
【００２６】
図において、低飽和レギュレータ回路の接地端子（負電源電圧入力端子）ＧＮＤに、エンハンスメント型のｎＭＯＳトランジスタ１７を挿入し、スタンバイ制御回路１８がこのゲート電圧を制御してスイッチとして機能させ、出力トランジスタ（デプレッション型のｎＭＯＳトランジスタ１１）をオンオフする。
【００２７】
ここで、第３の実施形態および第４の実施形態において、比較器１２や基準電圧回路１３の電源には低飽和レギュレータ回路の入力電圧が使用される（接続関係は図示せず）。したがって、低飽和レギュレータ回路の入力端子ＩＮに接続したｐＭＯＳトランジスタ１５あるいは接地端子ＧＮＤに接続したｎＭＯＳトランジスタ１７をスイッチとして機能させることにより、比較器１２や基準電圧回路１３も同時に電源オフにすることができ、スタンバイモードにおける低飽和レギュレータ回路の消費電力の低減を図ることができる。なお、図２の第２の実施形態の構成は、低飽和レギュレータ回路からの電源供給は停止するものの、比較器１２や基準電圧回路１３には電源が供給され、対応する電力が消費されることになる。
【００２８】
また、スタンバイモードにおけるスタンバイ電流は、ｐＭＯＳトランジスタ１５あるいはｎＭＯＳトランジスタ１７のオフリーク電流により決定されるため、それらのスイッチング素子として閾値電圧の高いトランジスタを用いることにより、スタンバイモード（低消費電力モード）時のリーク電流を小さくすることができ、さらに消費電力低減に寄与することができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の低飽和レギュレータ回路の第１の実施形態を示す図。
【図２】本発明の低飽和レギュレータ回路の第２の実施形態を示す図。
【図３】本発明の低飽和レギュレータ回路の第３の実施形態を示す図。
【図４】本発明の低飽和レギュレータ回路の第４の実施形態を示す図。
【図５】従来の低飽和レギュレータ回路の第１の構成例を示す図。
【図６】従来の低飽和レギュレータ回路の第２の構成例を示す図。
【図７】従来の低飽和レギュレータ回路の第３の構成例を示す図。
【符号の説明】
【００３０】
１１  デプレッション型ｎＭＯＳトランジスタ
１２，４２  比較器
１３，４３  基準電圧回路
１４，１６，１８，４４  スタンバイ制御回路
１５，４１  ｐＭＯＳトランジスタ
１７，４５  ｎＭＯＳトランジスタ
【図１】
2008192083.tif 000003
【図２】
2008192083.tif 000004
【図３】
2008192083.tif 000005
【図４】
2008192083.tif 000006
【図５】
2008192083.tif 000007
【図６】
2008192083.tif 000008
【図７】
2008192083.tif 000009