(57)【要約】      （修正有）【課題】炭化珪素層に対する良好なコンタクトを確保しつつ、炭化珪素層に接続された電極の剥離を抑制する。【解決手段】半導体装置の製造方法は、（Ａ）炭化珪素層１１の上に絶縁層１３を形成する工程と、（Ｂ）絶縁層１３に、炭化珪素層１１の表面の一部を露出するコンタクトホール１３ａを形成する工程と、（Ｃ）コンタクトホール内において露出された炭化珪素層１１の表面およびコンタクトホール１３ａの側壁に接するように第１の導電膜１５を形成する工程と、（Ｄ）第１の導電膜１５の上に第２の導電膜１７を形成する工程と（Ｅ）第１の導電膜１５および第２の導電膜１７が形成された炭化珪素層１１に対して熱処理を行うことにより、第２の導電膜１７を構成する材料の少なくとも一部を炭化珪素層１１の珪素と反応させて、第１の導電膜１５を構成する元素および第２の導電膜１７を構成する元素を含むシリサイドを形成する工程とを包含する。【選択図】図１
2008204972.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素層を有する半導体装置の製造方法であって、
（Ａ）炭化珪素層上に絶縁層を形成する工程と、
（Ｂ）前記絶縁層に、前記炭化珪素層の表面の一部を露出するコンタクトホールを形成する工程と、
（Ｃ）前記コンタクトホール内において露出された前記炭化珪素層の表面および前記コンタクトホールの側壁に接するように第１の導電膜を形成する工程と、
（Ｄ）前記第１の導電膜上に第２の導電膜を形成する工程と、
（Ｅ）前記第１の導電膜および前記第２の導電膜が形成された炭化珪素層に対して熱処理を行うことにより、前記第２の導電膜を構成する材料の少なくとも一部を前記炭化珪素層の珪素と反応させて、前記第１の導電膜を構成する元素および前記第２の導電膜を構成する元素を含むシリサイドを形成する工程と
を包含し、
前記第１の導電膜は、前記第２の導電膜の材料よりも前記絶縁層に対する密着性の高い材料を含む半導体装置の製造方法。
【請求項２】
前記第２の導電膜の材料はニッケルを含む請求項１に記載の半導体装置の製造方法。
【請求項３】
前記絶縁層は酸化シリコンを含み、前記工程（Ｅ）は、前記第２の導電膜を構成する材料の少なくとも一部を前記絶縁層の珪素と反応させる工程を含む請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記第１の導電膜は、アルミニウム、チタン、クロムからなる群から選択された少なくとも１つの元素を含む請求項１から３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記第１の導電膜の厚さは５０ｎｍ以下である請求項１から４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記工程（Ａ）の前に、前記炭化珪素層における選択された領域に、導電型を規定する不純物を添加することにより、ソース領域を形成する工程をさらに含み、
前記工程（Ｂ）において、前記コンタクトホールは、前記ソース領域の少なくとも一部を露出するように形成される請求項１から５のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記ソース領域における前記不純物の濃度は６×１０19ｃｍ-3以上である請求項６に記載の半導体装置の製造方法。
【請求項８】
前記ソース領域における前記不純物の濃度は１×１０20ｃｍ-3以上である請求項６に記載の半導体装置の製造方法。
【請求項９】
基板の表面に形成された炭化珪素層と、
前記炭化珪素層の上に形成され、前記炭化珪素層の表面の一部を露出するコンタクトホールを有する絶縁層と、
前記露出された炭化珪素層の表面の一部に接する電極と
を備えた半導体装置であって、
前記電極は、前記コンタクトホール内で、アルミニウム、チタンおよびクロムからなる群から選択された少なくとも１つの元素と、ニッケルとを含むシリサイドを含んでおり、
前記シリサイドは、前記露出された炭化珪素層の表面の一部および前記コンタクトホールの側壁に接する半導体装置。
【請求項１０】
前記シリサイドは、前記コンタクトホールの側壁全体を覆っている請求項９に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素層を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
パワーデバイスは、大電流を流すことができる半導体装置（パワーデバイス）であり、高耐圧かつ低損失であることが望まれる。従来は、シリコン（Ｓｉ）半導体を用いたパワーデバイスが主流であったが、近年、炭化珪素（ＳｉＣ）を用いたパワーデバイスが注目され、開発されている。ＳｉＣ半導体は、Ｓｉよりも１桁高い絶縁破壊電界を有するため、ＳｉＣを用いたパワーデバイスでは、ＰＮ接合やショットキー接合によってＳｉＣ層に形成される空乏層を薄くしても十分な逆耐圧を維持できる。従って、デバイス（ＳｉＣ層）の厚さを低減でき、また、ＳｉＣ層に形成されるＰ型領域やＮ型領域の不純物濃度を高くできるので、高い耐圧を確保しつつ、オン抵抗を低く抑えることができる。よって、Ｓｉを用いたパワーデバイスよりも、電力損失を大幅に低減することが可能になる。
【０００３】
以下、図面を参照しながら、炭化珪素を用いたパワーデバイスの一般的な構成を縦型ＭＯＳＦＥＴを例に説明する。
【０００４】
図６は、二重注入型の炭化珪素ＭＯＳＦＥＴの構成を説明するための模式的な断面図であり、図示するような構成は例えば特許文献１に開示されている。
【０００５】
炭化珪素ＭＯＳＦＥＴは、低抵抗のｎ型ＳｉＣ基板１０１の主面上に、エピタキシャル成長により形成された炭化珪素層１２０と、炭化珪素層１２０の上にゲート絶縁膜１０６を介して設けられたゲート電極１０９と、炭化珪素層１２０の表面に接するソース電極１０８と、ＳｉＣ基板１０１の裏面上に設けられたドレイン電極１０７とを備えている。
【０００６】
炭化珪素層１２０は、ＳｉＣ基板１０１の導電型と異なる導電型（ここではｐ型）を有するウェル領域１０３と、炭化珪素層１２０のうちウェル領域１０３が形成されていない部分から構成されるドリフト領域１０２とを有している。ドリフト領域１０２は、ＳｉＣ基板１０１よりも低濃度でｎ型不純物を含むｎ-型の炭化珪素層である。ウェル領域１０３の内部には、高濃度でｎ型不純物を含むｎ型ソース領域１０５、および、ソース領域１０５に囲まれるように配置され、ウェル領域１０３よりも高い濃度でｐ型不純物を含むｐ＋型コンタクト領域１０４が形成されている。ウェル領域１０３、ソース領域１０４およびコンタクト領域１０５は、炭化珪素層１２０に対して不純物イオンを注入することによって形成されている。
【０００７】
コンタクト領域１０４およびソース領域１０５は、それぞれ、ソース電極１０８に対してオーミック接触を形成している。従って、ウェル領域１０３は、コンタクト領域１０４を介してソース電極１０８と電気的に接続される。
【０００８】
ゲート絶縁膜１０６およびゲート電極１０９は、１つのウェル領域１０３の内部のソース領域１０５の端部から、ウェル領域間のドリフト領域１０２をまたいで隣接するウェル領域１０３の内部のソース領域１０５の端部までを覆っている。
【０００９】
炭化珪素層１２０、ソース電極１０８およびゲート電極１０９は、層間絶縁膜１１０によって覆われている。層間絶縁膜１１０には、ソース電極１０８およびゲート電極１０９にそれぞれ達するコンタクトホール１１３、１１５が設けられている。ソース電極１０８は、コンタクトホール１１３を介してソース電極上部配線１１１に接続され、ゲート電極１０９は、コンタクトホール１１５を介してゲート電極上部配線１１２に接続されている。なお、これらの上部配線１１１、１１２は、例えば、厚さが２μｍのアルミニウム（Ａｌ）膜から形成されている。
【００１０】
このようなＭＯＳＦＥＴでは、ゲート電極１０９に電圧を印加すると（オン状態）、ゲート電極１０９の下にあるｐ型ウェル領域１０３の表面近傍に反転層（チャネル層）が形成されるため、ドレイン電極１０７からドリフト領域１０２およびチャネル層を介してソース領域１０５を介してソース電極１０８へ電流が流れる。一方、ゲート電極１０９の電位を接地レベルに設定すると（オフ状態）、チャネル層が形成されないので、ドレイン電極１０７からソース電極１０８へ電流は流れない。
【００１１】
図６に示すＭＯＳＦＥＴは次のような問題を有している。
【００１２】
ソース電極１０８は、通常、ニッケル、ニッケルシリサイド、あるいはそれらの混合物を用いて形成される。ニッケルやニッケルシリサイドは、ｎ型の炭化珪素層である炭化珪素層１２０とオーミック接触を容易に形成できるからである。例えば非特許文献１には、ｎ型の炭化珪素層の上にニッケルを堆積した後、アルゴンや窒素など不活性ガス雰囲気中で９００℃以上の熱処理を行うことによって、炭化珪素層に対してオーミック接触を形成するソース電極を得る方法が開示されている。一方、層間絶縁膜１１０として、通常、厚さが１μｍ程度の酸化シリコン膜（ＳｉＯ2）が形成される。酸化シリコン膜は高い絶縁破壊電圧を有しており、また、ＣＶＤなどで容易に形成できるからである。しかし、ソース電極１０８の材料としてニッケルやニッケルシリサイドを用い、層間絶縁膜１１０の材料として酸化シリコンを用いると、ニッケルやニッケルシリサイドと酸化シリコンとの密着強度が小さいために、層間絶縁膜１１０がソース電極１０８の表面から剥離してしまうという問題が生じる。
【００１３】
なお、この問題は、図６に示すような二重注入型ＭＯＳＦＥＴに限らず、オーミック電極を備えた他の炭化珪素パワーデバイスでも生じる。例えばトレンチゲート型の炭化珪素ＭＯＳＦＥＴでは、炭化珪素層に接続されたソース電極（Ｎｉ電極）の一部が層間絶縁膜（酸化シリコン膜）の上面に配置されるために、ソース電極が層間絶縁膜から剥がれ、その結果、炭化珪素層からも剥がれてしまうおそれがある（電極剥離）。
【００１４】
上記問題を解決するために、本出願人による特許文献２は、図６に示すようなＭＯＳＦＥＴにおいて、ソース電極１０８として、炭化珪素層１２０に接するＮｉ電極層と、その上に形成されるＡｌ電極層とを含む積層構造の電極を形成することを提案している。この構成によると、Ｎｉ電極層と層間絶縁膜１１０との間にＡｌ電極層が介在し、Ｎｉ電極層が直接層間絶縁膜１１０に接しないため、Ｎｉと酸化シリコンとの密着強度が小さいことに起因する層間絶縁膜１１０の剥離を防止できる。
【００１５】
特許文献２に提案された積層構造のソース電極１０８は、以下のような方法で形成できる。まず、炭化珪素層上にＮｉ膜を形成した後、オーミック接触を得るための熱処理を行い、Ｎｉ電極層を形成する。次いで、Ｎｉ電極層上にＡｌ電極層を形成することにより、ソース電極１０８を得る。この後、得られたソース電極１０８の上に層間絶縁膜（酸化シリコン膜）１１０を堆積し、層間絶縁膜１１０にコンタクトホール１１３を設けてＡｌ電極層の表面を露出させる。
【００１６】
ところが、上記方法によってＭＯＳＦＥＴのソース電極１０８を形成しようとすると、ゲート電極１０９や層間絶縁膜１１０を形成する前に、炭化珪素層１２０の上にＮｉ膜を堆積し、かつ、オーミック特性を得るための熱処理を行う必要がある。そのため、熱処理の際に、Ｎｉがゲート絶縁膜表面に付着したり、ゲート絶縁膜内を拡散するなど、ゲート絶縁膜の金属汚染が生じるおそれがある。
【００１７】
一方、特許文献３は、例えばトレンチゲート型の炭化珪素ＭＯＳＦＥＴにおいて、ソース電極（Ｎｉ電極）の剥離を防ぐために、図７に示すように、Ｎｉ電極１３４を、ＳｉＣ基板１３０の上に形成された層間絶縁膜（ＳｉＯ2膜）１３２のコンタクトホール１３２ａの内部にのみ配置する構成を開示している。
【００１８】
図７に示すようなニッケル電極１３４は以下のようにして作製される。まず、ＳｉＣ基板１３０の上に層間絶縁膜１３２として酸化シリコン膜を形成し、この層間絶縁膜１３２にコンタクトホール１３２ａを形成する。次いで、層間絶縁膜１３２が形成されたＳｉＣ基板１３０の表面全体にＮｉ膜（図示せず）を形成する。この後、コンタクトホール１３２ａの上にマスクを形成し、Ｎｉ膜のうち層間絶縁膜１３２の上に位置する部分をエッチングにより除去する。このようにして、コンタクトホール１３２ａの内部のみに配置され、ＳｉＣ基板１３０とオーミック接触を形成するＮｉ電極１３４が得られる。
【００１９】
特許文献３の構成によると、層間絶縁膜１３２とＮｉ電極１３４とが接していないため、Ｎｉ電極１３４の剥離を抑制できる。また、ゲート電極（図示せず）や層間絶縁膜１３２を形成した後にＮｉ電極１３４を形成するため、Ｎｉ電極１３４のオーミック特性を得るための熱処理の際には、ゲート絶縁膜（図示せず）は層間絶縁膜によって覆われている。従って、上記熱処理によるゲート絶縁膜の金属汚染を防止できる。
【特許文献１】特開平１１−２９７７１２号公報
【特許文献２】特許第２７５９１４５号明細書
【特許文献３】特開平１０−１２５６２０号公報
【非特許文献１】大野  俊之、「ＳｉＣにおける素子形成プロセス技術の現状」、電子情報通信学会論文誌、電子情報通信学会、１９９８年１月、第Ｊ８１−Ｃ−ＩＩ巻、第１号、ｐ．１２８−１３３
【発明の開示】
【発明が解決しようとする課題】
【００２０】
しかしながら、本願発明者らが検討したところ、図７に示す特許文献３の構成によっても、電極材料と層間絶縁膜の材料との密着性に起因する電極剥離を十分に抑制できないことを見い出した。以下に詳しく説明する。
【００２１】
第１に、この構成では、Ｎｉ電極１３４は、層間絶縁膜１３２に形成されたコンタクトホール１３２ａの側壁に直接接触している。前述したように、Ｎｉ電極１３４とコンタクトホール１３２ａの側壁とは密着性が悪いため、Ｎｉ電極１３４が剥がれてしまうおそれがある。
【００２２】
第２に、Ｎｉ電極１３４は、ＳｉＣ基板１３０の表面全体に堆積されたＮｉ膜をパターニングすることにより形成されるが、このプロセスの途中で、堆積されたＮｉ膜がＳｉＣ
基板１３０から剥離するおそれがある。パターニングを行う前は、Ｎｉ膜は、コンタクトホール１３２ａの内部のみでなく層間絶縁膜１３２の上面にも堆積されており、層間絶縁膜１３２と広い面積で接触しているために、ＳｉＣ基板１３０から極めて剥離しやすいからである。
【００２３】
このように、従来の技術によると、電極材料と層間絶縁膜の材料との密着性が低いために、デバイスの完成後、あるいは製造プロセスの途中で、電極あるいはその電極材料が炭化珪素層から剥離するおそれがあり、デバイスの信頼性を低下させる要因となっていた。
【００２４】
本発明は、上記の従来の問題点に鑑みてなされたものであり、その目的は、炭化珪素層を有する半導体装置において、半導体装置の完成後のみでなく、その製造途中においても、炭化珪素層に接続された電極の剥離を抑制することにある。
【課題を解決するための手段】
【００２５】
本発明の半導体装置の製造方法は、炭化珪素層を有する半導体装置の製造方法であって、（Ａ）炭化珪素層上に絶縁層を形成する工程と、（Ｂ）前記絶縁層に、前記炭化珪素層の表面の一部を露出するコンタクトホールを形成する工程と、（Ｃ）前記コンタクトホール内において露出された前記炭化珪素層の表面および前記コンタクトホールの側壁に接するように第１の導電膜を形成する工程と、（Ｄ）前記第１の導電膜上に第２の導電膜を形成する工程と、（Ｅ）前記第１の導電膜および前記第２の導電膜が形成された炭化珪素層に対して熱処理を行うことにより、前記第２の導電膜を構成する材料の少なくとも一部を前記炭化珪素層の珪素と反応させて、前記第１の導電膜を構成する元素および前記第２の導電膜を構成する元素を含むシリサイドを形成する工程とを包含し、前記第１の導電膜は、前記第２の導電膜の材料よりも前記絶縁層に対する密着性の高い材料を含む。
【００２６】
前記第２の導電膜の材料はニッケルを含むことが好ましい。
【００２７】
ある好ましい実施形態において、前記絶縁層は酸化シリコンを含み、前記工程（Ｅ）は、前記第２の導電膜を構成する材料の少なくとも一部を前記絶縁層の珪素と反応させる工程を含む。
【００２８】
前記第１の導電膜は、アルミニウム、チタン、クロムからなる群から選択された少なくとも１つの元素を含むことが好ましい。
【００２９】
前記第１の導電膜の厚さは５０ｎｍ以下であることが好ましい。
【００３０】
前記工程（Ａ）の前に、前記炭化珪素層における選択された領域に、導電型を規定する不純物を添加することにより、ソース領域を形成する工程をさらに含み、前記工程（Ｂ）において、前記コンタクトホールは、前記ソース領域の少なくとも一部を露出するように形成されてもよい。
【００３１】
前記ソース領域における前記不純物の濃度は６×１０19ｃｍ-3以上であってもよい。
【００３２】
ある好ましい実施形態において、前記ソース領域における前記不純物の濃度は１×１０20ｃｍ-3以上である。
【００３３】
本発明の半導体装置は、基板の表面に形成された炭化珪素層と、前記炭化珪素層の上に形成され、前記炭化珪素層の表面の一部を露出するコンタクトホールを有する絶縁層と、前記露出された炭化珪素層の表面の一部に接する電極とを備えた半導体装置であって、前記電極は、前記コンタクトホール内で、アルミニウム、チタンおよびクロムからなる群から選択された少なくとも１つの元素と、ニッケルとを含むシリサイドを含んでおり、前記シリサイドは、前記露出された炭化珪素層の表面の一部および前記コンタクトホールの側壁に接する。
【００３４】
ある好ましい実施形態において、前記シリサイドは、前記コンタクトホールの側壁全体を覆っている。
【発明の効果】
【００３５】
本発明によると、炭化珪素層と、炭化珪素層に接続された電極とを有する半導体装置において、電極と絶縁層（層間絶縁膜）との密着性を向上でき、半導体装置の完成後のみでなく、その製造途中においても、電極の剥離を抑制できるので、信頼性を高めることができる。
【発明を実施するための最良の形態】
【００３６】
本発明の炭化珪素層を有する半導体装置の製造方法では、炭化珪素層の上に、コンタクトホールを有する絶縁層を形成した後、絶縁層上およびコンタクトホール内に、第１および第２の導電膜をこの順で形成することにより、炭化珪素層に接続された電極を形成する。第１の導電膜は、第２の導電膜の材料よりも、層間絶縁膜を構成する材料に対する密着性に優れた材料を含む。
【００３７】
なお、本明細書では、「炭化珪素層を有する半導体装置」とは、半導体層として機能する炭化珪素層を有していれば良く、縦型あるいは横型のＭＩＳＦＥＴ、ＭＯＳＦＥＴ、ＭＥＳＦＥＴ、静電誘導型トランジスタ、ＪＦＥＴなどの半導体素子や、そのような半導体素子を備えた装置を広く含むものとする。
【００３８】
以下、図面を参照しながら、本発明のある好ましい実施形態における電極の形成方法の概略を説明する。
【００３９】
まず、図１（ａ）に示すように、炭化珪素層１１の表面に絶縁層１３を形成する。絶縁層１３は、例えば酸化シリコン層（ＳｉＯ2）である。
【００４０】
次いで、図１（ｂ）に示すように、絶縁層１３に、炭化珪素層１１の表面の一部１１ｓ（以下、単に「表面１１ｓ」という）を露出するコンタクトホール１３ａを形成する。
【００４１】
続いて、図１（ｃ）に示すように、コンタクトホール１３ａによって露出された炭化珪素層１１の表面１１ｓおよびコンタクトホール１３ａの側壁（内壁）に接するように、第１の導電膜１５を形成する。第１の導電膜１５は、この後の工程で形成される第２の導電膜の材料よりも、絶縁層１３に対する密着性の高い材料を含む。具体的には、導電膜１５の材料は、チタン、アルミニウムおよびクロムからなる群から選択される少なくとも１つの元素を含むことが好ましい。これらの材料は、絶縁層１３として通常用いられる酸化シリコン層に対して高い密着性を有するからである。
【００４２】
この後、図１（ｄ）に示すように、第１の導電膜１５の上に第２の導電膜１７を形成する。第２の導電膜１７は、炭化珪素層１１との間にオーミック接合を形成しやすい材料（例えばニッケル）を含むことが好ましい。
【００４３】
このように、第２の導電膜１７としては、炭化珪素とのオーミック接触を実現しやすい材料を含む膜（例えばニッケル膜）などを用いるが、この第２の導電膜１７を絶縁層（例えば酸化シリコン層）１３と接するように形成すると、ニッケルと酸化シリコンとの密着性が低いために、ニッケル膜が酸化シリコン層から剥離するという問題がある。そのため、ここでは、第２の導電膜の材料よりも絶縁層１３に対する密着性の高い材料を含む第１の導電膜１５を、第２の導電膜１７よりも先に形成している。
【００４４】
続いて、必要に応じて、第１の導電膜１５および第２の導電膜１７のパターニングを行った後、これらの導電膜１５、１７が形成された炭化珪素層１１に対して熱処理を行うことにより、第２の導電膜１７を構成する材料の少なくとも一部を炭化珪素層１１の珪素と反応させる。これにより、図１（ｅ）に示すように、炭化珪素層１１に対してオーミック接合を形成する電極１９が得られる。電極１９は、第１の導電膜１５に含まれる元素（例えばチタン）と、第２の導電膜１７に含まれる元素（例えばＮｉ）と、炭化珪素層１１に含まれる珪素とが反応して得られた化合物（シリサイド）を含んでいる。
【００４５】
第２の導電膜１７がニッケルを含む場合、上記熱処理を行うと、第２の導電膜１７のニッケルは、炭化珪素層１１の表面近傍では、炭化珪素層１１の珪素と反応してニッケルシリサイドを形成し、コンタクトホール１３ａの側壁の近傍では、絶縁層１３の珪素と反応してニッケルシリサイドを形成する。従って、電極１９は、これらのニッケルシリサイドと、第１の導電膜１５を構成する元素（例えばＴｉ）とを含む合金層となる。
【００４６】
上記方法では、絶縁層１３と第２の導電膜（例えばＮｉ膜）１７との間に密着性の高い第１の導電膜１５を設けて、密着性に劣る第２の導電膜（例えばＮｉ膜）１７を絶縁層１３と直接接触させないので、第２の導電膜１７が製造プロセスの途中に剥れることを防止できる。また、熱処理を行うことにより、第２の導電膜１７の材料と炭化珪素層１１、および、第２の導電膜１７の材料と絶縁層１３の珪素とがそれぞれ反応してシリサイドが形成されるので、得られた電極１９は、良好なオーミック特性を示すとともに、絶縁層１３に対して極めて高い密着性を有する。
【００４７】
なお、図示する電極１９は、絶縁層１３と接しているが、本実施形態における電極１９は、炭化珪素層１１の表面１１ｓの少なくとも一部に接していればよく、例えばコンタクトホール１３ａの側壁や絶縁層１３の上面を覆っていなくてもよい。しかしながら、コンタクト抵抗を低減するためには、コンタクトホール内で電極１９と炭化珪素層１１とのコンタクト面積を極大にすることが好ましく、電極１９は、炭化珪素層１１の表面１１ｓの全体を覆っていることが好ましい。このような状況を実現するには、第１の導電膜１５および第２の導電膜１７のパターニング精度を考慮して、電極１９は、コンタクトホール内の炭化珪素層の表面１１ｓのみならず、コンタクトホール１３ａの側壁全体を覆うように形成されることが好ましい。さらに好ましくは、電極１９は、コンタクトホール周辺の絶縁層１３の表面まで覆うように形成される。このようにすれば、第１の導電膜１５および第２の導電膜１７のパターニングにおける、フォトリソ工程の合わせずれ、エッチング工程時のエッジの後退があっても、炭化珪素層１１の表面１１ｓ全体を覆う電極１９をより確実に形成できる。
【００４８】
本実施形態における第１の導電膜１５の厚さは、好ましくは５０ｎｍ以下、より好ましくは１０ｎｍ以下である。これにより、炭化珪素層１１の珪素と第２の導電膜１７に含まれる元素（例えばニッケル）とを、第１の導電膜１５を介して効率よく反応させることができる。一方、成膜装置や成膜プロセスに起因して生じる膜厚分布も考慮すると、コンタクトホール内の炭化珪素層１１の表面１１ａとコンタクトホール１３ａの側壁全体とを覆う第１の導電膜１５を形成するためには、第１の導電膜１５の厚さは５ｎｍ以上であることが好ましい。また、第２の導電膜１７の厚さは、第１の導電膜１５の厚さ以上であることが好ましく、より好ましくは５０ｎｍ以上である。これにより、電極１９と炭化珪素層１１とのコンタクト抵抗をより低く抑えることができる。なお、上述した第１および第２の導電膜１５、１７の厚さは、これらの導電膜１５、１７のうちコンタクトホール１３ａの底面上、すなわち炭化珪素層１１の表面１１ｓの上に位置する部分の厚さで定義する。
【００４９】
本実施形態は、炭化珪素層と、炭化珪素層に接続された電極、特に、炭化珪素層に対してオーミック接合を形成する電極（オーミック電極）とを備えた半導体装置に広く適用できる。例えば上記方法を用いて、縦型ＭＯＳＦＥＴのソース電極を形成してもよい。
【００５０】
なお、通常のＬＳＩでも、電極（アルミ配線）と半導体層との間に窒化チタンなどのバリアメタルを介在させるといった構成が採用されているが、本発明は、炭化珪素層１１と第２の導電膜１７との間に第１の導電膜１５を介在させるだけでなく、さらに熱処理を加えて、第２の導電膜１７と炭化珪素層１１との化合物を形成するものであり、バリアメタルを介在させる構成とは全く異なる技術思想に基づいている。
【００５１】
（第１の実施形態）
以下、図面を参照しながら、本発明による第１の実施形態を説明する。ここでは、炭化珪素を用いた反転型の二重注入型ＭＯＳＦＥＴを製造する方法を説明する。
【００５２】
図２（ａ）〜（ｊ）は、本実施形態の二重注入型ＭＯＳＦＥＴを製造する工程を説明するための模式的な工程断面図である。なお、二重注入型ＭＯＳＦＥＴは、典型的には多数のユニットセルを備えているが、これらの図では隣接する２つのユニットセルのみを示す。
【００５３】
まず、図２（ａ）に示すように、炭化珪素基板２１の主面上に炭化珪素をエピタキシャル成長させることにより、炭化珪素層２２を形成する。炭化珪素基板２１として、例えば（０００１）Ｓｉ面より＜１１−２０＞方向に向かって８度のオフ角を有する４Ｈ−ＳｉＣ基板を用いる。炭化珪素基板２１の導電型はｎ型であり、その不純物濃度は１×１０18ｃｍ-3以上５×１０19ｃｍ-3以下である。炭化珪素層２２の形成は、例えば原料ガスとしてシラン（ＳｉＨ4）およびプロパン（Ｃ3Ｈ8）、キャリアガスとして水素（Ｈ2）、ドーパントガスとして窒素（Ｎ2）ガスを用いて、熱ＣＶＤ法で行うことができる。ここでは、炭化珪素基板２１よりも不純物濃度の低いｎ型の炭化珪素層２２を形成する。不純物がドープされた炭化珪素層２２をエピタキシャル成長させる。炭化珪素層２２の不純物濃度や厚さは、ＭＯＳＦＥＴに要求される仕様によって異なるが、例えば耐圧が６００ＶのＭＯＳＦＥＴを製造しようとすると、炭化珪素層２２の不純物濃度が１×１０15ｃｍ-3以上５×１０16ｃｍ-3以下、厚さが５μｍ以上であることが望ましい。
【００５４】
次に、図２（ｂ）に示すように、炭化珪素層２２に不純物イオンを注入することにより、ｐ型のウェル領域２３、ｐ型のコンタクト領域２４、およびｎ型のソース領域２５を形成する。
【００５５】
図示していないが、これらの領域２３、２４、２５は、例えば次のようにして形成される。まず、炭化珪素層２２の上にＣＶＤ法で酸化シリコン膜を堆積した後、フォトリソグラフィーおよびドライエッチングによって、酸化シリコン膜のパターニングを行い、ウェル領域形成用の注入マスクを得る。この後、注入マスクの上方から、炭化珪素層２２にｐ型の不純物イオン（例えばアルミニウムイオン、ホウ素イオンなど）を注入することにより、炭化珪素層２２の表面領域にｐ型のウェル領域となる注入層を形成する。イオン注入の際の基板温度は、注入による欠陥を低減するために、例えば５００℃以上に設定されることが好ましい。注入後、フッ酸を用いて注入マスクを除去する。続いて、同様の方法で、コンタクト領域形成用の注入マスクを形成した後、炭化珪素層２２にｐ型の不純物イオンを注入することにより、ｐ型のコンタクト領域となる注入層を形成する。さらに、ソース領域形成用の注入マスクを形成した後、炭化珪素層２２にｎ型の不純物イオン（例えば窒素イオン、リンイオンなど）を注入することにより、ソース領域となる注入層を形成する。次いで、これらの注入層に対して、アルゴンなどの不活性雰囲気中で１７００℃程度の温度で３０分間の活性化アニールを行い、それぞれ、ウェル領域２３、コンタクト領域２４およびソース領域２５を得る。
【００５６】
上記方法で得られたウェル領域２３の不純物濃度は、例えば１×１０15ｃｍ-3以上１×１０17ｃｍ-3以下であり、ウェル領域２３の深さは、ピンチオフを防止するために例えば０．５μｍ前後とする。コンタクト領域２４の不純物濃度は、ウェル領域２３の不純物濃度よりも高く、例えば１×１０18ｃｍ-3以上である。コンタクト領域２４の不純物濃度がウェル領域２３の不純物濃度よりも高いと、コンタクト領域４と、後に形成するソース電極との間にオーミック接合を形成しやすくなる。また、コンタクト領域２４の深さは３００ｎｍ程度とする。ソース領域２５の不純物濃度は、少なくとも１×１０19ｃｍ-3以上、好ましくは６×１０19ｃｍ-3以上、より好ましくは１×１０20ｃｍ-3である。ソース領域２５の深さは例えば３００ｎｍ程度である。
【００５７】
次いで、図２（ｃ）に示すように、炭化珪素層２２の表面にゲート絶縁膜２６を形成する。ゲート絶縁膜２６は、例えば炭化珪素層２２の表面を熱酸化することによって形成できる。具体的には、ウェハ状の炭化珪素基板２１を石英管内に保持し、石英管内を１１００℃の温度に保った状態で、バブリングした酸素を流量２．５ＳＬＭ（ｌ／ｓ）で導入して、炭化珪素層２２の表面を熱酸化させる。熱酸化を行う時間は、例えば３時間とする。これにより、炭化珪素層２２の表面に、ゲート絶縁膜２６として、厚さが約４０ｎｍのシリコン酸化膜（熱酸化膜）が得られる。
【００５８】
この後、図２（ｄ）に示すように、ゲート絶縁膜２６上にゲート電極３０を形成する。ゲート電極３０は、耐熱性および導電性に優れた多結晶シリコンを用いて形成されることが好ましい。多結晶シリコンの融点は１４２０℃であり、後の工程で行われるソース電極を形成する際の熱処理の温度（例えば１０００℃）よりも十分に高いからである。
【００５９】
ゲート電極３０の形成方法の一例を詳しく説明する。まず、ゲート絶縁膜２６の上に、減圧ＣＶＤ法を用いて多結晶シリコン膜（図示せず）を堆積させる。具体的には、原料ガスとしてシラン、ホスフィンを用い、圧力を９５Ｐａ、成長温度を５５０℃に８時間保つことによって、ｎ型の不純物濃度が７×１０20ｃｍ-3、厚さが５００ｎｍの多結晶シリコン膜を得る。この多結晶シリコン膜に対して、フォトリソグラフィーおよびドライエッチングによりパターニングを行い、ゲート電極３０を得る。ゲート電極３０は、ウェル領域２３の表面のうちチャネルが形成される部分（ソース領域２５とドリフト領域１０２の間に位置する部分）を覆っていればよく、そのパターンは特に限定されない。
【００６０】
次に、図２（ｅ）に示すように、ゲート絶縁膜２６およびゲート電極３０を覆う層間絶縁膜３２を形成する。本実施形態では、層間絶縁膜３２として、高い絶縁破壊電圧を有し、かつ、容易に形成できる酸化シリコン膜を形成する。酸化シリコン膜は、例えば常圧ＣＶＤ法を用いて形成でき、その厚さは例えば１μｍである。
【００６１】
続いて、図２（ｆ）に示すように、層間絶縁膜３２に、炭化珪素層２２のｐ+コンタクト領域２４およびソース領域２５に到達するコンタクトホール３２ａを設ける。コンタクトホール３２ａは、公知のフォトリソグラフィーおよびドライエッチングを用いて形成できる。ドライエッチングとして、例えばＣＨＦ3やＣＦ4を用いた反応性イオンエッチング（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ；  ＲＩＥ）を行ってもよい。ドライエッチングの際には、層間絶縁膜３２だけでなく、その下地のゲート絶縁膜２６も除去し、炭化珪素層２２の表面２２ｓを露出させる。
【００６２】
この後、図２（ｇ）に示すように、層間絶縁膜（ＳｉＯ2）３２の上面、コンタクトホール３２ａの側壁、およびコンタクトホール３２ａによって露出された炭化珪素層２２の表面２２ｓに、第１の導電膜２８および第２の導電膜２９をこの順で形成する。また、炭化珪素基板２１の裏面に金属材料（例えばニッケル）を堆積させることによって、ドレイン電極となる導電層（厚さ：約２００ｎｍ）２７’を形成する。
【００６３】
第１の導電膜２８は、層間絶縁膜３２に対して高い密着性を有する材料（「第１材料」とする）を含み、第２の導電膜２９は、炭化珪素層２２に対してオーミック接触を形成しやすい材料（「第２材料」とする）を含む。本実施形態では、第１および第２の導電膜２８、２９として、それぞれ、アルミニウム膜（厚さ：例えば５０ｎｍ）およびニッケル膜（厚さ：例えば１５０ｎｍ）を形成する。これらの膜２８、２９は、例えば真空蒸着法やスパッタ法を用いて形成できる。
【００６４】
第１の導電膜２８は、層間絶縁層３２の表面全体、および、コンタクトホール３２ａの側壁全体を覆っていることが好ましい。これにより、第２の導電膜２９と層間絶縁膜３２とが接触することを確実に防止できるので、第２の導電膜２９における第２材料（ここではニッケル）と酸化シリコンとの密着強度が低いことに起因して生じる電極剥がれを効果的に抑制できる。また、後述する熱処理において、第２の導電膜２９に含まれる第２材料が、第１の導電膜２８を越えて、炭化珪素層２２と反応するためには、第１の導電膜２９はできるだけ薄いほうが好ましく、その厚さは例えば５０ｎｍ以下である。これにより、上記反応を妨げることなく、上記第２材料を含む電極と層間絶縁層３２との密着性を向上できる。一方、第２の導電膜２９の厚さは、好ましくは第１の導電膜２８の厚さ以上であり、より好ましくは５０ｎｍ以上０．５μｍ以下である。
【００６５】
続いて、図２（ｈ）に示すように、第１および第２の導電膜２８、２９のパターニングを行うことにより、ソース電極となる導電層３５’を形成する。第１および第２の導電膜２８、２９のパターニングは、公知のフォトリソグラフィーおよびウェットエッチングによって行うことができる。ウェットエッチングでは、例えば燐酸を含むエッチャントを用いる。本実施形態では、炭化珪素層２２の表面２２ｓ、コンタクトホール３２ａの側壁、および、層間絶縁膜３２の一部を覆う導電層３５’が形成されているが、導電層３５’の形状はこれに限定されない。
【００６６】
続いて、図２（ｉ）に示すように、熱処理を行うことにより、導電層２７’、３５’から、それぞれ、炭化珪素基板２１とオーミック接合を形成するドレイン電極２７、および、炭化珪素層２２とオーミック接合を形成するソース電極３５を得る。
【００６７】
上記の熱処理は、８００℃以上の温度（例えば１０００℃）で、１分以上行う。このような熱処理をすることによって、第１の導電膜２８の第１材料（アルミニウム）と、第２の導電膜２９の第２材料（ニッケル）と、炭化珪素層２２の珪素とが相互に反応して、アルミニウム、ニッケルおよび珪素を含む化合物（シリサイド）が形成され、ソース電極３５となる。
【００６８】
同様に、炭化珪素基板２１の裏面に形成された導電層２７’も炭化珪素基板２１と反応して、ニッケルシリサイドを含むドレイン電極２７となる。
【００６９】
また、コンタクトホール３２ａの側壁や層間絶縁膜３２の上面においても、熱処理によって、第１および第２の導電膜２８、２９と層間絶縁膜（酸化シリコン膜）３２とが反応してシリサイドが形成される。このように、第２の導電膜２９に含まれる第２材料を層間絶縁膜３２の珪素と反応させてしまうため、ソース電極３５と層間絶縁膜３２との密着性をさらに高めることができる。
【００７０】
次に、図２（ｊ）に示すように、ソース電極３５に電気的に接続された上部配線３７を形成する。ここでは、ソース電極３５および層間絶縁膜３２の上に、スパッタ法や真空蒸着法を用いてアルミニウム膜（厚さ：例えば３μｍ）を形成した後、このアルミニウム膜のパターニングを行うことにより、上部配線３７を得る。アルミニウム膜のパターニングは、公知のフォトリソグラフィーおよびウェットエッチングによって行うことができる。得られた上部配線３７は、炭化珪素基板２１に形成された複数のソース電極２５を互いに接続するとともに、ワイヤボンディングのための電極パッドとしても機能する。このようにして、二重注入型ＭＯＳＦＥＴが完成する。
【００７１】
図２（ｊ）に示す構成では、ソース電極３５は、コンタクトホール３２ａの側壁や層間絶縁膜３２の上に配置されているが、本実施形態におけるソース電極３５は、炭化珪素層２２の表面２２ｓの少なくとも一部に形成されていればよく、図示する構成に限定されない。ただし、ソース電極３５と炭化珪素層２２とのコンタクト抵抗をより低く抑えるためには、ソース電極３５は炭化珪素層２２の表面２２ｓの全体を覆っていることが好ましい。また、ソース電極３５が、炭化珪素層２２の表面２２ｓのみでなく、コンタクトホール３２ａの側壁全体を覆うように形成されていると、ソース電極３５とその上に設けられる上部配線３７とのコンタクト面積を大きくできるので、これらの間のコンタクト抵抗を低減できる。炭化珪素層２２の表面２２ｓ全体を覆うようにソース電極３５を形成するためには、第１および第２の導電膜２８、２９のパターニング精度（フォトリソのマスク合わせ精度、エッチングでのエッジ後退量）を考慮して、コンタクトホール３２ａの側壁全体を覆うようにソース電極３５を形成することが好ましい。より好ましくはコンタクトホール３２ａの周辺の層間絶縁膜４３の表面まで覆うように形成する。
【００７２】
なお、特許文献３に記載された方法のように、層間絶縁膜上およびコンタクトホールの側壁に直接Ｎｉ膜を堆積させると、パターニングや熱処理を行う前に、堆積したＮｉ膜が剥離してしまうので、コンタクトホールの側壁全体を覆うようなソース電極を形成することはできなかった。これに対し、本実施形態の方法によると、Ｎｉ膜（第１の導電膜）２９と層間絶縁膜３２とが接触しないため、Ｎｉ膜の剥離を防止できるので、所望の形状のソース電極３５が得られる。
【００７３】
なお、上記方法によって得られたソース電極３５は、第１および第２材料と珪素とが反応して得られた化合物（シリサイド）から構成されているが、本実施形態におけるソース電極３５は、少なくともコンタクトホール３２ａの内部において、炭化珪素層２２との界面近傍および層間絶縁膜３２との界面近傍に上記化合物を含んでいればよい。これにより、炭化珪素層２２に対して良好なオーミック接合を形成できるとともに、層間絶縁膜３２に対する密着性を高めることができる。
【００７４】
上記方法では、第１の導電膜２８の材料としてアルミニウムを用いたが、層間絶縁膜との密着性に優れた導電性の材料であればよく、チタン、クロムなどを用いてもよい。また、第２の導電膜２９の材料および層間絶縁膜３２の材料も、ニッケルおよび酸化シリコンにそれぞれ限定されず、適宜選択される。さらに、本実施形態では、４Ｈ−ＳｉＣを炭化珪素基板２１として用いているが、４Ｈ−ＳｉＣ以外のポリタイプからなる基板を用いてもよい。
【００７５】
以下、本実施形態におけるソース電極３５の密着性およびオーミック特性を調べたので、その結果を説明する。
【００７６】
（１）ソース電極の密着性
上記方法によってサンプルＭＯＳＦＥＴを作製したところ、サンプルＭＯＳＦＥＴの作製プロセスの途中で、層間絶縁膜３２の上に堆積された第２の導電膜（ニッケル膜）２９がＳｉＣ基板２１から剥離しないことを確認した。また、完成したサンプルＭＯＳＦＥＴにおいても、ソース電極３５が層間絶縁膜３２や炭化珪素層２２から剥離しないことが確認できた。従って、第１の導電膜（アルミニウム膜）２８により、製造プロセス中およびＭＯＳＦＥＴ完成後の電極剥離を防止できることがわかった。
【００７７】
（２）ソース電極のオーミック特性
上述したように、一般的に、炭化珪素層上にオーミック電極を形成しようとすると、炭化珪素層表面に接触するようにＮｉ膜を形成し、熱処理により、炭化珪素層の珪素とＮｉとを反応させる（例えば非特許文献１、特許文献２および３など）。この方法で形成されたオーミック電極を「従来のオーミック電極」と呼ぶ。これに対し、本実施形態では、炭化珪素層２２の表面と、第１の導電膜（Ｎｉ膜）２９との間に、酸化シリコンに対する密着力の高い第１の導電膜（Ａｌ、Ｔｉ膜など）２８が介在しており、Ｎｉ膜と炭化珪素層２２とは直接接触していない。第１の導電膜２８に含まれるＴｉやＡｌは、酸化シリコンに対して高い密着力を示す半面、Ｎｉと比べると、炭化珪素に対して良好なオーミック接合を形成し難い材料である。従って、第１の導電膜２８を介在させれば、ソース電極３５の密着性は改善できても、ソース電極３５と炭化珪素層２２とのコンタクト抵抗が、従来のオーミック電極のコンタクト抵抗よりも大幅に高くなることも懸念される。
【００７８】
そこで、本願発明者らは、本実施形態におけるソース電極のオーミック特性の評価を行ったので、その方法および結果を説明する。
【００７９】
まず、ソース電極のオーミック特性を評価するためのテストデバイスを作製した。図３は、テストデバイスの構成を示す断面図であり、図２と同様の構成要素には同じ参照符号を付している。テストデバイスは、２つの独立したソース電極３５Ａ、３５Ｂを有しており、これらの電極３５Ａ、３５Ｂは、それぞれ、同一のソース領域２５に電気的に接続されている。従って、この２つのソース電極３５Ａ、３５Ｂの間のＩ−Ｖ特性を調べれば、ソース電極３５Ａ、３５Ｂとソース領域２５とのオーミック特性を測定できる。
【００８０】
テストデバイスの作製方法は、２つのソース電極３５Ａ、３５Ｂを同一のソース領域２５に接続する点や、ゲート電極やコンタクト領域を形成しない点以外は、図２を参照しながら前述したＭＯＳＦＥＴの製造方法と同様とした。テストデバイスにおけるソース電極３５Ａ、３５Ｂは、炭化珪素層２０の上に、第１の導電膜としてＡｌ膜（厚さ：５０ｎｍ）、第２の導電膜としてＮｉ膜（厚さ：１５０ｎｍ）をこの順で形成し、１０００℃の温度で５分間の熱処理を行うことによって形成した。
【００８１】
次いで、テストデバイスを用いて、熱処理前および熱処理後のソース電極３５Ａ、３５ＢのＩ−Ｖ特性を測定し、比較を行った。ソース領域２５における不純物濃度は、１×１０20ｃｍ-3とした。
【００８２】
図４は、Ｉ−Ｖ特性の測定結果を示すグラフである。図４に示す結果から、熱処理を行う前のソース電極３５Ａ、３５Ｂは非オーミック特性を示すが、熱処理を行った後のソース電極３５Ａ、３５ＢのＩ−Ｖ特性を表わすグラフは略直線となり、熱処理後のソース電極３５Ａ、３５Ｂがソース領域２５に対してオーミック接合を形成していることがわかった。よって、第２の導電膜（Ｎｉ膜）２９と炭化珪素層２２との間に、オーミック特性が得られにくい材料を含む第１の導電膜２８を設けても、熱処理を行うことによって、十分なオーミック特性を示すソース電極３５Ａ、３５Ｂが得られることを確認した。
【００８３】
続いて、ソース領域２５の不純物濃度が異なる３種類のテストデバイスＩ〜ＩＩＩを作製し、ソース領域２５の不純物濃度がソース電極３５Ａ、３５Ｂのオーミック特性に与える影響を調べた。
【００８４】
テストデバイスＩ、ＩＩおよびＩＩＩにおけるソース領域２５の不純物濃度は、それぞれ、３×１０19ｃｍ-3、６×１０19ｃｍ-3、および１×１０20ｃｍ-3とした。なお、これらのテストデバイスにおけるソース電極３５Ａ、３５Ｂの材料や熱処理条件は、上述した通りである。各テストデバイスにおけるソース電極３５Ａ、３５ＢのＩ−Ｖ特性を測定した結果を図５に示す。
【００８５】
図５に示す結果から、ソース領域２５の不純物濃度が最も低いテストデバイスＩでは、Ｉ−Ｖ特性を表わすグラフが直線でなく、ソース電極３５Ａ、３５Ｂはソース領域２５に対してオーミック接触を形成していないことがわかった。これに対し、テストデバイスＩよりも不純物濃度の高いテストデバイスＩＩおよびＩＩＩでは、Ｉ−Ｖ特性を表わすグラフは略直線になっており、ソース電極３５Ａ、３５Ｂがオーミック特性を有することが分かった。また、ソース領域２５の不純物濃度が高いほど、Ｉ−Ｖ特性を表わすグラフの傾きが急峻になり、ソース電極３５Ａ、３５Ｂのコンタクト抵抗を低減できることを確認した。さらに、本実施形態におけるソース領域２５の不純物濃度は、６×１０19ｃｍ-3であることが好ましく、より好ましくは１×１０20ｃｍ-3であることが分かった。
【００８６】
以上の結果から、本実施形態におけるソース電極３５は、炭化珪素層２２に対して良好なオーミック接合を形成しており、第１の導電膜２８によるコンタクト抵抗の低下はほとんどみられないことが確認できた。これは、熱処理によって、炭化珪素層２２と第２の導電膜２９のニッケルとが、第１の導電膜２８を越えて反応し、ニッケルシリサイドを形成したためと考えられる。
【００８７】
上述してきたように、本実施形態では、層間絶縁膜３２と第２の導電膜２９との間に、層間絶縁膜３２に対する密着性に優れた第１の導電膜２８を設けることにより、第２の導電膜２９を層間絶縁膜３２に接触させないため、第２の導電膜２９の剥離を抑制できる。さらに、熱処理を行うことによって、第１の導電膜２８越しに第２の導電膜２９と炭化珪素層２２とを反応させてシリサイドを形成するので、従来のオーミック電極と略同等のオーミック特性を有するソース電極３５が得られる。また、この熱処理の際には、第２の導電膜２０に含まれる材料は層間絶縁膜３２の珪素ともシリサイドを形成するため、得られたソース電極３５と層間絶縁膜３２との密着強度は高められており、ＭＯＳＦＥＴの完成後においても、ソース電極３５の剥離を抑制できる。
【００８８】
また、本実施形態によると、ゲート電極３０および層間絶縁膜３２を形成した後に、導電膜２８、２９を堆積し、熱処理を行ってソース電極３５を形成する。そのため、熱処理によるゲート絶縁膜の金属汚染を抑制できるので有利である。
【産業上の利用可能性】
【００８９】
本発明によると、炭化珪素層と炭化珪素層に接続された電極とを備えた半導体装置において、電極と炭化珪素層との良好なコンタクトを確保しつつ、電極と層間絶縁膜との密着性を向上できる。よって、電極剥離が抑制された信頼性の高い半導体装置を提供できる。
【００９０】
本発明は、炭化珪素層と電気的に接続された電極とを備えた半導体装置、例えば炭化珪素層を用いて形成された縦型のＭＯＳＦＥＴ、ＭＩＳＦＥＴ（例えば二重注入型、トレンチ型）、横型のＭＯＳＦＥＴ、ＭＩＳＦＥＴ、ＭＥＳＦＥＴ、静電誘導型トランジスタ、ＪＦＥＴなどの半導体素子、およびそれらを備えた装置に広く適用できる。
【図面の簡単な説明】
【００９１】
【図１】（ａ）〜（ｅ）は、本発明による実施形態における電極を形成する方法を説明するための工程断面図である。
【図２】（ａ）〜（ｊ）は、本発明の第１の実施形態のＭＯＳＦＥＴを製造する方法を説明するための断面工程図である。
【図３】本発明におけるソース電極を評価するためのテストデバイスの構成を示す断面図である。
【図４】熱処理前および熱処理後のソース電極のＩ−Ｖ特性を測定した結果を示すグラフである。
【図５】ソース電極のＩ−Ｖ特性と、ソース領域の不純物濃度との関係を調べた結果を示すグラフである。
【図６】従来のＭＯＳＦＥＴの構成を説明するための模式的な断面図である。
【図７】従来のソース電極の構成を示す模式的な断面図である。
【符号の説明】
【００９２】
２１    炭化珪素基板
１１、２２        炭化珪素層
１３              絶縁層
１３ａ、３２ａ    コンタクトホール
１５、２８        第１の導電膜
１７、２９        第２の導電膜
１９、３５        ソース電極
２２ｓ            炭化珪素層の露出表面
２３              ウェル領域
２４              コンタクト領域
２５              ソース領域
２６              ゲート絶縁膜
２７              ドレイン電極
２７’、３５’    導電層
３０              ゲート電極
３２              層間絶縁膜
３７              上部配線
【図１】
2008204972.tif 000003
【図２】
2008204972.tif 000004
【図３】
2008204972.tif 000005
【図４】
2008204972.tif 000006
【図５】
2008204972.tif 000007
【図６】
2008204972.tif 000008
【図７】
2008204972.tif 000009