(57)【要約】【課題】発振周波数毎の出力信号の電力及びＣ／Ｎ比の変動を抑制する発振器を提供すること。【解決手段】本発明は、それぞれ異なる発振周波数の発振信号を出力する複数の発振部１１〜1ｎと、複数の発振部１１〜１ｎのそれぞれの出力が結合し、出力端子Ｔｏｕｔの出力インピーダンスに対応する特性インピーダンスを有する伝送線路１５と、伝送線路１５と出力端子Ｔｏｕｔとの間に接続されているローパスフィルタ１８と、を具備する発振器である。【選択図】図１
2008167408.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ異なる発振周波数の発振信号を出力する複数の発振部と、
前記複数の発振部の出力がそれぞれ結合し、出力端子の出力インピーダンスに対応する特性インピーダンスを有する伝送線路と、
前記線路と前記出力端子との間に接続されているローパスフィルタと、を具備する発振器。
【請求項２】
前記伝送線路はストリップラインで形成されている請求項１記載の発振器。
【請求項３】
前記伝送線路はキャパシタ及び前記出力インピーダンスに対応する抵抗を介し接地されている請求項１記載の発振器。
【請求項４】
前記ローパスフィルタはインダクタと２つのキャパシタからなるπ型フィルタである請求項１記載の発振器。
【請求項５】
前記複数の発振部はそれぞれトランジスタを有し、
前記複数の発振部の出力はそれぞれ前記トランジスタのコレクタである請求項１記載の発振器。
【請求項６】
前記それぞれのトランジスタのベースはそれぞれ共振回路が結合されている請求項５記載の発振器。
【請求項７】
前記それぞれのトランジスタのベースはそれぞれグランドとの間に直列に接続された２つのキャパシタを具備し、
前記２つのキャパシタ間のノードは対応する前記トランジスタのエミッタに接続されている請求項５記載の発振器。
【請求項８】
前記トランジスタの各エミッタに接続し前記トランジスタのベースに帰還する帰還回路を具備する請求項５記載の発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発振器に関し、特に異なる発振周波数を出力する複数の発振部を有する発振器に関する。
【背景技術】
【０００２】
発振器、特に電圧制御発振器は、例えば、ＰＨＳ（Personal Handyphone System）端末、無線ＬＡＮ（Local Area Network）、トランシーバ等の移動体通信端末等に用いられている。
【０００３】
発振器には、異なる発振周波数を選択して出力する発振器がある。例えば、特許文献１には、３つの発振周波数の中から１つを選択し出力する発振器が開示されている。
【特許文献１】特開２００４−６４５６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
複数の異なる発振周波数を選択して出力する発振器においては、各発振周波数により出力信号の電力や高調波信号の電力が異なると発振周波数間の特性が安定しない。特に出力信号の電力はＣ／Ｎ(Carrier to Noise)特性に関係するため、発振周波数毎に出力信号の電力が異なるとＣ／Ｎ特性が発振周波数毎に異なってしまう。
【０００５】
本発明は、上記課題に鑑み、発振周波数毎の出力信号の電力及びＣ／Ｎ比の変動を抑制することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の１つの態様によれば、それぞれ異なる発振周波数の発振信号を出力する複数の発振部と、前記複数の発振部の出力がそれぞれ結合し、出力端子の出力インピーダンスに対応する特性インピーダンスを有する伝送線路と、前記伝送線路と前記出力端子との間に接続されているローパスフィルタと、を具備する発振器が提供される。これにより、各発振部の出力はストリップラインの特性インピーダンスに整合するため、各発振部の出力を出力インピーダンスに整合させることができる。また、ローパスフィルタにより高調波成分等の高周波数成分を遮断することができる。以上により、複数の発振周波数毎に出力電力や高調波電力が異なることを抑制することができる。発振周波数毎の出力電力がほぼ同レベルのため、発振周波数毎のＣ／Ｎ比もほぼ同程度とすることができる。
【発明を実施するための最良の形態】
【０００７】
図面を参照に、本発明の実施例について説明する。
【実施例１】
【０００８】
図１は実施例１に係る発振器のブロック図である。図１を参照に、発振器は複数の発振部１１から１ｎ、ストリップライン１５、ローパスフィルタ１８、キャパシタＣ２および抵抗Ｒ２を含んでいる。各発振部１１から１ｎはそれぞれ共振回路２１から２ｎおよび発振回路３１から３ｎを含んでいる。各発振部１１から１ｎの出力はストリップライン１５に結合されている。ストリップライン１５はローパスフィルタ１８を介し出力端子Ｔｏｕｔに接続されている。ストリップライン１５はキャパシタＣ２および抵抗Ｒ２を介し接地されている。
【０００９】
図２は実施例１に係る発振器の回路図である。図２を参照に、発振器は発振部１１および１２を有している。発振部１１および１２はそれぞれ共振回路２１および２２と発振回路３１および３２とを有している。共振回路２１および２２はそれぞれ可変容量ダイオードＤ１およびＤ２、キャパシタＣ２１およびＣ２２、キャパシタＣ３１およびＣ３２並びにストリップライン等の線路Ｓ１１およびＳ１２を有している。可変容量ダイオードＤ１およびＤ２のカソードはそれぞれインダクタＬ１およびＬ２を介し制御端子Ｔａと接続され、アノードは接地されている。可変容量ダイオードＤ１およびＤ２のカソードにはそれぞれキャパシタＣ２１およびＣ２２の一端が接続されている。キャパシタＣ２１およびＣ２２の他端とグランドとの間にはそれぞれキャパシタＣ３１およびＣ３２と線路Ｓ１１およびＳ１２とが並列に接続されている。制御端子Ｔａは高周波除去用のキャパシタＣ１を介し接地されている。制御端子Ｔａに印加された電圧は、インダクタＬ１およびＬ２並びにキャパシタＣ１により高周波成分が除去され、可変容量ダイオードＤ１およびＤ２のカソードに直流成分の電圧が印加される。制御端子Ｔａに印加される制御電圧が変化すると可変容量ダイオードＤ１およびＤ２の静電容量が変化し共振回路２１および２２の共振周波数が変化する。以上により、共振回路２１および２２は、制御電圧により周波数がそれぞれの発振周波数に制御された共振信号を生成する。
【００１０】
発振回路３１および３２はそれぞれＮＰＮバイポーラトランジスタＱ１およびＱ２、キャパシタＣ５１およびＣ５２並びにキャパシタＣ６１およびＣ６２を含んでいる。トランジスタＱ１およびＱ２のベースはそれぞれ結合キャパシタＣ４１およびＣ４２を介し共振回路２１および２２に接続されている。トランジスタＱ１およびＱ２のベースとグランドとの間にそれぞれキャパシタＣ５１およびＣ５２とキャパシタＣ６１およびＣ６２とが直列に接続されている。キャパシタＣ５１およびＣ５２とキャパシタＣ６１およびＣ６２との間のノードはそれぞれトランジスタＱ１およびＱ２のエミッタに接続されている。トランジスタＱ１およびＱ２のベースは、それぞれ抵抗Ｒ２１およびＲ２２を介しスイッチＳＷ１およびＳＷ２に接続され、抵抗Ｒ１１およびＲ１２を介し接地されている。抵抗Ｒ２１およびＲ２２と抵抗Ｒ１１およびＲ１２とはそれぞれトランジスタＱ１およびＱ２のベースに供給される電圧を設定する。抵抗Ｒ４１およびＲ４２はエミッタ抵抗である。以上により、発振回路３１および３２は、コルピッツ発振回路の一種であるクラップ発振回路を構成し、それぞれ共振回路２１および２２の共振信号の周波数を有する発振信号を生成する。
【００１１】
トランジスタＱ１およびＱ２のベースはそれぞれスイッチＳＷ１およびＳＷ２を介し電源端子Ｔｂに接続されている。スイッチＳＷ１がオンしスイッチＳＷ２がオフすると、発振部１１に電力が供給され発振部１１は発振信号を出力する。スイッチＳＷ２がオンしスイッチＳＷ１がオフすると、発振部１２に電力が供給され発振部１２は発振信号を出力する。
【００１２】
トランジスタＱ１およびＱ２のコレクタはストリップライン１５に接続されている。ストリップライン１５は直列に接続されたキャパシタＣ２および抵抗Ｒ２を介し接地されている。ストリップライン１５はチョーク用線路Ｓ２を介し電源端子Ｔｂに接続されている。電源端子Ｔｂは高周波除去用のキャパシタＣ１１を介し接地されている。ストリップライン１５を介し直流の電源電圧がトランジスタＱ１およびＱ２のコレクタに供給される。ストリップライン１５は、キャパシタＣ９およびＣ１０とインダクタＬ３とからなるπ型のローパスフィルタ１８を介し出力端子Ｔｏｕｔに接続されている。スイッチＳＷ１およびＳＷ２のうちオンした方に対応するトランジスタＱ１およびＱ２から出力される発振信号はローパスフィルタ１８を介し出力端子Ｔｏｕｔに出力される。
【００１３】
図３は、ストリップライン１５の断面図である。ストリップライン１５は、セラミックやガラスエポキシ等の誘電体基板８１および８２に銅等の金属膜からなるパターン９１、９２および９３が設けられている。パターン９１および９３を接地し、パターン９２を信号線路とする。ここで、誘電体基板８１および８２の厚さをｈ、パターン９２の厚さをｔ、幅をＷとすると、ストリップライン１５の特性インピーダンスは、式１で表される。
【数１】
2008167408.tif 000003
【００１４】
このように、ストリップライン１５の構造を設定することにより、任意の特性インピーダンスを有するストリップライン１５を実現することができる。実施例１においては、ストリップライン１５の特性インピーダンスＺ０を出力端子Ｔｏｕｔの出力インピーダンスである５０Ωとしている。
【００１５】
なお、誘電体基板８１および８２としては例えばガラスエポキシを用いることができる。誘電体基板８１および８２の誘電率が高いと、電磁界の影響が大きくなりストリップライン１５がノイズの影響を受け易くなる。このため、誘電体基板８１および８２は一般的に使用されているＦＲ-４ガラスエポキシ基板よりさらに誘電率が低い基板を用いることが好ましい。例えば、比誘電率が３.８程度の誘電体基板を用いることができる。
【００１６】
実施例１に係る発振器の効果を説明するため比較例に係る発振器について説明する。図４を参照に、比較例１に係る発振器はバッファ段トランジスタであるＮＰＮバイポーラトランジスタＱ３を有している。ＮＰＮバイポーラトランジスタＱ１およびＱ２のコレクタがトランジスタＱ３のエミッタに接続されている。トランジスタＱ１およびＱ２のエミッタは、インダクタＬ３で互いに接続されており、結合キャパシタＣ８を介しトランジスタＱ３のベースに接続されている。トランジスタＱ３のコレクタには線路Ｓ２を介し電圧が供給される。トランジスタＱ３のベースとコレクタとの間には抵抗Ｒ３が接続され、ベースに電圧が供給される。また、トランジスタＱ３のコレクタはキャパシタＣ９を介し出力端子Ｔｏｕｔに接続されている。その他の構成は実施例１と同じであり説明を省略する。
【００１７】
トランジスタＱ３は外部負荷が変動した場合の発振部１１および１２への影響を低減するために設けられている。出力端子Ｔｏｕｔのインピーダンスは例えば５０Ωとすることが求められる。比較例１ではバッファ段トランジスタＱ３のコレクタのインピーダンスをキャパシタＣ９を用い５０Ωに整合させる。しかしながら、キャパシタＣ９を用いたインピーダンス調整は周波数に依存する。よって、異なる発振周波数を出力する発振部１１、１２の出力を各々５０Ωに整合させることは難しい。このため、各発振部１１および１２の発振周波数によって、出力インピーダンスが異なる。これにより、外部回路と出力端子Ｔｏｕｔとのインピーダンス整合状態が各発振器１１、１２からの発振信号によって異なり、出力電力や高調波の電力が異なってしまう。
【００１８】
これに対し実施例１においては、図１および図２のように、複数の発振部１１から１ｎはそれぞれ異なる発振周波数の発振信号を出力する。ストリップライン１５(伝送線路)は、出力端子Ｔｏｕｔの出力インピーダンス(例えば５０Ω)の特性インピーダンスを有し、ストリップライン１５には複数の発振部１１、１２の出力(トランジスタＱ１およびＱ２のコレクタ)が結合されている。ストリップライン１５と出力端子Ｔｏｕｔとの間にはローパスフィルタ１８が接続されている。
【００１９】
このような構成により、各発振部１１、１２の出力はストリップライン１５の特性インピーダンスに整合するため、各発振部１１、１２の出力を周波数によらず出力インピーダンス(例えば５０Ω)に整合させることができる。これにより、外部回路と出力端子Ｔｏｕｔとのインピーダンス整合状態が、各発振部１１、１２からの発振信号によってほぼ同じとなる。よって、各発振部１１、１２の出力電力や高調波の電力をほぼ同じレベルとすることができる。
【００２０】
また、ローパスフィルタ１８のキャパシタＣ９およびＣ１０並びにインダクタＬ３の遮断周波数を発振信号より高く設定する。例えば、発振信号の高調波成分を除去するように設定する。これにより、高調波成分等の高周波数成分を遮断することができる。キャパシタＣ９およびＣ１０の容量値としては例えば数ｐＦ、インダクタＬ３のインダクタンスは例えば数ｎＨとすることができる。
【００２１】
以上のように、実施例１によれば、ストリップライン１５により、各発振部１１、１２からの発振信号間の出力電力や高調波電力のばらつきを抑制することができる。出力電力はＣ／Ｎ特性に関係するため、Ｃ／Ｎ比の発振周波数によるばらつきを抑制することができる。さらに、ローパスフィルタ１８により、高調波等の発振周波数より高周波数の不要な信号を抑制することができる。
【００２２】
伝送線路は、出力インピーダンス(例えば５０Ω)の特性インピーダンスを有すればよいが、実施例１のようにストリップライン１５で形成されることが好ましい。これにより、伝送線路の特性インピーダンスを式１のようにストリップラインの構造を設定することにより精度よく出力インピーダンス（例えば５０Ω)とすることができる。
【００２３】
ストリップライン１５はキャパシタＣ２(バイパスコンデンサ)および出力端子Ｔｏｕｔの出力インピーダンスに対応する抵抗Ｒ２を介し接地されることが好ましい。キャパシタＣ２により、ノイズを除去することができる。抵抗Ｒ２により、終端抵抗を出力インピーダンスに整合させることができる。
【００２４】
ローパスフィルタ１８はインダクタＬ３と２つのキャパシタＣ９およびＣ１０とからなるπ型フィルタであることが好ましい。ローパスフィルタ１８をＴ型フィルタで構成した場合、インダクタが２つ、キャパシタが１つ用いられる。インダクタはキャパシタより高価なため、ローパスフィルタ１８としては、Ｔ型フィルタよりπ型フィルタを用いることが好ましい。
【００２５】
実施例１においては、各発振部１１、１２の出力がトランジスタＱ１およびＱ２のコレクタである例を説明したが、発振部１１、１２から発振信号を出力するノードであれば、コレクタ以外のノードであってもよい。
【００２６】
トランジスタＱ１およびＱ２のベースはそれぞれ共振回路２１および２２が結合されていることが好ましい。これにより、発振回路３１および３２を共振周波数で安定して発振させることができる。
【００２７】
トランジスタＱ１のベースはグランドとの間に直列に接続された２つのキャパシタＣ５１およびＣ６１に接続されている。２つのキャパシタＣ５１およびＣ６１間のノードは対応するトランジスタＱ１のエミッタに接続されている。これにより、クラップ発振回路を構成することができる。
【実施例２】
【００２８】
実施例２は発振器が帰還回路を有する例である。図５を参照に、発振部１１および１２のトランジスタＱ１およびＱ２のエミッタはそれぞれインダクタＬ３１およびＬ３２を介し共通ノードＮ１に接続されている。共通ノードＮ１は帰還回路４０のＮＰＮバイポーラトランジスタＱ３のベースに結合キャパシタＣ１３を介し接続されている。また、共通ノードＮ１は並列に接続された抵抗Ｒ６およびキャパシタＣ１３２を介し接地されている。抵抗Ｒ６は消費電流を調整する抵抗で有り、キャパシタＣ１３２は出力レベルのバランスを調整するキャパシタである。帰還回路４０はエミッタ接地回路である。トランジスタＱ３のコレクタは抵抗Ｒ８１を介し帰還ノードＮ２に接続されている。トランジスタＱ３のベースとコレクタとの間には抵抗Ｒ８２、ベースとエミッタとの間にはキャパシタＣ１４が接続されている。抵抗Ｒ８２はコレクタ電流がベースに漏れることを抑制し、キャパシタＣ１４は帰還キャパシタである。帰還ノードＮ２は線路Ｓ３を介し、さらにそれぞれスイッチＳＷ１およびＳＷ２を介しそれぞれ発振回路３１および３２のトランジスタＱ１およびＱ２のベースに接続されている。
【００２９】
スイッチＳＷ１はＰＮＰバイポーラトランジスタＱ２１、抵抗Ｒ５１およびＲ６１を有し、スイッチＳＷ２はＰＮＰバイポーラトランジスタＱ２２、抵抗Ｒ５２およびＲ６２を有している。スイッチＳＷ１およびＳＷ２はそれぞれスイッチ端子Ｔｓｗ１およびＴｓｗ２に加わる信号に応じオンオフし、それぞれ発振回路３１および３２に電力を供給する。
【００３０】
帰還ノードＮ２と電源端子Ｔｂとの間にはスイッチ回路５０が接続されている。スイッチ回路５０は、ＰＮＰバイポーラトランジスタＱ４、抵抗Ｒ７１およびＲ７２からなるスイッチと、ＰＮＰバイポーラトランジスタＱ５、抵抗Ｒ７４およびＲ７５からなるスイッチと、を含んでいる。スイッチ回路５０は、動作端子Ｔｅｎに入力する動作信号に応じオンオフする。スイッチ回路５０をオフすると、発振部１１および１２並びに帰還回路４０に供給される電力を一括して遮断することができる。
【００３１】
共振回路２１において、制御端子ＴａはインダクタＬ１を介し、可変容量ダイオードＤ１１およびＤ２１のカソードに接続されている。ダイオードＤ２１のアノードは接地され、可変容量ダイオードＤ１１のアノードは並列に接続されたキャパシタＣ２１１およびＣ２１２のそれぞれの一端に接続されている。並列に接続されたキャパシタＣ２１１およびＣ２１２の他端は、共通に結合キャパシタＣ４１に接続されている。さらに、キャパシタＣ２１１およびＣ２１２の他端は、共通にキャパシタＣ３１を介し接地され、線路Ｓ１１および誘電体結合素子Ｒ１０を直列に介し接地される。
【００３２】
共振回路２２においては、並列に接続されたキャパシタＣ２２１およびＣ２２２の他端は、共通に直列に接続された線路Ｓ１２およびＳ２２を介し接地されている。また、線路Ｓ２２にはインダクタＬ１２が並列に接続されている。その他の構成は共振回路２１と同じである。
【００３３】
発振回路３１のトランジスタＱ１のコレクタはストリップライン１５に接続されている。発振回路３２のトランジスタＱ２のコレクタは並列に接続されたキャパシタＣ２０１およびインダクタＬ２０１を介しストリップライン１５に接続されている。ストリップライン１５は直列に接続されたインダクタＬ１３４およびキャパシタＣ１３１を介し接地されている。
【００３４】
実施例２に係る発振器は、トランジスタＱ１およびＱ２の各エミッタに接続しトランジスタＱ１およびＱ２のベースに帰還する帰還回路４０を有する。このように、トランジスタＱ１およびＱ２のそれぞれのエミッタから帰還回路４０を介しそれぞれのベースにフィードバックする。一方、トランジスタＱ１およびＱ２のコレクタから発振信号を出力することによりＣ／Ｎ比を改善することができる。
【００３５】
さらに、トランジスタＱ１およびＱ２のエミッタが共通ノードＮ１に結合され、１つの帰還回路４０でトランジスタＱ１およびＱ２のベースにフィードバックしているため発振器の小型化が可能となる。
【００３６】
さらに、インダクタＬ３１およびＬ３２によりトランジスタＱ１およびＱ２のエミッタに共通ノードＮ１から逆流する高調波等の発振周波数に対し高周波数な不要な信号を遮断することができる。
【００３７】
実施例１および実施例２においては、２つの発振部１１および１２を有する発振器の例を説明したが、発振部は３以上の複数設けられていてもよい。
【００３８】
本発明のいくつかの実施例について説明したが、本実施例は、本発明の原理と精神から逸脱しない限り当業者が変更することもできる。本実施例は特許請求の範囲とその均等の範囲を確定するものではない。
【図面の簡単な説明】
【００３９】
【図１】図１は実施例１に係る発振器のブロック図である。
【図２】図２は実施例１に係る発振器の回路図である。
【図３】図３はストリップラインの断面図である。
【図４】図４は比較例に係る発振器の回路図である。
【図５】図５は実施例２に係る発振器の回路図である。
【図１】
2008167408.tif 000004
【図２】
2008167408.tif 000005
【図３】
2008167408.tif 000006
【図４】
2008167408.tif 000007
【図５】
2008167408.tif 000008