(57)【要約】【課題】入力電力の変化に対する利得変動を抑えて線形性を改善することができる高周波増幅回路を提供する。【解決手段】分配器１２で２分配された高周波信号はＦＥＴ２４−１，２６−１で増幅されてから合成される。ＦＥＴ２４−１のゲート端子２４ｇには一定のバイアス電圧が印加される。ＦＥＴ２６−１のゲート端子２６ｇにバイアス電圧を印加するバイアス回路３６は、ＦＥＴ２６−１に入力される高周波信号の一部を分岐するカプラ４２と、カプラ４２で分岐された高周波信号を増幅するモニタ用ＦＥＴ４６と、モニタ用ＦＥＴ４６のドレイン端子４６ｄにおけるバイアス電流が一定値に収束するようにモニタ用ＦＥＴ４６のゲート端子４６ｇに印加するバイアス電圧を調整する定電流バイアス回路４４と、モニタ用ＦＥＴ４６のゲート端子４６ｇにおけるバイアス電圧を所定の利得とオフセットで補正してＦＥＴ２６−１のゲート端子２６ｇに印加する電圧変換回路４８と、を含む。【選択図】図３
2008270977.tif 000002
【特許請求の範囲】
【請求項１】
振幅変動を伴う高周波信号を２分配する分配器と、
分配器で２分配された高周波信号の一方を増幅する第１増幅器と、
分配器で２分配された高周波信号の他方を増幅する第２増幅器と、
第１増幅器の入力端子に一定のバイアス電圧を印加する第１バイアス回路と、
第２増幅器の入力端子にバイアス電圧を印加する第２バイアス回路と、
を備え、
第１増幅器で増幅された高周波信号と第２増幅器で増幅された高周波信号とを合成して出力する高周波増幅回路であって、
第２バイアス回路は、
第２増幅器に入力される高周波信号の一部を分岐する分岐手段と、
分岐手段で分岐された高周波信号を増幅するモニタ用増幅器と、
モニタ用増幅器の出力端子におけるバイアス電流の変化に対して、当該バイアス電流を一定値に収束させるようにモニタ用増幅器の入力端子に印加するバイアス電圧を調整する定電流バイアス回路と、
モニタ用増幅器の入力端子におけるバイアス電圧に基づいて第２増幅器の入力端子に印加するバイアス電圧を調整するバイアス調整回路と、
を有する、高周波増幅回路。
【請求項２】
請求項１に記載の高周波増幅回路であって、
バイアス調整回路は、モニタ用増幅器の入力端子におけるバイアス電圧を所定の利得とオフセットで補正して第２増幅器の入力端子に印加する電圧利得調整回路を含む、高周波増幅回路。
【請求項３】
請求項１または２に記載の高周波増幅回路であって、
前記一定値が、第１増幅器への入力電力が０であるときの第１増幅器の出力端子におけるバイアス電流値に基づいて設定されている、高周波増幅回路。
【請求項４】
請求項１〜３のいずれか１に記載の高周波増幅回路であって、
バイアス調整回路は、高周波増幅回路から出力される平均電力が最大である場合に高周波増幅回路の効率が所定値となるように、第２増幅器の入力端子に印加するバイアス電圧を調整する、高周波増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波増幅回路、特に高効率増幅を図った高周波増幅回路に関する。
【背景技術】
【０００２】
高効率な増幅器を実現する手段の１つとして、ドハティ増幅器が知られている（例えば下記特許文献１）。ドハティ増幅器は、入力信号を分配する分配器（例えばウィルキンソン分配器）と、例えばＡＢ級にバイアスされ低入力電力から動作するキャリア増幅器と、例えばＣ級にバイアスされ入力電力が十分大きいときに動作するピーク増幅器と、を含んで構成されており、出力回路はアイソレーションの無い合成回路で可変負荷を実現して高効率動作を可能としている。
【０００３】
【特許文献１】特開２００６−１９７５５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ドハティ増幅器において、入力電力が小さいときはピーク増幅器がオフ状態であり、その出力インピーダンスは開放状態であるため、分配器でピーク増幅器側へ分配された電力はすべて反射され、通常分配器に使用されるウィルキンソン分配器の抵抗（反射波吸収抵抗）で消費される。その結果、３ｄＢ程度の損失が発生してドハティ増幅器全体での利得が低下する。また、ピーク増幅器が動作し始める領域においても利得変動が大きくなる。その結果、図９に示すように、入力電力の変化に対してドハティ増幅器全体での利得が変動し、ドハティ増幅器の線形性が低下する。
【０００５】
本発明は、入力電力の変化に対する利得変動を抑えることができ、線形性を改善することができる高周波増幅回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る高周波増幅回路は、上述の目的を達成するために以下の手段を採った。
【０００７】
本発明に係る高周波増幅回路は、振幅変動を伴う高周波信号を２分配する分配器と、分配器で２分配された高周波信号の一方を増幅する第１増幅器と、分配器で２分配された高周波信号の他方を増幅する第２増幅器と、第１増幅器の入力端子に一定のバイアス電圧を印加する第１バイアス回路と、第２増幅器の入力端子にバイアス電圧を印加する第２バイアス回路と、を備え、第１増幅器で増幅された高周波信号と第２増幅器で増幅された高周波信号とを合成して出力する高周波増幅回路であって、第２バイアス回路は、第２増幅器に入力される高周波信号の一部を分岐する分岐手段と、分岐手段で分岐された高周波信号を増幅するモニタ用増幅器と、モニタ用増幅器の出力端子におけるバイアス電流の変化に対して、当該バイアス電流を一定値に収束させるようにモニタ用増幅器の入力端子に印加するバイアス電圧を調整する定電流バイアス回路と、モニタ用増幅器の入力端子におけるバイアス電圧に基づいて第２増幅器の入力端子に印加するバイアス電圧を調整するバイアス調整回路と、を有することを要旨とする。
【０００８】
本発明の一態様では、バイアス調整回路は、モニタ用増幅器の入力端子におけるバイアス電圧を所定の利得とオフセットで補正して第２増幅器の入力端子に印加する電圧利得調整回路を含むことが好適である。
【０００９】
本発明の一態様では、前記一定値が、第１増幅器への入力電力が０であるときの第１増幅器の出力端子におけるバイアス電流値に基づいて設定されていることが好適である。
【００１０】
本発明の一態様では、バイアス調整回路は、高周波増幅回路から出力される平均電力が最大である場合に高周波増幅回路の効率が所定値となるように、第２増幅器の入力端子に印加するバイアス電圧を調整することが好適である。
【発明の効果】
【００１１】
本発明によれば、定電流バイアスで動作するモニタ用増幅器の入力端子におけるバイアス電圧に基づいて第２増幅器の入力端子に印加するバイアス電圧を調整することで、入力電力の変化に対する高周波増幅回路全体の利得変動を抑えることができ、高周波増幅回路の線形性を改善することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明を実施するための形態（以下実施形態という）を図面に従って説明する。
【００１３】
図１〜３は、本発明の実施形態に係る高周波増幅回路１０の構成の概略を示す図であり、図１は全体構成の概略を示し、図２はバイアス回路３４の構成の概略を示し、図３はバイアス回路３６の構成の概略を示す。入力端子ＩＮには、振幅変動（包絡線変動）を伴う高周波信号が入力される。ここでの高周波信号は、所定の帯域幅を有する広帯域変調信号であり、変調方式としては、例えばＷＣＤＭＡやＯＦＤＭ等を用いることができる。分配器１２は、入力端子ＩＮに入力された高周波信号を２分配する。ここでの分配器１２としては、例えばウィルキンソン分配器を用いることができ、分配器１２では高周波信号が等分配される。分配器１２で２分配された高周波信号の一方は、増幅器（第１増幅器）２４に入力され、分配器１２で２分配された高周波信号の他方は、所定の特性インピーダンス（例えば５０Ω）を有する１／４波長線路２８によりπ／２位相差が付けられてから増幅器（第２増幅器）２６に入力される。増幅器２４は分配器１２で２分配された高周波信号の一方を増幅し、増幅器２６は分配器１２で２分配された高周波信号の他方を増幅する。増幅器２４で増幅された高周波信号は、所定の特性インピーダンス（例えばＲｏｕｔ）を有する１／４波長線路３０を通過した後に、増幅器２６で増幅された高周波信号と合成される。合成された高周波信号は、出力端子ＯＵＴから出力され、例えばインピーダンスＲｏｕｔ／２の負荷（図示せず）へ供給される。
【００１４】
バイアス回路（第１バイアス回路）３４は、増幅器２４の入力端子に一定のバイアス電圧を印加する。図２に、バイアス回路３４の一例を示す。図２に示す例では、増幅器２４にＦＥＴ２４−１が用いられており、ＦＥＴ２４−１のゲート端子２４ｇが増幅器２４の入力端子に相当し、ＦＥＴ２４−１のドレイン端子２４ｄが増幅器２４の出力端子に相当する。ゲートバイアス電源ＶＧＧ１の電圧は、互いに直列接続された感温抵抗ＲＴと可変抵抗ＲＶと抵抗Ｒ１とにより分圧され、この分圧された電圧がバイアスチョークコイルＬ１を介してＦＥＴ２４−１のゲート端子２４ｇに印加される。ＦＥＴ２４−１のゲート端子２４ｇは、互いに直列接続されたサーミスタＴＨ及び抵抗Ｒ２ともバイアスチョークコイルＬ１を介して接続されている。そして、ドレインバイアス電源ＶＤＤ１からバイアスチョークコイルＬ２を介してＦＥＴ２４−１のドレイン端子２４ｄにバイアス電流（ドレイン電流）Ｉｄｄ１が供給される。また、ＦＥＴ２４−１のゲート端子２４ｇ側及びドレイン端子２４ｄ側には、直流遮断用のコンデンサＣ１，Ｃ２がそれぞれ設けられている。ここでは増幅器２４がＡＢ級にバイアスされるように、増幅器２４の入力端子（ＦＥＴ２４−１のゲート端子２４ｇ）に印加されるバイアス電圧が一定の値に調整されている。そのため、図４に示すように、増幅器２４（ＦＥＴ２４−１）への入力電力Ｐｉｎが小さいときから増幅器２４の出力端子（ＦＥＴ２４−１のドレイン端子２４ｄ）にバイアス電流（ドレイン電流）Ｉｄｄ１が流れ、増幅器２４への入力電力Ｐｉｎの増大（変化）に対して、増幅器２４の出力端子におけるバイアス電流（ドレイン電流）Ｉｄｄ１が増大（変化）する。なお、バイアス回路３４の構成については、図２に示す構成例以外にも、公知のバイアス回路を適用することもできる。
【００１５】
本実施形態では、分配器１２、増幅器２４、１／４波長線路２８，３０、及びバイアス回路３４については、ドハティ増幅器の構成を適用することができる。ただし、増幅器２６のバイアス回路３６の構成がドハティ増幅器と異なる。以下、バイアス回路３６の構成例について説明する。
【００１６】
バイアス回路（第２バイアス回路）３６は、増幅器２６の入力端子にバイアス電圧を印加する。図３に、バイアス回路３６の一例を示す。図３に示す例では、増幅器２６にＦＥＴ２６−１が用いられており、ＦＥＴ２６−１のゲート端子２６ｇが増幅器２６の入力端子に相当し、ＦＥＴ２６−１のドレイン端子２６ｄが増幅器２６の出力端子に相当する。
【００１７】
図３に示す例では、増幅器２６（ＦＥＴ２６−１のゲート端子２６ｇ）に入力される高周波信号の一部がカプラ４２により分岐されて取り出される。カプラ４２により分岐された高周波信号は、モニタ用ＦＥＴ（モニタ用増幅器）４６のゲート端子４６ｇに供給され、モニタ用ＦＥＴ４６で増幅される。ここでのモニタ用ＦＥＴ４６は、ピンチオフ電圧Ｖｔｈや相互コンダクタンスＧｍやゲート・ソースブレイクダウン電圧等の特性がＦＥＴ２６−１と略等しくなるように、ＦＥＴ２６−１と同一チップ上に形成する（同一プロセスで製造する）ことが好ましい。そして、モニタ用ＦＥＴ４６はＦＥＴ２６−１に対しスケールダウンされたデバイスであってもよく、ＦＥＴ２６−１とモニタ用ＦＥＴ４６とのサイズ比をｘ：１（ｘ＞１）とすると、ＦＥＴ２６−１への入力電力とモニタ用ＦＥＴ４６への入力電力との比がｘ：１になるように、カプラ４２の結合度を設定することが好ましい。
【００１８】
定電流バイアス回路４４は、モニタ用ＦＥＴ４６のドレイン端子４６ｄ（モニタ用増幅器の出力端子）におけるバイアス電流（ドレイン電流）が一定値Ｉｄｄ３に収束するように、モニタ用ＦＥＴ４６のゲート端子４６ｇ（モニタ用増幅器の入力端子）に印加するバイアス電圧を調整する。そのため、モニタ用ＦＥＴ４６は定電流バイアスで動作する。
【００１９】
ここでの定電流バイアス回路４４の構成例を図５に示す。図５に示す例では、ゲートバイアス電源ＶＧＧ２の電圧は、抵抗Ｒ１５及びコンデンサＣ１３を含む時定数回路３８とバイアスチョークコイルＬ１１とを介してモニタ用ＦＥＴ４６のゲート端子４６ｇに印加される。そして、ドレインバイアス電源ＶＤＤ２は、抵抗Ｒ１２及びバイアスチョークコイルＬ１２を介してモニタ用ＦＥＴ４６のドレイン端子４６ｄに接続されており、ドレインバイアス電源ＶＤＤ２から抵抗Ｒ１２及びバイアスチョークコイルＬ１２を介してモニタ用ＦＥＴ４６のドレイン端子４６ｄにバイアス電流（ドレイン電流）が供給される。また、ドレインバイアス電源ＶＤＤ２の電圧は、互いに直列接続された抵抗Ｒ１１とダイオードＤ１と抵抗Ｒ１３とにより分圧され、この分圧された電圧ＶｂがトランジスタＴｒ１のベース端子に印加される。トランジスタＴｒ１のエミッタ端子は、バイアスチョークコイルＬ１２を介してモニタ用ＦＥＴ４６のドレイン端子４６ｄに接続されており、トランジスタＴｒ１のコレクタ端子は、抵抗Ｒ１４及びバイアスチョークコイルＬ１１を介してモニタ用ＦＥＴ４６のゲート端子４６ｇに接続されている。また、モニタ用ＦＥＴ４６のゲート端子４６ｇ側及びドレイン端子４６ｄ側には、直流遮断用のコンデンサＣ１１，Ｃ１２がそれぞれ設けられている。
【００２０】
図５に示す定電流バイアス回路４４において、例えばモニタ用ＦＥＴ４６のドレイン電流が減少した場合は、トランジスタＴｒ１のベース〜エミッタ間電圧Ｖｂｅが増大し、トランジスタＴｒ１のベース電流Ｉｂも増大する。その結果、トランジスタＴｒ１のコレクタ電流Ｉｃも増大し、時定数回路３８の抵抗Ｒ１５の電圧降下が生じることで、モニタ用ＦＥＴ４６のゲート端子４６ｇに供給されるバイアス電圧が浅くなる方向に動作し、モニタ用ＦＥＴ４６のドレイン電流を増大させる。一方、モニタ用ＦＥＴ４６のドレイン電流が増大した場合は、このドレイン電流を減少させるようにモニタ用ＦＥＴ４６のゲート端子４６ｇに供給されるバイアス電圧が調整される。そのため、ドレインバイアス電源ＶＤＤ２の電圧値をＶＤＤ２、トランジスタＴｒ１のベース電圧値をＶｂ、トランジスタＴｒ１のベース〜エミッタ間電圧値をＶｂｅ、抵抗Ｒ１２の抵抗値をＲ１２として、以下の（１）式が成立し、モニタ用ＦＥＴ４６のドレイン電流（モニタ用増幅器の出力端子におけるバイアス電流）の変化に対して、このドレイン電流が一定値Ｉｄｄ３に収束するように、モニタ用ＦＥＴ４６のゲート端子４６ｇに印加するバイアス電圧が調整される。その結果、モニタ用ＦＥＴ４６への入力電力の変化に対して、モニタ用ＦＥＴ４６の出力端子におけるバイアス電流（ドレイン電流）が一定値Ｉｄｄ３に収束するようにバイアス電圧が調整される。なお、トランジスタＴｒ１のベース〜エミッタ間電圧Ｖｂｅの温度特性は、ダイオードＤ１の温度特性により補償される。
Ｉｄｄ３＝（ＶＤＤ２−Ｖｂ−Ｖｂｅ）／Ｒ１２      （１）
【００２１】
ただし、図５に示す定電流バイアス回路４４では、時定数回路３８が設けられているため、モニタ用ＦＥＴ４６のドレイン電流の変化に対して、このドレイン電流が時定数回路３８の時定数τで一定値Ｉｄｄ３に収束するように、モニタ用ＦＥＴ４６のゲート端子４６ｇに印加するバイアス電圧が調整される。そのため、時定数回路３８の時定数τより十分長い周期のドレイン電流の変動に対して、ドレイン電流が一定値Ｉｄｄ３に収束するように動作する。一方、時定数τより十分短い周期のドレイン電流の変動に対しては、ドレイン電流が一定値Ｉｄｄ３に収束するように動作せず、ドレイン電流の変動が許容される。本実施形態では、時定数回路３８の時定数τは、高周波信号（広帯域変調信号）の帯域幅の逆数より十分大きい値に設定されている。そのため、時定数τより十分長い周期の入力電力Ｐｉｎの変動（平均入力電力の変動）に対して、ドレイン電流が一定値Ｉｄｄ３に収束するように動作する。一方、時定数τより十分短い周期の変調成分に対しては、ドレイン電流の変動が許容される。例えば、変調方式としてＷＣＤＭＡを用いた場合は、３．８４ＭＨｚの帯域幅を有する信号成分を図６に示す特性のルートナイキストフィルタを使って復調して変調精度を劣化させないようにするため、τ≧０．６ｍｓ（１／τ≦１６６６Ｈｚ）に設定することができる。なお、時定数回路３８の時定数τは、（抵抗Ｒ１５の抵抗値Ｒ１５）×（コンデンサＣ１３の容量Ｃ１３）で表される。
【００２２】
バイアス調整回路として設けられた電圧変換回路４８は、モニタ用ＦＥＴ４６のゲート端子（入力端子）４６ｇにおけるバイアス電圧に基づいて、ＦＥＴ２６−１のゲート端子２６ｇ（増幅器２６の入力端子）に印加するバイアス電圧を調整する。前述の一定値Ｉｄｄ３については、増幅器２４（ＦＥＴ２４−１）への入力電力Ｐｉｎが０であるときのＦＥＴ２４−１のドレイン端子２４ｄにおけるバイアス電流値（図４のＩｄｄｒ１）に基づいて設定することができ、例えば、ＦＥＴ２４−１への入力電力Ｐｉｎが０であるときにＦＥＴ２６−１のゲート端子２６ｇとモニタ用ＦＥＴ４６のゲート端子４６ｇとでバイアス電圧が同じになるように調整すると、Ｉｄｄｒ１／ｘに設定することができる。
【００２３】
ここでの電圧変換回路４８の構成例を図７に示す。図７に示す例では、電圧変換回路４８が、演算増幅器（ＯＰアンプ）ＯＰ１と抵抗Ｒ２１，Ｒ２２と利得調整用抵抗Ｒ２３とオフセット調整用電源ＶＳＥとを含む電圧利得調整アンプを有する。電圧変換回路（電圧利得調整アンプ）４８は、モニタ用ＦＥＴ４６のゲート端子４６ｇにおけるバイアス電圧Ｖｉｎを所定の電圧利得とオフセットで補正し、この補正した電圧ＶｏｕｔをＦＥＴ２６−１のゲート端子２６ｇに印加する。ここでの電圧利得については利得調整用抵抗Ｒ２３の抵抗値により調整可能であり、オフセット値についてはオフセット調整用電源ＶＳＥの電圧値により調整可能である。その結果、図４に示すように、増幅器２６への入力電力Ｐｉｎと増幅器２６の出力端子におけるバイアス電流（ドレイン電流）Ｉｄｄ２との間の特性が所定の傾きを有し、入力電力Ｐｉｎの増大に対してバイアス電流Ｉｄｄ２が徐々に増大するように、増幅器２６の入力端子に印加するバイアス電圧が調整される。そして、電圧利得調整アンプ４８の電圧利得の調整により、入力電力Ｐｉｎに対するドレイン電流Ｉｄｄ２の傾きを調整することが可能である。例えば、高周波増幅回路１０から出力される平均電力が最大である場合（その場合の入力電力ＰｉｎをＰ０とする）に、増幅器２６のバイアス電流Ｉｄｄ２を高周波増幅回路１０の効率が高効率の所定値となるバイアス電流値（図４のＩｄｄｒ２）に一致させるように、増幅器２６の入力端子に印加するバイアス電圧（電圧利得調整アンプ４８の電圧利得）を調整することができる。つまり、入力電力Ｐｉｎに対するドレイン電流Ｉｄｄ２の傾きが（Ｉｄｄｒ２−Ｉｄｄｒ１）／Ｐ０に一致するように、電圧利得調整アンプ４８の電圧利得を調整することができる。高周波増幅回路１０から出力される平均電力の最大値（最大平均電力）については、高周波増幅回路１０から出力可能な最大瞬時電力を高周波信号のピーク電力と平均電力との比（Peak Average Ratio）で割った値で表すことができる。なお、図４には、増幅器２４，２６のバイアス電流特性に加えて、ドハティ増幅器のピーク増幅器のバイアス電流特性も比較対象として示している。
【００２４】
前述のドハティ増幅器において、ＡＢ級にバイアスされたキャリア増幅器の出力端子におけるバイアス電流（ドレイン電流）、及びＣ級にバイアスされたピーク増幅器の出力端子におけるバイアス電流（ドレイン電流）は、入力電力Ｐｉｎの変化に対して図８に示すように変化する。入力電力Ｐｉｎが小さい場合はピーク増幅器がオフ状態であり、その出力インピーダンスは開放状態であるため、分配器でピーク増幅器側へ分配された電力はすべて反射され、通常分配器に使用されるウィルキンソン分配器の抵抗（反射波吸収抵抗）で消費される。その結果、３ｄＢ程度の損失が発生してドハティ増幅器全体での利得が低下する。また、図８に示すように、入力電力Ｐｉｎの増大（変化）に対してピーク増幅器のバイアス電流（ドレイン電流）が増大（変化）するため、ドハティ増幅器全体での利得が変動し、特に、ピーク増幅器が動作し始める領域において利得変動が大きくなる。その結果、図９に示すように、入力電力Ｐｉｎの変化に対してドハティ増幅器全体での利得Ｇａｉｎが変動し、ドハティ増幅器の線形性が低下する。なお、図９には、バランス型増幅器の入力電力Ｐｉｎに対する利得特性もドハティ増幅器と比較して示してある。
【００２５】
これに対して本実施形態では、定電流バイアスで動作するモニタ用ＦＥＴ４６の入力端子におけるバイアス電圧を電圧変換回路（電圧利得調整アンプ）４８で補正して増幅器２６の入力端子に印加している。これによって、入力電力Ｐｉｎが小さい場合は、増幅器２６が見かけ上ＡＢ級にバイアスされて動作し、本実施形態に係る高周波増幅回路１０がＡＢ級のバランス型増幅器として機能する。そのため、分配器１２で増幅器２６側へ分配された電力の反射を抑えて、分配器１２（ウィルキンソン分配器の反射波吸収抵抗）での電力消費を抑えることができるので、高周波増幅回路１０全体での利得の低下を抑えることができる。さらに、入力電力Ｐｉｎが０である場合に増幅器２６のバイアス電流Ｉｄｄ２が増幅器２４のバイアス電流Ｉｄｄ１と一致するように、モニタ用ＦＥＴ４６のバイアス電流Ｉｄｄ３を設定することで、入力電力Ｐｉｎが小さい場合に増幅器２６側へ分配された電力の反射をほぼ無くすことができ、高周波増幅回路１０全体での利得低下をほぼ無くすことができる。一方、例えば増幅器２６から出力される平均電力が最大である場合等、入力電力Ｐｉｎが大きい場合は、増幅器２６が見かけ上Ｃ級にバイアスされて動作し、本実施形態に係る高周波増幅回路１０がドハティ増幅器として機能する。つまり、増幅器２４がキャリア増幅器として機能し、増幅器２６がピーク増幅器として機能する。高周波増幅回路１０から出力される平均電力が最大である場合は、増幅器２６のバイアス電流（ドレイン電流）Ｉｄｄ２は、高周波増幅回路１０の効率が高効率の所定値となる電流値Ｉｄｄｒ２に設定されているため、ドハティ増幅器と同様に高効率増幅を行うことができる。このように、本実施形態では、入力電力Ｐｉｎが増大するにつれてバランス型増幅器の動作からドハティ増幅器の動作へ徐々に移行するため、図１０に示すように、入力電力Ｐｉｎの変化に対して高周波増幅回路１０全体での利得Ｇａｉｎの変動を抑えることができ、高周波増幅回路１０の線形性を改善することができる。
【００２６】
また、ドハティ増幅器において、入力電力Ｐｉｎが小さい場合は、ピーク増幅器のバイアス電流（ドレイン電流）がほぼ０であるため、ＦＥＴ等の半導体素子のばらつきを補正するためのバイアス調整が困難となる。また、キャリア増幅器の出力信号とピーク増幅器の出力信号とをアイソレーションの無い合成回路で合成しているため、温度による負荷変動が大きく特性劣化が生じ、量産性が低下する。
【００２７】
これに対して本実施形態では、入力電力Ｐｉｎが小さい場合から増幅器２６の出力端子（ＦＥＴ２４−１のドレイン端子２４ｄ）にバイアス電流（ドレイン電流）Ｉｄｄ２が流れるため、増幅器２６のバイアス調整を容易に行うことができる。さらに、温度による負荷変動も抑えることができる。
【００２８】
なお、本実施形態では、前述の一定値Ｉｄｄ３を、Ｉｄｄｒ２に基づいて設定することもでき、例えば、Ｉｄｄｒ２／ｘに設定することもできる。さらに、一定値Ｉｄｄ３を、Ｉｄｄｒ１／ｘ以上且つＩｄｄｒ２／ｘ以下の値に設定することもできる。これらの場合においても、電圧変換回路（電圧利得調整アンプ）４８の電圧利得とオフセットの調整により、増幅器２６のバイアス電流（ドレイン電流）Ｉｄｄ２を、図４に示すように、入力電力Ｐｉｎが０のときにＩｄｄｒ１、入力電力ＰｉｎがＰ０のときにＩｄｄｒ２に調整することが可能である。
【００２９】
以上、本発明を実施するための形態について説明したが、本発明はこうした実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において、種々なる形態で実施し得ることは勿論である。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施形態に係る高周波増幅回路の構成の概略を示す図である。
【図２】本発明の実施形態に係る高周波増幅回路の構成の概略を示す図である。
【図３】本発明の実施形態に係る高周波増幅回路の構成の概略を示す図である。
【図４】本発明の実施形態に係る高周波増幅回路のバイアス電流特性の一例を示す図である。
【図５】本発明の実施形態に係る高周波増幅回路に用いられる定電流バイアス回路の構成の一例を示す図である。
【図６】ルートナイキストフィルタ特性の一例を示す図である。
【図７】本発明の実施形態に係る高周波増幅回路に用いられる電圧変換回路の構成の一例を示す図である。
【図８】ドハティ増幅器のバイアス電流特性の一例を示す図である。
【図９】ドハティ増幅器及びバランス型増幅器の利得特性の一例を示す図である。
【図１０】本発明の実施形態に係る高周波増幅回路の利得特性の一例を示す図である。
【符号の説明】
【００３１】
１０  高周波増幅回路、１２  分配器、２４，２６  増幅器、２４−１，２６−１  ＦＥＴ、２８，３０  １／４波長線路、３４，３６  バイアス回路、３８  時定数回路、４２  カプラ、４４  定電流バイアス回路、４６  モニタ用ＦＥＴ、４８  電圧変換回路。
【図１】
2008270977.tif 000003
【図２】
2008270977.tif 000004
【図３】
2008270977.tif 000005
【図４】
2008270977.tif 000006
【図５】
2008270977.tif 000007
【図６】
2008270977.tif 000008
【図７】
2008270977.tif 000009
【図８】
2008270977.tif 000010
【図９】
2008270977.tif 000011
【図１０】
2008270977.tif 000012