(57)【要約】【課題】ＬＳＩの電源系の複数のノイズを定量的に評価し、安定かつ低ノイズである電源系を短時間で精度よく最適に設計できるようにすること。【解決手段】回路設計に関するデータを含む入力情報を回路設計装置内に入力する入力装置１と、入力情報に基づいて、電源回路の電圧変動特性及び電源ノイズ特性を導出する特性導出手段２と、電圧変動条件及び電源ノイズ条件を含む判定基準データベース６と、電圧変動特性と電圧変動条件とを比較して電圧変動特性が電圧変動条件を満たすか否かを判定する電圧変動条件判定手段４、及び、電源ノイズ特性と電源ノイズ条件とを比較して電源ノイズ特性が電源ノイズ条件を満たしているか否かを判定する電源ノイズ条件判定手段５を有する条件可否判定手段３と、条件可否判定手段３で判定された結果を出力する出力装置７と、を備える。【選択図】図１
2008276612.tif 000002
【特許請求の範囲】
【請求項１】
プリント配線基板上に実装された電源配線に半導体集積回路及び電子部品が接続された電源回路を設計する回路設計装置であって、
回路設計に関するデータを含む入力情報を前記回路設計装置内に入力する入力装置と、
前記入力情報に基づいて、前記電源回路における前記半導体集積回路の電源電圧の特性である電圧変動特性、及び、前記電源回路から発生するノイズの特性である電源ノイズ特性を導出する特性導出手段と、
前記電圧変動特性の許容範囲を規定した電圧変動条件、及び、前記電源ノイズ特性の許容範囲を規定した電源ノイズ条件を含む判定基準データベースと、
前記電圧変動特性と前記電圧変動条件とを比較して前記電圧変動特性が前記電圧変動条件を満たすか否かを判定する電圧変動条件判定手段、及び、前記電源ノイズ特性と前記電源ノイズ条件とを比較して前記電源ノイズ特性が前記電源ノイズ条件を満たしているか否かを判定する電源ノイズ条件判定手段を有する条件可否判定手段と、
前記条件可否判定手段で判定された結果を出力する出力装置と、
を備えることを特徴とする回路設計装置。
【請求項２】
前記特性導出手段は、前記入力情報に基づいて前記電源回路の等価回路モデルを生成する等価回路モデル生成手段と、前記等価回路モデルを解析して電圧変動特性及び電源ノイズ特性を演算する演算手段とを有する解析手段であることを特徴とする請求項１記載の回路設計装置。
【請求項３】
前記等価回路モデル生成手段は、前記入力情報に含まれる前記プリント配線基板及び前記電子部品の設計情報に基づいて前記プリント配線基板の等価回路モデルを生成する基板等価回路モデル生成手段、及び、前記入力情報に含まれる前記半導体集積回路の設計情報に基づいて前記半導体集積回路の等価回路モデルを生成する半導体集積回路等価回路モデル生成手段を有することを特徴とする請求項２記載の回路設計装置。
【請求項４】
前記基板等価回路モデル生成手段は、前記入力情報に含まれる前記電源配線の物理構造と電気的特性に基づいて前記基板等価回路モデルを生成する機能を有するフィールドソルバを備えることを特徴とする請求項３記載の回路設計装置。
【請求項５】
前記条件可否判定手段で前記電圧変動条件及び前記電源ノイズ条件の一方又は両方を満たさないと判定された場合に、前記電源回路の記述を変更して、変更後の前記電源回路の記述を前記解析手段に入力する回路記述変更手段を備えることを特徴とする請求項２乃至４のいずれか一に記載の回路設計装置。
【請求項６】
前記入力情報及び該判定基準データベースを記憶する記憶装置を備えることを特徴とする請求項１乃至５のいずれか一に記載の回路設計装置。
【請求項７】
前記記憶装置は、前記プリント配線基板のレイアウト情報、構造情報を含むＣＡＤデータが記憶されており、
前記入力装置は、前記記憶装置に記憶されている前記ＣＡＤデータから前記レイアウト情報を抽出して前記解析手段に入力することを特徴とする請求項６記載の回路設計装置。
【請求項８】
前記記憶装置は、前記プリント配線基板上に実装される電子部品の設計情報を含む部品データベース、前記半導体集積回路の設計情報を含む半導体集積回路情報、前記半導体集積回路の動作に関する情報を含む半導体集積回路データベースが記憶されており、
前記入力装置は、前記記憶装置に記憶されている前記ＣＡＤデータ、前記部品データベース、前記半導体集積回路情報、及び前記半導体集積回路データベースから必要なデータを抽出し、抽出された前記データを前記解析手段に入力することを特徴とする請求項７記載の回路設計装置。
【請求項９】
前記条件可否判定手段は、前記電圧変動条件及び前記電源ノイズ条件の一方又は両方を満たさないと判定された場合に、前記条件可否判定手段によって得られた判定結果を、前記記憶装置におけるＣＡＤデータ及び半導体集積回路情報に向けて出力することを特徴とする請求項８記載の回路設計装置。
【請求項１０】
前記条件可否判定手段で前記電圧変動条件及び前記電源ノイズ条件の一方又は両方を満たさないと判定された場合に、前記条件可否判定手段によって得られた判定結果に基づいて、前記記憶装置内の前記ＣＡＤデータ及び前記半導体集積回路情報の一方又は両方に関する前記電源回路の記述を変更して、変更後の前記電源回路の記述を前記解析手段に入力する回路記述変更手段を備えることを特徴とする請求項８記載の回路設計装置。
【請求項１１】
前記入力情報は、前記プリント配線基板及び前記電子部品の設計情報において部品名称又は型番を含み、
前記入力装置は、前記部品名称又は型番に基づいて、前記部品データベースにおける該当する部品の等価回路モデルを選択して当該等価回路モデルを前記特性導出手段に入力することを特徴とする請求項７乃至１０のいずれか一に記載の回路設計装置。
【請求項１２】
プリント配線基板上に実装された電源配線に半導体集積回路及び電子部品が接続された電源回路を設計する回路設計方法であって、
回路設計に関するデータを含む入力情報を回路設計装置内に入力する入力工程と、
前記入力情報に基づいて、前記電源回路における前記半導体集積回路の電源電圧の特性である電圧変動特性、及び、前記電源回路から発生するノイズの特性である電源ノイズ特性を導出する特性導出工程と、
前記電圧変動特性と、前記電圧変動特性の許容範囲を規定した電圧変動条件とを比較して前記電圧変動特性が前記電圧変動条件を満たすか否かを判定するとともに、前記電源ノイズ特性と、前記電源ノイズ特性の許容範囲を規定した電源ノイズ条件とを比較して前記電源ノイズ特性が前記電源ノイズ条件を満たしているか否かを判定する判定工程と、
前記判定工程で判定された結果を出力する出力工程と、
を含むことを特徴とする回路設計方法。
【請求項１３】
前記特性導出工程では、
前記入力情報に基づいて前記電源回路の等価回路モデルを生成する等価回路モデル生成工程と、
前記等価回路モデルを解析して電圧変動特性及び電源ノイズ特性を演算する演算工程と、
を含むことを特徴とする請求項１２記載の回路設計方法。
【請求項１４】
前記等価回路モデル生成工程では、
前記入力情報に含まれる前記プリント配線基板及び前記電子部品の設計情報に基づいて前記プリント配線基板の等価回路モデルを生成する基板等価回路モデル生成工程と、
前記入力情報に含まれる前記半導体集積回路の設計情報に基づいて前記半導体集積回路の等価回路モデルを生成する半導体集積回路等価回路モデル生成工程と、
を含むことを特徴とする請求項１３記載の回路設計方法。
【請求項１５】
前記出力工程では、前記判定工程にて前記電圧変動条件及び前記電源ノイズ条件の両方を満たすと判定された場合、そのときのプリント配線基板の構造を出力し、
前記判定工程にて前記電圧変動条件及び前記電源ノイズ条件の一方又は両方を満たさないと判定された場合、プリント回路配線基板の構造を変更する変更処理を行い、
変更されたプリント回路配線基板の情報を用いて前記入力工程、前記特性導出工程、前記判定工程を行うことを特徴とする請求項１２乃至１４のいずれか一に記載の回路設計方法。
【請求項１６】
前記変更処理では、
予め用意されている回路記述の変更指針に従い、
前記プリント回路配線基板上に実装された電子部品の情報を変更する対策部品実装処理と、
前記プリント回路配線基板の基板自身の構造を変更する基板変更処理と、
前記プリント回路配線基板上に実装された半導体集積回路の情報を変更する半導体集積回路変更処理と、
のうちのいずれかの処理が選択されることを特徴とする請求項１５記載の回路設計方法。
【請求項１７】
前記対策部品実装処理では、
前記予め用意されている回路記述の変更指針に従い、
前記プリント回路配線基板上に実装された部品の種類、実装箇所、位置情報を決定する対策部品データ決定処理を行い、
前記対策部品データ決定処理に伴って生じるプリント回路配線基板のレイアウトを変更するレイアウト変更処理を行うことを特徴とする請求項１６記載の回路設計方法。
【請求項１８】
前記基板変更処理として、
前記予め用意されている回路記述の変更指針に従い、
前記プリント回路配線基板の配線のレイアウトを変更する配線レイアウト変更処理と、
前記プリント回路配線基板の層構造や特性の変更を行う基板構造変更処理と、
のうちいずれかの処理が選択されることを特徴とする請求項１６記載の回路設計方法。
【請求項１９】
前記半導体集積回路変更処理として、
前記予め用意されている回路記述の変更指針に従い、
前記半導体集積回路の動作状態を変更する動作状態処理と、
前記プリント回路配線基板に実装される半導体集積回路やパッケージの種類の変更を行う半導体集積回路種類変更処理と、
のうちいずれかの処理が選択されることを特徴とする請求項１６記載の回路設計方法。
【請求項２０】
請求項１２乃至１９のいずれか一に記載の回路設計方法の各工程に対応するステップを回路設計装置に実行させることを特徴とする回路設計プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路を設計する回路設計装置及び方法並びにプログラムに関し、半導体集積回路及びその他の電子部品が搭載されたプリント配線基板における電源回路を設計するための回路設計装置及び方法並びにプログラムに関する。
【背景技術】
【０００２】
従来、コンピュータを利用して電子回路を設計するＣＡＤ（Computer Aided Design）システム、電子回路シミュレータ等の回路設計装置では、電源端子を流れる高周波電流の特性やその電源端子電流により発生する電磁界放射（ＥＭＩ：Electro-Magnetic Interference）の特性であると定義される電源ノイズ特性を考慮して、電子回路を設計するものがある（例えば、特許文献１〜３参照、図３２〜３４参照）。このような回路設計装置によれば、電子回路を短時間で最適な条件に設計することができ、不安定な電源系を抽出することができる。
【０００３】
例えば、特許文献１では、図３２のような設計装置を用いて、半導体集積回路（ＬＳＩ：Large-Scale Integrated）の設計データに基づき電源配線のインピーダンスを算出し、算出したインピーダンスの周波数特性を求め、求めた周波数特性に基づいて、ＬＳＩの設計を変更するという技術が開示されている。そして、設計変更を行うときには、ワイヤリング方法、パッケージの種類、２つ以上の電源配線を含む経路上に配置されるインダクタンス素子の特性、基板構造、配線間隔、２つ以上の電源配線間に既に存在するデカップリング容量の特性、配線長、配線幅、２つ以上の電源配線を含む経路上に既に存在する抵抗素子の特性などが変更される。また、ＬＳＩの動作周波数のデータから、その動作周波数帯と、電源ノイズの周波数特性においてノイズが最大になる共振周波数を含むノイズ増大周波数帯域（ノイズ帯域）を比較し、ノイズ帯域がＬＳＩの動作周波数帯と重なっていた場合、その共振周波数を動作周波数帯より低い周波数、もしくは高い周波数に移動させて、ノイズ帯域と動作周波数帯を重ならないように電源配線を設計する。さらに、電源配線のインダクタンス特性から求められる電源ノイズの共振周波数を低い周波数もしくは高い周波数に移動するために、電源配線のインダクタンス、容量、抵抗をそれぞれ調整する処理を行うという各処理により最適な設計を行う。
【０００４】
【特許文献１】特開２００５−１９６４０６号公報（図１）
【特許文献２】特開２００１−２２２５７３号公報（図１）
【特許文献３】特開２００４−２３４６１８号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１では、電源ノイズ及びノイズ帯域の設定範囲についての記述がなく、さらに電源ノイズにおいても周波数特性しか考慮していない。ここで、ＬＳＩの電源系のノイズとして考慮されるものは、ＬＳＩの電源配線が接続されるプリント配線基板（ＰＣＢ：Printed Circuit Board）の電源配線上を流れる電源電流を原因とするＥＭＩ等の周波数領域で考えられるものの他に、電源電圧変動等がある。電源電圧変動は、電源配線を流れる電源電流によって生ずる。電源電圧変動は、直流的な電圧降下（ＩＲドロップ）の他、瞬間的な電圧変動によっても生ずる。これらがＬＳＩの誤動作の原因になる。
【０００６】
ところで、ＰＣＢの電源系からのＥＭＩに代表される外部へのノイズを抑えるために、チップコンデンサ、ダンピング抵抗、フェライトビーズなどの電子部品（対策部品）を実装する対策がある。しかしながら、このような対策をした場合、必ずしもあらゆる周波数範囲でノイズが抑制できるわけでもなく、新たに電源電圧変動を引き起こす原因になる可能性もある。したがって、ＬＳＩを正常に動作させ、かつ、電源系から外部に影響するＥＭＩなどのノイズを抑えるためには、電源電圧変動と、外部へのノイズとの両方から制限をかけ、両方の制限を満たすようにＬＳＩ、及びそれが搭載されるＰＣＢの電源系を設計しなくてはならない。そのためには、直流を含めた時間領域及び周波数領域両方での評価を行う必要があり、かつ、具体的な規格等による制限を満たすための定量的な評価を行う必要がある。そのためには、ノイズの絶対量を見積もる必要がある。
【０００７】
本発明の主な課題は、ＬＳＩ及びその他の部品が搭載されたＰＣＢにおいて、ＬＳＩの電源系の複数のノイズを定量的に評価し、安定かつ低ノイズである電源系を短時間で精度よく最適に設計できるようにすることである。
【課題を解決するための手段】
【０００８】
本発明の第１の視点においては、プリント配線基板上に実装された電源配線に半導体集積回路及び電子部品が接続された電源回路を設計する回路設計装置であって、回路設計に関するデータを含む入力情報を前記回路設計装置内に入力する入力装置と、前記入力情報に基づいて、前記電源回路における前記半導体集積回路の電源電圧の特性である電圧変動特性、及び、前記電源回路から発生するノイズの特性である電源ノイズ特性を導出する特性導出手段と、前記電圧変動特性の許容範囲を規定した電圧変動条件、及び、前記電源ノイズ特性の許容範囲を規定した電源ノイズ条件を含む判定基準データベースと、前記電圧変動特性と前記電圧変動条件とを比較して前記電圧変動特性が前記電圧変動条件を満たすか否かを判定する電圧変動条件判定手段、及び、前記電源ノイズ特性と前記電源ノイズ条件とを比較して前記電源ノイズ特性が前記電源ノイズ条件を満たしているか否かを判定する電源ノイズ条件判定手段を有する条件可否判定手段と、前記条件可否判定手段で判定された結果を出力する出力装置と、を備えることを特徴とする。
【０００９】
本発明の前記回路設計装置において、前記特性導出手段は、前記入力情報に基づいて前記電源回路の等価回路モデルを生成する等価回路モデル生成手段と、前記等価回路モデルを解析して電圧変動特性及び電源ノイズ特性を演算する演算手段とを有する解析手段であることが好ましい。
【００１０】
本発明の前記回路設計装置において、前記等価回路モデル生成手段は、前記入力情報に含まれる前記プリント配線基板及び前記電子部品の設計情報に基づいて前記プリント配線基板の等価回路モデルを生成する基板等価回路モデル生成手段、及び、前記入力情報に含まれる前記半導体集積回路の設計情報に基づいて前記半導体集積回路の等価回路モデルを生成する半導体集積回路等価回路モデル生成手段を有することが好ましい。
【００１１】
本発明の前記回路設計装置において、前記基板等価回路モデル生成手段は、前記入力情報に含まれる前記電源配線の物理構造と電気的特性に基づいて前記基板等価回路モデルを生成する機能を有するフィールドソルバを備えることが好ましい。
【００１２】
本発明の前記回路設計装置において、前記条件可否判定手段で前記電圧変動条件及び前記電源ノイズ条件の一方又は両方を満たさないと判定された場合に、前記電源回路の記述を変更して、変更後の前記電源回路の記述を前記解析手段に入力する回路記述変更手段を備えることが好ましい。
【００１３】
本発明の前記回路設計装置において、前記入力情報及び該判定基準データベースを記憶する記憶装置を備えることが好ましい。
【００１４】
本発明の前記回路設計装置において、前記記憶装置は、前記プリント配線基板のレイアウト情報、構造情報を含むＣＡＤデータが記憶されており、前記入力装置は、前記記憶装置に記憶されている前記ＣＡＤデータから前記レイアウト情報を抽出して前記解析手段に入力することが好ましい。
【００１５】
本発明の前記回路設計装置において、前記記憶装置は、前記プリント配線基板上に実装される電子部品の設計情報を含む部品データベース、前記半導体集積回路の設計情報を含む半導体集積回路情報、前記半導体集積回路の動作に関する情報を含む半導体集積回路データベースが記憶されており、前記入力装置は、前記記憶装置に記憶されている前記ＣＡＤデータ、前記部品データベース、前記半導体集積回路情報、及び前記半導体集積回路データベースから必要なデータを抽出し、抽出された前記データを前記解析手段に入力することが好ましい。
【００１６】
本発明の前記回路設計装置において、前記条件可否判定手段は、前記電圧変動条件及び前記電源ノイズ条件の一方又は両方を満たさないと判定された場合に、前記条件可否判定手段によって得られた判定結果を、前記記憶装置におけるＣＡＤデータ及び半導体集積回路情報に向けて出力することが好ましい。
【００１７】
本発明の前記回路設計装置において、前記条件可否判定手段で前記電圧変動条件及び前記電源ノイズ条件の一方又は両方を満たさないと判定された場合に、前記条件可否判定手段によって得られた判定結果に基づいて、前記記憶装置内の前記ＣＡＤデータ及び前記半導体集積回路情報の一方又は両方に関する前記電源回路の記述を変更して、変更後の前記電源回路の記述を前記解析手段に入力する回路記述変更手段を備えることが好ましい。
【００１８】
本発明の前記回路設計装置において、前記入力情報は、前記プリント配線基板及び前記電子部品の設計情報において部品名称又は型番を含み、前記入力装置は、前記部品名称又は型番に基づいて、前記部品データベースにおける該当する部品の等価回路モデルを選択して当該等価回路モデルを前記特性導出手段に入力することが好ましい。
【００１９】
本発明の第２の視点においては、プリント配線基板上に実装された電源配線に半導体集積回路及び電子部品が接続された電源回路を設計する回路設計方法であって、回路設計に関するデータを含む入力情報を回路設計装置内に入力する入力工程と、前記入力情報に基づいて、前記電源回路における前記半導体集積回路の電源電圧の特性である電圧変動特性、及び、前記電源回路から発生するノイズの特性である電源ノイズ特性を導出する特性導出工程と、前記電圧変動特性と、前記電圧変動特性の許容範囲を規定した電圧変動条件とを比較して前記電圧変動特性が前記電圧変動条件を満たすか否かを判定するとともに、前記電源ノイズ特性と、前記電源ノイズ特性の許容範囲を規定した電源ノイズ条件とを比較して前記電源ノイズ特性が前記電源ノイズ条件を満たしているか否かを判定する判定工程と、前記判定工程で判定された結果を出力する出力工程と、を含むことを特徴とする。
【００２０】
本発明の第３の視点においては、回路設計プログラムであって、前記回路設計方法の各工程に対応するステップを回路設計装置に実行させることを特徴とする。
【発明の効果】
【００２１】
（請求項１）
本発明（請求項１−２０）によれば、半導体集積回路が実装されたプリント配線基板の電源回路が安定かつ低ノイズに設計されているかを自動的に判定することができ、電源回路から発生する電源ノイズを抑制し、かつ、該半導体集積回路が安定動作を行う最適な電源回路モデルを提供することができる。また、半導体集積回路やプリント配線基板の電源回路の設計に対して深い知識を有していない者でも、半導体集積回路の電源回路が安定かつ低ノイズに設計されているかどうかの判定を行うことが可能になる。また、半導体集積回路及びプリント配線基板の特性を再現した等価回路モデルを用いて解析を行うことにより、電源回路が安定かつ低ノイズに設計されているかどうかを、現実的な時間で容易に判定することが可能となる。さらに、電圧変動特性及び電源ノイズ特性を絶対値で導出することが可能であり、定量的な評価を行うことが可能になるので、どれだけマージンのある設計がされているかの評価も可能になる。
【００２２】
本発明（請求項１５−１９）によれば、判定基準を満たさないプリント配線基板の電源回路が存在した場合、構造をどのように変更するかの変更指針を用意しておくことで、判定基準を満たすように、対策部品の実装、レイアウトの変更等の手法を用いることにより、自動的に安定かつ低ノイズに設計されたプリント配線基板の電源回路の構造を得ることも可能になる。
【発明を実施するための最良の形態】
【００２３】
（実施形態１）
本発明の実施形態１に係る回路設計装置について図面を用いて説明する。図１は、本発明の実施形態１に係る回路設計装置の構成を模式的に示したブロック図である。
【００２４】
回路設計装置は、半導体集積回路及びその他の電子部品が搭載されたプリント配線基板における半導体集積回路の電源回路を設計する装置である。回路設計装置は、所定のデータベース、プログラム等のデータを記憶する記憶装置１２と、プログラムを実行することで所定の手段を実現する情報処理部と、を有するコンピュータである。回路設計装置は、主な構成部として、入力装置１と、特性導出手段２と、条件可否判定手段３と、電圧変動条件判定手段４と、電源ノイズ条件判定手段５と、判定基準データベース６と、出力装置７と、を有する。
【００２５】
入力装置１は、所定の情報を入力する装置であり、入力情報を特性導出手段２に向けて出力する。ここで、入力情報は、電源回路における半導体集積回路（ＬＳＩ）の電圧変動特性及び電源ノイズ特性を導出するのに必要な回路設計に関するデータを含む情報であり、例えば、ＬＳＩ情報、ＬＳＩデータベース、ＣＡＤデータ、及び部品データベースである。「ＬＳＩ情報」は、基板に実装されるＬＳＩの全回路接続情報、レイアウト情報等を含む情報である。「ＬＳＩデータベース」は、ＬＳＩの正常動作が可能な電圧変動特性の許容値、ＬＳＩ内部の遅延情報等を含む情報である。「ＣＡＤデータ」は、プリント配線基板（ＰＣＢ）のレイアウト情報、構造情報、材質情報等を含む情報である。「部品データベース」は、電子部品（対策部品；ＬＳＩを除く）の等価回路モデル、特性情報等を含む情報である。
【００２６】
特性導出手段２は、入力装置１からの入力情報に基づいて、ＰＣＢの電源回路の電圧変動特性および電源ノイズ特性を導出する手段であり、情報処理部において実現される。ここで、電圧変動特性は、ＰＣＢの電源配線を流れる電源電流によって生ずる電源電圧変動の特性値である。電源ノイズ特性は、ＰＣＢの電源配線のインダクタンス、抵抗、及び容量の特性から求められる電源ノイズの特性値である。
【００２７】
条件可否判定手段３は、特性導出手段２で導出された電圧変動特性および電源ノイズ特性と、判定基準データベース６に含まれる電圧変動条件および電源ノイズ条件とを比較し、ＰＣＢの電源回路が安定かつ低ノイズに設計されているか否かを自動的に判定する手段であり、情報処理部において実現される。条件可否判定手段３は、電圧変動条件判定手段４および電源ノイズ条件判定手段５を備える。
【００２８】
電圧変動条件判定手段４は、特性導出手段２で導出された電圧変動特性と、判定基準データベース６に含まれる電圧変動条件とを比較し、電圧変動特性が電圧変動条件を満たすか否か（ＰＣＢの電源回路が安定に設計されているか否か）を判定する手段である。
【００２９】
電源ノイズ条件判定手段５は、電圧変動条件判定手段４の動作と並行して、特性導出手段２で導出された電源ノイズ特性と、判定基準データベース６に含まれる電源ノイズ条件とを比較し、電源ノイズ特性が電源ノイズ条件を満たすか否か（ＰＣＢの電源回路が許容値よりも低ノイズに設計されているか否か）を判定する手段である。
【００３０】
判定基準データベース６は、判定基準となる電圧変動条件および電源ノイズ条件を含むデータベースであり、記憶装置１２に記憶されている。ここで、電圧変動条件は、電圧変動特性の許容範囲を規定した条件である。電源ノイズ条件は、電源ノイズ特性の許容範囲を規定した条件である。
【００３１】
出力装置７は、条件可否判定手段３（電圧変動条件判定手段４および電源ノイズ条件判定手段５）で判定された結果を出力する装置（例えば、表示装置、印刷装置）である。
【００３２】
次に、本発明の実施形態１に係る回路設計装置の動作について図面を用いて説明する。図２は、本発明の実施形態１に係る回路設計装置の動作を模式的に示したフローチャートである。
【００３３】
まず、回路設計装置は、ユーザの操作や記憶媒体の読取によって入力装置１に入力された入力情報の入力処理を行う（ステップＳ１）。ここで、入力情報は、電源回路における電圧変動特性及び電源ノイズ特性を導出するのに必要な情報であり、図１８に示されるようなＬＳＩ及びその他の電子部品が実装されて電源回路を構成しているＰＣＢを例に取ると、ＬＳＩ情報、ＬＳＩデータベース、ＣＡＤデータ、及び部品データベースである。
【００３４】
次に、回路設計装置は、特性導出手段２にて、入力装置１からの入力情報に基づいて、ＰＣＢの電源回路の電圧変動特性および電源ノイズ特性の特性導出処理を行う（ステップＳ２）。
【００３５】
次に、回路設計装置は、条件可否判定手段３にて、特性導出手段２によって導出された電圧変動特性及び電源ノイズ特性と、判定基準データベース６に含まれる電圧変動条件及び電源ノイズ条件とを比較し、ＰＣＢの電源回路が安定かつ低ノイズに設計されているか否かの判定処理を行う（ステップＳ３）。この判定処理では、条件可否判定手段３における電圧変動条件判定手段４にて、導出された電圧変動特性と、判定基準データベース６に含まれる電圧変動条件との比較処理を行い、ＰＣＢの電源回路が安定に設計されているか否かが判定される。それと並行して、条件可否判定手段３における電源ノイズ条件判定手段５にて、導出された電源ノイズ特性と、判定基準データベース６に含まれる電源ノイズ条件との比較処理を行い、ＰＣＢの電源回路が許容値よりも低ノイズに設計されているか否かが判定される。
【００３６】
次に、回路設計装置は、出力装置７にて、条件可否判定手段３で判定された結果の出力処理を行う（ステップＳ４）。この時、出力される結果としては、回路が安定かつ低ノイズに設計されているかどうかの判定結果のみでなく、電圧変動特性及び電源ノイズ特性と、電圧変動条件及び電源ノイズ条件との比較が図示された結果等が含まれていてもよい。
【００３７】
実施形態１によれば、どれだけのマージンを持って設計されているか、どの周波数範囲で問題があるか等を絶対値にて評価することが可能となる。
【００３８】
（実施形態２）
本発明の実施形態２に係る回路設計装置について図面を用いて説明する。図３は、本発明の実施形態２に係る回路設計装置の構成を模式的に示したブロック図である。
【００３９】
実施形態２は、実施形態１の特性導出手段（図１の２）として、解析手段８が選択される構成である。その他の構成は、実施形態１と同様である。解析手段８は、ＰＣＢの電源回路の特性を解析する手段であり、情報処理部において実現される。解析手段８は、等価回路モデル生成手段９と、演算手段１０と、を備える。
【００４０】
等価回路モデル生成手段９は、入力装置１からの入力情報（ＬＳＩ情報、ＬＳＩデータベース、ＣＡＤ情報、部品データベース）に基づいて、電源回路の等価回路モデルを生成する。等価回路モデル生成手段９は、大きく分けて２種類の手段を備える。
【００４１】
そのうち一方の手段は、入力装置１からの入力情報（特に、基板情報、電子部品情報等の基板及び電子部品の設計情報）に基づいて、基板の等価回路モデルを生成する「基板等価回路モデル生成手段」である。基板等価回路モデル生成手段は、入力情報に含まれるＣＡＤデータ（ＰＣＢのレイアウト情報、構造情報、材質情報等）や部品データベース（電子部品の等価回路モデル、特性情報等）が入力されることによって、基板の配線等の等価回路モデルを生成することが可能である。なお、基板等価回路モデル生成手段は、入力情報に含まれる電源配線の物理構造と電気的特性に基づいて基板等価回路モデルを生成する機能を有するフィールドソルバ（解析ソフトウエア）を備えていてもよい。
【００４２】
もう一方の手段は、入力装置１からの入力情報（特に、ＬＳＩ情報、ＬＳＩデータベース等のＬＳＩの設計情報）に基づいて、ＬＳＩの等価回路モデルを生成する「ＬＳＩ等価回路モデル生成手段」である。なお、ＬＳＩ等価回路モデル生成手段は、特許文献２に記載されているように、ＬＳＩの全回路接続情報からＬＳＩの等価回路モデルを自動的に生成する手段を備えていてもよい。
【００４３】
演算手段１０は、等価回路モデル生成手段９で生成された等価回路モデルを用いて電圧変動特性及び電源ノイズ特性を演算する。なお、演算手段１０には、ＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis；アナログ回路シミュレータ）に代表されるような回路解析エンジンや、回路解析結果から電磁界放射を計算するような解析エンジンを備えていてもよい。
【００４４】
次に、本発明の実施形態２に係る回路設計装置の動作について図面を用いて説明する。図４は、本発明の実施形態２に係る回路設計装置の動作を模式的に示したフローチャートである。
【００４５】
実施形態２では、実施形態１における電圧変動特性及び電源ノイズ特性の特性導出処理（図２のステップＳ２）に対応する処理として、等価回路モデル生成処理（ステップＳ５）と回路解析処理（ステップＳ６）が行われる。等価回路モデル生成処理（ステップＳ５）に関して、回路設計装置は、等価回路モデル生成手段９にて、入力装置１からの入力情報に基づいて、電源回路に係る等価回路モデルの生成処理を行う。回路解析処理（ステップＳ６）に関して、回路設計装置は、演算手段１０にて、等価回路モデル生成手段９で生成された等価回路モデルの回路解析処理を行う。この回路解析処理により、ＰＣＢにおける電圧変動特性及び電源ノイズ特性が導出される。導出された電圧変動特性及び電源ノイズ特性は、条件可否判定手段３にて判定処理（ステップＳ３）の対象となる。その他の動作は、実施形態１と同様である。
【００４６】
次に、等価回路モデル生成処理（図４のステップＳ５）について図面を用いて説明する。図５は、本発明の実施形態２に係る回路設計装置における等価回路モデル生成手段の動作を模式的に示したフローチャートである。
【００４７】
まず、回路設計装置は、入力装置１からの入力情報が等価回路モデル生成手段９に入力されると、等価回路モデル生成手段９における基板等価回路モデル生成手段に、入力情報に含まれるＣＡＤデータ（ＰＣＢのレイアウト情報、構造情報、材質情報等）と部品データベース（等価回路モデル、特性情報等）を入力する（ステップＳ１３）。
【００４８】
次に、回路設計装置は、基板等価回路モデル生成手段にて、入力されたＣＡＤデータと部品データベースに基づいて、電子部品が実装された状態のＰＣＢの基板等価回路モデルを生成する（ステップＳ１４）。
【００４９】
次に、回路設計装置は、等価回路モデル生成手段９におけるＬＳＩ等価回路モデル生成手段に、入力情報に含まれるＬＳＩ情報（ＬＳＩの全回路接続情報、レイアウト情報等）とＬＳＩデータベース（ＬＳＩの正常動作が可能な電圧変動特性の許容値、ＬＳＩ内部の遅延情報等）を入力する（ステップＳ１５）。
【００５０】
次に、回路設計装置は、ＬＳＩ等価回路モデル生成手段にて、入力されたＬＳＩ情報及びＬＳＩデータベースに基づいて、ＬＳＩの電源に流れる電流、等価アドミタンス等のＬＳＩの電源系の特性を見積もったＬＳＩ等価回路モデルを生成する（ステップＳ１６）。
【００５１】
次に、回路設計装置は、等価回路モデル生成手段９にて、基板等価回路モデル生成手段で生成された基板等価回路モデルと、ＬＳＩ等価回路モデル生成手段で生成されたＬＳＩ等価回路モデルとを結合して、ＰＣＢの電源回路モデルを生成する（ステップＳ１７）。この後、図４のステップＳ６（回路解析処理）に進むことになる。
【００５２】
なお、基板等価回路モデルに関する処理（ステップＳ１３及びＳ１４）と、ＬＳＩ等価回路モデルに関する処理（ステップＳ１５及びＳ１６）の順序は逆になってもよい。また、先にＣＡＤデータと部品データベースの入力処理（ステップＳ１３）と、ＬＳＩ情報とＬＳＩデータベースの入力処理（ステップＳ１５）とが行われてから、その後に、基板等価回路モデル生成処理（ステップＳ１４）とＬＳＩ等価回路モデル生成処理（ステップＳ１６）が行われるようにしてもよい。
【００５３】
次に、等価回路モデル生成手段９における基板等価回路モデル生成手段にフィールドソルバ（解析ソフトウエア）を備えている場合の基板等価回路モデルの生成に関する処理について図面を用いて説明する。図６は、本発明の実施形態２に係る回路設計装置における基板等価回路モデル生成手段にフィールドソルバを備えている場合の基板等価回路モデルの生成に関する処理を模式的に示したフローチャートである。
【００５４】
まず、回路設計装置は、入力装置１からの入力情報が等価回路モデル生成手段９に入力されると、等価回路モデル生成手段９における基板等価回路モデル生成手段に、入力情報に含まれるＣＡＤデータを入力する（ステップＳ１８）。
【００５５】
ここで入力されるＣＡＤデータは、図１８に示すようなＬＳＩその他の電子部品が実装されて電源供給系回路を構成しているＰＣＢを例にとると、基板電源配線４３のレイアウトに加え、図２１に示すようなＰＣＢの配線における配線幅Ｗ、配線５３の導電率、層構成５６で表される各部の寸法（t-re、t-li、t-in、t-gnd）、グランド５４の導電率、レジスト５１や絶縁層５２の誘電率（εｒ）、誘電正接（ｔａｎδ）などの構造情報、材料特性に関する数値等の材質情報等である。図１８の基板電源配線４３について重要なパラメータである配線長は、通常のＰＣＢ設計用ＣＡＤ装置に予め格納されているＣＡＤデータ（特に、配線情報）から容易に抽出すことが可能である。図２１に示されているのは、あるマイクロストリップライン構造を有する配線パターンの基板の構成（断面図）であるが、ここで導電率の代わりに材料名（例えば、銅など）を入力し、予め格納されたデータベースに基づいて材料名に対応する導電率に置き換えるなどの処理を行うことも可能である。こうして、ＰＣＢの電源配線の電気的等価回路を求めるのに必要な各部の配線毎の情報が基板等価回路モデル生成手段に入力される。
【００５６】
次に、回路設計装置は、基板等価回路モデル生成手段のフィールドソルバを用いて、基板情報に基づいて、ＰＣＢの配線パターンを解析し、ＰＣＢの配線パターンの等価回路モデルを生成するソルバ処理を実行する（ステップＳ１９）。
【００５７】
ここで、ソルバ処理は、マイクロストリップラインに代表されるようなＰＣＢにおける配線パターンの物理的な寸法に基づいて、ＳＰＩＣＥなどの回路シミュレータで使用するための抵抗、インダクタンス、キャパシタンス、コンダクタンスで表した単位長さあたりの集中定数もしくは分布定数で表現された等価回路モデルを生成する処理である。配線パターンの物理的な寸法は、図２１に示すように、レジスト５１の電気定数、絶縁層５２の電気定数、メタル配線５３の配線幅Ｗ、グランド５４とメタル配線５３からなる層構成５６などである。これらのパラメータは、ＣＡＤデータ入力処理（ステップＳ１８）で入力された値を用いる。ソルバ処理が行われて生成された単位長さ辺りの等価回路モデルの一例を図２２に示す。図２２の単位長さ辺りの等価回路モデルは、集中定数で定義されており、配線の単位長さ辺りの抵抗、インダクタンス、容量の値はそれぞれ、ＲＵ、ＬＵ、ＣＵとなっていて、コンダクタンスの値は省略された構造になっている。このように生成された単位長さ辺りの等価回路モデルが配線長分接続されることにより、ＰＣＢ全体の配線パターンの等価回路モデルが生成されるが、勿論、分布定数で表現されていても構わない。
【００５８】
次に、回路設計装置は、等価回路モデル生成手段９における基板等価回路モデル生成手段に、入力情報に含まれる部品データベースを入力する（ステップＳ２０）。
【００５９】
ここで入力される部品データベースは、図１８に示されるＰＣＢを例にとると、直流電源（レギュレータ）４４及び対策部品（チップコンデンサ）４５のそれぞれの特性情報等であり、ここでは部品データベースにおける各電子部品の等価回路モデルが含まれているものとする。
【００６０】
次に、回路設計装置は、基板等価回路モデル生成手段にて、ソルバ処理（Ｓ１９）により生成されたＰＣＢの配線パターンの等価回路モデルと、各電子部品の等価回路モデルとを実際のＰＣＢのレイアウトに合わせて結合する（ステップＳ２１）。こうして、ＰＣＢの基板等価回路モデルが生成される。これにより、基板等価回路モデルの生成に関する処理は終了する。
【００６１】
なお、処理の順番としては、部品データベース入力処理（ステップＳ２０）が最初に行われた後、ＣＡＤデータ入力処理（ステップＳ１８）とソルバ処理（ステップＳ１９）が行われてもよい。また、先にＣＡＤデータ入力処理（ステップＳ１８）と部品データベース入力処理（ステップＳ２０）を同時に行った後に、ソルバ処理（Ｓ１９）を行ってもよい。
【００６２】
次に、ＬＳＩ等価回路モデルの生成に関する処理（図５のステップＳ１５、Ｓ１６）について図面を用いて説明する。図７は、本発明の実施形態２に係る回路設計装置におけるＬＳＩ等価回路モデルの生成に関する処理を示したフローチャートである。ここでは、図３の等価回路モデル生成手段９におけるＬＳＩ等価回路モデル生成手段には、特許文献２や特許文献３に示されたＬＳＩ等価回路モデル生成システムが備えられているものとする。
【００６３】
まず、回路設計装置は、図５と同様に、等価回路モデル生成手段９におけるＬＳＩ等価回路モデル生成手段に、入力情報に含まれるＬＳＩ情報（ＬＳＩの全回路接続情報、レイアウト情報等）とＬＳＩデータベース（ＬＳＩの正常動作が可能な電圧変動特性の許容値、ＬＳＩ内部の遅延情報等）を入力する（ステップＳ１５）。
【００６４】
次に、回路設計装置は、ＬＳＩ等価回路モデル生成手段にて、ＬＳＩデータに基づいて、ＬＳＩの電源端子に流れる電流を等価的に流せるように記述されたＬＳＩの動作部分モデルを生成する（ステップＳ２２）。
【００６５】
ここで生成されるＬＳＩの動作部分モデル２１は、図１５（ａ）に示すように、電流源で記述することもできるが、同等の電流を流すトランジスタで記述されていてもよく、それらのモデルは特許文献２や特許文献３に示される方法によって設計情報から自動的に生成することが可能である。ここで、ＬＳＩの動作部分モデル又はトランジスタで記述されたモデルで等価的に流れる電源電流の波形の一例を図１６（ａ）に示す。この波形は時間変動する電流波形を表したものであるが、必要に応じて、図１６（ｂ）に示すような周波数特性を示す波形に変換してもよい。これらの波形の変換は、フーリエ変換、もしくは逆フーリエ変換によって容易に変換可能である。
【００６６】
次に、回路設計装置は、ＬＳＩ等価回路モデル生成手段にて、ＬＳＩ情報に基づいて、ＬＳＩ内の等価的なアドミタンスを表現したアドミタンスモデルを生成する（ステップＳ２３）。
【００６７】
ここで生成されるＬＳＩのアドミタンスモデル２２は、図１５（ａ）に示すように、容量や抵抗で構成されたモデルで表現できるが、透過的なトランジスタで記述されたモデルで記述されていてもよく、それらのモデルも特許文献２や特許文献３に示される方法によって設計情報から自動的に生成することが可能である。
【００６８】
次に、回路設計装置は、ＬＳＩ等価回路モデル生成手段にて、ＬＳＩ情報に基づいて、ＬＳＩの電源分配回路モデルを生成する（ステップＳ２４）。
【００６９】
ここで生成される電源分配回路モデル２４は、図１５（ｂ）に示すように、ＬＳＩの動作部分モデル２１とアドミタンスモデル２２とを合わせたＬＳＩ電源モデル２３と、ＬＳＩの２種類の電源端子（電源端子、ＧＮＤ端子）２５、２６間に接続されるモデルであり、図１８に例示したＰＣＢにおいては、ＬＳＩ４１内の電源配線のモデルだけではなくパッケージ４２のモデルを含むものとしてもよい。この電源配線のモデルは、予めデータベース内に等価回路モデルを用意しておいてそれを読み込んでもよいが、特許文献３に記載の方法で生成してもよく、または、構造や材料定数といったパラメータを含む入力情報から、等価回路モデル生成手段（図３の９）に備えられたフィールドソルバによるソルバ処理によって生成してもよい。
【００７０】
次に、回路設計装置は、ＬＳＩ等価回路モデル生成手段にて、生成されたＬＳＩの動作部分モデル２１とアドミタンスモデル２２と電源分配回路モデル２４を結合させる（ステップＳ２５）。こうして、図１５（ｂ）に例示されるようなＬＳＩ等価回路モデルが生成される。これにより、ＬＳＩ等価回路モデルの生成に関する処理は終了する。
【００７１】
なお、各モデルの生成処理（ステップＳ２２、Ｓ２３、Ｓ２４）の順番は、適宜前後させることも可能である。
【００７２】
こうした図５〜図７に示した過程に基づいて、図４の等価回路モデル生成処理（ステップＳ５）が行われ、例えば、図１８のようなＰＣＢであれば、図２３のような電源回路モデルが生成される。つまり、図５における基板等価回路モデル生成処理（ステップＳ１３、Ｓ１４）により、図２３の基板電源配線モデル６３、直流電源モデル６４、チップコンデンサモデル６５が生成されてこれらのモデルを結合した基板等価回路モデルが生成され、図５におけるＬＳＩ等価回路モデル生成処理（ステップＳ１５、Ｓ１６）により、ＬＳＩ電源モデル６１、電源分配回路モデル６８、パッケージモデル６２が生成されてこれらのモデルを結合したＬＳＩ等価回路モデルが生成され、図５の電源回路モデル生成処理（ステップＳ１７）により、基板等価回路モデルとＬＳＩ等価回路モデルが結合した電源回路モデルが生成される。
【００７３】
同様に、図１９に示すように対策部品としてダンピング抵抗４６が実装されたＰＣＢや、図２０に示すように対策部品としてフェライトビーズ４７が実装されたＰＣＢなども、予め各対策部品の部品データベースにおいて等価回路モデルが用意されていれば、対応する対策部品の等価回路モデルを用いて、図２４のようなダンピング抵抗モデル６６や、図２５のようなフェライトビーズモデル６７を生成して電源回路モデルを生成することができる。
【００７４】
次に、判定処理（図４のステップＳ３）について説明する。
【００７５】
判定処理（図４のステップＳ３）を行う前に、図３の演算手段１０にて、回路解析処理によりＰＣＢにおける電圧変動特性及び電源ノイズ特性を導出する（図４のステップＳ６）。その後、図３の条件可否判定手段３にて、演算手段１０によって導出された電圧変動特性及び電源ノイズ特性と、判定基準データベース６に含まれる電圧変動条件及び電源ノイズ条件とを比較し、ＰＣＢの電源回路が安定かつ低ノイズに設計されているか否かの判定処理を行うことになる（図４のステップＳ３）。
【００７６】
ここで、例えば、図１７のように、電圧変動条件が、直流電圧ＶＣＣより降下する値がΔＶＤＬ以内、かつ、ＬＳＩのスイッチング動作が生じる時間（ｅｘ．ｔ＝０）から電圧変動が収まるまでの戻り時間（例えば、スイッチング動作が生じてから電圧変動の幅が１％以内になるまでの時間）がｔＲＬ以内という条件を満たさなければならないとする。
【００７７】
例えば、ＬＳＩへの供給点における電源電圧波形Ａの特性においては、電圧降下値ΔＶＤＡは「ΔＶＤＡ＜ΔＶＤＬ」という条件は満たしているが、戻り時間ｔＲＡは「ｔＲＡ＜ΔｔＲＬ」という条件を満たさないので、この電源電圧波形Ａが生じる回路では、安定動作しないと判定される。
【００７８】
一方、ＬＳＩへの供給点における電源電圧波形Ｂの特性においては、戻り時間ｔＲＢは「ｔＲＢ＜ΔｔＲＬ」という条件は満たしているが、電圧降下値ΔＶＤＢは「ΔＶＤＢ＜ΔＶＤＬ」という条件を満たさないので、この電源電圧波形Ｂが生じる回路でも、安定動作しないと判定される。
【００７９】
なお、ここで電圧変動条件は電圧降下値と戻り時間の両者で検討することにしたが、電圧降下値だけが条件になっている場合も考えられる。その場合、電源電圧波形Ａが生じる回路は安定動作すると判断され、電源電圧波形Ｂが生じる回路は安定動作しないと判定されることになる。また、図２３〜図２５で例示されたような電源回路モデルにおいて、電源電圧変動値６９は、図示された点での電圧変動値をモニタしているが、別のモニタ点（例えば、ＬＳＩ電源モデル６１の両端子間の電圧）での電源電圧値において、電圧変動条件が設定されていてもよい。
【００８０】
一方、電源ノイズ特性は、例えば、図２３〜図２５で例示されたような電源回路モデルの基板電源配線モデル６３上を流れる電源電流特性と考えることができるが、この電源電流特性からある条件下でのＥＭＩが計算された特性でもよく、判定基準データベース６内の電源ノイズ条件に従う形が選択できるようになっている。
【００８１】
こうして、電圧変動特性及び電源ノイズ特性と判定基準とを比較して自動的に判定され（図４のステップＳ３）、結果出力処理（図４のステップＳ４）により、図３の出力装置７に、判定された結果が出力されることになる。
【００８２】
ここで出力される結果は、電源回路が安定かつ低ノイズに設計されていたかという判定された結果だけでなく、生成された等価回路モデル、及び解析された電圧変動特性と電源ノイズ特性と、判定基準データベース内の条件との比較が図示された結果等が含まれていてもよい。
【００８３】
実施形態２によれば、どれだけのマージンを持って設計されているか、どの周波数範囲で問題があるか、かつ、回路におけるどの部分の特性が支配的であるか等も絶対値的に評価することが可能となる。
【００８４】
また、等価回路モデル生成処理（図４のステップＳ５）、電源電圧変動特性及び電源ノイズ特性の解析処理（図４のステップＳ６）、及び電源回路が安定かつ低ノイズに設計されているかどうかの判定処理（図４のステップＳ３）は、入力したデータに対し一定の処理を行わせるだけであるので、自動化が可能であり、ＬＳＩやＰＢＣについて深い知識を有さない人でも、容易に電源回路が安定かつ低ノイズに設計されているかどうかを判断することができる。
【００８５】
また、ＬＳＩ等価回路モデル生成処理（図５のステップＳ１６）は、既存の技術を流用することが可能であり、基板等価回路モデル生成処理（図５のステップＳ１４）用のフィールドソルバや回路解析ツールも市販のものを流用することが可能であるので、実施形態２に係る回路設計装置を構築することが可能である。このようにして、一本の電源配線においてその配線が構成する電源回路が安定かつ低ノイズに設計されているかどうかを自動的に判定することができ、順次、他の配線にも同じ処理を繰り返すことで、ＰＣＢ上の電源配線全てを構成する電源回路が安定かつ低ノイズに設計されているかどうかの判定を行うことも可能になる。
【００８６】
また、生成されるＬＳＩ等価回路モデル、及び基板等価回路モデルは非常に簡易な構造で表現することが可能であるので、それらを組み合わせることで生成される電源回路モデルを用いて回路解析ツールにより電圧変動特性及び電源ノイズ特性を高速に算出することができる。従って、ＰＣＢ上の電源配線全ての電源回路が安定かつ低ノイズに設計されているかどうかの判定を、現実的な時間で行うことが可能になる。
【００８７】
また、電源が配線ではなくプレーン形状をしていた場合においても、抵抗、インダクタンス、容量等で表現される等価回路モデルへ変換可能なフィールドソルバを使用することにより、上記回路設計装置において電源回路が安定かつ低ノイズに設計されているかどうかの判定を行うことが可能になる。
【００８８】
（実施形態３）
本発明の実施形態３に係る回路設計装置について図面を用いて説明する。図８は、本発明の実施形態３に係る回路設計装置の構成を模式的に示したブロック図である。
【００８９】
実施形態３では、実施形態２に係る回路設計装置（図３参照）に、回路記述変更手段１１を備えた構成になっている（図８参照）。回路記述変更手段１１は、条件可否判定手段３で電圧変動条件及び電源ノイズ条件の一方又は両方が満たさないと判定された場合（ＰＣＢの電源が安定ではない、電源ノイズが許容値を超えていると判定された場合）、入力装置１から入力されたＰＣＢの電源回路の構造を変更して、変更された電源回路を再度解析手段８内に入力する手段である。その他の構成は、実施形態２と同様である。回路記述変更手段１１を備えることにより、ＰＣＢの電源回路を安定かつ許容値内に収まるような低ノイズに設計し直すことが可能になる。
【００９０】
次に、本発明の実施形態３に係る回路設計装置の動作について図面を用いて説明する。図９は、本発明の実施形態３に係る回路設計装置の動作を模式的に示したフローチャートである。
【００９１】
実施形態３のフローチャートでは、実施形態２のフローチャート（図４参照）において、電圧変動特性及び電源ノイズ特性と判定基準との比較処理（図９のステップＳ３）の後、電圧変動条件及び電源ノイズ条件の両者を満たすか否かを判定し（図９のステップＳ７）、満たさなかった場合（図９のステップＳ７のＮＯ）に、ＰＣＢの電源回路を修正し（図９のステップＳ９〜Ｓ１２）、再度入力する処理（図９のステップＳ１）が行われる。一方、満たす場合（図９のステップＳ７のＹＥＳ）、出力処理（図９のステップＳ８）が行われ、安定かつ低ノイズに設計されているＰＣＢの構造が図８の出力装置７に出力される。その他の処理は、実施形態２と同様である。
【００９２】
まず、回路設計装置は、実施形態２のフローチャート（図４参照）と同様に、図８の入力装置１から入力情報の入力処理（図９のステップＳ１）を行い、図８の等価回路モデル生成手段９にて、入力情報に基づいてＰＣＢの電源回路に係る等価回路モデルの生成処理（図９のステップＳ５）を行い、図８の演算手段１０にて、生成された等価回路モデルの回路解析処理（図９のステップＳ６）を行い、図８の条件可否判定手段３にて、解析された電圧変動特性及び電源ノイズ特性と、図８の判定基準データベース６における電圧変動条件及び電源ノイズ条件との比較処理（図９のステップＳ３）を行った後、図８の条件可否判定手段３にて、電圧変動条件および電源ノイズ条件の両者を満たすか否かの判定処理（図９のステップＳ７）を行う。両者の条件を満たす場合（ステップＳ７のＹＥＳ）、図８の出力装置７にて、安定かつ低ノイズに設計されているＰＣＢの回路構造及び特性が出力される（図９のステップＳ８）。このときの出力結果に、生成された等価回路モデル、解析された電圧変動特性及び電源ノイズ特性と、図８の判定基準データベース６の判定基準との比較が図示された結果等が含まれていてもよい。
【００９３】
一方、判定処理（図９のステップＳ７）で電圧変動条件及び電源ノイズ条件の一方又は両方を満たさない場合（ステップＳ７のＮＯ）、図８の回路記述変更手段１１にて、電源回路の変更手法の選択処理（図９のステップＳ９）を行う。この処理において、電圧変動条件及び電源ノイズ条件の両者を満たすために、対策部品の実装処理（ステップＳ１０）を行うか、基板の変更処理（ステップＳ１１）を行うか、ＬＳＩの変更処理（ステップＳ１２）を行うかを決定する。
【００９４】
なお、選択処理（ステップＳ９）は、操作者が任意で行うことも可能であるが、予めデータベースに記述されている変更指針により、回路設計装置にて自動的に行うことも可能である。例えば、図８の判定基準データベース６において、電源ノイズ条件が満たされない場合は対策部品の実装処理（図９のステップＳ１０）が優先的に行われる、と記述されていれば、判定処理（ステップＳ３）において電圧変動条件は満たすが電源ノイズ条件は満たしていないと判定されたとき、自動的に対策部品の実装処理（Ｓ１０）が選択される、といった例が挙げられる。そして、選択された回路の変更処理（Ｓ１０〜Ｓ１２のいずれか）が図８の回路記述変更手段１１にて実行された後、変更された回路記述を図８の解析手段８に再度入力する。そして、同じ処理（図９のＳ１→Ｓ５→Ｓ６→Ｓ３→Ｓ７）を繰り返し、電圧変動条件及び電源ノイズ条件の両者を満たすように電源回路が設計されるまでこの処理を繰り返す。このとき、前のサイクルで生成された等価回路モデルは既に存在しているので、等価回路モデル生成処理（図９のステップＳ５）は、回路の一部のみ改めて実行かつ修正するだけにしてもよい。こうして、安定かつ低ノイズに設計されたＰＣＢの電源回路が得られる。
【００９５】
次に、図９の対策部品実装処理（ステップＳ１０）について図面を用いて説明する。図１０は、本発明の実施形態３に係る回路設計装置における対策部品実装処理を模式的に示したフローチャートである。
【００９６】
まず、回路設計装置は、回路記述変更手段１１にて、対策部品データ決定処理（ステップＳ２６）を行う。ここでは、予め記憶装置１２に記憶された部品データベースにおけるどの対策部品が回路のどの場所に実装されるかを決定する。なお、記憶装置１２に記憶された部品データベースの代わりに、入力装置１から入力された入力情報における部品データベースを用いてもよい。また、対策部品の実装は、改めて電源回路に追加してもよく、従来からある対策部品を別の対策部品に変更してもよい。また、この決定処理は操作者が任意で行うことも可能であるが、予め記憶されているデータベースに記述されている変更指針により、回路設計装置において自動的に行うことも可能である。例えば、図８の判定基準データベース６において、対策部品の数は増やさない、と記述されていれば、自動的に対策部品のデータベースの中から従来実装されている対策部品の代わりに、別の対策部品が同じ位置に実装されるという方法が選択される、といった例が挙げられる。
【００９７】
次に、回路設計装置は、回路記述変更手段１１にて、対策部品の実装変更に基づいてレイアウトの変更を行うレイアウト変更処理（ステップＳ２７）を行う。例えば、対策部品がＰＣＢの電源配線上に追加されたとき、ＰＣＢの電源配線の長さが対策部品の実装面積分短くなる、といった例が挙げられる。この処理が終了することで、対策部品実装処理（図９のステップＳ１０）が完了する。
【００９８】
次に、図９の基板変更処理（ステップＳ１１）について図面を用いて説明する。図１１は、本発明の実施形態３に係る回路設計装置における基板変更処理を模式的に示したフローチャートである。
【００９９】
まず、回路設計装置は、回路記述変更手段１１にて、ＰＣＢ上のレイアウトを変更するのか、ＰＣＢの断面構造や材質等の基板構造を変更するのかの選択を行う変更手法選択処理（ステップＳ２８）を行う。なお、この変更手法選択処理は、操作者が任意で行うことも可能であるが、予めデータベースに記述されている変更指針により、回路設計装置において自動的に行うことも可能である。例えば、図８の判定基準データベース６において、基板構造の変更はしない、と記述されていれば、自動的にレイアウトの変更を行う方法が選択される、といった例が挙げられる。
【０１００】
そうして変更手法選択処理（ステップＳ２８）でレイアウトの変更が選択されたら、レイアウト変更処理（ステップＳ２９）に進み、回路設計装置は、回路記述変更手段１１にて、ＰＣＢ上の電源配線長や配線幅の変更等のレイアウトの変更を行う。なお、この処理においても、どのような変更を行うかは操作者が任意で行うことも可能であるが、予めデータベースに記述されている変更指針により、回路設計装置において自動的に行われることも可能である。例えば、図８の判定基準データベース６において、電源ノイズ特性が大きい場合は電源配線幅を１割減にすると記述されていれば、電源ノイズ条件を満たしていない場合には自動的に電源配線幅を１割減にするという変更を行う、といった例が挙げられる。
【０１０１】
また、変更手法選択処理（ステップＳ２８）において基板構造の変更が選択されたら、基板構造変更処理（ステップＳ３０）に進み、回路設計装置は、回路記述変更手段１１にて、ＰＣＢの層構造や材質等の基板構造の変更処理を行う。なお、この処理においても、どのような変更を行うかは操作者が任意で行うことも可能であるが、予めデータベースに記述されている変更指針により、回路設計装置において自動的に行うことも可能である。例えば、図８の判定基準データベース６において、電源ノイズ特性が大きい場合は電源配線の材質を銅からアルミニウムに変更すると記述されていれば、電源ノイズ条件を満たしていない場合には自動的に電源配線の材質を銅からアルミニウムに変更にするという変更を行う、といった例が挙げられる。
【０１０２】
このレイアウト変更処理（ステップＳ２９）もしくは基板構造変更処理（ステップＳ３０）が終了することで、基板変更処理（図９のステップＳ１１）が完了する。
【０１０３】
次に、図９のＬＳＩ変更処理（ステップＳ１２）について図面を用いて説明する。図１２は、本発明の実施形態３に係る回路設計装置におけるＬＳＩ変更処理を模式的に示したフローチャートである。
【０１０４】
まず、回路設計装置は、回路記述変更手段１１にて、ＬＳＩの動作状態を変更するのか、パッケージ構造も含めたＬＳＩの種類の変更を行うのかの選択を行う変更手法選択処理（ステップＳ３１）を行う。なお、この変更手法選択処理は操作者が任意で行うことも可能であるが、予めデータベースに記述されている変更指針により、回路設計装置において自動的に行うことも可能である。例えば、図８の判定基準データベース６において、ＬＳＩの変更は動作状態の変更を優先的に行う、と記述されていれば、自動的に動作状態の変更を行う方法が選択される、といった例が挙げられる。
【０１０５】
こうして変更手法選択処理（ステップＳ３１）で動作状態の変更が選択されたら、動作状態変更処理（ステップＳ３２）に進み、回路設計装置は、回路記述変更手段１１にて、ＬＳＩの動作状態の変更を行う。なお、この処理においても、どのような変更を行うかは操作者が任意で行うことも可能であるが、予めデータベースに記述されている変更指針により、回路設計装置において自動的に行うことも可能である。例えば、図８の判定基準データベース６において、電源ノイズ特性が大きい場合は動作率を１割減にすると記述されていれば、電源ノイズ条件を満たしていない場合には自動的にＬＳＩの動作率を１割減にするという変更を行う、といった例が挙げられる。
【０１０６】
また、変更手法選択処理（ステップＳ３１）においてＬＳＩの種類の変更が選択されたら、種類変更処理（ステップＳ３３）に進み、回路設計装置は、回路記述変更手段１１にて、ＬＳＩの種類の変更処理を行う。なお、この処理においても、どのような変更を行うかは操作者が任意で行うことも可能であるが、予めデータベースに記述されている変更指針により、回路設計装置において自動的に行われることも可能である。例えば、図８の判定基準データベース６において、電圧変動特性が大きい場合はＬＳＩをチップサイズがワンサイズ大きなタイプに変更すると記述されていれば、電圧変動条件を満たしていない場合には自動的にＬＳＩをチップサイズがワンサイズ大きなタイプに変更にする、といった例が挙げられる。
【０１０７】
この動作状態変更処理（ステップＳ３２）もしくは種類変更処理（ステップＳ３３）が終了することで、ＬＳＩ変更処理（図９のステップＳ１２）が完了する。
【０１０８】
実施形態３によれば、安定かつ低ノイズに設計されたＰＣＢの電源回路の構造が得られ、その電圧変動特性及び電源ノイズ特性も求めることができる。また、図８の判定基準データベース６において、電圧変動条件及び電源ノイズ条件を満たさない場合の、ＰＣＢの電源回路の構造変更のための変更指針が予め用意されていれば、自動的にＰＣＢが電圧変動条件及び電源ノイズ条件の両者が満たされるように構造が変更されるので、自動化が可能であり、ＬＳＩやプリント基板配線について深い知識を有さない人間でも、容易に自動的に安定かつ低ノイズに設計されたＰＣＢの電源回路の構造が得られる。
【０１０９】
また、等価回路モデルの生成処理（図９のステップＳ５）、電源電圧変動特性及び電源ノイズ特性の解析処理（ステップＳ６）、及び電源回路が安定かつ低ノイズに設計されているかどうかの判定処理（ステップＳ３）は、入力したデータに対し一定の処理を行わせるだけであるので、自動化が可能であり、ＬＳＩやプリント基板配線について深い知識を有さない人間でも、容易に電源回路が安定かつ低ノイズのＰＣＢを設計することができる。
【０１１０】
また、実施形態２と同様に、ＬＳＩ等価回路モデル生成処理（図５のステップＳ１６）は、既存の技術を流用することが可能であり、基板の等価回路モデル生成用のフィールドソルバや回路解析ツールも市販のものを流用することが可能であるので、本発明のシステムは容易に構築することが可能である。このようにして、一本の電源配線においてその配線が構成する電源回路が安定かつ低ノイズに設計されているかどうかを自動的に判定することができ、順次、他の配線にも同じ処理を繰り返すことで、ＰＣＢ上の電源配線全てを構成する電源回路が安定かつ低ノイズに設計されているかどうかの判定を行うことも可能になる。
【０１１１】
また、実施形態２と同様に、生成されるＬＳＩ等価回路モデル、及び基板等価回路モデルは非常に簡易な構造で表現することが可能であるので、それらを組み合わせることで生成される電源回路モデルを用いて回路解析ツールにより電圧変動特性及び電源ノイズ特性を高速に算出することができる。従って、ＰＣＢ上の電源配線全ての電源回路を安定かつ低ノイズに設計変更することも、現実的な時間で行うことが可能になる。
【０１１２】
また、実施形態２と同様に、電源が配線ではなくプレーン形状をしていた場合においても、抵抗、インダクタンス、容量等で表現される等価回路モデルへ変換可能なフィールドソルバを使用することにより、上記システムにおいて電源回路を安定かつ低ノイズに設計変更することが可能になる。
【０１１３】
（実施形態４）
本発明の実施形態４に係る回路設計装置について図面を用いて説明する。図１３は、本発明の実施形態４に係る回路設計装置の構成を模式的に示したブロック図である。
【０１１４】
実施形態４では、実施形態２に係る回路設計装置（図３参照）の記憶装置１２に、ＬＳＩ情報及びＬＳＩデータベース１３と、ＣＡＤデータ及び部品データベース１４と、判定基準データベース６とが記憶されている（図１３参照）。また、条件可否判定手段３は、得られた結果を、記憶装置１２におけるＬＳＩ情報及びＬＳＩデータベース１３、又は、ＣＡＤデータ及び部品データベース１４内に入力する。その他の構成は、実施形態２と同様である。
【０１１５】
この回路設計装置では、図４のフローチャートにおける等価回路モデルを生成（ステップＳ５）するための入力情報を図１３の入力装置１によって入力する代わりに、必要に応じて記憶装置１２に記憶されたＬＳＩ情報及びＬＳＩデータベース１３、ＣＡＤデータ及び部品データベース１４から必要なデータを入力装置１が自動的に抽出させることが可能である。
【０１１６】
ここで述べているＣＡＤデータ１４には、一般的に、ＰＣＢの配線幅や、配線ルートのＸＹ２軸座標によるルート指定や、配線全長等のレイアウト情報、構造情報、材質情報等が含まれ、さらには、接続先の部品名称や型番等を含んでいる。従って、入力装置１は、入力情報における接続先の部品名称に基づいて、部品データベース１４の中でその電子部品の等価回路モデルを探索し、モデルを選択するという処理を行うことも可能であり、より実際的である。また、このとき、入力されたＣＡＤデータ及び部品データベース１４と連動し、記憶装置１２における複数のＬＳＩ情報及びＬＳＩデータベース１３、複数の判定基準データベース６から、必要なデータを抽出することも可能であり、より実際的である。
【０１１７】
例えば、ＬＳＩデータベース１３から電源回路に接続されるＬＳＩの名称及びパッケージのデータ等を自動的に抽出し、必要なＬＳＩの全回路設計情報とパッケージや電源分配回路の情報、及び、その電源回路における電圧変動条件及び電源ノイズ条件の情報が自動的に選択され入力されるような処理である。このとき、入力装置１は使用しなくてもよいし、入力を開始するためのアクションを入力するためだけに使用してもよい。この処理は、図６におけるステップＳ１０３とステップＳ１０４、及び図７におけるステップＳ１０５に相当する。
【０１１８】
さらに、図１３の条件可否判定手段３は、条件可否判定手段３によって得られた判定結果を、記憶装置１２に記憶されたＣＡＤデータ１４に向けて出力することも可能である。この処理は、図４におけるステップＳ１０１に相当する。具体的には、回路設計装置上に表示されたその電源回路における基板電源配線や、接続された対策部品の情報にエラーが書き込まれる。例えば、ＣＡＤデータを図として表示した場合、その部分の色が変わっている等のアラームが出力されるような構造にすれば、ユーザがその電源回路が不安定であり、電源配線のレイアウトや基板構造、あるいは対策部品の実装位置、数及び種類等を変更して対策を行う必要が一目で判るようになる。また、電圧変動特性を満たさない場合、電源ノイズ特性を満たさない場合、両者を満たさない場合で色を変えることにより、どのような対策を行えばよいかの指針も得られることになる。
【０１１９】
さらに、図１３の条件可否判定手段３によって得られた結果を、記憶装置１２に記憶されたＣＡＤデータ１４と連動させて、ＬＳＩ情報１３に向けて出力することも可能である。この処理は、図４におけるステップＳ１０２に相当する。例えば、回路設計装置上に表示されたＬＳＩ及びパッケージの情報にエラーが書き込まれる。例えば、ＣＡＤデータを図として表示した場合、その部分の色が変わっている等のアラームが出力されるような構造にすれば、ユーザがその電源回路が不安定であり、ＬＳＩの動作状態や種類、パッケージの種類等を変更して対策を行う必要が一目で判るようになる。また、電圧変動特性を満たさない場合、電源ノイズ特性を満たさない場合、両者を満たさない場合で色を変えることにより、どのような対策を行えばよいかの指針も得られることになる。
【０１２０】
（実施形態５）
本発明の実施形態５に係る回路設計装置について図面を用いて説明する。図１４は、本発明の実施形態５に係る回路設計装置の構成を模式的に示したブロック図である。
【０１２１】
実施形態５では、実施形態４と同様に、実施形態３に係る回路設計装置（図８参照）の記憶装置１２に、ＬＳＩ情報及びＬＳＩデータベース１３と、ＣＡＤデータ及び部品データベース１４と、判定基準データベース６とが記憶されている（図１４参照）。また、回路記述変更手段１１は、条件可否判定手段３で、ＰＣＢが安定ではない、又は、ノイズが許容値を超えていると判断されたときは、入力装置１から入力されたＰＣＢの回路記述を変更して、変更された回路記述をＬＳＩ情報及びＬＳＩデータベース１３内、又は、ＣＡＤデータ及び部品データベース１４内に入力する。その他の構成は、実施形態３と同様である。
【０１２２】
この回路設計装置では、図９のフローチャートにおける等価回路モデルを生成（ステップＳ５）するための入力情報を図１４の入力装置１によって入力する代わりに、必要に応じて記憶装置１２に記憶されたＬＳＩ情報及びＬＳＩデータベース１３、ＣＡＤデータ及び部品データベース１４から必要なデータを自動的に抽出させることが可能である。
【０１２３】
ＣＡＤデータ１４の電源配線において、接続先の部品名称から、部品データベース１４の中でその部品の等価回路モデルを探索し、モデルを選択するという処理を行うことも可能であり、より実際的である。また、このとき、入力されたＣＡＤデータ及び部品データベース１４と連動し、記憶装置１２における複数のＬＳＩ情報及びＬＳＩデータベース１３、及び複数の判定基準データベース６から、必要なデータを抽出することも可能であり、より実際的である。
【０１２４】
例えば、ＬＳＩデータベース１３から電源回路に接続されるＬＳＩの名称及びパッケージのデータ等を自動的に抽出し、必要なＬＳＩの全回路設計情報とパッケージや電源分配回路の情報、及び、その電源回路における電圧変動条件及び電源ノイズ条件の情報が自動的に選択され入力されるような処理である。このとき、入力装置１は使用しなくてもよいし、入力を開始するためのアクションを入力するためだけに使用してもよい。この処理は、図６におけるステップＳ１０３とステップＳ１０４、及び図７におけるステップＳ１０５に相当する。
【０１２５】
そして、図９のフローチャートにおいて電源回路の変更処理（Ｓ１０〜Ｓ１２のいずれか）を行う際には、記憶装置１２内にあるＣＡＤデータ及び部品データベース１４、又は、ＬＳＩ情報及びＬＳＩデータベース１３に直接働き、構造の変更や種類の変更等の処理が行われ、ＣＡＤデータがその処理によって記述が変更される。この処理は、図１０におけるステップＳ１０６とステップＳ１０７、図１１におけるステップＳ１０８、及び図１２におけるステップＳ１０９に相当する。
【０１２６】
従って、電圧変動条件及び電源ノイズ条件の両方が満たされて図９に記載の処理が完了した際には、ＰＣＢのＣＡＤデータにおける電源回路は、安定かつ低ノイズに設計されていることになり、より実際的なシステム構成になっている。
【実施例】
【０１２７】
本発明の実施例に係る回路設計装置の動作について説明する。
【０１２８】
図１９のＰＣＢにおいては、パッケージ４２を有するＬＳＩ４１と、ＬＳＩ４１の対策部品としてのダンピング抵抗４６とが実装され、ダンピング抵抗４６が基板電源配線４３を介して直流電源４４と接続された電源回路を有する。この電源回路が安定かつ低ノイズに設計されているか否かは、例えば、図１３に示した実施形態４に係る回路設計装置を用いて検証を行う。
【０１２９】
まず、回路設計装置は、図４の入力処理（ステップＳ１）の際、図１３の入力装置１から入力情報を解析手段８に入力するとともに、図１３の記憶装置１２に記憶されたＣＡＤデータ及び部品データベース１４から、図１９のＰＣＢに対応するＣＡＤデータ、及び、実装されている電子部品の等価回路を含む部品データベースを解析手段８に入力する。また、回路設計装置は、そのＣＡＤデータと連動し、同時に、図１３の記憶装置１２に記憶されたＬＳＩ情報及びＬＳＩデータベース１３から、実装されているＬＳＩの全回路設計情報を含んだＬＳＩ情報、及びＬＳＩを構成している部品やパッケージの等価回路を含むＬＳＩデータベースを解析手段８に入力する。また、回路設計装置は、同時に、図１３の記憶装置１２に記憶された判定基準データベース６から、図１９のＰＣＢに対応する電圧変動条件及び電源ノイズ条件を条件可否判定手段３に入力する。厳密に分けた場合、ＣＡＤデータの入力は図６のステップＳ１０３に相当し、部品データベースの入力は図６のステップＳ１０４に相当し、ＬＳＩ情報及びＬＳＩデータベース１３の入力は図７のステップＳ１０５に相当する。
【０１３０】
次に、回路設計装置は、図４の等価回路モデル生成処理（ステップＳ５）の際、図１３の等価回路モデル生成手段９に備えられたフィールドソルバを用いて図６のソルバ処理（ステップＳ１９）を実行する。ここで、図６のステップＳ１０３の処理で入力されるＰＣＢの情報は、図１９の基板電源配線４３の配線長、図２１のＰＣＢの配線構造における配線５３の配線幅Ｗ、配線５３の導電率、層構成５６で表される各部の寸法（t-re、t-li、t-in、t-gnd）、グランド５４の導電率、絶縁層５２の誘電率（εｒ）などの構造、レジスト５１や絶縁層５２の材料特性に関する数値、グランド５４の直流電源、及び、図１９のダンピング抵抗４６であり、図１９の基板電源配線４３ではレジストの存在は考えないものとする。具体的には、基板電源配線４３の配線長：３０［ｍｍ］、配線５３の配線幅Ｗ：１．０［ｍｍ］、配線５３の厚さt-li：０．３５［μｍ］、絶縁層５２の厚さt-in：０．６［ｍｍ］、配線５３の導電率：５．８ｅ＋７［Ｓ／ｍ］、絶縁層５２の誘電率εｒ：４．７５、絶縁層５２の誘電正接ｔａｎδ：１．０ｅ−３、グランド５４は完全導体、及び配線５３と同層の媒質５５とモデル（５１〜５５）を囲む部分の媒体は全て空気（εｒ＝１．０）という情報が入力されたとする。これらの情報から、図６のソルバ処理（ステップＳ１９）により、図２４に示すようなＰＣＢの基板電源配線モデル６３が生成される。この例では、配線の単位長さ辺りの抵抗、インダクタンス、容量、コンダクタンスの値がそれぞれ、図２６のようにＲＵ＝２．９４８ｅ−３［Ω／ｍｍ］、ＬＵ＝３．１６１ｅ−１０［Ｈ／ｍｍ］、ＣＵ＝１．２３２ｅ−１３［Ｆ／ｍｍ］、ＧＵ＝７．２１８ｅ−１０［Ｓ／ｍｍ］である配線長ｌＬＩＮＥ＝３０［ｍｍ］である分布定数で表現される等価回路モデルが生成されたとする。
【０１３１】
次に、回路設計装置は、図４の等価回路モデル生成処理（ステップＳ５）の際、図１３の等価回路モデル生成手段９にて、図６のソルバ処理（ステップＳ１９）で生成された等価回路モデルと、入力された部品データベースに基づいて、図６のモデル結合処理（ステップＳ２１）を実行する。ここでは、生成された図２４の基板電源配線モデル６３と、直流電源モデル６４と、ダンピング抵抗モデル６６とが結合され、基板等価回路モデルが生成される。ここで、図２６のように、直流電源モデル６４は１．２［Ｖ］の直流電源回路モデル、ダンピング抵抗モデル６６は５０［Ω］の抵抗モデルであったとする。
【０１３２】
次に、回路設計装置は、図４の等価回路モデル生成処理（ステップＳ５）の際、図１３の等価回路モデル生成手段９にて、入力されたＬＳＩ情報及びＬＳＩデータベース１３に基づいて、図７のＬＳＩの動作部分モデル生成処理（ステップＳ２２）を実行する。ここでの動作部分モデル生成処理（ステップＳ２２）は、特許文献２に記載の方法を適用し、得られたトランジスタ記述のゲート回路のモデルを、電流源に変換するという手法で生成されたとする。ここで、５０［ＭＨｚ］でスイッチング動作を起こすＬＳＩの電源端子を流れる電流を模示した動作部分モデルが生成されたとする。
【０１３３】
次に、回路設計装置は、図４の等価回路モデル生成処理（ステップＳ５）の際、図１３の等価回路モデル生成手段９にて、図７のＬＳＩのアドミタンスモデル生成処理（ステップＳ２３）を実行する。ここでのアドミタンスモデル生成処理（ステップＳ２３）は、特許文献２に記載の方法を適用し、得られた回路の等価内部容量をまとめるという手法で生成されたとする。ここで、図２６のように、３．３［ｐＦ］の容量と１．７［Ω］の抵抗が直列に接続されたアドミタンスモデルが生成されたとする。
【０１３４】
次に、回路設計装置は、図４の等価回路モデル生成処理（ステップＳ５）の際、図１３の等価回路モデル生成手段９にて、図７のＬＳＩの電源分配回路モデル生成処理（ステップＳ２４）を実行する。ＬＳＩのパッケージを含めた電源分配回路の等価回路モデルは先の処理（ステップＳ１０５）により入力されているので、今回はモデルを準備する処理だけになる。もし、パッケージやＬＳＩ内の電源配線等が、図２１における基板配線のような情報で記述されていたとしたら、図１３の等価回路モデル生成手段９に備えられたフィールドソルバによるソルバ処理により、等価回路モデルを生成する必要がある。ここで、図２６のパッケージモデル６２の単位長さ辺りの抵抗、インダクタンス、容量、コンダクタンスの値は、それぞれＲＵ＝２．０３８ｅ−２［Ω／ｍｍ］、ＬＵ＝７．０２０ｅ−１０［Ｈ／ｍｍ］、ＣＵ＝４．６３９ｅ−１４［Ｆ／ｍｍ］、ＧＵ＝１．４３５ｅ−９［Ｓ／ｍｍ］で、配線長ｌＬＩＮＥ＝１０［ｍｍ］である分布定数で表現される等価回路モデルが準備され、ＬＳＩ内の電源配線を示した電源分配回路モデル６８としては、２０［Ω］の抵抗端子で表される等価回路モデルが準備されたとする。この例では便宜上、パッケージモデル６２とＬＳＩのチップ内の電源分配回路モデル６８を分けているが、データベースより両者がマージされた電源分配回路モデル６８が読み出されるという仕様にしてもよい。
【０１３５】
次に、回路設計装置は、図１３の演算手段１０にて、図４の回路解析処理（ステップＳ６）を実行する。ここで、図４の等価回路モデル生成処理（ステップＳ５）により生成された図２６の電源回路モデルは、図１３の演算手段１０に備えられた回路解析エンジンにより解析され、図２８、図２９のＲ＝５０の波形に示すような電圧変動特性と電源ノイズ特性が導出される。電圧変動特性は時間領域の電圧特性（図２８参照）、電源ノイズ特性は周波数領域での電流特性（図２９参照）で表現しているが、必要に応じて任意の他の特性で表現されていてもよい。
【０１３６】
次に、回路設計装置は、図１３の条件可否判定手段３にて、導出された電圧変動特性及び電源ノイズ特性と、判定基準データベース６における電圧変動条件及び電源ノイズ条件とを比較し、図４の判定処理（ステップＳ３）を実行する。図４の判定処理（ステップＳ３）の際、回路設計装置は、図１３の電圧変動条件判定手段４にて、判定基準データベース６より入力された電圧変動条件と、導出された電圧変動特性とを比較する。ここで、電圧変動条件は、図２８のように、戻り時間（スイッチング動作してから電源電圧が直流電源電圧１．２［Ｖ］との差違が０．１％以内になるまでの時間）ｔＲＬ＝２．０［ｎｓ］以内、下限電圧許容値（＝直流電源電圧−電圧降下値）  Ｖｄｔｈ＝１．０８［Ｖ］（電圧降下値＝直流電源電圧１．２［Ｖ］の１０％とした場合）以上であったとする。図２８では、電圧変動特性は常にＶｄｔｈより大きいが、戻り時間はｔＲＬよりも大きくなっているため、電圧変動条件は満たさないと判定される。また、図４の判定処理（ステップＳ３）の際、回路設計装置は、電圧変動条件と電圧変動特性の比較と並行して、図１３の電源ノイズ条件判定手段５にて、判定基準データベース６より入力された電源ノイズ条件と、導出された電源ノイズ特性とを比較する。ここで、電源ノイズ条件は、図２９のように、周波数範囲２００〜１０００［ＭＨｚ］で電源電流許容値Ｉｔｈ＝４０［ｄＢμＡ］以下であったとする。図２９では、電源ノイズ特性は２００、３００、４００、５００［ＭＨｚ］でＩｔｈよりも大きくなるので、電源ノイズ条件も満たさないと判定される。
【０１３７】
次に、回路設計装置は、図１３の出力装置７にて、図４の判定結果出力処理（ステップＳ４）を実行する。ここでは、図１３の条件可否判定手段３での判定結果（電圧変動条件及び電源ノイズ条件を満たさない）が出力装置７に出力される。また、同時に、図２６に記述されたＰＣＢの電源回路モデル、及びその解析比較結果である図２８、図２９に示された特性が出力される。また、同時に、図４のＣＡＤデータへの結果出力処理（ステップＳ１０１）が実行され、図１３の記憶装置１２に記憶されたＣＡＤデータの記述が変更される。ここでは、ＣＡＤデータ内の基板電源配線４３に電圧変動条件及び電源ノイズ条件を満たさない、というエラーが書き込まれ、ＣＡＤデータが図示された際、基板電源配線４３の色が変化して、安定かつ低ノイズに設計されていないことがすぐ判るようになる。以上の処理により、図１９に示されたＰＣＢの電源回路が安定かつ低ノイズに設計されているかどうかが自動的に判定される。
【０１３８】
ここで、別の例として、図１９におけるダンピング抵抗４６が５０［Ω］ではなく、１００［Ω］、２００［Ω］、５００［Ω］だった場合を考えてみる。先述した処理と同様に図１３の等価回路モデル生成手段９にて生成される電源回路モデルは、図２６に示したようにダンピング抵抗モデル６６の抵抗値がそれぞれ１００［Ω］、２００［Ω］、５００［Ω］になったモデルとなる。その電源回路モデルを演算手段１０にて解析して得られる電圧変動特性及び電源ノイズ特性は、それぞれ図２８、図２９に示されるようになる。それぞれの場合において条件可否判定手段３にて判定処理が行われると、１００［Ω］のときの電圧変動特性（Ｒ＝１００）は常にＶｄｔｈより大きく戻り時間もｔＲＬよりも小さいので電圧変動条件を満たし（図２８参照）、電源ノイズ特性（Ｒ＝１００）も常にＩｔｈよりも小さいので電源ノイズ条件も満たす（図２９参照）。２００［Ω］のときの電圧変動特性（Ｒ＝２００）は常にＶｄｔｈより大きいが戻り時間はｔＲＬよりも大きいので電圧変動条件は満たさず（図２８参照）、電源ノイズ特性（Ｒ＝２００）は常にＩｔｈよりも小さいので電源ノイズ条件は満たす（図２９参照）。５００［Ω］のときの電圧変動特性（Ｒ＝５００）はＶｄｔｈを下回る時刻（Ｔｉｍｅ＝８０．３９［ｎｓ］）が存在し戻り時間はｔＲＬよりも大きいので電圧変動条件は満たさず（図２８参照）、電源ノイズ特性（Ｒ＝５００）は常にＩｔｈよりも小さいので電源ノイズ条件は満たす（図２９参照）。従って、出力装置７に出力される判定結果は、ダンピング抵抗が１００［Ω］のときは電圧変動条件と電源ノイズ条件の両者を満たし、２００［Ω］及び５００［Ω］のときは電源ノイズ条件は満たすが電圧変動条件は満たさないとなる。従って、ダンピング抵抗が５０［Ω］の場合と合わせても、安定かつ許容値を満たすような低ノイズに設計されている図１９に例示されるＰＣＢは、ダンピング抵抗４６が１００［Ω］の値を取るときであるということができる。
【０１３９】
よって、図１３の回路設計装置を使用することにより、図１９のようなＰＣＢにおいて最適なダンピング抵抗を選択して、安定かつ低ノイズの電源回路を設計することが可能になる。
【０１４０】
また、図１４の回路設計装置のように、図１３の回路設計装置に回路記述変更手段１１を付加することにより、自動的に図１９に示すようなＰＣＢにおいて、安定かつ低ノイズの電源回路を設計することが可能になる。この場合、最初の入力条件において、ＣＡＤデータに記述されているダンピング抵抗４６の値は５０［Ω］であり、かつ判定基準データベース６には、「電源ノイズ条件を満たさなかった場合、ダンピング抵抗を値が５０［Ω］ずつ大きくなるモデルに置き換える」という回路の変更指針が用意されており、部品データベース１４には、５０［Ω］から値が５０［Ω］ずつ増加したダンピング抵抗のモデルが用意されているとし、各ダンピング抵抗の実装面積は等しいとする。この場合、図９のフローチャートに従い、先の例と同様に図２６に示す電源回路モデル（ダンピング抵抗の値は５０［Ω］）が生成され、電圧変動特性及び電源ノイズ特性とが算出され、判定基準との比較判定処理の一連の処理（図９のＳ１→Ｓ５→Ｓ６→Ｓ３）が実行される。
【０１４１】
そして、図１４の条件可否判定手段３にて、電圧変動条件および電源ノイズ条件の両者を満たすか否かの判定処理（図９のステップＳ７）が行われる。このとき、先述したようにダンピング抵抗の値が５０［Ω］では電圧変動条件は満たすが電源ノイズ条件は満たさないので、結果は”ＮＯ”と判定される。よって、図９のフローチャートに従い、図１４の回路記述変更手段１１にて、電源回路の変更手法の選択処理（ステップＳ９）が実行される。ここで、判定基準データベース６より既に読み込まれた回路の変更指針に従い、対策部品実装処理（ステップＳ１０）が回路記述変更手段１１にて実行され、その際、図１０の対策部品データ決定処理（ステップＳ２６）により、ダンピング抵抗を１００［Ω］（５０＋５０＝１００［Ω］）の値のものに置き換える、という決定がされる。
【０１４２】
次に、レイアウト変更処理（図１０のステップＳ２７）が行われるが、ダンピング抵抗の実装面積は等しいとされているのでレイアウトの変更は必要なく、何も行わずに図９の対策部品実装処理（ステップＳ１０）を完了する。
【０１４３】
そして、ＣＡＤデータの変更処理（図１０のステップＳ１０６）により、ＣＡＤデータ内の図１９のダンピング抵抗４６が、１００［Ω］の値のものに変更され、そのデータが再度、図１４の解析手段８に入力される。
【０１４４】
そして、再度、一連の処理（図９のＳ１→Ｓ５→Ｓ６→Ｓ３）が実行されるが、変更は図１９のダンピング抵抗４６の値が変更されるだけなので、図６のソルバ処理（ステップＳ１９）や、図５のＬＳＩ等価回路モデル生成処理（ステップＳ１６）が再度行われる必要はないので、この一連の処理の時間は短く済み、図２６の電源回路モデルにおいてダンピング抵抗６６の値が１００［Ω］のものが生成されていることになる。
【０１４５】
そして、再度、図１４の条件可否判定手段３にて、電圧変動条件および電源ノイズ条件の両者を満たすか否かの判定処理（図９のステップＳ７）が行われるが、先述したように図１９のダンピング抵抗４６が１００［Ω］のときには電圧変動条件と電源ノイズ条件の両者を満たすので、結果は”ＹＥＳ”と判定され、回路構造及び特性出力処理（図９のステップＳ８）により、図１４の出力装置７にて、図１９のダンピング抵抗４６の値が１００［Ω］となっているＰＣＢの構造が出力される。このとき同時に、図２６に記述したダンピング抵抗６６の値が１００［Ω］のときの電源回路モデルと、図２８、図２９に示したＲ＝１００［Ω］のときの電圧変動比較特性及び電源ノイズ比較特性を出力してもよい。また、図１４の出力装置７には回路構造が出力されなくても、図１４のＣＡＤデータ１４の記述は既に変更されていて、その構造が既に安定かつ低ノイズに設計されていると判定されていることになっているので、安定かつ低ノイズに設計されたＰＣＢの構造は得られていることになる。従って、図１４の回路設計装置により、ＰＣＢの電源系を自動的に安定かつ低ノイズに設計することができる。
【０１４６】
また、他の構造に構成されたＰＣＢでも、同様の処理を行うことで、安定かつ低ノイズに設計されたＰＣＢの構造を得ることができる。
【０１４７】
例えば、図２０のように、フェライトビーズ４７が実装されているＰＣＢであって、その他の条件が図１９の例と同様な場合においても、図１９の場合と同様に、図１３の回路設計装置にて電源回路が安定かつ低ノイズに設計されているかどうかを判定することができる。図２７は、図１３の等価回路モデル生成手段９において生成される図２０の等価回路モデルであり、図２６のダンピング抵抗６６のモデルの代わりに、フェライトビーズ６７のモデルが実装されている。フェライトビーズ６７としては、図１３の部品データベース１４の中に、Ｔｙｐｅ１〜Ｔｙｐｅ３の３種類の組合せが用意されているとし、構造及びパラメータは図２７に示した通りである。このフェライトビーズモデルの構造及びパラメータはＴＤＫ社のホームページ（http://www.tdk.co.jp/tvcl/equivalent/bead.htm）より得られたものを使用している。
【０１４８】
図３０及び図３１は、図２７の電源回路モデルを図１３の演算手段１０において解析した電圧変動波形及び電源ノイズ波形を示したものである。なお、今回は図１９における例と異なり、図１３の判定基準データベース６より入力される電圧変動条件はＶｄｔｈ＝１．０８［Ｖ］だけであり、戻り時間ｔＲＬでの条件はなしとし、電源ノイズ条件は周波数範囲０〜２５０［ＭＨｚ］でＩｔｈ＝４０［ｄＢμＡ］であるとする。図２７のＴｙｐｅ１〜Ｔｙｐｅ３の各フェライトビーズが実装されている場合において、図１３の条件可否判定手段３にて判定処理が行われると、Ｔｙｐｅ１実装時の電圧変動特性は常にＶｄｔｈより大きく電圧変動条件を満たすが（図３０参照）、電源ノイズ特性は１００［ＭＨｚ］及び２００［ＭＨｚ］でＩｄｔｈより大きく電源ノイズ条件を満たさない（図３１参照）。Ｔｙｐｅ２実装時の電圧変動特性も常にＶｄｔｈより大きく電圧変動条件を満たすが（図３０参照）、電源ノイズ特性は１００［ＭＨｚ］でＩｄｔｈより大きく電源ノイズ条件を満たさない（図３１参照）。Ｔｙｐｅ３実装時の電圧変動特性も常にＶｄｔｈより大きく電圧変動条件を満たし（図３０参照）、電源ノイズ特性もあらゆる周波数範囲でＩｄｔｈより小さく電源ノイズ条件も満たす（図３１参照）。従って、図１３の出力装置７に出力される判定結果は、フェライトビーズがＴｙｐｅ１及びＴｙｐｅ２のときは電圧変動条件は満たすが電源ノイズ条件は満たさず、Ｔｙｐｅ３のときは電源ノイズ条件と電圧変動条件の両者を満たす、となる。従って、安定かつ許容値を満たすような低ノイズに設計されている図２０のＰＣＢは、Ｔｙｐｅ３のフェライトビーズを実装しているときであるということができる。よって、図１３の回路設計装置を使用することにより、図２０のようなＰＣＢにおいて最適なフェライトビーズを選択して、安定かつ低ノイズの電源回路を設計することが可能になる。
【０１４９】
また、図２０のようなＰＣＢについても、図１４の回路設計装置で自動的に安定かつ低ノイズの電源回路を設計することが可能になる。この場合、最初の入力条件には、図１４のＣＡＤデータ１４でＰＣＢに最初に実装されているフェライトビーズはＴｙｐｅ１とし、判定基準データベース６には、「電源ノイズ条件を満たさなかった場合、フェライトビーズをＴｙｐｅ１→Ｔｙｐｅ２→Ｔｙｐｅ３という順番で置き換える」という回路の変更指針が用意されており、部品データベース１４内には、Ｔｙｐｅ１〜Ｔｙｐｅ３のフェライトビーズの等価回路モデルが用意されているとし、各フェライトビーズの実装面積は等しいとする。この場合、図９のフローチャートに従い、先の例と同様に、図２７の電源回路モデル（フェライトビーズの種類はＴｙｐｅ１）が生成され、電圧変動特性及び電源ノイズ特性とが算出され、判定基準との比較処理の一連の処理（図９のＳ１→Ｓ５→Ｓ６→Ｓ３）が実行される。
【０１５０】
そして、図１４の条件可否判定手段３内で、電圧変動条件および電源ノイズ条件の両者を満たすかどうかの判定処理（図９のステップＳ７）が行われる。このとき、先述したようにフェライトビーズの種類がＴｙｐｅ１では電圧変動条件は満たすが電源ノイズ条件は満たさないので結果は”ＮＯ”と判定される。
【０１５１】
よって、図９のフローチャートに従い、電源回路の変更手法の選択処理（図９のステップＳ９）が図１４の回路記述変更手段１１にて実行される。ここで、判定基準データベース６より既に読み込まれた回路の変更指針に従い、回路記述変更手段１１にて対策部品実装処理（図９のステップＳ１０）が実行され、図１０の対策部品データ決定処理（ステップＳ２６）により、フェライトビーズをＴｙｐｅ２に置き換える、という決定がされる。
【０１５２】
次に、レイアウト変更処理（図１０のステップＳ２７）が行われるが、各フェライトビーズの実装面積は等しいとされているのでレイアウトの変更は必要なく、何も行われずに対策部品実装処理（図９のステップＳ１０）は完了する。
【０１５３】
そして、ＣＡＤデータの変更処理（図１０のステップＳ１０６）により、ＣＡＤデータ内の図２０のフェライトビーズ４７が、Ｔｙｐｅ２に変更され、そのデータが再度、図１４の解析手段８に入力される。
【０１５４】
そして、再度、一連の処理（図９のＳ１→Ｓ５→Ｓ６→Ｓ３）が実行されるが、変更はフェライトビーズの種類が変更されるだけなので、図６のソルバ処理（ステップＳ１９）や図５のＬＳＩ等価回路モデル生成処理（ステップＳ１６）が再度行われる必要がないので、この一連の処理の時間は短くて済み、図２７の電源回路モデルにおいてフェライトビーズ６７の各パラメータがＴｙｐｅ２のものが生成されていることになる。
【０１５５】
そして再度、図１４の条件可否判定手段３にて、電圧変動条件および電源ノイズ条件の両者を満たすかどうかの判定処理（図９のステップＳ７）が行われるが、先述したようにフェライトビーズの種類がＴｙｐｅ２でも電圧変動条件は満たすが電源ノイズ条件は満たさないので結果は”ＮＯ”と判定される。よって、図９のフローチャートに従い、再度、電源回路の変更手法の選択処理（図９のステップＳ９）が図１４の回路記述変更手段１１にて実行される。
【０１５６】
ここで、判定基準データベース６より既に読み込まれた回路の変更指針に再度従い、対策部品実装処理（図９のステップＳ１０）が、図１４の回路記述変更手段１１にて実行され、図１０の対策部品データ決定処理（ステップＳ２６）により、フェライトビーズをＴｙｐｅ３に置き換える、という決定がされる。
【０１５７】
次に、図１０のレイアウト変更処理（ステップＳ２７）が行われるが、先程と同様レイアウトの変更が必要なく、何も行われずに対策部品実装処理（図９のステップＳ１０）は完了する。
【０１５８】
そして、ＣＡＤデータの変更処理（図１０のステップＳ１０６）により、ＣＡＤデータ内の図２０のフェライトビーズ４７が、図２７のＴｙｐｅ３に変更され、そのデータが再度、図１４の解析手段８に入力される。
【０１５９】
そして、再度、一連の処理（図９のＳ１→Ｓ５→Ｓ６→Ｓ３）が実行されるが、変更はフェライトビーズの種類が変更されるだけなので、図６のソルバ処理（ステップＳ１９）や図５のＬＳＩ等価回路モデル生成処理（ステップＳ１６）は行われる必要がなく、この一連の処理の時間は短く済み、図２７の電源回路モデルにおいてフェライトビーズの各パラメータがＴｙｐｅ３のものが生成されていることになる。
【０１６０】
そして再度、図１４の条件可否判定手段３にて、電圧変動条件および電源ノイズ条件の両者を満たすかどうかの判定処理（図９のステップＳ７）が行われるが、フェライトビーズの種類がＴｙｐｅ３のときには電圧変動条件と電源ノイズ条件の両者を満たすので、結果は”ＹＥＳ”と判定され、回路構造及び特性出力処理（図９のステップＳ８）により、図１４の出力装置７にて、図２０のＰＣＢにおいて実装されているフェライトビーズ４７の種類がＴｙｐｅ３となっている構造が出力される。このとき同時に、図２７に記述したフェライトビーズ４７の種類がＴｙｐｅ３のときの電源回路モデルと、図３０、図３１に示したフェライトビーズの種類がＴｙｐｅ３のときの電圧変動比較特性及び電源ノイズ比較特性を出力してもよい。また、図１４の出力装置７には、回路構造が出力されなくても、図１４のＣＡＤデータ１４の記述は既に変更されていて、その構造が既に安定かつ低ノイズに設計されていると判定されていることになっているので、安定かつ低ノイズに設計されたＰＣＢの構造は得られていることになる。従って、図１４の回路設計装置により、ＰＣＢの電源系を自動的に安定かつ低ノイズに設計することができる。
【産業上の利用可能性】
【０１６１】
本発明は、ＬＳＩ及びその他の電子部品が実装されたＰＣＢ上の電源回路における電圧変動特性及び電源ノイズ特性を精度良くかつ高速に解析し、その電源回路が安定かつ低ノイズに設計されているかどうかを判定する用途に適用可能である。また、本発明は、ＰＣＢ上の複数の電源回路についてそれぞれ安定かつ低ノイズに設計されているかどうかを判定し、基板上のどの電源回路を対策するのかを抽出する用途に適用可能である。さらに、本発明は、ＬＳＩ及びその他の電子部品が実装されたＰＣＢ上の電源回路において、自動的に電圧変動と電源ノイズの両者の判定基準を満たすように、その電源回路を安定かつ低ノイズに設計し直す用途に適用可能である。
【図面の簡単な説明】
【０１６２】
【図１】本発明の実施形態１に係る回路設計装置の構成を模式的に示したブロック図である。
【図２】本発明の実施形態１に係る回路設計装置の動作を模式的に示したフローチャートである。
【図３】本発明の実施形態２に係る回路設計装置の構成を模式的に示したブロック図である。
【図４】本発明の実施形態２に係る回路設計装置の動作を模式的に示したフローチャートである。
【図５】本発明の実施形態２に係る回路設計装置における等価回路モデル生成手段の動作を模式的に示したフローチャートである。
【図６】本発明の実施形態２に係る回路設計装置における基板等価回路モデル生成手段の動作を模式的に示したフローチャートである。
【図７】本発明の実施形態２に係る回路設計装置におけるＬＳＩ等価回路モデル生成手段の動作を模式的に示したフローチャートである。
【図８】本発明の実施形態３に係る回路設計装置の構成を模式的に示したブロック図である。
【図９】本発明の実施形態３に係る回路設計装置の動作を模式的に示したフローチャートである。
【図１０】本発明の実施形態３に係る回路設計装置における対策部品実装処理を模式的に示したフローチャートである。
【図１１】本発明の実施形態３に係る回路設計装置における基板変更処理を模式的に示したフローチャートである。
【図１２】本発明の実施形態３に係る回路設計装置におけるＬＳＩ変更処理を模式的に示したフローチャートである。
【図１３】本発明の実施形態４に係る回路設計装置の構成を模式的に示したブロック図である。
【図１４】本発明の実施形態５に係る回路設計装置の構成を模式的に示したブロック図である。
【図１５】ＬＳＩの等価回路モデルの構造の一例である。
【図１６】ＬＳＩの動作部分モデルの電流源内部の記述の一例である。
【図１７】ＬＳＩの電源電圧波形の一例である。
【図１８】ＬＳＩとチップコンデンサが実装されたＰＣＢの構成の一例である。
【図１９】ＬＳＩとダンピング抵抗が実装されたＰＣＢの構成の一例である。
【図２０】ＬＳＩとフェライトビーズが実装されたＰＣＢの構成の一例である。
【図２１】ＰＣＢの断面の一例である。
【図２２】ソルバ処理による配線の等価回路モデルの一例である。
【図２３】図１８のＰＣＢの電源回路モデルの一例である。
【図２４】図１９のＰＣＢの電源回路モデルの一例である。
【図２５】図２０のＰＣＢの電源回路モデルの一例である。
【図２６】図１９のＰＣＢの電源回路モデルの具体的な作成例である。
【図２７】図２０のＰＣＢの電源回路モデルの具体的な作成例である。
【図２８】図２６の電源回路モデルにおける電圧変動波形と電圧変動条件との比較結果の一例である。
【図２９】図２６の電源回路モデルにおける電源ノイズ波形と電源ノイズ条件との比較結果の一例である。
【図３０】図２７の電源回路モデルにおける電圧変動波形と電圧変動条件との比較結果の一例である。
【図３１】図２７の電源回路モデルにおける電源ノイズ波形と電源ノイズ条件との比較結果の一例である。
【図３２】従来例１（特許文献１）に係る設計装置の構成を模式的に示したブロック図である。
【図３３】従来例２（特許文献２）に係る設計装置により生成された半導体集積回路のＥＭＩシミュレーション用の電源モデルの回路図である。
【図３４】従来例３（特許文献３）に係る半導体装置モデル作成装置の構成を模式的に示したブロック図である。
【符号の説明】
【０１６３】
１  入力装置
２  特性導出手段
３  条件可否判定手段
４  電圧変動条件判定手段
５  電源ノイズ条件判定手段
６  判定基準データベース
７  出力装置
８  解析手段
９  等価回路モデル生成手段
１０  演算手段
１１  回路記述変更手段
１２  記憶装置
１３  ＬＳＩ情報及びＬＳＩデータベース
１４  ＣＡＤデータ及び部品データベース
２１  ＬＳＩの動作部分モデル
２２  ＬＳＩのアドミタンスモデル
２３  ＬＳＩの電源モデル
２４  電源分配回路モデル
２５  第一の電源端子
２６  第二の電源端子
４１  ＬＳＩ
４２  パッケージ
４３  基板電源配線
４４  直流電源（レギュレータ）
４５  チップコンデンサ
４６  ダンピング抵抗
４７  フェライトビーズ
５１  レジスト
５２  絶縁層
５３  配線
５４  グランド
５５  配線と同層の媒質
５６  層構成
６１  ＬＳＩ電源モデル
６２  パッケージモデル
６３  基板電源配線モデル
６４  直流電源モデル
６５  チップコンデンサモデル
６６  ダンピング抵抗モデル
６７  フェライトビーズモデル
６８  電源分配回路モデル
６９  電源電圧変動値
１１０  設計装置
１１１  インピーダンス検出部
１１２  解析部
１１３  設計変更部
１２１  設計データ
１２２  インピーダンス情報
１２３  インダクタンス成分情報
１２４  容量成分情報
１２５  抵抗成分情報
１２６  電源ノイズ周波数特性情報
１２７  動作周波数情報
１２８  変更後設計データ
２０１  動作信号源
２０２  インバータ回路
２０３  Ｐチャネルトランジスタ
２０４  Ｎチャネルトランジスタ
２０５、２０６  負荷容量
２０７、２０８  電源端子
２０９、２１０、２１１  等価内部容量
２１２、２１５、２１７  容量部分
２１３、２１４、２１６  直列抵抗
２１８  電源モデル
２７７  出力端子
３０１  半導体装置モデル生成用情報格納部
３０２  半導体装置モデル生成部
３０３  電源ノイズ解析用半導体装置モデル
３０４  半導体装置レイアウト情報
３０５  半導体装置動作条件
３０６  半導体装置負荷条件
３０７  半導体装置回路記述
３０８  電源配線サブモデル生成手段
３０９  内部容量サブモデル生成手段
３１０  内部消費電流サブモデル生成手段
３１１  入出力サブモデル生成手段
３１２  サブモデル結合手段
Ｓ１  回路設計情報入力処理
Ｓ２  特性導出処理
Ｓ３  判定処理
Ｓ４  出力処理
Ｓ５  等価回路モデル生成処理
Ｓ６  回路解析処理
Ｓ７  判定処理
Ｓ８  出力処理
Ｓ９  変更手法選択処理
Ｓ１０  対策部品実装処理
Ｓ１１  基板変更処理
Ｓ１２  ＬＳＩ変更処理
Ｓ１３  入力処理
Ｓ１４  基板等価回路モデル生成処理
Ｓ１５  入力処理
Ｓ１６  ＬＳＩ等価回路モデル生成処理
Ｓ１７  電源回路モデル生成処理
Ｓ１８  入力処理
Ｓ１９  ソルバ処理
Ｓ２０  入力処理
Ｓ２１  モデル結合処理
Ｓ２２  動作部分モデル生成処理
Ｓ２３  アドミタンスモデル生成処理
Ｓ２４  電源分配回路モデル生成処理
Ｓ２５  モデル結合処理
Ｓ２６  対策部品データ決定処理
Ｓ２７  レイアウト変更処理
Ｓ２８  変更手法選択処理
Ｓ２９  レイアウト変更処理
Ｓ３０  基板構造変更処理
Ｓ３１  変更手法選択処理
Ｓ３２  動作状態変更処理
Ｓ３３  種類変更処理
Ｓ１０１  出力処理
Ｓ１０２  出力処理
Ｓ１０３  入力処理
Ｓ１０４  入力処理
Ｓ１０５  入力処理
Ｓ１０６  入力変更処理
Ｓ１０７  入力変更処理
Ｓ１０８  入力変更処理
Ｓ１０９  入力変更処理
【図１】
2008276612.tif 000003
【図２】
2008276612.tif 000004
【図３】
2008276612.tif 000005
【図４】
2008276612.tif 000006
【図５】
2008276612.tif 000007
【図６】
2008276612.tif 000008
【図７】
2008276612.tif 000009
【図８】
2008276612.tif 000010
【図９】
2008276612.tif 000011
【図１０】
2008276612.tif 000012
【図１１】
2008276612.tif 000013
【図１２】
2008276612.tif 000014
【図１３】
2008276612.tif 000015
【図１４】
2008276612.tif 000016
【図１５】
2008276612.tif 000017
【図１６】
2008276612.tif 000018
【図１７】
2008276612.tif 000019
【図１８】
2008276612.tif 000020
【図１９】
2008276612.tif 000021
【図２０】
2008276612.tif 000022
【図２１】
2008276612.tif 000023
【図２２】
2008276612.tif 000024
【図２３】
2008276612.tif 000025
【図２４】
2008276612.tif 000026
【図２５】
2008276612.tif 000027
【図２６】
2008276612.tif 000028
【図２７】
2008276612.tif 000029
【図２８】
2008276612.tif 000030
【図２９】
2008276612.tif 000031
【図３０】
2008276612.tif 000032
【図３１】
2008276612.tif 000033
【図３２】
2008276612.tif 000034
【図３３】
2008276612.tif 000035
【図３４】
2008276612.tif 000036