(57)【要約】【課題】被測定デバイスの出力端子の出力信号が“Ｈ”か“Ｌ”かが不定の場合に、試験に与える影響を無くする。【解決手段】被測定デバイスの各入力端子にテスト信号を入力させ、前記被測定デバイスのｍ個の出力端子の“Ｈ”又は“Ｌ”の出力信号を“Ｈ”又は“Ｌ”のｍ個の期待値と比較照合し、前記被測定デバイスの前記ｍ個の出力端子の出力信号と前記ｍ個の期待値との照合結果がそれぞれ「一致」するとき、前記被測定デバイスを「合格」とし、それ以外を「不合格」とする半導体試験方法において、前記期待値として、前記“Ｈ”と“Ｌ”の中間レベルの“Ｚ”をさらに用意し、該“Ｚ”を用いて行った前記照合結果を前記出力信号の如何にかかわらず前記「一致」とする。【選択図】図１
2008232962.tif 000002
【特許請求の範囲】
【請求項１】
被測定デバイスの各入力端子にテスト信号を入力させ、前記被測定デバイスのｍ個の出力端子の“Ｈ”又は“Ｌ”の出力信号を“Ｈ”又は“Ｌ”のｍ個の期待値と比較照合し、前記被測定デバイスの前記ｍ個の出力端子の出力信号と前記ｍ個の期待値との照合結果がそれぞれ「一致」するとき、前記被測定デバイスを「合格」とし、それ以外を「不合格」とする半導体試験方法において、
前記期待値として、前記“Ｈ”と“Ｌ”の中間レベルの“Ｚ”をさらに用意し、該“Ｚ”を用いて行った前記照合結果を前記出力信号の如何にかかわらず前記「一致」とすることを特徴とする半導体試験方法。
【請求項２】
請求項１に記載の半導体試験方法において、
前記被測定デバイスの前記ｍ個の出力端子の内の出力信号が不定な出力端子につき、前記期待値として前記“Ｚ”を使用することを特徴とする半導体試験方法。
【請求項３】
各入力端子にテスト信号が入力する被測定デバイスのｍ個の出力端子の“Ｈ”又は“Ｌ”の出力信号と、“Ｈ”、“Ｌ”のｍ個の期待値とをそれぞれ比較するｍ個の比較手段と、該ｍ個の比較手段がすべて「一致」を出力するとき、前記被測定デバイスを「合格」とし、それ以外を「不合格」とする信号を出力する判定手段とを備えた半導体試験装置において、
前記期待値として、前記“Ｈ”と“Ｌ”の中間レベルの“Ｚ”をさらに用意し、
前記ｍ個の比較手段は、前記期待値が前記“Ｈ”と“Ｌ”の中間レベルの“Ｚ”のとき、前記被測定デバイスの出力端子の出力信号の如何にかかわらず前記「一致」を出力することを特徴とする半導体試験装置。
【請求項４】
請求項３に記載の半導体試験装置において、前記ｍ個の比較手段は、
前記“Ｚ”と前記“Ｈ”との中間レベルが第１の閾値として設定された第１の比較器と、前記“Ｚ”と前記“Ｌ”との中間レベルが第２の閾値として設定された第２の比較器と、前記被測定デバイスの出力端子の出力信号の反転信号と前記第１の比較器の出力信号のＡＮＤ論理をとる第１のＡＮＤ回路と、前記被測定デバイスの出力端子の出力信号と前記第２の比較器の出力信号の反転信号のＡＮＤ論理をとる第２のＡＮＤ回路と、前記第１および第２のＡＮＤ回路のＯＲ論理をとるＯＲ回路とを備えることを特徴とする半導体試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被測定デバイス（半導体装置）のファンクション試験を行う半導体試験方法および装置にかかり、特に被測定デバイスが不定の信号を出力する特定の出力端子を持つ場合に、この不定の信号が試験結果に影響を与えないようにした半導体試験方法および装置に関するものである。
【背景技術】
【０００２】
被測定デバイスのファンクション試験を行う半導体試験装置は、一般的には、図４に示すように、パフォーマンスボード３０に被測定デバイス４０Ａ，４０Ｂ（図４では簡単のために２個の被測定デバイスを示すが、一般的には数個〜数十個が対象となる。）を搭載し、テスタ５０のテスト信号発生回路５１のテスト信号出力端子Ｐ１〜Ｐｎからｎ個のテスト信号を出力して、各被測定デバイス４０Ａ，４０Ｂの入力端子ＩＮ１〜ＩＮｎに共通に入力させ、それらの各被測定デバイス４０Ａ，４０Ｂの内部で処理された各々ｍ個の出力信号を出力端子ＯＵＴ１〜ＯＵＴｍから取り出し、これをテスタ５０の測定回路５２の入力端子Ｙ１１〜Ｙ１ｍ、Ｙ２１〜Ｙ２ｍに取り込み、測定回路５２の内部に設定した期待値とそれら出力信号とを比較し、比較結果が期待値通りであれば当該の被測定デバイスを「合格」、そうでなければ「不合格」とするものである。
【０００３】
ところが、この図４に示す半導体試験装置では、パフォーマンスボード３０のテスト信号用の入力端子（入力端子ＩＮ１〜ＩＮｎに対応する入力端子）は、それぞれの被測定デバイス４０Ａ，４０Ｂに共通化させることができるが、それぞれの被測定デバイス４０Ａ，４０Ｂの出力端子ＯＵＴ１〜ＯＵＴｍに対応する端子は個々に設け、テスタ５０の測定回路５２の入力端子Ｙ１１〜Ｙ１ｍ、Ｙ２１〜Ｙ２ｍに対応する端子も個々に設けるので、それら端子数が「被測定デバイスの出力端子の数×被測定デバイスの数」分だけ必要となり、パフォーマンスボード３０の出力端子の数およびテスタ５０の入力端子の数が増大して、半導体試験装置の規模が増大する。
【０００４】
そこで、被測定端子減少回路を使用することにより、パフォーマンスボードの出力端子の数およびテスタの入力端子の数を削減する手法が提案されている（例えば、特許文献１参照）。
【０００５】
図５はその手法を採用した半導体試験装置を示す図である。この半導体試験装置は、パフォーマンスボード６０上に被測定端子減少回路８０Ａ，８０Ｂを被測定デバイス４０Ａ，４０Ｂの数（図４の場合は２個）だけ搭載して、テスタ７０のテスト信号発生回路７１のテスト信号出力端子Ｐ１〜Ｐｎからｎ個のテスト信号を各被測定デバイス４０Ａ，４０Ｂの入力端子ＩＮ１〜ＩＮｎに共通に入力させ、被測定端子減少回路８０Ａでは、テスタ７０のテスト信号発生回路７１の期待値出力端子Ｓ１〜Ｓｍから出力した期待値と被測定デバイス４０Ａの出力端子ＯＵＴ１〜ＯＵＴｍから出力した出力信号とを比較し、また、被測定端子減少回路８０Ｂでは、テスタ７０のテスト信号発生回路７１の期待値出力端子Ｓ１〜Ｓｍから出力した期待値と被測定デバイス８０Ｂの出力端子ＯＵＴ１〜ＯＵＴｍから出力した出力信号とを比較し、それらの比較結果の「合格」または「不合格」の信号をその被測定端子減少回路８０Ａ，８０Ｂにおいて生成して、テスタ７０の合否集計回路７２の入力端子Ｘ１，Ｘ２に入力させるものである。
【０００６】
図６は図５で説明した被測定端子減少回路８０Ａの内部構成を示す図である。被測定デバイスの出力端子ＯＵＴ１〜ＯＵＴｍから出力するデータは、フリップフロップ８１１〜８１ｍにおいて、テスタ７０から出力するクロックＣＫによって取り込まれ、この取り込まれたデータはＸＯＲ回路８２１〜８２ｍにおいて、期待値出力端子Ｓ１〜Ｓｍから出力した期待値と比較され、「一致」の場合に出力が“Ｌ”となり、「不一致」の場合に“Ｈ”となり、ＮＯＲ回路８３に入力する。よって、被測定デバイス８０Ａの出力端子ＯＵＴ１〜ＯＵＴｍの出力信号と期待値出力端子Ｓ１〜Ｓｍの期待値とが、１個でも「不一致」（＝“Ｈ”）の場合に、ＮＯＲ回路８３の出力が「不合格」を示す“Ｌ”の信号を合否集計回路５４の入力端子Ｘ１に入力させる。被測定端子減少回路８０Ｂも同様である。
【０００７】
図５に示した半導体試験装置は、図４に示した半導体試験装置に比較して、パフォーマンスボード６０での出力端子の数やテスタ７０での入力端子の数を大幅に削減することが可能になり、同時測定の被測定デバイスの台数を増やすことが可能となる。
【特許文献１】特開２００３−８４０４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところが、図５に示した半導体試験装置は、被測定デバイス４０Ａ，４０Ｂの出力端子ＯＵＴ１〜ＯＵＴｍの出力信号が、“Ｈ”、もしくは“Ｌ”のどちらかを完全に推定できる場合は問題はないが、被測定デバイス４０Ａ，４０Ｂの中に電源投入時に初期化されないフリップフロップがある場合等、出力が推定できない場合があるため、一般的なテストベクタには適用がむずかしい。初めに内部状態を完全に確定させるためのベクタを印加すれば、この方法でも試験することは可能であるが、そのために試験時間が増大することになるので好ましくない。      
【０００９】
本発明の目的は、被測定デバイスの出力端子の出力信号が“Ｈ”か“Ｌ”かが不定の場合に、その不定の出力端子の信号の期待値との比較結果が「一致」として扱われるようにして、不定の出力端子の試験に与える影響を無くした半導体試験方法および装置を提供することである。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、請求項１にかかる発明の半導体試験方法は、被測定デバイスの各入力端子にテスト信号を入力させ、前記被測定デバイスのｍ個の出力端子の“Ｈ”又は“Ｌ”の出力信号を“Ｈ”又は“Ｌ”のｍ個の期待値と比較照合し、前記被測定デバイスの前記ｍ個の出力端子の出力信号と前記ｍ個の期待値との照合結果がそれぞれ「一致」するとき、前記被測定デバイスを「合格」とし、それ以外を「不合格」とする半導体試験方法において、前記期待値として、前記“Ｈ”と“Ｌ”の中間レベルの“Ｚ”をさらに用意し、該“Ｚ”を用いて行った前記照合結果を前記出力信号の如何にかかわらず前記「一致」とすることを特徴とする。
請求項２にかかる発明は、請求項１に記載の半導体試験方法において、前記被測定デバイスの前記ｍ個の出力端子の内の出力信号が不定な出力端子につき、前記期待値として前記“Ｚ”を使用することを特徴とする。
請求項３にかかる発明の半導体試験装置は、各入力端子にテスト信号が入力する被測定デバイスのｍ個の出力端子の“Ｈ”又は“Ｌ”の出力信号と、“Ｈ”、“Ｌ”のｍ個の期待値とをそれぞれ比較するｍ個の比較手段と、該ｍ個の比較手段がすべて「一致」を出力するとき、前記被測定デバイスを「合格」とし、それ以外を「不合格」とする信号を出力する判定手段とを備えた半導体試験装置において、前記期待値として、前記“Ｈ”と“Ｌ”の中間レベルの“Ｚ”をさらに用意し、前記ｍ個の比較手段は、前記期待値が前記“Ｈ”と“Ｌ”の中間レベルの“Ｚ”のとき、前記被測定デバイスの出力端子の出力信号の如何にかかわらず前記「一致」を出力することを特徴とする。
請求項４にかかる発明は、請求項３に記載の半導体試験装置において、前記ｍ個の比較手段は、前記“Ｚ”と前記“Ｈ”との中間レベルが第１の閾値として設定された第１の比較器と、前記“Ｚ”と前記“Ｌ”との中間レベルが第２の閾値として設定された第２の比較器と、前記被測定デバイスの出力端子の出力信号の反転信号と前記第１の比較器の出力信号のＡＮＤ論理をとる第１のＡＮＤ回路と、前記被測定デバイスの出力端子の出力信号と前記第２の比較器の出力信号の反転信号のＡＮＤ論理をとる第２のＡＮＤ回路と、前記第１および第２のＡＮＤ回路のＯＲ論理をとるＯＲ回路とを備えることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、特定の出力端子の期待値として“Ｈ”と“Ｌ”の中間のレベルである中間電位“Ｚ”が与えられた場合に、当該の出力端子の期待値との照合結果は必ず「一致」となるので、不定の出力端子の照合を行う際に、この中間電位“Ｚ”を期待値として与えることにより、試験結果に悪影響を与えることはなくなる。
【発明を実施するための最良の形態】
【００１２】
図１に本発明の１つの実施例の被測定端子減少回路１０の構成を示す。この被測定端子減少回路１０は、図５に示した被測定端子減少回路８０Ａ，８０Ｂと置き換えて使用されるものである。
【００１３】
図１の被測定端子減少回路１０において、１１はフリップフロップであり、図５のテスタ７０のテスト信号発生回路７１から出力するクロックＣＫによって、被測定デバイスの出力端子ＯＵＴ１から出力する出力信号を取り込む。１２は同テスト信号発生回路７１の期待値出力端子Ｓ１から出力する期待値を第１の閾値電圧ＶＨと比較する第１の比較器、１３は同様に第２の閾値電圧ＶＬと比較する第２の比較器である。１４はフリップフロップ１１のＱ出力の反転信号と比較器１２の出力のＡＮＤ論理をとるＡＮＤ回路、１５はフリップフロップ１１のＱ出力と比較器１３の出力の反転信号のＡＮＤ論理をとるＡＮＤ回路である。１６は両ＡＮＤ回路１４，１５のＯＲ論理をとるＯＲ回路である。
【００１４】
以上のフリップフロップ１１、比較器１２，１３、ＡＮＤ回路１４，１５およびＯＲ回路１６を１組として、これが被測定デバイスの出力端子ＯＵＴ１〜ＯＵＴｍの数、つまり、ｍ組配置され、その各組のＯＲ回路１６の出力が判定手段であるＮＯＲ回路１７に入力する。この被測定端子減少回路１０を図５の被測定端子減少回路８０Ａと置き換えて使用するときは、そのＮＯＲ回路１７の出力が、図５のテスタ７０の合否集計回路７１の入力端子Ｘ１に入力する。また、被測定端子減少回路８０Ｂと置き換えて使用するときは、そのＮＯＲ回路１７の出力が、合否集計回路７１の入力端子Ｘ２に入力する。
【００１５】
図２は、図５のテスタ７０のテスト信号発生回路７１の期待値出力端子Ｓ１に新たに設ける期待値出力回路２０の構成を示す図である。２１は期待値信号を増幅するドライバであり、このドライバ２１からは“Ｈ”を示す電圧ＶＩＨと、“Ｌ”を示す電圧ＶＩＬが出力し、アナログスイッチ２２を経由して、期待値出力端子Ｓ１に出力する。アナログスイッチ２２と２３は切替信号ＣＴＲとインバータ２４によって一方がオン、他方がオフするものであり、アナログスイッチ２３がオンするときは、“Ｚ”を示す中間電圧ＶＴが出力端子Ｓ１から出力する。他の期待値出力端子Ｓ２〜Ｓｍに対応する期待値出力回路も同様な構成である。
【００１６】
図３は本実施例で扱う信号電圧のレベルを示す図である。ＶＩＬ，ＶＩＬは前記したテスト信号出力端子Ｐ１〜Ｐｍと期待値出力端子Ｓ１〜Ｓｍに出力する“Ｈ”、“Ｌ”の電圧であり、“Ｚ”を示す中間電圧ＶＴはこの電圧ＶＩＨ，ＶＩＬの中間値となる。また、前記した第１の閾値電圧ＶＨは電圧ＶＴとＶＩＨの間の電圧、第２の閾値電圧ＶＬは電圧ＶＴとＶＩＬの間の電圧である。
【００１７】
次に、被測定デバイスの出力端子ＯＵＴ１が“Ｈ”であることの期待値照合を行う場合について説明する。このときは、テスタ７０のテスト信号発生回路７１の期待値出力端子Ｓ１の期待値が“Ｈ”に設定される。この“Ｈ”の電圧は、図３に示したように、比較器１２の第１の閾値電圧ＶＨや比較器１３の第２の閾値電圧ＶＬよりも高い値であり、従って、比較器１２，１３からは“Ｈ”が出力する。このとき、被測定デバイスの出力端子ＯＵＴ１が“Ｈ”になっていれば、フリップフロップ１１のＱ出力が“Ｈ”であり、ＡＮＤ回路１４，１５の出力は“Ｌ”となる。よって、ＯＲ回路１６の出力も“Ｌ”となり、出力端子ＯＵＴ１が「一致」となる。しかし、被測定デバイスの出力端子ＯＵＴ１が“Ｌ”になっていれば、フリップフロップ１１のＱ出力が“Ｌ”であり、ＡＮＤ回路１４の出力は“Ｈ”、ＡＮＤ回路１５の出力は“Ｌ”となる。よって、ＯＲ回路１６の出力は“Ｈ”となり、出力端子ＯＵＴ１が「不一致」となる。
【００１８】
次に、被測定デバイスの出力端子ＯＵＴ１が“Ｌ”であることの期待値照合を行う場合について説明する。このときは、テスタ７０のテスト信号発生回路７１の期待値出力端子Ｓ１の期待値が“Ｌ”に設定される。この“Ｌ”の電圧は、図３に示したように、比較器１２の第１の閾値電圧ＶＨや比較器１３の第２の閾値電圧ＶＬよりも低い値であり、従って、比較器１２，１３からは“Ｌ”が出力する。このとき、被測定デバイスの出力端子ＯＵＴ１が“Ｌ”になっていれば、フリップフロップ１１のＱ出力が“Ｌ”であり、ＡＮＤ回路１４，１５の出力は“Ｌ”となる。よって、ＯＲ回路１６の出力も“Ｌ”となり、出力端子ＯＵＴ１が「一致」となる。しかし、被測定デバイスの出力端子ＯＵＴ１が“Ｈ”になっていれば、フリップフロップ１１のＱ出力が“Ｈ”であり、ＡＮＤ回路１４の出力は“Ｌ”、ＡＮＤ回路１５の出力は“Ｈ”となる。よって、ＯＲ回路１６の出力は“Ｈ”となり、出力端子ＯＵＴ１が「不一致」となる。
【００１９】
次に、被測定デバイスの出力端子ＯＵＴ１について期待値照合を行わない場合について説明する。このときは、テスタ７０のテスト信号発生回路７１の期待値出力端子Ｓ１の期待値が“Ｚ”（＝ＶＴ）に設定される。この電圧ＶＴは、図３に示したように、比較器１２の第１の閾値電圧ＶＨより低く、比較器１３の第２の閾値電圧ＶＬより高い値であり、比較器１２は“Ｌ”を、比較器１３は“Ｈ”を出力する。このため、ＡＮＤ回路１４，１５は、フリップフロップ１１のＱ出力が“Ｈ”であっても、また“Ｌ”であっても、その出力は“Ｌ”となる。よって、ＯＲ回路１６の出力も“Ｌ”となる。つまり、このときは期待値照合は行わず、出力端子ＯＵＴ１が「一致」と同じ扱いとなる。
【００２０】
以上は、被測定デバイスの出力端子ＯＵＴ１の期待値照合についてであったが、他の出力端子ＯＵＴ２〜ＯＵＴｍについても同様に期待値照合が同時に行われ、これらの照合結果はＮＯＲ回路１７に入力する。そして、被測定デバイスの全ての出力端子ＯＵＴ１〜ＯＵＴｍについて、ＯＲ回路１６の出力が“Ｌ”であれば、ＮＯＲ回路１７の出力は“Ｈ”となり、この被測定端子減少回路１０を図５の被測定端子減少回路８０Ａと置き換えて使用しているときは、テスタ７０の合否集計回路７２の入力端子Ｘ１に“Ｈ”（＝「一致」）が入力する。
【図面の簡単な説明】
【００２１】
【図１】本発明の１つの実施例の半導体試験装置のパフォーマンスボードに搭載する被測定端子減少回路の構成を示すブロック図である。
【図２】テスタのテスト信号発生回路の期待値出力回路の構成を示すブロック図である。
【図３】電圧ＶＩＨ，ＶＩＬ，ＶＴ，ＶＨ，ＶＬの説明図である。
【図４】従来の半導体試験装置の構成を示すブロック図である。
【図５】従来の別の例の半導体試験装置の構成を示すブロック図である。
【図６】図５で説明した被測定端子減少回路の内部構成を示すブロック図である。
【符号の説明】
【００２２】
１０，８０Ａ，８０Ｂ：被測定端子減少回路
２０：期待値出力回路
３０，６０：パフォーマンスボード
４０Ａ，４０Ｂ：被測定デバイス
５０，７０：テスタ
【図１】
2008232962.tif 000003
【図２】
2008232962.tif 000004
【図３】
2008232962.tif 000005
【図４】
2008232962.tif 000006
【図５】
2008232962.tif 000007
【図６】
2008232962.tif 000008
【手続補正書】
【提出日】平成19年3月23日(2007.3.23)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正の内容】
【図１】
2008232962.tif 000009