(57)【要約】【課題】高速度撮影が可能でありながら画素数を確保することができる固体撮像素子を提供する。【解決手段】複数の画素がマトリクス状に配置されてなる固体撮像素子であって、各画素は、入射した光を光電変換して信号電荷を出力するフォトダイオード３０と、出力された信号電荷を保持する複数の信号電荷保持部（Ｍ０、Ｍ１、Ｍ２）と、信号電荷保持部のそれぞれに、同一時刻に出力された信号電荷を書き込むよう選択する書き込み対象切り替え手段（ＳＷ０−ａ，ＳＷ１−ａ，ＳＷ２−ａ）と、前記複数の信号電荷保持部から、信号電荷を読み出すべき１個の信号電荷保持部を選択する読み出し対象切り替え手段（ＳＷ０−ｂ、ＳＷ１−ｂ、ＳＷ２−ｂ）とを備える。【選択図】図３
2008042825.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素がマトリクス状に配置されてなる固体撮像素子であって、
各画素は、
入射した光を光電変換して信号電荷を出力する光電変換素子と、
前記光電変換素子から出力された信号電荷を保持する複数の信号電荷保持部と、
前記複数の信号電荷保持部のそれぞれに、異なる時刻に出力された信号電荷を書き込むよう選択する書き込み対象切り替え手段と、
前記複数の信号電荷保持部から信号を選択する読み出し対象切り替え手段とを備え、
２個以上の信号電荷保持部へ同一の信号を書きこむ書きこみ動作と、その後に前記２個以上の信号電荷保持部から、同一の信号を読み出す読出し動作を有する
ことを特徴とする固体撮像素子。
【請求項２】
光電変換素子から出力された同一の信号電荷を、前記２個以上の信号電荷保持部へ同時に書きこむ書きこみ動作を行なう
ことを特徴とする請求項１に記載の固体撮像素子。
【請求項３】
前記同一の信号が書きこまれた前記２個以上の信号電荷保持部から、同時に読み出す読出し動作を行なう
ことを特徴とする請求項１に記載の固体撮像素子。
【請求項４】
前記同一の信号を読み出す読出し動作に読み出された信号を、加算または平均化する
ことを特徴とする請求項１または３に記載の固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子に関し、特に高速度撮影を行う技術に関する。
【背景技術】
【０００２】
（ａ）車両の衝突試験、（ｂ）製品の落下試験・強度試験、（ｃ）内燃機関の燃焼状態、（ｄ）化学反応などの物理化学の分野における現象、などの解析のために高速度カメラが用いられている。
これに関して特許文献１では、高速度撮影可能なＣＣＤ型の撮像素子として、光電変換素子の各々の周囲に複数の電荷蓄積素子を配置し、書き込み時には上記電荷蓄積素子に書き込むことで高速度撮影を実現できるとしている。
【特許文献１】特開２０００−１６５７５０号公報
【特許文献２】特開２００１−２９２３７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、特許文献１に記載の技術は、ＣＣＤ型の撮像素子に限られるため、ＣＭＯＳ型の撮像素子と比べて消費電力が過大になる傾向にある。
本発明は、上述の問題に鑑みてなされたものであって、ＣＭＯＳ型の撮像素子に適用可能であって、高速度撮影が可能な固体撮像素子を提供することを目的とする。
【課題を解決するための手段】
【０００４】
上記目的を達成するために、本発明に係る固体撮像素子は、複数の画素がマトリクス状に配置されてなる固体撮像素子であって、各画素は、入射した光を光電変換して信号電荷を出力する光電変換素子と、前記光電変換素子から出力された信号電荷を保持する複数の信号電荷保持部と、前記複数の信号電荷保持部のそれぞれに、異なる時刻に出力された信号電荷を書き込むよう選択する書き込み対象切り替え手段と、前記複数の信号電荷保持部から、信号電荷を読み出すべき信号電荷保持部を選択する読み出し対象切り替え手段とを備えることを特徴とする。ここで、本発明に係る固体撮像素子では、２個以上の信号電荷保持部へ同一の信号を書きこむ書きこみ動作と、その後に前記２個以上の信号電荷保持部から、同一の信号を読み出す読出し動作を有する。
【発明の効果】
【０００５】
課題を解決するための手段に記載した構成によれば、例えば、消費電力が低減されたＣＭＯＳ型の撮像素子において、ごく短い間隔の異なる時刻に出力された信号電荷を、異なる信号電荷保持部に書き込むことで高速度撮影が可能となる。
特に、高速画像では、光電変換素子への蓄積時間が短いため、低照度の被写体などの場合には、同一の信号を２個以上の信号電荷保持部に蓄積した後に、同一の信号を蓄積した２個以上の信号電荷保持部複数から信号を読出し、加算または平均することで、Ｓ／Ｎの良い高感度の画像を実現することができる。
【０００６】
また、同一の信号電荷を２個以上の信号電荷保持部へ同時に書きこむ書きこみ動作を行ない、さらに同一の信号が書きこまれた前記２個以上の信号電荷保持部から同時に読み出す読出し動作を行なうことで、信号の書きこみと読出し操作を高速にすることができる。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の実施の形態について図面を参照しながら説明する。
（実施の形態１）
図１は、固体撮像素子１の概略構成を示す図である。
固体撮像素子１は、マトリクス状に配置された複数の画素部１０を備えている。
図２は、実施の形態１に係る固体撮像素子１の構成を示す機能ブロック図である。図２では、説明の便宜のため、マトリクス状に配置された画素部の内の単位画素だけを取り出して示している。
【０００８】
固体撮像素子１は、画素部１０と転送部２０とを備える。
画素部１０は、光電変換素子であるフォトダイオード（ＰＤ）１２、メモリ群１４、増幅器（Ａｍｐ）１６を有する。
メモリ群１４は、Ｎ個の記憶素子であるメモリを含み、各メモリは光電変換素子から出力された信号電荷をアナログ量として保持・記憶する。
【０００９】
メモリ群１４はそのＮ個のメモリから選択的に信号を書き込み、かつ選択的に信号を読み出すことができるため、消費電力を浪費することなく任意の画像を取り出すことが可能となる。
この時、同一の信号を２個以上（例えば、メモリー１、メモリー２）の信号電荷保持部に蓄積した後に、同一の信号を蓄積した２個以上（例えば、メモリー１、メモリー２）の信号電荷保持部複数から信号を読出して増幅器１６内で、２個以上（例えば、メモリー１、メモリー２）の信号電荷保持部に蓄積していた信号を、加算または平均することで、Ｓ／Ｎの良い高感度の画像を実現することができる。
【００１０】
同一の信号電荷を２個以上の信号電荷保持部へ同時に書きこむ書きこみ動作を行ない、さらに同一の信号が書きこまれた前記２個以上の信号電荷保持部から同時に読み出す読出し動作を行なうことで、信号の書きこみと読出し操作を高速にすることができるため、さらに固体撮像素子の高速化を実現することができる。
なお、具体的な回路構成例については、図３以降の図を用い、後述する。
【００１１】
増幅器（Ａｍｐ）１６は、メモリ群１４のメモリから選択的に読み出された信号を増幅する。
転送部２０は、ノイズキャンセリング（ＮＣ）部２２、水平シフトレジスタ（Ｈ−ＳＲ）２４を含む。
ノイズキャンセリング部２２は、画素部１０の増幅器１６から転送された信号に含まれるノイズ成分を除去する。
【００１２】
（回路構成の例１）
図３は、図２で示した機能を実現する回路構成の一例を示す図である。
図３は、受光部３０から選択記憶部３１−０、３１−１、３１−２、記憶部３２、増幅部３４、ノイズキャンセリング部（ＮＣ）２２、水平シフトレジスタ部(ＨーＳＲ)２４に至るまでの回路構成を示している。
【００１３】
受光部３０は光電変換素子であるフォトダイオード（ＰＤ）を含んで構成される。
第１選択記憶部３１−０は、スイッチＳＷ０−ａ、ＳＷ０−ｂと、メモリであるゲート容量型キャパシタＭ０を備えている。スイッチＳＷ０−ａ、ＳＷ０−ｂは、それぞれワード線ＷＬ０、トランジスタ線ＴＲＡＮ０からの制御信号によりスイッチングが可能となっている。
【００１４】
第２選択記憶部３１−１、第３選択記憶部３１−２も同様の構成である。なお、図中にはＮ個の選択記憶部の内３個だけを描画している。選択記憶部の個数Ｎは、例えば８個から３２個程度である。
記憶部３２はキャパシタＭＡを含み、選択記憶部３１から読み出された信号電荷を一旦記憶する。
【００１５】
増幅部３４は、リセット・トランジスタＱＲと増幅トランジスタＱＡとを含み、記憶部３２に記憶された信号電荷のリセットと信号電荷の増幅を行う。これにより高精度な信号出力が可能となる。
図３に示した回路構成によれば、ワード線ＷＬ０からの制御信号に従って、フォトダイオード（ＰＤ）で得られた信号電荷は、画素内に備えたＮ個のキャパシタ[Ｍ０〜Ｍ（ｎ−１）］に次々と書き込まれる。
【００１６】
例えば、毎秒１０００フレームを超える高速レートで撮影した場合には、全画素のキャパシタの第Ｍ番目のキャパシタにいわば並列処理で画像情報である信号を書き込むことにより高速な書き込み動作を実現できる。
また、読み出し時には、トランジスタ線ＴＲＡＮ０を介して信号制御を行うことにより、キャパシタＭ０〜Ｍ（ｎ−１）の中から任意のキャパシタを選択的に読み出すことが可能となる。
【００１７】
図３に示す構成の場合、記憶素子１つあたりにキャパシタ１つとトランジスタスイッチが２つ必要となるが、書き込み経路と読み出し経路が分離されるため、読み出し動作を行ないながら別の記憶素子に書き込みを行うといった同時動作が可能である。
このとき、同一の信号を、スイッチＳＷ０−ａ、スイッチＳＷ１−ａをオン−オフすることで、２個のキャパシタＭ０、Ｍ１の信号電荷保持部に蓄積した後に、キャパシタＭ０、Ｍ１の信号電荷保持部から信号をスイッチＳＷ０−ｂ、スイッチＳＷ１−ｂをオン−オフすることで読出して増幅器16内で、キャパシタＭ０、Ｍ１の信号電荷保持部の信号を、Ｍ０、Ｍ１、ＭAで平均する。Ｍ０、Ｍ１、ＭAの容量をＣ０、Ｃ１、Ｃ２とすると、光電変換素子の信号電圧がＳ１の場合は、増幅トランジスタＱＡのゲート電極に加わる信号電圧はＳ１×（Ｃ１＋Ｃ２）／（Ｃ０＋Ｃ１＋Ｃ２）となる。
【００１８】
通常、１個のキャパシタＭ０の信号電荷保持部だけで蓄積した場合は、増幅トランジスタＱＡのゲート電極に加わる信号電圧は、Ｓ１×Ｃ１／（Ｃ０＋Ｃ１）であるため、同一の信号を２個のキャパシタＭ０、Ｍ１の信号電荷保持部に蓄積する場合の出力電圧が大きくなる。例えば、Ｃ０＝Ｃ１＝Ｃ２の場合は、２個のキャパシタＭ０、Ｍ１の信号電荷保持部に蓄積する場合の出力電圧Ｓ１×２／３で、１個のキャパシタＭ０の信号電荷保持部のみに蓄積する場合の出力電圧がＳ１×１／２であるため、同一の信号を２個のキャパシタＭ０、Ｍ１の信号電荷保持部に蓄積する場合の方が出力電圧を大きくすることができるため、高感度・高Ｓ／Ｎの画像を実現することができる。
【００１９】
また、同一の信号を、スイッチＳＷ０−ａ、スイッチＳＷ１−ａを同時にオン−オフし、キャパシタＭ０、Ｍ１の信号電荷保持部から信号をスイッチＳＷ０−ｂ、スイッチＳＷ１−ｂを同時にオン−オフすることで、信号の書きこみと読出し操作を高速にすることができるため、信号処理時間を短くすることができ、さらに固体撮像素子の高速化を実現することができる。
【００２０】
また本発明による固体撮像素子は全画素同時に撮影を行なうことが可能であり、撮影した情報は一度画素内の記憶素子に蓄えた後、順次取り出すことができる。
（回路構成の例２）
図４は、図２で示した機能を実現する回路構成の別の例を示す図である。
図４において、図２と共通の構成部材には同一符号を付し説明を省略する（以降の図も同様）。
【００２１】
図４の回路構成は、受光部３０、選択記憶部３９、増幅部３４等を含んでいる。
図４に示す構成の場合、記憶素子１つあたりにキャパシタ１つとトランジスタスイッチ１つが必要である。この構成では記憶素子部の構成が簡易になるため記憶容量の大容量化に適している。
（信号増幅器について）
内蔵する信号増幅器としてはソースフォロワ型やインバータ型などの構成が考えられる。光電変換素子部の構成から周辺にはｎ−ＭＯＳトランジスタの方が形成しやすい。そのため記憶素子の選択スイッチや増幅器等もｎ−ＭＯＳトランジスタのみで構成した方がｐ−ＭＯＳトランジスタ用のウェル分離等が不要となり、省スペースで構成することが可能となる。逆に面積が大きくなっても問題がない場合、ｐ−ＭＯＳ領域を形成してＣＭＯＳ化することで昇圧電源が不要になる、増幅器のＣＭＯＳインバータ化などにより高精度化、低消費電力化が比較的容易になるなどの利点が得られる。
（実施の形態２）
本実施の形態は、記憶素子であるメモリへの書き込み用と読み出し用でそれぞれ増幅回路を設けることで、信号劣化の少ない書き込み、読み出し動作を実現するものである。
【００２２】
図５は、実施の形態２に係る固体撮像素子１の構成を示す機能ブロック図である。
増幅器（Ａｍｐ）１７は、フォトダイオード（ＰＤ）１２で得られた電荷を、メモリ群１４より上流側で増幅する。増幅器（Ａｍｐ）１６は、メモリ群より読み出された電荷を増幅する。
図６は、図５で示した機能を実現する回路構成の一例を示す図である。
【００２３】
図６に示す回路は、受光部３０、記憶素子に書き込む前に信号を増幅する増幅部４０、記憶素子から読み出した信号を増幅する増幅部４１、記憶部４２、選択記憶部４４−０、４４−１を備えている。
この回路構成では、記憶素子への書き込み用と読み出し用でそれぞれ増幅回路を設けることで、信号劣化の少ない書き込み、読出し動作ができる。
（実施の形態３）
本実施の形態は、書き込み時と読み出し時における増幅器の共有化を図り、増幅器の設置面積の削減を実現するものである。
【００２４】
図７は、実施の形態３に係る固体撮像素子１の構成を示す機能ブロック図である。
画素部１０は、フォトダイオード（ＰＤ）１２、メモリ群１４、増幅器（Ａｍｐ）１８を有する。
増幅器（Ａｍｐ）１８は、記憶素子への書き込み時及び記憶素子からの読み出し時に信号を増幅する。
【００２５】
通常、書き込みと読み出しを同時に行なうことはないので、増幅器の共用化によりその設置面積を小さくすることができる。
（回路構成の例１）
図８は、図７で示した機能を実現する回路構成の一例を示す図である。
増幅部４６は、選択記憶部４８のメモリへの書き込み時及び読み出し時に信号を増幅可能な構成となっている。
【００２６】
ここで、図９を用いて、増幅器の共用の概要について説明する。
図９（ａ）、（ｂ）に示すように、スイッチＳＷＡ、ＳＷＢを切り替えることで書き込み時と読み出し時とで増幅器（Ａｍｐ）の共用を図ることが可能となる。
なお、図９（ｃ）に増幅器（Ａｍｐ）にゲイン変化を付加する場合の例を示す。
図８に示す構成の場合、記憶素子１つあたりにキャパシタ１つとトランジスタスイッチ１つが必要である。この構成では光電変換素子からの信号を一度増幅器を用いて信号増幅した後に記憶素子に記憶する構成であるため雑音に対する耐性が向上する。また画素から出力するときにも増幅器を用いて増幅して信号を出力することにより、よりＳ／Ｎ比の高い信号出力を得やすくなる。このとき記憶素子への書き込みに用いる増幅器と読み出しに用いる増幅器とは同時に使用することはないことから、これらの増幅器を一つで共有化することで面積を削減することが可能となる。
【００２７】
（回路構成の例２）
図１０は、図７で示した機能を実現する回路構成の別の例を示す図である。
図１０は、図８の回路構成と略同様であるが、キャパシタの電極を駆動するＣＰ制御線を設けている点が異なっている。これにより読み出し時にCPを駆動することで読み出し信号を高い電圧で読み出すことができる。
（その他の事項）
以下、実施の形態１〜３の変形例や補足する事項について説明する。
【００２８】
(１)増幅器について
図６、８、１０において増幅器としてソースフォロワ形式を用いているが、インバータ形式のアンプ等を用いても良い。あるいは多段にしてより増幅率を増しても良い。
各画素の増幅器の特性ばらつきを軽減するためには画素の暗時の信号出力と画像入力時の信号出力の差を取って出力することが望ましい。
【００２９】
しかしながら、この処理にはある程度の時間を有すること、全画素で同時に行なうには回路規模が大きくなりすぎることなどから、本発明では記憶素子への書き込み段階では光電変換素子からの出力信号をそのままあるいは増幅器で増幅した信号を記憶する。そして読み出し時に列ごとに設けた回路において各画素の暗時の信号出力との差を演算することで画素ごとの特性ばらつきを軽減し固定パターンノイズの少ない高画質を実現できる。
【００３０】
（２）全画素同時撮像動作について
図１１は、全画像同時撮像動作について説明する模式図である。
全ての画素同時に撮像動作を行なうことで歪みのない画像を得ることが出来る。
従来CMOSのように順次走査方式で読出しを行なった場合に画像の歪みが生じる。例えば画面の上から下方向に走査する撮像素子で右から左に移動する物体を撮影した場合、画面の上部と下部では撮影時刻に微小なズレがあるため物体が斜めに歪んで見える。画面内を移動する物体が高速なほど歪みが顕著になる。
【００３１】
これに対して、全画素同時駆動の場合、図１１に示すように右方向へ高速に移動する四角の物体を撮影したとき、画素内の記憶素子に転送する動作は全ての画素について同時刻に行なうことが出来るので、撮影画像における撮影時間のずれは基本的には存在しない。そのため歪みのない画像を得ることが可能となる。
（３）撮影システムについて
図１２は、実施の形態１に係る固体撮像素子１を備えたデジタルカメラ１００を示す概略図である。なお、本実施の形態に係る固体撮像素子は、ビデオカメラにも適用可能である。これにより高速度での撮影が可能なビデオカメラを実現できる。
【００３２】
図１３は、デジタルカメラの撮影方法を示すフローチャートである。
待機状態（Ｓ１１）において、撮影の開始指示であるトリガ信号を検出すると（Ｓ１２：Ｙｅｓ）、画素内の記憶素子に、画像情報としての信号電荷の記憶を開始する（Ｓ１３）。
記憶（取り込み）を行う度にメモリアドレスを加算し（Ｓ１４）、記憶素子の数分だけの撮影が完了すると、取り込み完了とする（Ｓ１５：Ｙｅｓ）。
【００３３】
取り込みが完了すると、撮影動作を停止させ、撮影したデータを順に出力する（出画する）出力モードへと移行する（Ｓ１６）。
全データの出力が完了すると、ステップＳ１１の待機状態に戻る。
このフローによれば、記憶素子の数分だけの（全ての記憶素子が満杯になるまでの）高速撮影を行い、記憶素子からの読み出しが完了すると、再び高速撮影を行うことができる。言い換えると、断続的ではあるが連続して高速撮影が可能となる。
【００３４】
具体的には、毎秒１０００フレームを越える高速レートでの撮影を画素内の記憶素子のコマ数分撮影し、そのデータを外部に転送した後でまた同様に高速レートでの撮影を繰り返すことで断続的に撮影を繰り返すことができる。
なお、転送を行なっている期間も、空いているメモリに関しては書き込みを行なうことが可能である。
【００３５】
（４）記憶素子について
実施の形態では、記憶素子としてゲート容量型キャパシタを例に示したが、キャパシタの例はこれに限られない。
（４−１）配線層金属間に形成されたキャパシタ
図１４に配線層金属間に形成されたキャパシタを示す。
【００３６】
図１４に示すように、ＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）型キャパシタ６０は、上部電極６１、下部電極６２、両電極に挟まれた容量絶縁膜６４を備える。
このようなＭＩＭ型キャパシタは、（ａ）高精度で高容量化が可能、（ｂ）立体形状で集積化が容易、（ｃ）拡散層を用いないので積層化が比較的容易という特徴がある。
【００３７】
（４−２）トレンチ型のキャパシタ
図１５は、トレンチ型のキャパシタ７０を示す図である。
図１５に示すようなトレンチ型キャパシタ７０はＤＲＡＭ等で用いられる構造で、高集積化が可能である。
なお、選択トランジスタ７２は、読み出すべきキャパシタを選択するトランジスタである。
【００３８】
（４ー３）チップ張り合わせ
また図１６に示すように、固体撮像素子を形成した撮像素子基板８０とは別に、キャパシタアレイ（メモリアレイ）９２を形成したメモリ基板９０を用意し、これらの基板８０，９０同士を接続する構成でもよい。
例としては、固体撮像素子の画素８２ごとに撮像素子基板８０を貫通するビアを形成し、撮像素子基板８０裏面に端子を形成する。また、メモリ基板９０上にはキャパシタアレイ９２を画素８２と同ピッチで形成し、撮像素子基板８０の裏面端子と同一ピッチでキャパシタアレイ９２の端子を形成する。これらの基板どうしを金（Ａｕ）バンプ１０２や端子金属どうしを接合させることで接続する。
【００３９】
この方法では固体撮像素子と、キャパシタアレイそれぞれを最適なプロセスを用いて形成することが可能なため高集積なキャパシタを用いて大容量の記憶素子を持つ高速度カメラを実現することが可能となる。
（４−４）不揮発性のメモリ
また、記録素子として不揮発性のメモリを用いても良い。例えば強誘電体キャパシタのように電極間に電圧を与えることで電圧に応じた分極量が不揮発性記憶することができる素子を用いることで不揮発性の情報記憶が可能となる。これにより、不意の電源遮断などが起こっても情報を記憶していることができる。防犯用途や事故の記録等に使用することが考えられる。例えば、不揮発性メモリを備える固体撮像素子（カメラ）を自動車に取り付けておき、事故の衝撃で撮影を開始するようなセンサとすることで事故の直後の映像を記録しておくことができる。このときセンサが数秒間駆動できるだけの電源があれば撮影は完了し、情報も不揮発性メモリに記憶しているため、事後に取り出して情報を見ることが可能となる。あるいは常に撮影をメモリに上書きしながら書き込んでおき、事故の衝撃後に撮影を停止するようなセンサとしておけば事故の前後を記憶することが可能となる。
【００４０】
（５）ＮＣ回路について、
図１など示したＮＣ回路２２の回路構成例について説明する。
図１７（ａ）は、ＮＣ回路（ＣＤＳ回路）２２の回路構成を示す図である。図１７（ｂ）は、（ａ）の回路に対応するタイミングチャートである。
図１７（ｂ）のタイミングチャートに示すように、ｔ１のタイミングでスイッチＳＷ１をオンとして、スイッチＳＷ２をオフとして、画素からの信号Ｖｉｎから入力する。
【００４１】
次に、ｔ２のタイミングでＳＷ１をオフ、ＳＷ２をオンとして、リセット時の画素信号を同様にＶｉｎに入力することにより、露光後の画素信号をリセット時の画素信号との差をＶｏｕｔから読み出すことができる。
なお、ＮＣ回路２２は、図１７（ａ）の構成に限らず、他にも様々な構成が可能である。
【００４２】
（６）撮像素子について
各実施の形態では、撮像素子としてＭＯＳトランジスタによる画像選択を行なう方式について説明したがＣＣＤ方式による撮像素子であってもよい。
（７）回路構成について
画素の構成について回路図を用いて説明してきたが、記憶素子の数や配置等は図の内容に限るものではない。
【産業上の利用可能性】
【００４３】
本発明に係る固体撮像素子によれば、低い消費電力で高速度撮影が可能であるため有用である。
【図面の簡単な説明】
【００４４】
【図１】固体撮像素子１の概略構成を示す図である。
【図２】実施の形態１に係る固体撮像素子１の構成を示す機能ブロック図である。
【図３】図２で示した機能を実現する回路構成の一例を示す図である。
【図４】図２で示した機能を実現する回路構成の別の例を示す図である。
【図５】実施の形態２に係る固体撮像素子１の構成を示す機能ブロック図である。
【図６】図５で示した機能を実現する回路構成の一例を示す図である。
【図７】実施の形態３に係る固体撮像素子１の構成を示す機能ブロック図である。
【図８】図７で示した機能を実現する回路構成の一例を示す図である。
【図９】増幅器の共用の概要を示す図である。
【図１０】図７で示した機能を実現する回路構成の別の例を示す図である。
【図１１】全画像同時撮像動作について説明する模式図である。
【図１２】実施の形態１に係る固体撮像素子１を備えたデジタルカメラ１００を示す概略図である。
【図１３】デジタルカメラの撮影方法を示すフローチャートである。
【図１４】配線層金属間に形成されたキャパシタを示す図である。
【図１５】トレンチ型のキャパシタ７０を示す図である。
【図１６】キャパシタをチップ張り合わせによって形成する例を示す図である。
【図１７】（ａ）は、ＮＣ回路（ＣＤＳ回路）２２の回路構成を示す図であり、（ｂ）は、図１７（ａ）の回路に対応するタイミングチャートである。
【符号の説明】
【００４５】
１．固体撮像素子
１０．画素部
１２．フォトダイオード（ＰＤ）
１４．メモリ群
１６、１８．増幅器
２０．転送部
３．  受光部
３１−０、３１−１、３１−２、３９、４４−０、４４−１、４８．選択記憶部
３２、４２．記憶部
３４、４０、４１、４６．増幅部
１００．デジタルカメラ
【図１】
2008042825.tif 000003
【図２】
2008042825.tif 000004
【図３】
2008042825.tif 000005
【図４】
2008042825.tif 000006
【図５】
2008042825.tif 000007
【図６】
2008042825.tif 000008
【図７】
2008042825.tif 000009
【図８】
2008042825.tif 000010
【図９】
2008042825.tif 000011
【図１０】
2008042825.tif 000012
【図１１】
2008042825.tif 000013
【図１２】
2008042825.tif 000014
【図１３】
2008042825.tif 000015
【図１４】
2008042825.tif 000016
【図１５】
2008042825.tif 000017
【図１６】
2008042825.tif 000018
【図１７】
2008042825.tif 000019