(57)【要約】【課題】活性層へのＺｎの拡散が効果的に抑制されると共に信頼性が高い半導体光素子及びその製造方法を提供することを目的とする。【解決手段】  まず、第１導電型の半導体基板１０上に活性層３０を含む半導体メサ部２Ｂ上を形成する。次に、半導体メサ部２Ｂを埋め込むように埋め込み層７０Ａを形成する。埋め込み層７０Ａは、ｐ型第１埋め込み層７０ａ１、ｐ型第４埋め込み層７０ｂ２及びｐ型第２埋め込み層７０ｂ１を含む。ｐ型第１埋め込み層７０ａ１は、ｎ型不純物及びｐ型不純物（Ｚｎ）がドープされたＩｎＰからなる。次に、半導体メサ部２Ｂのキャップ層５０を除去する。これにより、半導体メサ部２Ｍが得られる。次に、半導体メサ部２Ｍ及び埋め込み層７０Ａ上にクラッド層４０ｂ及びコンタクト層８０を形成する。次に、電極９０ａ及び電極９０ｂを形成する。【選択図】  図１
2008270614.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型半導体層と、前記第１導電型半導体層上に設けられた活性層と、前記活性層上に設けられた第２導電型半導体層と、を含む半導体メサ部を基板上に形成する工程と、
前記半導体メサ部の前記活性層の側面上に、前記半導体メサ部を埋め込んでおり、ｎ型不純物がドープされたＩｎＰからなるｎ型の第１埋め込み層を形成する工程と、
前記第１埋め込み層上に、ＺｎがドープされたＩｎＰからなるｐ型の第２埋め込み層を形成する工程と、
前記第２埋め込み層上に、ｎ型不純物がドープされたＩｎＰからなるｎ型の第３埋め込み層を形成する工程と、
前記第２埋め込み層を形成する工程後、前記第１埋め込み層を熱処理することによりｐ型化させる工程と、
を含む、半導体光素子の製造方法。
【請求項２】
前記第１埋め込み層を形成する工程後、かつ前記第２埋め込み層を形成する工程前に、前記第２埋め込み層のＺｎのドーピング濃度より低いドーピング濃度でＺｎがドープされたＩｎＰ又はアンドープＩｎＰからなる第４埋め込み層を形成する工程を更に含む、請求項１に記載の半導体光素子の製造方法。
【請求項３】
前記第１埋め込み層のｎ型不純物のドーピング濃度が、前記第４埋め込み層のＺｎのドーピング濃度以上である、請求項２に記載の半導体光素子の製造方法。
【請求項４】
前記第４埋め込み層を形成する工程後、かつ前記第２埋め込み層を形成する工程前に、ｎ型不純物がドープされたＩｎＰからなるｎ型の第５埋め込み層を形成する工程と、
前記第２埋め込み層を形成する工程後、前記第５埋め込み層を熱処理することによりｐ型化させる工程と、
を更に含む、請求項２又は請求項３のいずれか一項に記載の半導体光素子の製造方法。
【請求項５】
前記第１埋め込み層のｎ型不純物のドーピング濃度が、前記第２埋め込み層のＺｎのドーピング濃度より低い、請求項１〜請求項４のいずれか一項に記載の半導体光素子の製造方法。
【請求項６】
前記第１埋め込み層を形成する工程において、更に前記第１埋め込み層にＺｎをドープする、請求項１〜請求項５のいずれか一項に記載の半導体光素子の製造方法。
【請求項７】
第１導電型半導体層と、前記第１導電型半導体層上に設けられた活性層と、前記活性層上に設けられた第２導電型半導体層と、を含む半導体メサ部を基板上に形成する工程と、
前記半導体メサ部の前記活性層の側面側に、前記半導体メサ部を埋め込んでおり、ｎ型不純物がドープされたＩｎＰからなるｎ型の第１埋め込み層を形成する工程と、
前記第１埋め込み層上に、ＺｎがドープされたＩｎＰからなるｐ型の第２埋め込み層を形成する工程と、
前記第２埋め込み層上に、ｎ型不純物がドープされたＩｎＰからなるｎ型の第３埋め込み層を形成する工程と、
前記半導体メサ部の形成工程後、かつ前記第１埋め込み層の形成工程前に、ＺｎがドープされたＩｎＰ又はアンドープＩｎＰからなる第４埋め込み層を形成する工程と、
前記第２埋め込み層を形成する工程後、前記第１埋め込み層及び前記第４埋め込み層を熱処理することによりｐ型化させる工程と、
を含む、半導体光素子の製造方法。
【請求項８】
前記第４埋め込み層のＺｎのドーピング濃度が前記第２埋め込み層のＺｎのドーピング濃度より低い、請求項７に記載の半導体光素子の製造方法。
【請求項９】
前記第１埋め込み層のｎ型不純物のドーピング濃度が前記第２埋め込み層のＺｎのドーピング濃度以上である、請求項７又は請求項８に記載の半導体光素子の製造方法。
【請求項１０】
基板上に設けられており、第１導電型半導体層と、前記第１導電型半導体層上に設けられた活性層と、前記活性層上に設けられた第２導電型半導体層とを含む半導体メサ部と、
前記半導体メサ部の前記活性層の側面上に設けられていると共に、前記半導体メサ部を埋め込んでおり、ｎ型不純物及びＺｎがドープされたＩｎＰからなるｐ型の第１埋め込み層と、
前記第１埋め込み層上に設けられており、ＺｎがドープされたＩｎＰからなるｐ型の第２埋め込み層と、
前記第２埋め込み層上に設けられており、ｎ型不純物がドープされたＩｎＰからなるｎ型の第３埋め込み層と、
を有する、半導体光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体光素子及びその製造方法に関する。
【背景技術】
【０００２】
半導体光素子の分野では、閾値電流の低減等のため、導波路構造としていわゆる埋め込み型を採用することが知られている。しかし、半導体メサ部の側面と接している埋め込み層の不純物濃度が高いと、不純物が半導体メサ部の活性層へ拡散することにより半導体光素子の特性が低下する問題が生じていた。そこで、特許文献１〜２に記載されている半導体光素子では、ｐ型不純物であるＺｎの活性層への拡散を抑制するため、埋め込み層の内側領域のＺｎのドーピング濃度と外側領域のＺｎのドーピング濃度とが異なる構造を採用している。
【特許文献１】特開平１１−２３８９４２号公報
【特許文献２】特開平７−２５４７５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、Ｚｎの拡散速度は非常に速いため、Ｚｎが埋め込み層から活性層へ拡散することを十分抑制することができない。そのため、半導体光素子の特性の劣化を効果的に防止することができず、信頼性を高く維持することもできない。
【０００４】
本発明は上記事情を鑑みてなされたものであり、活性層へのＺｎの拡散が効果的に抑制されると共に信頼性が高い半導体光素子及びその製造方法を提供することを課題とする。
【課題を解決するための手段】
【０００５】
本発明の第１の半導体光素子の製造方法は、第１導電型半導体層と、第１導電型半導体層上に設けられた活性層と、活性層上に設けられた第２導電型半導体層と、を含む半導体メサ部を基板上に形成する工程と、半導体メサ部の活性層の側面上に、半導体メサ部を埋め込んでおり、ｎ型不純物がドープされたＩｎＰからなるｎ型の第１埋め込み層を形成する工程と、第１埋め込み層上に、ＺｎがドープされたＩｎＰからなるｐ型の第２埋め込み層を形成する工程と、第２埋め込み層上に、ｎ型不純物がドープされたＩｎＰからなるｎ型の第３埋め込み層を形成する工程と、第２埋め込み層を形成する工程後、第１埋め込み層を熱処理することによりｐ型化させる工程と、を含む。
【０００６】
本発明の第１の半導体光素子の製造方法では、第１埋め込み層にｎ型不純物がドープされる。そのため、熱処理工程の際、第２埋め込み層から半導体メサ部の活性層へ拡散するＺｎが第１埋め込み層にトラップされる。これにより、Ｚｎが第２埋め込み層から活性層へ拡散することを抑制することができる。また、半導体メサ部を埋め込む埋め込み層の導電型がｎ型である場合には、半導体メサ部の側面でリーク電流が増加する。しかし、本発明に係る半導体光素子の製造方法によると、第１埋め込み層は第２埋め込み層からのＺｎをトラップし、事後的にｐ型化される。これにより、半導体メサ部の側面でのリーク電流の増加も抑制することができる。その結果、活性層へのＺｎの拡散が効果的に抑制されると共に半導体光素子の信頼性を高くすることができる。
【０００７】
また、第１の半導体光素子の製造方法は、第１埋め込み層を形成する工程後、かつ第２埋め込み層を形成する工程前に、第２埋め込み層のＺｎのドーピング濃度より低いドーピング濃度でＺｎがドープされたＩｎＰ又はアンドープＩｎＰからなる第４埋め込み層を形成する工程を更に含むことが好適である。
【０００８】
これにより、第４埋め込み層が第２埋め込み層からのＺｎの拡散に対するバッファ層としての働きをすることとなる。そのため、Ｚｎが過剰に第１埋め込み層に拡散することを抑制することができる。よって、Ｚｎが活性層に拡散することをより効果的に抑制することができる。
【０００９】
また、第１の半導体光素子の製造方法は、第１埋め込み層のｎ型不純物のドーピング濃度が、第４埋め込み層のＺｎのドーピング濃度以上であることが好適である。これにより、第1埋め込み層で第４埋め込み層からのＺｎが十分トラップされることとなる。
【００１０】
また、第１の半導体光素子の製造方法は、第４埋め込み層を形成する工程後、かつ第２埋め込み層を形成する工程前に、ｎ型不純物がドープされたＩｎＰからなるｎ型の第５埋め込み層を形成する工程と、第２埋め込み層を形成する工程後、第５埋め込み層を熱処理することによりｐ型化させる工程と、を更に含むことが好適である。これにより、第２埋め込み層のＺｎが第４埋め込み層、第１埋め込み層及び活性層に拡散することをより効果的に防ぐことができる。
【００１１】
また、第１の半導体光素子の製造方法は、第１埋め込み層のｎ型不純物のドーピング濃度が、第２埋め込み層のＺｎのドーピング濃度より低いことが好適である。これにより、熱処理工程後、第１埋め込み層の導電型をより効果的にｐ型化させることができる。
【００１２】
また、第１の半導体光素子の製造方法は、第１埋め込み層を形成する工程において、第１埋め込み層にＺｎをドープすることが好適である。これにより、第1埋め込み層を高抵抗化させ、半導体メサ部の側面でのリーク電流を抑制することができる。
【００１３】
本発明の第２の半導体光素子の製造方法では、第１導電型半導体層と、第１導電型半導体層上に設けられた活性層と、活性層上に設けられた第２導電型半導体層と、を含む半導体メサ部を基板上に形成する工程と、半導体メサ部の活性層の側面側に、半導体メサ部を埋め込んでおり、ｎ型不純物がドープされたＩｎＰからなるｎ型の第１埋め込み層を形成する工程と、第１埋め込み層上に、ＺｎがドープされたＩｎＰからなるｐ型の第２埋め込み層を形成する工程と、第２埋め込み層上に、ｎ型不純物がドープされたＩｎＰからなるｎ型の第３埋め込み層を形成する工程と、半導体メサ部の形成工程後、かつ第１埋め込み層の形成工程前に、ＺｎがドープされたＩｎＰ又はアンドープＩｎＰからなるｐ型の第４埋め込み層を形成する工程と、第２埋め込み層を形成する工程後、第１埋め込み層及び第４埋め込み層を熱処理することによりｐ型化させる工程と、を含む。
【００１４】
本発明の第２の半導体光素子の製造方法では、半導体メサ部の側面に、熱処理によりｐ型化された第４埋め込み層が形成される。そのため第４埋め込み層が高抵抗性を有するので、半導体メサ部の側面でのリーク電流の増加が抑制される。また、熱処理工程の際、活性層へ拡散する第２埋め込み層からのＺｎが第１埋め込み層にトラップされる。これにより、Ｚｎが第２埋め込み層から活性層へ拡散することを抑制することができる。さらに、第１の埋め込み層は第２埋め込み層のＺｎをトラップし、事後的にｐ型化される。そのため、高抵抗化され電流ブロック機能を確保することができる。その結果、活性層へのＺｎの拡散が効果的に抑制されると共に半導体光素子の信頼性を高くすることができる。
【００１５】
また、第２の半導体光素子の製造方法では、第４埋め込み層のＺｎのドーピング濃度が第２埋め込み層のＺｎのドーピング濃度より低いことが好適である。これにより、第４埋め込み層が第２埋め込み層からのＺｎの拡散に対するバッファ層としての働きをして、Ｚｎが活性層に拡散することを効果的に抑制することができる。
【００１６】
また、第２の半導体光素子の製造方法では、第１埋め込み層のｎ型不純物のドーピング濃度が第２埋め込み層のＺｎのドーピング濃度以上であることが好適である。これにより、Ｚｎが第２埋め込み層から活性層へ拡散することをより効果的に抑制することができる。
【００１７】
本発明の半導体光素子では、基板上に設けられていると共に、第１導電型半導体層と、第１導電型半導体層上に設けられた活性層と、活性層上に設けられた第２導電型半導体層とを含む半導体メサ部と、半導体メサ部の活性層の側面上に設けられており、半導体メサ部を埋め込んでおり、ｎ型不純物及びＺｎがドープされたＩｎＰからなるｐ型の第１埋め込み層と、第１埋め込み層上に設けられており、ＺｎがドープされたＩｎＰからなるｐ型の第２埋め込み層と、第２埋め込み層上に設けられており、ｎ型不純物がドープされたＩｎＰからなるｎ型の第３埋め込み層と、を有する。
【００１８】
本発明の半導体光素子では、第１埋め込み層がｎ型不純物を含んでいる。そのため、Ｚｎが第２埋め込み層から活性層に拡散することを抑制することができる。また、第１埋め込み層の導電型が高抵抗性を有するｐ型であるため、半導体メサ部の側面でのリーク電流の増加を抑制することができる。その結果、活性層へのＺｎの拡散が効果的に抑制されると共に信頼性が高い半導体光素子を提供することができる。
【発明の効果】
【００１９】
本発明によれば、活性層へのＺｎの拡散が効果的に抑制されると共に信頼性が高い半導体光素子及びその製造方法が提供される。
【発明を実施するための最良の形態】
【００２０】
以下、本発明による半導体光素子の製造方法の好適な実施形態について添付図面を参照しながら説明する。なお、図面の説明において、同一又は同等の要素には同一符号を用い、重複する説明を省略する。
【００２１】
（第1実施形態）
図１は、第1実施形態に係る半導体光素子１Ａを模式的に示す断面図である。半導体光素子１Ａは、例えば半導体レーザである。図１に示されるように、半導体光素子１Ａは、半導体基板１０と、半導体基板１０上に設けられ、活性層３０を含む半導体メサ部２Ｍと、半導体メサ部２Ｍを埋め込む埋め込み層７０Ａとを備える。
【００２２】
半導体基板１０は、例えば、第１導電型（ｎ型）のＩｎＰ基板であり、その厚さは約３５０μｍ、そのキャリア濃度は約１×１０１８ｃｍ−３となっている。
【００２３】
半導体メサ部２Ｍは、下部のクラッド層２０（第１導電型半導体層）と、活性層３０と、上部の第1のクラッド層４０ａ（第２導電型半導体層）とによって構成されている。活性層３０は、例えば、交互に積層された井戸層及びバリア層を含む多重量子井戸構造を有する層であり、井戸層とバリア層とは、例えば、互いに組成が異なるGaInAsP半導体からなる。活性層３０の厚さは、０．２３μｍとなっている。また、クラッド層２０は、第１導電型（ｎ型）のＩｎＰ層であり、その厚さは約０．５５μｍ、そのキャリア濃度は約８×１０１７ｃｍ−３となっている。さらに、クラッド層４０aは、第２導電型（ｐ型）のＩｎＰ層であり、その厚さは約０．４４μｍ、そのキャリア濃度は約８×１０１７ｃｍ−３となっている。
【００２４】
埋め込み層７０Ａは、半導体メサ部２Ｍの側面に近い方から、ｐ型の第１埋め込み層７０ａ１、ｐ型の第２埋め込み層７０ｂ１、ｎ型の第３埋め込み層７０ｃ及びｐ型の埋め込み層７０ｄの順に積層された多層構造となっている。
【００２５】
第１埋め込み層７０ａ１は、ｎ型不純物（例えば、Ｓｉ）及びｐ型不純物のＺｎがドープされたＩｎＰからなる。そして、ｎ型不純物のドーピング濃度は例えば０．９×１０１８
ｃｍ−３〜１．３×１０１８ｃｍ−３であり、Ｚｎのドーピング濃度は例えば０．７×１０１８ｃｍ−３〜１．１×１０１８ｃｍ−３である。また、第１埋め込み層７０ａ１の厚みは、例えば０．１０μｍである。
【００２６】
第２埋め込み層７０ｂ１は、０．７×１０１８ｃｍ−３〜１．１×１０１８ｃｍ−３でＺｎがドーピングされているｐ型ＩｎＰ層であり、その厚さは約０．９０μｍとなっている。また、第３埋め込み層７０ｃは、１．８×１０１８ｃｍ−３〜２．３×１０１８ｃｍ−３でｎ型不純物がドーピングされているｎ型ＩｎＰ層であり、その厚さは１．００μｍとなっている。さらに、埋め込み層７０ｄは、０．７×１０１８ｃｍ−３〜１．１×１０１８ｃｍ−３でｐ型不純物がドーピングされているｐ型ＩｎＰ層であり、その厚さは０．１０μｍとなっている。
【００２７】
そして、半導体光素子１Ａには、上述した半導体メサ部２Ｍ及び埋め込み層７０Ａを覆うように、ｐ型の第２のクラッド層４０ｂ、コンタクト層８０及び絶縁層６４が順次積層されている。クラッド層４０ｂは、半導体メサ部２Ｍの一部を構成しており、半導体メサ部２Ｍのクラッド４０ａ及びｐ型の埋め込み層７０ｄ上に設けられている。このクラッド層４０ｂは、８×１０１７ｃｍ−３でｐ型不純物がドーピングされたＩｎＰ層であり、その厚さは約０．４４μｍとなっている。コンタクト層８０は、１．５×１０１９ｃｍ−３でｐ型不純物がドーピングされたＩｎＧａＡｓ層であり、その厚さは約０．５２μｍとなっている。絶縁層６４は、例えば、酸化シリコン、窒化シリコンなどのシリコン系無機絶縁材料によって構成されており、その厚さは約０．３μｍとなっている。この絶縁層６４は、半導体メサ部２Ｍの位置に合わせた開口部６４aを有している。
【００２８】
そして、絶縁層６４と、絶縁層６４の開口部６４ａ内において露出するコンタクト層８０を覆うようにして、電極９０a（例えはアノード）が形成されている。また、半導体基板１０の裏面上にも、電極９０ｂ（例えばカソード）が設けられている。
【００２９】
以上で説明した本発明の半導体光素子１Ａでは、第１埋め込み層７０ａ１がｎ型不純物を含んでいる。そのため、第２埋め込み層７０ｂ１から活性層３０にＺｎが拡散する事態が抑制されている。また、第１埋め込み層７０ａ１の導電型が高抵抗のｐ型であるため、半導体メサ部２Ｍの側面におけるリーク電流の増加が抑制されている。その結果、活性層３０へのＺｎの拡散が効果的に抑制されており、かつ半導体光素子１Ａの信頼性が高くなっている。
【００３０】
図２〜図７は、本実施形態に係る半導体光素子１Ａの製造方法の各工程を模式的に示す図である。半導体光素子１Ａは、例えば下記各工程を順に経ることによって製造される。
【００３１】
［半導体層形成工程］
先ず、図２に示されるように、第1導電型の半導体基板１０上に半導体層２Ａを形成する。半導体層２Ａは、第１導電型の半導体基板１０上に第１導電型の第１クラッド層２０、活性層３０、第２導電型のクラッド層４０ａ及び第２導電型のキャップ層５０を順次成長して形成される。これらの層の成長には、例えば有機金属気相成長法（MOCVD）を用いることができる。
【００３２】
これらの層の構成元素、キャリア濃度及び厚さを例示すれば、
・    半導体基板１０：ｎ型ＩｎＰ基板、１×１０１８ｃｍ−３、３５０μｍ
・    クラッド層２０：ｎ型ＩｎＰ層、８×１０１７ｃｍ−３、０．５５μｍ
・    クラッド層４０a：ｐ型ＩｎＰ層、８×１０１７ｃｍ−３、０．４４μｍ
・    キャップ層５０：ｐ型ＩｎＧａＡｓ層、２×１０１７ｃｍ−３、０．２０μｍ
である。
【００３３】
［絶縁層形成工程］
次に、図３に示されるように、キャップ層５０上に絶縁層６０を形成する。絶縁層６０は、例えばシリコン窒化物層（ＳｉＮ層）又はシリコン酸化物層（ＳｉＯ２層）からなる。絶縁層６０は、例えばＣＶＤ法により形成される。
【００３４】
［絶縁層パターニング工程］
次に、図３及び図４に示されるように絶縁層６０から所定の軸方向に延びるストライプ状の絶縁層６０ａを形成する。この絶縁層６０ａを形成するには、まず、絶縁層６０上に感光性レジストを塗布して、レジスト層６２を形成する。次に、ストライプ状のパターンを有するフォトマスク用いて、露光及び現像を行いレジストパターン６２ａを形成する。続いて、レジストパターン６２ａをマスクとして、キャップ層５０が露出するまで半導体層２Ａをエッチングする。これにより、ストライプ状の絶縁体６０ａ層が形成される。ストライプ状の絶縁体６０ａ層の形成後、レジストパターン６２ａを除去する。
【００３５】
［半導体メサ部形成工程］
次に、図５に示されるように、ストライプ状の半導体メサ部２Ｂを形成する。半導体メサ部２Ｂは、ストライプ状の絶縁層６０ａをマスクとして半導体層２Ａを第１導電型の半導体基板１０が露出するまでエッチングすることにより形成される。かかるエッチングは、例えばブロムメタノールを用いたウエットエッチングである。このエッチングは、例えば反応性イオンエッチング（Reactive Ion Etching :RIE）であってもよい。このエッチングによりストライプ状の絶縁層６０ａが形成されていない部分の半導体層２Ａは除去され、所定の軸方向に延びる半導体メサ部２Ｂが形成される。
【００３６】
［埋め込み層形成工程］
続いて、図６（ａ）〜図６（ｄ）に示されるように、電流狭窄構造を構成する埋め込み層７０Ａを形成する。
（第１埋め込み層の形成工程）
先ず、図６（ａ）に示されるように、半導体基板１０の表面及び半導体メサ部２Ｂの両側面を覆うようにｎ型の第1埋め込み層７０ａ１を成長させる。なお、ｎ型の第１埋め込み層７０ａ１を形成する際、Ｚｎを同時にドープしてもよい。これにより、第１埋め込み層７０ａ１を高抵抗化させ、半導体メサ部２Ｂの両側面でのリーク電流の増加を抑制することができる。
（第２埋め込み層の形成工程）
次に、図６（ｂ）に示されるように、第1埋め込み層７０ａ１上にｐ型の第２埋め込み層７０ｂ１を成長させる。
（第３埋め込み層の形成工程）
次に、図６（ｃ）に示されるように、ｐ型の第２埋め込み層７０ｂ１上にｎ型の第３埋め込み層７０ｃを成長させる。
（埋め込み層の形成工程）
次に、図６（ｄ）に示されるように、ｎ型の第３埋め込み層７０ｃ上にｐ型の埋め込み層７０ｄを成長させる。これにより、半導体基板１０上及び半導体メサ部２Ｂの両側面上に埋め込み層７０Ａが形成される。ｐ型不純物は、Ｚｎである。また、ｎ型不純物は、例えばＳｉである。これらの層の形成には、例えば、ＭＯＣＶＤ法が用いられる。
【００３７】
これらの層の半導体メサ部２Ｂの側面から離れた基板に平行な平坦部での構成元素、キャリア濃度の範囲及び厚さを例示すれば、
・    第２埋め込み層７０ｂ１：ｐ型ＩｎＰ層、０．７×１０１８ｃｍ−３〜１．１×１０１８ｃｍ−３、０．９０μｍ
・    第３埋め込み層７０ｃ：ｎ型ＩｎＰ層、１．６×１０１８ｃｍ−３〜２．４×１０１８ｃｍ−３、１．００μｍ
・    埋め込み層７０ｄ：ｐ型ＩｎＰ層、０．７×１０１８ｃｍ−３〜１．１×１０１８ｃｍ−３、０．１０μｍである。
【００３８】
埋め込み層７０Ａの形成後、例えばフッ酸水溶液を用いたウェットエッチングによりストライプ状の絶縁層６０ａを除去する。引き続いて、キャップ層５０を選択的に除去する。キャップ層５０の除去には、例えばリン酸と過酸化水素水との混合水溶液を用いたウエットエッチングが用いられる。キャップ層５０の除去後に、クラッド層２０、活性層３０、及びクラッド層４０ａからなる半導体メサ部２Ｍが得られる。
【００３９】
［クラッド層及びコンタクト層形成工程］
次に、図７に示されるように、第２導電型の第２クラッド層４０ｂ及び第２導電型のコンタクト層８０を形成する。この工程では、半導体メサ部２Ｍのクラッド層４０ａ上及び埋め込み層７０Ａ上にクラッド層４０ｂ及びコンタクト層８０が順次に成長される。これらの層の構成元素、キャリア濃度及び厚さを例示すれば、
・    クラッド層４０ｂ：ｐ型ＩｎＰ層、１．０×１０１８ｃｍ−３、１．６μｍ
・    コンタクト層８０：ｐ型ＩｎＧａＡｓ層、１．５×１０１９ｃｍ−３、０．５０μｍ
である。これらの層の形成には、例えば、ＭＯＣＶＤ法が用いられる。ｐ型不純物は、例えばＺｎである。
【００４０】
埋め込み層７０Ａ、クラッド層４０ｂ及びコンタクト層８０形成工程は、例えば６２０℃〜６８０℃で１時間行われる。これらの工程中の高温保持が熱処理として機能する。この高温の環境の下、第１埋め込み層７０ａ１が熱処理され、第２埋め込み層７０ｂ１からのＺｎの拡散によりｐ型化される。
［絶縁層形成工程］
次に、コンタクト層８０上に絶縁層を形成する。絶縁層の形成には、例えばＣＶＤ法が用いられる。絶縁層は、例えば酸化シリコン、窒化シリコンなどのシリコン系無機絶縁材料からなる。その後、コンタクト層８０上の絶縁層をパターニングして、半導体メサ部２Ｍの延在方向に沿って延びるストライプ状の開口部６４ａを有する絶縁層６４を形成する（図１参照）。
【００４１】
絶縁層６４のパターニングには、通常のフォトリソグラフィー法及びエッチング法が用いられる。ストライプ状の開口部６４ａの幅は、半導体メサ部２Ｍの幅より広いことが好ましい。ストライプ状の開口部６４ａを有する絶縁層６４を形成することにより、半導体光素子１Ａの駆動の際、半導体メサ部２Ｍの活性層３０に注入される電流が流れる領域を限定することが可能となる。
［電極形成工程］
次に、図１に示されるように絶縁層６４及びコンタクト層８０上に電極９０ａ（例えばアノード）を形成する。その後、半導体基板１０の裏面上に電極９０ｂ（例えばカソード）を形成する。電極９０ｂを形成する前、半導体基板１０を石英基板に貼り付けて、半導体基板１０の裏面を研磨することにより、半導体基板１０の厚みを１００μｍ程度にすることが好ましい。電極９０ａ及び電極９０ｂの形成には、例えば蒸着装置を用いることができる。これにより、図１に示される半導体光素子１Ａの製作が完了する。
【００４２】
以上のように、本実施形態においては、半導体メサ部２Ｍとｐ型の第２埋め込み層７０ｂ１と間に、ｎ型の第１埋め込み層７０ａ１が形成される。半導体光素子１Ａの高温条件下における製造工程により、埋め込み層７０Ａが熱処理されて第４埋め込み層７０ｂ２から活性層３０には拡散するＺｎが第１埋め込み層７０ａ１でトラップされる。よって、第１埋め込み層７０ａ１を形成することで、Ｚｎが活性層３０に拡散することを抑制することが可能となる。
【００４３】
また、Ｚｎの拡散により第１埋め込み層７０ａ１は事後的にｐ型化される。そのため、第１埋め込み層７０ａ１は高抵抗化され、半導体メサ部２Ｍの両側面でのリーク電流の増加が抑制される。本実施形態では、半導体光素子１Ａの製造工程中、第１埋め込み層７０ａ１がｐ型化され、第１埋め込み層７０ａ１及び第２埋め込み層７０ｂ１が全体としてｐ型の埋め込み層として機能をする。そのため、埋め込み層７０Ａは事後的に、ｐ−ｎ−ｐ構造となり、電流ブロック層として機能する。その結果、活性層へのＺｎの拡散が効果的に抑制されると共に半導体光素子の信頼性を高くすることができる。
【００４４】
（第２実施形態）
図８は、第２実施形態に係る半導体光素子１Ｂを模式的に示す断面図である。半導体光素子１Ｂは、例えば半導体レーザである。半導体光素子１Ｂは、半導体光素子１Ａに比べて、埋め込み層７０Ａに替えて埋め込み層７０Ｂを備える点で相違する。その他の構成は、第１実施形態の半導体光素子１Ａと同一または同様であるので、ここでは説明を省略する。この埋め込み層７０Ｂは、埋め込み層７０Ａの第１埋め込み層７０ａ１及び第２埋め込み層７０ｂ１の間に、ｐ型の第４埋め込み層７０ｂ２が加えられたものである。
【００４５】
埋め込み層７０Ｂの半導体メサ部２Ｍの側面から離れた基板に平行な平坦部での各層の構成元素、キャリア濃度の範囲及び厚さを例示すれば、
・    第４埋め込み層７０ｂ２：ｐ型ＩｎＰ層、０．２×１０１８ｃｍ−３〜０．６×１０１８ｃｍ−３、０．２０μｍ
・    第２埋め込み層７０ｂ１：ｐ型ＩｎＰ層、０．７×１０１８ｃｍ−３〜１．１×１０１８ｃｍ−３、０．７０μｍ
・    第３埋め込み層７０ｃ：ｎ型ＩｎＰ層、１．６×１０１８ｃｍ−３〜２．４×１０１８ｃｍ−３、１．００μｍ
・    埋め込み層７０ｄ：ｐ型ＩｎＰ層、０．７×１０１８ｃｍ−３〜１．１×１０１８ｃｍ−３、０．１０μｍ
である。また、第1埋め込み層７０ａ１はｐ型ＩｎＰ層であり、その厚さは例えば０．１０μｍである。
【００４６】
つまり、半導体光素子１Ｂにおける埋め込み層７０Ｂにおいては、第４埋め込み層７０ｂ２のＺｎのドーピング濃度が、第２埋め込み層７０ｂ１のＺｎのドーピング濃度より低くなっている。これにより、第４埋め込み層７０ｂ２が第２埋め込み層７０ｂ１からのＺｎの拡散に対するバッファ層として働きをすることとなる。そのため、第４埋め込み層７０ｂ２を設けることで、第２埋め込み層７０ｂ１から活性層３０にＺｎが拡散する事態が抑制されている。
【００４７】
次に、半導体光素子１Ｂの製造方法を図９を参照しつつ説明する。図９は、半導体光素子１Ｂの製造方法の埋め込み層７０Ｂの形成工程を示す断面図である。
【００４８】
［埋め込み層形成工程］
本実施形態にかかる埋め込み層７０Ｂは、例えば以下のように形成される。
（第１埋め込み層の形成工程）
先ず、図９（ａ）に示されるように、半導体基板１０の表面及び半導体メサ部２Ｂの両側面を覆うようにｎ型の第1埋め込み層７０ａ１を成長させる。第１埋め込み層７０ａ１には、第４埋め込み層７０ｂ２のＺｎのドーピング濃度以上であって第２埋め込み層７０ｂ１のＺｎのドーピング濃度より低いドーピング濃度でｎ型不純物がドープされる。第1埋め込み層７０ａ１ドープされたｎ型不純物のドーピング濃度は、例えば０．４×１０１８ｃｍ−３〜０．８×１０１８ｃｍ−３である。
（第４埋め込み層の形成工程）
次に、図９（ｂ）に示されるように、第1埋め込み層７０ａ１上にｐ型の第４埋め込み層７０ｂ２を成長させる。第４埋め込み層７０ｂ２には、第２埋め込み層７０ｂ１のＺｎのドーピング濃度より低いドーピング濃度でＺｎがドープされる。
（第２埋め込み層の形成工程）
次に、図９（ｃ）に示されるように、第４埋め込み層７０ｂ２上にｐ型の第２埋め込み層７０ｂ１を成長させる。
（第３埋め込み層の形成工程）
次に、図９（ｄ）に示されるように、第２埋め込み層７０ｂ１上にｎ型の第３埋め込み層７０ｃを成長させる。
（埋め込み層の形成工程）
次に、図９（e）に示されるように、第３埋め込み層７０ｃ上にｐ型の埋め込み層７０ｄを成長させる。これにより、半導体基板１０上及び半導体メサ部２Ｂの両側面上に埋め込み層７０Ｂが形成される。ｐ型不純物は、Ｚｎである。また、ｎ型不純物は、例えばＳｉである。埋め込み層７０Ｂの形成は、例えば、ＭＯＣＶＤ法が用いられる。
【００４９】
埋め込み層７０Ｂの形成後、ストライプ状の絶縁層６０ａを除去する。本実施形態において、埋め込み層７０Ｂの形成工程以外の工程は第1実施形態の工程と同様である。これにより、図８に示される半導体光素子１Ｂが形成される。
【００５０】
本実施形態において、埋め込み層７０Ｂ、クラッド層４０ｂ及びコンタクト層８０形成工程は、例えば６２０℃〜６８０℃で1時間行われる。これらの工程中の高温保持が熱処理として機能する。この高温の環境の下、第１埋め込み層７０ａ１は、第２埋め込み層７０ｂ１からのＺｎの拡散によりｐ型化される。
【００５１】
図９（ｆ）は、図９（ｅ）のIXf− IXf線における不純物のドーピング濃度を示している。図９（ｆ）に示されるように、第１埋め込み層７０ａ１のｎ型不純物のドーピング濃度は、第４埋め込み層７０ｂ２のＺｎのドーピング濃度以上である。これにより、第１埋め込み層７０ａ１で、第４埋め込み層７０ｂ２から活性層３０に拡散するＺｎが十分トラップされることとなる。
【００５２】
また、第１埋め込み層７０ａ１のｎ型不純物のドーピング濃度は、第２埋め込み層７０ｂ１のＺｎのドーピング濃度より低い。これにより、第１埋め込み層７０ａ１は、半導体光素子１Ｂの製造工程中の高温環境下で、第２埋め込み層７０ｂ１から拡散するＺｎによりｐ型化されることとなる。その結果、第１埋め込み層７０ａ１が高抵抗化され、半導体メサ部２Ｍの両面でリーク電流の増加を抑制することができる。
【００５３】
以上のように、本実施形態においては、ｎ型の第１埋め込み層７０ａ１とｐ型の第２埋め込み層７０ｂ１との間に、第４埋め込み層７０ｂ２が更に形成される。また、第４埋め込み層７０ｂ２のＺｎのドーピング濃度は、第２埋め込み層７０ｂ１のＺｎのドーピング濃度より低い。これにより、第４埋め込み層７０ｂ２が第２埋め込み層７０ｂ１からのＺｎの拡散に対するバッファ層としての働きをすることとなる。そのため、第４埋め込み層７０ｂ２を形成することで、Ｚｎが第２埋め込み層７０ｂ１から活性層３０に拡散することを抑制することができる。
【００５４】
本実施形態では、半導体光素子１Ｂの製造工程の際、第１埋め込み層７０ａ１がｐ型化され、第１埋め込み層７０ａ１、第４埋め込み層７０ｂ２及び第２埋め込み層７０ｂ１が全体として一つのｐ型の埋め込み層として機能する。そのため、埋め込み層７０Ｂは事後的に、ｐ−ｎ−ｐ構造となり、電流ブロック機能を備えることとなる。その結果、活性層へのＺｎの拡散が効果的に抑制されると共に半導体光素子の信頼性を高くすることができる。
【００５５】
（第３実施形態）
図１０は、第３実施形態に係る半導体光素子１Ｃを模式的に示す断面図である。半導体光素子１Ｃは、例えば半導体レーザである。半導体光素子１Ｃでは、半導体光素子１Ｂの埋め込み層７０Ｂに替えて埋め込み層７０Ｃを備える点で相違する。その他の構成は、第１実施形態の半導体光素子１Ａと同一または同様であるので、ここでは説明を省略する。この埋め込み層７０Ｃは、埋め込み層７０Ｂの第４埋め込み層７０ｂ２及び第２埋め込み層７０ｂ１の間に、ｐ型の第５埋め込み層７０ａ２が加えられたものである。
【００５６】
埋め込み層７０Ｃの半導体メサ部２Ｍの側面から離れた基板に平行な平坦部での各層の構成元素、キャリア濃度の範囲及び厚さを例示すれば、
・    第４埋め込み層７０ｂ２：ｐ型ＩｎＰ層、０．２×１０１８ｃｍ−３〜０．６×１０１８ｃｍ−３、０．２０μｍ
・    第２埋め込み層７０ｂ１：ｐ型ＩｎＰ層、０．７×１０１８ｃｍ−３〜１．１×１０１８ｃｍ−３、０．６０μｍ
・    第３埋め込み層７０ｃ：ｎ型ＩｎＰ層、１．６×１０１８ｃｍ−３〜２．４×１０１８ｃｍ−３、１．００μｍ
・    埋め込み層７０ｄ：ｐ型ＩｎＰ層、０．７×１０１８ｃｍ−３〜１．１×１０１８ｃｍ−３、０．１０μｍ
である。また、第1埋め込み層７０ａ１はｐ型ＩｎＰ層であり、その厚さは例えば０．１０μｍである。
【００５７】
第５埋め込み層７０ａ２は、ｎ型不純物（例えば、Ｓｉ）及びｐ型不純物のＺｎがドープされたＩｎＰからなる。そして、ｎ型不純物のドーピング濃度は例えば０．９×１０１８ｃｍ−３〜１．３×１０１８ｃｍ−３であり、Ｚｎのドーピング濃度は例えば０．２×１０１８ｃｍ−３〜０．６×１０１８ｃｍ−３である。また、第５埋め込み層７０ａ２の厚みは、例えば０．１０μｍである。なお、第５埋め込み層７０ａ２には、ｎ型不純物のみがドープされていてもよい。
【００５８】
上述した半導体光素子１Ｃにおける埋め込み層７０Ｃにおいては、第５埋め込み層７０ａ２を更に備えることで、第５埋め込み層７０ａ２で２埋め込み層７０ｂ１から活性層３０に拡散するＺｎがトラップされる。よって、Ｚｎが活性層３０に拡散する事態がより効果的に抑制されている。
【００５９】
次に、半導体光素子１Ｃの製造方法を図１１を参照しつつ説明する。図１１は、半導体光素子１Ｃの製造方法の埋め込み層７０Ｃの形成工程を示す断面図である。
【００６０】
［埋め込み層形成工程］
本実施形態にかかる埋め込み層７０Ｃは、例えば以下のように形成される。
（第１埋め込み層の形成工程）
先ず、図１１（ａ）に示されるように、半導体基板１０の表面及び半導体メサ部２Ｂの両側面を覆うようにｎ型の第1埋め込み層７０ａ１を成長させる。第1埋め込み層７０ａ１にドープされたｎ型不純物のドーピング濃度は、例えば０．４×１０１８ｃｍ−３〜０．８×１０１８ｃｍ−３である。
（第４埋め込み層の形成工程）
次に、図１１（ｂ）に示されるように、第1埋め込み層７０ａ１上にｐ型の第４埋め込み層７０ｂ２を成長させる。
（第５埋め込み層の形成工程）
次に、図１１（ｃ）に示されるように、第４埋め込み層７０ｂ２上にｐ型の第５埋め込み層７０ａ２を成長させる。
（第２埋め込み層の形成工程）
次に、図１１（ｄ）に示されるように、第５埋め込み層７０ａ２上にｐ型の第２埋め込み層７０ｂ１を成長させる。
（第３埋め込み層の形成工程）
次に、図１１（e）に示されるように、第２埋め込み層７０ｂ１上にｎ型の第３埋め込み層７０ｃを成長させる。
（埋め込み層の形成工程）
次に、図１１（ｆ）に示されるように、第３埋め込み層７０ｃ上にｐ型の埋め込み層７０ｄを成長させる。これにより、半導体基板１０及び半導体メサ部２Ｂの両側面上に埋め込み層７０Ｃが形成される。ｐ型不純物は、Ｚｎである。また、ｎ型不純物は、例えばＳｉである。埋め込み層７０Ｃの形成には、例えば、ＭＯＣＶＤ法が用いられる。
【００６１】
この後、ストライプ状の絶縁層６０ａマスクを除去する。埋め込み層７０Ｃの形成は、本実施形態において、埋め込み層７０Ｃの形成工程以外の工程は第1実施形態の工程と同様である。これにより、図１０に示されるように、半導体光素子１Ｃが形成される。
【００６２】
本実施形態において、埋め込み層７０Ｃ、クラッド層４０ｂ及びコンタクト層８０形成工程は、例えば６２０℃〜６８０℃で1時間行われる。これらの工程中の高温保持が熱処理として機能する。この高温環境下で、第１埋め込み層７０ａ１及び第５埋め込み層７０ａ２は、第４埋め込み層７０ｂ２及び第２埋め込み層７０ｂ１からのＺｎの拡散によりｐ型化される。
【００６３】
本実施形態においては、第２実施形態に係る半導体光素子１Ｂの製造方法のすべて工程を有しており、埋め込み層７０Ｂの第４埋め込み層７０ｂ２及び第２埋め込み層７０ｂ１の間に第５埋め込み層７０ａ２を形成する工程を更に含んでいる。このように第５埋め込み層７０ａ２を形成することで、第２埋め込み層７０ｂ１から活性層３０に拡散するＺｎが第５埋め込み層７０ａ２でトラップされる。よって、Ｚｎが活性層３０に拡散することをより効果的に抑制することができる。
【００６４】
また、第５埋め込み層７０ａ２も第１埋め込み層７０ａ１と同様に半導体光素子１Ｃの製造工程の際、事後的にｐ型化されるため、第1埋め込み層７０ａ１、第４埋め込み層７０ｂ２、第５埋め込み層７０ａ２及び第２埋め込み層７０ｂ１が全体的に一つのｐ型埋め込み層として機能する。よって、埋め込み層７０Ｄは、事後的に全体としてｐ−ｎ−ｐ埋め込み層の構造となり、電流ブロック機能を備えることとなる。
【００６５】
（第４実施形態）
図１２は、第４実施形態に係る半導体光素子１Ｄを模式的に示す断面図である。半導体光素子１Ｄは、例えば半導体レーザである。半導体光素子１Ｄでは、半導体光素子１Ａの埋め込み層７０Ａに替えて埋め込み層７０Ｄを備える点で相違する。その他の構成は、第１実施形態の半導体光素子１Ａと同一または同様であるので、ここでは説明を省略する。この埋め込み層７０Ｄは、埋め込み層７０Ａの第１埋め込み層７０ａ１と半導体メサ部２Ｍと間に、ｐ型の第４埋め込み層７０ｂ２が加えられたものである。
【００６６】
埋め込み層７０Ｄの半導体メサ部２Ｍの側面から離れた基板に平行な平坦部での各層の構成元素、キャリア濃度の範囲及び厚さを例示すれば、
・    第４埋め込み層７０ｂ２：ｐ型ＩｎＰ層、０．２×１０１８ｃｍ−３〜０．６×１０１８ｃｍ−３、０．２０μｍ
・    第２埋め込み層７０ｂ１：ｐ型ＩｎＰ層、０．７×１０１８ｃｍ−３〜１．１×１０１８ｃｍ−３、０．７０μｍ
・    第３埋め込み層７０ｃ：ｎ型ＩｎＰ層、１．６×１０１８ｃｍ−３〜２．４×１０１８ｃｍ−３、１．００μｍ
・    埋め込み層７０ｄ：ｐ型ＩｎＰ層、０．７×１０１８ｃｍ−３〜１．１×１０１８ｃｍ−３、０．１０μｍ
である。また、第１埋め込み層７０ａ１はｐ型ＩｎＰ層であり、その厚さは例えば０．１０μｍである。
である
【００６７】
第４埋め込み層７０ｂ２は、ｐ型不純物（Ｚｎ）がドープされたＩｎＰからなる。ｐ型不純物のドーピング濃度は例えば０．２×１０１８ｃｍ−３〜０．６×１０１８ｃｍ−３である。また、第４埋め込み層７０ｂ２の厚みは、例えば０．２０μｍである。
【００６８】
つまり、半導体光素子１Ｄにおける埋め込み層７０Ｄにおいては、第１埋め込み層７０ａ１のｎ型不純物のドーピング濃度は、第２埋め込み層７０ｂ１のＺｎのドーピング濃度より高くなっている。これにより、第１埋め込み層７０ａ１で、第２埋め込み層７０ｂ１から活性層３０に拡散するＺｎがより効果的にトラップされることとなる。また、第４埋め込み層７０ｂ２のＺｎのドーピング濃度は、第２埋め込み層７０ｂ１のＺｎのドーピング濃度より低くなっている。これにより、第４埋め込み層７０ｂ２が第２埋め込み層７０ｂ１からのＺｎの拡散に対するバッファ層として働きをすることとなる。
【００６９】
そのため、埋め込み層７０Ｄは、第１埋め込み層７０ａ１に加えて第４埋め込み層７０ｂ２を更に備えることにより、第２埋め込み層７０ｂ１から活性層３０にＺｎが拡散する事態が抑制されている。
【００７０】
次に、半導体光素子１Ｄの製造方法を図１３を参照しつつ説明する。図１３は、半導体光素子１Ｄの製造方法の埋め込み層７０Ｄの形成工程を示す断面図である。
【００７１】
［埋め込み層形成工程］
本実施形態にかかる埋め込み層７０Ｄは、例えば以下のように形成される。
（第４埋め込み層の形成工程）
先ず、図１３（ａ）に示されるように、半導体基板１０の表面及び半導体メサ部２Ｂの両側面を覆うようにｐ型の第４埋め込み層７０ｂ２を成長させる。第４埋め込み層７０ｂ２には、第２埋め込み層７０ｂ１のｐ型不純物であるＺｎのドーピング濃度より低いドーピング濃度でＺｎがドープされる。
（第１埋め込み層の形成工程）
次に、図１３（ｂ）に示されるように、第４埋め込み層７０ｂ２にｎ型の第1埋め込み層７０ａ１を成長させる。第１埋め込み層７０ａ１には、第２埋め込み層７０ｂ１のＺｎのドーピング濃度以上のドーピング濃度でｎ型不純物がドープされる。第１埋め込み層７０ａ１にドープされたｎ型不純物のドーピング濃度は、例えば０．９×１０１８ｃｍ−３〜１．３×１０１８ｃｍ−３である。
（第２埋め込み層の形成工程）
次に、図１３（ｃ）に示されるように、第1埋め込み層７０ａ１にｐ型の第２埋め込み層７０ｂ１を成長させる。第１埋め込み層７０ａ１には、第２埋め込み層７０ｂ１のｐ型不純物（Ｚｎ）のドーピング濃度以上のドーピング濃度でｎ型不純物がドープされる。
（第３埋め込み層の形成工程）
次に、図１３（ｄ）に示されるように、第２埋め込み層７０ｂ１上にｎ型の第３埋め込み層７０ｃを成長させる。
（埋め込み層の形成工程）
次に、図１３（e）に示されるように、第３埋め込み層７０ｃ上にｐ型の埋め込み層７０ｄを成長させる。ｐ型不純物は、Ｚｎである。また、ｎ型不純物は、例えばＳｉである。埋め込み層７０Ｄの形成は、例えば、ＭＯＣＶＤ法が用いられる。これにより、半導体基板１０及び半導体メサ部２Ｂの両側面上に埋め込み層７０Ｂが形成される。
【００７２】
この後、ストライプ状の絶縁層６０ａマスクを除去する。本実施形態において、埋め込み層７０Ｄの形成工程以外の工程は第1実施形態の工程と同様である。これにより、図１２に示される半導体光素子１Ｄが形成される。
【００７３】
本実施形態において、埋め込み層７０Ｄ、クラッド層４０ｂ及びコンタクト層８０形成工程は、例えば６２０℃〜６８０℃で1時間行われる。これらの工程中の高温保持が熱処理として機能する。この高温の環境下で、第１埋め込み層７０ａ１は、第２埋め込み層７０ｂ１からのＺｎの拡散によりｐ型化される。
【００７４】
図１３（ｆ）は、図１３（ｅ）のXIIIf− XIIIf線における不純物のドーピング濃度を示している。図１３（ｆ）に示されるように、第１埋め込み層７０ａ１のｎ型不純物のドーピング濃度は、第２埋め込み層７０ｂ１のＺｎのドーピング濃度以上である。これにより、第１埋め込み層７０ａ１で、第２埋め込み層７０ｂ１から活性層３０に拡散するＺｎがより効果的にトラップされることとなる。
【００７５】
本実施形態では、第４埋め込み層７０ｂ２のＺｎのドーピング濃度は、第２埋め込み層７０ｂ１のＺｎのドーピング濃度より低い。これにより、第４埋め込み層７０ｂ２が第２埋め込み層７０ｂ１からのＺｎの拡散に対するバッファ層として働きをすることとなる。そのため、Ｚｎが第２埋め込み層７０ｂ１から活性層３０に拡散することを抑制することができる。
【００７６】
本実施形態では、活性層３０の両側面上に、半導体メサ部２Ｍを埋め込むようにｐ型の第４埋め込み層７０ｂ２が設けられる。半導体メサ部２Ｍを埋め込む埋め込み層の導電型がｎ型である場合には、半導体メサ部２Ｍの両側面でのリーク電流が増加するが、本実施形態においては、半導体メサ部２Ｍを埋め込む第４埋め込み層７０ｂ２がｐ型であるため、半導体メサ部２Ｍの両側面でのリーク電流の抑制することができる。
【００７７】
本実施形態では、半導体光素子１Ｄの製造工程の際、第１埋め込み層７０ａ１がｐ型化され、第４埋め込み層７０ｂ２、第１埋め込み層７０ａ１及び第２埋め込み層７０ｂ１が全体として一つのｐ型の埋め込み層として機能する。そのため、埋め込み層７０Ｄは事後的に、ｐ−ｎ−ｐ構造となり、電流ブロック機能を備えることとなる。
【００７８】
上述の半導体光素子１Ａ〜１Ｄでは、例えば電極９０ａが高電位となるように電極９０ａと電極９０ｂとの間に電圧を印加すると、電極９０ａからのキャリア（正孔）は絶縁層６４ｂの開口部６４ａを介して活性層３０に注入される。また、注入されたキャリアは埋め込み層７０Ａ〜７０Ｄにはほとんど流れず、半導体メサ部２Ｍのみに流れて、活性層３０に注入される。また、埋め込み層７０Ａ〜７０Ｄにより、キャリアが活性層３０に効率的に閉じ込められる。活性層３０に閉じこめられたキャリアは、活性層３０おいて再結合し、活性層３０から光が出射される。
【００７９】
以上、本発明の好適な実施形態について説明してきたが、上記実施形態は本発明の要旨を逸脱しない範囲で様々な変更が可能である。例えば、半導体光素子１Ａ〜１Ｄは、ＬＥＤ、ファブリペロー型量子細線レーザ、量子箱レーザ、又は、量子箱活性層を有する面発光レーザ等であってもよい。例えば、活性層３０は、多重量子井戸構造（ＭＱＷ）に限らず、バルク構造や単一量子井戸構造（ＳＱＷ）等を採用してもよい。多層構造の埋め込み層７０Ａ〜７０Ｄの層数は、必要に応じて増減してもよい。また、第１埋め込み層７０ａ１及び第５埋め込み層７０ａ２の厚さは、これらの層が事後的にｐ型化される範囲である限り、必要に応じて増減してもよい。
【００８０】
上記実施形態においては、第４埋め込み層７０ｂ２は第２埋め込み層７０ｂ１のＺｎのドーピング濃度より低い濃度でＺｎがドープされたｐ型ＩｎＰからなるが、アンドープＩｎＰで構成してもよい。かかる場合にも、第２埋め込み層７０ｂ１から拡散するＺｎに対するバッファ層となり得る。
【００８１】
上記実施形態では、第１導電型の半導体基板１０の導電型はｎ型であるが、ｐ型であってもよい。この場合には、第２導電型のクラッド層２０の導電型がｐ型に変更される。また、クラッド層４０ａ、クラッド層４０ｂ、キャップ層５０及びコンタクト層８０の導電型はｎ型であることが好ましい。
【００８２】
本実施形態では、ｐ型化のための熱処理として、埋め込み層（７０Ａ〜７０Ｄ）、クラッド層４０ｂ及びコンタクト層８０の形成工程における高温保持を利用しているが、例えば、半導体光素子の作製が完了した後等にｐ型化の熱処理を行ってもよい。
【図面の簡単な説明】
【００８３】
【図１】第１実施形態に係る半導体光素子を模式的に示す図である。
【図２】第１実施形態に係る半導体光素子の製造方法の一工程を模式的に示す図である。
【図３】第１実施形態に係る半導体光素子の製造方法の一工程を模式的に示す図である。
【図４】第１実施形態に係る半導体光素子の製造方法の一工程を模式的に示す図である。
【図５】第１実施形態に係る半導体光素子の製造方法の一工程を模式的に示す図である。
【図６】第１実施形態に係る半導体光素子の製造方法の各工程を模式的に示す図である。
【図７】第１実施形態に係る半導体光素子の製造方法の一工程を模式的に示す図である。
【図８】第２実施形態に係る半導体光素子を模式的に示す図である。
【図９】第２実施形態に係る半導体光素子の製造方法の各工程を模式的に示す図である。
【図１０】第３実施形態に係る半導体光素子を模式的に示す図である。
【図１１】第３実施形態に係る半導体光素子の製造方法の各工程を模式的に示す図である。
【図１２】第４実施形態に係る半導体光素子を模式的に示す図である。
【図１３】第４実施形態に係る半導体光素子の製造方法の各工程を模式的に示す図である。
【符号の説明】
【００８４】
１Ａ〜１Ｄ…半導体光素子、２Ａ…半導体層、２Ｂ、２Ｍ…半導体メサ部、１０…半導体基板、２０…クラッド層、３０…活性層、４０ａ…第１のクラッド層、４０ｂ…第２のクラッド層、５０…キャップ層、６０…絶縁層、６０ａ…ストライプ状の絶縁層、６０…レジスト層、６２…レジスト層、６２ａ…レジストマスク、６４…絶縁層、６４ａ…ストライプ状の開口部、７０Ａ〜７０Ｄ…埋め込み層、７０ａ１…第１埋め込み層、７０ａ２…第５埋め込み層、７０ｂ１…第２埋め込み層、７０ｂ２…第４埋め込み層、７０ｃ…第３埋め込み層、７０ｄ…埋め込み層、８０…コンタクト層、９０ａ…電極、９０ｂ…電極。  
【図１】
2008270614.tif 000003
【図２】
2008270614.tif 000004
【図３】
2008270614.tif 000005
【図４】
2008270614.tif 000006
【図５】
2008270614.tif 000007
【図６】
2008270614.tif 000008
【図７】
2008270614.tif 000009
【図８】
2008270614.tif 000010
【図９】
2008270614.tif 000011
【図１０】
2008270614.tif 000012
【図１１】
2008270614.tif 000013
【図１２】
2008270614.tif 000014
【図１３】
2008270614.tif 000015