(57)【要約】【課題】  装置のサイズを大きくすることなく、また画素特性が均一な、２行混合インターレース読み出しが可能な固体撮像装置を提供する。【解決手段】  光電変換素子と、該光電変換素子に蓄積された信号電荷を保持する信号保持部と、該信号保持部への信号電荷の転送を制御する転送トランジスタと、信号保持部に保持されている信号を増幅して画素信号として出力する増幅トランジスタとを備えた画素401 を行列状に配列した画素部400 と、画素信号を出力するための垂直走査回路410 及び水平読み出し回路420 と、画素部の列方向に隣接した画素の信号保持部間を接続する接続スイッチ402 と、インターレース読み出しを行う場合に、フィールド期間毎に、２ｎ行目（ｎ＝０，１，２，・・・）と２ｎ＋１行目のとの間、２ｎ＋１行目と２ｎ＋２行目との間の、それぞれの前記接続スイッチの切り替えを制御する接続スイッチ駆動回路430 とで固体撮像装置を構成する。【選択図】        図１
2008270995.tif 000002
【特許請求の範囲】
【請求項１】
光信号を信号電荷に変換し蓄積する光電変換素子と、該光電変換素子で蓄積された信号電荷を保持する信号保持部と、前記信号保持部への信号電荷の転送を制御する転送手段と、前記信号保持部に保持されている信号を増幅して画素信号として出力する増幅手段とを備えた画素が行列状に配列された画素部と、
前記画素信号を出力するための水平および垂直走査手段と、
前記画素部の列方向に隣接した画素の前記信号保持部間を接続する接続スイッチと、
インターレース読み出しを行う場合に、フィールド期間毎に、２ｎ行目（ｎ＝０，１，２，・・・）と２ｎ＋１行目との間、２ｎ＋１行目と２ｎ＋２行目との間の、夫々の前記接続スイッチの切り替えを制御する接続スイッチ制御回路とを有することを特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、固体撮像装置、特に、２行混合インターレース読み出し動作が可能なＭＯＳ型固体撮像装置に関する。
【背景技術】
【０００２】
現在のＴＶで用いられている走査方式は、インターレース走査と呼ばれ、１画面を２回に分け、走査線（ライン）を１本おきに飛び越して走査していくという方式である。ここで１回分の走査を行う期間をフィールド期間といい、全画面を走査する期間をフレーム期間という。したがって、１フレーム期間は２つのフィールド期間から構成される。
【０００３】
このＴＶの走査方式に対応するために、固体撮像装置の信号読み出しは、２行混合インターレース読み出しと呼ばれる方式が主流となっている。２行混合インターレース読み出し方式とは、固体撮像装置の２次元状に配列された画素の信号を２行ずつ混合して読み出し、混合する画素行を１フレーム期間を構成する２つのフィールド期間で１行ずつずらすという方式である。この読み出し方式を図４を用いて概念的に説明する。図４は固体撮像素子の画素領域100 と画素101 を表したものである。ここで１フレーム期間を構成する２つのフィールド期間をそれぞれ、Ａフィールド期間、Ｂフィールド期間とすると、Ａフィールド期間では、図４に示す１行目、２行目＋３行目、４行目＋５行目・・・というように、２ｎ行目と２ｎ＋１行目（ｎ＝０，１，２，・・・）の画素信号を混合して読み出し、一方、Ｂフィールド期間では、図４に示す１行目＋２行目、３行目＋４行目・・・というように、２ｎ＋１行目と２ｎ＋２行目の画素信号を混合して読み出す方式である。
【０００４】
ＭＯＳ型固体撮像装置において、２行混合インターレース読み出し動作を実現する手法が、特開２０００−１０６６５３号公報で開示されている。その固体撮像装置の構成を図５に示す。この固体撮像装置は、半導体基板上に単位画素110 からなる画素領域111 と、画素を行単位で駆動する垂直レジスタ（Ｖレジスタ）112 及び水平レジスタ（Ｈレジスタ）113 と、Ｖレジスタ112 及びＨレジスタ113 を駆動するタイミングジェネレータ（ＴＧ）114 と、単位画素110 の信号が出力される垂直信号線115 と、垂直信号線115 に出力された２行分の画素信号をそれぞれに蓄える２Ｈラインメモリ116 と、その２Ｈラインメモリ116 に蓄えた２行分の画素信号を加算する２Ｈライン加算回路117 と、各列を選択する水平選択トランジスタ118 と、水平信号線119 と、出力アンプ120 とで構成されている。
【０００５】
このように構成された固体撮像装置においては、Ｖレジスタ112 の駆動により選択された２行分の画素信号をそれぞれ２Ｈラインメモリ116 に蓄え、蓄えられた２行分の画素信号を２Ｈライン加算回路117 により加算した結果を、Ｈレジスタ113 からの駆動信号により水平選択トランジスタ118 を駆動することで、出力アンプ120 から出力することができる。したがって、加算する２行の組み合わせを、図４で説明したように、Ａフィールド期間とＢフィールド期間で切り替えることにより、２行混合インターレース読み出し動作が行える。
【０００６】
また、ＭＯＳ型固体撮像装置において、２行混合インターレース読み出し動作を実現する別の手法が、特開平９−４６５９６号公報に開示されている。その手法を行う固体撮像装置の画素部の構成を図６に示す。ここでは、６行、２列分の画素201 を示している。ＰＤは光電変換素子（フォトダイオード）であり、Ｍ１は光電変換素子ＰＤで光入射により発生し、蓄積された信号電荷を信号保持部ＦＤに転送するための第１転送トランジスタであり、各画素201 は光電変換素子ＰＤと転送トランジスタＭ１を備えている。また、奇数行目の画素201 の光電変換素子ＰＤには、第１転送トランジスタＭ１と同様に信号電荷を転送するための第２転送トランジスタＭ２が接続されている。第１，第２転送トランジスタＭ１，Ｍ２は、それぞれ図示していない垂直走査回路より出力される第１，第２転送パルスφＴＲ１，φＴＲ２により制御されるようになっている。
【０００７】
そして、２行毎に、信号保持部ＦＤを電源ＶＤＤにリセットするためのリセットトランジスタＭ３と、信号保持部ＦＤの信号を増幅する増幅トランジスタＭ４と、増幅された画素信号を垂直信号線202 に出力するための選択トランジスタＭ５を備えている。リセットトランジスタＭ３，選択トランジスタＭ５は、それぞれ図示していない垂直走査回路より出力されるリセットパルスφＲＳ，選択パルスφＳＥにより制御されるようになっている。
【０００８】
次に、このように構成されている固体撮像装置の動作を図７を用いて説明する。まず、Ａフィールド期間の動作を説明する。時刻ｔ１でφＳＥ（２ｉ）が“Ｈ”レベルとなると、この制御パルスφＳＥ（２ｉ）が入力される選択トランジスタＭ５がオンし、それに接続されている増幅トランジスタＭ４のソース電位が垂直信号線202 に出力される。次に、時刻ｔ２でφＲＳ（２ｉ）が“Ｈ”レベルとなり、この増幅トランジスタＭ４の入力部でもある信号保持部ＦＤがリセットされる。そして、時刻ｔ３でφＴＲ１（２ｉ）及びφＴＲ１（２ｉ＋１）が同時に“Ｈ”レベルとなると、２ｉ行目と２ｉ＋１行目の光電変換素子ＰＤに蓄積されていた信号電荷が信号保持部ＦＤに同時に転送され、ここで２行分の信号電荷が混合される。その後、時刻ｔ４以降に、図示していない水平走査回路を介して、２ｉ行目と２ｉ＋１行目の混合された画素信号が外部に出力される。図７では、この出力信号をＳigで示している。
【０００９】
続いて、時刻ｔ５でφＳＥ（２ｉ＋２）が“Ｈ”レベルとなると、この制御パルスφＳＥ（２ｉ＋２）が入力される選択トランジスタＭ５がオンし、時刻ｔ２以降と同様に２ｉ＋２行目と２ｉ＋３行目の混合された画素信号が外部に出力される。時刻ｔ６以降も時刻ｔ１，ｔ５と同様に動作し、２ｉ＋４行目と２ｉ＋５行目の混合された画素信号が外部に出力される。このようにＡフィールド期間では、２ｎ行目と２ｎ＋１行目（ｎ＝０，１，２，・・・）の画素信号が混合されて外部に出力される。
【００１０】
Ｂフィールド期間では、時刻ｔ７でφＳＥ（２ｉ）が“Ｈ”レベルとなると、この制御パルスφＳＥ（２ｉ）が入力される選択トランジスタＭ５がオンし、それに接続されている増幅トランジスタＭ４のソース電位が垂直信号線202 に出力される。次に、時刻ｔ８でφＲＳ（２ｉ）が“Ｈ”レベルとなり、この増幅トランジスタＭ４の入力部でもある信号保持部ＦＤがリセットされる。この動作までは、Ａフィールドと同様であるが、次の時刻ｔ９では、φＴＲ１（２ｉ）とφＴＲ２（２ｉ−１）が同時に“Ｈ”レベルとなる。
【００１１】
したがって、２ｉ−１行目と２ｉ行目の光電変換素子ＰＤに蓄積されていた信号電荷が信号保持部ＦＤに同時に転送され、この２行分の信号電荷が混合される。その後、時刻ｔ10以降に、図示していない水平走査回路を介して、２ｉ−１行目と２ｉ行目の混合された画素信号が外部に出力される。時刻ｔ11，ｔ12以降も同様に動作し、２ｉ＋１行目と２ｉ＋２行目、及び２ｉ＋３行目と２ｉ＋４行目の混合された画素信号が出力される。このようにＢフィールド期間では、２ｎ＋１行目と２ｎ＋２行目（ｎ＝０，１，２，・・・）の画素信号が混合されて読み出される。
【特許文献１】特開２０００−１０６６５３号公報
【特許文献２】特開平９−４６５９６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、図５に示した固体撮像装置においては、２行分のラインメモリ（２Ｈラインメモリ）とラインメモリに蓄えた信号を加算する回路（２Ｈライン加算回路）が必要になるため、固体撮像装置のサイズが大きくなってしまうという問題点がある。また、図６に示した固体撮像装置においては、光電変換素子ＰＤに接続されるトランジスタ数が異なるため、その形状や寄生素子の付き方が異なってしまう。光電変換素子ＰＤは、固体撮像装置の特性を決める重要な構成要素であるので、その形状や寄生素子の付き方の不均一性は、そのまま固体撮像装置の画素部における画素特性のばらつきになる。また、光電変換素子ＰＤから信号保持部ＦＤへ信号電荷を転送する転送特性は、転送トランジスタの形状に非常に敏感であるので、第１転送トランジスタＭ１と第２転送トランジスタＭ２とで特性が異なり、それも画素部における画素特性のばらつきになる。したがって、図６に示したものにおいては画素部の特性のばらつきが発生してしまうという問題点がある。
【００１３】
本発明は、従来の固体撮像装置における上記問題点を解消するためになされたもので、固体撮像装置のサイズを大きくすることなく、また画素特性が均一な、２行混合インターレース読出しが可能な固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記課題を解決するため、本発明は、光信号を信号電荷に変換し蓄積する光電変換素子と、該光電変換素子で蓄積された信号電荷を保持する信号保持部と、前記信号保持部への信号電荷の転送を制御する転送手段と、前記信号保持部に保持されている信号を増幅して画素信号として出力する増幅手段とを備えた画素が行列状に配列された画素部と、前記画素信号を出力するための水平及び垂直走査手段と、前記画素部の列方向に隣接した画素の前記信号保持部間を接続する接続スイッチと、インターレース読み出しを行う場合に、フィールド期間毎に、２ｎ行目（ｎ＝０，１，２，・・・) と２ｎ＋１行目との間、２ｎ＋１行目と２ｎ＋２行目との間の、夫々の前記接続スイッチの切り替えを制御する接続スイッチ制御回路とを備えて固体撮像装置を構成するものである。
【発明の効果】
【００１５】
本発明によれば、同じ構成の画素間に接続スイッチを設け、一方のフィールド期間では、２ｎ行目と２ｎ＋１行目（ｎ＝０，１，２，・・・) の画素間の接続スイッチを導通させて信号保持部において光電変換部で蓄積されていた信号電荷を混合し、他方のフィールド期間では、２ｎ＋１行目行目と２ｎ＋２行目（ｎ＝０，１，２，・・・) の画素間の接続スイッチを導通させて信号保持部において光電変換部で蓄積されていた信号電荷を混合することが可能となるので、サイズを大きくすることなく、また画素特性が均一な、２行混合インターレース読出しが可能な固体撮像装置を実現することができる。
【発明を実施するための最良の形態】
【００１６】
次に、本発明を実施するための最良の形態について説明する。
【実施例】
【００１７】
次に、本発明に係る固体撮像装置の実施例について説明する。図１は、本実施例に係る固体撮像装置の構成を示すブロック図である。図１に示すように、本実施例に係る固体撮像装置は、画素部400 ，垂直走査回路410 ，水平読み出し回路420 ，接続スイッチ制御回路430 ，電流源404 から構成されている。そして、画素部400 は画素401 が２次元状に配置されて構成されており、そして、列方向に隣接する画素間には接続スイッチ402 が設けられており、各接続スイッチ402 は接続スイッチ駆動回路430 により、１行おきに信号φｆＡ及びφｆＢにより独立に制御されるようになっている。
【００１８】
垂直走査回路410 からは、画素401 の駆動を行単位で制御する信号が出力され、各画素401 の信号は垂直信号線403 に出力される。垂直信号線403 に出力された画素信号は、水平読み出し回路420 に入力される。水平読み出し回路420 は、列処理回路421 ，水平選択トランジスタ422 ，出力アンプ423 ，水平走査回路424 から構成されている。このように構成されている水平読出し回路420 に入力された画素信号は、まず列処理回路421 にて、画素のＦＰＮ（固定パターンノイズ）などのノイズが除去され、水平走査回路424 の信号により水平選択トランジスタ422 を順次オンすることにより、出力アンプ423 を介して外部に出力される。なお、図１において、404 は垂直信号線403 に接続されている、バイアス電流を供給する電流源である。
【００１９】
図２に、画素部400 の構成を示す。ここでは、６行、２列分の画素401 を示している。各画素401 において、ＰＤは光電変換素子（フォトダイオード）であり、Ｍ11は光電変換素子ＰＤで光入射により発生し、蓄積された信号電荷を信号保持部ＦＤに転送するための転送トランジスタである。転送トランジスタＭ11は、図１に示した垂直走査回路410 より出力される転送パルスφＴＲにより制御される。Ｍ13は信号保持部ＦＤを電源電圧ＶＤＤにリセットするためのリセットリセットトランジスタであり、Ｍ14は信号保持部ＦＤの信号を増幅する増幅トランジスタであり、垂直信号線403 に設けた電流源404 とでソースフォロア回路を構成する。
【００２０】
Ｍ15は増幅された画素信号を垂直信号線403 に出力するための選択トランジスタである。リセットトランジスタＭ13及び選択トランジスタＭ15は、それぞれ、図１の垂直走査回路410 より出力されるリセットパルスφＲＳ及び選択パルスφＳＥにより制御される。402 は図１に示した接続スイッチであり、列方向に隣接する画素の信号保持部ＦＤ間に設けられており、１行おきに図１に示した接続スイッチ制御回路430 からの出力信号である信号φｆＡ及びφｆＢにより独立に制御される。
【００２１】
次に、このように構成されている実施例の動作を図３のタイミングチャートを用いて説明する。接続スイッチ402 を制御する信号φｆＡ，φｆＢは、Ａフィールド期間ではφｆＡは常時“Ｈ”レベル、φｆＢは常時“Ｌ”レベルであり、２ｎ行目と２ｎ＋１行目（ｎ＝０，１，2,・・・ ）の信号保持部ＦＤが接続状態となる。Ｂフィールド期間ではφｆＡは常時“Ｌ”レベル、φｆＢは常時“Ｈ”レベルであり、２ｎ＋１行目と２ｎ＋２行目（ｎ＝０，１，2,・・・ ）の信号保持部ＦＤが接続状態となる。
【００２２】
先ず、Ａフィールド期間における動作について説明をする。時刻ｔ１で選択パルスφＳＥ（２ｉ）が“Ｈ”レベルとなると、２ｉ行目の選択トランジスタＭ15がオンし、２ｉ行目の増幅トランジスタＭ14のソース電位が垂直信号線403 に出力される。次に、時刻ｔ２でリセットパルスφＲＳ（２ｉ）が“Ｈ”レベルとなると、２ｉ行目のリセットトランジスタＭ13がオンし、接続スイッチ402 を介して導通状態にある２ｉ行目と２ｉ＋１行目の信号保持部ＦＤがリセットされる。そして時刻ｔ３で転送パルスφＴＲ（２ｉ）及びφＴＲ（２ｉ＋１）が同時に“Ｈ”レベルとなると、２ｉ行目と２ｉ＋１行目の光電変換素子ＰＤに蓄積されていた信号電荷が信号保持部ＦＤに同時に転送され、ここで２行分の信号電荷が混合される。その後、時刻ｔ４以降に水平読み出し回路420 を介して、２ｉ行目と２ｉ＋１行目の混合された画素信号が外部に出力される。図３では、この出力信号をＳigで示している。
【００２３】
続いて、時刻ｔ５で選択パルスφＳＥ（２ｉ＋２）が“Ｈ”レベルとなると、２ｉ＋２行目の選択トランジスタＭ15がオンし、時刻ｔ２以降と同様に２ｉ＋２行目と２ｉ＋３行目の混合された画素信号が外部に出力される。時刻ｔ６以降も時刻ｔ１，ｔ５と同様に動作し、２ｉ＋４行目と２ｉ＋５行目の混合された画素信号が外部に出力される。このようにＡフィールドでは、２ｎ行目と２ｎ＋１行目（ｎ＝０，１，2,・・・ ）の画素信号が混合されて外部に出力される。
【００２４】
Ｂフィールド期間では、時刻ｔ７で選択パルスφＳＥ（２ｉ＋１）が“Ｈ”レベルとなると、２ｉ＋１行目の選択トランジスタＭ15がオンし、この行の増幅トランジスタＭ14のソース電位が垂直信号線403 に出力される。次に時刻ｔ８でリセットパルスφＲＳ（２ｉ＋１）が“Ｈ”レベルとなると、２ｉ行目のリセットトランジスタＭ13がオンし、接続スイッチ402 を介して導通状態にある２ｉ＋１行目と２ｉ＋２行目の信号保持部ＦＤがリセットされる。
【００２５】
次の時刻ｔ９では、転送パルスφＴＲ（２ｉ＋１）とφＴＲ（２ｉ＋２）が同時に“Ｈ”レベルとなる。したがって、２ｉ＋１行目と２ｉ＋２行目の光電変換素子ＰＤに蓄積されていた信号電荷が信号保持部ＦＤに同時に転送され、この２行分の信号電荷が混合される。その後、時刻ｔ10以降に水平読み出し回路420 を介して、２ｉ＋１行目と２ｉ＋２行目の混合された画素信号が外部に出力される。時刻ｔ11，ｔ12以降も同様に動作し、２ｉ＋３行目と２ｉ＋４行目、及び２ｉ＋５行目と２ｉ＋６行目の混合された画素信号が出力される。このようにＢフィールド期間では、２ｎ＋１行目と２ｎ＋２行目（ｎ＝０，１，2,・・・ ）の画素信号が混合されて読み出される。
【００２６】
以上説明したように、本実施例に係る固体撮像装置においては、列方向に隣接した画素間に接続スイッチを設け、Ａフィールド期間では、２ｎ行目と２ｎ＋１行目（ｎ＝０，１，2,・・・ ）の画素間の接続スイッチを導通させて信号保持部ＦＤにおいて信号電荷を混合し、Ｂフィールド期間では、２ｎ＋１行目と２ｎ＋２行目（ｎ＝０，１，2,・・・ ）の画素間の接続スイッチを導通させて信号保持部ＦＤにおいて信号電荷を混合することにより、２行混合インターレース読み出しが行える。したがって、ラインメモリや加算回路を設ける必要がないので、固体撮像装置のサイズを大きくすることはなく、また全ての画素構成は同一であるので、画素特性も均一となる。
【００２７】
なお、図３に示したタイミングチャートでは、導通状態にある画素の一方のリセットパルスφＲＳのみ“Ｈ”レベルとして信号保持部ＦＤのリセットを行うようにしたものを示したが、導通状態にある両画素のリセットパルスφＲＳを同時に“Ｈ”レベルとして、信号保持部ＦＤのリセットを行っても構わない。選択パルスφＳＥについても、両画素同時に“Ｈ”レベルとしても構わない。
【００２８】
また、図３のタイミングチャートでは、導通状態にある画素の転送パルスφＴＲを同時に“Ｈ”レベルとして、信号保持部ＦＤへの信号電荷の転送を同時に行うようにしたものを示したが、必ずしも同時である必要はなく、一方の画素の信号電荷の転送動作を行った後、他方の画素の転送動作を行うようにしてもよいことは言うまでもない。
【００２９】
また、本発明に用いる画素は、本実施例で用いた画素に限定されず、例えば、光電変換素子ＰＤに、該光電変換素子ＰＤをリセットするためのトランジスタを付加接続した画素構成のものでも構わない。また、本発明の固体撮像装置においては、接続スイッチ402 を制御する信号φｆＡ，φｆＢを常時“Ｌ”レベルとし、画素を１行ずつ選択して外部に出力させるようにすれば、いわゆるプログレッシブ読出しも可能となる。
【図面の簡単な説明】
【００３０】
【図１】本発明に係る固体撮像装置の実施例の構成を示すブロック図である。
【図２】図１に示した実施例における画素部の構成を示す回路構成図である。
【図３】図１及び図２に示した実施例の動作を説明するためのタイミングチャートである。
【図４】従来の２行混合インターレース読み出し方式の動作を説明するための説明図である。
【図５】２行混合インターレース読み出し動作を行う従来の固体撮像装置の構成例を示すブロック図である。
【図６】２行混合インターレース読み出し動作を行う従来の固体撮像装置の他の構成例の画素部の構成を示す回路構成図である。
【図７】図６に示した従来例の動作を説明するためのタイミングチャートである。
【符号の説明】
【００３１】
401   画素
402   接続スイッチ
403   垂直信号線
404   電流源
410   垂直走査回路
420   水平読み出し回路
421   列処理回路
422   水平選択トランジスタ
423   出力アンプ
424   水平走査回路
430   接続スイッチ駆動回路
【図１】
2008270995.tif 000003
【図２】
2008270995.tif 000004
【図３】
2008270995.tif 000005
【図４】
2008270995.tif 000006
【図５】
2008270995.tif 000007
【図６】
2008270995.tif 000008
【図７】
2008270995.tif 000009