(57)【要約】【課題】電源オフシーケンスを実行できなくても画像を早期に消去できる画像液晶表示装置を提供する。【解決手段】時刻ｔ０のパネル駆動回路２で、例えば不意に電池や電源ケーブルが抜かれた場合、それまでＨだった電源オフ通知信号ＯＥＶＥが次第に低下するのだが、電源オフ通知信号ＯＥＶＥは、それをプルダウンする抵抗１６１により早期に低下する（図９（ａ））。よって、電源オフシーケンスと同じシーケンスが実行されることとなり、早期に画像が消去される。【選択図】図９
2008158338.tif 000002
【特許請求の範囲】
【請求項１】
複数の信号線と複数の走査線とが交差し、各交差部に当該交差部の走査線の駆動により導通する画素トランジスタと、この導通した画素トランジスタにより当該交差部の信号線の電位が設定される画素電極を有するアレイ基板と、各画素電極に液晶層を介して対向する対向電極を備えた対向基板と、を備える液晶パネルと、
この液晶パネルに所定の電圧レベルを有する電源オフ通知信号ならびに正の電源電圧を供給し、当該正の電源電圧の供給停止前に、当該電源オフ通知信号を前記電圧レベルより低い電圧レベルにするパネル駆動回路と、を具備し、
前記液晶パネルは、前記電源オフ通知信号が前記電圧レベルより低い電圧レベルにされたことにより、前記供給停止前の電源電圧を用いて、前記画像を消去するという電源オフシーケンスを実行し、かつ、抵抗を有する残像対策回路を備え、
前記抵抗は、前記電源オフ通知信号を前記低い電圧レベル以下の回路にプルダウンするものであることを特徴とする液晶表示装置。
【請求項２】
前記抵抗は、前記電源オフ通知信号をグランドに対してプルダウンするものであることを特徴とする請求項１記載の液晶表示装置。
【請求項３】
前記パネル駆動回路は、負の電源電圧を前記液晶パネルへ供給するものであり、
前記抵抗は、前記電源オフ通知信号を当該負の電源電圧に対してプルダウンするものであることを特徴とする請求項１記載の液晶表示装置。
【請求項４】
複数の信号線と複数の走査線とが交差し、各交差部に当該交差部の走査線の駆動により導通する画素トランジスタと、この導通した画素トランジスタにより当該交差部の信号線の電位が設定される画素電極を有するアレイ基板と、各画素電極に液晶層を介して対向する対向電極を備えた対向基板と、を備える液晶パネルと、
この液晶パネルに所定の電圧レベルを有する電源オフ通知信号ならびに正および負の電源電圧を供給し、当該正の電源電圧の供給停止前に、当該電源オフ通知信号を前記電圧レベルより低い電圧レベルにするパネル駆動回路と、を具備し、
前記液晶パネルは、前記電源オフ通知信号が前記電圧レベルより低い電圧レベルにされたことにより、前記供給停止前の電源電圧を用いて、前記画像を消去するという電源オフシーケンスを実行し、かつ、前記信号線に接続して当該信号線の電位を前記負の電源電圧で制限するように設けた整流素子を有する保護回路と、抵抗を有する残像対策回路を備えるとともに、前記電源オフシーケンスを実行できなかったときの前記画素電極に残った負の電圧が信号線に印加されるように構成されたものであり、
前記抵抗は、前記整流素子の導通に必要な閾値電圧を前記負の電圧に加えた電圧レベルよりも高い電圧レベルを有する回路に対して前記負の電源電圧をプルアップするものであることを特徴とする液晶表示装置。
【請求項５】
前記抵抗は、前記負の電源電圧を前記電源オフ通知信号に対してプルアップするものであることを特徴とする請求項４記載の液晶表示装置。
【請求項６】
前記抵抗は、前記負の電源電圧を前記正の電源電圧に対してプルアップするものであることを特徴とする請求項４記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源オフシーケンスを実行できなくても画像を早期に消去できる液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置では、例えば、電源スイッチのオフ操作（電源オフ）を検出すると、画像を消去し、その後、回路への電源供給を絶つという電源オフシーケンスが実行されることがある（特許文献１を参照）。
【特許文献１】特開２０００−２８６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、液晶表示装置は、操作に不慣れなユーザに扱われることが多いデジタルスチルカメラやデジタルビデオカメラなどに使用されることがあり、かかるユーザによる不意の電源断があった場合、例えば不意に電池や電源ケーブルが抜かれた場合、電源オフシーケンスを実行できない可能性がある。
【０００４】
図１０は、ノーマリホワイトでグレースケールを表示している液晶表示装置で不意の電源断があったときの様子を示す図である。
【０００５】
図のように、画像は次第に消去されるが、ノーマリホワイトであるから、消去までの時間は黒の近い画素ほど長い。
【０００６】
また、液晶表示装置によっては、いわゆる水平ライン反転表示を行うと、画素極性が正のラインに対し、画素極性が負のラインでは画像を早期に消去できず、これが水平方向のスジ模様として認識されてしまう場合がある。
【０００７】
図１１は、液晶表示装置での不意の電源断時の一例に係る波形図である。
【０００８】
本来ならば、電源電圧ＶＤＤは、電源オフしてから所定の時間長が経過するまでは、電源オン時の電圧を維持し、その間に、電源オフ通知信号ＯＥＶＥが低電圧レベル（Ｌ）になるのだが、これらの電源電圧ＶＤＤ、電源オフ通知信号ＯＥＶＥは、不意の電源断があった時刻ｔ０から両方とも低下をはじめるので、電源オフシーケンスでは画像を消去することができないのである。
【０００９】
また、電源オフシーケンスにより画像を消去できなくても、負の電源電圧ＹＶＳＳが、例えば、早期に低下すれば、負のラインで画像を早期に消去できる場合がある。しかし、実際には、電源電圧ＹＶＳＳが早期に低下せず、そのため、負のラインで画像を早期に消去できないのである。
【００１０】
本発明は、上記の課題に鑑みてなされたものであり、その目的とするところは、電源オフシーケンスを実行できなくても画像を早期に消去できる画像液晶表示装置を提供することにある。
【課題を解決するための手段】
【００１１】
上記の課題を解決するために、第１の本発明に係る液晶表示装置は、複数の信号線と複数の走査線とが交差し、各交差部に当該交差部の走査線の駆動により導通する画素トランジスタと、この導通した画素トランジスタにより当該交差部の信号線の電位が設定される画素電極を有するアレイ基板と、各画素電極に液晶層を介して対向する対向電極を備えた対向基板と、を備える液晶パネルと、この液晶パネルに所定の電圧レベルを有する電源オフ通知信号ならびに正の電源電圧を供給し、当該正の電源電圧の供給停止前に、当該電源オフ通知信号を前記電圧レベルより低い電圧レベルにするパネル駆動回路と、を具備し、前記液晶パネルは、前記電源オフ通知信号が前記電圧レベルより低い電圧レベルにされたことにより、前記供給停止前の電源電圧を用いて、前記画像を消去するという電源オフシーケンスを実行し、かつ、抵抗を有する残像対策回路を備え、前記抵抗は、前記電源オフ通知信号を前記低い電圧レベル以下の回路にプルダウンするものであることを特徴とする。
【００１２】
この液晶表示装置では、電源オフ通知信号を低い電圧レベル以下の回路にプルダウンすることで、パネル駆動回路で、例えば不意に電池や電源ケーブルが抜かれた場合、プルダウンした抵抗により電源オフ通知信号が早期に低下し、電源オフシーケンスと同じシーケンスが実行される。よって、電源オフシーケンスを実行できなくても画像を早期に消去できる。
【００１３】
第２の本発明に係る液晶表示装置は、複数の信号線と複数の走査線とが交差し、各交差部に当該交差部の走査線の駆動により導通する画素トランジスタと、この導通した画素トランジスタにより当該交差部の信号線の電位が設定される画素電極を有するアレイ基板と、各画素電極に液晶層を介して対向する対向電極を備えた対向基板と、を備える液晶パネルと、この液晶パネルに所定の電圧レベルを有する電源オフ通知信号ならびに正および負の電源電圧を供給し、当該正の電源電圧の供給停止前に、当該電源オフ通知信号を前記電圧レベルより低い電圧レベルにするパネル駆動回路と、を具備し、前記液晶パネルは、前記電源オフ通知信号が前記電圧レベルより低い電圧レベルにされたことにより、前記供給停止前の電源電圧を用いて、前記画像を消去するという電源オフシーケンスを実行し、かつ、前記信号線に接続して当該信号線の電位を前記負の電源電圧で制限するように設けた整流素子を有する保護回路と、抵抗を有する残像対策回路を備えるとともに、前記電源オフシーケンスを実行できなかったときの前記画素電極に残った負の電圧が信号線に印加されるように構成されたものであり、前記抵抗は、前記整流素子の導通に必要な閾値電圧を前記負の電圧に加えた電圧レベルよりも高い電圧レベルを有する回路に対して前記負の電源電圧をプルアップするものであることを特徴とする。
【００１４】
この液晶表示装置では、整流素子の導通に必要な閾値電圧を負の電圧に加えた電圧レベルよりも高い電圧レベルを有する回路に対して負の電源電圧をプルアップすることで、整流素子が導通し、その結果、画素極性が負の画素での画像が早期に消去される。よって、電源オフシーケンスを実行できなくても画像を早期に消去できる。
【発明の効果】
【００１５】
第１の本発明に係る液晶表示装置によれば、電源オフ通知信号を低い電圧レベル以下の回路にプルダウンすることで、パネル駆動回路で、例えば不意に電池や電源ケーブルが抜かれた場合、プルダウンした抵抗により電源オフ通知信号が早期に低下し、電源オフシーケンスと同じシーケンスが実行される。よって、電源オフシーケンスを実行できなくても画像を早期に消去できる。
【００１６】
第２の本発明に係る液晶表示装置によれば、整流素子の導通に必要な閾値電圧を負の電圧に加えた電圧レベルよりも高い電圧レベルを有する回路に対して負の電源電圧をプルアップすることで、整流素子が導通し、その結果、画素極性が負の画素での画像が早期に消去される。よって、電源オフシーケンスを実行できなくても画像を早期に消去できる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態を図面を参照して説明する。なお、説明中の数値は一例であり、本発明は、この数値に限るものではない。
【００１８】
図１は、本実施の形態に係る液晶表示装置の構成図である。
【００１９】
液晶表示装置は、液晶パネル１とパネル駆動回路２を備える。液晶パネル１は、図示しないが、ガラスなどのアレイ基板と対向基板との間に液晶層を備えて構成される。
【００２０】
アレイ基板では、複数の信号線Ｘ１、Ｘ２、…と、複数の走査線Ｙ１、Ｙ２、…が、互いに交差するように形成される。交差部では、ここではＮ型ＭＯＳＦＥＴである画素トランジスタＱならびにＩＴＯ（Indium Tin Oxide:酸化インジウムスズ）などによる画素電極Ｐが形成され、画素トランジスタＱのソースが信号線に、ドレインが画素電極Ｐに、ゲートが走査線にそれぞれ接続される。対向基板では、交差部の全てに対向するように、単一の対向電極Ｐｃｏｍが形成され、各交差部では、対向電極Ｐｃｏｍと画素電極Ｐと液晶により液晶容量Ｃｌｃが構成される。また、各交差部では、画素電極Ｐの電位を保持するための保持容量（図示せず）が構成される。
【００２１】
こうして、各交差部では画素が構成され、画素により表示エリアＡが構成される。
【００２２】
画素トランジスタは、例えば、ｐ−Ｓｉ（ポリシリコン）プロセスで形成され、同じプロセスで、アレイ基板には、プリチャージ制御回路１１、プリチャージ電圧コモン電圧選択回路１２、プリチャージ回路１３、走査線駆動回路１４、信号線駆動回路１５、残像対策回路１６が形成される。
【００２３】
パネル駆動回路２は、液晶パネル１に対し、電源電圧ＶＳＳ（０Ｖ：グランド）を基準とした電源電圧ＶＤＤ（８．５Ｖ）および電源電圧ＹＶＳＳ（−８．５Ｖ）を供給する。なお、電源電圧ＹＶＳＳは、液晶パネル１内で、電源電圧ＶＤＤから生成してもよい。
【００２４】
パネル駆動回路２は、液晶パネル１に、クロック信号ＸＣＫ＋、ＸＣＫ−、ＹＣＫ、スタート信号ＸＳＴ、ＹＳＴ、データ信号Ｄａｔａ、プリチャージ信号ＰＣＧ、電源オフ通知信号ＯＥＶＥ、コモン電圧Ｖｃｏｍ（２．５５Ｖ）、プリチャージ電圧Ｖｐｒｅ（２．５Ｖ）を供給する。
【００２５】
図２（ａ）は、プリチャージ制御回路１１の詳細図である。
【００２６】
プリチャージ制御回路１１は、プリチャージ信号ＰＣＧ、電源オフ通知信号ＯＥＶＥから、プリチャージ回路１３への信号ＰＣＧ＋、ＰＣＧ−を生成する回路１１１と、信号ＯＥＶＥから、プリチャージ電圧コモン電圧選択回路１２への信号ＯＥＶＥＵＵ＋、その反転信号ＯＥＶＥＵＵ−、走査線駆動回路１４への信号ＯＥＶＥＵを生成する回路１１２とを備える。
【００２７】
回路１１１は、プリチャージ信号ＰＣＧを昇圧するレベルシフタ（Ｌ／Ｓ）とロジック回路を備える。
【００２８】
回路１１２は、電源オフ通知信号ＯＥＶＥを昇圧するレベルシフタ（Ｌ／Ｓ）とロジック回路と信号ＯＥＶＥＵＵ＋、ＯＥＶＥＵＵ−を出力するレベルシフタ（Ｌ／Ｓ）を備える。
【００２９】
図２（ｂ）は、これらの信号の電源オフ時のシーケンスを示す図である。
【００３０】
パネル駆動回路２は、例えば、電源スイッチのオフ操作（電源オフという）を検出する。
【００３１】
これにより、電源オフまで（電源オン）では、＋３Ｖだった電源オフ通知信号ＯＥＶＥは、電源オフ後、０Ｖになる。
【００３２】
以下、電源オフ通知信号ＯＥＶＥに限らず、２値レベルの高い方をＨ、低い方をＬ（０Ｖ）として説明する。
【００３３】
プリチャージ信号ＰＣＧは、水平ブランキング期間でＨ、それ以外ではＬである。
【００３４】
信号ＰＣＧ＋は、電源オフ通知信号ＯＥＶＥがＨ、かつ、プリチャージ信号ＰＣＧがＨのとき、または、電源オフ通知信号ＯＥＶＥがＬのときにＨ、それ以外ではＬである。信号ＰＣＧ−は、信号ＰＣＧ＋に対して反転する。
【００３５】
信号ＯＥＶＥＵ、ＯＥＶＥＵＵ＋は、電源オフ通知信号ＯＥＶＥがＨのときＨ、電源オフ通知信号ＯＥＶＥがＬのときＬである。なお、図示しないが、信号ＯＥＶＥＵＵ−は、信号ＯＥＶＥＵＵ＋に対して反転する。
【００３６】
図３は、電源オフ時のシーケンスを示す図である。
【００３７】
電源電圧ＶＤＤ、コモン電圧Ｖｃｏｍ、プリチャージ電圧Ｖｐｒｅは、電源オフから所定の時間長Ｔが経過するまでは、電源オン時の電圧を維持し、その後０Ｖに近づく。
【００３８】
各信号ＸＣＫ＋、ＹＣＫ、Ｄａｔａ、ＸＳＴ、ＹＳＴは、電源オフで停止する。信号ＸＣＫ＋の反転信号である信号ＸＣＫ−も、同様に、電源オフで停止する。
【００３９】
電源オフ通知信号ＯＥＶＥは、電源オフまではＨ、その後はＬである。
【００４０】
図４は、プリチャージ電圧コモン電圧選択回路１２の詳細図である。
【００４１】
プリチャージ電圧コモン電圧選択回路１２では、信号ＯＥＶＥＵＵ＋がＨ、信号ＯＥＶＥＵＵ−がＬのとき、アナログスイッチ１２１がオンとなり、プリチャージ回路１３への信号Ｖｐｃがプリチャージ電圧Ｖｐｒｅに設定される。
【００４２】
プリチャージ電圧コモン電圧選択回路１２では、一方、信号ＯＥＶＥＵＵ＋がＬ、信号ＯＥＶＥＵＵ−がＨのとき、アナログスイッチ１２２がオンとなり、プリチャージ回路１３への信号Ｖｐｃがコモン電圧Ｖｃｏｍに設定される。
【００４３】
図５（ａ）は、プリチャージ回路１３の詳細図である。
【００４４】
プリチャージ回路１３では、信号ＰＣＧ＋がＨ、信号ＰＣＧ−がＬのとき、各信号線Ｘ１、Ｘ２、…に設けられたアナログスイッチ１３１が全てオンとなり、全ての信号線Ｘ１、Ｘ２、…に信号Ｖｐｃが供給される。
【００４５】
また、信号ＰＣＧ＋がＨ、信号ＰＣＧ−がＬとなる水平ブランキング期間では、画素トランジスタＱが導通し、そのときの信号Ｖｐｃに設定されたプリチャージ電圧Ｖｐｒｅが、信号線と画素トランジスタＱを介して画素電極Ｐに印加される。このようなプリチャージにより、所望の画素電位が得られるまでの時間が短縮される。
【００４６】
各信号線Ｘ１、Ｘ２、…には、信号線駆動回路１５を保護する保護回路１３２が接続される。
【００４７】
図５（ｂ）は、保護回路１３２の詳細図である。
【００４８】
保護回路１３２では、Ｎ型ＭＯＳＦＥＴ１３２１とＰ型ＭＯＳＦＥＴ１３２２が、それぞれ、整流素子として動作するように構成される。
【００４９】
保護回路１３２では、まず、Ｎ型ＭＯＳＦＥＴ１３２１の短絡されたゲート−ドレインに電源電圧ＹＶＳＳが供給され、ソースは信号線（図ではＸ１）に接続される。これにより、信号線の電位の下限が電源電圧ＹＶＳＳ（−８．５Ｖ）により制限され、もって信号線駆動回路１５が保護される。
【００５０】
また、保護回路１３２では、Ｐ型ＭＯＳＦＥＴ１３２２の短絡されたゲート−ドレインに電源電圧ＶＤＤが供給され、ソースは信号線（図ではＸ１）に接続される。これにより、信号線の電位の上限が電源電圧ＶＤＤ（８．５Ｖ）により制限され、もって信号線駆動回路１５が保護される。
【００５１】
図６（ａ）は、走査線駆動回路１４の詳細図である。
【００５２】
各走査線Ｙ１、Ｙ２、Ｙ３、…につき、シフトレジスタ（Ｓ／Ｒ）とロジック回路を備える。
【００５３】
図６（ｂ）は、走査線駆動回路１４での電源オンの間のシーケンスを示す図である。
【００５４】
走査線駆動回路１４では、電源オン時の信号ＯＥＶＥＵがＨであり、スタート信号ＹＳＴが入力されると、クロック信号ＹＣＫに同期して、各走査線Ｙ１、Ｙ２、Ｙ３、…が順次にＨになる。また、電源オン時の信号線駆動回路１５は、データ信号Ｄａｔａに基づく映像信号を信号線に供給し、これにより、画像が表示される。
【００５５】
図６（ｃ）は、電源オフ以降のシーケンスを示す図である。
【００５６】
走査線駆動回路１４では、電源オフ以降の信号ＯＥＶＥＵがＬであり、全走査線Ｙ１、Ｙ２、Ｙ３、…がＨのままになる。また、電源オフ以降の信号線駆動回路１５は、信号線にコモン電圧Ｖｃｏｍ（２．５５Ｖ）に設定するので、画像が残らず消去される。
【００５７】
図７は、信号線駆動回路１５が各信号線に供給する映像信号の電圧範囲、画素電極の電圧（画素電位）の範囲を示す図である。前述のとおり、数値は一例である。
【００５８】
映像信号の電圧範囲は、０．６Ｖ〜４．５Ｖであり、この範囲の電圧が一旦画素電極Ｐに印加されるが、その後のいわゆるキャパシタカップリング駆動（ＣＣ駆動）により、画素電極Ｐの電位がシフトされる。
【００５９】
シフト後において、コモン電圧Ｖｃｏｍ（２．５５Ｖ）に対する画素電極Ｐの電位（画素電位）を正にする（画素極性を正にする）場合、画素電位の範囲は、２．５５Ｖ〜７．１Ｖである。ノーマリホワイトでは、２．５５Ｖ（白）〜７．１Ｖ（黒）である。
【００６０】
シフト後において、コモン電圧Ｖｃｏｍ（２．５５Ｖ）に対する画素電極Ｐの電位（画素電位）を負にする（画素極性を負にする）場合、画素電位の範囲は、−２Ｖ〜２．５５Ｖである。ノーマリホワイトでは、−２Ｖ（黒）〜２．５５Ｖ（白）である。
【００６１】
図８（ａ）は、残像対策回路１６の一例の詳細図である。
【００６２】
残像対策回路１６では、電源オフ通知信号ＯＥＶＥが抵抗１６１により、電源電圧ＶＳＳ（グランド）にプルダウンされる。
【００６３】
図８（ｂ）は、残像対策回路１６の一例の詳細図である。
【００６４】
他の一例に係る残像対策回路１６では、電源オフ通知信号ＯＥＶＥが抵抗１６２により、電源電圧ＹＶＳＳにプルダウンされる。
【００６５】
図８（ｃ）は、残像対策回路１６の一例の詳細図である。
【００６６】
他の一例に係る残像対策回路１６では、電源電圧ＹＶＳＳが抵抗１６３により、電源電圧ＶＤＤにプルアップされる。
【００６７】
図８（ａ）の回路を採用した場合、パネル駆動回路２で不意の電源断があった時、図９（ａ）の波形図になる。
【００６８】
時刻ｔ０のパネル駆動回路２で、例えば不意に電池や電源ケーブルが抜かれた場合、電源電圧ＶＤＤが電源オン時の電圧を維持できず、そのため、電源オフシーケンスが実行できない。
【００６９】
しかし、電源オフ通知信号ＯＥＶＥを抵抗１６１によりプルダウンしたことで、時刻ｔ０以降の電源オフ通知信号ＯＥＶＥが早期に低下し、電源オフシーケンスと同じシーケンスが実行される。よって、電源オフシーケンスを実行できなくても画像を早期に消去することができる。
【００７０】
なお、ここでは、電源オフ通知信号ＯＥＶＥがＬのときの電圧レベルが０Ｖであるから、電源オフ通知信号ＯＥＶＥを電源電圧ＶＳＳにプルダウンしたが、電源オフ通知信号ＯＥＶＥを早期に低下させればよいのだから、電源オフ通知信号ＯＥＶＥがＬのときの電圧レベル以下の回路（例えば、電源電圧ＹＶＳＳ）に対して電源オフ通知信号ＯＥＶＥをプルダウンすれば、同様の作用が期待でき、かかる構成を採用してもよい。
【００７１】
図８（ｂ）の回路を採用した場合、パネル駆動回路２で不意の電源断があった時、図９（ｂ）の波形図になる。
【００７２】
時刻ｔ０のパネル駆動回路２で、例えば不意に電池や電源ケーブルが抜かれた場合、抵抗１６２により、電源電圧ＹＶＳＳ（−８．５Ｖ）がプラス電圧に変化し、プラス電圧側で電源オフ通知信号ＯＥＶＥと同じ値を示しながら、次第に０Ｖに近づいていく。
【００７３】
図８（ｃ）の回路を採用したときも、その抵抗１６３により、図９（ｂ）と同様の波形が観測される。
【００７４】
ここで、図９（ａ）、（ｂ）に示すような電源電圧ＹＶＳＳの変化による効果を説明する。
【００７５】
図７の例では、ノーマリホワイトで全画素を黒表示すると、画素極性が正の画素の画素電位は７．１Ｖになり、画素極性が負の画素の画素電位は−２Ｖになる。
【００７６】
この状態で、不意の電源断があり、コモン電圧Ｖｃｏｍが２．５５Ｖから０Ｖになると、画素極性が正の画素電位は大凡で４．５Ｖに、画素極性が負の画素電位は大凡で−４．５Ｖになる。
【００７７】
また、この電源断で信号線駆動回路１５が信号線をオープンにし、かつ走査線駆動回路１４は、しばらく動作する場合、信号線へは、画素極性が正の画素電位である４．５Ｖと、画素極性が負の画素電位である−４．５Ｖが交互に印加される。つまり、画素電極Ｐに残った正と負の電圧が信号線に印加される。
【００７８】
不意の電源断後、電源ＶＤＤは、図９（ａ）、（ｂ）、図１１に示すように変化するので、信号線に印加される４．５Ｖとの電位差は比較的大きい。よって、多くの場合、Ｐ型ＭＯＳＦＥＴ１３２２が導通し、画素極性が正の画素での画像が消去される。
【００７９】
一方、不意の電源断後、電源電圧ＹＶＳＳが仮に、図１１に示すように変化する場合、信号線に印加される−４．５Ｖとの電位差は比較的小さい。よって、多くの場合、Ｎ型ＭＯＳＦＥＴ１３２１が導通せず、画素極性が負の画素での画像が早期に消去できないのである。
【００８０】
そこで、本実施の形態では、不意の電源断後、図９（ａ）、（ｂ）に示すように電源電圧ＹＶＳＳを変化させることで、信号線に印加される−４．５Ｖとの電位差が、図１１の場合よりも大きくなる。これにより、Ｎ型ＭＯＳＦＥＴ１３２１が導通し、画素極性が負の画素での画像が早期に消去される。よって、電源オフシーケンスを実行できなくても画像を早期に消去できる。
【００８１】
ここで、整流素子であるＮ型ＭＯＳＦＥＴ１３２１の導通に必要な閾値電圧を−４．５Ｖに加えた電圧レベル（閾値電圧が１Ｖならば−３．５Ｖ）を考えると、電源オフ通知信号ＯＥＶＥや電源電圧ＶＤＤは、その電圧レベルよりも高い電圧レベルを有しており、かかる電圧レベルを有する回路に対して電源電圧ＹＶＳＳをプルアップしたことで、Ｎ型ＭＯＳＦＥＴ１３２１が導通し、その結果、画素極性が負の画素での画像を早期に消去できるのである。
【００８２】
よって、Ｎ型ＭＯＳＦＥＴ１３２１の閾値電圧を−４．５Ｖに加えた電圧レベルを有する他の回路に対して電源電圧ＹＶＳＳをプルアップすれば、同様の作用が期待でき、そうであれば、かかる構成を採用してもよい。
【図面の簡単な説明】
【００８３】
【図１】本実施の形態に係る液晶表示装置の構成図である。
【図２】図２（ａ）は、プリチャージ制御回路１１の詳細図であり、図２（ｂ）は、その電源オフ時のシーケンスを示す図である。
【図３】電源オフ時のシーケンスを示す図である。
【図４】プリチャージ電圧コモン電圧選択回路１２の詳細図である。
【図５】図５（ａ）は、プリチャージ回路１３の詳細図であり、図５（ｂ）は、その保護回路１３２の詳細図である。
【図６】図６（ａ）は、走査線駆動回路１４の詳細図であり、図６（ｂ）は、電源オンの間のシーケンスを示す図であり、図６（ｃ）は、電源オフ以降のシーケンスを示す図である。
【図７】映像信号の電圧範囲、画素電位の範囲を示す図である。
【図８】残像対策回路１６の一例の詳細図である。
【図９】パネル駆動回路２で不意の電源断があった時の波形図である。
【図１０】ノーマリホワイトでグレースケールを表示している液晶表示装置で不意の電源断があったときの様子を示す図である。
【図１１】液晶表示装置での不意の電源断時の一例に係る波形図である。
【符号の説明】
【００８４】
１  液晶パネル
２  パネル駆動回路
１１  プリチャージ制御回路
１２  プリチャージ電圧コモン電圧選択回路
１３  プリチャージ回路
１４  走査線駆動回路
１５  信号線駆動回路
１６  残像対策回路
１２１，１２２，…  ，１３１  アナログスイッチ
１３２  保護回路
１６１，１６２，１６３  抵抗
１３２１  Ｎ型ＭＯＳＦＥＴ
１３２２  Ｐ型ＭＯＳＦＥＴ
Ａ  表示エリア
Ｃｌｃ  液晶容量
Ｄａｔａ  データ信号
ＯＥＶＥ  電源オフ通知信号
Ｐ  画素電極
ＰＣＧ  プリチャージ信号
Ｐｃｏｍ  対向電極
Ｑ  画素トランジスタ
ＶＤＤ、ＶＳＳ、ＹＶＳＳ  電源電圧
Ｖｃｏｍ  コモン電圧
Ｖｐｒｅ  プリチャージ電圧
Ｘ１，Ｘ２，…  信号線
ＸＳＴ，ＹＳＴ  スタート信号
ＸＣＫ＋，ＸＣＫ−，ＹＣＫ  クロック信号
Ｙ１，Ｙ２，…  走査線
【図１】
2008158338.tif 000003
【図２】
2008158338.tif 000004
【図３】
2008158338.tif 000005
【図４】
2008158338.tif 000006
【図５】
2008158338.tif 000007
【図６】
2008158338.tif 000008
【図７】
2008158338.tif 000009
【図８】
2008158338.tif 000010
【図９】
2008158338.tif 000011
【図１０】
2008158338.tif 000012
【図１１】
2008158338.tif 000013