(57)【要約】【課題】ノイズ感度が小さく、サンプリング／ホールド誤差のサンプリング依存期間を小さく抑え、高精度で安定したサンプリング／ホールドを実現する。【解決手段】サンプル／ホールド回路９は、トランジスタ１２の両補の接続部には、抵抗１０，１１がそれぞれ接続されており、抵抗１１の他方の接続部と基準電位ＶＳＳとの間には静電容量素子１３が接続された構成となっている。このように、トランジスタ１２の両方の接続部に、抵抗１０，１１がそれぞれ接続されていることにより、該トランジスタ１２がＯＮした際の電荷の抜き差しにおいて、入力信号Ｖｉｎ側、静電容量素子１３側ともに、（Ｃｇ（：トランジスタ１２の対バックゲート容量）／２×Ｒ）の時定数を有することになり、ホールドオフセット電圧ΔＶｈｏｆｆ＝ｑｇ／２Ｃｓｈとすることができる。【選択図】図２
2008042372.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング動作を行うトランジスタと、
サンプル容量である静電容量素子と、
サンプリング期間にかかわらず、ホールドオフセット電圧とサンプリングオフセット電圧とを略等しくするオフセット電圧制限部とを備えたサンプル／ホールド回路を有したことを特徴とする半導体集積回路装置。
【請求項２】
請求項１記載の半導体集積回路装置において、
前記オフセット電圧制限部は、
一方の接続部に入力信号が入力され、他方の接続部には、前記トランジスタの一方の接続部が接続された第１の抵抗と、
一方の接続部に前記トランジスタの他方の接続部が接続され、他方の接続部が前記サンプル／ホールド回路の出力部となり、前記他方の接続部と基準電位との間に前記静電容量素子が接続された第２の抵抗とよりなることを特徴とする半導体集積回路装置。
【請求項３】
請求項１または２記載の半導体集積回路装置において、
前記サンプル／ホールド回路は、
光ディスク装置のアナログフロントエンド処理に用いられることを特徴とする半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ信号のサンプル／ホールド技術に関し、特に、光ディスク装置における高精度なサンプル／ホールド処理に有効な技術に関する。
【背景技術】
【０００２】
ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）ドライブなどに例示される光ディスク装置には、フロントエンド処理用の半導体集積回路装置が設けられている。
【０００３】
この種の半導体集積回路装置は、光ディスクから読み取った信号をアナログ信号処理にて抽出する。このフロントエンド処理では、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）帯域の入力信号をサンプリング、およびホールドする各種のサンプル／ホールド回路が広く用いられている。
【０００４】
近年、光ディスク装置の普及に伴い、高倍速での再生や記録への対応が不可欠となっており、これら高倍速の再生、記録を実現するためには、高速でかつ高精度なサンプルホールド回路が必要となる。
【０００５】
一般に、サンプル／ホールド回路は、スイッチとして機能するＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタと静電容量素子とにより構成されたもの、あるいはＭＯＳトランジスタと静電容量素子に、抵抗が加えられた構成からなるものなどがある。
【０００６】
ＭＯＳトランジスタと静電容量素子とからなる場合、ＭＯＳトランジスタの一方の接続部が光ピックアップから読み出された入力信号が入力されるように接続されている。ＭＯＳトランジスタの他方の接続部と基準電位ＶＳＳとの間には、静電容量素子が接続されており、該ＭＯＳトランジスタの他方の接続部が、サンプル／ホールド回路のサンプリング信号の出力部となる。
【０００７】
また、ＭＯＳトランジスタと静電容量素子に、抵抗が加えられているサンプル／ホールド回路の場合には、光ピックアップから読み出された入力信号が入力される入力部とＭＯＳトランジスタの一方の接続部との間に抵抗が直列接続されている構成と、ＭＯＳトランジスタの他方の接続部と静電容量素子の一方の接続部が接続されている間に、抵抗が接続されている構成とが知られている。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところが、上記のようなサンプル／ホールド回路による回路構成では、次のような問題点があることが本発明者により見い出された。
【０００９】
ＭＯＳトランジスタと静電容量素子とからなるサンプル／ホールド回路の場合には、サンプリング時のノイズ感度が高いために、ノイズによるサンプリング／ホールド誤差が大きくなってしまうという問題がある。
【００１０】
また、ＭＯＳトランジスタと静電容量素子に抵抗を加えた構成のサンプル／ホールド回路では、ＭＯＳトランジスタがＯＦＦ（ホールド状態）からＯＮ（サンプリング開始）に切り換わる時に発生する、ホールド状態出力電圧とサンプリング開始時出力電圧との差分（オフセット）であるサンプリングオフセット電圧と、ＭＯＳトランジスタがＯＮ（サンプリング状態）からＯＦＦ（ホールド開始）に切り換わる時に発生する、サンプリング状態出力電圧とホールド開始時出力電圧との差分（オフセット）であるホールドオフセット電圧とが同じにならないために、サンプリング期間が短くなると、サンプリング／ホールド誤差が大きくなってしまうという問題がある。
【００１１】
本発明の目的は、ノイズ感度が小さく、サンプリング／ホールド誤差のサンプリング依存期間を小さく抑えることにより、高精度で安定したサンプリング／ホールドを実現することのできる技術を提供することにある。
【００１２】
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１３】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１４】
本発明による半導体集積回路装置は、スイッチング動作を行うトランジスタと、サンプル容量である静電容量素子と、サンプリング期間にかかわらず、ホールドオフセット電圧とサンプリングオフセット電圧とを略等しくするオフセット電圧制限部とを備えたサンプル／ホールド回路を有したものである。
【００１５】
また、本願のその他の発明の概要を簡単に示す。
【００１６】
本発明による半導体集積回路装置は、前記オフセット電圧制限部が、一方の接続部に入力信号が入力され、他方の接続部には、トランジスタの一方の接続部が接続された第１の抵抗と、一方の接続部にトランジスタの他方の接続部が接続され、他方の接続部がサンプル／ホールド回路の出力部となり、他方の接続部と基準電位との間に静電容量素子が接続された第２の抵抗とよりなるものである。
【００１７】
また、本発明による半導体集積回路装置は、前記サンプル／ホールド回路が、光ディスク装置のアナログフロントエンド処理に用いられるものである。
【発明の効果】
【００１８】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１９】
（１）サンプリング／ホールド誤差のサンプリング依存期間を大幅に小さくすることができ、サンプリング／ホールドばらつきを大幅に抑えることができる。
【００２０】
（２）また、上記（１）により、サンプル／ホールド回路を用いて構成された半導体集積回路装置を光ディスク装置に用いることにより、記録、再生を高倍速で安定して行うことができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２２】
図１は、本発明の一実施の形態による半導体集積回路装置のブロック図、図２は、図１の半導体集積回路装置に備えられたサンプル／ホールド回路の構成を示す回路図、図３は、図２のサンプル／ホールド回路におけるサンプリング期間とサンプリングオフセット電圧／ホールドオフセット電圧の関係を示す説明図、図４は、本発明者が検討したサンプル／ホールド回路におけるサンプリング期間とサンプリングオフセット電圧／ホールドオフセット電圧の関係の一例を示す説明図、図５は、本発明者が検討したサンプル／ホールド回路におけるサンプリング期間とサンプリングオフセット電圧／ホールドオフセット電圧の関係の他例を示す説明図である。
【００２３】
本実施の形態において、半導体集積回路装置１は、ＤＶＤドライブなどに例示される光ディスク装置において、光ディスクから読み取った信号から再生信号、およびサーボ信号などのドライブ制御に必要な各種信号を生成するアナログフロントエンド処理用として用いられる。
【００２４】
半導体集積回路装置１は、図１に示すように、インタフェース２、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）系回路３、Ｗｏｂｂｌｅ／各種検出回路４、サーボ系回路５、ならびにＡＰＣ（Ａｕｔｏ  Ｌａｓｅｒ  Ｐｏｗｅｒ  Ｃｏｎｔｒｏｌ）回路６から構成されている。
【００２５】
インタフェース２は、ピックアップ７とのインタフェースであり、光ディスク装置に設けられたピックアップ７から読み出された信号が入力される。ピックアップ７は、回転駆動されるＤＶＤディスクなどの光ディスクにレーザ光を照射し、その反射光をフォトダイオードからなる受光部で受光して光学変換して該光ディスクに記憶されている情報を読み出す。
【００２６】
インタフェース２には、ＲＦ系回路３、Ｗｏｂｂｌｅ／各種検出回路４、サーボ系回路５、およびＡＰＣ回路６がそれぞれ接続されている。また、ＲＦ系回路３、Ｗｏｂｂｌｅ／各種検出回路４、サーボ系回路５、ならびにＡＰＣ回路６には、後段に設けられたデジタル信号処理を行うＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）８が接続されている。
【００２７】
ＲＦ系回路３は、ＲＦ帯域の信号から再生信号を生成し、ＤＳＰ８に該再生信号を出力する。Ｗｏｂｂｌｅ／各種検出回路４は、Ｗｏｂｂｌｅ、およびディスクの傷や欠陥、記録部／未記録部などを検出し、その検出結果をＤＳＰ８に出力する。
【００２８】
サーボ系回路５は、ピックアップ７やレンズの位置を制御するための各種演算を行い、その演算結果をＤＳＰ８に出力する。ＡＰＣ回路６は、 再生／記録のレーザパワーを検出し、ピックアップ７にフィードバック、あるいはＤＳＰ８に出力する。
【００２９】
図２は、サーボ系回路５、およびＡＰＣ回路６に設けられたサンプル／ホールド回路９の構成例を示す回路図である。
【００３０】
サンプル／ホールド回路９は、図示するように、抵抗１０，１１、トランジスタ１２、およびサンプル容量となる静電容量素子１３から構成されている。
【００３１】
抵抗１０の一方の接続部には、入力信号Ｖｉｎが入力され、該抵抗１０の他方の接続部には、ＭＯＳ構成のトランジスタ１２の一方の接続部が接続されている。トランジスタ１２の他方の接続部には、抵抗１１の一方の接続部が接続されており、該抵抗１１の他方の接続部には、静電容量素子１３の一方の接続部が接続されている。
【００３２】
また、静電容量素子１３の他方の接続部は、基準電位ＶＳＳが接続されており、該静電容量素子１３の一方の接続部が接続された抵抗１１の他方の接続部が、サンプル／ホールド回路９の出力信号Ｖｏｕｔが出力される出力部となる。
【００３３】
サンプル／ホールド回路９から出力された出力信号Ｖｏｕｔは、サーボ系回路５では後段に接続されたサーボ演算回路などに入力され、ＡＰＣ回路６では、後段に接続されたゲイン調整を行うＧＣＡ（Ｇａｉｎ  Ｃｏｎｔｒｏｌ  Ａｍｐ）などに入力される。
【００３４】
次に、本実施の形態におけるサンプル／ホールド回路９の作用について説明する。
【００３５】
まず、サンプル／ホールド回路９におけるサンプリング／ホールド誤差のサンプリング期間依存性について説明する。
【００３６】
サンプリング／ホールド誤差のサンプリング期間依存性は、サンプリングオフセット電圧とホールドオフセット電圧が同じとならない場合に発生する。
【００３７】
サンプリングオフセット電圧、ホールドオフセット電圧は、トランジスタ１２がＯＮ（サンプリング開始）、あるいはＯＦＦ（ホールド開始）した際に、トランジスタ１２のゲート（トランジスタ１２におけるゲートの寄生容量である対バックゲート容量Ｃｇ）と静電容量素子１３のサンプル容量Ｃｓｈとの間の電荷の抜き差しで発生する。
【００３８】
入力信号ＶｉｎがＤＣで固定電位の場合を考える。サンプリング（トランジスタ１２がＯＮ）時に、対バックゲート容量Ｃｇに溜まっている電荷をｑｇとすると、トランジスタ１２がＯＦＦする時は、ゲート生成が解除される方向のため、対バックゲート容量Ｃｇとサンプル容量Ｃｓｈとの間での電荷抜き差しはｑｇ／２となる（残りのｑｇ／２は、入力信号Ｖｉｎ側との抜き差しとなる）。
【００３９】
これにより、ホールドオフセット電圧ΔＶｈｏｆｆは、
ΔＶｈｏｆｆ＝ｑｇ／２Ｃｓｈ
となる。
【００４０】
これに対して、トランジスタ１２がＯＮしたときは、入力信号Ｖｉｎ側と静電容量素子１３側から同時に対バックゲート容量Ｃｇに電荷の抜き差しが開始される。そのため、対バックゲート容量Ｃｇへの電荷の抜き差しが、入力信号Ｖｉｎ側と静電容量素子１３側で等しくｑｇ／２となれば、サンプリングオフセット電圧ΔＶｓｏｆｆは、
ΔＶｓｏｆｆ＝ｑｇ／２Ｃｓｈ
となり、サンプリングオフセット電圧とホールドオフセット電圧とが等しくなる。
【００４１】
サンプル／ホールド回路９では、トランジスタ１２の両方の接続部に、抵抗１０，１１がそれぞれ接続されているので、トランジスタ１２がＯＮした際の電荷の抜き差しにおいて、入力信号Ｖｉｎ、静電容量素子１３側ともに、（Ｃｇ／２×Ｒ）の時定数を有することになり、前述したように、ホールドオフセット電圧ΔＶｈｏｆｆ＝ｑｇ／２Ｃｓｈとすることができる。
【００４２】
したがって、サンプリング期間にかかわらず、ホールドオフセット電圧とサンプリングオフセット電圧とを等しくすることが可能となり、図３に示すように、サンプリング／ホールドを繰り返してもオフセット電圧が積み重なってしまうことを防止することができる。
【００４３】
たとえば、背景技術で述べたように、トランジスタの前段、もしくは後段のいずれか一方にのみ抵抗が設けられているサンプル／ホールド回路では、トランジスタがＯＮした際の電荷の抜き差しが、入力信号Ｖｉｎ側（またはサンプル容量側）で、対バックゲート容量Ｃｇと抵抗とで構成される時定数を有することになり、サンプリングオフセット電圧ΔＶｓｏｆｆ＝ｑｇ／２Ｃｓｈとならなくなり、サンプリングオフセット電圧とホールドオフセット電圧とが等しくならないことになる。
【００４４】
サンプリングオフセット電圧とホールドオフセット電圧とが等しくない場合、ホールド後のサンプリング期間（Ｃｓｈ×Ｒ）の時定数で、オフセット差分ΔＶｈｏｆｆ−ΔＶｓｏｆｆサンプリングしなければならず、サンプリング期間が（Ｃｓｈ×Ｒ）の時定数に対して不十分な場合には、サンプリングしきれなかった分がオフセット電圧として残り、図４、および図５に示すように、サンプリング／ホールドを繰り返すことでオフセット電圧が積み重なってしまうことになる。
【００４５】
一方、サンプル／ホールド回路９では、前述したように、ホールドオフセット電圧ΔＶｈｏｆｆ＝ｑｇ／２Ｃｓｈとすることにより、ホールドオフセット電圧とサンプリングオフセット電圧とを等しくすることができる。
【００４６】
それにより、本実施の形態によれば、サンプリング／ホールド誤差のサンプリング依存期間を大幅に小さくすることができるので、サンプル／ホールド回路９におけるサンプリング／ホールドばらつきを大幅に抑えることができる。
【００４７】
また、光ディスク装置における記録、再生を高倍速で安定して行うことが可能となる。
【００４８】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００４９】
たとえば、前記実施の形態では、アナログフロントエンド処理の半導体集積回路装置にサンプル／ホールド回路を用いた場合について記載したが、本発明は、アナログフロントエンド処理の半導体集積回路装置だけでなく、サンプル／ホールド回路を有する半導体集積回路装置全般に適用することができる。
【００５０】
図６は、サンプル／ホールド回路９の接続構成例を示したブロック図であり、図７は、サンプル／ホールド回路９を用いて構成されたＡ／Ｄ（Ａｎａｌｏｇ／Ｄｉｇｉｔａｌ）変換器１４の一例を示すブロック図である。
【００５１】
図６では、サンプル／ホールド回路９の後段にバッファＢが接続されており、該バッファＢを介してサンプル／ホールド回路９から出力されたアナログ信号が出力される。
【００５２】
また、図７では、サンプル／ホールド回路９の後段にＡ／ＤコンバータＡＤＣが接続されており、サンプル／ホールド回路９から出力されたアナログ信号がＡ／ＤコンバータＡＤＣに入力され、該Ａ／ＤコンバータＡＤＣによってデジタル信号に変換される。そして、Ａ／ＤコンバータＡＤＣから出力されたデジタル信号が、Ａ／Ｄ変換器１４の出力なる。
【産業上の利用可能性】
【００５３】
本発明は、サンプル／ホールド回路におけるサンプリング期間依存、およびサンプリング／ホールドばらつきの低減技術に適している。
【図面の簡単な説明】
【００５４】
【図１】本発明の一実施の形態による半導体集積回路装置のブロック図である。
【図２】図１の半導体集積回路装置に備えられたサンプル／ホールド回路の構成を示す回路図である。
【図３】図２のサンプル／ホールド回路におけるサンプリング期間とサンプリングオフセット電圧／ホールドオフセット電圧の関係を示す説明図である。
【図４】本発明者が検討したサンプル／ホールド回路におけるサンプリング期間とサンプリングオフセット電圧／ホールドオフセット電圧の関係の一例を示す説明図である。
【図５】本発明者が検討したサンプル／ホールド回路におけるサンプリング期間とサンプリングオフセット電圧／ホールドオフセット電圧の関係の他例を示す説明図である。
【図６】本発明の他の実施の形態によるサンプル／ホールド回路の接続例を示したブロック図である。
【図７】本発明の他の実施の形態によるサンプル／ホールド回路を用いて構成されたＡ／Ｄ変換器の構成例を示したブロック図である。
【符号の説明】
【００５５】
１  半導体集積回路装置
２  インタフェース
３  ＲＦ系回路
４  Ｗｏｂｂｌｅ／各種検出回路
５  サーボ系回路
６  ＡＰＣ回路
７  ピックアップ
８  ＤＳＰ
９  サンプル／ホールド回路
１０，１１  抵抗
１２  トランジスタ
１３  静電容量素子
１４Ａ／Ｄ変換器
Ｂ  バッファ
【図１】
2008042372.tif 000003
【図２】
2008042372.tif 000004
【図３】
2008042372.tif 000005
【図４】
2008042372.tif 000006
【図５】
2008042372.tif 000007
【図６】
2008042372.tif 000008
【図７】
2008042372.tif 000009