(57)【要約】【課題】駆動トランジスタのゲートに電圧を書き込む時間を短縮する。【解決手段】初期化期間では、ノードＢを初期電圧ＶＩＮＩに固定させるとともに、トランジスタ２１１、２１４をオンさせ、ＯＬＥＤ素子２３０に電流を流して、ノードＡに当該電流に応じた電圧を保持させ、この後、トランジスタ２１４、２１１を順番にオフさせて、ノードＡに、駆動トランジスタ２１０のしきい値電圧を保持させる。書込期間では、トランジスタ２１３をオンさせるとともに、データ信号Ｘ−ｊを供給して、ノードＢの電圧を、ＯＬＥＤ素子２３０に流す電流に応じた分だけ電圧変化させる。この電圧変化を容量比で配分した分だけ、ノードＡはしきい値電圧から変化する。発光期間では、トランジスタ２１４がオンして、ノードＡの電圧に応じた電流がＯＬＥＤ素子２３０に流れる。【選択図】図２
2008033347.tif 000002
【特許請求の範囲】
【請求項１】
被駆動素子に流れる電流を制御する駆動トランジスタと、
前記駆動トランジスタのゲートとドレインとの間をオンまたはオフする第１のスイッチング素子と、
一端が前記駆動トランジスタのゲートに接続された容量素子と
を備える電子回路の駆動方法であって、
前記容量素子の他端に初期電圧を印加するとともに、前記第１のスイッチング素子をオンさせた状態にて、前記被駆動素子に電流を流し、この後、
前記電流を遮断するとともに、前記容量素子の他端に対する初期電圧の印加を解除し、前記第１のスイッチング素子をオフさせる第１のステップと、
前記容量素子の他端に対し、前記被駆動素子に流すべき電流に応じた電圧を印加する第２のステップと、
保持されたゲート電圧にしたがった電流を、前記駆動トランジスタが前記被駆動素子に流す第３のステップと
を備えることを特徴とする電子回路の駆動方法。
【請求項２】
前記第１のステップにおいて、
前記第１のスイッチング素子をオンさせるとともに前記被駆動素子に電流を流して、当該電流に応じた電圧を、前記容量素子の一端および前記駆動トランジスタのゲートに保持させる一方、
前記電流を遮断させた後に、前記第１のスイッチング素子をオフさせて、前記容量素子の一端および前記駆動トランジスタのゲートに保持された電圧を、前記駆動トランジスタのしきい値電圧に応じた電圧に移行させる
請求項１に記載の電子回路の駆動方法。
【請求項３】
前記第１のステップにおいて、
前記第１のスイッチング素子をオンさせるとともに前記被駆動素子に電流を流して、当該電流および前記駆動トランジスタのしきい値電圧に応じた電圧を、前記容量素子の一端および前記駆動トランジスタのゲートに保持させる
請求項１に記載の電子回路の駆動方法。
【請求項４】
前記第１のステップにおいて、
前記第１のスイッチング素子をオンさせるとともに前記被駆動素子に電流を流した後、前記電流の遮断とともに前記第１のスイッチング素子をオフさせて、前記駆動トランジスタのしきい値電圧に応じた電圧を、前記容量素子の一端および前記駆動トランジスタのゲートに保持させる
請求項１に記載の電子回路の駆動方法。
【請求項５】
被駆動素子に流れる電流を制御する駆動トランジスタと、
前記駆動トランジスタのゲートとドレインとの間にて第１の期間においてオンし、前記第１の期間後の第２の期間の開始タイミングまでにオフする第１のスイッチング素子と、
一端が前記駆動トランジスタのゲートに接続された容量素子と、
前記第１の期間においてオンして、初期電圧を前記容量素子の他端に印加する一方、前記第２の期間、および、この第２の期間後の第３の期間においてオフする第２のスイッチング素子と、
前記被駆動素子に流すべき電流に応じた電圧が印加される信号線と前記容量素子の他端との間にて、前記第２の期間においてオンする第３のスイッチング素子と
を備えることを特徴とする電子回路。
【請求項６】
前記被駆動素子に流れる電流の経路に挿入されて、オフすると、前記駆動トランジスタのゲート電圧にかかわらず、前記被駆動素子に流れる電流を遮断する第４のスイッチング素子であって、
前記第１の期間の一部または全部の期間にオンするとともに、前記第３の期間にオンする第４のスイッチング素子を有する
請求項５に記載の電子回路。
【請求項７】
前記第１および第４のスイッチング素子は、互いに異なる導電型のトランジスタであって、それらのゲートが共通の制御線に接続される
請求項６に記載の電子回路。
【請求項８】
前記第１および第２のスイッチング素子は、同一導電型のトランジスタであって、それらのゲートが共通の制御線に接続される
請求項６に記載の電子回路。
【請求項９】
前記第１および第２のスイッチング素子は、同一導電型のトランジスタであって、それらのゲートが共通の制御線に接続される
請求項５に記載の電子回路。
【請求項１０】
前記被駆動素子および前記駆動トランジスタは、第１および第２の電源線の間の電流経路に挿入され、
前記第１および第２の電源線の間の電圧は、
前記第１の期間では、前記初期電圧であり、
前記第３の期間では、所定の電源電圧となる
請求項９に記載の電子回路。
【請求項１１】
前記第２のスイッチング素子は、前記容量素子の他端と前記駆動トランジスタのドレインとの間にてオンまたはオフする
請求項１０に記載の電子回路。
【請求項１２】
前記第２のスイッチング素子は、前記容量素子の他端と前記初期電圧が印加された給電線との間においてオンまたはオフする
請求項６、７、８、９または１０に記載の電子回路。
【請求項１３】
前記被駆動素子は電気光学素子である
請求項５乃至１２のいずれかに記載の電子回路。
【請求項１４】
前記電気光学素子は有機発光ダイオード素子である
請求項１３に記載の電子回路。
【請求項１５】
順次選択されると走査線と、電気光学素子に流すべき電流に応じた電圧が印加されるデータ線との交差に対応して画素回路を有する電気光学装置であって、
前記画素回路は、
前記電気光学素子に流れる電流を制御する駆動トランジスタと、
前記駆動トランジスタのゲートとドレインとの間にて第１の期間においてオンし、前記第１の期間後の第２の期間の開始タイミングまでにオフする第１のスイッチング素子と、
一端が前記駆動トランジスタのゲートに接続された容量素子と、
前記第１の期間においてオンして、初期電圧を前記容量素子の他端に印加する一方、前記第２の期間、および、この第２の期間後の第３の期間においてオフする第２のスイッチング素子と、
前記データ線と前記容量素子の他端との間にて、前記第２の期間においてオンする第３のスイッチング素子と
を備えることを特徴とする電気光学装置。
【請求項１６】
請求項１５に記載の電気光学装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機発光ダイオード素子のような電流駆動型素子を駆動する電子回路、電子回路の駆動方法、電気光学装置および電子機器に関する。
【背景技術】
【０００２】
近年、液晶素子に代わる次世代の発光デバイスとして、有機エレクトロルミネッセンス素子や発光ポリマー素子などと呼ばれる有機発光ダイオード（Organic Light Emitting Diode、以下適宜「ＯＬＥＤ素子」と略称する）素子が注目されている。このＯＬＥＤ素子は、自発光型であるために視野角依存性が少なく、また、バックライトや反射光が不要であるために低消費電力化や薄型化に向いているなど、表示パネルとして優れた特性を有している。
ここで、ＯＬＥＤ素子は、液晶素子のように電圧保持性を有さず、電流が途絶えると、発光状態が維持できなくなる電流型の被駆動素子である。このため、ＯＬＥＤ素子をアクティブ・マトリクス方式で駆動する場合、書込期間（選択期間）において、画素の階調に応じた電圧を駆動トランジスタのゲートに書き込んで、当該電圧をゲート容量などにより保持し、当該ゲート電圧に応じた電流を駆動トランジスタがＯＬＥＤ素子に流し続ける構成が一般的となっている。
【０００３】
ところで、この構成では、駆動トランジスタのしきい値電圧特性がばらつくことによって、画素毎に、ＯＬＥＤ素子の明るさが相違して表示品位が低下する、という問題が指摘されている。このため、近年では、書込期間において、当該駆動トランジスタをダイオード接続させるとともに、駆動トランジスタからデータ線に定電流を流し、これによって、当該駆動トランジスタのゲートに、ＯＬＥＤ素子に流すべき電流に応じた電圧を書き込むようにプログラミングして、駆動トランジスタのしきい値電圧特性のばらつきを補償する技術が提案されている（例えば、特許文献１および２参照）。
【特許文献１】米国特許第６２２９５０６号公報（ＦＩＧ．２参照）
【特許文献２】特開２００３−１７７７０９号公報（図３参照）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、この技術では、例えば駆動トランジスタがｎチャネル型である場合に、ＯＬＥＤ素子に流すべき電流が小さくなるように設定するとき、書込期間では、当該駆動トランジスタのゲート電圧が低く、当該駆動トランジスタのソース・ドレイン間の電流が流れにくい状態となるので、書込期間内に、当該駆動トランジスタのゲートに目的とする電圧を書き込むことができない、といった問題が新たに指摘された。
本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、駆動トランジスタのゲートに、被駆動素子に流すべき電流に応じた電圧を迅速に書き込むことが可能な電子回路、その駆動方法、当該電子回路を用いた電気光学装置、および、電子機器を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するために本発明に係る電子回路の駆動方法は、被駆動素子に流れる電流を制御する駆動トランジスタと、前記駆動トランジスタのゲートとドレインとの間をオンまたはオフする第１のスイッチング素子と、一端が前記駆動トランジスタのゲートに接続された容量素子とを備える電子回路の駆動方法であって、前記容量素子の他端に初期電圧を印加するとともに、前記第１のスイッチング素子をオンさせた状態にて、前記被駆動素子に電流を流し、この後、前記電流を遮断するとともに、前記容量素子の他端に対する初期電圧の印加を解除し、前記第１のスイッチング素子をオフさせる第１のステップと、前記容量素子の他端に対し、前記被駆動素子に流すべき電流に応じた電圧を印加する第２のステップと、保持されたゲート電圧にしたがった電流を、前記駆動トランジスタが前記被駆動素子に流す第３のステップとを備えることを特徴とする。この方法によれば、第１のステップにおける第１のスイッチング素子のオンオフによって、容量素子の一端および駆動トランジスタのゲート（ノードＡ）には、当該駆動トランジスタのしきい値に応じた電圧が保持される。次に、第２のステップにおいて、容量素子の他端は、被駆動素子に流すべき電流に応じた電圧の印加によって初期電圧から変化し、この電圧変化に応じた分だけ、ノードＡの電圧も変化して保持される。第３のステップにおいては、変化後におけるノードＡの電圧に応じた電流が被駆動素子に流れるが、このとき流れる電流は、駆動トランジスタのしきい値特性がキャンセルされている。また、第１のステップにおける容量素子の保持は、被駆動素子に電流を強制的に流すことによって行われるので、時間を要しない。さらに、第２のステップでは、被駆動素子に流すべき電流に応じた電圧を容量素子の他端に印加するのであって、駆動トランジスタのゲートに直接印加しないので、当該電圧の書き込みに要する時間を短縮化することができる。
【０００６】
この駆動方法では、前記第１のステップにおいて、前記第１のスイッチング素子をオンさせるとともに前記被駆動素子に電流を流して、当該電流に応じた電圧を、前記容量素子の一端および前記駆動トランジスタのゲートに保持させる一方、前記電流を遮断させた後に、前記第１のスイッチング素子をオフさせて、前記容量素子の一端および前記駆動トランジスタのゲートに保持された電圧を、前記駆動トランジスタのしきい値電圧に応じた電圧に移行させても良い。この方法によれば、第１のスイッチング素子のオンにより駆動トランジスタがダイオード接続される一方、ノードＡは、当該接続状態において被駆動素子に流れた電流に応じた電圧となる。この後、ノードＡは、ダイオード接続の解除によって、駆動トランジスタのしきい値電圧に応じた電圧に移行する。
また、前記第１のステップにおいて、前記第１のスイッチング素子をオンさせるとともに前記被駆動素子に電流を流して、当該電流および前記駆動トランジスタのしきい値電圧に応じた電圧を、前記容量素子の一端および前記駆動トランジスタのゲートに保持させても良い。この方法によれば、第１のスイッチング素子のオンにより駆動トランジスタがダイオード接続される一方、ノードＡは、当該接続状態において被駆動素子に流れた電流に応じた電圧となる。このため、ノードＡの保持電圧は、当該電流および駆動トランジスタのしきい値電圧に応じた電圧となる。
一方、前記第１のステップにおいて、前記第１のスイッチング素子をオンさせるとともに前記被駆動素子に電流を流した後、前記電流の遮断とともに前記第１のスイッチング素子をオフさせて、前記駆動トランジスタのしきい値電圧に応じた電圧を、前記容量素子の一端および前記駆動トランジスタのゲートに保持させても良い。この方法において、第１のスイッチング素子をオンさせたときに、被駆動素子に比較的小さい電流を流すことにより、ノードＡに、駆動トランジスタのしきい値電圧に応じた電圧を保持させることができる。
いずれの方法においても、第１のステップは、被駆動素子に流すべき電流に応じた電圧を容量素子の他端に印加する第２のステップの前に、第２のステップとは独立して、第２のステップ以上の時間で実行することが可能である。
【０００７】
上記目的を達成するために本発明に係る電子回路は、被駆動素子に流れる電流を制御する駆動トランジスタと、前記駆動トランジスタのゲートとドレインとの間にて第１の期間においてオンし、前記第１の期間後の第２の期間の開始タイミングまでにオフする第１のスイッチング素子と、一端が前記駆動トランジスタのゲートに接続された容量素子と、前記第１の期間においてオンして、初期電圧を前記容量素子の他端に印加する一方、前記第２の期間、および、この第２の期間後の第３の期間においてオフする第２のスイッチング素子と、前記被駆動素子に流すべき電流に応じた電圧が印加される信号線と前記容量素子の他端との間にて、前記第２の期間においてオンする第３のスイッチング素子とを備えることを特徴とする。この電子回路によれば、駆動トランジスタのしきい値特性に依存させないで被駆動素子に電流を流すことができるとともに、当該電流に応じた電圧の書き込みに要する時間を短縮化することができる。
【０００８】
この電子回路において、前記被駆動素子に流れる電流の経路に挿入されて、オフすると、前記駆動トランジスタのゲート電圧にかかわらず、前記被駆動素子に流れる電流を遮断する第４のスイッチング素子であって、前記第１の期間の一部または全部の期間にオンするとともに、前記第３の期間にオンする第４のスイッチング素子を有する構成としても良い。この構成によれば、駆動トランジスタによって制御された電流が被駆動素子に流れる時間を、第４のスイッチング素子のオンオフによって調整することができる。
第４のスイッチング素子を有する場合、前記第１および第４のスイッチング素子は、互いに異なる導電型のトランジスタであって、それらのゲートが共通の制御線に接続される第１の構成、または、前記第１および第２のスイッチング素子は、同一導電型のトランジスタであって、それらのゲートが共通の制御線に接続される第２の構成が好ましい。いずれの構成でも、電子回路への配線数を削減することができる。
【０００９】
また、上記第２の構成は、第４のスイッチング素子を有しない場合においても適用可能である。第４のスイッチング素子を有しない場合に第２の構成を適用するとき、前記被駆動素子および前記駆動トランジスタは、第１および第２の電源線の間の電流経路に挿入され、前記第１および第２の電源線の間の電圧は、前記第１の期間では、前記初期電圧であり、前記第３の期間では、所定の電源電圧となる構成としても良い。この構成では、前記第２のスイッチング素子を、前記容量素子の他端と前記駆動トランジスタのドレインとの間にてオンまたはオフさせて、電源線を介し、初期電圧を容量素子の他端に印加しても良いし、それ以外の構成であれば、前記第２のスイッチング素子を、前記容量素子の他端と前記初期電圧が印加された給電線との間においてオンまたはオフさせて、給電線を介し、初期電圧を容量素子の他端に印加しても良い。
なお、上記電子回路において、前記被駆動素子は電気光学素子であることが好ましく、特に、有機発光ダイオード素子であることが望ましい。
【００１０】
上記目的を達成するために本発明に係る電気光学装置は、順次選択されると走査線と、電気光学素子に流すべき電流に応じた電圧が印加されるデータ線との交差に対応して画素回路を有する電気光学装置であって、前記画素回路は、前記電気光学素子に流れる電流を制御する駆動トランジスタと、前記駆動トランジスタのゲートとドレインとの間にて第１の期間においてオンし、前記第１の期間後の第２の期間の開始タイミングまでにオフする第１のスイッチング素子と、一端が前記駆動トランジスタのゲートに接続された容量素子と、前記第１の期間においてオンして、初期電圧を前記容量素子の他端に印加する一方、前記第２の期間、および、この第２の期間後の第３の期間においてオフする第２のスイッチング素子と、前記データ線と前記容量素子の他端との間にて、前記第２の期間においてオンする第３のスイッチング素子とを備えることを特徴とする。この電気光学装置によれば、駆動トランジスタのしきい値特性に依存しない電流を電気光学素子に流すことができるとともに、当該電流に応じた電圧の書き込みに要する時間を短縮化することができる。
また、本発明に係る電子機器としては、この電気光学装置を有することが望ましい。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態について図面を参照して説明する。
【００１２】
＜第１実施形態＞
図１は、本発明の第１実施形態に係る電気光学装置の構成を示すブロック図である。また、図２は、同電気光学装置の画素回路の構成を示す図である。
まず、図１に示されるように、電気光学装置１０では、複数本の走査線１０２が横方向（Ｘ方向）に延接される一方、複数本のデータ線（信号線）１１２が図において縦方向（Ｙ方向）に延設されている。そして、これらの走査線１０２とデータ線１１２との交差の各々に対応するように画素回路（電子回路）２００がそれぞれ設けられている。
ここで説明の便宜上、本実施形態では、走査線１０２の本数（行数）を「３６０」とし、データ線の本数（列数）を「４８０」として、画素回路２００が、縦３６０行×横４８０列のマトリクス状に配列する構成を想定する。ただし、本発明をこの配列に限定する趣旨ではない。
なお、画素回路２００には、後述するＯＬＥＤ素子が含まれ、このＯＬＥＤ素子への電流を画素回路２００毎に制御することによって、所定の画像が階調表示される。
【００１３】
また、図１においては、Ｘ方向に延設されるのは走査線１０２のみであるが、本実施形態では、走査線１０２のほかにも、図２に示されるように、制御線１０４、１０６および１０８がそれぞれ行毎にＸ方向に延設されている。このため、走査線１０２、制御線１０４、１０６および１０８が１組となって、１行分の画素回路２００に兼用されている。
【００１４】
Ｙドライバ１４は、１水平走査期間毎に１行ずつ走査線１０２を選択するとともに、選択した走査線１０２に対して、Ｈレベルの走査信号を供給するとともに、この選択に同期した各種制御信号を、制御線１０４、１０６および１０８に、それぞれ供給するものである。すなわち、Ｙドライバ１４は、走査線１０２、制御線１０４、１０６および１０８に対し、行毎に、走査信号や制御信号をそれぞれ供給するものである。
ここで、説明の便宜上、ｉ行目（ｉは、１≦ｉ≦３６０を満たす整数であり、行を一般化して説明するためのもの）の走査線１０２に供給される走査信号をＧＷＲＴ−ｉと表記する。同様に、ｉ行目の制御線１０４、１０６および１０８に供給される制御信号をＧＳＥＴ−ｉ、ＧＩＮＩ−ｉおよびＧＥＬ−ｉと、それぞれ表記する。
【００１５】
一方、Ｘドライバ１６は、Ｙドライバ１４によって選択された走査線１０２に対応する１行分の画素回路、すなわち、選択された行に位置する１〜４８０列の画素回路２００の各々に、当該画素回路２００のＯＬＥＤ素子に流すべき電流（すなわち、画素の階調）に応じた電圧のデータ信号を、１〜４８０列目のデータ線１１２を介して、それぞれ供給するものである。ここで、データ信号は、電圧が高いほど、画素が明るくなるように指定し、反対に、電圧が低いほど、画素が暗くなるように指定する。
なお、説明の便宜上、ｊ列目（ｊは、１≦ｊ≦４８０を満たす整数であり、列を一般化して説明するためのもの）のデータ線１１２に供給されるデータ信号をＸ−ｊと表記する。
【００１６】
すべての画素回路２００には、ＯＬＥＤ素子の電源となる高位側電圧ＶＥＬが電源線１１４を介してそれぞれ供給される。また、すべての画素回路２００は、本実施形態において電圧基準の電位Ｇｎｄに共通接地されている。
なお、画素の最低階調である黒色を指定するデータ信号Ｘ−ｊの電圧はＧｎｄよりも高く、画素の最高階調である白色を指定するデータ信号Ｘ−ｊの電圧はＶＥＬよりも低く設定される。換言すれば、データ信号Ｘ−ｊの電圧範囲は、電源電圧の内に収まるように設定されている。
一方、本実施形態において、画素回路２００には、初期電圧ＶＩＮＩが給電線１１６を介してそれぞれ供給される。ここで、初期電圧ＶＩＮＩとは、本実施形態では、データ信号Ｘ−ｊがとりうる電圧範囲の最低値、すなわち、画素の最低階調を指定するデータ信号電圧に略一致する。
制御回路１２は、Ｙドライバ１４およびＸドライバ１６に、それぞれクロック信号（図示省略）などを供給して両ドライバを制御するとともに、Ｘドライバ１６に、階調を画素毎に規定する画像データを供給する。
【００１７】
本実施形態において、マトリクス状に配列する画素回路２００は、すべて共通の構成である。そこで、画素回路２００の構成を、ｉ行ｊ列に位置するもので代表して説明する。  図２に示されるように、画素回路２００は、ｎチャネル型の駆動トランジスタ２１０と、第１〜第４のスイッチング素子として機能するｎチャネル型のトランジスタ２１１、２１２、２１３、２１４と、容量素子として機能する容量２２０と、電気光学素子たるＯＬＥＤ素子２３０とを有する。
このうち、トランジスタ２１４の一端（ドレイン）は、電源線１１４に接続される一方、トランジスタ２１４の他端（ソース）は、駆動トランジスタ２１０のドレイン、および、トランジスタ２１１の一端（ドレイン）に、それぞれ接続されている。ここで、トランジスタ２１４のゲートは、ｉ行目の制御線１０８に接続されている。このため、トランジスタ２１４は、制御信号ＧＥＬ−ｉがＨレベルであればオンし、Ｌレベルであればオフすることになる。
【００１８】
駆動トランジスタ２１０のソースは、ＯＬＥＤ素子２３０の陽極に接続される一方、当該ＯＬＥＤ素子２３０の陰極は、電源の低位側電圧Ｇｎｄに接地されている。このため、ＯＬＥＤ素子２３０は、電源の高位側電圧ＶＥＬおよび低位側電圧Ｇｎｄの間の経路に、駆動トランジスタ２１０およびトランジスタ２１４とともに電気的に介挿された構成となっている。
駆動トランジスタ２１０のゲートは、容量２２０の一端およびトランジスタ２１１のソースにそれぞれ接続されている。なお、説明の便宜上、容量２２０の一端（駆動トランジスタ２１０のゲート）をノードＡとする。このノードＡには、図２において破線で示されるように、容量が寄生する。この容量はノードＡとＯＬＥＤ素子２３０の陰極の間に寄生する容量であり、駆動トランジスタのゲート容量、ＯＬＥＤ素子２３０の容量、ノードＡと陰極の間にある配線の寄生容量などに起因する容量を含んでいる。
【００１９】
トランジスタ２１１は、駆動トランジスタ２１０のドレインおよびゲート間に電気的に介挿されるとともに、トランジスタ２１１のゲートは、ｉ行目の制御線１０４に接続されている。このため、トランジスタ２１１は、制御信号ＧＳＥＴ−ｉがＨレベルとなったときにオンして、駆動トランジスタ２１０をダイオードとして機能させる。
一方、トランジスタ２１２の一端（ドレイン）は、給電線１１６に接続される一方、その他端（ソース）は、トランジスタ２１３の一端（ドレイン）および容量２２０の他端にそれぞれ接続されている。このトランジスタ２１２のゲートは、ｉ行目の制御線１０６に接続されている。このため、トランジスタ２１２は、制御信号ＧＩＮＩ−ｉがＨレベルとなったときにオンすることになる。
さらに、トランジスタ２１３の他端（ソース）は、ｊ列目のデータ線１１２に接続され、そのゲートは、ｉ行目の走査線１０２に接続されている。このため、トランジスタ２１３は、走査信号ＧＷＲＴ−ｉがＨレベルとなったときにオンして、ｊ列目のデータ線１１２に供給されるデータ信号Ｘ−ｊ（の電圧）を容量２２０の他端に印加することになる。
ここで、説明の便宜上、容量の他端（トランジスタ２１２のソース、トランジスタ２１３のドレイン）をノードＢとする。
【００２０】
なお、マトリクス型に配列する画素回路２００は、ガラス等の透明基板に、走査線１０２やデータ線１１２とともに形成されている。このため、駆動トランジスタ２１０や、トランジスタ２１１、２１２、２１３、２１４は、ポリシリコンプロセスによるＴＦＴ（薄膜トランジスタ）によって構成される。また、ＯＬＥＤ素子２３０は、基板上において、ＩＴＯ（酸化錫インジウム）などの透明電極膜を陽極（個別電極）とし、アルミニウムやリチウムなどの単体金属膜またはこれらの積層膜を陰極（共通電極）として、発光層を挟持した構成となっている。
【００２１】
次に、電気光学装置１０の動作について説明する。図３は、電気光学装置１０の動作を説明するためのタイミングチャートである。
まず、Ｙドライバ１４は、図３に示されるように、１垂直走査期間（１Ｆ）の開始時から、１行目、２行目、３行目、…、３６０行目の走査線１０２を、順番に１本ずつ１水平走査期間（１Ｈ）毎に選択して、選択した走査線１０２の走査信号のみをＨレベルとし、他の走査線への走査信号をＬレベルとする。
ここで、ｉ行目の走査線１０２が選択されて、走査信号ＧＷＲＴ−ｉがＨレベルとなる１水平走査期間（１Ｈ）に着目して、当該水平走査期間およびその前後の動作について、図３とともに、図４〜図８を参照して説明する。
【００２２】
図３に示されるように、走査信号ＧＷＲＴ−ｉがＨレベルに変化するタイミングよりも期間Ｔｉだけ先行したタイミングｔ１から、ｉ行ｊ列における画素回路２００の書込動作の事前準備が開始する。一方、走査信号ＧＷＲＴ−ｉがＨレベルから再びＬレベルに変化すると、書き込んだ電圧に基づく発光が開始する。
このため、ｉ行ｊ列の画素回路２００の動作については、大別すると、タイミングｔ１から走査信号ＧＷＲＴ−ｉがＨレベルに変化するまでの第１の期間（１）、走査信号ＧＷＲＴ−ｉがＨレベルとなる第２の期間、および、走査信号ＧＷＲＴ−ｉがＬレベルに変化した後の第３の期間、の３つにわけることができる。
これらの第１〜第３の期間については、その動作内容に着目して、それぞれ初期化期間（１）、書込期間（２）および発光期間（３）と称することにする。このうち、初期化期間（１）については、本実施形態では、さらに３つの期間（１ａ）、（１ｂ）および（１ｃ）とに分けることができる。
以下、これらの期間の動作について順を追って説明することにする。
【００２３】
まず、タイミングｔ１の前において、走査信号ＧＷＲＴ−ｉ、制御信号ＧＳＥＴ−ｉ、ＧＩＮＩ−ｉおよびＧＥＬ−ｉいずれもＬレベルである。そして、タイミングｔ１に至ると、初期化期間（１）のうち、最初の期間（１ａ）となり、Ｙドライバ１４は、制御信号ＧＳＥＴ−ｉ、ＧＩＮＩ−ｉおよびＧＥＬ−ｉをいずれもＨレベルとする。このため、画素回路２００では、図４に示されるように、Ｈレベルの制御信号ＧＳＥＴ−ｉによりトランジスタ２１１がオンするので、駆動トランジスタ２１０がダイオードとして機能する。また、Ｈレベルの制御信号ＧＥＬ−ｉによりトランジスタ２１４もオンする。
したがって、期間（１ａ）において、画素回路２００では、電流が電源線１１４→トランジスタ２１４→駆動トランジスタ２１０→ＯＬＥＤ素子２３０→接地Ｇｎｄという経路にて流れるので、ノードＡは、この電流に応じた電圧、詳細には、当該電流を流す駆動トランジスタ２１０のゲート電圧となる。
一方、制御信号ＧＩＮＩ−ｉは、初期化期間（１）の全域にわたってＨレベルとなって、トランジスタ２１２をオンさせる。このため、ノードＢは、初期化期間（１）にわたって初期電圧ＶＩＮＩに固定されるので、容量２２０からみてノードＢの反対側に位置するノードＡでは、その電圧状態が保持されることになる。したがって、期間（１ａ）においてノードＡは、ＯＬＥＤ素子２３０に流れた電流に応じた電圧に保持されることになる。
【００２４】
なお、この期間（１ａ）では、ＯＬＥＤ素子２３０に電流が流れるので、当該ＯＬＥＤ素子２３０が発光する。ただし、この期間（１ａ）は、表示の単位期間である１垂直走査期間（１Ｆ）と比較して、無視できる程度に短く設定されるので、期間（１ａ）での発光は、後述する発光期間（３）における発光、すなわち、ＯＬＥＤ素子２３０に目的とする電流が流れることによる発光に影響を与えることはない。
【００２５】
次に、初期化期間（１）の期間（１ｂ）開始タイミングに至ると、Ｙドライバ１４は、制御信号ＧＥＬ−ｉをＬレベルに復帰させる一方、制御信号ＧＳＥＴ−ｉ、ＧＩＮＩ−ｉをともにＨレベルに維持する。このため、画素回路２００では、図５に示されるように、トランジスタ２１４がオフするので、ＯＬＥＤ素子２３０の電流経路は遮断される。ただし、トランジスタ２１１のオンが継続するので、駆動トランジスタ２１０が引き続きダイオードとして機能する。このため、ノードＡは、駆動トランジスタ２１０のしきい値電圧Ｖｔｈｎに向かって自己補償的に徐々に移行する。
そして、期間（１ｂ）の終了タイミングでは、ノードＡは、しきい値電圧Ｖｔｈｎにほぼ一致することになる。
【００２６】
続いて、初期化期間（１）の期間（１ｃ）の開始タイミングにおいて、Ｙドライバ１４は、制御信号ＧＳＥＴ−ｉをＬレベルに復帰させる。このため、画素回路２００では、図６に示されるように、駆動トランジスタ２１０のダイオード接続が解除されるので、ノードＡの電圧がＶｔｈｎに確定することになる。
【００２７】
次に、書込期間（２）において、Ｙドライバ１４は、制御信号ＧＩＮＩ−ｉをＬレベルに復帰させる一方、走査信号ＧＷＲＴ−ｉをＨレベルとする。このため、図７に示されるように、トランジスタ２１２がオフし、トランジスタ２１３がオンする。
また、書込期間（２）において、Ｘドライバ１６は、ｉ行ｊ列の画素の階調に応じた電圧のデータ信号Ｘ−ｊをｊ列目のデータ線１１２に供給する。上述したように、画素の最低階調を指定するデータ信号Ｘ−ｊの電圧がＶＩＮＩであり、画素が明るく指定するにつれて、データ信号Ｘ−ｊの電圧が高くなるので、データ信号Ｘ−ｊの電圧は（ＶＩＮＩ＋ΔＶ）として表すことができる。
なお、ΔＶは、初期電圧ＶＩＮＩからの電圧変化（上昇）分であって、画素を最低階調の黒色に指定する場合にはゼロであり、明るい階調を指定するにつれて次第に高くなる。したがって、ノードＢは、初期化期間（１）から書込期間（２）にかけて、ΔＶだけ変動する。
【００２８】
一方、書込期間（２）において、画素回路２００では、トランジスタ２１１がオフであるので、ノードＡは、駆動トランジスタ２１０のゲート容量のみによって保持されることになる。このため、ノードＡは、ノードＢにおける電圧変化分ΔＶを容量２２０と駆動トランジスタ２１０のゲート容量との容量比で配分した分だけ、初期化期間（１）の電圧Ｖｔｈｎから上昇することになる。
詳細には、容量２２０のサイズをＣａとし、駆動トランジスタ２１０のゲート容量をＣｂとしたときに、ノードＡは、電圧Ｖｔｈｎから、｛ΔＶ・Ｃａ ／（Ｃａ＋Ｃｂ）｝だけ上昇するので、結果的に、ノードＡの電圧Ｖｇは、次式のように表すことができる。
Ｖｇ＝Ｖｔｈｎ＋ΔＶ・Ｃａ ／（Ｃａ＋Ｃｂ）……（ａ）
【００２９】
そして、発光期間（３）に至ると、Ｙドライバ１４は、走査信号ＧＷＲＴ−ｉをＬレベルとする一方、制御信号ＧＥＬ−ｉをＨレベルとする。
このため、画素回路２００では、図８に示されるように、トランジスタ２１３がオフするが、容量２２０における電圧保持状態は変化しないので、ノードＡは、電圧Ｖｇに維持される。一方、トランジスタ２１４がオンするので、ＯＬＥＤ素子２３０には、電圧Ｖｇに応じた電流ＩＥＬが、上記電流経路にて流れることになる。これにより、ＯＬＥＤ素子２３０は、当該電流ＩＥＬに応じた明るさで発光し続けることになる。
【００３０】
発光期間（３）において、ＯＬＥＤ素子２３０に流れる電流ＩＥＬは、駆動トランジスタ２１０のソース・ドレイン間の導通状態によって定まり、当該導通状態は、ノードＡの電圧で設定される。ここで、駆動トランジスタ２１０のソースからみたゲートの電圧は、ノードＡの電圧Ｖｇそのものであるので、電流ＩＥＬは、次のように示される。
ＩＥＬ＝（β／２）（Ｖｇ−Ｖｔｈｎ）２ ……（ｂ）
なお、この式においてβは、駆動トランジスタ２１０の利得係数である。
【００３１】
ここで、式（ｂ）に式（ａ）を代入して整理すると、
ＩＥＬ＝（β／２）｛ΔＶ・Ｃａ ／（Ｃａ＋Ｃｂ）｝２ ……（ｃ）
となる。この式（ｃ）に示されるように、ＯＬＥＤ素子２３０に流れる電流ＩＥＬは、駆動トランジスタ２１０のしきい値Ｖｔｈｎに依存することなく、初期電圧ＶＩＮＩからの変化分ΔＶのみによって定まることになる（容量Ｃａ、Ｃｂおよび利得係数βは、固定値である）。
【００３２】
発光期間（３）が予め指定された期間だけ継続すると、Ｙドライバ１４は、制御信号ＧＥＬ−ｉをＬレベルにする。これにより、トランジスタ２１４がオフするので、電流経路が遮断される結果、ＯＬＥＤ素子２３０は消灯することになる。
ここで、Ｙドライバ１４は、１行目から３６０行目までに対応する制御信号ＧＥＬ−１〜ＧＥＬ−３６０のＨレベル期間が同一となるように制御する。換言すれば、すべてのＯＬＥＤ素子２３０に対して、１垂直走査期間において発光期間（３）の占める割合が一定になるように制御する。このため、発光期間（３）が長くすると、画面全体が明るくなる一方、短くすると、画面全体が暗くすることができる。
なお、発光期間（３）の最長は、１垂直走査期間（１Ｆ）のうち、初期化期間（１）および書込期間（２）を除いた期間の全域である。このため、ｉ行目でいえば、制御信号ＧＥＬ−ｉは、走査信号ＧＷＲＴ−ｉがＨレベルからＬレベルに変化するタイミングから、１垂直走査期間（１Ｆ）経過して、再びｉ行目の走査線１０２が選択されるタイミングより期間Ｔｉだけ先行したタイミングｔ１までの期間でＨレベルをとることができる。
【００３３】
ここでは、ｉ行ｊ列の画素回路２００の動作について説明したが、ｉ行の他の画素についてもすべて初期化期間（１）、書込期間（２）および発光期間（３）の動作が同時並列的に実行される。
また、ｉ行目について着目して説明したが、１行目から３６０行目までについては、１水平走査期間（１Ｈ）毎に順番に走査線１０２が選択されて、当該選択期間において書込期間（２）の動作が実行される。そして、書込期間（２）の前には初期化期間（１）が、書込期間（２）の後には発光期間（３）が、それぞれ実行される。例えば、ｉ行目に続く（ｉ＋１）行目については、図３に示されるように、走査信号ＧＷＲＴ-（ｉ＋１）がＨレベルになるタイミングより期間Ｔｉだけ先行したタイミングｔ２から、初期化期間（１）となり、この後、走査信号ＧＷＲＴ−（ｉ＋１）がＨレベルになる期間で書込期間（２）となる。（ｉ＋１）行目の書込期間において、ｊ列目のデータ線１１２には、（ｉ＋１）行ｊ列の画素の階調に応じた電圧のデータ信号Ｘ−ｊが供給されて、その電圧変化分がノードＡに書き込まれ、この後、発光期間（３）となる。
したがって、初期化期間（１）が隣接する２行以上にわたって並行して実行される場合もあり得る。同様に、発光期間（３）も隣接する２行以上にわたって並行して実行される。
【００３４】
この第１実施形態によれば、初期化期間（１）のうち期間（１ａ）において、駆動トランジスタ２１０をダイオード接続し、ＯＬＥＤ素子２３０に電流を強制的に流すことによって、ノードＡを、当該電流に応じた電圧とさせる一方、ノードＢを初期電圧ＶＩＮＩに固定させる。このため、ノードＡは、なんらかの電圧に直ちに達して保持されることになる。この後、ダイオード接続を維持した状態で、トランジスタ２１４をオフさせることにより、期間（１ｂ）の終了タイミングまでに、ノードＡの電圧をＶｔｈｎにシフトさせる。そして、期間（１ｃ）において、ノードＡの電圧をＶｔｈｎに確定させる。この初期化期間（１）は、行が選択される書込期間（２）とは無関係な期間であって、時間的に手前の期間で実行されるので、１垂直走査期間（１Ｆ）において、十分に長い期間を確保することができる。
次に、書込期間（２）では、データ信号Ｘ−ｊをノードＢに印加して容量２２０の他端を電圧変化させ、この電圧変化による電荷の再分配によって、駆動トランジスタ２１０のゲートに、ＯＬＥＤ素子２３０に流すべき電流に応じた電圧を書き込んでいる。このため、初期化期間（１）の確保とあいまって、駆動トランジスタ２１０のゲートに、ＯＬＥＤ素子２３０に流すべき電流に応じた電圧を直接書き込む方式と比較して、電圧の書き込みに要する時間を短縮化することが可能となる。
さらに、発光期間（３）において、ＯＬＥＤ素子２３０に流れる電流は、駆動トランジスタ２１０のしきい値電圧Ｖｔｈｎに依存しない。このため、画素回路２００毎に、駆動トランジスタ２１０のしきい値電圧Ｖｔｈｎがバラついても、ＯＬＥＤ素子２３０に流す電流を均一に揃えることができる。
したがって、第１実施形態に係る電気光学装置によれば、高解像度化に伴って画素数が増加しても、データ信号の書き込み時間が短くて済むとともに、ＯＬＥＤ素子２３０に流れる電流の均一性を確保することが可能となる。
【００３５】
なお、第１実施形態に係る画素回路２００において、トランジスタ２１１は、オンすることにより駆動トランジスタ２１０をダイオード接続する機能を有するのに対し、トランジスタ２１４は、オフすることによって駆動トランジスタ２１０およびＯＬＥＤ素子２３０の電流経路を遮断する機能を有するものであり、両者の機能は全く異なる。このため、第１実施形態では、図２に示されるように、トランジスタ２１１については制御線１０４によって、トランジスタ２１４については制御線１０８によって、それぞれ独立にオンオフ制御する構成とした。
しかしながら、図９に示されるように、例えばトランジスタ２１４の導電型をｐチャネル型に変更することによって、両トランジスタ２１１、２１４のチャネル型を互いに異ならせるとともに、共通の制御線１０８によってオンオフ制御する構成としても良い。このような構成を採用すると、図２の構成と比較して、制御線１０４が不要となるので、制御線が１行当たり１本削減される結果、歩留まり向上や、ボトムエミッション型の場合に開口率を高めた明るい表示が可能となる。
また、トランジスタ２１１、２１２をともに同一のチャネル型にすると、トランジスタ２１１、２１２のしきい値電圧が同等となるため、異なるチャネル型で構成した場合と比して同一の制御信号ＧＩＮＩ−ｉにより動作を確実に制御することができる。例えば、同一の制御信号ＧＩＮＩ−ｉに対して、一方のトランジスタがオンして、他方のトランジスタがオフするなどの誤動作を防止することができる。また、同一のチャネル型とすることにより、トランジスタに不純物を注入する際のマージンを設ける必要がなく、トランジスタ２１１とトランジスタ２１２とをより近接して配置することが可能である。したがって、画素領域におけるトランジスタ占有領域を最小限とできると共に、トランジスタ２１１とトランジスタ２１２とのトランジスタ特性をばらつきなく製造することが可能である。  さらに、駆動トランジスタ２１０がトランジスタ２１１とトランジスタ２１２と同一のチャネル型であれば、同様の効果が得られる。また、同一のチャネル型のみにて構成することにより、画素回路に供給する信号に対する電源の電圧範囲を最低限とすることができるため、信頼性の高い電子回路を実現することができる。
【００３６】
＜第２実施形態＞
次に、本発明の第２実施形態に係る電気光学装置について説明する。この第２実施形態に係る電気光学装置は、第１実施形態における画素回路を図１０に示される画素回路２００に置換したものである。
図２に示される画素回路２００は、トランジスタ２１１、２１２のオンオフを、それぞれ別々の制御信号ＧＳＥＴ−ｉ、ＧＩＮＩ−ｉによって独立に制御する構成であったが、図１０に示される画素回路は、制御線１０６に供給される制御信号ＧＩＮＩ−ｉによって共通に制御する構成としたものである。
【００３７】
図１１は、第２実施形態に係る電気光学装置の動作を説明するためのタイミングチャートである。
この図に示されるように、第２実施形態では、制御信号ＧＩＮＩ−ｉにしたがってトランジスタ２１１、２１２のオンオフが共通に制御されるので、初期化期間（１）には、期間（１ｃ）が含まれない。ただし、図１０に示される画素回路２００では、期間（１ｂ）の終了時に、トランジスタ２１１、２１２が同時にオフするので、ノードＡの電圧は、初期化期間（１ｂ）の終了と同時に確定することになる。
なお、他の動作については、第１実施形態と同様であるので、その説明を省略する。この第２実施形態に係る電気光学装置によれば、図９に示される画素回路と同様に、制御線１０４が不要となり、制御線が１行当たり１本削減されるので、歩留まりや開口率を向上させることができる。
【００３８】
＜第３実施形態＞
次に、本発明の第３実施形態に係る電気光学装置について説明する。この第３実施形態に係る電気光学装置は、第１実施形態における画素回路を図１２に示される画素回路２００に置換したものである。
図１２に示される画素回路２００は、図１０に示した画素回路からトランジスタ２１４を取り除いた構成としたものである。したがって、図１２に示される画素回路２００において、制御線１０８は不要となる。
【００３９】
図１３は、第２実施形態に係る電気光学装置の動作を説明するためのタイミングチャートである。
この図に示されるように、第３実施形態では、ｉ行目でいえば、走査信号ＧＷＲＴ−ｉがＨレベルとなる書込期間（２）よりも手前において、期間Ｔｉだけ制御信号ＧＩＮＩ−ｉがＨレベルとなる初期化期間（１）が設けられている。
この初期化期間（１）では、トランジスタ２１１、２１２が同時にオンするので、電流が（ダイオード接続された）駆動トランジスタ２１０とＯＬＥＤ素子２３０とに流れることになる。そして、初期化期間（１）の終了タイミングにおいて、制御信号ＧＩＮＩ−ｉがＬレベルとなり、トランジスタ２１１、２１２が同時にオフするので、第１および第２実施形態のように、駆動トランジスタ２１０のダイオード接続を継続することによる自己補償的なノードＡの電圧シフトが発生しない。
【００４０】
このため、初期化期間（１）の終了時においてノードＡには、ＯＬＥＤ素子２３０に流れた電流に応じた電圧であって、駆動トランジスタ２１０のしきい値電圧Ｖｔｈｎを反映した電圧となり、第１および第２実施形態と比較して高くなる。そこで、第３実施形態では、ノードＡの電圧が高くなることに対応して、給電線１１６を介して供給される初期電圧ＶＩＮＩも高く設定される。
詳細には、初期電圧ＶＩＮＩは、初期化期間（１）から書込期間（２）にかけてノードＢが電圧変化する際の基準電圧であり、この電圧変化に応じた電圧が書込期間（２）においてノードＡに書き込まれる点は、第１、第２実施形態と同様である。ただし、第３実施形態では、初期化期間（１）におけるノードＡの電圧ポイントが高いので、第１、第２実施形態と同様に初期化電圧ＶＩＮＩを低く設定しまうと、書込期間（２）においてノードＡは、高い電圧ポイントから上昇するだけとなり、ノードＢに低い電圧を書き込んで、低階調（暗階調）に相当する電流をＯＬＥＤ素子２３０に流すことができなくなってしまう。そこで、第３実施形態では、初期電圧ＶＩＮＩを第１、第２実施形態よりも高く設定し、初期化期間（１）から書込期間（２）にかけてノードＢが電圧上昇するのみならず、下降する場合もありえる構成としているのである。
そして、この構成において、低階調（暗階調）に相当する電流をＯＬＥＤ素子２３０に流す場合には、初期化期間（１）から書込期間（２）にかけてノードＢが電圧下降（放電）し、その下降分に応じた電圧がノードＡに書き込まれるので、ノードＢの電圧を低くして、低階調（暗階調）に相当する電流をＯＬＥＤ素子２３０に流すことが可能となるのである。
なお、第３実施形態における初期電圧ＶＩＮＩは、画素の最低階調（黒色）と最高階調（白色）との間における中間階調（灰色）を指定するデータ信号の電圧に相当することになる。
【００４１】
この第３実施形態に係る電気光学装置によれば、図９や図１０に示される画素回路と比較して、制御線１０４も不要となるので、制御線が１行当たり１本（図２の画素回路と比較すると２本）削減されるとともに、画素回路１個当たりのトランジスタ数も１個削減されるので、歩留まりや開口率を、より高めることが可能となる。
ただし、第３実施形態では、トランジスタ２１４が存在しないので、発光期間（３）を調整することによる画面全体の輝度調整ができない。また、書込期間（２）においても、ノードＡの電圧に応じた電流がＯＬＥＤ素子２３０に流れる。
【００４２】
＜第４実施形態＞
次に、本発明の第４実施形態に係る電気光学装置について説明する。この第４実施形態に係る電気光学装置は、第１実施形態における画素回路を図１４に示される画素回路２００に置換したものである。
図１４に示される画素回路２００は、図１２に示した画素回路において、電源線１１４を１行毎にＸ方向に延設するとともに、その電圧を、時間的に変化させた構成としたものである。すなわち、第４実施形態における電源線１１４は、走査線１０２、制御線１０６とともに１組となって、１行分の画素回路２００に兼用されている。
このような電源線１１４は、例えばＹドライバ１４によって駆動される。また、第４実施形態において、給電線１１６に印加される初期電圧ＶＩＮＩは、第１、第２実施形態と同様に、画素の最低階調を指定するデータ信号と一致する電圧である。
【００４３】
図１５は、第４実施形態に係る電気光学装置の動作を説明するためのタイミングチャートである。
この図に示されるように、第４実施形態では、第３実施形態と同様に、ｉ行目でいえば、走査信号ＧＷＲＴ−ｉがＨレベルとなる書込期間（２）よりも手前の初期化期間（１）において、制御信号ＧＩＮＩ−ｉが期間ＴｉだけＨレベルとなる。
ただし、第４実施形態では、初期化期間において、Ｙドライバ１４は、ｉ行目の電源線１１４の電圧ＶＥＬ−ｉを初期電圧Ｖiniとする。この初期電圧Ｖiniは、駆動トランジスタ２１０のしきい値電圧ＶｔｈｎおよびＯＬＥＤ素子２３０のしきい値電圧との和よりも若干高い程度の電圧である。詳細には、トランジスタ２１１のオンによってダイオード接続された駆動トランジスタ２１０のドレインに、この初期電圧Ｖiniが印加された場合に、当該駆動トランジスタ２１０およびＯＬＥＤ素子２３０に電流がごくわずかに流れる程度の電圧である。
【００４４】
一方、第４実施形態においても、初期化期間（１）では、ノードＢは、トランジスタ２１２のオンにより初期電圧ＶＩＮＩに固定されるので、ノードＡには、当該電流に応じた電圧が保持されることになる。
ここで、初期化期間（１）においてＯＬＥＤ素子２３０に流れる電流は、第３実施形態とは異なり、ごくわずかであるので、ノードＡに保持される電圧を、ほぼ駆動トランジスタのしきい値Ｖｔｈｎとさせることができる。
【００４５】
次に、書込期間（２）に至ると、Ｙドライバ１４は、電圧ＶＥＬ−ｉをＧｎｄに落とすとともに、制御信号ＧＷＲＴ−ｉをＨレベルとする。これにより、トランジスタ２１３がオンするので、ノードＢは、ΔＶだけ電圧変化し、この変化分を容量比で配分した分だけ、ノードＡの電圧が上昇するので、第１実施形態等と同様にして、ノードＡにＯＬＥＤ素子２３０に電流を流すためゲート電圧を書き込むことができる。
続いて、発光期間（３）に至ると、Ｙドライバ１４は、電圧ＶＥＬ−ｉを電源電圧ＶＥＬにする一方、制御信号ＧＷＲＴ−ｉをＬレベルとする。これにより、第１実施形態等と同様に、ＯＬＥＤ素子２３０には、ノードＡの電圧に応じた電流が流れて、当該電流に応じた明るさで発光し続けることになる。
そして、発光期間（３）が終了すると、Ｙドライバ１４は、電圧ＶＥＬ−ｉをＧｎｄに落とす。これにより、ＯＬＥＤ素子２３０は消灯して、発光期間（３）が調整されることなる。
【００４６】
この第４実施形態に係る電気光学装置によれば、第３実施形態と同様に、図９や図１０に示される画素回路と比較して、制御線１０８が不要となるので、制御線が１行当たり１本（図２の画素回路と比較すると２本）削減されるとともに、画素回路１個当たりのトランジスタ数も１個削減されるので、歩留まりや開口率を、より高めることが可能となる。さらに、第４実施形態によれば、第３実施形態とは異なり、発光期間（３）を調整して、表示画面全体の明るさを変化させることができる。
なお、第４実施形態では、電源線１１４を走査線１０２の１行毎にＸ方向に延設するとしたが、隣接する複数行毎に１本延設して、複数行の画素回路２００にわたって兼用する構成としても良い。このような構成とすると、配線数が削減することができるので、特に、開口率の点で有利となる。
【００４７】
＜第５実施形態＞
次に、本発明の第５実施形態に係る電気光学装置について説明する。この第５実施形態に係る電気光学装置は、第１実施形態における画素回路を図１６に示される画素回路２００に置換したものである。
図１６に示されるように、第５実施形態における画素回路２００は、図１４に示した画素回路において、トランジスタ２１２の一端（ドレイン）の接続先を、給電線１１６から、行毎の電源線１１４へと変更したものである。
なお、この第５実施形態に係る電気光学装置の動作は、初期化期間（１）において、ノードＢが電源線１１４の初期電圧Ｖiniで固定される点以外、第４実施形態と同様であるので、その説明については省略する。
この第５実施形態によれば、給電線１１６が不要となるので、第４実施形態と比較して、歩留まりや開口率の点で有利となる。
【００４８】
本発明は、上述した第１〜第５実施形態に限られず、種々の変形が可能である。
例えば、各実施形態では、単色の画素について階調表示をする構成になっていたが、例えば図１７に示されるように、Ｒ（赤）、Ｇ（緑）、Ｂ（青）に対応させて画素回路２００Ｒ、２００Ｇ、２００Ｂを配列させるとともに、これらの３画素により１ドットを構成して、カラー表示を行うとしても良い。そして、カラー表示させる場合、ＯＬＥＤ素子２３０Ｒ、２３０Ｇ、２３０Ｂは、それぞれ赤、緑、青にて発光するように発光層が選択される。
このようにカラー表示させる構成において、ＯＬＥＤ素子２３０Ｒ、２３０Ｇ、２３０Ｂの発光効率が互いに異なる場合には、電源電圧ＶＥＬおよび初期電圧ＶＩＮＩを色毎に異ならせる必要もある。
ただし、図１７に示されるように、走査線１０２、制御線１０４、１０６および１０８については共用することができる。
なお、図１７は、第１実施形態（図２参照）を用いてカラー表示とする場合の構成例を示す図である。図９や、第２実施形態（図１０参照）、第３実施形態（図１２参照）、第４実施形態（図１４参照）、第５実施形態（図１６参照）を用いてカラー表示する構成として良いのはもちろんである。
【００４９】
また、上述した各実施形態においては、図３、図１１、図１３、図１５に示されるように初期化期間（１）と書込期間（２）とを時間的に連続させているが、両者期間を時間的に隔絶させても構わない。同様に、書込期間（２）と発光期間（２）とを両者期間を時間的に隔絶させても良い。
さらに、図２、図９、図１０、図１４および図１６の構成においては、発光期間（３）だけでなく、書込期間（２）においても、制御信号ＧＥＬ−ｉをＨレベル、または、電圧ＶＥＬ−ｉを電圧ＶＥＬとすることによって、ノードＡの電圧に応じた電流をＯＬＥＤ素子２３０に流す構成としても良い。
【００５０】
各実施形態では、駆動トランジスタ２１０をｎチャネル型としたが、ｐチャネル型としても良い。また、トランジスタ２１１、２１２、２１３、２１４のチャネル型についても同様である。ただし、図９に示される構成とする場合には、トランジスタ２１１、２１４のチャネル型については、上述したように一方をｐチャネル型、他方をｎチャネル型とする必要がある。また、図１０、図１２、図１４または図１６に示される構成とする場合には、トランジスタ２１１、２１２ついては、共通の制御線１０６によってオンまたはオフを同時制御するため、ｎまたはｐの一方のチャネル型に統一する必要がある。
また、これら各トランジスタを、ｐチャネル型およびｎチャネル型を相補型に組み合わせたトランスミッションゲートで構成して、電圧降下をほぼ無視できる程度に抑えても良い。
くわえて、トランジスタ２１４のソース側にＯＬＥＤ素子２３０を接続するのではなく、トランジスタ２１４のドレイン側にＯＬＥＤ素子２３０を接続しても良い。
【００５１】
また、ＯＬＥＤ素子２３０は、電流駆動型素子の一例であり、これに代えて、無機ＥＬ素子や、フィールド・エミッション（ＦＥ）素子、ＬＥＤなどの他の発光素子、さらには、電気泳動素子、エレクトロ・クロミック素子などを用いても良い。
【００５２】
次に、上述した実施形態に係る電気光学装置を電子機器に用いた例について説明する。
まず、上述した電気光学装置１０を、表示部に適用した携帯電話について説明する。図１８は、この携帯電話の構成を示す斜視図である。
この図において、携帯電話１１００は、複数の操作ボタン１１０２のほか、受話口１１０４、送話口１１０６とともに、表示部として、上述した電気光学装置１０を備えるものである。
【００５３】
次に、上述した電気光学装置１０を、ファインダに用いたデジタルスチルカメラについて説明する。
図１９は、このデジタルスチルカメラの背面を示す斜視図である。銀塩カメラは、被写体の光像によってフィルムを感光させるのに対し、デジタルスチルカメラ１２００は、被写体の光像をＣＣＤ（Charge Coupled Device）などの撮像素子により光電変換して撮像信号を生成・記憶するものである。ここで、デジタルスチルカメラ１２００におけるケース１２０２の背面には、上述した電気光学装置１０の表示面が設けられる。この電気光学装置１０は、撮像信号に基づいて表示を行うので、被写体を表示するファインダとして機能することになる。また、ケース１２０２の前面側（図１９においては裏面側）には、光学レンズやＣＣＤなどを含んだ受光ユニット１２０４が設けられている。
【００５４】
撮影者が電気光学装置１０によって表示された被写体像を確認して、シャッタボタン１２０６を押下すると、その時点におけるＣＣＤの撮像信号が、回路基板１２０８のメモリに転送・記憶される。また、このデジタルスチルカメラ１２００にあって、ケース１２０２の側面には、外部表示を行うためのビデオ信号出力端子１２１２と、データ通信用の入出力端子１２１４とが設けられている。
【００５５】
なお、電子機器としては、図１８の携帯電話や、図１９のデジタルスチルカメラの他にも、テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示部として、上述した電気光学装置が適用可能なのは言うまでもない。また、直接画像や文字などを表示する電子機器の表示部に限られず、被感光体に光を照射することにより間接的に画像もしくは文字を形成するために用いられる印刷機器の光源として適用してもよい。
【図面の簡単な説明】
【００５６】
【図１】本発明の第１実施形態に係る電気光学装置の構成を示すブロック図である。
【図２】同電気光学装置の画素回路を示す図である。
【図３】同電気光学装置の動作を示すタイミングチャートである。
【図４】同画素回路の動作説明図である。
【図５】同画素回路の動作説明図である。
【図６】同画素回路の動作説明図である。
【図７】同画素回路の動作説明図である。
【図８】同画素回路の動作説明図である。
【図９】同画素回路の別の構成を示す図である。
【図１０】本発明の第２実施形態に係る電気光学装置の画素回路を示す図である。
【図１１】同電気光学装置の動作を示すタイミングチャートである。
【図１２】本発明の第３実施形態に係る電気光学装置の画素回路を示す図である。
【図１３】同電気光学装置の動作を示すタイミングチャートである。
【図１４】本発明の第４実施形態に係る電気光学装置の画素回路を示す図である。
【図１５】同電気光学装置の動作を示すタイミングチャートである。
【図１６】本発明の第５実施形態に係る電気光学装置の画素回路を示す図である。
【図１７】実施形態に係る電気光学装置をカラー化した構成を示す図である。
【図１８】同電気光学装置を用いた携帯電話を示す図である。
【図１９】同電気光学装置を用いたデジタルスチルカメラを示す図である。
【符号の説明】
【００５７】
１０…電気光学装置、１２…制御回路、１４…Ｙドライバ、１６…Ｘドライバ、１０２
…走査線、１０４、１０６、１０８…制御線、１１２…データ線、１１４…電源線、１１６…給電線、２００…画素回路、２１０…駆動トランジスタ、２１１、２１２、２１３、２１４…トランジスタ（それぞれ第１、第２、第３、第４のスイッチング素子）、２２０…容量（容量素子）、２３０…ＯＬＥＤ素子（被駆動素子）、１１００…携帯電話機、１２００…デジタルスチルカメラ
【図１】
2008033347.tif 000003
【図２】
2008033347.tif 000004
【図３】
2008033347.tif 000005
【図４】
2008033347.tif 000006
【図５】
2008033347.tif 000007
【図６】
2008033347.tif 000008
【図７】
2008033347.tif 000009
【図８】
2008033347.tif 000010
【図９】
2008033347.tif 000011
【図１０】
2008033347.tif 000012
【図１１】
2008033347.tif 000013
【図１２】
2008033347.tif 000014
【図１３】
2008033347.tif 000015
【図１４】
2008033347.tif 000016
【図１５】
2008033347.tif 000017
【図１６】
2008033347.tif 000018
【図１７】
2008033347.tif 000019
【図１８】
2008033347.tif 000020
【図１９】
2008033347.tif 000021
【手続補正書】
【提出日】平成19年10月9日(2007.10.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電源線および接地線の間で被駆動素子に流れる電流をゲート電圧に応じて制御する駆動トランジスタと、
前記駆動トランジスタのゲートとドレインとの間をオンまたはオフする第１のスイッチング素子と、
一端が前記駆動トランジスタのゲートに接続された容量素子と
を備える電子回路の駆動方法であって、
前記容量素子の他端に第１初期電圧を印加するとともに、前記電源線および前記接地線の間の電圧を前記被駆動素子のしきい値電圧と前記駆動トランジスタのしきい値電圧との和よりも大きく、電源電圧よりも低い第２初期電圧として、前記第１のスイッチング素子をオンさせ、前記被駆動素子に電流を流し、この後、
前記電流を遮断するとともに、前記容量素子の他端に対する前記第１初期電圧の印加を解除し、前記第１のスイッチング素子をオフさせる第１のステップと、
前記容量素子の他端に対し、前記被駆動素子に流すべき電流に応じた電圧を印加する第２のステップと、
前記電源線および前記接地線の間の電圧を前記電源電圧として、保持されたゲート電圧にしたがった電流を、前記駆動トランジスタが前記被駆動素子に流す第３のステップと
を備えることを特徴とする電子回路の駆動方法。
【請求項２】
前記第１のステップにおいて、前記第１のスイッチング素子をオンさせるとともに前記被駆動素子に電流を流した後、前記電流の遮断とともに前記第１のスイッチング素子をオフさせて、
前記駆動トランジスタのしきい値電圧に応じた電圧を、前記容量素子の一端および前記駆動トランジスタのゲートに保持させる
請求項１に記載の電子回路の駆動方法。
【請求項３】
電源線および接地線の間で被駆動素子に流れる電流をゲート電圧に応じて制御する駆動トランジスタと、
前記駆動トランジスタのゲートとドレインとの間にて第１の期間においてオンし、前記第１の期間後の第２の期間の開始タイミングまでにオフする第１のスイッチング素子と、
一端が前記駆動トランジスタのゲートに接続された容量素子と、
前記第１の期間においてオンして、第１初期電圧を前記容量素子の他端に印加する一方、前記第２の期間、および、この第２の期間後の第３の期間においてオフする第２のスイッチング素子と、
前記被駆動素子に流すべき電流に応じた電圧が印加される信号線と前記容量素子の他端との間にて、前記第２の期間においてオンする第３のスイッチング素子と
を備え、
前記電源線および前記接地線の間の電圧は、
前記第１の期間において、前記被駆動素子のしきい値電圧と前記駆動トランジスタのしきい値電圧との和よりも大きく、電源電圧よりも低い第２初期電圧であり、
前記第２の期間において前記電源電圧である
ことを特徴とする電子回路。
【請求項４】
前記第１および第２のスイッチング素子は、同一導電型のトランジスタであって、それらのゲートが共通の制御線に接続される
請求項３に記載の電子回路。
【請求項５】
前記被駆動素子は電気光学素子である
請求項３または４に記載の電子回路。
【請求項６】
前記電気光学素子は有機発光ダイオード素子である
請求項５に記載の電子回路。
【請求項７】
順次選択される走査線と、電気光学素子に流すべき電流に応じた電圧が印加されるデータ線との交差に対応して画素回路を有する電気光学装置であって、
前記画素回路は、
前記走査線毎に設けられた電源線と接地線との間で前記電気光学素子に流れる電流をゲート電圧に応じて制御する駆動トランジスタと、
前記駆動トランジスタのゲートとドレインとの間にて第１の期間においてオンし、前記第１の期間後であって走査線が選択される第２の期間の開始タイミングまでにオフする第１のスイッチング素子と、
一端が前記駆動トランジスタのゲートに接続された容量素子と、
前記第１の期間においてオンして、第１初期電圧を前記容量素子の他端に印加する一方、前記第２の期間、および、この第２の期間後の第３の期間においてオフする第２のスイッチング素子と、
前記データ線と前記容量素子の他端との間にて、前記第２の期間においてオンする第３のスイッチング素子と
を備え、
前記電源線および前記接地線の間の電圧は、
前記第１の期間において、前記被駆動素子のしきい値電圧と前記駆動トランジスタのしきい値電圧との和よりも大きく、電源電圧よりも低い第２初期電圧であり、
前記第２の期間において前記電源電圧である
ことを特徴とする電気光学装置。
【請求項８】
順次選択される走査線と、電気光学素子に流すべき電流に応じた電圧が印加されるデータ線と、前記走査線と前記データ線との交差に応じて設けられ、前記電気光学素子を各々有する画素回路とを備えた電気光学装置であって、
前記画素回路は、
前記走査線毎に設けられた電源線と接地線との間で前記電気光学素子に流れる電流をゲート電圧に応じて制御する駆動トランジスタと、
前記駆動トランジスタのゲートとドレインとの間にて第１の期間においてオンし、前記第１の期間後であって走査線が選択される第２の期間の開始タイミングまでにオフする第１のスイッチング素子と、
一端が前記駆動トランジスタのゲートに接続された容量素子と、
前記第１の期間においてオンして、第１初期電圧を前記容量素子の他端に印加する一方、前記第２の期間、および、この第２の期間後の第３の期間においてオフする第２のスイッチング素子と、
前記データ線と前記容量素子の他端との間にて、前記第２の期間においてオンする第３のスイッチング素子と、
前記電源線と前記駆動トランジスタとの間に設けられ、少なくとも前記第３の期間にオンする第４のスイッチング素子と
を有することを特徴とする電気光学装置。
【請求項９】
請求項７又は８に記載の電気光学装置を有する電子機器。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
上記目的を達成するために本発明に係る電子回路の駆動方法は、電源線および接地線の間で被駆動素子に流れる電流をゲート電圧に応じて制御する駆動トランジスタと、前記駆動トランジスタのゲートとドレインとの間をオンまたはオフする第１のスイッチング素子と、一端が前記駆動トランジスタのゲートに接続された容量素子とを備える電子回路の駆動方法であって、前記容量素子の他端に第１初期電圧を印加するとともに、前記電源線および前記接地線の間の電圧を前記被駆動素子のしきい値電圧と前記駆動トランジスタのしきい値電圧との和よりも大きく、電源電圧よりも低い第２初期電圧として、前記第１のスイッチング素子をオンさせ、前記被駆動素子に電流を流し、この後、前記電流を遮断するとともに、前記容量素子の他端に対する前記第１初期電圧の印加を解除し、前記第１のスイッチング素子をオフさせる第１のステップと、前記容量素子の他端に対し、前記被駆動素子に流すべき電流に応じた電圧を印加する第２のステップと、前記電源線および前記接地線の間の電圧を前記電源電圧として、保持されたゲート電圧にしたがった電流を、前記駆動トランジスタが前記被駆動素子に流す第３のステップとを備えることを特徴とする。この方法によれば、第１のステップにおける第１のスイッチング素子のオンオフによって、容量素子の一端および駆動トランジスタのゲート（ノードＡ）には、当該駆動トランジスタのしきい値に応じた電圧が保持される。次に、第２のステップにおいて、容量素子の他端は、被駆動素子に流すべき電流に応じた電圧の印加によって第１初期電圧から変化し、この電圧変化に応じた分だけ、ノードＡの電圧も変化して保持される。第３のステップにおいては、変化後におけるノードＡの電圧に応じた電流が被駆動素子に流れるが、このとき流れる電流は、駆動トランジスタのしきい値特性がキャンセルされている。また、第１のステップにおける容量素子の保持は、被駆動素子に電流を強制的に流すことによって行われるので、時間を要しない。さらに、第２のステップでは、被駆動素子に流すべき電流に応じた電圧を容量素子の他端に印加するのであって、駆動トランジスタのゲートに直接印加しないので、当該電圧の書き込みに要する時間を短縮化することができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
この駆動方法では、前記第１のステップにおいて、前記第１のスイッチング素子をオンさせるとともに前記被駆動素子に電流を流した後、前記電流の遮断とともに前記第１のスイッチング素子をオフさせて、前記駆動トランジスタのしきい値電圧に応じた電圧を、前記容量素子の一端および前記駆動トランジスタのゲートに保持させても良い。この方法において、第１のスイッチング素子をオンさせたときに、被駆動素子に比較的小さい電流を流すことにより、ノードＡに、駆動トランジスタのしきい値電圧に応じた電圧を保持させることができる。第１のステップは、被駆動素子に流すべき電流に応じた電圧を容量素子の他端に印加する第２のステップの前に、第２のステップとは独立して、第２のステップ以上の時間で実行することが可能である。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
上記目的を達成するために本発明に係る電子回路は、電源線および接地線の間で被駆動素子に流れる電流をゲート電圧に応じて制御する駆動トランジスタと、前記駆動トランジスタのゲートとドレインとの間にて第１の期間においてオンし、前記第１の期間後の第２の期間の開始タイミングまでにオフする第１のスイッチング素子と、一端が前記駆動トランジスタのゲートに接続された容量素子と、前記第１の期間においてオンして、第１初期電圧を前記容量素子の他端に印加する一方、前記第２の期間、および、この第２の期間後の第３の期間においてオフする第２のスイッチング素子と、前記被駆動素子に流すべき電流に応じた電圧が印加される信号線と前記容量素子の他端との間にて、前記第２の期間においてオンする第３のスイッチング素子とを備え、前記電源線および前記接地線の間の電圧は、前記第１の期間において、前記被駆動素子のしきい値電圧と前記駆動トランジスタのしきい値電圧との和よりも大きく、電源電圧よりも低い第２初期電圧であり、前記第２の期間において前記電源電圧であることを特徴とする。この電子回路によれば、駆動トランジスタのしきい値特性に依存させないで被駆動素子に電流を流すことができるとともに、当該電流に応じた電圧の書き込みに要する時間を短縮化することができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
この電子回路において、前記第１および第２のスイッチング素子は、同一導電型のトランジスタであって、それらのゲートが共通の制御線に接続される構成が好ましい。電子回路への配線数を削減することができる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
なお、上記電子回路において、前記被駆動素子は電気光学素子であることが好ましく、特に、有機発光ダイオード素子であることが望ましい。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
上記目的を達成するために本発明に係る電気光学装置は、順次選択される走査線と、電気光学素子に流すべき電流に応じた電圧が印加されるデータ線との交差に対応して画素回路を有する電気光学装置であって、前記画素回路は、前記走査線毎に設けられた電源線と接地線との間で前記電気光学素子に流れる電流をゲート電圧に応じて制御する駆動トランジスタと、前記駆動トランジスタのゲートとドレインとの間にて第１の期間においてオンし、前記第１の期間後であって走査線が選択される第２の期間の開始タイミングまでにオフする第１のスイッチング素子と、一端が前記駆動トランジスタのゲートに接続された容量素子と、前記第１の期間においてオンして、第１初期電圧を前記容量素子の他端に印加する一方、前記第２の期間、および、この第２の期間後の第３の期間においてオフする第２のスイッチング素子と、前記データ線と前記容量素子の他端との間にて、前記第２の期間においてオンする第３のスイッチング素子とを備え、前記電源線および前記接地線の間の電圧は、前記第１の期間において、前記被駆動素子のしきい値電圧と前記駆動トランジスタのしきい値電圧との和よりも大きく、電源電圧よりも低い第２初期電圧であり、前記第２の期間において前記電源電圧であることを特徴とする。この電気光学装置によれば、駆動トランジスタのしきい値特性に依存しない電流を電気光学素子に流すことができるとともに、当該電流に応じた電圧の書き込みに要する時間を短縮化することができる。
上記目的を達成するために本発明に係る電気光学装置は、順次選択される走査線と、電気光学素子に流すべき電流に応じた電圧が印加されるデータ線と、前記走査線と前記データ線との交差に応じて設けられ、前記電気光学素子が各々有する画素回路とを備えた電気光学装置であって、前記画素回路は、前記走査線毎に設けられた電源線と接地線との間で前記電気光学素子に流れる電流をゲート電圧に応じて制御する駆動トランジスタと、
前記駆動トランジスタのゲートとドレインとの間にて第１の期間においてオンし、前記第１の期間後であって走査線が選択される第２の期間の開始タイミングまでにオフする第１のスイッチング素子と、一端が前記駆動トランジスタのゲートに接続された容量素子と、前記第１の期間においてオンして、第１初期電圧を前記容量素子の他端に印加する一方、前記第２の期間、および、この第２の期間後の第３の期間においてオフする第２のスイッチング素子と、前記データ線と前記容量素子の他端との間にて、前記第２の期間においてオンする第３のスイッチング素子と、前記電源線と前記駆動トランジスタとの間に設けられ、少なくとも前記第３の期間にオンする第４のスイッチング素子とを有することを特徴とする。
また、本発明に係る電子機器としては、この電気光学装置を有することが望ましい。