(57)【要約】【課題】光ディスク装置のアナログフロントエンド処理において、インタフェース回路で発生するノイズを低減し、高精度安定した安定した信号処理を行う。【解決手段】クロック信号ＣＫＮＲＭが’Ｌｏ’、クロック信号ＣＫ１が’Ｈｉ’となってスイッチ２０，２２がＯＮすると、静電容量素子１７にリファレンス電圧ＶＲＥＦ２が充電される。その後、クロック信号ＣＫ１，ＣＫ２が’Ｌｏ’、’Ｈｉ’となるとスイッチ１９，２１がＯＮし、静電容量素子１７のリファレンス電圧ＶＲＥＦ２と出力信号ＬＳＡとが平衡状態となる。続いて、クロック信号ＣＫ２が’Ｌｏ’となりスイッチ１９，２１がＯＦＦし、ノードａには平衡状態となった電圧が保持され、クロック信号ＣＫＮＲＭが’Ｈｉ’となってスイッチ１３がＯＮし、読み出し信号が入力されると、静電容量素子１５，１６で分圧された減衰信号がノードａに保持された電圧を基点にスイングする。【選択図】  図２
2008204563.tif 000002
【特許請求の範囲】
【請求項１】
ピックアップから読み出された光信号を電気信号に変換するピックアップ部と、
前記ピックアップ部から出力されるアナログ信号のアナログ処理を行うアナログフロントエンド部とを有した光ディスク装置であって、
前記アナログフロントエンド部は、
前記ピックアップ部からの信号が入力されるインタフェース部を有し、
前記インタフェース部は、
前記ピックアップ部から出力される電気信号をレベルシフトするレベルシフト部と、
前記レベルシフト部から出力された信号をバッファリングするバッファとを備え、
前記レベルシフト部は、
前記ピックアップ部から出力される電気信号を静電容量素子によって容量分圧することを特徴とする光ディスク装置。
【請求項２】
請求項１記載の光ディスク装置において、
前記レベルシフト部を構成する静電容量素子は、配線層間などに形成される層間容量よりなることを光ディスク装置。
【請求項３】
請求項１または２記載の光ディスク装置において、
前記インタフェース部から出力される出力信号のＤＣオフセットをキャンセルするＤＣオフセットキャンセル部を備えたことを特徴とする光ディスク装置。
【請求項４】
請求項３記載の光ディスク装置において、
前記ＤＣオフセットキャンセル部は、
前記ピックアップ部が光信号を電気信号に変換する際に用いる第１のリファレンス電圧と前記アナログフロントエンド部における基準電圧レベルとなる第２のリファレンス電圧とを生成する基準電圧生成部と、
補正電圧を充電する補正用静電容量素子と、
オフセットキャンセル期間において、前記補正用静電容量素子に前記第２のリファレンス電圧を供給する第１のスイッチング部と、
オフセットキャンセル期間において、前記バッファの入力部が前記第２のリファレンス電圧と略同程度の電圧レベルとなるように前記補正用静電容量素子に充電された補正電圧を供給する電圧補正部と、
オフセットキャンセル期間は、前記レベルシフト部の入力部に前記第１のリファレンス電圧を供給し、オフセットキャンセル期間以外は、前記レベルシフト部の入力部に前記ピックアップ部が変換した電気信号を出力する第２のスイッチング部とよりなることを特徴とする光ディスク装置。
【請求項５】
請求項４記載の光ディスク装置において、
前記基準電圧生成部、前記第１のスイッチング部、および前記電圧補正部は、前記インタフェース部に設けられ、
前記第２のスイッチング部は、前記ピックアップ部に設けられたことを特徴とする光ディスク装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ディスク装置の信頼性の向上化技術に関し、特に、光信号から電気信号に変換された出力信号の安定処理に有効な技術に関する。
【背景技術】
【０００２】
ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）ドライブなどに例示される光ディスク装置に用いられる半導体集積回路装置として、ピックアップから読み出された光信号を電気信号に変換するＯＥＩＣ（Ｏｐｔｏ−Ｅｌｅｃｔｒｏｎｉｃ  ＩＣ）や、ＯＥＩＣの後段に設けられ、アナログフロントエンド処理用のアナログ部とＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）などのデジタル部とが混載されたデジタル／アナログ混載型の半導体集積回路装置などが知られている。
【０００３】
アナログフロントエンド処理用の半導体集積回路装置は、ＯＥＩＣよりも電源電圧振幅が小さいために、該半導体集積回路装置には、インタフェース回路が設けられている。そして、このインタフェース回路においてＯＥＩＣから出力された信号を、抵抗分圧などによって最適な電圧レベルとなるように減衰させている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところが、上記のような半導体集積回路装置のインタフェース回路における電圧レベルの適合技術では、次のような問題点があることが本発明者により見い出された。
【０００５】
すなわち、抵抗分圧により電圧を減衰させるので、ボルツマン定数で表される熱雑音が発生してしまい、ナログフロントエンドの信号認識率が低下し、誤動作などが発生してしまう恐れがある。
【０００６】
また、インタフェース回路では、アナログフロントエンドのＤＣ信号基準レベルを設定するリファレンス電圧が生成される。このリファレンス電圧は、ＯＥＩＣから出力された基準電圧を抵抗分圧し、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタをドレイン接地したソースフォロア動作のバッファを介して出力される。
【０００７】
この場合、製造ばらつきや温度変化などによって、ＭＯＳトランジスタのしきい値電圧のばらつきが発生してしまうという問題があり、それによって、アナログフロントエンドの信号が安定化せず、信号の誤認識などが発生してしまう恐れがある。
【０００８】
本発明の目的は、光ディスク装置のアナログフロントエンド処理において、インタフェース回路で発生するノイズを低減し、高精度安定した安定した信号処理を行うことのできる技術を提供することにある。
【０００９】
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１１】
本発明は、ピックアップから読み出された光信号を電気信号に変換するピックアップ部と、該ピックアップ部から出力されるアナログ信号のアナログ処理を行うアナログフロントエンド部とを有した光ディスク装置であって、該アナログフロントエンド部は、ピックアップ部からの信号が入力されるインタフェース部を有し、該インタフェース部は、ピックアップ部から出力される電気信号をレベルシフトするレベルシフト部と、該レベルシフト部から出力された信号をバッファリングするバッファとを備え、レベルシフト部は、ピックアップ部から出力される電気信号を静電容量素子によって容量分圧するものである。
【００１２】
また、本願のその他の発明の概要を簡単に示す。
【００１３】
本発明は、前記レベルシフト部を構成する静電容量素子が、配線層間などに形成される層間容量よりなるものである。
【００１４】
また、本発明は、前記インタフェース部から出力される出力信号のＤＣオフセットをキャンセルするＤＣオフセットキャンセル部を備えたものである。
【００１５】
さらに、本発明は、前記ＤＣオフセットキャンセル部が、ピックアップ部が光信号を電気信号に変換する際に用いる第１のリファレンス電圧とアナログフロントエンド部における基準電圧レベルとなる第２のリファレンス電圧とを生成する基準電圧生成部と、補正電圧を充電する補正用静電容量素子と、オフセットキャンセル期間において、補正用静電容量素子に第２のリファレンス電圧を供給する第１のスイッチング部と、オフセットキャンセル期間において、バッファの入力部が第２のリファレンス電圧と略同程度の電圧レベルとなるように補正用静電容量素子に充電された補正電圧を供給する電圧補正部と、オフセットキャンセル期間は、レベルシフト部の入力部に第１のリファレンス電圧を供給し、オフセットキャンセル期間以外は、レベルシフト部の入力部にピックアップ部が変換した電気信号を出力する第２のスイッチング部とよりなるものである。
【００１６】
さらに、本発明は、前記基準電圧生成部、前記第１のスイッチング部、および前記電圧補正部がインタフェース部に設けられ、前記第２のスイッチング部がピックアップ部に設けられた構成よりなるものである。
【発明の効果】
【００１７】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１８】
（１）インタフェース部における電気信号のレベルシフト時の熱雑音を防止することができる。
【００１９】
（２）また、インタフェース部から出力される電気信号のＤＣオフセットをキャンセルすることができる。
【００２０】
（３）上記（１）、（２）により、高精度で安定した信号処理を行うことができ、信頼性の高い光ディスク装置を実現することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２２】
図１は、本発明の一実施の形態による光ディスク装置に用いられるピックアップ部、およびアナログフロントエンド／デジタル処理部の構成を示す説明図、図２は、図１のピックアップ部、ならびにアナログフロントエンド／デジタル処理部のインタフェースの構成例を示す回路図、図３は、ピックアップ部、およびインタフェースにおけるＤＣオフセットキャンセル時の各部信号のタイミングチャートである。
【００２３】
本実施の形態において、ＤＶＤドライブなどに例示される光ディスク装置は、図１に示すように、ピックアップ部１、およびアナログフロントエンド／デジタル処理部２が備えられている。
【００２４】
ピックアップ部１は、回転駆動されるＤＶＤディスクなどの光ディスクにレーザ光を照射し、その反射光をフォトダイオードからなる受光部で受光して光学変換して該光ディスクに記憶されている情報を読み出す。ピックアップ部１は、たとえば、約５Ｖ程度の電源電圧ＶＣＣで動作する半導体集積回路装置である。
【００２５】
アナログフロントエンド／デジタル処理部２は、アナログ部からなるアナログフロントエンド部３とデジタル処理部となるＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）４とからなり、たとえば、３．３Ｖ程度の電源電圧ＶＤＤで動作する半導体集積回路装置から構成されている。
【００２６】
アナログフロントエンド部３は、光ディスクから読み取った信号から再生信号、およびサーボ信号などのドライブ制御に必要な各種信号を生成する。アナログフロントエンド部３は、インタフェース部であるインタフェース５、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）系回路６、Ｗｏｂｂｌｅ／各種検出回路７、ならびにサーボ系回路８、ＡＰＣ（Ａｕｔｏ  Ｌａｓｅｒ  Ｐｏｗｅｒ  Ｃｏｎｔｒｏｌ）回路９から構成されている。
【００２７】
インタフェース５は、ピックアップ部１とのインタフェースであり、該ピックアップ部１から読み出された信号が入力される。インタフェース５には、ＲＦ系回路６、Ｗｏｂｂｌｅ／各種検出回路７、およびサーボ系回路８がそれぞれ接続されている。
【００２８】
また、ＲＦ系回路６、Ｗｏｂｂｌｅ／各種検出回路７、ならびにサーボ系回路８には、後段に設けられたデジタル信号処理を行うＤＳＰ４が接続されている。
【００２９】
ＲＦ系回路６は、ＲＦ帯域の信号から再生信号を生成し、ＤＳＰ４に該再生信号を出力する。Ｗｏｂｂｌｅ／各種検出回路７は、Ｗｏｂｂｌｅ、およびディスクの傷や欠陥、記録部／未記録部などを検出し、その検出結果をＤＳＰ４に出力する。
【００３０】
サーボ系回路８は、ピックアップＰやレンズの位置を制御するための各種演算を行い、その演算結果をＤＳＰ４に出力する。ＡＰＣ回路９は、 再生／記録のレーザパワーを検出し、ピックアップ部１にフィードバックする。
【００３１】
ＤＳＰ４は、光学ピックアップから読み出されて増幅された読み出し信号を２値（デジタル）化し、その２値化したデータに基づいてＰＬＬクロックを出力するなどのデジタル信号処理を行う。
【００３２】
図２は、ピックアップ部１、ならびにアナログフロントエンド／デジタル処理部２のインタフェース５の構成例を示す回路図である。
【００３３】
ピックアップ部１は、フォトダイオード１０、オペアンプ１１、抵抗１２、および第２のスイッチング部となるスイッチ１３，１４から構成されている。また、インタフェース５は、静電容量素子１５〜１７、インバータ１８、スイッチ１９〜２２、トランジスタ２３、定電流源２４、基準電圧生成部２５、およびクロック生成部２６から構成されている。
【００３４】
また、第２のスイッチングとなるスイッチ１３，１４、補正用静電容量素子となる静電容量素子１７、第１のスイッチング部となるスイッチ２０，２２、電圧補正部を構成するスイッチ１９，２１とインバータ１８、基準電圧生成部２５、ならびにクロック生成部２６によってＤＣオフセットキャンセル部が構成されている。このＤＣオフセットキャンセル部は、インタフェース５から出力される信号のＤＣオフセットをキャンセルする。
【００３５】
フォトダイオード１０は、回転駆動されるＤＶＤディスクなどの光ディスクにレーザ光を照射した際の反射光を受光した光信号を電流に変換する。フォトダイオード１０のカソードには、オペアンプ１１の正（＋）側入力端子に接続されている。
【００３６】
オペアンプ１１の負（−）側入力端子には、第１のリファレンス電圧であるリファレンス電圧ＶＲＥＦ１が入力されるように接続されており、該オペアンプ１１の出力端子には、スイッチ１３の一方の接続部が接続されている。また、オペアンプ１１の負（−）側入力端子と出力端子との間には、抵抗１２が接続されている。
【００３７】
スイッチ１４の一方の接続部には、リファレンス電圧ＶＲＥＦ１が入力されるように接続されており、該スイッチ１４の他方の接続部には、スイッチ１３の他方の接続部が接続されており、この接続部が、ピックアップ部１の信号出力部となる。
【００３８】
ピックアップ部１の信号出力部には、アナログフロントエンド／デジタル処理部２の信号入力部が接続されている。この信号入力部を介して、静電容量素子１５の一方の接続部が接続されており、該静電容量素子１５の他方の接続部には、静電容量素子１６の一方の接続部が接続されている。この静電容量素子１６の他方の接続部には基準電位ＶＳＳが接続されている。
【００３９】
静電容量素子１５と静電容量素子１６との接続部には、スイッチ１９の一方の接続部、ならびにトランジスタ２３のゲートがそれぞれ接続されている。
【００４０】
これにより、ピックアップ部１から出力された信号は、レベルシフト部として機能する静電容量素子１５，１６によって容量分圧されてスイッチ１９の一方の接続部、ならびにトランジスタ２３のゲートがそれぞれ出力される。また、静電容量素子１５，１６は、静電容量素子を形成するのではなく、たとえば、配線層間などに形成される層間容量を用いるようにしてもよい。
【００４１】
スイッチ１９の他方の接続部には、インバータ１８の出力部、およびスイッチ２０の一方の接続部がそれぞれ接続されており、インバータ１８の入力部とスイッチ２０の他方の接続部には、静電容量素子１７の一方の接続部が接続されており、該静電容量素子１７の他方の接続部には、スイッチ２０，２２の一方の接続部がそれぞれ接続されている。
【００４２】
スイッチ２２の他方の接続部には、第２のリファレンス電圧であるリファレンス電圧ＶＲＥＦ２が供給されるように接続されている。トランジスタ２３の一方の接続部には、電源電圧ＶＤＤが接続されており、該トランジスタ２３の他方の接続部には定電流源２４が接続されている。
【００４３】
また、トランジスタ２３の他方の接続部には、スイッチ２１の他方の接続部が接続されており、このスイッチ２１の他方の接続部がインタフェース５の信号出力部となる。インタフェース５の信号出力部からは、出力信号ＬＳＡが出力される。
【００４４】
基準電圧生成部２５は、リファレンス電圧ＶＲＥＦ１，ＶＲＥＦ２を生成する。リファレンス電圧ＶＲＥＦ１は、リファレンス電圧ＶＲＥＦ２よりも電圧レベルが高く、ピックアップ部１における光信号を電圧信号に変換する際に用いられる基準電圧となる。リファレンス電圧ＶＲＥＦ２は、アナログフロントエンド処理における基準ＤＣ電圧レベルとなる。
【００４５】
クロック生成部２６は、クロック信号ＣＫ１，ＣＫ２，ＣＫＮＲＭ，／ＣＫＮＲＭをそれぞれ生成する。また、スイッチ１３，１４，１９〜２２は、たとえば、ＭＯＳトランジスタなどから構成されており、制御端子（ゲート）に入力されたクロック生成部２６のクロック信号によってＯＮ／ＯＦＦを行う。
【００４６】
クロック信号ＣＫ１は、スイッチ２０，２２の制御端子に入力されるように接続されており、該クロック信号ＣＫ１により、スイッチ２０，２２がＯＮ／ＯＦＦ制御される。クロック信号ＣＫ２は、電圧補正部を構成するスイッチ１９，２１の制御端子に入力されるように接続されており、該クロック信号ＣＫ２により、スイッチ１９，２１がＯＮ／ＯＦＦ制御される。
【００４７】
クロック信号ＣＫＮＲＭは、スイッチ１３の制御端子に、クロック信号ＣＫＮＲＭの反転信号である。クロック信号／ＣＫＮＲＭは、スイッチ１４の制御端子にそれぞれ入力されるように接続されており、これらクロック信号ＣＫＮＲＭ，／ＣＫＮＲＭにより、スイッチ１３，１４がそれぞれＯＮ／ＯＦＦ制御される。
【００４８】
次に、本実施の形態におけるインタフェース５の動作について説明する。
【００４９】
図３は、ピックアップ部１、およびインタフェース５におけるＤＣオフセットキャンセル時の各部信号のタイミングチャートである。
【００５０】
まず、通常の光ディスクからの情報の読み出し処理（または情報の書き込み処理）の期間（図３の期間Ｃ）では、クロック信号ＣＫＮＲＭは’Ｈｉ’レベルとなっており、クロック信号／ＣＫＮＲＭ、ＣＫ１，ＣＫ２は’Ｌｏ’レベルとなっている。
【００５１】
これにより、スイッチ１３のみがＯＮ（導通）となり、その他のスイッチ１４，１９〜２２はＯＦＦ（非導通）となっている。よって、ピックアップ部１によって光信号から電圧信号に変換された読み出し信号は、静電容量素子１５，１６によって容量分圧され、任意の電圧レベルまでレベルシフトされる。
【００５２】
そして、容量分圧された信号は、後段に接続されたバッファとして機能するトランジスタ２３を介してインタフェース５の出力信号ＬＳＡとして出力される。
【００５３】
続いて、クロック信号ＣＫＮＲＭが’Ｌｏ’レベル（クロック信号ＣＫＮＲＭは’Ｈｉ’レベル）となり、クロック信号ＣＫ１が’Ｈｉ’レベルとなり、ＤＣオフセット調整が開始される期間Ａとなる。
【００５４】
この期間Ａでは、クロック信号ＣＫ１が’Ｈｉ’レベルとなるので、スイッチ２０，２２がＯＮとなり、静電容量素子１７には、インバータ１８の論理スレッショルド電圧とリファレンス電圧ＶＲＥＦ２との差分が充電される。
【００５５】
その後、クロック信号ＣＫ１が’Ｌｏ’レベルとなり期間Ａが終了すると、続いて、クロック信号ＣＫ２が’Ｈｉ’レベルとなる期間Ｂとなる。この期間Ｂでは、スイッチ１９，２１がそれぞれＯＮとなることにより、静電容量素子１７に充電されたリファレンス電圧ＶＲＥＦ２と出力信号ＬＳＡとが平衡状態となる。
【００５６】
その後、クロック信号ＣＫ２が’Ｌｏ’レベルとなり、期間Ｂが終了すると、クロック信号ＣＫ２が’Ｌｏ’レベルとなってスイッチ１９，２１がＯＦＦとなることにより、ノードａ（静電容量素子１５，１６の接続部）には、期間Ｂで平衡状態となったときの電圧が保持される。
【００５７】
続いて、クロック信号ＣＫＮＲＭが’Ｈｉ’レベル（クロック信号／ＣＫＮＲＭは’Ｌｏ’レベル）となる期間Ｃとなる。スイッチ１３のみがＯＮとなり、読み出し信号が入力されると、静電容量素子１５，１６で分圧された減衰信号が、期間Ｂで保持された電圧を基点にスイングする。出力信号ＬＳＡは、リファレンス電圧ＶＲＥＦ２を基準レベルとした信号出力となる。
【００５８】
これら期間Ａ，ＢによるＤＣオフセットのキャンセル処理は、静電容量素子１７の放電が生じるために任意の期間毎に定期的に実行される。
【００５９】
それにより、本実施の形態によれば、ピックアップ部１から出力された出力信号のレベルシフトを容量分圧とすることにより、熱雑音の発生を防止し、信号の誤認識などを低減させることができる。
【００６０】
また、オフセットキャンセルを行うことにより、高精度で安定した信号処理を行うことができる。
【００６１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００６２】
本発明は、光ディスク装置におけるインタフェース部の安定した信号処理技術に適している。
【図面の簡単な説明】
【００６３】
【図１】図１は、本発明の一実施の形態による光ディスク装置に用いられるピックアップ部、およびアナログフロントエンド／デジタル処理部の構成を示す説明図である。
【図２】図１のピックアップ部、ならびにアナログフロントエンド／デジタル処理部のインタフェースの構成例を示す回路図である。
【図３】ピックアップ部、およびインタフェースにおけるＤＣオフセットキャンセル時の各部信号のタイミングチャートである。
【符号の説明】
【００６４】
１  ピックアップ部
２  アナログフロントエンド／デジタル処理部
３  アナログフロントエンド部
４  ＤＳＰ
５  インタフェース
６  ＲＦ系回路
７  Ｗｏｂｂｌｅ／各種検出回路
８  サーボ系回路
９  ＡＰＣ回路
１０  フォトダイオード
１１  オペアンプ
１２  抵抗
１３，１４  スイッチ
１５〜１７  静電容量素子
１８  インバータ
１９〜２２  スイッチ
２３  トランジスタ
２４  定電流源
２５  基準電圧生成部
２６  クロック生成部
ＶＲＥＦ１，ＶＲＥＦ２  リファレンス電圧
【図１】
2008204563.tif 000003
【図２】
2008204563.tif 000004
【図３】
2008204563.tif 000005