(57)【要約】【課題】単独のインダクタンス素子で共振とエネルギーの回生を行ない、さらには回路構成を簡素化できるゲート駆動回路を提供する。【解決手段】入力キャパシタンスＣ２の充電時および放電時に、当該入力キャパシタンスＣ２と共振し、且つシンク電源Ｅ２にエネルギーを受け渡すインダクタンス素子Ｌ１を単独で構成する。これにより、比較的小さなインダクタンス値であっても容易に構成することが可能である。また、インダクタンス素子Ｌ１からスイッチ素子Ｓ３を通してシンク電源Ｅ２にエネルギーを返還するので、放電動作回路４２が実質的に回生回路４３としての機能をも果たし、ゲート駆動回路１としての構成を簡素化できる。【選択図】図１
2008131668.tif 000002
【特許請求の範囲】
【請求項１】
被駆動素子のゲート入力容量を充電させる充電動作回路と、
前記被駆動素子のゲート入力容量を放電させる放電動作回路とを備え、
前記充電動作回路は、第１の電源と、第１のスイッチ素子と、前記被駆動素子のゲートに接続するインダクタンス素子とを備え、前記第１のスイッチ素子がオンすると、前記第１の電源からのエネルギーにより、前記インダクタンス素子と前記ゲート入力容量を共振させるものであり、
前記放電動作回路は、前記第１の電源よりも低い電圧に設定された第２の電源と、第２のスイッチ素子と、前記インダクタンス素子とを備え、前記第１のスイッチ素子がオン，オフした後に前記第２のスイッチ素子がオンすると、前記ゲート入力容量に蓄積されたエネルギーにより、前記インダクタンス素子と前記ゲート入力容量を共振させ、前記インダクタンス素子から前記第２のスイッチ素子を通して、前記第２の電源にエネルギーを回生させるものであることを特徴とするゲート駆動回路。
【請求項２】
前記充電動作回路は、前記被駆動素子のゲートから前記第１の電源に向かう電流を阻止する第１の一方向素子を備え、
前記放電動作回路は、前記第２の電源から前記被駆動素子のゲートに向かう電流を阻止する第２の一方向素子を備えたことを特徴とする請求項１記載のゲート駆動回路。
【請求項３】
前記第２の電源は、前記第１の電源から前記第１の一方向素子と前記第２の一方向素子の電圧降下分の合計を差し引いた値よりも低い電圧に設定されることを特徴とする請求項２に記載のゲート駆動回路。
【請求項４】
前記第２の電源は、前記第１の電源の電圧を降下させる電圧降下素子と、この降下した電圧で充電される容量性素子とにより構成されることを特徴とする請求項１〜３の何れか一つに記載のゲート駆動回路。
【請求項５】
前記第２の電源は、前記インダクタンス素子から前記第２のスイッチ素子を通して回生されるエネルギーを蓄えるエネルギー蓄積素子と、そのエネルギーを第１の電源に戻すエネルギー帰還回路とを備えたことを特徴とする請求項１〜３の何れか一つに記載のゲート駆動回路。
【請求項６】
被駆動素子のゲート入力容量を充電させる充電動作回路と、
前記被駆動素子のゲート入力容量を放電させる放電動作回路と、
回生回路とを備え、
前記充電動作回路は、電源と、第１のスイッチ素子と、前記被駆動素子のゲートに接続するインダクタンス素子とを備え、前記第１のスイッチ素子がオンすると、前記電源からのエネルギーにより、前記インダクタンス素子と前記ゲート入力容量を共振させるものであり、
前記放電動作回路は、第２のスイッチ素子と、前記インダクタンス素子とを備え、前記第１のスイッチ素子がオン，オフした後に前記第２のスイッチ素子がオンすると、前記ゲート入力容量に蓄積されたエネルギーにより、前記インダクタンス素子と前記ゲート入力容量を共振させて、前記インダクタンス素子にエネルギーを移動させるものであり、
前記回生回路は、第３のスイッチ素子を備え、前記第２のスイッチ素子がオフした後も前記第３のスイッチ素子をオンさせ続け、前記第３のスイッチ素子を通じて前記インダクタンス素子に移動したエネルギーを前記電源に返還するものであることを特徴とするゲート駆動回路。
【請求項７】
前記充電動作回路は、前記被駆動素子のゲートから前記電源に向かう電流を阻止する第１の一方向素子を備え、
前記回生回路は、前記電源から前記放電動作回路に向かう電流を阻止する第２の一方向素子を備えたことを特徴とする請求項６記載のゲート駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばスイッチング電源装置の主スイッチング素子として用いられるＭＯＳＦＥＴなどのゲート駆動回路に関する。
【背景技術】
【０００２】
近年、スイッチング電源装置などの変換周波数は、装置の小型化の要求に伴なって、年々高周波数化されている。そのため、スイッチング電源装置の主スイッチング素子として使用されるＭＯＳＦＥＴ（金属酸化膜形電界効果トランジスタ）には、そのゲート・ソース間に高速のゲート駆動信号を供給するためのゲート駆動回路が設けられる。特に、ＭＯＳＦＥＴのゲート・ソース間容量とインダクタンス素子とからなる共振回路を利用して、ゲート駆動回路内における余剰なエネルギーを直流電源側に回生させ、ＭＯＳＦＥＴのゲート駆動損失を減少させて、ＭＯＳＦＥＴを高速でスイッチングさせるものが、例えば特許文献１や特許文献２に開示されている。
【０００３】
こうしたゲート駆動回路の一例を、図９に示す。同図において、１０１は直流電源Ｅ１を含むゲート駆動回路、２はゲート駆動回路１０１からのパルス駆動信号が与えられる被駆動素子としてのＭＯＳＦＥＴであり、ここでのＭＯＳＦＥＴ２は、そのゲート・ソース間の入力キャパシタンスＣ２と抵抗Ｒ１の直列回路が等価的に示されている。図９のゲート駆動回路１０１は、前記直流電源Ｅ１の他に、２つのスイッチ素子（例えば、ＭＯＳＦＥＴ）Ｓ１，Ｓ３と、各スイッチ素子Ｓ１，Ｓ３に各々パルス信号を供給するＰＷＭ（パルス幅変調）制御手段５２，５３と、一次巻線Ｌ１１および二次巻線Ｌ１２を磁気的に結合してなるトランス１０４と、４つのダイオードＤ１，Ｄ２，Ｄ３，Ｄ１１と、１つの抵抗Ｒ４とにより構成される。
【０００４】
そして、直流電源Ｅ１の正極性端子に抵抗Ｒ４の一端を接続し、この抵抗Ｒ４の他端にスイッチ素子Ｓ１の一端を接続し、スイッチ素子Ｓ１の他端にダイオードＤ３のアノードを接続し、ダイオードＤ３のカソードを一次巻線Ｌ１１の一端すなわちドット側端子に接続しており、一次巻線Ｌ１１の他端すなわち非ドット側端子と接地された直流電源Ｅ１の負極性端子間には、前述したＭＯＳＦＥＴ２の入力キャパシタンスＣ２と抵抗Ｒ１によるゲート等価直列回路が接続される。すなわち、スイッチ素子Ｓ１はＭＯＳＦＥＴ２のオンタイミングを決めるもので、当該スイッチ素子Ｓ１のオン時には、直流電源Ｅ１から抵抗Ｒ４，スイッチ素子Ｓ１，ダイオードＤ３，一次巻線Ｌ１１およびＭＯＳＦＥＴ２のゲートの順に電流が流れるように構成する。
【０００５】
一方、ダイオードＤ３のカソードと一次巻線Ｌ１１の一端との接続点には、別なスイッチ素子Ｓ３の一端が接続され、このスイッチ素子Ｓ３の他端は接地した直流電源Ｅ１の負極性端子に接続される。スイッチ素子Ｓ３はＭＯＳＦＥＴ２のオフタイミングを決めるもので、当該スイッチ素子Ｓ３のオン時には、ＭＯＳＦＥＴ２の入力キャパシタンスＣ２を電源として、一次巻線Ｌ１１および入力キャパシタンスＣ２の順に電流が流れ、ＭＯＳＦＥＴ２の入力キャパシタンスＣ２すなわちゲート・ソース間の電圧をゼロにする。
【０００６】
さらに、抵抗Ｒ４の他端とスイッチ素子Ｓ１の一端との間の接続点と直流電源Ｅ１の負極性端子との間には、一次巻線Ｌ１１に蓄えられたエネルギーを直流電源Ｅ１側に戻すための回生回路として、二次巻線Ｌ１２とダイオードＤ１１との直列回路が接続される。この回生回路は、直流電源Ｅ１の負極性端子に二次巻線Ｌ１２の他端すなわち非ドット側端子を接続し、二次巻線Ｌ１２の一端すなわちドット側端子にダイオードＤ１１のアノードを接続し、ダイオードＤ１１のカソードを抵抗Ｒ４の他端とスイッチ素子Ｓ１の一端との間の接続点に接続して構成され、入力キャパシタンスＣ２から一次巻線Ｌ１１にエネルギーが全て移動したタイミングでスイッチ素子Ｓ３をターンオフすると、一次巻線Ｌ１１と磁気的に結合した二次巻線Ｌ１２から、ダイオードＤ１１および抵抗Ｒ４を通して、直流電源Ｅ１側に当該エネルギーが返還されるように構成される。
【０００７】
なお、スイッチ素子Ｓ１，Ｓ３が例えばＭＯＳＦＥＴの場合、素子に内蔵するボディダイオードとして、その両端間には、当該スイッチ素子Ｓ１，Ｓ３に流れる電流とは逆方向に導通するダイオードＤ１，Ｄ２が並列に接続される。前記ダイオードＤ３は、スイッチ素子Ｓ１のボディダイオードであるダイオードＤ１を通して、電流が流れるのを防止するために設けられている。
【０００８】
図１０は、上記図９の回路構成における各部の波形である。同図において、ＶＰＷＭ１はＰＷＭ制御手段５２からスイッチ素子Ｓ１に供給されるパルス信号であり、ＶＰＷＭ２はＰＷＭ制御手段５３からスイッチ素子Ｓ３に供給されるパルス信号であり、ＩＬ１１はトランス１０４の一次巻線Ｌ１１を流れる電流（但し、ドット側端子から非ドット側端子への流れをプラスとする）であり、ＩＥ１は直流電源Ｅ１を流れる電流（但し、負極性から正極性への流れをプラスとする）であり、ＶＣ２はＭＯＳＦＥＴ２の入力キャパシタンスＣ２両端間の電圧である。
【０００９】
図９の回路では、ＰＷＭ制御手段５２からのオンパルスを受けて、スイッチ素子Ｓ１がオンすると、直流電源Ｅ１からの電源電圧が、ＭＯＳＦＥＴ２の入力キャパシタンスＣ２と、トランス１０４の一次巻線Ｌ１１に印加されて共振し、共振電流（直列共振）が流れる。これにより、ＭＯＳＦＥＴ２のゲート・ソース間電位は上昇してターンオンする。スイッチ素子Ｓ１と一次巻線Ｌ１１との間には、逆電流を阻止するダイオードＤ３が挿入接続されているので、ＰＷＭ制御手段５２から与えられるスイッチ素子Ｓ１のパルスのオフタイミングは、当該スイッチ素子Ｓ１をオンすることで得られた直列共振電流波形の１／２波長から、スイッチ素子Ｓ３がターンオンする直前までの間の任意でよい。こうして、スイッチ素子Ｓ１がオンすると、直列共振エネルギー（電源からの出力電流）は、最終的にはＭＯＳＦＥＴ２の入力キャパシタンスＣ２に電圧という形で全て蓄積され、その後は、スイッチ素子Ｓ１がターンオフした後、スイッチ素子Ｓ３がターンオンするまで、入力キャパシタンスＣ２に蓄えられたエネルギーによってＭＯＳＦＥＴ２がオンし続ける。その電圧は、理論的には直流電源Ｅ１の電圧値の二倍（２＊Ｅ１）となる。
【００１０】
やがて、スイッチ素子Ｓ１がオフした後に、ＰＷＭ制御手段５３からのオンパルスを受けて、別なスイッチ素子Ｓ３がオンすると、今度はＭＯＳＦＥＴ２の入力キャパシタンスＣ２を電圧源として、再びこのＭＯＳＦＥＴ２の入力キャパシタンスＣ２とトランス１０４の一次巻線Ｌ１１で電流共振するが、その共振電流波形の１／４波長になった時点で、当該入力キャパシタンスＣ２の電圧がゼロとなり、トランス１０４の一次巻線Ｌ１１に電流の形ですべてエネルギーは変換される。また、入力キャパシタンスＣ２の電圧が降下する過程で、ＭＯＳＦＥＴ２はターンオフする。入力キャパシタンスＣ２の電圧がゼロになったタイミングで、ＰＷＭ制御手段５３からのパルスをオフにして、スイッチ素子Ｓ３をオフにすれば、スイッチ素子Ｓ３を通しての電流は遮断され、一次巻線Ｌ１１と二次巻線Ｌ１２はトランス構成になっている関係で、ダイオードＤ１１から抵抗Ｒ４を介して全て直流電源Ｅ１側へエネルギーが返還される。直流電源Ｅ１からの出力電流（負荷電流）は、スイッチ素子Ｓ１がオンしたときの電流であり、これはスイッチ素子Ｓ３をオフした後の二次巻線Ｌ１２から返還される回生電流と等しいために、直流電源Ｅ１からの平均電流はゼロになって、結果的に無損失を達成する。
【００１１】
しかし、図９の回路では、直流電源Ｅ１にエネルギーを変換する際のＰＷＭ制御手段５３のオンパルス幅が狭く、スイッチング電源装置の高周波化には限界がある。そこで、ＰＷＭ制御手段５３のオンパルス波形を広げることができるように工夫したのが、図１１に示すゲート駆動回路１１１である。このゲート駆動回路１１１は、スイッチ素子Ｓ１のオン時に入力キャパシタンスＣ２と共振するインダクタンス（三次巻線Ｌ１３）と、スイッチ素子Ｓ１のオフ時に入力キャパシタンスＣ２と共振するインダクタンス（一次巻線Ｌ１１）を別々にし、スイッチ素子Ｓ１のオン時に、スイッチ素子Ｓ１の他端からＭＯＳＦＥＴ２のゲートに電流が流れるように、ダイオードＤ３と三次巻線Ｌ１３との直列回路を接続すると共に、スイッチ素子Ｓ３のオン時に、ＭＯＳＦＥＴ２のゲートからスイッチ素子３に電流が流れるように、別な一次巻線Ｌ１１とダイオードＤ４との直列回路を接続する。そして、これらの一次巻線Ｌ１１および三次巻線Ｌ１３と、ダイオードＤ１１と共に回生回路をなす二次巻線Ｌ１２は磁気的に結合し、一つのトランス１１４を構成している。なお、必要に応じて、抵抗Ｒ４とスイッチ素子Ｓ１の一端との接続点と接地ライン間にコンデンサＣ１１を接続してもよい。その他の構成は、図９に示すものと共通している。
【００１２】
図１２は、上記図１１の回路構成における各部の波形である。同図において、ＶＰＷＭ１，ＶＰＷＭ２，ＩＬ１１，ＩＥ１，ＶＣ２は前述の図１０と同じ箇所の波形であり、ＩＬ１２はトランス１１４の二次巻線Ｌ１２を流れる電流（但し、ドット側端子から非ドット側端子への流れをプラスとする）である。
【００１３】
そして、スイッチ素子Ｓ１がオンすると、トランス１１４の三次巻線Ｌ１３とＭＯＳＦＥＴ２の入力キャパシタンスＣ２とによる共振電流が流れ、直流電源Ｅ１からのエネルギーがＭＯＳＦＥＴ２の入力キャパシタンスＣ２に電圧の形で全て蓄積される。ＭＯＳＦＥＴ２は、スイッチ素子Ｓ１がターンオフした後、別なスイッチ素子Ｓ３がターンオンするまで、入力キャパシタンスＣ２に蓄えられたエネルギーによってオンし続ける。
【００１４】
その後、スイッチ素子Ｓ３がオンすると、ＭＯＳＦＥＴ２の入力キャパシタンスＣ２とトランス１１４の一次巻線Ｌ１１で電流共振が起こり、その共振電流波形の１／４波長になった時点で、当該入力キャパシタンスＣ２の電圧がゼロとなり、トランス１１４の一次巻線Ｌ１１に電流の形ですべてエネルギーは変換される。また、入力キャパシタンスＣ２の電圧が降下する過程で、ＭＯＳＦＥＴ２はターンオフする。ここでも、入力キャパシタンスＣ２の電圧がゼロになったタイミングで、ＰＷＭ制御手段５３からのパルスをオフにして、スイッチ素子Ｓ３をオフにすれば、トランス１１４の一次巻線Ｌ１１に蓄えられたエネルギーは、二次巻線Ｌ１２からダイオードＤ１１および抵抗Ｒ４を経て、全て直流電源Ｅ１側に返還される。
【００１５】
この図１１に示す従来例では、一次巻線Ｌ１１と三次巻線Ｌ１３の各インダクタンス値を任意に設定できるので、スイッチ素子Ｓ１をオンしたときの共振電流の周波数と、スイッチ素子Ｓ３をオンしたときの共振電流の周波数を任意に変えることができる。これにより、ＰＷＭ制御手段５３からスイッチ素子Ｓ３へのパルスをオフにするタイミングを延ばして、エネルギー返還時におけるスイッチ素子Ｓ３のオンパルス幅を大きくすることができ、ＰＷＭ制御手段５３の制御が容易になって、スイッチング電源装置の高周波化に対応することが可能になる。
【特許文献１】特開平５−２０７７３１号公報
【特許文献２】特開２００６−５４９５４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかし、上述した従来のゲート駆動回路１０１，１１１では、次のような問題点を生じる。
【００１７】
第１に、ＭＯＳＦＥＴ２の入力キャパシタンスＣ２は、例えば２ｎＦ程度の小容量であるため、これに対応した共振インダクタのインダクタンス値は、ｎオーダーにならざるを得ない。一例として、図９の回路では、一次巻線Ｌ１１と二次巻線Ｌ１２のインダクタンス値が２０ｎＨとなり、図１１の回路では、一次巻線Ｌ１１と二次巻線Ｌ１２のインダクタンス値が２０ｎＨ，三次巻線Ｌ１３のインダクタンス値が８０ｎＨとなる。これでは、トランス１０４，１１４として構成するのは困難である。また、入力キャパシタンスＣ２を放電する回路とエネルギーを電源側に回生する回路が別々であり、ゲート駆動回路１０１，１１１としての構成が複雑になる。
【００１８】
第２に、スイッチ素子Ｓ３のオフタイミングは、ＭＯＳＦＥＴ２の入力キャパシタンスＣ２と、トランス１０４，１１４の一次巻線Ｌ１１とによる共振電流波形が、１／４波長になったときに一致させなければならず、こうした時間制御でエネルギーを返還すると、ＰＷＭ制御手段５３を構成する各ＩＣなどの時間遅れが問題になると共に、理想的な制御パルスを生成することが難しくなる。
【００１９】
本発明は上記の各問題点に着目してなされたもので、単独のインダクタンス素子で共振とエネルギーの回生を行ない、さらには回路構成を簡素化できるゲート駆動回路を提供することを、その第１の目的とする。
【００２０】
また本発明の第２の目的は、時間とは無関係にエネルギーを電源側に返還させることができるゲート駆動回路を提供することにある。
【課題を解決するための手段】
【００２１】
本発明における請求項１のゲート駆動回路は、上記第１の目的を達成するために、被駆動素子のゲート入力容量を充電させる充電動作回路と、前記被駆動素子のゲート入力容量を放電させる放電動作回路とを備え、前記充電動作回路は、第１の電源と、第１のスイッチ素子と、前記被駆動素子のゲートに接続するインダクタンス素子とを備え、前記第１のスイッチ素子がオンすると、前記第１の電源からのエネルギーにより、前記インダクタンス素子と前記ゲート入力容量を共振させるものであり、前記放電動作回路は、前記第１の電源よりも低い電圧に設定された第２の電源と、第２のスイッチ素子と、前記インダクタンス素子とを備え、前記第１のスイッチ素子がオン，オフした後に前記第２のスイッチ素子がオンすると、前記ゲート入力容量に蓄積されたエネルギーにより、前記インダクタンス素子と前記ゲート入力容量を共振させ、前記インダクタンス素子から前記第２のスイッチ素子を通して、前記第２の電源にエネルギーを回生させるものであることを特徴とする。
【００２２】
また、請求項２のゲート駆動回路は、上記第２の目的を達成するために、前記充電動作回路が、前記被駆動素子のゲートから前記第１の電源に向かう電流を阻止する第１の一方向素子を備え、前記放電動作回路が、前記第２の電源から前記被駆動素子のゲートに向かう電流を阻止する第２の一方向素子を備えている。
【００２３】
また、請求項３のゲート駆動回路は、前記第２の電源が、前記第１の電源から前記第１の一方向素子と前記第２の一方向素子の電圧降下分の合計を差し引いた値よりも低い電圧に設定される。
【００２４】
また、請求項４のゲート駆動回路は、前記第２の電源が、前記第１の電源の電圧を降下させる電圧降下素子と、この降下した電圧で充電される容量性素子と、により構成される。
【００２５】
また、請求項５のゲート駆動回路は、前記第２の電源が、前記インダクタンス素子から前記第２のスイッチ素子を通して回生されるエネルギーを蓄えるエネルギー蓄積素子と、そのエネルギーを第１の電源に戻すエネルギー帰還回路とを備えている。
【００２６】
本発明における請求項６のゲート駆動回路は、被駆動素子のゲート入力容量を充電させる充電動作回路と、前記被駆動素子のゲート入力容量を放電させる放電動作回路と、回生回路とを備え、前記充電動作回路は、電源と、第１のスイッチ素子と、前記被駆動素子のゲートに接続するインダクタンス素子とを備え、前記第１のスイッチ素子がオンすると、前記電源からのエネルギーにより、前記インダクタンス素子と前記ゲート入力容量を共振させるものであり、前記放電動作回路は、第２のスイッチ素子と、前記インダクタンス素子とを備え、前記第１のスイッチ素子がオン，オフした後に前記第２のスイッチ素子がオンすると、前記ゲート入力容量に蓄積されたエネルギーにより、前記インダクタンス素子と前記ゲート入力容量を共振させて、前記インダクタンス素子にエネルギーを移動させるものであり、前記回生回路は、第３のスイッチ素子を備え、前記第２のスイッチ素子がオフした後も前記第３のスイッチ素子をオンさせ続け、前記第３のスイッチ素子を通じて前記インダクタンス素子に移動したエネルギーを前記電源に返還するものであることを特徴とする。
【００２７】
また、請求項７のゲート駆動回路は、前記充電動作回路が、前記被駆動素子のゲートから前記電源に向かう電流を阻止する第１の一方向素子を備え、前記回生回路が、前記電源から前記放電動作回路に向かう電流を阻止する第２の一方向素子を備えている。
【発明の効果】
【００２８】
請求項１のゲート駆動回路によれば、第１のスイッチ素子をオンすると、第１の電源からのエネルギーがインダクタンス素子と被駆動素子のゲート入力容量に供給され、インダクタンス素子と被駆動素子のゲート入力容量が共振することで、被駆動素子のゲート入力容量の電位が第１の電源よりも上昇し、当該ゲート入力容量にエネルギーが蓄積される。その後、別な第２のスイッチ素子をオンすると、被駆動素子のゲート入力容量に蓄積されたエネルギーにより、インダクタンス素子と被駆動素子のゲート入力容量が再び共振し、インダクタンス素子から第２のスイッチ素子を通して、第１の電源よりも電圧値の低い第２の電源にエネルギーを返還することができる。
【００２９】
このように、被駆動素子のゲート入力容量の充電時および放電時に、当該ゲート入力容量と共振し、且つ第２の電源にエネルギーを受け渡すインダクタンス素子が単独で構成されるので、比較的小さなインダクタンス値であっても容易に構成することが可能である。また、インダクタンス素子から第２のスイッチ素子を通して第２の電源にエネルギーを返還するので、放電動作回路が実質的に回生回路としての機能をも果たし、ゲート駆動回路としての構成を簡素化することができる。
【００３０】
請求項２のゲート駆動回路によれば、第１のスイッチ素子のオン時には、被駆動素子のゲート入力容量から第１の電源への電流の流れを阻止でき、第２のスイッチ素子のオン時には、第２の電源から被駆動素子のゲートへの電流の流れを阻止できるので、第１および第２の各スイッチ素子のオフタイミングを、時間的な制御無しに設定できる。よって、２つの一方向素子を付加するだけで、時間とは無関係にエネルギーを第２の電源側に返還させることができる。
【００３１】
請求項３のゲート駆動回路によれば、被駆動素子のゲート入力容量の放電時に、当該ゲート入力容量の充電時と同様の電流共振を発生させることが可能になる。
【００３２】
請求項４のゲート駆動回路によれば、第２の電源として独立した電源ソースをわざわざ持たなくても、第１の電源から発生する電源電圧を利用して、第２の電源の電圧を生成することができる。
【００３３】
請求項５のゲート駆動回路によれば、第２の電源として独立した電源ソースをわざわざ持たなくても、インダクタンス素子から第２のスイッチ素子を通して回生されるエネルギーを利用して、第２の電源の電圧を生成することができる。また、エネルギー帰還回路によって、この回生エネルギーを第１の電源に戻すことができる。
【００３４】
請求項６のゲート駆動回路によれば、第１のスイッチ素子をオンすると、電源からのエネルギーがインダクタンス素子と被駆動素子のゲート入力容量に供給され、インダクタンス素子と被駆動素子のゲート入力容量が共振することで、被駆動素子のゲート入力容量の電位が電源よりも上昇し、当該ゲート入力容量にエネルギーが蓄積される。その後、別な第２のスイッチ素子をオンすると、被駆動素子のゲート入力容量に蓄積されたエネルギーにより、インダクタンス素子と被駆動素子のゲート入力容量が再び共振し、このエネルギーがインダクタンス素子に移動する。ここで第２のスイッチ素子をオフにする一方で、第３のスイッチ素子をオンさせ続けると、第３のスイッチ素子を通してインダクタンス素子に移動したエネルギーを電源に返還することができる。
【００３５】
このように、被駆動素子のゲート入力容量の充電時および放電時に、当該ゲート入力容量と共振し、且つ最終的には回生回路を介して電源にエネルギーを受け渡すインダクタンス素子が単独で構成されるので、比較的小さなインダクタンス値であっても容易に構成することが可能である。
【００３６】
請求項７のゲート駆動回路によれば、第１のスイッチ素子のオン時には、被駆動素子のゲート入力容量から電源への電流の流れを阻止でき、第２のスイッチ素子のオン時には、電源から放電動作回路への電流の流れを阻止できるので、第１および第２の各スイッチ素子のオフタイミングを、時間的な制御無しに設定できる。また、第３のスイッチ素子も、インダクタンス素子の全エネルギーが電源側に戻った後にターンオフすればよく、これも時間的な制御無しに設定できる。よって、２つの一方向素子を付加するだけで、時間とは無関係にエネルギーを電源側に返還させることができる。
【発明を実施するための最良の形態】
【００３７】
以下、本発明におけるゲート駆動回路の好ましい実施形態について、添付図面を参照しながら詳細に説明する。なお、従来例と共通の部分には共通の符号を付し、共通する箇所の説明は重複を避けるため極力省略する。
【００３８】
図１〜図３は、本発明の第１実施例におけるゲート駆動回路１を示すもので、回路構成を示す図１において、本実施例では、ＭＯＳＦＥＴ２の入力キャパシタンスＣ２を充電して、当該ＭＯＳＦＥＴ２をターンオンさせるための充電動作回路４１として、直流電源Ｅ１と、抵抗Ｒ４と、ＰＷＭ制御手段５２からのパルス信号によりオン，オフするスイッチ素子Ｓ１と、逆電流防止用のダイオードＤ３と、インダクタンス素子Ｌ１とからなる直列回路を、ＭＯＳＦＥＴ２のゲートに接続する。また、ＭＯＳＦＥＴ２の入力キャパシタンスＣ２を放電して、当該ＭＯＳＦＥＴ２をターンオフさせるための放電動作回路４２として、前記インダクタンス素子Ｌ１と、逆電流防止用のダイオードＤ３と、ＰＷＭ制御手段５３からのパルス信号によりオン，オフするスイッチ素子Ｓ３と、抵抗Ｒ２と、直流電源Ｅ１からダイオードＤ３，Ｄ４の電圧降下分の合計を差し引いた値よりも低い電圧に設定されたシンク電源Ｅ２とからなる直列回路を、ＭＯＳＦＥＴ２のゲートに接続している。ここでは、ＭＯＳＦＥＴ２の入力キャパシタンスＣ２に蓄えられたエネルギーを、放電動作回路４２によって直流電源Ｅ１にではなく、シンク電源Ｅ２に戻すようになっている。つまり、放電動作回路４２は電源側にエネルギーを返還する回生回路４３としての機能も兼用しており、これによりＭＯＳＦＥＴ２の入力キャパシタンスＣ２の充電時および放電時に入力キャパシタンスＣ２と共振し、且つスイッチ素子Ｓ３のオン期間中に電源側にエネルギーを受け渡すインダクタンス素子Ｌ１を、磁気的に他の巻線と結合しない単独のものとすることができる。
【００３９】
前記シンク電源Ｅ２は、図１に示すように、直流電源Ｅ１をソースとした別な回路素子の組み合わせでも実現可能である。シンク電源Ｅ２の代替となる電源回路４５は、直流電源Ｅ１の正極性端子に、電圧降下用のダイオードＤ６〜Ｄ８を直列に接続し、このダイオードＤ６〜Ｄ８と直流電源Ｅ１の負極性端子との間に、充電用のコンデンサＣ１と抵抗Ｒ３との並列回路を接続し、このコンデンサＣ１の正極性端子を、前記スイッチ素子Ｓ１に一端を接続した抵抗Ｒ２の他端に接続して構成される。なお、ダイオードＤ６〜Ｄ８は、直流電源Ｅ１よりも低い電圧をコンデンサＣ１の正極性端子に発生させるためのもので、その個数は、ダイオードＤ３，Ｄ４の特性などを考慮して適宜決めればよい。また、別な電圧降下素子を用いてもよい。一例として、直流電源Ｅ１の電圧は５．３Ｖであり、シンク電源Ｅ２または電源回路４５で生成される電圧は４．４Ｖである。なお、前記ゲート駆動回路１の抵抗Ｒ２，Ｒ４は、何れもかなり小さな抵抗値であり、実際の回路動作では殆ど無視してよい。
【００４０】
図２は、上記図１の回路構成における各部の波形である。同図において、ＶＰＷＭ１はＰＷＭ制御手段５２からスイッチ素子Ｓ１に供給されるパルス信号であり、ＶＰＷＭ２はＰＷＭ制御手段５３からスイッチ素子Ｓ３に供給されるパルス信号であり、ＩＬ１はインダクタンス素子Ｌ１を流れる電流（但し、ドット側端子から非ドット側端子への流れをプラスとする）であり、ＩＥ１は直流電源Ｅ１を流れる電流（但し、負極性から正極性への流れをプラスとする）であり、ＶＣ２はＭＯＳＦＥＴ２の入力キャパシタンスＣ２両端間の電圧であり、ＩＲ２は抵抗Ｒ２を流れる電流（但し、他端から一端への流れをプラスとする）である。また図３は、ＭＯＳＦＥＴ２の状態遷移を示したもので、縦軸ｊＬは入力電圧Ｖｉを特性インピーダンスＺ（＝√（Ｌ／Ｃ））で割った正規化したインダクタンス素子Ｌ１を流れる電流値、横軸ｍｃは入力電圧Ｖｉで正規化した電圧値である。
【００４１】
これらの各図を参照しながら、本実施例におけるゲート駆動回路１の動作を説明する。入力キャパシタンスＣ２の充電時において、ＰＷＭ制御手段５２はＭＯＳＦＥＴ２をターンオンさせるために、充電動作回路４１を構成するスイッチ素子Ｓ１にオンパルスを供給する。これにより、スイッチ素子Ｓ１がターンオンすると、ダイオードＤ３は導通状態となり、直流電源Ｅ１からの電源電圧が、ＭＯＳＦＥＴ２の入力キャパシタンスＣ２と、トランス１０４の一次巻線Ｌ１１に印加されて共振し、共振電流（直列共振）が流れる。このとき、図３の状態１に示すように、スイッチ素子Ｓ１がターンオンする直前の初期状態から、スイッチ素子Ｓ１がターンオンして、充電動作回路４１による直列共振電流波形の１／４波長に至るまでは、入力キャパシタンスＣ２に流れ込む方向の電流がゼロから徐々に増加すると共に、入力キャパシタンスＣ２の両端間電圧もゼロから徐々に上昇し、直列共振電流波形の１／４波長に達すると、この電流が最大になると共に、電圧が直流電源Ｅ１と等しくなり、その後は、電圧がさらに上昇するものの、電流は次第に減少して、直列共振電流波形の１／２波長に達すると、電流はゼロになると共に、入力キャパシタンスＣ２には直流電源Ｅ１の二倍の電圧（２＊Ｅ１）がエネルギーとして蓄積される。
【００４２】
こうして、充電動作回路４１がＭＯＳＦＥＴ２の入力キャパシタンスＣ２の電位を上昇させることにより、当該ＭＯＳＦＥＴ２をターンオンさせるが、入力キャパシタンスＣ２に流れ込む方向の電流がゼロになると、充電動作回路４１を構成するダイオードＤ３は非導通状態となり、また放電動作回路４２のスイッチ素子Ｓ３はオフ状態にあるため、入力キャパシタンスＣ２から充電動作回路４１や放電動作回路４２への逆方向の電流の流れは阻止され、スイッチ素子Ｓ１のオン，オフ状態に拘らず、ＭＯＳＦＥＴ２はオン状態を維持する。よって、スイッチ素子Ｓ１のオフタイミングは、入力キャパシタンスＣ２の充電時における直列共振電流波形の１／２波長を過ぎた後、ＭＯＳＦＥＴ２をターンオフさせるために、スイッチ素子Ｓ３をターンオンさせる直前までの間であれば、時間的な制約を受けない。
【００４３】
やがて、入力キャパシタンスＣ２の放電時になると、ＰＷＭ制御手段５３はＭＯＳＦＥＴ２をターンオフさせるために、放電動作回路４２を構成するスイッチ素子Ｓ３にオンパルスを供給する。これを受けてスイッチ素子Ｓ３がターンオンすると、ダイオードＤ４は導通状態となり、入力キャパシタンスＣ２から、インダクタンス素子Ｌ１，ダイオードＤ４，スイッチ素子Ｓ３，抵抗Ｒ２，シンク電源Ｅ２を経て、入力キャパシタンスＣ２に至る閉回路が形成される。そのため、ＭＯＳＦＥＴ２の入力キャパシタンスＣ２とシンク電源Ｅ２との電位差を利用して、再びこのＭＯＳＦＥＴ２の入力キャパシタンスＣ２とインダクタンス素子Ｌ１が電流共振する。このとき、図３の状態２に示すように、スイッチ素子Ｓ３がターンオンして、放電動作回路４２による前記直列共振電流波形の１／４波長に至るまでは、入力キャパシタンスＣ２から流れ出る方向の電流がゼロから徐々に増加すると共に、入力キャパシタンスＣ２の両端間電圧は直流電源Ｅ１の二倍の電圧値から徐々に降下し、直列共振電流波形の１／４波長に達すると、この電流が最大になると共に、電圧が直流電源Ｅ１と等しくなり、その後は、電流が次第に減少しつつ、電圧もさらに降下して、直列共振電流波形の１／２波長に達すると、入力キャパシタンスＣ２からの電流はゼロになると共に、入力キャパシタンスＣ２の両端間電圧もゼロになり、当該入力キャパシタンスＣ２に蓄えられていた全てのエネルギーが、回生回路４３を兼ねるシンク電源Ｅ２側に返還される。
【００４４】
こうして、放電動作回路４２がＭＯＳＦＥＴ２の入力キャパシタンスＣ２の電位を降下させることにより、当該ＭＯＳＦＥＴ２をターンオフさせるが、入力キャパシタンスＣ２からインダクタンス素子Ｌ１を通して放電動作回路４２に流れ出る方向の電流がゼロになると、放電動作回路４２を構成するダイオードＤ４は非導通状態となり、また充電動作回路４１のスイッチ素子Ｓ１はオフ状態にあるため、充電動作回路４１や放電動作回路４２から入力キャパシタンスＣ２への電流の流れは阻止され、スイッチ素子Ｓ３のオン，オフ状態に拘らず、ＭＯＳＦＥＴ２はオフ状態を維持する。よって、スイッチ素子Ｓ３のオフタイミングは、入力キャパシタンスＣ２の放電時における直列共振電流波形の１／２波長を過ぎた後、ＭＯＳＦＥＴ２をターンオンさせるために、スイッチ素子Ｓ１をターンオンさせる直前までの間であれば、時間的な制約を受けない。
【００４５】
つまり、本実施例のゲート駆動回路１では、単独のインダクタンス素子Ｌ１と入力キャパシタンスＣ２とによる共振を利用して、このインダクタンス素子Ｌ１と入力キャパシタンスＣ２から直接、別な巻線を介在させることなく、時間とは無関係にエネルギーを直流電源Ｅ１とは別のシンク電源Ｅ２側に返還させることができる。
【００４６】
なお、上記ゲート駆動回路１では、ＭＯＳＦＥＴ２の入力キャパシタンスＣ２に充電する際と放電する際の損失が実際には存在するため、シンク電源Ｅ２側にエネルギーを完全に返還できない。そのため、図３に示す電流と電圧の軌跡は、その半径が次第に大きくなる。こうした損失がなければ、電流と電圧の軌跡は、その半径が一定に保たれる。また、前述したように、入力キャパシタンスＣ２を放電する際のシンク電源Ｅ２は、入力キャパシタンスＣ２を充電する際の直流電源Ｅ１よりも、ダイオードＤ３，Ｄ４の電圧降下分だけ電圧値を低く設定する必要がある（例えば、ダイオードＤ３，Ｄ４の順方向電圧降下が何れもＶｆであれば、Ｅ２≦Ｅ１−２Ｖｆ）。
【００４７】
さらに、図１の回路において、シンク電源Ｅ２の代わりに電源回路４５を用いてもよい。この場合は、シンク電源Ｅ２を電源回路４５に置き換えるだけで、上述した動作説明の通りとなる。
【００４８】
以上のように、本実施例では、被駆動素子であるＭＯＳＦＥＴ２の入力キャパシタンス（ゲート入力容量）Ｃ２を充電させる充電動作回路４１と、ＭＯＳＦＥＴ２の入力キャパシタンスＣ２を放電させる放電動作回路４２とを備え、充電動作回路４１は、第１の電源である直流電源Ｅ１と、第１の制御手段５２からのパルス信号によりオン，オフする第１のスイッチ素子Ｓ１と、ＭＯＳＦＥＴ２のゲートに直列に接続するインダクタンス素子Ｌ１とを備え、スイッチ素子Ｓ１がオンすると、直流電源Ｅ１からのエネルギーにより、このインダクタンス素子Ｌ１と入力キャパシタンスＣ２を共振させる一方で、前記放電動作回路４２は、直流電源Ｅ１よりも低い電圧に設定された第２の電源としてのシンク電源Ｅ２と、第２の制御手段５３からのパルス信号によりオン，オフする第２のスイッチ素子Ｓ３と、充電動作回路４１と共有するインダクタンス素子Ｌ１とを備え、スイッチ素子Ｓ１がオン，オフした後にスイッチ素子Ｓ３がオンすると、入力キャパシタンスＣ２に蓄積されたエネルギーにより、インダクタンス素子Ｌ１と入力キャパシタンスＣ２を共振させ、インダクタンス素子Ｌ１からスイッチ素子Ｓ３を通して、シンク電源Ｅ２にエネルギーを回生させるように構成している。
【００４９】
こうすると、スイッチ素子Ｓ１をオンすると、直流電源Ｅ１からのエネルギーがインダクタンス素子Ｌ１と入力キャパシタンスＣ２に供給され、インダクタンス素子Ｌ１と入力キャパシタンスＣ２が共振することで、入力キャパシタンスＣ２の電位が直流電源Ｅ１よりも上昇し、当該入力キャパシタンスＣ２にエネルギーが蓄積される。その後、別なスイッチ素子Ｓ３をオンすると、入力キャパシタンスＣ２に蓄積されたエネルギーにより、インダクタンス素子Ｌ１と入力キャパシタンスＣ２が再び共振し、インダクタンス素子Ｌ１からスイッチ素子Ｓ３を通して、直流電源Ｅ１よりも電圧値の低いシンク電源Ｅ２にエネルギーを返還することができる。
【００５０】
このように、入力キャパシタンスＣ２の充電時および放電時に、当該入力キャパシタンスＣ２と共振し、且つシンク電源Ｅ２にエネルギーを受け渡すインダクタンス素子Ｌ１が単独で構成されるので、比較的小さなインダクタンス値であっても容易に構成することが可能である。また、インダクタンス素子Ｌ１からスイッチ素子Ｓ３を通してシンク電源Ｅ２にエネルギーを返還するので、放電動作回路４２が実質的に回生回路４３としての機能をも果たし、ゲート駆動回路１としての構成を簡素化することができる。
【００５１】
また本実施例では、ＭＯＳＦＥＴ２のゲートから直流電源Ｅ１に向かう電流を阻止する第１の一方向素子たるダイオードＤ３を、充電動作回路４１に備えており、シンク電源Ｅ２からＭＯＳＦＥＴ２のゲートに向かう電流を阻止する第２の一方向素子たるダイオードＤ４を、放電動作回路４２に備えている。
【００５２】
こうすると、スイッチ素子Ｓ１のオン時には、ＭＯＳＦＥＴ２の入力キャパシタンスＣ２から直流電源Ｅ１への電流の流れを阻止でき、スイッチ素子Ｓ３のオン時には、シンク電源Ｅ３から入力キャパシタンスＣ２への電流の流れを阻止できるので、スイッチ素子Ｓ１，Ｓ３のオフタイミングを、時間的な制御無しに設定できる。よって、２つの一方向素子（ダイオードＤ３，Ｄ４）を付加するだけで、時間とは無関係にエネルギーをシンク電源Ｅ２側に返還させることができる。
【００５３】
また、本実施例のように、直流電源Ｅ１からダイオードＤ３，Ｄ４の電圧降下分の合計を差し引いた値よりも低い電圧に、シンク電源Ｅ２を設定することにより、入力キャパシタンスＣ２の放電時に、入力キャパシタンスＣ２の充電時と同様の電流共振を発生させることが可能になる。
【００５４】
さらに本実施例では、直流電源Ｅ１の電圧を降下させる電圧降下素子としてのダイオードＤ６〜Ｄ８と、この降下した電圧で充電される容量性素子としてのコンデンサＣ１とにより、シンク電源Ｅ２の代わりとなる第２の電源としての電源回路４５を構成してもよい。こうすれば、独立した電源ソースをわざわざ持たなくても、直流電源Ｅ１から発生する電源電圧を利用して、第２の電源の電圧を生成することができる。
【００５５】
次に、本発明の第２実施例を図４〜図６に基づき説明する。回路図を示す図４において、本実施例のゲート駆動回路１１は、第１実施例におけるゲート駆動回路１を改良したもので、前記シンク電源Ｅ２や電源回路４５に代わって、第２電源として別な電源回路４７が設けられており、また入力キャパシタンスＣ２の両端間には、当該入力キャパシタンスＣ２のエネルギーが全てインダクタンス素子Ｌ１側に移動した後に導通する一方向素子としてのダイオードＤ５が接続される。なお、スイッチ素子Ｓ１，Ｓ３と、ダイオードＤ３，Ｄ４，Ｄ５には、それぞれ導通時の抵抗成分が抵抗Ｒ８，Ｒ６，Ｒ５，Ｒ３，Ｒ７として直列に接続されているが、その抵抗値は何れもかなり小さく、実際の回路動作では殆ど無視してよい。
【００５６】
前記電源回路４７は、スイッチ素子Ｓ３の他端と接地ラインとの間に接続され、実際には抵抗Ｒ２と接地ラインとの間に接続されるコンデンサＣ３と、このコンデンサＣ３の両端間に接続されるインダクタンス素子Ｌ２とスイッチ素子Ｓ２との直列回路と、インダクタンス素子Ｌ２とスイッチ素子Ｓ２の接続点にアノードを接続し、カソードを直流電源Ｅ４の正極性端子に接続したダイオードＤ６と、により構成される。また、ＭＯＳＦＥＴなどで構成されるスイッチ素子Ｓ２は、前記スイッチ素子Ｓ３と同じパルス信号が制御手段５３から与えられるようになっている。これにより、スイッチ素子Ｓ２，Ｓ３のオン時には、入力キャパシタンスＣ２からの回生エネルギーが、インダクタンス素子Ｌ１からスイッチ素子Ｓ３を通して、エネルギー蓄積素子であるインダクタンス素子Ｌ２とコンデンサＣ３に蓄えられ、その後でスイッチ素子Ｓ２，Ｓ３がターンオフすると、インダクタンス素子Ｌ２の慣性電流を利用してダイオードＤ６を導通状態にし、インダクタンス素子Ｌ２やコンデンサＣ３に蓄えられた回生エネルギーを、最終的に直流電源Ｅ１に戻すように構成している。そしてここでも、電源回路４７の電圧Ｅ２は、直流電源Ｅ１からダイオードＤ３，Ｄ４の電圧降下分の合計を差し引いた値よりも低い電圧に設定される。
【００５７】
図５は、上記図４の回路構成における各部の波形である。同図において、ＶＰＷＭ１，ＶＰＷＭ２，ＩＬ１，ＩＥ１，ＶＣ２は前記図２と同じ箇所の波形であり、さらにここでは、コンデンサＣ３の両端間電圧ＶＣ３と、インダクタンス素子Ｌ２を流れる電流ＩＬ２（但し、図４で示す非ドット側端子からドット側端子への流れをプラスとする）と、ダイオードＤ６を流れる電流ＩＤ６（但し、アノードからカソードへの流れをプラスとする）とを示している。また図６は、ＭＯＳＦＥＴ２の状態遷移を示したもので、縦軸ｊＬは入力電圧Ｖｉを特性インピーダンスＺ（＝√（Ｌ／Ｃ））で割った正規化したインダクタンス素子Ｌ１を流れる電流値、横軸ｍｃは入力電圧Ｖｉで正規化した電圧値である。
【００５８】
これらの各図を参照しながら、本実施例におけるゲート駆動回路１の動作を説明する。入力キャパシタンスＣ２の充電時における動作は、第１実施例と全く同じなので、その説明は省略する。入力キャパシタンスＣ２の放電時になると、ＰＷＭ制御手段５３はＭＯＳＦＥＴ２をターンオフさせるために、放電動作回路４２を構成するスイッチ素子Ｓ３にオンパルスを供給すると共に、電源回路４７を構成する別なスイッチ素子Ｓ２にも同様のオンパルスを供給する。ここでスイッチ素子Ｓ３がターンオンすると、ダイオードＤ４は導通状態となり、入力キャパシタンスＣ２に蓄えられたエネルギーによって、当該入力キャパシタンスＣ２とインダクタンス素子Ｌ１が電流共振する。このとき、図６の状態２に示すように、スイッチ素子Ｓ３がターンオンして、放電動作回路４２による前記直列共振電流波形の１／４波長に至るまでは、入力キャパシタンスＣ２から流れ出る方向の電流がゼロから徐々に増加すると共に、入力キャパシタンスＣ２の両端間電圧は直流電源Ｅ１の二倍の電圧値から徐々に降下する。そして、図５に示すように、入力キャパシタンスＣ２の両端間電圧もゼロになって、入力キャパシタンスＣ２のエネルギーがインダクタンス素子Ｌ１に移ると、今度はダイオードＤ５が導通して、インダクタンス素子Ｌ１を流れる電流は直線的に減少し、電源回路４７を構成する別なスイッチ素子Ｓ２もオンしている関係で、インダクタンス素子Ｌ２やコンデンサＣ３に回生エネルギーが移動する。スイッチ素子Ｓ２がオンしている間は、インダクタンス素子Ｌ２とコンデンサＣ３とによる並列回路が構成されるので、インダクタンス素子Ｌ１から全ての回生エネルギーが電源回路４７側に返還された後も、インダクタンス素子Ｌ２は、電源回路４７の電源電圧Ｅ２が発生する抵抗Ｒ２とコンデンサＣ３の接続点を一端として、他端への電流の流れが直線的に増加する。このとき、放電動作回路４２を構成するダイオードＤ４は非導通状態となり、また充電動作回路４１のスイッチ素子Ｓ１はオフ状態にあるため、充電動作回路４１や放電動作回路４２から入力キャパシタンスＣ２への電流の流れは阻止され、スイッチ素子Ｓ３のオン，オフ状態に拘らず、ＭＯＳＦＥＴ２はオフ状態を維持する。よって、この実施例でも、スイッチ素子Ｓ３のオフタイミングは、インダクタンス素子Ｌ１に蓄えられたエネルギーが電源回路４７に回生された後、ＭＯＳＦＥＴ２をターンオンさせるために、スイッチ素子Ｓ１をターンオンさせる直前までの間であれば、時間的な制約を受けない。
【００５９】
やがて、スイッチ素子Ｓ２，Ｓ３が同時にターンオフすると、インダクタンス素子Ｌ２にそれまで流れていた電流によって、ダイオードＤ６は導通状態に切り替わり、インダクタンス素子Ｌ２やコンデンサＣ３に一時的に蓄えられていた回生エネルギーは、最終的に直流電源Ｅ１に戻される。
【００６０】
このように、本実施例においても、入力キャパシタンスＣ２の充電時および放電時に、当該入力キャパシタンスＣ２と共振し、且つ電源回路４７にエネルギーを受け渡すインダクタンス素子Ｌ１が単独で構成されるので、比較的小さなインダクタンス値であっても容易に構成することが可能である。また、インダクタンス素子Ｌ１からスイッチ素子Ｓ３を通して電源回路４７ひいては直流電源Ｅ１にエネルギーを返還するので、放電動作回路４２が実質的に回生回路４３としての機能をも果たし、ゲート駆動回路１１としての構成を簡素化することができる。
【００６１】
また、この実施例では、第２の電源である電源回路４７が、インダクタンス素子Ｌ１からスイッチ素子Ｓ３を通して回生されるエネルギーを蓄えるエネルギー蓄積素子としてのインダクタンス素子Ｌ２およびコンデンサＣ３と、スイッチ素子Ｓ３がオフすると、インダクタンス素子Ｌ２およびコンデンサＣ３に蓄えたエネルギーを第１の電源である直流電源Ｅ１に戻すエネルギー帰還回路としてのスイッチ素子Ｓ２およびダイオードＤ６を備えている。
【００６２】
こうすることで、第２の電源として独立した電源ソースをわざわざ持たなくても、インダクタンス素子Ｌ１からスイッチ素子Ｓ３を通して回生されるエネルギーを利用して、電源回路４７の電圧を生成することができる。また、エネルギー帰還回路であるスイッチ素子Ｓ２とダイオードＤ６によって、この回生エネルギーを直流電源Ｅ１側に戻すことができる。
【００６３】
次に、本発明の第３実施例を図７および図８に基づき説明する。回路図を示す図７において、ここでのゲート駆動回路２１は、ＭＯＳＦＥＴ２の入力キャパシタンスＣ２を充電する充電動作回路４１として、従来例の図９と同様に、ＭＯＳＦＥＴ２のゲート・ソース間に、直流電源Ｅ１と、抵抗Ｒ４と、スイッチ素子Ｓ１と、抵抗Ｒ８と、ダイオードＤ３と、抵抗Ｒ１０と、インダクタンス素子Ｌ１とを順に接続した直列回路が介挿され、ＭＯＳＦＥＴ２の入力キャパシタンスＣ２を放電する充電動作回路４２として、ＭＯＳＦＥＴ２のゲート・ソース間に、前記充電動作回路４１と共通のインダクタンス素子Ｌ１と、抵抗Ｒ１０の他に、スイッチ素子Ｓ３と、抵抗Ｒ６とを順に接続した直列回路が介挿される。さらに、入力キャパシタンスＣ２の放電エネルギーを直流電源Ｅ１側に返還する回生回路４３として、ＭＯＳＦＥＴ２のゲートと、直流電源Ｅ１の正極性ひいては抵抗Ｒ４の他端との間には、前記充電動作回路４１および放電動作回路４２と共通のインダクタンス素子Ｌ１と、抵抗Ｒ１０の他に、ダイオードＤ８と、抵抗Ｒ９と、スイッチ素子Ｓ４との直列回路が介挿される。
【００６４】
５２，５３，５４は、前記スイッチ素子Ｓ１，Ｓ３，Ｓ４にそれぞれパルス信号を供給する制御手段で、各スイッチ素子Ｓ１，Ｓ３，Ｓ４は、対応する制御手段からオンパルスが与えられるとオンするようになっている。スイッチ素子Ｓ１，Ｓ３は、前述したとおりＭＯＳＦＥＴ２のオンタイミングとオフタイミングをそれぞれ決定するものであるが、本実施例で新たに付加されたスイッチ素子Ｓ４は、少なくともスイッチ素子Ｓ３のオン期間中にターンオンし、スイッチ素子Ｓ３がターンオフした後も、インダクタンス素子Ｌ１に蓄えられた全エネルギーが、ダイオードＤ８およびスイッチ素子Ｓ４を通して直流電源Ｅ１に戻るまでオン状態を継続するように動作する。
【００６５】
また第２実施例と同様に、この実施例においても、入力キャパシタンスＣ２の両端間には、当該入力キャパシタンスＣ２のエネルギーが全てインダクタンス素子Ｌ１側に移動した後に導通する一方向素子としてのダイオードＤ５が接続される。
【００６６】
なお、前記直流電源Ｅ１と直列に接続する抵抗Ｒ４と、インダクタンス素子Ｌ１と直列に接続する抵抗１０の各抵抗値は、それぞれかなり小さく、実際の回路動作では殆ど無視してよい。また、スイッチ素子Ｓ１，Ｓ３，Ｓ４には、それぞれ導通時の抵抗成分が抵抗Ｒ８，Ｒ６，Ｒ９として直列に接続されているが、その抵抗値は何れもかなり小さく、これも実際の回路動作では殆ど無視してよい。さらに、スイッチ素子Ｓ１，Ｓ３，Ｓ４が例えばＭＯＳＦＥＴの場合、素子に内蔵するボディダイオードとして、その両端間には当該スイッチ素子Ｓ１，Ｓ３，Ｓ４に流れる電流とは逆方向に導通するダイオードＤ１，Ｄ２，Ｄ７が並列に接続される。前記ダイオードＤ３は、スイッチ素子Ｓ１のボディダイオードであるダイオードＤ１を通して、電流が流れるのを防止するために設けられており、またダイオードＤ８は、スイッチ素子Ｓ４のボディダイオードであるダイオードＤ７を通して、電流が流れるのを防止するために設けられている。
【００６７】
図８は、上記図７の回路構成における各部の波形である。同図において、ＶＰＷＭ１，ＶＰＷＭ２，ＩＬ１，ＩＥ１，ＶＣ２は前記図２と同じ箇所の波形であり、さらにここでは、ＰＷＭ制御手段５４からスイッチ素子Ｓ４に供給されるパルス信号ＶＰＷＭ３が示されている。
【００６８】
これらの各図を参照しながら、本実施例におけるゲート駆動回路２１の動作を説明する。制御手段５２からスイッチ素子Ｓ１にオンパルスを供給したときの、入力キャパシタンスＣ２の充電時における動作は、第１実施例や第２実施例と全く同じなので、その説明は省略する。
【００６９】
入力キャパシタンスＣ２の放電時になると、ＰＷＭ制御手段５３はＭＯＳＦＥＴ２をターンオフさせるために、放電動作回路４２を構成するスイッチ素子Ｓ３にオンパルスを供給する。また、これと同じタイミングで、ＰＷＭ制御手段５４から回生回路４３を構成する別なスイッチ素子Ｓ４にオンパルスを供給する。スイッチ素子Ｓ３がターンオンすると、入力キャパシタンスＣ２から、インダクタンス素子Ｌ１，抵抗Ｒ１０，スイッチ素子Ｓ３，および抵抗Ｒ６を経て、入力キャパシタンスＣ２に戻る閉回路が形成され、入力キャパシタンスＣ２に蓄えられたエネルギーによって、当該入力キャパシタンスＣ２とインダクタンス素子Ｌ１が電流共振する。このとき、スイッチ素子Ｓ３がターンオンして、放電動作回路４２による前記直列共振電流波形の１／４波長に至るまでは、入力キャパシタンスＣ２から流れ出る方向の電流がゼロから徐々に増加すると共に、入力キャパシタンスＣ２の両端間電圧は直流電源Ｅ１の二倍の電圧値から徐々に降下する。そして、前記直列共振電流波形の１／４波長に達した時点で、入力キャパシタンスＣ２の両端間電圧がゼロになり、入力キャパシタンスＣ２の全エネルギーがインダクタンス素子Ｌ１に移動すると、今度はダイオードＤ５が導通して、インダクタンス素子Ｌ１からの電流はダイオードＤ５をバイパスして前記閉回路を流れる。そのため、この閉回路中の素子や線材の抵抗分（具体的には、図７に示す抵抗Ｒ６，Ｒ１０）により、インダクタンス素子Ｌ１を流れる電流は、スイッチ素子Ｓ３がターンオフするまで徐々に直線的に減少する。ＭＯＳＦＥＴ２は、入力キャパシタンスＣ２の両端間電圧がゼロに降下することでターンオフする。
【００７０】
なお、スイッチ素子Ｓ３のオン期間中は、回生回路４３のダイオードＤ８が非導通状態にあり、回生回路４３が放電動作回路４２から切り離されているので、スイッチ素子Ｓ４をターンオンするタイミングは、スイッチ素子Ｓ３がターンオンするタイミングよりも遅れてもよい。但し、スイッチ素子Ｓ３，Ｓ４を同時に立ち上げる方が、制御手段５３，５４からのパルス信号を生成しやすい利点がある。また、スイッチ素子Ｓ３のオフタイミングは、ダイオードＤ８が非導通状態にあることにより、直流電源Ｅ１から放電動作回路４２への電流の流れ込みを考慮しなくてもよいので、前記直列共振電流波形が１／４波長に達した後であれば、時間的な制約を受けない。しかし、スイッチ素子Ｓ３のオン期間が延びると、上述した素子や線材の抵抗分に起因するエネルギーロスが大きくなるので、できるだけ直列共振電流波形が１／４波長に達した直後であることが望ましい。
【００７１】
やがて、スイッチ素子Ｓ３がスイッチ素子Ｓ４よりも先にターンオフすると、今度は回生回路４３のダイオードＤ８が導通し、インダクタンス素子Ｌ１から、抵抗Ｒ１０，ダイオードＤ８，抵抗Ｒ９，スイッチ素子Ｓ４，抵抗Ｒ４を経て、直流電源Ｅ１に電流が流れる。したがって、放電動作回路４２によって一時的にインダクタンス素子Ｌ１に蓄えられたエネルギーが、直流電源Ｅ１側に返還される。その後、スイッチ素子Ｓ４はターンオフするが、このスイッチ素子Ｓ４のオフタイミングは、インダクタンス素子Ｌ１に蓄えられた全エネルギーが直流電源Ｅ１に回生された後、ＭＯＳＦＥＴ２をターンオンさせるために、スイッチ素子Ｓ１をターンオンさせる直前までの間であれば、時間的な制約を受けない。
【００７２】
以上のように、本実施例では、被駆動素子であるＭＯＳＦＥＴ２の入力キャパシタンス（ゲート入力容量）Ｃ２を充電させる充電動作回路４１と、ＭＯＳＦＥＴ２の入力キャパシタンスＣ２を放電させる放電動作回路４２と、回生回路４３とを備え、
前記充電動作回路は、充電動作回路４１は、電源としての直流電源Ｅ１と、第１の制御手段５２からのパルス信号によりオン，オフする第１のスイッチ素子Ｓ１と、ＭＯＳＦＥＴ２のゲートに直列に接続するインダクタンス素子Ｌ１とを備え、スイッチ素子Ｓ１がオンすると、直流電源Ｅ１からのエネルギーにより、このインダクタンス素子Ｌ１と入力キャパシタンスＣ２を共振させ、放電動作回路４２は、第２の制御手段５３からのパルス信号によりオン，オフする第２のスイッチ素子Ｓ３と、充電動作回路４１と共有するインダクタンス素子Ｌ１とを備え、スイッチ素子Ｓ１がオン，オフした後にスイッチ素子Ｓ３がオンすると、入力キャパシタンスＣ２に蓄積されたエネルギーにより、インダクタンス素子Ｌ１と入力キャパシタンスＣ２を共振させて、インダクタンス素子Ｌ１にエネルギーを移動させ、さらに回生回路４３は、第３のスイッチ素子Ｓ４を備え、前記スイッチ素子Ｓ３がオフした後もスイッチ素子Ｓ４をオンさせ続けることで、このスイッチ素子Ｓ４を通じてインダクタンス素子Ｌ１に移動したエネルギーを直流電源Ｅ１に返還するように構成している。
【００７３】
この場合、スイッチ素子Ｓ１をオンすると、直流電源Ｅ１からのエネルギーがインダクタンス素子Ｌ１とＭＯＳＦＥＴ２の入力キャパシタンスＣ２に供給され、インダクタンス素子Ｌ１とＭＯＳＦＥＴ２の入力キャパシタンスＣ２が共振することで、ＭＯＳＦＥＴ２の入力キャパシタンスＣ２の電位が直流電源Ｅ１よりも上昇し、当該入力キャパシタンスＣ２にエネルギーが蓄積される。その後、別なスイッチ素子Ｓ３をオンすると、ＭＯＳＦＥＴ２の入力キャパシタンスＣ２に蓄積されたエネルギーにより、インダクタンス素子Ｌ１とＭＯＳＦＥＴ２の入力キャパシタンスＣ２が再び共振し、このエネルギーがインダクタンス素子Ｌ１に移動する。ここでスイッチ素子Ｓ３をオフにする一方で、スイッチ素子Ｓ４をオンさせ続けると、スイッチ素子Ｓ４を通してインダクタンス素子Ｌ１に移動したエネルギーを直流電源Ｅ１に返還することができる。
【００７４】
このように、ＭＯＳＦＥＴ２の入力キャパシタンスＣ２の充電時および放電時に、当該入力キャパシタンスＣ２と共振し、且つ最終的には回生回路４３を介して直流電源Ｅ１にエネルギーを受け渡すインダクタンス素子Ｌ１が単独で構成されるので、比較的小さなインダクタンス値であっても容易に構成することが可能である。
【００７５】
また本実施例では、ＭＯＳＦＥＴ２のゲートから直流電源Ｅ１に向かう電流を阻止する第１の一方向素子たるダイオードＤ３を、充電動作回路４１に備えており、直流電源Ｅ１から放電動作回路４２に向かう電流を阻止する第２の一方向素子たるダイオードＤ８を、回生回路４３に備えている。
【００７６】
こうすると、スイッチ素子Ｓ１のオン時には、ＭＯＳＦＥＴ２の入力キャパシタンスＣ２から直流電源Ｅ１への電流の流れを阻止でき、スイッチ素子Ｓ３のオン時には、直流電源Ｅ１から放電動作回路４２への電流の流れを阻止できるので、各スイッチ素子Ｓ１，Ｓ３のオフタイミングを、時間的な制御無しに設定できる。また、別なスイッチ素子Ｓ４も、インダクタンス素子Ｌ１の全エネルギーが直流電源Ｅ１側に戻った後にターンオフすればよく、これも時間的な制御無しに設定できる。よって、２つの一方向素子であるダイオードＤ３，Ｄ８を付加するだけで、時間とは無関係にエネルギーを直流電源Ｅ１に返還させることができる。
【００７７】
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲において種々の変形実施が可能である。上記各実施例におけるＭＯＳＦＥＴ２は、スイッチング電源装置のスイッチング素子に適用されるが、制御端子付きの半導体素子を有するあらゆる電子回路に、ゲート駆動回路１，１１，２１を適用することができる。また、制御手段５２，５３，５４のオンパルスでスイッチ素子Ｓ１〜Ｓ４をオンさせるのではなく、制御手段５２，５３のオフパルスでスイッチ素子Ｓ１〜Ｓ４をオンさせてもよく、ＭＯＳＦＥＴ２も本実施例とオン，オフ動作が逆のものであってもよい。したがって、実施例中の充電動作回路４１がＭＯＳＦＥＴ２をターンオフさせ、放電動作回路４２がＭＯＳＦＥＴ２をターンオンさせる構成であっても構わない。また、ダイオードＤ３，Ｄ４，Ｄ８に代わる一方向素子として、例えばサイリスタなどの制御端子付きのものを用いてもよい。
【図面の簡単な説明】
【００７８】
【図１】本発明の第１実施例におけるゲート駆動回路の回路図である。
【図２】同上、図１のゲート駆動回路における各部の波形図である。
【図３】同上、図１のゲート駆動回路を適用したＭＯＳＦＥＴの状態遷移を示すグラフ図である。
【図４】本発明の第２実施例におけるゲート駆動回路の回路図である。
【図５】同上、図４のゲート駆動回路における各部の波形図である。
【図６】同上、図４のゲート駆動回路を適用したＭＯＳＦＥＴの状態遷移を示すグラフ図である。
【図７】本発明の第３実施例におけるゲート駆動回路の回路図である。
【図８】同上、図７のゲート駆動回路における各部の波形図である。
【図９】従来例を示すゲート駆動回路の回路図である。
【図１０】同上、図９のゲート駆動回路における各部の波形図である。
【図１１】別な従来例を示すゲート駆動回路の回路図である。
【図１２】同上、図１１のゲート駆動回路における各部の波形図である。
【符号の説明】
【００７９】
２  ＭＯＳＦＥＴ（被駆動素子）
４１  充電動作回路
４２  放電動作回路
４３  回生回路
４５  電源回路（第２の電源）
Ｃ１  コンデンサ（容量性素子）
Ｃ２  入力キャパシタンス（ゲート入力容量）
Ｄ３  ダイオード（第１の一方向素子）
Ｄ４  ダイオード（第２の一方向素子）
Ｄ８  ダイオード（第２の一方向素子）
Ｅ１  直流電源（電源，第１の電源）
Ｌ１  インダクタンス素子
Ｓ１  スイッチ素子（第１のスイッチ素子）
Ｓ３  スイッチ素子（第２のスイッチ素子）
Ｓ４  スイッチ素子（第３のスイッチ素子）
【図１】
2008131668.tif 000003
【図２】
2008131668.tif 000004
【図３】
2008131668.tif 000005
【図４】
2008131668.tif 000006
【図５】
2008131668.tif 000007
【図６】
2008131668.tif 000008
【図７】
2008131668.tif 000009
【図８】
2008131668.tif 000010
【図９】
2008131668.tif 000011
【図１０】
2008131668.tif 000012
【図１１】
2008131668.tif 000013
【図１２】
2008131668.tif 000014