(57)【要約】【課題】短チャネル効果が抑制され、微細化されても高い電流駆動能力を有する半導体装置およびその製造方法を提供する。【解決手段】半導体装置は、半導体基板１００上に第１の保護膜１０１を形成する工程（ａ）と、半導体基板１００内に、第１導電型の第１の不純物を注入して埋め込みチャネル注入層１０３Ａを形成する工程（ｂ）と、工程（ａ）および工程（ｂ）の後、半導体基板１００を熱処理することにより、埋め込みチャネル注入層１０３Ａを活性化して、半導体基板１００の内、第１の保護膜１０１との界面部分に第１の不純物が偏析した埋め込みチャネル層１０３を形成する工程（ｃ）とを備えている。【選択図】図１
2008192723.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に保護膜を形成する工程（ａ）と、
前記半導体基板内に、第１導電型の第１の不純物を注入して埋め込みチャネル注入層を形成する工程（ｂ）と、
前記工程（ａ）および前記工程（ｂ）の後、前記半導体基板を熱処理することにより、前記埋め込みチャネル注入層を活性化して、前記半導体基板における前記保護膜との界面部分に前記第１の不純物が偏析した埋め込みチャネル層を形成する工程（ｃ）とを備えている半導体装置の製造方法。
【請求項２】
前記工程（ｃ）では、１０８０℃以上の温度で前記熱処理をする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１の不純物は、砒素である請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記工程（ｂ）では、前記埋め込みチャネル注入層における前記半導体基板の上面から深さ方向に離間した位置に前記第１の不純物の第１の濃度ピークが生じ、
前記工程（ｃ）では、前記埋め込みチャネル層における前記保護膜との界面部分に前記第１の不純物の偏析によって第２の濃度ピークが生じる請求項１〜３のうちいずれか１つに記載の半導体装置の製造方法。
【請求項５】
前記半導体基板内に第２導電型の第２の不純物を注入してパンチスルーストップ注入層を形成する工程（ｄ）と、
前記工程（ｄ）の後、前記半導体基板を熱処理することにより、前記パンチスルーストップ注入層を活性化して、前記埋め込みチャネル層の下方にパンチスルーストップ領域を形成する工程（ｅ）とをさらに備えている請求項１〜４のうちいずれか１つに記載の半導体装置の製造方法。
【請求項６】
前記埋め込みチャネル層上にゲート絶縁膜およびゲート電極を順次形成した後、前記ゲート電極をマスクとして、前記半導体基板内に第１導電型の第３の不純物を注入して、前記埋め込みチャネル層の両側に不純物注入層を形成する工程（ｆ）と、
前記ゲート電極の側面上に、サイドウォールを形成する工程（ｇ）と、
前記半導体基板を熱処理することにより、前記半導体基板における、前記ゲート絶縁膜との界面部分および前記サイドウォールとの界面部分に、前記第３の不純物が偏析した不純物拡散層を形成する工程（ｈ）とを備えている請求項１〜５のうちいずれか１つに記載の半導体装置の製造方法。
【請求項７】
前記工程（ｈ）では、１０８０℃以上の温度で前記熱処理をする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記第３の不純物は、砒素である請求項６または７に記載の半導体装置の製造方法。
【請求項９】
前記工程（ｆ）では、前記不純物注入層における前記半導体基板の上面から深さ方向に離間した位置に前記第３の不純物の第３の濃度ピークを生じ、
前記工程（ｈ）では、前記不純物拡散層における、前記ゲート絶縁膜との界面部分および前記サイドウォールとの界面部分に、前記第３の不純物の偏析によって第４の濃度ピークが生じる請求項６〜８のうちいずれか１つに記載の半導体装置の製造方法。
【請求項１０】
前記工程（ｃ）は、前記工程（ｈ）と同時に行う請求項６〜９のうちいずれか１つに記載の半導体装置の製造方法。
【請求項１１】
前記半導体基板上に、ゲート絶縁膜およびゲート電極を順次形成する工程（ａ）と、
前記ゲート電極をマスクとして、前記半導体基板内に第１導電型の第１の不純物を注入して不純物注入層を形成する工程（ｂ）と、
前記工程（ｂ）の後、前記ゲート電極の側面上に、サイドウォールを形成する工程（ｃ）と、
前記半導体基板を熱処理することにより前記不純物注入層を活性化して、前記半導体基板における、前記ゲート絶縁膜との界面部分および前記サイドウォールとの界面部分に、前記第１の不純物が偏析した不純物拡散層を形成する工程（ｄ）とを備えている半導体装置の製造方法。
【請求項１２】
前記工程（ｄ）では、１０８０℃以上の温度で前記熱処理する請求項１１に記載の半導体装置の製造方法。  
【請求項１３】
前記第１の不純物は、砒素である請求項１１または１２に記載の半導体装置の製造方法。
【請求項１４】
前記工程（ｂ）では、前記不純物拡散層における前記半導体基板の上面から深さ方向に離間した位置に前記第１の不純物の第１の濃度ピークが生じ、
前記工程（ｄ）では、前記不純物拡散層における、前記ゲート絶縁膜との界面部分および前記サイドウォールとの界面部分に、前記第１の不純物の偏析によって第２の濃度ピークが生じる請求項１１〜１３のうちいずれか１つに記載の半導体装置の製造方法。
【請求項１５】
半導体基板と、
前記半導体基板内に形成され、第１導電型の第１の不純物を含む埋め込みチャネル層と、
前記埋め込みチャネル層上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記半導体基板における前記ゲート電極の両側方下に、前記埋め込みチャネル層を挟んで形成されたソース領域およびドレイン領域とを備え、
前記埋め込みチャネル層は、前記ゲート絶縁膜との界面部分に、前記第１の不純物の第２の濃度ピークを有する半導体装置。
【請求項１６】
前記埋め込みチャネル層は、前記半導体基板の上面から深さ方向に離間した位置に、前記第１の不純物の第１の濃度ピークをさらに有する請求項１５に記載の半導体装置。
【請求項１７】
前記埋め込みチャネル層の下方に形成され、第２導電型の第２の不純物を含むパンチスルーストップ領域をさらに備えている請求項１５または１６に記載の半導体装置。
【請求項１８】
前記第２の不純物は、前記第１の濃度ピークの位置では前記第１の不純物よりも不純物濃度が高く、前記第２の濃度ピークの位置では前記第１の不純物よりも不純物濃度が低い請求項１７に記載の半導体装置。
【請求項１９】
半導体基板と、
半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極の側面上に形成されたサイドウォールと、
前記半導体基板における前記ゲート電極の両側方下に形成され、第１導電型の第１の不純物を含む不純物拡散層とを備え、
前記不純物拡散層は、前記ゲート絶縁膜との界面部分および前記サイドウォールとの界面部分に前記第１の不純物の濃度ピークを有する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばＭＯＳ（Metal Oxide Semiconductor）トランジスタなどの半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路装置の高集積化、高機能化および高速化に伴って、ＭＯＳトランジスタのゲート電極に金属を用い、ゲート絶縁膜に高誘電率を有する材料を用いる半導体装置が提案されている。さらに、この半導体装置のしきい値電圧の上昇を抑制するため、埋め込みチャネル構造を用いる技術が提案されている（特許文献１参照）。
【０００３】
しかしながら、埋め込みチャネル構造を有するＭＯＳトランジスタでは、ゲート長によるしきい値電圧の変化が大きく、短チャネル効果の抑制が課題となっている。そこで、この課題を解決するために、埋め込みチャネルと基板との接合を浅くする技術が提案されている（特許文献２参照）。
【特許文献１】特開２００４−１０３６３７号公報
【特許文献２】特開２００３−３３８６２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、上記の方法では、埋め込みチャネルと基板との接合を浅くするために、エピ層の形成やデカボラン注入などの技術が必要となり、工程数も多くなる。このため、上記の方法は比較的高価格な製造方法となってしまう。また、基板内に高濃度のパンチスルーストップ領域を設けているため、良好な基板バイアス効果が得られない恐れがある。
【０００５】
上記に鑑み、本発明は、短チャネル効果が抑制され、微細化されても高い電流駆動能力を有する半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明の半導体装置の第１の製造方法は、半導体基板上に保護膜を形成する工程（ａ）と、前記半導体基板内に、第１導電型の第１の不純物を注入して埋め込みチャネル注入層を形成する工程（ｂ）と、前記工程（ａ）および前記工程（ｂ）の後、前記半導体基板を熱処理することにより、前記埋め込みチャネル注入層を活性化して、前記半導体基板における前記保護膜との界面部分に前記第１の不純物が偏析した埋め込みチャネル層を形成する工程（ｃ）とを備えている。
【０００７】
この方法によれば、工程（ｃ）で埋め込みチャネル注入層の上面が保護膜によって保護されている状態で、半導体基板を熱処理することにより、保護膜との界面部分に第１の不純物が偏析した埋め込みチャネル層を形成することができる。その結果、埋め込みチャネル層を半導体基板内の浅い領域に形成することができるため、短チャネル効果を抑制することが可能となる。また、従来の埋め込みチャネル層を有する半導体装置の場合、半導体基板の上面付近に偏析による不純物の濃度ピークが存在しないため、第２導電型の不純物を含むパンチスルーストップ領域などの不純物プロファイルの影響を受けやすく、トランジスタのしきい値電圧の変動が非常に大きくなる恐れがあったが、本発明の半導体装置では、第１の不純物が偏析していることにより、第２導電型の不純物を含むパンチスルーストップ領域などの不純物プロファイルの影響が低減され、トランジスタのしきい値電圧の変動を抑制することが可能となる。従って、本発明の半導体装置の製造方法を用いると、短チャネル効果が抑制され、微細化されても高電流駆動能力を有する半導体装置を作製することが可能となる。
【０００８】
なお、前記工程（ｃ）では、１０８０℃以上の温度で前記熱処理をすることが好ましい。この場合、ここで、従来の半導体装置の製造方法では、不純物拡散層を活性化するための熱処理は、例えば１０５０℃以下で行っており、この温度による熱処理で不純物拡散層の上面部分に不純物が偏析する傾向はほとんど見られなかった。これに対して、本発明の第１の半導体装置の製造方法では、１０８０℃以上の温度で熱処理することにより、不純物拡散層の上面部分に第１の不純物を偏析させることができる。
【０００９】
また、前記半導体基板内に、第２導電型の第２の不純物を注入してパンチスルーストップ注入層を形成する工程（ｄ）と、前記工程（ｄ）の後、前記半導体基板を熱処理することにより、前記パンチスルーストップ注入層を活性化して、前記埋め込みチャネル層の下方にパンチスルーストップ領域を形成する工程（ｅ）とをさらに備えていてもよい。この場合、第２導電型の第２の不純物を含むパンチスルーストップ領域を形成することで、埋め込みチャネル層に注入された第１導電型の第１の不純物を相殺することができるため、半導体基板内の不純物濃度を低下させることができ、基板バイアス効果を抑制することができる。
【００１０】
続いて、本発明の半導体装置の第２の製造方法は、前記半導体基板上に、ゲート絶縁膜およびゲート電極を順次形成する工程（ａ）と、前記ゲート電極をマスクとして、前記半導体基板内に第１導電型の第１の不純物を注入して不純物注入層を形成する工程（ｂ）と、前記工程（ｂ）の後、前記ゲート電極の側面上に、サイドウォールを形成する工程（ｃ）と、前記半導体基板を熱処理することにより前記不純物注入層を活性化して、前記半導体基板における、前記ゲート絶縁膜との界面部分および前記サイドウォールとの界面部分に、前記第１の不純物が偏析した不純物拡散層を形成する工程（ｄ）とを備えている。
【００１１】
この第２の製造方法によれば、工程（ｄ）で不純物注入層の上面の一部がゲート絶縁膜およびサイドウォールにより保護されている状態で熱処理することで、ゲート絶縁膜との界面部分およびサイドウォールとの界面部分に第１の不純物が偏析した不純物拡散層を得ることができる。その結果、不純物拡散層の上面部分における不純物濃度が高くなるため、不純物拡散層のシート抵抗の低減化を図ることができる。従って、本発明の半導体装置の第２の製造方法を用いると、微細化されても高い電流駆動能力を有し、高速に動作可能な半導体装置を製造することができる。
【００１２】
次に、本発明の第１の半導体装置は、半導体基板と、前記半導体基板内に形成され、第１導電型の第１の不純物を含む埋め込みチャネル層と、前記埋め込みチャネル層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記半導体基板における前記ゲート電極の両側方下に、前記埋め込みチャネル層を挟んで形成されたソース領域およびドレイン領域とを備え、前記埋め込みチャネル層は、前記ゲート絶縁膜との界面部分に、前記第１の不純物の第２の濃度ピークを有する。
【００１３】
この構成によれば、ゲート絶縁膜との界面部分に第１の不純物の第２の濃度ピークが生じており、半導体基板内の浅い領域に形成された埋め込みチャネル層を備えている。これにより、短チャネル効果を抑制することができ、さらに、従来の埋め込みチャネル層を有する半導体装置に比べて、第２導電型の不純物を含むパンチスルーストップ領域などの不純物プロファイルの影響を受けにくく、トランジスタのしきい値電圧の変動を抑制することができる。その結果、本発明の第１の半導体装置は、短チャネル効果が抑制され、微細化されても高い電流駆動能力を示すことができる。
【００１４】
続いて、本発明の第２の半導体装置は、半導体基板と、半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極および前記ゲート絶縁膜の側面上に形成されたサイドウォールと、前記半導体基板における前記ゲート電極の両側方下に形成され、第１導電型の第１の不純物を含む不純物拡散層とを備え、前記不純物拡散層は、前記ゲート絶縁膜との界面部分および前記サイドウォールとの界面部分に前記第１の不純物の濃度ピークを有する。
【００１５】
この構成によれば、ゲート絶縁膜との界面部分およびサイドウォールとの界面部分に第１の不純物の濃度ピークが生じており、この濃度ピークが生じる領域では、第１の不純物が偏析している。このため、不純物拡散層の上面部分における不純物の濃度が大きくなっているため、不純物拡散層のシート抵抗を低減させることができる。その結果、本発明の第２の半導体装置では、微細化されても高い電流駆動能力を有し、高速に動作することが可能となる。 
【発明の効果】
【００１６】
本発明の半導体装置およびその製造方法によると、埋め込みチャネル層や不純物拡散層などの不純物が注入された領域では、該領域の表面部分で不純物が偏析しているため、短チャネル効果の抑制や不純物を注入した層のシート抵抗の低抵抗化を図ることができる。これにより、微細化されても高い電流駆動能力の有する半導体装置を実現することができる。
【発明を実施するための最良の形態】
【００１７】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。図１（ａ）〜（ｃ）および図２（ａ）〜（ｃ）は、それぞれ本実施形態に係る半導体装置の製造方法を示す断面図である。最初に、図２（ｃ）を用いて本実施形態に係る半導体装置の構成について説明する。
【００１８】
図２（ｃ）に示すように、本実施形態の半導体装置は、例えばシリコンからなる半導体基板１００と、半導体基板１００内に形成され、例えばｐ型不純物のボロン（Ｂ）を含むウエル層１０５と、ウエル層１０５内に形成された素子分離領域１２０と、半導体基板１００における素子分離領域１２０によって取り囲まれた領域（活性領域）上に形成され、例えばシリコン酸化膜からなるゲート絶縁膜１０６と、ゲート絶縁膜１０６上に形成され、例えば多結晶シリコンからなるゲート電極１０７と、半導体基板１００（活性領域）におけるゲート電極１０７の両側方下に形成され、例えばｎ型不純物の砒素（Ａｓ）を含むエクステンション領域となる不純物拡散層１０８と、半導体基板１００（活性領域）におけるゲート電極１０７の直下に両側を不純物拡散層１０８に挟まれて形成され、例えばｎ型不純物の砒素を含む埋め込みチャネル層１０３とを備えている。ウエル層１０５内には、不純物拡散層１０８および埋め込みチャネル層１０３の下方に、例えばｐ型不純物のボロンを含むパンチスルーストップ領域１０４がさらに備えられている。
【００１９】
また、本実施形態の半導体装置において、埋め込みチャネル層１０３は、半導体基板１００の上面から深さ方向に０．０５μｍ程度離間した位置に砒素の第１の濃度ピークを有し、半導体基板１００におけるゲート絶縁膜１０６との界面部分に砒素の第２の濃度ピークを有している（図３（ｃ）参照）。この第２の濃度ピークの領域は砒素の偏析によって形成されている。
【００２０】
本実施形態の半導体装置の特徴は、埋め込みチャネル層１０３が、ゲート絶縁膜１０６との界面部分に砒素の偏析によって生じた第２の濃度ピークを有していることにある。この構成によれば、半導体基板１００内に浅く形成された埋め込みチャネル層１０３により、短チャネル効果を抑制することができる。さらに、ゲート絶縁膜１０６との界面部分に砒素が偏析していることにより、従来の埋め込みチャネル層を有する半導体装置に比べて、ｐ型不純物を含むパンチスルーストップ領域１０４などの不純物プロファイルの影響を受けにくく、トランジスタのしきい値電圧の変動を抑制することができる。その結果、本実施形態の半導体装置は、短チャネル効果が抑制され、微細化されても高い電流駆動能力を示すことが可能となる。
【００２１】
また、本実施形態の半導体装置では、埋め込みチャネル層１０３の下方にｐ型不純物を含むパンチスルーストップ領域１０４を設けることで、埋め込みチャネル層１０３に注入されたｎ型不純物を相殺することができるため、半導体基板１００内の不純物濃度を低下させることができ、基板バイアス効果を抑制することができる。
【００２２】
次に、本実施形態の半導体装置の製造方法について説明する。なお、図３（ａ）〜（ｄ）は、それぞれ本実施形態の半導体装置の製造方法に係る不純物濃度プロファイルを示す図である。
【００２３】
最初に、図１（ａ）に示すように、半導体基板１００内に素子分離領域１２０を形成した後、半導体基板１００上の全面に、例えば酸化膜からなる厚さ１０ｎｍの第１の保護膜１０１および例えば窒化膜からなる厚さ１５ｎｍの第２の保護膜１０２を順次形成する。次に、半導体基板１００における素子分離領域１２０によって囲まれた領域（活性領域）に、例えばｎ型不純物である砒素（Ａｓ）を、注入エネルギー１６０ｋｅＶ、注入ドーズ量４×１０１２ｉｏｎｓ／ｃｍ２の条件でイオン注入して、ｎ型不純物を含む埋め込みチャネル注入層１０３Ａを形成する。この時、図３（ａ）に示すように、埋め込みチャネル注入層１０３Ａは、半導体基板１００の上面から深さ方向に０．０５μｍ離れた領域付近では砒素の第１の濃度ピークを有している。
【００２４】
次に、図１（ｂ）に示すように、半導体基板１００を１１００℃の高温で１０秒程度の短時間の熱処理することにより、埋め込みチャネル注入層１０３Ａ中の砒素を活性化して埋め込みチャネル層１０３を形成する。このとき、埋め込みチャネル注入層１０３Ａの上面が第１の保護膜１０１に保護されている状態で、１１００℃程度の温度で短時間熱処理することによって、半導体基板１００と第１の保護膜１０１との界面部分に砒素が偏析する。そのため、図３（ｂ）に示す埋め込みチャネル層１０３の不純物濃度プロファイルでは、第１の濃度ピークとは別に、半導体基板１００における第１の保護膜１０１との界面部分に第２の濃度ピークが現れる。この第２の濃度ピークは、熱処理が高温で長時間であるほど、顕著に現れる。
【００２５】
ここで、偏析により第２の濃度ピークが現れるメカニズムについて簡単に説明する。従来の半導体装置では、埋め込みチャネル注入層１０３Ａなどの不純物注入層上に、第１の保護膜１０１や第２の保護膜１０２などの保護膜が形成されていない状態で高温の熱処理を行う場合、半導体基板中を拡散して半導体基板の表面に到達した不純物は半導体基板の外に外方拡散するために、半導体基板の表面に不純物が偏析する傾向はほとんど見られない。また、不純物注入層上に保護膜が形成されている状態で１０５０℃以下で半導体基板を熱処理する場合、半導体基板中における不純物の拡散速度に比べて保護膜中における不純物の拡散速度が速いため、半導体基板の表面に到達した不純物は保護膜中に拡散してしまい、半導体基板の表面に不純物が偏析することはない。これに対して、本発明の半導体装置の製造方法の様に、不純物注入層上に保護膜が形成されている状態で１０８０℃以上の高温で熱処理をする場合、半導体基板中における不純物の拡散速度に比べて保護膜中における不純物の拡散速度が遅くなるため、半導体基板の表面に到達した不純物は、半導体基板の表面に偏析する。その結果、埋め込みチャネル層１０３の不純物濃度プロファイルでは、第２の濃度ピークが現れる。以上のことより、本実施形態の半導体装置の製造方法では、半導体基板１００の表面に不純物を偏析するために、１０８０℃以上の温度で熱処理する必要があり、１１００℃以上の温度で熱処理することがより好ましい。
【００２６】
続いて、図１（ｃ）に示すように、半導体基板１００内に例えばｐ型不純物であるボロン（Ｂ）を、注入エネルギー３５ｋｅＶ、注入ドーズ量４×１０１２ｉｏｎｓ／ｃｍ２の条件でイオン注入して、ｐ型不純物を含むパンチスルーストップ注入層１０４Ａを形成する。さらに、半導体基板１００内にｐ型不純物であるボロン（Ｂ）を、注入エネルギー２８０ｋｅＶ、注入ドーズ量１×１０１３ｉｏｎｓ／ｃｍ２の条件でイオン注入して、ｐ型不純物を含むウエル注入層１０５Ａを形成する。
【００２７】
次に、図２（ａ）に示すように、第２の保護膜１０２および第１の保護膜１０１を順次除去する。
【００２８】
次に、図２（ｂ）に示すように、半導体基板１００に対して８５０℃、１０分の熱処理を行うことにより、埋め込みチャネル層１０３上に例えばシリコン酸化膜からなる厚さ２ｎｍのゲート絶縁膜１０６を形成する。この熱処理により、パンチスルーストップ注入層１０４Ａおよびウエル注入層１０５Ａは活性化され、それぞれパンチスルーストップ領域１０４およびウエル層１０５が形成される。この時、図３（ｃ）に示すように、パンチスルーストップ領域１０４は、半導体基板１００の上面から深さ方向に０．１μｍ離れた付近にボロンの濃度ピークを有している。また、砒素の第１の濃度ピークの位置近傍からさらに深い領域では、砒素に比べてボロンの不純物濃度が高くなっている。従って、パンチスルーストップ領域１０４におけるボロンの不純物濃度プロファイルは、砒素の第１の濃度ピークを覆うように形成されている。
【００２９】
次に、図２（ｃ）に示すように、ゲート絶縁膜１０６上に例えば多結晶シリコン膜を形成した後、該多結晶シリコン膜をパターニングしてゲート電極１０７を形成する。続いて、半導体基板１００にゲート電極１０７をマスクとしてｎ型不純物である砒素をイオン注入することにより、半導体基板１００（活性領域）におけるゲート電極１０７の両側方下に、例えばｎ型不純物を含むエクステンション領域となる不純物拡散層１０８を形成する。その後、公知の方法で、ゲート電極１０７およびゲート絶縁膜１０６の側面上へのサイドウォールの形成、ｎ型不純物を含むソースおよびドレイン領域の形成、ゲート電極１０７やソースおよびドレイン領域上へのシリサイド層形成などを行い、ｎ型ＭＯＳトランジスタを製造する。なお、不純物拡散層１０８として、エクステンション領域の代わりに、ｎ型ＬＤＤ（Lightly Doped Drain）領域やｎ型ソースおよびドレイン領域を形成してもよい。以上の工程を経て、最終的には、図３（ｄ）に示すように、接合深さが０．０２５μｍ以下となる半導体基板１００内の非常に浅い領域に、ｎ型不純物を含む埋め込みチャネル層が形成される。
【００３０】
本実施形態の製造方法の特徴は、図１（ｂ）に示す工程で埋め込みチャネル注入層１０３Ａの上面が第１の保護膜１０１によって保護されている状態で、高温（１０８０℃）で短時間、半導体基板１００を熱処理して埋め込みチャネル層１０３を形成することにある。これにより、埋め込みチャネル層１０３は、半導体基板１００の上面から深さ方向に離間した位置にイオン注入によって生じた第１の濃度ピークと、第１の保護膜１０１との界面部分に砒素の偏析によって生じた第２の濃度ピークとを有する砒素の不純物濃度プロファイルを得ることができる。その結果、埋め込みチャネル層１０３とパンチスルーストップ領域１０４との接合を浅く形成することができるため、短チャネル効果を抑制することが可能となる。また、従来の埋め込みチャネル層を有する半導体装置の場合、半導体基板の表面付近に偏析による第２の濃度ピークが存在しないため、ｐ型不純物を含むパンチスルーストップ領域などの不純物プロファイルの影響を受けやすく、トランジスタのしきい値電圧の変動が非常に大きくなる恐れがある。これに対して、本実施形態の埋め込みチャネル層１０３を有する半導体装置では、第２の濃度ピークが存在していることにより、ｐ型不純物を含むパンチスルーストップ領域１０４などの不純物プロファイルの影響が低減され、トランジスタのしきい値電圧の変動を抑制することが可能となる。従って、本実施形態の半導体装置の製造方法を用いると、短チャネル効果が抑制され、微細化されても高電流駆動能力を有する半導体装置を作製することができる。
【００３１】
なお、本実施形態の半導体装置の製造方法では、図１（ａ）に示す工程で、第１の保護膜１０１および第２の保護膜１０２を形成した状態で埋め込みチャネル注入層１０３Ａを形成したが、これに限定されるものではなく、第２の保護膜１０２を形成せずに第１の保護膜１０１のみを形成した状態でイオン注入を行ってもよい。
【００３２】
また、本実施形態の製造方法では、素子分離領域１２０を形成した後に埋め込みチャネル層１０３を形成したが、素子分離領域１２０を形成する前に埋め込みチャネル層１０３を形成してもよい。なお、イオン注入によってパンチスルーストップ注入層１０４Ａおよびウエル注入層１０５Ａを形成する前に、第２の保護膜１０２を除去してもよい。
【００３３】
また、本実施形態の製造方法では、埋め込みチャネル注入層１０３Ａに対する高温での熱処理を図１（ｂ）に示す工程で行っているが、パンチスルーストップ注入層１０４Ａやウエル注入層１０５Ａを形成した後に実施してもよい。この場合、パンチスルーストップ注入層１０４Ａやウエル注入層１０５Ａを形成した後に、埋め込みチャネル注入層１０３Ａを形成してもよい。また、図１（ｂ）に示す工程では、砒素が偏析した埋め込みチャネル層１０３を形成するための熱処理を行わず、図２（ｃ）に示す工程で、ソースおよびドレイン領域の不純物を活性化すると同時に、埋め込みチャネル注入層１０３Ａを活性化して埋め込みチャネル層１０３を形成してもよい。なお、この時、１０８０℃以上の高温で熱処理することが好ましい。この方法では、工程数を減らすことができるため、比較的容易に本実施形態の半導体装置を製造することができる。
【００３４】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置およびその製造方法について、図面を参照しながら説明する。図４（ａ）〜（ｃ）および図５（ａ）、（ｂ）は、本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。最初に、図５（ｂ）を用いて本実施形態の半導体装置の構成について説明する。
【００３５】
図５（ｂ）に示すように、本実施形態の半導体装置は、例えばシリコンからなる半導体基板１００と、半導体基板１００内に形成され、例えばｐ型不純物のボロンを含むウエル層１０５と、ウエル層１０５内に形成された素子分離領域（図示せず）と、半導体基板１００における素子分離領域１２０によって取り囲まれた領域（活性領域）上に形成され、例えばシリコン酸化膜からなるゲート絶縁膜１０６と、ゲート絶縁膜１０６上に形成され、例えば多結晶シリコンからなるゲート電極１０７と、半導体基板１００（活性領域）におけるゲート電極１０７の両側方下に形成され、例えばｎ型不純物の砒素（Ａｓ）を含むエクステンション領域となる不純物拡散層１０８と、ゲート絶縁膜１０６およびゲート電極１０７の側面上に形成されたサイドウォール１０９と、半導体基板１００（活性領域）におけるサイドウォール１０９の外側方下に形成され、例えばｎ型不純物の砒素を含むソース・ドレイン領域１１０とを備えている。また、ウエル層１０５内には、不純物拡散層１０８及びソース・ドレイン領域１１０の下方に、例えばｐ型不純物を含むパンチスルーストップ領域１０４がさらに備えられている。なお、不純物拡散層１０８は、ゲート絶縁膜１０６との界面部分およびサイドウォール１０９との界面部分に、砒素の偏析によって形成された濃度ピークを有している（図６（ｂ）の第２の濃度ピーク参照）。
【００３６】
本実施形態の半導体装置の特徴は、ゲート絶縁膜１０６との界面部分およびサイドウォール１０９の界面部分に砒素が偏析した不純物拡散層１０８を備えていることにある。この構成によれば、ｎ型不純物を含む不純物拡散層１０８の上面部分における不純物の濃度が大きくなっているため、不純物拡散層１０８のシート抵抗を低減させることができる。その結果、本実施形態の半導体装置では、微細化されても高い電流駆動能力を有し、高速に動作することが可能となる。
【００３７】
次に、本実施形態の半導体装置の製造方法について説明する。なお、図６（ａ）および（ｂ）は、本実施形態の半導体装置の製造方法に係る不純物濃度プロファイルを示す図である。
【００３８】
まず、図４（ａ）に示すように、例えばシリコンからなる半導体基板１００上に、例えば酸化膜からなる注入保護膜１１１を形成した後、半導体基板１００にｐ型不純物であるボロン（Ｂ）を、注入エネルギー３０ｋｅＶ、注入ドーズ量２×１０１２ｉｏｎｓ／ｃｍ２の条件でイオン注入して、チャネル注入層１２１Ａを形成する。さらに、ｐ型不純物であるボロン（Ｂ）を、注入エネルギー２８０ｋｅＶ、注入ドーズ量１×１０１３ｉｏｎｓ／ｃｍ２の条件でイオン注入してウエル注入層１０５Ａを形成する。
【００３９】
次に、図４（ｂ）に示すように、注入保護膜１１１を除去した後、半導体基板１００に対して、８００℃、３０分の熱処理を行うことにより、例えばシリコン酸化膜からなる厚さ２ｎｍのゲート絶縁膜１０６を形成する。この時、熱処理によって、チャネル注入層１２１Ａおよびウエル注入層１０５Ａに注入されたｐ型不純物が活性化されて、ｐ型不純物を含むチャネル層１２１およびウエル層１０５がそれぞれ形成される。なお、チャネル注入層１２１Ａおよびウエル注入層１０５Ａに注入された不純物を活性化するための熱処理は、ゲート絶縁膜１０６を形成する前に行ってもよい。
【００４０】
続いて、図４（ｃ）に示すように、ゲート絶縁膜１０６上に例えば多結晶シリコン膜を形成した後、該多結晶シリコン膜をパターニングしてゲート電極１０７を形成する。次いで、半導体基板１００内に、ゲート電極１０７をマスクにしてｎ型不純物である砒素を注入エネルギー６０ｋｅＶ、注入ドーズ量１×１０１３ｉｏｎｓ／ｃｍ２の条件でイオン注入することにより、半導体基板１００におけるゲート電極１０７の両側方下に、ｎ型不純物を含むエクステンション注入層となる不純物注入層１０８Ａを形成する。この時、図６（ａ）に示すように、不純物注入層１０８Ａは、半導体基板１００の上面から深さ方向に０．０３μｍ程度離間した位置に、砒素の第１の濃度ピークを有している。
【００４１】
次に、図５（ａ）に示すように、半導体基板１００上の全面に例えばシリコン窒化膜を形成した後、異方性ドライエッチングにより該シリコン窒化膜をエッチバックすることで、ゲート電極１０７およびゲート絶縁膜１０６の側面上にサイドウォール１０９を形成する。次いで、半導体基板１００に対して、１１００℃の温度で１０秒程度の短時間熱処理を行うことにより、不純物注入層１０８Ａ中の砒素を活性化して、ｎ型不純物を含むエクステンション領域となる不純物拡散層１０８を形成する。この時、不純物注入層１０８Ａの上面の一部は、ゲート絶縁膜１０６およびサイドウォール１０９によって保護されているため、高温で短時間の熱処理することによって、ゲート絶縁膜１０６との界面部分およびサイドウォール１０９との界面部分で砒素が偏析する。そのため、図６（ｂ）に示す不純物拡散層１０８の不純物濃度プロファイルでは、第１の濃度ピークとは別に、半導体基板１００における、ゲート絶縁膜１０６との界面部分及びサイドウォール１０９との界面部分に第２の濃度ピークが現れる。この第２の濃度ピークは、熱処理が高温で長時間であるほど、顕著に現れる。なお、砒素を偏析させるためには、１０８０℃以上の温度で熱処理を行う必要があり、１１００℃以上の温度で熱処理することがより好ましい。
【００４２】
次に、図５（ｂ）に示すように、ゲート電極１０７およびサイドウォール１０９をマスクにして半導体基板１００に、ｎ型不純物である砒素を注入エネルギー５０ｋｅＶ、注入ドーズ量３×１０１５ｉｏｎｓ／ｃｍ２の条件でイオン注入することにより、半導体基板１００におけるサイドウォール１０９の外側方下にｎ型不純物を含むソース・ドレイン領域１１０を形成する。
【００４３】
以降、ｎ型のソース・ドレイン領域１１０上へのシリサイド層形成などを行い、本実施形態に係るｎ型ＭＯＳトランジスタを製造する。なお、不純物拡散層１０８として、エクステンション領域の代わりに、ｎ型不純物を含むＬＤＤ領域およびソース・ドレイン領域を形成してもよい。
【００４４】
本実施形態の半導体装置の製造方法の特徴は、図５（ａ）に示す工程で不純物注入層１０８Ａの上面の一部をゲート絶縁膜１０６およびサイドウォール１０９により保護している状態で、高温（１０８０℃）で熱処理することにある。これにより、エクステンション領域となる不純物拡散層１０８は、ゲート絶縁膜１０６との界面部分およびサイドウォール１０９との界面部分に砒素の偏析によって生じた第２の濃度ピークを有する砒素の不純物濃度プロファイルを得ることができる。その結果、不純物拡散層１０８の上面部分における不純物濃度が高くなるため、不純物拡散層１０８のシート抵抗の低減化を図ることができる。
【００４５】
なお、本実施形態の半導体装置の製造方法では、ｐ型不純物を含むチャネル層１２１を備えた表面チャネル構造を有する半導体装置の一例を説明したが、上述の第１の実施形態で挙げた埋め込みチャネル構造を有する半導体装置も製造することができる。具体的な製造方法としては、図１（ａ）〜（ｃ）および図２（ａ）、（ｂ）に示すように、第１の実施形態の半導体装置の製造方法と同様な工程により、半導体基板１００内に、素子分離領域１２０と、ｐ型不純物を含むウエル層１０５およびパンチスルーストップ領域１０４と、ｎ型不純物を含む不純物注入層１０８Ａおよび埋め込みチャネル層とを形成し、半導体基板１００の活性領域上に、ゲート絶縁膜１０６およびゲート電極１０７を形成する。続いて、図５（ａ）に示すように、ゲート絶縁膜１０６およびゲート電極１０７の側面上に、例えばシリコン窒化膜からなるサイドウォール１０９を形成する。次いで、半導体基板１００に対して、１１００℃の温度で１０秒程度の短時間熱処理を行うことにより、不純物注入層１０８Ａ中の砒素を活性化して、ｎ型不純物を含む不純物拡散層１０８を形成する。その後、図５（ｂ）に示すように、上述の本実施形態の半導体装置の製造方法と同様にしてソース・ドレイン領域１１０を形成する。なお、この方法の場合、図１（ｂ）に示す埋め込みチャネル注入層１０３Ａを活性化するための熱処理は必ずしも行う必要はなく、図５（ａ）に示す工程で行う熱処理により、埋め込みチャネル注入層１０３Ａと不純物注入層１０８Ａとを同時に活性化してもよい。以降、所定の工程を経て、埋め込みチャネル層および不純物拡散層１０８を備えた半導体装置を得ることができる。この方法によれば、ゲート絶縁膜１０６との界面部分に砒素が偏析し、半導体基板１００内の浅い領域に設けられた埋め込みチャネル層１０３と、ゲート絶縁膜１０６との界面部分およびサイドウォール１０９との界面部分に砒素が偏析した不純物拡散層１０８とを形成することができる。その結果、短チャネル効果が抑制され、且つ、エクステンション領域となる不純物拡散層１０８のシート抵抗が低減されるため、第１の実施形態の半導体装置に比べ、微細化されてもより高い電流駆動能力を有する半導体装置を実現することができる。
【００４６】
なお、本実施形態の半導体装置およびその製造方法では、サイドウォール１０９は、シリコン窒化膜からなる単層膜に限定されるものではなく、ゲート絶縁膜１０６およびゲート電極１０７の側面から半導体基板１００の上面にわたって形成されたＬ字型のシリコン酸化膜と該シリコン酸化膜上に形成されたシリコン窒化膜とから構成される積層膜であってもよい。また、ゲート電極１０７とサイドウォール１０９との間に、シリコン酸化膜などからなるオフセットスペーサがあってもよい。
【００４７】
また、本実施形態の半導体装置の製造方法において、図５（ａ）に示す工程で不純物注入層１０８Ａ中の砒素を活性化するための熱処理は行わず、図５（ｂ）に示す工程で行う熱処理により、ソース・ドレイン領域１１０の不純物を活性化するのと同時に、不純物注入層１０８Ａ中の砒素を活性化してもよい。この場合の熱処理は、１０８０℃以上の温度、より好ましくは１１００℃以上の温度で行う。なお、従来の半導体装置の製造方法では、ソース・ドレイン領域の不純物を活性化するための熱処理は１０５０℃以下で行っていたため、この熱処理により不純物が偏析する傾向は見られず、本実施形態の半導体装置のように第２の濃度ピークを有する不純物濃度プロファイルを得ることができなかった。
【００４８】
なお、本発明に係る第１の実施形態および第２の実施形態の半導体装置およびその製造方法において、ゲート絶縁膜１０６の材料としてシリコン酸化膜を用いた例を挙げたが、これに限定されるものではなく、シリコン窒化膜（Ｓｉ３Ｎ４）、シリコン酸窒化膜（ＳｉＯＮ）あるいは、Ａｌ２Ｏ３、ＺｒＯ２、ＨｆＯ２、ＴｉＯ２、またはＴａ２Ｏ５などの金属酸化膜を用いてもよい。
【００４９】
また、ゲート電極１０７の材料として、上述した多結晶シリコン膜の他に、導電化されたアモルファスシリコンなどの半導体や、金属などを用いてもよい。
【００５０】
また、本発明に係る第１の実施形態および第２の実施形態の半導体装置およびその製造方法では、ｎ型不純物として砒素を用いたが、リンやアンチモンを用いてもよい。また、ｎ型ＭＯＳトランジスタについて説明したが、これに限定されるものではなく、埋め込みチャネル層１０３やエクステンション領域となる不純物拡散層１０８にボロンやインジウムなどのｐ型不純物を注入させたｐ型ＭＯＳトランジスタを用いてもよい。
【００５１】
なお、図６（ｂ）に示すように、第２の濃度ピークが生じる高温熱処理により、図６（ａ）で示す第１の濃度ピークが消滅してもよい。
【産業上の利用可能性】
【００５２】
本発明の半導体装置およびその製造方法は、微細なＭＯＳトランジスタの高駆動化に有用である。
【図面の簡単な説明】
【００５３】
【図１】（ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図ある。
【図２】（ａ）〜（ｃ）は、第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図３】（ａ）〜（ｄ）は、第１の実施形態に係る半導体装置の製造方法における不純物濃度プロファイルを示す図である。
【図４】（ａ）〜（ｃ）は、本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図５】（ａ）および（ｂ）は、第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図６】（ａ）および（ｂ）は、第２の実施形態に係る半導体装置の製造方法における不純物濃度プロファイルを示す断面図である。
【符号の説明】
【００５４】
１００      半導体基板 
１０１      第１の保護膜 
１０２      第２の保護膜 
１０３      埋め込みチャネル層 
１０３Ａ    埋め込みチャネル注入層 
１０４      パンチスルーストップ領域 
１０４Ａ    パンチスルーストップ注入層 
１０５      ウエル層 
１０５Ａ    ウエル注入層 
１０６      ゲート絶縁膜 
１０７      ゲート電極 
１０８      不純物拡散層 
１０８Ａ    不純物注入層
１０９      サイドウォール 
１１０      ソース・ドレイン領域 
１１１      注入保護膜 
１２０      素子分離領域 
１２１      チャネル層 
１２１Ａ    チャネル注入層 
【図１】
2008192723.tif 000003
【図２】
2008192723.tif 000004
【図３】
2008192723.tif 000005
【図４】
2008192723.tif 000006
【図５】
2008192723.tif 000007
【図６】
2008192723.tif 000008