(57)【要約】【課題】狭窄構造を有した半導体層を酸化させることなく形成することができ、半導体デバイスの信頼性を向上させることができること。【解決手段】複数の半導体層を積層して備える面発光レーザ素子１００の製造方法は、スペーサ層６上にマスク層１６を形成するマスク形成工程と、スペーサ層６上のマスク層１６以外の領域に、マスク層１６がスペーサ層６上から熱によって除去される除去温度より低い成長温度で電流狭窄層７を選択成長させる選択成長工程と、マスク層１６を除去温度まで昇温させ、スペーサ層６上から熱によって除去するマスク除去工程と、を含む。【選択図】    図１
2008270790.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体層を積層して備える半導体デバイスの製造方法において、
第１半導体層上にマスク層を形成するマスク形成工程と、
前記第１半導体層上の前記マスク層以外の領域に、前記マスク層が前記第１半導体層上から熱によって除去される除去温度より低い成長温度で第２半導体層を選択成長させる選択成長工程と、
前記マスク層を前記除去温度まで昇温させ、前記第１半導体層上から熱によって除去するマスク除去工程と、
を含むことを特徴とする半導体デバイスの製造方法。
【請求項２】
前記マスク形成工程は、前記第２半導体層の結晶成長可能な温度範囲における最低温度より前記除去温度が大きくなるように前記マスク層を形成することを特徴とする請求項１に記載の半導体デバイスの製造方法。
【請求項３】
前記マスク除去工程は、少なくとも前記第２半導体層を構成するＶ族元素のうち１つを含んだ雰囲気中で前記マスク層を昇温させることを特徴とする請求項１または２に記載の半導体デバイスの製造方法。
【請求項４】
前記マスク層が除去された前記第１半導体層上と前記第２半導体層上とに第３半導体層を再成長させる再成長工程を含むことを特徴とする請求項１〜３のいずれか一つに記載の半導体デバイスの製造方法。
【請求項５】
前記選択成長工程は、前記第２半導体層に所定の導電型不純物を添加し、
前記再成長工程は、前記所定の導電型不純物とは異なる導電型不純物を前記第３半導体層に添加することを特徴とする請求項４に記載の半導体デバイスの製造方法。
【請求項６】
前記マスク除去工程および前記再成長工程は、同一の加熱炉内で処理されることを特徴とする請求項４または５に記載の半導体デバイスの製造方法。
【請求項７】
前記半導体デバイスは、レーザ素子であり、
前記第２半導体層は、前記レーザ素子に注入される注入電流を狭窄する狭窄構造を有することを特徴とする請求項１〜６のいずれか一つに記載の半導体デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体層を積層して備える半導体デバイスの製造方法に関する。
【背景技術】
【０００２】
半導体デバイスとして、例えば垂直共振器型面発光レーザ（ＶＣＳＥＬ：Vertical  Cavity  Surface  Emitting  Laser、以下、面発光レーザ素子と称す。）は、光インターコネクションをはじめとする種々の光通信用光源、あるいは他の様々なアプリケーション用デバイスとして利用されている（例えば、特許文献１参照）。面発光レーザ素子は、基板に対して垂直方向にレーザ光を射出するため、従来の端面発光型レーザ素子に比べて同一基板上に複数の素子を容易に２次元配列させることができる。また、活性層体積が非常に小さいため、極低閾値電流および低消費電力でレーザ発振が可能であるなど、多くの利点を有している。
【０００３】
一般に、面発光レーザ素子では、活性層内の電流密度を高めるため、注入電流を狭窄する電流狭窄層が形成される。電流狭窄層は、例えば特許文献１に示されるように、メサポスト内に設けられたＡｌ含有層としての半導体層をその周囲から選択的に酸化させることで形成される。あるいは、非特許文献１に「n-blocking  layer」として示されるように、ＭＢＥ（Molecular  Beam  Epitaxy：分子線エピタキシ）等によってｎ型半導体層を結晶成長させ、ＲＩＥ（Reactive  Ion  Etching：反応性イオンエッチング）等によって開口部を形成した後、その開口部上およびｎ型半導体層上にＭＢＥ等によってｐ型半導体層を再成長させることで形成される。
【０００４】
【特許文献１】特開２００４−２０７３８０号公報
【非特許文献１】“VCSEL  ARRAYS  WITH  LOW  THRESHOLD  CURRENTS  AND  STABLE  LINEAR  POLARIZATION”、SPIE、1998、Vol.3286、p.76-83
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に示されるようにＡｌ酸化層で電流狭窄層を形成した場合、酸化にともなって発生する歪の影響により、面発光レーザ素子として所望の素子性能を実現することができず、十分な素子信頼性を得ることができないという問題があった。また、非特許文献１に示されるようにＭＢＥとＲＩＥとによる処理を併用する場合には、処理ごとに専用の装置を用いる必要があり、その装置間の移動において半導体層を大気中に暴露させざるを得ず、これにより半導体層が酸化され、結晶性が悪化することで、面発光レーザ素子として所望の素子性能を実現することができず、十分な素子信頼性を得ることができないという問題があった。酸化による結晶表面の悪化程度が甚大な場合には、電流狭窄層上に所望の半導体層を成長させることができず、面発光レーザ素子を製作することができないという問題があった。
【０００６】
本発明は、上記に鑑みてなされたものであって、電流狭窄層等、、酸化し易い材料、例えばＡｌ等を用いることの多い狭窄構造を有した半導体層を酸化させることなく形成することができ、半導体デバイスの信頼性を向上させることができる半導体デバイスの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決し、目的を達成するために、本発明にかかる半導体デバイスの製造方法は、複数の半導体層を積層して備える半導体デバイスの製造方法において、第１半導体層上にマスク層を形成するマスク形成工程と、前記第１半導体層上の前記マスク層以外の領域に、前記マスク層が前記第１半導体層上から熱によって除去される除去温度より低い成長温度で第２半導体層を選択成長させる選択成長工程と、前記マスク層を前記除去温度まで昇温させ、前記第１半導体層上から熱によって除去するマスク除去工程と、を含むことを特徴とする。
【０００８】
また、本発明にかかる半導体デバイスの製造方法は、上記の発明において、前記マスク形成工程は、前記第２半導体層の結晶成長可能な温度範囲における最低温度より前記除去温度が大きくなるように前記マスク層を形成することを特徴とする。
【０００９】
また、本発明にかかる半導体デバイスの製造方法は、上記の発明において、前記マスク除去工程は、少なくとも前記第２半導体層を構成するＶ族元素のうち１つを含んだ雰囲気中で前記マスク層を昇温させることを特徴とする。
【００１０】
また、本発明にかかる半導体デバイスの製造方法は、上記の発明において、前記マスク層が除去された前記第１半導体層上と前記第２半導体層上とに第３半導体層を再成長させる再成長工程を含むことを特徴とする。
【００１１】
また、本発明にかかる半導体デバイスの製造方法は、上記の発明において、前記選択成長工程は、前記第２半導体層に所定の導電型不純物を添加し、前記再成長工程は、前記所定の導電型不純物とは異なる導電型不純物を前記第３半導体層に添加することを特徴とする。
【００１２】
また、本発明にかかる半導体デバイスの製造方法は、上記の発明において、前記マスク除去工程および前記再成長工程は、同一の加熱炉内で処理されることを特徴とする。
【００１３】
また、本発明にかかる半導体デバイスの製造方法は、上記の発明において、前記半導体デバイスは、レーザ素子であり、前記第２半導体層は、前記レーザ素子に注入される注入電流を狭窄する狭窄構造を有することを特徴とする。
【発明の効果】
【００１４】
本発明にかかる半導体デバイスの製造方法によれば、電流狭窄層等、酸化し易い材料、例えばＡｌ等を用いることの多い狭窄構造を有した半導体層を酸化させることなく形成することができ、半導体デバイスの信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００１５】
以下、添付図面を参照して、本発明にかかる半導体デバイスの製造方法の好適な実施の形態を詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。また、図面の記載において、同一部分には同一符号を付して示している。
【００１６】
（実施の形態）
図１は、本発明の実施の形態にかかる半導体デバイスの製造方法によって製作される面発光レーザ素子１００の要部構成を示す斜視断面図である。この図に示すように、面発光レーザ素子１００は、（１００）面のｎ型ＧａＡｓからなる基板１上に、バッファ層２、下部ＤＢＲミラー３、ｎ型クラッド層４、活性層５、スペーサ層６、電流狭窄層７、ｐ型クラッド層８、上部ＤＢＲミラー９およびコンタクト層１０を積層して形成されている。このうち、ｎ型クラッド層４の上部からコンタクト層１０までの積層構造部は、例えば直径４０μｍの円柱状のメサポストＭＰとして形成されている。
【００１７】
また、面発光レーザ素子１００は、メサポストＭＰの側面部と、メサポストＭＰ周りのｎ型クラッド層４の上面部とに、ＳｉＮからなる保護膜１１が形成され、この保護膜１１の周囲にポリイミド層１２が形成されている。これによって、メサポストＭＰは、ポリイミド層１２内に埋め込まれ、上面部が露出されている。この上面部、つまりコンタクト層１０の上面部には、例えば直径１０μｍの窓部を有した輪帯状のｐ型電極１３が形成され、ｐ型電極１３とポリイミド層１２との上部を覆うように電極パッド１４が形成されている。電極パッド１４は、ｐ型電極１３と電気的に接続されるとともに、図示しない外部回路（電流供給回路）に対してワイヤボンディングされる。一方、基板１の底面部には、ｎ型電極１５が形成されている。
【００１８】
バッファ層２は、厚さ０．１μｍのｎ型ＧａＡｓによって形成され、その不純物濃度は１×１０18ｃｍ-3とされている。下部ＤＢＲミラー３は、厚さ９４ｎｍのｎ型ＧａＡｓによって形成された高屈折率層と、厚さ１１０ｎｍのｎ型Ａｌ0.9Ｇａ0.1Ａｓによって形成された低屈折率層とからなる複合層を例えば３５層積層して形成されている。また、上部ＤＢＲミラー９は、厚さ１１０ｎｍのｐ型Ａｌ0.9Ｇａ0.1Ａｓによって形成された高屈折層と、厚さ９４ｎｍのｐ型ＧａＡｓによって形成された低屈折率層とからなる複合層を例えば２２層積層して形成されている。下部ＤＢＲミラー３および上部ＤＢＲミラー９における各高屈折率層および各低屈折率層は、発振波長λと層ごとの屈折率ｎとをもとに、それぞれ厚さがλ／４ｎとされている。
【００１９】
ｎ型クラッド層４は、ｎ型ＧａＡｓによって形成され、ｐ型クラッド層８は、ｐ型ＧａＡｓによって形成され、スペーサ層６は、ｐ型もしくは非ドープのＧａＡｓによって形成されている。電流狭窄層７は、中央部に例えば直径５μｍの開口部ＡＰを有した輪帯状の層であって、厚さ３０ｎｍのｎ型ＡｌxＧａ1-xＡｓ（０＜ｘ＜１）によって形成されている。電流狭窄層７は、ｐ型電極１３から注入される注入電流を狭窄して開口部ＡＰ内に集中させ、開口部ＡＰ直下の活性層５における電流密度を高める作用をする。
【００２０】
活性層５は、Ｇａ0.63Ｉｎ0.37Ｎ0.012Ａｓ0.972Ｓｂ0.016からなる井戸層と、ＧａＮＡｓからなる障壁層とによって形成された多重量子井戸構造を有しており、ｐ型電極１３から注入され、電流狭窄層７によって狭窄される注入電流に応じて光を発する。活性層５が発した光は、下部ＤＢＲミラー３と上部ＤＢＲミラー９との間で各層に対して垂直方向に共振されて増幅された後、上部ＤＢＲミラー９上にｐ型ＧａＡｓによって形成されたコンタクト層１０からレーザ光として射出される。
【００２１】
つづいて、本実施の形態にかかる半導体デバイスの製造方法として、面発光レーザ素子１００の製造方法につき、図２−１〜図２−４を参照して説明する。なお、図２−１〜図２−４は、製造工程に応じて、ｎ型クラッド層４からｐ型クラッド層８までの部分構成を示す図である。
【００２２】
まず、ＭＢＥ法もしくはＭＯＣＶＤ（Metal  Organic  Chemical  Vapor  Deposition）法によって、基板１上にバッファ層２、下部ＤＢＲミラー３、ｎ型クラッド層４、活性層５およびスペーサ層６をこの順に積層させる。その後、図２−１に示すように、スパッタ（sputter）もしくはプラズマＣＶＤ法およびフォトリソグラフィによってスペーサ層６上にＳｉＯ2、ＳｉＮ等からなる選択成長用のマスク層１６を形成する（マスク形成工程）。このとき、マスク層１６は、電流狭窄層７としてのｎ型ＡｌxＧａ1-xＡｓ（０＜ｘ＜１）が結晶成長可能な温度範囲における最低温度よりも後述の除去温度が大きくなるように形成される。このような温度特性を有するようにマスク層１６を形成するには、マスク層１６を厚膜化したり、高歪化したりすることが有効である。また、マスク層１６は、スペーサ層６上の開口部ＡＰに相当する円形領域に形成される。
【００２３】
つぎに、図２−２に示すように、ＭＢＥ法によって、スペーサ層６上のマスク層１６以外の領域にｎ型ＡｌxＧａ1-xＡｓ（０＜ｘ＜１）を所定の厚さに選択成長させ、電流狭窄層７を形成する（選択成長工程）。このとき、電流狭窄層７は、マスク層１６がスペーサ層６上から熱によって除去される除去温度よりも低い成長温度で選択成長される。また、電流狭窄層７は、ＡｌxＧａ1-xＡｓ（０＜ｘ＜１）に所定のｎ型不純物（ドナー）を添加（ドーピング）して形成される。
【００２４】
その後、図２−３に示すように、マスク層１６を除去温度まで昇温させ、スペーサ層６上から除去する（マスク除去工程）。このとき、マスク層１６は、ＭＢＥ装置の成長炉（加熱炉）内において、電流狭窄層７を構成するＶ族元素であるのＡｓを含んだ雰囲気中で昇温され、除去される。これによって、昇温による電流狭窄層７の変質が防止される。
【００２５】
つぎに、図２−４に示すように、ＭＢＥ法によって、マスク層１６が除去されたスペーサ層６上と、電流狭窄層７上とにｐ型ＧａＡｓを所定の厚さに再成長させ、ｐ型クラッド層８を形成する（再成長工程）。このとき、ｐ型クラッド層８は、ＧａＡｓに所定のｐ型不純物（アクセプタ）を添加して形成される。ここまでの一連の選択成長工程、マスク除去工程および再成長工程は、ＭＢＥ装置における同一の成長炉内で処理される。
【００２６】
なお、選択成長工程および再成長工程では、ＭＢＥ法によってそれぞれ電流狭窄層７およびｐ型クラッド層８を形成することとしたが、ＭＢＥ法に限定されず、例えばＭＯＣＶＤ法によって形成することもできる。その場合、一連の選択成長工程、マスク除去工程および再成長工程は、ＭＯＣＶＤ装置における同一の成長炉内で処理される。
【００２７】
その後、ｐ型クラッド層８上に上部ＤＢＲミラー９およびコンタクト層１０を積層して形成し、フォトリソグラフィとエッチングとによって外縁部を除去することでメサポストＭＰを形成する。さらに、保護膜１１、ポリイミド層１２、ｐ型電極１３、電極パッド１４およびｎ型電極１５を順次形成することで、面発光レーザ素子１００が形成される。
【００２８】
従来技術にかかる面発光レーザ素子１００の製造方法では、マスク層１６をエッチングあるいはリンスすることで除去しなければならず、選択成長工程の後、再成長工程を行うまでに、ＭＢＥ装置からエッチング装置等の他の装置へ、さらには他の装置から再びＭＢＥ装置へと、製作中の素子を工程に応じて移動させなければならなかった。このため、ｐ型クラッド層８の積層面としての電流狭窄層７の表面と、マスク層１６が除去された後のスペーサ層６の表面とは、大気中に暴露され、酸化されて、その結晶性が悪化されていた。その結果、電流狭窄層７上とスペーサ層６上とにｐ型クラッド層８を良好に成長させることができず、面発光レーザ素子１００としての所望の素子性能を実現することができなかった。特に、電流狭窄層７がＡｌを含有する場合、その酸化の程度が甚大となることからｐ型クラッド層８を成長させることができない場合があった。
【００２９】
これに対して、本実施の形態にかかる面発光レーザ素子１００の製造方法では、マスク除去工程においてマスク層１６を昇温し、熱によってスペーサ層６上から除去するようにしているため、マスク層１６をエッチングあるいはリンスする工程を必要としない。このため、製作中の素子をＭＢＥ装置の成長炉内から取り出す必要がなく、一連の選択成長工程、マスク除去工程および再成長工程を同一の成長炉内で処理することができる。これにより、電流狭窄層７の表面と、マスク層１６が除去された後のスペーサ層６の表面とを酸化させることなく、ｐ型クラッド層８としてのｐ型ＧａＡｓを良好に再成長させることができ、面発光レーザ素子１００としての所望の素子性能を得られるとともに、素子信頼性を向上させることができる。
【００３０】
なお、マスク形成工程の後、選択成長工程に移行する際、スパッタ装置等、マスク層１６の成膜装置からＭＢＥ装置へ製作中の素子を移動させることで、スペーサ層６の表面は大気に暴露され、酸化されるが、電流狭窄層７を選択成長させる前にスペーサ層６の表面をサーマルクリーニングあるいは熱エッチング等することで、その表面の酸化部を十分に、かつ平坦に除去することができる。これによって、電流狭窄層７の結晶表面に対し、スペーサ層６の酸化による影響を完全に排除することができる。
【００３１】
また、選択成長工程についてはＭＢＥ装置（またはＭＯＣＶＤ装置）を用いて行い、その後のマスク除去工程と再成長工程とについてはＭＯＣＶＤ装置（またはＭＢＥ装置）を用いて行うこともできる。この場合、選択成長工程の後に別の成長炉へ製作中の素子を移動させることとなるが、マスク層が除去されていない状態で素子を移動させるので、マスク層直下の半導体層表面は大気に暴露されることはなく、清浄な状態が維持される。さらに、選択成長工程の後、マスク除去工程を行う前であれば、マスク層直下の半導体層表面の清浄性を損なうことなく、化学洗浄やエッチング、リソグラフィといったプロセスを行うことができる。
【００３２】
また、従来技術にかかる面発光レーザ素子１００の製造方法として、電流狭窄層７を周囲から選択酸化する場合には、その酸化にともなって生じる歪（内部応力）の影響により、面発光レーザ素子１００としての所望の素子性能を実現することが困難であったが、本実施の形態にかかる面発光レーザ素子１００の製造方法では、電流狭窄層７をまったく酸化させず、酸化による歪を生じさせることがないため、面発光レーザ素子１００としての所望の素子性能が得られるとともに、素子信頼性を向上させることができる。
【００３３】
また、本実施の形態にかかる面発光レーザ素子１００の製造方法では、開口部ＡＰの形状がマスク層１６の形状によって規定されるため、例えば従来の選択酸化によって開口部ＡＰを形成する場合に比べ、開口部ＡＰの形状の自由度を向上させることができる。すなわち、マスク形成工程においてマスク層１６をフォトリソグラフィによって形成する際のフォトマスク形状を所望の形状に設計することで、開口部ＡＰをその形状に形成することができる。これによって、面発光レーザ素子１００では、開口部ＡＰにより規定されるレーザ光の光閉じ込め領域を所望の形状とすることができ、容易にレーザ光の偏波制御をすることができる。具体的には、例えば開口部ＡＰを積層面に沿って楕円形状とすることで、その楕円の長軸方向に偏波した直線偏光をレーザ光として発振させることができる。
【００３４】
また、本実施の形態にかかる面発光レーザ素子１００の製造方法では、マスク層１６をフォトリソグラフィによって形成することができるため、例えば従来の選択酸化によって開口部ＡＰを形成する場合に比べ、マスク層１６を面発光レーザ素子１００の個体によらず安定して同一形状に形成することができ、発振特性に関する個体差を減小させることができる。これによって、量産時の素子性能の安定性について信頼性を向上させることができる。
【００３５】
また、本実施の形態にかかる面発光レーザ素子１００の製造方法では、電流狭窄層７として選択成長させるｎ型ＡｌxＧａ1-xＡｓ（０＜ｘ＜１）の組成比（モル比）ｘを適宜変更することで、開口部ＡＰと電流狭窄層７との屈折率差を容易に変化させることができ、レーザ光の発振モードを容易に制御することができる。
【００３６】
ここまで、本発明を実施する最良の形態を実施の形態として説明したが、本発明は、上述した実施の形態に限定されず、本発明の趣旨を逸脱しない範囲であれば、種々の変形が可能である。
【００３７】
例えば、上述した実施の形態では、本発明にかかる半導体デバイスの製造方法として面発光レーザ素子１００の製造方法について説明したが、本発明にかかる半導体デバイスの製造方法は、面発光レーザ素子１００に限定されず、端面発光型半導体レーザ素子等、種々の半導体デバイスの製造方法として適用可能である。
【００３８】
また、上述した実施の形態では、本発明にかかる半導体デバイスの製造方法としてＧａＡｓ系化合物半導体からなる面発光レーザ素子１００の製造方法について説明したが、本発明にかかる半導体デバイスの製造方法は、ＧａＡｓ系化合物半導体に限定されず、他の半導体からなる半導体デバイスの製造方法として適用可能である。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施の形態にかかる半導体デバイスの製造方法によって製作される面発光レーザ素子の構成を示す斜視断面図である。
【図２−１】マスク形成工程を説明する図である。
【図２−２】選択成長工程を説明する図である。
【図２−３】マスク除去工程を説明する図である。
【図２−４】再成長工程を説明する図である。
【符号の説明】
【００４０】
１  基板
２  バッファ層
３  下部ＤＢＲミラー
４  ｎ型クラッド層
５  活性層
６  スペーサ層
７  電流狭窄層
８  ｐ型クラッド層
９  上部ＤＢＲミラー
１０  コンタクト層
１１  保護膜
１２  ポリイミド層
１３  ｐ型電極
１４  電極パッド
１５  ｎ型電極
１６  マスク層
１００  面発光レーザ素子
ＡＰ  開口部
ＭＰ  メサポスト  
【図１】
2008270790.tif 000003
【図２−１】
2008270790.tif 000004
【図２−２】
2008270790.tif 000005
【図２−３】
2008270790.tif 000006
【図２−４】
2008270790.tif 000007