(57)【要約】【課題】画面表示システムにおいて、プロセッサの負荷軽減を図りつつ、画面表示制御のリアルタイム性を高める技術を提供する。【解決手段】表示部駆動回路（8）は、画面を表示するための映像データを制御データが表す処理命令に従い表示装置へ出力する。プロセッサ（4）は、表示装置に表示すべき画面に関する処理命令を生成する。同期信号生成回路（3）は、画素の表示タイミングに対応する画素クロック信号とそれぞれが映像期間および非映像期間を有する水平同期信号および垂直同期信号とを出力する。映像信号処理回路（2）は、同期信号から映像期間および非映像期間を認識し、映像期間に映像データを出力し且つプロセッサからの処理命令に対応する制御データを画素クロック信号に同期するタイミングで非映像期間に出力する。制御部（20）は、映像データおよび制御データを表示部駆動回路へ入力する。【選択図】図１
2008233772.tif 000002
【特許請求の範囲】
【請求項１】
画面を表示するための映像データを制御データが表す処理命令に従い表示装置へ出力する表示部駆動回路と、
表示装置に表示すべき画面に関する処理命令を生成するプロセッサと、
画素の表示タイミングに対応する画素クロック信号とそれぞれが映像期間および非映像期間を有する水平同期信号および垂直同期信号とを出力する同期信号生成回路と、
同期信号から映像期間および非映像期間を認識し、映像期間に映像データを出力し且つ前記プロセッサからの処理命令に対応する制御データを画素クロック信号に同期するタイミングで非映像期間に出力する映像信号処理回路と、
映像データおよび制御データを前記表示部駆動回路へ入力する制御部とを備えることを特徴とする画面表示システム。
【請求項２】
前記映像信号処理回路は、映像期間における画素クロック信号の周波数と異なる周波数による画素クロック信号の出力を前記同期信号生成回路に指示し、前記指示により出力された画素クロック信号を用いて制御データを出力することを特徴とする請求項１記載の画面表示システム。
【請求項３】
前記映像信号処理回路は、映像期間における画素クロック信号の周波数より高い周波数の画素クロック信号を制御データの出力に使用することを特徴とする請求項２記載の画面表示システム。
【請求項４】
前記映像信号処理回路は、映像データを暗号化して映像期間に出力し、且つ、前記映像データを復号するための暗号鍵を含む制御データを前記映像期間の直前の非映像期間に出力し、
前記表示部駆動回路は、暗号化された前記映像データを前記制御データの暗号鍵により復号して出力することを特徴とする請求項１乃至３のいずれか１項に記載の画面表示システム。
【請求項５】
前記プロセッサは、画面の解像度を変更することを示す処理命令を生成し、
前記映像信号処理回路は、垂直同期信号の非映像期間のうち解像度に関する前記処理命令を認識した直後の非映像期間に該処理命令に対応する制御データを出力することを特徴とする請求項１乃至３のいずれか１項に記載の画面表示システム。
【請求項６】
前記映像信号処理回路は、水平同期信号の非映像期間に制御データを出力することを特徴とする請求項１乃至４のいずれか１項に記載の画面表示システム。
【請求項７】
前記映像信号処理回路は、垂直同期信号の非映像期間に制御データを出力することを特徴とする請求項１乃至４のいずれか１項に記載の画面表示システム。
【請求項８】
前記映像信号処理回路は、出力すべき制御データのデータ量が設定値を超えるとき、垂直同期信号および水平同期信号の各非映像期間に制御データを出力することを特徴とする請求項１乃至４のいずれか１項に記載の画面表示システム。
【請求項９】
表示装置に表示すべき画面に関する処理命令を生成し、
画素の表示タイミングに対応する画素クロック信号とそれぞれが映像期間および非映像期間を有する水平同期信号および垂直同期信号とを出力し、
同期信号から映像期間および非映像期間を認識し、映像期間に映像データを出力し且つ前記処理命令に対応する制御データを画素クロック信号に同期するタイミングで非映像期間に出力し、
映像データを制御データが表す処理命令に従い表示装置へ出力することを特徴とする制御データ伝送方法。
【請求項１０】
制御データを出力するとき、映像期間における画素クロック信号の周波数と異なる周波数による画素クロック信号を用いて制御データを出力することを特徴とする請求項９記載の制御データ伝送方法。
【請求項１１】
前記制御データを出力するとき、映像期間における画素クロック信号の周波数より高い周波数の画素クロック信号を使用することを特徴とする請求項１０記載の制御データ伝送方法。
【請求項１２】
映像データを出力するとき該映像データを暗号化して映像期間に出力し、前記映像データを復号するための暗号鍵を含む制御データを前記映像期間の直前の非映像期間に出力し、暗号化された前記映像データを前記制御データの暗号鍵により復号して表示装置へ出力することを特徴とする請求項９乃至１１のいずれか１項に記載の制御データ伝送方法。
【請求項１３】
画面に関する処理命令を生成するとき、画面の解像度を変更することを示す処理命令を生成し、
制御データを出力するとき、垂直同期信号の非映像期間のうち解像度に関する前記処理命令を認識した直後の非映像期間に該処理命令に対応する制御データを出力することを特徴とする請求項９乃至１１のいずれか１項に記載の制御データ伝送方法。
【請求項１４】
制御データを出力するとき該制御データを水平同期信号の非映像期間に出力することを特徴とする請求項９乃至１２のいずれか１項に記載の制御データ伝送方法。
【請求項１５】
制御データを出力するとき該制御データを垂直同期信号の非映像期間に出力することを特徴とする請求項９乃至１２のいずれか１項に記載の制御データ伝送方法。
【請求項１６】
制御データを出力するとき、出力すべき制御データのデータ量が設定値を超えるか否かを判定し、当該データ量が設定値を超える場合は垂直同期信号および水平同期信号の各非映像期間に制御データを出力することを特徴とする請求項９乃至１２のいずれか１項に記載の制御データ伝送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モニタに映像画面を表示するシステムに関し、特に、画面を表示するための映像データおよびそれを表示する表示部を制御するため制御データを伝送する技術に関する。
【背景技術】
【０００２】
従来、画面表示システムは、映像信号に対し画像補正を施すための映像信号処理回路、及び、補正された映像信号に所定の変換処理を施して液晶モニタなどに表示する表示部駆動回路を備える。このシステムでは、映像信号処理回路および表示部駆動回路間の処理に連続性を持たせるために、両回路の動作が同期するよう制御される。
【０００３】
また、上記システムにおいて映像の解像度を切り替える、すなわち映像信号処理回路及び表示部駆動回路の動作周波数を切り替える場合、切り替え後も両回路の同期が保たれるよう、切り替えのタイミングを制御する。仮に、双方の動作周波数が異なることにより両回路間の処理の連続性が一瞬でも崩れると、画像の乱れが発生し、画面が正しく表示されない。
【０００４】
図１０に、従来の画面表示システム100の構成例を示す。VRAM201には、画像のデジタルデータが格納されている。表示部208には、VRAM201のデータに基づいた映像が表示される。映像処理回路202は、VRAM201にある画像データを読み出し、それに対し画像補正及び画像効果といった処理を施す。同期信号生成部203は、表示系全体の同期を取るための水平同期信号、垂直同期信号およびピクセルクロックを供給する。マイクロプロセッサ204は、表示系の制御を行うコントローラである。
【０００５】
映像処理回路202で画像処理された映像信号は、パラレル変換部205でR, G, Bの三原色の映像パラレル信号に変換される。RGBの色深度がそれぞれＮビット（N：整数）の場合、信号線V203は全部で３Ｎ本となる。パラレル変換部205からの映像パラレル信号は、後段の表示部駆動回路206にて表示部208で表示できるように信号変換された後、映像ラインV205により表示部208に出力され、画面表示される。
【０００６】
上記構成の画面表示システム100において、解像度の切り替え制御を行う場合、以下のような手順が実行される。マイクロプロセッサ204は、制御バスC201を通じて映像処理回路202に解像度切り替え指示を出す。また同時に、同様の指示を、表示部駆動回路206に対しSPI（Serial Peripheral Interface）のようなシリアルデータ線D202を介して出す。
【０００７】
マイクロプロセッサ204からの指示を認識した映像処理回路202は、認識した直後に入力されたフレームの先頭から解像度の切り替えを行うと共に、同期信号生成部203に対して各同期信号（水平同期/垂直同期/ピクセルクロック）の周波数を切り替えるよう指示する。表示部駆動回路206は、マイクロプロセッサ204からの上記指示を受けた直後のフレーム、すなわち映像処理回路202で処理されたフレームを処理するために、新たな解像度に対応すべく内部の切り替え設定を行う。
【０００８】
また、映像データの制御に関する他の技術として、例えば、後述の特許文献１に記載のものがある。特許文献１には、ＣＲＴ表示装置の輝度調整やコントラスト調整等の制御を制御装置から行う技術が記載されている。この制御装置は、垂直同期期間もしくは水平同期期間を利用して、映像信号に制御信号を重畳する。
【特許文献１】特開平５−２３２９１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
図１０に示す前述の画面表示システム100では、解像度を切り替えるタイミングを前段の映像処理回路202と後段の表示部駆動回路206とで同期させるよう、マイクロプロセッサ204が制御する。しかしながら、この同期をとるために、両回路（202,206）に指示を出すマイクロプロセッサ204は過負荷状態に陥り易く、その結果、他の制御に影響が及ぶおそれがある。
【００１０】
また、特許文献１に記載の技術は、制御信号を垂直同期信号あるいは水平同期信号に重畳するが、通信速度は常に一定であるため、制御信号のデータ量が制限される。そのため、制御信号に適用する同期信号のタイミングによっては、映像処理のリアルタイム性が損なわれる可能性がある。
【００１１】
ところで、近年、マルチタスク処理が普及しているが、それを実行する演算機の多くは、シングルプロセッサ構成であり、かつ、制御の切り替えをＯＳにより行うプリエンプティブ・マルチタスク形式である。そのため、プロセッサ（図１０：204）のソースプログラム上で、映像処理回路（202）に対するレジスタ書き込み後に表示部駆動回路（206）に対するSPI通信を行うよう設定されていても、SPI通信を担うスレッド（又はプロセス）が別個に存在する場合、映像処理回路及び表示部駆動回路間の処理の連携が崩れる可能性がある。
【００１２】
また、SPI通信線が、セマフォ技術などにより複数のデバイスで共用される場合には、いずれかのデバイスがSPIを使用するとき、他のデバイスは待機する必要がある。よって、本来の処理タイミングに誤差が生じるおそれがある。
【００１３】
従来、マルチタスク処理に関する上記問題に対処するために、プロセッサは、周波数の切り替え時に、割込み処理及びタスク（スレッド又はプロセス）の切り替え処理を禁止する。これにより、映像処理回路および表示部駆動回路における周波数切り替えタイミングが対応するよう制御できる。しかしながら、この場合、制御が終了するまで他の処理が停止することになり、結果、映像処理のリアルタイム性が損なわれる。
【００１４】
本発明は、上記課題に鑑みてなされたものであり、その目的は、画面表示システムにおいてプロセッサの負荷軽減を図りつつ、画面表示制御のリアルタイム性を高める技術を提供することにある。
【課題を解決するための手段】
【００１５】
本発明に係る画面表示システムは、画面を表示するための映像データを制御データが表す処理命令に従い表示装置へ出力する表示部駆動回路と、表示装置に表示すべき画面に関する処理命令を生成するプロセッサと、画素の表示タイミングに対応する画素クロック信号とそれぞれが映像期間および非映像期間を有する水平同期信号および垂直同期信号とを出力する同期信号生成回路と、同期信号から映像期間および非映像期間を認識し、映像期間に映像データを出力し且つ前記プロセッサからの処理命令に対応する制御データを画素クロック信号に同期するタイミングで非映像期間に出力する映像信号処理回路と、映像データおよび制御データを前記表示部駆動回路へ入力する制御部とを備える。
【発明の効果】
【００１６】
本発明によれば、映像処理回路が、プロセッサの処理命令に対応する制御データを非映像期間に出力することから、プロセッサが制御データの出力タイミングを制御することは不要となる。これにより、プロセッサの処理負荷を軽減することができる。また、その制御データは、画素クロック信号に同期するタイミングで出力されることから、１つの画面（１フレーム）内に送出すべき制御データのデータ量が調整し易くなる。これにより、映像処理のリアルタイム性を高めることができる。
【発明を実施するための最良の形態】
【００１７】
図１に、本発明による第１の実施形態の構成を示す。本実施形態の画面表示装置1000Aは、VRAM1、映像処理回路2、同期信号生成部3、マイクロプロセッサ4、パラレル変換部5、制御部20、表示部駆動回路8、RAM9、及び、表示部10を備える。制御部20は、分離回路6及び駆動回路制御部7から構成される。
【００１８】
同期信号生成部3は、従来より使用されている水平同期信号、垂直同期信号およびピクセルクロックの３種類の同期信号を同期信号線S1から出力する。マイクロプロセッサ4は、表示部10に表示する画面に関する処理命令を生成するコントローラである。
【００１９】
映像処理回路2は、同期信号生成部3からの同期信号を用いて、水平同期信号および垂直同期信号における後述の映像期間および非映像期間を割り出す。映像処理回路2は、読み出し線V1によりVRAM1から読み出した画像データに対し画像処理を施し、それを映像期間に出力する。また、映像処理回路2は、制御バスC1を通じてマイクロプロセッサ4から処理命令を受けたとき、それに対応する制御データを生成して非映像期間にて出力する。
【００２０】
映像処理回路2からの映像データおよび制御データは、映像線V2によりパラレル変換部5へ送られ、パラレル変換部5によりR, G, Bの三原色のパラレル信号に変換される。パラレル信号は、パラレル信号線V3により分離回路6に送られる。
【００２１】
分離回路6は、同期信号線S1により供給される同期信号を用いて映像期間および非映像期間を認識し、パラレル信号から映像データおよび制御データを抽出する。分離回路6は、抽出した映像データを映像線V5により表示部駆動回路8へ出力し、制御データをデータ線D2により駆動回路制御部7へ供給する。駆動回路制御部7は、分離回路6からの制御データの内容を解読し、その内容に基づいて制御線C2を介して表示部駆動回路8を制御する。
【００２２】
表示部駆動回路8は、分離回路6からの映像データをRAM9に一旦確保し、その映像データを、表示部駆動回路8からの制御データが表す処理命令に従い映像線V7により表示部10へ出力する。
【００２３】
なお、画面表示システム1000Aの起動直後は、伝送すべき映像データが存在しないことから、そのような初期の処理期間は、SPIのようなシリアル信号線を用いて、マイクロプロセッサ4からの処理命令を制御部20へ指示するようにしてもよい。
【００２４】
図２に示すタイミングチャートを参照して、水平同期信号における映像期間および非映像期間について説明する。図２には、同期信号として、水平同期信号（「水平同期」）およびピクセルクロックの二つが示されている。ピクセルクロックは、画面における各画素の表示タイミングを表す。このピクセルクロックの立ち上がり時点もしくは立ち下り時点に合わせて映像データを取り込むことにより、画面上に各画素を適正に表示することができる。
【００２５】
水平同期信号は、画面における水平走査線１本分の描画タイミングを提供するものである。この水平同期信号には水平同期部と呼ばれる区間があり、その開始時点が、表示画面の左端、すなわち水平走査線の描画開始位置に対応する。また、図２に示すように、水平同期部の両端には、水平フロントポーチ及び水平バックポーチと呼ばれる区間がある。これらの区間長は、表示部10のパネルの仕様に応じて設定される。
【００２６】
上記の水平フロントポーチ/水平同期部/水平バックポーチにより構成される期間が、水平同期信号の非映像期間に対応する。非映像期間は、水平走査線の折り返し期間に相当するため、パラレル信号線V3に映像データが伝送されない。映像処理回路2は、この非映像期間を利用して制御データを出力する。
【００２７】
一方、水平バックポーチの終端から次の水平フロントポーチの始端までの期間は、水平同期信号の映像期間に対応する。この期間では、パラレル信号線V3に映像データが伝送されることにより、画面の水平走査線上に映像が表示される。
【００２８】
図２に示すタイミングチャートは、解像度が横「Ｘ」画素であるケースを想定している。よって、水平映像期間の長さは、ピクセルクロックの「Ｘ」クロック分に相当する。また、図２に示すように、水平フロントポーチ/水平同期部/水平バックポーチには、ピクセルクロックの６クロック/３クロック/３クロックが割り当てられている。よって、図示の水平非映像期間は、１２ピクセルクロック分に相当する。
【００２９】
図３に示すタイミングチャートを参照して、垂直同期信号の映像期間および非映像期間について説明する。図３には、同期信号として、水平同期信号（「水平同期」）及び垂直同期信号（「垂直同期」）の二つが示されている。垂直同期信号には垂直同期部と呼ばれる区間があり、その開始時点は、画面上の最初の走査位置に対応する。また、垂直同期部の直後の水平同期信号の映像期間（図示略）が、画面最上部に表示される水平走査線の走査期間となる。
【００３０】
また、図３に示すように、垂直同期部の両端には、垂直フロントポーチ及び垂直バックポーチと呼ばれる区間がある。これらの区間長は、パネルの仕様に応じて設定される。垂直フロントポーチ/垂直同期部/垂直バックポーチからなる期間は、垂直走査線の動作期間であるため、映像データは伝送されない。この期間が、垂直同期信号の非映像期間に対応する。一方、垂直バックポーチの終端から次の垂直フロントポーチの始端までの期間は、垂直同期信号の映像期間に対応する。この期間の映像データは画面上に表示される。
【００３１】
図３に示すタイミングチャートは、解像度が縦「Ｙ」ラインであるケースを想定している。垂直映像期間には、「Ｙ」ライン分の映像データが伝送される。ここで、１つのラインは、水平同期信号の１周期分に対応する。図示の例では、垂直フロントポーチ/垂直同期部/垂直バックポーチに３ライン/２ライン/２ラインが割り当てられている。
【００３２】
図４に示すタイミングチャートを参照して、非映像期間における制御データの伝送形態について説明する。ここでは、水平同期信号の非映像期間を利用するケースを例に挙げる。また、パラレル変換部5が処理するR/G/B三原色の各色深度は４ビットであるとする。従って、パラレル変換部5は、Ｒ（赤）のための４本のパラレル信号線R0〜R3、Ｇ（緑）のための４本のパラレル信号線G0〜G3、Ｂ（青）のための４本のパラレル信号線B0〜B3という合計１２本のパラレル信号線によりデータを送出する。
【００３３】
図４に示すように、制御データが送られる非映像期間において、水平フロントポーチ/水平同期部/水平バックポーチには、ピクセルクロックの６クロック分/３クロック分/３クロック分が割り当てられている。よって、非映像期間の長さは１２ピクセルクロック分となる。
【００３４】
制御データの取り扱いは、ピクセルクロックと同期したタイミングで行う。具体的には、例えば図４に示す例のように、ピクセルクロックの立ち上がりに合わせて制御データを変化させ、また、ピクセルクロックの立下り時に制御データを読み込む。制御データを取り扱う各回路に対し、このような取り決めを予め定義しておく。各回路は、その取り決めに従い動作することで、制御データを適正に認識することができる。
【００３５】
図４の構成によれば、１２本のパラレル信号線（R0〜R3,G0〜G3,B0〜B3）を用いることから、１ピクセルクロックあたり１２ビットのデータを転送することができる。また、非映像期間は１２ピクセルクロック分に相当することから、１つの非映像期間で１４４ビット（１２ビットｘ１２ピクセルクロック）の制御データを送信することができる。
【００３６】
図４に示す例は、水平同期信号を利用するケースであったが、垂直同期信号を利用することもできる。その場合も同様に、非映像期間に、制御データをピクセルクロックに同期したタイミングでの出力あるいは読み込みを行う。
【００３７】
このように制御データをピクセルクロックに同期させて送信することにより、画像１枚 （１フレーム）あたりの制御データのデータ量が調整し易くなる。これにより、例えば、送信すべき制御データのデータ量が比較的多く、かつ、それらを１フレーム期間内に全て送信したいという要求にも対処することができる。そのための手法を図５により説明する。
【００３８】
図５に示すタイミングチャートは、垂直同期信号の非映像期間を制御データの出力に適用したケースである。上記要求に対処するために、非映像期間では、映像期間のピクセルクロック周波数ｆｖより高い周波数ｆｃを用いる。そのためには、映像処理回路2から同期信号生成部3に対し、例えば映像期間の終了時に、ピクセルクロックの周波数を上記のように変更するようバス線D3により指示すればよい。非映像期間での周波数ｆｃとしては、制御データの全てがその非映像期間内に送出され得る周波数を適用する。かかる手法により、映像処理のリアルタイム性を高めることができる。
【００３９】
なお、制御データの内容がリアルタイム性を求めておらず、映像データに対し時間差をもって送出されることが許容されるならば、非映像期間のピクセルクロック周波数ｆｃを映像期間のピクセルクロック周波数ｆｖよりも低くするようにしてもよい。これにより、処理を行う回路のコアクロックの周波数が遅くなることから、消費電力を削減することができる。
【００４０】
制御データの出力に水平同期信号および垂直同期信号のいずれを利用するかは、その制御データが必要とされるタイミングおよびデータ量に応じて適宜決定すればよい。
【００４１】
画面表示システム1000Aにおける制御データの具体的な例を挙げる。本事例は、表示部10に表示する画面の解像度を切り替える制御であり、その制御データの出力に垂直同期信号を用いる。
【００４２】
図６に、解像度の切り替え制御に関するタイミングチャートを示す。図示のタイミングチャートは、解像度Aが適用されているＡ点からＢ点の間で、解像度Bへの切り替え指示がマイクロプロセッサ4から出されたケースを表す。この指示は、解像度の切り替えタイミングを垂直同期部の開始時点（Ｃ点）とすることで、新たな映像フレームに解像度Bを適用することを意図したものである。
【００４３】
マイクロプロセッサ4からの上記指示は、バス線C1を経由して映像処理回路2に伝えられる。図６に示すように、解像度切り替え指示以降の直近の非映像期間はＢ点から開始する。よって、映像処理回路2は、Ｂ点が到来するまでは、解像度切り替えのための制御データの出力を待機する。この間、映像データは、映像期間において通常通りパラレル信号線V3から出力される。
【００４４】
映像処理回路2は、Ｂ点を認識すると、それまでの解像度Aが解像度Bに切り替わることを示す制御データを出力する。本事例では、前述したように、Ｃ点が解像度の切り替えタイミングであることから、映像処理回路2は、上記制御データの全てをＢ点からＣ点の間、すなわち垂直フロントポーチ内で出力する。そのために、必要に応じて、図５により説明した前述の手法によりピクセルクロックの周波数を変更してもよい。
【００４５】
また、映像処理回路2は、制御データを送出した直後のフレーム、すなわちＣ点以降のフレームから解像度Bに切り替わるため、Ｃ点以降は解像度Bの周波数に対応する同期信号を出力するよう、バス線D3により同期信号生成部3へ指示を出す。
【００４６】
同期信号生成部3は、解像度Bに対応する水平同期/垂直同期/ピクセルクロックの同期信号を生成して出力する。以降、映像処理回路2は、解像度Bの周波数により映像信号を出力する。
【００４７】
解像度切り替えの制御データは、分離回路6で映像データと分離され、バス線D2を経由して駆動回路制御部7へ送られる。駆動回路制御部7は、制御データの解読およびそれに基づいた後段の表示部駆動回路8の制御を行う。
【００４８】
駆動回路制御部7は、制御データの内容が解像度Bへの切り替えであると認識すると、次のフレームから解像度Bを適用すべく表示部駆動回路8へ指示を出す。表示部駆動回路8は、駆動回路制御部7からの指示に基づき映像データを取り扱う。すなわち、Ｃ点以降の映像データに解像度Bを適用するよう動作する。これにより、Ｃ点以降、表示部10には解像度Bの映像が表示される。
【００４９】
なお、図６に示す例では、解像度切り替えの制御データが垂直同期信号の非映像期間（Ｂ点〜Ｃ点）に出力されるが、この制御データは、少なくともＣ点までに出力すればよい。よって、制御データの出力は、図示のタイミングに替えて、マイクロプロセッサ4による解像度の切り替え指示の時点からＣ点までの期間に存在する水平同期信号の非映像期間（不図示）にて行ってもよい。
【００５０】
上記実施形態によれば、映像処理回路2が、マイクロプロセッサ4の処理命令に対応する制御データを非映像期間に出力することから、マイクロプロセッサ4が制御データの出力タイミングを制御することは不要となる。これにより、マイクロプロセッサ4の処理負荷を軽減することができる。また、その制御データは、ピクセルクロックに同期するタイミングで出力されることから、１つの画面（１フレーム）内に送出すべき制御データのデータ量が調整し易くなる。これにより、映像処理のリアルタイム性を高めることができる。
【００５１】
図７に、本発明の第２の実施形態の構成を示す。本実施形態は、システムに映像データの暗号化および復号の機能を持たせたものである。図７に示すように、画面表示システム1000Bは、VRAM101、暗号化／映像処理回路102、同期信号生成部103、マイクロプロセッサ104、パラレル変換部105、分離回路106、駆動回路制御部107、復号／表示部駆動回路108、RAM109、表示部110を備える。
【００５２】
本実施形態の構成と、前述の画面表示システム1000A（図１）との差異は、暗号化／映像処理回路102および復号／表示部駆動回路108である。暗号化／映像処理回路102は、前述の映像処理回路2（図１）の動作に加え、映像データの暗号化処理を行う。復号／表示部駆動回路108は、表示部駆動回路8（図１）の動作に加え、暗号化された映像データの復号処理を行う。
【００５３】
また、図７に示すように、画面表示システム1000Bでは、暗号化／映像処理回路102、同期信号生成部103、マイクロプロセッサ104およびパラレル変換部105が、ＩＣ−１という一つの集積回路に納められている。また、ＩＣ−１とは別のＩＣ−２なる集積回路には、制御部120及び復号／表示部駆動回路108が収められている。
【００５４】
上記構成において、パラレル変換部105及び分離回路106間を接続するパラレル信号線V103は、ＩＣ−１及びＩＣ−２の外部にある。よって、第三者がパラレル信号線V103からRGB３原色のパラレル信号を読み取ることにより、不正に映像データを複製することが可能となる。かかる不正な行為を防止するために、ＩＣ−１からパラレル信号線V103へ出力する映像データに暗号化を施す。
【００５５】
映像データを暗号化するにあたっては、全ての映像フレームで共通の暗号鍵を用いてもよいが、フレームごとに異なる暗号鍵を用いてもよい。その制御は、マイクロプロセッサ104により行う。
【００５６】
画面表示システム1000Bの一連の動作を説明する。マイクロプロセッサ104は、映像データの暗号化を指示する処理命令を暗号化／映像処理回路102へ送る。映像処理回路102は、映像データを復号するための暗号鍵を含む制御データを生成し、その制御データを、対象となる映像データを出力する映像期間の直前の非映像期間にて出力する。
【００５７】
パラレル変換部105は、入力された映像データ及び制御データをパラレル信号に変換して信号線V103へ出力する。
【００５８】
分離回路106は、同期信号から割り出した非映像期間にて入力された制御データをデータ線D102により駆動回路制御部107へ送り、その直後の映像期間にて入力された映像データを、映像線V105により復号／表示部駆動回路108へ供給する。
【００５９】
駆動回路制御部107は、分離回路106からの制御データから暗号鍵を取り出し、それで復号処理を行うよう、データバスC102を通じて復号／表示部駆動回路108へ指示を出す。
【００６０】
復号／表示部駆動回路108は、分離回路106から供給された映像データを、駆動回路制御部107からの暗号鍵を用いて復号する。そして、復号した映像データを表示部110へ出力する。
【００６１】
図８に示すタイミングチャートを参照して、上記動作の具体的な事例を説明する。図示の事例は、映像フレームごとに異なる暗号鍵を用いるケースであり、そのために、制御データの出力には垂直同期信号の非映像期間を用いる。仮に、水平走査線ごとに暗号化を行う場合は、水平同期信号の非映像期間ごとに異なる暗号鍵を出力すればよい。
【００６２】
図８に示すように、区間Ａに表示されるフレームの映像データを暗号化するための暗号鍵は、その直前の非映像期間、すなわちＤ点〜Ｅ点の期間で制御データとして送られる。また、その次のフレーム（区間Ｂ）の映像データを暗号化するための、別の暗号鍵は、区間Ｂの直前の非映像期間（Ｆ点〜Ｇ点）にて制御データとして送られる。
【００６３】
上記事例のように、フレームごとに異なる暗号鍵を用いて暗号化し、そのフレームの直前に暗号鍵を制御データとして送ることで、映像のセキュリティを高めることができる。また、ピクセルクロックに同期して制御データを送出することから、たとえ暗号鍵のデータ量が増えても、非映像期間のピクセルクロックを速くすることで、非映像期間内に送信を済ませることができる。すなわち、図８において、区間Ａ用の暗号鍵をＥ点までに送信し、また、区間Ｂ用の暗号鍵をＧ点までに送出することができる。
【００６４】
上記各実施形態では、制御データを出力する非映像期間として、水平同期信号および垂直同期信号のいずれかが適用されたが、本発明を実施するにあたっては、水平同期信号および垂直同期信号の双方の非映像期間を利用してもよい。その例を図９に示すフローチャートを参照して説明する。
【００６５】
映像処理回路（2,102）は、マイクロプロセッサ（4,104）からの処理命令の制御データを生成すると（図９：ステップS1）、そのデータ量が上限を超えるか否かを判定する。判定の結果、制御データのデータ量が上限を超えない場合は（ステップS2：No）、水平同期信号および垂直同期信号のうち、予め設定された一方の非映像期間に制御データを出力する（ステップS3）。
【００６６】
また、制御データのデータ量が上限を超える場合、映像処理回路（2,102）は、その制御データを水平同期信号および垂直同期信号の双方の非映像期間で出力する（ステップS4）。これにより、より迅速に制御データを伝送することができ、処理のリアルタイム性が向上する。
【００６７】
本発明は、上記実施形態のような解像度の切り替え制御および暗号化の制御に限らず、他の画面制御にも適用可能である。具体的には、例えば、明るさ/シャープネス/コントラストといった画質の制御、バックライトの消点灯/明るさ/色温度といったバックライトの制御、表示部のオン/オフ制御、ミュート制御、及び、画面の覗き込み防止のための視野角制御等である。
【図面の簡単な説明】
【００６８】
【図１】本発明の第１の実施形態のシステム構成を示すブロック図である。
【図２】実施形態における水平同期信号に関するタイミングチャートである。
【図３】実施形態における垂直同期信号に関するタイミングチャートである。
【図４】実施形態における制御データの出力に関するタイミングチャートである。
【図５】実施形態におけるピクセルクロックの周波数に関するタイミングチャートである。
【図６】実施形態における解像度の切り替えに関するタイミングチャートである。
【図７】本発明の第２の実施形態のシステム構成を示すブロック図である。
【図８】第２の実施形態に関するタイミングチャートである。
【図９】本発明の他の実施形態の動作手順を示すフローチャートである。
【図１０】従来のシステム構成を示すブロック図である。
【符号の説明】
【００６９】
1000A：システム
1：VRAM、2：映像処理回路、3：同期信号生成部、4：マイクロプロセッサ、5：パラレル変換部、6：分離回路、7：駆動回路制御部、8：表示部駆動回路、9：RAM、10：表示部
V1,V6：読み出し線、V2：映像線、V3：パラレル信号線、V5,V7：映像線、C1：制御バス、C2：制御線、D3：バス線、S1：同期信号線
【図１】
2008233772.tif 000003
【図２】
2008233772.tif 000004
【図３】
2008233772.tif 000005
【図４】
2008233772.tif 000006
【図５】
2008233772.tif 000007
【図６】
2008233772.tif 000008
【図７】
2008233772.tif 000009
【図８】
2008233772.tif 000010
【図９】
2008233772.tif 000011
【図１０】
2008233772.tif 000012