(57)【要約】【課題】無接点電力伝送技術を利用する受電装置（電力供給を受ける側の装置）における電力損失および発熱を、簡単な構成によって効果的に低減すること。【解決手段】無接点電力伝送を利用する受電装置において、２次電池（９４）が高負荷状態であるときに、スイッチ回路（Ａ）としてのＰＭＯＳトランジスタ（Ｍ１）をオンさせ、電源回路としてのシリーズレギュレータ（ＬＤＯ）４９をバイパスする経路を形成し、そのバイパス経路を経由して、２次電池（９４）に充電電流を供給する。ＰＭＯＳトランジスタ（Ｍ１）のオン／オフ制御の閾値にオフセットを設けることができ、また、バイパス経路の形成と共に、シリーズレギュレータ（ＬＤＯ）４９の全部または一部を非動作状態として、電力ロスと発熱をさらに低減することもできる。【選択図】図３
2008178196.tif 000002
【特許請求の範囲】
【請求項１】
１次コイルと２次コイルを電磁的に結合させて送電装置から、整流回路およびレギュレータを含む受電装置に対して電力を伝送し、前記受電装置の電圧出力ノードから負荷に対して電力を供給する無接点電力伝送システムの前記受電装置に設けられる受電制御装置であって、
前記受電装置に設けられた前記レギュレータの入力端の電圧および出力端の電圧の少なくとも一つを監視し、前記入力端の電圧および出力端の電圧の少なくとも一つが低下して前記負荷に対する給電能力が低下すると、前記レギュレータの前記入力端と出力端との間に設けられたスイッチ回路をオンさせ、前記レギュレータの前記入力端と前記出力端とを直結するバイパス経路を形成する受電制御回路を、有することを特徴とする受電制御装置。
【請求項２】
請求項１記載の受電制御装置であって、
前記レギュレータは、電源回路として機能するシリーズレギュレータであり、
前記負荷は、２次電池を含むことを特徴とする受電制御装置。
【請求項３】
請求項１または請求項２記載の受電制御装置であって、
前記受電制御回路は、前記レギュレータの前記入力端の電圧に基づいて前記スイッチ回路（Ｍ１）をオンさせ、あるいはオフさせることを特徴とする受電制御装置。
【請求項４】
請求項１または請求項２記載の受電制御装置であって、
前記受電制御回路）は、前記レギュレータの前記出力端の電圧に基づいて前記スイッチ回路をオンさせ、あるいはオフさせることを特徴とする受電制御装置。
【請求項５】
請求項１または請求項２記載の受電制御装置であって、
前記受電制御回路は、前記レギュレータの前記入力端の電圧に基づいて前記スイッチ回路をオンさせ、前記レギュレータの前記出力端の電圧に基づいて前記スイッチ回路をオフさせることを特徴とする受電制御装置。
【請求項６】
請求項１〜請求項５のいずれか記載の受電制御装置であって、
前記スイッチ回路をオンさせるための第１の閾値電圧よりも、前記スイッチ回路をオフさせるための第２の閾値電圧を高く設定することを特徴とする受電制御装置。
【請求項７】
請求項６記載の受電制御装置であって、
前記受電制御装置は、前記スイッチ回路のオン／オフを切換える切換え制御信号を生成する切換え制御信号生成回路を有し、この切換え制御信号生成回路は、
前記レギュレータの出力端の電圧を分圧するための第１、第２および第３の分圧抵抗と、
反転端子に、前記第１および第２の分圧抵抗の共通接続点の電圧が印加され、非反転端子に基準電圧が印加される第１のヒステリシスコンパレータと、
反転端子に、前記第３および第４の分圧抵抗の共通接続点の電圧が印加され、非反転端子に前記基準電圧が印加される第２のヒステリシスコンパレータと、
前記第１のヒステリシスコンパレータの出力電圧のポジティブエッジまたはネガティブエッジによりセットされ、前記第２のヒステリシスコンパレータのポジティブエジまたはネガティブエッジによりリセットされ、その出力端から前記切換え制御信号を出力するＲＳフリップフロップと、
を有することを特徴とする受電制御装置。
【請求項８】
請求項１〜請求項７のいずれか記載の受電制御装置であって、
前記受電制御回路は、前記スイッチ回路をオンして前記バイパス経路を形成すると共に、前記レギュレータの全部または一部を非動作状態とすることを特徴とする受電制御装置。
【請求項９】
請求項８記載の受電制御装置であって、
前記レギュレータの全部または一部の非動作状態／動作状態は、前記スイッチ回路をオン／オフさせる切換え制御信号に基づいて制御されることを特徴とする受電制御装置。
【請求項１０】
請求項１〜請求項９のいずれか記載の受電制御装置と、
前記整流回路を含み、前記２次コイルの誘起電圧を直流電圧に変換する受電部と、
前記レギュレータと、前記レギュレータの前記入力端および出力端との間に設けられた前記スイッチ回路と、を含み、前記負荷への給電を制御する給電制御部と、
を有することを特徴とする受電装置。
【請求項１１】
請求項１０記載の受電装置であって、
さらに、前記スイッチ回路のオン／オフを制御するためのバイパス制御回路を有し、前記受電制御回路は、前記バイパス制御回路の動作を制御することによって、前記スイッチ回路のオン／オフを制御することを特徴とする受電装置。
【請求項１２】
請求項１１記載の受電装置であって、
前記スイッチ回路は、
ソースおよびドレインが各々、前記レギュレータの入力端および出力端に接続されたＰＭＯＳトランジスタにより構成され、
前記バイパス制御回路は、
ソースが接地され、ドレインが前記ＰＭＯＳトランジスタのゲートに接続されたＮＭＯＳトランジスタと、
前記ＰＭＯＳトランジスタの前記ゲートと前記レギュレータの入力端との間に接続されたプルアップ抵抗と、により構成されることを特徴とする受電装置。
【請求項１３】
請求項１０〜請求項１２のいずれか記載の受電装置と、
前記受電装置により電力が供給される負荷と、を含むことを特徴とする電子機器。
【請求項１４】
請求項１３記載の電子機器であって、
前記電子機器は、携帯端末であることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受電制御装置、受電装置および電子機器に関する。
【背景技術】
【０００２】
近年、電磁誘導を利用し、金属部分の接点がなくても電力伝送を可能にする無接点電力伝送（非接触電力伝送）が脚光を浴びている。この無接点電力伝送の適用例として、携帯電話機や家庭用機器（例えば電話機の子機）の充電などが提案されている。
【０００３】
無接点電力伝送装置は、例えば、特許文献１に記載されている。特許文献１に記載の技術は、複数の負荷に対して電力を供給し得る小型の無接点電力供給装置を提供することを目的とし、複数の誘導コイルを設けている。
【０００４】
また、この特許文献１に記載の技術では、電力供給を受けるポータブルの電子機器に、誘導コイルと整流回路を内蔵させ、その整流回路の出力電圧によって、リチウムイオン電池等の二次電池を充電している。
【特許文献１】特開平１０−２２５０２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
近年、携帯型電話機やノートブック型パーソナルコンピュータ等の携帯端末のバッテリとして、リチウムイオン電池やリチウムポリマー電池等の二次電池が広く利用されている。これらリチウムイオン電池やリチウムポリマー電池等の二次電池は、他の電池と比べてエネルギ密度が極めて高いという利点を有するが、一方で、劣化や安全性を考慮した厳密な充電制御を行う必要があり、高精度の充電管理技術が必要となる。
【０００６】
したがって、二次電池を充電するために、高精度な出力制御を行い得るレギュレータ（例えば、シリーズレギュレータ）を利用した充電回路を用いるのが好ましいといえる。
【０００７】
また、携帯端末のユーザの使い勝手を考慮すれば、２次電池の充電時間は短い方がよいが、無接点電力伝送を利用した場合の２次電池の充電効率は、通常の充電器（ＡＣアダプタを使用した充電器）による充電効率よりも低く、充電時間が長くなる傾向がある。したがって、無接点電力伝送を用いて携帯端末の充電を行う際、充電中の電力損失を、可能な限り低減することが重要となる。
【０００８】
本発明の発明者の検討によれば、例えば、消耗の激しい２次電池を充電するときのように、大量の充電電流を流す必要がある場合において、上述のレギュレータにおいて電力損失（電力ロス）が発生し、このことが充電時間の短縮の妨げとなる場合があることが明らかとなった。また、携帯端末の安全性を考慮すれば、充電中におけるレギュレータの発熱は最小限に抑制するのが望ましい。
【０００９】
本発明は、このような考察に基づいてなされたものであり、その目的は、無接点電力伝送技術を利用する受電装置（電力供給を受ける側の装置）における電力損失および発熱を、簡単な構成によって効果的に低減することにある。
【課題を解決するための手段】
【００１０】
本発明の受電制御装置は、１次コイルと２次コイルを電磁的に結合させて送電装置から、整流回路およびレギュレータを含む受電装置に対して電力を伝送し、前記受電装置の電圧出力ノードから負荷に対して電力を供給する無接点電力伝送システムの前記受電装置に設けられる受電制御装置であって、前記受電装置に設けられた前記レギュレータの入力端の電圧および出力端の電圧の少なくとも一つを監視し、前記入力端の電圧および出力端の電圧の少なくとも一つが低下して前記負荷に対する給電能力が低下すると、前記レギュレータの前記入力端と出力端との間に設けられたスイッチ回路をオンさせ、前記レギュレータの前記入力端と前記出力端とを直結するバイパス経路を形成する受電制御回路を有する。
【００１１】
レギュレータの入力端（あるいは出力端）の電圧低下によって負荷への給電能力が低下したときに、スイッチ回路をオンさせて低損失のバイパス経路（迂回経路）を形成し、このバイパス経路を経由して負荷に電流を供給する。これによって、負荷への給電能力を無理なく高めることができる。また、負荷に大量の電流を供給するとき（つまり、高負荷時）におけるレギュレータにおける発熱を抑制することができる。また、電源回路としてのレギュレータの主要な働きの一つは、定格を超える過大な電圧が入力されたときに、その振幅を制限することであるが、パイパス経路が形成されるのは、レギュレータの入力端（あるいは出力端）の電圧が低下している場合に限られ、したがって、過大な電圧が負荷に印加されるという心配はなく、レギュレータを迂回することに関して、特別な問題は生じない。
【００１２】
また、本発明の受電制御装置の一態様では、前記レギュレータは、電源回路として機能するシリーズレギュレータであり、前記負荷は、２次電池を含む。
【００１３】
シリーズレギュレータは、負荷に直列に電圧制御素子が接続された、降圧のみ可能な連続電流の定電圧直流電源回路であり、スイッチング制御電源と比べ、電源リプルやノイズが少なく、安定性が高く、回路面積も小さい。したがって、ＬＤＯ（ロー・ドロップアウト・レギュレータ）のような低ノイズで低損失のシリーズレギュレータは、小型の受電装置に搭載するのに適している。また、２次電池は、電池電圧よりも少しでも高い電圧が供給されれば充電が可能であり、レギュレータをバイパスする経路を経由して電流を供給することに不都合はない。また、レギュレータをバイパスする経路を介して、電圧降下のない電圧（入力電圧そのまま）を供給すれば（すなわち、低インピーダンスのバイパス経路を経由して大量の電流を供給すれば）、その分だけ充電期間を短くすることができる。携帯端末等における２次電池の充電期間の長大化の抑制は、ユーザの使い勝手向上の点から重要である。本態様によれば、低損失のスイッチ回路を用いてレギュレータを迂回するという簡単な構成により、２次電池の充電時間を無理なく短縮できる。
【００１４】
また、本発明の受電制御装置の他の態様では、前記受電制御回路は、前記レギュレータの前記入力端の電圧に基づいて前記スイッチ回路をオンさせ、あるいはオフさせる。
【００１５】
スイッチ回路のオン／オフ（レギュレータをバイパスすることの可否）を、レギュレータの入力端の電圧に基づいて制御するものである。レギュレータの入力電圧が、定格値を下回っていることを確認した後にレギュレータの迂回を実行できることから、入力電圧が十分に高いときに、誤ってバイパス経路を形成することを確実に防止できる。また、レギュレータの入力電圧が低下していれば、レギュレータの実際の出力電圧も低下しているはずであり、したがって、レギュレータの入力端の電圧のみを監視する方式をとった場合でも、スイッチ回路のオン／オフを適正に制御可能である。また、電圧を監視するための経路が１本で済むという効果もある。
【００１６】
また、本発明の受電制御装置の他の態様では、前記受電制御回路は、前記レギュレータの前記出力端の電圧に基づいて前記スイッチ回路をオンさせ、あるいはオフさせる。
【００１７】
スイッチ回路のオン／オフ（レギュレータをバイパスすることの可否）を、レギュレータの出力端の電圧に基づいて制御するものである。レギュレータの出力電圧（実際に負荷に供給される電圧）に基づいてスイッチ回路のオン／オフが制御されるため、正確なオン／オフ制御が可能である。レギュレータの出力電圧が低下しているときは、レギュレータの入力電圧も低下しているはずであり、したがって、レギュレータの出力端の電圧のみを監視する方式をとっても、入力電圧が高い状態でバイパス経路をオンさせてしまう心配はない。また、レギュレータの出力電圧（実際に負荷に供給される電圧）が十分に回復（上昇している）ことを確認してから、スイッチ回路をオフすること（つまり、レギュレータのバイパスを終了させること）が可能であり、したがって、適切なスイッチ回路のオフ制御も担保される。また、電圧を監視するための経路が１本で済むという効果もある。レギュレータの出力電圧（実際に負荷に供給される電圧）を直接に監視することから、信頼性が高い方式であるといえる。
【００１８】
また、本発明の受電制御装置の他の態様では、前記受電制御回路は、前記レギュレータの前記入力端の電圧に基づいて前記スイッチ回路をオンさせ、前記レギュレータの前記出力端の電圧に基づいて前記スイッチ回路をオフさせる。
【００１９】
スイッチ回路のオン／オフ（レギュレータをバイパスすることの可否）を、レギュレータの入力端の電圧および出力端の電圧の双方に基づいて制御するものである。レギュレータの入力電圧が、定格値を下回っていることを確認した後にスイッチ回路をオンさせる（つまり、レギュレータの迂回を実行する）ことから、入力電圧が十分に高いときに、誤ってバイパス経路を形成することを確実に防止できる。また、レギュレータの出力電圧（実際に負荷に供給される電圧）が十分に回復（上昇している）ことを確認してから、スイッチ回路をオフすること（つまり、レギュレータのバイパスを終了させること）が可能であり、したがって、スイッチ回路の正確なオフ制御も担保される。
【００２０】
また、本発明の受電制御装置の他の態様では、前記スイッチ回路をオンさせるための第１の閾値電圧よりも、前記スイッチ回路をオフさせるための閾値電圧を高く設定する。
【００２１】
スイッチ回路のオン／オフの各閾値にオフセットを設け、スイッチ回路のオン／オフの制御にヒステリシス特性を持たせるものである。これによって、レギュレータの入力端あるいは出力端の電圧の微小な変動に追従して、スイッチ回路のオン／オフが繰り返されるような誤作動が生じず、安定したレギュレータのバイパス制御が実現される。すなわち、例えば、負荷に供給される電圧が、正常といえる範囲を超えて低くなったときにスイッチ回路をオンさせてレギュレータの迂回を開始させることができ、また、負荷に供給される電圧が、正常といえる範囲内になり、かつ十分に回復（上昇）したときに、スイッチ回路をオフしてレギュレータの迂回を終了させることができ、安定した適正なバイパス制御が実現される。
【００２２】
また、本発明の受電制御装置の他の態様では、前記受電制御装置は、前記スイッチ回路のオン／オフを切換える切換え制御信号を生成する切換え制御信号生成回路を有し、この切換え制御信号生成回路は、前記レギュレータの出力端の電圧を分圧するための第１、第２および第３の分圧抵抗と、反転端子に、前記第１および第２の分圧抵抗の共通接続点の電圧が印加され、非反転端子に基準電圧が印加される第１のヒステリシスコンパレータと、反転端子に、前記第３および第４の分圧抵抗の共通接続点の電圧が印加され、非反転端子に前記基準電圧が印加される第２のヒステリシスコンパレータと、前記第１のヒステリシスコンパレータの出力電圧のポジティブエッジまたはネガティブエッジによりセットされ、前記第２のヒステリシスコンパレータのポジティブエジまたはネガティブエッジによりリセットされ、その出力端から前記切換え制御信号を出力するＲＳフリップフロップと、を有する。
【００２３】
スイッチ回路のオン／オフの制御特性にヒステリシス特性をもたせるための、具体的な回路構成の例を明らかとしたものである。すなわち、スイッチ回路のオン／オフを切換える切換え制御信号を生成する切換え制御信号生成回路は、複数の分圧抵抗と、少なくとも２つのヒステリシスコンパレータと、ＲＳフリップフロップと、を含んで構成される。この回路は構成が簡単であり、設計が容易である。
【００２４】
また、本発明の受電制御装置の他の態様では、前記受電制御回路は、前記スイッチ回路をオンして前記バイパス経路を形成すると共に、前記レギュレータの全部または一部を非動作状態とする。
【００２５】
レギュレータをバイパスした場合でも、レギュレータ自体が動作していれば、レギュレータにおける電力の消費や発熱が生じ、受電した電力のロスが生じる。そこで、スイッチ回路をオンし、レギュレータをバイパスするときに、併せてレギュレータ自体の動作を停止させて、無駄な電力消費および発熱を抑制し、受電した電力のロスを最小限化するものである。レギュレータの構成要素の全部を非動作とする場合には、レギュレータにおける消費電力および発熱を零にすることができる。但し、全構成要素を非動作とすることが、レギュレータの動作に悪影響を与える場合（例えば、レギュレータを動作状態に戻すときに遅延が生じる等の不都合が生じる場合）には、一部の構成要素だけを非動作状態とすればよく、この場合でも、レギュレータの消費電力および発熱の低減が可能である。本態様によって、無接点電力伝送を用いた受電装置における、受電した電力のロスを最小化しつつ、負荷に対する給電能力を効果的に向上させることができ、レギュレータにおける発熱の問題も解消する。
【００２６】
また、本発明の受電制御装置の他の態様では、前記レギュータの全部または一部の非動作状態／動作状態は、前記スイッチ回路をオン／オフさせる切換え制御信号に基づいて制御される。
【００２７】
スイッチ回路をオン／オフさせるための切換え制御信号を、レギュータの全部または一部を非動作状態／動作状態を切換えるために援用するものである。これにより、スイッチ回路のオン／オフの制御と、レギュレータの非動作状態／動作状態の制御を、共通の切換え制御信号を用いて実行することができる。このことは制御回路の簡素化に貢献する。
【００２８】
また、本発明の受電装置は、前記整流回路を含み、前記２次コイルの誘起電圧を直流電圧に変換する受電部と、前記レギュレータと、前記レギュレータの前記入力端および出力端との間に設けられた前記スイッチ回路とを含み、前記負荷への給電を制御する給電制御部と、を有する。
【００２９】
本発明によれば、無接点電力伝送技術を利用する受電装置（電力供給を受ける側の装置）において、簡単な構成により、電力損失および発熱を効果的に抑制することができる。したがって、小型、低損失、低発熱という優れた特性をもつ、無接点電力伝送用の受電装置が実現される。無接点電力伝送では、誘導コイル間の電力伝送に伴うロスは避けられないことから、受電装置では、受電した電力を発熱等により無駄に消費することなく、効率的に負荷に供給することが特に求められが、本発明によれば、これらの要求をすべて満足することができる。
【００３０】
また、本発明の受電装置の一態様では、さらに、前記スイッチ回路のオン／オフを制御するためのバイパス制御回路を有し、前記受電制御回路は、前記バイパス制御回路の動作を制御することによって、前記スイッチ回路のオン／オフを制御する。
【００３１】
受電装置における、レギュレータをバイパスするためのスイッチ回路のオン／オフの切換えを、バイパス制御回路により行う点を明らかとしたものである。
【００３２】
また、本発明の受電装置の他の態様では、前記スイッチ回路は、ソースおよびドレインが各々、前記レギュレータの入力端および出力端に接続されたＰＭＯＳトランジスタにより構成され、前記バイパス制御回路は、ソースが接地され、ドレインが前記ＰＭＯＳトランジスタのゲートに接続されたＮＭＯＳトランジスタと、前記ＰＭＯＳトランジスタの前記ゲートと前記レギュレータの入力端との間に接続されたプルアップ抵抗と、により構成される。
【００３３】
スイッチ回路が、ＰＭＯＳトランジスタ（低損失の絶縁ゲート型電界効果トランジスタ）により構成され、バイパス制御回路が、ＮＭＯＳトランジスタとプルアップ抵抗により構成されることを明らかとしたものである。このプルアップ抵抗は、バイパス制御回路としてのＮＭＯＳトランジスタがオフしているときに、スイッチ回路としてのＰＭＯＳトランジスタのゲートをハイレベルに維持して、そのＰＭＯＳトランジスタを確実にオフさせる働きをする。また、スイッチ回路としてのＰＭＯＳトランジスタのゲートが、プルアップ抵抗を経由して常にレギュレータの入力端に接続されることになり、このことは、ＰＭＯＳトランジスタのゲート電位の安定化につながり、したがって、そのＰＭＯＳトランジスタが不用意にオンするのを防止するという働きも有する。無接点電力伝送では、２次側の機器（受電装置）の各部の動作が不安定になる傾向があるため、バイパス素子としてのＰＭＯＳトランジスタのゲート電圧を、プルアップ抵抗によって安定化させることは重要である。なお、トランジスタの導電型を逆にしてもよい。本態様の回路構成によれば、最小限の構成要素（２つのＭＯＳトランジスタと１つのプルアップ抵抗）によりレギュレータのバイパスを実現できる。回路構成が簡単であるため実現が容易であり、かつ、各ＭＯＳトランジスタは高速に動作するため、高速なスイッチング制御も可能である。
【００３４】
また、本発明の電子機器は、本発明の受電装置と、前記受電装置により電力が供給される負荷と、を含む。
【００３５】
本発明では、無接点電力伝送用の受電装置が搭載される電子機器の種類は問わない。本発明は、例えば、腕時計、コードレス電話器、シェーバー、電動歯ブラシ、リストコンピュータ、ハンディターミナル、携帯情報端末、あるいは電動自転車などの種々の電子機器に適用できる。特に好適な電子機器の例としては、携帯端末（携帯電話端末、ＰＤＡ端末、持ち運び可能なパーソナルコンピュータ端末を含む）や時計（ウオッチ）があげられる。本発明の受電装置は、構成が簡単で小型であるため携帯端末等への搭載も可能であり、低損失であるために、例えば、電子機器における２次電池の充電時間を短縮することが可能であり、また、発熱が低減されることから、電子機器の安全面からみた信頼性も向上する。
【００３６】
また、本発明の電子機器の一態様では、前記電子機器は、携帯端末である。
【００３７】
携帯端末（携帯電話端末、ＰＤＡ端末、持ち運び可能なパーソナルコンピュータ端末を含む）は、高負荷時の充電電流量が大きく、発熱の問題も顕在化しやすい。よって、本発明が有する低損失かつ低発熱という特性を十分に活かすことが可能な機器といえる。
【００３８】
このように、本発明によれば、無接点電力伝送技術を利用する受電装置（電力供給を受ける側の装置）における電力損失および発熱を、簡単な構成によって効果的に低減することが可能である。
【発明を実施するための最良の形態】
【００３９】
以下、図面を参照して、本発明の好適な実施の形態について説明する。
なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００４０】
（第１の実施形態）
まず、本発明が適用される好適な電子機器の例、ならびに、無接点電力伝送技術の原理について説明する。
【００４１】
（電子機器の例と無接点電力伝送の原理）
図１（Ａ），（Ｂ）は無接点電力伝送技術について説明するための図であり、（Ａ）は無接点電力伝送手法が適用される電子機器の例を示す図であり、（Ｂ）は誘導トランスを用いた無接点電力伝送の原理を説明するための図である。
図１（Ａ）に示されるように、電子機器の１つである充電器５００（クレードル）は、送電装置１０を有する。また電子機器の１つである携帯電話機５１０は、受電装置４０を有する。また携帯電話機５１０は、ＬＣＤなどの表示部５１２、ボタン等で構成される操作部５１４、マイク５１６（音入力部）、スピーカ５１８（音出力部）、アンテナ５２０を有する。
【００４２】
充電器５００にはＡＣアダプタ５０２を介して電力が供給され、この電力が、無接点電力伝送により送電装置１０から受電装置４０に送電される。これにより、携帯電話機５１０のバッテリを充電したり、携帯電話機５１０内のデバイスを動作させたりすることができる。
【００４３】
なお、本実施形態が適用される電子機器は携帯電話機５１０に限定されない。例えば腕時計、コードレス電話器、シェーバー、電動歯ブラシ、リストコンピュータ、ハンディターミナル、携帯情報端末、あるいは電動自転車などの種々の電子機器に適用できる。
【００４４】
特に好適な電子機器の例としては、携帯端末（携帯電話端末、ＰＤＡ端末、持ち運び可能なパーソナルコンピュータ端末を含む）や時計（ウオッチ）があげられる。本発明の受電装置は、構成が簡単で小型であるため携帯端末等への搭載も可能であり、低損失であるために、例えば、電子機器における２次電池の充電時間を短縮することが可能であり、また、発熱が低減されることから、電子機器の安全面からみた信頼性も向上する。
【００４５】
特に、携帯端末（携帯電話端末、ＰＤＡ端末、持ち運び可能なパーソナルコンピュータ端末を含む）は、高負荷時の充電電流量が大きく、発熱の問題も顕在化しやすい。よって、本発明が有する低損失かつ低発熱という特性を十分に活かすことが可能な機器といえる。
【００４６】
図１（Ｂ）に模式的に示すように、送電装置１０から受電装置４０への電力伝送は、送電装置１０側に設けられた１次コイルＬ１（送電コイル）と、受電装置４０側に設けられた２次コイルＬ２（受電コイル）を電磁的に結合させて電力伝送トランスを形成することで実現される。これにより非接触での電力伝送が可能になる。
【００４７】
（送電装置および受電装置の構成例）
図２は、送電装置、受電装置ならびに負荷からなる無接点電力伝送システムにおける、各部の具体的な構成の一例を示す回路図である。図示されるように、送電装置１０には、送電制御装置２０と、送電部１２が設けられている。また、受電装置４０には、受電部４０と、負荷変調部４６と、給電制御部４８とが設けられている。また、負荷９０は、充電制御装置９２とバッテリ（２次電池）９４が含まれる。以下具体的に説明する。
【００４８】
図１（Ａ）の充電器５００などの送電側の電子機器は、少なくとも図２に示される送電装置１０を含む。また、携帯電話機５１０などの受電側の電子機器は、少なくとも受電装置４０と負荷９０（本負荷）を含む。そして、図２の構成により、１次コイルＬ１と２次コイルＬ２を電磁的に結合させて送電装置１０から受電装置４０に対して電力を伝送し、受電装置４０の電圧出力ノードＮＢ７から負荷９０に対して電力（電圧ＶＯＵＴ）を供給する無接点電力伝送（非接触電力伝送）システムが実現される。
【００４９】
送電装置１０（送電モジュール、１次モジュール）は、１次コイルＬ１、送電部１２、電圧検出回路１４、表示部１６、送電制御装置２０を含むことができる。なお、送電装置１０や送電制御装置２０は図２の構成に限定されず、その構成要素の一部（例えば表示部、電圧検出回路）を省略したり、他の構成要素を追加したり、接続関係を変更するなどの種々の変形実施が可能である。
【００５０】
送電部１２は、電力伝送時には所定周波数の交流電圧を生成し、データ転送時にはデータに応じて周波数が異なる交流電圧を生成して、１次コイルＬ１に供給する。具体的には例えば、データ「１」を受電装置４０に対して送信する場合には、周波数ｆ１の交流電圧を生成し、データ「０」を送信する場合には、周波数ｆ２の交流電圧を生成する。この送電部１２は、１次コイルＬ１の一端を駆動する第１の送電ドライバと、１次コイルＬ１の他端を駆動する第２の送電ドライバと、１次コイルＬ１と共に共振回路を構成する少なくとも１つのコンデンサを含むことができる。そして、送電部１２が含む第１、第２の送電ドライバの各々は、例えば、パワーＭＯＳトランジスタにより構成されるインバータ回路（あるいはバッファ回路）であり、送電制御装置２０のドライバ制御回路２６により制御される。
【００５１】
１次コイルＬ１（送電側コイル）は、２次コイルＬ２（受電側コイル）と電磁結合して電力伝送用トランスを形成する。例えば、電力伝送が必要なときには、図１（Ａ）、図１（Ｂ）に示すように、充電器５００の上に携帯電話機５１０を置き、１次コイルＬ１の磁束が２次コイルＬ２を通るような状態にする。一方、電力伝送が不要なときには、充電器５００と携帯電話機５１０を物理的に離して、１次コイルＬ１の磁束が２次コイルＬ２を通らないような状態にする。
【００５２】
１次コイルＬ１と２次コイルＬ２としては、例えば、絶縁された単線を同一平面内で渦巻き状に巻いた平面コイルを用いることができる。但し、単線を縒り線に代え、この縒り線（絶縁された複数の細い単線を縒り合わせたもの）を渦巻き状に巻いた平面コイルを用いてもよい。
【００５３】
電圧検出回路１４は、１次コイルＬ１の誘起電圧を検出する回路であり、例えば、抵抗ＲＡ１、ＲＡ２や、ＲＡ１とＲＡ２の接続ノードＮＡ３とＧＮＤ（広義には低電位側電源）との間に設けられるダイオードＤＡ１を含む。具体的には、１次コイルの誘起電圧を抵抗ＲＡ１、ＲＡ２で分圧することによって得られた信号ＰＨＩＮが、送電制御装置２０の波形検出回路２８に入力される。
【００５４】
表示部１６は、無接点電力伝送システムの各種状態（電力伝送中、ＩＤ認証等）を、色や画像などを用いて表示するものであり、例えばＬＥＤ（発光ダイオード）やＬＣＤ（液晶表示装置）などにより実現される。
【００５５】
送電制御装置２０は、送電装置１０の各種制御を行う装置であり、集積回路装置（ＩＣ）などにより実現できる。この送電制御装置２０は、制御回路２２（送電側）、発振回路２４、ドライバ制御回路２６、波形検出回路２８を含むことができる。
【００５６】
また、制御回路２２（制御部）は、送電装置１０や送電制御装置２０の制御を行うものであり、例えば、ゲートアレイやマイクロコンピュータなどにより実現できる。具体的には、制御回路２２は、電力伝送、負荷検出、周波数変調、異物検出、あるいは着脱検出などに必要な各種のシーケンス制御や判定処理を行う。
【００５７】
発振回路２４は、例えば、水晶発振回路により構成され、１次側のクロックを生成する。ドライバ制御回路２６は、発振回路２４で生成されたクロックや制御回路２２からの周波数設定信号などに基づいて、所望の周波数の制御信号を生成し、送電部１２の送電ドライバ（不図示）に出力し、その送電ドライバの動作を制御する。
【００５８】
波形検出回路２８は、１次コイルＬ１の一端の誘起電圧に相当する信号ＰＨＩＮの波形をモニタし、負荷検出、異物検出等を行う。例えば、受電装置４０の負荷変調部４６が、送電装置１０に対してデータを送信するための負荷変調を行うと、１次コイルＬ１の誘起電圧の信号波形が、それに対応して変化する。
【００５９】
具体的には、データ「０」を送信するために負荷変調部４６が負荷を低くすると、信号波形の振幅（ピーク電圧）が小さくなり、データ「１」を送信するために負荷を高くすると、信号波形の振幅が大きくなる。したがって、波形検出回路２８は、誘起電圧の信号波形のピークホールド処理などを行って、ピーク電圧がしきい値電圧を超えたか否かを判断することで、受電装置４０からのデータが「０」なのか「１」なのかを判断できる。なお波形検出の手法は、上述の手法に限定されない。例えば、受電側の負荷が高くなったか低くなったかを、ピーク電圧以外の物理量を用いて判断してもよい。
【００６０】
受電装置４０（受電モジュール、２次モジュール）は、２次コイルＬ２、受電部４２、負荷変調部４６、給電制御部４８、受電制御装置５０を含むことができる。なお、受電装置４０や受電制御装置５０は図２の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加したり、接続関係を変更するなどの種々の変形実施が可能である。
【００６１】
受電部４２は、２次コイルＬ２の交流の誘起電圧を直流電圧に変換する。この変換は受電部４２が有する整流回路４３により行われる。この整流回路４３は、ダイオードＤＢ１〜ＤＢ４を含む。ダイオードＤＢ１は、２次コイルＬ２の一端のノードＮＢ１と直流電圧ＶＤＣの生成ノードＮＢ３との間に設けられ、ＤＢ２は、ノードＮＢ３と２次コイルＬ２の他端のノードＮＢ２との間に設けられ、ＤＢ３は、ノードＮＢ２とＶＳＳのノードＮＢ４との間に設けられ、ＤＢ４は、ノードＮＢ４とＮＢ１との間に設けられる。
【００６２】
受電部４２の抵抗ＲＢ１、ＲＢ２はノードＮＢ１とＮＢ４との間に設けられる。そしてノードＮＢ１、ＮＢ４間の電圧を抵抗ＲＢ１、ＲＢ２により分圧することで得られた信号ＣＣＭＰＩが、受電制御装置５０の周波数検出回路６０に入力される。
【００６３】
受電部４２のコンデンサＣＢ１及び抵抗ＲＢ４、ＲＢ５は、直流電圧ＶＤＣのノードＮＢ３とＶＳＳのノードＮＢ４との間に設けられる。そしてノードＮＢ３、ＮＢ４間の電圧を抵抗ＲＢ４、ＲＢ５により分圧することで得られた信号ＡＤＩＮが、受電制御装置５０の位置検出回路５６に入力される。
【００６４】
負荷変調部４６は、負荷変調処理を行う。具体的には、受電装置４０から送電装置１０に所望のデータを送信する場合に、送信データに応じて負荷変調部４６（２次側）での負荷を可変に変化させ、１次コイルＬ１の誘起電圧の信号波形を変化させる。このために負荷変調部４６は、ノードＮＢ３、ＮＢ４の間に直列に設けられた抵抗ＲＢ３、トランジスタＴＢ３（Ｎ型のＣＭＯＳトランジスタ）を含む。
【００６５】
このトランジスタＴＢ３は受電制御装置５０の制御回路５２からの信号Ｐ３Ｑによりオン・オフ制御される。そして、トランジスタＴＢ３をオン・オフ制御して負荷変調を行う際には、給電制御部４８のトランジスタＴＢ１、ＴＢ２はオフにされ、負荷９０が受電装置４０に電気的に接続されない状態になる。
【００６６】
例えば、データ「０」を送信するために２次側を低負荷（インピーダンス大）にする場合には、信号Ｐ３ＱがＬレベルになってトランジスタＴＢ３がオフになる。これにより負荷変調部４６の負荷はほぼ無限大（無負荷）になる。一方、データ「１」を送信するために２次側を高負荷（インピーダンス小）にする場合には、信号Ｐ３ＱがＨレベルになってトランジスタＴＢ３がオンになる。これにより負荷変調部４６の負荷は、抵抗ＲＢ３（高負荷）になる。
【００６７】
給電制御部４８は、負荷９０への電力の給電を制御する。レギュレータ（ＬＤＯ）４９は、整流回路４３での変換で得られた直流電圧ＶＤＣの電圧レベルを調整して、電源電圧ＶＤ５（例えば５Ｖ）を生成する。受電制御装置５０は、例えばこの電源電圧ＶＤ５が供給されて動作する。
【００６８】
ここで、注目すべき点は、レギュレータ（ＬＤＯ）４９の入力端と出力端との間には、ＰＭＯＳトランジスタ（Ｍ１）からなるスイッチ回路が設けられていることである。このスイッチ回路としてのＰＭＯＳトランジスタ（Ｍ１）をオンすることによって、レギュレータ（ＬＤＯ）４９をバイパスする経路が形成される。例えば、高負荷時（例えば、消耗が激しい２次電池の充電の初期においては、ほぼ一定の大電流を定常的に流すことが必要となり、このようなときが高負荷時に該当する）においては、レギュレータ４９自体の等価インピーダンスによって電力ロスが増大し、発熱も増大することから、レギュレータを迂回して、バイパス経路を経由して電流を負荷に供給するようにする。
【００６９】
スイッチ回路としてのＰＭＯＳトランジスタ（Ｍ１）のオン／オフを制御するために、パイパス制御回路として機能するＮＭＯＳトランジスタ（Ｍ２）およびプルアップ抵抗Ｒ８が設けられている。ＮＭＯＳトランジスタ（Ｍ２）がオンすると、ＰＭＯＳトランジスタ（Ｍ１）のゲートがローレベルになり、ＰＭＯＳトランジスタ（Ｍ１）がオンしてレギュレータ（ＬＤＯ）４９をバイパスする経路が形成される。一方、ＮＭＯＳトランジスタ（Ｍ２）がオフ状態のときは、ＰＭＯＳトランジスタ（Ｍ１）のゲートは、プルアップ抵抗Ｒ８を介してハイレベルに維持されるため、ＰＭＯＳトランジスタ（Ｍ１）はオフし、バイパス経路は形成されない。
【００７０】
ＮＭＯＳトランジスタ（Ｍ２）のオン／オフは、受電制御装置５０に含まれる受電制御回路５２によって制御される。
【００７１】
また、トランジスタＴＢ２（Ｐ型のＣＭＯＳトランジスタ）は、電源電圧ＶＤ５の生成ノードＮＢ５（レギュレター４９の出力ノード）とトランジスタＴＢ１（ノードＮＢ６）との間に設けられ、受電制御装置５０の制御回路５２からの信号Ｐ１Ｑにより制御される。具体的には、トランジスタＴＢ２は、ＩＤ認証が完了（確立）して通常の電力伝送を行う場合にはオンになり、負荷変調の場合等にはオフになる。なお、電源電圧生成ノードＮＢ５とトランジスタＴＢ２のゲートのノードＮＢ８との間にはプルアップ抵抗ＲＵ２が設けられる。
【００７２】
トランジスタＴＢ１（Ｐ型のＣＭＯＳトランジスタ）は、トランジスタＴＢ２（ノードＮＢ６）とＶＯＵＴの電圧出力ノードＮＢ７との間に設けられ、出力保証回路５４からの信号Ｐ４Ｑにより制御される。具体的には、ＩＤ認証が完了して通常の電力伝送を行う場合にはオンになる。一方、ＡＣアダプタの接続が検出されたり、電源電圧ＶＤ５が受電制御装置５０（制御回路５２）の動作下限電圧よりも小さいといった場合には、オフになる。なお、電圧出力ノードＮＢ７とトランジスタＴＢ１のゲートのノードＮＢ９との間にはプルアップ抵抗ＲＵ１が設けられる。
【００７３】
受電制御装置５０は、受電装置４０の各種制御を行う装置であり、集積回路装置（ＩＣ）などにより実現できる。この受電制御装置５０は、２次コイルＬ２の誘起電圧から生成される電源電圧ＶＤ５により動作することができる。また、受電制御装置５０は、制御回路５２（受電側）、出力保証回路５４、位置検出回路５６、発振回路５８、周波数検出回路６０、満充電検出回路６２を含むことができる。
【００７４】
制御回路５２（制御部）は、受電装置４０や受電制御装置５０の制御を行うものであり、例えば、ゲートアレイやマイクロコンピュータなどにより実現できる。具体的には制御回路５２は、ＩＤ認証、位置検出、周波数検出、負荷変調、或いは満充電検出などに必要な各種のシーケンス制御や判定処理を行う。
【００７５】
出力保証回路５４は、低電圧時（０Ｖ時）の受電装置４０の出力を保証する回路である。すなわち、トランジスタＴＢ１を制御し、ＡＣアダプタの接続が検出されたり電源電圧ＶＤ５が動作下限電圧よりも小さい場合に、トランジスタＴＢ１をオフにする設定を行い、電圧出力ノードＮＢ７から受電装置４０側への電流の逆流を防止する。
【００７６】
位置検出回路５６は、２次コイルＬ２の誘起電圧の波形に相当する信号ＡＤＩＮの波形を監視して、１次コイルＬ１と２次コイルＬ２の位置関係が適正であるかを判断する。具体的には、信号ＡＤＩＮをコンパレータで２値に変換して、位置関係が適正であるか否かを判断する。
【００７７】
発振回路５８は、例えばＣＲ発振回路により構成され、２次側のクロックを生成する。周波数検出回路６０は、信号ＣＣＭＰＩの周波数（ｆ１、ｆ２）を検出して、送電装置１０からの送信データが「１」なのか「０」なのかを判断する。
【００７８】
満充電検出回路６２（充電検出回路）は、負荷９０のバッテリ９４が、満充電状態（充電状態）になったか否かを検出する回路である。具体的には満充電検出回路６２は、例えば、充電状態の表示に使用されるＬＥＤＲのオン・オフを検出することによって、満充電状態を検出する。すなわち、所定時間（例えば５秒）連続でＬＥＤＲが消灯した場合に、バッテリ９４が満充電状態（充電完了）であると判断する。
【００７９】
また、負荷９０は、バッテリ９４の充電制御等を行う充電制御装置９２を含む。この充電制御装置９２（充電制御ＩＣ）は集積回路装置などにより実現できる。なお、スマートバッテリのように、バッテリ９４自体に充電制御装置９２の機能を持たせてもよい。なお、負荷９０は、２次電池に限定されるものではない。
【００８０】
（レギュレータのバイパス制御）
次に、図３〜図７を参照して、ＬＤＯ（ロー・ドロップアウト・レギュレータ）のバイパス制御の具体例について説明する。ＬＤＯは、両端電圧が、例えば１Ｖ程度でも動作可能な飽和型のシリーズレギュレータである。シリーズレギュレータは、負荷に直列に電圧制御素子が接続された、降圧のみ可能な連続電流の定電圧直流電源回路であり、スイッチング制御電源と比べ、電源リプルやノイズが少なく、安定性が高く、回路面積も小さい。したがって、ＬＤＯ（ロー・ドロップアウト・レギュレータ）のような低ノイズで低損失のシリーズレギュレータは、小型の受電装置に搭載するのに適している。
【００８１】
図３は、レギュレータのバイパス制御に関連する回路（ＬＤＯの周辺回路、受電制御回路、負荷）の構成の一例を示す回路図である。
【００８２】
ＬＤＯ４９の入力端と出力端には、ＰＭＯＳトランジスタ（Ｍ１）のソース・ドレインが接続されている。このＰＭＯＳトランジスタ（Ｍ１）は、バイパス用のスイッチ回路（Ａ）を構成する。なお、スイッチ回路（Ａ）は、できるだけ簡単な構成がよいが、必要に応じて、２素子（あるいはそれ以上）を用いる回路構成であってもよい。
【００８３】
スイッチ回路（Ａ）としてのＰＭＯＳトランジスタ（Ｍ１）がオンすると、ＬＤＯ４９のバイパス経路が形成され、このバイパス経路を経由して、充電電流が負荷９０に供給される。
【００８４】
また、スイッチ回路（Ａ）のオン／オフは、バイパス制御回路（Ｂ）によって制御される。バイパス制御回路（Ｂ）は、ソースが接地されたＮＭＯＳトランジスタ（Ｍ２）と、一端がＬＤＯ４９の入力端に接続され、他端がＮＭＯＳトランジスタ（Ｍ２）のドレインに接続されたプルアップ抵抗（Ｒ８）と、によって構成される。
【００８５】
プルアップ抵抗（Ｒ８）は、バイパス制御回路（Ｂ）の構成要素であるＮＭＯＳトランジスタ（Ｍ２）がオフしているときに、スイッチ回路（Ａ）としてのＰＭＯＳトランジスタ（Ｍ１）のゲートをハイレベルに維持して、そのＰＭＯＳトランジスタ（Ｍ１）を確実にオフさせる働きをする。
【００８６】
また、スイッチ回路（Ａ）としてのＰＭＯＳトランジスタ（Ｍ１）のゲートが、プルアップ抵抗（Ｒ８）を経由して常にレギュレータ（ＬＤＯ）４９の入力端に接続されることになり、このことは、ＰＭＯＳトランジスタ（Ｍ１）のゲート電位の安定化につながり、したがって、そのＰＭＯＳトランジスタ（Ｍ１）が不用意にオンするのを防止するという働きも有する。無接点電力伝送では、２次側の機器（受電装置４０）の各部の動作が不安定になる傾向があるため、バイパス素子としてのＰＭＯＳトランジスタ（Ｍ１）のゲート電圧を、プルアップ抵抗（Ｒ８）によって常に安定化させることは重要である。
【００８７】
なお、バイパス回路（Ｂ）の構成も簡単なほどよいが、必要に応じて、他の回路構成を採ることができる。
【００８８】
また、負荷９０は、リチウムイオン電池のような２次電池９４を含み、かつ、この２次電池９４の充電を制御するための充電制御回路９２と、充電制御トランジスタＭ５と、充電電流を検出するための検出抵抗Ｒ１５とを含む。負荷９０には、給電制御部４８（図２参照）の出力電圧（Ｖｏｕｔ）が印加される。
【００８９】
受電制御装置５０（図２参照）内に含まれる受電制御回路５２は、バイパスの切換え制御信号（ＶＰＢＰ）を生成する回路（切換え制御信号生成回路）５３を有する。この切換え制御信号生成回路５３は、ＬＤＯ４９の出力端の電圧（ＶＤ５）を監視線（ＬＰ１）を経由して常に監視し、その出力電圧（ＶＤ５）に基づいて、バイパス制御回路（Ｂ））を構成するＮＭＯＳトランジスタ（Ｍ２）のオン／オフを切換えるための切換え制御信号（ＶＰＢＰ）を生成する。
【００９０】
図３の回路では、ＬＤＯ４９の出力電圧（ＶＤ５：実際に負荷９０に供給される電圧）に基づいてスイッチ回路（Ａ）のオン／オフが制御されるため、正確なオン／オフ制御が可能である。ＬＤＯ４９の出力電圧（ＶＤ５）が低下しているときは、ＬＤＯ４９の入力電圧（Ｖｉｎ）も低下しているはずであり、したがって、ＬＤＯ４９の出力端の電圧（ＶＤ５）のみを監視する方式をとっても、入力電圧（Ｖｉｎ）が高い状態でバイパス経路をオンさせてしまう心配はない。また、ＬＤＯ４９の出力電圧（ＶＤ５：実際に負荷に供給される電圧）が十分に回復（上昇している）ことを確認してから、スイッチ回路（Ａ）をオフすること（つまり、ＬＤＯ４９のバイパスを終了させること）が可能であり、したがって、適切なスイッチ回路（Ａ）のオフ制御も担保される。また、電圧を監視するための経路が１本で済むという効果もある。ＬＤＯ４９の出力電圧（ＶＤ５：実際に負荷９０に供給される電圧）を直接に監視することから、信頼性が高い方式であるといえる。
【００９１】
なお、ＬＤＯ４９の出力端の電圧（ＶＤ５）の代わりに、入力端（Ｖｉｎ）の電圧を監視してもよく、また、両方の電圧を監視してもよい（この点については、図６を用いて後述する）。
【００９２】
受電制御回路５２内に設けられる切換え制御信号生成回路５３は、切換え制御信号（ＶＰＢＰ）の生成のために、少なくとも２つの閾値を利用すると共に、各閾値間にオフセットを設けて、ヒステリシス特性をもたせた、スイッチ回路（Ａ）のオン／オフ制御を実行する。
【００９３】
すなわち、スイッチ回路（Ａ）としてのＰＭＯＳトランジスタ（Ｍ１）をオンさせる閾値（バイパスをオンさせる閾値）よりも、ＰＭＯＳトランジス（Ｍ１）をオフさせるための閾値（バイパスをオフさせる閾値）を高く設定して、スイッチ回路（Ａ）のオン／オフの制御にヒステリシス特性を持たせる。これによって、ＬＤＯ４９の出力端の電圧の微小な変動に追従して、スイッチ回路のオン／オフが繰り返されるような誤作動が生じず、安定したレギュレータのバイパス制御が実現される。
【００９４】
すなわち、例えば、負荷に供給される電圧が、正常といえる範囲を超えて十分に低くなったときに(例えば、定格値を５．２Ｖとすれば、４．７Ｖ以下に低下したときに)スイッチ回路（Ａ）をオンさせてＬＤＯ４９の迂回を開始させることができ、また、負荷９０に供給される電圧が、正常といえる範囲内になり、かつ十分に回復（上昇）したときに（例えば、定格値の５．２Ｖに回復したときに）、スイッチ回路（Ａ）をオフしてＬＤＯ４９の迂回を終了させることができる。この例では、“４．７Ｖ”がスイッチ回路（Ａ）をオンするための第１の閾値であり、“５．２Ｖ”がスイッチ回路（Ａ）をオフするための第２の閾値であり、第１の閾値＜第２の閾値となっている。このように、ヒステリシス特性をもたせたスイッチ回路（Ａ）のオン／オフ制御によって、安定した適正なバイパス制御が実現される。
【００９５】
具体的には、受電制御回路５２は、ヒステリシス特性をもつ第１および第２の電圧比較器（１０２，１０４）と、分圧抵抗（Ｒ１０〜Ｒ１２：Ｒ１０およびＲ１１は可変抵抗）と、基準電圧発生回路１０５と、第１および第２の電圧比較器（１０２，１０４）の各々の出力電圧（ＶＱ１，ＶＱ２）をラッチするＲＳフリップフロップ（ＲＳ・Ｆ／Ｆ）と、を有する。以下、「ヒステリシス特性付きの電圧比較器」のことを「ヒステリシスコンパレータ」という。
【００９６】
すなわち、切換え制御信号生成回路５３は、ＬＤＯ４９の出力端の電圧（ＶＤ５）を分圧するための第１、第２および第３の分圧抵抗（Ｒ１０，Ｒ１１，Ｒ１２）と、反転端子に、第１および第２の分圧抵抗（Ｒ１０，Ｒ１１）の共通接続点の電圧が印加され、非反転端子に基準電圧（Ｖｒｅｆ１）が印加される第１のヒステリシスコンパレータ（１０２）と、反転端子に、第３および第４の分圧抵抗（Ｒ１１，Ｒ１２）の共通接続点の電圧が印加され、非反転端子に上述の基準電圧（Ｖｒｅｆ１）が印加される第２のヒステリシスコンパレータ（１０４）と、第１のヒステリシスコンパレータ（１０２）の出力電圧のポジティブエッジまたはネガティブエッジによりセットされ、第２のヒステリシスコンパレータ（１０４）のポジティブエジまたはネガティブエッジによりリセットされ、かつ、その出力端から切換え制御信号（ＶＰＢＰ）を出力するＲＳフリップフロップ（１０６）と、を有しており、回路構成が簡単であり、実現が容易である。
【００９７】
図４は、図３に示される受電制御回路におけるヒステリシス特性をもったスイッチ回路のオン／オフ制御について説明するためのタイミング図である。図４では、時刻ｔ０から時刻ｔ２にかけてはＬＤＯ４９の入力電圧（ＶＤ５）は連続的に下降し、その後、時刻ｔ４からｔ５にかけては連続的に上昇する。
【００９８】
そして、第１の電圧比較器（１０２）の出力電圧（ＶＱ１）は、ＬＤＯ４９の出力電圧（ＶＤ５）が４．７Ｖ以下になると、ローレベルからハイレベルに変化し（時刻ｔ２）、同様に、４．８Ｖ以上になると、ハイレベルからローレベルに変化する（時刻ｔ４）。また、第２の電圧比較器（１０４）の出力電圧（ＶＱ２）は、ＬＤＯ４９の出力電圧（ＶＤ５）が５．０Ｖ以下になると、ハイレベルからローレベルに変化し（時刻ｔ１）、同様に、５．２Ｖ（定格値）以上になると、ローレベルからハイレベルに変化する（時刻ｔ５）。
【００９９】
フリップフロップ（Ｆ／Ｆ）１０６から出力されるバイパスの切換え制御信号（ＶＰＢＰ）は、ＶＱ１のポジティブエッジをトリガーとしてローレベルからハイレベルに変化し（時刻ｔ１）、ＶＱ２のポジティブエッジをトリガーとしてハイレベルからローレベルに変化する（時刻ｔ５）。
【０１００】
図５は、図４に示すヒステリシス特性をもった、ＬＤＯのバイパス制御の手順を示すフロー図である。まず、第１および第２の電圧比較器（１０２，１０４）の出力電圧（ＶＱ１，ＶＱ２）が各々、“Ｌ”および“Ｈ”となっているとする（ステップＳＴ１、図４の時刻ｔ０の状態）。この状態では、バイパスの切換え制御信号（ＶＰＢＰ）は“Ｌ”レベルである（ステップＳＴ２）。
【０１０１】
次に、ＬＤＯ４９の出力電圧（ＶＤ５）の電圧レベルが下降し、４．７Ｖ以下となると（ステップＳＴ３）、バイパスの切換え制御信号（ＶＰＢＰ）は“Ｈ”レベルに変化する（ステップＳＴ４，図４の時刻ｔ２）。次に、ＬＤＯ４９の出力電圧（ＶＤ５）の電圧レベルが上昇し、５．２Ｖ以上となると（ステップＳＴ５、図４の時刻ｔ４）、再びステップＳＴ２に戻り、バイパスの切換え制御信号（ＶＰＢＰ）は“Ｈ”レベルに変化する。
【０１０２】
このように、図３の受電制御回路５２によれば、ヒステリシス特性をもたせたバイパス制御を、簡単な構成でもって実現することができる。
【０１０３】
次に、ＬＤＯ４９の電圧を監視する場合の変形例（バリエーション）について説明する。図６（Ａ），（Ｂ）は、ＬＤＯの電圧を監視方式の変形例（バリエーション）を説明するための図であり、（Ａ）はＬＤＯの入力端の電圧を監視する場合の回路構成を示す図であり、（Ｂ）はＬＤＯの入力端および出力端の双方の電圧を監視する場合の回路構成を示す図である。
【０１０４】
図６（Ａ）では、バイパス用のスイッチ回路としてのＰＭＯＳトランジスタ（Ｍ１）のオン／オフを、ＶＤＯ４９の入力端の電圧（Ｖｉｎ）に基づいて制御する。すなわち、ＶＤＯ４９の入力端の電圧（Ｖｉｎ）は、抵抗Ｒ２１，Ｒ２３によって分圧され、その分圧された電圧が、監視線ＬＰ２を経由して受電制御回路５２に入力される。受電制御回路５２は、図３に示したものと同様の回路構成によって、バイパスの切換え制御信号（ＶＰＢＰ）を生成する。
【０１０５】
図６（Ａ）の回路構成の場合、入力電圧（Ｖｉｎ）が、定格値を下回っていることを確認した後にレギュレータの迂回を実行できることから、入力電圧（Ｖｉｎ）が十分に高いときに、誤ってバイパス経路を形成することを確実に防止できる。なお、ＬＤＯ４９の入力電圧（Ｖｉｎ）が低下していれば、ＬＤＯ４９の実際の出力電圧（ＶＤ５）も低下しているはずであり、したがって、ＬＤＯ４９の入力端の電圧（Ｖｉｎ）のみを監視する方式をとった場合でも、ＰＭＯＳトランジスタ（Ｍ１）のオン／オフを適正に制御可能である。また、電圧を監視するための経路が１本で済むという効果もある。
【０１０６】
図６（Ｂ）の回路構成の場合、ＬＤＯ４９の入力端の電圧（Ｖｉｎ）および出力端の電圧（ＶＤ５）の各々を、監視線ＬＰ３およびＬＰ４を経由して監視する。そして、バイパス用のスイッチ回路としてのＰＭＯＳトランジスタ（Ｍ１）のオンを入力電圧（Ｖｉｎ）に基づいて制御し、ＰＭＯＳトランジスタ（Ｍ１）のオフを出力電圧（ＶＤ５）に基づいて制御する。
【０１０７】
これにより、ＬＤＯ４９の入力電圧（Ｖｉｎ）が、定格値を十分に下回っている（例えば、４．７Ｖ以下となっている）ことを確認した後にＰＭＯＳトランジスタ（Ｍ１）をオンさせる（つまり、ＬＤＯ４９の迂回を実行する）ことから、入力電圧が十分に高いときに、誤ってバイパス経路を形成することを確実に防止できる。また、ＬＤＯ４９の出力電圧（ＶＤ５：実際に負荷に供給される電圧）が十分に回復（上昇している：例えば定格値の５．２Ｖに戻っている）ことを確認してから、ＰＭＯＳトランジスタ（Ｍ１）をオフすること（つまり、レギュレータのバイパスを終了させること）が可能である。したがって、バイパス用のスイッチ回路としてのＰＭＯＳトランジスタ（Ｍ１）の正確なオフ制御も担保される。
【０１０８】
図７は、図３に示される回路による、２次電池の充電特性の一例を示す図である。図７の横軸は経過時間を示し、縦軸は電圧値または電流値を示す。
【０１０９】
図７において、特性線Ｌ１は、ＬＯＤ４９のバイパス有りのときの、図２に示される給電制御部４８の出力（Ｖｏｕｔ）の変化を示し、特性線Ｌ２は、バイパス無しのときの出力電圧（Ｖｏｕｔ）の変化を示す。
【０１１０】
また、特性線Ｌ３は、バイパス有りのときの２次電池９４の電池電圧（正極の電圧）の変化を示し、特性線Ｌ４は、バイパス無しのときにお２次電池９４の電池電圧（正極の電圧）の変化を示す。
【０１１１】
また、特性線Ｌ５は、バイパス有りのときの２次電池９４の充電電流の変化を示し、特性線Ｌ６は、バイパス無しのときの２次電池９４の充電電流の変化を示す。
【０１１２】
まず、特性線Ｌ１に着目する。ここでは、時刻ｔ２〜ｔ４の期間においてバイパスがオンする。このとき、低インピーダンスのＦＥＴ（ＰＭＯＳトランジスタＭ１）を経由して負荷９０に電力が供給されるため、給電部４８の出力電圧（Ｖｏｕｔ）は、バイパス無しの場合の電圧（特性線Ｌ２）よりも、ステップ的に増大する。図中、特性線Ｌ１とＬ２との間に記載される矢印は、バイパスによる電圧の増加分を示している。時刻ｔ４において、バイパスをオフすると、給電部４８の出力電圧（Ｖｏｕｔ）は若干低下し、その後、定電圧を維持する。
【０１１３】
特性線Ｌ３とＬ４を比較すると、特性線Ｌ１とＬ２の場合と同様に、バイパス有りの場合の特性線Ｌ３の方が、Ｌ４に比べて、より早く定電圧モードに移行することがわかる。
【０１１４】
次に、特性線Ｌ５とＬ６に着目する。バイパス有り（特性線Ｌ５）の場合、時刻ｔ３に定電流モード（ＣＣモード）が終了し、時刻ｔ６に満充電となる。一方、バイパス無し（特性線Ｌ６）の場合、時刻ｔ５に定電流モード（ＣＣモード）が終了し、時刻ｔ７に満充電となる。明らかなように、バイパスをオンさせることによって、２次電池９４が満充電となるまでの期間を、大幅に短縮することができる。
【０１１５】
上述のとおり、無接点電力伝送を利用した場合の２次電池の充電効率は、通常の充電器（ＡＣアダプタを使用した充電器）による充電効率よりも低く、充電時間が長くなる傾向があり、したがって、充電時間を短縮することは重要な課題である。本発明によれば、簡単な構成で、充電時間を大幅に短縮することができる。
【０１１６】
また、例えば、携帯端末（携帯電話端末、ＰＤＡ端末、持ち運び可能なパーソナルコンピュータ端末を含む）は、高負荷時の充電電流量が大きく、発熱の問題も顕在化しやすいが、本発明によって、低損失かつ低発熱という特性が実現されることから、ユーザは、携帯端末等の電子機器を安心して利用することができる。
【０１１７】
（第２の実施形態）
本実施形態では、ＬＤＯ４９をバイパスするときに、ＬＤＯ４９自体の電源もオフして無駄な電力消費、発熱を抑止する。
【０１１８】
すなわち、前掲の実施形態では、高負荷時等にＬＤＯ４９をバイパスした場合でも、ＬＤＯ４９自体の電力消費は継続され、発熱も生じることは否めない。つまり、その分だけ、送電装置１０（図２参照）による送電電力を無駄にしていることになり、電力の利用効率が低下する。
【０１１９】
そこで、本実施形態では、ＬＤＯ４９をバイパスすると同時に、ＬＤＯ４９の全部（または一部）を非動作状態として、無駄な電力消費と発熱を、さらに抑制する。これにより、無接点電力伝送を用いた受電装置における、電力の利用効率がさらに改善される。
【０１２０】
以下、具体的に説明する。図８は、本発明の受電装置の他の例（ＬＤＯのバイパスと共に、ＬＤＯの電源をオフしてＬＤＯを非動作状態とする例）を示す、受電装置の要部の回路図である。図８において、前掲の図と共通する部分には同じ参照符号を付してある。
【０１２１】
図８に示されるＬＤＯ（レギュレータ）４９は、電源遮断用のスイッチとして機能するＰＭＯＳトランジスタ（Ｍ１０）と、電源が遮断されたときに、ＬＤＯ４９の電源ラインを接地電位にするためのプルダウン素子（ＮＭＯＳトランジスタ）Ｍ１２と、電源電圧が遮断されたときに、ＬＤＯ４９を負荷９０から切り離すためのアイソレーション素子（ＰＭＯＳトランジスタ）Ｍ１３と、基準電圧回路３と、電圧比較器（オペアンプ）１と、平滑容量（ＣＰ）と、ＮＭＯＳトランジスタ（Ｍ１１）と、ＮＭＯＳトランジスタ（Ｍ１１）のゲート・ソース間に接続された容量（ＣＱ）と、分圧回路２（分圧抵抗Ｒ１，Ｒ２を有する）と、を有する。分圧回路２から得られる電圧は、電圧比較器（オぺアンプ）１の非反転端子に戻される。
【０１２２】
基準電圧回路３は、入力電圧（Ｖｉｎ）に基づいて基準電圧（Ｖｒｅｆ）を生成し、電圧比較器（オペアンプ）１の非反転端子に供給する。電圧比較器（オペアンプ）１は、非反転端子の電圧が基準電圧（Ｖｒｅｆ）に等しくなるように、ＮＭＯＳトランジスタ（Ｍ１１）のゲート電圧を制御する。
【０１２３】
すなわち、ＬＤＯの出力電圧（ＶＤ５）は、Ｖｒｅｆ・（Ｒ１／Ｒ１+Ｒ２）となり、送電装置から供給される電力が十分な場合には、定低電圧出力となる。
【０１２４】
前掲の実施形態と同様に、受電制御装置５０に含まれる受電制御回路５２は、ＬＤＯ４９の出力電圧（ＶＤ５）を監視し、この出力電圧（ＶＤ５）に基づいて、バイパスの有無を制御するための切換え制御信号（ＶＰＢＰ）を生成し、この切換え制御信号（ＶＰＢＰ）によって、バイパス制御回路としてのＮＭＯＳトランジスタ（Ｍ２）のオン／オフを制御する。
【０１２５】
また、バイパス回路としてのＰＭＯＳトランジスタ（Ｍ１）は、ＬＤＯの入力端（ＴＥ１）と出力端（ＴＥ２）との間に接続されている。
【０１２６】
そして、ＮＭＯＳトランジスタ（Ｍ２）がオンすると、バイパス用のスイッチ回路としてのＰＭＯＳトランジスタ（Ｍ１）がオンして、ＬＤＯ４９を迂回するバイパス経路が形成される。ＮＭＯＳトランジスタ（Ｍ２）がオフのときは、ＰＭＯＳトランジスタ（Ｍ１）がオフするため、バイパス経路は形成されない。
【０１２７】
ここで注目すべき点は、ＬＤＯ４９の電源ライン（入力電圧Ｖｉｎを伝達するラインがそのまま電源ラインとなる）にＰＭＯＳトランジスタＭ１０が挿入され、このＰＭＯＳトランジスタＭ１０をオフすることによってＬＤＯ４９への電源供給が遮断される点、電源が遮断されるときは、プルダウン素子（Ｍ１２）がオンして電源ラインが接地電位となり、ＬＤＯ４９の全体が非動作状態となる点、ならびに、電源が遮断されるときは、アイソレーション素子（Ｍ１３）がオフして、ＬＤＯ４９が負荷９０から切り離される点、さらに、これらの制御は、上述の切換え制御信号（ＶＰＢＰ）を援用してなされる点である。
【０１２８】
バイパスの有無を切換えるための切換え制御信号（ＶＰＢＰ）がアクティブ（ハイレベル）となってバイパス制御回路としてのＮＭＯＳトランジスタ（Ｍ２）がオンすると、同時に、ＬＤＯ４９内に設けられたＰＭＯＳトランジスタ（Ｍ１０，Ｍ１３）はオフし、かつ、プルダウン素子としてのＮＭＯＳトランジスタＭ１２がオンする。したがって、ＬＤＯ４９は非動作状態となる。
【０１２９】
これによって、ＬＤＯ４９における不要な電力消費ならびに発熱が零となり、無接点電力伝送を用いた受電装置における、電力の利用効率がさらに改善される。
【０１３０】
また、ＬＤＯ４９の非動作状態／動作状態を切換えることは、簡単なスイッチ素子（例えば、図８のＰＭＯＳトランジスタＭ１０）を追加するだけで実現でき、素子数の増加の問題は生じず、実現が容易である。
【０１３１】
また、そのスイッチ素子（図８のＰＭＯＳトランジスタＭ１０）のオン／オフの制御は、バイパス制御信号（ＶＰＢＰ）を援用して行うことができる。すなわち、バイパス用のスイッチ回路（ＰＭＯＳトランジスタＭ１）のオン／オフの制御と、ＬＤＯ（レギュレータ）４９の非動作状態／動作状態の制御を、共通の切換え制御信号（ＶＰＢＰ）を用いて実行することができ、特別な制御信号の生成が不要であり、制御系も複雑化しない。
【０１３２】
また、上述の例では、ＬＤＯ４９のバイパス時において、ＬＤＯ４９の全体（全部の構成要素）を非動作状態としているが、構成要素の一部のみを非動作状態としてもよい。例えば、ＬＤＯ４９の全部の構成要素を非動作とすることが、レギュレータの動作に悪影響を与えるような場合（例えば、レギュレータを動作状態に戻すときに遅延が生じる等の不都合が生じる場合）には、影響の少ない一部の構成要素だけを非動作状態とすればよく、この場合でも、レギュレータの消費電力および発熱の低減が可能である。
【０１３３】
本実施形態によって、無接点電力伝送を用いた受電装置における、受電した電力のロスを最小化しつつ、負荷に対する給電能力を効果的に向上させることができ、レギュレータにおける発熱の問題も解消する。
【０１３４】
図９は、本発明の受電装置のさらに他の例（ＬＤＯのバイパスと共に、ＬＤＯの構成要素をディスイネーブル状態としてＬＤＯを非動作状態とする例）を示す、受電装置の要部の回路図である。
【０１３５】
図９において実現される機能は図８の回路と同様である。但し、図９の場合、基準電圧回路３および電圧比較器１を、イネーブル端子付きの回路素子として構成しておく。そして、バイパスの有無を切換えるための切換え制御信号（ＶＰＢＰ）をインバータ４で反転し、これによってアクティブハイのイネーブル信号（ＶＥＮＢ）を形成する。基準電圧回路３および電圧比較器１は、ＶＥＮＢがハイレベルのときは通常に動作し、ローレベルになるとディスイネーブル状態となる。
【０１３６】
バイパスが形成されるときは、上述のとおり、切換え制御信号（ＶＰＢＰ）がハイレベルになるため、イネーブル信号（ＶＥＮＢ）はローレベルになり、したがって、基準電圧３および電圧比較器１はディスイネーブル状態となり、電力消費は零となる。なお、電圧比較器１は、ディスイネーブル状態となったときに、ＰＭＯＳトランジスタ（Ｍ１１）のゲート・ソース間を同電位とする機能を内蔵する。ゲートとソースが同電位となったＰＭＯＳトランジスタ（Ｍ１１）はオフし、これによって、ＬＤＯ４９は負荷（５０）から切り離される。図９では、図８において使用されているアイソレーション素子（ＰＭＯＳトランジスタＭ１３）は不要なため、削除されている。
【０１３７】
このように、本実施形態においても、無接点電力伝送を用いた受電装置における、受電した電力のロスを無理なく最小化しつつ、負荷に対する給電能力を効果的に向上させることができ、レギュレータにおける発熱の問題も解消する。また、図９の回路の場合、給電」経路にスイッチ素子（ＭＯＳトランジスタ）が介在しないため、給電時における損失が問題とならないという利点がある。
【０１３８】
以上説明したように、本発明の実施形態によれば、以下の主要な効果を得ることができる。但し、下記の効果が同時に得られるとは限らず、下記の効果の列挙が、本発明を不当に限定する根拠とされてはならない。
（１）レギュレータの入力端（あるいは出力端）の電圧低下によって負荷への給電能力が低下したときに、スイッチ回路をオンさせて低損失のバイパス経路（迂回経路）を形成し、このバイパス経路を経由して負荷に電流を供給することによって、負荷への給電能力を無理なく高めることができる。また、負荷に大量の電流を供給するとき（つまり、高負荷時）におけるレギュレータにおける発熱を抑制することができる。また、パイパス経路が形成されるのは、レギュレータの入力端（あるいは出力端）の電圧が低下している場合に限られ、したがって、過大な電圧が負荷に印加されるという心配はなく、レギュレータを迂回することに関して、特別な問題は生じない。
（２）また、小型、低ノイズ、低損失という特性をもつシリーズレギュレータを使用し、高負荷時等に低損失のスイッチ回路を用いてレギュレータを迂回するという簡単な構成を採用し、かつ、負荷として２次電池を使用することによって、充電器の小型化を達成しつつ、２次電池の充電時間を無理なく短縮することができる。
（３）また、スイッチ回路のオン／オフを、レギュレータの入力端の電圧に基づいて制御することによって、入力電圧が十分に高いときに、誤ってバイパス経路を形成することを確実に防止できる。
（４）また、スイッチ回路のオン／オフを、レギュレータの出力端の電圧に基づいて制御することによって、実際に負荷に供給される電圧の監視に基づいた正確なオン／オフ制御が担保される。また、レギュレータの出力電圧（実際に負荷に供給される電圧）が十分に回復（上昇している）ことを確認してから、スイッチ回路をオフすること（つまり、レギュレータのバイパスを終了させること）が可能であり、したがって、適切なスイッチ回路のオフ制御も実現される。
（５）また、スイッチ回路のオン／オフを、レギュレータの入力端の電圧および出力端の電圧の双方に基づいて制御することによって、入力電圧が十分に高いときに、誤ってバイパス経路を形成することを確実に防止でき、かつ、スイッチ回路の正確なオフ制御も実現することができる。
（６）また、スイッチ回路のオン／オフの制御にヒステリシス特性を持たせることによって、レギュレータの入力端あるいは出力端の電圧の微小な変動に追従して、スイッチ回路のオン／オフが繰り返されるような誤作動が生じず、安定したレギュレータのバイパス制御が実現される。
（７）また、スイッチ回路をオンしてレギュレータをバイパスするときに、併せてレギュレータ自体の動作を停止させることによって、無駄な電力消費および発熱をさらに抑制し、受電した電力のロスを最小限化することができる。レギュレータの構成要素の全部を非動作とする場合には、レギュレータにおける消費電力および発熱を零にすることができる。また、一部の構成要素だけを非動作状態とする場合にも、レギュレータの消費電力および発熱の低減が可能である。したがって、この態様によれば、無接点電力伝送を用いた受電装置における、受電した電力のロスを最小化しつつ、負荷に対する給電能力を効果的に向上させることができ、レギュレータにおける発熱の問題も解消する。
（８）また、スイッチ回路をオン／オフさせるための切換え制御信号を、レギュータの全部または一部を非動作状態／動作状態を切換えるために援用することによって、スイッチ回路のオン／オフを制御するための回路の構成を簡素化することができる。
（９）また、無接点電力伝送技術を利用する受電装置（電力供給を受ける側の装置）において、簡単な構成により、電力損失および発熱を効果的に抑制することができる。したがって、小型、低損失、低発熱という優れた特性をもつ、無接点電力伝送用の受電装置が実現される。無接点電力伝送では、誘導コイル間の電力伝送に伴うロスは避けられないことから、受電装置では、受電した電力を発熱等により無駄に消費することなく、効率的に負荷に供給することが特に求められが、本発明の各実施形態によれば、これらの要求をすべて満足することができる。
（１０）例えば、スイッチ回路を、ＰＭＯＳトランジスタ（低損失の絶縁ゲート型電界効果トランジスタ）により構成し、バイパス制御回路を、ＮＭＯＳトランジスタとプルアップ抵抗により構成することができ、この構成によれば、最小限の構成要素（２つのＭＯＳトランジスタと１つの抵抗）によりレギュレータのバイパスを実現できる。回路構成が簡単であるため実現が容易であり、かつ、各ＭＯＳトランジスタは高速に動作するため、高速なスイッチング制御が可能である。
（１１）また、本発明は、多様な電子機器（例えば、腕時計、コードレス電話器、シェーバー、電動歯ブラシ、リストコンピュータ、ハンディターミナル、携帯情報端末、あるいは電動自転車など）に適用可能である。特に好適な電子機器の例としては、携帯端末（携帯電話端末、ＰＤＡ端末、持ち運び可能なパーソナルコンピュータ端末を含む）や時計（ウオッチ）があげられる。本発明の受電装置は、構成が簡単で小型であるため携帯端末等への搭載も可能であり、低損失であるために、例えば、電子機器における２次電池の充電時間を短縮することが可能であり、また、発熱が低減されることから、電子機器の安全面からみた信頼性も向上する。
（１２）携帯端末（携帯電話端末、ＰＤＡ端末、持ち運び可能なパーソナルコンピュータ端末を含む）は、高負荷時の充電電流量が大きく、発熱の問題も顕在化しやすい。本発明を携帯端末に適用することによって、低損失かつ低発熱という特性をもつ信頼性の高い携帯端末が実現する。
（１３）このように、本発明の各実施形態によれば、無接点電力伝送技術を利用する受電装置（電力供給を受ける側の装置）における電力損失および発熱を、簡単な構成によって効果的に低減することが可能である。
【０１３９】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。したがって、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語（外部電源供給装置、低電位側電源、電子機器等）と共に記載された用語（ＡＣアダプタ、ＧＮＤ、携帯電話端末・充電器等）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また受電制御装置、その他の制御回路の構成・動作や、ＡＣアダプタ接続検出時の送電手法等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【０１４０】
レギュレータ（ＬＤＯ）をバイパスさせるためのスイッチ回路の構成、そのオン／オフのためのバイパス制御回路の構成も適宜、最適なものを選択することができる。例えば、複数の半導体素子からなる高機能な回路を用いることもできる。また、レギュレータ周りの温度を検出し、その温度が高温となったときに、バイパス経路をオンさせてレギュレータの発熱を積極的に低減する、といった使用方法も可能である。
【０１４１】
本発明は、無接点電力伝送技術を利用する受電装置（電力供給を受ける側の装置）における電力損失および発熱を、簡単な構成によって効果的に低減することが可能という効果を奏し、したがって、無接点電力伝送を用いた受電制御装置（受電制御ＬＳＩ）、受電装置（受電用ＩＣモジュール）および電子機器（携帯端末等）として有用である。
【図面の簡単な説明】
【０１４２】
【図１】（Ａ），（Ｂ）は無接点電力伝送技術について説明するための図であり、（Ａ）は無接点電力伝送手法が適用される電子機器の例を示す図であり、（Ｂ）は誘導トランスを用いた無接点電力伝送の原理を説明するための図である。
【図２】送電装置、受電装置ならびに負荷からなる本発明の無接点電力伝送システムにおける、の各部の具体的な構成の一例を示す回路図である。
【図３】本発明の受電装置における、レギュレータのバイパス制御に関連する回路（ＬＤＯの周辺回路、受電制御回路、負荷）の構成の一例を示す回路図である。
【図４】図３に示される受電制御回路におけるヒステリシス特性をもったスイッチ回路のオン／オフ制御について説明するためのタイミング図である。
【図５】図４に示すヒステリシス特性をもった、ＬＤＯのバイパス制御の手順を示すフロー図である。
【図６】（Ａ），（Ｂ）は、ＬＤＯの電圧を監視方式の変形例（バリエーション）を説明するための図であり、（Ａ）はＬＤＯの入力端の電圧を監視する場合の回路構成を示す図であり、（Ｂ）はＬＤＯの入力端および出力端の双方の電圧を監視する場合の回路構成を示す図である。
【図７】図３に示される回路による、２次電池の充電特性の一例を示す図である。
【図８】本発明の受電装置の回路構成の他の例（ＬＤＯのバイパスと共に、ＬＤＯの電源を遮断して、ＬＤＯを非動作状態とする例）を示す、受電装置の要部の回路図である。
【図９】本発明の受電装置の回路構成のさらに他の例（ＬＤＯのバイパスと共に、ＬＤＯをディスイネーブル状態として、ＬＤＯを非動作状態とする例）を示す、受電装置の要部の回路図である。
【符号の説明】
【０１４３】
Ｌ１  １次コイル、Ｌ２  ２次コイル、ＴＢ１、ＴＢ２、第１、第２のトランジスタ、
ＲＵ１、ＲＵ２  プルアップ抵抗、ＴＤ１  出力保証用トランジスタ、
ＲＤＷ  プルダウン抵抗、３  基準電圧回路、１０  送電装置、１２  送電部、
１４  電圧検出回路、１６  表示部、２０  送電制御装置、２２  制御回路（送電側）、２４  発振回路、２６  ドライバ制御回路、２８  波形検出回路、４０  受電装置、
４２  受電部、４３  整流回路、４６  負荷変調部、４８  給電制御部、
４９  レギュレータ（ＬＤＯ）、５０  受電制御装置、５２  受電制御回路、
５４  出力保証回路、５６  位置検出回路、５８  発振回路、
６０  周波数検出回路、６２  満充電検出回路、７２  電圧検出回路、
７４  接続検出回路、９０  負荷、９２  充電制御装置、９４  バッテリ（２次電池）、Ａ  バイパス用のスイッチ回路、Ｂ  バイパス制御回路、
Ｍ１  バイパス用のスイッチ回路としてのＰＭＯＳトランジスタ、
Ｍ２  バイパス制御回路としてのＮＭＯＳトランジスタ、
Ｍ５  充電制御トランジスタ、
Ｍ１０  ＬＤＯを非動作とするためのスイッチ回路としてのＰＭＯＳトランジスタ、
ＶＰＢＰ  バイパスの切換え制御信号、
ＶＥＮＢ  基準電圧回路と電圧比較器のイネーブル信号
【図１】
2008178196.tif 000003
【図２】
2008178196.tif 000004
【図３】
2008178196.tif 000005
【図４】
2008178196.tif 000006
【図５】
2008178196.tif 000007
【図６】
2008178196.tif 000008
【図７】
2008178196.tif 000009
【図８】
2008178196.tif 000010
【図９】
2008178196.tif 000011