(57)【要約】【課題】絶縁層のエッチング加工をより短時間で行い、かつ絶縁層の断面方向のエッチング量の制御をより容易に行うことにより半導体基板上に形成された可動部を開放することができる半導体装置の製造方法、および当該製造方法で製造された半導体装置を提供すること。【解決手段】半導体装置１０の製造方法は、半導体基板１２上に設けられた絶縁層１４上に、圧電体層２２と第１の電極２０と第２の電極２４とを含む構造体３０を形成する工程と、半導体装置１０をダイシングして絶縁層１４の断面を露出する工程と、構造体３０の固定部３０ａが絶縁層１４上に固定されたまま構造体３０の可動部３０ｂが開放されるように、前記露出された断面から絶縁層１４を選択的エッチングにより除去する工程と、を含んでいることを特徴とする。【選択図】図１
2008238391.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路を含む半導体装置の半導体基板上に設けられた絶縁層上に、圧電体層と第１の電極と第２の電極とを含む構造体を形成する工程と、
前記半導体装置をダイシングして前記絶縁層の断面を露出する工程と、
前記構造体の固定部が前記絶縁層上に固定されたまま前記構造体の可動部が開放されるように、前記露出された断面から前記絶縁層を選択的エッチングにより除去する工程と、
を含んでいることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、
前記構造体を形成する前記工程は、
前記絶縁層上に半導体層と第２の絶縁層とを順次形成する工程と、
前記第２の絶縁層上に、前記第１の電極と前記圧電体層と前記第２の電極と、を順次形成する工程と、
前記半導体層と前記第２の絶縁層とのうち、前記第１の電極と前記圧電体層と前記第２の電極とのいずれとも重ならない部分の少なくとも一部を除去して、前記半導体層と前記第２の絶縁層と前記第１の電極と前記圧電体層と前記第２の電極とを含む前記構造体を形成する工程と、
を含んでいることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法であって、
前記絶縁層の断面を露出する前記工程の前に、前記半導体基板上に前記半導体集積回路を形成する工程をさらに含んでいることを特徴とする半導体装置の製造方法。
【請求項４】
半導体集積回路を含む半導体装置の半導体基板上に積層された絶縁層と半導体層とを含む積層体上に第２の絶縁層を形成する工程と、
前記第２の絶縁層上に、第１の電極と圧電体層と第２の電極と、を順次形成する工程と、
前記半導体層と前記第２の絶縁層とのうち、前記第１の電極と前記圧電体層と前記第２の電極とのいずれとも重ならない部分の少なくとも一部を除去して、前記半導体層と前記第２の絶縁層と前記第１の電極と前記圧電体層と前記第２の電極とを含む構造体を形成する工程と、
前記半導体装置をダイシングして前記絶縁層の断面を露出する工程と、
前記構造体の固定部が前記絶縁層上に残るとともに前記構造体の可動部が開放されるように、前記露出された断面から前記絶縁層を選択的エッチングにより除去する工程と、
を含んでいることを特徴とする半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法であって、
前記絶縁層の断面を露出する前記工程の前に、前記積層体上に前記半導体集積回路を形成する工程をさらに含んでいることを特徴とする半導体装置の製造方法。
【請求項６】
請求項１から５のいずれか１項に記載の半導体装置の製造方法であって、
前記絶縁層の断面を露出する前記工程では、前記絶縁層のうち前記構造体の前記固定部を除く少なくとも一部を切断することを特徴とする半導体装置の製造方法。
【請求項７】
請求項４または５に記載の半導体装置の製造方法であって、
前記積層体が前記絶縁層と前記半導体層との間に位置する保護層を含み、前記選択的エッチングにより除去する前記工程の後に、前記構造体の前記可動部と前記半導体基板との間に位置する前記構造体の前記可動部の面に前記保護層の一部が位置する、ことを特徴とする半導体装置の製造方法。
【請求項８】
請求項１から６のいずれか１項に記載の半導体装置の製造方法であって、
前記選択的エッチングにより除去する前記工程の後に、前記構造体の前記可動部と前記半導体基板との間に位置する前記構造体の前記可動部の面に保護層を形成する工程を含んでいることを特徴とする半導体装置の製造方法。
【請求項９】
請求項１から８のいずれか１項に記載の半導体装置の製造方法により製造された半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法および半導体装置に関する。
【背景技術】
【０００２】
近年、ＭＥＭＳ（Micro Electro Mechanical System）技術を利用し、半導体基板上にＭＥＭＳ素子を備えたセンサや共振器、通信用デバイスなどが注目されている。このようなデバイスの多くは、半導体基板上に支持部を介して可動する構造体を備え、電気信号から機械的振動へ、あるいは機械的振動から電気信号へと変換する変換器（トランスデューサ）としての役割を担っている。
【０００３】
このようなＭＥＭＳ素子を備えたデバイスの製造工程では、半導体基板上に絶縁層と構造体とを形成した後、半導体基板と構造体との間の絶縁層の一部を除去して支持部を残し、構造体の可動部を開放（リリース）する。絶縁層の一部を除去する方法の一つとして、半導体基板を下面側からエッチングして絶縁層の下面を露出させ、絶縁層を下面からエッチングする方法が用いられている（例えば特許文献１）。他の方法として、絶縁層を上面の露出部分からエッチングする方法が用いられている（例えば特許文献２）。
【０００４】
【特許文献１】特開２００５−３３７９５６号公報
【特許文献２】特開２００６−９５６３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、絶縁層のエッチングの前に基板等のエッチングを行う場合、エッチング加工に要する総時間が長くなる。また、絶縁層を上面の露出部分からウエットエッチングにより除去する場合、支持部として残される部分の寸法および形状がばらつかないように絶縁層の断面方向のエッチング量を制御することは難しい。
【課題を解決するための手段】
【０００６】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００７】
［適用例１］本適用例に係る半導体装置の製造方法は、半導体集積回路を含む半導体装置の半導体基板上に設けられた絶縁層上に、圧電体層と第１の電極と第２の電極とを含む構造体を形成する工程と、前記半導体装置をダイシングして前記絶縁層の断面を露出する工程と、前記構造体の固定部が前記絶縁層上に固定されたまま前記構造体の可動部が開放されるように、前記露出された断面から前記絶縁層を選択的エッチングにより除去する工程と、を含んでいることを特徴とする。
【０００８】
これによれば、絶縁層のうちの構造体の可動部に重なる部分を選択的エッチングにより除去する工程の前に、絶縁層の少なくとも一部を切断して絶縁層の断面を露出する工程を行う。このため、絶縁層をエッチング加工する際に、絶縁層を上面の露出部分からだけでなく露出した断面からも除去することができる。したがって、絶縁層のエッチング加工をより短時間で行うことができる。
【０００９】
［適用例２］上記適用例に係る製造方法であって、前記構造体を形成する前記工程は、前記絶縁層上に半導体層と第２の絶縁層とを順次形成する工程と、前記第２の絶縁層上に、前記第１の電極と前記圧電体層と前記第２の電極と、を順次形成する工程と、前記半導体層と前記第２の絶縁層とのうち、前記第１の電極と前記圧電体層と前記第２の電極とのいずれとも重ならない部分の少なくとも一部を除去して、前記半導体層と前記第２の絶縁層と前記第１の電極と前記圧電体層と前記第２の電極とを含む前記構造体を形成する工程と、を含んでいてもよい。
【００１０】
これによれば、構造体は第１の電極と圧電体層と第２の電極とに加え、半導体層と第２の絶縁層とを含んで構成されるので、構造体の厚みを厚くすることができる。また、半導体層または第２の絶縁層の厚みを変えることで、構造体の厚みを変えることができる。構造体の厚みを変えると、構造体の共振周波数を変えることができるので、半導体装置の設計の自由度を高めることができる。
【００１１】
［適用例３］上記適用例に係る製造方法であって、前記絶縁層の断面を露出する前記工程の前に、前記半導体基板上に前記半導体集積回路を形成する工程をさらに含んでいてもよい。
【００１２】
これによれば、構造体と半導体集積回路とを含むワンチップの半導体装置が形成できるので、構造体と半導体集積回路とを別途実装する工程が不要となる。また、構造体と半導体集積回路とを同一基板上に形成することで、半導体装置を小型化することができる。
【００１３】
［適用例４］本適用例に係る半導体装置の製造方法は、半導体集積回路を含む半導体装置の半導体基板上に積層された絶縁層と半導体層とを含む積層体上に第２の絶縁層を形成する工程と、前記第２の絶縁層上に、第１の電極と圧電体層と第２の電極と、を順次形成する工程と、前記半導体層と前記第２の絶縁層とのうち、前記第１の電極と前記圧電体層と前記第２の電極とのいずれとも重ならない部分の少なくとも一部を除去して、前記半導体層と前記第２の絶縁層と前記第１の電極と前記圧電体層と前記第２の電極とを含む構造体を形成する工程と、前記半導体装置をダイシングして前記絶縁層の断面を露出する工程と、前記構造体の固定部が前記絶縁層上に残るとともに前記構造体の可動部が開放されるように、前記露出された断面から前記絶縁層を選択的エッチングにより除去する工程と、を含んでいることを特徴とする。
【００１４】
これによれば、積層体を用いることにより、構造体を備えた半導体装置をより効率よく製造することができる。また、積層体を用いることにより、半導体層の厚みをより厚くすることができるので、構造体の厚みをより厚くすることができる。したがって、半導体装置の設計の自由度をより高めることができる。また、構造体を開放する前に半導体装置をダイシングすることで、発塵が構造体の機械的振動特性に影響を及ぼすことを避けることができる。
【００１５】
［適用例５］上記適用例に係る製造方法であって、前記絶縁層の断面を露出する前記工程の前に、前記積層体上に前記半導体集積回路を形成する工程をさらに含んでいてもよい。
【００１６】
これによれば、積層体を用いることにより、構造体と半導体集積回路とを含むワンチップの半導体装置をより効率よく製造することができる。
【００１７】
［適用例６］上記適用例に係る製造方法であって、前記絶縁層の断面を露出する前記工程では、前記絶縁層のうち前記構造体の前記固定部を除く少なくとも一部を切断してもよい。
【００１８】
これによれば、絶縁層のうち、構造体の固定部に重なる部分、すなわち残される部分は切断されないので、この部分は断面が露出されない。このため、絶縁層をエッチング加工する際に、絶縁層は残される部分の断面からは除去されない。したがって、残される部分の寸法および形状がばらつかないように、絶縁層の断面方向の除去量の制御をより容易に行うことができる。
【００１９】
［適用例７］上記適用例に係る製造方法であって、前記積層体が前記絶縁層と前記半導体層との間に位置する保護層を含み、前記選択的エッチングにより除去する前記工程の後に、前記構造体の前記可動部と前記半導体基板との間に位置する前記構造体の前記可動部の面に前記保護層の一部が位置してもよい。
【００２０】
これによれば、万一構造体の可動部が半導体基板側に引っ張られた場合、保護層が半導体基板に接触するので、構造体の可動部が半導体基板に接触し電気的に導通するのを防止することができる。また、保護層を小さく形成することで、保護層が半導体基板に接触した場合に、半導体基板に貼り付くことを防止することができる。
【００２１】
［適用例８］上記適用例に係る製造方法であって、前記選択的エッチングにより除去する前記工程の後に、前記構造体の前記可動部と前記半導体基板との間に位置する前記構造体の前記可動部の面に保護層を形成する工程を含んでいてもよい。
【００２２】
これによれば、万一構造体の可動部が半導体基板側に引っ張られた場合、保護層が半導体基板に接触するので、構造体の可動部が半導体基板に接触し電気的に導通するのを防止することができる。また、保護層を小さく形成することで、保護層が半導体基板に接触した場合に、半導体基板に貼り付くことを防止することができる。
【００２３】
［適用例９］本適用例に係る半導体装置は、上記に記載の半導体装置の製造方法により製造されたことを特徴とする。
【００２４】
これによれば、構造体を開放する際に、絶縁層のエッチング加工をより短時間で行うことができ、かつ絶縁層の断面方向のエッチング量の制御をより容易に行うことができるので、生産性に優れた半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００２５】
以下に、本実施の形態について図面を参照して説明する。なお、参照する各図面において、構成をわかりやすく示すため、縮尺は各部材ごとに異なる場合がある。また、参照する各図面において、配線および接続部の詳細は省略してある。
【００２６】
（第１の実施形態）
まず、第１の実施形態に係る半導体装置の構成について図を参照して説明する。図１は、本実施形態に係る半導体装置の概略構成を示す図である。図２は、図１のＡ-Ａ線に沿った断面図である。
【００２７】
本実施形態に係る半導体装置１０は、図１および図２に示すように、半導体基板１２と、絶縁層１４ａと、構造体３０と、を備えている。
【００２８】
半導体基板１２は、互いに接している第１のセクション１２ａと第２のセクション１２ｂとを有している。半導体基板１２の材料は、例えばシリコンである。絶縁層１４ａは、半導体基板１２の第１のセクション１２ａ上に形成されている。絶縁層１４ａは、半導体基板１２上に形成された絶縁層１４（後述）のうち、第２のセクション１２ｂに重なる部分が除去されて残された部分である。絶縁層１４ａ（絶縁層１４）の材料は、選択的にエッチングすることが可能なものであれば特に限定されない。絶縁層１４ａ（絶縁層１４）の材料は、例えばＳｉＯ2である。構造体３０は、絶縁層１４ａ上に支持され、半導体基板１２の第１のセクション１２ａと第２のセクション１２ｂとにまたがって設けられている。構造体３０は、固定部３０ａと可動部３０ｂとを有している（図２参照）。固定部３０ａは、半導体基板１２の第１のセクション１２ａの領域内に、絶縁層１４ａ上に重なるように位置している。可動部３０ｂは、半導体基板１２の第２のセクション１２ｂの領域内に、半導体基板１２上面との間に絶縁層１４ａの厚みに相当する隙間を隔てるように位置している。
【００２９】
構造体３０は、半導体層１６と、第２の絶縁層１８と、第１の電極２０と、圧電体層２２と、第２の電極２４と、で構成されている。構造体３０が半導体層１６と第２の絶縁層１８とを含む構成であると、構造体３０の厚みを厚くすることができる。また、半導体層１６または第２の絶縁層１８との厚みを変えることで、構造体３０の厚みを変えることができる。構造体３０の厚みを変えると、構造体３０の共振周波数を変えることができるので、この構成によれば半導体装置の設計の自由度を高めることができる。構造体３０は、半導体層１６と第２の絶縁層１８とを含まない構成であってもよい。
【００３０】
半導体層１６は、固定部３０ａに含まれる部分が絶縁層１４ａ上に固定され、可動部３０ｂに含まれる部分が半導体基板１２と隙間を隔てて対向するように形成されている。また、半導体層１６の可動部３０ｂに含まれる部分は、上方に形成されている第１の電極２０と圧電体層２２と第２の電極２４とのいずれとも重なるように形成されている。半導体層１６の材料は、例えば単結晶シリコンである。半導体層１６の材料は、多結晶シリコンであってもよい。
【００３１】
第２の絶縁層１８は、半導体層１６上面を覆うように形成されている。第２の絶縁層１８の材料は、例えばＳｉＯ2である。第１の電極２０は、第２の絶縁層１８上に形成され、少なくとも一端が絶縁層１４ａに重なっている。本実施形態では、第１の電極２０は、「コ」の字形状をなし、両端部が絶縁層１４ａに重なるように形成されている。第１の電極２０の材料は、例えば白金である。第１の電極２０の材料は白金の他に、チタン、金、モリブデン、アルミニウム、ニッケル、窒化チタン、イリジウム、ルテニウム、あるいはそれらを主体とした多層膜であってもよい。
【００３２】
圧電体層２２は、少なくとも一部が第１の電極２０上に重なりかつ少なくとも一端が絶縁層１４ａに重なるように形成されている。本実施形態では、圧電体層２２は、第１の電極２０上面を覆うように形成されている。圧電体層２２の材料は、例えばチタン酸ジルコン酸鉛である。圧電体層２２の材料は、水晶、ニオブ酸リチウム、チタン酸バリウム、チタン酸鉛、ニオブ酸鉛、ポリフッ化ビニリデン、窒化アルミニウム、酸化亜鉛、あるいはこれらを主体とした混合物であってもよい。第２の電極２４は、圧電体層２２上面を覆うように形成されている。第２の電極２４の材料は、例えば白金である。第２の電極２４の材料は、チタンであってもよい。
【００３３】
なお、半導体装置１０は、半導体基板１２上に積層された絶縁層１４と半導体層１６とを含む積層体（ＳＯＩ基板）を用いて形成されていてもよい。ＳＯＩ基板を用いると、構造体を備えた半導体装置をより効率よく製造することができる。また、半導体プロセスにより半導体層１６を形成する場合に比べて、ＳＯＩ基板を用いると半導体層１６の厚みをより厚くすることができる。したがって、ＳＯＩ基板を用いると、構造体３０の厚みをより厚くすることができ、半導体装置の設計の自由度をより高めることができる。
【００３４】
半導体装置１０は、例えば、共振子として使用することができる。この場合、第１の電極２０と第２の電極２４との間に微小な電気信号を印加して圧電体層２２を変形させることにより、構造体３０の可動部３０ｂが振動する。半導体装置１０は、外力が加わることによる構造体３０の可動部３０ｂの変形を圧電体層２２で電気信号に変換し、第１の電極２０と第２の電極２４とから電気信号を取り出すことにより、センサとして使用することもできる。
【００３５】
次に、以上のような構成を有する半導体装置の製造方法について図を参照して説明する。図３および図４は、本実施形態に係る半導体装置の製造方法を説明する図である。
【００３６】
本実施形態に係る半導体装置１０の製造方法は、図３（ａ）に示すように、まず、半導体基板１２上に積層された絶縁層１４と半導体層１６とを含む積層体（ＳＯＩ基板）を用意する。半導体基板１２の厚みは、例えば３００μｍ〜６００μｍである。絶縁層１４の厚みは、例えば４μｍである。半導体層１６の厚みは、例えば４０μｍである。ＳＯＩ基板を用いる代わりに、半導体基板１２上に絶縁層１４を形成し、絶縁層１４上に半導体層１６を形成してもよい。なお、半導体基板１２のうち、半導体装置１０が形成されたとき、構造体３０の固定部３０ａを支持するように絶縁層１４ａが残される領域を第１のセクション１２ａとし、絶縁層１４が除去され構造体３０の可動部３０ｂが開放される領域を第２のセクション１２ｂとする。
【００３７】
次に、半導体層１６上に第２の絶縁層１８を形成する。第２の絶縁層１８を形成する方法は、例えば熱酸化法を適用する。
【００３８】
次に、図３（ｂ）に示すように、第２の絶縁層１８上に、半導体基板１２の第１のセクション１２ａと第２のセクション１２ｂとにまたがるように第１の電極２０を形成する。第１の電極２０は、例えば、スパッタリング法を適用して電極膜を形成した後所定の形状にパターニングして形成する。続いて、第１の電極２０の少なくとも一部に重なるとともに、半導体基板１２の第１のセクション１２ａと第２のセクション１２ｂとにまたがるように圧電体層２２を形成する。圧電体層２２は、例えばゾルゲル法を適用して圧電体膜を形成した後所定の形状にパターニングして形成する。圧電体層２２は、反応性スパッタリング法を適用して圧電体膜を形成した後所定の形状にパターニングして形成してもよい。続いて、圧電体層２２を覆うように第２の電極２４を形成する。第２の電極２４は、例えばスパッタリング法を適用して電極膜を形成した後所定の形状にパターニングして形成する。本実施形態では、第１の電極２０と圧電体層２２と第２の電極２４とを、所定の形状の一例として、「コ」の字の形状にパターニングする（図１参照）。
【００３９】
次に、図３（ｃ）に示すように、半導体層１６と第２の絶縁層１８とのうち、第１の電極２０と圧電体層２２と第２の電極２４とのいずれとも重ならない部分の少なくとも一部を除去する。本実施形態では、半導体層１６と第２の絶縁層１８とのうち、半導体基板１２の第１のセクション１２ａの領域と重なる部分と第１の電極２０と重なる部分とを除く部分を除去する（図１参照）。半導体層１６と第２の絶縁層１８とのうち一部を除去する方法は、例えばフォトリソグラフィ法を適用する。これにより、絶縁層１４上に半導体層１６と第２の絶縁層１８と第１の電極２０と圧電体層２２と第２の電極２４とで構成された構造体３０が形成される。そしてこの結果、絶縁層１４のうち、半導体層１６と重なる部分を除く半導体基板１２の第２のセクション１２ｂの領域の上面が露出される。図示しないが、露出した絶縁層１４以外の部分を覆うように窒化シリコン、フォトレジスト等でエッチング保護膜を形成してもよい。なお、構造体３０の、半導体基板１２の第１のセクション１２ａの領域と重なる部分が固定部３０ａとなり、半導体基板１２の第２のセクション１２ｂの領域と重なる部分が可動部３０ｂとなる（図２参照）。
【００４０】
ここまでの工程により、図４に示すように、半導体基板１２からなるウエハ４０上には構造体３０が形成された複数の半導体装置１０が配列されている。本実施形態では、複数の半導体装置１０は、Ｙ軸方向に沿った各々の列において、絶縁層１４の露出面が一列に並ぶように配列されている。また、複数の半導体装置１０は、Ｘ軸方向に沿った各々の列において、絶縁層１４が露出した側と絶縁層１４が露出していない側とが交互に並ぶように配列されている。すなわち、複数の半導体装置１０の隣接するＹ軸方向に沿った２つの列は、絶縁層１４が露出した側同士、または絶縁層１４が露出していない側同士が対向している。ここで、絶縁層１４が露出した側は、半導体基板１２の第２のセクション１２ｂの側である。ウエハ４０上の複数の半導体装置１０は、後の工程で、Ｙ軸方向に沿ったスクライブラインＬａ１，Ｌａ２、およびＸ軸方向に沿ったスクライブラインＬｂで切断することにより個片化される。このとき、ウエハ４０上の複数の半導体装置１０は、絶縁層１４が露出した側同士が対向し隣接するＹ軸方向に沿った２つの列の間はスクライブラインＬａ１で切断され、絶縁層１４が露出していない側同士が対向し隣接するＹ軸方向に沿った２つの列の間はスクライブラインＬａ２で切断される。
【００４１】
次に、絶縁層１４の少なくとも一部を切断して絶縁層１４の断面を露出させる。好ましくは、絶縁層１４のうち半導体基板１２の第１のセクション１２ａの領域と重なる部分を除く部分の少なくとも一部を切断する。本実施形態では、絶縁層１４をスクライブラインＬａ１に沿ってダイシングソーまたはレーザを用いて切断する。これにより、図３（ｄ）に示すように、スクライブラインＬａ１に沿って切断された絶縁層１４の断面が露出される。すなわち、絶縁層１４のうち、半導体基板１２の第２のセクション１２ｂの側の部分の断面が露出される。なお、この工程では、半導体基板１２は切り込みが入ってもよいが切断しないものとする。
【００４２】
次に、構造体３０の固定部３０ａが絶縁層１４上に残るとともに構造体３０の可動部３０ｂが開放されるように、絶縁層１４のうちの半導体基板１２の第２のセクション１２ｂと重なる部分をウエットエッチングにより除去する。エッチング液は、例えばフッ酸を含む液を用いる。このとき、絶縁層１４は、上面の一部と、スクライブラインＬａ１に沿って切断された第２のセクション１２ｂ側の部分の断面と、が露出しているので、絶縁層１４を上面の露出部分からだけでなく露出した断面からも除去することができる。したがって、絶縁層１４の一部を除去する加工をより短時間で行うことができる。また、絶縁層１４の第１のセクション１２ａ側の部分は断面が露出されないので、絶縁層１４はこの部分の断面からは除去されない。したがって、残される絶縁層１４の寸法および形状がばらつかないように、絶縁層１４の断面方向の除去量の制御をより容易に行うことができる。この結果、絶縁層１４ａが構造体３０の固定部３０ａを支持するように残される。
【００４３】
次に、複数の半導体装置１０が配列されたウエハ４０を図４に示すスクライブラインＬａ１，Ｌａ２，Ｌｂに沿って完全に切断し、半導体装置１０を個片化する。以上により、半導体装置１０が得られる（図１および図２参照）。
【００４４】
これによれば、構造体のリリース後にダイシングによる個片化をした場合、ダイシングの際の発塵が構造体に付着し機械的振動特性の変動を招くなどの弊害を抑制することができる。
【００４５】
（第２の実施形態）
次に、第２の実施形態に係る半導体装置の構成について図を参照して説明する。なお、第１の実施形態と共通する事項については説明を省略する。図５は、本実施形態に係る半導体装置の概略構成を示す図である。
【００４６】
本実施形態に係る半導体装置１００は、第１の実施形態に係る半導体装置を共振子として含むワンチップマイクロコンピュータである。半導体装置１００は、例えば図５に示すように、半導体基板１０２上に形成された、共振子１０４と、半導体集積回路としてのＣＭＯＳ集積回路部１２０と、を備えている。
【００４７】
半導体基板１０２は、例えば、半導体基板上に積層された絶縁層と半導体層とを含む積層体（ＳＯＩ基板）である。半導体基板１０２は、半導体基板上に絶縁層と半導体層とを積層して形成したものであってもよい。共振子１０４は、第１の実施形態に係る半導体装置と同様の構成を有している。共振子１０４は、半導体基板１０２上に、例えば、構造体の可動部側が半導体装置１００の外周に接するように配置されている。本実施形態では、共振子１０４の構造体の可動部の側を含むコーナー部が半導体装置１００の外周のコーナー部に位置するように配置されている。ＣＭＯＳ集積回路部１２０は、例えば、発振回路１０６と、ＡＤ／ＤＡコンバータ１０８と、フラッシュメモリー１１０と、ＣＰＵ１１２と、電源部１１４と、ＳＲＡＭ１１６と、で構成されている。
【００４８】
なお、図示しないが、半導体装置１００は上記の他に層間絶縁層と配線層と接続部とを含んでいる。また、ＣＭＯＳ集積回路部１２０の各素子の間、および共振子１０４とＣＭＯＳ集積回路部１２０との間には必要な配線が施されている。
【００４９】
次に、以上のような構成を有する半導体装置の製造方法について図を参照して説明する。図６および図７は、本実施形態に係る半導体装置の製造方法を説明する図である。
【００５０】
本実施形態に係る半導体装置１００の製造方法は、図６に示すように、まず半導体基板上に積層された絶縁層と半導体層とを含むＳＯＩ基板からなる半導体基板１０２を用意する（ステップＳ１０）。半導体基板１０２として、半導体基板上に絶縁層と半導体層とを積層して形成してもよい。
【００５１】
次に、半導体基板１０２上にＣＭＯＳ集積回路部１２０を形成する（ステップＳ２０）。本実施形態では、ＣＭＯＳ集積回路部１２０を形成する工程は、図７に示すように、素子分離（ステップＳ２１）、イオン注入（ステップＳ２２）、ゲート絶縁層形成（ステップＳ２３）、ゲート電極形成（ステップＳ２４）、ＬＤＤ構造およびサイドウォール形成（ステップＳ２５）、ソース電極およびドレイン電極形成（ステップＳ２６）、熱処理（ステップＳ２７）の各ステップを順に行う。
【００５２】
次に、図６に示すように、半導体基板１０２およびＣＭＯＳ集積回路部１２０上に第１の層間絶縁層を形成する（ステップＳ３０）。
【００５３】
次に、共振子１０４の構造体を形成する（ステップＳ４０）。共振子１０４の構造体の形成は、第１の実施形態における半導体装置１０の製造方法にしたがい、図３（ｃ）の工程までを行う。ここで、半導体基板１０２のうち、ベースの半導体基板が半導体装置１０における半導体基板１２に、絶縁層が半導体装置１０における絶縁層１４に、半導体層が半導体装置１０における半導体層１６に、それぞれ対応している。また、第１の層間絶縁層が半導体装置１０における第２の絶縁層１８に対応している。したがって、この工程の結果、共振子１０４の領域内の半導体基板１０２の絶縁層のうち、半導体層に覆われている部分を除く部分の上面が露出される。
【００５４】
次に、図６に示すように、ＣＭＯＳ集積回路部１２０と共振子１０４との上に第２の層間絶縁層を形成する（ステップＳ５０）。このとき、第２の層間絶縁層は、共振子１０４の領域内の半導体基板１０２の絶縁層の、ステップＳ４０で露出された部分の上には形成しない。
【００５５】
次に、第１の層間絶縁層および第２の層間絶縁層に、それぞれの上下層間の導通を取るための接続部を形成する（ステップＳ６０）。
【００５６】
次に、第１の層間絶縁層および第２の層間絶縁層上に配線層を形成する（ステップＳ７０）。
【００５７】
次に、共振子１０４の一部を切断する（ステップＳ８０）。共振子１０４の一部の切断は、第１の実施形態における半導体装置１０の製造方法にしたがい、図３（ｄ）の工程を行う。本実施形態では、半導体装置１００の外周の、共振子１０４の構造体の可動部の側が接するスクライブライン（図５のＢ-Ｂ線）に沿って、半導体基板１０２の絶縁層を切断する。これにより、半導体基板１０２の絶縁層のスクライブラインに沿って切断された部分の断面が露出される。なお、共振子１０４の領域内に露出した半導体基板１０２の絶縁層以外の部分を覆うように窒化シリコン、フォトレジスト等でエッチング保護膜を形成してもよい。
【００５８】
これによれば、構造体のリリース後にダイシングによる個片化をした場合、ダイシングの際の発塵が構造体に付着し機械的振動特性の変動を招くなどの弊害を抑制することができる。
【００５９】
次に、図６に示すように、共振子１０４の構造体の可動部を開放する（ステップＳ９０）。
【００６０】
次に、複数の半導体装置１００が配列されたウエハをスクライブラインに沿って完全に切断し、半導体装置１００を個片化する（ステップＳ１００）。以上により、半導体装置１００が得られる。本実施形態の製造方法によれば、共振子１０４とＣＭＯＳ集積回路部１２０とを含むワンチップの半導体装置１００をウエハ表面加工により形成できるので、共振子とＣＭＯＳ集積回路部とを別途実装する工程が不要となる。また、共振子１０４とＣＭＯＳ集積回路部１２０とを同一基板上に形成することで、半導体装置１００を小型化することができる。
【００６１】
なお、本実施の形態は、上記に限定されるものではなく、以下のように実施してもよい。
【００６２】
（変形例１）
上記第１の実施形態では、半導体装置１０の構造体３０の可動部３０ｂを開放する工程の後に、半導体装置１０を個片化する工程を行うようにした。しかしながら、本発明はこのような形態に限定されない。半導体装置１０の構造体３０の可動部３０ｂを開放する工程の前に、半導体装置１０を個片化する工程を行ってもよい。このような構成にすれば、半導体装置１０を個片化する際に切断面から欠片や粉塵が発生した場合でも、構造体３０の可動部３０ｂを開放する工程でエッチングすることにより、発生した欠片や粉塵を構造体３０に付着させることなく除去することができる。
【００６３】
（変形例２）
上記第２の実施形態では、共振子１０４の構造体の可動部を開放する工程（ステップＳ９０）の後に、半導体装置１００を個片化する工程（ステップＳ１００）を行うようにした。しかしながら、本発明はこのような形態に限定されない。半導体装置１００の構造体の可動部を開放する工程（ステップＳ９０）の前に、半導体装置１００を個片化する工程（ステップＳ１００）を行ってもよい。
【００６４】
（変形例３）
上記第１の実施形態では、第１の電極２０と圧電体層２２と第２の電極２４とを「コ」の字の形状にパターニングするようにした。しかしながら、本発明はこのような形態に限定されない。第１の電極２０と圧電体層２２と第２の電極２４とを、「Ｉ」字、音叉型等他の形状にパターニングしてもよい。図８は、第１の実施形態に係る半導体装置の製造方法の変形例を説明する図である。図８（ａ）は半導体装置の構造体側から見た平面図である。図８（ｂ）は、図８（ａ）のＣの側から見た側面図である。半導体装置５０は、図８に示すように、第１の電極５２を「Ｌ」字の形状にパターニングし、圧電体層５４と第２の電極５６とを「Ｌ」字の左右逆向きの形状にパターニングして形成された構造体５８を有している。このような構成にすれば、構造体として第１の実施形態と同一の形状を有しながら、高価な圧電体材料の使用量を少なくすることができる。
【００６５】
（変形例４）
上記第１の実施形態では、構造体３０を、半導体層１６と第２の絶縁層１８と第１の電極２０と圧電体層２２と第２の電極２４とを積層して形成するようにした。しかしながら、本発明はこのような形態に限定されない。図９は、第１の実施形態に係る半導体装置の製造方法の変形例を説明する図である。図９（ａ）は半導体装置の構造体側から見た平面図である。図９（ｂ）は、図９（ａ）のＤの側から見た側面図である。半導体装置６０は、音叉型にパターニングした圧電体層６２と、圧電体層６２上に形成した第１の電極６４と第２の電極６６と、からなる構造体６８を絶縁層１４ａ上に備えている。このような構成にすれば、構造体６８を小型化できるので、半導体装置６０を小型化することができる。圧電体層６２の材料は、窒化アルミニウムが好適である。窒化アルミニウムは熱伝導率および電気絶縁性が高く化学的に安定しているので、圧電体層６２の材料に窒化アルミニウムを用いると信頼性の高い半導体装置６０を形成することができる。
【００６６】
（変形例５）
上記第１の実施形態では、構造体３０を、半導体層１６と第２の絶縁層１８と第１の電極２０と圧電体層２２と第２の電極２４とを積層して形成するようにした。しかしながら、本発明はこのような形態に限定されない。図１０は、第１の実施形態に係る半導体装置の製造方法の変形例を説明する図である。半導体装置７０は、図１０に示すように、半導体層１６の半導体基板１２に対向する面に保護層７２がさらに形成された構造体７４を有している。保護層７２は、例えば、半導体層１６を形成する前に絶縁層１４上に形成し、後で構造体７４を形成する際に一部を除去することにより形成する。保護層７２は、構造体７４の可動部７４ｂを開放した後に半導体層１６の半導体基板１２に対向する面に形成してもよい。保護層７２の材料は、例えば窒化シリコン膜である。このような構成にすれば、万一可動部７４ｂが半導体基板１２に接触した場合に電気的に導通するのを防止することができる。保護層７２は、図示しないが、半導体層１６の半導体基板１２に対向する面内の一部に形成してもよい。このような構成にすれば、万一可動部７４ｂが半導体基板１２に接触した場合に、可動部７４ｂの接触面積を小さくできるので、可動部７４ｂが半導体基板１２に貼り付くことを防止することができる。
【００６７】
なお、以上の実施形態および変形例において、各工程で説明されていない加工方法は、公知の方法を適用すればよい。
【図面の簡単な説明】
【００６８】
【図１】第１の実施形態に係る半導体装置の概略構成を示す図である。
【図２】図１のＡ-Ａ線に沿った断面図である。
【図３】第１の実施形態に係る半導体装置の製造方法を説明する図である。
【図４】第１の実施形態に係る半導体装置の製造方法を説明する図である。
【図５】第２の実施形態に係る半導体装置の概略構成を示す図である。
【図６】第２の実施形態に係る半導体装置の製造方法を説明する図である。
【図７】第２の実施形態に係る半導体装置の製造方法を説明する図である。
【図８】第１の実施形態に係る半導体装置の製造方法の変形例を説明する図である。
【図９】第１の実施形態に係る半導体装置の製造方法の変形例を説明する図である。
【図１０】第１の実施形態に係る半導体装置の製造方法の変形例を説明する図である。
【符号の説明】
【００６９】
１０…半導体装置、１２…半導体基板、１４…絶縁層、１４ａ…絶縁層、１６…半導体層、１８…第２の絶縁層、２０…第１の電極、２２…圧電体層、２４…第２の電極、３０…構造体、３０ａ…固定部、３０ｂ…可動部、４０…ウエハ、５０…半導体装置、５２…第１の電極、５４…圧電体層、５６…第２の電極、５８…構造体、６０…半導体装置、６２…圧電体層、６４…第１の電極、６６…第２の電極、６８…構造体、７０…半導体装置、７２…保護層、７４…構造体、７４ｂ…可動部、１００…半導体装置、１０２…半導体基板、１０４…共振子、１０６…発振回路、１０８…ＡＤ／ＤＡコンバータ、１１０…フラッシュメモリー、１１２…ＣＰＵ、１１４…電源部、１１６…ＳＲＡＭ、１２０…ＣＭＯＳ集積回路部、Ｌａ１…スクライブライン、Ｌａ２…スクライブライン、Ｌｂ…スクライブライン。
【図１】
2008238391.tif 000003
【図２】
2008238391.tif 000004
【図３】
2008238391.tif 000005
【図４】
2008238391.tif 000006
【図５】
2008238391.tif 000007
【図６】
2008238391.tif 000008
【図７】
2008238391.tif 000009
【図８】
2008238391.tif 000010
【図９】
2008238391.tif 000011
【図１０】
2008238391.tif 000012