(57)【要約】【課題】バッテリなどのバックアップ電源を不要にした時計ＬＳＩによる異常発生履歴情報の時刻管理ができる。【解決手段】バッテリバックアップ無しの時計ＬＳＩ５と、異常発生時に異常内容と異常発生時刻などを保存する履歴情報記憶部９とを備えたＣＰＵモジュールにおける時刻データ管理に、  電源投入時に時計ＬＳＩにデフォルト時刻Ａを初期設定して計時動作を開始させると共にデフォルト時刻Ａを履歴情報記憶部の１つの履歴情報に記録しておき、デフォルト時刻Ａの記録後、時計ＬＳＩに現在時刻を設定するときにその時点の計時時刻Ｂを履歴情報記憶部の第２の履歴情報に記録しておき、時計ＬＳＩの現在の計時時刻と、時刻Ｂと時刻Ａとの時間差を基にしてそれまでの間に発生した異常発生履歴情報についての正しい異常発生時刻データを得る。【選択図】図１
2008020970.tif 000002
【特許請求の範囲】
【請求項１】
アプリケーションプログラムを格納するプログラムメモリと、演算データを格納するデータメモリと、アプリケーションプログラム演算を行う演算回路と、回路全体の動作の管理を行うマイコンと、時刻を計時する時計ＬＳＩと、電源喪失時に前記プログラムメモリおよびデータメモリのデータを退避させる不揮発性メモリと、異常発生時に異常内容と異常発生時刻などを保存する履歴情報記憶部とを備えたＣＰＵモジュールにおける時刻データ管理方式であって、
前記時計ＬＳＩに時刻データが保持されていないときに該時計ＬＳＩにデフォルト時刻Ａを初期設定して計時動作を開始させると共にデフォルト時刻Ａを前記履歴情報記憶部の第１の履歴情報に記録しておく手段と、
前記デフォルト時刻Ａの記録後、前記時計ＬＳＩに現在時刻を設定するときにその時点の該時計ＬＳＩの計時時刻Ｂを前記履歴情報記憶部の第２の履歴情報に記録しておく手段と、
前記時計ＬＳＩの現在の計時時刻と、前記時刻Ｂと時刻Ａとの時間差を基にしてそれまでの間に発生した異常発生履歴情報についての正しい異常発生時刻データを得る手段とを備えたことを特徴とするＣＰＵモジュールの時刻データ管理方式。
【請求項２】
アプリケーションプログラムを格納するプログラムメモリと、演算データを格納するデータメモリと、アプリケーションプログラム演算を行う演算回路と、回路全体の動作の管理を行うマイコンと、時刻を計時する時計ＬＳＩと、電源喪失時に前記プログラムメモリおよびデータメモリのデータを退避させる不揮発性メモリと、異常発生時に異常内容と異常発生時刻などを保存する履歴情報記憶部とを備えたＣＰＵモジュールにおける時刻データ管理方法であって、
前記時計ＬＳＩに時刻データが保持されていないときに該時計ＬＳＩにデフォルト時刻Ａを初期設定して計時動作を開始させると共にデフォルト時刻Ａを前記履歴情報記憶部の第１の履歴情報に記録しておく過程と、
前記デフォルト時刻Ａの記録後、前記時計ＬＳＩに現在時刻を設定するときにその時点の該時計ＬＳＩの計時時刻Ｂを前記履歴情報記憶部の第２の履歴情報に記録しておく過程と、
前記時計ＬＳＩの現在の計時時刻と、前記時刻Ｂと時刻Ａとの時間差を基にしてそれまでの間に発生した異常発生履歴情報についての正しい異常発生時刻データを得る過程とを備えたことを特徴とするＣＰＵモジュールの時刻データ管理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＰＵモジュールにおける停電発生時のデータ不揮発化方式に係り、特にバッテリバックアップ無しの時計ＬＳＩで異常発生履歴情報の時刻データを管理する方式および方法に関する。
【背景技術】
【０００２】
現在、プログラマブルコントローラ等に搭載されて演算処理するＣＰＵモジュールにおいて、アプリケーションプログラムやアプリケーションデータおよび時計ＬＳＩの時刻データの不揮発化には以下の方式がある。
【０００３】
（１）バッテリによるバックアップ方式
図４に示すように、ＣＰＵモジュールは、アプリケーションプログラムを格納するプログラムメモリ１、演算データを格納するデータメモリ２、アプリケーションプログラム演算を行う演算回路３、全体の動作の管理を行うマイコン４、時刻を計時する時計ＬＳＩ５、プログラムメモリとデータメモリと時計ＬＳＩの停電保持を行うバッテリ６で構成するものがある（例えば、特許文献１参照）。
【０００４】
この構成ではバッテリ６の電圧が正常であれば、停電発生時にもプログラムメモリ１とデータメモリ２と時計ＬＳＩ５のデータ保持が可能である。
【０００５】
（２）フラッシュメモリ等の不揮発性メモリによるバックアップ方式
図５に示すように、ＣＰＵモジュールは、アプリケーションプログラムを格納するプログラムメモリ１、演算データを格納するデータメモリ２、アプリケーションプログラム演算を行う演算回路３、全体の動作の管理を行うマイコン４、時刻を計時する時計ＬＳＩ５、プログラムメモリとデータメモリの内容を記憶する不揮発性メモリ（例えばフラッシュメモリ）７で構成する（例えば、特許文献１参照）。
【０００６】
この構成ではバッテリによるバックアップ無しに、停電発生時にプログラムメモリ１とデータメモリ２の内容を不揮発性メモリ７に退避させておくことで、それらのデータ保持が可能である。
【０００７】
なお、時計ＬＳＩ５の時刻のデータ保持ができないため、時計ＬＳＩ５をもたないＣＰＵモジュールに適用し、電源投入時に常に同じ状態で動作を開始するようなアプリケーションに好適となる。
【０００８】
（３）スーパーキャパシタ等によるバックアップ方式
図６に示すように、ＣＰＵモジュールは、アプリケーションプログラムを格納するプログラムメモリ１、演算データを格納するデータメモリ２、アプリケーションプログラム演算を行う演算回路３、回路全体の動作の管理を行うマイコン４、時刻を計時する時計ＬＳＩ５、プログラムメモリとデータメモリと時計ＬＳＩのデータ保持を行うバッテリ６、バッテリ交換時にもデータ保持を行うためのスーパーキャパシタ８で構成する。
【０００９】
この構成ではバッテリ６の電圧が正常であれば、停電発生時にもプログラムメモリ１とデータメモリ２と時計ＬＳＩ５のデータ保持が可能であり、バッテリ６が電圧低下してそれを交換する時にも短時間であればスーパーキャパシタ８でデータ保持が可能である。
【００１０】
（４）組み合わせによるバックアップ方法
図７に示すように、上記の（１）〜（３）の構成を組み合わせで、停電発生時にもデータ保持を得る方法であり、（１）〜（３）の構成でのバックアップ機能を全てもつことができる。
【００１１】
なお、図４〜図７の構成に、時計ＬＳＩ５をＣＰＵモジュールに実装する理由は、プログラマブルコントローラ等が持っているＲＡＳ機能を有効にするためである。このＲＡＳ機能はプログラマブルコントローラ等に何らかの異常が発生した時に、その異常情報と共に異常発生時刻を履歴情報として記録しておき、マンマシン装置からの要求により、履歴情報をマンマシン装置に表示させ、異常解析に役立てるものである。
【特許文献１】特開平７−１４１１９１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
（１）図４の構成での問題点
図４の構成ではバッテリを実装している。現在、使用しているバッテリはリチューム電池が主流であり、数年で交換する必要がある。即ち、数年毎にバッテリ交換というメンテナンス作業が必要であり、バッテリの手配や作業員の教育などが必要になる。また、バッテリ交換時期を知るために、ハードウェアでバッテリ電圧低下検出回路を構成して、バッテリ電圧低下をメンテナンス日に通知するための表示器などが必要となる。
【００１３】
（２）図５の構成での問題点
図５の構成では、電源投入時にフラッシュメモリなどの不揮発性メモリからデータを転送するため、常に同じ条件で動作を開始するようなアプリケーションでは便利である。しかし、時計ＬＳＩの時刻データまでは記憶できないため、異常発生履歴情報の時刻データ管理ができない。
【００１４】
（３）図６、図７の構成での問題点
図６、図７の構成では図４の構成と同様に、バッテリとスーパーキャパシタを実装しているためにメンテナンスの問題がある。また、バッテリやスーパーキャパシタの電圧が低下してしまうほどの長時間の停電では、時計ＬＳＩの時刻データが保持できなくなる。
【００１５】
本発明の目的は、バッテリやスーパーキャパシタなどのバックアップ電源を不要にした時計ＬＳＩによる異常発生履歴情報の時刻管理ができるＣＰＵモジュールの時刻データ管理方式および管理方法を提供することにある。
【課題を解決するための手段】
【００１６】
本発明は、前記の課題を解決するため、ＣＰＵモジュールの電源投入または停電復帰による動作再開時に、時計ＬＳＩがバックアップ電源をもたない場合、または時計ＬＳＩにバックアップ電源喪失が発生しているときはそれにデフォルト時刻を初期設定して計時動作を開始させると共にデフォルト時刻（時刻データＡ）として１つの履歴情報に記録しておき、その後にマンマシン装置等によって時計ＬＳＩに現在時刻を設定するときにその時点の時計ＬＳＩの計時時刻（時刻データＢ）を別の履歴情報に記録しておくことにより、時計ＬＳＩの現在の計時時刻と、時刻データＢと時刻データＡとの時間差を基にしてそれまでの間に発生した異常発生履歴情報についての正しい異常発生時刻データを得るようにしたもので、以下の方式および方法を特徴とする。
【００１７】
（１）アプリケーションプログラムを格納するプログラムメモリと、演算データを格納するデータメモリと、アプリケーションプログラム演算を行う演算回路と、回路全体の動作の管理を行うマイコンと、時刻を計時する時計ＬＳＩと、電源喪失時に前記プログラムメモリおよびデータメモリのデータを退避させる不揮発性メモリと、異常発生時に異常内容と異常発生時刻などを保存する履歴情報記憶部とを備えたＣＰＵモジュールにおける時刻データ管理方式であって、
前記時計ＬＳＩに時刻データが保持されていないときに該時計ＬＳＩにデフォルト時刻Ａを初期設定して計時動作を開始させると共にデフォルト時刻Ａを前記履歴情報記憶部の第１の履歴情報に記録しておく手段と、
前記デフォルト時刻Ａの記録後、前記時計ＬＳＩに現在時刻を設定するときにその時点の該時計ＬＳＩの計時時刻Ｂを前記履歴情報記憶部の第２の履歴情報に記録しておく手段と、
前記時計ＬＳＩの現在の計時時刻と、前記時刻Ｂと時刻Ａとの時間差を基にしてそれまでの間に発生した異常発生履歴情報についての正しい異常発生時刻データを得る手段とを備えたことを特徴とする。
【００１８】
（２）アプリケーションプログラムを格納するプログラムメモリと、演算データを格納するデータメモリと、アプリケーションプログラム演算を行う演算回路と、回路全体の動作の管理を行うマイコンと、時刻を計時する時計ＬＳＩと、電源喪失時に前記プログラムメモリおよびデータメモリのデータを退避させる不揮発性メモリと、異常発生時に異常内容と異常発生時刻などを保存する履歴情報記憶部とを備えたＣＰＵモジュールにおける時刻データ管理方法であって、
前記時計ＬＳＩに時刻データが保持されていないときに該時計ＬＳＩにデフォルト時刻Ａを初期設定して計時動作を開始させると共にデフォルト時刻Ａを前記履歴情報記憶部の第１の履歴情報に記録しておく過程と、
前記デフォルト時刻Ａの記録後、前記時計ＬＳＩに現在時刻を設定するときにその時点の該時計ＬＳＩの計時時刻Ｂを前記履歴情報記憶部の第２の履歴情報に記録しておく過程と、
前記時計ＬＳＩの現在の計時時刻と、前記時刻Ｂと時刻Ａとの時間差を基にしてそれまでの間に発生した異常発生履歴情報についての正しい異常発生時刻データを得る過程とを備えたことを特徴とする。
【発明の効果】
【００１９】
以上のとおり、本発明によれば、時計ＬＳＩに時刻データが保持されていないときにそれにデフォルト時刻Ａを初期設定して計時動作を開始させると共にデフォルト時刻Ａを履歴情報記憶部の１つの履歴情報に記録しておき、デフォルト時刻Ａの記録後、時計ＬＳＩに現在時刻を設定するときにその時点の時計ＬＳＩの計時時刻Ｂを履歴情報記憶部に別途履歴情報に記録しておくようにしたため、時計ＬＳＩにバッテリを実装しなくても、またはバッテリバックアップ機能が喪失した場合にも異常発生履歴情報の時刻管理ができる。
【発明を実施するための最良の形態】
【００２０】
図１は、本発明の実施形態を示すＣＰＵモジュールの構成図である。同図が図７と異なる部分は、バッテリ６を省き、揮発性または不揮発性の履歴情報記憶部９を利用して、バッテリバックアップ無しの時計ＬＳＩによる時刻データの管理を可能にした点にある。
【００２１】
この構成では、停電発生時には、プログラムメモリ１やデータメモリ２のデータは不揮発性メモリ７に退避させることができる。時計ＬＳＩ５は、バッテリやスーパーキャパシタなどのバッテリバックアップ電源を持たないため、そのメンテナンスを不要にするが、停電発生時には時刻データを喪失してしまう。
【００２２】
履歴情報記憶部９が記憶する異常発生履歴情報は、図２に示すように、異常発生コードと、それに関連する情報（付加情報）および異常発生時刻情報からなる。これにより、マンマシン装置からの要求により、履歴情報記憶部９が記憶する履歴情報をマンマシン装置に表示させ、異常解析に役立てる。履歴情報記憶部９は、このような履歴情報を複数個格納できる記憶容量をもち、格納データがエントリ数を超えた場合は最初のデータに上書きするサイクリックバッファ方式で履歴情報を記憶・更新する。
【００２３】
本実施形態では、履歴情報記憶部９の履歴情報の記憶機能を利用し、時計ＬＳＩ５による時刻データを基にして履歴情報の時刻管理を可能とするもので、この管理方式および方法を以下に説明する。
【００２４】
（１）図３に示すように、電源投入時に時計ＬＳＩ５が停電保持できていない場合、デフォルト時刻（例えば、２００３年１月１日００時００分００秒）を時計ＬＳＩ５に初期設定して、計時動作させる。そして、その設定時刻を履歴情報記憶部９の履歴情報Ａとして記録しておく（この時刻データをＡとする）。
【００２５】
その後、現在の正しい時刻（図示では、２００３年１月１０日１２時００分００秒）を時計ＬＳＩ５に設定する。この設定に際して、その時点での時計ＬＳＩ５の計時時刻（図示では２００３年１月５日１５時００分００秒）を履歴情報記憶部９に別の履歴情報Ｂとして記録する（この時刻データをＢとする）。
【００２６】
このことで、時刻データＢから、デフォルト時刻を設定した時刻データＡの時点の正確な時刻が後に計算でき、Ａ時点からＢ時点の間に発生した事象を記録した履歴情報を、マイコン４とマンマシン装置との情報転送によって、異常発生事象と共にその時刻をマンマシン装置に正しく表示することができる。
【００２７】
（２）上記で時刻データＢの時点で正確な情報を時計ＬＳＩ５に再度設定しない場合でも、マンマシン装置は現在の時計ＬＳＩ５の時刻を読み出す機能があれば、マンマシン装置にある時計の現在時刻との差により、履歴情報に格納された時刻をマンマシン装置に補正して表示することができる。
【００２８】
なお、本発明は、図１に示すＣＰＵモジュール構成を、時計ＬＳＩ５の停電対策電源としてスーパーキャパシタを設けた構成に適用して、長時間停電でスーパーキャパシタが放電してしまった場合にも同様の履歴情報の時刻管理が可能となる。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施形態を示すＣＰＵモジュールの構成。
【図２】実施形態における履歴情報の１エントリの構成。
【図３】実施形態における時刻管理手順。
【図４】ＣＰＵモジュールの構成（１）。
【図５】ＣＰＵモジュールの構成（２）。
【図６】ＣＰＵモジュールの構成（３）。
【図７】ＣＰＵモジュールの構成（４）。
【符号の説明】
【００３０】
１  プログラムメモリ
２  データメモリ
３  演算回路
４  マイコン
５  時計ＬＳＩ
６  バッテリ
７  不揮発性メモリ
８  スーパーキャパシタ
９  履歴情報記憶部
【図１】
2008020970.tif 000003
【図２】
2008020970.tif 000004
【図３】
2008020970.tif 000005
【図４】
2008020970.tif 000006
【図５】
2008020970.tif 000007
【図６】
2008020970.tif 000008
【図７】
2008020970.tif 000009