(57)【要約】【課題】誤差増幅器がオフセットを持っていても、その影響を緩和した安定化電源回路を実現する。【解決手段】基準電圧発生回路からデフォルト基準電圧より所定値だけ高くした第１の基準電圧を出力し且つ分圧回路をデフォルト分圧比としたとき得られる帰還電圧が前記第１の基準電圧より低いときは、前記分圧回路の分圧比を前記デフォルト分圧比よりも大きくする。基準電圧発生回路からデフォルト基準電圧より所定値だけ低くした第２の基準電圧を出力し且つ分圧回路をデフォルト分圧比としたとき得られる帰還電圧が前記第２の基準電圧より高いときは、前記分圧回路の分圧比を前記デフォルト分圧比よりも小さくする。【選択図】  図２
2008158567.tif 000002
【特許請求の範囲】
【請求項１】
基準電圧発生回路で発生したデフォルト基準電圧と、電圧出力端子の電圧を分圧する分圧回路をデフォルト分圧比としたときに該分圧回路から出力する帰還電圧とを、誤差増幅器で比較し、該比較結果に応じて電圧入力端子と前記電圧出力端子との間にシリーズ接続されたトランジスタの内部抵抗を制御する安定化電源生成方法において、
前記基準電圧発生回路から前記デフォルト基準電圧より所定値だけ高くした第１の基準電圧を出力したときに前記デフォルト分圧比で得られる前記帰還電圧が前記第１の基準電圧より低いときは、前記分割回路の分圧比を前記デフォルト分圧比よりも大きな第１の分圧比にし、
前記基準電圧発生回路から前記デフォルト基準電圧より所定値だけ低くした第２の基準電圧を出力したときに前記デフォルト分圧比で得られる前記帰還電圧が前記第２の基準電圧より高いときは、前記分割回路の分圧比を前記デフォルト分圧比よりも小さな第２の分圧比にする、
ことを特徴とする安定化電源生成方法。
【請求項２】
請求項１に記載の安定化電源生成方法において、
前記第１および第２の基準電圧の前記デフォルト基準電圧に対する差分並びに前記第１および第２の分圧比の前記デフォルト分圧比に対する差分を、前記出力電圧のずれ分に対応して予め設定しておくことを特徴とする安定化電源生成方法。
【請求項３】
基準電圧発生回路で発生したデフォルト基準電圧と、電圧出力端子の電圧を分圧する分圧回路をデフォルト分圧比としたときに該分圧回路から出力する帰還電圧とを、誤差増幅器で比較し、該比較結果に応じて電圧入力端子と前記電圧出力端子との間にシリーズ接続されたトランジスタの内部抵抗を制御する安定化電源回路において、
前記基準電圧発生回路の出力電圧を、前記デフォルト基準電圧、前記デフォルト基準電圧より所定値だけ高い第１の基準電圧、および前記デフォルト基準電圧より所定値だけ低い第２の基準電圧のいずれかに切り替える第１の切替回路と、
前記分圧回路の分圧比を、前記デフォルト分圧比、前記デフォルト分圧比より大きな第１の分圧比、前記デフォルト分圧比より小さな第２の分圧比のいずれかに切り替える第２の切替回路と、
前記第１の切替回路を前記いずれかに切り替えたときの前記基準電圧発生回路の出力電圧と、前記第２の切替回路を前記第１のデフォルト基準電圧に切り替えたときの前記帰還電圧とを比較し、該比較結果に応じて前記第２の切替回路を制御する制御手段と、
を備えることを特徴とする安定化電源回路。
【請求項４】
請求項３に記載の安定化電源回路において、
前記第１および第２の基準電圧の前記デフォルト基準電圧に対する差分並びに前記第１および第２の分圧比の前記デフォルト分圧比に対する差分が、前記出力電圧のずれ分に対応して設定されていることを特徴とする安定化電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧に対して規定の安定した電圧を出力する安定化電源生成方法および安定化電源回路に関するものである。
【背景技術】
【０００２】
この種の安定化電源回路は、一般的に図３に示すように構成されている（例えば、特許文献１参照）。図３において、３０はバンドギャップ型等の基準電圧発生回路、４０は入力電圧Ｖｉｎを制御して安定した出力電圧Ｖｏｕｔを生成する電圧制御回路である。この電圧制御回路４０は、シリーズ接続のＰＭＯＳトランジスタＭＰ１１、出力電圧検出用抵抗Ｒ１１，Ｒ１２、誤差増幅器４１からなり、抵抗Ｒ１１，Ｒ１２で出力電圧Ｖｏｕｔを分圧した帰還電圧Ｖｆｂと基準電圧発生回路３０で発生した基準電圧Ｖｒｅｆとの誤差分を誤差増幅器４１で増幅して、トランジスタＭＰ１１のゲートを制御し、そのトランジスタＭＰ１１の内部抵抗を調整する。
【０００３】
この安定化電源回路では、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆより高くなると、誤差増幅器４１の出力電圧が上昇しトランジスタＭＰ１１の内部抵抗が増大して出力電圧Ｖｏｕｔを低下させ、逆に、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆより低くなると、誤差増幅器４１の出力電圧が低下しトランジスタＭＰ１１の内部抵抗が減少して出力電圧Ｖｏｕｔを上昇させることで、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆに応じた一定の値に制御される。
【特許文献１】特開２００２−１６８９１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところが、誤差増幅器４１には、差動増幅器を構成するトランジスタのマッチングのずれ等によってオフセットが発生し、このオフセットの影響によって出力電圧Ｖｏｕｔが所定の範囲内から外れてしまう場合があり、安定化電源回路の歩留まり劣化の大きな要因となっている。
【０００５】
本発明の目的は、誤差増幅器がオフセットを持っていても、その影響を緩和し、安定化電源回路の歩留まりの低下を抑制できるようにした安定化電源生成方法および安定化電源回路を提供することである。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、請求項１にかかる発明の安定化電源生成方法は、基準電圧発生回路で発生したデフォルト基準電圧と、電圧出力端子の電圧を分圧する分圧回路をデフォルト分圧比としたときに該分圧回路から出力する帰還電圧とを、誤差増幅器で比較し、該比較結果に応じて電圧入力端子と前記電圧出力端子との間にシリーズ接続されたトランジスタの内部抵抗を制御する安定化電源生成方法において、前記基準電圧発生回路から前記デフォルト基準電圧より所定値だけ高くした第１の基準電圧を出力したときに前記デフォルト分圧比で得られる前記帰還電圧が前記第１の基準電圧より低いときは、前記分割回路の分圧比を前記デフォルト分圧比よりも大きな第１の分圧比にし、前記基準電圧発生回路から前記デフォルト基準電圧より所定値だけ低くした第２の基準電圧を出力したときに前記デフォルト分圧比で得られる前記帰還電圧が前記第２の基準電圧より高いときは、前記分割回路の分圧比を前記デフォルト分圧比よりも小さな第２の分圧比にする、ことを特徴とする。
請求項２にかかる発明は、請求項１に記載の安定化電源生成方法において、前記第１および第２の基準電圧の前記デフォルト基準電圧に対する差分並びに前記第１および第２の分圧比の前記デフォルト分圧比に対する差分を、前記出力電圧のずれ分に対応して予め設定しておくことを特徴とする。
請求項３にかかる発明の安定化電源回路は、基準電圧発生回路で発生したデフォルト基準電圧と、電圧出力端子の電圧を分圧する分圧回路をデフォルト分圧比としたときに該分圧回路から出力する帰還電圧とを、誤差増幅器で比較し、該比較結果に応じて電圧入力端子と前記電圧出力端子との間にシリーズ接続されたトランジスタの内部抵抗を制御する安定化電源回路において、前記基準電圧発生回路の出力電圧を、前記デフォルト基準電圧、前記デフォルト基準電圧より所定値だけ高い第１の基準電圧、および前記デフォルト基準電圧より所定値だけ低い第２の基準電圧のいずれかに切り替える第１の切替回路と、前記分圧回路の分圧比を、前記デフォルト分圧比、前記デフォルト分圧比より大きな第１の分圧比、前記デフォルト分圧比より小さな第２の分圧比のいずれかに切り替える第２の切替回路と、前記第１の切替回路を前記いずれかに切り替えたときの前記基準電圧発生回路の出力電圧と、前記第２の切替回路を前記第１のデフォルト基準電圧に切り替えたときの前記帰還電圧とを比較し、該比較結果に応じて前記第２の切替回路を制御する制御手段と、を備えることを特徴とする。
請求項４にかかる発明は、請求項３に記載の安定化電源回路において、前記第１および第２の基準電圧の前記デフォルト基準電圧に対する差分並びに前記第１および第２の分圧比の前記デフォルト分圧比に対する差分が、前記出力電圧のずれ分に対応して設定されていることを特徴とする。
【発明の効果】
【０００７】
本発明によれば、誤差増幅器が有するオフセットによって、出力電圧に規定の電圧に対して大きなずれが発生する場合に、そのオフセットをキャンセルする分圧比を選択することができるので、オフセットの影響を緩和した所定の出力電圧を発生させることができ、再設計等による調整等を必要とすることなく、安定化電源回路の歩留まり低下を抑制できる。
【発明を実施するための最良の形態】
【０００８】
図１は本発明の１つの実施例の安定化電源回路の構成を示す回路図である。基準電圧発生部１０はバンドギャップ型であり、ＰＭＯＳトランジスタＭＰ１，ＭＰ２，ＭＰ３、ＮＭＯＳトランジスタＭＮ１，ＭＮ２、バイポーラＰＮＰトランジスタＱ１，Ｑ２，Ｑ３、抵抗Ｒ１，Ｒ２、Ｒ３１，Ｒ３２、およびスイッチＳＷ１１，ＳＷ１２からなる。抵抗Ｒ３１，Ｒ３２とスイッチＳＷ１１，ＳＷ１２は基準電圧Ｖｒｅｆを切り替える第１の切替回路１１を構成する。なお、抵抗Ｒ３１，Ｒ３２は同値（（Ｒ３１＝Ｒ３２）＜＜Ｒ２）であり、抵抗Ｒ２の値との差分はオフセットによるずれ分に対応するよう設定されている。
【０００９】
電圧制御部２０は、ＰＭＯＳトランジスタＭＰ４、そのトランジスタＭＰ４の内部抵抗を制御する誤差増幅器２１、抵抗Ｒ４，Ｒ５，Ｒ６１，Ｒ６２、スイッチＳＷ２１，ＳＷ２２，ＳＷ２３、誤差増幅器２１と同じ電圧が入力する比較器２２、その比較器２２の比較結果によってスイッチＳＷ２１，ＳＷ２２，ＳＷ２３を切り替える信号を保持するレジスタ２３からなる。抵抗Ｒ４，Ｒ５，Ｒ６１，Ｒ６は出力電圧を分圧する分圧回路を構成し、比較器２２とレジスタ２３は制御手段を構成する。また、抵抗Ｒ６１，Ｒ６２とスイッチＳＷ２１，ＳＷ２２，ＳＷ２３は分圧比を切り替える第２の切替回路２４を構成する。なお、抵抗Ｒ６１，Ｒ６２は同値（（Ｒ６１＝Ｒ６２）＜＜（Ｒ４，Ｒ５））であり、抵抗Ｒ４，Ｒ５との値との差分はオフセットによるずれ分に対応するよう設定されている。
【００１０】
さて、本実施例では、誤差増幅器２１に発生しているオフセットによって、出力電圧Ｖｏｕｔが規定の電圧に対して２〜３％程度のずれがある場合に、これを規定の電圧となるようにキャリブレーションするものである。この出力電圧Ｖｏｕｔのずれ分を検出するために、基準電圧発生回路１０の出力抵抗を切り替えて基準電圧Ｖｒｅｆを切り替えるが、出力電圧Ｖｏｕｔの２〜３％のずれに応じるよう基準電圧Ｖｒｅｆを２〜３％変化させるために、基準電圧発生回路１０の出力抵抗を６〜８％変化させる。
【００１１】
まず、切替回路１１のスイッチＳＷ１１をオン、スイッチＳＷ１２をオフすることで、基準電圧発生回路１０の出力抵抗を「Ｒ２＋Ｒ３２」とし、このときの基準電圧Ｖｒｅｆをデフォルトの基準電圧とする。また、切替回路２４のスイッチＳＷ２２をオン、スイッチＳＷ２１，ＳＷ２３をオフすることで、帰還電圧Ｖｆｂが、
Ｖｆｂ＝Ｖｏｕｔ×（Ｒ５＋Ｒ６２）／（Ｒ４＋Ｒ５＋Ｒ６１＋Ｒ６２）
となるようにする。このときの帰還電圧Ｖｆｂをデフォルトの帰還電圧とする。
【００１２】
図２にキャリブレーションのフローチャートを示す。まず、スイッチＳＷ２２をオン、スイッチＳＷ２１，ＳＷ２３をオフにした状態で、スイッチＳＷ１１，ＳＷ１２をオフにする。これにより、基準電圧発生回路１０の出力抵抗が「Ｒ２＋Ｒ３１＋Ｒ３２」となり、基準電圧Ｖｒｅｆが高い電圧に設定される（ステップＳ１）。このときの基準電圧Ｖｒｅｆとデフォルトの帰還電圧Ｖｆｂを比較器２２で比較し（ステップＳ２）、「Ｖｒｅｆ＜Ｖｆｂ」であったときは、レジスタ２３によって、スイッチＳＷ２１をオン、スイッチＳＷ２２，ＳＷ２３をオフし、分圧比を高くする（ステップＳ３）。これにより、帰還電圧Ｖｆｂが、
Ｖｆｂ＝Ｖｏｕｔ×（Ｒ５＋Ｒ６１＋Ｒ６２）／（Ｒ４＋Ｒ５＋Ｒ６１＋Ｒ６２）
となり、高くなる。つまり、基準電圧Ｖｒｅｆを高くしても出力電圧Vｏｕｔが高くならないときは、誤差増幅器２１に大きなオフセットが発生していると判定して、分圧比を高くしてから、通常動作を行わせる。なお、この通常動作では、切替回路１１はスイッチＳＷ１１をオン，ＳＷ１２をオフにし、基準電圧Ｖｒｅｆをデフォルト値に戻す（ステップＳ３）。
【００１３】
上記において、「Ｖｒｅｆ＜Ｖｆｂ」で無かったときは、今度は、スイッチＳＷ１１，ＳＷ１２をオンにする。これにより、基準電圧発生回路１０の出力抵抗は「Ｒ２」となり、基準電圧Ｖｒｅｆが低い電圧に設定される（ステップＳ４）。このときの基準電圧Ｖｒｅｆとデフォルトの帰還電圧Ｖｆｂを比較器２２で比較し（ステップＳ５）、「Ｖｒｅｆ＞Ｖｆｂ」であったときは、レジスタ２３によって、スイッチＳＷ２３をオン、スイッチＳＷ２１，ＳＷ２２をオフし、分圧比を低くする（ステップＳ６）。これにより、帰還電圧Ｖｆｂが、
Ｖｆｂ＝Ｖｏｕｔ×（Ｒ５）／（Ｒ４＋Ｒ５＋Ｒ６１＋Ｒ６２）
となり、低くなる。つまり、基準電圧Ｖｒｅｆを低くしても出力電圧Ｖｏｕｔが低くならないときは、誤差増幅器２１に前記とは反対極性の大きなオフセットが発生していると判定して、分圧比を低くしてから、通常動作を行わせる。なお、この通常動作でも、切替回路１１はスイッチＳＷ１１をオン，ＳＷ１２をオフにし、基準電圧Ｖｒｅｆをデフォルト値に戻す（ステップＳ６）。
【００１４】
上記において、「Ｖｒｅｆ＞Ｖｆｂ」で無かったときは、切替回路２４において、スイッチＳＷ２２をオン，ＳＷ２１，ＳＷ２３をオフにしてデフォルトにし、切替回路１１はスイッチＳＷ１１をオン，ＳＷ１２をオフにし、基準電圧Ｖｒｅｆをデフォルトにしてから、通常動作を行わせる（ステップＳ７）。
【００１５】
以上のように、本実施例では、誤差増幅器２１のオフセットによって出力電圧Ｖｏｕｔに大きなずれが発生している場合に、キャリブレーションを行うことにより、そのオフセットに応じて分圧比の大きさを切り替えることができるので、オフセットの影響を緩和した出力電圧Ｖｏｕｔを発生させることができる。このキャリブレーションは、図２で説明したフローチャートに基づきプログラムを作成して制御部（図示せず）に組み込み、入力電圧Ｖｉｎの投入の度に切替回路１１，２４を制御して実行されるようにすることが好ましい。
【００１６】
なお、本実施例では、前記したように、出力電圧Ｖｏｕｔに規定の電圧に対して２〜３％程度のずれが発生している場合に、基準電圧発生回路１０の出力抵抗を６〜８％の範囲で切り替えることで、基準電圧Ｖｒｅｆを切り替えてキャリブレーションを行うが、これは下記の根拠に基づくものである。
【００１７】
基準電圧発生部１０で発生する基準電圧Ｖｒｅｆは、
Ｖｒｅｆ＝ＶＢＥ３＋（Ｒ２／Ｒ１）×（ｋＴ／ｑ）×ｌｎ（ｎ）
＝ＶＢＥ３＋（δＶｒｅｆ／δＴ）×Ｔ
で与えられる。ＶＢＥ３はトランジスタＱ３のベース・エミッタ間電圧、ｋはボルツマン定数、Ｔは絶対温度、ｑは電荷、ｎはトランジスタＱ２のトランジスタＱ１，Ｑ３に対するエミッタ面積比である。
【００１８】
いま、Ｔ＝２５℃（＝２９８Ｋ）、δＶｒｅｆ／δＴ＝１．５ｍＶのとき、（Ｒ２／Ｒ１）×（ｋＴ／ｑ）×ｌｎ（ｎ）＝０．４４７Ｖである。そこで、基準電圧Ｖｒｅｆを、
Ｖｒｅｆ＝１．２Ｖ±ΔＶｒｅｆ
の範囲で変化させるときは、
Ｒ２±Ｒ３１＝Ｒ２±（１．２／０．４４７）×ΔＶｒｅｆ
の範囲まで許容できるので、ΔＶｒｅｆ＝２〜３％（出力電圧Ｖｏｕｔのずれ分の範囲に相当）とするときは、Ｒ３１＝５．４〜８．１％≒６〜８％となる。
【図面の簡単な説明】
【００１９】
【図１】本発明の１つの実施例の安定化電源回路の回路図である。
【図２】同実施例のキャリブレーションのフローチャートである。
【図３】従来の安定化電源回路の回路図である。
【符号の説明】
【００２０】
１０：基準電圧発生回路、１１：切替回路
２０：電圧制御回路、２１：誤差増幅器、２２：比較器、２３：レジスタ、２４：切替回路
【図１】
2008158567.tif 000003
【図２】
2008158567.tif 000004
【図３】
2008158567.tif 000005