(57)【要約】【課題】電源電位ＶＤＤが低い場合であっても、初期動作を安定化し、目標とする出力電位を安定して得ることができるＤＣ−ＤＣコンバータを提供する。【解決手段】入力端子とＴ１，Ｔ２の接続点の間にダイオードＤ３を接続し、Ｔ１，Ｔ２の接続点と出力端子との間にダイオードＤ４を接続した。入力側から出力側へ向かう方向がダイオードＤ３、Ｄ４の順方向である。ダイオードＤ３はＴ１が十分オンしない場合にＴ１，Ｔ２の接続点の電位ＣＬＫ１Ｐの電位をＶＤＤに引き上げる。また、ダイオードＤ４はＴ２が十分オンしない場合にＴ１，Ｔ２の接続点から出力端子に電流を流し、出力電位を２ＶＤＤに引き上げる。また、入力端子と出力端子の間にダイオードＤ１を接続し、出力電位をＶＤＤに初期設定することが好ましい。ダイオードＤ１を設けることにより、出力電位が動作開始から２ＶＤＤに到達するまでに時間を短縮できる。【選択図】図１
2008131771.tif 000002
【特許請求の範囲】
【請求項１】
直列に接続された第１及び第２の電荷転送トランジスタと、第１及び第２の電荷転送トランジスタの接続点に結合され、クロックが印加されたフライングコンデンサと、クロックをレベルシフトして前記第１及び第２の電荷転送トランジスタを相補的にオンさせるレベルシフトクロックを作成するレベルシフタと、を備え、前記第１の電荷転送トランジスタの入力端子に入力電位が印加され、前記第２の電荷転送トランジスタの出力端子から入力電位を変換した出力電位を得るＤＣ−ＤＣコンバータにおいて、
前記入力端子と前記接続点の間に第１のダイオードを接続し、前記接続点と前記出力端子との間に第２のダイオードを接続したことを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記出力電位を前記入力電位に初期設定するための第３のダイオードを設けたことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記第１、第２及び第３のダイオードはＰＩＮダイオードであることを特徴とする請求項１または２に記載のＤＣ−ＤＣコンバータ。
【請求項４】
画素ＴＦＴと、この画素ＴＦＴのオン・オフを制御するための電源電位を生成するＤＣ−ＤＣコンバータと、を備えた表示装置において、
前記ＤＣ−ＤＣコンバータは、直列に接続された第１及び第２の電荷転送トランジスタと、第１及び第２の電荷転送トランジスタの接続点に結合され、クロックが印加されたフライングコンデンサと、クロックをレベルシフトして前記第１及び第２の電荷転送トランジスタを相補的にオンさせるレベルシフトクロックを作成するレベルシフタと、前記第１の電荷転送トランジスタの入力端子と前記接続点の間に接続された第１のダイオードと、前記接続点と前記第２の電荷転送トランジスタの出力端子との間に接続された第２のダイオードと、を備え、前記第１の電荷転送トランジスタの入力端子に入力電位が印加され、前記第２の電荷転送トランジスタの出力端子から入力電位を変換した出力電位を得ることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電位を他の電位に変換するＤＣ−ＤＣコンバータ及びＤＣ−ＤＣコンバータを備えた表示装置に関する。
【背景技術】
【０００２】
従来より、低温ポリシリコンＴＦＴ（Thin Film Transistor）プロセスにより製造されるアクティブマトリクス型液晶表示装置において、駆動信号ＩＣのコストを下げるため、液晶パネルのＴＦＴ基板上に、画素ＴＦＴのオン・オフを制御するための電源電位を生成する電源回路としてＤＣ−ＤＣコンバータが形成されていた。
【０００３】
このＤＣ−ＤＣコンバータは、直列接続された２つの電荷転送トランジスタと、それらの電荷転送トランジスタの接続点に結合され、クロックが印加されたフライングコンデンサとを備え、入力電位である電源電位ＶＤＤを２倍昇圧した２ＶＤＤ、または−１倍昇圧した−ＶＤＤを生成する。
【０００４】
ＤＣ−ＤＣコンバータを内蔵したアクティブマトリクス型液晶表示装置は特許文献１に記載されている。
【特許文献１】特開２００４−１４６０８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、初期動作時において電源電位ＶＤＤが低い場合、ＤＣ−ＤＣコンバータ内の電荷転送トランジスタのオン時の電流（以下、オン電流という）が十分得られず、初期動作が安定しないという問題があった。
【課題を解決するための手段】
【０００６】
本発明のＤＣ−ＤＣコンバータは上述した課題に鑑みてなされたものであり、直列に接続された第１及び第２の電荷転送トランジスタと、第１及び第２の電荷転送トランジスタの接続点に結合され、クロックが印加されたフライングコンデンサと、クロックをレベルシフトして前記第１及び第２の電荷転送トランジスタを相補的にオンさせるレベルシフトクロックを作成するレベルシフタと、を備え、前記第１の電荷転送トランジスタの入力端子に入力電位が印加され、前記第２の電荷転送トランジスタの出力端子から入力電位を変換した出力電位を得るＤＣ−ＤＣコンバータにおいて、前記入力端子と前記接続点の間に第１のダイオードを接続し、前記接続点と前記出力端子との間に第２のダイオードを接続したことを特徴とする。
【０００７】
また、本発明の表示装置は、画素ＴＦＴと、この画素ＴＦＴのオン・オフを制御するための電源電位を生成するＤＣ−ＤＣコンバータと、を備えた表示装置において、
前記ＤＣ−ＤＣコンバータは、直列に接続された第１及び第２の電荷転送トランジスタと、第１及び第２の電荷転送トランジスタの接続点に結合され、クロックが印加されたフライングコンデンサと、クロックをレベルシフトして前記第１及び第２の電荷転送トランジスタを相補的にオンさせるレベルシフトクロックを作成するレベルシフタと、前記第１の電荷転送トランジスタの入力端子と前記接続点の間に接続された第１のダイオードと、前記接続点と前記第２の電荷転送トランジスタの出力端子との間に接続された第２のダイオードと、を備え、前記第１の電荷転送トランジスタの入力端子に入力電位が印加され、前記第２の電荷転送トランジスタの出力端子から入力電位を変換した出力電位を得ることを特徴とする。
【発明の効果】
【０００８】
本発明のＤＣ−ＤＣコンバータによれば、電源電位ＶＤＤが低い場合であっても、初期動作を安定化し、目標とする出力電位を安定して得ることができる。
【０００９】
また、本発明の表示装置によれば、そのＤＣ−ＤＣコンバータを備えているので、その初期動作を安定化し、画素ＴＦＴのオン・オフを制御するための電源電位を安定して得ることができる。
【発明を実施するための最良の形態】
【００１０】
以下で、本発明の実施の形態について図面を参照しながら説明する。
【００１１】
図１は、本発明の実施の形態によるＤＣ−ＤＣコンバータの回路図である。このＤＣ−ＤＣコンバータは、正の電源電位ＶＤＤ、接地電位ＶＳＳ（＝０Ｖ）、クロックＣＬＫ、イネーブル信号ＥＮＢに基づいて、入力電位である電源電位ＶＤＤを２倍昇圧したＶＰＰ＝２ＶＤＤ、または−１倍昇圧したＶＢＢ＝−ＶＤＤを同時に生成する回路である。ＤＣ−ＤＣコンバータは、低温ポリシリコンＴＦＴプロセスにより液晶表示装置のガラス基板上に駆動に必要な回路機能を集積するシステム・オン・グラス（ＳＯＧ）技術により、アクティブマトリクス型液晶表示装置のガラス基板上に、画素ＴＦＴのオン・オフを制御するための電源電位を生成する電源回路として形成される。
【００１２】
以下、その詳細な回路構成について説明する。まず、ＶＰＰ＝２ＶＤＤを発生する回路部について説明する。Ｐチャネル型の第１及び第２の電荷転送トランジスタＴ１，Ｔ２が直列に接続され、Ｔ１のソースである入力端子に電源電位ＶＤＤが印加されている。ＬＳ−Ａ、ＬＳ−Ｂは、それぞれイネーブル信号ＥＮＢ、入力クロックＣＬＫのＨレベル（ＶＤＤ）、Ｌレベル（ＶＳＳ）をＶＰＰ＝２ＶＤＤ、ＶＢＢ＝−ＶＤＤにレベルシフトする、第１、第２のレベルシフタである。第１及び第２のレベルシフタＬＳ−Ａ、ＬＳ−Ｂの動作電源の電位としては、このＤＣ−ＤＣコンバータが自ら生成した電位ＶＰＰ、ＶＢＢが用いられる。
【００１３】
レベルシフトされたイネーブル信号ＥＮＢとクロックＣＬＫの反転クロックはＮＡＮＤ回路ＮＡに入力され、レベルシフトされたイネーブル信号ＥＮＢと入力クロックＣＬＫはＮＡＮＤ回路ＮＢに入力される。
【００１４】
ＮＡＮＤ回路ＮＡからは、第１の制御クロックＣＬＫＡが出力され、バッファ用インバータＩＮＶ５，ＩＮＶ６を通して第１の電荷転送トランジスタＴ１のゲートに印加される。ＮＡＮＤ回路ＮＢからは、第２の制御クロックＣＬＫＢが出力され、バッファ用インバータＩＮＶ７，ＩＮＶ８を通して第２の電荷転送トランジスタＴ２のゲートに印加される。第１の制御クロックＣＬＫＡ、第２の制御クロックＣＬＫＢのＨレベルは２ＶＤＤ、Ｌレベルは−ＶＤＤである。第１の制御クロックＣＬＫＡ、第２の制御クロックＣＬＫＢは、基本的には互いに極性が異なる信号であるが、ＮＡＮＤ回路ＮＡ，ＮＢに入力されたイネーブル信号ＥＮＢにより、位相が重ならないようになっている。つまり、第１の制御クロックＣＬＫＡ、第２の制御クロックＣＬＫＢは同時にＬレベルになることがないので、Ｔ１、Ｔ２が同時にオンして貫通電流が流れることがなく、高効率のＤＣ−ＤＣコンバータが得られる。
【００１５】
また、第１の電荷転送トランジスタＴ１と第２の電荷転送トランジスタＴ２の接続点には第１のフライングコンデンサＣ１の一方の端子が接続され、その他方の端子には、第２のレベルシフタＬＳ−Ｂの出力がバッファ用のインバータＩＮＶ１〜ＩＮＶ４を通して印加される。インバータＩＮＶ４だけは、ＶＤＤレベルで動作し、その出力であるクロックＣＬＫ１のＨレベルはＶＤＤ、ＬレベルはＶＳＳである。
【００１６】
第１及び第２の制御クロックＣＬＫＡ、ＣＬＫＢに応じて、第１及び第２の電荷転送トランジスタＴ１，Ｔ２が相補的にオンすることにより、入力側から出力側へ電荷が転送され、第２の電荷転送トランジスタＴ２のドレインである出力端子から、出力電位としてＶＰＰ＝２ＶＤＤが得られる。しかしながら、初期動作時において電源電位ＶＤＤが低い場合、第１及び第２の電荷転送トランジスタＴ１，Ｔ２のオン電流が十分得られず、初期動作が安定しない。
【００１７】
そこで、第１及び第２の電荷転送トランジスタＴ１，Ｔ２のオン電流の不足を補うために、入力端子とＴ１，Ｔ２の接続点の間にダイオードＤ３を接続し、Ｔ１，Ｔ２の接続点と出力端子との間にダイオードＤ４を接続した。入力側から出力側へ向かう方向がダイオードＤ３、Ｄ４の順方向である。ダイオードＤ３はＴ１が十分オンしない場合にＴ１，Ｔ２の接続点の電位ＣＬＫ１Ｐの電位をＶＤＤに引き上げる。また、ダイオードＤ４はＴ２が十分オンしない場合にＴ１，Ｔ２の接続点から出力端子に電流を流し、出力電位を２ＶＤＤに引き上げる。
【００１８】
また、入力端子と出力端子の間にダイオードＤ１を接続し、出力電位をＶＤＤに初期設定することが好ましい。ダイオードＤ１を設けることにより、出力電位が動作開始から２ＶＤＤに到達するまでに時間を短縮できる。ダイオードＤ１、Ｄ３、Ｄ４はＴＦＴで構成してもよいが、ＰＩＮダイオードで形成することが好ましい。ＰＩＮダイオードは、図３に示すように、絶縁膜１上に形成されたポリシリコン層２中に、Ｐ型領域３（アノード）、不純物がドープされていないイントリンシック領域４、Ｎ型領域５（カソード）を互いに隣接して形成してなり、ＴＦＴと比べると、ゲート配線の接続が不要のため、実装面積が小さく、かつゲート容量がないため高速で動作する利点がある。
【００１９】
次に、ＶＢＢ＝−ＶＤＤを発生する回路部について説明する。Ｎチャネル型の第３及び第４の電荷転送トランジスタＴ３，Ｔ４が直列に接続され、Ｔ３のソースである入力端子に接地電位ＶＳＳが印加されている。
【００２０】
ＮＡＮＤ回路ＮＡから出力される第１の制御クロックＣＬＫＡは、バッファ用インバータＩＮＶ９，ＩＮＶ１０，ＩＮＶ１１を通して反転され、第１の反転制御クロックＸＣＬＫＡとなり、これが第４の電荷転送トランジスタＴ４のゲートに印加される。ＮＡＮＤ回路ＮＢから出力される第２の制御クロックＣＬＫＢは、バッファ用インバータＩＮＶ１２，ＩＮＶ１３，ＩＮＶ１４を通して、反転され、第２の反転制御クロックＸＣＬＫＢとなり、これが第３の電荷転送トランジスタＴ３のゲートに印加される。第１の反転制御クロックＸＣＬＫＡ、第２の反転制御クロックＸＣＬＫＢは、基本的には互いに極性が異なる信号であるが、ＮＡＮＤ回路ＮＡ，ＮＢに入力されたイネーブル信号ＥＮＢにより、位相が重ならないようになっている。つまり、第１の反転制御クロックＸＣＬＫＡ、第２の反転制御クロックＸＣＬＫＢは同時にＨレベルになることがないので、Ｔ３、Ｔ４が同時にオンして貫通電流が流れることがなく、高効率のＤＣ−ＤＣコンバータが得られる。
【００２１】
また、第３の電荷転送トランジスタＴ３と第４の電荷転送トランジスタＴ４の接続点には第２のフライングコンデンサＣ２の一方の端子が接続され、その他方の端子にはインバータＩＮＶ４からのクロックＣＬＫ１が印加される。
【００２２】
第１及び第２の反転制御クロックＸＣＬＫＡ、ＸＣＬＫＢに応じて、第３及び第４の電荷転送トランジスタＴ３，Ｔ４が相補的にオンすることにより、入力側から出力側へ電荷が転送され、第４の電荷転送トランジスタＴ４のドレインである出力端子から、出力電位としてＶＢＢ＝−ＶＤＤが得られる。しかしながら、初期動作時において電源電位ＶＤＤが低い場合、上述の２ＶＤＤを発生する回路部と同様に、第３及び第４の電荷転送トランジスタＴ３，Ｔ４のオン電流が十分得られず、初期動作が安定しない。
【００２３】
そこで、第３及び第４の電荷転送トランジスタＴ３，Ｔ４のオン電流の不足を補うために、入力端子とＴ３，Ｔ４の接続点の間にダイオードＤ６を接続し、Ｔ３，Ｔ４の接続点と出力端子との間にダイオードＤ５を接続した。出力側（ＶＢＢ）から入力側（ＶＳＳ）へ向かう方向がダイオードＤ５、Ｄ６の順方向である。ダイオードＤ６はＴ３が十分オンしない場合にＴ３，Ｔ４の接続点の電位ＣＬＫ１Ｂの電位をＶＳＳにする。また、ダイオードＤ５はＴ４が十分オンしない場合に、出力端子からＴ３，Ｔ４の接続点に電流を流し、出力電位を−ＶＤＤに下げる。
【００２４】
また、入力端子と出力端子の間にダイオードＤ２を接続し、出力電位をＶＳＳに初期設定することが好ましい。ダイオードＤ２を設けることにより、出力電位が動作開始から−ＶＤＤに到達するまでに時間を短縮できる。ダイオードＤ２、Ｄ５、Ｄ６はＴＦＴで構成してもよいが、ＰＩＮダイオードで形成することが好ましい。
【００２５】
このＤＣ−ＤＣコンバータの定常状態の動作を図２の波形図を参照して説明する。
【００２６】
まず、ＶＰＰ＝２ＶＤＤを発生する回路部の動作について説明する。入力クロックがＬレベル（ＶＳＳ）のとき、第１の制御クロックＣＬＫＡはＬレベル（−ＶＤＤ）、第２の制御クロックＣＬＫＢはＨレベル（２ＶＤＤ）、第１のフライングコンデンサＣ１に印加されるクロックＣＬＫ１はＬレベル（ＶＳＳ）である。
【００２７】
すると、Ｐチャネル型の電荷転送トランジスタＴ１はそのゲートに−ＶＤＤが印加されるので低抵抗でオンする。また、Ｐチャネル型の電荷転送トランジスタＴ２はそのゲートに２ＶＤＤが印加されるのでオフする。ゲート電位は２ＶＤＤと高いので、オフリーク電流は低く抑えられる。したがって、第１のフライングコンデンサＣ１はＴ１を通して充電され、Ｔ１とＴ２の接続点の電位ＣＬＫ１ＰはＶＤＤになる。
【００２８】
入力クロックがＨレベル（ＶＤＤ）のとき、第１の制御クロックＣＬＫＡはＨレベル（２ＶＤＤ）、第２の制御クロックＣＬＫＢはＬレベル（−ＶＤＤ）、第１のフライングコンデンサＣ１に印加されるクロックＣＬＫ１はＨレベル（ＶＤＤ）である。
【００２９】
すると、Ｐチャネル型の電荷転送トランジスタＴ１はそのゲートに２ＶＤＤが印加されるのでオフする。また、Ｐチャネル型の電荷転送トランジスタＴ２はそのゲートに−ＶＤＤが印加されるのでオンする。したがって、第１のフライングコンデンサＣ１のカップリングにより、Ｔ１とＴ２の接続点の電位ＣＬＫ１Ｐは２ＶＤＤに昇圧され、第１のフライングコンデンサＣ１に充電された電荷がＴ２を通して放電され、出力電位ＶＰＰは２ＶＤＤになる。
【００３０】
上記動作を繰り返すことにより、出力電位ＶＰＰは２ＶＤＤに安定する。また、一時的に負荷の消費電流が増大して、出力電流ＩＰＰが増大して出力電位ＶＰＰが低下した場合に、ダイオードＤ１の働きにより、出力電位ＶＰＰがＶＤＤ以下に低下するのを防止することができる。
【００３１】
次に、ＶＢＢ＝−ＶＤＤを発生する回路部の動作について説明する。入力クロックがＨレベル（ＶＤＤ）のとき、第１の反転制御クロックＸＣＬＫＡはＬレベル（−ＶＤＤ）、第２の反転制御クロックＸＣＬＫＢはＨレベル（２ＶＤＤ）、第２のフライングコンデンサＣ２に印加されるクロックＣＬＫ１はＨレベル（ＶＤＤ）である。
【００３２】
すると、Ｎチャネル型の電荷転送トランジスタＴ３はそのゲートに２ＶＤＤが印加されるので低抵抗でオンする。また、Ｎチャネル型の電荷転送トランジスタＴ４はそのゲートに−ＶＤＤが印加されるのでオフする。ゲート電位は−ＶＤＤと低いので、オフリーク電流は低く抑えられる。したがって、第２のフライングコンデンサＣ２はＴ３を通して充電され、Ｔ３とＴ４の接続点の電位ＣＬＫ１ＢはＶＳＳになる。
【００３３】
入力クロックがＬレベル（ＶＳＳ）のとき、第１の反転制御クロックＸＣＬＫＡはＨレベル（２ＶＤＤ）、第２の反転制御クロックＸＣＬＫＢはＬレベル（−ＶＤＤ）、第２のフライングコンデンサＣ２に印加されるクロックＣＬＫ１はＬレベル（ＶＳＳ）である。
【００３４】
すると、Ｎチャネル型の電荷転送トランジスタＴ３はそのゲートに−ＶＤＤが印加されるのでオフする。また、Ｎチャネル型の電荷転送トランジスタＴ４はそのゲートに２ＶＤＤが印加されるのでオンする。したがって、第２のフライングコンデンサＣ２のカップリングにより、Ｔ３とＴ４の接続点の電位ＣＬＫ１Ｂは−ＶＤＤに下がり、出力電位ＶＢＢは−ＶＤＤになる。
【００３５】
上記動作を繰り返すことにより、出力電位ＶＢＢは−ＶＤＤに安定する。また、一時的に負荷の消費電流が増大して、出力電流ＩＢＢが増大して出力電位ＶＢＢが上昇した場合に、ダイオードＤ２の働きにより、出力電位ＶＢＢがＶＳＳ以上に上昇するのを防止することができる。
【００３６】
なお、実施形態においては、それぞれ出力電位として２ＶＤＤ、−ＶＤＤを発生するＤＣ−ＤＣコンバータを例として説明したが、ＤＣ−ＤＣコンバータの段数を変更することにより、出力電位として、更に高電位、例えば、３ＶＤＤや−２ＶＤＤを得ることができる。そして、そのようなＤＣ−ＤＣコンバータにダイオードを接続することにより、同様の効果を得ることができる。すなわち、本発明は、電荷転送トランジスタとフライングコンデンサを備えたチャージポンプ型のＤＣ−ＤＣコンバータに広く適用することができる。
【００３７】
また、ＤＣ−ＤＣコンバータは、ＴＮモード、垂直配向モード（ＶＡモード）、横電界を利用したＩＰＳモード、フリンジ電界を利用したＦＦＳモードなどの液晶表示装置に利用しても構わない。また、全透過型のみならず全反射型、反射透過兼用型の液晶表示装置に利用しても構わない。また、液晶表示装置ではなく、有機ＥＬディスプレイ、フィールドエミッション型ディスプレイに用いても良い。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施の形態によるＤＣ−ＤＣコンバータの回路図である。
【図２】本発明の実施の形態によるＤＣ−ＤＣコンバータの動作波形図である。
【図３】ＰＩＮダイオードの構造を示す断面図である。
【符号の説明】
【００３９】
Ｃ１  第１のフライングコンデンサ
Ｃ２  第２のフライングコンデンサ
Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６  ダイオード
Ｔ１、Ｔ２  Ｐチャネル型の電荷転送トランジスタ
Ｔ３、Ｔ４  Ｎチャネル型の電荷転送トランジスタ
１  絶縁膜    ２  ポリシリコン層    ３  Ｐ型領域
４  イントリンシック領域            ５  Ｎ型領域
【図１】
2008131771.tif 000003
【図２】
2008131771.tif 000004
【図３】
2008131771.tif 000005