(57)【要約】      （修正有）【課題】単位時間当たりで上位プロセッサに行なわせる処理内容を増加させる。【解決手段】情報伝送システム１０は、監視盤５と複数の伝送マスタ局１の間で監視信号を、個別の伝送マスタ局１と複数の制御子局２との間で制御信号をサイクリックにシリアル伝送する。個別の伝送マスタ局１内に入力される監視信号および制御信号をそれぞれ演算処理する上位プロセッサ１１を少なくとも制御する伝送制御回路１２は、制御伝送ライン３を介して送受信される制御信号を入出力する第１伝送インタフェース部３４と、監視伝送ライン４を介して送受信される監視信号を入出力する第２の伝送インタフェース部３５と、該伝送マスタ局１内で入出力される信号の伝送プロセスを制御すると共に監視信号および制御信号が上位プロセッサ１１を通過することなく第１、第２伝送インタフェース３４、３５間で直接やり取りされるプロセス制御部３２と、を備える。【選択図】図１
2008050107.tif 000002
【特許請求の範囲】
【請求項１】
監視盤と複数の伝送マスタ局との間で監視信号を伝送するための監視伝送ラインと、前記複数の伝送マスタ局のうちの個別の伝送マスタ局と複数の制御子局との間で制御信号を伝送するための制御伝送ラインと、を階層的に備え、前記監視盤と前記複数の伝送マスタ局の間で前記監視信号をサイクリックにシリアル伝送すると共に、前記個別の伝送マスタ局と前記複数の制御子局との間で前記制御信号をサイクリックにシリアル伝送するエレベータの情報伝送システムにおいて、
前記複数の伝送マスタ局における前記個別の伝送マスタ局に設けられて、該伝送マスタ局内に入力される前記監視信号および前記制御信号をそれぞれ演算処理する上位プロセッサを少なくとも制御する伝送制御回路が、
前記制御伝送ラインを介して送受信される制御信号を入出力する第１の伝送インタフェース部と、
前記監視伝送ラインを介して送受信される監視信号を入出力する第２の伝送インタフェース部と、
該伝送マスタ局内で入出力される信号の伝送プロセスを制御すると共に、前記監視信号および前記制御信号が前記上位プロセッサを通過することなく前記第１および第２の伝送インタフェース間で直接やり取りされるプロセス制御部と、
を備えることを特徴とするエレベータの情報伝送システム。
【請求項２】
前記プロセス制御部は、前記上位プロセッサから供給される設定情報に基づくプロセスにしたがってデータ交換されるように前記監視信号および前記制御信号の伝送を制御するデータ交換制御部を備えることを特徴とする請求項１に記載のエレベータの情報伝送システム。
【請求項３】
前記プロセス制御部は、前記上位プロセッサから供給される設定情報を最新の情報に更新すると共に停電発生時にバックアップするために、前記伝送マスタ局に設けられている電気的消去・プログラム可能に保持する記憶手段を用いて、前記設定情報の保存と読み出しを制御する設定情報保管制御部を備えることを特徴とする請求項２に記載のエレベータの情報伝送システム。
【請求項４】
前記プロセス制御部は、前記監視伝送ラインと前記制御伝送ラインのそれぞれのデータを交換する際に、両伝送ライン上で伝送される前記監視信号および前記制御信号の内容を確認して両信号の内容に矛盾が含まれている場合に異常アラームを発するアラーム部を備えることを特徴とする請求項１に記載のエレベータの情報伝送システム。
【請求項５】
前記プロセス制御部は、前記制御伝送ラインに接続された前記伝送子局から動作正常信号を受け取ることにより該伝送子局の動作状態を監視する子局動作監視部と、該伝送子局から動作異常信号を受け取ることにより該伝送子局の異常を検出する子局異常検出部とを備えることを特徴とする請求項１に記載のエレベータの情報伝送システム。
【請求項６】
前記プロセス制御部は、前記監視伝送ラインと前記制御伝送ラインの双方に接続されて両伝送ラインより伝送される前記監視信号および前記制御信号によるそれぞれのデータを交換する際に、伝送処理ごとに異なる更新周期に一致させて交換データを同期させる同期部を備えることを特徴とする請求項１に記載のエレベータの情報伝送システム。
【請求項７】
前記第１の伝送インタフェース部は、前記伝送制御回路内に複数設けられていることを特徴とする請求項１に記載のエレベータの情報伝送システム。
【請求項８】
前記第２の伝送インタフェース部は、前記伝送制御回路内に複数設けられていることを特徴とする請求項１または請求項７の何れかに記載のエレベータの情報伝送システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エレベータの情報伝送システムに関し、特に、伝送マスタ局となりうる複数の伝送局の間で制御情報をサイクリックにシリアル伝送するための制御信号の伝送を制御する制御装置を備えるエレベータの情報伝送システムに関する。
【背景技術】
【０００２】
従来のエレベータ制御システム内でサイクリックに制御情報の伝送を行なう制御情報伝送システムにおいて、マスタ局からアドレス情報を送信し、そのアドレスに対応するスレーブ局がデータの入出力の応答をしており、アドレス情報を正しく受け取ることができた場合に、読み出しデータの伝送応答やデータ書き込み処理等を行なうようにしていた。このような処理を行なうために、マイクロコンピュータが使用されており、自局向けの制御情報の伝送が行なわれたか否かの判断は、マイクロコンピュータを動作させているプログラムの中に含まれているデータを用いて実施されていた。
【０００３】
また、伝送ラインを介して複数接続されているスレーブ局を含む伝送局は種々の機能を有しているので、これら種々の機能を有する伝送局に合わせるために、専用のプログラムを作成していた。このため、伝送局の種類や機能毎にプログラムの管理やメインテナンスを行なう必要があった。
【０００４】
このような制約や必要性に対応するため、特許文献１の「昇降機制御伝送システム」および特許文献２の「エレベータの情報伝送制御装置」において、複雑な構成を取らずに、システム全体の情報の伝送効率を高めることができる技術が提案されている。
【特許文献１】特開２００１−２４７２６９号公報
【特許文献２】特開２００３−８１５４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１および特許文献２により提案した技術によれば、制御伝送ラインと監視伝送ラインとの２系統に伝送マスタコントローラが接続されて構成されている場合に、伝送制御回路からの伝送情報を伝送ライン間で伝達する際にホストＣＰＵを経由して情報の伝達を行なう必要があるため、ホストＣＰＵに処理を行なわせる時間を必要としていた。ホストＣＰＵにおいては、動作制御や情報管理などの高度な処理を行なう必要性が近年増加してきており、２系統の伝送ライン間のデータの伝達処理などに処理時間をとられる割合を減らす必要があるという問題がある。
【０００６】
また、演算処理を高速で行なわせるために、高機能を有するプロセッサを採用する方式もあるが、プロセッサのコストの上昇を招くことになるため、プロセッサの機能は同等品を用いていく必要がある。
【０００７】
本発明は上記課題に鑑みてなされたものであり、エレベータの制御情報伝送システムにおいて、制御伝送ラインと監視伝送ラインの双方に接続され、上位プロセッサを通過させることなく、制御伝送ラインと監視伝送ライン上のデータを交換することを可能にして、上位プロセッサの伝送処理に対する負荷を低減させて、単位時間当たりで上位プロセッサに行なわせる処理内容を増加させるエレベータの制御情報伝送システムを提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明の基本概念としての第１構成に係るエレベータの情報伝送システムは、監視盤と複数の伝送マスタ局との間で監視信号を伝送するための監視伝送ラインと、前記複数の伝送マスタ局のうちの個別の伝送マスタ局と複数の制御子局との間で制御信号を伝送するための制御伝送ラインと、を階層的に備え、前記監視盤と前記複数の伝送マスタ局の間で前記監視信号をサイクリックにシリアル伝送すると共に前記個別の伝送マスタ局と前記複数の制御子局との間で前記制御信号をサイクリックにシリアル伝送するエレベータの情報伝送システムにおいて、前記複数の伝送マスタ局における前記個別の伝送マスタ局に設けられて、該伝送マスタ局内に入力される前記監視信号および前記制御信号をそれぞれ演算処理する上位プロセッサを少なくとも制御する伝送制御回路が、前記制御伝送ラインを介して送受信される制御信号を入出力する第１の伝送インタフェース部と、前記監視伝送ラインを介して送受信される監視信号を入出力する第２の伝送インタフェース部と、該伝送マスタ局内で入出力される信号の伝送プロセスを制御すると共に前記監視信号および前記制御信号が前記上位プロセッサを通過することなく前記第１および第２の伝送インタフェース間で直接やり取りされるプロセス制御部と、を備えることを特徴とする。
【０００９】
第２構成に係るエレベータの情報伝送システムは、第１構成に係るエレベータの情報伝送システムにおいて、前記プロセス制御部は、前記上位プロセッサから供給される設定情報に基づくプロセスにしたがってデータ交換されるように前記監視信号および前記制御信号の伝送を制御するデータ交換制御部を備えることを特徴とする。
【００１０】
第３構成に係るエレベータの情報伝送システムは、第２構成に係るエレベータの情報伝送システムにおいて、前記プロセス制御部は、前記上位プロセッサから供給される設定情報を最新の情報に更新すると共に停電発生時にバックアップするために、前記伝送マスタ局に設けられている電気的消去・プログラム可能に保持する記憶手段を用いて、前記設定情報の保存と読み出しを制御する設定情報保管制御部を備えることを特徴とする。
【００１１】
第４構成に係るエレベータの情報伝送システムは、第１構成に係るエレベータの情報伝送システムにおいて、前記プロセス制御部は、前記監視伝送ラインと前記制御伝送ラインのそれぞれのデータを交換する際に、両伝送ライン上で伝送される前記監視信号および前記制御信号の内容を確認して両信号の内容に矛盾が含まれている場合に異常アラームを発するアラーム部を備えることを特徴とする。
【００１２】
第５構成に係るエレベータの情報伝送システムは、第１構成に係るエレベータの情報伝送システムにおいて、前記プロセス制御部は、前記制御伝送ラインに接続された前記伝送子局から動作正常信号を受け取ることにより該伝送子局の動作状態を監視する子局動作監視部と、該伝送子局から動作異常信号を受け取ることにより該伝送子局の異常を検出する子局異常検出部とを備えることを特徴とする。
【００１３】
第６構成に係るエレベータの情報伝送システムは、第１構成に係るエレベータの情報伝送システムにおいて、前記プロセス制御部は、前記監視伝送ラインと前記制御伝送ラインの双方に接続されて両伝送ラインより伝送される前記監視信号および前記制御信号によるそれぞれのデータを交換する際に、伝送処理ごとに異なる更新周期に一致させて交換データを同期させる同期部を備えることを特徴とする。
【００１４】
第７構成に係るエレベータの情報伝送システムは、第１構成に係るエレベータの情報伝送システムにおいて、前記第１の伝送インタフェース部は、前記伝送制御回路内に複数設けられていることを特徴とする。
【００１５】
第８構成に係るエレベータの情報伝送システムは、第１または第７構成に係るエレベータの情報伝送システムにおいて、前記第２の伝送インタフェース部は、前記伝送制御回路内に複数設けられていることを特徴とする。
【発明の効果】
【００１６】
以上のように構成されたエレベータの制御情報伝送システムによれば、単位時間当たりで上位プロセッサに行なわせる処理内容を増加させることができるという効果がある。
【発明を実施するための最良の形態】
【００１７】
以下、添付図面を参照しながら本発明に係るエレベータの情報伝送システムの実施形態について詳細に説明する。
【００１８】
図１は、本発明の基本概念としての第１実施形態に係るエレベータの情報伝送システムの構成を示すブロック図である。図１において、情報伝送システム１０は、監視盤５と複数の伝送マスタ局１との間で監視信号を伝送するための監視伝送ライン４と、複数の伝送マスタ局１のうちの個別の伝送マスタ局１と複数の制御子局２との間で制御信号を伝送するための制御伝送ライン３と、を階層的に備えている。また、監視盤５と複数の伝送マスタ局１の間で監視信号をサイクリックにシリアル伝送すると共に、個別の伝送マスタ局１と複数の制御子局２との間で制御信号をサイクリックにシリアル伝送している。
【００１９】
このような基本構成を有するエレベータの情報伝送システムにおいて、複数の伝送マスタ局１における個別の伝送マスタ局１に設けられて、該伝送マスタ局１内に入力される監視信号および制御信号をそれぞれ演算処理する上位プロセッサ１１を少なくとも制御する伝送制御回路１２が、制御伝送ライン３を介して送受信される制御信号を入出力する第１伝送インタフェース部３４と、監視伝送ライン４を介して送受信される監視信号を入出力する第２の伝送インタフェース部３５と、該伝送マスタ局１内で入出力される信号の伝送プロセスを制御すると共に監視信号および制御信号が上位プロセッサ１１を通過することなく第１および第２の伝送インタフェース３４、３５間で直接やり取りされるプロセス制御部３２と、を備えている。
【００２０】
次に、図２を参照して、第１実施形態に係るエレベータの情報伝送システムのシステム構成について説明する。図２において、情報伝送システム１０は、伝送マスタ局となりうる第１ないし第ｎ（ｎは正の整数）の伝送マスタコントローラ１と、それぞれの伝送マスタコントローラ１毎に第１ないし第ｍ（ｍは正の整数）の制御子局２とが、制御伝送ライン３を介して接続されている。第１ないし第ｎの伝送マスタコントローラ１は、それぞれ独立した系統の制御を行ない、伝送マスタ局としての動作を実行しうる機能を備える。また、伝送マスタコントローラ１は、監視伝送ライン４を介して監視盤５から監視信号の送受信を行なう機能を有している。
【００２１】
次に、図３を参照して、伝送マスタコントローラ１の詳細な構成について説明する。上位プロセッサとしてのホストＣＰＵ１１により系統別の制御・伝送データ内容の作成等を行ない、伝送制御回路１２とバス制御信号１５およびローカルバス１８とを接続する。伝送制御回路１２は、伝送設定データや伝送入出力データが蓄積される共通ＲＡＭ１４とＲＡＭ入出力１９により接続されている。
【００２２】
ホストＣＰＵ１１は、伝送制御回路１２に対して、共通ＲＡＭ１４へのアクセス要求を出力し、伝送制御回路１２が共通ＲＡＭ１４に対してデータの入出力を行なう。また、伝送制御回路１２は、例えばＲＳ４８５等のインタフェース１３を介して制御伝送ライン３と接続され、インタフェース２０を介して監視伝送ライン４と接続されている。伝送制御回路１２は、ホストＣＰＵ１１から伝送実施指令を受け取ると、共通ＲＡＭ１４から伝送動作設定データを読み出して、そのデータの内容に応じて送受信処理を行なっている。
【００２３】
次に、図４を参照して、マスタコントローラ１で使用される伝送制御回路１２の内部構成を説明する。制御信号バス１５およびローカルバス１８は、バスインタフェース３１に接続される。マスタコントローラ１の構成においては、ホストＣＰＵ１１と接続され、バスインタフェース３１は、ホストＣＰＵ１１からの動作設定を内部レジスタに保管する。この動作設定は、伝送開始、動作モード、タイムアウト時間等である。また、伝送異常発生状態・回数等に関する伝送異常情報を内部レジスタに蓄積してホストＣＰＵ１１から読み出しを行なえるようにする。制御伝送用の動作設定および伝送異常情報は、伝送ＩＦ・バスＩＦ入出力信号３９を介して第１の伝送インタフェース回路３４との間でやり取りされる。また、監視伝送用の動作設定および伝送異常情報は、伝送ＩＦ・バスＩＦ入出力信号４０を介して第２の伝送インタフェース回路３５との間でやり取りされる。
【００２４】
共通ＲＡＭ１４へのアクセス要求があった場合には、バスインタフェース３１からはバスＩＦ・ＲＡＭ入出力信号３６を用いてＲＡＭインタフェース３３と接続する。ＲＡＭインタフェース３３は、マスタコントローラ１の構成においては共通ＲＡＭ１４とＲＡＭ入出力１９により接続されている。また、バスインタフェース３１内に蓄積された設定レジスタ内容は、プロセス制御回路３２に対して、バスＩＦ・プロセス制御回路入出力信号３７を通じて伝達される。
【００２５】
制御伝送用の第１の伝送インタフェース回路３４は、バスインタフェース３１からの動作設定信号を、第１伝送ＩＦ・バスＩＦ入出力信号３９を介して受け取り、伝送動作を開始する。この場合、ＲＡＭインタフェース３３に対して設定データの読み出し要求を行ない、第１伝送ＩＦ・ＲＡＭ入出力信号４３を介してデータを取得する。その結果に基づいて、制御伝送ライン３への送信信号１６および受信信号１７の入出力を実施する。また、第１伝送ＩＦ・プロセス制御回路入出力信号４１を介して、プロセス制御回路３２に対して制御伝送ライン３における伝送状態を伝達する。
【００２６】
また、監視制御用の第２の伝送インタフェース回路３５では、バスインタフェース３１からの動作設定信号を、第２伝送ＩＦ・バスＩＦ入出力信号４０を介して受け取り、伝送動作を開始する。この場合、ＲＡＭインタフェース３３に対して設定データの読み出し要求を行ない、第２伝送ＩＦ・ＲＡＭ入出力信号４４を介してデータを取得する。その取得結果に基づいて、監視伝送ライン送信信号２１および監視伝送ライン受信信号２２の入出力を実施する。また、第２伝送ＩＦ・プロセス制御回路入出力信号４２を介して、プロセス制御回路３２に対して監視伝送ライン４における伝送状態を伝達する。
【００２７】
ＲＡＭインタフェース３３は、バスＩＦ・ＲＡＭ入出力信号３６、ＲＡＭＩＦ・プロセス制御回路入出力信号３８、第１伝送ＩＦ・ＲＡＭ入出力信号４３、第２伝送ＩＦ・ＲＡＭ入出力信号４４の４種類の要求を受け取り、そのうちの１つを選択してＲＡＭ入出力信号１９を用いて共通ＲＡＭ１４との間でデータの入出力を行なっている。
【００２８】
プロセス制御回路３２は、伝送状態の確認を行ない、バスインタフェース３１との間でバスＩＦ・プロセス制御回路入出力信号３７を介して設定内容の情報を受け取ると共に、制御伝送用の第１の伝送インタフェース３４との間で第１伝送ＩＦ・プロセス制御回路入出力信号４１を用いて制御伝送状態を入手する。また、監視伝送用の第２の伝送インタフェース３５との間で第２伝送ＩＦ・プロセス制御回路入出力信号４２を用いて監視伝送状態を入手する。
【００２９】
ＲＡＭインタフェース３３に対しては、ＲＡＭＩＦ・プロセス制御回路入出力信号３８を通じて、ＲＡＭ１４に保存されている設定情報の入出力および伝送データの入出力を行なう。また、プロセス制御回路３２は、ＲＯＭＩＦ・プロセス制御回路入出力信号４６を介して、ＥＥＰＲＯＭインタフェース４５と接続されている。ＥＥＰＲＯＭインタフェース４５は、ＲＯＭＩＦ・プロセス制御回路入出力信号４６を介してプロセス制御回路３２からＲＯＭ入出力信号の制御データを受け取り、ＲＯＭ入出力信号２４の入出力を行なうことになる。
【００３０】
以上の構成に基づく制御情報伝送システム１０における伝送動作について図５のタイムチャートを用いて説明する。図５は、第１実施形態における制御情報伝送システム１０の伝送情報の送受信動作を説明するためのフローチャートである。図５に従い、第１実施形態における制御情報伝送システム１０の伝送情報の送受信動作を説明する。図５（ａ）（ｂ）全体で送信時の動作を示しており、図５（ａ）はマスタトーカ伝送動作を示し、マスタ局からスレーブ局に対して情報を伝達する場合に用いられる。まず、マスタ局からアドレスを送信し、送信完了後に引き続いてデータを送信する。その後、スレーブ局からの応答を待つことになる。スレーブ局は、アドレス受信待ちしてアドレスが自分に割り当てられている場合には送られてきたデータを受け取り、外部表示などに出力する。
【００３１】
図５（ｂ）はマスタリスナ伝送動作を示し、スレーブ局からマスタ局に対して情報を伝達する場合に用いられる。マスタ局は、アドレスを送信し、送信完了後引き続いてデータを受信待ちする。スレーブ局は、アドレス受信待ちして、送られてきたアドレスが自分に割り当てられているアドレスと一致した場合には、外部からのスイッチデータ入力などを行なってデータを送信する。マスタ局では、スレーブ局から送られてきたデータを受け取り、データとして保管する。
【００３２】
図６は、データ交換処理テーブルの具体的な内容を示している。図中、左側のテーブルには１〜ｎの順に番号が与えられ、この順番でデータの転送が行なわれる。図中、右側のテーブル内部には各々のテーブル毎に、転送元アドレス、転送先アドレス、転送データ個数、転送種別が設定される。この転送種別には、
種別（１）制御伝送データから監視伝送データへの転送、
種別（２）監視伝送データから制御伝送データへの転送、
種別（３）一致比較、
種別（４）制御伝送データから正常判別機能付き監視伝送データへの転送、
種別（５）転送終了が設定される。
【００３３】
この転送設定データは、図３のホストＣＰＵ１１から送られて、バス制御信号１５およびローカルバス１８を経由して図４に示すバスインタフェース３１、バスインタフェースＲＡＭ入出力信号３６、ＲＡＭインタフェース３３を通過して、ＲＡＭ入出力１９を介して図３に示す共通ＲＡＭ１４に書き込まれて、後述する第２、第３実施形態のように、転送動作時に使用される。
【００３４】
また、設定書き込み完了時には、プロセス制御回路３２が、ＲＡＭ入出力信号１９、ＲＡＭインタフェース３３、ＲＡＭＩＦ・プロセス制御回路入出力信号３８を経由して、共通ＲＡＭ１４からデータを読み出し、ＲＯＭＩＦ・プロセス制御回路入出力信号４６、ＲＯＭインタフェース４５、ＲＯＭ入出力信号２４を経由して、このデータを図３に示されるＥＥＰＲＯＭ２３に書き込んでいる。停電モードにおける動作開始時には、設定テーブル内容は、書き込み時と逆の経路をたどってＥＥＰＲＯＭ２３から読み出されて、共通ＲＡＭ１４に書き込まれる。この動作は第３実施形態に相当する。
【００３５】
次に、第１実施形態の制御情報伝送システムのプロセス制御回路３２内で行なわれているデータ交換動作の処理について図７のフローチャートを用いて説明する。プロセス制御回路３２内では、図７に示すフローチャートに従って、制御伝送ライン３と監視伝送ライン４との間でデータ交換を行なっている。
【００３６】
図７でのデータ交換動作においては、伝送終了時に定期的に起動される。転送動作が開始されると、ステップＳＴ１で図６に示されたようなテーブル処理が開始されて、処理開始後に設定テーブルの処理位置が初期化される。次に、動作設定内容が読み取られ、テーブルの設定に従って、データの転送処理を行なう。データの転送処理は、上述した（１）ないし（５）の種別を、上記の説明の順序とは逆の順番で判断することにより行なっている。すなわち、ステップＳＴ２では、種別が転送終了であるか否かが判断され、種別が転送終了（上記の種別（５）の場合）であると判断されると、ステップＳＴ３へ進んで転送処理が終了されて処理動作が終了する。
【００３７】
ステップＳＴ２で種別が転送終了でないものと判断されると、ステップＳＴ４へ進んで転送元が制御転送であるか否かが判断される。ステップＳＴ４で転送元が制御転送であるものと判断された場合、ステップＳＴ５で制御子局が正常であるか否かが確認され、ステップＳＴ５で制御子局が正常であることが確認されると、ステップＳＴ６で制御子局の確認処理（上記種別（４））が行なわれ、その結果が監視伝送データのエリアに書き込まれて制御伝送データを転送元とする監視伝送データへの転送が行なわれる。制御子局の正常動作を確認する方法としては、伝送マスタ局からの送信データに対する応答データを確認するなどの方法がある。具体的には、送信したデータの値が＋１になって返送された場合には、そのデータを返送してきた子局が正常であるものとみなすことにより子局の正常を確認する方法などである。なお、この処理動作の内容を具体的な構成とするものについて第５実施形態で後述する。
【００３８】
ステップＳＴ５で制御子局の正常が確認されなかった場合には、ステップＳＴ７で種別（３）の一致比較を行なう。この転送種別がデータ比較処理の場合、ステップＳＴ８で制御伝送データと監視伝送データとの比較を行ない、同一内容のデータであるか否かの確認を行なう。この機能が第４実施形態の構成であり、この機能を備え得ることにより、制御伝送データと監視伝送データとの同一性が必要な場合の確認処理を行なうことができる。
【００３９】
ステップＳＴ４で転送元が制御伝送でないものと判断された場合、ステップＳＴ１０へ進んで、監視伝送データから制御伝送データへの転送であるか否かが判断され、監視伝送データから制御伝送データへの転送でないものと判断された場合、すなわち、制御伝送データから監視伝送データへの転送であるもの（転送種別が上記種別（１）であるもの）と判断された場合には、制御伝送データから監視伝送データへのデータ転送処理が行なわれる。ステップＳＴ１０で、監視伝送データから制御伝送データへの転送であるもの（転送種別（２）である）と判断された場合には、ステップＳＴ１１へ進んで、監視伝送データから制御伝送データへの転送処理を行なう。
【００４０】
ステップＳＴ１ないしステップＳＴ１１までの処理の流れで種別（１）ないし（４）の転送処理が完了した場合には、ステップＳＴ１２でテーブル位置を更新してステップＳＴ１ないしステップＳＴ１１までの処理を繰り返すことになる。どの種別にも当てはまらない場合は処理を行なわない。
【００４１】
制御伝送と監視伝送との伝送動作のサイクルが異なる場合には、直接データの交換を行なわず、データ交換用のバッファを共通ＲＡＭ１４内に設け、このバッファを経由してデータ交換を行なうことにより、データの同時性を確保する構成も考えられる。
【００４２】
図８は、共通ＲＡＭ１４内にデータ交換用バッファを備える後述する第６実施形態に関連する構成におけるデータ交換の動作を説明する説明図である。図８において、データの書き込みタイミングと読み出しタイミングに排他性をもたせることにより、送信データの同期をとることができる。このような処理を行なわせることにより、データ更新周期の異なる制御伝送データおよび監視伝送データ間でのデータ交換を行なう場合に、データの同時性を確保することが可能となる。
【００４３】
以上のように第１実施形態に係るエレベータの情報伝送システムは、上位プロセッサを通過させることなく制御伝送ラインと監視伝送ライン上のデータを交換させることができるので、上位プロセッサの伝送処理に対する負荷を軽減して、単位時間当たりの上位プロセッサにおける処理内容を増加させることができる。
【００４４】
上述した第１実施形態に係るエレベータの情報伝送システムは、図１ないし図８の開示により本願発明の全ての構成を示しているが、以下、図９を用いて第２ないし第６実施形態に係るエレベータの情報伝送システムについて説明することにより、個別の実施形態の詳細な構成を説明する。
【００４５】
第２実施形態に係るエレベータの情報伝送システムは、基本的には図１に示す第１実施形態に係るエレベータの情報伝送システムと同様にプロセス制御部３２有している。第２実施形態の情報伝送システムにおいて、プロセス制御部３２は、図９に示すように、バスインタフェース３１を介して上位プロセッサ１１から供給される設定情報に基づくプロセスにしたがってデータ交換されるように前記監視信号および前記制御信号の伝送を制御するデータ交換制御部５１を備えることを特徴としている。この第２実施形態によれば、上位プロセッサ１１からの設定情報に応じて各種のデータに応じて内容の変化する可能性のある伝送情報設定に対応することが可能となる。
【００４６】
第３実施形態に係るエレベータの情報伝送システムは、第２実施形態に係るエレベータの情報伝送システムにおいて、プロセス制御部３２は、上位プロセッサ１１から供給される設定情報を最新の情報に更新すると共に停電発生時にバックアップするために、伝送マスタ局１に設けられている電気的消去・プログラム可能に保持する記憶手段（ＥＥＰＲＯＭ）２３を用いて、前記設定情報の保存と読み出しを制御する設定情報保管制御部５２を備えることを特徴としている。この第３実施形態によれば、設定情報保管制御部５２を有することにより、停電等のシステムダウンが発生する虞がある場合でもＥＥＰＲＯＭ２３から速やかに最新の設定情報を読み出して伝送動作を再開させることが可能となる。
【００４７】
第４実施形態に係るエレベータの情報伝送システムは、図１に示す第１実施形態に係るエレベータの情報伝送システムにおいて、プロセス制御部３２は、監視伝送ライン４と制御伝送ライン３のそれぞれのデータを交換する際に、両伝送ライン３，４上で伝送される監視信号および制御信号の内容を確認して両信号の内容に矛盾が含まれている場合に異常アラームを発するアラーム部５３を備えることを特徴としている。この第４実施形態によれば、上位プロセッサ１１の伝送処理に対する負荷を軽減して単位時間当たりに上位プロセッサ１１に行なわせる処理内容を増加させることができる。
【００４８】
第５実施形態に係るエレベータの情報伝送システムは、第１実施形態に係るエレベータの情報伝送システムにおいて、プロセス制御部３２は、制御伝送ライン３に接続された伝送子局２から動作正常信号を受け取ることにより該伝送子局２の動作状態を監視する子局動作監視部５４と、該伝送子局２から動作異常信号を受け取ることにより該伝送子局２の異常を検出する子局異常検出部５５とを備えることを特徴としている。この第５実施形態によれば、上位プロセッサ１１の伝送処理に対する負荷を低減させて、単位時間当たりの上位プロセッサ１１の処理内容を増加させることができる。
【００４９】
次に、第６実施形態に係るエレベータの情報伝送システムは、第１実施形態に係るエレベータの情報伝送システムにおいて、プロセス制御部３２は、監視伝送ライン４と制御伝送ライン３の双方に接続されて両伝送ラインより伝送される前記監視信号および前記制御信号によるそれぞれのデータを交換する際に、伝送処理ごとに異なる更新周期に一致させて交換データを同期させる同期部５６を備えることを特徴とする。この第６実施形態によれば、異なる伝送周期を有するデータ伝送処理の間でのデータ内容の同期生を保つことができる。
【００５０】
第７実施形態に係るエレベータの情報伝送システムは、第１実施形態に係るエレベータの情報伝送システムにおいて、第１の伝送インタフェース部３４は、図１０に示すように伝送制御回路１２内に複数個設けられていてもよく、すなわち、１番目〜ｎ番目の第１の伝送インタフェース部３４ａ〜３４ｎを備えていることを特徴とする。
【００５１】
第８実施形態に係るエレベータの情報伝送システムは、第１実施形態または第７実施形態に係るエレベータの情報伝送システムにおいて、第２の伝送インタフェース部３５は、図１０に示すように前記伝送制御回路１２内に複数個設けられていてもよく、１番目〜ｍ番目の第２の伝送インタフェース部３５ａ〜３５ｍを備えていることを特徴とする。
【図面の簡単な説明】
【００５２】
【図１】第１実施形態のエレベータの情報伝送システムの構成を示すブロック図。
【図２】第１ないし第８実施形態のシステム構成を示すブロック図。
【図３】同じくマスタコントローラの構成を示すブロック図。
【図４】同じく伝送制御回路の詳細構成を示すブロック図。
【図５】同じく伝送制御動作を示すタイムチャート。
【図６】同じく転送動作設定テーブルを示す説明図。
【図７】同じくデータ変換動作を示すフローチャート。
【図８】同じく交換用バッファを用いた転送処理動作を示す説明図。
【図９】第２ないし第６実施形態のプロセス制御部の構成を示すブロック図。
【図１０】第７、第８実施形態の伝送制御回路の構成を示すブロック図。
【符号の説明】
【００５３】
１  伝送マスタ局
２  制御子局
３  制御伝送ライン
４  監視伝送ライン
１０  エレベータ情報伝送システム
１１  上位プロセッサ（ホストＣＰＵ）
１２  伝送制御回路
３２  プロセス制御部（回路）
３４  第１のインタフェース部
３５  第２のインタフェース部
５１  データ交換制御部
５２  設定情報保管制御部
５３  アラーム部
５４  子局動作監視部
５５  子局異常検出部
５６  同期部
【図１】
2008050107.tif 000003
【図２】
2008050107.tif 000004
【図３】
2008050107.tif 000005
【図４】
2008050107.tif 000006
【図５】
2008050107.tif 000007
【図６】
2008050107.tif 000008
【図７】
2008050107.tif 000009
【図８】
2008050107.tif 000010
【図９】
2008050107.tif 000011
【図１０】
2008050107.tif 000012