(57)【要約】【課題】パスコンデンサを大容量化することなく電源電圧の変動を抑制して、待機状態から動作状態に変化する際に生じる「振られ」等の影響を低減する。【解決手段】光信号を読み出しているイメージセンサチップは、定電流供給回路から光信号増幅回路への供給電流が供給電流制御回路によって第１の供給電流に制御された状態で動作している動作状態にある。それ以外のイメージセンサチップは、その供給電流が供給電流制御回路によって第１の供給電流よりも小さい第２の供給電流に制御された状態で動作している待機状態にある。供給電流制御回路は、供給電流を第１の供給電流より小さく２の供給電流より大きい少なくとも１つ以上の第３の供給電流に制御する機能を有する。イメージセンサチップが待機状態から動作状態へ遷移するときに、供給電流制御回路が供給電流を第２の供給電流から第３の供給電流を介して第１の供給電流へゆるやかに遷移するように制御する。【選択図】図１
2008270959.tif 000002
【特許請求の範囲】
【請求項１】
複数の受光要素と、
前記受光要素からの光信号を増幅するための光信号増幅回路と、
前記光信号増幅回路に光信号を増幅する動作を行わせるための電流を供給する定電流供給回路と、
前記定電流供給回路の出力端子から前記光信号増幅回路を駆動するための電流を受けて、前記定電流供給回路から供給される電流を調整した上で前記光信号増幅回路へ電流を供給する供給電流制御回路と、
前記受光要素の読取り動作に係わるスタート信号を受けて、前記供給電流制御回路の動作を制御する制御回路と、
を有するイメージセンサチップが複数配列する光電変換装置であって、
前記光信号を読み出している前記イメージセンサチップは、前記定電流供給回路から前記光信号増幅回路への供給電流が前記供給電流制御回路によって第１の供給電流に制御された状態で動作している動作状態にあり、
それ以外の前記イメージセンサチップは、前記定電流供給回路から前記光信号増幅回路への供給電流が前記供給電流制御回路によって前記第１の供給電流よりも小さい第２の供給電流に制御された状態で動作している待機状態にあり、
前記供給電流制御回路は、前記供給電流を前記第１の供給電流より小さく前記第２の供給電流より大きい少なくとも１つ以上の第３の供給電流に制御する機能を有し、
前記イメージセンサチップが前記待機状態から前記動作状態へ遷移するときに、前記供給電流制御回路が前記供給電流を前記第２の供給電流から前記第３の供給電流を介して前記第１の供給電流へゆるやかに遷移するように制御することを特徴とする光電変換装置。
【請求項２】
請求項１記載の光電変換装置において、
前記供給電流制御回路は、
ソース端子が正電源に接続され、前記定電流供給回路からの供給電流をソース端子からドレイン端子へ流すようにゲート端子を前記定電流供給回路の出力端子に接続した第１ＰＭＯＳトランジスタと、ソース端子が基準電位に接続され、ゲート端子及びドレイン端子が前記第１ＰＭＯＳトランジスタのドレイン端子と接続された第１ＮＭＯＳトランジスタと、ソース端子が前記基準電位に接続され、ゲート端子が前記第１ＮＭＯＳトランジスタのゲート端子に接続され、ドレイン端子が、前記光信号増幅回路へ電流を供給するノードに接続された第２ＮＭＯＳトランジスタと、で構成されるカレントミラー回路と、
前記制御回路から出力される前記イメージセンサチップの動作状態と待機状態とを切り換える信号を平滑化する少なくとも１段以上の低域通過フィルタと
前記第１ＮＭＯＳトランジスタにドレイン端子とソース端子が少なくとも１つ以上並列接続され、前記低域通過フィルタの出力がゲート端子に接続されているミラー比調整用ＮＭＯＳトランジスタと、
前記制御回路から出力される前記イメージセンサチップの動作状態と待機状態とを切り換える信号を前記低域通過フィルタへ出力する供給電流制御端子と、
を備えることを特徴とする光電変換装置。
【請求項３】
請求項１記載の光電変換装置において、
前記供給電流制御回路は、
ソース端子が正電源に接続され、前記定電流供給回路からの供給電流をソース端子からドレイン端子へ流すようにゲートを前記定電流供給回路の出力端子に接続した第１ＰＭＯＳトランジスタと、ソース端子が基準電位に接続され、ゲート端子及びドレイン端子が前記第１ＰＭＯＳトランジスタのドレイン端子と接続された第１ＮＭＯＳトランジスタと、ソース端子が前記基準電位に接続され、ゲート端子が前記第１ＮＭＯＳトランジスタのゲート端子に接続され、ドレイン端子が、前記光信号増幅回路へ電流を供給するノードに接続された第２ＮＭＯＳトランジスタと、で構成されるカレントミラー回路と、
前記第１ＮＭＯＳトランジスタにドレイン端子とソース端子が少なくとも１つ以上並列接続されたミラー比調整用ＮＭＯＳトランジスタと、
前記制御回路から出力される前記イメージセンサチップの動作状態と待機状態とを切換える信号を受けて、前記動作状態では前記ミラー比調整用ＮＭＯＳトランジスタのゲート端子とドレイン端子を短絡し、前記待機状態では前記ミラー比調整用ＮＭＯＳトランジスタのゲート端子をソース端子と短絡するスイッチ手段と、
抵抗およびコンデンサの直列接続により構成され、前記ミラー比調整用ＮＭＯＳトランジスタのゲート端子−ソース端子間に接続された低域通過フィルタと、
前記制御回路から出力される前記イメージセンサチップの動作状態と待機状態とを切り換える信号を前記低域通過フィルタへ出力する供給電流制御端子と、
を備えることを特徴とする光電変換装置。
【請求項４】
複数の受光要素と、
前記受光要素からの光信号を増幅するための光信号増幅回路と、
前記光信号増幅回路に光信号を増幅する動作を行わせるための電流を供給する定電流供給回路と、
前記定電流供給回路の出力端子から前記光信号増幅回路を駆動するための電流を受けて、前記定電流供給回路から供給される電流を調整した上で前記光信号増幅回路へ電流を供給する供給電流制御回路と、
前記受光要素の読取り動作に係わるスタート信号を受けて、前記供給電流制御回路の動作を制御する制御回路と、
を有するイメージセンサチップが複数配列する光電変換装置の駆動方法であって、
前記光信号を読み出している前記イメージセンサチップは、前記定電流供給回路から前記光信号増幅回路への供給電流が前記供給電流制御回路によって第１の供給電流に制御された状態で動作している動作状態にあり、
それ以外の前記イメージセンサチップは、前記定電流供給回路から前記光信号増幅回路への供給電流が前記供給電流制御回路によって前記第１の供給電流よりも小さい第２の供給電流に制御された状態で動作している待機状態にあり、
前記イメージセンサチップが前記待機状態から前記動作状態へ遷移するときに、前記定電流供給回路から前記光信号増幅回路への供給電流が前記供給電流制御回路によって前記第２の供給電流から、前記第１の供給電流より小さく前記第２の供給電流より大きい少なくとも１つ以上の第３の供給電流を介して、前記第１の供給電流へゆるやかに遷移するように制御することを特徴とする光電変換装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置及びその駆動方法に関し、特に、光電変換によりイメージ読取りを行うイメージセンサチップを複数個配列したマルチチップ型の光電変換装置及びその駆動方法に関する。
【背景技術】
【０００２】
従来、光電変換装置として、リニアイメージセンサはファクシミリ、スキャナ等に読取り装置として多用されている。これらのリニアイメージセンサは、シリコンウエハー上に作成されるため、そのセンサ長はウエハーサイズにより制限を受け、原稿と同一長さのリニアイメージセンサチップを作ることは困難であり、センサ長の短いものしか得られないことが多い。
【０００３】
このため、原稿からの反射光を、光学系を用いて縮小し、リニアイメージセンサ上に縮小投影して画像を読取っている。しかし、このような縮小光学系を使用する読取り装置では、光学系のスペースを大きく取らねばならず、また、解像度も充分ではない。そこで、これを解決するためにリニアイメージセンサを複数個直線上に並べたマルチチップ型イメージセンサが用いられている。
【０００４】
上記マルチチップ型イメージセンサの構成として、特許文献１に記載されているような構成が従来から知られている。
【０００５】
図７は従来のイメージセンサチップを用いたマルチチップ型イメージセンサの構成を示し、図８は動作波形（タイミングチャート）を示す図である。
【０００６】
図７において、１−１、１−２、・・・・、１−ｍはそれぞれイメージセンサチップであり、各々のセンサチップ（以下イメージセンサを略してセンサチップと言うことがある。）は接続されてマルチチップ型イメージセンサを構成している。イメージセンサチップ１−１において、２−１−１〜２−１−ｎは受光要素であり、入力される光信号を電気信号に変換する。本マルチチップ型イメージセンサは、受光要素を２−１−１から２−ｍ−ｎまで配列して接続することにより、センサ長を長くとり、大きな原稿サイズにも対応可能としている。
【０００７】
本マルチチップ型センサは、まず光信号蓄積を行った後、クロック端子９からのクロック信号により同期を取り、第１番目のセンサチップ１−１に対してスタート端子８からスタート信号が入力されることにより、動作が開始される。
【０００８】
このスタート信号は、スタート信号を一定期間遅らせるためのシフトレジスタ４−１−ｉを介して、制御回路５−１へ入力される。制御回路５−１は、光信号増幅回路６−１の定電流回路（不図示）を動作状態と非動作状態とに切り換えるための回路である。この回路は、遅延用シフトレジスタ４−１−ｉから一定期間遅れたスタート信号を受けると、定電流回路を動作状態として、光信号増幅回路６−１を作動可能とする。スタート信号は、更に遅延用のシフトレジスタ４−１−ｊを介してシフトレジスタ４−１−１に入力される。シフトレジスタ４−１−１がシフトレジスタ４−１−ｊからの信号を受けると、シフトレジスタ４−１−１〜４−１−ｎがクロック信号に同期して、順次ＭＯＳスイッチ３−１−１〜３−１−ｎをオンとする。そして、各ＭＯＳスイッチに接続されている受光要素２−１−１〜２−１−ｎを作動させて、光信号を読出す。この光信号は、光信号増幅回路６−１により増幅され、光信号出力端子７に光出力信号として出力される。
【０００９】
この順次行なわれる読出し動作中において、シフトレジスタ４−１−ｋの出力信号は、受光要素２−１−ｋの読出しと同時にチップ１−１の外部にも出力され、次段のチップ１−２のスタート信号となる。
【００１０】
このスタート信号を受けた次段のチップ１−２は、遅延用レジスタ４−２−ｉを介して、制御回路５−２に入力され、制御回路５−２は、これにより光信号増幅回路６−２の定電流回路を予めオンとする。
【００１１】
チップ１−１では、その後、シフトレジスタ４−１−（ｋ＋１）〜４−１−ｎがクロック信号により作動され、残りの受光要素２−１−（ｋ＋１）〜２−１−ｎまでの読出しが行なわれる。
【００１２】
この間、チップ１−２の内部では遅延用シフトレジスタ４−２−ｉ、４−２−ｊにより、受光要素２−２−１に対する読出し動作が遅延される。この遅延動作は、チップ１−１の読出し動作が終了すると同時に終了し、シフトレジスタ４−２−１によりMOSスイッチ３−２−１がオンとされ、受光要素２−２−１の光信号の読出しが開始される。この時点では、チップ１−２の光信号増幅回路６−２の定電流回路は十分動作可能となっているため、正確な信号増幅を実行することができる。
【００１３】
上述の様に、チップ１−１のシフトレジスタ４−１−ｋから４−１−ｎの動作時間とチップ１−２の遅延用シフトレジスタ４−２−ｉから４−２−ｊまでの動作時間を調整する。こうすることにより、チップ１−１の読出し動作の終了後、すぐにチップ１−２の読出し動作が開始され、且つ、チップ１−２の定電流回路が立ち上がるに十分な時間が確保されるように設計されている。
【００１４】
図８は、上述したマルチチップ型イメージセンサの動作波形（タイミングチャート）を示す図である。同図において、チップ１−２に対するスタート信号はチップ１−１のシフトレジスタ４−１−ｋの出力信号と同時に出力され、チップ１−２の定電流回路を立ち上げる（不図示）。また、このスタート信号は、シフトレジスタ４−２−ｉと不図示の４−２−ｊにより時間Ｔだけ遅延された後、シフトレジスタ４−２−１により、受光要素２−２−１の光信号出力の読出しが行なわれている。クロック周波数を上げても時間Ｔを定電流回路が立ち上がるのに十分な時間となるように設計することにより、正確な光信号の増幅が可能となる。
【特許文献１】特開平２−２１０９５０号公報
【特許文献２】特開平６−１８９０６５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、上記従来のマルチチップ型イメージセンサでは、センサチップ１−１の光信号読み出し中に次のセンサチップ１−２が動作状態になると、光信号増幅回路６−２へ供給される電流が急峻に変化する。このため、「電源電圧の降下」や「電源ラインの寄生インピーダンスによる電源電圧変動」等が生じていた。これにより、光信号が「振られ」等の影響を受けて、画質が低下するといった問題があった。また、上記の電源電圧の変動を抑制するためには、大容量のパスコンデンサが必要となっていた。
【００１６】
したがって、本発明の目的は、パスコンデンサを大容量化することなく電源電圧の変動を抑制して、待機状態から動作状態に変化する際に生じる「振られ」等の影響を低減したマルチチップ型イメージセンサを実現することにある。
【課題を解決するための手段】
【００１７】
本発明のイメージセンサは、複数の受光要素と、前記受光要素からの光信号を増幅するための光信号増幅回路と、前記光信号増幅回路に光信号を増幅する動作を行わせるための電流を供給する定電流供給回路と、前記定電流供給回路の出力端子から光信号増幅回路を駆動するための電流を受けて、前記定電流供給回路から供給される電流を調整した上で光信号増幅回路へ電流を供給する供給電流制御回路と、該受光要素の読取り動作に係わるスタート信号を受けて、前記供給電流制御回路の動作を制御する制御回路と、を有するイメージセンサチップが複数配列する光電変換装置であって、前記光信号を読み出している前記イメージセンサチップは、前記定電流供給回路から前記光信号増幅回路への供給電流が前記供給電流制御回路によって第１の供給電流に制御された状態で動作している動作状態にあり、それ以外の前記イメージセンサチップは、前記定電流供給回路から前記光信号増幅回路への供給電流が前記供給電流制御回路によって前記第１の供給電流よりも小さい第２の供給電流に制御された状態で動作している待機状態にあり、前記供給電流制御回路は、前記供給電流を前記第１の供給電流より小さく前記第２の供給電流より大きい少なくとも１つ以上の第３の供給電流に制御する機能を有し、前記イメージセンサチップが前記待機状態から前記動作状態へ遷移するときに、前記供給電流制御回路が前記供給電流を前記第２の供給電流から前記第３の供給電流を介して前記第１の供給電流へゆるやかに遷移するように制御することを特徴とする。
【００１８】
また本発明のイメージセンサにおいて、前記供給電流制御回路は、ソース端子が正電源に接続され、前記定電流供給回路からの供給電流をソース端子からドレイン端子へ流すようにゲート端子を前記定電流供給回路の出力端子に接続した第１ＰＭＯＳトランジスタと、ソース端子が基準電位に接続され、ゲート端子及びドレイン端子が前記第１ＰＭＯＳトランジスタのドレイン端子と接続された第１ＮＭＯＳトランジスタと、ソース端子が前記基準電位に接続され、ゲート端子が前記第１ＮＭＯＳトランジスタのゲート端子に接続され、ドレイン端子が、前記光信号増幅回路へ電流を供給するノードに接続された第２ＮＭＯＳトランジスタと、で構成されるカレントミラー回路と、前記制御回路から出力される前記イメージセンサチップの動作状態と待機状態とを切り換える信号を平滑化する少なくとも１段以上の低域通過フィルタと、前記第１ＮＭＯＳトランジスタにドレイン端子とソース端子が少なくとも１つ以上並列接続され、前記低域通過フィルタの出力がゲート端子に接続されているミラー比調整用ＮＭＯＳトランジスタと、前記制御回路から出力される前記イメージセンサチップの動作状態と待機状態とを切り換える信号を前記低域通過フィルタへ出力する供給電流制御端子とを備えることを特徴とする。
【００１９】
また本発明のイメージセンサにおいて、前記供給電流制御回路は、ソース端子が正電源に接続され、前記定電流供給回路からの供給電流をソース端子からドレイン端子へ流すようにゲートを前記定電流供給回路の出力端子に接続した第１ＰＭＯＳトランジスタと、ソース端子が基準電位に接続され、ゲート端子及びドレイン端子が前記第１ＰＭＯＳトランジスタのドレイン端子と接続された第１ＮＭＯＳトランジスタと、ソース端子が前記基準電位に接続され、ゲート端子が前記第１ＮＭＯＳトランジスタのゲート端子に接続され、ドレイン端子が、前記光信号増幅回路へ電流を供給するノードに接続された第２ＮＭＯＳトランジスタと、で構成されるカレントミラー回路と、前記第１ＮＭＯＳトランジスタにドレイン端子とソース端子が少なくとも１つ以上並列接続されたミラー比調整用ＮＭＯＳトランジスタと、前記制御回路から出力される前記イメージセンサチップの動作状態と待機状態とを切換える信号を受けて、前記動作状態では前記ミラー比調整用ＮＭＯＳトランジスタのゲート端子とドレイン端子を短絡し、前記待機状態では前記ミラー比調整用ＮＭＯＳトランジスタのゲート端子をソース端子と短絡するスイッチ手段と、抵抗およびコンデンサの直列接続により構成され、前記ミラー比調整用ＮＭＯＳトランジスタのゲート端子−ソース端子間に接続された低域通過フィルタと、前記制御回路から出力される前記イメージセンサチップの動作状態と待機状態とを切り換える信号を前記低域通過フィルタへ出力する供給電流制御端子とを備えることを特徴とする。
【００２０】
本発明に係る光電変換装置の駆動方法は、複数の受光要素と、前記受光要素からの光信号を増幅するための光信号増幅回路と、前記光信号増幅回路に光信号を増幅する動作を行わせるための電流を供給する定電流供給回路と、前記定電流供給回路の出力端子から前記光信号増幅回路を駆動するための電流を受けて、前記定電流供給回路から供給される電流を調整した上で前記光信号増幅回路へ電流を供給する供給電流制御回路と、前記受光要素の読取り動作に係わるスタート信号を受けて、前記供給電流制御回路の動作を制御する制御回路と、を有するイメージセンサチップが複数配列する光電変換装置の駆動方法であって、前記光信号を読み出している前記イメージセンサチップは、前記定電流供給回路から前記光信号増幅回路への供給電流が前記供給電流制御回路によって第１の供給電流に制御された状態で動作している動作状態にあり、それ以外の前記イメージセンサチップは、前記定電流供給回路から前記光信号増幅回路への供給電流が前記供給電流制御回路によって前記第１の供給電流よりも小さい第２の供給電流に制御された状態で動作している待機状態にあり、前記イメージセンサチップが前記待機状態から前記動作状態へ遷移するときに、前記定電流供給回路から前記光信号増幅回路への供給電流が前記供給電流制御回路によって前記第２の供給電流から、前記第１の供給電流より小さく前記第２の供給電流より大きい少なくとも１つ以上の第３の供給電流を介して、前記第１の供給電流へゆるやかに遷移するように制御することを特徴とする。
【発明の効果】
【００２１】
本発明によると、イメージセンサチップの光信号読み出し中に次のイメージセンサチップが動作状態へ移る際、供給電流制御回路の制御によって定電流供給回路から供給電流制御回路を介して光信号増幅回路へ供給する電流をゆるやかに変化させる。これにより、消費電流の急峻な変化に起因する「電源電圧の降下」および「電源ラインの寄生インピーダンスによる電源電圧変動」を抑制できるため、光信号への「振られ」などの影響を低減できる。
【００２２】
また、従来では上記の「電源電圧の変動」を抑制するために必要となっていた大容量のパスコンデンサを低減することができる。
【００２３】
よって、本発明によれば、パスコンデンサを大容量化することなく電源電圧の変動を抑制して、待機状態から動作状態に変化する際に生じる「振られ」等の影響を低減したマルチチップ型イメージセンサを実現することができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明に係る光電変換装置の実施の形態について、図面を参照して具体的に説明する。
【実施例１】
【００２５】
図１は、本発明の第１実施例による光電変換装置を構成する、イメージセンサチップを複数配列したマルチチップ型イメージセンサの構成を示し、図２はその動作波形（タイミングチャート）を示す図である。
【００２６】
図１において、１−１、１−２、・・・・、１−ｍはそれぞれイメージセンサチップ（以下、センサチップ）であり、各々のセンサチップ１−１〜１−ｍは接続されてマルチチップ型イメージセンサを構成している。このうち、初段（第１番目）のセンサチップ１−１において、２−１−１〜２−１−ｎは受光要素であり、入力される光信号を電気信号に変換する。また、次段（第２番目）のセンサチップ１−２において、２−２−１〜２−２−ｎは受光要素であり、入力される光信号を電気信号に変換する。以下同様に、第ｍ番目のセンサチップ１−ｍにおいて、２−ｍ−１〜２−ｍ−ｎは受光要素であり、入力される光信号を電気信号に変換する。
【００２７】
本実施例のマルチチップ型センサは、クロック端子９からのクロック信号ＣＬＫにより同期を取り、第１番目のセンサチップ１−１に対してスタート端子８からスタート信号ＳＰ１が入力されることにより、動作が開始される。このスタート信号ＳＰ１を受けて、シフトレジスタ４−１−１〜４−１−ｎは、クロック信号ＣＬＫに同期して順次ＭＯＳスイッチ３−１−１〜３−１−ｎをオンとする。これにより、各ＭＯＳスイッチ３−１−１〜３−１−ｎに接続されている受光要素２−１−１〜２−１−ｎを作動させて光信号ＯＵＴを読出す。この光信号ＯＵＴは、光信号増幅回路６−１により増幅され、光信号出力端子７に光出力信号Ｖｏｕｔとして出力される。
【００２８】
上記の光信号増幅回路６−１は、センサチップ内に構成された定電流供給回路１０−１から供給電流制御回路１１−１を介して供給される電流によって、光信号の増幅動作を行う。しかし、光信号増幅回路６−１の増幅動作に必要な電流を常に供給しておくと消費電流の増大を招いてしまう。従って、光信号増幅回路６−１が光信号の増幅動作を行う「動作状態」のときにのみ、供給電流制御回路１１−１によって前記増幅動作と読出し動作が可能となる大きさの電流を光信号増幅回路６−１へ供給する。光信号の増幅動作を行わない期間においては、供給電流制御回路１１−１によって光信号増幅回路６−１へ供給する電流を必要最低限の電流に絞ることにより、センサチップの状態を「待機状態」にする。
【００２９】
制御回路５−１は、定電流供給回路１０−１から光信号増幅回路６−１へ供給する電流を供給電流制御回路１１−１により制御することで、センサチップの動作状態と待機状態とを切り換え制御する回路である。
【００３０】
センサチップ１−１に対してスタート端子８からスタート信号ＳＰ１が入力されると、制御回路５−１は、供給電流制御回路１１−１へ信号を出力する。そして、定電流供給回路１０−１から光信号増幅回路６−１への供給電流が動作状態のレベルに達するように、供給電流制御回路１１−１を制御する。上記の手順で光信号増幅回路６−１への供給電流の制御が行われる。
【００３１】
また、上記センサチップ１−１の一連の読出し動作中において、センサチップ１−１のシフトレジスタ４−１−ｋの出力信号が、ＭＯＳスイッチ３−１−ｋをＯＮすると同時に、センサチップ１−１の外部に出力される。そして、次段のセンサチップ１−２のスタート信号ＳＰ２として入力される。
【００３２】
次段のセンサチップ１−２でも上述したセンサチップ１−１と同様の動作が行われ、更に次段のセンサチップ１−３（不図示）にスタート信号ＳＰ３が出力される。このように順次次段のセンサチップにスタート信号を出力することにより、センサ長の光信号の読み取り動作が実行されていく。
【００３３】
上記本実施例の動作説明では、初段のセンサチップ１−１のスタート端子８からスタート信号ＳＰ１を入力した場合の動作を一例として示した。しかし、センサチップ１−１内の内部ロジック回路を介して制御回路５−１とシフトレジスタ４−１−１へスタート信号を入力する構成も一般的に多く実施され、本発明でも適用可能である。
【００３４】
次に、上記イメージセンサチップ及び、それを用いたマルチチップ型イメージセンサの消費電流の制御方法について説明する。
【００３５】
まず、初段のセンサチップ１−１がスタート信号ＳＰ１を受ける。すると、図２のマルチチップ型イメージセンサの動作波形で示すごとく、スタート信号ＳＰ１を受けたタイミングで、制御回路５−１から供給電流制御回路１１−１へ動作状態の切換信号ＩＣＣ１が出力される。これにより、供給電流制御回路１１−１は、定電流供給回路１０−１からの供給電流を光信号増幅回路６−１へ供給して、待機状態から動作状態へ切り換える。
【００３６】
図３は、本実施例によるイメージセンサチップ及び、それを用いたマルチチップ型イメージセンサに実装される定電流供給回路と供給電流制御回路の構成を示す図である。
【００３７】
同図において、トランジスタＱ１´、Ｑ２´、Ｑ３´、Ｑ４´、抵抗Ｒ´からなる回路（図中Ａ）は、図１に示される各定電流供給回路１０−１〜１０−ｍを構成する。また、トランジスタＱ１〜Ｑ６、抵抗Ｒ１〜Ｒ３、コンデンサＣ１〜Ｃ３からなる回路（図中Ｂ）は、図１に示される各供給電流制御回路１１−１〜１１−ｍを構成している。
【００３８】
トランジスタＱ４〜Ｑ６は、定電流供給回路Ａから供給される基準電流ＩｒｅｆをＮＭＯＳトランジスタＱ４とＱ５のミラー比に応じた電流へ制御して光信号増幅回路６−１〜６−ｍへ供給するカレントミラー回路である。
【００３９】
このうち、トランジスタＱ６は、第１ＰＭＯＳトランジスタを構成し、ソース端子が正電源（電源電圧ＶＤＤ）に接続され、定電流供給回路Ａからの供給電流をソース端子からドレイン端子へ流すようにゲート端子が定電流供給回路Ａの出力端子に接続される。
【００４０】
また、トランジスタＱ４は、第１ＮＭＯＳトランジスタを構成し、ソース端子が基準電位（ＧＮＤ）に接続され、ゲート端子及びドレイン端子がトランジスタＱ６のドレイン端子と接続される。
【００４１】
さらに、トランジスタＱ５は、第２ＮＭＯＳトランジスタを構成し、ソース端子が基準電位（ＧＮＤ）に接続され、ゲート端子がトランジスタＱ４のゲート端子に接続され、ドレイン端子が、光信号増幅回路６−１〜６−ｍへ電流を供給するノードに接続されている。
【００４２】
抵抗Ｒ１〜Ｒ３、コンデンサＣ１〜Ｃ３は、制御回路５−１〜５−ｍから出力されるイメージセンサの動作状態と待機状態とを切り換える信号を平滑化する少なくとも１段以上（本実施例では３段）の低域通過フィルタ（３次低域通過フィルタ）を構成している。
【００４３】
また、ＮＭＯＳトランジスタＱ１〜Ｑ３は、上記ＮＭＯＳトランジスタＱ４とＱ５のミラー比を調整するトランジスタ（ミラー比調整用ＮＭＯＳトランジスタ）である。このミラー比調整用ＮＭＯＳトランジスタＱ１〜Ｑ３は、ドレイン端子とソース端子がトランジスタＱ４に並列接続され、ゲート端子が３次低域通過フィルタの各段の出力に接続されている。
【００４４】
１２は正電源（電源電圧ＶＤＤ）用の電源端子、１３は基準電位（接地ＧＮＤ）用のＧＮＤ端子である。１５は後述する制御回路５−１〜５−ｍからの供給電流制御信号ＶＣＳを入力して、抵抗Ｒ１〜Ｒ３及びコンデンサＣ１〜Ｃ３により構成される低域通過フィルタへ出力する供給電流制御端子である。供給電流制御信号ＶＣＳは、後述するように制御回路５−１〜５−ｍから出力されるセンサチップ１−１〜１−ｍの動作状態と待機状態とを切り換える信号である。
【００４５】
次に、上記イメージセンサチップ、及びそれを用いたマルチチップ型のイメージセンサの動作について、図３および図４を用いて順に説明する。
【００４６】
まず、前段のセンサチップ１−１からスタート信号ＳＰが入力される前の状態では、センサチップ１−２は待機状態である。このとき、制御回路５−２から供給電流制御回路１１−２内の供給電流制御端子１５へ、図４内のＶｓｉｇｎａｌで示される電圧が印加される。以下、制御回路５−２から供給電流制御端子１５への信号を供給電流制御信号ＶＣＳと言う。
【００４７】
供給電流制御信号ＶＣＳは、デジタル信号であることを想定しており、上記待機状態において、ＶｓｉｇｎａｌはＮＭＯＳトランジスタＱ４、Ｑ５のゲート電圧とほぼ同電位であることが望ましいが、それより高い電圧である電源電圧と同電位でもよい。
【００４８】
上記待機状態において、ＶｓｉｇｎａｌがＮＭＯＳトランジスタＱ４のゲート電圧とほぼ同電圧である時、図３中のＮＭＯＳトランジスタＱ１〜Ｑ３が導通状態となる。従って、図３中の定電流供給回路Ａから光信号増幅回路６−２へ供給される電流Ｉｏｕｔは、下記の式で表される。
【００４９】
【数１】
2008270959.tif 000003
【００５０】
ここで、Ｗ１〜Ｗ５はＮＭＯＳトランジスタＱ１〜Ｑ５のゲート幅、Ｌ１〜Ｌ５はＮＭＯＳトランジスタＱ１〜Ｑ５のゲート長を示す。また、Ｉｒｅｆは定電流供給回路１０−２の出力電流である。Ｉ０は、上記待機状態における定電流供給回路Ａから光信号増幅回路への供給電流Ｉｏｕｔ（第２の供給電流）である。
【００５１】
次に、図４中の時刻ｔ０にて、前段センサチップ１−１からのスタート信号ＳＰがセンサチップ１−２に入力されると、供給電流制御信号ＶＣＳがＶｓｉｇｎａｌからＧＮＤレベルに変化して、センサチップ１−２が動作状態に移る。すると、供給電流制御信号ＶＣＳは、図３の抵抗Ｒ１〜Ｒ３およびコンデンサＣ１〜Ｃ３で構成される低域通過フィルタにより平滑化される。これにより、図４のゲート信号Ｖｇｓ１、Ｖｇｓ２、Ｖｇｓ３の波形に示すようなゆるやかに減少する電圧をＮＭＯＳトランジスタＱ１〜Ｑ３の各ゲート端子へ印加する。
【００５２】
このとき、ＮＭＯＳトランジスタＱ１のゲート端子には、抵抗Ｒ１とコンデンサＣ１からなるインピーダンスが接続されている。同様に、ＮＭＯＳトランジスタＱ２のゲート端子には、抵抗Ｒ２とコンデンサＣ２からなるインピーダンスが、ＮＭＯＳトランジスタＱ３のゲート端子には、抵抗Ｒ３とコンデンサＣ３からなるインピーダンスが接続されている。このため、各ゲート端子の電位を低下させるのに上記インピーダンスに応じた遅延を必要とする。
【００５３】
従って、図４中の時刻ｔ０〜ｔ３の間で、ＮＭＯＳトランジスタＱ１〜Ｑ３がゲート電圧Ｖｇｓ１、Ｖｇｓ２、Ｖｇｓ３の大きさ（図中の式参照）に応じて順に非導通状態となる。このため、トランジスタＱ４〜Ｑ６で構成するカレントミラー回路のミラー比がゆるやかに変化して、光信号増幅回路６−２への供給電流Ｉｏｕｔをゆるやかに増加させる。即ち、供給電流Ｉｏｕｔは、図４中の時刻ｔ０で待機状態の第２の供給電流に対応するＩ０から時刻ｔ１でＩ１、時刻ｔ２でＩ２、時刻ｔ３でＩ３とゆるやかに増加していく（Ｉ０〜Ｉ３の電流値は図中の式参照）。
【００５４】
そして、図４中の時刻ｔ３以降は、センサチップが動作状態となっており、定電流供給回路１０−２から光信号増幅回路６−２へ所定の一定電流が供給される。上記の動作状態における供給電流Ｉｏｕｔは下記で示すことができる。
【００５５】
【数２】
2008270959.tif 000004
【００５６】
ここで、Ｉ3は、上記動作状態における定電流供給回路Ａから光信号増幅回路への供給電流Ｉｏｕｔ（第１の供給電流）である。なお、待機状態の第２の供給電流Ｉｏｕｔに対応するＩ０は、Ｉ３よりも小さい。また、Ｉ１、Ｉ２は、Ｉ３より小さくＩ０より大きい、第３の供給電流に対応する。
【００５７】
図４に示すゲート信号Ｖｇｓ１、Ｖｇｓ２、Ｖｇｓ３のゆるやかに変化する期間は、抵抗Ｒ１〜Ｒ３およびコンデンサＣ１〜Ｃ３で構成される低域通過フィルタにより設定されている（図中の式参照）。上記抵抗・コンデンサの回路定数を調整することにより、待機状態から動作状態への推移期間を設定する。
【００５８】
即ち、光信号を読み出しているセンサチップは、定電流供給回路Ａから光信号増幅回路への供給電流Ｉｏｕｔが供給電流制御回路Ｂによって第１の供給電流Ｉ３に制御された状態で動作している動作状態にある。それ以外のセンサチップは、定電流供給回路Ａから光信号増幅回路への供給電流Ｉｏｕｔが供給電流制御回路Ｂによって第１の供給電流Ｉ３よりも小さい第２の供給電流Ｉ０に制御された状態で動作している待機状態にある。
【００５９】
そして、供給電流制御回路Ｂは、定電流供給回路Ａから光信号増幅回路への供給電流Ｉｏｕｔを、第１の供給電流Ｉ３より小さく第２の供給電流Ｉ０より大きい少なくとも１つ以上の第３の供給電流Ｉ１、Ｉ２に制御する機能を有する。そして、供給電流制御回路Ｂは、イメージセンサチップが待機状態から動作状態へ遷移するのに、供給電流Ｉｏｕｔを、第２の供給電流Ｉ０から第３の供給電流Ｉ１、Ｉ２を介して第１の供給電流Ｉ３へゆるやかに制御する。
【００６０】
上記の制御により、センサチップの消費電流の急峻な変化を抑制して、電源電圧ＶＤＤの変動を抑制する。
【００６１】
従って、本実施例によれば、センサチップの光信号読み出し中に次のセンサチップが動作状態へ移る際、供給電流制御回路の制御によって定電流供給回路から供給電流制御回路を介して光信号増幅回路へ供給する電流をゆるやかに変化させる。これにより、消費電流の急峻な変化に起因する「電源電圧の降下」および「電源ラインの寄生インピーダンスによる電源電圧変動」を抑制できるため、光信号への「振られ」などの影響を低減できる。また、従来では上記の「電源電圧の変動」を抑制するために必要となっていた大容量のパスコンデンサを低減することができる。
【００６２】
なお、本実施例では、ＮＭＯＳトランジスタＱ１〜Ｑ３のゲート端子へ抵抗Ｒ１〜Ｒ３、コンデンサＣ１〜Ｃ３で構成する３次低域通過フィルタの各段の出力を接続しているが、本発明はこれに限らない。例えば、ＮＭＯＳトランジスタＱ１〜Ｑ３の各ゲート端子へそれぞれ１次低域通過フィルタを接続する構成でもかまわない。
【００６３】
また、上記実施例では、第１ＮＭＯＳトランジスタＱ４に３つのミラー比調整用ＮＭＯＳトランジスタＱ１〜Ｑ３が並列接続されている場合を例示しているが、本発明はこれに限らない。即ち、第１ＮＭＯＳトランジスタにミラー比調整用ＮＭＯＳトランジスタが少なくとも１つ以上並列接続される構成であればよい。
【実施例２】
【００６４】
図５は、本発明の第２実施例による光電変換装置を構成する、イメージセンサチップ及び、それを用いたマルチチップ型イメージセンサに実装される定電流供給回路と供給電流制御回路の構成を示す図である。
【００６５】
同図において、トランジスタＱ１´、Ｑ２´、Ｑ３´、Ｑ４´、抵抗Ｒ´からなる回路（図中Ａ）は、図１に示される各定電流供給回路１０−１〜１０−ｍを構成する。また、トランジスタＱ１〜Ｑ９、抵抗Ｒ１〜Ｒ２、コンデンサＣ１〜Ｃ２からなる回路（図中Ｂ）は、図１に示される各供給電流制御回路１１−１〜８−ｍを構成している。
【００６６】
トランジスタＱ３、Ｑ４、Ｑ９は、定電流供給回路Ａから供給される基準電流ＩｒｅｆをＮＭＯＳトランジスタＱ３とＱ４のミラー比に応じた電流へ制御して光信号増幅回路６−１〜６−ｍへ供給するカレントミラー回路である。
【００６７】
このうち、トランジスタＱ９は、第１ＰＭＯＳトランジスタを構成し、ソース端子が正電源（電源電圧ＶＤＤ）に接続され、定電流供給回路Ａからの供給電流をソース端子からドレイン端子へ流すようにゲート端子が定電流供給回路Ａの出力端子に接続される。
【００６８】
また、トランジスタＱ３は、第１ＮＭＯＳトランジスタを構成し、ソース端子が基準電位（ＧＮＤ）に接続され、ゲート端子及びドレイン端子がトランジスタＱ９のドレイン端子と接続される。
【００６９】
さらに、トランジスタＱ４は、第２ＮＭＯＳトランジスタを構成し、ソース端子が基準電位（ＧＮＤ）に接続され、ゲート端子がトランジスタＱ３のゲート端子に接続され、ドレイン端子が、光信号増幅回路６−１〜６−ｍへ電流を供給するノードに接続されている。
【００７０】
また、ＮＭＯＳトランジスタＱ１、Ｑ２は、上記ＮＭＯＳトランジスタＱ３とＱ４のミラー比を調整するトランジスタ（ミラー比調整用ＮＭＯＳトランジスタ）である。このＮＭＯＳトランジスタＱ１、Ｑ２は、ドレイン端子とソース端子がトランジスタＱ３に並列接続されている。
【００７１】
トランジスタＱ５、Ｑ７はＰＭＯＳトランジスタ、トランジスタＱ６、Ｑ８はＮＭＯＳトランジスタでそれぞれ構成される。これらのトランジスタＱ５〜Ｑ８は、スイッチ手段を構成している。このスイッチ手段は、制御回路５−１〜５−ｍから出力されるイメージセンサの動作状態と待機状態とを切換える信号（供給電流制御信号ＶＣＳ）を受けると、次のように動作する。即ち、動作状態では、ミラー比調整用ＮＭＯＳトランジスタＱ１、Ｑ２のゲート端子とドレイン端子を短絡する。これに対し、待機状態では、ミラー比調整用ＮＭＯＳトランジスタＱ１、Ｑ２のゲート端子をソース端子と短絡する。
【００７２】
抵抗Ｒ１〜Ｒ２、コンデンサＣ１〜Ｃ２は、直列接続により低域通過フィルタを構成し、ＮＭＯＳトランジスタＱ１、Ｑ２のゲート端子−ソース端子間に接続される。
【００７３】
１２は正電源（電源電圧ＶＤＤ）用の電源端子、１３は基準電位（接地ＧＮＤ）用のＧＮＤ端子である。１４は制御回路からのデジタル信号を反転論理にするインバータ回路である。１５は制御回路５−１〜５−ｍからの供給電流制御信号ＶＣＳを入力して、抵抗Ｒ１〜Ｒ２及びコンデンサＣ１〜Ｃ２の直列接続により構成される低域通過フィルタへ出力する供給電流制御端子である。供給電流制御信号ＶＣＳは、制御回路５−１〜５−ｍから出力されるセンサチップ１−１〜１−ｍの動作状態と待機状態とを切り換える信号である。
【００７４】
次に、上記イメージセンサチップ及び、それを用いたマルチチップ型のイメージセンサの動作について、図５および図６を用いて順に説明する。
【００７５】
まず、前段のセンサチップ１−１からスタート信号ＳＰが入力される前の状態では、センサチップ１−２は待機状態であり、制御回路５−２から供給電流制御回路１１−２へ出力される供給電流制御信号ＶＣＳは一定電圧Ｖｓｉｇｎａｌが印加される。ただし、本実施例の場合、インバータ回路１４が供給電流制御端子１５の入力に構成されているため、ＧＮＤレベルの信号が供給電流制御回路（図５内のＢ）を構成するトランジスタＱ５、Ｑ６、Ｑ７、Ｑ８のゲート端子に入力されている。
【００７６】
上記待機状態の場合、図５中のＮＭＯＳトランジスタＱ６、Ｑ８は非導通状態、ＰＭＯＳトランジスタＱ５、Ｑ７は導通状態となっており、ミラー比調整用ＮＭＯＳトランジスタＱ１、Ｑ２のゲート端子−ソース端子間を短絡する。この時、図５中の定電流供給回路（図中Ａ）から光信号増幅回路へ供給される電流Ｉｏｕｔは、下記の式で表される。
【００７７】
【数３】
2008270959.tif 000005
【００７８】
ここで、Ｗ１〜Ｗ４はＮＭＯＳトランジスタＱ１〜Ｑ４のゲート幅、Ｌ１〜Ｌ４はＮＭＯＳトランジスタＱ１〜Ｑ４のゲート長を示す。また、Ｉｒｅｆは定電流供給回路の出力電流である。Ｉ０は、上記待機状態における定電流供給回路Ａから光信号増幅回路への供給電流Ｉｏｕｔ（第２の供給電流）である。
【００７９】
次に、図６中の時刻ｔ０にて、前段センサチップ１−１からのスタート信号ＳＰがセンサチップ１−２に入力されると、供給電流制御信号がＶｓｉｇｎａｌからＧＮＤレベルに変化して、センサチップ１−２が動作状態に移る。
【００８０】
すると、供給電流制御回路Ｂを構成するトランジスタＱ５〜Ｑ８のゲート端子には、インバータ回路によって反転論理のデジタル信号が印加されて、ＮＭＯＳトランジスタＱ６、Ｑ８を導通状態に、ＰＭＯＳトランジスタＱ５、Ｑ７を非導通状態にする。すると、ミラー比調整用ＮＭＯＳトランジスタＱ１とＱ２のゲート端子の電位がＮＭＯＳトランジスタＱ６、Ｑ８を介して引き下げられる。
【００８１】
このとき、ミラー比調整用ＮＭＯＳトランジスタＱ１のゲート端子には、抵抗Ｒ１とコンデンサＣ１からなるインピーダンスが接続されている。同様に、ミラー比調整用ＮＭＯＳトランジスタＱ２のゲート端子には抵抗Ｒ２とコンデンサＣ２からなるインピーダンスが接続されている。このため、各ゲート端子の電位を低下させるのに上記インピーダンスに応じた遅延を必要とする。
【００８２】
従って、供給電流制御信号ＶＣＳがＶｓｉｇｎａｌからＧＮＤレベルに変化すると、ミラー比調整用ＮＭＯＳトランジスタＱ１、Ｑ２は、抵抗、コンデンサからなるインピーダンスに応じた一定の時間をかけて導通状態から非導通状態へゆるやかに推移する。
【００８３】
これにより、図４中の時刻ｔ０〜ｔ２の間で、トランジスタＱ３、Ｑ４、Ｑ９で構成されるカレントミラー回路のミラー比をゆるやかに変化させて、光信号増幅回路６−２への供給電流Ｉｏｕｔを増加させる。即ち、供給電流Ｉｏｕｔは、図６中の時刻ｔ０で待機状態の第２の供給電流に対応するＩ０から時刻ｔ１でＩ１、時刻ｔ２でＩ２とゆるやかに増加していく（Ｉ０〜Ｉ２の電流値は図中の式参照）。
【００８４】
図中の時刻ｔ２以降は、センサチップが動作状態となっており、定電流供給回路１０−２から光信号増幅回路６−２への所定の一定電流が供給される。上記の動作状態における供給電流Ｉｏｕｔは下記で示すことができる。
【００８５】
【数４】
2008270959.tif 000006
【００８６】
ここで、Ｉ２は、上記動作状態における定電流供給回路（図中Ａ）から光信号増幅回路への供給電流Ｉｏｕｔ（第１の供給電流）である。なお、待機状態の第２の供給電流Ｉｏｕｔに対応するＩ０は、Ｉ２よりも小さい。また、Ｉ１は、第３の供給電流に対応し、Ｉ２より小さくＩ０より大きい。
【００８７】
図６に示すゲート信号Ｖｇｓ１、Ｖｇｓ２のゆるやかに変化する期間は、抵抗Ｒ１、Ｒ２およびコンデンサＣ１、Ｃ２で構成されるインピーダンスにより設定されている（図中の式参照）。上記抵抗・コンデンサの回路定数を調整することにより、待機状態から動作状態への推移期間を設定する。
【００８８】
即ち、光信号を読み出しているセンサチップは、定電流供給回路Ａから光信号増幅回路への供給電流Ｉｏｕｔが供給電流制御回路Ｂによって第１の供給電流Ｉ２に制御された状態で動作している動作状態にある。それ以外のセンサチップは、定電流供給回路Ａから光信号増幅回路への供給電流Ｉｏｕｔが供給電流制御回路Ｂによって第１の供給電流Ｉ２よりも小さい第２の供給電流Ｉ０に制御された状態で動作している待機状態にある。
【００８９】
そして、供給電流制御回路Ｂは、定電流供給回路Ａから光信号増幅回路６−２への供給電流Ｉｏｕｔを、第１の供給電流Ｉ２より小さく第２の供給電流Ｉ０より大きい少なくとも１つ以上の第３の供給電流Ｉ１に制御する機能を有する。そして、供給電流制御回路Ｂは、イメージセンサチップが待機状態から動作状態へ遷移するのに、供給電流Ｉｏｕｔを、第２の供給電流Ｉ０から第３の供給電流Ｉ１を介して第１の供給電流Ｉ２へゆるやかに制御する。
【００９０】
上記の制御により、センサチップの消費電流の急峻な変化を抑制して、電源電圧ＶＤＤの変動を抑制する。
【００９１】
従って、本実施例でも、第１実施例と同様に、センサチップの光信号読み出し中に次のセンサチップが動作状態へ移る際、供給電流制御回路の制御によって定電流供給回路から供給電流制御回路を介して光信号増幅回路へ供給する電流をゆるやかに変化させる。これにより、消費電流の急峻な変化に起因する「電源電圧の降下」および「電源ラインの寄生インピーダンスによる電源電圧変動」を抑制できるため、光信号への「振られ」などの影響を低減できる。また、従来では上記の「電源電圧の変動」を抑制するために必要となっていた大容量のパスコンデンサを低減することができる。
【００９２】
なお、本実施例では、ＮＭＯＳトランジスタＱ１、Ｑ２の各ゲート端子へ抵抗Ｒ１とコンデンサＣ１および抵抗Ｒ２とコンデンサＣ２で構成する１次低域通過フィルタを接続しているが、本発明はこれに限らない。例えば、抵抗Ｒ１、Ｒ２、コンデンサＣ１、Ｃ２で構成する２次低域通過フィルタの各段の出力からＮＭＯＳトランジスタＱ１、Ｑ２の各ゲート端子へ接続する構成でもかまわない。
【産業上の利用可能性】
【００９３】
本発明は、光電変換によりイメージ読取りを行なうイメージセンサチップを複数個配列したマルチチップ型の光電変換装置及びその駆動方法の用途に適用可能である。
【図面の簡単な説明】
【００９４】
【図１】本発明の第１実施例に係る光電変換装置を構成する、イメージセンサチップ及びそれを用いたマルチチップ型イメージセンサの構成を示す図である。
【図２】本発明の第１実施例に係る光電変換装置を構成するマルチチップ型イメージセンサの動作波形を示すタイミングチャートである。
【図３】本発明の第１実施例に係る光電変換装置を構成するイメージセンサチップの定電流制御回路及び供給電流制御回路を示す図である。
【図４】本発明の第１実施例に係る光電変換装置を構成するイメージセンサチップの定電流制御回路及び供給電流制御回路の動作波形を示す図である。
【図５】本発明の第２実施例に係る光電変換装置を構成するイメージセンサチップの定電流制御回路及び供給電流制御回路を示す図である。
【図６】本発明の第２実施例に係る光電変換装置を構成するイメージセンサチップの定電流制御回路及び供給電流制御回路の動作波形を示す図である。
【図７】従来例のイメージセンサチップ及び、それを用いたマルチチップ型イメージセンサの構成を示す図である。
【図８】従来例のマルチチップ型イメージセンサの動作波形を示すタイミングチャートである。
【符号の説明】
【００９５】
１−１〜１−ｍ  イメージセンサチップ
２−１−１〜２−ｍ−ｎ  受光要素
３−１−１〜３−ｍ−ｎ  受光要素切換ＭＯＳスイッチ
４−１−１〜４−ｍ−ｎ  シフトレジスタ
５−１〜５−ｍ  制御回路
６−１〜６−ｍ  光信号増幅回路
７  光信号出力端子
８  スタート端子
９  クロック端子
１０−１〜１０−ｍ  定電流供給回路
１１−１〜１１−ｍ  供給電流制御回路
１２  電源端子
１３  ＧＮＤ端子
１４  インバータ回路
１５  供給電流制御端子
【図１】
2008270959.tif 000007
【図７】
2008270959.tif 000008
【図２】
2008270959.tif 000009
【図３】
2008270959.tif 000010
【図４】
2008270959.tif 000011
【図５】
2008270959.tif 000012
【図６】
2008270959.tif 000013
【図８】
2008270959.tif 000014