(57)【要約】【課題】１Ｖ以下の電源電圧で使用可能で、低消費電力且つ温度安定性の高いリファレンス電圧回路の提供。【解決手段】弱反転領域で作動する２個のＦＥＴ（Ｍ１，Ｍ２）と、各ＦＥＴに電流バイアスを与える電流バイアス回路（Ｍ３，Ｍ４等）と、ＦＥＴ（Ｍ１）のソース-バックゲート間接合を逆方向バイアスとし、ＦＥＴ（Ｍ２）のソース-バックゲート間接合を零バイアスとし、ＦＥＴ（Ｍ１）のゲート-ソース間電圧とＦＥＴ（Ｍ２）のゲート-ソース間電圧との差電圧をリファレンス電圧Ｖｒｅｆとして出力する。これにより、ＦＥＴ（Ｍ１，Ｍ２）のゲート-ソース間電圧の温度曲線を素子のサイズの調整によって等しくできる。そして、両ＦＥＴ（Ｍ１，Ｍ２）のゲート-ソース間電圧の差電圧が一定となるためこれをＶｒｅｆとして出力すれば温度依存性のない微小なリファレンス電圧を得ることが可能となる。【選択図】図１
2008204148.tif 000002
【特許請求の範囲】
【請求項１】
弱反転領域で作動する少なくとも２個の電界効果トランジスタ（以下「ＦＥＴ」という。）と、
前記各ＦＥＴに電流バイアスを与える電流バイアス回路と、
前記各ＦＥＴのうち、一のＦＥＴ（以下「特定ＦＥＴ」という。）のソース-バックゲート間接合を逆方向バイアスとし、
他のＦＥＴのソース-バックゲート間接合を前記特定ＦＥＴの逆方向バイアスよりも浅い逆方向バイアス又は零バイアス若しくは順方向バイアスとし、
前記特定ＦＥＴのゲート-ソース間電圧と他の何れかのＦＥＴのゲート-ソース間電圧との差電圧をリファレンス電圧として出力することを特徴とするリファレンス電圧回路。
【請求項２】
前記電流バイアス回路は、定電流回路であることを特徴とする請求項１記載のリファレンス電圧回路。
【請求項３】
前記ＦＥＴとして、前記特定ＦＥＴたる第１のＦＥＴ（Ｍ１）と前記他のＦＥＴたる第２のＦＥＴ（Ｍ２）とを備え、
前記第２のＦＥＴ（Ｍ２）のソース-バックゲート間接合は零バイアスとし、前記第１のＦＥＴ（Ｍ１）のソース-バックゲート間接合は逆方向バイアスとし、
前記第１のＦＥＴ（Ｍ１）のゲート-ソース間電圧と前記第２のＦＥＴ（Ｍ２）のゲート-ソース間電圧との差電圧をリファレンス電圧出力とすることを特徴とする請求項１又は２記載のリファレンス電圧回路。
【請求項４】
前記第１のＦＥＴ（Ｍ１）及び第２のＦＥＴ（Ｍ２）は、ダイオード接続されており、
前記第１のＦＥＴ（Ｍ１）のソースに直列に接続された第１の電圧降下回路を備え、
前記第２のＦＥＴ（Ｍ２）のバックゲートは、そのソース又はドレインに接続されており、
前記第１のＦＥＴ（Ｍ１）のバックゲートは、前記第１の電圧降下回路を介してそのソースに接続されていることを特徴とする請求項３記載のリファレンス電圧回路。
【請求項５】
前記第２のＦＥＴ（Ｍ２）のソースに直列に接続され、前記第１のＦＥＴ（Ｍ１）のソース電位と前記第２のＦＥＴ（Ｍ２）のソース電位を等電位に調整する第２の電圧降下回路を備えたことを特徴とする請求項４記載のリファレンス電圧回路。
【請求項６】
前記第１又は第２の電圧降下回路は、ダイオード又はダイオード接続されたトランジスタであることを特徴とする請求項４又は５記載のリファレンス電圧回路。
【請求項７】
前記特定ＦＥＴのソース電極の電圧と前記他のＦＥＴのソース電極の電圧を等化する電圧等化回路を備えていることを特徴とする請求項１又は２記載のリファレンス電圧回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リファレンス電圧を生成するリファレンス電圧回路に監視、特に、低電圧・低消費電力で動作し、出力電圧の温度依存性を極めて小さく設計することが可能なリファレンス電圧回路に関する。
【背景技術】
【０００２】
近年、ユビキタス・ネットワーク技術の一環として、無線センサ・ネットワーク（Wireless Sensor Network（WSN））技術の研究・開発が進展してきており、日光，弱電波，振動等の従来環境中に捨てられていたエネルギーからセンサ・ノードの駆動エネルギーを得る技術が開発されている（非特許文献１，２参照）。これらの無線センサ・ネットワークのセンサ・ノードは、環境から得られる微弱なエネルギー源により動作することから、極めて低い消費電力で動作することが求められる。このような、センサ・ノードを構成する超低消費電力ＬＳＩを設計するにあたり、低消費電力で高精度のリファレンス電圧回路が必要となる。
【０００３】
また、ここ数年で、ＣＭＯＳ回路の電源電圧は、１Ｖ又はそれ以下に低下することが予想される。その場合、従来のバンドギャップ・リファレンス（非特許文献３参照）の回路構造は実用的ではなくなる。
【０００４】
このような状況のもと、温度及び電源電圧の変動に対する出力電圧の依存性が小さい超低電圧・超低消費電力のリファレンス電圧回路が、一般のアナログ回路において重要となってきている。
【０００５】
従来のリファレンス電圧回路としては、非特許文献４において、電源電圧１．２Ｖ，消費電力約４．３μＷのＣＭＯＳリファレンス電圧回路が提示されている。このリファレンス電圧回路は、弱反転領域で作動するＭＯＳＦＥＴを使用しており、その温度係数（temperature coefficient（T.C.））は119ppm／℃である。
【０００６】
また、非特許文献５には、飽和領域で動作する２つのＭＯＳＦＥＴのゲート−ソース電圧の加重差を基礎とするＣＭＯＳリファレンス電圧回路が提示されている。この回路の最小電源電圧は１．４Ｖであり、電源電流は９．７μＡである。
【０００７】
また、非特許文献６，７には、２つのＭＯＳＦＥＴの閾値電圧差に基づくリファレンス電圧回路が、非特許文献８には、２つのＭＯＳＦＥＴの閾値電圧和に基づくリファレンス電圧回路が提示されている。
【０００８】
また、非特許文献９には、純粋なＣＭＯＳ閾値リファレンス電圧回路が提示されている。非特許文献１０，１１には、ピーキング電流源を基礎としたリファレンス電圧が提示されている。
【０００９】
上述の通り、ＷＳＮのセンサ・ノード等のマイクロ・パワー・エレクトロニクスで使用される超低消費電力ＬＳＩでは、１Ｖ又はそれ以下の電源電圧で動作させることが可能なリファレンス電圧回路が要求される。しかし、非特許文献４，５，９〜１１のリファレンス電圧回路は、電源電圧が１．２Ｖ，消費電力約４．３μＷと大きく、上記の電圧条件を満たしていない。従って、電源電圧１Ｖ以下の超低消費電力ＬＳＩにおいて使用するには適していない。
【００１０】
また、非特許文献６〜８に記載のリファレンス電圧回路では、一般のＣＭＯＳテクノロジーに対して追加的な製造工程が必要とされる。
【００１１】
従来のバンドギャップ・電圧リファレンス（bandgap voltage reference）は、バンドギャップ回路が１．２Ｖの電圧を発生させるため、電源電圧を１．２Ｖ以下となるように設計することができない。そこで、リファレンス電圧を下げるために、いくつかの回路技術が提案され、電源電圧を１Ｖ以下に下げる工夫がされている（非特許文献１２−１４参照）。
【００１２】
図９は、非特許文献１２に記載のリファレンス電圧回路である。このリファレンス電圧回路は、３つのｐチャネルＭＯＳＦＥＴ（Ｍ１，Ｍ２，Ｍ３）、１つの作動アンプ（ＡＭＰ）、４つの抵抗（Ｒ１，Ｒ２，Ｒ２，Ｒ３）、及び２つのバイポーラ・トランジスタ（Ｑ１，Ｑ２）から構成されている。図９の回路において、リファレンス電圧Ｖｒｅｆは次式（１）により与えられる。
【００１３】
【数１】
2008204148.tif 000003
【００１４】
ここで、ＶＴ（＝kT／q≒２６mV（at T=300°K））は熱電圧（thermal voltage）、ｋはボルツマン定数（Boltzmann's constant）、ｑは電子電荷、Ｔは絶対温度、ＮはＱ１対Ｑ２のエミッタ面積比である。
【非特許文献１】S. Roundy, P.K. Wright, and J.M. Rabaey, "Energy Scavenging for Wireless Sensor Networks with Special Focus on Vibrations", New York: Kluwer, 2004.
【非特許文献２】J. Pan, B.C. Xue, and Y. Inoue, "A Self-Powered Sensor Module Using Vibration-Based Energy Generation for Ubiquitous Systems, "Proc, ASICON, pp.443-4465 Oct. 2005.
【非特許文献３】P.R.グレイ他，「アナログ集積回路設計技術（上）」，原書第４版，培風館，2003年, pp．377−381.
【非特許文献４】G. Giustolisi, G. Palumbo, M. Criscione, and F. Cutri, "A low-voltage low-power voltage reference based on sub-threshold MOSFETs", IEEE J. Solid-State Circuits, vol.38, no.1, pp.151-154, Jan. 2003.
【非特許文献５】K.N. Leung and P.K.T. Mok, "A CMOS voltage reference based on weighted Vgs for CMOS low-dropout linear regulators," IEEE J. Solid-State Circuits, vol.38, no.1, pp.146150, Jan. 2003.
【非特許文献６】R.A. Blauschiid, P.A, Tucci, R.S. Muller, and R.G. Meyer, A new NMOS temperature-stable voltage reference, IEEE J. Solid-State Circuits, vol.SC-13, no,6, pp.76?-774, Dec. 1978
【非特許文献７】H.J. Song and C. Kim, "A temperature-stabilized SOI voltage reference based on threshold voltage difference between enhancement and depletion NMOSFET's," IEEE J. Solid State Circuits, vol.28, no.6, pp.671-677, June 1993.
【非特許文献８】M. Ugajin, K. Suzuki, and T. Tsukaraha, "A 0.6-V supply, voltage-reference circuit based on threshold-voltage summation architecture in fully-depleted CMOS/SOI," IEICE trans. Electron, vol.E85-C, no.8, pp.1588-1595, Aug. 2002.
【非特許文献９】T. Matsuda, R. Minami, A. Kanamori, Ijf. Iwata, T. Ohzone, S. Yamamoto, T. Ihara, and S. Nakajima, "A temperature and supply voltage independent CMOS voltage reference circuit," IEICE Trans. Electron., vol.E88-C, no.5, pp.1087-1093, May 2005.
【非特許文献１０】K. Kimura, "Low temperature coefficient CMOS voltage reference circuit," IEICE Trans. Fundamentals, vol.E77-A, no.2, pp.398-402, Feb. 1994.
【非特許文献１１】M.H. Cheng and Z.W. Wu, "A low-power low-voltage reference using peaking current mirror circuit, "Electron. Lett., vol.41, no.10, pp.572-573, May 2005.
【非特許文献１２】H. Banba, H. Shiga, A. Umezawa, T. Miyaba, T. Tanzawa, S. Atsumi, and K. Sakui, "A CMOS bandgap reference circuit with sub-1-V operation," IEEE J. Solid-State Circuits, vol.34, no.5, pp,670-674, May 1999.
【非特許文献１３】H. Neuteboom, B.M.J. Kup, and M. Janssens, "A DSPbased hearing instrument IC," IEEE J. Solid-State Circuits, vol.32, no.11, pp.1790-1806, Nov. 1997.
【非特許文献１４】K.N. Leung and P.K.T. Mok "A sub-1-V 15-ppm/℃ CMOS bandgap voltage reference without requiring low threshold voltage device," IEEE J. Solid-State Circuits, vol.37, no.4, pp.525-530, Apr. 2002.
【非特許文献１５】Y.H. Cheng and C.M. Hu, "MOSFET Modeling & BSIM3 user's Guide," New York: Kluwer, 1999.
【発明の開示】
【発明が解決しようとする課題】
【００１５】
上記図９の回路によれば、電源電圧Ｖｄｄを下げることができる。しかし、実際のＩＣ設計においては、交差により２つのＲ２間のミスマッチが生じるという問題がある。さらに、図９のリファレンス電圧回路では、３つの回路枝（Ｍ１，Ｍ２，Ｍ３の枝）が必要とされる。したがって、製造上の公差によって、たとえ高利得アンプＡＭＰによりＶｄｓ１＝Ｖｄｓ２（Ｖｄｓ１，Ｖｄｓ２はそれぞれＭ１，Ｍ２のドレイン-ソース電圧）を実現できたとしても、Ｖｄｓ３はＶｄｓ１及びＶｄｓ１とは正確に等しくならない場合が生じると考えられる。
【００１６】
したがって、これらの製造上の公差により生じる誤差によって、リファレンス電圧Ｖｒｅｆに電源電圧及び温度に依存する誤差電圧が生じる。
【００１７】
さらに、３つの回路枝のそれぞれに電流が流れるため、全消費電力が大きくなるという問題もある。そこで、全消費電力を削減すべくＲ１を大きくすることが考えられる。この場合、式（１）より、Ｒ２及びＲ３の値はそれに応じて増加する。したがって、回路の実装面積が増大するという問題が生じる。
【００１８】
そこで、本発明の目的は、１Ｖ以下の電源電圧でも使用することが可能であり、消費電力が小さく、且つ、出力電圧の温度依存性を極めて小さく設計することが可能なリファレンス電圧回路を提供することにある。
【課題を解決するための手段】
【００１９】
本発明に係るリファレンス電圧回路の第１の構成は、弱反転領域で作動する少なくとも２個の電界効果トランジスタ（field-effect transistor；以下「ＦＥＴ」という。）と、前記各ＦＥＴに電流バイアスを与える電流バイアス回路と、前記各ＦＥＴのうち、一のＦＥＴ（以下「特定ＦＥＴ（specified FET）」という。）のソース-バックゲート間接合を逆方向バイアスとし、他のＦＥＴのソース-バックゲート間接合を前記特定ＦＥＴの逆方向バイアスよりも浅い逆方向バイアス又は零バイアス若しくは順方向バイアスとし、前記特定ＦＥＴのゲート-ソース間電圧と他の何れかのＦＥＴのゲート-ソース間電圧との差電圧をリファレンス電圧として出力することを特徴とする。
【００２０】
この構成によれば、特定ＦＥＴのソース-バックゲート接合を逆方向バイアスとし、他のＦＥＴのソース-バックゲート接合を特定ＦＥＴの逆方向バイアスよりも浅い逆方向バイアス、零バイアス、又は順方向バイアスとすることによって、特定ＦＥＴのゲート-ソース間電圧の温度依存性と他のＦＥＴのゲート-ソース間電圧の温度依存性とを独立に調節することが可能となる。この温度依存性の調節は、各ＦＥＴ素子のサイズを調節する。そして、温度依存性の調節により、動作温度領域内の各温度において、特定ＦＥＴのゲート-ソース間電圧と他の何れかのＦＥＴのゲート-ソース間電圧との差電圧を一定とすることが可能である。したがって、この差電圧をリファレンス電圧Ｖｒｅｆとして出力すれば温度依存性のない微小なリファレンス電圧を得ることができる。
【００２１】
また、１つの特定ＦＥＴと１つの他のＦＥＴとの間のゲート-ソース間電圧との差電圧を出力電圧とするため、一対の電流枝で構成されるため消費電力が小さい。また、製造上の公差により生じる誤差の影響も小さい。また、２つのＦＥＴのゲート-ソース間電圧の差電圧をリファレンス電圧出力とするので、抵抗を用いた従来のリファレンス電圧回路に比べて温度依存性が小さく安定で、かつ回路の実装サイズも小さくすることができる。また、微小なリファレンス電圧を発生させることも容易である。
【００２２】
ここで、「電流バイアス回路」としては、定電流回路のほか、通常の抵抗器からなる電流バイアス回路などを用いてもよい。逆方向バイアスが「浅い」とは、ｐｎ接合に印加される逆方向バイアス電圧が小さいことをいう。ｐｎ接合に印加される逆方向バイアスが「深い」とは、逆方向バイアス電圧が大きいことをいう。
【００２３】
本発明に係るリファレンス電圧回路の第２の構成は、前記第１の構成において、前記電流バイアス回路は、定電流回路であることを特徴とする。
【００２４】
このように、電流バイアス回路に定電流回路を用いることによって、電源電圧や温度による各ＦＥＴへのバイアス電流の変動が小さくなるため、リファレンス電圧出力の電源電圧依存性や温度依存性をさらに小さくすることができる。
【００２５】
本発明に係るリファレンス電圧回路の第３の構成は、前記第１又は２の構成において、前記ＦＥＴとして、前記特定ＦＥＴたる第１のＦＥＴ（Ｍ１）と前記他のＦＥＴたる第２のＦＥＴ（Ｍ２）とを備え、前記第２のＦＥＴ（Ｍ２）のソース-バックゲート間接合は零バイアスとし、前記第１のＦＥＴ（Ｍ１）のソース-バックゲート間接合は逆方向バイアスとし、前記第１のＦＥＴ（Ｍ１）のゲート-ソース間電圧と前記第２のＦＥＴ（Ｍ２）のゲート-ソース間電圧との差電圧をリファレンス電圧出力とすることを特徴とする。
【００２６】
このように、第１のＦＥＴ（Ｍ１）及び第２のＦＥＴ（Ｍ２）の２個のＦＥＴを用いれば、チップに実装したときに回路構造を対称とし、製造時の交差やノイズ誤差の影響を小さくすることが可能となる。また、第２のＦＥＴ（Ｍ２）のソース-バックゲート間接合は零バイアスとすることで、実装時の回路構造が簡単化され、小型化・低消費電力化を図ると共にバックゲート電圧を安定化させノイズの影響を受けにくくすることができる。  
【００２７】
本発明に係るリファレンス電圧回路の第４の構成は、前記第３の構成において、前記第１のＦＥＴ（Ｍ１）及び第２のＦＥＴ（Ｍ２）は、ダイオード接続されており、前記第１のＦＥＴ（Ｍ１）のソースに直列に接続された第１の電圧降下回路を備え、前記第２のＦＥＴ（Ｍ２）のバックゲートは、そのソース又はドレインに接続されており、前記第１のＦＥＴ（Ｍ１）のバックゲートは、前記第１の電圧降下回路を介してそのソースに接続されていることを特徴とする。
【００２８】
このように、第１のＦＥＴ（Ｍ１）のバックゲートを、第１の電圧降下回路を介してそのソースに接続することで、バックゲート-ソース間接合に逆バイアスを加えることができる。
【００２９】
ここで、「電圧降下回路」とは、一定電圧だけ電圧降下を行う回路をいい、ダイオード、ダイオード接続されたトランジスタ、その他一般の電圧降下回路が含まれる。尚、この電圧降下回路は、降下電圧の温度依存性の小さいものを使用することが好ましい。
【００３０】
本発明に係るリファレンス電圧回路の第５の構成は、前記第４の構成において、前記第２のＦＥＴ（Ｍ２）のソースに直列に接続され、前記第１のＦＥＴ（Ｍ１）のソース電位と前記第２のＦＥＴ（Ｍ２）のソース電位を等電位に調整する第２の電圧降下回路を備えたことを特徴とする。
【００３１】
これにより、特定ＦＥＴのドレイン電圧と他のＦＥＴのドレイン電圧の差電圧をリファレンス電圧として出力すればよいため、回路構造が簡易化される。
【００３２】
本発明に係るリファレンス電圧回路の第６の構成は、前記第４又は５の構成において、前記第１又は第２の電圧降下回路は、ダイオード又はダイオード接続されたトランジスタであることを特徴とする。
【００３３】
このように、電圧降下回路として、ダイオード又はダイオード接続されたトランジスタを用いれば、電圧降下回路の実装面積・消費電力が小さく降下電圧が安定するため、小型化・低消費電力化が図れると共に、リファレンス電圧出力の安定性を向上させることができる。
【００３４】
ここで、「トランジスタ」とは、バイポーラ・トランジスタ、ＦＥＴ、絶縁ゲートバイポーラトランジスタ等の各種トランジスタが含まれる。
【００３５】
本発明に係るリファレンス電圧回路の第７の構成は、前記第１又は２の構成において、前記特定ＦＥＴのソース電極の電圧と前記他のＦＥＴのソース電極の電圧を等化する電圧等化回路を備えていることを特徴とする。
【００３６】
これにより、特定ＦＥＴのドレイン電圧と他のＦＥＴのドレイン電圧の差電圧をリファレンス電圧として出力すればよいため、回路構造が簡易化されると共に、電源電圧や温度の変動に対するリファレンス電圧出力の安定性を向上させることができる。
【００３７】
ここで、「電圧等化回路」としては、特定ＦＥＴのソース電圧と他のＦＥＴのソース電圧の差電圧を増幅し、各ＦＥＴのソース電流に負帰還する差動アンプ等を使用することができる。
【発明の効果】
【００３８】
以上のように、本発明によれば、１Ｖ以下の電源電圧でも使用することが可能であり、消費電力が小さく、且つ、出力電圧の温度依存性を極めて小さく設計することが可能なリファレンス電圧回路を提供することができる。
【発明を実施するための最良の形態】
【００３９】
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。
【実施例１】
【００４０】
図１は、本発明の実施例１に係るリファレンス電圧回路の構成を表す図である。本実施例のリファレンス電圧回路は、６つのｐチャネルのＭＯＳＦＥＴ（Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍｄ１，Ｍｄ２）、１個の抵抗Ｒｂ、及び１個の差動アンプＡＭＰにより構成されている。差動アンプＡＭＰは、２つの入力端子（＋，−）及び１つの出力端子を有し、＋側端子と−側端子の差電圧を増幅して出力端子に出力する。また、ＭＯＳＦＥＴ Ｍｄ１，Ｍｄ２は、同じサイズのものが用いられている。
【００４１】
ＭＯＳＦＥＴ Ｍ３，Ｍ４は、ソース及びバックゲートに電源電位Ｖｄｄが印加され、互いのゲート同士が接続されている。また、差動アンプＡＭＰは、２つの入力端子のうち、＋側端子がＭＯＳＦＥＴ Ｍ３のドレインに接続され、−側端子がＭＯＳＦＥＴ Ｍ４のドレインに接続され、出力端子がＭＯＳＦＥＴ Ｍ３，Ｍ４のゲートに接続されている。これらのＭＯＳＦＥＴ Ｍ３，Ｍ４は、カレント・ミラー回路を構成する。このカレント・ミラー回路は、一定比率の電流が流れる一対の電流枝を作る。図１においては、ＭＯＳＦＥＴ Ｍ３のチャネルを通る電流枝が電流枝１、ＭＯＳＦＥＴ Ｍ４のチャネルを通る電流枝が電流枝２とする。
【００４２】
ＭＯＳＦＥＴ Ｍ３のドレインと接地面との間の電流枝１には、チャネルが直列にとなるように、ダイオード接続されたＭＯＳＦＥＴ Ｍｄ１及びダイオード接続されたＭＯＳＦＥＴ Ｍ１がこの順で接続されている。ＭＯＳＦＥＴ Ｍｄ１のバックゲートはそのソース電極に接続されている。また、ＭＯＳＦＥＴ Ｍ１のバックゲートは、ＭＯＳＦＥＴ Ｍｄ１のソース電極に接続されている。すなわち、ＭＯＳＦＥＴ Ｍ１のバックゲートは、そのソース電圧よりもＶｓｇＭｄ１だけ高い電位とされている。ここで、ＶｓｇＭｄ１は、ＭＯＳＦＥＴ Ｍｄ１のソース-ゲート間電圧である。
【００４３】
一方、ＭＯＳＦＥＴ Ｍ４のドレインと接地面との間の電流枝２には、チャネルが直列にとなるように、ダイオード接続されたＭＯＳＦＥＴ Ｍｄ２及びダイオード接続されたＭＯＳＦＥＴ Ｍ２がこの順で接続され、さらにそれに続いて直列に抵抗Ｒｂが接続されている。ＭＯＳＦＥＴ Ｍｄ２のバックゲートはそのソース電極に接続されている。ＭＯＳＦＥＴ Ｍ２のバックゲートも、そのソース電極に接続されている。
【００４４】
ダイオード接続されたＭＯＳＦＥＴ Ｍ１，Ｍ２及び抵抗Ｒｂは、各電流枝の電流レベルを決定する。差動アンプＡＭＰは、等電圧の２つの入力電圧（ＶｇＭ３，ＶｇＭ４）を生成する。ＭＯＳＦＥＴ Ｍ１及びＭＯＳＦＥＴ Ｍ２のドレイン間の電圧がリファレンス電圧Ｖｒｅｆである。また、電流Ｉｂは抵抗Ｒｂを流れる電流である。尚、図１では、スタートアップ回路（Start-up circuit）は省略している。
【００４５】
以上のように構成された本実施例に係るリファレンス電圧回路について、以下その動作を説明する。
【００４６】
このリファレンス電圧回路において、ＭＯＳＦＥＴ Ｍ１，Ｍ２，Ｍｄ１，Ｍｄ２は弱反転領域で作動する。また、ＭＯＳＦＥＴ Ｍ１を除くすべてのＭＯＳＦＥＴのバックゲートはそのソースと同電位とされ、基板（バックゲート）-ソース間ＰＮ接合にバイアスがない状態とされている。一方、ＭＯＳＦＥＴ Ｍ１の基板-ソース間ＰＮ接合は、ＭＯＳＦＥＴ Ｍｄ１のソース-ゲート間電圧ＶｓｇＭｄ１により逆方向バイアスされている。
【００４７】
ＭＯＳＦＥＴ Ｍ３，Ｍ４により構成されるカレント・ミラー回路は、電流枝１，２に一定比率の電流を供給するが、ＭＯＳＦＥＴ Ｍ３，Ｍ４のドレイン電位の差は、作動アンプＡＭＰで増幅されてＭＯＳＦＥＴ Ｍ３，Ｍ４のゲートに負帰還される。作動アンプＡＭＰのゲインが極めて大きいとすると、ＭＯＳＦＥＴ Ｍ３，Ｍ４のドレイン電位に差が生じるとＭＯＳＦＥＴ Ｍ３，Ｍ４のチャネルに大電流が流れその電位差が縮小される。結果的に、ＭＯＳＦＥＴ Ｍ３，Ｍ４のドレイン電位の差は、ほぼ０Ｖの状態で安定する。故に、ＭＯＳＦＥＴ Ｍｄ１，Ｍｄ２のソース電圧は等しいと考えてよい。
【００４８】
一方、ＭＯＳＦＥＴ Ｍｄ１，Ｍｄ２は同一のサイズなので、ＭＯＳＦＥＴ Ｍｄ１のソース-ゲート間電圧ＶｓｇＭｄ１とＭＯＳＦＥＴ Ｍｄ２のソース-ゲート間電圧ＶｓｇＭｄ２は等しい。したがって、リファレンス電圧Ｖｒｅｆは次式（２）により表される。
【００４９】
【数２】
2008204148.tif 000004
【００５０】
ここで、Ｖｓｇ１，Ｖｓｇ２はそれぞれＭＯＳＦＥＴ Ｍ１，Ｍ２のソース-ゲート間電圧である。また、Ｖｓｇと表すとき符号はＶｓ−Ｖｇ、Ｖｇｓと表すとき符号はＶｇ−Ｖｓとする。他も同様である。
【００５１】
また、解析を簡単にするため、ＭＯＳＦＥＴ Ｍｄ１のソース-ゲート間電圧Ｖｓｇｄ１は次式（３）により近似する（非特許文献４参照）。
【００５２】
【数３】
2008204148.tif 000005
【００５３】
ここで、Ｖｔｈは閾値電圧である。ＫＭｄ１はＶｓｇｄ１の温度係数であり、負の値をとる。また、Ｔは温度、Ｔ０は動作温度領域の中心温度として選択された基準温度である。
【００５４】
一方、弱反転領域においては、表面電位（surface potential）φｓとＭＯＳＦＥＴ Ｍ１のソース-ゲート間電圧Ｖｓｇ１との関係は次式（４）のようになる（非特許文献１５参照）。
【００５５】
【数４】
2008204148.tif 000006
【００５６】
ここで、Ｖｔｈ１は閾値電圧、ｎ（Ｔ）は弱反転傾斜因子（subthreshold slope factor）、φＢはバルクのフェルミ・ポテンシャルである。
【００５７】
また、閾値電圧Ｖｔｈ１の温度モデルは次式（５）のように設定する（非特許文献１５参照）。
【００５８】
【数５】
2008204148.tif 000007
【００５９】
ここで、Ｖｔｈ１（Ｔ０）は温度Ｔ０における閾値電圧、ＫＴ１は閾値電圧の温度係数、ＫＴ２はＶｔｈ１の温度効果の基板バイアス係数、Ｖｂｓ１はＭＯＳＦＥＴ Ｍ１のバックゲート-ソース間電圧である。図１の回路では、Ｖｂｓ１＝Ｖｓｇｄ１である。
【００６０】
また、φｓ（Ｔ）−２φＢ（Ｔ）は温度の関数として次式（６）のように表される。
【００６１】
【数６】
2008204148.tif 000008
【００６２】
また、通常の動作温度領域の範囲では、ｎ（Ｔ）≒ｎ（Ｔ０）としてもよい（非特許文献４参照）。
【００６３】
上記式（３），（４），（５），（６）より、逆方向バイアス接続のＶｓｇ１の温度特性は次式（７）により表すことができる。
【００６４】
【数７】
2008204148.tif 000009
【００６５】
式（７）において、第１項は基板効果のないＭＯＳＦＥＴ Ｍ１の温度係数、第２項は逆方向バイアス基板効果により生じる付加的な影響を表す。ここで、図１の回路では、ＭＯＳＦＥＴ Ｍ１のバックゲート-ソース間接合が逆方向バイアスされていることに注意する。故に、ＭＯＳＦＥＴ Ｍ１の閾値電圧の絶対値は逆方向バイアスにより増加する。
【００６６】
図２に、逆方向バイアスがある場合とない場合とにおけるＭＯＳＦＥＴ Ｍ１のソース-ゲート間電圧温度特性を示す。図２のグラフの水平軸は温度、垂直軸はＶｓｇを表す。Ｖｓｇ１と逆方向バイアスされたＶｓｇ２との差がリファレンス電圧Ｖｒｅｆである。
【００６７】
よく知られているように、温度の上昇に伴い、ＭＯＳＦＥＴ Ｍ１の閾値電圧は増加し、逆方向バイアス接続のないＶｓｇ１とＶｓｇ２との差電圧も増加する。
【００６８】
他方、逆方向バイアス接続のあるＶｓｇ１とＶｓｇ２との差電圧Ｖｒｅｆは、温度が上昇してもほぼ一定に保たれる。
【００６９】
式（７）の第２項 (KT2/T0)[KMd1((T/T0)-1)+Vsgd1] は正であり、温度上昇に伴って減少する。そのため、逆方向バイアス接続のあるＭＯＳＦＥＴ Ｍ１の温度係数は、逆方向バイアス接続のないＭＯＳＦＥＴ Ｍ１の温度係数よりも小さくなる。従って、Ｍ１対Ｍ２のサイズ比とＭ３対Ｍ４のサイズ比を適度に選択することによって、逆方向バイアス接続のＭＯＳＦＥＴ Ｍ１の温度係数は、逆方向バイアス接続のないＭＯＳＦＥＴ Ｍ２の温度係数と同様となるように修正することができる。従って、逆方向バイアス基板効果を用いることによって、温度に依存しないリファレンス電圧Ｖｒｅｆを得ることが可能となる。
【００７０】
以上より、本実施例に係るリファレンス電圧回路の利点を要約すると、以下の通りである。
（１）適切な大きさのＶｒｅｆを得るため、基板効果を利用して、ＭＯＳＦＥＴの閾値電圧を変更することができる。
（２）基板効果のあるＭＯＳＦＥＴの温度係数を、素子サイズの選択によって適宜変更することができる。
（３）ソースとバックゲートとの間のバイアス電圧は、温度によって変化する動的な電圧である。
【００７１】
尚、本実施例ではｐチャネルＭＯＳＦＥＴを用いてリファレンス電圧回路を構成した零を示したが、ｎチャネルＭＯＳＦＥＴを用いても本実施例と同様の回路を構成することができる（但し、電圧極性は反転する）。
【００７２】
また、各ＭＯＳＦＥＴのかわりに、一般的に、各種の電界効果トランジスタ（ＭＩＳＦＥＴ等）に置き換えることもできる。
【００７３】
また、抵抗Ｒｂについても、ＭＯＳＦＥＴのチャネルを利用した抵抗に置き換えることもできる。
【００７４】
更に、ダイオード接続された２つのＭＯＳＦＥＴ Ｍｄ１，Ｍｄ２は、ダイオードで置き換えてもよい。
【実施例２】
【００７５】
図３は、本発明の実施例２に係るリファレンス電圧回路の構成を表す図である。本実施例のリファレンス電圧回路は、２つの抵抗Ｒ０，Ｒｂ、２つのダイオードＤ１，Ｄ２、及び２つのｐチャネルＭＯＳＦＥＴ Ｍ１，Ｍ２を備えている。尚、ここでダイオードＤ１，Ｄ２については、半導体チップ上に実装する場合には、図１のＭｄ１，Ｍｄ２のようなダイオード接続ＭＯＳＦＥＴを使用してもよい。また、ＭＯＳＦＥＴ Ｍ１，Ｍ２は弱反転領域において作動する。
【００７６】
抵抗Ｒ０の一端には電源電圧Ｖｄｄが印加され、他端はダイオードＤ１，Ｄ２のアノード側に共通に接続されている。ダイオードＤ１のカソードと接地電位との間には、ＭＯＳＦＥＴ Ｍ１のチャネルが接続されている。ＭＯＳＦＥＴ Ｍ１は、そのゲートがそのドレインに接続され、そのバックゲートがダイオードＤ１のアノード電極に接続されている。
【００７７】
一方、ダイオードＤ２のカソードと接地電位との間には、ＭＯＳＦＥＴ Ｍ２のチャネルと抵抗Ｒｂとがこの順序で接続されている。ＭＯＳＦＥＴ Ｍ１は、そのゲートがそのドレインに接続され、そのバックゲートが自己のソース電極に接続されている。
【００７８】
この回路においても、実施例１と同様、ＭＯＳＦＥＴ Ｍ１及びＭＯＳＦＥＴ Ｍ２のドレイン間の電圧がリファレンス電圧Ｖｒｅｆである。
【００７９】
本実施例では、図１の低電圧定電流源（Ｍ３，Ｍ４，ＡＭＰ）の代わりに、電流バイアス回路として電源に接続された抵抗Ｒ０を用いている点と、ＭＯＳＦＥＴ Ｍｄ１，Ｍｄ２をＤ１，Ｄ２に置き換えた点のみが異なり、その他は実施例１と同様である。尚、この場合も、ＭＯＳＦＥＴ Ｍ１，Ｍ２のソース電位を等しくするため、ダイオードＤ１、Ｄ２は同一サイズのダイオードが使用される。
【００８０】
本実施例の回路の動作原理は、実施例１と同様であるため、詳細な説明は省略する。
【００８１】
尚、本実施例の構成を用いれば、実施例１の回路よりも構成が簡単となるため、回路の実装面積を小さくすることができ、消費電力も低減させることができる。その反面、電源電圧の変動に対する安定性は、実施例１の場合に比べて劣ることとなる。
【００８２】
尚、本実施例ではｐチャネルＭＯＳＦＥＴを用いてリファレンス電圧回路を構成した零を示したが、ｎチャネルＭＯＳＦＥＴを用いても本実施例と同様の回路を構成することができる（但し、電圧極性は反転する）。また、各ＭＯＳＦＥＴのかわりに、一般的に、各種の電界効果トランジスタ（ＭＩＳＦＥＴ等）に置き換えることもできる。また、抵抗Ｒｂについても、ＭＯＳＦＥＴのチャネルを利用した抵抗に置き換えることもできる。
【実施例３】
【００８３】
図４は、実施例３に係るリファレンス電圧回路の構成を表す図である。本実施例のリファレンス電圧回路は、３つの抵抗Ｒ１，Ｒ２，Ｒｂ、差動アンプＡＭＰ、２つのダイオードＤ１，Ｄ２、及び２つのＭＯＳＦＥＴ Ｍ１，Ｍ２を備えている。ＭＯＳＦＥＴ Ｍ１，Ｍ２は弱反転領域において作動する。
【００８４】
本実施例のリファレンス電圧回路は、電流バイアス回路の部分のみが実施例２と異なり、他の部分は実施例２と同一なので説明は省略する。
【００８５】
本実施例では、差動アンプＡＭＰと抵抗Ｒ１，Ｒ２を用いて電流バイアス回路が構成されている。差動アンプＡＭＰは、ダイオードＤ１，Ｄ２のアノード電圧の差を増幅し、その増幅電圧を抵抗Ｒ１，Ｒ２が共通に接続されたノードｐに負帰還する構成とされている。また、差動アンプＡＭＰのゲインは十分に大きいとする。
【００８６】
この回路は、ダイオードＤ１，Ｄ２のアノード電圧の差が有限値（０でない値）となると、その差が増幅され抵抗Ｒ１，Ｒ２の共通ノードｐに大きな電圧が加わる。これにより、ダイオードＤ１，Ｄ２のアノード電圧が引き上げられ、ダイオードＤ１，Ｄ２に大きな電流が流れアノード電圧の差が抑えられる。従って、ダイオードＤ１，Ｄ２のアノード電圧の差は常に０付近に設定される。
【００８７】
その他の電圧発生の動作については、実施例１，２と同様である。
【００８８】
尚、本実施例ではｐチャネルＭＯＳＦＥＴを用いてリファレンス電圧回路を構成した零を示したが、ｎチャネルＭＯＳＦＥＴを用いても本実施例と同様の回路を構成することができる（但し、電圧極性は反転する）。また、各ＭＯＳＦＥＴのかわりに、一般的に、各種の電界効果トランジスタ（ＭＩＳＦＥＴ等）に置き換えることもできる。また、抵抗Ｒｂについても、ＭＯＳＦＥＴのチャネルを利用した抵抗に置き換えることもできる。また、ダイオードＤ１，Ｄ２についても、半導体チップ上に実装する場合には、図１のＭｄ１，Ｍｄ２のようなダイオード接続ＭＯＳＦＥＴを使用してもよい。
【実施例４】
【００８９】
図５は、実施例４に係るリファレンス電圧回路の構成を表す図である。本実施例のリファレンス電圧回路は、４つのＭＯＳＦＥＴ Ｍ１，Ｍ２，Ｍ３，Ｍ４、２つのダイオードＤ１，Ｄ２、差動アンプＡＭＰ、及び抵抗Ｒｂを備えている。２つのダイオードＤ１，Ｄ２は、半導体チップ上に実装する場合、図１のＭｄ１，Ｍｄ２のようなダイオード接続ＭＯＳＦＥＴに置き換えることができる。また、ＭＯＳＦＥＴ Ｍ１，Ｍ２は弱反転領域において作動する。
【００９０】
本実施例のリファレンス電圧回路と実施例１のリファレンス回路とを比較すると、ＭＯＳＦＥＴ Ｍｄ１，Ｍｄ２がダイオードＤ１，Ｄ２に置き換わった点と、差動アンプＡＭＰの２つの入力端子が、ＭＯＳＦＥＴ Ｍ１，Ｍ２のソースにそれぞれ接続されている点のみが異なっている。これにより、２つのＭＯＳＦＥＴ Ｍ１，Ｍ２のソース電位はほぼ等しい状態に設定される。
【００９１】
他の構成及び動作に関しては実施例１と同様であるため、説明は省略する。
【００９２】
尚、本実施例ではｐチャネルＭＯＳＦＥＴを用いてリファレンス電圧回路を構成した零を示したが、ｎチャネルＭＯＳＦＥＴを用いても本実施例と同様の回路を構成することができる（但し、電圧極性は反転する）。また、各ＭＯＳＦＥＴのかわりに、一般的に、各種の電界効果トランジスタ（ＭＩＳＦＥＴ等）に置き換えることもできる。また、抵抗Ｒｂについても、ＭＯＳＦＥＴのチャネルを利用した抵抗に置き換えることもできる。
【実施例５】
【００９３】
図６は、実施例５に係るリファレンス電圧回路の構成を表す図である。本実施例のリファレンス電圧回路は、４つのＭＯＳＦＥＴ Ｍ１，Ｍ２，Ｍ３，Ｍ４、１つのダイオードＤ１、差動アンプＡＭＰ、及び抵抗Ｒｂを備えている。２つのダイオードＤ１，Ｄ２は、半導体チップ上に実装する場合、図１のＭｄ１，Ｍｄ２のようなダイオード接続ＭＯＳＦＥＴに置き換えることができる。また、ＭＯＳＦＥＴ Ｍ１，Ｍ２は弱反転領域において作動する。
【００９４】
本実施例のリファレンス電圧回路と実施例１のリファレンス回路とを比較すると、ＭＯＳＦＥＴ Ｍｄ１がダイオードＤ１に置き換わった点、差動アンプＡＭＰの２つの入力端子がＭＯＳＦＥＴ Ｍ１，Ｍ２のソースにそれぞれ接続されている点、及びＭＯＳＦＥＴ Ｍｄ２が省略された点が異なっている。
【００９５】
実施例１で説明したとおり、この回路では、電流バイアス回路であるＭＯＳＦＥＴ Ｍ３，Ｍ４が、ＭＯＳＦＥＴ Ｍ１，Ｍ２のチャネルに一定比率の電流を供給する。また、差動アンプＡＭＰにより、ＭＯＳＦＥＴ Ｍ１，Ｍ２のソース電位はほぼ等しい状態に保たれる。
【００９６】
ダイオードＤ１は、ＭＯＳＦＥＴ Ｍ１のバックゲート-ソース間接合を逆方向バイアスとするために用いられている。
【００９７】
この構成によっても、実施例１と同様、温度特性が安定した低電圧・低消費電力のリファレンス電圧回路を得ることができる。
【００９８】
尚、本実施例ではｐチャネルＭＯＳＦＥＴを用いてリファレンス電圧回路を構成した零を示したが、ｎチャネルＭＯＳＦＥＴを用いても本実施例と同様の回路を構成することができる（但し、電圧極性は反転する）。また、各ＭＯＳＦＥＴのかわりに、一般的に、各種の電界効果トランジスタ（ＭＩＳＦＥＴ等）に置き換えることもできる。また、抵抗Ｒｂについても、ＭＯＳＦＥＴのチャネルを利用した抵抗に置き換えることもできる。
【実施例６】
【００９９】
図７は、実施例６に係るリファレンス電圧回路の構成を表す図である。本実施例のリファレンス電圧回路は、４つのＭＯＳＦＥＴ Ｍ１，Ｍ２，Ｍ３，Ｍ４、４つのダイオードＤ１１，Ｄ１２，Ｄ２１，Ｄ２２、差動アンプＡＭＰ、及び抵抗Ｒｂを備えている。４つのダイオードＤ１１，Ｄ１２，Ｄ２１，Ｄ２２は、半導体チップ上に実装する場合、図１のＭｄ１，Ｍｄ２のようなダイオード接続ＭＯＳＦＥＴに置き換えることができる。また、ＭＯＳＦＥＴ Ｍ１，Ｍ２は弱反転領域において作動する。
【０１００】
本実施例のリファレンス電圧回路と実施例１のリファレンス回路とを比較すると、ＭＯＳＦＥＴ Ｍｄ１，Ｍｄ２がダイオードＤ１１，Ｄ２１に置き換わった点、ダイオードＤ１２，Ｄ２２が、それぞれ、ダイオードＤ１１のカソードとＭＯＳＦＥＴ Ｍ１のソースの間、ダイオードＤ２１のカソードとＭＯＳＦＥＴ Ｍ２のソースの間に新たに追加された点、ＭＯＳＦＥＴ Ｍ２のバックゲートがダイオードＤ２２を介して自己のソース電極に接続されている点が異なっている。
【０１０１】
この構成では、ＭＯＳＦＥＴ Ｍ２のバックゲート-ソース間接合には浅い逆方向バイアスが加わり、ＭＯＳＦＥＴ Ｍ１のバックゲート-ソース間接合にはより深い逆方向バイアスが加わることになる。このように、ＭＯＳＦＥＴ Ｍ１，Ｍ２の双方に逆方向バイアスを加えると共に、そのバイアスの深さを変えることによっても、実施例１と同様、リファレンス電圧の温度依存性が極めて小さいリファレンス電圧回路を設計することができる。
【０１０２】
但し、本実施例のリファレンス電圧回路は、実施例１に比べてダイオードが１段余分に追加されるため、低電圧・低消費電力化の面では、実施例１の回路よりも不利である。
【０１０３】
尚、本実施例ではｐチャネルＭＯＳＦＥＴを用いてリファレンス電圧回路を構成した零を示したが、ｎチャネルＭＯＳＦＥＴを用いても本実施例と同様の回路を構成することができる（但し、電圧極性は反転する）。また、各ＭＯＳＦＥＴのかわりに、一般的に、各種の電界効果トランジスタ（ＭＩＳＦＥＴ等）に置き換えることもできる。また、抵抗Ｒｂについても、ＭＯＳＦＥＴのチャネルを利用した抵抗に置き換えることもできる。
【実施例７】
【０１０４】
図８は、実施例７に係るリファレンス電圧回路の構成を表す図である。本実施例のリファレンス電圧回路は、４つのＭＯＳＦＥＴ Ｍ１，Ｍ２，Ｍ３，Ｍ４、２つのダイオードＤ１，Ｄ２、差動アンプＡＭＰ、及び抵抗Ｒｂを備えている。２つのダイオードＤ１，Ｄ２は、半導体チップ上に実装する場合、図１のＭｄ１，Ｍｄ２のようなダイオード接続ＭＯＳＦＥＴに置き換えることができる。また、ＭＯＳＦＥＴ Ｍ１，Ｍ２は弱反転領域において作動する。
【０１０５】
本実施例のリファレンス電圧回路と実施例１のリファレンス回路とを比較すると、ＭＯＳＦＥＴ Ｍｄ１，Ｍｄ２がダイオードＤ１１，Ｄ２１に置き換わった点、及びＭＯＳＦＥＴ Ｍ２のバックゲートが自己のドレイン電極に接続されている点が異なっている。
【０１０６】
この場合、ＭＯＳＦＥＴ Ｍ１のバックゲート-ソース間接合には逆方向バイアスが加えられ、ＭＯＳＦＥＴ Ｍ２のバックゲート-ソース間接合には順方向バイアスが加えられる。
【０１０７】
このように構成しても、実施例１と同様、温度特性が安定した低電圧・低消費電力のリファレンス電圧回路を得ることができる。
【０１０８】
尚、本実施例ではｐチャネルＭＯＳＦＥＴを用いてリファレンス電圧回路を構成した零を示したが、ｎチャネルＭＯＳＦＥＴを用いても本実施例と同様の回路を構成することができる（但し、電圧極性は反転する）。また、各ＭＯＳＦＥＴのかわりに、一般的に、各種の電界効果トランジスタ（ＭＩＳＦＥＴ等）に置き換えることもできる。また、抵抗Ｒｂについても、ＭＯＳＦＥＴのチャネルを利用した抵抗に置き換えることもできる。
【図面の簡単な説明】
【０１０９】
【図１】本発明の実施例１に係るリファレンス電圧回路の構成を表す図である。
【図２】逆方向バイアスがある場合とない場合とにおけるＭＯＳＦＥＴ Ｍ１のソース-ゲート間電圧温度特性を示すグラフである。
【図３】本発明の実施例２に係るリファレンス電圧回路の構成を表す図である。
【図４】実施例３に係るリファレンス電圧回路の構成を表す図である。
【図５】実施例４に係るリファレンス電圧回路の構成を表す図である。
【図６】実施例５に係るリファレンス電圧回路の構成を表す図である。
【図７】実施例６に係るリファレンス電圧回路の構成を表す図である。
【図８】実施例７に係るリファレンス電圧回路の構成を表す図である。
【図９】非特許文献１２に記載のリファレンス電圧回路である
【符号の説明】
【０１１０】
Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍｄ１，Ｍｄ２  ＭＯＳＦＥＴ
Ｄ１，Ｄ２，Ｄ１１，Ｄ１２，Ｄ２１，Ｄ２２  ダイオード
Ｒｂ，Ｒ０，Ｒ１，Ｒ２  抵抗
ＡＭＰ  差動アンプ
【図１】
2008204148.tif 000010
【図２】
2008204148.tif 000011
【図３】
2008204148.tif 000012
【図４】
2008204148.tif 000013
【図５】
2008204148.tif 000014
【図６】
2008204148.tif 000015
【図７】
2008204148.tif 000016
【図８】
2008204148.tif 000017
【図９】
2008204148.tif 000018