(57)【要約】【課題】本発明はビデオデータ等の印刷データを印刷エンジンに転送する印刷データ転送装置に関し、特に本発明はメモリから読み出したデータ幅の単位を変更し、高ビット数単位のデータ転送に変換可能な印刷データ転送装置を提供するものである。【解決手段】本発明はタンデム方式の印刷装置に適用され、ブラック（Ｋ）、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）の各色にメモリからの画像データを低ビット数単位で転送する転送回路が設けられ、一の水平同期信号(ENG-HSYNC)に基づき、２つの水平同期信号(RIP-HSYNC)を生成し、低ビット数単位の画像データを高周波のクロックで転送することによって、高階調の印字ヘッドへの画像データの転送を行うことができる。【選択図】  図１
2008042836.tif 000002
【特許請求の範囲】
【請求項１】
印字ヘッドの１ラインに画像データを書き込むための水平同期信号に基づいて複数の同期信号を作成する同期信号作成手段と、
高階調の画像データを記憶する画像記憶手段と、
前記複数の同期信号に従って前記画像データを低ビット数単位で転送するデータ転送手段と、
該データ転送手段によって転送された画像データを一時保管する一時保管手段と、
該一時保管手段に保管された画像データを読み出し、印字ヘッドに出力する出力手段と、
を有することを特徴とする画像データ転送装置。
【請求項２】
前記一時保管手段は２個の一時保管部を有し、該一時保管手段に転送される前記低ビット数単位の画像データを交互に該一時保管部に書き込むことを特徴とする請求項１記載の印刷データ転送装置。
【請求項３】
前記同期信号は２つであり、該２つ同期信号が交互に低ビット数単位の画像データを転送し、前記２個の一時保管部に画像データを書き込むことを特徴とする請求項２記載の印刷データ転送装置。
【請求項４】
前記一時保管手段は単一であり、該一時保管手段に転送される前記低ビット数単位の画像データを該単一の一時保管手段に書き込むことを特徴とする請求項１記載の印刷データ転送装置。
【請求項５】
前記一時保管手段に画像データを転送する際、該一時保管手段への画像データの書き込みを一時中断し、所定ビット数のマイナスシフト処理を行うことを特徴とする請求項１、２、３、又は４記載の印刷データ転送装置。
【請求項６】
前記一時保管手段に保管した画像データを読み出す際、該一時保管手段からの読み出し処理を一時中断し、所定ビット数のプラスシフト処理を行うことを特徴とする請求項１、２、３、４、又は５記載の印刷データ転送装置。
【請求項７】
前記一時保管手段に保管した画像データを読み出した後、読み出した画像データをマスクするマスク処理を行うことを特徴とする請求項１、２、３、４、５、又は６記載の印刷データ転送装置。
【請求項８】
前記一時保管手段に保管された画像データの読み出し処理は、１ラインの有効ドット数を設定した設定値からカウンタ手段によって計数処理を行い、前記設定値がゼロになるまで画像データの読み出し処理を行うことを特徴とする請求項１、２、３、４、５、６、又は７記載の印刷データ転送装置。
【請求項９】
前記カウンタ手段によって、前記１ラインの有効ドット数の計数処理を終了すると、該終了信号を前記一時保管手段への前記画像データの読み込み開始指示に使用することを特徴とする請求項８記載の印刷データ転送装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ビデオデータ等の印刷データを印刷エンジンに転送する印刷データ転送装置に関する。
【背景技術】
【０００２】
今日、各種印刷装置が使用され、例えばタンデム構造の印刷装置は、画像メモリに展開されたビデオデータを印字ヘッドに転送し、記録媒体への印刷処理を色毎に行っている。
例えば、特許文献１は連続的にメモリをアクセスすることを目的とし、特にバンドの区切りに位置する箇所をアクセスする際、バースト単位を変更することにより、余分なメモリアクセスを行わない制御方法を開示している。
【０００３】
また、特許文献２は画像データの後端から複数ドットを１つの単位としてデータ転送する際、正しく元に戻せることを目的として、ドットの並びを変更し、画素の位置ずれを生じさせない画像形成装置を提案している。
【特許文献１】特開２００２−１８９６９４号公報
【特許文献２】特開平９−１７１４４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、印字ヘッドは高階調用を使用しているが、ビデオデータの転送を行うデータ転送回路の性能が劣る場合がある。例えば、印字ヘッドは１ドット２５６階調の印字が可能であるが、ビデオデータの転送を行う転送回路が１ドット４ビット単位での転送しかできない場合である。このような場合、迅速な印刷処理を行うことができない。尚、上記特許文献１及び特許文献２の発明では、上記問題を解決することはできない。
【０００５】
そこで、本発明はメモリから読み出したデータ幅の単位を変更し、高ビット数単位のデータ転送に変換可能な印刷データ転送装置を提供するものである。
【課題を解決するための手段】
【０００６】
上記課題は本発明によれば、印字ヘッドの１ラインに画像データを書き込むための水平同期信号に基づいて複数の同期信号を作成する同期信号作成手段と、高階調の画像データを記憶する画像記憶手段と、前記複数の同期信号に従って前記画像データを低ビット数単位で転送するデータ転送手段と、該データ転送手段によって転送された画像データを一時保管する一時保管手段と、該一時保管手段に保管された画像データを読み出し、印字ヘッドに出力する出力手段とを有する画像データ転送装置を提供することによって達成できる。
【０００７】
このように構成することにより、画像データの転送処理を行う際、低階調用データ転送回路を使用する場合でも、高階調印字ヘッドに対して画像データの転送を行うことができる。この際、一時保管手段に転送する低ビット数単位の転送処理を高周波のクロック信号に同期させて行うことにより、転送速度を低下させることなく画像データの転送処理を行うことができる。
【０００８】
また、前記一時保管手段は、例えば２個の一時保管部を有し、該一時保管手段に転送される前記低ビット数単位の画像データを交互に該一時保管部に書き込む構成である。このように構成することにより、転送速度を低下させることなく画像データの転送を行うことができる。
【０００９】
また、前記同期信号は、例えば２つで構成され、該２つ同期信号が交互に低ビット数単位の画像データを転送し、前記２個の一時保管部に画像データを書き込む構成である。このように構成することにより、効率よく画像データの転送を行うことができる。
【００１０】
また、前記一時保管手段は、例えば単一の構成であり、該一時保管手段に転送される前記低ビット数単位の画像データを該単一の一時保管手段に書き込む構成である。このように構成することにより、回路規模の小さい画像データ転送装置によって印字ヘッドへの高階調画像データの転送が可能となる。
【００１１】
また、前記一時保管手段に保管された画像データの読み出し処理は、例えば１ラインの有効ドット数を設定した設定手段からカウンタ手段によって計数処理を行い、設定値がゼロになるまで画像データの読み出し処理を行う構成である。
【００１２】
さらに、前記カウンタ手段によって、例えば前記１ラインの有効ドット数の計数処理を終了すると、該終了信号を前記一時保管手段への前記画像データの読み込み開始指示に使用する構成である。このように構成することにより、データ転送をより高速に行うことができる。
【発明の効果】
【００１３】
上記課題の解決手段によれば、画像データの転送処理を行う際、低階調用データ転送回路を使用し、周波数の高いクロック信号によって高解像度の印字ヘッドへの画像データの転送を、転送速度を低下させることなく行うことができる。
【００１４】
また、単一の一時保管手段を使用することによって、回路規模の小さい画像データ転送装置によって印字ヘッドへの高階調画像データの転送が可能となる。
さらに、１ラインの有効ドット数の計数処理の終了に基づく終了信号を前記一時保管手段への前記画像データの読み込み開始指示に使用することによって、より効率よく画像データの転送処理を行うことができる。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照しながら本発明の実施の形態について説明する。
図１は本例の印刷データ転送装置の全体構成図である。画像データ転送装置１は、ＣＰＵ２、メモリ３、メモリコントローラ４、ファーストイン・ファーストアウトメモリ（以下、ＦＩＦＯで示す）５ａ、５ｂ、マスク・有効制御部６、水平同期コントローラ７、低階調用データ転送制御回路８等で構成されている。尚、ブラック（Ｋ）に対する上記ＦＩＦＯ５ａ、５ｂ、マスク・有効制御部６、及び水平同期コントローラ７、低階調用データ転送制御回路８を含むＡ部の構成は、他の色（イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ））についても同様の回路構成である。
【００１６】
尚、同図に示すＫ、Ｙ、Ｍ、Ｃは、それぞれ対応する色の印字ヘッド制御部であり、例えばＬＥＤ露光ヘッド、ヘッド駆動回路等を含む構成である。また、中間転写ベルト９には各印字ヘッド制御部の制御に従って画像データに従ったトナー画像が形成され、更にこのトナー画像は記録紙に転写される。
【００１７】
図２は１ライン当たりＶＣＬＫ数が７００８、左端プラスシフト２ドット、左端マスク５ドット、有効ドット数７００１の時の１色についての各設定値と画像エリアの関係を示す。尚、本例では１ドット当たりの階調数が２５６、即ち１ドットを８ビットで表現するものとする。
【００１８】
また、図３は１ライン当たりＶＣＬＫ数７００８、左端マイナスシフト２ドット、左端マスク４ドット、有効ドット数７００１の時の1色についての各設定値と画像エリアの関係を示す。尚、両図に示す左端マスク、１ライン有効ドット数、左端プラスシフト等の具体的内容については後述する。
【００１９】
また、図４は上記メモリ３に記憶される画像データのデータ構成を示す図であり、８ビットで１ドット分のデータを記憶する。すなわち、「１−０〜１−７」の８ビットのデータが１ドットの画像データを構成する。また、「２−０〜２−７」の８ビットのデータが次の１ドットの画像データを構成し、以下同様に「７００８−０〜７００８−７」の８ビットのデータで１ドットの画像データを構成している所までの、７００８ドットで１ラインの画像データを示す。次のラインも同様に「７００９−０〜７００９−７」の８ビットで１ドットの画像データを構成している。
【００２０】
図５は、本例の全体処理を説明するフローチャートである。先ず、メモリ３には上記構成の１ドット８ビット構成の画像データが記憶されており、メモリコントローラ４の制御によって、メモリ３から低階調用データ転送制御回路８に転送される（ステップ（以下、Ｓで示す）１、２）。
【００２１】
次に、低階調用データ転送制御回路８から低ビット数単位で転送する画像データが読み出され、左端マイナスシフト制御が行われ（Ｓ３）、その後ＦＩＦＯ５ａ、５ｂに交互に画像データが転送される（Ｓ４）。次に、ＦＩＦＯ５ａ、５ｂから画像データが読み出され、高階調データへの並び換え処理が行われ（Ｓ５）、更に左端プラスシフト制御（Ｓ６）、及び左端マスク制御が行われ（Ｓ７）、更に１ライン有効ドット制御が行われる（Ｓ８）。その後、印字ヘッド制御部に画像データが出力され、対応する印字ヘッドから中間転写ベルト９を介して記録紙への印刷処理が行われる（Ｓ９）。
【００２２】
上記各制御は、プリンタエンジンからの水平同期信号(ENG-HSYNC)の出力に基づいて実行され、ビデオデータがＶＣＬＫに同期して出力される。
図６は水平同期コントローラ７、及び水平同期コントローラ７近傍の回路構成を示す。水平同期コントローラ７には、上記のようにプリンタエンジンから水平同期信号(ENG-HSYNC)が入力する。また、水平同期コントローラ７にはカウント数設定部１０ａから設定値を順次減算するカウンタ１０ｂと、カウント数設定部１１ａから設定値を順次減算するカウンタ１１ｂが接続されている。
【００２３】
また、後述するＦＩＦＯ５ａ、５ｂに交互に画像データを出力するための水平同期信号(RIP-HSYNC)を作成する信号幅設定部１３ａとカウンタ１３ｂ、水平同期信号(RIP-HSYNC)の間隔を設定するための信号間隙設定部１４ａとカウンタ１４ｂも接続されている。
【００２４】
水平同期コントローラ７は、図７に示すフローチャートに従って駆動する。すなわち、垂直同期信号(ENG-VCLK)の出力後、印字ヘッド制御部から出力される水平同期信号(ENG-HSYNC)の入力を待ち（ステップ（以下、ＳＴで示す）１、２）、水平同期信号(ENG-HSYNC)が入力すると（ＳＴ２がＹes）、カウンタ１０ｂをイネーブルとし、カウント数設定部１０ａに予め設定された設定値（HSYNC to VCLK数）を減算する（ＳＴ３）。そして、計数処理が終了すると（ＳＴ４がＹes）、前述のＦＩＦＯ５ａ、５ｂ、マスク・有効制御部６等へのカウント処理の開始を指示する（ＳＴ５）。したがって、水平同期信号(ENG-HSYNC)が入力し、カウント開始指示が行われるまでの時間は、前述の図２及び図３に示す“HSYNC to VCLK数”で決定される時間が確保される。
【００２５】
次に、カウンタ１１ｂをイネーブルとし、カウント数設定部１１ａに予め設定されたVCLK数のデータを減算する（ＳＴ６）。そして、設定されたVCLK数分クロック信号を発生させる（ＳＴ７）。
【００２６】
次に、水平同期信号(RIP-HSYNC)の生成処理を図８に示すタイムチャート、及び図９に示す動作シーケンスを用いて説明する。先ず、待機状態から（ステップ（以下、ＳＰで示す）１）、水平同期信号(ENG-HSYNC)が入力すると（ＳＰ２がＹes）、水平同期信号(RIP-HSYNC)を出力し（ＳＰ３）、以後カウンタ１３ｂは信号幅設定部１３ａに設定された信号幅のデータの減算処理を行い、カウント処理が終了すると（ＳＰ４がＹes）、更にカウンタ１４ｂを駆動し、信号間隙設定部１４ａに設定された信号間隙のデータを減算する（ＳＰ５、ＳＰ６）。そして、この減算処理が終了すると（ＳＰ６がＹes）、次の水平同期信号(RIP-HSYNC)の出力を行い（ＳＰ７）、設定された前述の信号幅の水平同期信号(RIP-HSYNC)の出力を行う（ＳＰ８がＹes）。その後、上記処理を繰り返すことによって、図８に示すａ、ｂの２つの水平同期信号(RIP-HSYNC)を順次生成する。この水平同期信号(RIP-HSYNC)は低階調用データ転送制御回路８に供給され、ＦＩＦＯ５ａ、５ｂへの画像データの転送処理に使用される。
【００２７】
また、図８に示すＦＩＦＯ−ＲＤセレクト信号、及びＦＩＦＯ−ＷＲイネーブル信号も水平同期コントローラ７によって生成される。図１０はＦＩＦＯ−ＲＤセレクト信号、及びＦＩＦＯ−ＷＲイネーブル信号を生成する処理を説明する動作シーケンスである。
【００２８】
図８のタイムチャートにも示すように、ＦＩＦＯ−ＲＤセレクト信号とＦＩＦＯ−ＷＲイネーブル信号は、水平同期信号(ENG-HSYNC)の入力毎に、交互にセレクト状態及びイネーブル状態を変化させる。具体的には、先ず待機状態においてＦＩＦ５ａ（ＦＩＦＯ−０）に記憶された画像データの読み出しを行うＦＩＦＯ−ＲＤ０をセレクト状態、ＦＩＦ５ｂ（ＦＩＦＯ−１）に画像データを書き込むＦＩＦＯ−ＷＲ１をイネーブル状態に設定する（ステップ（以下、Ｕで示す）１）。その後、水平同期信号(ENG-HSYNC)が入力すると（Ｕ２がＹes）、ＦＩＦ５ｂ（ＦＩＦＯ−１）に記憶された画像データの読み出しを行うＦＩＦＯ−ＲＤ１をセレクト状態とし、ＦＩＦ５ａ（ＦＩＦＯ−０）に画像データを書き込むＦＩＦＯ−ＷＲ０をイネーブル状態に変化させ（Ｕ３）、以後水平同期信号(ENG-HSYNC)の入力に従って交互に出力を切り替える（Ｕ４、Ｕ１、・・・）。
【００２９】
上記処理によって生成されたＦＩＦＯ−ＷＲイネーブル信号は、次に説明するライトアドレス生成部に供給され、ＦＩＦＯ−ＲＤセレクト信号は後述するリードアドレス生成部に供給される。
【００３０】
図１１はライトアドレス生成部Ｅの構成を示す図であり、ＦＩＦＯ５ａ、５ｂの構成も含む回路で示している。ライトアドレス生成部Ｅはライトアドレス生成回路１５、左端マイナスシフトドット数設定部１６ａ、左端マイナスシフトドット数カウンタ１６ｂ、及びアドレス生成カウンタ１７で構成されている。また、図１２はライトアドレス生成部Ｅの動作シーケンスを示し、図１３はそのタイムチャートである。
【００３１】
先ず、図１２において、記録紙と記録紙間等、印字動作を行っていない間、即ち垂直同期信号（ＶＳＹＮＣ）がインアクティブ時、初期状態であり（ステップ（以下、Ｗで示す）１）、印字動作が始まり、水平同期信号(ENG-HSYNC)が入力すると（Ｗ２）、低階調用データ転送制御回路８に前述の水平同期信号(RIP-HSYNC)が入力し、低階調用データ転送制御回路８からライトアドレス生成回路１５にクロック信号(RIP-VCLK)が供給される。
【００３２】
ライトアドレス生成回路１５はクロック信号(RIP-VCLK)に同期して、先ず左端マイナスシフトドット数カウンタ１６ｂを駆動し、左端マイナスシフトドット数設定部１６ａに設定されている左端シフトドット数の値の２倍の値をロードする。さらに（FIFO-WR）アドレス生成カウンタを０に設定、即ちカウンタをクリアする（Ｗ３、Ｗ４）。ここで、２倍の値をロードする意味は、低階調用１ドット分のデータをシフトする必要があるからである。
【００３３】
次に、左端マイナスシフトの計数処理を行い（Ｗ５がＮo、Ｗ６）、左端マイナスシフトの計数処理が終了すると（Ｗ５がＹes）、以後のクロック信号(RIP-VCLK)に同期させてＦＩＦＯ５ａに低階調用データ転送制御回路８から画像データを取り込む（Ｗ７、Ｗ８）。この画像データの書き込み処理は、ＦＩＦＯ５ａ（ＦＩＦＯ−０）を、更に図１４に示すようにＦＩＦＯ−００とＦＩＦＯ−０１の２つに分け、それぞれのライトネーブルをアドレスの最下位ビットで振り分け、クロック信号(RIP-VCLK)に同期して画像データを４ビット毎に交互に書き込む。尚、同図に示すアンドゲート１２ａ、１２ｂは画像データを交互に取り込むための構成である。
【００３４】
その後、低階調用データ転送制御回路８は画像データを４ビット毎に転送し、図１５に示すように、４ビット画像データ（RIP-VideoData[３：０]）をＦＩＦＯ−００、ＦＩＦＯ−０１に交互に書き込む。図１６は上記処理によってＦＩＦＯ−００及びＦＩＦＯ−０１に画像データが転送される状態を示すタイムチャートである。
【００３５】
その後、水平同期信号(ENG-HSYNC)が出力されると（Ｗ９）、ＦＩＦＯ−ＷＲイネーブル信号が切り替わり、低階調用データ転送制御回路８から出力される画像データをＦＩＦＯ５ｂ（ＦＩＦＯ−１）に書き込む。この場合の処理は前述の図１２のフローチャート、及び図１３に示すタイムチャートと同様である。
【００３６】
上記のようにしてＦＩＦＯ５ａ、５ｂに画像データが記憶された後、リードアドレス制御部の制御により画像データをＦＩＦＯ５ａ、５ｂから読み出す。
図１７にリードアドレス生成部Ｃ（Ｃ部）の構成を示す。尚、同図にはＦＩＦＯ５ａ、５ｂ、ラインバッファセレクタ２０の構成も含めて示す。リードアドレス生成部Ｃはリードアドレス生成回路２２、左端シフトドット数設定部２３ａ、左端シフトドット数カウンタ２３ｂ、及びアドレス生成カウンタ２４で構成されている。
【００３７】
また、図１８はリードアドレス生成部Ｃの動作シーケンスを示し、図１９はそのタイムチャートを示す。先ず、図１８に示すように、待機状態から水平同期信号(ENG-HSYNC)が入力すると処理を開始し（Ｗ１０、Ｗ１１がＹes）、水平同期コントローラ７からクロック信号(ENG-VCLK)がアドレス生成回路２２に供給される。
【００３８】
リードアドレス生成部Ｃは、先ず左端プラスシフトを判断し（Ｗ１２）、左端シフトドット数設定部２３ａに左端プラスシフトのデータが設定されている場合、クロック信号(ENG-VCLK)に同期して左端シフトドット数カウンタ２３ｂを駆動し、計数処理を行う（Ｗ１２がＮo、Ｗ１３）。そして、左端シフトドット数分待機し、計数処理が終了すると（Ｗ１４がＹes）、以後クロック信号(ENG-VCLK)に同期してＦＩＦＯ５ａ、５ｂから画像データを読み出す。
【００３９】
この処理は、クロック信号(ENG-VCLK)の出力に同期して、ＦＩＦＯ−００とＦＩＦＯ−０１から画像データを読み出し、連続する４ビットの画像データ（RIP-VideoData[３：０]）を組み合わせてラインバッファセレクタ２０に転送する処理である。具体的には、待機状態からクロック信号(ENG-VCLK)が入力する（１になる）のを待ち（Ｗ１５、Ｗ１６がＹes）、更にクロック信号(ENG-VCLK)が０になることを確認して（Ｗ１７、Ｗ１８がＹes）、クロック信号(ENG-VCLK)のカウント処理の終了を判断する（Ｗ１９）。
【００４０】
この間、アドレス生成カウンタ２４のアドレスを順次加算し（＋１し）（Ｗ１９がＮo、Ｗ２０）、その後クロック信号(ENG-VCLK)が０となり、かつクロック信号(ENG-VCLK)のカウント処理が終了すると（Ｗ１７、Ｗ１８、Ｗ１９がＹes）、画像データのリード処理を終了する。
【００４１】
次に、マスク処理及び有効ドット制御について説明する。
図２０はマスク・有効制御部６の構成を示す。この構成は図１に示すＤ部に対応する。マスク・有効制御部６は、左端マスクドット・１ライン有効ドットコントローラ６´、左端マスクドット数設定部３１ａ、左端マスクドット数カウンタ３１ｂ、１ライン有効ドット数設定部３２ａ、１ライン有効ドット数カウンタ３２ｂ、及びデータイネーブル用ゲート回路３３´で構成されている。尚、同図に示すデータイネーブル用ゲート回路３３´は、前述の図１に示すデータイネーブル用ゲート回路３３が対応する。
【００４２】
図２１はマスク・有効制御部６の動作シーケンスを示し、図２２はそのタイムチャートを示す。先ず、待機状態においてデータイネーブル用ゲート回路３３´にはイネーブル信号が出力されず、ラインバッファセレクタ２０からの画像データはマスク状態である（ステップ（以下、Ｖで示す）１）。
【００４３】
次に、水平同期信号(ENG-HSYNC)が出力され、クロック信号(ENG-VCLK)の出力が行われると（Ｖ２がＹes）、先ず左端マスクを判断し（Ｖ３）、左端マスクドット数設定部３１ａに左端マスクドット数のデータが設定されている場合（Ｖ３がＹes）、クロック信号(ENG-VCLK)に同期して左端マスクドット数カウンタ３１ｂを駆動し、計数処理を行う（Ｖ４）。この間、データイネーブル用ゲート回路３３にはイネーブル信号が出力されず、マスク状態が維持される。その後、上記計数処理が終了すると、以後クロック信号(ENG-VCLK)に同期してラインバッファセレクタ２０から画像データが印字ヘッド制御部に出力される（Ｖ５がＹes、Ｖ６）。尚、左端マスクドット数のデータが設定されていなければ（Ｖ３がＮo）、直ちに上記処理を実行する。
【００４４】
以後、ラインバッファセレクタ２０、データイネーブル用ゲート回路３３を介して画像データが、順次印字ヘッド制御部に転送される。この間、１ライン有効ドット数設定部３２ａに設定された１ライン有効ドット数のデータを１ライン有効ドット数カウンタ３２ｂによって計数し、計数処理を終了すると（Ｖ７がＹes）、次のライン処理に移行する。従ってこの間、図２２に示すように、クロック信号(ENG-VCLK)に同期して、例えば「７００３」個の画像データが印字ヘッド制御部に転送される。
【００４５】
以上のように、本実施形態によれば、ビデオデータの転送処理を行う際、４ビット転送の低階調用の回路を使用する場合でも、１ドット８ビットのデータ転送を行うことができ、高ビット単位のデータ転送が可能となる。すなわち、水平同期コントローラ７によって水平同期信号(ENG-HSYNC)に基づいて水平同期信号(RIP-HSYNC)を生成し、この水平同期信号(RIP-HSYNC)により低ビット数単位で画像データを転送し、この際周波数の高いクロック信号(RIP-VCLK)により４ビット画像データの転送を行って、転送速度を低下させることなく高解像度の画像データを印字ヘッドに供給するものである。
【００４６】
尚、水平同期信号(RIP-HSYNC)の出力回数を更に増し、かつ左端マスクドット数を増加させることによって、例えば１ドット当たり２ビットの低ビット数単位のデータを１ドット当たり８ビットのデータに変換して転送することも可能である。この場合、水平同期信号(RIP-HSYNC)の出力回数の増加は図２３に示すフローチャートに従って行い、待機状態から水平同期信号(ENG-HSYNC)の入力があると、前述と同様水平同期信号(RIP-HSYNC)の出力を行い（ＳＴＰ１〜ＳＴＰ３）、所定幅の間隙を設けた後（ＳＴＰ４）、リピート処理を繰り返し（ＳＴＰ５〜８）、例えば４回の水平同期信号(RIP-HSYNC)の出力を行う。また、図２４に示すフローチャートに従って、待機状態から水平同期信号(ENG-HSYNC)の出力を待ち（ＳＴＰ９、ＳＴＰ１０）、左端マイナスシフトドット数を階調増加分倍増した値を設定し（ＳＴＰ１１）、水平同期信号(RIP-HSYNC)が出力されると左端マイナスシフトを終了し、左端マイナスシフト数カウンタを−１する（ＳＴＰ１２、ＳＴＰ１３、ＳＴＰ１４）。上記処理を水平同期信号(RIP-HSYNC)が出力される間繰り返し、水平同期信号(ENG-HSYNC)が入力すると終了する（ＳＴＰ１５〜ＳＴＰ１７）。このように処理することにより、階調増加によるデータ幅の倍率を変えることができる。
（実施形態２）
次に、本発明の実施形態２について説明する。
【００４７】
図２５は実施形態２の画像データ転送装置の構成を説明する図である。尚、同図において、前述の図１と同じ回路には同じ番号を付して構成上の説明を省略する。
本例において、前述の実施形態２との相違は、単一のＦＩＦＯ５を使用していること、及びこの構成に伴ってラインバッファセレクタが省略されていることである。また、前述の図１に比べて、ライトアドレス生成部Ｅから水平同期コントローラ７に対して、マイナスシフトの終了を知らせる信号が追加されている。以下、具体的に説明する。
【００４８】
図２６は単一のＦＩＦＯ５の構成を具体的に示す図であり、前述の図１４に示す構成と同様であり、ＦＩＦＯ−００とＦＩＦＯ−０１で構成されている。
図２７は本例の処理を説明するフローチャートであり、図２８はそのタイムチャートである。本例の場合も先ず、待機状態から水平同期信号(ENG-HSYNC)が供給されると（ステップ（以下、Ｘで示す）１、２）、カウンタ１０ｂをイネーブルとし、カウント数設定部１０ａに予め設定された設定値（HSYNC to VCLK数）を減算し（Ｘ３）、カウント処理が終了すると（Ｘ４がＹes）、左端マイナスシフトカウント処理の終了を判断する（Ｘ５、Ｘ６）。
【００４９】
その後、マスク・有効制御部６等へのカウント処理の開始指示を行い（Ｘ７）、カウンタ１１ｂをイネーブルとし、カウント数設定部１１ａに予め設定されたVCLK数のデータを減算する（Ｘ７、Ｘ８）。そして、設定されたVCLK数分クロック信号を発生させる（Ｘ９）。また、水平同期信号(RIP-HSYNC)も交互に生成され、低階調用データ転送制御回路８に供給され、一回の水平同期信号(RIP-HSYNC)が出力される間（図２８に示すａ）、低階調用データ転送制御回路８からＦＩＦＯ５に７００８個のクロック信号(RIP-VCLK)が出力され、このクロック信号(RIP-VCLK)に同期してビデオデータが７００８ビット分出力される。
【００５０】
ＦＩＦＯ５に供給された画像データ（RIP-VideoData[３：０]）は、前述と同様、交互にＦＩＦＯ−００とＦＩＦＯ−０１に取り込まれ、ＦＩＦＯ５に記憶される。同様に次の水平同期信号(RIP-HSYNC)が出力される間（同図に示すｂ）、続く画像データがクロック信号(RIP-VCLK)に同期して、交互にＦＩＦＯ−００とＦＩＦＯ−０１に取り込まれ、ＦＩＦＯ５に記憶される。
【００５１】
図２９は、本例の処理によって、１ドット当たり４ビットのデータを１ドット当たり８ビットのデータに変換する様子を示し、全体的な信号関係を示すタイムチャートである。この場合、左端プラスシフトドット数の設定値は「２」であり、左端マスクドット数は「２」であり、１ライン有効ドット数は「２００６」であり、クロック信号(RIP-VCLK)は「７００８」である。
【００５２】
このように構成することにより、単一のＦＩＦＯ５によっても、高ビット単位のデータ転送が可能となり、前述の実施形態１の例の場合より回路規模の小さい印刷装置によって本発明を実現することができる。
（実施形態３）
次に、本発明の実施形態３について説明する。
【００５３】
図３０は実施形態３の画像データ転送装置の構成を説明する図である。尚、同図において、前述の図１と同じ回路には同じ番号を付して構成上の説明を省略する。
本例において、前述の実施形態１との相違は、図３０に示すようにラインバッファセレクタ２０とデータイネーブル用ゲート回路３３との間に、データ変換テーブル部４０を配設した点である。また、本例の場合、メモリ３に記憶された画像データの解像度は２倍であり、図３１に示すデータ構成である。すなわち、同図に示すように、１ドット当たり４ビットという低い階調で構成された画像データである。
【００５４】
図３２は上記構成の印刷データ転送装置において、ＦＩＦＯ−００とＦＩＦＯ−０１の切り替えは、低階調用データ転送制御回路８によって１ライン単位で行われる。データ変換テーブル部４０は、１６ビットのアドレスと８ビットのデータ幅を持つメモリ同等の記憶部を有し、例えば図３３に示す構成のテーブルを有する。すなわち、アドレスに入力されたデータが、上記テーブルに従って８ビットデータに変換される。
【００５５】
データ変換テーブル部４０のアドレス部分にＦＩＦＯ−００とＦＩＦＯ−０１の４ビットを２ドット分ずつ入力することにより、１ドット当たり８ビットのデータに置き換えられる。
【００５６】
この処理を１ドットずつ順に実行することにより、例えば図３４に示すように印字ヘッドの２倍の解像度で１ドット当たり４ビットの２ライン分のデータを１ドット当たり８ビットのデータに置き換える。
【００５７】
このように構成することにより、階調より解像度に重点をおいて設計された印刷データ転送装置を生かし、解像度に重点をおいたデータ転送を行うことができる。
（実施形態４）
次に、本発明の実施形態４について説明する。
【００５８】
図３５は実施形態４の印刷データ転送装置の構成を説明する図である。尚、同図において、前述の実施形態２の図２５と同じ回路には同じ番号を付して構成上の説明を省略する。尚、図３６はＦＩＦＯ５の構成を示す図であり、前述の図２６と同じ構成である。
【００５９】
本例において、前述の実施形態２との相違は、図３５に示すようにマスク・有効制御部６からライトアドレス生成部Ｅに１ライン有効ドット数カウンタ２３ｂによる計数処理の終了を知らせる信号を追加したこと、及び前述の図２５において追加したライトアドレス生成部Ｅから水平同期コントローラ７に出力したマイナスシフトの終了信号の追加を削除したことである。
【００６０】
図３７は本例の処理を説明するタイムチャートである。本例はテータ転送処理を行う際、マスク・有効制御部６から出力される１ラインの有効ドットカウンタのカウント終了信号によって、処理が開始される。すなわち、この信号に基づいてライトアドレス生成部ＥによるRIP-VideoData[３：０]の書き込み処理が開始し、以後前述と同様水平同期信号(RIP-HSYNC)に従ってＦＩＦＯ５（ＦＩＦＯ−００、ＦＩＦＯ−０１）に交互にRIP-VideoData[３：０]が書き込まれ、リードアドレス生成部Ｃの処理によってＦＩＦＯ５から画像データが読み出され、マスク・有効制御部６によるマスク処理の後、１ライン有効ドット数設定部３２ａに設定されたドット数分の画像データが印字ヘッド制御部に出力される。
【００６１】
以下、同様に１ライン有効ドット数カウンタ３２ｂが上記１ライン有効ドット数設定部３２ａに設定されたドット数のカウント処理を終了すると、再度有効ドットカウンタのカウント終了信号がライトアドレス生成部Ｅに出力され、画像データの転送処理を繰り返す。
【００６２】
したがって、図３８に示す本例の動作シーケンスにおいても、前述の実施形態２で説明した図２７と比較して１ラインの有効ドットのカウント終了信号の出力に対応するシーケンスが変更されている。尚、本例においては、低階調用データ転送制御回路８から画像データを受け取るため、１ラインの有効ドットカウンタのカウント終了信号を使用するが、最初の１ライン目については、画像データをＦＩＦＯ５に書き込む必要がある。このため、図３８に示す動作シーケンスでは、垂直同期信号（VSYNC）がアクティブになった直後に水平同期信号(ENG-HSYNC)の入力があると（ステップ（以下、Ｚで示す）１）、１回だけ１ラインの有効ドットカウント終了信号を出力する処理を行う（Ｚ２）。さらに、最初の１ライン目の画像データの転送においては、ＦＩＦＯ５の画像データを書き込む時期と重なるため、マスク・有効制御部６の制御によってデータイネーブル用ゲート回路３３´をマスクし、空白データの出力を回避する必要がある（Ｚ３）。そこで、もう１度水平同期信号(ENG-HSYNC)の入力を判断し（Ｚ４）、クロック信号(ENG-VCLK)の出力を行い（Ｚ５）、マスク処理を行う（Ｚ６〜Ｚ９）。
【００６３】
以下の処理においては、１ライン有効ドット数カウンタ３２ｂが上記１ライン有効ドット数設定部３２ａに設定されたドット数のカウント処理を終了すると、以後有効ドットカウンタのカウント終了信号がライトアドレス生成部Ｅに出力し、画像データの転送処理を繰り返す（Ｚ１０、Ｚ１１）。
【００６４】
また、本例において水平同期コントローラ７の動作シーケンスは、図３９に示すように前述の実施形態と異なり、水平同期信号(RIP-HSYNC)の出力開始時期を垂直同期信号（VSYNC）が入力しない場合（ＳＴ０−１、ＳＴ０−２がＮ）、最初の水平同期信号(ENG-HSYNC)の入力を判断し（ＳＴ０−３）、最初の水平同期信号(ENG-HSYNC)が出力されるのを待つ。この処理は、垂直同期信号（VSYNC）がアクティブになる前には未印字であり、前ラインの１ライン有効ドット数のカウントが行われていないためである。
【００６５】
したがって、その後の処理は前述と同様であり、１ラインの有効ドットカウンタの終了信号に基づいて水平同期信号(RIP-HSYNC)を生成する処理である（ＳＴ０−４〜ＳＴ０−１０）。尚、同図に示す処理及び判断（ＳＴ０−１３、ＳＴ０−１４）は前述の処理と比較するために記載するものである。
【００６６】
尚、本例における１ドット当たり４ビットのデータを１ドット８ビットに変換する様子について全体的な信号の流れを図４０のタイムチャートに示す。印字ヘッド制御部へのデータ信号に対する各設定値は以下の通りである。左端プラスシフトドット数「２」、左端マスクドット数「２」、１ライン有効ドット数「７００６」、ＶＣＬＫ数「７００８」である。
【００６７】
同様にマイナスシフトを設定した時の全体的な信号関係を図４１のタイムチャートに示す。この場合、左端マイナスシフトドット数「４」、左端マスクドット数「０」、１ライン有効ドット数「７００４」、ＶＣＬＫ数「７００８」である。
【００６８】
また、図４０と同じ設定において、垂直同期信号(ENG-VSYNC)がアクティブになった直後の状態であり、１ライン目のみが水平同期信号(ENG-HSYNC)に同期し、以後１ラインの有効ドットカウンタのカウント終了信号に同期する場合のタイムチャートを図４２に示す。
【００６９】
以上のように、本例によれば前ラインの１ラインの有効ドットカウンタのカウント終了と同時に次ラインの画像データのＦＩＦＯ５への書き込みを開始することになり、より迅速に画像データの転送が可能なる。
【００７０】
また、実施形態２と比較して、シフトした分だけ有効ドット数を小さくする条件をみたせば、マイナスシフト量を大きくしても転送時間に悪影響を与えない。尚、画像エリアの水平方向の幅が決まっていれば、例えば図４３に示す通り、マイナスシフト分だけ有効ドット数を減らすことが可能である。また、プラスシフトと有効ドット数との関係も図４４に示す通りである。
【図面の簡単な説明】
【００７１】
【図１】実施形態１の画像データ転送装置の全体構成図である。
【図２】１ライン当たりの左端プラスシフト、左端マスクドット、有効ドット数等が設定された画像エリアの関係を示す図である。
【図３】１ライン当たりの左端マイナスシフト、左端マスクドット、有効ドット数等が設定された画像エリアの関係を示す図である。
【図４】メモリに記憶される画像データのデータ構成を示す図である。
【図５】実施形態１の全体処理を説明するフローチャートである。
【図６】水平同期コントローラ近傍の構成を具体的に説明するブロック図である。
【図７】水平同期コントローラの動作シーケンスを示す図である。
【図８】水平同期コントローラの動作を説明するタイムチャートである。
【図９】水平同期信号(RIP-HSYNC)の生成に関する動作シーケンスである。
【図１０】水平同期コントローラから出力するＦＩＦＯ−ＲＤ、ＦＩＦＯ−ＷＲの生成処理を説明するフローチャートである。
【図１１】ＦＩＦＯ、及びライトアドレス生成部の構成を示す図である。
【図１２】ライトアドレス生成部の動作シーケンスを示す図である。
【図１３】ライトアドレス生成部の動作を示すタイムチャートである。
【図１４】ＦＩＦＯの内部構成を説明する図である。
【図１５】４ビット毎に画像データが出力され、ＦＩＦＯに画像データが記憶される構成を示す図である。
【図１６】ＦＩＦＯ動作時のタイミングを示す図である。
【図１７】リードアドレス生成部の構成を示す図である。
【図１８】リードアドレス生成部の動作シーケンスを示す図である。
【図１９】リードアドレス生成部の動作を説明するタイムチャートである。
【図２０】マスク・有効制御部の構成を示す図である。
【図２１】マスク・有効制御部の動作シーケンスを示す図である。
【図２２】マスク・有効制御部のタイムチャートを示す図である。
【図２３】実施形態１の変形例を説明する動作シーケンスである。
【図２４】実施形態１の変形例を説明する動作シーケンスである。
【図２５】実施形態２の画像データ転送装置の全体構成図である。
【図２６】ＦＩＦＯの内部構成を説明する図である。
【図２７】実施形態２の動作シーケンスを示す図である。
【図２８】実施形態２の動作を説明するタイムチャートである。
【図２９】実施形態２の全体処理を説明するタイムチャートである。
【図３０】実施形態３の画像データ転送装置の全体構成図である。
【図３１】実施形態３で説明する画像データの構成例である。
【図３２】ＦＩＦＯの内部構成を説明する図である。
【図３３】データ変換テーブルのデータ構成を説明する図である。
【図３４】実施形態３の処理動作を説明する図である。
【図３５】実施形態４の画像データ転送装置の全体構成図である。
【図３６】ＦＩＦＯの内部構成を説明する図である。
【図３７】実施形態４の動作を説明するタイムチャートである。
【図３８】実施形態４の動作シーケンスを示す図である。
【図３９】実施形態４の動作シーケンスを示す図である。
【図４０】実施形態４の全体処理を説明するタイムチャートである。
【図４１】実施形態４の全体処理を説明するタイムチャートである。
【図４２】実施形態４の垂直同期信号が有効後の１ライン目でのタイムチャートである。
【図４３】マイナスシフトドット数と１ライン有効ドット数の関係を示す図である。
【図４４】プラスシフトドット数と１ラインの有効ドット数との関係を示す図である。
【符号の説明】
【００７２】
１・・・ビデオデータ転送装置
２・・・ＣＰＵ
３・・・メモリ
４・・・メモリコントローラ
５、５ａ、５ｂ・・ＦＩＦＯ
６・・・マスク・有効制御部
７・・・水平同期コントローラ
８・・・低階調用データ転送制御回路
９・・・中間転写ベルト
１０ａ・・カウント数設定部
１０ｂ・・カウンタ
１１ａ・・カウント数設定部
１１ｂ・・カウンタ
１３ａ・・信号幅設定部
１３ｂ・・カウンタ
１４ａ・・信号間隔設定部
１４ｂ・・カウンタ
１６ａ・・マイナス左端シフトドット数設定部
１６ｂ・・マイナス左端シフトドット数カウンタ
１７・・アドレス生成カウンタ
２０・・ラインバッファセレクタ
３１ａ・・左端マスクドット数設定部
３１ｂ・・左端マスクドット数カウンタ
３２ａ・・１ライン有効ドット数設定部
３２ｂ・・１ライン有効ドット数カウンタ
３３・・データイネーブル用ゲート回路
３３´・・データイネーブル用ゲート回路
４０・・データ変換テーブル部
【図１】
2008042836.tif 000003
【図２】
2008042836.tif 000004
【図３】
2008042836.tif 000005
【図４】
2008042836.tif 000006
【図５】
2008042836.tif 000007
【図６】
2008042836.tif 000008
【図７】
2008042836.tif 000009
【図８】
2008042836.tif 000010
【図９】
2008042836.tif 000011
【図１０】
2008042836.tif 000012
【図１１】
2008042836.tif 000013
【図１２】
2008042836.tif 000014
【図１３】
2008042836.tif 000015
【図１４】
2008042836.tif 000016
【図１５】
2008042836.tif 000017
【図１６】
2008042836.tif 000018
【図１７】
2008042836.tif 000019
【図１８】
2008042836.tif 000020
【図１９】
2008042836.tif 000021
【図２０】
2008042836.tif 000022
【図２１】
2008042836.tif 000023
【図２２】
2008042836.tif 000024
【図２３】
2008042836.tif 000025
【図２４】
2008042836.tif 000026
【図２５】
2008042836.tif 000027
【図２６】
2008042836.tif 000028
【図２７】
2008042836.tif 000029
【図２８】
2008042836.tif 000030
【図２９】
2008042836.tif 000031
【図３０】
2008042836.tif 000032
【図３１】
2008042836.tif 000033
【図３２】
2008042836.tif 000034
【図３３】
2008042836.tif 000035
【図３４】
2008042836.tif 000036
【図３５】
2008042836.tif 000037
【図３６】
2008042836.tif 000038
【図３７】
2008042836.tif 000039
【図３８】
2008042836.tif 000040
【図３９】
2008042836.tif 000041
【図４０】
2008042836.tif 000042
【図４１】
2008042836.tif 000043
【図４２】
2008042836.tif 000044
【図４３】
2008042836.tif 000045
【図４４】
2008042836.tif 000046