(57)【要約】【課題】  画像処理部を有する画像データを含むコントローラ部とエンジン部の配置や構成に自由度のある新しいインタフェースを提供する事である。【解決手段】  コントローラ部とエンジン部のインタフェースをＲＩＰ２６後とし、エンジン制御部１６に画像処理部とビデオデータの保持メモリを持ち、インタフェースを高速シリアル通信によるデジタルデータでの転送にする構成とする。【選択図】  図１
2008270966.tif 000002
【特許請求の範囲】
【請求項１】
画像データを含むデータを差動転送手段にて転送する経路を有する画像処理装置において、転送経路の受信信号の転送歪みを等化する手段を設けたデータ受信手段を有する事を特徴とする画像処理装置。
【請求項２】
前記画像データを含むデータを前記差動転送手段にて転送する経路を有する画像処理装置において、前記受信信号の転送歪みの等化を調整する手段を設け、更には前記等化調整を所定のタイミングにて自動的に行う事を特徴とする第１項記載の画像処理装置。
【請求項３】
前記画像データを含むデータを前記差動転送手段にて転送する経路を有する画像処理装置において、前記等化手段よる転送歪みを等化後の受信データをサンプリングして２値化する際に、サンプリングクロックの位相を調整する手段を有する事を特徴とする第１項記載の画像処理装置。
【請求項４】
前記画像データを含むデータを前記差動転送手段にて転送する経路を有する画像処理装置において、受信データサンプリングして２値化する際に、サンプリングクロックの位相の調整を所定のタイミングにて自動的に行う事を特徴とする第１項記載の画像処理装置。
【請求項５】
画像データを含むデータを差動転送ステップにて転送する経路を有する画像処理方法において、転送経路の受信信号の転送歪みを等化するステップを設けたデータ受信ステップを有する事を特徴とする画像処理方法。
【請求項６】
前記画像データを含むデータを前記差動転送ステップにて転送する経路を有する画像処理方法において、前記受信信号の転送歪みの等化を調整するステップを設け、更には前記等化調整を所定のタイミングにて自動的に行う事を特徴とする第５項記載の画像処理方法。
【請求項７】
前記画像データを含むデータを前記差動転送ステップにて転送する経路を有する画像処理方法において、前記等化ステップよる転送歪みを等化後の受信データをサンプリングして２値化する際に、サンプリングクロックの位相を調整するステップを有する事を特徴とする第５項記載の画像処理方法。
【請求項８】
前記画像データを含むデータを前記差動転送ステップにて転送する経路を有する画像処理方法において、受信データサンプリングして２値化する際に、サンプリングクロックの位相の調整を所定のタイミングにて自動的に行う事を特徴とする第１項記載の画像処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理装置における画像データのシリアルデータ転送に関するものである。
【背景技術】
【０００２】
画像処理装置として、例えば従来のカラー画像形成装置は、コントローラ部で最終描画用のデータを生成し、エンジン部のレーザドライバを直接駆動させるインタフェースとなっている（例えば、特許文献１、２参照）。
【０００３】
一方、昨今のシリアルデータ転送技術の進歩により、高速なシリアル転送技術を用いて画像データを高速にシリアル転送することが可能になってきている。（特許文献１、２、３）
【特許文献１】特開平０７−２７４０２５号公報
【特許文献２】特開２００３−３３４９９２号公報
【特許文献３】特開２００１−３５３９００
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来例では、コントローラ部とエンジン部のインタフェースがレーザドライバを直接駆動する切り口になっている。
【０００５】
このためインタフェース信号のパルス幅の誤差が画像に影響しないように、また、パルス波形の誤差を少なくするためインタフェース経路を短くする必要があり、かつ、装置内でのコントローラ部とエンジン部の配置が限定される。
【０００６】
更には、安価なＦＦＣ（フレキシブル  フラット  ケーブル）等を用いて筐体内にて配線する際には、筐体内の配線経路や曲げ位置などの組立個体差により、転送特性にバラツキが生じデータの転送品質に影響を与えるという不具合があった。
【０００７】
本出願に係る発明の目的は、コントローラ部とエンジン部の配置や構成に自由度のある新しいインタフェースを提供する事である。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本出願に係る発明は、ホストコンピュータから受け取った印刷データに基づきラスタイメージデータを形成する描画処理を行なうコントローラ、および、コントローラから受け取ったラスタイメージデータから画像形成可能な第一の色空間毎のビデオデータを生成する画像処理部とビデオデータから画像を形成するカラー画像形成部とを含んだカラーエンジンにおいて、以下を含む。
【０００９】
すなわち、コントローラからカラーエンジンへラスタイメージデータの送出を行なう高速シリアル通信手段と、上記高速シリアル通信の受信信号の転送歪みを等化する手段を設けたデータ受信手段を有する事を特徴とする。
【発明の効果】
【００１０】
以上説明したように、本発明によれば、コントローラ部とエンジン部のインタフェースに高速シリアル通信を使いデジタルデータでの転送にする際に、以下の効果を有する。
【００１１】
すなわち安価なＦＦＣ（フレキシブル  フラット  ケーブル）等を用いて筐体内にて配線する場合においても、筐体内の配線経路や曲げ位置などの組立個体差による、転送特性にバラツキの影響を補正し、より高品質の安定したデータ転送を提供することが可能となる。
【発明を実施するための最良の形態】
【００１２】
（実施例１）
図８は本発明の特徴を表すカラーレーザビームプリンタの断面図例であり、同図において、同機能の物には同じ符号を付け、符号の後にａ，ｂ，ｃ，ｄと付けることで色毎の構成である事を示している。
【００１３】
同図において、１００はプリンタ本体である。
１は感光体ドラム、２は感光体ドラム１を均一に帯電する帯電器、３はビデオデータに同期してレーザ光を走査し感光体ドラム１上に潜像を作像するレーザスキャナである。
【００１４】
４は感光体ドラム１上の潜像を可視化する現像器、５は紙を格納する紙カセット、６は紙カセット５内の紙を本体に給紙する給紙ローラである。
【００１５】
７は給紙ローラ６で給紙された紙を一旦停止し、画像とタイミングを合わせて紙搬送を再開するレジストローラである。
【００１６】
８はトナー像を重ね合わせてカラー画像を転写する中間転写ベルトである。
【００１７】
９は搬送されたに中間転写ベルト８に感光体ドラム１上のトナー像を転写する１次転写器、１０は搬送された紙に中間転写ベルト８１上のトナー像を転写する２次転写器である。
【００１８】
１１は加熱および加圧する事で紙上のトナー像を定着する定着器、１２は紙の有無を判別する排紙センサ、１３は紙を機外に排出する排紙ローラ、１４は排紙トレイである。
【００１９】
１５はコントローラ制御部、１６はエンジン制御部である。
【００２０】
図２は本発明の特徴を表すカラーレーザビームプリンタの制御ブロック図であり、１７はコントローラ制御部１５を制御するＣＰＵで、ホストコンピュータとのインタフェースや図示しない操作部の制御や後述するデータ処理等を行なう。
【００２１】
１８はＲＡＭでＣＰＵ１７やコントローラ制御回路２０のデータを一時記憶する。１９はＲＯＭでＣＰＵ１７のプログラムメモリである。
【００２２】
２０はコントローラ制御回路でＡＳＩＣ等に実装され後述するデータ処理をＣＰＵ１７と分担して行なう。
【００２３】
２１は高速シリアル通信で、数百Ｍｂｐｓ〜数Ｇｂｐｓのデータ転送を行なう。
【００２４】
２２は１チップマイクロコントローラで制御用のＲＯＭ、ＲＡＭを内蔵し、後述するエンジンの制御を行なう。
【００２５】
２３はエンジン制御回路でＡＳＩＣ等に実装され後述する画像処理とエンジンの制御を１チップマイクロコントローラ２２と分担して行なう。
【００２６】
２４はＲＡＭで、圧縮したビデオデータを一時記憶する。
【００２７】
図３は本発明の特徴を表すレーザビームプリンタのデータ処理の流れを表すブロック図であり、同図において、２５はホストコンピュータとのインタフェースであり、受信した印刷データは一度ＲＡＭ１８に格納される。
【００２８】
２６はホストコンピュータから受信した印刷データをビットマップデータに展開するラスタイメージプロセッサ、２７は送出するデータを後述するフォーマットに合わせるエンコーダ回路である。
【００２９】
２８は高速シリアル通信の送信回路、２９は高速シリアル通信の受信回路、３０は受信したデータのフォーマットを確認し以降のデータの経路を変更するデコーダ、３１はＲＧＢデータからＣＭＹＫデータへの色変換回路である。
【００３０】
３２は画像の濃度を調整するγ補正回路、３３は画像の中間調を擬似的に生成し描画可能なビデオデータを生成するハーフトーン生成回路、３４はビデオデータを圧縮する圧縮回路、２４は圧縮されたビデオデータを保持するメモリである。
【００３１】
３５は画像形成のタイミングにあわせてメモリ２４から圧縮されたビデオデータを読み出し、伸張する伸張回路、３６はレーザスキャナ３のレーザを駆動するレーザドライバ回路である。
【００３２】
図８、図２、図３を用いてプリンタ１００の動作を説明する。
【００３３】
コントローラ制御部１５のＣＰＵ１７はホストコンピュータから印字指令を受けると、ホストインタフェース２５から印刷データを受信し、ＲＡＭ１８に格納する。
【００３４】
印刷データはページ記述言語により印刷用の情報、ドキュメントのレイアウト情報、プリンタ処理のための命令等から形成されている。
【００３５】
ＣＰＵ１７はＲＡＭ１８に格納された印刷データを解釈し、イメージを形成する一連のスキャン行、ラスタに変換し、そのビットマップデータをＲＡＭ１８に格納する。
【００３６】
１つのイメージとしてビットマップデータをＲＡＭ１８上に格納し終わると、ＣＰＵ１７は、エンジン制御部１６に対し、図示しないエンジンインタフェースを介して印字指令を送出する。
【００３７】
送出するビットマップデータは、印刷データによってＲＩＰ２６で展開する時点で、ＲＧＢデータかＣＭＹＫデータかを選択し、フォーマットエンコーダ２７で図４、図５に示すデータ属性を付加した３２ビットを１単位としたデータとなる。
【００３８】
図１に、高速シリアル通信部の詳細例を示す。
【００３９】
先のビットマップデータの送信に先立ち、コントローラ制御部１５内のＣＰＵ１７は送信回路２８の符号化回路の符号化動作をＯＦＦした後、１と０の繰り返しデータをあらかじめ定めたれた時間またはデータ分を送信する伝送等化トレーニングシーケンスを行う。
【００４０】
受信回路２９はエンジン制御部１６内のマイクロコントローラ２２により復号化回路の復号動作をＯＦＦ、等化回路の等化動作をＯＮにして受信信号の等化動作が指定される。
【００４１】
受信回路２８内の符号化回路１０２２は、ＣＰＵからのデータを符号化せずにそのままＰ／Ｓ回路にてシリアル・パラレル変換する。
【００４２】
シリアル化されたデータは差動送信回路１０２４及び図示せぬケーブル等を介して受信回路２９に送信される。受信回路２９に到達した信号は、先述のケーブル等を通過時に減衰歪みや周波数歪み等の伝送歪により信号劣化している。
【００４３】
等化回路１００２はこれらの劣化した信号を自律的に減衰歪み補正する動作を行なう。また調整回路１０１１により周波数歪み等の等化補正する。
【００４４】
等化回路１００２により等化補正された信号は差動受信回路１００３にて良好なシングルエンド信号を得る。
【００４５】
ＰＬＬ回路１００８はクロック受信回路１００７を経て受信したデータクロックを所定の倍率に逓倍し、位相の異なったサンプリングクロックを生成する。
【００４６】
サンプリング回路１００４は先の信号の最適なサンプリングタイミングにてデータサンプリングしシリアルデータ列を得る。更にはＳ／Ｐ変換回路１００５にてパラレルデータ化した後、復号化回路１００６にてデータの復号化を行う。
【００４７】
然るにトレーニングシーケンス中は符号化回路１００６の符号化動作がＯＦＦ状態に設定されているので、１と０の繰り返しデータが受信されることになる。
【００４８】
判定回路１００９は受信データの値を監視しサンプリングに最適な位相のサンプリングクロックを選択する。
【００４９】
また調整回路１０１１により周波数歪み等の補正を最適な状態に調整する。
【００５０】
エンジン制御部１６内のマイクロコントローラ２２は上記受信した１と０の繰り返しデータを監視する判定回路１００９の状態を読取り、等化回路１００２の等化動作、ＰＬＬ回路１００８、及び、サンプリング回路１００４のトレーニングが正常に行なわれたと知る。
【００５１】
あらかじめ定められたトレーニングシーケンス時間内に、最適な等化状態に至ると、マイクロコントローラ２２は、等化回路の等化動作をＨＯＬＤに指定する。これにより等化回路の等化状態が以降保持される。
【００５２】
この後、ＣＰＵ１７は送信回路２８の符号化回路の符号化動作をＯＮした後、ＲＡＭ１８上に展開したビットマップデータを高速シリアル通信２８を介して送出する。
【００５３】
送信回路２８内の符号化回路１０２２は、ＣＰＵからのデータを符号伝送に適した、例えば８Ｂ／１０Ｂ等の符号化を行う。
【００５４】
この後、Ｐ／Ｓ回路１０２３にてパラレル・シリアル変換しシリアルのデータ化される。シリアル化されたデータは差動送信回路１０２４及び図示せぬケーブル等を介して受信回路２９に送信される。
【００５５】
受信回路２９に到達した信号は、先述のケーブル等を通過時に減衰歪みや周波数歪み等の伝送歪により信号劣化している。等化回路１００２はこれらの劣化した信号を先のトレーニングシーケンスにて最適化された状態にて等化補正する。
【００５６】
１００２により等化補正された信号は差動受信回路１００３にて良好なシングルエンド信号を得る。
【００５７】
サンプリング回路１００４は先の信号の最適なサンプリングタイミングにてデータサンプリングしシリアルデータ列を得る。
【００５８】
更にはＳ／Ｐ変換回路１００５にてパラレルデータ化した後、復号化回路１００６にてデータの復号化を行う。
【００５９】
エンジン制御部１６はコントローラ１５から印字指示を受け印字動作に入ると、レーザスキャナ３と帯電器２をアクティブにし、感光体ドラム１の回転を開始し、高速シリアル通信２９でビットマップデータが受信されるのを待つ。
【００６０】
ビットマップデータを受信すると、フォーマットデコーダ３０でデータの属性を判断し、ＲＧＢデータ即ち属性データが００ｈの時はＲＧＢデータからＣＭＹＫデータへの色変換回路３１へデータを送り、Ｃ，Ｍ，Ｙ，Ｋデータの時はγ補正回路３２へデータを送る。
【００６１】
色変換回路３１では、色変換テーブルを持ち、入力されたデータに応じたテーブルの値からＲＧＢデータをＣＭＹＫデータに変換する。
【００６２】
γ補正回路３２は、Ｃ，Ｍ，Ｙ，Ｋそれぞれに濃度変換テーブルを持ち、入力されたＣ，Ｍ，Ｙ，Ｋそれぞれのデータに応じたテーブルの値からエンジンの特性に合わせた濃度データに変換する。
【００６３】
ハーフトーン生成回路３２は、ディザマトリクステーブルを持ち、テーブルのしきい値によりデータを２値化することで、擬似中間調のビデオデータを生成する。
【００６４】
ビデオデータは、圧縮回路３４で圧縮されメモリ２４に保持される。
【００６５】
上記画像処理と並行して、１チップマイクロコントローラ２２は、レーザスキャナ３が走査可能になると、現像器４、１次転写器９、２次転写器１０に順次、高電圧を印加させ、さらに、定着器１１の温度が規定温度になるように制御を開始する。
【００６６】
各部が印字可能な状態になると、１チップマイクロコントローラ２２は紙カセット５から用紙を給紙し、図示しない各種センサで紙の搬送状態を監視する。
【００６７】
紙の先端がレジストローラ７に到達すると、１チップマイクロコントローラ２２は一旦紙搬送を停止し、メモリ２４へビデオデータが格納されるのを待って紙搬送を再開する。
【００６８】
再給紙で紙とのタイミングを調整した１チップマイクロコントローラ２２は伸張回路３５に指示し、ビデオデータを送出する。
【００６９】
レーザ制御回路３６は、ビデオデータに合わせてレーザスキャナ３内のレーザを駆動し、ビデオデータで変調されたレーザビームを発生させる。
【００７０】
発生したレーザビームは、帯電器２で一様に帯電した感光体ドラム１上を走査し、感光体ドラム１上に静電潜像が形成される。
【００７１】
潜像は、現像器４によりトナー像に現像され、トナー像は１次転写器９により搬送されてきた中間転写ベルト８に転写され、２次転写器１０により搬送されてきた紙に転写される。
【００７２】
トナー像を転写された紙は定着器１１を通りトナー像を定着した後、排紙ローラ１３により排紙トレイ１４に排出される。
【００７３】
以上説明したように、本発明によれば、安価なＦＦＣ（フレキシブル  フラット  ケーブル）等を用いて筐体内にて配線する場合においても、転送特性のバラツキによる影響を補正するので、より高品質の安定したデータ転送を提供することが可能となる。
【００７４】
特に工場における大量生産時にも筐体内の配線経路や曲げ位置などの組立個体差による、転送特性のバラツキの影響を補正するので、より高品質の安定したデータ転送を提供することが可能となる。
【００７５】
（実施例２）
図６は本発明の第２の実施例を表す図であり、同図において、第１の実施例と同様の物には同じ符号を付けてその説明は省略する。
【００７６】
なお、図６の構成以外は第１の実施例と同等の構成のため、図６以外の構成の説明も省略する。
【００７７】
図６は、本発明の特徴を表すレーザビームプリンタのデータ処理の流れを表すブロック図であり、同図において、２５はホストコンピュータとのインタフェースであり、受信した印刷データは一度ＲＡＭ１８に格納される。
【００７８】
２６はホストコンピュータから受信した印刷データをビットマップデータに展開するラスタイメージプロセッサである。
【００７９】
３７はラスタイメージデータを転送する高速シリアル通信経路とは別に設けたシリアル通信の送受信回路で、例えばＵＡＲＴ等で構成される。
【００８０】
３８はシリアル通信の送受信回路である。
【００８１】
コントローラ制御部１５のＣＰＵ１７は、シリアル通信回路３７、３８を介してエンジン制御部１６へ、例えば印字開始等の指示を送出すると共に、エンジン制御部１６の状態を監視する。
【００８２】
２８は高速シリアル通信の送信回路、２９は高速シリアル通信の受信回路である。
【００８３】
実施例１と同様に、高速シリアル通信のトレーニングシーケンス中は符号化回路１００６の符号化動作がＯＦＦ状態に設定されているで、１と０の繰り返しデータが受信される。
【００８４】
エンジン制御部１６内のマイクロコントローラ２２は上記受信した１と０の繰り返しデータを監視する判定回路を経由して、等化回路１００２の等化動作、及び、ＰＬＬ回路１００８、サンプリング回路１００４のトレーニング動作が正常に行なわれたことを知る。
【００８５】
マイクロコントローラ２２は、先のシリアル通信３８、及び３７を介して、トレーニングシーケンスの正常終了をＣＰＵ７に通知する。
【００８６】
然るに、１及び０の連続データ受信による正常な動作が確認できなかった場合には、先のシリアル通信３８、及び３７を介して、トレーニングシーケンスのリトライを要求する。
【００８７】
このようにトレーニングシーケンスを繰り返す事で、より安定化された通信品質を確保する。
【００８８】
所定回数内にトレーニングシーケンスが正常に終了しなかった場合には、何らかの故障が考えられるのでＣＰＵ１７は故障と判断し、図示せぬ操作部の表示装置に表示してユーザーに通知する。
【００８９】
トレーニングの正常終了後、３９はデータ切替回路で、シリアル通信回路３７、３８を介してコントローラ制御部１５が送出するデータタイプの指示に従い、ＲＧＢデータであれば色変換回路３１へデータを送り、ＣＭＹＫデータであればγ補正回路３２へデータを送る。
【００９０】
３１はＲＧＢデータからＣＭＹＫデータへの色変換回路である。
【００９１】
３２は画像の濃度を調整するγ補正回路、３３は画像の中間調を擬似的に生成し描画可能なビデオデータを生成するハーフトーン生成回路、３４はビデオデータを圧縮する圧縮回路、２４は圧縮されたビデオデータを保持するメモリである。
【００９２】
３５は画像形成のタイミングにあわせてメモリ２４から圧縮されたビデオデータを読み出し、伸張する伸張回路、３６はレーザスキャナ３のレーザを駆動するレーザドライバ回路である。
【００９３】
以上説明したように、高速シリアル通信経路とは別に設けたシリアル通信の送受信回路を併用する事で、更に速やかな補正動作を行い、より高品質の安定したデータ転送を提供することが可能となる。
【００９４】
（実施例３）
図７は本発明の第３の実施例を示す制御ブロック図であり、同図において、第１の実施例と同様の物には同じ符号を付けてその説明は省略する。
【００９５】
図７は第１または第２の実施例に記載したカラーレーザビームプリンタに原稿読み取り部３０１が付加された多機能プリンタの例を示す制御ブロック図である。
【００９６】
原稿読み取り部３０１内には、ＣＣＤセンサー３０２、リーダー制御回路３０４、マイクロコントローラ３０５、及び、高速シリアル通信３０６が搭載されている。
【００９７】
また、リーダー制御回路３０４内には、第１または第２の実施例に記載したものと同様の高速シリアル通信の送信回路２８が、コントローラ制御回路２０内には高速シリア通信の受信回路２９が搭載されている。
【００９８】
データの送信に先立ち、原稿読み取り部３０１内の１チップマイクロコントローラ３０８は送信回路２８の符号化回路の符号化動作をＯＦＦした後、１と０の繰り返しデータをあらかじめ定めたれた時間またはデータ分を送信する伝送等化トレーニングシーケンスを行う。
【００９９】
コントローラ制御回路２０内の受信回路２９はＣＰＵ１７により復号化回路の復号動作をＯＦＦ、等化回路の等化動作をＯＮにして受信信号の等化動作が指定される。
【０１００】
以下、第１及び第２の実施例と同様のトレーニングシーケンスが行なわれる。
【０１０１】
等化回路１００２は、あらかじめ定められたトレーニングシーケンス時間内に、最適な等化状態に至るので、ＣＰＵ１７は、等化回路の等化動作をＨＯＬＤに指定する。これにより等化回路の等化状態が以降保持される。
【０１０２】
トレーニング終了後、ＣＣＤセンサー３０２は原稿を所定の解像度にて光学的に読み取り電気信号に変換する。ＣＣＤセンサー３０１にて読取られた所定ライン分の信号はバッファー３０３に蓄積される。
【０１０３】
バッファーに蓄積されたデータはリーダー制御制御回路３０４内の高速シリアル通信の送信回路２８を経由して、コントローラ制御部１５に送信される。
【０１０４】
１７はコントローラ制御部１５を制御するＣＰＵで、受信回路２９を経由して受信したデータをＲＡＭ１８内に格納する。以上を繰返し原稿全面の読取りを行なう。
【０１０５】
またＣＰＵ１７はホストコンピュータとのインタフェースや図示しない操作部からのユーザーの指示により、読取ったデータをエンジン制御部を経由して印字したり、図示しない回線制御部を経由してＦＡＸ送信等を行なう。
【０１０６】
以上説明したように、原稿読取りデータの通信にも、転送特性のバラツキによる影響を補正し、より高品質の安定したデータ転送を提供することが可能となる。
【図面の簡単な説明】
【０１０７】
【図１】本発明の第一の実施例を示す送信回路及び受信回路のブロック図である。
【図２】本発明の第一の実施例に係る制御部のブロック図である。
【図３】本発明の第一の実施例に係るデータ処理の流れを示すブロック図である。
【図４】本発明の第一の実施例に係るＲＧＢデータの転送データ構成を示す図である。
【図５】本発明の第一の実施例に係るＣＭＹＫデータの転送データ構成を示す図である。
【図６】本発明の第二の実施例に係るデータ処理の流れを示すブロック図である。
【図７】本発明の第三の実施例に係る制御部のブロック図である。
【図８】本発明の第一の実施例に係るレーザビームプリンタの断面図である。
【符号の説明】
【０１０８】
１５  コントローラ制御部
１６  エンジン制御部
２１  高速シリアル通信
２８  送信回路
２９  受信回路
１０２２  符号化回路
１０２４  差動送信回路
１００２  等化回路
１００３  差動受信回路
１００６  復号化回路
【図１】
2008270966.tif 000003
【図２】
2008270966.tif 000004
【図３】
2008270966.tif 000005
【図４】
2008270966.tif 000006
【図５】
2008270966.tif 000007
【図６】
2008270966.tif 000008
【図７】
2008270966.tif 000009
【図８】
2008270966.tif 000010
【手続補正書】
【提出日】平成19年5月22日(2007.5.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
画像データを含むデータを差動送信手段にて転送する経路を有する画像処理装置において、通信経路の受信信号の伝送歪みを等化する手段を設けたデータ受信手段を有する事を特徴とする画像処理装置。
【請求項２】
前記画像データを含むデータを前記差動送信手段にて転送する経路を有する画像処理装置において、前記受信信号の伝送歪みの等化を調整する手段を設け、更には前記等化の調整を所定のタイミングにて行う事を特徴とする請求項１に記載の画像処理装置。
【請求項３】
前記画像データを含むデータを前記差動送信手段にて転送する経路を有する画像処理装置において、前記等化手段により伝送歪を等化した受信データをサンプリングして２値化する際に、サンプリングクロックの位相を調整する手段を有する事を特徴とする請求項１に記載の画像処理装置。
【請求項４】
前記画像データを含むデータを前記差動送信手段にて転送する経路を有する画像処理装置において、受信データをサンプリングして２値化する際に、サンプリングクロックの位相の調整を所定のタイミングにて行う事を特徴とする請求項１に記載の画像処理装置。
【請求項５】
画像データを含むデータを差動送信ステップにて転送する経路を有する画像処理方法において、通信経路の受信信号の伝送歪みを等化するステップを設けたデータ受信ステップを有する事を特徴とする画像処理方法。
【請求項６】
前記画像データを含むデータを前記差動送信ステップにて転送する経路を有する画像処理方法において、前記受信信号の伝送歪みの等化を調整するステップを設け、更には前記等化の調整を所定のタイミングにて行う事を特徴とする請求項５に記載の画像処理方法。
【請求項７】
前記画像データを含むデータを前記差動送信ステップにて転送する経路を有する画像処理方法において、前記等化ステップにより伝送歪を等化した受信データをサンプリングして２値化する際に、サンプリングクロックの位相を調整するステップを有する事を特徴とする請求項５に記載の画像処理方法。
【請求項８】
前記画像データを含むデータを前記差動送信ステップにて転送する経路を有する画像処理方法において、受信データをサンプリングして２値化する際に、サンプリングクロックの位相の調整を所定のタイミングにて行う事を特徴とする請求項５に記載の画像処理方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
本発明では上記問題点に鑑み、画像データを含むデータを差動送信手段にて転送する経路を有する画像処理装置において、通信経路の受信信号の伝送歪みを等化する手段を設けたデータ受信手段を有する事を特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】削除
【補正の内容】