(57)【要約】【課題】ヨーク先端部とＴＭＲ素子との位置関係を一義的に決定でき、当該位置関係をどの素子についても同じにする。【解決手段】磁気ランダムアクセスメモリの製造方法は、（ａ）磁気抵抗効果を利用してデータを記憶する磁気抵抗効果素子１７と、磁気抵抗効果素子１７の側面を覆う保護膜２６と、保護膜２６の外側を覆う絶縁膜２８と、保護膜２６を貫通するコンタクト１６を介して磁気抵抗効果素子１７と接続された配線１８とを形成する工程と、（ｂ）配線１８に覆われていない領域に露出した保護膜２６をエッチングして凹部４６を形成する工程と、（ｃ）絶縁膜２８、配線１８及び凹部４６を覆うように軟磁性膜４４を成膜する工程と、（ｄ）配線１８周り及び凹部４６を除いた部分の軟磁性膜４４をエッチングし、配線１８周り及び凹部４６に軟磁性膜４４によるヨーク層２９を形成する工程とを具備する。【選択図】図９
2008192693.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）磁気抵抗効果を利用してデータを記憶する磁気抵抗効果素子と、前記磁気抵抗効果素子の少なくとも側面を覆う保護膜と、前記保護膜の外側を覆う絶縁膜と、少なくとも前記保護膜の一部を貫通するコンタクトを介して前記磁気抵抗効果素子と電気的に接続された配線とを形成する工程と、
（ｂ）前記配線に覆われていない領域に露出した前記保護膜をエッチングして凹部を形成する工程と、
（ｃ）前記絶縁膜、前記配線及び前記凹部を覆うように軟磁性膜を成膜する工程と、
（ｄ）前記配線周り及び前記凹部を除いた部分の前記軟磁性膜をエッチングし、前記配線周り及び前記凹部に前記軟磁性膜によるヨーク層を形成する工程と
を具備する
磁気ランダムアクセスメモリの製造方法。
【請求項２】
請求項１記載の磁気ランダムアクセスメモリの製造方法において、
前記（ｂ）工程は、
（ｂ１）前記配線に覆われていない領域の前記絶縁膜をエッチングして前記保護膜を露出させる工程を備える
磁気ランダムアクセスメモリの製造方法。
【請求項３】
請求項１に記載の磁気ランダムアクセスメモリの製造方法において、
前記（ａ）工程は、
（ａ１）前記磁気抵抗効果素子を形成する工程と、
（ａ２）前記磁気抵抗効果素子を覆うように前記保護膜及び前記絶縁膜をこの順に積層する工程と、
（ａ３）前記絶縁膜を平坦化する工程と、
（ａ４）前記保護膜及び前記絶縁膜のうちの少なくとも前記磁気抵抗効果素子の直上にある膜を貫通するコンタクトを介して前記配線とを形成する工程と
を備える
磁気ランダムアクセスメモリの製造方法。
【請求項４】
請求項３に記載の磁気ランダムアクセスメモリの製造方法において、
前記（ａ３）工程は、
（ａ３１）前記保護膜が露出するまで前記絶縁膜を平坦化する工程を含む
磁気ランダムアクセスメモリの製造方法。
【請求項５】
請求項４に記載の磁気ランダムアクセスメモリの製造方法において、
前記（ａ３）工程は、
（ａ３２）前記磁気抵抗効果素子及び前記保護膜が露出するまで前記絶縁膜及び前記保護膜を平坦化する工程を更に含む
磁気ランダムアクセスメモリの製造方法。
【請求項６】
請求項１乃至５のいずれか一項に記載の磁気ランダムアクセスメモリの製造方法において、
前記（ａ）工程は、
（ａ５）前記配線上に前記ヨーク層の一部を形成する工程を備える
磁気ランダムアクセスメモリの製造方法。
【請求項７】
請求項１乃至６のいずれか一項に記載の磁気ランダムアクセスメモリの製造方法において、
前記磁気抵抗効果素子の少なくとも前記配線側の部分は、前記配線の延伸する方向に直角な方向の幅が、前記配線の幅と概ね等しい
磁気ランダムアクセスメモリの製造方法。
【請求項８】
請求項１乃至７のいずれか一項に記載の磁気ランダムアクセスメモリの製造方法において、
前記（ｄ）工程において、
前記凹部に埋め込まれる前記軟磁性膜と、前記配線周りに形成される前記軟磁性膜とは、磁気的に接合している
磁気ランダムアクセスメモリの製造方法。
【請求項９】
請求項１乃至８のいずれか一項に記載の磁気ランダムアクセスメモリの製造方法において、
前記（ｂ）工程において、
前記保護膜のエッチングは、選択エッチングによって行われる
磁気ランダムアクセスメモリの製造方法。
【請求項１０】
（ａ）磁気抵抗効果を利用してデータを記憶する磁気抵抗効果素子と、前記磁気抵抗効果素子の少なくとも側面を覆う保護膜と、前記保護膜の外側を覆う絶縁膜とを形成する工程と、
（ｂ）前記保護膜が露出するまで前記絶縁膜を平坦化する工程と、
（ｃ）露出した前記保護膜をエッチングして凹部を形成する工程と、
（ｄ）前記凹部に高透磁率材料を埋め込む工程と、
（ｅ）少なくとも前記保護膜の一部を貫通するコンタクトを介して前記磁気抵抗効果素子と電気的に接続された配線とを形成する工程と、
（ｆ）前記絶縁膜、前記配線及び前記高透磁率材料を覆うように軟磁性膜を成膜する工程と、
（ｇ）前記配線周り及び前記高透磁率材料上を除いた部分の前記軟磁性膜をエッチングし、前記配線周り及び前記前記高透磁率材料上に前記軟磁性膜によるヨーク層を形成する工程と
を具備する
磁気ランダムアクセスメモリの製造方法。
【請求項１１】
請求項１０記載の磁気ランダムアクセスメモリの製造方法において、
前記高透磁率材料は、前記ヨーク層と磁気的に接続される
磁気ランダムアクセスメモリの製造方法。
【請求項１２】
請求項１０記載の磁気ランダムアクセスメモリの製造方法において、
前記高透磁率材料は、前記ヨーク層の前記軟磁性膜の材料に比べて透磁率が高い
磁気ランダムアクセスメモリの製造方法。
【請求項１３】
請求項１０記載の磁気ランダムアクセスメモリの製造方法において、
前記高透磁率材料は、前記ヨーク層の前記軟磁性膜の材料に比べて磁束密度が高い
磁気ランダムアクセスメモリの製造方法。
【請求項１４】
磁気抵抗効果を利用してデータを記憶する磁気抵抗効果素子と、
前記磁気抵抗効果素子の側面を覆う保護膜と、
前記保護膜の外側を覆う絶縁膜と、
前記磁気抵抗効果素子上部に電気的に接続された配線と、
前記配線の上面及び側面を覆い、かつ前記側面から前記磁気抵抗効果素子側へ伸びるように設けられたヨーク層と
を具備し、
前記磁気抵抗効果素子の少なくとも前記配線側の部分は、前記配線の延伸する方向に直角な方向の幅が、前記配線の幅と概ね等しい
磁気ランダムアクセスメモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの製造方法に関し、特にトンネル磁気抵抗効果（Ｔｕｎｎｅｌｉｎｇ  Ｍａｇｎｅｔｏ  Ｒｅｓｉｓｔａｎｃｅ）を利用して情報を記憶するＴＭＲ膜を用いた磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの製造方法に関する。
【背景技術】
【０００２】
近年、不揮発性メモリのひとつとして、磁気抵抗効果を有する強磁性膜を用いた磁気ランダムアクセスメモリ（Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ；以下、「ＭＲＡＭ」と記す）が提案されている。特に、巨大な磁気抵抗効果を有する強磁性トンネル接合膜を用いたＭＲＡＭの開発が盛んに行われている。
【０００３】
強磁性トンネル接合は、主に、第１強磁性膜と第２強磁性膜との間に非磁性絶縁膜が挟まれた積層構造を基本としている。そして、ＭＲＡＭは、この構造を用いた素子をメモリセルとして構成されている。この積層構造の膜面に垂直な方向に電流を流したときの電気抵抗は、第１及び第２強磁性膜の磁気モーメントの相対角度により変化する。すなわち、お互いの磁気モーメントが平行の時に電気抵抗は極小となり、反平行の時に電気抵抗は極大となる。この抵抗値の変化はトンネル磁気抵抗効果（Ｔｕｎｎｅｌｉｎｇ  Ｍａｇｎｅｔｏ  Ｒｅｓｉｓｔａｎｃｅ：ＴＭＲ効果）と呼ばれている。そして、電気抵抗値に対するＴＭＲ効果の比（ＴＭＲ比）が大きいほど、記録された情報の読み出しが有利となる。ここで、ＭＲＡＭにおける情報は、第１及び第２強磁性層の磁気モーメントの向きが平行の場合と反平行の場合とを、２値情報「１」、「０」と対応づけることで行っている。そして、ＴＭＲ比が大きいほど、「１」、「０」の信号差が大きくなる。通常、第１及び第２強磁性膜のうち、一方の強磁性膜を、磁気モーメントが固定された「固定層」とし、もう一方の強磁性膜を、磁気モーメントが移動可能な「記録層」とする。そして、「記録層」の磁気モーメントの向きを「固定層」の磁気モーメントの向きに対して平行、或いは反平行にすることで情報が記録される。
【０００４】
上記、強磁性トンネル接合を用いた素子（以下、「ＴＭＲ素子」と記す）に情報を記録する方法について簡単に説明する。ＴＭＲ素子は、互いに交差する書き込みワード線（以下、「ワード線」と記す）とデータ選択線（以下、「ビット線」と記す）との交点に配置される。情報の書き込みは、ワード線及びビット線に電流を流し、発生する電流磁界を用いて記録層の磁気モーメントを固定層に対して、平行或いは反平行にすることで達成される。
【０００５】
次に、記録層の磁気モーメントの向きを変化させる方法について説明する。図１は、従来技術における記録層の磁気モーメントの向きを変化させる方法の一例を説明する概略斜視図である。図中の記録層は、単層の強磁性膜からなる場合を示している。強磁性膜の磁化容易軸は素子長辺方向にあり、ワード線と平行な関係にある。ワード線に電流を流したときの電流磁界（Ｈｗ）はＴＭＲ素子の磁化容易軸方向に直角である。ビット線に電流を流したときの電流磁界（Ｈｂ）はＴＭＲ素子の磁化容易軸方向と平行である。このように磁化容易軸方向と平行及び直角の２つの成分が合成された磁界が記録層に印加される。図２は、このときの電流磁界と記録層の磁気モーメントの反転との関係を示すグラフである。図に示すように、電流磁界と記録層の磁気モーメントの反転との関係は、アステロイド曲線となる。すなわち、Ｈｗ及びＨｂの大きさがアステロイド曲線より外側の領域にある場合、記録層の磁気モーメントは印加された磁界により反転される。それにより情報が記録される。一方、Ｈｗ及びＨｂの大きさがアステロイド曲線より内側にある場合、記録層の磁気モーメントは加された磁界では反転しない。そのため情報は記録されない。従って、このＨｗ及びＨｂの大きさを制御することでデータ書き込みを制御することが可能となる。
【０００６】
ＭＲＡＭにおいては、上記ＴＭＲ素子が各ワード線及びビット線の交差する位置に配置されており、所望のＴＭＲ素子にデータを書き込む場合は、その交差するワード線及びビット線にパルス状の電流を流し、Ｈｗ及びＨｂを上記アステロイド曲線の外側の領域にすることで行われる。
【０００７】
このＭＲＡＭを、将来、高集積化させるためには、上記ＴＭＲ素子の微細化が必須となる。ＴＭＲ素子の微細化は、すなわち、強磁性膜の微細化を意味する。強磁性膜のサイズを小さくすると、一般的に磁気モーメントを反転させるのに必要な磁界は大きくなる。すなわち、データ書き込みを行うのに必要な電流値の増大を招く。このことは、消費電力の増大、配線寿命の短命化など、さまざまな問題が生じる。
【０００８】
また、非磁性層を介して二つの強磁性膜を積層した記録層を用い、非磁性層の膜厚を適当に設定することで互いの強磁性膜が弱く強磁性結合された状態にして、外部磁界を上記それぞれの強磁性膜の磁気モーメントを回転させる方向に印加すると、上記強磁性膜の磁気モーメントが互いに反対方向に回転しながら反転する。このような強磁性膜構造を使った磁気抵抗効果素子はトグル素子と呼ばれる。トグル素子は、情報の誤書き込みが通常の磁気抵抗効果素子より低減され、信頼性向上が期待される。このトグル素子においては、情報書き込みに必要な電流値が通常の磁気抵抗効果素子に比べて一般的に大きく、記録電流の低減が課題のひとつとなっている。
【０００９】
このような記録電流の増大を解決するために、ワード線或いはビット線の周りに高透磁率材料からなる薄膜（以下、ヨークと記す）を備えた構造が提案されている。例えば、特開２００２−１１０９３８号公報にヨーク構造を有する磁気記憶装置が開示されている。図３は、上記ヨーク構造を用いたＭＲＡＭの構成を示す概略斜視図である。図において、ＴＭＲ素子は、下部電極層１２０、反強磁性層１２１、固定層１２２、バリア層１２３、記録層１２４及びキャップ層１２５がこの順に積層された構造を有する。そして、配線１１６によりビット線１１８に接続されている。ヨーク１２９は、ビット線１１８の周囲におけるＴＭＲ素子に面していない領域に形成されている。それにより、ビット線電流により発生する磁束をＴＭＲ素子側に収束させるようにしている。図に示していないが、ワード線についても同様の構造である。これにより、ＴＭＲ素子近傍における磁束が増大し、書き込み電流を下げることが可能となる。
【００１０】
ＴＭＲ素子近傍で磁束を収束させるためには、上記ヨークの先端部がＴＭＲ素子に近い位置に形成されることが望ましい。例えば、特開２００４−３５６３７０号公報に、ヨークの先端部をＴＭＲ素子に近づけた構造が提案されている。すなわち、特開２００４−３５６３７０号公報にＭＲＡＭ及びその製造方法が開示されている。このＭＲＡＭは、基板と、記憶データに応じた方向に向けられる磁化を有し且つ前記基板の上方に形成された自由強磁性層と、前記自由強磁性層の上方に設けられ前記磁化を反転させる磁界を発生する電流が流される配線と、前記配線の配線側面に接合された側面ヨーク層と、前記側面ヨーク層を、前記自由強磁性層から分離する層間絶縁層とを備える。前記側面ヨーク層は、前記配線のエッジから下方に突出する角部を含む。前記層間絶縁層は、前記基板と概ね平行な上面を有し、且つ、前記上面において前記角部の下端に接合する第１部分と、前記側面ヨーク層と前記自由強磁性層の前記側面との間に介設された第２部分とを含む。前記第１部分と前記第２部分とは、一体に形成されている。
【００１１】
また、特開２００３−２０９２２７号公報に、ヨークの先端部をＴＭＲ素子に近づけた構造が提案されている。すなわち、特開２００３−２０９２２７号公報に磁気メモリが開示されている。この磁気メモリは、磁気記録層を有する磁気抵抗効果素子と、前記磁気抵抗効果素子の上または下において第１の方向に延在する第１の書き込み配線とを備える。前記第１の書き込み配線に電流を流すことにより形成される磁界によって前記磁気記録層の磁化の方向が可変とされている。前記第１の書き込み配線は、その両側面の少なくともいずれかに磁性体からなる被覆層を有している。前記被覆層は、前記第１の方向に対して垂直な断面において、前記磁気抵抗効果素子にもっとも近い先端部における厚みがそれ以外の部分における厚みよりも薄い。
【００１２】
しかし、従来の構造の場合、いくつかの点で問題がある。すなわち、ヨーク先端部をＴＭＲ素子に近づける場合、ＴＭＲ素子とヨーク先端部の位置関係がどの素子についても同じになるようにする必要がある。そうしないと、ＴＭＲ素子近傍での磁束の大きさが素子ごとにばらついてしまい、結果として書き込み電流値のばらつきを生むことになる。これは、メモリセルでのデータ書き込みが均一にできないことを意味し、信頼性の低下となるおそれがある。すなわち、ヨーク先端部とＴＭＲ素子部との位置関係を一義的に規定できる技術が望まれる。また、ヨーク先端部を近づける構造を考えた場合、ＴＭＲ素子へ効率的に磁束を集中することが可能な技術が求められる。
【００１３】
関連する技術として特開２００６−５４２２９号公報に磁気抵抗効果装置およびその製造方法が開示されている。この磁気抵抗効果装置は、互いに平行に配置される複数の第１配線と、前記第１配線の上方に離間して配置されるとともに、互いに平行に配置される複数の第２配線と、前記第１配線と前記第２配線との間の一領域に、磁気抵抗型の記憶素子とを備える。前記第２配線上を覆うとともに隣接する前記第２配線間に連続して設けられた絶縁性の高透磁率材料からなる磁性体層を備えている。前記第２配線の両側面を覆う状態で、高透磁率材料からなる磁性体層が設けられていても良い。隣接する前記第２配線間の全域に前記磁性体層が設けられていても良い。
【００１４】
【特許文献１】特開２００２−１１０９３８号公報
【特許文献２】特開２００４−３５６３７０号公報
【特許文献３】特開２００３−２０９２２７号公報
【特許文献４】特開２００６−５４２２９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明は、ヨーク先端部とＴＭＲ素子との位置関係を一義的に決定でき、当該位置関係をどの素子についても同じにすることが可能な磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの製造方法を提供することにある。
【００１６】
本発明の他の目的は、ヨーク先端部を近づける構造を考えた場合、ＴＭＲ素子へ効率的に磁束を集中することが可能な磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの製造方法を提供することにある。
【００１７】
この発明のこれらの目的とそれ以外の目的と利益とは以下の説明と添付図面とによって容易に確認することができる。
【課題を解決するための手段】
【００１８】
以下に、発明を実施するための最良の形態で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、特許請求の範囲の記載と発明を実施するための最良の形態との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１９】
上記課題を解決するために、本発明の磁気ランダムアクセスメモリの製造方法は、（ａ）磁気抵抗効果を利用してデータを記憶する磁気抵抗効果素子（１７）と、磁気抵抗効果素子（１７）の少なくとも側面を覆う保護膜（２６）と、保護膜（２６）の外側を覆う絶縁膜（２８）と、少なくとも保護膜（２６）の一部を貫通するコンタクト（１６）を介して磁気抵抗効果素子（１７）と電気的に接続された配線（１８）とを形成する工程と、（ｂ）配線（１８）に覆われていない領域に露出した保護膜（２６）をエッチングして凹部（４６）を形成する工程と、（ｃ）絶縁膜（２８）、配線（１８）及び凹部（４６）を覆うように軟磁性膜（４４）を成膜する工程と、（ｄ）配線（１８）周り及び凹部（４６）を除いた部分の軟磁性膜（４４）をエッチングし、配線（１８）周り及び凹部（４６）に軟磁性膜（４４）によるヨーク層（２９）を形成する工程とを具備する。
【００２０】
上記の磁気ランダムアクセスメモリの製造方法において、（ｂ）工程は、（ｂ１）配線（１８）に覆われていない領域の絶縁膜（２８）をエッチングして保護膜（２６）を露出させる工程を備えることが好ましい。
【００２１】
上記の磁気ランダムアクセスメモリの製造方法において、（ａ）工程は、（ａ１）磁気抵抗効果素子（１７）を形成する工程と、（ａ２）磁気抵抗効果素子（１７）を覆うように保護膜（２６）及び絶縁膜（２８）をこの順に積層する工程と、（ａ３）絶縁膜（２８）を平坦化する工程と、（ａ４）保護膜（２６）及び絶縁膜（２８）のうちの少なくとも磁気抵抗効果素子（１７）の直上にある膜を貫通するコンタクト（１６）を介して配線（１８）とを形成する工程とを備えることが好ましい。
【００２２】
上記の磁気ランダムアクセスメモリの製造方法において、（ａ３）工程は、（ａ３１）保護膜（２６）が露出するまで絶縁膜（２８）を平坦化する工程を含むことが好ましい。
【００２３】
上記の磁気ランダムアクセスメモリの製造方法において、（ａ３）工程は、（ａ３２）磁気抵抗効果素子（１７）及び保護膜（２６）が露出するまで絶縁膜（２８）及び保護膜（２６）を平坦化する工程を更に含むことが好ましい。
【００２４】
上記の磁気ランダムアクセスメモリの製造方法において、（ａ）工程は、（ａ５）配線（１８）上にヨーク層（２９）の一部を形成する工程を備えることが好ましい。
【００２５】
上記の磁気ランダムアクセスメモリの製造方法において、磁気抵抗効果素子（１７）の少なくとも配線（１８）側の部分（２５、２４）は、配線（１８）の延伸する方向に直角な方向の幅が、配線（１８）の幅と概ね等しいことが好ましい。
【００２６】
上記の磁気ランダムアクセスメモリの製造方法において、（ｄ）工程において、凹部（４６）に埋め込まれる軟磁性膜（４４）と、配線周りに形成される軟磁性膜（４４）とは、磁気的に接合していることが好ましい。
【００２７】
上記の磁気ランダムアクセスメモリの製造方法において、（ｂ）工程において、保護膜（２６）のエッチングは、選択エッチングによって行われることが好ましい。
【００２８】
上記課題を解決するために、本発明の磁気ランダムアクセスメモリの製造方法は、（ａ）磁気抵抗効果を利用してデータを記憶する磁気抵抗効果素子（１７）と、磁気抵抗効果素子（１７）の少なくとも側面を覆う保護膜（２６）と、保護膜（２６）の外側を覆う絶縁膜（２８）とを形成する工程と、（ｂ）保護膜（２６）が露出するまで絶縁膜（２８）を平坦化する工程と、（ｃ）露出した保護膜（２６）をエッチングして凹部（４６）を形成する工程と、（ｄ）凹部（４６）に高透磁率材料（４４ｃ）を埋め込む工程と、（ｅ）少なくとも保護膜（２６）の一部を貫通するコンタクト（１６）を介して磁気抵抗効果素子（１７）と電気的に接続された配線（１８）とを形成する工程と、（ｆ）絶縁膜（２８）、配線（１８）及び高透磁率材料（４４ｃ）を覆うように軟磁性膜（４４）を成膜する工程と、（ｇ）配線（１８）周り及び高透磁率材料（４４ｃ）上を除いた部分の軟磁性膜（４４）をエッチングし、配線（１８）周り及び高透磁率材料（４４ｃ）上に軟磁性膜（４４）によるヨーク層（２９）を形成する工程とを具備する。
【００２９】
上記の磁気ランダムアクセスメモリの製造方法において、高透磁率材料（４４ｃ）は、ヨーク層（２９）と磁気的に接続されることが好ましい。
【００３０】
上記の磁気ランダムアクセスメモリの製造方法において、高透磁率材料（４４ｃ）は、ヨーク層（２９）の軟磁性膜（４４）の材料に比べて透磁率が高いことが好ましい。
【００３１】
上記の磁気ランダムアクセスメモリの製造方法において、高透磁率材料（４４ｃ）は、ヨーク層（２９）の軟磁性膜（４４）の材料に比べて磁束密度が高いことが好ましい。
【００３２】
上記課題を解決するために、本発明の磁気ランダムアクセスメモリは、磁気抵抗効果を利用してデータを記憶する磁気抵抗効果素子（１７）と、磁気抵抗効果素子（１７）の側面を覆う保護膜（２６）と、保護膜（２６）の外側を覆う絶縁膜（２８）と、磁気抵抗効果素子（１７）上部に電気的に接続された配線（１８）と、配線（１８）の上面及び側面を覆い、かつ側面から磁気抵抗効果素子（１７）側へ伸びるように設けられたヨーク層（２９）とを具備する。磁気抵抗効果素子（１７）の少なくとも配線（１８）側の部分は、配線（１８）の延伸する方向に直角な方向の幅が、配線（１８）の幅と概ね等しい。
【発明の効果】
【００３３】
本発明により、ヨーク先端部とＴＭＲ素子との位置関係を一義的に決定でき、当該位置関係をどの素子についても同じにすることが可能となる。ヨーク先端部を近づける構造を考えた場合、ＴＭＲ素子へ効率的に磁束を集中することが可能となる。
【発明を実施するための最良の形態】
【００３４】
以下、本発明の磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの製造方法の実施の形態に関して、添付図面を参照して説明する。
【００３５】
（第１の実施の形態）
図４は、本発明の磁気ランダムアクセスメモリの第１の実施の形態の主要部分の構成を示す断面図である。この図は、磁気ランダムアクセスメモリの１ビット部分のメモリセルに対応する。メモリセルは、半導体基板（例えばｐ型シリコン基板、ｐ型ウェル領域等）１上に設けられ、記憶素子部１００とアドレス選択用トランジスタ部１０１とを備える。
【００３６】
記憶素子部１００は、磁気抵抗効果素子部２００とこれに接続された一対のコンタクト層１４及びコンタクト層１６とを含む。磁気抵抗効果素子部２００は、下部電極１５と磁気抵抗効果素子１７とを含む。磁気抵抗効果素子１７は、例えば磁性層／非磁性層／磁性層、或いは、磁性層／絶縁トンネル膜／磁性層のような積層構造を有し、ＧＭＲ効果やＴＭＲ効果などを有する構造であればよい。ここでは、例えば、磁気トンネル接合（Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎ）素子（以下、ＭＴＪ素子ともいう）である。磁気抵抗効果素子部２００は、互いに直交する書き込みワード線１３とビット線１８との交点に設置される。ただし、磁気抵抗効果素子部２００の下方に離れて設置されている配線が書き込みワード線１３である。磁気抵抗効果素子部２００の上方に、コンタクト層１６を介して磁気抵抗効果素子部２００と接続されている配線がビット線１８である。
【００３７】
アドレス選択用トランジスタ部１０１は、読み出し選択スイッチとしてのＭＯＳトランジスタ７（ｎチャネル型ＭＯＳトランジスタ）を含む。ＭＯＳトランジスタ７は、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）構造を有する素子分離絶縁層２により他と絶縁された領域に設けられている。ＭＯＳトランジスタ７は、ゲート絶縁層３、ゲート電極４、側壁絶縁層５及び拡散層６ａ、６ｂを備える。拡散層６ａは、コンタクト層８ａ、中間層９、コンタクト層１１、中間層１２及びコンタクト層１４を介して磁気抵抗効果素子部２００（下部電極１５）と接続されている。各コンタクト層としてはタングステンプラグが例示される。各中間層は金属層である。ゲート電極４は、図の紙面に対して垂直な方向に伸びており、読み出し動作時に、読み出しセルを選択するための読み出しワード線（図示されず）として機能する。拡散層６ｂは、コンタクト層８ｂを介してソース線１０に接続されている。ソース線１０は例えば接地線（図示されず）に接続されている。選択用トランジスタ７はゲートに印加される電圧に応じてスイッチング動作をし、磁気抵抗効果素子１７と各配線との電流経路の開閉を制御する。
【００３８】
書き込みワード線１３は、磁気抵抗効果素子部２００側の側面以外の側面をヨーク層１９で覆われている。ヨーク層１９は、例えばニッケル・鉄（ＮｉＦｅ）などの高透磁率材料である磁性体で形成されている。このヨーク層１９は、書き込みワード線１３を流れる書き込み電流磁界変換効率を向上させる。ビット線１８は、磁気抵抗効果素子部２００側の側面以外の側面をヨーク層（２９：図示されず）で覆われている。このヨーク層（２９）も、同様に、高透磁率材料である磁性体で形成され、ビット線１８を流れる書き込み電流磁界変換効率を向上させる。
【００３９】
次に、本発明の磁気ランダムアクセスメモリの第１の実施の形態におけるメモリセル構成について図５及び図６を用いて更に説明する。ここで、図５及び図６は、それぞれ図４における磁気抵抗効果素子及びその近傍の構成を示す斜視図及び断面図である。抵抗効果効果素子１７は、下部電極２０上に形成された反強磁性層２１、固定層２２、バリア層２３、記録層２４及びキャップ層２５を備える。この図では、反強磁性層２１及び固定層２２の面積が相対的に大きく、バリア層２３、記録層２４及びキャップ層２５の面積が相対的に小さい場合を示している。しかし、例えば、反強磁性層２１、固定層２２及びバリア層２３の面積が相対的に大きく、記録層２４及びキャップ層２５の面積が相対的に小さくても良いし、全ての面積が等しくても良い。
【００４０】
抵抗効果効果素子１７は、上下にある磁性層（固定層２２、記録層２４）の間に絶縁層（バリア層２３）が挟まれた構成になっている。そして、一方の磁性層は固定層２２として、もう一方の磁性層を記録層２４として作用させることで記憶素子としての機能を持たせている。固定層２２及び記録層２４としては、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）或いはこれらのいずれかを含む合金からなる強磁性膜、或いは、コバルト・鉄・ボロン（ＣｏＦｅＢ）などの強磁性アモルファス膜やグラニュラー膜が用いられる。
【００４１】
バリア層２３は、絶縁膜であり、トンネル磁気抵抗（Ｔｕｎｎｅｌ  Ｍａｇｎｅｔｏ  Ｒｅｓｉｓｔａｎｃｅ）効果を生み出す材料で形成されている。バリア層２３としては、例えば、アルミナ酸化膜（ＡｌＯｘ）が用いられる。
【００４２】
反強磁性層２１は、固定層２２の強磁性膜の保磁力を大きくするために固定層２２上に積層される反強磁性膜である。すなわち、反強磁性層２１と固定層２２とを積層することで、その強磁性膜と反強磁性膜の間に働く交換相互作用により、その強磁性膜に一方向の異方性を発現させることが出来る。それにより、固定層２２の磁気モーメントを一方向に固定することが可能となる。反強磁性層２１としては、鉄・マンガン（ＦｅＭｎ）、白金・マンガン（ＰｔＭｎ）、ニッケル・マンガン（ＮｉＭｎ）などのマンガン合金などの反強磁性膜、或いは、コバルト酸化物（ＣｏＯ）、ニッケル酸化物（ＮｉＯ）などの酸化物の反強磁性膜が用いられる。
【００４３】
また、固定層２２は、その保磁力を高めるために、非磁性層を介して二つの強磁性膜を積層させるシンセティック・アンチフェロ・マグネティック（ＳＡＦ）構造をとることも可能である。この場合、一方の強磁性膜は反強磁性層２１に積層され、その磁気モーメントは一方向に固定されている。非磁性層の膜厚を適当に設定することで、その二つの強磁性膜は非磁性層を介してお互いが反強磁性結合するようになり、これによって固定層２２の磁気モーメントをより強固に固着することが可能となる。
【００４４】
また、記録層２４についても、非磁性層を介して二つの強磁性膜を積層させるＳＡＦ構造とすることも可能である。この場合も、非磁性層の膜厚を適当に設定することで、その二つの強磁性膜が互いに反強磁性結合している状態である。これにより、記録層２４の熱擾乱耐性が向上し、信頼性が高くなるメリットがある。
【００４５】
さらに、記録層２４が非磁性層を介して二つの強磁性膜を積層された構成の場合、非磁性層の膜厚を適当に設定することで、互いの強磁性膜が弱く強磁性結合された状態にして、外部磁界をそれぞれの強磁性膜の磁気モーメントを回転させる方向に印加することで、互いの磁気モーメントを反転させるトグルスイッチ型記録層とすることも可能である。トグルスイッチ型記録層は、その磁化反転時に印加する電流磁界をシーケンシャルに制御することにより、半選択ディスターブに対するマージンを大きく取ることができ、書き込み動作の安定化を図る上で有効な手法である。
【００４６】
下部電極２０（下部電極１５）は、コンタクト層等（図示されず）を介してＭＯＳトランジスタ（図示されず）に電気的に接続されている。下部電極２０は、例えば、タンタル（Ｔａ）、銅（Ｃｕ）、ルテニウム（Ｒｕ）で形成されている。キャップ層２５は、コンタクト層１６を介してビット線１８に電気的に接続されている。更に、記録層２４の保護膜として機能すると共に、ビット線１８とのコンタクト層１６形成時のエッチングストッパー層の役割もある。キャップ層２５は、例えば、タンタル（Ｔａ）、ルテニウム（Ｒｕ）、窒化チタン（ＴｉＮ）で形成されている。
【００４７】
ハードマスク３００としての窒化シリコン３０（ＳｉＮｘ）及び酸化シリコン３１（ＳｉＯ２）は、キャップ層２５上にこの順で積層されている。保護膜２６ａは、ハードマスク３００上に形成されている。保護膜２６ａは例えば窒化シリコン（ＳｉＮｘ）で形成されている。保護膜２６は、ハードマスク３００の側面、磁気抵抗効果素子１７の側面及び上面を覆うように形成されている。保護膜２６は、例えば窒化シリコン（ＳｉＮｘ）で形成されている。絶縁膜２７、２８は例えば酸化シリコン（ＳｉＯ２）２７で形成されている。絶縁膜２７、２８は、保護膜２６の側面及び上面に積層されている。絶縁膜２７、２８は、例えば酸化シリコン（ＳｉＯ２）２７で形成されている。
【００４８】
コンタクト層１６は、保護膜２６ａ、ハードマスク３００（窒化シリコン３０及び酸化シリコン３１）を貫通してキャップ層２５上に形成されている。コンタクト層１６は、例えば、シード層のチタン（Ｔｉ）又はタンタル（Ｔａ）と、本体のアルミニウム（Ａｌ）と、キャップ層のチタン（Ｔｉ）、窒化チタン（ＴｉＮ）又はタンタル（Ｔａ）で形成されている。
【００４９】
ビット線（データ選択線）１８は、コンタクト層１６上に設けられ、コンタクト層１６を介して磁気抵抗効果素子１７と電気的に接続されている。ビット線１８は、例えば、シード層のチタン（Ｔｉ）又はタンタル（Ｔａ）と本体のアルミ（Ａｌ）とで形成されている。ビット線１８は、磁気抵抗効果素子部２００側の表面（下面）を除いた三表面（上面及び二側面）を、高透磁率材料であるヨーク層２９で覆われている。ヨーク層２９の一部は、本発明により、磁気抵抗効果素子（２１、２２、２３、２４）近傍において、上記側面の下方から当該磁気抵抗効果素子側へ伸び、その磁気抵抗効果素子に自己整合的に近づけられている。すなわち、ビット線１８の側面のヨーク層２８は、ビット線１８の下面よりも更に磁気抵抗効果素子側へ伸びている。ヨーク層２９は、例えばニッケル・鉄（ＮｉＦｅ）などの磁性材料で形成される。
【００５０】
このヨーク層２９の構造により、ビット線１８の電流磁界変換効率をより向上することが出来、効率的に磁気抵抗効果素子に磁界を印加することが可能となる。磁気抵抗効果素子と自己整合的に形成されたヨーク層２９とその他ビット線１８周囲に形成されたヨーク層は同一工程にて成膜してもよいし、別工程にて成膜されてもよい。別工程で成膜する場合は、本発明に開示されているように磁気抵抗効果素子近傍のヨーク層２９をニッケル・鉄・コバルト（ＮｉＦｅＣｏ）等の高磁束密度材料にすることで、さらなる電流磁界変換効率の向上を図ることが出来る。
【００５１】
次に、本発明の磁気ランダムアクセスメモリの製造方法の第１の実施の形態について図７〜図９及び図１０〜図１１を参照して説明する。図７〜図９は、本発明の磁気ランダムアクセスメモリの製造方法の第１の実施の形態における磁気抵抗効果素子及びビット線とその周辺の断面図を示す。図１０〜図１１は、本発明の磁気ランダムアクセスメモリの製造方法の第１の実施の形態における磁気抵抗効果素子の平面図を示している。なお、ここでは磁気抵抗効果素子の形成以降の工程について説明する。
【００５２】
図７（ａ）を参照して、磁気抵抗効果素子部２００として下部電極層２０、反強磁性層２１、固定層２２、バリア層２３、記録層２４及びキャップ層２５をスパッタ法などにより成膜する。例えば、下部電極層２０はタンタル（Ｔａ）であり、反強磁性層２１は鉄・マンガン（ＦｅＭｎ）であり、固定層２２は鉄・コバルト（ＦｅＣｏ）であり、バリア層２３はアルミナ酸化膜（ＡｌＯｘ）であり、記録層２４は鉄・コバルト（ＦｅＣｏ）であり、及びキャップ層２５はタンタル（Ｔａ）である。図７（ａ）では固定層２２及び記録層２４は１層構成になっているが、多層構造になっていても構わない。
【００５３】
磁気抵抗効果素子部２００の成膜後、引き続いて磁気抵抗効果素子部２００を所望の形状にパターニングするためのマスクとなる材料を成膜する。通常、マスクとしてはフォトレジストが用いられる。しかし、パターニング後のフォトレジスト除去工程時に磁気抵抗効果素子２００が劣化する恐れがある。そのため、ここではハードマスク３００として窒化シリコン（ＳｉＮｘ）３１及び酸化シリコン（ＳｉＯ２）３２をそれぞれ成膜している。これらハードマスク３００の成膜はスパッタ法或いは化学的気相成長（ＣＶＤ）法によって形成する。
【００５４】
次に、ハードマスク３００を形成するために、フォトレジストパターンを形成し、酸化シリコン３１を反応性イオンエッチング（ＲＩＥ）法にてエッチングした後、フォトレジストを除去する。その後、パターニングされた酸化シリコン３１をマスクとして、窒化シリコン３０、キャップ層２５及び記録層２４をエッチングする。これらのエッチングはＲＩＥ法或いはイオンミリング法によって行われる。以上の工程により、記録層２４が所望の形状に形成される（図７（ｂ））。
【００５５】
次に、パターニングされた磁気抵抗効果素子部２００上に保護膜２６を成膜する。保護膜２６は磁気抵抗効果素子２００の劣化を防ぐと共に、保護膜２６上に形成される絶縁層２８に対し選択エッチングが可能な材料にすることで、本発明の提供するヨーク層の形成を可能とする。保護膜２６は窒化シリコン（ＳｉＮｘ）を用い、ＣＶＤ法或いはスパッタ法により成膜する。この保護膜２６上に下部電極２０をパターニングするためのハードマスクとして酸化シリコン（ＳｉＯ２）２７をスパッタ法或いはＣＶＤ法にて成膜する。その後、フォトレジストを形成し、ハードマスクである酸化シリコン（ＳｉＯ２）２７を所望の形状にエッチングする。エッチングはＲＩＥにて行う。その後、フォトレジストを除去する（図７（ｃ））。続いて、ハードマスクである酸化シリコン（ＳｉＯ２）２７をマスクとして、保護膜２６及びバリア層２３、固定層２２、反強磁性層２１及び下部電極２０をエッチングする。エッチングはＲＩＥ法或いはイオンミリング法にて行う。この工程により、下部電極がパターニングされ、磁気抵抗効果素子部２００の形成が完成される（図７（ｄ））。
【００５６】
次に、絶縁層２８として酸化シリコン（ＳｉＯ２）を、磁気抵抗効果素子部２００を覆うようにスパッタ法或いはＣＶＤ法により成膜する（図８（ａ））。続いて、絶縁層２８表面を平らにするために、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法にて平坦化する。このとき、ＣＭＰにて絶縁膜２８である酸化シリコンをエッチングし、磁気抵抗効果素子部２００において、先述した保護膜２６が表面に出たところでエッチングを止める（図８（ｂ）、図１０（ａ））。このエッチストップについては、ＣＭＰ条件の最適化により絶縁層２８である酸化シリコンと選択比がとれる材料を保護膜２６として形成することで再現性よくエッチストップが可能である。またＣＭＰ装置において光学的なモニタリングによる自動エッチストップの機構を備えておくことも有効である。ここでは保護膜２６として窒化シリコンを用いており、上記ＣＭＰ条件の最適化を行うことによって、選択比十分確保できる。なお、保護膜２６が表面に出る前に、ＣＭＰを止めても良い。その場合、保護膜２６上に薄膜の酸化シリコン２７が残る（図示されず）。
【００５７】
絶縁層２８を平坦化した後、磁気抵抗効果素子部２００とビット線１８とを電気的に接続するためのコンタクトホール１６ａをＲＩＥ法にて形成する。この工程において、磁気抵抗効果素子部２００上にある保護膜２６及びハードマスク３００（窒化シリコン３０及び酸化シリコン３１）をエッチングし、磁気抵抗効果素子２００上に積層されているキャップ層２５にて選択的にエッチングをストップさせる。（図８（ｃ）、図１０（ｂ））。
【００５８】
次に、ビット線１８を形成する。ここでは、ビット線１８をアルミニウム（Ａｌ）にて形成する方法について述べる。まず、シード層４０、ビット線材料であるアルミニウム（Ａｌ）膜４１、キャップ層４２及びヨーク層２９ａをスパッタリング法にて形成する。例えば、シード層４０としてはチタン（Ｔｉ）、キャップ層４２としてはチタン（Ｔｉ）を用いる。さらに、その上に成膜するヨーク層２９ａは、シード層４３ａ、軟磁性層４４ａ、保護層４５ａがこの順番で積層される。シード層４３ａは、ビット線材料と軟磁性層材料の相互拡散防止の目的と、軟磁性層４４ａの磁気特性を保つためにその結晶性をコントロールする目的で成膜されている。シード層４３ａは、主にタンタル（Ｔａ）、チタン（Ｔｉ）等が用いられる。軟磁性層４４ａは、ヨーク層２９ａとして機能する磁性体で構成されており、主にパーマロイ（ＮｉＦｅ）等が用いられる。保護層４５ａは、軟磁性層４４ａを酸化等から守る目的で成膜されており、主にタンタル（Ｔａ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）等が用いられる。
【００５９】
この後、ビット線パターンを形成するためのハードマスクとして酸化シリコン（ＳｉＯ２）５０を成膜する。ここでも軟磁性膜の酸化を防ぐためにハードマスクによるパターニングを行っている。酸化シリコン５０にフォトレジスト（図示せず）を形成し、ビット線パターンに酸化シリコン５０をエッチングする。エッチングは反応性イオンエッチング（ＲＩＥ）を用いる。その後、フォトレジストを除去し、酸化シリコン５０をマスクとして、ヨーク層２９ａ以下をエッチングすることでビット線１８を形成する。この時点で、ビット線１８としてアルミニウム（Ａｌ）パターン４１が形成され、アルミニウムパターン４１上にヨーク層２９ａが積層された状態となる。それ以外の領域はＣＭＰにて平坦化された絶縁層２７、２８及び一部保護膜２６がむきだしになっている（図８（ｄ）、図１０（ｃ））。
【００６０】
次に、剥き出しになった保護膜２６である窒化シリコンのみをエッチングする。エッチングはＲＩＥを用い、絶縁層２８である酸化シリコンとの選択比の高いエッチング条件にて行う。これにより、図９（ａ）のように保護膜２６のみが窪んだ凹部４６が得られる。窪み量は、磁気抵抗効果素子部２００とビット線１８に形成されるヨーク層２９との距離を決める指標となり、この窪み量を深くすることで、両者の距離を近づけることが可能となる。この窪み量はエッチング時間にて任意にコントロールすることができ、容易に磁気抵抗効果素子部２００とヨーク層２９との距離を所望の値にすることができる。
【００６１】
図１１（ａ）に磁気抵抗効果素子部２００を上から見た図を示す。保護膜２６がエッチングされるのは図のようにビット線１８に覆われてない領域（凹部４６）に限られる。それは次の理由による。ビット線１８の幅は、磁気抵抗効果素子部２００の上部（キャップ層２５、記録層２４及びバリア層２３）とほぼ同じ長さ（幅）で形成されている。加えて、ビット線１８は、上から見て、磁気抵抗効果素子部２００の上部と概ね同じ位置に形成されている。更に、保護膜２６は磁気抵抗効果素子部２００を覆うように形成されているので、図のように磁気抵抗効果素子部２００より一回り大きい領域に形成される。これらのことから、図のようにビット線１８に覆われていない保護膜２６の領域（凹部４６）ができることになり、この部分が上述した工程にてエッチングされることになる。なお、保護膜２６が表面に出る前にＣＭＰを止め、保護膜２６上に薄膜の酸化シリコン２７が残っている場合、酸化シリコン２７をエッチングしてから、凹部４６を形成する工程を実行する。
【００６２】
この後、再びヨーク層２９ｂを成膜する。ヨーク層２９ｂの構成は、上述した構成と同じく、シード層４３ｂ、軟磁性層４４ｂ、保護層４５ｂをこの順番でスパッタリング法にて成膜する（図９（ｂ）、図１１（ｂ））。この際、ビット線１８のアルミニウムパターン４１の側壁部にもヨーク層２９ｂが形成されることが必要であり、そのためにスパッタリング時に基板バイアスを印加して側壁部への付き回りを改善している。また、この成膜時に図９（ｂ）に示すように保護膜２６の一部をエッチングした凹部４６にも上記ヨーク層２９ｂが形成される。このとき、成膜する軟磁性層４４ｂの膜厚は凹部４６の幅より薄いことが望ましい。軟磁性層４４ｂの膜厚が凹部４６の幅より大幅に厚い場合、この凹部４６内での軟磁性層４４ｂの膜厚が薄くなり、場合によってはヨーク層２９としての機能が低下する恐れがある。
【００６３】
次に、先ほど成膜したヨーク層２９ｂのうち、ビット線１８の側壁部以外の部分についてエッチングで除去する。エッチングはＲＩＥ或いはイオンミリング法にて行う。ビット線１８上には先に形成したヨーク層２９ａの上にハードマスクである酸化シリコン５０を介して再度成膜したヨーク層２９ｂが積層されている。ここでは、ビット線１８上に再度成膜したヨーク層２９ｂのみをエッチングする。このとき、ビット線１８以外の箇所に成膜されたヨーク層２９ｂも同時にエッチングされる（図９（ｃ）、図１１（ｃ））。この工程でビット線１８の側壁部に形成されたヨーク層２９ｂについてはエッチングされない必要がある。従って、エッチング条件としては、イオンビームが垂直に入射され、横方向のエッチング成分を極力抑えた条件にすることが求められる。イオンミリングでエッチングする場合には、その入射角度をヨーク層の膜厚法線方向に一致させることで実現できる。ＲＩＥでエッチングする場合には、基板バイアス電圧を高くしてイオンビームの斜め方向成分を極力少なくすることで実現できる。
【００６４】
以上の工程により作製したビット線構造では、ビット線１８周りにヨーク層２９が形成されている。そのヨーク層２９は、磁気抵抗効果素子部２００上の保護膜２６がエッチングされた領域（凹部４６）のみ磁気抵抗効果素子２００に近付いた構造となる。保護膜２６は、磁気抵抗効果素子部２００上に積層されるため、一部保護膜２６をエッチングされた凹部４６と磁気抵抗効果素子部２００との位置関係は一義的に規定されることになる。さらに、保護膜２６のエッチング量をコントロールすることでヨーク層２９と磁気抵抗効果素子部２００との距離も規定することが出来る。従って、例えば、ビット線１８とワード線１３の電流磁界変換効率に違いが生じた場合に、この保護膜２６のエッチング量を調整し、ビット線１８側の電流磁界変換効率を任意に設定することでバランスを調整することも可能である。さらに、磁気抵抗効果素子部２００上に積層された保護膜２６を一部エッチングすることでヨーク層２９と磁気抵抗効果素子部２００との距離を近付けることができるため、どのような磁気抵抗効果素子形状に対しても、ビット線１８に覆われない保護膜２６の領域（４６）が存在していれば、その領域で磁気抵抗効果素子部２００とヨーク層２９との距離を近づけることができる。そのため、例えば、トグルスイッチ型ＭＲＡＭのようにビット線方向に対して傾いた位置に磁気抵抗効果素子が配置されていても、その磁気抵抗効果素子の対向する位置にヨーク層を近づけて配置することが可能である。
【００６５】
（第２の実施の形態）
第２の実施の形態では、磁気ランダムアクセスメモリの製造方法のみが第１の実施の形態と異なる。従って、以下磁気ランダムアクセスメモリの製造方法について説明する。
【００６６】
本発明の磁気ランダムアクセスメモリの製造方法の第２の実施の形態について図１２〜図１３及び図１４を参照して説明する。図１２〜図１３は、本発明の磁気ランダムアクセスメモリの製造方法の第２の実施の形態における磁気抵抗効果素子及びビット線とその周辺の断面図を示す。図１４は、本発明の磁気ランダムアクセスメモリの製造方法の第２の実施の形態における磁気抵抗効果素子の平面図を示している。なお、ここでは磁気抵抗効果素子の形成以降の工程について説明する。ただし、磁気抵抗効果素子の形成工程（図７（ａ））からビット線とのコンタクトホール形成工程（図８（ｃ））については、先に述べた第１の実施の形態と基本的に同じであるため省略する。
【００６７】
図１２（ａ）を参照して、次に、ビット線１８を形成する。ここでは、ビット線１８をアルミニウム（Ａｌ）にて形成する方法について述べる。まず、シード層４０、ビット線材料であるアルミニウム（Ａｌ）膜４１、及びキャップ層４２をスパッタリング法にて形成する。例えば、シード層４０としてはチタン（Ｔｉ）、キャップ層４２としてはチタン（Ｔｉ）を用いる。この後、フォトレジスト（図示されず）にてビット線パターンを形成し、上記シード層４０、アルミ膜４１及びキャップ層４２をＲＩＥにてエッチングする。エッチング後、フォトレジストを除去する（図１２（ａ）、図１４（ａ））。
【００６８】
次に、剥き出しになった保護膜２６である窒化シリコンのみをエッチングする。エッチングはＲＩＥを用い、絶縁層２８である酸化シリコとの選択比の高いエッチング条件にて行う。これにより、図１２（ｂ）のように保護膜２６のみが窪んだ凹部４６が得られる。窪み量は、磁気抵抗効果素子部２００とビット線１８に形成されるヨーク層２９との距離を決める指標となり、この窪み量を深くすることで、両者の距離を近づけることが可能となる。この窪み量はエッチング時間にて任意にコントロールすることができ、容易に磁気抵抗効果素子部２００とヨーク層２９の距離を所望の値にすることができる。
【００６９】
図１４（ｂ）に磁気抵抗効果素子２００部の上から見た図を示す。保護膜２６がエッチングされるのは図のようにビット線１８に覆われてない領域（凹部４６）に限られる。それは次の理由による。ビット線１８の幅は磁気抵抗効果素子部２００の上部（キャップ層２５、記録層２４及びバリア層２３）とほぼ同じ長さで形成されている。加えて、ビット線１８は、上から見て、磁気抵抗効果素子部２００の上部と概ね同じ位置に形成されている。更に、保護膜２６は磁気抵抗効果素子部２００を覆うように形成される。これらのことから、図のように磁気抵抗効果素子部２００より一回り大きい領域に形成される。従って、図のようにビット線１８に覆われていない保護膜の領域（凹部４６）ができることになり、この部分が上述した工程にてエッチングされることになる。
【００７０】
その後、ヨーク層２９ｃをビット線１８の周りに形成する（図１３（ａ）、図１４（ｃ））。ヨーク層２９ｃは、シード層４３、軟磁性層４４、保護層４５がこの順番で積層される。シード層４３は、ビット線材料と軟磁性層材料との相互拡散防止の役割りと、軟磁性層４４の磁気特性を保つためにその結晶性をコントロールする役割とを持たせる目的で成膜されている。主にタンタル（Ｔａ）、チタン（Ｔｉ）等が用いられる。軟磁性層４４はヨーク層として機能する磁性体で構成されており、主にパーマロイ（ＮｉＦｅ）等が用いられる。また保護層４５は軟磁性層４４を酸化等から守る目的で成膜されており、主にタンタル（Ｔａ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）等が用いられる。
【００７１】
このときの成膜条件としては、ビット線１８上部及び側壁部の両方に均一にヨーク層２９が成膜されることが必要である。図９（ｂ）で述べた基板バイアスを印加した条件では側壁部４８への形成はできる。しかし、ビット線１８のエッジ部４７において成膜されたヨーク層２９ｃがエッチングされることで十分な膜厚が形成できない。一方、基板バイアスがない条件では側壁部４８への成膜が十分でない。そこで、この工程での成膜は、始めに基板バイアスがない条件でヨーク層２９ｃを成膜した後、基板バイアスを印加した条件でヨーク層２９ｃを成膜する２段階プロセスにより行った。この方法により、ビット線１８上部及び側壁部４８並びに保護膜２６をエッチングして形成した窪みである凹部４６を含めて全体的に均一なヨーク層２９ｃの形成が可能となった。なお、２段階プロセスにおいて、成膜順として基板バイアスを印加した条件を先に行っても差し支えない。
【００７２】
次に、ビット線１８及びその周りのヨーク層２９ｃを覆うようにフォトレジスト４９を形成する（図１３（ｂ））。このレジストパターンは、ビット線パターンとほぼ同じレイアウトでヨーク層２９ｃ分だけ幅が広いパターンである。続いて、このフォトレジストに覆われていない領域のヨーク層２９ｃをエッチングにて除去する（図１３（ｃ）、図１４（ｄ））。エッチングはイオンミリング法或いはＲＩＥによって行う。これによりビット線周りにのみヨーク層２９を残すことができる。
【００７３】
以上の工程により作製したビット線構造では、ビット線パターン１８周りにヨーク層２９が形成されている。ヨーク層２９を一回の成膜にて形成することにより、ビット線１８に沿って連続的に軟磁性層４４を形成できる。これにより、電流磁界変換効率がさらに上昇するので、より効率的に電流磁界を磁気抵抗効果素子２００へ印加ができる。その結果、低電流化が実現できる。また、ビット線１８周りに形成したヨーク層２９が、磁気抵抗効果素子部２００上に積層された保護膜２６をエッチングされた領域のみ磁気抵抗効果素子２００に近づけた構造となる。保護膜２６は、磁気抵抗効果素子２００上に積層されるため、一部保護膜２６をエッチングされた凹部４６と磁気抵抗効果素子２００との位置関係は一義的に規定されることになる。さらには、保護膜２６のエッチング量をコントロールすることでヨーク層２９と磁気抵抗効果素子２００との距離も規定することが出来るた。従って、例えば、ビット線１８とワード線１３の電流磁界変換効率に違いが生じた場合に、この保護膜２６のエッチング量を調整し、ビット線１８側の電流磁界変換効率を任意に設定することでバランスを調整することも可能である。さらには、磁気抵抗効果素子２００上に積層された保護膜２６を一部エッチングすることでヨーク層２９と磁気抵抗効果素子２００との距離を近づけることができるため、どのような磁気抵抗効果素子形状に対しても、ビット線１８に覆われない保護膜２６の領域（４６）が存在していれば、その領域で磁気抵抗効果素子２００とヨーク層２９との距離を近づけることができる。そのため、例えば、トグルスイッチ型ＭＲＡＭのようにビット線方向に対して傾いた位置に磁気抵抗効果素子が配置されていても、その磁気抵抗効果素子の対向する位置にヨーク層を近づけて配置することが可能である。
【００７４】
（第３の実施の形態）
第３の実施の形態では、磁気ランダムアクセスメモリの構成及び製造方法が一部、第１の実施の形態と異なる。従って、以下磁気ランダムアクセスメモリの製造方法について説明する。
【００７５】
図２１は、本発明の磁気ランダムアクセスメモリの第３の実施の形態における磁気抵抗効果素子及びその近傍の構成を示す断面図である。本実施の形態は、ビット線１８とキャップ層２５との間に、コンタクト層１６が無く、それに伴い窒化シリコン３０、酸化シリコン３１及び保護膜２６ａが無い点で、図６に示す第一の実施の形態と異なる。この場合、ビット線１８と磁気抵抗効果素子１７との電気的接続のためのコンタクト層１６がないので、ビット線１８と磁気抵抗効果素子１７との電気的接続が確実になされる。加えて、ビット線１８を流れる電流により発生する磁界をより強く磁気抵抗効果素子１７へ印加することができる。
【００７６】
図２２は、本発明の磁気ランダムアクセスメモリの製造方法の第３の実施の形態における途中の工程を示す断面図である。第１の実施の形態の製造方法における図８（ｂ）のＣＭＰ工程に対応している。本実施の形態は、そのＣＭＰ工程において、磁気抵抗効果素子部２００上に形成しているキャップ層２５まで露出させる点で、第１の実施の形態と異なる。図により、ビット線１８と磁気抵抗効果素子部２００の電気的接続のためにコンタクトホール１６ａを形成する工程が省略できる。
上記以外は、第１の実施の工程と同様にして製造することができる。
【００７７】
（第４の実施の形態）
第４の実施の形態では、磁気ランダムアクセスメモリの製造方法のみが第１の実施の形態と異なる。従って、以下磁気ランダムアクセスメモリの製造方法について説明する。ビット線のヨーク層の製造方法に関し、電流磁界変換効率のさらなる上昇を行い、低電流化を実現する。
【００７８】
本発明の磁気ランダムアクセスメモリの製造方法の第４の実施の形態について図１５〜図１７及び図１８〜図２０を参照して説明する。図１５〜図１７は、本発明の磁気ランダムアクセスメモリの製造方法の第４の実施の形態における磁気抵抗効果素子及びビット線とその周辺の断面図を示す。図１８〜図２０は、本発明の磁気ランダムアクセスメモリの製造方法の第２の実施の形態における磁気抵抗効果素子の平面図を示している。なお、ここでは磁気抵抗効果素子の形成以降の工程について説明する。ただし、磁気抵抗効果素子の形成工程（図７（ａ））から絶縁層２８の成膜工程（図８（ａ））については、先に述べた第１の実施の形態と基本的に同じであるため省略する。
【００７９】
続いて、絶縁層２８表面を平らにするために、ＣＭＰ法にて平坦化する。このとき、ＣＭＰにて絶縁膜２８、酸化シリコン２７、及び磁気抵抗効果素子部２００の上部の保護膜２６をエッチングし、磁気抵抗効果素子部２００の側面の保護膜２６が表面にでたところでエッチングを止める（図１５（ａ）、図１８（ａ））。
【００８０】
次に、図１５（ｂ）では、ＣＭＰ工程でむき出しになった保護膜２６を選択的にエッチングする。エッチングはＲＩＥを用い、絶縁層２８である酸化シリコンとの選択比の高いエッチング条件にて行う。これにより、図のように保護膜２６のみが窪んだ凹部４６が得られる。窪み量は、磁気抵抗効果素子部２００とビット線１８部に形成されるヨーク層２９との距離を決める指標となり、この窪み量を深くすることで、両者の距離を近づけることが可能となる。この窪み量はエッチング時間にて任意にコントロールすることができ、容易に磁気抵抗効果素子部２００とヨーク層２９の距離を所望の値にすることができる。
【００８１】
この後、ヨーク層２９の一部を成膜する（図１５（ｃ）、図１８（ｂ））。このとき成膜されるヨーク層２９ｃは、保護膜２６をエッチングして形成した凹部４６にのみ最終的に形成される。ヨーク層２９ｃは、シード層４３ｃ、軟磁性層４４ｃ、保護層４５ｃがこの順番で積層される。シード層４３ｃはビット線材料と軟磁性層材料との相互拡散防止の役割りと、軟磁性層４４ｃの磁気特性を保つためにその結晶性をコントロールする役割とを持たせる目的で成膜されている。主にタンタル（Ｔａ）、チタン（Ｔｉ）等が用いられる。軟磁性層４４ｃはヨーク層２９として機能する磁性体で構成されている。ここで成膜される軟磁性材料としてはパーマロイ（ＮｉＦｅ）よりも高磁束密度或いは高透磁率の磁性体を用い、例えばコバルト・ニッケル・鉄（ＣｏＮｉＦｅ）等を成膜する。このようにヨーク層２９の先端部に高飽和磁束密度または高透磁率材料を用いることで、磁気抵抗効果素子近傍により磁束の集中ができ、より高い電流磁界変換効率が得られる。保護層４５ｃは軟磁性層４４ｃを酸化等から守る目的で成膜されており、主にタンタル（Ｔａ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）等が用いられる。
【００８２】
次に、成膜したヨーク層２９ｃについて凹部４６以外の部分について除去する（図１８（ｃ））。除去する方法としては、イオンミリング法或いはＲＩＥにより全面をエッチングする方法、或いは、ＣＭＰにより凹部４６以外のヨーク層２９ｃをエッチングする方法が挙げられる。この後、このまま次工程へ進めることも可能であるが、凹部４６に形成された軟磁性層４４ｃがむき出しになることで酸化されることを極力抑えるために、この時点で表面に酸化防止の目的で例えば窒化シリコン（ＳｉＮｘ）５１を成膜する方法もある（図１５（ｄ））。
【００８３】
次に、凹部４６に残ったヨーク層２９ｃのうち、磁気抵抗効果素子部２００上部における、磁気抵抗効果素子部２００を挟んでの対向する位置５２ａ、５２ｂにのみヨーク層２９ｃを残す。そのために、ビット線パターンとポジネガ反転したマスクを用いてフォトレジスト５３にてマスクパターンを形成する（図１８（ｄ））。そして、ビット線１８が形成される領域にある凹部４６のヨーク層２９ｃをエッチングにて除去する（図１９（ａ））。エッチングは、イオンミリング法或いはＲＩＥによって行う。このとき、先ほど酸化防止で成膜した窒化シリコン（ＳｉＮ）５１がある場合は、フォトレジストにてまず窒化シリコン（ＳｉＮｘ）５１をパターニングした後、この窒化シリコン（ＳｉＮｘ）をマスクとして、不要な部分のヨーク層２９ｃをエッチングする。
【００８４】
その後、磁気抵抗効果素子部２００とビット線１８とを電気的に接続するためのコンタクトホール１６ａをＲＩＥ法にて形成する（図１６（ａ）、図１９（ｂ））。この工程において、磁気抵抗効果素子部２００上にある窒化シリコン３０、酸化シリコン３１（及び窒化シリコン５１）をエッチングし、磁気抵抗効果素子部２００上に積層されているキャップ層２５にて選択的にエッチングをストップさせる。
【００８５】
次に、ビット線形成工程を行う。ビット線工程は、上述した第１の実施の形態（図８（ｄ）以降）でも良いし、第２の実施の形態（図１２（ａ）以降）でも良い。ここでは、第２の実施の形態における製造方法に基づいて説明する。
【００８６】
まず、ビット線形成のためのシード層４０、アルミニウム膜４１及びキャップ層４２を成膜する。この後、フォトレジストにてビット線パターンを形成し、上記シード層４０、アルミニウム膜４１及びキャップ層４２をＲＩＥにてエッチングする。エッチング後、フォトレジストを除去する。エッチング工程において、窒化シリコン５１が形成されている場合、上記シード層４０、アルミ（Ａｌ）膜４１、キャップ層４２と共に窒化シリコン５１までエッチングによって除去する（図１６（ｃ）、図１９（ｃ））。
【００８７】
図１９（ｃ）にこの時点での磁気抵抗効果素子部の上から見た図を示す。磁気抵抗効果素子２００の対抗する位置５２ａ、５２ｂ、すなわちビット線１８に覆われていない領域の凹部４６には、先の工程で形成されたヨーク層２９ｃが配置されている。ビット線１８は、このヨーク層２９ｃの内側領域に形成される。
【００８８】
その後、ヨーク層２９ｄをビット線１８の周りに形成する（図１６（ｄ）、図２０（ａ））。ヨーク層２９ｄは、シード層４３ｄ、軟磁性層４４ｄ、保護層４５ｄがこの順番で積層される。シード層４３ｄはビット線材料と軟磁性層材料との相互拡散防止の役割りと、軟磁性層４４ｄの磁気特性を保つためにその結晶性をコントロールする役割とを持たせる目的で成膜されている。主にタンタル（Ｔａ）、チタン（Ｔｉ）等が用いられる。軟磁性層４４ｄはヨーク層２９として機能する磁性体で構成されており、主にパーマロイ（ＮｉＦｅ）等が用いられる。また保護層４５ｄは軟磁性層４４ｄを酸化等から守る目的で成膜されており、主にタンタル（Ｔａ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）等が用いられる。
【００８９】
このときの成膜条件としては、ビット線１８上部及び側壁部の両方に均一にヨーク層２９ｄが成膜されることが必要である。図９（ｂ）で述べた基板バイアスを印加した条件では側壁部への形成はできるが、ビット線１８のエッジ部４７において成膜されたヨーク層がエッチングされることで十分な膜厚が形成できない。また、基板バイアスを印加しない条件では側壁部４８への成膜が十分でない。そこで、この工程での成膜は、始めに基板バイアスを印加しない条件でヨーク層２９ｄを成膜した後、基板バイアスを印加した条件でヨーク層２９ｄを成膜する２段階プロセスにより行った。この方法により、ビット線１８上部及び側壁部４８に均一なヨーク層の形成が可能となった。また、ここで凹部４６において、ヨーク層２９ｃとヨーク層２９ｄとが磁気的に接続されることになる。従って、ビット線１８が形成される位置は、このヨーク層２９ｃの位置と、ほとんどずれないこと、より好ましくはずれないことが重要である。具体的には、ヨーク層２９ｃの軟磁性膜４４ｃの膜厚の範囲内にズレ量を抑えることで、ヨーク層２９ｃとヨーク層２９ｄとは磁気的に結合する。なお、２段階プロセスにおいて、成膜順として基板バイアスを印加した条件を先に行っても差し支えない。
【００９０】
次に、ビット線１８及びその周りののヨーク層２９ｄを覆うようにフォトレジスト５４を形成する（図１７（ａ）、図２０（ｂ））。このレジストパターンは、ビット線１８とほぼ同じレイアウトでヨーク層分だけ幅が広いパターンである。
【００９１】
続いて、このフォトレジスト５４に覆われていない領域のヨーク層２９ｄをエッチングにて除去する（図１７（ｂ）、図２０（ｃ））。エッチングはイオンミリング法或いはＲＩＥによって行う。これによりビット線１８周りにのみヨーク層２９ｄを残すことができ、ヨーク層２９が完成する。
【００９２】
本実施の形態においても第１の実施の形態と同様の効果を得ることができる。加えて、本実施の形態では、ヨーク層２９の先端部（凹部４６の部分に相当）に、ヨーク層２９の他の部分よりも高磁束密度或いは高透磁率の磁性体材料を用いている。このようにヨーク層２９の先端部に高飽和磁束密度または高透磁率材料を用いることで、磁気抵抗効果素子近傍により磁束の集中ができ、より高い電流磁界変換効率が得られる。それにより、より低電流化を実現することができる。
【００９３】
上記各実施の形態において説明したように、本発明による磁気ランダムアクセスメモリによれば、磁気抵抗効果素子近傍における配線周りに自己整合的にヨーク層を形成することができる。すなわち、磁気抵抗効果素子に自己整合的に形成したヨーク層を近づけることができる。それにより、磁気抵抗効果素子への情報書込みの際のビット線電流磁界変換効率を効率的に高め、結果として消費電力を低減することが可能となる。
【００９４】
また、本発明による磁気ランダムアクセスメモリの製造方法によれば、電流磁界変換効率をより高めることが可能なヨーク層を有する磁気ランダムアクセスメモリの製造が可能となる。すなわち、磁気抵抗効果素子上に成膜された保護膜について、ビット線に覆われていない領域を選択的にエッチングすることでヨーク層をこの領域のみ磁気抵抗効果素子に自己整合的に近づけることが出来る。また、ヨーク層の先端部を高磁束密度材料或いは高透磁率材料にすることが可能となり、ビット線電流による磁束をより集中的に磁気抵抗効果素子に印加することができる。その結果、低消費電力化が実現できる磁気ランダムアクセスメモリを提供することができる。
【００９５】
本発明は上記各実施の形態（実施例）に限定されず、本発明の技術思想の範囲内において、各実施の形態（実施例）は適宜変形又は変更され得ることは明らかである。さらに、各実施の形態は、互いに技術的に矛盾が発生しない限り、組み合わせて使用することが可能である。
【図面の簡単な説明】
【００９６】
【図１】図１は、従来技術における記録層の磁気モーメントの向きを変化させる方法の一例を説明する概略斜視図である。
【図２】図２は、従来技術における電流磁界と記録層の磁気モーメントの反転との関係を示すグラフである。
【図３】図３は、従来技術におけるヨーク構造を用いたＭＲＡＭの構成を示す概略斜視図である。
【図４】図４は、本発明の磁気ランダムアクセスメモリの第１の実施の形態の主要部分の構成を示す断面図である。
【図５】図５は、図４における磁気抵抗効果素子及びその近傍の構成を示す斜視図である。
【図６】図６は、図４における磁気抵抗効果素子及びその近傍の構成を示す断面図である。
【図７】図７は、本発明の磁気ランダムアクセスメモリの製造方法の第１の実施の形態における磁気抵抗効果素子及びビット線とその周辺の断面図を示す。
【図８】図８は、本発明の磁気ランダムアクセスメモリの製造方法の第１の実施の形態における磁気抵抗効果素子及びビット線とその周辺の断面図を示す。
【図９】図９は、本発明の磁気ランダムアクセスメモリの製造方法の第１の実施の形態における磁気抵抗効果素子及びビット線とその周辺の断面図を示す。
【図１０】図１０は、本発明の磁気ランダムアクセスメモリの製造方法の第１の実施の形態における磁気抵抗効果素子の平面図を示している。
【図１１】図１１は、本発明の磁気ランダムアクセスメモリの製造方法の第１の実施の形態における磁気抵抗効果素子の平面図を示している。
【図１２】図１２は、本発明の磁気ランダムアクセスメモリの製造方法の第２の実施の形態における磁気抵抗効果素子及びビット線とその周辺の断面図を示す。
【図１３】図１３は、本発明の磁気ランダムアクセスメモリの製造方法の第２の実施の形態における磁気抵抗効果素子及びビット線とその周辺の断面図を示す。
【図１４】図１４は、本発明の磁気ランダムアクセスメモリの製造方法の第２の実施の形態における磁気抵抗効果素子の平面図を示している。
【図１５】図１５は、本発明の磁気ランダムアクセスメモリの製造方法の第４の実施の形態における磁気抵抗効果素子及びビット線とその周辺の断面図を示す。
【図１６】図１６は、本発明の磁気ランダムアクセスメモリの製造方法の第４の実施の形態における磁気抵抗効果素子及びビット線とその周辺の断面図を示す。
【図１７】図１７は、本発明の磁気ランダムアクセスメモリの製造方法の第４の実施の形態における磁気抵抗効果素子及びビット線とその周辺の断面図を示す。
【図１８】図１８は、本発明の磁気ランダムアクセスメモリの製造方法の第２の実施の形態における磁気抵抗効果素子の平面図を示している。
【図１９】図１９は、本発明の磁気ランダムアクセスメモリの製造方法の第２の実施の形態における磁気抵抗効果素子の平面図を示している。
【図２０】図２０は、本発明の磁気ランダムアクセスメモリの製造方法の第２の実施の形態における磁気抵抗効果素子の平面図を示している。
【図２１】図２１は、本発明の磁気ランダムアクセスメモリの第３の実施の形態における磁気抵抗効果素子及びその近傍の構成を示す断面図である。
【図２２】図２２は、本発明の磁気ランダムアクセスメモリの製造方法の第３の実施の形態における途中の工程を示す断面図である。
【符号の説明】
【００９７】
１：半導体基板
２：素子分離絶縁層
３：ゲート絶縁膜
４：ゲート電極（読み出しワード線）
５：側壁絶縁層
６ａ、６ｂ：拡散層
７：ＭＯＳトランジスタ
８ａ、８ｂ、１１、１４、１６：コンタクト層
９、１２：中間層
１０：ソース線
１３：書き込みワード線
１５：下部電極
１６ａ：コンタクトホール
１７：磁気抵抗効果素子
１８：ビット線
１９、２９、２９ａ、２９ｂ、２９ｃ、２９ｄ、１２９：ヨーク層
２０、１２０：下部電極層
２１、１２１：反強磁性層
２２、１２２：固定層
２３、１２３：バリア層
２４、１２４：記録層
２５、１２５：キャップ層
２６、２６ａ：保護膜
２７、３１：酸化シリコン
２８：絶縁層
３０、５１：窒化シリコン
４０：シード層
４１：アルミニウム膜
４２：キャップ層
４３、４３ａ、４３ｂ、４３ｃ、４３ｄ：シード層
４４、４４ａ、４４ｂ、４４ｃ、４４ｄ：軟磁性層
４５、４５ａ、４５ｂ、４５ｃ、４５ｄ：保護層
４６：凹部
５２ａ、５２ｂ：位置
４７：ビット線エッジ部
４８：ビット線側壁部
４９、５３、５４：フォトレジスト
５０、３００：ハードマスク
１００：記憶素子部
１０１：アドレス選択用トランジスタ部
１１６：配線
２００：磁気抵抗効果素子部
【図１】
2008192693.tif 000003
【図２】
2008192693.tif 000004
【図３】
2008192693.tif 000005
【図４】
2008192693.tif 000006
【図５】
2008192693.tif 000007
【図６】
2008192693.tif 000008
【図７】
2008192693.tif 000009
【図８】
2008192693.tif 000010
【図９】
2008192693.tif 000011
【図１０】
2008192693.tif 000012
【図１１】
2008192693.tif 000013
【図１２】
2008192693.tif 000014
【図１３】
2008192693.tif 000015
【図１４】
2008192693.tif 000016
【図１５】
2008192693.tif 000017
【図１６】
2008192693.tif 000018
【図１７】
2008192693.tif 000019
【図１８】
2008192693.tif 000020
【図１９】
2008192693.tif 000021
【図２０】
2008192693.tif 000022
【図２１】
2008192693.tif 000023
【図２２】
2008192693.tif 000024