(57)【要約】【課題】画素回路の簡素化により高精細化を可能にした表示装置を提供する。【解決手段】サンプリング用トランジスタ３Ａは、ゲートが走査線ＷＳＬ１０１に接続し、ソースが信号線ＤＴＬ１０１に接続し、ドレインが駆動用トランジスタ３Ｂのゲートに接続する。駆動用トランジスタ３Ｂは、ソースが発光素子３Ｄに接続し、ドレインが電源線ＤＳＬ１０１に接続している。電源線は第１電位と第２電位とで切り替わる。駆動用トランジスタ３Ｂは、保持容量３Ｃに保持された信号電位に応じて駆動電流を発光素子３Ｄに流す。サンプリング用トランジスタ３Ａが導通している間であって、第２電位と異なる基準電位が信号線ＤＴＬ１０１に供給されている間に、電源線ＤＳＬ１０１の電位は第２電位から第１電位になる。サンプリング用トランジスタ３Ａが導通している間であって、信号電位が信号線ＤＴＬ１０１に供給されている間に、信号電位が保持容量３Ｃに保持される。【選択図】図３Ｂ
2008276263.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、
前記サンプリング用トランジスタは、そのゲートが走査線に接続し、そのソース及びドレインの一方が信号線に接続し、他方が該駆動用トランジスタのゲートに接続し、
前記駆動用トランジスタは、そのソース及びドレインの一方が該発光素子に接続し、他方が電源線に接続し、該電源線は第１電位と第２電位とで切り替わり、
前記保持容量は、該駆動用トランジスタのソースおよびドレインの一方とゲートの間に接続しており、
前記駆動用トランジスタは、該保持容量に保持された信号電位に応じて駆動電流を該発光素子に流し、
前記サンプリング用トランジスタが導通している間であって、該第２電位と異なる基準電位が該信号線に供給されている間に、電源線の電位は第２電位から第１電位になり、
前記サンプリング用トランジスタが導通している間であって、信号電位が該信号線に供給されている間に、信号電位が該保持容量に保持される画素回路。
【請求項２】
前記サンプリング用トランジスタが導通している間であって、該第１電位と該第２電位の間にある基準電位が該信号線に供給されている間に、電源線の電位は該第２電位から該第１電位になる請求項１記載の画素回路。
【請求項３】
前記保持容量の一端に該基準電位を書込み他端に該第２電位を書込み、その後前記サンプリング用トランジスタが導通している間であって該基準電位が該信号線に供給されている間に、電源線の電位を該第２電位から該第１電位にする請求項１記載の画素回路。
【請求項４】
前記保持容量の一端に該基準電位を書込み他端に該第２電位を書込んで両端の電位差を前記駆動用トランジスタの閾電圧より大きく設定し、その後前記サンプリング用トランジスタが導通している間であって該基準電位が該信号線に供給されている間に電源線の電位を該第２電位から該第１電位にして、該保持容量の他端の電位を該保持容量の一端の電位に向かって変化させる請求項３記載の画素回路。
【請求項５】
該走査線は線順次走査され、前記電源線も該線順次走査に合わせて走査して順次電源線の電位が該第２電位から該第１電位に切り替わる請求項１記載の画素回路。
【請求項６】
発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、
前記サンプリング用トランジスタは、そのゲートが走査線に接続し、そのソース及びドレインの一方が信号線に接続し、他方が該駆動用トランジスタのゲートに接続し、
前記駆動用トランジスタは、そのソース及びドレインの一方が該発光素子に接続し、他方が電源線に接続し、該電源線は第１電位と第２電位とで切り替わり、
前記保持容量は、該駆動用トランジスタのソースおよびドレインの一方とゲートの間に接続し、
前記駆動用トランジスタは、該保持容量に保持された信号電位に応じて駆動電流を該発光素子に流し、
前記サンプリング用トランジスタが導通している間であって、該第２電位と異なる基準電位が該信号線に供給されている間に、電源線の電位を該第２電位から該第１電位に切り換え、
前記サンプリング用トランジスタが導通している間であって、信号電位が該信号線に供給されている間に、信号電位を該保持容量に保持する画素回路の駆動方法。
【請求項７】
画素アレイ部とこれを駆動する駆動部とからなり、
前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素とを備え、
前記画素は、発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、
前記サンプリング用トランジスタは、そのゲートが該走査線に接続し、そのソース及びドレインの一方が該信号線に接続し、他方が該駆動用トランジスタのゲートに接続し、
前記駆動用トランジスタは、そのソース及びドレインの一方が該発光素子に接続し、他方が該電源線に接続し、
前記保持容量は、該ソースおよびドレインの一方と該駆動用トランジスタのゲートの間に接続しており、
前記駆動部は、基準電位又は信号電位を供給する映像信号供給回路と、該電源線に第１電位と第２電位を供給する電源スキャナとを備え、
前記駆動用トランジスタは、該電源線から電流の供給を受け該保持容量に保持された信号電位に応じて駆動電流を該発光素子に流し、
前記サンプリング用トランジスタが導通している間であって、該第２電位と異なる基準電位が該信号線に供給されている間に、該電源線の電位は該第２電位から該第１電位になり、
前記サンプリング用トランジスタが導通している間であって、該信号電位が該信号線に供給されている間に、該信号電位が該保持容量に保持される表示装置。
【請求項８】
前記サンプリング用トランジスタが導通している間であって、該第１電位と該第２電位の間にある基準電位が該信号線に供給されている間に、電源線の電位は該第２電位から該第１電位になる請求項７記載の表示装置。
【請求項９】
前記保持容量の一端に該基準電位を書込み他端に該第２電位を書込み、その後前記サンプリング用トランジスタが導通している間であって該基準電位が該信号線に供給されている間に、電源線の電位を該第２電位から該第１電位にする請求項７記載の表示装置。
【請求項１０】
前記保持容量の一端に該基準電位を書込み他端に該第２電位を書込んで両端の電位差を前記駆動用トランジスタの閾電圧より大きく設定し、その後前記サンプリング用トランジスタが導通している間であって該基準電位が該信号線に供給されている間に電源線の電位を該第２電位から該第１電位にして、該保持容量の他端の電位を該保持容量の一端の電位に向かって変化させる請求項９記載の表示装置。
【請求項１１】
前記電源スキャナは、各電源線を線順次走査して、順次各電源線の電位を該第２電位から該第１電位に切り替える請求項７記載の表示装置。
【請求項１２】
画素アレイ部とこれを駆動する駆動部とからなり、
前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素とを備え、
前記画素は、発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、
前記サンプリング用トランジスタは、そのゲートが該走査線に接続し、そのソース及びドレインの一方が該信号線に接続し、他方が該駆動用トランジスタのゲートに接続し、
前記駆動用トランジスタは、そのソース及びドレインの一方が該発光素子に接続し、他方が該電源線に接続し、
前記保持容量は、該ソースおよびドレインの一方と該駆動用トランジスタのゲートの間に接続し、
前記駆動部は、基準電位又は信号電位を供給する映像信号供給回路と、該電源線に第１電位と第２電位を供給する電源スキャナとを備え、
前記駆動用トランジスタは、該電源線から電流の供給を受け該保持容量に保持された信号電位に応じて駆動電流を該発光素子に流し、
前記サンプリング用トランジスタが導通している間であって、該第２電位と異なる基準電位が該信号線に供給されている間に、該電源線の電位を該第２電位から該第１電位に切り換え、
前記サンプリング用トランジスタが導通している間であって、該信号電位が該信号線に供給されている間に、該信号電位を該保持容量に保持する表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。又、画素回路及びその駆動方法に関する。
【背景技術】
【０００２】
発光素子として有機ＥＬデバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ＥＬデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ＥＬデバイスは印加電圧が１０Ｖ以下で駆動するため低消費電力である。また有機ＥＬデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ＥＬデバイスの応答速度は数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。
【０００３】
有機ＥＬデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献１ないし５に記載されている。
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【特許文献３】特開２００４−１３３２４０
【特許文献４】特開２００４−０２９７９１
【特許文献５】特開２００４−０９３６８２
【特許文献６】特開２００４−２９５１３１
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来のアクティブマトリクス型平面自発光表示装置は、プロセス変動により発光素子を駆動するトランジスタの閾電圧や移動度がばらついてしまう。また、有機ＥＬデバイスの特性が経時的に変動する。この様な駆動用トランジスタの特性ばらつきや有機ＥＬデバイスの特性変動は、発光輝度に影響を与えてしまう。表示装置の画面全体にわたって発光輝度を均一に制御するため、各画素回路内で上述したトランジスタや有機ＥＬデバイスの特性変動を補正する必要がある。従来からかかる補正機能を画素毎に備えた表示装置が提案されている。しかしながら、従来の補正機能を備えた画素回路は、補正用の電位を供給する配線と、スイッチング用のトランジスタと、スイッチング用のパルスが必要であり、画素回路の構成が複雑である。画素回路の構成要素が多いことから、ディスプレイの高精細化の妨げとなっていた。
【課題を解決するための手段】
【０００５】
上述した従来の技術の課題に鑑み、本発明は画素回路の簡素化によりディスプレイの高精細化を可能にした表示装置及びその駆動方法を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明にかかる画素回路は、発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、前記サンプリング用トランジスタは、そのゲートが走査線に接続し、そのソース及びドレインの一方が信号線に接続し、他方が該駆動用トランジスタのゲートに接続し、前記駆動用トランジスタは、そのソース及びドレインの一方が該発光素子に接続し、他方が電源線に接続し、該電源線は第１電位と第２電位とで切り替わり、前記保持容量は、該駆動用トランジスタのソースおよびドレインの一方とゲートの間に接続しており、前記駆動用トランジスタは、該保持容量に保持された信号電位に応じて駆動電流を該発光素子に流し、前記サンプリング用トランジスタが導通している間であって、該第２電位と異なる基準電位が該信号線に供給されている間に、電源線の電位は第２電位から第１電位になり、前記サンプリング用トランジスタが導通している間であって、信号電位が該信号線に供給されている間に、信号電位が該保持容量に保持される。
【０００６】
好ましくは、前記サンプリング用トランジスタが導通している間であって、該第１電位と該第２電位の間にある基準電位が該信号線に供給されている間に、電源線の電位は該第２電位から該第１電位になる。又、前記保持容量の一端に該基準電位を書込み他端に該第２電位を書込み、その後前記サンプリング用トランジスタが導通している間であって該基準電位が該信号線に供給されている間に、電源線の電位を該第２電位から該第１電位にする。この場合、前記保持容量の一端に該基準電位を書込み他端に該第２電位を書込んで両端の電位差を前記駆動用トランジスタの閾電圧より大きく設定し、その後前記サンプリング用トランジスタが導通している間であって該基準電位が該信号線に供給されている間に電源線の電位を該第２電位から該第１電位にして、該保持容量の他端の電位を該保持容量の一端の電位に向かって変化させる。又該走査線は線順次走査され、前記電源線も該線順次走査に合わせて走査して順次電源線の電位が該第２電位から該第１電位に切り替わる。
【０００７】
又本発明にかかる表示装置は、画素アレイ部とこれを駆動する駆動部とからなり、前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素とを備え、前記画素は、発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、前記サンプリング用トランジスタは、そのゲートが該走査線に接続し、そのソース及びドレインの一方が該信号線に接続し、他方が該駆動用トランジスタのゲートに接続し、前記駆動用トランジスタは、そのソース及びドレインの一方が該発光素子に接続し、他方が該電源線に接続し、前記保持容量は、該ソースおよびドレインの一方と該駆動用トランジスタのゲートの間に接続しており、前記駆動部は、基準電位又は信号電位を供給する映像信号供給回路と、該電源線に第１電位と第２電位を供給する電源スキャナとを備え、前記駆動用トランジスタは、該電源線から電流の供給を受け該保持容量に保持された信号電位に応じて駆動電流を該発光素子に流し、前記サンプリング用トランジスタが導通している間であって、該第２電位と異なる基準電位が該信号線に供給されている間に、該電源線の電位は該第２電位から該第１電位になり、前記サンプリング用トランジスタが導通している間であって、該信号電位が該信号線に供給されている間に、該信号電位が該保持容量に保持される。
【０００８】
好ましくは、前記サンプリング用トランジスタが導通している間であって、該第１電位と該第２電位の間にある基準電位が該信号線に供給されている間に、電源線の電位は該第２電位から該第１電位になる。一態様では、前記保持容量の一端に該基準電位を書込み他端に該第２電位を書込み、その後前記サンプリング用トランジスタが導通している間であって該基準電位が該信号線に供給されている間に、電源線の電位を該第２電位から該第１電位にする。この場合、前記保持容量の一端に該基準電位を書込み他端に該第２電位を書込んで両端の電位差を前記駆動用トランジスタの閾電圧より大きく設定し、その後前記サンプリング用トランジスタが導通している間であって該基準電位が該信号線に供給されている間に電源線の電位を該第２電位から該第１電位にして、該保持容量の他端の電位を該保持容量の一端の電位に向かって変化させる。又前記電源スキャナは、各電源線を線順次走査して、順次各電源線の電位を該第２電位から該第１電位に切り替える。
【発明の効果】
【０００９】
本発明にかかる表示装置は、画素毎に閾電圧補正機能、移動度補正機能、ブートストラップ機能などを備えている。閾電圧補正機能により駆動用トランジスタの閾電圧変動を補正することが出来る。また移動度補正機能により同じく駆動用トランジスタの移動度変動を補正することが出来る。また発光時における保持容量のブートストラップ動作により、有機ＥＬデバイスの特性変動に関わらず、常に一定の発光輝度を保つことが出来る。即ち有機ＥＬデバイスの電流‐電圧特性が経時変動しても、駆動用トランジスタのゲート‐ソース間電圧がブートストラップした保持容量により一定に保たれるため、発光輝度を一定に維持することが出来る。
【００１０】
本発明は各画素に上述した閾電圧補正機能、移動度補正機能、ブートストラップ動作などを組み込むため、各画素に供給する電源電圧をスイッチングパルスとして使用する。電源電圧をスイッチングパルス化することで、閾電圧補正用のスイッチングトランジスタやそのゲートを制御する走査線が不要になる。結果として、画素回路の構成素子と配線が大幅に削減でき、画素エリアを縮小することが可能となり、ディスプレイの高精細化を達成できる。また移動度補正を映像信号電位のサンプリングと同時に行うとこで、移動度補正期間を映像信号とサンプリング用パルスの位相差で調整することが可能である。さらには、移動度補正期間を映像信号のレベルに自動的に追従させることが出来る。また画素の構成素子が少ないことにより、駆動用トランジスタのゲートに寄生する容量が少なくなる為、ブートストラップ動作が確実となり、有機ＥＬデバイスの経時変動に対する補正能力を改善することが出来る。
【００１１】
本発明によれば、有機ＥＬデバイスなどの発光素子を画素に用いたアクティブマトリクス型の表示装置において、各画素が駆動用トランジスタの閾電圧補正機能と移動度補正機能及び有機ＥＬデバイスの経時変動補正機能（ブートストラップ動作）を備えており、高品位の画質を得ることが出来る。特に移動度補正については映像信号電位に追従して適切な補正期間を自動的に設定できるため、画像の輝度や絵柄によらず移動度補正が可能である。従来このような補正機能を備えた画素回路は構成素子数が多いためレイアウト面積が大きくなり、ディスプレイの高精細化には不向きであったが、本発明では電源電圧をスイッチングすることにより構成素子数と配線数を削減し、画素のレイアウト面積を小さくすることが可能である。以上により、高品位且つ高精細なフラットディスプレイを提供することが可能になる。
【発明を実施するための最良の形態】
【００１２】
以下図面を参照して本発明の実施の形態を詳細に説明する。まず最初に本発明の理解を容易にし且つ背景を明らかにするため、図１を参照して表示装置の一般的な構成を簡潔に説明する。図１は、一般的な表示装置の一画素分を示す模式的な回路図である。図示する様にこの画素回路は、直交配列した走査線１Ｅと信号線１Ｆの交差部に、サンプリング用トランジスタ１Ａが配置されている。このサンプリング用トランジスタ１ＡはＮ型であり、そのゲートが走査線１Ｅに接続し、ドレインが信号線１Ｆに接続している。このサンプリング用トランジスタ１Ａのソースには保持容量１Ｃの一方の電極と、駆動用トランジスタ１Ｂのゲートとが接続されている。駆動用トランジスタ１ＢはＮ型で、そのドレインには電源供給線１Ｇが接続し、そのソースには発光素子１Ｄのアノードが接続している。保持容量１Ｃの他方の電極と発光素子１Ｄのカソードは、接地配線１Ｈに接続している。
【００１３】
図２は、図１に示した画素回路の動作説明に供するタイミングチャートである。このタイミングチャートは、信号線（１Ｆ）から供給される映像信号の電位（映像信号線電位）をサンプリングし、有機ＥＬデバイスなどからなる発光素子１Ｄを発光状態にする動作を表している。走査線（１Ｅ）の電位（走査線電位）が高レベルに遷移することで、サンプリング用トランジスタ（１Ａ）はオン状態となり、映像信号線電位を保持容量（１Ｃ）に充電する。これにより駆動用トランジスタ（１Ｂ）のゲート電位（Ｖｇ）は上昇を開始し、ドレイン電流を流し始める。その為発光素子（１Ｄ）のアノード電位は上昇し発光を開始する。この後走査線電位が低レベルに遷移すると保持容量（１Ｃ）に映像信号線電位が保持され、駆動用トランジスタ（１Ｂ）のゲート電位が一定となり、発光輝度が次のフレームまで一定に維持される。
【００１４】
しかしながら駆動用トランジスタ（１Ｂ）の製造プロセスのばらつきにより、各画素ごとに閾電圧や移動度などの特性変動がある。この特性変動により、駆動用トランジスタ（１Ｂ）に同一のゲート電位を与えても、画素毎にドレイン電流（駆動電流）が変動し、発光輝度のばらつきになって現れる。また有機ＥＬデバイスなどからなる発光素子（１Ｄ）の特性の経時変動により、発光素子（１Ｄ）のアノード電位が変動する。アノード電位の変動は駆動用トランジスタ（１Ｂ）のゲート‐ソース間電圧の変動となって現れ、ドレイン電流（駆動電流）の変動を引き起こす。この様な種々の原因による駆動電流の変動は画素ごとの発光輝度のばらつきとなって現れ、画質の劣化が起きる。
【００１５】
図３Ａは、本発明にかかる表示装置の全体構成を示すブロック図である。図示する様に、本表示装置１００は、画素アレイ部１０２とこれを駆動する駆動部（１０３，１０４，１０５）とからなる。画素アレイ部１０２は、行状の走査線ＷＳＬ１０１〜１０ｍと、列状の信号線ＤＴＬ１０１〜１０ｎと、両者が交差する部分に配された行列状の画素（ＰＸＬＣ）１０１と、各画素１０１の各行に対応して配された電源線ＤＳＬ１０１〜１０ｍとを備えている。駆動部（１０３，１０４，１０５）は、各走査線ＷＳＬ１０１〜１０ｍに順次制御信号を供給して画素１０１を行単位で線順次走査する主スキャナ（ライトスキャナＷＳＣＮ）１０４と、この線順次走査に合わせて各電源線ＤＳＬ１０１〜１０ｍに第１電位と第２電位で切換る電源電圧を供給する電源スキャナ（ＤＳＣＮ）１０５と、この線順次走査に合わせて列状の信号線ＤＴＬ１０１〜１０ｎに映像信号となる信号電位と基準電位を供給する信号セレクタ（水平セレクタＨＳＥＬ）１０３とを備えている。
【００１６】
図３Ｂは、図３Ａに示した表示装置１００に含まれる画素１０１の具体的な構成及び結線関係を示す回路図である。図示する様に、この画素１０１は、有機ＥＬデバイスなどで代表される発光素子３Ｄと、サンプリング用トランジスタ３Ａと、駆動用トランジスタ３Ｂと、保持容量３Ｃとを含む。サンプリング用トランジスタ３Ａは、そのゲートが対応する走査線ＷＳＬ１０１に接続し、そのソース及びドレインの一方が対応する信号線ＤＴＬ１０１に接続し、他方が駆動用トランジスタ３Ｂのゲートｇに接続する。駆動用トランジスタ３Ｂは、そのソースｓ及びドレインｄの一方が発光素子３Ｄに接続し、他方が対応する電源線ＤＳＬ１０１に接続している。本実施形態では、駆動用トランジスタ３Ｂのドレインｄが電源線ＤＳＬ１０１に接続する一方、ソースｓが発光素子３Ｄのアノードに接続している。発光素子３Ｄのカソードは接地配線３Ｈに接続している。なおこの接地配線３Ｈは全ての画素１０１に対して共通に配線されている。保持容量３Ｃは、駆動用トランジスタ３Ｂのソースｓとゲートｇの間に接続している。
【００１７】
かかる構成において、サンプリング用トランジスタ３Ａは、走査線ＷＳＬ１０１から供給された制御信号に応じて導通し、信号線ＤＴＬ１０１から供給された信号電位をサンプリングして保持容量３Ｃに保持する。駆動用トランジスタ３Ｂは、第１電位にある電源線ＤＳＬ１０１から電流の供給を受け保持容量３Ｃに保持された信号電位に応じて駆動電流を発光素子３Ｄに流す。電源スキャナ（ＤＳＣＮ）１０５は、サンプリング用トランジスタ３Ａが導通した後で信号セレクタ（ＨＳＥＬ）１０３が信号線ＤＴＬ１０１に基準電位を供給している間に、電源線ＤＳＬ１０１を第１電位と第２電位との間で切換え、以って駆動用トランジスタ３Ｂの閾電圧Ｖｔｈに相当する電圧を保持容量３Ｃに保持しておく。かかる閾電圧補正機能により、本表示装置１００は画素毎にばらつく駆動用トランジスタ３Ｂの閾電圧の影響をキャンセルすることが出来る。
【００１８】
図３Ｂに示した画素１０１は上述した閾電圧補正機能に加え、移動度補正機能を備えている。即ち信号セレクタ（ＨＳＥＬ）１０３は、サンプリング用トランジスタ３Ａが導通した後第１のタイミングで信号線ＤＴＬ１０１を基準電位から信号電位に切換る一方、主スキャナ（ＷＳＣＮ）１０４は、第１のタイミングの後第２のタイミングで走査線ＷＳＬ１０１に対する制御信号の印加を解除してサンプリング用トランジスタ３Ａを非道通状態とし、第１及び第２のタイミングの間の期間を適切に設定することで、保持容量３Ｃに信号電位を保持する際、駆動用トランジスタ３Ｂの移動度μに対する補正を信号電位に加えている。この場合、駆動部（１０３，１０４，１０５）は、信号セレクタ１０３が供給する映像信号と主スキャナ１０４が供給する制御信号との相対的な位相差を調整して、第１及び第２のタイミングの間の期間（移動度補正期間）を最適化することが出来る。また信号セレクタ１０３は、基準電位から信号電位に切換る映像信号の立ち上がりに傾斜をつけて、第１及び第２のタイミングの間の移動度補正期間を信号電位に自動的に追従させることも出来る。
【００１９】
図３Ｂに示した画素回路１０１はさらにブートストラップ機能も備えている。即ち主スキャナ（ＷＳＣＮ）１０４は、保持容量３Ｃに信号電位が保持された段階で走査線ＷＳＬ１０１に対する制御信号の印加を解除し、サンプリング用トランジスタ３Ａを非導通状態にして駆動用トランジスタ３Ｂのゲートｇを信号線ＤＴＬ１０１から電気的に切り離し、以って駆動用トランジスタ３Ｂのソース電位（Ｖｓ）の変動にゲート電位（Ｖｇ）が連動しゲートｇとソースｓ間の電圧Ｖｇｓを一定に維持することが出来る。
【００２０】
図４Ａは、図３Ｂに示した画素１０１の動作説明に供するタイミングチャートである。時間軸を共通にして、走査線（ＷＳＬ１０１）の電位変化、電源線（ＤＳＬ１０１）の電位変化及び信号線（ＤＴＬ１０１）の電位変化を表してある。またこれらの電位変化と並行に、駆動用トランジスタ３Ｂのゲート電位（Ｖｇ）及びソース電位（Ｖｓ）の変化も表してある。
【００２１】
このタイミングチャートは、画素１０１の動作の遷移に合わせて期間を（Ｂ）〜（Ｇ）のように便宜的に区切ってある。発光期間（Ｂ）では発光素子３Ｄが発光状態にある。この後線順次走査の新しいフィールドに入ってまず最初の期間（Ｃ）で、駆動用トランジスタのゲート電位Ｖｇが初期化される。次の期間（Ｄ）に進み、駆動用トランジスタのソース電位Ｖｓも初期化される。この様に駆動用トランジスタ３Ｂのゲート電位Ｖｇ及びソース電位Ｖｓを初期化することで、閾電圧補正動作の準備が完了する。続いて閾値補正期間（Ｅ）で実際に閾電圧補正動作が行われ、駆動用トランジスタ３Ｂのゲートｇとソースｓとの間に閾電圧Ｖｔｈに相当する電圧が保持される。実際には、Ｖｔｈに相当する電圧が、駆動用トランジスタ３Ｂのゲートｇとソースｓとの間に接続された保持容量３Ｃに書き込まれることになる。この後サンプリング期間／移動度補正期間（Ｆ）に進み、映像信号の信号電位ＶｉｎがＶｔｈに足し込まれる形で保持容量３Ｃに書き込まれると共に、移動度補正用の電圧ΔＶが保持容量３Ｃに保持された電圧から差し引かれる。この後発光期間（Ｇ）に進み、信号電圧Ｖｉｎに応じた輝度で発光素子が発光する。その際信号電圧Ｖｉｎは閾電圧Ｖｔｈに相当する電圧と移動度補正用の電圧ΔＶとによって調整されているため、発光素子３Ｄの発光輝度は駆動用トランジスタ３Ｂの閾電圧Ｖｔｈや移動度μのばらつきの影響を受けることがない。なお発光期間（Ｇ）の最初でブートストラップ動作が行われ、駆動用トランジスタ３Ｂのゲート‐ソース間電圧Ｖｇｓ＝Ｖｉｎ＋Ｖｔｈ−ΔＶを一定に維持したまま、駆動用トランジスタ３Ｂのゲート電位Ｖｇ及びソース電位Ｖｓが上昇する。
【００２２】
引き続き図４Ｂ〜図４Ｇを参照して、図３Ｂに示した画素１０１の動作を詳細に説明する。なお、図４Ｂ〜図４Ｇの図番は、図４Ａに示したタイミングチャートの各期間（Ｂ）〜（Ｇ）にそれぞれ対応している。理解を容易にするため、図４Ｂ〜図４Ｇは、説明の都合上発光素子３Ｄの容量成分を容量素子３Ｉとして図示してある。先ず図４Ｂに示すように発光期間（Ｂ）では、電源供給線ＤＳＬ１０１が高電位Ｖｃｃ＿Ｈ（第１電位）にあり、駆動用トランジスタ３Ｂが駆動電流Ｉｄｓを発光素子３Ｄに供給している。図示する様に、駆動電流Ｉｄｓは高電位Ｖｃｃ＿Ｈにある電源供給線ＤＳＬ１０１から駆動用トランジスタ３Ｂを介して発光素子３Ｄを通り、共通接地配線３Ｈに流れ込んでいる。
【００２３】
続いて期間（Ｃ）に入ると図４Ｃに示すように、走査線ＷＳＬ１０１が高電位側に遷移することでサンプリング用トランジスタ３Ａがオン状態となり、駆動用トランジスタ３Ｂのゲート電位Ｖｇは映像信号線ＤＴＬ１０１の基準電位Ｖｏに初期化（リセット）される。
【００２４】
次に期間（Ｄ）に進むと図４Ｄに示すように、電源供給線ＤＳＬ１０１の電位が高電位Ｖｃｃ＿Ｈ（第１電位）から映像信号線ＤＴＬ１０１の基準電位Ｖｏより十分低い電位Ｖｃｃ＿Ｌ（第２電位）に遷移する。これにより駆動用トランジスタ３Ｂのソース電位Ｖｓが映像信号線ＤＴＬ１０１の基準電位Ｖｏより十分低い電位Ｖｃｃ＿Ｌに初期化（リセット）される。具体的には駆動用トランジスタ３Ｂのゲート‐ソース間電圧Ｖｇｓ（ゲート電位Ｖｇとソース電位Ｖｓの差）が駆動用トランジスタ３Ｂの閾電圧Ｖｔｈより大きくなるように、電源供給線ＤＳＬ１０１の低電位Ｖｃｃ＿Ｌ（第２電位）を設定する。
【００２５】
次に閾値補正期間（Ｅ）に進むと図４（Ｅ）に示すように、電源供給線ＤＳＬ１０１の電位が低電位Ｖｃｃ＿Ｌから高電位Ｖｃｃ＿Ｈに遷移し、駆動用トランジスタ３Ｂのソース電位Ｖｓが上昇を開始する。やがて駆動用トランジスタ３Ｂのゲート‐ソース間電圧Ｖｇｓが閾電圧Ｖｔｈとなったところで電流がカットオフする。このようにして駆動用トランジスタ３Ｂの閾電圧Ｖｔｈに相当する電圧が保持容量３Ｃに書き込まれる。これが閾電圧補正動作である。このとき電流が専ら保持容量３Ｃ側に流れ、発光素子３Ｄ側には流れないようにするため、発光素子３Ｄがカットオフとなるように共通接地配線３Ｈの電位を設定しておく。
【００２６】
次にサンプリング期間／移動度補正期間（Ｆ）に進むと、図４Ｆに示すように、第１のタイミングで映像信号線ＤＴＬ１０１の電位が基準電位Ｖｏから信号電位Ｖｉｎに遷移し、駆動用トランジスタ３Ｂのゲート電位ＶｇはＶｉｎとなる。このとき発光素子３Ｄは始めカットオフ状態（ハイインピーダンス状態）にあるため駆動用トランジスタ３Ｂのドレイン電流Ｉｄｓは発光素子の寄生容量３Ｉに流れ込む。これにより発光素子の寄生容量３Ｉは充電を開始する。よって駆動用トランジスタ３Ｂのソース電位Ｖｓは上昇を開始し、第２のタイミングで駆動用トランジスタ３Ｂのゲート‐ソース間電圧ＶｇｓはＶｉｎ＋Ｖｔｈ−ΔＶとなる。このようにして信号電位Ｖｉｎのサンプリングと補正量ΔＶの調整が行われる。Ｖｉｎが高いほどＩｄｓは大きくなり、ΔＶの絶対値も大きくなる。したがって発光輝度レベルに応じた移動度補正が行える。またＶｉｎを一定とした場合、駆動用トランジスタ３Ｂの移動度μが大きいほどΔＶの絶対値も大きくなる。換言すると移動度μが大きいほど負帰還量ΔＶが大きくなるので、画素ごとの移動度μのばらつきを取り除くことが可能である。
【００２７】
最後に発光期間（Ｇ）になると、図４Ｇに示すように、走査線ＷＳＬ１０１が低電位側に遷移し、サンプリング用トランジスタ３Ａはオフ状態となる。これにより駆動用トランジスタ３Ｂのゲートｇは信号線ＤＴＬ１０１から切り離される。同時にドレイン電流Ｉｄｓが発光素子３Ｄを流れ始める。これにより発光素子３Ｄのアノード電位は駆動電流Ｉｄｓに応じて上昇する。発光素子３Ｄのアノード電位の上昇は、即ち駆動用トランジスタ３Ｂのソース電位Ｖｓの上昇に他ならない。駆動用トランジスタ３Ｂのソース電位Ｖｓが上昇すると、保持容量３Ｃのブートストラップ動作により、駆動用トランジスタ３Ｂのゲート電位Ｖｇも連動して上昇する。ゲート電位Ｖｇの上昇量はソース電位Ｖｓの上昇量に等しくなる。故に、発光期間中駆動用トランジスタ３Ｂのゲート‐ソース間電圧ＶｇｓはＶｉｎ＋Ｖｔｈ−ΔＶで一定に保持される。
【００２８】
図５は、駆動用トランジスタの電流電圧特性を示すグラフである。特に駆動用トランジスタが飽和領域で動作しているときのドレイン‐ソース間電流Ｉｄｓは、Ｉｄｓ＝（１／２）・μ・（Ｗ／Ｌ）・Ｃｏｘ・（Ｖｇｓ−Ｖｔｈ）２で表される。ここでμは移動度を示し、Ｗはゲート幅を表し、Ｌはゲート長を表し、Ｃｏｘは単位面積あたりのゲート酸化膜容量を示す。このトランジスタ特性式から明らかなように、閾電圧Ｖｔｈが変動すると、Ｖｇｓが一定であってもドレイン‐ソース間電流Ｉｄｓが変動する。ここで本発明にかかる画素は、前述したように発光時のゲート‐ソース間電圧ＶｇｓがＶｉｎ＋Ｖｔｈ−ΔＶで表されるため、これを上述のトランジスタ特性式に代入すると、ドレイン‐ソース間電流Ｉｄｓは、Ｉｄｓ＝（１／２）・μ・（Ｗ／Ｌ）・Ｃｏｘ・（Ｖｉｎ−ΔＶ）２で表されることになり、閾電圧Ｖｔｈに依存しない。結果として、閾電圧Ｖｔｈが製造プロセスにより変動しても、ドレイン‐ソース間電流Ｉｄｓは変動せず、有機ＥＬデバイスの発光輝度も変動しない。
【００２９】
何ら対策を施さないと、図５に示すように閾電圧がＶｔｈのときＶｇｓに対応する駆動電流がＩｄｓとなるのに対し、閾電圧Ｖｔｈ´のとき同じゲート電圧Ｖｇｓに対応する駆動電流Ｉｄｓ´はＩｄｓと異なってしまう。
【００３０】
図６Ａは同じく駆動用トランジスタの電流電圧特性を示すグラフである。移動度がμとμ´で異なる２個の駆動用トランジスタについて、それぞれ特性カーブを挙げてある。グラフから明らかなように、移動度がμとμ´で異なると、一定のＶｇｓであってもドレイン‐ソース間電流がＩｄｓとＩｄｓ´のようになり、変動してしまう。
【００３１】
図６Ｂは、映像信号電位のサンプリング時及び移動度補正時における画素の動作を説明するもので、理解を容易にするため発光素子３Ｄの寄生容量３Ｉも表してある。映像信号電位のサンプリング時、サンプリング用トランジスタ３Ａはオン状態であるため駆動用トランジスタ３Ｂのゲート電位Ｖｇは映像信号電位Ｖｉｎとなり、駆動用トランジスタ３Ｂのゲート‐ソース間電圧ＶｇｓはＶｉｎ＋Ｖｔｈになる。このとき駆動用トランジスタ３Ｂはオン状態となり、さらに発光素子３Ｄはカットオフ状態であるため、ドレイン‐ソース間電流Ｉｄｓが発光素子容量３Ｉに流れ込む。ドレイン‐ソース間電流Ｉｄｓが発光素子容量３Ｉに流れ込むと、発光素子容量３Ｉは充電を開始し、発光素子３Ｄのアノード（したがって駆動用トランジスタ３Ｂのソース電位Ｖｓ）が上昇を開始する。駆動用トランジスタ３Ｂのソース電位ＶｓがΔＶだけ上昇すると、駆動用トランジスタ３Ｂのゲート‐ソース間電圧ＶｇｓはΔＶだけ減少する。これが負帰還による移動度補正動作であり、ゲート‐ソース間電圧Ｖｇｓの減少量ΔＶは、ΔＶ＝Ｉｄｓ・Ｃｅｌ／ｔで決定され、ΔＶが移動度補正のためのパラメータとなる。ここでＣｅｌは発光素子容量３Ｉの容量値を示し、ｔは移動度補正期間（第１のタイミングと第２のタイミングとの間の期間）を示す。
【００３２】
図６Ｃは、移動度補正期間ｔを決定する画素回路の動作タイミングを説明する模式図である。図示の例は、映像線信号電位の立ち上がりに傾斜をつけることで、移動度補正期間ｔを映像線信号電位に自動的に追従させて、その最適化を図っている。図示する様に、移動度補正期間ｔは走査線ＷＳ１０１と映像信号線ＤＴＬ１０１の位相差で決定され、さらに映像信号線ＤＴＬ１０１の電位によっても決定される。移動度補正パラメータΔＶはΔＶ＝Ｉｄｓ・Ｃｅｌ／ｔである。この式から明らかなように、駆動用トランジスタ３Ｂのドレイン‐ソース間電流Ｉｄｓが大きいほど、移動度補正パラメータΔＶは大きくなる。逆に駆動用トランジスタ３Ｂのドレイン‐ソース間電流Ｉｄｓが小さいとき、移動度補正パラメータΔＶは小さくなる。この様に、移動度補正パラメータΔＶはドレイン‐ソース間電流Ｉｄｓに応じて決まる。その際移動度補正期間ｔは必ずしも一定である必要はなく、逆にＩｄｓに応じて調整することが好ましい場合がある。例えばＩｄｓが大きい場合移動度補正期間ｔは短めにし、逆にＩｄｓが小さくなると、移動度補正期間ｔは長めに設定することが良い。そこで、図６Ｃに示した実施例では、少なくとも映像信号線電位の立ち上がりに傾斜をつけることで、映像信号線ＤＴＬ１０１の電位が高いとき（Ｉｄｓが大きいとき）補正期間ｔが短くなり、映像信号線ＤＴＬ１０１の電位が低いとき（Ｉｄｓが小さいとき）補正期間ｔは長くなるように、自動的に調整している。
【００３３】
図６Ｄは、移動度補正時における駆動用トランジスタ３Ｂの動作点を説明するグラフである。製造プロセスにおける移動度μ，μ´のバラつきに対して、上述した移動度補正をかけることによって最適の補正パラメータΔＶ及びΔＶ´が決定され、駆動用トランジスタ３Ｂのドレイン‐ソース間電流Ｉｄｓ及びＩｄｓ´が決定される。仮に移動度補正をかけないと、ゲート‐ソース間電圧Ｖｇｓに対して、移動度がμとμ´で異なると、これに応じてドレイン‐ソース間電流もＩｄｓ０とＩｄｓ０´で違ってしまう。これに対処するため移動度μ及びμ´に対してそれぞれ適切な補正ΔＶ及びΔＶ´をかけることで、ドレイン‐ソース間電流がＩｄｓ及びＩｄｓ´となり、同レベルとなる。図６Ｄのグラフから明らかなように、移動度μが高いとき補正量ΔＶが大きくなる一方、移動度μ´が小さいとき補正量ΔＶ´も小さくなるように、負帰還をかけている。
【００３４】
図７Ａは、有機ＥＬデバイスで構成される発光素子３Ｄの電流‐電圧特性を示すグラフである。発光素子３Ｄに電流Ｉｅｌが流れるとき、アノード‐カソード間電圧Ｖｅｌは一意的に決定される。図４Ｇに示したように発光期間中走査線ＷＳＬ１０１が低電位側に遷移し、サンプリング用トランジスタ３Ａがオフ状態になると、発光素子３Ｄのアノードは駆動用トランジスタ３Ｂのドレイン‐ソース間電流Ｉｄｓで決定されるアノード‐カソード間電圧Ｖｅｌ分だけ上昇する。
【００３５】
図７Ｂは、発光素子３Ｄのアノード電位上昇時における駆動用トランジスタ３Ｂのゲート電位Ｖｇとソース電位Ｖｓの電位変動を示すグラフである。発光素子３Ｄのアノード上昇電圧がＶｅｌのとき、駆動用トランジスタ３ＢのソースもＶｅｌだけ上昇し、保持容量３Ｃのブートストラップ動作により駆動用トランジスタ３ＢのゲートもＶｅｌ分上昇する。この為、ブートストラップ前に保持された駆動用トランジスタ３Ｂのゲート‐ソース間電圧Ｖｇｓ＝Ｖｉｎ＋Ｖｔｈ−ΔＶは、ブートストラップ後もそのまま保持される。また発光素子３Ｄの経時劣化によりそのアノード電位が変動しても、駆動用トランジスタ３Ｂのゲート‐ソース間電圧は常にＶｉｎ＋Ｖｔｈ−ΔＶで一定に保持される。
【００３６】
図７Ｃは、図３Ｂで説明した本発明の画素構成に、寄生容量７Ａ及び７Ｂを付加した回路図である。この寄生容量７Ａ及び７Ｂは駆動用トランジスタ３のゲートｇに寄生している。前述したブートストラップ動作能力は保持容量の容量値をＣｓ、寄生容量７Ａ，７Ｂの容量値をそれぞれＣｗ，Ｃｐとした場合に、Ｃｓ／（Ｃｓ＋Ｃｗ＋Ｃｐ）で表され、これが１に近いほどブートストラップ動作能力が高い。つまり発光素子３Ｄの経時劣化に対する補正能力が高いことを示している。本発明では駆動用トランジスタ３Ｂのゲートｇに接続する素子数を最小限にとどめており、Ｃｐをほとんど無視できる。したがってブートストラップ動作能力はＣｓ／（Ｃｓ＋Ｃｗ）で表され、限りなく１に近いことになり、発光素子３Ｄの経時劣化に対する補正能力が高いことを示している。
【００３７】
図８は、本発明にかかる表示装置の他の実施形態を示す模式的な回路図である。理解を容易にするため、図３Ｂに示した先の実施形態と対応する部分には対応する参照番号を付してある。異なる点は、図３Ｂに示した実施形態がＮチャネル型のトランジスタを用いて画素回路を構成しているのに対し、図８の実施形態はＰチャネル型のトランジスタを用いて画素回路を構成していることである。図８の画素回路も、図３Ｂに示した画素回路とまったく同様に閾電圧補正動作、移動度補正動作及びブートストラップ動作を行うことが出来る。
【図面の簡単な説明】
【００３８】
【図１】一般的な画素構成を示す回路図である。
【図２】図１に示した画素回路の動作説明に供するタイミングチャートである。
【図３Ａ】本発明にかかる表示装置の全体構成を示すブロック図である。
【図３Ｂ】本発明にかかる表示装置の実施形態を示す回路図である。
【図４Ａ】図３Ｂに示した実施形態の動作説明に供するタイミングチャートである。
【図４Ｂ】同じく動作説明に供する回路図である。
【図４Ｃ】同じく動作説明に供する回路図である。
【図４Ｄ】同じく動作説明に供する回路図である。
【図４Ｅ】同じく動作説明に供する回路図である。
【図４Ｆ】同じく動作説明に供する回路図である。
【図４Ｇ】同じく動作説明に供する回路図である。
【図５】駆動用トランジスタの電流‐電圧特性を示すグラフである。
【図６Ａ】同じく駆動用トランジスタの電流‐電圧特性を示すグラフである。
【図６Ｂ】本発明にかかる表示装置の動作説明に供する回路図である。
【図６Ｃ】同じく動作説明に供する波形図である。
【図６Ｄ】同じく動作説明に供する電流‐電圧特性グラフである。
【図７Ａ】発光素子の電流‐電圧特性を示すグラフである。
【図７Ｂ】駆動用トランジスタのブートストラップ動作を示す波形図である。
【図７Ｃ】本発明にかかる表示装置の動作説明に供する回路図である。
【図８】本発明にかかる表示装置の他の実施形態を示す回路図である。
【符号の説明】
【００３９】
１００…表示装置、１０１…画素、１０２…画素アレイ部、１０３…水平セレクタ、１０４…ライトスキャナ、１０５…電源スキャナ、３Ａ…サンプリング用トランジスタ、３Ｂ…駆動用トランジスタ、３Ｃ…保持容量、３Ｄ…発光素子
【図１】
2008276263.tif 000003
【図２】
2008276263.tif 000004
【図３Ａ】
2008276263.tif 000005
【図３Ｂ】
2008276263.tif 000006
【図４Ａ】
2008276263.tif 000007
【図４Ｂ】
2008276263.tif 000008
【図４Ｃ】
2008276263.tif 000009
【図４Ｄ】
2008276263.tif 000010
【図４Ｅ】
2008276263.tif 000011
【図４Ｆ】
2008276263.tif 000012
【図４Ｇ】
2008276263.tif 000013
【図５】
2008276263.tif 000014
【図６Ａ】
2008276263.tif 000015
【図６Ｂ】
2008276263.tif 000016
【図６Ｃ】
2008276263.tif 000017
【図６Ｄ】
2008276263.tif 000018
【図７Ａ】
2008276263.tif 000019
【図７Ｂ】
2008276263.tif 000020
【図７Ｃ】
2008276263.tif 000021
【図８】
2008276263.tif 000022