(57)【要約】【課題】従来の半導体記憶装置では、データ入出力に使用するピンをアドレスピンと共用した場合には、アドレスピンを介してのアドレス入力や、コマンド入力を行うことが出来ず、データの転送効率を低下させてしまう場合があった。【解決手段】入力されたコマンドに応じてメモリセルに対するアクセスを制御する制御回路と、転送モードを保持する転送モード設定回路と、第１の転送モード時にアドレスが入出力され、第２の転送モード時にデータが入出力されるアドレスピンと、転送モードに応じてアドレスピンの接続先を切り替える切り替え回路とを有する。【選択図】図１
2008192264.tif 000002
【特許請求の範囲】
【請求項１】
入力されたコマンドに応じてメモリセルに対するアクセスを制御する制御回路と、
転送モードを保持する転送モード設定回路と、
第１の転送モード時にアドレスが入出力され、第２の転送モード時にデータが入出力されるアドレスピンと、
前記転送モードに応じて前記アドレスピンの接続先を切り替える切り替え回路とを有する半導体記憶装置。
【請求項２】
前記制御回路は、入力されたコマンドに応じて前記転送モード設定回路に前記第１の転送モードあるいは前記第２の転送モードを指定する信号を出力する請求項１に記載の半導体記憶装置。
【請求項３】
前記半導体記憶装置は、同期型半導体記憶装置であることを特徴とする請求項１あるいは２に記載の半導体記憶装置。
【請求項４】
前記半導体記憶装置は、さらに、
前記切り替え回路が接続するアドレスピンの接続先を指定するモード指定ピンを有することを特徴とする請求項１乃至３のいずれか１項に記載の半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体記憶装置に関し、特にアドレスの入力端子とデータの入出力端子を兼用する端子を有する半導体記憶装置に関する。
【背景技術】
【０００２】
携帯電話などに搭載される半導体素子では、半導体記憶装置（以下、メモリと称す）とＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）等の他の機能回路の間のデータ転送効率向上が求められている。このデータ転送効率向上の方法の１つに、メモリとＣＰＵ等を接続するバス幅を拡大させて、１回のアクセスで転送できるデータ量を増加させる方法がある。一方で、このようなメモリを搭載する携帯電話等のモバイル機器では、パッケージ等の小型化が求められている。そのため、バス幅を拡大させることにより、メモリに形成されるピン数が増加すると、メモリの小型化の弊害となるという問題点があった。
【０００３】
そこで、メモリのピン数を削減するために、データ信号の入出力とアドレス信号の入力のピンを共通にすることが特許文献１に示されている。
【０００４】
特許文献１に記載の技術では、特定の制御信号を入力することでアドレスを入力するピンを介して、データの入出力を行うことが開示されている。しかしながら、特許文献１に記載のメモリは、アドレス用のピンを介して、データの入出力を行う技術が開示されているのみであり、そのアドレス入力のアドレスの制御や、コマンドの入力は考慮されていない。また、特許文献１では、非同期型のメモリに関してそのアドレスピンの入力の切り替えが開示されているのみである。
【０００５】
一方で、近年のメモリでは同期型ＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）のように、バーストモードで、バースト長を変化させながらメモリにアクセスする場合や、メモリに対してコマンドを入力することにより、メモリに特定の動作を行わせる場合がある。
【０００６】
特許文献１に記載したような、非同期型のメモリで、アドレス端子をデータ入出力の端子として用いた場合は、ＳＤＲＡＭのような、アドレスに対する細かいアクセス動作やコマンド入力は不可能となってしまう。その一方で、一度に多量のデータを転送したい場合には、ＳＤＲＡＭなどでは、アドレス端子、つまりコマンド入力の端子などによりデータ入出力端子のピン数が制限されてしまう場合があった。
【特許文献１】特開平１１−３２８９７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来の半導体記憶装置では、データ入出力に使用するピンをアドレスピンと共用した場合には、アドレスピンを介してのアドレス入力や、コマンド入力を行うことが出来ず、データの転送効率を低下させてしまう場合があった。
【課題を解決するための手段】
【０００８】
上述した課題を解決するために、本発明に係る半導体記憶装置は、入力されたコマンドに応じてメモリセルに対するアクセスを制御する制御回路と、転送モードを保持する転送モード設定回路と、第１の転送モード時にアドレスが入出力され、第２の転送モード時にデータが入出力されるアドレスピンと、転送モードに応じてアドレスピンの接続先を切り替える切り替え回路とを有することを特徴とする。
【０００９】
このような構成により種々のコマンドを入力するような半導体記憶装置でも、大容量の転送に対応することが可能となる。
【発明の効果】
【００１０】
本発明に係る半導体記憶装置によれば、データ転送効率を向上させ、ピン数を最小限に抑えて半導体記憶装置を小型化することができる。
【発明を実施するための最良の形態】
【００１１】
実施の形態１．
【００１２】
以下、図面を参照して本実施の形態について詳細に説明する。本実施の形態の半導体記憶装置（以下、メモリと称す）は、少なくとも２つの動作モードを有している。動作モードの一方（第１の転送モード）は、大容量の連続したデータを一度に入出力するシーケンシャル転送に対応するモードであり、他方（第２の転送モード）は、少容量の不連続なデータをランダムに入出力するランダム転送動作モードである。本実施形態のメモリは、大容量のデータを転送するモードでは、アドレス入力用のピンをデータ入出力ピンとして利用し、×３２モードで動作する。ランダムにデータを転送する動作モードでは、データ入出力用のピンのみを用いて×１６モードで動作を行うものとする。
【００１３】
図１に実施の本実施の形態にかかるＳＤＲＡＭのブロック図を示す。図１に示すように、本実施の形態のＳＤＲＡＭのメモリ１は、切り替え回路（Ａｄｄ／ＩＯ切り替え、ＣＭＤ／ＩＯ切り替え回路）２、アドレスバッファ３、入出力バッファ４、メモリアレイ５、制御回路６、モード設定回路（Ｍｏｄｅ  Ｒｅｇｉｓｔｅｒ  Ｓｅｔ：以下、ＭＲＳ制御回路と称す）７、データコントロール部８、クロックコントロール部９、スタンバイコントロール部１０、アドレスラッチ回路１１、ロウデコーダ１２、カラムデコーダ１３、センスアンプ１４、ラッチ回路１５とを有している。
【００１４】
切り替え回路２は、モード設定回路７の出力に基づいて、アドレス入力用のピンの接続先を切り替える回路である。本実施の形態では、切り替え回路はアドレスピンをアドレスバッファ３に接続する場合と、入出力バッファなどを介してメモリセルに接続する場合とを切り替える。アドレスバッファ３は、アドレスピンにアドレスが入力された場合、切り替え回路２、制御回路６を介して与えられたアドレス信号を出力する。入出力バッファ４は、メモリ外部とデータの入出力を行うためのバッファ回路である。メモリアレイ５は、複数のメモリセルがマトリクス状に配置され、データを記憶する部分である。
【００１５】
制御回路６は、切り替え回路２を介して入力されたコマンドに基づいて本実施形態のメモリの動作を制御する。制御回路６は、大容量転送を示すコマンドが与えられた場合に大容量転送であることをＭＲＳ回路７に保持させ、ランダム転送を示すコマンドが与えられた場合にランダム転送であることをＭＲＳ回路７に保持させる。
【００１６】
ＭＲＳ回路７は、メモリの動作モードを保持するレジスタであり、ここに保持された動作モードに基づいて、メモリの動作を制御する信号を出力している。データコントロール部８は、動作モードに応じて、出力するデータを×３２モードの３２ビット出力とするか×１６モードの１６ビットで出力するかを選択する回路である。クロックコントロール部９は、外部から入力されるクロック信号に同期させて、メモリを動作させるための制御信号を出力している。スタンバイコントロール部１０は、メモリがスタンバイ状態となった場合にメモリの動作を停止させ、待機モードとする信号を出力する。
【００１７】
アドレスラッチ回路１１は、アドレスバッファ３が出力したアドレス信号を一時的に保持する。ロウデコーダ１２は、アドレスラッチ回路１１に保持されたアドレス信号からロウアドレスをデコードし、メモリアレイの任意の行選択を行う。カラムデコーダ１３は、アドレスラッチ回路に保持されたアドレス信号をデコードし、メモリアレイの任意の列選択を行う。
【００１８】
センスアンプ１４は、メモリアレイ５中のメモリセルから読み出された値を増幅する。ラッチ回路１５は、読み出しデータあるいは書き込みデータを一時的に保持する。
【００１９】
また、本実施の形態のメモリ１は、複数種類のピンを有している。本実施の形態では、これらのピンは、メモリの動作モードに応じてアドレスデータあるいはデータ信号が入出力される複数のアドレスピンＡＤＱ１〜ＡＤＱ１６、データが入出力される複数のデータピンＤＱ１〜ＤＱ１６、モード指定信号が入力されるモード指定ピンＣＭＤ＿Ｅ、メモリに対する種々のコマンドを入力するコマンドピンＣＭＤに相当する。これらのピンはメモリ１内の切り替え回路２に接続される。実際の半導体集積回路で構成されたメモリであれば、その他にもクロック入力や電源入力、データマスクの為のピンなどが存在するが、ここでは割愛する。
【００２０】
以上のように構成された本発明のメモリ１の動作について以下に説明する。上記したように、本実施の形態のメモリ１は大容量のデータを転送するモード（以下、大容量転送モードと呼ぶ）と、小容量のデータをランダムに転送するモード（以下、ランダム転送モードと呼ぶ）を有している。
【００２１】
大容量転送モードの場合、コマンドピンＣＭＤを介して、外部よりメモリ１に大容量転送モードであることを示すコマンドが入力される。この大容量転送モードを示すコマンドは、切り替え回路２を介して制御回路２に入力される。制御回路６は、与えられたコマンドが示す転送モードに基づいて、ＭＲＳ回路７に大容量転送モードであることを保持させる。ＭＲＳ回路７は、大容量転送モードにセットされた場合、データコントロール部８、切り替え回路２に対して、大容量転送モードであることを示す信号を出力する。
【００２２】
データコントロール部８は、大容量転送モードの場合に、×３２モードに設定され、メモリから入出力されるデータを、×３２モードでラッチ回路１５へ入出力する。
【００２３】
切り替え回路２は、大容量転送モードを示す信号を受け取った場合、アドレスピンＡＤＱ１〜ＡＤＱ１６を、データピンとして扱う。つまり、アドレスピンＡＤＱ１〜ＡＤＱ１６に入出力される信号は、データピンＤＱ１〜ＤＱ１６に入力された信号と同様に、入出力バッファ４、ラッチ回路１５、データコントロール部８などを介してやり取りが行われる。
【００２４】
一方、ランダム転送モードの場合、コマンドピンＣＭＤを介して、外部よりメモリ１にランダム転送モードであることを示すコマンドが入力される。このランダム転送モードを示す信号は、切り替え回路２を介して制御回路６に入力される。制御回路６は、与えられた信号に基づいて、ＭＲＳ回路７にランダム転送モードであることを保持させる。ＭＲＳ回路７は、ランダム転送モードにセットされた場合、データコントロール部８、切り替え回路２に対して、ランダム転送モードであることを示す信号を出力する。
【００２５】
データコントロール部８は、ランダム転送モードの場合に、×１６モードに設定され、メモリから入出力されるデータを、×１６モードでラッチ回路１５へ入出力する。
【００２６】
切り替え回路２は、ランダム転送モードを示す信号を受け取った場合、アドレスピンＡＤＱ１〜ＡＤＱ１６に与えられた信号を、メモリ上のアドレスを示すデータとしてアドレスバッファ３に入力する。ランダム転送モードでは、メモリ１としては、アドレスバッファ３、アドレスラッチ回路１１を介したアドレスに基づいてメモリセルにアクセスを行う。
【００２７】
このように構成することにより、複雑なコマンドを用いずに、大容量のデータ転送を行うような場合には大容量転送モードとし、アドレスピンＡＤＱ１〜ＡＤＱ１６を利用した×３２モードの大容量データ転送を行うことが可能となる。
【００２８】
一方、メモリに対してのアクセスが複雑になる場合は、一部のアドレスピンＡＤＱも利用したＳＤＲＡＭとしての複雑なコマンドを入力可能としている。ランダム転送モードではメモリ１に対してより細かいアクセスを行いつつ、×１６モードでのＳＤＲＡＭとしての入出力を行うことが可能となる。
【００２９】
この、本発明の実施の形態の動作について、より具体的な例を用いて以下に説明する。ここでは、例として５１２Ｍ×３２ビットの構成のメモリを例として説明する。
【００３０】
図２に大容量データ転送モード時のピン配置を示す。図２に示すピン配置では、上記のアドレスピンとデータピンを兼用するピンをＡＤＱ［００］〜ＡＤＱ［２３］として示し、データピンをＤＱ［２４］〜ＤＱ［３０］で示している。また、転送モードに対応するモード指定ピンＣＭＤ＿Ｅは、コマンドイネーブルＣＭＤ＿Ｅに相当する。図２に示す例では、実際のメモリ１の動作に合わせて入出力データをマスクする信号を入力するデータマスクピンＢ、データの入出力のタイミングを調整する信号を入力するデータストローブピンＤＱＳ、クロック信号入力ピンＣＬＫ、＃ＣＬＫ、ＳＤＲＡＭのコマンド入力とデータ入出力として兼用されるピンＣＤＱ、チップイネーブルピンＣＥなども示されている。
【００３１】
従来の５１２Ｍ×３２ビット構成のＳＤＲＡＭとして動作することが可能なメモリ装置の場合、必要なピンの数はアドレスピンが２２本、データピンが３２本、クロックピンが１本、コマンドピンが９本とされている。従来のメモリ装置では少なくとも３２本のデータピンがなければ×３２モードで出力することができないため、５１２Ｍ×３２ビットのメモリ装置には少なくとも６４本のピンが必要となる。
【００３２】
それに対し、本実施形態では、コマンドピンを介して大容量転送モードであることをＭＲＳ回路に保持させた後、モード指定ピンに所定のレベル（例えばＬレベル）の信号を与えることにより切り替え回路２がアドレスピンの入出力をデータ入出力に切り替える。このためアドレスピンとデータピンを合わせて３２本のピンがあれば×３２モードで出力することが可能となる。
【００３３】
したがって、図２に示すような４３本のピンで×３２モードでデータの入出力を行うことが可能となる。この場合のメモリに対して入力可能なコマンドを図３に、メモリに対するアクセスのタイミングチャートを図４に示す。
【００３４】
図３に示すように、大容量転送モードで使用した場合、５１２Ｍ×３２ビット構成のＳＤＲＡＭと比較すると、メモリ１に対して入力が可能なコマンドは減少している。しかし、連続するデータを大量に入出力するような場合は、図４に示したようにデータの入出力前に、例えば読み出しの先頭となるアドレスを一度入力すればよく、その後は×３２モードで高速にデータ転送を行うことが可能となる。
【００３５】
図５は、ランダム転送モードのピン配置を示す。ランダム転送モードを示すコマンドが入力された場合、制御回路６はＭＲＳ回路にその値を保持させ、切り替え回路２は、それぞれのピンに対しての入力を図５のように切り替える。このランダム転送モードの時に使用可能なコマンドを図６に示す。図６に示すように、ランダム転送モードに設定された場合は、メモリセルに対してバンク別にアクセスを行うことが可能となる。そのため、図７に示すようにメモリに対するアクセスは、コマンド、アドレスが入力され、入力されたアドレスに応じてアクセスを行い、データが入出力される。
【００３６】
このように本実施の形態によれば、アドレスピンを介して、データを入出力するモードを設け、外部からのコマンド入力によって、アドレスピンをアドレスの入出力及びデータの入出力に使用できるようにしたため、メモリのピン数を増加させずに大容量転送を行うことが可能となる。図８に示すように、例えば５１２Ｍ×３２ビットのメモリであれば、そのピンの数を２２本削減することが可能となる。また、アドレスピンを本来のアドレスピンとして使用するモードであれば、従来のＳＤＲＡＭ同様、種々のコマンドを用いたきめ細かいアクセスを行うことも可能である。
【００３７】
以上、本発明の実施の形態に基づいて詳細に説明したが、本発明は上記した実施の形態に限らず、種々の変形が可能である。例えば、図２乃至図７に示したピン配置などは、対象とするメモリ装置の仕様、容量などに基づいて適宜設定を変更することが可能である。また、より具体的な説明では、モードを指定するコマンドでＭＲＳ回路にモードをセットし、モード指定ピンによって切り替え回路のアドレスピンをデータピンに切り替える構成としているが、ＭＲＳ回路の出力によって切り替え回路がアドレスピンをデータ入出力用のピンに変更すればよく、モード指定ピンは、必ずしも設ける必要はない。また、モード指定ピンによってアドレスピンをデータ入出力用のピンに切り替える構成であればモード指定ピンによって所定値がＭＲＳ回路に保持されるような構成とし、コマンド入力によるモード指定でなくてもよい。
【図面の簡単な説明】
【００３８】
【図１】本発明のメモリを示すブロック図である。
【図２】大容量転送モードの具体的なピン配置を示す図である。
【図３】大容量転送モードでの使用可能なコマンドを示す図である。
【図４】大容量転送モードでのメモリに対するアクセスを示すタイミングチャートである。
【図５】ランダム転送モードの具体的なピン配置を示す図である。
【図６】ランダム転送モードでの使用可能なコマンドを示す図である。
【図７】ランダム転送モードでのメモリに対するアクセスを示すタイミングチャートである。
【図８】従来のメモリと本発明のピン数を比較する図である。
【符号の説明】
【００３９】
１    メモリ
２    切り替え回路
３    アドレスバッファ
４    入出力バッファ
５    メモリアレイ
６    制御回路
７    モード設定回路
８    データコントロール部
９    クロックコントロール部
１０    スタンバイコントロール部
１１    アドレスラッチ回路
１２    ロウデコーダ
１３    カラムデコーダ
１４    センスアンプ
１５    ラッチ回路
ＡＤＱ１-ＡＤＱ１６    アドレスピン
Ｂ    データマスクピン
ＣＤＱ    コマンドピン
ＣＥ    チップイネーブルピン
ＣＬＫ    クロック信号入力ピン
ＣＭＤ    コマンドピン
ＣＭＤ＿Ｅ    モード指定ピン
ＤＱ１-ＤＱ１６    データピン
ＤＱＳ    データストローブピン
【図１】
2008192264.tif 000003
【図２】
2008192264.tif 000004
【図３】
2008192264.tif 000005
【図４】
2008192264.tif 000006
【図５】
2008192264.tif 000007
【図６】
2008192264.tif 000008
【図７】
2008192264.tif 000009
【図８】
2008192264.tif 000010