(57)【要約】【課題】降圧動作時の高周波特性を劣化させることなく、しかも突入電流が発生しない昇降圧型スイッチングレギュレータを得る。【解決手段】誤差増幅回路を構成する演算増幅回路３の出力電圧ＶＡと三角波発振回路８からの三角波電圧ＶＣとの電圧比較を行って得られたパルス信号ＳＤを用いて降圧用スイッチングトランジスタＭ１及び降圧用同期整流トランジスタＭ２のスイッチング制御を行って降圧動作制御を行い、演算増幅回路３の出力電圧ＶＡを反転増幅する反転増幅回路を構成する演算増幅回路４の出力電圧ＶＢと三角波発振回路８からの三角波電圧ＶＣとの電圧比較を行って得られたパルス信号ＳＥを用いて昇圧用スイッチングトランジスタＭ３及び昇圧用同期整流トランジスタＭ４のスイッチング制御を行って昇圧動作制御を行うようにした。【選択図】図１
2008131746.tif 000002
【特許請求の範囲】
【請求項１】
入力された制御信号に応じて、入力端子から入力された入力電圧をインダクタを用いて昇圧又は降圧して出力端子から出力する昇降圧部と、該昇降圧部から出力された出力電圧に比例した比例電圧と所定の基準電圧との電圧差に応じて前記昇降圧部に対して昇圧又は降圧動作を行わせる制御部とを備えた昇降圧型スイッチングレギュレータにおいて、
前記制御部は、
前記比例電圧と前記基準電圧との電圧差を増幅して出力する誤差増幅回路部と、
該誤差増幅回路部からの出力信号を反転増幅して出力する反転増幅回路部と、
前記出力端子から出力される出力電圧が所定の定電圧になるように、前記誤差増幅回路部の出力電圧に応じて前記昇降圧部に対して降圧動作を行わせ、前記反転増幅回路部の出力電圧に応じて前記昇降圧部に対して昇圧動作を行わせる出力制御回路部と、
を備えることを特徴とする昇降圧型スイッチングレギュレータ。
【請求項２】
前記反転増幅回路部は、反転増幅して出力する信号に加えるための所定のシフト電圧を生成するシフト電圧生成回路を備えることを特徴とする請求項１記載の昇降圧型スイッチングレギュレータ。
【請求項３】
前記昇降圧部は、
前記誤差増幅回路部からの出力信号に応じて降圧動作のためのスイッチングを行い、前記入力電圧による前記インダクタへの充電を行う降圧用スイッチングトランジスタと、
降圧動作のための前記インダクタの放電を行う降圧用整流素子と、
前記反転増幅回路部からの出力信号に応じて昇圧動作のためのスイッチングを行い、前記入力電圧による前記インダクタへの充電を行う昇圧用スイッチングトランジスタと、
昇圧動作のための前記インダクタの放電を行う昇圧用整流素子と、
を備え、
前記出力制御回路部は、前記誤差増幅回路部及び前記反転増幅回路部の各出力信号が同電圧になると、前記降圧用スイッチングトランジスタのオンデューティサイクルが１００％になると共に、前記昇圧用スイッチングトランジスタのオンデューティサイクルが０％になるように前記降圧用スイッチングトランジスタ及び前記昇圧用スイッチングトランジスタの動作制御を行うことを特徴とする請求項１又は２記載の昇降圧型スイッチングレギュレータ。
【請求項４】
前記出力制御回路部は、
所定の三角波信号を生成して出力する三角波発振回路と、
前記誤差増幅回路部からの出力信号と、該三角波信号との電圧比較を行い、該比較結果に応じて前記降圧用スイッチングトランジスタのスイッチング制御を行う降圧出力制御回路と、
前記反転増幅回路部からの出力信号と、前記三角波信号との電圧比較を行い、該比較結果に応じて前記昇圧用スイッチングトランジスタのスイッチング制御を行う昇圧出力制御回路と、
を備え、
前記誤差増幅回路部及び前記反転増幅回路部の各出力信号が同電圧になるときの該電圧は、前記三角波信号の上限電圧を超えることを特徴とする請求項３記載の昇降圧型スイッチングレギュレータ。
【請求項５】
前記降圧用スイッチングトランジスタ、降圧用整流素子、昇圧用スイッチングトランジスタ、昇圧用整流素子及び前記制御部は、１つのＩＣに集積されることを特徴とする請求項３又は４記載の昇降圧型スイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種電子機器に用いられ、バッテリ等からの直流電圧を所定の定電圧に変換して負荷に供給する昇降圧型スイッチングレギュレータに関する。
【背景技術】
【０００２】
図３は、従来の昇降圧型スイッチングレギュレータの例を示した回路図であり（例えば、特許文献１参照。）、図４は、図３の各部の波形例を示したタイミングチャートである。
図３において、出力電圧Ｖｏを抵抗Ｒ１１１と抵抗Ｒ１１２で分圧した分圧電圧Ｖｆｂと所定の基準電圧Ｖｒｅｆとの電圧差が、演算増幅回路１１１及び抵抗Ｒ１１３，Ｒ１１４からなる誤差増幅回路で増幅される。演算増幅回路１１１の出力電圧Ｖｂは、昇圧用ＰＷＭコンパレータ１１７に入力され、三角波電圧Ｖｔと電圧比較されることでパルス幅変調され、昇圧用駆動回路１１８は、該パルス変調された信号に応じて昇圧用スイッチングトランジスタＴｒ１１２をオン／オフ制御する。
【０００３】
また、演算増幅回路１１１の出力電圧Ｖｂは、演算増幅回路１１３、抵抗Ｒ１１５〜Ｒ１１８及びシフト電圧生成回路１１４からなるレベルシフト回路でシフト電圧Ｖｓだけ減算された電圧Ｖａとなった後、降圧用ＰＷＭコンパレータ１１５に入力され、三角波電圧Ｖｔと電圧比較されてパルス幅変調され、降圧用駆動回路１１６は、該パルス変調された信号に応じて降圧用スイッチングトランジスタＴｒ１１１をオン／オフ制御する。
ここで、三角波電圧Ｖｔの電圧振幅をＶ１とすると、シフト電圧ＶｓをＶ１以上にすることで、図４に示すように、電圧Ｖｂと電圧Ｖａが同時に三角波電圧Ｖｔと交差することがなくなり、電圧Ｖｂが三角波電圧Ｖｔの振幅範囲にある間は、電圧Ｖａは三角波電圧Ｖｔの下限電圧以下になっており、電圧Ｖａが三角波電圧Ｖｔの振幅範囲に入ると、電圧Ｖｂは三角波電圧Ｖｔの上限電圧以上になる。
【０００４】
このため、昇圧動作を行っているときは、降圧用スイッチングトランジスタＴｒ１１１はオンして導通状態になっており、昇圧動作から降圧動作に切り換わるときは、昇圧用スイッチングトランジスタＴｒ１１２のオンデューティサイクルが０％になってから、降圧用スイッチングトランジスタＴｒ１１１のオンデューティサイクルを小さくしていく。
同様に、降圧動作中は、昇圧用スイッチングトランジスタＴｒ１１２はオフして遮断状態になっており、降圧動作から昇圧動作に戻る場合は、降圧用スイッチングトランジスタＴｒ１１１のオンデューティサイクルが１００％になってから、昇圧用スイッチングトランジスタＴｒ１１２がオンし始める。
なお、図３では、誤差増幅回路に用いた演算増幅回路１１１の出力電圧Ｖｂをレベルシフト回路で減算するようにしたことから、演算増幅回路１１１の出力電圧範囲の上限電圧は、少なくとも三角波電圧Ｖｔの上限電圧に三角波電圧Ｖｔの振幅電圧である電圧Ｖ１を加えた電圧以上になるようにする必要がある。
【０００５】
次に、図５は、従来の昇降圧型スイッチングレギュレータの他の例を示した回路図である（例えば、特許文献１参照。）。
図５では、図３のレベルシフト回路が、誤差増幅回路に使用した演算増幅回路１１１の出力電圧Ｖａにシフト電圧Ｖｓを加算するようになっている。このため、図５では、演算増幅回路１１１の出力電圧Ｖａが降圧用ＰＷＭコンパレータ１１５に直接入力され、レベルシフト回路に使用した演算増幅回路１１３の出力電圧Ｖｂが昇圧用ＰＷＭコンパレータ１１７に入力されている。
図５において、回路の動作は図３と同様であるが、レベルシフト回路が加算動作を行うようになったため、演算増幅回路１１１の出力電圧範囲の下限電圧は、少なくとも三角波電圧Ｖｔの下限電圧よりも更に三角波電圧Ｖｔの振幅電圧である電圧Ｖ１だけ低い電圧にする必要がある。
【特許文献１】特開平１１−２９９２２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、図３では、誤差増幅回路の出力電圧Ｖｂを、昇圧用ＰＷＭコンパレータ１１７に入力して昇圧動作に使用している。一般的に昇圧動作の場合、インダクタ及び平滑用容量によって決定される周波数特性において、降圧動作時とは異なって位相が１８０度遅れることから、降圧動作時よりも発振しやすくなる等して動作が不安定になる。このため、動作を安定させるために帰還ループにコンデンサ等を接続して位相補償を行うが、昇圧用の演算増幅回路は、降圧用の演算増幅回路よりも位相補償の容量が大きくなる。このようなことから、演算増幅回路１１１の周波数特性が制限を受け、特に高周波特性が著しく劣化する。高周波特性が劣化した演算増幅回路１１１の出力電圧Ｖｂが入力されたレベルシフト回路の出力電圧Ｖａは更に高周波特性が劣化しているため、降圧動作時においても高周波特性は劣化したままである。このように、昇圧動作及び降圧動作の両方において応答速度が低下するという問題が発生していた。
【０００７】
図５の回路では、誤差増幅回路の出力を出力電圧Ｖａとして降圧用ＰＷＭコンパレータ１１５に入力していることから、誤差増幅回路に使用した演算増幅回路１１１の位相補償容量を小さくすることができ、高周波特性の劣化を抑えることができる。しかし、昇圧動作を行うために、演算増幅回路１１１の出力電圧Ｖａにレベルシフト回路で電圧Ｖｓを加算していることから、電源投入時には必ず昇圧動作から開始される。昇圧動作時は、降圧用スイッチングトランジスタＴｒ１１１はオンしているため、電源投入時に、入力電圧から降圧用スイッチングトランジスタＴｒ１１１、インダクタＬ１１１及び整流ダイオードＤ１１２を介して出力コンデンサＣ１１２に大電流が流れて出力コンデンサＣ１１２が充電されるため、電源投入時に大きな突入電流が発生する。このため、図５の回路では、電源投入時の突入電流を抑えるためのソフトスタート回路等を設けて電流制限を行う必要があった。
【０００８】
本発明は、このような問題を解決するためになされたものであり、降圧動作時の高周波特性を劣化させることなく、しかも突入電流が発生しない昇降圧型スイッチングレギュレータを得ることを目的とする。
【課題を解決するための手段】
【０００９】
この発明に係る昇降圧型スイッチングレギュレータは、入力された制御信号に応じて、入力端子から入力された入力電圧をインダクタを用いて昇圧又は降圧して出力端子から出力する昇降圧部と、該昇降圧部から出力された出力電圧に比例した比例電圧と所定の基準電圧との電圧差に応じて前記昇降圧部に対して昇圧又は降圧動作を行わせる制御部とを備えた昇降圧型スイッチングレギュレータにおいて、
前記制御部は、
前記比例電圧と前記基準電圧との電圧差を増幅して出力する誤差増幅回路部と、
該誤差増幅回路部からの出力信号を反転増幅して出力する反転増幅回路部と、
前記出力端子から出力される出力電圧が所定の定電圧になるように、前記誤差増幅回路部の出力電圧に応じて前記昇降圧部に対して降圧動作を行わせ、前記反転増幅回路部の出力電圧に応じて前記昇降圧部に対して昇圧動作を行わせる出力制御回路部と、
を備えるものである。
【００１０】
また、前記反転増幅回路部は、反転増幅して出力する信号に加えるための所定のシフト電圧を生成するシフト電圧生成回路を備えるようにした。
【００１１】
具体的には、前記昇降圧部は、
前記誤差増幅回路部からの出力信号に応じて降圧動作のためのスイッチングを行い、前記入力電圧による前記インダクタへの充電を行う降圧用スイッチングトランジスタと、
降圧動作のための前記インダクタの放電を行う降圧用整流素子と、
前記反転増幅回路部からの出力信号に応じて昇圧動作のためのスイッチングを行い、前記入力電圧による前記インダクタへの充電を行う昇圧用スイッチングトランジスタと、
昇圧動作のための前記インダクタの放電を行う昇圧用整流素子と、
を備え、
前記出力制御回路部は、前記誤差増幅回路部及び前記反転増幅回路部の各出力信号が同電圧になると、前記降圧用スイッチングトランジスタのオンデューティサイクルが１００％になると共に、前記昇圧用スイッチングトランジスタのオンデューティサイクルが０％になるように前記降圧用スイッチングトランジスタ及び前記昇圧用スイッチングトランジスタの動作制御を行うようにした。
【００１２】
また、前記出力制御回路部は、
所定の三角波信号を生成して出力する三角波発振回路と、
前記誤差増幅回路部からの出力信号と、該三角波信号との電圧比較を行い、該比較結果に応じて前記降圧用スイッチングトランジスタのスイッチング制御を行う降圧出力制御回路と、
前記反転増幅回路部からの出力信号と、前記三角波信号との電圧比較を行い、該比較結果に応じて前記昇圧用スイッチングトランジスタのスイッチング制御を行う昇圧出力制御回路と、
を備え、
前記誤差増幅回路部及び前記反転増幅回路部の各出力信号が同電圧になるときの該電圧は、前記三角波信号の上限電圧を超えるようにした。
【００１３】
また、前記降圧用スイッチングトランジスタ、降圧用整流素子、昇圧用スイッチングトランジスタ、昇圧用整流素子及び前記制御部は、１つのＩＣに集積されるようにした。
【発明の効果】
【００１４】
本発明の昇降圧型スイッチングレギュレータによれば、出力端子から出力される出力電圧が所定の定電圧になるように、誤差増幅回路部の出力電圧に応じて昇降圧部に対して降圧動作を行わせ、反転増幅回路部の出力電圧に応じて昇降圧部に対して昇圧動作を行わせるようにした。このことから、誤差増幅回路部を構成する演算増幅回路及び反転増幅回路部を構成する演算増幅回路に対して、それぞれ最適な位相補償を行うことができ、降圧動作時には誤差増幅回路部を構成する演算増幅回路の帯域を伸ばすことができるため、突入電流を発生させることなく降圧動作時の高周波特性を劣化させずに負荷応答性の優れた特性を得ることができる。
【００１５】
また、反転増幅回路部の出力電圧をシフト電圧によって任意の電圧にシフトできるようにしたことから、誤差増幅回路部の出力電圧と反転増幅回路部の出力電圧が交差する電圧、すなわち昇圧動作と降圧動作が切り換わる電圧を三角波電圧の範囲外に設定することができ、昇圧動作と降圧動作の切り換わりの際に無制御状態を作る出すことができるため、動作切り換えを効率よく行うことができる。
更に、昇圧動作時には誤差増幅回路部の出力信号を反転増幅した信号を使用するようにしたことから、電源オン時にも突入電流が発生せず、ソフトスタート回路等の電流制限回路をなくすことができる。
【発明を実施するための最良の形態】
【００１６】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における昇降圧型スイッチングレギュレータの例を示した回路図である。
図１において、昇降圧型スイッチングレギュレータ１は、直流電源２０から入力端子Ｖｄｄに入力された入力電圧Ｖｉｎを昇圧又は降圧して所定の定電圧に変換し、出力電圧Ｖｏとして出力端子Ｖｏｕｔから出力する。
昇降圧型スイッチングレギュレータ１は、出力電圧Ｖｏに比例した比例電圧Ｖｆｂを生成する抵抗Ｒ１，Ｒ２と、コンデンサＣ１と、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路２と、演算増幅回路３、抵抗Ｒ３及びコンデンサＣ２で構成された誤差増幅回路と、演算増幅回路４、抵抗Ｒ４〜Ｒ６、コンデンサＣ３，Ｃ４及び所定のシフト電圧Ｖｓを生成して出力するシフト電圧生成回路５で構成された反転増幅回路とを備えている。
【００１７】
更に、昇降圧型スイッチングレギュレータ１は、降圧用ＰＷＭコンパレータ６と、昇圧用ＰＷＭコンパレータ７と、所定の三角波電圧ＶＣを生成して出力する三角波発振回路８と、降圧出力制御回路９と、昇圧出力制御回路１０と、ＰＭＯＳトランジスタを用いた降圧用スイッチングトランジスタＭ１と、ＮＭＯＳトランジスタを用いた降圧用同期整流トランジスタＭ２と、ＮＭＯＳトランジスタを用いた昇圧用スイッチングトランジスタＭ３と、ＰＭＯＳトランジスタを用いた昇圧用同期整流トランジスタＭ４と、インダクタＬ１と、出力コンデンサＣｏと、コンパレータ１１と、ＰＦＭ／ＰＷＭ制御回路１２とを備えている。昇降圧型スイッチングレギュレータ１において、インダクタＬ１及び出力コンデンサＣｏを除く各回路は、１つのＩＣに集積されており、該ＩＣは、電源端子をなす入力端子Ｖｄｄ、接地端子Ｖｓｓ、出力端子Ｖｏｕｔ及び端子ＦＢＩＮ，ＢＯＬＸ，ＢＵＬＸを備えている。
【００１８】
なお、降圧用スイッチングトランジスタＭ１、降圧用同期整流トランジスタＭ２、昇圧用スイッチングトランジスタＭ３、昇圧用同期整流トランジスタＭ４、インダクタＬ１及び出力コンデンサＣｏは昇降圧部をなし、抵抗Ｒ１〜Ｒ６、コンデンサＣ１〜Ｃ４、基準電圧発生回路２、演算増幅回路３，４、シフト電圧生成回路５、降圧用ＰＷＭコンパレータ６、昇圧用ＰＷＭコンパレータ７、三角波発振回路８、降圧出力制御回路９、昇圧出力制御回路１０及びＰＦＭ／ＰＷＭ制御回路１２は制御部をなす。また、演算増幅回路３、抵抗Ｒ３及びコンデンサＣ２は誤差増幅回路部を、演算増幅回路４、抵抗Ｒ４〜Ｒ６、コンデンサＣ３，Ｃ４及びシフト電圧生成回路５は反転増幅回路部をそれぞれなし、降圧用ＰＷＭコンパレータ６、昇圧用ＰＷＭコンパレータ７、三角波発振回路８、降圧出力制御回路９、昇圧出力制御回路１０及びＰＦＭ／ＰＷＭ制御回路１２は出力制御回路部をなす。
【００１９】
誤差増幅回路を構成する演算増幅回路３において、反転入力端には、出力電圧Ｖｏを分圧して生成された比例電圧Ｖｆｂが入力され、非反転入力端には、基準電圧Ｖｒｅｆが入力されている。また、演算増幅回路３の出力端は、抵抗Ｒ４を介して反転増幅回路を構成する演算増幅回路４の反転入力端に接続されると共に、降圧用ＰＷＭコンパレータ６の反転入力端に接続されている。なお、抵抗Ｒ３とコンデンサＣ２は演算増幅回路３の位相補償を行っている。
演算増幅回路４において、非反転入力端にはシフト電圧Ｖｓが入力され、出力端と反転入力端との間には、抵抗Ｒ５と抵抗Ｒ６の直列回路が接続されている。また、抵抗Ｒ４にはコンデンサＣ３が、抵抗Ｒ５にはコンデンサＣ４がそれぞれ並列に接続され、演算増幅回路４の位相補償を行っている。更に、演算増幅回路４の出力端は、昇圧用ＰＷＭコンパレータ７の反転入力端に接続されている。
【００２０】
三角波発振回路８から出力された三角波電圧ＶＣは、降圧用ＰＷＭコンパレータ６と昇圧用ＰＷＭコンパレータ７の各非反転入力端に入力されている。昇圧用ＰＷＭコンパレータ７の出力信号ＳＥは昇圧出力制御回路１０に入力され、昇圧出力制御回路１０は、昇圧用スイッチングトランジスタＭ３及び昇圧用同期整流トランジスタＭ４に対してそれぞれオン／オフ制御を行う。降圧用ＰＷＭコンパレータ６の出力信号ＳＤは降圧出力制御回路９に入力され、降圧出力制御回路９は、降圧用スイッチングトランジスタＭ１及び降圧用同期整流トランジスタＭ２に対してそれぞれオン／オフ制御を行う。
【００２１】
降圧用スイッチングトランジスタＭ１において、ソースは入力端子Ｖｄｄに接続され、ドレインは降圧用同期整流トランジスタＭ２のドレインと端子ＢＵＬＸにそれぞれ接続されている。降圧用同期整流トランジスタＭ２のソースは接地端子Ｖｓｓに接続されている。昇圧用スイッチングトランジスタＭ３において、ソースは接地端子Ｖｓｓに接続され、ドレインは昇圧用同期整流トランジスタＭ４の一端と端子ＢＯＬＸにそれぞれ接続されている。昇圧用同期整流トランジスタＭ４の他端は出力端子Ｖｏｕｔに接続されている。コンパレータ１１の各入力端は昇圧用同期整流トランジスタＭ４の両端に対応して接続され、コンパレータ１１は、出力端子Ｖｏｕｔから出力される出力電流の逆流を検出しており、コンパレータ１１の出力端は、降圧出力制御回路９に接続されている。
【００２２】
インダクタＬ１の一端は、端子ＢＯＬＸを介して昇圧用スイッチングトランジスタＭ３と昇圧用同期整流トランジスタＭ４との接続部に接続され、インダクタＬ１の他端は、端子ＢＵＬＸを介して降圧用スイッチングトランジスタＭ１と降圧用同期整流トランジスタＭ２との接続部に接続されている。出力コンデンサＣｏは、出力端子Ｖｏｕｔと接地端子Ｖｓｓとの間に接続されている。ＰＦＭ／ＰＷＭ制御回路１２には、演算増幅回路３及び４の各出力信号、並びに三角波発振回路８からの三角波電圧ＶＣがそれぞれ入力され、ＰＦＭ／ＰＷＭ制御回路１２からの出力信号は、降圧出力制御回路９と昇圧出力制御回路１０にそれぞれ入力されている。
【００２３】
図２は、図１の昇降圧型スイッチングレギュレータ１の動作例を示したタイミングチャートであり、図２を参照しながら昇降圧型スイッチングレギュレータ１の動作について説明する。
演算増幅回路３は、比例電圧Ｖｆｂと基準電圧Ｖｒｅｆとの電圧差を増幅して出力する。演算増幅回路３の出力電圧ＶＡは降圧制御を行う降圧用ＰＷＭコンパレータ６に入力されるため、位相補償を行うコンデンサのＣ２の容量は小さくて済み、高周波特性をそれほど犠牲にすることなく位相補償を行うことができ、応答速度の速い制御が可能になる。更に、演算増幅回路３の出力電圧ＶＡは、反転増幅回路で反転されて出力電圧ＶＢになり昇圧用ＰＷＭコンパレータ７に入力される。反転増幅回路を構成する演算増幅回路４は、昇圧制御に使用されるため、位相補償用のコンデンサの容量が大きくなり、演算増幅回路３よりも高周波特性が劣化する。
【００２４】
降圧用ＰＷＭコンパレータ６及び昇圧用ＰＷＭコンパレータ７にはそれぞれ三角波電圧ＶＣが入力されており、演算増幅回路３の出力電圧ＶＡと演算増幅回路４の出力電圧ＶＢは、その電圧値に応じたパルス幅になるようにＰＷＭ変調されて、降圧用スイッチングトランジスタＭ１と昇圧用スイッチングトランジスタＭ３を制御する制御パルス信号になる。図２に示すように、演算増幅回路３の出力電圧ＶＡが低下すると、演算増幅回路４の出力電圧ＶＢは上昇する。
図２では、三角波発振回路８からの三角波電圧ＶＣの下限電圧をＶＬとし、上限電圧をＶＨとしている。
【００２５】
演算増幅回路３の出力電圧ＶＡが上限電圧ＶＨ以上であると共に演算増幅回路４の出力電圧ＶＢが下限電圧ＶＬ以下である場合、降圧用ＰＷＭコンパレータ６の出力信号ＳＤはローレベルになり、昇圧用ＰＷＭコンパレータ７の出力信号ＳＥはハイレベルになる。この状態では、降圧用スイッチングトランジスタＭ１は１００％オンになる。また、昇圧用スイッチングトランジスタＭ３も１００％オンになるが、この状態になると、ＰＦＭ／ＰＷＭ制御回路１２によってＰＷＭ制御からＰＦＭ制御に切り換わり、昇圧用スイッチングトランジスタＭ３を所定の周波数で短時間にオフさせるように制御するため、昇圧用スイッチングトランジスタＭ３が１００％オンになることはない。
【００２６】
演算増幅回路３の出力電圧ＶＡが低下し、出力電圧ＶＡは三角波電圧ＶＣの上限電圧ＶＨ以上であると共に、演算増幅回路４の出力電圧ＶＢが三角波電圧ＶＣの下限電圧ＶＬと上限電圧ＶＨとの間の電圧になると、降圧用ＰＷＭコンパレータ６の出力信号ＳＤはローレベルであり、降圧用スイッチングトランジスタＭ１は１００％オンになったままであるが、昇圧用ＰＷＭコンパレータ７の出力信号ＳＥはハイレベルとローレベルを繰り返すようになる。これに応じて昇圧用スイッチングトランジスタＭ３がオン／オフ制御されて昇圧動作が行われるため、入力電圧Ｖｉｎよりも大きい出力電圧Ｖｏが出力される。
【００２７】
図２から分かるように、出力電圧ＶＢの電圧が大きくなるにしたがって昇圧用スイッチングトランジスタＭ３のオンデューティサイクルは小さくなる。演算増幅回路３の出力電圧ＶＡが更に低下すると、演算増幅回路４の出力電圧ＶＢは三角波電圧ＶＣの上限電圧ＶＨ以上になり、図２で示したＡＢ交点で演算増幅回路３の出力電圧ＶＡと演算増幅回路４の出力電圧ＶＢは交わって同電圧になる。このときは、降圧用ＰＷＭコンパレータ６の出力信号ＳＤと昇圧用ＰＷＭコンパレータ７の出力信号ＳＥは共にローレベルになり、降圧用スイッチングトランジスタＭ１が１００％オンになり、昇圧用スイッチングトランジスタＭ３は１００％オフになる。このことから、入力電圧Ｖｉｎをそのまま出力端子Ｖｏｕｔに出力する無制御状態になる。
【００２８】
演算増幅回路３の出力電圧ＶＡが更に低下し、出力電圧ＶＡが三角波電圧ＶＣの上限電圧ＶＨと下限電圧ＶＬとの間の電圧になると、降圧用ＰＷＭコンパレータ６の出力信号ＳＤはハイレベルとローレベルを繰り返すようになる。また、昇圧用ＰＷＭコンパレータ７の出力信号ＳＥはローレベルになる。この状態では、昇圧用スイッチングトランジスタＭ３は１００％オフになり、降圧用スイッチングトランジスタはオン／オフ制御され、入力電圧Ｖｉｎよりも小さい電圧の出力電圧Ｖｏを出力する。図２から分かるように、出力電圧ＶＡの電圧が小さくなるにしたがって、降圧用スイッチングトランジスタＭ１のオンデューティサイクルは小さくなる。
【００２９】
演算増幅回路３の出力電圧ＶＡが更に低下し、出力電圧ＶＡが三角波電圧ＶＣの下限電圧ＶＬ以下になると、降圧用ＰＷＭコンパレータ６の出力信号ＳＤはハイレベルになり、降圧用スイッチングトランジスタＭ１は１００％オフになる。なお、本実施の形態では降圧用スイッチングトランジスタＭ１が１００％オフになるような状態では、ＰＦＭ／ＰＷＭ制御回路１２によってＰＷＭ制御からＰＦＭ制御に制御が切り換わり、降圧用スイッチングトランジスタＭ１を所定の周波数で短時間オンさせるように制御するため、降圧用スイッチングトランジスタＭ１が１００％オフになることはない。
【００３０】
次に、昇圧動作と降圧動作とが切り換わる際の演算増幅回路３の出力電圧ＶＡと演算増幅回路４の出力電圧ＶＢについて説明する。
反転増幅回路の抵抗Ｒ４の抵抗値と抵抗Ｒ５及びＲ６の合成抵抗値が同じである場合の演算増幅回路４の出力電圧ＶＢは、下記（１）式のようになる。
ＶＢ＝２×Ｖｓ−ＶＡ………………（１）
昇圧動作と降圧動作が切り換わるときは、演算増幅回路３の出力電圧ＶＡと演算増幅回路４の出力電圧ＶＢが同一電圧になったときであることから、前記（１）式でＶＢ＝ＶＡにすると、ＶＡ＝ＶＢ＝Ｖｓになり、シフト電圧Ｖｓが昇圧動作と降圧動作の切り換わり電圧であることが分かる。すなわち、シフト電圧Ｖｓを、三角波電圧ＶＣの上限電圧ＶＨと同じか、又はやや大きい電圧に設定することにより、昇圧動作と降圧動作のいずれも行われない無制御状態を経て動作モードを切り換えることができるようになり、スムーズな切換動作が可能になる。
【００３１】
更に、本第１の実施の形態では、電源オン時には、演算増幅回路３の出力電圧ＶＡが０Ｖから上昇するため、必ず降圧動作の領域を通ることから、降圧用スイッチングトランジスタＭ１のオン状態が長く続くことがなく、ソフトスタート回路がなくても大きな突入電流が発生することはない。
このように、本第１の実施の形態における昇降圧型スイッチングレギュレータは、誤差増幅回路を構成する演算増幅回路３の出力電圧ＶＡによって降圧動作を行い、出力電圧ＶＡを反転させた出力電圧ＶＢで昇圧動作を行うようにしたことから、演算増幅回路３と演算増幅回路４に対して最適な位相補償を行うことができるため、降圧動作では演算増幅回路３の周波数帯域を極力伸ばすことができ、負荷応答性の優れた特性を得ることができる。更に、電源オン時における突入電流が発生しないため、ソフトスタート回路が不要になった。
【００３２】
なお、本第１の実施の形態では、同期整流方式のスイッチングレギュレータを例にして説明したが、本発明はこれに限定するものではなく、降圧用同期整流トランジスタＭ２及び昇圧用同期整流トランジスタＭ４のいずれか一方、又は両方とも整流ダイオードで置き換えるようにしてもよい。また、前記説明では、三角波電圧ＶＣを使用した場合を例にして示したが、該三角波電圧ＶＣはのこぎり波電圧をも含むものであり、図２において三角波電圧ＶＣをのこぎり波電圧に置き換えてもよい。
【図面の簡単な説明】
【００３３】
【図１】本発明の第１の実施の形態における昇降圧型スイッチングレギュレータの例を示した回路図である。
【図２】図１の昇降圧型スイッチングレギュレータ１の動作例を示したタイミングチャートである。
【図３】従来の昇降圧型スイッチングレギュレータの例を示した回路図である。
【図４】図３の各部の波形例を示したタイミングチャートである。
【図５】従来の昇降圧型スイッチングレギュレータの他の例を示した回路図である。
【符号の説明】
【００３４】
１  昇降圧型スイッチングレギュレータ
２  基準電圧発生回路
３，４  演算増幅回路
５  シフト電圧生成回路
６  降圧用ＰＷＭコンパレータ
７  昇圧用ＰＷＭコンパレータ
８  三角波発振回路
９  降圧出力制御回路
１０  昇圧出力制御回路
１１  コンパレータ
１２  ＰＦＭ／ＰＷＭ制御回路
【図１】
2008131746.tif 000003
【図２】
2008131746.tif 000004
【図３】
2008131746.tif 000005
【図４】
2008131746.tif 000006
【図５】
2008131746.tif 000007