(57)【要約】【課題】トランジスタのオフ状態でのアイソレーション特性を向上させる。【解決手段】高周波スイッチ回路３０には、Ｎｃｈ  ＭＯＳトランジスタＭＴ１乃至１２、抵抗Ｒ１乃至８、共通ＲＦ端子ＰＲＦＣＯＭ、ＲＦ端子ＰＲＦ１、ＲＦ端子ＰＲＦ２、制御端子ＰＶＣＯＮ１、及び制御端子ＰＶＣＯＮ２が設けられる。抵抗Ｒ１及びＮｃｈ  ＭＯＳトランジスタＭＴ５と、抵抗Ｒ３及びＮｃｈ  ＭＯＳトランジスタＭＴ７と、抵抗Ｒ５及びＮｃｈ  ＭＯＳトランジスタＭＴ９と、抵抗Ｒ７及びＮｃｈ  ＭＯＳトランジスタＭＴ１１とは、スルー又はシャントＦＥＴのゲートに並列接続され、抵抗Ｒ２及びＮｃｈ  ＭＯＳトランジスタＭＴ６と、抵抗Ｒ４及びＮｃｈ  ＭＯＳトランジスタＭＴ８と、抵抗Ｒ６及びＮｃｈ  ＭＯＳトランジスタＭＴ１０と、抵抗Ｒ８及びＮｃｈ  ＭＯＳトランジスタＭＴ１２とは、スルー又はシャントＦＥＴのバックゲートに並列接続される。【選択図】図１
2008270964.tif 000002
【特許請求の範囲】
【請求項１】
スルートランジスタと、
前記スルートランジスタのゲート側に設けられ、前記スルートランジスタがオン時の抵抗値よりもオフ時の抵抗値の方が低い第１の可変抵抗手段と、
前記スルートランジスタのバックゲートと低電位側電源の間に設けられ、前記スルートランジスタがオン時の抵抗値よりもオフ時の抵抗値の方が低い第２の可変抵抗手段と、
を具備することを特徴とする高周波スイッチ回路。
【請求項２】
シャントトランジスタと、
前記シャントトランジスタのゲート側に設けられ、前記シャントトランジスタがオン時の抵抗値よりもオフ時の抵抗値の方が低い第３の可変抵抗手段と、
前記シャントトランジスタのバックゲートと前記低電位側電源の間に設けられ、前記シャントトランジスタがオン時の抵抗値よりもオフ時の抵抗値の方が低い第４の可変抵抗手段と、
を具備することを特徴とする請求項１に記載の高周波スイッチ回路。
【請求項３】
前記可変抵抗手段は、並列接続される抵抗及び絶縁ゲート電界効果トランジスタから構成されることを特徴とする請求項１又は２に記載の高周波スイッチ回路。
【請求項４】
前記可変抵抗手段は、ノーマリィオン型絶縁ゲート電界効果トランジスタから構成されることを特徴とする請求項１又は２に記載の高周波スイッチ回路。
【請求項５】
前記絶縁ゲート電界効果トランジスタは、ＭＯＳＦＥＴ或いはＭＩＳＦＥＴであることを特徴とする請求項３又は４に記載の高周波スイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波スイッチ回路に関する。
【背景技術】
【０００２】
スイッチとしての高周波スイッチ回路は、移動体通信やＬＡＮ分野などの無線通信システムの重要な構成部品であり、携帯電話、無線インフラ設備、衛星通信設備、或いはケーブルＴＶ設備などに数多く使用されている（例えば、特許文献１参照。）。
【０００３】
特許文献１などに記載されている高周波スイッチ回路では、スルーＦＥＴやシャントＦＥＴのゲート側やバックゲート側に抵抗を設け、スルーＦＥＴやシャントＦＥＴのオン時での高周波信号の漏れを抑制している。
【０００４】
ところが、スルーＦＥＴやシャントＦＥＴがオフ時では、ゲート及びバックゲートにそれぞれ設けられる抵抗により、ドレイン側から入力された高周波信号はゲートとドレイン間の容量、バックゲートとドレイン間の容量、ゲートとソース間の容量、及びバックゲートとソース間の容量を介して、ドレイン側からソース側に漏れるという問題点がある。ドレイン側からソース側に漏れることにより、オフ時のアイソレーション特性が低下し、高周波スイッチ特性が低下するという問題点がある。
【特許文献１】米国特許第６０９４０８８号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、トランジスタのオフ状態でのアイソレーション特性を向上できる高周波スイッチ回路を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様の高周波スイッチ回路は、スルートランジスタと、前記スルートランジスタのゲート側に設けられ、前記スルートランジスタがオン時の抵抗値よりもオフ時の抵抗値の方が低い第１の可変抵抗手段と、前記スルートランジスタのバックゲートと低電位側電源の間に設けられ、前記スルートランジスタがオン時の抵抗値よりもオフ時の抵抗値の方が低い第２の可変抵抗手段とを具備することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、トランジスタのオフ状態でのアイソレーション特性を向上できる高周波スイッチ回路を提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下本発明の実施例について図面を参照しながら説明する。
【実施例１】
【０００９】
まず、本発明の実施例１に係る高周波スイッチ回路について、図面を参照して説明する。図１は高周波スイッチ回路の構成を示す回路図である。本実施例では、スルーＦＥＴ及びシャントＦＥＴのゲート側とバックゲート側とに、それぞれ可変抵抗手段としての並列接続される抵抗及びトランジスタを設けている。
【００１０】
図１に示すように、高周波スイッチ回路３０には、Ｎｃｈ  ＭＯＳトランジスタＭＴ１乃至１２、抵抗Ｒ１乃至８、共通ＲＦ端子ＰＲＦＣＯＭ、ＲＦ端子ＰＲＦ１、ＲＦ端子ＰＲＦ２、制御端子ＰＶＣＯＮ１、及び制御端子ＰＶＣＯＮ２が設けられる。絶縁ゲート電界効果トランジスタとしてのＭＯＳトランジスタは、ＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  Effect  Transistor）とも呼称される。
【００１１】
ここで、高周波スイッチ回路３０を構成するＮｃｈ  ＭＯＳトランジスタＭＴ１乃至１２はエンハンスメント型（Ｅ型）ＭＯＳトランジスタである。Ｎｃｈ  ＭＯＳトランジスタＭＴ１乃至４には、オフ時のリーク電流を抑制するために、例えば高速ロジック回路などに適用されるＭＯＳトランジスタよりも閾値電圧が大きなＭＯＳトランジスタを使用するのが好ましい。
【００１２】
高周波スイッチ回路３０は、ＳＰＤＴ（Single  Pole  Double  Throw）スイッチであり、例えば携帯電話用アンテナスイッチとして用いられ、制御端子ＰＶＣＯＮ１及びＰＶＣＯＮ２にそれぞれ入力される制御信号にもとづいて、アンテナ側のポートに電気的に接続される共通ＲＦ端子ＰＲＦＣＯＭから出力されるアナログ信号の高周波信号（ＲＦ信号）をＲＦ端子ＰＲＦ１或いはＰＲＦ２に切り替えて出力するアナログスイッチである。
【００１３】
Ｎｃｈ  ＭＯＳトランジスタＭＴ１は、ソース及びドレインの一方がＲＦ端子ＰＲＦ１に接続され、ソース及びドレインの他方が共通ＲＦ端子ＰＲＦＣＯＭに接続され、ゲートに制御端子ＰＶＣＯＮ１から出力される第１の制御信号が入力される。Ｎｃｈ  ＭＯＳトランジスタＭＴ１は、“Ｈｉｇｈ”レベルの第１の制御信号にもとづいて、共通ＲＦ端子ＰＲＦＣＯＭから出力される高周波信号を入力し、その信号をＲＦ端子ＰＲＦ１に出力するスルーＦＥＴである。
【００１４】
Ｎｃｈ  ＭＯＳトランジスタＭＴ２は、ソース及びドレインの一方がＲＦ端子ＰＲＦ２に接続され、ソース及びドレインの他方が共通ＲＦ端子ＰＲＦＣＯＭに接続され、ゲートに制御端子ＰＶＣＯＮ２から出力される第２の制御信号が入力される。Ｎｃｈ  ＭＯＳトランジスタＭＴ１は、“Ｈｉｇｈ”レベルの第２の制御信号にもとづいて、共通ＲＦ端子ＰＲＦＣＯＭから出力される高周波信号を入力し、その信号をＲＦ端子ＰＲＦ２に出力するスルーＦＥＴである。
【００１５】
Ｎｃｈ  ＭＯＳトランジスタＭＴ３は、ドレインがＲＦ端子ＰＲＦ１に接続され、ソースが低電位側電源（接地電位）Ｖｓｓに接続され、ゲートに制御端子ＰＶＣＯＮ２から出力される第２の制御信号が入力される。Ｎｃｈ  ＭＯＳトランジスタＭＴ３は、“Ｈｉｇｈ”レベルの第２の制御信号にもとづいて、オンしてＲＦ端子ＰＲＦ１を低電位側電源（接地電位）Ｖｓｓに設定するシャントＦＥＴである。
【００１６】
Ｎｃｈ  ＭＯＳトランジスタＭＴ４は、ドレインがＲＦ端子ＰＲＦ２に接続され、ソースが低電位側電源（接地電位）Ｖｓｓに接続され、ゲートに制御端子ＰＶＣＯＮ１から出力される第１の制御信号が入力される。Ｎｃｈ  ＭＯＳトランジスタＭＴ４は、“Ｈｉｇｈ”レベルの第１の制御信号にもとづいて、オンしてＲＦ端子ＰＲＦ２を低電位側電源（接地電位）Ｖｓｓに設定するシャントＦＥＴである。
【００１７】
抵抗Ｒ１は、一端が制御端子ＰＶＣＯＮ１に接続され、他端がＮｃｈ  ＭＯＳトランジスタＭＴ１のゲートに接続される。Ｎｃｈ  ＭＯＳトランジスタＭＴ５は、ソース及びドレインの一方がＮｃｈ  ＭＯＳトランジスタＭＴ１のゲートに接続され、ソース及びドレインの他方が制御端子ＰＶＣＯＮ１に接続され、ゲートに制御端子ＰＶＣＯＮ２から出力される第２の制御信号が入力される。
【００１８】
ここで、並列接続される抵抗Ｒ１及びＮｃｈ  ＭＯＳトランジスタＭＴ５は可変抵抗手段としての機能を有する。この可変抵抗手段は、第２の制御信号が“Ｌｏｗ”レベルのとき、略抵抗Ｒ１の抵抗値を有し、第２の制御信号が“Ｈｉｇｈ”レベルのとき、略Ｎｃｈ  ＭＯＳトランジスタＭＴ５のオン抵抗値を有する。抵抗Ｒ１の抵抗値は、Ｎｃｈ  ＭＯＳトランジスタＭＴ５のオン抵抗値よりも大きく、例えば１０３倍程度大きく設定するのが好ましい。
【００１９】
抵抗Ｒ２は、一端が低電位側電源（接地電位）Ｖｓｓに接続され、他端がＮｃｈ  ＭＯＳトランジスタＭＴ１のバックゲートに接続される。Ｎｃｈ  ＭＯＳトランジスタＭＴ６は、ソース及びドレインの一方が低電位側電源（接地電位）Ｖｓｓに接続され、ソース及びドレインの他方がＮｃｈ  ＭＯＳトランジスタＭＴ１のバックゲートに接続され、ゲートに制御端子ＰＶＣＯＮ２から出力される第２の制御信号が入力される。
【００２０】
ここで、並列接続される抵抗Ｒ２及びＮｃｈ  ＭＯＳトランジスタＭＴ６は可変抵抗手段としての機能を有する。この可変抵抗手段は、第２の制御信号が“Ｌｏｗ”レベルのとき、略抵抗Ｒ２の抵抗値を有し、第２の制御信号が“Ｈｉｇｈ”レベルのとき、略Ｎｃｈ  ＭＯＳトランジスタＭＴ６のオン抵抗値を有する。抵抗Ｒ２の抵抗値は、Ｎｃｈ  ＭＯＳトランジスタＭＴ６のオン抵抗値よりも大きく、例えば１０３倍程度大きく設定するのが好ましい。
【００２１】
抵抗Ｒ３は、一端が制御端子ＰＶＣＯＮ２に接続され、他端がＮｃｈ  ＭＯＳトランジスタＭＴ２のゲートに接続される。Ｎｃｈ  ＭＯＳトランジスタＭＴ７は、ソース及びドレインの一方がＮｃｈ  ＭＯＳトランジスタＭＴ２のゲートに接続され、ソース及びドレインの他方が制御端子ＰＶＣＯＮ２に接続され、ゲートに制御端子ＰＶＣＯＮ１から出力される第１の制御信号が入力される。
【００２２】
ここで、並列接続される抵抗Ｒ３及びＮｃｈ  ＭＯＳトランジスタＭＴ７は可変抵抗手段としての機能を有する。この可変抵抗手段は、第１の制御信号が“Ｌｏｗ”レベルのとき、略抵抗Ｒ３の抵抗値を有し、第１の制御信号が“Ｈｉｇｈ”レベルのとき、略Ｎｃｈ  ＭＯＳトランジスタＭＴ７のオン抵抗値を有する。抵抗Ｒ３の抵抗値は、Ｎｃｈ  ＭＯＳトランジスタＭＴ７のオン抵抗値よりも大きく、例えば１０３倍程度大きく設定するのが好ましい。
【００２３】
抵抗Ｒ４は、一端が低電位側電源（接地電位）Ｖｓｓに接続され、他端がＮｃｈ  ＭＯＳトランジスタＭＴ２のバックゲートに接続される。Ｎｃｈ  ＭＯＳトランジスタＭＴ８は、ソース及びドレインの一方が低電位側電源（接地電位）Ｖｓｓに接続され、ソース及びドレインの他方がＮｃｈ  ＭＯＳトランジスタＭＴ２のバックゲートに接続され、ゲートに制御端子ＰＶＣＯＮ１から出力される第１の制御信号が入力される。
【００２４】
ここで、並列接続される抵抗Ｒ４及びＮｃｈ  ＭＯＳトランジスタＭＴ８は可変抵抗手段としての機能を有する。この可変抵抗手段は、第１の制御信号が“Ｌｏｗ”レベルのとき、略抵抗Ｒ４の抵抗値を有し、第１の制御信号が“Ｈｉｇｈ”レベルのとき、略Ｎｃｈ  ＭＯＳトランジスタＭＴ８のオン抵抗値を有する。抵抗Ｒ４の抵抗値は、Ｎｃｈ  ＭＯＳトランジスタＭＴ８のオン抵抗値よりも大きく、例えば１０３倍程度大きく設定するのが好ましい。
【００２５】
抵抗Ｒ５は、一端が制御端子ＰＶＣＯＮ２に接続され、他端がＮｃｈ  ＭＯＳトランジスタＭＴ３のゲートに接続される。Ｎｃｈ  ＭＯＳトランジスタＭＴ９は、ソース及びドレインの一方がＮｃｈ  ＭＯＳトランジスタＭＴ３のゲートに接続され、ソース及びドレインの他方が制御端子ＰＶＣＯＮ２に接続され、ゲートに制御端子ＰＶＣＯＮ１から出力される第１の制御信号が入力される。
【００２６】
ここで、並列接続される抵抗Ｒ５及びＮｃｈ  ＭＯＳトランジスタＭＴ９は可変抵抗手段としての機能を有する。この可変抵抗手段は、第１の制御信号が“Ｌｏｗ”レベルのとき、略抵抗Ｒ５の抵抗値を有し、第１の制御信号が“Ｈｉｇｈ”レベルのとき、略Ｎｃｈ  ＭＯＳトランジスタＭＴ９のオン抵抗値を有する。抵抗Ｒ５の抵抗値は、Ｎｃｈ  ＭＯＳトランジスタＭＴ９のオン抵抗値よりも大きく、例えば１０３倍程度大きく設定するのが好ましい。
【００２７】
抵抗Ｒ６は、一端が低電位側電源（接地電位）Ｖｓｓに接続され、他端がＮｃｈ  ＭＯＳトランジスタＭＴ３のバックゲートに接続される。Ｎｃｈ  ＭＯＳトランジスタＭＴ１０は、ソース及びドレインの一方が低電位側電源（接地電位）Ｖｓｓに接続され、ソース及びドレインの他方がＮｃｈ  ＭＯＳトランジスタＭＴ３のバックゲートに接続され、ゲートに制御端子ＰＶＣＯＮ１から出力される第１の制御信号が入力される。
【００２８】
ここで、並列接続される抵抗Ｒ６及びＮｃｈ  ＭＯＳトランジスタＭＴ１０は可変抵抗手段としての機能を有する。この可変抵抗手段は、第１の制御信号が“Ｌｏｗ”レベルのとき、略抵抗Ｒ６の抵抗値を有し、第１の制御信号が“Ｈｉｇｈ”レベルのとき、略Ｎｃｈ  ＭＯＳトランジスタＭＴ１０のオン抵抗値を有する。抵抗Ｒ６の抵抗値は、Ｎｃｈ  ＭＯＳトランジスタＭＴ１０のオン抵抗値よりも大きく、例えば１０３倍程度大きく設定するのが好ましい。
【００２９】
抵抗Ｒ７は、一端が制御端子ＰＶＣＯＮ１に接続され、他端がＮｃｈ  ＭＯＳトランジスタＭＴ４のゲートに接続される。Ｎｃｈ  ＭＯＳトランジスタＭＴ１１は、ソース及びドレインの一方がＮｃｈ  ＭＯＳトランジスタＭＴ４のゲートに接続され、ソース及びドレインの他方が制御端子ＰＶＣＯＮ１に接続され、ゲートに制御端子ＰＶＣＯＮ２から出力される第２の制御信号が入力される。
【００３０】
ここで、並列接続される抵抗Ｒ７及びＮｃｈ  ＭＯＳトランジスタＭＴ１１は可変抵抗手段としての機能を有する。この可変抵抗手段は、第２の制御信号が“Ｌｏｗ”レベルのとき、略抵抗Ｒ７の抵抗値を有し、第２の制御信号が“Ｈｉｇｈ”レベルのとき、略Ｎｃｈ  ＭＯＳトランジスタＭＴ１１のオン抵抗値を有する。抵抗Ｒ７の抵抗値は、Ｎｃｈ  ＭＯＳトランジスタＭＴ１１のオン抵抗値よりも大きく、例えば１０３倍程度大きく設定するのが好ましい。
【００３１】
抵抗Ｒ８は、一端が低電位側電源（接地電位）Ｖｓｓに接続され、他端がＮｃｈ  ＭＯＳトランジスタＭＴ４のバックゲートに接続される。Ｎｃｈ  ＭＯＳトランジスタＭＴ１２は、ソース及びドレインの一方が低電位側電源（接地電位）Ｖｓｓに接続され、ソース及びドレインの他方がＮｃｈ  ＭＯＳトランジスタＭＴ４のバックゲートに接続され、ゲートに制御端子ＰＶＣＯＮ２から出力される第２の制御信号が入力される。
【００３２】
ここで、並列接続される抵抗Ｒ８及びＮｃｈ  ＭＯＳトランジスタＭＴ１２は可変抵抗手段としての機能を有する。この可変抵抗手段は、第２の制御信号が“Ｌｏｗ”レベルのとき、略抵抗Ｒ８の抵抗値を有し、第２の制御信号が“Ｈｉｇｈ”レベルのとき、略Ｎｃｈ  ＭＯＳトランジスタＭＴ１２のオン抵抗値を有する。抵抗Ｒ８の抵抗値は、Ｎｃｈ  ＭＯＳトランジスタＭＴ１２のオン抵抗値よりも大きく、例えば１０３倍程度大きく設定するのが好ましい。
【００３３】
高周波スイッチ回路３０の動作は、制御端子ＰＶＣＯＮ１から出力される第１の制御信号がアクティブな“Ｈｉｇｈ”レベル、制御端子ＰＶＣＯＮ２から出力される第２の制御信号がノンアクティブな“Ｌｏｗ”レベルのときに、スルーＦＥＴであるＮｃｈ  ＭＯＳトランジスタＭＴ１及びシャントＦＥＴであるＮｃｈ  ＭＯＳトランジスタＭＴ４がオンして、共通ＲＦ端子ＰＲＦＣＯＭから出力されるアナログ信号の高周波信号（ＲＦ信号）をＲＦ端子ＰＲＦ１に出力する。制御端子ＰＶＣＯＮ１から出力される第１の制御信号がノンアクティブな“Ｌｏｗ”レベル、制御端子ＰＶＣＯＮ２から出力される第２の制御信号がアクティブな“Ｈｉｇｈ”レベルのときに、スルーＦＥＴであるＮｃｈ  ＭＯＳトランジスタＭＴ２及びシャントＦＥＴであるＮｃｈ  ＭＯＳトランジスタＭＴ３がオンして、共通ＲＦ端子ＰＲＦＣＯＭから出力されるアナログ信号の高周波信号（ＲＦ信号）をＲＦ端子ＰＲＦ２に出力する。
【００３４】
次に、高周波スイッチ回路３０のオン時、オフ時での信号の流れについて図２乃至４を参照して説明する。図２はスルーＦＥＴ、シャントＦＥＴがオン時の信号の流れを示す模式図、図３はスルーＦＥＴ、シャントＦＥＴがオフ時の信号の流れを示す模式図、図４はスルーＦＥＴ、シャントＦＥＴがオフ時の従来での信号の流れを示す模式図である。ここで、従来とは、スルーＦＥＴ及びシャントＦＥＴのゲート側とバックゲート側とに、それぞれ抵抗が設けられる高周波スイッチ回路である。
【００３５】
図２に示すように、本実施例では、スルーＦＥＴ及びシャントＦＥＴがゲートに“Ｈｉｇｈ”レベルの制御信号が入力されてそれぞれオンしたとき、スルーＦＥＴ及びシャントＦＥＴのゲート側及びバックゲート側にそれぞれ設けられるトランジスタはオフしている。スルーＦＥＴ及びシャントＦＥＴのゲート側及びバックゲート側にそれぞれ設けられるトランジスタのオフ時の抵抗は、例えば数ＭΩ以上の値を有するので、並列接続される抵抗及びトランジスタから構成される可変抵抗手段の抵抗値は、比較的大きな値を有する抵抗の値に設定される。
【００３６】
このため、スルーＦＥＴ、シャントＦＥＴのゲートとドレイン間容量Ｃｇｄ、ゲートとソース間容量Ｃｇｓ、バックゲートとドレイン間容量Ｃｂｇｄ、及びバックゲートとソース間容量Ｃｂｇｓを介して、信号はドレイン側からソース側に小さいロスで伝達される。
【００３７】
図３に示すように、本実施例では、スルーＦＥＴ及びシャントＦＥＴがゲートに“Ｌｏｗ”レベルの制御信号が入力されてそれぞれオフしたとき、スルーＦＥＴ及びシャントＦＥＴのゲート側及びバックゲート側にそれぞれ設けられるトランジスタはオンしている。スルーＦＥＴ及びシャントＦＥＴのゲート側及びバックゲート側にそれぞれ設けられるトランジスタのオン時の抵抗は、例えば数Ω程度の値を有するので、並列接続される抵抗及びトランジスタから構成される可変抵抗手段の抵抗値は、スルーＦＥＴ及びシャントＦＥＴのゲート側及びバックゲート側にそれぞれ設けられるトランジスタのオン時の抵抗（比較的小さな値を有する）に設定される。
【００３８】
このため、スルーＦＥＴ、シャントＦＥＴのゲートとドレイン間容量Ｃｇｄ、及びバックゲートとドレイン間容量Ｃｂｇｄを介して、信号はドレイン側から制御端子側及び低電位側電源（接地電位）Ｖｓｓ側に伝達され、ソース側にはほとんど伝達されない。
【００３９】
つまり、本実施例ではスルーＦＥＴ、シャントＦＥＴがオンしているときの可変抵抗手段の抵抗値と、スルーＦＥＴ、シャントＦＥＴがオフしているときの可変抵抗手段の抵抗値とを、別々にそれぞれ最適な値に設定することが可能となる。このため、スルーＦＥＴ、シャントＦＥＴがオン時の信号の伝播特性を向上でき、スルーＦＥＴ、シャントＦＥＴがオフ時のアイソレーション特性を向上できる。
【００４０】
図４に示すように、従来では、スルーＦＥＴ及びシャントＦＥＴがゲートに“Ｌｏｗ”レベルの制御信号が入力されてそれぞれオフしたとき、スルーＦＥＴ及びシャントＦＥＴのゲート側及びバックゲート側にそれぞれ設けられる抵抗が、例えば略１０ＫΩ程度の値を有するので、スルーＦＥＴ、シャントＦＥＴのゲートとドレイン間容量Ｃｇｄ、ゲートとソース間容量Ｃｇｓ、バックゲートとドレイン間容量Ｃｂｇｄ、及びバックゲートとソース間容量Ｃｂｇｓを介して、信号はドレイン側からソース側に伝達され、制御端子側及び低電位側電源（接地電位）Ｖｓｓ側にほとんど伝達されない。
【００４１】
つまり、従来では、抵抗のみ設けているので、スルーＦＥＴ、シャントＦＥＴがオン時の信号の伝播特性と、スルーＦＥＴ、シャントＦＥＴがオフ時のアイソレーション特性とをそれぞれ別々に向上させることができない。
【００４２】
次に、高周波スイッチ回路の特性について図５を参照して説明する。図５は高周波スイッチ回路の周波数に対するアイソレーション特性を示す図である。
【００４３】
図５に示すように、高周波スイッチ回路の周波数に対するアイソレーション特性において、本実施例ではスルーＦＥＴ、シャントＦＥＴのゲート側及びバックゲート側に可変抵抗手段を設けているので、高周波信号（ＲＦ信号）の周波数が、例えば２．５ＧＨｚの場合、従来よりもアイソレーションを１２．５ｄＢ向上でき、例えば５ＧＨｚの場合、従来よりもアイソレーションを９．５ｄＢ向上できる。
【００４４】
上述したように、本実施例の高周波スイッチ回路では、Ｎｃｈ  ＭＯＳトランジスタＭＴ１乃至１２、抵抗Ｒ１乃至８、共通ＲＦ端子ＰＲＦＣＯＭ、ＲＦ端子ＰＲＦ１、ＲＦ端子ＰＲＦ２、制御端子ＰＶＣＯＮ１、及び制御端子ＰＶＣＯＮ２が設けられる。並列接続される抵抗Ｒ１及びＮｃｈ  ＭＯＳトランジスタＭＴ５と並列接続される抵抗Ｒ３及びＮｃｈ  ＭＯＳトランジスタＭＴ７はスルーＦＥＴのゲート側に設けられ、可変抵抗手段として機能する。並列接続される抵抗Ｒ５及びＮｃｈ  ＭＯＳトランジスタＭＴ９と並列接続される抵抗Ｒ７及びＮｃｈ  ＭＯＳトランジスタＭＴ１１は、シャントＦＥＴのゲート側に設けられ、可変抵抗手段として機能する。並列接続される抵抗Ｒ２及びＮｃｈ  ＭＯＳトランジスタＭＴ６と並列接続される抵抗Ｒ４及びＮｃｈ  ＭＯＳトランジスタＭＴ８は、スルーＦＥＴのバックゲート側に設けられ、可変抵抗手段として機能する。並列接続される抵抗Ｒ６及びＮｃｈ  ＭＯＳトランジスタＭＴ１０と並列接続される抵抗Ｒ８及びＮｃｈ  ＭＯＳトランジスタＭＴ１２は、シャントＦＥＴのバックゲート側に設けられ、可変抵抗手段として機能する。可変抵抗手段は、スルーＦＥＴ、シャントＦＥＴがオンしているときの抵抗値と、スルーＦＥＴ、シャントＦＥＴがオフしているときの抵抗値とが別々にそれぞれ最適な値に設定され、例えばスルーＦＥＴ、シャントＦＥＴがオンしているときの抵抗値をスルーＦＥＴ、シャントＦＥＴがオフしているときの抵抗値より略１０３倍以上に設定される。
【００４５】
このため、ドレイン側からソース側に高周波信号が漏れることを抑制でき、スルーＦＥＴ、シャントＦＥＴがオフ時のアイソレーション特性を向上できる。したがって、従来よりも高周波スイッチ特性を向上させることができる。
【００４６】
なお、本実施例では、高周波スイッチ回路３０にはＭＯＳトランジスタを用いているが、ゲート絶縁膜からなるＭＩＳトランジスタ（ＭＩＳＦＥＴ（Metal  Insulator  Semiconductor  Field  Effect  Transistor）とも呼称される）を用いてもよい。また、Ｎｃｈ  ＭＯＳトランジスタＭＴ５乃至１２の代わりにＰｃｈ  ＭＯＳトランジスタを用いてもよい。その場合、Ｐｃｈ  ＭＯＳトランジスタのゲートに入力される制御信号を入れ替えるのが好ましい。
【実施例２】
【００４７】
次に、本発明の実施例２に係る高周波スイッチ回路について、図面を参照して説明する。図６は高周波スイッチ回路の構成を示す回路図である。本実施例では、スルーＦＥＴ及びシャントＦＥＴのゲート側とバックゲート側とに、それぞれノーマリーオン型（Ｄ型）トランジスタを設けている。
【００４８】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００４９】
図６に示すように、高周波スイッチ回路３０ａには、Ｎｃｈ  ＭＯＳトランジスタＭＴ１乃至４、Ｄ型Ｎｃｈ  ＭＯＳトランジスタＭＤＴ１乃至８、共通ＲＦ端子ＰＲＦＣＯＭ、ＲＦ端子ＰＲＦ１、ＲＦ端子ＰＲＦ２、制御端子ＰＶＣＯＮ１、及び制御端子ＰＶＣＯＮ２が設けられる。なお、Ｄ型（ディプレッション型）Ｎｃｈ  ＭＯＳトランジスタはノーマリィオン型Ｎｃｈ  ＭＯＳトランジスタとも呼称される。
【００５０】
高周波スイッチ回路３０ａは、ＳＰＤＴ（Single  Pole  Double  Throw）スイッチであり、例えば携帯電話用アンテナスイッチとして用いられ、制御端子ＰＶＣＯＮ１及びＰＶＣＯＮ２にそれぞれ入力される制御信号にもとづいて、アンテナ側のポートに電気的に接続される共通ＲＦ端子ＰＲＦＣＯＭから出力されるアナログ信号の高周波信号（ＲＦ信号）をＲＦ端子ＰＲＦ１或いはＰＲＦ２に切り替えて出力するアナログスイッチである。
【００５１】
Ｄ型Ｎｃｈ  ＭＯＳトランジスタＭＤＴ１は、ソース及びドレインの一方がＮｃｈ  ＭＯＳトランジスタＭＴ１のゲートに接続され、ソース及びドレインの他方が制御端子ＰＶＣＯＮ１に接続され、ゲートに制御端子ＰＶＣＯＮ２から出力される第２の制御信号が入力される。
【００５２】
Ｄ型Ｎｃｈ  ＭＯＳトランジスタＭＤＴ２は、ソース及びドレインの一方がＮｃｈ  ＭＯＳトランジスタＭＴ１のバックゲートに接続され、ソース及びドレインの他方が低電位側電源（接地電位）Ｖｓｓに接続され、ゲートに制御端子ＰＶＣＯＮ２から出力される第２の制御信号が入力される。
【００５３】
Ｄ型Ｎｃｈ  ＭＯＳトランジスタＭＤＴ３は、ソース及びドレインの一方がＮｃｈ  ＭＯＳトランジスタＭＴ２のゲートに接続され、ソース及びドレインの他方が制御端子ＰＶＣＯＮ２に接続され、ゲートに制御端子ＰＶＣＯＮ１から出力される第１の制御信号が入力される。
【００５４】
Ｄ型Ｎｃｈ  ＭＯＳトランジスタＭＤＴ４は、ソース及びドレインの一方がＮｃｈ  ＭＯＳトランジスタＭＴ１のバックゲートに接続され、ソース及びドレインの他方が低電位側電源（接地電位）Ｖｓｓに接続され、ゲートに制御端子ＰＶＣＯＮ１から出力される第１の制御信号が入力される。
【００５５】
Ｄ型Ｎｃｈ  ＭＯＳトランジスタＭＤＴ５は、ソース及びドレインの一方がＮｃｈ  ＭＯＳトランジスタＭＴ３のゲートに接続され、ソース及びドレインの他方が制御端子ＰＶＣＯＮ２に接続され、ゲートに制御端子ＰＶＣＯＮ１から出力される第１の制御信号が入力される。
【００５６】
Ｄ型Ｎｃｈ  ＭＯＳトランジスタＭＤＴ６は、ソース及びドレインの一方がＮｃｈ  ＭＯＳトランジスタＭＴ３のバックゲートに接続され、ソース及びドレインの他方が低電位側電源（接地電位）Ｖｓｓに接続され、ゲートに制御端子ＰＶＣＯＮ１から出力される第１の制御信号が入力される。
【００５７】
Ｄ型Ｎｃｈ  ＭＯＳトランジスタＭＤＴ７は、ソース及びドレインの一方がＮｃｈ  ＭＯＳトランジスタＭＴ４のゲートに接続され、ソース及びドレインの他方が制御端子ＰＶＣＯＮ１に接続され、ゲートに制御端子ＰＶＣＯＮ２から出力される第２の制御信号が入力される。
【００５８】
Ｄ型Ｎｃｈ  ＭＯＳトランジスタＭＤＴ８は、ソース及びドレインの一方がＮｃｈ  ＭＯＳトランジスタＭＴ４のバックゲートに接続され、ソース及びドレインの他方が低電位側電源（接地電位）Ｖｓｓに接続され、ゲートに制御端子ＰＶＣＯＮ２から出力される第２の制御信号が入力される。
【００５９】
ここで、Ｄ型Ｎｃｈ  ＭＯＳトランジスタＭＤＴ１乃至８において、オン時の抵抗値を、例えば数Ω程度に設定し、オフ時の抵抗値を、例えば略１０ＫΩ程度に設定することにより、オン時の抵抗値とオフ時の抵抗値との比を、略１：１０３程度に設定するのが好ましい。このように抵抗値を設定することにより、実施例１と同様にＤ型Ｎｃｈ  ＭＯＳトランジスタを可変抵抗手段として機能させることができる。
【００６０】
次に、高周波スイッチ回路３０ａのオン時、オフ時での信号の流れについて図８及び図９を参照して説明する。図７はスルーＦＥＴ、シャントＦＥＴがオン時の信号の流れを示す模式図、図８はスルーＦＥＴ、シャントＦＥＴがオフ時の信号の流れを示す模式図である。
【００６１】
図７に示すように、本実施例では、スルーＦＥＴ及びシャントＦＥＴがゲートに“Ｈｉｇｈ”レベルの制御信号が入力されてそれぞれオンしたとき、スルーＦＥＴ及びシャントＦＥＴのゲート側及びバックゲート側にそれぞれ設けられるＤ型トランジスタはオフしている。
【００６２】
Ｄ型トランジスタのオフ時の抵抗は略１０ＫΩと比較的大きな値を有する抵抗の値に設定されているので、スルーＦＥＴ、シャントＦＥＴのゲートとドレイン間容量Ｃｇｄ、ゲートとソース間容量Ｃｇｓ、バックゲートとドレイン間容量Ｃｂｇｄ、及びバックゲートとソース間容量Ｃｂｇｓを介して、信号はドレイン側からソース側に小さなロスで伝達される。
【００６３】
図８に示すように、本実施例では、スルーＦＥＴ及びシャントＦＥＴがゲートに“Ｌｏｗ”レベルの制御信号が入力されてそれぞれオフしたとき、スルーＦＥＴ及びシャントＦＥＴのゲート側及びバックゲート側にそれぞれ設けられるＤ型トランジスタはオンしている。
【００６４】
Ｄ型トランジスタのオン時の抵抗は数Ω程度と小さな値に設定されているので、スルーＦＥＴ、シャントＦＥＴのゲートとドレイン間容量Ｃｇｄ、及びバックゲートとドレイン間容量Ｃｂｇｄを介して、信号はドレイン側から制御端子側及び低電位側電源（接地電位）Ｖｓｓ側に伝達され、ソース側にはほとんど伝達されない。
【００６５】
つまり、本実施例ではスルーＦＥＴ、シャントＦＥＴがオンしているときの可変抵抗手段の抵抗値と、スルーＦＥＴ、シャントＦＥＴがオフしているときの可変抵抗手段の抵抗値とを、別々にそれぞれ最適な値に設定できるＤ型Ｎｃｈ  ＭＯＳトランジスタを可変抵抗手段として用いている。このため、スルーＦＥＴ、シャントＦＥＴがオフ時のアイソレーション特性を向上できる。
【００６６】
上述したように、本実施例の高周波スイッチ回路では、Ｎｃｈ  ＭＯＳトランジスタＭＴ１乃至４、Ｄ型Ｎｃｈ  ＭＯＳトランジスタＭＤＴ１乃至８、共通ＲＦ端子ＰＲＦＣＯＭ、ＲＦ端子ＰＲＦ１、ＲＦ端子ＰＲＦ２、制御端子ＰＶＣＯＮ１、及び制御端子ＰＶＣＯＮ２が設けられる。Ｄ型Ｎｃｈ  ＭＯＳトランジスタＭＤＴ１及びＭＤＴ３はスルーＦＥＴのゲート側に設けられ、Ｄ型Ｎｃｈ  ＭＯＳトランジスタＭＤＴ５及びＭＤＴ７はシャントＦＥＴのゲート側に設けられ、Ｄ型Ｎｃｈ  ＭＯＳトランジスタＭＤＴ２及びＭＤＴ４はスルーＦＥＴのバックゲート側に設けられ、Ｄ型Ｎｃｈ  ＭＯＳトランジスタＭＤＴ６及びＭＤＴ８はシャントＦＥＴのバックゲート側に設けられ、それぞれ可変抵抗手段として機能する。可変抵抗手段としてのＤ型Ｎｃｈ  ＭＯＳトランジスタは、スルーＦＥＴ、シャントＦＥＴがオンしているときの抵抗値と、スルーＦＥＴ、シャントＦＥＴがオフしているときの抵抗値とが別々にそれぞれ最適な値に設定され、例えばスルーＦＥＴ、シャントＦＥＴがオンしているときの抵抗値をスルーＦＥＴ、シャントＦＥＴがオフしているときの抵抗値より、例えば略１０３倍以上に設定される。
【００６７】
このため、ドレイン側からソース側に高周波信号が漏れることを抑制でき、スルーＦＥＴ、シャントＦＥＴがオフ時のアイソレーション特性を向上できる。また、スルーＦＥＴ、シャントＦＥＴがオン時の信号の伝播特性を向上できる。したがって、従来よりも高周波スイッチ特性を向上させることができる。
【００６８】
なお、本実施例では、Ｄ型Ｎｃｈ  ＭＯＳトランジスタＭＤＴ５乃至１２の代わりにＤ型Ｐｃｈ  ＭＯＳトランジスタを用いてもよい。その場合、Ｄ型Ｐｃｈ  ＭＯＳトランジスタのゲートに入力される制御信号を入れ替えるのが好ましい。
【実施例３】
【００６９】
次に、本発明の実施例３に係る高周波スイッチ回路について、図面を参照して説明する。図９は高周波スイッチ回路の構成を示す回路図である。本実施例では、スルーＦＥＴのゲート側とバックゲート側とに、それぞれ可変抵抗手段としての並列接続される抵抗及びトランジスタを設けている。
【００７０】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００７１】
図９に示すように、高周波スイッチ回路３０ｂには、Ｎｃｈ  ＭＯＳトランジスタＭＴ１乃至８、抵抗Ｒ１乃至４、抵抗Ｒ１５乃至１８、共通ＲＦ端子ＰＲＦＣＯＭ、ＲＦ端子ＰＲＦ１、ＲＦ端子ＰＲＦ２、制御端子ＰＶＣＯＮ１、及び制御端子ＰＶＣＯＮ２が設けられる。
【００７２】
高周波スイッチ回路３０ｂは、ＳＰＤＴ（Single  Pole  Double  Throw）スイッチであり、例えば携帯電話用アンテナスイッチとして用いられ、制御端子ＰＶＣＯＮ１及びＰＶＣＯＮ２にそれぞれ入力される制御信号にもとづいて、アンテナ側のポートに電気的に接続される共通ＲＦ端子ＰＲＦＣＯＭから出力されるアナログ信号の高周波信号（ＲＦ信号）をＲＦ端子ＰＲＦ１或いはＰＲＦ２に切り替えて出力するアナログスイッチである。
【００７３】
抵抗Ｒ１５は、一端が制御端子ＰＶＣＯＮ２に接続され、他端がＮｃｈ  ＭＯＳトランジスタＭＴ３のゲートに接続される。抵抗Ｒ１６は、一端が低電位側電源（接地電位）Ｖｓｓに接続され、他端がＮｃｈ  ＭＯＳトランジスタＭＴ３のバックゲートに接続される。抵抗Ｒ１７は、一端が制御端子ＰＶＣＯＮ１に接続され、他端がＮｃｈ  ＭＯＳトランジスタＭＴ４のゲートに接続される。抵抗Ｒ１８は、一端が低電位側電源（接地電位）Ｖｓｓに接続され、他端がＮｃｈ  ＭＯＳトランジスタＭＴ４のバックゲートに接続される。
【００７４】
ここで、抵抗Ｒ１５乃至１８は、シャントＦＥＴであるＮｃｈ  ＭＯＳトランジスタＭＴ３及びＭＴ４のオン時での信号伝播特性と、シャントＦＥＴであるＮｃｈ  ＭＯＳトランジスタＭＴ３及びＭＴ４のオフ時でのアイソレーション特性とを考慮して抵抗値をそれぞれ設定するのが好ましい。
【００７５】
なお、本実施例ではスルーＦＥＴのゲート側及びバックゲート側に、並列接続される抵抗及びＮｃｈ  ＭＯＳトランジスタをそれぞれ設けているが、並列接続される抵抗及びＮｃｈ  ＭＯＳトランジスタの代わりに、Ｄ型Ｎｃｈ  ＭＯＳトランジスタを設けてもよい。
【００７６】
上述したように、本実施例の高周波スイッチ回路では、Ｎｃｈ  ＭＯＳトランジスタＭＴ１乃至８、抵抗Ｒ１乃至４、抵抗Ｒ１５乃至１８、共通ＲＦ端子ＰＲＦＣＯＭ、ＲＦ端子ＰＲＦ１、ＲＦ端子ＰＲＦ２、制御端子ＰＶＣＯＮ１、及び制御端子ＰＶＣＯＮ２が設けられる。並列接続される抵抗Ｒ１及びＮｃｈ  ＭＯＳトランジスタＭＴ５と並列接続される抵抗Ｒ３及びＮｃｈ  ＭＯＳトランジスタＭＴ７はスルーＦＥＴのゲート側に設けられ、可変抵抗手段として機能する。並列接続される抵抗Ｒ２及びＮｃｈ  ＭＯＳトランジスタＭＴ６と並列接続される抵抗Ｒ４及びＮｃｈ  ＭＯＳトランジスタＭＴ８は、スルーＦＥＴのバックゲート側に設けられ、可変抵抗手段として機能する。可変抵抗手段は、スルーＦＥＴがオンしているときの抵抗値と、スルーＦＥＴがオフしているときの抵抗値とが別々にそれぞれ最適な値に設定され、例えばスルーＦＥＴがオンしているときの抵抗値をシャントＦＥＴがオフしているときの抵抗値より略１０３倍以上に設定される。
【００７７】
このため、スルーＦＥＴがオフ時のアイソレーション特性を向上できる。また、スルーＦＥＴがオン時の信号の伝播特性を向上できる。したがって、従来よりも高周波スイッチ特性を向上させることができる。更に、実施例１よりも回路を構成する素子数を削減できる。
【００７８】
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
【００７９】
例えば、実施例では、ＳＰＤＴスイッチに適用したが、ＳＰｎＴ（poleが１個で、throwがｎ個（ｎが３以上））のスイッチ回路やｍPｎＴ（poleがｍ個（ｍが２以上）で、throwがｎ個（ｎが２以上））のスイッチ回路に適用することができる。
【００８０】
本発明は、以下の付記に記載されているような構成が考えられる。  
（付記１）  Ｎｃｈ  絶縁ゲート電解効果トランジスタから構成されるスルートランジスタと、前記スルートランジスタのゲートと制御信号を出力する制御信号端子の間に設けられ、並列接続される第１の抵抗と前記制御信号とは逆位相の信号がゲートに入力される第１のＮｃｈ  絶縁ゲート電解効果トランジスタとから構成され、前記スルートランジスタがオン時の抵抗値よりもオフ時の抵抗値の方が低い第１の可変抵抗手段と、前記スルートランジスタのバックゲートと低電位側電源の間に設けられ、並列接続される第２の抵抗と前記逆位相の信号がゲートに入力される第２のＮｃｈ  絶縁ゲート電解効果トランジスタとから構成され、前記スルートランジスタがオン時の抵抗値よりもオフ時の抵抗値の方が低い第２の可変抵抗手段とを具備する高周波スイッチ回路。
【００８１】
（付記２）  Ｎｃｈ  絶縁ゲート電解効果トランジスタから構成されるスルートランジスタと、前記スルートランジスタのゲートと制御信号を出力する制御信号端子の間に設けられ、並列接続される第１の抵抗と前記制御信号がゲートに入力される第１のＰｃｈ  絶縁ゲート電解効果トランジスタとから構成され、前記スルートランジスタがオン時の抵抗値よりもオフ時の抵抗値の方が低い第１の可変抵抗手段と、前記スルートランジスタのバックゲートと低電位側電源の間に設けられ、並列接続される第２の抵抗と前記制御信号がゲートに入力される第２のＰｃｈ  絶縁ゲート電解効果トランジスタとから構成され、前記スルートランジスタがオン時の抵抗値よりもオフ時の抵抗値の方が低い第２の可変抵抗手段とを具備する高周波スイッチ回路。
【００８２】
（付記３）  Ｎｃｈ  絶縁ゲート電解効果トランジスタから構成されるスルートランジスタと、前記スルートランジスタのゲートと制御信号を出力する制御信号端子の間に設けられ、ゲートに前記制御信号とは逆位相の信号が入力される第１のノーマリィオン型Ｎｃｈ  絶縁ゲート電解効果トランジスタと、前記スルートランジスタのバックゲートと低電位側電源の間に設けられ、ゲートに前記逆位相の信号が入力される第２のノーマリィオン型Ｎｃｈ  絶縁ゲート電解効果トランジスタとを具備する高周波スイッチ回路。
【００８３】
（付記４）  Ｎｃｈ  絶縁ゲート電解効果トランジスタから構成されるスルートランジスタと、前記スルートランジスタのゲートと制御信号を出力する制御信号端子の間に設けられ、ゲートに前記制御信号が入力される第１のノーマリィオン型Ｐｃｈ  絶縁ゲート電解効果トランジスタと、前記スルートランジスタのバックゲートと低電位側電源の間に設けられ、ゲートに前記制御信号が入力される第２のノーマリィオン型Ｐｃｈ  絶縁ゲート電解効果トランジスタとを具備する高周波スイッチ回路。
【００８４】
（付記５）  前記絶縁ゲート電解効果トランジスタは、ＭＯＳＦＥＴ或いはＭＩＳＦＥＴである付記１乃至６のいずれかに記載の高周波スイッチ回路。
【図面の簡単な説明】
【００８５】
【図１】本発明の実施例１に係る高周波スイッチ回路の構成を示す回路図。
【図２】本発明の実施例１に係るスルーＦＥＴ、シャントＦＥＴがオン時の信号の流れを示す模式図。
【図３】本発明の実施例１に係るスルーＦＥＴ、シャントＦＥＴがオフ時の信号の流れを示す模式図。
【図４】本発明の実施例１に係るスルーＦＥＴ、シャントＦＥＴがオフ時の従来での信号の流れを示す模式図。
【図５】本発明の実施例１に係る高周波スイッチ回路の周波数に対するアイソレーション特性を示す図。
【図６】本発明の実施例２に係る高周波スイッチ回路の構成を示す回路図。
【図７】本発明の実施例２に係るスルーＦＥＴ、シャントＦＥＴがオン時の信号の流れを示す模式図。
【図８】本発明の実施例２に係るスルーＦＥＴ、シャントＦＥＴがオフ時の信号の流れを示す模式図。
【図９】本発明の実施例３に係る高周波スイッチ回路の構成を示す回路図。
【符号の説明】
【００８６】
３０、３０ａ、３０ｂ  高周波スイッチ回路（ＳＰＤＴ）
Ｃｂｇｄ  バックゲートとドレイン間容量
Ｃｂｇｓ  バックゲートとソース間容量
Ｃｇｄ  ゲートとドレイン間容量
Ｃｇｓ  ゲートとソース間容量
ＭＤＴ１〜８  Ｄ型Ｎｃｈ  ＭＯＳトランジスタ
ＭＴ１〜１２  Ｎｃｈ  ＭＯＳトランジスタ
ＰＲＦＣＯＭ  共通ＲＦ端子
ＰＲＦ１、ＰＲＦ２  ＲＦ端子
ＰＶＣＯＮ１、ＰＶＣＯＮ２  制御端子
Ｒ１〜８、Ｒ１５〜１８  抵抗
Ｖｓｓ  低電位側電源（接地電位）
【図１】
2008270964.tif 000003
【図２】
2008270964.tif 000004
【図３】
2008270964.tif 000005
【図４】
2008270964.tif 000006
【図５】
2008270964.tif 000007
【図６】
2008270964.tif 000008
【図７】
2008270964.tif 000009
【図８】
2008270964.tif 000010
【図９】
2008270964.tif 000011