(57)【要約】【課題】配線基板において、下地層とこの層に接する導体との間にクラックが発生することを抑制する。【解決手段】本発明は、貫通孔５１Ａ，６１Ａを有する絶縁層５１，６１と、絶縁層５１，６１に積層され、かつ少なくとも一部が貫通孔５１Ａ，６１Ａを介して露出する導体層５０，６０と、導体層５０，６０に接続され、かつ貫通孔５１Ａ，６１Ａの内面５１Ａａ，６１Ａａを覆う下地層５２，６２と、下地層５２，６２を覆うように、少なくとも一部が貫通孔５１Ａ，６１Ａに形成されたビア導体５３，６３と、を備えた配線基板に関する。導体層５０，６０と下地層５２，６２との間には、導体層５０，６０の金属材料と下地層５２，６２の金属材料との金属結晶が形成されている。【選択図】図４
2008192938.tif 000002
【特許請求の範囲】
【請求項１】
貫通孔を有する絶縁層と、
前記絶縁層に積層され、かつ少なくとも一部が前記貫通孔を介して露出する導体層と、
前記導体層に接続され、かつ前記貫通孔の内面を覆う下地層と、
前記下地層を覆うように、少なくとも一部が前記貫通孔に形成されたビア導体と、
を備えた配線基板であって、
前記導体層と前記下地層との間には、前記導体層の金属材料と前記下地層の金属材料との金属結晶が形成されていることを特徴とする、配線基板。
【請求項２】
前記導体層と前記下地層との間における酸化膜の厚みは、８０ｎｍ以下である、請求項１に記載の配線基板。
【請求項３】
前記導体層は、銅、銀、金、アルミニウム、ニッケル、クロムのうちの少なくとも一つの金属材料を含んでおり、
前記下地層は、銅、ニッケル、クロム、チタン、タングステンおよびモリブデンのうちの少なくとも一つの金属材料を含んでいる、請求項１に記載の配線基板。
【請求項４】
前記金属結晶は、前記導体層と前記下地層との仮想界面の５５％以上の領域で形成されている、請求項１に記載の配線基板。
【請求項５】
前記下地層と前記ビア導体との間には、前記下地層の金属材料と前記ビア導体の金属材料との金属結晶が形成されている、請求項１に記載の配線基板。
【請求項６】
前記下地層は、銅、ニッケル、クロム、チタン、タングステンおよびモリブデンのうちの少なくとも一つの金属材料を含んでおり、
前記ビア導体は、銅、銀、金、アルミニウム、ニッケルおよびクロムのうちの少なくとも一つである、請求項５に記載の配線基板。
【請求項７】
前記金属結晶は、前記下地層と前記ビア導体との仮想界面の５５％以上の領域で形成されている、請求項５に記載の配線基板。
【請求項８】
前記貫通孔の内面は、十点平均粗さＲｚが１μｍ以下である、請求項１に記載の配線基板。
【請求項９】
前記貫通孔の内面の十点平均粗さＲｚは、３０ｎｍ以上３００ｎｍ以下である、請求項８に記載の配線基板。
【請求項１０】
前記絶縁層は、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シアネート樹脂、ウレタン樹脂、テフロン（登録商標）樹脂、シリコン樹脂、ポリフェニレンエーテル樹脂、ビスマレイミドトリアジン樹脂、およびポリパラフェニレンベンズオキサゾールのうち少なくとも一つの絶縁材料を含んでおり、
前記下地層は、銅、ニッケル、クロム、チタン、タングステンおよびモリブデンのうちの少なくとも１つの金属材料を含んでいる、請求項９に記載の配線基板。
【請求項１１】
前記請求項１ないし１０のいずれかに記載の配線基板と、
前記配線基板に実装された半導体素子と、
を備えていることを特徴とする、実装構造体。
【請求項１２】
導体層が形成された絶縁層に対して、前記導体層の一部が露出するようにして貫通孔を形成する第１工程と、
前記導体層における前記貫通孔から露出する露出面および前記貫通孔の内面を覆うように下地層を形成する第２工程と、
前記下地層を覆うようにビア導体を形成する第３工程と、
を含む配線基板の製造方法であって、
前記第２工程は、前記露出面における十点平均粗さＲｚを１μｍ以下に維持した状態で行なわれることを特徴とする、配線基板の製造方法。
【請求項１３】
前記第２工程は、前記露出面における十点平均粗さＲｚを３０ｎｍ以上３００ｎｍ以下に維持した状態で行なわれる、請求項１２に記載の配線基板の製造方法。
【請求項１４】
前記第２工程は、前記貫通孔の内面の十点平均粗さＲｚを１μｍ以下に維持した状態で行なわれる、請求項１２に記載の配線基板の製造方法。
【請求項１５】
前記第２工程は、前記貫通孔の内面の十点平均粗さＲｚを３０ｎｍ以上３００ｎｍ以下に維持した状態で行なわれる、請求項１４に記載の配線基板の製造方法。
【請求項１６】
前記第２工程は、前記露出面における酸化膜の厚みが８０ｎｍ以下に維持された状態で行なわれる、請求項１２に記載の配線基板の製造方法。
【請求項１７】
前記第１工程と前記第２工程との間において行われ、かつ前記導体層における露出面を粗面化する粗面化処理工程をさらに含んでいる、請求項１２に記載の配線基板の製造方法。
【請求項１８】
前記第１工程においては、前記貫通孔はレーザ加工により形成される、請求項１２に記載の配線基板の製造方法。
【請求項１９】
前記第２工程においては、前記下地層は、無電解めっき、スパッタリング、または蒸着により形成される、請求項１２に記載の配線基板の製造方法。
【請求項２０】
前記第３工程においては、前記ビア導体は、電解めっきにより形成される、請求項１２に記載の配線基板の製造方法。
【請求項２１】
前記第１ないし第３工程は、真空条件下あるいは不活性ガス雰囲気下において行なわれる、請求項１２に記載の配線基板の製造方法。
【請求項２２】
前記第２工程を行う前において、前記導体層における前記貫通孔から露出した部分および前記貫通孔の内面を洗浄する洗浄工程をさらに含んでいる、請求項１２に記載の配線基板の製造方法。
【請求項２３】
前記洗浄工程は、洗浄液を用いたウエット洗浄であり、かつ２０℃以上４０℃以下の温風を吹きつけて前記洗浄液を乾燥させる処理を含んでいる、請求項２２に記載の配線基板の製造方法。
【請求項２４】
前記洗浄工程は、洗浄液を用いたウエット洗浄であり、かつ１．５気圧以上２．５気圧以下の高圧室温空気を吹き付けて前記洗浄液を乾燥させる処理を含んでいる、請求項２２に記載の配線基板の製造方法。
【請求項２５】
前記第３工程を行う前において、前記下地層の表面を洗浄する洗浄工程をさらに含んでいる、請求項１２に記載の配線基板の製造方法。
【請求項２６】
前記洗浄工程は、洗浄液を用いたウエット洗浄であり、かつ２０℃以上４０℃以下の温風を３秒以上１０秒以下吹きつけて前記洗浄液を乾燥させる処理を含んでいる、請求項２５に記載の配線基板の製造方法。
【請求項２７】
前記洗浄工程は、洗浄液を用いたウエット洗浄であり、かつ１．５気圧以上２．５気圧以下の高圧室温空気を吹き付けて前記洗浄液を乾燥させる処理を含んでいる、請求項２５に記載の配線基板の製造方法。
【請求項２８】
導体層が形成された絶縁層に対して、前記導体層の一部が露出するようにして貫通孔を形成する第１工程と、
前記導体層における前記貫通孔から露出する露出面および前記貫通孔の内面を覆うように下地層を形成する第２工程と、
前記下地層を覆うようにビア導体を形成する第３工程と、
を含む配線基板の製造方法であって、
前記第２工程は、前記露出面における酸化膜の厚みが８０ｎｍ以下に維持された状態で行なわれることを特徴とする、配線基板の製造方法。
【請求項２９】
前記第１ないし第３工程は、真空条件下あるいは不活性ガス雰囲気下において行なわれる、請求項２８に記載の配線基板の製造方法。
【請求項３０】
前記第２工程を行う前において、前記導体層における前記貫通孔から露出した部分および前記貫通孔の内面を洗浄する洗浄工程をさらに含んでいる、請求項２８に記載の配線基板の製造方法。
【請求項３１】
前記洗浄工程は、洗浄液を用いたウエット洗浄であり、かつ２０℃以上４０℃以下の温風を吹きつけて前記洗浄液を乾燥させる処理を含んでいる、請求項３０に記載の配線基板の製造方法。
【請求項３２】
前記洗浄工程は、洗浄液を用いたウエット洗浄であり、かつ１．５気圧以上２．５気圧以下の高圧室温空気を吹き付けて前記洗浄液を乾燥させる処理を含んでいる、請求項３０に記載の配線基板の製造方法。
【請求項３３】
前記第３工程を行う前において、前記下地層の表面を洗浄する洗浄工程をさらに含んでいる、請求項２８に記載の配線基板の製造方法。
【請求項３４】
前記洗浄工程は、洗浄液を用いたウエット洗浄であり、かつ２０℃以上４０℃以下の温風を３秒以上１０秒以下吹きつけて前記洗浄液を乾燥させる処理を含んでいる、請求項３３に記載の配線基板の製造方法。
【請求項３５】
前記洗浄工程は、洗浄液を用いたウエット洗浄であり、かつ１．５気圧以上２．５気圧以下の高圧室温空気を吹き付けて前記洗浄液を乾燥させる処理を含んでいる、請求項３３に記載の配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種オーディオビジュアル機器や家電機器、通信機器、コンピュータ装置およびその周辺機器などの電子機器に使用される配線基板およびその製造方法に関するものである。本発明はさらに、配線基板に半導体素子を実装した実装構造体、配線基板の製造方法に関するものである。
【背景技術】
【０００２】
従来より、ＩＣ（Integrated Circuit）やＬＳＩ（Large Scale Integration）といった半導体素子などを上面に搭載する配線基板として、樹脂製の配線基板が用いられている。配線基板としては、高密度化に有利なビルドアップ方式の配線基板が実用化されている（たとえば特許文献１参照）。
【０００３】
図１３に示したように、ビルドアップ方式の配線基板９としては、平板状に形成されたコア基板９０の両面に、ビルドアップ配線層９１Ａ，９１Ｂを積層形成したものがある。
【０００４】
ビルドアップ配線層９１Ａ，９１Ｂは、複数の導体層９２Ａ，９２Ｂおよび絶縁層９３Ａ，９３Ｂが交互に積層されたものである。図１４に示したように、絶縁層９３Ａ，９３Ｂには下地層９４Ａ，９４Ｂおよびビア導体９５Ａ，９５Ｂが形成されている。
【０００５】
下地層９４Ａ，９４Ｂは、導体層９２Ａ，９２Ｂとビア導体９５Ａ，９５Ｂとの間の密着性を高めるためのものであり、絶縁層９３Ａ，９３Ｂの貫通孔９６Ａ，９６Ｂの内面９７Ａ，９７Ｂおよび導体層９２Ａ，９２Ｂにおける貫通孔９６Ａ，９６Ｂから露出する部分９８Ａ，９８Ｂを覆うように形成されている。このような下地層９４Ａ，９４Ｂは、たとえばスパッタリングや無電解めっきにより銅を被着させることにより形成されている。
【０００６】
ビア導体９５Ａ，９５Ｂは、上下の導体層９２Ａ，９２Ｂ同士を電気的に接続するためのものである。このビア導体９５Ａ，９５Ｂは、絶縁層９３Ａ，９３Ｂを厚み方向に貫通しているとともに、絶縁層９３Ａ，９３Ｂの上下に位置する導体層９２Ａ，９２Ｂの間に形成されている。このようなビア導体９５Ａ，９５Ｂは、たとえば電解めっきにより銅を被着させることにより形成されている。
【０００７】
【特許文献１】特開平１１−２６１２２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、導体層９２Ａ，９２Ｂ、下地層９４Ａ，９４Ｂおよびビア導体９５Ａ，９５Ｂが銅などの金属により形成されている一方で、絶縁層９３Ａ，９３Ｂはエポキシ樹脂などの熱硬化性樹脂により形成されており、絶縁層９３Ａ，９３Ｂと金属部分とでは熱膨張率が異なったものとなっている。そのため、配線基板９の絶縁層９３Ａ，９３Ｂや金属部分が、製造時や使用時に加熱された場合には、それらの熱膨張率の差に起因して、下地層９４Ａ，９４Ｂと導体層９２Ａ，９２Ｂとの間、あるいは下地層９４Ａ，９４Ｂとビア導体９５Ａ，９５Ｂとの間に応力が作用する。このような応力が作用した場合には、下地層９４Ａ，９４Ｂとこの層９４Ａ，９４Ｂに接する導体９２Ａ，９２Ｂ，９５Ａ，９５Ｂとの間にクラックが発生することがある。
【０００９】
このようなクラックの発生は、下地層９４Ａ，９４Ｂとこの層９４Ａ，９４Ｂに接する導体９２Ａ，９２Ｂ，９５Ａ，９５Ｂとの間の界面状態に起因するものであると考えられる。すなわち、下地層９４Ａ，９４Ｂを形成するに当たっては、通常、貫通孔９６Ａ，９６Ｂの内面９７Ａ，９７Ｂや導体層９２Ａ，９２Ｂにおける貫通孔９８Ａ，９８Ｂから露出する部分９８Ａ，９８Ｂには、粗面化処理が施される。粗面化処理は、下地層９４Ａ，９４Ｂの密着性を高めるための処理であり、通常は、十点平均粗さＲｚが２μｍ〜３μｍとなるように行なわれる。そのため、下地層９４Ａ，９４Ｂは、比較的に粗い表面（たとえば十点平均粗さＲｚが２μｍ〜３μｍ）に形成されることとなり、下地層９４Ａ，９４Ｂの表面も比較的に粗い面となる。その結果、下地層９４Ａ，９４Ｂとこの層９４Ａ，９４Ｂに接する導体９２Ａ，９２Ｂ，９５Ａ，９５Ｂとの間には、結晶が不連続な界面が生じるため、その界面においてクラックが発生しやすくなる。
【００１０】
また、クラックは、製造時において、導体層９２Ａ，９２Ｂや下地層９４Ａ，９４Ｂの表面に酸化膜が形成された場合にも発生し得る。すなわち、酸化膜は金属原子と酸素原子が混在した結晶構造であるが、この酸化膜の結晶構造は、金属原子のみで形成された結晶構造とは構造が大きく異なる。そのため、導体層９２Ａ，９２Ｂや下地層９４Ａ，９４Ｂの表面と酸化膜との間では原子配列が不規則に乱れ、導体層９２Ａ，９２Ｂや下地層９４Ａ，９４Ｂと酸化膜との結合が弱くなる。その結果、下地層９４Ａ，９４Ｂと導体層９２Ａ，９２Ｂとの間には、その界面においてクラックが発生しやすくなる。
【課題を解決するための手段】
【００１１】
本発明は、配線基板において、下地層とこの層に接する導体との間にクラックが発生することを抑制することを課題としている。
【００１２】
本発明では、貫通孔を有する絶縁層と、前記絶縁層に積層され、かつ少なくとも一部が前記貫通孔を介して露出する導体層と、前記導体層に接続され、かつ前記貫通孔の内面を覆う下地層と、前記下地層を覆うように、少なくとも一部が前記貫通孔に形成されたビア導体と、を備えた配線基板であって、前記導体層と前記下地層との間には、前記導体層の金属材料と前記下地層の金属材料との金属結晶が形成されていることを特徴とする、配線基板が提供される。
【００１３】
本発明ではさらに、前記配線基板と、前記配線基板に実装された半導体素子と、を備えていることを特徴とする、実装構造体が提供される。
【００１４】
前記導体層における前記貫通孔を介して露出する露出面における酸化膜の厚みは、８０ｎｍ以下であるのが好ましい。
【００１５】
前記下地層と前記ビア導体との間には、前記下地層の金属材料と前記ビア導体の金属材料との金属結晶が形成されているのが好ましい。
【００１６】
前記導体層は、たとえば銅、銀、金、アルミニウム、ニッケルおよびクロムのうちの少なくとも一つの金属材料を含んでいる。
【００１７】
前記下地層は、たとえば銅、ニッケル、クロム、チタン、タングステンおよびモリブデンのうちの少なくとも一つの金属材料を含んでいる。
【００１８】
前記ビア導体は、たとえば銅、銀、金、アルミニウム、ニッケルおよびクロムのうちの少なくとも一つの金属材料を含んでいる。
【００１９】
前記金属結晶は、前記導体層と前記下地層との仮想界面の５５％以上の領域、あるいは前記下地層と前記ビア導体との仮想界面の５５％以上の領域で形成されているのが好ましい。ここで、仮想界面とは、前記導体層と前記下地層との間に金属結晶が形成されていない場合におけるそれらの層の間の界面、あるいは前記下地層と前記ビア導体との間に金属結晶が形成されていない場合におけるそれらの層の間の界面をいう。
【００２０】
前記絶縁層における貫通孔の内面は、十点平均粗さＲｚが１μｍ以下であるのが好ましい。
【００２１】
前記絶縁層は、たとえばポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シアネート樹脂、ウレタン樹脂、テフロン（登録商標）樹脂、シリコン樹脂、ポリフェニレンエーテル樹脂、ビスマレイミドトリアジン樹脂、およびポリパラフェニレンベンズオキサゾールのうち少なくとも一つの絶縁材料を含んでいる。
【００２２】
本発明ではまた、導体層が形成された絶縁層に対して、前記導体層の一部が露出するようにして貫通孔を形成する第１工程と、前記導体層における前記貫通孔から露出する露出面および前記貫通孔の内面を覆うように下地層を形成する第２工程と、前記下地層を覆うようにビア導体を形成する第３工程と、を含む配線基板の製造方法であって、前記第２工程は、前記露出面における十点平均粗さＲｚを１μｍ以下に維持した状態で行なわれることを特徴とする、配線基板の製造方法が提供される。
【００２３】
前記第２工程は、前記露出面における十点平均粗さＲｚを３０ｎｍ以上３００ｎｍ以下に維持した状態で行うのが好ましい。
【００２４】
前記第２工程は、前記貫通孔の内面の十点平均粗さＲｚを１μｍ以下に維持した状態で行うのが好ましく、３０ｎｍ以上３００ｎｍ以下に維持した状態で行うのがさらに好ましい。
【００２５】
本発明の製造方法は、前記第１工程と前記第２工程との間において行われ、かつ前記導体層における露出面を粗面化する粗面化工程をさらに含んでいる。
【００２６】
前記第１工程においては、前記貫通孔は、たとえばレーザ加工により形成される。
【００２７】
前記第２工程においては、前記下地層は、たとえば無電解めっき、スパッタリング、または蒸着により形成される。
【００２８】
前記第３工程においては、前記ビア導体は、たとえば電解めっきにより形成される。
【００２９】
第２工程は、酸化膜の厚みを８０ｎｍ以下に維持した状態で行うのが好ましい。
【００３０】
本発明ではさらに、導体層が形成された絶縁層に対して、前記導体層の一部が露出するようにして貫通孔を形成する第１工程と、前記導体層における前記貫通孔から露出する露出面および前記貫通孔の内面を覆うように下地層を形成する第２工程と、前記下地層を覆うようにビア導体を形成する第３工程と、を含む配線基板の製造方法であって、前記第２工程は、前記露出面における酸化膜の厚みが８０ｎｍ以下に維持された状態で行なわれることを特徴とする、配線基板の製造方法が提供される。
【００３１】
本発明の製造方法では、前記第１ないし第３工程は、真空条件下あるいは不活性ガス雰囲気下において行なってもよい。
【００３２】
前記第２工程を行う前、あるいは前記第３工程を行う前において、前記導体層における前記貫通孔から露出した部分および前記貫通孔の内面、あるいは下地層を洗浄する洗浄工程をさらに含んでいてもよい。
【００３３】
前記洗浄工程は、洗浄液を用いたウエット洗浄であり、かつ２０℃以上４０℃以下の温風を吹きつけて前記洗浄液を乾燥させる処理、あるいは１．５気圧以上２．５気圧以下の高圧室温空気を吹き付けて前記洗浄液を乾燥させる処理を含んでいるのが好ましい。
【発明の効果】
【００３４】
本発明の配線基板によれば、下地層と導体層との間に金属結晶が形成されているため、金属結晶の部分が原子配列に乱れのない連続的な結晶構造となる。そのため、配線基板の製造時や使用時において、絶縁層と熱膨張率の差に起因して、加熱により応力が作用したとしても、下地層と導体層との間に応力が集中しにくくなっている。その結果、下地層と導体層との間は剥離し難く、クラックの発生を抑制することができる。
【００３５】
本発明の配線基板において、導体層における露出面における酸化膜の厚みが８０ｎｍ以下であれば、下地層と導体層との間の密着性を高く維持することができるため、下地層と導体層との間におけるクラックの発生を抑制することができる。
【００３６】
本発明の配線基板において、下地層とビア導体との間に金属結晶が形成されていれば、金属結晶の部分が原子配列に乱れのない連続的な結晶構造となるため、絶縁層と熱膨張率の差に起因した加熱時の応力が、下地層とビア導体との間に応力が集中しにくくなる。その結果、下地層とビア導体との間は剥離し難く、クラックの発生を抑制することができる。
【００３７】
本発明の配線基板において、導体層と下地層との仮想界面の５５％以上の領域で、あるいは下地層とビア導体との仮想界面の５５％以上の領域で金属結晶を形成すれば、より適切に下地層とこれに接する導体部分との間に応力が集中することを抑制し、クラックの発生をより適切に抑制することができる。
【００３８】
本発明の配線基板において、絶縁層における貫通孔の内面を、十点平均粗さＲｚが１μｍ以下となるようにすれば、下地層と導体層との間、あるいはビア導体と下地層との間に、原子配列に乱れのない連続的な結晶構造の金属結晶を適切に形成することができるため、下地層と、これに接する導体部分との間のクラックの発生を適切に抑制することができる。
【００３９】
本発明の実装構造体によれば、先に説明した配線基板を備えていることから、半導体素子を駆動して配線基板が加熱されたとしても、配線基板における下地層と、これに接する導体部分との間への応力の集中ないしクラックの発生を抑制することができる。
【００４０】
本発明の配線基板の製造方法によれば、導体層における貫通孔から露出する部分の十点平均粗さＲｚ（ＪＩＳ  Ｂ０６０１−１９９４）が１μｍ以下に形成されるため、下地層と導体層との間を、原子配列の乱れのない連続的な結晶構造（金属結晶）とすることができる。
【００４１】
本発明の製造方法によれば、導体層の露出面における酸化膜の厚みが８０ｎｍ以下に維持された状態で下地層が形成されるため、導体層と下地層との間に酸化膜に起因した原子配列の乱れを抑制し、下地層と導体層との間の密着性を高く維持することができる。そのため、本発明の製造方法によれば、酸化膜に起因する下地層と導体層との間におけるクラックの発生を抑制することができる。
【００４２】
また、導体層における貫通孔から露出する部分および貫通孔の内面の十点平均粗さＲｚを１μｍ以下に形成すれば、下地層の表面粗さを小さくすることができるため、この下地層上にビア導体層を形成した場合には、下地層とビア導体層との間を、原子配列に乱れのない連続的な結晶構造（金属結晶）とすることができる。そのため、本発明の製造方法によれば、下地層と、これに接する導体部分との間に金属結晶を適切に形成することができるため、加熱によるクラックが発生しにくい配線基板を提供することができる。
【００４３】
本発明の製造方法において、第２工程あるいは第３工程を行う前に洗浄工程を行えば、導体層における貫通孔から露出した部分および貫通孔の内面、あるいは下地層の表面における油脂などの汚れを除去することができる。そのため、下地層と、これに接する導体部分との間に汚れなどの異物が存在することを抑制できるため、汚れ（異物）が存在することに起因するクラックの発生を抑制することができる。
【００４４】
また、洗浄工程をウエット洗浄として行なう場合に、２０℃以上４０℃以下の温風を３秒以上１０秒以下吹きつけて洗浄液を乾燥させようにすれば、酸化膜を８０ｎｍ以下に抑制することができ、１．５気圧以上２．５気圧以下の高圧室温空気を吹き付けて洗浄液を乾燥させるようにすれば、酸化膜を５０ｎｍ以下に抑制することができる。このようにして洗浄工程を行なうことに起因する酸化膜の生成を抑制できれば、酸化膜に起因するクラックの発生を適切に抑制することができる。
【発明を実施するための最良の形態】
【００４５】
以下に、本発明について、図面を参照しつつ説明する。
【００４６】
図１および図２に示した実装構造体１は、配線基板２に、半導体素子３を実装したものである。この実装構造体１は、配線基板２の裏面に複数のハンダボール１０がマトリクス状に配置されたものであり、いわゆるＢＧＡ（Ball Grid Array）として構成されている。
【００４７】
半導体素子３は、ＩＣ、ＬＳＩ等のシリコンチップであり、複数のバンプ３０を有している。複数のバンプ３０は、配線基板２に導通接続されるものであり、たとえば半導体素子３の主面３１における周縁部において、周縁に沿って並ぶように配置されている。各バンプ３０は、たとえばハンダあるいは異方性導電接着剤により、配線基板２に導通接続されている。
【００４８】
図３に示したように、配線基板２は、平板状に形成されたコア基板４と、コア基板４の上面および下面に積層されたビルドアップ配線層５，６と、を含んでいる。
【００４９】
コア基板４は、絶縁体４０、貫通孔４１、ビア導体４２および充填樹脂４３を備えている。
【００５０】
絶縁体４０は、織布に熱硬化性樹脂を含浸させた絶縁シートを固化させたものである。好ましくは、絶縁体４０は、複数の樹脂シートを積層・固化させて形成される。織布としては、たとえばポリパラフェニレンベンズビスオキサゾール樹脂などの繊維を縦横に織り込んだものを使用することができる。熱硬化性樹脂としては、エポキシ樹脂、ビスマレイミドトリアジン樹脂あるいはシアネート樹脂を使用することができる。この絶縁体４０は、たとえば厚みが０．３ｍｍ以上１．５ｍｍ以下に形成されている。
【００５１】
貫通孔４１は、ビア導体４１が形成される部分であり、コア基板４の厚み方向に貫通している。貫通孔４１の直径は、たとえば２０μｍ以上１００μｍ以下に設定されている。貫通孔４１は、たとえばドリル加工やレーザ加工によって形成することができる。
【００５２】
ビア導体４２は、ビルドアップ配線層５とビルドアップ配線層６との間の導通を図るためのものである。このビア導体４２は、貫通孔４１の内面において、たとえば金、銀、銅、錫、ニッケルなどの金属材料により、たとえば厚みが３μｍ以上５０μｍ以下に膜形成されている。
【００５３】
充填樹脂４３は、貫通孔４１の残存空間を埋めるためのものである。充填樹脂４３は、たとえばポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シアネート樹脂、テフロン（登録商標）樹脂、シリコン樹脂、ポリフェニレンエーテル樹脂あるいはビスマレイミドトリアジン樹脂により形成されている。
【００５４】
ビルドアップ配線層５，６は、複数の導体層５０，６０および絶縁層５１，６１を交互に積層したものであり、図４に示したように下地層５２，６２およびビア導体５３，６３をさらに含んでいる。
【００５５】
導体層５０，６０は、導電性を有するものであり、電気信号を伝達するための伝達路としての機能を備えている。この導体層５０，６０は、たとえば銅、銀、金、アルミニウム、ニッケルあるいはクロムの金属材料により形成されている。
【００５６】
絶縁層５１，６１は、貫通孔５１Ａ，６１Ａを有するものであり、たとえばポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シアネート樹脂、ウレタン樹脂、シリコン樹脂あるいはビスマレイミドトリアジン樹脂などの樹脂材料により形成されている。貫通孔５１Ａ，６１Ａは、ビア導体５３、６３を形成するための部分である。この貫通孔５１Ａ，６１Ａの内面は、十点平均粗さＲｚが１μｍ以下とされている。
【００５７】
貫通孔５１Ａ，６１Ａの内面５１Ａａ，６１Ａａの十点平均粗さＲｚを１μｍ以下とすれば、下地層５２，６２と導体層５０，６０との間、あるいはビア導体５３，６３と下地層５２，６２との間に、連続的な結晶構造の金属結晶を適切に形成することができる。
【００５８】
下地層５２，６２は、導体層５０，６０とビア導体５３，６３との間の密着性を高め、あるいは貫通孔５１Ａ，６１Ａの内面５１Ａａ，６１Ａａとビア導体５３，６３との密着性を高めるためのものであり、銅、ニッケル、クロムあるいはチタン金属材料により形成されている。この下地層５２，６２は、導体層５０，６０との接触部分において、金属結晶を形成している。すなわち、下地層５２，６２と導体層５０，６０との間は、原子配列に乱れがなく、明確な界面が実質的に存在しないものとなっている。なお、図４においては、下地層５２，６２と導体層５０，６０との間に金属結晶が形成されなかった場合の仮想界面を二点鎖線７０で示している。
【００５９】
配線基板２においては、下地層５２，６２と導体層５０，６０との間に金属結晶が形成されているため、それらの層５０，６０（５２，６２）の間は、原子配列に乱れのない連続的な結晶構造となる。そのため、配線基板２の製造時において、絶縁層５１，６１と熱膨張率の差に起因して、製造時の加熱（たとえば半導体素子３の実装時のハンダリフロー時の加熱）により応力が作用したとしても、下地層５２，６２と導体層５０，６０との間に応力が集中しにくくなっている。その結果、下地層５２，６２と導体層５０，６０との間は剥離し難く、クラックの発生を抑制することができる。
【００６０】
下地層５２，６２と導体層５０，６０との間の金属結晶は、必ずしも下地層５２，６２と導体層５０，６０との仮想界面７０の全体において形成されている必要はなく、仮想界面７０の５５％以上の領域で形成されていればよい。このような範囲に金属結晶を形成することにより、下地層５２，６２と導体層５０，６０との間に応力が集中することを充分に抑制し、クラックの発生を適切に抑制することができる。
【００６１】
ビア導体５３，６３は、上下の導体層５０，６０を電気的に接続するためのものであり、絶縁層５１，６１を厚み方向に貫通しているとともに、絶縁層５１，６１の上下の導体層５０，６０の間に形成されている。ビア導体５３，６３は、たとえば銅、銀、金、アルミニウム、ニッケルあるいはクロムの金属材料により形成されている。ビア導体５３，６３は、下地層５２，６２との接触部分において、金属結晶を形成している。すなわち、ビア導体５３，６３と下地層５２，６２との間は、原子配列に乱れがなく、明確な界面が実質的に存在しないものとなっている。なお、図４においては、ビア導体５３，６３と下地層５２，６２との間に金属結晶が形成されなかった場合の仮想界面を二点鎖線７１で示している。
【００６２】
配線基板２において、ビア導体５３，６３と下地層５２，６２との間に金属結晶が形成されていれば、ビア導体５３，６３と下地層５２，６２との間は原子配列に乱れのない連続的な結晶構造となり、絶縁層５１，６１と熱膨張率の差に起因した加熱時の応力が、ビア導体５３，６３と下地層５２，６２との間に応力が集中しにくくなる。その結果、ビア導体５３，６３と下地層５２，６２との間は剥離し難く、クラックの発生を抑制することができる。
【００６３】
ビア導体５３，６３と下地層５２，６２との間の金属結晶は、必ずしもビア導体５３，６３と下地層５２，６２との仮想界面７１の全体において形成されている必要はなく、仮想界面７１の５５％以上の領域で形成されていればよい。このような範囲に金属結晶を形成することにより、ビア導体５３，６３と下地層５２，６２との間に応力が集中することを充分に抑制し、クラックの発生を適切に抑制することができる。
【００６４】
以上のように、実装構造体１は、加熱時におけるクラックの発生が抑制された配線基板２を備えていることから、半導体素子３を駆動して、配線基板２が加熱されたとしても、配線基板２における下地層５２，６２と、これに接する導体部分５０，６０（５３，６３）との間への応力が集中ないしクラックの発生を抑制することができる。
【００６５】
本発明に係る実装構造体１および配線基板２は、上述した例には限定されず、種々に変更可能である。たとえば、配線基板２におけるコア基板４を省略し、ビルドアップ配線のみにより配線基板としてよい。
【００６６】
次に、図１ないし図４を参照して説明した配線基板２の製造方法を、図５ないし図８を参照しつつ説明する。
【００６７】
図５（ａ）ないし図５（ｅ）に示したように、まず、コア基板４を作製する。コア基板４は、絶縁体４０の形成工程、絶縁体４０に貫通孔４１を形成する工程、貫通孔４１にビア導体４２を形成する工程を経て作製される。
【００６８】
図５（ａ）および図５（ｂ）に示したように、絶縁体４０の形成工程は、織布に熱硬化性樹脂を含浸させた樹脂シート４０Ａを熱プレスして硬化することによって行なわれる。織布としては、たとえばポリパラフェニレンベンズビスオキサゾール樹脂などの繊維を縦横に織り込んだものを使用することができる。繊維としては、径が０．８ｍｍ以上１．２ｍｍ以下（携帯電話など小型化が必要な分野では０．４ｍｍ以上０．５ｍｍ以下の範囲であってもよい）の単繊維を数百本束ねたものを使用することができる。熱硬化性樹脂としては、エポキシ樹脂、ビスマレイミドトリアジン樹脂あるいはシアネート樹脂を使用することができる。
【００６９】
絶縁体４０は、１枚の樹脂シートにより形成しても、複数枚の樹脂シートにより形成してもよく、たとえば厚みが０．３ｍｍ以上１．５ｍｍ以下に形成される。
【００７０】
図５（ｃ）に示したように、貫通孔４１を形成する工程は、従来周知のドリル加工あるいはレーザ加工によって行なわれる。貫通孔４１は、たとえば直径が０．１ｍｍ以上１．０ｍｍ以下に形成される。レーザ加工は、たとえばＹＡＧレーザ装置あるいはＣＯ２レーザ装置を用いて行なうことができる。
【００７１】
図５（ｄ）に示したように、ビア導体４２を形成する工程は、たとえば電解めっきにより貫通孔４１の内面に導体層を膜形成することにより行なわれる。電解めっき液としては、たとえば金、銀、銅、錫、ニッケルなどの被着金属イオンを含むものが使用される。ビア導体４２の厚みは、たとえば厚みが３μｍ以上５０μｍ以下とされる。
【００７２】
ビア導体４２の形成後においては、貫通孔４１の内部に空間が存在するが、この空間は、図５（ｅ）に示したように樹脂材料４３により充填される。この場合の樹脂材料４３としては、たとえばポリイミド樹脂などを用いることができる。
【００７３】
次に、コア基板４の上面及び下面に、ビルドアップ配線層５，６を形成する。
【００７４】
まず、図６（ａ）に示したように、コア基板４の上面に導体層５０を形成する。この導体層５０は、従来周知の蒸着法、ＣＶＤ法又はスパッタリング法等によって金属材料を被着させた後、フォトリソグラフィ法によりパターン形成することにより形成される。導体層５０の厚みは、たとえば３μｍ以上５０μｍ以下とされる。
【００７５】
次いで、図６（ｂ）に示したように、導体層５０の上面に絶縁層５１を形成する。絶縁層５１は、従来周知のスピンコート法等によって、樹脂層を形成した後に、樹脂層を加熱・固化させることにより形成することができる。絶縁層５１の厚みは、たとえば７μｍ以上５０μｍ以下とされる。
【００７６】
なお、絶縁層５１の形成は、真空条件下あるいは不活性ガス雰囲気下で行なうのが好ましい。このような条件下において絶縁層５１を形成することにより、導体層５０が絶縁層５１によって覆われるまでの間に、導体層５０が酸化してしまうことを抑制することができる。
【００７７】
次に、図６（ｃ）および図７（ａ）に示したように、絶縁層５１に貫通孔５１Ａを形成し、導体層５０の一部を露出させる。この貫通孔５１Ａは、内径が５μｍ以上６０μｍ以下であるテーパ状に形成される。このような貫通孔５１Ａは、たとえばレーザ加工により形成することができる。レーザ加工としては、たとえばエキシマレーザ、ＹＡＧレーザ (５倍高調波、４倍高調波、３倍高調波)あるいは炭酸ガスレーザを採用することができる。
【００７８】
なお、絶縁層５１に対する貫通孔５１Ａの形成は、真空条件下あるいは不活性ガス雰囲気下で行なうのが好ましい。このような条件下において貫通孔５１Ａを形成することにより、導体層５０の一部が貫通孔５１Ａを介して露出したとしても、この露出面５０Ａが酸化してしまうことを抑制することができる。
【００７９】
次いで、貫通孔５１Ａの内面５１Ａａおよび導体層５０における貫通孔５１Ａから露出した部分５０Ａに対して粗面化処理を行なう。
【００８０】
粗面化処理は、下地層５２と導体層５０との接着力を高めるため、あるいは貫通孔５１Ａの内面５１Ａａとビア導体５３との接着力を高めるために行われるものである。粗面化処理を行う方法としては、たとえば放電処理、ＵＶ処理、プラズマ処理などのドライプロセスによるもの、エッチング液を用いたウェットプロセスによるものがある。
【００８１】
本発明における表面粗化処理は、導体層５０における露出面５０Ａおよび貫通孔５０Ａの内面５０Ａａの表面粗さＲｚが１μｍ以下（好ましくは３０ｎｍ以上３００ｎｍ以下）となるように行なわれる。このような表面粗さは、たとえば表面粗さＲｚを２μｍ以上３μｍ以下とするために行なう従来の粗面化処理よりも、処理時間を短くすることにより達成することができる。
【００８２】
ここで本発明における表面粗さは、十点平均粗さ（Ｒｚ）であり、「ＪＩＳ  Ｂ０６０１−１９９４」の計算方法に基づいて算出したものである。
【００８３】
本発明の技術分野、すなわち配線基板の分野において、粗面粗化処理は、生産効率の観点から、通常はエッチング液を用いたウェットプロセスにより行われる。ウェットプロセスによるエッチングは空気環境下で行うことができ、ドライプロセスによる処理に比べ、比較的短時間に大量処理できる。粗面化処理をエッチング液を用いて行うには、たとえば所定の温度に加熱した過マンガン酸水溶液に、樹脂層５１が形成されたコア基板４を所定時間浸漬し、導体層５０の露出面５０Ａおよび貫通孔５１Ａの内面５１Ａａをエッチングすることにより行なわれる。従来このような粗面化処理は、導体層５０の露出面５０Ａおよび貫通孔５１Ａの内面５１Ａａにおける十点平均粗さＲｚが２μｍ以上３μｍ以下となるように行われる。このように比較的粗い面となすことで、アンカー効果により下地層５２と導体層５０との接着力、あるいは貫通孔５０Ａの内面５１Ａａとビア導体５３との接着力を高めることができると考えられる。
【００８４】
一方、本発明における表面粗化処理は、アンカー効果とは別の観点から接着力を高めることを目的とするものであり、導体層５０の露出面５０Ａおよび貫通孔５１Ａにおける内面５１Ａａの十点平均粗さＲｚが１μｍ以下、より好ましくは３０ｎｍ以上３００ｎｍ以下とされている。このように導体層５０の露出面５０Ａおよび貫通孔５１Ａの内面５１Ａａの十点平均粗さＲｚを１μｍ以下とするには、通常よりも浸漬時間が短く設定され、あるいは過マンガン酸水溶液の温度が低めに設定される。
【００８５】
また本発明における粗面化処理は、ウェットプロセスによる処理よりもドライプロセスによる処理で行うことが好ましく、なかでもプラズマ処理により行うことが好ましい。ドライプロセスはアルゴンガスなど所定の雰囲気化で行われるため、大気雰囲気で行われるウェットプロセスによる処理に比べ、導体層５０の露出面５０Ａが酸化される量を少なくすることができる。また、プラズマ処理により粗面化すれば、貫通孔５１Ａの内面５１Ａａが粗面化されると同時に、導体層５０の露出面５０Ａに堆積した樹脂残渣を取り除くことができる。そのため、樹脂残渣に起因するビアの接続不良の発生を抑制し、接続信頼性が高めることができる。ただし、プラズマ処理の時間が長くなると粗面化の程度が大きくなるため、プラズマ処理は出力５００Ｗで、３０秒以上１２０秒以下の範囲とするのが好ましい。
【００８６】
次に、図６（ｄ）、図７（ｂ）および図７（ｃ）に示したように、導体層５０における露出面および貫通孔５１Ａの内面を覆うように下地層５２を形成するとともに、下地層５２を覆うようにビア導体５３を形成する。
【００８７】
図７（ｂ）に示したように、下地層５２は、たとえばスパッタリング法、無電解めっき法あるいは蒸着法により金属材料を被着させた後、フォトリソグラフィ法によりパターン形成することにより形成される。下地層５２は、たとえば銅、ニッケル、クロムおよびチタン、またはこれらの合金として形成される。
【００８８】
下地層５２は、必ずしも一層として形成する必要はなく、複数の層として形成してもよい。たとえば、下地層５２は、導体層５０とビア導体５３との密着性を高めるための第１層と、貫通孔５１Ａの内面５１Ａａとビア導体５３との密着性を高めるための第２層と、を含んでいてもよい。
【００８９】
第１層は、たとえば銅を用いたスパッタリングにより、厚みが１００ｎｍ以上１０００ｎｍ以下に形成される。スパッタ圧力は、たとえば０．０１Ｐａ以上１０Ｐａ以下、スパッタ時の電力はスパッタされる合金の単位面積当たり３Ｗ／ｃｍ２以上２０Ｗ／ｃｍ２以下とされる。
【００９０】
第２層は、たとえばニッケル−クロム合金を用いたスパッタリングにより、厚みが３ｎｍ以上１００ｎｍ以下に形成される。ニッケルークロム合金におけるクロムの含有量は、たとえば１０％重量以上３０％重量％以下とされる。スパッタ圧力は、たとえば０．０１Ｐａ以上１０Ｐａ以下、スパッタ時の電力はスパッタされる合金の単位面積当たり０．５Ｗ／ｃｍ２以上３Ｗ／ｃｍ２以下とされる。
【００９１】
このようにして形成された下地層５２は、粗面化処理により、導体層５０における露出面５０Ａの十点平均粗さＲｚが１μｍ以下（好ましくは３０ｎｍ以上３００ｎｍ以下）とされていることから、下地層５２と導体層５０との間は、原子配列に乱れのない連続的な結晶構造として金属結晶が形成される。そのため、下地層５２と導体層５０との間において応力が集中することを抑制できる。
【００９２】
また、露出面５０Ａの十点平均粗さＲｚが１μｍ以下とするとともに、貫通孔５１Ａにおける内面５１Ａａの十点平均粗さＲｚが１μｍ以下（好ましくは３０ｎｍ以上３００ｎｍ以下）とすれば、下地層５２の表面における表面粗さを小さくすることが可能となる。
【００９３】
なお、下地層５２の形成は、真空条件下あるいは不活性ガス雰囲気下で行なうのが好ましい。このような条件下において下地層５２を形成することにより、導体層５０の露出面５０Ａや下地層５２が酸化してしまうことを抑制することができる。また、下地層５２を形成する前に、貫通孔５１Ａの内面および導体層５０の露出部分を洗浄しておくのが好ましい。このような洗浄を行なうことにより、貫通孔５１Ａの内面５１Ａａおよび導体層５０の露出面５０Ａに付着した油脂などの汚れ除去できるため、下地層５２と貫通孔５１Ａの内面あるいは導体層５０の露出面５０Ａとの間に汚れ（異物）が存在することに起因するクラックの発生を抑制することができる。
【００９４】
その一方で、洗浄工程を空気にさらされた環境下で行なう場合には、導体層５０の露出面５０Ａや下地層５２が酸化されるのを極力抑制するのが好ましい。これは、導体層５０や下地層５２の表面に酸化膜が形成された場合には、クラックが発生しやくするなるおそれがあるからである。すなわち、導体層５０や下地層５２を形成する金属は、金属原子のみで固有の結晶構造を形成し、その結晶内では破壊の進行が少ない。その反面、導体層５０や下地層５２の表面に酸化膜が形成されると、酸化膜は金属原子と酸素原子が混在した結晶構造となる。この酸化膜の結晶構造は、金属原子のみで形成された結晶構造とは、構造が大きく異なるため、この部分で原子配列が不規則に乱れ、金属部分と酸化膜部分の結合が弱くなる。
【００９５】
ここで、貫通孔５１Ａの内面５１Ａａや導体層５０の露出部分５０Ａの洗浄は、たとえば界面活性剤および希硫酸により表面洗浄処理を行なった後に液成分を乾燥させることにより行なわれる。より具体的には、市販の界面活性剤入りの洗剤を溶解させた洗浄水、希硫酸およびイオン交換水を洗浄すべき部分に順次スプレーした後に液成分を乾燥させることにより行なわれる。一般に、洗浄は空気にさらされた環境下で行われるため、洗浄工程においては、下地層の表面に酸化膜が形成され得る環境下にある。そのため、洗浄工程において、上述のように酸化膜の形成をいかに少なくするかが問題である。そのためには、通常、高温の風（７０〜８０℃）を用いて行っている乾燥を比較的低い温度の風で行うとよい。高温の風を使用すると基板温度が上昇し、酸化膜が形成されるやすくなるためである。具体的には、乾燥時間の効率も考慮して、２０℃以上４０℃以下で行うとよい。このように２０℃以上４０℃の比較的低温に保持された風によって、３秒以上１０秒以下の間、乾燥を行うことにより、通常の空気環境下において、酸化膜を８０ｎｍ以下に抑えることができる。さらに酸化膜の形成を少なくするためには、希硫酸洗浄、イオン交換水洗浄の後、高圧（１．５気圧以上２．５気圧）の室温空気を吹き付けて乾燥させることで、酸化膜を５０ｎｍ以下にすることができる。
【００９６】
一方、図７（ｃ）に示したように、ビア導体５３は、たとえばスパッタリング法、電解めっきにより金属材料を被着させた後、フォトリソグラフィ法によりパターン形成することにより形成される。ビア導体５３は、たとえば銅、銀、金、アルミニウム、ニッケルおよびクロム、またはこれらの合金により形成される。
【００９７】
上述のように、下地層５２は、導体層５０における露出部分５０Ａおよび貫通孔５１Ａにおける内面５１Ａａの十点平均粗さＲｚが１μｍ以下とされているために、その表面における表面粗さを小さくされている。このような下地層５２上に形成されたビア導体５３は、下地層５２との間が、原子配列に乱れのない連続的な結晶構造として金属結晶が形成される。そのため、ビア導体５３と下地層５２との間において応力が集中することを抑制できる。
【００９８】
なお、ビア導体５３の形成は、真空条件下あるいは不活性ガス雰囲気下で行なうのが好ましい。このような条件下においてビア導体５３を形成することにより、下地層５２が酸化してしまうことを抑制することができる。また、ビア導体５３を形成する前に、下地層５２の表面を洗浄しておくのが好ましい。このような洗浄を行なうことにより、下地層５２の表面の汚れ除去できるため、下地層５２とビア導体５３との間に汚れ（異物）が存在することに起因するクラックの発生を抑制することができる。下地層５２の表面の洗浄においても、洗浄液を用いて空気に曝される雰囲気で洗浄を行なう場合には、下地層５２への酸化膜の形成を抑制するために、上述した条件で乾燥を行なうのが好ましい。
【００９９】
さらに、図８（ａ）ないし図８（ｄ）に示したように、上述した工程を所定回数繰り返し、導体層５０、絶縁層５１、下地層５２およびビア導体５３を所定層形成することにより、コア基板４の上面にビルドアップ配線層５を形成することができる。また、同様な手法により、コア基板４の下面にビルドアップ配線層６を形成することができる。ビルドアップ配線層６においても、下地層６２と導体層６０との間、および下地層６２とビア導体６３との間が、原子配列に乱れのない連続的な結晶構造（金属結晶）とされる。そのため、本発明の製造方法によれば、下地層５２，６２と、これに接する導体部分５０，５３，６０，６３との間に金属結晶を適切に形成することができるため、加熱によるクラックが発生しにくい配線基板２を提供することができる。
【実施例】
【０１００】
本実施例では、温度変化によって配線基板のビア導体の近傍にクラックが発生するか否かを検討した。クラックの発生の有無は、温度サイクル試験前および試験後の配線基板について、ビア導体近傍の断面観察することにより確認した。また、断面観察において、導体層と下地層、および下地層とビア導体との間における金属結晶の有無、貫通孔の内面および導体層の表面粗さ、および導体層の表面での酸化膜の厚みを同時に確認した。
【０１０１】
（配線基板の作製）
配線基板としては、３種類のサンプル１〜３を作製した。これらのサンプルは、コア基板を形成した後に、コア基板の両面にビルドアップ配線を形成することにより作製した。
【０１０２】
コア基板は、絶縁体に貫通孔を形成するとともに、貫通孔にビア導体した後に貫通孔に樹脂を充填することにより形成した。
【０１０３】
絶縁体は、織布に熱硬化性樹脂を含浸させた樹脂シートを熱プレスして硬化することによって、厚みを０．３ｍｍに形成した。織布としては、ポリパラフェニレンベンズビスオキサゾール樹脂製の単繊維（直径１３μｍ）を３００本束ねた繊維束を縦横に織り込んだものを使用した。熱硬化性樹脂としては、エポキシ樹脂を使用した。
【０１０４】
貫通孔は、レーザ加工により、直径を５０μｍに形成した。レーザ加工は、波長２６６ｎｍの４倍高調波ＹＡＧレーザ加工装置を用いて行った。レーザのスポット径は１０μｍとし、トレパン加工を行うことで直径を５０μｍのスルーホールに加工した。
【０１０５】
ビア導体は、貫通孔の内面に無電解めっきおよび電解銅めっきにより、厚み１５μｍの銅めっきとして形成した。
【０１０６】
無電解銅めっきは、市販のめっき液を使用し１５分〜３０分間めっき液に浸すことにより行なった。
【０１０７】
電解めっきは、３．５規定の硫酸に銅を２５ｇ／Ｌ溶解し、さらに塩素を５５ｐｐｍ添加しためっき液を使用し、１Ａ／ｄｍ２の電流を３０〜１２０分印加することにより行なった。
【０１０８】
貫通孔に対する樹脂の充填は、ＰＥＴ樹脂からなる離型フィルム上に未硬化の熱硬化性エポキシ樹脂を塗布したシートを準備し、このシートをコア基板に重ね、真空中で１３０℃に加熱、２０ＭＰａの圧力を加えることで、貫通孔に充填した後に、表面の余剰の樹脂をブラシ研摩で除去し、その後、エポキシ樹脂を１８５℃で熱硬化させることにより行なった。
【０１０９】
一方、ビルドアップ配線層は、コア基板の上面および下面に導体層および絶縁層を交互に形成するとともに、絶縁層に対して、貫通孔、下地層およびビア導体を形成することにより行なった。
【０１１０】
導体層は、スパッタ装置（ＵＬＶＡＣ製）を用いて厚みが５０ｎｍとなるようにコア基板（または絶縁層）の表面にニッケル−２０％クロム合金を被着させた後、スパッタ装置（ＵＬＶＡＣ製）を用いて厚みが２００ｎｍとなるように銅を被着させ、これらをベースにセミアデイテイブ法により、スパッタで被着させた銅に通電して電解めっきを行なって銅をパターン形成することにより厚さ１５μｍに形成した。最初のニッケル−２０％クロム合金の被着は、樹脂と銅との密着を強固にするためのものである。次の銅の被着は、その次の工程で電解めっきをするため、導電性を持たせるためのである。
【０１１１】
絶縁層は、真空ラミネーターによって、厚みが２０μｍとなるように導体層の表面に樹脂層を形成した後に、樹脂層を加熱・固化させることにより形成した。絶縁層は、厚さ１０μｍのフィルム絶縁層と、厚さ１０μｍの接着層とを含むものとして形成した。フィルム絶縁層はポリパラフェニレンベンズビスオキサゾール樹脂により形成し、接着層はエポキシ樹脂により形成した。このフィルム絶縁層を接着剤が付いた状態で、コア基板上に重ね市販の真空ラミネーターで積層した。積層には１１０℃で５秒加熱し、２ＭＰａの圧力で加圧して、絶縁層を密着させた。その後、基板を１７０℃に加熱して接着層を硬化させた。
【０１１２】
貫通孔は、ＹＡＧレーザ加工により、波長を２６６ｎｍ、スポット径を１５μｍ、１パルス当たりのエネルギーを２μＪとし、１つの貫通孔につき、３００ショットでトレパニング加工を行うことにより形成した。貫通孔は、底部の直径を４０μｍ、上部の直径を５０μｍに設定した。
【０１１３】
貫通孔は、その内面をプラズマ処理により粗面化した。プラズマ処理は、アルゴンガスを用いて、出力５００Ｗで行なった。プラズマ処理の時間は、サンプル１については６０秒、サンプル２，３については３６０秒とした。
【０１１４】
下地層は、サンプル１，２についてはスパッタリング法により、サンプル３については、無電解銅めっきにより金属材料を被着させた後、フォトリソグラフィ法によりパターン形成することにより形成した。
【０１１５】
サンプル１，２におけるスパッタリング法による下地層は、ニッケル-クロム合金およびＣｕの二層に形成した。
【０１１６】
ニッケル-クロム合金のスパッタリングは、まず装置内を真空にし、次にアルゴンガスを導入して、圧力を０．１〜１Ｐａに調整した。電力はスパッタされる合金の面積当たり１Ｗ／ｃｍ２、スパッタ時間は１０秒とし、クロムの含有量が２０％、厚さは１０ｎｍに形成した。
【０１１７】
銅のスパッタリングは、電力をスパッタされる合金の面積当たり８Ｗ／ｃｍ２、スパッタ時間は２０秒とし、厚さを２５０ｎｍに形成した。
【０１１８】
サンプル３における無電解銅めっきによる下地層は、市販の無電解めっき用の銅めっき液を使用し、処理時間を１５〜３０分として形成した。
【０１１９】
ビア導体５３は、電解めっきにより金属材料を被着させた後、フォトリソグラフィ法によりパターン形成することにより形成した。電解めっきは３．５規定の硫酸に銅を２５ｇ／Ｌ溶解し、さらに塩素を５５ｐｐｍ添加しためっき液を使用し。１Ａ／ｄｍ２の電流を印加して３０〜１２０分間行なった。
【０１２０】
（温度サイクル試験）
温度サイクル試験は−５５℃での１５分間冷却、室温での１０分間放置、および１２５℃での１５分間加熱を１サイクルとし、このサイクルを配線基板に対して３００回繰り返すことにより行った。
【０１２１】
（断面観察）
断面観察は、ＳＩＭ（SIM3050；エスアイアイ・ナノテクノロジー株式会社製）を用いて行なった。サンプル１〜３の温度サイクル試験前の断面ＳＩＭ写真については、図９から図１１にそれぞれ示した。また、サンプル２について、温度サイクル試験後の断面ＳＩＭ写真を図１２示した。
【０１２２】
図９から分かるように、温度サイクル試験前のサンプル１については、下地層と導体層との間、および下地層と導体ビアとの間は、原子配列に乱れのない連続的な結晶構造（金属結晶）となっていた。
【０１２３】
一方、図１０および図１１に示したように、温度サイクル試験前のサンプル２，３では、下地層と導体層との間、および下地層と導体ビアとの間は、原子配列に乱れが生じており、不連続な結晶構造となっていた。
【０１２４】
図１２に示したように、温度サイクル試験後のサンプル３については、クラックが発生していた。ＳＩＭ写真の掲載は省略しているが、サンプル１については、温度サイクル試験後においてもクラックが発生しておらず、またサンプル３については、サンプル２と同様にクラックが確認された。したがって、下地層とこれに接する導体部分との間を金属結晶とすることにより、クラックの発生が抑制できるものと考えられる。
【０１２５】
また、サンプル１〜３について、絶縁層における貫通孔の内面および導体層の表面粗さ、および導体層表面の酸化膜の厚みを同時に確認したところ、下記表１に示した結果が得られた。
【０１２６】
また十点平均粗さＲｚは、「ＪＩＳ  Ｂ０６０１−１９９４」に準拠して計算したものである。ただし、基準長さＬ、評価長さＬｎをそれぞれ５μｍ、５０μｍとする。
【０１２７】
【表１】
2008192938.tif 000003
【０１２８】
表１から分かるように、金属結晶が形成されていたサンプル１は、貫通孔の内面および導体層の表面粗さが、それぞれ８０ｎｍおよび３００ｎｍと小さくなっていた。これに対して、下地層とこれを接する導体部分との間に金属結晶が形成されずにクラックが発生したサンプル２，３では、貫通孔の内面の表面粗さが、それぞれ１．３μｍおよび２．５μｍ、導体層の表面粗さが、それぞれ１．２μｍおよび２．０μｍであり、サンプル１よりも大きなものとなっていた。したがって、下地層に接する導体部分との間に金属結晶を形成させるためには、貫通孔の内面および導体層の表面粗さを小さくすればよく、たとえば表面粗さは１μｍ以下とすればよいものと考えられる。
【０１２９】
また、下地層とこれを接する導体部分との間に金属結晶が形成されクラックが発生していなかったサンプル１は、導体層の表面での酸化層の厚みが８０ｎｍと小さくなっていた。これに対して、下地層とこれを接する導体部分との間に金属結晶が形成されずに温度サイクル試験においてクラックが発生したサンプル２，３では、導体層の酸化膜の厚みが、それぞれ１７０ｎｍおよび３００ｎｍであり、サンプル１よりも大きなものとなっていた。したがって、下地層に接する導体層の表面における酸化膜の厚みを８０ｎｍ以下に抑制することにより、クラックの発生が抑制できるものと考えられる。
【図面の簡単な説明】
【０１３０】
【図１】図１（ａ）は本発明に係る実装構造体の一例を示す全体斜視図であり、図１（ｂ）は図１（ａ）に示した実装構造体を裏面側から見た全体斜視図である。
【図２】図１（ａ）のII−II線に沿う断面図である。
【図３】図１（ａ）に示した実装構造体における配線基板の要部を示す断面図である。
【図４】図３に示した配線基板における要部を拡大して示した断面図である。
【図５】図５（ａ）ないし図５（ｅ）は図３に示した配線基板におけるコア基板を形成する方法を説明するための断面図である。
【図６】図６（ａ）ないし図６（ｄ）は図３に示した配線基板におけるビルドアップ配線層を形成する方法を説明するための要部を示す断面図である。
【図７】図７（ａ）ないし図７（ｃ）は下地層およびビア導体を形成する方法を説明するための要部を示す断面図である。
【図８】図８（ａ）ないし図８（ｄ）は図３に示した配線基板におけるビルドアップ配線層を形成する方法を説明するための要部を示す断面図である。
【図９】実施例におけるサンプル１の温度サイクル試験を行なう前の断面写真である。
【図１０】実施例におけるサンプル２の温度サイクル試験を行なう前の断面写真である。
【図１１】実施例におけるサンプル３の温度サイクル試験を行なう前の断面写真である。
【図１２】実施例におけるサンプル２の温度サイクル試験を行った後の断面写真である。
【図１３】従来の配線基板を説明するための配線基板の要部を示す断面図である。
【図１４】図１３に示した配線基板の要部を拡大して示した断面図である。
【符号の説明】
【０１３１】
１  実装構造体
２  配線基板
３  半導体素子
５０，６０  導体層
５０Ａ，６０Ａ  （導体層の）露出面
５１Ａ，６１Ａ  貫通孔
５１Ａａ，６０Ａａ  （貫通孔の）内面
５２，６２  下地層
５３，６３  ビア導体
７０，７１  仮想界面
【図１】
2008192938.tif 000004
【図２】
2008192938.tif 000005
【図３】
2008192938.tif 000006
【図４】
2008192938.tif 000007
【図５】
2008192938.tif 000008
【図６】
2008192938.tif 000009
【図７】
2008192938.tif 000010
【図８】
2008192938.tif 000011
【図１３】
2008192938.tif 000012
【図１４】
2008192938.tif 000013
【図９】
2008192938.tif 000014
【図１０】
2008192938.tif 000015
【図１１】
2008192938.tif 000016
【図１２】
2008192938.tif 000017