(57)【要約】【課題】ソフトスタート機能を有しても生じるオーバーシュートを抑えることが可能なスイッチングレギレータを提供することを目的とする。【解決手段】スイッチング素子３５のオン、オフにより入力電圧Ｖｉｎを昇圧させ出力電圧Ｖｏｕｔを出力する電圧変換回路３１と、スイッチングレギレータ１の起動から出力電圧Ｖｏｕｔが目標電圧Ｖｔに達するまでの間において二段階に上昇する電圧Ｖｄｔｃを出力する電圧出力回路２と、電圧Ｖｄｔｃの上昇に伴ってデューティが大きくなるパルス信号Ｓｐ１及び出力電圧Ｖｏｕｔと目標電圧Ｖｔとの差分Ｖｄがゼロに近づくに従ってデューティが小さくなるパルス信号Ｓｐ２を生成し、パルス信号Ｓｐ１とパルス信号Ｓｐ２とのＡＮＤ演算の結果を制御信号Ｓｃとしてスイッチング素子３５へ出力する制御回路３３とを備えてスイッチングレギレータ１を構成する。【選択図】図１
2008131848.tif 000002
【特許請求の範囲】
【請求項１】
入力される制御信号に基づいてオン、オフするスイッチング素子を備え、そのスイッチング素子のオン、オフにより入力電圧を昇圧または降圧させる電圧変換回路と、
当該スイッチングレギレータが起動してから前記電圧変換回路の出力電圧が目標電圧に達するまでの間において、多段階に上昇または下降する電圧を出力する電圧出力回路と、
前記電圧出力回路の出力電圧が多段階に上昇する場合、前記電圧出力回路から出力される電圧及び前記電圧変換回路の出力電圧と前記目標電圧との差分のどちらも越えない値に基づくデューティの信号を前記スイッチング素子の制御信号として出力し、前記電圧出力回路の出力電圧が多段階に下降する場合、前記電圧出力回路から出力される電圧及び前記電圧変換回路の出力電圧と前記目標電圧との差分の反転値のどちらも越える値に基づくデューティの信号を前記スイッチング素子の制御信号として出力する制御回路と、
を備えることを特徴とするスイッチングレギレータ。
【請求項２】
請求項１に記載のスイッチングレギレータであって、
前記制御回路は、前記電圧出力回路から出力される電圧の変化に伴ってデューティが大きくなる第１のパルス信号を生成すると共に、前記電圧変換回路の出力電圧と前記目標電圧との差分がゼロに近づくに従ってデューティが小さくなる第２のパルス信号を生成し、前記第１のパルス信号と前記第２のパルス信号とのＡＮＤ演算の結果を前記スイッチング素子の制御信号として出力する、
ことを特徴とするスイッチングレギレータ。
【請求項３】
請求項１に記載のスイッチングレギレータであって、
前記制御回路は、前記電圧出力回路の出力電圧が多段階に上昇する場合、前記電圧出力回路から出力される電圧及び前記電圧変換回路の出力電圧と前記目標電圧との差分のうちの小さい方の差分が大きくなる程デューティが大きくなる信号を前記スイッチング素子の制御信号として出力し、前記電圧出力回路の出力電圧が多段階に下降する場合、前記電圧出力回路から出力される電圧及び前記電圧変換回路の出力電圧と前記目標電圧との差分の反転値のうち大きい方の差分の反転値が小さくなる程デューティが大きくなる信号を前記スイッチング素子の制御信号として出力する、
ことを特徴とするスイッチングレギレータ。
【請求項４】
請求項１〜３の何れか１項に記載のスイッチングレギレータであって、
前記電圧出力回路は、当該スイッチングレギレータが起動してから前記電圧変換回路の出力電圧が前記目標電圧に達するまでの間において、二段階に上昇または下降する電圧を出力する、
ことを特徴とするスイッチングレギレータ。
【請求項５】
請求項１〜３の何れか１項に記載のスイッチングレギレータであって、
前記電圧出力回路は、当該スイッチングレギレータが起動すると第１の所定電圧まで変化し、その後予め設定した時間に達すると前記第１の所定電圧から第２の所定電圧まで変化する電圧を出力する、
ことを特徴とするスイッチングレギレータ。
【請求項６】
請求項１に記載のスイッチングレギレータであって、
前記電圧出力回路は、当該スイッチングレギレータが起動してから所定時間経過後の前記電圧変換回路の出力電圧が第３の所定電圧を越えていないと判断したとき、上昇または下降する電圧を多段階に変化させずに出力する、
ことを特徴とするスイッチングレギレータ。
【請求項７】
請求項１に記載のスイッチングレギレータであって、
当該スイッチングレギレータの周囲温度を検出する温度検出手段を備え、
前記電圧出力回路は、前記温度検出手段により検出された温度が所定温度を越えていることと判断したとき、上昇または下降する電圧を多段階に変化させずに出力する、
ことを特徴とするスイッチングレギレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子のオン、オフにより入力電圧を昇圧または降圧するスイッチングレギレータに関する。
【背景技術】
【０００２】
一般的なスイッチングレギレータにおいて、フィードバックした出力電圧及び目標電圧に基づいてＰＩ制御のゲインや位相を調整し出力電圧を目標電圧に保つものがある。
しかしながら、このような構成のスイッチングレギレータでは、フィードバック系の回路内に存在する信号遅延の為に、起動時に出力電圧が目標電圧を超えてしまう可能性がある。また、出力電圧が目標電圧を超える部分（オーバーシュート）が大きい場合では、使用部品の耐圧もそのオーバーシュートに合わせて高くする必要があり、体格やコストの面で不利になるという問題がある。
【０００３】
そこで、従来では、フィードバック系のＰＩ制御のゲインと位相を調整することで応答性を良くし、オーバーシュートを抑制する方法を取るものがある。
しかしながら、フィードバック系をアナログ回路で構成する場合では、ＰＩ制御のゲインや位相が起動後でも同じ値になるため、起動後の出力電圧が不安定になってしまい最悪発振してしまう可能性がある。
【０００４】
そこで、従来では、スイッチングレギレータが起動してから出力電圧が目標電圧になるまでスイッチング素子に入力される制御信号のデューティを徐々に大きくしていく機能、いわゆる、ソフトスタート機能をスイッチングレギレータに備えることにより、出力電圧が目標電圧になるまでスイッチング素子の制御信号のデューティを小さく絞りオーバーシュートを抑えるものがある。（例えば、特許文献１参照）
図６は、ソフトスタート機能を有する既存のスイッチングレギレータを示す図である。
【０００５】
図６に示すスイッチングレギレータ３０は、入力電圧Ｖｉｎを出力電圧Ｖｏｕｔに昇圧させる電圧変換回路３１と、スイッチングレギレータ３０が起動すると印加される電圧ＶＲＥＦにより徐々に上昇する電圧Ｖｄｔｃを出力する電圧出力回路３２と、出力電圧Ｖｏｕｔ及び電圧Ｖｄｔｃに基づいて電圧変換回路３１の動作を制御する制御回路３３とを備えて構成されている。
【０００６】
上記電圧変換回路３１は、コイル３４と、スイッチング素子（図６に示す例ではｎｐｎバイポーラトランジスタ）３５と、ダイオード３６と、コンデンサ３７とを備えて構成されている。すなわち、コイル３４の一方端は入力電圧Ｖｉｎのハイサイドに接続され、コイル３４の他方端はスイッチング素子３５のコレクタ端子及びダイオード３６のアノード端子に接続されている。また、スイッチング素子３５のエミッタ端子はグランドに接続されている。また、コンデンサ３７の一方端はダイオード３６のカソード端子に接続され、コンデンサ３７の他方端はグランドに接続されている。コンデンサ３７にかかる電圧が出力電圧Ｖｏｕｔになる。
【０００７】
上記電圧出力回路３２は、一方端が電圧ＶＲＥＦのハイサイドに接続される抵抗３８と、一方端が抵抗３８の他方端に接続されると共に他方端がグランドに接続されるコンデンサ３９とを備えて構成されている。コンデンサ３９にかかる電圧が電圧Ｖｄｔｃとして制御回路３３に入力される。スイッチングレギレータ３０が起動し電圧出力回路３２に電圧ＶＲＥＦが印加されると、コンデンサ３９の充電が開始され電圧Ｖｄｔｃが徐々に上昇していく。
【０００８】
上記制御回路３３がスイッチング素子３５のベース端子へ制御信号Ｓｃを出力してスイッチング素子３５をオン、オフさせることにより、コイル３４に蓄積されたエネルギーがダイオード３６を介してコンデンサ３７に放出される。コンデンサ３７にかかる出力電圧Ｖｏｕｔは、制御信号Ｓｃのデューティにより制御され、制御信号Ｓｃのデューティは、出力電圧Ｖｏｕｔ及び電圧Ｖｄｔｃに基づいて制御される。
【０００９】
図７は、制御信号Ｓｃを生成する際の制御回路３３の内部で発生する各信号のタイミングチャートを示す図である。
図７に示すように、制御回路３３の内部では、不図示の三角波生成部により、三角波Ｓｔが生成される。
【００１０】
また、制御回路３３の内部では、不図示の第１のパルス信号生成部により、入力される電圧Ｖｄｔｃと三角波Ｓｔとの比較結果に応じたパルス信号Ｓｐ１が生成される。図７に示す例では、パルス信号Ｓｐ１は、電圧Ｖｄｔｃが三角波Ｓｔよりも大きいときハイレベルになり、電圧Ｖｄｔｃが三角波Ｓｔよりも小さいときローレベルになっている。すなわち、パルス信号Ｓｐ１のデューティは、スイッチングレギレータ３０の起動後、徐々に大きくなっている。
【００１１】
また、制御回路３３の内部では、不図示の差分演算部により、入力される出力電圧Ｖｏｕｔと目標電圧Ｖｔとの差分Ｖｄが演算される。
また、制御回路３３の内部では、不図示の第２のパルス信号生成部により、差分Ｖｄと三角波Ｓｔとの比較結果に応じたパルス信号Ｓｐ２が生成される。図７に示す例では、パルス信号Ｓｐ２は、差分Ｖｄが三角波Ｓｔよりも大きいときハイレベルになり、差分Ｖｄが三角波Ｓｔよりも小さいときローレベルになっている。すなわち、パルス信号Ｓｐ２のデューティは、スイッチングレギレータ３０の起動後、徐々に小さくなっている。
【００１２】
また、制御回路３３の内部では、不図示のＡＮＤ演算部により、パルス信号Ｓｐ１とパルス信号Ｓｐ２とのＡＮＤ演算が行われ、その演算結果が制御信号Ｓｃとして出力される。
【００１３】
これにより、スイッチングレギレータ３０は、図７に示すように、スイッチングレギレータ３０が起動してから出力電圧Ｖｏｕｔが目標電圧Ｖｔになるまでの間、制御信号Ｓｃのデューティを徐々に大きくすることができオーバーシュートを抑えることができる。
【特許文献１】特開２００４−１８０４６３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、スイッチングレギレータ３０では、上述したように、制御回路３３内で出力電圧Ｖｏｕｔに遅れが生じてしまうため、制御回路３３内で演算された差分Ｖｄ（図７に示す実線の差分Ｖｄ）が実際の出力電圧Ｖｏｕｔと目標電圧Ｖｔとの差分Ｖｄ（図７に示す破線の差分Ｖｄ）よりも遅れが生じてしまう。そのため、スイッチングレギレータ３０は、図７に示すように、出力電圧Ｖｏｕｔが目標電圧Ｖｔに達しても制御信号Ｓｃのデューティがゼロにならず、やはりオーバーシュートが生じる可能性がある。
【００１５】
そこで、本発明では、ソフトスタート機能を有しても生じるオーバーシュートを抑えることが可能なスイッチングレギレータを提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記の課題を解決するために本発明では、以下のような構成を採用した。
すなわち、本発明のスイッチングレギレータは、入力される制御信号に基づいてオン、オフするスイッチング素子を備え、そのスイッチング素子のオン、オフにより入力電圧を昇圧または降圧させる電圧変換回路と、当該スイッチングレギレータが起動してから前記電圧変換回路の出力電圧が目標電圧に達するまでの間において、多段階に上昇または下降する電圧を出力する電圧出力回路と、前記電圧出力回路の出力電圧が多段階に上昇する場合、前記電圧出力回路から出力される電圧及び前記電圧変換回路の出力電圧と前記目標電圧との差分のどちらも越えない値に基づくデューティの信号を前記スイッチング素子の制御信号として出力し、前記電圧出力回路の出力電圧が多段階に下降する場合、前記電圧出力回路から出力される電圧及び前記電圧変換回路の出力電圧と前記目標電圧との差分の反転値のどちらも越える値に基づくデューティの信号を前記スイッチング素子の制御信号として出力する制御回路とを備える。
【００１７】
これにより、本発明のスイッチングレギレータは、起動してから電圧変換回路の出力電圧が目標電圧に達するまでの間において少なくとも一度、制御信号のデューティを一定に制御することができるので、ソフトスタート機能を単に有する従来のスイッチングレギレータのように制御信号のデューティが無条件に徐々に大きくなる場合に比べて、電圧変換回路の出力電圧が目標電圧に近づいたときのスイッチング素子の制御信号のディーティを小さく絞ることができオーバーシュートを抑えることができる。なお、上記「超えない」とは、「下回る（＜）」や「以下（≦）」も含むものとする。また、上記「越える」とは、「上回る（＞）」や「以上（≧）」も含むものとする。後述の「越えている」や「越えていない」も同様である。
【００１８】
また、上記制御回路は、前記電圧出力回路から出力される電圧の変化に伴ってデューティが大きくなる第１のパルス信号を生成すると共に、前記電圧変換回路の出力電圧と前記目標電圧との差分がゼロに近づくに従ってデューティが小さくなる第２のパルス信号を生成し、前記第１のパルス信号と前記第２のパルス信号とのＡＮＤ演算の結果を前記スイッチング素子の制御信号として出力するように構成してもよい。
【００１９】
また、上記制御回路は、前記電圧出力回路の出力電圧が多段階に上昇する場合、前記電圧出力回路から出力される電圧及び前記電圧変換回路の出力電圧と前記目標電圧との差分のうちの小さい方の差分が大きくなる程デューティが大きくなる信号を前記スイッチング素子の制御信号として出力し、前記電圧出力回路の出力電圧が多段階に下降する場合、前記電圧出力回路から出力される電圧及び前記電圧変換回路の出力電圧と前記目標電圧との差分の反転値のうち大きい方の差分の反転値が小さくなる程デューティが大きくなる信号を前記スイッチング素子の制御信号として出力するように構成してもよい。
【００２０】
また、上記電圧出力回路は、当該スイッチングレギレータが起動してから前記電圧変換回路の出力電圧が前記目標電圧に達するまでの間において、二段階に上昇または下降する電圧を出力するように構成してもよい。
【００２１】
また、上記電圧出力回路は、当該スイッチングレギレータが起動すると第１の所定電圧まで変化し、その後予め設定した時間に達すると前記第１の所定電圧から第２の所定電圧まで変化する電圧を出力するように構成してもよい。
【００２２】
また、上記電圧出力回路は、当該スイッチングレギレータが起動してから所定時間経過後の前記電圧変換回路の出力電圧が第３の所定電圧を越えていないと判断したとき、上昇または下降する電圧を多段階に変化させずに出力するように構成してもよい。
【００２３】
当該スイッチングレギレータが起動してから所定時間経過後の前記電圧変換回路の出力電圧が第３の所定電圧を越えていないと判断したとき、電圧出力回路から出力される電圧はゆっくり上昇または下降していくため、電圧変換回路の出力電圧が徐々に上昇していき電圧変換回路の出力電圧がオーバーシュートすることを低減することができる。これにより、電圧変換回路の出力電圧がオーバーシュートする可能性が低いときに電圧出力回路から出力される電圧を多段階に変化させないようにすることができるので、電圧変換回路の出力電圧をオーバーシュートさせないようにしつつ、スイッチングレギレータ１の起動時間が増大することを低減することができる。
【００２４】
また、上記スイッチングレギレータは、当該スイッチングレギレータの周囲温度を検出する温度検出手段を備え、前記電圧出力回路は、前記温度検出手段により検出された温度が所定温度を越えていることと判断したとき、上昇または下降する電圧を多段階に変化させずに出力するように構成してもよい。
【００２５】
このように構成しても、電圧変換回路の出力電圧をオーバーシュートさせないようにしつつ、スイッチングレギレータ１の起動時間が増大することを低減することができる。
【発明の効果】
【００２６】
本発明によれば、ソフトスタート機能を有するスイッチングレギレータにおいて、オーバーシュートを抑えることができる。
【発明を実施するための最良の形態】
【００２７】
以下、図面を用いて本発明の実施形態を説明する。
図１は、本発明の実施形態のスイッチングレギレータを示す図である。なお、図１において図６に示す構成と同じ構成には同じ符号を付している。
【００２８】
図１に示すスイッチングレギレータ１は、電圧変換回路３１と、スイッチングレギレータ１が起動すると一度電圧Ｖ１（第１の所定電圧）まで上昇してその後さらに電圧Ｖ１よりも高い電圧Ｖ２（第２の所定電圧）まで上昇する電圧Ｖｄｔｃを出力する電圧出力回路２と、制御回路３３とを備えて構成されている。なお、電圧変換回路３１は、昇圧コンバータであるが、降圧コンバータに構成してもよい。また、電圧変換回路３１は、トランスを使った絶縁型プッシュプルコンバータに構成してもよい。
【００２９】
上記電圧出力回路２は、電圧Ｖｄｔｃの上昇タイミングを制御する電圧制御回路３（例えば、ＣＰＵ）と、コンデンサ４、５と、抵抗６〜８と、スイッチ９、１０とを備えて構成されている。すなわち、コンデンサ４、５及び抵抗８は、互いに直列接続され、スイッチングレギレータ１の起動時に電圧ＶＲＥＦが印加される。また、抵抗６はコンデンサ４に並列接続され、抵抗７はコンデンサ５に並列接続されている。また、スイッチ９は抵抗６に並列接続され、スイッチ１０は抵抗７に並列接続されている。抵抗８にかかる電圧が電圧Ｖｄｔｃとして制御回路３３に入力される。なお、スイッチ９、１０は、機械式スイッチや半導体素子などで構成されてもよい。
【００３０】
上記電圧制御回路３は、スイッチングレギレータ１の起動開始を示す信号、出力電圧Ｖｏｕｔ、及び目標電圧Ｖｔなどに基づいて、スイッチ９のオン、オフを制御するスイッチ制御信号Ｓ１やスイッチ１０のオン、オフを制御するスイッチ制御信号Ｓ２を出力する。
【００３１】
すなわち、電圧制御回路３は、初期状態（制御回路３３の動作開始〜スイッチングレギレータ１の起動開始）において、スイッチ９をオンさせるスイッチ制御信号Ｓ１及びスイッチ１０をオンさせるスイッチ制御信号Ｓ２を出力する。
【００３２】
また、電圧制御回路３は、スイッチングレギレータ１の起動開始を示す信号が入力されると、スイッチ９をオンさせるスイッチ制御信号Ｓ１及びスイッチ１０をオフさせるスイッチ制御信号Ｓ２を出力し、出力電圧Ｖｏｕｔが目標電圧Ｖｔに達すると、スイッチ９をオフさせるスイッチ制御信号Ｓ１及びスイッチ１０をオフさせるスイッチ制御信号Ｓ２を出力する。スイッチングレギレータ１が起動してスイッチ９がオン、スイッチ１０がオフすると、電圧Ｖｄｔｃが電圧Ｖ１まで上昇する。その後、出力電圧Ｖｏｕｔが目標電圧Ｖｔに達してスイッチ９及びスイッチ１０が共にオフすると、電圧Ｖｄｔｃがさらに電圧Ｖ２まで上昇する。
【００３３】
なお、上記「達する」とは、「上回る（＞）」や「以上（≧）」も含むものとする。後述の「達する」または「達した」も同様である。
また、上記電圧Ｖ１は、例えば、コンデンサ３７の容量、コンデンサ５及び抵抗７、８からなる時定数回路の時定数、電圧ＶＲＥＦ、後述の三角波Ｓｔの周波数、入力電圧Ｖｉｎ、目標電圧Ｖｔなどを考慮して出力電圧Ｖｏｕｔのオーバーシュートを十分に抑えることが可能な値に設定されているものとする。
【００３４】
また、上記電圧Ｖ２は、例えば、電圧Ｖｄｔｃが電圧Ｖ２まで上昇したとき、後述のパルス信号Ｓｐ２のデューティが最大になるような値に設定されているものとする。電圧Ｖｄｔｃが電圧Ｖ２まで上昇すると電圧Ｖｄｔｃの変化に基づくスイッチング素子３５の動作（ソフトスタート機能）が終了し、それ以降は出力電圧Ｖｏｕｔと目標電圧Ｖｔとの差分Ｖｄの変化のみに基づく通常のスイッチング素子３５の動作制御が行われる。
【００３５】
また、電圧制御回路３は、スイッチングレギレータ１が起動するとスイッチ９をオンさせるスイッチ制御信号Ｓ１及びスイッチ１０をオフさせるスイッチ制御信号Ｓ２を出力して電圧Ｖｄｔｃを電圧Ｖ１まで上昇させ、その後予め設定した時間（例えば、スイッチングレギレータ１が起動してから出力電圧Ｖｏｕｔが目標電圧Ｖｔに達するまでの時間）に達するとスイッチ９をオフさせるスイッチ制御信号Ｓ１及びスイッチ１０をオフさせるスイッチ制御信号Ｓ２を出力して電圧Ｖｄｔｃを電圧Ｖ１から電圧Ｖ２まで上昇させるように構成してもよい。
【００３６】
図２は、本実施形態のスイッチングレギレータ１における制御回路３３の内部で発生する各信号のタイミングチャートを示す図である。なお、スイッチングレギレータ１における制御回路３３に備えられる不図示の三角波生成部、第１のパルス信号生成部、差分演算部、第２のパルス信号生成部、及びＡＮＤ演算部のそれぞれの動作は図７で説明した動作と同じであるため説明を省略する。
【００３７】
本実施形態のスイッチングレギレータ１では、スイッチングレギレータ１が起動し電圧Ｖｄｔｃが電圧Ｖ１まで上昇するタイミング（図２に示す破線Ａのタイミング）から出力電圧Ｖｏｕｔが目標電圧Ｖｔに達するタイミング（図２に示す破線Ｂのタイミング）まで電圧Ｖｄｔｃは一定になる。
【００３８】
そのため、スイッチングレギレータ１が起動しパルス信号Ｓｐ１のデューティが所定値（電圧Ｖ１に対応する値）まで大きくなるタイミング（図２に示す破線Ａのタイミング）から出力電圧Ｖｏｕｔが目標電圧Ｖｔに達するタイミング（図２に示す破線Ｂのタイミング）までパルス信号Ｓｐ１のデューティは一定になる。一方、パルス信号Ｓｐ２のデューティは、スイッチングレギレータ１が起動したときパルス信号Ｓｐ１のデューティよりも大きく、出力電圧Ｖｏｕｔが目標電圧Ｖｔに近づいたときパルス信号Ｓｐ１のデューティよりも小さい。
【００３９】
これにより、スイッチングレギレータ１が起動し制御信号Ｓｃのデューティが上記所定値まで大きくなってから出力電圧Ｖｏｕｔが目標電圧Ｖｔに近づくまで制御信号Ｓｃのデューティは一定になる。
【００４０】
次に、本発明の他の実施形態のスイッチングレギレータを説明する。
本発明の他の実施形態のスイッチングレギレータは、制御回路３３の構成が上記実施形態と異なる。すなわち、本発明の他の実施形態における制御回路３３は、上記三角波生成部と、上記差分演算部と、比較部と、制御信号出力部とを備えて構成されている。
【００４１】
図３は、本発明の他の実施形態のスイッチングレギレータにおける制御回路の比較部を示す図である。また、図４は、他の実施形態のスイッチングレギレータにおける制御回路の内部で発生する各信号のタイミングチャートを示す図である。
【００４２】
図３に示すように比較部４０は、コンパレータ４１と、アナログスイッチ４２、４３とを備えて構成されている。すなわち、コンパレータ４１のプラス入力端子に電圧Ｖｄｔｃが入力され、コンパレータ４１のマイナス入力端子に差分Ｖｄが入力される。また、比較部４０は、アナログスイッチ４２がオン、アナログスイッチ４３がオフのとき差分Ｖｄを出力し、アナログスイッチ４２がオフ、アナログスイッチ４３がオンのとき電圧Ｖｄｔｃを出力する。
【００４３】
上記コンパレータ４１は、電圧Ｖｄｔｃが差分演算部から出力される差分Ｖｄよりも大きいときハイレベルの信号を出力し、電圧Ｖｄｔｃが差分演算部から出力される差分Ｖｄよりも小さいときローレベルの信号を出力する。
【００４４】
上記アナログスイッチ４２は、コンパレータ４１の出力信号がハイレベルのときオン、コンパレータ４１の出力信号がローレベルのときオフになる。
上記アナログスイッチ４３は、コンパレータ４１の出力信号がハイレベルのときオフ、コンパレータ４１の出力信号がローレベルのときオンになる。
【００４５】
従って、比較部４０は、図４に示すように、電圧Ｖｄｔｃ及び差分Ｖｄのうち小さい値をデューティ信号Ｓｓとして出力する。
また、上記制御信号出力部は、図４に示すように、比較部４０から出力されるデューティ信号Ｓｓと、三角波生成部で生成される三角波Ｓｔとの比較結果を制御信号Ｓｃとして出力する。すなわち、上記制御信号出力部は、デューティ信号Ｓｓが三角波Ｓｔよりも大きいときハイレベルになり、ディーティ信号Ｓｓが三角波Ｓｔよりも小さいときローレベルになる制御信号Ｓｃを出力する。
【００４６】
このようにスイッチングレギレータ１を構成しても、スイッチングレギレータ１が起動し電圧Ｖｄｔｃが電圧Ｖ１まで上昇するタイミング（図４に示す破線Ａのタイミング）から出力電圧Ｖｏｕｔが目標電圧Ｖｔに達するタイミング（図４に示す破線Ｂのタイミング）まで電圧Ｖｄｔｃは一定になるので、スイッチングレギレータ１が起動し電圧Ｖｄｔｃが電圧Ｖ１まで大きくなるタイミング（図４に示す破線Ａのタイミング）から出力電圧Ｖｏｕｔが目標電圧Ｖｔに達するタイミング（図４に示す破線Ｂのタイミング）まで制御信号Ｓｃのデューティは一定になる。
【００４７】
このように、本実施形態のスイッチングレギレータ１は、起動してから出力電圧Ｖｏｕｔが目標電圧Ｖｔに達するまでの間において一度、制御信号Ｓｃのデューティを一定に制御することができるので、図６に示すスイッチングレギレータ３０のように制御信号Ｓｃのデューティが無条件に徐々に大きくなる場合に比べて、出力電圧Ｖｏｕｔが目標電圧Ｖｔに近づいたときの制御信号Ｓｃのディーティを小さく絞ることができソフトスタート機能を有しても生じるオーバーシュートを抑えることができる。これにより、スイッチングレギレータ１は、高耐圧の高価な部品を使用せずに構成することができる。
【００４８】
なお、上記実施形態では、スイッチングレギレータ１が起動してから出力電圧Ｖｏｕｔが目標電圧Ｖｔに達するまでの間において二段階に上昇する電圧Ｖｄｔｃに基づいて制御信号Ｓｃを生成する構成であるが、スイッチングレギレータ１が起動してから出力電圧Ｖｏｕｔが目標電圧Ｖｔに達するまでの間において三段階以上上昇する電圧Ｖｄｔｃに基づいて制御信号Ｓｃを生成してもよい。
【００４９】
また、上記実施形態において、スイッチングレギレータ１の周囲温度が高い場合では、スイッチングレギレータ１の周囲温度が高くない場合に比べてコンデンサ４、５、３７の各容量や抵抗６〜８の各抵抗値が大きくなっている。このような状態のとき、スイッチングレギレータ１の起動時の電圧Ｖｄｔｃはスイッチングレギレータ１の周囲温度が高くない場合に比べてゆっくり上昇していくため、出力電圧Ｖｏｕｔが徐々に上昇していき、出力電圧Ｖｏｕｔがオーバーシュートする可能性が低くなる。従って、スイッチングレギレータ１の起動時の電圧Ｖｄｔｃがゆっくり上昇していく場合では、電圧Ｖｄｔｃを多段階で上昇させる必要がなくなる。
【００５０】
そこで、スイッチングレギレータ１の起動時の電圧Ｖｄｔｃの上昇率が小さいとき、多段階で変化させずに上昇する電圧Ｖｄｔｃを出力するように電圧制御回路３を構成してもよい。
【００５１】
図５は、このように構成される電圧制御回路３の動作を示すフローチャートである。
まず、電圧制御回路３は、ユーザや別のＥＣＵ（Ｅｌｅｃｔｒｉｃ  Ｃｏｎｔｒｏｌ  Ｕｎｉｔ）などから与えられるスイッチングレギレータ１の起動開始を示す信号が入力されたか否かを判断する（ステップＳ１）。
【００５２】
次に、電圧制御回路３は、スイッチングレギレータ１の起動開始を示す信号が入力されていないと判断すると（ステップＳ１がＮｏ）、スイッチングレギレータ１の起動動作を終了する。一方、電圧制御回路３は、スイッチングレギレータ１の起動開始を示す信号が入力されたと判断すると（ステップＳ１がｙｅｓ）、出力電圧Ｖｏｕｔが所定電圧α（第３の所定電圧）を越えているか否かを判断すると共に、制御回路３３を動作させスイッチングレギレータ１の起動を開始させる（ステップＳ２）。
【００５３】
次に、電圧制御回路３は、出力電圧Ｖｏｕｔが所定電圧αを越えていると判断すると（ステップＳ２がｎｏ）、電圧Ｖｄｔｃを多段階で上昇させる（ステップＳ３）。例えば、電圧制御回路３は、スイッチングレギレータ１の起動時、出力電圧Ｖｏｕｔが所定電圧αを越えていると判断すると、スイッチ９をオンさせるスイッチ制御信号Ｓ１及びスイッチ１０をオフさせるスイッチ制御信号Ｓ２を出力する。次に、電圧制御回路３は、出力電圧Ｖｏｕｔが目標電圧Ｖｔに達すると、スイッチ９をオフさせるスイッチ制御信号Ｓ１及びスイッチ１０をオフさせるスイッチ制御信号Ｓ２を出力する。
【００５４】
また、電圧制御回路３は、出力電圧Ｖｏｕｔが所定電圧αを越えていないと判断すると（ステップＳ２がｙｅｓ）、スイッチングレギレータ１の起動開始を示す信号が入力されてから所定時間ｔが経過した後の電圧Ｖｏｕｔが所定電圧αを越えているか否かを判断する（ステップＳ４）。例えば、目標電圧Ｖｔを４６Ｖとする場合、所定電圧αを４０Ｖ、所定時間ｔを５０ｍｓｅｃとする。
【００５５】
そして、電圧制御回路３は、スイッチングレギレータ１の起動開始を示す信号が入力されてから所定時間ｔが経過した後の出力電圧Ｖｏｕｔが所定電圧αを越えていると判断すると（ステップＳ４がｎｏ）、スイッチングレギレータ１の起動動作を終了する。一方、電圧制御回路３は、スイッチングレギレータ１の起動開始を示す信号が入力されてから所定時間ｔが経過した後の出力電圧Ｖｏｕｔが所定電圧αを越えていないと判断すると（ステップＳ４がｙｅｓ）、電圧Ｖｄｔｃを多段階で上昇させないようにする（ステップＳ５）。例えば、電圧制御回路３は、まず、スイッチングレギレータ１の起動時、出力電圧Ｖｏｕｔが所定電圧αを越えていないと判断すると、スイッチ９をオフさせるスイッチ制御信号Ｓ１及びスイッチ１０をオフさせるスイッチ制御信号Ｓ２を出力し、次に、所定時間ｔが経過した後の出力電圧Ｖｏｕｔも所定電圧αを越えていないと判断すると、スイッチ９をオフさせるスイッチ制御信号Ｓ１及びスイッチ１０をオフさせるスイッチ制御信号Ｓ２を出力し、そして、出力電圧Ｖｏｕｔが目標電圧Ｖｔに達すると、スイッチ９をオフさせるスイッチ制御信号Ｓ１及びスイッチ１０をオフさせるスイッチ制御信号Ｓ２を出力する。すなわち、スイッチングレギレータ１の起動開始を示す信号が電圧制御回路３に入力されてから所定時間ｔ経過後の出力電圧Ｖｏｕｔが所定電圧αを越えていないと電圧制御回路３により判断される場合、スイッチ９はスイッチングレギレータ１の起動時から出力電圧Ｖｏｕｔが目標電圧Ｖｔに達するまでオフし続ける。
【００５６】
このように電圧制御回路３を構成することにより、スイッチングレギレータ１の周囲温度の影響などにより出力電圧Ｖｏｕｔが徐々に上昇し出力電圧Ｖｏｕｔがオーバーシュートする可能性が低くなる場合において、電圧Ｖｄｔｃを多段階で上昇させてしまうことを防ぐことができる。そのため、出力電圧Ｖｏｕｔがオーバーシュートする可能性が低いときに電圧Ｖｄｔｃを多段階に変化させないようにすることができるので、スイッチングレギレータ１が起動してから出力電圧Ｖｏｕｔが目標電圧Ｖｔに達するまでにかかる時間を、電圧Ｖｄｔｃを多段階で上昇する場合に比べて短縮することができる。これにより、出力電圧Ｖｏｕｔがオーバーシュートすることを低減しつつ、スイッチングレギレータ１の起動時間が増大することを低減することができる。
【００５７】
また、このように構成されるスイッチングレギレータ１を、多くの制御機器を搭載するハイブリッド自動車や電気自動車などの電源回路として採用する場合は、ドライバーがイグニッションスイッチを操作してその電源回路を起動させてから各制御機器の起動が完了し走行可能状態になるまでの時間を短縮することができドライバーを待たせる時間を低減することができるため有効である。
【００５８】
また、上記実施形態のスイッチングレギレータ１は、さらに、スイッチングレギレータ１の周囲温度を検出するサーミスタなどの温度センサ（温度検出手段）を備え、電圧制御回路３がその温度センサで検出された温度に基づいて電圧Ｖｄｔｃを多段階に上昇させるか否かを判断するように構成してもよい。すなわち、電圧制御回路３は、温度センサで検出された温度が所定温度（例えば、電圧Ｖｄｔｃが所定電圧αを越えたときのスイッチングレギレータ１の周辺温度）を越えている場合、コンデンサ４、５、３７の各容量や抵抗６〜８の各抵抗値が大きくなっているため、電圧Ｖｄｔｃを多段階で上昇させない。一方、温度検出手段で検出された温度が所定温度を越えていない場合は、コンデンサ４、５、３７の各容量や抵抗６〜８の各抵抗値が大きくなっていないため、電圧Ｖｄｔｃを多段階で上昇させる。このように構成しても、出力電圧Ｖｏｕｔがオーバーシュートすることを低減しつつ、スイッチングレギレータ１の起動時間が増大することを低減することができる。
【００５９】
また、上記実施形態では、スイッチングレギレータ１の起動後に多段階に上昇する電圧Ｖｄｔｃに基づいて制御信号Ｓｃを生成する構成であるが、スイッチングレギレータ１の起動後に多段階に下降する電圧Ｖｄｔｃに基づいて制御信号Ｓｃを生成するように構成してもよい。この場合、スイッチングレギレータ１の起動後に電圧Ｖｄｔｃが多段階に下降するように電圧制御回路３の動作を変更する必要がある。また、パルス信号Ｓｐ２を生成する際、差分Ｖｄ及び三角波Ｓｔをそれぞれ反転する必要がある。また、ディーティ信号Ｓｓに基づいて制御信号Ｓｃを出力する際、差分Ｖｄ及び三角波Ｓｔをそれぞれ反転すると共にデューティ信号Ｓｓの下降に伴って制御信号Ｓｃのデューティが大きくなるように構成する必要がある。
【図面の簡単な説明】
【００６０】
【図１】本発明の実施形態のスイッチングレギレータを示す図である。
【図２】本実施形態のスイッチングレギレータにおける制御回路の内部で発生する各信号のタイミングチャートを示す図である。
【図３】本発明の他の実施形態のスイッチングレギレータにおける制御回路の比較部を示す図である。
【図４】他の実施形態のスイッチングレギレータにおける制御回路の内部で発生する各信号のタイミングチャートを示す図である。
【図５】他の実施形態のスイッチングレギレータにおける電圧制御回路の動作を示すフローチャートである。
【図６】既存のスイッチングレギレータを示す図である。
【図７】既存のスイッチングレギレータにおける制御回路の内部で発生する各信号のタイミングチャートを示す図である。
【符号の説明】
【００６１】
１  スイッチングレギレータ
２  電圧出力回路
３  電圧制御回路
４  コンデンサ
５  コンデンサ
６  抵抗
７  抵抗
８  抵抗
９  スイッチ
１０  スイッチ
３０  スイッチングレギレータ
３１  電圧変換回路
３２  電圧出力回路
３３  制御回路
３４  コイル
３５  スイッチング素子
３６  ダイオード
３７  コンデンサ
３８  抵抗
３９  コンデンサ
４０  比較部
４１  コンパレータ
４２  アナログスイッチ
４３  アナログスイッチ
Ｓｐ１  パルス信号（第１のパルス信号）
Ｓｐ２  パルス信号（第２のパルス信号）
【図１】
2008131848.tif 000003
【図２】
2008131848.tif 000004
【図３】
2008131848.tif 000005
【図４】
2008131848.tif 000006
【図５】
2008131848.tif 000007
【図６】
2008131848.tif 000008
【図７】
2008131848.tif 000009