(57)【要約】【課題】ユーザ側でコンテンツ等の情報を書き換えることができないようにした安価なメモリ装置及びその製造方法の提供を課題とする。【解決手段】コンピュータＰ１のインターフェイス用コネクタＰ２に接続可能なコネクタ３０を外部に出してケース１０にメモリを収容したメモリ装置１００を製造する際、メモリにデータを書き込み可能であるとともにライトプロテクト信号（書き込みの可否を表す信号）を入力して該信号が書き込み不可の状態である時にデータを書き込み不可になる不揮発性メモリ４０を用い、不揮発性メモリ４０に入力されるライトプロテクト信号が書き込み不可の状態にされて該不揮発性メモリ４０がケース１０に収容されているメモリ装置１００を製造する。【選択図】図３
2008233972.tif 000002
【特許請求の範囲】
【請求項１】
コンピュータのインターフェイス用コネクタに接続可能なコネクタを外部に出してケースにメモリを収容したメモリ装置であって、
前記メモリは、データを書き込み可能であるとともに書き込みの可否を表す信号を入力して該信号が書き込み不可の状態である時にデータを書き込み不可になる不揮発性メモリとされ、入力される前記書き込みの可否を表す信号が書き込み不可の状態にされて前記ケースに収容されていることを特徴とするメモリ装置。
【請求項２】
前記ケースに前記不揮発性メモリが収容される時に前記信号が書き込み不可の状態にされて該不揮発性メモリが前記コンピュータからデータを書き込み不可にされたことを特徴とする請求項１に記載のメモリ装置。
【請求項３】
本メモリ装置の使用状況を表す情報に基づいて前記不揮発性メモリのデータを消す条件が成立したか否かを判断して条件成立時に前記信号を書き込み可の状態にして前記不揮発性メモリのデータを消すデータ消去手段が設けられていることを特徴とする請求項１又は請求項２に記載のメモリ装置。
【請求項４】
前記使用状況を表す情報が現在の年月日及び時刻の少なくとも一部を表す情報とされ、
前記データ消去手段は、前記コンピュータから現在の年月日及び時刻の少なくとも一部を表す情報を入手し、該情報に基づいて前記不揮発性メモリのデータを消す条件が成立したか否かを判断して条件成立時に前記信号を書き込み可の状態にして前記不揮発性メモリのデータを消すことを特徴とする請求項３に記載のメモリ装置。
【請求項５】
前記使用状況を表す情報が本メモリ装置に通電された回数とされ、
前記データ消去手段は、本メモリ装置に通電された回数をカウントし、前記不揮発性メモリのデータを消す通電回数と前記カウントした回数とを対比して前記不揮発性メモリのデータを消す条件が成立したか否かを判断して条件成立時に前記信号を書き込み可の状態にして前記不揮発性メモリのデータを消すことを特徴とする請求項３に記載のメモリ装置。
【請求項６】
前記不揮発性メモリは、前記書き込みの可否を表す信号を入力する端子を有して該信号が書き込み不可の状態である時にデータを書き込み不可になる半導体メモリとされ、
前記ケースは、開いた状態で前記半導体メモリを入れて閉じることにより信号線を切断する構造を有し、
前記半導体メモリを入れた前記ケースが閉じる動作をした時に前記信号線が切断されて前記端子に入力される信号が書き込み不可の状態にされたことを特徴とする請求項１〜請求項５のいずれか一項に記載のメモリ装置。
【請求項７】
前記不揮発性メモリは、前記書き込みの可否を表す信号を入力する端子を有して該信号が書き込み不可の状態である時にデータを書き込み不可になる半導体メモリとされ、
前記ケースは、開いた状態で前記半導体メモリを入れて閉じることにより信号線を導通させる構造を有し、
前記半導体メモリを入れた前記ケースが閉じる動作をした時に前記信号線が導通して前記端子に入力される信号が書き込み不可の状態にされたことを特徴とする請求項１〜請求項５のいずれか一項に記載のメモリ装置。
【請求項８】
コンピュータのインターフェイス用コネクタに接続可能なコネクタを外部に出してケースにメモリを収容したメモリ装置であって、
前記メモリを実装したプリント回路板が前記ケースに収容されるとともに、前記コネクタを介して前記コンピュータとデータを送受しながら前記メモリに対してデータの読み書きを行う制御回路が前記プリント回路板に形成され、
前記メモリは、書き込みの可否を表すライトプロテクト信号を入力するライトプロテクト端子を有して該ライトプロテクト信号が書き込み不可の状態である時にデータを書き込み不可になるフラッシュメモリとされ、
前記ケースは、前記フラッシュメモリを実装し前記制御回路を形成したプリント回路板を入れて開状態から閉じることにより該プリント回路板を収容し信号線を切断する構造を有し、
前記プリント回路板を入れた前記ケースが閉じる動作をした時に前記信号線が切断されて前記ライトプロテクト端子に入力される信号が書き込み不可の状態にされることにより前記フラッシュメモリが前記コンピュータからデータを書き込み不可にされ、
前記制御回路は、前記コンピュータから現在の年月日及び時刻の少なくとも一部を表す情報を入手し、該情報に基づいて前記フラッシュメモリのデータを消す条件が成立したか否かを判断して条件成立時に前記ライトプロテクト信号を書き込み可の状態にして前記フラッシュメモリのデータを消すことを特徴とするメモリ装置。
【請求項９】
コンピュータのインターフェイス用コネクタに接続可能なコネクタを外部に出してケースにメモリを収容したメモリ装置の製造方法であって、
前記メモリにデータを書き込み可能であるとともに書き込みの可否を表す信号を入力して該信号が書き込み不可の状態である時にデータを書き込み不可になる不揮発性メモリを用い、該不揮発性メモリに入力する前記書き込みの可否を表す信号を書き込み不可の状態にして該不揮発性メモリを前記ケースに収容してメモリ装置を製造することを特徴とするメモリ装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンピュータのインターフェイス用コネクタに接続可能なコネクタを外部に出してケースにメモリを収容したメモリ装置及びその製造方法に関する。
【背景技術】
【０００２】
現在、ＵＳＢ（Universal Serial Bus）規格のコネクタをケースから外部へ突出させたコンパクトタイプの携帯可能なＵＳＢメモリがパーソナルコンピュータのＵＳＢコネクタに接続されて使用されている。このようなＵＳＢメモリとして、ＵＳＢコネクタとフラッシュメモリとＵＳＢ制御器とを有するＵＳＢフラッシュメモリ装置が特表２００２−５４１５５４号公報に開示されている。また、特表２００３−５２４８４２号公報には、ユーザがデータをフラッシュメモリに書き込むことのできる第１の位置とデータがフラッシュメモリに書込まれることを阻止する第２の位置との間で可動な手動スイッチを有するポータブルＵＳＢメモリが記載されている。従って、ＵＳＢメモリのユーザは、手動スイッチを操作してフラッシュメモリのデータを書き換えることができる。
【０００３】
近年、ＵＳＢメモリに高容量の半導体メモリが内蔵されるようになっている。そこで、半導体メモリに動画や音声やソフトウェア等のコンテンツを記録した状態でＵＳＢメモリを供給することが考えられる。
【特許文献１】特表２００２−５４１５５４号公報
【特許文献２】特表２００３−５２４８４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述したコンテンツは、ユーザに書き換えられないようにされるのが望ましい。従って、特表２００３−５２４８４２号公報に記載の手動スイッチは無い方がよい。ここで、ＵＳＢメモリにデータの書き換えのできないＲＯＭを用いることにすると、コンテンツを記録したＵＳＢメモリの製品を開発する段階ではフラッシュメモリを実装したプリント回路板を用い、製造の際にフラッシュメモリをＲＯＭに置き換える必要がある。しかし、フラッシュメモリとＲＯＭとは端子の配置が異なるため、ＲＯＭ実装用のプリント配線板を別途設計する必要があり、ＵＳＢメモリの価格アップに繋がる。
【０００５】
本発明は、上記課題に鑑みてなされたもので、ユーザ側でコンテンツ等の情報を書き換えることができないようにした安価なメモリ装置及びその製造方法の提供を目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明は、コンピュータのインターフェイス用コネクタに接続可能なコネクタを外部に出してケースにメモリを収容したメモリ装置であって、
前記メモリは、データを書き込み可能であるとともに書き込みの可否を表す信号を入力して該信号が書き込み不可の状態である時にデータを書き込み不可になる不揮発性メモリとされ、入力される前記書き込みの可否を表す信号が書き込み不可の状態にされて前記ケースに収容されていることを特徴とする。
【０００７】
また、本発明は、コンピュータのインターフェイス用コネクタに接続可能なコネクタを外部に出してケースにメモリを収容したメモリ装置の製造方法であって、
前記メモリにデータを書き込み可能であるとともに書き込みの可否を表す信号を入力して該信号が書き込み不可の状態である時にデータを書き込み不可になる不揮発性メモリを用い、該不揮発性メモリに入力する前記書き込みの可否を表す信号を書き込み不可の状態にして該不揮発性メモリを前記ケースに収容してメモリ装置を製造することを特徴とする。
【０００８】
不揮発性メモリがケースに収容されている状態でコンピュータからデータを書き込み不可にされているので、ユーザ側でコンテンツ等の情報を書き換えることができない。また、不揮発性メモリがケースに収容されていない状態でコンピュータからデータを書き込み可能としておけば、不揮発性メモリに情報が容易に記録され、メモリ装置の製品開発時と生産時とでプリント配線板を別々に設計する必要が無い。
【０００９】
上記不揮発性メモリには、フラッシュメモリ等の不揮発性半導体メモリが含まれる。
【発明の効果】
【００１０】
請求項１に係る発明によれば、ユーザ側でコンテンツ等の情報を書き換えることができないようにした安価なメモリ装置を提供することができる。
請求項２に係る発明では、不揮発性メモリのデータを書き換え不可にさせることが容易になるので、より安価なメモリ装置を提供することができる。
請求項３に係る発明では、メモリ装置の使用状況に応じて情報が消去されるので、情報を書き換え不可にしたメモリ装置の利便性を向上させることができる。
【００１１】
請求項４に係る発明では、現在の年月日及び時刻の少なくとも一部に応じて情報が消去されるので、情報を書き換え不可にしたメモリ装置の利便性をさらに向上させることができる。
請求項５に係る発明では、通電回数に応じて情報が消去されるので、情報を書き換え不可にしたメモリ装置の利便性をさらに向上させることができる。
請求項６に係る発明では、不揮発性メモリのデータを書き換え不可にさせることがさらに容易になるので、さらに安価なメモリ装置を提供することができる。
【００１２】
請求項７に係る発明では、不揮発性メモリのデータを書き換え不可にさせることがさらに容易になるので、さらに安価なメモリ装置を提供することができる。
請求項８に係る発明では、ユーザ側でコンテンツ等の情報を書き換えることができないようにした利便性の高い安価なメモリ装置を提供することができる。
請求項９に係る発明では、ユーザ側でコンテンツ等の情報を書き換えることができない安価なメモリ装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１３】
（１）メモリ装置の構成：
図１は本発明の一実施形態に係るメモリ装置１００を接続可能なパーソナルコンピュータＰＣのハードウェア構成をメモリ装置１００ともに示すブロック図、図２と図３はメモリ装置１００を示す図、図４は表ケース１２の内側の構造を示す斜視図、図５はプリント回路板２０の実装面２２ａを示す平面図、図６はプリント回路板２０に形成された回路を示す回路図である。
【００１４】
本発明を適用可能なメモリ装置は、コンピュータのインターフェイス用コネクタに接続可能なコネクタを外部に出してケースにメモリを収容したメモリ装置であればよく、汎用のＵＳＢ規格やシリアルＳＣＳＩ（Serial Small Computer System Interface）規格等のシリアルインターフェイス規格のメモリ装置でもよいし、汎用のＳＣＳＩ規格等のパラレルインターフェイス規格のメモリ装置でもよい。また、本メモリ装置は、コンパクトタイプの携帯可能な小型装置であると好適であり、ケースからケーブルを介してコネクタを有する装置でもよいが、ケースから直接コネクタが突出した装置であると好適である。さらに、本メモリ装置は、コンピュータから供給される電力で動作する装置であると、好適である。
本メモリ装置を接続可能なコンピュータには、パーソナルコンピュータやＰＤＡ（Personal Digital Assistant）等の端末等が用いられる。
【００１５】
図１に示すように、ＰＣでは、ＣＰＵ  Ｐ１、半導体メモリＰ２，Ｐ３、タイマ回路Ｐ４、ポインティングデバイスやキーボードといった入力装置Ｐ５、ディスプレイや音声出力装置といった出力装置Ｐ６、ハードディスクドライブや光ディスクドライブといった記憶装置Ｐ７、インターフェイス（Ｉ／Ｆ）Ｐ８、等が、所定のシステムバスＰ１ａに接続され、互いに情報を入出力可能とされている。Ｉ／Ｆ  Ｐ８には、メモリ装置のコネクタ３０を嵌合可能なインターフェイス用コネクタＰ９が接続されている。タイマ回路Ｐ４は、現在の日時を計時する。ＣＰＵ  Ｐ１は、ＲＯＭ  Ｐ２に書き込まれた制御プログラムに従って、適宜、ＯＳ（Operating System）及びＩ／Ｆ制御プログラム等のアプリケーションプログラム（ＡＰＬ）並びに各種情報を記憶装置Ｐ７からＲＡＭ  Ｐ３へ読み出して制御プログラムを実行する処理を行い、ＰＣ全体の動作を制御している。
Ｉ／Ｆ  Ｐ８には、汎用のＵＳＢ規格やシリアルＳＣＳＩ規格等のシリアルインターフェイス、汎用のＳＣＳＩ規格等のパラレルインターフェイス、等を用いることができる。Ｉ／Ｆ  Ｐ８にＵＳＢインターフェイスが用いられる場合、コネクタＰ９にはＵＳＢ用のコネクタが用いられる。ＰＣは、メモリ装置１００からデータを読み出す時、データのアドレスを指定しながらデータの読み出し要求をメモリ装置１００に出力する。なお、メモリ装置の製品開発時、すなわち、ケース１０にプリント回路板２０が収容されていない時、ＰＣは、書き込むアドレスを指定しながらデータの書き込み要求をメモリ装置１００に出力することにより、データをメモリ装置１００に書き込むことができる。
【００１６】
図３に示すように、メモリ装置１００は、コネクタ３０やメモリ４０やコントロールＩＣ５２等を実装したプリント回路板２０を表ケース１２と裏ケース１４とで挟み込んで形成される。ここで、メモリ４０は、データを書き込み可能な不揮発性メモリとされ、ライトプロテクト信号（書き込みの可否を表す信号）を入力して該信号が書き込み不可の状態である時にデータを書き込み不可になる不揮発性メモリとされている。不揮発性メモリ４０は、フラッシュメモリ等の半導体メモリが用いられ、例えば動画や音声やソフトウェア等のコンテンツ等が予め書き込まれる。図２に示すように表ケース１２と裏ケース１４とからなるケース１０に不揮発性メモリ４０が収容されている時、不揮発性メモリ４０に入力されるライトプロテクト信号が書き込み不可の状態にされ、ＰＣから不揮発性メモリ４０にデータを書き込むことができない。従って、本メモリ装置１００は、メモリ４０に入力されるライトプロテクト信号が書き込み不可の状態にされてケース１０に収容されているメモリ装置といえる。
また、本メモリ装置１００は、メモリ４０がケース１０に収容される時にコンピュータＰＣからデータを書き込み不可にされたメモリ装置とされている。
【００１７】
表裏ケース１２，１４は、例えば、樹脂成形材料等を射出成形等により成形することにより、形成することができる。ケース１０の材質は、絶縁材料が好ましい。むろん、プリント回路板２０に形成される回路から絶縁されていれば、板金等の金属をプレス加工等により成形してケース１０を形成してもよい。
図３と図４に示すように、ケース１２，１４は、プリント回路板２０を収容するための溝１２ａ，１４ａが形成されている。また、表ケース１２には裏ケース１４に向けて突出した係止用突起１２ｂが複数形成され、裏ケース１４には係止用穴１４ｂが各突起１２ｂに対応して形成されている。従って、各突起１２ｂを各穴１４ｂに挿入して裏ケース１４に係止させると、表裏ケース１２，１４が互いに固定される。
【００１８】
また、ケース１０は、開状態（開いた状態）で不揮発性メモリ４０を入れて閉じることによりプリント回路板２０の被切断部２４を切断する切断構造ＳＴ１を有している。この切断構造ＳＴ１は、プリント回路板の被切断部２４の位置に合わせて表ケースの溝１２ａに形成した凹部１３と、前記被切断部２４の位置に合わせて裏ケースの溝１４ａに形成した凸部１５とから構成されている。この凸部１５は、凹部１３よりも若干小さく形成されている。図５に示すように信号線２５が被切断部２４を通っているため、ケーシング時に切断構造ＳＴ１が信号線２５を切断する。
【００１９】
図５に示すように、プリント回路板２０は、プリント基板とされた基板部２２にコネクタ３０や不揮発性メモリ４０やコントロールＩＣ５２等の電子部品が実装されて形成されている。プリント回路板２０に形成されたプリント回路は、コンピュータＰＣに対する信号の送受及び不揮発性メモリ４０に対するデータの読み書きを制御する制御回路５０を有している。また、プリント回路板２０には、ケース１０が閉じる動作をした時に制御回路５０から物理的に切断される被切断部２４が形成されている。図５に示す被切断部２４は、プリント回路板２０の下側縁部２０ａに形成され、該下側縁部からの切れ込みが予め左右の縁部に形成され、上側縁部２４ａが切断され易くされている。
【００２０】
コネクタ３０には、上述した汎用のＵＳＢ規格やシリアルＳＣＳＩ規格等のシリアルインターフェイス、汎用のＳＣＳＩ規格等のパラレルインターフェイス、等を用いることができる。コネクタ３０は、コンピュータＰＣ側のコネクタＰ９と嵌合して電気的に接続される。例えば、ＵＳＢ規格のコネクタでは、図６に示すように、電源端子Ｖ、グランド端子ＧＮＤ、信号端子Ｄ＋，Ｄ−が設けられる。本メモリ装置１００は、コネクタＰ９，３０が接続されるとＰＣから通電され、コネクタ３０のＶ端子に供給される電力をメモリ４０や制御回路に供給する。
【００２１】
不揮発性メモリ４０には、例えば、書き込みの可否を表すライトプロテクト信号（ＷＰ信号）を入力するライトプロテクト端子ＷＰを有するフラッシュメモリを用いることができる。ＷＰ信号は、例えば、メモリ４０への書き込み許可がＨ（High）レベルの電位で表され、メモリ４０への書き込み不可がＬ（Low）レベルの電位で表される負論理の信号とされる。従って、メモリ４０は、ＷＰ端子４２がＨ（書き込み可の状態）である時にデータを書き込み可能になり、ＷＰ端子４２がＬ（書き込み不可の状態）の状態であるときにデータを書き込み不可になる。むろん、メモリ４０は、正論理のＷＰ信号で動作するメモリ、すなわち、ＷＰ端子がＬの状態である時に書き込み可能になり、ＷＰ端子がＨの状態である時に書き込み不可になるメモリでもよい。この場合、ＷＰ信号には、メモリ４０への書き込み不可がＨで表される信号を使用すればよい。
メモリ４０には、上記ＷＰ端子以外に、例えば、電源端子Ｖ、グランド端子ＧＮＤ、ライトイネーブル端子ＷＥ、リードイネーブル端子ＲＥ、アドレス端子Ａｎ、データ端子Ｄｎ、等の端子を有する半導体メモリを用いることができる。
【００２２】
制御回路５０は、コントロールＩＣ５２及びその周辺回路から構成され、コネクタ３０を介してコンピュータＰＣとデータを送受しながらメモリ４０に対してデータの読み書きを行う。コントロールＩＣ５２には、例えば、コネクタ３０の各端子Ｖ，ＧＮＤ，Ｄ＋，Ｄ−に接続される端子Ｖ，ＧＮＤ，Ｄ＋，Ｄ−、メモリ４０の各端子ＷＰ，ＷＥ，ＲＥ，Ａｎ，Ｄｎに接続される端子ＷＰ，ＷＥ，ＲＥ，Ａｎ，Ｄｎ、等の端子を有する半導体集積回路を用いることができる。ここで、コントロールＩＣのＷＰ端子５４とメモリのＷＰ端子４２とを繋ぐＷＰ信号線２５は、図５に示す被切断部２４を通り、該被切断部よりもメモリ４０側で高抵抗Ｒ１の一端が接続されている。高抵抗Ｒ１の他端は、グランドラインＧＮＤに接続されている。従って、信号線２５が導通している時にはコントロールＩＣのＷＰ端子５４の出力がメモリのＷＰ端子４２に入力され、信号線２５が切断された時にはメモリのＷＰ端子４２の入力電位がＬレベルになる。
なお、メモリのＷＰ端子に接続されるコントロールＩＣの端子は、信号出力用のＩ／Ｏ端子とされてもよい。
【００２３】
コントロールＩＣ５２は、概略、図１０に示すステップＳ１０２−Ｓ１０４の処理を行い、コンピュータＰＣと信号を送受しながらメモリ４０からデータを読み出す。すなわち、コントロールＩＣ５２は、コネクタ３０を介してコンピュータＰＣからデータの読み出し要求を入力すると、ＷＰ端子５４からＬレベルのＷＰ信号を出力しながら前記読み出し要求に含まれるアドレスのデータをメモリ４０から読み出し、該データを信号端子からＰＣに対して出力する。また、プリント回路板２０がケース１０に収容される前には図１０に示すステップＳ１０６，Ｓ１１０の処理を行い、コンピュータＰＣと信号を送受しながらメモリ４０にデータを書き込むことが可能である。すなわち、コントロールＩＣ５２は、コネクタ３０を介してコンピュータＰＣからデータの書き込み要求を入力すると、ＷＰ端子５４からＨレベルのＷＰ信号を出力しながら前記書き込み要求に含まれるアドレスに対して該書き込み要求に含まれるデータを書き込む。なお、コントロールＩＣ５２には、論理回路を組み合わせた集積回路を用いることができ、ＣＰＵやＲＯＭやＲＡＭを有するマイコンを用いてもよい。
【００２４】
（２）メモリ装置の製造方法並びに作用及び効果：
図３と図７は、メモリ装置１００を製造する様子を示している。
メモリ装置１００を製造するには、まず、表裏の各ケース１２，１４を形成し、不揮発性メモリ４０を実装し制御回路５０を形成したプリント回路板２０を形成する。次に、プリント回路板２０の裏面２２ｂを裏ケース１４に向けてプリント回路板２０を裏ケースの溝１４ａに入れ、プリント回路板の実装面２２ａ側を表ケースの溝１２ａに入れて、開状態のケース１０を閉じていく。そして、各係止用突起１２ｂが各係止用穴１４ｂに挿入して裏ケース１４に係止すると、表裏ケース１２，１４が互いに固定され、ケース１０内の収容空間ＳＰ１にプリント回路板２０が収容されて、メモリ装置１００が形成される。このときの状態が、図２の斜視図と図８の垂直断面図に示されている。
【００２５】
ここで、ケース１０に切断構造１３，１５が形成されているので、図８に示すように、裏ケースの凸部１５が被切断部２４を凹部１３内に押し込んで切断する。すなわち、プリント回路板を入れたケース１０が閉じる動作をした時にＷＰ信号線２５が切断され、メモリのＷＰ端子４２に入力されるＷＰ信号が常時Ｌレベル（書き込み不可の状態）にされる。これにより、不揮発性メモリ４０は、コンピュータＰＣからデータを書き込み不可とされる。
以上より、本発明には、メモリにデータを書き込み可能な不揮発性メモリを用い、該不揮発性メモリをケースに収容する時にコンピュータから該不揮発性メモリへデータを書き込むことができないようにしてメモリ装置を製造するメモリ装置の製造方法が含まれる。また、本発明には、メモリがデータを書き込み可能な不揮発性メモリとされ、該不揮発性メモリがケースに収容される時にコンピュータからデータを書き込み不可にされたメモリ装置が含まれる。
【００２６】
不揮発性メモリがケースに収容されている状態でコンピュータからデータを書き込み不可にされているので、メモリ装置のユーザがコンテンツ等の情報を書き換えることができない。また、ケースに不揮発性メモリが収容される前にはコンピュータからデータを書き込み可能であるので、不揮発性メモリにデータが容易に記録され、メモリ装置の製品開発時と製造時とでプリント回路板を別々に設計する必要が無い。従って、ユーザ側でメモリの情報を書き換えることができないようにしたメモリ装置を安価に製造することができる。
また、ケースを閉じるだけで信号線が切断されるので、容易にコンピュータから不揮発性メモリへのデータの書き込みを不可能にさせることができる。従って、メモリ装置の製造コストをさらに低減させることができる。
【００２７】
さらに、切断された被切断部２４が表ケースの凹部１３内に隔離されるので、ケース１０内に被切断部２４が残されても問題が生じない。加えて、被切断部２４があった部分に凸部１５が入るので、プリント回路板２０が凸部１５で位置決めされて固定される利点もある。なお、上述したような凸部を表ケースに形成して上述したような凹部を裏ケースに形成しても同様の作用、効果が得られるが、裏ケース１４に凸部１５を形成し表ケース１２に凹部１３を形成するとケース１０内の狭い空間を有効利用することができる点で好適である。
【００２８】
（３）変形例：
コンピュータから不揮発性メモリがデータを書き込み不可にされることには、メモリ装置内の制御回路がコンピュータからのデータの書き込みを禁止しながら不揮発性メモリのデータを書き換え可能であることも含まれる。
図９−図１１には、一定の条件が成立した時にコントロールＩＣ５２が不揮発性メモリ４０のデータを消す処理を行うメモリ装置を示している。本変形例の制御回路（データ消去手段）５０は、本メモリ装置の使用状況を表す情報に基づいて不揮発性メモリのデータを消す条件が成立したか否かを判断し、条件成立時にＷＰ信号を書き込み可の状態にして不揮発性メモリ４０のデータを消す。これにより、メモリ装置の使用状況に応じて情報が消去されるので、情報を書き換え不可にしたメモリ装置の利便性を向上させることができる。
【００２９】
本コントロールＩＣ５２は、信号入力用のＩ／Ｏ端子を有する集積回路（マイコンを含む）とされている。このＩ／Ｏ端子は、信号線２６でグランドに接続されている。信号線２６は、被切断部２４を通り、該被切断部よりもＩ／Ｏ端子側で高抵抗Ｒ２の一端が接続されている。高抵抗Ｒ２の他端は、電源ラインＶに接続されている。従って、信号線２６が導通している時にはＩ／Ｏ端子の入力電位がＬレベルとなり、信号線２６が切断された時にはＩ／Ｏ端子の入力電位がＨレベルになる。一方、コントロールＩＣのＷＰ端子５４とメモリのＷＰ端子４２とは、被切断部２４を通らないＷＰ信号線２５で接続されている。不揮発性メモリのデータを消す条件が成立していない時、コントロールＩＣ５２は、ＷＰ端子５４から常時Ｌレベル（書き込み不可の状態）のＷＰ信号を出力する。また、不揮発性メモリ４０は、フラッシュメモリ等の半導体メモリとされ、メモリ４０のデータを消す日時を表す情報（有効期限Ｔｓ）が記憶されている。
一方、コンピュータＰＣは、メモリ装置１００から日時情報の出力要求を入手した時にタイマ回路Ｐ４から現在の日時を表す情報Ｔｎを入手してメモリ装置１００に対して出力する機能を有するものとする。
【００３０】
コントロールＩＣ５２は、図１０に示すメモリ管理処理をメモリ装置の製品開発時及び生産時に行う。本処理は、コンピュータからメモリ装置に電力が供給されている間、繰り返し行われる。
処理を開始すると、コントロールＩＣ５２は、まず、コネクタ３０を介してコンピュータＰＣからデータの読み出し要求が入力されたか否かを判断する（ステップＳ１０２。以下、「ステップ」の記載を省略）。条件不成立時、Ｓ１０６に進む。条件成立時、ＷＰ端子５４からＬレベル（書き込み不可の状態）のＷＰ信号を出力しながら前記読み出し要求に含まれるアドレスのデータをメモリ４０から読み出し、該データを信号端子からＰＣに対して出力する（Ｓ１０４）。
【００３１】
Ｓ１０６では、コネクタ３０を介してコンピュータＰＣからデータの書き込み要求が入力されたか否かを判断する。条件不成立時、本処理を終了する。条件成立時、Ｉ／Ｏ端子の入力電位がＨレベル（切断状態）か否かを判断する（Ｓ１０８）。被切断部２４が切断されていない製品開発時には信号線２６が導通してＩ／Ｏ端子がＬレベルとなっているため、Ｓ１１０でＷＰ端子５４からＨレベル（書き込み可の状態）のＷＰ信号を出力しながら前記書き込み要求に含まれるアドレスに対して該書き込み要求に含まれるデータを書き込み、本処理を終了する。一方、被切断部２４が切断された生産後には信号線２６が切断されてＩ／Ｏ端子がＨレベルとなっているため、Ｓ１１０の処理を行わずに本処理を終了する。
以上より、メモリ装置のユーザ側は不揮発性メモリに書き込まれた情報を書き換えることができない。
なお、信号線２６が導通している時にＩ／Ｏ端子の入力電位がＨレベルとされ、信号線２６が切断された時にＩ／Ｏ端子の入力電位がＬレベルとされてもよい。この場合、Ｓ１０８ではＩ／Ｏ端子の入力電位がＬレベルか否かを判断すればよい。
【００３２】
また、コントロールＩＣ５２は、図１１に示すように、現在の日付及び時刻を表す日時情報（メモリ装置の使用状況を表す情報）Ｔｎに基づいて不揮発性メモリのデータを消す条件成立の可否を判断する。同図に示す有効期限管理処理は、コンピュータからメモリ装置に電力が供給されている間、上記メモリ管理処理と並列して繰り返し行われる。
処理を開始すると、コントロールＩＣ５２は、まず、ＰＣに対して日時情報の出力要求を出力し、ＰＣから現在の日時を表す情報Ｔｎを入手する（Ｓ２０２）。次に、メモリ４０から有効期限Ｔｓを読み出す（Ｓ２０４）。むろん、Ｓ２０４の処理はＳ２０２の処理前に行われてもよい。そして、両情報Ｔｎ，Ｔｓを対比し、現在の日時Ｔｎが有効期限Ｔｓを過ぎたか否かを判断する（Ｓ２０６）。なお、Ｔｎ，Ｔｓを日時が後になるほど大きくなる数値情報にすると、Ｔｎ＞Ｔｓであるか否かを判断すればよい。現在の日時Ｔｎが有効期限Ｔｓを過ぎていない場合、不揮発性メモリのデータを消す条件が成立していないため、本処理を終了する。一方、現在の日時Ｔｎが有効期限Ｔｓを過ぎた場合、不揮発性メモリのデータを消す条件が成立したことになり、Ｌレベル（書き込み不可の状態）であったＷＰ端子５４からＨレベル（書き込み可の状態）のＷＰ信号を出力し、この状態で不揮発性メモリ４０に記憶されているデータを消去し（Ｓ２０８）、本処理を終了する。
【００３３】
不揮発性メモリに書き込まれる情報には、著作権等の関係で有効期限を設定したい情報もある。本メモリ装置では、このような情報が不揮発性メモリに書き込まれても有効期限Ｔｓ後に消去されるので、利便性が向上する。
【００３４】
なお、コントロールＩＣがＰＣに対して日時情報の出力要求を出力する機能を有していない場合、メモリ装置を接続したＰＣが一定時間毎に現在の日時Ｔｎをメモリ装置に対して出力すれば、コントロールＩＣはＰＣから現在の日時Ｔｎが入力された時点で有効期限管理処理を開始して有効期限後に不揮発性メモリのデータを消去することができる。
また、ＰＣから現在の日時Ｔｎを入手すればメモリ装置にタイマ回路を設けなくてよい点で好適であるものの、メモリ装置にタイマ回路を設けて該タイマ回路から現在の日時Ｔｎを入手して有効期限管理処理を行ってもよい。
【００３５】
さらに、不揮発性メモリに有効期限Ｔｓを書き込むと有効期限Ｔｓの違いによってコントロールＩＣを別々に用意しなくてよい点で好適であるものの、コントロールＩＣに有効期限Ｔｓを保持させて該有効期限Ｔｓを読み出して有効期限管理処理を行ってもよい。
さらに、情報Ｔｎ，Ｔｓは、年月日及び時刻の少なくとも一部を表す情報であればよく、年を表す年情報でも、月を表す月情報でも、日付を表す日付情報でも、時刻を表す時刻情報でも、これらを組み合わせた情報でもよい。
【００３６】
さらに、現在の年月日及び時刻の少なくとも一部を表す情報Ｔｎと不揮発性メモリのデータを消す年月日及び時刻の少なくとも一部を表す情報Ｔｓとを対比してデータを消す条件成立の可否を判断する以外にも、メモリ装置への通電時間Ｔｅを計測し該通電時間Ｔｅに基づいてデータを消す条件成立の可否を判断してもよい。
【００３７】
また、図１２に示す変形例は、本メモリ装置の使用状況を表す情報として本メモリ装置に通電された回数Ｃｅを用いる有効回数管理処理を示している。コントロールＩＣ５２は、メモリ装置１００への通電が開始された時に本処理を行う。なお、図９に示す回路がプリント回路板２０に形成され、図１０に示すメモリ管理処理がコントロールＩＣ５２で繰り返し行われるものとする。また、不揮発性メモリ４０は、フラッシュメモリ等の半導体メモリとされ、メモリ４０のデータを消す通電回数を表す情報（図９に示す有効回数Ｃｓ）を記憶しているものとする。さらに、不揮発性メモリ４０は、通電回数を表すカウンタＣｅを有し、ケース１０にプリント回路板２０が収容された時点でカウンタＣｅが０にされているものとする。
【００３８】
処理を開始すると、コントロールＩＣ５２は、まず、ＷＰ端子５４からＨレベル（書き込み可の状態）のＷＰ信号を出力し、この状態でカウンタＣｅの値を１だけ増加させる（Ｓ３０２）。これにより、本メモリ装置に通電された回数Ｃｅがカウントされる。その後、ＷＰ端子５４からＬレベル（書き込み不可の状態）のＷＰ信号を出力しておく。次に、メモリ４０から有効回数Ｃｓを読み出す（Ｓ３０４）。むろん、Ｓ３０４の処理はＳ３０２の処理前に行われてもよい。そして、両情報Ｃｅ，Ｃｓを対比し、現在の通電回数Ｃｅが有効回数Ｃｓを超えたか否かを判断する（Ｓ３０６）。現在の通電回数Ｃｅが有効回数Ｃｓを超えていない場合、不揮発性メモリのデータを消す条件が成立していないため、本処理を終了する。一方、現在の通電回数Ｃｅが有効回数Ｃｓを超えた場合、不揮発性メモリのデータを消す条件が成立したことになり、Ｌレベル（書き込み不可の状態）であったＷＰ端子５４からＨレベル（書き込み可の状態）のＷＰ信号を出力し、この状態で不揮発性メモリ４０に記憶されているデータを消去し（Ｓ３０８）、本処理を終了する。
【００３９】
不揮発性メモリに書き込まれる情報には、著作権等の関係で有効な通電回数を設定したい情報もある。本メモリ装置では、このような情報が不揮発性メモリに書き込まれても有効回数Ｃｓ後に消去されるので、利便性が向上する。
【００４０】
上述した各種の実施形態において、プリント回路板に被切断部２４を設ける代わりに、図１３に示すようなワイヤ１２５をプリント回路板１２０に設けてもよい。本プリント回路板１２０に形成されたプリント回路は、コンピュータＰＣに対する信号の送受及び不揮発性メモリ４０に対するデータの読み書きを制御する制御回路１５０を有している。また、プリント回路板１２０の下側縁部２０ａには、上記被切断部２４に相当する位置に切欠１２４が形成されている。この切欠１２４には、ケース１０が閉じる動作をした時に裏ケースの凸部１５が挿入される。ここで、コントロールＩＣ５２のＷＰ端子５４とメモリのＷＰ端子４２とを繋ぐＷＰ信号線の一部がワイヤ１２５とされ、このワイヤ１２５の両端が切欠１２４を跨いで基板部２２に接続されている。このワイヤ１２５は、ケース１０が閉じる動作をした時に切断機構１３，１５で切断されるようにされている。
【００４１】
開状態の表裏ケース１２，１４にメモリ４０を入れて両ケース１２，１４を閉じると、裏ケースの凸部１５がワイヤ１２５の一部を凹部１３内に押し込んで切断する。すなわち、プリント回路板を入れたケース１０が閉じる動作をした時にＷＰ信号線が切断され、メモリのＷＰ端子４２に入力されるＷＰ信号が常時Ｌレベル（書き込み不可の状態）にされる。これにより、不揮発性メモリ４０は、コンピュータＰＣからデータを書き込み不可とされる。
このように、ケースを閉じるだけで信号線が切断されるので、容易にコンピュータから不揮発性メモリへのデータの書き込みを不可能にさせることができる。従って、ユーザ側でメモリの情報を書き換えることができないようにしたメモリ装置を安価に製造することができる。
【００４２】
また、上記被切断部２４や上記ワイヤ１２５を切断する処理を行った後にケースを閉じても、入力されるＷＰ信号が書き込み不可の状態にされて不揮発性メモリがケースに収容されているメモリ装置が形成される。
さらに、不揮発性メモリにデータを書き込む時には切断されている信号線を導電性の治具で挟んで導電させておき、ケーシング時に治具を外して信号線を断ち切ることによりＷＰ信号を常時書き込み不可の状態にしてもよい。
【００４３】
さらに、図１４−図１６に示すメモリ装置３００のように、ケーシング時に信号線を導通させる導通構造２１３をケース２１０に設けてもよい。本変形例のプリント回路板２２０には、上記被切断部２４に相当する位置にプッシュスイッチ２２４が実装されている。一方、表ケース２１２には、開状態で半導体メモリ４０を入れて閉じることにより信号線２２５を導通させる導通構造２１３を有している。この導通構造２１３は、プリント回路板のスイッチ２２４の位置に合わせて表ケース２１２の溝１２ａに形成した凸部とされている。なお、裏ケース２１４に上記凸部１５は形成されていない。
【００４４】
コントロールＩＣ５２のＩ／Ｏ端子は、スイッチ２２４を介して信号線２２５でグランドに接続されている。信号線２２５は、スイッチ２２４よりもＩ／Ｏ端子側で高抵抗Ｒ３の一端が接続されている。高抵抗Ｒ３の他端は、グランドに接続されている。従って、スイッチ２２４が押されず信号線２２５が導通していない時にはＩ／Ｏ端子の入力電位がＬレベルとなり、スイッチ２２４が押され信号線２２５が導通した時にはＩ／Ｏ端子の入力電位がＨレベルになる。コントロールＩＣ５２は、Ｉ／Ｏ端子の入力電位がＬレベル（スイッチオフ状態）の時にはＷＰ端子５４から出力するＷＰ信号を適宜Ｌレベル又はＨレベルに切り替え、Ｉ／Ｏ端子の入力電位がＨレベル（スイッチオン状態）の時にはメモリ４０のデータを消す条件が成立しない限りＷＰ端子５４から常時Ｌレベル（書き込み不可の状態）のＷＰ信号を出力する。
なお、有効期限Ｔｓを過ぎたり有効回数Ｃｓを超えたりした時にメモリ４０のデータを消す場合には、図１１で示した有効期限管理処理や図１２で示した有効回数管理処理をコントロールＩＣ５２で行えばよい。
【００４５】
本変形例では、ケースを閉じるだけで信号線が導通してＷＰ信号が書き込み不可の状態になるので、容易にコンピュータから不揮発性メモリへのデータの書き込みを不可能にさせることができる。従って、ユーザ側でメモリの情報を書き換えることができないようにしたメモリ装置を安価に製造することができる。
なお、プリント回路板２２０の裏面２２ｂにプッシュスイッチを設けて裏ケース２１４に導通機構を設けても同様の作用、効果が得られるが、プリント回路板２２０の実装面２２ａにプッシュスイッチを設けて表ケース２１２に導通機構を設けるとケース２１０内の狭い空間を有効利用することができる点で好適である。
【００４６】
また、上記凸部２１３の代わりに導電スポンジといった導電体を表ケース２１２の溝１２ａに取り付け、切断されている信号線をケーシング時に導電体で導電させてＷＰ信号を書き込み不可の状態にしてもよい。
さらに、信号線を導通させる処理を行った後にケースを閉じても、入力されるＷＰ信号が書き込み不可の状態にされて不揮発性メモリがケースに収容されているメモリ装置が形成される。
【００４７】
上述した各種の実施形態において、分離された表裏ケースからなるケースを用いる代わりに、表部分と裏部分とが開閉可能に繋がったケースを用いてもよい。このようなケースには、表部分と裏部分とがヒンジ機構で一体的に繋がったケース等が考えられる。
上述した各種の実施形態において、不揮発性メモリに入力されるＷＰ信号が書き込み不可の状態にされて不揮発性メモリがコンピュータからデータを書き込み不可にされる以外にも、例えば、不揮発性メモリに入力されるライトイネーブル信号ＷＥが書き込み不可の状態にされて不揮発性メモリがコンピュータからデータを書き込み不可にされてもよい。後者の場合、ＷＥ信号が書き込みの可否を表す信号となる。
【００４８】
上述した被切断部２４、ワイヤ１２５、プッシュスイッチ２２４は、プリント回路上で不揮発性メモリ４０とコントロールＩＣ５２との間に設けられる以外にも、コントロールＩＣ５２とコネクタ３０との間に設けられてもよい。
図１７は被切断部３２４をコントロールＩＣ５２とコネクタ３０との間に形成したプリント回路板３２０を示す平面図であり、図１８はプリント回路板３２０に形成された回路を示す回路図である。被切断部３２４は、上述した被切断部２４と同様、プリント回路板３２０の下側縁部２０ａからの切れ込みが予め左右の縁部に形成され、上側縁部３２４ａが切断され易くされている。コントロールＩＣ５２のＩ／Ｏ端子は、信号線３２４でグランドに接続されている。信号線３２５は、被切断部３２４を通り、該被切断部よりもＩ／Ｏ端子側で高抵抗Ｒ４の一端が接続されている。高抵抗Ｒ４の他端は、電源ラインＶに接続されている。また、コントロールＩＣのＷＰ端子（又は出力用のＩ／Ｏ端子）５４とメモリのＷＰ端子４２とは、被切断部３２４を通らないＷＰ信号線で接続されている。
【００４９】
被切断部３２４が切断されていない製品開発時には信号線３２５が導通してＩ／Ｏ端子の入力電位がＬレベルとなり、ＷＰ端子５４からＨレベル（書き込み可の状態）のＷＰ信号を出力して不揮発性メモリ４０へのデータの書き込みを可能にする。一方、被切断部３２４が切断された生産後には信号線３２５が切断されてＩ／Ｏ端子の入力電位がＨレベルとなり、ＷＰ端子５４からＬレベル（書き込み不可の状態）のＷＰ信号を出力して不揮発性メモリ４０へのデータの書き込みを不可能にする。これにより、不揮発性メモリがケースに収容されている状態でコンピュータからデータを書き込み不可にされるので、安価にてユーザ側でコンテンツ等の情報を書き換えることができないようにすることができる。
【００５０】
なお、本発明は、上述した実施形態や変形例に限られず、上述した実施形態及び変形例の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、公知技術並びに上述した実施形態及び変形例の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、等も含まれる。
【図面の簡単な説明】
【００５１】
【図１】パーソナルコンピュータのハードウェア構成の例をメモリ装置とともに示すブロック図。
【図２】メモリ装置の例を示す斜視図。
【図３】図２に示すメモリ装置を分解して示す分解斜視図。
【図４】表ケースの内側の構造例を示す斜視図。
【図５】プリント回路板の例を示す平面図。
【図６】プリント回路板に形成された回路の例を示す回路図。
【図７】メモリ装置の製造方法の例を示す垂直断面図。
【図８】メモリ装置の例を示す垂直断面図。
【図９】プリント回路板に形成された回路の変形例を示す回路図。
【図１０】コントロールＩＣで行われるメモリ管理処理の例を示すフローチャート。
【図１１】コントロールＩＣで行われる有効期限管理処理の例を示すフローチャート。
【図１２】コントロールＩＣで行われる有効回数管理処理の例を示すフローチャート。
【図１３】プリント回路板の別の変形例を示す平面図。
【図１４】メモリ装置の変形例を分解して示す分解斜視図。
【図１５】図１４に示す表ケースの内側の構造例を示す斜視図。
【図１６】プリント回路板に形成された回路の変形例を示す回路図。
【図１７】プリント回路板の別の変形例を示す平面図。
【図１８】図１７に示すプリント回路板に形成された回路の例を示す回路図。
【符号の説明】
【００５２】
１０，２１０…ケース、
１２…表ケース、１２ａ…溝、１２ｂ…係止用突起、１３…凹部、
１４…裏ケース、１４ａ…溝、１４ｂ…係止用穴、１５…凸部、
２０，１２０，２２０，３２０…プリント回路板、
２２…基板部、２２ａ…実装面、
２４，３２４…被切断部、２５，２６，３２５…信号線、
３０…コネクタ、
４０…フラッシュメモリ（不揮発性メモリ）、
４２…ライトプロテクト端子、
５０…制御回路（データ消去手段）、
５２…コントロールＩＣ、５４…ライトプロテクト端子、
１００，３００…メモリ装置、
１２４…切欠、１２５…ワイヤ、
２１３…凸部（導通構造）、２２４…プッシュスイッチ、
Ｐ８…インターフェイス、Ｐ９…インターフェイス用コネクタ、
ＰＣ…コンピュータ、
ＳＰ１…収容空間、ＳＴ１…切断構造、
【図１】
2008233972.tif 000003
【図２】
2008233972.tif 000004
【図３】
2008233972.tif 000005
【図４】
2008233972.tif 000006
【図５】
2008233972.tif 000007
【図６】
2008233972.tif 000008
【図７】
2008233972.tif 000009
【図８】
2008233972.tif 000010
【図９】
2008233972.tif 000011
【図１０】
2008233972.tif 000012
【図１１】
2008233972.tif 000013
【図１２】
2008233972.tif 000014
【図１３】
2008233972.tif 000015
【図１４】
2008233972.tif 000016
【図１５】
2008233972.tif 000017
【図１６】
2008233972.tif 000018
【図１７】
2008233972.tif 000019
【図１８】
2008233972.tif 000020