(57)【要約】【課題】不純物導入工程として、Ｎ型およびＰ型のうちのいずれか一方の不純物を導入する工程のみを行なうだけで光センサを形成することのできる光検出装置、およびこの光検出装置を備えた電気光学装置を提供すること。【解決手段】光検出装置３００のセンサ回路３１０において、主センサ３１０Ａおよび副センサ３１０Ｂは、真性領域１ｘの両側に高濃度Ｎ型の第１の不純物導入領域１ｙおよび第２の不純物導入領域１ｚが形成された半導体膜１ｗと、真性領域１ｘに対して絶縁層４ａを介して対向する透光性のバイアス印加用電極５ａとを備え、薄膜トランジスタと同一構造を有している。バイアス印加用電極５ａに薄膜トランジスタをオフとする方向の電圧を印加するとともに、第１の不純物導入領域１ｙと第２の不純物導入領域１ｚとの間に所定の電圧を印加すると、真性領域１ｘに光が入射した際、光電流が流れる。【選択図】図５
2008186882.tif 000002
【特許請求の範囲】
【請求項１】
基板上に光センサが形成された光検出装置であって、
前記光センサは、前記基板上に形成された真性領域の両側に導電型が同一の第１の不純物導入領域および第２の不純物導入領域が形成された半導体膜と、前記真性領域に対して絶縁層を介して対向する透光性導電膜からなるバイアス印加用電極と、を備え、
前記第１の不純物導入領域と前記第２の不純物導入領域との間に所定の電圧が印加され、
前記バイアス印加用電極には、該バイアス印加用電極、前記第１の不純物導入領域および前記第２の不純物導入領域からなる薄膜トランジスタをオフ状態とする電圧が印加されていることを特徴とする光検出装置。
【請求項２】
前記半導体膜はポリシリコン膜であり、
前記光センサは、前記基板上に、前記半導体膜、前記絶縁膜および前記バイアス印加用電極の順に積層されていることを特徴とする請求項１に記載の光検出装置。
【請求項３】
前記基板には複数の薄膜トランジスタが形成され、
当該複数の薄膜トランジスタは、いずれも前記第１の不純物導入領域および前記第２の不純物導入領域と導電型が同一であることを特徴とする請求項２に記載の光検出装置。
【請求項４】
前記絶縁層は、前記複数の薄膜トランジスタのゲート絶縁膜と同一の絶縁膜からなることを特徴とする請求項３に記載の光検出装置。
【請求項５】
前記絶縁層は、前記複数の薄膜トランジスタの上層側に形成された１乃至複数の層間絶縁膜を含んでいることを特徴とする請求項３に記載の光検出装置。
【請求項６】
前記層間絶縁膜には、前記真性領域と重なる部分を除去または薄膜化してなる凹部が形成され、
前記バイアス印加電極は、前記凹部の底部で前記真性領域と対向していることを特徴とする請求項５に記載の光検出装置。
【請求項７】
前記基板は透光性基板であり、
前記半導体膜に対して前記透光性基板が位置する側には、少なくとも前記真性領域と重なる領域に遮光層が形成されていることを特徴とする請求項２乃至６の何れか一項に記載の光検出装置。
【請求項８】
前記基板は透光性基板であり、
前記半導体膜に対して前記透光性基板が位置する側には、前記真性領域を含む領域に対して透光層を介して対向する反射層が形成されていることを特徴とする請求項２乃至６の何れか一項に光検出装置。
【請求項９】
前記光センサとして、対象光が入射する主センサと、外乱光が入射する副センサとを備え、
前記主センサと前記副センサとはノードを介して直列に電気的接続されてセンサ回路を構成しており、
当該センサ回路の両端に電圧を印加したときに前記ノードから取り出される電流あるいは電圧に基づいて前記対象光の強度が検出されることを特徴とする請求項１乃至７の何れか一項に記載の光検出装置。
【請求項１０】
前記基板は透光性基板であり、
前記半導体膜に対して前記基板が位置する側には、前記主センサおよび前記副センサのうち、当該主センサに用いた前記真性領域を含む領域に対して透光層を介して対向する反射層が形成されていることを特徴とする請求項９に記載の光検出装置。
【請求項１１】
請求項１乃至１０の何れか一項に記載の光検出装置と、複数の画素からなる表示領域と、を備えた電気光学装置であって、
前記光検出装置による光検出結果に基づいて前記表示領域における駆動条件が調整されることを特徴とする電気光学装置。
【請求項１２】
請求項１乃至１０の何れか一項に記載の光検出装置と、複数の画素からなる表示領域と、当該表示領域に光を出射する光源と、を備えた電気光学装置であって、前記光検出装置による光検出結果に基づいて前記光源における出射光量を制御することを特徴とする電気光学装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光検出装置、およびこの光検出装置を備えた電気光学装置に関するものである。
【背景技術】
【０００２】
電気光学装置を表示装置として搭載したパーソナルコンピュータや携帯電話機などの電子機器は、環境光の強度が異なる様々な環境下で使用される。従って、環境光に変化に応じて、電気光学装置での駆動条件を変化させれば、画像品位の向上や低消費電力化を図ることができる。
【０００３】
例えば、透過型または反透過型の液晶装置では、液晶パネルの背面にバックライト装置が設けられており、バックライト装置からの出射光は、液晶パネルによって変調される。このような液晶装置において、バックライト装置の消費電力は大きい。そこで、液晶装置にディスクリート部品からなる光センサを搭載し、この光センサによって環境光を測定するとともに、その測定結果に応じてバックライト装置の強度を調整し、低消費電力化を図ることが提案されている（例えば、特許文献１参照）。
【特許文献１】特開２００３−７８８３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載の技術では、ディスクリート部品からなる光センサをフレキシブル基板に実装しているため、工数およびコストが増大してしまうという問題点がある。
【０００５】
そこで、液晶パネルの素子基板に対して薄膜トランジスタ（ＴＦＴ／Thin Film Transistor）を形成する工程を利用して、半導体膜にＰ型領域、真性領域およびＮ型領域を形成したＰＩＮ構造の光センサを素子基板上に形成することが考えられ、かかる構成によれば、ディスクリート部品からなる光センサを用いる場合と比較して工数およびコストを削減できる。
【０００６】
しかしながら、ＰＩＮ構造の光センサを素子基板上に形成するには、Ｎ型不純物を導入する工程、およびＰ型不純物を導入する工程が必要であり、例えば、素子基板上に単一の導電型の薄膜トランジスタしか形成されていない場合には、Ｐ型不純物を導入する工程を新たに追加する必要がある。従って、ＰＩＮ構造の光センサでは、コストのさらなる低減を図ることができないという問題点がある。
【０００７】
以上の問題点に鑑みて、本発明の課題は、不純物導入工程として、Ｎ型およびＰ型のうちのいずれか一方の不純物を導入する工程のみを行なうだけで光センサを形成することのできる光検出装置、およびこの光検出装置を備えた電気光学装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明では、基板上に光センサが形成された光検出装置であって、前記光センサは、前記基板上に形成された真性領域の両側に導電型が同一の第１の不純物導入領域および第２の不純物導入領域が形成された半導体膜と、前記真性領域に対して絶縁層を介して対向する透光性導電膜からなるバイアス印加用電極と、を備え、前記第１の不純物導入領域と前記第２の不純物導入領域との間に所定の電圧が印加され、前記バイアス印加用電極には、該バイアス印加用電極、前記第１の不純物導入領域および前記第２の不純物導入領域からなる薄膜トランジスタをオフ状態とする電圧が印加されていることを特徴とする。
【０００９】
本発明における「真性領域」とは、不純物が導入されていない領域はもちろん、薄膜トランジスタにおいて行なわれるチャネルドープ程度の不純物が導入された領域も含む意味である。
【００１０】
本発明において、光センサは、真性領域の両側に導電型が同一の第１の不純物導入領域および第２の不純物導入領域が形成された半導体膜と、真性領域に対して絶縁層を介して対向する透光性導電膜からなるバイアス印加用電極とを備えており、薄膜トランジスタと同一の構造を有している。このため、光センサにおいて、バイアス印加用電極に対して薄膜トランジスタをオフとする方向の電圧を印加するとともに、第１の不純物導入領域と第２の不純物導入領域との間に所定の電圧を印加すると、真性領域に光が入射した際、光電流が流れる。従って、ＰＩＮ構造の光センサを用いなくも、Ｎ型あるいはＰ型のうちの一方の不純物導入領域を備えた光センサであっても、光検出を行なうことができる。それ故、不純物導入工程として、Ｎ型あるいはＰ型のうちの一方の不純物を導入する工程のみを行なう場合でも光センサを形成することができ、工数およびコストの低減を図ることができる。また、本発明を適用した光センサは、真性領域に対して絶縁層を介して対向するバイアス印加用電極が必須であり、真性領域に対して光入射側にはバイアス印加用電極が存在するが、本発明において、バイアス印加用電極がＩＴＯ（Indium Tin Oxide）膜などの透光性導電膜からなるため、バイアス印加用電極を通しても真性領域に対して光が効率よく入射する。従って、光検出装置は十分な感度を備えている。
【００１１】
本発明において、前記半導体膜はポリシリコン膜であり、前記光センサは、前記基板上に、前記半導体膜、前記絶縁膜および前記バイアス印加用電極の順に積層されていることが好ましい。このような構成であれば、ポリシリコン膜を能動層として用いた薄膜トランジスタの製造工程を利用して、光センサを製造することができる。また、ポリシリコン膜は、低温プロセスによって形成できるとともに、低温プロセスで形成可能なアモルファスシリコン膜を用いた場合よりも、ポリシリコン膜を用いた方が光センサの感度が高いという利点がある。
【００１２】
本発明において、前記基板には複数の薄膜トランジスタが形成され、当該複数の薄膜トランジスタは、いずれも前記第１の不純物導入領域および前記第２の不純物導入領域と導電型が同一であることが好ましい。
【００１３】
本発明において、前記絶縁層は、前記複数の薄膜トランジスタのゲート絶縁膜と同一の絶縁膜からなる構成を採用することができる。このように構成すると、真性領域に対してバイアス印加用電極から好適にバイアスを印加することができる。
【００１４】
本発明において、前記絶縁層は、前記複数の薄膜トランジスタの上層側に形成された１乃至複数の層間絶縁膜を含んでいる構成を採用してもよい。液晶装置などの電気光学装置では、薄膜トランジスタの上層に形成した層間絶縁膜の上に透光性導電膜によって画素電極を形成した構造が多く採用されることから、層間絶縁膜の上に透光性導電膜からなるバイアス印加用電極を形成した構造を採用すれば、バイアス印加用電極と画素電極とを同時に形成することができる。それ故、工程数およびコストを削減することができる。
【００１５】
本発明において、前記層間絶縁膜には、前記真性領域と重なる部分を除去または薄膜化してなる凹部が形成され、前記バイアス印加電極は、前記凹部の底部で前記真性領域と対向していることことが好ましい。このように構成すると、層間絶縁膜の上層にバイアス印加用電極を形成した場合でも、バイアス印加用電極と真性領域との間に介在する絶縁層の膜厚が薄い。それ故、真性領域に対してバイアス印加用電極から好適にバイアスを印加することができる。
【００１６】
本発明において、前記基板が透光性基板である場合、前記半導体膜に対して前記透光性基板が位置する側には、少なくとも前記真性領域と重なる領域に遮光層が形成されていることが好ましい。このように構成すると、透光性基板の裏面側から外乱光が入射するのを遮光層によって防止することができるので、光検出装置の感度を向上することができる。
【００１７】
本発明において、前記基板が透光性基板である場合、前記半導体膜に対して前記透光性基板が位置する側には、前記真性領域を含む領域に対して透光層を介して対向する反射層が形成されていることが好ましい。このように構成すると、バイアス印加用電極の側から反射層に斜めに入射した光を真性領域に導くことができるので、光検出装置の感度を高めることができる。
【００１８】
本発明において、前記光センサとして、対象光が入射する主センサと、外乱光が入射する副センサとを備え、前記主センサと前記副センサとはノードを介して直列に電気的接続されてセンサ回路を構成しており、当該センサ回路の両端に電圧を印加したときに前記ノードから取り出される電流あるいは電圧に基づいて前記対象光の強度が検出されることが好ましい。このように構成すると、対象光の強度のみを測定することができる。本発明において、「対象光」とは、検出の対象となる光の意味であり、例えば、実施形態の環境光（外光）が該当する。これに対して、本発明において、「外乱光」とは、検出の対象とならない光の意味であり、例えば、実施形態の背景光が該当する。
【００１９】
このような構成において、前記基板が透光性基板である場合、前記半導体膜に対して前記基板が位置する側には、前記主センサおよび前記副センサのうち、当該主センサに用いた前記真性領域を含む領域に対して透光層を介して対向する反射層が形成されていることが好ましい。このように構成すると、バイアス印加用電極の側から反射層に斜めに入射した光を主センサの真性領域に導くことができるので、光検出装置の感度を高めることができる。
【００２０】
本発明を適用した光検出装置は、複数の画素からなる表示領域を備えた電気光学装置に用いることができ、この場合、前記光検出装置による光検出結果に基づいて前記表示領域における駆動条件が調整されることが好ましい。
【００２１】
本発明を適用した光検出装置は、複数の画素からなる表示領域と、当該表示領域に光を出射する光源と、を備えた電気光学装置に用いることができ、この場合、前記光検出装置による光検出結果に基づいて前記光源における出射光量を制御することが好ましい。
【００２２】
本発明を適用した電気光学装置は、例えばパーソナルコンピュータ、携帯電話機、情報携帯端末等の電子機器に用いることができる。
【発明を実施するための最良の形態】
【００２３】
以下に、図面を参照して本発明について説明する。以下の実施形態は、代表的な電気光学装置であるＴＦＴアクティブマトリクス駆動形式の液晶装置に本発明に係る光検出装置を構成したものである。なお、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００２４】
［実施の形態１］
（全体構成）
図１は、本発明を適用した電気光学装置の電気的構成を示すブロック図である。図１に示す電気光学装置１００は、全透過型の液晶装置であり、液晶パネル１００ｐ、画像処理回路２０２、タイミング発生回路２０３、電源回路２０１、調光回路５００、バックライト装置６００（光源装置）などを備えている。画像処理回路２０２、タイミング発生回路２０３および電源回路２０１は、液晶パネル１００ｐに接続されたフレキシブル基板１０８（図２（ａ）、（ｂ）参照）に実装されたＩＣなどにより構成されている。また、調光回路５００およびバックライト装置６００は、液晶パネル１００ｐの外部に構成されている。
【００２５】
タイミング発生回路２０３では、液晶パネル１００ｐの各画素１００ａを駆動するためのドットクロックが生成され、このドットクロックに基づいて、クロック信号ＶＣＫ、ＨＣＫ、反転クロック信号ＶＣＫＢ、ＨＣＫＢ、転送開始パルスＨＳＰ、ＶＳＰが生成される。画像処理回路２０２は、外部から入力画像データが入力されると、この入力画像データに基づいて画像信号を生成し、液晶パネル１００ｐに供給する。電源回路２０１は、複数の電源ＶＤＤ、ＶＳＳ、ＶＨＨ、ＶＬＬを生成して液晶パネル１００ｐに供給する。
【００２６】
液晶パネル１００ｐは、その中央領域に複数の画素１００ａがマトリクス状に配列された画素配列領域１０ｂを備えている。かかる液晶パネル１００ｐにおいて、後述する素子基板１０には、画素配列領域１０ｂの内側で複数本のデータ線６ａおよび複数本の走査線３ａが縦横に延びており、それらの交点に対応する位置に画素１００ａが構成されている。複数の画素１００ａの各々には、画素スイッチング素子としての薄膜トランジスタ３０および画素電極９ａが形成されている。薄膜トランジスタ３０のソースにはデータ線６ａが電気的に接続され、薄膜トランジスタ３０のゲートには走査線３ａが電気的に接続され、薄膜トランジスタ３０のドレインには画素電極９ａが電気的に接続されている。
【００２７】
素子基板１０において、画素配列領域１０ｂの外側領域には走査線駆動回路１０４およびデータ線駆動回路１０１が構成されている。データ線駆動回路１０１はデータ線６ａに電気的に接続しており、画像信号を各データ線６ａに順次供給する。走査線駆動回路１０４は走査線３ａに電気的に接続しており、走査信号を各走査線３ａに順次供給する。
【００２８】
各画素１００ａにおいて、画素電極９ａは、後述する対向基板に形成された共通電極と液晶を介して対向し、液晶容量５０ａを構成している。また、各画素１００ａには、液晶容量５０ａで保持される画像信号がリークするのを防ぐために、液晶容量５０ａと並列に保持容量６０が付加されている。本形態では、保持容量６０を構成するために、走査線３ａと並列するように容量線３ｂが形成されており、かかる容量線３ｂは共通電位線（図示せず）に接続され、所定の電位に保持されている。なお、保持容量６０は前段の走査線３ａとの間に形成される場合もある。
【００２９】
電気光学装置１００において、表示画像の見え易さは環境の明るさによって左右される。例えば、日中の自然光の下では、バックライト装置６００の発光輝度を高く設定し、明るい画面を表示する必要がある。一方、夜間の暗い環境の下では、バックライト装置６００の発光輝度が日中ほど高くなくても鮮明な画像を表示することができる。従って、バックライト装置６００の発光輝度は、環境光の照度に応じて調整することが望ましい。そこで、本形態の電気光学装置１００には、センサ回路３１０および検出回路３４０を備えた光検出装置３００が構成されており、かかる光検出装置３００は、環境光の照度を計測する。また、調光回路５００は、光検出装置３００により得られた照度データに応じた輝度でバックライト装置６００が発光するように制御する。かかる光検出装置３００の具体的な構成は後述する。なお、検出装置３４０は素子基板１０上に構成される場合もある。
【００３０】
（液晶パネル１００ｐの具体的構成）
図２（ａ）、（ｂ）は各々、本発明を適用した電気光学装置１００の液晶パネル１００ｐを各構成要素と共に対向基板の側から見た平面図、およびそのＨ−Ｈ′断面図である。図２（ａ）、（ｂ）に示すように、電気光学装置１００の液晶パネル１００ｐでは、所定の隙間を介して素子基板１０と、ガラスなどを基材とする透光性の対向基板２０とがシール材１０７（図２（ａ）において右下がりの斜線を付した領域）によって貼り合わされており、シール材１０７は対向基板２０の外周縁に沿うように配置されている。シール材１０７は、光硬化樹脂や熱硬化性樹脂などからなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。対向基板２０のコーナー部などにおいては、素子基板１０と対向基板２０との間で電気的導通をとるための上下導通材（図示せず）が形成されている。
【００３１】
素子基板１０において、シール材１０７の内周縁より外側領域には、素子基板１０の一辺に沿ってデータ線駆動回路１０１および複数の端子１０２が形成されており、この一辺に隣接する辺に沿って走査線駆動回路１０４が形成されている。また、素子基板１０には、端子１０２によりフレキシブル基板１０８が接続されている。なお、素子基板１０には、画素配列領域１０ｂ、データ線駆動回路１０１および走査線駆動回路１０４を静電気から保護するための保護回路や検査回路が構成される場合もあるが、それらの説明は省略する。
【００３２】
詳しくは後述するが、素子基板１０には、画素電極９ａがマトリクス状に形成されている。これに対して、対向基板２０には、シール材１０７の内側領域に額縁状の遮光膜２３ｂ（図２（ａ）において右上がりの斜線を付した領域）が形成され、その内側が画像表示領域１０ａとされている。また、対向基板２０では、素子基板１０の画素電極９ａの縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜２３ａが形成され、その上層側には、ＩＴＯ膜からなる対向電極２１が形成されている。なお、画素配列領域１０ｂには、遮光膜２３ｂと重なる領域にダミーの画素が構成される場合があり、この場合、画素配列領域１０ｂのうち、ダミー画素を除いた領域が画像表示領域１０ａとして利用されることになる。なお、本形態では、シール材１０７として光硬化性接着剤を用いたため、対向基板２０側からの光照射が可能なように、遮光膜２３ｂとシール材１０７とをずれた位置に形成したが、素子基板１０側からの光照射によりシール材１０７を光硬化させる場合や、シール材１０７に熱硬化性接着剤を用いた場合には、遮光膜２３ｂとシール材１０７とが重なった位置に形成されている構成を採用することもできる。
【００３３】
シール材１０７より囲まれた空間内に電気光学物質としての液晶５０が封入されている。液晶５０は、画素電極９ａからの電界が印加されていない状態で、素子基板１０および対向基板に形成された配向膜１６、２２（図２（ｂ）参照）により所定の配向状態をとる。液晶５０は、例えば一種または数種のネマティック液晶を混合したものなどからなる。
【００３４】
電気光学装置１００において、素子基板１０の背面側にはバックライト装置６００が配置されており、バックライト装置６００から出射された光は、素子基板１０の側から液晶パネル１００ｐに入射して対向基板２０の側から出射される間に変調され、対向基板２０の側から表示光として出射される。バックライト装置６００としては面光源装置を採用することができるとともに、ＬＥＤ素子と導光板とを用いた光源装置を採用することもできる。
【００３５】
液晶パネル１００ｐにおいて、画像表示領域１０ａを挟んでデータ線駆動回路１０１と対向する位置にはセンサ回路３１０が配置されている。本形態において、センサ回路３１０は、素子基板１０上に形成された受光素子からなる主センサ３１０Ａと副センサ３１０Ｂとにより構成されている。ここで、対向基板２０に形成された遮光膜２３ｂは、一部が切り欠かれており、素子基板１０において、主センサ３１０Ａは、遮光膜２３ｂの切り欠き２３ｃと重なる領域に形成されている。これに対して、副センサ３１０Ｂは、遮光膜２３ｂで覆われた領域に形成されている。このため、主センサ３１０Ａには、検出対象光である外光（環境光）と、検出の対象とならない外乱光（バックライト装置６００から出射されて素子基板１０を介して入射する光）とが入射する。これに対して、副センサ３１０Ｂには、外乱光のみが入射するので、主センサ３１０Ａでの検出結果と副センサ３１０Ｂの検出結果との差分を求めれば、外光の強度を検出することができる。なお、本形態では、画像表示領域１０ａに近い位置に主センサ３１０Ａを配置し、主センサ３１０Ａに対して画像表示領域１０ａとは反対側に副センサ３１０Ｂを配置したが、その逆であってもよい。また、主センサ３１０Ａおよび副センサ３１０Ｂを画像表示領域１０ａの辺に沿って直列するように配置してもよく、この場合には、主センサ３１０Ａおよび副センサ３１０Ｂを画像表示領域１０ａに対して同等に配置でき、外乱光の入射を同等にすることができる。
【００３６】
このように形成した電気光学装置１００は、後述するモバイルコンピュータ、携帯電話機、液晶テレビなどといった電子機器のカラー表示装置として用いることができ、この場合、対向基板２０には、カラーフィルタ（図示せず）や保護膜が形成される。また、対向基板２０および素子基板１０の光入射側の面あるいは光出射側には、使用する液晶５０の種類、すなわち、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード等々の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の向きに配置される。電気光学装置１００は、透過型に限らず、半透過反射型として構成される場合がある。
【００３７】
（各画素の構成）
図３（ａ）、（ｂ）は各々、本発明を適用した電気光学装置１００に用いた素子基板１０において相隣接する画素の平面図、およびそのＡ−Ａ′線に相当する位置で電気光学装置１００を切断したときの断面図である。
【００３８】
図３（ａ）、（ｂ）に示すように、素子基板１０には、ガラスなどからなる透光性基板１０ｄの表面にシリコン酸化膜などからなる下地保護膜１２が形成されているとともに、その表面側において、画素電極９ａに隣接する位置にＮチャネル型の薄膜トランジスタ３０が形成されている。薄膜トランジスタ３０において、島状の半導体膜１ａには、高濃度ソース領域１ｄ、低濃度ソース領域１ｂ、チャネル形成領域１ｇ、低濃度ドレイン領域１ｃ、および高濃度ドレイン領域１ｅがこの順に配置されており、薄膜トランジスタ３０はＬＤＤ（Lightly Doped Drain）構造を備えている。半導体膜１ａの上層にはシリコン酸化膜などからなるゲート絶縁膜２が形成され、ゲート絶縁膜２の上層には走査線３ａが形成されている。走査線３ａの一部は、ゲート電極としてゲート絶縁膜２を介してチャネル形成領域１ｇに対向している。
【００３９】
半導体膜１ａは、透光性基板１０ｄに対してアモルファスシリコン膜を形成した後、レーザアニールやランプアニールなどにより多結晶化されたポリシリコン膜である。低濃度ソース領域１ｂおよび低濃度ドレイン領域１ｃは、走査線３ａをマスクとして、例えば、約０．１×１０13／ｃｍ2〜約１０×１０13／ｃｍ2のドーズ量で低濃度Ｎ型の不純物（リンイオンなど）を導入することにより形成された半導体領域であり、高濃度ソース領域１ｄおよび高濃度ドレイン領域１ｅは、レジストマスクを用いて、約０．１×１０15／ｃｍ2〜約１０×１０15／ｃｍ2のドーズ量で高濃度Ｎ型の不純物（リンイオンなど）を導入することにより形成された半導体領域である。
【００４０】
薄膜トランジスタ３０の上層側には、層間絶縁膜７、８が形成されている。層間絶縁膜７の表面にはデータ線６ａおよびドレイン電極６ｂが形成され、データ線６ａは、層間絶縁膜７に形成されたコンタクトホール７ａを介して高濃度ソース領域１ｄに電気的に接続している。層間絶縁膜８の表面にはＩＴＯ膜からなる画素電極９ａが形成されている。画素電極９ａは、層間絶縁膜８に形成されたコンタクトホール８ａを介してドレイン電極６ｂに電気的に接続し、このドレイン電極６ｂは、層間絶縁膜７およびゲート絶縁膜２に形成されたコンタクトホール７ｂを介して高濃度ドレイン領域１ｅに電気的に接続している。画素電極９ａの表面側にはポリイミド膜からなる配向膜１６が形成されている。高濃度ドレイン領域１ｅからの延設部分１ｆ（下電極）に対しては、ゲート絶縁膜２と同時形成された絶縁膜（誘電体膜）を介して、走査線３ａと同層の容量線３ｂが上電極として対向することにより、保持容量６０が構成されている。本形態において、走査線３ａおよび容量線３ｂは、モリブデン膜、アルミニウム膜、チタン膜、タングステン膜、タンタル膜などの単層膜あるいは積層膜からなる。また、データ線６ａおよびドレイン電極６ｂも、モリブデン膜、アルミニウム膜、チタン膜、タングステン膜、タンタル膜などの単層膜あるいは積層膜からなる。
【００４１】
（駆動回路の構成）
図４（ａ）、（ｂ）は各々、本発明を適用した電気光学装置に用いた素子基板に形成した駆動回路の説明図、この駆動回路に用いた薄膜トランジスタの平面図、およびそのＢ−Ｂ′線に相当する位置で素子基板を切断したときの断面図である。
【００４２】
再び図２（ａ）において、本形態の電気光学装置１００では、素子基板１０の表面側のうち、画素配列領域１０ｂの周辺領域を利用してデータ線駆動回路１０１および走査線駆動回路１０４などの内部回路が形成されている。このようなデータ線駆動回路１０１および走査線駆動回路１０４を構成するにあたっては、画素スイッチング用のＮチャネル型の薄膜トランジスタ３０の製造工程を利用して複数の薄膜トランジスタが用いられるが、本形態では、図４（ａ）に示すように、薄膜トランジスタとして、Ｎチャネル型の薄膜トランジスタ９０のみが用いられている。図４（ａ）に例示する回路では、ブーストラップ容量８０が用いられており、かかるブーストラップ容量８０は、図３（ａ）、（ｂ）に示す保持容量６０と同時形成されたキャパシタである。従って、素子基板１０には、Ｐチャネル型の薄膜トランジスタが形成されておらず、Ｐ型不純物導入領域も形成されていない。
【００４３】
図４（ｂ）、（ｃ）において、駆動回路の薄膜トランジスタ９０は、画素スイッチング用の薄膜トランジスタ３０の製造工程の一部を利用して形成されたものであり、薄膜トランジスタ９０を構成する半導体膜１ｍは、薄膜トランジスタ３０の半導体膜１ａと同時形成されたポリシリコン膜である。半導体膜１ｍには、ソース側からドレイン側に向かって、高濃度ソース領域１ｎ、低濃度ソース領域１ｓ、チャネル形成領域１ｒ、低濃度ドレイン領域１ｔ、および高濃度ドレイン領域１ｐがこの順に配置されており、薄膜トランジスタ９０はＬＤＤ構造を備えている。低濃度ソース領域１ｓおよび低濃度ドレイン領域１ｔは、薄膜トランジスタ３０の低濃度ソース領域１ｂおよび高濃度ドレイン領域１ｃを形成する際、ゲート電極３ｅをマスクとして、例えば、約０．１×１０13／ｃｍ2〜約１０×１０13／ｃｍ2のドーズ量で低濃度Ｎ型の不純物（リンイオンなど）を導入することにより形成された半導体領域であり、高濃度ソース領域１ｎおよび高濃度ドレイン領域１ｐは、薄膜トランジスタ３０の高濃度ソース領域１ｄおよび高濃度ドレイン領域１ｅを形成する際、レジストマスクを用いて、約０．１×１０15／ｃｍ2〜約１０×１０15／ｃｍ2のドーズ量で高濃度Ｎ型の不純物（リンイオンなど）を導入することにより形成された半導体領域である。なお、薄膜トランジスタ９０は、マルチゲート構造に形成される場合もある。半導体膜１ｍの上層にはシリコン酸化膜などからなるゲート絶縁膜２が形成され、ゲート絶縁膜２の上層にはゲート電極３ｅが形成されている。
【００４４】
薄膜トランジスタ９０の上層側には、層間絶縁膜７、８が形成されている。薄膜トランジスタ９０では、配線６ｆ、６ｇが層間絶縁膜７およびゲート絶縁膜２を貫通するコンタクトホール７ｆ、７ｇを介して、高濃度ソース領域１ｎおよび高濃度ドレイン領域１ｐに電気的に接続されている。なお、ゲート電極３ｅは、走査線３ａおよび容量線３ｂと同時形成された金属膜であり、モリブデン膜、アルミニウム膜、チタン膜、タングステン膜、タンタル膜などの単層膜あるいは積層膜からなる。また、配線６ｆ、６ｇは、データ線６ａおよびドレイン電極６ｂと同時形成された金属膜であり、モリブデン膜、アルミニウム膜、チタン膜、タングステン膜、タンタル膜などの単層膜あるいは積層膜からなる。
【００４５】
（光検出装置の構成およびその原理）
図５（ａ）、（ｂ）は、本発明を適用した光検出装置に用いたセンサ回路の平面図、およびそのＣ−Ｃ′断面図であり、図５には、駆動回路の薄膜トランジスタ９０も示してある。図６（ａ）、（ｂ）は、本発明を適用した光検出装置に用いたセンサ回路の電気的構成を示す説明図である。図７（ａ）、（ｂ）は、本発明を適用した光検出装置の検出回路の説明図である。なお、画素スイッチング用の薄膜トランジスタ３０は、薄膜トランジスタ９０と略同一の構成を有しており、画素電極９ａがコンタクトホール８ａを介してドレイン電極に接続している点のみが相違する。このため、図５には、薄膜トランジスタ３０に係る部分の符号を括弧内に付すとともに、画素電極９ａおよびコンタクトホール８ａを点線で示してある。
【００４６】
図５（ａ）、（ｂ）に示すように、本形態において、光検出装置３００は、センサ回路３１０として主センサ３１０Ａと副センサ３１０Ｂとを備えている。対向基板２０には、副センサ３１０Ｂと平面的に重なる領域に遮光膜２３ｂが形成されており、主センサ３１０Ａと平面的に重なる領域には遮光膜２３ｂの切り欠き２３ｃが位置している。このため、主センサ３１０Ａには、対向基板２０側からの外光（矢印Ｐで示す）と、素子基板１０の側からの外乱光が入射するが、副センサ３１０Ｂには、外光が入射せず、外乱光のみが入射する。
【００４７】
本形態において、主センサ３１０Ａと副センサ３１０Ｂとは同一の構造を有しており、主センサ３１０Ａおよび副センサ３１０Ｂはいずれも、真性領域１ｘの両側に第１の不純物導入領域１ｙおよび第２の不純物導入領域１ｚを備えた半導体膜１wと、半導体膜１wを覆う絶縁層４ａと、この絶縁層４ａを介して真性領域１ｘに対向するバイアス印加用電極５ａとを備えている。第１の不純物導入領域１ｙおよび第２の不純物導入領域１ｚはいずれも高濃度Ｎ型領域である。バイアス印加用電極５ａは、真性領域１ｘを含む領域に重なっており、真性領域１ｘと第１の不純物導入領域１ｙとの境界領域、および真性領域１ｘと第２の不純物導入領域１ｚとの境界領域にも重なっている。
【００４８】
バイアス印加用電極５ａの上層側には層間絶縁膜７、８が形成されている。主センサ３１０Ａの第１の不純物導入領域１ｙには、層間絶縁膜７の上層に形成された配線６ｈがコンタクトホール７ｈを介して電気的に接続している。主センサ３１０Ａの第２の不純物導入領域１ｚおよび副センサ３１０Ｂの第１の不純物導入領域１ｙには、層間絶縁膜７の上層に形成された配線６ｉがコンタクトホール７ｉ、７ｊを介して電気的に接続している。副センサ３１０Ｂの第２の不純物導入領域１ｚには、層間絶縁膜７の上層に形成された配線６ｋがコンタクトホール７ｋを介して電気的に接続している。
【００４９】
ここで、半導体膜１ｗは、薄膜トランジスタ３０、９０を構成する半導体膜１ａ、１ｍと同時形成されたポリシリコン膜である。第１の不純物導入領域１ｙおよび第２の不純物導入領域１ｚは、薄膜トランジスタ３０、９０の高濃度ソース領域１ｄ、１ｎ、および高濃度ドレイン領域１ｅ、１ｐを形成する際、レジストマスクを用いて、約０．１×１０15／ｃｍ2〜約１０×１０15／ｃｍ2のドーズ量で高濃度Ｎ型の不純物（リンイオンなど）を導入することにより形成された半導体領域である。絶縁層４ａは、ゲート絶縁膜２と同時形成されたシリコン酸化膜などからなる。配線６ｈ、６ｉ、６ｋは、配線６ｆ、６ｇ、データ線６ａおよびドレイン電極６ｂと同時形成された金属膜であり、モリブデン膜、アルミニウム膜、チタン膜、タングステン膜、タンタル膜などの単層膜あるいは積層膜からなる。
【００５０】
本形態において、バイアス印加用電極５ａはＩＴＯ膜（透光性導電膜）からなり、バイアス印加用電極５ａのみが、主センサ３１０Ａおよび副センサ３１０Ｂを形成するのに新たなに追加した薄膜である。
【００５１】
このように構成した主センサ３１０Ａおよび副センサ３１０Ｂはいずれも、薄膜トランジスタと同様な構造を有しており、バイアス印加用電極５ａ、絶縁層４ａ、第１の不純物導入領域１ｙおよび第２の不純物導入領域１ｚは各々、薄膜トランジスタのゲート電極、ゲート絶縁膜、ソース領域およびドレイン領域に対応する。そこで、本形態では、図６（ａ）、（ｂ）に示すように、主センサ３１０Ａと副センサ３１０ＢとはノードＱを介して直列に電気的に接続してセンサ回路３１０を構成するとともに、センサ回路３１０の両端に電圧ＶＨ、ＶＬを印加する。例えば、主センサ３１０Ａの第１の不純物導入領域１ｙ（配線６ｈ）に６Ｖ（電圧ＶＨ）を印加し、副センサ３１０Ｂの第２の不純物導入領域１ｚ（配線６ｋ）に０Ｖ（電圧ＶＬ）を印加する。その結果、主センサ３１０Ａおよび副センサ３１０Ｂに光が入射しない状態でノードＱの電圧は３Ｖとなる。
【００５２】
また、主センサ３１０Ａおよび副センサ３１０Ｂにおいては、各々のバイアス印加用電極５ａには、主センサ３１０Ａおよび副センサ３１０Ｂを薄膜トランジスタとみなしたとき、薄膜トランジスタをオフとする方向の電圧Ｖ１、Ｖ２を印加する。本形態では、主センサ３１０Ａおよび副センサ３１０ＢをＮ型で構成したので、例えば、図６（ａ）に示すように、主センサ３１０Ａのバイアス印加用電極５ａと、副センサ３１０Ｂの第２の不純物導入領域１ｚ（配線６ｋ）とを電気的に接続しておき、主センサ３１０Ａのバイアス印加用電極５ａに０Ｖ（電圧ＶＬ）を印加する一方、副センサ３１０Ｂのバイアス印加用電極５ａに−３Ｖ（電圧ＶＢ）を印加する。
【００５３】
また、図６（ｂ）に示すように、主センサ３１０Ａおよび副センサ３１０Ｂの各々のバイアス印加用電極５ａに各々所定の電圧Ｖ１、Ｖ２を印加して、主センサ３１０Ａおよび副センサ３１０Ｂの感度を高めてもよい。この場合でも、主センサ３１０Ａにおけるバイアス印加用電極５ａと第２の不純物導入領域１ｚにおける電圧差と、副センサ３１０Ｂにおけるバイアス印加用電極５ａと第２の不純物導入領域１ｚにおける電圧差とが等しいことが好ましい。
【００５４】
いずれの場合も、本形態のように、主センサ３１０Ａおよび副センサ３１０ＢをＮ型で構成したときには、主センサ３１０Ａのバイアス印加用電極５ａには、主センサ３１０Ａの第２の不純物導入領域１ｚ（配線６ｉ）に印加する電圧以下の電圧を印加し、副センサ３１０Ｂのバイアス印加用電極５ａには、副センサ３１０Ｂの第２の不純物導入領域１ｚ（配線６ｋ）に印加する電圧以下の電圧を印加する。
【００５５】
また、図７（ａ）、（ｂ）に示すように、ノードＱには検出回路３４０を接続し、検出回路３４０は、主センサ３１０Ａに外光および外乱光（図示せず）が入射し、副センサ３１０Ｂに外乱光が入射した際、主センサ３１０Ａと副センサ３１０Ｂのインピーダンスバランスが崩れることによって生じる電流変化および電圧変化を測定し、外光の強度を検出する。図７（ａ）に示す例は、ノードＱから電流検出を行なう例であり、ノードＱと、（ＶＨ−ＶＬ）／２の定電圧電源との間に流れる電流を電流検出回路３４１により検出する。図７（ｂ）に示す例は、ノードＱから電圧検出を行なう例であり、ノードＱの電圧変化に相当する電荷をキャパシタ３４６で蓄積し、その電圧値を電圧検出回路３４７で検出する。なお、キャパシタ３４６にはスイッチ３４８が並列接続しており、スイッチ３４８の開閉により、キャパシタ３４６に蓄積された電荷を放出することにより計測のリセットを行なう。これらの検出方式のうち、電流検出方式の場合には、微小な電流を検出するので、ノイズに弱いのに対して、電圧検出方式の場合には、ノイズに強いという利点がある。また、電圧検出方式の場合には、ノードＱの電圧が変化すると、主センサ３１０Ａおよび副センサ３１０Ｂにおけるバイアス電圧値が変化することになるため、外光に比例しない電流成分が流れる。それ故、用途に応じた最適な検出方式を採用することが好ましい。
【００５６】
（電気光学装置および光検出装置の製造方法）
図３、図４および図５に加えて、図８も参照して電気光学装置１００および光検出装置３００の製造方法を説明する。図８（ａ）〜（ｊ）は、本発明を適用した電気光学装置１００および光検出装置３００の製造工程のうち、素子基板１０に駆動回路の薄膜トランジスタ９０およびセンサ回路３１０（主センサ３１０Ａおよび副センサ３１０Ｂ）の製造方法を示す工程断面図である。なお、図８（ａ）〜（ｊ）は各々、図５（ｂ）に対応する。
【００５７】
まず、図８（ａ）に示すように、超音波洗浄等により清浄化したガラス製等の透光性基板１０ｄを準備した後、下地保護膜形成工程では、基板温度が１５０〜４５０℃の温度条件下で、プラズマＣＶＤ法などの方法により、透光性基板１０ｄの全面にシリコン酸化膜からなる下地保護膜１２を形成する。
【００５８】
次に、半導体膜形成工程において、基板温度が１５０〜４５０℃の温度条件下で、透光性基板１０ｄの全面に、アモルファスシリコン膜からなる半導体膜１をプラズマＣＶＤ法により、例えば、４０〜５０ｎｍの厚さに形成した後、レーザアニール法などにより、半導体膜１を多結晶化させる。次に、フォトリソグラフィ技術を用いて半導体膜１をパターニングし、図８（ｂ）に示すように、半導体膜１ｍ（１ａ）、１ｗを島状に形成する。
【００５９】
次に、図８（ｃ）に示すように、ＣＶＤ法などを用いて、半導体膜１ｍ（１ａ）の上層にシリコン酸化膜などからなるゲート絶縁膜２を形成する。その結果、半導体膜１ｗの表面にも絶縁層４ａが同時形成される。なお、図示を省略するが、この工程の後、半導体膜１ａの延設部分１ｆにＮ型の不純物（リンイオンなど）を打ち込んで、容量線３ｂとの間に保持容量６０を構成するための下電極を形成しておく。
【００６０】
次に、高濃度不純物導入工程では、図８（ｄ）に示すように、ゲート絶縁膜２および絶縁層４ａの上層に半導体膜１ｍ（１ａ）、１ｗの表面を部分的に覆うレジストマスク４１を形成した後、半導体膜１ｍ（１ａ）、１ｗに高濃度Ｎ型の不純物（リンイオンなど）を導入して、高濃度ソース領域１ｎ（１ｄ）および高濃度ドレイン領域、１ｐ（１ｅ）を形成するとともに、第１の不純物導入領域１ｙおよび第２の不純物導入領域ｚを形成する。その結果、半導体膜１ｗには、第１の不純物導入領域１ｙと第２の不純物導入領域ｚとの間には真性領域１ｘが形成される。次に、レジストマスク４１を除去する。
【００６１】
次に、バイアス印加用電極形成工程では、透光性基板１０ｄの表面全体にＩＴＯ膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、図８（ｅ）に示すように、バイアス印加用電極５ａを形成する。このようにして主センサ３１０Ａおよび副センサ３１０Ｂが形成される。
【００６２】
次に、ゲート電極形成工程では、透光性基板１０ｄの表面全体にモリブデン膜、アルミニウム膜、チタン膜、タングステン膜、タンタル膜などの金属膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、図８（ｆ）に示すように、走査線３ａ、容量線３ｂ、ゲート電極３ｅを形成する。その結果、保持容量６０が形成される。
【００６３】
次に、低濃度不純物導入工程では、図８（ｇ）に示すように、走査線３ａおよびゲート電極３ｅをマスクにして、低濃度Ｎ型の不純物（リンイオンなど）を導入して、低濃度ソース領域１ｓ（１ｂ）および低濃度ドレイン領域１ｔ（１ｃ）を形成する。その結果、チャネル形成領域１ｒ（１ｇ）が走査線３ａおよびゲート電極３ｅに対してセルフアライン的に形成される。
【００６４】
次に、第１の層間絶縁膜形成工程では、図８（ｈ）に示すように、ＣＶＤ法などを用いてシリコン酸化膜などからなる層間絶縁膜７を形成した後、フォトリソグラフィ技術を用いて、コンタクトホール７ｆ（７ａ）、７ｇ（７ｂ）、７ｈ、７ｉ、７ｊ、７ｋを形成する。
【００６５】
次に、配線形成工程では、図８（ｉ）に示すように、透光性基板１０ｄの表面全体にモリブデン膜、アルミニウム膜、チタン膜、タングステン膜、タンタル膜、あるいはそれらの積層膜などの金属膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、配線６ｆ（データ線６ａ）、配線６ｇ（ドレイン電極６ｂ）、および配線６ｈ、６ｉ、６ｋを形成する。
【００６６】
次に、第２の層間絶縁膜形成工程では図８（ｊ）に示すように、コンタクトホール８ａを備えた層間絶縁膜８を形成する。ここで、層間絶縁膜８がシリコン酸化膜などの無機絶縁膜を含んでいる場合には、成膜後、フォトリソグラフィ技術を用いて、コンタクトホール８ａを形成する。また、層間絶縁膜８が感光性樹脂を含んでいる場合には、感光性樹脂を塗布した後、露光、現像を行い、コンタクトホール８ａを同時形成する。
【００６７】
次に、画素電極形成工程では、透光性基板１０ｄの表面全体にＩＴＯ膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、図３（ｂ）に示すように、画素電極９ａを形成する。次に、図３（ｂ）に示す配向膜１６を形成する。その結果、素子基板１０が完成する。
【００６８】
（本形態の効果）
以上説明したように、本発明を適用した電気光学装置１００および光検出装置３００において、主センサ３１０Ａおよび副センサ３１０Ｂは、真性領域１ｘの両側に高濃度Ｎ型不純物が導入された第１の不純物導入領域１ｙおよび第２の不純物導入領域１ｚが形成された半導体膜１ｗと、真性領域１ｘに対して絶縁層４ａを介して対向するＩＴＯ膜（透光性導電膜）からなるバイアス印加用電極５ａとを備えており、薄膜トランジスタと同一の構造を有している。このため、主センサ３１０Ａおよび副センサ３１０Ｂにおいて、バイアス印加用電極５ａに薄膜トランジスタをオフとする方向の電圧を印加するとともに、第１の不純物導入領域１ｙと第２の不純物導入領域１ｚとの間に所定の電圧を印加すると、真性領域１ｘに光が入射した際、光電流が流れる。従って、ＰＩＮ構造の光センサを用いなくも、高濃度Ｎ型の第１の不純物導入領域１ｙおよび第２の不純物導入領域１ｚを備えた主センサ３１０Ａおよび副センサ３１０Ｂであっても、光検出を行なうことができる。それ故、不純物導入工程としては、高濃度Ｎ型不純物の導入工程のみを行なうだけで主センサ３１０Ａおよび副センサ３１０Ｂを形成することができ、Ｐ型不純物の導入工程を行なわない。それ故、素子基板１０にも主センサ３１０Ａおよび副センサ３１０Ｂを効率よく形成することができる。すなわち、薄膜トランジスタとして、Ｎチャネル型の薄膜トランジスタ３０、９０のみが形成される素子基板１０にも、主センサ３１０Ａおよび副センサ３１０Ｂを効率よく形成することができ、工数およびコストを削減することができる。
【００６９】
しかも、真性領域１ｘに対して絶縁層４ａを介して対向するバイアス印加用電極５ａは、ＩＴＯ膜（透光性導電膜）からなるため、バイアス印加用電極５ａを通しても真性領域１ｘに対して光が効率よく入射する。従って、主センサ３１０Ａおよび副センサ３１０Ｂの感度が高い。
【００７０】
また、半導体膜１ｗはポリシリコン膜であり、主センサ３１０Ａおよび副センサ３１０Ｂは、透光性基板１０ｄの側からみて、半導体膜１ｗ、絶縁層４ａおよびバイアス印加用電極５ａの順に積層されている。従って、薄膜トランジスタ３０、９０の製造工程を利用して、主センサ３１０Ａおよび副センサ３１０Ｂを形成することができる。また、半導体膜１ｗはポリシリコン膜であるので、低温プロセスによって形成できるとともに、アモルファスシリコン膜を用いた場合よりも、主センサ３１０Ａおよび副センサ３１０Ｂの感度が高いという利点がある。
【００７１】
さらに、絶縁層４ａは薄膜トランジスタ３０、９０のゲート絶縁膜２と同一の絶縁膜からなり、膜厚が薄い。このため、真性領域１ｘに対してバイアス印加用電極５ａから好適にバイアスを印加することができる。
【００７２】
［実施の形態２］
図９は、本発明の実施の形態２に係る光検出装置に用いたセンサ回路の断面図であり、図９は、実施の形態１の図５に対応する。なお、本形態および以下に説明する実施の形態３、４の基本的な構成は、実施の形態１と同様であるため、共通する機能を有する部分には同一の符号を付して図示することにして、それらの説明を省略する。
【００７３】
図９に示すように、本形態の光検出装置３００も、実施の形態１と同様、センサ回路３１０には、外光（矢印Ｐで示す）および外乱光が入射する主センサ３１０Ａと、外乱光が入射する副センサ３１０Ｂとを備えている。対向基板２０には、副センサ３１０Ｂと平面的に重なる領域に遮光膜２３ｂが形成されており、主センサ３１０Ａと平面的に重なる領域には遮光膜２３ｂの切り欠き２３ｃが位置している。
【００７４】
主センサ３１０Ａおよび副センサ３１０Ｂはいずれも、真性領域１ｘの両側に第１の不純物導入領域１ｙおよび第２の不純物導入領域１ｚを備えた半導体膜１wと、半導体膜１wを覆う絶縁層４ｂと、この絶縁層４ｂを介して真性領域１ｘに対向するバイアス印加用電極９ｂとを備えている。ここで、第１の不純物導入領域１ｙおよび第２の不純物導入領域１ｚはいずれも高濃度Ｎ型領域である。
【００７５】
本形態において、絶縁層４ａは、ゲート絶縁膜２および層間絶縁膜７、８と同時形成された絶縁膜を含んでおり、バイアス印加用電極９ｂは、画素電極９ａと同様、層間絶縁膜８の上層に形成されたＩＴＯ膜からなる。
【００７６】
このように構成した光検出装置３００も、実施の形態１と同様、高濃度Ｎ型の第１の不純物導入領域１ｙおよび第２の不純物導入領域１ｚを備えた主センサ３１０Ａおよび副センサ３１０Ｂによって光検出を行なうことができるなど、実施の形態１と同様な効果を奏する。なお、本形態において、絶縁層４ｂは、実施の形態１で形成した絶縁層４ａよりもかなり厚いが、その分、バイアス印加用電極９ｂには、実施の形態１よりも低い電圧を印加すればよい。
【００７７】
また、本形態において、バイアス印加用電極９ｂは、画素電極９ａと同様、層間絶縁膜７の上層に形成されたＩＴＯ膜からなる。このため、バイアス印加用電極９ｂは、画素電極９ａと同時形成することができるので、実施の形態１において図８（ｅ）を参照して説明したバイアス印加用電極形成工程を省略することができる。なお、実施の形態１において図８（ｇ）を参照して説明した低濃度不純物導入工程を行なう際には、半導体膜１ｗの形成領域をレジストマスクで覆えばよい。
【００７８】
さらに、本形態において、半導体膜１ｗに対して透光性基板１０ｄが位置する側、例えば、透光性基板１０ｄと下地保護膜１２との層間には、真性領域１ｘを含む領域と重なるように、クロム膜やチタンなどの金属膜や窒化チタン膜などからなる遮光層１１ａが形成されている。このため、図２（ｂ）に示すバックライト装置６００からの光が直接、真性領域１ｘに入射しないので、主センサ３１０Ａおよび副センサ３１０Ｂの感度が高い。このような構成は、図８（ａ）を参照して説明した下地保護膜形成工程を行なう前に、フォトリソグラフィ技術を用いて、透光性基板１０ｄの表面に遮光層１１ａを形成しておけばよい。なお、かかる構成は、実施の形態１に適用してもよい。
【００７９】
［実施の形態３］
図１０は、本発明の実施の形態３に係る光検出装置に用いたセンサ回路の断面図であり、図１０は、実施の形態１の図５に対応する。
【００８０】
図１０に示すように、本形態の光検出装置３００も、実施の形態１と同様、センサ回路３１０には、外光（矢印Ｐで示す）および外乱光が入射する主センサ３１０Ａと、外乱光が入射する副センサ３１０Ｂとを備えている。対向基板２０には、副センサ３１０Ｂと平面的に重なる領域に遮光膜２３ｂが形成されており、主センサ３１０Ａと平面的に重なる領域には遮光膜２３ｂの切り欠き２３ｃが位置している。
【００８１】
主センサ３１０Ａおよび副センサ３１０Ｂはいずれも、真性領域１ｘの両側に第１の不純物導入領域１ｙおよび第２の不純物導入領域１ｚを備えた半導体膜１wと、半導体膜１wを覆う絶縁層４ｂと、この絶縁層４ｂを介して真性領域１ｘに対向するバイアス印加用電極９ｂとを備えている。ここで、第１の不純物導入領域１ｙおよび第２の不純物導入領域１ｚはいずれも高濃度Ｎ型領域である。
【００８２】
本形態において、半導体層１ｗの上層側には、ゲート絶縁膜２および層間絶縁膜７、８と同時形成された絶縁膜が形成されており、バイアス印加用電極９ｂは、画素電極９ａと同様、層間絶縁膜８の上層に形成されたＩＴＯ膜からなる。但し、本形態では、層間絶縁膜８において、真性領域１ｘと重なる領域が除去され、凹部８ｂが形成されている。このため、バイアス印加用電極９ｂは、凹部８ｂの底部において、ゲート絶縁膜２および層間絶縁膜７と同時形成された絶縁膜を含む絶縁層４ｃを介して真性領域１ｘに対向している。従って、実施の形態２と比較して、バイアス印加用電極９ｂから真性領域１ｘに対して好適にバイアスを印加することができる。このような凹部８ｂは、層間絶縁膜８のコンタクトホール８ａと同時形成することができる。なお、凹部８ｂは、層間絶縁膜８の厚さ方向の全体を除去した構成の他、層間絶縁膜８の厚さ方向の途中位置まで到達している構成、さらには層間絶縁膜７まで届いている構成、層間絶縁膜７のみに凹部が形成されていることにより生じている構成を採用してもよい。また、本形態でも、図９を参照して説明した遮光層１１ａを形成してもよい。
【００８３】
［実施の形態４］
図１１は、本発明の実施の形態４に係る光検出装置に用いたセンサ回路の断面図であり、図１１は、実施の形態１の図５に対応する。
【００８４】
図１１に示すように、本形態の光検出装置３００も、実施の形態１と同様、センサ回路３１０には、外光（矢印Ｐで示す）および外乱光が入射する主センサ３１０Ａと、外乱光が入射する副センサ３１０Ｂとを備えている。対向基板２０には、副センサ３１０Ｂと平面的に重なる領域に遮光膜２３ｂが形成されており、主センサ３１０Ａと平面的に重なる領域には遮光膜２３ｂの切り欠き２３ｃが位置している。
【００８５】
主センサ３１０Ａおよび副センサ３１０Ｂはいずれも、真性領域１ｘの両側に第１の不純物導入領域１ｙおよび第２の不純物導入領域１ｚを備えた半導体膜１wと、半導体膜１wを覆う絶縁層４ａと、この絶縁層４ａを介して真性領域１ｘに対向するバイアス印加用電極９ｂとを備えている。ここで、第１の不純物導入領域１ｙおよび第２の不純物導入領域１ｚはいずれも高濃度Ｎ型領域である。
【００８６】
本形態において、透光性基板１０ｄの裏面側、すなわち、透光性基板１０ｄにおいて、図２（ｂ）に示すバックライト装置６００が位置する側には、主センサ３１０Ａの真性領域１ｘを含む領域に重なるようにアルミニウムやアルミニウム−銀合金の膜やシートなどから反射層１３ａが形成されている。これに対して、副センサ３１０Ｂの側には反射層１３ａが形成されていない。
【００８７】
このように構成すると、主センサ３１０Ａの真性領域１ｘを含む領域に対して、透光性基板１０ｄおよび下地保護膜１２からなる透光層を介して反射層１３ａが重なっている状態にある。このため、矢印Ｒで示すように、対向基板２０の側から斜めに入射した光が主センサ３１０Ａの真性領域１ｘからそれた場合でも、反射層１３ａで反射して主センサ３１０Ａの真性領域１ｘに入射する。このため、主センサ３１０Ａの感度が高いという利点がある。なお、かかる構成は、実施の形態１〜３に適用してもよい。
【００８８】
［その他の電気光学装置への適用例］
上記形態では、主センサ３１０Ａおよび副センサ３１０ＢがＮ型の場合を説明したが、主センサ３１０Ａおよび副センサ３１０ＢをＰ型に構成してもよく、この場合には、電圧の極性を反転させればよい。
【００８９】
上記実施形態では、液晶装置において光検出装置３００での検出結果に基づいて、バックライト装置からの出射光量を制御したが、光検出装置３００での検出結果に基づいて、各画素に供給される信号を制御してもよい。また、上記実施形態では、電気光学装置として液晶装置を例に説明したが、有機エレクトロルミネッセンス装置において、光検出装置３００での検出結果に基づいて、各画素に供給される信号を制御してもよい。
【００９０】
［電子機器への搭載例］
次に、上述した実施形態に係る電気光学装置１００を適用した電子機器について説明する。図１２（ａ）に、電気光学装置１００を備えたモバイル型のパーソナルコンピュータの構成を示す。パーソナルコンピュータ２０００は、表示ユニットとしての電気光学装置１００と本体部２０１０を備える。本体部２０１０には、電源スイッチ２００１及びキーボード２００２が設けられている。図１２（ｂ）に、電気光学装置１００を備えた携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１及びスクロールボタン３００２、並びに表示ユニットとしての電気光学装置１００を備える。スクロールボタン３００２を操作することによって、電気光学装置１００に表示される画面がスクロールされる。図１２（ｃ）に、電気光学装置１００を適用した情報携帯端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１及び電源スイッチ４００２、並びに表示ユニットとしての電気光学装置１００を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置１００に表示される。
【００９１】
なお、電気光学装置１００が適用される電子機器としては、図１２に示すものの他、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示部として、前述した電気光学装置１００が適用可能である。
【図面の簡単な説明】
【００９２】
【図１】本発明を適用した電気光学装置の電気的構成を示すブロック図である。
【図２】（ａ）、（ｂ）は各々、本発明を適用した電気光学装置の液晶パネルを各構成要素と共に対向基板の側から見た平面図、およびそのＨ−Ｈ′断面図である。
【図３】（ａ）、（ｂ）は各々、本発明を適用した電気光学装置に用いた素子基板１０において相隣接する画素の平面図、およびそのＡ−Ａ′線に相当する位置で電気光学装置を切断したときの断面図である。
【図４】（ａ）、（ｂ）は各々、本発明を適用した電気光学装置に用いた素子基板に形成した駆動回路の説明図、この駆動回路に用いた薄膜トランジスタの平面図、およびそのＢ−Ｂ′線に相当する位置で素子基板を切断したときの断面図である。
【図５】（ａ）、（ｂ）は、本発明を適用した光検出装置に用いたセンサ回路の平面図、およびそのＣ−Ｃ′断面図である。
【図６】（ａ）、（ｂ）は、本発明を適用した光検出装置に用いたセンサ回路の電気的構成を示す説明図である。
【図７】（ａ）、（ｂ）は、本発明を適用した光検出装置の検出回路の説明図である。
【図８】本発明を適用した電気光学装置および光検出装置の製造工程のうち、素子基板に駆動回路の薄膜トランジスタおよびセンサ回路（主センサおよび副センサ）を形成するための工程断面図である。
【図９】本発明の実施の形態２に係る光検出装置に用いたセンサ回路の断面図である。
【図１０】本発明の実施の形態３に係る光検出装置に用いたセンサ回路の断面図である。
【図１１】本発明の実施の形態４に係る光検出装置に用いたセンサ回路の断面図である。
【図１２】本発明を適用した電気光学装置を備えた電子機器の説明図である。
【符号の説明】
【００９３】
１ｗ・・光センサの半導体膜、１ｙ・・光センサの第１の不純物導入領域、１ｚ・・光センサの第２の不純物導入領域、４ａ、４ｂ、４ｃ・・光センサの絶縁層、５ａ、９ｂ・・光センサのバイアス印加用電極、１０・・素子基板、３０・・画素スイチング用の薄膜トランジスタ、９０・・駆動回路の薄膜トランジスタ、１００・・電気光学装置、３００・・光検出装置、３１０・・センサ回路、３１０Ａ・・主センサ、３１０Ｂ・・副センサ、３４０・・検出回路、５００・・調光回路、６００・・バックライト装置
【図１】
2008186882.tif 000003
【図２】
2008186882.tif 000004
【図３】
2008186882.tif 000005
【図４】
2008186882.tif 000006
【図５】
2008186882.tif 000007
【図６】
2008186882.tif 000008
【図７】
2008186882.tif 000009
【図８】
2008186882.tif 000010
【図９】
2008186882.tif 000011
【図１０】
2008186882.tif 000012
【図１１】
2008186882.tif 000013
【図１２】
2008186882.tif 000014