(57)【要約】【課題】処理装置に異常が生じていることを精度良く検出することができる半導体製造装置の管理方法を提供する。【解決手段】本発明に係る半導体製造装置の管理方法は、互いに同一の処理を行う第１処理装置及び第２処理装置を管理する半導体製造装置の管理方法であって、前記第１処理装置を用いて第１の半導体基板に処理を行い、かつ前記第２処理装置を用いて前記第１の半導体基板と同一ロットの第２の半導体基板に処理を行う工程と、前記第１の半導体基板及び前記第２の半導体基板それぞれにおいて、前記処理の結果を示す寸法を測定する工程と、前記第１の半導体基板の寸法値に対する前記第２の半導体基板の寸法値の差を算出する工程と、前記差が基準範囲外である場合に前記第１処理装置又は前記第２処理装置のいずれかが異常であると判断する工程とを具備する。【選択図】図３
2008186884.tif 000002
【特許請求の範囲】
【請求項１】
互いに同一の処理を行う第１処理装置及び第２処理装置を管理する半導体製造装置の管理方法であって、
前記第１処理装置で処理された第１の半導体基板と、前記第１の半導体基板と同一ロットであり前記第２処理装置で処理された第２の半導体基板それぞれにおいて、前記処理の結果を示す寸法を測定する工程と、
前記第１の半導体基板の寸法値に対する前記第２の半導体基板の寸法値の差を算出する工程と、
前記差が基準範囲外である場合に前記第１処理装置又は前記第２処理装置のいずれかが異常であると判断する工程と、
を具備する半導体製造装置の管理方法。
【請求項２】
前記第１処理装置及び前記第２処理装置は、マルチチャンバー装置の第１処理チャンバー及び第２処理チャンバーである請求項１に記載の半導体製造装置の管理方法。
【請求項３】
互いに同一の処理を行う第１処理装置、第２処理装置、及び第３処理装置を管理する半導体製造装置の管理方法であって、
前記第１処理装置で処理された第１の半導体基板、前記第１の半導体基板と同一ロットであり前記第２処理装置で処理された第２の半導体基板、前記第１の半導体基板と同一ロットであり前記第３処理装置で処理された第３の半導体基板前記第３処理装置それぞれにおいて、前記処理の結果を示す寸法を測定する工程と、
前記第１の半導体基板の寸法値に対する前記第２の半導体基板の寸法値の差である第１の差、前記第２の半導体基板の寸法値に対する前記第３の半導体基板の寸法値の差である第２の差、及び前記第１の半導体基板の寸法値に対する前記第３の半導体基板の寸法値の差である第３の差を算出する工程と、
前記第１の差、前記第２の差、及び前記第３の差が、それぞれ毎に定められた基準範囲の外であるか否かを判断し、いずれの差が前記基準範囲の外であるかに基づいて、いずれの処理装置が異常であるかを判断する工程と、
を具備する半導体製造装置の管理方法。
【請求項４】
前記第１処理装置、前記第２処理装置、及び前記第３処理装置は、マルチチャンバー装置の第１処理チャンバー、第２処理チャンバー、及び第３処理チャンバーである請求項３に記載の半導体製造装置の管理方法。
【請求項５】
前記処理は、半導体基板に膜を形成する工程であり、
前記寸法値は、前記膜の膜厚である請求項１〜４のいずれか一項に記載の半導体製造装置の管理方法。
【請求項６】
前記処理は、フォトレジスト膜を露光する工程、又は露光されたフォトレジスト膜を現像する工程であり、
前記寸法値は、現像後のフォトレジスト膜の幅である請求項１〜４のいずれか一項に記載の半導体製造装置の管理方法。
【請求項７】
前記処理は、半導体基板に形成された膜をエッチングにより選択的に除去してパターンを形成する工程であり、
前記寸法値は、前記パターンの幅である請求項１〜４のいずれか一項に記載の半導体製造装置の管理方法。
【請求項８】
第１の半導体基板に処理を行う第１処理装置と、前記第１の半導体基板と同一ロットの第２の半導体基板に前記第１処理装置と同一の処理を行う第２処理装置とを管理する半導体製造装置の管理装置であって、
前記第１の半導体基板の前記処理結果を示す第１の寸法値、及び前記第２の半導体基板の前記処理結果を示す第２の寸法値を取得し、前記第１の寸法値に対する前記第２の寸法値の差を算出する演算部と、
前記差が基準範囲外である場合に前記第１処理装置又は前記第２処理装置のいずれかが異常であると判断する判断部と、
を具備する半導体製造装置の管理装置。
【請求項９】
第１の半導体基板に処理を行う第１処理装置と、前記第１の半導体基板と同一ロットの第２の半導体基板に前記第１処理装置と同一の処理を行う第２処理装置と、前記第１及び第２の半導体基板と同一ロットの第３の半導体基板に前記第１処理装置と同一の処理を行う第３処理装置を管理する半導体製造装置の管理装置であって、
前記第１の半導体基板の前記処理結果を示す第１の寸法値、前記第２の半導体基板の前記処理結果を示す第２の寸法値、及び前記第３の半導体基板の前記処理結果を示す第３の寸法値を取得し、前記第１の寸法値に対する前記第２の寸法値の差である第１の差、前記第２の寸法値に対する前記第３の寸法値の差である第２の差、及び前記第１の寸法値に対する前記第３の寸法値の差である第３の差を算出する演算部と、
前記第１の差、前記第２の差、及び前記第３の差が、それぞれ毎に定められた基準範囲の外であるか否かを判断し、いずれの差が前記基準範囲の外であるかに基づいて、いずれの処理装置が異常であるかを判断する判断部と、
を具備する半導体製造装置の管理装置。
【請求項１０】
第１処理装置を用いて第１の半導体基板に処理を行う工程と、
前記第１処理装置と同一の処理を行う第２処理装置を用いて、前記第１の半導体基板と同一ロットの第２の半導体基板に処理を行う工程と、
前記第１の半導体基板及び前記第２の半導体基板それぞれにおいて、前記処理の結果を示す寸法を測定する工程と、
前記第１の半導体基板の寸法値に対する前記第２の半導体基板の寸法値の差を算出する工程と、
前記差が基準範囲外である場合に前記第１処理装置又は前記第２処理装置のいずれかが異常であると判断する工程と、
を具備する半導体装置の製造方法。
【請求項１１】
第１処理装置を用いて第１の半導体基板に処理を行う工程と、
前記第１処理装置と同一の処理を行う第２処理装置を用いて、前記第１の半導体基板と同一ロットの第２の半導体基板に処理を行う工程と、
前記第１処理装置と同一の処理を行う第３処理装置を用いて、前記第１の半導体基板と同一ロットの第３の半導体基板に処理を行う工程と、
前記第１の半導体基板、前記第２の半導体基板、及び前記第３の半導体基板それぞれにおいて、前記処理の結果を示す寸法を測定する工程と、
前記第１の半導体基板の寸法値に対する前記第２の半導体基板の寸法値の差である第１の差、前記第２の半導体基板の寸法値に対する前記第３の半導体基板の寸法値の差である第２の差、及び前記第１の半導体基板の寸法値に対する前記第３の半導体基板の寸法値の差である第３の差を算出する工程と、
前記第１の差、前記第２の差、及び前記第３の差が、それぞれ毎に定められた基準範囲の外であるか否かを判断し、いずれの差が前記基準範囲の外であるかに基づいて、いずれの処理装置が異常であるかを判断する工程と、
を具備する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の処理装置を管理する半導体製造装置の管理方法、半導体製造装置の管理装置、及び半導体装置の製造方法に関する。特に本発明は、処理装置の異常を精度良く検出することができる半導体製造装置の管理方法、半導体製造装置の管理装置、及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来の半導体製造装置の管理は、処理した半導体ウェハの処理結果を示す寸法が基準範囲（例えば製品の寸法規格又は管理規格）以内であるか否かを検査し、基準範囲以内である場合には正常と判断し、基準範囲外である場合には異常と判断していた。例えば半導体製造装置がエッチング装置であり、半導体ウェハ上に形成されたＡｌ合金膜を選択的に除去することにより配線を形成する工程で用いられている場合、形成された配線の幅を測定し、この幅が基準範囲以内であるか否かにより、半導体製造装置が正常であるか否かを判断していた（例えば特許文献１参照）。この場合の半導体製造装置の異常とは、例えばエッチングガスであるＣｌ２ガスの流量ズレなどである。
【０００３】
【特許文献１】特開２００６−２２８７７９号公報（第２段落）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、処理した半導体ウェハの処理結果を示す寸法は、その処理より前に行われた工程によってもばらつく。例えばＡｌ合金配線パターンの幅は、エッチング処理工程より以前に行われた工程のばらつき（例えばＡｌ合金膜の膜厚のばらつき、レジストパターンのばらつきなど）に起因してもばらつく。これらのばらつきは、例えばＡｌ合金膜やフォトレジスト膜に開口パターンを形成するときの処理装置の機種差又は個体差に起因している。このため、上記した寸法が基準範囲内であっても当該処理を行った処理装置に異常が生じている場合もあった。このように上記した従来方法では、処理装置の異常を精度良く検出することは難しかった。
【０００５】
なお、処理装置の異常を検出することのみを目的とした場合は、製品の寸法規格より厳しい基準である管理規格を狭くすれば良いが、この場合、半導体ウェハの処理結果が管理規格内であるにもかかわらず異常と判定されてしまい、半導体装置の歩留まりが低下してしまう。このため、管理規格を狭くすることは現実的ではない。
【０００６】
本発明は上記のような事情を考慮してなされたものであり、その目的は、処理装置に異常が生じていることを精度良く検出することができる半導体製造装置の管理方法、半導体製造装置の管理装置、及び半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本発明に係る半導体製造装置の管理方法は、互いに同一の処理を行う第１処理装置及び第２処理装置を管理する半導体製造装置の管理方法であって、
前記第１処理装置で処理された第１の半導体基板と、前記第１の半導体基板と同一ロットであり前記第２処理装置で処理された第２の半導体基板それぞれにおいて、前記処理の結果を示す寸法を測定する工程と、
前記第１の半導体基板の寸法値に対する前記第２の半導体基板の寸法値の差を算出する工程と、
前記差が基準範囲外である場合に前記第１処理装置又は前記第２処理装置のいずれかが異常であると判断する工程とを具備する。
前記第１処理装置及び前記第２処理装置は、例えばマルチチャンバー装置の第１処理チャンバー及び第２処理チャンバーである。
【０００８】
この半導体製造装置の管理方法では、前記第１処理装置によって処理された前記第１の半導体基板の寸法値に対する、前記第２処理装置によって処理された前記第２の半導体基板の寸法値の差を算出している。この差を算出することにより、当該処理工程以前に行われた工程に起因した寸法ズレを相殺し、当該処理に起因した寸法ズレのみを抽出することができる。そして、上記した差が基準範囲外になった場合に、前記第１処理装置又は前記第２処理装置のいずれかが異常であると判断している。このため、前記第１処理装置又は前記第２処理装置に異常が生じたことを、精度良く検出することができる。
【０００９】
本発明に係る他の半導体製造装置の管理方法は、互いに同一の処理を行う第１処理装置、第２処理装置、及び第３処理装置を管理する半導体製造装置の管理方法であって、
前記第１処理装置で処理された第１の半導体基板、前記第１の半導体基板と同一ロットであり前記第２処理装置で処理された第２の半導体基板、前記第１の半導体基板と同一ロットであり前記第３処理装置で処理された第３の半導体基板前記第３処理装置それぞれにおいて、前記処理の結果を示す寸法を測定する工程と、
前記第１の半導体基板の寸法値に対する前記第２の半導体基板の寸法値の差である第１の差、前記第２の半導体基板の寸法値に対する前記第３の半導体基板の寸法値の差である第２の差、及び前記第１の半導体基板の寸法値に対する前記第３の半導体基板の寸法値の差である第３の差を算出する工程と、
前記第１の差、前記第２の差、及び前記第３の差が、それぞれ毎に定められた基準範囲の外であるか否かを判断し、いずれの差が前記基準範囲の外であるかに基づいて、いずれの処理装置が異常であるかを判断する工程とを具備する。
前記第１処理装置、前記第２処理装置、及び前記第３処理装置は、例えばマルチチャンバー装置の第１処理チャンバー、第２処理チャンバー、及び第３処理チャンバーである。
【００１０】
前記処理は、例えば半導体基板に膜を形成する工程である。この場合、前記寸法値は、前記膜の膜厚である。
また前記処理は、例えばフォトレジスト膜を露光する工程、又は露光されたフォトレジスト膜を現像する工程である。この場合前記寸法値は、現像後のフォトレジスト膜の幅である。
【００１１】
また前記処理は、例えば半導体基板に形成された膜をエッチングにより選択的に除去してパターンを形成する工程である。この場合、前記寸法値は、前記パターンの幅である。
【００１２】
本発明に係る半導体製造装置の管理装置は、第１の半導体基板に処理を行う第１処理装置と、前記第１の半導体基板と同一ロットの第２の半導体基板に前記第１処理装置と同一の処理を行う第２処理装置とを管理する半導体製造装置の管理装置であって、
前記第１の半導体基板の前記処理結果を示す第１の寸法値、及び前記第２の半導体基板の前記処理結果を示す第２の寸法値を取得し、前記第１の寸法値に対する前記第２の寸法値の差を算出する演算部と、
前記差が基準範囲外である場合に前記第１処理装置又は前記第２処理装置のいずれかが異常であると判断する判断部とを具備する。
【００１３】
本発明に係る他の半導体製造装置の管理装置は、第１の半導体基板に処理を行う第１処理装置と、前記第１の半導体基板と同一ロットの第２の半導体基板に前記第１処理装置と同一の処理を行う第２処理装置と、前記第１及び第２の半導体基板と同一ロットの第３の半導体基板に前記第１処理装置と同一の処理を行う第３処理装置を管理する半導体製造装置の管理装置であって、
前記第１の半導体基板の前記処理結果を示す第１の寸法値、前記第２の半導体基板の前記処理結果を示す第２の寸法値、及び前記第３の半導体基板の前記処理結果を示す第３の寸法値を取得し、前記第１の寸法値に対する前記第２の寸法値の差である第１の差、前記第２の寸法値に対する前記第３の寸法値の差である第２の差、及び前記第１の寸法値に対する前記第３の寸法値の差である第３の差を算出する演算部と、
前記第１の差、前記第２の差、及び前記第３の差が、それぞれ毎に定められた基準範囲の外であるか否かを判断し、いずれの差が前記基準範囲の外であるかに基づいて、いずれの処理装置が異常であるかを判断する判断部とを具備する。
【００１４】
本発明に係る半導体装置の製造方法は、第１処理装置を用いて第１の半導体基板に処理を行う工程と、
前記第１処理装置と同一の処理を行う第２処理装置を用いて、前記第１の半導体基板と同一ロットの第２の半導体基板に処理を行う工程と、
前記第１の半導体基板及び前記第２の半導体基板それぞれにおいて、前記処理の結果を示す寸法を測定する工程と、
前記第１の半導体基板の寸法値に対する前記第２の半導体基板の寸法値の差を算出する工程と、
前記差が基準範囲外である場合に前記第１処理装置又は前記第２処理装置のいずれかが異常であると判断する工程とを具備する。
【００１５】
本発明に係る他の半導体装置の製造方法は、第１処理装置を用いて第１の半導体基板に処理を行う工程と、
前記第１処理装置と同一の処理を行う第２処理装置を用いて、前記第１の半導体基板と同一ロットの第２の半導体基板に処理を行う工程と、
前記第１処理装置と同一の処理を行う第３処理装置を用いて、前記第１の半導体基板と同一ロットの第３の半導体基板に処理を行う工程と、
前記第１の半導体基板、前記第２の半導体基板、及び前記第３の半導体基板それぞれにおいて、前記処理の結果を示す寸法を測定する工程と、
前記第１の半導体基板の寸法値に対する前記第２の半導体基板の寸法値の差である第１の差、前記第２の半導体基板の寸法値に対する前記第３の半導体基板の寸法値の差である第２の差、及び前記第１の半導体基板の寸法値に対する前記第３の半導体基板の寸法値の差である第３の差を算出する工程と、
前記第１の差、前記第２の差、及び前記第３の差が、それぞれ毎に定められた基準範囲の外であるか否かを判断し、いずれの差が前記基準範囲の外であるかに基づいて、いずれの処理装置が異常であるかを判断する工程とを具備する。
【発明を実施するための最良の形態】
【００１６】
以下、図面を参照して本発明の実施形態について説明する。本実施形態は、互いに同一の処理を行う複数の処理チャンバーを有するマルチチャンバー式の半導体製造装置を、管理装置を用いて管理し、チャンバーの異常をする方法である。
【００１７】
図１は、管理の対象となるマルチチャンバー式の半導体製造装置の構成を説明するための概略図である。この半導体製造装置は、例えば半導体ウェハに形成されたＡｌ合金膜を、このＡｌ合金膜上に形成されたレジストパターンをマスクとしてエッチングすることにより、Ａｌ合金配線を形成する装置である。
【００１８】
この半導体製造装置において、搬送チャンバー３０には、ロードロックチャンバー１０、第１の処理チャンバー２０ａ、第２の処理チャンバー２０ｂ、第３の処理チャンバー２０ｃ、及び第４の処理チャンバー２２が、それぞれシャッター１２，２１ａ，２１ｂ，２１ｃ，２３を介して接続されている。ロードロックチャンバー１０にはシャッター１１を介して外部から半導体ウェハが搬入される。ロードロックチャンバー１０内に搬入された半導体ウェハは、搬送チャンバー３０内の搬送ロボット３１によって、シャッター１２を介して搬送チャンバー３０内に搬入され、その後搬送ロボット３１によってシャッター２１ａ〜２１ｃを介して第１〜第３の処理チャンバー２０ａ〜２０ｃのいずれか内に搬入される。第１〜第３の処理チャンバー２０ａ〜２０ｃでは、半導体ウェハに対してＡｌ合金膜のエッチング処理が行われる。第１〜第３の処理チャンバー２０ａ〜２０ｃのいずれかによって処理された半導体ウェハは、搬送ロボット３１によって第１〜第３の処理チャンバー２０ａ〜２０ｃから処理チャンバー２２に搬送され、他の処理（例えばＡｌ合金膜上に位置するレジストパターンのアッシング処理）が行われる。その後半導体ウェハは、処理チャンバー２２からロードロックチャンバー１０に搬送され、ロードロックチャンバー１０から外部に搬出される。
【００１９】
第１〜第３の処理チャンバー２０ａ〜２０ｃは、互いに同一の処理を行うが、処理後のＡｌ合金配線の寸法（例えば幅）は、それぞれの第１〜第３の処理チャンバー２０ａ〜２０ｃ固有の傾向（例えば第１の処理チャンバー２０ａを基準にした場合、第２の処理チャンバー２０ｂは処理後のＡｌ合金配線が一定の幅ほど細い等）を有している。このため、第１の処理チャンバー２０ａ及び第２の処理チャンバー２０ｂの双方が正常な場合、第１の処理チャンバー２０ａによって処理されたＡｌ合金配線の寸法に対する第２の処理チャンバー２０ｂによって処理されたＡｌ合金配線の寸法の差は、基準範囲内にある。また、第１の処理チャンバー２０ａ又は第２の処理チャンバー２０ｂが異常である場合、Ａｌ合金配線の寸法の差は基準範囲外になる。詳細を後述する管理装置は、この傾向を利用して第１〜第３の処理チャンバー２０ａ〜２０ｃの異常を検出するものである。
【００２０】
図２は、図１に示した半導体製造装置を管理する管理装置の構成を説明するためのブロック図である。この管理装置は、データ保持部５０、演算部５２、判断部５４、及び表示部５６（例えば表示装置）を有する。データ保持部５０は、第１〜第３の処理チャンバー２０ａ〜２０ｃにおける処理結果を示す寸法値（例えばＡｌ合金配線の幅）を、半導体ウェハのロットナンバー及び第１〜第３の処理チャンバー２０ａ〜２０ｃのいずれで処理されたかを示す情報に対応付けて保持する。演算部５２、判断部５４、及び表示部５６の動作の詳細については、フローチャートを用いて後述する。
【００２１】
図３は、図２に示した管理装置を用いて図１に示した半導体製造装置を管理する第１の方法を説明するためのフローチャートである。本図に示すフローチャートは、マルチチャンバー式の半導体製造装置が第３の処理チャンバー２０ｃを有さない場合（すなわち対象となる処理チャンバーが２つの場合）を想定している。まず、図１に示した半導体製造装置が有する第１及び第２の処理チャンバー２０ａ，２０ｂを用いて、同一のロットを構成する複数の半導体ウェハを並列処理し、複数の半導体ウェハそれぞれにＡｌ合金配線を形成する（Ｓ２）。
【００２２】
次いで、Ａｌ合金配線の予め定められた部分（ＴＥＧを含む）の幅を、複数の半導体ウェハにおいて測定し、測定結果を示す寸法値を、半導体ウェハのロットナンバー及び第１及び第２の処理チャンバー２０ａ，２０ｂのいずれで処理したかを特定する情報に対応付けてデータ保持部５０に格納する（Ｓ４）。なお、Ａｌ合金配線の幅の測定は、全ての半導体ウェハに対して行っても良いし、第１及び第２の処理チャンバー２０ａ，２０ｂそれぞれ毎に半導体ウェハをサンプリングし、これらサンプリングした半導体ウェハに対して行っても良い。
【００２３】
次いで、演算部５２は、データ保持部５０から、最新のロットナンバーに対応付けられている寸法値を、第１及び第２の処理チャンバー２０ａ，２０ｂのいずれで処理したかを特定する情報とともに読み出し、読み出した寸法値を第１及び第２の処理チャンバー２０ａ，２０ｂ別に平均する（Ｓ６）。次いで演算部５２は、最新のロットナンバーにおける、第１の処理チャンバー２０ａに対応する寸法値の平均値に対する第２の処理チャンバー２０ｂに対応する寸法値の平均値の差を算出する（Ｓ８）。
【００２４】
次いで判断部５４は、Ｓ８において算出した平均値の差が、予め定められた基準範囲内に入っているか否かを判断する。上記した差が基準範囲内に入っている場合、第１及び第２の処理チャンバー２０ａ，２０ｂの双方が正常であると判断し、Ｓ２に戻る（Ｓ１０：Ｙｅｓ）。上記した差が基準範囲から外れている場合、第１及び第２の処理チャンバー２０ａ，２０ｂのいずれかが異常であると判断し（Ｓ１０：Ｎｏ）、表示部５６に警告表示を行わせる（Ｓ１２）。ここでの異常は、例えばエッチングガスであるＣｌ２ガスの流量がずれている場合等である。
【００２５】
図４は、図３のＳ１０を具体的に説明するためのグラフである。図４（Ａ）は、第１のチャンバー２０ａ及び第２のチャンバー２０ｂそれぞれで処理された半導体ウェハにおけるＡｌ合金配線パターンの幅の平均値を各ロット別に示しており、図４（Ｂ）は、第１の処理チャンバー２０ａに対応する寸法値の平均値に対する第２の処理チャンバー２０ｂに対応する寸法値の平均値の差を、ロット別に示している。
【００２６】
図４（Ａ）において、Ａｌ合金配線パターンの幅はロット毎にばらついているが、いずれのロットにおいてもＡｌ合金配線パターンの幅は一定の範囲内に入っている為、第１及び第２の処理チャンバー２０ａ，２０ｂが異常であるとは判断できない。この原因は、Ａｌ合金配線パターンの幅は、エッチング処理工程より以前に行われた工程のばらつき（例えばＡｌ合金膜の膜厚のばらつき、レジストパターンの幅のばらつきなど）に起因してもばらつく為である。
【００２７】
これに対して図４（Ｂ）では、第１６ロットにおいて平均値の差が基準範囲の上限を超えており、第１及び第２の処理チャンバー２０ａ，２０ｂの一方が異常であると判断することができる。この理由は、同一ロットにおいて、第１の処理チャンバー２０ａの平均値に対する第２の処理チャンバー２０ｂの平均値の差を取ることにより、エッチング処理工程より以前に行われた工程のばらつき（例えばＡｌ合金膜の膜厚のばらつき、レジストパターンの幅のばらつきなど）を相殺し、第１及び第２の処理チャンバー２０ａ，２０ｂに起因したばらつきのみを抽出することができるためである。
【００２８】
図５は、図２に示した管理装置を用いて図１に示した半導体製造装置を管理する第２の方法を説明するためのフローチャートである。本図に示すフローチャートは、大勝となる処理チャンバーが３つの場合（すなわち第１〜第３の処理チャンバー２０ａ，２０ｂ，２０ｃ）を想定している。本図に示す処理は、Ｓ２〜Ｓ６に示した処理は図３に示した第１の方法と同様である為、説明を省略する。
【００２９】
Ｓ６の後、管理装置の演算部５２は、最新のロットナンバーにおける、第１の処理チャンバー２０ａの平均値に対する第２の処理チャンバー２０ｂの平均値の差である第１の差、第２の処理チャンバー２０ｂの平均値に対する第３の処理チャンバー２０ｃの平均値の差である第２の差、及び第１の処理チャンバー２０ａの平均値に対する第３の処理チャンバー２０ｃの平均値の差である第３の差、すなわちすべての処理チャンバー２０ａ〜２０ｃの組み合わせそれぞれ毎の平均値の差を算出する（Ｓ１４）。
【００３０】
次いで判断部５４は、Ｓ１４において算出した平均値の差それぞれが、基準範囲内に入っているか否かを判断する。ここでの基準範囲は、第１〜第３の処理チャンバー２０ａ，２０ｂ，２０ｃの組み合わせ別に定められている。上記した差の全てが基準範囲内に入っている場合、第１〜第３の処理チャンバー２０ａ，２０ｂ，２０ｃの全てが正常であると判断し、Ｓ２に戻る（Ｓ１６：Ｙｅｓ）。上記した差の少なくとも一つが基準範囲から外れている場合、判断部５４は、第１〜第３の処理チャンバー２０ａ，２０ｂ，２０ｃのいずれかが異常であると判断し（Ｓ１６：Ｎｏ）、表示部５６に警告表示を行わせる（Ｓ２０）。なお、３つのうち２つの差が基準範囲外になった場合（Ｓ１７：Ｙｅｓ）、判断部５４は、いずれの差が基準範囲外になったかに基づいて、第１〜第３の処理チャンバー２０ａ，２０ｂ，２０ｃのいずれが異常であるかを判断し（Ｓ１８）、その判断結果を表示部５６に表示させる（Ｓ２０）。
【００３１】
図６は、図５のＳ１８の判断方法を具体的に説明するための表である。判断部５４は、第１の処理チャンバー２０ａの平均値に対する第２の処理チャンバー２０ｂの平均値の差である第１の差、及び第１の処理チャンバー２０ａの平均値に対する第３の処理チャンバー２０ｃの平均値の差である第３の差が基準範囲外であり、第２の処理チャンバー２０ｂの平均値に対する第３の処理チャンバー２０ｃの平均値の差である第２の差が基準範囲内である場合、第１の処理チャンバー２０ａが異常であると判断する。また判断部５４は、第１の差及び第２の差が基準範囲外であり、第３の差が基準範囲内である場合、第２の処理チャンバー２０ｂが異常であると判断する。また判断部５４は、第１の差が基準範囲内であり、第２の差及び第３の差が基準範囲外である場合、第３の処理チャンバー２０ｃが異常であると判断する。
【００３２】
以上、本発明の実施形態によれば、同一ロットにおいて、第１の処理チャンバー２０ａにおける処理結果を示す寸法値（例えばＡｌ合金配線の幅）の平均値に対する第２の処理チャンバー２０ｂにおける処理結果を示す寸法値の平均値の差を取ることにより、エッチング処理工程より以前に行われた工程の寸法ズレ（例えばＡｌ合金膜の膜厚のズレ、レジストパターンのズレなど）に起因したＡｌ合金配線の幅のズレを相殺し、第１〜第３の処理チャンバー２０ａ，２０ｂ，２０ｃに起因した寸法ズレのみを抽出している。そして、上記した差が基準範囲外になった場合に第１〜第３の処理チャンバー２０ａ，２０ｂ，２０ｃのいずれが異常であると判断する。このため、第１〜第３の処理チャンバー２０ａ，２０ｂ，２０ｃに異常が生じたことを、精度良く検出することができる。
【００３３】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば上記した実施形態において、第１〜第３の処理チャンバー２０ａ，２０ｂ，２０ｃは、半導体ウェハに膜（例えばＡｌ合金膜）をＣＶＤ法又はスパッタリング法により形成するチャンバーであっても良い。この場合、処理結果を示す寸法値は膜厚になり、モニタリング用のウェハにおいて膜厚を測定することになる。
【００３４】
また本発明はマルチチャンバー式の半導体製造装置に限定されるものではなく、同一の処理を行う互いに独立した複数の処理装置を管理する場合に適用しても良い。この場合の実施形態は、上記した第１〜第３の処理チャンバー２０ａ，２０ｂ，２０ｃの代わりに互いに独立した複数の処理装置が用いられる点を除いて、上記した実施形態と同様である。例えば複数の露光装置を用いてフォトレジスト膜への露光処理を並列処理で行う場合、及び複数の現像装置を用いて露光後のフォトレジスト膜の現像処理を並列処理で行う場合それぞれにおいても、本発明を適用することができる。これらの場合、いずれの場合においても処理結果を示す寸法値は、レジストパターンの特定部分の幅になる。
【図面の簡単な説明】
【００３５】
【図１】管理の対象となるマルチチャンバー式の半導体製造装置の構成を説明するための概略図。
【図２】半導体製造装置を管理する管理装置の構成を説明するためのブロック図。
【図３】図２に示した管理装置を用いて図１に示した半導体製造装置を管理する第１の方法を説明するためのフローチャート。
【図４】（Ａ）及び（Ｂ）は図３のＳ１０を具体的に説明するためのグラフ。
【図５】図２に示した管理装置を用いて図１に示した半導体製造装置を管理する第２の方法を説明するためのフローチャート。
【図６】図５のＳ１８の判断方法を具体的に説明するための表。
【符号の説明】
【００３６】
１０…ロードロックチャンバー、１１，１２，２１ａ，２１ｂ，２１ｃ，２３…シャッター、２０ａ，２０ｂ，２０ｃ，２２…処理チャンバー、３０…搬送チャンバー、３１…搬送ロボット、５０…データ保持部、５２…演算部、５４…判断部、５６…表示部
【図１】
2008186884.tif 000003
【図２】
2008186884.tif 000004
【図３】
2008186884.tif 000005
【図４】
2008186884.tif 000006
【図５】
2008186884.tif 000007
【図６】
2008186884.tif 000008