(57)【要約】【課題】リペア処理の結果得られた電圧値が目標値から外れた場合に修正できず、高精度な回路調節が行えない場合があった。【解決手段】リペア信号生成部１０は、ｎ個（ｎは整数）のヒューズＲＦを含み、各ヒューズＲＦの切断、非切断状態に応じてレベルが変化するｎビットの内部リペア信号Ｓｉを出力する。セレクタ３０は、リペア信号生成部１０により生成されたｎビットの内部リペア信号Ｓｉと、外部から入力されるｎビットの外部リペア信号Ｓｅを受け、選択されたいずれかを出力する。調節部４０は、セレクタ３０から出力されるリペア信号Ｓｓｅｌにもとづいて、回路の状態を調節する。【選択図】図１
2008270482.tif 000002
【特許請求の範囲】
【請求項１】
ｎ個（ｎは整数）のヒューズを含み、各ヒューズの切断、非切断状態に応じてレベルが変化するｎビットの内部リペア信号を出力するリペア信号生成部と、
前記リペア信号生成部により生成されたｎビットの内部リペア信号と、外部から入力されるｎビットの外部リペア信号を受け、選択されたいずれかを出力するセレクタと、
前記セレクタから出力されるリペア信号にもとづいて、回路の状態を調節する調節部と、
を備えることを特徴とするリペア回路。
【請求項２】
請求項１に記載の複数のリペア回路を備え、
各リペア回路の前記セレクタは、前記内部リペア信号と前記外部リペア信号のいずれを選択するかを制御可能であることを特徴とする半導体装置。
【請求項３】
前記複数のリペア回路は、ひとつの電気信号を生成する回路ブロックに対して設けられることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記複数のリペア回路それぞれに対する複数の前記外部リペア信号と、前記複数のリペア回路それぞれのセレクタの状態を制御するための複数のセレクタ制御信号と、を外部から受けるための入力部をさらに備えることを特徴とする請求項２に記載の半導体装置。
【請求項５】
当該半導体装置のリペア工程において、
前記複数のリペア回路のすべてのセレクタの出力を、前記外部リペア信号に設定し、各リペア回路ごとに外部リペア信号を調節し、その後、各リペア回路の前記内部リペア信号が、対応する調節された外部リペア信号の値と一致するように、各リペア回路に含まれるヒューズを必要に応じて切断することを特徴とする請求項２に記載のリペア回路。
【請求項６】
ｎビット（ｎは整数）のリペア信号のレベルに応じて、電気的特性を調節可能な被調節回路を含む半導体装置のリペア方法であって、
前記半導体装置には予め、ｎ個のヒューズを含み、各ヒューズの切断、非切断状態に応じてレベルが変化するｎビットの内部リペア信号を出力するリペア信号生成部が形成されており、前記リペア方法は、
前記被調節回路の電気的特性を測定するステップと、
測定した前記電気的特性が目標値と一致するように、前記半導体装置の外部から、前記被調節回路に対して、ｎビット（ｎは整数）の外部リペア信号を供給するステップと、
前記ｎ個のヒューズを必要に応じて切断することにより、前記内部リペア信号の値を、前記電気的特性を目標値と近接させる前記外部リペア信号の値と一致させるステップと、
前記被調節回路に対して、前記内部リペア信号を固定的に供給するステップと、
を含むことを特徴とするリペア方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体回路の製造後に、回路特性を微調節するためのリペア（トリミング）技術に関する。
【背景技術】
【０００２】
半導体製造プロセスによって製造される各種の電子回路においては、定電圧や定電流を生成するために、電圧生成回路や定電流回路が数多く使用されている。半導体製造プロセスにおいて、これらの回路を構成するトランジスタ素子や抵抗素子の特性がばらついた場合、所望の定電圧や定電流が得られないため、正確な定電圧や定電流が必要とされる回路において問題が生じることになる。
【０００３】
このような問題を解決するために、半導体装置に対してリペア（トリミング）処理が実施される。このリペア処理は、半導体装置内に、予め調節用の回路（以下、リペア回路という）を設けておき、検査によって得られた電圧、電流などの電気的特性が、所望の設計値に近づくように回路を調節する。リペア回路は、ヒューズ抵抗（以下、ヒューズともいう）を用いて構成される。ヒューズは、レーザ照射、あるいはあるしきい値以上の電圧、電流の印加によって断線する素子である（特許文献１〜３参照）。
【０００４】
リペア回路として、ヒューズの切断、非切断状態によって、ハイレベル（電源電圧）とローレベル（接地電圧）の２値が設定可能な回路が利用される。リペア回路は、ヒューズの切断状態に応じて、１、０の２値をとるデジタルのリペア信号を生成する。複数ｎ個のヒューズを設ければ、ｎビットのリペア信号が生成できる。つまりこのリペア回路は一種のメモリとして機能する。
【０００５】
電気的特性を調節すべき回路に、ｎビットのリペア信号に応じてオン、オフが切り替わるｎ個のスイッチ素子を設け、さらに、スイッチ素子のオンオフに応じて電圧や電流が変化する可変電圧源や可変電流源を設ければ、リペア信号の値を適切に設定することによって、所望の電気的特性を精度よく得ることができる。
【特許文献１】特開２００３−２０９１７５号公報
【特許文献２】特開２００２−８３４９７号公報
【特許文献３】特開２０００−１４７１６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
一般に、リペア処理では、調節の対象となる回路において生成される電圧値（電流値であってもよい）を測定し、目標値との誤差にもとづいて、リペア信号を設定する。しかし、こうして設定されたリペア信号を与えた場合でも、調節の対象となる回路が、プロセスばらつきの影響を受けると、目標値から外れた電圧値が生成されるおそれがある。
【０００７】
ヒューズは一旦切断すると、もとの状態に戻すことができない。したがって、リペア処理の結果得られた電圧値が目標値から外れた場合に修正できず、高精度な回路調節が行えない場合があった。
【０００８】
本発明はこうした課題に鑑みてなされたものであり、その目的は高精度な回路調節が可能なリペア回路の提供にある。
【課題を解決するための手段】
【０００９】
本発明のある態様は、リペア回路に関する。このリペア回路は、ｎ個（ｎは整数）のヒューズを含み、各ヒューズの切断、非切断状態に応じてレベルが変化するｎビットの内部リペア信号を出力するリペア信号生成部と、リペア信号生成部により生成されたｎビットの内部リペア信号と、外部から入力されるｎビットの外部リペア信号を受け、選択されたいずれかを出力するセレクタと、セレクタから出力されるリペア信号にもとづいて、回路の状態を調節する調節部と、を備える。
【００１０】
この態様によると、外部リペア信号によって、最適な回路状態を設定した後に、ヒューズを切断して内部リペア信号に切り替えるため、高精度なリペア処理が可能となる。
【００１１】
本発明の別の態様は、半導体装置である。この装置は、複数の上述のリペア回路を備え、各リペア回路のセレクタは、内部リペア信号と外部リペア信号のいずれを選択するかを制御可能であってもよい。
この態様によると、半導体装置において、ひとつの電気信号を複数のリペア回路により高精度に調節したり、複数の電気信号を複数のリペア回路により高精度に調節することができる。
【００１２】
複数のリペア回路は、ひとつの電気信号を生成する回路ブロックに対して設けられてもよい。この場合、ひとつの電気信号が、複数のｎビットリペア信号の組み合わせによって調節されることになり、すべての調節回路を、外部リペア信号を用いて最適化した後に、ヒューズを切断して内部リペア信号を設定できるため、高精度な調節が可能となる。
【００１３】
ある態様の半導体装置は、複数のリペア回路それぞれに対する複数の外部リペア信号と、複数のリペア回路それぞれのセレクタの状態を制御するための複数のセレクタ制御信号と、を外部から受けるための入力部をさらに備えてもよい。
【００１４】
当該半導体装置のリペア工程において、複数のリペア回路のすべてのセレクタの出力を、外部リペア信号に設定し、各リペア回路ごとに外部リペア信号を調節し、その後、各リペア回路の内部リペア信号が、対応する調節された外部リペア信号の値と一致するように、各リペア回路に含まれるヒューズを必要に応じて切断してもよい。
【００１５】
本発明のさらに別の態様は、リペア方法である。この方法は、ｎビット（ｎは整数）のリペア信号のレベルに応じて、電気的特性を調節可能な被調節回路を含む半導体装置のリペア方法であって、半導体装置には予め、ｎ個のヒューズを含み、各ヒューズの切断、非切断状態に応じてレベルが変化するｎビットの内部リペア信号を出力するリペア信号生成部が形成されており、リペア方法は、被調節回路の電気的特性を測定するステップと、測定した電気的特性が目標値と一致するように、半導体装置の外部から、被調節回路に対して、ｎビット（ｎは整数）の外部リペア信号を供給するステップと、ｎ個のヒューズを必要に応じて切断することにより、内部リペア信号の値を、電気的特性を目標値と近接させる外部リペア信号の値と一致させるステップと、被調節回路に対して、内部リペア信号を固定的に供給するステップと、を含む。
【００１６】
なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１７】
本発明によれば、高精度な回路調節が可能となる。
【発明を実施するための最良の形態】
【００１８】
図１は、実施の形態に係るリペア回路ＲＣ１の構成を示す回路図である。リペア回路ＲＣ１は、リペア信号生成部１０、入力部２０、セレクタ３０、調節部４０を備える。
リペア信号生成部１０は、ｎ個（ｎは整数）のヒューズＲＦ１〜ＲＦｎ（以下、ヒューズＲＦと総称する）を含む。リペア信号生成部１０は、各ヒューズＲＦの切断、非切断状態に応じてレベルが変化するｎビットの内部リペア信号Ｓｉを出力する。
【００１９】
具体的には、抵抗ＲＨ１とヒューズＲＦ１は、電源端子ＶＣＣと接地端子間に直列に接続され、接続点Ｐ１の電位信号が、内部リペア信号Ｓｉ［１］として出力される。内部リペア信号Ｓｉ［１］は、ｎビットの内部リペア信号Ｓｉの最上位ビット（ＭＳＢ）に対応する。抵抗ＲＨ１の抵抗値は、ヒューズＲＦ１の非切断時の抵抗値よりも十分に大きいものとする。
【００２０】
ヒューズＲＦ１が切断されると、接続点Ｐ１の電位は抵抗ＲＨ１によってプルアップされるため、電源電圧ＶＣＣに固定される。つまり、内部リペア信号Ｓｉ［１］はハイレベルとなる。逆に、ヒューズＲＦ１が非切断状態であれば、接続点Ｐ１の電位はヒューズＲＦ１によってプルダウンされ、内部リペア信号Ｓｉ［１］は接地電位（ローレベル）となる。ヒューズＲＦ２〜ＲＦｎ、抵抗ＲＨ２〜ＲＨｎの各組についても同様である。なお、ヒューズＲＦと抵抗ＲＨの位置を入れ替えてもよい。
【００２１】
ヒューズＲＦ１〜ＲＦｎの切断、非切断を設定することにより、内部リペア信号Ｓｉ［１］〜Ｓｉ［ｎ］は、独立にハイレベルとローレベルが切り替えられる。内部リペア信号Ｓｉ［１］〜Ｓｉ［ｎ］は、ｎビットの内部リペア信号Ｓｉとして出力される。
【００２２】
入力部２０は、外部から入力される制御信号Ｓｃｎｔを受ける。制御信号Ｓｃｎｔは少なくとも、ｎビットの外部リペア信号Ｓｅを含んでいる。制御信号Ｓｃｎｔは、シリアルデータとして入力されてもよいし、パラレルデータとして入力されてもよい。図１の回路では、シリアルデータとして入力されている。入力部２０はシリアルパラレル変換機能を備え、外部リペア信号Ｓｅをパラレル信号として出力する。
【００２３】
セレクタ３０は２つの入力端子を備える。第１の入力端子（０）には、ｎビットの内部リペア信号Ｓｉが入力され、第２の入力端子（１）には、入力部２０から出力されるｎビットの外部リペア信号Ｓｅが入力される。セレクタ３０は、選択信号ＳＥＬにもとづいて、内部リペア信号Ｓｉまたは外部リペア信号Ｓｅのいずれかを選択して出力する。選択信号ＳＥＬは、外部からの制御信号ＳＥＬに含まれてもよいし、リペア回路ＲＣ１が設けられる半導体装置内部において生成されてもよい。以下、セレクタ３０から出力されるリペア信号をリペア信号Ｓｓｅｌという。
【００２４】
調節部４０は、セレクタ３０から出力されるリペア信号Ｓｓｅｌにもとづいて、電圧、電流などの電気的状態の制御対象となる回路（以下、被調節回路５０という）を調節する。調節部４０の回路形式は特に限定されるものではない。たとえば調節部４０は、ｎビットのリペア信号Ｓｓｅｌの各ビットに応じてオン、オフするスイッチを含んでもよい。
【００２５】
図１のリペア回路ＲＣ１によれば、リペア信号生成部１０に含まれるヒューズＲＦを切断する前に、外部リペア信号Ｓｅを利用して被調節回路５０の特性を調節し、その後、所望の特性が得られることを確認した後に、ヒューズＲＦを切断して内部リペア信号Ｓｉを決定することにより、高精度に回路特性を調節することができる。
【００２６】
入力部２０、セレクタ３０が設けられない従来回路の場合、リペア処理前に測定した電気的特性と、その目標値との誤差にもとづいて、切断するヒューズＲＦを選択する必要があった。これに対して、図１のリペア回路ＲＣ１によれば、外部リペア信号Ｓｅを利用して調節部４０に与えるリペア信号Ｓｓｅｌを調節しながら、被調節回路５０の電気的特性を測定できるため、リペア信号Ｓｓｅｌの最適化を確実に行うことができる。
【００２７】
つまり、入力部２０、セレクタ３０が設けられない場合、リペア信号生成部１０のヒューズＲＦを切断し、被調節回路５０の特性を調節した後に、所望の電気的特性が得られない場合、再度のリペア処理が行えないが、図１の回路によれば、リペア処理後と等価な特性を、ヒューズＲＦを切断する前に確認できるという利点を有する。
【００２８】
次に、図１のリペア回路ＲＣ１の利用形態について説明する。図２は、図１のリペア回路ＲＣ１を利用した半導体装置１００の構成を示すブロック図である。
半導体装置１００は、複数ｍ個（ｍは整数）のリペア回路ＲＣ１〜ＲＣｍ（リペア回路ＲＣと総称する）を備える。リペア回路ＲＣ２〜ＲＣｍは、図１のリペア回路ＲＣ１と同様の構成を有する。ただし、各リペア回路ＲＣにおいて、調節部４０の構成は異なってもよい。つまり各リペア回路ＲＣの調節部４０は、調節対象となる被調節回路５０の回路形式に応じた構成となる。
【００２９】
リペア回路ＲＣ１〜ＲＣｍによって電気的特性が調節される被調節回路５０＿１〜５０＿ｍは、別個独立の回路であってもよいし、互いに関連する回路であってもよい。
以下では、被調節回路５０＿１〜５０＿ｍは、それらが一体となって一つの電気信号を生成する場合を説明する。つまり、ひとつの電気信号を生成する回路に対して、複数のリペア項目が設定される。具体例として、被調節回路５０＿１〜５０＿ｍは、入力されたデジタル信号Ｄｉｎに応じたひとつの出力電圧Ｖｏｕｔを生成するデジタル／アナログ変換回路（以下、ＤＡ変換器という）の場合を説明する。
【００３０】
ＤＡ変換器は、デジタル信号Ｄｉｎに比例した出力電圧Ｖｏｕｔを生成する。ＤＡ変換器を半導体基板に集積化すると、
（１）デジタル信号Ｄｉｎに対する出力電圧Ｖｏｕｔの傾き
（２）オフセット（切片）
の２つの量がプロセスばらつきによって変動する。したがって、ＤＡ変換器には、被調節回路５０として、傾きを調節するための回路ブロック（第１補正ブロック）５０＿１と、オフセットを調節するための回路ブロック（第２補正ブロック）５０＿２とが設けられる。その他、必要に応じて、別の補正ブロックを設けてもよい。
【００３１】
半導体装置１００は、リペア回路ＲＣ１〜ＲＣｍ、被調節回路５０＿１〜５０＿ｍに加えて、入力部２０ａを備える。入力部２０ａは、複数のリペア回路ＲＣ１〜ＲＣｍそれぞれに対する複数の外部リペア信号Ｓｅ１〜Ｓｅｍと、複数のリペア回路ＲＣ１〜ＲＣｍそれぞれのセレクタ３０の状態を制御するための複数のセレクタ制御信号ＳＥＬ１〜ＳＥＬｍと、を入力端子１０２を介して外部から受ける。入力部２０ａは、受信したセレクタ制御信号ＳＥＬ１〜ＳＥＬｍと、外部リペア信号Ｓｅ１〜Ｓｅｍを、各リペア回路ＲＣへと分配する。なお、セレクタ制御信号ＳＥＬ１〜ＳＥＬｍは、同一の論理値をとる同じ信号であってもよい。この場合、外部から入力すべき制御信号Ｓｃｎｔのビット数を削減することができる。
【００３２】
図３は、図２の半導体装置１００の具体的な構成例を示す回路図である。図３は、モータドライバ回路の一部を示す。モータドライバ回路は、Ｈブリッジ回路９０、検出抵抗Ｒ１、コンパレータＣＯＭＰ１、基準電圧生成部９２を備える。
【００３３】
Ｈブリッジ回路９０は、駆動対象のモータコイル１に接続されたトランジスタＭ１〜Ｍ４を備える。Ｈブリッジ回路９０と、接地端子間には、検出抵抗Ｒ１が設けられる。検出抵抗Ｒ１によって、モータコイル１に流れる電流が検出電圧Ｖｄｅｔに変換される。コンパレータＣＯＭＰ１は、検出電圧Ｖｄｅｔを、基準電圧生成部９２によって生成される基準電圧Ｖｏｕｔと比較し、Ｈブリッジ回路９０の各トランジスタＭ１〜Ｍ４のオン、オフを制御する。
【００３４】
基準電圧生成部９２は、入力されたデジタル信号Ｄｉｎに比例した基準電圧Ｖｏｕｔを生成するデジタル／アナログ変換回路であり、図２の被調節回路５０に相当する。基準電圧生成部９２は、メインＤＡＣ６０、Ｖ／Ｉ変換回路８０、Ｉ／Ｖ変換回路７０を含む。
【００３５】
メインＤＡＣ６０は、ＤＡＣ６２、可変電圧源６４を含む。ＤＡＣ６２は、デジタル信号Ｄｉｎに応じた電圧Ｖ１を生成する。比例定数をαと書けば、
Ｖ１＝Ｄｉｎ×α
が成り立つ。可変電圧源６４により生成される電圧Ｖｒｅｆは、ＤＡＣ６２の基準電圧として利用される。可変電圧源６４の基準電圧Ｖｒｅｆを調節することにより、ＤＡＣ６２の入出力の傾きが調節される。可変電圧源６４は、リペア回路ＲＣ１によって電気的特性が調節される図２の被調節回路（第１補正ブロック）５０＿１に対応する。
【００３６】
Ｖ／Ｉ変換回路８０は、電圧Ｖ１を電流Ｉ１に変化する。Ｖ／Ｉ変換回路８０は、誤差増幅器ＥＡ１、トランジスタＭ１０、抵抗Ｒ３を含む。Ｖ／Ｉ変換回路８０は、抵抗Ｒ３に発生する電圧降下が電圧Ｖ１に近づくように、トランジスタＭ１０のオン抵抗を調節する。その結果、トランジスタＭ１０を含む経路には、
Ｉ１＝Ｖ１／Ｒ３
で与えられる電流Ｉ１が流れる。
【００３７】
電流Ｉ１は、Ｉ／Ｖ変換回路７０によって電圧Ｖｏｕｔに変換される。Ｉ／Ｖ変換回路７０は、トランジスタＭ１１、Ｍ１２、抵抗Ｒ２、可変電流源７２を含む。トランジスタＭ１１、Ｍ１２はカレントミラー回路を構成している。カレントミラー回路の１次側には、可変電流源７２が接続される。可変電流源７２は、基準電圧生成部９２の入出力特性のオフセットを調節するために設けられており、図２の被調節回路５０＿２に対応する。トランジスタＭ１１に流れる電流（Ｉ１−Ｉ３）が、カレントミラー回路によって定数β倍され、電流Ｉ２が生成される。
Ｉ２＝β×（Ｉ１−Ｉ３）
となる。電流Ｉ２が抵抗Ｒ２に流れることにより、
Ｖｏｕｔ＝Ｒ２×Ｉ２
が生成される。いくつかの式を整理すると出力電圧Ｖｏｕｔは、
Ｖｏｕｔ＝Ｒ２×β×（α×Ｄｉｎ／Ｒ３−Ｉ３）
で与えられる。
【００３８】
基準電圧生成部９２において、Ｄｉｎに対する傾きはα、つまり可変電圧源６４によって調節可能であり、オフセットは電流Ｉ３、つまり可変電流源７２によって調節することができる。
【００３９】
以下、図３のリペア工程について説明する。
まず、複数のリペア回路ＲＣ１、ＲＣ２のすべてのセレクタ３０の出力を、外部リペア信号Ｓｅに設定する。続いて、各リペア回路ＲＣ１、ＲＣ２ごとに、適切な入出力特性が得られるように、外部リペア信号Ｓｅを調節する。具体的には、はじめにリペア回路ＲＣ１によって傾きを調節し、次に、リペア回路ＲＣ２によってオフセットを調節する。調節の順序は逆であってもよい。また、外部リペア信号Ｓｅは、任意に設定できるため、傾きとオフセットの調節を、交互に繰り返し行ってもよい。
【００４０】
調節が完了した後、各内部リペア信号Ｓｉ１、Ｓｉ２が、それぞれ対応する調節後の外部リペア信号Ｓｅ１、Ｓｅ２の値と一致するように、各リペア回路に含まれるヒューズＲＦを必要に応じて切断する。
【００４１】
図２、図３の回路によれば、複数のリペア項目の処理（傾き、オフセット）の調節を、従来に比べて大幅に簡易化することができる。この効果を明確にするために、従来のリペア処理について説明する。従来のリペア回路を用いたリペア処理では、
１．  Ｄｉｎ−Ｖｏｕｔの入出力特性を測定
２．  ひとつめのリペア回路のヒューズを切断して、傾きを最適化
３．  Ｄｉｎ−Ｖｏｕｔの入出力特性を再測定
４．  ふたつめのリペア回路のヒューズを切断して、オフセットを最適化
の工程が必要であった。つまり、ヒューズの切断を２．と４．の２回に分けて実行する必要があった。なお、仮に、１．の処理の後、２．および４．の処理を同時に実行した場合、トリミング工程は１回ですむが、傾きとオフセットは所望の値から大きく外れてしまう。
【００４２】
これに比べて、本実施の形態に係る半導体装置１００によれば、外部リペア信号を利用して、傾きとオフセットを最適化した後に、１回のリペア処理を行えば済むため、半導体の製造時間、製造コストを低下させることができる。また、複数のパラメータ（傾き、オフセット）を同時に最適化することができるため、従来に比べて、より高精度なリペア処理が可能となる。
【００４３】
上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００４４】
実施の形態では、図１のリペア回路ＲＣ１の用途として、モータドライバ回路に使用される基準電圧生成部９２を例に説明したが、本発明はこれに限定されるものではない。被調節回路は、電流源、電圧源、増幅器等、受光デバイス、発光デバイス等、いかなる回路にも適用可能である。
【図面の簡単な説明】
【００４５】
【図１】実施の形態に係るリペア回路の構成を示す回路図である。
【図２】図１のリペア回路を利用した半導体装置の構成を示すブロック図である。
【図３】図２の半導体装置の具体的な構成例を示す回路図である。
【符号の説明】
【００４６】
ＲＣ１  リペア回路、  １０  リペア信号生成部、  ＲＦ  ヒューズ、  ＲＨ  抵抗、  ２０  入力部、  ３０  セレクタ、  ４０  調節部、  ５０  被調節回路、  Ｓｉ  内部リペア信号、  Ｓｅ  外部リペア信号、  １００  半導体装置、  ６０  メインＤＡＣ、  ６２  ＤＡＣ、  ６４  可変電圧源、  ８０  Ｖ／Ｉ変換回路、  ＥＡ１  誤差増幅器、  Ｍ１０  トランジスタ、  Ｒ３  抵抗、  ７０  Ｉ／Ｖ変換回路、  ７２  可変電流源、  ９０  Ｈブリッジ回路、  ９２  基準電圧生成部、  ＣＯＭＰ１  コンパレータ。  
【図１】
2008270482.tif 000003
【図２】
2008270482.tif 000004
【図３】
2008270482.tif 000005