(57)【要約】【課題】画像情報（電荷）を蓄積し、転送するＣＣＤ転送路を通常のＣＣＤ型固体撮像素子に追加しているため、電荷転送用駆動信号が増加して消費電力が増大する傾向にある。【解決手段】受光した光強度に応じた電気信号を発生する複数の受光素子と、前記受光素子の出力信号を増幅する増幅部と、前記増幅部において増幅された電気信号を記憶する複数の記憶部と、前記複数の記憶部からの電気信号を読み出す信号出力部とからなる受光部が行列状にマトリクス配置される画素部を有する固体撮像素子であって、受光素子からの電気信号と基準となる電気信号の差分を出力とする。【選択図】図１
2008042827.tif 000002
【特許請求の範囲】
【請求項１】
受光した光強度に応じた電気信号を発生する複数の受光素子と、前記受光素子からの前記電気信号とノイズ信号を記憶する複数の記憶部とからなる画素部がマトリクス配置された受光部を構成する固体撮像素子であって、前記受光素子からの電気信号(以下、受光信号と呼ぶ。)とノイズ信号の差分信号を得ることを特徴とする固体撮像素子。
【請求項２】
前記画素部内の前記受光素子と前記記憶部の間に差分回路を有し、前記差分回路で前記受光信号と前記ノイズ信号の差分信号を得た後、前記記憶部に蓄積することを特徴とする請求項１に記載の固体撮像素子。
【請求項３】
前記画素部内の前記記憶部は受光信号とノイズ信号の差分機能を有することを特徴とする請求項１に記載の固体撮像素子。
【請求項４】
前記画素部内の前記受光素子の後段に増幅部を有することを特徴とする請求項１から３に記載の固体撮像素子。
【請求項５】
前記記憶部に蓄積された前記受光信号、前記ノイズ信号を読み出す出力回路部を有し、前記出力回路部前段に増幅部を有することを特徴とする請求項１から３に記載の固体撮像素子。
【請求項６】
前記差分回路は前記ノイズ信号と第１の基準信号の電圧差を保持手段に保持し、前記電圧差に前記受光信号の電圧レベルを印加すること、または、前記受光素子と第１の基準信号の電圧差を保持手段に保持し、前記電圧差に前記ノイズ信号の電圧レベルを印加することによって前記ノイズ信号と前記受光信号の差分を得ることを特徴とする請求項２に記載の固体撮像素子。
【請求項７】
前記記憶部は容量を有し、前記容量の受光素子側端子に前記受光信号を、前記受光素子側端子と反対の端子に第２の基準信号を蓄積した後、前記受光素子側端子からノイズ信号を印加すること、または、前記容量の受光素子側端子に前記ノイズ信号を、前記受光素子側端子と反対の端子に第２の基準信号を蓄積した後、前記受光素子側端子から受光信号を印加することにより、前記受光信号と前記ノイズ信号の差分電圧を得ることを特徴とする請求項３に記載の固体撮像素子。
【請求項８】
前記受光信号や前記ノイズ信号の書き込みと読み出しとが同じ側である前記記憶部を有することを特徴とする請求項１から２、４から６のいずれかに記載の固体撮像素子。
【請求項９】
前記受光信号や前記ノイズ信号の書き込みと読み出しとが異なる側である前記記憶部を有することを特徴とする請求項１、３から５、７のいずれかに記載の固体撮像素子。
【請求項１０】
請求項１から９記載の固体撮像素子を用いたことを特徴とするカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子に関し、特に高速度撮影を行う技術に関する。
【背景技術】
【０００２】
(a)車両の衝突試験、(b)製品の落下試験・強度試験、(c)内燃機関の燃焼状態、(d)化学反応などの物理化学の分野における現象、などの解析のために高速度カメラが用いられている。
これに関して特許文献１では、高速度撮影可能なＣＣＤ型の撮像素子として、光電変換素子の各々の周囲に複数の電荷蓄積素子を配置し、書き込み時には上記電荷蓄積素子に書き込むことで高速度撮影を実現できるとしている。
【０００３】
図８は特許文献１記載の固体撮像素子である。まず連続上書き撮影時の操作について説明する。フォトダイオード２３０ａで発生した画像情報（電荷）は電荷収集井戸２３１ａに集められ、インプットゲート２３２ａからＣＣＤ転送路２３３ａに転送され、ＣＣＤ転送路２３３ａ上を下方に転送される。ＣＣＤ転送路２３３ａ上の電荷の転送は標準的な２３相駆動で行う。ＣＣＤ転送路２３３ａはインプットゲート２３２ａと下の画素のインプットゲート２３２ｂを結ぶ垂直線２４０に平行ではなく、図８において左に傾斜している。この傾斜のために、下の画素のインプットゲート２３２ｂから出るＣＣＤ転送路２３３ｂを受光面内に組み入れることができる。ＣＣＤ転送路２３３ａは６画素分の距離を、下方斜めに直線的に延びる。最下端にはドレーンゲート２３５ａとドレーン２３６ａを設けている。画像情報はＣＣＤ転送路２３３ａ上を転送されたのち、ドレーン２３６ａから素子外に排出される。後述のごとくドレーンゲート２３５ａは読み出しゲートと併用している。
【特許文献１】特開2000-165750号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載の技術は、画像情報（電荷）を蓄積し、転送するＣＣＤ転送路を通常のＣＣＤ型固体撮像素子に追加しているため、電荷転送用駆動信号が増加して消費電力が増大する傾向にある。
本発明は、上述の問題に鑑みてなされたものであって、消費電力の著しい増大のない、しかも高品質な高速度撮影が可能なＭＯＳ型などの固体撮像素子を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明の固体撮像素子は、受光した光強度に応じた電気信号を発生する複数の受光素子と、前記受光素子からの前記電気信号とノイズ信号を記憶する複数の記憶部とからなる画素部がマトリクス配置された受光部を構成する固体撮像素子であって、前記受光素子からの電気信号(以下、受光信号と呼ぶ。)とノイズ信号の差分信号を得る。
【０００６】
本発明の固体撮像素子によれば、受光信号とノイズ信号の差分信号が得られ、高品質な高速度撮影が可能となり、特許文献１のような転送動作が不要で消費電力の増大なく高速度撮影が可能になる。
本発明の固体撮像素子は、前記画素部内の前記受光素子と前記記憶部の間に差分回路を有し、前記差分回路で前記受光信号と前記ノイズ信号の差分信号を得た後、前記記憶部に蓄積する。
【０００７】
本発明の固体撮像素子によれば、差分回路で受光信号とノイズ信号の差分信号が得られ、ノイズの少ない高品質な高速度撮影が可能となる。
本発明の固体撮像素子は、前記画素部内の前記記憶部は受光信号とノイズ信号の差分機能を有する。
本発明の固体撮像素子によれば、記憶部で受光信号とノイズ信号の差分信号が得られ、ノイズの少ない高品質な高速度撮影が可能となる。また、差分回路が省略できる。このことにより省略した差分回路のスペースを受光素子面積の増大に使え感度向上に貢献できる。また、スペースが省略できるためチップサイズが小さくなることにも貢献できる。
【０００８】
本発明の固体撮像素子によれば、前記画素部内の前記受光素子の後段に増幅部を有する。
本発明の固体撮像素子によれば、受光信号とノイズ信号が増幅されるためＳ／Ｎの大きい出力信号が得られ、ノイズの少ない高品質な高速度撮影が可能となる。
本発明の固体撮像素子は、前記記憶部に蓄積された前記受光信号、前記ノイズ信号を読み出す出力回路部を有し、前記出力回路部前段に増幅部を有する。
【０００９】
本発明の固体撮像素子によれば、記憶部から読み出す際に蓄積電荷が保持されるため、出力低下がなくＳ／Ｎの大きい出力信号が得られ、ノイズの少ない高品質な高速度撮影が可能となる。
本発明の固体撮像素子は、前記差分回路は前記ノイズ信号と第１の基準信号の電圧差を保持手段に保持し、前記電圧差に前記受光信号の電圧レベルを印加すること、または、前記受光素子と第１の基準信号の電圧差を保持手段に保持し、前記電圧差に前記ノイズ信号の電圧レベルを印加することによって前記ノイズ信号と前記受光信号の差分を得る。
【００１０】
本発明の固体撮像素子によれば、差分回路で受光信号と基準信号の差分信号を得る駆動が実現できる。
本発明の固体撮像素子は、前記記憶部は容量を有し、前記容量の受光素子側端子に前記受光信号を、前記受光素子側端子と反対の端子に第２の基準信号を蓄積した後、前記受光素子側端子からノイズ信号を印加すること、または、前記容量の受光素子側端子に前記ノイズ信号を、前記受光素子側端子と反対の端子に第２の基準信号を蓄積した後、前記受光素子側端子から受光信号を印加することにより、前記受光信号と前記ノイズ信号の差分電圧を得る。
【００１１】
本発明の固体撮像素子によれば、記憶部で受光信号と基準信号の差分信号を得る駆動が実現できる。
本発明の固体撮像素子は、前記受光信号や前記ノイズ信号の書き込みと読み出しとが同じ側である前記記憶部を有する。
本発明の固体撮像素子によれば、受光素子部と出力回路部間に容量を並列構成することによる簡単な回路構成で記憶部が実現できる。
【００１２】
本発明の固体撮像素子によれば、前記受光信号や前記ノイズ信号の書き込みと読み出しとが異なる側である前記記憶部を有する。
本発明の固体撮像素子によれば、受光素子部と出力回路部間に容量を直列構成することにより記憶部で差分機能を有するため、差分回路が省略できる。このことにより省略した差分回路のスペースを受光素子面積の増大に使え感度向上に貢献できる。また、スペースが省略できるためチップサイズが小さくなることにも貢献できる。
【００１３】
なお、本発明は、このような固体撮像素子として実現することができるだけでなく、このような固体撮像素子を含むノイズの少ない高速度撮影が可能なカメラとして実現することもできる。
【発明の効果】
【００１４】
本発明の固体撮像素子によれば、消費電力の著しい増大のない、しかも高品質な高速度撮影が可能なＭＯＳ型固体撮像素子が実現できる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について図面を参照しながら説明する。
（実施の形態１）
本発明の実施の形態１に係る固体撮像素子について図を参照しながら説明する。
図１は、固体撮像素子の概略構成を示す図である。
図１において１は受光素子、２は受光素子１の電荷を転送する転送ＭＯＳトランジスタ、３は転送ＭＯＳトランジスタ２のゲート、４はリセットＭＯＳトランジスタ、５はリセットＭＯＳトランジスタ４のゲートであり、リセットＭＯＳトランジスタ４のドレインは所望の電圧ＶＲに設定されている。
【００１６】
ＭＯＳトランジスタ６、ＭＯＳトランジスタ７でソースフォロアを形成しており、ＭＯＳトランジスタ６のドレインは電源ＶＤＤに接続され、ソースはＭＯＳトランジスタ７のドレインに接続される。ＭＯＳトランジスタ７のゲート８にはバイアス電圧を供給する。
２０はＭＯＳトランジスタで２１はＭＯＳトランジスタ２０のゲート、２２は容量である、２３、２４はＭＯＳトランジスタでソースフォロアを形成して、２５は出力ノードである。ＭＯＳトランジスタ２４のゲート２６にはバイアス電圧を供給する。
【００１７】
９はＭＯＳトランジスタで、１０はＭＯＳトランジスタ９のゲート受光信号であり、ノイズ信号を記憶部に蓄積する場合は導通し、受光信号、ノイズ信号を読み出す場合は非導通となる。１１はＭＯＳトランジスタで、１２はＭＯＳトランジスタ１１のゲート、ＭＯＳトランジスタ１１のドレインは所望の電圧ＶＢに設定されている。ＭＯＳトランジスタ１１のソースはＭＯＳトランジスタ９のソースとＭＯＳトランジスタ１３のゲートに接続されている（Ｍ点と呼ぶ）。ＭＯＳトランジスタ１１を導通することでＭ点をＶＢに設定する。
【００１８】
ＭＯＳトランジスタ１３、ＭＯＳトランジスタ１４はソースフォロアを形成し、ＭＯＳトランジスタ１３のドレインは電源ＶＤＤに接続され、ソースはＭＯＳトランジスタ１４のドレインに接続される。ＭＯＳトランジスタ１４のゲート１５にはバイアス電圧を供給する。
ＭＯＳトランジスタ１３のソースフォロアとＭＯＳトランジスタ１４のドレインの接続点が出力で出力ノード１６である。Ｍ点には記憶部が接続される。
【００１９】
記憶部内の１７−１、１７−２、１７−３、１７−４、１７−ｎはＭＯＳトランジスタでそのドレインはそれぞれＭ点に接続され、ソースはそれぞれ容量１９−１、１９−２、１９−３、１９−４、１９−ｎに接続される。１８−１、１８−２、１８−３、１８−４、１８−ｎはそれぞれＭＯＳトランジスタ１７−１、１７−２、１７−３、１７−４、１７−ｎのゲートである。
【００２０】
また容量１９−１、１９−２、１９−３、１９−４、１９−ｎの他方の端子は接地されている。この構成ではｎフレームの高速度撮影が可能となる。また、Ｍ点に接続されている容量Ｃ０は浮遊容量である。容量２２とＭＯＳトランジスタ２０で構成する差分回路で得る受光信号とノイズ信号の差分信号を記憶部１９に蓄積する。その後ＭＯＳトランジスタ１３、１４で構成するソースフォロアで出力ノード１６に差分信号を出力する。
【００２１】
以下、本実施の形態１の固体撮像素子の動作について説明する。図２は、本実施の形態１の固体撮像素子のタイミング図である。
図中期間Ａは受光信号を記憶部に蓄積する期間で、期間Ｂは記憶部に蓄積した受光信号を読み出す期間である。
３０はＭＯＳトランジスタ９のゲート１０に印加する信号で受光信号を記憶部に蓄積する期間ＡではＨＩＧＨレベルを印加して導通状態に、読み出す期間ＢではＬＯＷレベルを印加して非道通状態にする。
【００２２】
３１はＭＯＳトランジスタ１１のゲート１２に印加する信号であり、蓄積期間ＡではＬＯＷレベルを印加して非道通状態にし、読み出す期間Ｂでは期間ｔ７、ｔ９、ｔ１１でＨＩＧＨレベルを印加してＭ点の電位を初期化する（ＶＢレベルにする）。
３２はＭＯＳトランジスタ４のゲート５に印加する信号であり、期間ｔ１、ｔ３、ｔ５にＨＩＧＨレベルを印加してＭＯＳトランジスタ６のゲートを初期化する（ＶＲレベルにする）。
【００２３】
３３はＭＯＳトランジスタ２のゲート３に印加する信号であり、期間ｔ２、ｔ４、ｔ６にＨＩＧＨレベルを印加して受光素子の電荷をＭＯＳトランジスタ６のゲートに転送する。
３４はＭＯＳトランジスタ２０のゲート２１に印加する信号であり、期間ｔ１、ｔ３、ｔ５にＨＩＧＨレベルを印加して容量２２の端子電圧をＶＲＥＦにする。
【００２４】
３５は記憶部のＭＯＳトランジスタ１７−１のゲート１８−１に印加する信号であり、期間ｔ２、ｔ８にＨＩＧＨレベルを印加して期間ｔ２では差分信号を容量１９−１に蓄積し、期間ｔ８では容量１９−１の信号を読み出す。
３６は記憶部のＭＯＳトランジスタ１７−２のゲート１８−２に印加する信号であり、期間ｔ４、ｔ１０にＨＩＧＨレベルを印加して期間ｔ４では差分信号を容量１９−２に蓄積し、期間ｔ１０では容量１９−２の信号を読み出す。
【００２５】
３７は記憶部のＭＯＳトランジスタ１７−ｎのゲート１８−ｎに印加する信号であり、期間ｔ６、ｔ１２にＨＩＧＨレベルを印加して期間ｔ６では差分信号を容量１９−ｎに蓄積し、期間ｔ１２では容量１９−ｎの信号を読み出す。
以下図１、図２を用いて動作の説明をする。
期間ｔ１においてＭＯＳトランジスタ４、２０、９が導通しており、初期化レベル（ＶＲ）がソースフォロアを介して容量２２の端子に印加される（電位ＶＲＳＦ）。容量２２の他の端子はＭＯＳトランジスタ２０が導通しているためＶＲＥＦ電位になる。したがって、容量２２はＶＲＥＦとＶＲＳＦの差分が保存される。また、ソースフォロアの出力ノード２５には（ＶＲＥＦ−Ｖｔ降下分）が出力される。
【００２６】
期間ｔ２ではＭＯＳトランジスタ２、９、１７−１が導通している。受光素子１の電荷をＭＯＳトランジスタ２を介してＭＯＳトランジスタのゲート６に転送する動作をする。受光素子１からの電荷移動でＭＯＳトランジスタ６のゲートの電位がΔＶ降下したとするとＭＯＳトランジスタ６、７で形成するソースフォロアの出力はΔＶ１（ΔＶのＶｔ降下分）下がることになる。容量２２はＶＲＥＦとＶＲＳＦの差分が保存されているため、ＭＯＳトランジスタ２３のゲートはΔＶ１が降下し、出力ノード２５はさらに（ΔＶのＶｔ降下分）降下する。
【００２７】
出力ノード２５の電位変化は期間ｔ１では（ＶＲＥＦ−（Ｖｔ降下分））、期間ｔ２では（ＶＲＥＦ−（Ｖｔ降下分）―（ΔＶ１のＶｔ降下分））となる。
ここで出力ノード２５は基準電圧と信号電圧の差分の（ΔＶ１のＶｔ降下分）が変化する。期間ｔ２ではＭＯＳトランジスタ９、１７−１も導通しているため、容量１９-１に（ＶＲＥＦ−（Ｖｔ降下分）―（ΔＶ１のＶｔ降下分））が記録される。
【００２８】
同様に期間ｔ３、ｔ４、期間ｔ５、ｔ６において容量１７−２から１７−ｎまで上記の差分電圧が記録される。
次に期間ｔ７においてＭＯＳトランジスタ１１が導通するためＭ点のレベルがＶＢに設定される。
期間ｔ８では記憶部のＭＯＳトランジスタ１７−１が導通するため容量１９−１に蓄積されている差分電圧が容量１９−１と浮遊容量Ｃ０との分圧電圧がＭ点に生じ、ＭＯＳトランジスタ１３、１４で構成するソースフォロアを介して出力ノード１６に出力される。
【００２９】
同様に期間ｔ９では再びＭＯＳトランジスタ１１が導通するためＭ点のレベルがＶＢに設定される。
期間ｔ１０では記憶部のＭＯＳトランジスタ１７−２が導通するため容量１９−２に蓄積されている差分電圧が容量１９−２と浮遊容量Ｃ０との分圧電圧がＭ点に生じ、ＭＯＳトランジスタ１３、１４で構成するソースフォロアを介して出力ノード１６に出力される。同様に期間ｔ１１では再びＭＯＳトランジスタ１１が導通するためＭ点のレベルがＶＢに設定される。期間ｔ１２では記憶部のＭＯＳトランジスタ１７−ｎが導通するため容量１９−ｎに蓄積されている差分電圧が容量１９−ｎと浮遊容量Ｃ０との分圧電圧がＭ点に生じ、ＭＯＳトランジスタ１３、１４で構成するソースフォロアを介して出力ノード１６に出力される。
【００３０】
以上、画素部内の記憶部のｎ個の容量を設け、受光素子からの受光信号を１００００フレームレイト以上の高速度でノイズの少ない高品質な画像で高速度撮影できる。なお、説明ではＭＯＳトランジスタ６、７で構成する増幅部を用いているがこの増幅部がない場合でも同様の効果がある。
（実施の形態２）
本発明の実施の形態２に係る固体撮像素子について図を参照しながら説明する。
【００３１】
図３は実施の形態１のＭＯＳトランジスタ２３、２４で形成するソースフォロアをインバータに変更し、ＭＯＳトランジスタ２３のゲートに接続していた容量２２の端子をＭＯＳトランジスタ２４のゲートに接続している。また、ＭＯＳトランジスタ２０はＭＯＳトランジスタ２４のゲートと出力ノード２５に接続されている。
以下、本実施の形態２の固体撮像素子の動作について説明する。実施の形態２においては、タイミングは図２と変わらず、３４でＭＯＳトランジスタ２０のゲート２１に印加する信号で期間ｔ１、ｔ３、ｔ５にＨＩＧＨレベルを印加するのは変わらない・
もっとも、作用面において、ＭＯＳトランジスタ２４のドレインとゲートを短絡してインバータの動作点を設定する点が実施の形態１と異なる。
【００３２】
期間ｔ１で基準信号がソースフォロアから出力され、ＭＯＳトランジスタ２０が導通してＭＯＳトランジスタ２４のゲートとドレインが短絡され、動作点が設定される。
期間ｔ２で受光信号がソースフォロアに出力されると容量２２を介して基準信号と受光信号の差分電圧がインバータで増幅されて記憶部容量１７に蓄積される。実施の形態１との違いは、基準信号と受光信号の差分電圧が増幅されて記憶部容量に蓄積されることである。
【００３３】
図４は、実施の形態１，２に係る固体撮像素子の構成を示す機能ブロック図である。
５０−１−１から５０−Ｌ−Ｍは図１の画素であり、Ｌ×Ｍのマトリクス配置されている。各画素の出力ノード１６はＭＯＳトランジスタ５１に接続され、ＭＯＳトランジスタ５１は共通垂直信号線５２に接続される。共通垂直信号線５２は各列にＭＯＳトランジスタ５４を介して共通信号線５５に接続されている。５６は垂直走査回路であり、出力５７はＭＯＳトランジスタ５１のゲートに接続されている。５８は水平走査回路であり、出力５９はＭＯＳトランジスタ５４のゲートに接続されている。
【００３４】
以下図４を用いて動作の説明をする。垂直走査回路の出力５７−１が出力されるとＭＯＳトランジスタ５１が導通となり画素５０−１−１から５０−Ｌ−１の出力ノード１６の信号が共通垂直信号線５２に伝わる状態となる。５８は水平走査回路で出力線５９にその出力が印加されるとＭＯＳトランジスタ５４が導通して共通信号線５５に時系列的に出力される。この動作がｔ１０、ｔ１２まで繰り返される。
【００３５】
次に垂直走査回路の出力５７−２が印加されると画素５０−１−２から５０−Ｌ−２の受光信号が共通信号線５５に出力される。最終的に画素５０−１−Ｍから５０−Ｌ−Ｍまで繰り返され、Ｌ×Ｍの画素、ｎフレームの受光信号が高速度に得られる。
以上、画素部内の記憶部のｎ個の容量を設け、受光素子からの受光信号を１００００フレームレイト以上の高速度で基準信号と受光信号の差分信号を作成して記憶部に蓄積することでノイズの少ない高品質な画像で高速度撮影できる。なお、説明ではＭＯＳトランジスタ６、７で構成する増幅部を用いているがこの増幅部がない場合でも同様の効果がある。
（実施の形態３）
本発明の実施の形態３に係る固体撮像素子について図を参照しながら説明する。
【００３６】
図５は、固体撮像素子の概略構成を示す図である。
図５において１は受光素子、２は受光素子１の電荷を転送する転送ＭＯＳトランジスタ、３は転送ＭＯＳトランジスタ２のゲート、４はリセットＭＯＳトランジスタ、５はリセットＭＯＳトランジスタ４のゲートであり、リセットＭＯＳトランジスタ４のドレインは所望の電圧ＶＲに設定されている。
【００３７】
ＭＯＳトランジスタ６、ＭＯＳトランジスタ７でソースフォロアを形成しており、ＭＯＳトランジスタ６のドレインは電源ＶＤＤに接続され、ソースはＭＯＳトランジスタ７のドレインに接続される。ＭＯＳトランジスタ７のゲート８にはバイアス電圧を供給する。ソースフォロアの出力は出力ノードＭに接続される。
ＭＯＳトランジスタ１３、ＭＯＳトランジスタ１４はインバータを形成し、ＭＯＳトランジスタ１３のゲートはドレインに接続され、ソースはＭＯＳトランジスタ１４のドレインに接続される。ＭＯＳトランジスタ１３のソースとＭＯＳトランジスタ１４のドレインの接続点が出力で出力ノード１６である。
【００３８】
６１はＭＯＳトランジスタで出力ノード１６とＭＯＳトランジスタ１４のゲートに接続される。６２はＭＯＳトランジスタ６１のゲートであり、Ｃ０は浮遊容量である。ソースフォロアの出力ノードＭにはＭＯＳトランジスタ１７−１、１７−２、１７−ｎのドレインが接続される。ＭＯＳトランジスタ１７−１、１７−２、１７−ｎのソースはそれぞれ容量１９−１、１９−２、１９−ｎに接続されている。ＭＯＳトランジスタ６０−１、６０−２、６０−ｎのドレインはそれぞれ容量１９−１、１９−２、１９−ｎに接続され、ソースはそれぞれＮ点に接続される。
【００３９】
１８−１はＭＯＳトランジスタ１７−１、ＭＯＳトランジスタ６０−１の共通ゲート端子である。同様に１８−２はＭＯＳトランジスタ１７−２、ＭＯＳトランジスタ６０−２の共通ゲート端子、１８−ｎはＭＯＳトランジスタ１７−ｎ、ＭＯＳトランジスタ６０−ｎの共通ゲート端子である。Ｎ点はＭＯＳトランジスタ６1のドレインとＭＯＳトランジスタ１４のゲートに接続されている。
【００４０】
容量１９の受光素子側に受光信号を、ＭＯＳトランジスタ１３、１４で構成するインバータ側にインバータの動作点電圧を印加して、容量１９に受光信号と動作点電圧を保持する。その後、受光素子側にノイズ信号を印加することで受光素子とノイズ信号の差分が得られ、出力ノード１６に出力される。
以下、本実施形態の固体撮像素子の動作について説明する。図６は、本実施の形態３の固体撮像素子のタイミング図である。
【００４１】
図中期間Ａは受光信号を記憶部に蓄積する期間で、期間Ｂは記憶部に蓄積した受光信号を読み出す期間である。
７０はＭＯＳトランジスタ６１のゲート６２に印加する信号であり、受光信号を記憶部に蓄積する期間ＡでＨＩＧＨレベルを印加して導通状態する。
７１はＭＯＳトランジスタ４のゲート５に印加する信号であり、蓄積期間ＡではＬＯＷレベルを印加して非道通状態にし、読み出す期間ＢではＨＩＧＨレベルを印加してＭ点の電位を初期化する（ＶＢレベルにする）。
【００４２】
７２はＭＯＳトランジスタ２のゲート３に印加する信号であり、期間ｔ１、ｔ２、ｔ３にＨＩＧＨレベルを印加して受光素子の電荷をＭＯＳトランジスタ６のゲートに転送する。
７３はゲート端子１８−１に印加する信号であり、期間ｔ１、ｔ４にＨＩＧＨレベルを印加して受光信号を容量１９−１に蓄積と読み出しを行う。
【００４３】
７４はゲート端子１８−２に印加する信号であり、期間ｔ２、ｔ５にＨＩＧＨレベルを印加して受光信号を容量１９−２に蓄積と読み出しを行う。
７５はゲート端子１８−ｎに印加する信号であり、期間ｔ３、ｔ６にＨＩＧＨレベルを印加して受光信号を容量１９−ｎに蓄積と読み出しを行う。期間ＡではＭＯＳトランジスタ６１が導通するためＭＯＳトランジスタ１３、１４で構成するインバータの入力と出力が等しい動作点が設定され、その電圧値（Ｖ０）がＭＯＳトランジスタ６０−１、６０−２、６０−ｎに伝わる。
【００４４】
期間ｔ１ではＭＯＳトランジスタ６１、２、１７−１、６０−１が導通するため受光信号がＭＯＳトランジスタ６、７で構成するソースフォロアを介して容量１９−１に受光信号に対応した電圧値（ＶＰ１）が伝わる。すなわち容量１９−１には（ＶＰ１−Ｖ０）値が蓄積保持される。
期間ｔ２ではＭＯＳトランジスタ６１、２、１７−２、６０−２が導通するため受光信号がＭＯＳトランジスタ６、７で構成するソースフォロアを介して容量１９−２に受光信号に対応した電圧値（ＶＰ２）が伝わる。すなわち容量１９−２には（ＶＰ２−Ｖ０）値が蓄積保持される。
【００４５】
期間ｔ３ではＭＯＳトランジスタ６１、２、１７−ｎ、６０−ｎが導通するため受光信号がＭＯＳトランジスタ６、７で構成するソースフォロアを介して容量１９−ｎに受光信号に対応した電圧値（ＶＰｎ）が伝わる。すなわち容量１９−ｎには（ＶＰｎ−Ｖ０）値が蓄積保持される。
期間ｔ４ではＭＯＳトランジスタ４、６１、１７−１、６０−１が導通し、ＭＯＳトランジスタ６１が非導通となる。この時、基準電位がＭＯＳ１７−１から容量１９−１のＭ点側の端子に印加される。この電圧を（ＶＲ０）とする。したがって、容量１９−１のＭ点側電位はＶＰ１からＶＲ０に変化する。一般にはＶＲ０＞ＶＰ１であるから容量１９−１のＮ点側電位はＶ０から（ＶＲ０−ＶＰ１）だけ増加する。これが受光信号に相当し、ＭＯＳトランジスタ１３、１４で形成されたインバータに入力され、出力が出力ノード１６に生じる。
【００４６】
同様に期間ｔ５ではＭＯＳトランジスタ４、６１、１７−２、６０−２が導通し、ＭＯＳトランジスタ６１が非導通となる。この時、基準電位がＭＯＳ１７−２から容量１９−２のＭ点側の端子に印加される。この電圧を（ＶＲ０）とする。したがって、容量１９−２のＭ点側電位はＶＰ２からＶＲ０に変化する。一般にはＶＲ０＞ＶＰ２であるから容量１９−２のＮ点側電位はＶ０から（ＶＲ０−ＶＰ２）だけ増加する。これが受光信号に相当し、ＭＯＳトランジスタ１３、１４で形成されたインバータに入力され、出力が出力ノード１６に生じる。
【００４７】
同様に期間ｔ６ではＭＯＳトランジスタ４、６１、１７−ｎ、６０−ｎが導通し、ＭＯＳトランジスタ６１が非導通となる。この時、基準電位がＭＯＳ１７−ｎから容量１９−ｎのＭ点側の端子に印加される。この電圧を（ＶＲ０）とする。したがって、容量１９−ｎのＭ点側電位はＶＰｎからＶＲ０に変化する。一般にはＶＲ０＞ＶＰｎであるから容量１９−ｎのＮ点側電位はＶ０から（ＶＲ０−ＶＰｎ）だけ増加する。これが受光信号に相当し、ＭＯＳトランジスタ１３、１４で形成されたインバータに入力され、出力が出力ノード１６に生じる。
【００４８】
以下図７を用いて動作の説明をする。垂直走査回路の出力５７−１が出力されるとＭＯＳトランジスタ５１が導通となり画素９０−１−１から９０−Ｌ−１の出力ノード１６の信号が共通垂直信号線５２に伝わる状態となる。５８は水平走査回路で出力線５９にその出力が印加されるとＭＯＳトランジスタ５４が導通して共通信号線５５に時系列的に出力される。
【００４９】
この動作がｔ１０、ｔ１２まで繰り返される。次に垂直走査回路の出力５７−２が印加されると画素９０−１−２から９０−Ｌ−２の受光信号が共通信号線５５に出力される。最終的に画素９０−１−Ｍから９０−Ｌ−Ｍまで繰り返され、Ｌ×Ｍの画素、ｎフレームの受光信号が高速度に得られる。
以上、画素部内の記憶部のｎ個の容量を設け、受光素子からの受光信号を１００００フレームレイト以上の高速度で基準信号と受光信号を記憶部で差分信号を作成することでノイズの少ない高品質な画像で高速度撮影できる。なお、説明ではＭＯＳトランジスタ６、７で構成する増幅部を用いているがこの増幅部がない場合でも同様の効果がある。
【００５０】
本発明の実施の形態１〜３の固体撮像素子を用いてカメラを作成することで、ノイズの少ない高品質な画像で高速度撮影が可能となる。
【産業上の利用可能性】
【００５１】
本発明に係る固体撮像素子によれば、低い消費電力で高速度撮影が可能であるため有用である。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施の形態１係る固体撮像素子の概略構成を示す図。
【図２】本発明の実施の形態１に係る固体撮像素子のタイミング図。
【図３】本発明の実施の形態１，２に係る固体撮像素子の概略構成を示す図。
【図４】本発明の実施の形態２の実施形態に係るマトリクス配置の個体撮像素子を示す図。
【図５】本発明の実施の形態３に係る固体撮像素子の概略構成を示す図。
【図６】本発明の実施の形態３に係る固体撮像素子のタイミング図。
【図７】本発明の実施の形態３に係るマトリクス配置の個体撮像素子を示す図。
【図８】特許文献１記載の固体撮像素子の図。
【符号の説明】
【００５３】
１  受光素子
２  転送ＭＯＳトランジスタ
３  転送ＭＯＳトランジスタ２のゲート
４  リセットＭＯＳトランジスタ
５  リセットＭＯＳトランジスタのゲート
６  ＭＯＳトランジスタ
７  ＭＯＳトランジスタ
８  ＭＯＳトランジスタ７のゲート
９  ＭＯＳトランジスタ
１０  ＭＯＳトランジスタ９のゲート
１１  ＭＯＳトランジスタ
１２  ＭＯＳトランジスタ１１のゲート
１３  ＭＯＳトランジスタ
１４  ＭＯＳトランジスタ
１５  ＭＯＳトランジスタ１４のゲート
１６  出力ノード
１７  ＭＯＳトランジスタ
１８  ＭＯＳトランジスタ１７のゲート
１９  容量
２０  ＭＯＳトランジスタ
２１  ＭＯＳトランジスタ２０のゲート
２２  容量
２３  ＭＯＳトランジスタ
２４  ＭＯＳトランジスタ
２５  出力ノード
２６  ＭＯＳトランジスタ２４のゲート
３０  ＭＯＳトランジスタ９のゲート１０に印加する信号
３１  ＭＯＳトランジスタ１１のゲート１２に印加する信号
３２  ＭＯＳトランジスタ４のゲート５に印加する信号
３３  ＭＯＳトランジスタ２のゲート３に印加する信号
３４  ＭＯＳトランジスタ２０のゲート２１に印加する信号
３５  記憶部のＭＯＳトランジスタ１７−１のゲート１８−１に印加する信号
３６  記憶部のＭＯＳトランジスタ１７−２のゲート１８−２に印加する信号
３７  記憶部のＭＯＳトランジスタ１７−ｎのゲート１８−ｎに印加する信号
５０  画素
６０  ＭＯＳトランジスタ
６１  ＭＯＳトランジスタ
６２  ＭＯＳトランジスタ６１のゲート
６３  容量
６４  ＭＯＳトランジスタ
６５  ＭＯＳトランジスタ６４のゲート
７０  ＭＯＳトランジスタ６１のゲート６２に印加する信号
７１  ＭＯＳトランジスタ４のゲート５に印加する信号
７２  ＭＯＳトランジスタ２のゲート３に印加する信号
７３  ゲート端子１８−１に印加する信号
７４  ゲート端子１８−２に印加する信号
７５  ゲート端子１８−ｎに印加する信号
９０  画素
【図１】
2008042827.tif 000003
【図２】
2008042827.tif 000004
【図３】
2008042827.tif 000005
【図４】
2008042827.tif 000006
【図５】
2008042827.tif 000007
【図６】
2008042827.tif 000008
【図７】
2008042827.tif 000009
【図８】
2008042827.tif 000010