(57)【要約】      （修正有）【課題】入力信号レベルに応じてゲインを切り替えることによって、低いゲインでの回路安定化と高いゲインでの応答高速化との両立を実現する。【解決手段】フォトダイオード１０１から出力された電流信号を増幅して、出力端子１１２へと出力する増幅用のバイポーラトランジスタ１０２と、低いゲインと高いゲインとを切り替え可能なゲイン切替機能を有し、バイポーラトランジスタ１０２のベースおよび出力端子１１２に接続される帰還回路とを備える前段アンプ回路１００ａにおいて、上記出力された電流信号の信号レベルに応じた上記帰還回路のゲインの切り替えに応じて、上記帰還回路が設けられていない場合の周波数特性でありゲインと応答周波数との関係を表すオープンループゲインを調整する。【選択図】図１
2008167364.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と、出力端子と、
上記入力端子から入力された電流信号を増幅して、上記出力端子へと出力する増幅用トランジスタと、
低いゲインと高いゲインとを切り替え可能なゲイン切替機能を有し、上記入力端子および出力端子に接続される帰還回路とを備える増幅回路において、
上記入力された電流信号の信号レベルに応じた上記帰還回路のゲインの切り替えに応じて、上記帰還回路が設けられていない場合の周波数特性でありゲインと応答周波数との関係を表すオープンループゲインを調整することを特徴とする増幅回路。
【請求項２】
上記帰還回路のゲインが低いゲインに切り替えられる場合、上記オープンループゲインを、ＧＢ積が減少する方向に下がるように調整し、
上記帰還回路のゲインが高いゲインに切り替えられる場合、上記オープンループゲインを、ＧＢ積が増加する方向に上がるように調整することを特徴とする請求項１に記載の増幅回路。
【請求項３】
上記オープンループゲインは、上記増幅用トランジスタのＧＢ積の調整を行うことにより調整されることを特徴とする請求項１に記載の増幅回路。
【請求項４】
上記増幅用トランジスタは、ベースが上記入力端子に接続され、コレクタにバイアス電流が供給される、エミッタ接地型のバイポーラトランジスタであって、
上記増幅用トランジスタのエミッタと接地との間に直列接続される第１スイッチと、
一方の端子が上記増幅用トランジスタのエミッタに接続され、他方の端子が第１抵抗を介して接地される第２スイッチとを備えることを特徴とする請求項３に記載の増幅回路。
【請求項５】
上記オープンループゲインは、上記増幅用トランジスタの出力電圧の位相補償を行うことにより調整されることを特徴とする請求項１に記載の増幅回路。
【請求項６】
上記増幅用トランジスタは、ベースが上記入力端子に接続され、コレクタにバイアス電流が供給される、エミッタ接地型のバイポーラトランジスタであって、
一方の端子が位相補償容量素子を介して上記増幅用トランジスタのコレクタに接続され、他方の端子が接地される第３スイッチを備えることを特徴とする請求項５に記載の増幅回路。
【請求項７】
上記オープンループゲインは、上記増幅用トランジスタに供給するバイアス電流を増加することにより調整されることを特徴とする請求項１に記載の増幅回路。
【請求項８】
上記増幅用トランジスタは、ベースが上記入力端子に接続され、コレクタにバイアス電流が供給される、エミッタ接地型のバイポーラトランジスタであって、
上記増幅用トランジスタのコレクタにバイアス電流を供給する第１電流源と、
上記第１電流源は、上記増幅用トランジスタのコレクタに接続する接続部位を上流側としたときに、一方の端子が上記第１電流源の上流側に接続され、他方の端子が第２電流源を介して接地される第４スイッチとを備えることを特徴とする請求項７に記載の増幅回路。
【請求項９】
上記増幅用トランジスタは、ベースが上記入力端子に接続され、コレクタにバイアス電流が供給される、エミッタ接地型のバイポーラトランジスタであることを特徴とする請求項３，５，または７に記載の増幅回路。
【請求項１０】
上記帰還回路は、スイッチをオンオフすることにより切り替えられることを特徴とする請求項１に記載の増幅回路。
【請求項１１】
上記帰還回路は、
第２抵抗および第１容量素子を並列接続した第１帰還回路部と、並列接続した第３抵抗および第２容量素子にさらに第５スイッチを直列接続した第２帰還回路部とが並列接続されることにより構成されていることを特徴とする請求項１０に記載の増幅回路。
【請求項１２】
上記第１スイッチ、上記第２スイッチ、上記第３スイッチ、上記第４スイッチ、および上記第５スイッチは、電気的なスイッチ回路により構成されることを特徴とする請求項４，６，８，または１１に記載の増幅回路。
【請求項１３】
上記第５スイッチと、
上記第１スイッチおよび第２スイッチ、上記第３スイッチ、並びに上記第４スイッチのうちから複数個を組み合わせた構成とを備えることを特徴とする請求項４，６，８，または１１に記載の増幅回路。
【請求項１４】
請求項１〜１３のいずれか１項に記載の増幅回路と、
入力した光信号を電流信号に変換して出力する受光素子とを備え、
上記受光素子は、上記増幅回路の入力端子に上記電流信号を出力することを特徴とする受光増幅回路。
【請求項１５】
請求項１４に記載の受光増幅回路を備えた光ピックアップ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅回路、受光増幅回路、および光ピックアップ装置に関するものであり、特に、ゲイン切替機能付きの増幅回路に関するものである。
【背景技術】
【０００２】
近年、記録容量の増大を目的として、例えば、ＣＤ，ＤＶＤ，ＢＤなどの様々な種類の光ディスクが開発されている。このため、上記光ディスクを記録再生する光ディスク記録再生装置には、異なるフォーマットの光ディスクに対応する光ピックアップドライブを備えることが求められている。
【０００３】
図１３は、従来の光ピックアップ装置１０００の光学系の概略構成を示す図である。
【０００４】
光ピックアップ装置１０００は、光ピックアップドライブ（図示せず）に搭載され、当該光ピックアップドライブに挿入された光ディスク１００１のデータを読み取る装置である。光ピックアップ装置１０００は、図１３に示すように、対物レンズ１００２、コリメータレンズ１００３、ビームスプリッタ１００４、スポットレンズ１００５、受光ＩＣ１００６、および半導体レーザ１００７を備えている。
【０００５】
半導体レーザ１００７は、複数の異なるフォーマットに対応するために、波長の異なる複数の半導体レーザにより構成されている。各半導体レーザは、それぞれの光ディスク１００１に対応するレーザ光を照射する。例えば、ＣＤに対応するためには７８０ｎｍの波長のレーザ光を、ＤＶＤに対応するためには６５０ｎｍの波長のレーザ光を、ＢＤに対応するためには４０５ｎｍの波長のレーザ光を、半導体レーザ１００７は照射しなければならない。
【０００６】
また、各半導体レーザは、光学的に精度良く配置され、かつ、光ディスク１００１からの反射光が受光ＩＣ１００６に照射されるように配置されている。受光ＩＣ１００６には、受光素子を備えた受光アンプ回路（受光増幅回路）が構成されている。受光素子に入力された光信号は、電流信号に変換されて増幅され、後段の回路に出力される。
【０００７】
ここで、一般的なパソコン機器において主に装備されている、記録再生可能なＣＤまたはＤＶＤドライブでは、記録時には再生時に比べて、大きなレーザパワーを有する光量が光ディスクに照射される。
【０００８】
このため、図１３を用いて説明すると、光ディスク１００１からの反射光が照射される受光ＩＣ１００６には、記録時には再生時に比べて大きなレベルを有する光信号が入力される。言い換えると、記録スピードの高速化に対応するためには、レーザパワーの増大は不可欠である。これにより、受光ＩＣ１００６のゲイン設定は低いほうが好ましい。一方、ＢＤなど記録容量がより増大された光ディスクの再生に対応するためには、高いゲインでの高速応答が要求される。
【０００９】
これにより、記録時と再生時との光入力レベルの差に対応するために、受光ＩＣ１００６では、記録時および再生時の各光入力レベルに対応するようにゲインを切り替える方式が採用されている。受光ＩＣ１００６のゲインは、光入力レベルに応じて、高いゲインから低いゲインまで広く切り替えられ十分な応答速度を得ることが必要である。
【００１０】
また、ゲイン切替機能を有する増幅回路が、例えば、特許文献１および特許文献２に開示されている。特許文献１には、変化させたゲイン毎に、最適な位相補償を行う構成が開示されている。特許文献２には、ゲインを切り替える構成が開示されている。
【００１１】
次に、図１４〜１６を参照しながら、従来の受光ＩＣ１００６の一例として、前段アンプ回路２１００および後段アンプ回路２２００を備えている受光ＩＣ２０００の構成について説明する。
【００１２】
図１４は、従来の多段ゲイン切替機能付き受光ＩＣ２０００の構成を示す図である。
【００１３】
受光ＩＣ２０００は、光ピックアップ装置搭載用の多段ゲイン切替機能付き受光アンプ回路を備えている。詳細には、受光アンプ回路は、前段アンプ回路２１００と後段アンプ回路２２００とにより構成されており、多段増幅機能を有している。ここで、本発明は前段アンプ回路２１００の部分に関する発明である。それゆえ、以下では、前段アンプ回路２１００の詳細な構成について説明する。
【００１４】
前段アンプ回路２１００は、図１４に示すように、光ディスクからの反射光を受光する受光素子としてのフォトダイオード２１０１、増幅回路２１０２、および増幅回路２１０２の帰還回路を備えている。
【００１５】
なお、上記帰還回路は、詳細には、１段目の帰還回路と２段目の帰還回路とにより構成されている。すなわち、１段目の帰還回路は、帰還容量２１０３と帰還抵抗２１０４とが並列に接続され、当該並列に接続された回路の一方の端子が増幅回路２１０２の入力側に接続され、他方の端子が増幅回路２１０２の出力側に接続される回路である。２段目の帰還回路は、帰還容量２１０５と帰還抵抗２１０６とが並列に接続され、当該並列に接続された回路の一方の端子が増幅回路２１０２の入力側に接続され、他方の端子がスイッチ２１０７を介して増幅回路２１０２の出力側に接続される回路である。
【００１６】
上記の構成において、フォトダイオード２１０１は、受光した反射光を、光信号から電流信号に変換する。ここで、高速再生などに対応させるために、受光ＩＣ２０００に高い感度が必要な場合、ゲインを高く設定するためスイッチ２１０７をオフにする。
【００１７】
この場合、発生した電流信号を帰還抵抗２１０４で電圧信号に変換し、後段アンプ回路２２００に出力する。このとき、帰還抵抗２１０４の抵抗値Ｒａの大きさによって、前段アンプ回路２１００のゲインは決定される。
【００１８】
Ｖｏ＝Ｉｓｃ×Ｒａ      ・・・式（１）
（Ｖｏ：前段アンプ回路２１００の出力電圧、Ｉｓｃ：受光素子が光を受けて発生した電流（光の強さ×フォトダイオード２１０１の感度））
よって、前段アンプ回路２１００のゲインは、式（１）により、帰還抵抗２１０４の抵抗値Ｒａの大きさで決定される。
【００１９】
一方、記録時などの大光量照射時には、受光ＩＣ２０００の感度を低く設定しなくてはならない。この場合、ゲインを低く設定するためスイッチ２１０７をオンにする。ゆえに、帰還抵抗２１０６の抵抗値をＲｂとすると、式（１）におけるＲａがＲａ／／Ｒｂとなる。これにより、帰還抵抗の値が減少し、前段アンプ回路２１００のゲインが減少することになる。なお、Ｒａ／／Ｒｂは、ＲａとＲｂとが並列接続されたときの合成抵抗値を示す。
【００２０】
したがって、スイッチ２１０７のオン／オフを切り替えることによって、前段アンプ回路２１００のゲインを切り替えることが可能となる。
【００２１】
続いて、前段アンプ回路２１００の詳細な構成について説明する。
【００２２】
図１５は、従来の前段アンプ回路２１００の詳細な構成を示す図である。
【００２３】
前段アンプ回路２１００は、図１５に示すように、フォトダイオード１０１、バイポーラトランジスタ１０２、バイポーラトランジスタ１０３、抵抗１０４、バイポーラトランジスタ１０５、定電流源１０６、帰還容量１０７、帰還抵抗１０８、帰還容量１０９、帰還抵抗１１０、スイッチ１１１、出力端子１１２、抵抗１１３、バイポーラトランジスタ１１４、および定電流源１１５を備えている。
【００２４】
また、抵抗１１３、バイポーラトランジスタ１１４、および定電流源１１５により構成される回路は、前段アンプ回路２１００において、バイポーラトランジスタ１０２に供給されるバイアス電流の電流源を構成する部分である。すなわち、図１４では図示していないが、実際には、増幅回路２１０２の入力側にバイアス電流が供給される。
【００２５】
バイポーラトランジスタ１０２は、ｎｐｎ型のバイポーラトランジスタであり、ベースがフォトダイオード１０１に接続され、コレクタがバイポーラトランジスタ１０３のコレクタに接続され、エミッタが接地されている。なお、バイポーラトランジスタ１０２は、前段アンプ回路２１００において、エミッタ接地型の増幅用トランジスタとして備えられている。
【００２６】
バイポーラトランジスタ１０３は、ｐｎｐ型のバイポーラトランジスタであり、ベースがバイポーラトランジスタ１１４のベースに接続され、エミッタが抵抗１０４を介して電源Ｖｃｃに接続されている。また、バイポーラトランジスタ１０３および抵抗１０４は、バイポーラトランジスタ１０２に対する能動負荷の電流源を構成している。
【００２７】
バイポーラトランジスタ１０５は、ｎｐｎ型のバイポーラトランジスタであり、ベースがバイポーラトランジスタ１０２のコレクタに接続され、コレクタが電源Ｖｃｃに接続され、エミッタが定電流源１０６を介して接地されている。また、出力端子１１２は、バイポーラトランジスタ１０５のエミッタ電圧を出力しており、バイポーラトランジスタ１０５および定電流源１０６は、出力エミッタフォロア回路を構成している。
【００２８】
バイポーラトランジスタ１１４は、ｐｎｐ型のバイポーラトランジスタであり、エミッタが抵抗１１３を介して電源Ｖｃｃに接続され、コレクタが定電流源１１５を介して接地されている。また、バイポーラトランジスタ１１４のコレクタは、自身のベースにも接続されている。それゆえ、バイポーラトランジスタ１１４は、バイポーラトランジスタ１０３とカレントミラー回路を形成している。
【００２９】
また、フォトダイオード１０１、帰還容量１０７、帰還抵抗１０８、帰還容量１０９、帰還抵抗１１０、およびスイッチ１１１は、図１４に示したフォトダイオード２１０１、帰還容量２１０３、帰還抵抗２１０４、帰還容量２１０５、帰還抵抗２１０６、およびスイッチ２１０７にそれぞれ相当する。また、詳細には、図１５に示す帰還回路は、増幅回路２１０２の入力側に相当するバイポーラトランジスタ１０２のベースと、増幅回路２１０２の出力側に相当する出力端子１１２との間に設けられている。
【００３０】
上記の構成において、フォトダイオード１０１にて光信号から変換された電流信号は、バイポーラトランジスタ１０２のベースに入力され、続いてバイポーラトランジスタ１０２のコレクタを介して、バイポーラトランジスタ１０５のベースに入力される。そして、バイポーラトランジスタ１０５のエミッタの電圧が、出力端子１１２から出力される。
【００３１】
また、バイポーラトランジスタ１０３とバイポーラトランジスタ１１４とがカレントミラー回路を形成していることにより、定電流源１１５によって、バイポーラトランジスタ１０２へのバイアス電流が供給される。なお、帰還回路におけるスイッチ１１１の切り替え動作については、図１４を用いて説明したとおりである。
【００３２】
ところで、増幅回路は、入力される電流信号が高周波になるにつれて、高域ゲインが低下するという周波数特性を有している。そこで続いて、前段アンプ回路２１００の周波数特性について説明する。
【００３３】
図１６は、前段アンプ回路２１００の周波数特性を示すグラフである。上のグラフは、応答周波数とゲインとの関係を示しており、下のグラフは、応答周波数と位相との関係を示している。
【００３４】
前段アンプ回路２１００のオープンループゲインが、太線の実線で示したグラフＡで示されるとする。なお、オープンループゲインは、負帰還がかけられていない場合の、前段アンプ回路２１００の周波数特性である。
【００３５】
オープンループゲインでは、極Ｐ１〜Ｐ３が存在する。すなわち、オープンループゲインは、周波数が極Ｐ１の地点よりも高くなると−６ｄＢ／オクターブ、さらに極Ｐ２の地点以降で−１２ｄＢ／オクターブ、さらに極Ｐ３の地点以降で−１８ｄＢ／オクターブで減少する。また、極Ｐ１〜Ｐ３の地点でのオープンループゲインの位相は、極Ｐ１で−４５度、極Ｐ２で−１３５度、極Ｐ３で−２２５度回転する。
【特許文献１】特開２００３−８３６１号公報（平成１５年１月１０日公開）
【特許文献２】特開平８−１５４０２３号公報（１９９６年６月１１日公開）
【発明の開示】
【発明が解決しようとする課題】
【００３６】
ここで、図１６に示したオープンループゲインを有する前段アンプ回路２１００に、帰還抵抗で帰還をかけたときのゲインと、オープンループゲインすなわちグラフＡとが交わる周波数を、周波数ｆｘとする。
【００３７】
記録スピードの高速化に対応するためには、図１６に示すように、帰還をかけたときのゲインを低く設定（Ｌ１）して高い周波数（Ｌ２）を得ればよい。ところが、周波数ｆｘが、位相が−１３５度回転する極Ｐ２の地点よりも高くなると、位相余裕が４５度以下（Ｚ）となり発振の危険が生じる。
【００３８】
それゆえ、周波数ｆｘは、オープンループゲインの位相が−１３５度以上回らないような値に設定することが、発振の防止すなわち回路の安定性を考える上で不可欠な条件となる。このため、周波数ｆｘは、極Ｐ２の地点以前になるように設計しなくてはならない。
【００３９】
一方、オープンループゲインの周波数特性において、ゲインが低下し始める基準となる極Ｐ１での周波数ｆｃは、図１４に示した前段アンプ回路２１００における、帰還抵抗２１０４（または帰還抵抗２１０６）と、帰還容量２１０３（容量値Ｃａ）（または帰還容量２１０５）とによって決定される。
【００４０】
ｆｃ＝１／（２πＲａ・Ｃａ）  〔Ｈｚ〕  ・・・式（２）
ところが、帰還抵抗２１０４の抵抗値Ｒａが非常に高い場合、または、オープンループゲインによっては、上記式（２）での設計よりも前段アンプ回路２１００の応答特性で制限される。すなわち、上記周波数ｆｃを速く設計しても、帰還回路を用いた前段アンプ回路２１００の応答周波数の限界は、図１６に示すように、周波数ｆｘで律速される。ゆえに、ゲインを高く設定（Ｈ１）すればするほど周波数の値は低くなる（Ｈ２）ので、応答周波数の高速化は困難となる。
【００４１】
しかし、上記光ピックアップ用の多段ゲイン切替機能付き受光ＩＣ２０００には、複数の光ディスクメディアに対応すること、かつ、記録および再生の高速化に対応することが求められている。これにより、低いゲインでの回路安定化と高いゲインでの応答高速化との両立を実現するように、前段アンプ回路２１００では、低いゲインから高いゲインまでの大きな幅でゲインの切り替えを行う必要がある。
【００４２】
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、入力信号レベルに応じてゲインを切り替えることによって、低いゲインでの回路安定化と高いゲインでの応答高速化との両立を実現することができる増幅回路、受光増幅回路、および光ピックアップ装置を提供することにある。
【課題を解決するための手段】
【００４３】
本発明の増幅回路は、上記課題を解決するために、入力端子と、出力端子と、上記入力端子から入力された電流信号を増幅して、上記出力端子へと出力する増幅用トランジスタと、低いゲインと高いゲインとを切り替え可能なゲイン切替機能を有し、上記入力端子および出力端子に接続される帰還回路とを備える増幅回路において、上記入力された電流信号の信号レベルに応じた上記帰還回路のゲインの切り替えに応じて、上記帰還回路が設けられていない場合の周波数特性でありゲインと応答周波数との関係を表すオープンループゲインを調整することを特徴としている。
【００４４】
上記の構成によれば、帰還回路は、入力された電流信号の信号レベルの差に対応するために、各信号レベルに対応するように低いゲインまたは高いゲインに切り替え可能なゲイン切替機能を有している。
【００４５】
また、オープンループゲインは、ゲインが低くなると応答周波数が低下し、ゲインが高くなると応答周波数が増加する周波数特性を有している。すなわち、応答周波数が低下することは応答速度が低下することを意味し、応答周波数が増加することは位相差が増加し、発振の危険が生じてしまうことを意味している。
【００４６】
ゆえに、入力信号レベルに応じて、帰還回路で低いゲインに切り替えられる場合、応答周波数が増大することにより発振の危険が生じてしまう。また、帰還回路で高いゲインに切り替えられる場合、応答周波数が低下することにより高速応答が困難となる。
【００４７】
そこで、入力信号レベルに応じた帰還回路のゲインの切り替えに応じて、オープンループゲインを調整することにより、入力信号レベルに応じて調整した応答周波数を得ることが可能となる。例えば、帰還回路で低いゲインに切り替えられた場合には、応答周波数を低下させるようにオープンループゲインを調整する。また、帰還回路で高いゲインに切り替えられた場合には、発振の危険を回避する間際まで応答周波数を増加させるようにオープンループゲインを調整する。
【００４８】
これにより、低いゲインの状態時であっても、回路の安定化を実現することが可能となる。また、高いゲインの状態時であっても、高速応答を実現することが可能となる。よって、本発明の増幅回路は、入力信号レベルに応じてゲインを切り替えることによって、低いゲインでの回路安定化と高いゲインでの応答高速化との両立を実現することが可能となる。
【００４９】
また、本発明の増幅回路は、上記帰還回路のゲインが低いゲインに切り替えられる場合、上記オープンループゲインを、ＧＢ積が減少する方向に下がるように調整し、上記帰還回路のゲインが高いゲインに切り替えられる場合、上記オープンループゲインを、ＧＢ積が増加する方向に上がるように調整することが好ましい。
【００５０】
上記の構成によれば、オープンループゲインのＧＢ積が減少する方向に下がる場合、同じゲインで、オープンループゲインのＧＢ積が下がる前後の応答周波数を比較すると、オープンループゲインのＧＢ積が下がった後の応答周波数は、オープンループゲインのＧＢ積が下がる前の応答周波数よりも低下する。よって、帰還回路のゲインが低いゲインに切り替えられる場合に、高周波での回路発振や不安定動作を防止するようにオープンループゲインを調整することが可能となる。
【００５１】
また、オープンループゲインのＧＢ積が増加する方向に上がる場合、同じゲインで、オープンループゲインのＧＢ積が上がる前後の応答周波数を比較すると、オープンループゲインのＧＢ積が上がった後の応答周波数は、オープンループゲインのＧＢ積が上がる前の応答周波数よりも増加する。よって、帰還回路のゲインが高いゲインに切り替えられる場合に、応答周波数が増加するようにオープンループゲインを調整することが可能となる。
【００５２】
また、本発明の増幅回路は、上記オープンループゲインは、上記増幅用トランジスタのＧＢ積の調整を行うことにより調整されることが好ましい。
【００５３】
上記の構成によれば、増幅用トランジスタのＧＢ積の調整を行うことにより、増幅回路としてのＧＢ積を調整することになるので、増幅回路のオープンループゲインのＧＢ積を調整することが可能となる。
【００５４】
また、本発明の増幅回路は、上記増幅用トランジスタは、ベースが上記入力端子に接続され、コレクタにバイアス電流が供給される、エミッタ接地型のバイポーラトランジスタであって、上記増幅用トランジスタのエミッタと接地との間に直列接続される第１スイッチと、一方の端子が上記増幅用トランジスタのエミッタに接続され、他方の端子が第１抵抗を介して接地される第２スイッチとを備えることが好ましい。
【００５５】
上記の構成によれば、第１スイッチをオフ、かつ第２スイッチをオンに切り替えれば、増幅用トランジスタのエミッタに第１抵抗が接続されるので、増幅用トランジスタのコレクタ電流が減少する。これにより、増幅用トランジスタの出力電圧の調整を行うことが可能となる。
【００５６】
また、本発明の増幅回路は、上記オープンループゲインは、上記増幅用トランジスタの出力電圧の位相補償を行うことにより調整されることが好ましい。
【００５７】
上記の構成によれば、増幅用トランジスタの出力電圧の位相補償を行うことにより、増幅回路としての出力電圧に位相補償が行われることになるので、オープンループゲインにおいて、ゲインが低下し始める周波数地点が低周波側にシフトする。これにより、オープンループゲインを調整することが可能となる。
【００５８】
また、本発明の増幅回路は、上記増幅用トランジスタは、ベースが上記入力端子に接続され、コレクタにバイアス電流が供給される、エミッタ接地型のバイポーラトランジスタであって、一方の端子が位相補償容量素子を介して上記増幅用トランジスタのコレクタに接続され、他方の端子が接地される第３スイッチを備えることが好ましい。
【００５９】
上記の構成によれば、第３スイッチをオンに切り替えれば、増幅用トランジスタのコレクタに位相補償容量素子が接続されるので、増幅用トランジスタのコレクタ電圧が位相補償容量により調節される。これにより、増幅用トランジスタの出力電圧の位相補償を行うことが可能となる。
【００６０】
また、本発明の増幅回路は、上記オープンループゲインは、上記増幅用トランジスタに供給するバイアス電流を増加することにより調整されることが好ましい。
【００６１】
上記の構成によれば、増幅用トランジスタに供給するバイアス電流を増加することにより、増幅回路からは高周波帯域が広くなった電圧が出力されることになるので、オープンループゲインにおいて、ゲインが低下し始める周波数地点が高周波側にシフトする。これにより、オープンループゲインを調整することが可能となる。
【００６２】
また、本発明の増幅回路は、上記増幅用トランジスタは、ベースが上記入力端子に接続され、コレクタにバイアス電流が供給される、エミッタ接地型のバイポーラトランジスタであって、上記増幅用トランジスタのコレクタにバイアス電流を供給する第１電流源と、上記第１電流源は、上記増幅用トランジスタのコレクタに接続する接続部位を上流側としたときに、一方の端子が上記第１電流源の上流側に接続され、他方の端子が第２電流源を介して接地される第４スイッチとを備えることが好ましい。
【００６３】
上記の構成によれば、第４スイッチをオンに切り替えれば、第１電流源の上流側に第２電流源が接続されるので、増幅用トランジスタに供給されるバイアス電流が増大する。これにより、増幅用トランジスタに供給するバイアス電流を増加することが可能となる。
【００６４】
また、本発明の増幅回路は、上記増幅用トランジスタは、ベースが上記入力端子に接続され、コレクタにバイアス電流が供給される、エミッタ接地型のバイポーラトランジスタであることが好ましい。
【００６５】
上記の構成によれば、エミッタ接地型のバイポーラトランジスタを用いることにより、当該バイポーラトランジスタのＧＢ積を向上することが可能となる。また、例えば、容量などをコレクタに接続させることにより、ＧＢ積を低く設定することも可能となる。
【００６６】
それゆえ、増幅用トランジスタのＧＢ積の調整を行うことにより、増幅回路としてのＧＢ積を調整することになるので、増幅回路のオープンループゲインのＧＢ積を調整することが可能となる。これにより、増幅回路のオープンループゲインの調整範囲を大きくすることが可能となる。
【００６７】
また、本発明の増幅回路は、上記帰還回路は、スイッチをオンオフすることにより切り替えられることが好ましい。これにより、低いゲインと高いゲインとの切り替えを、スイッチをオンオフするだけで容易に行うことが可能となる。
【００６８】
また、本発明の増幅回路は、上記帰還回路は、第２抵抗および第１容量素子を並列接続した第１帰還回路部と、並列接続した第３抵抗および第２容量素子にさらに第５スイッチを直列接続した第２帰還回路部とが並列接続されることにより構成されていることが好ましい。
【００６９】
上記の構成によれば、第５スイッチをオンに切り替える場合、第１帰還回路部および第２帰還回路部が並列接続されるので、帰還回路のゲインは減少する。また、第５スイッチをオフに切り替える場合、第５スイッチをオンに切り替える場合のゲインよりも、帰還回路のゲインは高い状態となる。
【００７０】
よって、第５スイッチをオンに切り替えることにより帰還回路のゲインを低い状態に切り替え、また、第５スイッチをオフに切り替えることにより帰還回路のゲインを高い状態に切り替えることが可能となる。
【００７１】
また、本発明の増幅回路は、上記第１スイッチ、上記第２スイッチ、上記第３スイッチ、上記第４スイッチ、および上記第５スイッチは、電気的なスイッチ回路により構成されることが好ましい。これにより、増幅回路を半導体集積回路として容易に実現することが可能となる。
【００７２】
また、本発明の増幅回路は、上記第５スイッチと、上記第１スイッチおよび第２スイッチ、上記第３スイッチ、並びに上記第４スイッチのうちから複数個を組み合わせた構成とを備えることが好ましい。
【００７３】
上記の構成によれば、例えば、第５スイッチと、第１スイッチおよび第２スイッチと第３スイッチとを組み合わせた構成とを備えることにより、各スイッチを切り替えることによって、さらなる回路の安定化を実現することが可能となる。
【００７４】
また、第５スイッチと、第３スイッチと第４スイッチとを組み合わせた構成とを備えることにより、各スイッチを切り替えることによって、回路の安定化と応答高速化との両立を実現することが可能となる。よって、強化させたい実現対象に応じて、最適な回路構成を実現することが可能となる。
【００７５】
また、本発明の受光増幅回路は、上記増幅回路と、入力した光信号を電流信号に変換して出力する受光素子とを備え、上記受光素子は、上記増幅回路の入力端子に上記電流信号を出力することを特徴としている。
【００７６】
上記の構成によれば、受光素子を備えることにより、光信号の信号レベルに応じて増幅した電圧信号を、後段の回路に出力することが可能となる。
【００７７】
また、本発明の光ピックアップ装置は、上記受光増幅回路を備えることを特徴としている。
【００７８】
光ピックアップ装置は、光ディスクからの反射光を受光増幅回路に入力させて、反射光の光信号から増幅した電圧信号を、後段の回路に出力する。それゆえ、上記の構成によれば、上記受光増幅回路を備えることにより、記録時および再生時の各光入力レベルに対応するように好適にゲインが切り替えられながら、オープンループゲインが調整されることによって、常に最適に調整された出力を得ることが可能となる。
【発明の効果】
【００７９】
以上のように、本発明の増幅回路は、入力された電流信号の信号レベルに応じた帰還回路のゲインの切り替えに応じて、上記帰還回路が設けられていない場合の周波数特性でありゲインと応答周波数との関係を表すオープンループゲインを調整する、という構成を有している。
【００８０】
それゆえ、低いゲインの状態時であっても、回路の安定化を実現することが可能となり、高いゲインの状態時であっても、高速応答を実現することが可能となる。よって、入力信号レベルに応じてゲインを切り替えることによって、低いゲインでの回路安定化と高いゲインでの応答高速化との両立を実現することができるという効果を奏する。
【００８１】
また、本発明の受光増幅回路は、上記増幅回路と、入力した光信号を電流信号に変換して出力する受光素子とを備え、上記受光素子は、上記増幅回路の入力端子に上記電流信号を出力する、という構成を有している。
【００８２】
それゆえ、受光素子を備えることにより、光信号の信号レベルに応じて増幅した電圧信号を、後段の回路に出力することができるという効果を奏する。
【００８３】
また、本発明の光ピックアップ装置は上記受光増幅回路を備えている。それゆえ、受光増幅回路を備えることにより、記録時および再生時の各光入力レベルに対応するように、好適にゲインを切り替えることが可能となる。
【００８４】
それゆえ、受光増幅回路を備えることにより、記録時および再生時の各光入力レベルに対応するように好適にゲインが切り替えられながら、オープンループゲインが調整されることによって、常に最適に調整された出力を得ることができるという効果を奏する。
【発明を実施するための最良の形態】
【００８５】
〔実施の形態１〕
本発明の一実施形態について図に基づいて説明すれば、以下の通りである。なお、本実施の形態において、図１５に示した従来の前段アンプ回路２１００の構成要素と同等な機能を有する構成要素については、同一の参照符号を付記し、その説明を適宜省略する。
【００８６】
図１は、本実施の形態の前段アンプ回路１００ａの一構成例を示す回路図である。
【００８７】
本実施の形態の前段アンプ回路１００ａは、後段アンプ回路（図示せず）と共に、多段ゲイン切替機能付きの受光ＩＣ（図示せず）として構成される。受光ＩＣは、受光増幅機能を有するＩＣとして、例えば、ＣＤ，ＤＶＤ，ＢＤなどの様々な種類の光ディスクを記録再生する光ディスク記録再生装置に搭載された光ピックアップ装置などの、光学系装置に搭載される。
【００８８】
前段アンプ回路１００ａは、図１に示すように、フォトダイオード１０１、バイポーラトランジスタ１０２、バイポーラトランジスタ１０３、抵抗１０４、バイポーラトランジスタ１０５、定電流源１０６、帰還容量１０７、帰還抵抗１０８、帰還容量１０９、帰還抵抗１１０、スイッチ１１１、出力端子１１２、抵抗１１３、バイポーラトランジスタ１１４、定電流源１１５、およびエミッタ抵抗切替回路１２０を備えている。
【００８９】
また、前段アンプ回路１００ａは、エミッタ接地型の受光アンプ回路である。さらに詳細には、前段アンプ回路１００ａは、トランスインピーダンスアンプ回路により構成されている。トランスインピーダンスアンプ回路は、例えば、フォトダイオードなどの微小電流信号を直接入力して増幅する、トランスインピーダンスと呼ばれる方式を用いた増幅回路である。なお、前段アンプ回路１００ａは、例えば、図１４に示した前段アンプ回路２１００の部分に対応する。
【００９０】
バイポーラトランジスタ１０２は、ｎｐｎ型のバイポーラトランジスタであり、ベースがフォトダイオード１０１に接続され、コレクタがバイポーラトランジスタ１０３のコレクタに接続され、エミッタがエミッタ抵抗切替回路１２０に接続されている。なお、バイポーラトランジスタ１０２は、前段アンプ回路１００ａにおいて、エミッタ接地型の増幅用トランジスタとして備えられている。
【００９１】
バイポーラトランジスタ１０３は、ｐｎｐ型のバイポーラトランジスタであり、ベースがバイポーラトランジスタ１１４のベースに接続され、エミッタが抵抗１０４を介して電源Ｖｃｃに接続されている。また、バイポーラトランジスタ１０３および抵抗１０４は、バイポーラトランジスタ１０２に対する能動負荷の電流源を構成している。
【００９２】
バイポーラトランジスタ１０５は、ｎｐｎ型のバイポーラトランジスタであり、ベースがバイポーラトランジスタ１０２のコレクタに接続され、コレクタが電源Ｖｃｃに接続され、エミッタが定電流源１０６を介して接地されている。また、出力端子１１２は、バイポーラトランジスタ１０５のエミッタ電圧を出力しており、バイポーラトランジスタ１０５および定電流源１０６は、出力エミッタフォロア回路を構成している。
【００９３】
バイポーラトランジスタ１１４は、ｐｎｐ型のバイポーラトランジスタであり、エミッタが抵抗１１３を介して電源Ｖｃｃに接続され、コレクタが定電流源１１５を介して接地されている。また、バイポーラトランジスタ１１４のコレクタは、自身のベースにも接続されている。それゆえ、バイポーラトランジスタ１１４は、バイポーラトランジスタ１０３とカレントミラー回路を形成している。
【００９４】
帰還容量１０７、帰還抵抗１０８、帰還容量１０９、および帰還抵抗１１０は、前段アンプ回路１００ａの帰還回路に設けられている。帰還回路は、１段目の回路と２段目の回路とが並列接続された２段回路により構成されている。
【００９５】
１段目は、帰還容量１０７と帰還抵抗１０８とが並列接続され、当該並列に接続された一方の端子がバイポーラトランジスタ１０２のベースに接続され、他方の端子が出力端子１１２に接続されている回路である。なお、この回路は、特許請求の範囲に記載の第１帰還回路部に該当する。
【００９６】
２段目は、帰還容量１０９と帰還抵抗１１０とが並列接続され、当該並列に接続された一方の端子がバイポーラトランジスタ１０２のベースに接続され、他方の端子がスイッチ１１１を介して出力端子１１２に接続されている回路である。なお、この回路は、特許請求の範囲に記載の第２帰還回路部に該当する。
【００９７】
エミッタ抵抗切替回路１２０は、スイッチ１２１、スイッチ１２２、および抵抗１２３により構成されている。
【００９８】
スイッチ１２１は、一方の端子がバイポーラトランジスタ１０２のエミッタに接続され、他方の端子が接地されている。スイッチ１２２は、一方の端子がバイポーラトランジスタ１０２のエミッタに接続され、他方の端子が抵抗１２３を介して接地されている。これにより、スイッチ１２１またはスイッチ１２２の何れかがオンになっていれば、バイポーラトランジスタ１０２のエミッタは接地されることになる。
【００９９】
上記の構成において、フォトダイオード１０１にて光信号から変換された電流信号は、バイポーラトランジスタ１０２のベースに入力され、続いてバイポーラトランジスタ１０２のコレクタを介して、バイポーラトランジスタ１０５のベースに入力される。そして、バイポーラトランジスタ１０５のエミッタの電圧が、出力端子１１２から出力される。
【０１００】
なお、バイポーラトランジスタ１０３とバイポーラトランジスタ１１４とがカレントミラー回路を形成していることにより、定電流源１１５によって、バイポーラトランジスタ１０２へのバイアス電流が供給される。
【０１０１】
また、スイッチ１１１が、前段アンプ回路１００ａのゲインを切り替えるためにオン／オフに切り替えられる。すなわち、スイッチ１１１がオフの場合、帰還回路は、帰還容量１０７および帰還抵抗１０８で構成される帰還回路のみになる。一方、スイッチ１１１がオンの場合、帰還回路は、帰還容量１０７および帰還抵抗１０８で構成される帰還回路と、帰還容量１０９および帰還抵抗１１０で構成される帰還回路とが２段接続された帰還回路になる。
【０１０２】
これにより、帰還回路は、スイッチ１１１がオフの場合、高いゲインに設定されることになり、スイッチ１１１がオンの場合、低いゲインに設定されることになる。
【０１０３】
ここで、エミッタ抵抗切替回路１２０では、スイッチ１１１のオン／オフの切り替えに応じて、スイッチ１２１およびスイッチ１２２のオン／オフが切り替えられている。これについて、図１および図２を参照しながら次に説明する。
【０１０４】
図２は、前段アンプ回路１００ａの周波数特性を示すグラフである。縦軸は、ゲイン（ｄＢ）を示し、横軸は、応答周波数（Ｈｚ）を示している。
【０１０５】
まず、前段アンプ回路１００ａに、帰還回路が設けられていないとする。このときの前段アンプ回路１００ａの周波数特性は、オープンループゲインとして示される。
【０１０６】
このとき、図１に示すように、スイッチ１２１がオン、かつ、スイッチ１２２がオフで、バイポーラトランジスタ１０２のエミッタが、何も介さず直接接地されるとする。すると、前段アンプ回路１００ａのオープンループゲインが、図２にて太線の実線で示したグラフＡで示される。このときのオープンループゲインでは、極Ｐ１〜Ｐ３が存在する。極Ｐ１〜Ｐ３では、図１６に示したオープンループゲインの極Ｐ１〜Ｐ３と同様の特性を有する。
【０１０７】
一方、スイッチ１２１がオフ、かつ、スイッチ１２２がオンで、バイポーラトランジスタ１０２のエミッタが、抵抗１２３を介して接地されるとする。すると、抵抗１２３が接続されることによって、バイポーラトランジスタ１０２のコレクタ電流が減少する。このため、最終的に出力端子１１２から出力される電圧の値が減少する。よって、前段アンプ回路１００ａのオープンループゲインが全体的に下がる。
【０１０８】
すなわち、このときのオープンループゲインは、図２にて太線の点線で示したグラフＢで示される。グラフＢのオープンループゲインにおいても、グラフＡと同様の地点の周波数で、極Ｐ１〜Ｐ３が存在している。よって、スイッチ１２１がオフで、かつ、スイッチ１２２がオンの場合、スイッチ１２１がオンで、かつ、スイッチ１２２がオフの場合よりも、前段アンプ回路１００ａのオープンループゲインが、ゲインが減少する方向に全体的に下がっていることがわかる。
【０１０９】
これにより、スイッチ１１１をオンに切り替えて、低いゲインに設定する場合、スイッチ１２１をオフ、かつ、スイッチ１２２をオンに切り替えて、グラフＢのオープンループゲインを基準に帰還回路のゲインを設定することによって、低いゲインでも周波数の増大を抑制することが可能となる。すなわち、低いゲイン設定時の周波数ｆｘＬを、極Ｐ２の地点以前になるように設定することが可能となる。それゆえ、発振の防止すなわち回路の安定性を向上することが可能となる。
【０１１０】
また、スイッチ１１１をオフに切り替えて、高いゲインに設定する場合、スイッチ１２１をオン、かつ、スイッチ１２２をオフに切り替えて、グラフＢのオープンループゲインではなく、グラフＡのオープンループゲインを基準に帰還回路のゲインを設定することによって、高いゲイン時の周波数ｆｘＨを、低くせずに高い周波数で得ることが可能となる。
【０１１１】
以上により、本実施の形態の前段アンプ回路１００ａは、低いゲインを設定するときに、スイッチ１２１およびスイッチ１２２のオン／オフの切り替えにより、オープンループゲインを下げることを目的とした回路構成を有している。
【０１１２】
すなわち、スイッチ１２１をオフ、かつ、スイッチ１２２をオンに切り替えることにより、バイポーラトランジスタ１０２のエミッタに抵抗１２３が接続されるので、バイポーラトランジスタ１０２のコレクタ電流が減少する。このため、最終的に、出力端子１１２の出力電圧が減少する。それゆえ、バイポーラトランジスタ１０２のエミッタに何も接続されていない場合のオープンループゲインよりも、抵抗１２３が接続されている場合のオープンループゲインが、ゲインが減少する方向に全体的に下がる。
【０１１３】
よって、低いゲイン設定時にスイッチ１１１がオンされるとき、スイッチ１２１をオフ、かつ、スイッチ１２２をオンに切り替えることにより、オープンループゲインを低いゲイン設定時のみ下げることが可能となる。
【０１１４】
ここで、増幅回路の周波数特性では、低ゲイン状態になるにつれて、応答周波数が増大することにより、位相差が増加し、発振の危険が生じる。しかし、本実施の形態の前段アンプ回路１００ａでは、オープンループゲインが下がっているので、低ゲイン状態時であっても、応答周波数の増大を抑制することが可能となる。これにより、位相差の増加を抑制し、回路の安定性を向上することが可能となる。
【０１１５】
また、高いゲイン設定時にスイッチ１１１がオフされる場合は、スイッチ１２１をオン、かつ、スイッチ１２２をオフに切り替えることにより、オープンループゲインを下げない。これにより、高ゲイン状態時であっても、応答周波数を減少させずに、高速応答を保つことが可能となる。
【０１１６】
したがって、本実施の形態の前段アンプ回路１００ａは、入力レベルに応じて、スイッチ１１１、スイッチ１２１、およびスイッチ１２２のオン／オフをそれぞれ切り替えながらゲインを切り替えることによって、高いゲインでの高速応答と低いゲインでの回路安定化との両立を実現することが可能となる。
【０１１７】
ここで、一般的なアンプ回路には、アンプ回路の周波数特性を決めるパラメータとしてＧＢ積がある。ＧＢ積は、「ゲイン（Gain）×帯域（Band）」で示される。また、高速に動作する回路中においてアンプ回路を使用するためには、ＧＢ積が大きいことが求められる。ＧＢ積が大きければ大きいほど、より高い周波数領域でアンプ回路を用いることが可能となる。
【０１１８】
本実施の形態の前段アンプ回路１００ａでは、低いゲインを設定するときに、オープンループゲインを、ゲインが減少する方向に全体的に下げている。
【０１１９】
ゲインが減少すると、ＧＢ積は減少する。よって、ゲインが減少する方向とは、すなわち、ＧＢ積が減少する方向を示していることになる。ＧＢ積が減少すると、ＧＢ積が減少する前よりも低い周波数領域でアンプ回路を用いることが可能となる。これにより、低い周波数領域でアンプ回路を用いるので、回路安定化が可能となる。
【０１２０】
逆に、ゲインが増加すると、ＧＢ積は増加する。よって、ゲインが増加する方向は、ＧＢ積が増加する方向を示していることになる。ＧＢ積が増加すると、ＧＢ積が増加する前よりも高い周波数領域でアンプ回路を用いることが可能となる。これにより、高い周波数領域でアンプ回路を用いるので、高速応答が可能となる。
【０１２１】
つまりは、本発明では、ＧＢ積を調整するためにオープンループゲインを調整している。本実施の形態の前段アンプ回路１００ａでは、低いゲインを設定するときに、オープンループゲインを、ＧＢ積が減少する方向に下がるように調整している。
【０１２２】
具体的には、増幅用トランジスタ（バイポーラトランジスタ１０２）のＧＢ積の調整を行うことにより、アンプ回路（前段アンプ回路１００ａ）としてのＧＢ積を調整することになるので、増幅用トランジスタ（バイポーラトランジスタ１０２）の出力を調整している。
【０１２３】
なお、本実施の形態の前段アンプ回路１００ａでは、「ＧＢ積＝ゲイン×帯域」における帯域は、−３ｄＢまでの周波数帯域としている。
【０１２４】
また、前段アンプ回路１００ａでは、帰還抵抗１０８および帰還抵抗１１０を設けた帰還回路を備えているが、これに限らず、帰還回路は、高い帰還抵抗から低い帰還抵抗までを複数個設けたり、多段回路で構成してもよく、スイッチの切り替えにより増幅率を切り替えればよい。
【０１２５】
また、前段アンプ回路１００ａは、光ピックアップ装置などに搭載される受光アンプ回路としたが、これに限らない。すなわち、図１に示した前段アンプ回路１００ａにおいてフォトダイオード１０１を除いた構成は、トランスインピーダンスと呼ばれる方式を用いたトランスインピーダンスアンプ回路（増幅回路）である。ゆえに、トランスインピーダンスアンプ回路は、搭載される装置、およびバイポーラトランジスタ１０２のベースに接続される構成などに応じて好適に用いることが可能である。
【０１２６】
また、前段アンプ回路１００ａでは、バイポーラトランジスタ１０２、バイポーラトランジスタ１０３、バイポーラトランジスタ１０５、およびバイポーラトランジスタ１１４を備えているが、これに限らない。
【０１２７】
すなわち、前段アンプ回路１００ａが目的とする効果を奏せば、バイポーラトランジスタはｎｐｎ型やｐｎｐ型のどちらを用いてもよい。また、バイポーラトランジスタ１０３、バイポーラトランジスタ１０５、およびバイポーラトランジスタ１１４は、例えば、ＭＯＳトランジスタなどを用いてもよい。さらに、バイポーラトランジスタ１０２は、エミッタ接地型に限らず、ベース接地型でもコレクタ接地型でもよい。
【０１２８】
なお、エミッタ接地型のバイポーラトランジスタ１０２を用いると、前段アンプ回路１００ａのオープンループゲインのＧＢ積を高くすることに有利になる。高く設定する点に関しては限界があるが、低く設定する点に関しては、後述する位相補償容量２１１などを設けることにより設計することが可能となっている。
【０１２９】
これにより、オープンループゲインの調整範囲を大きくすることができるため、エミッタ接地型のバイポーラトランジスタ１０２を用いることが好ましい。
【０１３０】
また、エミッタ接地型の構成を有する前段アンプ回路１００ａを説明したが、これに限らず、前段アンプ回路１００ａを差動増幅回路として構成した場合においても、本発明の効果を適用することが可能である。
【０１３１】
また、スイッチ１１１、スイッチ１２１、およびスイッチ１２２は、電気的スイッチや機械式スイッチなどにより構成すればよい。しかし、例えば、リレーなどの機械式スイッチを用いると、前段アンプ回路１００ａを半導体集積回路として使用することができない。
【０１３２】
それゆえ、本実施の形態の前段アンプ回路１００ａでは、スイッチ１１１、スイッチ１２１、およびスイッチ１２２には、ＭＯＳトランジスタまたはバイポーラトランジスタによって構成された電気的スイッチ回路を用いることが好ましい。これにより、前段アンプ回路１００ａを半導体集積回路として使用することが可能となる。
【０１３３】
また、電気的スイッチ回路を用いる場合、当該電気的スイッチ回路に制御信号を出力することにより、各スイッチの切り替えを制御することが可能となる。これについて、図３を参照しながら説明する。
【０１３４】
図３は、前段アンプ回路１００ｂの一構成例を示す回路図である。
【０１３５】
前段アンプ回路１００ｂは、スイッチ１１１、およびエミッタ抵抗切替回路１２０を除いた前段アンプ回路１００ａの構成に加えて、図３に示すように、ＭＯＳトランジスタ１３１、ＭＯＳトランジスタ１３２、ＭＯＳトランジスタ１３３、抵抗１３４、ＭＯＳトランジスタ１３５、ＭＯＳトランジスタ１３６、およびスイッチ端子１３７を備えている。
【０１３６】
また、ＭＯＳトランジスタ１３２、ＭＯＳトランジスタ１３３、および抵抗１３４は、エミッタ抵抗切替回路１３０を構成している。エミッタ抵抗切替回路１３０は、図１に示したエミッタ抵抗切替回路１２０に対応する部分である。
【０１３７】
ＭＯＳトランジスタ１３１は、Ｎチャネル型のＭＯＳトランジスタであり、帰還容量１０９と帰還抵抗１１０とが並列接続された回路の一方の端子とバイポーラトランジスタ１０２のベースとの間に直列接続されるように、ドレインが帰還容量１０９と帰還抵抗１１０とが並列接続された回路の一方の端子に接続され、ソースがバイポーラトランジスタ１０２のベースに接続されている。また、ゲートがＭＯＳトランジスタ１３６のドレインに接続されている。なお、ＭＯＳトランジスタ１３１は、スイッチ１１１に対応する部分である。
【０１３８】
ＭＯＳトランジスタ１３２は、Ｎチャネル型のＭＯＳトランジスタであり、ゲートがスイッチ端子１３７に接続され、ドレインがバイポーラトランジスタ１０２のエミッタに接続され、ソースが接地されている。なお、ＭＯＳトランジスタ１３２は、スイッチ１２１に対応する部分である。
【０１３９】
ＭＯＳトランジスタ１３３は、Ｎチャネル型のＭＯＳトランジスタであり、ゲートがＭＯＳトランジスタ１３６のドレインに接続され、ドレインがバイポーラトランジスタ１０２のエミッタに接続され、ソースが抵抗１３４を介して接地されている。なお、ＭＯＳトランジスタ１３３はスイッチ１２２に対応する部分であり、抵抗１３４は抵抗１２３に対応する部分である。
【０１４０】
ＭＯＳトランジスタ１３５は、Ｐチャネル型のＭＯＳトランジスタであり、ゲートがスイッチ端子１３７に接続され、ドレインが電源Ｖｃｃに接続され、ソースがＭＯＳトランジスタ１３６のドレインに接続されている。
【０１４１】
ＭＯＳトランジスタ１３６は、Ｎチャネル型のＭＯＳトランジスタであり、ゲートがスイッチ端子１３７に接続され、ソースが接地されている。また、ＭＯＳトランジスタ１３５とＭＯＳトランジスタ１３６とは、インバータ回路を形成している。
【０１４２】
上記の構成において、スイッチ端子１３７にスイッチ制御信号として、Ｈｉの信号（ＶＣＣ電圧）が入力された場合、ＭＯＳトランジスタ１３５とＭＯＳトランジスタ１３６とにより形成されたインバータ回路によって、ＭＯＳトランジスタ１３１のゲートおよびＭＯＳトランジスタ１３３のゲートには、Ｌｏｗの信号（ＧＮＤ電圧）が入力される。それゆえ、ＭＯＳトランジスタ１３１およびＭＯＳトランジスタ１３３はオフになる。
【０１４３】
一方、ＭＯＳトランジスタ１３２のゲートにはＨｉの信号が入力されるので、ＭＯＳトランジスタ１３２はオンになる。
【０１４４】
これにより、帰還回路では高ゲイン設定状態となり、バイポーラトランジスタ１０２のエミッタは、何も介さず直接接地されることになる。よって、高いゲインを設定する場合には、Ｈｉレベルのスイッチ制御信号を出力することによって、オープンループゲインを下げずに、基準となるオープンループゲインを得ることが可能となる。
【０１４５】
逆に、スイッチ端子１３７にスイッチ制御信号として、Ｌｏｗの信号が入力された場合、ＭＯＳトランジスタ１３１およびＭＯＳトランジスタ１３３はオンになり、ＭＯＳトランジスタ１３２はオフとなる。
【０１４６】
これにより、帰還回路では低ゲイン設定状態となり、バイポーラトランジスタ１０２のエミッタは、抵抗１３４を介して接地されることになる。よって、低いゲインを設定する場合には、Ｌｏｗレベルのスイッチ制御信号を出力することによって、基準よりも下がったオープンループゲインを得ることが可能となる。
【０１４７】
また、スイッチ端子１３７にＨｉの信号を入力することにより、前段アンプ回路１００ｂは、スイッチ１１１をオン、かつ、スイッチ１２１をオフ、かつ、スイッチ１２２をオンに切り替えた状態の前段アンプ回路１００ａと同等の状態になる。
【０１４８】
逆に、スイッチ端子１３７にＬｏｗの信号を入力することにより、前段アンプ回路１００ｂは、スイッチ１１１をオフ、かつ、スイッチ１２１をオン、かつ、スイッチ１２２をオフに切り替えた状態の前段アンプ回路１００ａと同等の状態になる。
【０１４９】
それゆえ、前段アンプ回路１００ｂは、ゲイン切り替えと同調してオープンループゲインを調整することが可能となり、入力信号が１つにまとめられたので、入力信号の数を低減することが可能となる。
なお、上記前段アンプ回路１００ａおよび前段アンプ回路１００ｂにおいて、帰還回路は２段接続となっているが、これに限らず、帰還回路の数とスイッチの数を増やすことにより、さらに多段階のゲイン切替機能を有することが可能となる。
【０１５０】
〔実施の形態２〕
本発明の他の実施の形態について図に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態１と同じである。また、説明の便宜上、前記の実施の形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【０１５１】
図４は、本実施の形態の前段アンプ回路２００ａの一構成例を示す回路図である。
【０１５２】
本実施の形態の前段アンプ回路２００ａは、エミッタ抵抗切替回路１２０を除いた前段アンプ回路１００ａの構成に加えて、図４に示すように、位相補償容量切替回路２１０を備えている。
【０１５３】
位相補償容量切替回路２１０は、位相補償容量２１１およびスイッチ２１２により構成されている。位相補償容量２１１は、一方の端子がバイポーラトランジスタ１０２のコレクタに接続され、他方の端子がスイッチ２１２を介して接地されている。
【０１５４】
上記の構成において、位相補償容量切替回路２１０では、スイッチ１１１のオン／オフの切り替えに応じて、スイッチ２１２のオン／オフが切り替えられている。これについて、図４および図５を参照しながら次に説明する。
【０１５５】
図５は、前段アンプ回路２００ａの周波数特性を示すグラフである。縦軸は、ゲイン（ｄＢ）を示し、横軸は、応答周波数（Ｈｚ）を示している。
【０１５６】
まず、前段アンプ回路２００ａに、帰還回路が設けられていないとする。このときの前段アンプ回路２００ａの周波数特性は、オープンループゲインとして示される。
【０１５７】
このとき、図４に示すように、スイッチ２１２がオフで、バイポーラトランジスタ１０２のコレクタに何も接続されず、エミッタが直接接地されるとする。すると、前段アンプ回路２００ａのオープンループゲインが、図５にて太線の実線で示したグラフＡで示される。なお、このグラフＡのオープンループゲインは、図２に示したグラフＡのオープンループゲインと同じである。
【０１５８】
一方、スイッチ２１２がオンで、バイポーラトランジスタ１０２のコレクタに、位相補償容量２１１が接続されるとする。すると、位相補償容量２１１が接続されることによって、バイポーラトランジスタ１０２のコレクタ電圧が位相補償容量２１１により調節される。このため、最終的に出力端子１１２からは、位相補償された電圧が出力される。よって、前段アンプ回路２００ａのオープンループゲインの主である極Ｐ１の位置が、低周波側（極Ｐ１ａ）にシフトする。
【０１５９】
すなわち、このときのオープンループゲインは、図５にて太線の点線で示したグラフＣで示される。よって、スイッチ２１２がオンの場合、スイッチ２１２がオフの場合よりも、低い周波数でゲインが減少し始める。それゆえ、前段アンプ回路２００ａのオープンループゲインが、低周波側にシフトした極Ｐ１ａの位置以降において下がっていることがわかる。
【０１６０】
これにより、スイッチ１１１をオンに切り替えて、低いゲインに設定する場合、スイッチ２１２をオンに切り替えて、グラフＣのオープンループゲインを基準に帰還回路のゲインを設定することによって、低いゲインでも周波数の増大を抑制することが可能となる。すなわち、低いゲイン設定時の周波数ｆｘＬを、極Ｐ２の地点以前になるように設定することが可能となる。それゆえ、発振の防止すなわち回路の安定性を向上することが可能となる。
【０１６１】
また、スイッチ１１１をオフに切り替えて、高いゲインに設定する場合、スイッチ２１２をオフに切り替えて、グラフＣのオープンループゲインではなく、グラフＡのオープンループゲインを基準に帰還回路のゲインを設定することによって、高いゲイン時の周波数ｆｘＨを、低くせずに高い周波数で得ることが可能となる。
【０１６２】
以上により、本実施の形態の前段アンプ回路２００ａは、低いゲインを設定するときに、スイッチ２１２のオン／オフの切り替えにより、オープンループゲインを下げることを目的とした回路構成を有している。つまりは、本実施の形態の前段アンプ回路２００ａでは、低いゲインを設定するときに、オープンループゲインを、ＧＢ積が減少する方向に下がるように調整している。
【０１６３】
すなわち、スイッチ２１２をオンに切り替えることにより、バイポーラトランジスタ１０２のコレクタに位相補償容量２１１が接続されるので、バイポーラトランジスタ１０２のコレクタ電圧が位相補償容量２１１により調節される。このため、最終的に、出力端子１１２からは、位相補償された電圧が出力される。
【０１６４】
よって、バイポーラトランジスタ１０２のコレクタに位相補償容量２１１が接続されていない場合のオープンループゲインよりも、オープンループゲインの主である極Ｐ１の位置が、低周波側にシフトする。それゆえ、前段アンプ回路２００ａのオープンループゲインが、低周波側にシフトした極Ｐ１ａの位置以降において下がる。
【０１６５】
したがって、低いゲイン設定時にスイッチ１１１がオンされるとき、スイッチ２１２をオンに切り替えることにより、オープンループゲインを低いゲイン設定時のみ下げることが可能となる。
【０１６６】
ここで、増幅回路の周波数特性では、低ゲイン状態になるにつれて、応答周波数が増大することにより、位相差が増加し、発振の危険が生じる。しかし、本実施の形態の前段アンプ回路２００ａでは、オープンループゲインが下がっているので、低ゲイン状態時であっても、応答周波数の増大を抑制することが可能となる。これにより、位相差の増加を抑制し、回路の安定性を向上することが可能となる。
【０１６７】
また、高いゲイン設定時にスイッチ１１１がオフされる場合は、スイッチ２１２をオフに切り替えることにより、オープンループゲインを下げない。これにより、高ゲイン状態時であっても、応答周波数を減少させずに、高速応答を保つことが可能となる。
【０１６８】
したがって、本実施の形態の前段アンプ回路２００ａは、入力レベルに応じて、スイッチ１１１およびスイッチ２１２のオン／オフをそれぞれ切り替えながらゲインを切り替えることによって、高いゲインでの高速応答と低いゲインでの回路安定化との両立を実現することが可能となる。
【０１６９】
また、本実施の形態の前段アンプ回路２００ａにおいても、スイッチ１１１およびスイッチ２１２には、ＭＯＳトランジスタまたはバイポーラトランジスタによって構成された電気的スイッチ回路を用いることが好ましい。これにより、前段アンプ回路２００ａを半導体集積回路として使用することが可能となる。
【０１７０】
次いで、図６を参照しながら、ＭＯＳトランジスタによって構成された電気的スイッチ回路を用いる前段アンプ回路２００ｂの構成について説明する。その次に、図７を参照しながら、バイポーラトランジスタによって構成された電気的スイッチ回路を用いる前段アンプ回路２００ｃの構成について説明する。
【０１７１】
図６は、前段アンプ回路２００ｂの一構成例を示す回路図である。
【０１７２】
前段アンプ回路２００ｂは、スイッチ１１１、および位相補償容量切替回路２１０を除いた前段アンプ回路２００ａの構成に加えて、図６に示すように、ＭＯＳトランジスタ２２１、位相補償容量２２２、ＭＯＳトランジスタ２２３、およびスイッチ端子２２４を備えている。
【０１７３】
また、位相補償容量２２２およびＭＯＳトランジスタ２２３は、位相補償容量切替回路２２０を構成している。位相補償容量切替回路２２０は、図４に示した位相補償容量切替回路２１０に対応する部分である。
【０１７４】
ＭＯＳトランジスタ２２１は、Ｎチャネル型のＭＯＳトランジスタであり、帰還容量１０９と帰還抵抗１１０とが並列接続された回路の一方の端子とバイポーラトランジスタ１０２のベースとの間に直列接続されるように、ドレインが帰還容量１０９と帰還抵抗１１０とが並列接続された回路の一方の端子に接続され、ソースがバイポーラトランジスタ１０２のベースに接続されている。また、ゲートがスイッチ端子２２４に接続されている。なお、ＭＯＳトランジスタ２２１は、スイッチ１１１に対応する部分である。
【０１７５】
位相補償容量２２２は、一方の端子がバイポーラトランジスタ１０２のコレクタに接続され、他方の端子がＭＯＳトランジスタ２２３のドレインに接続されている。なお、位相補償容量２２２は、位相補償容量２１１に対応する部分である。
【０１７６】
ＭＯＳトランジスタ２２３は、Ｎチャネル型のＭＯＳトランジスタであり、ゲートがスイッチ端子２２４に接続され、ソースが接地されている。なお、ＭＯＳトランジスタ２２３は、スイッチ２１２に対応する部分である。
【０１７７】
上記の構成において、スイッチ端子２２４にスイッチ制御信号として、Ｌｏｗの信号（ＧＮＤ電圧）が入力された場合、ＭＯＳトランジスタ２２１のゲートおよびＭＯＳトランジスタ２２３のゲートには、Ｌｏｗの信号が入力される。それゆえ、ＭＯＳトランジスタ２２１およびＭＯＳトランジスタ２２３はオフになる。
【０１７８】
これにより、帰還回路では高ゲイン設定状態となり、バイポーラトランジスタ１０２のコレクタに何も接続されず、エミッタが直接接地されることになる。よって、高いゲインを設定する場合には、Ｌｏｗレベルのスイッチ制御信号を出力することによって、オープンループゲインを下げずに、基準となるオープンループゲインを得ることが可能となる。
【０１７９】
逆に、スイッチ端子２２４にスイッチ制御信号として、Ｈｉの信号（ＶＣＣ電圧）が入力された場合、ＭＯＳトランジスタ２２１のゲートおよびＭＯＳトランジスタ２２３のゲートには、Ｈｉの信号が入力される。それゆえ、ＭＯＳトランジスタ２２１およびＭＯＳトランジスタ２２３はオンになる。
【０１８０】
これにより、帰還回路では低ゲイン設定状態となり、バイポーラトランジスタ１０２のコレクタに位相補償容量２２２が接続されることになる。よって、低いゲインを設定する場合には、Ｈｉレベルのスイッチ制御信号を出力することによって、基準よりも下がったオープンループゲインを得ることが可能となる。
【０１８１】
また、スイッチ端子１３７にＬｏｗの信号を入力することにより、前段アンプ回路２００ｂは、スイッチ１１１をオフ、かつ、スイッチ２１２をオフに切り替えた状態の前段アンプ回路２００ａと同等の状態になる。
【０１８２】
逆に、スイッチ端子１３７にＨｉの信号を入力することにより、前段アンプ回路２００ｂは、スイッチ１１１をオン、かつ、スイッチ２１２をオンに切り替えた状態の前段アンプ回路２００ａと同等の状態になる。
【０１８３】
それゆえ、前段アンプ回路２００ｂは、ゲイン切り替えと同調してオープンループゲインを調整することが可能となり、入力信号を低減することが可能となる。
【０１８４】
図７は、前段アンプ回路２００ｃの一構成例を示す回路図である。
【０１８５】
前段アンプ回路２００ｃは、スイッチ１１１、および位相補償容量切替回路２１０を除いた前段アンプ回路２００ａの構成に加えて、図７に示すように、バイポーラトランジスタ２３１、バイポーラトランジスタ２３２、抵抗２３３、位相補償容量２３４、バイポーラトランジスタ２３５、バイポーラトランジスタ２３６、バイポーラトランジスタ２３７、抵抗２３８、抵抗２３９、バイポーラトランジスタ２４０、抵抗２４１、およびスイッチ端子２４２を備えている。
【０１８６】
また、位相補償容量２３４およびバイポーラトランジスタ２３５は、位相補償容量切替回路２３０を構成している。位相補償容量切替回路２３０は、図４に示した位相補償容量切替回路２１０に対応する部分である。
【０１８７】
バイポーラトランジスタ２３１は、ｐｎｐ型のバイポーラトランジスタであり、帰還容量１０９と帰還抵抗１１０とが並列接続された回路の一方の端子と出力端子１１２との間に直列接続されるように、コレクタが帰還容量１０９と帰還抵抗１１０とが並列接続された回路の一方の端子に接続され、エミッタが出力端子１１２に接続されている。また、ベースがバイポーラトランジスタ２３２のコレクタに接続されている。なお、バイポーラトランジスタ２３１は、スイッチ１１１に対応する部分である。
【０１８８】
バイポーラトランジスタ２３２は、ｎｐｎ型のバイポーラトランジスタであり、エミッタが抵抗２３３を介して接地され、ベースがスイッチ端子２４２に接続されている。また、バイポーラトランジスタ２３２および抵抗２３３は、バイポーラトランジスタ２３１の電流源を構成している。
【０１８９】
位相補償容量２３４は、一方の端子がバイポーラトランジスタ１０２のコレクタに接続され、他方の端子がバイポーラトランジスタ２３５のコレクタに接続されている。なお、位相補償容量２３４は、位相補償容量２１１に対応する部分である。
【０１９０】
バイポーラトランジスタ２３５は、ｎｐｎ型のバイポーラトランジスタであり、ベースがバイポーラトランジスタ２３７のコレクタに接続され、エミッタが接地されている。なお、バイポーラトランジスタ２３５は、スイッチ２１２に対応する部分である。
【０１９１】
バイポーラトランジスタ２３６は、ｐｎｐ型のバイポーラトランジスタであり、ベースがバイポーラトランジスタ２３７のベースに接続され、エミッタが抵抗２３８を介して電源Ｖｃｃに接続され、コレクタがバイポーラトランジスタ２４０のコレクタと自身のベースとに接続されている。
【０１９２】
バイポーラトランジスタ２３７は、ｐｎｐ型のバイポーラトランジスタであり、エミッタが抵抗２３９を介して電源Ｖｃｃに接続されている。また、バイポーラトランジスタ２３７および抵抗２３９は、バイポーラトランジスタ２３５の電流源を構成している。さらに、バイポーラトランジスタ２３６とバイポーラトランジスタ２３７とは、カレントミラー回路を形成している。
【０１９３】
バイポーラトランジスタ２４０は、ｎｐｎ型のバイポーラトランジスタであり、ベースがスイッチ端子２４２に接続され、エミッタが抵抗２４１を介して接地されている。
【０１９４】
上記の構成において、スイッチ端子２４２にスイッチ制御信号として、所望の電圧（各バイポーラトランジスタをオンさせる設計値）が入力されることにより、バイポーラトランジスタ２３２はオンになり、一定の電流を流すようになる。これにより、バイポーラトランジスタ２３１のベース電流が抽出されるので、バイポーラトランジスタ２３１はオンになる。
【０１９５】
また、所望の電圧が入力されることにより、バイポーラトランジスタ２４０もオンになるので、バイポーラトランジスタ２３６およびバイポーラトランジスタ２３７がオンになる。バイポーラトランジスタ２４０のコレクタに流れる電流は、バイポーラトランジスタ２３６およびバイポーラトランジスタ２３７で構成されるカレントミラー回路により折り返され、バイポーラトランジスタ２３５のベースに供給される。これにより、バイポーラトランジスタ２３５がオンになる。
【０１９６】
これにより、帰還回路では低ゲイン設定状態となり、バイポーラトランジスタ１０２のコレクタに位相補償容量２３４が接続されることになる。よって、低いゲインを設定する場合には、所望の電圧のスイッチ制御信号を出力することによって、基準よりも下がったオープンループゲインを得ることが可能となる。
【０１９７】
逆に、高いゲインを設定する場合には、スイッチ端子２４２のバイアス電圧を所望の電圧を超えないように調整すればよい。これにより、帰還回路では高ゲイン設定状態となり、バイポーラトランジスタ１０２のコレクタに何も接続されず、エミッタが直接接地されることになる。よって、オープンループゲインを下げずに、基準となるオープンループゲインを得ることが可能となる。
【０１９８】
また、スイッチ端子２４２に所望の電圧を入力することにより、前段アンプ回路２００ｃは、スイッチ１１１をオン、かつ、スイッチ２１２をオンに切り替えた状態の前段アンプ回路２００ａと同等の状態になる。
【０１９９】
逆に、スイッチ端子２４２のバイアス電圧を所望の電圧を超えないように調整することにより、前段アンプ回路２００ｃは、スイッチ１１１をオフ、かつ、スイッチ２１２をオフに切り替えた状態の前段アンプ回路２００ａと同等の状態になる。
【０２００】
それゆえ、前段アンプ回路２００ｃは、ゲイン切り替えと同調してオープンループゲインを調整することが可能となり、入力信号を低減することが可能となる。
【０２０１】
なお、上記前段アンプ回路２００ａ〜２００ｃにおいて、帰還回路は２段接続となっているが、これに限らず、帰還回路の数とスイッチの数を増やすことにより、さらに多段階のゲイン切替機能を有することが可能となる。
【０２０２】
〔実施の形態３〕
本発明の他の実施の形態について図に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態１、２と同じである。また、説明の便宜上、前記の実施の形態１、２の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【０２０３】
図８は、本実施の形態の前段アンプ回路３００ａの一構成例を示す回路図である。
【０２０４】
本実施の形態の前段アンプ回路３００ａは、エミッタ抵抗切替回路１２０を除いた前段アンプ回路１００ａの構成に加えて、図８に示すように、バイアス電流切替回路３１０を備えている。
【０２０５】
バイアス電流切替回路３１０は、スイッチ３１１および定電流源３１２により構成されている。スイッチ３１１は、一方の端子がバイポーラトランジスタ１１４のコレクタに接続され、他方の端子が定電流源３１２を介して接地されている。
【０２０６】
なお、定電流源１１５は電流Ｉｂを出力するとし、定電流源３１２は電流Ｉｃを出力するとする。
【０２０７】
上記の構成において、バイアス電流切替回路３１０では、スイッチ１１１のオン／オフの切り替えに応じて、スイッチ３１１のオン／オフが切り替えられている。これについて、図８および図９を参照しながら次に説明する。
【０２０８】
図９は、前段アンプ回路３００ａの周波数特性を示すグラフである。縦軸は、ゲイン（ｄＢ）を示し、横軸は、応答周波数（Ｈｚ）を示している。
【０２０９】
まず、前段アンプ回路３００ａに、帰還回路が設けられていないとする。このときの前段アンプ回路３００ａの周波数特性は、オープンループゲインとして示される。
【０２１０】
このとき、図８に示すように、スイッチ３１１がオフで、バイポーラトランジスタ１１４のコレクタに定電流源３１２が接続されていないとする。すると、前段アンプ回路３００ａのオープンループゲインが、図９にて太線の実線で示したグラフＡで示される。なお、このグラフＡのオープンループゲインは、図２に示したグラフＡのオープンループゲインと同じである。
【０２１１】
ここで、バイポーラトランジスタ１０２の能動負荷であるバイポーラトランジスタ１０３に流れる電流量は、カレントミラー回路を形成しているバイポーラトランジスタ１１４に流れるバイアス電流、すなわち定電流源１１５から供給される電流で決まる。
【０２１２】
一方、スイッチ３１１がオンで、バイポーラトランジスタ１１４のコレクタに定電流源３１２が接続されるとする。すると、定電流源３１２が接続されることによって、バイポーラトランジスタ１１４のコレクタに、Ｉｂ＋Ｉｃの電流が流れる。このため、バイポーラトランジスタ１０２に供給されるバイアス電流が増大することにより、最終的に出力端子１１２からは、高周波帯域が広くなった電圧が出力される。よって、前段アンプ回路３００ａのオープンループゲインの主である極Ｐ１の位置が、高周波側（極Ｐ１ｂ）にシフトする。
【０２１３】
すなわち、このときのオープンループゲインは、図９にて太線の点線で示したグラフＤで示される。よって、スイッチ３１１がオンの場合、スイッチ３１１がオフの場合よりも、高い周波数でゲインが減少し始める。それゆえ、前段アンプ回路３００ａのオープンループゲインが、高周波側にシフトする前のグラフＡの極Ｐ１の位置以降から上がっていることがわかる。
【０２１４】
これにより、スイッチ１１１をオフに切り替えて、高いゲインに設定する場合、スイッチ３１１をオンに切り替えて、グラフＤのオープンループゲインを基準に帰還回路のゲインを設定することによって、高いゲインでも周波数の低下を抑制することが可能となる。すなわち、高いゲイン設定時の周波数ｆｘＨを、極Ｐ２の地点間際まで設定することが可能となる。それゆえ、発振の防止を図りながら応答速度を向上し、応答速度を最大限まで速くすることが可能となる。
【０２１５】
また、スイッチ１１１をオンに切り替えて、低いゲインに設定する場合、スイッチ３１１をオフに切り替えて、グラフＤのオープンループゲインではなく、グラフＡのオープンループゲインを基準に帰還回路のゲインを設定することによって、低いゲイン時の周波数ｆｘＬを、高くせずに低い周波数で得ることが可能となる。
【０２１６】
以上により、本実施の形態の前段アンプ回路３００ａは、高いゲインを設定するときに、スイッチ３１１のオン／オフの切り替えにより、オープンループゲインを上げることを目的とした回路構成を有している。つまりは、本実施の形態の前段アンプ回路３００ａでは、高いゲインを設定するときに、オープンループゲインを、ＧＢ積が増加する方向に上がるように調整している。
【０２１７】
上記の構成によれば、スイッチ３１１をオンに切り替えることにより、バイポーラトランジスタ１１４のコレクタに定電流源３１２が接続されるので、バイポーラトランジスタ１０２へのバイアス電流が増大する。このため、最終的に、出力端子１１２からは、高周波帯域が広くなった電圧が出力される。
【０２１８】
よって、バイポーラトランジスタ１１４のコレクタに定電流源３１２が接続されていない場合のオープンループゲインよりも、オープンループゲインの主である極Ｐ１の位置が、高周波側にシフトする。それゆえ、前段アンプ回路３００ａのオープンループゲインが、高周波側にシフトする前のグラフＡの極Ｐ１の位置以降において上がる。
【０２１９】
したがって、高いゲイン設定時にスイッチ１１１がオフされるとき、スイッチ３１１をオンに切り替えることにより、オープンループゲインを高いゲイン設定時のみ上げることが可能となる。
【０２２０】
ここで、増幅回路の周波数特性では、高ゲイン状態になるにつれて、応答周波数が低下することにより、応答速度が悪くなる。しかし、本実施の形態の前段アンプ回路３００ａでは、オープンループゲインが上がっているので、高ゲイン状態時であっても、応答周波数の低下を抑制することが可能となる。これにより、応答速度を向上することが可能となる。
【０２２１】
また、低いゲイン設定時にスイッチ１１１がオンされる場合は、スイッチ３１１をオフに切り替えることにより、オープンループゲインを上げない。これにより、低ゲイン状態時であっても、応答周波数の増大させずに、回路の安定化を保つことが可能となる。
【０２２２】
したがって、本実施の形態の前段アンプ回路３００ａは、入力レベルに応じて、スイッチ１１１およびスイッチ３１１のオン／オフをそれぞれ切り替えながらゲインを切り替えることによって、高いゲインでの高速応答と低いゲインでの回路安定化との両立を実現することが可能となる。
【０２２３】
また、本実施の形態の前段アンプ回路３００ａにおいても、スイッチ１１１およびスイッチ３１１には、ＭＯＳトランジスタまたはバイポーラトランジスタによって構成された電気的スイッチ回路を用いることが好ましい。これにより、前段アンプ回路３００ａを半導体集積回路として使用することが可能となる。
【０２２４】
次いで、図１０を参照しながら、ＭＯＳトランジスタによって構成された電気的スイッチ回路を用いる前段アンプ回路３００ｂの構成について説明する。その次に、図１１を参照しながら、バイポーラトランジスタによって構成された電気的スイッチ回路を用いる前段アンプ回路３００ｃの構成について説明する。
【０２２５】
図１０は、前段アンプ回路３００ｂの一構成例を示す回路図である。
【０２２６】
前段アンプ回路３００ｂは、スイッチ１１１、およびバイアス電流切替回路３１０を除いた前段アンプ回路３００ａの構成に加えて、図１０に示すように、ＭＯＳトランジスタ３２１、ＭＯＳトランジスタ３２２、定電流源３２３、およびスイッチ端子３２４を備えている。
【０２２７】
また、ＭＯＳトランジスタ３２２および定電流源３２３は、バイアス電流切替回路３２０を構成している。バイアス電流切替回路３２０は、図８に示したバイアス電流切替回路３１０に対応する部分である。
【０２２８】
ＭＯＳトランジスタ３２１は、Ｎチャネル型のＭＯＳトランジスタであり、帰還容量１０９と帰還抵抗１１０とが並列接続された回路の一方の端子とバイポーラトランジスタ１０２のベースとの間に直列接続されるように、ドレインが帰還容量１０９と帰還抵抗１１０とが並列接続された回路の一方の端子に接続され、ソースがバイポーラトランジスタ１０２のベースに接続されている。また、ゲートがスイッチ端子３２４に接続されている。なお、ＭＯＳトランジスタ３２１は、スイッチ１１１に対応する部分である。
【０２２９】
ＭＯＳトランジスタ３２２は、Ｐチャネル型のＭＯＳトランジスタであり、ゲートがスイッチ端子３２４に接続され、ドレインがバイポーラトランジスタ１１４のコレクタに接続され、ソースが定電流源３２３を介して接地されている。なお、ＭＯＳトランジスタ３２２はスイッチ３１１に対応する部分であり、定電流源３２３は定電流源３１２に対応する部分である。
【０２３０】
上記の構成において、スイッチ端子３２４にスイッチ制御信号として、Ｌｏｗの信号（ＧＮＤ電圧）が入力された場合、ＭＯＳトランジスタ３２１のゲートおよびＭＯＳトランジスタ３２２のゲートには、Ｌｏｗの信号が入力される。それゆえ、ＭＯＳトランジスタ３２１はオフになり、ＭＯＳトランジスタ３２２はオンになる。
【０２３１】
これにより、帰還回路では高ゲイン設定状態となり、バイポーラトランジスタ１１４のコレクタに定電流源３２３が接続されることになる。よって、高いゲインを設定する場合には、Ｌｏｗレベルのスイッチ制御信号を出力することによって、基準よりも上がったオープンループゲインを得ることが可能となる。
【０２３２】
逆に、スイッチ端子３２４にスイッチ制御信号として、Ｈｉの信号（ＶＣＣ電圧）が入力された場合、ＭＯＳトランジスタ３２１のゲートおよびＭＯＳトランジスタ３２２のゲートには、Ｈｉの信号が入力される。それゆえ、ＭＯＳトランジスタ３２１はオンになり、ＭＯＳトランジスタ３２２はオフになる。
【０２３３】
これにより、帰還回路では低ゲイン設定状態となり、バイポーラトランジスタ１１４のコレクタには定電流源３２３が接続されない。よって、低いゲインを設定する場合には、Ｈｉレベルのスイッチ制御信号を出力することによって、オープンループゲインを上げずに、基準となるオープンループゲインを得ることが可能となる。
【０２３４】
また、スイッチ端子３２４にＬｏｗの信号を入力することにより、前段アンプ回路３００ｂは、スイッチ１１１をオフ、かつ、スイッチ３１１をオンに切り替えた状態の前段アンプ回路３００ａと同等の状態になる。
【０２３５】
逆に、スイッチ端子３２４にＨｉの信号を入力することにより、前段アンプ回路３００ｂは、スイッチ１１１をオン、かつ、スイッチ２１２をオフに切り替えた状態の前段アンプ回路３００ａと同等の状態になる。
【０２３６】
それゆえ、前段アンプ回路３００ｂは、ゲイン切り替えと同調してオープンループゲインを調整することが可能となり、入力信号を低減することが可能となる。
【０２３７】
図１１は、前段アンプ回路３００ｃの一構成例を示す回路図である。
【０２３８】
前段アンプ回路３００ｃは、スイッチ１１１、およびバイアス電流切替回路３１０を除いた前段アンプ回路３００ａの構成に加えて、図１１に示すように、バイポーラトランジスタ３３１、バイポーラトランジスタ３３２、抵抗３３３、スイッチ端子３３４、バイポーラトランジスタ３３５、抵抗３３６、およびスイッチ端子３３７を備えている。
【０２３９】
また、バイポーラトランジスタ３３５および抵抗３３６は、バイアス電流切替回路３３０を構成している。バイアス電流切替回路３３０は、図８に示したバイアス電流切替回路３１０に対応する部分である。
【０２４０】
バイポーラトランジスタ３３１は、ｐｎｐ型のバイポーラトランジスタであり、帰還容量１０９と帰還抵抗１１０とが並列接続された回路の一方の端子と出力端子１１２との間に直列接続されるように、コレクタが帰還容量１０９と帰還抵抗１１０とが並列接続された回路の一方の端子に接続され、エミッタが出力端子１１２に接続されている。また、ベースがバイポーラトランジスタ３３２のコレクタに接続されている。なお、バイポーラトランジスタ３３１は、スイッチ１１１に対応する部分である。
【０２４１】
バイポーラトランジスタ３３２は、ｎｐｎ型のバイポーラトランジスタであり、エミッタが抵抗３３３を介して接地され、ベースがスイッチ端子３３４に接続されている。また、バイポーラトランジスタ３３２および抵抗３３３は、バイポーラトランジスタ３３１の電流源を構成している。
【０２４２】
バイポーラトランジスタ３３５は、ｎｐｎ型のバイポーラトランジスタであり、ベースがスイッチ端子３３７に接続され、コレクタがバイポーラトランジスタ１１４のコレクタに接続され、エミッタが抵抗３３６を介して接地されている。なお、バイポーラトランジスタ３３５は、スイッチ３１１に対応する部分である。
【０２４３】
上記の構成において、スイッチ端子３３４にスイッチ制御信号として、所望の電圧（各バイポーラトランジスタをオンさせる設計値）が入力されることにより、バイポーラトランジスタ３３２はオンになり、一定の電流を流すようになる。これにより、バイポーラトランジスタ３３１のベース電流が抽出されるので、バイポーラトランジスタ３３１はオンになる。
【０２４４】
また、スイッチ端子３３７にスイッチ制御信号として、所望の電圧が入力されることにより、バイポーラトランジスタ３３５はオンになり、一定の電流を流すようになる。すなわち、バイポーラトランジスタ１１４に一定の電流を供給することになる。
【０２４５】
よって、スイッチ端子３３４に所望の電圧を印加したときに、バイポーラトランジスタ３３１がオンし、帰還回路では低ゲイン設定状態となるため、このときのスイッチ端子３３７には、バイアスしない（ハイインピーダンス状態とする）。これにより、バイポーラトランジスタ１０２へは、定電流源１１５の電流Ｉｂのバイアス電流が供給される。
【０２４６】
それゆえ、低いゲインを設定する場合には、スイッチ端子３３４に所望の電圧のスイッチ制御信号を出力し、かつ、スイッチ端子３３７にはバイアスしないことによって、オープンループゲインを上げずに、基準となるオープンループゲインを得ることが可能となる。
【０２４７】
逆に、スイッチ端子３３４にはバイアスしない（ハイインピーダンス状態とする）場合には、スイッチ端子３３７に所望の電圧を印加してバイアスすることにより、バイポーラトランジスタ３３５がオンになる。
【０２４８】
これにより、バイポーラトランジスタ１０２のバイアス電流源は、バイポーラトランジスタ３３５を流れる電流も含まれる。それゆえ、バイポーラトランジスタ１０２へは、定電流源１１５の電流Ｉｂ＋αのバイアス電流が供給される。
【０２４９】
よって、高いゲインを設定する場合には、スイッチ端子３３４にはバイアスせず、かつ、スイッチ端子３３７に所望の電圧のスイッチ制御信号を出力することによって、基準よりも上がったオープンループゲインを得ることが可能となる。
【０２５０】
また、スイッチ端子３３４に所望の電圧を入力し、スイッチ端子３３７をハイインピーダンス状態とすることにより、前段アンプ回路３００ｃは、スイッチ１１１をオン、かつ、スイッチ３１１をオフに切り替えた状態の前段アンプ回路３００ａと同等の状態になる。
【０２５１】
逆に、スイッチ端子３３７に所望の電圧を入力し、スイッチ端子３３４をハイインピーダンス状態とすることにより、前段アンプ回路３００ｃは、スイッチ１１１をオフ、かつ、スイッチ３１１をオンに切り替えた状態の前段アンプ回路３００ａと同等の状態になる。
【０２５２】
それゆえ、前段アンプ回路３００ｃは、ゲイン切り替えと同調してオープンループゲインを調整することが可能となり、入力信号を低減することが可能となる。
【０２５３】
なお、上記前段アンプ回路３００ａ〜３００ｃにおいて、帰還回路は２段接続となっているが、これに限らず、帰還回路の数とスイッチの数を増やすことにより、さらに多段階のゲイン切替機能を有することが可能となる。
【０２５４】
また、本実施の形態の前段アンプ回路３００ａのバイアス電流切替回路３１０は、前記実施の形態１の前段アンプ回路１００ａのエミッタ抵抗切替回路１２０や、前記実施の形態２の前段アンプ回路２００ａの位相補償容量切替回路２１０と、それぞれ組み合わせることが可能である。
【０２５５】
図１２は、位相補償容量切替回路２１０とバイアス電流切替回路３１０とを備えた前段アンプ回路４００の一構成例を示す回路図である。
【０２５６】
前段アンプ回路４００は、図１２に示すように、前記実施の形態２の前段アンプ回路２００ａの構成に加えて、バイアス電流切替回路３１０を備えている。
【０２５７】
上記の構成において、スイッチ１１１をオフに切り替えて、高いゲインに設定する場合、スイッチ３１１をオン、かつ、スイッチ２１２をオフに切り替えて、図９に示したグラフＤのオープンループゲインを基準に帰還回路のゲインを設定することによって、高いゲインでも周波数の低下を抑制することが可能となる。すなわち、高いゲイン設定時の周波数ｆｘＨを、極Ｐ２の地点間際まで設定することが可能となる。それゆえ、発振の防止を図りながら、応答速度を向上することが可能となる。
【０２５８】
逆に、スイッチ１１１をオンに切り替えて、低いゲインに設定する場合、スイッチ３１１をオフ、かつ、スイッチ２１２をオンに切り替えて、図５に示したグラフＣのオープンループゲインを基準に帰還回路のゲインを設定することによって、低いゲインでも周波数の増大を抑制することが可能となる。すなわち、低いゲイン設定時の周波数ｆｘＬを、極Ｐ２の地点以前になるように設定することが可能となる。それゆえ、発振の防止すなわち回路の安定性を向上することが可能となる。
【０２５９】
したがって、前段アンプ回路４００は、入力レベルに応じて、スイッチ１１１、スイッチ２１２、およびスイッチ３１１のオン／オフをそれぞれ切り替えながらゲインを切り替えることによって、低いゲインでの回路安定化と高いゲインでの応答高速化との両立を実現することが可能となる。
【産業上の利用可能性】
【０２６０】
本発明は、例えば、ＣＤ，ＤＶＤ，ＢＤなどの様々な種類の光ディスクからの光信号を読み取る光ピックアップ装置において、当該光ピックアップ装置に設けられる受光アンプＩＣに適用できるが、これに限らず、その他の分野にも適用することができる。例えば、微弱電流を直接入力して増幅する増幅回路などに適用することができる。
【図面の簡単な説明】
【０２６１】
【図１】本発明における前段アンプ回路の実施の一形態を示す回路図である。
【図２】上記前段アンプ回路の周波数特性を示すグラフである。
【図３】上記前段アンプ回路の他の構成の一例を示す回路図である。
【図４】本発明における前段アンプ回路の他の実施の形態を示す回路図である。
【図５】上記前段アンプ回路の周波数特性を示すグラフである。
【図６】上記前段アンプ回路の他の構成の一例を示す回路図である。
【図７】上記前段アンプ回路のさらに他の構成の一例を示す回路図である。
【図８】本発明における前段アンプ回路のさらに他の実施の形態を示す回路図である。
【図９】上記前段アンプ回路の周波数特性を示すグラフである。
【図１０】上記前段アンプ回路の他の構成の一例を示す回路図である。
【図１１】上記前段アンプ回路のさらに他の構成の一例を示す回路図である。
【図１２】本発明における前段アンプ回路のさらに他の実施の形態を示す回路図である。
【図１３】従来の光ピックアップ装置の光学系の構成を示す簡略模式図である。
【図１４】従来の受光ＩＣの構成を示す回路図である。
【図１５】上記受光ＩＣに構成される、前段アンプ回路の構成を示す回路図である。
【図１６】上記前段アンプ回路の周波数特性を示すグラフである。
【符号の説明】
【０２６２】
１００ａ，１００ｂ  前段アンプ回路（受光増幅回路）
１０１  フォトダイオード（受光素子）
１０２  バイポーラトランジスタ（増幅用トランジスタ）
１０３  バイポーラトランジスタ
１０４  抵抗
１０５  バイポーラトランジスタ
１０６  定電流源
１０７  帰還容量（第１容量素子）
１０８  帰還抵抗（第１抵抗）
１０９  帰還容量（第２容量素子）
１１０  帰還抵抗（第２抵抗）
１１１  スイッチ（第５スイッチ）
１１２  出力端子
１１３  抵抗
１１４  バイポーラトランジスタ
１１５  定電流源（第１電流源）
１２０，１３０  エミッタ抵抗切替回路
１２１  スイッチ（第１スイッチ）
１２２  スイッチ（第２スイッチ）
１２３，１３４  抵抗（第１抵抗）
１３１〜１３３，１３５，１３６  ＭＯＳトランジスタ
２００ａ〜２００ｃ  前段アンプ回路（受光増幅回路）
２１０，２２０，２３０  位相補償容量切替回路
２１１，２２２，２３４  位相補償容量
２１２  スイッチ（第３スイッチ）
２２１，２２３  ＭＯＳトランジスタ
２３１，２３２，２３５〜２３７，２４０  バイポーラトランジスタ
２３３，２３８，２３９，２４１  抵抗
３００ａ〜３００ｃ  前段アンプ回路（受光増幅回路）
３１０，３２０，３３０  バイアス電流切替回路
３１１  スイッチ（第４スイッチ）
３１２，３２３  定電流源（第２電流源）
３２１，３２２  ＭＯＳトランジスタ
３３１，３３２，３３５  バイポーラトランジスタ
３３３，３３６  抵抗
４００  前段アンプ回路（受光増幅回路）
【図１】
2008167364.tif 000003
【図２】
2008167364.tif 000004
【図３】
2008167364.tif 000005
【図４】
2008167364.tif 000006
【図５】
2008167364.tif 000007
【図６】
2008167364.tif 000008
【図７】
2008167364.tif 000009
【図８】
2008167364.tif 000010
【図９】
2008167364.tif 000011
【図１０】
2008167364.tif 000012
【図１１】
2008167364.tif 000013
【図１２】
2008167364.tif 000014
【図１３】
2008167364.tif 000015
【図１４】
2008167364.tif 000016
【図１５】
2008167364.tif 000017
【図１６】
2008167364.tif 000018