(57)【要約】【課題】本発明は、ソース／ドレイン電極の形成に影響されることなくゲート絶縁膜と薄膜半導体層との界面を良好な状態に維持することが可能で、これにより微細でありながらも特性の良好なボトムゲート・ボトムコンタクト型の薄膜トランジスタ構成の薄膜半導体装置の製造方法を提供する。【解決手段】基板３上に形成したゲート電極５を覆う状態で第１ゲート絶縁膜７-1を成膜し、第１ゲート絶縁膜７-1上に一対のソース／ドレイン電極９を形成する。その後、ソース／ドレイン電極９から露出する第１ゲート絶縁膜７-2上のみに第２ゲート絶縁膜７-2を選択成膜する。次に、ソース／ドレイン電極９に接する状態で、ソース／ドレイン電極９上から第２ゲート絶縁膜７-2を介して第１ゲート絶縁膜７-1上に掛けてを連続的に覆う薄膜半導体層１１を形成することを特徴とする薄膜半導体装置１の製造方法。【選択図】図１
2008186885.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成したゲート電極を覆う状態で第１ゲート絶縁膜を成膜し、当該第１ゲート絶縁膜上に一対のソース／ドレイン電極を形成した後、
前記ソース／ドレイン電極から露出する前記第１ゲート絶縁膜上のみに第２ゲート絶縁膜を選択成膜し、
前記ソース／ドレイン電極に接する状態で当該ソース／ドレイン電極上から前記第２ゲート絶縁膜を介して前記第１ゲート絶縁膜上に掛けてを連続的に覆う薄膜半導体層を形成する
ことを特徴とする薄膜半導体装置の製造方法。
【請求項２】
請求項１記載の薄膜半導体装置の製造方法において、
前記第２ゲート絶縁膜の形成を気相成長によって行い、
前記ソース／ドレイン電極上における前記第２ゲート絶縁膜の気相成長のインキュベーション時間の間に、前記第１ゲート絶縁膜上のみに当該第２ゲート絶縁膜を気相成長させる
ことを特徴とする薄膜半導体装置の製造方法。
【請求項３】
請求項２記載の薄膜半導体装置の製造方法において、
有機材料を用いて構成された前記第１ゲート絶縁膜と金属材料を用いて構成された前記ソース／ドレイン電極との露出面に対して、ポリパラキシリレン誘導体からなる前記第２ゲート絶縁膜の気相成長を行う
ことを特徴とする薄膜半導体装置の製造方法。
【請求項４】
請求項１記載の薄膜半導体装置の製造方法において、
前記第２ゲート絶縁膜の形成を塗布成膜によって行い、
前記ソース／ドレイン電極表面で塗布液を撥液させた状態で、前記第１ゲート絶縁膜表面のみに当該塗布液を吸着させる
ことを特徴とする薄膜半導体装置の製造方法。
【請求項５】
請求項４記載の薄膜半導体装置の製造方法において、
有機材料を用いて構成された前記第１ゲート絶縁膜とシランカップリング剤を含有する前記ソース／ドレイン電極との露出面に対して、前記塗布液として有機絶縁膜溶媒を塗布して前記第２ゲート絶縁膜の塗布成膜を行う
ことを特徴とする薄膜半導体装置の製造方法。
【請求項６】
基板上のゲート電極を覆うゲート絶縁膜と、当該ゲート絶縁膜上に設けられた一対のソース／ドレイン電極と、当該ソース／ドレイン電極上から前記ゲート絶縁膜上に掛けてを連続的に覆う薄膜半導体層とを備えた薄膜半導体装置において、
前記ゲート絶縁膜は、
前記ゲート電極上を覆うと共に上部に前記ソース／ドレイン電極が設けられる第１ゲート絶縁膜と、
少なくとも前記ソース／ドレイン電極間において当該ソース／ドレイン電極から露出する前記第１ゲート絶縁膜上のみに選択成膜された第２ゲート絶縁膜とで構成されている
ことを特徴とする薄膜半導体装置。
【請求項７】
請求項６記載の薄膜半導体装置において、
前記第２ゲート絶縁膜の誘電率が第１ゲート絶縁膜の誘電率よりも小さい
ことを特徴とする薄膜半導体装置。
【請求項８】
請求項６記載の薄膜半導体装置において、
前記第１ゲート絶縁膜が無機材料からなり、前記第２ゲート絶縁膜が有機材料からなる
ことを特徴とする薄膜半導体装置。
【請求項９】
請求項６記載の薄膜半導体装置において、
前記薄膜半導体層は有機材料からなる
ことを特徴とする薄膜半導体装置。
【請求項１０】
請求項６記載の薄膜半導体装置において、
前記第１ゲート絶縁膜および前記第２ゲート絶縁膜が有機材料からなる
ことを特徴とする薄膜半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜半導体装置の製造方法および薄膜半導体装置に関し、特には有機半導体層を用いたボトムゲート型の作製に好適な薄膜半導体装置の製造方法およびこれによって得られる薄膜半導体装置に関する。
【背景技術】
【０００２】
薄膜トランジスタ（thin film transistor）は、薄型の電子基板、特にはアクティブマトリックス型の薄型表示装置における駆動素子として広く用いられている。近年、活性層として有機半導体を利用した半導体装置が注目されている。有機半導体を用いた半導体装置は、有機半導体からなる活性層を低温で塗布成膜することが可能であるため、低コスト化に有利であると共に、プラスチック等の耐熱性のないフレキシブルな基板上への形成も可能である。また、活性層だけではなく、ゲート絶縁膜、ソース／ドレイン電極、さらにはゲート電極も、塗布系材料を用いることにより、印刷法によるパターン形成が可能となるため、さらなる低コスト化が図られる。
【０００３】
ところで、有機半導体を用いてより微細な薄膜トランジスタを形成する場合には、ボトムゲート・ボトムコンタクト型とすることが有利である。図４に示すように、ボトムゲート・ボトムコンタクト型の薄膜トランジスタ１０１は、基板１０３上にゲート電極１０５、ゲート絶縁膜１０７、ソース／ドレイン電極１０９、さらには薄膜半導体層１１１がこの順に積層された構成である。このため、微細パターンの形成が可能なフォトリソグラフィー法を適用してレジストパターンを形成し、これをマスクにしたパターンエッチングによってゲート電極１０５やソース／ドレイン電極１０９を形成した場合であっても、その後のレジストパターンの除去のための有機溶剤に有機半導体からなる薄膜半導体層１１１が晒されることはない。したがって、活性層となる薄膜半導体層１１１の膜質を良好に維持できるのである（以上、下記非特許文献１参照）。
【０００４】
【非特許文献１】K. Nomoto et. al.、「IEEE Transactions on Electron Devices」、（２００５）、ｖｏｌ.５２、ｐ.１５１９−ｐ．１５２６
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、図４に示したように、ボトムゲート・ボトムコンタクト型の薄膜トランジスタは、ゲート絶縁膜１０７上にソース／ドレイン電極１０９が設けられる構成であるため、ソース／ドレイン電極１０９の形成工程の影響がゲート絶縁膜１０７の表面におよぼされる。このため、例えばゲート絶縁膜１０７が有機材料で構成されている場合には、ソース／ドレイン電極１０９のパターン形成に用いたレジストパターン除去のための有機溶剤にゲート絶縁膜１０７が晒され、薄膜半導体層１１１との界面となる表面層の膜質を維持することが困難になる。そしてこのようなゲート絶縁膜１０７−薄膜半導体層１１１間の界面の劣化は、閾値シフトや移動度低下等の問題を引き起こす要因になる。
【０００６】
そこで本発明は、ソース／ドレイン電極の形成に影響されることなくゲート絶縁膜と薄膜半導体層との界面を良好な状態に維持することが可能で、これにより微細でありながらも特性の良好なボトムゲート・ボトムコンタクト型の薄膜トランジスタ構成の薄膜半導体装置の製造方法、および製造方法によって得られる薄膜半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
以上のような目的を達成するための本発明の薄膜半導体装置の製造方法は、基板上に形成したゲート電極を覆う状態で第１ゲート絶縁膜を成膜し、当該第１ゲート絶縁膜上に一対のソース／ドレイン電極を形成した後に、ソース／ドレイン電極から露出する第１ゲート絶縁膜上のみに第２ゲート絶縁膜を形成する。次いで、ソース／ドレイン電極に接する状態で、当該ソース／ドレイン電極上から第２ゲート絶縁膜を介して第１ゲート絶縁膜上に掛けてを連続的に覆う薄膜半導体層を形成する。
【０００８】
このような製造方法では、ソース／ドレイン電極の後に形成される第２ゲート絶縁膜に対しては、ソース／ドレイン電極形成の影響が及ぶことはなく、第２ゲート絶縁膜の膜質が維持される。そして、これらのソース／ドレイン電極および第２ゲート絶縁膜上に薄膜半導体層が形成されるため、膜質が維持された第２ゲート絶縁膜と薄膜半導体層との界面がチャネル部界面となる。また、薄膜半導体層に対しても、ソース／ドレイン電極形成の影響が及ぶこともない。したがって、ゲート電極を覆うゲート絶縁膜上に、ソース／ドレイン電極の形成に影響されずに良好な状態に保たれたチャネル部界面、および薄膜半導体層を得ることができる。
【０００９】
また本発明は上述した方法によって得られる薄膜半導体装置でもあり次のような構成となる。すなわち薄膜半導体装置は、基板上のゲート電極を覆うゲート絶縁膜と、当該ゲート絶縁膜上に設けられたソース／ドレイン電極と、当該ソース／ドレイン電極上からゲート絶縁膜上に掛けてを連続的に覆う薄膜半導体層とを備えている。このうち、ゲート絶縁膜は、第１ゲート絶縁膜と、この上部の第２ゲート絶縁膜との積層構造からなる。そして、第１ゲート絶縁膜は、ゲート電極上を覆うと共に上部にソース／ドレイン電極が設けられる。これに対して、第２ゲート絶縁膜は、少なくともソース／ドレイン電極間において、当該ソース／ドレイン電極から露出する第１ゲート絶縁膜上のみに選択成膜された膜となる。
【発明の効果】
【００１０】
以上説明したように本発明によれば、ゲート電極を覆うゲート絶縁膜上に、ソース／ドレイン電極の形成に影響されずに良好な状態に保たれたチャネル部界面、および薄膜半導体層を得ることができる。したがって、有機材料を用いてゲート絶縁膜および薄膜半導体層に有機材料を用いた場合であっても、例えばリソグラフィー技術を適用して微細なソース／ドレイン電極を形成した後のレジストパターンの除去に影響されることなく、チャネル部界面および薄膜半導体層の状態を良好に維持でき、より微細でありながらも特性の良好なボトムゲート・ボトムコンタクト型の薄膜トランジスタ構成の薄膜半導体装置を得ることが可能になる。
【発明を実施するための最良の形態】
【００１１】
次に本発明の実施の形態を図面に基づいて詳細に説明する。ここでは、先ず図１を用いて本発明を適用した薄膜半導体装置の製造方法を説明し、次にこの製造方法によって得られる薄膜半導体装置の構成を説明する。
【００１２】
＜第１実施形態＞
先ず、図１（１）に示すように、基板３を用意する。ここでは、ポリエチレンテレフタレート（ＰＥＴ）、ポリエーテルスルフォン（ＰＥＳ）、さらにはポリエチレンナフタレート（ＰＥＮ）等のプラスチック基板、あるいはガラス基板、あるいはステンレス基板を用いる。
【００１３】
このような基板３上に、ゲート電極５を形成する。ゲート電極５の形成は、例えば金属膜の成膜と、フォトリソグラフィー技術によって形成したレジストパターンをマスクに用いた金属膜のパターンエッチングとによって行う。金属膜の成膜は、材料によって適する成膜方法を適用して行えば良い。
【００１４】
Ａｌ，Ｃｕ，Ａｕ,Ｎｉ，Ｗ，Ｍｏ等の金属膜であれば、スパッタリング成膜を適用することができる。さらにＡｕ，Ａｇ，Ｎｉ，Ｐｄ，Ｃｒ等の金属膜であれば、メッキ成膜や蒸着成膜を適用することができる。また、レジストパターンをマスクにして金属膜をパターンエッチングした後には、レジストパターンの除去を行う。以上のようなリソグラフィー技術を適用することで、より微細なゲート電極５の形成が行われる。
【００１５】
またゲート電極５の形成は、Ａｕ，Ａｇ等のナノ粒子分散液，金属錯体溶液、さらには導電性分子溶液を用いたインクジェット法，マイクロコンタクト法，スクリーン印刷法等の印刷法を適用して行っても良い。
【００１６】
次に、図１（２）に示すように、基板３上のゲート電極５を覆う状態で、第１ゲート絶縁膜７-1を成膜する。第１ゲート絶縁膜７-1の成膜は、ここでは例えば有機溶媒に有機絶縁膜材料を溶かした有機絶縁膜溶液を、スピンコート、スリットコート等の方法で塗布成膜する。例えばＮ-メチルピロリドン(ＮＭＰ)に溶かしたポリイミドや、ポリエチレングリコールメチルエーテルアクリレート(ＰＥＧＭＥＡ)に溶かしたポリビニルフェノール(ＰＶＰ)、さらにはポリ(α-メチルスチレン)などの有機絶縁膜溶液と用いることが可能である。以上により有機材料からなる第１ゲート絶縁膜７-1を成膜する。尚、以上のようにして成膜される第１ゲート絶縁膜７-1は、ソース／ドレイン電極（９）との密着性が高く表面状態の安定なポリイミド、ＰＶＰ、またはポリ(α-メチルスチレン)等の有機性材料によって構成されることが好ましい。
【００１７】
次いで、図１（３）に示すように、第１ゲート絶縁膜７-1上のゲート電極５を挟む位置に、一対のソース／ドレイン電極９を形成する。これらのソース／ドレイン電極９の形成は、ゲート電極５の形成と同様に行って良い。この場合、リソグラフィー技術を適用した方法であれば、より微細なソース／ドレイン電極の形成が行われることは、ゲート電極の形成と同様である。
【００１８】
以上の後、図１（４）に示すように、ソース／ドレイン電極９から露出する第１ゲート絶縁膜７-1上のみに、第２ゲート絶縁膜７-2を選択成膜する工程を行う。この際、気相成長により、第１ゲート絶縁膜７-1上のみに第２ゲート絶縁膜７-2を選択成膜する。
【００１９】
以上のような第２ゲート絶縁膜７-2は、第１ゲート絶縁膜７-1上における気相成長のインキュベーション時間（０も含む）に対して、ソース／ドレイン電極９上における気相成長のインキュベーション時間が充分に長くなる成膜が可能な成膜材料を用いて形成される。そして、ソース／ドレイン電極９上における第２ゲート絶縁膜７-2の気相成長のインキュベーション時間の間に、第１ゲート絶縁膜７-1上のみに第２ゲート絶縁膜７-2を気相成長させることで、第２ゲート絶縁膜７-2の選択成膜を行う。尚、インキュベーション時間とは、成膜開始から成膜膜厚が０に保たれている期間であることとする。
【００２０】
ここでは、例えばソース／ドレイン電極９が金属材料で構成され、第１ゲート絶縁膜７-1が有機材料で構成されているため、第２ゲート絶縁膜７-2としてポリパラクロロキシリレン(parylene-C)あるいはポリパラキシリレン(parylene-N)の気相成長により、上述した第１ゲート絶縁膜７-1上への第２ゲート絶縁膜７-2の選択成膜が成される。
【００２１】
上記parylene-Cやparylene-Nは、気相成長によるインキュベーション時間が無い下地上に膜厚１０ｎｍで成膜される間、Ａｕ，Ｃｕ，Ｎｉ，Ｐｔ，およびＡｇ上に成膜されることはない[文献：Kathleen M. Vaeth and Klavs F. Jensen，Chem. Mater., 12, 1305-1313（2000）参照]。したがって、Ａｕ，Ｃｕ，Ｎｉ，Ｐｔ，またはＡｇを用いたソース／ドレイン電極９を露出させた状態で、有機材料からなる第１ゲート絶縁膜７-1上への選択成膜が容易である
【００２２】
また、有機材料からなる第１ゲート絶縁膜７-1上に気相成長によって選択成膜させる第２ゲート絶縁膜７-2としては、parylene-Cやparylene-N以外にも、フッ素基やアミノ基を有するポリパラキシリレン誘導体（アルキレン-フェニレン系樹脂）を用いることもできる。
【００２３】
有機材料からなる第１ゲート絶縁膜７-1上への第２ゲート絶縁膜７-2の選択的な気相成長は、いわゆる化学的気相成長法（chemical vapor deposition：ＣＶＤ）であって良い。このような成膜は、例えば基板３を収納し０．１Ｐａ以下に減圧された反応室内に、６００℃±１５０℃で熱分解したparylene-Cあるいはparylene-Nを含む原料ガスを供給して行う。この際、必要に応じて基板の過熱・冷却を行うが、室温でも成膜は可能である。
【００２４】
尚、以上のようにして第１ゲート絶縁膜７-1上のみに選択成膜する第２ゲート絶縁膜７-2の膜厚は、ソース／ドレイン電極上に第２ゲート絶縁膜７-2の連続成長が始まる以前に第１ゲート絶縁膜7-１上に形成される膜厚である範囲で成膜することが好ましい。この膜厚は、ソース/ドレイン電極９の材料と第１ゲート絶縁膜７-1，第２ゲート絶縁膜７-2の組み合わせに依存するが、典型的には１ｎｍ以上、１００ｎｍ以下の範囲である。
【００２５】
その後、図１（５）に示すように、ソース／ドレイン電極９上および第２ゲート絶縁膜７-2上に薄膜半導体層１１を形成する。ここでは、一対のソース／ドレイン電極９上から、第２ゲート絶縁膜７-2を介して第１ゲート絶縁膜７-1上に掛けてを連続的に覆う形状の薄膜半導体層１１を形成する。この薄膜半導体層１１は、例えば有機材料を用いた有機半導体膜であることとする。
【００２６】
このような薄膜半導体層１１は、有機半導体（アセン,アセン誘導体,ポリフィリン，ポルフィリン誘導体,オリゴチオフェン，チオフェンポリマー等）材料を用い、蒸着法、またはスピンコートおよびインクジェット印刷等などの塗布法によって形成する。
【００２７】
以上によって図２に示すような、ボトムゲート・ボトムコンタクト型の薄膜トランジスタが薄膜半導体装置１として形成される。尚、図２（ａ）の平面図は、図２（ｂ）の平面図におけるＡ−Ａ’断面に相等する。
【００２８】
また以上の後には、用途に応じて層間絶縁膜は配線を形成して薄膜半導体装置の集積化および多層配線化を図り、さらに封止膜を形成する。封止膜は、例えば、ポリパラクロロキシリレン（parylene-C）などのアルキレン-フェニレン系樹脂をＣＶＤ法によって数μｍの膜厚で形成する。尚、封止膜としては、アルキレン-フェニレン系樹脂に限らず、ガラスやアクリル系あるいはエポキシ系樹脂、窒化シリコン（ＳｉＮｘ）など、封止効果があるものであれば良い。
【００２９】
このようにして得られた薄膜半導体装置１は、基板３上のゲート電極５を覆うゲート絶縁膜７と、ゲート絶縁膜７上に設けられた一対のソース／ドレイン電極９と、ソース／ドレイン電極９上からゲート絶縁膜７上に掛けてを連続的に覆う薄膜半導体層１１とを備えたボトムゲート・ボトムコンタクト型となる。また、ゲート絶縁膜７が、第１ゲート絶縁膜７-1と、第２ゲート絶縁膜７-2との積層構造になっている。第１ゲート絶縁膜７-1は、ゲート電極５上を覆うと共に、上部にソース／ドレイン電極９が設けられる。そして特に第２ゲート絶縁膜７-2は、ソース／ドレイン電極９間において、ソース／ドレイン電極９から露出する第１ゲート絶縁膜７-1上のみに選択成膜された膜となる。
【００３０】
以上説明した第１実施形態によれば、図１（４）を用いて説明したように、第１ゲート絶縁膜７-1上にソース／ドレイン９を形成した状態で、ソース／ドレイン電極９から露出する第１ゲート絶縁膜７-1上に第２ゲート絶縁膜７-2を選択成膜する構成である。このため、第２ゲート絶縁膜７-2に対しては、ソース／ドレイン電極９形成の影響が及ぶことはなく、第２ゲート絶縁膜７-2の膜質が維持される。また、次の図１（５）に示した工程において、ソース／ドレイン電極９および第２ゲート絶縁膜７-2上に薄膜半導体層１１が形成されるため、薄膜半導体層１１に対してもソース／ドレイン電極９形成の影響が及ぶこともない。このため、膜質が維持された第２ゲート絶縁膜７-2と薄膜半導体層１１との界面がチャネル部界面Ｓとなる。
【００３１】
したがって、ソース／ドレイン電極９の形成に影響されずに良好な状態に保たれたチャネル部界面Ｓ、および薄膜半導体層１１を得ることができる。特に、リソグラフィー技術を適用することによって微細なソース／ドレイン電極９の形成を行ったとしても、その後のレジストパターン除去のための有機溶剤に、有機材料からなるゲート絶縁膜７表面（つまり第２ゲート絶縁膜７-2表面）や薄膜半導体層１１が晒されることはない。これにより、より微細でありながらも特性の良好なボトムゲート・ボトムコンタクト型の薄膜トランジスタ構成の薄膜半導体装置を得ることが可能になる。
【００３２】
＜第２実施形態＞
本第２実施形態は、第１実施形態において形成した第１ゲート絶縁膜７-1を、酸化シリコン（ＳｉＯx）や窒化シリコン（ＳｉＮｘ）等の無機絶縁膜と、その上部の有機絶縁膜との積層構造に変更した例であり、他の構成は第１実施形態と同様である。
【００３３】
無機絶縁膜としては、特にゲートリークや電流ストレスに対する信頼性の高い酸化シリコン（ＳｉＯx）や窒化シリコン（ＳｉＮｘ）等が好ましく用いられる。このような無機絶縁膜は、スパッタリングやプラズマエンハンスドＣＶＤ(ＰＥＣＶＤ：chemical vapor deposition)により成膜される。また、有機絶縁膜としては、第１実施形態で説明した第１ゲート絶縁膜７-1を構成する有機材料が用いられ、特にソース／ドレイン電極９との密着性が高く表面状態の安定なポリイミド、ＰＶＰ、またはポリ(α-メチルスチレン)等が好ましく用いられることも同様である。
【００３４】
この場合であっても、第１ゲート絶縁膜７-1の形成以降の工程は、第１実施形態で説明したと同様に行って良い。
【００３５】
本第２実施形態によれば、第１実施形態で得られる効果の他に、さらに第１ゲート絶縁膜７-1として、酸化シリコン（ＳｉＯx）や窒化シリコン（ＳｉＮｘ）等のゲートリークや電流ストレスに対する信頼性の高い無機絶縁膜を用いたことにより、ゲートリークの低減や電流ストレスに対する信頼性の向上を図ることができる。
【００３６】
＜第３実施形態＞
本第３実施形態は、第１実施形態において図１（４）を用いて説明した第２ゲート絶縁膜７-2の選択成膜を、塗布成膜によって行う方法である。以下第３実施形態の製造方法を、図1を用いて説明する。
【００３７】
先ず図1（1）、図１（２）に示す工程を第１実施形態で説明したと同様に行い、基板３上にゲート電極５を形成してこれを有機材料からなる第１ゲート絶縁膜７-1で覆う。第１ゲート絶縁膜７-1を構成する有機材料として、特にソース／ドレイン電極９との密着性が高く表面状態の安定なポリイミド、ＰＶＰ、またはポリ(α-メチルスチレン)等が好ましく用いられることも同様である。
【００３８】
次に、図１（３）に示す工程において第１ゲート絶縁膜７-1上にソース／ドレイン電極９を形成する際には、次の工程で形成する第２ゲート絶縁膜（７-2）の材料溶液に対して撥液性を有する材料を用いてソース／ドレイン電極９を形成する。
【００３９】
この場合、金属ナノ粒子（例えばＡｇナノ粒子）分散液、金属錯体溶液、さらには導電性分子溶液などに、第２ゲート絶縁膜（７-2）の材料溶液であるアルキル鎖やフッ素置換アルキル鎖等を有する有機溶媒をはじく分子を混合した混合液を用いる。アルキル鎖やフッ素置換アルキル鎖等を有する有機溶媒をはじく分子としては、アルカンチオールやパーフロロ基を含むチーオル化合物（いわゆるシランカップリング剤）が用いられる。そして、このような混合液を用いたインクジェット法，マイクロコンタクト法，スクリーン印刷法等の印刷法を適用してソース／ドレイン電極９のパターン形成を行う。
【００４０】
尚、上記混合液には、さらにアルカンチオールやパーフロロ基を含むポリマー材料を混合させても良い。
【００４１】
尚、ソース／ドレイン電極９の形成は、上記混合液を第１ゲート絶縁膜７-1上に塗布成膜し、フォトリソグラフィー技術によって形成したレジストパターンをマスクに用いて塗布膜のパターンエッチングする方法であってもよい。このようなリソグラフィー技術を適用することで、より微細なソース／ドレイン電極９の形成が行われる。
【００４２】
以上の後、図１（４）に示す工程において、ソース／ドレイン電極９から露出する第１ゲート絶縁膜７-1上のみに第２ゲート絶縁膜７-2を選択成膜するに際しては、塗布液として有機絶縁膜溶媒を塗布する。これにより、ソース／ドレイン電極９の表面において有機絶縁膜溶媒をはじき、第１ゲート絶縁膜７-1のみに有機絶縁膜溶媒を吸着させ、ソース／ドレイン電極９から露出する第１ゲート絶縁膜７-1上のみに有機絶縁膜溶媒を選択的に塗布成膜し、これを第２ゲート絶縁膜７-2とする。
【００４３】
この際、有機絶縁膜溶媒としては、アルキル鎖やパーフロロ基を有する分子材料を含む溶媒を用いる。アルキル鎖やパーフロロ基は、表面エネルギーの小さい表面状態を形成するために，ソース・ドレイン電極９上では有機絶縁膜溶媒がはじかれ、有機材料からなる第1ゲート絶縁膜７-1上のみに成膜することが可能になる。これにより、例えばポリイミド、ポリビニルフェノール（ＰＶＰ）、ポリ(α-メチルスチレン)、またはペルフルオロ（４-ビニルオキシ-1-ブテン）を環化重合したフッ素樹脂等の有機絶縁膜を得る。中でも、次に形成される薄膜半導体層（１１）との密着性の良好なポリイミドやＰＶＰやポリ(α-メチルスチレン)やペルフルオロ（４-ビニルオキシ-1-ブテン）を環化重合したフッ素樹脂からなる第２ゲート絶縁膜７-2を形成することが好ましい。
【００４４】
尚、ここで形成する第２ゲート絶縁膜７-2も、第１実施形態と同様に膜厚１ｎｍ以上、１００ｎｍ以下の範囲で成膜することが好ましく、例えば５０ｎｍ以下の薄膜で形成される。有機トランジスタにおいて典型的な第１ゲート絶縁膜厚は３００−１０００ｎｍであるため、第２ゲー絶縁膜7-2が上記膜厚の範囲が上記の範囲であれば、ゲート絶縁膜の厚膜化によるゲート容量の低減が生じても、第２ゲート絶縁膜7-2の形成によるゲート絶縁膜/有機半導体界面の改質による移動度の向上の効果のためにトランジスタの駆動能力に大きな影響を与えない。
【００４５】
以上の後には、図1（５）に示す工程を第１実施形態で説明したと同様に行い、一対のソース／ドレイン電極９上から第２ゲート絶縁膜７-2を介して第１ゲート絶縁膜７-1上に掛けてを連続的に覆う形状の、有機材料からなる薄膜半導体層１１を形成する。
【００４６】
以上により、第１実施形態と同様のボトムゲート・ボトムコンタクト型の薄膜半導体装置１が作製される。この薄膜半導体装置１は、ゲート電極５上を覆うと共に上部にソース／ドレイン電極９が設けられた第１ゲート絶縁膜７-1と、ソース／ドレイン電極９間においてソース／ドレイン電極９から露出する第１ゲート絶縁膜７-1上のみに選択成膜された第２ゲート膜７-2とからなるゲート絶縁膜７を備えたものとなる。
【００４７】
以上説明した第３実施形態では、図１（４）を用いて説明したように、第１ゲート絶縁膜７-1上にソース／ドレイン９を形成した状態で、ソース／ドレイン９から露出する第１ゲート絶縁膜７-1上に第２ゲート絶縁膜７-2を選択成膜する構成である。このため、第１実施形態と同様の効果が得られ、より微細でありながらも特性の良好なボトムゲート・ボトムコンタクト型の薄膜トランジスタ構成の薄膜半導体装置を得ることが可能になる。
【００４８】
また以上の効果の他にも、有機材料かなる薄膜半導体層１１との密着性の良好なポリイミドやＰＶＰやpoly(α-メチルスチレン)やペルフルオロ（４-ビニルオキシ-1-ブテン）を環化重合したフッ素樹脂を用いて、ゲート絶縁膜７の表面を構成する第２ゲート絶縁膜７-1を形成することが可能であるため、これによる素子特性の向上も期待できる。
【００４９】
＜第４実施形態＞
本第４実施形態は、第３実施形態において形成した第１ゲート絶縁膜７-1を、無機絶縁膜に変更した例であり、他の構成は第２実施形態と同様である。無機絶縁膜としては、特にゲートリークや電流ストレスに対する信頼性の高い酸化シリコン（ＳｉＯx）や窒化シリコン（ＳｉＮｘ）等が好ましく用いられる。このような無機絶縁膜は、スパッタリングやプラズマエンハンスドＣＶＤ(ＰＥＣＶＤ：chemical vapor deposition)により成膜される。
【００５０】
この場合であっても、第１ゲート絶縁膜７-1の形成以降の工程は、第３実施形態で説明したと同様に行って良い。
【００５１】
本第４実施形態によれば、第３実施形態で得られる効果の他に、第１ゲート絶縁膜７-1として、酸化シリコン（ＳｉＯx）や窒化シリコン（ＳｉＮｘ）等の特にゲートリークや電流ストレスに対する信頼性の高い無機絶縁膜を用いたことにより、ゲートリークの低減や電流ストレスに対する信頼性の向上を図ることができる。
【００５２】
＜第５実施形態＞
本第５実施形態は、第３実施形態において形成した第１ゲート絶縁膜７-1を、酸化シリコン（ＳｉＯx）や窒化シリコン（ＳｉＮｘ）等の無機絶縁膜と、その上部の有機絶縁膜との積層構造に変更した例であり、他の構成は第３実施形態と同様である。第１ゲート絶縁膜７-1の表面層を構成する有機絶縁膜としては、第３実施形態の第１ゲート絶縁膜７-1と同様であって良いが、特に、ソース・ドレイン電極９との密着性が高く表面状態の安定なポリイミド、ＰＶＰ、またはポリ(α-メチルスチレン)等が好ましく用いられる。尚、必要に応じて第１ゲート絶縁膜７-1の下層を構成する無機絶縁膜間に有機絶縁膜を挟んだ構成としても良い。
【００５３】
この場合であっても、第１ゲート絶縁膜７-1の形成以降の工程は、第３実施形態で説明したと同様に行って良い。
【００５４】
本第５実施形態によれば、第３実施形態の第１ゲート絶縁膜７-1として、酸化シリコン（ＳｉＯx）や窒化シリコン（ＳｉＮｘ）等の特にゲートリークや電流ストレスに対する信頼性の高い無機絶縁膜を用いたことにより、ゲートリークの低減や電流ストレスに対する信頼性の向上を図ることができる。しかも、第１ゲート絶縁膜７-1の表面層としてソース・ドレイン電極９との密着性が高く表面状態の安定なポリイミド、ＰＶＰ、またはポリ(α-メチルスチレン)等を用いることができるため、さらにソース／ドレイン電極９の剥がれを防止できる効果も得られる。
【実施例】
【００５５】
＜実施例＞
第１実施形態を適用して以下のように薄膜半導体装置を作製した（図１参照）。
【００５６】
先ず、本実施例では、第２ゲート絶縁膜形成の効果を確かめることを目的としているため、この効果に影響のないゲート電極は、高濃度で不純物をドープして低抵抗化した単結晶シリコンからなる基板３を用意し、これをゲート電極５として兼用した。
【００５７】
そして、ゲート電極を兼用する基板３上に、オクタデシルトリクロロシラン（Octadecyltrichloro-silane：ＯＴＳ）に溶解させたポリビニルフェノール（ＰＶＰ）に架橋剤としてシランカップリング剤を混合させた溶液を、スピンコートにより塗布し第1ゲート絶縁膜７-1を成膜した。
【００５８】
次に、第１ゲート絶縁膜７-1上に、リソグラフィー技術を適用して膜厚５０ｎｍのＡｕからなるソース／ドレイン電極９を形成した。
【００５９】
その後、ＣＶＤ法によって、ソース／ドレイン電極９から露出する第１ゲート絶縁膜７-1上に、parylene-Cからなる第２ゲート絶縁膜７-2を選択成膜した。
【００６０】
次いで、蒸着法によって、ペンタセン（pentacene）からなる有機の薄膜半導体層１１を、膜厚１００ｎｍで形成した。この際、チャネル幅５０ｍｍとなるように薄膜半導体層１１をパターン形成した。
【００６１】
以上のようにして実施例のボトムゲート・ボトムコンタクト型の薄膜半導体装置１を得た。
【００６２】
＜比較例１＞
比較例１として、上記実施例における第２ゲート絶縁膜７-2の形成を省略した手順で従来構成のボトムゲート・ボトムコンタクト型の薄膜半導体装置を得た。
【００６３】
＜評価結果−１＞
下記表１には、上記実施例および比較例１で作製した薄膜半導体装置１について測定した、キャリア移動度とストレス印加後の閾値シフトの変化量（−ΔVth：電圧印加直後を初期閾値とした変化量）を示す。印加したストレスは、ゲート電圧Ｖｇ＝-３０Ｖ、ドレイン電圧Ｖｄ＝-５Ｖである。
【００６４】
【表１】
2008186885.tif 000003
【００６５】
この結果から、キャリア移動度および閾値シフト共に、本発明を適用して第２ゲート絶縁膜７-2を形成した実施例において、これを形成しない従来構成の比較例１よりも素子特性が改善された効果を確認できた。
【００６６】
＜比較例２＞
比較例２として、実施例と同一のチャネル長５μｍ、チャネル幅５０ｍｍで、アモルファスシリコン（a-Si）を活性層として用いた薄膜トランジスタ（いわゆるα−ＳｉＴＦＴ）を作製した。
【００６７】
＜評価結果−２＞
図３には、上記実施例および比較例２で作製した薄膜半導体装置１について測定した、ストレス印加状態においても閾値シフトの径時変化を示した。印加したストレスは、ゲート電圧Ｖｇ＝-３０Ｖ、ドレイン電圧Ｖｄ＝-５Ｖであり、閾値シフトの変化量（−ΔVth：電圧印加直後を初期閾値とした変化量）の径時変化として示した。
【００６８】
この結果から、本発明を適用して第２ゲート絶縁膜７-2を形成した実施例の方が、同一スペックのα−ＳｉＴＦＴよりも、大幅に閾値シフトが小さく信頼性が高くなることが確認された。特に、１０００秒［ｓｅｃ］後の閾値シフトの変化量は、本実施例の薄膜トランジスタで-０．１４Ｖに対して、ａ-ＳｉＴＦＴは-１．８Ｖであった。
【図面の簡単な説明】
【００６９】
【図１】本発明の製造方法の実施形態を説明する断面工程図である。
【図２】本発明の薄膜半導体装置の実施形態の構成を示す図である。
【図３】実施例と比較例１の薄膜トランジスタにおける閾値シフトの変化量の径時変化を示すグラフである。
【図４】従来の薄膜トランジスタの構成を示す断面図である。
【符号の説明】
【００７０】
１…薄膜半導体装置（薄膜トランジスタ）、３…基板、５…ゲート電極、７-1…第１ゲート絶縁膜、７-2…第２ゲート絶縁膜、９…ソース／ドレイン電極、１１…薄膜半導体層
【図１】
2008186885.tif 000004
【図２】
2008186885.tif 000005
【図３】
2008186885.tif 000006
【図４】
2008186885.tif 000007