(57)【要約】【課題】ＥＱＲ構造を備える半導体装置の面積効率を向上させる。【解決手段】半導体基板の表面領域の外周領域にトランジスタセルを取り囲むようにリング状のｎ+拡散領域１が形成される。アルミ電極２は、ｎ+拡散領域１に接続し、トランジスタセルを取り囲むように形成される。ポリシリコン電極３は、トランジスタセルを取り囲むように、酸化膜４およびフィールド酸化膜５を介して半導体基板の表面に沿って形成される。ポリシリコン電極３は、コンタクト部３ａ、フィールド部３ｂ、プレート部３ｃから構成される。コンタクト部３ａは、フィールド部３ｂから半導体チップの端面方向に延びるように所定間隔で形成される。アルミ電極２は、コンタクト部３ａに電気的に接続される。ｎ+拡散領域１の幅は、コンタクト部３ａが形成される位置において狭くなっている。【選択図】図２
2008270440.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板に形成される半導体セルと、
前記半導体基板の表面領域の外周端部に前記半導体セルを取り囲むようにリング状に形成される第１不純物拡散領域と、
前記第１不純物拡散領域に電気的に接続し、前記半導体セルを取り囲むようにリング状に形成される第１の電極と、
フィールド部と、前記フィールド部から前記半導体セルが形成される方向に向かって延びるプレート部と、前記フィールド部から前記半導体基板の外周端方向に突出する複数のコンタクト部とから構成され、前記半導体基板の表面上に絶縁膜を介して形成される第２の電極と、
を備え、
前記フィールド部は前記半導体セルを取り囲むようにリング状に形成され、
前記複数のコンタクト部は隣り合うコンタクト部同士が接触しないように間隔をおいて設けられ、
前記第１の電極と前記第２の電極とは前記複数のコンタクト部において電気的に接続されていることを特徴とする半導体装置。
【請求項２】
前記隣り合うコンタクト部の間隔は、前記コンタクト部の横幅より大きく形成されている
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１の電極は金属で形成され、前記第２の電極はポリシリコンで形成されている
ことを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記半導体基板は、第１の導電型の第１基板と、前記第１基板上に形成される第１の導電型のエピタキシャル層とを備えており、
前記半導体セルは、前記エピタキシャル層の表面領域に形成される第２の導電型のセル拡散領域と、前記セル拡散領域の表面領域に形成される第１の導電型のソース領域と、前記セル拡散領域およびソース領域に電気的に接続するソース電極と、前記セル拡散領域の上方において、絶縁膜を介して、前記ソース領域と対向する領域から前記エピタキシャル層と対向する領域にまで延びるゲート電極と、前記半導体基板の裏面に形成されるドレイン電極とを備えており、
前記第１不純物拡散領域は、前記半導体基板の表面領域の外周端部に前記セル拡散領域およびソース領域を取り囲むようにリング状に形成される第１の導電型の不純物拡散領域であり、
前記第１電極は、前記第１不純物拡散領域に電気的に接続し、前記セル拡散領域およびソース領域を取り囲むようにリング状に形成される電極であることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記第１不純物拡散領域は、前記半導体基板の表面領域の外周端部に前記半導体セルを取り囲むようにリング状に形成された第２の導電型の第２不純物拡散領域の表面領域における外周端部に形成されている
ことを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
【請求項６】
前記ソース領域および第１不純物拡散領域は、互いに同じ深さおよび同じ不純物濃度で形成されている
ことを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、等電位リング（ＥＱＲ：Equi-potential Ring）構造を備える半導体装置に係わる。
【背景技術】
【０００２】
従来より、半導体チップに等電位リング（ＥＱＲ：Equi-potential Ring）構造を形成した半導体装置が知られている。ＥＱＲ構造は、素子部である半導体セルを取り囲むように半導体チップの外周端領域に形成される、当該半導体チップ外周端領域を一定の電位に保持するための構造である。
【０００３】
図６は、従来の半導体装置のＥＱＲ構造について説明する図である。図６（ａ）は半導体チップの表面パターンを示し、図６（ｂ）は、図６（ａ）に示すＸ−Ｘ断面を示している。ここでは、半導体装置の一例として、縦型ＭＯＳトランジスタを示す。
【０００４】
図６に示す縦型ＭＯＳトランジスタは、ｎ型半導体基板１０６上にｎ-エピタキシャル層１００が形成されており、そのｎ-エピタキシャル層１００の表面領域にｐ拡散領域１０１が形成されている。ｐ拡散領域１０１の表面領域にはｎ+ソース領域１０２が形成されている。また、ｐ拡散領域１０１の上方には、ゲート酸化膜１０３を介してポリシリコンゲート電極１０４が形成されている。ポリシリコンゲート電極１０４には、アルミゲート配線１０５が接続されている。さらに、ｎ型半導体基板１０６の裏面側には、ドレイン電極１０７が形成されている。上記構成のＭＯＳトランジスタにおいて、ポリシリコンゲート電極１０４に所定のゲート電圧を印加すると、ｐ拡散領域１０１のポリシリコンゲート電極１０４と対向する表面領域にｎチャネル層が形成され、ドレイン／ソース間で電流が流れるようになる。すなわち、ＭＯＳトランジスタがＯＮ状態に制御される。
【０００５】
ＥＱＲ構造は、ｎ+拡散領域１１１、アルミ電極１１２、ポリシリコン電極１１３を含んで構成されている。ｎ+拡散領域１１１は、ｎ-エピタキシャル層１００の表面領域における半導体チップ外周端部に形成される。ｎ+拡散領域１１１上にはアルミ電極１１２が形成されており、ｎ+拡散領域１１１とアルミ電極１１２とは電気的に接続されている。また、ポリシリコン電極１１３が、絶縁膜１１６から露出している部分においてアルミ電極１１２に接続されると共に、酸化膜１１４およびフィールド酸化膜１１５を挟んでｎ-エピタキシャル層１００の表面に沿って半導体チップの内側方向に延びるように形成されている。即ち、ＥＱＲ構造は、図６に示すように、酸化膜１１４およびフィールド酸化膜１１５を挟んでポリシリコン電極１１３が形成される第１領域Ｒ１と、アルミ電極１１２とポリシリコン電極１１３とを電気的に接続するための第２領域Ｒ２と、ｎ+拡散領域１１１が形成される第３領域Ｒ３とから構成されているのである。上記の各領域は、ＥＱＲとしての機能を達成する上で必要な幅で形成されており、したがって、ＥＱＲ構造の幅Ｗは、上記の各領域の幅の和として規定される。
【０００６】
一般的に、半導体チップの端面（切断面）は、１つのウエハから個々の半導体チップに分割する際の切断の影響により電気抵抗が小さくなる。つまり、この縦型ＭＯＳトランジスタのｎ+拡散領域１１１は、電気抵抗の小さい端面（切断面）を介してドレイン電極１０７と接続されていることになる。すなわち、ｎ+拡散領域１１１、アルミ電極１１２およびポリシリコン電極１１３の電位は、ドレイン電極１０７とほぼ同電位になる。これにより、半導体チップの表面の外周端領域が安定した等電位となり、ＥＱＲ構造の内側に形成されるトランジスタ素子の動作特性のばらつきを抑えることができる。
【０００７】
また、ＥＱＲ構造のｎ+拡散領域１１１及びポリシリコン電極１１３は、逆バイアス時にｐ拡散領域１０１の周囲のｎ-エピタキシャル層１００に形成される空乏層が半導体チップの外周端に達するのを抑え、その空乏層の端部の形状を安定化させている。
【０００８】
ＥＱＲ構造は、半導体チップの素子部（ＭＯＳトランジスタが形成される部分）を形成する工程と同時に形成される。従来のＥＱＲ構造の製造工程を次に示す。ｎ型半導体基板上に形成されたｎ-エピタキシャル層１００の上に、酸化膜１１４及びフィールド酸化膜１１５を介してポリシリコン電極１１３を形成する。次いで、そのポリシリコン電極１１３をマスクとしてｎ-エピタキシャル層１００にｎ型不純物を拡散させて、ｎ+拡散領域１１１を形成する。そして、ｎ+拡散領域１１１及びポリシリコン電極１１３上にアルミ電極１１２を形成し、それらを電気的に接続することでＥＱＲ構造が形成される。
【０００９】
特許文献１には、図６と同等のＥＱＲ構造を持った半導体装置が記載されている。
【特許文献１】特開平１０−１４４９１６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献１に記載の従来のＥＱＲ構造では、デザインルール（半導体製造技術による寸法的な制約事項）に従って各領域を形成すると、どうしてもＥＱＲ構造の幅が広くなってしまい、図６（ｃ）に示すように、必要なアクティブ領域の面積を確保するためには半導体チップのサイズを大きくしなければならないという問題があった。すなわち、従来のＥＱＲ構造を備える半導体装置においては、面積効率の点で改善の余地があったのである。なお、半導体チップの「アクティブ領域」とは、その半導体チップの主動作を提供する半導体セル（トランジスタセル等）を形成するための領域を意味する。
【００１１】
本発明の目的は、ＥＱＲ構造を備える半導体装置の面積効率を向上させることにある。
【課題を解決するための手段】
【００１２】
本発明の半導体装置は、半導体基板と、前記半導体基板に形成される半導体セルと、前記半導体基板の表面領域の外周端部に前記半導体セルを取り囲むようにリング状に形成される第１不純物拡散領域と、前記第１不純物拡散領域に電気的に接続し、前記半導体セルを取り囲むようにリング状に形成される第１の電極と、フィールド部と、前記フィールド部から前記半導体セルが形成される方向に向かって延びるプレート部と、前記フィールド部から前記半導体基板の外周端方向に突出する複数のコンタクト部とから構成され、前記半導体基板の表面上に絶縁膜を介して形成される第２の電極と、を備え、前記フィールド部は前記半導体セルを取り囲むようにリング状に形成され、前記複数のコンタクト部は隣り合うコンタクト部同士が接触しないように間隔をおいて設けられ、前記第１の電極と前記第２の電極とは前記複数のコンタクト部において電気的に接続していることを特徴とする。
【００１３】
上記の半導体装置においては、第１の電極と第２の電極とを電気的に接続させるための領域を、半導体セルを取り囲むようにリング状に形成されたフィールド部から当該半導体基板の外周端方向に突出するように形成された複数のコンタクト部としているため、第１の電極と第２の電極とが互いに連続的に接続される従来の構造に比較して、ＥＱＲ構造全体の幅を狭くすることができる。通常、ＥＱＲ構造の第１不純物拡散領域は、第２の電極をマスクとして半導体基板上に不純物を拡散することで形成されるのであるが、本発明では第１不純物拡散領域を形成する際のマスクとなる第２の電極をフィールド部とプレート部と当該フィールド部から突出する複数のコンタクト部とから形成しているので、コンタクト部が設けられていない部分については第１不純物拡散領域を半導体セルが形成される方向に近づけることができる。そして、間隔をおいて設けられた複数のコンタクト部においてのみ、第１電極と第２電極とが電気的に接触するような構成としている。即ち、本発明では、ＥＱＲ構造を構成する上で必要な、第１の電極と第２の電極とを電気的に接続するための第２領域Ｒ２と、第１不純物拡散領域が形成される第３領域Ｒ３とを重複させることでＥＱＲ構造の幅を狭くしているのである。よって、半導体装置全体に占めるＥＱＲ構造の面積の割合が小さくなり、半導体装置の面積効率を向上させることができる。
【００１４】
また、本発明の半導体装置は、前記隣り合うコンタクト部の間隔は、前記コンタクト部の横幅より大きく形成されているとしてもよい。ここで、「コンタクト部の横幅」とは、フィールド部から突出するように設けられたコンタクト部の、当該突出方向と垂直な方向における長さをいう。
【００１５】
前記第１の電極が金属で形成され、前記第２の電極がポリシリコンで形成されるようにしてもよい。この場合、半導体セルを形成する工程内でＥＱＲ構造を形成することができる。
【００１６】
前記半導体基板は、第１の導電型の第１基板と、前記第１基板上に形成される第１の導電型のエピタキシャル層とを備えており、前記半導体セルは、前記エピタキシャル層の表面領域に形成される第２の導電型のセル拡散領域と、前記セル拡散領域の表面領域に形成される第１の導電型のソース領域と、前記セル拡散領域およびソース領域に電気的に接続するソース電極と、前記セル拡散領域の上方において、絶縁膜を介して、前記ソース領域と対向する領域から前記エピタキシャル層と対向する領域にまで延びるゲート電極と、前記半導体基板の裏面に形成されるドレイン電極とを備えており、前記第１不純物拡散領域は、前記半導体基板の表面領域の外周端部に前記セル拡散領域およびソース領域を取り囲むようにリング状に形成される第１の導電型の不純物拡散領域であり、前記第１電極は、前記第１不純物拡散領域に電気的に接続し、前記セル拡散領域およびソース領域を取り囲むようにリング状に形成される電極であるとしてもよい。
【００１７】
なお、前記第１不純物拡散領域は、前記半導体基板の表面領域の外周端部に前記半導体セルを取り囲むようにリング状に形成された第２の導電型の第２不純物拡散領域の表面領域における外周端部に形成されているとしてもよい。また、前記ソース領域および第１不純物拡散領域は、互いに同じ深さおよび同じ不純物濃度で形成されるようにしてもよい。この場合、ソース領域および第１不純物拡散領域を同一の工程で形成することができる。
【発明の効果】
【００１８】
本発明によれば、ＥＱＲ構造を備える半導体装置の面積効率が向上する。
【発明を実施するための最良の形態】
【００１９】
図１は、本発明の実施形態を示す半導体装置の断面図である。ここでは、半導体装置の一実施形態として、縦型ＭＯＳトランジスタを取り上げて説明する。
半導体基板１０９は、ｎ型半導体基板（第１基板）１０６と、ｎ型半導体基板１０６上に形成されるｎ-エピタキシャル層１００とから構成されている。このｎ-エピタキシャル層１００は、低い濃度でｎ型の不純物を含有している。そして、半導体基板１０９におけるｎ-エピタキシャル層１００の表面領域には、選択的にｐ拡散領域（セル拡散領域）１０１が形成されている。ｐ拡散領域１０１は、ｐ型の不純物を含有している領域である。ｐ拡散領域１０１の表面領域には、それぞれｎ+ソース領域１０２が選択的に形成されている。ｎ+ソース領域１０２は、高い濃度でｎ型の不純物を含有している。また、ｐ拡散領域１０１の上方には、ゲート酸化膜１０３を介して、ｎ+ソース領域１０２と対向する領域からｎ-エピタキシャル層１００と対向する領域まで延びるポリシリコンゲート電極１０４が形成されている。なお、ポリシリコンゲート電極１０４には、不図示のアルミゲート配線が接続されている。また、ｎ+ソース領域１０２（及び、ｐ拡散領域１０１）に接続してソース電極１１１が接続されている。ソース電極１１１は、この実施例では、アルミニウムで形成されている。さらに、半導体基板１０９の裏面側には、ドレイン電極１０７が形成されている。
【００２０】
本実施形態の縦型ＭＯＳトランジスタは、上記構成のトランジスタセル（半導体セル）を多数含んで構成される。そして、ポリシリコンゲート電極１０４に閾値を越えるゲート電圧を印加すると、ｐ拡散領域１０１の表面領域にｎチャネル層が形成され、ドレイン／ソース間に電流が流れる。すなわち、各トランジスタセルがＯＮ状態となり、ＭＯＳトランジスタ全体がＯＮ状態に制御される。反対に、ゲート電圧を閾値以下に下げると、上述のｎチャネル層が消滅し、ＭＯＳトランジスタはＯＦＦ状態に戻る。
【００２１】
ＥＱＲ構造は、ｎ+拡散領域（第１不純物拡散領域）１、アルミ電極（第１の電極）２、ポリシリコン電極（第２の電極）３を含んで構成されている。ｎ+拡散領域１は、ｎ型不純物を高濃度で含有し、半導体基板１０９の表面領域の外周端部に、半導体セルを取り囲むようにリング状に形成される。アルミ電極２は、ｎ+拡散領域１に電気的に接続し、半導体セルを取り囲むようにリング状に形成される。ポリシリコン電極３は、アルミ電極２に電気的に接続し、半導体セルを取り囲むように、酸化膜（絶縁膜）４およびフィールド酸化膜（絶縁膜）５を介して半導体基板１０９の表面に沿って半導体基板１０９の内側方向に延びるように形成される。なお、ポリシリコン電極３は、電極として作用する程度の抵抗値となるように不純物を高濃度で含有している。
【００２２】
上記構成のＭＯＳトランジスタの製造方法の一例を以下に示す。
まず、ｎ型半導体基板１０６上に気相成長法等によりｎ-エピタキシャル層１００を形成する。そして、そのｎ-エピタキシャル層１００の表面を酸化してフィールド酸化膜を形成する。フィールド酸化膜を選択的にエッチングして、ｐ拡散領域１０１を形成するためのマスクを作製する。フィールド酸化膜をマスクとしてｎ-エピタキシャル層１００の表面に対して不純物拡散を行い、ｐ拡散領域１０１を形成する。その後、フィールド酸化膜は除去され、緻密なゲート酸化膜１０３および酸化膜４が同一の工程で形成される。このゲート酸化膜１０３上にポリシリコン電極１０４が形成され、素子の形状に合わせてパターニングされる。また、上記のポリシリコン電極１０４を形成する工程と同時に、酸化膜４上にポリシリコン電極３が形成される。続いて、ポリシリコン電極１０４をマスクとして不純物を拡散させることで、ｐ拡散領域１０１表面の所定の領域にｎ+ソース領域１０２を形成し、ポリシリコン電極３をマスクとして不純物を拡散させることで、半導体基板１０９の表面にｎ+拡散領域１を形成する。従って、ｎ+ソース領域１０２およびｎ+拡散領域１は、互いにほぼ同じ深さおよび不純物濃度で形成されることになる。その後、ポリシリコン電極１０４、３を覆う絶縁膜を形成する。さらに、ｎ+ソース領域１０２およびｐ拡散領域１０１に電気的に接続するソース電極１１１を形成し、ｎ+拡散領域１に電気的に接続するアルミ電極２を形成する。
【００２３】
以下、図２〜図４を参照しながら、本実施形態におけるＥＱＲ構造について詳しく説明する。
図２（ａ）は、ＥＱＲ構造を構成するポリシリコン電極３を上方から見た模式図である。また、図２（ｂ）および図２（ｃ）は、それぞれ、図２（ａ）のＡ−Ａ断面およびＢ−Ｂ断面におけるＥＱＲ構造の断面図である。
【００２４】
ポリシリコン電極３は、図２（ａ）〜図２（ｃ）に示すように、櫛型状にパターニングされており、コンタクト部３ａ、フィールド部３ｂ、プレート部３ｃから構成される。ポリシリコン電極３を櫛型状に形成するためには、例えば、マスクパターンを対応する形状に設計する。コンタクト部３ａおよびフィールド部３ｂは、酸化膜４を介して半導体基板１０９の表面に沿って形成されている。コンタクト部３ａは、フィールド部３ｂから半導体チップの外周端に向かう方向に延びるように突出して形成される。また、コンタクト部３ａは、この実施例では、等間隔で設けられる。コンタクト部３ａの横幅Ｗ１とコンタクト部３ａを設ける間隔Ｗ２との比率は任意に調整可能であるが、本実施形態では、例えば、Ｗ１：Ｗ２＝１：１０程度としている。
【００２５】
プレート部３ｃは、フィールド酸化膜５を介して半導体基板１０９の表面に平行な状態で、トランジスタセル（半導体セル）が形成される方向に向かって（すなわち、アクティブ領域に向かって）延びるように形成される。
【００２６】
アルミ電極２は、ｎ+拡散領域１に電気的に接続すると共に、ポリシリコン電極３のコンタクト部３ａと電気的に接続している。したがって、アルミ電極２およびポリシリコン電極３は、半導体チップの外周端において断続的に接続することになる。即ち、図２（ｂ）に示すＡ−Ａ断面では、アルミ電極２はポリシリコン電極３に接続している。これに対して図２（ｃ）に示すＢ−Ｂ断面では、コンタクト部３ａが形成されていないので、アルミ電極２はポリシリコン電極３に接続していない。
【００２７】
図３は、ｎ+拡散領域１のパターンを示す図である。ここでは、半導体チップの端部領域を上方から見た状態を模式的に示しており、ポリシリコン電極３、アルミ電極２、絶縁膜等を省略している。また、図４は、本発明の実施形態および従来技術のＥＱＲ構造について比較する図である。図４（ａ）は本実施形態のコンタクト部３ａが形成されている部分におけるＥＱＲ構造の断面図（図２（ｂ）のＡ−Ａ断面に対応。）であり、図４（ｂ）は本実施形態のコンタクト部３ａが形成されていない部分におけるＥＱＲ構造の断面図（図２（ｃ）のＢ−Ｂ断面に対応。）であり、図４（ｃ）は従来技術のＥＱＲ構造の断面図（図６（ｂ）に対応。）である。ここでは、実施形態および従来技術において、ポリシリコン電極の形状以外は同じデザインルールに従ってＥＱＲ構造が形成されるものとする。
【００２８】
図３に示すように、ｎ+拡散領域１は、半導体基板１０９の表面領域の端部に沿って形成されている。ポリシリコン電極３をマスクとしてｎ+拡散領域１を形成する場合、ｎ+拡散領域１は櫛型状のポリシリコン電極３の形状に従って凹部１ａを有するように形成される。すなわち、本実施形態では、図４に示すように、ポリシリコン電極３のコンタクト部３ａが形成されている部分、つまり凹部１ａにおけるｎ+拡散領域１の幅Ｗ３は、コンタクト部３ａが形成されていない部分１ｂにおけるｎ+拡散領域１の幅Ｗ４よりも狭くなっているのである。ただし、凹部１ａの割合は、半導体基板１０９に形成されるｎ+拡散領域１全体に対してわずかであるため、ｎ+拡散領域１は広い幅Ｗ４を有する部分１ｂで支配される電位分布に従うことになり、チップ外周部の電位が安定して確保される。
【００２９】
図４（ａ）に示す本実施形態のＥＱＲ構造のＡ−Ａ断面と、図４（ｃ）に示す従来技術のＥＱＲ構造の断面とを比較すると、ポリシリコン電極３、１１３は互いに同じ形状であるが、上記のように本実施形態のｎ+拡散領域１の幅Ｗ３は従来技術のｎ+拡散領域１１１の幅Ｗ４よりも狭くなっていることがわかる。また、図４（ｂ）に示す本実施形態のＥＱＲ構造のＢ−Ｂ断面と、図４（ｃ）に示す従来技術のＥＱＲ構造の断面とを比較すると、ｎ+拡散領域１、１１１は互いに同じ幅Ｗ４を有しているが、本実施形態のポリシリコン電極３はＢ−Ｂ断面においてコンタクト部３ａを備えていないため、従来技術のＥＱＲ構造に比較して、ｎ+拡散領域１がポリシリコン電極３のフィールド部３ｂ側に近づいて形成されていることがわかる。
【００３０】
ＥＱＲ構造を構成するうえで必要な領域として、半導体基板上に酸化膜（絶縁膜）を挟んでポリシリコン電極（第２の電極）が形成される第１領域Ｒ１と、アルミ電極（第１の電極）とポリシリコン電極（第２の電極）とを電気的に接続するための第２領域Ｒ２と、ｎ+拡散領域（第１不純物拡散領域）が形成される第３領域Ｒ３と、が挙げられる。通常、ＥＱＲ構造のｎ+拡散領域は、ポリシリコン電極をマスクとして半導体基板上にｎ型の不純物を拡散することで形成されるのであるが、本実施形態ではｎ+拡散領域１を形成する際のマスクとなるポリシリコン電極３を、フィールド部３ｂとプレート部３ｃと当該フィールド部３ｂから突出する複数のコンタクト部３ａとからなる櫛型状のポリシリコン電極３としているので、コンタクト部３ａが設けられていない部分については、ｎ+拡散領域１が半導体セルの形成される方向に近づいて形成されることになる。即ち、ポリシリコン電極３を櫛型状にパターニングしてコンタクト部３ａを設ける部分と設けない部分とを作成することで、半導体装置の外周方向に第２領域Ｒ２（コンタクト部３ａに対応。）と第３領域Ｒ３（幅Ｗ４を有するｎ+拡散領域１に対応。）を分散配置した新規なＥＱＲ構造を形成したのである。本実施形態において、図４（ａ）で示される部分は、第１領域Ｒ１と第２領域Ｒ２を有する部分であり、図４（ｂ）で示される部分は、第１領域Ｒ１と第３領域Ｒ３を有する部分である。つまり、本実施形態のＥＱＲ構造では、第２領域Ｒ２と第３領域Ｒ３とを半導体装置の外周方向に重複させることによって、その幅を狭くしているのである。なお、フィールド部３ｂ及びプレート部３ｃは、従来技術のＥＱＲ構造と同じである。
【００３１】
これに対して従来技術は、ＥＱＲ構造のすべての部分において、第１領域Ｒ１と第２領域Ｒ２と第３領域Ｒ３とが形成されているので、ＥＱＲ構造の幅はそれら各領域の幅の合計になっているのである。
【００３２】
このように、本実施形態の半導体装置では、従来技術と比較してＥＱＲ構造の幅が狭くなる。したがって、本実施形態のＥＱＲ構造を導入すれば、同じ大きさの半導体チップであれば、従来の構造に比較して、その半導体チップ全体に対するアクティブ領域が占める面積の割合を大きくすることができる。換言すれば、必要なアクティブ領域の面積を確保しながら、半導体チップのサイズを小さくできる。すなわち、本実施形態のＥＱＲ構造を備える半導体装置は、従来技術と比較して、面積効率が向上する。
【００３３】
また、本実施形態のＥＱＲ構造を製造する工程は、基本的に、図６に示す従来の構造の場合と同じである。実施形態および従来技術の製造方法の差異は、櫛型状のポリシリコン電極３を形成するためのフォトマスクパターンが異なることのみである。したがって、本実施形態のＥＱＲ構造を製造するに当たって、従来技術と比べて製造工程が増えることはない。
【００３４】
なお、本発明の半導体装置のＥＱＲ構造は、図１〜図３に示す構造に限定されるものではなく、例えば、図５に示すように、ｎ拡散領域１がｐ拡散領域１１の表面領域に形成されるようにしてもよい。この場合、ｐ拡散領域１１は、トランジスタセルのｐ拡散領域１０１と同じ工程で形成される。
【００３５】
また、上述の実施形態では、縦型のＭＯＳトランジスタを取り上げて説明したが、本発明は横型のトランジスタにも適用可能である。さらに、上述の実施形態では、ＭＯＳトランジスタを取り上げて説明したが、本発明はＩＧＢＴ等の他の半導体素子にも適用可能である。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施形態の半導体装置の断面図である。
【図２】（ａ）は、ＥＱＲを構成するポリシリコン電極の模式図、（ｂ）及び（ｃ）は、ＥＱＲの断面図である。
【図３】ＥＱＲを構成するｎ拡散領域のパターンを示す図である。
【図４】（ａ）はコンタクト部が形成されている部分における実施形態のＥＱＲ構造の断面図、（ｂ）はコンタクト部が形成されていない部分における実施形態のＥＱＲ構造の断面図、（ｃ）は従来技術のＥＱＲ構造の断面図である。
【図５】本発明のＥＱＲの変形例を示す図である。
【図６】（ａ）は半導体チップの表面パターンを示す図、（ｂ）は従来のＥＱＲ構造を示す図、（ｃ）は従来技術の課題を説明する図である。
【符号の説明】
【００３７】
１      ｎ+拡散領域
２      アルミ電極
３      ポリシリコン電極
３ａ    コンタクト部
３ｂ    フィールド部
３ｃ    プレート部
４      酸化膜
５      フィールド酸化膜
１１    ｐ拡散領域
１００  ｎ-エピタキシャル層
１０１  ｐ拡散領域
１０２  ｎ+ソース領域
１０６  ｎ型半導体基板
１０９  半導体基板
【図１】
2008270440.tif 000003
【図２】
2008270440.tif 000004
【図３】
2008270440.tif 000005
【図４】
2008270440.tif 000006
【図５】
2008270440.tif 000007
【図６】
2008270440.tif 000008