(57)【要約】【課題】  立ち上げ時や運用時の故障部位の置き換え処理におけるセルボードとサービス装置のオーバヘッドがない動的置き換えシステム、動的置き換え方法およびプログラムを提供する。【解決手段】  少なくとも一つのプロセッサとメモリが搭載された現用セルボード１００と、少なくとも一つのプロセッサとメモリが搭載された予備用セルボード２００と、現用セルボード１００から予備用セルボード２００へ割り込みを転送する手段と、前期割り込みを転送されたことを契機として予備用セルボード２００を新たな現用セルボードとする手段を有する。【選択図】      図１
2008033598.tif 000002
【特許請求の範囲】
【請求項１】
一以上の現用セルボードと、一以上の予備用セルボードと、前記現用セルボードから前記予備用セルボードへ割り込みを転送する手段と、前期割り込みを転送されたことを契機として前記予備用セルボードを新たな現用セルボードとする手段を有することを特徴とする動的置き換えシステム。
【請求項２】
少なくとも一つのプロセッサとメモリが搭載された一以上の現用セルボードと、少なくとも一つのプロセッサとメモリが搭載された一以上の予備用セルボードと、ＯＳへのプロセッサ組み込み要求割り込みを前記現用セルボードに搭載された前記プロセッサから前記予備用セルボードに搭載された前記プロセッサへ転送する手段と、前期ＯＳへの前記プロセッサ組み込み要求割り込みを転送された前記予備用セルボードの前記プロセッサを前記ＯＳに組み込む手段と、メモリの切り替え要求割り込みを前記現用セルボードに搭載された前記プロセッサから前記予備用セルボードに搭載された前記プロセッサへ転送する手段と、前期メモリの切り替え要求割り込みを転送された前記予備用セルボードの前記プロセッサを前記ＯＳに組み込む手段とを有することを特徴とする動的置き換えシステム。
【請求項３】
少なくとも一つのプロセッサとメモリが搭載された一以上の現用セルボードと、少なくとも一つのプロセッサとメモリが搭載された一以上の予備用セルボードと、回復可能な障害の発生通知割り込みを前記現用セルボードに搭載された前記プロセッサから前記予備用セルボードに搭載された前記プロセッサへ転送する手段と、前期回復可能な障害の発生通知割り込みを転送された前記予備用セルボードの前記プロセッサをＯＳに組み込む手段とを有することを特徴とする動的置き換えシステム。
【請求項４】
一以上の現用セルボードと、一以上の予備用セルボードで構成された情報処理装置における動的置き換え方法であって、前記現用セルボードから前記予備セルボードへ割り込みを転送するステップと、前期割り込みを転送されたことを契機として前記予備用セルボードを新たな現用セルボードとするステップを有することを特徴とする動的置き換え方法。
【請求項５】
少なくとも一つのプロセッサとメモリが搭載された一以上の現用セルボードと、少なくとも一つのプロセッサとメモリが搭載された一以上の予備用セルボードで構成された情報処理装置における動的置き換え方法であって、ＯＳへのプロセッサ組み込み要求割り込みを前記現用セルボードに搭載された前記プロセッサから前記予備用セルボードに搭載された前記プロセッサへ転送するステップと、前期ＯＳへの前記プロセッサ組み込み要求割り込みを転送された前記予備用セルボードの前記プロセッサを前記ＯＳに組み込むステップと、メモリの切り替え要求割り込みを前記現用セルボードの前記プロセッサから前記予備用セルボードの前記プロセッサへ転送するステップと、前期メモリの切り替え要求割り込みを転送された前記予備用セルボードの前記プロセッサを前記ＯＳに組み込むステップとを有することを特徴とする動的置き換え方法。
【請求項６】
少なくとも一つのプロセッサとメモリが搭載された一以上の現用セルボードと、少なくとも一つのプロセッサとメモリが搭載された一以上の予備用セルボードで構成された情報処理装置における動的置き換え方法であって、回復可能な障害の発生通知割り込みを前記現用セルボードに搭載された前記プロセッサから前記予備用セルボードに搭載された前記プロセッサへ転送するステップと、前期回復可能な障害の発生通知割り込みを転送された前記予備用セルボードの前記プロセッサをＯＳに組み込むステップとを有することを特徴とする動的置き換え方法。
【請求項７】
現用セルボードと予備用セルボードをもつ情報処理装置に、前記現用セルボードから前記予備セルボードへ割り込みを転送し、前期割り込みを転送されたことを契機として前記予備用セルボードを新たな現用セルボードとする処理を行わせることを特徴とするプログラム。
【請求項８】
少なくとも一つのプロセッサとメモリが搭載された一以上の現用セルボードと、少なくとも一つのプロセッサとメモリが搭載された一以上の予備用セルボード情報処理装置に、ＯＳへのプロセッサ組み込み要求割り込みを前記現用セルボードに搭載された前記プロセッサから前記予備用セルボードに搭載された前記プロセッサへ転送し、前期ＯＳへの前記プロセッサ組み込み要求割り込みを転送された前記予備用セルボードの前記プロセッサを前記ＯＳに組み込み、メモリの切り替え要求割り込みを前記現用セルボードに搭載された前記プロセッサから前記予備用セルボードに搭載された前記プロセッサへ転送し、前期メモリの切り替え要求割り込みを転送された前記予備用セルボードの前記プロセッサを前記ＯＳに組み込む処理を行わせることを特徴とするプログラム。
【請求項９】
少なくとも一つのプロセッサとメモリが搭載された一以上の現用セルボードと、少なくとも一つのプロセッサとメモリが搭載された一以上の予備用セルボード情報処理装置に、回復可能な障害の発生通知割り込みを前記現用セルボードに搭載された前記プロセッサから前記予備用セルボードに搭載された前記プロセッサへ転送し、前期回復可能な障害の発生通知割り込みを転送された前記予備用セルボードの前記プロセッサをＯＳに組み込む処理を行わせることを特徴とするプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はプロセッサとメモリを搭載した複数のボードを有する情報処理装置及びその制御方法に関し、特に、プロセッサとメモリを搭載したボードの動的予防交換を行う障害処理方式に関する。
【背景技術】
【０００２】
従来技術として、特許文献１の情報処理システムがある。図１０は、従来の情報処理システムにおける構成例を示すブロック図である。
【０００３】
本従来の情報処理システムは、次のように動作する。まず、サービス装置Ｂは、切り離し対象セルであるセルボード１ａを含むパーティションＡ１内のセルボード１ａ、１ｂ、および組み込み対象となる交換用セルボード１ａ’内の各ＭＭＣ１５ａ、１５ｂ、１５ａ’に対して、セルボード１ａ内のメモリ１３ａのデータを交換用セルボード１ａ’内のメモリ１３ａ’にコピーする動作を指示する。ＭＭＣ１５ａはコピー中の書き込み要求に対しては、セルボード１ａのメモリ１３ａと交換用セルボード１ａ’のメモリ１３ａ’の両方に書き込む。コピーが完了すると、パーティションＡ１内のＣＰＵの動作を強制的に中断させ、ＢＩＯＳに対してセルボード１ａ内のＣＰＵ１１ａ、１２ａの内部情報を交換用セルボード１ａ’内のＣＰＵ１１ａ’、１２ａ’にコピーする処理を指令する。コピーが完了すると、サービス装置Ｂは、セルボード１ａと交換用セルボード１ａ’との論理ＩＤなどのＯＳの制御に関わるＣＰＵ外部の情報をスワップし、ＯＳから交換用セルボード１ａ’がセルボード１ａに見えるようにする。
【０００４】
本情報処理システムでは、メモリ切り替え、プロセッサ切り替え、ＯＳによる処理の再開の各手順の一つ一つについて、サービス装置とセルボードとがインタフェースを取りつつ処理を行い、最終的にセルボードの切り替えを可能としている。
【０００５】
【特許文献１】特開２００３−２５６３９６
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述した従来の情報処理システムにおける故障部位の置き換えには、セルボードとサービス装置の複雑な連携を必要とし、双方に切り替え処理のオーバヘッドが生じていた。
【０００７】
本発明の目的は、立ち上げ時や運用時の故障部位の置き換え処理におけるセルボードとサービス装置のオーバヘッドがない動的置き換えシステム、動的置き換え方法およびプログラムを提供することにある。
【課題を解決するための手段】
【０００８】
本発明の第１の動的置き換えシステムは、一以上の現用セルボードと、一以上の予備用セルボードと、前記現用セルボードから前記予備用セルボードへ割り込みを転送する手段と、前期割り込みを転送されたことを契機として前記予備用セルボードを新たな現用セルボードとする手段を有することを特徴とする。
【０００９】
本発明の第２の動的置き換えシステムは、少なくとも一つのプロセッサとメモリが搭載された一以上の現用セルボードと、少なくとも一つのプロセッサとメモリが搭載された一以上の予備用セルボードと、ＯＳへのプロセッサ組み込み要求割り込みを前記現用セルボードに搭載された前記プロセッサから前記予備用セルボードに搭載された前記プロセッサへ転送する手段と、前期ＯＳへの前記プロセッサ組み込み要求割り込みを転送された前記予備用セルボードの前記プロセッサを前記ＯＳに組み込む手段と、メモリの切り替え要求割り込みを前記現用セルボードに搭載された前記プロセッサから前記予備用セルボードに搭載された前記プロセッサへ転送する手段と、前期メモリの切り替え要求割り込みを転送された前記予備用セルボードの前記プロセッサを前記ＯＳに組み込む手段とを有することを特徴とする。
【００１０】
本発明の第３の動的置き換えシステムは、少なくとも一つのプロセッサとメモリが搭載された一以上の現用セルボードと、少なくとも一つのプロセッサとメモリが搭載された一以上の予備用セルボードと、回復可能な障害の発生通知割り込みを前記現用セルボードに搭載された前記プロセッサから前記予備用セルボードに搭載された前記プロセッサへ転送する手段と、前期回復可能な障害の発生通知割り込みを転送された前記予備用セルボードの前記プロセッサをＯＳに組み込む手段とを有することを特徴とする。
【００１１】
本発明の第１の動的置き換え方法は、一以上の現用セルボードと、一以上の予備用セルボードで構成された情報処理装置における動的置き換え方法であって、前記現用セルボードから前記予備セルボードへ割り込みを転送するステップと、前期割り込みを転送されたことを契機として前記予備用セルボードを新たな現用セルボードとするステップを有することを特徴とする。
【００１２】
本発明の第２の動的置き換え方法は、少なくとも一つのプロセッサとメモリが搭載された一以上の現用セルボードと、少なくとも一つのプロセッサとメモリが搭載された一以上の予備用セルボードで構成された情報処理装置における動的置き換え方法であって、ＯＳへのプロセッサ組み込み要求割り込みを前記現用セルボードに搭載された前記プロセッサから前記予備用セルボードに搭載された前記プロセッサへ転送するステップと、前期ＯＳへの前記プロセッサ組み込み要求割り込みを転送された前記予備用セルボードの前記プロセッサを前記ＯＳに組み込むステップと、メモリの切り替え要求割り込みを前記現用セルボードの前記プロセッサから前記予備用セルボードの前記プロセッサへ転送するステップと、前期メモリの切り替え要求割り込みを転送された前記予備用セルボードの前記プロセッサを前記ＯＳに組み込むステップとを有することを特徴とする。
【００１３】
本発明の第３の動的置き換え方法は、少なくとも一つのプロセッサとメモリが搭載された一以上の現用セルボードと、少なくとも一つのプロセッサとメモリが搭載された一以上の予備用セルボードで構成された情報処理装置における動的置き換え方法であって、回復可能な障害の発生通知割り込みを前記現用セルボードに搭載された前記プロセッサから前記予備用セルボードに搭載された前記プロセッサへ転送するステップと、前期回復可能な障害の発生通知割り込みを転送された前記予備用セルボードの前記プロセッサをＯＳに組み込むステップとを有することを特徴とする。
【００１４】
本発明の第１のプログラムは、現用セルボードと予備用セルボードをもつ情報処理装置に、前記現用セルボードから前記予備セルボードへ割り込みを転送し、前期割り込みを転送されたことを契機として前記予備用セルボードを新たな現用セルボードとする処理を行わせることを特徴とする。
【００１５】
本発明の第２のプログラムは、少なくとも一つのプロセッサとメモリが搭載された一以上の現用セルボードと、少なくとも一つのプロセッサとメモリが搭載された一以上の予備用セルボード情報処理装置に、ＯＳへのプロセッサ組み込み要求割り込みを前記現用セルボードに搭載された前記プロセッサから前記予備用セルボードに搭載された前記プロセッサへ転送し、前期ＯＳへの前記プロセッサ組み込み要求割り込みを転送された前記予備用セルボードの前記プロセッサを前記ＯＳに組み込み、メモリの切り替え要求割り込みを前記現用セルボードに搭載された前記プロセッサから前記予備用セルボードに搭載された前記プロセッサへ転送し、前期メモリの切り替え要求割り込みを転送された前記予備用セルボードの前記プロセッサを前記ＯＳに組み込む処理を行わせることを特徴とする。
【００１６】
本発明の第３のプログラムは、少なくとも一つのプロセッサとメモリが搭載された一以上の現用セルボードと、少なくとも一つのプロセッサとメモリが搭載された一以上の予備用セルボード情報処理装置に、回復可能な障害の発生通知割り込みを前記現用セルボードに搭載された前記プロセッサから前記予備用セルボードに搭載された前記プロセッサへ転送し、前期回復可能な障害の発生通知割り込みを転送された前記予備用セルボードの前記プロセッサをＯＳに組み込む処理を行わせることを特徴とする。
【発明の効果】
【００１７】
本発明によれば、故障部位の置き換え処理におけるセルボードとサービス装置との複雑な連携を不要とし、オーバヘッドをなくすことが可能となる。その理由は、現用セルボードへの割り込みを予備用セルボードへ転送し、割り込みを転送された予備用セルボードのプロセッサをＯＳへ組み込み、予備用セルボードのメモリを使用するように切り換えることを可能としたためである。
【発明を実施するための最良の形態】
【００１８】
次に、本発明について図面を参照して詳細に説明する。
【００１９】
図１を参照すると、本発明の第１の実施の形態の情報処理装置は、現用セルボード１００と、予備用セルボード２００と、内部バス２４０と、外部バス２５０とから構成される。
【００２０】
現用セルボード１００は、ＣＰＵＡ１１１、ＣＰＵＢ１１２、ＣＰＵＭ１１８、ＣＰＵＮ１１９等の複数のプロセッサと、メモリ１２０と、切り替えスイッチ１３０とから構成される。
【００２１】
予備用セルボード２００は、ＣＰＵＡ２１１、ＣＰＵＢ２１２、ＣＰＵＭ２１８、ＣＰＵＮ２１９等の複数のプロセッサと、メモリ２２０と、切り替えスイッチ２３０とから構成される。
【００２２】
切り替えスイッチ１３０および切り替えスイッチ２３０は、図示しない外部からのメモリアクセスにおいて、現用セルボード１００のメモリ１２０と予備用セルボード２００のメモリ２２０とを排他的に使用可能とするためのものである。すなわち、一方がアクセス可能に設定されている場合は、他方がアクセス不可に設定される。
【００２３】
内部バス２４０は、現用セルボード１００と予備用セルボード２００のインタフェースを実現する。
【００２４】
外部バス２５０は、現用セルボード１００および予備用セルボード２００と図示しない外部の入出力制御部等とのインタフェースを実現する。
【００２５】
各ＣＰＵは、メモリ１２０、メモリ２２０に格納されたＢＩＯＳ（Ｂａｓｉｃ  Ｉｎｐｕｔ  Ｏｕｔｐｕｔ  Ｓｙｓｔｅｍ）あるいはＯＳ（Ｏｐｅｒａｔｉｎｇ  Ｓｙｓｔｅｍ）によって動作する。
【００２６】
図２は、本発明の第１の実施の形態の機能ブロック図である。
【００２７】
初期ＯＳ立ち上げ手段３０１は、ＢＩＯＳの機能の１つとして実現され、ＣＰＵＡ１１１にて動作する。初期ＯＳ立ち上げ手段３０１は、自身が動作しているＣＰＵＡ１１１にＣＰＵ内部情報の初期値を設定し、ＯＳに制御を渡す。なお、ＣＰＵ内部情報とは各ＣＰＵＡ１１１〜ＣＰＵＮ１１９、ＣＰＵＡ２１１〜ＣＰＵＮ２１９内のレジスタ等のデータである。
【００２８】
Ｐ割り込み受付手段３０２は、ＢＩＯＳの機能の１つとして実現され、ＣＰＵＢ１１２〜ＣＰＵＮ１１９およびＣＰＵＢ２１２〜ＣＰＵＮ２１９にて動作する。Ｐ割り込みとは、ＣＰＵＡ１１１で動作しているＯＳから発行され、ＣＰＵＢ１１２〜ＣＰＵＮ１１９をＯＳに組み込むことを要求する割り込みである。Ｐ割り込みは、ＣＰＵＡ１１１から出力され、内部バス２４０を介してＣＰＵＢ１１２〜ＣＰＵＮ１１９に入力される。Ｐ割り込み受付手段３０２は、Ｐ割り込みを受け付け、立ち上げ障害検出状況記憶手段３１４の内容を読み出し現用セルボード１００のいずれかのＣＰＵＡ１１１〜ＣＰＵＮ１１９、メモリ１２０において継続可能な軽度の故障が検出されている状態か否かを確認する。そして、Ｐ割り込み受付手段３０２は、前記故障が検出されていなければＰ割り込みＯＳ遷移手段３０４に制御を渡し、前記故障が検出されていればＰ割り込み転送手段３０５に制御を渡す。
【００２９】
立ち上げ障害検出状況記憶手段３１４は、図示しない立ち上げ時の試験手段によって、いずれかのＣＰＵＡ１１１〜ＣＰＵＮ１１９、メモリ１２０において継続可能な軽度の故障が検出されている状態か否かを書き込まれ、記憶する。
【００３０】
Ｐ割り込みＯＳ遷移手段３０４は、ＢＩＯＳの機能の１つとして実現され、ＣＰＵＢ１１２〜ＣＰＵＮ１１９およびＣＰＵＢ２１２〜ＣＰＵＮ２１９にて動作する。Ｐ割り込みＯＳ遷移手段３０４は、自身が動作しているＣＰＵＢ１１２〜ＣＰＵＮ１１９およびＣＰＵＢ２１２〜ＣＰＵＮ２１９にＣＰＵ内部情報の初期値を設定し、ＯＳに制御を渡す。
【００３１】
Ｐ割り込み転送手段３０５は、ＢＩＯＳの機能の１つとして実現され、ＣＰＵＢ１１２〜ＣＰＵＮ１１９で動作する。Ｐ割り込み転送手段３０５は、自身が動作している現用セルボード１００上のＣＰＵＢ１１２〜ＣＰＵＮ１１９に対応する予備用セルボード２００上のＣＰＵＢ２１２〜ＣＰＵＮ２１９にＰ割り込みを転送する。
【００３２】
Ｑ割り込み発生手段３０６は、ＢＩＯＳの機能の１つとして実現され、ＣＰＵＮ１１９上で動作する。Ｑ割り込み発生手段３０６は、ＣＰＵＡ１１１へＱ割り込みを上げる。Ｑ割り込みは、メモリ１２０からメモリ２２０への切り替えを要求する割り込みである。Ｑ割り込みは、ＣＰＵＮ１１９から出力され、内部バス２４０を介してＣＰＵＡ１１１に入力される。
【００３３】
Ｑ割り込みＢＩＯＳ遷移手段３０７は、一般的なＣＰＵの機能の１つとして実現され、ＣＰＵＡ１１１上で動作する。Ｑ割り込みＢＩＯＳ遷移手段３０７は、Ｑ割り込みを受けた時点のＣＰＵ内部情報を、メモリ１２０に保存して、ＢＩＯＳのＲ割り込み発生手段３０８制御を渡す。
【００３４】
Ｒ割り込み発生手段３０８は、ＢＩＯＳの機能の１つとして実現され、ＣＰＵＡ１１１上で動作する。Ｒ割り込み発生手段３０８は、ＣＰＵＢ２１２〜ＣＰＵＮ２１９へＲ割り込みを上げる。Ｒ割り込みは、予備用セルボード２００上のＣＰＵＢ２１２〜ＣＰＵＮ２１９をＢＩＯＳに渡すことを要求する割り込みである。Ｒ割り込みは、ＣＰＵＡ１１１から出力され、内部バス２４０を介してＣＰＵＢ２１２〜ＣＰＵＮ２１９に入力される。
【００３５】
Ｒ割り込みＢＩＯＳ遷移手段３０９は、一般的なＣＰＵの機能の１つとして実現され、ＣＰＵＢ２１２〜ＣＰＵＮ２１９で動作する。Ｒ割り込みＢＩＯＳ遷移手段３０９は、Ｒ割り込みを受けた時点のＣＰＵ内部情報をメモリ１２０に保存して、ＢＩＯＳに制御を渡す。そしてＢＩＯＳは、待ち状態に入る。
【００３６】
メモリ切り替え手段３１０は、ＢＩＯＳの機能の１つとして実現され、ＣＰＵＡ１１１〜ＣＰＵＮ１１９で動作する。メモリ切り替え手段３１０は、メモリ１２０の内容をメモリ２２０へコピーする。そして、メモリ切り替え手段３１０は、切り替えスイッチ１３０をアクセス不可に、切り替えスイッチ２３０をアクセス可に設定して、現用セルボード１００のメモリ１２０から予備用セルボード２００のメモリ２２０へ切り替える。
【００３７】
メモリ切り替え後ＯＳ遷移手段３１１は、ＢＩＯＳの機能の１つとして実現され、ＣＰＵＢ２１２〜ＣＰＵＮ２１９で動作する。メモリ切り替え後ＯＳ遷移手段３１１は、自身が動作しているＣＰＵに、Ｒ割り込みＢＩＯＳ遷移手段３０９によって保存されたＣＰＵ内部情報を設定し、ＯＳに制御を渡す。
【００３８】
Ｑ割り込み転送手段３１２は、ＢＩＯＳの機能の１つとして実現され、ＣＰＵＡ１１１上で動作する。Ｑ割り込み転送手段３１２は、ＣＰＵＡ２１１へＱ割り込みを転送する。Ｑ割り込みの転送は、ＣＰＵＡ１１１から出力され、内部バス２４０を介してＣＰＵＡ２１１に入力される。
【００３９】
Ｑ割り込みＯＳ遷移手段３１３は、ＢＩＯＳの機能の１つとして実現され、ＣＰＵＡ２１１で動作する。Ｑ割り込みＯＳ遷移手段３１３は自身が動作しているＣＰＵに、Ｑ割り込みＢＩＯＳ遷移手段３０７によって保存されたＣＰＵ内部情報を設定し、ＯＳに制御を渡す。
【００４０】
次に図１〜図５を参照して、本発明の第１の実施の形態の動作について、具体的な実施例を示して詳細に説明する。
【００４１】
本発明の第１の実施の形態においては、図１の構成の情報処理装置の立ち上げ時に、現用セルボード１００上のいずれかのＣＰＵＡ１１１〜ＣＰＵＮ１１９またはメモリ１２０において動作継続可能な故障が発生した場合に、本情報処理装置を停止することなく、現用セルボード１００のＣＰＵＡ１１１〜ＣＰＵＮ１１９、メモリ１２０から予備用セルボード２００のＣＰＵＡ２１１〜ＣＰＵＮ２１９、メモリ２２０へと交換可能とするための具体的な実施例について詳細に説明する。
【００４２】
図３は、立ち上げ障害検出状況記憶手段３１４に記憶されている、立ち上げ障害検出状況の構造を示す図である。
【００４３】
図４は、本発明の第１の実施の形態における、フローチャートである。図５は、本発明の第１の実施の形態における、ＣＰＵＡ１１１〜ＣＰＵＮ１１９およびＣＰＵＡ２１１〜ＣＰＵＮ２１９の状態遷移図である。
【００４４】
初期状態は、現用セルボード１００のＣＰＵＡ１１１〜ＣＰＵＮ１１９上にはＢＩＯＳが、予備用セルボード２００のＣＰＵＡ２１１〜ＣＰＵＮ２１９上にはＢＩＯＳが動作している（図５のＣ５０１参照）。
【００４５】
先ず始めに、初期ＯＳ立ち上げ手段３０１は、ＣＰＵＡ１１１に初期値としてＣＰＵ内部情報（Ｙ）を設定し、ＯＳを立ち上げる（図４のステップＳ４０１、図５のＣ５０３参照）。なお、ＣＰＵ内部情報に続いて記載する「（Ｙ）」は、説明の便宜上付与した符号であり、構成や動作の違いを表すものではない。以下の「（Ｗ）」、「（Ｘ）」、「（Ｙ）」、「（Ｚ）」も同様である。
【００４６】
ＣＰＵＡ１１１で立ち上がったＯＳはＣＰＵＢ１１２〜ＣＰＵＮ１１９を組み込むためにＰ割り込みを発生する（フローチャートには図示しない）。
【００４７】
Ｐ割り込みを受けたＣＰＵＢ１１２〜ＣＰＵＮ１１９で動作しているＢＩＯＳのＰ割り込み受付手段３０２は、立ち上げ障害検出状況記憶手段３１４から図３の立ち上げ障害検出状況を読み出し、現用セルボード１００上のＣＰＵＡ１１１〜ＣＰＵＮ１１９、メモリ１２０のいずれかでの継続可能な軽度の故障の検出状態を確認し、故障無しの場合はステップＳ４０３へ進み、故障有りの場合はステップＳ４０４へ進む（図４のステップＳ４０２）。本実施例では、図３の立ち上げ障害検出状況において『ＣＰＵＢ』が『故障有り』となっているため、ステップＳ４０４へ進む。
【００４８】
ステップＳ４０３では、ＣＰＵＢ１１２〜ＣＰＵＮ１１９で動作しているＢＩＯＳのＰ割り込みＯＳ遷移手段３０４は、ＣＰＵＢ１１２〜ＣＰＵＮ１１９に初期値としてＣＰＵ内部情報（Ｙ）を設定し、ＯＳへ渡す（図４のステップＳ４０３、図５のＣ５０５参照）。そして、処理は終了する。
【００４９】
ステップ４０４では、ＣＰＵＢ１１２〜ＣＰＵＮ１１９で動作しているＢＩＯＳのＰ割り込み転送手段３０５は、それぞれＣＰＵＢ２１２〜ＣＰＵＮ２１９に対してＰ割り込みを転送する（図４のステップＳ４０４）。
【００５０】
ＣＰＵＢ２１２〜ＣＰＵＮ２１９で動作しているＢＩＯＳのＰ割り込み受付手段３０２は、Ｐ割り込みを受ける。そして、前記ＢＩＯＳのＰ割り込みＯＳ遷移手段３０４は、ＣＰＵＢ２１２〜ＣＰＵＮ２１９に初期値としてＣＰＵ内部情報（Ｙ）を設定し、ＯＳへ渡す（図４のステップＳ４０５）。こうして、Ｐ割り込みの転送により、この時点で現用のＣＰＵＢ１１２〜ＣＰＵＮ１１９が予備用のＣＰＵＢ２１２〜ＣＰＵＮ２１９へと交換される（図５のＣ５０７参照）。
【００５１】
ＣＰＵＮ１１９で動作しているＢＩＯＳのＱ割り込み発生手段３０６は、ＣＰＵＡ１１１に対してＱ割り込みを送る（図４のステップＳ４０６）。
【００５２】
ＣＰＵＡ１１１のＱ割り込みＢＩＯＳ遷移手段３０７は、Ｑ割り込みを受けると直ちに、ＣＰＵ内部情報（Ｚ）をメモリ１２０に保存し、ＢＩＯＳへ制御を渡す（図４のステップＳ４０７、図５のＣ５０９参照）。
【００５３】
ＣＰＵＡ１１１で動作しているＢＩＯＳのＲ割り込み発生手段３０８は、現用セルボード１００のメモリ１２０から予備用セルボード２００のメモリ２２０への内容のコピー中にメモリアクセスが発生しないようにするために、ＯＳへ制御が移っているＣＰＵＢ２１２〜ＣＰＵＮ２１９に対してＲ割り込みを送る（図４のステップＳ４０８）。
【００５４】
ＣＰＵＢ２１２〜ＣＰＵＮ２１９のＲ割り込みＢＩＯＳ遷移手段３０９は、Ｒ割り込みを受けると直ちに、ＣＰＵ内部情報（Ｗ）をメモリ１２０に保存し、ＢＩＯＳへ制御を渡す。そして、ＣＰＵＢ２１２〜ＣＰＵＮ２１９で動作しているＢＩＯＳはメモリ１２０，メモリ２２０へのアクセスをしないようにするために、待ち処理に入る（図４のステップＳ４０９、図５のＣ５１１参照）。
【００５５】
ＣＰＵＡ１１１で動作しているＢＩＯＳのメモリ切り替え手段３１０は、メモリ１２０の内容をメモリ２２０へコピーする。そして、前記メモリ切り替え手段３１０は、切り替えスイッチ１３０をアクセス不可に、切り替えスイッチ２３０をアクセス可に設定して、現用セルボード１００のメモリ１２０から予備用セルボード２００のメモリ２２０へ切り替える（図４のステップＳ４１０）。この時点で現用のメモリ１２０が予備用のメモリ２２０へと交換される。
【００５６】
メモリ切り替えが完了すると、待ち処理に入っていたＣＰＵＢ２１２〜ＣＰＵＮ２１９で動作しているＢＩＯＳのメモリ切り替え後ＯＳ遷移手段３１１は、ＣＰＵＢ２１２〜ＣＰＵＮ２１９にＣＰＵ内部情報（Ｗ）を設定し、ＯＳに渡す。前記ＣＰＵ内部情報（Ｗ）は、ステップＳ４０９で現用セルボード１００上のメモリ１２０に保存され、ステップＳ４１０で現用セルボード１００上のメモリ１２０から予備用セルボード２００上のメモリ２２０へコピーされたものである（図４のステップＳ４１１、図５のＣ５１３参照）。
【００５７】
次に、ＣＰＵＡ１１１で動作しているＢＩＯＳのＱ割り込み転送手段３１２は、Ｑ割り込みをＣＰＵＡ２１１に対して転送する（図４のステップＳ４１２）。
【００５８】
ＣＰＵＡ２１１で動作しているＢＩＯＳのＱ割り込みＯＳ遷移手段３１３は、Ｑ割り込みを受けると、ＣＰＵＡ２１１にＣＰＵ内部情報（Ｚ）を設定し、ＯＳに渡す。前記ＣＰＵ内部情報（Ｚ）は、ステップＳ４０７で現用セルボード１００上のメモリ１２０に保存され、ステップＳ４１０で現用セルボード１００上のメモリ１２０から予備用セルボード２００上のメモリ２２０へコピーされたものである（図４のステップＳ４１３）。こうして、Ｑ割り込みの転送により、この時点で現用のＣＰＵＡ１１１が予備用のＣＰＵＡ２１１へと交換される（図５のＣ５１５参照）。
【００５９】
以上により、本発明の第１の実施の形態の動作が完了する。本発明の第１の実施の形態によれば、立ち上げ時のＯＳが発したＰ割り込みの転送により現用のＣＰＵＢ１１２〜ＣＰＵＮ１１９が予備用のＣＰＵＢ２１２〜ＣＰＵＮ２１９へと交換され、続いてＱ割り込みを発生して現用のメモリ１２０を予備用にメモリ２２０へ置き換え、さらにＱ割り込みの転送により現用のＣＰＵＡ１１１を予備用のＣＰＵＡ２１１へと交換されるようにしたことにより、立ち上げ時にオペレーティングシステムを再立ち上げすることなく、サービス装置との連携なしに、セルボードを予備へと置き換えることができるという効果を有している。
【００６０】
尚、以上の説明では、理解を容易にするため現用セルボードも予備用セルボードも一枚としたが、現用セルボード乃至予備用セルボードが複数枚である場合においても同様である。
【００６１】
次に、本発明の第２の実施の形態について図面を参照して詳細に説明する。
【００６２】
図６は、本発明の第２の実施の形態の機能ブロック図である。
【００６３】
まず、図示しない障害検出手段が回復可能な障害を検出し、現用セルボード１００のＣＰＵＡ１１１〜ＣＰＵＮ１１９のいずれかにＴ割り込みを発生する。Ｔ割り込みは、回復可能な障害の発生を通知する割り込みである。Ｔ割り込みは、図示しない障害検出手段から出力され、内部バス２４０を介してＣＰＵＡ１１１〜ＣＰＵＮ１１９のいずれかに入力される。
【００６４】
Ｔ割り込みＢＩＯＳ遷移手段３３１は、一般的なＣＰＵの機能の１つとして実現され、ＣＰＵＡ１１１〜ＣＰＵＮ１１９で動作する。Ｔ割り込みＢＩＯＳ遷移手段３３１は、Ｔ割り込みを受けた時点のＣＰＵ内部情報を、メモリ１２０に保存して、Ｔ割り込み回数確認手段３３２へ制御を渡す。
【００６５】
Ｔ割り込み回数確認手段３３２は、ＢＩＯＳの機能の１つとして実現され、ＣＰＵＡ１１１〜ＣＰＵＮ１１９で動作する。Ｔ割り込み回数確認手段３３２は、Ｔ割り込み状態記憶手段３４４から障害検出回数と閾値を読み出し、障害検出回数が閾値を超えているか否かを確認する。そして、Ｔ割り込み回数確認手段３３２は、障害検出回数が閾値を超えていなければＴ割り込み後ＯＳ遷移手段３３４に制御を渡し、障害検出回数が閾値を超えていればＵ割り込み発生手段３３５に制御を渡す。
【００６６】
Ｔ割り込み状態記憶手段３４４は、図示しない閾値設定手段によって予め設定された閾値と、図示しない障害検出手段によって検出された障害の検出回数を記憶する。
【００６７】
Ｔ割り込み後ＯＳ遷移手段３３４は、ＢＩＯＳの機能の１つとして実現され、ＣＰＵＡ１１１〜ＣＰＵＮ１１９で動作する。Ｔ割り込み後ＯＳ遷移手段３３４は、自身が動作しているＣＰＵＡ１１１〜ＣＰＵＮ１１９にＴ割り込みＢＩＯＳ遷移手段３３１によって保存されたＣＰＵ内部情報を設定し、ＯＳに制御を渡す。
【００６８】
Ｕ割り込み発生手段３３５は、ＢＩＯＳの機能の１つとして実現され、ＣＰＵＡ１１１〜ＣＰＵＮ１１９いずれかで動作する。Ｕ割り込み発生手段３３５は、自身が動作している現用セルボード１００上のＣＰＵＡ１１１〜ＣＰＵＮ１１９いずれか以外の現用セルボード１００上のＣＰＵＡ１１１〜ＣＰＵＮ１１９にＵ割り込みを送信する。Ｕ割り込みは、Ｔ割り込みを受けた現用セルボード１００上のＣＰＵＡ１１１〜ＣＰＵＮ１１９いずれかから現用セルボード１００上のそれ以外のＣＰＵＡ１１１〜ＣＰＵＮ１１９へのＴ割り込みの転送であり、現用セルボード１００上のＣＰＵＡ１１１〜ＣＰＵＮ１１９の制御をＢＩＯＳに渡すことを要求する割り込みである。Ｒ割り込みは、ＣＰＵＡ１１１〜ＣＰＵＮ１１９いずれかから出力され、内部バス２４０を介して自身以外のＣＰＵＡ１１１〜ＣＰＵＮ１１９に入力される。
【００６９】
Ｕ割り込みＢＩＯＳ遷移手段３３９は、一般的なＣＰＵの機能の１つとして実現され、ＣＰＵＡ１１１〜ＣＰＵＮ１１９で動作する。Ｕ割り込みＢＩＯＳ遷移手段３３９は、Ｕ割り込みを受けた時点のＣＰＵ内部情報を、メモリ１２０に保存して、ＢＩＯＳに制御を渡す。そしてＢＩＯＳは、待ち状態に入る。
【００７０】
メモリ切り替え手段３４０は、ＢＩＯＳの機能の１つとして実現され、ＣＰＵＡ１１１〜ＣＰＵＮ１１９で動作する。メモリ切り替え手段３４０は、メモリ１２０の内容をメモリ２２０へコピーする。そして、メモリ切り替え手段３４０は、切り替えスイッチ１３０をアクセス不可に、切り替えスイッチ２３０をアクセス可に設定して、現用セルボード１００のメモリ１２０から予備用セルボード２００のメモリ２２０へ切り替える。
【００７１】
Ｕ割り込み転送手段３３６は、ＢＩＯＳの機能の１つとして実現され、ＣＰＵＡ１１１〜ＣＰＵＮ１１９で動作する。Ｕ割り込み転送手段３３６は、自身が動作している現用セルボード１００上のいずれかのＣＰＵＡ１１１〜ＣＰＵＮ１１９から、予備用セルボード２００上の前記現用セルボード１００上のいずれかのＣＰＵＡ１１１〜ＣＰＵＮ１１９に対応するＣＰＵ以外のＣＰＵＡ２１１〜ＣＰＵＮ２１９へ、Ｕ割り込みを発行する。このＵ割り込みは、予備用セルボード２００上のＣＰＵＡ２１１〜ＣＰＵＮ２１９をＯＳに渡すことを要求する割り込みである。Ｕ割り込みの転送は、ＣＰＵＡ１１１〜ＣＰＵＮ１１９のいずれかから出力され、内部バス２４０を介して、Ｕ割り込みの転送を出力したＣＰＵＡ１１１〜ＣＰＵＮ１１９のいずれかに対応するＣＰＵＡ２１１〜ＣＰＵＮ２１９のいずれか以外のＣＰＵＡ２１１〜ＣＰＵＮ２１９に入力される。
【００７２】
Ｕ割り込みＯＳ遷移手段３４１は、ＢＩＯＳの機能の１つとして実現され、ＣＰＵＡ２１１〜ＣＰＵＮ２１９で動作する。Ｕ割り込みＯＳ遷移手段３４１は、自身が動作しているＣＰＵＡ２１１〜ＣＰＵＮ２１９に、Ｕ割り込みＢＩＯＳ遷移手段３３９によって保存されたＣＰＵ内部情報を設定し、ＯＳに制御を渡す。
【００７３】
Ｖ割り込み発生手段３４２は、ＢＩＯＳの機能の１つとして実現され、ＣＰＵＡ１１１〜ＣＰＵＮ１１９で動作する。Ｖ割り込み発生手段３４２は、自身が動作している現用セルボード１００上のいずれかのＣＰＵＡ１１１〜ＣＰＵＮ１１９から、予備用セルボード２００上の前記現用セルボード１００上のいずれかのＣＰＵＡ１１１〜ＣＰＵＮ１１９に対応するＣＰＵＡ２１１〜ＣＰＵＮ２１９へ、Ｖ割り込みを送信する。このＶ割り込みは、予備用セルボード２００上のＣＰＵＡ２１１〜ＣＰＵＮ２１９をＯＳに渡すことを要求する割り込みである。Ｖ割り込みは、ＣＰＵＡ１１１〜ＣＰＵＮ１１９のいずれかから出力され、内部バス２４０を介して、Ｖ割り込みを出力したＣＰＵＡ１１１〜ＣＰＵＮ１１９のいずれかに対応するＣＰＵＡ２１１〜ＣＰＵＮ２１９のいずれかに入力される。
【００７４】
Ｖ割り込みＯＳ遷移手段３４３は、ＢＩＯＳの機能の１つとして実現され、ＣＰＵＡ２１１〜ＣＰＵＮ２１９で動作する。Ｖ割り込みＯＳ遷移手段３４３は、自身が動作しているＣＰＵＡ２１１〜ＣＰＵＮ２１９に、Ｔ割り込みＢＩＯＳ遷移手段３３１によって保存されたＣＰＵ内部情報を設定し、ＯＳに制御を渡す。
【００７５】
次に、図１および図６〜図９を参照して、本発明の第２の実施の形態の動作について、具体的な実施例を示して詳細に説明する。
【００７６】
本発明の第２の実施の形態においては、図１の構成の情報処理装置において、現用セルボード１００のＣＰＵＡ１１１〜ＣＰＵＮ１１９上でＯＳが動作しており、業務アプリケーションなどが動作している。この状態で、現用セルボード１００上のＣＰＵＡ１１１〜ＣＰＵＮ１１９、又はメモリ１２０において動作継続可能な故障が特定の閾値を超える回数発生した場合に、本情報処理装置を停止することなく、現用セルボード１００のＣＰＵＡ１１１〜ＣＰＵＮ１１９、およびメモリ１２０から予備用セルボード２００のＣＰＵＡ２１１〜ＣＰＵＮ２１９、およびメモリ２２０へ交換可能とするための具体的な実施例について詳細に説明する。
【００７７】
図７は、Ｔ割り込み状態記憶手段３４４に記憶されている、Ｔ割り込み状態の構造を示す図である。
【００７８】
図８は、本発明の第２の実施の形態における、フローチャートである。図９は、本発明の第２の実施の形態における、ＣＰＵＡ１１１〜ＣＰＵＮ１１９およびＣＰＵＡ２１１〜ＣＰＵＮ２１９の状態遷移図である。
【００７９】
初期状態は、現用セルボード１００のＣＰＵＡ１１１〜ＣＰＵＮ１１９上にはＯＳが、予備用セルボード２００のＣＰＵＡ２１１〜ＣＰＵＮ２１９上にはＢＩＯＳが動作している（図９のＣ５３１参照）。
【００８０】
現用セルボード１００上のＣＰＵＡ１１１〜ＣＰＵＮ１１９、又はメモリ１２０において動作継続可能な故障が発生すると、それはＣＰＵＡ１１１〜ＣＰＵＮ１１９、又はメモリ１２０によって自動訂正される。そして、前記動作継続可能な故障による訂正可能障害が発生したことを示すＴ割り込みが、ＣＰＵＡ１１１〜ＣＰＵＮ１１９のいずれかへ通知される。本実施例では、現用セルボード１００上で継続可能な故障が発生し、Ｔ割り込みがＣＰＵＮ１１９へ通知されたとする。（図８のステップＳ４３１）
ＣＰＵＮ１１９のＴ割り込みＢＩＯＳ遷移手段３３１は、Ｔ割り込みを受けると直ちに、ＣＰＵ内部情報（Ｚ）をメモリ１２０に保存し、ＢＩＯＳへ制御を渡す（図８のステップＳ４３２、図９のＣ５３３参照）。
【００８１】
ＣＰＵＮ１１９で動作しているＢＩＯＳのＴ割り込み発生回数確認手段は、Ｔ割り込み状態記憶手段３４４から図７に示すＴ割り込み状態を読み出し、現用セルボード１００上のＣＰＵＡ１１１〜ＣＰＵＮ１１９、又はメモリ１２０いずれかで故障検出回数が閾値を超えているか否かを確認する。そして、故障検出回数が閾値未満の場合はステップＳ４３４へ進み、故障検出回数が閾値以上の場合はステップＳ４３５へ進む（図８のステップＳ４３３）。本実施例では、図７のＴ割り込み状態において、いずれのＣＰＵＡ１１１〜ＣＰＵＮ１１９、又はメモリ１２０とも閾値を超えていないため、ステップＳ４３４へ進む。
【００８２】
ステップ４３４では、ＣＰＵＮ１１９で動作しているＢＩＯＳのＴ割り込み後ＯＳ遷移手段３３４は、ＣＰＵＮ１１９にＣＰＵ内部情報（Ｚ）を設定し、ＯＳへ渡す。前記ＣＰＵ内部情報（Ｚ）は、ステップＳ４３２でメモリ１２０に保存されたものである（図８のステップＳ４３４、図９のＣ５３５参照）。そして、処理は終了する。
【００８３】
ステップＳ４３５では、ＣＰＵＮ１１９で動作しているＢＩＯＳのＵ割り込み発生手段３３５は、現用セルボード１００のメモリ１２０から予備用セルボード２００のメモリ２２０への内容のコピー中にメモリアクセスが発生しないようにするために、ＯＳが動作しているＣＰＵＡ１１１〜ＣＰＵＭ１１８に対してＵ割り込みを送る（図８のステップＳ４３５）。
【００８４】
ＣＰＵＡ１１１〜ＣＰＵＭ１１８のＵ割り込みＢＩＯＳ遷移手段３３９は、Ｕ割り込みを受けると直ちに、ＣＰＵ内部情報（Ｘ）をメモリ１２０に保存し、ＢＩＯＳへ制御を渡す。そして、ＣＰＵＡ１１１〜ＣＰＵＭ１１８で動作しているＢＩＯＳはメモリ１２０、メモリ２２０へのアクセスをしないようにするために、待ち処理に入る（図８のステップＳ４３６、図９のＣ５３７参照）。
【００８５】
ＣＰＵＮ１１９で動作しているＢＩＯＳのメモリ切り替え手段３４０は、メモリ１２０の内容をメモリ２２０へコピーする。そして、メモリ切り替え手段３４０は、切り替えスイッチ１３０をアクセス不可に、切り替えスイッチ２３０をアクセス可に設定して、現用セルボード１００のメモリ１２０から予備用セルボード２００のメモリ２２０へ切り替える（図８のステップＳ４３７）。この時点で現用のメモリ１２０が予備用のメモリ２２０へと交換される。
【００８６】
メモリ切り替えが完了すると、ＣＰＵＮ１１９で動作しているＢＩＯＳのＵ割り込み転送手段３３６は、ＣＰＵＡ２１１〜ＣＰＵＭ２１８に対してＵ割り込みを送る（図８のステップＳ４３８）。
【００８７】
ＣＰＵＡ２１１〜ＣＰＵＭ２１８で動作しているＢＩＯＳのＵ割り込みＯＳ遷移手段３４１は、Ｕ割り込みを受けると、ＣＰＵＡ２１１〜ＣＰＵＭ２１８にＣＰＵ内部情報（Ｘ）を設定し、ＯＳに渡す。前記ＣＰＵ内部情報（Ｘ）は、ステップＳ４３６で現用セルボード１００上のメモリ１２０に保存され、ステップＳ４３７で現用セルボード１００上のメモリ１２０から予備用セルボード２００上のメモリ２２０へコピーされたものである（図８のステップＳ４３９、図９のＣ５３９参照）。こうして、Ｔ割り込みをＵ割り込みとして転送することにより、この時点で現用のＣＰＵＡ１１１〜ＣＰＵＭ１１８が予備用のＣＰＵＡ２１１〜ＣＰＵＮ２１９へと交換される。
【００８８】
次に、ＣＰＵＮ１１９で動作しているＢＩＯＳのＶ割り込み発生手段３４２は、ＣＰＵＮ２１９に対して、Ｖ割り込みを送る（図８のステップＳ４４０）。
【００８９】
ＣＰＵＮ２１９で動作しているＢＩＯＳのＶ割り込みＯＳ遷移手段３４３は、Ｖ割り込みを受けると、ＣＰＵＮ２１９にＣＰＵ内部情報（Ｚ）を設定し、ＯＳに渡す。前記ＣＰＵ内部情報（Ｚ）は、ステップＳ４３２でメモリ１２０に保存され、ステップＳ４３７で現用セルボード１００上のメモリ１２０から予備用セルボード２００上のメモリ２２０へコピーされたものである（図８のステップＳ４４１）。こうして、Ｔ割り込みをＶ割り込みとして転送することにより、この時点で現用のＣＰＵＮ１１９が予備用のＣＰＵ２１９へと交換される（図５のＣ５４１参照）。以上により、本発明の第２の実施の形態の動作が完了する。本発明の第２の実施の形態によれば、ＣＰＵＡ１１１〜ＣＰＵＮ１１９、又はメモリ１２０で運用継続可能な軽度の故障が閾値以上の回数発生すると、これを契機に現用のメモリ１２０を予備用のメモリ２２０へ置き換え、Ｕ割り込みの転送により現用のＣＰＵＡ１１１〜ＣＰＵＭ１１８を予備用のＣＰＵＡ２１１〜ＣＰＵＭ２１８へと交換し、さらにＴ割り込みをＶ割り込みに変更して転送することにより現用のＣＰＵＮ１１９が予備用のＣＰＵＮ２１９へと交換されるようにしたことにより、運用中に業務アプリケーションを停止、オペレーティングシステムを再立ち上げすることなく、サービス装置との連携なしに、セルボードを予備へと置き換えることができるという効果を有している。
【００９０】
尚、以上の説明では、理解を容易にするため現用セルボードも予備用セルボードも一枚としたが、現用セルボード乃至予備用セルボードが複数枚である場合においても同様である。
【産業上の利用可能性】
【００９１】
以上のように実現することで本発明は、情報処理装置の可用性の改善が図られる。特に、立ち上げ時の故障検出に対しての予備系への切り替えによる運用信頼性の向上、運用中の継続運転可能な故障に対しての再立ち上げを必要としない予備系への切り替え、そして予備系への切り替え後におけるシステム停止を必要としない保守交換が要求されるミッションクリティカルシステム構築の分野に利用できる。
【図面の簡単な説明】
【００９２】
【図１】本発明の第１および第２の実施の形態の構成を示すブロック図である。
【図２】本発明の第１の実施の形態における機能ブロック図である。
【図３】本発明の第１の実施の形態における立ち上げ障害検出状況記憶手段３１４に記憶された立ち上げ障害検出状況の構造を示す図である。
【図４】本発明の第１の実施の形態におけるフローチャートである。
【図５】本発明の第１の実施の形態におけるＣＰＵの状態遷移を示す図である。
【図６】本発明の第２の実施の形態における機能ブロック図である。
【図７】本発明の第２の実施の形態におけるＴ割り込み状態記憶手段３４４に記憶されたＴ割り込み状態の構造を示す図である。
【図８】本発明の第２の実施の形態におけるフローチャートである。
【図９】本発明の第２の実施の形態におけるＣＰＵの状態遷移を示す図である。
【図１０】従来技術の構成を示すブロックを示す図である。
【符号の説明】
【００９３】
１００    現用セルボード
１１１    ＣＰＵＡ
１１２    ＣＰＵＢ
１１８    ＣＰＵＭ
１１９    ＣＰＵＮ
１２０    メモリ
１３０    切り替えスイッチ
２００    予備用セルボード
２１１    ＣＰＵＡ
２１２    ＣＰＵＢ
２１８    ＣＰＵＭ
２１９    ＣＰＵＮ
２２０    メモリ
２３０    切り替えスイッチ
２４０    内部バス
２５０    外部バス
３０１    初期ＯＳ立ち上げ手段
３０２    Ｐ割り込み受付手段
３０４    Ｐ割り込みＯＳ遷移手段
３０５    Ｐ割り込み転送手段
３０６    Ｑ割り込み発生手段
３０７    Ｑ割り込みＢＩＯＳ遷移手段
３０８    Ｒ割り込み発生手段
３０９    Ｒ割り込みＢＩＯＳ遷移手段
３１０    メモリ切り替え手段
３１１    メモリ切り替え後ＯＳ遷移手段
３１２    Ｑ割り込み転送手段
３１３    Ｑ割り込みＯＳ遷移手段
３１４    立ち上げ障害検出状況記憶手段
３３１    Ｔ割り込みＢＩＯＳ遷移手段
３３２    Ｔ割り込み回数確認手段
３３４    Ｔ割り込み後ＯＳ遷移手段
３３５    Ｕ割り込み発生手段
３３６    Ｕ割り込み転送手段
３３９    Ｕ割り込みＢＩＯＳ遷移手段
３４０    メモリ切り替え手段
３４１    Ｕ割り込みＯＳ遷移手段
３４２    Ｖ割り込み発生手段
３４３    Ｖ割り込みＯＳ遷移手段
３４４    Ｔ割り込み状態記憶手段
【図１】
2008033598.tif 000003
【図２】
2008033598.tif 000004
【図３】
2008033598.tif 000005
【図４】
2008033598.tif 000006
【図５】
2008033598.tif 000007
【図６】
2008033598.tif 000008
【図７】
2008033598.tif 000009
【図８】
2008033598.tif 000010
【図９】
2008033598.tif 000011
【図１０】
2008033598.tif 000012