(57)【要約】【課題】非常に簡単な回路構成で、電源電圧と負荷電圧の零点の位相差を検出し、その位相差が検出された期間、メインスイッチをONとしてサージ電圧の発生を防止し、また、平滑回路に蓄えられたエネルギーを電源に回生することによって、電力制御装置の効率化と制御特性の向上を図る。【解決手段】メインスイッチ及び２個のサブスイッチからなるスイッチング素子と、２個のサブスイッチを含むフライホイール回路と、メインスイッチに印加される交流を整流する全波整流回路と、メインスイッチのオン及びオフにより得られた櫛形波形を平滑する平滑回路とを備えた交流降圧チョッパ形電力制御装置の電力制御方法であって、電源入力端子と出力端子のそれぞれの交流電圧が零点交差をする際の位相差を検出し、この位相差が検出された期間中、メインスイッチを強制的にオンとし、２個のサブスイッチを強制的にオフとすることを特徴とする。【選択図】図３
2008033507.tif 000002
【特許請求の範囲】
【請求項１】
少なくともメインスイッチ及び２個のサブスイッチからなるスイッチング素子と、前記２個のサブスイッチを含むフライホイール回路と、メインスイッチに印加される交流を整流する全波整流回路と、メインスイッチのオン及びオフにより得られた櫛形波形を平滑する平滑回路とを備えた交流降圧チョッパ形電力制御装置の電力制御方法であって、電源入力端子と出力端子のそれぞれの交流電圧が零点交差をする際の位相差を検出し、この位相差が検出された期間中、前記メインスイッチを強制的にオンとし、前記２個のサブスイッチを強制的にオフとすることにより、サージ電圧の発生を防止するとともに前記平滑回路に蓄えられた電気エネルギーを電源に回生することを特徴とする交流降圧チョッパ形電力制御装置の電力制御方法。
【請求項２】
少なくともメインスイッチ及び２個のサブスイッチからなるスイッチング素子と、前記２個のサブスイッチを含むフライホイール回路と、メインスイッチに印加される交流を整流する全波整流回路と、メインスイッチのオン及びオフにより得られた櫛形波形を平滑する平滑回路とを備えた交流降圧チョッパ形電力制御装置において、電源入力端子間に電源側極性判別器を、出力端子間に出力側極性判別器をそれぞれを備えるとともに、制御回路を備え、前記電源側極性判別器と前記出力側極性判別器は交流電圧の正負に応じた極性判別信号を生成し、前記制御回路は前記極性判別信号をもとに電源側と出力側の交流電圧がそれぞれ零点交差をする際の位相差を検出し、この位相差が検出された期間中、前記メインスイッチを強制的にオンとし、前記２個のサブスイッチを強制的にオフとすることにより、サージ電圧の発生を防止するとともに前記平滑回路に蓄えられた電気エネルギーを電源に回生することを特徴とする交流降圧チョッパ形電力制御装置。
【請求項３】
少なくとも前記極性判別器と前記制御回路とをワンチップマイクロコンピュータで構成したことを特徴とする請求項２に記載の交流降圧チョッパ形電力制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、正弦波を出力する調光装置を含む交流降圧チョッパ形電力制御装置の改良に関するもので、詳しくは、劇場やテレビスタジオにおいて使用され、負荷容量と制御範囲が非常に広い調光装置などに用いられる交流降圧チョッパ形電力制御装置の改良に関するものである。
【背景技術】
【０００２】
劇場やテレビスタジオで使用される調光装置などの交流電力制御装置としては、従来、スイッチング素子としてサイリスタ素子を使用し、その位相角を制御することによる電力制御方式が採用されてきた。
【０００３】
しかし、劇場やテレビスタジオの調光装置の負荷範囲や制御範囲は非常に広く、調光器は数十台から数百台に及び、受電容量も数十ｋWから数百ｋWに達し、負荷容量も数十Wから数ｋWのまちまちの照明灯が使用され、それらの広範囲の負荷を位相制御するところから、調光装置の幹線や負荷線に鋸歯状波の電流が流れたり、音響設備などに高調波の誘導障害が発生したりし、また、白熱電球の調光時には鋸歯状波電流に起因する唸り音を生じるなどの問題点があった。
【０００４】
そこで、パワーIGBT（Insulated Gate Bipolar Transistor）素子などを使用した交流降圧形チョッパ回路を使用してデューティ比を制御することによって、調光操作などの電力制御を行う試みがなされた。負荷が照明灯である調光装置としての電力制御装置は、その出力が正弦波である所から、正弦波調光器と呼ばれてきた。しかし、この正弦波調光器の場合、前述のように負荷範囲や制御範囲が非常に広いため、交流降圧チョッパ回路の動作は不安定になりやすかった。また、一般にIGBT素子はサイリスタ素子に比し、過電流やサージ電圧に対する許容範囲が狭いので、いったん過電圧や過電流が発生したりするとこれらに起因してIGBT素子が破損に至ることもあった。
【０００５】
図１は従来の一般的な交流降圧形チョッパ回路による電力制御装置の一例である。交流電源１の入力端子間には、リアクタ２とコンデンサ３からなるフィルター回路が接続されている。フィルター回路は、交流降圧チョッパの動作に伴う高周波電流が電源に流出するのを低減するものである。４は整流器ブリッジ回路で、スイッチング素子としてメインスイッチであるIGBT５に、電源の極性如何にかかわらず正の電圧を印加する。このIGBT５のゲート・エミッタ間に30〜50ｋHzであって制御可能なデューティ比の信号を印加して、メインスイッチであるIGBT５がオン／オフすることにより電源波形に非同期の櫛形波形を作り、これをリアクタ８とコンデンサ９からなる平滑回路で平滑して、負荷１０に正弦波電圧を供給する。
【０００６】
整流器ブリッジ回路４と平滑回路の間には、これらと並列にサブスイッチであるIGBT６とIGBT７が逆直列に接続されている。電源電圧が正の半サイクルではIGBT７がオン、負の半サイクルではIGBT６がオンとなり、メインスイッチであるIGBT５がオフである期間中にリアクタ８とコンデンサ９に蓄えられたエネルギーを負荷に供給するフライホイール回路１４を形成する。
【０００７】
図２は従来の電力制御装置に抵抗負荷を接続した場合の出力電圧の様子を表したもので１２は電源電圧、１１はメインスイッチであるIGBT５の出力波形である。同図はメインスイッチのオン／オフのデューティ比が50％の場合を示し、１３はこの電圧を平滑して得られた出力電圧の波形を示す。この場合は、電源電圧１２と出力電圧１３の間に遅れ、すなわち、位相差は、見られない。
【０００８】
図５は電源電圧６１に対して負荷電圧６２に遅れがある場合で、負荷が軽負荷や誘導性負荷を接続した場合に発生する。この場合には、メインスイッチであるIGBT５がオフの期間中にリアクタ８とコンデンサ９あるいは負荷１０に蓄えられたエネルギーはフライホイール回路１４で充分放電されず、従って電源電圧６１に対して負荷電圧６２は、その位相が遅れることとなる。
【０００９】
波形６３はメインスイッチであるIGBT５の動作を表したもので、電源電圧６１に対しては非同期である。なお、この波形６３は通常30ｋＨｚ〜50ｋＨｚの周波数を有するものであるが、説明上、見易くするために周波数を低下して表示している（図６の波形７３も同じ）。
【００１０】
波形６４はフライホイール回路１４のIGBT７のゲート・エミッタ間電圧で、電源電圧が正の期間中、論理「1」となってコレクタ・エミッタ間がオンになり、電源電圧が負の期間中、論理「0」となってコレクタ・エミッタ間がオフとなる。波形６５は同じくフライホイール回路１４のIGBT６の動作で、電源電圧が正の期間中はコレクタ・エミッタ間がオフとなり、負の期間中はコレクタ・エミッタ間がオンとなる。これらサブスイッチ６、７の動作は電源電圧に同期しており電源電圧が零点交差すると切り替わる。
【００１１】
このように構成した従来の電力制御装置は、負荷電圧６２が印加されている状態でフライホイール回路１４のサブスイッチ６、７の動作が切り替わるため、電源電圧と非同期で動作しているメインスイッチがオフになった瞬間に負荷電流が零となって、非常に大きなサージ電圧が発生してメインスイッチとサブスイッチのIGBT５，６，７のコレクタ・エミッタ間に印加されることになり、この電圧が高い場合、素子の最大定格を超えて破損に至る可能性がある。
【００１２】
このサージ電圧に対する対策としてUS  Patent  No.6346778では、メインスイッチに流れる電流を検出し、この電流と電源電圧において、零点交差の際に位相差が生じた場合には、メインスイッチを強制的にONとして、平滑回路に蓄えられたエネルギーを電源に放出する方法が提案されている。しかし、この方法ではメインスイッチに流れる電流か、または、これに対応するメインスイッチのコレクタ・エミッタ間電圧のどちらかを検出しなければならず、しかも、メインスイッチがオンである期間中のみを検出する必要があり、回路構成上、非常に複雑となる欠点があった。
【００１３】
【特許文献１】US  Patent  No.6346778
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明は、上記の従来事情に鑑みてなされたものであり、その課題とするところは、非常に簡単な回路構成で、電源電圧と負荷電圧の零点の位相差を検出し、その位相差が検出された期間、すなわち、位相差の生じている間、メインスイッチをONとしてサージ電圧の発生を防止し、また、平滑回路に蓄えられたエネルギーを電源に回生することによって、この種の電力制御装置の効率化と制御特性の向上を図ることである。
【課題を解決するための手段】
【００１５】
上記課題を解決するために、第１の発明は、
少なくともメインスイッチ及び２個のサブスイッチからなるスイッチング素子と、前記２個のサブスイッチを含むフライホイール回路と、メインスイッチに印加される交流を整流する全波整流回路と、メインスイッチのオン及びオフにより得られた櫛形波形を平滑する平滑回路とを備えた交流降圧チョッパ形電力制御装置の電力制御方法であって、電源入力端子と出力端子のそれぞれの交流電圧が零点交差をする際の位相差を検出し、この位相差が検出された期間中、前記メインスイッチを強制的にオンとし、前記２個のサブスイッチを強制的にオフとする交流降圧チョッパ形電力制御装置の電力制御方法とした。
【００１６】
スイッチング素子としては、IGBT素子のみならず、パワーMOSFET（Metal Oxide Semiconductor Field Effect Transistor）素子も含む。フライホイール回路は、メインスイッチがオフの間、平滑回路に蓄えられた電気エネルギーを、電源に回生するための回路である。
位相差は、交流電圧の零点を基準として、比較する。電源側電圧と出力側電圧の零点の時間的ずれがすなわち、位相差である。したがって、「位相差が検出された期間中」というのは、電源側電圧値の零点と出力側電圧値の零点との間の時間をいう。
【００１７】
また第２の発明としては、
少なくともメインスイッチ及び２個のサブスイッチからなるスイッチング素子と、前記２個のサブスイッチを含むフライホイール回路と、メインスイッチに印加される交流を整流する全波整流回路と、メインスイッチのオン及びオフにより得られた櫛形波形を平滑する平滑回路とを備えた交流降圧チョッパ形電力制御装置において、電源入力端子間に電源側極性判別器を、出力端子間に出力側極性判別器をそれぞれ備えるとともに、制御回路を備え、前記電源側極性判別器と前期出力側極性判別器は交流電圧の正負に応じた極性判別信号を生成し、前記制御回路は前記極性判別信号をもとに電源側と出力側の交流電圧がそれぞれ零点交差をする際の位相差を検出し、この位相差が検出された期間中、前記メインスイッチを強制的にオンとし、前記２個のサブスイッチを強制的にオフとする交流降圧チョッパ形電力制御装置とした。
【００１８】
スイッチング素子としては、IGBT素子のみならず、パワーMOSFET（Metal Oxide Semiconductor Field Effect Transistor）素子も含む。フライホイール回路は、メインスイッチがオフの間、平滑回路に蓄えられた電気エネルギーを、電源に回生するための回路である。
【００１９】
極性判別器は交流電圧の正負を判別し、正のとき論理「１」を負のとき論理「０」を発生するものであればよい。この場合、正負の判別がつけばよいのであるから、取り扱われる論理回路の状態により、正のとき論理「０」、負のとき論理「１」であってもかまわない。
【００２０】
制御回路は、極性判別器からの正負の信号を受け、電源側と出力側の交流電圧が零点と交差する際の位相差すなわち正から負に変わる時刻の時間差を、論理「１」または論理「０」として出力するものであればよい。位相差の生じている期間中、すなわち、この信号が論理「１」または論理「０」となっている時間の間、メインスイッチをオンとする信号とサブスイッチをオフとする信号とを生成し、これらの信号をスイッチング素子それぞれのドライブ回路に供給し、メインスイッチ、サブスイッチを制御するものであればよい。
【００２１】
位相差は、交流電圧の零点を基準として、比較する。電源側電圧と出力側電圧の零点のずれがすなわち、位相差である。したがって、「位相差が検出された期間中」というのは、電源側電圧値の零点と出力側電圧値の零点の間の時間をいう。
【００２２】
さらに、第３の発明としては、
少なくとも前記極性判別器と前記制御回路とをワンチップマイクロコンピュータで構成したことを特徴とする請求項２に記載の交流降圧チョッパ形電力制御装置とした。
【００２３】
極性判別器と制御回路は、ワイヤードロジック回路で構成してもよい。この場合、個々の論理素子ごとに、ICで実装できる。しかし、これらをマイクロコンピュータを用いて論理回路を実現してもよい。特に、ワンチップのマイクロコンピュータで実装すれば、装置全体をコンパクトにすることができるので省スペースが達成でき、また、経済性も高く、好ましい。
【発明の効果】
【００２４】
交流降圧チョッパを使用した正弦波調光器のような電力制御装置において入力電源側 及び出力側に電圧の極性を判別する極性判別器を接続し、両判別器の出力の差分を検出して、差分出力が論理「１」または論理「０」の期間中はメインスイッチを強制的にオンとし、サブスイッチをオフとすることによって、電力制御装置の出力側に接続された平滑回路のエネルギーを安全に電源に回生するとともに、メイン及びサブのスイッチが共にオフとなる瞬間が存在しなくなるためサージ電圧を発生することなく、高効率で制御特性が良好な電力制御装置を提供することができる。また、電源及び出力の極性判別器と制御回路はコンパレータ素子などの簡単なデジタル回路により容易に実現可能であるため、経済性にも優れている。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施の形態を図面に基づいて説明する。
図３は本発明に係る電力制御装置で、交流電源１５が入力端子１６に印加される。次段には、リアクタ１８とコンデンサ１９により、高周波電流が電源へ流出するのを低減するためのフィルター回路を構成している。さらに、次段には、整流器D1、D2、D3、D4からなる全波整流器ブロック２０が接続されている。この全波整流器ブロック２０は、正負極間にメインスイッチとしてのIGBT２１が接続され、ゲート・エミッタ間にはドライブ回路２２が接続されている。この後段には、サブスイッチ２３、２５と整流器２４、２６からなるフライホイール回路４０が形成されている。サブスイッチのIGBT２３、２５は、逆方向電流を流すための整流器２４、２６がそれぞれ接続され、メインスイッチ同様、ゲート・エミッタ間には、サブスイッチのドライブ回路２７、２８がそれぞれ接続されている。
【００２６】
さらに、後段には、コンデンサ２９とリアクタ３０からなる平滑回路３９が接続されている。平滑回路３９は、メインスイッチであるIGBT２１の動作に伴う櫛形波形に対する平滑作用をおこなうものである。この電力制御装置の出力端子３７を通じ、外部負荷３２が接続される。
【００２７】
電源入力端子間には電源側極性判別器１７が接続され、出力端子間には出力側極性判別器３１が接続されている。極性判別器は、電圧波形の零点（ゼロクロス点）を検出するためのものであり、電圧波形が正であれば論理「１」または論理「０」を、負であれば論理「０」または論理「１」を出力する。詳細は、図４の説明（後述）で開示する。
【００２８】
制御回路３３は、電力制御部の制御入力端子３４に印加される信号を受け、極性判別器１７、３１の出力から、メインスイッチ２１とサブスイッチ２３、２５のドライブ回路２２、２７，２８に供給する信号を生成する。３５と３６は外部制御信号発生器で、図示のように直流電源３５と摺動抵抗器３６からアナログ信号として供給される場合と、DMXなどのデジタル信号として供給される場合とがある。マイクロコンピュータを用いて、制御回路を実現する場合は、デジタル信号で供給することが好ましい。制御回路についても詳細は図４の説明（後述）で開示する。
【００２９】
本発明に係る電力制御装置の動作を図６の波形図で説明する。図６で６１は電源電圧波形、６２は出力波形である。同図の波形６１、６２の零点付近で見られるように、電源電圧波形６１と出力波形６２には位相差が生じている。７０は図３の電源側極性判別器１７の出力で、電源電圧６１が正の期間中は論理「１」で負の期間中論理「０」である。７１は図３の出力側極性判別器３１の出力で、出力電圧６２が正の期間中は論理「１」で負の期間中は論理「０」である。波形７０と波形７１の差分を取ると波形７２が得られ、この波形７２が正の期間中は、メインスイッチであるIGBT２１の制御信号７３を強制的にオンとし、また、サブスイッチであるIGBT２３，２５の制御信号７４、７５は強制的にオフとなる。この様に動作させることによって、平滑回路に蓄えられたエネルギーは零点付近で強制的に電源に回生され、また、サブスイッチであるIGBT２３，２５はオフに強制されることで、メインスイッチであるIGBT２１がオンの状態を保っても短絡電流が流れることはない。
【００３０】
極性判別器１７、３１および制御回路３３を具体的に表したものを図４に示す。なお、図３と同じ符号を付した部分や部品は、同様の作用効果を有するものとする。
【００３１】
図４において、抵抗器４１、４２は電源側極性判別器１７の入力分圧器を構成している。コンパレータ４３は、電源電圧が正の期間はその出力が論理「１」を、負の期間中は論理「０」を出力する。また、抵抗器４４、４５は、出力側極性判別器３１の入力分圧器を構成しており、コンパレータ４６は、出力電圧が正の期間はその出力が論理「１」を、負の期間は論理「０」を出力する。これらのコンパレータ出力を排他的論理和回路４７に入力すると、コンパレータ出力の差分がとられ、排他的論理和回路４７の出力として、図６の波形７２が得られる。
【００３２】
図４の５３はメインスイッチであるIGBT２１に供給するPWM（Pulse Width Modulation）信号を入力信号端子に印加された信号電圧に従って生成するPWM信号発生器で、その出力と上記の排他的論理和回路４７の出力をOR回路４８に入力することで、図６に示したメインスイッチ２１の制御出力波形７３が得られ、メインスイッチ２１は零点交差の位相差が検出されている期間ではオンに強制される。  
【００３３】
また、排他的論理和回路４７の出力はインバータ回路４９を介してAND回路５１の一方の入力に、他方の入力にはコンパレータ４３の出力を接続することで、その出力に図６のサブスイッチ２５の制御出力波形７４が得られる。また、コンパレータ４３の出力をインバータ回路５０に入力し、その出力をAND回路５２の一方の入力に、他方の入力には上記インバータ回路４９の出力を接続することで、その出力は図６のサブスイッチ２３の制御出力７５が得られる。
【００３４】
これらの制御信号はそれぞれメインスイッチであるIGBT２１のドライブ回路２２、サブスイッチ２３のドライブ回路２７、サブスイッチ２５のドライブ回路２８に供給されて、電源電圧と出力電圧の零点付近での位相差があっても、メインスイッチ２１とサブスイッチ２３、２５が共にオフになることがなく、平滑回路３９に蓄えられた余剰エネルギーは円滑に電源に回生されて、効率が良く制御特性の良好な正弦波調光器を含む電力制御装置を提供することが可能となる。
【００３５】
図４で示した、コンパレータ４３、４６、論理回路４７〜５２、PWM信号発生器５３を含む制御回路が、図３で示した制御回路３３であり、この制御回路３３は個別の論理回路ICを使用して実装してもよいが、ワンチップマイクロコンピュータで構成してもよい。
【００３６】
また、本説明では半導体スイッチング素子としてIGBTを用いた場合について記述したが、パワーMOSFET（Metal Oxide Semiconductor Field Effect Transistor）を用いた場合でも同様に本発明に係る回路構成を採用できる。
【００３７】
更に、交流降圧チョッパ形電力制御装置には各種の回路方式が提案され、実用化されているが、チョッパの平滑回路を含み、あるいは負荷として誘導性負荷が接続されるなど、電源電圧と負荷電圧に位相差が生じる可能性のある電力制御装置では本発明の提案が適用でき、これも本発明の範囲内である。
【図面の簡単な説明】
【００３８】
【図１】従来の電力制御装置の一例である。
【図２】抵抗付加を接続した場合の、従来の電力制御装置の波形である。
【図３】本発明の概略ブロック図である。
【図４】本発明の詳細ブロック図である。
【図５】誘導性負荷がある場合の、従来の電力制御装置の波形である。
【図６】誘導性負荷がある場合の、本発明の電力制御装置の波形である。
【符号の説明】
【００３９】
１４：フライホイール回路
１５：交流電源
１６：入力端子
１７：電源側極性判別器
１８：リアクタ
１９：コンデンサ
２０：全波整流器ブロック
２１：メインスイッチ
２２：ドライブ回路
２３：サブスイッチ
２４：整流器
２５：サブスイッチ
２６：整流器
２７：ドライブ回路
２８：ドライブ回路
２９：コンデンサ
３０：リアクタ
３１：出力側極性判別器
３２：外部負荷
３３：制御回路
３４：制御入力端子
３５：直流電源
３６：抵抗器
３７：出力端子
３８：電力制御装置 
３９：平滑回路
４０：フライホイール回路
４１：抵抗器
４２：抵抗器
４３：コンパレータ
４４：抵抗器
４５：抵抗器
４６：コンパレータ
４７：排他的論理和回路
４８：OR回路
４９：インバータ回路
５０：インバータ回路
５１：AND回路
５２：AND回路
５３：PWM信号発生器
６１：電源電圧波形
６２：出力波形
７０：電源側極性判別器出力
７１：出力側極性判別器出力
７２：差分波形
７３：メインスイッチの制御出力波形
７４：サブスイッチの制御出力波形
７５：サブスイッチの制御出力波形
【図１】
2008033507.tif 000003
【図２】
2008033507.tif 000004
【図３】
2008033507.tif 000005
【図４】
2008033507.tif 000006
【図５】
2008033507.tif 000007
【図６】
2008033507.tif 000008