(57)【要約】【課題】ＣＣＤ固体撮像素子の画素サイズが微小になっても高Ｓ／Ｎを達成する。【解決手段】二次元アレイ状に配列形成された複数の光電変換素子１１及び複数の第１垂直電荷転送路１２を有するセンサ部２と、水平電荷転送路４と、水平電荷転送路４とセンサ部２との間に設けられ第１垂直電荷転送路１２に連続する複数の第２垂直電荷転送路１５を有する蓄積部３とを備えるフレームインターライントランスファー型のＣＣＤ固体撮像素子において、第１垂直電荷転送路１２の構造に対し、第２垂直電荷転送路１５の構造を低暗電流構造にする。【選択図】図１
2008192813.tif 000002
【特許請求の範囲】
【請求項１】
二次元アレイ状に配列形成された複数の光電変換素子及び複数の第１垂直電荷転送路を有するセンサ部と、水平電荷転送路と、該水平電荷転送路と前記センサ部との間に設けられ前記第１垂直電荷転送路に連続する複数の第２垂直電荷転送路を有する蓄積部とを備えるフレームインターライントランスファー型のＣＣＤ固体撮像素子において、前記第１垂直電荷転送路の構造に対し、前記第２垂直電荷転送路の構造を低暗電流構造にしたことを特徴とするＣＣＤ固体撮像素子。
【請求項２】
前記第２垂直電荷転送路の転送速度に対して前記第１垂直電荷転送路の転送速度を１０倍以上２０倍以下に制御したことを特徴とする請求項１に記載のＣＣＤ固体撮像素子。
【請求項３】
前記第１垂直電荷転送路に対して前記第２垂直電荷転送路の幅を幅広にしたことを特徴とする請求項１または請求項２に記載のＣＣＤ固体撮像素子。
【請求項４】
前記低暗電流構造が、前記光電変換素子の検出した信号電荷を転送する埋め込みチャネルと、該埋め込みチャネルの上に形成され暗電流を転送する表面チャネルとを有する二重チャネル構造であることを特徴とする請求項１乃至請求項３のいずれかに記載のＣＣＤ固体撮像素子。
【請求項５】
前記埋め込みチャネルがｎ型領域で形成され前記表面チャネルがｐ型領域で形成された前記第２垂直電荷転送路における電荷転送を、プラス電圧だけで形成された転送パルスで行うことを特徴とする請求項４に記載のＣＣＤ固体撮像素子。
【請求項６】
前記第２垂直電荷転送路の前記水平電荷転送路に接続する最終段位置に、前記表面チャネルの暗電流を廃棄するドレインを設けたことを特徴とする請求項４または請求項５に記載のＣＣＤ固体撮像素子。
【請求項７】
前記ドレインを設けた前記最終段位置の前記第２垂直電荷転送路の幅が狭くなった分だけ該最終段の長さを長くしたことを特徴とする請求項６に記載のＣＣＤ固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＣＣＤ固体撮像素子に係り、特に、暗電流が少なくＳ／Ｎが高いＣＣＤ固体撮像素子に関する。
【背景技術】
【０００２】
ＣＣＤ（電荷結合素子：Charge Coupled Device）固体撮像素子は、半導体基板表面上に二次元アレイ状に形成された多数のフォトダイオードが夫々の受光量に応じた信号電荷（多くの場合は電子）を検出し、垂直電荷転送路がこの信号電荷を水平電荷転送路まで転送し、次に水平電荷転送路が信号電荷を出力アンプまで転送することで、出力アンプが各信号電荷量に応じた電圧値信号を撮像画像信号として出力する構成になっている。
【０００３】
斯かるＣＣＤ固体撮像素子で暗電流を抑制する場合、フォトダイオードで発生する暗電流は、フォトダイオードの表面にｐ型高濃度不純物層を形成し、暗電流成分となる電子をｐ型高濃度不純物層でＳｉ／ＳｉＯ２界面に蓄積されたホールと速やかな再結合を促すことで抑制することが、通常行われている。
【０００４】
また、電荷転送路で発生する暗電流は、例えば下記特許文献１記載の様に、電荷転送路のｎ型埋め込みチャネル上にｐ型チャネルを形成して二重チャネル構造とし、この二重チャネルの横に、ｐ型チャネルにトラップされた電子を廃棄する暗電流ドレイン構造を形成することで抑制することが可能である。
【０００５】
【特許文献１】特許第２８１６８２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
近年のＣＣＤ固体撮像素子に搭載される画素数は数百万画素以上になってきており、１画素（フォトダイオード）の受光面積は縮小の一途を辿り、２μｍ□以下の画素サイズになってきている。このため、１本１本の垂直電荷転送路の幅も縮小されてきている。
【０００７】
従って、垂直電荷転送路における暗電流を低減するために、上記特許文献１記載の二重チャネル構造を採用しても、暗電流ドレイン構造を各垂直電荷転送路の横に製造するスペースがなく、垂直電荷転送路の暗電流を抑制することが難しいという問題がある。特に、ＣＣＤ固体撮像素子における暗電流は、垂直電荷転送路で発生する割合が９割あり、ＣＣＤ固体撮像素子の更なる多画素化及び高感度化を図るために、垂直電荷転送路の低暗電流化が重要な課題になってきている。
【０００８】
本発明の目的は、低暗電流でＳ／Ｎが高いＣＣＤ固体撮像素子を提供することにある。
【課題を解決するための手段】
【０００９】
本発明のＣＣＤ固体撮像素子は、二次元アレイ状に配列形成された複数の光電変換素子及び複数の第１垂直電荷転送路を有するセンサ部と、水平電荷転送路と、該水平電荷転送路と前記センサ部との間に設けられ前記第１垂直電荷転送路に連続する複数の第２垂直電荷転送路を有する蓄積部とを備えるフレームインターライントランスファー型のＣＣＤ固体撮像素子において、前記第１垂直電荷転送路の構造に対し、前記第２垂直電荷転送路の構造を低暗電流構造にしたことを特徴とする。
【００１０】
本発明のＣＣＤ固体撮像素子は、前記第２垂直電荷転送路の転送速度に対して前記第１垂直電荷転送路の転送速度を１０倍以上２０倍以下に制御したことを特徴とする。
【００１１】
本発明のＣＣＤ固体撮像素子は、前記第１垂直電荷転送路に対して前記第２垂直電荷転送路の幅を幅広にしたことを特徴とする。
【００１２】
本発明のＣＣＤ固体撮像素子は、前記低暗電流構造が、前記光電変換素子の検出した信号電荷を転送する埋め込みチャネルと、該埋め込みチャネルの上に形成され暗電流を転送する表面チャネルとを有する二重チャネル構造であることを特徴とする。
【００１３】
本発明のＣＣＤ固体撮像素子は、前記埋め込みチャネルがｎ型領域で形成され前記表面チャネルがｐ型領域で形成された前記第２垂直電荷転送路における電荷転送を、プラス電圧だけで形成された転送パルスで行うことを特徴とする。
【００１４】
本発明のＣＣＤ固体撮像素子は、前記第２垂直電荷転送路の前記水平電荷転送路に接続する最終段位置に、前記表面チャネルの暗電流を廃棄するドレインを設けたことを特徴とする。
【００１５】
本発明のＣＣＤ固体撮像素子は、前記ドレインを設けた前記最終段位置の前記第２垂直電荷転送路の幅が狭くなった分だけ該最終段の長さを長くしたことを特徴とする。
【発明の効果】
【００１６】
本発明によれば、蓄積部の電荷転送路を低暗電流構造にしたため、多画素化を図るために画素サイズが微小になっても、Ｓ／Ｎが向上し、このＣＣＤ固体撮像素子を搭載したデジタルカメラ等の高感度化を達成することが可能となる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の一実施形態について、図面を参照して説明する。
【００１８】
図１は、本発明の一実施形態に係るＣＣＤ固体撮像素子の表面模式図である。本実施形態のＣＣＤ固体撮像素子は、フレームインターライントランスファー（ＦＩＴ）型であり、半導体基板１の表面部には、センサ部（受光領域）２と、蓄積部３と、水平電荷転送路４と、水平電荷転送路４の出力端部に設けられた出力アンプ５とが設けられている。
【００１９】
センサ部２は、二次元アレイ状に、図示の例では正方格子状に配列形成された複数の光電変換素子（フォトダイオードＰＤ）１１と、各光電変換素子列に沿って形成された垂直電荷転送路（ＶＣＣＤ）１２とを備える。
【００２０】
蓄積部３は、センサ部２の各垂直電荷転送路１２毎に連続して設けられた垂直電荷転送路１５を備えるが、センサ部２の垂直電荷転送路１２より幅広の転送路となっている。即ち、センサ部２の光電変換素子１１が蓄積部３に無い分だけ、蓄積部３の電荷転送路１５は幅広となっている。
【００２１】
そして、本実施形態の蓄積部３は、各電荷転送路１５の転送方向端部において、隣接する電荷転送路１５間に、ドレイン制御電極１６が設けられている。
【００２２】
水平電荷転送路（ＨＣＣＤ）４は、蓄積部３の各垂直電荷転送路１５から受け取った信号電荷を水平方向に転送し、出力アンプ５は、水平方向に転送されてきた信号電荷の電荷量に応じた電圧値信号を撮像画像信号として出力する。
【００２３】
尚、「水平」および「垂直」という用語を用いて説明しているが、これは、半導体基板表面に沿う「一方向」および「この一方向に対して略直角の方向」という意味である。
【００２４】
図２は、図１のII―II線断面模式図であり、センサ部２におけるフォトダイオード１１及びこれに隣接する垂直電荷転送路１２の断面模式図である。
【００２５】
ｎ型基板（図示せず）に形成されたｐウェル層またはｐ型基板２１には、フォトダイオード１１を構成するｎ領域（以下、ｎ領域１１という。）が形成され、ｎ領域１１の表面部に、暗電流抑制用のｐ型高濃度不純物層２２が形成されている。
【００２６】
垂直電荷転送路１２が形成されるｐ型基板２１の表面部にはｎ領域１２ａが形成され、ｎ型領域１２ａの下側には、ｐ型基板２１よりも不純物濃度が若干濃いｐ領域２３が設けられる。
【００２７】
また、ｎ領域１２ａと、右側（図示せず）のフォトダイオードとの間には高濃度ｐ型不純物領域２４が設けられ、素子分離が図られる。ｎ領域１２ａと、左側（信号電荷を読み出す側）のｎ領域１１との間には、ｐ型基板２１より若干濃度が濃いｐ領域２５が設けられる。
【００２８】
ｐ型基板２１の最表面には、酸化シリコン等の絶縁膜２６が形成される。そして、ｎ領域１２ａの上には、絶縁膜２６を介してポリシリコン膜でなる転送電極膜１２ｂが形成され、ｎ領域１２ａと転送電極膜１２ｂとで、垂直電荷転送路１２が形成される。図示する箇所の転送電極膜１２ｂは読出電極も兼ねるため、そのフォトダイオード１１側の端部は、ｎ領域１１の端部位置まで延設されている。
【００２９】
転送電極膜１２ｂの上は絶縁膜２７で覆われ、そして、センサ部２の全面がタングステン膜等の遮光膜２８で覆われる。遮光膜２８の各フォトダイオード１１の上方には開口２９が設けられ、この開口２９を介して、入射光がｎ領域１１内に入射する。
【００３０】
遮光膜２８の上には、図示は省略するが、平坦化膜，カラーフィルタ層，マイクロレンズ層，保護膜層等が積層される。
【００３１】
図３は、図１のIII―III線断面模式図であり、蓄積部３における垂直電荷転送路１５の断面模式図である。ｐウェル層またはｐ型基板２１の表面部には、埋め込みチャネルとなるｎ領域１５ａが形成される。このｎ領域１５ａは、図２で説明したｎ領域１２ａと連続する深さ，濃度で形成され、信号電荷（電子）を転送するチャネルとなる。
【００３２】
ｎ領域１５ａの下側には、図２で説明したｐ領域２３が図２のｐ領域２３と連続する深さ，濃度で形成される。
【００３３】
ｎ領域１５ａの表面には、薄いｐ型表面層１５ｃが形成される。このｐ型表面層１５ｃは、蓄積部３の垂直電荷転送路１５で発生した暗電流を転送するチャネルとなる。即ち、本実施形態では、蓄積部３の垂直電荷転送路１５を二重チャネル構造にし、センサ部２の垂直電荷転送路１２は二重チャネル構造にしないことを特徴とする。
【００３４】
半導体基板２１の最表面には上記の絶縁膜２６が形成され、その上に、ポリシリコンでなる転送電極膜１５ｂが形成される。この転送電極膜１５ｂは、転送電極膜１２ｂと同様に、周知の２層構造または３層構造あるいは単層構造になっている。本実施形態では、ｎ領域１５ａ，ｐ型表面層１５ｃ，転送電極膜１５ｂにより、垂直電荷転送路１５が形成される。
【００３５】
ｎ領域１５ａ及びｐ型表面層１５ｃと隣接する垂直電荷転送路１５との間には素子分離領域として高濃度ｐ型領域２４が設けられる。また、転送電極膜１５ｂの上には絶縁膜２７が積層され、その上に遮光膜２８が積層される。
【００３６】
図４は、図３のIV―IV線に沿うポテンシャル図である。転送電極膜１５ｂへの印加電圧を０Ｖにした場合には、特性線Ａに示す様に、ｎ領域１５ａの箇所で電位井戸が形成され、ｐ型表面層１５ｃの箇所のポテンシャルはフラットのままである。
【００３７】
これに対し、転送電極膜１５ｂにプラスの電圧を印加すると、特性線Ｂ，Ｃに示す様に、ｎ領域１５ａの箇所における電位井戸が深くなる一方、ｐ型表面層１５ｃの箇所のポテンシャルは山形となる。
【００３８】
即ち、転送電極膜１５ｂの転送パルスを常にプラス電圧とすることで、ｐ型表面層１５ｃの表面チャネルの表面部分に暗電流が溜め込まれ、暗電流がｎ領域１５ａに混入するのが阻止される。
【００３９】
図５は、図１のＶ―Ｖ線断面模式図であり、ドレイン制御電極１６が設けられた転送電極段の断面模式図である。垂直電荷転送路１５の部分の構造は、図３で説明した構造と同一であるため、同一部材に同一符号を付してその説明は省略する。
【００４０】
垂直電荷転送路１５の最終段においては、図３に示す素子分離領域２４の代わりに、ドレイン制御電極１６を設けている。このドレイン制御電極１６及びその下部構造は、素子分離領域２４より幅が広いため、その分、垂直電荷転送路１５のチャネル幅が狭くなっている。従って、図１に示す様に、電荷転送路１５の各転送電極長ｄに対し、最終段の転送電極長Ｄを長くとり、最終段での転送電荷容量を他の転送段と少なくとも同容量にしている。
【００４１】
ドレイン制御電極１６の下部構造は、隣接する電荷転送路１５のｎ型チャネル１５ａ，ｐ型表面チャネル１５ｃと分離するｐ領域３１，３２と、ｐ領域３１，３２間に設けられたｎ領域３３と、ｎ領域３３の中央表面部に設けた高濃度ｎ領域３４とを備える。そして、高濃度ｎ領域３４の上部の絶縁膜２６に開口を設け、高濃度ｎ領域３４に接続するドレイン制御電極膜１６がコンタクトされる。
【００４２】
本実施形態の様に、最終段のみにドレインを設けることで、蓄積部３の面積を小さくでき、固体撮像素子１を小さく製造することができ、また、チップ単価を下げることが可能となる。
【００４３】
図５に示すドレイン構造は、左右に制御ゲート（ドレイン制御電極膜１６が左右のｐ領域３１，３２上側に延びる部分）が設けられる構造のため、垂直電荷転送路１５の２本に対して１箇所設ける構造でもよい。
【００４４】
尚、ドレイン制御電極膜１６の材料としては、ポリシリコン，タングステン，モリブデン，これらのシリサイドのいずれでも良い。また、高濃度ｎ領域３４に対するコンタクト材料を、制御電極膜１６と別々の材料としても良いことはいうまでもない。図５には遮光膜の図示は省略しているが、この部分も遮光膜２８で覆われる。
【００４５】
次に、上述した構成の本実施形態に係るＦＩＴ型固体撮像素子の動作について説明する。
【００４６】
センサ部２で被写体からの入射光を受光し、各フォトダイオード１１が受光量に応じた信号電荷（この例では電子）を蓄積する。各フォトダイオード１１の信号電荷は、垂直電荷転送路１２に読み出され、蓄積部３まで転送される。
【００４７】
この転送は、図１に示す例では、０Ｖ〜３０Ｖの電圧を用いた転送パルスＶ１〜Ｖ４により４相駆動で行われるが、垂直電荷転送路１２の駆動は４相駆動に限るものでない。
【００４８】
本実施形態のＦＩＴ型固体撮像素子１は、センサ部２における垂直電荷転送路１２を二重チャネル構造にはしていない。即ち、低暗電流構造とはしていない。二重チャネル構造は、単位面積当たりの転送電荷容量が小さい。近年の様に多画素化が進展し画素サイズが微小になった固体撮像素子でも、可能な限り画素サイズを大きくとり蓄積電荷量をなるべく多くとれるように設計するが、転送電荷容量がネックにならないようにする必要がある。
【００４９】
そこで、本実施形態では、センサ部２の垂直電荷転送路１２に低暗電流構造を採用することはせずに、転送電荷容量を確保することにしている。しかし、暗電流は少ないに越したことはないため、高速転送することにしている。センサ部２の構造はインターライントランスファー型と同様であるが、本実施形態の垂直電荷転送路１２の転送速度を、インターライントランスファー型の垂直転送速度より１０倍以上にしている。１０倍〜２０倍にすると、暗電流は、インターライントランスファー型に比較して１／１０〜１／２０に低減する。
【００５０】
蓄積部３の垂直電荷転送路１５に高速転送されてきた信号電荷は、蓄積部３において、インターライントランスファー型の垂直転送速度と同程度の転送速度で水平電荷転送路４まで転送される。つまり、蓄積部３における垂直電荷転送路１５の転送は、垂直電荷転送路１２の転送速度に対して低速度（上記例では、１／１０〜１／２０の速度）で行われる。
【００５１】
この転送は、転送パルスＳ１〜Ｓ４の４相駆動で行われ、転送電圧は、図４で説明した様に、０Ｖを含まないプラス電圧の転送パルスで行う。例えば、低レベル＋２Ｖ，高レベル＋８Ｖの転送パルスＳ１〜Ｓ４で行う。尚、この転送も４相駆動である必要はない。
【００５２】
垂直電荷転送路１５の転送は低速転送で行われるため、暗電流が発生してしまう。しかし、発生した暗電流は、ｐ型表面層１５ｃの表面チャネルで転送され、信号電荷の転送が行われるｎ型層１５ａには入り込まず、信号電荷に暗電流が混入するのが阻止される。
【００５３】
前述した様に、二重チャネル構造は、転送電荷容量を十分にとることができないという問題があるが、本実施形態の固体撮像素子では、垂直電荷転送路１２のチャネル幅に対して垂直電荷転送路１５のチャネル幅を数倍、例えば５〜６倍にすることができるため、転送容量不足による転送不備は全く生じない。
【００５４】
蓄積部３において、信号電荷がｎ領域１５ａの埋め込みチャネルで転送され、暗電流がｐ型表面層１５ｃの表面チャネルで転送され、垂直電荷転送路１５の最終段まで転送されてきたとき、図５のｐ領域３１，３２の表面に僅かに蓄積部３の表面チャネル１５ｃより深い表面チャネルが形成される様な電圧をドレイン制御電極膜１６に印加すると、表面チャネル１５ｃで転送されて来た暗電流（電子）がドレイン（ｎ領域３３）に流れ込み、これが図１のＶドレイン端子に流れ、固体撮像素子１の外部に廃棄される。
【００５５】
ｎ型埋め込みチャネル１５ｂで転送されてきた信号電荷（電子）は、垂直電荷転送路１５の最終段から水平電荷転送路４に移動し、水平電荷転送路４を転送され、出力アンプ５が信号電荷量に応じた電圧値信号を撮像画像信号として出力する。暗電流は、垂直電荷転送路１５の最終段で廃棄されるため、得られた撮像画像信号は、暗電流成分が極めて少ない信号となり、高Ｓ／Ｎの画像信号が得られる。
【００５６】
この固体撮像素子１を用いて動画を撮像するときには、暗電流ばかりでなく、スミアの大幅低減も可能である。スミアの原因となるスミア電荷が、垂直電荷転送路１５の表面チャネル１５ｃにトラップされ、ドレインで廃棄されるためである。
【００５７】
尚、本実施形態では、水平電荷転送路４は二重チャネル構造にしていないが、水平電荷転送路を二重チャネル構造にし、垂直電荷転送路１５の表面チャネルで転送されてきた暗電流を水平電荷転送路の表面チャネルで転送し、水平電荷転送路の最終段に設けたドレイン構造で、暗電流を廃棄する構成とすることも可能である。しかし、水平電荷転送路は高速駆動されるため、水平電荷転送路で発生する暗電流は極めて少ないため、本実施形態の様に、垂直電荷転送路１５の最終段で暗電流を廃棄する構造が好適である。
【産業上の利用可能性】
【００５８】
本発明に係るＣＣＤ固体撮像素子は、Ｓ／Ｎが向上するため、ＣＣＤ固体撮像素子の多画素化を図るのに好適である。
【図面の簡単な説明】
【００５９】
【図１】本発明の一実施形態に係るＣＣＤ固体撮像素子の表面模式図である。
【図２】図１のII―II線断面模式図である。
【図３】図１のIII―III線断面模式図である。
【図４】図３のIV―IV線に沿うポテンシャル図である。
【図５】図１のＶ―Ｖ線断面模式図である。
【符号の説明】
【００６０】
１  ＦＩＴ型のＣＣＤ固体撮像素子
２  センサ部
３  蓄積部
４  水平電荷転送路（ＨＣＣＤ）
５  出力アンプ
１１  フォトダイオード（光電変換素子）
１２  第１垂直電荷転送路（ＶＣＣＤ）
１５  第２垂直電荷転送路（ＶＣＣＤ）
１６  ドレイン制御電極
１２ａ，１５ａ  ｎ型領域（ｎ型層：埋め込みチャネル）
１２ｂ，１５ｂ  転送電極膜
１５ｃ  ｐ型表面層（表面チャネル）
２６  絶縁膜
２８  遮光膜
３３  ｎ領域（ドレイン）
【図１】
2008192813.tif 000003
【図２】
2008192813.tif 000004
【図３】
2008192813.tif 000005
【図４】
2008192813.tif 000006
【図５】
2008192813.tif 000007