(57)【要約】【課題】キャパシタの容量値を大きくすることのできる半導体装置及びその製造方法を提供する。【解決手段】互いに対向配置された第１電極１３１及び第２電極１３２が半導体基板１１０上に形成され、電極間に誘電体としての容量絶縁膜１３３が介在されたキャパシタ１３０を有する半導体装置１００であって、半導体基板１１０上の埋め込み絶縁膜１２１ｂが選択的にエッチングされて支持部１２１とされ、該支持部１２１が第１電極１３１の表面のうち、半導体基板１１０と対向する下面１３１ａの一部のみと接触されている。そして、支持部１２１との接触部位を除く第１電極１３１の表面部位に容量絶縁膜１３３が配置され、第１電極１３１の表面のうち、支持部１２１との接触部位を除く部位であって、下面１３１ａの少なくとも一部、上面１３１ｂ、及び側面１３１ｃ，１３１ｄに第２電極１３２が対向配置されている。【選択図】図８
2008192997.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向配置された電極が半導体基板上に形成され、前記電極間に誘電体としての容量絶縁膜が介在されたキャパシタを有する半導体装置であって、
前記電極としての第１電極は、その表面のうち、前記半導体基板との対向部位の一部のみを、半導体基板の一面に選択的に配置された絶縁膜からなる支持部との接触部位として前記半導体基板上に支持され、前記支持部との接触部位を除く表面部位上に前記容量絶縁膜が配置され、
前記第１電極を除く電極は、前記第１電極の表面のうち、前記支持部との接触部位を除く部位であって少なくとも前記半導体基板との対向部位を除く部位に対向配置されていることを特徴とする半導体装置。
【請求項２】
前記第１電極を中心として最外周位置の前記電極が、前記第１電極の表面のうち、前記半導体基板との対向部位であって、前記支持部との接触部位を除く表面部位の少なくとも一部にも対向配置されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記最外周位置の電極は、該最外周位置の電極を除く前記電極、前記支持部、及び前記容量絶縁膜の構成材料よりも融点の低い金属からなることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記電極として、前記第１電極と該第１電極に対向配置された第２電極との２つの電極を有し、これらによって１つの前記キャパシタが形成されていることを特徴とする請求項１〜３いずれか１項に記載の半導体装置。
【請求項５】
前記電極として前記第１電極を含む３つ以上の電極を有し、一部の前記電極が異なる２つの前記電極とそれぞれ対向配置されて複数の前記キャパシタが形成され、
複数の前記キャパシタが並列接続されていることを特徴とする請求項１〜３いずれか１項に記載の半導体装置。
【請求項６】
前記第１電極は、その表面として、前記半導体基板の一面に略平行で、前記一面と互いに対向する前記対向部位としての対向面と、前記対向面の裏面と、前記対向面に垂直な複数の側面とを有し、
複数の前記側面として、互いに対向し、且つ、間に前記第１電極を除く電極が配置された複数の対向側面を含むことを特徴とする請求項１〜５いずれか１項に記載の半導体装置。
【請求項７】
前記第１電極は、その重心位置の１箇所で前記支持部と接触されていることを特徴とする請求項１〜６いずれか１項に記載の半導体装置。
【請求項８】
前記第１電極は、複数箇所で前記支持部と接触されていることを特徴とする請求項１〜６いずれか１項に記載の半導体装置。
【請求項９】
互いに対向配置された電極が半導体基板上に形成され、前記電極間に誘電体としての容量絶縁膜が介在されたキャパシタを有する半導体装置の製造方法であって、
絶縁膜を介して、前記半導体基板上に前記電極としての第１電極を形成する工程と、
形成された前記第１電極の前記半導体基板との対向部位の一部のみと接して、前記第１電極を前記半導体基板上に支持するように、前記絶縁膜をエッチングして支持部を形成する工程と、
前記支持部の形成後、前記支持部との接触部位を除く前記第１電極の表面部位上に、前記容量絶縁膜を形成する工程と、
前記容量絶縁膜の形成後、前記第１電極の表面のうち、前記支持部との接触部位を除く部位であって少なくとも前記半導体基板との対向部位を除く部位と対向するように、前記第１電極を除く電極を形成する工程とを備え、
前記容量絶縁膜の形成工程と前記第１電極を除く電極を形成する工程とを、前記第１電極を除く電極の個数に応じて実行することを特徴とする半導体装置の製造方法。
【請求項１０】
前記支持部を形成する工程において、前記絶縁膜を等方性エッチングして前記支持部を形成することを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記支持部が前記第１電極の重心位置の１箇所で接触するように、前記絶縁膜をエッチングすることを特徴とする請求項９又は請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記支持部が前記第１電極と複数箇所で接触するように、前記絶縁膜をエッチングすることを特徴とする請求項９又は請求項１０に記載の半導体装置の製造方法。
【請求項１３】
前記第１電極を除く電極を形成する工程において、前記第１電極を中心として最外周位置の電極を形成する際に、前記第１電極の表面のうち、前記半導体基板との対向部位であって、前記支持部との接触部位を除く表面部位の少なくとも一部とも対向するように、前記最外周位置の電極を形成することを特徴とする請求項９〜１２いずれか１項に記載の半導体装置の製造方法。
【請求項１４】
前記最外周位置の電極を除く前記電極、前記支持部、及び前記容量絶縁膜の構成材料よりも融点の低い金属を加熱処理して、前記最外周位置の電極を形成することを特徴とする請求項１３に記載の半導体装置の製造方法。
【請求項１５】
前記電極は、前記第１電極と該第１電極に対向配置される第２電極との２つの電極であり、
前記第１電極を除く電極を形成する工程において、前記第２電極を形成することを特徴とする請求項９〜１４いずれか１項に記載の半導体装置の製造方法。
【請求項１６】
前記第１電極を形成する工程において、前記絶縁膜を介して前記半導体基板上に積層された電極構成層を、エッチングによりパターニングして前記第１電極を形成することを特徴とする請求項９〜１５いずれか１項に記載の半導体装置の製造方法。
【請求項１７】
前記電極構成層は、前記絶縁膜を介して前記半導体基板上に積層されたＳＯＩ基板の半導体層であることを特徴とする請求項１６に記載の半導体装置の製造方法。
【請求項１８】
前記電極構成部材を異方性エッチングして、前記第１電極を形成することを特徴とする請求項１６又は請求項１７に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシタを有する半導体装置に関するものである。
【背景技術】
【０００２】
従来、対向面積を大きくしてキャパシタの容量を稼ぐ構成として、例えば特許文献１が開示されている。特許文献１においては、ＳＯＩ基板の埋め込み酸化膜上にトレンチを介して一対の櫛型若しくは波型形状の半導体パターン（電極）が対向配置され、トレンチ内に酸化膜が埋められてキャパシタが構成されている。
【特許文献１】特開２００１−２５７３１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、特許文献１においては、各電極の側面部位のうち、互いに対向する部位のみがキャパシタの対向面とされており、埋め込み絶縁膜側の面やその裏面はキャパシタとして活用されていない。
【０００４】
本発明は上記問題点に鑑み、キャパシタの容量値を大きくすることのできる半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成する為に、請求項１に記載の発明は、互いに対向配置された電極が半導体基板上に形成され、電極間に誘電体としての容量絶縁膜が介在されたキャパシタを有する半導体装置であって、電極としての第１電極は、その表面のうち、半導体基板との対向部位の一部のみを、半導体基板の一面に選択的に形成された絶縁膜からなる支持部との接触部位として前記半導体基板上に支持され、支持部との接触部位を除く表面部位上に容量絶縁膜が配置され、第１電極を除く電極は、第１電極の表面のうち、支持部との接触部位を除く部位であって少なくとも半導体基板との対向部位を除く部位に対向配置されていることを特徴とする。
【０００６】
このように本発明によれば、半導体基板と第１電極との間に介在された絶縁膜、すなわち半導体基板上に第１電極を支持する絶縁膜を、選択的な配置である支持部とすることで、キャパシタを構成する電極の１つである第１電極の絶縁膜（支持部）との接触部位を、半導体基板との対向部位のうちの一部のみに制限している。そして、支持部と接触されない半導体基板との対向部位上にも容量絶縁膜を配置して第１電極上に配置される容量絶縁膜の範囲を広くしている。したがって、同一の電極構成において、キャパシタの対向面積をより広く取ることが可能であり、ひいてはキャパシタの容量値を大きくすることができる。また、同じ容量値であれば、厚さを薄くすることが可能である。
【０００７】
なお、第１電極を除く電極は、第１電極の表面のうち、支持部との接触部位を除く部位であって少なくとも半導体基板との対向部位を除く部位に対向配置されている。例えば半導体基板との対向部位を除く部位のみに配置されている場合でも、第１電極を除く電極の半導体基板側の端部領域と第１電極の半導体基板との対向部位との間で、半導体基板との対向部位上に配置された容量絶縁膜を介して容量を形成することが可能である。すなわち、第１電極における半導体基板との対向部位上に容量絶縁膜が配置されない構成に比べて、キャパシタの容量値を大きくすることができる。
【０００８】
請求項１に記載の発明においては、好ましくは請求項２に記載のように、第１電極を中心として最外周位置の電極が、第１電極の表面のうち、半導体基板との対向部位であって、支持部との接触部位を除く表面部位の少なくとも一部にも対向配置された構成とすると良い。
【０００９】
このように、第１電極と半導体基板との対向間にも最外周位置の電極の一部が介在された構成された構成とすると、最外周位置の電極を含むキャパシタの対向面積がより広くなり、ひいてはキャパシタの容量値をより大きくすることができる。
【００１０】
なお、最外周位置の電極が、第１電極の表面のうち、半導体基板との対向部位であって、絶縁膜との接触部位を除く表面部位の全てに対して対向配置された構成とすると、キャパシタの容量値増加に最も効果的である。
【００１１】
請求項２に記載の発明においては、第１電極の半導体基板との対向部位と半導体基板との間に介在が可能なものであれば、最外周位置の電極の構成材料は特に限定されるものではない。例えば請求項３に記載のように、最外周位置の電極の構成材料を、最外周位置の電極を除く電極、支持部、及び容量絶縁膜の構成材料よりも融点の低い金属とすると構成が可能である。金属を加熱して流動可能な状態とすることで、第１電極の半導体基板との対向部位と半導体基板との間に最外周位置の電極が介在された構成とすることができる。
【００１２】
請求項１〜３いずれか１項に記載の発明においては、請求項４に記載のように、電極として、第１電極と該第１電極に対向配置された第２電極との２つの電極を有し、これらによって１つのキャパシタが形成された構成としても良い。この場合、第２電極が、請求項１に記載の第１電極を除く電極となり、請求項２に記載の最外周位置の電極となる。特に請求項２に記載の発明においては、第１電極と半導体基板との対向間に第２電極の一部が介在されるので、第１電極及び第２電極からなるキャパシタの対向面積がより広くなり、ひいてはキャパシタの容量値をより大きくすることができる。
【００１３】
請求項１〜３いずれか１項に記載の発明においては、請求項５に記載のように、電極として第１電極を含む３つ以上の電極を有し、一部の電極が異なる２つの電極とそれぞれ対向配置されて複数のキャパシタが形成され、複数のキャパシタが並列接続された構成としても良い。この場合、上述した効果に加えて、複数のキャパシタが並列接続されるので、キャパシタの容量値をさらに大きくすることができる。例えば第１電極を含む３つの電極の場合、第１電極と最外周位置の電極との間の電極が、第１電極及び最外周位置の電極とそれぞれ容量を形成する兼用電極となる。
【００１４】
請求項１〜５いずれか１項に記載の発明においては、請求項６に記載のように、第１電極が、その表面として、半導体基板の一面に略平行で、該一面と互いに対向する対向部位としての対向面と、対向面の裏面と、対向面に垂直な複数の側面とを有し、複数の側面として、互いに対向し、且つ、間に第１電極を除く電極（例えば請求項４に記載の構成においては第２電極）が配置された複数の対向側面を含む構成とすることが好ましい。
【００１５】
このような構成とすると、側面だけでなく、対向面の裏面においても容量を形成することができる。また、対向面においても容量を形成することができる。さらには、側面における対向面積がより広くなる。したがって、キャパシタの容量値をより大きくすることができる。なお、具体的には、所謂櫛歯状、梯子状、波（蛇行）状などが、上述の第１電極の形状に相当する。
【００１６】
請求項１〜６いずれか１項に記載の発明においては、請求項７に記載のように、第１電極がその重心位置の１箇所で支持部と接触された構成としても良いし、請求項８に記載のように、第１電極が複数箇所で支持部と接触された構成としても良い。請求項７に記載の構成とすると、支持部が第１電極を１箇所で支持する構成でありながら、安定して支持することができる。また、支持箇所が少ないので、その分キャパシタの対向面積が広くなり、ひいてはキャパシタの容量値を大きくすることができる。また、請求項８に記載の構成とすると、より安定して半導体基板上に第１電極を支持することができる。また、支持部をエッチングによって形成した際のスティッキングの抑制に効果的である。
【００１７】
次に、請求項９に記載の発明は、互いに対向配置された電極が半導体基板上に形成され、電極間に誘電体としての容量絶縁膜が介在されたキャパシタを有する半導体装置の製造方法であって、絶縁膜を介して、半導体基板上に前記電極としての第１電極を形成する工程と、形成された第１電極の半導体基板との対向部位の一部のみと接して、第１電極を半導体基板上に支持するように、絶縁膜をエッチングして支持部を形成する工程と、支持部の形成後、支持部との接触部位を除く第１電極の表面部位上に容量絶縁膜を形成する工程と、容量絶縁膜の形成後、第１電極の表面のうち、支持部との接触部位を除く部位であって少なくとも半導体基板との対向部位を除く部位と対向するように、第１電極を除く電極を形成する工程とを備え、容量絶縁膜の形成工程と第１電極を除く電極を形成する工程とを、第１電極を除く電極の個数に応じて実行することを特徴とする。このように本発明によれば、請求項１に記載の半導体装置を形成することができる。
【００１８】
請求項９に記載の発明においては、例えば請求項１０に記載のように、支持部を形成する工程において、絶縁膜を等方性エッチングして支持部を形成することが好ましい。これによれば、第１電極と半導体基板との対向間における絶縁膜の少なくとも一部を除去し、支持部が第１電極の半導体基板との対向部位の一部のみと接する構成とすることができる。
【００１９】
請求項９又は請求項１０に記載の発明においては、請求項１１に記載のように、支持部が第１電極の重心位置の１箇所で接触するように絶縁膜をエッチングしても良いし、請求項１２に記載のように、支持部が第１電極と複数箇所で接触するように絶縁膜をエッチングしても良い。その作用効果は、請求項７及び請求項８に記載の作用効果と同じであるの、その記載を省略する。
【００２０】
請求項９〜１２いずれか１項に記載の発明においては、請求項１３に記載のように、第１電極を除く電極を形成する工程において、第１電極を中心として最外周位置の電極を形成する際に、第１電極の表面のうち、半導体基板との対向部位であって、支持部との接触部位を除く表面部位の少なくとも一部とも対向するように、最外周位置の電極を形成することが好ましい。これによれば、請求項２に記載の半導体装置を形成することができる。
【００２１】
なお、請求項１３に記載の発明においては、請求項１４に記載のように、最外周位置の電極を除く電極、支持部、及び容量絶縁膜の構成材料よりも融点の低い金属を加熱処理し、流動可能な状態とすることで、最外周位置の電極を形成することができる。
【００２２】
請求項９〜１４いずれか１項に記載の発明は、例えば請求項１５に記載のように、電極として第１電極及び該第１電極に対向配置される第２電極の２つの電極を有し、第１電極を除く電極を形成する工程において、第２電極を形成してなるキャパシタの製造に適用することができる。
【００２３】
請求項９〜１５いずれか１項に記載の発明においては、請求項１６に記載のように、第１電極を形成する工程において、絶縁膜を介して半導体基板上に積層された電極構成層を、エッチングによりパターニングして第１電極を形成しても良い。この場合、請求項１７に記載のように、電極構成層として、絶縁膜を介して前記半導体基板上に積層されたＳＯＩ基板の半導体層を採用すると第１電極の厚さが均一化され、キャパシタの容量ばらつきを低減することができる。さらには請求項１８に記載のように、電極構成部材を異方性エッチングして第１電極を形成すると、所望形状の第１電極を形成することができるので、キャパシタの容量ばらつきをさらに低減することができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施の形態を図に基づいて説明する。
（第１実施形態）
図１は、本発明の第１実施形態に係る半導体装置の概略構成を示す斜視図である。図２は、図１のＩＩ−ＩＩ線に沿う断面図である。図３は、図１のＩＩＩ−ＩＩＩ線に沿う断面図である。なお、図１においては、便宜上、第２電極中の容量絶縁膜を破線で示しており、下面側における支持部による第１電極の支持箇所を上面側に破線で囲まれた領域として示している。なお、以下に示す半導体装置は、公知の半導体プロセスを用いて形成することができる。したがって、ウエハ状態で形成することができる。
【００２５】
図１〜図３に示すように、半導体装置１００は、半導体基板１１０の一面上に絶縁膜１２０を介して形成されたキャパシタ１３０を有するものである。キャパシタ１３０は、互いに異なるキャパシタ１３０の個数は特に限定されるものではない。本実施形態においては、キャパシタとして、第１電極１３１と第２電極１３２が対向配置され、両電極１３１，１３２の対向面間に容量絶縁膜１３３が配置されてなる１種類のキャパシタ１３０のみを含んでいる。
【００２６】
半導体基板１１０は、キャパシタ１３０を支持するベースであるので、その構成材料としては特に限定されるものではない。本実施形態においては、後述するように支持基板上に埋め込み絶縁膜を介して半導体層が積層された構成のＳＯＩ（Silicon On Insulator）基板を用いて半導体装置１００を構成しており、ＳＯＩ基板のうち、単結晶シリコンからなる支持基板を半導体基板１１０としている。なお、ＳＯＩ基板としては、貼り合わせによるものだけでなく、ＳＩＭＯＸ（Separation byImplanted Oxygen）基板も含まれる。
【００２７】
絶縁膜１２０は、半導体基板１１０とキャパシタ１３０とを電気的に分離するものであり、その一部として図３に示すように支持部１２１を含むものである。支持部１２１は、第１電極１３１の半導体基板１１０との対向面１３１ａ（以下、下面１３１ａと示す）のうち、その一部のみと接するように、半導体基板１１０の一面上のキャパシタ形成領域において、その一部に選択的に配置された絶縁膜である。そして、この支持部１２１によって、第１電極１３１は半導体基板１１０上に支持されている。本実施形態においては、詳細は後述するが、ＳＯＩ基板を構成する埋め込み絶縁膜（シリコン酸化膜）を選択的にエッチングすることで支持部１２１が形成されている。また、図１に示す破線で囲まれた領域１２１ａの半導体基板１１０側が、支持部１２１による支持箇所となっている。詳しくは、第１電極１３１がその重心位置を含む１箇所で支持部１２１に支持されている。このような構成とすると、支持部１２１が第１電極１３１を１箇所で支持する構成でありながら、安定して支持することができる。また、支持箇所が少ないので、その分キャパシタ１３０の対向面積が広くなり、ひいてはキャパシタ１３０の容量値を大きくすることができる。
【００２８】
また、絶縁膜１２０は、支持部１２１以外にも、図２及び図３に示すように絶縁膜１２２を含んでいる。この絶縁膜１２２は特に限定されるものではない。本実施形態においては、詳細は後述するが、容量絶縁膜１３３の形成とともに半導体基板１１０上に形成されるシリコン酸化膜を絶縁膜１２２としている。
【００２９】
キャパシタ１３０は、上述したように、第１電極１３１、第２電極１３２、及び容量絶縁膜１３３とを有している。第１電極１３１の構成材料及び形状は、特に限定されるものではない。例えば、アルミニウム（Ａｌ）や銅（Ｃｕ）などの金属材料、単結晶シリコンに不純物を導入して抵抗値が調整されたもの、多結晶シリコンに不純物を導入して抵抗値が調整されたものなど、公知の電極材料を採用することができる。本実施形態においては、詳細は後述するが、第１電極１３１の下面１３１ａにも容量絶縁膜１３３を効率よく形成するために、ＳＯＩ基板を構成する単結晶シリコンからなる半導体層に不純物を導入し、パターニングして第１電極１３１が構成されている。また、その表面として、下面１３１ａと、下面１３１ａの裏面である上面１３１ｂと、下面１３１ａに垂直な複数の側面１３１ｃ、１３１ｄを有し、且つ、複数の側面１３１ｃ、１３１ｄとして、側面同士が互いに対向しつつ間に第２電極１３２が配置された複数の対向側面１３１ｃを含む形状とされている。詳しくは、支持部１２１によって半導体基板１１０上に支持された梁構造体である第１電極１３１が、半導体基板１１０上に並設された断面正方形の複数の第１梁構造体１３１ｅのそれぞれの中央位置を、第１梁構造体１３１ｅの長手方向に対して垂直方向に延び、第１梁構造体１３１ｅよりも幅が広い第２梁構造体１３１ｆによって連結してなる構成となっている。そして、第２梁構造体１３１ｆにおける下面１３１ａの一部が支持部１２１による支持箇所となっている。このように、複数の対向側面１３１ｃを有する構成とすると、第２電極１３２との対向面積を大きくし、ひいてはキャパシタ１３０の容量値を大きくすることができる。
【００３０】
第２電極１３２としては、少なくとも第１電極１３１の下面１３１ａ以外の表面（上面１３１ｂ及び側面１３１ｃ，１３１ｄ）に対して、容量絶縁膜１３３を介して対向配置可能なものであれば採用することができる。例えばアルミニウム（Ａｌ）や銅（Ｃｕ）などの金属材料、多結晶シリコンに不純物を導入して抵抗値が調整されたものなどを採用することができる。好ましくは、第１電極１３１の下面１３１ａに対しても、容量絶縁膜１３３を介して対向配置可能なものが好ましい。すなわち、製造過程において、第１電極１３１の下面１３１ａと半導体基板１１０との対向領域にも回りこんで配置可能なものが好ましい。本実施形態においては、第１電極１３１、支持部１２１、及び容量絶縁膜１３３の構成材料よりも融点の低い金属（例えばＡｌ）によって、第２電極１３２が構成されており、第２電極１３２は、支持部１２１との接触部位を除く第１電極１３１の表面（下面１３１ａの一部、上面１３１ｂ、及び側面１３１ｃ，１３１ｄ）に対して対向配置されている。詳しくは、半導体基板１１０上のキャパシタ形成領域において、支持部１２１との接触部位を除く第１電極１３１の周囲に第２電極１３２が隙間無く配置されている。
【００３１】
容量絶縁膜１３３としては、支持部１２１との接触部位を除く第１電極１３１の表面（下面１３１ａの一部、上面１３１ｂ、及び側面１３１ｃ，１３１ｄ）部位全面に配置可能なものであれば採用することができる。その膜構成は、単層膜でも良いし、所謂ＯＮＯ膜のように多層膜でも良い。誘電率の高い材料を用いることで、容量値を大きくすることができる。本実施形態においては、熱酸化によりシリコン酸化膜が支持部１２１との接触部位を除く第１電極１３１の表面（下面１３１ａの一部、上面１３１ｂ、及び側面１３１ｃ，１３１ｄ）部位全面に形成されて容量絶縁膜１３３となっている。
【００３２】
なお、第１電極１３１は、第２電極１３２とは絶縁された接続プラグ（図示略）などを介して外部電極（図示略）と電気的に接続されている。また、第２電極１３２も、第１電極１３１とは絶縁された接続プラグ（図示略）などを介して外部電極（図示略）と電気的に接続されている。
【００３３】
次に、このように構成される半導体装置１００の製造方法について、図４〜図７を用いて説明する。図４（ａ），（ｂ）は、ともに第１電極形成工程を示す断面図である。図５（ａ），（ｂ）は、ともに支持部形成工程を示す断面図である。図６（ａ），（ｂ）は、ともに容量絶縁膜形成工程を示す断面図である。図７（ａ），（ｂ）は、ともに第２電極形成工程を示す断面図である。なお、図４〜図７においては、（ａ）が図２に対応する断面図（図１のＩＩ−ＩＩ線に沿う断面図）であり、（ｂ）が図３に対応する断面図（図１のＩＩＩ−ＩＩＩに沿う断面図）となっている。
【００３４】
先ず、半導体基板の一面に形成された絶縁膜上に、第１電極１３１を形成する第１電極形成工程を実施する。本実施形態においてはＳＯＩ基板を準備し、ＳＯＩ基板のシリコン単結晶からなる半導体層に不純物を導入して抵抗値を調整した後、シリコン酸化物からなる埋め込み絶縁膜１２１ｂをストッパとして、半導体層を反応性イオンエッチング法（ＲＩＥ法）などによって異方性エッチングする。これにより、図４（ａ），（ｂ）に示されるように、埋め込み絶縁膜１２１ｂを介して半導体基板１１０上に第１電極１３１が形成される。
【００３５】
このように、ＳＯＩ基板の半導体層から第１電極１３１を形成すると、第１電極１３１の厚さが均一化され、キャパシタ１３０の容量ばらつきを低減することができる。また、異方性エッチングして第１電極１３１を形成すると、所望形状の第１電極１３１を形成することができるので、キャパシタ１３０の容量ばらつきをさらに低減することができる。
【００３６】
しかしながら、第１電極形成工程としては、ＳＯＩ基板を用いる例に限定されるものではない。例えば半導体基板上に絶縁膜を形成し、その後金属材料や不純物が導入されて抵抗値の調整された多結晶シリコンからなる電極構成層を、スパッタなどの物理的手法やＣＶＤなどの化学的手法によって形成する。そして、形成された電極構成層をエッチングすることで、第１電極１３１を形成することもできる。また、エッチングを使わずに、絶縁膜の形成された半導体基板上に、選択的に電極構成層を形成して第１電極１３１とすることもできる。さらには、異方性エッチングではなく、等方性エッチング、又は、異方性エッチングと等方性エッチングをともに実施することによって、第１電極１３１を形成しても良い。
【００３７】
なお、ＳＯＩ基板の厚さとしては特に限定されるものではないが、厚さ１μｍ未満（例えば１００〜２００μｍ）の薄膜ＳＯＩ基板の場合、第１電極１３１の側面１３１ｃ，１３１ｄの面積が厚膜ＳＯＩよりも小さくなるので、本実施形態を適用すると容量値増加の効果がより顕著に現れる。
【００３８】
次に、半導体基板１１０と第１電極１３１との間に介在する絶縁膜をエッチングして支持部１２１を形成する支持部形成工程を実施する。本実施形態においては、ＳＯＩ基板を構成する埋め込み絶縁膜１２１ｂを、第１電極１３１をマスクとして等方性エッチング（例えばフッ酸処理）する。これにより、第１電極１３１と半導体基板１１０との間の対向領域における埋め込み絶縁膜１２１ｂも、第１電極１３１の側面１３１ｃ，１３１ｄ側からエッチングされる。そして、第１電極１３１のうち、第１梁構造体１３１ｅと接する埋め込み絶縁膜１２１ｂが全て除去された状態で、第１梁構造体１３１ｅよりも幅の広い第２梁構造体１３１ｆの中央領域と接する埋め込み絶縁膜１２１ｂが一部残されて、図５（ａ），（ｂ）に示されるように、第１電極１３１の下面１３１ａの一部のみと接触し、第１電極１３１を半導体基板１１０上に支持する支持部１２１となる。
【００３９】
このように等方性エッチングを用いると、第１電極１３１と半導体基板１１０との間の対向領域における埋め込み絶縁膜１２１ｂも効率よく除去することができるので、埋め込み絶縁膜１２１ｂと接触しない下面１３１ａの範囲を広くすることができる。すなわち、第１電極１３１の下面１３１ａに配置される容量絶縁膜１３３の範囲を広くすることができる。しかしながら、容量絶縁膜１３３は、支持部１２１との接触部位を除く第１電極１３１の下面１３１ａの部位上に形成されれば良い。すなわち、第１電極１３１の下面１３１ａに、支持部１２１と接触しない部位が少なくとも一部でもあれば良いので、第１電極１３１の構造によっては、異方性エッチングを用いることもできる。
【００４０】
また、本実施形態においては、支持部１２１が第１電極１３１の重心位置を含む１箇所で接触するようにしているので、支持部１２１が第１電極１３１を１箇所で支持する構成でありながら、第１電極１３１を安定して支持することができる。
【００４１】
次に、支持部１２１との接触部位を除く第１電極１３１の表面部位上に、容量絶縁膜１３３を形成する容量絶縁膜形成工程を実施する。この容量絶縁膜形成工程においては、第１電極１３１における半導体基板１１０との対向部位（本実施形態においては下面１３１ａ）のうち、支持部１２１との接触部位を除く表面部位にも容量絶縁膜１３３を形成できる方法を採用する。そこで本実施形態においては、熱酸化によって、図６（ａ），（ｂ）に示すように、第１電極１３１の上面１３１ｂ、側面１３１ｃ，１３１ｄ、及び支持部１２１との接触部位を除く下面１３１ａの部位に、シリコン酸化物からなる容量絶縁膜１３３を形成するようにしている。これによれば、支持部１２１との接触部位を除く第１電極１３１の周囲に容量絶縁膜１３３を均一に効率よく形成することができる。しかしながら、熱酸化法以外にも、ガスを用いる化学気相成長法（ＣＶＤ法）であれば、第１電極１３１と半導体基板１１０との間の対向領域へのガスの回り込みによって、支持部１２１との接触部位を除く下面１３１ａの部位にも容量絶縁膜１３３を形成することもできる。
【００４２】
次に、第１電極１３１の表面のうち、支持部１２１との接触部位を除く部位であって少なくとも半導体基板１１０との対向部位を除く部位と対向するように、第２電極１３２を形成する第２電極形成工程を実施する。したがって、第１電極１３１の上面１３１ｂと側面１３１ｃ，１３１ｄに対して、好ましくはさらに支持部１２１との接触部位を除く下面１３１ａの部位に対して、第２電極１３２を対向配置できる方法であれば採用することができる。本実施形態においては、第１電極１３１の表面のうち、支持部１２１との接触部位を除く部位全面と対向するように第２電極１３２を形成する。この場合、第２電極１３２を形成する際に、第１電極１３１の支持部１２１との接触部位を除く下面１３１ａの部位と半導体基板１１０との間の対向領域へ、電極構成材料が回り込んで配置できる方法を採用する。そこで本実施形態においては、第１電極１３１、支持部１２１、及び容量絶縁膜１３３の構成材料よりも融点の低い金属（例えばＡｌ）を加熱処理し、流動可能な状態としたものを電極構成材料として用いている。そして、半導体基板１１０の一面上に、第１電極１３１及び容量絶縁膜１３３を被覆すべく所定の厚さを持って配置されるように、電極構成材料を流し込む。これにより、電極構成材料が支持部１２１との接触部位を除く下面１３１ａの部位と半導体基板１１０との間の対向領域へも電極構成材料が回り込んで配置され、図７（ａ），（ｂ）に示すように、支持部１２１との接触部位を除く部位全面と対向する第２電極１３２が形成される。
【００４３】
なお、支持部１２１との接触部位を除く第１電極１３１の下面１３１ａの表面部位の大きさ（側面１３１ｃ，１３１ｄからの距離）によっては、上述の方法以外にも、ガスを用いる化学気相成長法（ＣＶＤ法）による第２電極１３２の形成が可能である。この場合、第１電極１３１と半導体基板１１０との間の対向領域へのガスの回り込みによって、支持部１２１との接触部位を除く第１電極１３１の下面１３１ａと対向するように、第２電極１３２を形成することができる。そして、図示されない外部電極などを形成することにより、キャパシタ１３０を有する半導体装置１００が形成される。
【００４４】
このように本実施形態に係る半導体装置１００及びその製造方法によれば、半導体基板１１０と第１電極１３１との間に介在された埋め込み絶縁膜１２１ｂを選択的な配置である支持部１２１とすることで、第１電極１３１の支持部１２１との接触部位を、下面１３１ａのうちの一部のみに制限している。そして、支持部１２１との接触部位を除く下面１３１ａの部位上にも容量絶縁膜１３３を配置して、第１電極１３１上に配置される容量絶縁膜１３３の範囲を広くしている。したがって、第１電極１３１の表面のうち、側面１３１ｃ，１３１ｄ、上面１３１ｂ、及び下面１３１ａにおいて容量を形成することができるので、同一の電極構成において、キャパシタ１３０の対向面積をより広く取ることが可能であり、ひいてはキャパシタ１３０の容量値を大きくすることができる。また、同じ容量値であれば、厚さを薄くすることが可能である。
【００４５】
特に、本実施形態においては、第２電極１３２を、第１電極１３１の表面のうち、側面１３１ｃ，１３１ｂだけでなく、上面１３１ｂ及び支持部１２１との接触部位を除く下面１３１ａの部位全面にも対向配置させている。したがって、キャパシタ１３０の対向面積がより広く、ひいてはキャパシタの容量値をより大きな構成となっている。
【００４６】
なお、本実施形態においては、第１電極１３１が、第２梁構造体１３１ｆの長手方向に沿って一方向に長い支持部１２１により、支持される例を示した。しかしながら、支持部１２１による支持構造は上記例に限定されるものではない。例えば図８に示すように、第２梁構造体１３１ｆが、その一部として第１梁構造体１３１ｅよりも幅が太く、重心位置を含む幅広部１３１ｇを有し、それ以外の部位が第１梁構造体１３１ｅと等幅とされた構成としても良い。この場合、支持部１２１による支持箇所１２１ａを略正方形とすることができる。このように、第１電極１３１の形状によって、支持部１２１の形状や形成位置を調整することができる。図８は、第１電極１３１の変形例を示す平面図である。
【００４７】
また、側面同士が互いに対向しつつ間に第２電極１３２が配置された複数の対向側面１３１ｃを含む第１電極１３１としては、上記例に限定されるものではない。例えば図９（ａ）に示すように、櫛歯構造の第１電極１３１を採用することもできるし、図９（ｂ）に示すように、波型（蛇行型）構造の第１電極１３１を採用することもできる。さらには、梯子型構造（図９（ａ）に対して、櫛歯の先端が互いに連結された構造）の第１電極１３１を採用することもできる。図９（ａ），（ｂ）は、ともに第１電極１３１の変形例を示す平面図である。
【００４８】
また、本実施形態においては、支持部１２１により、第１電極１３１がその重心位置を含む１箇所で支持される例を示した。しかしながら、支持部１２１の位置は上記例に限定されるものではなく、複数箇所で支持される構成としても良い。例えば図１０に示す例においては、第１電極１３１を構成する複数の梁構造体の全てにおいて、その下面１３１ａの一部に支持部１２１が接触されている。このように複数箇所で支持する構成とすると、支持部１２１によって第１電極１３１をより安定して支持することができるので、例えば支持部１２１を等方性エッチングによって形成した際のスティッキングを効果的に抑制することができる。なお、支持部１２１による支持箇所が多いほど、容量を形成可能な下面１３１ａの面積が減少することとなる。したがって、複数箇所とする場合には、第１電極１３１の重心位置が中心となるように支持箇所を決定すると良い。図１０は、変形例を示す断面図であり、図２に対応している。
【００４９】
（第２実施形態）
次に、本発明の第２実施形態を、図１１に基づいて説明する。図１１は、第２実施形態に係る半導体装置の概略構成を示す断面図であり、第１実施形態に示した図２に対応している。
【００５０】
第２実施形態に係る半導体装置及びその製造方法は、第１実施形態と共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。また、本実施形態においては、本実施形態の特徴部分以外、第１実施形態と同一の構成要素については同一の符号を付与するものとする。
【００５１】
第１実施形態においては、第１電極１３１の支持部１２１との接触部位を除く下面１３１ａの部位と半導体基板１１０との間の対向領域に、第２電極１３２が隙間無く配置される例を示した。これに対し、本実施形態においては、例えば図１１に示すように、第１電極１３１の支持部１２１との接触部位を除く下面１３１ａの部位と半導体基板１１０との間の対向領域に空洞部１５０が形成され、支持部１２１との接触部位を除く下面１３１ａの一部に対して、第２電極１３２が対向配置されている。
【００５２】
このような構成とすると、支持部１２１との接触部位を除く下面１３１ａ全面に対して第２電極１３２が配置された構成（第１実施形態に示す構成）よりは、第１電極１３１と第２電極１３２の対向面積が小さく、形成される容量値も小さいものの、第１電極１３１の表面のうち、側面１３１ｃ，１３１ｄ、上面１３１ｂ、及び下面１３１ａの一部において容量を形成することができるので、従来よりもキャパシタ１３０の容量値を大きくすることができる。
【００５３】
（第３実施形態）
次に、本発明の第３実施形態を、図１２に基づいて説明する。図１２は、第３実施形態に係る半導体装置の概略構成を示す断面図であり、第１実施形態に示した図２に対応している。
【００５４】
第３実施形態に係る半導体装置及びその製造方法は、上述した各実施形態と共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。また、本実施形態においては、本実施形態の特徴部分以外、第１実施形態と同一の構成要素については同一の符号を付与するものとする。
【００５５】
上述した各実施形態においては、支持部１２１との接触部位を除く第１電極１３１の下面１３１ａの少なくとも一部に対して、第２電極１３２が対向配置される例を示した。これに対し、本実施形態においては、例えば図１２に示すように、第１電極１３１の支持部１２１との接触部位を除く下面１３１ａ全面と半導体基板１１０との間の対向領域に空洞部１５０が形成され、下面１３１ａを除く側面１３１ｃ，１３１ｄ及び上面１３１ｂに対して、第２電極１３２が対向配置されている。
【００５６】
このような構成においては、支持部１２１との接触部位を除く第１電極１３１の下面１３１ａに対して第２電極１３２を対向配置しなくとも良い。したがって、第１実施形態に示した製造方法において、ＣＶＤ法やスパッタなどの物理気相成長法（ＰＶＤ法）を用いて、多結晶シリコンや金属からなる第２電極１３２を形成することができる。
【００５７】
このような構成とすると、図１２に示すように、第２電極１３２の半導体基板１１０側の端部領域と第１電極１３１の下面１３１ａとの間で、容量絶縁膜１３３を介して多少なりとも容量Ｃ１を形成することが可能である。したがって、第１電極１３１の下面１３１ａに容量絶縁膜１３３が配置されない構成に比べて、キャパシタ１３０の容量値を大きくすることができる。
【００５８】
（第４実施形態）
次に、本発明の第４実施形態を、図１３に基づいて説明する。図１３は、第４実施形態に係る半導体装置の概略構成を示す断面図であり、第１実施形態に示した図２に対応している。
【００５９】
第４実施形態に係る半導体装置及びその製造方法は、上述した各実施形態と共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。また、本実施形態においては、本実施形態の特徴部分以外、第１実施形態と同一の構成要素については同一の符号を付与するものとする。
【００６０】
上述した各実施形態においては、半導体装置１００が、半導体基板１１０上に、第１電極１３１と第２電極１３２の２つの電極からなる１種類のキャパシタ１３０を有する例を示した。しかしながら、電極として第１電極１３１を含む３つ以上の電極を有し、複数の電極の一部が、異なる２つの電極とそれぞれ対向配置されて複数のキャパシタが形成され、複数のキャパシタが並列接続された構成としても良い。
【００６１】
本実施形態においては、図１３に示すように、上述した各実施形態同様、第１電極１３１が、その下面１３１ａの一部を支持箇所として支持部１２１（図１３においては図示略）によって半導体基板１１０上に支持されており、支持部１２１との接触部位を除く第１電極１３１の表面部位に容量絶縁膜１３３が配置されている。また、支持部１２１との接触部位を除く第１電極１３１の表面部位のうち、少なくとも側面１３１ｃ，１３１ｄ及び上面１３１ｂに対して対向する（図１３においては、側面１３１ｃ，１３１ｄ及び上面１３１ｂに対して対向する）ように、容量絶縁膜１３３上に第２電極１３４が配置されている。また、支持部１２１との接触部位を除く第１電極１３１の表面部位のうち、少なくとも側面１３１ｃ，１３１ｄ及び上面１３１ｂに対して対向し、且つ、第２電極１３４と第３電極１３５とを絶縁分離する（図１３においては、支持部１２１との接触部位を除く第１電極１３１の表面部位に対向する）ように、第２電極１３４上に容量絶縁膜１３６が配置されている。また、支持部１２１との接触部位を除く第１電極１３１の表面部位のうち、少なくとも側面１３１ｃ，１３１ｄ及び上面１３１ｂに対して対向する（図１３においては、支持部１２１との接触部位を除く第１電極１３１の表面部位に対向する）ように、容量絶縁膜１３６上に第３電極１３５が配置されている。
【００６２】
このように、半導体装置１００は、第１電極１３１と第２電極１３４との間に容量絶縁膜１３３が配置されたキャパシタ１３０ａと、第２電極１３４と第３電極１３５との間に容量絶縁膜１３６が配置されたキャパシタ１３０ｂの２種類のキャパシタ１３０を有している。また、第２電極１３４がそれぞれのキャパシタ１３０ａ，１３０ｂの一方の電極として兼用されており、これら２つのキャパシタ１３０ａ，１３０ｂは、図示されない配線部によって電気的に並列接続されている。
【００６３】
このような半導体装置１００は、上述した各実施形態に示した製造方法によって形成することができる。例えば図１３に示す構成は、第１実施形態に示した製造方法によって、容量絶縁膜１３３まで形成した後、第３実施形態に示した製造方法（例えばＣＶＤ法）によって、多結晶シリコンからなる第２電極１３４を形成する。そして、容量絶縁膜１３６を、容量絶縁膜１３３と同様の製造方法によって形成した後、第１実施形態に示した第２電極１３２の製造方法によって、第３電極１３５を形成すれば良い。なお、図１３に示す符号１６０は、各容量絶縁膜１３３，１３６と第２電極１３４の形成に伴って、半導体基板１１０上に形成された多層膜である。本実施形態においては、この多層膜１６０が、半導体基板１１０側から、シリコン酸化膜、多結晶シリコン膜、シリコン酸化膜の順で積層されている。
【００６４】
すなわち、複数種類のキャパシタを含む（３つ以上の電極を含む）半導体装置１００を形成する場合には、第１電極の形成後、容量絶縁膜の形成と第１電極以外の１つの電極の形成とを、第１電極以外の電極数に応じて繰り返し実行すれば良い。そして、第１電極以外の電極を形成する際には、第１電極１３１の下面側への配置有無に応じて、第１実施形態又は第３実施形態に示した方法を適宜選択すれば良い。
【００６５】
このように本実施形態に係る半導体装置１００及びその製造方法によれば、複数のキャパシタ１３０ａ，１３０ｂが並列接続されるので、上述した各実施形態に示す効果に加えて、半導体装置１００におけるキャパシタ１３０の容量値をさらに大きくすることができる。
【００６６】
また、第２電極１３４を２つのキャパシタ１３０ａ，１３０ｂにおいて兼用するので、半導体装置１００を小型化することもできる。
【００６７】
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
【００６８】
本実施形態においては、第１電極１３１の断面形状が略正方形である例を示した。しかしながら、第１電極１３１の断面形状は正方形に限定されるものではなく、それ以外の矩形状としても良いし、矩形状以外の形状としても良い。例えば図１４に示すように、第１電極１３１を、矩形状の角部が丸められた形状とすると、角部における電界集中を抑制することができる。このような第１電極１３１は、異方性エッチングのあと、等方性エッチングを施すことで形成することができる。また、平行四辺形や矩形以外の多角形状としても良い。さらには、対向面積を稼ぐために、表面に凹凸を有する形状としても良い。例えば、異方性エッチングの後、粗化処理（プラズマ処理や薬液によるエッチングなど）を施すことで、表面が粗化された第１電極１３１を形成することができる。図１４は、その他変形例を示す断面図である。
【００６９】
本実施形態においては、ＳＯＩ基板の半導体層１４０から第１電極１３１を形成する例を示した。しかしながら、絶縁膜を介して半導体基板上に、金属や多結晶シリコンからなる第１電極１３１を形成しても良い。
【図面の簡単な説明】
【００７０】
【図１】本発明の第１実施形態に係る半導体装置の概略構成を示す斜視図である。
【図２】図１のＩＩ−ＩＩ線に沿う断面図である。
【図３】図１のＩＩＩ−ＩＩＩ線に沿う断面図である。
【図４】（ａ），（ｂ）は、ともに第１電極形成工程を示す断面図である
【図５】（ａ），（ｂ）ともに支持部形成工程を示す断面図である。
【図６】（ａ），（ｂ）ともに容量絶縁膜形成工程を示す断面図である。
【図７】（ａ），（ｂ）ともに第２電極形成工程を示す断面図である。
【図８】第１電極の変形例を示す平面図である。
【図９】（ａ），（ｂ）は、ともに第１電極の変形例を示す平面図である。
【図１０】変形例を示す断面図である。
【図１１】第２実施形態に係る半導体装置の概略構成を示す断面図である。
【図１２】第３実施形態に係る半導体装置の概略構成を示す断面図である。
【図１３】第４実施形態に係る半導体装置の概略構成を示す断面図である。
【図１４】その他変形例を示す断面図である。
【符号の説明】
【００７１】
１００・・・半導体装置
１１０・・・半導体基板
１２１・・・支持部
１２１ｂ・・・埋め込み絶縁膜（絶縁膜）
１３０・・・キャパシタ
１３１・・・第１電極
１３１ａ・・・下面（対向部位、対向面）
１３１ｂ・・・上面（対向面の裏面）
１３１ｃ・・・対向側面
１３１ｄ・・・側面
１３２・・・第２電極
１３３・・・容量絶縁膜
【図１】
2008192997.tif 000003
【図２】
2008192997.tif 000004
【図３】
2008192997.tif 000005
【図４】
2008192997.tif 000006
【図５】
2008192997.tif 000007
【図６】
2008192997.tif 000008
【図７】
2008192997.tif 000009
【図８】
2008192997.tif 000010
【図９】
2008192997.tif 000011
【図１０】
2008192997.tif 000012
【図１１】
2008192997.tif 000013
【図１２】
2008192997.tif 000014
【図１３】
2008192997.tif 000015
【図１４】
2008192997.tif 000016