(57)【要約】【課題】短時間で、アナログ信号をデジタル信号に変換することができるＡＤ変換器を提供することである。【解決手段】ＡＤ変換器は、入力アナログデータを保持するアナログデータ蓄積部１１と、入力デジタルデータを、入力アナログデータの信号電圧の取り得る全電圧領域のうちの第１の電圧領域で変化する第１の基準電圧Ｖ１４ａにアナログ変換する第１のＤＡ変換器１３ｂと、入力デジタルデータを、全電圧領域のうちの第２の電圧領域で変化する第２の基準電圧Ｖ１４ｂにアナログ変換する第２のＤＡ変換器１３ｂと、入力アナログデータと第１の基準電圧Ｖ１４ａとを比較する第１の比較器１４ａと、入力アナログデータと第２の基準電圧Ｖ１４ｂとを比較する第２の比較器１４ｂと、第１の比較器１４ａ及び第２の比較器１４ｂの各々の比較結果において、状態が変化する時の対応するデジタルデータを保持するデジタルデータ蓄積部１６とを備えている。【選択図】図１
2008042885.tif 000002
【特許請求の範囲】
【請求項１】
入力アナログデータを保持するアナログデータ蓄積部と、
入力デジタルデータを、前記入力アナログデータの信号電圧の取り得る全電圧領域のうちの第１の電圧領域で変化する第１の基準電圧にアナログ変換する第１のＤＡ変換器と、
前記入力デジタルデータを、前記全電圧領域のうちの第２の電圧領域で変化する第２の基準電圧にアナログ変換する第２のＤＡ変換器と、
前記アナログデータ蓄積部からの前記入力アナログデータと前記第１の基準電圧とを比較する第１の比較器と、
前記アナログデータ蓄積部からの前記入力アナログデータと前記第２の基準電圧とを比較する第２の比較器と、
前記第１の比較器及び前記第２の比較器の各々の比較結果において、状態が変化する時の対応するデジタルデータを保持するデジタルデータ蓄積部とを備えている、ＡＤ変換器。
【請求項２】
請求項１に記載のＡＤ変換器において、
前記第１の電圧領域と前記第２の電圧領域とが足し合わされた領域は、前記全電圧領域を網羅している、請求項１に記載のＡＤ変換器。
【請求項３】
請求項２に記載のＡＤ変換器において、
前記第１の電圧領域の大きさは、前記第２の電圧領域の大きさと等しい、請求項２に記載のＡＤ変換器。
【請求項４】
請求項３に記載のＡＤ変換器において、
前記第１の電圧領域は、前記入力アナログデータの信号電圧の取り得る下限値から中間値までの範囲をカバーする領域であり、
前記第２の電圧領域は、前記入力アナログデータの信号電圧の取り得る中間値から上限値までの範囲をカバーする領域である、ＡＤ変換器。
【請求項５】
請求項４に記載のＡＤ変換器において、
前記第１の基準電圧は、前記入力アナログデータの信号電圧の下限値から中間値へ時間経過と共に上昇する電圧であり、
前記第２の基準電圧は、前記入力アナログデータの信号電圧の上限値から中間値へ時間経過と共に下降する電圧である、ＡＤ変換器。
【請求項６】
請求項４に記載のＡＤ変換器において、
前記第１の基準電圧は、前記入力アナログデータの信号電圧の中間値から上限値へ時間経過と共に上昇する電圧であり、
前記第２の基準電圧は、前記入力アナログデータの信号電圧の中間値から下限値へ時間経過と共に下降する電圧である、ＡＤ変換器。
【請求項７】
請求項４に記載のＡＤ変換器において、
前記第１の基準電圧は、前記入力アナログデータの信号電圧の中間値から上限値へ時間経過と共に上昇する電圧であり、
前記第２の基準電圧は、前記入力アナログデータの信号電圧の下限値から中間値へ時間経過と共に上昇する電圧である、ＡＤ変換器。
【請求項８】
請求項４に記載のＡＤ変換器において、
前記第１の基準電圧は、前記入力アナログデータの信号電圧の上限値から中間値へ時間経過と共に下降する電圧であり、
前記第２の基準電圧は、前記入力アナログデータの信号電圧の中間値から下限値へ時間経過と共に下降する電圧である、ＡＤ変換器。
【請求項９】
請求項１に記載のＡＤ変換器において、
前記第１の電圧領域の大きさは、前記第２の電圧領域の大きさと異なっている、ＡＤ変換器。
【請求項１０】
請求項１に記載のＡＤ変換器において、
前記第１の基準電圧の前記入力デジタルデータに対する変化率は、前記第２の基準電圧の前記入力デジタルデータに対する変化率と異なっている、Ａ／Ｄ変換器。
【請求項１１】
請求項１に記載のＡＤ変換器において、
前記第１のＤＡ変換器に入力される前記入力デジタルデータの取り得る範囲は、前記第２のＤＡ変換器に入力される前記デジタルデータの取り得る範囲と異なっている、ＡＤ変換器。
【請求項１２】
請求項１に記載のＡＤ変換器において、
前記第１の基準電圧が前記第１の電圧領域を変化する時間は、前記第２の基準電圧が前記第２の電圧領域を変化する時間と同一である、Ａ／Ｄ変換器。
【請求項１３】
請求項１に記載のＡＤ変換器において、
前記第１の電圧領域と前記第２の電圧領域とは重複領域を有しており、
前記入力アナログデータが前記重複領域に存在する場合には、前記デジタルデータ蓄積部に保持される前記デジタルデータの値を補正する補正回路をさらに備える、ＡＤ変換器。
【請求項１４】
請求項１に記載のＡＤ変換器において、
前記第１のＤＡ変換器及び前記第２のＤＡ変換器のうちの少なくとも一方の出力特性が線形特性ではない、Ａ／Ｄ変換器。
【請求項１５】
入力アナログデータを保持するアナログデータ蓄積部と、
入力デジタルデータを、前記入力アナログデータの信号電圧の取り得る全電圧領域のうちの任意の電圧領域を変化する基準電圧にアナログ変換する、少なくとも２つ以上のＤＡ変換器と、
前記アナログデータ蓄積部からの前記入力アナログデータと前記基準電圧とを比較する、前記ＤＡ変換器の個数と同数の比較器と、
前記複数個の比較器の各々の比較結果において、状態が変化する時の対応するデジタルデータを保持するデジタルデータ蓄積部とを備え、
前記少なくとも２つ以上のＤＡ変換器によってアナログ変換された前記基準電圧の各々が変化する前記任意の電圧領域が足し合わされた領域は、前記全電圧領域を網羅している、ＡＤ変換器。
【請求項１６】
入力アナログデータを保持するアナログデータ蓄積部と、
入力デジタルデータを、前記入力アナログデータの信号電圧の取り得る全電圧領域のうちの任意の電圧領域を変化する基準電圧にアナログ変換する、１つ又は２つ以上のＤＡ変換器と、
前記アナログデータ蓄積部からの前記入力アナログデータと前記基準電圧とを比較する、前記ＤＡ変換器の個数と同数の比較器と、
前記比較器における比較結果において、状態が変化する時の対応するデジタルデータを保持するデジタルデータ蓄積部とを備え、
前記１つのＤＡ変換器によってアナログ変換された前記基準電圧が変化する前記任意の電圧領域、又は前記２つ以上のＤＡ変換器によってアナログ変換された前記基準電圧の各々が変化する前記任意の電圧領域が足し合わされた領域は、前記全電圧領域を網羅しており、
前記１つ又は２つ以上のＤＡ変換器の出力特性は線形特性ではない、Ａ／Ｄ変換器。
【請求項１７】
暗時の入力アナログデータを保持する第１のアナログデータ蓄積部と、
露光時の入力アナログデータを保持する第２のアナログデータ蓄積部と、
入力デジタルデータを基準電圧にアナログ変換するＤＡ変換器と、
前記第１のアナログデータ蓄積部からの前記暗時の入力アナログデータと前記基準電圧とを比較する第１の比較器と、
前記第２のアナログデータ蓄積部からの前記露光時の入力アナログデータと前記基準電圧とを比較する第２の比較器と、
前記第１の比較器及び前記第２の比較器の各々の比較結果において、状態が変化する時のデジタルデータを保持するデジタルデータ蓄積部とを備えている、ＡＤ変換器。
【請求項１８】
暗時の入力アナログデータを保持する第１のアナログデータ蓄積部と、
露光時の入力アナログデータを保持する第２のアナログデータ蓄積部と、
入力デジタルデータを、前記露光時の入力アナログデータの信号電圧の取り得る下限値から中間値までの範囲をカバーするように変化する第１の基準電圧にアナログ変換する第１のＤＡ変換器と、
前記入力デジタルデータを、前記露光時の入力アナログデータの信号電圧の取り得る中間値から上限値までの範囲をカバーするように変化する第２の基準電圧に変換する第２のＤＡ変換器と、
前記第１のアナログデータ蓄積部からの前記暗時の入力アナログデータと前記第１の基準電圧とを比較する第１の比較器と、
前記第２のアナログデータ蓄積部からの前記露光時の入力アナログデータと前記第１の基準電圧とを比較する第２の比較器と、
前記第２のアナログデータ蓄積部からの前記露光時の入力アナログデータと前記第２の基準電圧とを比較する第３の比較器と、
前記第１の比較器、前記第２の比較器及び前記第３の比較器の各々の比較結果において、状態が変化する時の対応するデジタルデータを保持するデジタルデータ蓄積部とを備えている、ＡＤ変換器。
【請求項１９】
入力アナログデータを保持する第１のアナログデータ蓄積部と、
前記入力アナログデータから前記入力アナログデータの信号電圧が取り得る範囲の中間値を減算する減算回路と、
前記減算回路からの前記減算後の入力アナログデータを保持する第２のアナログデータ蓄積部と、
入力デジタルデータを、前記入力アナログデータの信号電圧の取り得る下限値から中間値までの範囲をカバーするように変化する基準電圧にアナログ変換するＤＡ変換器と、
前記第１のアナログデータ蓄積部からの前記入力アナログデータと前記基準電圧とを比較する第１の比較器と、
前記第２のアナログデータ蓄積部からの前記減算後の入力アナログデータと前記基準電圧とを比較する第２の比較器と、
前記第１の比較器及び前記第２の比較器の各々の比較結果において、状態が変化する時のデジタルデータを保持するデジタルデータ蓄積部とを備えている、ＡＤ変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ信号をデジタル信号に変換するＡＤ変換器に関するものであり、特に、アナログ信号からデジタル信号への変換を短時間で実施する機能を備えたＡＤ変換器を提供するものである。
【背景技術】
【０００２】
音楽や画像、動画などアナログデータとして従来記録されていたものが、品質及び利便性の高いデジタルデータとして記録されるようになってきている。アナログデータをデジタルデータに変換するために、ＡＤ変換器が用いられている。画像や動画の撮影には、ＣＣＤ(Charge Coupled Device)やＣＭＯＳセンサなどのイメージセンサが用いられ、アナログ値の画像出力信号をデジタル値に変換する信号処理を行う装置が増加している。また、各種装置の制御に用いるセンサ類についても、制御装置内での処理を容易にするために、アナログ値の出力信号をデジタル値に変換して用いるケースが増えている。このように、アナログ値をデジタル値に変換するＡＤ変換器の用途は増加している。
【０００３】
ＡＤ変換器の構成には種々の構成があるが、比較的簡易な構成を有するＡＤ変換器として、アナログ値の基準電圧を発生し、その基準電圧を徐々に変化させながら入力される信号電圧との比較を行い、基準電圧と信号電圧との大小関係が変化した時点の基準電圧の値から信号電圧の程度を判別してデジタル値に変換する方式のＡＤ変換器が提案されている（例えば、特許文献１参照）。
【０００４】
上記のＡＤ変換器では、例えば図１８に示すように、第１の期間Ｔ１に読み出して保持された選択信号線（φｓ）のアナログ信号を第２の期間Ｔ２にてデジタル信号に変換する。具体的には、サンプルホールド回路に保持されたアナログ信号（Ｖｓ）が比較器の一方の入力端子に入力されると共に、時間と共に電圧が高くなる基準電圧（Ｖｃ）が比較器の他方の入力端子に入力される一方で、クロック（ＣＬＫ）が入力されるデジタルカウンタの出力データ（ＤＡＴＡ）は一つずつ増加していく。アナログ信号（Ｖｓ）と基準電圧（Ｖｃ）とを比較する比較器の出力（Ｖｃｏｍｐ）は、アナログ信号（Ｖｓ）と基準電圧（Ｖｃ）とが一致する前後で状態が変化し、この状態が変化したときのデジタルカウンタの出力データ（ＤＡＴＡ）をラッチし、ラッチされた出力データ（ＤＡＴＡ）はアナログ信号（Ｖｓ）に対応したデジタル信号となる。
【特許文献１】特許第３５０７８００号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記のＡＤ変換器では、基準電圧を信号電圧の取り得る最小値から最大値まで変化させながら、信号電圧との比較を逐次行う必要があるため、アナログ信号からデジタル信号への変換に長時間を要するという問題があった。また、デジタル値の分解能を１ビット増加させるためには比較回数を２倍にする必要があるため、その長時間を要する変換時間はさらに倍程度にまで膨れ上がり、デジタル値のビット数の多い変換には一層問題となっている。
【０００６】
また、イメージセンサ等のアナログ信号をデジタル信号に変換するＡＤ変換器では、雑音を除去するために、各画素の暗時の出力値と露光時の出力値との差分を取って信号出力とすることが望ましく、アナログ信号の段階で差分を取る方法と、暗時のアナログ信号と露光時のアナログ信号のそれぞれをデジタル信号に変換した後に差分を取る方法とがあるが、後者の方法では、暗時と露光時の２回のデジタル変換を行うことが必要なので、アナログ信号からデジタル信号への変換に長時間を要していた。
【０００７】
前記に鑑み、本発明の目的は、短時間で、アナログ信号をデジタル信号に変換することができるＡＤ変換器を提供することである。
【課題を解決するための手段】
【０００８】
前記の目的を達成するために、本発明の第１の側面に係るＡＤ変換器は、本発明の第１の形態に係るＡＤ変換器は、入力アナログデータを保持するアナログデータ蓄積部と、入力デジタルデータを、入力アナログデータの信号電圧の取り得る全電圧領域のうちの第１の電圧領域で変化する第１の基準電圧にアナログ変換する第１のＤＡ変換器と、入力デジタルデータを、全電圧領域のうちの第２の電圧領域で変化する第２の基準電圧にアナログ変換する第２のＤＡ変換器と、アナログデータ蓄積部からの入力アナログデータと第１の基準電圧とを比較する第１の比較器と、アナログデータ蓄積部からの入力アナログデータと第２の基準電圧とを比較する第２の比較器と、第１の比較器及び第２の比較器の各々の比較結果において、状態が変化する時の対応するデジタルデータを保持するデジタルデータ蓄積部とを備えている。
【０００９】
本発明の第１の形態に係るＡＤ変換器において、第１の電圧領域と第２の電圧領域とが足し合わされた領域は、全電圧領域を網羅している。
【００１０】
本発明の第１の形態に係るＡＤ変換器において、第１の電圧領域の大きさは、第２の電圧領域の大きさと等しい。
【００１１】
本発明の第１の形態に係るＡＤ変換器において、第１の電圧領域は、入力アナログデータの信号電圧の取り得る下限値から中間値までの範囲をカバーする領域であり、第２の電圧領域は、入力アナログデータの信号電圧の取り得る中間値から上限値までの範囲をカバーする領域である。
【００１２】
本発明の第１の形態に係るＡＤ変換において、第１の基準電圧は、入力アナログデータの信号電圧の下限値から中間値へ時間経過と共に上昇する電圧であり、第２の基準電圧は、入力アナログデータの信号電圧の上限値から中間値へ時間経過と共に下降する電圧である。
【００１３】
本発明の第１の形態に係るＡＤ変換器において、第１の基準電圧は、入力アナログデータの信号電圧の中間値から上限値へ時間経過と共に上昇する電圧であり、第２の基準電圧は、入力アナログデータの信号電圧の中間値から下限値へ時間経過と共に下降する電圧である。
【００１４】
本発明の第１の形態に係るＡＤ変換器において、第１の基準電圧は、入力アナログデータの信号電圧の中間値から上限値へ時間経過と共に上昇する電圧であり、第２の基準電圧は、入力アナログデータの信号電圧の下限値から中間値へ時間経過と共に上昇する電圧である。
【００１５】
本発明の第１の形態に係るＡＤ変換器において、第１の基準電圧は、入力アナログデータの信号電圧の上限値から中間値へ時間経過と共に下降する電圧であり、第２の基準電圧は、入力アナログデータの信号電圧の中間値から下限値へ時間経過と共に下降する電圧である。
【００１６】
本発明の第１の形態に係るＡＤ変換器において、第１の電圧領域の大きさは、第２の電圧領域の大きさと異なっている。
【００１７】
本発明の第１の形態に係るＡＤ変換器において、第１の基準電圧の入力デジタルデータに対する変化率は、第２の基準電圧の入力デジタルデータに対する変化率と異なっている。
【００１８】
本発明の第１の形態に係るＡＤ変換器において、第１のＤＡ変換器に入力される入力デジタルデータの取り得る範囲は、第２のＤＡ変換器に入力されるデジタルデータの取り得る範囲と異なっている。
【００１９】
本発明の第１の形態に係るＡＤ変換器において、第１の基準電圧が第１の電圧領域を変化する時間は、第２の基準電圧が第２の電圧領域を変化する時間と同一である。
【００２０】
本発明の第１の形態に係るＡＤ変換器において、第１の電圧領域と第２の電圧領域とは重複領域を有しており、入力アナログデータが重複領域に存在する場合には、デジタルデータ蓄積部に保持されるデジタルデータの値を補正する補正回路をさらに備える。
【００２１】
本発明の第１の形態に係るＡＤ変換器において、第１のＤＡ変換器及び第２のＤＡ変換器のうちの少なくとも一方の出力特性が線形特性ではない。
【００２２】
本発明の第２の形態に係るＡＤ変換器は、入力アナログデータを保持するアナログデータ蓄積部と、入力デジタルデータを、入力アナログデータの信号電圧の取り得る全電圧領域のうちの任意の電圧領域を変化する基準電圧にアナログ変換する、少なくとも２つ以上のＤＡ変換器と、アナログデータ蓄積部からの入力アナログデータと基準電圧とを比較する、ＤＡ変換器の個数と同数の比較器と、複数個の比較器の各々の比較結果において、状態が変化する時の対応するデジタルデータを保持するデジタルデータ蓄積部とを備え、少なくとも２つ以上のＤＡ変換器によってアナログ変換された基準電圧の各々が変化する任意の電圧領域が足し合わされた領域は、全電圧領域を網羅している。
【００２３】
本発明の第３の形態に係るＡＤ変換器は、入力アナログデータを保持するアナログデータ蓄積部と、入力デジタルデータを、入力アナログデータの信号電圧の取り得る全電圧領域のうちの任意の電圧領域を変化する基準電圧にアナログ変換する、１つ又は２つ以上のＤＡ変換器と、アナログデータ蓄積部からの入力アナログデータと基準電圧とを比較する、ＤＡ変換器の個数と同数の比較器と、比較器における比較結果において、状態が変化する時の対応するデジタルデータを保持するデジタルデータ蓄積部とを備え、１つのＤＡ変換器によってアナログ変換された基準電圧が変化する任意の電圧領域、又は２つ以上のＤＡ変換器によってアナログ変換された基準電圧の各々が変化する任意の電圧領域が足し合わされた領域は、全電圧領域を網羅しており、１つ又は２つ以上のＤＡ変換器の出力特性は線形特性ではない。
【００２４】
本発明の第４の形態に係るＡＤ変換器は、暗時の入力アナログデータを保持する第１のアナログデータ蓄積部と、露光時の入力アナログデータを保持する第２のアナログデータ蓄積部と、入力デジタルデータを基準電圧にアナログ変換するＤＡ変換器と、第１のアナログデータ蓄積部からの暗時の入力アナログデータと基準電圧とを比較する第１の比較器と、第２のアナログデータ蓄積部からの露光時の入力アナログデータと基準電圧とを比較する第２の比較器と、第１の比較器及び第２の比較器の各々の比較結果において、状態が変化する時のデジタルデータを保持するデジタルデータ蓄積部とを備えている。
【００２５】
本発明の第５の形態に係るＡＤ変換器は、暗時の入力アナログデータを保持する第１のアナログデータ蓄積部と、露光時の入力アナログデータを保持する第２のアナログデータ蓄積部と、入力デジタルデータを、露光時の入力アナログデータの信号電圧の取り得る下限値から中間値までの範囲をカバーするように変化する第１の基準電圧にアナログ変換する第１のＤＡ変換器と、入力デジタルデータを、露光時の入力アナログデータの信号電圧の取り得る中間値から上限値までの範囲をカバーするように変化する第２の基準電圧に変換する第２のＤＡ変換器と、第１のアナログデータ蓄積部からの暗時の入力アナログデータと第１の基準電圧とを比較する第１の比較器と、第２のアナログデータ蓄積部からの露光時の入力アナログデータと第１の基準電圧とを比較する第２の比較器と、第２のアナログデータ蓄積部からの露光時の入力アナログデータと第２の基準電圧とを比較する第３の比較器と、第１の比較器、第２の比較器及び第３の比較器の各々の比較結果において、状態が変化する時の対応するデジタルデータを保持するデジタルデータ蓄積部とを備えている。
【００２６】
本発明の第６の形態に係るＡＤ変換器は、入力アナログデータを保持する第１のアナログデータ蓄積部と、入力アナログデータから入力アナログデータの信号電圧が取り得る範囲の中間値を減算する減算回路と、減算回路からの減算後の入力アナログデータを保持する第２のアナログデータ蓄積部と、入力デジタルデータを、入力アナログデータの信号電圧の取り得る下限値から中間値までの範囲をカバーするように変化する基準電圧にアナログ変換するＤＡ変換器と、第１のアナログデータ蓄積部からの入力アナログデータと基準電圧とを比較する第１の比較器と、第２のアナログデータ蓄積部からの減算後の入力アナログデータと基準電圧とを比較する第２の比較器と、第１の比較器及び第２の比較器の各々の比較結果において、状態が変化する時のデジタルデータを保持するデジタルデータ蓄積部とを備えている。
【発明の効果】
【００２７】
以上のように、本発明の第１〜第６の形態に係るＡＤ変換器によると、基準電圧を徐々に変化させながら信号電圧との比較を行うことにより、アナログ信号をデジタル信号に変換するＡＤ変換器において、アナログ信号からデジタル信号への変換時間を短縮することができる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の各実施形態について図面を参照しながら説明する。
【００２９】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るＡＤ変換器の構成を示している。
【００３０】
図１に示すＡＤ変換器は、信号レベル蓄積部１１と、デジタルカウンタ１２と、第１のＤＡ変換器（ＤＡＣ）１３ａ及び第２のＤＡ変換器（ＤＡＣ）１３ｂと、第１の比較器１４ａ及び第２の比較器１４ｂと、信号処理部１５と、デジタルデータ蓄積部１６とを含んでいる。
【００３１】
アナログデータ入力端子Ａｉｎからの入力アナログデータの信号レベルが信号レベル蓄積部１１に保持され出力される。一方で、クロックを入力するデジタルカウンタ１２からのデジタル出力が入力され、入力アナログデータの取り得る全電圧領域における第１の電圧領域で変化するアナログデータに第１のＤＡ変換器１４ａにて変換され第１の基準電圧Ｖ１４ａとして出力されると共に、入力アナログデータの取り得る全電圧領域における第２の電圧領域で変化するアナログデータに第２のＤＡ変換器１４ｂにて変換され第２の基準電圧Ｖ１４ｂとして出力される。
【００３２】
第１の比較器１４ａは、信号レベル蓄積部１１に保持された入力アナログデータの信号電圧と、第１のＤＡ変換器１３ａからの第１の基準電圧Ｖ１４ａとを順次比較する。同様に、第２の比較器１４ｂは、信号レベル蓄積部１１に保持された入力アナログデータの信号電圧と、第２のＤＡ変換器１３ｂからの第２の基準電圧Ｖ１４ｂとを順次比較する。このとき、第１の比較器１４ａでは、第１の基準電圧Ｖ１４ａの値が入力アナログデータの信号電圧の値を上回るか又は下回った時点で、出力状態が変化し、また、第２の比較器１４ｂでは、第２の基準電圧Ｖ１４ｂの値が入力アナログデータの信号電圧の値を上回るか又は下回った時点で、出力状態が変化する。デジタルカウンタ１２は、このように状態が変化した時点のデジタルデータを信号処理部１５を介してデジタルデータ蓄積部１６に保持し、保持されたデジタルデータはデジタルデータ出力端子Ｄｏｕｔから出力される。
【００３３】
ここで、本実施形態では、第１のＤＡ変換１４ａから出力され、入力アナログデータの取り得る全電圧領域における任意の第１の電圧領域で変化する第１の基準電圧Ｖ１４ａと、第２のＤＡ変換１４ｂから出力され、入力アナログデータの取り得る全電圧領域における任意の第２の電圧領域で変化する任意の第２の基準電圧Ｖ１４ｂと用いて同時に比較することで、次に具体的に述べるように、アナログデータからデジタルデータへの変換時間を短縮することが可能になる。
【００３４】
以下に、第１の基準電圧Ｖ１４ａの第１の電圧領域と第２の基準電圧Ｖ１４ｂの第２の電圧領域との具体的な例について説明する。
【００３５】
まず、図２に示すように、第１のＤＡ変換器１４ａは、入力アナログデータの信号電圧の取り得る全電圧領域Ａにおける第１の電圧領域ａ１として下限値から中間値（１／２Ｖｍ）へ線形的に変化する信号を第１の基準電圧Ｖ１４ａとして出力し（同（ａ）参照）、第２のＤＡ変換器１４ｂは、入力アナログデータの信号電圧の取り得る全電圧領域Ａにおける第２の電圧領域ａ２として上限値から中間値へ線形的に変化する信号を第２の基準電圧Ｖ１４ｂとして出力する（同（ｂ）参照）。
【００３６】
このように、図２（ａ）及び（ｂ）に示したように、入力アナログデータの信号電圧が取り得る全電圧領域Ａの下限値から上限値の範囲をカバーする、互いに重複しないが大きさの等しい２つの領域ａ１及びａ２で線形的に変化する基準電圧（Ｖ１４ａ、Ｖ１４ｂ）を出力するＤＡ変換器（１３ａ、１３ｂ）を設け、各基準電圧（Ｖ１４ａ、Ｖ１４ｂ）が入力される各比較器（１４ａ、１４ｂ）にて入力アナログデータと同時に比較することにより、デジタルデータをアナログデータに変換する時間を大幅に短縮することができる。すなわち、従来のＡＤ変換器では、図２（ｃ）に示すように、入力アナログデータの信号電圧が取り得る全電圧領域Ａの下限値から上限値へ変化する１種類の基準電圧Ｖｍと信号電圧との比較を行っていたが、当該従来のＡＤ変換器と比較すると、本実施形態に係るＡＤ変換器では約半分の時間で全アナログデータをデジタルデータに変換することができる。
【００３７】
また、図３（ａ）及び（ｂ）に示すように、入力アナログデータの信号電圧が取り得る全電圧領域Ａの下限値から上限値の範囲を、互いに重複しないが大きさの等しい２つの領域ａ１及びａ２でカバーするように、第１の電圧領域ａ１として中間値から上限値へ線形的に変化する第１の基準電圧Ｖ１４ａと、第２の電圧領域ａ２として中間値から下限値へ線形的に変化する第２の基準電圧Ｖ１４ｂとを用いても、上記と同様の効果が得られる。
【００３８】
また、図４（ａ）及び（ｂ）に示すように、入力アナログデータの信号電圧が取り得る全電圧領域Ａの下限値から上限値の範囲を、互いに重複しないが大きさの等しい２つの領域ａ１及びａ２でカバーするように、第１の電圧領域ａ１として中間値から上限値へ線形的に変化する第１の基準電圧Ｖ１４ａと、第２の電圧領域ａ２として下限値から中間値へ線形的に変化する第２の基準電圧Ｖ１４ｂとを用いても、上記と同様の効果が得られる。
【００３９】
また、図５（ａ）及び（ｂ）に示すように、入力アナログデータの信号電圧が取り得る全電圧領域Ａの下限値から上限値の範囲を、互いに重複しないが大きさの等しい２つの領域ａ１及びａ２でカバーするように、第１の電圧領域ａ１として上限値から中間値へ線形的に変化する第１の基準電圧Ｖ１４ａと、第２の電圧領域ａ２として中間値から下限値へ線形的に変化する第２の基準電圧Ｖ１４ｂとを用いても、上記と同様の効果が得られる。
【００４０】
一方、図６（ａ）及び（ｂ）に示すように、入力アナログデータの信号電圧が取り得る全電圧領域Ａの下限値から上限値の範囲をカバーする、互いに重複しないが大きさの異なる２つの第１の電圧領域ａ１（Ｖａから上限値のまでの領域）及び第２の電圧領域ａ２（下限値からＶａまでの領域）で線形的に変化する第１の基準電圧Ｖ１４ａ及び第２の基準電圧Ｖ１４ｂを用いることもできる。
【００４１】
このように、第１の電圧領域ａ１と第２の電圧領域ａ２の領域の大きさ（幅）を異ならせることにより、任意の領域の解像度を高めることができる。このようにして、低輝度部は荒い分解能でデジタル変換し、高輝度部は細かい分解能でデジタル変換することが可能となる。あるいは、低輝度部は細かい分解能でデジタル変換し、高輝度部は荒い分解能でデジタル変換することができる。
【００４２】
また、図７（ａ）及び（ｂ）に示すように、第１のＤＡ変換器１３ａの出力と第２のＤＡ変換器１３ｂの出力とをデジタルカウンタ１２の１ビット分の変化に対する電圧変化率が異なるように（第１の電圧領域ａ１における第１の基準電圧Ｖ１４ａの変化率と第２の電圧領域ａ２における第２の基準電圧Ｖ１４ｂの変化率とが異なるように）設定することもできる。これにより、要望する領域での分解能のみを高めることができる。このようにして、低輝度部は荒い分解能でデジタル変換し、高輝度部は細かい分解能でデジタル変換することが可能となる。あるいは、低輝度部は細かい分解能でデジタル変換し、高輝度部は荒い分解能でデジタル変換することができる。
【００４３】
また、第１のＤＡ変換器１３ａと第２のＤＡ変換器１３ｂへのデジタルカウンタ１２の有効ビット数を異なる設定にする、又は、デジタルカウンタ１２のビット領域を異なる設定にすることにより、第１の電圧領域ａ１と第２の電圧領域ａ２とを異なるものとし、要望する領域での分解能のみを高めることができる。例えば、第２のＤＡ変換器１３ｂへのデジタルカウンタ１２を第１のＤＡ変換器１３ａへのデジタルカウンタ１２の最下位ビットを除いたものに設定することにより、同じデジタルカウンタ１２の出力に対し、第１のＤＡ変換器１３ａは第２のＤＡ変換器１３ｂに対して２倍のビット数を変化することになる。これにより、第１のＤＡ変換器１３ａは第２のＤＡ変換器１３ｂに対して２倍の解像度を持つことになり、任意の領域での分解能のみを高めることができる。このようにして、低輝度部は荒い分解能でデジタル変換し、高輝度部は細かい分解能でデジタル変換することが可能となる。あるいは、低輝度部は細かい分解能でデジタル変換し、高輝度部は荒い分解能でデジタル変換することができる。
【００４４】
また、上述のように、第１のＤＡ変換器１３ａと第２のＤＡ変換器１３ｂへの入力ビット数を調節したり、１ビットの変化に対する出力値の変化量を調節することにより、第１のＤＡ変換器１３ａと第２のＤＡ変換器１３ｂとを、それぞれ第１の電圧領域ａ１及び第２の電圧領域ａ２を変化するのに要する時間を同じにして、第１の比較器２４ａ及び第２の比較器２４ｂにおける基準電圧と入力アナログデータとの比較を同時に行い、デジタル変換時間を短縮することができる。
【００４５】
さらに、図８（ａ）及び（ｂ）に示すように、入力アナログデータの信号電圧が取り得る全電圧領域Ａの下限値から上限値の範囲をカバーする、互いに重複する領域を有し大きさの異なる２つの第１の電圧領域ａ１（Ｖａから上限値までの領域）及び第２の電圧領域ａ３（下限値からＶｂまでの領域）で線形的に変化する第１の基準電圧Ｖ１４ａ及び第２の基準電圧Ｖ１４ｂを用いることもできる。
【００４６】
このように、第１の電圧領域ａ１と第２の電圧領域ａ３の一部の領域を重複させて、重複領域に入力アナログデータが存在した場合は、例えば補正回路を設けてデジタル出力を定めることにより、第１の電圧領域ａ１と第２の電圧領域ａ３とのつなぎ目における不連続性を緩和すればよい。すなわち、第１の電圧領域ａ１で変化する第１の基準電圧Ｖ１４ａと第２の電圧領域ａ３で変化する第２の基準電圧Ｖ１４ｂとに分けて比較を行う場合には、第１の基準電圧Ｖ１４ａと第２の基準電圧Ｖ１４ｂとのつなぎ目部分でデジタル出力の線形性が崩れるため、出力画像が不自然になる可能性があるが、つなぎ目部分で補正を加えるように補正回路を設けることで、この不自然さを緩和することができる。また、第１のＤＡ変換器１３ａと第２のＤＡ変換器１３ｂの特性ばらつきにより、第１の基準電圧Ｖ１４ａが変化する電圧領域と第２の基準電圧Ｖ１４ｂが変化する電圧領域とが重複したり、逆に電圧領域間に隙間が形成したりする場合における変換誤差を緩和することができる。
【００４７】
また、図９（ａ）及び（ｂ）に示すように、第１のＤＡ変換器１３ａ及び第２のＤＡ変換器１３ｂのうちの少なくとも一方の出力特性が線形特性ではない特性に設定することもできる。このようにすると、第１の電圧領域ａ１と第２の電圧領域ａ２とのつなぎ目における不連続性を緩和することができる。この場合、線形特性ではない特性として、二次関数、対数関数、指数関数などで表現される特性、又は、これらの組み合わせで表現される特性を設定すればよい。また、出力特性として局所的に曲線を持たせるようにしても、第１の電圧領域ａ１と第２の電圧領域ａ２とのつなぎ目における不連続性を緩和することができる。また、この場合も、図９（ａ）及び（ｂ）に示すように、入力アナログデータの信号電圧が取り得る全電圧領域Ａの下限値から上限値の範囲をカバーするように第１の電圧領域ａ１と第２の電圧領域ａ２とを設定するとよいが、第１の電圧領域ａ１と第２の電圧領域ａ２の大きさは異なる場合であっても等しい場合であってもよい。
【００４８】
（第２の実施形態）
図１０は、本発明の第２の実施形態に係るＡＤ変換器の構成を示している。
【００４９】
図１０に示すＡＤ変換器は、信号レベル蓄積部１１と、デジタルカウンタ１２と、第１〜第３のＤＡ変換器（ＤＡＣ）１３ａ〜１３ｃと、第１〜第３の比較器１４ａ〜１４ｃと、信号処理部１５と、デジタルデータ蓄積部１６とを含んでいる。
【００５０】
図１０に示すＡＤ変換器の構成は、前述した第１の実施形態に係る図１に示したＡＤ変換器と比較すると、ＤＡ変換器の個数が３つであり、比較器の個数が３つである点で異なり、その他の構成部分は対応する図１に示した構成部分と同様であるので、以下では、本実施形態に特徴となる部分を中心に説明する。
【００５１】
すなわち、第１の実施形態では、入力アナログデータの信号電圧の取り得る全電圧領域Ａのうちの任意の２つの電圧領域で変化させる２つの基準電圧を用いた場合について説明したが、本実施形態の図１１（ａ）〜（ｃ）に示すように、全電圧領域Ａをカバーする３つの電圧領域ｂ１〜ｂ３で変化させる３つの基準電圧を用いるように、ＤＡ変換器及び比較器をそれぞれ３つ設ける構成とすることにより、入力アナログデータと基準電圧との比較を同時に複数領域で行って変換速度をさらに高めることができる（なお、図１１では、３つの電圧領域ｂ１〜ｂ３を均等に分けている場合を一例としている。）。また、３つの電圧領域ｂ１〜ｂ３が全電圧領域Ａをカバーするように設定していることで、すべての入力アナログデータに対して変換を行うことができる。
【００５２】
以上のように、第１及び第２の実施形態から、少なくとも２つ以上のＤＡ変換器と該ＤＡ変換器と同数の比較器を備え、ＤＡ変換器の数と同数の各基準電圧を用い、各基準電圧が変化する電圧領域によって全電圧領域Ａをカバーするように構成することで、変換速度を高めると共に全てのアナログデータに対する変換が可能である。
【００５３】
また、この場合、各基準電圧の対応する電圧領域における変化のさせ方は、第１の実施形態と同様に、図２〜図９に示すような場合とすればよい。すなわち、少なくとも２つ以上のＤ／Ａ変換器の各基準電圧が変化する各電圧領域の幅や変化の方向は種々の形態を任意に設定でき、少なくとも２つ以上のＤ／Ａ変換器の各出力特性も一致しても一致していなくてもよい。このようにして、低輝度部は荒い分解能でデジタル変換し、高輝度部は細かい分解能でデジタル変換することが可能となる。あるいは、低輝度部は細かい分解能でデジタル変換し、高輝度部は荒い分解能でデジタル変換することができる。
【００５４】
また、以上では、少なくとも２つ以上のＤＡ変換器と該ＤＡ変換器と同数の比較器を備え、ＤＡ変換器の数と同数の各基準電圧を用い、各基準電圧が変化する電圧領域によって全電圧領域Ａをカバーするように構成する場合について説明したが、少なくとも１つ以上のＤＡ変換器と該ＤＡ変換器と同数の比較器を備え、ＤＡ変換器の数と同数の各基準電圧を用い、各基準電圧が変化する電圧領域によって全電圧領域Ａをカバーするように構成した場合であって、且つ、ＤＡ変換器の出力特性が線形特性ではない特性とすることもできる。このようにすると、要望する領域での分解能のみを高めることができる。例えば、抵抗分割型のＤ／Ａ変換器において基準電圧を生成する抵抗群の各抵抗値を少しずつ異なる値にすることで入力デジタル値に対する出力電圧を任意の特性とすることができる。また、同一値の抵抗群に対して各入力デジタル値間における抵抗素子の数を変化させることで入力デジタル値に対する出力電圧を任意の特性とすることができる。
【００５５】
（第３の実施形態）
図１２は、本発明の第３の実施形態に係るＡＤ変換器の構成を示している。
【００５６】
図１２に示すＡＤ変換器は、信号レベル蓄積部２１ａと、暗時信号レベル蓄積部２１ｂと、デジタルカウンタ２２と、第１のＤＡ変換器（ＤＡＣ）２３ａ及び第２のＤＡ変換器（ＤＡＣ）２３ｂと、第１の比較器２４ａ及び第２の比較器２４ｂと、信号処理部２５と、デジタルデータ蓄積部２６とを含んでいる。
【００５７】
図１２に示すＡＤ変換器の構成は、前述した第１の実施形態に係る図１に示したＡＤ変換器と比較すると、アナログデータ入力端子Ａｄｉｎから入力される暗時における入力アナログデータの信号レベルを保持する暗時信号レベル蓄積部２１ｂを備えた点で異なり、その他の構成部分は対応する図１に示した構成部分と同様であるので、以下では、本実施形態に特徴となる部分を中心に説明する。
【００５８】
ここで、イメージセンサの出力値をデジタル値に変換する場合、画素ごとのばらつきや熱雑音等のノイズ成分を除去することが望ましく、その目的で、画素をリセットした状態である暗時における出力値と画素に光が入ってその光量分の信号が出力される露光時における出力値との差分をとる方法が一般的に用いられているが、本実施形態に係るＡＤ変換器は、そのような場合を考慮した構成を備えたものである。
【００５９】
すなわち、本実施形態に係るＡＤ変換器では、第１の比較器２４ａが、暗時信号レベル蓄積部２１ｂに保持された暗時における入力アナログデータの信号電圧と、第１のＤＡ変換器２３ａから入力される第１の基準電圧Ｖ２４ａとを比較すると共に、第２の比較器２４ｂが、信号レベル蓄積部２１ａに保持された入力アナログデータ（露光時における入力アナログデータ）の信号電圧と、第２のＤＡ変換器２３ｂから入力される第２の基準電圧Ｖ２４ｂとを比較する。なお、ここでは、暗時における入力アナログデータの信号電圧と比較する第１の基準電圧Ｖ２４ａと、露光時における入力アナログデータの信号電圧と比較する第２の基準電圧Ｖ２４ｂとしては、図１３（ａ）及び（ｂ）に示すように、入力アナログデータの信号電圧の取り得る全電圧領域Ａの上限値から下限値までの値の範囲で変化する基準電圧を用いている。よってこの場合は、第１のＤＡ変換器２３ａ及び第２のＤＡ変換器２３ｂの２つを設ける必要は必ずしもなく、図１３（ａ）及び（ｂ）に示す基準電圧を発生するＤＡ変換器を１つ設けて、第１の比較器２４ａ及び第２の比較器２４ｂに入力するように構成してもよい。
【００６０】
本発明の第３の実施形態に係るＡＤ変換器によると、第１の比較器２４ａ及び第２の比較２４ｂにおいて、暗時における入力アナログデータと露光時の入力アナログデータとを、同時に基準電圧（Ｖ２４ａ、２４ｂ）と比較することにより、暗時の入力アナログデータと露光時の入力アナログデータとを同時にデジタルデータに変換することができる。その結果、暗時における入力アナログデータと露光時の入力アナログデータとを短期間でデジタル変換することができる。
【００６１】
−第３の実施形態の変形例−
上記の暗時における入力アナログデータは、基本的に取り得る値が露光時の入力アナログデータに比べて狭くより限定的な範囲である。このため、露光時における入力アナログデータとの比較については、前述した第１の実施形態のように、露光時における入力アナログデータの取り得る全電圧領域Ａの範囲内であって下限値と中間値との間を変化する基準電圧と中間値と上限値との間で変化する基準電圧とを用いて比較すると同時に、暗時における入力アナログデータについては、該入力アナログデータの取り得る範囲をカバー可能な下限値と中間値との間で変化する基準電圧を用いて比較すればよい。
【００６２】
そこで、本変形例では、図１４に示すように、暗時における入力アナログデータと該入力アナログデータの取り得る範囲をカバーする範囲で変化する図１５（ａ）に示す第１の基準電圧Ｖ２４ａとを比較するように、第１のＤＡ変換器２３ａ及び第１の比較器２４ａを構成している。さらに、露光時における入力アナログデータと該入力アナログデータの中間値から上限値に変化する図１５（ｂ）に示す第２の基準電圧Ｖ２４（ｂ−１）とを比較するように、第２のＤＡ変換器２３（ｂ−１）及び第２の比較器２４（ｂ−１）を構成すると共に、露光時における入力アナログデータと該入力アナログデータの下限値から中間値に変化する図１５（ｃ）に示す第３の基準電圧Ｖ２４（ｂ−２）とを比較するように、第３のＤＡ変換器２３（ｂ−２）及び第３の比較器２４（ｂ−２）を構成している。
【００６３】
このようにすると、暗時の入力アナログデータと露光時の入力アナログデータとを同時で且つより短時間でデジタルデータに変換することができる。
【００６４】
なお、本変形例においても、第１のＤＡ変換器２３ａ及び第３のＤＡ変換器（ｂ−１）の２つを設ける代わりに、図１４（ａ）及び（ｃ）に示す基準電圧を発生する１つのＤＡ変換器を設ける構成でもよい。
【００６５】
（第４の実施形態）
図１６は、本発明の第４の実施形態に係るＡＤ変換器の構成を示している。
【００６６】
図１６に示すＡＤ変換器は、第１の信号レベル蓄積部３１ａ及び第２の信号レベル蓄積部３１ｂと、デジタルカウンタ３２と、ＤＡ変換器（ＤＡＣ）３３と、第１の比較器３４ａ及び第２の比較器３４ｂと、信号処理部３５と、デジタルデータ蓄積部３６と、演算部３７とを含んでいる。
【００６７】
図１６に示すＡＤ変換器の構成は、前述した第１の実施形態に係る図１に示したＡＤ変換器と比較すると、アナログデータ入力端子Ａｉｎから入力される入力アナログデータに対して演算を行って出力する演算部３７と該演算部３７の出力の信号レベルを保持する第２の信号レベル蓄積部３１ｂとを備える一方で、ＤＡ変換器としてＤＡ変換器３３の１つのみ設けている点で異なり、その他の構成部分は対応する図１に示した構成部分と同様であるので、以下では、本実施形態に特徴となる部分を中心に説明する。
【００６８】
アナログデータ入力端子Ａｉｎから入力される入力アナログデータの信号レベルは第１の信号レベル蓄積部３１ａに保持される一方で、アナログデータ入力端子Ａｉｎから入力される入力アナログデータの値から、該入力アナログデータの取り得る範囲の中間値を差し引いた値が、第２の信号レベル蓄積部３１ｂに保持される。第１の比較器３４ａでは、第２の信号レベル蓄積部３１ｂに保持されたデータと、ＤＡ変換器３３から入力され、入力アナログデータの取り得る範囲の下限値から中間値へ変化する図１７（ａ）に示す基準電圧Ｖ３４ａとが比較されると同時に、第２の比較器３４ｂでは、第１の信号レベル蓄積部３１ａに保持されたデータと、ＤＡ変換器３３から入力され、基準電圧Ｖ３４ａと同じ図１７（ｂ）に示す基準電圧３４ｂとが比較される。このようにすると、デジタルカウンタ３２は、本来カウントすべき値の半分まででカウントを終了させることができるので、入力アナログデータからデジタルデータへの変換時間を短縮することが可能となる。
【００６９】
なお、以上で説明した本発明の第１〜第４の実施形態において、上記実施例の場合に限定されるものではなく、例えば、以下のような場合であっても、本発明は同様に実施可能である。
【００７０】
まず、上記では撮像素子としてMOSトランジスタによる画像選択を行う方式の場合を例に説明したが、例えばCCD方式による撮像素子の場合であってもよい。
【００７１】
また、上記第３及び第４の実施形態では、基準電圧の値として信号電圧の取り得る値の中間値で分けて２種類発生させる場合について説明したが、中間値で２つの範囲に区切って基準電圧を設ける場合に限らず、第１の実施形態のように、信号電圧の取り得る全電圧領域の範囲内であれば別の区切り方で基準電圧を設けてもよい。
【００７２】
さらに、上記第４及び第５の実施形態では、基準電圧の値として信号電圧の取り得る範囲を２つの範囲に区切って基準値を２つ設ける場合について説明したが、第２の実施形態のように、信号電圧の取り得る全電圧領域の範囲をカバーする３つ以上の範囲で変化する基準電圧を用いることもでき、その場合には、用いる基準電圧の数に応じた個数の比較器を用いて構成すればよい。
【産業上の利用可能性】
【００７３】
本発明は、基準電圧を徐々に変化させながら信号電圧との比較を行うことにより、アナログ信号をデジタル信号に変換するＡＤ変換器にとって有用である。
【図面の簡単な説明】
【００７４】
【図１】本発明の第１の実施形態に係るＡＤ変換器の構成例を示す図である。
【図２】（ａ）〜（ｃ）は、本発明の第１の実施形態における比較器に入力する基準電圧を従来例における基準電圧と比較して示す図であり、（ａ）及び（ｂ）は、本発明の第１の実施形態で用いる基準電圧を示しており、（ｃ）は、従来例における基準電圧を示している。
【図３】（ａ）及び（ｂ）は、本発明の第１の実施形態における比較器に入力する基準電圧の変形例を示す図である。
【図４】（ａ）及び（ｂ）は、本発明の第１の実施形態における比較器に入力する基準電圧の変形例を示す図である。
【図５】（ａ）及び（ｂ）は、本発明の第１の実施形態における比較器に入力する基準電圧の変形例を示す図である。
【図６】（ａ）及び（ｂ）は、本発明の第１の実施形態における比較器に入力する基準電圧の変形例を示す図である。
【図７】（ａ）及び（ｂ）は、本発明の第１の実施形態における比較器に入力する基準電圧の変形例を示す図である。
【図８】（ａ）及び（ｂ）は、本発明の第１の実施形態における比較器に入力する基準電圧の変形例を示す図である。
【図９】（ａ）及び（ｂ）は、本発明の第１の実施形態における比較器に入力する基準電圧の変形例を示す図である。
【図１０】本発明の２の実施形態に係るＡＤ変換器の構成例を示す図である。
【図１１】（ａ）〜（ｃ）は、本発明の第２の実施形態における比較器に入力する基準電圧を示す図である。
【図１２】本発明の第３の実施形態に係るＡＤ変換器の構成例を示す図である。
【図１３】（ａ）及び（ｂ）は、本発明の第３の実施形態における比較器に入力する基準電圧を示す図である。
【図１４】本発明の第３の実施形態の変形例に係るＡＤ変換器の構成例を示す図である。
【図１５】（ａ）〜（ｃ）は、本発明の第３の実施形態の変形例における比較器に入力する基準電圧を示す図である。
【図１６】本発明の第４の実施形態に係るＡＤ変換器の構成例を示す図である。
【図１７】（ａ）及び（ｂ）は、本発明の第４の実施形態における比較器に入力する基準電圧を示す図である。
【図１８】従来のＡＤ変換器の動作を説明するためのタイミングチャートである。
【符号の説明】
【００７５】
１１  信号レベル蓄積部
１２  デジタルカウンタ
１３ａ  第１のＤＡ変換器（ＤＡＣ）
１３ｂ  第２のＤＡ変換器（ＤＡＣ）
１４ａ  第１の比較器
１４ｂ  第２の比較器
１５  信号処理部
１６  デジタルデータ蓄積部
２１ａ  信号レベル蓄積部
２１ｂ  暗時信号レベル蓄積部
２２  デジタルカウンタ
２３ａ  第１のＤＡ変換器（ＤＡＣ）
２３ｂ  第２のＤＡ変換器（ＤＡＣ）
２３（ｂ−１）  第２のＤＡ変換器（ＤＡＣ）
２３（ｂ−２）  第３のＤＡ変換器（ＤＡＣ）
２４ａ  第１の比較器
２４ｂ  第２の比較器
２４（ｂ−１）  第２の比較器
２４（ｂ−２）  第３の比較器
２５  信号処理部
２６  デジタルデータ蓄積部
３１ａ  第１の信号レベル蓄積部
３１ｂ  第２の信号レベル蓄積部
３２  デジタルカウンタ
３３  ＤＡ変換器
３４ａ  第１の比較器
３４ｂ  第２の比較器
３５  信号処理部
３６  デジタルデータ蓄積部
３７  演算部
Ａｉｎ  アナログデータ入力端子
Ａｄｉｎ  暗時アナログテータ入力端子
Ｄｏｕｔ  デジタルデータ出力端子
【図１】
2008042885.tif 000003
【図２】
2008042885.tif 000004
【図３】
2008042885.tif 000005
【図４】
2008042885.tif 000006
【図５】
2008042885.tif 000007
【図６】
2008042885.tif 000008
【図７】
2008042885.tif 000009
【図８】
2008042885.tif 000010
【図９】
2008042885.tif 000011
【図１０】
2008042885.tif 000012
【図１１】
2008042885.tif 000013
【図１２】
2008042885.tif 000014
【図１３】
2008042885.tif 000015
【図１４】
2008042885.tif 000016
【図１５】
2008042885.tif 000017
【図１６】
2008042885.tif 000018
【図１７】
2008042885.tif 000019
【図１８】
2008042885.tif 000020