(57)【要約】    【課題】ＡＡＭスクリーン処理（セルにおける階調値の重心を求める処理を含む処理）を，実用上，問題のない速度で実行可能な画像処理回路を、提供することにある。    【解決手段】ＡＡＭスクリーン処理を行うための画像処理回路３０を、ラスタデータを“セルサイズ＋垂直シフト量−２”個記憶可能な入力ラスタバッファ２１等を設けることによって、"４・ｋ＋１"番目〜"４・ｋ＋４"番目の各ラスタデータの入力時に、ｋ段目のセルに関する演算処理を行う回路（各ラスタデータの入力時に、ｋ段目のセルに関する演算処理を分散して行う回路）として構成（設計・製造）しておく。    【選択図】  図５
2008042822.tif 000002
【特許請求の範囲】
【請求項１】
処理対象画像データが表している処理対象画像上に、Ｘ方向にＭ個，Ｙ方向にＮ個，並んだ画素群を構成要素とするセルが，Ｘ方向にＤｘ画素ずつずれ，Ｙ方向にＤｙ画素ずつずれるように，複数個，配置されていると見なして、前記処理対象画像データから、各画素の階調を変更した処理済画像データを生成するための画像処理回路であって、
前記処理対象画像の，Ｘ方向に並んだ１ライン分の画素に関する画素値からなるラスタデータを，（Ｎ−１）個，記憶可能な入力ラスタバッファと、
前記ラスタデータを構成する画素値が，順次，入力されるデータ更新回路であって、入力された各画素値で，前記メモリ上の，最も過去に記憶されたラスタデータ中の，同一画素に関する画素値を書き換えるデータ更新回路と、
それぞれ、１つのセルに関するＭ×Ｎ個の画素値を記憶可能な複数のセルバッファと、
それぞれ、前記複数のセルバッファに記憶されたセルに関するＭ×Ｎ個の画素値から，前記セルにおける階調値の重心を求める処理を含む処理を行うことによって、前記処理済画像データの，前記セルに関するデータを生成して出力する複数のスクリーン処理回路と、
"ｋ・（Ｎ−１）＋１"番目のラスタデータが前記データ更新回路に入力されているときに、前記データ更新回路に入力されているラスタデータと、前記入力ラスタバッファに記憶されているラスタデータとに基づき、ｋ段目の各セルに関する画素値を，前記複数のセルバッファのいずれかに、順次、記憶させる制御処理を行う制御回路と
を備えることを特徴とする画像処理回路。
【請求項２】
処理対象画像データが表している処理対象画像上に、Ｘ方向にＭ個，Ｙ方向にＮ個，並んだ画素群を構成要素とするセルが，Ｘ方向にＤｘ画素ずつずれ，Ｙ方向に（Ｎ−１）画素ずつずれるように，複数個，配置されていると見なして、前記処理対象画像データから、各画素の階調を変更した処理済画像データを生成するための画像処理回路であって、
前記処理対象画像の，Ｘ方向に並んだ１ライン分の画素に関する画素値からなるラスタデータを，（Ｎ−１）個，記憶可能な入力ラスタバッファと、
前記ラスタデータを構成する画素値が，順次，入力されるデータ更新回路であって、入力された各画素値で，前記メモリ上の，最も過去に記憶されたラスタデータ中の，同一画素に関する画素値を書き換えるデータ更新回路と、
それぞれ、１つのセルに関するＭ×Ｎ個の画素値を記憶可能な第１乃至第（Ｎ−１）のセルバッファと、
それぞれ、前記第１乃至前記第（Ｎ−１）のセルバッファに記憶されたセルに関するＭ×Ｎ個の画素値から，前記セルにおける階調値の重心を求める処理を含む処理を行うことによって、前記処理済画像データの，前記セルに関するデータを生成して出力する第１乃至第（Ｎ−１）のスクリーン処理回路と、
"ｋ・（Ｎ−１）＋１"番目のラスタデータが前記データ更新回路に入力されているときに、前記データ更新回路に入力されているラスタデータと、前記入力ラスタバッファに記憶されているラスタデータとに基づき、ｋ段目の各セルに関する画素値を，前記第１乃至前記第（Ｎ−１）のセルバッファのいずれかに、順次、記憶させる制御処理を行う制御回路と
を備えることを特徴とする画像処理回路。
【請求項３】
前記制御回路が行う前記制御処理が、
第Ｌ（Ｌ＝１〜Ｎ−１）のセルバッファに、Ｘ方向の順番がＬ番目のセルを含む，Ｘ方向に（Ｎ−２）個置きに並んだ各セルに関する画素値を記憶させる処理である
ことを特徴とする請求項２記載の画像処理回路。
【請求項４】
処理対象画像データが表している処理対象画像上に、Ｘ方向にＭ個，Ｙ方向にＮ個，並んだ画素群を構成要素とするセルが，Ｘ方向にＤｘ画素ずつずれ，Ｙ方向にＤｙ画素ずつずれるように，複数個，配置されていると見なして、前記処理対象画像データから、各画素の階調を変更した処理済画像データを生成するための画像処理回路であって、
前記処理対象画像の，Ｘ方向に並んだ１ライン分の画素に関する画素値からなるラスタデータを，（Ｎ＋Ｄｙ−２）個，記憶可能な入力ラスタバッファと、
前記ラスタデータを構成する画素値が，順次，入力されるデータ更新回路であって、入力された各画素値で，前記メモリ上の，最も過去に記憶されたラスタデータ中の，同一画素に関する画素値を書き換えるデータ更新回路と、
１つのセルに関するＭ×Ｎ個の画素値を記憶可能なセルバッファと、
前記セルバッファに記憶されたセルに関するＭ×Ｎ個の画素値から，前記セルにおける階調値の重心を求める処理を含む処理を行うことによって、前記処理済画像データの，当該セルに関するデータを生成して出力するスクリーン処理回路と、
"ｋ・（Ｎ−１）＋１"番目のラスタデータの前記データ更新回路への入力が開始されてから、"ｋ・（Ｎ−１）＋２"番目のラスタデータの前記データ更新回路への入力が開始されるまでの間に、入力中のラスタデータと、前記入力ラスタバッファに記憶されている"（ｋ−１）・（Ｎ−１）＋１"番目〜"ｋ・（Ｎ−１）"番目のラスタデータとを利用して、前記セルバッファに、ｋ段目の，幾つかのセルに関する画素値を，セル毎に，記憶させる処理と、前記入力ラスタバッファに記憶されている"（ｋ−１）・（Ｎ−１）＋１"番目〜"ｋ・（Ｎ−１）＋１"番目のラスタデータのみを利用して、前記セルバッファに、ｋ段目の，残りの各セルに関する画素値を，セル毎に，記憶させる処理を行う制御回路と
を備えることを特徴とする画像処理回路。
【請求項５】
処理対象画像データが表している処理対象画像上に、Ｘ方向にＭ個，Ｙ方向にＮ個，並んだ画素群を構成要素とするセルが，Ｘ方向にＤｘ画素ずつずれ，Ｙ方向に（Ｎ−１）画素ずつずれるように，複数個，配置されていると見なして、前記処理対象画像データから、各画素の階調を変更した処理済画像データを生成するための画像処理回路であって、
前記処理対象画像の，Ｘ方向に並んだ１ライン分の画素に関する画素値からなるラスタデータを，（２Ｎ−３）個，記憶可能な入力ラスタバッファと、
前記ラスタデータを構成する画素値が，順次，入力されるデータ更新回路であって、入力された各画素値で，前記メモリ上の，最も過去に記憶されたラスタデータ中の，同一画素に関する画素値を書き換えるデータ更新回路と、
１つのセルに関するＭ×Ｎ個の画素値を記憶可能なセルバッファと、
前記セルバッファに記憶されたセルに関するＭ×Ｎ個の画素値から，前記セルにおける階調値の重心を求める処理を含む処理を行うことによって、前記処理済画像データの，当該セルに関するデータを生成して出力するスクリーン処理回路と、
"ｋ・（Ｎ−１）＋１"番目のラスタデータが前記データ更新回路に入力されている場合には、前記データ更新回路に入力されているラスタデータと、前記入力ラスタバッファに記憶されている"（ｋ−１）・（Ｎ−１）＋１"番目〜"ｋ・（Ｎ−１）"番目のラスタデータとを利用して、前記セルバッファに、ｋ段目の，Ｘ方向に（Ｎ−２）個置きに並んだ各セルに関する画素値を，セル毎に，記憶させる第１制御処理を行い、"ｋ・（Ｎ−１）＋２"番目〜"ｋ・（Ｎ−１）＋Ｎ−１"番目のラスタデータが前記データ更新回路に入力されている場合には、前記入力ラスタバッファに記憶されている"（ｋ−１）・（Ｎ−１）＋１"番目〜"ｋ・（Ｎ−１）＋１"番目のラスタデータのみを利用して、前記セルバッファに、ｋ段目の，残りの各セルに関する画素値を，セル毎に，記憶させる第２制御処理を行う制御回路と
を備えることを特徴とする画像処理回路。
【請求項６】
前記制御回路が行う前記第１制御処理が、
前記セルバッファに、Ｘ方向の順番が１番目のセルを含む各セルに関する画素値を，セル毎に，記憶させる処理であり、
前記制御回路が行う前記第２制御処理が、
"ｋ・（Ｎ−１）＋Ｌ"番目（Ｌ＝２〜Ｎ−１）のラスタデータが前記データ更新回路に入力されているときに、Ｘ方向の順番がＬ番目のセルを含む各セルに関する画素値を，セル毎に，記憶させる処理である
ことを特徴とする請求項５記載の画像処理回路。
【請求項７】
請求項１乃至請求項６のいずれかに記載の画像処理回路を、備え、
前記画像処理回路に処理対象画像データを入力することによって得られた処理済画像データを用いて印刷を行う
ことを特徴とする印刷装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理回路と印刷装置とに、関する。
【背景技術】
【０００２】
一般的な電子写真式の印刷装置（プリンタ、複合機等の印刷を行う装置）は、印刷時に、処理対象画像データ（ＰＣから送られてきた画像データ／ＰＣから送られてきたデータに基づきＣＰＵが生成した画像データ）に対して、ラスタ方向に画素を探索しながら１画素単位でインデックス値を参照し，そのインデックス値に対応したガンマテーブルと入力階調値とから、出力階調値を求めるスクリーン処理が行われる装置となっている。そして、そのような内容のスクリーン処理は、ハードウェア化が容易なものであるため、一般的な電子写真式の印刷装置は、スクリーン処理を行うための画像処理回路が搭載された装置（スクリーン処理がＣＰＵではなく画像処理回路によって行われる装置）ともなっている。
【０００３】
また、電子写真式の印刷装置の中には、階調性と高解像度を両立させるため、上記のような内容のスクリーン処理ではなく、図７に示したようなセル単位で階調値の重心を求め、セル全体の階調値合計を保存しながら重心を基準にしてドットを成長させる形のスクリーン処理が行われるようにした装置（例えば、特許文献１参照。）も、存在している。ただし、そのようなスクリーン処理（以下、ＡＡＭスクリーン処理と表記する）を，実用上，問題のない速度で実行可能な画像処理回路が開発できていないため、既存の印刷装置は、ＣＰＵにＡＡＭスクリーン処理を行わせる都合上、比較的に高機能なＣＰＵを搭載した装置となっている。
【０００４】
【特許文献１】特開２００６−２５２２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
そこで、本発明の課題は、ＡＡＭスクリーン処理のようなスクリーン処理（セルにおける階調値の重心を求める処理を含む処理）を，実用上，問題のない速度で実行可能な画像処理回路，高機能なＣＰＵを用いなくても製造することが出来る印刷装置を、提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明の第１の態様の画像処理回路は、処理対象画像データが表している処理対象画像上に、Ｘ方向にＭ個，Ｙ方向にＮ個，並んだ画素群を構成要素とするセルが，Ｘ方向にＤｘ画素ずつずれ，Ｙ方向にＤｙ画素ずつずれるように，複数個，配置されていると見なして、処理対象画像データから、各画素の階調を変更した処理済画像データを生成するための画像処理回路であって、処理対象画像の，Ｘ方向に並んだ１ライン分の画素に関する画素値からなるラスタデータを，（Ｎ−１）個，記憶可能な入力ラスタバッファと、ラスタデータを構成する画素値が，順次，入力されるデータ更新回路であって、入力された各画素値で，メモリ上の，最も過去に記憶されたラスタデータ中の，同一画素に関する画素値を書き換えるデータ更新回路と、それぞれ、１つのセルに関するＭ×Ｎ個の画素値を記憶可能な複数のセルバッファと、それぞれ、複数のセルバッファに記憶されたセルに関するＭ×Ｎ個の画素値から，セルにおける階調値の重心を求める処理を含む処理を行うことによって、処理済画像データの，セルに関するデータを生成して出力する複数のスクリーン処理回路と、"ｋ・（Ｎ−１）＋１"番目のラスタデータがデータ更新回路に入力されているときに、データ更新回路に入力されているラスタデータと、入力ラスタバッファに記憶されているラスタデータとに基づき、ｋ段目の各セルに関する画素値を，複数のセルバッファのいずれかに、順次、記憶させる制御処理を行う制御回路とを、備える。
【０００７】
また、本発明の第２の態様の画像処理回路は、処理対象画像データが表している処理対象画像上に、Ｘ方向にＭ個，Ｙ方向にＮ個，並んだ画素群を構成要素とするセルが，Ｘ方向にＤｘ画素ずつずれ，Ｙ方向に"Ｎ−１"画素ずつずれるように，複数個，配置されていると見なして、処理対象画像データから、各画素の階調を変更した処理済画像データを生成するための画像処理回路は、処理対象画像の，Ｘ方向に並んだ１ライン分の画素に関する画素値からなるラスタデータを，（Ｎ−１）個，記憶可能な入力ラスタバッファと、
ラスタデータを構成する画素値が，順次，入力されるデータ更新回路であって、入力された各画素値で，メモリ上の，最も過去に記憶されたラスタデータ中の，同一画素に関する画素値を書き換えるデータ更新回路と、それぞれ、１つのセルに関するＭ×Ｎ個の画素値を記憶可能な第１乃至第（Ｎ−１）のセルバッファと、それぞれ、第１乃至第（Ｎ−１）のセルバッファに記憶されたセルに関するＭ×Ｎ個の画素値から，セルにおける階調値の重心を求める処理を含む処理を行うことによって、処理済画像データの，セルに関するデータを生成して出力する第１乃至第（Ｎ−１）のスクリーン処理回路と、"ｋ・（Ｎ−１）＋１"番目のラスタデータがデータ更新回路に入力されているときに、データ更新回路に入力されているラスタデータと、入力ラスタバッファに記憶されているラスタデータとに基づき、ｋ段目の各セルに関する画素値を，第１乃至第（Ｎ−１）のセルバッファのいずれかに、順次、記憶させる制御処理を行う制御回路とを備える。
【０００８】
すなわち、セルの縦サイズ（本発明におけるＮに相当）が５であり、垂直シフト量が４（＝Ｎ−１）であるＡＡＭスクリーン処理（図７参照）用のプログラムを単純にハードウェア化した画像処理回路は、５番目のラスタデータ（ｋ＝１の場合における"ｋ・（Ｎ−１）＋１"番目のラスタデータに相当）入力されている最中に、１段目の各セルに関する演算が行われ、６番目〜８番目のラスタデータが入力されている最中には、各ラスタデータを記憶する処理のみが行われ、その後、同様の処理が繰り返される回路となる。従って、そのような画像処理回路は、各セルに対する演算処理が完了する速度で、ラスタデータを供給しなければならない回路となる。そして、ＡＡＭスクリーン処理時に，各セルに対して行われる演算処理は，結構時間がかかるもの（その完了までに必要とするクロック数が比較的に多いもの）であるため、ＡＡＭスクリーン処理用のプログラムを単純にハードウェア化した画像処理回路は、通常の速度でラスタデータを供給できない回路となってしまうが、本発明の第１，第２の態様の画像処理回路は、"ｋ・（Ｎ−１）＋１"番目のラスタデータ入力時に、複数のスクリーン処理回路／第１乃至第（Ｎ−１）のスクリーン処理回路によって、各セルに関する演算処理が分散して行われる回路となっている。このため、本発明の第１，第２の態様の画像処理回路は、ＡＡＭスクリーン処理のようなスクリーン処理（セルにおける階調値の重心を求める処理を含む処理）を，実用上，問題のない速度で実行可能な回路となっていると言うことが出来る。
【０００９】
本発明の，第２の態様の画像処理回路の制御回路としては、さまざまなものを採用可能であり、例えば、制御処理として、第Ｌ（Ｌ＝１〜Ｎ−１）のセルバッファに、Ｘ方向の順番がＬ番目のセルを含む，Ｘ方向に（Ｎ−２）個置きに並んだ各セルに関する画素値を記憶させる処理を行う制御回路を採用しておくことが出来る。
【００１０】
また、本発明の第３の態様の画像処理回路は、処理対象画像データが表している処理対象画像上に、Ｘ方向にＭ個，Ｙ方向にＮ個，並んだ画素群を構成要素とするセルが，Ｘ方向にＤｘ画素ずつずれ，Ｙ方向にＤｙ画素ずつずれるように，複数個，配置されていると見なして、処理対象画像データから、各画素の階調を変更した処理済画像データを生成するための画像処理回路であって、処理対象画像の，Ｘ方向に並んだ１ライン分の画素に関する画素値からなるラスタデータを，（Ｎ＋Ｄｙ−２）個，記憶可能な入力ラスタバッファと、ラスタデータを構成する画素値が，順次，入力されるデータ更新回路であって、入力された各画素値で，メモリ上の，最も過去に記憶されたラスタデータ中の，同一画素に関する画素値を書き換えるデータ更新回路と、１つのセルに関するＭ×Ｎ個の画素値を記憶可能なセルバッファと、セルバッファに記憶されたセルに関するＭ×Ｎ個の画素値から，セルにおける階調値の重心を求める処理を含む処理を行うことによって、処理済画像データの，当該セルに関するデータを生成して出力するスクリーン処理回路と、  "ｋ・（Ｎ−１）＋１"番目のラスタデータの前記データ更新回路への入力が開始されてから、"ｋ・（Ｎ−１）＋２"番目のラスタデータの前記データ更新回路への入力が開始されるまでの間に、入力中のラスタデータと、入力ラスタバッファに記憶されている"（ｋ−１）・（Ｎ−１）＋１"番目〜"ｋ・（Ｎ−１）"番目のラスタデータとを利用して、セルバッファに、ｋ段目の，幾つかのセルに関する画素値を，セル毎に，記憶させる処理と、入力ラスタバッファに記憶されている"（ｋ−１）・（Ｎ−１）＋１"番目〜"ｋ・（Ｎ−１）＋１"番目のラスタデータのみを利用して、セルバッファに、ｋ段目の，残りの各セルに関する画素値を，セル毎に，記憶させる処理を行う制御回路とを備える。
【００１１】
また、本発明の第４の態様の画像処理回路は、処理対象画像データが表している処理対象画像上に、Ｘ方向にＭ個，Ｙ方向にＮ個，並んだ画素群を構成要素とするセルが，Ｘ方向にＤｘ画素ずつずれ，Ｙ方向に"Ｎ−１"画素ずつずれるように，複数個，配置されていると見なして、処理対象画像データから、各画素の階調を変更した処理済画像データを生成するための画像処理回路であって、処理対象画像の，Ｘ方向に並んだ１ライン分の画素に関する画素値からなるラスタデータを，（２Ｎ−３）個，記憶可能な入力ラスタバッファと、ラスタデータを構成する画素値が，順次，入力されるデータ更新回路であって、入力された各画素値で，メモリ上の，最も過去に記憶されたラスタデータ中の，同一画素に関する画素値を書き換えるデータ更新回路と、１つのセルに関するＭ×Ｎ個の画素値を記憶可能なセルバッファと、セルバッファに記憶されたセルに関するＭ×Ｎ個の画素値から，セルにおける階調値の重心を求める処理を含む処理を行うことによって、処理済画像データの，当該セルに関するデータを生成して出力するスクリーン処理回路と、"ｋ・（Ｎ−１）＋１"番目のラスタデータがデータ更新回路に入力されている場合には、データ更新回路に入力されているラスタデータと、入力ラスタバッファに記憶されている"（ｋ−１）・（Ｎ−１）＋１"番目〜"ｋ・（Ｎ−１）"番目のラスタデータとを利用して、セルバッファに、ｋ段目の，Ｘ方向に（Ｎ−２）個置きに並んだ各セルに関する画素値を，セル毎に，記憶させる第１制御処理を行い、"ｋ・（Ｎ−１）＋２"番目〜"ｋ・（Ｎ−１）＋Ｎ−１"番目のラスタデータがデータ更新回路に入力されている場合には、入力ラスタバッファに記憶されている"（ｋ−１）・（Ｎ−１）＋１"番目〜"ｋ・（Ｎ−１）＋１"番目のラスタデータのみを利用して、セルバッファに、ｋ段目の，残りの各セルに関する画素値を，セル毎に，記憶させる第２制御処理を行う制御回路とを備える。
【００１２】
すなわち、本発明の第３，第４の態様の画像処理回路は、スクリーン処理回路を複数個設ける代わりに、ラスタデータをより多く記憶可能な入力ラスタバッファ等を設けることによって、"ｋ・（Ｎ−１）＋２"番目〜"ｋ・（Ｎ−１）＋Ｎ−１"番目のラスタデータの入力時にも、ｋ段目のセルに関する演算処理が行えるようにした回路となっている。従って、本発明の第３，第４の態様の画像処理回路も、ＡＡＭスクリーン処理のようなスクリーン処理（セルにおける階調値の重心を求める処理を含む処理）を，実用上，問題のない速度で実行可能な回路となっていると言うことが出来る。
【００１３】
本発明の第４の態様の画像処理回路の制御回路としても、さまざまなものを採用可能であり、例えば、第１制御処理として、セルバッファに、Ｘ方向の順番が１番目のセルを含む各セルに関する画素値を，セル毎に，記憶させる処理を行い、第２制御処理として、"ｋ・（Ｎ−１）＋Ｌ"番目（Ｌ＝２〜Ｎ−１）のラスタデータがデータ更新回路に入力されているときに、Ｘ方向の順番がＬ番目のセルを含む各セルに関する画素値を，セル毎に，記憶させる処理を行う制御回路を採用しておくことが出来る。
【００１４】
そして、本発明の印刷装置は、上記のような構成を有する画像処理回路を備え、その画像処理回路に処理対象画像データを入力することによって得られた処理済画像データを用いて印刷を行う装置（ＣＰＵではなく、画像処理回路が，ＡＡＭスクリーン処理のような処理を行う装置）となっている。従って、本発明の印刷装置は、高機能なＣＰＵを用いなくても製造することが出来る装置（安価に製造できる装置）となっていると言うことが出来る。
【発明を実施するための最良の形態】
【００１５】
以下、本発明を実施するための最良の形態を、図面を参照して詳細に説明する。
【００１６】
《第１実施形態》
図１に示したように、本発明の第１実施形態に係る印刷装置１０は、操作パネル１１とコントローラ１２と印刷エンジン１３とを備えた装置である。また、印刷装置１０は、本装置用のプリンタドライバがインストールされているＰＣ（パーソナルコンピュータ）と、パラレルケーブルやＬＡＮケーブルで接続されて使用される装置となっている。
【００１７】
本印刷装置１０が備える操作パネル１１は、ユーザとの間のインタフェース手段として、印刷装置１０に設けられているユニットである。この操作パネル１１は、ＬＣＤ，複数個のＬＥＤ及び押しボタンスイッチ等で構成されたものとなっている。
【００１８】
印刷エンジン１３は、電子写真式の印刷を行うユニットである。コントローラ１２は、ＰＣから送信されてきた印刷データに応じた内容の印刷を印刷エンジン１３に行わせる処理等を実行可能なユニットである。このコントローラ１２は、図７に示したＡＡＭスクリーン処理〔セルサイズが，５×５（各請求項におけるＮ×Ｍに相当）であり、セルの垂直シフト量が４（＝Ｎ−１）であるＡＡＭスクリーン処理〕を行うための，図２に示した構成の画像処理回路２０を備え、印刷エンジン１３に供給するデータを，この画像処理回路２０を利用して生成するユニットとなっている。
【００１９】
画像処理回路２０（図２）が備える入力ラスタバッファ２１は、図示してあるように、４個のラスタデータを記憶可能なＲＡＭである。なお、図において“ラスタ０”〜“ラスタ３”とは、それぞれ、今回，入力が開始されたラスタデータの４回前〜１回前に入力されたラスタデータのことである。
【００２０】
アドレスカウンタ２７は、新たなラスタデータの入力が開始される度に、０〜８１９１までのアドレスを順次出力する処理を開始する回路である。図から明らかなように、本画像処理回路２０は、このアドレスカウンタ２７が出力するアドレスが，入力ラスタバッファ２１に対する読出アドレス及び書込アドレスとして使用される回路となっている。より具体的には、画像処理回路２０は、アドレスカウンタ２７が出力するアドレス（入力ラスタバッファ２１から出力させたデータのアドレス）に、入力ラスタバッファ２１からの，過去，３回分のデータと、入力されたデータとからなる３２ビットのデータが書き戻されるように〔“ラスタ３”の要素として記憶されていたデータ（画素値）が，“ラスタ２”の要素として記憶され、“ラスタ２”の要素として記憶されていたデータが，“ラスタ１”の要素として記憶され、“ラスタ１”の要素として記憶されていたデータが，“ラスタ０”の要素として記憶され、入力されたデータが，“ラスタ３”の要素として記憶されるように〕、構成された回路となっている。
【００２１】
画像処理回路２０が備える４つのセルバッファ２３1〜２３4（図には、２つのセルバッファ２３1，２３4のみを表示してある）は、いずれも、Ｎ×Ｍ（本実施形態では、Ｎ＝Ｍ＝５）個の画素値（１セル分の画素値）を記憶可能なバッファである。
【００２２】
セル切り出し回路２８は、アドレスカウンタ２７と同期的に動作する回路である。また、セル切り出し回路２８は、何番目のラスタデータ（先頭のラスタデータが，１番目のラスタデータ）を処理中であるかを管理するためのカウンタを備えた回路であると共に、そのカウンタの値に基づき、"４・ｋ＋１"番目のラスタデータ（請求項１，２における"ｋ・（Ｎ−１）＋１"番目のラスタデータに相当）が入力されている間は、各セルバッファ２３L（Ｌ＝１〜４）が、Ｘ方向（ラスタデータ中に画素値が含まれる各画素の並び方向）の順番がＬ番目のセルを含む，Ｘ方向に，３個置き（請求項３における“Ｎ−２”個置きに相当）に並んだ（それらの間に，３個のセルが存在するように選択した）各セルに関する画素値を取り込むように、セルバッファ２３1〜２３4を制御する（セルバッファ２３1〜２３4に対してライトイネーブル信号を出力する）処理を実行する回路となっている。
【００２３】
すなわち、セル切り出し回路２８は、例えば、５番目のラスタデータの入力中には（ｋ＝１の場合には）、セルバッファ２３1に、図３（Ａ）に黒線枠で示してある各セルに関する画素値を記憶させ、セルバッファ２３2に、図３（Ｂ）に黒線枠で示してある各セルに関する画素値を記憶させ、セルバッファ２３3に、図３（Ｃ）に黒線枠で示してある各セルに関する画素値を記憶させ、セルバッファ２３4に、図３（Ｄ）に黒線枠で示してある各セルに関する画素値を記憶させる回路となっている。
【００２４】
画像処理回路２０（図２）が備える各ＡＡＭスクリーン処理回路２４L（Ｌ＝１〜４）は、セル切り出し回路２８の制御下，各セルバッファ２３Lに記憶されたＭ×Ｎ個の画素値（階調値）から、階調値の重心を求める処理等を行うことにより、当該セルに関するＡＡＭスクリーン処理済データ（画像処理回路２０が出力するデータの一部）を生成して出力する回路（１セル分のＡＡＭスクリーン処理を行う回路）である。
【００２５】
書込回路２５は、各ＡＡＭスクリーン処理回路２４Lから出力されるデータを、出力ラスタバッファ２６の適切な位置に書き込む回路である。そして、本画像処理回路２０は、この出力ラスタバッファ２６に書込回路２５によって書き込まれたデータ（出力ラスタバッファ２６を利用して書込回路２５が並び替えたデータ）を最終出力として出力する回路となっている。
【００２６】
以上の説明から明らかなように、本実施形態に係る印刷装置１０が備える画像処理回路２０は、図４に模式的に示したように、"４・ｋ＋１"番目のラスタデータが入力されている最中だけに（図４では、５番目のラスタデータの入力時と、９番目のラスタデータの入力時）、セルの切り出しが可能なデータがその内部に存在している状態をとる回路となっている。ただし、画像処理回路２０は、"４・ｋ＋１"番目のラスタデータ入力時に、４個のＡＡＭスクリーン処理回路２４1〜２４4によって、ｋ段目の各セルに関する演算処理が分散して行われる回路であるため、この画像処理回路２０を用いておけば、実用上、問題のない速度でＡＡＭスクリーン処理を行えることになる。そして、本実施形態に係る印刷装置１０は、そのような画像処理回路２０によって、ＡＡＭスクリーン処理が行われる装置であるため、高機能なＣＰＵを用いることなく製造可能な装置となっていると言うことが出来る。
【００２７】
《第２実施形態》
本発明の第２実施形態に係る印刷装置は、上記した画像処理回路２０の代わりに、図７に示したＡＡＭスクリーン処理を行うための，図５に示した構成の画像処理回路３０が用いられた装置（以下、印刷装置１０と表記する）である。
【００２８】
すなわち、第２実施形態に係る印刷装置１０に用いられている画像処理回路３０は、７個のラスタデータを記憶可能な入力ラスタバッファ３１を備えたものとなっている。なお、図５において“ラスタ０”〜“ラスタ６”とは、それぞれ、今回，入力が開始されたラスタデータの７回前〜１回前に入力されたラスタデータのことである。
【００２９】
アドレスカウンタ３７は、アドレスカウンタ２７と同様に、新たなラスタデータの入力が開始される度に、０〜８１９１までのアドレスを順次出力する処理を開始する回路である。また、画像処理回路３０は、画像処理回路２０と同様に、アドレスカウンタ３７が出力するアドレス（入力ラスタバッファ３１から出力させたデータのアドレス）に、入力ラスタバッファ３１から出力させた，過去，６回分のデータ（最古の８ビットデータを除いた６個の８ビットデータ）と、入力されたデータとからなる５６ビットのデータが書き戻されるように〔“ラスタＰ”（Ｐ＝６〜１）の要素として記憶されていたデータ（画素値）が，“ラスタＰ−１”の要素として記憶され、入力されたデータが，“ラスタ６”の要素として記憶されるように〕、構成された回路となっている。
【００３０】
セルバッファ３３は、Ｎ×Ｍ（本実施形態では、Ｎ＝Ｍ＝５）個の画素値（１セル分の画素値）を記憶可能なバッファである。
【００３１】
マルチプレクサ３２は、入力されている８種の８ビットデータの中の，セル切り出し回路３８から指定された５種のデータを組み合わせた４０ビットデータを、セルバッファ３３に供給する回路である。
【００３２】
セル切り出し回路３８は、何番めのラスタデータ（先頭のラスタデータが，１番目のラスタデータ）を処理中であるかを管理するためのカウンタを備えた、アドレスカウンタ３７と同期的に動作する回路である。
【００３３】
そして、セル切り出し回路３８は、当該カウンタの値に基づき、"４・ｋ＋１"番目のラスタデータ（請求項４，５における"ｋ・（Ｎ−１）＋１"番目のラスタデータに相当）が入力されている場合には、入力されているラスタデータと、入力ラスタバッファ３１に記憶されている"４・（ｋ−１）＋１"番目〜"４・ｋ"番目のラスタデータ（請求項４，５における"（ｋ−１）・（Ｎ−１）＋１"番目〜"ｋ・（Ｎ−１）"番目のラスタデータに相当）とを組み合わせた４０ビットデータを出力するように、マルチプレクサ３２を制御し、"４・ｋ＋１"番目のラスタデータではないラスタデータが入力されている場合には、入力ラスタバッファ３１に記憶されている"４・（ｋ−１）＋１"番目〜"４・ｋ＋１"番目のラスタデータを組み合わせた４０ビットデータを出力するように、マルチプレクサ３２を制御する回路となっている。
【００３４】
さらに、セル切り出し回路３８は、"４・ｋ＋Ｌ"番目（Ｌ＝１〜４）のラスタデータが入力されている場合は、Ｘ方向の順番がＬ番目のセルを含む，Ｘ方向に，３個置きに並んだ各セルに関する画素値（図３参照）を取り込むように、セルバッファ２３1〜２３4を制御する回路ともなっている。
【００３５】
ＡＡＭスクリーン処理回路３４は、ＡＡＭスクリーン処理回路２４Lと同じ回路であり、書込回路３５は、ＡＡＭスクリーン処理回路３４が出力する各データを、出力ラスタバッファ３６の適切な位置に書き込む回路である。そして、本画像処理回路３０は、この出力ラスタバッファ３６に書込回路３５によって書き込まれたデータ（出力ラスタバッファ３６を利用して書込回路３５が並び替えたデータ）を最終出力として出力する回路となっている。
【００３６】
以上の説明から明らかなように、本実施形態に係る印刷装置１０が備える画像処理回路３０は、スクリーン処理回路を複数個設ける代わりに、ラスタデータをより多く記憶可能な入力ラスタバッファ３１等を設けることによって、図６に模式的に示したように、"４・ｋ＋２"番目〜"４・ｋ＋４"番目のラスタデータの入力時にも、ｋ段目のセルに関する演算処理が行えるようにした回路となっている。従って、この画像処理回路３０も、ＡＡＭスクリーン処理のようなスクリーン処理（セルにおける階調値の重心を求める処理を含む処理）を，実用上，問題のない速度で実行可能な回路となっていると言うことが出来る。また、そのような画像処理回路３０が用いられている装置である第２実施形態に係る印刷装置１０も、高機能なＣＰＵを用いることなく製造可能な装置となっていると言うことができる。
【００３７】
《変形形態》
上記した印刷装置１０，画像処理回路２０，３０は、各種の変形を行うことが出来る。例えば、画像処理回路２０，３０を、垂直シフト量やセルサイズが上記したものとは異なる回路や、垂直シフト量やセルサイズを指定可能な回路に変形することが出来る。また、各実施形態の印刷装置１０は、いわゆるプリンタであったが、印刷装置１０で用いられている技術（画像処理回路２０，３０）を用いて、プリンタ以外の印刷装置（複合機、ファクシミリ等）を実現しても良いことなどは、当然のことである。
【図面の簡単な説明】
【００３８】
【図１】本発明の第１実施形態に係る印刷装置の構成図。
【図２】第１実施形態に係る印刷装置に用いられている画像処理回路の構成図。
【図３】第１実施形態に係る画像処理回路が備えるセル切り出し回路の機能を説明するための図。
【図４】第１実施形態に係る画像処理回路の動作の説明図。
【図５】本発明の第２実施形態に係る印刷装置に用いられている画像処理回路の構成図。
【図６】第１実施形態に係る画像処理回路の動作の説明図。
【図７】ＡＡＭスクリーン処理の説明図。
【符号の説明】
【００３９】
１０  印刷装置、  １１  操作パネル、  １２  コントローラ
１３  印刷エンジン、  ２０，３０  画像処理回路
２１，３１  入力ラスタバッファ、  ２３1〜２３4，３３  セルバッファ
２４1〜２４4，３４  ＡＡＭスクリーン処理回路
２５，３５  書込回路、  ２６，３６  出力ラスタバッファ
２７，３７  アドレスカウンタ、  ２８，３８  セル切り出し回路
３２  マルチプレクサ
【図１】
2008042822.tif 000003
【図２】
2008042822.tif 000004
【図３】
2008042822.tif 000005
【図４】
2008042822.tif 000006
【図５】
2008042822.tif 000007
【図６】
2008042822.tif 000008
【図７】
2008042822.tif 000009