(57)【要約】【課題】信号出力の高速化を実現することが可能な２次元の固体撮像装置を提供する。【解決手段】列選択信号列６ａ−１…、６ｂ−１…を相異なる位相で並行して出力する水平走査回路６ａ、６ｂと、列選択信号列６ａ−１…に同期する相異なる並列制御信号を伝送する並列制御信号線５ａ、５ｂ、列選択信号列６ｂ−１…に同期する相異なる並列制御信号を伝送する並列制御信号線５ｃ、５ｄ、列選択信号６ａ−１と同期する並列制御信号のそれぞれとの論理積を細分化列選択信号５ａ−１、５ｂ−１として出力する論理積回路５１、５２、列選択信号６ｂ−１と同期する並列制御信号のそれぞれとの論理積を細分化列選択信号５ｃ−１、５ｄ−１として出力する論理積回路５３、５４、各細分化列選択信号に応じて、隣接２列の画素回路に蓄積されている各電荷を複数の水平信号線を介して並行して読み出す水平読み出し回路４を備える。【選択図】図１
2008042500.tif 000002
【特許請求の範囲】
【請求項１】
行列に配列された複数の画素回路のうち行選択信号によって示される行の画素回路に蓄積されている電荷を画素ごとに読み出す固体撮像装置であって、
それぞれ列選択信号列を相異なる位相で並行して出力する複数の水平走査回路と、
各水平走査回路について所定数設けられ、それぞれ対応する水平走査回路からの列選択信号列に同期する相異なる並列制御信号を伝送する複数の並列制御信号線と、
前記列選択信号列をなす各列選択信号について前記所定数設けられ、それぞれ対応する列選択信号と前記並列制御信号の相異なる一つとの論理積を取ることによって細分化列選択信号を生成する複数の論理積回路と、
各細分化列選択信号に応じて、複数の列の画素回路に蓄積されている各電荷を複数の水平信号線を介して並行して読み出す水平読み出し回路と
を備えることを特徴とする固体撮像装置。
【請求項２】
さらに、
前記行列の各列について設けられ、それぞれ対応する列の全ての画素回路に共通に接続された複数の垂直読み出し回路を備え、
前記水平読み出し回路は、
各細分化列選択信号に応じて、前記複数の列の垂直読み出し回路を選択し、前記選択された垂直読み出し回路に接続された前記行選択信号によって示される行の画素回路に蓄積されている電荷を読み出す
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記水平読み出し回路は、
一つの細分化列選択信号に応じて選択される垂直読み出し回路と同数以上の水平信号線を有し、
各水平信号線は、前記垂直読み出し回路のうちの相異なる一つから得られる電荷を並行して伝送する
ことを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
前記水平読み出し回路は、
一つの列選択信号から生成される細分化列選択信号に応じて選択される全ての垂直読み出し回路と同数の水平信号線を有し、
各水平信号線は、前記全ての垂直読み出し回路のうちの相異なる一つから得られる電荷を並行して伝送する
ことを特徴とする請求項２に記載の固体撮像装置。
【請求項５】
前記水平読み出し回路は、さらに、
一つの細分化列選択信号に応じて選択される各垂直読み出し回路の相対的な列位置について設けられ、各細分化列選択信号に応じて対応する列位置で選択される垂直読み出し回路からの電荷を伝送する全ての水平信号線に接続され、前記接続された水平信号線を列の並び順に順次選択し、選択された水平信号線から得られる電荷を出力する複数の選択回路を有する
ことを特徴とする請求項４に記載の固体撮像装置。
【請求項６】
前記複数の画素回路には、それぞれ複数の色のうち相異なる一つを検出するためのフィルタが所定の周期で繰り返し設けられ、
前記水平読み出し回路は、
各細分化列選択信号に応じて、前記繰り返しの一周期分の列の垂直読み出し回路を選択し、
各選択回路は、対応する列位置に応じた一つの色に関係する電荷を共通のタイミングで出力する
ことを特徴とする請求項５に記載の固体撮像装置。
【請求項７】
各選択回路は、細分化列選択信号が垂直読み出し回路を選択し終えるときに、その垂直読み出し回路からの電荷を伝送する水平信号線を選択している
ことを特徴とする請求項６に記載の固体撮像装置。
【請求項８】
前記行選択信号は前記行列の２行を連続して示し、
前記複数の水平走査回路、前記複数の並列制御信号線、前記複数の論理積回路、及び前記水平読み出し回路は、それぞれ２組設けられ、
前記２行のそれぞれについて、画素回路に蓄積されている電荷を並行して読み出す
ことを特徴とする請求項１に記載の固体撮像素子。
【請求項９】
すべての回路がＮＭＯＳで構成され、前記複数の論理積回路に昇圧回路を設けて、駆動信号の電圧低下を防止している
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項１０】
各画素回路は、転送トランジスタ、リセットトランジスタ、および増幅トランジスタからなる３個のトランジスタを含んで構成され、
リセット信号と転送信号とが多重化された信号を前記行選択信号として与えられ、
前記リセット信号に応じて蓄積されている電荷の掃き捨てを行い、
前記転送信号に応じて蓄積されている電荷を垂直読み出し回路へ転送する
ことを特徴とする請求項２に記載の固体撮像装置。
【請求項１１】
請求項１から請求項１０のいずれか１項に記載の固体撮像装置を備えて構成されたカメラ。
【請求項１２】
請求項１から請求項１０のいずれか１項に記載の固体撮像装置を備えて構成された撮像システム。
【請求項１３】
行列に配列された複数の画素回路のうち行選択信号によって示される行の画素回路に蓄積されている電荷を画素ごとに読み出す固体撮像装置の制御方法であって、
複数の列選択信号列を順次一つずつ、相異なる位相で並行して出力する水平走査ステップと、
各列選択信号について、その列選択信号列に同期する相異なる所定数の並列制御信号と、その列選択信号列をなす個々の列選択信号との論理積をとることによって複数の細分化列選択信号を生成する論理積ステップと、
各細分化列選択信号に応じて、複数の列の画素回路に蓄積されている各電荷を並行して読み出す水平読み出しステップと
を含むことを特徴とする制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２次元状に配列された複数の画素回路と、その画素回路の蓄積電荷の読み出しを行うための水平および垂直走査回路とを備えたＸＹアドレス型の固体撮像装置に関し、特に高速な水平伝送を可能にする回路構成に関する。
【背景技術】
【０００２】
近年、固体撮像装置はデジタルカメラやスキャナ等の入力部に用いられ、固体撮像装置には高速な画像読み取りが要求されている。このような要求に対応するために、行列状に画素が配列された２次元のＭＯＳ型固体撮像装置では、共通信号線から画素信号を読み出すタイミングを発生する走査回路の動作周波数を高くする方法、及び複数の出力を設けたマルチ出力構成を採用する方法等が提案されている。
【０００３】
また、スキャナに用いられるラインセンサから構成される固体撮像装置では、複数のラインセンサの駆動開始周期をずらしてラインセンサから画素信号を読み出す方法等が提案されている。
【０００４】
以下、図８及び図９を参照しながら、特許文献１に示されている、複数のラインセンサの駆動開始周期をずらして画素信号を読み出す方法について説明する。
【０００５】
図８は、従来の固体撮像装置としての密着型マルチチップイメージセンサ内の配線を示す図である。
【０００６】
この固体撮像装置では、全ラインセンサ３０２−１、３０２−２、・・・、３０２−１５が実装された基板３０４上の配線が各ラインセンサを独立に駆動し、また各ラインセンサの信号が各ラインセンサ専用の出力線に取り出されるようになっている。
【０００７】
具体的には各ラインセンサの動作を開始させるスタートパルスφＳＰ１〜１５及び各ラインセンサを駆動するクロックパルスφＣＬＫ１〜１５が全ラインセンサ３０２−１、３０２−２、・・・、３０２−１５に直接入力しており、また各ラインセンサの信号が出力される基板３０４上の出力端子も全ラインセンサ３０２−１、３０２−２、・・・、３０２−１５の個数分だけ用意されており、各々ラインセンサ単体の出力端子と接続されている。
【０００８】
図９は、従来の密着型マルチチップイメージセンサの動作を説明するためのタイミングチャートである。
【０００９】
ラインセンサ３０２−１はスタートパルスφＳＰ１とクロックパルスφＣＬＫ１とで動作し、信号出力はスタートパルスφＳＰ１とクロックパルスφＣＬＫ１とで設定されるタイミングで出力端子Ｖｏｕｔ１に出力される。
【００１０】
同様に、ラインセンサ３０２−２はスタートパルスφＳＰ２とクロックパルスφＣＬＫ２とで動作し、信号出力はスタートパルスφＳＰ２とクロックパルスφＣＬＫ２とで設定されるタイミングで出力端子Ｖｏｕｔ２に出力され、ラインセンサ３０２−１５はスタートパルスφＳＰ１５とクロックパルスφＣＬＫ１５とで動作し、信号出力はスタートパルスφＳＰ１５とクロックパルスφＣＬＫ１５とで設定されるタイミングで出力端子Ｖｏｕｔ１５に出力される。
【００１１】
スタートパルスφＳＰ１〜１５とクロックパルスＣＬＫ１〜１５とはそれぞれのラインセンサの受光素子から信号を読み出す期間よりも短い所定の期間ずらされているため、出力端子Ｖｏｕｔ１〜１５には図９に示されるように所定の期間ずれた信号が出力される。
【００１２】
出力端子Ｖｏｕｔ１〜１５の信号はパルスφＳＷＷ１〜１５のタイミングに従って共通信号線Ａ０〜Ａｎで束ねられ、後段の信号処理回路へ伝えられる。このとき、共通信号線Ａ０〜Ａｎには図９に示すように期間第１画素にラインセンサ３０２−１、３０２−２、・・・、３０２−１５の第１画素の信号が順次出力され、期間第２画素にラインセンサ３０２−１、３０２−２、・・・、３０２−１５の第２画素の信号が順次出力され、期間最終画素にラインセンサ３０２−１、３０２−２、・・・、３０２−１５の最終画素の信号が順次出力される。
【特許文献１】特開平８−２４２３４５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
ところで、従来の２次元のＭＯＳ型固体撮像装置では、共通信号線から画素信号を読み出すタイミングを発生する走査回路の動作周波数を高くし、走査回路を高速で動作させて信号出力の高速化を実現しようとした場合、信号の検出時間に余裕がなくなるため、良好な信号出力が得られなくなり、また走査回路のパルス伝送動作も不安定になる。
【００１４】
すなわち、従来の２次元のＭＯＳ型固体撮像装置では、画素信号が蓄積される複数の容量素子から１つの共通信号線に画素信号が読み出される構成となっているため、走査回路の動作周波数を高くするためには容量素子から共通信号線に画素信号を読み出すスピードを大きくすることが必要となる。
【００１５】
その結果、容量素子から共通信号線に読み出された画素信号が安定する前に、共通信号線から画素信号が出力されることとなり、容量素子の画素信号に忠実な信号出力を得ることができなくなる。また、全ての容量素子について共通信号線への読み出しを高速で行う走査回路が必要になるため、走査回路自体の動作も不安定になる。
【００１６】
また、２次元のＭＯＳ型固体撮像装置では、複数の出力を設けたマルチ出力構成を採用して信号出力の高速化を実現しようとした場合、後段の処理回路数が多くなり回路規模が増大する。
【００１７】
よって、従来の２次元のＭＯＳ型固体撮像装置では、信号出力の高速化を実現することができない。
【００１８】
このとき、２次元のＭＯＳ型固体撮像装置における信号出力の高速化を実現するために、図８及び図９で示した固体撮像装置の技術を適用しようとした場合、次のような問題が生じる。すなわち、図８及び図９で示した固体撮像装置では、共通信号線Ａ０〜Ａｎに各チップ（ラインセンサ）の第１画素の信号（１５信号）、第２画素の信号（１５信号）、・・・、最終画素の信号（１５信号）の順に信号が出力されるため、後段で信号の並び換えが必要となり、後段の処理回路が複雑になる。
【００１９】
また、各ラインセンサは異なる出力端子に接続されるため、出力端子とラインセンサとをつなぐ配線がラインセンサの数だけ必要になり、配線面積が大きくなる。さらに、図９で示した駆動方法を２次元のＭＯＳ型固体撮像装置にそのまま利用することが困難である。よって、この方法でも、２次元のＭＯＳ型固体撮像装置における信号出力の高速化を実現することができない。
【００２０】
そこで、本発明は、かかる問題点に鑑み、信号出力の高速化を実現することが可能な２次元の固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００２１】
前記の目的を達成するため、本発明に係る固体撮像装置は、行列に配列された複数の画素回路のうち行選択信号によって示される行の画素回路に蓄積されている電荷を画素ごとに読み出す固体撮像装置であって、それぞれ列選択信号列を相異なる位相で並行して出力する複数の水平走査回路と、各水平走査回路について所定数設けられ、それぞれ対応する水平走査回路からの列選択信号列に同期する相異なる並列制御信号を伝送する複数の並列制御信号線と、前記列選択信号列をなす各列選択信号について前記所定数設けられ、それぞれ対応する列選択信号と前記並列制御信号の相異なる一つとの論理積を取ることによって細分化列選択信号を生成する複数の論理積回路と、各細分化列選択信号に応じて、複数の列の画素回路に蓄積されている各電荷を複数の水平信号線を介して並行して読み出す水平読み出し回路とを備える。
【００２２】
これによって、前記画素回路の蓄積電荷信号を複数設けられた水平信号線に位相をずらして分散して伝送することができる。一般に、画素回路の蓄積電荷信号は容量素子を持つノイズ除去回路を通して読み出される。本発明によってノイズ除去回路内の容量素子から水平信号線に電荷を読み出す時間を長く取ることにより、充放電時間に余裕が生まれるため、忠実な信号出力が可能になるとともに、水平走査回路の動作周波数も低く抑えることができ、回路動作の安定化を図ることもできる。
【００２３】
ここで、前記固体撮像装置は、さらに、前記行列の各列について設けられ、それぞれ対応する列の全ての画素回路に共通に接続された複数の垂直読み出し回路を備え、前記水平読み出し回路は、各細分化列選択信号に応じて、前記複数の列の垂直読み出し回路を選択し、前記選択された垂直読み出し回路に接続された前記行選択信号によって示される行の画素回路に蓄積されている電荷を読み出してもよい。
【００２４】
これによって、水平走査回路からの１つの列選択信号を利用して、位相の異なる複数の細分化列選択信号を生成することができ、垂直読み出し回路から水平信号線への蓄積電荷信号の伝送を分散化して高速に信号出力ができるとともに、水平走査回路の本数を削減する事もできる。
【００２５】
また、前記水平読み出し回路は、一つの細分化列選択信号に応じて選択される垂直読み出し回路と同数以上の水平信号線を有し、各水平信号線は、前記垂直読み出し回路のうちの相異なる一つから得られる電荷を並行して伝送してもよい。
【００２６】
これによって、一つの細分化列選択信号によって、相異なる色を検出する複数の画素回路からの電荷を読み出す場合に、各色に関する電荷が別々の水平信号線で伝送されるため、後段で画素信号の並び換えを行う必要が無くなるので、後段の信号処理回路を簡素化することができる。
【００２７】
さらに、前記水平読み出し回路は、一つの列選択信号から生成される細分化列選択信号に応じて選択される全ての垂直読み出し回路と同数の水平信号線を有し、各水平信号線は、前記全ての垂直読み出し回路のうちの相異なる一つから得られる電荷を並行して伝送してもよい。
【００２８】
これによって、水平信号線の数が増え、一つの水平信号線に接続される垂直読み出し回路の数が減る結果、一つ一つの水平信号線に寄生容量となる選択トランジスタの数が減るため、寄生容量による信号減衰を軽減でき、より感度の良い特性を生み出すことができる。
【００２９】
また、前記水平読み出し回路は、さらに、一つの細分化列選択信号に応じて選択される各垂直読み出し回路の相対的な列位置について設けられ、各細分化列選択信号に応じて対応する列位置で選択される垂直読み出し回路からの電荷を伝送する全ての水平信号線に接続され、前記接続された水平信号線を列の並び順に順次選択し、選択された水平信号線から得られる電荷を出力する複数の選択回路を有してもよい。
【００３０】
これによって、高速に読み出された色別の画素信号を順番に同一信号線から出力できるので、後段で画素信号の並び換えを行う必要が無くなるので、後段の信号処理回路を簡素化することができる。
【００３１】
また、前記複数の画素回路には、それぞれ複数の色のうち相異なる一つを検出するためのフィルタが所定の周期で繰り返し設けられ、前記水平読み出し回路は、各細分化列選択信号に応じて、前記繰り返しの一周期分の列の垂直読み出し回路を選択し、各選択回路は、対応する列位置に応じた一つの色に関係する電荷を共通のタイミングで出力してもよい。
【００３２】
これによって、前記一周期分の全色に関係する電荷が共通のタイミングで得られるため、後段で画素信号の検出タイミングを調整する必要が無くなり、後段の信号処理回路を簡素化することができる。
【００３３】
また、各選択回路は、細分化列選択信号が垂直読み出し回路を選択し終えるときに、その垂直読み出し回路からの電荷を伝送する水平信号線を選択していることが望ましい。
【００３４】
これによって、各選択回路は、水平信号線に読み出された画素信号が充分に充電され安定するまでその水平信号線を選択するので、忠実な信号出力が可能になる。
【００３５】
また、前記行選択信号は前記行列の２行を連続して示し、前記複数の水平走査回路、前記複数の並列制御信号線、前記複数の論理積回路、及び前記水平読み出し回路は、それぞれ２組設けられ、前記２行のそれぞれについて、画素回路に蓄積されている電荷を並行して読み出してもよい。
【００３６】
これによって、さらに短期間のうちに色毎の信号を出力することが可能になる。
また、すべての回路がＮＭＯＳで構成され、前記複数の論理積回路に昇圧回路を設けて、駆動信号の電圧低下を防止してもよい。
【００３７】
これによって、ＰＭＯＳプロセス工程を省くことができ、コストを抑えた固体撮像装置を製造することが可能になる。
【００３８】
また、各画素回路は、転送トランジスタ、リセットトランジスタ、および増幅トランジスタからなる３個のトランジスタを含んで構成され、リセット信号と転送信号とが多重化された信号を前記行選択信号として与えられ、前記リセット信号に応じて蓄積されている電荷の掃き捨てを行い、前記転送信号に応じて蓄積されている電荷を垂直読み出し回路へ転送してもよい。
【００３９】
これによって、画素回路へ接続すべき信号線の数を減らすことができ、画素の光電変換領域を広くとった固体撮像装置を製造することができる。
【００４０】
また、本発明は上述した固体撮像装置として実現できるだけでなく、そのような固体撮像装置を備えたカメラ、そのような固体撮像装置を備えた撮像システム、及び固体撮像装置の駆動方法として実現することもできる。
【発明の効果】
【００４１】
本発明に係る固体撮像装置によれば、信号出力の高速化が可能な２次元の固体撮像装置を実現することができる。また、容量素子の画素信号に忠実な信号出力を得ることが可能な２次元の固体撮像装置を実現することができる。さらに、動作の安定性を確保することが可能な２次元の固体撮像装置を実現することができる。色別の信号出力の高速化を可能にする２次元の固体撮像装置を実現することができる。
【発明を実施するための最良の形態】
【００４２】
以下、本発明の実施の形態に係る固体撮像装置について、図面を参照しながら説明する。
【００４３】
（第１の実施の形態）
図１は、本実施の形態の固体撮像装置の基本回路構成を示す図である。
【００４４】
この固体撮像装置は、光電変換を行う複数の画素回路をｎ行ｍ列状に配置してなる画素回路群１と、画素の列毎に設けられ、対応する画素の列の画素信号を行単位で蓄積する複数の容量素子から構成されるノイズ除去部２と、ノイズ除去部２の画素信号を水平方向に伝達する複数の水平信号線で構成される水平共通信号線部４と、ノイズ除去部２の画素信号を水平共通信号線部４に読み出す列選択スイッチが配置される列選択部３と、列選択部３に選択を指示する信号を供給する水平走査回路６、水平信号線の画素信号を選択して同色信号線８に出力させる選択回路７１、７２と、画素回路群１の蓄積電荷の読み出しを行うための信号を生成する垂直走査回路部９と、垂直走査回路部９の行選択信号に基づき画素回路群１に制御信号を供給するマルチプレクサ回路部１０とから構成される。
【００４５】
水平走査回路６は、第１の水平走査回路６ａ、第２の水平走査回路６ｂ、及び論理回路部５を含む。
【００４６】
ここで、水平共通信号線部４、及び選択回路７１、７２が水平読み出し回路を構成する。
【００４７】
水平共通信号線部４は、第１容量素子２ａ、２ｅと列選択スイッチ３ａ、３ｅを介して接続され伝送する第１の水平信号線４ａと、第２容量素子２ｂ、２ｆと列選択スイッチ３ｂ、３ｆを介して接続され伝送する第２の水平信号線４ｂと、第３容量素子２ｃ、２ｇと列選択スイッチ３ｃ、３ｇを介して接続され伝送する第３の水平信号線４ｃと、第４容量素子２ｄ、２ｈと列選択スイッチ３ｄ、３ｈを介して接続され伝送する第４の水平信号線４ｄとから構成される。
【００４８】
列選択部３は、第１容量素子２ａ、２ｅと第１水平信号線４ａとの間に接続された第１トランジスタ３ａ、３ｅと、第２容量素子２ｂ、２ｆと第３水平信号線４ｃとの間に接続された第２トランジスタ３ｂ、３ｆと、第３容量素子２ｃ、２ｇと第２水平信号線４ｂとの間に接続された第３トランジスタ３ｃ、３ｇと、第４容量素子２ｄ、２ｈと第４水平信号線４ｄとの間に接続された第４トランジスタ３ｄ、３ｉとから構成される。
【００４９】
このとき、第１トランジスタ３ａ、３ｅのゲートおよび第２トランジスタ３ｂ、３ｆのゲートは、論理回路部５からの信号線５ａ−１と５ｃ−１にそれぞれ接続されている。同様に、第３トランジスタ３ｃ、３ｇのゲートおよび第４トランジスタ３ｄ、３ｉは論理回路部５からの信号線５ｂ−１と５ｄ−１にそれぞれ接続されている。よって、列選択部３は、第１容量素子２ａ、２ｅから第１水平信号線４ａ、第２容量素子２ｂ、２ｆから第３水平信号線４ｃ、第３容量素子２ｃ、２ｇから第２水平信号線４ｂ、及び第４容量素子２ｄ、２ｈから第４水平信号線４ｄへの画素信号の読み出しを制御する読み出し制御手段を水平走査回路６と論理回路部５と共に構成する。
【００５０】
選択回路７１は、第１水平信号線４ａと同色信号線８ａとの間に接続された第５トランジスタ７ａと、第２水平信号線４ｂと同色信号線８ａとの間に接続された第６トランジスタ７ｂとから構成される。
【００５１】
選択回路７２は、第３水平信号線４ｃと同色信号線８ｂとの間に接続された第７トランジスタ７ｃと、第４水平信号線４ｄと同色信号線８ｂとの間に接続された第８トランジスタ７ｄとから構成される。
【００５２】
このとき、第５トランジスタ７ａのゲートと第７トランジスタ７ｃのゲートは、選択信号７ｅに接続されている。同様に、第６トランジスタ７ｂのゲートと第８トランジスタ７ｄのゲートは、選択信号７ｆに接続されている。よって、選択回路７１、７２は、第１水平信号線４ａと第３水平信号線４ｃ、または、第２水平信号線４ｂと第４水平信号線４ｄのいずれかを選択し、選択された水平信号線から同色信号線８ａ、または同色信号線８ｂに画素信号を出力する。
【００５３】
図２は、水平走査回路６と論理回路部５の詳細タイミングを示す図である。
水平走査回路６は、第１の水平走査回路６ａと第２の水平走査回路６ｂとから構成され、第１の水平走査回路６ａから出力される列選択信号６ａ−１、６ａ−２、６ａ−３、６ａ−４は、第２の水平走査回路６ｂから出力される列選択信号６ｂ−１、６ｂ−２、６ｃ−１、６ｄ−１とは、時間ｔ１だけ位相をずらして出力している。
【００５４】
また、論理回路部５は、第１の並列制御信号５ａと第２の並列制御信号５ｂと第３の並列制御信号５ｃと第４の並列制御信号５ｄとを、時間ｔ２だけ位相をずらして、図１に示されるＡＮＤ回路５１、５２、５３、５４に入力している。
【００５５】
ここで、ＡＮＤ回路５１には、第１の並列制御信号５ａと列選択信号６ａ−１とを入力し、細分化列選択信号５ａ−１を生成する。同様にＡＮＤ回路５２には、第２の並列制御信号５ｂと列選択信号６ａ−１とを入力し、細分化列選択信号５ｂ−１を生成する。同様にＡＮＤ回路５３には、第３の並列制御信号５ｃと列選択信号６ｂ−１とを入力し、細分化列選択信号５ｃ−１を生成する。同様にＡＮＤ回路５４には、第４の並列制御信号５ｄと列選択信号６ｂ−１とを入力し、細分化列選択信号５ｄ−１を生成する。
【００５６】
このとき、図１に示される列選択部３のトランジスタ３ａと３ｂのゲートに細分化列選択信号５ａ−１を接続し、トランジスタ３ｃと３ｄのゲートに細分化列選択信号５ｂ−１を接続し、トランジスタ３ｅと３ｆのゲートに細分化列選択信号５ｃ−１を接続し、トランジスタ３ｇと３ｈのゲートに細分化列選択信号５ｄ−１を接続する。
【００５７】
こうすることで、水平共通信号線部４には、第１の水平信号線４ａと第３の水平信号線４ｃに同時に隣接する画素信号が読み出され、第２の水平信号線４ｂと第４の水平信号線４ｄに同時に隣接する画素信号が読み出されることになる。
【００５８】
図３は、図２に選択回路７１、７２の第１の選択信号と第２の選択信号、および水平初期化信号を追加し、同色信号線８ａと８ｂに出力される信号の様子を示したものである。ここでは、第１の並列制御信号がＨＩＧＨの期間に第１の選択信号をＨＩＧＨにして、第１の並列制御信号がＬＯＷに変化した後、期間ｔ３に水平初期化信号を印加した後、第１の選択信号をＬＯＷにしている。
【００５９】
これにより第１の選択信号がＨＩＧＨの期間に、第１の水平信号線に図１のノイズ除去部２の２ａに充電された画素信号の信号レベルと初期化レベルを検出し、第３の水平信号線に図１のノイズ除去部２の２ｂに充電された画素信号の信号レベルと初期化レベルを検出することができる。
【００６０】
同様に第２の並列制御信号がＨＩＧＨの期間に第２の選択信号をＨＩＧＨにして、第２の並列制御信号がＬＯＷに変化した後、期間ｔ４に水平初期化信号を印加した後、第２の選択信号をＬＯＷにしている。
【００６１】
これにより第２の選択信号がＨＩＧＨの期間に、第２の水平信号線に図１のノイズ除去部２の２ｃに充電された画素信号の信号レベルと初期化レベルを検出し、第４の水平信号線に図１のノイズ除去部２の２ｄに充電された画素信号の信号レベルと初期化レベルを検出することができる。
【００６２】
なお、上記説明した並列制御信号５ａ〜５ｄ、選択信号７ｅ、７ｆ、及び水平初期化信号７ｇは、図１に一例として示したようにそれぞれ水平走査回路６で生成されるとしてもよく、また、図外の回路から与えられるとしてもよい。本発明は、これらの信号の生成元を限定しない。
【００６３】
図１から図３で説明した動作をさらに詳しく説明するために図４と図５を使って説明する。
【００６４】
図４は、画素にベイヤ配列のカラーフィルタを搭載している場合を例にしており、先に説明した第１の水平信号線から第４の水平信号線と、第１の並列制御信号から第４の並列制御信号と、第１の水平走査回路と第２の水平走査回路と、論理回路部に存在するＡＮＤ回路を簡略化して示している。
【００６５】
図５は、第１の水平信号線から第４の水平信号線上の信号変化の様子と、第１の水平信号線と第２の水平信号線を選択した後の同色信号線８ａと、第３の水平信号線と第４の水平信号線を選択した後の同色信号線８ｂの信号変化の様子を示している。
【００６６】
同一行に配置されたグリーンＧｒとレッドＲの画素信号を隣接する画素単位で同時に水平信号線に読み出していく。
【００６７】
第１の水平走査回路からの列選択信号６ａ−１と第１の並列制御信号５ａとのＡＮＤ後の細分化列選択信号５ａ−１によって、同一行に配置されたグリーンＧｒ１とレッドＲ１の画素信号が、第１の水平信号線と第３の水平信号線に読み出される。次に、第１の水平走査回路からの列選択信号６ａ−１と第２の並列制御信号５ｂとのＡＮＤ後の細分化列選択信号５ｂ−１によって、同一行に配置されたグリーンＧｒ２とレッドＲ２の画素信号が、第２の水平信号線と第４の水平信号線に読み出される。
【００６８】
同様に、第２の水平走査回路からの列選択信号６ｂ−１と第３の並列制御信号５ｃとのＡＮＤ後の細分化列選択信号５ｃ−１によって、同一行に配置されたグリーンＧｒ３とＲ３の画素信号が、第１の水平信号線と第３の水平信号線に読み出される。次に、第２の水平走査回路からの列選択信号６ｂ―１と第４の並列制御信号５ｄとのＡＮＤ後の細分化列選択信号５ｄ−１によって、同一行に配置されたグリーンＧｒ４とレッドＲ４の画素信号が、第２の水平信号線と第４の水平信号線に読み出される。
【００６９】
このように第１と第２の水平走査信号それぞれからの１つの列選択信号で同一行に配置されたグリーンＧｒとレッドＲの画素信号を４画素ずつ読み出していることになる。
【００７０】
また、このときの第１から第４の水平信号線上の波形は図５のように安定するまでに一定の時間を必要とするが、信号検出の際には、充分に安定した時点で選択信号を入力しているため、忠実な信号を検出できる。
【００７１】
これは、画素信号を読み出している間に別の画素信号の読み出しを開始することで、読み出す時間を長くし、また画素信号からの読み出しを終える直前に画素信号を水平信号線に出力させることで、画素信号の読み出しを開始してから画素信号を出力させるまでの時間を長くすることができるからである。先に説明した並列制御信号と選択信号と水平初期化信号とのタイミングによって実現できるものである。
【００７２】
そして選択回路を介して、図５にある水平信号線選択後の同色信号線上出力波形のように、短期間の内に同一行の中の同色画素信号を同時に短期間のうちに読み出すことが可能となる。ここでは、同色信号線８ａにグリーン（Ｇｒ）を、同色信号線８ｂにレッド（Ｒ）を高速に出力することができる。
【００７３】
（第２の実施の形態）
図６は、本実施の形態の固体撮像装置の基本回路構成を示す図である。以下、第１の実施の形態の固体撮像装置と異なる点を中心に説明する。
【００７４】
この固体撮像装置では、画素回路群１が色分離機能を有する複数の画素で構成されている。すなわち、画素回路群１は、光入射面に４色（Ｒ、Ｇｒ、Ｇｂ、Ｂ）がベイヤ型の色配列で配置されたカラーフィルタが設けられた画素で構成されている。さらに図１で説明したノイズ除去部２、列選択部３、水平共通信号線部４、論理回路部５、水平走査回路６、及び選択回路７１、７２が、２組設けられている。図６において、これらの２組は、それぞれ画素回路群１の上下に描かれる。
【００７５】
この回路の駆動タイミングは、図７に示すように、画素回路群１の蓄積電荷の読み出しを行うための信号を生成する垂直走査回路部９と、垂直走査回路部９の行選択信号に基づき画素回路群１に制御信号を供給するマルチプレクサ回路部１０が、水平ブランキング期間に２回連続で動作し、初めに一行目の画素すなわちＧｒ１１、Ｒ１１、Ｇｒ１２、Ｒ１２、Ｇｒ１３、Ｒ１３、Ｇｒ１４、Ｒ１４を読み出して、下のノイズ除去部２に伝送され、第１の実施例で説明したのと同様にして下部の構成によって処理される。続いて、２行目の画素すなわちＢ２１、Ｇｂ２１、Ｂ２２、Ｇｂ２２、Ｂ２３、Ｇｂ２３、Ｂ２４、Ｇｂ２４を読み出して、上のノイズ除去部に伝送され、第１の実施例で説明したのと同様にして上部の構成によって処理される。
【００７６】
図７に示されるタイミングの他にも、それぞれのノイズ除去部に充電された画素信号が、上下の構成で並行して処理されるタイミングを考えることもできる。
【００７７】
このように動作させることによって、同色信号線８１、８２にはそれぞれグリーンＧｒ、レッドＲが出力され、また上側の２つの同色信号線にはそれぞれブルーＢ、グリーンＧｂが出力される。これにより、同時にベイヤ型４色（Ｇｒ、Ｒ、Ｂ、Ｇｂ）を出力することができる。すなわち高速動画機能を必要とする場合に適した高速伝送が可能となる。
【００７８】
以上、本発明の固体撮像装置について、実施の形態に基づいて説明したが、本発明は、この実施の形態の限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。
【産業上の利用可能性】
【００７９】
本発明は、固体撮像装置に有用であり、特に高速信号読み出しが必要とされる２次元のＭＯＳ型固体撮像装置に有用である。
【図面の簡単な説明】
【００８０】
【図１】本発明の第１の実施の形態の固体撮像装置の基本回路構成を示す図である。
【図２】同実施の形態の固体撮像装置の駆動タイミングを示す図である。
【図３】同実施の形態の固体撮像装置の駆動タイミングと信号線波形を示す図である。
【図４】同実施の形態の固体撮像装置の動作を簡略化して示した図である。
【図５】同実施の形態の固体撮像装置の信号線波形を示す図である。
【図６】本発明の第２の実施の形態の固体撮像装置の基本回路構成を示す図である。
【図７】本発明の第２の実施の形態の固体撮像装置の駆動タイミングを示す図である。
【図８】従来の画像読取装置としての密着型マルチチップイメージセンサ内のセンサアレイを示す図である。
【図９】従来の密着型マルチチップイメージセンサの動作を説明するためのタイミングチャートである。
【符号の説明】
【００８１】
１  画素回路群
２  ノイズ除去部
２ａ、２ｅ  第１容量素子
２ｂ、２ｆ  第２容量素子
２ｃ、２ｇ  第３容量素子
２ｄ、２ｈ  第４容量素子
３  列選択部
３ａ、３ｅ  第１トランジスタ
３ｂ、３ｆ  第２トランジスタ
３ｃ、３ｇ  第３トランジスタ
３ｄ、３ｈ  第４トランジスタ
４  水平共通信号線部
４ａ  第１水平信号線
４ｂ  第２水平信号線
４ｃ  第３水平信号線
４ｄ  第４水平信号線
５    論理回路部
５ａ  第１の並列制御信号
５ｂ  第２の並列制御信号
５ｃ  第３の並列制御信号
５ｄ  第４の並列制御信号
５ａ−１  第１の細分化列選択信号
５ｂ−１  第２の細分化列選択信号
５ｃ−１  第３の細分化列選択信号
５ｄ−１  第４の細分化列選択信号
５１〜５４  ＡＮＤ回路
６  水平走査回路
６ａ  第１の水平走査回路
６ｂ  第２の水平走査回路
６ａ−１  第１の列選択信号
６ｂ−１  第２の列選択信号
７１、７２  選択回路
７ａ  第５トランジスタ
７ｂ  第６トランジスタ
７ｃ  第７トランジスタ
７ｄ  第８トランジスタ
７ｅ、７ｆ  選択信号
７ｇ  水平初期化信号
８１、８２  同色信号線
９  垂直走査回路
１０  マルチプレクサ回路
【図１】
2008042500.tif 000003
【図２】
2008042500.tif 000004
【図３】
2008042500.tif 000005
【図４】
2008042500.tif 000006
【図５】
2008042500.tif 000007
【図６】
2008042500.tif 000008
【図７】
2008042500.tif 000009
【図８】
2008042500.tif 000010
【図９】
2008042500.tif 000011