(57)【要約】【課題】発振信号を安定して生成することが可能な半導体集積回路およびそれを備えた電子機器を提供する。【解決手段】半導体集積回路１０１は、発振信号を出力する発振回路１と、発振回路１から受けた発振信号を外部へ出力するか否かを切り替える切り替え回路２とを備える。【選択図】図１
2008042883.tif 000002
【特許請求の範囲】
【請求項１】
発振信号を出力する発振回路と、
前記発振回路から受けた発振信号を外部へ出力するか否かを切り替える切り替え回路とを備える半導体集積回路。
【請求項２】
前記半導体集積回路は、さらに、
前記切り替え回路を制御して、前記発振回路に電力が供給されてから所定時間経過後に前記発振回路から受けた発振信号を外部へ出力する制御回路を備える請求項１記載の半導体集積回路。
【請求項３】
前記半導体集積回路は、さらに、
前記発振回路に電力として供給される電圧と同じ電圧を遅延させて前記切り替え回路に出力するローパスフィルタを備え、
前記切り替え回路は、前記遅延した電圧を受けて、前記発振回路から受けた発振信号を外部へ出力する請求項１記載の半導体集積回路。
【請求項４】
前記半導体集積回路は、さらに、
前記発振信号の立ち上がりエッジまたは立ち下がりエッジをカウントし、前記カウント値が所定値以上になると制御信号を出力するカウンタを備え、
前記切り替え回路は、前記制御信号を受けて、前記発振回路から受けた発振信号を外部へ出力する請求項１記載の半導体集積回路。
【請求項５】
半導体集積回路を有する電子機器であって、
前記半導体集積回路は、
発振信号を出力する発振回路と、
前記発振回路から受けた発振信号を外部へ出力するか否かを切り替える切り替え回路とを備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路およびそれを備えた電子機器に関し、特に、発振信号を外部に出力する半導体集積回路およびそれを備えた電子機器に関する。
【背景技術】
【０００２】
ＤＶＤレコーダ等の電子機器では、内部でクロックを生成し、生成したクロックを用いて信号処理等を行なっている。このため、一般的な電子機器では、たとえば発振子（クリスタル）を用いてクロックを生成する半導体集積回路を備えている（たとえば、特許文献１参照）。
【特許文献１】特開平１０−１０７６２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、従来のクロックを生成する半導体集積回路は、たとえば、発振子が外部接続されており、そして、この発振子とループを形成することにより発振信号を生成する発振回路を含み、発振回路が出力する発振信号をバッファ等で増幅してクロックとして外部に出力する。また、クロックを生成する半導体集積回路の出力には、クロックを用いて信号処理等を行なう半導体集積回路等が接続される。ここで、クロックを用いる半導体集積回路の駆動能力が大きい場合、半導体集積回路から出力されたクロックが基板のグランド層を介して発振子および発振回路で形成されるループにノイズとして伝達される。そうすると、特に発振信号の振幅が小さい電源立ち上げ直後において、伝達されたノイズによって発振信号が打ち消されてしまい、発振信号を生成できなくなってしまうという問題点があった。
【０００４】
それゆえに、本発明の目的は、発振信号を安定して生成することが可能な半導体集積回路およびそれを備えた電子機器を提供することである。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、本発明のある局面に係わる半導体集積回路は、発振信号を出力する発振回路と、発振回路から受けた発振信号を外部へ出力するか否かを切り替える切り替え回路とを備える。
【０００６】
好ましくは、半導体集積回路は、さらに、切り替え回路を制御して、発振回路に電力が供給されてから所定時間経過後に発振回路から受けた発振信号を外部へ出力する制御回路を備える。
【０００７】
好ましくは、半導体集積回路は、さらに、発振回路に電力として供給される電圧と同じ電圧を遅延させて切り替え回路に出力するローパスフィルタを備え、切り替え回路は、遅延した電圧を受けて、発振回路から受けた発振信号を外部へ出力する。
【０００８】
好ましくは、半導体集積回路は、さらに、発振信号の立ち上がりエッジまたは立ち下がりエッジをカウントし、カウント値が所定値以上になると制御信号を出力するカウンタを備え、切り替え回路は、制御信号を受けて、発振回路から受けた発振信号を外部へ出力する。
【０００９】
また本発明のある局面に係わる電子機器は、半導体集積回路を有する電子機器であって、半導体集積回路は、発振信号を出力する発振回路と、発振回路から受けた発振信号を外部へ出力するか否かを切り替える切り替え回路とを備える。
【発明の効果】
【００１０】
本発明によれば、発振信号を安定して生成することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００１２】
＜第１の実施の形態＞
［構成および基本動作］
図１は、本発明の第１の実施の形態に係る電子機器の構成を示す図である。図１を参照して、電子機器２０１は、半導体集積回路１０１と、制御回路５２と、半導体集積回路５１と、コンデンサＣ１およびＣ２と、発振子ＸＴＬ１と、抵抗Ｒ２とを備える。半導体集積回路１０１は、発振回路１と、切り替え回路２と、出力バッファ３と、端子Ｔ１〜Ｔ４とを備える。発振回路１は、反転ゲートＧ１と、抵抗Ｒ１とを含む。出力バッファ３は、反転ゲートＧ２を含む。
【００１３】
発振回路１は、発振子ＸＴＬ１を通過した発振信号ＸＩＮを端子Ｔ３経由で受けて、発振信号ＸＯＵＴを切り替え回路２へ出力する。より詳細には、発振回路１における反転ゲートＧ１は、発振信号ＸＩＮを反転して増幅し、増幅した信号を発振信号ＸＯＵＴとして切り替え回路２に出力し、かつ端子Ｔ４および抵抗Ｒ２を介して発振子ＸＴＬ１に出力する。抵抗Ｒ１は、反転ゲートＧ１の入力および出力の電位を、反転ゲートＧ１が入力信号のＨレベルおよびＬレベルを判定するためのスレッショルド電圧付近になるように調整する。このような構成により、反転ゲートＧ１が微小な振幅の信号を受けた場合でも、反転ゲートＧ１の出力からＨレベル固定またはＬレベル固定の信号が出力されることを防ぐことができるため、発振回路が確実に発振を開始することができる。抵抗Ｒ２は、反転ゲートＧ１の出力調整を行なうために配置される。
【００１４】
発振子ＸＴＬ１は、所定の周波数たとえば２７ＭＨｚで発振する。すなわち、発振子ＸＴＬ１は、発振回路１から受けた発振信号ＸＯＵＴのうち、所定の周波数以外の周波数成分たとえば２７ＭＨｚ以外の周波数成分を減衰させる。
【００１５】
切り替え回路２は、端子Ｔ２から受けた制御信号ＣＬＫＥＮに基づいて、発振回路１から受けた発振信号を出力バッファ３へ出力するか否かを切り替える。より詳細には、切り替え回路２は、制御信号ＣＬＫＥＮがＬレベルの場合には出力バッファ３の入力と固定電位たとえば接地電位とを接続し、制御信号ＣＬＫＥＮがＨレベルの場合には出力バッファ３の入力と発振回路１の出力とを接続する。
【００１６】
出力バッファ３は、切り替え回路２から受けた発振信号を方形波に変換して端子Ｔ１から半導体集積回路１０１の外部へ出力する。なお、出力バッファ３は、切り替え回路２から受けた発振信号を方形波に変換するのではなく、単に発振信号を増幅して出力する構成であってもよい。
【００１７】
半導体集積回路５１は、半導体集積回路１０１から受けたクロックＣＬＫを用いて信号処理等を行なう。たとえば、半導体集積回路５１はＭＰＥＧ２デコーダであり、半導体集積回路１０１から受けたクロックＣＬＫを用いてＭＰＥＧ（Moving Picture Coding Experts Group）２規格に基づく復号処理を行なう。あるいは、半導体集積回路５１はＤＡ（Digital to Analog）コンバータであり、半導体集積回路１０１から受けたクロックＣＬＫを用いてデジタル信号をアナログ信号に変換する。
【００１８】
次に、本発明の第１の実施の形態に係る半導体集積回路がクロックを外部へ出力する際の動作について説明する。
【００１９】
［動作］
図２（ａ）〜（ｄ）は、本発明の第１の実施の形態に係る半導体集積回路がクロックを外部へ出力する際の動作を示す波形図である。
【００２０】
まず、半導体集積回路１０１に電力が供給される、すなわち電源電圧ＶＤＤが半導体集積回路１０１に供給されると（図２（ａ））、反転ゲートＧ１は、反転ゲートＧ１および発振子ＸＴＬ１間に発生するノイズを増幅してたとえば図２（ｂ）に示すような信号を発振信号ＸＯＵＴとして出力する。
【００２１】
制御回路５２は、電源電圧ＶＤＤが半導体集積回路１０１に供給されてから所定期間Ｔ経過するとイネーブルを表わすＨレベルの制御信号ＣＬＫＥＮを半導体集積回路１０１の端子Ｔ２に出力する。すなわち、制御回路５２は、電源電圧ＶＤＤが半導体集積回路１０１に供給されてから所定期間Ｔ経過するまでは、ディスエーブルを表わすＬレベルの制御信号ＣＬＫＥＮを半導体集積回路１０１の端子Ｔ２に出力する（図２（ｃ））。
【００２２】
切り替え回路２は、端子Ｔ２を介して制御回路５２からＨレベルの制御信号ＣＬＫＥＮを受けて、発振回路１から受けた発振信号を出力バッファ３へ出力する。
【００２３】
出力バッファ３は、切り替え回路２から受けた発振信号を方形波に変換し、クロックＣＬＫとして端子Ｔ１から半導体集積回路１０１の外部へ出力する（図２（ｄ））。
【００２４】
ところで、従来のクロックを生成する半導体集積回路は、クロックを用いる半導体集積回路の駆動能力が大きい場合、半導体集積回路から出力されたクロックが基板のグランド層を介して発振子および発振回路で形成されるループにノイズとして伝達される。そうすると、特に発振信号の振幅が小さい電源立ち上げ直後において、伝達されたノイズによって発振信号が打ち消されてしまい、発振信号を生成できなくなってしまうという問題点があった。
【００２５】
ここで、図３は、発振信号ＸＩＮ、発振信号ＸＯＵＴおよびクロックＣＬＫの位相関係を示す波形図である。
【００２６】
図３を参照して、反転ゲートＧ２によって発振信号ＸＩＮおよびクロックＣＬＫは位相がほぼ一致しており、反転ゲートＧ１によって発振信号ＸＩＮおよび発振信号ＸＯＵＴは位相がほぼ反転している。したがって、発振信号ＸＯＵＴおよびクロックＣＬＫは位相がほぼ反転する。
【００２７】
ここで、半導体集積回路５１の駆動能力が大きい場合、クロックＣＬＫが電子機器２０１の基板のグランド層を介して発振子ＸＴＬおよび発振回路１で形成されるループにノイズとして伝達される。そうすると、特に発振信号の振幅が小さい電源立ち上げ直後すなわち図２に示す所定期間Ｔにおいて、クロックＣＬＫとほぼ反転の位相を有する発振信号ＸＯＵＴが、伝達されたノイズによって打ち消されてしまい、発振回路１が発振信号を生成できなくなってしまう。
【００２８】
しかしながら、本発明の第１の実施の形態に係る半導体集積回路では、発振回路１は、発振子ＸＴＬ１を通過した発振信号ＸＩＮを端子Ｔ３経由で受けて、発振信号ＸＯＵＴを発振信号として切り替え回路２へ出力する。そして、切り替え回路２は、端子Ｔ２から受けた制御信号ＣＬＫＥＮに基づいて、発振回路１から受けた発振信号を出力バッファ３経由で半導体集積回路１０１の外部へ出力するか否かを切り替える。
【００２９】
このような構成により、発振信号の振幅が小さい電源立ち上げ直後は半導体集積回路１０１の外部へクロックＣＬＫが出力されないようにすることができ、発振信号ＸＯＵＴがクロックＣＬＫに起因するノイズによって打ち消される、すなわち発振回路１が発振信号を生成できなくなってしまうことを防ぐことができる。したがって、本発明の第１の実施の形態に係る半導体集積回路では、発振信号を安定して生成することができる。
【００３０】
［変形例１］
図４は、本発明の第１の実施の形態に係る電子機器の変形例の構成を示す図である。図４を参照して、切り替え回路２はＡＮＤゲートであり、制御信号ＣＬＫＥＮがＬレベルの場合にはＬレベルの信号を出力バッファ３に出力し、制御信号ＣＬＫＥＮがＨレベルの場合には発振回路１からの発振信号を出力バッファ３に出力する。
【００３１】
その他の構成および動作は電子機器２０１と同様であるため、ここでは詳細な説明を繰り返さない。
【００３２】
［変形例２］
図５は、本発明の第１の実施の形態に係る電子機器の変形例の構成を示す図である。図５を参照して、電子機器２０２は、半導体集積回路１０２と、半導体集積回路５１と、コンデンサＣ１およびＣ２と、発振子ＸＴＬ１と、抵抗Ｒ２とを備える。半導体集積回路１０２は、発振回路１と、切り替え回路２と、出力バッファ３と、端子Ｔ１，Ｔ３，Ｔ４と、制御回路５２とを備える。
【００３３】
その他の構成および動作は電子機器２０１と同様であるため、ここでは詳細な説明を繰り返さない。
【００３４】
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００３５】
＜第２の実施の形態＞
本実施の形態は、第１の実施の形態に係る電子機器に対して切り替え回路２を制御する構成を変更した電子機器に関する。以下で説明する内容以外は第１の実施の形態に係る電子機器と同様である。
【００３６】
図６は、本発明の第２の実施の形態に係る電子機器の構成を示す図である。
図６を参照して、電子機器２０３は、半導体集積回路１０３と、半導体集積回路５１と、コンデンサＣ１およびＣ２と、発振子ＸＴＬ１と、抵抗Ｒ２とを備える。半導体集積回路１０３は、発振回路１と、切り替え回路２と、出力バッファ３と、端子Ｔ１，Ｔ３，Ｔ４と、ローパスフィルタ５３とを備える。ローパスフィルタ５３は、抵抗Ｒ３と、コンデンサＣ３とを含む。
【００３７】
ローパスフィルタ５３は、発振回路１に電力として供給される電圧と同じ電圧である電源電圧ＶＤＤを遅延させて切り替え回路２に出力する。
【００３８】
切り替え回路２は、ローパスフィルタ５３において遅延した電圧を受けて、発振回路１から受けた発振信号を外部へ出力する。
【００３９】
その他の構成および動作は電子機器２０１と同様であるため、ここでは詳細な説明を繰り返さない。
【００４０】
このような構成により、発振信号の振幅が小さい電源立ち上げ直後は半導体集積回路１０１の外部へクロックＣＬＫが出力されないようにすることができ、発振信号ＸＯＵＴがクロックＣＬＫに起因するノイズによって打ち消される、すなわち発振回路１が発振信号を生成できなくなってしまうことを防ぐことができる。したがって、本発明の第２の実施の形態に係る電子機器では、本発明の第１の実施の形態に係る電子機器と同様に、発振信号を安定して生成することができる。
【００４１】
なお、ローパスフィルタ５３は、半導体集積回路１０３の外部に配置される構成であってもよい。
【００４２】
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００４３】
＜第３の実施の形態＞
本実施の形態は、第１の実施の形態に係る電子機器に対して切り替え回路２を制御する構成を変更した電子機器に関する。以下で説明する内容以外は第１の実施の形態に係る電子機器と同様である。
【００４４】
図７は、本発明の第３の実施の形態に係る電子機器の構成を示す図である。
図７を参照して、電子機器２０４は、半導体集積回路１０４と、半導体集積回路５１と、コンデンサＣ１およびＣ２と、発振子ＸＴＬ１と、抵抗Ｒ２とを備える。半導体集積回路１０４は、発振回路１と、切り替え回路２と、出力バッファ３と、端子Ｔ１，Ｔ３，Ｔ４と、カウンタ５４とを備える。
【００４５】
カウンタ５４は、発振回路１から受けた発振信号の立ち上がりエッジまたは立ち下がりエッジをカウントし、カウント値が所定値以上になるとＨレベルの制御信号ＣＬＫＥＮを切り替え回路２に出力する。
【００４６】
切り替え回路２は、マルチプレクサであり、制御信号ＣＬＫＥＮがＬレベルの場合にはＬレベルの信号を出力バッファ３に出力し、制御信号ＣＬＫＥＮがＨレベルの場合には発振回路１からの発振信号を出力バッファ３に出力する。
【００４７】
このような構成により、発振信号の振幅が小さい電源立ち上げ直後は半導体集積回路１０１の外部へクロックＣＬＫが出力されないようにすることができ、発振信号ＸＯＵＴがクロックＣＬＫに起因するノイズによって打ち消される、すなわち発振回路１が発振信号を生成できなくなってしまうことを防ぐことができる。したがって、本発明の第３の実施の形態に係る電子機器では、本発明の第１の実施の形態に係る電子機器と同様に、発振信号を安定して生成することができる。
【００４８】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００４９】
【図１】本発明の第１の実施の形態に係る電子機器の構成を示す図である。
【図２】（ａ）〜（ｄ）は、本発明の第１の実施の形態に係る半導体集積回路がクロックを外部へ出力する際の動作を示す波形図である。
【図３】発振信号ＸＩＮ、発振信号ＸＯＵＴおよびクロックＣＬＫの位相関係を示す波形図である。
【図４】本発明の第１の実施の形態に係る電子機器の変形例の構成を示す図である。
【図５】本発明の第１の実施の形態に係る電子機器の変形例の構成を示す図である。
【図６】本発明の第２の実施の形態に係る電子機器の構成を示す図である。
【図７】本発明の第３の実施の形態に係る電子機器の構成を示す図である。
【符号の説明】
【００５０】
１  発振回路、２  切り替え回路、３  出力バッファ、５１，１０１〜１０４  半導体集積回路、５２  制御回路、５３  ローパスフィルタ、５４  カウンタ、２０１〜２０４  電子機器、Ｃ１〜Ｃ３  コンデンサ、Ｔ１〜Ｔ４  端子、Ｇ１，Ｇ２  反転ゲート、Ｒ１〜Ｒ３  抵抗、ＸＴＬ１  発振子。
【図１】
2008042883.tif 000003
【図２】
2008042883.tif 000004
【図３】
2008042883.tif 000005
【図４】
2008042883.tif 000006
【図５】
2008042883.tif 000007
【図６】
2008042883.tif 000008
【図７】
2008042883.tif 000009