(57)【要約】【課題】実装強度を確保しつつ落下強度の低下を防ぐことができる、多層配線基板を提供する。【解決手段】多層配線基板１０は、基板本体２０の一方主面２０ａ側にキャビティ２６が形成され、キャビティ２６内に受動素子１２ｘ，１２ｙが実装されている。基板本体２０の一方主面２０ａ側のキャビティ２６の周囲の桟部２４に、凹部２５ａ，２５ｂが形成されている。凹部２５ａ，２５ｂには、電極３４ａ，３４ｂが配置されている。【選択図】図１
2008186963.tif 000002
【特許請求の範囲】
【請求項１】
基板本体の一方主面側にキャビティが形成され、前記キャビティ内に受動素子が実装されている、多層配線基板において、
基板本体の一方主面側の前記キャビティの周囲の桟部に、凹部が形成されていることを特徴とする多層配線基板。
【請求項２】
前記凹部に電極が配置されていることを特徴とする、請求項１に記載の多層配線基板。
【請求項３】
前記凹部に表面実装型部品が実装されていることを特徴とする、請求項２に記載の多層配線基板。
【請求項４】
前記基板本体の他方主面に、半導体素子が実装されていることを特徴とする、請求項１、２又は３に記載の多層配線基板。
【請求項５】
前記受動素子の長手方向と、前記キャビティに配置されている少なくも１つの前記受動素子の長手方向とが同じ方向であることを特徴とする、請求項１乃至４のいずれか一つに記載の多層配線基板。
【請求項６】
前記基板本体の前記他方主面に実装されている前記半導体素子は、前記キャビティの長手方向の寸法よりも寸法が大きい部分を有し、
該部分は、前記基板本体の前記他方主面の法線方向から透視すると、前記キャビティの長手方向に前記キャビティを跨ぎ、前記キャビティを長手方向全体に覆うことを特徴とする、請求項１ないし５のいずれか一つに記載の多層配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層配線基板に関し、詳しくは、キャビティ内に受動素子が実装された多層配線基板に関する。
【背景技術】
【０００２】
電子部品の実装密度を高め、小型化、低背化を図るため、キャビティ構造を有する多層配線基板が用いられている。
【０００３】
例えば図５に示す多層配線基板１００は、基板本体１７０に、コンデンサ１６０とＩＣチップ１とが搭載されている。基板本体１７０は、裏面に開口するキャビティ１３５が形成されたコア基板１３０と、この主面上に積層された樹脂絶縁層１４１，１４２，１４３及び配線層１５１，１５２，１５３によって形成されている。コア基板１３０は、第１コア基板１１０と第２コア基板１２０とが接着層１３４を介して貼り合わされている。コンデンサ１６０は、キャビティ１３５内に配置されている。（例えば、特許文献１参照）。
【特許文献１】特開２００３−２２９５１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このように、基板本体の一方主面側にキャビティが形成され、キャビティ内に受動体素子が実装され、基板本体の他方主面に半導体素子が実装される構造にすることにより、小型でかつ高機能なモジュール（複合部品）である多層配線基板を構成することができる。
【０００５】
多層配線基板をより小型化するには、基板本体を小型化すればよい。そのために、キャビティの周囲の桟部の幅を狭くすることが考えられる。しかし、桟部には、多層配線基板を他の回路基板に接続するための裏面電極が設けられているため、桟部の幅を狭くすると、モジュールと他の回路基板との接合部分の面積が小さくなり、多層配線基板が他の回路基板に実装され接合されるときの実装強度（固着強度）が不足する。
【０００６】
一方、実装強度を高めるため桟部の幅を広くすると、多層配線基板は剛性が高くなり、変形しにくくなる。そのため、多層配線基板自体が、あるいは多層配線基板が他の回路基板に実装された状態で、落下等の衝撃を受けたとき、多層配線基板にワレ、カケ、クラック等の外観不良が発生しやすくなる。
【０００７】
本発明は、かかる実情に鑑み、実装強度を確保しつつ落下強度の低下を防ぐことができる、多層配線基板を提供しようとするものである。
【課題を解決するための手段】
【０００８】
本発明は、上記課題を解決するために、以下のように構成した多層配線基板を提供する。
【０００９】
多層配線基板は、基板本体の一方主面側にキャビティが形成され、前記キャビティ内に受動素子が実装されている。基板本体の一方主面側の前記キャビティの周囲の桟部に、凹部が形成されている。
【００１０】
上記構成によれば、キャビティの周囲の桟部に凹部が形成されることで、多層配線基板はたわみやすくなる。そのため、多層配線基板自体が、あるいは多層配線基板が他の回路基板に実装された状態で、落下等の衝撃を受けたとき、多層配線基板が衝撃に追従して変形し、多層配線基板にワレ、カケ、クラック等の外観不良が発生することを防ぐことができる。
【００１１】
好ましくは、前記凹部に電極が配置されている。
【００１２】
この場合、多層配線基板と他の回路基板とを接合するはんだ等の接合剤を、凹部にも供給できるため、はんだ等の接合剤の量を増やして実装強度を向上することができる。さらに、凹部の側面に電極を形成することにより、はんだ等の接合剤の盛り上がり（フィレット）を形成できるため、多層配線基板が他の回路基板に実装されるときの実装強度を向上することができる。
【００１３】
より好ましくは、前記凹部に表面実装型部品が実装されている。
【００１４】
この場合、基板本体の桟部の凹部に配置されている電極に表面実装型部品を実装することにより、多層配線基板のサイズを大きくすることなく、高集積化・大規模化することができる。
【００１５】
好ましくは、前記基板本体の他方主面に、半導体素子が実装されている。
【００１６】
この場合、基板本体を半導体素子と同程度のサイズにすることができ、多層配線基板を小型化できる。また、受動素子をキャビティ側（基板本体の一方主面側）に集めるため、桟部の受動部品もまとめて実装することができ、実装時間を短縮することができる。
【００１７】
好ましくは、前記受動素子の長手方向と、前記キャビティに配置されている少なくも１つの前記受動素子の長手方向とが同じ方向である。
【００１８】
基板本体のキャビティとは反対側の他方主面は、キャビティの長手方向に沿って反りやすいが、上記構成のように、少なくも１つの受動素子を、受動素子の長手方向とキャビティの長手方向とが同じ方向になるようにキャビティ内に実装すると、受動素子の長手方向両端の端子電極が基板本体に接合されるため、基板本体は、受動素子の長手方向両端間の変形が受動素子によって妨げられるので、基板本体の反りやうねりの発生を防ぐことができる。
【００１９】
好ましくは、前記基板本体の前記他方主面に実装されている前記半導体素子は、前記キャビティの長手方向の寸法よりも寸法が大きい部分を有する。該部分は、前記基板本体の前記他方主面の法線方向から透視すると、前記キャビティの長手方向に前記キャビティを跨ぎ、前記キャビティを長手方向全体に覆う。
【００２０】
基板本体は、キャビティの底部の基板厚を薄くすると、その機械的強度が不足する。この強度不足を補うため、キャビティの長手方向を覆うように半導体素子を他方主面に配置して実装することにより、半導体素子がキャビティ底板部の補強板の代わりになり、多層配線基板の強度を向上させることができる。
【発明の効果】
【００２１】
本発明によれば、実装強度を確保しつつ落下強度の低下を防ぐことができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態について、図１〜図４を参照しながら説明する。
【００２３】
＜実施例１＞  実施例１の多層配線基板１０について、図１〜図３を参照しながら説明する。図１（ａ）は、多層配線基板１０の底面図である。図１（ｂ）は、図１（ａ）の線Ｂ−Ｂに沿って見た断面図である。
【００２４】
図１（ａ）及び（ｂ）に示すように、多層配線基板１０は、基板本体２０の一方主面である裏面２０ａの中央にキャビティ２６が形成され、キャビティ２６の周囲は桟部２４によって枠状に囲まれている。キャビティ２６の底面２７には、受動素子である表面実装型部品１２ｘ，１２ｙが実装されている。例えば、表面実装型部品１２ｘ，１２ｙとして、チップ型積層セラミックコンデンサなどが、はんだを介して実装される。
【００２５】
図１（ｂ）に示すように、基板本体２０の他方主面である表面２０ｂには、はんだボール４２を介して、半導体素子であるＩＣ４０が実装され、ＩＣ４０と基板本体２０との間にはアンダーフィル剤４４が充填されている。
【００２６】
基板本体２０は、例えば複数層のセラミックグリーシートを積層して焼成することにより形成される。基板本体２０の内部には、セラミックグリーシート間に配置される面内導体１３ａや、セラミックグリーシートを貫通する貫通孔（ビア）に充填されるビアホール導体１３ｂなどにより、内蔵回路の一部となる内部電極パターンが形成されている。例えば、コンデンサやインダクタなどの受動素子パターン、グランドパターン、引き回し用配線パターン等の内部電極パターンが形成されている。
【００２７】
基板本体２０の裏面２０ａ、すなわちキャビティ２６の周囲の桟部２４には、裏面電極３０，３１，３２ａ，３２ｂが形成されている。桟部２４には、凹部２５ａ，２５ｂが形成され、凹部２５ａ，２５ｂの側面には、側面電極３４ａ，３４ｂが形成されている。
【００２８】
図１（ａ）に示したように、キャビティ２６の底面２７に実装された表面実装型部品１２ｘ，１２ｙのうち２つの表面実装型部品１２ｙの長手方向は、キャビティ２６の長手方向と同じ方向（図において上下方向）である。この２つの表面実装型部品１２ｙの長手方向両端の端子電極１２ａ，１２ｂが基板本体２０のキャビティ底板部２２ａに接合されるため、基板本体２０の底板層２２、特にキャビティ底板部２２ａは、２つの表面実装型部品１２ｙの端子電極１２ａ，１２ｂ間、すなわち長手方向両端間の部分において、表面実装型部品１２ｙによって変形が妨げられる。すなわち、キャビティ２６内に実装された表面実装型部品１２ｙ（例えば、チップ型積層セラミックコンデンサの本体のセラミック）が変形の障害となり、例えばリフロー通過後の降温時の基板本体２０の変形を抑える。
【００２９】
基板本体２０はキャビティ２６の長手方向に沿って反りやすいので、キャビティ２６の長手方向と表面実装型部品１２ｙの長手方向とが一致する場合に、キャビティ２６の長手方向の基板本体２０の変形を防ぐことで、基板本体２０の変形を効果的に防ぐことができる。
【００３０】
これにより、基板本体２０の表面２０ｂにＩＣ４０を実装する際に、表面２０ｂがより平坦な基板本体２０が提供でき、ＩＣ４０と基板本体２０との接続不良を低減することができる。
【００３１】
なお、その長手方向がキャビティの長手方向と一致する表面実装型部品は、図示された形状のものに限定されない。すなわち、キャビティ内に実装された状態を基板本体の一方主面の法線方向からみたときに長手方向があり、かつ、当該長手方向がキャビティの長手方向と同じ方向であればよい。例えば直方体や円柱状の表面実装型部品が、それらの中心軸が基板本体と平行になるようにキャビティ内に実装され、基板本体の一方主面の法線方向から見たときに、長方形の形状となるようにしてもよい。
【００３２】
ＩＣ４０は、基板本体２０と略同じサイズであり、キャビティ２６の長手方向と同じ方向の寸法が、キャビティ２６の長手方向の寸法よりも大きい。そして、ＩＣ４０は、キャビティ２６の裏側を跨ぐように、すなわちキャビティ２６に対向する基板本体２０の底板層２２のキャビティ底板部２２ａを跨ぐように、基板本体２０の表面２０ｂに実装されており、基板本体２０の表面２０ｂを法線方向から透視したときに、ＩＣ４０は、キャビティ２６を長手方向全体に覆っている。
【００３３】
ＩＣ４０と基板本体２０の表面２０ｂとの間は、はんだボール４２とアンダーフィル剤４４とによって全面が略均一に接合されているため、基板本体２０の底板層２２、特にキャビティ底板部２２aが補強される。そのため、基板本体２０のキャビティ底板部２２aを薄くし、多層配線基板１０を小型化することができる。
【００３４】
多層配線基板１０は、基板本体２０のキャビティ２６内や表面２０ｂに表面実装型部品１２ｘ，１２ｙやＩＣ４０が実装された状態で、基板本体２０の裏面２０ａの裏面電極３０，３１，３２ａ，３２ｂ介して、プリント基板等の他の回路基板（マザーボード）に実装される。
【００３５】
次に、多層配線基板１０の製造方法について、図２及び図３を参照しながら説明する。図２は、親基板１１の底面図である。図３は、桟部２４の要部拡大断面図である。
【００３６】
まず、基板本体の各層を形成するためのセラミックグリーンシートを用意する。すなわち、キャリフィルム上に、ドクターブレード法等により、セラミックグリーンシートを成形した後、セラミックグリーンシートをキャリアフィルムとともに、所定の大きさに切断する。次いで、レーザー光を照射して、キャリアフィルム及びセラミックグリーンシートにスルーホール（貫通孔）を形成した後、スルーホールに導体ペーストを充填し、余分な導体ペーストを掻き取る。次いで、セラミックグリーンシート面にスクリーン印刷を行い、配線ラインや引き出しラインを含む配線パターンを形成する。次いで、キャビティ周囲の桟部を構成するセラミックグリーンシートについて、キャビティを形成するための打ち抜き穴を、金型を用いて形成する。
【００３７】
次に、基板本体の各層を形成するセラミックグリーンシートを積層し、圧着して積層体を形成した後、積層体に、個片（子基板）に分割するためのブレイク溝を形成する。この積層体は、図２に示すように、多層配線基板１０の複数個分を含む親基板１１になる。
【００３８】
次いで、図２において斜線を付している軌道５２，５４に沿って、ダイサーのブレードを親基板１１の裏面２０ａに対して平行移動させて、キャビティ２６の周囲の桟部２４を部分的に切り欠くことにより、凹部を形成する。このとき、ダイサーのブレードは、キャビティ２６の底面２７に達しない切り込み深さで、桟部２４の各辺を直角に横切る。これによって、図３（ａ）に示すように、桟部２４のスルーホールに充填された導体ペースト３３の間を、ブレード５０が通過し、図３（ｂ）に示すように凹部２５が形成され、凹部２５の側面には、スルーホールに充填された導体ペーストの一部が露出する。この露出した部分は、側面電極３４になる。
【００３９】
次いで、親基板１１を焼成し、焼成後の親基板１１にめっきを施す。
【００４０】
次に、親基板１１のキャビティ２６の底面２７に、ディスペンサを用いてはんだを供給し、図２において鎖線で示す表面実装型部品１２をマウントする。次いで、リフロー炉に親基板１１を投入し、はんだを溶融させて部品固着を行う。
【００４１】
次いで、親基板１１のキャビティ２６とは反対側の表面２０ｂに、ＩＣ４０を、フリップチップマウンターを用い、フラックス転写によりマウントする。次いで、リフロー炉に親基板１１を投入し、はんだを溶融させて部品固着を行った後、基板洗浄を行い、基板に付いたフラックスを除去する。次いで、アンダーフィル剤４４をＩＣ４０と親基板１１との間に充填し硬化させる。
【００４２】
次いで、親基板１１に形成されたブレイク溝に沿って、個片（子基板）に分割し、多層配線基板１０が完成する。
【００４３】
このようにして作製した多層配線基板１０は、図３（ｃ）に示すように、他の回路基板６０に実装したときに、はんだ６４は、他の回路基板６０の接続電極６２と、多層配線基板１０の裏面電極３２との間だけでなく、桟部２４の凹部２５に設けられた側面電極３４にも濡れ上がってフィレットが形成され、はんだ量が増えるので、多層配線基板１０と他の回路基板６０との間の実装強度（固着強度）が向上する。
【００４４】
一方、多層配線基板１０自体は、桟部２４の凹部２５によって剛性が低下し、変形しやすくなる。そのため、落下等により衝撃が加わったときに、他の回路基板６０に追従して基板本体が変形しやすくなり、多層配線基板１０と他の回路基板６０との間の接合部分に作用する応力が緩和され、結果として、落下強度が向上する。
【００４５】
＜実施例２＞  実施例２の多層配線基板１０ｘについて、図４を参照しながら説明する。図４は、多層配線基板１０ｘの（ａ）底面図、（ｂ）側面図である。
【００４６】
実施例２の多層配線基板１０ｘは、実施例１の多層配線基板１０と略同様に構成され、同様の工程により作製することができる。以下では、実施例１との相違点を中心に説明し、実施例１と同じ構成部分には同じ符号を用いる。
【００４７】
図４に示すように、キャビティ２６の周囲の桟部２４ｘに形成された１対の凹部２５ｘの底面に底面電極３８が形成され、凹部２５ｘ内には表面実装型部品１４が搭載されている。すなわち、表面実装型部品１４の両端の端子電極１４ａ，１４ｂは、図４（ｂ）に示すように、その下面１４ｔが、不図示のはんだによって、凹部２５ｘの底面電極３８に接合されている。
【００４８】
表面実装型部品１４の端子電極１４ａ，１４ｂは、図４（ｂ）に示すように、その上面１４ｓの高さが、多層配線基板１０ｘの基板本体２０の裏面２０ａに形成されている裏面電極３０，３０ｘ，３１ｘと略同じ高さであり、多層配線基板１０ｘを他の回路基板に実装するときに、表面実装型部品１４の電極１４ａ，１４ｂの上面１４ｓは、多層配線基板１０ｘの裏面電極３０，３０ｘ，３１ｘと同様に、他の回路基板に接合される。すなわち、表面実装型部品１４の電極１４ａ，１４ｂは、直接、他の回路基板に接続される。そのため、回路引き回しの際に生じる損失やインダクタンスが発生しない。
【００４９】
また、表面実装型部品１４をキャビティ２６以外の場所（桟部２４ｘの凹部２５ｘ）に配置することにより、部品配置の自由度が高くなり、多層配線基板１０ｘをより小型化することが可能になる。
【００５０】
なお、図示していないが、桟部２４ｘの凹部２５ｘの側面に側面電極を設けてもよい。この場合、この側面電極に、凹部２５ｘ内に配置された表面実装型部品の端子電極を接合してもよい。
【００５１】
また、多層配線基板１０ｘのキャビティ２６とは反対側の表面２０ｂに、実施例１と同様に、ＩＣなどの部品を搭載してもよい。
【００５２】
＜まとめ＞  以上に説明した多層配線基板１０，１０ｘは、基板本体２０，２０ｘのキャビティ２６の周囲の桟部２４，２４ｘに凹部２５ａ，２５ｂ，２５ｘが形成されているので、実装強度を確保しつつ落下強度の低下を防ぐことができる。
【００５３】
なお、本発明は、上記した実施の形態に限定されるものではなく、種々変更を加え得て実施することが可能である。
【００５４】
例えば、基板本体は、セラミック基板に限らず、セラミック以外の材料を用いた基板、例えば樹脂基板であってもよい。表面実装型部品（受動素子）は、はんだリフロー以外の方法、例えば導電性接着剤によって、キャビティ内に実装されてもよい。キャビティは、基板本体の中心からずれた位置に形成されてもよい。桟部に形成される凹部の形状や個数は任意である。例えば、凹部のキャビティ側及び／又は外側に桟部が残っており、キャビティと多層配線基板の外部とが凹部を介して連通していない構成としてもよい。
【００５５】
凹部に実装される表面実装型部品は、多層配線基板内部の配線パターンと接続されていてもよい。その場合は、基板本体裏面の裏面電極と他の回路基板とを接続しやすくするために、裏面電極の高さよりも低く実装されても構わない。
【図面の簡単な説明】
【００５６】
【図１】多層配線基板の（ａ）底面図、（ｂ）断面図である。（実施例１）
【図２】親基板の底面図である。（実施例１）
【図３】桟部の要部拡大断面図である。（実施例１）
【図４】多層配線基板の（ａ）底面図、（ｂ）側面図である。（実施例２）
【図５】多層配線基板の断面図である。（従来例）
【符号の説明】
【００５７】
１０，１０ｘ  多層配線基板
１２，１２ｘ，１２ｙ，１４  表面実装型部品（受動素子）
２０，２０ｘ  基板本体
２０ａ  裏面（一方主面）
２０ｂ  表面（他方主面）
２４，２４ｘ  桟部
２５，２５ａ，２５ｂ，２５ｘ  凹部
２６  キャビティ
３４，３４ａ，３４ｂ  側面電極（電極）
３８  底面電極（電極）
４０  ＩＣ（半導体素子）
【図１】
2008186963.tif 000003
【図２】
2008186963.tif 000004
【図３】
2008186963.tif 000005
【図４】
2008186963.tif 000006
【図５】
2008186963.tif 000007