(57)【要約】【課題】チャネル長の長いトランジスタの高速駆動を実現するとともに、チャネル長の短いトランジスタにおける特性の変動を抑制した半導体装置を提供する。【解決手段】本発明による半導体装置（１００）は、第１多結晶領域（Ｐ１）を有する第１半導体層（１１２）と、第１ゲート電極（１１４）とを含む第１トランジスタ（１１０）と、第２多結晶領域（Ｐ２）を有する第２半導体層（１２２）と、第２ゲート電極（１２４）とを含む第２トランジスタ（１２０）とを備える。第２チャネル領域（Ｃ２）のチャネル長は第１チャネル領域（Ｃ１）のチャネル長よりも短く、第２多結晶領域（Ｐ２）の平均結晶粒径は第１多結晶領域（Ｐ１）の平均結晶粒径よりも小さい。【選択図】図１
2008192688.tif 000002
【特許請求の範囲】
【請求項１】
第１ソース領域、第１チャネル領域および第１ドレイン領域を含む第１多結晶領域を有する第１半導体層と、第１ゲート絶縁膜を介して前記第１チャネル領域と対向する第１ゲート電極とを含む第１トランジスタと、
第２ソース領域、第２チャネル領域および第２ドレイン領域を含む第２多結晶領域を有する第２半導体層と、第２ゲート絶縁膜を介して前記第２チャネル領域と対向する第２ゲート電極とを含む第２トランジスタと
を備える半導体装置であって、
前記第２チャネル領域のチャネル長は前記第１チャネル領域のチャネル長よりも短く、
前記第２多結晶領域の平均結晶粒径は前記第１多結晶領域の平均結晶粒径よりも小さい、半導体装置。
【請求項２】
前記第１多結晶領域の平均結晶粒径は前記第１チャネル領域のチャネル長以上である、請求項１に記載の半導体装置。
【請求項３】
前記第２多結晶領域の平均結晶粒径は前記第２チャネル領域のチャネル長よりも小さい、請求項１または２に記載の半導体装置。
【請求項４】
前記第１および第２半導体層は直線状に延びており、
前記第２半導体層の幅は前記第１半導体層よりも狭い、請求項１から３のいずれかに記載の半導体装置。
【請求項５】
前記第１半導体層の幅は２μｍよりも大きく、前記第２半導体層の幅は２μｍ以下である、請求項４に記載の半導体装置。
【請求項６】
前記第２トランジスタのチャネルサイズは前記第１トランジスタよりも小さい、請求項１から５のいずれかに記載の半導体装置。
【請求項７】
請求項１から６のいずれかに記載の半導体装置と、
前記第１ゲート電極と電気的に接続されたゲートバスラインと、
前記第１ソース領域と電気的に接続されたソースバスラインと、
前記第１ドレイン領域と電気的に接続された画素電極と、
前記ゲートバスラインまたは前記ソースバスラインに信号を供給するドライバであって、前記第２トランジスタを用いたドライバと
を備える、アクティブマトリクス基板。
【請求項８】
第１多結晶領域を有する第１半導体層、および、前記第１多結晶領域よりも平均結晶粒径の小さい第２多結晶領域を有する第２半導体層を用意する工程と、
前記第１多結晶領域に第１ソース領域、第１チャネル領域および第１ドレイン領域を形成するとともに第１ゲート絶縁膜を介して前記第１チャネル領域と対向する第１ゲート電極を形成することにより、第１トランジスタを作製する工程と、
前記第２多結晶領域に第２ソース領域、第２チャネル領域および第２ドレイン領域を形成するとともに第２ゲート絶縁膜を介して前記第２チャネル領域と対向する第２ゲート電極を形成することにより、第２トランジスタを作製する工程と
を包含する半導体装置の製造方法であって、
前記第２トランジスタを作製する工程において、前記第２チャネル領域のチャネル長は前記第１チャネル領域のチャネル長よりも短い、半導体装置の製造方法。
【請求項９】
前記第２トランジスタを作製する工程において、前記第２トランジスタのチャネルサイズは前記第１トランジスタよりも小さい、請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記第１半導体層および前記第２半導体層を用意する工程は、
非晶質半導体膜を用意する工程と、
前記非晶質半導体膜をパターニングすることにより、第１線状非晶質層と、前記第１線状非晶質層よりも幅の狭い第２線状非晶質層とを形成する工程と、
レーザビームを照射して前記第１線状非晶質層および前記第２線状非晶質層をそれぞれ結晶化し、さらにパターニングすることにより、前記第１半導体層および前記第２半導体層を形成する工程と
を含む、請求項８または９に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、より詳細には、チャネル長の異なるトランジスタを備えた半導体装置に関する。
【背景技術】
【０００２】
表示装置（例えば、液晶表示装置）のためのアクティブマトリクス基板は、半導体層を用いたトランジスタを有する半導体装置を備えている。一般的な半導体装置には、非晶質半導体層（例えば、アモルファスシリコン層）よりもキャリア移動度の高い多結晶半導体層（例えば、ポリシリコン層）が用いられている。一般的に、多結晶半導体層は、非晶質半導体膜を結晶化した後、所定の形状にパターニングすることによって形成される。また、多結晶半導体層に形成された結晶粒の平均結晶粒径が大きいと高いキャリア移動度が得られるため、現在では、多結晶半導体層における平均結晶粒径をより大きくさせるための様々な結晶化技術が開発されており、チャネル長と同程度の平均結晶粒径を有するポリシリコンも量産されている。
【０００３】
表示装置にはドライバ一体型のアクティブマトリクス基板が好適に用いられている。このようなアクティブマトリクス基板は、ドライバを構成するトランジスタ、および、画素のスイッチング素子として機能するトランジスタの設けられた半導体装置を用いて作製されており、これらのトランジスタは、要求される機能に応じて異なる特性を有している（例えば、特許文献１、２参照）。
【０００４】
特許文献１には、表示領域および周辺領域（「額縁領域」ともいう。）に特性の異なる薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）を設けた半導体装置が開示されている。特許文献１に開示されている半導体装置では、表示領域には、平均結晶粒径の小さい半導体層を用いて特性のバラツキの少ないＴＦＴが作製されており、周辺領域には、ドライバを構成するために、平均結晶粒径の大きい半導体層を用いて高速駆動の可能なＴＦＴが作製されている。
【０００５】
また、特許文献２には、４つのタイプのＴＦＴ（具体的には、表示領域に設けられた画素ＴＦＴおよび画素機能ＴＦＴ、周辺領域に設けられた高耐圧ＴＦＴおよび回路ＴＦＴ）を設けた半導体装置が開示されている。画素ＴＦＴ、画素機能ＴＦＴ、高耐圧ＴＦＴ、回路ＴＦＴのゲート長はそれぞれ２μｍ、１μｍ、１μｍ、１μｍであり、結晶粒径はそれぞれ、０．１μｍ、０．５〜１．０μｍ、０．１μｍ、０．５〜１．０μｍであり、また、キャリア移動度はそれぞれ、５０ｃｍ2／Ｖｓ、２００〜３００ｃｍ2／Ｖｓ以上、５０ｃｍ2／Ｖｓ、２００〜３００ｃｍ2／Ｖｓ以上である。特許文献２に開示されている半導体装置では、ゲート長、結晶粒径や移動度の異なるＴＦＴを混在させて、高速駆動や耐圧・特性のばらつきの抑制を図っており、これにより、種々の回路仕様に対応することを可能としている。
【特許文献１】特開平５−１９０８５３号公報
【特許文献２】特開２００２−２３１９５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１に開示されている半導体装置では、周辺領域および表示領域のＴＦＴは結晶粒径の大きさが異なる点を除いて同様に作製されているが、結晶粒径の大きな半導体層を用いた周辺領域のＴＦＴでは、チャネル内の結晶粒界の数にばらつきが生じやすい。チャネル内の結晶粒界の数がばらつくと、隣接するＴＦＴ同士であっても、チャネル内に存在する結晶粒界の数に応じてＴＦＴの特性（特にしきい値電圧Ｖｔｈ）が異なることがあり、結果として、周辺領域のＴＦＴを含む回路が正常に動作しないことがある。また、結晶粒径の小さい半導体層を用いた表示領域のＴＦＴでは、高速駆動を実現することができない。
【０００７】
同様に、特許文献２に開示されている半導体装置でも、結晶粒径の大きな半導体層を用いる画素機能ＴＦＴや回路ＴＦＴを含む回路が正常に動作しないことがある。また、結晶粒径の小さい半導体層を用いた画素ＴＦＴや高耐圧ＴＦＴでは、高速駆動を実現することができない。
【０００８】
また、近年、液晶パネルに内蔵されるドライバとして、従来のアナログドライバに代えて消費電力の小さいデジタルドライバが用いられるようになっている。デジタルドライバは、一般に、低電圧で駆動するために、特許文献２に開示されている半導体装置における回路ＴＦＴと同様に、表示領域のトランジスタよりもサイズの小さいトランジスタを集積して構成された多くの回路を有している。このようなデジタルドライバを作製するために、結晶粒径の大きい半導体層を用いてチャネル長の短いトランジスタを形成すると、トランジスタの特性が変動してしまい、デジタルドライバの動作不良が発生し、歩留まりが低下してしまう。
【０００９】
本発明は、上記課題を鑑みてなされたものであり、チャネル長の長いトランジスタの高速駆動を実現するとともに、チャネル長の短いトランジスタにおける特性の変動を抑制した半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明による半導体装置は、第１ソース領域、第１チャネル領域および第１ドレイン領域を含む第１多結晶領域を有する第１半導体層と、第１ゲート絶縁膜を介して前記第１チャネル領域と対向する第１ゲート電極とを含む第１トランジスタと、第２ソース領域、第２チャネル領域および第２ドレイン領域を含む第２多結晶領域を有する第２半導体層と、第２ゲート絶縁膜を介して前記第２チャネル領域と対向する第２ゲート電極とを含む第２トランジスタとを備える半導体装置であって、前記第２チャネル領域のチャネル長は前記第１チャネル領域のチャネル長よりも短く、前記第２多結晶領域の平均結晶粒径は前記第１多結晶領域の平均結晶粒径よりも小さい。
【００１１】
ある実施形態において、前記第１多結晶領域の平均結晶粒径は前記第１チャネル領域のチャネル長以上である。
【００１２】
ある実施形態において、前記第２多結晶領域の平均結晶粒径は前記第２チャネル領域のチャネル長よりも小さい。
【００１３】
ある実施形態において、前記第１および第２半導体層は直線状に延びており、前記第２半導体層の幅は前記第１半導体層よりも狭い。
【００１４】
ある実施形態において、前記第１半導体層の幅は２μｍよりも大きく、前記第２半導体層の幅は２μｍ以下である。
【００１５】
ある実施形態において、前記第２トランジスタのチャネルサイズは前記第１トランジスタよりも小さい。
【００１６】
本発明のアクティブマトリクス基板は、上記に記載の半導体装置と、前記第１ゲート電極と電気的に接続されたゲートバスラインと、前記第１ソース領域と電気的に接続されたソースバスラインと、前記第１ドレイン領域と電気的に接続された画素電極と、前記ゲートバスラインまたは前記ソースバスラインに信号を供給するドライバであって、前記第２トランジスタを用いたドライバとを備える。
【００１７】
本発明による半導体装置の製造方法は、第１多結晶領域を有する第１半導体層、および、前記第１多結晶領域よりも平均結晶粒径の小さい第２多結晶領域を有する第２半導体層を用意する工程と、前記第１多結晶領域に第１ソース領域、第１チャネル領域および第１ドレイン領域を形成するとともに第１ゲート絶縁膜を介して前記第１チャネル領域と対向する第１ゲート電極を形成することにより、第１トランジスタを作製する工程と、前記第２多結晶領域に第２ソース領域、第２チャネル領域および第２ドレイン領域を形成するとともに第２ゲート絶縁膜を介して前記第２チャネル領域と対向する第２ゲート電極を形成することにより、第２トランジスタを作製する工程とを包含する半導体装置の製造方法であって、前記第２トランジスタを作製する工程において、前記第２チャネル領域のチャネル長は前記第１チャネル領域のチャネル長よりも短い。
【００１８】
ある実施形態において、前記第２トランジスタを作製する工程において、前記第２トランジスタのチャネルサイズは前記第１トランジスタよりも小さい。
【００１９】
ある実施形態において、前記第１半導体層および前記第２半導体層を用意する工程は、非晶質半導体膜を用意する工程と、前記非晶質半導体膜をパターニングすることにより、第１線状非晶質層と、前記第１線状非晶質層よりも幅の狭い第２線状非晶質層とを形成する工程と、レーザビームを照射して前記第１線状非晶質層および前記第２線状非晶質層をそれぞれ結晶化し、さらにパターニングすることにより、前記第１半導体層および前記第２半導体層を形成する工程とを含む。
【発明の効果】
【００２０】
本発明の半導体装置では、チャネル長の長いトランジスタの高速駆動を実現するとともに、チャネル長の短いトランジスタにおける特性の変動を抑制することができる。
【発明を実施するための最良の形態】
【００２１】
以下、図面を参照して、本発明による半導体装置の実施形態を説明する。
【００２２】
図１に、本実施形態の半導体装置１００の模式的な断面図を示す。半導体装置１００は、トランジスタ１１０およびトランジスタ１２０を有している。トランジスタ１１０は、ソース領域Ｓ１、ドレイン領域Ｄ１、チャネル領域Ｃ１を含む多結晶領域Ｐ１を有する半導体層１１２と、ゲート絶縁膜Ｇ１を介してチャネル領域Ｃ１と対向するゲート電極１１４と、ソース領域Ｓ１と電気的に接続されたソース電極１１６と、ドレイン領域Ｄ１と電気的に接続されたドレイン電極１１８とを有している。また、トランジスタ１２０は、ソース領域Ｓ２、ドレイン領域Ｄ２、チャネル領域Ｃ２を含む多結晶領域Ｐ２を有する半導体層１２２と、ゲート絶縁膜Ｇ２を介してチャネル領域Ｃ２と対向するゲート電極１２４と、ソース領域Ｓ２と電気的に接続されたソース電極１２６と、ドレイン領域Ｄ２と電気的に接続されたドレイン電極１２８とを有している。多結晶領域Ｐ１、Ｐ２は、例えば、多結晶シリコンから構成されており、多結晶領域Ｐ１、Ｐ２のソース領域Ｓ１、Ｓ２およびドレイン領域Ｄ１、Ｄ２には不純物元素が導入されている。
【００２３】
なお、本明細書の以下の説明において、トランジスタ１１０、１２０をそれぞれ、第１、第２トランジスタとよび、半導体層１１２、１２２をそれぞれ、第１、第２半導体層とよび、ソース領域Ｓ１、Ｓ２、ドレイン領域Ｄ１、Ｄ２、チャネル領域Ｃ１、Ｃ２、多結晶領域Ｐ１、Ｐ２、ゲート絶縁膜Ｇ１、Ｇ２をそれぞれ、第１、第２ソース領域、ドレイン領域、チャネル領域、多結晶領域、ゲート絶縁膜とよぶ。また、ゲート電極１１４、１２４、ソース電極１１６、１２６、ドレイン電極１１８、１２８をそれぞれ、第１、第２ゲート電極、ソース電極、ドレイン電極とよぶ。なお、以下の説明において、チャネル長は、ソース領域からチャネル領域に向かう方向に沿ったチャネル領域の長さであり、チャネル幅は、チャネル長の方向とは直交する方向に沿ったチャネル領域の長さであり、チャネルサイズは、チャネル領域の面積、すなわち、チャネル長およびチャネル幅の積である。また、図１には、表示領域に設けられた第１トランジスタ１１０、および、周辺領域に設けられた第２トランジスタ１２０をそれぞれ１つずつ示しているが、実際には、複数のトランジスタ１１０、１２０が設けられている。
【００２４】
半導体装置１００において、第１チャネル領域Ｃ１のチャネル長Ｌ１は例えば、４μｍであるのに対して、第２チャネル領域Ｃ２のチャネル長Ｌ２は例えば２μｍであり、チャネル長Ｌ２はチャネル長Ｌ１よりも短い。このため、第１トランジスタ１１０のリーク電流は小さい一方で、第２トランジスタ１２０は高速駆動に適している。また、第１チャネル領域Ｃ１のチャネル幅Ｗ１は例えば４μｍであるのに対して、第２チャネル領域Ｃ２のチャネル幅Ｗ２は例えば２μｍである。したがって、第１チャネル領域Ｃ１のチャネルサイズは例えば、１６μｍ2であるのに対して、第２チャネル領域Ｃ２のチャネルサイズは例えば４μｍ2である。このように第２チャネル領域Ｃ２のチャネルサイズは、第１チャネル領域Ｃ１のチャネルサイズよりも小さいため、周辺領域の狭額縁化および回路の高集積化を実現することができる。
【００２５】
また、第１半導体層１１２および第２半導体層１２２には、それぞれ、例えば、多結晶シリコンから構成された多結晶領域Ｐ１、Ｐ２が形成されている。ここで、第１多結晶領域Ｐ１における第１チャネル領域Ｃ１の平均結晶粒径は例えば３μｍであるのに対して、第２多結晶領域Ｐ２の平均結晶粒径は例えば０．３μｍである。なお、第１多結晶領域Ｐ１における第１ソース領域Ｓ１および第１ドレイン領域Ｄ１の平均結晶粒径は、第２多結晶領域Ｐ２の平均結晶粒径と等しく例えば０．３μｍである。平均結晶粒径は、例えば、後方電子散乱解析像法（Ｅｌｅｃｔｒｏｎ  Ｂａｃｋ  Ｓｃａｔｔｅｒ  Ｄｉｆｆｒａｃｔｉｏｎ  Ｐａｔｔｅｒｎ：ＥＢＳＰ）で測定することができる。また、第１多結晶領域Ｐ１における第１チャネル領域Ｃ１、第２多結晶領域Ｐ２のキャリア移動度は、それぞれ、約２００ｃｍ2／Ｖｓ、約１００ｃｍ2／Ｖｓ程度である。このように、半導体装置１００では第１多結晶領域Ｐ１の平均結晶粒径は第２多結晶領域Ｐ２よりも大きく、第１多結晶領域Ｐ１のキャリア移動度は第２多結晶領域Ｐ２よりも大きい。また、第１多結晶領域Ｐ１における第１チャネル領域Ｃ１の平均結晶粒径は、第１チャネル領域Ｃ１のチャネル長Ｌ１とほぼ同等であるのに対して、第２多結晶領域Ｐ２の平均結晶粒径は、第２チャネル領域Ｃ２のチャネル長Ｌ２よりも小さい。
【００２６】
本実施形態の半導体装置１００において、チャネル長Ｌ１の長い第１トランジスタ１１０は平均結晶粒径の大きい第１多結晶領域Ｐ１を用いて作製されており、チャネル長Ｌ２の短い第２トランジスタ１２０は平均結晶粒径の小さい第２多結晶領域Ｐ２を用いて作製されている。このように半導体装置１００のトランジスタ１１０、１２０は、チャネル長に応じて平均結晶粒径の異なる多結晶領域を用いており、これにより、チャネル長の長いトランジスタ１１０の高速駆動を実現するとともにチャネル長の短いトランジスタ１２０における特性の変動を抑制している。
【００２７】
以下、図２を参照して、多結晶領域の平均結晶粒径とチャネル領域のチャネル長との関係を説明する。ここで、チャネル領域は、半導体層のうち不純物元素の導入されたソース領域とドレイン領域との間に配置された矩形状の領域である。また、ここでは、ゲート電極ＧＥはチャネル領域と重なるように設けられており、ゲート電極ＧＥのｘ方向の長さはチャネル長に等しい。
【００２８】
図２（ａ）に、チャネル長の短いチャネル領域を平均結晶粒径の大きい多結晶領域のある位置に形成したときの模式的な平面図を示し、図２（ｂ）に、図２（ａ）とは別の位置に同様のチャネル領域を形成したときの模式的な平面図を示す。
【００２９】
図２（ａ）および図２（ｂ）から理解されるように、チャネル長の短いチャネル領域を平均結晶粒径の大きい多結晶領域に形成する場合、多結晶領域に対するチャネル領域の位置に応じてチャネル領域内に存在する結晶粒界の数が異なる。そのため、チャネル領域の位置に応じてトランジスタの特性（例えば、しきい値電圧Ｖｔｈ）は大きく変動し、所望の特性を有するトランジスタを得ることができない。このように、平均結晶粒径の大きい多結晶領域を用いてチャネル長の短いチャネル領域を形成すると、チャネル領域の位置に応じてトランジスタの特性が変動することになる。
【００３０】
これに対して、図２（ｃ）に示すようにチャネル長の長いチャネル領域を形成する場合、チャネル領域が異なる位置に形成されても、チャネル領域内に存在する結晶粒界の数はほとんど変化しない。また、図２（ｄ）に示すように、チャネル長の短いチャネル領域を形成する場合でも、多結晶領域の平均結晶粒径が小さければ、チャネル領域の位置に応じてチャネル領域内に存在する結晶粒界の数はほとんど変化しない。したがって、これらの場合、トランジスタの特性が所定の特性から大きく変動することはない。
【００３１】
また、図２（ｅ）に示すように、チャネル長の長いチャネル領域を平均結晶粒径の小さい多結晶領域に形成すると、信号伝達に要する時間が、図２（ｄ）に示したようなチャネル長の短いチャネル領域を形成したときよりも長くなり、高速駆動を図ることができなくなる。
【００３２】
以上のように、チャネル長の短いチャネル領域を平均結晶粒径の大きい多結晶領域に形成すると、トランジスタの特性が変動することがある。また、チャネル長の長いトランジスタは、チャネル長の短いトランジスタよりも信号電圧が遅くなる。これに対して、図１に示した半導体装置１００では、信号伝達の遅いチャネル長の長いトランジスタをキャリア移動度の高い半導体層を用いて作製していることにより、高速駆動を図るとともに、特性の変動しやすいチャネル長の短いトランジスタを平均結晶粒径の小さい半導体層を用いて作製することにより、トランジスタの特性（特に、しきい値電圧Ｖｔｈ）の変動を抑制することができる。
【００３３】
また、一般的なデジタルドライバには、低消費電力を実現するためにチャネル長の短いトランジスタが用いられているが、本実施形態の半導体装置１００において、デジタルドライバのためのトランジスタ１２０における第２多結晶領域Ｐ２の平均結晶粒径が小さいので、図２（ｄ）に示したように、トランジスタ１２０のチャネル領域Ｃ２内に存在する結晶粒界の数のばらつきを抑制することができ、それにより、第２トランジスタ１２０の特性のばらつきを抑制することができる。
【００３４】
次いで、図３を参照して、半導体装置１００を有するアクティブマトリクス基板２００を説明する。このアクティブマトリクス基板２００は表示装置３００に好適に用いられる。図３に、アクティブマトリクス基板２００を備えた表示装置３００の等価回路図を示す。ここで、表示装置３００は液晶表示装置であり、表示装置３００は、半導体装置１００を有するアクティブマトリクス基板２００と、対向電極３１０を有する対向基板（図示せず）と、対向基板とアクティブマトリクス基板２００との間に配置された液晶層３５０とを備えている。
【００３５】
アクティブマトリクス基板２００は、半導体装置１００と、ゲートバスライン２０５と、ソースバスライン２１０と、画素のスイッチング素子である薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）２１５と、画素電極２２０と、補助容量ライン２２５と、ゲートドライバ２５０と、ソースドライバ２６０とを有している。画素電極２２０は複数の行方向（ｘ方向）および列方向（ｙ方向）に沿ってマトリクス状に配置されている。
【００３６】
ゲートバスライン２０５および補助容量ライン２２５は行方向（ｘ方向）に沿って延びており、ソースバスライン２１０は列方向（ｙ方向）に沿って延びている。ＴＦＴ２１５および画素電極２２０は表示領域に設けられており、ゲートバスライン２０５に電圧を供給するゲートドライバ２５０、ソースバスライン２１０に電圧を供給するソースドライバ２６０は周辺領域に設けられている。なお、ゲートドライバ２５０およびソースドライバ２６０のいずれもデジタルドライバである。なお、ＴＦＴ２１５として、図１に示した半導体装置１００における第１トランジスタ１１０が用いられており、また、ゲートドライバ２５０、ソースドライバ２６０を構成するスイッチング素子として第２トランジスタ１２０が用いられている。ゲートドライバ２５０およびソースドライバ２６０がデジタルドライバである場合、ゲートドライバ２５０およびソースドライバ２６０は、例えば、シフトレジスト回路、ラッチ回路、Ｄ／Ａ変換回路、バッファ回路から構成されている。ソースドライバ２６０がデジタルドライバである場合、ソースドライバ２６０はデジタル信号である階調信号に基づくソース電圧の生成といった複雑な処理を行うため、低閾値で高速に動作することが要求されている。したがって、特性のばらつきが抑制されたトランジスタ１２０を用いてソースドライバ２６０を構成することが好ましい。以上のようにして、表示装置３００のためのアクティブマトリクス基板２００は半導体装置１００を用いて作製される。
【００３７】
次いで、図４を参照して、半導体装置１００の製造方法を説明する。
【００３８】
まず、図４（ａ）に示すように、絶縁基板１０２上に積層されたベースコート１０４上に設けられた非晶質半導体膜１０５を用意する。絶縁基板１０２は、例えばガラス基板であり、ベースコート１０４は、例えば窒化シリコンおよび酸化シリコンから構成されている。また、非晶質半導体膜１０５は、例えば非晶質シリコン膜である。このとき、絶縁基板１０２の主面の法線方向から見ると、図４（ｂ）に示すように、非晶質半導体膜１０５が全面に設けられている。
【００３９】
次いで、図４（ｃ）に示すように、非晶質半導体膜１０５をパターニングして、第１線状非晶質層１０５ａおよび第２線状非晶質層１０５ｂを形成する。第１、第２線状非晶質層１０５ａ、１０５ｂは、それぞれ一方向に延びた形状を有しており、その幅は、それぞれ、４μｍ、２μｍである。なお、ここでは、図面が過度に複雑になることを避けるために、第１、第２線状非晶質層１０５ａ、１０５ｂが同一方向に延びているように示しているが、第１、第２線状非晶質層１０５ａ、１０５ｂの延びている方向は同一方向でなくてもよい。
【００４０】
次いで、レーザビームを第１、第２線状非晶質層１０５ａ、１０５ｂの延びている方向に走査して、第１、第２線状非晶質層１０５ａ、１０５ｂを結晶化することにより、図４（ｄ）に示すように、第１、第２線状多結晶層１１１、１２１を形成する。ここでレーザビームはＸｅ−Ｃｌエキシマレーザビームである。第１、第２線状非晶質層１０５ａ、１０５ｂのうちレーザビームによって照射された部分の温度が上昇して溶融するが、レーザビームを第１、第２線状非晶質層１０５ａ、１０５ｂに対して相対的に走査することにより、溶融した部分にレーザビームが照射されなくなると溶融していた部分は固化（結晶化）し、結晶粒が形成される。
【００４１】
このとき、レーザビームの照射された第１、第２線状非晶質層１０５ａ、１０５ｂは線状にパターニングされていることから、第１、第２線状非晶質層１０５ａ、１０５ｂの熱はパターン端から外部に放出されにくく、第１、第２線状非晶質層１０５ａ、１０５ｂのパターン端付近の温度はバルクに比べて高温に維持され、バルクのときと比べて平均結晶粒径の小さい結晶粒が得られることになる。この影響は、パターン端から約１μｍ程度内部にまで及ぶ。したがって、線幅４μｍの第１線状非晶質層１０５ａから得られる第１線状多結晶層１１１においてパターンの中央部分の平均結晶粒径は大きく、パターンの両端から約１μｍ程度の領域の平均結晶粒径は小さい。また、線幅２μｍの第２線状非晶質層１０５ｂから得られる第２線状多結晶層１２１における平均結晶粒径はほぼ全体的に小さい。
【００４２】
次いで、図４（ｅ）および図４（ｆ）に示すように、第１、第２線状多結晶層１１１、１２１をパターニングすることにより、第１半導体層１１２および第２半導体層１２２を形成する。ここで、第１半導体層１１２における平均結晶粒径は、第２半導体層１２２における平均結晶粒径よりも大きい。
【００４３】
次いで、図４（ｈ）に示すように、第１、第２半導体層１１２、１２２およびベースコート１０４を覆うように絶縁層１０６を形成する。この絶縁層１０６の一部は第１、第２ゲート絶縁膜Ｇ１、Ｇ２となる。次いで、図４（ｇ）および図４（ｈ）に示すように、第１、第２半導体層１１２、１２２の上方にゲート電極１１４、１２４を形成する。ゲート電極１１４の長さ（ｘ方向の距離）、幅（ｙ方向の距離）は４μｍ、４μｍであり、ゲート電極１２４の長さ、幅は２μｍ、２μｍである。
【００４４】
次いで、図４（ｉ）に示すようにゲート電極１１４、１２４をマスクとして用いて、絶縁層１０６を介して不純物元素を第１、第２半導体層１１２、１２２に注入し、第１、第２半導体層１１２、１２２のそれぞれにソース領域Ｓ１、Ｓ２、ドレイン領域Ｄ１、Ｄ２を形成する。また、ソース領域Ｓ１、Ｓ２、ドレイン領域Ｄ１、Ｄ２の形成に伴い、チャネル領域Ｃ１、Ｃ２が規定される。ここでは、ゲート電極１１４、１２４をマスクとして利用して不純物元素を半導体層１１２、１２２に選択的に導入しているため、半導体層１１２、１２２のうちゲート電極１１４、１２４によって覆われている領域がチャネル領域Ｃ１、Ｃ２となる。上述したように、ゲート電極１２２の長さ（ｘ方向の距離）はゲート電極１１２の長さよりも短いため、平均結晶粒径の小さい第２多結晶領域Ｐ２に設けられたチャネル領域Ｃ２のチャネル長Ｌ２は、平均結晶粒径の大きい第１多結晶領域Ｐ１に設けられたチャネル領域Ｃ１のチャネル長Ｌ１よりも短くなる。
【００４５】
次いで、図４（ｊ）に示すように、ゲート電極１１４、１２４を覆うように層間膜１０８を形成した後、絶縁層１０６および層間膜１０８にコンタクトホールを形成し、そのコンタクトホールにソース電極１１６、１２６、ドレイン電極１１８、１２８を形成する。半導体装置１００は、以上のようにして作製される。
【００４６】
なお、上述した説明では、第１半導体層１１２の幅は４μｍであり、第２半導体層１２２の幅は２μｍであったが、本発明はこれに限定されない。第１半導体層１１２の幅は２μｍよりも大きく、第２半導体層１２２の幅は２μｍ以下であればよい。
【００４７】
また、上述した説明では、ゲート電極１１４、１２４をマスクとして用いて、ソース領域Ｓ１、Ｓ２、ドレイン領域Ｄ１、Ｄ２を形成したが本発明はこれに限定されない。コンタクトホールを有する絶縁層１０６を形成した後、絶縁層１０６のコンタクトホールを介して第１、第２半導体層１１２、１２２に不純物元素を導入することにより、ソース領域Ｓ１、Ｓ２、ドレイン領域Ｄ１、Ｄ２を形成してもよい。この場合、チャネル長Ｌ１、Ｌ２は、絶縁層１０６に形成されたコンタクトホール間の距離となる。
【００４８】
また、上述した説明では、チャネル幅が半導体層の延びている方向と平行になるようにトランジスタを作製したが、本発明はこれに限定されない。図５（ａ）および図５（ｂ）に示すように、チャネル長が半導体層の延びている方向に平行になるようにトランジスタを作製してもよい。
【００４９】
また、上述した説明では、非晶質半導体膜をパターニングした後に結晶化を行って結晶粒径の異なる半導体層を形成したが、本発明はこれに限定されない。例えば異なるレーザビーム等を用いて結晶粒径の異なる結晶粒が形成されるように非晶質半導体膜の結晶化を行った後にパターニングを行ってもよい。あるいは、特許文献２に開示されているように、酸化シリコン膜および窒化シリコン膜といった異なる下層膜を設けてその上に半導体層を形成して平均結晶粒径の異なる半導体層を作製してもよい。ただし、この場合、得られる２種類の半導体層は、下層膜との界面順位密度や結晶欠陥密度が異なるため、最終的に得られるトランジスタの閾値やＳ値などの特性や信頼性も異なることになる。このため、下層膜を異ならせるよりも、非晶質半導体膜をパターニングした後に結晶化を行うことにより、平均結晶粒径の異なる半導体層を作製することが好ましい。
【００５０】
また、上述した説明では、周辺領域のトランジスタとして、チャネル長の短いトランジスタ１２０を用いたが、本発明はこれに限定されない。デジタルドライバ以外の周辺領域のトランジスタとして、チャネル長の長いトランジスタ１１０を用いてもよい。
【００５１】
また、上述した説明では、表示装置は液晶表示装置であり、液晶層が表示媒体層であったが、本発明はこれに限定されない。表示装置は、有機ＥＬ表示装置、プラズマ表示装置、ＳＥＤ表示装置などの任意の表示装置であってもよい。なお、表示装置が有機ＥＬ表示装置である場合、表示装置は対向基板を備える必要はなく、表示媒体層、すなわち、有機ＥＬ層がアクティブマトリクス基板の主面上に配置されていてもよい。
【産業上の利用可能性】
【００５２】
本発明による半導体装置では、大きな出力電流を要するチャネル長の長いトランジスタのキャリア移動度の低下を抑制しながら、チャネル長の短いトランジスタのしきい値電圧Ｖｔｈの変動を低減させることができる。また、このような半導体装置は、チャネル長の短いトラジスタを用いて構成されるデジタルドライバを有するドライバ一体型のアクティブマトリクス基板を作製するのに好適に用いられる。
【図面の簡単な説明】
【００５３】
【図１】本発明による半導体装置の実施形態の模式的な断面図である。
【図２】多結晶領域の平均結晶粒径とチャネル長との関係を説明するための模式的な平面図であり、（ａ）はチャネル長の短いチャネル領域を平均結晶粒径の大きい多結晶領域のある位置に形成したときの模式的な平面図であり、（ｂ）はチャネル長の短いチャネル領域を平均結晶粒径の大きい多結晶領域の別の位置に形成したときの模式的な平面図であり、（ｃ）はチャネル長の長いチャネル領域を平均結晶粒径の大きい多結晶領域に形成したときの模式的な平面図であり、（ｄ）はチャネル長の短いチャネル領域を平均結晶粒径の小さい多結晶領域に形成したときの模式的な平面図であり、（ｅ）はチャネル長の長いチャネル領域を平均結晶粒径の小さい多結晶領域に形成したときの模式的な平面図である。
【図３】本発明による半導体装置の実施形態を用いて作製されたアクティブマトリクス基板を備えた液晶表示装置の等価回路図である。
【図４】（ａ）〜（ｊ）は、本発明による半導体装置の製造方法の実施形態を説明するための製造工程を説明するための模式図であり、（ａ）、（ｆ）、（ｈ）、（ｉ），（ｊ）は、絶縁基板の主面の法線に沿った断面図であり、（ｂ）、（ｃ）、（ｄ）、（ｅ）、（ｇ）は、絶縁基板の主面の法線方向から見た平面図であり、（ｆ）は（ｅ）のＡ−Ａ’線およびＢ−Ｂ’線に沿った断面図であり、（ｈ）は（ｇ）のＡ−Ａ’線およびＢ−Ｂ’線に沿った断面図である。
【図５】（ａ）および（ｂ）は、それぞれ、本発明による半導体装置の実施形態において、チャネル長が半導体層の延びている方向と平行になるように作製したトランジスタを示す模式図である。
【符号の説明】
【００５４】
１００  半導体装置
１０２  絶縁基板
１０４  ベースコート
１０５  非晶質半導体膜
１０５ａ  第１線状非晶質層
１０５ｂ  第２線状非晶質層
１０６  絶縁層
１０８  層間膜
１１０  第１トランジスタ
１１１  第１線状多結晶層
１１２  第１半導体層
１１４  第１ゲート電極
１１６  第１ソース電極
１１８  第１ドレイン電極
１２０  第２トランジスタ
１２１  第２線状多結晶層
１２２  第２半導体層
１２４  第２ゲート電極
１２６  第２ソース電極
１２８  第２ドレイン電極
２００  アクティブマトリクス基板
２０５  ゲートバスライン
２１０  ソースバスライン
２１５  ＴＦＴ
２２０  画素電極
２２５  補助容量ライン
２５０  ゲートドライバ
２６０  ソースドライバ
３００  表示装置
３１０  対向電極
３５０  液晶層
【図１】
2008192688.tif 000003
【図２】
2008192688.tif 000004
【図３】
2008192688.tif 000005
【図４】
2008192688.tif 000006
【図５】
2008192688.tif 000007