(57)【要約】【課題】  電源立ち上げ時において、揮発性メモリの通常動作で必要とされる設定情報の設定を、簡単な構成で、処理時間及びＣＰＵ負荷を低減できる半導体記憶装置を提供する。【解決手段】  揮発性の第１データ記憶領域２１に対する通常動作の実行に必要な設定情報を記憶する揮発性のモードレジスタを備える揮発性半導体記憶装置２０と、不揮発性の第２データ記憶領域１２と設定情報を有する不揮発性の設定情報記憶領域を備える不揮発性半導体記憶装置１０を備え、不揮発性半導体記憶装置１０が、電源立ち上げ検知手段３０と、電源立ち上げ後、通常動作前に、揮発性半導体記憶装置２０に対し、設定情報を自動的に送出する設定情報送出手段１３と、を備え、揮発性半導体記憶装置２０が、電源立ち上げ後、通常動作の実行前に、不揮発性半導体記憶装置１０から設定情報を受け付けてモードレジスタに記憶する設定情報記憶手段を備えて構成される。【選択図】        図１
2008310894.tif 000002
【特許請求の範囲】
【請求項１】
所定のデータを記憶する揮発性メモリからなる第１データ記憶領域と、前記第１データ記憶領域に対する通常動作の実行に必要な設定情報を記憶するための揮発性のモードレジスタとを備える揮発性半導体記憶装置と、
所定のデータを記憶する不揮発性メモリからなる第２データ記憶領域と、前記揮発性半導体記憶装置の前記通常動作の実行に必要な前記設定情報を有する不揮発性の設定情報記憶領域と、を備える不揮発性半導体記憶装置と、を備えた半導体記憶装置であって、
前記不揮発性半導体記憶装置が、
電源立ち上げを検知する電源立ち上げ検知手段と、
前記電源立ち上げ後、前記揮発性半導体記憶装置の前記第１データ記憶領域に対する前記通常動作前に、前記揮発性半導体記憶装置に対し、前記設定情報記憶領域に記憶された前記設定情報を自動的に送出する設定情報送出手段と、を備え、
前記揮発性半導体記憶装置が、
前記電源立ち上げ後、前記第１データ領域に対する前記通常動作の実行前に、前記不揮発性半導体記憶装置から前記設定情報を受け付け、受け付けた前記設定情報を前記モードレジスタに記憶する設定情報記憶手段を備えて構成されることを特徴とする半導体記憶装置。
【請求項２】
前記不揮発性半導体記憶装置が、前記揮発性半導体記憶装置に対し前記設定情報を送出するための専用のデータ出力端子を備え、
前記不揮発性半導体記憶装置の前記設定情報送出手段が、前記データ出力端子を介して前記設定情報を送出し、
前記揮発性半導体記憶装置が、前記不揮発性半導体記憶装置から前記設定情報を受け付けるための専用のデータ入力端子を備え、
前記揮発性半導体記憶装置の前記設定情報記憶手段が、前記データ入力端子を介して前記設定情報を受け付け、
前記不揮発性半導体記憶装置の前記データ出力端子と、前記揮発性半導体記憶装置の前記データ入力端子が専用のデータ線で接続されていることを特徴とする請求項１に記載の半導体記憶装置。
【請求項３】
前記揮発性半導体記憶装置及び前記不揮発性半導体記憶装置が、同一パッケージ内に構成されていることを特徴とする請求項１または２に記載の半導体記憶装置。
【請求項４】
前記パッケージが、スタック型パッケージであることを特徴とする請求項３に記載の半導体記憶装置。
【請求項５】
所定のデータを記憶する揮発性メモリからなる第１データ記憶領域と、前記第１データ記憶領域に対する通常動作の実行に必要な設定情報を記憶するための揮発性のモードレジスタとを備える揮発性半導体記憶装置であって、
電源立ち上げ後、前記第１データ記憶領域に対する前記通常動作の実行前に、内部に記憶された前記設定情報を自動的に送出する設定情報送出手段を備えた外部の不揮発性半導体記憶装置から前記設定情報を受け付け、受け付けた前記設定情報を前記モードレジスタに記憶する設定情報記憶手段を備えることを特徴とする揮発性半導体記憶装置。
【請求項６】
前記モードレジスタと前記不揮発性半導体記憶装置を接続し、前記不揮発性半導体記憶装置から前記設定情報を受け付けるための専用のデータ入力端子を備え、
前記設定情報記憶手段が、前記データ入力端子を介して前記設定情報を受け付けることを特徴とする請求項５に記載の揮発性半導体記憶装置。
【請求項７】
所定のデータを記憶する不揮発性メモリからなる第２データ記憶領域と、請求項５または６に記載の揮発性半導体記憶装置の前記通常動作の実行に必要な前記設定情報を有する不揮発性の設定情報記憶領域とを備える不揮発性半導体記憶装置であって、
電源立ち上げを検知する電源立ち上げ検知手段と、
前記電源立ち上げ後、前記揮発性半導体記憶装置の前記第１データ記憶領域に対する前記通常動作前に、前記揮発性半導体記憶装置に対し、前記設定情報記憶領域に記憶された前記設定情報を自動的に送出する設定情報送出手段と、を備えることを特徴とする不揮発性半導体記憶装置。
【請求項８】
前記揮発性半導体記憶装置の前記モードレジスタと前記設定情報記憶領域を接続し、前記揮発性半導体記憶装置に対し前記設定情報を送出するための専用のデータ出力端子を備え、
前記設定情報送出手段が、前記データ出力端子を介して前記設定情報を送出することを特徴とする請求項７に記載の不揮発性半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体記憶装置、特に、通常動作の実行前に、通常動作の実行に必要な設定情報をモードレジスタに設定する必要のある揮発性メモリに対し、設定情報の設定を行うための機能を有する半導体記憶装置に関する。
【背景技術】
【０００２】
外部クロックに同期して動作するＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）や、ＤＲＡＭ構造のメモリセルとＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）構造の制御回路を有する疑似ＳＲＡＭ等の揮発性メモリには、内蔵されたモードレジスタに設定された設定情報を用いて、読み出し処理や書き込み処理等の通常動作を実行するものがある。
【０００３】
具体的には、例えば、ＳＤＲＡＭの設定情報としては、１つのコマンドで複数の単位データを連続的に転送するバーストモードの設定時において、読み出し処理における読み出しデータのデータ長や書き込み処理における書き込みデータのデータ長を示すバースト長、読み出し処理を指示するリード（読み出し）コマンドまたは書き込み処理を指示するライト（書き込み）コマンドの入力から実際にデータの読み出し処理または書き込み処理が実行されるまでにかかる時間を示すレイテンシ等がある。また、バーストモードを有する疑似ＳＲＡＭの設定情報としては、例えば、バースト長やレイテンシ等がある。バーストモードを有しない疑似ＳＲＡＭの設定情報としては、例えば、スタンバイモード時において一部の記憶領域に対してのみリフレッシュ動作を実行するパーシャルリフレッシュ処理において、リフレッシュ動作を実行する記憶領域の範囲がある。
【０００４】
ところで、ＳＤＲＡＭや疑似ＳＲＡＭ等の揮発性メモリは、通常、電源供給を停止するとデータを保持できない。このため、電源供給を停止すると、モードレジスタに記憶された設定情報は失われる。従って、設定情報を用いて通常動作を行う揮発性メモリを備える従来の揮発性半導体記憶装置では、電源立ち上げ毎に、モードレジスタに設定情報を書き込む初期設定処理を実行する必要がある。また、このような揮発性半導体記憶装置では、設定情報がモードレジスタに設定された後に通常動作が可能になるため、電源立ち上げ後、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）からの通常動作を指示するコマンドが発行されるまでに、設定情報をモードレジスタに書き込む初期設定処理を完了する必要がある。
【０００５】
以下、設定情報を用いて通常動作を行う揮発性メモリを備える従来の揮発性半導体記憶装置について、図５〜図７を基に簡単に説明する。
【０００６】
先ず、従来の揮発性半導体記憶装置の構成について図５を基に簡単に説明する。ここで、図５は、従来技術に係る揮発性半導体記憶装置１００におけるＣＰＵ２００との概略接続構成例を示している。図５に示すように、従来技術に係る揮発性半導体記憶装置１００は、ＣＰＵ２００からコマンド入力を受け付け可能に接続されており、モードレジスタの設定等を行う初期設定処理と、読み出し処理や書き込み処理等の通常動作を実行可能に構成されている。
【０００７】
次に、従来の揮発性半導体記憶装置１００の処理手順について図６及び図７を基に簡単に説明する。ここで、図６は、従来技術に係る揮発性半導体記憶装置１００における初期設定処理の処理手順を示しており、図７は、従来技術に係る揮発性半導体記憶装置１００におけるクロック信号ＣＬＫ、モードレジスタの設定を指示するコマンドＭＲＳ、所定の通常動作を指示するコマンドＣＭＤの波形の一例を示している。
【０００８】
揮発性半導体記憶装置１００は、図６及び図７に示すように、電源立ち上げ後、先ず、初期設定処理において、ＣＰＵ２００がコマンドＭＲＳを発行し（ステップ＃２０１）、揮発性半導体記憶装置１００が、コマンドＭＲＳの発行を受けてモードレジスタに設定情報を書き込む（ステップ＃２１１）。ＣＰＵ２００は、モードレジスタの設定完了後、リードコマンドやライトコマンド等のコマンドＣＭＤを発行し（ステップ＃２０２）、揮発性半導体記憶装置１００が、これらのコマンドＣＭＤに基づいて通常動作を実行する（ステップ＃２１２）。
【０００９】
また、図８は、設定情報を用いて通常動作を行う揮発性メモリの一例としてのＲＡＭ１２０の他に、同一の半導体基板上に不揮発性メモリ１１０を備える複合半導体記憶装置３００の例を示している。図８に示すように、複合半導体記憶装置３００は、設定情報を記憶するためのモードレジスタ１２０を備えるＲＡＭ１２０と、不揮発性メモリ１１０を備え、外部のＣＰＵ２００からのコマンド入力により、初期設定処理や、書き込み処理及び読み出し処理等の通常動作を実行するように構成されている。
【００１０】
しかし、上述したように、電源立ち上げ毎に揮発性のモードレジスタに設定情報を書き込む初期設定処理を実行する従来の半導体記憶装置では、初期設定処理のためにＣＰＵに負荷がかかるという問題があった。
【００１１】
半導体記憶装置の初期設定処理に係る技術には、例えば、同一半導体基板上に、揮発性メモリとは別に、強誘電体型の不揮発性メモリを形成し、該不揮発性メモリをモードレジスタとして使用する半導体記憶装置がある（例えば、特許文献１参照）。
【００１２】
この半導体記憶装置は、電源供給の停止時にデータを保持可能な不揮発性メモリをモードレジスタとして利用することで、初期設定処理時のモードレジスタへの設定情報の書き込みにかかるＣＰＵの負荷を低減している。
【００１３】
以下、特許文献１に記載の半導体記憶装置について、図９〜図１１を基に簡単に説明する。先ず、特許文献１に記載の半導体記憶装置４００の構成について図９を基に簡単に説明する。ここで、図９は、半導体記憶装置４００の概略構成例を示している。
【００１４】
図９に示すように、半導体記憶装置４００は、揮発性メモリの一例としてのＤＲＡＭ４３０と、強誘電体型の不揮発性メモリで構成されたモードレジスタ４１０と、ＤＲＡＭ４３０及びモードレジスタ４１０の動作を制御するメモリ制御回路４２０と、を備えて構成されている。
【００１５】
次に、特許文献１に記載の半導体記憶装置の処理手順について、図１０及び図１１を基に簡単に説明する。ここで、図１０は、半導体記憶装置４００における揮発性メモリの初期設定処理の処理手順を示しており、図１１は、半導体記憶装置４００におけるクロック信号ＣＬＫ、モードレジスタの設定を指示するコマンドＭＲＳ、所定の通常動作を指示するコマンドＣＭＤの波形の一例を示している。
【００１６】
図１０及び図１１に示すように、半導体記憶装置４００では、電源立ち上げ後、外部のＣＰＵが、コマンドＭＲＳを発行することなく、リードコマンドやライトコマンド等のコマンドＣＭＤを発行し（ステップ＃３０１）、半導体記憶装置４００が、これらのコマンドＣＭＤに基づいて通常動作を実行する（ステップ＃３１１）。
【００１７】
この半導体記憶装置４００では、強誘電体型の不揮発性メモリをモードレジスタ４１０として使用するので、電源供給を停止しても設定情報が失われることがない。このため、初期設定時に、設定情報を書き込む初期設定処理を実行する必要がなくなり、設定情報の書き込み処理にかかる手間及び時間、ＣＰＵの負荷等を低減でき、設定情報の書き込み処理に係るプログラム等を構築する必要がなくなる。
【００１８】
【特許文献１】特開２００４−３１１００２号公報
【特許文献２】特開２００５−３０１７３９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかしながら、上記特許文献１に記載の半導体記憶装置では、同一半導体基板上に、ＤＲＡＭ４３０等の揮発性メモリと、揮発性メモリとは別のプロセスで形成する必要がある強誘電体型の不揮発性メモリ（モードレジスタ４１０）とを形成する構成であることから、製造工程におけるプロセス制御が複雑且つ困難になる。
【００２０】
具体的には、上記特許文献１に記載の半導体記憶装置４００では、強誘電体型の不揮発性メモリを形成するために、誘電率の高い薄膜である強誘電体を、ＤＲＡＭ等のキャパシタとして用いている。尚、強誘電体は、電圧印加により自発分極の方向を設定でき、電源供給を停止しても分極方向を持続させることができる。このような特性を利用することにより、強誘電体は、ＤＲＡＭ等のキャパシタとして利用可能である。
【００２１】
しかし、強誘電体の薄膜を、ＤＲＡＭ等の不揮発性メモリを構成するメモリセルのキャパシタの形成に利用すると、ＤＲＡＭの集積度を上げることが困難になる。更に、強誘電体を用いた不揮発性メモリの形成には、高度なプロセス制御技術を必要とする。このため、将来的にモードレジスタのような用途において実用化される可能性はあるが、現時点では、強誘電体の薄膜をキャパシタとして用いる不揮発性メモリを、ＳＤＲＡＭ等の他の揮発性メモリと同一の半導体基板上に形成することは非常に困難であり、現実的ではない。また、現在実用化されているプロセスでは、上述した強誘電体を用いた不揮発性メモリ以外の不揮発性メモリは、ＳＤＲＡＭ等の他の揮発性メモリと同一の半導体基板上に形成するためには、強誘電体を用いる場合よりも更に高度なプロセス技術を必要とするため、更に現実的ではない。
【００２２】
本発明は上記の問題に鑑みてなされたものであり、その目的は、電源立ち上げ時において、揮発性メモリの通常動作で必要とされる設定情報の設定を、簡単な構成で実行でき、処理時間及びＣＰＵの負荷を低減できる半導体記憶装置を提供する点にある。
【課題を解決するための手段】
【００２３】
上記目的を達成するための本発明に係る半導体記憶装置は、所定のデータを記憶する揮発性メモリからなる第１データ記憶領域と、前記第１データ記憶領域に対する通常動作の実行に必要な設定情報を記憶するための揮発性のモードレジスタとを備える揮発性半導体記憶装置と、所定のデータを記憶する不揮発性メモリからなる第２データ記憶領域と、前記揮発性半導体記憶装置の前記通常動作の実行に必要な前記設定情報を有する不揮発性の設定情報記憶領域と、を備える不揮発性半導体記憶装置と、を備えた半導体記憶装置であって、前記不揮発性半導体記憶装置が、電源立ち上げを検知する電源立ち上げ検知手段と、前記電源立ち上げ後、前記揮発性半導体記憶装置の前記第１データ記憶領域に対する前記通常動作前に、前記揮発性半導体記憶装置に対し、前記設定情報記憶領域に記憶された前記設定情報を自動的に送出する設定情報送出手段と、を備え、前記揮発性半導体記憶装置が、前記電源立ち上げ後、前記第１データ領域に対する前記通常動作の実行前に、前記不揮発性半導体記憶装置から前記設定情報を受け付け、受け付けた前記設定情報を前記モードレジスタに記憶する設定情報記憶手段を備えて構成されることを第１の特徴とする。
【００２４】
上記特徴の本発明に係る半導体記憶装置は、前記不揮発性半導体記憶装置が、前記揮発性半導体記憶装置に対し前記設定情報を送出するための専用のデータ出力端子を備え、前記不揮発性半導体記憶装置の前記設定情報送出手段が、前記データ出力端子を介して前記設定情報を送出し、前記揮発性半導体記憶装置が、前記不揮発性半導体記憶装置から前記設定情報を受け付けるための専用のデータ入力端子を備え、前記揮発性半導体記憶装置の前記設定情報記憶手段が、前記データ入力端子を介して前記設定情報を受け付け、前記不揮発性半導体記憶装置の前記データ出力端子と、前記揮発性半導体記憶装置の前記データ入力端子が専用のデータ線で接続されていることを第２の特徴とする。
【００２５】
上記何れかの特徴の本発明に係る半導体記憶装置は、前記揮発性半導体記憶装置及び前記不揮発性半導体記憶装置が、同一パッケージ内に構成されていることを第３の特徴とする。
【００２６】
上記何れかの特徴の本発明に係る半導体記憶装置は、前記パッケージが、スタック型パッケージであることを第４の特徴とする。
【００２７】
上記目的を達成するための本発明に係る揮発性半導体記憶装置は、所定のデータを記憶する揮発性メモリからなる第１データ記憶領域と、前記第１データ記憶領域に対する通常動作の実行に必要な設定情報を記憶するための揮発性のモードレジスタとを備える揮発性半導体記憶装置であって、電源立ち上げ後、前記第１データ記憶領域に対する前記通常動作の実行前に、内部に記憶された前記設定情報を自動的に送出する設定情報送出手段を備えた外部の不揮発性半導体記憶装置から前記設定情報を受け付け、受け付けた前記設定情報を前記モードレジスタに記憶する設定情報記憶手段を備えることを第１の特徴とする。
【００２８】
上記特徴の本発明に係る揮発性半導体記憶装置は、前記モードレジスタと前記不揮発性半導体記憶装置を接続し、前記不揮発性半導体記憶装置から前記設定情報を受け付けるための専用のデータ入力端子を備え、前記設定情報記憶手段が、前記データ入力端子を介して前記設定情報を受け付けることを第２の特徴とする。
【００２９】
上記目的を達成するための本発明に係る不揮発性半導体記憶装置は、所定のデータを記憶する不揮発性メモリからなる第２データ記憶領域と、上記第５または第６の特徴の揮発性半導体記憶装置の前記通常動作の実行に必要な前記設定情報を有する不揮発性の設定情報記憶領域とを備える不揮発性半導体記憶装置であって、電源立ち上げを検知する電源立ち上げ検知手段と、前記電源立ち上げ後、前記揮発性半導体記憶装置の前記第１データ記憶領域に対する前記通常動作前に、前記揮発性半導体記憶装置に対し、前記設定情報記憶領域に記憶された前記設定情報を自動的に送出する設定情報送出手段と、を備えることを第１の特徴とする。
【００３０】
上記特徴の本発明に係る不揮発性半導体記憶装置は、前記揮発性半導体記憶装置の前記モードレジスタと前記設定情報記憶領域を接続し、前記揮発性半導体記憶装置に対し前記設定情報を送出するための専用のデータ出力端子を備え、前記設定情報送出手段が、前記データ出力端子を介して前記設定情報を送出することを第２の特徴とする。
【発明の効果】
【００３１】
上記特徴の半導体記憶装置によれば、揮発性半導体記憶装置の通常動作に必要な設定情報を、不揮発性半導体記憶装置の不揮発性の設定情報記憶領域に記憶しておき、電源立ち上げ時に、自動的に、不揮発性半導体記憶装置から揮発性半導体記憶装置に設定情報を転送し、揮発性半導体記憶装置の揮発性のモードレジスタに記憶するので、揮発性半導体記憶装置を、外部アドレスにより外部ユーザからアクセス可能な汎用の揮発性半導体記憶装置を基に、簡単な変更のみで構成でき、同様に、不揮発性半導体記憶装置を、外部アドレスにより外部ユーザからアクセス可能な汎用の不揮発性半導体記憶装置を基に、電源立ち上げ検知手段や設定情報送出手段を追加する等の簡単な変更のみで構成できる。即ち、上記特徴の半導体記憶装置によれば、従来の同一半導体基板上に揮発性メモリと不揮発性メモリの両方を形成する半導体記憶装置の場合のように、特別な製造プロセスを別途使用せずに、揮発性半導体記憶装置を通常の揮発性メモリ用プロセスで作製し、不揮発性半導体記憶装置を、揮発性メモリ用プロセスとは異なる通常の不揮発性メモリ用プロセスで作製することが可能になる。
【００３２】
更に、上記特徴の半導体記憶装置によれば、電源立ち上げ時に、自動的に、不揮発性半導体記憶装置から揮発性半導体記憶装置に設定情報を転送するように構成したので、ＣＰＵにより、設定情報を揮発性のモードレジスタに書き込む初期設定処理を実行する必要がなくなり、ＣＰＵの負荷を軽減できる。更に、上記特徴の半導体記憶装置によれば、自動的にモードレジスタの設定が行われるので、揮発性のモードレジスタの設定を実行するためのプログラムを備える必要がなくなり、半導体記憶装置の構成を簡素化することが可能になる。
【００３３】
同様に、上記特徴の不揮発性半導体記憶装置、上記特徴の揮発性半導体記憶装置においても、上述したように、上記特徴の半導体記憶装置と同様に、揮発性半導体記憶装置を通常の揮発性メモリ用プロセスで作製し、不揮発性半導体記憶装置を、揮発性メモリ用プロセスとは異なる通常の不揮発性メモリ用プロセスで作製することが可能になる。更に、外部のＣＰＵの負荷を軽減でき、揮発性のモードレジスタの設定にかかるプログラムを作成する必要がなくなり、当該プログラムのための記憶領域を確保する必要がなくなる。
【００３４】
また、上記第２の特徴の半導体記憶装置によれば、設定情報の転送のために、専用のデータ入力端子、データ出力端子及びデータ線を設ける構成にしたので、モードレジスタに対する設定情報の書き込みの初期設定処理時に、揮発性半導体記憶装置において通常動作で使用するデータ線等を占有することがない。同様に、上記第２の特徴の揮発性半導体記憶装置及び上記第２の特徴の不揮発性半導体記憶装置においても、モードレジスタに対する設定情報の書き込みの初期設定処理時に、揮発性半導体記憶装置において通常動作で使用するデータ線等を占有することがない。
【００３５】
また、上記第３及び第４の特徴の半導体記憶装置によれば、揮発性半導体記憶装置と不揮発性半導体記憶装置を同一パッケージ内に構成したので、互いに異なるプロセスで製造される揮発性半導体記憶装置と不揮発性半導体記憶装置を、特別なプロセスを用いることなく作製することが可能になる。
【発明を実施するための最良の形態】
【００３６】
以下、本発明に係る半導体記憶装置（以下、適宜「本発明装置」と略称する）、揮発性半導体記憶装置、及び、不揮発性半導体記憶装置の実施形態を図面に基づいて説明する。
【００３７】
先ず、本実施形態における本発明装置の構成について、図１及び図２を基に説明する。ここで、図１は、本発明装置１の初期設定に係る部分の概略構成例を示しており、図２は、本発明装置１を構成する不揮発性半導体記憶装置１０と揮発性半導体記憶装置２０の接続構成を示している。
【００３８】
本発明装置１は、図１に示すように、所定のデータを記憶する揮発性メモリからなる第１データ記憶領域２１と、第１データ記憶領域２１に対する通常動作の実行に必要な設定情報を記憶するための揮発性のモードレジスタ２２とを備える揮発性半導体記憶装置２０と、所定のデータを記憶する不揮発性メモリからなる第２データ記憶領域１２と、揮発性半導体記憶装置２０の通常動作の実行に必要な設定情報を有する不揮発性のモードレジスタ（設定情報記憶領域に相当）１１とを備える不揮発性半導体記憶装置１０を備えて構成されている。尚、揮発性半導体記憶装置２０の第１データ記憶領域２１と、不揮発性半導体記憶装置１０の第２データ記憶領域１２は、外部アドレスによってアクセス可能であり、ユーザの利用に供されるように構成されている。
【００３９】
尚、本実施形態では、本発明装置１は、同一パッケージ内に、揮発性半導体記憶装置２０と不揮発性半導体記憶装置１０を含むＬＳＩチップの複数を積層して実装したスタック型パッケージを用いて作製されている場合を想定している。
【００４０】
また、本実施形態の本発明装置１は、図１及び図２に示すように、装置内部に、揮発性半導体記憶装置２０と不揮発性半導体記憶装置１０の間に、設定情報の伝送のための専用のデータ線４０が設けられている。尚、図１では、データ線４０が、単位ワード分のビットを同時に伝送可能に構成されている場合について図示したが、これに限るものではなく、シリアルデータを伝送する１ビット構成のデータ線であっても良い。
【００４１】
更に、揮発性半導体記憶装置２０及び不揮発性半導体記憶装置１０は、夫々、図２に示すように、ユーザの利用に供するために、クロック信号ＣＬＫ、チップセレクト信号ＣＳ、ライトイネーブル信号ＷＥまたは出力イネーブル信号ＯＥ、アドレス信号Ａ、データ信号Ｄを受け付けるように構成されており、アドレス信号Ａ及びデータ信号Ｄは、揮発性半導体記憶装置２０と不揮発性半導体記憶装置１０で共通のデータ線を用いて入力されるように構成されている。
【００４２】
不揮発性半導体記憶装置１０は、電源立ち上げを検知するパワーオン回路３０（電源立ち上げ検知手段に相当）と、電源立ち上げ後、揮発性半導体記憶装置の第１データ記憶領域２１に対する通常動作前に、揮発性半導体記憶装置２０に対し、モードレジスタ１１に記憶された設定情報を自動的に送出する設定情報送出手段１３と、揮発性半導体記憶装置２０に対し設定情報を送出するための専用のデータ出力端子１４を備えて構成されている。本実施形態では、設定情報送出手段１３が、データ出力端子１４及び専用のデータ線４０を介して設定情報を送出するように構成されている。
【００４３】
パワーオン回路３０は、本実施形態では、電源立ち上げを検知すると、後述する揮発性半導体記憶装置２０においてモードレジスタ２２に設定情報を書き込むのに必要な時間のパルス幅を有するＨレベルの検知パルスを出力し、電源立ち上げ時以外はＬレベルの信号を出力するように構成されている。
【００４４】
設定情報送出手段１３は、モードレジスタ１１の出力ビット毎に、モードレジスタ１１からの出力信号を増幅するバッファ回路Ｂｉ（ｉ＝１〜ｎ）と、パワーオン回路３０からの検知パルスに応じて出力可否を制御するトランスファーゲート回路Ｇｉを備えて構成されている。より詳細には、トランスファーゲート回路Ｇｉは、パワーオン回路３０からＨレベルの検知パルスが出力されるとＯＮ状態となり、モードレジスタの出力を揮発性半導体記憶装置２０に出力する。尚、このトランスファーゲート回路Ｇｉは、検知パルスのＨレベルの期間のみＯＮ状態となり、それ以外の期間ではＯＦＦ状態となる。トランスファーゲート回路ＧｉがＯＦＦ状態のときは、揮発性半導体記憶装置２０と不揮発性半導体記憶装置１０が電気的に分離される構成となっている。
【００４５】
揮発性半導体記憶装置２０は、電源立ち上げ後、第１データ領域に対する通常動作の実行前に、不揮発性半導体記憶装置１０から設定情報を受け付け、受け付けた設定情報をモードレジスタに記憶する設定情報記憶手段（図示せず）と、不揮発性半導体記憶装置１０から設定情報を受け付けるための専用のデータ入力端子２３を備えて構成されている。本実施形態では、設定情報記憶手段が、データ入力端子２３及び専用のデータ線４０を介して設定情報を受け付けるように構成されている。
【００４６】
尚、図１に示すように、ユーザの利用に供される不揮発性半導体記憶装置１０に不揮発性のモードレジスタ１１及び設定情報送出手段１３等を構成するので、不揮発性半導体記憶装置１０は、通常の不揮発性メモリの製造プロセスを用いて製造することができる。同様に、ユーザの利用に供される揮発性半導体記憶装置２０に揮発性のモードレジスタ２２を構成するので、揮発性半導体記憶装置２０は、通常の揮発性メモリの製造プロセスを用いて製造することができる。即ち、本発明装置１は、特別な製造プロセスを用いることなく、通常の製造プロセスを用いて作製することが可能である。
【００４７】
次に、本実施形態の本発明装置１における初期設定処理の処理手順について、図３及び図４を基に説明する。ここで、図３は、本発明装置１の初期設定処理の処理手順を示しており、図４は、本発明装置１のクロック信号ＣＬＫ、設定情報を示すデータＳＩ、揮発性半導体記憶装置２０の外部のＣＰＵから入力される外部コマンドＣＭＤの各波形を示している。
【００４８】
本発明装置１の不揮発性半導体記憶装置１０において、パワーオン回路３０が電源の立ち上げを検知してＨレベルの検知パルスを出力すると（ステップ＃１１１、時間ｔ１〜ｔ２）、設定情報送出手段１３が、設定情報を専用のデータ出力端子１４及びデータ線４０を介して、揮発性半導体記憶装置２０に対して出力する（ステップ＃１１２、時間ｔ１〜ｔ２）。
【００４９】
不揮発性半導体記憶装置１０から設定情報が出力されると（ステップ＃１１２）、本発明装置１の揮発性半導体記憶装置２０において、設定情報記憶手段が、専用のデータ入力端子２３を介して設定情報を受け付け（ステップ＃１２１）、モードレジスタ２２に記憶する（ステップ＃１２２、時間ｔ１〜ｔ２）。尚、パワーオン回路３０から出力される検知パルスは、電源立ち上げ直後に出力されるように構成されており、通常の使用では、ＣＰＵが揮発性半導体記憶装置２０に対する最初のアクセス（コマンド発行）を行う前、即ち、図４に示す時間ｔ３までに、揮発性半導体記憶装置２０のモードレジスタ２２への設定情報の書き込みが完了する。
【００５０】
揮発性半導体記憶装置２０は、外部のＣＰＵから通常動作を指示するコマンドが出力されると（ステップ＃１０１、時間ｔ３〜ｔ４）、当該コマンドに基づいて通常動作を実行する（ステップ＃１２３）。
【００５１】
このように本発明装置１を構成することにより、電源立ち上げ時における揮発性半導体記憶装置２０のモードレジスタ２２の設定を、ＣＰＵ等の外部装置で特別なコマンドの発行等を行う必要なく、完了させることができる。
【００５２】
〈別実施形態〉
〈１〉上記実施形態では、本発明装置１のパッケージが、同一パッケージ内に複数のＬＳＩチップを積層して実装したスタック型パッケージである場合を想定して説明したが、これに限るものではない。例えば、複数のパッケージを積層するパッケージスタック（ＰＯＰ）等であっても良い。
【００５３】
〈２〉上記実施形態では、揮発性半導体記憶装置２０と不揮発性半導体記憶装置１０の間に、専用のデータ線４０を設けて設定情報の伝送を行う場合について説明したが、これに限るものではない。通常動作において書き込みデータや読み出しデータ等が伝送されるデータ線を用いて設定情報の伝送を行うように構成しても良い。この場合には、設定情報の揮発性半導体記憶装置２０のモードレジスタ２２への書き込みが終了するまで、ＣＰＵによる通常動作を指示するコマンドの発行を待機させるため、揮発性半導体記憶装置２０からＣＰＵに対し設定終了を通知する信号を出力するように構成することが望ましい。
【図面の簡単な説明】
【００５４】
【図１】本発明に係る半導体記憶装置の構成例を示す概略部分ブロック図
【図２】本発明に係る半導体記憶装置において、揮発性半導体記憶装置と不揮発性半導体記憶装置の接続構成を示す概略部分ブロック図
【図３】本発明に係る半導体記憶装置における初期設定処理の処理手順を示すフローチャート
【図４】本発明に係る半導体記憶装置にける各種信号の信号波形の一例を示す概略波形図
【図５】従来技術に係る揮発性半導体記憶装置におけるＣＰＵ及び揮発性メモリの接続構成例を示す概略部分ブロック図
【図６】従来技術に係る揮発性半導体記憶装置における揮発性メモリの初期設定処理の処理手順を示すフローチャート
【図７】従来技術に係る揮発性半導体記憶装置に入力されるクロック信号ＣＬＫ及びコマンドＭＲＳ、ＣＭＤの一例を示す概略波形図
【図８】従来技術に係る揮発性半導体記憶装置におけるＣＰＵ及び揮発性メモリの接続構成例を示す概略部分ブロック図
【図９】従来技術に係る半導体記憶装置の一構成例を示す概略部分ブロック図
【図１０】従来技術に係る半導体記憶装置における揮発性メモリの初期設定処理の処理手順を示すフローチャート
【図１１】従来技術に係る半導体記憶装置に入力されるクロック信号ＣＬＫ及びコマンドＭＲＳ、ＣＭＤの一例を示す概略波形図
【符号の説明】
【００５５】
１      本発明に係る半導体記憶装置
１０    本発明に係る不揮発性半導体記憶装置
１１    モードレジスタ（設定情報記憶領域）
１２    第２データ記憶領域
１３    設定情報送出手段
１４    専用のデータ出力端子
２０    本発明に係る揮発性半導体記憶装置
２１    第１データ記憶領域
２２    モードレジスタ
２３    専用のデータ入力端子
３０    パワーオン回路
４０    専用のデータ線
１００  従来技術に係る揮発性半導体記憶装置
１１０  不揮発性メモリ
１２０  ＲＡＭ
１２１  モードレジスタ
２００  ＣＰＵ
３００  従来技術に係る複合半導体記憶装置
４００  従来技術に係る揮発性半導体記憶装置
４１０  モードレジスタ
４２０  メモリ制御回路
４３０  ＤＲＡＭ
Ｂ      バッファ回路
Ｇ      トランスファーゲート回路
【図１】
2008310894.tif 000003
【図２】
2008310894.tif 000004
【図３】
2008310894.tif 000005
【図４】
2008310894.tif 000006
【図５】
2008310894.tif 000007
【図６】
2008310894.tif 000008
【図７】
2008310894.tif 000009
【図８】
2008310894.tif 000010
【図９】
2008310894.tif 000011
【図１０】
2008310894.tif 000012
【図１１】
2008310894.tif 000013