(57)【要約】【課題】スイッチング素子におけるスイッチングのタイミングを、低コストで、かつ、汎用性を保って制御することを可能とする電源装置及びこの電源装置のスイッチング方法を提供する。【解決手段】一端が入力電源に接続された一次巻線と、二次巻線とを有するトランスと、該トランスの一次巻線の他端をＧＮＤに接続するスイッチング素子と、該トランスの二次巻線の出力を整流、平滑して出力電圧を生成する整流平滑回路とを備えたスイッチング電源において、一方の端子が前記一次巻線の他端に接続され、他方の端子が直列に接続された抵抗素子を介してＧＮＤに接続された容量素子と、前記抵抗素子の両端の電圧を検出する電圧検出手段と、該電圧検出手段により検出された電圧値の変化に基づいて、前記スイッチング素子をＯＮさせるタイミングを制御する制御手段とを備えることを特徴とする電源装置。【選択図】図１
2008167564.tif 000002
【特許請求の範囲】
【請求項１】
一端が入力電源に接続された一次巻線と、二次巻線とを有するトランスと、
該トランスの一次巻線の他端をＧＮＤに接続するスイッチング素子と、
該トランスの二次巻線の出力を整流、平滑して出力電圧を生成する整流平滑回路とを備えたスイッチング電源において、
一方の端子が前記一次巻線の他端に接続され、他方の端子が直列に接続された抵抗素子を介してＧＮＤに接続された容量素子と、
前記抵抗素子の両端の電圧を検出する電圧検出手段と、
該電圧検出手段により検出された電圧値の変化に基づいて、前記スイッチング素子をＯＮさせるタイミングを制御する制御手段とを備えることを特徴とする電源装置。
【請求項２】
請求項１に記載の電源装置を用いたスイッチング方法であって、
前記スイッチング素子がＯＦＦし、前記二次巻線からの放電が終了した後に、前記抵抗素子の両端の電圧の絶対値が、一旦極大値となった後、所定の閾値以下となるタイミングで、前記スイッチング素子をＯＮさせることを特徴とする電源装置のスイッチング方法。
【請求項３】
電圧検出手段に入力される電圧信号に対し、スイッチング素子をＯＦＦした後の所定時間、及び、スイッチング素子をＯＮした後の所定時間、前記入力される電圧信号にマスキング処理を行うことを特徴とする請求項２に記載の電源装置のスイッチング方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力損失が少ないスイッチングを可能とする電源装置及びこの電源装置のスイッチング方法に関する。
【背景技術】
【０００２】
従来から、出力が１５０Ｗ程度のスイッチング電源としては、フライバックコンバータの一種である、リンギングチョークコンバータが多く用いられている。この回路構成の一例を図３に示す。このような回路では、トランスの1次巻線の一端に1次電源が供給され、他端は、スイッチング素子Ｑｓを介してＧＮＤに接続される。そして、スイッチング素子Ｑｓを所定のタイミングでＯＮ−ＯＦＦすることにより、トランスの２次巻線に電気エネルギーを供給する。そして、２次巻線の出力を整流、平滑し、出力電圧を生成する。ＭＯＳＦＥＴが使用される場合が多い。また、この場合、前記ＭＯＳＦＥＴと並列に、キャパシタＣｒが接続され、いわゆるスナバ回路を構成するのが一般的である。
【０００３】
この図３に示すようなスイッチング電源においては、「スイッチＯＮ」のタイミングは、ゼロ電流検出回路によって決定され、「スイッチＯＦＦ」のタイミングは、フィードバック回路の出力電圧とドレイン電流検出電圧によって決定される。
【０００４】
スイッチのＯＮ／ＯＦＦ時におけるドレイン電圧（Ｖｄｓ）、コントロール巻き線から制御手段に出力される信号（Ｖｃ）、２次側電流（Ｉｓ）及びドレイン電流（Ｉｄ）の各波形を図５に示す。
【０００５】
スイッチＯＮ時は、トランス１次側のインダクタンスＬｐを通してドレイン電流（Ｉｄ）が供給される。図中のドレイン電流（Ｉｄ）は、電流−電圧変換抵抗Ｒｄにより電圧に変換されて、ドレイン電流検出電圧として制御手段内に取り込まれる。この制御手段内では、トランス２次側に接続されたフィードバック回路からの信号と比較され、制御手段がスイッチ（ＭＯＳＦＥＴ）のＯＦＦのタイミングを決定し、スイッチをＯＦＦにする（ｔ１）。スイッチがＯＦＦにされた瞬間から、トランス２次側のインダクタンスＬｓが放電を開始し、２次側のダイオード（Ｄｏｕｔ）を通して電流が供給される。この間、ドレイン電圧（Ｖｄｓ）は、図５のｔ１〜ｔ２で示されるように、ノイズが乗っているものの、ほぼ一定に保たれる。
【０００６】
トランス２次側の放電が終了する時点（ｔ２）から、スナバコンデンサＣｒ内に蓄積された電荷が放出され始める。すると、ＬｐとＣｒによる共振が発生し、図５のｔ２以降の波形に示されるように、ドレイン電圧（Ｖｄｓ）がゆっくりと減少を始める。
【０００７】
このときのＬｐとＣｒによる共振の周波数ｆは、
ｆ＝１／（２π・（Ｌｐ・Ｃｒ）１／２）
で表される。
【０００８】
また、トランス１次側のコントロール巻き線では、図中のＶｃで示すような波形が出力される。制御手段では、この電圧Ｖｃがゼロになったときに、トランス２次側のインダクタンスＬｓが放電を完了したと判断して次のスイッチング動作（スイッチＯＮ）に移行する（ｔ３）。
【０００９】
なお、前記スイッチＯＮ（ｔ３）の時点におけるドレイン電圧が、図中Ｖｄｓに示されるようにまだ高い状態であった場合、Ｉｄ×Ｖｄｓのスイッチング損失が大きくなってしまうという問題がある。
【００１０】
このような問題を解決する方法として、例えば、図３中に示すように遅延回路が設置されている。これは、トランス１次側のコントロール巻き線と制御手段との間に遅延回路を設け、前記コントロール巻き線から制御手段に出力される信号（Ｖｃ）に遅延をかけることにより、ドレイン電圧（Ｖｄｓ）が十分に低くなった状態で、次のスイッチング動作（スイッチＯＮ）を行わせるというものである。
【００１１】
一方、例えば、特許文献１には、図４にその構成の一例を示すような電源装置が記載されている。この特許文献１に係る電源装置１１０には、一次巻線１１２Ａ、二次巻線１１２Ｂ及び制御巻線１１２Ｃを有したトランス１１２が備えられており、該トランス１１２の一次巻線１１２Ａの一方の端子は入力電源１１４の一方の端子に接続されている。さらに、前記電源装置１１０は入力電源１１４による一次巻線１１２Ａへの所定電圧の印加／非印加を切り換えて、スイッチングするトランジスタからなるスイッチング素子１１８を備えている。
【００１２】
また、該スイッチング素子１１８のコレクタは、一次巻線１１２Ａの他方の端子に接続されており、エミッタは入力電源１１４の他方の端子に接続されている。一方、トランス１１２における制御巻線１１２Ｃの双方の端子には上記スイッチング素子１１８のスイッチング動作の制御等を行う制御回路１１６が接続されており、該制御回路１１６の一方の出力端子はスイッチング素子１１８のベースに、他方の出力端子はスイッチング素子１１８のエミッタに、各々接続されている。
【００１３】
また、スイッチング素子１１８のコレクタとエミッタとの間には、直列接続されたスナバコンデンサ１２０及び電流検出回路１２２が並列に接続されている。ここで、前記電流検出回路１２２は、抵抗によって構成されており、この抵抗の両端子は制御回路１１６に接続されている。
【００１４】
そして、抵抗の両端を利用して、例えば、出力電流レベルの検出を簡易な回路構成で、低損失、高精度かつ低コストに行うことができる電源装置が提供されるとしている。
【特許文献１】特開２００１−６１２７２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかし、この図３に示す回路では、
１）遅延回路が付加され、コストアップ要因となる
２）スナバコンデンサやトランス１次側のインダクタンスＬｐを変更した場合、遅延の定数が変化してしまうため、電源回路としての汎用性が失われる
という問題点がある。
【００１６】
また、上記特許文献１には、スイッチング素子におけるスイッチＯＮのタイミングを決定することに関しては、何ら記載も示唆もされていない。
【００１７】
そこで本発明は、スイッチング素子におけるスイッチングのタイミングを、低コストで、かつ、汎用性を保って制御することを可能とする電源装置及びこの電源装置のスイッチング方法を提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記目的を達成するために、本発明は以下のような特徴を有する。
［１］本発明に係る電源装置は、一端が入力電源に接続された一次巻線と、二次巻線とを有するトランスと、該トランスの一次巻線の他端をＧＮＤに接続するスイッチング素子と、該トランスの二次巻線の出力を整流、平滑して出力電圧を生成する整流平滑回路とを備えたスイッチング電源において、一方の端子が前記一次巻線の他端に接続され、他方の端子が直列に接続された抵抗素子を介してＧＮＤに接続された容量素子と、前記抵抗素子の両端の電圧を検出する電圧検出手段と、該電圧検出手段により検出された電圧値の変化に基づいて、前記スイッチング素子をＯＮさせるタイミングを制御する制御手段とを備えることを特徴とする。
［２］本発明に係る電源装置のスイッチング方法は、上記［１］に記載の電源装置を用いたスイッチング方法であって、前記スイッチング素子がＯＦＦし、前記二次巻線からの放電が終了した後に、前記抵抗素子の両端の電圧の絶対値が、一旦極大値となった後、所定の閾値以下となるタイミングで、前記スイッチング素子をＯＮさせることを特徴とする。
［３］本発明に係る電源装置のスイッチング方法は、上記［２］において、電圧検出手段に入力される電圧信号に対し、スイッチング素子をＯＦＦした後の所定時間、及び、スイッチング素子をＯＮした後の所定時間、前記入力される電圧信号にマスキング処理を行うことを特徴とする。
【発明の効果】
【００１９】
本発明によれば、スイッチング素子におけるスイッチングのタイミングを低コストで、かつ、汎用性を保って制御することを可能とする電源装置及びこの電源装置のスイッチング方法が提供される。
【発明を実施するための最良の形態】
【００２０】
以下、本発明を実施するための最良の形態の一例を説明する。
【００２１】
図１に、本発明に係る電源装置の回路構成の一例を示す。図１に示すように本発明に係る電源装置１０は、トランス１２の一次巻線１２ａの一方の端子は、入力電源２４に接続されており、前記一次巻線１２ａの他方の端子は、この一次巻線１２ａへの入力をスイッチングするスイッチング素子１４のドレインに接続されている。さらに、このスイッチング素子１４のソースは、直列に接続された抵抗２６を介してＧＮＤに接続されている。一次巻線の他方の端子には、また、容量素子１６の一端が接続されている。容量素子１６の他端は、抵抗素子１８を介してＧＮＤに接続されている。そして、容量素子１６と抵抗素子１８との接続点は電圧検出手段２０に接続される。これにより、容量素子１６を流れる電流が抵抗素子１８によって電圧に変換され、電圧検出手段によって検出される。
【００２２】
ここで、図１において、前記入力電源２４として、ＡＣ／ＤＣコンバータの場合を図示しているが、電源としての回路構成はこれに限定されるものではなく、トランス１２の一次巻線１２ａの一方の端子に所定の電源を供給できるものであればどのような構成のものでも用いることができる。
【００２３】
また、前記トランス１２における二次巻線１２ｂの一方の端子は、ダイオード２８ａのアノードに接続されており、このダイオード２８ａのカソードはコンデンサ２８ｂの一方の端子に接続されている。さらに、前記コンデンサ２８ｂの他方の端子は、前記二次巻線１２ｂの他方の端子に接続されている。すなわち、ダイオード２８ａ及びコンデンサ２８ｂによって二次巻線１２ｂからの出力に対する整流平滑回路２８が構成されている。ここで、コンデンサ２８ｂの双方の端子は、負荷３０に接続され、本電源装置１０の外部出力端子として構成されている。
【００２４】
フィードバック回路については、従来技術の場合と同様であり、詳細な説明は省略する。
【００２５】
上述した構成の電源装置１０において、図３に示した従来の電源回路の場合と同様に、二次巻線からの放電が終了した後に、トランスの１次巻線１２ａのインピーダンスＬｐと、スイッチング素子１４に並列となるように接続された容量素子１６とにより、前記スイッチング素子１４両端での電圧共振が発生する。そして、本発明に係るスイッチング方法においては、この電圧共振に伴って容量素子１６に流れる電流の変化を、抵抗素子１８によって電圧の変化に変換し、電圧検出手段２０により検出する。そして、前記電圧共振に伴って発生する抵抗素子１８の電圧の絶対値が、一旦極大値となった後、所定の閾値以下となるタイミングで、前記スイッチング素子１４をＯＮさせることを特徴とするものである。ここで、上記の「所定の閾値」とは、１００ｍV以下の所定の電圧値をいう。
【００２６】
以下、図１及び図２を用いて本発明に係るスイッチング方法について、さらに詳細に説明する。なお、図２は、図１に示した回路構成において、Ｖｄｓ、Ｖｃ、ＶＲｒ、Ｉｓ、Ｉｄ、Ｄｒ（ドライブ出力）のそれぞれの波形の一例を示した図である。
【００２７】
図１に示した回路において、スイッチング素子１４をＯＦＦにした瞬間（図２のｔ１）から、トランスの２次巻線１２ｂのインダクタンスＬｓが放電を開始し、２次側のダイオード２８ａを通して電流が供給される。この間、スイッチング素子１４の両端（ソース−ドレイン間）の電圧であるドレイン電圧は、図２中のＶｄｓのｔ１〜ｔ２間で示されるように、ノイズが乗っているものの、ほぼ一定となっている。
【００２８】
前記インダクタンスＬｓによる放電が終了する（図２のｔ２）と、スナバコンデンサ１６内に蓄積された電荷が放出され始める。このとき、トランスの１次巻線１２ａのインピーダンスＬｐとスナバコンデンサ１６の容量Ｃｒによる電圧共振が発生し、その結果、図２のＶｄｓにおけるｔ２以降の波形（ｔ４以降は破線で表示される波形）で示されるように、ゆっくりとしたドレイン電圧Ｖｄｓの振動が始まる。
【００２９】
また、図２のＶＲｒで示される波形は、前記電圧検出手段２０で検出された抵抗素子１８の両端での電位差を表したものである。なお、このＶＲｒは、前記「Ｖｄｓの電圧変動に伴って発生する電流共振を電圧に変換したときの波形」を表したものでもある。
【００３０】
つまり、ＶＲｒのｔ２以降の波形（ｔ４以降は破線で表示される波形）は、スナバコンデンサ１６での放電、蓄積の様子を示している。スナバコンデンサ１６では、Ｖｄｓが下がり始めると同時に放電を開始し、共振の半周期の時間で放電を終了する。すなわち、スナバコンデンサ１６の放電が終了した時点（共振の半周期）において、Ｖｄｓは最小となり、このときＶＲｒがほぼ０V（ゼロボルト）となる。
【００３１】
そこで、本発明においては、「Ｖｄｓの電圧変動に伴って発生する電流共振を電圧に変換したときの波形」の変動の絶対値｜ＶＲｒ｜が、図２のｔ２で示される、０Ｖ付近の位置から徐々に増加し、一旦極大値となった後（図２のｔ３の位置）、再び減少して所定の閾値以下となるタイミングにおいて、前記スイッチング素子１４をＯＮさせるものである。これにより、確実にドレイン電圧Ｖｄｓがゼロとなる位置、すなわち図２のｔ４の位置において、スイッチングを開始することができる。ここで、上記の「所定の閾値」とは、１００ｍV以下の所定の電圧値をいう。
【００３２】
このように、本発明においてはＶＲｒの値に基づいてスイッチング素子１４をＯＮさせるタイミングを制御するため、従来技術（図３参照）に示すような遅延回路を付加する必要も無く、また電圧共振の周波数が変動しても、すなわち、トランスの１次巻線１２ａのインピーダンスＬｐ、スナバコンデンサ１６の容量Ｃｒを変更しても、確実にドレイン電圧（Ｖｄｓ）がもっとも低いときにスイッチングを行うことができる。
【００３３】
これにより、スイッチングに伴う電力損失を大幅に少なくすることが可能となり、電力損失の少ないスイッチングを可能とする電源装置及びこの電源装置のスイッチング方法が提供される。
【００３４】
また、本発明に係る電源装置１０のスイッチング方法においては、電圧検出手段２０に入力される電圧信号、つまりＶＲｒの波形信号に対し、スイッチング素子１４をＯＦＦした後の所定時間及びスイッチング素子１４をＯＮした後の所定時間、前記入力される電圧信号にマスキング処理を行うことが好ましい。
【００３５】
図２には極端な場合の一例を示しているが、スイッチング素子１４をＯＦＦした時点（図２のｔ１）及びスイッチング素子１４をＯＮした時点（図２のｔ４）において、電源装置１０内の回路内部における配線容量等の影響で、図２の点線丸で囲った部分のように、ＶＲｒの波形にノイズ的な波形が認められる場合がある。このようなノイズ的な波形は、本スイッチング方法においては、誤動作の要因となる場合があるため、マスキング処理により除去することが好ましい。
【００３６】
マスキング処理の具体的な一例としては、例えば、スイッチング素子１４をＯＦＦした後の１．０μｓｅｃから１０μｓｅｃ程度、より好ましくは、スイッチング素子１４をＯＦＦした後の３μｓｅｃから８μｓｅｃの間、スイッチング素子１４をＯＮした後の０．２μｓｅｃから１．０μｓｅｃ程度の間が好ましい。なお、マスキングの時間は上記に限定されるものではなく、電源装置１０の回路構成、使用状況等により適宜変更され得るものである。
【図面の簡単な説明】
【００３７】
【図１】本発明に係る電源装置の回路構成の一例を示す図である。
【図２】図１に示した回路構成において、Ｖｄｓ、Ｖｃ、ＶＲｒ，Ｉｓ、Ｉｄ、Ｄｒのそれぞれの波形の一例を示した図である。
【図３】従来技術に係る電源装置であるリンギングチョークコンバータの回路構成の一例を示す図である。
【図４】従来技術に係る他の電源装置の回路構成の一例を示す図である。
【図５】図３に示した回路構成において、Ｖｄｓ、Ｖｃ、Ｉｓ、Ｉｄのそれぞれの波形の一例を示した図である。
【符号の説明】
【００３８】
１０  電源装置
１２  トランス
１２ａ  一次巻線
１２ｂ  二次巻線
１４  スイッチング素子
１６  容量素子
１８  抵抗素子
２０  電圧検出手段
２２  制御手段
２４  入力電源
２６  抵抗
２８  整流平滑回路
２８ａ  ダイオード
２８ｂ  コンデンサ
３０  負荷
【図１】
2008167564.tif 000003
【図２】
2008167564.tif 000004
【図３】
2008167564.tif 000005
【図４】
2008167564.tif 000006
【図５】
2008167564.tif 000007