(57)【要約】【課題】  特にヘテロ接合型光電変換素子において、高変換効率を実現するための製造方法を提供する。【解決手段】  一導電型を呈する結晶系半導体基板１０と、結晶系半導体基板１０の受光面に形成された第一の真性半導体層１１と、第一の真性半導体層１１上に形成され、結晶系半導体基板１０と逆の導電型を呈する逆導電型半導体層１４と、結晶系半導体基板１０の非受光面に形成された第二の真性半導体層１２と、第二の真性半導体層１２上に形成された一導電型半導体層１３と、を有して成る光電変換素子を製造する方法であって、  結晶系半導体基板１０の受光面に第一の真性半導体層１１を形成する工程と、結晶系半導体基板１０の非受光面に第二の真性半導体層１２を形成する工程とを続けて行うものとする。  【選択図】図２
2008192764.tif 000002
【特許請求の範囲】
【請求項１】
一導電型を呈する結晶系半導体基板と、
前記結晶系半導体基板の受光面に形成された第一の真性半導体層と、
前記第一の真性半導体層上に形成され、前記結晶系半導体基板と逆の導電型を呈する逆導電型半導体層と、
前記結晶系半導体基板の非受光面に形成された第二の真性半導体層と、
前記第二の真性半導体層上に形成された一導電型半導体層と、を有して成る光電変換素子を製造する方法であって、
前記結晶系半導体基板の受光面に前記第一の真性半導体層を形成する工程と、前記結晶系半導体基板の非受光面に第二の真性半導体層を形成する工程とを続けて行うことを特徴とする光電変換素子の製造方法。
【請求項２】
前記結晶系半導体基板の受光面に前記第一の真性半導体層を形成する工程に続いて、前記結晶系半導体基板の非受光面に第二の真性半導体層を形成する工程を行うことを特徴とする請求項１に記載の光電変換素子の製造方法。
【請求項３】
前記第一の真性半導体層及び前記第二の真性半導体層を形成する工程に続いて、前記第二の真性半導体層上に一導電型半導体層を形成する工程と、前記第一の真性半導体層上に前記逆導電型半導体層を形成する工程とを、順に行うことを特徴とする請求項１又は２に記載の光電変換素子の製造方法。
【請求項４】
前記結晶系半導体基板がn型であることを特徴とする請求項１乃至３のいずれかに記載の光電変換素子の製造方法。
【請求項５】
少なくとも一の前記真性半導体層は非単結晶相であることを特徴とする請求項１乃至４のいずれかに記載の光電変換素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換素子の製造方法に関するものである。
【背景技術】
【０００２】
従来の光電変換素子の製造方法を、図１に示す光電変換素子を例にとって説明する。
【０００３】
図１において、１はｎ型単結晶シリコン基板、２はi型非晶質層、３はｐ型非晶質層、４はi型非晶質層、５はn型非晶質層、６は受光面側透明導電層、７は裏面側透明導電層、８は受光面側取出電極、および９は裏面側取出電極を示す。
【０００４】
このような光電変換素子は、次のような順序で形成されていた（例えば、特許文献１等参照）。
【０００５】
まず、ｎ型単結晶シリコン基板１の一方の主面にi型非晶質層２をプラズマＣＶＤ法等により形成し、更にその上に、ジボラン（Ｂ２Ｈ６）ガスをドーピングソースとしたプラズマCVD法によりｐ型非晶質層３を形成する。
【０００６】
次いで、ｎ型単結晶シリコン基板１の他方の主面に、i型非晶質層４を形成し、更にその上にn型非晶質層５を形成する。
【０００７】
次にＩＴＯなどからなる受光面側透明導電層６および裏面側透明導電層７をスパッタ法等により形成する。
【０００８】
そして、受光面側透明導電層６上には受光面側取出電極８、裏面側透明導電層７上には裏面側取出電極９をそれぞれ形成する。
【特許文献１】特許第３６５３３７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、上述の従来技術によると、太陽電池の高効率化を達成する上で、以下のような問題があった。
【００１０】
すなわち、上記に示す従来の製造方法では、非晶質層の形成順として、nn+接合側（ｎ型単結晶シリコン基板１、i型非晶質層４、n型非晶質層５）のi型非晶質層４が、ｐn接合側（ｎ型単結晶シリコン基板１、i型非晶質層２、ｐ型非晶質層３）のi型非晶質層２やｐ型非晶質層３に次いで形成されているため、他層の形成する過程でnn+接合側の基板表面の自然酸化が進行するとともに、雰囲気からの不純物吸着に起因する表面汚染が生じることによって、nn+接合側で低い表面再結合速度を有する界面が得られないといった問題を有していた。
【００１１】
また、ｐ型非晶質層３を、ジボラン（Ｂ２Ｈ６）ガスをドーピングソースとしたプラズマCVD法により形成しているため、ｐ型非晶質層３形成時の基板裏面側へのガスの周り込みや、分解種の基板裏面側への吸着汚染により、nn+接合側で低い表面再結合速度を有する界面が得られないといった問題を有していた。
【００１２】
本発明はこのような問題に鑑みてなされたものであり、その目的は、特にヘテロ接合型光電変換素子において、高変換効率を実現するための製造方法を提供するものである。
【課題を解決するための手段】
【００１３】
本発明の光電変換素子の製造方法は、一導電型を呈する結晶系半導体基板と、前記結晶系半導体基板の受光面に形成された第一の真性半導体層と、前記第一の真性半導体層上に形成され、前記結晶系半導体基板と逆の導電型を呈する逆導電型半導体層と、前記結晶系半導体基板の非受光面に形成された第二の真性半導体層と、前記第二の真性半導体層上に形成された一導電型半導体層と、を有して成る光電変換素子を製造する方法であって、
前記結晶系半導体基板の受光面に前記第一の真性半導体層を形成する工程と、前記結晶系半導体基板の非受光面に第二の真性半導体層を形成する工程とを続けて行うことを特徴とするものである。
【００１４】
特に、前記結晶系半導体基板の受光面に前記第一の真性半導体層を形成する工程に続いて、前記結晶系半導体基板の非受光面に第二の真性半導体層を形成する工程を行うことが好ましい。
【００１５】
また、前記第一の真性半導体層及び前記第二の真性半導体層を形成する工程に続いて、前記第二の真性半導体層上に一導電型半導体層を形成する工程と、前記第一の真性半導体層上に前記逆導電型半導体層を形成する工程とを、順に行うことが好ましい。
【００１６】
さらに、前記結晶系半導体基板がn型であることが好ましい。
【００１７】
さらにまた、少なくとも一の前記真性半導体層は非単結晶相であることが好ましい。
【発明の効果】
【００１８】
本発明の光電変換素子の製造方法は、一導電型を呈する結晶系半導体基板と、前記結晶系半導体基板の受光面に形成された第一の真性半導体層と、前記第一の真性半導体層上に形成され、前記結晶系半導体基板と逆の導電型を呈する逆導電型半導体層と、前記結晶系半導体基板の非受光面に形成された第二の真性半導体層と、前記第二の真性半導体層上に形成された一導電型半導体層と、を有して成る光電変換素子を製造する方法であって、
前記結晶系半導体基板の受光面に前記第一の真性半導体層を形成する工程と、前記結晶系半導体基板の非受光面に第二の真性半導体層を形成する工程とを続けて行うことから、清浄な表面状態を有した基板の両表面に真性半導体層が形成されるため、同界面で低い表面再結合速度を有する変換効率の高い光電変換素子の製造が可能となる。
【００１９】
特に、前記結晶系半導体基板の受光面に前記第一の真性半導体層を形成する工程に続いて、前記結晶系半導体基板の非受光面に第二の真性半導体層を形成する工程を行うことが好ましく、これによってｐｎ接合側領域において良好な内部電界を形成でき、より高い変換効率を有する光電変換素子の製造が可能となる。
【００２０】
また、前記第一の真性半導体層及び前記第二の真性半導体層を形成する工程に続いて、前記第二の真性半導体層上に一導電型半導体層を形成する工程と、前記第一の真性半導体層上に前記逆導電型半導体層を形成する工程とを、順に行うことから、逆導電型半導体層の形成に用いられるドーピング元素が付着しない清浄な表面状態を有した第二の真性半導体層上に一導電型半導体層が形成されるため、同界面でより低い表面再結合速度を有する変換効率の高い光電変換素子の製造が可能となる。
【００２１】
さらに、前記結晶系半導体基板がn型であることが好ましく、これによって第二の真性半導体層による表面再結合低減効果がｐ型の半導体基板を用いたときに比して大きくなり、上記の基板表面の清浄度の差異による表面再結合速度の低減効果がより顕著となり、高い変換効率を有する光電変換素子の製造が可能となる。
【００２２】
さらにまた、少なくとも一の前記真性半導体層は非単結晶相であることが好ましく、これによって半導体基板と真性半導体層とをヘテロコンタクトさせ、該界面で比較的大きなバンドオフセットを構成して低い再結合速度を実現することが可能となる。ここで非単結晶相とは、単結晶やこれと光学的バンドギャップまたは移動度ギャップに差異が見られない多結晶相を除いた相状態を有するものを意味する概念であり、例えば水素等の他元素の添加、合金化により結晶配列が変化し、少なくとも上記バンドギャップが完全結晶構造に比して変化したものを表すものであり、具体的には非晶質或いは微結晶質が該当する。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の光電変換素子とその製造方法について、詳細に説明する。
【００２４】
まず、本発明における製造方法を図２に示す構造の光電変換素子において説明する。
【００２５】
＜結晶系半導体基板の準備工程＞
結晶系半導体基板として、例えばｐ型またはｎ型の単結晶または多結晶シリコンからなるシリコン基板１０を用いることができる。ここで結晶系とは、単結晶、多結晶および微結晶を含む概念である。
【００２６】
なお、以下においては結晶系半導体基板としてシリコンを用いた例について示すが、光電変換材料として適当な光学的バンドギャップやキャリア移動度を有する他の結晶材料を用いてもよい。シリコン以外の例としては、燐化インジウム、ガリウム砒素、セレン化インジウム銅、硫化インジウム銅、セレン化カドミウム、硫化カドミウム、硫化スズ、酸化銅、インジウム砒素、窒化インジウム、鉄シリサイド、セレン化インジウムガリウム銅、およびシリコンカーバイド等のシリコン系基板を用いることが可能である。
【００２７】
このシリコン基板１０は、ボロン（B）またはリン（Ｐ）などの導電型決定元素を含有し、抵抗率は例えば０．３〜２．０Ω・ｃｍ程度であり、鋳造法などによって形成される。鋳造法によって形成されたインゴットを１０ｃｍ×１０ｃｍ〜２５ｃｍ×２５ｃｍ程度の大きさに切断し、３００μｍ以下、より好ましくは２００μm以下の厚みにスライスしてシリコン基板１０とする。
【００２８】
スライスされたシリコン基板１０に対して、ＮａＯＨ水溶液やＫＯＨ水溶液、あるいはフッ酸やフッ酸と硝酸の混合液等でごく微量エッチングすることによって、表面のダメージ層を除去する。
【００２９】
＜表面凹凸の形成工程＞
シリコン基板１０の表面に凹凸構造を形成することが好ましい。
【００３０】
シリコン基板１０として多結晶シリコン基板を用いる場合には、光入射面となる基板表面（受光面）側に、ドライエッチング法を用いて、微細な凹凸（粗面化）構造を形成することが好ましい。特にリアクティブイオンエッチング（ＲＩＥ）法を用い、ガス濃度もしくはエッチング時間を制御することにより、その大きさを変化させることが可能である。
【００３１】
この微細な凹凸構造の幅と高さは、例えばそれぞれ２μｍ以下に形成される。この微細な凹凸構造をシリコン基板１０の略全面にわたって均一且つ正確に制御性を持たせて形成するためには、凹凸構造の幅と高さは１μｍ以下が好適である。この微細な凹凸のアスペクト比（凹凸の高さ／幅）は、０．５以上２以下であることが望ましい。このアスペクト比が２より大きい場合、製造過程で微細な凹凸が破損し、太陽電池セルを形成した場合にリーク電流が大きくなって良好な出力特性が得られない。さらに、拡散にて接合を形成するような場合には、凹凸の先端部と根元部においてドーピング濃度が異なって、均一な接合が形成されないといった問題が生じる。逆に、このアスペクト比が０．５より小さい場合、電極の接着強度が低下する。
【００３２】
リアクティブイオンエッチング法では、例えば三フッ化メタン（ＣＨＦ3 ）、塩素（Ｃｌ2 ）、酸素（Ｏ2 ）、および六フッ化硫黄（ＳＦ６）などをプロセスガスとして、反応圧力１〜１０００ｍＴｏｒｒ程度、プラズマ励起を行うＲＦパワー１００〜８００Ｗ程度で、処理を行う。その後、シリコン基板１０の表面に残ったエッチング残渣を除去する。残渣を除去する方法としては、シリコン基板１０を水槽内で超音波をかける方法などがある。この超音波を印加する装置の種類としては、通常市販されている主な洗浄用超音波装置の周波数は数十ｋＨｚから数百ｋＨｚで、印加する振動子も材質、形状、出力などが様々なタイプがあるが、この装置のタイプは表面の残渣除去の容易さによって選択することができる。残渣除去の容易さは凹凸の形状、大きさ、残渣の残量、基板の厚みなどによっても変化し、さらに超音波の周波数によっても変化するが、比較的残渣の除去が困難な条件であっても印加時間を長くすることで残渣の除去が可能である。また、水槽内の処理液にはフッ酸を少量添加してもよい。
【００３３】
以上のようにして表面凹凸を形成した後、ＲＣＡ洗浄等の清浄化処理、および酸化膜除去を目的とした希フッ酸処理を施し、水洗洗浄することによって、半導体基板の表面を清浄化する。
【００３４】
なお、シリコン基板１０に多結晶シリコン基板を用いる際には、従来周知のパッシベーション処理やゲッタリング処理をこの時点で施してもよい。
【００３５】
＜第一の真性半導体層の形成工程＞
次に、シリコン基板１０の受光面上、または上述のドライエッチング法により凹凸を形成した面上に、実質的に真性な第一の真性半導体層１１を形成する。本明細書において、実質的に真性な半導体層とは、半導体層の形成時に意図的に導電型決定元素を添加せずに作製したものを広く指すものとする。
【００３６】
形成方法として、プラズマＣＶＤ法に代表される化学的気相成長法、またはスパッタ法に代表される物理的気相成長法等の薄膜形成法を用いて形成する。このとき、第一の真性半導体層１１を非晶質もしくは微結晶質といった非単結晶相とすることが好ましく、これにより、基板と半導体層をヘテロコンタクトさせ、該界面で比較的大きなバンドオフセットを構成して、低い再結合速度を実現することが可能となる。
【００３７】
なお、第一の真性半導体層の材料としては、シリコンの他に、燐化インジウム、ガリウム砒素、セレン化インジウム銅、硫化インジウム銅、セレン化カドミウム、硫化カドミウム、硫化スズ、酸化銅、インジウム砒素、窒化インジウム、鉄シリサイド、セレン化インジウムガリウム銅、シリコンカーバイド、酸化亜鉛、酸化インジウム、硫化亜鉛、硫化インジウム、シリコンオキサイド、窒化シリコン等を用いることが好ましい。なお、後述する第二の真性半導体層、一導電型半導体層および逆導電型半導体層の材料としても、これらのものを用いることが好ましい。
【００３８】
＜第二の真性半導体層の形成工程＞
次いで、シリコン基板１０の非受光面上に実質的に真性な第二の真性半導体層１２を形成する。
【００３９】
本発明の手法においては、第一の真性半導体層１１に続いて、後述のドープ層（一導電型半導体層１３および逆導電型半導体層１４）を形成する前に、第二の真性半導体層１２を先に形成することを特徴とする。これにより光電変換素子の特性、特に開放電圧値に大きく影響する、裏面側接合部における表面再結合速度値を低下させることが可能となる。すなわち、半導体層を形成する前の基板の主面の表面状態が、接合特性に大きく影響を与えており、自然酸化膜の形成や雰囲気に起因する不純物吸着が進行する前に、清浄な基板の両主面に第一の真性半導体層１１、次いで第二の真性半導体層１２を形成することで、良好なヘテロ接合を形成することが可能となるものと考えられる。
【００４０】
＜一導電型半導体層および逆導電型半導体層の形成工程＞
次に、シリコン基板１０と同じ導電型を呈する一導電型半導体層１３を第二の真性半導体層１２上に形成し、その後、シリコン基板１０と逆の導電型を呈する逆導電型半導体層１４を第一の真性半導体層１１上に形成する。
【００４１】
導電型層がｎ型の場合では、水素（Ｈ２）、シラン（ＳｉＨ４）およびフォスフィン（ＰＨ３）を原料ガスとして、ｐ型の場合では、水素（Ｈ２）、シラン（ＳｉＨ４）およびジボラン（Ｂ２Ｈ６）を原料ガスとして、プラズマＣＶＤ法、熱フィラメントＣＶＤ法、光ＣＶＤ法等、既知の製膜手法を用いて形成する。
【００４２】
このとき、本発明の手法として、一導電型半導体層１３、次いで逆導電型半導体層１４を順に形成することが好ましく、これにより、変換効率が優れた光電変換素子を作製することが可能となる。すなわち、逆導電型半導体層１４を形成する場合には、導電型決定元素を含んだ原料ガス等を用いる必要があるが、この際に原料より生成した逆導電型を決定する元素成分が、所望しない基板表面に吸着、拡散することが生じるため、その部位において特性を低下せしめる逆接合や構造欠陥を形成してしまう。そこで、基板と同導電型の半導体層を先に形成し、後に逆導電型の半導体層を形成することで、上記の逆接合や欠陥等の発生を抑止し、高い変換効率を有する光電変換素子を作製することが可能となる。特にｐ型半導体層を形成する際に代表的に用いられるジボラン（Ｂ２Ｈ６）は分解性が高いため、n型基板を用いて、ｐ型半導体層によってｐn接合を形成する場合には、本発明の効果が顕著に現れる。
【００４３】
なお、上述の各半導体層の形成前後にチャンバー内において水素プラズマ処理や炭酸ガスプラズマ処理等の表面改質処理、清浄化処理を導入してもよい。
【００４４】
＜反射防止膜の形成工程＞
次に、反射防止層１５を形成する。
【００４５】
反射防止層１５の材料としては、例えば窒化珪素：ＳｉＮｘ膜（Ｓｉ3Ｎ4ストイキオメトリを中心にして組成比（ｘ）には幅がある）、ＳｉＯｙＮｚ膜（０＜ｙ、ｚ＜１）、ＴｉＯ２、ＭｇＦ２、ＩＴＯ、ＺｎＯ、ＳｎＯ２などを用いることができる。反射防止層１５の構成は下地母材がシリコンである場合、屈折率は１．８〜２．３程度、厚み５００〜１２００Å程度にすればよい。
【００４６】
反射防止層１５の製法としては、ＰＥＣＶＤ法、ＣａｔＣＶＤ法、蒸着法又はスパッタ法などが用いられる。
【００４７】
＜裏面電極の形成工程＞
次に、一導電型半導体層１３上に裏面電極１６を形成する。
【００４８】
裏面電極１６には低抵抗材料が用いられ、Ａｌ、Ａｇ等が好適に用いられるが、一導電型半導体層１３および裏面電極１６界面での反射率向上のため、ＩＴＯ、ＧａまたはＡｌがドープされたＺｎＯ、フッ素がドープされたＳｎＯ２等の金属酸化物から成る透明導電膜を挿入してもよい。裏面電極１６はスパッタ法や蒸着法、プリント法、スプレー熱分解法等により形成される。裏面電極１６は一導電型半導体層１３上に略全面に形成するか、または格子状の形状等で部分的に形成してもよい。
【００４９】
＜受光面電極の形成工程＞
次に、受光面電極１７を、逆導電型半導体層１４上または反射防止層１５上に形成する。
【００５０】
反射防止層１５に窒化珪素等の絶縁層を用いる場合には、予めパターニング製膜するか、受光面電極１７を形成する部位をエッチング除去する等、開口部を設けておき、逆導電型半導体層１４に直接コンタクトをとるように形成する。一方、反射防止層１５にＩＴＯ等の導電性材料を用いている場合には、反射防止層１５上に受光面電極１７を直接形成する。
【００５１】
受光面電極１７の材料としてはＡｌ、Ａｇ、Ｃｕ等が好適に用いられるが、逆導電型半導体層１４または反射防止層１５とのコンタクト抵抗を低減するため、Ｐｄ、Ｏｓ、Ａｕ等の緩衝層を挿入してもよい。受光面電極１７の形成方法としては、電極ペーストをプリント、ディスペンサー塗布等によって形成後、焼成を行う方法や、マスクを用いてスパッタ法、蒸着法等にて形成する方法が挙げられる。
【００５２】
このとき、シリコン基板１０の表面に、微細な凹凸が形成されている場合には、これによって受光面電極１７と下地の接触面積が増加し、さらに同電極と下地の界面の角度を引っ張り方向に対して平行に近づくことにより、受光面電極１７の接合強度向上が図られる。
【００５３】
以上のようにして、本発明の光電変換素子の製造方法によって、特にシリコン系基板とシリコン系薄膜によって形成される光電変換素子において、高効率化を図ることができる。
【実施例】
【００５４】
実施例として、本発明の製造方法によって図２に示す構造の光電変換素子を作製した結果について説明する。
【００５５】
まず、厚さ２００μｍ、外形１０ｃｍ×１０ｃｍ、比抵抗１．５Ω・ｃｍのn型多結晶シリコン基板１０の表面のダメージ層をＫＯＨ水溶液でエッチングして洗浄した。
【００５６】
その後、リアクティブイオンエッチング法により、表面に凹凸構造を形成した。条件として、三フッ化メタン（ＣＨＦ3 ）を１２．００ｓｃｃｍ程度、塩素（Ｃｌ2 ）を７２ｓｃｃｍ程度、酸素（Ｏ2 ）を９ｓｃｃｍ程度、および六フッ化硫黄（ＳＦ６ ）を６５ｓｃｃｍ程度流しながら、反応圧力５０ｍＴｏｒｒ程度、ＲＦパワー５００Ｗ程度で処理を行った。次いで、基板を希フッ酸水溶液中に浸漬し、超音波洗浄を行った。
【００５７】
その後、水素雰囲気において少なくとも７５０℃に加熱した炉において、アニール処理を行った。
【００５８】
次に、ＲＣＡ洗浄によって表面の不純物を除去した後、表面酸化膜除去のため、１％のフッ酸水溶液に浸漬し、水洗を行った。
【００５９】
次に基板の受光面側に、第一の真性半導体層１１を、水素とシランを原料ガスとしてプラズマＣＶＤ法により５ｎｍの膜厚で形成した。このときチャンバー内のガス圧力は２ｔｏｒｒ、ＲＦパワーは２０Ｗ、基板温度は２００℃とした。
【００６０】
次いで、シリコン基板１０の第一の真性半導体層１１を形成した受光面と反対の非受光面（裏面）上に、第二の真性半導体層１２を水素とシランを原料ガスとしてプラズマＣＶＤ法により５ｎｍの膜厚で形成した。このときチャンバー内のガス圧力は２ｔｏｒｒ、ＲＦパワーは２０Ｗ、基板温度は２００℃とした。
【００６１】
次に先の原料ガスにフォスフィンを添加し、第二の真性半導体層１２上に、一導電型半導体層１３となるｎ型の非晶質シリコン層を１０ｎｍの膜厚で積層した。このときチャンバー内のガス圧力は２ｔｏｒｒ、ＲＦパワーは２０Ｗ、基板温度は２００℃とした。
【００６２】
さらに、水素とシランとジボランを原料ガスとしてプラズマＣＶＤ法により、第一の真性半導体層１１上に、逆導電型半導体層１４となるｐ型の非晶質シリコン層を５ｎｍの膜厚で積層した。このときチャンバー内のガス圧力は２ｔｏｒｒ、ＲＦパワーは２０Ｗ、基板温度は２００℃とした。
【００６３】
次いで、両面スパッタ装置を用いて基板の受光面側に反射防止層１５となるＩＴＯ層を８５ｎｍの膜厚で形成し、裏面側に緩衝層（不図示）となるＩＴＯ層を４０ｎｍの膜厚にて積層した。
【００６４】
次に、裏面側のＩＴＯ層上に裏面電極１６となるＡｇ層を０．２μmの膜厚でスパッタ法により形成した。
【００６５】
最後に、受光面電極１７を形成するため、低温硬化型のエポキシ樹脂を含む銀ペーストを、スクリーン印刷法を用いて、受光面側のＩＴＯ層上にパターン形成し、２００℃の低温にて焼成を行った。
【００６６】
この際、２００℃といった低温焼成を行うため、実質的に平坦な面上、または単結晶シリコン基板にアルカリ水溶液等でエッチング処理を施して形成したなだらかな自生的凹凸構造を有する面上に形成した受光面電極の下地に対する接着強度は、６００℃以上で焼成するタイプのそれに比して大きく劣ることが知られているが、本発明例のようにリアクティブイオンエッチング法により、表面に微細な凹凸構造を形成した下地上に形成することにより、接着強度を大幅に向上させることが可能となる。これは、微細な凹凸構造によって、受光面電極と下地の接触面積が増加し、さらに受光面電極と下地の界面の角度を引っ張り方向に対して平行に近づけたことにより、接合強度向上が図られたものと考えられる。
【００６７】
以上のようにして本発明の製造方法に基づき、光電変換素子の実施例１の作製を行った。
【００６８】
また、実施例２〜４および比較例1及び２として、上記実施例１とは各半導体層の形成順のみを変えて光電変換素子を作製した。なお、それ以外の工程については実施例１と同様とした。
【００６９】
本発明の実施例１〜４ならびに比較例１及び２の各半導体層の形成順を表１に示す。
【表１】
2008192764.tif 000003
【００７０】
最後に、本発明の実施例１〜４ならびに比較例１及び２の光電変換素子に、入射光強度が１００ｍＷ/ｃｍ2に調整された擬似太陽光を照射し、特性評価を行った。特性評価結果を表２に示す。
【表２】
2008192764.tif 000004
【００７１】
まず、実施例１〜４は、比較例１及び２に対して、特に開放電圧および曲率因子の点で優れていることが分かる。これは、実施例１〜４では、清浄な表面状態を有した基板の両表面に、自然酸化膜の成長が進行する前に、迅速に真性半導体層が形成されるため、低欠陥密度の接合を得ることができ、同界面での低い表面再結合速度を実現することができたためであると推察される。
【００７２】
次に、実施例１及び３は、実施例２及び４に対して、特に曲線因子が優れていることが分かる。これは、特に基板と真性半導体層について、ｐｎ接合側領域の接合品質がｎｎ+接合側領域の接合品質よりも特性に与える影響が大きいことを示しており、実施例１及び３では、先に形成を行ったｐｎ接合側領域において良好な内部電界が形成されたためであると推察される。
【００７３】
そして、実施例１は、実施例３に対して、短絡電流、開放電圧および曲率因子の全ての点で優れていることが分かる。これは、基板と逆導電型半導体層を形成する前に一導電型半導体層を形成したため、一導電型半導体層と真性半導体層との界面に逆接合等が形成されることなく、低欠陥密度のＢＳＦ構造が形成されたためであると推察される。
【００７４】
以上により、本発明の製造方法、特に半導体層の形成順を規定することにより、高い変換効率を有する光電変換素子を作製することが可能である。
【００７５】
なお、本発明例ではｎ型多結晶シリコン基板を用いた例について説明したが、ｐ型多結晶シリコン基板、単結晶シリコン基板、または他の半導体基板を用いた際にも、同様の効果が期待できる。
【図面の簡単な説明】
【００７６】
【図１】従来の光電変換素子の製造方法を説明するための図である。
【図２】本発明の光電変換素子の製造方法によって形成した光電変換素子の一実施形態を示す図である。
【符号の説明】
【００７７】
１・・・ｎ型単結晶シリコン基板
２・・・i型非晶質層
３・・・ｐ型非晶質層
４・・・i型非晶質層
５・・・n型非晶質層
６・・・受光面側透明導電層
７・・・裏面側透明導電層
８・・・受光面側取出電極
９・・・裏面側取出電極
１０・・n型多結晶シリコン基板
１１・・第一の真性半導体層
１２・・第二の真性半導体層
１３・・一導電型半導体層
１４・・逆導電型半導体層
１５・・反射防止層
１６・・裏面電極
１７・・受光面電極
【図１】
2008192764.tif 000005
【図２】
2008192764.tif 000006