(57)【要約】【課題】回路の小型化を図るとともに、動作速度を高速化することができる出力回路及び液晶表示装置を提供すること。【解決手段】本発明の一形態の出力回路は、対象回路（Ｐ）に第１の電圧を供給する第１の出力手段（１１）と、前記対象回路に第２の電圧を供給する第２の出力手段（１２）と、前記第１の出力手段からの前記第１の電圧と前記第２の出力手段からの前記第２の電圧とを切り替えて前記対象回路に出力する切り替え手段（ＳＷ１，ＳＷ２）と、前記対象回路の電圧を検出する検出手段（２１，２２）と、前記検出手段で検出された電圧に基づいて前記第１の電圧または前記第２の電圧を変更する制御手段（１００）と、を備える。【選択図】図１
2008158226.tif 000002
【特許請求の範囲】
【請求項１】
対象回路に第１の電圧を供給する第１の出力手段と、
前記対象回路に第２の電圧を供給する第２の出力手段と、
前記第１の出力手段からの前記第１の電圧と前記第２の出力手段からの前記第２の電圧とを切り替えて前記対象回路に出力する切り替え手段と、
前記対象回路の電圧を検出する検出手段と、
前記検出手段で検出された電圧に基づいて前記第１の電圧または前記第２の電圧を変更する制御手段と、
を具備することを特徴とする出力回路。
【請求項２】
前記検出手段は、前記対象回路の電圧の増加分若しくは減少分を検出し、前記制御手段は、前記増加分若しくは前記減少分に応じて、前記第１の電圧又は前記第２の電圧を変更することを特徴とする請求項１に記載の出力回路。
【請求項３】
前記検出手段で検出される電圧を変更する変更手段を備えたことを特徴とする請求項１または２に記載の出力回路。
【請求項４】
水平走査方向に沿った複数の走査線と垂直走査方向に沿った複数の信号線との交差部に、それぞれ画素を構成するための表示素子を有した液晶パネルと、
前記複数の走査線をそれぞれ駆動するゲートドライバと、
前記複数の信号線をそれぞれ画像信号電圧により駆動するソースドライバと、
を備え、
前記ソースドライバは、前記表示素子の対向電極に対向電圧を与える対向電圧生成回路を有し、
前記対向電圧生成回路は、
前記表示素子の対向電極に第１の電圧を供給する第１の出力手段と、
前記表示素子の対向電極に第２の電圧を供給する第２の出力手段と、
前記第１の出力手段からの前記第１の電圧と前記第２の出力手段からの前記第２の電圧とを切り替えて前記表示素子の対向電極に出力する切り替え手段と、
前記表示素子の対向電圧を検出する検出手段と、
前記検出手段で検出された前記対向電圧に基づいて前記第１の電圧または前記第２の電圧を変更する制御手段と、
を具備することを特徴とする液晶表示装置。
【請求項５】
前記検出手段は、前記表示素子の対向電圧の増加分若しくは減少分を検出し、前記制御手段は、前記増加分若しくは前記減少分に応じて、前記第１の電圧又は前記第２の電圧を変更することを特徴とする請求項４記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力回路及び液晶表示装置に関する。
【背景技術】
【０００２】
液晶駆動装置では、液晶パネルヘの外部要因による電圧変動に対して定電圧出力の収束性を確保する必要が生じている。このため従来では、例えば定電圧を出力する２値出力回路のスイッチのサイズを大きくし、抵抗を小さくすることで、定電圧まで早く電圧を収束させることがなされていた。しかしこの場合、２値出力回路のスイッチが大きくなるため、液晶駆動装置が大型化するという問題がある。
【０００３】
なお特許文献１には、複数の画素がマトリクス状に配列されたフラットパネル表示装置及びその駆動方法が開示されている。
【特許文献１】特許第３６７７１００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、回路の小型化を図るとともに、動作速度を高速化することができる出力回路及び液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００５】
本発明の一形態の出力回路は、対象回路に第１の電圧を供給する第１の出力手段と、前記対象回路に第２の電圧を供給する第２の出力手段と、前記第１の出力手段からの前記第１の電圧と前記第２の出力手段からの前記第２の電圧とを切り替えて前記対象回路に出力する切り替え手段と、前記対象回路の電圧を検出する検出手段と、前記検出手段で検出された電圧に基づいて前記第１の電圧または前記第２の電圧を変更する制御手段と、を備える。
【０００６】
本発明の他の形態の液晶表示装置は、水平走査方向に沿った複数の走査線と垂直走査方向に沿った複数の信号線との交差部に、それぞれ画素を構成するための表示素子を有した液晶パネルと、前記複数の走査線をそれぞれ駆動するゲートドライバと、前記複数の信号線をそれぞれ画像信号電圧により駆動するソースドライバと、を備え、前記ソースドライバは、前記表示素子の対向電極に対向電圧を与える対向電圧生成回路を有し、前記対向電圧生成回路は、前記表示素子の対向電極に第１の電圧を供給する第１の出力手段と、前記表示素子の対向電極に第２の電圧を供給する第２の出力手段と、前記第１の出力手段からの前記第１の電圧と前記第２の出力手段からの前記第２の電圧とを切り替えて前記表示素子の対向電極に出力する切り替え手段と、前記表示素子の対向電圧を検出する検出手段と、前記検出手段で検出された前記対向電圧に基づいて前記第１の電圧または前記第２の電圧を変更する制御手段と、を備える。
【発明の効果】
【０００７】
本発明によれば、回路の小型化を図るとともに、動作速度を高速化することができる出力回路及び液晶表示装置を提供できる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施の形態を図面を参照して説明する。
【０００９】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る２値出力回路の構成を示すブロック図である。図１において、出力回路１１，出力回路１２にはそれぞれスイッチＳＷ１，スイッチＳＷ２が接続されている。出力回路１１，出力回路１２は、それぞれ検出回路２１，２２を備えている。スイッチＳＷ１とスイッチＳＷ２は互いに接続されている。また、制御回路１００がスイッチＳＷ１，スイッチＳＷ２と検出回路２１，２２に接続されており、スイッチＳＷ１，スイッチＳＷ２と検出回路２１，２２は出力端子Ｐに接続され、電圧供給対象となる回路に接続される。
【００１０】
出力回路１１と出力回路１２には、それぞれ図示しない電圧源回路から２値を表すＶ１，Ｖ２が供給される。出力端子ＰからＶ１を出力する場合、制御回路１００はスイッチＳＷ１を閉じてスイッチＳＷ２を開き、検出回路２１を有効にする。また、出力端子ＰからＶ２を出力する場合、制御回路１００はスイッチＳＷ１を開いてスイッチＳＷ２を閉じ、検出回路２２を有効にし、検出回路２１を無効にする。
【００１１】
検出回路２１，２２は出力端子Ｐの電圧を検出している。出力端子ＰからＶ１を出力している時に出力端子Ｐの電圧が外部からの要因により変化し、例えば（Ｖ１＋ΔＶ）となった場合、検出回路２１は電圧（Ｖ１＋ΔＶ）を検出し、Ｖ１との差分ΔＶを基に、出力端子Ｐの電圧が早くＶ１に収束するように出力回路１１を駆動させる。
【００１２】
同様に、出力端子ＰにＶ２を出力している時に出力端子Ｐの電圧がＶ２から変化した場合、検出回路２２は電圧（Ｖ２＋ΔＶ）を検出し、Ｖ２との差分ΔＶを基に、出力端子Ｐの電圧が早くＶ２に収束するように出力回路１２を駆動させる。
【００１３】
あるいは、上記の制御を、例えば出力端子ＰからＶ１を出力している状態からＶ２を出力する状態に切り替える際に行うこともできる。この場合、出力端子Ｐの出力をＶ１からＶ２に切り替えた瞬間の出力端子Ｐの電圧はＶ１が維持されるために検出回路２２は電圧Ｖ１を検出し、Ｖ２との差分Ｖ１−Ｖ２を基に、出力端子Ｐの電圧が早くＶ２に収束するように出力回路１２を駆動させる。
【００１４】
なお、スイッチＳＷ１，ＳＷ２には、アナログスイッチやインバータを用いることもできる。また検出回路２１，２２としては、アナログスイッチの組み合わせや抵抗の組み合わせ、あるいはアナログスイッチと抵抗の組み合わせ等を用いることができる。
【００１５】
これに対して従来の２値出力回路では、上述した図１と異なり、出力端子ＰにＶ１（またはＶ２）を出力している時に出力端子Ｐの電圧がＶ１（またはＶ２）から変化した場合でも、Ｖ１（またはＶ２）が出力されるため、出力端子Ｐの電圧がＶ１（またはＶ２）に早く収束するように制御することはできない。しかし本実施の形態の構成によれば、上述したように出力端子Ｐの電圧がＶ１（またはＶ２）に早く収束するように制御することができる。
【００１６】
（第２の実施の形態）
図２は、本発明の第２の実施の形態に係る２値出力回路を適用した液晶表示装置の構成を示すブロック図である。図２において、液晶表示装置は、液晶パネル２と、ソースドライバ２０４と、ゲートドライバ２０３で構成される。図２において、ソースドライバ２０４は、対向電圧生成回路１、表示用ＲＡＭ３、ラッチ回路４、階調電圧生成回路５、デコーダ回路６、階調出力回路７、及び制御回路１００を備えている。対向電圧生成回路１は２値出力回路からなり、対向電圧生成回路１は液晶パネル２に接続されている。
【００１７】
液晶パネル２において、水平走査方向に沿った複数の走査線Ｇ１〜Ｇｍと垂直走査方向に沿った複数の信号線Ｓ１〜Ｓｎが設けられている。また、信号線Ｓ１〜Ｓｎと走査線Ｇ１〜Ｇｍの交点にはそれぞれ薄膜トランジスタ２０１が設けられている。各信号線Ｓ１〜Ｓｎには各トランジスタ２０１のソース（Ｓ）が接続され、各走査線Ｇ１〜Ｇｍには各トランジスタ２０１のゲート（Ｇ）が接続されている。各走査線Ｇ１〜Ｇｍに接続された各トランジスタ２０１のドレイン（Ｄ）には、キャパシタ２０２が接続され、各キャパシタ２０２は信号線Ｓ１〜Ｓｎ毎に連結される。キャパシタ２０２が表示素子容量となる。また、キャパシタ２０２の対向電極は、対向電圧生成回路１に接続されている。
【００１８】
制御回路１００は、対向電圧生成回路１、表示用ＲＡＭ３、ラッチ回路４、階調電圧生成回路５、及びゲートドライバ２０３を制御する。
【００１９】
表示用ＲＡＭ３は、表示画面全体の画像データを格納可能なメモリ領域を有する。表示用ＲＡＭ３から読み出された画像データは、ラッチ回路４でラッチされる。ラッチ回路４でラッチされた画像データはデコーダ回路６に出力される。デコーダ回路６では画像データに応じた階調電圧を選択し、階調電圧は階調出力回路７を介して信号線Ｓ１〜Ｓｎに出力される。ゲートドライバ２０３は、制御回路１００の制御により走査線Ｇ１〜Ｇｍを切り替える。
【００２０】
図３は、図２に示した対向電圧生成回路１の構成を示す図である。図３の対向電圧生成回路１は、定電圧Ｖａ、Ｖｂを出力する電圧源回路１１０，１２０にそれぞれ接続されたスイッチＡＳＷ１、ＡＳＷ２を切り替えることで、２値出力を生成する回路である。
【００２１】
図３において、電圧源回路（Ｖａ）１１０，電圧源回路（Ｖｂ）１２０にはそれぞれスイッチＡＳＷ１，スイッチＡＳＷ２が接続されている。スイッチＡＳＷ１，スイッチＡＳＷ２は、それぞれ抵抗Ｒｏｎ１，Ｒｏｎ２を有する。電圧源回路（Ｖａ）１１０，電圧源回路（Ｖｂ）１２０は、それぞれ検出回路１１１，１２１を備えている。
【００２２】
スイッチＡＳＷ１とスイッチＡＳＷ２は互いに接続されている。スイッチＡＳＷ１には、直列に接続されたスイッチＡＳＷ３及びスイッチＡＳＷ４が並列に接続されている。スイッチＡＳＷ３，スイッチＡＳＷ４は、それぞれ抵抗Ｒｏｎ３，Ｒｏｎ４を有する。スイッチＡＳＷ２には、直列に接続されたスイッチＡＳＷ５及びスイッチＡＳＷ６が並列に接続されている。スイッチＡＳＷ５，スイッチＡＳＷ６は、それぞれ抵抗Ｒｏｎ５，Ｒｏｎ６を有する。
【００２３】
検出回路１１１はスイッチＡＳＷ３とスイッチＡＳＷ４との接続点に接続され、検出回路１２１はスイッチＡＳＷ５とスイッチＡＳＷ６との接続点に接続されている。また、制御回路１００がスイッチＡＳＷ１，スイッチＡＳＷ３，スイッチＡＳＷ４，スイッチＡＳＷ２，スイッチＡＳＷ５，スイッチＡＳＷ６と検出回路１１１，検出回路１２１に接続されている。この対向電圧生成回路１には、電圧保持用キャパシタ１１２，１２２と図２に示した電圧供給対象である液晶パネル２とが接続される。
【００２４】
図４は、図３に示した対向電圧生成回路１の具体的な構成を示す図である。図４において図３と同一な部分には同符号を付してある。図４では、図３に示した電圧源回路（Ｖａ）１１０及び検出回路１１１と、電圧源回路（Ｖｂ）１２０及び検出回路１２１を、それぞれ差動増幅回路１１０’と差動増幅回路１２０’で構成している。
【００２５】
以下、図３を基に第２の実施の形態による対向電圧生成回路１の動作を説明する。まず、スイッチＡＳＷ１，ＡＳＷ３，ＡＳＷ４、ＡＳＷ５が開き、スイッチＡＳＷ２，ＡＳＷ６が閉じた状態とする。これにより、キャパシタ２０２に電圧Ｖａが印加される。このとき、ノードＮ１’、Ｎ３’、Ｎ４’の電位は、
ＶＮ１’＝ＶＮ３’＝ＶＮ４’＝Ｖａ
である。
【００２６】
キャパシタ２０２に印加されていた電圧Ｖｐに対して外部要因によりΔＶが加わると、ノードＮ４’の電位は（Ｖａ＋ΔＶ）まで上昇する。それに対してノードＮ３’の電位はＶａに維持される。すなわち、
ＶＮ３’＝Ｖａ，ＶＮ４’＝Ｖａ＋ΔＶ
である。
【００２７】
このとき、検出回路１１１に位置するノードＮ６’の電位は、スイッチＡＳＷ３の抵抗Ｒｏｎ３とスイッチＡＳＷ４の抵抗Ｒｏｎ４の比によって決まる。すなわち、
ＶＮ６’＝ＶＮ１’＋ΔＶ×｛Ｒｏｎ３／（Ｒｏｎ３＋Ｒｏｎ４）｝
である。よって、Ｒｏｎ３とＲｏｎ４の比を変えることにより、検出回路１１１へ供給される電圧Ｖｄが可変となる。電圧源回路１１０は検出された電圧ＶｄとＶａとの差分電圧Ｖｄ−Ｖａを基にＶＮ４’がＶａに早く収束するように動作させる。
【００２８】
上述したように電圧源回路１１０を能動的に動作させることにより、スイッチＡＳＷ１の抵抗Ｒｏｎ１とキャパシタ２０２の容量Ｃ２とによる時定数よりも早く、定電圧Ｖａまでキャパシタ２０２の電圧を収束させることができる。
【００２９】
あるいは、上記の制御を、例えばキャパシタ２０２にＶａを供給している状態からＶｂを供給する状態に切り替える際に行うこともできる。この場合、まずスイッチＡＳＷ１、ＡＳＷ３，ＡＳＷ４，ＡＳＷ５が開き、スイッチＡＳＷ２，ＡＳＷ６が閉じており、キャパシタ２０２に電圧Ｖａが印加されている。次にＶａからＶｂに切り替えるためにスイッチＡＳＷ１，ＡＳＷ４が閉じ、スイッチＡＳＷ２，ＡＳＷ６が開く。
【００３０】
その瞬間にキャパシタ２０２に印加されていた電圧Ｖａに対して外来要因によりΔＶが加わり、ノードＮ４’の電位が（Ｖａ＋ΔＶ）となったとする。検出回路１２１に位置するノードＮ７’の電位は、スイッチＡＳＷ５の抵抗Ｒｏｎ５とスイッチＡＳＷ６の抵抗Ｒｏｎ６の比によって決まり、検出回路１２１へ供給される電圧Ｖｄは可変である。電圧源回路１２０は検出された電圧ＶｄとＶｂとの差分電圧Ｖｄ−Ｖｂを基にＶＮ４’がＶｂに早く収束するように動作させる。
【００３１】
上述したように電圧源回路１２０を能動的に動作させることにより、スイッチＡＳＷ２の抵抗Ｒｏｎ２とキャパシタ２０２の容量Ｃ２とによる時定数よりも早く、定電圧Ｖｂまでキャパシタ２０２の対向電極側の電圧を収束させることができる。
【００３２】
図５は、本第２の実施の形態の比較例である従来例に係る対向電圧生成回路の構成を示す図である。図５の対向電圧生成回路は、定電圧Ｖａ、Ｖｂを出力する電圧源回路１１０，１２０にそれぞれ接続されたスイッチＡＳＷ１、ＡＳＷ２を切り替えることで、２値出力を生成する回路である。
【００３３】
図５において図３と同一な部分には同符号を付してある。図５において、電圧源回路（Ｖａ）１１０，電圧源回路（Ｖｂ）１２０にはそれぞれスイッチＡＳＷ１，スイッチＡＳＷ２が接続されている。スイッチＡＳＷ１，スイッチＡＳＷ２は、それぞれ抵抗Ｒｏｎ１，Ｒｏｎ２を有する。電圧源回路（Ｖａ）１１０，電圧源回路（Ｖｂ）１２０は、それぞれ検出回路１１１，１２１を備えている。スイッチＡＳＷ１とスイッチＡＳＷ２は互いに接続されている。
【００３４】
また、制御回路１００がスイッチＡＳＷ１，スイッチＡＳＷ２と検出回路１１１，検出回路１２１に接続されている。この対向電圧生成回路には、電圧保持用キャパシタ１１２，１２２と電圧供給対象である液晶パネル２とが接続される。
【００３５】
以下、図５を基に従来例による対向電圧生成回路の動作を説明する。まず、スイッチＡＳＷ１が開かれ、ＡＳＷ２が閉じられている。これにより、キャパシタ２０２に電圧Ｖａが印加される。このとき、ノードＮ１、Ｎ３、Ｎ４の電位は、
ＶＮ１＝ＶＮ３＝ＶＮ４＝Ｖａ
である。
【００３６】
キャパシタ２０２に印加されていた電圧Ｖｐに対して外部要因によりΔＶが加わると、ノードＮ４の電位はＶａ＋ΔＶまで上昇する。それに対してノードＮ３の電位はＶａに維持される。すなわち、
ＶＮ３＝Ｖａ，ＶＮ４＝Ｖａ＋ΔＶ
である。
【００３７】
このとき、ノードＮ４の電位が元のＶａに収束するまでの期間は、スイッチＡＳＷ１のＯＮ抵抗成分Ｒｏｎ１と容量Ｃ２との時定数によって決まる。このため、十分な収束性を確保するためには、スイッチのサイズを大きくしてＯＮ抵抗を抑える必要がある。
【００３８】
これに対して、上述した本発明の実施の形態による対向電圧生成回路では、２つの電圧源回路１１０，１２０をスイッチングさせることによって２値出力電圧を生成する回路に対して新たなスイッチＡＳＷ３，ＡＳＷ４，ＡＳＷ５，ＡＳＷ６を付加することにより、外部要因による電圧変動により液晶パネル部の電位が変化した場合に、検出系に入る電圧振幅を能動的に可変させることで、積極的に電圧源回路を動作させる。これにより、スイッチＡＳＷ１，ＡＳＷ２のサイズを大きくすることなく、対向電圧生成回路を小型化し、２値出力電圧の外部要因による電圧変動に対する一定電圧出力の収束性を高めることができる。
【００３９】
なお、本発明は上記各実施の形態のみに限定されず、要旨を変更しない範囲で適宜変形して実施できる。
【図面の簡単な説明】
【００４０】
【図１】本発明の第１の実施の形態に係る２値出力回路の構成を示すブロック図。
【図２】本発明の第２の実施の形態に係る２値出力回路を適用した液晶表示装置の構成を示すブロック図。
【図３】本発明の第２の実施の形態に係る対向電圧生成回路の構成を示す図。
【図４】本発明の第２の実施の形態に係る対向電圧生成回路の具体的な構成を示す図。
【図５】本発明の第２の実施の形態の比較例である従来例に係る対向電圧生成回路の構成を示す図。
【符号の説明】
【００４１】
１１，１２…出力回路  ２１，２２…検出回路  １００…制御回路  １…対向電圧生成回路  ２…液晶パネル  ３…表示用ＲＡＭ  ４…ラッチ回路  ５…階調電圧生成回路  ６…デコーダ回路  ７…階調出力回路  １１０，１２０…電圧源回路  １１１，１２１…検出回路  １１０’，１２０’… 差動増幅回路（オペアンプ）  ２０１…トランジスタ  ２０２…キャパシタ  ＳＷ１，ＳＷ２，ＡＳＷ１，ＡＳＷ２，ＡＳＷ３，ＡＳＷ４，ＡＳＷ５，ＡＳＷ６…スイッチ
【図１】
2008158226.tif 000003
【図２】
2008158226.tif 000004
【図３】
2008158226.tif 000005
【図４】
2008158226.tif 000006
【図５】
2008158226.tif 000007