(57)【要約】      （修正有）【課題】フローティングしている下層金属配線に通じるホール形成のためのプラズマエッチング工程において、高抵抗などのビア不良の発生を低減させることのできる半導体装置の製造方法を提供する。【解決手段】上層配線２０１とビア３０１で接続されている下層配線１０１上にダミービア１を形成し、上層配線２０１とビア３０２で接続されている下層配線１０２上にダミービア２を形成する。これらダミービアの上面が露出しないように上層配線のダミー配線１Ａ、２Ａによりビアの上面を覆う。これらダミービアによりプラズマエッチングを行う時に下層配線に蓄積される電荷の影響を分散させる。【選択図】図１
2008270612.tif 000002
【特許請求の範囲】
【請求項１】
上層金属配線との接続を行わないダミービアを下層金属配線上に形成することを特徴とする半導体装置。
【請求項２】
前記下層金属配線の長さに応じて複数個の前記ダミービアを形成することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記複数個のダミービアの配置間隔を均等にすることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記複数個のダミービアを本来のビアの周辺に配置することを特徴とする請求項２に記載の半導体装置。
【請求項５】
前記下層金属配線がフローティングであることを特徴とする請求項１乃至４のいずれか1項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
近年、半導体装置の製造工程においては、配線パターンの形成に、プラズマを照射してエッチングを行うプラズマエッチングが用いられている。このようなプラズマエッチング行う際の問題として、拡散層領域へ接続されていない金属配線、いわゆるフローティングの金属配線にプラズマ電荷が蓄積する「アンテナ効果」が知られている。この「アンテナ効果」によって蓄積される電荷量が多くなると、そのフローティングの金属配線の下層部に配置されるゲート酸化膜に電流が流れるようになり、ゲート酸化膜の破壊などの不具合が発生することがある。
【０００３】
この「アンテナ効果」による電荷の蓄積量は、フローティングの金属配線の長さが長いほど多くなるので、「アンテナ効果」によるゲート酸化膜の破壊への対策として、従来、金属配線の長さを一定の長さ以下に抑えることが行なわれている（例えば、特許文献１参照。）。
【０００４】
ところが、このようなゲート酸化膜破壊への対策をとったとしても、半導体装置の製造中に、依然、プラズマエッチングに起因すると思われる不良が発生することがある。その不良発生箇所の解析を行ったところ、多層の金属配線層間を接続するビアに、高抵抗化などの不具合が発生していることが判明してきた。
【０００５】
このビアの不具合の原因の究明が進められているが、今のところ、この場合も、プラズマエッチング時にフローティングの金属配線に蓄積される電荷が不良発生の原因と考える説が有力である。この場合、フローティングしている下層の金属配線上に層間絶縁膜を形成し、この層間絶縁膜にプラズマエッチングによりビアを開孔すると、フローティングしている下層の金属配線に電荷が蓄積し、この電荷によって、酸素などのビアホールへの拡散が促進され、ビアホール内に不純物などが生成されるものと推定されている。
【特許文献１】特開２００３−１１５４９０号公報  （第４ページ、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、本発明の目的は、プラズマエッチング工程におけるビア不良の発生を低減させることのできる半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、上層金属配線との接続を行わないダミービアを下層金属配線上に形成することを特徴とする半導体装置が提供される。
【発明の効果】
【０００８】
本発明によれば、プラズマエッチング工程におけるビア不良の発生を低減させることができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施例を図面を参照して説明する。
【実施例１】
【００１０】
図１は、本発明の実施例１に係る半導体装置におけるダミービア配置の例を示す配線パターンの平面図である。
【００１１】
図１に示す例では、下層配線１０１と上層配線２０１がビア３０１で接続され、下層配線１０２と上層配線２０１がビア３０２で接続されている。このビア３０１およびビア３０２は、下層配線１０１、１０２と上層配線２０１を接続するのに必要な本来のビアである。
【００１２】
この本来のビア３０１およびビア３０２のほかに、図１に示す例では、下層配線１０１上にダミービア１を形成し、下層配線１０２上にダミービア２を形成する。
【００１３】
このダミービア１およびダミービア２は、上層配線１０１との接続を行わないビアである。ただし、ダミービア１およびダミービア２の上面が露出しないように、上層配線層のダミー配線１Ａ、ダミー配線２Ａによりダミービア１、ダミービア２の上面を覆う。
【００１４】
図２は、図１に示した配線パターン部分の半導体装置のビアホール形成工程終了後の断面構造を模式的に示した図である。
【００１５】
図２に示す半導体装置は、工程的には、まず、基板１０００の上に層間絶縁膜４０１が形成され、その後、層間絶縁膜４０１の上に下層配線１０１および下層配線１０２が形成され、続いて、層間絶縁膜４０２が形成される。
【００１６】
層間絶縁膜４０２の形成後、ビア３０１、ビア３０２およびダミービア１、ダミービア２を埋め込むために、層間絶縁膜４０２に、ビアホール３０１１、３０２１、１１、２１が開孔される。このビアホール３０１１、３０２１、１１、２１は、層間絶縁膜４０２をプラズマエッチングでエッチングすることにより開孔される。
【００１７】
この層間絶縁膜４０２のプラズマエッチングの際、下層配線１０１および下層配線１０２に電荷が蓄積される。従来であれば、下層配線１０１には本来のビア３０１を埋設するためのビアホール３０１１しかなく、また、下層配線１０２１には本来のビア３０２を埋設するためのビアホール３０２１しかないため、下層配線１０１に蓄積された電荷総てがビアホール３０１１に影響し、下層配線１０２に蓄積された電荷総てがビアホール３０２１に影響していた。
【００１８】
これに対して、本実施例では、下層配線１０１にはビアホール３０１１のほかにビアホール１１が開孔され、下層配線１０２にはビアホール３０２１のほかにビアホール１２が開孔されている。
【００１９】
そのため、下層配線１０１に蓄積された電荷の影響はビアホール３０１１とビアホール１１に分散し、下層配線１０２に蓄積された電荷の影響はビアホール３０２１とビアホール１２に分散する。その結果、各ビアホールへの酸素などの拡散が低減し、ビアホール内での不純物の生成が低減する。
【００２０】
これにより、ビアホール３０１１、ビアホール３０１２にビア３０１、ビア３０２を埋め込んだときに、ビアが高抵抗化するなどの不良の発生を低減させることができる。
【００２１】
このような本実施例によれば、下層配線上に本来のビアのほかにダミービアを形成することにより、ビアホール開孔時のプラズマエッチングにより下層配線に蓄積される電荷がビアホールへ与える影響を分散させることができ、ビア不良の発生を低減させることができる。
【実施例２】
【００２２】
図３は、本発明の実施例２に係る半導体装置におけるダミービア配置の例を示す配線パターンの平面図である。
【００２３】
図３では、ビア３０１により上層配線２０１に接続される下層配線１０１の配線長が長い場合の例を示している。ビアホール開孔時のプラズマエッチングにより下層配線に蓄積される電荷は、配線の長さに比例する。そのため、配線長が長い下層配線１０１に蓄積される電荷の量が多くなる。
【００２４】
そこで、本実施例では、下層配線１０１に複数のダミービア１、３、４を設け、下層配線１０１に蓄積される電荷の影響を各ビアに分散させる。
【００２５】
そのとき、各ビアへの電荷の影響を均等にするため、ビア３０１、ダミービア１、３、４の配置間隔が均等になるように、ビア３０１から、長さＬごとに、ダミービア１、３、４を配置するものとする。
【００２６】
この長さＬは、下層配線の単位配線長当たりの電荷蓄積量をもとに定めるようにする。また、配置するダミービアの個数は、下層配線層の配線長をＬで割ることによって求めるようにする。
【００２７】
なお、ダミービア１、３、４の上面は、上層配線層のダミー配線１Ａ、３Ａ、４Ａにより覆うようにする。
【００２８】
図４は、図３に示した配線パターン部分の半導体装置のビアホール形成工程終了後の断面構造を模式的に示した図である。
【００２９】
本実施例では、下層配線１０１上の層間絶縁膜４０２に、間隔Ｌごとに、ビアホール３０１１、１１、３１、４１がプラズマエッチングにより開孔される。
【００３０】
このプラズマエッチングにより下層配線１０１に蓄積された電荷の影響はビアホール３０１１、１１、３１、４１に均等に分散され、本来のビアホール３０１１への電荷の影響を少なくすることができる。
【００３１】
このような本実施例によれば、下層配線の長さが長い場合は、下層配線上に複数のダミービアを形成することにより、ビアホール開孔時のプラズマエッチングにより下層配線に蓄積される電荷の影響を各ビアホールに分散させることができる。また、複数のダミービアを均等に配置することにより、本来のビアホールへの電荷の影響を少なくすることができる。
【実施例３】
【００３２】
図５は、本発明の実施例３に係る半導体装置におけるダミービア配置の例を示す配線パターンの平面図である。
【００３３】
図５では、下層配線１０１と上層配線２０１の配線方向が直交しており、ビア３０１の左右に下層配線１０１が延びている場合の例を示している。
【００３４】
このような場合は、ビア３０１の周辺に、すなわち、ビア３０１を左右から挟む位置にダミービア１とダミービア２を配置する。
【００３５】
また、ダミービア１、２の上面は、上層配線層のダミー配線１Ａ、２Ａにより覆うものとする。
【００３６】
図６は、図５に示した配線パターン部分の半導体装置のビアホール形成工程終了後の断面構造を模式的に示した図である。
【００３７】
本実施例では、下層配線１０１上の層間絶縁膜４０２に、３０１１と、その左右に、ビアホール１１、２１がプラズマエッチングにより開孔される。
【００３８】
これにより、下層配線１０１に蓄積された電荷の影響が、ビアホール３０１１と、ビアホール１１、２１とに分散され、本来のビアホール３０１１への電荷の影響が少なくなる。
【００３９】
このような本実施例によれば、本来のビアの周辺にダミービアを配置することにより、プラズマエッチングによるビアホール開孔時に下層配線に蓄積される電荷が本来のビアホールへ及ぼす影響を低減させることができる。
【実施例４】
【００４０】
図７は、本発明の実施例４に係る半導体装置のビアホール形成工程終了後の断面構造を模式的に示した図である。
【００４１】
図７に示す例では、下層配線１０２は、コンタクト５０２を介して拡散層領域７０３へ接続されている。そのため、ビアホール３０２１をプラズマエッチングで開孔したときに下層配線１０２に蓄積した電荷は、拡散層領域７０３へ流れる電流により消滅する。
【００４２】
これに対して、下層配線１０１は、コンタクト５０１を介してゲート電極６０１へ接続されており、拡散層領域へは接続されていない。すなわち、下層配線１０１はフローティング状態の配線である。そのため、ビアホール３０１１をプラズマエッチングで開孔したときに下層配線１０１に蓄積する電荷は、下層配線１０１に蓄積されたままとなる。
【００４３】
そこで、本実施例では、フローティング状態の配線である下層配線１０１にはダミービアを設けることとし、そのダミービアを埋め込むためのビアホール１１を開孔する。
【００４４】
これにより、下層配線１０１に蓄積される電荷がビアホールに与える影響を、ビアホール３０１１とビアホール１１に分散させることができ、ビアホール３０１１に発生する不良を低減させることができる。
【００４５】
一方、下層配線１０２に蓄積した電荷は消滅するので、下層配線１０２にダミービアを設けることは行わない。
【００４６】
このような本実施例によれば、ダミービアを配置する箇所をフローティングの下層配線に限定することができ、ダミービアの配置を効率的に行うことができる。
【図面の簡単な説明】
【００４７】
【図１】本発明の実施例１に係る半導体装置におけるダミービア配置の例を示す配線パターンの平面図。
【図２】本発明の実施例１に係る半導体装置のビアホール形成工程終了後の断面構造を模式的に示した図。
【図３】本発明の実施例２に係る半導体装置におけるダミービア配置の例を示す配線パターンの平面図。
【図４】本発明の実施例２に係る半導体装置のビアホール形成工程終了後の断面構造を模式的に示した図。
【図５】本発明の実施例３に係る半導体装置におけるダミービア配置の例を示す配線パターンの平面図。
【図６】本発明の実施例３に係る半導体装置のビアホール形成工程終了後の断面構造を模式的に示した図。
【図７】本発明の実施例４に係る半導体装置のビアホール形成工程終了後の断面構造を模式的に示した図。
【符号の説明】
【００４８】
１、２、３、４  ダミービア
１Ａ、２Ａ、３Ａ、４Ａ  ダミー配線
１１、２１、３１、４１、３０１１、３０２１  ビアホール
１０１、１０２  下層配線
２０１  上層配線
３０１、３０２  ビア
【図１】
2008270612.tif 000003
【図２】
2008270612.tif 000004
【図３】
2008270612.tif 000005
【図４】
2008270612.tif 000006
【図５】
2008270612.tif 000007
【図６】
2008270612.tif 000008
【図７】
2008270612.tif 000009