(57)【要約】【課題】画素に対する映像信号書き込み時間のばらつきに起因する画面のシェーディングを抑制する。【解決手段】駆動用トランジスタＴｒｄは、給電線ＤＳＬ１から電流の供給を受け保持容量Ｃｓに書き込まれた信号電位に応じて駆動電流を発光素子ＥＬに流す。制御用スキャナ１０４は、信号線ＤＴＬ１が信号電位にある時間帯にサンプリング用トランジスタＴｒｓを書き込み時間だけ導通状態にするため、所定のパルス幅の制御信号を走査線ＷＳＬ１に出力し、以って保持容量Ｃｓに信号電位を書き込むと同時に駆動用トランジスタＴｒｄの移動度μに対する補正を信号電位に加える。補助容量Ｃｓｕｂが保持容量Ｃｓに接続しており、書き込み時間の誤差に起因する発光素子ＥＬの輝度のバラツキを補正するため、その容量値が調整されている。【選択図】図２
2008158377.tif 000002
【特許請求の範囲】
【請求項１】
画素アレイ部とこれを駆動する駆動部とからなり、
前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素と、画素の各行に対応して配された給電線とを備え、
前記駆動部は、各走査線に順次制御信号を供給して画素を行単位で線順次走査する制御用スキャナと、
該線順次走査に合わせて列状の信号線に映像信号となる信号電位と基準電位を供給する信号セレクタとを備え、
前記画素は、発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量と、補助容量とを含み、
前記サンプリング用トランジスタは、そのゲートが該走査線に接続し、そのソース及びドレインの一方が該信号線に接続し、他方が該駆動用トランジスタのゲートに接続し、
前記駆動用トランジスタは、そのソース及びドレインの一方が該発光素子に接続し、他方が該給電線に接続し、
前記保持容量は、該駆動用トランジスタのソースとゲートの間に接続し、
前記補助容量は、該保持容量に接続している表示装置であって、
前記サンプリング用トランジスタは、該走査線から供給された制御信号に応じて所定の書き込み時間だけ導通し、該信号線から供給された信号電位をサンプリングして該保持容量に書き込み、
前記駆動用トランジスタは、該給電線から電流の供給を受け該保持容量に書き込まれた信号電位に応じて駆動電流を該発光素子に流し、
前記発光素子は、該駆動電流に応じた輝度で発光し、
前記制御用スキャナは、該信号線が信号電位にある時間帯に該サンプリング用トランジスタを該書き込み時間だけ導通状態にするため、所定のパルス幅の制御信号を該走査線に出力し、以って前記保持容量に信号電位を書き込むと同時に該駆動用トランジスタの移動度に対する補正を信号電位に加え、
前記補助容量は、該書き込み時間の誤差に起因する該発光素子の輝度のバラツキを補正するため、その容量値が調整されていることを特徴とする表示装置。
【請求項２】
前記補助容量は、該書き込み時間を延長する方向に誤差が生じる場合、その容量値を上方調整して該発光素子の輝度を規定レベルに補正する一方、該書き込み時間を短縮する方向に誤差が生じる場合、その容量値を下方調整して該発光素子の輝度を規定レベルに補正することを特徴とする請求項１記載の表示装置。
【請求項３】
前記制御用スキャナは、該保持容量に信号電位が保持された時点で、該サンプリング用トランジスタを非導通状態にして該駆動用トランジスタのゲートを該信号線から電気的に切り離し、以って該駆動用トランジスタのソース電位の変動にゲート電位が連動しゲートとソース間の電圧を一定に維持することを特徴とする請求項１記載の表示装置。
【請求項４】
前記駆動部は、該線順次走査に合わせて各給電線に第１電位と第２電位で切り換わる電源電圧を供給する電源スキャナを含み、
前記電源スキャナは、該書き込み時間が到達する前に該給電線を第１電位から第２電位に切り換え、
前記制御用スキャナは、該信号線が基準電位にある時間帯で該サンプリング用トランジスタを導通させて該信号線から基準電位を該駆動用トランジスタのゲートに印加するとともに該給電線から第２電位を該駆動用トランジスタのソースにセットし、
前記電源スキャナは、該信号線が基準電位にある時間帯で該給電線を第２電位から第１電位に切り換えて、該駆動用トランジスタの閾電圧に相当する電圧を該保持容量に書き込むように動作することを特徴とする請求項１記載の表示装置。
【請求項５】
画素アレイ部とこれを駆動する駆動部とからなり、
前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素と、画素の各行に対応して配された給電線とを備え、
前記駆動部は、各走査線に順次制御信号を供給して画素を行単位で線順次走査する制御用スキャナと、
該線順次走査に合わせて列状の信号線に映像信号となる信号電位と基準電位を供給する信号セレクタとを備え、
前記画素は、発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量と、補助容量を含み、
前記サンプリング用トランジスタは、そのゲートが該走査線に接続し、そのソース及びドレインの一方が該信号線に接続し、他方が該駆動用トランジスタのゲートに接続し、
前記駆動用トランジスタは、そのソース及びドレインの一方が該発光素子に接続し、他方が該給電線に接続し、
前記保持容量は、該駆動用トランジスタのソースとゲートの間に接続し、
前記補助容量は該保持容量に接続している表示装置の駆動方法であって、
前記サンプリング用トランジスタが、該走査線から供給された制御信号に応じて所定の書き込み時間だけ導通し、該信号線から供給された信号電位をサンプリングして該保持容量に書き込み、
前記駆動用トランジスタが、該給電線から電流の供給を受け該保持された信号電位に応じて駆動電流を該発光素子に流し、
前記発光素子が、該駆動電流に応じた輝度で発光し、
前記制御用スキャナは、該信号線が信号電位にある時間帯に該サンプリング用トランジスタを該書き込み時間だけ導通状態にするため、所定のパルス幅の制御信号を該走査線に出力し、以って前記保持容量に信号電位を書き込むと同時に該駆動用トランジスタの移動度に対する補正を信号電位に加え、
該書き込み時間の誤差に起因する該発光素子の輝度のバラツキを補正するため、前記補助容量の容量値をあらかじめ調整しておくことを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
発光素子として有機ＥＬデバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ＥＬデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ＥＬデバイスは印加電圧が１０Ｖ以下で駆動するため低消費電力である。また有機ＥＬデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ＥＬデバイスの応答速度は数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。
【０００３】
有機ＥＬデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献１ないし５に記載されている。
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【特許文献３】特開２００４−１３３２４０
【特許文献４】特開２００４−０２９７９１
【特許文献５】特開２００４−０９３６８２
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来のアクティブマトリクス型平面自発光表示装置は、プロセス変動により発光素子を駆動するトランジスタの閾電圧や移動度がばらついてしまう。また、有機ＥＬデバイスの特性が経時的に変動する。この様な駆動用トランジスタの特性ばらつきや有機ＥＬデバイスの特性変動は、発光輝度に影響を与えてしまう。表示装置の画面全体にわたって発光輝度を均一に制御するため、各画素回路内で上述したトランジスタや有機ＥＬデバイスの特性変動を補正する必要がある。従来からかかる補正機能を画素毎に備えた表示装置が提案されている。しかしながら、従来の補正機能を備えた画素回路は、補正用の電位を供給する配線と、スイッチング用のトランジスタと、スイッチング用のパルスが必要であり、画素回路の構成が複雑である。画素回路の構成要素が多いことから、ディスプレイの高精細化の妨げとなっていた。
【課題を解決するための手段】
【０００５】
上述した従来の技術の課題に鑑み、本発明は画素回路の簡素化によりディスプレイの高精細化を可能にした表示装置及びその駆動方法を提供することを一般的な目的とする。特に、画素に対する映像信号書き込み時間のばらつきに起因する画面のシェーディングを抑制することを目的とする。かかる目的を達成するために以下の手段講じた。即ち本発明は、画素アレイ部とこれを駆動する駆動部とからなり、前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素と、画素の各行に対応して配された給電線とを備え、前記駆動部は、各走査線に順次制御信号を供給して画素を行単位で線順次走査する制御用スキャナと、該線順次走査に合わせて列状の信号線に映像信号となる信号電位と基準電位を供給する信号セレクタとを備え、前記画素は、発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量と、補助容量とを含み、前記サンプリング用トランジスタは、そのゲートが該走査線に接続し、そのソース及びドレインの一方が該信号線に接続し、他方が該駆動用トランジスタのゲートに接続し、前記駆動用トランジスタは、そのソース及びドレインの一方が該発光素子に接続し、他方が該給電線に接続し、前記保持容量は、該駆動用トランジスタのソースとゲートの間に接続し、前記補助容量は、該保持容量に接続している表示装置であって、前記サンプリング用トランジスタは、該走査線から供給された制御信号に応じて所定の書き込み時間だけ導通し、該信号線から供給された信号電位をサンプリングして該保持容量に書き込み、前記駆動用トランジスタは、該給電線から電流の供給を受け該保持容量に書き込まれた信号電位に応じて駆動電流を該発光素子に流し、前記発光素子は、該駆動電流に応じた輝度で発光し、前記制御用スキャナは、該信号線が信号電位にある時間帯に該サンプリング用トランジスタを該書き込み時間だけ導通状態にするため、所定のパルス幅の制御信号を該走査線に出力し、以って前記保持容量に信号電位を書き込むと同時に該駆動用トランジスタの移動度に対する補正を信号電位に加え、前記補助容量は、該書き込み時間の誤差に起因する該発光素子の輝度のバラツキを補正するため、その容量値が調整されていることを特徴とする。
【０００６】
一態様によると、前記補助容量は、該書き込み時間を延長する方向に誤差が生じる場合、その容量値を上方調整して該発光素子の輝度を規定レベルに補正する一方、該書き込み時間を短縮する方向に誤差が生じる場合、その容量値を下方調整して該発光素子の輝度を規定レベルに補正する。好ましくは、前記制御用スキャナは、該保持容量に信号電位が保持された時点で、該サンプリング用トランジスタを非導通状態にして該駆動用トランジスタのゲートを該信号線から電気的に切り離し、以って該駆動用トランジスタのソース電位の変動にゲート電位が連動しゲートとソース間の電圧を一定に維持する。また前記駆動部は、該線順次走査に合わせて各給電線に第１電位と第２電位で切り換わる電源電圧を供給する電源スキャナを含み、前記電源スキャナは、該書き込み時間が到達する前に該給電線を第１電位から第２電位に切り換え、前記制御用スキャナは、該信号線が基準電位にある時間帯で該サンプリング用トランジスタを導通させて該信号線から基準電位を該駆動用トランジスタのゲートに印加するとともに該給電線から第２電位を該駆動用トランジスタのソースにセットし、続いて前記電源スキャナは、該信号線が基準電位にある時間帯で該給電線を第２電位から第１電位に切り換えて、該駆動用トランジスタの閾電圧に相当する電圧を該保持容量に書き込むように動作する。
【発明の効果】
【０００７】
本発明によれば、有機ＥＬデバイスなどの発光素子を画素に用いたアクティブマトリクス型の表示装置において、各画素が駆動用トランジスタの移動度補正機能を備えており、望ましくは駆動用トランジスタの閾電圧補正機能や有機ＥＬデバイスの経時変動補正機能（ブートストラップ動作）も備えており、高品位の画質を得ることが出来る。従来この様な補正機能を備えた画素回路は構成素子数が多いためレイアウト面積が大きくなり、ディスプレイの高精細化には不向きであったが、本発明では構成素子数を２個のトランジスタと２個の容量まで削減し、画素のレイアウト面積を小さくすることが可能である。これにより高品位且つ高精細なフラットディスプレイを提供することが出来る。
【０００８】
各画素は保持容量を備えており、所定の書き込み時間で映像信号をこの保持容量に書き込む。駆動用トランジスタは保持容量に保持された映像信号に従って駆動電流を発光素子に供給する。しかしながら、映像信号の書き込み時間は制御信号の鈍りなどによってばらつき、これが原因となって発光素子の輝度にばらつきが現れる。本発明では保持容量に補助容量を接続して、この発光輝度のばらつきに対処している。即ち、サンプリング用トランジスタの開閉制御を行う制御信号の波形鈍りにより発生する書き込み時間のばらつきに合わせて、画素毎に設けた補助容量の容量値を調整することで、各画素の発光輝度が均一になるようにしている。これにより画面のシェーディングを抑制することが出来る。
【発明を実施するための最良の形態】
【０００９】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は、本発明にかかる表示装置の全体構成を示すブロック図である。図示するように本表示装置１００は画素アレイ部１０２とこれを駆動する駆動部（１０３，１０４，１０５）とからなる。画素アレイ部１０２は、行状の走査線ＷＳＬ１〜ＷＳＬｍと、列状の信号線ＤＴＬ１〜ＤＴＬｎと、両者が交差する部分に配された行列状の画素（ＰＸＬＣ）１０１と、各画素１０１の各行に対応して配された給電線ＤＳＬ１〜ＤＳＬｍとを備えている。駆動部（１０３，１０４，１０５）は、各走査線ＷＳＬ１〜ＷＳＬｍに順次制御信号を供給して画素１０１を行単位で線順次走査する制御用スキャナ（ライトスキャナＷＳＣＮ）１０４と、この線順次走査に合わせて各給電線ＤＳＬ１〜ＤＳＬｍに第１電位（高電位）と第２電位（低電位）で切換る電源電圧を供給する電源スキャナ（ＤＳＣＮ）１０５と、この線順次走査に合わせて列状の信号線ＤＴＬ１〜ＤＴＬ１ｎに映像信号となる信号電位と基準電位を供給する信号セレクタ（水平セレクタＨＳＥＬ）１０３とを備えている。制御用スキャナ１０４は、画素アレイ部１０２の左右両側に配され、走査線ＷＳＬ１〜ＷＳＬｍを左右両側から同時に駆動する。同様に電源スキャナ１０５も、画素アレイ部１０２の左右両側に配され、給電線ＤＳＬ１〜ＤＳＬｍを左右両側から同時に駆動する。
【００１０】
図２は、図１に示した表示装置１００に含まれる画素１０１の具体的な構成及び結線関係を示す回路図である。理解を容易にするため、画素アレイ部１０２の１行目で且つ１列目に位置する画素１０１を１個のみ代表して描いてある。この画素１０１は、有機ＥＬデバイスなどで代表される発光素子ＥＬと、サンプリング用トランジスタＴｒｓと、駆動用トランジスタＴｒｄと、保持容量Ｃｓと、補助容量Ｃｓｕｂとを含む。サンプリング用トランジスタＴｒｓは、そのゲートが対応する走査線ＷＳＬ１に接続し、そのソース及びドレインの一方が対応する信号線ＤＴＬ１に接続し、他方が駆動用トランジスタＴｒｄのゲートｇに接続する。駆動用トランジスタＴｒｄは、そのソースｓ及びドレインｄの一方が発光素子ＥＬに接続し、他方が対応する給電線ＤＳＬ１に接続している。本実施形態では、駆動用トランジスタＴｒｄがＮチャネル型からなり、そのドレインｄが給電線ＤＳＬ１に接続する一方、ソースｓが発光素子ＥＬのアノードに接続している。発光素子ＥＬのカソードは接地配線に接続している。なおこの接地配線は全ての画素１０１に対して共通に配線されている。保持容量Ｃｓは、駆動用トランジスタＴｒｄのソースｓとゲートｇの間に接続している。補助容量Ｃｓｕｂはその一端が保持容量Ｃｓに接続し、他端が所定の電位に接続されている。本実施形態では、補助容量Ｃｓｕｂの他端は、カソード電位に接続されている。
【００１１】
かかる構成において、サンプリング用トランジスタＴｒｓは、走査線ＷＳＬ１から供給された制御信号に応じて所定の書き込み時間だけ導通し、信号線ＤＴＬ１から供給された信号電位をサンプリングして保持容量Ｃｓに書き込む。駆動用トランジスタＴｒｄは、第１電位（高電位）にある給電線ＤＳＬ１から電流の供給を受け保持容量Ｃｓに書き込まれた信号電位に応じて駆動電流を発光素子ＥＬに流す。発光素子ＥＬはこの駆動電流に応じた輝度で発光する。
【００１２】
制御用スキャナ１０４は、信号線ＤＴＬ１が信号電位にある時間帯にサンプリング用トランジスタＴｒｓを書き込み時間だけ導通状態にするため、所定のパルス幅の制御信号を走査線ＷＳＬ１に出力し、以って保持容量Ｃｓに信号電位を書き込むと同時に駆動用トランジスタＴｒｄの移動度に対する補正を信号電位に加える。補助容量Ｃｓｕｂは、書き込み時間の誤差に起因する発光素子ＥＬの輝度のばらつきを補正するため、その容量値が調整されている。具体的には書き込み時間を延長する方向に誤差が生じる場合、補助容量Ｃｓｕｂはその容量値を上方調整して発光素子ＥＬの輝度を規定レベルに補正する一方、書き込み時間を短縮する方向に誤差が生じる場合補助容量Ｃｓｕｂはその容量値を下方調整して発光素子ＥＬの輝度を同じ規定レベルに補正する。書き込み時間の誤差は、例えば走査線ＷＳＬを伝播する制御信号の波形の鈍りにより生じる。したがって書き込み時間のばらつきは走査線ＷＳＬの方向に沿って水平に現れる。水平方向に沿った各画素の書き込み時間のばらつきを吸収するため、各画素ごとに設けた補助容量Ｃｓｕｂの容量値を調整する。これにより書き込み時間がばらついても各画素の輝度レベルが均一となり、画面の水平方向に沿って現れるシェーディングを抑制することが可能である。
【００１３】
図２に示した画素回路１０１は、映像信号の書き込みと同時に行われる移動度補正機能に加え、閾電圧補正機能も備えている。即ち電源スキャナ１０５は、書き込み時間が到達する前に給電線ＤＳＬ１を第１電位（高電位）から第２電位（低電位）に切換え、ライトスキャナ１０４は、信号線ＷＳＬ１が基準電位にある時間帯でサンプリング用トランジスタＴｒｓを導通させて信号線ＤＴＬ１から基準電位を駆動用トランジスタＴｒｄのゲートｇに印加する共に給電線ＤＳＬ１から第２電位を駆動用トランジスタＴｒｄのソースｓにセットする。ここで電源スキャナ１０５は、信号線ＤＴＬ１が基準電位にある時間帯で給電線ＤＳＬ１を第２電位から第１電位に切換えて、駆動用トランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧を保持容量Ｃｓに書き込むように動作する。
【００１４】
図２に示した画素回路１０１はさらにブートストラップ機能も備えている。即ちライトスキャナ１０４は、保持容量Ｃｓに信号電位が保持された時点でサンプリング用トランジスタＴｒｓを非導通状態にして駆動用トランジスタＴｒｄのゲートｇを信号線ＤＴＬ１から電気的に切り離し、以って駆動用トランジスタＴｒｄのソース電位の変動にゲート電位が連動しゲートｇとソースｓ間の電圧Ｖｇｓを一定に維持する。
【００１５】
図３は、図２に示した画素回路の動作説明に供するタイミングチャートである。時間軸を共通にして、走査線ＷＳＬ１の電位変化、給電線ＤＳＬ１の電位変化及び信号線ＤＴＬ１の電位変化を表してある。走査線ＷＳＬ１の電位変化は、サンプリング用トランジスタＴｒｓのゲートに印加される制御信号ＷＳを表している。図示するようにこの制御信号ＷＳは３個のパルス列からなり、各パルスがＮチャネル型のサンプリング用トランジスタＴｒｓのゲートに入力するごとに、サンプリング用トランジスタＴｒｓが導通する。給電線ＤＳＬ１は高電位側の第１電位Ｖｃｃと低電位側の第２電位Ｖｉｎｉとの間で切換る。また信号線ＤＴＬ１の電位は、１水平周期（１Ｈ）ごとに信号電位Ｖｓｉｇと基準電位Ｖｏｆｓとの間で切換る。図では信号電位Ｖｓｉｇと基準電位Ｖｏｆｓとの間の電位差をＶｉｎで表してある。
【００１６】
図３のタイミングチャートは上述した走査線ＷＳＬ１、給電線ＤＳＬ１及び信号線ＤＴＬ１の電位変化と並行に、駆動用トランジスタＴｒｄのゲート電位及びソース電位の変化も表してある。なお、ゲート電位とソース電位の差を表すゲート電圧Ｖｇｓは、丁度保持容量Ｃｓの両端に印加される電圧である。
【００１７】
まずタイミングＴ０で給電線ＤＳＬ１の電位を高電位Ｖｃｃから低電位Ｖｉｎｉに切換える。これにより駆動用トランジスタＴｒｄのソース電位は低電位Ｖｉｎｉまで落とされる。この低電位Ｖｉｎｉは発光素子ＥＬのカソード電位よりも低く設定されている。したがって発光素子ＥＬはこの時点でアノード側（即ち駆動用トランジスタＴｒｄのソース側）の方がカソード側よりも低くなるため、発光素子ＥＬに逆バイアスがかかる状態になる。
【００１８】
次にタイミングＴ１で走査線ＷＳＬ１をハイレベルにし、サンプリング用トランジスタＴｒｓをオンする。このとき信号線ＤＴＬ１は基準電位Ｖｏｆｓとなる。この様に信号線ＤＴＬ１が基準電位Ｖｏｆｓとなっているときにサンプリング用トランジスタＴｒｓをオンすることで、駆動用トランジスタＴｒｄのゲートｇはＶｏｆｓが書き込まれる。ここでＶｇｓ＝Ｖｏｆｓ−Ｖｉｎｉは、駆動トランジスタＴｒｄの閾電圧Ｖｔｈよりも十分大きく設定されている。したがってこの時点で駆動用トランジスタＴｒｄはオン状態に置かれる。
【００１９】
引き続き信号線ＤＴＬ１が基準電位Ｖｏｆｓにある時間のとき、タイミングＴ２で給電線ＤＳＬ１を低電位Ｖｉｎｉから高電位Ｖｃｃに切換える。このときサンプリング用トランジスタＴｒｓは依然としてオン状態であり、駆動用トランジスタＴｒｄのゲートｇはＶｏｆｓに固定されている。給電線ＤＳＬ１がタイミングＴ２でＶｉｎｉからＶｃｃに切換ると、駆動用トランジスタＴｒｄのゲートｇがＶｏｆｓに抑えられた状態で駆動用トランジスタＴｒｄのソースｓ／ドレインｄ間に駆動電流が流れる。しかしながらこの駆動電流は逆バイアス状態にある発光素子ＥＬには流れ込まず、もっぱら保持容量Ｃｓやその他の容量の充電に使われる。これにより駆動用トランジスタＴｒｄのソースｓの電位が上昇する。
【００２０】
この後タイミングＴ３で制御信号ＷＳがローレベルになりサンプリング用トランジスタＴｒｓがオフすると共に、信号線ＤＴＬ１が基準電位Ｖｏｆｓから信号電位Ｖｓｉｇに切換る。この様にして約Ｈ／２のＶｏｆｓの期間が終了し信号線ＤＴＬ１がＶｓｉｇに立上がる前にサンプリング用トランジスタＴｒｓをオフして、信号電位Ｖｓｉｇが保持容量Ｃｓに書き込まれるのを防ぐ。以上に説明したタイミングＴ２からＴ３までが１回目の閾電圧補正期間である。
【００２１】
タイミングＴ３から再びＨ／２だけ経過すると、タイミングＴ４で再び制御信号ＷＳがハイレベルとなってサンプリング用トランジスタＴｒｓがオンする。このタイミングＴ３からＴ４までの間は駆動用トランジスタＴｒｄのゲートｇが信号線ＤＴＬ１から切り離されているため、駆動用トランジスタＴｒｄはブートストラップ動作を行い、ゲートｇ及びソースｓの電位がそれぞれ上方にシフトする。タイミングＴ４では信号線ＤＴＬ１がＶｏｆｓの時間帯でサンプリング用トランジスタＴｒｓがオンするため、２回目の閾電圧補正期間に入り、駆動用トランジスタＴｒｄのゲートｇがＶｏｆｓで抑えられている一方、ソース電位が上昇していく。やがてＶｇｓがＶｔｈとなった所で駆動用トランジスタＴｒｄはカットオフする。カットオフしたときのＶｇｓの値は保持容量Ｃｓの両端に書き込まれる。即ち、閾電圧補正動作により、駆動用トランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧が、保持容量Ｃｓに書き込まれることになる。図示の例では閾電圧補正動作を２回繰り返すことで閾電圧Ｖｔｈの書き込みを完了している。２回で足らない場合はさらに繰り返すことも出来る。逆に最初の閾電圧補正動作で十分Ｖｔｈを保持容量に書き込める場合は、さらに閾電圧補正動作を行う必要はない。
【００２２】
タイミングＴ５で再び信号線ＤＴＬ１がＶｏｆｓからＶｓｉｇに切換る一方、制御信号ＷＳがローレベルになってサンプリング用トランジスタＴｒｓがオフする。タイミングＴ４からタイミングＴ５までの期間が、上述した２回目の閾電圧補正期間である。
【００２３】
続いてタイミングＴ６からＴ７の期間で制御信号ＷＳが再びハイレベルとなり、サンプリング用トランジスタＴｒｓがオンする。この時点で、信号線ＤＴＬ１はＶｏｆｓからＶｓｉｇに切換っている。したがって導通状態にあるサンプリング用トランジスタＴｒｓを通ってＶｓｉｇが駆動用トランジスタＴｒｄのゲートｇに書き込まれる。よってこのタイミングＴ６‐Ｔ７が、信号電位の書き込み時間を規定している。この期間Ｔ６‐Ｔ７では、信号電位Ｖｓｉｇと基準電位Ｖｏｆｓの差ＶｉｎがＶｔｈに足し込まれる形で保持容量Ｃｓに書き込まれると共に、移動度補正用の電圧ΔＶが保持容量Ｃｓに保持された電圧から差し引かれる。
【００２４】
上述したようにこのサンプリング期間Ｔ６‐Ｔ７では、走査線ＷＳＬ１がハイレベルに遷移してサンプリング用トランジスタＴｒｓがオン状態となる。したがって駆動用トランジスタＴｒｄのゲート電位は信号電位Ｖｓｉｇとなる。ここで発光素子ＥＬは依然として逆バイアス状態にあるため、駆動用トランジスタＴｒｄのドレインｄとソースｓの間に流れる電流は、保持容量Ｃｓに流れ込み充電を開始する。したがって期間Ｔ６‐Ｔ７では、駆動用トランジスタＴｒｄのソース電位も上昇を開始し、やがて駆動用トランジスタＴｒｄのゲート電圧Ｖｇｓは、Ｖｉｎ＋Ｖｔｈ−ΔＶとなる。この様にしてＶｉｎのサンプリングと補正量ΔＶの調整が同時に行われる。Ｖｉｎが高いほど駆動用トランジスタに流れる電流は大きくなり、ΔＶの絶対値も大きくなる。したがって信号電位のレベルに応じた移動度補正が行われる。またＶｉｎを一定とした場合、駆動用トランジスタＴｒｄの移動度μが大きいほどΔＶの絶対値が大きくなる。換言すると移動度μが大きいほど負帰還量ΔＶが大きくなるので、画素毎の移動度μのばらつきを取り除くことが出来る。
【００２５】
タイミングＴ７では走査線ＷＳＬ１がローレベルに戻り、サンプリング用トランジスタＴｒｓはオフ状態となる。これにより駆動用トランジスタＴｒｄのゲートｇは信号線ＤＴＬ１から切り離される。同時に駆動電流が発光素子ＥＬを流れ始める。これにより発光素子ＥＬのアノード電位（即ち駆動用トランジスタＴｒｄのソース電位）は上昇する。発光素子ＥＬのアノード電位の上昇は、即ち駆動用トランジスタＴｒｄのソース電位の上昇に他ならない。駆動用トランジスタＴｒｄのソース電位が上昇すると、保持容量Ｃｓのブートストラップ動作により、駆動用トランジスタＴｒｄのゲート電位も連動して上昇する。ゲート電位の上昇量はソース電位の上昇量に等しくなる。ゆえに発光期間中駆動用トランジスタＴｒｄのゲート電圧ＶｇｓはＶｉｎ＋Ｖｔｈ−ΔＶで一定に保持される。このＶｇｓのうち、Ｖｉｎは映像信号の信号電位に応じた分であり、Ｖｔｈは駆動用トランジスタＴｒｄの閾電圧をキャンセルするための分であり、ΔＶは同じく駆動用トランジスタＴｒｄの移動度に対する補正項である。
【００２６】
図４は、制御信号ＷＳと画面輝度の関係を示す模式図である。前述したように、信号電位の書き込み時間Ｔ６‐Ｔ７は制御信号ＷＳのパルス幅によって決まる。しかしながら、この制御信号のパルス幅は、走査線を伝播する過程で生じる波形鈍りにより、ばらつきが生じる。図１に示した実施形態では、制御信号ＷＳをパネルの左右両側に配置されているライトスキャナ１０４から同時に入力している。入力側に近いパネルの左右両端では、制御信号ＷＳは矩形波を保っており、所定の書き込み時間を確保できる。しかしながら制御信号ＷＳは走査線を伝播中に配線容量や配線抵抗の影響を受けて立上りや立下りのトランジェントが鈍り、パルス幅が変化している。
【００２７】
図示の例では波形鈍りにより、パネルの左右両端側で書き込み時間が相対的に長く、パネルの中央で書き込み時間が相対的に短くなっている。この書き込み時間のばらつきにより、個々の画素で発光輝度に差が生じる。図示の例では、パネルの中央で比較的輝度が高く、パネルの左右両端で輝度が低い状態となっている。この様に、制御信号パルスの鈍りに起因する書き込み時間の誤差もしくはばらつきにより、画面に横方向の輝度ムラ（シェーディング）が現れてしまう。
【００２８】
図５は、信号書き込み時間の前後で生じるＶｇｓの変化を表した模式的なグラフである。（Ａ）はパネル端に位置する画素で観測される駆動用トランジスタのゲート電位及びソース電位の変化を表している。（Ｂ）はパネル中央にある画素に含まれる駆動用トランジスタのゲート電位及びソース電位の変化を表している。まず（Ａ）に示すように、駆動用トランジスタのゲート電圧Ｖｇｓは、一連のＶｔｈキャンセル動作、信号書き込み動作及び発光動作によって図示のように変化していく。なおグラフでは、理解を容易にし且つ図示を簡略化するため、Ｖｔｈキャンセル動作は１回のみとし、続けて信号書き込み動作に入る例を表している。まずＶｔｈキャンセル動作では、ゲートｇとソースｓとの間にある保持容量Ｃｓに、駆動用トランジスタの閾電圧Ｖｔｈ相当の電圧が書き込まれる。これは駆動用トランジスタＴｒｄの閾電圧Ｖｔｈのばらつきをキャンセルするために使われる。
【００２９】
続いて信号書き込み期間に入ると、ゲートｇの電位がＶｏｆｓからＶｓｉｇに向かって上昇する。このとき同時に駆動用トランジスタＴｒｄに流れる電流が保持容量Ｃｓに負帰還されるため、ソースの電位もΔＶだけ上昇する。このΔＶは駆動用トランジスタＴｒｄの移動度μの補正項となる。パネル端に位置する画素は、図４で説明したように信号書き込み時間が相対的に長くなる。したがってソース電位の上昇分ΔＶが比較的大きく、結果的に信号書き込み動作が終わった時点でゲート電位とソース電位の差が小さくなり、Ｖｇｓは圧縮されてしまう。このため、駆動用トランジスタＴｒｄがＶｇｓにしたがって発光素子ＥＬに供給する駆動電流は小さくなり、発光輝度が低い。何ら対策を施さないと、パネル端に位置する画素の発光輝度は書き込み時間が長い分発光輝度が低くなってしまう。
【００３０】
一方（Ｂ）に示すようにパネル中央に位置する画素は相対的に制御信号パルスの鈍りなどの影響を受けて、信号書き込み時間が短い。そのため駆動用トランジスタのソース電位の上昇分ΔＶが比較的小さく、Ｖｇｓは余り圧縮されない。よって何ら対策を施さないと、パネル中央に位置する画素はその発光輝度がパネル端に位置する画素の発光輝度よりも高くなってしまい、シェーディングとなって現れる。
【００３１】
図６は、本発明の特徴を端的に示した模式図である。本発明にかかる表示装置は、パネルに形成されている全ての画素にそれぞれ補助容量Ｃｓｕｂを付加している。この補助容量Ｃｓｕｂは、前述した書き込み時間のばらつき（誤差）に起因する発光素子の輝度のばらつきを補正するため、その容量値が調整されている。
【００３２】
この調整原理につき詳細に説明する。図６の左下に示したグラフは、書き込み時間と発光輝度との関係を示しており、補助容量Ｃｓｕｂの容量値をパラメータに取ってある。Ｃｓｕｂの容量値が大きい場合の輝度曲線を実線で示し、Ｃｓｕｂの容量値の小さい場合の輝度曲線を点線で表してある。いずれの場合も凸曲線となっており、最適な書き込み時間で輝度がピークになる。この書き込み時間が短すぎても輝度は低くなり、長すぎても輝度はピークから落ちる。但し輝度ピークに対応する最適書き込み時間は、Ｃｓｕｂ大で長くなり、Ｃｓｕｂ小では短くなる。
【００３３】
一般に書き込み時間が短すぎると駆動用トランジスタＴｒｄのゲートｇに信号電位を十分に書き込むことが出来ず、輝度が低くなる。逆に書き込み時間が長すぎると駆動用トランジスタのソース電位が大幅に上昇して、Ｖｇｓを圧縮するためやはり輝度は低くなる。丁度バランスの取れた最適書き込み時間で輝度がピークになる。補助容量Ｃｓｕｂが大きいと、その充電に時間が長くかかるため、最適書き込み時間も長くなる。逆にＣｓｕｂの容量値が小さいとその充電も短時間で行えるため、最適書き込み時間は短くなる。
【００３４】
この様な現象を利用して、本発明は書き込み時間のばらつきによる輝度の相違を補正するように、Ｃｓｕｂの容量値を調整している。前述したように、パネルの左右端は制御信号パルスが急峻なままなので書き込み時間は長い。逆にパネル中央では制御信号パルスが鈍るため書き込み時間は短い。よって書き込み時間が長いパネル端では、その書き込み時間で丁度ピーク輝度が得られるように、Ｃｓｕｂの容量値を大きくする。逆にパネル中央では短くなった書き込み時間が丁度最適書き込み時間となるようにＣｓｕｂの容量値を小さくして、ピーク輝度が得られるようにしている。この様にパネルの左右両端と中央で実質的な書き込み時間に差が出ても、これに応じてＣｓｕｂの容量値を調整することで、パネルのどの部分でも規定の輝度（ピーク輝度）が得られるようにしている。
【００３５】
以上のように本発明では駆動用トランジスタＴｒｄのソースｓと所定の固定電位との間に接続する補助容量Ｃｓｕｂを最適化することで、シェーディングを解決している。Ｃｓｕｂが大の時には充電時間は遅くなる。つまり輝度のピークも長時間側にシフトする。同様にＣｓｕｂが小のとき、輝度ピークは短時間側にある。この特性を利用して、図６の上半分に示した回路構成でシェーディング対策とする。つまり信号書き込み用の制御信号パルス波形が急峻で書き込み時間が長い画素には大きな容量のＣｓｕｂを付加してピーク輝度を遅らせ、長い書き込み時間に対して丁度ピーク輝度が取れるようにする。パネル中央では制御信号パルス波形が鈍るため書き込み時間が短くなる。この書き込み時間に対応してパネル中央になるほどＣｓｕｂのサイズを小さくする。この様にパネル内の画素の位置と波形の鈍り具合によって輝度のピークを合わせるように補助容量Ｃｓｕｂのサイズを最適化することで、シェーディングの発生を防ぐことが可能になる。補助容量Ｃｓｕｂの容量値をパラメータとした書き込み時間と発光輝度ピークの関係を利用して、書き込み時間の長いパネル端から書き込み時間の短いパネル中央に向かって徐々にＣｓｕｂサイズを小さくしていくことで、パネル面内で輝度を均一化し、シェーディングの発生を防ぐことが出来る。
【００３６】
なお画素回路の具体的な設計によっては、波形鈍りによって逆にパネル端で書き込み時間が短く、パネル中央で書き込み時間が長くなることも有り得る。この時には、Ｃｓｕｂ容量をパネル中央で大きくし、パネル両端で小さくなるように調節すればよい。また一つの制御用スキャナでパネルの片側から走査線を駆動する場合には、片側と反対側とで生じる書き込み時間の違いに合わせて、各画素の補助容量を調節すればよい。
【図面の簡単な説明】
【００３７】
【図１】本発明にかかる表示装置の全体構成を示すブロック図である。
【図２】本発明にかかる表示装置に組み込まれる画素回路を示す回路図である。
【図３】本発明にかかる表示装置の動作説明に供するタイミングチャートである。
【図４】同じく動作説明に供する模式図である。
【図５】同じく動作説明に供する波形図である。
【図６】本発明にかかる表示装置の好適な実施例を示す模式図である。
【符号の説明】
【００３８】
１００・・・表示装置、１０１・・・画素、１０２・・・画素アレイ部、１０３・・・信号セレクタ、１０４・・・制御用スキャナ、１０５・・・電源スキャナ、ＷＳＬ・・・走査線、ＤＳＬ・・・給電線、ＤＴＬ・・・信号線、Ｔｒｓ・・・サンプリング用トランジスタ、Ｔｒｄ・・・駆動用トランジスタ、ＥＬ・・・発光素子、Ｃｓ・・・保持容量、Ｃｓｕｂ・・・補助容量
【図１】
2008158377.tif 000003
【図２】
2008158377.tif 000004
【図３】
2008158377.tif 000005
【図４】
2008158377.tif 000006
【図５】
2008158377.tif 000007
【図６】
2008158377.tif 000008