(57)【要約】【課題】論理回路間のデータ伝播を制御信号によって制御するセレクタのような伝播制御回路の制御信号線の故障検出も実現できるようにし、故障箇所候補の絞り込みの精度を高いものにする。【解決手段】複数の論理回路と論理回路間のデータ伝播を制御信号によって制御する伝播制御回路（セレクタ）ＳＬ１〜ＳＬ３とを含む組合せ回路Ｂ１と、組合せ回路における論理回路間の複数のテストポイントにそれぞれデータ入力端子Ｄが接続された複数のスキャンフリップフロップＦＦ１〜ＦＦ４のチェーンからなり、スキャンチェーンでのデータ伝播テストとテストポイントの検査を行うスキャンテスト回路Ｂ２と、組合せ回路における伝播制御回路の制御信号線にデータ入力端子Ｄが接続されたスキャンフリップフロップＦＦ１１〜ＦＦ１４を有し、データ伝播テストと制御信号線の検査を行う機能を有するスキャンテスト補助回路Ｂ３とを備える。【選択図】図１
2008232644.tif 000002
【特許請求の範囲】
【請求項１】
複数の論理回路と前記論理回路間のデータ伝播を制御信号によって制御する伝播制御回路とを含む組合せ回路と、
前記組合せ回路における論理回路間の複数のテストポイントにそれぞれデータ入力端子が接続された複数のスキャンフリップフロップのチェーンからなり、前記スキャンチェーンでのデータ伝播テストと前記テストポイントの検査を行う機能を有するスキャンテスト回路と、
前記組合せ回路における前記伝播制御回路の制御信号線にデータ入力端子が接続されたフリップフロップを有し、データ伝播テストと前記制御信号線の検査を行う機能を有するスキャンテスト補助回路とを備えた半導体集積回路のテストシステム。
【請求項２】
前記スキャンテスト補助回路は、前記組合せ回路における複数の前記伝播制御回路の制御信号線にそれぞれデータ入力端子が接続された複数のスキャンフリップフロップのチェーンからなり、前記スキャンチェーンでのデータ伝播テストと、前記各制御信号線からの状態取り込みおよびスキャンシフトとが可能に構成されている請求項１に記載の半導体集積回路のテストシステム。
【請求項３】
前記スキャンテスト補助回路は、前記組合せ回路において、前記伝播制御回路に対する制御信号供給元回路部からの前記制御信号線に対する制御信号の出力を禁止した上で、初段の前記スキャンフリップフロップのデータ入力端子にスキャンインしたデータをスキャンシフトしてスキャンチェーンの検査を行い、次いでデータ入力端子から前記伝播制御回路の前記制御信号線上のデータを取り込み、前記検査済みのスキャンチェーンを介してスキャンアウト端子へ伝播させる請求項１または請求項２に記載の半導体集積回路のテストシステム。
【請求項４】
複数の論理回路と前記論理回路間のデータ伝播を制御信号によって制御する伝播制御回路とを含む組合せ回路と、
前記組合せ回路における論理回路間の複数のテストポイントにそれぞれデータ入力端子が接続された複数のスキャンフリップフロップのチェーンからなり、前記スキャンチェーンでのデータ伝播テストと前記テストポイントの検査を行う機能を有するスキャンテスト回路とを備え、
前記組合せ回路における前記伝播制御回路の制御信号線のデータ伝播テストと前記制御信号線の検査を前記スキャンテスト回路で兼用するように構成されている半導体集積回路のテストシステム。
【請求項５】
前記スキャンテスト回路における前記スキャンフリップフロップのチェーン接続線に前記組合せ回路における前記伝播制御回路の制御信号線が合流接続され、その合流接続線と前記組合せ回路における前記テストポイントとがセレクタを介して次段のスキャンフリップフロップのデータ入力端子に接続されている請求項４に記載の半導体集積回路のテストシステム。
【請求項６】
前記スキャンテスト回路におけるスキャンイン端子に前記組合せ回路における前記伝播制御回路の制御信号線が接続されている請求項４に記載の半導体集積回路のテストシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体集積回路内の故障を検査するテストシステムにかかわり、詳しくは、複数の論理回路と前記論理回路間のデータ伝播を制御信号によって制御するセレクタのような伝播制御回路とを含む組合せ回路と、前記組合せ回路における論理回路間の複数のテストポイントにそれぞれデータ入力端子が接続された複数のスキャンフリップフロップのチェーンからなり、前記スキャンチェーンでのデータ伝播テストと前記テストポイントの検査を行う機能を有するスキャンテスト回路とを備えた半導体集積回路のテストシステムに関する。
【背景技術】
【０００２】
半導体集積回路は、近年の微細化、大規模化に伴って、その回路テストが困難化している。半導体集積回路内の故障検出のために、ＬＳＩ回路設計時に付加的な回路を付け加え、テストを容易化するための手法が数多く取り入れられている。その中のひとつにスキャンテスト法と呼ばれるテスト容易化手法がある。これは、順序回路に使用されるフリップフロップの入出力を直接制御できる形に置き換えるとともに、これらのフリップフロップを直列にチェーン接続して、組合せ回路内の任意のテストポイントの論理値を各フリップフロップに取り込み、スキャンシフトを行って順次外部に送り出す方法である。組合せ回路内の任意のテストポイントのデータ値は、外部からセット可能となっている（例えば非特許文献１参照）。
【０００３】
このスキャンテスト法においては、組合せ回路内のテストポイントを増やすことで、故障検出率を上げることは可能である。しかし、テストポイントを増やすことは回路規模やテストコストに大きな影響を与えるため、最少のテストポイントで最大の故障検出率を上げることが求められている。
【０００４】
図９は従来の技術における半導体集積回路のテストシステムの構成を示す回路図である。図９において、Ｂ１は組合せ回路、Ｂ２はスキャンテスト回路である。組合せ回路Ｂ１は、複数の論理回路と前記論理回路間のデータ伝播を制御信号によって制御する伝播制御回路とを含んでいる。すなわち、組合せ回路Ｂ１は、ＮＯＴ回路１と、ＮＡＮＤ回路２と、バッファ３と、ＯＲ回路４と、これら複数の論理回路間のデータ伝播を制御信号によって制御する伝播制御回路としてのセレクタＳＬ１，ＳＬ２，ＳＬ３などから構成されている。ＮＯＴ回路１の出力ノードＮ１はセレクタＳＬ２の１入力に接続されている。セレクタＳＬ１の出力ノードＮ２はＮＡＮＤ回路２の１入力に接続されている。セレクタＳＬ２の出力ノードＮ３とＮＡＮＤ回路２の出力ノードＮ４はセレクタＳＬ３の入力端子に接続されている。バッファ３の出力ノードＮ５とセレクタＳＬ３の出力ノードＮ６がＯＲ回路４の入力端子に接続されている。
【０００５】
スキャンテスト回路Ｂ２は、組合せ回路Ｂ１における論理回路間の複数のテストポイントにそれぞれデータ入力端子Ｄが接続された複数のスキャン用のフリップフロップＦＦ１〜ＦＦ４の直列のチェーンからなり、前記スキャンチェーンでのデータ伝播テストと前記テストポイントの検査を行う機能を有する。スキャンフリップフロップＦＦ１〜ＦＦ４は、組合せ回路Ｂ１における複数のテストポイントの論理値をそれぞれラッチする。スキャンフリップフロップＦＦ１〜ＦＦ４は、スキャンシフト制御信号ＮＴを“Ｈ”レベルに設定したときは、スキャンデータ入力端子ＤＴからデータを取り込んでデータ出力端子Ｑに伝播し、スキャンシフト制御信号ＮＴを“Ｌ”レベルに設定したときは、データ入力端子Ｄからデータを取り込んでデータ出力端子Ｑに伝播するように構成されている。また、スキャンフリップフロップＦＦ１のデータ出力端子ＱはスキャンフリップフロップＦＦ２のスキャンデータ入力端子ＤＴに接続され、スキャンフリップフロップＦＦ２のデータ出力端子ＱはスキャンフリップフロップＦＦ３のスキャンデータ入力端子ＤＴに接続され、スキャンフリップフロップＦＦ３のデータ出力端子ＱはスキャンフリップフロップＦＦ４のスキャンデータ入力端子ＤＴに接続されている。スキャンフリップフロップＦＦ１のスキャンデータ入力端子ＤＴには外部のスキャンイン端子ＳＣＡＮ_ＩＮが接続され、スキャンフリップフロップＦＦ４のデータ出力端子Ｑには外部のスキャンアウト端子ＳＣＡＮ_ＯＵＴが接続されている。
【０００６】
そして、組合せ回路Ｂ１におけるテストポイントとスキャンテスト回路Ｂ２におけるスキャンフリップフロップＦＦ１〜ＦＦ４とは次のように接続されている。すなわち、ＮＯＴ回路１の出力ノードＮ１はスキャンフリップフロップＦＦ１のデータ入力端子Ｄに接続され、セレクタＳＬ１の出力ノードＮ２はスキャンフリップフロップＦＦ２のデータ入力端子Ｄに接続され、セレクタＳＬ２の出力ノードＮ３はスキャンフリップフロップＦＦ３のデータ入力端子Ｄに接続され、ＯＲ回路４の出力ノードＮ７はスキャンフリップフロップＦＦ４のデータ入力端子Ｄに接続されている。ノードＮ１，Ｎ２，Ｎ３，Ｎ７がテストポイントとなっている。
【０００７】
上記構成の従来の技術の半導体集積回路のテストシステムの動作を図１０に示すタイミングチャートに従って説明する。
【０００８】
第１段階でスキャンテスト回路Ｂ２におけるスキャンチェーンでのデータ伝播テストを行い、第２段階で組合せ回路Ｂ１における複数のテストポイントの検査を行う。以下、具体的に説明する。
【０００９】
タイミングＴ１〜Ｔ１２の期間において、スキャンシフト制御信号ＮＴを“Ｈ”レベルに設定することにより、スキャンテスト回路Ｂ２におけるスキャンフリップフロップＦＦ１〜ＦＦ４のスキャンデータ入力端子ＤＴからスキャンデータを取り込むようにする。スキャンクロックＣＬＫに同期して、スキャンイン端子ＳＣＡＮ_ＩＮからのスキャンデータを初段のスキャンフリップフロップＦＦ１のスキャンデータ入力端子ＤＴ側から取り込み、さらにスキャンフリップフロップＦＦ１〜ＦＦ４間を伝播させ、スキャンチェーンのデータ伝播機能を検査する。すなわち、スキャンイン端子ＳＣＡＮ_ＩＮから時系列的に順次入力したデータＩＮ１，ＩＮ２，ＩＮ３，ＩＮ４がスキャンチェーンを伝播し、スキャンアウト端子ＳＣＡＮ_ＯＵＴからデータＩＮ１，ＩＮ２，ＩＮ３，ＩＮ４が時系列的に順次に出力されれば、スキャンチェーンのデータ伝播機能は正常であると判定される。
【００１０】
次いで、タイミングＴ１３において、スキャンシフト制御信号ＮＴを“Ｌ”レベルに設定することにより、スキャンフリップフロップＦＦ１〜ＦＦ４のデータ入力端子Ｄからデータを取り込むようにする。このとき、初段のスキャンフリップフロップＦＦ１は、スキャンクロックＣＬＫに同期して、組合せ回路Ｂ１におけるテストポイントＮ１のデータＤ０をデータ入力端子Ｄから取り込み、２段目のスキャンフリップフロップＦＦ２はテストポイントＮ２のデータＤ１をデータ入力端子Ｄから取り込み、３段目のスキャンフリップフロップＦＦ３はテストポイントＮ３のデータＤ２をデータ入力端子Ｄから取り込み、最終段のスキャンフリップフロップＦＦ４はテストポイントＮ７のデータＤ３をデータ入力端子Ｄから取り込む。
【００１１】
次いで、タイミングＴ１４〜Ｔ１６の期間において、スキャンシフト制御信号ＮＴを“Ｈ”レベルに設定することにより、スキャンフリップフロップＦＦ１〜ＦＦ４のスキャンデータ入力端子ＤＴからデータを取り込むようにする。データ入力端子Ｄ側からタイミングＴ１３でスキャンフリップフロップＦＦ１〜ＦＦ４に取り込んだデータ（Ｄ０〜Ｄ３）を、スキャンクロックＣＬＫに同期してスキャンフリップフロップＦＦ１〜ＦＦ４間で伝播させ、スキャンアウト端子ＳＣＡＮ_ＯＵＴから出力することにより、テストポイントＮ１，Ｎ２，Ｎ３，Ｎ７の検査が行われる。
【非特許文献１】「Principles of Testing ElectronicSystems Chapter 9.2 SCAN-PATH DESIGN」、２０００年、SamihaMourad、Yervant Zorian著、John Wiley & sons,Inc発行、２１７頁
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上記の従来の技術の半導体集積回路のテストシステムによれば、組合せ回路Ｂ１内のテストポイントのデータをスキャンテスト回路Ｂ２に取り込むことで、容易に故障検出が行える。しかし、論理回路間のデータ伝播を制御信号によって制御するセレクタＳＬ１〜ＳＬ３のような伝播制御回路については、その制御信号線の故障検出が行えないものとなっている。制御信号線に故障がある場合は、制御信号が異常または不安定になることから、スキャンテスト回路は期待値とは異なる信号を出力し、本来故障のない入力側に、あたかも故障があるかのように振舞うため、故障の存在は確認できるが、故障箇所を誤判断してしまう可能性がある。
【００１３】
本発明は、このような事情に鑑みて創作したものであり、論理回路間のデータ伝播を制御信号によって制御するセレクタのような伝播制御回路の制御信号線の故障検出も実現でき、故障箇所候補の絞り込みの精度が高い半導体集積回路のテストシステムを提供することを目的としている。
【課題を解決するための手段】
【００１４】
本発明による半導体集積回路のテストシステムは、
複数の論理回路と前記論理回路間のデータ伝播を制御信号によって制御する伝播制御回路とを含む組合せ回路と、
前記組合せ回路における論理回路間の複数のテストポイントにそれぞれデータ入力端子が接続された複数のスキャンフリップフロップのチェーンからなり、前記スキャンチェーンでのデータ伝播テストと前記テストポイントの検査を行う機能を有するスキャンテスト回路と、
前記組合せ回路における前記伝播制御回路の制御信号線にデータ入力端子が接続されたフリップフロップを有し、データ伝播テストと前記制御信号線の検査を行う機能を有するスキャンテスト補助回路とを備えたものである。
【００１５】
なお、前記スキャンテスト補助回路は、前記組合せ回路における複数の前記伝播制御回路の制御信号線にそれぞれデータ入力端子が接続された複数のスキャンフリップフロップのチェーンからなり、前記スキャンチェーンでのデータ伝播テストと、前記各制御信号線からの状態取り込みおよびスキャンシフトとが可能に構成されているという態様がある。
【００１６】
また、前記スキャンテスト補助回路は、前記組合せ回路において、前記伝播制御回路に対する制御信号供給元回路部からの前記制御信号線に対する制御信号の出力を禁止した上で、初段の前記スキャンフリップフロップのデータ入力端子にスキャンインしたデータをスキャンシフトしてスキャンチェーンの検査を行い、次いでデータ入力端子から前記伝播制御回路の前記制御信号線上のデータを取り込み、前記検査済みのスキャンチェーンを介してスキャンアウト端子へ伝播させるように構成されているという態様がある。
【００１７】
上記の構成において、スキャンテスト回路によって組合せ回路の複数のテストポイントの検査を行うことができるのは、従来の技術と同様である。加えて、スキャンテスト補助回路を追加し、セレクタのような伝播制御回路の制御信号線の状態を取り込んでスキャンアウト端子から外部へ送り出すように構成してあるので、セレクタのような伝播制御回路の制御信号線の故障の有無を検出することが可能となる。
【００１８】
また、本発明による半導体集積回路のテストシステムは、
複数の論理回路と前記論理回路間のデータ伝播を制御信号によって制御する伝播制御回路とを含む組合せ回路と、
前記組合せ回路における論理回路間の複数のテストポイントにそれぞれデータ入力端子が接続された複数のスキャンフリップフロップのチェーンからなり、前記スキャンチェーンでのデータ伝播テストと前記テストポイントの検査を行う機能を有するスキャンテスト回路とを備え、
前記組合せ回路における前記伝播制御回路の制御信号線のデータ伝播テストと前記制御信号線の検査を前記スキャンテスト回路で兼用するように構成されているものである。
【００１９】
なお、前記スキャンテスト回路における前記スキャンフリップフロップのチェーン接続線に前記組合せ回路における前記伝播制御回路の制御信号線が合流接続され、その合流接続線と前記組合せ回路における前記テストポイントとがセレクタを介して次段のスキャンフリップフロップのデータ入力端子に接続されているという態様がある。
【００２０】
また、前記スキャンテスト回路におけるスキャンイン端子に前記組合せ回路における前記伝播制御回路の制御信号線が接続されているという態様がある。
【００２１】
このように構成すれば、組合せ回路における前記伝播制御回路の制御信号線の検査をスキャンテスト回路を兼用して実現するので、回路構成を簡素化することが可能となる。
【００２２】
また、検査対象の伝播制御回路に対する制御信号の状態を直接、通常のスキャンテスト回路へスキャンデータとしてスキャンインさせるので、スキャンテスト回路のスキャンチェーンのデータ伝播機能を検査する際に、伝播制御回路に対する制御信号線の故障を並行的に検査することが可能となる。
【発明の効果】
【００２３】
本発明によれば、組合せ回路における論理回路間のデータ伝播を制御信号によって制御するセレクタのような伝播制御回路の制御信号線の故障検出も実現することができ、故障検出の誤判断を回避して、故障箇所候補の絞り込みの精度を上げることができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明にかかわる半導体集積回路のテストシステムの実施の形態を図面を用いて詳細に説明する。
【００２５】
（実施の形態１）
図１は本発明の実施の形態１における半導体集積回路のテストシステムの構成を示す回路図である。
【００２６】
本実施の形態においては、従来の技術の図９におけるのと同様の組合せ回路Ｂ１およびスキャンテスト回路Ｂ２に加えて、スキャンテスト補助回路Ｂ３を有している。このスキャンテスト補助回路Ｂ３は、複数のスキャンフリップフロップＦＦ１１〜ＦＦ１４の直列のチェーンで構成されている。これらのスキャンフリップフロップＦＦ１１〜ＦＦ１４はそれぞれ、クロック入力端子ＣＬＫ、データ入力端子Ｄ、スキャンデータ入力端子ＤＴ、データ出力端子Ｑ、反転データ出力端子／Ｑ、スキャンシフト制御端子ＮＴを有している。各スキャンフリップフロップＦＦ１１〜ＦＦ１４のクロック入力端子ＣＬＫにはスキャンクロックＴＣＬＫが入力され、スキャンシフト制御端子ＮＴにはスキャンシフト制御信号ＴＮＴが入力されるようになっている。スキャンフリップフロップＦＦ１１〜ＦＦ１４は、スキャンシフト制御信号ＴＮＴを“Ｈ”レベルに設定したときは、スキャンデータ入力端子ＤＴからデータを取り込み、スキャンシフト制御信号ＴＮＴを“Ｌ”レベルに設定したときは、データ入力端子Ｄからデータを取り込むように構成されている。
【００２７】
初段のスキャンフリップフロップＦＦ１１において、スキャンイン端子ＴＥＳＴ_ＩＮがスキャンデータ入力端子ＤＴとデータ入力端子Ｄに接続されている。初段のスキャンフリップフロップＦＦ１１と２段目のスキャンフリップフロップＦＦ１２との間、２段目のスキャンフリップフロップＦＦ１２と３段目のスキャンフリップフロップＦＦ１３との間および３段目のスキャンフリップフロップＦＦ１３と最終段のスキャンフリップフロップＦＦ１４との間において、データ出力端子Ｑがスキャンデータ入力端子ＤＴに接続され、反転データ出力端子／Ｑがデータ入力端子Ｄに接続されている。最終段のスキャンフリップフロップＦＦ１４において、データ出力端子Ｑがスキャンアウト端子ＴＥＳＴ_ＯＵＴに接続されている。
【００２８】
初段のスキャンフリップフロップＦＦ１１の反転データ出力端子／Ｑと２段目のスキャンフリップフロップＦＦ１２のデータ入力端子Ｄとのデータ伝播線に、検査対象であるセレクタＳＬ１のセレクタ制御信号のノードＮ１１が接続されている（太目の実線参照）。そして、セレクタＳＬ１に対するセレクタ制御信号の供給元回路部とセレクタ制御端子との間にトライステートバッファＴＢ１が介挿されている。
【００２９】
また、２段目のスキャンフリップフロップＦＦ１２の反転データ出力端子／Ｑと３段目のスキャンフリップフロップＦＦ１３のデータ入力端子Ｄとのデータ伝播線に、検査対象であるセレクタＳＬ２のセレクタ制御信号のノードＮ１２が接続されている（太目の実線参照）。そして、セレクタＳＬ２に対するセレクタ制御信号の供給元回路部とセレクタ制御端子との間にトライステートバッファＴＢ２が介挿されている。
【００３０】
また、３段目のスキャンフリップフロップＦＦ１３の反転データ出力端子／Ｑと最終段のスキャンフリップフロップＦＦ１４のデータ入力端子Ｄとのデータ伝播線に、検査対象であるセレクタＳＬ３のセレクタ制御信号のノードＮ１３が接続されている（太目の実線参照）。そして、セレクタＳＬ３に対するセレクタ制御信号の供給元回路部とセレクタ制御端子との間にトライステートバッファＴＢ３が介挿されている。
【００３１】
次に、上記のように構成された本実施の形態の半導体集積回路のテストシステムの動作を図２に示すタイミングチャートに従って説明する。
【００３２】
タイミングＴ１〜Ｔ９の期間において、トライステートバッファ制御信号ＴＳを“Ｈ”レベルに設定することにより、スキャンテスト回路Ｂ２において、トライステートバッファＴＢ１〜ＴＢ３をハイインピーダンス状態に制御し、セレクタ制御信号の供給元回路部からのセレクタ制御信号がセレクタＳＬ１〜ＳＬ３に伝播することを禁止する。
【００３３】
また、タイミングＴ１〜Ｔ４において、スキャンシフト制御信号ＴＮＴを“Ｈ”レベルに設定することにより、スキャンテスト補助回路Ｂ３におけるスキャンフリップフロップＦＦ１１〜ＦＦ１４のスキャンデータ入力端子ＤＴからスキャンデータを取り込むようにする。スキャンクロックＴＣＬＫに同期して、スキャンイン端子ＴＥＳＴ_ＩＮからのスキャンデータを初段のスキャンフリップフロップＦＦ１１のスキャンデータ入力端子ＤＴ側から取り込み、さらにスキャンフリップフロップＦＦ１１〜ＦＦ１４間を伝播させ、スキャンチェーンのデータ伝播機能を検査する。すなわち、スキャンイン端子ＴＥＳＴ_ＩＮから時系列的に順次入力したデータＤ０，Ｄ１，Ｄ２，Ｄ３がスキャンチェーンを伝播し、スキャンアウト端子ＴＥＳＴ_ＯＵＴからデータＤ０，Ｄ１，Ｄ２，Ｄ３が時系列的に順次に出力されれば、スキャンチェーンのデータ伝播機能は正常であると判定される。
【００３４】
次いで、タイミングＴ５において、スキャンシフト制御信号ＴＮＴを“Ｌ”レベルに設定することにより、スキャンフリップフロップＦＦ１１〜ＦＦ１４のデータ入力端子Ｄからデータを取り込むようにする。このとき、初段のスキャンフリップフロップＦＦ１１はスキャンイン端子ＴＥＳＴ_ＩＮのデータＤ３を取り込み、２段目のスキャンフリップフロップＦＦ１２はセレクタＳＬ１のセレクタ制御信号のノードＮ１１のデータ／Ｄ２を取り込み、３段目のスキャンフリップフロップＦＦ１３はセレクタＳＬ２のセレクタ制御信号線のノードＮ１２のデータ／Ｄ１を取り込み、最終段のスキャンフリップフロップＦＦ１４はセレクタＳＬ３のセレクタ制御信号線のノードＮ１３のデータ／Ｄ０を取り込む。その結果として、データ出力端子Ｑは、初段のスキャンフリップフロップＦＦ１１でデータＤ３となり、２段目のスキャンフリップフロップＦＦ１２でデータ／Ｄ２となり、３段目のスキャンフリップフロップＦＦ１３でデータ／Ｄ１となる。
【００３５】
次いで、タイミングＴ６〜Ｔ９において、スキャンシフト制御信号ＴＮＴを“Ｈ”レベルに戻すことにより、スキャンフリップフロップＦＦ１１〜ＦＦ１４がタイミングＴ５で取得したデータをデータ出力端子Ｑから伝送し、さらに出力端子ＴＥＳＴ_ＯＵＴへ伝播する。このとき、セレクタＳＬ１〜ＳＬ３のセレクタ制御信号線のノードＮ１１〜Ｎ１３の故障の有無を判定することができる。
【００３６】
例えば、図３は図１において、セレクタＳＬ２のセレクタ制御信号線上に故障が存在する場合の半導体集積回路のテストシステムの回路図である。図２のタイミングＴ５において、３段目のスキャンフリップフロップＦＦ１３がノードＮ１２のデータ／Ｄ１を取り込むが、ノードＮ１２につながるセレクタＳＬ２のセレクタ制御信号線に故障が存在していると、データ／Ｄ１は故障信号となる。この故障データ／Ｄ１がタイミングＴ６において、スキャンアウト端子ＴＥＳＴ_ＯＵＴへ伝播するので、故障検出が行われる。
【００３７】
なお、組合せ回路Ｂ１における複数のテストポイントＮ１，Ｎ２，Ｎ３，Ｎ７の検査については、スキャンテスト回路Ｂ２の動作をもって従来の技術と同様に行うことができる。
【００３８】
以上のように本実施の形態によれば、伝播制御回路であるセレクタの制御信号線の状態をスキャンテスト補助回路Ｂ３に取り込んで外部に送り出すように構成してあるので、セレクタの制御信号線の故障の有無を検出することが可能となる。
【００３９】
（実施の形態２）
図４は本発明の実施の形態２における半導体集積回路のテストシステムの構成を示す回路図である。
【００４０】
上記の実施の形態１においては、スキャンテスト回路Ｂ２とは別にスキャンテスト補助回路Ｂ３を設けたが、本実施の形態は、スキャンテスト補助回路Ｂ３をスキャンテスト回路Ｂ２で兼用するように構成したものである。スキャンテスト回路Ｂ２におけるスキャンフリップフロップＦＦ１〜ＦＦ４をスキャンテスト補助回路Ｂ３のスキャンフリップフロップＦＦ１１〜ＦＦ１４に兼用するために、スキャンテスト回路Ｂ２において、セレクタＳＥ１〜ＳＥ３を追加している。
【００４１】
初段のスキャンフリップフロップＦＦ１の反転データ出力端子／Ｑが２段目のスキャンフリップフロップＦＦ２のスキャンデータ入力端子ＤＴに接続され、２段目のスキャンフリップフロップＦＦ２の反転データ出力端子／Ｑが３段目のスキャンフリップフロップＦＦ３のスキャンデータ入力端子ＤＴに接続され、３段目のスキャンフリップフロップＦＦ３の反転データ出力端子／Ｑが最終段のスキャンフリップフロップＦＦ４のスキャンデータ入力端子ＤＴに接続されている。この点は実施の形態１と異なっている。
【００４２】
実施の形態１では、スキャンテスト回路Ｂ２における２段目のスキャンフリップフロップＦＦ２のデータ入力端子Ｄに対して、組合せ回路Ｂ１におけるセレクタＳＬ１の出力ノードＮ２を直接に接続する構成をとっている。これに対して、本実施の形態では、２段目のスキャンフリップフロップＦＦ２のデータ入力端子Ｄに対して追加のセレクタＳＥ１の出力端子が接続され、追加のセレクタＳＥ１の一方の入力端子にセレクタＳＬ１の出力ノードＮ２が接続され、他方の入力端子にトライステートバッファＴＢ１の出力端子および初段のスキャンフリップフロップＦＦ１のデータ出力端子Ｑが接続されている。
【００４３】
また、スキャンテスト回路Ｂ２における３段目のスキャンフリップフロップＦＦ３のデータ入力端子Ｄに対して追加のセレクタＳＥ２の出力端子が接続され、追加のセレクタＳＥ２の一方の入力端子にセレクタＳＬ２の出力ノードＮ３が接続され、他方の入力端子にトライステートバッファＴＢ２の出力端子および２段目のスキャンフリップフロップＦＦ２のデータ出力端子Ｑが接続されている。
【００４４】
さらに、最終段のスキャンフリップフロップＦＦ４のデータ入力端子Ｄに対して追加のセレクタＳＥ３の出力端子が接続され、追加のセレクタＳＥ３の一方の入力端子にＯＲ回路４の出力ノードＮ７が接続され、他方の入力端子にトライステートバッファＴＢ３の出力端子および３段目のスキャンフリップフロップＦＦ３のデータ出力端子Ｑが接続されている。
【００４５】
追加のセレクタＳＥ１〜ＳＥ３のセレクタ制御端子は、セレクタ制御信号ＳＣで制御されるように構成されている。トライステートバッファＴＢ１〜ＴＢ３は、トライステートバッファ制御信号ＴＳで制御される。
【００４６】
その他の構成については、実施の形態１と同様であるので、説明を省略する。
【００４７】
次に、上記のように構成された本実施の形態の半導体集積回路のテストシステムの動作を図５に示すタイミングチャートに従って説明する。
【００４８】
タイミングＴ１〜Ｔ１４において、トライステートバッファ制御信号ＴＳを“Ｈ”レベルに設定することにより、スキャンテスト回路Ｂ２において、トライステートバッファＴＢ１〜ＴＢ３をハイインピーダンス状態に制御し、セレクタ制御信号の供給元回路部からのセレクタ制御信号がセレクタＳＬ１〜ＳＬ３に伝播することを禁止する。
【００４９】
また、タイミングＴ１〜Ｔ１２において、セレクタ制御信号ＳＣを“Ｌ”レベルに設定することにより、追加のセレクタＳＥ１〜ＳＥ３において、その入力を前段のスキャンフリップフロップＦＦ１〜ＦＦ３のデータ出力端子Ｑにする。
【００５０】
また、タイミングＴ１〜Ｔ１０において、スキャンシフト制御信号ＮＴを“Ｈ”レベルに設定することにより、スキャンテスト回路Ｂ２におけるスキャンフリップフロップＦＦ１〜ＦＦ４のスキャンデータ入力端子ＤＴからスキャンデータを取り込むようにする。スキャンクロックＣＬＫに同期して、スキャンイン端子ＳＣＡＮ_ＩＮから取り込んだスキャンデータを、スキャンデータ入力端子ＤＴ側でスキャンフリップフロップＦＦ１〜ＦＦ４間を伝播させ、スキャンチェーンのデータ伝播機能を検査する。すなわち、スキャンイン端子ＳＣＡＮ_ＩＮから時系列的に順次入力したデータＩＮ１，ＩＮ２，ＩＮ３，ＩＮ４がスキャンチェーンを伝播し、スキャンアウト端子ＳＣＡＮ_ＯＵＴからデータＩＮ１，ＩＮ２，ＩＮ３，ＩＮ４が時系列的に順次に出力されれば、スキャンチェーンのデータ伝播機能は正常であると判定される。なお、前段のスキャンフリップフロップから次段のスキャンフリップフロップへは、反転データ出力端子／Ｑからのデータ伝播であるので、スキャンフリップフロップの段が１つ進むごとに伝播データは反転を繰り返すことになる。
【００５１】
次いで、タイミングＴ１１において、スキャンシフト制御信号ＮＴを“Ｌ”レベルに設定することにより、スキャンフリップフロップＦＦ１〜ＦＦ４のデータ入力端子Ｄからデータを取り込むようにする。このとき、２段目のスキャンフリップフロップＦＦ２のデータ入力端子Ｄは追加のセレクタＳＥ１を介してセレクタＳＬ１のセレクタ制御信号のノードＮ１１のデータＤ３を取り込み、３段目のスキャンフリップフロップＦＦ３のデータ入力端子Ｄは追加のセレクタＳＥ２を介してセレクタＳＬ２のセレクタ制御信号線のノードＮ１２のデータ／Ｄ２を取り込み、最終段のスキャンフリップフロップＦＦ４のデータ入力端子Ｄは追加のセレクタＳＥ３を介してセレクタＳＬ３のセレクタ制御信号線のノードＮ１３のデータＤ１を取り込む。
【００５２】
次いで、タイミングＴ１２〜Ｔ１４においてスキャンシフト制御信号ＮＴを“Ｈ”レベルに設定することにより、スキャンフリップフロップＦＦ１〜ＦＦ４のスキャンデータ入力端子ＤＴ〜データ出力端子Ｑ間をデータ伝播させ、スキャンアウト端子ＳＣＡＮ_ＯＵＴから出力する。このとき、検査対象であるセレクタＳＬ１〜ＳＬ３のセレクタ制御信号線のノードＮ１１〜Ｎ１３の故障の有無を判定することができる。
【００５３】
なお、組合せ回路Ｂ１における複数のテストポイントＮ１，Ｎ２，Ｎ３，Ｎ７の検査については、タイミングＴ１３においてセレクタ制御信号ＳＣを“Ｈ”レベルに設定することにより、従来の技術と同様に行うことができる。
【００５４】
なお、図４の追加のセレクタＳＥ１〜ＳＥ３とスキャンフリップフロップＦＦ２〜ＦＦ４において、セレクタとフリップフロップを１つのフリップフロップに収め、３データ信号入力と２制御信号入力を有するスキャンフリップフロップＦＦ２２〜ＦＦ２４を代用しても、同様の効果が得られる。
【００５５】
以上のように本実施の形態によれば、スキャンフリップフロップＦＦ１〜ＦＦ４間のデータ伝播機能を検査する際に、セレクタＳＬ１〜ＳＬ３に対する制御信号線の故障を検査することができ、かつ通常のスキャンテスト回路の実施の形態も実現できる。さらに、組合せ回路Ｂ１におけるセレクタＳＬ１〜ＳＬ３の制御信号線の検査をスキャンテスト回路Ｂ２を兼用して実現するので、回路構成を簡素化することが可能となる。
【００５６】
（実施の形態３）
図６は本発明の実施の形態３における半導体集積回路のテストシステムの構成を示す回路図である。本実施の形態は、実施の形態２と同様に、実施の形態１の場合のスキャンテスト補助回路Ｂ３をスキャンテスト回路Ｂ２で兼用するように構成したものである。実施の形態１においては、検査対象のセレクタ制御信号のノードＮ１１〜Ｎ１３が、スキャンテスト補助回路Ｂ３におけるスキャンチェーンの各スキャンフリップフロップＦＦ１２〜ＦＦ１４のデータ入力端子Ｄに個別的に接続され、また、実施の形態２においては、スキャンテスト補助回路Ｂ３を兼用するスキャンテスト回路Ｂ２におけるスキャンチェーンの各スキャンフリップフロップＦＦ２〜ＦＦ４のデータ入力端子Ｄに個別的に接続されている。これに対して、本実施の形態では、検査対象のセレクタ制御信号のノードＮ１１〜Ｎ１３をスキャンテスト回路Ｂ２の入り口であるスキャンイン端子ＳＣＡＮ_ＩＮに対してトライステートバッファＴＢ１〜ＴＢ３を介して接続している。
【００５７】
すなわち、検査対象であるセレクタＳＬ１のセレクタ制御信号線のノードＮ１１がトライステートバッファＴＢ１を介してスキャンイン端子ＳＣＡＮ_ＩＮに接続されている。また、セレクタＳＬ２のセレクタ制御信号線のノードＮ１２がトライステートバッファＴＢ２を介してスキャンイン端子ＳＣＡＮ_ＩＮに接続され、セレクタＳＬ３のセレクタ制御信号線のノードＮ１３がトライステートバッファＴＢ３を介してスキャンイン端子ＳＣＡＮ_ＩＮに接続されている。トライステートバッファＴＢ１〜ＴＢ３の出力端子は、スキャンテスト回路Ｂ２における初段のスキャンフリップフロップＦＦ１のスキャンデータ入力端子ＤＴに接続されている。トライステートバッファＴＢ１〜ＴＢ３はそれぞれトライステートバッファ制御信号ＴＳ１〜ＴＳ３で独立に制御されるようになっている。
【００５８】
次に、上記のように構成された本実施の形態の半導体集積回路のテストシステムの動作を図７に示すタイミングチャートに従って説明する。
【００５９】
タイミングＴ１〜Ｔ１５において、スキャンシフト制御信号ＮＴを“Ｈ”レベルに設定することにより、スキャンテスト回路Ｂ２におけるスキャンフリップフロップＦＦ１〜ＦＦ４のスキャンデータ入力端子ＤＴからデータを取り込むようにする。
【００６０】
また、タイミングＴ１〜Ｔ８において、トライステートバッファ制御信号ＴＳ１〜ＴＳ３をそれぞれ“Ｈ”レベルに設定することにより、トライステートバッファＴＢ１〜ＴＢ３をそれぞれハイインピーダンス状態に制御し、検査対象であるセレクタＳＬ１〜ＳＬ３において、セレクタ制御信号の供給元回路部からのセレクタ制御信号がスキャンイン端子ＳＣＡＮ_ＩＮに伝播することを禁止する。また、スキャンクロックＣＬＫに同期して、スキャンイン端子ＳＣＡＮ_ＩＮからスキャンデータＩＮ１〜ＩＮ４を伝送する。ただし、タイミングＴ８以降は、スキャンイン端子ＳＣＡＮ_ＩＮからのデータ入力は行わない。
【００６１】
次いで、タイミングＴ９において、トライステートバッファ制御信号ＴＳ１のみを“Ｌ”レベルに切り替えてトライステートバッファＴＢ１のみを導通させ、検査対象であるセレクタＳＬ１のセレクタ制御信号のノードＮ１１におけるデータＤ１をスキャンイン端子ＳＣＡＮ_ＩＮに伝送する。
【００６２】
次いで、タイミングＴ１０において、トライステートバッファ制御信号ＴＳ１は“Ｈ”レベルに戻し、トライステートバッファ制御信号ＴＳ２のみを“Ｌ”レベルに切り替えてトライステートバッファＴＢ２のみを導通させ、検査対象であるセレクタＳＬ２のセレクタ制御信号のノードＮ１２におけるデータＤ２をスキャンイン端子ＳＣＡＮ_ＩＮに伝送する。
【００６３】
次いで、タイミングＴ１１において、トライステートバッファ制御信号ＴＳ２は“Ｈ”レベルに戻し、トライステートバッファ制御信号ＴＳ３のみを“Ｌ”レベルに切り替えてトライステートバッファＴＢ３のみを導通させ、検査対象であるセレクタＳＬ３のセレクタ制御信号のノードＮ１３におけるデータＤ３をスキャンイン端子ＳＣＡＮ_ＩＮに伝送する。
【００６４】
上記のようにしてスキャンイン端子ＳＣＡＮ_ＩＮに伝送されたデータＤ１〜Ｄ３は、スキャンフリップフロップＦＦ１〜ＦＦ４間を経てスキャンアウト端子ＳＣＡＮ_ＯＵＴから出力され、セレクタＳＬ１〜ＳＬ３のセレクタ制御信号線のノードＮ１１〜Ｎ１３の故障の有無を判定することができる。
【００６５】
例えば、図８は図６において、セレクタＳＬ１のセレクタ制御信号線上に故障が存在する場合の半導体集積回路のテストシステムの回路図である。図７のタイミングＴ９において、初段のスキャンフリップフロップＦＦ１はセレクタ制御信号のノードＮ１１のデータＤ１を入力するが、ノードＮ１１につながるセレクタＳＬ１のセレクタ制御信号線に故障が存在していると、データＤ１は故障信号となる。この故障データＤ１がスキャンフリップフロップＦＦ１〜ＦＦ４間を経てタイミングＴ１２において、スキャンアウト端子ＳＣＡＮ_ＯＵＴへ伝播するので、故障検出が行われる。
【００６６】
なお、組合せ回路Ｂ１における複数のテストポイントＮ１，Ｎ２，Ｎ３，Ｎ７の検査については、従来の技術と同様に行うことができる。
【００６７】
以上のように本実施の形態によれば、検査対象のセレクタＳＬ１〜ＳＬ３に対するセレクタ制御信号の状態を直接、通常のスキャンテスト回路Ｂ２へスキャンデータとしてスキャンイン端子ＳＣＡＮ_ＩＮから入力させるので、スキャンフリップフロップＦＦ１〜ＦＦ４間のデータ伝播機能を検査する際に、セレクタＳＬ１〜ＳＬ３に対する制御信号線の故障を検査することができる。さらに、組合せ回路Ｂ１におけるセレクタＳＬ１〜ＳＬ３の制御信号線の検査をスキャンテスト回路Ｂ２を兼用して実現するので、回路構成を簡素化することが可能となる。
【産業上の利用可能性】
【００６８】
本発明の半導体集積回路のテストシステムは、既存のスキャンテスト回路を利用でき、故障箇所を高精度に絞り込む技術として有用である。
【図面の簡単な説明】
【００６９】
【図１】本発明の実施の形態１における半導体集積回路のテストシステムの構成を示す回路図
【図２】本発明の実施の形態１における半導体集積回路のテストシステムの動作を示すタイミングチャート
【図３】図１の検査対象に故障がある場合の回路図
【図４】本発明の実施の形態２における半導体集積回路のテストシステムの構成を示す回路図
【図５】本発明の実施の形態２における半導体集積回路のテストシステムの動作を示すタイミングチャート
【図６】本発明の実施の形態３における半導体集積回路のテストシステムの構成を示す回路図
【図７】本発明の実施の形態３における半導体集積回路のテストシステムの動作を示すタイミングチャート
【図８】図６の検査対象に故障がある場合の回路図
【図９】従来の技術における半導体集積回路のテストシステムの構成を示す回路図
【図１０】従来の技術における半導体集積回路のテストシステムの動作を示すタイミングチャート
【符号の説明】
【００７０】
Ｂ１  組合せ回路
Ｂ２  スキャンテスト回路
Ｂ３  スキャンテスト補助回路
ＣＬＫ，ＴＣＬＫ  スキャンクロック
ＦＦ１〜ＦＦ４，ＦＦ１１〜ＦＦ１４  スキャンフリップフロップ
Ｎ１〜Ｎ３  検査対象ノード
ＮＴ，ＴＮＴ  スキャンシフト制御信号
ＳＣ  セレクタ制御信号
ＳＬ１〜ＳＬ３  セレクタ（伝播制御回路）
ＳＣＡＮ_ＩＮ，ＴＥＳＴ_ＩＮ  スキャンイン端子
ＳＣＡＮ_ＯＵＴ，ＴＥＳＴ_ＯＵＴ  スキャンアウト端子
ＴＢ１〜ＴＢ３  トライステートバッファ
ＴＳ，ＴＳ１〜ＴＳ３  トライステートバッファ制御信号
ＳＥ１〜ＳＥ３  追加のセレクタ 
【図１】
2008232644.tif 000003
【図２】
2008232644.tif 000004
【図３】
2008232644.tif 000005
【図４】
2008232644.tif 000006
【図５】
2008232644.tif 000007
【図６】
2008232644.tif 000008
【図７】
2008232644.tif 000009
【図８】
2008232644.tif 000010
【図９】
2008232644.tif 000011
【図１０】
2008232644.tif 000012