(57)【要約】【課題】液晶パネルに表示される画像領域を外部から調整することができるようにした液晶表示装置の駆動装置を提供する。【解決手段】複合画像信号からテレビ画像信号と複合同期信号とを分離する画像信号処理部と、前記テレビ画像信号を表示する液晶パネルと、内部クロック信号と前記画像信号処理部からの前記複合同期信号を用いて前記液晶パネルに表示される前記テレビ画像信号の表示開始時点を決めるソーススタートパルスを生成するタイミング制御部と、前記内部クロック信号を遅延させて前記タイミング制御部に供給する遅延回路を具備する。【選択図】図５
2008276250.tif 000002
【特許請求の範囲】
【請求項１】
複合画像信号からテレビ画像信号と複合同期信号とを分離する画像信号処理部と、
前記テレビ画像信号を表示する液晶パネルと、
前記液晶パネルに表示される前記テレビ画像信号の表示開始時点を決めるソーススタートパルスを生成するタイミング制御部と、
前記タイミング制御部から供給される内部クロック信号を遅延させて前記タイミング制御部に再供給する遅延回路と
を具備し、
前記タイミング制御部は、前記遅延回路により遅延された内部クロック信号と前記画像信号処理部からの前記複合同期信号を用いてソーススタートパルスを生成し、前記ソーススタートパルスは、前記遅延回路により遅延された内部クロック信号から生成される
ことを特徴とする液晶表示装置の駆動装置。
【請求項２】
前記タイミング制御部からの前記ソーススタートパルスを含む制御信号に応答して前記テレビ画像信号を前記液晶パネルのデータラインに供給するデータドライバーと、
前記タイミング制御部からの制御信号に応答して前記液晶パネルのゲートラインを駆動させるためのゲートドライバーと
をさらに具備する
ことを特徴とする請求項１記載の液晶表示装置の駆動装置。
【請求項３】
前記遅延回路は、前記内部クロック信号として、前記複合同期信号と同一周期を有する分周クロック信号または前記複合同期信号と同一周期を有し、前記複合同期信号に対し反転した水平同期信号とのいずれかを遅延させる
ことを特徴とする請求項１記載の液晶表示装置の駆動装置。
【請求項４】
前記分周クロック信号の立ち上がりを前記複合同期信号の幅の中心部分に同期させるためのＰＬＬ制御信号を前記タイミング制御部に供給するＰＬＬ制御回路をさらに具備する
ことを特徴とする請求項３記載の液晶表示装置の駆動装置。
【請求項５】
前記遅延回路は、前記分周クロック信号を出力する前記タイミング制御部の出力端子に接続された可変抵抗と、前記可変抵抗とグランドとの間に接続されたキャパシターを具備し、前記可変抵抗と前記キャパシターとの間のノードは前記ソーススタートパルス生成部のクロック入力端子に接続される
ことを特徴とする請求項３記載の液晶表示装置の駆動装置。
【請求項６】
前記遅延回路は、前記水平同期信号を出力する前記タイミング制御部の出力端子に接続された可変抵抗と、前記可変抵抗とグランドとの間に接続されたキャパシターを具備して、前記可変抵抗と前記キャパシターとの間のノードは前記ソーススタートパルス生成部のクロック入力端子に接続される
ことを特徴とする請求項３記載の液晶表示装置の駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置の駆動装置に関し、特に液晶パネルに表示される画像領域を外部から調整することができるようにした液晶表示装置の駆動装置に関するものである。
【背景技術】
【０００２】
アクティブマトリックス（Active Matrix）駆動方式の液晶表示装置は、スイッチング素子として薄膜トランジスター（Thin Film Transistor）を用いて自然な動画像を表示している。このような液晶表示装置は、ブラウン管に比べて小型化が可能で、デスクトップ型コンピュータやノートブック型コンピュータは勿論のこと、コピー機などのオフィスオートメーション機器、携帯電話機やポケットベルなどの携帯機器まで手広く利用されている。
【０００３】
アクティブマトリックスタイプの液晶表示装置は、液晶セルがゲートラインとデータラインの交差部のそれぞれに配列された画素マトリックス（Picture Element Matrix）にテレビ信号のようなビデオ信号にあたる画像を表示するようになる。薄膜トランジスターは、ゲートラインとデータラインの交差部に設置されてゲートラインからのスキャン信号（ゲートパルス）に応答して液晶セルに送信されるデータ信号をスイッチングする。
【０００４】
このような、液晶表示装置は、テレビ信号方式によりＮＴＳＣ信号方式用とＰＡＬ信号方式用に分けられる。
【０００５】
一般的に、ＮＴＳＣ信号（５２５垂直ライン）が入力されれば、液晶表示装置の水平解像度はサンプリングされるデータの数により表現され、垂直解像度は２３４ラインデインタレース（de-interlace）方式により表現される。一方、ＰＡＬ信号（６２５垂直ライン）が入力されれば、液晶表示装置の水平解像度はサンプリングされるデータの数によって表現され、垂直解像度は６垂直ライン毎に１ラインをとり除いて５２１ラインとなりＮＴＳＣ信号のような処理方式により表現される。
【０００６】
図１及び図２を参照すれば、従来の液晶表示装置の駆動装置は、液晶セルがマトリックス状に配列された液晶パネル３０と、液晶パネル３０のゲートラインＧＬを駆動するためのゲートドライバー３４と、液晶パネル３０のデータラインＤＬを駆動するためのデータドライバー３２と、ＮＴＳＣ画像信号を受信してそのテレビ複合信号から分離したＲＧＢデータ信号Ｒ、Ｇ、Ｂをデータドライバー３２に供給すると共に複合同期信号Ｃｓｙｎｃをタイミング制御部２０に出力する画像信号処理部１０と、ＰＬＬ制御回路２２と、画像信号処理部１０からの複合同期信号Ｃｓｙｎｃを受信して水平同期信号Ｈｓｙｎｃ及び垂直同期信号Ｖｓｙｎｃに分離すると共に水平同期信号Ｈｓｙｎｃ及び垂直同期信号ＶｓｙｎｃとＰＬＬ制御回路２２からのＰＬＬ制御信号に応答してデータドライバー３２及びゲートドライバー３４に制御信号を供給して駆動タイミングを制御するタイミング制御部２０を具備する。
【０００７】
液晶パネル３０は、マトリックス状に配列された液晶セルと、ゲートラインＧＬとデータラインＤＬの交差部毎に形成されて液晶セルそれぞれに接続された薄膜トランジスタＴＦＴを具備する。
【０００８】
薄膜トランジスタＴＦＴは、ゲートラインＧＬからのスキャン信号、すなわちゲートハイ電圧ＶＧＨが供給される場合ターンオンされてデータラインＤＬからの画素信号を液晶セルに供給する。また、薄膜トランジスタＴＦＴは、ゲートラインＧＬからゲートロー電圧ＶＧＬが供給される場合ターンオフされて液晶セルに充電された画素信号が維持されるようにする。
【０００９】
液晶セルは、等価的に液晶容量キャパシターＬＣとして表現され、液晶を間に置いて対向する共通電極と薄膜トランジスタＴＦＴに接続された画素電極を含む。また、液晶セルは、充電された画素信号が次の画素信号が充電されるまで安定的に維持されるようにするためにストレージキャパシターＣｓｔをさらに具備する。このストレージキャパシターＣｓｔは、前段のゲートラインと画素電極との間に形成される。このような液晶セルは、薄膜トランジスタＴＦＴを通じて充電される画素信号により誘電異方性を有する液晶の配列状態が可変して光透過率を調節することでグレースケールレベルを表現するようになる。
【００１０】
ゲートドライバー３４は、タイミング制御部２０からのゲート制御信号ＧＳＰ、ＧＳＣ、ＧＯＥに応答してゲートラインＧＬに順次ゲートハイ電圧ＶＧＨを供給する。これにより、ゲートドライバー３４は、ゲートラインＧＬに接続された薄膜トランジスタＴＦＴをゲートラインＧＬ単位に駆動する。
【００１１】
具体的には、ゲートドライバー３４は、ゲートスタートパルスＧＳＰをゲートシフトパルスＧＳＣによってシフトさせてシフトパルスを発生する。また、ゲートドライバー３４は、シフトパルスに応答して水平期間Ｈ１、Ｈ２、・・・毎に該当するゲートラインＧＬにゲートハイ電圧ＶＧＨを供給するようになる。この場合、ゲートドライバー３４はゲート出力のイネーブル信号ＧＯＥに応答してイネーブル期間にのみゲートハイ電圧ＶＧＨを供給するようになる。また、ゲートドライバー３４は、ゲートラインＧＬにゲートハイ電圧ＶＧＨが供給されない他の期間ではゲートロー電圧ＶＧＬを供給するようになる。
【００１２】
データドライバー３２は、タイミング制御部２０からのデータ制御信号ＳＳＰ、ＳＳＣ、ＳＯＥに応答して水平期間Ｈ１、Ｈ２、・・・毎に１ライン分ずつの画素データ信号をデータラインＤＬに供給する。特に、データドライバー３２は、画像信号処理部１０からのＲＧＢデータを液晶パネル３０に供給する。
【００１３】
具体的には、データドライバー３２は、ソーススタートパルスＳＳＰをソースシフトクロックＳＳＣによってシフトさせてサンプリング信号を発生する。引き続いて、データドライバー３２は、サンプリング信号に応答してアナログＲＧＢデータを一定単位ずつ順次入力してラッチする。また、データドライバー３２は、ラッチされた１ライン分のアナログデータをデータラインＤＬに供給するようになる。
【００１４】
画像信号処理部１０は、外部から供給される画像信号ＮＴＳＣを液晶パネル３０の特性によって駆動に適当な電圧Ｒ、Ｇ、Ｂに変換してデータドライバー３２に供給すると共に、複合同期信号Ｃｓｙｎｃをタイミング制御部２０に供給する。この時、複合同期信号Ｃｓｙｎｃは画像信号ＮＴＳＣから分離して発生する。
【００１５】
ＰＬＬ制御回路２２は、所定の発振周波数であるＰＬＬ制御信号を発生してタイミング制御部２０に供給する。
【００１６】
タイミング制御部２０は、複合同期信号Ｃｓｙｎｃと同一周期を有する分周信号ＤＩＶ及び複数のクロックを出力する図示しないＰＬＬを有する分周器を内蔵し、ＰＬＬを用いて複合同期信号Ｃｓｙｎｃと分周信号ＤＩＶを互いに同期させるようになる。この時、分周信号ＤＩＶは複合同期信号Ｃｓｙｎｃの幅の中心部分に同期される。
【００１７】
タイミング制御部２０は、分周器の複数のクロックを用いて複合同期信号Ｃｓｙｎｃに対し反転した水平同期信号Ｈｓｙｎｃを発生するようになる。なお、タイミング制御部２０は、図３に示されるように、液晶パネル３０に表示される画像信号ＮＴＳＣの水平方向表示開始時点ＳＴを決めるソーススタートパルスＳＳＰを発生するためのソーススタートパルス生成部２４を具備する。
【００１８】
ソーススタートパルス生成部２４は、画像信号処理部１０から複合同期信号Ｃｓｙｎｃを受けると共に、タイミング制御部２０の内部で発生される分周信号ＤＩＶ及び水平同期信号Ｈｓｙｎｃを受けるようになる。これによって、ソーススタートパルス生成部２４は、複合同期信号Ｃｓｙｎｃ及び分周信号ＤＩＶを用いてソーススタートパルスＳＳＰを生成し、または複合同期信号Ｃｓｙｎｃ及び水平同期信号Ｈｓｙｎｃを用いてソーススタートパルスＳＳＰを生成するようになる。このような、ソーススタートパルス生成部２４で生成されたソーススタートパルスＳＳＰはデータドライバー３２に供給される。
【００１９】
このような従来の液晶表示装置の駆動装置は、ソーススタートパルスＳＳＰを用いて液晶パネル３０の１水平ラインに画像信号ＮＴＳＣの映像区間の中からソーススタートパルスＳＳＰの開始時点ＳＴからの映像を表示するようになる。例えば、図４に示されるように、液晶パネル３０の１水平ラインに１乃至１３を表示する画像信号Ａを前記ソーススタートパルスＳＳＰを用いて表示すれば、斜線部分の画像信号Ｂ、すなわち３乃至１２が表示されるようになる。
【発明の開示】
【発明が解決しようとする課題】
【００２０】
本発明の目的は液晶パネルに表示される画像領域を外部から調整することができるようにした液晶表示装置の駆動装置を提供することにある。
【課題を解決するための手段】
【００２１】
前記目的を達成するために、本発明に係る液晶表示装置の駆動装置は、複合画像信号からテレビ画像信号と複合同期信号とを分離する画像信号処理部と、前記テレビ画像信号を表示する液晶パネルと、前記液晶パネルに表示される前記テレビ画像信号の表示開始時点を決めるソーススタートパルスを生成するタイミング制御部と、前記タイミング制御部から供給される内部クロック信号を遅延させて前記タイミング制御部に再供給する遅延回路とを具備し、前記タイミング制御部は、前記遅延回路により遅延された内部クロック信号と前記画像信号処理部からの前記複合同期信号を用いてソーススタートパルスを生成し、前記ソーススタートパルスは、前記遅延回路により遅延された内部クロック信号から生成されることを特徴とする。
【発明の効果】
【００２２】
上述したように、本発明に係る液晶表示装置の駆動装置は、ソーススタートパルスを可変させるために可変抵抗及びキャパシターを有する遅延回路を具備する。これによって、本発明は、可変抵抗の抵抗値を可変して液晶パネルの１水平ラインに表示される画像信号の表示開始時点を決めるソーススタートパルスを可変させることで、使用者が願う映像を表示することができるようになる。したがって、本発明は、液晶パネルに表示される画像の領域を使用者により外部から調整することができるようになる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態を添付した図５乃至図１０を参照して詳細に説明する事にする。
【００２４】
図５及び図６を参照すれば、本発明の実施の形態に係る液晶表示装置の駆動装置は、液晶セルがマトリックス状に配列された液晶パネル１３０と、液晶パネル１３０のゲートラインＧＬを駆動するためのゲートドライバー１３４と、液晶パネル１３０のデータラインＤＬを駆動するためのデータドライバー１３２と、複合画像信号としてＮＴＳＣ画像信号を受けてＲＧＢデータ信号Ｒ、Ｇ、Ｂに分離してデータドライバー１３２に供給すると共に複合同期信号Ｃｓｙｎｃを画像信号処理部１１０に出力する画像信号処理部１１０と、ＰＬＬ制御回路１２２と、画像信号処理部１１０からの複合同期信号Ｃｓｙｎｃを受けて水平同期信号Ｈｓｙｎｃ及び垂直同期信号Ｖｓｙｎｃを分離して出力すると共に水平同期信号Ｈｓｙｎｃ及び垂直同期信号ＶｓｙｎｃとＰＬＬ制御回路１２２からのＰＬＬ制御信号に応答してデータドライバー１３２及びゲートドライバー１３４に制御信号を供給して駆動タイミングを制御するタイミング制御部１２０と、前記タイミング制御部１２０から供給されるクロック信号を遅延させてタイミング制御部１２０に再供給する遅延回路１４０とを具備する。
【００２５】
液晶パネル１３０は、マトリックス状に配列された液晶セルと、ゲートラインＧＬとデータラインＤＬの交差部毎に形成されて液晶セルそれぞれに接続された薄膜トランジスタＴＦＴとを具備する。
【００２６】
薄膜トランジスタＴＦＴは、ゲートラインＧＬからのスキャン信号、すなわちゲートハイ電圧ＶＧＨが供給される場合、ターンオンされて、データラインＤＬからの画素信号を液晶セルに供給する。また、薄膜トランジスタＴＦＴは、ゲートラインＧＬからゲートロー電圧ＶＧＬが供給される場合、ターンオフされて、液晶セルに充電された画素信号が維持されるようにする。
【００２７】
液晶セルは、等価的に液晶容量キャパシターＬＣに表現されて、液晶を間に置いて対向する共通電極と薄膜トランジスタＴＦＴに接続された画素電極を含む。また、液晶セルは、充電された画素信号が次の画素信号が充電されるまで安定的に維持されるようにするために、ストレージキャパシターＣｓｔをさらに具備する。このストレージキャパシターＣｓｔは前段のゲートラインと画素電極の間に形成される。このような液晶セルは、薄膜トランジスタＴＦＴを通じて充電される画素信号によって誘電異方性を有する液晶の配列状態が可変して光透過率を調節することで、グレースケールレベルを表現するようになる。
【００２８】
ゲートドライバー１３４は、タイミング制御部１２０からのゲート制御信号ＧＳＰ、ＧＳＣ、ＧＯＥに応答してゲートラインＧＬに順次ゲートハイ電圧ＶＧＨを供給する。これによって、ゲートドライバー１３４はゲートラインＧＬに接続された薄膜トランジスタＴＦＴがゲートラインＧＬ単位に駆動されるようにする。
【００２９】
具体的には、ゲートドライバー１３４はゲートスタートパルスＧＳＰをゲートシフトパルスＧＳＣによりシフトさせてシフトパルスを発生する。また、ゲートドライバー１３４はシフトパルスに応答して水平期間Ｈ１、Ｈ２、・・・毎に該当のゲートラインＧＬにゲートハイ電圧ＶＧＨを供給するようになる。この場合、ゲートドライバー１３４はゲート出力イネーブル信号ＧＯＥに応答してイネーブル期間でばかりゲートハイ電圧ＶＧＨを供給するようになる。また、ゲートドライバー１３４はゲートラインＧＬにゲートハイ電圧ＶＧＨが供給されない他の期間ではゲートロー電圧ＶＧＬを供給するようになる。
【００３０】
データドライバー１３２はタイミング制御部１２０からのデータ制御信号ＳＳＰ、ＳＳＣ、ＳＯＥに応答して水平期間Ｈ１、Ｈ２、・・・毎に１ライン分ずつの画素データ信号をデータラインＤＬに供給する。特に、データドライバー１３２は画像信号処理部１１０からのＲＧＢデータを液晶パネル１３０に供給する。
【００３１】
具体的には、データドライバー１３２は、ソーススタートパルスＳＳＰをソースシフトクロックＳＳＣに沿ってシフトさせてサンプリング信号を発生する。引き続いて、データドライバー１３２はサンプリング信号に応答してアナログＲＧＢデータを一定単位ずつ順次入力してラッチする。また、データドライバー１３２はラッチされた１ライン分のアナログデータをデータラインＤＬに供給するようになる。
【００３２】
画像信号処理部１１０は、外部から供給される画像信号ＮＴＳＣを液晶パネル１３０の特性により駆動に適当な電圧Ｒ、Ｇ、Ｂに変換してデータドライバー１３２に供給すると共に、複合同期信号Ｃｓｙｎｃをタイミング制御部１２０に供給する。この時、複合同期信号Ｃｓｙｎｃは画像信号ＮＴＳＣから分離して発生する。
【００３３】
ＰＬＬ制御回路１２２は、所定の発振周波数であるＰＬＬ制御信号を発生してタイミング制御部１２０に供給する。
【００３４】
タイミング制御部１２０は、複合同期信号Ｃｓｙｎｃと同一周期を有する分周信号ＤＩＶ及び複数のクロックを出力する図示しないＰＬＬを有する分周器を内蔵して、ＰＬＬを用いて複合同期信号Ｃｓｙｎｃと分周信号ＤＩＶを互いに同期させるようになる。この時、分周信号ＤＩＶは複合同期信号Ｃｓｙｎｃの幅の中心部分に同期される。タイミング制御部１２０は、分周器の多くのクロックを用いて複合同期信号Ｃｓｙｎｃに対し反転した水平同期信号Ｈｓｙｎｃを発生するようになる。なお、タイミング制御部２０は、図７に示されるように、液晶パネル１３０に表示される画像信号ＮＴＳＣの水平方向表示開始時点Ｆ１、Ｆ２、Ｆ３を決めるソーススタートパルスＳＳＰを発生するためのソーススタートパルス生成部１２４を具備する。
【００３５】
ソーススタートパルス生成部１２４は、画像信号処理部１１０から複合同期信号Ｃｓｙｎｃを受けると共に、遅延回路１４０からのクロック信号を受ける。この時、遅延回路１４０は、タイミング制御部１２０の内部で発生する水平同期信号ＨｓｙｎｃをＲＣ時定数により遅延させてソーススタートパルス生成部１２４に供給する。
【００３６】
このために、遅延回路１４０は、タイミング制御部１２０の水平同期信号Ｈｓｙｎｃの出力ラインに接続された可変抵抗ＲＢと、可変抵抗ＲＢとグランドＧＮＤとの間に接続されたキャパシターＣを具備する。この時、可変抵抗ＲＢとキャペシターＣとの間のノードはソーススタートパルス生成部１２４のクロック入力端子に接続される。
【００３７】
このような遅延回路１４０は、可変抵抗ＲＢの抵抗値を可変して水平同期信号Ｈｓｙｎｃを遅延させて、遅延したクロック信号をソーススタートパルス生成部１２４に供給する。これによって、ソーススタートパルス生成部１２４は、複合同期信号Ｃｓｙｎｃ及び遅延回路１４０から供給されるクロック信号を用いてソーススタートパルスＳＳＰを生成するようになる。したがって、タイミング制御部１２０からデータドライバー１３２に供給されるソーススタートパルスＳＳＰは遅延回路１４０のＲＣ時定数によって可変される。
【００３８】
一方、遅延回路１４０は、図８に示されるように、タイミング制御部１２０の分周信号ＤＩＶの出力ラインに接続された可変抵抗ＲＢと、可変抵抗ＲＢとグランドＧＮＤとの間に接続されたキャパシターＣを備えて構成することもできる。この時、可変抵抗ＲＢとキャパシターＣとの間のノードはソーススタートパルス生成部１２４のクロック入力端子に接続される。このような、遅延回路１４０は、可変抵抗ＲＢの抵抗値を可変して分周信号ＤＩＶを遅延させて、遅延されたクロック信号をソーススタートパルス生成部１２４に供給する。これによって、ソーススタートパルス生成部１２４は、複合同期信号Ｃｓｙｎｃ及び遅延回路１４０から供給されるクロック信号を用いてソーススタートパルスＳＳＰを生成するようになる。したがって、タイミング制御部１２０からデータドライバー１３２に供給されるソーススタートパルスＳＳＰは遅延回路１４０のＲＣ時定数により可変される。
【００３９】
このような、本発明の実施の形態に係る液晶表示装置の駆動装置は、ソーススタートパルスＳＳＰを用いて液晶パネル１３０の１水平ラインに画像信号ＮＴＳＣの画像領域の中の、ソーススタートパルスＳＳＰの開始時点Ｆ１、Ｆ２、Ｆ３からの画像を表示するようになる。例えば、図９に示されるように、開始時点Ｆ３を有するソーススタートパルスＳＳＰを用いて液晶パネル１３０の１水平ラインに１乃至１３を表示する画像信号Ａを液晶パネル１３０上に表示すれば、斜線部分の画像信号Ｂ、すなわち４乃至１３が表示されるようになる。言い換えて、使用者が遅延回路１４０の可変抵抗ＲＢの抵抗値を可変してソーススタートパルスＳＳＰの開始時点Ｆ１、Ｆ２、Ｆ３を可変させることで、画像信号ＮＴＳＣの表示開始時点Ｆ１、Ｆ２、Ｆ３を変更することができるようになる。
【００４０】
具体的には、テレビ画像信号ＮＴＳＣが図９に図示されたＡ画像である時、使用者は可変抵抗ＲＢを可変させて斜線部分の数字４乃至１３を表示する画像Ｂを液晶パネル１３０に表示することができ、図１０に示されるように、数字１乃至１０を表示する画像Ｂを液晶パネル１３０に表示することができる。これによって、本発明の実施の形態に係る液晶表示装置の駆動装置は、液晶パネル１３０の１水平方向に図４に図示された従来の画像Ｂとしては見られなかった他の画像１、２、１３を見られるようになる。ここで、図１０に図示された数字１及び２の画像はテレビ画像信号ＮＴＳＣに０画像が含まれた場合、これを１遅延させることで、液晶パネル１３０上に表示することができるようになる。
【００４１】
このように、本発明の実施の形態に係る液晶表示装置の駆動装置は、液晶パネル１３０の１水平ラインに表示される画像信号の表示開始時点Ｆ１、Ｆ２、Ｆ３を決めるソーススタートパルスＳＳＰをＲＣ時定数で可変させることで、使用者が願う画像を表示することができるようになる。
【００４２】
以上説明した内容を通じて当業者であれば本発明の技術思想を逸脱しない範囲内で多様な変更及び修正ができる。したがって、本発明の技術的範囲は明細書の詳細な説明に記載した内容に限定されるのではなく特許請求の範囲により決められなければならない。
【図面の簡単な説明】
【００４３】
【図１】一般的な液晶表示装置の駆動装置を概略的に示すブロック図である。
【図２】図１に図示された液晶パネルの駆動に使われるクロック信号を示す波形図である。
【図３】図２に図示されたソーススタートパルスを生成するためのタイミング制御部を示すブロック図である。
【図４】図２に図示された画像信号とソーススタートパルスにより液晶パネルに表示される映像を示す図面である。
【図５】本発明の実施の形態に係る液晶表示装置の駆動装置を概略的に示すブロック図である。
【図６】図５に図示された液晶パネルの駆動に使われるクロック信号を示す波形図である。
【図７】図６に図示されたソーススタートパルスを生成するためのタイミング制御部を示すブロック図である。
【図８】図６に図示されたソーススタートパルスを生成するためのタイミング制御部を示すブロック図である。
【図９】図６に図示された画像信号とソーススタートパルスにより液晶パネルに表示される映像を示す図面である。
【図１０】図６に図示された画像信号とソーススタートパルスにより液晶パネルに表示される他の映像を示す図面である。
【符号の説明】
【００４４】
１０、１１０  画像信号処理部、２０、１２０  タイミング制御部、２２、１２２  位相固定ルーフ制御回路、３０、１３０  液晶パネル、２４、１２４  ソーススタートパルス生成部、３２、１３２  データドライバー、３４、１３４  ゲートドライバー、１４０  遅延回路。
【図１】
2008276250.tif 000003
【図２】
2008276250.tif 000004
【図３】
2008276250.tif 000005
【図４】
2008276250.tif 000006
【図５】
2008276250.tif 000007
【図６】
2008276250.tif 000008
【図７】
2008276250.tif 000009
【図８】
2008276250.tif 000010
【図９】
2008276250.tif 000011
【図１０】
2008276250.tif 000012