(57)【要約】【課題】ａ−Ｓｉゲートドライバ回路内臓の画像表示装置に於いて、ゲート線のスキャン切り替え機能等、複数種類のシフト方法を実現可能にする。【解決手段】第１ゲートドライバ回路２は、各ゲートパルス出力段が外部信号ＤＩＲによりハイインピーダンス状態となることが可能で且つ単一方向に各ゲート線を走査する。第２ゲートドライバ回路３は、各ゲートパルス出力段が外部信号ＤＩＲによりハイインピーダンス状態となることが可能で且つ各ゲート線の走査が単一方向のゲートドライバ回路であって、第１ゲートドライバ回路２とはその走査方向が異なる。外部信号ＤＩＲによる制御により、第１及び第２ゲートドライバ回路２、３の内で、一方のゲートドライバ回路の動作時には、他方のゲートドライバ回路の各ゲートパルス出力段はハイインピーダンス状態にある。【選択図】図１
2008020675.tif 000002
【特許請求の範囲】
【請求項１】
何れも同一基板上に形成された、
マトリックス上に配置された複数の画素と、
前記マトリックスを規定する複数のゲート線及び複数のソース線と、
当該ゲートドライバ回路の各ゲートパルス出力段が外部信号によりハイインピーダンス状態となることが可能で且つ単一方向に前記複数のゲート線を走査する第１ゲートドライバ回路と、
当該ゲートドライバ回路の各ゲートパルス出力段が前記外部信号によりハイインピーダンス状態となることが可能で且つ前記複数のゲート線の走査が単一方向のゲートドライバ回路であって、前記第１ゲートドライバ回路とはその走査方向が異なる第２ゲートドライバ回路とを具備しており、
前記第１ゲートドライバ回路の各ゲートパルス出力段と前記第２ゲートドライバ回路の対応する各ゲートパルス出力段とは対応する各ゲート線を介して互いに接続されており、
前記外部信号による制御により、前記第１及び第２ゲートドライバ回路の内で、一方のゲートドライバ回路の動作時には、他方のゲートドライバ回路の各ゲートパルス出力段は前記ハイインピーダンス状態にあって、動作している一方のゲートドライバ回路による走査に影響しないことを特徴とする、
画像表示装置。
【請求項２】
請求項１記載の画像表示装置であって、
前記第１及び第２ゲートドライバ回路は共にアモルファスシリコンＴＦＴで構成されていることを特徴とする、
画像表示装置。
【請求項３】
請求項１又は２に記載の画像表示装置であって、
前記第１及び第２ゲートドライバ回路の一方は、固定電圧ではない制御信号の印加により、前記一方のゲートドライバ回路として動作状態となり、
前記第１及び第２ゲートドライバ回路への前記非固定電圧の制御信号の印加を前記外部信号に応じて切替える制御信号切り替え回路を更に備えることを特徴とする、
画像表示装置。
【請求項４】
請求項１乃至３の何れか一つに記載の画像表示装置であって、
前記第１及び第２ゲートドライバ回路用の電源回路の電源電圧を、前記第１及び第２ゲートドライバ回路の内で前記一方のゲートドライバ回路に対して印加する様に、前記電源電圧を前記外部信号に応じて切替える電源切り替え回路を更に備えることを特徴とする、
画像表示装置。
【請求項５】
請求項１乃至４の何れか一つに記載の画像表示装置であって、
前記第１及び第２ゲートドライバ回路の何れか一方に於いて、前記複数のゲート線の内で最後に線順次走査すべきゲート線と繋がったゲートパルス出力段を有するシフトレジスタのリセット信号をその出力端から出力し、且つ、当該シフトレジスタの出力信号をその入力信号として入力する、当該シフトレジスタの次段のシフトレジスタの前記出力端の出力信号に該当する前記リセット信号を前記画像表示装置のモニタ用のエンドパルス出力とすることを特徴とする、
画像表示装置。
【請求項６】
請求項１乃至４の何れか一つに記載の画像表示装置であって、
前記第１及び第２ゲートドライバ回路の何れか一方は、
前記複数のゲート線の内で最後に線順次走査すべきゲート線と繋がったゲートパルス出力段を有するシフトレジスタのリセット信号をその出力端から出力し、且つ、当該シフトレジスタの出力信号をその入力信号として入力する、当該シフトレジスタの次段のシフトレジスタと、
前記次段のシフトレジスタの出力信号をその入力信号として入力し、且つ、その出力信号を前記次段のシフトレジスタのリセット信号として出力する次次段のシフトレジスタとを備えており、
前記次次段のシフトレジスタの前記出力信号を前記画像表示装置のモニタ用のエンドパルス出力とすると共に、
前記次段のシフトレジスタの出力端を、前記最後に線順次走査すべきゲート線の外側に配設されたダミーゲート線にも接続して出力負荷を同じにしたことを特徴とする、
画像表示装置。
【請求項７】
請求項１乃至４の何れか一つに記載の画像表示装置であって、
前記第１及び第２ゲートドライバ回路の何れか一方は、
前記複数のゲート線の内で最後に線順次走査すべきゲート線と繋がったゲートパルス出力段を有するシフトレジスタのリセット信号をその出力端から出力し、且つ、当該シフトレジスタの出力信号をその入力信号として入力する、当該シフトレジスタの次段のシフトレジスタと、
前記次段のシフトレジスタの出力信号をその入力信号として入力し、且つ、その出力信号を前記次段のシフトレジスタのリセット信号として出力する次次段のシフトレジスタとを備えており、
前記次次段のシフトレジスタの前記出力信号を前記画像表示装置のモニタ用のエンドパルス出力とすると共に、
前記最後に線順次走査すべきゲート線の外側に配設されたダミーゲート線を、グランドレベル以下の電位に固定したことを特徴とする、
画像表示装置。
【請求項８】
請求項１乃至７の何れか一つに記載の画像表示装置であって、
ゲート線を介して接続される前記第１ゲートドライバ回路のシフトレジスタ段数と前記第２ゲートドライバ回路のシフトレジスタ段数とは相違することを特徴とする、
画像表示装置。
【請求項９】
何れも同一基板上に形成された、
マトリックス上に配置された複数の画素と、
前記マトリックスを規定する複数のゲート線及び複数のソース線と、
当該ゲートドライバ回路の各ゲートパルス出力段が外部信号によりハイインピーダンス状態となることが可能で且つ単一方向に前記複数のゲート線を走査する第１ゲートドライバ回路と、
当該ゲートドライバ回路の各ゲートパルス出力段が前記外部信号によりハイインピーダンス状態となることが可能で且つ前記複数のゲート線の走査が単一方向のゲートドライバ回路であって、前記第１ゲートドライバ回路とはその走査方向が同じである第２ゲートドライバ回路とを具備しており、
ゲート線を介して接続される前記第１ゲートドライバ回路のシフトレジスタ段数と前記第２ゲートドライバ回路のシフトレジスタ段数とは相違することを特徴とする、
画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、アモルファスシリコンＴＦＴ（ａ−ＳｉＴＦＴ）より構成されたゲートドライバ回路（以下、ａ−Ｓｉゲートドライバ回路とも言う。）を内蔵する画像表示装置の駆動技術に関する。
【背景技術】
【０００２】
液晶パネルや有機ＥＬディスプレイパネル等のゲートラインを駆動するための、ａ−ＳｉＴＦＴより構成されたシフトレジスタより成るゲートドライバＩＣの構成例は、特許文献１の図２に、ブロック図として、提示されている。この回路構成では、（ｎ−１）ステージのシフトレジスタの出力をｎステージのシフトレジスタの入力としており、且つ、（ｎ＋１）ステージのシフトレジスタの出力を、ｎステージのシフトレジスタの出力をリセットするために使用している。
【０００３】
【特許文献１】特開２００４−２４６３５８号公報
【特許文献２】特開平１１−２６５１６２号公報
【特許文献３】特開平１１−１３３９３０号公報
【特許文献４】特開２０００−７５８３０号公報
【特許文献５】特開２００４−１５７５０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
一般に走査方向切り替え機能（双方向スキャン）を画像表示パネルに実現する場合には、ゲートドライバ回路内の各ステージのシフトレジスタのシフト方向を切り替える回路機能を実現するか、又は、各シフトレジスタ出力段あるいはゲートパルス出力段（ゲートパルス出力段とは、シフトレジスタ出力信号を基にゲート線を駆動できるように低インピーダンス出力化したもの。）とゲート線との接続を物理的に切り替える必要がある。
【０００５】
各ステージ間の接続配線を切り替える、又は、各シフトレジスタ出力段あるいはゲートパルス出力段とゲート線との接続を物理的に切り替えるには、ａ−ＳｉＴＦＴで構成される切り替えスイッチ回路を各々のステージに設置する必要性がある。
【０００６】
ここで、図１７は、特許文献１の図２の回路構成に、スキャン切り替え機能（双方向スキャン）を可能とするための切り替えスイッチ回路を追加した回路構成を示す図である（未公知技術：non-prior art）。
【０００７】
図１７に示す各切り替えスイッチ回路には正バイアス又は負バイアスがＤＣ的に印加されるため、ある程度の時間以上だけ本回路を駆動していると、各切り替えスイッチ回路に使用するａ−ＳｉＴＦＴ素子の閾値電圧(Ｖｔｈ)のシフトにより、シフトレジスタ回路の動作マージンが減少する、あるいは、シフトレジスタ回路が動作しなくなる等の問題点が生じる。
【０００８】
このＤＣバイアス印加によるＴＦＴ素子の閾値電圧(Ｖｔｈ)のシフトは、ａ−ＳｉＴＦＴにおいて特に顕著である。この様なａ−ＳｉＴＦＴの進行性の劣化は、特許文献１の段落番号００１８〜００２１に於いても記載されている。
【０００９】
以上により、特許文献１の図２に示された回路構成で、ゲートラインのスキャン切り替え機能を実現することは難しく、仮に実現する場合においても、ａ−ＳｉＴＦＴ素子の閾値電圧(Ｖｔｈ)のシフトを補償する回路の追加が必ず必要であり、その分、ゲートドライバ回路の規模が大きくなると言う問題点があった。
【００１０】
この様にゲートドライバ回路の回路規模が大きくなると、ゲートドライバ回路は画像表示パネルの周辺に配置されるため、画像表示パネルの額縁サイズが大きくなってしまうと言う問題点が生じる。
【００１１】
この発明は斯かる技術上の問題認識を踏まえて成されたものであり、その目的は、ａ−Ｓｉゲートドライバ回路内臓の画像表示装置に於いて、単一方向の走査しかできないゲートドライバ回路を用いて、ゲートラインのスキャン切り替え機能等、複数種類のシフト方法を実現可能にする点にある。
【課題を解決するための手段】
【００１２】
本発明の主題に係る画像表示装置は、何れも同一基板上に形成された、マトリックス上に配置された複数の画素と、前記マトリックスを規定する複数のゲート線及び複数のソース線と、当該ゲートドライバ回路の各ゲートパルス出力段が外部信号によりハイインピーダンス状態となることが可能で且つ単一方向に前記複数のゲート線を走査する第１ゲートドライバ回路と、当該ゲートドライバ回路の各ゲートパルス出力段が前記外部信号によりハイインピーダンス状態となることが可能で且つ前記複数のゲート線の走査が単一方向のゲートドライバ回路であって、前記第１ゲートドライバ回路とはその走査方向が異なる第２ゲートドライバ回路とを具備しており、前記第１ゲートドライバ回路の各ゲートパルス出力段と前記第２ゲートドライバ回路の対応する各ゲートパルス出力段とは対応する各ゲート線を介して互いに接続されており、前記外部信号による制御により、前記第１及び第２ゲートドライバ回路の内で、一方のゲートドライバ回路の動作時には、他方のゲートドライバ回路の各ゲートパルス出力段は前記ハイインピーダンス状態にあって、動作している一方のゲートドライバ回路による走査に影響しないことを特徴とする。
【００１３】
以下、この発明の主題の様々な具体化を、添付図面を基に、その効果・利点と共に、詳述する。
【発明の効果】
【００１４】
本発明の主題によれば、ａ−Ｓｉゲートドライバ回路内臓の画像表示装置に於いて、単一方向の走査しかできないゲートドライバ回路を用いて、ゲートラインのスキャン切り替え（例えばノーマルスキャンとリバーススキャン間の切り替え）を容易に実現することが出来る。
【発明を実施するための最良の形態】
【００１５】
（実施の形態１）
本実施の形態の特徴点は、単一方向にゲート線を走査する第１ゲートドライバ回路を基板上に配置し、更に同一基板上に、単一方向にゲート線を走査する第２ゲートドライバ回路を第１ゲートドライバ回路とは異なる走査方向にゲート線を走査する様に配置することで、双方向走査を可能にしている点にある。以下、図面を参照しつつ、本実施の形態を詳述する。
【００１６】
図１は、本実施の形態に係る液晶表示装置の構成を模式的に示すブロック図である。図１に於いて、画素アレイ１並びに第１及び第２ゲートドライバ回路２、３は、液晶パネルを成す一方の基板であるＴＦＴ基板に於けるガラス基板上に形成されている。しかも、第１及び第２ゲートドライバ回路２、３は、ａ−ＳｉＴＦＴを用いて構成されている。
【００１７】
画素アレイ１は、ｍ列×ｎ行の画素４を構成する。当該画素アレイ１に於いては、一方の一端のゲート線Ｇ１は表示上部の先頭行に該当しており、他方の一端のゲート線Ｇｎは表示下部の最終行に該当している。
【００１８】
第１ゲートドライバ回路２は、画素アレイ１に於ける走査線数ないしは行数ｎに応じて、ゲート線Ｇ１に位置する画素４を開始行として、且つ、ゲート線Ｇｎに位置する画素４を終了行として、表示上部から表示下部に向かう単一の方向に走査（スキャン）するｎ個のシフトレジスタＳＲＣ１〜ＳＲＣｎを有する。図１では、図示の便宜上、各ゲート線Ｇｉと当該ゲート線Ｇｉに対応するシフトレジスタＳＲＣｉとの間に配置され且つ当該ゲート線Ｇｉをドライブするバッファ回路部は、省略されている（この点は、後述する第２ゲートドライバ回路３の図示化に於いても同一である）。各シフトレジスタＳＲＣ１〜ＳＲＣｎの出力（ゲートパルス出力段）と各ゲート線Ｇ１〜Ｇｎとの接続関係は、ＳＲＯＵＴ１−Ｇ１、ＳＲＯＵＴ２−Ｇ２、・・・、ＳＲＯＵＴｎ−１−Ｇｎ−１、ＳＲＯＵＴｎ―Ｇｎの通りである。
【００１９】
第２ゲートドライバ回路３は、画素アレイ１に於ける走査線数ないしは行数ｎに応じて、ゲート線Ｇｎに位置する画素４を開始行として、且つ、ゲート線Ｇ１に位置する画素４を終了行として、表示下部から表示上部に向かう単一の方向（当該単一の走査方向は第１ゲートドライバ回路２の走査方向とは逆方向の関係にある。）に走査（スキャン）するｎ個のシフトレジスタＳＲＣ１〜ＳＲＣｎを有する（各ゲート線Ｇｉをドライブするバッファ回路部は省略）。各シフトレジスタＳＲＣ１〜ＳＲＣｎの出力（ゲートパルス出力段）と各ゲート線Ｇｎ〜Ｇ１との接続関係は、ＳＲＯＵＴ１−Ｇｎ、ＳＲＯＵＴ２−Ｇｎ−１、・・・、ＳＲＯＵＴｎ−１−Ｇ２、ＳＲＯＵＴｎ―Ｇ１の通りである。
【００２０】
図１の例では、第１ゲートドライバ回路２及び第２ゲートドライバ回路３は画素アレイ１の左右にそれぞれ配置されているが、ゲートドライバ回路のシフトレジスタとゲート線との結線が既述の関係と同じであれば、両ゲートドライバ回路２、３の配置は左右反対でも良いし、あるいは、左右のどちらか一方に両ゲートドライバ回路２、３が配置されていても良い。
【００２１】
ソースドライバ５は、周知の通り、ｍ列のソース線Ｓ１〜Ｓｍを介して、画像データを画素アレイ１に書き込む回路である。
【００２２】
又、電源回路６は、第１ゲートドライバ回路１及び第２ゲートドライバ回路２に電源電圧ＶＤＤ、ＶＳＳを供給する。
【００２３】
又、タイミング生成回路７は、周知の通り、垂直同期信号、水平同期信号、画像データ信号、ドットクロック信号等から、ソースドライバ５並びに第１及び第２ゲートドライバ回路２、３に必要なタイミングを生成する回路である。
【００２４】
更に、制御信号切り替え回路８は、タイミング生成回路７から出力されるゲートドライバ回路に必要な複数の制御信号（非固定電圧の制御信号）を、スキャン方向切り替え信号ＤＩＲ（外部信号）の論理に応じて、第１ゲートドライバ回路２及び第２ゲートドライバ回路３の内の何れか一方のゲートドライバ回路に接続（印加）し、他方のゲートドライバ回路の制御端子を固定電圧ＶＳＳに固定乃至は印加することが可能な切り替え回路である。即ち、制御信号切り替え回路８は、第１及び第２ゲートドライバ回路２、３への非固定電圧の制御信号の印加を外部信号ＤＩＲのレベルに応じて切替える機能を呈する。
【００２５】
ここで、図３は、図１の制御信号切り替え回路８の一構成例を示すブロック図である。図３に示す制御信号切り替え回路８は、タイミング生成回路７から出力されるゲートドライバ回路に必要な複数の制御信号（ＣＫＶ、ＣＫＶＢ、ＳＴＶ）の配線を、インバータ回路及び複数のＡＮＤ回路で以って、第１ゲートドライバ回路２の系統と第２ゲートドライバ回路３の系統とに分離している。
【００２６】
一般にタイミング生成回路はシリコントランジスタ等で形成されるため、タイミング生成回路の電源電圧は、ａ−ＳｉＴＦＴにより構成されるゲートドライバ回路の電源電圧（ＶＤＤ−ＶＳＳ間電圧は約３０Ｖ）よりも小さいため（約１．５Ｖ〜３．３Ｖ）、制御信号切り替え回路８は、タイミング生成回路７から出力される制御信号（ＣＫＶ、ＣＫＶＢ、ＳＴＶ）のＨ電圧及びL電圧のレベルを変更するレベルシフタを有する。
【００２７】
ここで、制御信号切り替え回路８のレベルシフタは、シリコントランジスタ又は低温ポリシリコンＴＦＴ等の、閾値電圧(Ｖｔｈ)のシフトが少ないトランジスタで以って構成される。これに対して、ゲートドライバ回路は、閾値電圧(Ｖｔｈ)のシフトが比較的大きいａ−ＳｉＴＦＴにより構成される。
【００２８】
図４は、図３の回路とは異なる構成を有する制御信号切り替え回路８の別の構成例を示すブロック図である。図４の制御信号切り替え回路８は、タイミング生成回路７から出力されるゲートドライバ回路に必要な複数の制御信号（ＣＫＶ、ＣＫＶＢ、ＳＴＶ）を先ずレベルシフトした上で、その後に複数の制御信号をアナログスイッチ１０で以って切り替える構成を具備している。図４の各アナログスイッチ回路１０は、回路１１の様に、ＣＭＯＳトランジスタによるスイッチ回路とインバータ回路とで構成される。
【００２９】
以上の様に、制御信号切り替え回路８のレベルシフタは、制御信号の切り替えの前段部に配置されても良いし、あるいは、制御信号の切り替えの後段部に配置されても良い。
【００３０】
次に、図１の液晶表示装置の動作について、記載する。
【００３１】
図２は、図１の液晶表示装置の動作を示すタイミングチャートである。
【００３２】
ここで、ｍ列×ｎ行の画素アレイ１の動作は、従来技術のそれと異なるところは無い。
【００３３】
尚、図１は液晶表示装置を前提とした図であるが、本発明に係る画像表示装置としては、ゲート線を線順次走査する表示装置であれば良く、液晶に限らず、有機ＥＬディスプレイやその他の表示装置であっても良い。
【００３４】
又、ソースドライバ５及びタイミング生成回路７の動作も、従来技術に於けるソースドライバ及びタイミング生成回路の既知の動作と同じであるため、それらの説明を割愛する。
【００３５】
図１の第１ゲートドライバ回路２自体の動作は、基本的に、従来技術、例えば特許文献１に記載されているゲートドライバ回路と同じ動作である。
【００３６】
先ず、本実施の形態の中核部を成す制御信号切り替え回路８は、外部信号ＤＩＲのレベル（第１レベル）に応じて、第１ゲートドライバ回路２の制御信号端子（ＳＴＶ１、ＣＫＶ１、ＣＫＶＢ１）に、タイミング生成回路７で生成・出力された複数の制御信号（ＳＴＶ、ＣＫＶ、ＣＫＶＢ）を印加し、この印加のタイミングに応じて、第１ゲートドライバ回路２は、「一方のゲートドライバ回路」として動作状態となる。他方で、制御信号切り替え回路８は、外部信号ＤＩＲの上記レベルに応じて、第２ゲートドライバ回路３の制御信号端子（ＳＴＶ２、ＣＫＶ２、ＣＫＶＢ２）の全部又は一部（図２の例では全部の制御信号端子）の電圧を、例えばゲートドライバ回路のグランドレベルに等しい固定電圧ＶＳＳ（固定電圧ＶＳＳはａ−ＳｉＴＦＴの閾値電圧よりも小さな電圧であれば良い。）に固定する。この制御信号端子への固定電圧の印加により、第２ゲートドライバ回路３の各シフトレジスタＳＲＣ１〜ＳＲＣｎのゲートパルス出力段ＳＲＯＵＴ１〜ＳＲＯＵＴｎは何れもハイインピーダンス状態となって、第２ゲートドライバ回路３は、第１ゲートドライバ回路２の動作期間中、非動作状態にある「他方のゲートドライバ回路」となる。従って、第２ゲートドライバ回路３の各シフトレジスタＳＲＣ１〜ＳＲＣｎのゲートパルス出力段ＳＲＯＵＴ１〜ＳＲＯＵＴｎは何れも、動作している第１ゲートドライバ回路２による、以下に記載の線順次走査に対して何等の影響をも及ぼさない。よって、第１ゲートドライバ回路２単独による画素アレイ１の線順次走査は次の通りとなる。
【００３７】
先ず、第１ステージのシフトレジスタＳＲＣ１の出力段ＯＵＴは、制御信号の一つであるスタート信号ＳＴＶの印加を受けて、出力パルスＳＲＯＵＴ１を出力する。これにより、表示最上部のゲート線Ｇ１は走査される。
【００３８】
尚、既述した通り、各ゲートパルス出力段ＳＲＯＵＴ１〜ＳＲＯＵＴｎは、対応するゲート線Ｇｉの容量を必要時間以内に充電することが可能なバッファアンプ（図示せず）を内蔵している。
【００３９】
第２ステージのシフトレジスタＳＲＣ２の出力ＳＲＯＵＴ２は、第１ステージ出力ＳＲＯＵＴ１のシフトレジスタＳＲＣ２への入力を受けて出力される。
【００４０】
第３ステージのシフトレジスタＳＲＣ３の出力ＳＲＯＵＴ３は、第２ステージ出力ＳＲＯＵＴ２のシフトレジスタＳＲＣ３への入力を受けて出力される。
【００４１】
この様にして、各ステージのシフトレジスタＳＲＣ１〜ＳＲＣｎの出力は前段のシフトレジスタの出力を受けて対応するゲート線に出力され、第ｎステージ出力ＳＲＯＵＴｎ迄、順次に出力される。
【００４２】
第１ステージ出力ＳＲＯＵＴ１は画素アレイ１の第１ゲート線Ｇ１に、 第２ステージ出力ＳＲＯＵＴ２は第２ゲート線Ｇ２に、・・・、第ｎステージ出力ＳＲＯＵＴｎは第ｎゲート線Ｇｎに接続されており、制御信号切り替え回路８による切り替え制御によって、第１シフトレジスタ回路２に対してのみシフトクロック（ＣＫＶ１、ＣＫＶＢ１）及びスタート信号ＳＴＶ１が入力されると、画素アレイ１の第1ゲート線Ｇ１から第ｎゲート線Ｇｎ迄が、順番に線順次走査され、画像が表示される。
【００４３】
他方、外部信号ＤＩＲのレベルが第１レベルより第２レベルに反転すると、この反転に応じて、制御信号切り替え回路８は、第２ゲートドライバ回路３の制御信号端子（ＳＴＶ２、ＣＫＶ２、ＣＫＶＢ２）に、タイミング生成回路７で生成・出力された複数の制御信号（ＳＴＶ、ＣＫＶ、ＣＫＶＢ）を印加し、この印加のタイミングに応じて、第２ゲートドライバ回路３は、「一方のゲートドライバ回路」として動作状態となる。と同時に、制御信号切り替え回路８は、外部信号ＤＩＲの上記レベル反転に応じて、第１ゲートドライバ回路２の制御信号端子（ＳＴＶ１、ＣＫＶ１、ＣＫＶＢ１）の全部又は一部（図２の例では全部の制御信号端子）の電圧を、例えばゲートドライバ回路のグランドレベルに等しい固定電圧ＶＳＳに固定する。この制御信号端子への固定電圧の印加により、今度は代わって、第１ゲートドライバ回路３の各シフトレジスタＳＲＣ１〜ＳＲＣｎのゲートパルス出力段ＳＲＯＵＴ１〜ＳＲＯＵＴｎないしはバッファアンプ（図示せず）の何れもがハイインピーダンス状態となって、第１ゲートドライバ回路２は、第２ゲートドライバ回路３の動作期間中、非動作状態にある「他方のゲートドライバ回路」となる。従って、第１ゲートドライバ回路２の各シフトレジスタＳＲＣ１〜ＳＲＣｎのゲートパルス出力段ＳＲＯＵＴ１〜ＳＲＯＵＴｎは何れも、動作している第２ゲートドライバ回路３による、以下に記載の線順次走査に対して何等の影響をも及ぼさない。よって、第２ゲートドライバ回路３単独による画素アレイ１の線順次走査は次の通りとなる。
【００４４】
ここで、第２ゲートドライバ回路３は、図１に例示する通り、第１ゲートドライバ回路２と同様のシフトレジスタ回路で構成されている。第１ゲートドライバ回路２との相違点は、画素アレイ１の第１ゲート線Ｇ１とシフトレジスタ出力との接続が異なる点にある。つまり、第２ゲートドライバ回路３と画素アレイ１のゲート線との関係に於いては、第1ステージ出力ＳＲＯＵＴ１は第ｎゲート線Ｇｎに、第２ステージ出力ＳＲＯＵＴ２は第（ｎ−１）ゲート線Ｇｎ−１に、・・・、第ｎステージ出力ＳＲＯＵＴｎは第1ゲート線Ｇ１に各々接続されており、第２シフトレジスタ回路３に対してのみシフトクロック（ＣＫＶ２、ＣＫＶＢ２）及びスタート信号ＳＴＶ２が入力されると、画素アレイ１の第ｎゲート線Ｇｎから第１ゲート線Ｇ１迄、順番にゲート線が線順次走査され、画像が表示される。このときの画像は、第１ゲートドライバ回路２で走査した画像に対して倒立画像となる。
【００４５】
本実施の形態に於けるアイディアは、画素アレイ１と同一基板上に、スキャン方向が互いに異なり且つ共に単一方向にシフトする複数個のシフトレジスタから成る第１及び第２ゲートドライバ回路２、３を配置する画像表示装置である点に、その特徴を有しており、シフトレジスタの回路構成はどの様に構成されても良いため、シフトクロック相数（１相又は３相等）は関係無い。本実施の形態では、便宜上、特許文献１と同じ２相クロックを採用している。
【００４６】
既述の通り、第１ゲートドライバ回路２及び第２ゲートドライバ回路３共に、入力制御信号がＶＳＳ電圧レベルの場合には、シフトレジスタ回路が動作せず、その出力段に含まれるバッファアンプがハイインピーダンス状態となる構成となっている。
【００４７】
制御信号切り替え回路８は、スキャン方向切り替え信号ＤＩＲに応じて、出力される、ゲートドライバ回路に必要な複数の制御信号を、第１ゲートドライバ回路２及び第２ゲートドライバ回路３の何れか一方に接続し、他方のゲートドライバ回路を固定電圧ＶＳＳに固定することが可能な制御信号切り替え回路である。図３の構成例では、スキャン方向切り替え信号ＤＩＲのレベルがＬレベルである時に、第１ゲートドライバ回路２に制御信号を、第２ゲートドライバ回路３に固定電圧ＶＳＳを入力し、その結果、正常画像動作となり、逆に、スキャン方向切り替え信号ＤＩＲのレベルがＨレベルである時に、第１ゲートドライバ回路２に固定電圧ＶＳＳを、第２ゲートドライバ回路３に制御信号を入力し、その結果、画像表示装置は倒立画像動作となる。
【００４８】
図４の制御信号切り替え回路８も同じ動作を行う。
【００４９】
＜本実施の形態の効果＞
スキャン方向を切り替えることが可能な画像表示装置でありながら、ゲートドライバ回路２、３を構成するａ−ＳｉＴＦＴのゲート電極に正バイアス又は負バイアスがＤＣ的に印加されない回路であるため、高い信頼性を確保することが出来る。
【００５０】
又、図１７に示した様なスキャン切り替え機能のための切り替えスイッチ及び切り替えスイッチのＴＦＴ素子の閾値電圧(Ｖｔｈ)シフトを補償する回路が無い分、基板の片側に配置するゲートドライバ回路の回路面積は小さくなるため、表示パネルの外形に対して表示エリアをセンター位置に配置することが可能となる。又、表示エリアを外形サイズの中心に配置することを前提とし、左右の額縁サイズを同じとすると、狭額縁を実現することが出来る。
【００５１】
（実施の形態２）
本実施の形態は、実施の形態１の画像表示装置に対して、電源切り替え回路を追加した点にある。この電源切り替え回路は、第１及び第２ゲートドライバ回路用の電源回路の電源電圧を、第１及び第２ゲートドライバ回路の内で動作状態に制御される一方のゲートドライバ回路に対して印加する様に、上記電源電圧を外部信号に応じて切替える。他方で、電源切り替え回路は、動作しない様に制御される他方のゲートドライバ回路に対しては、上記外部信号に応じて、その電源の全部又は一部をゲートドライバ回路のＧＮＤ等の固定電圧ＶＳＳに固定する。以下、図面を参照しつつ、本実施の形態を記載する。
【００５２】
図５は、本実施の形態に係る液晶表示装置の構成例を示すブロック図である。図１との相違点は、既述した通り、電源切り替え回路９が追加された点にある。
【００５３】
図７は、電源切り替え回路９の内部構成を示す回路図であり、図７のスイッチは図４の回路１１と同様の構成を有する。
【００５４】
又、図８は、電源切り替え回路９の別の内部構成例を示す回路図であり、電源を出力するためのスイッチ部のトランジスタ構成が図４の回路１１とは異なる。
【００５５】
図６は、図５の装置の動作を示すタイミングチャートであり、図２との相違点は、第１ゲートドライバ回路２の正電源端子ＶＤＤ１及び第２ゲートドライバ回路３の正電源端子ＶＤＤ２が、スキャン方向切り替え信号（外部信号）ＤＩＲに同期して、高電圧ＶＤＤと低電圧ＶＳＳとの一方を選択する点にある。
【００５６】
実施の形態１では、画素アレイ１の線順次走査に於いて使用しない他方のゲートドライバ回路の制御信号だけがＶＳＳ電位に固定されて、他方のゲートドライバ回路を非動作状態に制御していたが、本実施の形態では、画素アレイ１の線順次走査に於いて使用しない他方のゲートドライバ回路の制御信号のレベルと正電源端子に印加される電圧とを共に低電位ＶＳＳに固定して、他方のゲートドライバ回路を更に一層確実に非動作状態に制御している。
【００５７】
＜本実施の形態の効果＞
本実施の形態によれば、実施の形態１の効果に加えて、使用しない他方のゲートドライバ回路の全ての電位を低電位ＶＳＳに固定することで、使用しない他方のゲートドライバ回路の回路安定性を向上させて、電位差による回路内のリークを無くし、更に消費電力を下げ得る効果がある。
【００５８】
（実施の形態３）
図９は、本実施の形態に係る画像表示装置の構成を示す回路図である。図９の装置は、実施の形態１で既述した図１の画像表示装置に於けるシフトレジスタ回路を特許文献１の図２に示されたシフトレジスタ回路に置き換えた点に、その特徴点を有する。
【００５９】
そのため、図９の装置では、最終段のシフトレジスタＳＲＣｎのゲート出力をリセットするために、第１及び第２ゲートドライバ回路２、３の各々のシフトレジスタの段数をｎ段から（ｎ＋１）段に変更している（１段増加）。即ち、各ゲートドライバ回路２、３に於いて、第（ｎ＋１）段のシフトレジスタＳＲＣｎ＋１の出力端ＯＵＴは単に最終段のシフトレジスタＳＲＣｎのリセット端子ＣＴにのみ接続されているにすぎない。更に、図９の装置では、画素アレイ１内に、２本のダミー用ゲート線Ｇ０、Ｇｎ＋１が配設されており、両ダミー用ゲート線Ｇ０、Ｇｎ＋１は共に、線順次走査されない様にするため、配線接続により、電位ＶＳＳに固定されている。
【００６０】
本実施の形態の動作及び効果は、既述した実施の形態１に於ける動作及び効果とは異ならない。
【００６１】
尚、本実施の形態（図９）に、実施の形態２（図５）で既述した電源切り替え回路９を適用しても良い。
【００６２】
（実施の形態４）
図１０は、実施の形態３に関連して、図９のシフトレジスタ回路の後半部を拡大した回路図であり、シフトレジスタのエンドパルス出力外部引き出し方法について記載した図である。
【００６３】
図１０に示す通り、第（ｎ＋１）ステージのシフトレジスタＳＲＣｎ＋１の出力端ＯＵＴは、第ｎステージのシフトレジスタＳＲＣｎのリセット端子ＣＴに接続されると共に、基板外部に引き出すための端子ＹＥＰにも接続されている。即ち、図１０の一例では、最終段のシフトレジスタＳＲＣｎの次段のシフトレジスタＳＲＣｎ＋１の出力信号に該当するリセット信号を本画像表示装置のモニタ用のエンドパルス出力信号として利用している。
【００６４】
尚、図１０に示したシフトレジスタ回路の上記構成と引き出し端子ＹＥＰとを、第２ゲートドライバ回路３側に同様に設けても良い。
【００６５】
図１０の回路構成によれば、モニタ用のエンドパルス出力の測定による良否判定によって、製造工程に於いてパネル実装工程前のシフトレジスタ回路の検査を有効に行うことが出来る。
【００６６】
ところで、エンドパルス出力を外部に引き出す場合、エンドパルス出力線の寄生容量は、ゲート線の寄生容量とは同じにならないため、エンドパルス出力の波形は、他のゲート線出力波形とは異なる。若し、エンドパルス出力線寄生容量＞ゲート線寄生容量の場合には、エンドパルス出力波形は他のゲート線波形よりもなまった波形となる。このなまった波形を、図１０の構成の通りに、第ｎステージのシフトレジスタＳＲＣｎのリセット信号に使用すると、最終段のゲート線Ｇｎを駆動する波形が、他のゲート線とは異なってしまう。シフトレジスタのリセット信号はゲート線を駆動する波形の立下りに影響するため、この場合には、最終段のゲート線ＧｎについてのみゲートＯＦＦが遅くなり、結果的にゲートドライバの動作マージンを減らす要因となる。
【００６７】
斯かる問題点を克服するために提案される構成が図１１の回路構成である。図１１の画像表示装置では、第１ゲートドライバ回路２のシフトレジスタ回路の中に第（ｎ＋２）ステージのシフトレジスタＳＲＣｎ＋２を図１０のシフトレジスタ回路に対して更に追加し、第ｎステージのシフトレジスタＳＲＣｎのリセット信号とモニタ用のエンドパルス出力信号とを分離している。即ち、第（ｎ＋２）ステージのシフトレジスタＳＲＣｎ＋２の出力信号ＯＵＴは、エンドパルス出力信号としてエンドパルス出力線の配線により引き出し端子ＹＥＰに印加されると共に、ダミー用ゲート線Ｇｎ＋１を駆動する第（ｎ＋１）ステージのシフトレジスタＳＲＣｎ＋１のリセット信号ともなる。ここで、第（ｎ＋１）ステージのシフトレジスタＳＲＣｎ＋１の出力は、その他のステージの負荷と同じにするため、ダミー用ゲート線Ｇｎ＋１に接続されている。そのため、第（ｎ＋１）ステージのシフトレジスタＳＲＣｎ＋１のリセット信号は、エンドパルス出力線と接続されていないため、その波形はなまった波形とはならず、最終段のゲート線ＧｎのゲートＯＦＦは、他のゲート線と比較して遅くならない。
【００６８】
この様に、図１１に示す回路構成は、第ｎステージのシフトレジスタＳＲＣｎのリセット信号とモニタ用のエンドパルス出力信号とを分離することにより、ゲートドライバ回路２（３）の動作マージンを改善している。
【００６９】
ここでも、図１１の回路構成を、第２ゲートドライバ回路３側に適用することが出来る。
【００７０】
<本実施の形態の効果>
図１１の回路構成によれば、１）ゲートドライバ回路の動作マージンを改善し、且つ、２）全ゲート線Ｇ１〜Ｇｎの駆動波形をほぼ同じとすることが出来る。
【００７１】
（実施の形態５）
本実施の形態は、実施の形態４の図１１に示す回路を図１２の様に変更した点に、その特徴を有する。即ち、図１２と図１１との相違点は、第（ｎ＋１）ステージのシフトレジスタＳＲＣｎ＋１の出力端ＯＵＴをダミー用ゲート線Ｇｎ＋１（Dummy）から切り離し、ダミー用ゲート線Ｇｎ＋１（Dummy）を、電位ＶＳＳ（ａ−ＳｉＴＦＴの閾値電圧ないしはグランドレベル以下の電位）に配線で接続した点にある。
【００７２】
そのため、図１２の回路の動作は実施の形態４の場合と同じである。特に、第（ｎ＋１）ステージのシフトレジスタＳＲＣｎ＋１の出力の負荷が実施の形態４の場合よりも軽くなるため、最終段のゲート線Ｇｎについてのみ、ゲートＯＦＦが他のゲート線に比べて早くなる。
【００７３】
尚、図１２の回路構成を、第２ゲートドライバ回路３側に適用しても良い。
【００７４】
＜本実施の形態の効果＞
図１２の回路構成によれば、ゲートドライバ回路の動作マージンを改善することが出来る。
【００７５】
（実施の形態６）
本実施の形態の特徴点は、ａ−Ｓｉゲートドライバ回路内蔵パネルに於いて、解像度切り替え機能を実現した点にある。そのため、本実施の形態の画像表示装置では、ゲート線を介して接続される第１ゲートドライバ回路のシフトレジスタ段数と第２ゲートドライバ回路のシフトレジスタ段数とは相違している。以下、図面に基づき、本実施の形態の特徴点を記載する。
【００７６】
図１３は、本実施の形態に係る画像表示装置の構成例を示すブロック図である。
【００７７】
本図１３と図１との相違点は、１）第２ゲートドライバ回路３のシフトレジスタ段数（第１ゲートドライバ回路２のシフトレジスタ段数の半分：ｎ/２）と、２）ゲート線への結線方法にある。即ち、上記２）に関して、第２ゲートドライバ回路３の各シフトレジスタ出力の各ゲート線への結線関係は、ＳＲＯＵＴ１−Ｇ１及びＧ２、ＳＲＯＵＴ２−Ｇ３及びＧ４、・・・、ＳＲＯＵＴｎ/２―Ｇｎ−１及びＧｎとなっている。
【００７８】
本装置の動作に関して、図１４に、図１３の装置のタイミングチャートを示す。動作に関して、図１４と図２との相違点は、ゲートドライバ切り替え信号ＤＩＲに同期して、第２ゲートドライバ回路３の駆動周波数が第１ゲートドライバ回路２のそれの１／２となっている点、及び、第１ゲートドライバ回路２の駆動時と較べてソースドライバ出力の動作周波数が１／２で且つ画像データが１／２となっている点にある。
【００７９】
タイミング生成回路７及びソースドライバ５は、ゲートドライバ切り替え信号ＤＩＲに同期して、図１４のタイミングチャートで示す様に、画像データを生成する（説明省略）。
【００８０】
尚、本実施の形態の回路に、既述した実施の形態２の電源切り替え回路のアイディアを追加することは可能である（説明は省略）。
【００８１】
又、本実施の形態では、ゲート線配列方向の解像度を１／２に半減する様に解像度の切り替えを可能としているが、第２ゲートドライバ回路３の各シフトレジスタの出力とゲート線との結線方法を変更すれば、解像度切り替え比を変更することは可能である。
【００８２】
＜本実施の形態の効果＞
本実施の形態によれば、同一パネル上で、異なる解像度の画像（例えば、ＶＧＡ（６４０×４８０）とＱＶＧＡ（３２０×２４０））を同じ表示エリアで表示することが可能である。
【００８３】
（実施の形態７）
本実施の形態の特徴点は、ａ−Ｓｉゲートドライバ回路内蔵パネルに於いて、リバーススキャン切り替え機能の実現に加えて、実施の形態６で既述した解像度切り替え機能をも実現した点にある。
【００８４】
図１５は、本実施の形態に係る画像表示装置の構成例を示すブロック図である。図１５の回路構成は、丁度、実施の形態１の回路（図１）と実施の形態６の回路（図１３）とを組み合わせた構成に該当している。勿論、図１５の回路に実施の形態２の技術的思想を更に適用しても良い。
【００８５】
図１６は、図１５の装置の動作を示すタイミングチャートである。駆動タイミングは図１４のそれと同一である。異なる点は、第２ゲートドライバ回路３の選択時に、表示画像がリバーススキャンにより倒立画像となり、且つ、表示解像度が第１ゲートドライバ回路２の選択時と較べて１／２に半減する様に切り替わる点にある。
【００８６】
尚、本実施の形態に於いても、第２ゲートドライバ回路３の各シフトレジスタの出力とゲート線との結線方法を変更すれば、解像度切り替え比を変更することが可能である。
【００８７】
<本実施の形態の効果>
本実施の形態によれば、同一パネル上で、リバーススキャンの実現と同時に、異なる解像度の画像（例えば、ＶＧＡ（６４０×４８０）とＱＶＧＡ（３２０×２４０））を同じ表示エリアで表示し、画像データを倒立画像にすることが出来る。
【００８８】
（付記）
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明はこれに限定されるものではない。即ち、記述した局面に対する様々な修正や変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。
【産業上の利用可能性】
【００８９】
本発明は、ａ−Ｓｉゲートドライバ回路内蔵パネルを有する画像表示装置に適用して好適である。
【図面の簡単な説明】
【００９０】
【図１】本発明の実施の形態１に係る画像表示装置の構成を示す回路図である。
【図２】図１の回路の動作を示すタイミングチャートである。
【図３】図１の回路に於ける制御信号切り替え回路の構成例を示す回路図である。
【図４】図１の回路に於ける制御信号切り替え回路の別の構成例を示す回路図である。
【図５】本発明の実施の形態２に係る画像表示装置の構成を示す回路図である。
【図６】図５の回路の動作を示すタイミングチャートである。
【図７】図５の回路に於ける電源切り替え回路の構成例を示す回路図である。
【図８】図５の回路に於ける電源切り替え回路の別の構成例を示す回路図である。
【図９】本発明の実施の形態３に係る画像表示装置の構成を示す回路図である。
【図１０】本発明の実施の形態４に係る画像表示装置の構成を示す回路図である。
【図１１】本発明の実施の形態４に係る画像表示装置の別の構成を示す回路図である。
【図１２】本発明の実施の形態５に係る画像表示装置の構成を示す回路図である。
【図１３】本発明の実施の形態６に係る画像表示装置の構成を示す回路図である。
【図１４】図１３の回路の動作を示すタイミングチャートである。
【図１５】本発明の実施の形態７に係る画像表示装置の構成を示す回路図である。
【図１６】図１５の回路の動作を示すタイミングチャートである。
【図１７】従来技術の回路にスキャン切り替えスイッチ回路を追加した構成を示す回路図である。
【符号の説明】
【００９１】
１  画素アレイ、２  第１ゲートドライバ回路、３  第２ゲートドライバ回路、４  画素、５  ソースドライバ、６  電源回路、８  制御信号切り替え回路、９  電源切り替え回路、ＤＩＲ  外部信号、Ｇ１〜Ｇｎ  ゲート線、Ｓ１〜Ｓｍ  ソース線、ＳＲＣ１〜ＳＲＣｎ  シフトレジスタ。
【図１】
2008020675.tif 000003
【図２】
2008020675.tif 000004
【図３】
2008020675.tif 000005
【図４】
2008020675.tif 000006
【図５】
2008020675.tif 000007
【図６】
2008020675.tif 000008
【図７】
2008020675.tif 000009
【図８】
2008020675.tif 000010
【図９】
2008020675.tif 000011
【図１０】
2008020675.tif 000012
【図１１】
2008020675.tif 000013
【図１２】
2008020675.tif 000014
【図１３】
2008020675.tif 000015
【図１４】
2008020675.tif 000016
【図１５】
2008020675.tif 000017
【図１６】
2008020675.tif 000018
【図１７】
2008020675.tif 000019