(57)【要約】【課題】目的とする負荷電流値よりも負荷電流の平均値が大きくなってしまうという問題が生じていた。【解決手段】スイッチングパルス生成回路は、負荷に流れる電流を設定する負荷電流設定信号が外部より入力され、負荷電流設定信号に基づいて負荷に流れる電流を決定する負荷電流設定部と、負荷に電圧を供給する電圧供給用パルスを出力し、負荷電流設定信号に基づいて、電圧供給用パルスのパルス幅が決定されるパルス生成部を有する。【選択図】図１
2008295237.tif 000002
【特許請求の範囲】
【請求項１】
負荷に流れる電流を設定する負荷電流設定信号が外部より入力され、当該負荷電流設定信号に基づいて負荷に流れる電流を決定する負荷電流設定部と、
前記負荷に電圧を供給する電圧供給用パルスを出力し、前記負荷電流設定信号に基づいて、前記電圧供給用パルスのパルス幅が決定されるパルス生成部を有するスイッチングパルス生成回路。
【請求項２】
前記パルス生成部は、キャパシタを有し、
前記負荷電流設定信号に基づいて、前記キャパシタに充電する電流値を変化させることを特徴とする請求項１に記載のスイッチングパルス生成回路。
【請求項３】
前記パルス生成部は、キャパシタを有し、
前記負荷電流設定信号に基づいて、前記キャパシタの容量値を変化させることを特徴とする請求項１に記載のスイッチングパルス生成回路。
【請求項４】
前記パルス生成部は、キャパシタ及び当該キャパシタの一方の電極の電圧と参照電圧とを比較する比較器を有し、
前記負荷電流設定信号に基づいて、前記参照電圧を変化させることを特徴とする請求項１に記載のスイッチングパルス生成回路。
【請求項５】
前記負荷電流設定部は、
前記負荷電流設定信号に基づいて、抵抗値が変化する可変抵抗であることを特徴とする請求項１乃至４のいずれか１項に記載のスイッチングパルス生成回路。
【請求項６】
前記パルス生成部は、
複数の電流源と、
前記負荷電流設定信号に基づいて、前記複数の電流源のうち少なくとも1つの電流源と、前記キャパシタの一方の電極の接続を制御するスイッチを有することを特徴とする請求項２に記載のスイッチングパルス生成回路。
【請求項７】
出力端子に接続され、負荷電流設定信号に基づいて、負荷に流れる電流を決定する負荷電流設定部と、
パルス生成回路の出力に基づいた電圧を出力する電圧出力部と、
前記電圧出力部にパルス信号を出力し、当該パルス信号のパルス幅が前記負荷電流設定信号に基づいて決定される前記パルス生成回路とを有するレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチングパルスを生成するスイッチングパルス生成回路に関し、特に電圧を出力するレギュレータなどに用いられるスイッチングパルス生成回路に関する。
【背景技術】
【０００２】
液晶のバックライトとしては、発光ダイオードがよく用いられている。この液晶のバックライトには、複数の輝度が設定されており、輝度を切り替えることが可能である。この輝度の切り替えは、例えば、発光ダイオードに流す電流値を切り替えることにより実行される。この発光ダイオードに電流を流すために印加される電圧は、定電圧源により生成される。
【０００３】
ここで、一般的に、定電圧を出力する回路として、スイッチングレギュレータが知られている。スイッチングレギュレータでは、スイッチングパルスによって導通状態が制御されるスイッチング素子、例えばＭＯＳトランジスタを用いて、負荷に接続されたコイルに断続的に電流を流している。スイッチングレギュレータでは、このコイルの自己起電力およびダイオード、キャパシタを利用した整流動作によって、出力電圧を得ることが可能となる。
【０００４】
しかしながら、このようなスイッチングレギュレータでは、負荷が変化することで、その電力効率も変化してしまう。そのため、特許文献１には、このようなスイッチングレギュレータにおいて、コイルに流す電流を制御するトランジスタがオンする周波数を制御して、電力効率の低下を防止する方法が開示されている。また、特許文献２、３には、スイッチングパルスをワンショットパルス発生回路により生成し、電力効率を改善する技術が開示されている。
【０００５】
図６は、特許文献２に記載されたスイッチングレギュレータを示す図である。特許文献２に記載のスイッチングレギュレータでは、基準電圧とＶＦＢを比較するコンパレータ６７４の出力が"Ｌ"レベル、かつ一定オフ時間ワンショット回路６２５が"Ｌ"レベルの時に、Ｎチャネルのトランジスタ６１７がターンオンする。一定オフ時間ワンショット回路６２５により、ＮＭＯＳトランジスタ６１７は、ワンショットパルスで駆動される。
【０００６】
このようにスイッチングパルスとしてワンショットパルスによって、出力する電圧を制御する場合、出力電圧Ｖｏｕｔとワンショットパルスのパルス幅に相当する時間Ｔｏｎには、以下の式に説明する関係が成立する。
【数１】
2008295237.tif 000003
上記の（２）式をＴｏｎについて解くと以下の式（３）の形となる。
【数２】
2008295237.tif 000004
この（３）式を（１）式に代入し、以下の式（４）、（５）を導き出すことが出来る。
【数３】
2008295237.tif 000005
【０００７】
ここで、Ｔｏｎはターンオン時間、Ｔｏｆｆはターンオフ時間、Ｉｏｕｔは負荷電流、ＩＬｐｅａｋはインダクタ素子に流れる電流のピーク値、Ｌはインダクタ素子のリアクタンスである。
【特許文献１】特開２００３−３１９６４３号公報
【特許文献２】特開平６−３０３７６６号公報
【特許文献３】特開２００５−２１８１６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記した式（５）より、ターンオフ時間が短ければ出力電圧値は小さくなり、ターンオフ時間が長ければ出力電圧値は大きくなることが分かる。図７は、スイッチングパルスとして印加するワンショットパルスと、スイッチングレギュレータの出力電圧、および負荷に流れる負荷電流の関係を示した図である。負荷に流れる電流値が小さい場合、出力端に接続されたキャパシタの放電が遅くなるため、出力電圧Ｖｏｕｔの低下も遅くなる（図７（ｂ）参照）。一方で、負荷電流が大きい場合は、出力電圧の低下は早くなる（図７（ａ）参照）。そのためワンショットパルスのパルス幅を一定のパルス幅とした場合、負荷電流が大きい場合にはターンオフ時間が短くなり、出力電圧値は小さくなる。一方で負荷電流が小さい場合にはターンオフ時間が長くなり、出力電圧値は大きくなる。
【０００９】
このように、一定のパルス幅で、スイッチングを行うと、負荷電流が小さい場合には出力電圧のリップルが大きくなってしまう。出力電圧のリップルが大きくなると、負荷に流れる平均電流が大きくなってしまい、目的とする負荷電流値よりも負荷電流の平均値が大きくなってしまうという問題が生じていた。
【課題を解決するための手段】
【００１０】
本発明の１形態によるスイッチングパル生成回路は、負荷に流れる電流を設定する負荷電流設定信号が外部より入力され、負荷電流設定信号に基づいて負荷に流れる電流を決定する負荷電流設定部と、負荷に電圧を供給する電圧供給用パルスを出力し、負荷電流設定信号に基づいて、電圧供給用パルスのパルス幅が決定されるパルス生成部を有する。
【００１１】
本発明の１形態によるレギュレータは、出力端子に接続され、負荷電流設定信号に基づいて、負荷に流れる電流を決定する負荷電流設定部と、パルス生成回路の出力に基づいた電圧を出力する電圧出力部と、電圧出力部にパルス信号を出力し、パルス信号のパルス幅が負荷電流設定信号に基づいて決定されるパルス生成回路とを有する。
【００１２】
パルス幅を変化させることにより、出力電圧のリップルを抑えることが可能となり、負荷に期待値より大きな電流が流れてしまうことを防止することが可能である。
【発明の効果】
【００１３】
負荷電流が小さい場合でも、目的とする電流値に近い電流を負荷に流すことが可能となる。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照して本発明の実施の形態について説明する。図１は、本発明の実施の形態１のスイッチングパルス生成回路１０およびスイッチングパルス生成回路１０を用いたスイッチングレギュレータ１００を示す図である。
【００１５】
スイッチングレギュレータ１００は、スイッチングパルス生成回路１０、コイル１０１、出力スイッチング素子（ＮＭＯＳトランジスタ）１０２、ダイオード１０３、キャパシタ１０４、を有している。スイッチングレギュレータ１００の出力端子Ｖｏｕｔには、負荷１０５が接続されている。
【００１６】
入力端子Ｖｉｎには、所定の入力電圧が与えられている。入力端子Ｖｉｎと接地電位ＧＮＤとの間にコイル１０１とスイッチング素子であるＮＭＯＳトランジスタ１０２が、直列に接続されている。コイル１０１とＮＭＯＳトランジスタ１０２の間のノードはダイオード１０３を介して出力端子Ｖｏｕｔへと接続されている。出力端子Ｖｏｕｔには、平滑化用のキャパシタ１０４が接続され、このキャパシタ１０４と並列に負荷１０５が接続されている。本実施の形態ではこの負荷１０５は、発光ダイオードで構成され、例えば液晶のバックライトなどに使用される。
【００１７】
本実施の形態のスイッチングレギュレータ１００は、ＮＭＯＳトランジスタ１０２のゲートにパルス状の電圧を印加することでコイル１０１に電流を流し、コイル１０１の自己起電力を利用して電圧を出力する。出力電圧は、ダイオード１０３、キャパシタ１０４を用いて平滑化され負荷１０５に供給される。この負荷に印加する電圧を出力する部分が電圧出力部に相当する。
【００１８】
スイッチングパルス生成回路（電圧供給用パルス生成回路）１０は、ＮＭＯＳトランジスタ１０２のゲートにパルス状の電圧を出力すると共に負荷１０５に流れる電流を設定する回路である。実施の形態１のスイッチングパルス生成回路１０は、負荷電流設定端子１、負荷電流設定部２、コンパレータ（比較器）３、ワンショットパルス生成部４、出力ドライバ５、スイッチングパルス出力端子６、負荷接続端子７を有している。本実施の形態では、スイッチングパルス生成回路１０は、半導体集積回路で構成され１つの半導体チップ内に形成されている。
【００１９】
負荷電流設定端子１には、外部より負荷に流す電流を設定する信号が入力される。この負荷電流設定信号は、例えば、液晶パネルの画面を見ている使用者が、その液晶パネルのバックライトの輝度を上げるあるいは下げるなどの調整を行うために、負荷電流設定端子１に接続されるスイッチを制御して入力される。あるいは、使用者のスイッチ入力をマイコンによって検知し、そのマイコンの出力によって負荷電流設定端子１に入力される信号が変更されても良い。負荷電流設定部２は、負荷接続端子７を介して上記した負荷１０５に接続され、負荷１０５に流す電流値を設定する。本実施の形態では、スイッチングパルス生成回路１０の外部から、発光ダイオードの輝度を設定する信号が入力される。コンパレータ３は、反転入力端子に負荷１０５に流れる電流に比例した帰還電圧Ｖｂが入力され、非反転入力端子には基準電圧Ｖｒｅｆが入力されている。コンパレータ３は、帰還電圧ＶｂがＶｒｅｆの値以下となった場合に"Ｈ"レベルの信号を出力する。
【００２０】
ワンショットパルス生成部４は、コンパレータ３の"Ｈ"レベルの出力に基づいてワンショットパルスを生成する。本実施の形態のワンショットパルス生成部４は、負荷電流設定端子１に入力される負荷電流を設定する信号に基づいて出力するワンショットパルスの幅が変化する。このワンショットパルス生成部４の詳細については後述する。
【００２１】
出力ドライバ５は、ワンショットパルス生成部４で生成されたワンショットパルスを、ＮＭＯＳトランジスタ１０２を駆動するのに必要な電圧としてスイッチングパルス出力端子６から出力する。
【００２２】
本実施の形態のワンショットパルス生成部４は、外部から与えられた負荷電流を設定する信号に基づいて、パルス幅の異なるワンショットパルスを生成してＮＭＯＳトランジスタ１０２を駆動する。図２は、本実施の形態のスイッチングパルス生成回路の出力するスイッチングパルスと、出力電圧、負荷に流れる電流を示した図である。本実施の形態のスイッチングパルス生成回路１０は、例えば発光ダイオードの輝度を低く設定する信号、つまり負荷に対する電流を小さく設定する信号の場合にはワンショットパルスとして第１のパルス幅のパルスを出力し（図２（ｂ）参照）、発光ダイオードの輝度を高く設定する信号、つまり負荷に対する電流を大きく設定する信号の場合にはワンショットパルスとして第１のパルス幅よりも長いパルス幅を出力する（図２（ａ）参照）。
【００２３】
本実施の形態のスイッチングパルス生成回路１０によれば、負荷電流が小さい場合は、ＮＭＯＳトランジスタ１０２がオンする時間を短くしている。そのため、出力電圧も低下し、帰還される電圧Ｖｂが基準電圧Ｖｒｅｆ以下となるまでの期間も短くなる。その結果、次にＮＭＯＳトランジスタ１０２をオン状態とするワンショットパルスを出力するまでの周期も短くなり、リップルを減少させて負荷電流の平均値を目標電流値にすることが可能となる。
【００２４】
図３は、本実施の形態に関するスイッチングパルス生成回路１０をより詳細に示す回路図である。図３において図１と共通する構成については同一の符号を付し、詳細な説明は省略する。本実施の形態のワンショットパルス生成部４は、ＲＳフリップフロップ４１、電流源４２〜４４、ＰＭＯＳトランジスタ４５、４６、ＮＭＯＳトランジスタ４７、キャパシタ４８、ドライバ４９を有している。
【００２５】
ＲＳフリップフロップ４１のセット端子にはコンパレータ３の出力が接続され、リセット端子にはキャパシタ４８の保持する電荷に基づいてドライバ４９で生成された論理値が与えられている。このＲＳフリップフロップの正相出力Ｑが出力ドライバ５に出力され、ＮＭＯＳトランジスタ１０２を駆動する。電流源４２〜４４は、電源電圧ＶＤＤとキャパシタ４８の一方の電極との間に接続されている。ＰＭＯＳトランジスタ４５は、電流源４２とキャパシタ４８の電極の間に接続され、ＰＭＯＳトランジスタ４６は、電流源４３とキャパシタ４８の電極の間に接続されている。ＰＭＯＳトランジスタ４５、４６のゲートには外部から入力された電流値設定信号に基づいた論理値が入力される。このＰＭＯＳトランジスタ４５、４６は、キャパシタの一方の電極と電流源との接続を制御するスイッチとして動作する。
【００２６】
ＮＭＯＳトランジスタ４７は、キャパシタの一方の電極と接地電位の間に接続され、ゲートにはＲＳフリップフロップの逆相出力／Ｑが与えられる。
【００２７】
また、負荷電流設定部２は、可変抵抗によって構成されている。図３に示す回路では、抵抗２１〜２３およびＮＭＯＳトランジスタ２４、２５を有している。抵抗２１〜２３の一端は負荷接続端子７を介して負荷１０５に接続され他端は接地電位に接続されている。ＮＭＯＳトランジスタ２４は、抵抗２１と接地電位の間に接続され、ＮＭＯＳトランジスタ２５は、抵抗２２と接地電位の間に接続されている。ＮＭＯＳトランジスタ２４、２５のゲートには電流値設定信号に基づいた論理値が入力される。
【００２８】
図３に示したスイッチングパルス生成回路の動作について以下に詳細に説明する。本実施の形態のスイッチングパルス生成回路１０には、負荷電流設定信号として２ビットの論理信号が与えられている。まず、負荷電流設定信号として「００」が与えられている場合を例に動作を説明する。負荷電流設定信号として「００」が与えられている場合、負荷電流設定部２のＮＭＯＳトランジスタ２４、２５はオフ状態となる。抵抗２１、２２に電流が流れないため、負荷１０５に流す電流は最も小さい場合に相当する。
【００２９】
出力端子の電圧が低下して、フィードバックされる電圧Ｖｂが基準電圧Ｖｒｅｆ以下になるとセット端子に"Ｈ"レベルの信号が入力され出力Ｑが"Ｈ"レベル、／Ｑが"Ｌ"レベルとなる。ワンショットパルス生成部のＮＭＯＳトランジスタ４７がオフ状態となり、ＰＭＯＳトランジスタ４５、４６はオン状態であるため、キャパシタ４８には３つの電流源４２、４３、４４を用いて充電が行われる。キャパシタ４８の充電が進みある電圧以上になった場合にドライバ４９は"Ｈ"レベルの出力を行い、この信号がリセット端子に入力される。リセット端子に"Ｈ"レベルの信号が入力されるとフリップフロップ４１の出力Ｑは"Ｌ"レベルに落ちる。このフィードバックされる電圧Ｖｂによってセット端子に"Ｈ"レベルの信号が入力されてから、キャパシタが充電されリセット端子に"Ｈ"レベルの信号が入力されるまでの時間が図２に示した信号のパルス幅に相当する。
【００３０】
上記したように負荷電流が小さく設定された場合は、３つの電流源を用いて充電するため、キャパシタの充電が早くなり、パルス幅が小さくなる。
【００３１】
一方、負荷電流設定信号として「１１」が与えられている場合、負荷電流設定部のＮＭＯＳトランジスタ２４、２５がオン、ワンショットパルス生成部のＰＭＯＳトランジスタ４５、４６がオフ状態となる。この場合は、負荷電流に流す電流値が最も大きい場合に相当する。フィードバックされる電圧Ｖｂが落ちた場合にセット端子に"Ｈ"レベルが入力され、キャパシタ４８に充電される点は、上記と同様である。ただし、負荷電流設定信号として「１１」が入力されている場合、ＰＭＯＳ４５、４６がオフ状態とされているため、キャパシタに対する充電は電流源４４のみで行われる。そのため、電流源４２〜４４がすべて同じ大きさの電流を流すとすれば、キャパシタには「００」が入力されていた場合の１／３の電流しか供給されない。そのため、リセット端子に"Ｈ"レベルが入力されるまでの時間は長くなり、ワンショットパルスのパルス幅も大きくなる。
【００３２】
このように本実施の形態によれば、外部から入力される負荷電流設定信号に基づいて、スイッチングレギュレータのスイッチング素子がオンする時間を短くするようなスイッチングパルスを生成する。例えば、液晶に使用するバックライトの発光ダイオードでは、使用者の意図により、その輝度を切り替えながら使用する場合がある。この発光ダイオードなどが負荷として接続される場合、負荷電流を示す信号に基づいて、負荷の電流を変えると共にスイッチングパルスのパルス幅を変更することによって、出力電圧の上昇によるリップルの増加を抑え、発光ダイオードなどの負荷に流れる電流を適正な値に制御することが可能である。
【００３３】
実施の形態２
図４は、本発明の実施の形態２に関するスイッチングパルス生成回路１０を示す図である。図４において図３と共通する構成は同一の符号を付し、その説明は省略する。
【００３４】
図４に示す回路では、キャパシタ４８を複数設け、キャパシタに接続されるＮＭＯＳトランジスタ４５Ｎ、４６Ｎを設けている点が、図３に示した回路と異なっている。負荷に流す電流が大きい場合にはワンショットパルス生成部４内のＮＭＯＳトランジスタ４５Ｎ、４６Ｎがオン状態となり、キャパシタが３つ接続された状態となる。そのため、充電までの時間が長くなりパルス幅が大きくなる。また、負荷に流す電流が小さい場合にはＮＭＯＳトランジスタ４５Ｎ、４６Ｎをオフ状態とし、パルス幅を小さく設定することが可能である。
【００３５】
他の実施形態
図５は、本発明のスイッチングパルス生成回路１０の他の実施形態を示す図である。図５において図３と共通する構成については同一の符号を付し、その説明は省略する。図５に示すスイッチングパルス生成回路では、ワンショットパルス生成部４内のドライバ４９を比較器４９Ｃに置き換え、比較器４９Ｃの非反転入力端子にキャパシタ４８の１端の電圧を入力し、反転入力端子に可変参照電圧生成部Ｖｖａを接続した点が異なっている。図５に示す可変参照電圧生成部Ｖｖａは、負荷電流設定信号によって出力する参照電圧が異なる電圧生成部である。このように構成した場合、負荷電流が小さい場合にはＶｖａの出力電圧を低く設定し、負荷電流が大きい場合にはＶｖａの出力電圧を高く設定すれば、他の実施形態と同様にワンショットパルスのパルス幅を変更することが可能である。
【００３６】
以上、本発明の実施の形態に基づいて詳細に説明したが、本発明は、本発明の主旨を逸脱しない限り、種々の変形が可能である。例えば、負荷電流設定部２は負荷電流設定信号によってその抵抗値を変えるものではなく、可変電流源によってその電流値を設定可能なものでも良い。また、ワンショットパルス生成部４も、負荷電流設定信号に基づいてパルス幅を変更可能な構成であれば他の回路によって実現することも可能である。また、実施の形態では、コイルに電流を流すＮＭＯＳトランジスタ１０２は、スイッチングパルス生成回路とは別に形成される構成としたが、このトランジスタは半導体集積回路で構成してもよく、スイッチングパルス生成回路１０と共に同一チップ上に形成することも可能である。
【図面の簡単な説明】
【００３７】
【図１】本発明の実施の形態１に関するスイッチングレギュレータを示す図である。
【図２】実施の形態１のスイッチングパルス生成回路の出力するスイッチングパルスと、出力電圧、負荷に流れる電流を示した図である。
【図３】実施の形態１に関するスイッチングパルス生成回路を示す図である。
【図４】実施の形態２に関するスイッチングパルス生成回路を示す図である。
【図５】他の実施の形態に関するスイッチングパルス生成回路を示す図である。
【図６】特許文献２に記載のスイッチングレギュレータを示す図である。
【図７】ワンショットパルスにより、スイッチングレギュレータを駆動したときのスイッチングパルス生成回路の出力するスイッチングパルスと、出力電圧、負荷に流れる電流を示した図である。
【符号の説明】
【００３８】
１    負荷電流設定端子
２    負荷電流設定部
２１-２３    抵抗
２４、２５    ＮＭＯＳトランジスタ
３    コンパレータ
４    ワンショットパルス生成部
４１    フリップフロップ
４２-４４    電流源
４５、４６    ＰＭＯＳトランジスタ
４５Ｎ、４６Ｎ、４７    ＮＭＯＳトランジスタ
４８    キャパシタ
４９    ドライバ
４９Ｃ    比較器
５    出力ドライバ
６    スイッチングパルス出力端子
７    負荷接続端子
１０    スイッチングパルス生成回路
１００    スイッチングレギュレータ
１０１    コイル
１０２    トランジスタ
１０３    ダイオード
１０４    キャパシタ
１０５    負荷
Ｖｒｅｆ    基準電圧
Ｖｖａ    可変参照電圧生成部
【図１】
2008295237.tif 000006
【図２】
2008295237.tif 000007
【図３】
2008295237.tif 000008
【図４】
2008295237.tif 000009
【図５】
2008295237.tif 000010
【図６】
2008295237.tif 000011
【図７】
2008295237.tif 000012