(57)【要約】【課題】ＬＣＤドライバＩＣのソースロジック周辺部分の面積を小さくし、ＬＣＤドライバＩＣの小型化を図る。【解決手段】ＬＣＤドライバＩＣ１０において、ＳＲＡＭ１２のセル１２ａと、そのセル１２ａに対応したソースロジック１５のセル１５ａ、ＤＡＣ部２０のセル２０ａ及びソースアンプ部３０のセル３０ａをＬＣＤドライバＩＣ１０の長手方向に垂直な方向ｄ２と平行に一直線上に一列に配置する。【選択図】図１
2008233135.tif 000002
【特許請求の範囲】
【請求項１】
画像情報のデジタル信号を記憶する記憶部と；前記デジタル信号を１ラインずつ前記記憶部から受け取るソースロジックと；前記ソースロジックの受け取った前記デジタル信号を昇圧しアナログ信号に変換するＤＡＣ部と；前記ＤＡＣ部で生成された前記アナログ信号を増幅し液晶パネルのソース線に供給するソースアンプ部と；を備えるＬＣＤドライバＩＣにおいて、
前記記憶部を構成するセルが配置されている第１の方向と平行な方向に、前記ソースロジック、前記ＤＡＣ部及び前記ソースアンプ部のそれぞれを構成するセルが配置されており、前記記憶部のセルと、このセルに直接又は間接的に接続された前記ソースロジック、前記ＤＡＣ部及び前記ソースアンプ部のセルが第１の方向に垂直な第２の方向に平行な直線上に配置されていることを特徴とするＬＣＤドライバＩＣ。
【請求項２】
前記ソースアンプ部のセルのそれぞれに前記液晶パネルとの接点となるバンプが接続され、前記バンプが前記ソースアンプ部上に、前記ソースアンプ部を構成するソースアンプを避けるように配置されていることを特徴とする請求項１に記載のＬＣＤドライバＩＣ。
【請求項３】
前記バンプが前記第２の方向に配置された複数の列上に配置され、前記各列のバンプが前記第１の方向に等間隔に配置されていることを特徴とする請求項２に記載のＬＣＤドライバＩＣ。
【請求項４】
前記バンプが３個の前記ソースアンプ部のセル上に３個ずつ配置されていることを特徴とする請求項２又は請求項３に記載のＬＣＤドライバＩＣ。
【請求項５】
前記バンプ１個の前記ソースアンプに接する面の面積が２０００μｍ2以上であることを特徴とする請求項２〜請求項４のいずれかに記載のＬＣＤドライバＩＣ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置を駆動する、ＬＣＤドライバＩＣに関する。
【背景技術】
【０００２】
液晶表示装置は、薄型かつ軽量で、消費電力が低いという利点があり、テレビやパソコン用のモニタ、携帯電話の表示部など、電子機器に広く用いられている。液晶表示装置を駆動するＬＣＤドライバＩＣは、液晶パネルの各画素の表示を制御するもので、特許文献１にその一例が示されている。
【０００３】
ＬＣＤドライバＩＣは、液晶パネルの周囲や液晶パネルの非表示部に設けられている。そのため、液晶表示装置の小型化を図るにはＬＣＤドライバＩＣも小型にすることが必要である。
【特許文献１】国際公開ＷＯ９１／１６６５６号
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来用いられているＬＣＤドライバＩＣは、図４に示すように、一列に並んだ複数のセル１１２ａを有し画像情報のデジタル信号を保持するＳＲＡＭ１１２と、ＳＲＡＭ１１２の各セルに対応して画像情報のデジタル信号を１ライン分ずつ受け取るソースロジック１１５と、ソースロジック１１５の受け取ったデジタル信号を昇圧してアナログ信号に変換するＤＡＣ部１２０と、ＤＡＣ部１２０で生成された画像情報のアナログ信号を増幅し、液晶パネル（不図示）のソース線に供給するソースアンプ部１３０と、液晶パネルのゲート線に走査信号を供給するゲートドライバ１１８とを備えている。図４において、セル１１２ａの並んでいる方向をｄ１、それに垂直な方向をｄ２とする。方向ｄ１はＬＣＤドライバＩＣ１１０の長手方向と平行である。
【０００５】
図４に示すＬＣＤドライバＩＣ１１０は、ＳＲＡＭ１１２が分散して配置されており、ＳＲＡＭ１１２とソースロジック１１５、ソースロジック１１５とＤＡＣ部１２０とを接続する配線（不図示）が複雑となり、この配線を含めたソースロジック１１５とその周辺領域が、方向ｄ１及び方向ｄ２に広くなるため、小型化が難しいという問題があった。
【０００６】
そこで本発明は、ＳＲＡＭを数箇所にまとめ、さらにＳＲＡＭからソースアンプまでのセルを直線上に配置することにより、小型化を図ることのできるＬＣＤドライバＩＣを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために本発明は、画像情報のデジタル信号を記憶する記憶部と；前記デジタル信号を１ラインずつ前記記憶部から受け取るソースロジックと；前記ソースロジックの受け取った前記デジタル信号を昇圧しアナログ信号に変換するＤＡＣ部と；前記ＤＡＣ部で生成された前記アナログ信号を増幅し液晶パネルのソース線に供給するソースアンプ部と；を備えるＬＣＤドライバＩＣにおいて、前記記憶部を構成するセルが配置されている第１の方向と平行な方向に、前記ソースロジック、前記ＤＡＣ部及び前記ソースアンプ部のそれぞれを構成するセルが配置されており、前記記憶部のセルと、このセルに直接又は間接的に接続された前記ソースロジック、前記ＤＡＣ部及び前記ソースアンプ部のセルが第１の方向に垂直な第２の方向に平行な直線上に配置されていることを特徴とする。記憶部としては、例えばＳＲＡＭを使用することができる。
【０００８】
また本発明は、上記構成の信号処理装置において、前記ソースアンプ部のセルのそれぞれに前記液晶パネルとの接点となるバンプが接続され、前記バンプが前記ソースアンプ部上に、前記ソースアンプ部を構成するソースアンプを避けるように配置されていることを特徴とする。
【０００９】
また本発明は、上記構成の信号処理装置において、前記バンプが前記第２の方向に配置された複数の列上に配置され、前記各列のバンプが前記第１の方向に等間隔に配置されていることを特徴とする。
【００１０】
また本発明は、上記構成の信号処理装置において、前記バンプが３個の前記ソースアンプ部のセル上に３個ずつ配置されていることを特徴とする。
【００１１】
また本発明は、上記構成の信号処理装置において、前記バンプ１個の前記ソースアンプに接する面の面積が２０００μｍ2以上であることを特徴とする。
【発明の効果】
【００１２】
本発明によると、記憶部のセルと、このセルに直接又は間接的に接続されたソースロジック、ＤＡＣ部及びソースアンプ部のセルが一直線上に配置されているため、ソースロジック１５の第１の方向の幅を狭くすることができ、さらにＳＲＡＭとソースロジックとを接続する配線、ソースロジックとＤＡＣ部とを接続する配線のそれぞれがほぼ同じ長さで第２の方向に配置されることとなるため、ソースロジックの周辺部分の第２の方向の幅（ＳＲＡＭとＤＡＣ部との間の部分の幅）を狭くすることができる。
【００１３】
また本発明によると、バンプを、ソースアンプ部上にソースアンプを避けて設けることで、ＬＣＤドライバＩＣを液晶パネル上に配置する際にソースアンプに力が加わって液晶パネルに表示される画像の質が低下するおそれをなくすことができる。
【００１４】
また本発明によると、バンプを３個ソースアンプ部のセル上に３個ずつ配置することにより、バンプのソースアンプ部に接する部分の面積を確保しつつ、バンプを配置する領域の第１の方向の幅を狭くすることができる。
【発明を実施するための最良の形態】
【００１５】
本発明の実施形態について図を用いて説明する。図１は本発明にかかるＬＣＤドライバＩＣの概略構成図、図２はＬＣＤドライバＩＣのソースロジック周辺の部分拡大図、図３はＬＣＤドライバＩＣのソースアンプ部周辺の部分拡大図である。
【００１６】
ＬＣＤドライバＩＣ１０は、基板１１上に、一列に並んだ複数のセル１２ａを有しビデオデッキやＤＶＤプレーヤのような画像再生装置やチューナー（不図示）から入力された画像情報を保持するＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）１２、ＳＲＡＭ１２の各セル１２ａに対応してＳＲＡＭ１２から画像情報のデジタル信号を１ライン分ずつ受け取るソースロジック１５、ソースロジック１５の受け取ったデジタル信号を昇圧してアナログ信号に変換するＤＡＣ部２０、ＤＡＣ部２０で生成されたアナログ信号を増幅し、液晶パネル（不図示）のソース線に供給するソースアンプ部３０、液晶パネルのゲート線に走査信号を供給するゲートドライバ１８をそれぞれ２個ずつ備えている。すなわち、各々のＳＲＡＭ１２のセル１２ａに対してソースロジック１５のセル１５ａ、ＤＡＣ部２０のセル２０ａ及びソースアンプ部３０のセル３０ａが１個ずつ対応している。図において、セル１２ａの並んでいる方向をｄ１、それに垂直な方向をｄ２とする。方向ｄ１はＬＣＤドライバＩＣ１０の長手方向と平行である。
【００１７】
また、図２に示すように、ＳＲＡＭ１２のセル１２ａはそれぞれ８ビットのデジタル信号を出力するものであり、ＤＡＣ部２０は、ソースロジック１５側から順に接続された、レベルシフタ２２及びＤＡＣ２３を備える。レベルシフタ２２はソースロジック１５の受け取ったデジタル信号を例えば１．８Ｖから３．６Ｖに昇圧するものであり、ＤＡＣ２３はレベルシフタ２２で昇圧されたデジタル信号をアナログ信号に変換するものである。
【００１８】
本実施形態において、ＳＲＡＭ１２のセル１２ａと、これに対応したソースロジック１５のセル１５ａ、ＤＡＣ部２０のセル２０ａ、ソースアンプ部３０のセル３０ａは、方向ｄ２に平行に一直線上に一列に配置されている。すなわち、ＳＲＡＭ１２のセル１２ａ、ソースロジック１５のセル１５ａ、ＤＡＣ部２０のセル２０ａ及びソースアンプ部３０のセル３０ａのうち、最も幅の広いものの幅からはみ出ないように配置されている。図に示している各セルの矩形は、各セルを配置する領域でありこの領域に収まるものであれば、これらのセルの幅は異なるものであって構わない。このセル列は、できるだけ密に配置するためにピッチ（方向ｄ１の配置の周期）が等しいことが好ましい。
【００１９】
しかし、ＳＲＡＭ１２のセル１２ａの配置が余りに密であると、デジタル信号の波形が崩れるおそれがあるため、例えばセル１２ａ８個ごとなど、適宜間隔を広げるためのバッファを設けてもよい。バッファを設けた場合、バッファに隣接する部分ではそれに合わせて上記のセル列もピッチが広がることとなる。
【００２０】
このように構成することにより、ＳＲＡＭ１２とソースロジック１５とを接続する第１の配線１４、ソースロジック１５とＤＡＣ部２０とを接続する第２の配線１６のそれぞれがほぼ同じ長さで方向ｄ２にほぼ平行に配置されることとなり、ソースロジック１５全体の方向ｄ１の幅を狭くすることができる。また、第１の配線１４、第２の配線１６が方向ｄ２に対して斜めにならないため、各セルが上述のような一直線上に配置されていない場合と比べて第１の配線１４、第２の配線１６の方向ｄ２の長さを短くすることができ、第１の配線１４、第２の配線１６を含めたソースロジック１５の周辺部分の方向ｄ２の幅（ＳＲＡＭ１２とＤＡＣ部２０との間の部分の幅）を狭くすることができる。例えば、図４に示した従来のＬＣＤドライバＩＣ１１０ではソースロジック１１５の周辺部分の方向ｄ２の幅（ＳＲＡＭ１１２とＤＡＣ部１２０との間の部分の幅）は１５０μｍであるが、本実施形態のＬＣＤドライバＩＣ１０では５０μｍとすることができる。したがって、ＬＣＤドライバＩＣ１０の小型化を図ることができる。
【００２１】
また、図３に示すように、ソースアンプ部３０は、ＤＡＣ２３側から順に配置された、第１のソースアンプ３２、位相補償用のキャパシタンス３３、第２のソースアンプ３４、保護抵抗３５及び静電破壊防止用のダイオード３６を備える。第１のソースアンプ３２及び第２のソースアンプ３４はそれぞれ直接ＤＡＣ２３に接続され、ＤＡＣ２３からの信号は第１のソースアンプ３２及び第２のソースアンプ３４のそれぞれに供給される。第１のソースアンプ３２及び第２のソースアンプ３４には、キャパシタンス３３、保護抵抗３５及び静電破壊防止用のダイオード３６が順に接続されている。ソースアンプ部３０上には破線で示すようにバンプ４０が設けられている。バンプ４０は、各ソースアンプ部３０のセル３０ａのダイオード３６に第３の配線３７によって１個ずつ接続されている。
【００２２】
ソースアンプ部３０において、第１のソースアンプ３２、位相補償用のキャパシタンス３３及び第２のソースアンプ３４で１個のソースアンプ回路を構成しており、第１のソースアンプ３２はＰ型ＭＯＳトランジスタ、第２のソースアンプ３４はＮ型ＭＯＳトランジスタで構成されている。このように１個のソースアンプ回路を、キャパシタンス３３を挟んでＰ型ＭＯＳトランジスタとＮ型ＭＯＳトランジスタの二つに分けて配置し、それぞれの型のトランジスタを隣接するように配置することにより、基板１１がＰ−Ｓｕｂ型のウェハーである場合、その上にＰ型ＭＯＳトランジスタを構成する際に１個のＮ−ｗｅｌｌを複数のＰ型ＭＯＳトランジスタに対応するものとできる。したがって、Ｎ−ｗｅｌｌをＰ型ＭＯＳトランジスタのそれぞれに個別に設けた場合と比べて、Ｐ型ＭＯＳトランジスタの基板１１上に占める面積を小さくすることができ、ＬＣＤドライバＩＣ１０の小型化を図ることができる。
【００２３】
本実施形態において、バンプ４０は、ソースアンプ部３０のセル３０ａ３個ごとに３個設けられている。この３個のバンプ４０は、ソースアンプ部３０において第１のソースアンプ３２及び第２のソースアンプ３４、特に入力端子側を避けるように且つ方向ｄ１に平行に３列に設けられている。各列のバンプ４０は等間隔に配置されている。図３では、バンプ４０の各列はキャパシタンス３３、保護抵抗３５、ダイオード３６上に設けられている。ここで、バンプ４０のダイオード３６上の列を上段、保護抵抗３５上の列を中段、キャパシタンス３３上の列を下段とする。
【００２４】
このように構成することにより、バンプ４０を配置するのに必要な領域の方向ｄ１の幅を狭くすることができる。また、ＬＣＤドライバＩＣ１０が液晶パネル上に配置される際に、それぞれのバンプ４０に加わる力が均等となり、また第１のソースアンプ３２及び第２のソースアンプ３４には力が加わることがない。第１のソースアンプ３２及び第２のソースアンプ３４に力が加わると増幅度が変化するため、力の加わったものと加わっていないものとが生じると増幅度のばらつきにより液晶パネルに表示される画像の質が低下するおそれがあるが、本実施形態ではこれを避けることができる。
【００２５】
バンプ４０の大きさについて説明する。バンプ４０の、方向ｄ１の幅をａ、方向ｄ２の幅をｂとするとき、バンプ４０のソースアンプ部３０に接する部分の面積であるａ×ｂは液晶パネルに確実に信号を伝達するために２０００μｍ2以上、幅ａは２０μｍ以上が好ましい。
【００２６】
隣接する上段のバンプ４０と中段のバンプ４０の方向ｄ１のずれをｐ、中段のバンプ４０と下段のバンプの方向ｄ１のずれをｑとし、上段のバンプ４０と下段のバンプ４０の間隔をｒとする。これらの隣接する３個のバンプ４０は３個のソースアンプ部３０のセル３０ａ上に収まるように配置されている。バンプ４０をこのように配置することにより、バンプ４０のソースアンプ部３０に接する部分の面積を確保しつつ、第３の配線３７を方向ｄ１に大きく引き回さなくてよいため、第３の配線３７の配置に必要な領域を狭くすることができ、ＬＣＤドライバＩＣ１０の小型化を図ることができる。
【００２７】
本実施形態のＳＲＡＭ１２のセル１２ａのピッチの最小値から計算すると、３個分のセル３０ａの幅は３８μｍ以上でなければならない。また、第３の配線３７を、バンプ４０を避けて配置するために、ずれｐ、ｑ及び間隔ｒは４μｍ以上でなければならない。そのため、バンプ４０の幅ａが２０μｍである場合は、ずれｐ及びｑについてｐ＋ｑは３８−４−２０＝１４μｍ以下である。また、バンプ４０にかかる負荷をなるべく均一に分散させることができるようにずれｐ及びｑは等しいことが好ましいため、ずれｐ及びｑは７μｍが好ましい。
【００２８】
なお、ソースロジック１５のＤＡＣ２３側（出力側）には、ラッチ（不図示）が１段設けられている。ラッチは、液晶パネルにおいてあるライン（ラインＮ）の表示を行っている間、すなわちソースアンプ部３０がラインＮのアナログ信号を液晶パネルのラインＮのソース線に供給している間、その次のライン（ラインＮ＋１）のデジタル信号をＳＲＡＭ１２から受け取って保持する。
【００２９】
従来の各セルが一直線上に配置されていない場合は、ＳＲＡＭのセルに順にアクセスして例えば２４ビット単位でデジタル信号をソースロジックを介してラッチに保持するためラッチを２段設けなければならない。しかし、本実施形態では、上述のように各セル列においてセルが一直線上に配置されているため、１回のリードアクセスで一斉にＳＲＡＭ１２のすべてのセルからソースロジック１５にデジタル信号を供給することができる。そのため、ラッチを１段とすることができ、ＬＣＤドライバＩＣ１０の小型化を図ることができる。
【産業上の利用可能性】
【００３０】
本発明は、液晶表示装置を駆動するＬＣＤドライバＩＣに適用することができる。
【図面の簡単な説明】
【００３１】
【図１】は、本発明にかかるＬＣＤドライバＩＣの概略構成図である。
【図２】は、ＬＣＤドライバＩＣのソースロジック周辺の部分拡大図である。
【図３】は、ＬＣＤドライバＩＣのソースアンプ部周辺の部分拡大図である。
【図４】は、従来のＬＣＤドライバＩＣの概略構成図である。
【符号の説明】
【００３２】
１０      ＬＣＤドライバＩＣ
１１      基板
１２      ＳＲＡＭ
１２ａ    セル
１４      第１の配線
１５      ソースロジック
１５ａ    セル
１６      第２の配線
１８      ゲートドライバ
２０      ＤＡＣ部
２０ａ    セル
２２      レベルシフタ
２２ａ    セル
２３      ＤＡＣ
２３ａ    セル
３０      ソースアンプ部
３０ａ    セル
３２      第１のソースアンプ
３３      第２のソースアンプ
３４      保護抵抗
３５      ダイオード
３７      第３の配線
４０      バンプ
【図１】
2008233135.tif 000003
【図２】
2008233135.tif 000004
【図３】
2008233135.tif 000005
【図４】
2008233135.tif 000006