(57)【要約】【課題】画素の充電電荷量を一定に保持してそれぞれの画素が充電電荷量の不均衡によって発生する残像現象と残留電圧発生を防止することができる液晶表示装置を提供する。【解決手段】縦方向に配列された複数のデータ線と、前記データ線と交差するように横方向に配列された複数のゲート線と、前記データ線とは交差して、前記ゲート線とは平行に配列された複数の共通電圧線と、を含んだ液晶表示装置１００であって、複数のゲート線の奇数番目のゲート線は第１方向に延長され、複数のゲート線の偶数番目のゲート線は第１方向に対向する第２方向に延長され、複数の共通電圧線の奇数番目の共通電圧線は第２方向に延長され、複数の共通電圧線の偶数番目の共通電圧線は第１方向に延長される。【選択図】図２
2008276160.tif 000002
【特許請求の範囲】
【請求項１】
縦方向に配列された複数のデータ線と、
前記データ線と交差するように横方向に配列された複数のゲート線と、
前記データ線とは交差して、前記ゲート線とは平行に配列された複数の共通電圧線と、を含んだ液晶表示装置であって、
前記複数のゲート線の奇数番目のゲート線は第１方向に延長され、
前記複数のゲート線の偶数番目のゲート線は前記第１方向に対向する第２方向に延長され、
前記複数の共通電圧線の奇数番目の共通電圧線は前記第２方向に延長され、
前記複数の共通電圧線の偶数番目の共通電圧線は前記第１方向に延長されることを特徴とする液晶表示装置。
【請求項２】
前記奇数番目のゲート線は、第１方向にゲート電圧を伝達し、
前記偶数番目のゲート線は、第２方向にゲート電圧を伝達することを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記奇数番目の共通電圧線は、第２方向に共通電圧を伝達し、
前記偶数番目の共通電圧線は、第１方向に共通電圧を伝達することを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記第１方向は、データ線と垂直に配列されたゲート線と共通電圧線を介して、第１データ線から第ｍデータ線の方向にゲート電圧と共通電圧が伝達する方向であり、
前記第２方向は、データ線と垂直に配列されたゲート線と共通電圧線を介して、第ｍデータ線から第１データ線の方向にゲート電圧と共通電圧が伝達する方向であることを特徴とする請求項１に記載の液晶表示装置。
【請求項５】
前記第１方向は、データ線と垂直に配列されたゲート線と共通電圧線を介して、第ｍデータ線から第１データ線の方向にゲート電圧と共通電圧が伝達方向であり、
前記第２方向は、データ線と垂直に配列されたゲート線と共通電圧線を介して、第１データ線から第ｍデータ線の方向にゲート電圧と共通電圧が伝達する方向であることを特徴とする請求項１に記載の液晶表示装置。
【請求項６】
前記データ線、ゲート線及び共通電圧線に電気的に連結されてデータ電圧、ゲート電圧及び共通電圧が印加されて液晶を動作させる複数の画素をさらに含んでなることを特徴とする請求項１に記載の液晶表示装置。
【請求項７】
前記複数の画素は、
それぞれのデータ線とそれぞれのゲート線が直交する部分、
または、それぞれのデータ線とそれぞれ共通電圧線が直交する部分、に形成されることを特徴とする請求項６に記載の液晶表示装置。
【請求項８】
前記画素は、
前記データ線と画素電極との間に電気的に連結される薄膜トランジスタと、
前記画素電極と共通電極との間に電気的に連結される液晶素子と、
前記画素電極と共通電極との間に電気的に連結されるストレージキャパシタと、を含むことを特徴とする請求項６に記載の液晶表示装置。
【請求項９】
前記薄膜トランジスタは、
制御電極が前記ゲート線と電気的に連結し、
第１電極が前記データ線と電気的に連結し、
第２電極が前記画素電極と電気的に連結することを特徴とする請求項８に記載の液晶表示装置。
【請求項１０】
前記薄膜トランジスタは、制御電極にエネイブルゲート電圧が印加されると、ターンオンされることで、画素電極にデータ電圧を印加することを特徴とする請求項９に記載の液晶表示装置。
【請求項１１】
前記共通電極は、共通電圧線と電気的に連結することを特徴とする請求項８に記載の液晶表示装置。
【請求項１２】
前記複数の画素は、
ゲート線から伝達されるゲート電圧と、
前記ゲート線に対向する共通電圧線から伝達される共通電圧と、がお互いに印加により充電できなかった量を埋め合わせすることにより、複数の画素のそれぞれの充電量を一定に保持することを特徴とする請求項６に記載の液晶表示装置。
【請求項１３】
前記画素は、
第１方向に延長されたゲート線と、第２方向に延長された共通電圧線と、第１データ線と、電気的に連結し、
共通電圧の印加が遅延した場合、共通電圧の印加が始まるまでの充電できなかった量をゲート電圧の印加により充電し、
画素の充電量を一定に保持することを特徴とする請求項１２に記載の液晶表示装置。
【請求項１４】
前記画素は、
第１方向に延長されたゲート線と、第２方向に延長された共通電圧線と、第ｍデータ線と、電気的に連結し、
ゲート電圧の印加が遅延した場合、ゲート電圧の印加が始まるまでの充電できなかった量を共通電圧の印加により充電し、
画素の充電量を一定に保持することを特徴とする請求項１３に記載の液晶表示装置。
【請求項１５】
前記画素は、
第１方向に延長された共通電圧線と、第２方向に延長されたゲート線と、第１データ線と、電気的に連結し、
ゲート電圧の印加が遅延した場合、ゲート電圧の印加が始まるまでの充電できなかった量を共通電圧の印加により充電し、
画素の充電量を一定に保持することを特徴とする請求項１４に記載の液晶表示装置。
【請求項１６】
前記画素は、
第１方向に延長された共通電圧線と、第２方向に延長されたゲート線と、第ｍデータ線と、電気的に連結し、
共通電圧の印加が遅延した場合、共通電圧の印加が始まるまでの充電できなかった量をゲート電圧の印加により充電し、
画素の充電量を一定に保持することを特徴とする請求項１５に記載の液晶表示装置。
【請求項１７】
前記画素は、
第１方向に延長されたゲート線と、第２方向に延長された共通電圧線と、第１データ線と、電気的に連結し、
ゲート電圧の印加が遅延した場合、ゲート電圧の印加が始まるまでの充電できなかった量を共通電圧の印加により充電し、
画素の充電量を一定に保持することを特徴とする請求項１２に記載の液晶表示装置。
【請求項１８】
前記画素は、
第１方向に延長されたゲート線と、第２方向に延長された共通電圧線と、第ｍデータ線と、電気的に連結し、
共通電圧の印加が遅延した場合、共通電圧の印加が始まるまでの充電できなかった量をゲート電圧の印加により充電し、
画素の充電量を一定に保持することを特徴とする請求項１７に記載の液晶表示装置。
【請求項１９】
前記画素は、
第１方向に延長された共通電圧線と、第２方向に延長されたゲート線と、第１データ線と、電気的に連結し、
共通電圧の印加が遅延した場合、共通電圧の印加が始まるまでの充電できなかった量をゲート電圧の印加により充電し、
画素の充電量を一定に保持することを特徴とする請求項１８に記載の液晶表示装置。
【請求項２０】
前記画素は、
第１方向に延長された共通電圧線と、第２方向に延長されたゲート線と、第ｍデータ線と、電気的に連結し、
ゲート電圧の印加が遅延した場合、ゲート電圧の印加が始まるまでの充電できなかった量を共通電圧の印加により充電し、
画素の充電量を一定に保持することを特徴とする請求項１９に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、より詳しくは、それぞれの画素が持つ電荷の充電量を均衡にすることにより、パネルの残像発生を防止することができる液晶表示装置に関するものである。
【背景技術】
【０００２】
従来、液晶表示装置は、電界を用いて液晶の光透過率を調節することで、画像を表示する。このために液晶表示装置は、液晶素子がマトリックス状に配列される液晶表示パネルと、この液晶表示パネルを駆動するための駆動回路とを備える。図１のように従来の液晶表示装置１００は、液晶表示パネル１４０にデータ駆動部１２０のデータ線（Ｄａｔａ［１］乃至Ｄａｔａ［ｍ］）とゲート駆動部１１０のゲート線（Ｇａｔｅ［１］乃至Ｇａｔｅ［２ｎ］）を交差するように形成し、交差部には液晶素子ＣＬＣを駆動するための薄膜トランジスタ（ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ））が形成される。また、液晶表示パネルには、液晶素子ＣＬＣの電圧を保持するためのストレージキャパシタＣＳＴが形成される。液晶素子ＣＬＣは、画素電極１４１にデータ電圧が印加されて共通電圧の供給部１３０から共通電圧Ｖｃｏｍが印加される時、液晶層に発生する電界によって液晶分子の配列を変更することによって、透過する光の光量を調節したり光を遮断したりする。
【０００３】
液晶表示装置１００は、共通電圧線が液晶表示パネル内でショートした構造になっている。画素では、共通電圧が共通電極１４２に印加された状態で、ゲート電圧が入力されて画素電極１４１にデータ電圧が印加されると、共通電極１４２と画素電極１４１との間に電気的に連結されているストレージキャパシタＣＳＴに両方の電極差に相当する電荷量を充電する。しかし、ゲート電圧は、左側に位置する画素の画素電極から右側に位置する画素の画素電極に伝達する間に遅延現象が発生することによって、左側端の画素電極にデータ電圧が印加される時間と右側端の画素電極にデータ電圧が印加される時間との間に差が発生することになる。そして、画素電極に生じるような遅延現象を最小化するために、共通電圧は両端をショートさせることで、両端から共通電圧を印加することができるようになった。しかし、それぞれの画素の充電量は非対称性を有するようになる。充電量の不均衡によってパターンが変化する時に、残像現象が発生し、また、不要な充電量による残留電圧が発生するようになる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、前記のような従来の問題点を解決するためになされたものであって、その目的は、画素の充電電荷量を一定に保持して、それぞれの画素が充電電荷量の不均衡によって発生する残像現象と残留電圧発生を防止することができる液晶表示装置を提供することである。
【課題を解決するための手段】
【０００５】
上述の目的を達成するための本発明に係る液晶表示装置は、縦方向に配列された複数のデータ線と、前記データ線と交差するように横方向に配列され、奇数番目の線が第１方向に延長され、偶数番目の線が前記第１方向に対向する第２方向に延長された複数のゲート線及び前記データ線とは交差して、前記ゲート線とは平行に配列され、奇数番目の線は第２方向に延長され、偶数番目の線は前記第１方向に延長された複数の共通電圧線と、を含むことができる。
【０００６】
前記奇数番目のゲート線は、第１方向にゲート電圧が伝達され、偶数番目のゲート線は、第２方向にゲート電圧が伝達されてもよい。
【０００７】
前記奇数番目の共通電圧線は、第２方向に共通電圧が伝達され、偶数番目の共通電圧線は、第２方向に共通電圧が伝達されてもよい。
【０００８】
前記第１方向は、データ線と垂直に配列されたゲート線と共通電圧線を介して第１データ線の方から第ｍデータ線の方にゲート電圧と共通電圧が伝達する方向であり、前記第２方向は、データ線と垂直に配列されたゲート線と共通電圧線を介して第ｍデータ線の方から第１データ線の方にゲート電圧と共通電圧が伝達する方向であるとしてもよい。
【０００９】
前記第１方向は、データ線と垂直に配列されたゲート線と共通電圧線を介して第ｍデータ線の方から第１データ線の方にゲート電圧と共通電圧が伝達する方向であり、前記第２方向は、データ線と垂直に配列されたゲート線と共通電圧線を介して第１データ線の方から第ｍデータ線の方にゲート電圧と共通電圧が伝達する方向であるとしてもよい。
【００１０】
複数の画素は、前記データ線、ゲート線および共通電圧線と電気的に連結し、データ電圧、ゲート電圧および共通電圧が印加されることで、液晶を動作させることをさらに含むことができる。
【００１１】
前記複数の画素は、それぞれのデータ線とそれぞれのゲート線が直行する部分、または、それぞれのデータ線とそれぞれの共通電圧線が直交する部分に形成されてもよい。
【００１２】
前記画素は、前記データ線と画素電極との間に電気的に連結される薄膜トランジスタと、前記画素電極と共通電極との間に電気的に連結される液晶素子と、前記画素電極と前記共通電極との間に電気的に連結されるストレージキャパシタとを含むことができる。
【００１３】
前記薄膜トランジスタは、制御電極がゲート線に電気的に連結され、第１電極が前記データ線に電気的に連結され、第２電極が画素電極に電気的に連結されてもよい。
【００１４】
前記薄膜トランジスタは、制御電極にエネイブルゲート電圧が印加されると、ターンオンされることで、画素電極にデータ電圧を印加することができる。
【００１５】
前記共通電極は、共通電圧線に電気的に連結されてもよい。
【００１６】
前記複数の画素は、ゲート線から印加されるゲート電圧と、前記ゲート線に対向する共通電圧線から印加される共通電圧と、がお互いに印加により充電できなかった量を埋め合わせすることにより、複数の画素のそれぞれの充電量を一定に保持することができる。
【００１７】
前記画素は、第１方向に延長されたゲート線と、第２方向に延長された共通電圧線と、第１データ線と、に電気的に連結され、遅延して共通電圧が印加されると、共通電圧の印加が始まるまでの充電できなかった量をさらにゲート電圧の印加により充電されることで、画素の充電量を一定に保持することができる。
【００１８】
前記画素は、第１方向に延長されたゲート線と、第２方向に延長された共通電圧線と、第ｍデータ線と、に電気的に連結し、遅延してゲート電圧が印加されると、ゲート電圧の印加が始まるまでの充電できなかった量をさらに共通電圧の印加により充電されることで、画素の充電量を一定に保持することができる。
【００１９】
前記画素は、第１方向に延長された共通電圧線と、第２方向に延長されたゲート線と、第１データ線と、に電気的に連結し、遅延してゲート電圧が印加されると、ゲート電圧の印加が始まるまでの充電できなかった量をさらに共通電圧の印加により充電されることで、画素の充電量を一定に保持することができる。
【００２０】
前記画素は、第１方向に延長された共通電圧線と、第２方向に延長されたゲート線と、第ｍデータ線と、に電気的に連結し、遅延して共通電圧が印加されると、共通電圧の印加が始まるまでの充電できなかった量をさらにゲート電圧の印加により充電されることで、画素の充電量を一定に保持することができる。
【００２１】
前記画素は、第１方向に延長されたゲート線と、第２方向に延長された共通電圧線と、第１データ線と、に電気的に連結し、遅延してゲート電圧が印加されると、ゲート電圧の印加が始まるまでの充電できなかった量をさらに共通電圧の印加により充電されることで、画素の充電量を一定に保持することができる。
【００２２】
前記画素は、第１方向に延長されたゲート線と、第２方向に延長された共通電圧線と、第ｍデータ線と、に電気的に連結し、遅延して共通電圧が印加されると、共通電圧の印加が始まるまでの充電できなかった量をさらにゲート電圧の印加により充電されることで、画素の充電量を一定に保持することができる。
【００２３】
前記画素は、第１方向に延長された共通電圧線と、第２方向に延長されたゲート線と、第１データ線と、に電気的に連結し、遅延して共通電圧が印加されると、共通電圧の印加が始まるまでの充電できなかった量をさらにゲート電圧の印加により充電されることで、画素の充電量を一定に保持することができる。
【００２４】
前記画素は、第１方向に延長された共通電圧線と、第２方向に延長されたゲート線と、第ｍデータ線と、に電気的に連結し、遅延してゲート電圧が印加されると、ゲート電圧の印加が始まるまでの充電できなかった量をさらに共通電圧の印加により充電されることで、画素の充電量を一定に保持することができる。
【００２５】
前記のように本発明に係る液晶表示装置は、画素の充電電荷量を一定に保持してそれぞれの画素が充電電荷量の不均衡によって発生する残像現象と残留電圧発生を防止することができる。
【発明の効果】
【００２６】
本発明に係る液晶表示装置は、画素の充電電荷量を一定に保持して、それぞれの画素が充電電荷量の不均衡によって発生する残像現象と残留電圧発生を防止することができる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の属する技術分野の通常の知識を有する者が容易に実施できるように、この発明の実施形態について図面に基づいて説明する。
【００２８】
ここで、本発明において、類似の構成及び動作を有する部分について同様な図面符号を付けた。また、いずれかの部分が他の部分と電気的に連結（ｅｌｅｃｔｒｉｃａｌｌｙ  ｃｏｕｐｌｅｄ）されていることは、直接的に連結されている場合のみならず、その中間に他の素子を置いて間接的に連結されている場合も含む。
【００２９】
図２には、本発明の一実施形態に係る液晶表示装置が示されている。
【００３０】
図２に示すように、液晶表示装置は、ゲート駆動部１１０、データ駆動部１２０、共通電圧供給部１３０及び液晶表示パネル１４０を含むことができる。
【００３１】
ゲート駆動部１１０は、複数のゲート線Ｇａｔｅ［１］、Ｇａｔｅ［２］、…、Ｇａｔｅ［２ｎ］を介して液晶表示パネル１４０にゲート電圧を順次供給することができる。複数のゲート線Ｇａｔｅ［１］、Ｇａｔｅ［２］、…、Ｇａｔｅ［２ｎ］は、液晶表示パネル１４０の横方向に配列した画素とそれぞれ電気的に連結される。ゲート線Ｇａｔｅ［１］、Ｇａｔｅ［２］、…、Ｇａｔｅ［２ｎ］のうち奇数番目のゲート線は、第ｍデータ線Ｄａｔａ［ｍ］から第１データ線Ｄａｔａ［１］の方向に順次ゲート電圧を伝達し、偶数番目のゲート線は、第１データ線Ｄａｔａ［１］から第ｍデータ線Ｄａｔａ［ｍ］の方向に順次ゲート電圧を伝達する。すなわち、奇数番目のゲート線は、第ｍデータ線Ｄａｔａ［ｍ］と電気的に連結した画素から第１データ線Ｄａｔａ［１］と電気的に連結した画素にゲート電圧を順次印加し、偶数番目のゲート線は、第１データ線Ｄａｔａ［１］と電気的に連結した画素から第ｍデータ線Ｄａｔａ［ｍ］と電気的に連結した画素にゲート電圧を順次印加する。奇数番目のゲート線と電気的に連結された画素の中では、第ｍデータ線Ｄａｔａ［ｍ］と電気的に連結された画素にゲート電圧が印加されるまでの時間が一番短く、第１データ線Ｄａｔａ［１］と電気的に連結された画素にゲート電圧が印加されるまでの時間が一番長くなる。また、ゲート駆動部１１０からゲート電圧の伝達が始まる時間から、画素にゲート電圧が印加されるまでの時間を、ゲート電圧の遅延時間と示すことがある。偶数番目のゲート線と電気的に連結された画素の中では、第１データ線Ｄａｔａ［１］と電気的に連結された画素にゲート電圧が印加されるまでの時間が一番短く、第ｍデータ線Ｄａｔａ［ｍ］と電気的に連結された画素にゲート電圧が印加されるまでの時間が一番長くなる。
【００３２】
データ駆動部１２０は、複数のデータ線Ｄａｔａ［１］、Ｄａｔａ［２］、…、Ｄａｔａ［ｍ］を介して液晶表示パネル１４０にデータ電圧を順次供給することができる。複数のデータ線Ｄａｔａ［１］、Ｄａｔａ［２］、…、Ｄａｔａ［ｍ］は、液晶表示パネル１４０の縦方向に配列した画素とそれぞれ電気的に連結される。
【００３３】
共通電圧供給部１３０は、液晶セルの駆動時に基準電圧となる共通電圧Ｖｃｏｍを生成して、共通電圧線Ｖｃｏｍ＿ＯＬ、Ｖｃｏｍ＿ＥＬを介して供給することができる。共通電圧線Ｖｃｏｍ＿ＯＬ、Ｖｃｏｍ＿ＥＬは、液晶表示パネル１４０の横方向に配列した画素とそれぞれ電気的に連結される。共通電圧線Ｖｃｏｍ＿ＯＬ、Ｖｃｏｍ＿ＥＬのうち奇数番目のゲート線が連結する画素と連結する共通電圧線Ｖｃｏｍ＿ＯＬは、第１データ線Ｄａｔａ［１］から第ｍデータ線Ｄａｔａ［ｍ］の方向に順次共通電圧を伝達し、偶数番目のゲート線が連結する画素と連結する共通電圧線Ｖｃｏｍ＿ＥＬは、第ｍデータ線Ｄａｔａ［ｍ］から第１データ線Ｄａｔａ［１］の方向に順次共通電圧を伝達する。すなわち、共通電圧線Ｖｃｏｍ＿ＯＬは、第１データ線Ｄａｔａ［１］と電気的に連結した画素から第ｍデータ線Ｄａｔａ［ｍ］と電気的に連結した画素に共通電圧を順次印加し、共通電圧線Ｖｃｏｍ＿ＥＬは、第ｍデータ線Ｄａｔａ［ｍ］と電気的に連結した画素から第１データ線Ｄａｔａ［１］と電気的に連結した画素に共通電圧を順次印加する。共通電圧線Ｖｃｏｍ＿ＯＬと電気的に連結された画素の中では、第１データ線Ｄａｔａ［１］と電気的に連結された画素に共通電圧が印加されるまでの時間が一番短く、第ｍデータ線Ｄａｔａ［ｍ］と電気的に連結された画素に共通電圧が印加されるまでの時間が一番長くなる。また、共通電圧供給部１３０から共通電圧の伝達が始まる時間から、画素に共通電圧が印加されるまでの時間を、共通電圧の遅延時間と示すことがある。共通電圧線Ｖｃｏｍ＿ＥＬと電気的に連結された画素の中では、第１データ線Ｄａｔａ［１］と電気的に連結された画素に共通電圧が印加されるまでの時間が一番長く、第ｍデータ線Ｄａｔａ［ｍ］と電気的に連結された画素に共通電圧が印加されるまでの時間が一番短くなる。
【００３４】
液晶表示パネル１４０は、横方向に配列されている複数のゲート線Ｇａｔｅ［１］、Ｇａｔｅ［２］、…、Ｇａｔｅ［２ｎ］及び共通電圧線Ｖｃｏｍ＿ＯＬ、Ｖｃｏｍ＿ＥＬと、縦方向に配列される複数のデータ線Ｄａｔａ［１］、Ｄａｔａ［２］、…、Ｄａｔａ［ｍ］とを含み、画素Ｐ（Ｐｉｘｅｌ）は、複数のゲート線Ｇａｔｅ［１］、Ｇａｔｅ［２］、…、Ｇａｔｅ［２ｎ］と、共通電圧線Ｖｃｏｍ＿ＯＬ、Ｖｃｏｍ＿ＥＬ及び複数のデータ線Ｄａｔａ［１］、Ｄａｔａ［２］、…、Ｄａｔａ［ｍ］によって定義される。
【００３５】
ここで、画素Ｐは、隣り合う２つのゲート線（または、共通電圧線）と隣り合う２つのデータ線によって定義される画素領域に形成できる。勿論、上述のように、ゲート線Ｇａｔｅ［１］、Ｇａｔｅ［２］、…、Ｇａｔｅ［２ｎ］はゲート駆動部１１０からのゲート電圧を伝達し、データ線Ｄａｔａ［１］、Ｄａｔａ［２］、…、Ｄａｔａ［ｍ］はデータ駆動部１２０からのデータ電圧を伝達し、共通電圧線Ｖｃｏｍ＿ＯＬ、Ｖｃｏｍ＿ＥＬは共通電圧駆動部１３０からの共通電圧を伝達する。
【００３６】
図３には、図２の液晶表示装置の画素を等価回路に示した回路図が描写されている。
【００３７】
図３の液晶表示装置の画素は、薄膜トランジスタＴＦＴ、液晶素子ＣＬＣ及びストレージキャパシタＣＳＴを含んでなる。
【００３８】
薄膜トランジスタＴＦＴでは、ゲート電極がゲート線Ｇａｔｅ［１］、Ｇａｔｅ［２］、…、Ｇａｔｅ［２ｎ］と電気的に連結し、第１電極（ドレイン電極またはソース電極）がデータ線Ｄａｔａ［１］、Ｄａｔａ［２］、…、Ｄａｔａ［ｍ］と電気的に連結し、第２電極（ソース電極またはドレイン電極）が画素電極１４１と電気的に連結する。薄膜トランジスタＴＦＴは、ゲート電極にハイレベルのゲート電圧が印加されると、ターンオンされることで、データ線Ｄａｔａ［１］、Ｄａｔａ［２］、…、Ｄａｔａ［ｍ］から伝達されるデータ電圧を画素電極１４１に印加する。
【００３９】
液晶素子ＣＬＣでは、第１電極が画素電極１４１と電気的に連結し、第２電極が共通電極１４２と電気的に連結する。液晶素子ＣＬＣは、画素電極１４１にデータ電圧が印加されて共通電圧供給部１３０から共通電圧Ｖｃｏｍが印加される時、液晶層に発生した電界によって液晶分子の配列が変更されることにより、透過する光の光量を調節したり光を遮断したりする。
【００４０】
ストレージキャパシタＣＳＴでは、第１電極が画素電極１４１と電気的に連結し、第２電極が共通電極１４２と電気的に連結する。すなわち、ストレージキャパシタＣＳＴは液晶素子ＣＬＣと並列に連結される。薄膜トランジスタＴＦＴのゲート電極にハイレベルのゲート電圧が印加され、薄膜トランジスタＴＦＴがターンオンされることで、画素電極１４１にデータ電圧が印加されると、ストレージキャパシタＣＳＴは画素電極１４１と共通電極１４２との電圧差に相当する電荷量を充電する。薄膜トランジスタＴＦＴのゲート電極にローレベルのゲート電圧が印加され、薄膜トランジスタＴＦＴがターンオフされていた期間に、ストレージキャパシタＣＳＴに充電された電荷量が画素電極１４１に供給されることによって、液晶の駆動が保持される。ストレージキャパシタＣＳＴの充電量は、画素電極１４１と共通電極１４２との電圧差によって決定される。
【００４１】
図４ａと図４ｂには、図２に示された液晶表示装置の画素と電気的に連結したデータ線と画素の充電量との関係を示したグラフが示されている。
【００４２】
図４ａは、奇数番目のゲート線Ｇａｔｅ［１］、Ｇａｔｅ［３］、…、Ｇａｔｅ［２ｎ−１］と電気的に連結した奇数番目の画素の充電量を示したグラフが示されている。奇数番目の画素は、縦方向に配列されたデータ線Ｄａｔａ［１］、Ｄａｔａ［２］、…、Ｄａｔａ［ｍ］と、横方向に配列された奇数番目のゲート線Ｇａｔｅ［１］、Ｇａｔｅ［３］、…、Ｇａｔｅ［２ｎ−１］と、横方向に配列されてゲート線と対向に延長された共通電圧線Ｖｃｏｍ＿ＯＬと、電気的に連結される。
【００４３】
奇数番目の画素の充電量において、第１データ線Ｄａｔａ［１］と電気的に連結された画素にゲート電圧が印加されるまでの時間は、他のデータ線Ｄａｔａ［２］、Ｄａｔａ［３］、…、Ｄａｔａ［ｍ］と電気的に連結された画素にゲート電圧が印加されるまでの時間より長くなり、第１データ線Ｄａｔａ［１］と電気的に連結された画素に共通電圧が印加されるまでの時間は、他のデータ線Ｄａｔａ［２］、Ｄａｔａ［３］、…、Ｄａｔａ［ｍ］と電気的に連結された画素に共通電圧が印加されるまでの時間より短くなる。そして、第ｍデータ線Ｄａｔａ［ｍ］と電気的に連結された画素にゲート電圧が印加されるまでの時間は、他のデータ線Ｄａｔａ［１］、Ｄａｔａ［２］、…、Ｄａｔａ［ｍ−１］と電気的に連結された画素にゲート電圧が印加されるまでの時間より短くなり、第ｍデータ線Ｄａｔａ［ｍ］と電気的に連結された画素に共通電圧が印加されるまでの時間は、他のデータ線Ｄａｔａ［１］、Ｄａｔａ［２］、…、Ｄａｔａ［ｍ−１］と電気的に連結された画素に共通電圧が印加されるまでの時間より長くなる。この時、共通電圧線Ｖｃｏｍ＿ＯＬと奇数番目のゲート線Ｇａｔｅ［１］、Ｇａｔｅ［３］、…、Ｇａｔｅ［２ｎ−１］では、第１データ線Ｄａｔａ［１］と電気的に連結された画素にゲート電圧が印加されるまでの時間と第ｍデータ線Ｄａｔａ［ｍ］と電気的に連結された画素にゲート電圧が印加されるまでの時間との差と、第１データ線Ｄａｔａ［１］と電気的に連結された画素に共通電圧が印加されるまでの時間と第ｍデータ線Ｄａｔａ［ｍ］と電気的に連結された画素に共通電圧が印加されるまでの時間との差は同一である。すなわち、第１データ線Ｄａｔａ［１］と電気的に連結された画素部にゲート電圧が印加されるまでの時間は共通電圧が印加されるまでの時間が補い、第ｍデータ線Ｄａｔａ［ｍ］と電気的に連結された画素部に共通電圧が印加されるまでの時間はゲート電圧が印加されるまでの時間が補い、それぞれの画素はゲート電圧が印加されるまでの時間と共通電圧が印加されるまでの時間がお互いに埋め合わせをして同一な充電量を有するようになる。同一な充電量を有するようになる画素は、パネルの画素充電量が不均一なために起こる残像現象と残留電圧を防止することができる。そして、共通電圧線Ｖｃｏｍ＿ＯＬと奇数番目のゲート線Ｇａｔｅ［１］、Ｇａｔｅ［３］、…、Ｇａｔｅ［２ｎ−１］は、同一のメタルラインを用いて形成するので、距離による遅延時間は同一になる。
【００４４】
図４ｂは、偶数番目のゲート線Ｇａｔｅ［２］、Ｇａｔｅ［４］、…、Ｇａｔｅ［２ｎ］と電気的に連結した偶数番目の画素の充電量を示したグラフが示されている。偶数番目の画素は、縦方向に配列されたデータ線Ｄａｔａ［１］、Ｄａｔａ［２］、…、Ｄａｔａ［ｍ］と、横方向に配列された偶数番目のゲート線Ｇａｔｅ［２］、Ｇａｔｅ［４］、…、Ｇａｔｅ［２ｎ］と、横方向に配列されてゲート線と対向に延長された偶数番目の共通電圧線Ｖｃｏｍ＿ＥＬと、電気的に連結される。
【００４５】
偶数番目の画素の充電量において、第１データ線Ｄａｔａ［１］と電気的に連結された画素にゲート電圧が印加されるまでの時間は、他のデータ線Ｄａｔａ［２］、Ｄａｔａ［３］、…、Ｄａｔａ［ｍ］と電気的に連結された画素にゲート電圧が印加されるまでの時間より短くなり、第１データ線Ｄａｔａ［１］と電気的に連結された画素に共通電圧が印加されるまでの時間は、他のデータ線Ｄａｔａ［２］、Ｄａｔａ［３］、…、Ｄａｔａ［ｍ］と電気的に連結された画素に共通電圧が印加されるまでの時間より長くなる。そして、第ｍデータ線Ｄａｔａ［ｍ］と電気的に連結された画素にゲート電圧が印加されるまでの時間は、他のデータ線Ｄａｔａ［１］、Ｄａｔａ［２］、…、Ｄａｔａ［ｍ−１］と電気的に連結された画素にゲート電圧が印加されるまでの時間より長くなり、第ｍデータ線Ｄａｔａ［ｍ］と電気的に連結された画素に共通電圧が印加されるまでの時間は、他のデータ線Ｄａｔａ［１］、Ｄａｔａ［２］、…、Ｄａｔａ［ｍ−１］と電気的に連結された画素に共通電圧が印加されるまでの時間より短くなる。この時、共通電圧線Ｖｃｏｍ＿ＥＬと偶数番目のゲート線Ｇａｔｅ［２］、Ｇａｔｅ［４］、…、Ｇａｔｅ［２ｎ］では、第１データ線Ｄａｔａ［１］と電気的に連結された画素にゲート電圧が印加されるまでの時間と第ｍデータ線Ｄａｔａ［ｍ］と電気的に連結された画素にゲート電圧が印加されるまでの時間との差と、第１データ線Ｄａｔａ［１］と電気的に連結された画素に共通電圧が印加されるまでの時間と第ｍデータ線Ｄａｔａ［ｍ］と電気的に連結された画素に共通電圧が印加されるまでの時間との差は同一である。すなわち、第１データ線Ｄａｔａ［１］と電気的に連結された画素に共通電圧が印加されるまでの時間はゲート電圧が印加されるまでの時間が補い、第ｍデータ線Ｄａｔａ［ｍ］と電気的に連結された画素にゲート電圧が印加されるまでの時間は共通電圧が印加されるまでの時間が補い、それぞれの画素はゲート電圧が印加されるまでの時間と共通電圧が印加されるまでの時間がお互いに埋め合わせをして同一な充電量を有するようになる。同一な充電量を有するようになる画素は、パネルの画素充電量が不均一なために起こる残像現象と残留電圧を防止することができる。そして、共通電圧線Ｖｃｏｍ＿ＥＬと偶数番目のゲート線Ｇａｔｅ［２］、Ｇａｔｅ［４］、…、Ｇａｔｅ［２ｎ］は、同一のメタルラインを用いて形成するので、距離による遅延時間は同一になる。
【００４６】
図５には、本発明の他の実施形態に係る液晶表示装置が示されている。
【００４７】
図５に示すように、液晶表示装置は、ゲート駆動部１１０、データ駆動部１２０、共通電圧供給部１３０及び液晶表示パネル１４０を含むことができる。
【００４８】
ゲート駆動部１１０は、複数のゲート線Ｇａｔｅ［１］、Ｇａｔｅ［２］、…、Ｇａｔｅ［２ｎ］を介して液晶表示パネル１４０にゲート電圧を順次供給することができる。複数のゲート線Ｇａｔｅ［１］、Ｇａｔｅ［２］、…、Ｇａｔｅ［２ｎ］は、液晶表示パネル１４０の横方向に配列した画素とそれぞれ電気的に連結される。ゲート線Ｇａｔｅ［１］、Ｇａｔｅ［２］、…、Ｇａｔｅ［２ｎ］のうち奇数番目のゲート線は、第１データ線Ｄａｔａ［１］から第ｍデータ線Ｄａｔａ［ｍ］の方向に順次ゲート電圧を伝達し、偶数番目のゲート線は第ｍデータ線Ｄａｔａ［ｍ］から第１データ線Ｄａｔａ［１］の方向に順次ゲート電圧を伝達する。すなわち、奇数番目のゲート線は、第１データ線Ｄａｔａ［１］と電気的に連結した画素から第ｍデータ線Ｄａｔａ［ｍ］と電気的に連結した画素にゲート電圧を順次印加し、偶数番目のゲート線は第ｍデータ線Ｄａｔａ［ｍ］と電気的に連結した画素から第１データ線Ｄａｔａ［１］と電気的に連結した画素にゲート電圧を順次印加する。奇数番目のゲート線と電気的に連結された画素の中では、第１データ線Ｄａｔａ［１］と電気的に連結された画素にゲート電圧が印加されるまでの時間が一番短く、第ｍデータ線Ｄａｔａ［ｍ］と電気的に連結された画素にゲート電圧が印加されるまでの時間が一番長くなる。偶数番目のゲート線と電気的に連結された画素の中では、第１データ線Ｄａｔａ［１］と電気的に連結された画素にゲート電圧が印加されるまでの時間が一番長く、第ｍデータ線Ｄａｔａ［ｍ］と電気的に連結された画素にゲート電圧が印加されるまでの時間が一番短くなる。
【００４９】
データ駆動部１２０は、複数のデータ線Ｄａｔａ［１］、Ｄａｔａ［２］、…、Ｄａｔａ［ｍ］を介して液晶表示パネル１４０にデータ電圧を順次供給することができる。複数のデータ線Ｄａｔａ［１］、Ｄａｔａ［２］、…、Ｄａｔａ［ｍ］は、液晶表示パネル１４０の縦方向に配列した画素とそれぞれ電気的に連結される。
【００５０】
共通電圧供給部１３０は、液晶セルの駆動時に基準電圧となる共通電圧Ｖｃｏｍを生成して、共通電圧線Ｖｃｏｍ＿ＯＬ、Ｖｃｏｍ＿ＥＬを介して供給することができる。共通電圧線Ｖｃｏｍ＿ＯＬ、Ｖｃｏｍ＿ＥＬは、液晶表示パネル１４０の横方向に配列した画素とそれぞれ電気的に連結される。共通電圧線Ｖｃｏｍ＿ＯＬ、Ｖｃｏｍ＿ＥＬのうち奇数番目のゲート線が連結する画素と連結する共通電圧線Ｖｃｏｍ＿ＯＬは、第ｍデータ線Ｄａｔａ［ｍ］から第１データ線Ｄａｔａ［１］の方向に順次共通電圧を伝達し、偶数番目のゲート線が連結する画素と連結する共通電圧線Ｖｃｏｍ＿ＥＬは、第１データ線Ｄａｔａ［１］から第ｍデータ線Ｄａｔａ［ｍ］の方向に順次共通電圧を伝達する。すなわち、共通電圧線Ｖｃｏｍ＿ＯＬは、第ｍデータ線Ｄａｔａ［ｍ］と電気的に連結した画素から第１データ線Ｄａｔａ［１］と電気的に連結した画素に共通電圧を順次印加し、共通電圧線Ｖｃｏｍ＿ＥＬは、第１データ線Ｄａｔａ［１］と電気的に連結した画素から第ｍデータ線Ｄａｔａ［ｍ］と電気的に連結した画素に共通電圧を順次印加する。共通電圧線Ｖｃｏｍ＿ＯＬと電気的に連結された画素の中では、第１データ線Ｄａｔａ［１］と電気的に連結された画素に共通電圧が印加されるまでの時間が一番長く、第ｍデータ線Ｄａｔａ［ｍ］と電気的に連結された画素に共通電圧が印加されるまでの時間が一番短くなる。共通電圧線Ｖｃｏｍ＿ＥＬと電気的に連結された画素の中では、第１データ線Ｄａｔａ［１］と電気的に連結された画素に共通電圧が印加されるまでの時間が一番短く、第ｍデータ線Ｄａｔａ［ｍ］と電気的に連結された画素に共通電圧が印加されるまでの時間が一番長くなる。
【００５１】
液晶表示パネル１４０は、横方向に配列されている複数のゲート線Ｇａｔｅ［１］、Ｇａｔｅ［２］、…、Ｇａｔｅ［２ｎ］及び共通電圧線Ｖｃｏｍ＿ＯＬ、Ｖｃｏｍ＿ＥＬと、縦方向に配列される複数のデータ線Ｄａｔａ［１］、Ｄａｔａ［２］、…、Ｄａｔａ［ｍ］とを含み、画素Ｐ（Ｐｉｘｅｌ）は、複数のゲート線Ｇａｔｅ［１］、Ｇａｔｅ［２］、…、Ｇａｔｅ［２ｎ］、共通電圧線Ｖｃｏｍ＿ＯＬ、Ｖｃｏｍ＿ＥＬ及び複数のデータ線Ｄａｔａ［１］、Ｄａｔａ［２］、…、Ｄａｔａ［ｍ］によって定義される。
【００５２】
ここで、画素Ｐは、隣り合う２つのゲート線（または、共通電圧線）と隣り合う２つのデータ線によって定義される画素領域に形成される。勿論、上述のように、ゲート線Ｇａｔｅ［１］、Ｇａｔｅ［２］、…、Ｇａｔｅ［２ｎ］はゲート駆動部１１０からゲート電圧を伝達し、データ線Ｄａｔａ［１］、Ｄａｔａ［２］、…、Ｄａｔａ［ｍ］はデータ駆動部１２０からのデータ電圧を伝達し、共通電圧線Ｖｃｏｍ＿ＯＬ、Ｖｃｏｍ＿ＥＬは共通電圧駆動部１３０からの共通電圧を伝達する。
【００５３】
図６には、図５の液晶表示装置の画素を等価回路に示した回路図が描写れている。
【００５４】
図６の液晶表示装置の画素は、薄膜トランジスタＴＦＴ、液晶素子ＣＬＣ及びストレージキャパシタＣＳＴを含んでなる。
【００５５】
薄膜トランジスタＴＦＴでは、ゲート電極がゲート線Ｇａｔｅ［１］、Ｇａｔｅ［２］、…、Ｇａｔｅ［２ｎ］と電気的に連結し、第１電極（ドレイン電極またはソース電極）がデータ線Ｄａｔａ［１］、Ｄａｔａ［２］、…、Ｄａｔａ［ｍ］と電気的に連結し、第２電極（ソース電極またはドレイン電極）が画素電極１４１と電気的に連結する。薄膜トランジスタＴＦＴは、ゲート電極にハイレベルのゲート電圧が印加されると、ターンオンされることで、データ線Ｄａｔａ［１］、Ｄａｔａ［２］、…、Ｄａｔａ［ｍ］から伝達されるデータ電圧を画素電極１４１に印加する。
【００５６】
液晶素子ＣＬＣでは、第１電極が画素電極１４１と電気的に連結し、第２電極が共通電極１４２と電気的に連結する。液晶素子ＣＬＣは、画素電極１４１にデータ電圧が印加されて共通電圧供給部１３０から共通電圧Ｖｃｏｍが印加される時、液晶層に発生した電界によって液晶分子の配列が変更されることによって、透過する光の光量を調節したり光を遮断したりする。
【００５７】
ストレージキャパシタＣＳＴでは、第１電極が画素電極１４１と電気的に連結し、第２電極が共通電極１４２と電気的に連結する。すなわち、ストレージキャパシタＣＳＴは液晶素子ＣＬＣと並列に連結される。薄膜トランジスタＴＦＴのゲート電極にハイレベルのゲート電圧が印加され、薄膜トランジスタＴＦＴがターンオンされることで、画素電極１４１にデータ電圧が印加されると、ストレージキャパシタＣＳＴは画素電極１４１と共通電極１４２との電圧差に相当する電荷量を充電する。薄膜トランジスタＴＦＴのゲート電極にローレベルのゲート電圧が印加され、薄膜トランジスタＴＦＴがターンオフされていた期間に、ストレージキャパシタＣＳＴに充電された電荷量が画素電極１４１に供給されることによって、液晶の駆動が保持される。ストレージキャパシタＣＳＴの充電量は、画素電極１４１と共通電極１４２との電圧差によって決定される。
【００５８】
図７ａと図７ｂには、図５に示された液晶表示装置の画素と電気的に連結したデータ線と画素の充電量との関係を示したグラフが示されている。
【００５９】
図７ａは、奇数番目のゲート線Ｇａｔｅ［１］、Ｇａｔｅ［３］、…、Ｇａｔｅ［２ｎ−１］と電気的に連結した奇数番目の画素の充電量を示したグラフが示されている。奇数番目の画素は、縦方向に配列されたデータ線Ｄａｔａ［１］、Ｄａｔａ［２］、…、Ｄａｔａ［ｍ］と、横方向に配列された奇数番目のゲート線Ｇａｔｅ［１］、Ｇａｔｅ［３］、…、Ｇａｔｅ［２ｎ−１］と、横方向に配列されてゲート線に対向する方向に延長された共通電圧線Ｖｃｏｍ＿ＯＬと、電気的に連結される。
【００６０】
奇数番目の画素の充電量において、第１データ線Ｄａｔａ［１］と電気的に連結された画素にゲート電圧が印加されるまでの時間は、他のデータ線Ｄａｔａ［２］、Ｄａｔａ［３］、…、Ｄａｔａ［ｍ］と電気的に連結された画素にゲート電圧が印加されるまでの時間より短くなり、第１データ線Ｄａｔａ［１］と電気的に連結された画素に共通電圧が印加されるまでの時間は、他のデータ線Ｄａｔａ［２］、Ｄａｔａ［３］、…、Ｄａｔａ［ｍ］と電気的に連結された画素に共通電圧が印加されるまでの時間より長くなる。そして、第ｍデータ線Ｄａｔａ［ｍ］と電気的に連結された画素にゲート電圧が印加されるまでの時間は、他のデータ線Ｄａｔａ［１］、Ｄａｔａ［２］、…、Ｄａｔａ［ｍ−１］と電気的に連結された画素にゲート電圧が印加されるまでの時間より長くなり、第ｍデータ線Ｄａｔａ［ｍ］と電気的に連結された画素に共通電圧が印加されるまでの時間は、他のデータ線Ｄａｔａ［１］、Ｄａｔａ［２］、…、Ｄａｔａ［ｍ−１］と電気的に連結された画素に共通電圧が印加されるまでの時間より短くなる。この時、共通電圧線Ｖｃｏｍ＿ＯＬと奇数番目のゲート線Ｇａｔｅ［１］、Ｇａｔｅ［３］、…、Ｇａｔｅ［２ｎ−１］では、第１データ線Ｄａｔａ［１］と電気的に連結された画素にゲート電圧が印加されるまでの時間と第ｍデータ線Ｄａｔａ［ｍ］と電気的に連結された画素にゲート電圧が印加されるまでの時間との差と、第１データ線Ｄａｔａ［１］と電気的に連結された画素に共通電圧が印加されるまでの時間と第ｍデータ線Ｄａｔａ［ｍ］と電気的に連結された画素に共通電圧が印加されるまでの時間との差は同一である。すなわち、第１データ線Ｄａｔａ［１］と電気的に連結された画素に共通電圧が印加されるまでの時間はゲート電圧が印加されるまでの時間が補い、第ｍデータ線Ｄａｔａ［ｍ］と電気的に連結された画素にゲート電圧が印加されるまでの時間は共通電圧が印加されるまでの時間が補い、それぞれの画素はゲート電圧が印加されるまでの時間と共通電圧が印加されるまでの時間がお互いに埋め合わせをして同一な充電量を有するようになる。同一な充電量を有するようになる画素はパネルの画素充電量が不均一なために起こる残像現象と残留電圧を防止することができる。そして、共通電圧線Ｖｃｏｍ＿ＯＬと奇数番目のゲート線Ｇａｔｅ［１］、Ｇａｔｅ［３］、…、Ｇａｔｅ［２ｎ−１］は、同一のメタルラインを用いて形成するので、距離による遅延時間は同一になる。
【００６１】
図７ｂは、偶数番目のゲート線Ｇａｔｅ［２］、Ｇａｔｅ［４］、…、Ｇａｔｅ［２ｎ］と電気的に連結した偶数番目の画素の充電量を示したグラフが示されている。偶数番目の画素は、縦方向に配列されたデータ線Ｄａｔａ［１］、Ｄａｔａ［２］、…、Ｄａｔａ［ｍ］と、横方向に配列された偶数番目のゲート線Ｇａｔｅ［２］、Ｇａｔｅ［４］、…、Ｇａｔｅ［２ｎ］と、横方向に配列されると、ゲート線に対向する方向に延長された偶数番目の共通電圧線Ｖｃｏｍ＿ＥＬと、電気的に連結される。
【００６２】
偶数番目の画素の充電量において、第１データ線Ｄａｔａ［１］と電気的に連結された画素にゲート電圧が印加されるまでの時間は、他のデータ線Ｄａｔａ［２］、Ｄａｔａ［３］、…、Ｄａｔａ［ｍ］と電気的に連結された画素にゲート電圧が印加されるまでの時間より長くなり、第１データ線Ｄａｔａ［１］と電気的に連結された画素に共通電圧が印加されるまでの期間は、他のデータ線Ｄａｔａ［２］、Ｄａｔａ［３］、…、Ｄａｔａ［ｍ］と電気的に連結された画素に共通電圧が印加されるまでの時間より短くなる。そして、第ｍデータ線Ｄａｔａ［ｍ］と電気的に連結された画素にゲート電圧が印加されるまでの時間は、他のデータ線Ｄａｔａ［１］、Ｄａｔａ［２］、…、Ｄａｔａ［ｍ−１］と電気的に連結された画素にゲート電圧が印加されるまでの時間より短くなり、第ｍデータ線Ｄａｔａ［ｍ］と電気的に連結された画素に共通電圧が印加されるまでの時間は他のデータ線Ｄａｔａ［１］、Ｄａｔａ［２］、…、Ｄａｔａ［ｍ−１］と電気的に連結された画素に共通電圧が印加されるまでの時間より長くなる。この時、共通電圧線Ｖｃｏｍ＿ＥＬと偶数番目のＧａｔｅ［２］、Ｇａｔｅ［４］、…、Ｇａｔｅ［２ｎ］では、第１データ線Ｄａｔａ［１］と電気的に連結された画素にゲート電圧が印加されるまでの時間と第ｍデータ線Ｄａｔａ［ｍ］と電気的に連結された画素にゲート電圧が印加されるまでの時間との差と、第１データ線Ｄａｔａ［１］と電気的に連結された画素に共通電圧が印加されるまでの時間と第ｍデータ線Ｄａｔａ［ｍ］と電気的に連結された画素に共通電圧が印加されるまでの時間との差は同一である。すなわち、第１データ線Ｄａｔａ［１］と電気的に連結された画素にゲート電圧が印加されるまでの時間は共通電圧が印加されるまでの時間が補い、第ｍデータ線Ｄａｔａ［ｍ］と電気的に連結された画素に共通電圧が印加されるまでの時間はゲート電圧が印加されるまでの時間が補い、それぞれの画素はゲート電圧が印加されるまでの時間と共通電圧が印加されるまでの時間がお互いに埋め合わせをして同一な充電量を有するようになる。同一な充電量を有するようになる画素は、パネルの画素充電量が不均一なために起こる残像現象と残留電圧を防止することができる。そして、共通電圧線Ｖｃｏｍ＿ＥＬと偶数番目のゲート線Ｇａｔｅ［２］、Ｇａｔｅ［４］、…、Ｇａｔｅ［２ｎ］は、同一のメタルラインを用いて形成するので、距離による遅延時間は同一になる。
【００６３】
以上、本発明は、上述した特定の好適な実施例に限定されるものではなく、特許請求範囲から請求する本発明の基本概念に基づき、当該技術分野における通常の知識を有する者であれば、様々な実施変形が可能であり、そのような変形は本発明の特許請求範囲に属するものである。
【産業上の利用可能性】
【００６４】
本発明の液晶表示装置は、画素の充電電荷量を一定に保持して、それぞれの画素が充電電荷量の不均衡によって発生する残像現象と残留電圧発生を防止することができる。
【図面の簡単な説明】
【００６５】
【図１】従来の液晶表示装置を示したブロック図である。
【図２】本発明の一実施形態による液晶表示装置を示したブロック図である。
【図３】図２の液晶表示装置の画素を等価回路で示した回路図である。
【図４ａ】図２の液晶表示装置の画素と電気的に連結されたデータ線と画素の充電量との関係を示したグラフである。
【図４ｂ】図２の液晶表示装置の画素と電気的に連結されたデータ線と画素の充電量との関係を示したグラフである。
【図５】本発明の他の実施形態による液晶表示装置を示したブロック図である。
【図６】図５の液晶表示装置の画素を等価回路で示した回路図である。
【図７ａ】図５の液晶表示装置の画素と電気的に連結されたデータ線と画素の充電量との関係を示したグラフである。
【図７ｂ】図５の液晶表示装置の画素と電気的に連結されたデータ線と画素の充電量との関係を示したグラフである。
【符号の説明】
【００６６】
１００  液晶表示装置、
１１０  ゲート駆動部、
１２０  データ駆動部、
１３０  共通電圧供給部、
１４０  液晶表示パネル、
ＴＦＴ  薄膜トランジスタ、
ＣＬＣ  液晶素子、
ＣＳＴ  ストレージキャパシタ、
１４１  画素電極、
１４２  共通電極。
【図１】
2008276160.tif 000003
【図２】
2008276160.tif 000004
【図３】
2008276160.tif 000005
【図４ａ】
2008276160.tif 000006
【図４ｂ】
2008276160.tif 000007
【図５】
2008276160.tif 000008
【図６】
2008276160.tif 000009
【図７ａ】
2008276160.tif 000010
【図７ｂ】
2008276160.tif 000011