(57)【要約】【課題】デッドタイムの増加を抑制すると共に処理前の薄膜半導体基板の汚染を抑制した薄膜半導体基板の製造装置を提供すること。【解決手段】内部に薄膜半導体基板を収納可能であると共に内部雰囲気をそれぞれ独立して制御可能な第１及び第２バッファチャンバ１３、１４と、第１バッファチャンバ１３の内部雰囲気を制御する第１雰囲気制御手段１５と、第２バッファチャンバ１４の内部雰囲気を制御する第２雰囲気制御手段１６と、第１及び第２バッファチャンバ１３、１４とアニール室１１との間で薄膜半導体基板を搬送する第１搬送ロボット２６とを備える。【選択図】図１
2008270339.tif 000002
【特許請求の範囲】
【請求項１】
薄膜半導体基板に処理を施す処理室を有する薄膜半導体基板の製造装置であって、
内部に前記薄膜半導体基板を収納可能であると共に内部雰囲気をそれぞれ独立して制御可能な第１及び第２バッファチャンバと、
前記第１バッファチャンバの内部雰囲気を制御する第１雰囲気制御手段と、
前記第２バッファチャンバの内部雰囲気を制御する第２雰囲気制御手段と、
前記第１及び第２バッファチャンバと前記処理室との間で前記薄膜半導体基板を搬送する搬送手段とを備えることを特徴とする薄膜半導体基板の製造装置。
【請求項２】
前記第２バッファチャンバの容量が、前記第１バッファチャンバの容量よりも小さいことを特徴とする請求項１に記載の薄膜半導体基板の製造装置。
【請求項３】
前記第１搬送手段が、前記処理室で処理された前記薄膜半導体基板を前記第２バッファチャンバに搬送することを特徴とする請求項２に記載の薄膜半導体基板の製造装置。
【請求項４】
前記第１バッファが、間隔をあけて複数重ねて前記薄膜半導体基板を収納可能な収納部と、該収納部を前記複数の薄膜半導体基板の重ね方向で移動させる移動手段とを備えることを特徴とする請求項１から３のいずれか１項に記載の薄膜半導体基板の製造装置。
【請求項５】
前記第１及び第２バッファチャンバと外部との間で前記薄膜半導体基板を搬送する他の搬送手段を備えることを特徴とする請求項１から４のいずれか１項に記載の薄膜半導体基板の製造装置。
【請求項６】
前記処理室が、薄膜半導体基板にエネルギー光の照射により熱処理を施す光照射室であることを特徴とする請求項１から５のいずれか１項に記載の薄膜半導体基板の製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜半導体基板の製造装置に関するものである。
【背景技術】
【０００２】
多結晶シリコンなどの半導体は、薄膜トランジスタ（ＴＦＴ）などに広く用いられている。とりわけ、多結晶シリコン（ｐ−Ｓｉ）のＴＦＴ素子は、高移動度化が可能でありながらガラス基板のような透明の絶縁性基板上に形成できるため、例えば液晶表示装置のアクティブマトリックス基板などに広く用いられている。
ガラス基板上に多結晶シリコンを形成する方法としては、低温プロセスが挙げられる。この低温プロセスでは、ガラス基板上に非晶質シリコン膜を形成し、この非晶質シリコン膜に高出力のパルスレーザ光を照射することにより瞬時に溶融させ、その冷却過程において溶融した非晶質シリコン膜を結晶化させる方法である。ここで、レーザ結晶化は、多結晶シリコン膜中への不純物の混入を防止や表面状態の制御のために、例えば真空雰囲気下のように制御された雰囲気下で行われている。
【０００３】
このような非晶質シリコン膜のレーザ結晶化装置は、非晶質シリコン膜に形成された基板にレーザ光を照射する処理チャンバを有している。また、レーザ結晶化装置は、複数の基板を連続してレーザ結晶化させるために処理チャンバの前段にバッファチャンバを備えている（例えば、特許文献１参照）。このようなレーザ結晶化装置では、処理チャンバ内で基板を処理している間に、次に処理される基板をバッファチャンバ内に収納してバッファチャンバ内を処理チャンバ内と同等の雰囲気とした後、処理された基板とバッファチャンバ内の未処理の基板とを入れ替えることで処理の短時間化を図っている。
【０００４】
ところが、このような結晶化装置では、複数の基板を収納したカセットごとに処理を行う場合において、バッファチャンバの外で待機している未処理の基板が大気中において環境からの雰囲気汚染されてしまう。そして、環境からアクセプタやドナーとなりうる分子やイオンまたは有機物により基板が汚染されることで、結晶化された多結晶シリコン膜を用いたＴＦＴを形成した際にその閾値電圧が設計値からずれるという問題がある。
そこで、基板の洗浄装置と結晶化装置とを接続することで基板の雰囲気汚染の防止を図った薄膜半導体基板の製造装置が提案されている（例えば、特許文献２参照）。
【特許文献１】特開平５−２５１３４２号公報
【特許文献２】特開２０００−８２７３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来の薄膜半導体基板の製造装置においても、以下の課題が残されている。すなわち、装置が非常に大掛かりになると共に、処理タクトが短い洗浄装置が専用装置として設けられているため、デッドタイムが増加してしまう。ここで、複数の結晶化装置に対してそれぞれ洗浄装置を接続することも考えられるが、処理タクトの短い洗浄装置を複数設けるため、設備のコストが増大してしまう。
【０００６】
本発明は、上記従来の問題に鑑みてなされたもので、デッドタイムの増加を抑制すると共に処理前の薄膜半導体基板の汚染を抑制した薄膜半導体基板の製造装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明にかかる薄膜半導体基板の製造装置は、薄膜半導体基板に処理を施す処理室を有する薄膜半導体基板の製造装置であって、内部に前記薄膜半導体基板を収納可能であると共に内部雰囲気をそれぞれ独立して制御可能な第１及び第２バッファチャンバと、前記第１バッファチャンバの内部雰囲気を制御する第１雰囲気制御手段と、前記第２バッファチャンバの内部雰囲気を制御する第２雰囲気制御手段と、前記第１及び第２バッファチャンバと前記処理室との間で前記薄膜半導体基板を搬送する搬送手段とを備えることを特徴とする。
【０００８】
この発明では、内部雰囲気を独立して制御可能な複数のバッファチャンバを有することで、処理順の遅い薄膜半導体基板を一方のバッファチャンバ内において処理雰囲気下で待機させることができる。したがって、外部雰囲気における薄膜半導体基板の汚染を抑制すると共にデッドタイムの増加を抑制できる。すなわち、複数の薄膜半導体基板を組分し、処理順の早い１つの組の薄膜半導体基板を例えば第２バッファチャンバ内に収納する。そして、第２バッファチャンバと処理室との間で薄膜半導体基板を適宜搬送させながら薄膜半導体基板に処理を施す。この間に、処理順の遅い他方の組の薄膜半導体基板を第１バッファチャンバ内に搬送して収納し、他方の組の薄膜半導体基板が処理室の雰囲気下で処理室における処理まで待機させる。これにより、待機している薄膜半導体基板において外部雰囲気からの汚染が抑制される。さらに、処理順の早い薄膜半導体基板の処理を行っている間に、処理順の遅い薄膜半導体基板が収納されるバッファチャンバ内を処理室と同等の雰囲気とすることができる。これにより、複数の薄膜半導体基板への処理工程を短縮することができる。
【０００９】
また、本発明の薄膜半導体基板の製造装置は、前記第２バッファチャンバの容量が、前記第１バッファチャンバの容量よりも小さいことが好ましい。
この発明では、第２バッファチャンバの容量を小さくすることで、第２バッファチャンバ内の雰囲気の制御が容易に行える。したがって、複数の薄膜半導体基板への処理工程をより短くできる。
【００１０】
また、本発明の薄膜半導体基板の製造装置は、前記第１バッファが、間隔をあけて複数重ねて前記薄膜半導体基板を収納可能な収納部と、該収納部を前記複数の薄膜半導体基板の重ね方向で移動させる移動手段とを備えることが好ましい。
この発明では、搬送手段を収納部の重ね方向で移動させて薄膜半導体基板の搬入出を行うことと比較して、第１バッファチャンバ内の容量をより小さくすることができる。したがって、第１雰囲気制御手段により第１バッファチャンバの内部雰囲気を変更する時間を短縮化できる。
【００１１】
また、本発明の薄膜半導体基板の製造装置は、前記第１及び第２バッファチャンバと外部との間で前記薄膜半導体基板を搬送する他の搬送手段を備えることとしてもよい。
この発明では、他の搬送手段により外部と第１及び第２バッファチャンバとの間で薄膜半導体基板の搬送を行う。
【００１２】
また、本発明の薄膜半導体基板の製造装置は、前記処理室が、薄膜半導体基板にエネルギー光の照射により熱処理を施す光照射室であることとしてもよい。
この発明では、処理室に搬送された薄膜半導体基板にエネルギー光を照射して熱処理を施す。
【発明を実施するための最良の形態】
【００１３】
以下、本発明における薄膜半導体基板の製造装置の一実施形態を、図面に基づいて説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするために縮尺を適宜変更している。ここで、図１は薄膜半導体基板の製造装置を示す概略構成図、図２は第１バッファチャンバを示す概略斜視図である。なお、図２では、バッファ用カセットに収納されている複数の薄膜半導体基板のうちの一部のみを図示している。
【００１４】
本実施形態における薄膜半導体基板の製造装置１は、図１に示すように、上面に非晶質シリコン膜が形成された薄膜半導体基板Ｗにレーザ光（エネルギー光）Ｌを照射して非晶質シリコン膜を多結晶シリコン膜とする熱処理を行う装置である。そして、製造装置１は、アニール室（光照射室、処理室）１１と、レーザ発振器１２と、第１及び第２バッファチャンバ１３、１４と、第１及び第２雰囲気制御手段１５、１６とを備えている。また、製造装置１は、アニール室１１と第１及び第２バッファチャンバ１３、１４とを接続する搬送室１７と、第１及び第２バッファチャンバ１３、１４に接続されたカセットロードステーション１８とを備えている。
【００１５】
アニール室１１は、内部が真空または窒素やアルゴンなどの不活性雰囲気となっている。そして、アニール室１１は、レーザ光導入窓（図示略）を介してアニール室１１の外部に設けられたレーザ発振器１２から出射したレーザ光Ｌをステージ２１上の薄膜半導体基板Ｗに照射させる構成となっている。そして、アニール室１１には、搬送室１７との間で薄膜半導体基板Ｗの搬送を行う搬送口１１ａが設けられている。さらに、アニール室１１と搬送室１７との間には、搬送口１１ａの開閉を切り替えるゲートバルブ（図示略）が設けられている。
また、アニール室１１には、搬送室１７から搬送された薄膜半導体基板Ｗを載置するステージ２１と、ステージ２１に載置された薄膜半導体基板Ｗの面方向で移動させる走査手段２２と、ステージ２１を上下方向に移動させるステージ上下移動手段（図示略）とが設けられている。
走査手段２２は、ステージ２１と平行な面内に互いに直交するＸ軸及びＹ軸方向に沿って設けられた２つのボールネジと、これらをそれぞれ回転駆動させるモータとを有している。そして、走査手段２２は、モータの駆動により各ボールネジが回転することで、ステージ２１をＸ軸及びＹ軸に沿って移動させる構成となっている。
【００１６】
レーザ発振器１２は、例えば紫外線またはその近傍の波長のレーザ光Ｌを出射するエキシマレーザやアルゴンイオンレーザなどで構成されている。ここで、薄膜半導体基板Ｗの上面に形成された非晶質シリコン膜は、例えばＳｉＯ２（二酸化ケイ素）などで構成された絶縁膜上に形成されている。そのため、レーザ発振器１２は、非晶質シリコン膜を高温加熱することによる薄膜半導体基板Ｗへの熱的ダメージを防止する必要がある。そこで、レーザ発振器１２としては、大出力かつごく短時間のパルス発振が可能であるキセノン・クロライド（ＸｅＣｌ）レーザやクリプトンフロライド（ＫｒＦ）レーザなどのエキシマレーザを用いることが好ましい。ここで、レーザ光Ｌの波長は、例えば３０８ｎｍとなっている。
また、レーザ発振器１２から出射するレーザ光Ｌの光軸上には、光学系２５が設けられている。この光学系２５は、レンズやホモジナイザなどで構成されており、薄膜半導体基板Ｗにおけるレーザ光Ｌの照射形状をほぼ矩形のライン状としている。ここで、薄膜半導体基板Ｗにおけるレーザ光Ｌの照射形状は、例えば幅が４００μｍ、長さが２５０ｍｍとなっている。
【００１７】
搬送室１７は、内部がアニール室１１と同等の雰囲気となっている。そして、搬送室１７の内部には、第１搬送ロボット（搬送手段）２６が設けられている。第１搬送ロボット２６は、アニール室１１と第１及び第２バッファチャンバ１３、１４との間で薄膜半導体基板Ｗの搬送を行う構成となっている。
【００１８】
第１バッファチャンバ１３は、内部雰囲気が第１雰囲気制御手段１５により制御されている。そして、第１バッファチャンバ１３には、図１及び図２に示すように、搬送室１７との間で薄膜半導体基板Ｗの搬送を行う搬送口１３ａと、カセットロードステーション１８との間で薄膜半導体基板Ｗの搬送を行う搬送口１３ｂとが設けられている。さらに、第１バッファチャンバ１３と搬送室１７との間には、搬送口１３ａの開閉を切り替えるゲートバルブ（図示略）が設けられている。また、第１バッファチャンバ１３とカセットロードステーション１８との間には、搬送口１３ｂの開閉を切り替えるゲートバルブ（図示略）が設けられている。
【００１９】
また、第１バッファチャンバ１３には、図２に示すように、薄膜半導体基板Ｗを複数収納可能なチャンバ用カセット（収納部）２７と、上下移動手段（移動手段）２８とが設けられている。
チャンバ用カセット２７は、支持基台３１と、支持基台３１から突出して設けられた複数の支柱３２とを備えている。チャンバ用カセット２７は、上下移動手段２８によって上下方向に移動可能となっている。
この支持基台３１は、水平面とほぼ平行に配置された板状部材であって、上下移動手段２８に接続されている。
支柱３２は、支持基台３１の上面から支持基台３１に対する直交方向に突出して複数設けられている。そして、支柱３２のそれぞれには、チャンバ用カセット２７の内側に向けて突出する複数の収納用凸部３３が等間隔に形成されている。これら各支柱３２に設けられた収納用凸部３３により形成された空間により、上下方向に積み重ねられた複数のチャンバ用スロット３４が形成される。すなわち、薄膜半導体基板Ｗは、その縁部の複数箇所を収納用凸部３３で支えるようにして水平面とほぼ平行な面でチャンバ用スロット３４内に収納される。これにより、薄膜半導体基板Ｗは、上下方向で間隔をあけて重ねて収納される。
【００２０】
第２バッファチャンバ１４は、図１に示すように、内部雰囲気が第２雰囲気制御手段１６により制御されている。また、第２バッファチャンバ１４は、第１バッファチャンバ１３よりも内部容量が小さい。そして、第２バッファチャンバ１４は、内部に薄膜半導体基板Ｗが１枚のみ収納可能となっている。また、第２バッファチャンバ１４には、搬送室１７との間で薄膜半導体基板Ｗの搬送を行う搬送口１４ａと、カセットロードステーション１８との間で薄膜半導体基板Ｗの搬送を行う搬送口１４ｂとが設けられている。さらに、第２バッファチャンバ１４と搬送室１７との間には、搬送口１４ａの開閉を切り替えるゲートバルブ（図示略）が設けられている。また、第２バッファチャンバ１４とカセットロードステーション１８との間には、搬送口１４ｂの開閉を切り替えるゲートバルブ（図示略）が設けられている。
【００２１】
第１雰囲気制御手段１５は、第１バッファチャンバ１３の内部雰囲気を制御する構成となっており、第１バッファチャンバ１３の内部の真空度を変更するポンプや第１バッファチャンバ１３内に不活性ガスなどを供給する供給手段などを備えている。
第２雰囲気制御手段１６は、第２バッファチャンバ１４の内部雰囲気を制御する構成となっており、第１雰囲気制御手段１５と同様に、ポンプや供給手段などを備えている。したがって、第１及び第２バッファチャンバ１３、１４は、それぞれ独立して内部雰囲気が制御可能となっている。
【００２２】
カセットロードステーション１８には、複数の搬送用カセット３５を載置するカセット載置部３６と、載置された複数の搬送用カセット３５と第１及び第２バッファチャンバ１３、１４との間で薄膜半導体基板Ｗの搬送を行う第２搬送ロボット（他の搬送手段）３７とが設けられている。
搬送用カセット３５には、例えば２０枚程度の薄膜半導体基板Ｗが収納可能となっている。そして、搬送用カセット３５は、搬送ユニット（図示略）により、例えば薄膜半導体基板Ｗの非晶質シリコン膜を形成する半導体形成装置などの各装置の間で搬送される。
【００２３】
次に、以上のような構成の製造装置１を用いた薄膜半導体基板Ｗの製造方法について説明する。
まず、上面に非晶質シリコン膜が形成された薄膜半導体基板Ｗが、搬送用カセット３５内に収納された状態で、上記搬送ユニットによりカセットロードステーション１８のカセット載置部３６に載置される。
【００２４】
この状態で、第２搬送ロボット３７は、搬送用カセット３５から搬送用カセット３５の例えば最上段に収納された薄膜半導体基板Ｗ（以下の説明において、薄膜半導体基板Ｗａと称する）を取り出し、第２バッファチャンバ１４内に収納する。なお、薄膜半導体基板Ｗａは、複数の薄膜半導体基板Ｗの中から選択された１枚であれば、最上段のものに限られない。このとき、第１バッファチャンバ１３の搬送口１３ａ及び第２バッファチャンバ１４の搬送口１４ａは、閉状態となっている。そして、搬送口１４ｂを閉状態とし、第２雰囲気制御手段１６は、第２バッファチャンバ１４の内部雰囲気をアニール室１１と同等の雰囲気とする。
次に、搬送口１４ａを開状態とし、第１搬送ロボット２６は、薄膜半導体基板Ｗａをアニール室１１のステージ２１上に載置する。そして、ステージ２１上に載置された薄膜半導体基板Ｗａにレーザ光Ｌを照射し、非晶質シリコン膜を結晶化して多結晶シリコン膜を形成する。
続いて、第１搬送ロボット２６は、レーザ結晶化した薄膜半導体基板Ｗａを第２バッファチャンバ１４に搬送する。そして、搬送口１４ａを閉状態とし、第２雰囲気制御手段１６は、第２バッファチャンバ１４内を製造装置１の外部雰囲気とする。
その後、搬送口１４ｂを開状態とし、第２搬送ロボット３７は、レーザ結晶化した薄膜半導体基板Ｗａを搬送用カセット３５に収納する。
【００２５】
一方、第２搬送ロボット３７は、薄膜半導体基板Ｗａを第２バッファチャンバ１４に収納した後、薄膜半導体基板Ｗａを除く他の薄膜半導体基板Ｗを第１バッファチャンバ１３に搬送する。ここでは、上下移動手段２８が、チャンバ用カセット２７を上下に移動させて搬送口１３ｂに対応するチャンバ用スロット３４を適宜変更させる。そして、第２搬送ロボット３７は、チャンバ用スロット３４に薄膜半導体基板Ｗを順次収納する。ここで、第１及び第２バッファチャンバ１３、１４が別個に内部雰囲気を制御可能となっているため、第２バッファチャンバ１４をアニール室１１と同等の内部雰囲気としていても、搬送用カセット３５から第１バッファチャンバ１３内に薄膜半導体基板Ｗを搬送することができる。
そして、搬送口１３ｂを閉状態とし、第１雰囲気制御手段１５は、第１バッファチャンバ１３の内部雰囲気をアニール室１１と同等の雰囲気とする。この薄膜半導体基板Ｗの第１バッファチャンバ１３への搬送及び第１バッファチャンバ１３の雰囲気制御の間に、薄膜半導体基板Ｗａは、アニール室１１においてレーザ結晶化されて第２バッファチャンバ１４内に収納される。
【００２６】
次に、搬送口１３ａを開状態とし、第１搬送ロボット２６は、第１バッファチャンバ１３内に収納された複数の薄膜半導体基板Ｗのうちの１枚をアニール室１１のステージ２１上に載置する。そして、上述と同様に、ステージ２１上に載置された薄膜半導体基板Ｗにレーザ光Ｌを照射して多結晶シリコン膜を形成する。この薄膜半導体基板Ｗの結晶化処理の間に、薄膜半導体基板Ｗａは、第２搬送ロボット３７により搬送用カセット３５に収納される。また、第２雰囲気制御手段１６は、薄膜半導体基板Ｗａを搬出した後の第２バッファチャンバ１４内の雰囲気をアニール室１１と同等の雰囲気とする。
【００２７】
続いて、搬送口１４ａを開状態とし、第１搬送ロボット２６は、レーザ結晶化した薄膜半導体基板Ｗａを第２バッファチャンバ１４内に搬送する。また、第１搬送ロボット２６は、第１バッファチャンバ１３内に収納されている薄膜半導体基板Ｗのうちの１枚をアニール室１１のステージ２１上に載置する。このステージ２１上に載置された薄膜半導体基板Ｗには、その後、上述と同様にレーザ結晶化により多結晶シリコン膜が形成される。
そして、薄膜半導体基板Ｗａと同様に、搬送口１４ａを閉状態とし、第２雰囲気制御手段１６は、第２バッファチャンバ１４内を製造装置１の外部雰囲気とする。その後、搬送口１４ｂを開状態とし、第２搬送ロボット３７は、レーザ結晶化した薄膜半導体基板Ｗを搬送用カセット３５に収納する。この間に、第１搬送ロボット２６は、第１バッファチャンバ１３から他の薄膜半導体基板Ｗをアニール室１１に搬送する。ここで、待機中の薄膜半導体基板Ｗは、アニール室１１と同等の内部雰囲気となっている第１バッファチャンバ１３において待機しているため、環境からアクセプタやドナーとなりうる分子やイオンまたは有機物による汚染を受けることが防止される。
【００２８】
以上の工程を順次繰り返すことにより、第１バッファチャンバ１３に搬送された複数の薄膜半導体基板Ｗに対してアニール室１１において順次レーザ結晶化処理を施し、レーザ結晶化した薄膜半導体基板Ｗを搬送用カセット３５内に収納する。ここで、搬送用カセット３５から第２バッファチャンバ１４に搬送された薄膜半導体基板Ｗａは、第２バッファチャンバ１４を介してアニール室１１に搬送される。そして、他の薄膜半導体基板Ｗは、第１バッファチャンバ１３を介してアニール室１１に搬送される。また、搬送用カセット３５から第２バッファチャンバ１４に搬送された薄膜半導体基板Ｗａ及び第１バッファチャンバ１３に搬送された他の薄膜半導体基板Ｗは、共にレーザ結晶化処理が施された後に第２バッファチャンバ１４を介して搬送用カセット３５に収納される。ここでは、薄膜半導体基板Ｗが、容量が小さくて短時間で雰囲気を変更することができる第２バッファチャンバ１４を介して、アニール室１１から搬送用カセット３５に収納される。
以上のようにして、レーザ結晶化処理により多結晶シリコン膜が形成された薄膜半導体基板Ｗを製造する。このようにして製造された薄膜半導体基板Ｗは、例えば多結晶シリコン膜に適宜不純物イオンの注入によりソース領域、ドレイン領域及びチャネル領域が形成される。これにより、薄膜半導体基板Ｗに、ＴＦＴ素子が形成される。
【００２９】
以上のように、本実施形態における薄膜半導体基板の製造装置１によれば、処理順が遅い薄膜半導体基板Ｗを第１バッファチャンバ１３内で待機させることで、薄膜半導体基板Ｗの汚染を抑制できる。したがって、レーザ結晶化処理を施した薄膜半導体基板Ｗを用いてＴＦＴを形成した際に、その閾値電圧が設計値からずれることを防止できる。
また、処理順の早い薄膜半導体基板Ｗａのレーザ結晶化処理中に第１バッファチャンバ１３の内部雰囲気をアニール室１１と同等とすることで、複数の薄膜半導体基板Ｗへの処理工程の短縮化が図れる。
そして、第２バッファチャンバ１４の容量を第１バッファチャンバ１３よりも小さくすることで、第２バッファチャンバ１４内の雰囲気の変更時間を短縮化して、複数の薄膜半導体基板Ｗ全体の処理工程の更なる短縮化が図れる。ここで、容量が小さく内部雰囲気の制御を短時間で行える第２バッファチャンバ１４を介してレーザ結晶化処理された薄膜半導体基板Ｗを搬送用カセット３５に収納するため、アニール室１１から搬送用カセット３５までの搬送時間を短縮することができる。
さらに、チャンバ用カセット２７を上下方向に移動させることで、複数の薄膜半導体基板Ｗを収納可能な第１バッファチャンバ１３の容量を小さくすることができる。これにより、第１バッファチャンバ１３の内部雰囲気の制御が容易になる。
【００３０】
なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、製造装置は、２つのバッファチャンバを有しているが、内部雰囲気を独立して制御可能なバッファチャンバが少なくとも２つあれば、３以上のバッファチャンバを有していてもよい。
また、第２バッファチャンバの容量は、第１バッファチャンバの容量よりも小さくしているが、搬送用カセットに収納されている複数の薄膜半導体基板にレーザ結晶化処理を施すための時間がバッファチャンバを１つのみ用いて処理を行うことと比較して短縮されれば、第１バッファチャンバの容量以上であってもよい。
そして、第１及び第２搬送手段をシングルハンドの搬送ロボットにより構成しているが、ダブルハンドの搬送ロボットであってもよく、他の搬送手段により構成してもよい。
さらに、光照射室が、薄膜半導体基板にレーザ光を照射しているが、他のエネルギー光を照射することで熱処理を行ってもよい。
また、処理室が、薄膜半導体基板にエネルギー光を照射して熱処理を施す光照射室を構成しているが、薄膜半導体基板に他の処理を施す処理室であってもよい。
【００３１】
また、第１バッファチャンバが、その重ね方向で移動可能なチャンバ用カセットで複数の薄膜半導体基板を収納しているが、他の構成により内部に複数の薄膜半導体基板を収納してもよい。
そして、第１搬送ロボットは、レーザ結晶化処理された薄膜半導体基板を第２バッファチャンバに搬送しているが、搬送用カセットに収納されている複数の薄膜半導体基板にレーザ結晶化処理を施すための時間を短縮できれば、第１バッファチャンバに搬送する構成としてもよい。
【００３２】
また、第２バッファチャンバは、内部に薄膜半導体基板を１枚のみ収納可能としているが、複数枚収納可能としてもよい。ここで、例えば搬送用カセットに収納されている２枚の薄膜半導体基板にレーザ結晶化処理を施すまでに必要な時間が、この２枚の薄膜半導体基板を第１バッファチャンバに収納して第１バッファチャンバ内を光照射室と同等の雰囲気とするまでに必要な時間とほぼ同じ場合には、以下の方法により複数の薄膜半導体基板を製造する。
すなわち、まず第２搬送ロボットが、搬送用カセットに収納されている２枚の薄膜半導体基板を第２バッファチャンバに搬送する。そして、第２バッファチャンバの内部雰囲気を光照射室と同等にする。そして、第２バッファチャンバに収納されている２枚の薄膜半導体基板にレーザ結晶化処理を施す。ここで、２枚の薄膜半導体基板は、レーザ結晶化処理が施された後に第２バッファチャンバに収納される。
この間に、第２搬送ロボットが搬送用カセットに収納されている他の複数の薄膜半導体基板を第１バッファチャンバに搬送して内部雰囲気を光照射室と同等にする。
そして、先行してレーザ結晶化処理が施された２枚の薄膜半導体基板は、第２バッファチャンバから搬送用カセットに搬送される。一方、第１バッファチャンバに搬送された他の複数の薄膜半導体基板は、上述と同様にレーザ結晶化処理が施された後に第２バッファチャンバを介して搬送用カセットに搬送される。
【図面の簡単な説明】
【００３３】
【図１】本発明の薄膜半導体基板の製造装置を示す概略構成図である。
【図２】図１の第１バッファチャンバを示す構成図である。
【符号の説明】
【００３４】
１  薄膜半導体基板の製造装置、１１  アニール室（光照射室、処理室）、１３  第１バッファチャンバ、１４  第２バッファチャンバ、１５  第１雰囲気制御手段、１６  第２雰囲気制御手段、２６  第１搬送ロボット（搬送手段）、２７  チャンバ用カセット（収納部）、２８  上下移動手段（移動手段）、３７  第２搬送ロボット（他の搬送手段）、Ｌ  レーザ光（エネルギー光）、Ｗ，Ｗａ薄膜半導体基板
【図１】
2008270339.tif 000003
【図２】
2008270339.tif 000004