(57)【要約】【課題】ＭＯＳトランジスタ半導体集積回路の回路シュミュレーション段階でダイナミックゲートのフローティング回路のシュミュレーションでの抽出及び抽出箇所のセル名での伝達、また、フローティングゲート回路が存在する場合にシュミュレーション結果を用いて誤動作の表示をする。【解決手段】フローティング回路抽出手段２１は、ダイナミックゲートのフローティング回路を認識して、この認識された情報をさらに記憶手段２２に記憶する。別ファイルにてダイナミックフローティングゲートとなる回路においてネットリスト上のセル名を回路シミュレーション手段２３により表示制御手段２４を介して表示部１３に出力する。【選択図】図１
2008276347.tif 000002
【特許請求の範囲】
【請求項１】
回路情報に基づくＭＯＳトランジスタ半導体集積回路の回路シュミュレーションにおけるダイナミックゲートのフローティング回路報知装置において、
前記回路情報からダイナミックゲートのフローティング回路を抽出するフローティング回路抽出手段と、
前記ダイナミックゲートのフローティング回路のセル名を記憶する記憶手段と、
記憶した前記セル名を表示するための表示制御手段と、
を備えたことを特徴とするダイナミックゲートのフローティング回路報知装置。
【請求項２】
回路情報に基づくＭＯＳトランジスタ半導体集積回路の回路シュミュレーションにおけるダイナミックゲートのフローティング回路報知装置において、
前記回路情報からダイナミックゲートのフローティング回路を抽出するフローティング回路抽出手段と、
回路シミュレーションを実行した場合に、抽出した前記ダイナミックゲートのフローティング回路が誤動作するように設定して回路シミュレーションを実行する回路シミュレーション手段と、
シミュレーション結果を表示するための表示制御手段と、
を備えたことを特徴とするダイナミックゲートのフローティング回路報知装置。
【請求項３】
回路情報に基づくＭＯＳトランジスタ半導体集積回路の回路シュミュレーションにおけるダイナミックゲートのフローティング回路報知方法において、
前記回路情報からダイナミックゲートのフローティング回路を抽出するステップと、
前記ダイナミックゲートのフローティング回路のセル名を記憶するステップと、
前記セル名を表示するステップと、
を備えたことを特徴とするダイナミックゲートのフローティング回路報知方法。
【請求項４】
回路情報に基づくＭＯＳトランジスタ半導体集積回路の回路シュミュレーションにおけるダイナミックゲートのフローティング回路報知方法において、
前記回路情報からダイナミックゲートのフローティング回路を抽出するステップと、
回路シミュレーションを実行した場合に、抽出した前記ダイナミックゲートのフローティング回路が誤動作するように設定して回路シミュレーションを実行するステップと、
そのシミュレーション結果を表示するステップと、
を備えたことを特徴とするダイナミックゲートのフローティング回路報知方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳトランジスタ半導体集積回路の動作回路におけるダイナミックゲートのフローティング箇所情報をシュミュレーションにて抽出し、誤動作の表示を行なうことができるダイナミックゲートのフローティング回路報知装置及びそのフローティング回路報知方法に関する。
【背景技術】
【０００２】
ＣＭＯＳトランジスタ半導体集積回路の回路情報におけるフローティングゲート回路情報の抽出は、従来、様々な手法により行われてきた。これは、ＣＭＯＳトランジスタ半導体集積回路にフローティングゲート回路が存在すると、ＣＭＯＳ回路においては貫通電流が流れてしまうことや、ファンクション動作において誤動作を引き起こす原因となる。
【０００３】
その対応策の一例としては以下のものがある。
まず、ＣＭＯＳトランジスタ半導体集積回路の回路入力を半導体集積回路における回路入力ツールにて行う。回路入力ツールは、回路入力の是非を確認することで、ＣＭＯＳトランジスタ半導体集積回路にオープンゲートを検知して警告を発し、回路入力者に伝達する。
【０００４】
また、ＣＭＯＳトランジスタ半導体集積回路の回路動作検証ツールを用いる対応策もある。回路動作検証ツールは、検証の結果、ＣＭＯＳトランジスタ集積回路装置にフローティングゲートがあれば、警告を発し、回路入力者に伝達する。
【０００５】
これ以外では、ＣＭＯＳトランジスタ半導体集積回路のレイアウト設計回路（マスクデータ）を利用したものがある。レイアウト検証ツールは、ＣＭＯＳトランジスタ半導体集積回路の前記レイアウト設計回路データの検証を行ない、電源へのパスが存在しない配線においては警告を発し、回路入力者に伝達する。レイアウト検証ツールとしては、例えば、Ｍｅｎｔｏｒ  Ｇｒａｐｈｉｃｓ社のＣａｌｉｂｒｅ等がある。
【０００６】
上述したようなＣＭＯＳトランジスタ半導体集積回路の不具合部分の抽出に関する先行文献としては以下の特許文献１〜３がある。
【０００７】
特許文献１の技術では、全デバイスの接続情報を抽出し、トランジスタの入力、出力のオープン検証をした後、トランジスタ以外のデバイスに接続されているものについては、そのデバイスの先を検証してさらにそのオープン検証を行い、また、トランジスタのゲート以外に出力ノードが接続されている場合にそのトランジスタの先の接続を検証してオープン検証を行い、また、入力回路等を検証した場合に発生する擬似エラーデータを検証された入力、出力オープンエラーのノード中より削除することにより、フローティングゲート回路の抽出対応を行っている。
【０００８】
また、特許文献２の技術では、オープン検証処理の際、等電位点データをネット番号を基準にして昇順ソートし、次に同一ネットについて複数の等電位グループ番号があるか否かを判定し、オープンの検証を行う。この際同一ネットについて複数の等電位グループ番号があった場合、そのネットはオープンであると判定出来るので、そのデータをストックすることにより、フローティングゲート回路の抽出対応を行っている。
【０００９】
また、特許文献３の技術では、ＣＭＯＳトランジスタ半導体集積回路が開発試作完了後のフローティングゲート回路の有無の確認として、半導体集積回路をプローブにて電磁界を照射し、オープンゲート又はゲート電位を活性化することで、電源電流変動などのＣＭＯＳトランジスタ半導体集積回路内の電気的な特性変動を検出し、不良の有無を検出することでフローティングゲート回路の有無の確認を行っている。
【特許文献１】特開平６−１３１４１６号公報
【特許文献２】特開平４−３３１７０号公報
【特許文献３】特開２００４−１５０８４０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ＣＭＯＳトランジスタ半導体集積回路の従来技術（特許文献１，２）においては、開発段階では通常のフローティングゲート回路の抽出及びフローティングゲート回路の確認、所謂、ＣＭＯＳトランジスタ半導体集積回路の回路におけるオープンチェックや出力が他の出力と接続情報を持っているショート問題のチェックは行われてきたが、ダイナミックゲートのフローティング回路の抽出は行われていなかった。また、開発試作完了後には、上記特許文献３で説明した様な方法でダイナミックゲートのフローティング回路の存在を確認出来るが、ダイナミックゲートのフローティング回路箇所を特定することは困難である。その上、ダイナミックゲートのフローティング回路箇所を特定することが出来ても、開発の後戻りを余儀なくされ、大幅な開発期間の遅れ及び多大な開発コストが発生する。
【００１１】
従来、このダイナミックゲートのフローティング回路を開発段階から抽出することは以下の原因から困難であった。ＣＭＯＳトランジスタ半導体集積回路の回路情報においては、ソース及びゲート、ドレインの各端子に結線情報が存在すれば、各端子がオープンで無いと判断される。しかし、ダイナミックゲートのフローティング回路では実質、各端子に結線情報が存在し、オープンとは判断出来ない。それは、ＣＭＯＳトランジスタ半導体集積回路がトランスファーゲートで構成された回路を用いている場合、ダイナミックな動作において仮想ゲートがフローティング状態になる場合がある為である。
【００１２】
このことにより、ＣＭＯＳトランジスタ半導体集積回路の開発において開発段階からダイナミックゲートのフローティング回路の抽出が行われない為、開発試作完了後の動作確認にて誤動作問題が発覚し、ダイナミックゲートのフローティング回路箇所の発見が困難を極め、発見後も回路設計まで後戻りを行うので開発に多大な時間を要し、多大な開発コストが発生していた。
【００１３】
本発明は、上記状況を鑑み、ＣＭＯＳトランジスタ半導体集積回路の回路シュミュレーション段階でダイナミックゲートのフローティング回路のシュミュレーションでの抽出及び抽出箇所のセル名での伝達、また、フローティングゲート回路が存在する場合にシュミュレーション結果を用いて誤動作の表示を行い、問題のある回路を開発段階から確認し、修正することが出来るダイナミックゲートのフローティング回路報知装置及びそのフローティング回路報知方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明は、回路情報に基づくＭＯＳトランジスタ半導体集積回路の回路シュミュレーションにおけるダイナミックゲートのフローティング回路報知装置において、前記回路情報からダイナミックゲートのフローティング回路を抽出するフローティング回路抽出手段と、前記ダイナミックゲートのフローティング回路のセル名を記憶する記憶手段と、記憶した前記セル名を表示するための表示制御手段と、備えたことを特徴とするものである。
【００１５】
また、本発明は、回路情報に基づくＭＯＳトランジスタ半導体集積回路の回路シュミュレーションにおけるダイナミックゲートのフローティング回路報知装置において、前記回路情報からダイナミックゲートのフローティング回路を抽出するフローティング回路抽出手段と、回路シミュレーションを実行した場合に、抽出した前記ダイナミックゲートのフローティング回路が誤動作するように設定して回路シミュレーションを実行する回路シミュレーション手段と、シミュレーション結果を表示するための表示制御手段と、を備えた特徴とするものである。
【００１６】
また、本発明は、回路情報に基づくＭＯＳトランジスタ半導体集積回路の回路シュミュレーションにおけるダイナミックゲートのフローティング回路報知方法において、前記回路情報からダイナミックゲートのフローティング回路を抽出するステップと、前記ダイナミックゲートのフローティング回路のセル名を記憶するステップと、前記セル名を表示するステップと、を備えたことを特徴とするものである。
【００１７】
また、本発明は、回路情報に基づくＭＯＳトランジスタ半導体集積回路の回路シュミュレーションにおけるダイナミックゲートのフローティング回路報知方法において、前記回路情報からダイナミックゲートのフローティング回路を抽出するステップと、回路シミュレーションを実行した場合に、抽出した前記ダイナミックゲートのフローティング回路が誤動作するように設定して回路シミュレーションを実行するステップと、そのシミュレーション結果を表示するステップと、を備えたことを特徴とするものである。
【発明の効果】
【００１８】
以上により明らかな様に、本発明は現在まで成し得なかったＣＭＯＳトランジスタ半導体集積回路の回路シュミュレーション実行においてダイナミックゲートのフローティング回路の抽出及び抽出箇所のセル名での伝達、また、フローティングゲート回路が存在する場合にシュミュレーション結果を用いて誤動作の表示を行うことにより、ＣＭＯＳトランジスタ半導体集積回路の開発における後戻りの無い、効率的なＣＭＯＳトランジスタ半導体集積回路の開発を行うことが出来る。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態を添付図面を参照して説明する。
図１は、ＣＭＯＳトランジスタ半導体集積回路の回路シミュレーションを実行する回路シミュレーション装置を示すブロック図である。図２は、回路シミュレーション装置がダイナミックゲートのフローティング回路の抽出を行なう手順を示すフローチャートである。図３は、検証対象であるＣＭＯＳトランジスタ半導体集積回路の構成の例を示す回路図である。
【００２０】
回路シミュレーション装置１０は、データベース１１と、回路シミュレーションツール１２と、表示部１３とからなる構成である。回路シミュレーションツール１２は、フローティング回路抽出手段２１、記憶手段２２、回路シミュレーション手段２３、表示制御手段２４から構成される。この回路シミュレーションツール１２は、回路シミュレーションの結果と共に、ダイナミックゲートのフローティング回路を表示部１３に表示させることにより報知する機能を有する。
【００２１】
回路シミュレーション装置の動作を、図２及び図３を用いて説明する。
回路シミュレーション装置１０は、図３の半導体集積回路のシミュレーションを行うものとする。この半導体集積回路３０には、フローティング状態にあるトランスファーゲート回路３１が存在する。
【００２２】
まず、回路シミュレーションツール１２のフローティング回路抽出手段２１が、ＣＭＯＳトランジスタ半導体集積回路３０の回路シュミュレーションを実行する場合において、データベース１１に記憶されているＣＭＯＳトランジスタ半導体集積回路３０の回路図情報（ネットリストデータ）及びプロセスパラメータ情報、実行コマンドファイルを読み出す。そして、フローティング回路抽出手段２１が、ＣＭＯＳトランジスタ半導体集積回路３０のネットリストデータから電源及びグランドの端子、配線情報及びトランジスタ情報を取得し（ステップＳ１）、２つ以上のトランジスタの各ソース及び各ドレインの接続において各ソース同士と各ドレイン同士が接続されているかを判定する（ステップＳ２）。
【００２３】
各ソース同士と各ドレイン同士が接続されていれば、ステップＳ３に進み、フローティング回路抽出手段２１が、電源及びグランドが接続されているかを確認する。電源及びグランドが接続されていなければ、フローティング回路抽出手段２１はトランスファーゲートで構成された回路（図３における回路３１）として認識することが出来る。そのデータを一旦記憶手段２２に記憶しておく（ステップＳ４）。
【００２４】
そして、図３のトランスファーゲート回路３１に示すように、ソース又はドレインに別回路のトランジスタのドレインから出力された信号配線が接続されていなければ（ステップＳ５；Ｎｏ）、ＣＭＯＳトランジスタ半導体集積回路３０の回路におけるダイナミックな動作において仮想ゲートがフローティング状態となり、フローティング回路抽出手段２１は、ダイナミックゲートのフローティング回路であると認識することが出来る（ステップＳ５）。この認識された情報をさらに記憶手段２２に記憶する（ステップＳ６）。
【００２５】
別ファイルにてダイナミックフローティングゲートとなる回路においてネットリスト上のセル名を回路シミュレーション手段２３により表示制御手段２４を介して表示部１３に出力する（ステップＳ７）。このとき、後述するシュミュレーション実行結果とともにアスキーファイル等の別ファイルにて出力する。
【００２６】
さらに、回路シミュレーション手段２３は、ダイナミックゲートのフローティング箇所の情報を記憶手段２２から読み出し、そのネットリスト回路出力を“Ｌ”に固定し（ステップＳ８）、半導体集積回路のシミュレーションを行なう（ステップＳ９）。
【００２７】
また、ステップＳ２において、２つ以上のトランジスタの各ソース同士とドレイン同士が接続されていなければ、ステップＳ９において回路シミュレーション手段２３によりシミュレーションを行なう。また、ステップＳ３において、電源及びグランドが接続されていれば、ステップＳ９において回路シミュレーション手段２３によりシミュレーションを行なう。
【００２８】
回路シミュレーション手段２３によりシミュレーション結果が得られると、それを表示部１３に表示するように表示制御手段２４がデータを変換制御して表示部１３に送出する（ステップＳ１０）。
【００２９】
このように、出力された別ファイルの記述の中に問題となるダイナミックフローティングゲート箇所をセル名で記述し、ダイナミックフローティングゲートであるとの記述を添えて表示出力するので、シュミュレーション実行者はこの別ファイルを確認し、ダイナミックフローティングゲートの箇所を確認及び修正することが可能になる。
【００３０】
また、シュミュレーションの場合は上記の様なダイナミックフローティングゲートの回路が存在する時でも理想に近いかたちで動作させようとする。そこで問題となるのはこのダイナミックフローティングゲートの存在を見落とすことが考えられる。この状況を避ける為、ネットデータでダイナミックフローティングゲートのチェック結果を用い、このネットリスト上のセル回路の出力データを“Ｌ”にすることによりシュミュレーション動作において誤動作する様にする。よってシュミュレーション実行者はシュミュレーション結果から、この回路には問題があると認識することが出来る。
【００３１】
上記内容から開発段階からダイナミックゲートのフローティング回路を抽出及び抽出箇所のセル名での伝達、また、フローティングゲート回路が存在する場合にシュミュレーション結果を用いて誤動作の表示を行うことが出来ることにより、問題のある回路を開発段階から確認し、修正することが出来る、効率的なＣＭＯＳトランジスタ半導体集積回路の開発を行える。
【００３２】
よって、問題のある回路を開発段階から確認し、修正することが出来、ＣＭＯＳトランジスタ半導体集積回路の開発における後戻りの無い、効率的なＣＭＯＳトランジスタ半導体集積回路の開発を行うことが出来るのでムダな試作を繰り返すことがないので環境にも配慮した実施形態となる。
【図面の簡単な説明】
【００３３】
【図１】ＣＭＯＳトランジスタ半導体集積回路の回路シミュレーションを実行する回路シミュレーション装置を示すブロック図である。
【図２】回路シミュレーション装置がダイナミックゲートのフローティング回路の抽出を行なう手順を示すフローチャートである。
【図３】検証対象であるＣＭＯＳトランジスタ半導体集積回路の構成の例を示す回路図である。
【符号の説明】
【００３４】
１０  回路シミュレーション装置
１１  データベース
１２  回路シミュレーションツール
１３  表示部
２１  フローティング回路抽出手段
２２  記憶手段
２３  回路シミュレーション手段
２４  表示制御手段
３０  トランジスタ半導体集積回路
３１  トランスファーゲート回路
【図１】
2008276347.tif 000003
【図２】
2008276347.tif 000004
【図３】
2008276347.tif 000005