(57)【要約】【課題】周辺デバイスの初期化着手時間を短縮し、メインプログラムの実行開始までにかかる時間を短縮させること。【解決手段】ＣＰＵ１と、ＣＰＵ１の命令語長より短い命令語長のＣＰＵ２を配置する。そして周辺デバイス１０の初期化処理を行う初期化プログラム７２はＣＰＵ２が実行可能な命令語長とする。初期化プログラム７２はＮＡＮＤメモリ７に格納されており、ＣＰＵ２によってＮＡＮＤメモリ７から読み出された後、初期化処理が実行される。【選択図】図１
2008033602.tif 000002
【特許請求の範囲】
【請求項１】
所定の処理を実行する集積回路と、メインプログラム及び前記集積回路の初期化を行うための初期化プログラムを記憶する不揮発性の第１記憶手段と、該第１記憶手段に対してデータの読み出し制御を行う読出制御手段と、前記メインプログラムに従って処理を実行する第１制御手段と、揮発性の第２記憶手段とを備える情報処理装置において、
前記第１制御手段の命令語長より短い命令語長の第２制御手段を更に備え、
前記初期化プログラムは前記第２制御手段が実行可能な命令語長であり、
前記第２制御手段は、前記読出制御手段に対して前記第１記憶手段から前記初期化プログラムを読み出させて前記第２記憶手段に格納させた後、該初期化プログラムに従って前記集積回路の初期化処理を実行することを特徴とする情報処理装置。
【請求項２】
前記第１記憶手段は、前記読出制御手段が前記初期化プログラムを読み出す際に必要な所定の設定情報を更に記憶し、
前記第２制御手段は、前記設定情報に基づいて所定の設定を行った後、前記読出制御手段に対して前記第１記憶手段から前記初期化プログラムを読み出す処理を行わせることを特徴とする請求項１に記載の情報処理装置。
【請求項３】
前記設定情報は、前記読出制御手段が前記第１の記憶手段から前記初期化プログラムを読み出す際のクロック周波数及び／又はアクセスパルス幅に関する情報を少なくとも含むものであることを特徴とする請求項２に記載の情報処理装置。
【請求項４】
前記第１記憶手段は、前記初期化プログラムのプログラムサイズに関する情報を更に記憶し、
前記第２制御手段は、前記プログラムサイズに基づいて前記読出制御手段に対して前記第１記憶手段から前記初期化プログラムを読み出す処理を行わせることを特徴とする請求項１〜３の何れか一項に記載の情報処理装置。
【請求項５】
揮発性の第３記憶手段を更に備え、
前記第２制御手段は、前記読出制御手段に対して前記第１記憶手段から前記初期化プログラムを読み出させて前記第２記憶手段に代えて前記第３記憶手段に格納させた後、該初期化プログラムに従って前記集積回路の初期化処理を実行し、
前記第１制御手段は、前記第２制御手段による前記初期化処理と並行して、前記読出制御手段に対して前記第１記憶手段から前記メインプログラムを読み出させて前記第２記憶手段に格納させることを特徴とする請求項１〜４の何れか一項に記載の情報処理装置。
【請求項６】
所定の処理を実行する集積回路と、メインプログラム及び前記集積回路の初期化を行うための初期化プログラムを記憶する不揮発性の第１記憶手段と、該第１記憶手段に対してデータの読み出し制御を行う読出制御手段と、前記初期化プログラム及び前記メインプログラムに従って処理を実行する制御手段と、揮発性の第２記憶手段とを備える情報処理装置において、
前記初期化プログラムの命令語長は前記メインプログラムの命令語長より短い命令語長であり、
前記制御手段は、前記メインプログラムと前記初期化プログラムを実行可能であって、前記読出制御手段に対して前記第１記憶手段から前記初期化プログラムを読み出させて前記第２記憶手段に格納させた後、該初期化プログラムに従って前記集積回路の初期化処理を実行することを特徴とする情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路と、集積回路の初期化プログラム及びメインプログラムを記憶する記憶手段と、該プログラムに従って処理を実行するＣＰＵとを備える情報処理装置に関する。
【背景技術】
【０００２】
ＣＰＵ、メモリ及びその周辺デバイスを備えてなるデジタルカメラ等では、メモリカード等の外部記憶媒体を使用しなくてもある程度の容量のデータを保存することを可能とするために、大容量のデータ記憶に適したＮＡＮＤ型フラッシュメモリが使用されることが多い。一般に、ＮＡＮＤ型フラッシュメモリは容量単価が安く、データの消去・書き込み速度が速いことからＮＯＲ型フラッシュメモリに比べて大容量化に適している。しかし、ＮＡＮＤ型フラッシュメモリはブロック単位での読み書きしかできないため、ランダムアクセスが遅いという欠点がある。
【０００３】
ＣＰＵが直接アクセスするプログラムを格納させるメモリは、ランダムアクセスを高速に行えることが望ましい。そのため、デジタルカメラの電源投入直後にＮＡＮＤ型フラッシュメモリに格納されたプログラムをＤＲＡＭ等の高速アクセスの可能なメモリに転送し、ＤＲＡＭに格納されたプログラムをＣＰＵが読み出すことによって処理を実行させる方法が多く用いられている（特許文献１〜５参照）。
【特許文献１】特開２００５−１９０２０１号公報
【特許文献２】特開２００４−２２０５５７号公報
【特許文献３】特開２００４−３１９０４８号公報
【特許文献４】特開２００５−０１０９４２号公報
【特許文献５】特開２００５−１０７９３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記の特許文献に記載された発明は、ＮＡＮＤ型フラッシュメモリの読み出し速度に制限があったり、特別な周辺デバイスが必要であったり、コストが高くなる等の問題があった。
【０００５】
また、デジタルカメラは電源をＯＮにした後、特別な操作をしなくても即座に撮影を行えることが便利な点であるが、実際には電源が投入されてから、デジタルカメラに内蔵されているデバイスの初期化処理が行われた後に撮影可能な状態となる。この電源投入後から撮影可能な状態になるまでの時間の短縮化が課題となっていた。
【０００６】
そこで、本発明は、ＣＰＵが実行するプログラムをＮＡＮＤ型フラッシュメモリに格納させる情報処理装置において、周辺デバイスの初期化着手時間を短縮し、メインプログラムの実行開始までにかかる時間を短縮させることを目的とする。
【課題を解決するための手段】
【０００７】
以上の課題を解決するために、第１の発明における情報処理装置は、所定の処理を実行する集積回路と、メインプログラム及び前記集積回路の初期化を行うための初期化プログラムを記憶する不揮発性の第１記憶手段と、該第１記憶手段に対してデータの読み出し制御を行う読出制御手段と、前記メインプログラムに従って処理を実行する第１制御手段と、揮発性の第２記憶手段とを備える情報処理装置において、前記第１制御手段の命令語長より短い命令語長の第２制御手段を更に備え、前記初期化プログラムは前記第２制御手段が実行可能な命令語長であり、前記第２制御手段は、前記読出制御手段に対して前記第１記憶手段から前記初期化プログラムを読み出させて前記第２記憶手段に格納させた後、該初期化プログラムに従って前記集積回路の初期化処理を実行することを特徴としている。
【０００８】
ここで、第２記憶手段は第１記憶手段より高速アクセスが可能なものであることが望ましい。
【０００９】
また、前記第１記憶手段は、前記読出制御手段が前記初期化プログラムを読み出す際に必要な所定の設定情報を更に記憶し、前記第２制御手段は、前記設定情報に基づいて所定の設定を行った後、前記読出制御手段に対して前記第１記憶手段から前記初期化プログラムを読み出す処理を行わせることとしてもよい。
【００１０】
また、前記設定情報は、前記読出制御手段が前記第１の記憶手段から前記初期化プログラムを読み出す際のクロック周波数及び／又はアクセスパルス幅に関する情報であることとしてもよい。
【００１１】
また、前記第１記憶手段は、前記初期化プログラムのプログラムサイズに関する情報を更に記憶し、前記第２制御手段は、前記プログラムサイズに基づいて前記読出制御手段に対して前記第１記憶手段から前記初期化プログラムを読み出す処理を行わせることとしてもよい。
【００１２】
また、揮発性の第３記憶手段を更に備え、前記第２制御手段は、前記読出制御手段に対して前記第１記憶手段から前記初期化プログラムを読み出させて前記第２記憶手段に代えて前記第３記憶手段に格納させた後、該初期化プログラムに従って前記集積回路の初期化処理を実行し、前記第１制御手段は、前記第２制御手段による前記初期化処理と並行して、前記読出制御手段に対して前記第１記憶手段から前記メインプログラムを読み出させて前記第２記憶手段に格納させることとしてもよい。
【００１３】
ここで、第３記憶手段は、例えば第２制御手段が有するもの、又は第２制御手段と専用バス等で直接接続されたものであって、第２制御手段のみがアクセス可能であってもよい。また、第３記憶手段は第１記憶手段より高速アクセスが可能なものであることが望ましい。
【００１４】
そして、第２の発明における情報処理装置は、所定の処理を実行する集積回路と、メインプログラム及び前記集積回路の初期化を行うための初期化プログラムを記憶する不揮発性の第１記憶手段と、該第１記憶手段に対してデータの読み出し制御を行う読出制御手段と、前記初期化プログラム及び前記メインプログラムに従って処理を実行する制御手段と、揮発性の第２記憶手段とを備える情報処理装置において、前記初期化プログラムの命令語長は前記メインプログラムの命令語長より短い命令語長であり、前記制御手段は、前記メインプログラムと前記初期化プログラムを実行可能であって、前記読出制御手段に対して前記第１記憶手段から前記初期化プログラムを読み出させて前記第２記憶手段に格納させた後、該初期化プログラムに従って前記集積回路の初期化処理を実行することを特徴としている。ここで、第２記憶手段は第１記憶手段より高速アクセスが可能なものであることが望ましい。
【発明の効果】
【００１５】
第１制御手段と、第１制御手段の命令語長より短い第２制御手段とを配置することにより、初期化プログラムの命令語長を短くすることができ、プログラムサイズを縮小させることができる。これにより、初期化プログラムを不揮発性の第１記憶手段から第２記憶手段へ転送する際にかかる時間を短縮することができるため、初期化処理開始までにかかる時間も短縮することができる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を参照して本発明の実施の形態を説明する。
【００１７】
〔第１の実施の形態〕
図１は第１の実施の形態における情報処理装置１００の機能構成を示したブロック図である。情報処理装置１００は、ＣＰＵ１、ＣＰＵ２、ＲＯＭ３、ＤＲＡＭ４、ＳＲＡＭ５、ＮＡＮＤコントローラ６、ＮＡＮＤ型フラッシュメモリ（以下、単に「ＮＡＮＤメモリ」と表記する）７及び周辺デバイス１０を備えて構成されている。ＣＰＵ１、ＣＰＵ２、ＲＯＭ３、ＤＲＡＭ４、ＳＲＡＭ５、ＮＡＮＤコントローラ６及び周辺デバイス１０はデータバス８を介して接続されており、ＮＡＮＤコントローラ６、ＮＡＮＤメモリ７及び外部ＮＡＮＤメモリ２０はデータバス９を介して接続されている。
【００１８】
ＣＰＵ１は、ＮＡＮＤメモリ７に記憶されているメインプログラム７３に従って処理を行い、データバス８に接続された各種機能部からの信号に応じて、情報処理装置１００を構成する各種機能部の制御を主に行う。
【００１９】
ＣＰＵ２は、ＲＯＭ３に記憶されている起動プログラム３１に従って起動処理を行う。更に、ＮＡＮＤメモリ７に記憶されている初期化プログラム７２に従って初期化処理を行い、周辺デバイスの初期化を行う。起動処理及び初期化処理の詳細については後述する。また、ＣＰＵ２の命令語長はＣＰＵ１の命令語長より短く、起動プログラム３１及び初期化プログラム７２も命令語長の短いプログラムとなっている。従って、起動プログラム３１及び初期化プログラム７２は、従来のプログラムのサイズより小さい。
【００２０】
ＲＯＭ３は、書き換え不可能な不揮発性メモリであり、電源投入直後に実行される起動プログラム３１を格納する。起動プログラム３１はメインプログラム７２の命令語長より短い命令語長で構成されたプログラムであり、ＣＰＵ２によって読み出されて実行される。
【００２１】
ＤＲＡＭ４は、書き換え可能で高速アクセスが可能な揮発性メモリであり、ＲＯＭ３やＮＡＮＤメモリ７に格納された各種プログラムをＣＰＵ１又はＣＰＵ２が実行する際に、一時的にそれらのプログラムを記憶する。
【００２２】
ＳＲＡＭ５はＤＲＡＭ４よりも高速アクセスが可能な揮発性メモリであり、ＤＲＡＭ４と同様にＮＡＮＤメモリ７に格納された各種プログラムやデータを一時的に記憶する。
【００２３】
ＮＡＮＤコントローラ６は、ＮＡＮＤメモリ７及び外部ＮＡＮＤメモリ２０に対するデータの読み出し、書き込み制御を行うものである。ＮＡＮＤコントローラ６は、ＮＡＮＤメモリ７や外部ＮＡＮＤメモリ２０からデータを読み出す際のエラー検出及び訂正機能を備えたものが望ましい。
【００２４】
ＮＡＮＤメモリ７は、ＮＡＮＤコントローラ設定情報７１、初期化プログラム７２、メインプログラム７３及びユーザデータ７４等を格納した書き換え可能で大容量な不揮発性メモリである。データの消去や書き込みは高速処理が可能であるが、読み出し速度は遅いため、ＮＡＮＤメモリ７に格納されたプログラムやデータはＮＡＮＤコントローラ６を介してＤＲＡＭ４又はＳＲＡＭ５に転送された後、ＣＰＵ１又はＣＰＵ２によって読み出される。
【００２５】
ＮＡＮＤコントローラ設定情報７１は、ＮＡＮＤメモリ７に格納されたプログラムやデータをＤＲＡＭ４へ転送する際に予め設定されるパラメータであり、例えば、転送時のクロック周波数、プログラムサイズ、ＮＡＮＤメモリ７にアクセスする際に出力する制御信号のパルス幅等を含んだ情報である。ＣＰＵ２による起動プログラム３１の実行によって、ＮＡＮＤコントローラ設定情報７１はＳＲＡＭ５に転送され、転送されたＮＡＮＤコントローラ設定情報に基づいて所定の設定が行われる。
【００２６】
初期化プログラム７２は、周辺デバイス１０の周辺デバイスの初期化処理を行う為のプログラムであり、ＣＰＵ２の命令によってＮＡＮＤメモリ７からＤＲＡＭ４に転送されてプログラムの実行が行われる。初期化処理の内容としては、周辺デバイス１０に含まれるレジスタの初期化の他に、情報処理装置１００が例えばデジタルカメラに搭載された装置である場合、モニタへのスルー画表示の開始、レンズ駆動を行うモータの初期化、カレンダー情報取得等が挙げられる。
【００２７】
メインプログラム７３は、情報処理装置１００が基本処理を行うためのプログラムであり、ＣＰＵ１の命令によってＮＡＮＤメモリ７からＤＲＡＭ４に転送されてプログラムの実行が行われる。ユーザデータ７４は各種データが格納される領域であり、情報処理装置１００が例えばデジタルカメラに搭載された装置である場合、撮影によって取得された静止画データ、動画データ、音声データ等が格納される。
【００２８】
外部ＮＡＮＤメモリ２０は、各種データを記憶保存するためのものであり、例えばフラッシュメモリをカード型にパッケージしたメモリカード等が多く用いられている。ＮＡＮＤメモリ７のユーザデータ７４と同様に、情報処理装置１００が例えばデジタルカメラに搭載された装置である場合、各種ユーザ設定情報等が記憶される。
【００２９】
図２は、情報処理装置１００の電源投入直後からメインプログラム７３の実行までの処理の流れを示したフローチャートである。情報処理装置１００の電源が投入されると、まずＣＰＵ２のリセット状態が解除され（ステップＳ１１）、ＣＰＵ２は起動プログラム３１に従って起動処理を実行する（ステップＳ１２）。
【００３０】
図３は、起動処理の流れを示したフローチャートである。ＣＰＵ２はＮＡＮＤコントローラ６を制御するために必要な最低限のシステム設定、初期化等をＮＡＮＤコントローラ６に対して行った後、ＮＡＮＤメモリ７のＣＳ（チップセレクト信号）を有効にする指示信号をＮＡＮＤコントローラ６に出力して（ステップＳ２１）、ＮＡＮＤメモリ７に格納されているＮＡＮＤコントローラ設定情報７１をＳＲＡＭ５に転送させる（ステップＳ２２）。そしてＣＰＵ２はＤＲＡＭ４の初期化を行い、ＳＲＡＭ５に転送されたＮＡＮＤコントローラ設定情報７１を読み出し、この設定情報に基づいて各種設定を行う（ステップＳ２３）。
【００３１】
このＮＡＮＤコントローラ設定情報７１は上述したように、例えば、転送時のクロック周波数、ＮＡＮＤメモリ７にアクセスする際に出力する制御信号のパルス幅、プログラムサイズ等を含んだ情報である。ＮＡＮＤコントローラ設定情報７をＮＡＮＤメモリ７に予め格納させることによって、設定情報を書き換えるだけで任意の条件でデータ転送を行うことが可能となり、情報処理装置１００が搭載される電子機器の動作環境に応じてデータ転送を行わせることができる。またＮＡＮＤコントローラ設定情報７１としてプログラムサイズを記憶させることにより、様々なプログラムサイズに対応可能となる。更に、予めプログラムサイズが分かっているため、プログラムの転送をスムーズに行うことができ、初期化プログラム７２の実行開始までにかかる時間（初期化着手時間）を少しでも短縮させることができる。
【００３２】
そしてＣＰＵ２は初期化プログラム７２をＤＲＡＭ４へ転送する（ステップＳ２４）。初期化プログラム７２はメインプログラム７３に比べて命令語長が短いためにプログラムサイズが小さい。従ってＤＲＡＭ４への転送が短時間で済み、初期化着手時間を短縮させることができる。
【００３３】
次に、ＣＰＵ２はＤＲＡＭ４に転送された初期化プログラムに従って初期化処理を行う（ステップＳ２５）。初期化処理の内容は、周辺デバイス１０に含まれるレジスタの初期化の他に、情報処理装置１００が例えばデジタルカメラに搭載された装置である場合、モニタへのスルー画表示の開始、レンズ駆動を行うモータの初期化、カレンダー情報取得等が挙げられる。
【００３４】
初期化処理が終わるとＣＰＵ２はメインプログラム７３をＤＲＡＭ４へ転送するための指示信号をＮＡＮＤメモリコントローラ６に出力する。これによりメインプログラム７３がＤＲＡＭ４へ転送される（ステップＳ２６）。そして、ＣＰＵ１のリセット状態が解除される（ステップＳ２７）。そしてＣＰＵ２は起動処理を終了し、続いてＣＰＵ１がＤＲＡＭ４に転送されたメインプログラムに従ってメイン処理を実行する（ステップＳ１３）。
【００３５】
以上、説明したように、命令語長の長いＣＰＵ１と、その命令語長より短いＣＰＵ２を配置して、ＣＰＵ２が初期化プログラム７２の処理を実行するようにすれば、初期化プログラム７２の命令語長を短いものにすることができ、プログラムサイズを縮小させることができる。これにより、初期化プログラム７２をＮＡＮＤメモリ７からＤＲＡＭ４へ転送する際にかかる時間を短縮することができ、ランダムアクセスの遅いＮＡＮＤメモリであっても初期化着手時間を短縮させることができる。
【００３６】
〔第２の実施の形態〕
第１の実施の形態ではＣＰＵ１及び２がアクセス可能なＳＲＡＭ５が１つ配置されている情報処理装置１００について説明した。第２の実施の形態では、ＣＰＵ１及び２がアクセス可能なＳＲＡＭ５に加え、ＣＰＵ２のみがアクセス可能なＳＲＡＭを備える情報処理装置２００について説明する。
【００３７】
図４は、本実施の形態における情報処理装置２００の機能構成を示したブロック図である。以下、第１の実施の形態において説明した情報処理装置１００と同一の機能ブロックについては同符号を付し、説明を省略する。
【００３８】
情報処理装置２００は、ＣＰＵ１、ＣＰＵ２、ＲＯＭ３、ＤＲＡＭ４、ＳＲＡＭ５、ＮＡＮＤコントローラ６、ＮＡＮＤメモリ７、周辺デバイス１０及びＳＲＡＭ１１を備えて構成されている。ＣＰＵ１、ＣＰＵ２、ＲＯＭ３、ＤＲＡＭ４、ＳＲＡＭ５、ＮＡＮＤコントローラ６及び周辺デバイス１０はデータバス８を介して接続されており、ＮＡＮＤコントローラ６、ＮＡＮＤメモリ７及び外部ＮＡＮＤメモリ２０はデータバス９を介して接続されている。
【００３９】
ＳＲＡＭ１１はＣＰＵ２のみに接続、或いはＣＰＵ２が有するものであり、ＣＰＵ２のみが直接アクセス可能なＳＲＡＭである。ＳＲＡＭ１１にはＣＰＵ２によって実行される初期化プログラム７２等のプログラムやデータが転送されて格納される。
【００４０】
図５は、情報処理装置２００の電源投入直後からメインプログラム７３の実行までの処理の流れを示したフローチャートである。情報処理装置１００の電源が投入されると、まずＣＰＵ２のリセット状態が解除され（ステップＳ３１）、ＣＰＵ２は起動プログラム３１に従って起動処理を実行する（ステップＳ３２）。
【００４１】
図６は、起動処理の流れを示したフローチャートである。ＣＰＵ２はＮＡＮＤコントローラ６を制御するために必要な最低限のシステム設定、初期化等をＮＡＮＤコントローラ６に対して行った後、ＮＡＮＤメモリ７のＣＳを有効にする指示信号をＮＡＮＤコントローラ６に出力して（ステップＳ４１）、ＮＡＮＤメモリ７に格納されているＮＡＮＤコントローラ設定情報７１をＳＲＡＭ５又はＳＲＡＭ１１に転送させる（ステップＳ４２）。そしてＣＰＵ２はＤＲＡＭ４の初期化を行う。更に、ＳＲＡＭ５に転送されたＮＡＮＤコントローラ設定情報７１を読み出し、この設定情報に基づいて各種設定を行う（ステップＳ４３）。そしてＣＰＵ２は初期化プログラム７２をＳＲＡＭ１１へ転送して（ステップＳ４４）、初期化処理を実行する（ステップＳ４５）。
【００４２】
初期化処理と同時に、ＣＰＵ２はメインプログラム７３をＤＲＡＭ４へ転送するための指示信号をＮＡＮＤコントローラ６へ出力する。これによりメインプログラム７３がＤＲＡＭ４へ転送される（ステップＳ４６）。メインプログラム７３の転送終了後、ＣＰＵ１のリセット状態が解除され（ステップＳ４７）、ＣＰＵ２は起動処理を終了する。続いてＣＰＵ１がＤＲＡＭ４に転送されたメインプログラムに従ってメイン処理を実行する（ステップＳ３３）。
【００４３】
このように、命令語長の長いＣＰＵ１と、その命令語長より短いＣＰＵ２を配置してＣＰＵ２が初期化プログラム７２の処理を実行するようにすれば、初期化プログラム７２の命令語長を短いものにすることができ、プログラムサイズを縮小させることができる。これにより、初期化プログラム７２をＮＡＮＤメモリ７からＤＲＡＭ４に転送する際にかかる時間を短縮することができ、ランダムアクセスの遅いＮＡＮＤメモリであっても初期化着手時間を短縮させることができる。
【００４４】
更に、ＣＰＵ２のみが直接アクセス可能なＳＲＡＭ１１を配置することによって、ＣＰＵ２によって実行される初期化プログラム７２をＤＲＡＭ４ではなくＳＲＡＭ１１へ格納することができ、初期化プログラム７２の処理終了を待たずにメインプログラム７３をＤＲＡＭ４へ転送することができる。従って、メイン処理の実行までにかかる時間を短縮することができる。
【００４５】
〔第３の実施の形態〕
第１及び第２の実施の形態では、ＣＰＵ１と、ＣＰＵ１より命令語長の短いＣＰＵ２とを備えた情報処理装置について説明した。第３の実施の形態では、２つ命令語長を実行可能なＣＰＵを備えた情報処理装置について説明する。
【００４６】
図７は、本実施の形態における情報処理装置３００の機能構成を示したブロック図である。以下、第１の実施の形態において説明した情報処理装置１００と同一の機能ブロックについては同符号を付し、説明を省略する。
【００４７】
情報処理装置３００は、ＣＰＵ１２、ＲＯＭ３、ＤＲＡＭ４、ＳＲＡＭ５、ＮＡＮＤコントローラ６、ＮＡＮＤメモリ７及び周辺デバイス１０を備えて構成されている。ＣＰＵ１２、ＲＯＭ３、ＤＲＡＭ４、ＳＲＡＭ５、ＮＡＮＤコントローラ６及び周辺デバイス１０はデータバス８を介して接続されており、ＮＡＮＤコントローラ６、ＮＡＮＤメモリ７及び外部ＮＡＮＤメモリ２０はデータバス９を介して接続されている。
【００４８】
ＣＰＵ１２は、データバス８に接続された各種機能部からの信号に応じて、情報処理装置３００を構成する各部の制御を行う。更に、ＣＰＵ１２はメインプログラム７３に用いられている長い命令語長と起動プログラム３１や初期化プログラム７２に用いられている短い命令語長の２つの命令語長のプログラムを実行可能なＣＰＵであり、起動プログラム３１、初期化プログラム７２及びメインプログラム７３等に従って各種処理を実行する。長い命令語長と短い命令語長が実行可能なＣＰＵを用いることによって、初期化プログラム７２のプログラムサイズを小さくすることができるため、初期化プログラム７２をＤＲＡＭ４へ転送する際にかかる時間を短縮させることができる。
【００４９】
図８は、情報処理装置３００の電源投入直後からメインプログラム７３の実行までの処理の流れを示したフローチャートである。情報処理装置１００の電源が投入されると、まずＣＰＵ１２のリセット状態が解除され（ステップＳ５１）、ＣＰＵ１２は起動プログラム３１に従って起動処理を実行する（ステップＳ５２）。起動処理の流れは図３に示したフローチャートに対してステップＳ２７を削除したものと同一であるため、説明を省略する。起動処理終了後、ＣＰＵ１２はＤＲＡＭ４に転送されたメインプログラムに従ってメイン処理を実行する（ステップＳ５３）。
【００５０】
以上、説明したように、長い命令語長と短い命令語長のプログラムを実行可能なＣＰＵ１２を配置することにより、初期化プログラム７２の命令語長を短いものにすることができ、プログラムサイズを縮小させることができる。これにより、初期化プログラム７２をＮＡＮＤメモリ７からＤＲＡＭ４へ転送する際にかかる時間を短縮することができるため、ランダムアクセスの遅いＮＡＮＤメモリであっても初期化着手時間を短縮させることができる。
【図面の簡単な説明】
【００５１】
【図１】第１の実施の形態における情報処理装置の機能ブロック図
【図２】第１の実施の形態における基本処理の流れを示した図
【図３】第１の実施の形態における起動処理の流れを示した図
【図４】第２の実施の形態における情報処理装置の機能ブロック図
【図５】第２の実施の形態における基本処理の流れを示した図
【図６】第２の実施の形態における起動処理の流れを示した図
【図７】第３の実施の形態における情報処理装置の機能ブロック図
【図８】第３の実施の形態における基本処理の流れを示した図
【符号の説明】
【００５２】
１００、２００、３００  情報処理装置
１、２、１２    ＣＰＵ
３        ＲＯＭ
３１      起動プログラム
４        ＤＲＡＭ
５、１１  ＳＲＡＭ
６        ＮＡＮＤコントローラ
７        ＮＡＮＤメモリ
７１      ＮＡＮＤコントローラ設定情報
７２      初期化プログラム
７３      メインプログラム
７４      ユーザデータ
８、９    データバス
１０      周辺デバイス
２０      外部ＮＡＮＤメモリ
【図１】
2008033602.tif 000003
【図２】
2008033602.tif 000004
【図３】
2008033602.tif 000005
【図４】
2008033602.tif 000006
【図５】
2008033602.tif 000007
【図６】
2008033602.tif 000008
【図７】
2008033602.tif 000009
【図８】
2008033602.tif 000010