(57)【要約】【課題】高温時又は低温時のプローブ検査におけるプローブカードのプローブピンの膨張又は収縮の飽和時間とオーバードライブ量との関係を定量的に求められるようにする。【解決手段】半導体装置の検査装置は、プローブカード１０６に設けられたプローブピン１０７を加熱又は冷却するプローブピン用加熱冷却装置１０５と、該加熱冷却装置１０５に設けられ、プローブピン１０７を保護膜１０３を介して接触するプロービング評価回路１０４と、該プロービング評価回路１０４の電気的特性を検出して評価するプロービング評価装置１０９とを有している。プロービング評価装置１０９は、高温時又は低温時において、プローブピン１０７との接触によるストレスによって変化するプロービング評価回路１０４における電気的特性から、プローブピン１０７の膨張又は収縮の飽和時間及び基板のプローブカード１０６に対するオーバードライブ量を求めて出力する。【選択図】図１
2008204975.tif 000002
【特許請求の範囲】
【請求項１】
基板に形成された半導体装置の電気的特性をプローブカードを有するプローバを用いて検査する半導体装置の検査装置であって、
前記プローブカードに設けられたプローブピンを加熱又は冷却するプローブピン温度制御部と、
前記プローブピン温度制御部に設けられ、前記プローブピンを接触するプロービング評価部と、
前記プロービング評価部の電気的特性を検出し且つ評価するプロービング評価装置とを備え、
前記プロービング評価装置は、高温状態又は低温状態において、前記プローブピンとの接触によるストレスによって変化する前記プロービング評価部における電気的特性から、前記プローブピンの膨張又は収縮の飽和時間、及び前記基板の前記プローブカードに対するオーバードライブ量を求めて出力することを特徴とする半導体装置の検査装置。
【請求項２】
前記プロービング評価部は、
それぞれストレスによって電気的特性が変化する複数の評価素子が行列状に集積されてなる評価回路と、
前記複数の評価素子のうちのいずれかを特定する行デコーダ回路及び列デコーダ回路と、
前記評価素子に流れる電流量及び該電流量が変化した評価素子の位置を検出する電流・位置検出回路とを有していることを特徴とする請求項１に記載の半導体装置の検査装置。
【請求項３】
前記プロービング評価部は、前記プローブピン温度制御部から分離可能であることを特徴とする請求項１に記載の半導体装置の検査装置。
【請求項４】
基板に形成された半導体装置の電気的特性をプローブカードを有するプローバを用いて検査する半導体装置の検査装置であって、
前記基板を加熱又は冷却する基板温度制御部と、
前記基板に形成された複数のパッド電極の下側に設けられたプロービング評価部と、
前記プロービング評価部の電気的特性を検出し且つ評価するプロービング評価装置とを備え、
前記プロービング評価装置は、高温状態又は低温状態において、前記プローブピンとの接触によるストレスによって変化する前記プロービング評価部における電気的特性から、前記プローブピンの膨張又は収縮の飽和時間、及び前記基板の前記プローブカードに対するオーバードライブ量を求めて出力することを特徴とする半導体装置の検査装置。
【請求項５】
前記プロービング評価部は、
それぞれストレスによって電気的特性が変化する複数の評価素子が行列状に集積されてなる評価回路と、
前記複数の評価素子のうちのいずれかを特定する行デコーダ回路及び列デコーダ回路と、
前記評価素子に流れる電流量及び該電流量が変化した評価素子の位置を検出する電流・位置検出回路とを有していることを特徴とする請求項４に記載の半導体装置の検査装置。
【請求項６】
前記プロービング評価部は、
ストレスによって電気的特性が変化する単体の評価素子と、
前記評価素子に流れる電流量を検出する電流検出回路とを有していることを特徴とする請求項４に記載の半導体装置の検査装置。
【請求項７】
前記プロービング評価装置は、前記半導体装置に形成されていることを特徴とする請求項４〜６のうちのいずれか１項に記載の半導体装置の検査装置。
【請求項８】
前記プロービング評価装置は、前記半導体装置の外部に形成されていることを特徴とする請求項４〜６のうちのいずれか１項に記載の半導体装置の検査装置。
【請求項９】
前記半導体基板上に形成され、前記半導体装置に電気信号を印加するＩＯパッド電極と、
前記ＩＯパッド電極と前記プロービング評価部とを接続するヒューズ回路とをさらに備えていることを特徴とする請求項４〜６のうちのいずれか１項に記載の半導体装置の検査装置。
【請求項１０】
前記半導体基板上に形成され、前記半導体装置に電気信号を印加するＩＯパッド電極と、
前記ＩＯパッド電極と前記プロービング評価部との間、及び前記ＩＯパッド電極と前記半導体装置を構成する回路との間を選択的に接続するセレクタ回路とをさらに備えていることを特徴とする請求項４〜６のうちのいずれか１項に記載の半導体装置の検査装置。
【請求項１１】
前記半導体装置は、前記基板に形成されたスクライブラインを挟んで複数形成されており、
前記プロービング評価部及びプロービング評価装置は、前記スクライブラインに形成され、
前記プロービング評価部は、ストレスによって電気的特性が変化する単体の評価素子と、前記評価素子に流れる電流量を検出する電流検出回路とを有していることを特徴とする請求項４に記載の半導体装置の検査装置。
【請求項１２】
出力された前記プローブピンの膨張又は収縮の飽和時間、及び前記基板の前記プローブカードに対するオーバードライブ量の値を保持するデータ保持手段と、
前記データ保持手段と前記プローバとを接続するネットワーク手段とをさらに備え、
他の半導体装置の検査において、前記データ保持手段に保持されたデータを初期設定値として用いることを特徴とする請求項１又は４に記載の半導体装置の検査装置。
【請求項１３】
半導体装置が形成された基板を加熱又は冷却する基板温度制御部と、プローブカードに設けられたプローブピンを加熱又は冷却するプローブピン温度制御部と、前記プローブピン温度制御部に設けられ、前記プローブピンを接触するプロービング評価部と、前記プロービング評価部の電気的特性を検出し且つ評価するプロービング評価装置とを有する半導体装置の検査方法であって、
前記基板温度制御部及び前記プローブピン温度制御部により、前記半導体装置及び前記プローブピンを所定の温度にまでそれぞれ加熱又は冷却する工程（ａ）と、
前記半導体装置に設けられたパッド電極に前記プローブピンを接触させる際のプローブ応力に相当するオーバードライブ量を初期設定する工程（ｂ）と、
前記所定の温度において、前記プローブピンを前記プロービング評価部に、初期設定された前記オーバードライブ量で接触させる工程（ｃ）と、
前記プロービング評価部に前記プローブピンを接触させた時の、前記プローブピンの膨張又は収縮による前記プロービング評価部を流れる電流値の変動量を所定時間ごとに測定して保持する工程（ｄ）と、
保持された前記電流値の複数の変動量を累積して累積度数データを求める工程（ｅ）と、
求めた前記累積度数データと、あらかじめ設定された前記保護膜と前記プローブピンとが正常に接触した時の電流値の変動量の基準値とを比較する工程（ｆ）と、
前記工程（ｆ）における前記累積度数データが前記基準値に到達した場合には、前記オーバードライブ量が適切と判断し、一方、前記工程（ｆ）における前記累積度数データが前記基準値に到達していない場合には、前記オーバードライブ量が不適切と判断する工程（ｇ）と、
前記工程（ｇ）において前記オーバードライブ量が適切と判断された場合は、前記半導体装置の検査を開始し、一方、前記工程（ｇ）において前記オーバードライブ量が不適切と判断された場合は、前記オーバードライブ量が適切な値となるまで、前記工程（ｂ）から前記工程（ｇ）までを繰り返す工程（ｈ）とを備えていることを特徴とする半導体装置の検査方法。
【請求項１４】
半導体装置が形成された基板を加熱又は冷却する基板温度制御部と、前記基板に形成された複数のパッド電極の下側に設けられたプロービング評価部と、前記プロービング評価部の電気的特性を検出し且つ評価するプロービング評価装置とを有する半導体装置の検査方法であって、
前記基板温度制御部により、前記半導体装置及び前記プローブピンを所定の温度にまでそれぞれ加熱又は冷却する工程（ａ）と、
前記半導体装置に設けられたパッド電極に前記プローブピンを接触させる際のプローブ応力に相当するオーバードライブ量を初期設定する工程（ｂ）と、
前記所定の温度において、前記プローブピンを前記プロービング評価部上の前記パッド電極に、初期設定された前記オーバードライブ量で接触させる工程（ｃ）と、
前記プロービング評価部の前記電極パッドに前記プローブピンを接触させた時の、前記プローブピンの膨張又は収縮による前記プロービング評価部を流れる電流値の変動量を所定時間ごとに測定して保持する工程（ｄ）と、
保持された前記電流値の複数の変動量を累積して累積度数データを求める工程（ｅ）と、
求めた前記累積度数データと、あらかじめ設定された前記パッド電極と前記プローブピンとが正常に接触した時の電流値の変動量の基準値とを比較する工程（ｆ）と、
前記工程（ｆ）における前記累積度数データが前記基準値に到達した場合には、前記オーバードライブ量が適切と判断し、一方、前記工程（ｆ）における前記累積度数データが前記基準値に到達していない場合には、前記オーバードライブ量が不適切と判断する工程（ｇ）と、
前記工程（ｇ）において前記オーバードライブ量が適切と判断された場合は、前記半導体装置の検査を開始し、一方、前記工程（ｇ）において前記オーバードライブ量が不適切と判断された場合は、前記オーバードライブ量が適切な値となるまで、前記工程（ｂ）から前記工程（ｇ）までを繰り返す工程（ｈ）とを備えていることを特徴とする半導体装置の検査方法。
【請求項１５】
前記プロービング評価部は、複数の評価素子を含み、
前記工程（ｄ）は、前記プロービング評価部における前記各評価素子を流れる電流値の変動量の経時変化を複数回測定することにより、前記各評価素子を流れる電流値の変動量の経時変化がなくなるまでの飽和時間を求める工程を含み、
前記工程（ｅ）において、前記累積度数データは、前記評価素子ごとに求められた前記飽和時間により求めることを特徴とする請求項１３又は１４に記載の半導体検査装置の検査方法。
【請求項１６】
前記プロービング評価部は、それぞれが単体の評価素子を含む複数が設けられており、
前記工程（ｄ）は、前記各プロービング評価部における前記評価素子を流れる電流値の変動量の経時変化を複数回測定することにより、前記各プロービング評価部の前記評価素子を流れる電流値の変動量の経時変化がなくなるまでの飽和時間を求める工程を含み、
前記工程（ｅ）において、前記累積度数データは、前記プロービング評価部ごとに求められた前記飽和時間により求めることを特徴とする請求項１３又は１４に記載の半導体検査装置の検査方法。
【請求項１７】
前記工程（ｈ）よりも後に、
前記オーバードライブ量の適切な値を、他の半導体装置の検査時の初期設定値に用いる工程（Ｉ）をさらに備えていることを特徴とする請求項１３又は１４に記載の半導体装置の検査方法。
【請求項１８】
前記工程（ｈ）よりも後に、
前記飽和時間を、他の半導体装置の検査時の初期設定値に用いる工程（Ｉ）をさらに備えていることを特徴とする請求項１５又は１６に記載の半導体装置の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の検査装置及びそれを用いた検査方法に関し、特に高温時又は低温時のプローブ検査に用いる検査装置及びそれを用いた検査方法に関する。
【背景技術】
【０００２】
近年、車載品種を中心とする半導体装置において、高温時及び低温時における信頼性評価が必須となりつつあり、高温時又は低温時でプローブ検査を実施して不良品をスクリーニングする技術が提案されている。
【０００３】
高温時又は低温時のプローブ検査は、検査時に各温度におけるプローブカードのプローブピンの膨張又は収縮を考慮する必要がある。しかしながら、従来はプローブカードを構成するプローブピンの加熱時間又は冷却時間とそのオーバードライブ量とは、パッド数を始めとするＬＳＩ(Large Scale Integrated Circuit)の品種条件に拘わらず、一律に且つ経験的に決められている。
【０００４】
その結果、プローブピンの膨張及び収縮が不十分となるため、検査途中でプローブピンがパッドに十分に当たらずにコンタクト不良が多発するなどして、検査効率が悪化する。
【０００５】
この問題を解決するために、プローバ装置内に設置したプローブカードの針（プローブピン）専用の加熱冷却装置によってプローブピンを加熱又は冷却し、その後、カメラによりプローブピンのプローブカードからの高さを検出して、該プローブピンの膨張又は収縮の度合いを調べる技術が提案されている。
【０００６】
以下、図２６を参照しながら、プローブピンのプローブカードからの高さをカメラにより検出してプローブピンの膨張又は収縮を調べる従来のプローバ装置について説明する（例えば、特許文献１を参照。）。
【０００７】
図２６に示すように、プローバ装置５００は、半導体装置が形成されたウエハ（基板）を上面に載置するウエハステージ５０１及び該ウエハステージ５０１の下側に設けられ、ウエハを加熱又は冷却するウエハ用過熱冷却装置５０２と、ウエハステージ５０１の側方に設けられ、プローブカード５０５のプローブピン５０６を加熱又は冷却する加熱冷却部５０３を有するプローブカード用加熱冷却装置５０４と、プローブピン５０６を下方から撮影するプローブピン観測カメラ５０７と、撮影された画像データからプローブピン５０６におけるプローブカード５０５の下面からの高さを測定するプローブピン評価装置５０８とから構成される。
【０００８】
プローバ装置５００による高温時又は低温時のプローブ検査は、まず、検査対象であるウエハをウエハステージ５０１の上に載置し、その後、ウエハ用加熱冷却装置５０２によりウエハを所定の温度にまで加熱又は冷却する。
【０００９】
次に、プローブカード５０５のプローブピン５０６をプローブカード用加熱冷却部５０３の上に接触させて、プローブカード用加熱冷却装置５０４により所定の温度にまで加熱又は冷却する。この時のプローブピン５０６の膨張又は収縮の状態は、プローブピン観測カメラ５０７によってプローブピン５０６を撮影し、プローブピン評価装置５０８により画像を解析してプローブピン５０６の高さを検出して調べる。
【００１０】
以上のように、従来例に係るプローブピン５０６の膨張又は収縮の検出方法は、プローブピン５０６の加熱又は冷却する工程と、プローブピン観測カメラ５０７によりプローブピン５０６を観測して、プローブピン評価装置５０８によりプローブピン５０６の高さを検出する工程とを繰り返す。これにより、プローブピンの膨張又は収縮を調べることができる。
【特許文献１】特開２００３−３４４４９８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、前記従来の高温時又は低温時のプローブ検査におけるプローブピンの膨張又は収縮を調べる方法は、各プローブピンの高さが膨張又は収縮が飽和状態に達するまで、プローブピンを加熱又は冷却する工程と、プローブピンの高さを測定して、プローブピンの膨張又は収縮を調べる工程とを幾度も繰り返す必要があることから、作業的に非効率であるという問題がある。
【００１２】
また、加熱又は冷却による各プローブピンの高さが飽和する時間を精度良く定量化することが困難である。
【００１３】
さらに、プローブカードに印加するオーバードライブ量の適量を判断するのが難しいという問題や、半導体チップごとにプローバ設定データを用意しなければならないという問題もある。
【００１４】
本発明は、前記従来の問題に鑑み、ＬＳＩのパッド数などの品種条件に応じて、高温時又は低温時のプローブ検査におけるプローブカードのプローブピンの膨張又は収縮の飽和時間とオーバードライブ量との関係を定量的に求めることができるようにし、また、高温時、常温時及び低温時のプローブカードに対する最適なオーバードライブ量を求めて、プローバ設定データをいつでも活用できるようにすることを目的とする。
【課題を解決するための手段】
【００１５】
前記の目的を達成するため、本発明は、半導体装置の検査装置を、プローブピンが接触することにより電気的特性が変化する評価素子を用いて、プローブピンの膨張又は収縮の飽和時間及びプローブカードに対するオーバードライブ量を求める構成とする。
【００１６】
具体的に、本発明に係る第１の半導体装置の検査装置は、基板に形成された半導体装置の電気的特性をプローブカードを有するプローバを用いて検査する半導体装置の検査装置を対象とし、プローブカードに設けられたプローブピンを加熱又は冷却するプローブピン温度制御部と、プローブピン温度制御部に設けられ、プローブピンを接触するプロービング評価部と、プロービング評価部の電気的特性を検出し且つ評価するプロービング評価装置とを備え、プロービング評価装置は、高温状態又は低温状態において、プローブピンとの接触によるストレスによって変化するプロービング評価部における電気的特性から、プローブピンの膨張又は収縮の飽和時間及び基板のプローブカードに対するオーバードライブ量を求めて出力することを特徴とする。
【００１７】
第１の半導体装置の検査装置によると、プローブピン温度制御部に設けられ、プローブピンを接触するプロービング評価部と、プロービング評価部の電気的特性を検出し且つ評価するプロービング評価装置とを備えており、プロービング評価装置は、高温状態又は低温状態において、プローブピンとの接触によるストレスによって変化するプロービング評価部における電気的特性から、プローブピンの膨張又は収縮の飽和時間及び基板のプローブカードに対するオーバードライブ量を求めて出力するため、高温又は低温時のプローブ検査におけるプローブカードのプローブピンの膨張又は収縮の飽和時間とオーバードライブ量との関係を定量的に求めることができる。
【００１８】
第１の半導体装置の検査装置において、プロービング評価部は、それぞれストレスによって電気的特性が変化する複数の評価素子が行列状に集積されてなる評価回路と、複数の評価素子のうちのいずれかを特定する行デコーダ回路及び列デコーダ回路と、評価素子に流れる電流量及び該電流量が変化した評価素子の位置を検出する電流・位置検出回路とを有していることが好ましい。
【００１９】
第１の半導体装置の検査装置において、プロービング評価部は、プローブピン温度制御部から分離可能であることが好ましい。
【００２０】
本発明に係る第２の半導体装置の検査装置は、基板に形成された半導体装置の電気的特性をプローブカードを有するプローバを用いて検査する半導体装置の検査装置を対象とし、基板を加熱又は冷却する基板温度制御部と、基板に形成された複数のパッド電極の下側に設けられたプロービング評価部と、プロービング評価部の電気的特性を検出し且つ評価するプロービング評価装置とを備え、プロービング評価装置は、高温状態又は低温状態において、プローブピンとの接触によるストレスによって変化するプロービング評価部における電気的特性から、プローブピンの膨張又は収縮の飽和時間及び基板のプローブカードに対するオーバードライブ量を求めて出力することを特徴とする。
【００２１】
第２の半導体装置の検査装置によると、基板に形成された複数のパッド電極の下側に設けられたプロービング評価部と、プロービング評価部の電気的特性を検出し且つ評価するプロービング評価装置とを備えており、プロービング評価装置は、高温状態又は低温状態において、プローブピンとの接触によるストレスによって変化するプロービング評価部における電気的特性から、プローブピンの膨張又は収縮の飽和時間及び基板のプローブカードに対するオーバードライブ量を求めて出力するため、高温又は低温時のプローブ検査におけるプローブカードのプローブピンの膨張又は収縮の飽和時間とオーバードライブ量との関係を定量的に求めることができる。
【００２２】
第２の半導体装置の検査装置において、プロービング評価部は、それぞれストレスによって電気的特性が変化する複数の評価素子が行列状に集積されてなる評価回路と、複数の評価素子のうちのいずれかを特定する行デコーダ回路及び列デコーダ回路と、評価素子に流れる電流量及び該電流量が変化した評価素子の位置を検出する電流・位置検出回路とを有していることが好ましい。
【００２３】
第２の半導体装置の検査装置において、プロービング評価部は、ストレスによって電気的特性が変化する単体の評価素子と、評価素子に流れる電流量を検出する電流検出回路とを有していることが好ましい。
【００２４】
第２の半導体装置の検査装置において、プロービング評価装置は、半導体装置に形成されていることが好ましい。
【００２５】
また、第２の半導体装置の検査装置において、プロービング評価装置は、半導体装置の外部に形成されていることが好ましい。
【００２６】
第２の半導体装置の検査装置は、半導体基板上に形成され、半導体装置に電気信号を印加するＩＯパッド電極と、ＩＯパッド電極とプロービング評価部とを接続するヒューズ回路とをさらに備えていることが好ましい。
【００２７】
また、第２の半導体装置の検査装置は、半導体基板上に形成され、半導体装置に電気信号を印加するＩＯパッド電極と、ＩＯパッド電極とプロービング評価部との間、及びＩＯパッド電極と半導体装置を構成する回路との間を選択的に接続するセレクタ回路とをさらに備えていることが好ましい。
【００２８】
第２の半導体装置の検査装置において、半導体装置は基板に形成されたスクライブラインを挟んで複数形成されており、プロービング評価部及びプロービング評価装置は、スクライブラインに形成され、プロービング評価部は、ストレスによって電気的特性が変化する単体の評価素子と、評価素子に流れる電流量を検出する電流検出回路とを有していることが好ましい。
【００２９】
第１又は第２の半導体装置の検査装置は、出力されたプローブピンの膨張又は収縮の飽和時間、及び基板のプローブカードに対するオーバードライブ量の値を保持するデータ保持手段と、データ保持手段とプローバとを接続するネットワーク手段とをさらに備え、他の半導体装置の検査において、データ保持手段に保持されたデータを初期設定値として用いることが好ましい。
【００３０】
本発明に係る第１の半導体装置の検査方法は、半導体装置が形成された基板を加熱又は冷却する基板温度制御部と、プローブカードに設けられたプローブピンを加熱又は冷却するプローブピン温度制御部と、プローブピン温度制御部に設けられ、プローブピンを接触するプロービング評価部と、プロービング評価部の電気的特性を検出し且つ評価するプロービング評価装置とを有する半導体装置の検査方法を対象とし、基板温度制御部及びプローブピン温度制御部により、半導体装置及びプローブピンを所定の温度にまでそれぞれ加熱又は冷却する工程（ａ）と、半導体装置に設けられたパッド電極にプローブピンを接触させる際のプローブ応力に相当するオーバードライブ量を初期設定する工程（ｂ）と、所定の温度において、プローブピンをプロービング評価部に、初期設定されたオーバードライブ量で接触させる工程（ｃ）と、プロービング評価部にプローブピンを接触させた時の、プローブピンの膨張又は収縮によるプロービング評価部を流れる電流値の変動量を所定時間ごとに測定して保持する工程（ｄ）と、保持された電流値の複数の変動量を累積して累積度数データを求める工程（ｅ）と、求めた累積度数データと、あらかじめ設定された保護膜とプローブピンとが正常に接触した時の電流値の変動量の基準値とを比較する工程（ｆ）と、工程（ｆ）における累積度数データが基準値に到達した場合には、オーバードライブ量が適切と判断し、一方、工程（ｆ）における累積度数データが基準値に到達していない場合には、オーバードライブ量が不適切と判断する工程（ｇ）と、工程（ｇ）においてオーバードライブ量が適切と判断された場合は、半導体装置の検査を開始し、一方、工程（ｇ）においてオーバードライブ量が不適切と判断された場合は、オーバードライブ量が適切な値となるまで、工程（ｂ）から工程（ｇ）までを繰り返す工程（ｈ）とを備えていることを特徴とする。
【００３１】
本発明に係る第２の半導体装置の検査方法は、半導体装置が形成された基板を加熱又は冷却する基板温度制御部と、基板に形成された複数のパッド電極の下側に設けられたプロービング評価部と、プロービング評価部の電気的特性を検出し且つ評価するプロービング評価装置とを有する半導体装置の検査方法を対象とし、基板温度制御部により、半導体装置及びプローブピンを所定の温度にまでそれぞれ加熱又は冷却する工程（ａ）と、半導体装置に設けられたパッド電極にプローブピンを接触させる際のプローブ応力に相当するオーバードライブ量を初期設定する工程（ｂ）と、所定の温度において、プローブピンをプロービング評価部上のパッド電極に、初期設定されたオーバードライブ量で接触させる工程（ｃ）と、プロービング評価部の電極パッドにプローブピンを接触させた時の、プローブピンの膨張又は収縮によるプロービング評価部を流れる電流値の変動量を所定時間ごとに測定して保持する工程（ｄ）と、保持された電流値の複数の変動量を累積して累積度数データを求める工程（ｅ）と、求めた累積度数データと、あらかじめ設定されたパッド電極とプローブピンとが正常に接触した時の電流値の変動量の基準値とを比較する工程（ｆ）と、工程（ｆ）における累積度数データが基準値に到達した場合には、オーバードライブ量が適切と判断し、一方、工程（ｆ）における累積度数データが基準値に到達していない場合には、オーバードライブ量が不適切と判断する工程（ｇ）と、工程（ｇ）においてオーバードライブ量が適切と判断された場合は、半導体装置の検査を開始し、一方、工程（ｇ）においてオーバードライブ量が不適切と判断された場合は、オーバードライブ量が適切な値となるまで、工程（ｂ）から工程（ｇ）までを繰り返す工程（ｈ）とを備えていることを特徴とする。
【００３２】
第１又は第２の半導体装置の検査方法において、プロービング評価部は、複数の評価素子を含み、工程（ｄ）は、プロービング評価部における各評価素子を流れる電流値の変動量の経時変化を複数回測定することにより、各評価素子を流れる電流値の変動量の経時変化がなくなるまでの飽和時間を求める工程を含み、工程（ｅ）において、累積度数データは、評価素子ごとに求められた飽和時間により求めることが好ましい。
【００３３】
また、第１又は第２の半導体装置の検査方法において、プロービング評価部は、それぞれが単体の評価素子を含む複数が設けられており、工程（ｄ）は、各プロービング評価部における評価素子を流れる電流値の変動量の経時変化を複数回測定することにより、各プロービング評価部の評価素子を流れる電流値の変動量の経時変化がなくなるまでの飽和時間を求める工程を含み、工程（ｅ）において、累積度数データは、プロービング評価部ごとに求められた飽和時間により求めることが好ましい。
【００３４】
第１又は第２の半導体装置の検査方法は、工程（ｈ）よりも後に、求められたオーバードライブ量の適切な値を、他の半導体装置の検査時の初期設定値に用いる工程（Ｉ）をさらに備えていることが好ましい。
【００３５】
また、第１又は第２の半導体装置の検査方法は、工程（ｈ）よりも後に、求められた飽和時間を、他の半導体装置の検査時の初期設定値に用いる工程（Ｉ）をさらに備えていることが好ましい。
【発明の効果】
【００３６】
本発明に係る半導体装置の検査装置及びそれを用いた検査方法によると、ＬＳＩごとにパッド数が異なる等の品種条件に応じて、高温時又は低温時のプローブ検査におけるプローブカードのプローブピンの膨張又は収縮が飽和する飽和時間とオーバードライブ量との関係を定量的に取得することができる。その上、高温時、常温時及び低温時のプローブカードに適切なオーバードライブ量をいつでも活用することができる。
【発明を実施するための最良の形態】
【００３７】
（第１の実施形態）
本発明の第１の実施形態に係る半導体装置の検査装置について図面を参照しながら説明する。
【００３８】
図１は本発明の第１の実施形態に係る半導体装置の検査装置を模式的に示している。図１に示すように、第１の実施形態に係るプローバ装置１００は、複数の半導体装置が形成されたウエハ（基板）を上面に載置するウエハステージ１０１と、該ウエハステージ１０１の下側に設けられ、ウエハを加熱又は冷却するウエハ用過熱冷却装置１０２と、ウエハステージ１０１の側方に設けられ、プローブカード１０６に設けられた複数のプローブピン１０７を加熱又は冷却し、上面が保護膜１０３に覆われ且つプローブカード１０６に対するオーバードライブ量とプローブピン１０７の膨張又は収縮の飽和時間とを電気的に調べるプロービング評価回路１０４と、該プロービング評価回路１０４の下側に設けられ、プローブピン１０７を加熱又は冷却するプローブピン用加熱冷却装置１０５と、プロービング評価回路１０４と配線１０８により接続され、プロービング評価回路１０４の電気的特性をモニタし且つ評価するプロービング評価装置１０９とから構成される。
【００３９】
プロービング評価回路１０４の上面を覆う保護膜は、プロービング評価回路１０４のプローブピン１０７との接触による損傷を防止できればよく、例えばアルミニウム（Ａｌ）からなる金属膜、さらには、窒化チタン、窒化シリコン又は酸化シリコン等の絶縁膜を用いることができる。
【００４０】
図２（ａ）にプロービング評価回路１０４の平面構成を示す。図２（ａ）に示すように、プロービング評価回路１０４は、プローブカードのプローブピンが接触するプロービング領域２００に、例えばそれぞれがトランジスタからなり、プローブピンの応力によって流れる電流値が変動する複数の評価素子２０１が行列状（アレイ状）に配置されている。ここで、評価素子となるトランジスタには、電界効果トランジスタ又はバイポーラトランジスタを用いることができる。
【００４１】
プロービング領域２００の周囲には、行デコーダ用配線２０２を介して各評価素子２０１と接続され、Ｙ方向のアドレスを指定する行デコーダ回路２０３と、列デコーダ用配線２０４を介して各評価素子２０１と接続され、Ｘ方向のアドレスを指定する列デコーダ回路２０５と、電流・位置検出回路用配線２０６を介して各評価素子２０１と接続され、各評価素子２０１に流れる電流値及びプローブピンの膨張又は収縮によって電流が流れる評価素子２０１のアドレス位置の変動を検出する電流・位置検出回路２０７とがそれぞれ配置されている。
【００４２】
図２（ｂ）は１つの評価素子２０１を示しており、プロービング領域２００のプローブ応力により１ビットの電流値が変動し、端子として電流・位置検出回路用端子２０１ａ、列デコーダ用端子２０１ｂ及び行デコーダ用端子２０１ｃを有している。
【００４３】
ここで、プロービング評価回路１０４において、プローブピンの応力（プローブ応力）により電流値が変動する実験データを示す。図３はアレイ状に配置された複数の評価素子２０１に、複数のプローブピン１０７が接触する様子を模式的に表わしている。
【００４４】
図４（ａ）は、保護膜１０３の下に、アレイ状に配置されたトランジスタからなる複数の評価素子２０１に、１本のプローブピン１０７が接触している状態を表わしている。これにより、図４（ｂ）に示すように、プローブピン１０７の接触応力が加わっている評価素子２０１を示すアドレスにおいて、プローブ応力による電流変動特性が観測される。図４（ｂ）に示す電流変動特性からは、該当するアドレスの評価素子２０１に流れる電流の最大電流の変動量は、約１０％の増大であることが分かる。
【００４５】
図５（ａ）は、各評価素子２０１に、図５（ｂ）に示すＳＲＡＭ（Static Random Access Memory）セル２０８を用いた場合を示す。図５（ｃ）に示すように、プローブピン１０７の接触応力が加わっている評価素子２０１を示すアドレスにおいて、プローブ応力による電流変動特性が観測される。図５（ｃ）に示す電流変動特性からは、該当するアドレスの１ビットのＳＲＡＭセル２０８に流れる電流２０９の最大電流の変動量は、約４％の増大であることが分かる。
【００４６】
このように、第１の実施形態によると、高温時又は低温時のプローブ検査におけるプローブカード１０６のプローブピン１０７の膨張又は収縮の飽和時間と高温時、常温時又は低温時のプローブカード１０６に対する適切なオーバードライブ量を決定することができる。
【００４７】
また、半導体装置（半導体チップ）の端子形状及び半導体装置のサイズに制限されることなく、プローブカード１０６のプローブピン１０７に対応することができる。
【００４８】
（第１の実施形態の一変形例）
図６（ａ）は本発明の第１の実施形態に係る半導体装置の検査装置におけるプロービング評価回路１０４を含むプロービング評価回路装置３００の模式的な断面構成を示し、図６（ｂ）はプロービング評価回路装置３００の平面構成を示している。
【００４９】
図６（ａ）及び図６（ｂ）に示すように、本変形例に係るプロービング評価回路装置３００は、上面のほぼ全面が保護膜１０３で覆われたプロービング評価回路１０４が、プローブピン用加熱冷却装置１０５と分離可能な構造を採る。
【００５０】
具体的には、プロービング評価回路１０４は、プロービング評価回路ボード３０１に組み込まれ、プロービング評価回路ボード３０１が、プローブピン用加熱冷却装置１０５の上に設けられたプロービング評価ボード３０２の上に脱着可能に保持されると共に、電気的に接続されている。
【００５１】
プロービング評価回路１０４とプロービング評価回路ボード３０１とは、プロービング評価回路１０４のプロービング評価回路端子１０４ａ、配線３０３及びプロービング評価回路ボード３０１のプロービング評価回路ボード端子３０４により電気的に接続されている。また、プロービング評価回路ボード３０１とプロービング評価ボード３０２とは、プロービング評価回路ボード３０１のプロービング評価回路ボードピン３０５及びプロービング評価ボード３０２のプロービング評価ボード端子３０６により電気的に接続されている。
【００５２】
このように、本変形例によると、プロービング評価回路１０４を組み込んだプロービング評価回路ボード３０１の性能の劣化、故障又は仕様変更等が生じたとしても、新たなプロービング評価回路ボード３０１、すなわち新たなプロービング評価回路１０４と容易に交換することができる。
【００５３】
（検査方法）
以下、前記のように構成された半導体装置の検査装置を用いた検査方法について図面を参照しながら説明する。
【００５４】
ここでは、高温時、常温時及び低温時のプローブカードに対する適切なオーバードライブ量、並びに高温時又は低温時のプローブ検査におけるプローブカードのプローブピンの膨張又は収縮の飽和時間を評価して、オーバードライブ量及び飽和時間を定量的に決定する方法を説明する。
【００５５】
図７（ａ）は、プローブピン１０７が保護膜１０３と非接触の状態であって、電流変動特性の初期値を示している。このときの具体的なプローブピン１０７とプロービング領域２００との位置関係は図７（ｂ）に示す通りである。
【００５６】
図８（ａ）は、プローブピン１０７が保護膜１０３と接触した状態におけるプローブ応力による電流変動特性を示している。図４（ｂ）及び図５（ｃ）に示したように、プロービング領域２００を流れる電流量はプローブ応力によって増大する。この状態で、常温、高温及び低温の各温度条件下において、保護膜１０３上のプローブピン１０７の電流変動量が基準値、すなわち保護膜１０３とプローブピン１０７とが十分に接触している時に観測される電流の変動量に達しているか否かを確認して、オーバードライブ量を決定する。このときの具体的なプローブピン１０７とプロービング領域２００との位置関係を図８（ｂ）に示す。
【００５７】
図９（ａ）は、プローブピン１０７が保護膜１０３と接触した状態におけるプローブピン１０７の膨張時又は収縮時のプローブ応力による電流変動特性を示している。ここでは、保護膜１０３に接触するプローブピン１０７は、保護膜１０３上で膨張又は収縮している。このときの具体的なプローブピン１０７とプロービング領域２００との位置関係を図９（ｂ）に示す。ここで、例えばプローブピン１０７の膨張時には、プローブカードの下面からの高さが増すため、電流値の変動量はプローブカードのオーバードライブ量の基準値よりも大きくなる。逆に、プローブピン１０７の収縮時には、プローブカードの下面からの高さが小さくなるため、電流値の変動量はオーバードライブ量の基準値よりも小さくなる。そこで、加熱又は冷却された保護膜１０３と接触するプローブピン１０７の応力による電流変動特性が、膨張又は収縮の前後において変動する時間を確認して、プローブピン１０７の膨張又は収縮の飽和時間を決定する。ここで、膨張又は収縮の前後とは、常温状態から加熱状態に又は常温状態から冷却状態に遷移する前後をいう。
【００５８】
このように、本実施形態に係る検査方法によると、高温時、常温時及び低温時のプローブカード１０６に対する適切なオーバードライブ量と、高温時又は低温時のプローブ検査におけるプローブカード１０６のプローブピン１０７の膨張又は収縮の飽和時間とを定量的に決定することができる。
【００５９】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置の検査装置について図面を参照しながら説明する。
【００６０】
図１０は本発明の第２の実施形態に係る半導体装置の検査装置の要部の平面構成を模式的に表わしている。第２の実施形態に係る半導体装置の検査装置は、第１の実施形態とは異なり、ウエハに形成された半導体装置に組み込まれている。
【００６１】
図１０に示すように、ウエハ３１０は、チップ状に分割される１つの半導体装置（半導体チップ）におけるチップ内部領域Ａと、該チップ内部領域Ａの周辺部に入出力端子を設ける領域であるパッド形成領域Ｂとがチップバウンダリ３１１により区画されている。
【００６２】
パッド形成領域Ｂには、それぞれアレイ状に配置された複数の評価素子を有するプロービング領域２００Ａ、２００Ｂ、２００Ｃが形成されている。各プロービング領域２００Ａ、２００Ｂ、２００Ｃの上面には、保護膜を兼ねるパッド電極３１３がそれぞれ形成されている。ここで、各プロービング領域２００Ａ、２００Ｂ、２００Ｃに配置される各評価素子には、第１の実施形態と同様に、プローブ応力によって電流値が変動するトランジスタ又はＳＲＡＭセル等を用いることができる。なお、第２の実施形態においては、各プロービング領域２００Ａ、２００Ｂ、２００Ｃごとに、１つのプローブピンが接触する。
【００６３】
チップ内部領域Ａには、配線３１７を介して各プロービング領域２００Ａ、２００Ｂ、２００Ｃの各評価素子と接続され、Ｙ方向のアドレスを指定する行デコーダ回路３１４と、配線３１８を介して各プロービング領域２００Ａ、２００Ｂ、２００Ｃの各評価素子と接続され、Ｘ方向のアドレスを指定する列デコーダ回路３１５と、配線３１９を介して各プロービング領域２００Ａ、２００Ｂ、２００Ｃの各評価素子と接続され、各評価素子に流れる電流値及びプローブピンの膨張又は収縮によって電流が流れる評価素子のアドレス位置の変動を検出する電流・位置検出回路３１６が形成されている。ここで、各パッド電極３１３は配線３２０により、電流・位置検出回路３１６と接続されている。
【００６４】
また、電流・位置検出回路３１６は、配線３２１により行デコーダ回路３１４と接続され、配線３２２により列デコーダ回路３１５と接続されている。
【００６５】
（第２の実施形態の一変形例）
図１１に本発明の第２の実施形態の一変形例を示す。図１１において、図１０に示す構成要素と同一の構成要素には同一の符号を付すことにより説明を省略する。
【００６６】
図１１に示すように、本変形例に係る半導体装置の検査装置は、各プロービング領域２００Ａ、２００Ｂ、２００Ｃをパッド形成領域Ｂではなくチップ内部領域Ａに形成している。
【００６７】
このように、第２の実施形態及びその一変形例によると、ウエハ３１０上に形成された半導体装置である製品又はＴＥＧ（Test Element Group）等に、本発明に係る半導体装置の検査装置を形成することにより、高温時又は低温時のプローブ検査におけるプローブカードのプローブピンの膨張又は収縮の飽和時間と、高温時、常温時及び低温時のプローブカードに対する適切なオーバードライブ量とを直接に評価することができるため、データ精度を高めることができる。
【００６８】
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置の検査装置について図面を参照しながら説明する。
【００６９】
図１２は本発明の第３の実施形態に係る半導体装置の検査装置の要部の平面構成を模式的に表わしている。第３の実施形態に係る半導体装置の検査装置は、第２の実施形態と異なり、各プロービング領域２００Ｄ、２００Ｅ、２００Ｆに配する評価素子をそれぞれ単体のトランジスタにより構成している。
【００７０】
具体的には、図１２に示すように、半導体チップのパッド形成領域Ｂには、プローブ応力によって電流値が変動する評価素子としての単体のトランジスタが配されたプロービング領域２００Ｄ、２００Ｅ、２００Ｆが形成されている。各プロービング領域２００Ｄ、２００Ｅ、２００Ｆの上面には、保護膜を兼ねるパッド電極３１３が形成されている。
【００７１】
なお、第３の実施形態においては、各プロービング領域２００Ｄ、２００Ｅ、２００Ｆごとに、１つのプローブピンが接触する。
【００７２】
チップ内部領域Ａには、配線３１９を介して各プロービング領域２００Ｄ、２００Ｅ、２００Ｆの評価素子と接続され、各評価素子に流れる電流値の変動を検出する電流検出回路３２６が形成されている。各パッド電極３１３は配線３２０により、電流検出回路３２６と接続されている。
【００７３】
（第３の実施形態の第１変形例）
図１３に本発明の第３の実施形態の第１変形例を示す。図１３において、図１２に示す構成要素と同一の構成要素には同一の符号を付すことにより説明を省略する。
【００７４】
図１３に示すように、第１変形例に係る半導体装置の検査装置は、各プロービング領域２００Ｄ、２００Ｅ、２００Ｆをパッド形成領域Ｂではなくチップ内部領域Ａに形成している。
【００７５】
（第３の実施形態の第２変形例）
図１４に本発明の第３の実施形態の第２変形例を示す。図１４において、図１２に示す構成要素と同一の構成要素には同一の符号を付している。
【００７６】
図１４に示すように、第２変形例に係るプロービング評価回路１０４は、ウエハ３１０に形成された第１の半導体チップ領域３４０Ａと第２の半導体チップ領域３４０Ｂとの間に設けられるウエハ３１０の分割領域（切削領域）であるスクライブ領域Ｃに形成されている。
【００７７】
具体的には、ウエハ３１０のスクライブ領域Ｃには、評価素子としての単体のトランジスタが配されたプロービング領域２００Ｄ、２００Ｅ、２００Ｆが形成されている。各プロービング領域２００Ｄ、２００Ｅ、２００Ｆの上面には、保護膜を兼ねるパッド電極３１３が形成されている。
【００７８】
さらにスクライブ領域Ｃには、配線３１９を介して各プロービング領域２００Ｄ、２００Ｅ、２００Ｆの評価素子と接続され、各評価素子に流れる電流値の変動を検出する電流検出回路３２６が形成されている。各パッド電極３１３は配線３２０により、電流検出回路３２６と接続されている。
【００７９】
このように、第３の実施形態及び第１変形例は、製品又はＴＥＧ等の半導体チップ全般に適用することができる。また、第２変形例は、主にウエハ３１０のスクライブ領域Ｃ上に形成される製品又はＴＥＧ等の半導体チップに適用することができる。
【００８０】
第３の実施形態及びその変形例によると、製品となる半導体装置又はＴＥＧ等を使用して、簡単な回路構成で、高温時又は低温時のプローブ検査におけるプローブカードのプローブピンの膨張又は収縮の飽和時間と、高温時、常温時及び低温時のプローブカードに対する適切なオーバードライブ量とを直接に評価できるため、データ精度を高めることができる。また、第２変形例においては、スクライブ領域の有効活用ができる。
【００８１】
（検査方法）
以下、前記のように構成された半導体装置の検査装置を用いた検査方法について図面を参照しながら説明する。
【００８２】
ここでは、高温時、常温時及び低温時のプローブカードに対する適切なオーバードライブ量、並びに高温時又は低温時のプローブ検査におけるプローブカードのプローブピンの膨張又は収縮の飽和時間を評価して、オーバードライブ量及び飽和時間を定量的に決定する方法を説明する。
【００８３】
図１５（ａ）は、プローブピン１０７がパッド電極３１３と非接触の状態であって、電流変動特性の初期値を示している。このときの具体的なプローブピン１０７とプロービング領域２００との位置関係は図１５（ｂ）に示す通りである。
【００８４】
図１６（ａ）は、プローブピン１０７がパッド電極３１３と接触した状態におけるプローブ応力による電流変動特性を示している。このように、単体のトランジスタからなる評価素子を流れる電流量は、プローブ応力によって増大する。ここで、常温、高温及び低温の各温度条件下において、各パッド電極３１３上のプローブピン１０７の電流の変動量が基準値、すなわちパッド電極３１３とプローブピン１０７とが十分に接触している時に観測される電流の変動量に達しているか否かを確認して、オーバードライブ量を決定する。このときの具体的なプローブピン１０７とプロービング領域２００との位置関係を図１６（ｂ）及び図１６（ｃ）に示す。
【００８５】
図１６（ｂ）は高温時におけるプローブピン１０７を示し、プローブピン１０７がパッド電極３１３と膨張した状態で接触している。図１６（ａ）及び図１６（ｂ）に示すように、パッド電極３１３上でプローブピン１０７が膨張して、評価素子の中心部に近接することにより、常温時と比べて電流の変動量が増大している。
【００８６】
これに対し、図１６（ｃ）は低温時におけるプローブピン１０７を示し、プローブピン１０７がパッド電極３１３と収縮した状態で接触している。図１６（ａ）及び図１６（ｃ）に示すように、パッド電極３１３上でプローブピン１０７が収縮して、評価素子の中心部から離れることにより、常温時と比べて電流の変動量が減少している。
【００８７】
第３の実施形態においては、各パッド電極３１３と接触するプローブピン１０７の応力による電流変動特性が、膨張又は収縮の前後において電流変動量の増減が安定する時間を確認して、プローブピン１０７の膨張又は収縮の飽和時間を決定する。前述したように、膨張又は収縮の前後とは、常温状態から加熱状態に又は常温状態から冷却状態に遷移する前後をいう。
【００８８】
第３の実施形態によると、高温時、常温時及び低温時のプローブカードに対する最適なオーバードライブ量と、高温時又は低温時のプローブ検査におけるプローブカードのプローブピンの膨張又は収縮の飽和時間とを定量的に取得することができる。
【００８９】
（第４の実施形態）
以下、本発明の第４の実施形態に係る半導体装置の検査装置について図面を参照しながら説明する。
【００９０】
図１７は本発明の第４の実施形態に係る半導体装置の検査装置であって、第２の実施形態に係る検査装置の信号線を省略して電源系統のみの配線を表わしている。図１７において、図１０に示す構成要素と同一の構成要素には同一の符号を付すことにより説明を省略する。
【００９１】
図１７に示すように、ウエハ３１０上には、電気信号の入出力用のＩＯパッド電極であって、ここでは電源供給用の電源パッド電極３１２が形成されている。電源パッド電極３１２からは、第１の電源配線３３０、ヒューズ回路３３１、第２の電源配線３３２及び第３の電源配線３３３を経由して、各パッド電極３１３の下側に複数の評価素子がアレイ状に形成されたプロービング領域２００Ａ、２００Ｂ、２００Ｃと、行デコーダ回路３１４と、列デコーダ回路３１５と、電流・位置検出回路３１６とに電源電圧がそれぞれ供給される。なお、電源パッド電極３１２は、本発明に係るプロービング評価回路以外にも直接に他の回路と接続されており、他の回路にも電源電圧が供給可能である。
【００９２】
なお、各プロービング領域２００Ａ、２００Ｂ、２００Ｃ上のパッド電極３１３は、他の回路に対しても各種の信号を入出力可能な構成とすることができる。
【００９３】
第４の実施形態の特徴として、プローブカードのプローブピンの膨張又は収縮の飽和時間と、高温時、常温時及び低温時のプローブカードに対するオーバードライブ量の評価とが終了した後に、ヒューズ回路３３１を切断して、プロービング領域２００Ａ、２００Ｂ、２００Ｃの各評価素子、行デコーダ回路３１４、列デコーダ回路３１５及び電流・位置検出回路３１６への電源電圧の供給を遮断することができる。その結果、検査終了後には、製品としての半導体装置又はＴＥＧ等を通常動作で使用する際には、プロービング評価回路に電源電圧が供給されなくなるため、余分な電力消費を抑えることができる。
【００９４】
（第４の実施形態の一変形例）
図１８は本発明の第４の実施形態の一変形例に係る半導体装置の検査装置であって、第３の実施形態に係る検査装置の信号線を省略して電源系統のみの配線を表わしている。図１８において、図１２に示す構成要素と同一の構成要素には同一の符号を付すことにより説明を省略する。
【００９５】
図１８に示すように、ウエハ３１０上には、電源供給用の電源パッド電極３１２が形成されている。電源パッド電極３１２からは、第１の電源配線３３０、ヒューズ回路３３１及び第２の電源配線３３２を経由して、各パッド電極３１３の下側に単体の評価素子が形成されたプロービング領域２００Ｄ、２００Ｅ、２００Ｆと、電流検出回路３２６とに電源電圧が供給される。なお、電源パッド電極３１２は、本発明に係るプロービング評価回路以外にも直接に他の回路と接続されており、他の回路にも電源電圧が供給可能である。また、各プロービング領域２００Ｄ、２００Ｅ、２００Ｆ上のパッド電極３１３においても、各種の信号を他の回路に対して入出力可能な構成とすることができる。
【００９６】
このように、第１変形例においても、検査終了後に、ヒューズ回路３３１を切断することにより、製品としての半導体装置又はＴＥＧ等を通常動作で使用する際に、プロービング評価回路に電源電圧が供給されなくなるため、余分な電力消費を抑えることができる。
【００９７】
（第５の実施形態）
以下、本発明の第５の実施形態に係る半導体装置の検査装置について図面を参照しながら説明する。
【００９８】
図１９は本発明の第５の実施形態に係る半導体装置の検査装置を模式的に表わしている。図１９において、図１０に示す構成要素と同一の構成要素には同一の符号を付すことにより説明を省略する。
【００９９】
第５の実施形態においては、通常の半導体装置又はＴＥＧに用いられるパッド電極を、プローブピンプの膨張又は収縮の飽和時間及びプローブカードに対するオーバードライブ量の評価時にも共有可能な配線構成とする。
【０１００】
図１９に示すように、各パッド電極３１３からの配線３２０はセレクタ回路３３５と接続されており、該セレクタ回路３３５により、電流・位置検出回路３１６と接続される配線３２３又は他の回路と接続される配線３２４が選択される。
【０１０１】
（第５の実施形態の一変形例）
図２０は本発明の第５の実施形態の一変形例に係る半導体装置の検査装置を模式的に表わしている。図２０において、図１２に示す構成要素と同一の構成要素には同一の符号を付すことにより説明を省略する。
【０１０２】
図２０に示すように、各パッド電極３１３からの配線３２０はセレクタ回路３３５と接続されており、該セレクタ回路３３５により、電流検出回路３２６と接続される配線３２３又は他の回路と接続される配線３２４が選択される。
【０１０３】
このように、第５の実施形態及びその一変形例によると、セレクタ回路３３５によって、各配線３２３を選択することにより、プローブピンの膨張又は収縮の飽和時間及びプローブカードに対するオーバードライブ量の評価を実施することができる。
【０１０４】
また、セレクタ回路３３５によって、各配線３２４を選択することにより、製品としての半導体装置又はＴＥＧ等の通常動作を実行できる。これにより、プローブ検査時にも、半導体装置等のパッド電極３１３を使用することができるため、製品としての半導体装置用のパッド電極とプローブ検査用のパッド電極とのように、パッド電極を機能ごとに設ける必要がない。すなわち、プローブピン評価回路用のパッド電極を増設する必要がない。
【０１０５】
（第６の実施形態）
以下、本発明の第６の実施形態に係る半導体装置の検査装置について図面を参照しながら説明する。
【０１０６】
第６の実施形態は、第２〜第５の実施形態に係る半導体装置の検査装置の実装方法の具体例を示している。これらの実装方法により、プローブピンの膨張又は収縮の飽和時間及びプローブカードに対するオーバードライブ量の評価データのデータ数を容易に増やすことができる。
【０１０７】
図２１（ａ）に示す構成は、ウエハ３１０に、本発明の第２の実施形態、その一変形例、第４の実施形態又は第５の実施形態に係る半導体装置の検査装置のみを含む複数の半導体チップ領域３５０Ａが形成された構成である。従って、各半導体チップ領域３５０Ａに形成されるプロービング評価回路のプロービング領域には、複数の評価素子がアレイ状に配置されている。
【０１０８】
図２１（ｂ）に示す構成は、ウエハ３１０に、少なくとも２つの半導体チップ領域３５０Ａと、製品となる半導体装置を含む複数の半導体チップ領域３５１とが混載された構成である。
【０１０９】
図２１（ｃ）に示す構成は、ウエハ３１０に、本発明の第３の実施形態、その第１変形例、第４の実施形態の一変形例又は第５の実施形態の一変形例に係る半導体装置の検査装置のみを含む複数の半導体チップ領域３５０Ｂが形成された構成である。従って、各半導体チップ領域３５０Ｂに形成されるプロービング評価回路のプロービング領域には、単体の評価素子が形成されている。
【０１１０】
図２１（ｄ）に示す構成は、ウエハ３１０に、少なくとも２つの半導体チップ領域３５０Ｂと、製品となる半導体装置を含む複数の半導体チップ領域３５１とが混載された構成である。
【０１１１】
次に、図２２（ａ）に示す構成は、ウエハ３１０に、本発明の第２の実施形態、その一変形例、第４の実施形態又は第５の実施形態に係る半導体装置の検査装置を製品となる半導体装置に組み込んだ複数の半導体チップ領域３５２Ａを有する構成である。従って、各半導体チップ領域３５２Ａに形成されるプロービング評価回路のプロービング領域には、複数の評価素子がアレイ状に配置されている。
【０１１２】
図２２（ｂ）に示す構成は、ウエハ３１０に、本発明の第３の実施形態、その第１変形例、第４の実施形態の一変形例又は第５の実施形態の一変形例に係る半導体装置の検査装置を製品となる半導体装置に組み込んだ複数の半導体チップ領域３５２Ｂを有する構成である。従って、各半導体チップ領域３５２Ｂに形成されるプロービング評価回路のプロービング領域には、単体の評価素子が形成されている。
【０１１３】
図２２（ｃ）に示す構成は、本発明の第３の実施形態の第２変形例に係る半導体装置の検査装置３６０が、製品となる半導体装置を含む複数の半導体チップ領域３５１のスクライブ領域の一部に形成された構成である。ここで、図２２（ｃ）に示すように、スクライブ領域の残部には、検査装置３６０に代えて、プロセス制御用モジュール（ＰＣＭ）３６１を形成してもよい。なお、半導体装置の検査装置３６０をスクライブ領域の全部に形成してもよい。
【０１１４】
このように、第６の実施形態によると、ウエハレベルで、高温時又は低温時のプローブ検査におけるプローブカードのプローブピンの膨張又は収縮の飽和時間と、高温時、常温時及び低温時のプローブカードに対する適切なオーバードライブ量を直接に評価できると共に、一のウエハ３１０に対して評価データのデータ数を増やすことができる。これにより、データ精度を高めることができる。
【０１１５】
（第７の実施形態）
以下、本発明の第７の実施形態について図面を参照しながら説明する。
【０１１６】
図２３（ａ）及び図２３（ｂ）は本発明の第７の実施形態に係る半導体装置の検査装置を用いた検査方法の検査フローを表わしている。
【０１１７】
ここでは、第１の実施形態に係る半導体装置の検査装置及び第３の実施形態に係る半導体装置の検査装置を用いた検査方法において、プローブピンの膨張又は収縮の飽和時間、又はプローブカードに対するオーバードライブ量の評価データのデータ数を増やすことにより、プローブピンの膨張又は収縮の飽和時間とオーバードライブ量のパラメータとを高精度で決定する。
【０１１８】
まず、図２３（ａ）はプローブカードに対するオーバードライブ量を決定するフローである。
【０１１９】
図２３（ａ）に示すように、まず、工程ＳＴ０１において、測定する半導体装置の品種ごとに設定された各検査項目の測定条件を含むプローバ設定ファイルを選択することにより、初期設定を行なう。
【０１２０】
次に、工程ＳＴ０２において、プローブピンをプロービング評価回路上の保護膜又はパッド電極に押し付ける際の基準となるオーバードライブ量を設定する。
【０１２１】
次に、工程ＳＴ０３において、プロービング評価回路のプローブ応力による電流値の変動量を測定する。
【０１２２】
次に、工程ＳＴ０４において、電流値の変動量を前回測定分に累積してその累積度数を求める。
【０１２３】
次に、工程ＳＴ０５において、プロービング評価回路における電流値の変動量の累積度数の結果が、保護膜又はパッド電極とプローブピンとが十分に接触している場合に観測される基準となる電流変動量を満たしているか否かを判定する。ここで、判定が真（ＯＫ）の場合は、次の工程ＳＴ０６において、設定されているオーバードライブ量を採用することを決定する。これに対し、判定が偽（ＮＧ）の場合は、再度、工程ＳＴ０２から工程ＳＴ０５までを、工程ＳＴ０５の判定がＯＫになるまで繰り返す。
【０１２４】
次に、図２３（ｂ）により、プローブピンの膨張又は収縮の飽和時間を決定する方法を説明する。
【０１２５】
まず、工程ＳＴ１１において、測定する半導体装置の品種ごとに設定された各検査項目の測定条件を含むプローバ設定ファイルを選択することにより、初期設定を行なう。
【０１２６】
次に、工程ＳＴ１２において、プロービング評価回路上でプローブピンが膨張又は収縮する時間を測定する。このとき、測定する半導体チップ領域の個数Ｎ（但し、Ｎは２以上の整数とする。）を指定して、そのチップ領域のＮ個分だけプローブピンの膨張又は収縮時間を測定する。
【０１２７】
次に、工程ＳＴ１３において、プローブピンの膨張時間又は収縮時間をＮ個分累積してその累積度数を求める。
【０１２８】
次に、工程ＳＴ１４において、求めた累積度数により、プローブピンの膨張又は収縮の飽和時間を求める。
【０１２９】
このように、第７の実施形態によると、高温時、常温時及び低温時のプローブカードに対する最適なオーバードライブ量と、高温時又は低温時のプローブ検査におけるプローブカードのプローブピンの膨張又は収縮の飽和時間とを高精度に決定することができる。
【０１３０】
（第８の実施形態）
以下、本発明の第８の実施形態に係る半導体装置の検査装置について図面を参照しながら説明する。
【０１３１】
図２４は本発明の第８の実施形態に係る半導体装置の検査装置の構成を模式的に表わしている。
【０１３２】
図２４に示すように、第７の実施形態により得られた各半導体チップのプローバ設定データ４００を複数収集して、半導体チップのプローバ設定用のデータベース４０１に蓄積する。プローバ装置４０３とデータベース４０１とは、データ線４０４によってオンライン接続されている。
【０１３３】
このように、第８の実施形態によると、高温時、常温時及び低温時のプローブカードに対する適切なオーバードライブ量、並びに高温時又は低温時のプローブ検査におけるプローブカードのプローブピンの膨張又は収縮の飽和時間とをデータベース４０１に保持しておく。これにより、検査対象の半導体装置（半導体チップ）を、本発明に係る検査装置を含むプローバ装置４０３で検査する際には、データベース４０１に保持されたオーバードライブ量及びプローブピンの膨張又は収縮の飽和時間の各データを活用することができる。従って、データベース４０１を構築した後は、プローバ装置４０３を用いた半導体装置の検査は、定量的なデータにより検査精度が向上すると共に、検査時間を大幅に短縮することができる。
【０１３４】
（検査方法）
以下、前記のように構成された半導体装置の検査装置を用いた検査方法について図面を参照しながら説明する。
【０１３５】
図２５に示すように、まず、工程ＳＴ２１において、プローバ装置４０３とデータベース４０１との立ち上げ処理（初期化処理）を行なう。
【０１３６】
次に、工程ＳＴ２２において、プローバ装置４０３において、検査対象の半導体チップと同一の又は類似の半導体チップの情報を選択する。
【０１３７】
次に、工程ＳＴ２３において、プローバ装置４０３が、あらかじめ構築されたプローバ設定用のデータベース４０１を活用する。
【０１３８】
次に、工程ＳＴ２４において、プローブピンのオーバードライブ量と膨張又は収縮の時間とをプローバ装置４０３に設定する。このとき、常温時のプローブ検査であればオーバードライブ量のみを設定する。
【０１３９】
次に、工程ＳＴ２５において、高温時のプローブ検査の場合には、プローブピンを所定時間だけ加熱し、また、低温時のプローブ検査の場合には、プローブピンを所定時間だけ冷却する。本工程は、高温時又は低温時のプローブ検査にのみ行なう。また、加熱又は冷却の所定時間は前の工程ＳＴ２４で設定される。
【０１４０】
次に、工程ＳＴ２６において、高温時、常温時又は低温時におけるプローバ装置４０３による半導体チップの検査を開始する。
【０１４１】
このように、第８の実施形態によると、プローバ設定データをあらかじめ蓄積したデータベース４０１を活用することにより、プローバ装置４０３に、プローブカードのオーバードライブ量及びプローブピンの膨張又は収縮の飽和時間の所望のデータが設定される。これにより、検査準備を速やかに行なえるので、プローブ検査の効率を大幅に向上することができる。
【産業上の利用可能性】
【０１４２】
本発明に係る半導体装置の検査装置及びそれを用いた検査方法は、高温時又は低温時のプローブ検査におけるプローブカードのプローブピンの膨張又は収縮の飽和時間とオーバードライブ量との関係を定量的に取得でき、特に高温時又は低温時のプローブ検査に用いる検査装置及び検査方法等に有用である。
【図面の簡単な説明】
【０１４３】
【図１】本発明の第１の実施形態に係る半導体装置の検査装置を示す模式的な構成図である。
【図２】（ａ）は本発明の第１の実施形態に係る半導体装置の検査装置におけるプロービング評価回路を示す模式的な平面図である。（ｂ）はプロービング評価回路を構成する一評価素子を示す模式図である。
【図３】本発明の第１の実施形態に係る半導体装置の検査装置におけるプロービング評価回路にプローブピンが接触する様子を示す模式的な斜視図である。
【図４】（ａ）は本発明の第１の実施形態に係る半導体装置の検査装置における複数のトランジスタを含むプロービング評価回路にプローブピンが接触した状態を示す模式的な斜視図である。（ｂ）は（ａ）に示すプロービング評価回路にプローブピンが接触した場合の電流変動量を示す３次元グラフである。
【図５】（ａ）は本発明の第１の実施形態に係る半導体装置の検査装置における複数のＳＲＡＭセルを含むプロービング評価回路にプローブピンが接触した状態を示す模式的な斜視図である。（ｂ）は（ａ）に示すプロービング評価回路にプローブピンが接触した場合の電流変動量を示す３次元グラフである。
【図６】（ａ）は本発明の第１の実施形態の第１変形例に係る半導体装置の検査装置におけるプロービング評価回路を含むプロービング評価回路装置を示す模式的な断面図である。（ｂ）は（ａ）の平面図である。
【図７】（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体装置の検査装置を用いた検査方法を示し、（ａ）はプロービング評価回路にプローブピンが接触する前の電流変動特性の初期値を示すグラフであり、（ｂ）はプロービング評価回路にプローブピンが接触する前の状態を示す模式的な斜視図である。
【図８】（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体装置の検査装置を用いた検査方法を示し、（ａ）はプロービング評価回路にプローブピンが接触した状態の電流変動特性を示すグラフであり、（ｂ）はプロービング評価回路にプローブピンが接触した状態を示す模式的な斜視図である。
【図９】（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体装置の検査装置を用いた検査方法を示し、（ａ）はプロービング評価回路にプローブピンが膨張又は収縮した状態で接触した場合の電流変動特性を示すグラフであり、（ｂ）はプロービング評価回路にプローブピンが膨張又は収縮した状態で接触した様子を示す模式的な斜視図である。
【図１０】本発明の第２の実施形態に係る半導体装置の検査装置の要部を示す模式的な平面図である。
【図１１】本発明の第２の実施形態の一変形例に係る半導体装置の検査装置の要部を示す模式的な平面図である。
【図１２】本発明の第３の実施形態に係る半導体装置の検査装置の要部を示す模式的な平面図である。
【図１３】本発明の第３の実施形態の第１変形例に係る半導体装置の検査装置の要部を示す模式的な平面図である。
【図１４】本発明の第３の実施形態の第２変形例に係る半導体装置の検査装置の要部を示す模式的な平面図である。
【図１５】（ａ）及び（ｂ）は本発明の第３の実施形態に係る半導体装置の検査装置を用いた検査方法を示し、（ａ）はパッド電極にプローブピンが接触する前の電流変動特性の初期値を示すグラフであり、（ｂ）はパッド電極にプローブピンが接触する前の状態を示す模式的な斜視図である。
【図１６】（ａ）〜（ｃ）は本発明の第３の実施形態に係る半導体装置の検査装置を用いた検査方法を示し、（ａ）はパッド電極にプローブピンが膨張又は収縮した状態で接触した場合の電流変動特性を示すグラフであり、（ｂ）はパッド電極にプローブピンが膨張した状態で接触した様子を示す模式的な斜視図であり、（ｃ）はパッド電極にプローブピンが収縮した状態で接触した様子を示す模式的な斜視図である。
【図１７】本発明の第４の実施形態に係る半導体装置の検査装置であって、第２の実施形態に係る検査装置の電源系統のみを示す模式的な平面図である。
【図１８】本発明の第４の実施形態の一変形例に係る半導体装置の検査装置であって、第３の実施形態に係る検査装置の電源系統のみを示す模式的な平面図である。
【図１９】本発明の第５の実施形態に係る半導体装置の検査装置を示す模式的な平面図である。
【図２０】本発明の第５の実施形態の一変形例に係る半導体装置の検査装置を示す模式的な平面図である。
【図２１】（ａ）〜（ｄ）は本発明の第６の実施形態に係る半導体装置の検査装置の実装例を示す平面図である。
【図２２】（ａ）〜（ｃ）は本発明の第６の実施形態に係る半導体装置の検査装置の実装例を示す平面図である。
【図２３】（ａ）及び（ｂ）は本発明の第７の実施形態に係る半導体装置の検査装置を用いた検査方法を示し、（ａ）はプローブカードに対するオーバードライブ量を決定するフロー図であり、（ｂ）はプローブピンの膨張又は収縮の飽和時間を取得するフロー図である。
【図２４】本発明の第８の実施形態に係る半導体装置の検査装置を示す模式的な構成図である。
【図２５】本発明の第８の実施形態に係る半導体装置の検査装置を用いた検査方法を示すフロー図である。
【図２６】従来のプローブピンの膨張又は収縮を調べることが可能な半導体装置の検査装置を示す模式的な構成図である。
【符号の説明】
【０１４４】
Ａ        チップ内部領域
Ｂ        パッド形成領域
Ｃ        スクライブ領域
１００    プローバ装置
１０１    ウエハステージ
１０２    ウエハ用過熱冷却装置
１０３    保護膜（プロービング評価部）
１０４    プロービング評価回路（プロービング評価部）
１０４ａ  プロービング評価回路端子
１０５    プローブピン用加熱冷却装置（プローブピン温度制御部）
１０６    プローブカード
１０７    プローブピン
１０８    配線
１０９    プロービング評価装置
２００    プロービング領域
２００Ａ  プロービング領域
２００Ｂ  プロービング領域
２００Ｃ  プロービング領域
２００Ｄ  プロービング領域
２００Ｅ  プロービング領域
２００Ｆ  プロービング領域
２０１    評価素子
２０１ａ  電流・位置検出回路用端子
２０１ｂ  列デコーダ用端子
２０１ｃ  行デコーダ用端子
２０２    行デコーダ用配線
２０３    行デコーダ回路
２０４    列デコーダ用配線
２０５    列デコーダ回路
２０６    電流・位置検出回路用配線
２０７    電流・位置検出回路
２０８    ＳＲＡＭセル
２０９    電流
３００    プロービング評価回路装置
３０１    プロービング評価回路ボード
３０２    プロービング評価ボード
３０３    配線
３０４    プロービング評価回路ボード端子
３０５    プロービング評価回路ボードピン
３０６    プロービング評価ボード端子
３１０    ウエハ
３１１    チップバウンダリ
３１２    電源パッド電極
３１３    パッド電極
３１４    行デコーダ回路
３１５    列デコーダ回路
３１６    電流・位置検出回路
３１７    配線
３１８    配線
３１９    配線
３２０    配線
３２１    配線
３２２    配線
３２３    配線
３２４    配線
３２６    電流検出回路
３３０    第１の電源配線
３３１    ヒューズ回路
３３２    第２の電源配線
３３３    第３の電源配線
３３５    セレクタ回路
３４０Ａ  第１の半導体チップ領域
３４０Ｂ  第２の半導体チップ領域
３５０Ａ  半導体チップ領域（検査専用チップ）
３５０Ｂ  半導体チップ領域（検査専用チップ）
３５１    半導体チップ領域（製品チップ）
３５２Ａ  半導体チップ領域（検査回路混載チップ）
３５２Ｂ  半導体チップ領域（検査回路混載チップ）
３６０    半導体装置の検査装置
３６１    プロセス制御用モジュール
４００    半導体チップのプローバ設定データ
４０１    データベース
４０３    プローバ装置
４０４    データ線
【図１】
2008204975.tif 000003
【図２】
2008204975.tif 000004
【図３】
2008204975.tif 000005
【図４】
2008204975.tif 000006
【図５】
2008204975.tif 000007
【図６】
2008204975.tif 000008
【図７】
2008204975.tif 000009
【図８】
2008204975.tif 000010
【図９】
2008204975.tif 000011
【図１０】
2008204975.tif 000012
【図１１】
2008204975.tif 000013
【図１２】
2008204975.tif 000014
【図１３】
2008204975.tif 000015
【図１４】
2008204975.tif 000016
【図１５】
2008204975.tif 000017
【図１６】
2008204975.tif 000018
【図１７】
2008204975.tif 000019
【図１８】
2008204975.tif 000020
【図１９】
2008204975.tif 000021
【図２０】
2008204975.tif 000022
【図２１】
2008204975.tif 000023
【図２２】
2008204975.tif 000024
【図２３】
2008204975.tif 000025
【図２４】
2008204975.tif 000026
【図２５】
2008204975.tif 000027
【図２６】
2008204975.tif 000028