(57)【要約】【課題】電流リークの発生を抑制するのに適したマイクロ構造体およびマイクロ構造体製造方法を提供する。【解決手段】本発明のマイクロ構造体Ｘ１は、第１導体層と、第２導体層と、両導体層間の中間絶縁層とからなる積層構造を含む材料基板に加工を施すことによって得られたものであって、中間絶縁層が部分的に露出するように第１導体層に対して異方性エッチング処理が施されることによって当該第１導体層において成形された導体部１１と、異方性エッチング処理を経ることによって中間絶縁層において露出した部分からエッチングが進行するように当該中間絶縁層に対して等方性エッチング処理が施されることによって当該中間絶縁層において成形された中間絶縁部１３と、第２導体層において成形された導体部１２と、導体部１１のエッジ部１１ｄの少なくとも一部および／または側面１１ｃの少なくとも一部を覆う領域を有する絶縁膜１４とを備える。【選択図】図１
2008207311.tif 000002
【特許請求の範囲】
【請求項１】
第１導体部と、第２導体部と、当該第１および第２導体部の間に介在する中間絶縁部とからなる積層構造を含むマイクロ構造体であって、
前記第１導体部は、前記第２導体部に対向する対向面と、側面と、当該対向面および側面の境界をなすエッジ部とを有し、
前記第２導体部は、前記エッジ部を超えて前記第１導体部よりも延出する延出面を有し、
前記エッジ部の少なくとも一部、および／または、前記側面の少なくとも一部、を覆う領域を有する絶縁膜を備える、マイクロ構造体。
【請求項２】
第１導体層と、第２導体層と、当該第１および第２導体層の間に介在する中間絶縁層とからなる積層構造を含む材料基板に加工を施すことによって得られたマイクロ構造体であって、
前記中間絶縁層が部分的に露出するように前記第１導体層に対して異方性エッチング処理が施されることによって当該第１導体層において成形された、前記第２導体層に対向する対向面と、側面と、当該対向面および側面の境界をなすエッジ部とを有する第１導体部と、
前記異方性エッチング処理を経ることによって前記中間絶縁層において露出した部分からエッチングが進行するように当該中間絶縁層に対して等方性エッチング処理が施されることによって当該中間絶縁層において成形された中間絶縁部と、
前記第２導体層において成形された、前記エッジ部を超えて前記第１導体部よりも延出する延出面を有する、第２導体部と、
前記エッジ部の少なくとも一部、および／または、前記側面の少なくとも一部、を覆う領域を有する絶縁膜と、を備えるマイクロ構造体。
【請求項３】
前記絶縁膜は、前記第２導体部の前記延出面の少なくとも一部を覆う領域を有する、請求項１または２に記載のマイクロ構造体。
【請求項４】
前記中間絶縁部は、前記第２導体部の前記延出面上にて広がる部位を有する、請求項１または２に記載のマイクロ構造体。
【請求項５】
前記絶縁膜は、前記中間絶縁部の前記部位の少なくとも一部を覆う領域を有する、請求項４に記載のマイクロ構造体。
【請求項６】
前記絶縁膜は、パリレン膜、酸化シリコン膜、または窒化シリコン膜である、請求項１から５のいずれか一つに記載のマイクロ構造体。
【請求項７】
第１導体層と、第２導体層と、当該第１および第２導体層の間に介在する中間絶縁層とからなる積層構造を含む材料基板に加工を施すことによってマイクロ構造体を製造するための方法であって、
前記中間絶縁層が部分的に露出するように前記第１導体層に対して異方性エッチング処理を施すことにより、前記第２導体層に対向する対向面と、側面と、当該対向面および側面の境界をなすエッジ部とを有する第１導体部を成形する工程と、
前記異方性エッチング処理を経ることによって前記中間絶縁層において露出した部分からエッチングが進行するように当該中間絶縁層に対して等方性エッチング処理を施すことにより、当該中間絶縁層において中間絶縁部を成形する工程と、
前記エッジ部を超えて前記第１導体部よりも延出する延出面を有する第２導体部を、前記第２導体層において成形する工程と、
前記エッジ部の少なくとも一部、および／または、前記側面の少なくとも一部、を覆う領域を有する絶縁膜を形成する工程と、を含むマイクロ構造体製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロマシニング技術により製造される例えばマイクロミラー素子、加速度センサ、角速度センサ、振動素子などのマイクロ構造体、および、マイクロ構造体製造方法に関する。
【背景技術】
【０００２】
近年、様々な技術分野において、マイクロマシニング技術により製造されるマイクロ構造体が注目され、微小構造を有する素子の応用化が図られている。マイクロ構造体には、例えばマイクロミラー素子や、加速度センサ、角速度センサなど、微小な可動部または振動部を有するマイクロ可動素子が含まれる。マイクロミラー素子は、例えば光ディスク技術や光通信技術の分野において、光反射機能を担う素子として利用される。加速度センサおよび角速度センサは、例えばロボットの姿勢制御やカメラの手ぶれ防止などの用途で、利用される。このようなマイクロ構造体については、例えば下記の特許文献１〜３に記載されている。
【０００３】
【特許文献１】特開２００３−１９７００号公報
【特許文献２】特開２００４−３４１３６４号公報
【特許文献３】特開２００６−７２２５２号公報
【０００４】
図８は、従来のマイクロ構造体Ｘ２の部分断面図である。マイクロ構造体Ｘ２は、導体部２１と、導体部２２と、中間絶縁部２３とからなる積層構造を一部に含み、マイクロミラー素子や、加速度センサ、角速度センサなどの例えばマイクロ可動素子として構成されたものである。導体部２１，２２は、所定の機能を担う素子として構成されたマイクロ構造体Ｘ２において導電路の一部をなし、素子駆動時において各々に異なる電位が付与され得る部位である。すなわち、素子駆動時においては、マイクロ構造体Ｘ２の導体部２１，２２間には電位差が生じる場合がある。
【０００５】
図９は、マイクロ構造体Ｘ２の製造方法における一部の工程を、図８に相当する部分断面の変化として表す。マイクロ構造体Ｘ２の製造においては、まず、図９（ａ）に示すような材料基板２００が用意される。材料基板２００は、シリコン層２０１，２０２と、シリコン層２０１，２０２間の中間絶縁層２０３とからなる積層構造を有するＳＯＩ（Silicon on Insulator）ウエハである。シリコン層２０１，２０２は、不純物をドープすることにより導電性を付与されたシリコン材料よりなる。中間絶縁層２０３は酸化シリコンよりなる。シリコン層２０１の厚さは例えば１〜１００μｍであり、シリコン層２０２の厚さは例えば１００〜６００μｍであり、中間絶縁層２０３の厚さは例えば０.３〜７μｍである。
【０００６】
次に、図９（ｂ）に示すように、シリコン層２０１がエッチング加工されて導体部２１が成形される。具体的には、シリコン層２０１上に所定のレジストパターン（図示略）が形成された後、当該レジストパターンがマスクとして利用されて、シリコン層２０１に対し、ＤＲＩＥ法による異方性エッチング処理が施される。ＤＲＩＥ法では、ＳＦ6ガスを用いて行われるエッチングとＣ4Ｆ8ガスを用いて行われる側壁保護とが交互になされるＢｏｓｃｈプロセスにおいて、異方性の高いエッチング処理を行うことができる。
【０００７】
次に、シリコン層２０１上のレジストパターン（図示略）が必要に応じて除去された後、図９（ｃ）に示すように、ウエットエッチング法により中間絶縁層２０３に対して等方性エッチング処理が施されることによって、中間絶縁部２３が形成される。本工程におけるエッチング液としては、例えば、フッ酸とフッ化アンモニウムからなるバッファードフッ酸（ＢＨＦ）を使用することができる。
【０００８】
この後、シリコン層２０２がエッチング加工されて導体部２２が成形される。具体的には、シリコン層２０２上に所定のレジストパターン（図示略）が形成された後、当該レジストパターンがマスクとして利用されて、シリコン層２０２に対し、ＤＲＩＥ法による異方性エッチング処理が施される。以上のような工程を含む方法により、図８に示す部分構造を有するマイクロ構造体Ｘ２が製造される。
【０００９】
図１０は、図８の部分拡大図である。図１１は、図９に示すような方法で作製された従来の所定のマイクロ構造体の局所的なＳＥＭ写真であり、図８に対応する側面形状を表す。図１０に示すように、また、図１０に対応する図１１に表れているように、導体部２１は、比較的先鋭で且つ露出するエッジ部２１ａを有する。エッジ部２１ａが露出しているのは、図９（ｃ）を参照して上述したウエットエッチング工程において、導体部２１とシリコン層２０２との間に介在する中間絶縁層２０３も部分的にエッチング除去されるからである（即ち、いわゆるアンダーカット２０４が生ずるからである）。
【００１０】
上述のように、所定の機能を担う素子として構成されたマイクロ構造体Ｘ２の駆動時においては、導体部２１，２２間には電位差が生じる場合がある。導体部２１，２２間に電位差が生じると、図１２（ａ）に示すように、導体部２１に近接して広がる導体部２２と、導体部２１における露出したエッジ部２１ａとの間において、意図しない放電が生ずる場合がある。エッジ部２１ａが先鋭であるほど、この放電は生じやすい。このような放電が生ずると、図１２（ｂ）に示すように、放電の際に生ずる熱によってエッジ部２１ａが溶出して導電路２１ｂが形成されることが多い。導電路２１ｂが形成された状態にあっては、素子駆動時に導体部２１，２２間に電位差が生じた場合に導電路２１ｂを電流が流れる、いわゆる電流リークが生じる。このような電流リークは、所定の機能を担う素子として構成されたマイクロ構造体Ｘ２を適切に駆動することの障害となる。
【００１１】
図１３は、図８における線XIII−XIIIに沿った部分拡大矢視図である。図１４は、図９に示すような方法で作製された従来の所定のマイクロ構造体の局所的なＳＥＭ写真であり、図１３に対応する側面形状を表す。図１３に示すように、また、図１３に対応する図１４に表れているように、導体部２１の側面２１ｃには、荒れ領域２１ｃ’が生じている。図９（ｂ）を参照して上述した工程においては、ＤＲＩＥ法により、導体層２０１に対するエッチング加工が行われるところ、ＤＲＩＥ法でのエッチング加工によると、成形される導体部２１の側面２１ｃには、意図しない荒れ領域２１ｃ’が不可避的に生じてしまう。
【００１２】
ＤＲＩＥ法によるエッチング処理は、ＳＦ6ガスを用いて行われるエッチングとＣ4Ｆ8ガスを用いて行われる側壁保護とが交互に多数回繰り返されるサイクルエッチングであるために、導体層２０１において加工が施される各所にて、各サイクルのエッチング過程でＳＦ6ガスが作用してエッチングが進行する程度や、各サイクルの側壁保護過程でＣ4Ｆ8ガスが作用して側壁が保護される程度は、厳密には均一でない。また、ＤＲＩＥ法によるエッチング処理の際にマスクとして用いられる、導体層２０１上のレジストパターン（図示略）の輪郭形状は、当初から微小な凹凸ないし荒れを伴い、且つ、当該レジストパターンはエッチング処理の経過に伴って劣化して、レジストパターン輪郭形状における荒れは変化ないし拡大する。これらを理由に、導体部２１の側面２１ｃに、意図しない荒れ領域２１ｃ’が不可避的に生じるものと考えられる。
【００１３】
荒れ領域２１ｃ’には、図１５（ａ）に示すように、導体部２１の本体から剥がれやすい微小なシリコン片２１ｄが存在する場合がある。素子駆動時において導体部２１，２２間に電位差が生じると、シリコン片２１ｄに静電力が作用して、当該シリコン片２１ｄが図１５（ｂ）に示すように移動することがある。このシリコン片移動により、素子駆動時の導体部２１，２２間に一瞬の電流リークが発生することになる。また、素子駆動時において導体部２１，２２間に電位差が生じると、シリコン片２１ｄに静電力が作用して、図１５（ｃ）に示すように当該シリコン片２１ｄが変位して導体部２１，２２間を架橋することがある。シリコン片２１ｄによって導体部２１，２２が架橋された状態にあっては、素子駆動時に導体部２１，２２間に電位差が生じた場合に当該シリコン片２１ｄを電流が流れる、電流リークが生じる。これら電流リークは、所定の機能を担う素子として構成されたマイクロ構造体Ｘ２を適切に駆動することの障害となる。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明は、以上のような事情のもとで考え出されたものであり、電流リークの発生を抑制するのに適したマイクロ構造体およびマイクロ構造体製造方法を提供することを、目的とする。
【課題を解決するための手段】
【００１５】
本発明の第１の側面によるとマイクロ構造体が提供される。このマイクロ構造体は、第１導体部と、第２導体部と、当該第１および第２導体部の間に介在する中間絶縁部とからなる積層構造を含む。第１導体部は、第２導体部に対向する対向面と、側面と、当該対向面および側面の境界をなすエッジ部とを有する。第２導体部は、エッジ部を超えて第１導体部よりも延出する延出面を有する。また、本マイクロ構造体は、エッジ部の少なくとも一部、および／または、側面の少なくとも一部、を覆う領域を有する絶縁膜を備える。本マイクロ構造体は、マイクロミラー素子や、加速度センサ、角速度センサなどの例えばマイクロ可動素子として構成されたものであり、第１および第２導体部は、所定の機能を担う素子として構成された本マイクロ構造体において導電路の一部をなし、素子駆動時において各々に異なる電位が付与され得る部位である。すなわち、素子駆動時においては、本マイクロ構造体の第１導体部と第２導体部の間には電位差が生じる場合がある。
【００１６】
第１の側面に係るマイクロ構造体において、第１導体部のエッジ部の少なくとも一部を覆う領域を有する絶縁膜は、第１および第２導体部の間に電位差が生じた場合に、第１導体部のエッジ部と第２導体部ないしその延出面との間で放電が生ずるのを抑制するのに資する。このような絶縁膜によると、放電の際に生ずる熱によってエッジ部が溶出して第１および第２導体部を架橋する導電路が形成されることを抑制することができ、従って、素子駆動時に第１および第２導体部の間に電位差が生じた場合にそのような導電路を電流が流れること（電流リーク）を抑制することができる。
【００１７】
また、本マイクロ構造体において、第１導体部の側面の少なくとも一部を覆う領域を有する絶縁膜は、第１および第２導体部の間に電位差が生じた場合に、第１導体部を構成する材料の小片が当該第１導体部の側面から剥れることを抑制するのに資する。このような絶縁膜によると、当該小片の移動や、当該小片が第１および第２導体部を架橋することに起因して生ずる、第１および第２導体部の間の電流リークを、抑制することができる。
【００１８】
以上のように、本発明の第１の側面に係るマイクロ構造体は、第１および第２導体部の間に電流リークが発生するのを抑制するのに適する。電流リークの抑制は、所定の機能を担う素子として構成されたマイクロ構造体を適切に駆動するうえで好適である。
【００１９】
本発明の第２の側面によると、第１導体層と、第２導体層と、当該第１および第２導体層の間に介在する中間絶縁層とからなる積層構造を含む材料基板に加工を施すことによって得られたマイクロ構造体が提供される。このマイクロ構造体は、中間絶縁層が部分的に露出するように第１導体層に対して異方性エッチング処理が施されることによって当該第１導体層において成形された、第２導体層に対向する対向面と、側面と、当該対向面および側面の境界をなすエッジ部とを有する第１導体部と、異方性エッチング処理を経ることによって中間絶縁層において露出した部分からエッチングが進行するように当該中間絶縁層に対して等方性エッチング処理が施されることによって当該中間絶縁層において成形された中間絶縁部と、第２導体層において成形された、エッジ部を超えて第１導体部よりも延出する延出面を有する、第２導体部と、エッジ部の少なくとも一部、および／または、側面の少なくとも一部、を覆う領域を有する絶縁膜と、を備える。本マイクロ構造体は、マイクロミラー素子や、加速度センサ、角速度センサなどの例えばマイクロ可動素子として構成されたものであり、第１および第２導体部は、所定の機能を担う素子として構成された本マイクロ構造体において導電路の一部をなし、素子駆動時において各々に異なる電位が付与され得る部位である。すなわち、素子駆動時においては、本マイクロ構造体の第１導体部と第２導体部の間には電位差が生じる場合がある。
【００２０】
第２の側面に係るマイクロ構造体における絶縁膜は、第１の側面に係るマイクロ構造体の絶縁膜と同様に、第１および第２導体部の間に電流リークが発生するのを抑制するのに資する。したがって、本発明の第２の側面に係るマイクロ構造体は、第１の側面に係るマイクロ構造体と同様に、第１および第２導体部の間に電流リークが発生するのを抑制するのに適する。
【００２１】
本発明の第３の側面によると、第１導体層と、第２導体層と、当該第１および第２導体層の間に介在する中間絶縁層とからなる積層構造を含む材料基板に加工を施すことによってマイクロ構造体を製造するための方法が提供される。この方法は、中間絶縁層が部分的に露出するように第１導体層に対して異方性エッチング処理を施すことにより、第２導体層に対向する対向面と、側面と、当該対向面および側面の境界をなすエッジ部とを有する第１導体部を成形する工程と、異方性エッチング処理を経ることによって中間絶縁層において露出した部分からエッチングが進行するように当該中間絶縁層に対して等方性エッチング処理を施すことにより、当該中間絶縁層において中間絶縁部を成形する工程と、エッジ部を超えて第１導体部よりも延出する延出面を有する第２導体部を、第２導体層において成形する工程と、エッジ部の少なくとも一部、および／または、側面の少なくとも一部、を覆う領域を有する絶縁膜を形成する工程と、を含む。本方法によると、本発明の第１および第２の側面に係るマイクロ構造体を適切に製造することが可能である。
【００２２】
本発明の第１から第３の側面において、好ましくは、絶縁膜は、第２導体部の延出面の少なくとも一部を覆う領域を有する。中間絶縁部は、好ましくは、第２導体部の延出面上にて広がる部位を有し、この場合、好ましくは、絶縁膜は、中間絶縁部の部位の少なくとも一部を覆う領域を有する。また、好ましくは、絶縁膜は、パリレン膜、酸化シリコン膜、または窒化シリコン膜である。これらの構成は、第１および第２導体部の間の電流リークの発生を抑制するうえで好適である。
【発明を実施するための最良の形態】
【００２３】
図１は、本発明に係るマイクロ構造体Ｘ１の部分断面図である。マイクロ構造体Ｘ１は、導体部１１と、導体部１２と、中間絶縁部１３とからなる積層構造を一部に含み、且つ、絶縁膜１４を備え、ＭＥＭＳ（micro-electromechanical systems）技術などのマイクロマシニング技術を利用して作製されたマイクロミラー素子や、加速度センサ、角速度センサなどの、例えばマイクロ可動素子として構成されたものである。
【００２４】
導体部１１は、第１面１１ａと、第２面１１ｂと、側面１１ｃと、当該第１面１１ａおよび側面１１ｃの境界をなすエッジ部１１ｄとを有し、導電性を有する材料よりなる。導体部１２は、エッジ部１１ｄを超えて導体部１１よりも延出する延出面１２ａを有し、導電性を有する材料よりなる。これら導体部１１，１２は、所定の機能を担う素子として構成されたマイクロ構造体Ｘ１において導電路の一部をなし、素子駆動時において各々に異なる電位が付与され得る部位である。すなわち、素子駆動時においては、マイクロ構造体Ｘ１の導体部１１，１２間には電位差が生じる場合がある。
【００２５】
中間絶縁部１３は、導体部１１，１２間に介在し、導体部１１，１２を電気的に分離する部位である。中間絶縁部１３の厚さは例えば０.３〜７μｍである。図１等では、中間絶縁部１３について厚さを誇張して図示する。
【００２６】
絶縁膜１４は、導体部１１の第１面１１ａ、第２面１１ｂ、側面１１ｂ、およびエッジ部１１ｄ、導体部１２の延出面１２ａ、並びに、中間絶縁部１３において導体部１１，１２に接していない箇所を、覆う。本実施形態では、絶縁膜１４は、例えばパリレン、酸化シリコン、または窒化シリコンよりなる。絶縁膜１４の厚さは例えば１０〜５００ｎｍである。
【００２７】
図２は、マイクロ構造体Ｘ１の製造方法における一部の工程を、図１に相当する部分断面の変化として表す。図１に示す方法は、マイクロ構造体Ｘ１を製造するうえで採用することのできる一手法である。マイクロ構造体Ｘ１の製造においては、まず、図２（ａ）に示すような材料基板１００を用意する。材料基板１００は、シリコン層１０１，１０２と、シリコン層１０１，１０２間の中間絶縁層１０３とからなる積層構造を有するＳＯＩ（Silicon on Insulator）ウエハである。シリコン層１０１，１０２は、不純物をドープすることにより導電性を付与されたシリコン材料よりなる。不純物としては、Ｂなどのｐ型不純物や、ＰおよびＳｂなどのｎ型不純物を採用することができる。中間絶縁層１０３は例えば酸化シリコンよりなる。シリコン層１０１の厚さは例えば１〜１００μｍであり、シリコン層１０２の厚さは例えば１００〜６００μｍであり、中間絶縁層１０３の厚さは例えば０.３〜７μｍである。
【００２８】
次に、図２（ｂ）に示すように、シリコン層１０１上にレジストパターン１０４を形成する。レジストパターン１０４は、導体部１１に対応するパターン形状を有する。
【００２９】
次に、図２（ｃ）に示すように、シリコン層１０１をエッチング加工して導体部１１を成形する。具体的には、レジストパターン１０４をマスクとして利用して、シリコン層１０１に対し、ＤＲＩＥ法による異方性エッチング処理を施する。ＤＲＩＥ法では、ＳＦ6ガスを用いて行うエッチングとＣ4Ｆ8ガスを用いて行う側壁保護とを交互に実行するＢｏｓｃｈプロセスにおいて、異方性の高いエッチング処理を行うことができる。本工程では、成形される導体部１１の側面１１ｃにおいて、意図しない荒れ領域（図示略）が不可避的に生ずる。
【００３０】
次に、図３（ａ）に示すようにレジストパターン１０４を除去した後、図３（ｂ）に示すように、ウエットエッチング法により、中間絶縁層１０３に対して等方性エッチング処理を施すことにより、中間絶縁部１３を形成する。本工程におけるエッチング液としては、例えば、フッ酸とフッ化アンモニウムからなるバッファードフッ酸（ＢＨＦ）を使用することができる。本工程では、図２（ｃ）を参照して上述した工程（ＤＲＩＥ法による異方性エッチング処理）を経ることによって中間絶縁層１０３において露出した部分からエッチングが進行する。そして、導体部１１とシリコン層１０２との間に介在する中間絶縁層１０３も部分的にエッチング除去され、いわゆるアンダーカット１０５が生ずる。シリコン層１０１において成形される、導体部１１とは異なる構造部を、シリコン層１０２からリリースするために、本ウエットエッチング工程を行う必要がある。
【００３１】
次に、シリコン層１０２をエッチング加工して導体部１２を成形する。具体的には、シリコン層１０２上に所定のレジストパターン（図示略）を形成した後、当該レジストパターンをマスクとして利用して、シリコン層１０２に対し、ＤＲＩＥ法による異方性エッチング処理を施す。これにより、所定のパターン形状を有する導体部１２を形成することができる。
【００３２】
次に、図３（ｃ）に示すように、絶縁膜１４を形成する。具体的には、所定の薄膜形成技術によって所定の絶縁材料を成膜することよって絶縁膜１４を形成することができる。
【００３３】
絶縁膜１４の構成材料としてパリレンを採用する場合、ＣＶＤ法によって適切に絶縁膜１４を形成することができる。パリレンは、絶縁性能とともにコンフォーマル性に優れる。コンフォーマル性に優れるパリレンは、微小な窪みであるアンダーカット１０５にも充分に入り込み、導体部１１のエッジ部１１ｄにおいてアンダーカット１０５に臨む部分や、中間絶縁部１３においてアンダーカット１０５に臨む部分や、導体部１２においてアンダーカット１０５に臨む部分にも適切に被膜を形成することができる。
【００３４】
絶縁膜１４の構成材料として酸化シリコンを採用する場合、酸素プラズマ処理を実施することによって適切に絶縁膜１４を形成することができる。酸素プラズマ処理による酸化被膜の形成によっても、導体部１１のエッジ部１１ｄにおいてアンダーカット１０５に臨む部分や、中間絶縁部１３においてアンダーカット１０５に臨む部分や、導体部１２においてアンダーカット１０５に臨む部分を被覆する絶縁膜１４を形成することができる。
【００３５】
以上のような工程を含む方法により、図１に示す部分構造を有するマイクロ構造体Ｘ１を製造することができる。
【００３６】
マイクロ構造体Ｘ１において、導体部１１のエッジ部１１ｄを覆う領域を有する絶縁膜１４は、導体部１１，１２間に電位差が生じた場合に、導体部１１のエッジ部１１ｄと導体部１２ないしその延出面１２ａとの間で放電が生ずるのを抑制するのに資する。このような絶縁膜１４によると、放電の際に生ずる熱によってエッジ部１１ｄが溶出して導体部１１，１２を架橋する導電路が形成されることを抑制することができ、従って、素子駆動時に導体部１１，１２間に電位差が生じた場合にそのような導電路を電流が流れること（電流リーク）を抑制することができる。
【００３７】
また、マイクロ構造体Ｘ１において、導体部１１の側面１１ｃを覆う領域を有する絶縁膜１４は、導体部１１，１２間に電位差が生じた場合に、導体部１１を構成するシリコン片が側面１１ｃから剥れることを抑制するのに資する。このような絶縁膜１４によると、当該シリコン片の移動や、当該シリコン片が導体部１１，１２を架橋することに起因して生ずる、導体部１１，１２間の電流リークを、抑制することができる。
【００３８】
以上のように、マイクロ構造体Ｘ１は、導体部１１，１２間に電流リークが発生するのを抑制するのに適する。電流リークの抑制は、所定の機能を担う素子として構成されたマイクロ構造体Ｘ１を適切に駆動するうえで好適である。
【００３９】
図４は、マイクロ構造体Ｘ１の第１変形例を表す。マイクロ構造体Ｘ１の絶縁膜１４については、図４に示すように、導体部１１の第２面１１ｂを覆わないように設けてもよい。このような絶縁膜１４を形成するには、図３（ｃ）を参照して上述した工程の後、所定のマスクパターンを絶縁膜１４上に形成したうえで、当該マスクパターンをマスクとして利用して絶縁膜１４に対してエッチング処理を施すことによって当該絶縁膜１４をパターニングする。
【００４０】
図５は、マイクロ構造体Ｘ１の第２変形例を表す。マイクロ構造体Ｘ１の絶縁膜１４については、図５に示すように、導体部１１の第２面１１ｂおよび導体部１２の延出面１２ａを覆わないように設けてもよい。このような絶縁膜１４を形成するには、図３（ｃ）を参照して上述した工程の後、所定のマスクパターンを絶縁膜１４上に形成したうえで、当該マスクパターンをマスクとして利用して絶縁膜１４に対してエッチング処理を施すことによって当該絶縁膜１４をパターニングする。
【００４１】
図６は、マイクロ構造体Ｘ１の第３変形例を表す。本変形例は、中間絶縁部１３が導体部１２の延出面１２ａ上にも広がる点において、図１に示すマイクロ構造体Ｘ１とは異なる。このような中間絶縁部１３を形成するには、図３（ｂ）を参照して上述した工程において、導体部１２の延出面１２ａが露出する前の所定のタイミングでウエットエッチングを停止させる。中間絶縁部１３および絶縁膜１４によって延出面１２ａが覆われる構成は、導体部１１，１２間に電流リークが発生するのを抑制するうえで好適である。
【実施例】
【００４２】
〔実施例１〕
図１に示す部分構造を有する実施例１のマイクロ構造体Ｘ１を複数作製した。実施例１のマイクロ構造体Ｘ１において、導体部１１，１２は、Ｓｂのドープによって導電性（抵抗率は０.０２Ω・ｃｍ以下）が付与されたシリコンよりなり、導体部１１の厚さは５０μｍであり、導体部１２の厚さは１５０μｍである。中間絶縁部１３は酸化シリコンよりなり、中間絶縁部１３の厚さは１μｍである。絶縁膜１４はパリレンよりなり、絶縁膜１４の厚さは２０ｎｍである。
【００４３】
このような実施例１の各マイクロ構造体Ｘ１について、放電開始電圧を調べた。具体的には、窒素ガス雰囲気および湿度５％以下の条件下において、導体部１１，１２間に所定電圧を１０秒間印加するステップを、印加電圧１０Ｖの第１ステップから印加電圧を１０Ｖずつ増大させて複数回行った。放電現象が生じたステップにおける印加電圧を放電開始電圧として特定した。実施例１の各マイクロ構造体Ｘ１の放電開始電圧は、３２０Ｖ、３３０Ｖ、および３４０Ｖのいずれかであった。
【００４４】
〔実施例２〕
図１に示す部分構造を有する実施例２のマイクロ構造体Ｘ１を複数作製した。実施例２のマイクロ構造体Ｘ１は、厚さ２０ｎｍのパリレンよりなる絶縁膜１４に代えて厚さ８０ｎｍのパリレンよりなる絶縁膜１４を備える点において、実施例１のマイクロ構造体Ｘ１と異なる。このような実施例２のマイクロ構造体Ｘ１について、実施例１のマイクロ構造体Ｘ１と同様にして、放電開始電圧を調べたところ、実施例２の各マイクロ構造体Ｘ１の放電開始電圧は、３５０Ｖ、３６０Ｖ、および３７０Ｖのいずれかであった。
【００４５】
〔比較例〕
図８に示す部分構造を有する比較例のマイクロ構造体Ｘ２を複数作製した。比較例のマイクロ構造体Ｘ２は、絶縁膜１４を備えない点において、実施例１，２のマイクロ構造体Ｘ１と異なる。このような比較例のマイクロ構造体Ｘ２について、実施例１のマイクロ構造体Ｘ１と同様にして、放電開始電圧を調べたところ、比較例の各マイクロ構造体Ｘ２の放電開始電圧は、２１０Ｖおよび２２０Ｖのいずれかであった。
【００４６】
〔評価〕
実施例１，２および比較例のマイクロ構造体Ｘ１，Ｘ２の放電開始電圧を図７の表にまとめる。本発明に係る実施例１，２のマイクロ構造体Ｘ１は、比較例のマイクロ構造体Ｘ２よりも、高い放電開始電圧を示した。これは、絶縁膜１４の存在に起因するものと考えられる。高い放電開始電圧を示す実施例１，２のマイクロ構造体Ｘ１では、比較例のマイクロ構造体Ｘ２よりも電流リークが抑制される。また、厚さ２０ｎｍの薄い絶縁膜１４を供える実施例１のマイクロ構造体Ｘ１も、充分に高い放電開始電圧を示した。薄い絶縁膜１４は、所定の機能を担う素子として構成されたマイクロ構造体Ｘ１を動作特性への影響をなくすうえで好ましい。
【図面の簡単な説明】
【００４７】
【図１】本発明に係るマイクロ構造体の部分断面図である。
【図２】図１に示すマイクロ構造体の製造方法における一部の工程を表す。
【図３】図２の後に続く工程を表す。
【図４】図１に示すマイクロ構造体の第１変形例を表す。
【図５】図１に示すマイクロ構造体の第２変形例を表す。
【図６】図１に示すマイクロ構造体の第３変形例を表す。
【図７】実施例１，２および比較例のマイクロ構造体の放電試験の結果をまとめた表である。
【図８】従来のマイクロ構造体の部分断面図である。
【図９】図８に示すマイクロ構造体の製造方法における一部の工程を表す。
【図１０】図８の部分拡大図である。
【図１１】従来のマイクロ構造体の一部の走査型電子顕微鏡写真である。
【図１２】図８に示すマイクロ構造体において放電に起因して生じ得る問題を表す。
【図１３】図８の線XIII−XIIIに沿った部分拡大矢視図である。
【図１４】従来のマイクロ構造体の他の一部の走査型電子顕微鏡写真である。
【図１５】図８に示すマイクロ構造体においてシリコン片に起因して生じ得る問題を表す。
【符号の説明】
【００４８】
Ｘ１，Ｘ２      マイクロ構造体
１１，１２，２１，２２      導体部
１１ａ      第１面
１１ｂ      第２面
１１ｃ      側面
１１ｄ      エッジ部
１２ａ      延出面
１３，２３      中間絶縁部
１４      絶縁膜
１００，２００      材料基板
１０１，１０２，２０１，２０２      シリコン層
１０３，２０３      中間絶縁層
【図１】
2008207311.tif 000003
【図２】
2008207311.tif 000004
【図３】
2008207311.tif 000005
【図４】
2008207311.tif 000006
【図５】
2008207311.tif 000007
【図６】
2008207311.tif 000008
【図７】
2008207311.tif 000009
【図８】
2008207311.tif 000010
【図９】
2008207311.tif 000011
【図１０】
2008207311.tif 000012
【図１２】
2008207311.tif 000013
【図１３】
2008207311.tif 000014
【図１５】
2008207311.tif 000015
【図１１】
2008207311.tif 000016
【図１４】
2008207311.tif 000017