(57)【要約】【課題】大規模化高速化が進みネットリストでの階層構造が膨大となるＬＳＩの、機能・論理設計フェーズでの変更修正において、再論理合成の時間を短くし、かつ、再論理合成作業での誤りの発生を防ぐ。【解決手段】その階層構造にて変更対象モジュールを包含しかつそれらの上位に位置するモジュールが、変更後の変更対象モジュールを取り込み、再び論理合成され、さらに非修正モジュールとつなげられてネットリストを再形成しうるよう、設計されたコンピュータシステムコマンドを、上記モジュール階層構造に係るＲＴＬ記述を用いて、自動生成するのが、本発明の方法である。そのコンピュータシステムコマンドは、ＵＮＩＸ（登録商標）オペレーティングシステムにおけるｍａｋｅコマンド使用の際に用いるＭａｋｅｆｉｌｅであってもよい。【選択図】図４
2008204489.tif 000002
【特許請求の範囲】
【請求項１】
ＬＳＩの機能論理設計フェーズにおいて、制御ファイル、一つ又は複数のＲＴＬ記述、及び、夫々のＲＴＬ記述から生成されるＲＴＬ記述と同数の合成用スクリプトから、ネットリストをＥＤＡツールにより自動生成する論理合成方法であって、
（１）ＲＴＬ記述の内容からＲＴＬ記述の階層構造を解析するステップと、
（２）上記ＲＴＬ記述の階層構造を基にして、一括して論理合成を行うコンピュータシステムコマンドを作成するステップであって、
ＲＴＬ記述若しくは合成用スクリプトに変更若しくは追加が発生した場合、上記階層構造にてそれらＲＴＬ記述や合成用スクリプトを包含しかつそれらの上位に位置するＲＴＬ記述や合成用スクリプトが、変更若しくは追加されたＲＴＬ記述や合成用スクリプトを取り込み、再論理合成を行い、変更の無いＲＴＬ記述及び合成用モジュールと繋げてネットリストを再形成するコンピュータシステムコマンドを作成するステップと、
（３）上記制御ファイルと個々の上記ＲＴＬ記述とから合成用スクリプトを自動生成するステップと、
（４）上記（３）のステップにて自動生成された合成用スクリプトが、既存の合成用スクリプトのうちに同名のものが存在するものであれば、上記（３）のステップにて自動生成された合成用スクリプトを、既存の同名の合成用スクリプトとは別名にして出力ディレクトリに出力するステップと、
（５）上記（４）のステップにて別名にして出力ディレクトリに出力した上記（３）のステップにて自動生成された合成用スクリプトの内容が、既存の同名の合成用スクリプトの内容と一致すれば、上記（４）のステップにて別名にして出力ディレクトリに出力した上記（３）のステップにて自動生成された合成用スクリプトを消去し既存の同名の合成用スクリプトを残すステップと、
（６）上記（４）のステップにて別名にして出力ディレクトリに出力した上記（３）のステップにて自動生成された合成用スクリプトの内容が、既存の同名の合成用スクリプトの内容と一致しなければ、上記（４）のステップにて別名にして出力ディレクトリに出力した上記（３）のステップにて自動生成された合成用スクリプトを元の名に再び変更し既存の同名の合成用スクリプトに上書きして、生成された合成用スクリプトの内容を残すステップと、
（７）上記（５）のステップにて残された合成用スクリプト、及び、上記（６）のステップにて内容が残された合成用スクリプトと、上記ＲＴＬ記述とを入力にして、上記（２）のコンピュータシステムコマンドを作成するステップにて作成されたコンピュータシステムコマンドによって、
ネットリストを再形成するステップとを含むことを特徴とする論理合成方法。
【請求項２】
上記コンピュータシステムコマンドが、ＵＮＩＸ（登録商標）オペレーティングシステムにおけるｍａｋｅコマンド使用の際に用いるＭａｋｅｆｉｌｅであることを特徴とする請求項１に記載の論理合成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ、大規模集積回路）設計における論理合成方法に関するものである。
【背景技術】
【０００２】
従来のＬＳＩの機能・論理設計フェーズでは、ハードウエア記述言語(例えば、Ｖｅｒｉｌｏｇ、ＶＨＤＬ等）で表現したＲＴＬ（Ｒｅｇｉｓｔｅｒ  Ｔｒａｎｓｆｅｒ  Ｌｅｖｅｌ）記述及び各種制御データを入力として、最適なゲート・レベル論理回路（ネットリスト）を自動生成することが中心作業である。この自動生成を行うＥＤＡ（Ｅｌｅｃｔｒｏｎｉｃ  Ｄｅｓｉｇｎ  Ａｕｔｏｍａｔｉｏｎ）ツールには今日多くの製品があり、ＳＹＮＯＰＳＹＳ社の「Ｄｅｓｉｇｎ  Ｃｏｍｐｉｌｅｒ」はその１つである。
【０００３】
上記のネットリストを自動生成するツール、即ち論理合成ツールを用いて実際に論理合成を行う際には、以下のような手順が必要である。
<1>ＲＴＬ記述を作成する。ＲＴＬ記述は、ＬＳＩを構成する機能ユニットであるモジュール単位に作成され、複数のモジュールは、設計の効率化のため、階層構造を形成するのが通例である。従って、１つのネットリストに対し、ＲＴＬ記述は複数であることが通常となる。
<2>クロックの制約などを記した制御ファイルを作成する。１つのネットリストに対し、当該制御ファイルは１つ必要である。
<3>制御ファイルの情報を用いて、１つのＲＴＬ記述毎にそれに対する１つの合成用スクリプトを作成する。仮にＮ個のＲＴＬ記述があればＮ個の合成用スクリプトが必要である。モジュールが階層構造を形成するＬＳＩ回路においては、機能・論理設計フェーズで用いるＲＴＬ記述、合成用スクリプトもそれに対して階層構造を形成する。
<4>(上記Ｎ個の）合成用スクリプトを与えて、（上記Ｎ個の）ＲＴＬ記述を入力にして、論理合成を行い、１つのネットリストを作成する。
【０００４】
上記<1>から<4>の手順において、ＥＤＡツールである論理合成ツールが自動作業を行うのは、<4>の手順のみである。［但し、<1>の手順でのＲＴＬ記述作成を一部自動化してサポートするＥＤＡツールは現在商業的に利用可能である（例えば、ＳＹＮＯＰＳＹＳ社「Ｂｅｈａｖｉｏｒ  Ｃｏｍｐｉｌｅｒ」）。］
【０００５】
ＲＴＬ記述、及び合成用スクリプトが、それぞれ階層構造を形成するのならば、例えば、制御ファイル等に変更が発生した場合、関係するモジュールに係るＲＴＬ記述やスクリプトのみ修正し、上記階層構造にてそれらＲＴＬ記述やスクリプトを包含しかつそれらの上位に位置するＲＴＬ記述やスクリプトが、修正されたＲＴＬ記述やスクリプトを取り込み、再論理合成を行い、非修正モジュール分と繋げてネットリストを再形成すればよい。ＲＴＬ記述や合成用スクリプトの階層構造は、このようにＬＳＩの機能・論理設計フェーズでの論理合成の試行反復を、容易に行える効果も備える。
【０００６】
ところが、ＬＳＩの大規模化、高速化が進むにつれて、上記の階層構造はますます膨大なものになる。それとともに、ＲＴＬ記述や制御ファイルに変更が生じる際に影響を受ける（階層構造上位の）ＲＴＬ記述や合成用スクリプトの範囲の把握は、ますます困難なものとなる。その結果、再論理合成のＲＴＬ記述や合成用スクリプトの範囲の把握に、誤りが生じやすくなる。一方、ＲＴＬ記述や制御ファイルに変更が少しでも生じれば、全てのＲＴＬ記述や合成用スクリプトをもとにしてネットリスト全体についていちいち再論理合成を行うという方針を採るとすると、大規模化複雑化されたＬＳＩにおいては膨大な時間がかかり、機能・論理設計フェーズでの論理合成の試行反復が容易なものではなくなる。
【０００７】
なお、先行技術文献として特許文献１があげられる。特許文献１に記載の発明を用いても設計者の指定ミスの可能性が残る、という問題点がある。
【特許文献１】特開平１０−９１６５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ＬＳＩの大規模化高速化が進み、ネットリストでの階層構造は膨大となっても、機能・論理設計フェーズでの変更修正において、最小限の変更修正時作業を行うことで再論理合成時間を短いものとし、かつ、変更修正時に行うべき作業を漏らさず行うことで、再論理合成作業での誤りの発生を防ぐことを、目的とする。
【課題を解決するための手段】
【０００９】
本発明は、ＬＳＩの機能論理設計フェーズにおいて、制御ファイル、一つ又は複数のＲＴＬ記述、及び、夫々のＲＴＬ記述から生成されるＲＴＬ記述と同数の合成用スクリプトから、ネットリストをＥＤＡツールにより自動生成する論理合成方法であって、
（１）ＲＴＬ記述の内容からＲＴＬ記述の階層構造を解析するステップと、
（２）上記ＲＴＬ記述の階層構造を基にして、一括して論理合成を行うコンピュータシステムコマンドを作成するステップであって、
ＲＴＬ記述若しくは合成用スクリプトに変更若しくは追加が発生した場合、上記階層構造にてそれらＲＴＬ記述や合成用スクリプトを包含しかつそれらの上位に位置するＲＴＬ記述や合成用スクリプトが、変更若しくは追加されたＲＴＬ記述や合成用スクリプトを取り込み、再論理合成を行い、変更の無いＲＴＬ記述及び合成用モジュールと繋げてネットリストを再形成するコンピュータシステムコマンドを作成するステップと、
（３）上記制御ファイルと個々の上記ＲＴＬ記述とから合成用スクリプトを自動生成するステップと、
（４）上記（３）のステップにて自動生成された合成用スクリプトが、既存の合成用スクリプトのうちに同名のものが存在するものであれば、上記（３）のステップにて自動生成された合成用スクリプトを、既存の同名の合成用スクリプトとは別名にして出力ディレクトリに出力するステップと、
（５）上記（４）のステップにて別名にして出力ディレクトリに出力した上記（３）のステップにて自動生成された合成用スクリプトの内容が、既存の同名の合成用スクリプトの内容と一致すれば、上記（４）のステップにて別名にして出力ディレクトリに出力した上記（３）のステップにて自動生成された合成用スクリプトを消去し既存の同名の合成用スクリプトを残すステップと、
（６）上記（４）のステップにて別名にして出力ディレクトリに出力した上記（３）のステップにて自動生成された合成用スクリプトの内容が、既存の同名の合成用スクリプトの内容と一致しなければ、上記（４）のステップにて別名にして出力ディレクトリに出力した上記（３）のステップにて自動生成された合成用スクリプトを元の名に再び変更し既存の同名の合成用スクリプトに上書きして、生成された合成用スクリプトの内容を残すステップと、
（７）上記（５）のステップにて残された合成用スクリプト、及び、上記（６）のステップにて内容が残された合成用スクリプトと、上記ＲＴＬ記述とを入力にして、上記（２）のコンピュータシステムコマンドを作成するステップにて作成されたコンピュータシステムコマンドによって、
ネットリストを再形成するステップとを含むことを特徴とする。これを用いて、上記課題の解決を目指す。
【００１０】
上記システム装置において、コンピュータシステムコマンドは、ＵＮＩＸ（登録商標）オペレーティングシステムにおけるｍａｋｅコマンド使用の際に用いるＭａｋｅｆｉｌｅであってもよい。
【発明の効果】
【００１１】
本発明は、機能ごとに回路がモジュールに分割され、かつ複数の該モジュールが階層構造を形成する大規模半導体集積回路の機能論理設計の段階で、しかも、大規模半導体集積回路の機能論理設計に修正変更を加える際に、動作させるべき方法である。その階層構造にて変更対象モジュールを包含しかつそれらの上位に位置するモジュールが、変更後の変更対象モジュールを取り込み、再び論理合成され、さらに非修正モジュールとつなげられてゲート・レベル論理回路を再形成しうるよう、設計されたコンピュータシステムコマンドを、上記モジュール階層構造に係るＲＴＬ記述を用いて、自動生成するのが、本発明の方法である。この本発明の方法を用いることにより、最小限の変更修正時作業をのみを行うことになりよって再論理合成時間が短くなり、かつ、変更修正時に行うべき作業を漏らさず行うことになりよって再論理合成作業での誤りの発生が防がれる。
【００１２】
上記方法において、コンピュータシステムコマンドが、ＵＮＩＸ（登録商標）オペレーティングシステムにおけるｍａｋｅコマンド使用の際に用いるＭａｋｅｆｉｌｅであれば、該コマンドそのものが、当業者に周知の技術であるから、上記効果に加えて、当業者が利用しやすいという効果も得られる。
【発明を実施するための最良の形態】
【００１３】
以下、添付の図面を参照して本発明の方法の実施形態を説明する。
【００１４】
図１は、本発明を実現するシステム装置のハードウエア構成の一形態を示すものである。該装置は、ＬＳＩ設計における論理合成ツールを備えるＣＡＤシステムを搭載した、例えばＵＮＩＸ（登録商標）計算機２である。図１において、本発明を実現するシステムに係るソフトウエアは、磁気デイスク４に格納されており、システムユーザの要求に応じてメモリ６に搭載され、外部から入力される制御コマンド８やマウス装置１０の動作指示に従い稼動し、所定の情報をデイスプレイ装置１４に表示する。後で説明するＲＴＬ記述ファイル、制御ファイル、スクリプト・ファイル出力ライブラリなどの磁気信号化情報は、磁気デイスク４に保持されており、本発明を実現するシステムに係るソフトウエアの要求、又はユーザの要求に応じて、メモリ６に搭載され、若しくはメモリ６にて変更され、再び磁気デイスク４に保持される。
【００１５】
図４は、本発明に係る装置の処理のフローチャートを示す。作成済のＲＴＬ記述ファイル、制御ファイルを読み込む処理から、ｍａｋｅコマンドによるネットリスト論理合成を行う処理までを、含む。
【００１６】
処理２２、処理２４にて、ＲＴＬ記述ファイルと、クロックの制約等の各種制御データを記した制御ファイルを、該装置が読み込む。ＲＴＬ記述ファイル、制御ファイルは、ＣＡＤシステムのライブラリに備わるものである。上述のように、ＲＴＬ記述はＶｅｒｉｌｏｇ等のハードウエア記述言語で表されており、また、１つのゲート・レベル論理回路（ネットリスト）に対し、制御ファイルは１つ、ＲＴＬ記述は１つ又はそれ以上用意される。
【００１７】
処理２６にて、読み込んだＲＴＬ記述ファイルの内容から、例えばＶｅｒｉｌｏｇに備わるＰＬＩ（プログラマブル・ランゲージ・インターフェイス）を用いて、ＲＴＬ記述の階層構造を解析し、把握する（図６参照）。
【００１８】
処理２８にて、上記ＲＴＬ記述の階層構造をもとにして、後で説明するＭａｋｅｆｉｌｅ（メイクファイル）を自動生成する。ＲＴＬ記述や論理合成用スクリプトに修正変更が発生した場合、上記階層構造にてそれらＲＴＬ記述や論理合成用スクリプトを包含しかつそれらの上位に位置するＲＴＬ記述や論理合成用スクリプトが、修正されたＲＴＬ記述や論理合成用スクリプトを取り込み、再論理合成を行い、非修正モジュール分と繋げてネットリストを再形成するように、Ｍａｋｅｆｉｌｅの内容が生成される(図２、図３参照）。
【００１９】
以下の処理３０から処理４２までは、各ＲＴＬ記述毎に行う。まず処理３０にて、上記ＲＴＬ記述ファイルの１つと、制御ファイルの内容とから、そのＲＴＬ記述に対応する論理合成用スクリプトをファイルとして１つ自動生成する。
【００２０】
ここで、既存の論理合成用スクリプト・ファイルを保持する出力ディレクトリに、処理３０にて生成された論理合成用スクリプト・ファイルと同名のものがなければ（判断３２）、その論理合成用スクリプトに対応するＲＴＬ記述、即ちモジュールが新たに作成されたということであるから、それを該出力ディレクトリに出力する（処理３４）。
【００２１】
既存の論理合成用スクリプト・ファイルを保持する出力ディレクトリに、処理３０にて生成された論理合成用スクリプト・ファイルと同名のものがあれば（判断３２）、それを既存の同名の論理合成用スクリプト・ファイルとは別名にして該出力ディレクトリに出力する（処理３６）。
【００２２】
判断３８では、既存の同名の論理合成用スクリプト・ファイルと、別名にした論理合成用スクリプト・ファイルの、内容全体を比較する。ＲＴＬ記述、又は制御ファイルにおいて変更が施された場合、論理合成用スクリプトも変更が生じることがあるため、それを確認することを目的とする。内容が一致すればその元の論理合成用スクリプト・ファイルには変更が生じていない。このとき、後のｍａｋｅコマンドによる論理合成に備えて、その元の論理合成用スクリプト・ファイルを残し、別名にした論理合成用スクリプト・ファイルを消去する(処理４２）。
【００２３】
内容が異なればその元の論理合成用スクリプト・ファイルに変更が生じたということである。このとき、後のｍａｋｅコマンドによる論理合成に備えて、別名にした論理合成用スクリプト・ファイルをその元の論理合成用スクリプト・ファイル名に再び変更し、上書きする(処理４０）。
【００２４】
全てのＲＴＬ記述、全てのスクリプトについて、上記処理を終えた後、ＵＮＩＸ（登録商標）オペレーティングシステムのｍａｋｅコマンドを実行させ、Ｍａｋｅｆｉｌｅの内容を処理する（処理４４）。図２、図３及び図６では、同一のモジュール階層構造が示されるが、そのモジュール階層構造から本発明の装置を介して出力されるＭａｋｅｆｉｌｅの例を、図７に示す。このＭａｋｅｆｉｌｅにおいて、例えばルール<5>は、ファイル『ＭＯＤ＿Ｄ．ｖ』のタイムスタンプ（ファイル生成日時）とファイル『ＭＯＤ＿Ｄ．ｄｂ』のタイムスタンプの大小を比較し、さらにファイル『ＭＯＤ＿Ｄ．ｓｃｒ』のタイムスタンプとファイル『ＭＯＤ＿Ｄ．ｄｂ』のタイムスタンプの大小を比較し、ファイル『ＭＯＤ＿Ｄ．ｖ』とファイル『ＭＯＤ＿Ｄ．ｓｃｒ』のどちらかが、ファイル『ＭＯＤ＿Ｄ．ｄｂ』よりも新しいものであるならば、コマンド『ｄｃ＿ｓｈｅｌｌ  −ｆ  ＭＯＤ＿Ｄ．ｓｃｒ』を実行する、ということを表す。図７において識別子『．ｖ』はＲＴＬ記述ファイルであることを、識別子『．ｓｃｒ』は論理合成用スクリプト・ファイルであることを、識別子『．ｄｂ』は媒介ファイルであることを、それぞれ示す。
【００２５】
Ｍａｋｅｆｉｌｅを用いてｍａｋｅコマンドを実行し、論理合成を行うと、ＲＴＬ記述や制御ファイルの変更によりその影響を受けないスクリプト・ファイルは内容が変化せずタイムスタンプが更新されないため、再合成の対象にならない。よって全体の合成時間が短縮できる。さらに、再合成の必要なモジュールに対する合成漏れが無くなる。
【００２６】
以下においては、図５に示される制御ファイルと、図６に示される階層構造を備えるＲＴＬ記述を、本発明に係る装置の１つの実施形態に入力した場合の、実施例を説明する。
【００２７】
図５の制御ファイルは、前述のＳＹＮＯＰＳＹＳ社「Ｄｅｓｉｇｎ  Ｃｏｍｐｉｌｅｒ」を使用するものとして、記述されている。ここでは、各モジュールに対するワイヤーロードモデルの指定、クロックの制約、コンパイル方式、等を記している。
【００２８】
図６のモジュールの階層構造は、ＶｅｒｉｌｏｇのＰＬＩによる、ＲＴＬ記述解析の結果である（図４処理２６参照）。この解析結果から本発明の装置を介してＭａｋｅｆｉｌｅを作成すると、図７に示されるものになる（図７における『ｄｃ＿ｓｈｅｌｌ  −ｆ』も、ＳＹＮＯＰＳＹＳ社「Ｄｅｓｉｇｎ  Ｃｏｍｐｉｌｅｒ」に係るコマンドである。）。
【００２９】
この装置を用いて、当実施例の設計対象のＬＳＩの論理合成において１回目の論理合成用スクリプト出力を行うと、全論理合成用スクリプトについて図４の処理３４を行うことになる。従って、全論理合成用スクリプト・ファイル（ＴＯＰ．ｓｃｒ、ＭＯＤ＿Ａ．ｓｃｒ、ＭＯＤ＿Ｂ．ｓｃｒ、ＭＯＤ＿Ｃ．ｓｃｒ、ＭＯＤ＿Ｄ．ｓｃｒ、ＭＯＤ＿Ｅ．ｓｃｒ）が新たに作成された上で、出力ライブラリに出力される。
【００３０】
これら論理合成用スクリプト・ファイルが与えられた上で、１回目の図７のＭａｋｅｆｉｌｅを実行すると、全てのモジュール（ＴＯＰ、ＭＯＤ＿Ａ、ＭＯＤ＿Ｂ、ＭＯＤ＿Ｃ、ＭＯＤ＿Ｄ、ＭＯＤ＿Ｅ）において論理合成が行われる。
【００３１】
次に、制御ファイルに修正が加えられ、図４フローチャートの２回目の実行を行うものとする。処理２２から処理２８までは１回目と全く同じように行われる。処理３０においても１回目と同様に実行されるが、出力ディレクトリに同名のスクリプト・ファイルが既に存在するため、各スクリプト・ファイルは１回目に出力されたファイルと異なるファイル名で出力される(図４判断３２処理３６、参照）。例えば、モジュールＭＯＤ＿Ａのスクリプト・ファイルが１回目にＭＯＤ＿Ａ．ｓｃｒというファイル名で出力されていたならば、．ＭＯＤ＿Ａ．ｓｃｒというファイル名で出力する、ということである。
【００３２】
それから、既存の同名の論理合成用スクリプト・ファイルと内容を比較する（図４判断３８参照）。内容が全く同じであれば、そのスクリプトに係るモジュールには修正が加えられていないということであるから、新たに出力されたスクリプト・ファイルを消去する（図４処理４２参照）。上記例でいえば、．ＭＯＤ＿Ａ．ｓｃｒが消去の対象となりうる。内容が異なっていれば、そのスクリプトに係るモジュールに修正が加えられたということであるから、そのスクリプトに係るモジュールの再論理合成が必要である。そこで、新たに出力されたスクリプト・ファイルの内容を既存の同名の論理合成用スクリプト・ファイルに上書きし、既存のファイル名とし、後続のｍａｋｅコマンドによる処理に繋げる。例えば、ＭＯＤ＿Ｄのスクリプト内容のみが変化しているとすると、モジュールＭＯＤ＿Ｄの変更により影響を受ける上位階層のモジュールは、図２、図３及び図６より、ＴＯＰ、ＭＯＤ＿Ｂ、ＭＯＤ＿Ｃである。そうすると、実行すべき論理合成処理は、図７におけるルール<1>、<3>、<4>、<5>の処理コマンドである。図７のＭａｋｅｆｉｌｅを用いたｍａｋｅコマンドを実行すると、ｍａｋｅコマンド及びＭａｋｅｆｉｌｅの機能によりボトムアップで確実に実行される。一方、ルール<2>、<6>は実行されない。
【００３３】
上記実施例では、制御ファイルを修正した場合を説明したが、ＲＴＬ記述ファイルを修正した場合、またはＲＴＬ記述ファイルを追加した場合にも、再合成すべきモジュールを確実に再合成し、かつ再合成すべきモジュールのみ再合成する。したがってこれらの場合にも、再論理合成の時間を極力短くし得るし、再論理合成での作業もれを防ぐことができる。
【図面の簡単な説明】
【００３４】
【図１】本発明を実現するシステム装置のハードウエア構成の一形態のブロック図である。
【図２】ＬＳＩの１つの具体例について、そのＬＳＩとそれを機能分割して構成する複数モジュールとのブロック図である。
【図３】図２の具体例について、そのＬＳＩとそれを機能分割して構成する複数モジュールとの階層関係構造を示すブロック図である。
【図４】本発明に係る装置の処理のフローチャートである。
【図５】論理合成にて入力する制御ファイルの例である。
【図６】図２の具体例について、そのＬＳＩとそれを機能分割して構成する複数モジュールとの階層関係構造を示す概略図である。
【図７】図２の具体例について、本発明に係る装置用いて生成されたＭａｋｅｆｉｌｅの例である。
【符号の説明】
【００３５】
２・・・計算機、４・・・磁気デイスク、６・・・メモリ、８・・・制御コマンド、１０・・・マウス装置、１４・・・デイスプレイ装置
【図１】
2008204489.tif 000003
【図２】
2008204489.tif 000004
【図３】
2008204489.tif 000005
【図４】
2008204489.tif 000006
【図５】
2008204489.tif 000007
【図６】
2008204489.tif 000008
【図７】
2008204489.tif 000009