(57)【要約】【課題】位相雑音が小さく低電源電圧動作と高周波信号の発振が可能な、ＬＳＩ化ＬＣ発振回路またはＬＳＩ化電圧制御ＬＣ発振回路を提供する。【解決手段】トランジスタ素子の出力端子に負荷としてトランスの１次側インダクタ素子（１次コイル）と固定容量素子または可変容量素子とを並列に接続したものを接続し、該出力端子の信号を反転してトランジスタ素子の入力端子に信号電圧を帰還する形のＬＣ発振回路または電圧制御ＬＣ発振回路において、トランジスタ素子の出力端子の電圧波形と同相の電流波形を発生せしめるために、入力端子の電圧を増加させると出力端子に流れる電流が増加するような第２のトランジスタ素子、あるいは複数のトランジスタ素子を用いた可変利得の差動増幅回路を用意し、同相の電流をトランスの１次側インダクタ素子（１次コイル）に結合した２次側インダクタ素子（２次コイル）に流す。【選択図】図１
2008042275.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタ素子の出力端子に、第１のインダクタ素子と容量素子とを並列接続した負荷を接続し、この負荷の前記トランジスタ素子の出力端子側に発生する電圧信号の一部を、極性を反転させて前記トランジスタ素子の入力端子に加え、この入力端子に加わる電圧信号が前記トランジスタ素子で更に極性が反転されて出力端子に現れる正帰還ループを構成するＬＣ発振回路において、
前記負荷を構成する第１のインダクタ素子に第２のインダクタ素子を結合して形成される結合インダクタンス回路と、
前記トランジスタ素子の出力端子の電圧波形と同相または逆相の電流波形を発生させる電流波形発生回路とを備え、
前記電流波形発生回路の出力電流を前記結合インダクタンス回路の第２のインダクタ素子に流すことにより、第２のインダクタ素子に流れる電流の位相を第１のインダクタ素子に流れる電流の位相に比して９０°進ませることを特徴とする、ＬＣ発振回路。
【請求項２】
前記結合インダクタンス回路の第１のインダクタ素子および第２のインダクタ素子は、変成器の１次コイルおよび２次コイルであることを特徴とする、請求項１に記載のＬＣ発振回路。
【請求項３】
前記電流波形発生回路は、入力端子の電圧の増加により出力端子の電流を増加する第２のトランジスタ素子を備え、前記トランジスタ素子の出力端子の電圧波形と同相の電流波形を発生することを特徴とする、請求項１又は２に記載のＬＣ発振回路。
【請求項４】
前記電流波形発生回路は、複数のトランジスタ素子により増幅度が可変とする差動増幅回路を備え、前記トランジスタ素子の出力端子の電圧波形と同相あるいは逆相の電流波形を発生させることを特徴とする、請求項１又は２に記載のＬＣ発振回路。
【請求項５】
トランジスタ素子の出力端子に、第１のインダクタ素子と可変容量素子とを並列接続した負荷を接続し、この負荷の前記トランジスタ素子の出力端子側に発生する電圧信号の一部を、極性を反転させて前記トランジスタ素子の入力端子に加え、この入力端子に加わる電圧信号が前記トランジスタ素子で更に極性が反転されて出力端子に現れる正帰還ループを構成する電圧制御ＬＣ発振回路において、
前記負荷を構成する第１のインダクタ素子に第２のインダクタ素子を結合して形成される結合インダクタンス回路と、
前記トランジスタ素子の出力端子の電圧波形と同相または逆相の電流波形を発生させる電流波形発生回路とを備え、
前記可変容量素子を、外部からの電圧印加により容量値を可変として発振周波数を可変とし、
前記電流波形発生回路の出力電流を前記結合インダクタンス回路の第２のインダクタ素子に流すことにより、第２のインダクタ素子に流れる電流の位相を第１のインダクタ素子に流れる電流の位相に比して９０°進ませることを特徴とする、電圧制御ＬＣ発振回路。
【請求項６】
前記結合インダクタンス回路の第１のインダクタ素子および第２のインダクタ素子は、変成器の１次コイルおよび２次コイルであることを特徴とする、請求項５に記載の電圧制御ＬＣ発振回路。
【請求項７】
前記電流波形発生回路は、入力端子の電圧の増加により出力端子の電流を増加する第２のトランジスタ素子を備え、前記トランジスタ素子の出力端子の電圧波形と同相の電流波形を発生することを特徴とする、請求項５又は６に記載の電圧制御ＬＣ発振回路。
【請求項８】
前記電流波形発生回路は、複数のトランジスタ素子により増幅度が可変とする差動増幅回路を備え、前記トランジスタ素子の出力端子の電圧波形と同相あるいは逆相の電流波形を発生させることを特徴とする、請求項５又は６に記載の電圧制御ＬＣ発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線送受信機器に適した発振回路に関し、特に、ＩＣ化された低位相雑音のＬＣ発振回路あるいは電圧制御ＬＣ発振回路に関する。
【背景技術】
【０００２】
ＬＣ発振回路あるいは電圧制御ＬＣ発振回路では、従来、種々の回路構成が提案されている。例えば、非特許文献１に記載される回路構成が知られている。非特許文献１に示される発振回路では、図２に示すような回路構成によって、低電圧、低消費電力および高周波のＬＣ発振回路あるいは電圧制御ＬＣ発振回路が実現されている。
【０００３】
図２において、トランジスタ素子１０１の出力端子であるドレイン端子Ａには、負荷としてインダクタ素子Ｌ11と可変容量素子ＣV1とを並列に接続したものが接続されている。インダクタ素子Ｌ11と可変容量素子ＣV1の他の端点は、それぞれバイパスコンデンサＣp1および制御電圧源Ｖbiasに接続される。これらの節点はいずれも仮想接地点あるいは接地に順ずる節点であるため、交流信号の場合には、接地点と等価である。したがって図２のＡ点の信号電圧は、上記したインダクタンス素子Ｌ11と可変容量素子ＣV1の並列接続からなる負荷の両端に発生する信号電圧に外ならない。
【０００４】
図２において、上記負荷の両端の信号電圧をＶ1と表わし図中の方向で定義すれば、Ａ点の信号電圧は（−Ｖ1）と表わせる。この信号電圧（−Ｖ1）を、ソース端子を接地と成したトランジスタ素子１０２のゲート端子に加えると、信号電圧（−Ｖ1）はトランジスタ素子１０２で増幅され、さらに極性が反転されてｋ2×Ｖ1となって図中のＢ点に表れる。但しｋ2はトランジスタ素子１０２の増幅度である。Ｂ点に現れた信号は上記トランジスタ素子１０１のゲート端子に加わっているため、トランジスタ素子１０２と同様に、更に増幅および極性反転が行われて（−ｋ1×ｋ2×Ｖ1）となりＡ点に帰還される。ただしｋ1はトランジスタ素子１０１の増幅度である。
【０００５】
以上のように、Ａ点に生じた信号電圧と、その信号電圧がトランジスタ素子１０２および１０１にて（ｋ1×ｋ2）倍増幅されてＡ点に帰還される信号電圧とは同位相であるため、図２の回路は正帰還ループを構成していることとなり、増幅度（ｋ1×ｋ2）が大である場合には発振を起こす。なお図２の回路は差動構成となっており、インダクタ素子Ｌ21と可変容量素子ＣV2とを並列に接続した負荷、トランジスタ素子１０１、およびトランジスタ素子１０２の組み合わせも上述と同様の動作で正帰還ループを構成している。
【０００６】
ここで、ＬＣ発振回路あるいは電圧制御ＬＣ発振回路に求められる特性のうち、最も重要なものは位相雑音が小さいという特性がある（非特許文献２参照）。発振器における発振周波数は、回路内に存在する雑音の影響を受けてランダムに変化する。位相雑音は、発振周波数がその中心周波数の近傍でどのように変化するかをエネルギー分布として捉えたものである。このエネルギーは中心周波数から離れるに従って小さくなる。この離れた周波数を離調周波数と呼ぶ。
【０００７】
図２に示す発振回路において、上述の位相雑音をＬ｛Δω｝で表す。この位相雑音Ｌ｛Δω｝は、
【数１】
2008042275.tif 000003
と表わされる（非特許文献１参照）。ただし、Δωは発振角周波数ω0からの離調角周波数、ｋはボルツマン定数、Ｔは絶対温度、Ｆはトランジスタによるノイズの係数、ＰSは信号電力、ＱLは負荷のＱ、Δω1/f3はトランジスタの１/ｆ雑音が影響を及ぼす範囲を示すω0からの離調角周波数である。なお、上記式において、Δω1/f3中の“３”はｆの３乗ｆ3を表している。
【０００８】
式（１）により、発振器の位相雑音Ｌ｛Δω｝を小さくするためには信号電力ＰSを大きくする、あるいは負荷のＱであるＱLを大とすることが有効であることがわかる。信号電力ＰSは発振の振幅を大とすれば大となるが、高周波ＬＳＩでは発振振幅が制限されるため、信号電力ＰSを大とすることによって位相雑音Ｌ｛Δω｝を小さくすることは困難である。これは、微細ＬＳＩプロセスで作られた種々の高周波ＬＳＩにおいては、低い電源電圧の条件下で動作する必要があるためであり、そのため、必然的に振幅の大きさは低い電源電圧で限られてしまうためである。
【０００９】
一方、負荷Ｑの値はインダクタのＱ、容量のＱ、および負荷の並列抵抗（負荷に並列に接続される出力回路などの入力インピーダンス）等により決まる。ＬＳＩ上にオンチップ化される発振器では、一般に負荷Ｑは極めて小さい。これはインダクタのＱが極めて小さくなるからである。非特許文献１のFig. 5.1 には、オンチップ・インダクタは、ＬＳＩの配線層をスパイラル状に配置して構成することが示されている。この構成では配線層の抵抗が大であるため、インダクタの直列抵抗も同様に数Ωの値となり（非特許文献１の Table 5.3参照）、その結果インダクタのＱ値も一桁程度と小さい値となる。
【００１０】
したがって、信号電力Ｐsや負荷Ｑを大きくすることによって位相雑音Ｌ｛Δω｝を小さくすることは難しい。
【００１１】
以上のように図２の回路によれば、ＬＳＩ上において低電源電圧で高周波信号の発振が実現されるが、位相雑音という点では限られた特性となることがわかる。
【００１２】
上記したインダクタンス素子のＱ値について述べる。一般にＺLのインピーダンスを持つインダクタのＱ値は、式（２）で与えられる。
【数２】
2008042275.tif 000004
【００１３】
式（２）から、インピーダンスＺLの実部を小さくできればＱ値を高めることができると考えられる。これは図３のような結合インダクタを用いることで可能である。
【００１４】
いま、図３において、コイル電流Ｉ1, Ｉ2をそれぞれ、
【数３】
2008042275.tif 000005
とおくと、１次側（図の左側）から見たインピーダンスＺLは次のように表わされる。
【数４】
2008042275.tif 000006
【００１５】
ここでＬ1，Ｒ1は、１次側コイルのインダクタンスとその直列抵抗を表す。Ｍは相互インダクタンスである。Ａは電流振幅の比Ｉ2／Ｉ1で、θは一次側と二次側の位相差θ2−θ1を示す。
【００１６】
ここで、θ＝９０°（２次側電流の位相が１次側より９０°進んでいる。）とした場合、ＺLの実部はＲ1−ωＡＭ、虚部はｊωＬ1となるので、１次側コイルのインダクタンスの値はそのままで、抵抗分が変化して見えることになる。更にＲ1＝ωＡＭと選ぶことができれば、１次側コイルの抵抗分は零となる（非特許文献３）。
【００１７】
したがって、図３に示すような結合インダクタンスにおいて、１次側コイルの抵抗分を零とすることにより、１次側コイルについて高いＱ値が実現されることが期待される。
【００１８】
【非特許文献１】J.Craninckx and M.Steyaert, “WIRELESS CMOS FREQUENCY SYNTHESIZER DESIGN”, pp.121-159, Kluwer Academic Publishers, 1998.
【非特許文献２】D.K.Shaeffer and T.H.Lee, “THE DESIGN AND IMPLEMENTATION OF LOW-POWER CMOS RADIO RECEIVERS”, pp.24-29, Kluwer Academic Publishers, 1999.
【非特許文献３】T.Soorapanth and S.S.Wong, “A 0-dB IL 2140±30 MHz Bandpass Filter Utilizing Q-Enhanced Spiral Inductors in Standard CMOS”, IEEE JSSC, vol.37, no.5, pp.579-586, May 2002.
【特許文献１】特開２００４−９６５１０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
以上の説明のように、非特許文献１で提案されている図２の発振回路をＬＳＩ上に実現した場合、低電源電圧動作と高周波信号の発振が可能となるが、位相雑音特性は悪い。また非特許文献３で提案されている図３の回路では、トランスの１次側のＱ値が増大することが予想される。図３の結合インダクタンス回路において、Ｑ値を増大させるには、２次側コイルに流れる電流の位相が１次側コイルに流れる電流の位相に比して９０°進んでいることが望ましく、また１次側、２次側の電流振幅の比やトランスの結合定数を調整してＲ1＝ωＡＭと成すことが望ましい。しかしながら、具体的にこれらの電流や振幅比を変化させる回路構成は知られていない。
【００２０】
また、図２の発振回路に図３の結合インダクタンス回路による大きなＱ値を適用できれば、位相雑音特性を改善したＬＣ発振回路が構成されることが予測される。しかしながら、具体的にどのように構成するかは不明であり、そのような例も知られていない。
【００２１】
そこで、本発明では、発振回路の位相雑音特性を改善することを目的とする。より詳細には、正帰還ループを構成するＬＣ発振回路に結合インダクタンス回路により得られる大きなＱ値を用いて、ＬＳＩ化に適した具体的な回路手段を提供することを目的とし、また、位相雑音特性を改善した低電源電圧動作と高周波信号の発振が可能なＬＣ発振回路あるいは電圧制御ＬＣ発振回路を実現することを目的とする。
【００２２】
なお、発振器において、二次側インダクタンスに一時側インダクタンスと同相あるいは逆相の電流を流す構成が知られている（特許文献１参照）。しかしながら、この発振器の構成は発振周波数の拡大を目的とするものであって、二次側インダクタンスに流す電流も一時側インダクタンスの電流に対して同相あるいは逆相であり、また、Ｑ値を大きくする作用効果も有していないため、本発明のＱ値を大きくすることによる位相雑音特性の改善には適用することはできない。
【課題を解決するための手段】
【００２３】
本発明のＬＣ発振回路あるいは電圧制御ＬＣ発振回路は、上記した目的を達成して、ＬＳＩ化されたＬＣ発振回路の位相雑音特性を改善し、低電源電圧動作と高周波信号の発振を可能とするために、正帰還ループを構成するＬＣ発振回路の負荷を構成するインダクタンスに別のインダクタンスを結合して結合インダクタンス回路を形成し、この結合インダクタンス回路において、２次側コイルに流れる電流の位相を１次側コイルに流れる電流の位相に比して９０°進ませることによって、負荷を構成する第１のインダクタ素子のＱ値を上昇させ、発振回路の位相雑音を低減させる。
【００２４】
本発明のＬＣ発振回路は、トランジスタ素子の出力端子に、第１のインダクタ素子と容量素子とを並列接続した負荷を接続し、この負荷のトランジスタ素子の出力端子側に発生する電圧信号の一部を、極性を反転させてトランジスタ素子の入力端子に加え、この入力端子に加わる電圧信号が前記トランジスタ素子で更に極性が反転されて出力端子に現れる正帰還ループを構成するＬＣ発振回路において、負荷を構成する第１のインダクタ素子に第２のインダクタ素子を結合して形成される結合インダクタンス回路と、トランジスタ素子の出力端子の電圧波形と同相または逆相の電流波形を発生させる電流波形発生回路とを設ける。そして、この電流波形発生回路の出力電流を結合インダクタンス回路の第２のインダクタ素子に流すことにより、第２のインダクタ素子に流れる電流の位相を第１のインダクタ素子に流れる電流の位相に比して９０°進ませることで１次側コイルの抵抗分を零とし、これによって負荷を構成する第１のインダクタ素子のＱ値を上昇させ、発振回路の位相雑音を低減させる。
【００２５】
また、本発明は、ＬＣ発振回路の負荷を構成する容量素子を可変容量素子とし、この可変容量を外部の電圧信号によって可変として、発振周波数を可変とする電圧制御ＬＣ発振回路に適用することもできる。
【００２６】
この電圧制御ＬＣ発振回路は、トランジスタ素子の出力端子に、第１のインダクタ素子と可変容量素子とを並列接続した負荷を接続し、この負荷の前記トランジスタ素子の出力端子側に発生する電圧信号の一部を、極性を反転させて前記トランジスタ素子の入力端子に加え、この入力端子に加わる電圧信号が前記トランジスタ素子で更に極性が反転されて出力端子に現れる正帰還ループを構成する電圧制御ＬＣ発振回路において、負荷を構成する第１のインダクタ素子に第２のインダクタ素子を結合して形成される結合インダクタンス回路と、トランジスタ素子の出力端子の電圧波形と同相または逆相の電流波形を発生させる電流波形発生回路とを備えた構成とし、この負荷を構成する可変容量素子を外部電圧を印加することにより容量値を可変として発振周波数を可変とし、電流波形発生回路の出力電流を前記結合インダクタンス回路の第２のインダクタ素子に流すことにより、第２のインダクタ素子に流れる電流の位相を第１のインダクタ素子に流れる電流の位相に比して９０°進ませることで１次側コイルの抵抗分を零とし、これによって負荷を構成する第１のインダクタ素子のＱ値を上昇させ、発振回路の位相雑音を低減させる。
【００２７】
本発明のＬＣ発振回路および電圧制御ＬＣ発振回路において、結合インダクタンス回路の第１のインダクタ素子および第２のインダクタ素子は、変成器の１次コイルおよび２次コイルにより形成することができる。
【００２８】
また、本発明のＬＣ発振回路および電圧制御ＬＣ発振回路が備える電流波形発生回路の一形態は、入力端子の電圧の増加により出力端子の電流を増加する第２のトランジスタ素子を備えた構成とすることができ、ＬＣ発振回路のトランジスタ素子の出力端子の電圧波形と同相の電流波形を発生する。
【００２９】
電流波形発生回路の他の形態は、複数のトランジスタ素子により増幅度が可変とする差動増幅回路を備えた構成とすることができ、ＬＣ発振回路のトランジスタ素子の出力端子の電圧波形と同相あるいは逆相の電流波形を発生させる。
【００３０】
電流波形発生回路が発生する電流波形を、ＬＣ発振回路のトランジスタ素子の出力端子の電圧波形に対して同相とするか、あるいは逆相とするかは、ＬＣ発振回路側の回路特性に応じて、２次側コイルに流れる電流の位相が１次側コイルに流れる電流の位相に比して９０°進む位相関係を満足するように選択する。
【００３１】
従来のＬＣ発振回路あるいは電圧制御ＬＣ発振回路は、例えば図２に示す回路構成では、トランジスタ素子１０１の出力端子の電圧波形は−Ｖ1と表すことができる。この電圧波形−Ｖ1は、発振回路の負荷を構成する並列接続されたインダクタ素子Ｌ11の両端および可変容量素子ＣV2（あるいは固定容量素子）の両端に発生する信号電圧であるが、インダクタ素子Ｌ11に流れる電流ＩL1との関係は、
【数５】
2008042275.tif 000007
と表される。式（５）から、ＩL1の位相はＶ1の位相に比して９０°の遅れ（−９０°）があることになり、これよりＩL1に対するＶ1の位相は逆に９０°の進み（＋９０°）となる。
【００３２】
上記位相関係から、トランジスタ素子の出力端子の電圧波形（−Ｖ1）と逆相の電流波形を発生させる回路手段を用いることで、ＩL1の位相に対して９０°の進み（＋９０°）電流を発生させることができる。
【００３３】
そして、このＩL1の位相に対して９０°位相が進んだ（＋９０°）電流を、第２のインダクタ素子に流す。これによって、結合インダクタンス回路において、第２のインダクタ素子に流れる電流の位相は第１のインダクタ素子に流れる電流の位相に比して９０°進む位相関係となり、第１のインダクタ素子の抵抗分は零となる。これによって負荷を構成する第１のインダクタ素子のＱ値は上昇し、発振回路の位相雑音は低減する。
【００３４】
ここで、第１のインダクタ素子と第２のインダクタ素子を、変成器（トランス）のそれぞれ１次コイルと２次コイルとして構成した場合には、この変成器（トランス）の１次コイルに流れる電流の位相に対し２次コイルに流れる電流の位相が９０°進んでいる（＋９０°）状態を実現することができる。
【００３５】
以上の方法、構成によれば、図２に示す回路例のようなＬＣ発振回路あるいは電圧制御ＬＣ発振回路と、図３に示す回路例のような結合インダクタンス回路とを結合させた回路構成を実現することができる。
【００３６】
なお、上記トランジスタ素子の出力端子の電圧波形（−Ｖ1）と逆相の電流波形を発生させる回路手段は、図２の回路に対しては、複数のトランジスタ素子を用いた差動増幅回路により実現されるものである。ただし回路の構成方法により、上記トランジスタ素子の出力端子の電圧波形（−Ｖ1）と同相の電流波形を発生させる回路手段が必要になることもある。
【００３７】
また、可変容量素子は、外部より加える電圧によりその容量値が可変となる容量素子であり、この可変容量素子によりＬＳＩ化電圧制御ＬＣ発振回路が構成される。また、可変容量素子の代わりに固定容量素子を用いれば、ＬＳＩ化ＬＣ発振回路が構成される。
【発明の効果】
【００３８】
本発明によれば、位相雑音特性を改善した低電源電圧動作と高周波信号の発振が可能なＬＳＩ化ＬＣ発振回路またはＬＳＩ化電圧制御ＬＣ発振回路が構成できる。
【発明を実施するための最良の形態】
【００３９】
以下、本発明の実施の形態を実施例に基づき詳細に説明する。図１は、本発明実施例を示す回路構成図である。なお、以下では、電圧制御ＬＣ発振回路を例として説明する。
【００４０】
図１において、回路ブロック１００は、トランジスタ素子１０１（Ｍ1）および１０２（Ｍ2）、インダクタ素子３１１（Ｌ11）および３２１（Ｌ21）、可変容量素子１０３（ＣV1）および１０４（ＣV2）、電圧源１０７（Ｖbias）、固定容量１０６（Ｃp1）、定電流源１０５（Ｉo）、および電圧源１（Ｖcc）より構成されている。回路ブロック１００は、図２に示す構成と同一であり、低電源電圧動作と高周波信号の発振が可能なＬＳＩ化した電圧制御ＬＣ発振回路を実現するものである。
【００４１】
図２の構成と異なる構成点は、図１におけるインダクタ素子Ｌ11およびＬ21がそれぞれトランス３１０および３２０の１次側コイルとなっている構成にある。
【００４２】
ここで図１のＡ点の信号電圧をトランジスタ素子２０１（Ｍ3）のゲート端子に、Ｂ点の信号電圧をトランジスタ素子２０２（Ｍ4）のゲート端子に接続する。回路ブロック２００は、回路ブロック１００中のトランジスタ素子１０１および１０２と相補型であるトランジスタ素子２０１および２０２、固定容量素子２０４（Ｃp2）、可変電流源２０３（ＩV）よりなる差動構成の電圧−電流変換回路である。回路ブロック１００の出力端子であるＡ点、Ｂ点には互いに逆相の信号電圧が発生するので、Ａ点の信号電圧が大となった時にはＢ点の信号は小となる。
【００４３】
したがって、回路ブロック２００の出力端子であるトランジスタ素子２０１のドレイン端子、およびトランジスタ素子２０２のドレイン端子の各電流はそれぞれ小および大となる。
【００４４】
すなわち、Ａ点の信号電圧波形の位相に対し、回路ブロック２００の出力端子の一つであるトランジスタ素子２０１のドレイン端子に流れる電流の位相は１８０°異なる。同様に、Ｂ点の信号電圧波形の位相に対し、回路ブロック２００の出力端子の他の一つであるトランジスタ素子２０２のドレイン端子に流れる電流の位相は１８０°異なっている。
【００４５】
以上の様子をベクトル図で図４に示す。図４は横軸に実軸、縦軸に虚数軸をとり、各信号波形がどのような位相関係にあるかを示している。ただし各ベクトルの大きさについては任意であり、図１の各信号波形の値とは一致していない。
【００４６】
図１のトランス３１０の１次側コイルであるＬ11に図示の方向に流れる電流ｉ1を基準とし、実軸の正の方向に描くと、前述の式（５）の関係より、Ｌ11の両端に発生する信号電圧Ｖ１の位相は、図４に示すようにｉ1の位相に対してほぼ９０°進んだ（＋９０°）形となる。ただし、図４において、Ｖ1の位相が正確に９０°ではないのは、Ｌ11自身の直列抵抗の影響によるためである。
【００４７】
図１のＡ点の電圧波形は−Ｖ1であるため、その位相は反転して、ｉ1の位相に対しほぼ９０°遅れた（−９０°）形となる。一方、Ａ点の電圧波形−Ｖ1は図１のトランジスタ素子２０１のゲート端子に加わるので、出力端子であるトランジスタ素子２０１のドレイン端子の電流ｉ2の位相は、Ａ点の電圧波形−Ｖ1の位相を更に反転したものとなり、その結果図４に示すように、Ｖ1の位相と一致するようになる。
【００４８】
これは、ｉ2の位相がｉ1の位相に対しほぼ９０°進んだ（＋９０°）形となることを示している。
【００４９】
なお、図４には、図１のトランジスタ素子Ｍ1に流れる信号電流ｉM1の位相および可変容量素子１０３に流れる信号電流ＩCV1の位相も併せて示している。
【００５０】
図１において、トランス３１０の１次側コイルと２次側コイルの結合を図中に示す黒丸の方向にとるとき、図１中のＬ11、Ｌ12、ｉ1、ｉ2、およびコイルの結合の関係は、図３で示した関係と全く同一となる。
【００５１】
したがって、式（４）での議論から、図１中のＬ11の実数部はほぼＲ1−ωＡＭとなり、Ｒ1とωＡＭの値を一致させることができれば、実数部を更に零とすることができる。ωＡＭのうち、ωは発振角周波数であるので、ＬＣ発振回路の場合は、使用する発振周波数が決まっているので、これを変化させることはできない。また、電圧制御ＬＣ発振回路の場合は、発振周波数が外部の電圧（図１のＶbias）によって変化するが、通常この変化は小さいので、やはりωＡＭを大きく変化させるには無理がある。
【００５２】
なおωＡＭのうち、Ｍは図１のトランス３１０（または３２０）の１次側コイルと２次側コイルの結合度に関連するが、この結合度はＬＳＩ上に構成するトランスの構造によって決まるので、この値も変えられない。
【００５３】
また、ωＡＭのうち、比較的大きな変化が可能なのは１次側コイルと２次側コイルの電流の振幅比であるＡである。そこで、ここでは、この振幅比Ａを変化させるために、図１に示すように、回路ブロック２００中の電流源２０３（ＩV）を可変電流源とする。例えばＩVを増加させた場合、トランジスタ素子２０１および２０２の増幅度が増大するので、トランスの２次側コイルの電流値も増大し、Ａの値を大きくすることができる。反対に、ＩVを減少させた場合にはＡの値を小さくすることができる。
【００５４】
以上のように、本発明はωＡＭの値を調節する機能をも提供する。また、以上の説明は、図１のトランス３１０側を対象にしたが、図１の回路が完全な差動構成となっているため、トランス３２０側についても同様である。
【００５５】
ωＡＭの値をＲ1の値に等しくなるように設定した場合、式（４）におけるθの値は上述までの説明から＋９０°に近い値に設定されるので、式（４）からわかるように、図１のトランス３１０の１次コイルＬ11、およびトランス３２０の１次コイルＬ21の虚数部の値は変わらず、実数部は零に近くなる。
【００５６】
これにより、図１のトランス３１０の１次コイルＬ11、およびトランス３２０の１次コイルＬ21のＱ値は大となる。これにより、ＬＣ発振回路において、ＬＳＩ上に構成するインダクタ素子が大きな直列抵抗を持っているためＱ値を大きくすることができないという問題点を解消し、図１の発振回路の位相雑音を低減することができる。
【００５７】
以上のように、図１の構成とすることによって、発振回路の位相雑音を低減し、低電源電圧動作と高周波信号の発振が可能なＬＳＩ化ＬＣ発振回路またはＬＳＩ化電圧制御ＬＣ発振回路を提供することができる。
【００５８】
ただし、図１の回路構成は、従来構成として示した図２の回路構成と比べて、低電源電圧動作が劣るという問題がある。これは図１の回路構成が、回路ブロック２００を含むためである。
【００５９】
図１において、回路ブロック２００は図中のＡ点の電圧およびＢ点の電圧を電流源ＩV（２０３）、ＰＭＯＳトランジスタＭ3（２０１）およびＭ4（２０２）よりなる差動増幅回路によって電圧−電流変換する構成である。この差動増幅回路が正常に動作するためには、電流源ＩV（２０３）が動作するために必要な電圧、および、ＰＭＯＳトランジスタＭ3（２０１）およびＭ4（２０２）のゲート・ソース間電圧が適切に確保されていなければならない。電流源ＩVが動作するために必要な電圧、および、ＰＭＯＳトランジスタＭ3およびＭ4のゲート・ソース間電圧は、Ａ点の電圧あるいはＢ点の電圧と電源電圧Ｖcc間に直列に入る構成であるため、図１の回路構成は、図２の回路構成と比較して、追加した回路ブロック２００を動作させるために必要な分だけの電圧が余分に必要となる。
【００６０】
以下、図５〜図１０を用いて、本発明の他の実施例（実施例１〜実施例６）を説明する。
【００６１】
なお、図５は本発明の実施例の電圧制御ＬＣ発振器において低電源電圧動作に適する他の第１実施例を示し、図６は本発明の実施例の電圧制御ＬＣ発振器において、さらに低電源電圧動作に適する他の第２実施例を示し、図７は本発明の実施例の電圧制御ＬＣ発振器において、信号を帰還する増幅器のトランジスタ導電型と発振部を構成するトランジスタ導電型とを同一とした形の他の第３の実施例を示し、図８は本発明の実施例の電圧制御ＬＣ発振器において、トランジスタの導電型を入れ替えた形の他の第４の実施例を示し、図９は本発明の実施例の電圧制御ＬＣ発振器において、トランジスタの導電型を入れ替えた形の他の第５の実施例を示し、図１０は本発明の実施例の電圧制御ＬＣ発振器において、トランジスタの導電型を入れ替えた形の他の第６の実施例を示している。
【００６２】
図５に示す回路構成は、上記の問題を解消する回路の一構成例である。図５に示す回路構成では、差動構成のＰＭＯＳ増幅器に代えて、単体のＰＭＯＳトランジスタ２０１あるいは２０２によってＡ点あるいはＢ点の電圧信号を電流信号に変換し、トランス３１０あるいは３２０の２次側コイルに加える構成である。
【００６３】
図５に示す回路構成は、図１に示す回路構成と比較して、図１の可変電流源２０３が省かれているので、この電流源が正常に動作するのに必要な電圧分だけ、電源電圧Ｖccを下げることができる。ただし、図５に示す回路構成は、トランジスタ２０１および２０２に流れる電流の大きさを可変にすることができないため、トランス結合により１次側コイルのＱ値を増大せしめる効果が最大となるように、あらかじめ設定をしておく必要が生じる。
【００６４】
また、図５に示す回路構成において、例えばＡ点の電圧が高くなるとトランジスタ２０１がカットオフする可能性がある。この場合には、電流波形Ｉ2が歪むことが予想され、Ｑ値の増大も効率的には行なわれないこともありうる。
【００６５】
図６は本発明のＬＣ発振回路の別の回路構成例である。図６に示す回路構成は、図５に示す回路構成において、トランジスタ２０１および２０２をＰＭＯＳトランジスタからＮＭＯＳトランジスタに変更した例である。図５に示す回路構成との違いは、ＰＭＯＳトランジスタがＮＭＯＳトランジスタに変更されただけであるが、この場合はトランジスタＭ3およびＭ4を動作させるために、更に電圧が必要ではなく、低電圧動作が期待できる。
【００６６】
ただし、トランジスタＭ3あるいはＭ4がカットオフする可能性がある点は、図５に示す回路構成と変わらない。
【００６７】
図７は本発明のＬＣ発振回路のさらに別の回路構成例である。図７に示す回路構成は、トランジスタＭ3およびＭ4を差動構成にしてカットオフしにくくした回路構成である。可変電流源ＩVによって図中Ａ点およびＢ点の信号電圧範囲を調整することで、トランジスタＭ3およびＭ4のカットオフを抑制することができる。
【００６８】
また、可変電流源ＩVを変えることにより、トランジスタのｇｍ（伝達コンダクタンス）を変えることができるため、式（４）における電流振幅の比Ａを調整することができる。しかしながら、この場合には、可変電流源ＩVには正常に動作するだけの電圧が必要である。このためにはトランジスタＭ3およびＭ4のゲート電圧を上昇させる必要がある。この目的で電圧レベルシフト用トランジスタ１１０（Ｍ5）が使用される。
【００６９】
図８は本発明のＬＣ発振回路の他の回路構成例である。図８に示す回路構成は、図１に示す回路構成において、トランジスタの導電型を変更した構成例である。すなわち、図１のトランジスタＭ1およびＭ2をＰＭＯＳトランジスタに変更し、トランジスタＭ3およびＭ4をＮＭＯＳトランジスタに変更する。なお、動作原理や各部の動作は、図１に示す構成例と同様である。
【００７０】
図９は本発明のＬＣ発振回路の他の回路構成例である。図９に示す回路構成は、図５に示す回路構成において、トランジスタの導電型を変更した構成例である。すなわち、図５のトランジスタＭ1およびＭ2をＰＭＯＳトランジスタに変更し、トランジスタＭ3およびＭ4をＮＭＯＳトランジスタに変更する。なお、動作原理や各部の動作は、図５に示す構成例と同様である。
【００７１】
図１０は本発明のＬＣ発振回路の他の回路構成例である。図１０に示す回路構成は、図７に示す回路構成において、トランジスタの導電型を変更した構成例である。すなわち、図７のトランジスタＭ1、Ｍ2、Ｍ3、Ｍ4およびＭ5をＰＭＯＳトランジスタに変更する構成である。なお、動作原理や各部の動作は、図７に示す構成例と同様である。
【産業上の利用可能性】
【００７２】
本発明の回路は、高周波信号を扱う無線送受信機器などの、ＬＣ発振回路あるいは電圧制御ＬＣ発振回路を必要とする種々の構成に適用することができる。
【図面の簡単な説明】
【００７３】
【図１】本発明の電圧制御ＬＣ発振器の回路構成を示す図である。
【図２】従来例の電圧制御ＬＣ発振器の回路構成を示す図である。
【図３】本発明に適用するトランスの１次側コイルの直列抵抗の低減を説明するための図である。
【図４】本発明の実施例の電圧制御ＬＣ発振器において、各部の信号電圧や電流の関係を示す図である。
【図５】本発明の実施例の電圧制御ＬＣ発振器において、低電源電圧動作に適する他の第１実施例を示した図である。
【図６】本発明の実施例の電圧制御ＬＣ発振器において、さらに低電源電圧動作に適する他の第２実施例を示した図である。
【図７】本発明の実施例の電圧制御ＬＣ発振器において、信号を帰還する増幅器のトランジスタ導電型と発振部を構成するトランジスタ導電型とを同一とした形の他の第３の実施例を示した図である。
【図８】本発明の実施例の電圧制御ＬＣ発振器において、トランジスタの導電型を入れ替えた形の他の第４の実施例を示した図である。
【図９】本発明の実施例の電圧制御ＬＣ発振器において、トランジスタの導電型を入れ替えた形の他の第５の実施例を示した図である。
【図１０】本発明の実施例の電圧制御ＬＣ発振器において、トランジスタの導電型を入れ替えた形の他の第６の実施例を示した図である。
【符号の説明】
【００７４】
１                  電源（Ｖcc）端子
１００              発振部
１０１              発振部を構成する第１のトランジスタ（Ｍ1）
１０２              発振部を構成する第２のトランジスタ（Ｍ2）
１０３              可変容量素子（ＣV1）
１０４              可変容量素子（ＣV2）
１０５              定電流源（Ｉo）
１０６              バイパスコンデンサ（Ｃp1）
１１０              電圧シフト用トランジスタ（Ｍ5）
２００              電圧−電流変換用増幅器
２０１              第１の電圧−電流変換用トランジスタ（Ｍ3）
２０２              第２の電圧−電流変換用トランジスタ（Ｍ4）
２０３              可変電流源（ＩV）
２０４              バイパスコンデンサ（Ｃp2）
３１０              第１のトランス
３１１              第１のトランスの１次側コイル（Ｌ11）
３１２              第１のトランスの２次側コイル（Ｌ12）
３２０              第２のトランス
３２１              第２のトランスの１次側コイル（Ｌ21）
３２２              第２のトランスの２次側コイル（Ｌ22）
Ｖbias（１０７）    可変容量素子用、制御電圧源
ｉ1                 Ｌ11（３１１）を流れる電流
Ｖ1                Ｌ11（３１１）両端の電圧
ICV1             可変容量素子（ＣV1）の電流
IM1               Ｍ1（１０１）のドレイン電流
Ａ、Ｂ              回路中の内部端子
【図１】
2008042275.tif 000008
【図２】
2008042275.tif 000009
【図３】
2008042275.tif 000010
【図４】
2008042275.tif 000011
【図５】
2008042275.tif 000012
【図６】
2008042275.tif 000013
【図７】
2008042275.tif 000014
【図８】
2008042275.tif 000015
【図９】
2008042275.tif 000016
【図１０】
2008042275.tif 000017