(57)【要約】【課題】高性能で高信頼性の薄層トランジスタパネルを製造する新しい方法及び装置を提供する。【解決手段】シリコン基体（１０）を提供すること、シリコン基体の前面に透明絶縁体（１２）を形成すること、複数の薄膜トランジスタ構造（１４）及び対応する複数の透明電極（１８）を、透明絶縁体上に形成すること、シリコン基体の前面に透明基体（３０）を結合させること、シリコン基体を除去すること、及び透明絶縁体をエッチングして、透明電極を露出させることを少なくとも含む、薄膜トランジスタパネルの製造方法とする。【選択図】図１
2008042218.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基体を提供すること、
前記シリコン基体の前面に透明絶縁体を形成すること、
複数の薄膜トランジスタ構造及び対応する複数の透明電極を、前記透明絶縁体上に形成すること、
前記シリコン基体の前面に透明基体を結合させること、
前記シリコン基体を除去すること、及び
前記透明絶縁体をエッチングして、前記透明電極を露出させること、
を少なくとも含む、薄膜トランジスタパネルの製造方法。
【請求項２】
前記透明絶縁体がＳｉＯｘである、請求項１に記載の薄膜トランジスタパネルの製造方法。
【請求項３】
前記透明絶縁体がＳｉＮｘである、請求項１に記載の薄膜トランジスタパネルの製造方法。
【請求項４】
前記透明絶縁体の厚さが１μｍ未満である、請求項１に記載の薄膜トランジスタパネルの製造方法。
【請求項５】
前記透明電極の材料が酸化インジウムスズである、請求項１に記載の薄膜トランジスタパネルの製造方法。
【請求項６】
前記透明基体がガラス基体である、請求項１に記載の薄膜トランジスタパネルの製造方法。
【請求項７】
前記透明基体がポリマー基体である、請求項１に記載の薄膜トランジスタパネルの製造方法。
【請求項８】
前記シリコン基体を除去する方法が化学機械研磨を含む、請求項１に記載の薄膜トランジスタパネルの製造方法。
【請求項９】
前記シリコン基体を除去する方法がエッチングプロセスを含む、請求項１に記載の薄膜トランジスタパネルの製造方法。
【請求項１０】
前記透明絶縁体上に位置合わせマークを形成する工程を更に含む、請求項１に記載の薄膜トランジスタパネルの製造方法。
【請求項１１】
前記透明基体を前記シリコン基体の前面に結合する前に、前記薄膜トランジスタ構造上にブラックマトリクスを形成する工程を更に含む、請求項１に記載の薄膜トランジスタパネルの製造方法。
【請求項１２】
前記薄膜トランジスタ構造及び前記透明電極を形成する工程が、
前記透明絶縁体上に、トランジスタ薄膜及び透明電極を形成すること、
前記トランジスタ薄膜及び前記透明電極を覆うゲート絶縁体を形成すること、
前記トランジスタ薄膜の部分に対応する前記ゲート絶縁体上に、ゲート電極を形成すること、
前記ゲート電極及び前記ゲート絶縁体の上に中間層を形成すること、
前記ゲート絶縁体上に金属接触層を形成すること、及び
前記金属接触層上に不動態層を形成すること、
を含む、請求項１に記載の薄膜トランジスタパネルの製造方法。
【請求項１３】
前記トランジスタ薄膜の材料が、多結晶シリコン（ｐ−Ｓｉ）、多結晶ゲルマニウム（ｐ−Ｇｅ）、多結晶シリコンゲルマニウム（ｐ−ＳｉＧｅ）、結晶性シリコン（ｃ−Ｓｉ）、結晶性ゲルマニウム（ｃ−Ｇｅ）、結晶性シリコンゲルマニウム（ｃ−ＳｉＧｅ）の群のいずれか１つである、請求項１２に記載の薄膜トランジスタパネルの製造方法。
【請求項１４】
前記不動態層上に、カラーフィルターを形成する工程を更に含む、請求項１２に記載の薄膜トランジスタパネルの製造方法。
【請求項１５】
シリコン基体を提供すること、
前記シリコン基体の前面に透明絶縁体を形成すること、
複数の薄膜トランジスタ構造を、前記透明絶縁体上に形成すること、
前記シリコン基体の前面に透明基体を結合させること、
前記シリコン基体を除去すること、及び
前記透明絶縁体の底部表面に、前記薄膜トランジスタ構造に対応する複数の透明電極を形成すること、
を少なくとも含む、薄膜トランジスタパネルの製造方法。
【請求項１６】
前記透明絶縁体がＳｉＯｘである、請求項１５に記載の薄膜トランジスタパネルの製造方法。
【請求項１７】
前記透明絶縁体がＳｉＮｘである、請求項１５に記載の薄膜トランジスタパネルの製造方法。
【請求項１８】
前記透明絶縁体の厚さが１μｍ未満である、請求項１５に記載の薄膜トランジスタパネルの製造方法。
【請求項１９】
前記透明電極の材料が酸化インジウムスズである、請求項１５に記載の薄膜トランジスタパネルの製造方法。
【請求項２０】
前記透明基体がガラス基体である、請求項１５に記載の薄膜トランジスタパネルの製造方法。
【請求項２１】
前記透明基体がポリマー基体である、請求項１５に記載の薄膜トランジスタパネルの製造方法。
【請求項２２】
前記シリコン基体を除去する方法が化学機械研磨を含む、請求項１５に記載の薄膜トランジスタパネルの製造方法。
【請求項２３】
前記シリコン基体を除去する方法がエッチングプロセスを含む、請求項１５に記載の薄膜トランジスタパネルの製造方法。
【請求項２４】
前記透明絶縁体上に位置合わせマークを形成する工程を更に含む、請求項１５に記載の薄膜トランジスタパネルの製造方法。
【請求項２５】
前記透明基体を前記シリコン基体の前面に結合する前に、前記薄膜トランジスタ構造上にブラックマトリクスを形成する工程を更に含む、請求項１５に記載の薄膜トランジスタパネルの製造方法。
【請求項２６】
前記薄膜トランジスタを形成する工程が、
前記透明絶縁体の前面に、トランジスタ薄膜を形成すること、
前記トランジスタ薄膜及び前記透明電極を覆うゲート絶縁体を形成すること、
前記トランジスタ薄膜の部分に対応する前記ゲート絶縁体上に、ゲート電極を形成すること、
前記ゲート電極及び前記ゲート絶縁体の上に中間層を形成すること、
前記ゲート絶縁体上に金属接触層を形成すること、及び
前記金属接触層上に不動態層を形成すること、
を含む、請求項１５に記載の薄膜トランジスタパネルの製造方法。
【請求項２７】
前記トランジスタ薄膜の材料が、多結晶シリコン（ｐ−Ｓｉ）、多結晶ゲルマニウム（ｐ−Ｇｅ）、多結晶シリコンゲルマニウム（ｐ−ＳｉＧｅ）、結晶性シリコン（ｃ−Ｓｉ）、結晶性ゲルマニウム（ｃ−Ｇｅ）、結晶性シリコンゲルマニウム（ｃ−ＳｉＧｅ）の群のいずれか１つである、請求項２６に記載の薄膜トランジスタパネルの製造方法。
【請求項２８】
前記透明電極を形成する前に、前記透明絶縁体の底部表面にカラーフィルターを形成する工程を更に含む、請求項１５に記載の薄膜トランジスタパネルの製造方法。
【請求項２９】
シリコン基体を提供すること、
前記シリコン基体の背面に透明基体を結合すること、
前記シリコン基体の厚さを減少させて、結晶性シリコン薄膜の層を形成すること、
複数の薄膜トランジスタ構造を、前記結晶性シリコン薄膜上に形成すること、
前記薄膜トランジスタ構造層及び前記結晶性シリコン薄膜をエッチングして、適当なピクセルバイアを形成すること、
前記薄膜トランジスタ構造及び前記ピクセルバイア上に平坦化層を形成すること、及び
前記平坦化層上に、前記薄膜トランジスタ構造に対応する複数の透明電極を形成すること、
を少なくとも含む、薄膜トランジスタパネルの製造方法。
【請求項３０】
前記透明絶縁体の厚さが１μｍ未満である、請求項２９に記載の薄膜トランジスタパネルの製造方法。
【請求項３１】
前記透明電極の材料が酸化インジウムスズである、請求項２９に記載の薄膜トランジスタパネルの製造方法。
【請求項３２】
前記透明基体がガラス基体である、請求項２９に記載の薄膜トランジスタパネルの製造方法。
【請求項３３】
前記透明基体がポリマー基体である、請求項２９に記載の薄膜トランジスタパネルの製造方法。
【請求項３４】
前記シリコン基体を除去する方法が化学機械研磨を含む、請求項２９に記載の薄膜トランジスタパネルの製造方法。
【請求項３５】
前記シリコン基体を除去する方法がエッチングプロセスを含む、請求項２９に記載の薄膜トランジスタパネルの製造方法。
【請求項３６】
前記薄膜トランジスタ構造を形成する工程が、
前記結晶性シリコン薄膜にソース領域及びドレイン領域を形成すること、
前記トランジスタ薄膜及び前記透明電極を覆うゲート絶縁体を形成すること、
前記ゲート絶縁体上に、ゲート電極を形成すること、
前記ゲート電極及び前記ゲート絶縁体の上に中間層を形成すること、及び
前記ゲート絶縁体上に金属接触層を形成すること、
を含む、請求項２９に記載の薄膜トランジスタパネルの製造方法。
【請求項３７】
前記平坦化層がカラーフィルターでもある、請求項２９に記載の薄膜トランジスタパネルの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶ディスプレイパネルの製造方法、特に薄膜トランジスタ（ＴＦＴ）パネルの製造方法に関する。
【背景技術】
【０００２】
ＴＦＴ液晶ディスプレイパネルは、非常に一般的な平面ディスプレイパネルであり、体積が小さく、解像度が大きく且つ消費電力が少ないという利点を有する。これは、ＴＶ、コンピューター、携帯電話、パーソナルデジタルアシスタント（ＰＤＡ）、液晶プロジェクター及び情報機器（ＩＡ）のような様々な電子機器の情報ディスプレイデバイスで使用されている。薄層液晶ディスプレイパネル（ＴＦＴ−ＬＣＤ）は、間隔を開けて配置された２つの並行ガラスパネルを有する。液晶材料を、これらの間隔を開けて配置された２つの並行ガラスパネル間に充填する。薄層トランジスタのアクティブマトリックス駆動回路は通常、間隔を開けて配置された２つの並行ガラスパネルの一方に作られている。液晶ディスプレイパネルの１つの特定のピクセルに対応するそれぞれの薄層トランジスタを使用して、ピクセルのオン／オフを行っている。薄層トランジスタ駆動回路を有するガラスパネルは、薄層トランジスタパネルと呼ばれることがある。薄層材料の構造的な差によって、薄層トランジスタパネルはアモルファスシリコン（ａ−Ｓｉ）薄層トランジスタパネル又はポリシリコン（ｐ−Ｓｉ）薄層トランジスタパネルに分類することができる。アモルファスシリコンではその欠陥によって、電子の平均自由行程は影響を受け、電子の移動度が低下している。ポリシリコンでの電子移動度は、アモルファスシリコンでの電子移動度の１００倍の大きさである。従ってディスプレイの駆動回路でのポリシリコン薄膜トランジスタの使用が、薄層トランジスタディスプレイ産業で望まれている。図１１は、ポリシリコン薄膜トランジスタの断面図である。多結晶薄層トランジスタの製造方法は、ポリシリコンの層２を形成することを含む。多結晶シリコン層は、２つの多量にドーピングされたｎ＋領域３，４を有する。これらはそれぞれソース５及びドレイン６である。１つの絶縁体７が、ガラス基体１及びポリシリコン層２の上に形成されている。しかしながら、２つの多量にドーピングされたｎ＋領域３，４は、ソース５及びドレイン６を接続する接触バイアをつくるために露出されている。ゲート８は、多量にドーピングされたｎ＋領域３，４の間で、多結晶シリコン層２の上に作られている。ゲート酸化物層９は、ゲート８と多結晶シリコン層２との間に作られている。通常、大きい電子移動度を提供する多結晶相をガラス基体上に形成するためには、高温のプロセスを使用することができない。これは、ガラス基体１の許容温度が、処理温度よりも低いことによる。多結晶シリコン層２を形成するためには、レーザーアニール処理が使用されることが多い。レーザーアニール処理は、化学気相堆積によってガラス基体上にアモルファスシリコンの層を形成することを含む。その後、エキシマレーザーアニール処理（ＥＬＡ）によって、アモルファスシリコン層を再結晶化させて多結晶シリコン層を形成する。しかしながらエキシマレーザーアニール処理はあまり安定なプロセスではない。また、アモルファスガラス基体上に高品質の結晶性薄膜を形成することは非常に困難である。従って、レーザーアニール処理によって作られる多結晶シリコン層は、あまり均一ではない。その表面は非常に粗く、ゲート酸化物の漏電をもたらす。これが起こると、トランジスタが損傷し、薄膜トランジスタパネルの信頼性が好ましくない影響を受ける。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従って、上述の問題がない高性能で高信頼性の薄層トランジスタパネルを製造する新しい方法が必要である。
【０００４】
本発明の目的は、従来のレーザーアニール処理の低安定性及び得られる多結晶シリコン薄膜の低品質を克服する薄膜トランジスタパネルの新しい製造方法を提供することである。
【課題を解決するための手段】
【０００５】
上述の目的に関して、薄膜トランジスタパネルを製造する本発明の方法は、シリコン基体上に透明絶縁体を形成する。薄膜トランジスタ構造及び透明電極を、この透明絶縁体上に形成する。高均一性及び高電子移動度の薄膜トランジスタを得るために、高温のプロセスを使用することができる。薄膜トランジスタは例えば、高品質多結晶シリコン薄膜である。その後で、透明基体を、シリコン基体の表面に結合させる。シリコン基体の背面はその後、化学機械的研磨によって研磨又はエッチングして、シリコン基体を除去する。透明薄膜トランジスタは、この方法によって製造する。この方法は、シリコン基体を提供すること、シリコン基体の前面に透明絶縁体の層を形成すること、複数の薄膜トランジスタ構造及び対応する複数の透明電極を、透明絶縁体上に形成すること、シリコン基体の前面に透明基体を結合させること、シリコン基体を除去すること、及び透明絶縁体をエッチングすることによって透明電極を露出させることを含む。
【０００６】
必要であれば本発明では、カラーフィルターを製造プロセスで加えることができる。例えばカラーフィルターは、薄膜トランジスタ構造層上に形成することができる。位置合わせマークを透明絶縁体上に作って、シリコン基体を除去した後で、透明絶縁体面から露出させるようにすることもできる（位置合わせマークは、底部表面側から見ることができる）。従って、透明絶縁体側に続くフォトリソグラフ処理を行うときにこれは役立つことがある。
【０００７】
また、本発明で透明基体を結合する前に、ブラックマトリクスを、薄膜トランジスタ構造層上に形成することができる。ブラックマトリクスは、薄膜トランジスタパネル上のピクセルの透明領域を画定し、薄膜トランジスタパネルの光の漏れを最も起こしやすい部分をマスクする。ブラックマトリクスは、透明電極を露出させるために透明絶縁体をエッチングする工程のフォトマスクであってもよい。この場合には、背面露光プロセス（薄膜トランジスタパネルの透明基体側からの露光）を使用する。透明絶縁体の底面のポジ型フォトレジストは、更なるフォトマスクなしで露出させる。続くフォトリソグラフプロセスを行って、透明絶縁体上に適当な接触バイアを形成することができる。接触バイアは、薄膜トランジスタパネルの透明絶縁体面から透明電極を露出させることを可能にする。従って、従来の複雑なプロセスが単純化され、生産性が向上する。
【０００８】
本発明では、透明電極を、透明絶縁体の底部表面に形成することもできる。この方法は、シリコン基体を提供すること、シリコン基体上に透明絶縁体を形成すること、複数の薄膜トランジスタを、透明絶縁体の表面に形成すること、シリコン基体の前面に透明基体を結合させること、シリコン基体を除去すること、及び透明絶縁体の底部表面に、薄膜トランジスタ構造に対応する複数の透明電極を形成することを含む。
【０００９】
本発明の方法では、透明絶縁体の底部表面にカラーフィルターを形成することができる。必要であればブラックマトリクスを、薄膜トランジスタ構造上に形成することもできる。
【００１０】
本発明の目的によれば、薄膜トランジスタパネルを製造する他の方法は、透明基体をシリコン基体の背面に結合し、そしてシリコン基体の厚さを減少させて、結晶性シリコン薄膜の層を形成する。必要とされる薄膜トランジスタ構造層及び透明電極を、この結晶性シリコン薄膜上に形成する。この方法は、シリコン基体を提供すること、シリコン基体の背面に透明基体を結合させること、シリコン基体の厚さを減少させて、結晶性シリコン薄膜の層を形成すること、複数の薄膜トランジスタ構造を結晶性シリコン薄膜上に形成すること、薄膜トランジスタ構造層及び結晶性シリコン薄膜をエッチングして、適当なピクセルバイアを形成すること、薄膜トランジスタ構造及びピクセルバイア上に平坦化層（ｐｌａｎａｒｉｚａｔｉｏｎ  ｌａｙｅｒ）を形成すること、平坦化層上に、薄膜トランジスタ構造に対応する複数の透明電極を形成することを含む。
【００１１】
シリコン基体の厚さを減少させる方法は、ウェハーの研磨又はエッチングプロセスでよい。平坦化層は、カラーフィルター材料によって形成することができる。この場合、平坦化層はカラーフィルターとしての機能も提供する。
【００１２】
薄膜トランジスタを製造する本発明の方法は、ガラス基体上に薄膜トランジスタを製造することに関する従来の問題を解決し、且つ高い安定性、大きいアスペクト比及び高い生産性のような利点を提供する。
【００１３】
本発明の用途の更なる範囲は、以下の詳細な説明から明らかである。但し、本発明の範囲及び本質内で様々な変更及び改変が、本発明の好ましい態様を示しているこれらの詳細な説明及び特定の態様から当業者に明らかであるので、本発明のこれらの詳細な説明及び特定の態様は、単に説明のためのものである。
【００１４】
本発明は以下の詳細な説明から比較的十分に理解することができるが、以下の詳細な説明及び図面は単なる例示であり、本発明を限定するものではない。
【発明を実施するための最良の形態】
【００１５】
本発明の第１の態様を図１〜図３の１Ａ〜１Ｉで説明する。これは、薄膜トランジスタパネルを製造する方法の横断面図を示している。本発明は、シリコン基体上の１つの薄膜トランジスタ構造及び１つの透明電極によって説明されていることに注意すべきである。当業者は、同じ製造方法によって、複数の薄膜トランジスタ構造と複数の透明電極をシリコン基体上に形成できることを理解できる。
【００１６】
図１の１Ａで示しているように、透明絶縁体１２は、シリコン基体１０の前面に形成する。透明絶縁体１２は、緩衝層として使用する厚膜であってよい。透明絶縁体１２の望ましい厚さは１μｍ未満である。透明絶縁体１２の材料はＳｉＯｘ、ＳｉＮｘ又は他の適当な透明絶縁性材料でよい。続いて、パターンを付けたトランジスタ薄膜１４を、透明絶縁体１２上に形成する。このトランジスタ薄膜１４は、薄膜トランジスタの導電性チャネルとして使用する。トランジスタ薄膜１４の材料は、多結晶シリコン（ｐ−Ｓｉ）、多結晶ゲルマニウム（ｐ−Ｇｅ）、多結晶シリコンゲルマニウム（ｐ−ＳｉＧｅ）、結晶性シリコン（ｃ−Ｓｉ）、結晶性ゲルマニウム（ｃ−Ｇｅ）、結晶性シリコンゲルマニウム（ｃ−ＳｉＧｅ）又は他の適当な半導体材料でよい。本発明の方法ではシリコン基体上に薄膜トランジスタを形成し、それによって高温プロセスを使用して、高度に均質で且つ電子移動度が大きいトランジスタ薄膜１４を得ることができる。トランジスタ薄膜１４にドーピングプロセスを行って、適当なソース領域及びドレイン領域を形成する。ドーピングプロセスは当業者に既知であり、従ってここでは詳細に説明はしない。
【００１７】
図１の１Ｂで示されているように、トランジスタ薄膜１４上にゲート絶縁体１６を形成する。スパッタリングプロセスによって、ゲート絶縁体１６上に透明電極１８及びゲート電極２０を形成する。透明電極１８は、インジウムスズ酸化物（ＩＴＯ）透明電極でよい。ゲート電極２０は、金属又は多結晶ゲートでよい。透明電極１８は、ゲート電極２０の前に形成することができ、又はゲート電極２０を透明電極１８の前に形成することができる。
【００１８】
図１の１Ｃで示されるように、中間層２２は、透明電極１８、ゲート電極２０及びゲート絶縁体１６の上に形成する。図２の１Ｄで示されているように、フォトリソグラフ及びエッチングプロセスを行って、透明電極１８及びトランジスタ薄膜１４を露出させる接触バイアを形成することができる。中間層２２に、透明電極１８とトランジスタ薄膜１４との接触、及びトランジスタ薄膜１４と他の外部デバイスとの接触のための適当な金属接触層２４を形成する。ここで薄膜トランジスタ構造及びその対応する透明電極が、シリコン基体１０上に作られる。
【００１９】
図２の１Ｅで示されるように、金属接触層２４上に不動態層２６を形成する。この不動態層２６は、酸化ケイ素又は窒化ケイ素でよい。カラーディスプレイパネルで使用されるカラーフィルターを、本発明で使用することができる。図２の１Ｆで示すように、カラーフィルター層２８を、透明電極１８に対応する不動態層２６の一部上で形成する。本発明の製造プロセスは、カラーフィルター層２８なしで行うこともできる。
【００２０】
図３の１Ｇで示されるように、透明基体３０をシリコン基体の前面（トランジスタを有する面）に結合させる。透明基体３０はガラス基体、ポリマー基体、又は他の適当な透明材料でよい。
【００２１】
図３の１Ｈで示されるように、不透明シリコン基体１０をこのシリコン基体１０の背面側から除去して、透明絶縁体１２の底面が露出されるようにする。
【００２２】
図３の１Ｉで示されるように、透明絶縁体１２及びゲート絶縁体１６をエッチングによって除去して、透明電極１８の接触バイアを露出させる。上述のこれらの方法の後で、本発明の第１の態様は完了している。不透明シリコン基体が除去されているので、薄膜トランジスタパネルを光が通過することができる。
【００２３】
薄膜トランジスタパネルを製造する本発明の態様では、図１の１Ｂで示すようにゲート電極２０を形成するときに、位置合わせマークをシリコン基体上に形成することができる（ゲート絶縁体１６上に）。図４に上面図を示す。ここで、位置合わせマーク３２は、薄膜トランジスタパネルの透明絶縁体１２側から見えるようにすることができる。薄膜トランジスタパネルの透明絶縁体１２側で、フォトリソグラフプロセスを容易に行うことができる。
【００２４】
本発明では、カラーフィルター２８なしでこれらのプロセスを行うこともできる。図５に示すように、透明基体３０を結合する前に、不動態層２６上にブラックマトリクス３４を形成する。このブラックマトリクスを使用して、薄膜トランジスタ上で、光が透過できるピクセルの範囲を画定し、薄膜トランジスタパネルの光が漏れることがある部分をマスクすることができる。このブラックマトリクス３４は、透明電極を露光するためのエッチングプロセスのフォトマスクであってもよい。この場合、背面露光プロセスを使用する（光３８を、薄膜トランジスタパネルの透明基体面１０２から照射する）。透明絶縁体１２の底部表面のポジ型フォトレジスト４０を、追加のフォトマスクなしで露光させる。その後のフォトリソグラフプロセスを行って、透明絶縁体１２の透明電極１８に対応する部分に適当な接触バイアを形成することができる。接触バイアは、薄膜トランジスタパネルの透明絶縁体側１０１を露出させることを可能にする。従って従来の複雑なプロセスが単純化され、生産性が向上する。
【００２５】
更に本発明の薄膜トランジスタパネル製造方法では、透明電極層及びカラーフィルターを、薄膜トランジスタパネルの透明電極側に形成することができる。ブラックマトリクスを、製造プロセスで使用することができる。図６の４Ａ〜図８の４Ｊを参照する。ここでは、本発明の他の態様の断面図が示されている。
【００２６】
図６の４Ａで示されているように、透明絶縁体１２をシリコン基体１０上に形成する。透明絶縁体１２は、緩衝層として使用される厚いフィルムであってもよい。透明絶縁体１２の材料は、ＳｉＯｘ、ＳｉＮｘ又は他の適当な透明絶縁性材料でよい。続いて、パターンを付けたトランジスタ薄膜１４を、透明絶縁体１２上に形成する。このトランジスタ薄膜１４は、薄膜トランジスタの導電性チャネルとして使用する。トランジスタ薄膜１４の材料は、多結晶シリコン（ｐ−Ｓｉ）、多結晶ゲルマニウム（ｐ−Ｇｅ）、多結晶シリコンゲルマニウム（ｐ−ＳｉＧｅ）、結晶性シリコン（ｃ−Ｓｉ）、結晶性ゲルマニウム（ｃ−Ｇｅ）、結晶性シリコンゲルマニウム（ｃ−ＳｉＧｅ）又は他の適当な半導体材料でよい。
【００２７】
図６の４Ｂで示されているように、トランジスタ薄膜１４上にゲート絶縁体１６を形成する。スパッタリングプロセスによって、ゲート絶縁体１６上にゲート電極２０を形成する。
【００２８】
図６の４Ｃで示されるように、中間層２２を、透明電極１８、ゲート電極２０及びゲート絶縁体１６の上に形成する。図７の４Ｄで示されているように、フォトリソグラフ及びエッチングプロセスを行って、トランジスタ薄膜１４に対応する接触バイアを形成することができる。中間層２２に、ソース及びドレイン領域から外部デバイスへの導電のための適当な金属接触層２４を形成する。この時点で、薄膜トランジスタ構造が、シリコン基体１０上に作られている。
【００２９】
図７の４Ｅで示されるように、金属接触層２４上に不動態層２６を形成する。この不動態層２６は、酸化ケイ素又は窒化ケイ素でよい。パターンを付けられたブラックマトリクス３４を、不動態層２６上に形成する。
【００３０】
図７の４Ｆで示すように、透明基体３０を、シリコン基体１０の前面（トランジスタ側）に結合させる。透明基体３０はガラス基体、ポリマー基体、又は他の適当な透明材料でよい。
【００３１】
図８の４Ｇで示されるように、シリコン基体の背面（トランジスタがない側）を化学機械研磨で研磨又はエッチングして、不透明シリコン基体を除去する。
【００３２】
図８の４Ｈで示されるように、薄膜トランジスタパネルの透明絶縁体側１０１で、透明絶縁体１２の底面に適当なカラーフィルター層２８を形成する。透明絶縁体側１０１に、金属接触層２４の接触バイア３６を形成する。
【００３３】
図８の４Ｊで示されるように、透明電極１８をカラーフィルター２８上に形成する。透明電極１８は、接触バイア３６によって金属接触層２４と接触させて、トランジスタ薄膜１４と電気的に導通するようにする。透明電極１８は、酸化インジウムスズ（ＩＴＯ）透明電極でよい。製造プロセスは、カラーフィルター２８なしで、透明絶縁体１２の底面に透明電極１８を形成することによって行うこともできる。
【００３４】
本発明の他の態様では、透明基体（例えばガラス基体）を、シリコン基体の背面に結合させる。所定の厚さのシリコン基体をエッチングによって除去して、厚さが約１μｍに減少した結晶性シリコン薄膜を形成する。その後、このシリコン薄膜上に薄膜トランジスタ及び透明電極を形成する。このプロセスは、図９の５Ａ〜図１０の５Ｇで示している。
【００３５】
図９の５Ａで示されているように、透明基体３０をシリコン基体１０の背面に結合させる。透明基体３０は、ガラス基体、ポリマー基体又は他の適当な透明基体でよい。また、透明基体に結合させる前に、シリコン基体１０の背面に厚膜を形成して、緩衝層として機能させることができる。この緩衝層はなくてもよい。
【００３６】
その後、図９の５Ｂで示されているように、化学機械研磨プロセス又はエッチングプロセスを使用して、不透明シリコン基体１０の厚さを減少させて、結晶性シリコン薄膜４２を得ることができる。厚さを減少させるプロセスを使用して、結晶性薄膜の厚さを制御することができる。結晶性シリコン薄膜４２の厚さが、約１μｍに限定されると続くプロセスに有益であるが、結晶性シリコン薄膜４２の厚さはそのように限定されない。
【００３７】
図９の５Ｃで示されているように、結晶性シリコン薄膜４０上に薄膜トランジスタ構造層を形成する。初めに、適当なソース領域４３及びドレイン領域４４（重度にｎ＋又はｐ＋ドーピングされた領域）のために、結晶性シリコン薄膜４２上にゲート絶縁体１６を形成する。ゲート絶縁体１６上に適当なゲート電極２０を形成する。
【００３８】
図９の５Ｃで示されるように、中間層２２を、ゲート電極２０及びゲート絶縁体１６の上に形成する。フォトリソグラフ及びエッチングプロセスを行って、ソース領域４３及びドレイン領域４４を露出させる接触バイアを得ることができる。ソース領域４３及びドレイン領域４４から外部デバイスへの導電のために、中間層２２上に適当な金属接触層２４を形成する。この時点で、結晶性シリコン薄膜４２上に、薄膜トランジスタ構造が形成されている。
【００３９】
図１０の５Ｅで示されているように、中間層２２、ゲート絶縁体１６及び結晶性シリコン薄膜４２をエッチングして、適当な接触バイア４６を得る。
【００４０】
図１０の５Ｆで示されているように、平坦化層４８を形成して、薄膜トランジスタ構造及び接触バイア４６を覆う。平坦化層４８を使用して、薄膜トランジスタパネルの表面を平坦にし、且つ製造された薄膜トランジスタパネルの信頼性を向上させる。更に、カラーフィルター材料を平坦化層４８として使用する場合、平坦化層４８はカラーフィルターであってよい。
【００４１】
図１０の５Ｇで示されているように、平坦化層４８をエッチングして、金属接触層２４を露出させるための接触バイアを得る。平坦化層４８に、ピクセルバイア４６に対応する透明電極１８を作る。透明電極１８は、金属接触層の接触バイアによって、金属接触層２４に接触させる。この時点で、薄膜トランジスタパネルを製造する本発明のこの態様は完了する。
【００４２】
本発明をここまでで説明してきたが、本発明は様々な態様で実施できることが明らかである。そのような態様は、本発明の範囲及び本質に包含されるものであり、また当業者に明らかなそのような全ての変形は、本発明の範囲に包含されることを意図する。
【図面の簡単な説明】
【００４３】
【図１】図１の１Ａ〜１Ｃは、薄膜トランジスタパネルを製造するための本発明の第１の態様の方法の横断面図を示している。
【図２】図２の１Ｄ〜１Ｆは、薄膜トランジスタパネルを製造するための本発明の第１の態様の方法の横断面図を示している。
【図３】図３の１Ｇ〜１Ｉは、薄膜トランジスタパネルを製造するための本発明の第１の態様の方法の横断面図を示している。
【図４】図４は、表面上に作られた位置合わせマークを有する本発明のシリコン基体の上面図を示している。
【図５】図５は、フォトマスクとしてブラックマトリクスを使用できることを示している。透明絶縁体の底部表面上のフォトレジスト層を背面露出させ、それによって透明絶縁体の接触バイアの範囲を画定する。
【図６】図６の４Ａ〜４Ｃは、薄膜トランジスタパネルを製造するための本発明の第２の態様の方法の横断面図を示している。
【図７】図７の４Ｄ〜４Ｆは、薄膜トランジスタパネルを製造するための本発明の第２の態様の方法の横断面図を示している。
【図８】図８の４Ｇ〜４Ｊは、薄膜トランジスタパネルを製造するための本発明の第２の態様の方法の横断面図を示している。
【図９】図９の５Ａ〜５Ｄは、薄膜トランジスタパネルを製造するための本発明の第３の態様の方法の横断面図を示している。
【図１０】図１０の５Ｅ〜５Ｇは、薄膜トランジスタパネルを製造するための本発明の第３の態様の方法の横断面図を示している。
【図１１】図１１は、ガラス基体上の従来の薄膜トランジスタを示している。
【符号の説明】
【００４４】
１０    シリコン基体
１２    透明絶縁体
１４    トランジスタ薄膜
１６    ゲート絶縁体
１８    透明電極
２０    ゲート電極
２２    中間層
２４    金属接触層
２６    不動態層
２８    カラーフィルター層
３０    透明基体
３２    位置合わせマーク
３４    ブラックマトリクス
３６    接触バイア
３８    光
４０    ポジ型フォトレジスト
４２    結晶性シリコン薄膜
４３    ソース領域
４４    ドレイン領域
４６    バイア
４８    平坦化層
１０１    薄膜トランジスタパネルの透明絶縁体側
【図１】
2008042218.tif 000003
【図２】
2008042218.tif 000004
【図３】
2008042218.tif 000005
【図４】
2008042218.tif 000006
【図５】
2008042218.tif 000007
【図６】
2008042218.tif 000008
【図７】
2008042218.tif 000009
【図８】
2008042218.tif 000010
【図９】
2008042218.tif 000011
【図１０】
2008042218.tif 000012
【図１１】
2008042218.tif 000013
【手続補正書】
【提出日】平成19年10月4日(2007.10.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
シリコン基体を提供すること、
前記シリコン基体の背面に透明基体を結合すること、
前記シリコン基体の厚さを減少させて、結晶性シリコン薄膜の層を形成すること、
複数の薄膜トランジスタ構造を、前記結晶性シリコン薄膜上に形成すること、
前記薄膜トランジスタ構造層及び前記結晶性シリコン薄膜をエッチングして、ピクセルバイアを形成すること、
前記薄膜トランジスタ構造及び前記ピクセルバイア上に平坦化層を形成すること、及び
前記平坦化層上に、前記薄膜トランジスタ構造に対応する複数の透明電極を形成すること、
を少なくとも含む、薄膜トランジスタパネルの製造方法。
【請求項２】
前記透明絶縁体の厚さが１μｍ未満である、請求項１に記載の薄膜トランジスタパネルの製造方法。
【請求項３】
前記透明電極の材料が酸化インジウムスズである、請求項１又は２に記載の薄膜トランジスタパネルの製造方法。
【請求項４】
前記透明基体がガラス基体である、請求項１〜３のいずれかに記載の薄膜トランジスタパネルの製造方法。
【請求項５】
前記透明基体がポリマー基体である、請求項１〜４のいずれかに記載の薄膜トランジスタパネルの製造方法。
【請求項６】
前記シリコン基体の厚さを減少させる方法が化学機械研磨を含む、請求項１〜５のいずれかに記載の薄膜トランジスタパネルの製造方法。
【請求項７】
前記シリコン基体の厚さを減少させる方法がエッチングプロセスを含む、請求項１〜６のいずれかに記載の薄膜トランジスタパネルの製造方法。
【請求項８】
前記薄膜トランジスタ構造を形成する工程が、
前記結晶性シリコン薄膜上にソース領域及びドレイン領域を形成すること、
前記トランジスタ薄膜及び前記透明電極を覆うゲート絶縁体を形成すること、
前記ゲート絶縁体上に、ゲート電極を形成すること、
前記ゲート電極及び前記ゲート絶縁体上に中間層を形成すること、及び
前記ゲート絶縁体上に金属接触層を形成すること、
を含む、請求項１〜７のいずれかに記載の薄膜トランジスタパネルの製造方法。
【請求項９】
前記平坦化層がカラーフィルターである、請求項１〜８のいずれかに記載の薄膜トランジスタパネルの製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正の内容】
【００４２】
本発明をここまでで説明してきたが、本発明は様々な態様で実施できることが明らかである。そのような態様は、本発明の範囲及び本質に包含されるものであり、また当業者に明らかなそのような全ての変形は、本発明の範囲に包含されることを意図する。
従って本発明の態様としては下記の態様を挙げることもできる：
（１）シリコン基体を提供すること、
前記シリコン基体の前面に透明絶縁体を形成すること、
複数の薄膜トランジスタ構造及び対応する複数の透明電極を、前記透明絶縁体上に形成すること、
前記シリコン基体の前面に透明基体を結合させること、
前記シリコン基体を除去すること、及び
前記透明絶縁体をエッチングして、前記透明電極を露出させること、
を少なくとも含む、薄膜トランジスタパネルの製造方法。
（２）前記透明絶縁体がＳｉＯｘである、上記（１）項に記載の薄膜トランジスタパネルの製造方法。
（３）前記透明絶縁体がＳｉＮｘである、上記（１）項に記載の薄膜トランジスタパネルの製造方法。
（４）前記透明絶縁体の厚さが１μｍ未満である、上記（１）項に記載の薄膜トランジスタパネルの製造方法。
（５）前記透明電極の材料が酸化インジウムスズである、上記（１）項に記載の薄膜トランジスタパネルの製造方法。
（６）前記透明基体がガラス基体である、上記（１）項に記載の薄膜トランジスタパネルの製造方法。
（７）前記透明基体がポリマー基体である、上記（１）項に記載の薄膜トランジスタパネルの製造方法。
（８）前記シリコン基体を除去する方法が化学機械研磨を含む、上記（１）項に記載の薄膜トランジスタパネルの製造方法。
（９）前記シリコン基体を除去する方法がエッチングプロセスを含む、上記（１）項に記載の薄膜トランジスタパネルの製造方法。
（１０）前記透明絶縁体上に位置合わせマークを形成する工程を更に含む、上記（１）項に記載の薄膜トランジスタパネルの製造方法。
（１１）前記透明基体を前記シリコン基体の前面に結合する前に、前記薄膜トランジスタ構造上にブラックマトリクスを形成する工程を更に含む、上記（１）項に記載の薄膜トランジスタパネルの製造方法。
（１２）前記薄膜トランジスタ構造及び前記透明電極を形成する工程が、
前記透明絶縁体上に、トランジスタ薄膜及び透明電極を形成すること、
前記トランジスタ薄膜及び前記透明電極を覆うゲート絶縁体を形成すること、
前記トランジスタ薄膜の部分に対応する前記ゲート絶縁体上に、ゲート電極を形成すること、
前記ゲート電極及び前記ゲート絶縁体の上に中間層を形成すること、
前記ゲート絶縁体上に金属接触層を形成すること、及び
前記金属接触層上に不動態層を形成すること、
を含む、上記（１）項に記載の薄膜トランジスタパネルの製造方法。
（１３）前記トランジスタ薄膜の材料が、多結晶シリコン（ｐ−Ｓｉ）、多結晶ゲルマニウム（ｐ−Ｇｅ）、多結晶シリコンゲルマニウム（ｐ−ＳｉＧｅ）、結晶性シリコン（ｃ−Ｓｉ）、結晶性ゲルマニウム（ｃ−Ｇｅ）、結晶性シリコンゲルマニウム（ｃ−ＳｉＧｅ）の群のいずれか１つである、上記（１２に記載の薄膜トランジスタパネルの製造方法。
（１４）前記不動態層上に、カラーフィルターを形成する工程を更に含む、上記（１２）項に記載の薄膜トランジスタパネルの製造方法。
（１５）シリコン基体を提供すること、
前記シリコン基体の前面に透明絶縁体を形成すること、
複数の薄膜トランジスタ構造を、前記透明絶縁体上に形成すること、
前記シリコン基体の前面に透明基体を結合させること、
前記シリコン基体を除去すること、及び
前記透明絶縁体の底部表面に、前記薄膜トランジスタ構造に対応する複数の透明電極を形成すること、
を少なくとも含む、薄膜トランジスタパネルの製造方法。
（１６）前記透明絶縁体がＳｉＯｘである、上記（１５）項に記載の薄膜トランジスタパネルの製造方法。
（１７）前記透明絶縁体がＳｉＮｘである、上記（１５）項に記載の薄膜トランジスタパネルの製造方法。
（１８）前記透明絶縁体の厚さが１μｍ未満である、上記（１５）項に記載の薄膜トランジスタパネルの製造方法。
（１９）前記透明電極の材料が酸化インジウムスズである、上記（１５）項に記載の薄膜トランジスタパネルの製造方法。
（２０）前記透明基体がガラス基体である、上記（１５）項に記載の薄膜トランジスタパネルの製造方法。
（２１）前記透明基体がポリマー基体である、上記（１５）項に記載の薄膜トランジスタパネルの製造方法。
（２２）前記シリコン基体を除去する方法が化学機械研磨を含む、上記（１５）項に記載の薄膜トランジスタパネルの製造方法。
（２３）前記シリコン基体を除去する方法がエッチングプロセスを含む、上記（１５）項に記載の薄膜トランジスタパネルの製造方法。
（２４）前記透明絶縁体上に位置合わせマークを形成する工程を更に含む、上記（１５）項に記載の薄膜トランジスタパネルの製造方法。
（２５）前記透明基体を前記シリコン基体の前面に結合する前に、前記薄膜トランジスタ構造上にブラックマトリクスを形成する工程を更に含む、上記（１５）項に記載の薄膜トランジスタパネルの製造方法。
（２６）前記薄膜トランジスタを形成する工程が、
前記透明絶縁体の前面に、トランジスタ薄膜を形成すること、
前記トランジスタ薄膜及び前記透明電極を覆うゲート絶縁体を形成すること、
前記トランジスタ薄膜の部分に対応する前記ゲート絶縁体上に、ゲート電極を形成すること、
前記ゲート電極及び前記ゲート絶縁体の上に中間層を形成すること、
前記ゲート絶縁体上に金属接触層を形成すること、及び
前記金属接触層上に不動態層を形成すること、
を含む、上記（１５）項に記載の薄膜トランジスタパネルの製造方法。
（２７）前記トランジスタ薄膜の材料が、多結晶シリコン（ｐ−Ｓｉ）、多結晶ゲルマニウム（ｐ−Ｇｅ）、多結晶シリコンゲルマニウム（ｐ−ＳｉＧｅ）、結晶性シリコン（ｃ−Ｓｉ）、結晶性ゲルマニウム（ｃ−Ｇｅ）、結晶性シリコンゲルマニウム（ｃ−ＳｉＧｅ）の群のいずれか１つである、上記（２６）項に記載の薄膜トランジスタパネルの製造方法。
（２８）前記透明電極を形成する前に、前記透明絶縁体の底部表面にカラーフィルターを形成する工程を更に含む、上記（１５）項に記載の薄膜トランジスタパネルの製造方法。
（２９）シリコン基体を提供すること、
前記シリコン基体の背面に透明基体を結合すること、
前記シリコン基体の厚さを減少させて、結晶性シリコン薄膜の層を形成すること、
複数の薄膜トランジスタ構造を、前記結晶性シリコン薄膜上に形成すること、
前記薄膜トランジスタ構造層及び前記結晶性シリコン薄膜をエッチングして、適当なピクセルバイアを形成すること、
前記薄膜トランジスタ構造及び前記ピクセルバイア上に平坦化層を形成すること、及び
前記平坦化層上に、前記薄膜トランジスタ構造に対応する複数の透明電極を形成すること、
を少なくとも含む、薄膜トランジスタパネルの製造方法。
（３０）前記透明絶縁体の厚さが１μｍ未満である、上記（２９）項に記載の薄膜トランジスタパネルの製造方法。
（３１）前記透明電極の材料が酸化インジウムスズである、上記（２９）項に記載の薄膜トランジスタパネルの製造方法。
（３２）前記透明基体がガラス基体である、上記（２９）項に記載の薄膜トランジスタパネルの製造方法。
（３３）前記透明基体がポリマー基体である、上記（２９）項に記載の薄膜トランジスタパネルの製造方法。
（３４）前記シリコン基体を除去する方法が化学機械研磨を含む、上記（２９）項に記載の薄膜トランジスタパネルの製造方法。
（３５）前記シリコン基体を除去する方法がエッチングプロセスを含む、上記（２９）項に記載の薄膜トランジスタパネルの製造方法。
（３６）前記薄膜トランジスタ構造を形成する工程が、
前記結晶性シリコン薄膜にソース領域及びドレイン領域を形成すること、
前記トランジスタ薄膜及び前記透明電極を覆うゲート絶縁体を形成すること、
前記ゲート絶縁体上に、ゲート電極を形成すること、
前記ゲート電極及び前記ゲート絶縁体の上に中間層を形成すること、及び
前記ゲート絶縁体上に金属接触層を形成すること、
を含む、上記（２９）項に記載の薄膜トランジスタパネルの製造方法。
（３７）前記平坦化層がカラーフィルターでもある、上記（２９）項に記載の薄膜トランジスタパネルの製造方法。