(57)【要約】【課題】不揮発性半導体記憶装置のアクセス回数限度値を適正化することが可能となるメモリ制御装置および画像形成装置を提供する。【解決手段】画像形成装置が印刷動作中であればＣＰＵ２が送信する制御信号により電源電圧可変部６は５Ｖの出力電圧をＥＥＰＲＯＭ７に電源電圧として供給しＣＰＵ２がＥＥＰＲＯＭ７にアクセスし、画像形成装置がスタンバイモードまたはスリープモードであればＣＰＵ２が送信する制御信号により電源電圧可変部６は１．８Ｖの出力電圧をＥＥＰＲＯＭ７に電源電圧として供給しＣＰＵ２がＥＥＰＲＯＭ７にアクセスする。【選択図】図１
2008192017.tif 000002
【特許請求の範囲】
【請求項１】
機器に備えられるメモリ制御装置であって、前記機器の動作状況に応じた制御信号を出力し不揮発性半導体記憶装置にアクセスする制御部と、前記制御部が出力する制御信号に応じて異なる電圧を前記不揮発性半導体記憶装置に電源電圧として出力する電源電圧出力部と、を有することを特徴とするメモリ制御装置。
【請求項２】
前記電源電圧出力部は異なる電圧を出力する複数の電源回路を有し、前記制御部が出力する制御信号に応じて前記電源回路の出力電圧が択一的に切り換えられて前記不揮発性半導体記憶装置に電源電圧として出力されることを特徴とする請求項１に記載のメモリ制御装置。
【請求項３】
前記制御部は印刷動作および印刷動作とは異なる動作に応じた前記制御信号を出力し、前記電源電圧出力部が前記印刷動作とは異なる動作に応じた制御信号に応じて出力する電圧は、前記電源電圧出力部が前記印刷動作に応じた制御信号に応じて出力する電圧よりも低いことを特徴とする請求項１または請求項２に記載のメモリ制御装置。
【請求項４】
請求項１〜請求項３のいずれかに記載のメモリ制御装置を備えることを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性半導体記憶装置を制御するメモリ制御装置およびこれを備えた画像形成装置に関する。
【背景技術】
【０００２】
従来から、電気的消去および書込みが可能なＥＥＰＲＯＭ等の不揮発性半導体記憶装置が様々な機器に採用されている。従来、このような不揮発性半導体記憶装置の制御方法において、そのアクセススピードは、不揮発性半導体記憶装置が用いられる機器における高速動作が要求される動作のスピードを確保することを考慮して設定されていた。機器が例えば画像形成装置である場合、印刷動作のスピードを確保することを考慮してアクセススピードが設定されていた。そして、アクセススピードの設定は、対応する電源電圧を不揮発性半導体記憶装置に供給することで行っていた。
【特許文献１】特開２０００−１８２３８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ここで、不揮発性半導体記憶装置の特性として、電源電圧を高くする程、アクセススピードは高速化するが、アクセス回数限度値は減少してしまう。上記従来の不揮発性半導体記憶装置の制御方法では、上記設定されたアクセススピードが要求されない機器における動作（画像形成装置であれば、スタンバイモード等）のときも、上記設定されたアクセススピードに対応する電源電圧が不揮発性半導体記憶装置に供給されて上記設定されたアクセススピードでアクセスがされるため、無駄にアクセス回数限度値が減少してしまうといった問題があった。
【０００４】
また、特許文献１には、不揮発性メモリセルの書換え回数が所定値を超えたときは、書込み用高電圧および消去用高電圧を高くして消去時間の高速化を図るといった不揮発性半導体記憶装置が開示されているが、電源電圧の固定化によるアクセス回数限度値の悪化についてはなんら考慮されていない。
【０００５】
上記問題点を鑑み、本発明は、不揮発性半導体記憶装置のアクセス回数限度値を適正化することが可能となるメモリ制御装置および画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために本発明のメモリ制御装置は、機器に備えられるメモリ制御装置であって、前記機器の動作状況に応じた制御信号を出力し不揮発性半導体記憶装置にアクセスする制御部と、前記制御部が出力する制御信号に応じて異なる電圧を前記不揮発性半導体記憶装置に電源電圧として出力する電源電圧出力部と、を有することを特徴としている。
【０００７】
このような構成によれば、機器の動作状況に応じて適切なアクセススピードを不揮発性半導体記憶装置に設定でき、不揮発性半導体記憶装置のアクセス回数限度値を適正化することが可能となる。
【０００８】
また、本発明のメモリ制御装置は上記構成において、前記電源電圧出力部は異なる電圧を出力する複数の電源回路を有し、前記制御部が出力する制御信号に応じて前記電源回路の出力電圧が択一的に切り換えられて前記不揮発性半導体記憶装置に電源電圧として出力されることを特徴としている。
【０００９】
このような構成によれば、上記電源回路を、不揮発性半導体記憶装置以外の機器の各部へ電圧を供給する電源回路としても共用することができ、コスト的に有利となる。
【００１０】
また、本発明のメモリ制御装置は上記構成において、前記制御部は印刷動作および印刷動作とは異なる動作に応じた前記制御信号を出力し、前記電源電圧出力部が前記印刷動作とは異なる動作に応じた制御信号に応じて出力する電圧は、前記電源電圧出力部が前記印刷動作に応じた制御信号に応じて出力する電圧よりも低いことを特徴としている。
【００１１】
このような構成によれば、機器の印刷動作中は高速のアクセススピードが設定され印刷スピードが確保され、機器の印刷動作と異なる動作のときに電源電圧を低く設定することで不揮発性半導体記憶装置のアクセス回数限度値を適正化できる。
【００１２】
また、本発明の画像形成装置は、以上のいずれかの構成のメモリ制御装置を備えることを特徴としている。
【発明の効果】
【００１３】
本発明のメモリ制御装置および画像形成装置によれば、不揮発性半導体記憶装置のアクセス回数限度値を適正化することが可能となる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態について画像形成装置を例として図面を参照して説明する。
【００１５】
図１に、本発明に係る画像形成装置が有するメモリ制御装置およびＥＥＰＲＯＭについてのブロック構成図を示す。本発明に係る画像形成装置は、メモリ制御装置１とＥＥＰＲＯＭ７とを有しており、メモリ制御装置１はさらに、ＣＰＵ２と、ＲＡＭ３と、ＲＯＭ４と、データバス５と、電源電圧可変部６とから構成される。なお、本発明に係る画像形成装置は、図１に示す構成以外にも印刷動作に必要となる構成要素（用紙収納部、給紙部、画像形成部、定着部、表示部、操作部など）を当然に有している。
【００１６】
ＣＰＵ２は演算装置であり、画像形成装置の印刷動作、スタンバイモード、スリープモードに必要な各種制御を行ったり、ＥＥＰＲＯＭ７へアクセスしたりする。ＲＡＭ３は、ＣＰＵ２が各制御を行う際に必要な作業領域を提供するメモリである。ＲＯＭ４は、ＣＰＵ２が実行する各制御プログラムを格納するメモリである。データバス５は、ＣＰＵ２が各部と通信するための信号線である。
【００１７】
また、電源電圧可変部６は、ＣＰＵ２の制御により１．８Ｖまたは５Ｖの電圧をＥＥＰＲＯＭ７へ電源電圧として出力する。ここで図２は、電源電圧可変部６の構成に関する一例を示す図である。電源電圧可変部６は、１．８Ｖ電源回路６ａと、５Ｖ電源回路６ｂと、スイッチ６ｃと、スイッチ６ｄと、ＮＯＴ回路６ｅとから構成される。
【００１８】
図２において、画像形成装置が有する２４Ｖ電源回路９は、商用電源８からの交流電圧１００Ｖを直流電圧２４Ｖに変換して１．８Ｖ電源回路６ａおよび５Ｖ電源回路６ｂに出力電圧２４Ｖを供給する。１．８Ｖ電源回路６ａは、２４Ｖ電源回路９の出力電圧２４Ｖを直流電圧１．８Ｖに変換し、スイッチ６ｃを介してＥＥＰＲＯＭ７（図１）へ出力電圧１．８Ｖを供給する。また、５Ｖ電源回路６ｂは、２４Ｖ電源回路９の出力電圧２４Ｖを直流電圧５Ｖに変換し、スイッチ６ｄを介してＥＥＰＲＯＭ７へ出力電圧５Ｖを供給する。なお、１．８Ｖ電源回路６ａおよび５Ｖ電源回路６ｂの出力電圧は、ＥＥＰＲＯＭ７以外の画像形成装置の各部にも供給され、電源回路の共用によりコストメリットを図っている。
【００１９】
スイッチ６ｃは、１．８Ｖ電源回路６ａからＥＥＰＲＯＭ７への経路の遮断および接続を切り換えるスイッチであり、ＣＰＵ２がデータバス５を介して送信する制御信号に応じて切り換えられる。また、スイッチ６ｄは、５Ｖ電源回路６ｂからＥＥＰＲＯＭ７への経路の遮断および接続を切り換えるスイッチであり、ＣＰＵ２がデータバス５を介して送信する制御信号がＮＯＴ回路６ｅにより反転された信号に応じて切り換えられる。
【００２０】
次に、このような構成である本発明に係る画像形成装置におけるＥＥＰＲＯＭの制御方法について図３のフローチャートに沿って説明する。
【００２１】
ステップＳ１で、ＥＥＰＲＯＭ７へのアクセスが開始されるとＣＰＵ２が判断した場合（ステップＳ１のＹ）、ステップＳ２に進み、そうでない場合は（ステップＳ１のＮ）ステップＳ１に戻る。
【００２２】
ステップＳ２で、ＣＰＵ２は、画像形成装置が印刷動作中であるか否かを判断し、印刷動作中であれば（ステップＳ２のＹ）、ステップＳ３に進む。
【００２３】
ステップＳ３で、ＣＰＵ２は、制御信号としてＬｏｗレベルの信号をデータバス５を介して電源電圧可変部６に送信し、ＥＥＰＲＯＭ７へアクセスする。Ｌｏｗレベルの信号の制御信号が電源電圧可変部６に送信されると、スイッチ６ｃがオフとなり、スイッチ６ｄがオンとなるので５Ｖ電源回路６ｂの出力電圧５ＶがＥＥＰＲＯＭ７へ電源電圧として供給される。ここで、図４に、ＥＥＰＲＯＭの電源電圧に対するアクセススピードの特性を示す。本図から分かるように、ＥＥＰＲＯＭの電源電圧が５Ｖの場合、アクセススピードは１０００ＫＨｚに設定されるので、ＣＰＵ２はＥＥＰＲＯＭ７にアクセススピード１０００ＫＨｚでアクセスすることとなる。このように印刷動作中は高速にＥＥＰＲＯＭ７にアクセスすることで印刷スピードを確保する。印刷動作中のＥＥＰＲＯＭ７へのアクセスには、例えば印刷枚数情報の書込み等がある。
【００２４】
また、上記ステップＳ２で、印刷動作中でなくスタンバイモードまたはスリープモードであった場合は（ステップＳ２のＮ）、ステップＳ４に進む。
【００２５】
ステップＳ４で、ＣＰＵ２は、制御信号としてＨｉｇｈレベルの信号をデータバス５を介して電源電圧可変部６に送信し、ＥＥＰＲＯＭ７へアクセスする。Ｈｉｇｈレベルの信号の制御信号が電源電圧可変部６に送信されると、スイッチ６ｃがオンとなり、スイッチ６ｄがオフとなるので１．８Ｖ電源回路６ａの出力電圧１．８ＶがＥＥＰＲＯＭ７へ電源電圧として供給される。ここで図４から分かるように、ＥＥＰＲＯＭの電源電圧が１．８Ｖの場合、アクセススピードは１００ＫＨｚに設定されるので、ＣＰＵ２はＥＥＰＲＯＭ７にアクセススピード１００ＫＨｚでアクセスすることとなる。このように印刷動作中以外のスタンバイモードやスリープモードのときは高速にＥＥＰＲＯＭ７にアクセスする必要がないので電源電圧を低い設定として低速でのアクセスがされる。印刷動作中以外でのＥＥＰＲＯＭ７へのアクセスには、例えば画像形成装置が有する環境センサの検出情報の書込み等がある。
【００２６】
ここで、図５に、ＥＥＰＲＯＭの電源電圧に対するアクセス回数限度値の特性を示す。本図から分かるように、電源電圧が５Ｖの場合、アクセス回数限度値は１００万回であり、電源電圧が１．８Ｖの場合、アクセス回数限度値は１５０万回となり電源電圧が５Ｖの場合よりもアクセス回数限度値が増加する。本実施形態では、印刷動作中以外のＥＥＰＲＯＭへの高速アクセスが不要であるスタンバイモードやスリープモードのときは電源電圧を１．８Ｖとして低速でアクセスするようにしているので、アクセス回数限度値を適正化することが可能となる。
【００２７】
なお、本実施形態では１．８Ｖ電源回路と５Ｖ電源回路との切り換えについて説明したが、さらに３．３Ｖ電源回路等を設けて、印刷動作時は５Ｖ電源回路に、スタンバイモード時は３．３Ｖ電源回路に、スリープモード時は１．８Ｖ電源回路に制御信号により出力を切り換えるようにしてもよい。
【００２８】
また、本実施形態では画像形成装置を例として説明したが、本発明に係るメモリ制御装置はその他の機器にも適用可能である。
【図面の簡単な説明】
【００２９】
【図１】は、本発明に係る画像形成装置が有するメモリ制御装置およびＥＥＰＲＯＭについてのブロック構成図である。
【図２】は、電源電圧可変部の構成に関する一例を示す図である。
【図３】は、本発明に係る画像形成装置におけるＥＥＰＲＯＭの制御方法に関するフローチャートである。
【図４】は、ＥＥＰＲＯＭの電源電圧に対するアクセススピードの特性を示すグラフである。
【図５】は、ＥＥＰＲＯＭの電源電圧に対するアクセス回数限度値の特性を示すグラフである。
【符号の説明】
【００３０】
１    メモリ制御装置
２    ＣＰＵ
３    ＲＡＭ
４    ＲＯＭ
５    データバス
６    電源電圧可変部
６ａ    １．８Ｖ電源回路
６ｂ    ５Ｖ電源回路
６ｃ    スイッチ
６ｄ    スイッチ
６ｅ    ＮＯＴ回路
７    ＥＥＰＲＯＭ
８    商用電源
９    ２４Ｖ電源回路
【図１】
2008192017.tif 000003
【図２】
2008192017.tif 000004
【図３】
2008192017.tif 000005
【図４】
2008192017.tif 000006
【図５】
2008192017.tif 000007