(57)【要約】【課題】ゲート絶縁膜に起因するゲート絶縁破壊やホットキャリヤによる特性劣化を防止した絶縁ゲート型電界効果トランジスタを提供する。【解決手段】ゲート電極が半導体基板表面と絶縁された電界効果トランジスタにおいて、少なくともゲート電極面と対向する半導体基板表面との間にゲート空隙が存在し、そのゲート空隙が気体で満たされている構成である。【選択図】図１
2008270641.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極が半導体基板表面と絶縁された電界効果トランジスタにおいて、
少なくともゲート電極面と対向する半導体基板表面との間にゲート空隙が存在し、そのゲート空隙が気体で満たされていることを特徴とする絶縁ゲート型電界効果トランジスタ。
【請求項２】
ゲート電極が半導体基板表面と絶縁された電界効果トランジスタにおいて、
少なくともゲート電極面と対向する半導体基板表面との間にゲート空隙が存在し、そのゲート空隙が気体および液体で満たされていることを特徴とする絶縁ゲート型電界効果トランジスタ。
【請求項３】
請求項１または請求項２記載の絶縁ゲート型電界効果トランジスタにおいて、
ゲート電極と半導体基板表面の間に存在する絶縁領域のリーク電流パスの長さは、当該ゲート空隙の厚さの2倍以上であることを特徴とする絶縁ゲート型電界効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路を構成する電界効果トランジスタに関し、さらに詳細には、絶縁破壊およびホットキャリヤに強い電界効果トランジスタに関する。
【背景技術】
【０００２】
特に1970年代からほとんどの集積回路はシリコン基板を用いたＭＯＳ（金属−酸化膜−半導体）ＦＥＴ（電界効果トランジスタ）によって構成されている。またｎチャネルとｐチャネルを組み合わせたＣＭＯＳ（相補型）ＦＥＴがほとんどの集積回路で用いられている。このＦＥＴにおいては、信号を入力するゲートはシリコン基板から絶縁膜を介して該基板から絶縁されており、この絶縁が破壊されることにゲートと基板が電気的にある抵抗値を持って短絡し、ＦＥＴは正常な動作をしなくなる。ＦＥＴのゲートの静電容量は小さいから、わずかの電荷によっても高電圧が発生し、絶縁が破壊される。MOSFETが静電破壊に弱いといわれる所以である。
【０００３】
また、ドレイン電流が流れることによって基板内で発生した、２から３eV以上のエネルギーをもつキャリヤは、エネルギーが高いのでホットキャリヤと呼ばれ、このホットキャリヤが絶縁膜に侵入することによって絶縁膜中に固定電荷を生じ、ＦＥＴのしきい電圧VTHを変化する。これにより集積回路の動作が徐々に不安定になり、最後は動作しなくなる。
【０００４】
特許文献１には、ゲート電極とチャネルとの間の一部または全部を所定の圧力の気体で満たすことにより、ホットエレクトロンによるトランジスタ特性の劣化を防止することが開示されている。
【特許文献１】特開昭６１−１８３９６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述したように、ＭＯＳＦＥＴにはゲート絶縁膜に起因するゲート絶縁破壊やホットキャリヤによるＦＥＴ特性劣化の大きな問題がある。
【０００６】
本発明は上述したような従来の技術が有する問題点を解決するためになされたものであり、ゲート絶縁膜に起因するゲート絶縁破壊やホットキャリヤによる特性劣化を防止した絶縁ゲート型電界効果トランジスタを提供することを目的とする。
【課題を解決するための手段】
【０００７】
従来の課題である永久的な絶縁破壊やホットキャリヤの蓄積は、そこに絶縁膜という固体が存在するからである。本発明は、従来のゲート絶縁膜の全部あるいは一部分を気体あるいは液体に置き換えることにより、上述した問題の現象が生じないようにした。
【０００８】
具体的には、ゲート電極が半導体基板表面と絶縁された電界効果トランジスタにおいて、少なくともゲート電極面と対向する半導体基板表面との間にゲート空隙が存在し、そのゲート空隙が気体で満たされている構造とした。
【０００９】
この場合、そのゲート空隙が気体および液体で満たされていてもよい。また、ゲート電極と半導体基板表面の間に存在する絶縁領域のリーク電流パスの長さはゲート空隙の厚さの2倍以上であることとしてもよい。
【発明の効果】
【００１０】
本発明によれば、絶縁破壊およびホットキャリヤに強い電界効果トランジスタの構造を提供できるため、特性劣化を回避できる高信頼の電界効果トランジスタを提供できる。また、放射線によって絶縁膜が劣化する現象も生じないので、宇宙空間や放射線障害が顕著な場所でも用いることができる。
【発明を実施するための最良の形態】
【００１１】
本発明の骨子は、一旦形成したゲート下の犠牲膜を後に除去することによって、ゲート下に空隙を形成することにある。空隙の端部を絶縁膜などで塞ぐときに、高温中でその雰囲気の一部が空隙内に侵入するが、結果として空隙内は気体で満たされる。真空中で絶縁膜を堆積すれば、侵入するガスの量を少なくできるが、いわゆる完全な真空は現実的な技術では実現できないので、この場合も気体と呼ぶことにする。
【００１２】
以下、本発明を実施するための最良の形態を図１乃至図７を用いて説明する。
【００１３】
図１に、本発明の気体絶縁ゲート電界効果トランジスタ（略してMGSFET(Metal- Gas- Semiconductor Field- Effect- Transistor)）の断面図を示す。基本的な構造は製品で用いられている酸化膜絶縁ゲート電界効果トランジスタ（略してMOSFET(Metal- Oxide- Semiconductor Field- Effect- Transistor)）と同じである。異なる部分は、ゲート空隙１２である。
【００１４】
図２に、本発明のトランジスタの平面図を示した。図２において、チャネル長方向の断面AA'とチャネル幅方向の断面BB'を、図１および図３〜図７において、それぞれ(a)と(b)に示す。
【００１５】
特に重要なのは、図１で示したリーク電流の経路Ａ、Ｂ、Ｃ（それぞれ２０、２１、２２で示す）の部分が、ゲート空隙１２の厚さTGAPより十分厚くなければならない。薄ければその部分で耐圧劣化を誘起し、目的の高耐圧が達成できない。本発明では、それぞれの電流経路（２０、２１、２２）の長さを、ゲート空隙１２の厚さTGAPに対して２倍以上に設定することで、目的の高耐圧を達成できている。
【００１６】
次に、図３〜図７を用いて図１の構造を得るための製造方法を示す。
【００１７】
図３に示すように、ｐ型シリコン基板１を用いて、よく知られた局所酸化法（ＬＯＣＯＳ）を用いて素子分離領域４を形成する。まず、選択的に形成したシリコン窒化膜３を耐酸化膜として用いて熱酸化を行い、フィールド酸化膜４を形成する。熱酸化条件は、湿式酸化で１０００℃、１２０分であり、約５００nm厚のSiO2膜４が形成できる。シリコン窒化膜（Si3N4）３には強大な引っ張り応力が発生するから、シリコン基板への損傷を防ぐため一般にシリコン窒化膜３の下にはパッド酸化膜２を敷いておく。ここでは３０nmの厚さに設定した。本図を含め、パターン形成は全て、よく知られたホトリソグラフィとエッチングによって形成するので、個々の図面では説明を割愛する。
【００１８】
その後、図４に示すように、シリコン窒化膜３を熱リン酸、180℃、45分の処理によって除去し、パッド酸化膜２を除去し、10nm厚のSiO2膜を形成した後（10nm厚のSiO2膜は、この図では示していない）、LPCVD法により40nm厚のフィールド酸化膜端部保護膜５を被着し、ホトエッチングによってフィールド酸化膜端部保護膜５を加工する。さらに、その後、後に空隙を形成するためにエッチングで除去する犠牲膜６を被着する。ここでは50nm厚のSiO2膜６を用いた。厚さは所望のトランジスタ特性を得るために任意に設定可能である。なお、この図では、犠牲膜６は、ホトエッチングによって加工された状態を示している。
【００１９】
その後、図５に示すように、所望の部分にリンを1020/cm3以上添加した厚さ200nmの多結晶シリコンのゲート電極８を選択的に形成し、このゲート電極８をマスクに、ヒ素を30keVのエネルギーで5x1015/cm2注入し、900℃、10秒の瞬間アニールを行って、ソース・ドレイン10を得る。この後LPCVD（Low- Pressure Chemical Vapor Deposition:減圧CVD）法によって80nm厚のシリコン窒化膜によるエッチング保護膜９を被着する。
【００２０】
その後、図６に示すように、エッチング孔１１を選択的に開口し、この孔を通して、緩衝フッ酸（NH4F＋HF）でSiO2の犠牲膜６をエッチングすると、ゲート空隙１２が形成される。エッチングする時間は、丁度ゲート下の犠牲膜６が除去されるように設定する。このとき重要なのは、緩衝フッ酸ではシリコン窒化膜(Si3N4)のフィールド酸化膜端部保護膜５はエッチングされないので、これが保護膜となって図６に示すようにSiO2のフィールド酸化膜４はエッチングされない。現実にはエッチングされても問題とならない場合もあるが、その場合には十分余裕を採ってパターンの配置を設定する必要がある。
【００２１】
この後、図７に示すように、エッチング孔１１を塞ぐために、APCVD（Atmospheric- Pressure Chemical Vapor Deposition:常圧CVD）により400℃で300nm厚のSiO2膜の層間絶縁膜１３を約1分かけて堆積する。なぜ、下地に沿って膜厚の均一な膜を堆積できるLPCVDを用いずに、あえて均一性に劣るAPCVDを用いる理由は、堆積するSiO2がゲート電極８直下まで侵入することを抑制するためである。ゲート電極８直下まで侵入すれば、ゲート電極８の耐圧はこの部分で決定され、本発明の目的は達成できない。
【００２２】
また、APCVDを堆積する雰囲気はそのまま、ゲート空隙部１２に残存する可能性があり重要な要素となる。本施策の場合は下記の反応でSiO2膜を堆積した。
【００２３】
SiH4 + 2O2 →  SiO2 + 2H2O                   (式１)
但し、したがって堆積温度の400℃、1分の水蒸気酸化にシリコン基板１の表面と多結晶シリコンのゲート電極８が曝されるので、ごく薄い膜が形成される可能性はあるが、温度と時間と雰囲気を考慮した酸化速度の見積もりから1-2nm以下であると推定される。また、SiH4やO2の流量は1,000ml／分以下であるが、これらを希釈するN2はおおよそ50,000ml／分の流量で流しているので、ゲート空隙１２中に残存する気体はごくわずかの水蒸気を含んだ窒素と推定される。つまりトランジスタにとって有害なｐ型やｎ型の不純物は存在しないと推定できる。
【００２４】
この後、アルカリイオンのゲッタリングに極めて有効なリンを数％含んだPSG（Phospho- Silicate Glass:リンガラス）を300nm堆積して、安定な信頼性の高いトランジスタを形成する。本発明の説明では、層間絶縁膜１３として代表させたが、用いる材料とその堆積法には様々な選択肢がある。
【００２５】
この後、すでに図１に示したように、ソース・ドレインへのコンタクト孔１４を選択的に形成し、Al（アルミニウム）による電極１５を選択的に形成すれば、本発明の空隙絶縁ゲート型電界効果トランジスタは実現できる。
【００２６】
図８は、以上述べてきた製作工程にしたがって実現した特性の一例を示す。上記のようにゲート空隙を設けた場合のトランジスタ（ＭＧＳトランジスタ）の特性(a)と、ゲート空隙を設けない通常のトランジスタ（ＭＯＳトランジスタ）の特性(b)を示した。なお、作成したトランジスタの構造は、殆ど同じであり、チャネル長LCHが１μｍで、チャネル幅WCHが５μmのものである。(a)の特性はゲート空隙が50nmのもので、(b)の特性はゲート酸化膜厚が50nmのものである。それぞれの図において、初期に高い電圧までゲート電圧を印加したときの電流―電圧特性と、ゲート電圧を５０Ｖ程度まで印加したのち再度高い電圧までゲート電圧を印加したときの電流―電圧特性を示している。
【００２７】
通常のゲート絶縁膜を有したトランジスタ(b)の場合、初期のゲート電圧印加では２０Ｖ付近で徐々に電流が流れはじめ、ゲート電圧が３５Ｖ付近でゲート絶縁破壊により急激な電流が流れる。その後５０Ｖまでは、ゲート絶縁破壊した経路を流れる電流が観測される。そして、再度ゲート電圧を印加していくと、ゲート破壊した経路を流れる電流により低いゲート電圧でも多くの電流が流れてしまう。以上のように、従来のトランジスタでは、ゲートに高い電圧をかけて一旦絶縁破壊を起こした後、再び測定すると、抵抗的なリーク電流経路が形成されて、もはや絶縁膜とはいえない。
【００２８】
一方、ゲート空隙を有したトランジスタ(a)の場合、初期のゲート電圧印加では２０Ｖ付近で絶縁破壊による急激な大電流が流れるものの、ゲート電圧が５０Ｖ付近まで高くしても電流は少ない状態を維持している。すなわち、一旦絶縁破壊させて大電流を流すことで、十分耐圧の高い特性が得られることがわかる。
【００２９】
同じ印加電圧をかけたときのドレイン電流は、通常のトランジスタではゲート絶縁膜厚がそれぞれ同じ50nmであるので、SiO2の比誘電率、すなわち約3.9倍だけゲート空隙を設けたトランジスタより大きな電流が流れる。
【００３０】
ゲート空隙を設けたトランジスタの初期破壊電圧が相対的に低いのは、図１に示したリーク電流経路の内、２０あるいは２２のどちらかの弱い方で沿面リーク電流を発生していると推定される。距離の長さを考慮すれば、リーク電流経路２０が主因であると推定されるが、証拠は見つかっていない。一度絶縁破壊すれば、この沿面リーク電流経路が消滅し、結果として高いゲート耐圧のトランジスタが形成されると推定される。
【００３１】
このように、ゲート絶縁膜の耐圧を無視できるので、宇宙線や放射線によって発生するゲート絶縁膜部分の破壊からトランジスタを保護できるので、単なる高耐圧トランジスタの実現に加えて、耐宇宙線・耐放射線特性の優れた絶縁ゲート型電界効果トランジスタを実現できる。
【００３２】
また、上述したように、ゲート絶縁膜のような固体を気体とすることによって、固体に生じる絶縁破壊は生じない。また、MOSFETの常識的なゲート絶縁膜厚TOXIDEは10μm以下であるから、空隙を10μm以下にすれば、気体に特有で有害な放電現象も生じない。放電には、加速された電子が気体をイオン化するに十分なエネルギーを持つ距離が必要で、10μmオーダーの距離では十分なエネルギーを得られない。
【００３３】
そして、電荷を貯めるべき固体がないから、ホットキャリヤが侵入したとしても、そのキャリヤはソースやドレインに吸収されて、いわゆるホットキャリヤによるしきい電圧の変化現象も軽微である。これはシリコン基板表面の状態に左右されるので、表面の制御は重要な要素である。
【００３４】
以上のように、本発明によれば、絶縁破壊およびホットキャリヤに強い電界効果トランジスタの構造を提供できるため、特性劣化を回避できる高信頼の電界効果トランジスタを提供できる。
【００３５】
なお、本発明の説明には、図１に示したような、単一の形状をしたソース・ドレインを用いたが、通常微細なトランジスタはドレインの耐圧を上げるために、ゲート電極８に近接する部分は浅い接合、電極１５を接触させる部分は深い接合を形成することが行われており、本発明もこの構造をそのまま用いることができる。この構造は、LDD(Lightly Doped Drain：低濃度ドレイン)あるいはエクステンション構造と呼ばれており、共に本発明の適用は可能である。
【００３６】
また、素子分離領域の説明には、ＬＯＣＯＳ法によるフィールド酸化膜４を用いたが、シリコン基板１に溝を設け、その溝に埋め込んだSiO2系の膜で素子分離を行う、淺溝分離あるいは深溝分離でも、同様に本発明の適用は可能である。
【００３７】
また、本発明の説明には、ゲート空隙１２が気体で満たされたトランジスタを用いたが、本発明の他の実施例として、この部分に絶縁性の液体を満たすことも可能である。ここでいう液体とは、広くゲル状、ゾル状の物質も含むと定義する。
【００３８】
その場合には液体の比誘電率倍のドレイン電流を得ることができ、トランジスタ特性に優れる。たとえば、大型電源トランスの絶縁に絶縁性液体が広く用いられており、絶縁性液体の絶縁耐圧特性の優秀さは広く知られている。液体の場合には、気体のようなコロナ放電やプラズマ放電が発生しにくく絶縁性にすぐれる。
【００３９】
液体の場合は、層間絶縁膜１３の材料と堆積法に最適な解を求める必要がある。例えば、液体の沸点以上の温度で層間絶縁膜１３を堆積することは困難であり、かつ高真空中では液体の蒸気圧により飛散する事があるので、総合的に判断して、材料と方式を選ぶ必要がある。
【００４０】
具体的には、広く電力機器の絶縁液体として用いられているアルキルベンゼン、ポリブテン、アルキルナフタレン、メチルポリアリルメタン、アルキルジフェニルエタンなどを主成分とする絶縁液体などが利用できる。液体を用いる場合は、エッチング孔１１をふさぐプロセスの温度が用いる絶縁膜の沸点より低い必要があり、低温で絶縁膜を被着できるスパッタ法などが適する。
【００４１】
本発明の電界効果トランジスタでは、ゲート電極下の空隙に気体または液体を満たすことにより、通常ゲート絶縁膜に起因する永久的なゲート絶縁破壊、ホットキャリヤによるトランジスタ特性劣化を原理的に生じない構造を実現できる。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施例の電界効果トランジスタの断面を示す図であり、(a)はチャネル長方向を示し、(b)はチャネル幅方向の断面図を示す。
【図２】本発明の実施例の電界効果トランジスタの平面図を示す図であり、AA'はチャネル長方向の断面線を示し、BB'はチャネル幅方向の断面線を示す。
【図３】本発明の実施例の電界効果トランジスタの製作工程を説明する図である。
【図４】本発明の実施例の電界効果トランジスタの製作工程を説明する図である。
【図５】本発明の実施例の電界効果トランジスタの製作工程を説明する図である。
【図６】本発明の実施例の電界効果トランジスタの製作工程を説明する図である。
【図７】本発明の実施例の電界効果トランジスタの製作工程を説明する図である。
【図８】本発明の実施例の電界効果トランジスタの動作を説明する図である。
【符号の説明】
【００４３】
１    シリコン基板
２    パッド酸化膜
３    シリコン窒化膜
４    フィールド酸化膜
５    フィールド酸化膜端部保護膜
６    犠牲膜
８    ゲート電極
９    エッチング保護膜
１０    ソース・ドレイン
１１    エッチング孔
１２    ゲート空隙
１３    層間絶縁膜
１４    コンタクト孔
１５    電極
２０    リーク電流経路Ａ
２１    リーク電流経路Ｂ
２２    リーク電流経路Ｃ
【図１】
2008270641.tif 000003
【図２】
2008270641.tif 000004
【図３】
2008270641.tif 000005
【図４】
2008270641.tif 000006
【図５】
2008270641.tif 000007
【図６】
2008270641.tif 000008
【図７】
2008270641.tif 000009
【図８】
2008270641.tif 000010