(57)【要約】【課題】  多工程試験方法及び多工程試験装置に関し、現在の試験装置の具備する機械的構成のままで再試験工程を伴う多工程試験に要する時間を大幅に低減する。【解決手段】  複数のチップからなる被試験基板に対して前試験工程を実施する工程、前試験工程において不良品と判定したチップの試験項目を他の試験項目に変換して、次工程のデータを作成する工程、前記データの基づき、前試験工程において良品と判定したチップのみに対して次試験工程を実施する工程を設ける。【選択図】          図１
2008270523.tif 000002
【特許請求の範囲】
【請求項１】
複数のチップからなる被試験基板に対して前試験工程を実施する工程、前記前試験工程において不良品と判定したチップの試験項目を他の試験項目に変換して、次試験工程のデータを作成する工程、前記データに基き、前記前試験工程において良品と判定したチップのみに対して次試験工程を実施する工程を有することを特徴とする多工程試験方法。
【請求項２】
上記次試験工程において不良品と判定したチップのみに対して上記不良品と判定した試験項目或いはそれに対応する試験結果に関する再試験を行う工程を有することを特徴とする請求項１記載の多工程試験方法。
【請求項３】
上記次試験工程において不良品と判定したチップのみ再試験を行う工程の前に、前記次試験工程において不良品と判定したチップに対する再試験の要否を判定する工程を有することを特徴とする請求項２記載の多工程試験方法。
【請求項４】
上記次試験工程において不良品と判定したチップに対する再試験の要否の判定において、前記次試験工程において不良品と判定したチップの比率が予め定めた比率を上回った場合に要と判定することを特徴とする請求項３記載の多工程試験方法。
【請求項５】
上記次試験工程において不良品と判定したチップのみ再試験を行う工程の後に、上記前試験工程において不良品と判定したチップと前記再試験において不良品と判定したチップをそのまま最終的な不良品と判定する工程を有することを特徴とする請求項１乃至４のいずれか１項に記載の多工程試験方法。
【請求項６】
複数のチップからなる被試験基板に対して多工程の試験を行う機能を備えた多工程試験装置であって、前試験工程を実施した後に前記前試験工程において不良品と判定したチップの試験項目を他の試験項目に変換する試験項目変換部を備えたことを特徴とする多工程試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は多工程試験方法及び多工程試験装置に関するものであり、特に、半導体ウェーハ等の電子デバイスを形成した被測定物を条件を変えて多工程で試験する際の効率を向上するための構成に特徴のある多工程試験方法及び多工程試験装置に関するものである。
【背景技術】
【０００２】
半導体装置の製造工程においては、半導体ウェーハに形成した半導体装置が良品であるか不良品であるかを判別するために試験を行い、良品と判定した半導体装置に対応する半導体チップを実装して半導体装置として出荷している。
【０００３】
近年における半導体ウェーハに対する試験は、半導体製品の適用分野の拡大・多機能化によって、試験工程が最終段階間際の半導体ウェーハに対して、温度や湿度を変えて多項目の試験を行って良否の判定を行う多工程試験が多くなっている。
因に、現在の試験装置においては例えば６４項目の試験が可能である。
【０００４】
多工程試験を行う場合には、前工程における良品・不良品の判定結果に拘わらず、半導体ウェーハに設けた全チップに対して次工程に試験を行う第１の多工程試験方法と、前工程において良品と判定された半導体チップのみを次工程において試験する第２の多工程試験方法に大別される。
【０００５】
また、試験装置等に何らかの異常が発生して良品を不良品として判定したり、或いは、製品スペックが非常に厳しいために、規格に対してぎりぎりで不良品として判定された場合、不良品と判定された半導体チップに対してのみ再試験を行って誤判定で不良品と判定された半導体チップの救済を行っている（例えば、特許文献１参照）。
なお、この様な再試験による救済は、一般的には、半導体ウェーハにおける不良品率により決められ、例えば、不良品率が１％以上であれば再試験を行い、１％未満であると再試験を行わずに、次の段階の試験を行うようにしている。
【０００６】
なお、従来においては、不良品に対してインク等でマーキングを行うことによって良品・不良品を判別していたが、インク等で物理的にマーキングを行った場合には、再試験や次工程における試験が困難になるため、試験装置に具備されているメモリ機能を用いて不良チップを半導体ウェーハにおける番地として記憶させることも行われている（例えば、特許文献２参照）。
【０００７】
ここで、図５乃至図７を参照して、従来の多工程試験方法を説明する。
まず、図５を参照して第１の多工程試験方法を説明するが、ここでは説明を簡単にするために２工程試験として説明する。
図５参照  
図５は第１の多工程試験方法のフローチャートであり、まず、第１工程ＰＴ1 において、試験項目Ａ，Ｂ，Ｃについて不良品が発生したと仮定して、次の第２工程ＰＴ2 において、再び、ウェーハ全体に対して試験を行った結果、試験項目Ａで４個のチップが不良と判定されたとする。
【０００８】
なお、ここで、試験項目Ａは、例えば、押圧条件下の電圧試験、試験項目ＢはＲＡＭの試験、試験項目Ｃは周波数特性試験とし、工程ＰＴ1 は、例えば、０℃における試験とし、工程ＰＴ2 は２５℃における試験とする。
したがって、図においては、０℃においては押圧条件下の電圧試験において２個のチップに不良が発生し、ＲＡＭ試験では２個のチップに不良が発生し、周波数特性試験においては１個のチップに不良が発生し、また、２５℃における全チップ試験においては、押圧条件下の電圧試験において４個のチップに不良が発生したことを示している。
【０００９】
次いで、第２工程ＰＴ2 における不良チップのみ再試験を行い、再試験の結果、良品と判定されたチップを救済し、再試験でも不良と判定されたチップを最終的に不良と判定する。
ここでは、再試験の結果、２個のチップが良品と判定された状態を示している。
【００１０】
最後に、第１工程ＰＴ1 における試験結果と、第２工程ＰＴ2 における再試験結果とを重ね合わせて最終結果を得て、不良品を廃棄する。
この場合には、第１工程ＰＴ1 における５個の不良品と第２工程ＰＴ2 における２個の不良品が廃棄されることになる。
【００１１】
次に、図６及び図７を参照して、第２の多工程試験方法を説明するが、ここでも説明を簡単にするために２工程試験として説明する。
図６参照  
図６は第２の多工程試験方法のフローチャートであり、まず、第１工程ＰＴ1 において、試験項目Ａ，Ｂ，Ｃについて不良品が発生したと仮定して、次の第２工程ＰＴ2 において、工程ＰＴ1 において良品と判定されたチップのみ試験を行った結果、試験項目Ａで４個のチップが不良と判定されたとする。
【００１２】
次いで、第２工程ＰＴ2 における再試験においては、第１工程ＰＴ2 における良品チップの全てに対して再試験を行い、再試験の結果、良品と判定されたチップを救済し、再試験でも不良と判定されたチップを最終的に不良と判定する。
【００１３】
最後に、第１工程ＰＴ1 における試験結果と、第２工程ＰＴ2 における再試験結果とを重ね合わせることなく、不良品として記憶されている第１工程ＰＴ1 における５個の不良品と第２工程ＰＴ2 における２個の不良品が廃棄されることになる。
【００１４】
この第２の多工程試験方法において、第２工程ＰＴ2 における再試験において第１工程ＰＴ2 における良品チップの全てに対して再試験を行っている事情を図７を参照して説明する。
図７参照  
図７は第２の多工程試験方法において再試験を不良チップに対してのみ行った場合のフローチャートであり、まず、第１工程ＰＴ1 において、試験項目Ａ，Ｂ，Ｃについて不良品が発生したと仮定して、次の第２工程ＰＴ2 において、工程ＰＴ1 において良品と判定されたチップのみ試験を行った結果、試験項目Ａで４個のチップが不良と判定されたとする。
【００１５】
次いで、第２工程ＰＴ2 における再試験において、試験項目Ａにおける不良チップのみに対して再試験を行い、再試験の結果、良品と判定されたチップを救済し、再試験でも不良と判定されたチップを最終的に不良と判定する。
なお、この時、再試験対象として、試験項目Ａにおける不良チップとした場合、試験装置が、格納されている試験項目Ａにおける不良チップが、第１工程ＰＴ1 における不良か第２工程ＰＴ2 における不良かを判別する機能を有していないため、試験項目Ａにおける全ての不良チップについて再試験を行うことになる。
【００１６】
最後に、第１工程ＰＴ1 における試験結果と、第２工程ＰＴ2 における再試験結果とを重ね合わせて最終結果を得て、不良品を廃棄する。
この場合には、第１工程ＰＴ1 における５個の不良品と第２工程ＰＴ2 における２個の不良品が廃棄されることになる。
【００１７】
仮に、第１工程ＰＴ1 における試験結果と、第２工程ＰＴ2 における再試験結果との重ね合わせを行わない場合には、下段の左図に示すように第１工程ＰＴ1 の試験項目Ａにおける不良チップが良品と判定されて出荷されることになる。
【特許文献１】特開平０５−０７４８７８号公報
【特許文献２】特開昭５８−２１５０４９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかし、上述の第１の多工程試験方法及び第２の多工程試験方法のいずれの場合にも問題があり、例えば、第１の多工程試験方法の場合には、不良品のみの再試験で良いものの、次工程の試験を全てのチップに対して行う必要があるとともに、試験結果の重合わせが必要になるので、多大の試験時間を必要とする問題がある。
【００１９】
一方、第２の多工程試験方法の場合には、次工程の試験は前工程における良品に対してのみ実施するので試験時間が削減されるが、再試験工程では不良チップに対して再試験を行った場合には図７で説明した誤良品の問題が発生するため、試験結果の重合わせを行うか或いは良品チップに対しても再試験を行う必要があるので、この再試験のための試験時間が増大するという問題がある。
【００２０】
したがって、本発明は、現在の試験装置の具備する機械的構成のままで再試験工程を伴う多工程試験に要する時間を大幅に低減することを目的とする。
【課題を解決するための手段】
【００２１】
ここで図１を参照して、本発明における課題を解決するための手段を説明する。
図１参照
上記課題を解決するために、本発明は、多工程試験方法であって、複数のチップからなる被試験基板に対して前試験工程を実施する工程、前試験工程において不良品と判定したチップの試験項目を他の試験項目に変換して、次試験工程のデータを作成する工程、データに基づき、前試験工程において良品と判定したチップのみに対して次試験工程を実施する工程を有することを特徴とする。
【００２２】
このように、前試験工程において不良品と判定したチップの試験項目を他の試験項目に変換する工程を設けることによって、前試験工程において不良品と判定したチップに対して再試験が実施されることがないので、次試験工程において不良品と判定したチップのみに対して不良品と判定した試験項目に関する再試験を行うことが可能になり、多工程試験に要する時間を大幅に低減することができる。
なお、「試験項目」とは、狭義の「試験項目」だけではなく「試験項目に対応する試験結果」も含むものである。
【００２３】
この場合、全ての場合に再試験を行うと再試験に要する時間が長大になるので、次試験工程において不良品と判定したチップのみ再試験を行う工程の前に、次試験工程において不良品と判定したチップに対する再試験の要否を判定する工程を設けることが望ましく、それによって、再試験に要する時間を低減することができる。
【００２４】
また、次試験工程において不良品と判定したチップに対する再試験の要否の判定においては、次試験工程において不良品と判定したチップの比率が低い場合には再試験を行わずに不良品としてそのまま廃棄したほうがコスト上効率的であるので、次試験工程において不良品と判定したチップの比率が予め定めた比率を上回った場合に要と判定することが望ましい。
【００２５】
また、前試験工程において不良品と判定したチップの試験項目を他の試験項目に変換する工程において、他の試験項目を被試験基板に対して予定している試験項目以外の試験項目としても良いし、或いは、被試験基板に対して実施する試験項目であって、且つ、再試験を行う可能性のない試験項目、例えば、周波数特性試験等の試験項目としても良く、この変換によって、前試験工程において不良品と判定したチップに対して再試験が実施されることがないので、誤良品が発生することがない。
【００２６】
また、この変換によって誤良品が発生することがないので、前試験工程における試験結果と次工程における試験結果とを重ね合わせる必要がなく、前試験工程において不良品と判定したチップと再試験において不良品と判定したチップをそのまま最終的な不良品と判定する工程を設ければ良い。
【００２７】
また、複数のチップからなる被試験基板に対して多工程の試験を行う機能を備えた多工程試験装置としては、前試験工程を実施した後に前試験工程において不良品と判定したチップの試験項目を他の試験項目に変換する試験項目変換部を具備すれば良い。
【発明の効果】
【００２８】
本発明によれば、前試験工程における良品に対してのみ次試験工程を実施するとともに、次試験工程における不良品に対してのみ再試験を行った場合にも、試験結果の重合わせを要することなく誤良品の発生を防止することができるので、現在の試験装置に備わっている機械的構成を変更することなく、試験に要する時間を大幅に低減することができる。
【発明を実施するための最良の形態】
【００２９】
図１参照  
図１は、本発明の実施の形態の多工程試験方法のフローチャートであり、まず、
ａ．工程ＰＴ1 の試験を実施し、次いで、
ｂ．工程ＰＴ1 の試験における不良チップの試験項目を、他の発生頻度が非常に低い試験項目における不良、或いは、多工程試験中に存在しない不良に変換して、
ｃ．次工程の工程ＰＴ2 用のデータを作成する。
【００３０】
次いで、
ｄ．工程ＰＴ2 の試験を実施し、次いで、試験結果に基づいて、
ｅ．再試験の必要性を判定する。
この再試験の必要性の判定は、不良品の発生率で決定するものであり、例えば、不良品の発生率が１％以上であった場合には、再試験の必要性ありとして再試験を行い、不良品の発生率が１％未満であった場合には、再試験の必要性ないとして再試験を行わない。
【００３１】
次いで、判定の結果、
ｆ．再試験の必要がない場合には、次の工程ＰＴ3 に進み、一方、
ｇ．再試験の必要がある場合には、工程ＰＴ2 の不良品のみに再試験を実施したのち、次の工程ＰＴ3 に進む。
【００３２】
以上の工程を必要な試験工程数のみ繰り返したのち、多工程試験を終了し、各試験工程において再試験の結果も不良品と判定したチップを廃棄して、良品と判定されたチップのみを実装工程へと送り出す。
なお、必要な試験工程数は、通常の半導体製品の場合には、３乃至５工程程度であり、試験工程を増やすと、押圧破壊等の試験起因の不良が発生しやすくなる。
【実施例１】
【００３３】
次に、図２乃至図４を参照して本発明の実施例１の多工程試験方法を説明するが、まず、図２及び図３を参照して、本発明の実施例１の多工程試験方法の基本的要部フローチャートを説明する。
図２参照  
まず、第１工程ＰＴ1 において、複数の試験項目についての試験を実施し、試験項目Ａ，Ｂ，Ｃについて不良品が発生したと仮定する。
【００３４】
次いで、第２工程ＰＴ2 における試験を実施する前に、第１工程ＰＴ1 における不良品の試験項目を、試験装置に具備されている試験項目の内の試験頻度が低く、今回の試験では実施しない試験項目に変換する。
ここでは、試験項目ＡをＡ1 に変換し、試験項目ＢをＢ1 に変換し、試験項目ＣをＣ1 に変換するとともに、良品をＮ1 に変換して試験装置に具備された記憶部に格納する。
【００３５】
図３参照  
次いで、第２工程ＰＴ2 における試験においては、第１工程ＰＴ1 における良品チップＮ1 対してのみ試験を実施し、試験の結果、試験項目Ａにおいて４個の不良品が発生した状態を示している。
【００３６】
次いで、第２工程ＰＴ2 における再試験においては、試験項目Ａのみに再試験の必要があると判定して、４個の不良品に対してのみ試験項目Ａについての再試験を行い、再試験の結果、良品と判定されたチップを救済し、再試験でも不良と判定されたチップを最終的に不良と判定する。
この時、第１工程ＰＴ1 における不良品Ａは、不良品Ａ1 に変換しているので、再試験において不良品Ａを選択する際に、第１工程ＰＴ1 における不良品Ａが選択されることがなく、第２工程ＰＴ2 における不良品Ａのみが選択されて再試験が実施される。
【００３７】
最後に、第１工程ＰＴ1 における不良品Ａ1 ，Ｂ1 ，Ｃ1 と、第２工程ＰＴ2 における再試験結果における不良品Ａの計７個のチップをそのまま不良品として廃棄することになる。
この時、第１工程ＰＴ1 における不良品Ａ，Ｂ，Ｃは、不良品Ａ1 ，Ｂ1 ，Ｃ1 に変換しているので、試験結果を重ね合わせることなく、不良品として取り出すことができる。
【００３８】
図４参照  
図４は、本発明の実施例１の多工程試験方法の全体のフローチャートであり、図２及び図３において説明した試験工程及び再試験工程を、試験工程数ｎに応じて順次繰り返して行うものであり、最終段の試験工程ＰＴn を完了することで、最終試験成績が得られる。
【００３９】
このように、本発明の実施例１においては、前試験工程における不良品の試験項目を異なった項目に変換しているので、次試験工程における不良品に対してのみ再試験を行った場合にも、試験結果の重合わせを要することなく誤良品の発生を防止することができ、現在の試験装置に備わっている機械的構成を変更することなく、プログラム上の変更だけで試験に要する時間を大幅に低減することが可能になる。
【００４０】
以上、本発明の実施例を説明してきたが、本発明は実施例に記載された構成・条件等に限られるものではなく各種の変更が可能であり、例えば、上記実施例においては再試験の必要性を不良品の発生率１％を基準としているが、基準とする発生率は任意であり、２％等に設定しても良いし、０．５％等に設定しても良いものである。
【００４１】
また、上記の実施例においては、前試験工程において不良品と判定したチップの試験項目を他の試験項目に変換する工程において、他の試験項目を被試験基板に対して予定している試験項目以外の試験項目としているが、被試験基板に対して実施する試験項目であって、且つ、再試験を行う可能性のない試験項目、例えば、周波数特性試験等の試験項目としても良いものである。
【００４２】
また、上記の実施例の説明においては、言及していないが、最終試験を終了したのち、半導体ウェーハの薄層化のための研磨処理等の工程を行っても良いものである。
【００４３】
或いは、各試験工程後に、不良品と判定されたチップに対して、冗長回路等を備えている等の場合には、レーザ照射等を行って障害回復処理を行っても良いものであり、その後に再試験を行うようにしても良い。
【００４４】
ここで、再び、図１を参照して、本発明の詳細な特徴を改めて説明する。
再び、図１参照  
（付記１）  複数のチップからなる被試験基板に対して前試験工程を実施する工程、前記前試験工程において不良品と判定したチップの試験項目を他の試験項目に変換して、次試験工程のデータを作成する工程、前記データに基き、前記前試験工程において良品と判定したチップのみに対して次試験工程を実施する工程を有することを特徴とする多工程試験方法。
（付記２）  上記次試験工程において不良品と判定したチップのみに対して前記不良品と判定した試験項目に関する再試験を行う工程を有することを特徴とする付記１記載の多工程試験方法。
（付記３）  上記次試験工程において不良品と判定したチップのみ再試験を行う工程の前に、前記次試験工程において不良品と判定したチップに対する再試験の要否を判定する工程を有することを特徴とする付記２記載の多工程試験方法。
（付記４）  上記次試験工程において不良品と判定したチップに対する再試験の要否の判定において、前記次試験工程において不良品と判定したチップの比率が予め定めた比率を上回った場合に要と判定することを特徴とする付記３記載の多工程試験方法。
（付記５）  上記前試験工程において不良品と判定したチップの試験項目を他の試験項目に変換する工程において、前記他の試験項目が、上記被試験基板に対して予定している試験項目以外の試験項目であることを特徴とする付記１乃至４のいずれか１に記載の多工程試験方法。
（付記６）  上記前試験工程において不良品と判定したチップの試験項目を他の試験項目に変換する工程において、前記他の試験項目が、上記被試験基板に対して実施する試験項目であって、且つ、上記再試験を行う可能性のない試験項目であることを特徴とする付記１乃至４のいずれか１に記載の多工程試験方法。
（付記７）  上記次試験工程において不良品と判定したチップのみ再試験を行う工程の後に、上記前試験工程において不良品と判定したチップと前記再試験において不良品と判定したチップをそのまま最終的な不良品と判定する工程を有することを特徴とする付記１乃至６のいずれか１に記載の多工程試験方法。
（付記８）  複数のチップからなる被試験基板に対して多工程の試験を行う機能を備えた多工程試験装置であって、前試験工程を実施した後に前記前試験工程において不良品と判定したチップの試験項目を他の試験項目に変換する試験項目変換部を備えたことを特徴とする多工程試験装置。
【産業上の利用可能性】
【００４５】
本発明の活用例としては、半導体集積回路装置を作り込んだ半導体ウェーハの多工程試験が典型的なものであるが、試験対象は半導体ウェーハに限られるものではなく、超伝導デバイスを作り込んだウェーハ、薄膜磁気ヘッドを作り込んだアルチックウェーハ或いは光機能素子を作り込んだ強誘電体ウェーハ等の各種の電子デバイスを作り込んだウェーハの多工程試験にも適用されるものである。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施の形態の多工程試験方法のフローチャートである。
【図２】本発明の実施例１の多工程試験方法の途中までの基本的要部フローチャートである。
【図３】本発明の実施例１の多工程試験方法の図２以降の基本的要部フローチャートである。
【図４】本発明の実施例１の多工程試験方法の全体のフローチャートである。
【図５】第１の多工程試験方法のフローチャートである。
【図６】第２の多工程試験方法のフローチャートである。
【図７】第２の多工程試験方法において再試験を不良チップに対してのみ行った場合のフローチャートである。
【図１】
2008270523.tif 000003
【図２】
2008270523.tif 000004
【図３】
2008270523.tif 000005
【図４】
2008270523.tif 000006
【図５】
2008270523.tif 000007
【図６】
2008270523.tif 000008
【図７】
2008270523.tif 000009