(57)【要約】【課題】解像度制御信号入力端子がなくても解像度の切り換えが可能であり、安価で小型のイメージセンサモジュールを提供する。【解決手段】本発明の一例であるイメージセンサモジュール１は、複数の光電変換装置５１〜５ｍと、ライン同期信号を入力するとともに、解像度情報信号を入力するための信号入力端子２と、クロック信号を入力するためのクロック信号入力端子３と、信号入力端子２から入力された信号から、クロック信号に基づいて、解像度情報信号を検出する解像度情報検出手段４２と、解像度情報検出手段４２によって検出された解像度情報信号の表す解像度への設定を行うための解像度制御信号を生成し、解像度制御信号を複数の光電変換装置５１〜５ｍに出力する解像度制御信号生成手段４３とを具備する。【選択図】      図１
2008167199.tif 000002
【特許請求の範囲】
【請求項１】
複数の光電変換装置と、
ライン同期信号を入力するとともに、解像度情報信号を入力するための信号入力端子と、
クロック信号を入力するためのクロック信号入力端子と、
前記信号入力端子から入力された信号から、前記クロック信号に基づいて、前記解像度情報信号を検出する解像度情報検出手段と、
前記解像度情報検出手段によって検出された前記解像度情報信号の表す解像度への設定を行うための解像度制御信号を生成し、前記解像度制御信号を前記複数の光電変換装置に出力する解像度制御信号生成手段と
を具備するイメージセンサモジュール。
【請求項２】
請求項１記載のイメージセンサモジュールにおいて、
前記信号入力端子から入力された信号と前記クロック信号とに基づいて、前記ライン同期信号がネゲートかアサートかを検出するライン同期信号検出手段と、
前記ライン同期信号検出手段によって前記ライン同期信号のアサートが検出された場合に、前記クロック信号に基づいて、スタートパルスを生成し、前記スタートパルスを前記複数の光電変換装置のうちの第１光電変換装置に出力するスタートパルス生成手段と、
前記ライン同期信号検出手段によって前記ライン同期信号のアサートが検出された場合に、画像出力クロックを生成し、前記画像出力クロックを前記複数の光電変換装置に出力する画像出力クロック生成手段と
をさらに具備し、
前記解像度情報検出手段は、前記ライン同期信号検出手段によって前記ライン同期信号のネゲートが検出された場合に、前記信号入力端から入力された所定長の解像度情報信号を検出し、
前記ライン同期信号検出手段と前記解像度情報検出手段と前記解像度制御信号生成手段と前記スタートパルス生成手段と前記画像出力クロック生成手段とを含む信号生成手段と、前記複数の光電変換装置とは分離構造である
ことを特徴とするイメージセンサモジュール。
【請求項３】
請求項１又は請求項２記載のイメージセンサモジュールにおいて、
前記複数の光電変換装置は、ＣＭＯＳタイプのセンサチップであることを特徴とするイメージセンサモジュール。
【請求項４】
請求項１又は請求項２記載のイメージセンサモジュールにおいて、
前記複数の光電変換装置は、ＣＣＤタイプのセンサチップであることを特徴とするイメージセンサモジュール。
【請求項５】
請求項４記載のイメージセンサモジュールにおいて、
前記解像度制御信号は、ＣＣＤの設定を切り換えるためのＣＣＤ設定信号により形成されることを特徴とするイメージセンサモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置（センサチップ）を具備するイメージセンサモジュールに関する。
【背景技術】
【０００２】
特許文献１（特開２００５−２６０６５６号公報）では、複数の光電変換装置がマルチ実装される。それぞれの光電変換装置の送信端子は、次に動作を開始する光電変換装置の受信端子に接続される。特許文献１の密着型イメージセンサでは、受信端子、送信端子に加えて、クロック入力端子及びスタートパルス入力端子を持つ。特許文献１の密着型イメージセンサは、クロック入力端子に入力されるクロック信号、スタートパルス入力端子に入力されるスタートパルス、受信端子に入力される解像度情報信号を用いて、解像度制御信号を生成する解像度制御信号生成手段を有する。これにより、特許文献１の密着型イメージセンサでは、解像度制御信号を入力するために用いられるコントロール端子を別途設ける必要がない。
【特許文献１】特開２００５−２６０６５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、光電変換装置内に解像度制御信号生成手段を追加すると、光電変換装置のサイズが大きくなる。光電変換装置のチップサイズの拡大は、光電変換装置や密着イメージセンサモジュールの価格上昇の原因となる。
【０００４】
さらに、特許文献１においては、光電変換装置内においてアナログ回路で構成される光電変換部と、光電変換装置内においてロジック回路で構成される解像度制御信号生成手段とが同一のチップ内に組み込まれるため、この両ブロックを同一プロセスで形成することになる。この場合、光電変換部と解像度制御信号生成手段とのそれぞれに対してプロセスの最適化を図ることが困難となり、さらに、光電変換装置のチップサイズの拡大が必要となり、その結果、密着イメージセンサモジュールのサイズが大きくなる可能性がある。
【０００５】
光電変換装置がＣＣＤタイプの場合、解像度の切り換えのために密着イメージセンサへ供給する信号のタイミング変更が必要となる場合がある。この場合、特許文献１の記載されている構成では、密着イメージセンサに接続されるシステム側の構成が複雑化する可能性がある。
【０００６】
本発明は、解像度制御信号入力端子がなくても解像度の切り換えが可能であり、安価で小型のイメージセンサモジュールを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本願発明の一態様によれば、イメージセンサモジュールは、複数の光電変換装置と、ライン同期信号を入力するとともに、解像度情報信号を入力するための信号入力端子と、クロック信号を入力するためのクロック信号入力端子と、信号入力端子から入力された信号から、クロック信号に基づいて、解像度情報信号を検出する解像度情報検出手段と、解像度情報検出手段によって検出された解像度情報信号の表す解像度への設定を行うための解像度制御信号を生成し、解像度制御信号を複数の光電変換装置に出力する解像度制御信号生成手段とを具備する。
【発明の効果】
【０００８】
本発明においては、端子数を削減し、安価で小型のイメージセンサモジュールを実現することができる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照しながら本発明の各実施の形態について説明する。
【００１０】
（第１の実施の形態）
本実施の形態においては、ライン同期信号を入力するとともにライン同期信号がネゲートの時に解像度情報信号を入力するための信号入力端子と、クロック信号を入力するためのクロック信号入力端子とを具備し、信号入力端子から入力された解像度情報信号及びライン同期信号と、クロック信号入力端子から入力されたクロック信号とに基づいて、スタートパルス、解像度制御信号（解像度設定信号）、画像出力クロックを生成するイメージセンサモジュールについて説明する。
【００１１】
図１は、本実施の形態に係るイメージセンサモジュールの構成の一例を示すブロック図である。イメージセンサモジュール１は、例えば、ＣＭＯＳタイプの密着イメージセンサモジュールである。
【００１２】
図２は、本実施の形態に係るイメージセンサモジュール１で扱われる各種信号の一例を示すタイミングチャートである。本実施の形態において、ライン同期信号は、Highアクティブとしている。
【００１３】
イメージセンサモジュール１は、信号入力端子２、クロック信号入力端子３、信号生成部４、光電変換装置５１〜５ｍを具備する。
【００１４】
信号入力端子２は、ライン同期信号を受ける。また、信号入力端子２は、ライン同期信号のネゲート時に、解像度情報信号を受ける。
【００１５】
クロック信号端子３は、クロック信号を受ける。
【００１６】
本実施の形態において、クロック信号は、パルスのHighとLowが一定周期で切り替わる基本信号である。本実施の形態に係るイメージセンサモジュール１は、ライン同期信号のアサートが検出された場合に、対応する光電変換装置５１〜５ｍから順次画像出力信号を出力するとする。
【００１７】
信号生成部４は、外部システムから、信号入力端子２経由で、ライン同期信号を入力し、ライン同期信号のネゲート時に、解像度情報信号を入力する。信号生成部４は、外部システムから、クロック信号入力端子３経由で、クロック信号を入力する。
【００１８】
信号生成部４は、ライン同期信号検出部４１、解像度情報検出部４２、解像度制御信号生成部４３、スタートパルス生成部４４、画像出力クロック生成部４５を具備し、ライン同期信号、解像度情報信号、クロック信号に基づいて、解像度制御信号、スタートパルス、解像度制御信号、画像出力クロックを生成する。
【００１９】
ライン同期信号検出部４１は、信号入力端子２から入力された信号と、クロック信号とに基づいて、ライン同期信号がネゲートかアサートかを検出する。
【００２０】
解像度情報検出部４２は、ライン同期信号検出部４１によってライン同期信号のアサートが検出された場合に、解像度情報信号の待ち受け状態となり、信号入力端子２から入力された所定長の解像度情報信号を検出する。
【００２１】
解像度制御信号生成部４３は、解像度情報検出部４２によって検出された解像度情報信号の示す解像度に光電変換装置５１〜５ｍを設定するための解像度制御信号を生成し、解像度制御信号を光電変換装置５１〜５ｍに出力する。
【００２２】
スタートパルス生成部４４は、例えば、ライン同期信号検出部４１によってライン同期信号のアサートが検出された場合に、クロック信号の１クロックを抽出してスタートを表すスタートパルスを生成し、スタートパルスを、光電変換装置５１〜５ｍのうち最初に画像出力信号を出力する第１光電変換装置５１に出力する。
【００２３】
画像出力クロック生成部４５は、例えば、ライン同期信号検出部４１によってライン同期信号のアサートが検出された場合に、クロック信号に基づいて光電変換装置５１〜５ｍに対する画像出力クロックを生成し、画像出力クロックを光電変換装置５１〜５ｍに出力する。
【００２４】
光電変換装置５１〜５ｍの解像度は、解像度制御信号に応じて設定される。
【００２５】
第１光電変換装置５１は、スタートパルスを入力し、画像出力クロックがHighの場合に、自己の保有する画像出力信号を外部システムに出力し、切り替え信号を次の光電変換装置５２に出力する。
【００２６】
光電変換装置５２は、前の光電変換装置５１から切り替え信号を入力し、画像出力クロックがHighの場合に、自己の保有する画像出力信号を出力し、切り替え信号を次の光電変換装置５３に出力する。
【００２７】
光電変換装置５３から光電変換装置５ｍ−１まで、光電変換装置５２と同様の動作が、順次実行される。
【００２８】
最後の光電変換装置５ｍは、前の光電変換装置５ｍ−１から切り替え信号を入力し、画像出力クロックがHighの場合に、自己の保有する画像出力信号を出力する。
【００２９】
図３は、本実施の形態に係るイメージセンサモジュール１における信号生成部４の動作の一例を示すフローチャートである。
【００３０】
図４は、解像度情報信号とライン同期信号とクロック信号との関係の一例を示すタイミングチャートである。
【００３１】
なお、図３及び図４において、Ｘ、Ｙ、Ｚ、ｎは予め設定されている整数とする。
【００３２】
ステップＳ１において、ライン同期信号検出部４１は、信号入力端子２から入力される信号を、入力クロックでサンプリングし、信号検出を行う。そして、ライン同期信号検出器４１は、信号入力端子２から連続Ｘ回Lowの信号を入力したか、判断する。
【００３３】
連続Ｘ回のLowを入力していない場合、信号入力端子２から連続Ｘ回のLowを入力するまで待ち状態となる。
【００３４】
信号入力端子２から連続Ｘ回のLowを入力した場合、ステップＳ２において、ライン同期信号検出部４１は、ライン同期信号のネゲートを検出する。
【００３５】
外部システム側は、ライン同期信号のネゲート後、（Ｘ＋Ｙ）クロック時間経過した後に、クロックに同期して解像度情報を信号生成部に受信させるためにHighとLowとを連続して送信し、そのまま続けてｎ bitの解像度情報信号を送信する。
【００３６】
ステップＳ３において、解像度情報検出部４２は、ライン同期信号のネゲート後に解像度情報の待ち受け状態となる。
【００３７】
ステップＳ４において、解像度情報検出部４２は、信号入力端子２からHighとLowの信号を連続して入力したか、判断する。
【００３８】
HighとLowの信号を連続して入力していない場合、信号入力端子２からHighとLowの信号を連続して入力するまで待ち状態となる。
【００３９】
信号入力端子２からHighとLowの信号を連続して入力した場合、ステップＳ５において、解像度情報検出部４２は、信号入力端子からｎ bitのシリアルデータの先頭を検出し、そのまま続けて解像度情報を受信する。
【００４０】
ステップＳ６において、解像度制御信号生成部４３は、ｎ bitの解像度情報信号の示す解像度となるように光電変換装置５１〜５ｍの解像度を設定するための解像度制御信号を生成し、解像度制御信号を光電変換装置５１〜５ｍに出力する。
【００４１】
ステップＳ７において、ライン同期信号検出部４１は、ライン同期信号のアサートの待ち受け状態となり、信号入力端子２から入力される信号を入力クロックでサンプリングし、信号検出を行う。そして、ライン同期信号検出部４１は、信号入力端子２から連続Ｚ回Highの信号を入力したか、判断する。
【００４２】
連続Ｚ回のHighを入力していない場合、信号入力端子２から連続Ｚ回のHighを入力するまで待ち状態となる。
【００４３】
信号入力端子２から連続Ｚ回のHighを入力した場合、ステップＳ８において、ライン同期信号検出部４１は、ライン同期信号のアサートを検出する。
【００４４】
ステップＳ９において、スタートパルス生成部４４は、クロック信号に基づいて作成されたスタートパルスを第１光電変換装置５１に出力し、画像出力クロック生成部４５は、画像出力クロックを光電変換装置５１〜５ｍに出力する。
【００４５】
以上説明した本実施の形態においては、解像度情報信号を入力するための端子を設ける必要がなく、高速化にも対応できる多数解像度切替機能を実現しつつ、安価で小型のイメージセンサモジュール１を提供できる。
【００４６】
本実施の形態においては、信号生成部４と光電変換装置５１〜５ｍとを別構成とすることにより、デバイスの小型化とコストダウンを行うことができる。
【００４７】
本実施の形態において、信号生成部４は、ロジック回路で構成可能であるため、ロジックＬＳＩと同じプロセスで容易かつ安価に製造することができ、容易にプロセスの最適化を行うことができる。
【００４８】
さらに、本実施の形態においては、外部システム側の構成が複雑化することも防止できる。
【００４９】
（第２の実施の形態）
本実施の形態において、上記第１の実施の形態で説明した部分と同様の部分については、同様の符号を付して説明を省略するか、簡単に説明し、ここでは、異なる部分について詳しく説明する。
【００５０】
図５は、本実施の形態に係るイメージセンサモジュールの構成の一例を示すブロック図である。イメージセンサモジュール６は、例えば、ＣＣＤタイプの密着イメージセンサモジュールである。
【００５１】
図６は、本実施の形態に係るイメージセンサモジュール６で扱われる各種信号の一例を示すタイミングチャートである。
【００５２】
イメージセンサモジュール６は、信号入力端子２、クロック信号入力端子３、信号生成部７、光電変換装置８１〜８ｍを具備する。
【００５３】
信号生成部７は、外部システムから、信号入力端子２経由で、ライン同期信号を入力し、ライン同期信号のネゲート時に、解像度情報信号を入力する。信号生成部７は、外部システムから、クロック信号入力端子３経由で、クロック信号を入力する。
【００５４】
信号生成部７は、ライン同期信号検出部４１、解像度情報検出部４２、スタートパルス生成部４４、画像出力クロック生成部４５に加えて、ＳＨパルス生成部７１、ＣＣＤ設定信号生成部７２を具備し、ライン同期信号、解像度情報信号、クロック信号に基づいて、ＳＨパルス、スタートパルス、ＣＣＤ設定信号、画像出力クロックを生成する。
【００５５】
本実施の形態において、ＳＨパルス、スタートパルス、ＣＣＤ設定信号、画像出力クロックは、ＣＣＤ駆動に必要な信号である。本実施の形態においては、ＣＣＤ設定信号の状態を切り換えることにより、光電変換装置８１〜８ｍの解像度を切り換え可能であるとする。すなわち、本実施の形態において、第１転送クロック、第２転送クロック、ＲＳパルスを含むＣＣＤ設定信号は、光電変換装置８１〜８ｍの解像度を制御する解像度制御信号を形成する。
【００５６】
ＳＨパルス生成部７１は、ライン同期信号検出部４１によって検出されたライン同期信号と、クロック信号とに基づいて、ＳＨパルスを生成し、ＳＨパルスを光電変換装置８１〜８ｍに出力する。例えば、ＳＨパルス生成部７１は、ライン同期信号がHighからLowに変化し、その後クロックがＡ個カウントされた場合に、ＳＨパルスをLowからHighに変化させ、さらにその後クロックがＢ個カウントされた場合に、ＳＨパルスをHighからLowに変化させる。ＳＨパルスは、フォトダイオードからシフトレジスタに電荷を移動させるタイミングを表す。
【００５７】
ＣＣＤ設定信号生成部７２は、ライン同期信号検出部４１によってライン同期信号のアサートが検出された場合に、クロック信号に基づいて、ＣＣＤ設定信号を生成し、ＣＣＤ設定信号を光電変換装置８１〜８ｍに出力する。例えば、ＣＣＤ設定信号生成部７２は、解像度情報検出部４２によって検出された解像度情報信号に応じて、クロック信号をディレイ装置で遅延させた遅延クロック信号を生成し、ライン同期信号検出部４１によってライン同期信号のアサートが検出されている状態において、クロック信号と遅延クロック信号との論理積を求めるなどの手法により、第１転送クロック、第２転送クロック、及びＲＳパルスを生成し、第１転送クロック、第２転送クロック、及びＲＳパルスを光電変換装置５１〜５ｍに出力する。
【００５８】
本実施の形態においては、解像度情報信号の示す解像度に応じて、第１転送クロック、第２転送クロック及びＲＳパルスが生成される。光電変換装置８１〜８ｍの解像度は、第１転送クロック、第２転送クロック及びＲＳパルスの例えばパルス幅やタイミングの状態により設定される。
【００５９】
光電変換装置８１〜８ｍは、スタートパルス、切り替え信号、画像出力クロックにしたがって、光電変換装置８１から光電変換装置８ｍの順に、画像出力信号を出力する。
【００６０】
図７は、本実施の形態に係るイメージセンサモジュール６における信号生成部７の動作の一例を示すフローチャートである。
【００６１】
ステップＴ１からステップＴ５までは、第１の実施の形態に係るステップＳ１からステップＳ５までと同様である。
【００６２】
ステップＴ６において、ＣＣＤ設定信号生成部７２は、ｎ bitの解像度情報信号の示す解像度となるように光電変換装置５１〜５ｍの解像度を設定するためのＣＣＤ設定信号を決定する。
【００６３】
また、本実施の形態においては、ライン同期信号のネゲートが検出されてからアサートが検出されるまでの間、すなわち、ステップＴ２の後からステップＴ６が終了するまでのいずれかのタイミングで、ＳＨパルス生成部７１が、ＳＨパルスを生成し、ＳＨパルスを光電変換装置８１〜８ｍに出力する（ステップＴ１０）。
【００６４】
ステップＴ７及びステップＴ８は、第１の実施の形態に係るステップＳ７及びステップＳ８と同様である。
【００６５】
ステップＴ９において、スタートパルス生成部４４は、クロック信号に基づいて作成されたスタートパルスを第１光電変換装置５１に出力し、ＣＣＤ設定信号生成部７２は、決定された状態のＣＣＤ設定信号を光電変換装置５１〜５ｍに出力し、画像出力クロック生成部４５は、画像出力クロックを光電変換装置５１〜５ｍに出力する。
【００６６】
以上説明した本実施の形態では、解像度情報信号を入力するための端子を設ける必要がなく、高速化にも対応できる多数解像度切替機能を実現しつつ、安価で小型のＣＣＤタイプのイメージセンサモジュール６を実現できる。また、信号生成部７と光電変換装置８１〜８ｍとを別構成とすることにより、デバイスの小型化とコストダウンを行うことができる。
【００６７】
さらに、本実施の形態において、信号生成部７は、すべて、ロジック回路と、ＰＬＬ等を用いたクロック逓倍回路で構成可能であるため、ロジックＬＳＩと同じプロセスで容易かつ安価に製造することができ、容易にプロセスの最適化を行うことができる。
【００６８】
さらに、本実施の形態においては、外部システム側の構成が複雑化することも防止できる。
【００６９】
上記各実施の形態は、上記の構成そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。
【図面の簡単な説明】
【００７０】
【図１】本発明の第１の実施の形態に係るイメージセンサモジュールの構成の一例を示すブロック図。
【図２】第１の実施の形態に係るイメージセンサモジュールで扱われる各種信号の一例を示すタイミングチャート。
【図３】第１の実施の形態に係るイメージセンサモジュールにおける信号生成部の動作の一例を示すフローチャート。
【図４】解像度情報信号とライン同期信号とクロック信号との関係を一例を示すタイミングチャート。
【図５】本発明の第２の実施の形態に係るイメージセンサモジュールの構成の一例を示すブロック図。
【図６】第２の実施の形態に係るイメージセンサモジュールで扱われる各種信号の一例を示すタイミングチャート。
【図７】第２の実施の形態に係るイメージセンサモジュールにおける信号生成部の動作の一例を示すフローチャート。
【符号の説明】
【００７１】
１、６…イメージセンサモジュール、２…信号入力端子、３…クロック信号端子、４，７…信号生成部、４１…ライン同期信号生成部、４２…解像度情報検出部、４３…解像度制御信号生成部、４４…スタートパルス生成部、４５…画像出力クロック生成部、７１…ＳＨパルス生成部、７２…ＣＣＤ設定信号生成部、５１〜５ｍ，８１〜８ｍ…光電変換装置
【図１】
2008167199.tif 000003
【図２】
2008167199.tif 000004
【図３】
2008167199.tif 000005
【図４】
2008167199.tif 000006
【図５】
2008167199.tif 000007
【図６】
2008167199.tif 000008
【図７】
2008167199.tif 000009