(57)【要約】【課題】半導体膜の膜質が不安定になるのを抑制することが可能な半導体膜の製造方法を提供する。【解決手段】この半導体膜の製造方法は、半導体の材料ガスを導入する工程と、材料ガスによる雰囲気の圧力を所定の圧力に調圧する工程と、雰囲気の圧力を所定の圧力に調圧した後、触媒線４を所定の温度以上に加熱する工程と、加熱した触媒線４により材料ガスを分解して半導体膜１０を形成する工程とを備えている。【選択図】図１
2008270572.tif 000002
【特許請求の範囲】
【請求項１】
半導体の材料ガスを導入する工程と、
前記材料ガスによる雰囲気の圧力を所定の圧力に調圧する工程と、
前記雰囲気の圧力を前記所定の圧力に調圧した後、触媒線を所定の温度以上に加熱する工程と、
加熱した前記触媒線により前記材料ガスを分解して半導体膜を形成する工程とを備える、半導体膜の製造方法。
【請求項２】
前記材料ガスは、非材料ガスにより希釈されている、請求項１に記載の半導体膜の製造方法。
【請求項３】
前記半導体膜を形成した後、前記材料ガスを排気する工程と、
前記材料ガスが実質的に排気された後、前記所定の温度以上に加熱されている触媒線への加熱を停止する工程とをさらに備える、請求項１または２に記載の半導体膜の製造方法。
【請求項４】
半導体の材料ガスを導入する工程と、
前記材料ガスによる雰囲気の圧力を所定の圧力に調圧する工程と、
前記雰囲気の圧力を前記所定の圧力に調圧した後、触媒線を所定の温度以上に加熱する工程と、
加熱した前記触媒線により前記材料ガスを分解して光電変換層として機能する半導体膜を形成する工程とを備える、光起電力素子の製造方法。
【請求項５】
前記材料ガスは、非材料ガスにより希釈されている、請求項４に記載の光起電力素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体膜の製造方法および光起電力素子の製造方法に関し、特に、触媒線により材料ガスを分解して半導体膜を形成する工程を備える半導体膜の製造方法および光起電力素子の製造方法に関する。
【背景技術】
【０００２】
従来、触媒線により材料ガスを分解して半導体膜を形成する工程を備える半導体膜の製造方法が知られている（たとえば、特許文献１参照）。
【０００３】
上記特許文献１では、触媒体（触媒線）に電力が供給されることにより材料ガスの熱分解温度以上に加熱された触媒体に、シラン（ＳｉＨ４）などのシリコン化合物のガス（材料ガス）と水素（Ｈ２）などの他の物質のガスとの混合ガスが導入されることによって、シリコン化合物が分解されるとともに、基板の表面上にシリコン膜（半導体膜）が形成される。
【０００４】
【特許文献１】特許第３４５３２１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１では、シリコン膜（半導体膜）を形成する際の、触媒体（触媒線）への電力の供給を開始する（加熱を開始する）タイミングと、材料ガスを導入するタイミングとについては開示されていない。また、一般的には、加熱を開始するタイミングと、材料ガスを導入するタイミングとは同時に行われている。この場合には、材料ガスを導入してから材料ガスによる雰囲気の圧力が安定するまでに一定の時間を要するため、半導体膜の形成初期において、材料ガスによる雰囲気の圧力が安定しない状態で半導体膜が形成される。この場合、材料ガスによる雰囲気の圧力が安定しない状態で形成された半導体膜は、膜質が不安定になるという問題点がある。
【０００６】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、半導体膜の膜質が不安定になるのを抑制することが可能な半導体膜の製造方法および光起電力素子の製造方法を提供することである。
【課題を解決するための手段および発明の効果】
【０００７】
この発明の第１の局面による半導体膜の製造方法は、半導体の材料ガスを導入する工程と、材料ガスによる雰囲気の圧力を所定の圧力に調圧する工程と、雰囲気の圧力を所定の圧力に調圧した後、触媒線を所定の温度以上に加熱する工程と、加熱した触媒線により材料ガスを分解して半導体膜を形成する工程とを備えている。
【０００８】
この第１の局面による半導体膜の製造方法では、上記のように、雰囲気の圧力を所定の圧力に調圧した後、触媒線を所定の温度以上に加熱する工程と、加熱した触媒線により材料ガスを分解して半導体膜を形成する工程とを設けることによって、雰囲気の圧力が安定した状態で半導体膜の形成を開始することができるので、雰囲気の圧力が不安定な状態で半導体膜が形成されるのを抑制することができる。これにより、半導体膜の膜質が不安定になるのを抑制することができる。
【０００９】
上記構成において、好ましくは、材料ガスは、非材料ガスにより希釈されている。
【００１０】
上記構成において、好ましくは、半導体膜を形成した後、材料ガスを排気する工程と、材料ガスが実質的に排気された後、所定の温度以上に加熱されている触媒線への加熱を停止する工程とをさらに備えている。
【００１１】
この発明の第２の局面による半導体膜の製造方法は、半導体の材料ガスを導入する工程と、材料ガスによる雰囲気の圧力を所定の圧力に調圧する工程と、雰囲気の圧力を所定の圧力に調圧した後、触媒線を所定の温度以上に加熱する工程と、加熱した触媒線により材料ガスを分解して光電変換層として機能する半導体膜を形成する工程とを備えている。
【００１２】
この第２の局面による半導体膜の製造方法では、上記のように、雰囲気の圧力を所定の圧力に調圧した後、触媒線を所定の温度以上に加熱する工程と、加熱した触媒線により材料ガスを分解して光電変換層として機能する半導体膜を形成する工程とを設けることによって、雰囲気の圧力が安定した状態で、半導体膜の形成を開始することができるので、雰囲気の圧力が不安定な状態で半導体膜が形成されるのを抑制することができる。これにより、光電変換層として機能する半導体膜の膜質が不安定になるのを抑制することができるので、安定した性能を有する光起電力素子を製造することができる。
【００１３】
上記構成において、好ましくは、材料ガスは、非材料ガスにより希釈されている。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を具体化した実施形態を図面に基づいて説明する。
【００１５】
（第１実施形態）
図１は、触媒線ＣＶＤ装置の構成を示す概略図である。まず、図１を参照して、本発明の第１実施形態による半導体膜の製造に用いられる触媒線ＣＶＤ装置の構成を説明する。
【００１６】
図１に示すように、触媒線ＣＶＤ装置は、反応室１と、反応室１内に材料ガスおよび調圧ガスを供給するためのガス供給部２と、直流電源３に接続された触媒線４と、排気バルブ５と、半導体膜１０が形成される下地２０を設置するための設置部６と、設置部６に設置された下地２０を加熱するためのヒータ７とを備えている。
【００１７】
触媒線４は、タングステン（Ｗ）からなる。また、触媒線４は、直流電源３により通電されることによって、加熱されるように構成されている。また、反応室１内の気体は、真空ポンプ（図示せず）により排気可能であり、排気バルブ５によって排気通路を開閉するように構成されている。
【００１８】
次に、図１を参照して、本発明の第１実施形態による半導体膜の製造方法について説明する。なお、第１実施形態では、半導体膜１０として水素化されたアモルファスシリコン膜を下地２０上に形成する例を説明する。アモルファスシリコン膜の製造条件の一例を以下の表１に示す。
【００１９】
【表１】
2008270572.tif 000003
表１に示すように、アモルファスシリコン膜を形成する際には、約０．５ｍｍの線径を有するタングステンからなる触媒線４が用いられる。この触媒線４が設置された触媒線ＣＶＤ装置の設置部６に下地２０が設置される。この状態で、アモルファスシリコン膜の成膜を開始する。第１実施形態のアモルファスシリコン膜の製造プロセスを以下の表２に示す。
【００２０】
【表２】
2008270572.tif 000004
第１実施形態による半導体膜の製造方法によりアモルファスシリコン膜を形成する際には、まず、表１に示すように、下地２０をヒータ７により約２００℃に加熱した状態で、表２に示すように、アモルファスシリコン膜（半導体膜１０）の材料となるＳｉＨ４からなる材料ガスをガス供給部２から反応室１内に導入する。ＳｉＨ４からなる材料ガスは、Ｈ２からなる非材料ガスにより希釈されている。表１に示すように、ＳｉＨ４およびＨ２は、それぞれ、流量が約５００ｓｃｃｍおよび約１０００ｓｃｃｍの条件で導入される。その後、本発明では、材料ガスの調圧が行われる。すなわち、表１に示すように、圧力が約３Ｐａ（ＳｉＨ４の分圧およびＨ２の分圧がそれぞれ約１Ｐａおよび約２Ｐａ）となるように圧力が調整される。その後、表２に示すように、直流電源３により触媒線４への通電が行われることにより、触媒線４の温度が約１７００℃になるように触媒線４の加熱が行われる。
【００２１】
そして、約１７００℃に加熱された触媒線４と、反応室１内のＳｉＨ４からなる材料ガスとが接触する。これにより、約１７００℃に加熱された触媒線４によりＳｉＨ４が分解されるとともに、分解種が下地２０上に堆積されて、下地２０上に水素化されたアモルファスシリコン膜（半導体膜１０）が形成される。
【００２２】
また、表２に示すように、水素化されたアモルファスシリコン膜が形成された後、排気バルブ５を開いて真空ポンプ（図示せず）により反応室１内を排気する。そして、反応室１内の材料ガス（ＳｉＨ４）が実質的に排気された後、直流電源３による触媒線４への通電を停止する。これにより、材料ガスが実質的に排気された状態で、触媒線４の温度を低下させる。このようにして、第１実施形態によるアモルファスシリコン膜（半導体膜１０）の成膜が終了する。
【００２３】
第１実施形態では、上記のように、雰囲気の圧力を約３Ｐａに調圧した後、触媒線４を約１７００℃に加熱し、加熱した触媒線４によりＳｉＨ４からなる材料ガスを分解して半導体膜１０を形成することによって、雰囲気の圧力が安定した状態で、半導体膜１０の形成を開始することができるので、雰囲気の圧力が不安定な状態で半導体膜１０が形成されるのを抑制することができる。これにより、半導体膜１０の膜質が不安定になるのを抑制することができる。
【００２４】
また、ＳｉＨ４からなる材料ガスを、Ｈ２からなる非材料ガスにより希釈することによって、約３Ｐａの雰囲気の圧力（材料ガスおよび非材料ガスの合計圧力）で調圧する場合に、材料ガスの分圧を約１Ｐａと小さくすることができる。これにより、材料ガスを非材料ガスにより希釈しない場合と比較して、少ない材料ガスを用いて反応室１内を約３Ｐａに調圧することができる。ＳｉＨ４からなる材料ガスを導入した状態で触媒線４の加熱を開始すると、触媒線４の温度が約１７００℃になるまでに一定の時間を要するため、触媒線４の加熱を開始した直後では、約１７００℃未満の触媒線４とＳｉＨ４からなる材料ガスとが接触する。この時、十分に加熱されていない状態（約１７００℃未満）の触媒線４上にはＳｉＨ４からなる材料ガスが滞在し易いので、タングステン（Ｗ）からなる触媒線４とＳｉＨ４からなる材料ガスとの化合物（タングステンシリサイド）が触媒線４の表面に形成される場合がある。第１実施形態では、比較的少ない量のＳｉＨ４からなる材料ガスを用いて反応室１内を約３Ｐａに調圧しているので、ＳｉＨ４の量が少ない分、触媒線４の表面にシリサイドが形成されるのを抑制することができる。これにより、この化合物に起因して触媒線４の抵抗率が変化するのを抑制することができるので、触媒線４の温度の制御が困難になるのを抑制することができる。
【００２５】
また、第１実施形態では、上記のように、半導体膜１０を形成した後、材料ガスの排気を行い、材料ガス（ＳｉＨ４）が実質的に排気された後、約１７００℃に加熱されている触媒線４への加熱を停止することによって、触媒線４の温度が約１７００℃よりも低下した状態で、触媒線４とＳｉＨ４とが接触するのを抑制することができる。これにより、アモルファスシリコン膜（半導体膜１０）の製造プロセスの終了時に、タングステン（Ｗ）からなる触媒線４とＳｉＨ４からなる材料ガスとの化合物（タングステンシリサイド）が形成されるのを抑制することができる。したがって、上記と同様に、触媒線４の温度の制御が困難になるのを抑制することができる。
【００２６】
（第２実施形態）
図２は、本発明による半導体膜の製造方法により製造される薄膜系の光起電力素子を示す断面図である。第２実施形態では、上記第１実施形態による半導体膜の製造方法を用いて、薄膜系の光起電力素子１００を製造した例を説明する。まず、図２を参照して、本発明による半導体膜の製造方法により製造される薄膜系の光起電力素子１００の構造を説明する。
【００２７】
図２に示すように、光起電力素子１００は、基板１０１と、表面電極層１０２と、光電変換層１０３と、裏面電極層１０４とを備えている。
【００２８】
基板１０１は、絶縁性表面を有するとともに、透光性を有するガラスからなる。また、基板１０１の上面上には、表面電極層１０２が形成されている。この表面電極層１０２は、導電性および透光性を有する酸化錫（ＳｎＯ２）などのＴＣＯからなる。
【００２９】
また、表面電極層１０２の上面上に、ｐｉｎ型のアモルファスシリコン系半導体からなる光電変換層１０３が形成されている。このｐｉｎ型のアモルファスシリコン系半導体からなる光電変換層１０３は、ｐ型水素化アモルファスシリコンカーバイド（ａ−ＳｉＣ：Ｈ）層１０３ａ（以下、ｐ層１０３ａ）と、ｉ型水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）層１０３ｂ（以下、ｉ層１０３ｂ）と、ｎ型水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）層１０３ｃ（以下、ｎ層１０３ｃ）とにより構成されている。
【００３０】
また、光電変換層１０３の上面上には、裏面電極層１０４が形成されている。裏面電極層１０４は、銀（Ａｇ）層の表面および裏面を一対のＺｎＯ層で挟んだ構造を有する。
【００３１】
次に、図２に示した光起電力素子１００の製造プロセスを説明する。光起電力素子１００の製造プロセスとしては、まず、絶縁性表面を有する基板１０１の上面上に、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により、酸化錫からなる表面電極層１０２を形成する。
【００３２】
次に、表面電極層１０２の上面上に、触媒線ＣＶＤ法により、ｐ層（ｐ型水素化アモルファスシリコンカーバイド層）１０３ａと、ｉ層（ｉ型水素化アモルファスシリコン層）１０３ｂと、ｎ層（ｎ型水素化アモルファスシリコン層）１０３ｃとを順次形成することにより、アモルファスシリコン系半導体からなる光電変換層１０３が形成される。この時、ｐ層（ｐ型水素化アモルファスシリコンカーバイド層）１０３ａを透明導電膜からなる表面電極層１０２上に形成する際、ｐ層１０３ａ上にｉ層１０３ｂを形成する際、および、ｉ層１０３ｂ上にｎ層１０３ｃを形成する際には、上記第１実施形態のように、水素（Ｈ２）により希釈された材料ガスを導入するとともに、調圧を行った後、触媒線４（図１参照）を加熱することによって、成膜が行われる。
【００３３】
その後、光電変換層１０３（ｎ層１０３ｃ）の上面上に、スパッタリング法により、銀を主成分とする金属材料層（ＺｎＯ層（上層）／Ａｇ層（中間層）／ＺｎＯ層（下層））からなる裏面電極層１０４が形成される。このようにして、薄膜系の光起電力素子１００が製造される。
【００３４】
第２実施形態では、上記のように、上記第１実施形態による半導体膜の製造方法を用いて光電変換層１０３を形成して薄膜系の光起電力素子１００を製造することによって、光電変換層１０３の膜質が不安定になるのを抑制することができる。これにより、安定した性能を有する薄膜系の光起電力素子１００を製造することができる。
【００３５】
（第３実施形態）
図３は、本発明による半導体膜の製造方法により製造されるヘテロ接合型の光起電力素子を示す断面図である。第３実施形態では、上記第１実施形態による半導体膜の製造方法を用いて、ヘテロ接合型の光起電力素子２００を製造した例を説明する。まず、図３を参照して、本発明による半導体膜の製造方法により製造されるヘテロ接合型の光起電力素子２００の構造を説明する。
【００３６】
第３実施形態による光起電力装置２００では、図３に示すように、ｎ型単結晶シリコン（ｃ−Ｓｉ）基板２０１の上面上に、光電変換層として機能するアモルファスシリコン（ａ−Ｓｉ）層２０２、表面電極層２０３が順次形成されている。表面電極層２０３は、ＩＴＯ（酸化インジウム錫）からなる透明導電膜により形成されている。アモルファスシリコン層２０２は、ｎ型単結晶シリコン基板２０１の上面上に形成された実質的に真性なｉ型アモルファスシリコン層２０２ａと、ｉ型アモルファスシリコン層２０２ａ上に形成されたボロン（Ｂ）がドープされたｐ型アモルファスシリコン層２０２ｂとによって構成されている。ｉ型アモルファスシリコン層２０２ａの厚みは、ｉ型アモルファスシリコン層２０２ａが光活性層としては実質的に発電に寄与しない小さい厚みである。
【００３７】
また、ｎ型単結晶シリコン基板２０１の裏面上には、ｎ型単結晶シリコン基板２０１の裏面に近い方から順に、光電変換層として機能するアモルファスシリコン層２０４および、裏面電極層２０５が形成されている。裏面電極層２０５は、ＩＴＯからなる透明導電膜により形成されている。また、アモルファスシリコン層２０４は、ｎ型単結晶シリコン基板２０１の裏面上に形成された実質的に真性なｉ型アモルファスシリコン層２０４ａと、ｉ型アモルファスシリコン層２０４ａの裏面上に形成されたリン（Ｐ）がドープされたｎ型アモルファスシリコン層２０４ｂとによって構成されている。また、ｉ型アモルファスシリコン層２０４ａの厚みは、ｉ型アモルファスシリコン層２０４ａが実質的に発電に寄与しない小さい厚みである。そして、ｉ型アモルファスシリコン層２０４ａ、ｎ型アモルファスシリコン層２０４ｂおよび裏面電極層２０５によって、いわゆるＢＳＦ（Ｂａｃｋ  Ｓｕｒｆａｃｅ  Ｆｉｅｌｄ）構造が構成されている。
【００３８】
次に、図３を参照して、光起電力素子２００の製造プロセスを説明する。
【００３９】
まず、洗浄したｎ型単結晶シリコン基板２０１を真空チャンバ（図示せず）内に設置した後、２００℃以下の温度条件下で、ｎ型単結晶シリコン基板２０１を加熱することによって、ｎ型単結晶シリコン基板２０１の表面に付着した水分が極力除去される。これにより、ｎ型単結晶シリコン基板２０１の表面に付着した水分中の酸素がシリコンと結合して欠陥になるのが抑制される。
【００４０】
次に、基板温度を１７０℃に保持した状態で、水素（Ｈ２）ガスを導入するとともに、ｎ型単結晶シリコン基板２０１の上面に対して水素処理が行われる。これにより、ｎ型単結晶シリコン基板２０１の上面がクリーニングされるとともに、ｎ型単結晶シリコン基板２０１の上面近傍に水素原子が吸着される。この吸着した水素原子によって、ｎ型単結晶シリコン基板２０１の上面の欠陥は不活性化（終端）される。
【００４１】
この後、ｎ型単結晶シリコン基板２０１の表面および裏面に各層が形成される。
【００４２】
具体的には、触媒線ＣＶＤ法を用いて、ｎ型単結晶シリコン基板２０１の上面上に、ｉ型アモルファスシリコン層２０２ａが形成される。この際、上記第１実施形態のように、水素（Ｈ２）により希釈された材料ガスを導入するとともに、調圧を行った後、触媒線４（図１参照）を加熱することによって、成膜が行われる。
【００４３】
続いて、触媒線ＣＶＤ法を用いて、ｉ型アモルファスシリコン層２０２ａ上に、ボロン（Ｂ）がドープされたｐ型アモルファスシリコン層２０２ｂが形成される。この際、上記第１実施形態のように、水素（Ｈ２）により希釈された材料ガスを導入するとともに、調圧を行った後、触媒線４（図１参照）を加熱することによって、成膜が行われる。
【００４４】
次に、スパッタリング法を用いて、ｐ型アモルファスシリコン層２０２ｂの上面上に、ＩＴＯ（酸化インジウム錫）からなる表面電極層２０３が形成される。
【００４５】
次に、触媒線ＣＶＤ法を用いて、ｎ型単結晶シリコン基板２０１の裏面上に、ｉ型アモルファスシリコン層２０４ａが形成される。この際、上記第１実施形態のように、水素（Ｈ２）により希釈された材料ガスを導入するとともに、調圧を行った後、触媒線４（図１参照）を加熱することによって、成膜が行われる。
【００４６】
続いて、触媒線ＣＶＤ法を用いて、ｉ型アモルファスシリコン層２０４ａの裏面上に、リン（Ｐ）がドープされたｎ型アモルファスシリコン層２０４ｂが形成される。この際、上記第１実施形態のように、水素（Ｈ２）により希釈された材料ガスを導入するとともに、調圧を行った後、触媒線４（図１参照）を加熱することによって、成膜が行われる。
【００４７】
最後に、スパッタリング法を用いて、ｎ型アモルファスシリコン層２０４ｂの裏面上に、ＩＴＯからなる裏面電極層２０５が形成される。このようにして、図３に示したヘテロ接合型の光起電力装置２００が形成される。
【００４８】
第３実施形態では、上記のように、上記第１実施形態による半導体膜の製造方法を用いてヘテロ接合型の光起電力素子２００を製造することによって、触媒線ＣＶＤ法によりヘテロ接合型の光起電力素子２００を製造する場合に、アモルファスシリコン層２０２および２０４の膜質が不安定になるのを抑制することができる。これにより、上記第２実施形態と同様に、安定した性能を有するヘテロ接合型の光起電力素子２００を製造することができる。
【００４９】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００５０】
たとえば、上記第１実施形態では、材料ガスとして、シラン（ＳｉＨ４）ガスを用いた例を示したが、本発明はこれに限らず、ジシラン（Ｓｉ２Ｈ６）またはトリシラン（Ｓｉ３Ｈ８）などの他のシラン系のガスを用いてもよいし、ＳｉＦ２またはＳｉＨ２Ｆ２などのフッ化シリコン系のガスを用いてもよい。
【００５１】
また、上記第１実施形態では、タングステン（Ｗ）からなる触媒線４を用いたが、本発明はこれに限らず、タンタル（Ｔａ）などの他の高融点材料からなる触媒線を用いてもよい。タンタルからなる触媒線を用いた場合には、タングステンからなる触媒線４を用いた場合と比較して、触媒線の表面にシリサイドが形成されるのを抑制することができる。
【００５２】
また、上記第１実施形態では、下地２０上に表１に示した成膜条件により半導体膜１０としてアモルファスシリコン膜を形成する例を示したが、本発明はこれに限らず、成膜条件を変更することにより、半導体膜１０として微結晶シリコンおよび多結晶シリコンなどの半導体膜を形成してもよい。
【００５３】
また、上記第１実施形態では、材料ガスを希釈する非材料ガスとして、水素（Ｈ２）ガスを用いた例を示したが、本発明はこれに限らず、非材料ガスとして、アルゴン（Ａｒ）ガスなどの希ガス、フッ素（Ｆ２）ガス、塩素（Ｃｌ２）ガス、窒素（Ｎ２）ガス、二酸化炭素（ＣＯ２）ガス、またはメタン（ＣＨ４）ガスなどを用いてもよい。
【００５４】
また、上記第１実施形態では、材料ガスの分圧が約１Ｐａ、非材料ガスの分圧が約２Ｐａ、合計の圧力が約３Ｐａで調圧を行った例を示したが、本発明はこれに限らず、調圧を行う際の圧力は約３Ｐａでなくてもよい。また、材料ガスの分圧は約１Ｐａ以下とすることが好ましい。
【００５５】
また、上記第１実施形態では、排気を行う際に、真空ポンプにより反応室１内のガスを真空排気する例を示したが、本発明はこれに限らず、ＳｉＨ４などの成膜種を含まないガス（Ｈ２ガス、Ａｒガスなど）を供給しながら排気してもよい。これにより、ＳｉＨ４が反応室１から排気される速度を大きくすることができる。また、成膜後は、材料ガス（ＳｉＨ４）が排気されれば良く、他のガス（Ｈ２ガスなど）は反応室１内に残留してもよい。Ｈ２ガスを残留させた場合には、触媒線４の表面に形成された化合物（シリサイド）をエッチングして除去することができる。
【００５６】
また、上記第２および第３実施形態では、それぞれ、薄膜系の光起電力素子１００およびヘテロ接合型の光起電力素子２００を製造した例を示したが、本発明はこれに限らず、触媒線ＣＶＤ法を用いて製造される半導体膜を有する光起電力素子全般に適用することができる。また、本発明は、光起電力素子を製造する場合に限らず、触媒線ＣＶＤ法を用いて製造される半導体膜を有する半導体素子全般に適用することができる。
【図面の簡単な説明】
【００５７】
【図１】本発明に用いられる触媒線ＣＶＤ装置の概略図である。
【図２】本発明により製造される薄膜系の光起電力素子を示す断面図である。
【図３】本発明により製造されるヘテロ接合型の光起電力素子を示す断面図である。
【符号の説明】
【００５８】
４  触媒線
１０  半導体膜
【図１】
2008270572.tif 000005
【図２】
2008270572.tif 000006
【図３】
2008270572.tif 000007