(57)【要約】【課題】インダクタとトランスを複合的に組付けて一体化させ、構成的に必要な部分だけで構成しかつ不要な部分を排除し、小型・軽量化を達成でき、無駄なスペースを削減できる複合型トランスを提供する。【解決手段】この複合型トランスは、トランス用コア１１と、トランス用コアに対して設けられる第１コイル１２と第２コイル１３と、第１コイルに巻回された第１および第２のインダクタ用コア１４Ａ，１４Ｂと、第２コイルに巻回された第３および第４のインダクタ用コア１４Ｃ，１４Ｄとを備える。トランス用コアと第１コイルと第２コイルとによってトランスが構成され、第１コイルと第１および第２のインダクタ用コアとによって第１インダクタが構成され、第２コイルと第３および第４のインダクタ用コアとによって第２インダクタが構成される。【選択図】図１
2008192931.tif 000002
【特許請求の範囲】
【請求項１】
第１および第２の２つのコイルと、
前記第１コイルおよび前記第２コイルが巻回されたトランス用コアと、
前記第１コイルおよび前記第２コイルのうちのいずれか１つに関連づけられた少なくとも１つのインダクタ用コアと、
を備えることを特徴とする複合型トランス。
【請求項２】
前記第１コイルおよび前記第２コイルの少なくともいずれか一方は、前記トランス用コアの少なくとも一方の側面から外側に延設され、当該コイル延設部に前記インダクタ用コアを設けたことを特徴とする請求項１記載の複合型トランス。
【請求項３】
前記第１コイルおよび前記第２コイルは前記トランス用コアの両側側面から外側へ延設されたコイル部分を有し、前記第１コイルの両側の前記コイル延設部のそれぞれに前記インダクタ用コアを設け、かつ前記第２コイルの両側の前記コイル延設部のそれぞれに前記インダクタ用コアを設けたことを特徴とする請求項２記載の複合型トランス。
【請求項４】
前記第１コイルと前記第２コイルのそれぞれは矩形リング形状に形成され、前記第１コイルと前記第２コイルの各々における対向する一対の辺部をトランス関連部分として用い、他の対向する一対の辺部をインダクタ関連部分として用いることを特徴とする請求項１〜３のいずれか１項に記載の複合型トランス。
【請求項５】
トランス用コアと、
前記トランス用コアに対して設けられる第１コイルと、
前記トランス用コアに対して設けられる第２コイルと、
前記第１コイルに巻回された第１および第２のインダクタ用コアと、
前記第２コイルに巻回された第３および第４のインダクタ用コアとを備え、
前記トランス用コアと前記第１コイルと前記第２コイルとによってトランスが構成され、前記第１コイルと第１および第２の前記インダクタ用コアとによって第１インダクタが構成され、前記第２コイルと第３および第４の前記インダクタ用コアとによって第２インダクタが構成されることを特徴とする複合型トランス。
【請求項６】
前記トランスのために設けられた前記第１コイルを前記第１インダクタのコイルとして共用し、前記トランスのために設けられた前記第２コイルを前記第２インダクタのコイルとして共用することを特徴とする請求項５記載の複合型トランス。
【請求項７】
前記トランス用コアは中央磁路部とその両側の側方磁路部とから成り、前記第１コイルと前記中央磁路部の上側位置に設けられ、前記第２コイルは前記中央磁路部の下側位置に設けられることを特徴とする請求項５記載の複合型トランス。
【請求項８】
前記第１コイルは前記トランス用コアの両側側面から外側へ延設され、当該両側のコイル延設部のそれぞれに第１および第２の前記インダクタ用コアを巻回し、前記第２コイルは前記トランス用コアの両側側面から外側へ延設され、当該両側のコイル延設部のそれぞれに第３および第４の前記インダクタ用コアを巻回したことを特徴とする請求項５記載の複合型トランス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は複合型トランスおよびそれを用いた昇降圧回路に関し、特に、１つの構造体でインダクタとトランスの機能を備え、昇降圧回路に好適な複合型トランスおよびそれを用いた昇降圧回路に関する。
【０００２】
従来より、様々な昇圧回路が提案されている（例えば、特許文献１や特許文献２）。図２２は、従来例である昇圧回路１００の回路構成図を示す。
【０００３】
図２２に示すように、昇圧回路１００は、入力側平滑コンデンサ１０２と、コイル（インダクタ）１０１と、スイッチ素子１０３と、ダイオード１０４と、出力側平滑コンデンサ１０５とを有する。入力側平滑コンデンサ１０２は、負極端子１０６と正極端子である入力端子１０７との間に接続され、出力側平滑コンデンサ１０５は、負極端子１０６と正極端子である出力端子１０８との間に接続されている。２つの負極端子１０６の間は直流基準線１１０が設けられている。入力端子１０７と出力端子１０８との間にはコイル１０１およびダイオード１０４が接続されている。スイッチ素子１０３は、コイル１０１およびダイオード１０４のノード１０９と直流基準線１１０との間に接続されている。ここで、スイッチ素子１０３は、例えば、ＭＯＳＦＥＴとバイボーラ型の両特性を有するＩＧＢＴ等のトランジスタである。スイッチ素子１０３のゲート・ソース端子に対しては、図示しない制御装置からゲート信号ＳＧ１１１が供給され、スイッチ素子１０３のオン・オフ制御が行われる。
【０００４】
入力端子１０７と負極端子１０６との間には、所定の入力電圧が印加されている。そして、スイッチ素子１０３がオンとされると、入力側平滑コンデンサ１０２に蓄電された電荷に基づきコイル１０１、スイッチ素子１０３、ノードｂ、ノードａのループで電流が流れる。この際、コイル１０１は励磁されて磁気エネルギーが蓄積される。続いてスイッチ素子１０３がオフとされると、コイル１０１に蓄積された磁気エネルギが出力側平滑コンデンサ１０５側に放出される。この結果、入力端子１０７と負極端子１０６との間の入力電圧よりも大きな出力電圧が、出力端子１０８と負極端子１０６との間に発生する。出力電圧の大きさは、入力電圧およびスイッチングデューティ等に依存する。
【０００５】
上記の昇圧回路１００では、単独のコイル１０１に磁気エネルギを一旦貯めて昇圧を行うので、磁気飽和させずに十分な磁気エネルギを蓄積させるためにコイル１０１は非常に大型で重いものとなってしまう。また、昇圧回路１００において昇圧率を上げようとすると、コイル１０１の磁気飽和の発生や昇圧率の低下を招くおそれがあった。
【０００６】
そこで、本出願人は、磁気飽和を回避しつつ、コイル（インダクタ）を小型・軽量にすることができ、昇圧率を連続的に可変可能な昇降圧型のＤＣ／ＤＣコンバータを提案した（特許文献３）。
【０００７】
図２３は、特許文献３に記載されたＤＣ／ＤＣコンバータ２００の回路構成図を示す。図２３に示すように、従来例であるＤＣ／ＤＣコンバータ２００は、インダクタＬ０とトランス（変圧器Ｔ１）とを１つずつ備えている。図２３で２２１はコアであり、２２２はダイオードである。次に、図２４および図２５に、ＤＣ／ＤＣコンバータ２００に適用可能な周知のインダクタとトランスの一例を示す。
【０００８】
図２４の（Ａ）はＤＣ／ＤＣコンバータ２００に適用可能なインダクタ２３０の斜視図であり、図２４の（Ｂ）はインダクタ２３０の模式的な平面図である。また図２５の（Ａ）はＤＣ／ＤＣコンバータ２００に適用可能なトランス２４０の斜視図であり、図２５の（Ｂ）はトランス２４０の模式的な平面図である。
【０００９】
図２４の（Ａ）と（Ｂ）に示すように、インダクタ２３０は、コア２３２と絶縁体２３４と巻線２３６を備える。巻線２３６は端子２３６ａ，２３６ｂを備える。絶縁体２３４はコア２３２と巻線２３６を絶縁している。そして、図２４の（Ａ）に示すように、巻線２３６は、コア２３２の中央部に設けられたセンターコア２３８の周りに巻かれている。
【００１０】
図２５の（Ａ）と（Ｂ）に示すように、トランス２４０は、コア２４２と巻線２４４，２４６を備える。巻線２４４，２４６はそれぞれ端子２４４ａ，２４４ｂ，２４６ａ，２４６ｂを有し、絶縁シート等によって互いに絶縁された状態でセンターコア２４８の周りに巻かれている。
【００１１】
図２４の（Ａ）に示した端子２３６ａは図２３に示した入力端子ＴＡ１に接続される。また図２５の（Ａ）に示した端子２４４ａと端子２４６ａは共に図２４の（Ａ）に示した端子２３６ｂに接続される。さらに図２５の（Ａ）に示した端子２４４ｂは図２３に示したスイッチ素子ＳＷ１に接続され、図２５の（Ａ）に示した端子２４６ｂは図２３に示したスイッチ素子ＳＷ３に接続される。
【特許文献１】特開２００３−１１１３９０号公報
【特許文献２】特開２００３−２１６２５５号公報
【特許文献３】特開２００６−１４９０５４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上記のようにＤＣ／ＤＣコンバータを構成するインダクタおよびトランスをそれぞれ別体として設ける場合、ＤＣ／ＤＣコンバータの小型化、軽量化が困難となる。また、図２４および図２５に示すような周知のインダクタ２３０、トランス２４０を使用した場合、これらではコイル（巻線）の「はみ出し部分（図２４（Ｂ）と図２５（Ｂ）の平面図においてコアからはみ出た巻線部分）」や「つなぎ部分（図２４の端子２３６ｂと図２５の端子２４４ｂ，２４６ｂとの接続部分）」の体積が大きいため、コイルを流れる電流によって生じる磁束が分散されてしまう。これは、はみ出し部分やつなぎ部分が大きいと、コイルを電流が流れる際にコアを通過する磁束が相対的に少なくなっているためである。このため、コイル体積に比して（相互）インダクタンスが低い値に止まってしまうという結果を招く。このこともＤＣ／ＤＣコンバータの小型化・軽量化を困難にする。またインダクタとトランスを接続するつなぎ部分が大きいと、その抵抗による損失で電力変換効率が低下してしまうといった問題もあった。
【００１３】
本発明は、上記の問題点に鑑みてなされたものであり、インダクタおよびトランスの両機能を備えた小型・軽量の復号型トランスおよびそれを用いた昇降圧回路を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明に係る複合型トランスおよびそれを用いた昇降圧回路は、上記目的を達成するために、次のように構成される。
【００１５】
第１の複合型トランス（請求項１に対応）は、第１および第２の２つのコイルと、第１コイルおよび第２コイルが巻回されたトランス用コアと、第１コイルおよび第２コイルのうちのいずれか１つに関連づけられた少なくとも１つのインダクタ用コアとを備えるように構成される。
【００１６】
この複合型トランスは、１つの構造体において、トランスとして機能する部分とインダクタとして機能する部分を組み込むように構成される。そのため、用意された２つのコイルを共通のコイルとして使用し、２つのコイルの各々における複数の巻線でトランスとして利用する部分とインダクタとして利用する部分とを設定する。
【００１７】
第２の複合型トランス（請求項２に対応）は、上記の構成において、好ましくは、第１コイルおよび第２コイルの少なくともいずれか一方は、トランス用コアの少なくとも一方の側面から外側に延設され、当該コイル延設部にインダクタ用コアを設けたことを特徴とする。この構成では、トランス用コアと第１コイルと第２コイルから成るトランスの基本的構造において、第１コイルまたは第２コイルにおいて上記のごときコイル延設部を設け、当該コイル延設部にインダクタ用コアを付加することで、インダクタを付加的に実現する。
【００１８】
第３の複合型トランス（請求項３に対応）は、上記の構成において、好ましくは、第１コイルおよび第２コイルはトランス用コアの両側側面から外側へ延設されたコイル部分を有し、第１コイルの両側のコイル延設部のそれぞれにインダクタ用コアを設け、かつ第２コイルの両側のコイル延設部のそれぞれにインダクタ用コアを設けたことを特徴とする。
【００１９】
第４の複合型トランス（請求項４に対応）は、上記の構成において、好ましくは、第１コイルと第２コイルのそれぞれは矩形リング形状に形成され、第１コイルと第２コイルの各々における対向する一対の辺部をトランス関連部分として用い、他の対向する一対の辺部をインダクタ関連部分として用いることを特徴とする。
【００２０】
第５の複合型トランス（請求項５に対応）は、トランス用コアと、トランス用コアに対して設けられる第１コイルと、トランス用コアに対して設けられる第２コイルと、第１コイルに巻回された第１および第２のインダクタ用コアと、第２コイルに巻回された第３および第４のインダクタ用コアとを備えるように構成される。トランス用コアと第１コイルと第２コイルとによってトランスが構成され、第１コイルと第１および第２のインダクタ用コアとによって第１インダクタが構成され、第２コイルと第３および第４のインダクタ用コアとによって第２インダクタが構成される。
【００２１】
第６の複合型トランス（請求項６に対応）は、上記の第５の構成において、好ましくは、トランスのために設けられた第１コイルを第１インダクタのコイルとして共用し、トランスのために設けられた第２コイルを第２インダクタのコイルとして共用することを特徴とする。
【００２２】
第７の複合型トランス（請求項７に対応）は、上記の第５の構成において、好ましくは、トランス用コアは中央磁路部とその両側の側方磁路部とから成り、第１コイルと中央磁路部の上側位置に設けられ、第２コイルは中央磁路部の下側位置に設けられることを特徴とする。
【００２３】
第８の複合型トランス（請求項６に対応）は、上記の第５の構成において、好ましくは、第１コイルはトランス用コアの両側側面から外側へ延設され、当該両側のコイル延設部のそれぞれに第１および第２のインダクタ用コアを巻回し、第２コイルはトランス用コアの両側側面から外側へ延設され、当該両側のコイル延設部のそれぞれに第３および第４の前記インダクタ用コアを巻回したことを特徴とする。
【００２４】
上述した各複合型トランスでは、従来では個別な電気部品として構成されるトランスとインダクタを、トランス用コアからはみ出たコイルの巻線の渡り部分を利用し、トランスのコイルをインダクタのコイルとして共通化して利用し、空間的に無駄な部分をなくし、空間を有効に活用することが可能となる。この結果、トランスとインダクタを合わせた巻線長を短くでき、Ｉ２Ｒ損失の低減効果も得られる。
【発明の効果】
【００２５】
本発明によれば、電気回路要素であるトランスとインダクタを複合的に組付けて１つの構造体として一体化させ、構成的に必要な部分だけで構成しかつ不要な部分を排除し、空間を有効に活用することにより小型・軽量化を達成することができ、かつ無駄なスペースを削減することができる。
【発明を実施するための最良の形態】
【００２６】
以下に、本発明の好適な実施形態（実施例）を添付図面に基づいて説明する。
【００２７】
最初に、図１〜図４を参照して本発明に係る複合型トランスの形状・構造を説明する。ここで、図１は複合型トランスの外観図を示し、図２は複合型トランスの正面図を示し、図３は複合型トランスの平面図を示し、図４は図２におけるＡ方向矢視図（但しインダクタ用コアを除く）を示している。
【００２８】
複合型トランス１は、フェライト等で作られたトランス用コア１１を備える。トランス用コア１１は、中央磁路部１１ａと、中央磁路部１１ａに平行な状態でその両側に位置する側方磁路部１１ｂ，１１ｃを有している。トランス用コア１１は、トランス（変圧器）で変圧作用を生じさせる鉄心として機能とする。トランス用コア１１の中央磁路部１１ａには上側箇所と下側箇所の２箇所にコイル１２とコイル１３がそれぞれ巻設されている。コイル１２，１３は、銅板等で形成され、それぞれトランスの１次巻線（Ｌ１）および２次巻線（Ｌ２）として機能する。コイル１２，１３は、所定の厚みおよび幅を有する長形のプレート状部材を螺旋巻き形状にして形成され、巻数は例えば４である。トランス用コア１１とコイル１２，１３によってトランス（変圧器）１０が構成される。
【００２９】
上記のコイル１２，１３の素材は例えば銅、アルミニウム、銀である。コイル１２，１３を銀で形成した場合には、抵抗値を非常に小さくすることができる。またコイル１２，１３をアルミニウムで形成した場合には、コイルを非常に軽量にすることができる。
【００３０】
上記のトランス１０において、コイル１２，１３は、図３に示すごとくその平面形状は長方形の環形状であり、かつ螺旋の形状を有している。なおコイル１２，１３は円環形状等、他の形状であってもよい。コイル１２，１３の平面形状において、その長方形の環形状は、トランス用コア１１に平行な辺１５ａが短辺部分となっており、トランス用コア１１に直交する辺１５ｂは長辺部分になっている。長辺部分１５ｂはトランス用コア１１に直交して両側に延設される。図３に示すごとく、トランス用コア１１の図３中の左右両側には、コイル１２，１３に基づき、その２つの長辺部分１５ｂの各端部とその間の短辺部分１５ａとによってコ字型部分が現れるように形成されている。
【００３１】
上記の２つのコイル１２，１３は、長形の板状部材を折り曲げたような形状を有するように形成されているが、これに限定されない。例えば、線状部材を巻回することにより作ることができる。
【００３２】
図３に示すごとく、上側に位置する螺旋形状のコイル１２は入力端子１２ａと出力端子１２ｂを有する。コイル１２において、例えば、入力端子１２ａは下側に位置し、出力端子１２ｂは上側に位置している。また下側に位置する螺旋形状のコイル１３ａは入力端子１３ａと出力端子１３ｂを有する。コイル１３において、例えば、入力端子１３ａは上側に位置し、出力端子１３ｂは下側に位置している。なお、図３に示したコイル１２の入力端子１２ａと出力端子１２ｂ、コイル１３の入力端子１３ａと出力端子１３ｂは、その他の図１，２，４等では図示を省略している。
【００３３】
さらに、図３に示された４箇所の斜線領域３１，３２，３３，３４で示されたコイル１２，１３の各々に対応する部分については、図５〜図７で示された電気的回路構成との関係で、後で説明される。
【００３４】
上記のトランス１０のトランス用コア１１において、コイル１２，１３におけるトランス用コア１１の左右両側の外側領域に位置する上記コ字型部分に対してインダクタ用コア（１４Ａ，１４Ｂ，１４Ｃ，１４Ｄ）が設けられる。コイル１２，１３の当該コ字型部分は、トランス１０の観点から見ると、各コイルまたは当該コイルを形成する巻線のはみ出し部分である。上下のコイル１２，１３について左右両側のコ字型部分は全部で４箇所であるので、４つのインダクタ用コア１４Ａ〜１４Ｄがトランス１０に対して付設される。各インダクタ用コア１４Ａ〜１４Ｄは、例えば４巻きのコイル１２，１３の４つの短辺部分１５ａのすべてを巻回するように配置されている。各インダクタ用コア１４Ａ〜１４Ｄとトランス用コア１１との間は、隣接する磁束を分離するため、所要寸法の隙間（ギャップ）Ｇ１が形成されている。また上側のインダクタ用コア１４Ａ，１４Ｂと、対応する下側のインダクタ用コア１４Ｃ，１４Ｄとの間には、上下に位置する磁束を分離するため、所要寸法の隙間（ギャップ）Ｇ２が形成される。上下のインダクタ用コアにおいて両磁束を分離することにより、適切な磁路構成になるように調整している。なお上記の隙間Ｇ１，Ｇ２は例えば０．５ｍｍである。
【００３５】
前述したトランス用コア１１、およびインダクタ用コア１４Ａ〜１４Ｄは、それぞれ、材質的にフェライト、粉末パーマロイ、けい素鋼板、アモルファス鋼板、金属パーマロイ等で形成することができる。但し、インダクタ用コア１４Ａ〜１４Ｄに粉末パーマロイ以外の素材（フェライト、けい素鋼板、アモルファス鋼板、金属パーマロイ等）を使用する場合には、インダクタ用コア１４Ａ〜１４Ｄに非常に小さなギャップを高精度に加工形成しなければならない。そこで、本実施形態では、インダクタ用コア１４Ａ〜１４Ｄを粉末パーマロイで形成した。またトランス用コア１１およびインダクタ用コア１４Ａ〜１４Ｄをすべて粉末パーマロイで形成すると、一種類の材料で実現できる反面、トランスとしてのインダクタが小さくなってしまう。そこで、本実施形態の場合には、トランス用コア１１についてはフェライトで形成した。この結果、高精度なギャップ加工を不要とすると同時に、安価で鉄損を低く抑え、磁気飽和が生じにくい複合型トランス１を実現することができる。
【００３６】
上記のインダクタ用コア１４Ａ〜１４Ｄとコイル１２，１３とが形成する構造について、コイル側から見ると、各コイル１２，１３の両側の短辺部分１５ａを環状のインダクタ用コア１４Ａ〜１４Ｄの内周側の矩形の孔Ｈ１に貫通させた関係を有している。
【００３７】
上記の構造に基づき、インダクタ用コア１４Ａ〜１４Ｄと対応するコイル１２，１３とによって２つのインダクタ２０が形成される。換言すると、トランス１０を構成するトランス用コア１１と２つのコイル１２，１３に対して、トランス用コア１１の両側に２つずつ総計で４つのインダクタ用コア１４Ａ〜１４Ｄを配置し、上側の１次巻線であるコイル１２を上側の２つのインダクタ用コア１４Ａ，１４Ｂの内周孔Ｈ１に貫通させ、かつ下側の２次巻線であるコイル１３を下側の２つのインダクタ用コア１４Ｃ，１４Ｄの内周孔Ｈ１に貫通させることにより、トランス１０に対して第１と第２の２つのインダクタ２０が付加される。１つのトランス１０と２つのインダクタ２０が１つのトランス用コア１１を基礎にして複合的に組み付けられ、１つの電気的構造体（複合型トランス１）に基づいてトランスとインダクタの２つの電気的要素を実現している。
【００３８】
他の観点から説明すると、上記の複合型トランス１は、トランス用コア１１とコイル１２，１３からトランス１０の基本的構造において、コイル１２，１３をトランス用コア１１の両側側面から外側に延設させ、当該コイル延設部を利用してインダクタ用コア１４Ａ，１４Ｂ，１４Ｃ，１４Ｄを付設し、インダクタ２０を付加するようにしたものである。
【００３９】
なお複合型トランスにおいて、コイル１２における２つのインダクタ用コア１４Ａ，１４Ｂ、コイル１３における２つのインダクタ用コア１４Ｃ，１４Ｄについては、それぞれ、２つのインダクタ用コアのうちのいずれか１つのみを選択して設けるようにしてもよい。さらに複合型トランスにおいて、４つのインダクタ用コア１４Ａ，１４Ｂ，１４Ｃ，１４Ｄのうちの少なくともいずれか１つを選択して設けるようにしてもよい。インダクタ用コアを設けないコイルにおいては、上記の外側への延設部を形成することを省略することができる。
【００４０】
なお上記の複合型トランス１では、トランス用コア１１、コイル１２，１３、インダクタ用コア１４Ａ〜１４Ｄの位置関係および取付け関係が説明されたが、図１〜図４ではインダクタ用コア等を固定するための締結具等の図示は省略されている。
【００４１】
また、例えばテフロン（登録商標）型の樹脂シートでギャップＧ１，Ｇ２を形成し、トランス用コア１１やインダクタ用コア１４Ａ〜１４Ｄと樹脂シートとの間は、エポキシ系の接着剤で接着することで、複合型トランス１の構造を保持することができる。このような樹脂シートや接着剤は、複合型トランス１の使用時の状況を考慮して、絶縁体であって透磁率が低く、１００〜１２０℃程度の耐熱性を有している材料を用いることが望ましい。またギャップＧ１，Ｇ２を一定に維持できる程度の剛性を有するものが望ましい。これらの条件を満たすものであれば、テフロン（登録商標）製の樹脂シートやエポキシ接着剤に限らず、他の材料を用いてもよい。
【００４２】
本実施形態に係る複合型トランス１では、コイル１２，１３に発生する全磁束のうち図３の領域Ｓ１，Ｓ６に生じる磁束を主としてインダクタとして使用するようにしている。またコイル１２,１３に発生する全磁束のうち図３の領域Ｓ５に生じる磁束を主としてトランスとして使用するようにしている。図３に示すように、従来漏れ磁束が形成されていた領域Ｓ１，Ｓ６の部分に対して大きな面積でカバーするようにインダクタ用コア１４Ａ〜１４Ｄを設けることで、有効な磁路が形成される。図３に示すような領域Ｓ１，Ｓ５，Ｓ６の断面積、トランス用コア１１およびインダクタ用コア１４Ａ〜１４Ｄの磁路長、さらにコア１１，１４Ａ〜１４Ｄの材質を適宜に組み合わせることで、複合型トランス１が小型であっても、トランスやインダクタとしてそれぞれ機能させるために必要な磁束を効率的に確保することができる。
【００４３】
次に、上記のごとき形状と構造を有する複合型トランス１の磁気的特性と電気的配線構造の観点から説明する。この説明では、上記の図３と、磁気的な作用関係を示した図５および図６と、電気的な模式図を示す図７とを参照して説明を行う。図５および図６で示される複合型トランスは、前述した複合型トランス１と実質的に同一の構成を有している。図５は上記の図２に対応し、図６は上記の図４に対応している。図５と図６において、前述の複合型トランス１における同一要素には同一の符号を付している。なお、図７の模式図の図示の簡単化の関係上、図５と図７においてコイル１２，１３の巻数を４ではなくほぼ２．５としている。
【００４４】
最初にトランス１０の作用について説明する。図５と図６に示すごとくコイル１２において、その入力端子１２ａから出力端子１２ｂへ向かって通電方向記号４１ａ，４１ｂおよび矢印４１ｃに示すように電流４１が流れたとする。この電流４１によって、トランス用コア１１における中央磁路部１１ａとその両側の側方磁路部１１ｂ，１１ｃにおいては、図６に示すごとく、主に矢印４２に示されるように磁束が生じる。
【００４５】
また同様に、図５と図６に示すごとく、電流４１と異なるタイミングで、コイル１３において、その入力端子１３ａから出力端子１３ｂへ向かって通電方向記号４３ａ，４３ｂおよび矢印４３ｃに示すように電流４３が流れたとする。この電流４３によって、図６に示すごとく、主としてトランス用コア１１における中央磁路部１１ａとその両側の側方磁路部１１ｂ，１１ｃにおいて矢印４４に示されるように磁束が生じる。トランス用コア１１の中央磁路部１１ａと側方磁路部１１ｂ，１１ｃにおける磁束４２の向きと磁束４４の向きは逆向きとなっている。
【００４６】
以上の電気磁気的関係は、コイル１２に流れる電流４１およびコイル１３に流れる電流４３の向きが反対になると反対になる。
【００４７】
上記のごとくコイル１２に電流４１が流れ、またはコイル１３に電流４３が流れて、トランス用コア１１の中央磁路部１１ａと側方磁路部１１ｂ，１１ｃで磁束４２または磁束４４が発生すると、コイル１２とコイル１３との間において磁気的な相互作用が生じ、変圧作用が生ずる。このように２つのコイル１２，１３とトランス用コア１１とによって前述のトランス１０として機能する部分が形成される。なお、磁束４２と磁束４４は説明の便宜上、発生する磁束の主な部分を代表として示している。
【００４８】
コイル１２，１３における図３に示した斜線領域３１，３２は、コイル１２，１３の各巻線において電流４１，４３が流れたとき、トランス用コア１１での磁束の発生に主として寄与する領域である。すなわち、コイル１２，１３の斜線領域３１，３２はトランス１０としての機能を実現する部分となる。
【００４９】
次に、インダクタ２０の作用について説明する。上記のごとくコイル１２に電流４１が流れ、またはコイル１３に電流４３が流れると、図５に示すごとく、電流４１によって２つのインダクタ用コア１４Ａ，１４Ｂのそれぞれに主として磁束５１Ａ，５１Ｂに代表される磁束が生じ、電流４３によって２つのインダクタ用コア１４Ｃ，１４Ｄのそれぞれに主として磁束５１Ｃ，５１Ｄに代表される磁束が生じる。すなわちインダクタ用コア１４Ａ，１４Ｂは、コイル１２に電流４１が流れる時に磁気エネルギ（磁束５１Ａ，５１Ｂ）を生じさせ、コイル１２と２つのインダクタ用コア１４Ａ，１４Ｂとにより前述の第１のインダクタ２０として機能する部分が形成される。またインダクタ用コア１４Ｃ，１４Ｄは、コイル１３に電流４３が流れる時に磁気エネルギ（磁束５１Ｃ，５１Ｄ）を生じさせ、コイル１３と２つのインダクタ用コア１４Ｃ，１４Ｄとにより前述の第２のインダクタ２０として機能する部分が形成される。
【００５０】
コイル１２，１３における図３に示した斜線領域３３，３４は、コイル１２，１３の各巻線において電流４１，４３が流れたとき、インダクタ用コア１４Ａ，１４Ｂ，１４Ｃ，１４Ｄでの磁束の発生に主として寄与する領域である。すなわち、コイル１２，１３の斜線領域３３，３４が主に機能してインダクタ２０としての機能を実現する部分となる。
【００５１】
上記のごとく複合型トランス１は、トランス１０のコイル１２，１３を利用し、当該コイルをインダクタのコイルとして共通化し、トランス１０のコイル１２，１３にインダクタ用コア１４Ａ〜１４Ｄを付設するだけで、トランス１０とインダクタ２０を一体構造体として実現することができる。これにより、小型かつ軽量の複合型トランス１を実現することができる。さらに直方体形状を組み合わせた複合型トランス１によれば、高いスペース効率で限られた空間に設置することができる。
【００５２】
上記の１つのトランス１０と２つのインダクタ２０を含む複合型トランス１の等価回路を示すと、図７に示すようになる。図７の等価回路は、図５の構成に基づいて表現されている。複合型トランス１の等価回路は、コイル１２とコイル１３とトランス用コア１１と４つのインダクタ用コア１４Ａ〜１４Ｄから表現される。
【００５３】
コイル１２に対応する回路要素については、入力端子１２ａと出力端子１２ｂの間はトランス１０に寄与する部分とインダクタ２０に寄与する部分に分けられる。トランス１０に寄与する部分は、トランス用コア１１に関係する前述の領域３１，３２に対応するコイル１２の巻線部分Ｔ１１，Ｔ１２，Ｔ１３，Ｔ１４，Ｔ１５である。これらの巻線部分Ｔ１１，Ｔ１２，Ｔ１３，Ｔ１４，Ｔ１５の具体的な構造部分は図５に示されている。インダクタ２０に寄与する部分は、インダクタ用コア１４Ａの領域３３に対応するコイル１２の巻線部分Ｔ２１，Ｔ２３，Ｔ２５と、インダクタ用コア１４Ｂの領域３４に対応するコイル１２の巻線部分Ｔ２２，Ｔ２４，Ｔ２６である。コイル１２の複数の巻線部分は、入力端子１２ａから出力端子１２ｂに向かって、Ｔ２１，Ｔ１１，Ｔ２２，Ｔ１２，Ｔ２３，Ｔ１３，Ｔ２４，Ｔ１４，Ｔ２５，Ｔ１５，Ｔ２６の順序で連続し、１つのコイル１２を形成している。また図７では、インダクタ用コア１４Ａとインダクタ用コア１４Ｂの各々についても、巻線部分Ｔ２１，Ｔ２３，Ｔ２５，Ｔ２２，Ｔ２４，Ｔ２６の各々に応じて交互に分割して示されている。
【００５４】
またコイル１３に対応する回路要素については、入力端子１３ａと出力端子１３ｂの間が、上記したコイル１２の場合と同様に、トランス１０に寄与する部分とインダクタ２０に寄与する部分に分けられる。トランス１０に寄与する部分は、トランス用コア１１に関係する前述の領域３１，３２に対応するコイル１３の巻線部分Ｔ３１，Ｔ３２，Ｔ３３，Ｔ３４，Ｔ３５である。これらの巻線部分Ｔ３１，Ｔ３２，Ｔ３３，Ｔ３４，Ｔ３５の具体的な構造部分は図５に示されている。インダクタ２０に寄与する部分は、インダクタ用コア１４Ｃの領域３３に対応するコイル１３の巻線部分Ｔ４１，Ｔ４３，Ｔ４５と、インダクタ用コア１４Ｄの領域３４に対応するコイル１３の巻線部分Ｔ４２，Ｔ４４，Ｔ４６である。コイル１３の複数の巻線部分は、入力端子１３ａから出力端子１３ｂに向かって、Ｔ４１，Ｔ３１，Ｔ４２，Ｔ３２，Ｔ４３，Ｔ３３，Ｔ４４，Ｔ３４，Ｔ４５，Ｔ３５，Ｔ４６の順序で連続し、１つのコイル１３を形成している。また図７では、インダクタ用コア１４Ｃとインダクタ用コア１４Ｄの各々についても、巻線部分Ｔ４１，Ｔ４３，Ｔ４５，Ｔ４２，Ｔ４４，Ｔ４６の各々に応じて交互に分割して示されている。
【００５５】
次に、前述した複合型トランス１を非常に有効に利用できる回路例の１つとしてＤＣ／ＤＣコンバータの回路の動作例について説明する。
【００５６】
図８に基づきＤＣ／ＤＣコンバータ１６の回路構成について説明する。図８で、ＤＣ／ＤＣコンバータ１６は２ポート回路（四端子回路）として示されている。昇圧型のＤＣ／ＤＣコンバータの場合にはその左側ポートが低電圧側の入力ポート、その右側ポートが高電圧側の出力ポートとなる。また降圧型のＤＣ／ＤＣコンバータの場合には、高電圧側の上記右側ポートが入力ポートとなり、低電圧側の上記左側ポートが出力ポートとなり、昇圧型の場合と反対になる。
【００５７】
ＤＣ／ＤＣコンバータ１６は、平滑コンデンサＣ１と、インダクタ（コイル）Ｌ１１，Ｌ１２と、トランス（変圧器）Ｔ１と、４つのスイッチ素子ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４と、平滑コンデンサＣ２とから構成される。
【００５８】
インダクタＬ１１，Ｌ１２とトランスＴ１から成る回路部分には、上記の複合型トランス１が用いられている。インダクタＬ１１，Ｌ１２はそれぞれ第１および第２のインダクタ２０に相当し、トランスＴ１はトランス１０に相当している。インダクタＬ１１，Ｌ１２の接続点Ｐ１は、図７に示した左端の接続点Ｐ１と一致している。
【００５９】
平滑コンデンサＣ１は共通基準端子（通常ではアース端子）Ｅ１と端子ＴＡ１との間に接続され、平滑コンデンサＣ２は共通基準端子Ｅ１と端子ＴＡ２との間に接続されている。端子ＴＡ１に直流電圧Ｖ１が入力されると、端子ＴＡ２には直流電圧Ｖ２が出力される。直流電圧Ｖ１，Ｖ２の間の大小関係はＶ１＜Ｖ２である。端子ＴＡ１，ＴＡ２は共に正極（プラス）端子である。
【００６０】
トランスＴ１はコア（フェライトコア、鉄心等）２１と１次巻線Ｌ１と２次巻線Ｌ２とによって構成される。コア２１は上記のトランス用コア１１に相当し、１次巻線Ｌ１は第１コイル１２に相当し、２次巻線Ｌ２は第２コイル１３に相当する。１次巻線Ｌ１と２次巻線Ｌ２は逆巻き結線による接続関係で接続される。１次巻線Ｌ１と２次巻線Ｌ２の巻数比は好ましくは１：１である。図５で示す１次巻線Ｌ１と２次巻線Ｌ２の各々に付されたドット記号は電圧が誘起されたときの高電位側を示している。コア２１としてフェライトコアを使用すると、高周波に対応できかつコア部を軽量化することができる。
【００６１】
上記のトランスＴ１では、コア２１を介して１次巻線Ｌ１と２次巻線Ｌ２が磁気的に結合されている。また１次巻線Ｌ１と２次巻線Ｌ２の巻数比が１：１であるので、一方の巻線に励磁電流が流れると、他方の巻線には１次、２次巻き線の比に対応した電圧が誘起される。例えばスイッチ素子ＳＷ１がオンして、入力電圧Ｖ１に基づきインダクタＬ１１と１次巻線Ｌ１に電流が流れると、その変化に応じてインダクタＬ１１と１次巻線Ｌ１に電圧が誘起される。さらに１次巻線Ｌ１に励磁電流が流れると、相互誘導作用で２次巻線Ｌ２にも電圧が誘起される。従って端子ＴＡ２側に対しては、入力電圧Ｖ１とインダクタＬ１２の電圧と２次巻線Ｌ２の誘起電圧が加算された電圧が生じ、昇圧動作が行われる。以上のことは、トランスＴ１の２次巻線Ｌ２に通電を行うためのスイッチ素子ＳＷ３をオンするときにも同様である。但し、この場合には、インダクタＬ１２の代わりにインダクタＬ１１の電圧が適用される。
【００６２】
上記４つのスイッチ素子ＳＷ１〜ＳＷ４のそれぞれには、例えば大電流および高耐圧が可能なＩＧＢＴ（Insulated Gate Bipolar Mode Transistor）が用いられる。なお高周波対応が必要な場合等、必要に応じて、ＭＯＳＦＥＴを使用してもよい。スイッチ素子ＳＷ１〜ＳＷ４はコレクタ、エミッタ、ゲートの端子を有する。また各スイッチ素子ＳＷ１〜ＳＷ４のコレクタ・エミッタ間にはエミッタからコレクタに向かって順方向のダイオード２２が並列に設けられている。
【００６３】
端子ＴＡ１すなわち平滑コンデンサＣ１の上端子にはインダクタＬ１１，Ｌ１２の一端が接続され、インダクタＬ１１の他端にはトランスＴ１における１次巻線Ｌ１の一端子が接続され、インダクタＬ１２の他端にはトランスＴ１における２次巻線Ｌ２の一端子が接続される。端子ＴＡ１と端子ＴＡ２との間には並列Ｔ型回路が設けられる。この並列Ｔ型回路は、インダクタＬ１１と１次巻線Ｌ１とスイッチ素子ＳＷ１，ＳＷ２とから成る第１のＴ型回路と、インダクタＬ１２と２次巻線Ｌ２とスイッチ素子ＳＷ３，ＳＷ４とから成る第２のＴ型回路とによって形成される。
【００６４】
上記第１のＴ型回路で、１次巻線Ｌ１の端子ａと共通基準端子Ｅ１との間にはスイッチ素子ＳＷ１のコレクタ・エミッタ間が接続され、同端子ａと端子ＴＡ２との間にはスイッチ素子ＳＷ２のエミッタ・コレクタ間が接続される。また第２のＴ型回路で、２次巻線Ｌ２の端子ｂと共通基準端子Ｅ１との間にはスイッチ素子ＳＷ３のコレクタ・エミッタ間が接続され、同端子ｂと端子ＴＡ２との間にはスイッチ素子ＳＷ４のエミッタ・コレクタ間が接続される。４つのスイッチ素子ＳＷ１〜ＳＷ４のゲートＧ１，Ｇ２，Ｇ３，Ｇ４には図示しない制御装置から各スイッチ素子のオン・オフ動作を制御するためのゲート信号ＳＧ１，ＳＧ２，ＳＧ３，ＳＧ４が与えられる。
【００６５】
次に上記の昇降圧型のＤＣ／ＤＣコンバータ１６の動作を説明する。図９〜図１４を参照して昇圧動作を説明し、図１５〜図２０を参照して降圧動作を簡易に説明する。
【００６６】
最初に図９〜図１４を参照して昇圧動作を説明する。ＤＣ／ＤＣコンバータ１６が昇圧動作を行うには、図９に示されるように、スイッチ素子ＳＷ１，ＳＷ３の各ゲートに前述のゲート信号ＳＧ１，ＳＧ３を与え、スイッチ素子ＳＷ１，ＳＷ３をオン・オフ動作させる。また昇圧時、スイッチ素子ＳＷ２，ＳＷ４の各ゲートにはオフ信号（ＯＦＦ）のみを与え、スイッチ素子ＳＷ２，ＳＷ４は常にオフ状態に保持される。昇圧型ＤＣ／ＤＣコンバータ１６では、図９に示すごとく直流電圧Ｖ１が入力電圧となる。昇圧動作は、左側の端子ＴＡ１に入力された直流電圧Ｖ１が変換され、右側の端子ＴＡ２からＶ１以上の電圧値の直流電圧Ｖ２が出力される。ＤＣ／ＤＣコンバータ１６において昇圧動作は、左側の低電圧側から右側の高電圧側に向かって順方向に行われる。
【００６７】
上記のゲート信号ＳＧ１，ＳＧ３の信号波形図を図１０に示す。ゲート信号ＳＧ１，ＳＧ３は同じ周期（ｔ１）および同じデューティ（DUTY：ｔ２）のパルス波形の信号であり、かつ位相は半周期ずらして設定されている。ゲート信号ＳＧ１，ＳＧ３によってスイッチ素子ＳＷ１，ＳＷ３は交互にオン・オフ動作を繰り返す。スイッチ素子ＳＷ１，ＳＷ３のオン動作時間を決めるデューティ（ｔ２）は、スイッチ素子ＳＷ１，ＳＷ３を５０％以下で任意に変化させることにより、出力電圧Ｖ２は入力電圧Ｖ１の１〜２倍の範囲で昇圧される。なお、デューティ比は５０％以上として、スイッチＳＷ１，ＳＷ３が同時にオンになるラップ時間が存在するようなスイッチング制御を行ってもよい。この場合、インダクタＬ１１，Ｌ１２の性能（インダクタ定数など）に応じて２倍を超える昇圧率を達成することも可能である。
【００６８】
次に図１１〜図１４を参照して昇圧動作を詳述する。図１１は、ＤＣ／ＤＣコンバータ１６でスイッチ素子ＳＷ１のみをオンしてトランスＴ１の１次巻線Ｌ１に通電させるときの回路各部の電流の流れを示している。また図１３はＤＣ／ＤＣコンバータ１６でスイッチ素子ＳＷ３のみをオンしてトランスＴ１の２次巻線Ｌ２に通電させるときの回路各部の電流の流れを示している。
【００６９】
図１１に示したＤＣ／ＤＣコンバータ１６において、スイッチ素子ＳＷ１のゲートにはスイッチ素子ＳＷ１をオン・オフさせるゲート信号ＳＧ１が供給される。図１２に示すごとくゲート信号ＳＧ１がオン（ＯＮ）であるとき、スイッチ素子ＳＷ１はオン動作する。端子ＴＡ１には直流電圧Ｖ１が入力されているので、スイッチ素子ＳＷ１がオン動作すると、トランスＴ１の１次巻線Ｌ１には励磁電流Ｉ１が流れる。この励磁電流Ｉ１は、端子ＴＡ１、インダクタＬ１１、１次巻線Ｌ１、スイッチ素子ＳＷ１のルートを流れる。ゲート信号ＳＧ１がオンである間、励磁電流Ｉ１は次第に増加する。ゲート信号ＳＧ１がオフ（ＯＦＦ）になると、電流Ｉ１は減少する。図１２に示した電流Ｉ１における破線部分Ｉ１−１はインダクタＬ１１で蓄積されたエネルギが放出された結果流れる電流部分である。破線部分Ｉ１−１の電流は、インダクタＬ１１のインダクタンスが大きいほど、時間をかけて減少する。この電流は、１次巻線Ｌ１、スイッチ素子ＳＷ２のダイオード２２を通って端子ＴＡ２へ流れる。
【００７０】
トランスＴ１の１次巻線Ｌ１に上記のごとき励磁電流Ｉ１が流れると、２次巻線Ｌ２に相互誘導作用に基づき負荷電流Ｉ２が生じる。負荷電流I２はスイッチ素子ＳＷ４のダイオード２２を経由して端子ＴＡ２へ流れる。２次巻線Ｌ２の負荷電流Ｉ２は、図１２に示すごとく励磁電流Ｉ１と実質的に同形の変化特性で生じ、かつ巻数比（１：１）に基づき実質的に同じ値で生じる。負荷電流Ｉ２によって平滑コンデンサＣ２は充電され、その結果、端子ＴＡ２には電流Ｉ２に基づき直流電圧Ｖ２が出力される。
【００７１】
次に図１３の動作例を説明する。図１３に示したＤＣ／ＤＣコンバータ１６において、スイッチ素子ＳＷ３のゲートにはスイッチ素子ＳＷ３をオン・オフさせるゲート信号ＳＧ３が供給される。図１４に示すごとくゲート信号ＳＧ３がオン（ＯＮ）であるとき、スイッチ素子ＳＷ３はオン動作する。端子ＴＡ１には直流電圧Ｖ１が入力されており、スイッチ素子ＳＷ３がオン動作すると、トランスＴ１の２次巻線Ｌ２には励磁電流Ｉ３が流れる。この励磁電流Ｉ３は、端子ＴＡ１、インダクタＬ１２、２次巻線Ｌ２、スイッチ素子ＳＷ３のルートを流れる。ゲート信号ＳＧ３がオンである間、励磁電流Ｉ３は次第に増加する。ゲート信号ＳＧ３がオフ（ＯＦＦ）になると、電流Ｉ３は減少する。図１４に示した電流Ｉ３における破線部分Ｉ３−１はインダクタＬ１２で蓄積されたエネルギが放出された結果流れる電流部分である。破線部分Ｉ３−１の電流は、インダクタＬ１２のインダクタンスが大きいほど、時間をかけて減少する。この電流は、２次巻線Ｌ２、スイッチ素子ＳＷ４のダイオード２２を通って端子ＴＡ２へ流れる。
【００７２】
トランスＴ１の２次巻線Ｌ２に上記のごとき励磁電流Ｉ３が流れると、１次巻線Ｌ１に相互誘導作用に基づき負荷電流Ｉ４が流れる。１次巻線Ｌ１の負荷電流Ｉ４は、図１４に示すごとく電流Ｉ３と実質的に同形の変化特性で生じ、かつ巻数比（１：１）に基づき実質的に同じ値で生じる。負荷電流Ｉ４によって平滑コンデンサＣ２は充電され、その結果、端子ＴＡ２には励起電流Ｉ４に基づき直流電圧Ｖ２が出力される。
【００７３】
以上のごとく、上記ＤＣ／ＤＣコンバータ１６の昇圧動作によれば、磁気相殺型の回路構成部（Ｌ１，Ｌ２，２１）を有するため、第１に、スイッチ素子ＳＷ１がオンし、かつスイッチ素子３がオフすると、１次巻線Ｌ１には励磁電流が流れ、２次巻線Ｌ２には負荷電流が流れる。第２に、スイッチ素子ＳＷ３がオンし、かつスイッチ素子ＳＷ１がオフすると２次巻線Ｌ２には励磁電流が流れ、１次巻線Ｌ１には負荷電流が流れる。このようにトランスＴ１には正負交互に励磁が行われることになり、コアの磁束密度領域をより多く使用することができる。従って従来に比較し小さいコアであってもより大きな電力を扱うことができる。すなわち昇圧型ＤＣ／ＤＣコンバータ１６の小型化を達成することができる。加えて、インダクタＬ１１，Ｌ１２およびトランスＴ１の電気回路部分に前述の複合型トランス１を使用したため、トランス部分の小型化および軽量化を達成することができる。
【００７４】
次に図１５〜図２０を参照してＤＣ／ＤＣコンバータ１６の降圧動作を説明する。ＤＣ／ＤＣコンバータ１６が降圧動作を行うには、図１５に示されるように、スイッチ素子ＳＷ２，ＳＷ４の各ゲートに前述のゲート信号ＳＧ２，ＳＧ４を与え、スイッチ素子ＳＷ２，ＳＷ４をオン・オフ動作させる。また降圧時、スイッチ素子ＳＷ１，ＳＷ３の各ゲートにはオフ信号（ＯＦＦ）のみを与え、スイッチ素子ＳＷ１，ＳＷ３は常にオフ状態に保持される。降圧型ＤＣ／ＤＣコンバータ１６では、図１５に示すごとく直流電圧Ｖ２が入力電圧となる。降圧動作は、右側の端子ＴＡ２に入力された直流電圧Ｖ２が変換され、左側の端子ＴＡ１からＶ２以下の電圧値の直流電圧Ｖ１が出力される。ＤＣ／ＤＣコンバータ１６において降圧動作は、右側の高電圧側から左側の低電圧側に向かって逆方向に行われる。
【００７５】
上記のゲート信号ＳＧ２，ＳＧ４の信号波形図を図１６に示す。ゲート信号ＳＧ２，ＳＧ４は同じ周期（ｔ１）および同じデューティ（DUTY：ｔ２）のパルス波形の信号であり、かつスイッチ素子ＳＷ２，ＳＷ４が同時にオンにならないように位相はずらして設定されている。ゲート信号ＳＧ２，ＳＧ４によってスイッチ素子ＳＷ２，ＳＷ４は交互にオン・オフ動作を繰り返す。スイッチ素子ＳＷ２，ＳＷ４のオン動作時間は決めるデューティ（ｔ２）は、スイッチ素子ＳＷ２，ＳＷ４が、同時にオンになるのを避けるため、５０％以下で任意に変化させることが可能である。これにより、出力電圧Ｖ１は入力電圧Ｖ２の１倍〜０．５倍の範囲で所望の値に降圧される。
【００７６】
次に図１７〜図２０を参照して降圧動作を詳述する。図１７は、ＤＣ／ＤＣコンバータ１６でスイッチ素子ＳＷ２のみをオンして変圧器Ｔ１の１次巻線Ｌ１に通電させるときの回路各部の電流の流れを示している。また図１９はＤＣ／ＤＣコンバータ１６でスイッチ素子ＳＷ４のみをオンしてトランスＴ１の２次巻線Ｌ２に通電させるときの回路各部の電流の流れを示している。
【００７７】
図１７に示したＤＣ／ＤＣコンバータ１６において、スイッチ素子ＳＷ２のゲートにはスイッチ素子ＳＷ２をオン・オフさせるゲート信号ＳＧ２が供給される。図１８に示すごとくゲート信号ＳＧ２がオン（ＯＮ）であるとき、スイッチ素子ＳＷ２はオン動作する。端子ＴＡ２には直流電圧Ｖ２が入力されているので、スイッチ素子ＳＷ２がオン動作すると、トランスＴ１の１次巻線Ｌ１には励磁電流Ｉ１１が流れる。この励磁電流Ｉ１１は、端子ＴＡ２、スイッチ素子ＳＷ２、１次巻線Ｌ１、インダクタＬ１１、端子ＴＡ１のルートを流れる。ゲート信号ＳＧ２がオンである間、励磁電流Ｉ１１は次第に増加する。ゲート信号ＳＧ２がオフ（ＯＦＦ）になると、電流Ｉ１１は減少する。図１８に示した電流Ｉ１１における破線部分Ｉ１１−１はインダクタＬ０で蓄積されたエネルギが放出された結果流れる電流部分である。破線部分Ｉ１１−１の励磁電流は、インダクタＬ１１のインダクタンスが大きいほど、時間をかけて減少する。この励磁電流は、スイッチ素子ＳＷ１のダイオード２２、１次巻線Ｌ１、インダクタＬ１１を通って端子ＴＡ１へ流れる。
【００７８】
トランスＴ１の１次巻線Ｌ１に上記のごとき励磁電流Ｉ１１が流れるとき、Ｖ２−Ｖ１＞Ｖ１の場合には２次巻線Ｌ２に相互誘導作用に基づき負荷電流Ｉ１２が生じ、Ｖ２−Ｖ１＜Ｖ１の場合には負荷電流は生じない。負荷電流I１２は、スイッチ素子ＳＷ３のダイオード２２を経由して端子ＴＡ１へ流れる。２次巻線Ｌ２の負荷電流Ｉ１２は、図１８に示すごとく励磁電流Ｉ１１と実質的に同形の変化特性で生じ、かつ巻数比（１：１）に基づき実質的に同じ値で生じる。負荷電流Ｉ１２によって平滑コンデンサＣ１は充電され、その結果、端子ＴＡ１には電流Ｉ１２に基づき直流電圧Ｖ１が出力される。
【００７９】
次に図１９の動作例を説明する。図１９に示したＤＣ／ＤＣコンバータ１６において、スイッチ素子ＳＷ４のゲートにはスイッチ素子ＳＷ４をオン・オフさせるゲート信号ＳＧ４が供給される。図２０に示すごとくゲート信号ＳＧ４がオン（ＯＮ）であるとき、スイッチ素子ＳＷ４はオン動作する。端子ＴＡ２には直流電圧Ｖ２が入力されており、スイッチ素子ＳＷ４がオン動作すると、トランスＴ１の２次巻線Ｌ２には励磁電流Ｉ１３が流れる。この励磁電流Ｉ１３は、端子ＴＡ２、スイッチ素子ＳＷ４、２次巻線Ｌ２、インダクタＬ１２のルートを流れる。ゲート信号ＳＧ４がオンである間、励磁電流Ｉ１３は次第に増加する。ゲート信号ＳＧ４がオフ（ＯＦＦ）になると、電流Ｉ１３は減少し、最後にゼロになる。図２０に示した電流Ｉ１３における破線部分Ｉ１３−１はインダクタＬ１２で蓄積されたエネルギが放出された結果流れる電流部分である。破線部分Ｉ１３−１の電流は、インダクタＬ１２のインダクタンスが大きいほど、時間をかけて減少する。この電流は、スイッチＳＷ３のダイオード２２、２次巻線Ｌ２、インダクタＬ１２を通って端子ＴＡ１へ流れる。
【００８０】
トランスＴ１の２次巻線Ｌ２に上記のごとき励磁電流Ｉ１３が流れるとき、Ｖ２−Ｖ１＞Ｖ１の場合には１次巻線Ｌ１に相互誘導作用に基づき負荷電流Ｉ１４が生じ、Ｖ２−Ｖ１＜Ｖ１の場合には負荷電流は生ぜず、０になる。１次巻線Ｌ１の負荷電流Ｉ１４は、図２０に示すごとく励磁電流Ｉ１３と実質的に同形の変化特性で生じ、かつ巻数比（１：１）に基づき実質的に同じ値で生じる。負荷電流Ｉ１４によって平滑コンデンサＣ１は充電され、その結果、端子ＴＡ１には電流Ｉ１４に基づき直流電圧Ｖ１が出力される。
【００８１】
以上のごとく、上記ＤＣ／ＤＣコンバータ１６の降圧動作によれば、磁気相殺型の回路構成部（Ｌ１，ｌ２，２１）を有するため、第１に、スイッチ素子ＳＷ２がオンし、かつスイッチ素子４がオフすると、１次巻線Ｌ１には励磁電流が流れ、２次巻線Ｌ２には負荷電流が流れる。第２に、スイッチ素子ＳＷ４がオンし、かつスイッチ素子ＳＷ２がオフすると２次巻線Ｌ２には励磁電流が流れ、１次巻線Ｌ１には負荷電流が流れる。このようにトランスＴ１には正負交互に励磁が行われることになり、コアの磁束密度領域をより多く使用することができる。従って、従来に比較し小さい巻線（コイル）であってもより大きな電力を扱うことができる。すなわち降圧型ＤＣ／ＤＣコンバータ１６の小型化を達成することができる。
【００８２】
図２１は、図８に示したＤＣ／ＤＣコンバータ１６の等価的な回路である。図２１のような回路を構成する場合、通常、インダクタとトランスの部分は別々に形成される。すなわち、図２１のＢ１のブロック部分（インダクタＬ２２）とＢ２のブロック部分（トランス）は別構成とされる。しかしながら、本発明の複合型トランス１によれば、図８に示すごとくインダクタＬ１１，Ｌ１２とトランスＴ１とがコンパクトに一体形成されるため、図２１の回路に比して、部品減（コイルの数等）や回路全体のサイズや重量が低減されたＤＣ／ＤＣコンバータ１６を実現することができる。
【００８３】
また端子ＴＡ１から出力される直流電圧Ｖ１は、入力電圧Ｖ２に対する出力電圧Ｖ１の降圧機能により、インダクタＬ１２に基づく電圧と、トランスＴ１の２次巻線Ｌ２による電圧との和として実現される。その結果、ＤＣ／ＤＣコンバータ１６による降圧動作は、ゲート信号ＳＷ２，ＳＷ４のデューティ（ｔ２）を５０％以下で可変にすることにより、入力電圧Ｖ２を１倍〜０．５倍の範囲で所望の値に降圧することが可能となる。
【００８４】
以上の実施形態で説明された構成、形状、大きさおよび配置関係については本発明が理解・実施できる程度に概略的に示したものにすぎず、また数値および各構成の組成（材質）については例示にすぎない。従って本発明は、説明された実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。
【産業上の利用可能性】
【００８５】
本発明に係る複合型トランスは、電気自動車等の電源部に使用されるＤＣ／ＤＣコンバータ内のインダクタおよびトランスの電気回路要素として利用される。
【図面の簡単な説明】
【００８６】
【図１】本発明の実施形態に係る複合型トランスの全体の概観図である。
【図２】本発明の実施形態に係る複合型トランスの正面図である。
【図３】本発明の実施形態に係る複合型トランスの平面図である。
【図４】図２におけるインダクタ用コアを除いて見たＡ方向矢視図である。
【図５】複合型トランスにおけるコイル電流の流れと磁気的特性とを示す複合型トランスの正面図である。
【図６】複合型トランスにおけるコイル電流の流れと磁気的特性とを示す図４と同様な図である。
【図７】複合型トランスの電気的な等価回路を示す回路図である。
【図８】本発明の複合型トランスを利用したＤＣ／ＤＣコンバータの実施例を示す電気回路図である。
【図９】ＤＣ／ＤＣコンバータを昇圧型として用いる場合の構成図である。
【図１０】ＤＣ／ＤＣコンバータを昇圧型として用いる場合のゲート信号ＳＧ１，ＳＧ３の波形図である。
【図１１】ＤＣ／ＤＣコンバータの昇圧動作を説明するための第１の昇圧動作例を示す図である。
【図１２】ＤＣ／ＤＣコンバータの第１の昇圧動作例における波形図である。
【図１３】ＤＣ／ＤＣコンバータの昇圧動作を説明するための第２の昇圧動作例を示す図である。
【図１４】ＤＣ／ＤＣコンバータの第２の昇圧動作例における波形図である。
【図１５】ＤＣ／ＤＣコンバータを降圧型として用いる場合の構成図である。
【図１６】ＤＣ／ＤＣコンバータを降圧型として用いる場合のゲート信号ＳＧ２，ＳＧ４の波形図である。
【図１７】ＤＣ／ＤＣコンバータの降圧動作を説明するための第１の降圧動作例を示す図である。
【図１８】ＤＣ／ＤＣコンバータの第１の降圧動作例における波形図である。
【図１９】ＤＣ／ＤＣコンバータの降圧動作を説明するための第２の降圧動作例を示す図である。
【図２０】ＤＣ／ＤＣコンバータの第２の降圧動作例における波形図である。
【図２１】図８に示したＤＣ／ＤＣコンバータの等価的な回路を示す電気回路図である。
【図２２】従来のＤＣ／ＤＣコンバータを示す電気回路図である。
【図２３】従来の他のＤＣ／ＤＣコンバータを示す電気回路図である。
【図２４】従来のＤＣ／ＤＣコンバータに適用される周知のインダクタを示し、（Ａ）は斜視図であり、（Ｂ）は平面図である。
【図２５】従来のＤＣ／ＤＣコンバータに適用される周知のトランスを示し、（Ａ）は斜視図であり、（Ｂ）は平面図である。
【符号の説明】
【００８７】
１                複合型トランス
１０              トランス
１１              トランス用コア
１２，１３        コイル
１４Ａ〜１４Ｄ    インダクタ用コア
１６              ＤＣ／ＤＣコンバータ
【図１】
2008192931.tif 000003
【図２】
2008192931.tif 000004
【図３】
2008192931.tif 000005
【図４】
2008192931.tif 000006
【図５】
2008192931.tif 000007
【図６】
2008192931.tif 000008
【図７】
2008192931.tif 000009
【図８】
2008192931.tif 000010
【図９】
2008192931.tif 000011
【図１０】
2008192931.tif 000012
【図１１】
2008192931.tif 000013
【図１２】
2008192931.tif 000014
【図１３】
2008192931.tif 000015
【図１４】
2008192931.tif 000016
【図１５】
2008192931.tif 000017
【図１６】
2008192931.tif 000018
【図１７】
2008192931.tif 000019
【図１８】
2008192931.tif 000020
【図１９】
2008192931.tif 000021
【図２０】
2008192931.tif 000022
【図２１】
2008192931.tif 000023
【図２２】
2008192931.tif 000024
【図２３】
2008192931.tif 000025
【図２４】
2008192931.tif 000026
【図２５】
2008192931.tif 000027