(57)【要約】【課題】放送局をサーチするときのＡ／Ｄコンバータのデータの変換時間を短縮し、かつ受信時のクロック信号によるノイズを低減することである。【解決手段】クロック制御回路１６は、放送局のサーチ時は、基準クロック信号を分周器１７で分周して得られる第１のクロック信号をＡ／Ｄコンバータ１２に供給する。放送局のサーチが終了すると、基準クロック信号を分周器１７と分周器１８で分周した第２のクロック信号をＡ／Ｄコンバータ１２に供給する。これにより、サーチ時は周波数の高いクロック信号でＡ／Ｄコンバータを動作させて変換時間を短縮し、通常の受信時はそれより周波数の低いクロック信号でＡ／Ｄコンバータを動作させてノイズを減らすことができる。【選択図】      図１
2008270925.tif 000002
【特許請求の範囲】
【請求項１】
ラジオ受信機用ＩＣに搭載されるＡ／Ｄコンバータのクロック制御方法であって、
放送局のサーチ時には、第１のクロック信号で前記Ａ／Ｄコンバータを動作させて受信信号強度を示すアナログ信号をデジタルデータに変換させ、受信信号強度の判定後、または放送局のサーチが終了した後は、前記第１のクロック信号より周波数の低い第２のクロック信号で前記Ａ／Ｄコンバータを動作させるＡ／Ｄコンバータのクロック制御方法。
【請求項２】
放送局のサーチ時には、前記Ａ／Ｄコンバータにより変換された受信信号強度を示す前記デジタルデータが基準値以上か否かを判定し、前記デジタルデータが基準値以上のときには、中間周波信号の周波数が一定の周波数範囲内にあるか否かを判定し、前記中間周波信号の周波数が一定の周波数範囲内にあると判定したときには、前記第１のクロック信号より周波数の低い第２のクロック信号で前記Ａ／Ｄコンバータを動作させる請求項１記載のＡ／Ｄコンバータのクロック制御方法。
【請求項３】
ラジオ受信機用ＩＣに搭載されるＡ／Ｄコンバータにクロック信号を供給する回路であって、
放送局のサーチ時には、第１のクロック信号を前記Ａ／Ｄコンバータに供給して受信信号強度を示すアナログ信号をデジタルデータに変換させ、受信信号強度の判定後、または放送局のサーチが終了した後は、前記第１のクロック信号より周波数の低い第２のクロック信号を前記Ａ／Ｄコンバータに供給するＡ／Ｄコンバータのクロック制御回路。
【請求項４】
前記クロック制御回路は、外部からの信号により分周比を可変できる分周器であって、分周比を変更して前記第１のクロック信号、または前記第１のクロック信号より周波数の低い前記第２のクロック信号を前記Ａ／Ｄコンバータに供給する請求項３記載のＡ／Ｄコンバータのクロック制御回路。
【請求項５】
前記Ａ／Ｄコンバータから出力される受信信号強度を示す前記デジタルデータが基準値以上か否かを判定する処理と、中間周波信号の周波数が一定の周波数範囲内にあるか否かを判定する処理とを実行し、受信信号強度が基準値未満のとき、または前記中間周波信号の周波数が一定の周波数範囲内にないときには、前記第１のクロック信号を前記Ａ／Ｄコンバータに供給させ、受信信号強度が基準値以上で、かつ前記中間周波信号の周波数が一定の周波数範囲内にあるときには、前記第２のクロック信号を前記Ａ／Ｄコンバータに供給させる制御を行う制御部を有する請求項３記載のＡ／Ｄコンバータのクロック制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ａ／Ｄコンバータのクロック制御方法及びそのクロック制御回路に関する。
【背景技術】
【０００２】
ラジオ受信機用ＩＣにおいては、デジタル回路に使用されるクロック信号の高調波により受信信号帯域にノイズが発生する場合があり、クロック信号によるノイズを抑えるために種々の提案がなされている。
【０００３】
特許文献１には、クロック信号により発生する信号の干渉信号周波数を検出し、受信帯域内に干渉信号周波数が含まれる場合には、クロック信号の周波数を制御することが記載されている。
【０００４】
特許文献２には、複数種類のディスクの再生が可能なラジオ受信機において、ディスク再生時に、ＤＳＰに対する動作クロック信号の高調波が受信周波数と近似しないように動作クロック信号の周波数を制御することが記載されている。
【０００５】
特許文献３には、シンセサイザ方式の受信部と、クロック信号に基づいて受信部の動作を制御する制御回路を有する受信機において、受信周波数がクロック信号の高調波により妨害を受ける周波数のときには、クロック信号の周波数をシフトさせることが記載されている。
【０００６】
特許文献４には、ＦＭ多重放送受信装置において、ＦＭ放送を受信しているときには、主制御部に供給するクロック信号の周波数を下げることが記載されている。
ところで、受信信号強度を示すＲＳＳＩ信号をＡ／Ｄコンバータによりデジタルデータに変換し、そのデジタルデータが一定値以上となる周波数を受信対象局としてサーチする場合に、Ａ／Ｄコンバータの動作クロックの周波数が高いほど変換時間が短くなる。しかしながら、Ａ／Ｄコンバータの動作の基準となるクロック信号の周波数を高くすると、クロック信号の高調波により受信周波数帯域のノイズが増加するという問題点があった。
【特許文献１】特開２０００−６８８７２号公報
【特許文献２】特開２００５−１４１８７３号公報
【特許文献３】特開平３−１０１３１７号公報
【特許文献４】特開平９−９３１４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の課題は、放送局をサーチするときのＡ／Ｄコンバータのデータの変換時間を短縮し、かつ受信時のクロック信号によるノイズを低減することである。
【課題を解決するための手段】
【０００８】
本発明のＡ／Ｄコンバータのクロック制御方法は、ラジオ受信機用ＩＣに搭載されるＡ／Ｄコンバータのクロック制御方法であって、放送局のサーチ時には、第１のクロック信号で前記Ａ／Ｄコンバータを動作させ、受信信号強度を示すアナログ信号をデジタルデータに変換させ、受信信号強度の判定後、または放送局のサーチが終了した後、前記第１のクロック信号より周波数の低い第２のクロック信号で前記Ａ／Ｄコンバータを動作させる。
【０００９】
この発明によれば、放送局のサーチ時は、周波数の高い第１のクロック信号でＡ／Ｄコンバータを動作させることでＡ／Ｄコンバータの変換時間を短縮することができる。また、受信信号強度の判定後、あるいは放送局のサーチが終了した後には、第１のクロック信号より周波数の低い第２のクロック信号でＡ／Ｄコンバータを動作させることで受信周波数帯域におけるクロック信号によるノイズを低減することができる。
【００１０】
上記の発明のＡ／Ｄコンバータのクロック制御方法において、放送局のサーチ時には、前記Ａ／Ｄコンバータにより変換される受信信号強度を示す前記デジタルデータが基準値以上か否かを判定し、前記デジタルデータが基準値以上のときには、中間周波信号の周波数が一定の周波数範囲内にあるか否かを判定し、前記中間周波信号が一定の周波数範囲内にあると判定したときには、前記第１のクロック信号より周波数の低い第２のクロック信号を前記Ａ／Ｄコンバータに供給する。
【００１１】
このように構成することで、所望の放送局と同調できたとき、周波数の低い第２のクロック信号でＡ／Ｄコンバータを動作させることができるので、第２のクロック信号の高調波によるノイズを低減することができる。
【００１２】
本発明のＡ／Ｄコンバータのクロック制御回路は、ラジオ受信機用ＩＣに搭載されるＡ／Ｄコンバータにクロック信号を供給する回路であって、放送局のサーチ時には、第１のクロック信号を前記Ａ／Ｄコンバータに供給して受信信号強度を示すアナログ信号をデジタルデータに変換させ、受信信号強度の判定後、または放送局のサーチが終了した後は、前記第１のクロック信号より周波数の低い第２のクロック信号を前記Ａ／Ｄコンバータに供給するクロック制御回路を備える。
【００１３】
この発明によれば、放送局のサーチ時は、周波数の高い第１のクロック信号でＡ／Ｄコンバータを動作させることでＡ／Ｄコンバータの変換時間を短縮することができる。さらに、受信信号強度の判定後、または放送局のサーチが終了した後、第１のクロック信号より周波数の低い第２のクロック信号でＡ／Ｄコンバータを動作させることで受信周波数帯域におけるノイズを低減することができる。
【００１４】
上記の発明のＡ／Ｄコンバータのクロック制御回路は、外部からの信号により分周比を可変できる分周器であって、分周比を変更して前記第１のクロック信号、または前記第１のクロック信号より周波数の低い前記第２のクロック信号を前記Ａ／Ｄコンバータに供給する。
【００１５】
このように構成することで、放送局のサーチ時は、分周器から第１のクロック信号をＡ／Ｄコンバータに供給して変換時間を短縮し、受信信号強度の判定後、またはサーチが終了した後は、分周比を変更して第１のクロック信号より周波数の低い第２のクロック信号をＡ／Ｄコンバータに供給して受信周波数帯域でのノイズを減らすことができる。
【００１６】
上記の発明のＡ／Ｄコンバータのクロック制御回路において、前記Ａ／Ｄコンバータから出力される受信信号強度を示す前記デジタルデータが基準値以上か否かを判定する処理と、中間周波信号の周波数が一定の周波数範囲内にあるか否かを判定する処理とを実行し、受信信号強度が基準値未満のとき、または前記中間周波信号の周波数が一定の周波数範囲内にないときには、前記第１のクロック信号を前記Ａ／Ｄコンバータに供給させ、受信信号強度が基準値以上で、かつ前記中間周波信号の周波数が一定の周波数範囲内にあるときには、前記第２のクロック信号を前記Ａ／Ｄコンバータに供給させる制御を行う制御部を有する。
【００１７】
このように構成することで、制御部の判定結果に基づいてＡ／Ｄコンバータに供給するクロック信号を切り換えることができる。
【発明の効果】
【００１８】
本発明によれば、放送局のサーチ時は、Ａ／Ｄコンバータの変換時間を短縮することができる。また、受信信号強度の判定後、あるいは放送局のサーチが終了した後は、第１のクロック信号より周波数の低い第２のクロック信号でＡ／Ｄコンバータを動作させることで受信周波数帯域におけるクロック信号によるノイズを低減することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施形態について説明する。図１は、実施形態であるＭＯＳ集積回路のラジオＩＣ用回路の一部を示す図である。
ＲＳＳＩ（Received Signal Strength Indicator）回路１１は、受信信号強度を示すアナログ信号（ＲＳＳＩ信号）をＡ／Ｄコンバータ（ＡＤＣ）１２に出力する。Ａ／Ｄコンバータ１２は、クロック制御回路１６から供給されるＡＤＣクロック信号の周波数に応じたステップ幅で変化する基準信号を生成し、その基準信号とＲＳＳＩ信号を比較して、比較結果のデジタルデータを受信信号強度検出回路１３とソフトミュート回路１５に出力する。ソフトミュート回路１５は、受信信号強度に応じてオーティオ信号を緩やかに減衰させて雑音の出力を低減する。
【００２０】
受信信号強度検出回路１３は、受信信号強度を示すデジタルデータと基準値を比較し、受信信号強度が基準値以上か否かを示す信号を制御部１４に出力する。
クロック制御回路１６は、外部からの信号により分周比を可変することができる分周器である。図示しない水晶発振器で生成される基準クロック信号を、制御部１４からの指示に従って分周し、第１のクロック信号、または第１のクロック信号より周波数の低い第２のクロック信号をＡ／Ｄコンバータ１２に出力する。クロック制御回路１６は、例えば、図１に示すように１／ｋ分周器１７と１／ｎ分周器１８とセレクタ１９からなる。
【００２１】
１／ｋ分周器１７は基準クロック信号を１／ｋの周波数の信号に分周した第１のクロック信号を出力し、１／ｎ分周器１８は、１／ｋ分周器１７で分周された信号を、さらに１／ｎに分周した第２のクロック信号を出力する。
【００２２】
セレクタ１９は、１／ｋ分周器１７で１／ｋの周波数に分周された第１のクロック信号と、１／ｎ分周器１８から出力される（１／ｋ）・（１／ｎ）の周波数に分周された第２のクロック信号の一方を選択してＡ／Ｄコンバータ１２にＡＤＣクロック信号として供給する。セレクタ１９におけるクロック信号の選択は、制御部１４の選択指示に基づいて行われる。
【００２３】
制御部１４は、放送局のサーチ時には、セレクタ１９の入力端子１に入力する信号の選択を指示する選択信号をセレクタ１９に出力する。その結果、セレクタ１９からは基準クロック信号を１／ｋの周波数に分周した第１のクロック信号がＡ／Ｄコンバータ１２に出力され、Ａ／Ｄコンバータ１２は、第１のクロック信号の周波数で決まるステップ幅を持つ階段状の基準信号とＲＳＳＩ信号を比較してデジタルデータに変換する。また、制御部１４は、受信信号強度検出回路１３から受信信号強度が基準値以上であることを知らせる信号を受信し、かつ中間周波信号の周波数が一定の周波数範囲内であると判定したなら、入力端子０に入力する信号の選択を指示する選択信号をセレクタ１９に出力する。その結果、セレクタ１９からは基準クロック信号を（１／ｋ）・（１／ｎ）の周波数に分周した第２のクロック信号がＡ／Ｄコンバータ１２に出力され、Ａ／Ｄコンバータ１２は、サーチ時より低い周波数の第２クロック信号の周波数で決まるステップ幅を持つ階段状の基準信号とＲＳＳＩ信号を比較してデジタルデータに変換する。
【００２４】
次に、実施の形態のクロック制御方法について説明する。図２は、第１の実施の形態のクロック制御方法を示すフローチャートである。この第１の実施の形態においては、図示しないミキサ回路で生成される中間周波信号（以下、ＩＦ信号と呼ぶ）をカウントしてＩＦ信号の周波数が一定の周波数範囲内にあるか否かにより放送局の信号か否かを判定している。以下の処理は、制御部１４により実行される。
【００２５】
制御部１４はセレクタ１９に対して周波数の高い第１のクロック信号をＡ／Ｄコンバータ１２に出力するように指示する（図２，Ｓ１１）。
次に、図示しない局部発振器の発振周波数を変化させて受信周波数を変更する（Ｓ１２）。次に、Ａ／Ｄコンバータ１２において、ＲＳＳＩ回路１１の出力が安定し、受信信号強度を示すアナログ信号がデジタルデータに変換されるまで待つ（Ｓ１３）。Ａ／Ｄコンバータ１２のＡ／Ｄ変換に要する時間はＡＤＣクロック信号の周波数に依存するので、ＡＤＣクロック信号の周波数が高いほど変換時間は短くなる。
【００２６】
次に、受信信号レベルを示すデジタルデータが基準値以上か否かを判定する（Ｓ１４）。受信信号レベルが基準値未満のときには（Ｓ１４、受信レベル小）、ステップＳ１２に戻り、上述した処理を繰り返す。
【００２７】
他方、受信信号レベルが基準値以上のときには（Ｓ１４，受信信号レベル大）、ステップＳ１５に進み、ＩＦカウント開始命令を出力する。ＩＦカウント開始命令が出力されると、図示しないＩＦカウント回路がＩＦ信号のカウントを開始するので、ＩＦ信号のカウントが終了するまで一定時間待つ（Ｓ１６）。
【００２８】
次に、ＩＦ信号の周波数が予め定めてあるＩＦ周波数を中心とする一定の周波数範囲内にあるか否かを判定する（Ｓ１７）。
ＩＦ信号の周波数が一定の周波数範囲内にないときには（Ｓ１７，ＩＦの範囲外）、つまり受信の周波数が放送局の周波数と一致しないときには、ステップＳ１２に戻り受信周波数を変更して放送局のサーチ処理を継続する。
【００２９】
他方、ＩＦ信号の周波数が一定の周波数範囲内にあるときには（Ｓ１７，ＩＦの範囲内）、ステップＳ１８に進み、Ａ／Ｄコンバータ１２に供給するＡＤＣクロック信号を、第１のクロック信号より周波数の低い第２のクロック信号に切り換える。
【００３０】
上記の処理により、セレクタ１９に対して１／ｎ分周器１８の出力信号の選択が指示され、セレクタ１９から基準クロック信号の（１／ｋ）・（１／ｎ）の周波数の第２のクロック信号がＡ／Ｄコンバータ１２に供給される。
【００３１】
上述した第１の実施の形態によれば、放送局をサーチするときには、高い周波数の第１のクロック信号がＡ／Ｄコンバータ１２に供給され、その第１のクロック信号に基づいて受信信号強度を示すアナログ信号がデジタルデータに変換されるので、Ａ／Ｄ変換に要する時間を短縮できる。そして、放送局のサーチが終了した時点で、Ａ／Ｄコンバータ１２に供給されるＡＤＣクロック信号が、第１のクロック信号からそれより周波数の低い第２のクロック信号に切り換えられるので、受信周波数帯域におけるクロック信号の高調波によるノイズを低減できる。
【００３２】
次に、図３は、本発明の第２の実施の形態のＡ／Ｄコンバータ１２のクロック制御方法を示すフローチャートである。
第２の実施の形態は、受信信号強度の判定後にクロック信号の周波数を切り換えるものである。以下の説明では、図２のフローチャートと同じ処理には同じステップ番号を付けて説明を進める。
【００３３】
最初に、Ａ／Ｄコンバータ１２に供給するＡＤＣクロック信号を周波数の高い第１のクロック信号に設定する（図３、Ｓ１１）。次に、受信周波数を変更し、Ａ／Ｄコンバータ１２でＡ／Ｄ変換された受信信号強度を示すデジタルデータが基準値以上か否かを判定する（Ｓ１４）。
【００３４】
受信信号強度を示すデジタルデータが基準値以上のときには（Ｓ１４，受信信号レベル大）、ステップＳ１８に進み、Ａ／Ｄコンバータ１２に供給するＡＤＣクロック信号を、第１のクロック信号より周波数の低い第２のクロック信号に切り換える。
【００３５】
次に、ＩＦ信号のカウント開始命令を出力し、一定の処理時間が経過したなら、ＩＦ信号の周波数が、特定の周波数（ＩＦ周波数）を中心とする一定の周波数範囲内にあるか否かを判定する（Ｓ１７）。
【００３６】
ＩＦ信号の周波数が一定の周波数範囲内にないときには、ステップＳ１１に戻り、Ａ／Ｄコンバータ１２に供給するＡＤＣクロック信号を周波数の高い第１のクロック信号に変更する。この処理により、例えば、セレクタ１９からＡ／Ｄコンバータ１２に出力されるクロック信号が、基準クロック信号の周波数を（１／ｋ）・（１／ｎ）に分周した信号から、それより周波数の高い信号、つまり基準クロック信号を１／ｋに分周した信号に変更される。
【００３７】
上述した第２の実施の形態によれば、受信信号強度が基準値以上となった時点で、クロック信号の周波数を低く設定することで、同調後のクロック信号の高調波によるノイズを低減することができる。
【図面の簡単な説明】
【００３８】
【図１】実施の形態のラジオ受信機用ＩＣの要部の回路図である。
【図２】第１の実施の形態のクロック制御処理のフローチャートである。
【図３】第２の実施の形態のクロック制御処理のフローチャートである。
【符号の説明】
【００３９】
１１        ＲＳＳＩ回路
１２        Ａ／Ｄコンバータ
１３        受信信号強度検出回路
１４        制御部
１６        クロック制御回路
１７        第１分周器（１／ｋ）
１８        第２分周器（１／ｎ）
１９        セレクタ
【図１】
2008270925.tif 000003
【図２】
2008270925.tif 000004
【図３】
2008270925.tif 000005