(57)【要約】【課題】フレーム非表示期間を設けずに、解像度を切り替えて表示画像を表示する表示装置を実現するクロック発生回路が必要であった。【解決手段】トッドクロックを発生させるドットクロック発生回路は、クロック分周比を指定するクロック分周比を保持し、フレームの切り替えに同期させて、クロック分周比を出力する分周比保持部（クロック分周比保持部２０）と、分周比保持部から出力されたクロック分周比に基づいて、基準クロックを分周させたドットクロックを発生するクロック発生部（プログラマブルクロック発生部１０）と、を備える。【選択図】図１
2008276132.tif 000002
【特許請求の範囲】
【請求項１】
クロック分周比を指定する分周比情報を保持し、フレームの切り替えに同期させて、前記分周比情報を出力する分周比保持部と、
前記分周比保持部から出力された分周比情報に基づいて、基準クロックを分周させたドットクロックを発生するクロック発生部と、を備えるドットクロック発生回路。
【請求項２】
前記分周比保持部は、垂直同期信号に基づいてフレームの切り替わりを検出することを特徴とする請求項１記載のドットクロック発生回路。
【請求項３】
前記分周比保持部は、
設定する分周比情報を保持する第１レジスタと、
前記フレームの切り替わりで前記第１レジスタに保持する分周比情報を保持し、前記クロック発生部に保持する分周比情報を出力する第２レジスタと、を備えることを特徴とする請求項１または２記載のドットクロック発生回路。
【請求項４】
前記クロック発生部は、前記分周比情報に基づいて、クロック周波数が不安定な期間を発生させずにクロック周波数の切り替えをすることを特徴とする請求項１乃至３のいずれかに記載のドットクロック発生回路。
【請求項５】
フレームの切り替わりを検出してから前記分周比保持部が前記分周比情報を出力するまでのタイミングを調整する調整部を、更に備え、
前記分周比保持部は、前記調整部が調整したタイミングに同期させて、前記分周比情報をクロック発生部へ出力することを特徴とする請求項１乃至４のいずれかに記載のドットクロック発生回路。
【請求項６】
請求項１乃至５のいずれかに記載のドットクロック発生回路と、
クロック周波数を変更するタイミングを検出し、前記ドットクロック発生回路へ分周比情報を出力する制御回路と、を備える半導体装置。
【請求項７】
クロック分周比を指定する分周比情報を保持し、
フレームの切り替えに同期させて、保持した分周比情報を出力し、
出力された分周比情報に基づいてクロック周波数を変更したドットクロックを発生させるドットクロック発生方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置にドット表示させるための基準クロックであるドットクロックの発生回路に関する。
【背景技術】
【０００２】
従来から、表示装置は解像度が異なる複数の画像を切り替えて表示している。このような表示装置では、ユーザや装置間通信などによる指示により解像度切り替えを行う。このとき、表示装置は画素の表示タイミングを司るドットクロックを切り替える必要がある。
【０００３】
ドットクロックの切り替え方法には、複数の方法が実施または提案されている。その一つの方法に、ＰＬＬ（Phase Locked Loop）を内蔵したクロック発生回路を使用し、ＰＬＬの分周比を切り替える方法がある。この方法では分周比変更後直ちに所望のクロック周波数に切り替わるわけではなく、クロック周波数が不安定な期間が数１０〜数１００ｍｓｅｃ存在する。その期間は正常な画像を表示することができないため、通常はその期間は画像を表示させないことが多い。本明細書では、画像を表示させない期間のことを便宜的に「フレーム非表示期間」と呼ぶ。クロック周波数が不安定な期間を解消する従来の手法としては、例えば、特許文献１や特許文献２の手法が挙げられる。
【特許文献１】特開昭６４−７３３８６号公報
【特許文献２】特開平２−２５１８９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、クロック周波数が不安定な期間を解消した場合であっても、フレームの先頭でドットクロック切り替えが行われる保証がない。また、フレームの表示中にドットクロック切り替えが起きる可能性が高く、そのフレーム期間は正常な画像を表示することができない。このため、通常はクロック周波数を切り替えてからフレームの先頭を表示するまでの期間はフレーム非表示期間とすることが多い。
【０００５】
このように、フレーム非表示期間を設けずに、解像度を切り替えて表示画像を表示する表示装置を実現するクロック発生回路が必要であった。
【課題を解決するための手段】
【０００６】
本発明に係るドットクロック発生回路の一態様は、クロック分周比を指定する分周比情報（クロック分周比）を保持し、フレームの切り替えに同期させて、分周比情報を出力する分周比保持部（例えば、図１のクロック分周比保持部２０）と、分周比保持部から出力された分周比情報に基づいて、基準クロックを分周させたドットクロックを発生するクロック発生部（例えば、図１のプログラマブルクロック発生部１０）と、を備える。
【０００７】
また、本発明に係る半導体装置の一態様は、前記記載のドットクロック発生回路と、ドットクロック発生回路へ分周比情報を出力する制御回路と、を備える。
【０００８】
さらに、本発明に係るドットクロック発生方法の一態様は、クロック分周比を指定する分周比情報を保持し、フレームの切り替えに同期させて、保持した分周比情報を出力し、出力された分周比情報に基づいてクロック周波数を変更したドットクロックを発生させる。
【発明の効果】
【０００９】
本発明によれば、フレーム非表示期間を設けることなく、解像度の切り替えを行っても表示画像が乱れない表示装置を実現するクロック発生回路を提供すること可能となる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施形態について、図面を参照しながら説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。各図面において同一の構成または機能を有する構成要素および相当部分には、同一の符号を付し、その説明は省略する。
【００１１】
（実施形態１）
図１は、本発明の実施形態１に係るドットクロック発生回路の構成例を示すブロック図である。図１に示すドットクロック発生回路（ドットクロック発生装置）１は、プログラマブルクロック発生部（クロック発生部）１０と、クロック分周比保持部（分周比保持部）２０とを備える。
【００１２】
プログラマブルクロック発生部１０は、基準クロックを分周させたクロックをドットクロックとして出力端子１２から出力する。また、プログラマブルクロック発生部１０は、入力端子１３から入力されるクロック分周比（分周比情報）によって、分周比を切り替えることが可能である。さらに、プログラマブルクロック発生部１０は、分周比の切り替え時にクロックの不安定期間を発生させない。なお、クロックの不安定期間を発生させない手法として様々な方法があるが、ここではその手法を問わない。例えば特許文献１に記載の技術がある。
【００１３】
入力端子（基準クロック入力端子）１１は、基準クロックを入力する。
出力端子（ドットクロック出力端子）１２は、基準クロックを分周比で分周したドットクロックを出力する。
入力端子（クロック分周比入力端子）１３は、クロック分周比を指定する分周比情報を入力する。
【００１４】
分周比情報は、プログラマブルクロック発生部１０がクロック分周比を指定（特定）できる情報であれば、クロック分周比の値でもよいし、所定のクロック分周比を示すフラグ等であってもよい。例えば、予め設定した複数のクロック分周比を記憶し、フラグとクロック分周比とを対応付けておき、分周比情報は、フラグを指定する手法であってもよい。以降の説明では、分周比情報がクロック分周比である場合を説明する。
【００１５】
クロック分周比保持部２０は、第１分周比レジスタ（第１のクロック分周比レジスタ）２１と、第２分周比レジスタ（第２のクロック分周比レジスタ）２２とを備える。
第１分周比レジスタ（第１レジスタ）２１は、設定する分周比情報を保持する。
第２分周比レジスタ（第２レジスタ）２２は、フレームが切り替わるタイミングで第１分周比レジスタが保持する分周比情報を保持する。
【００１６】
入力端子（第１書き込み有効信号入力端子）２３は、第１分周比レジスタ２１へデータを書き込むことを有効にする書き込み有効信号を入力する。
入力端子（書き込みデータ入力端子）２４は、第１分周比レジスタ２１へ書き込むデータを入力する。
入力端子（第２書き込み有効信号入力端子）２５は、第２分周比レジスタ２２へデータを書き込むことを有効にする書き込み有効信号を入力する。
出力端子（クロック分周比出力端子）２６は、クロック分周比を出力する。
【００１７】
入力端子２５に有効信号が入力されると、第２分周比レジスタ２２に、第１分周比レジスタ２１の出力値が入力される。書き込み有効信号には、フレームの切り替わりを認識（検出）できる信号を用いる。例えば、垂直同期信号が好ましい。
【００１８】
次に、図１に示すドットクロック発生回路１を用いる表示装置の構成例を説明する。図２は、図１に示すドットクロック発生回路１を用いる表示装置の構成例を示すブロック図である。図２に示す表示装置は、表示コントローラ（半導体装置）１００、表示部２００、及び表示メモリ３００を備える。なお、図２では、ドットクロック発生回路１の入力端子及び出力端子を示しているが、その他の回路の端子については省略している。
【００１９】
表示コントローラ１００は、表示データを制御する機能を備える。表示コントローラ１００は、図１に示したドットクロック発生回路１、通信制御回路２、制御回路（中央制御回路）３、バスインターフェース回路４、基準クロック発生回路５、同期信号発生回路６、及び表示制御回路７を備える。
【００２０】
表示部２００は、表示コントローラ１００から出力される映像信号を表示する。例えば、ＣＲＴ（Cathode Ray Tube）、ＬＣＤ（Liquid Crystal Display）、ＰＤＰ（Plasma Display Panel）等が用いられる。
表示メモリ３００は、表示部２００に表示する表示データを記憶する。
【００２１】
通信制御回路２は、通信データを入力し、制御回路３へ出力する。例えば、通信制御回路２は、ユーザが表示画面の切り替えを指示した場合に制御回路３へ通知する。このとき、解像度の変更が必要な場合は、変更する解像度も合わせて通知する。
制御回路３は、通信制御回路２から入力される指示に基づいて、他の回路へ処理の指示やデータを通知する。制御回路３は、例えばＣＰＵ（Central Processing Unit）が用いられる。
【００２２】
バスインターフェース回路４は、制御回路３の指示を下流の回路に設定する。また、本実施形態では、制御回路３は、解像度を変更するタイミングを検出し、変更する解像度に対応するクロック分周比を、バスインターフェース回路４を介してドットクロック発生回路１へ出力する。
基準クロック発生回路５は、基準クロックを出力する。基準クロックは、入力端子１１へ出力される。
【００２３】
同期信号発生回路６は、水平同期信号または垂直同期信号を表示制御回路７へ出力する。また、同期信号発生回路６は、垂直同期信号を入力端子２５へ出力する。
表示制御回路７は、表示メモリ３００から表示データを読み出し、ドットクロック及び同期信号（水平同期信号、垂直同期信号）のタイミングに合わせて表示部２００へ映像信号を出力する。
【００２４】
続いて、本実施形態のドットクロック発生回路１の動作を、図３を用いて説明する。図３は、本実施形態のドットクロック発生回路１の動作の一例を示すタイミングチャートである。図中の数値は説明のための例であり、これらの値に限定するものではない。また、Ｔ１からＴ４は、タイミングを示す。また、左側の信号名称の最後に追加した［］内の数値は、各信号を入力あるいは出力する端子の符号であり、図１に示した符号と一致する。図３では、時刻Ｔ２においてドットクロック切り替え指示が発生する場合を示している。
【００２５】
プログラマブルクロック発生部１０は、クロック分周比入力端子１３から入力するクロック分周比の値に従って、基準クロックを分周させる（Ｔ１）。プログラマブルクロック発生部１０は、ドットクロック出力端子１２に分周したドットクロックを出力する。なお、Ｔ１のタイミングは、フレームが切り替わるものの、分周比に変化がない場合を示している。
【００２６】
表示装置内の例えば制御回路３は、ユーザ等による解像度切り替えの指示（ドットクロック切り替え指示）を認識する（Ｔ２）。制御回路３は、ドットクロック切り替え指示に伴って、入力端子２４に変更後のクロック分周比を入力し、書き込み有効信号入力端子２３に書き込み有効信号（書き込みパルス）を入力する（Ｔ２）。次の基準クロックの立ち上がりのタイミング（Ｔ３）で、第１分周比レジスタ２１が、入力端子２４で指定された、変更後のクロック分周比に書き換わる。
【００２７】
ここで、入力端子２５にフレームの切り替わりを認識できる信号、好ましくは垂直同期信号パルスが入力されると、第１分周比レジスタ２１の内容が第２分周比レジスタ２２に書き込まれる（Ｔ４）。第２分周比レジスタ２２の内容が書き換わると、クロック分周比出力端子２６を通じてクロック分周比入力端子１３の値が変わり、その結果ドットクロック出力端子１２の値が切り替わる。
【００２８】
このように、本実施形態のドットクロック発生回路１を用いることにより、フレームの切り替わりに同期させてドットクロックが切り替えられる。これにより、フレーム非表示期間を設けることなく、かつ、解像度切り替えを行っても表示画像が乱れない表示装置を実現することができる。
【００２９】
具体的には、プログラマブルクロック発生部１０は、クロック不安定期間を発生させないでクロック周波数を切り替える機能を有する。これにより、本実施形態のドットクロック発生回路１は、クロック周波数切り替えに伴って発生するフレーム非表示期間を削減する。また、クロック分周比保持部２０は、フレームの切り替わりに同期させてクロック分周比を出力し、プログラマブルクロック発生部１０は、このタイミングでクロック分周比を入力し、クロック周波数を切り替える。これにより、本実施形態のドットクロック発生回路１は、フレーム表示中にドットクロックの切り替えが起きることを防止し、フレームの先頭でドットクロックの切り替えが起きるようにすることができる。このようにして、従来に比べて、フレーム非表示期間を削減することができる。
【００３０】
（実施形態２）
実施形態２では、実施形態１へクロック周波数を変更するタイミングの調整を行う機能を追加した一態様を説明する。
【００３１】
図４は、本発明の実施形態２に係るドットクロック発生回路の構成例を示すブロック図である。図４に示すドットクロック発生回路８は、実施形態１におけるドットクロック発生回路１にクロック分周比切り替えタイミング調整部（調整部）３０を追加したものである。
【００３２】
クロック分周比切り替えタイミング調整部３０は、オフセット値レジスタ３１と、比較判定部３２と、カウンタ３３とを備える。
オフセット値レジスタ３１は、クロック周波数を変更するタイミングを遅らせる期間（オフセット値）を保持する。
比較判定部３２は、オフセット値と、カウンタ３３がカウントする値を比較し、一致したときに書き込み有効信号を出力端子３７を介して入力端子２５へ出力する。
【００３３】
入力端子３４は、オフセット値レジスタ３１へデータの書き込むことを有効にする書き込み有効信号を入力する。
入力端子３５は、オフセット値レジスタ３１へ書き込むデータを入力する。
入力端子３６は、カウンタ３３がカウントアップを開始するタイミングを指示するカウンタ開始信号を入力する。
出力端子３７は、第２分周比レジスタ２２へデータを書き込むことを有効にする書き込み有効信号を出力する。
また、クロック分周比保持部２０の入力端子２５は、出力端子３７から出力される書き込み有効信号が入力される。
【００３４】
なお、本実施形態のドットクロック発生回路８をドットクロック発生回路１に替えて図２の表示コントローラ１００へ搭載することも可能である（図示せず）。この場合、図２に示したドットクロック発生回路１に配置された入力端子が次のように変更される。入力端子３４、３５が追加され、入力端子２５に替えて入力端子３６が配置される。以下の説明では、ドットクロック発生回路８が図２に示す表示装置で動作する場合を一例として説明する。
【００３５】
続いて、本実施形態のドットクロック発生回路８の動作を、図５を用いて説明する。図５は、本実施形態のドットクロック発生回路８の動作の一例を示すタイミングチャートである。図中の数値は説明のための例であり、これらの値に限定するものではない。また、Ｔ１１からＴ１６は、タイミングを示す。また、左側の信号名称の最後に追加した[]内の数値は、各信号を入力あるいは出力する端子の符号であり、図４に示した符号と一致する。図５では、時刻Ｔ１３においてドットクロック切り替え指示が発生する場合を示している。
【００３６】
カウンタ開始信号、好ましくは垂直同期信号が入力端子３６へ入力されると、カウンタ３３は、ゼロクリアされた後カウントアップを開始する（Ｔ１１）。比較判定部３２は、オフセット値レジスタ３１の出力値とカウンタ３３の出力値を比較し、値が一致したことを検出すると（Ｔ１２）、プログラマブルクロック発生部１０は、クロック分周比入力端子１３から入力するクロック分周比の値に従って、基準クロックを分周させる。プログラマブルクロック発生部１０は、ドットクロック出力端子１２にドットクロックを出力する。なお、Ｔ１２のタイミングは、フレームが切り替わるものの、分周比に変化がない場合を示している。また、クロック分周比切り替えタイミング調整部３０の動作の詳細は、時刻Ｔ１６の説明で詳述する。
【００３７】
表示装置内の例えば制御回路３は、ユーザ等による解像度切り替えの指示（ドットクロック切り替え指示）を認識する（Ｔ１３）。制御回路３は、ドットクロック切り替え指示に伴って、入力端子２４に変更後のクロック分周比を入力し、入力端子２３に書き込みパルスを入力する（Ｔ１３）。次の基準クロックの立ち上がりのタイミング（Ｔ１４）で、第１分周比レジスタ２１が、入力端子２４で指定された、変更後のクロック分周比に書き換わる。
【００３８】
また、クロック分周比切り替えタイミング調整部３０において、ドットクロック切り替え指示が発生に伴ってオフセット値レジスタ３１を書き換える場合、制御回路３は、入力端子３５に変更後のオフセット値を入力し、入力端子３４に書き込みパルスを入力する（Ｔ１３）。次の基準クロックの立ち上がりのタイミング（Ｔ１４）で、オフセット値レジスタ３１が、入力端子３５で指定された、変更後のオフセット値に書き換わる。
【００３９】
ここで、入力端子３６にフレームの切り替わりを認識できる信号、好ましくは垂直同期信号パルスが入力されると、カウンタ３３は、ゼロクリアされたのちにカウントアップを開始する。比較判定部３２は、オフセット値レジスタ３１の出力値とカウンタ３３の出力値を比較する。値が一致したことを検出すると（Ｔ１６）、比較判定部３２は、第２分周比レジスタ２２への書き込み有効信号パルスを発生させる。書き込み有効信号により、カウンタ３３はカウント停止する。
【００４０】
さらに、書き込み有効信号は、出力端子３７から入力端子２５へ出力され、第１分周比レジスタ２１の内容が第２分周比レジスタ２２に書き込まれる。第２分周比レジスタ２２の内容が書き換わると、出力端子２６から入力端子１３へ出力されるクロック分周比の値が変わる。その結果、プログラマブルクロック発生部１０は、クロック分周比に従ってクロック周波数を変更し、出力端子１２から出力するドットクロックを切り替える。このようにして、時刻Ｔ１５からオフセット値分遅らせた時刻Ｔ１６において、ドットクロックが切り替えられる。
【００４１】
このように、本実施形態のドットクロック発生回路８を用いることにより、実施形態１の効果に加え、フレームの切り替わりからドットクロックの切り替わりまでのタイミングを調整することが可能になる。これにより、表示装置の機能にあわせて、解像度を変更するタイミングを調整することができる。
【００４２】
なお、図２に示した表示装置は一例であり、上記各実施形態のドットクロック発生回路１、８は、図２に示した構成の表示装置に限られることなく、ドットクロックを必要とする表示装置に適用することが可能である。また、図２に示す表示コントローラ（半導体装置）１００の範囲は一例であり、これに限られるわけではない。ドットクロック発生回路１、８を搭載する半導体装置は、少なくとも制御回路３を備える構成であればよい。さらに、上記各実施形態では、制御回路３がドットクロック切り替え指示を出力し、同期信号発生回路６がフレームの切り替わりを検出する信号（垂直同期信号）を出力する場合を説明したが、これらに限られるわけではない。ドットクロック発生回路１、８は、他の外部からのドットクロック切り替え指示とフレームの切り替わりを検出する信号とに基づいて動作することも可能である。
上記各実施形態で説明したクロック発生回路は、表示装置全般に適用することができる。
【００４３】
以上のように、本発明に係る好適な実施形態によれば、クロック周波数が切り替え可能であり、かつクロック周波数切り替え時にクロックの不安定期間が生じないクロック発生手段（例えば、図１のプログラマブルクロック発生部１０）と、クロック発生手段へ、フレーム切り替わりに同期してクロック周波数の切り替えを判断し指示する手段（例えば、図１のクロック分周比保持部２０）を備えるドットクロック発生回路を提供することができる。これにより、フレーム切り替わりに同期してドットクロックが切り替わるようにすることが可能になるため、フレーム非表示期間を設ける必要がなくなる。また、解像度の切り替えを行っても表示画像が乱れない表示装置を実現することが可能となる。
【００４４】
さらに、クロック周波数を変更するタイミングを調整する手段を備えることにより、ドットクロックを切り替えるタイミングを調整することができる。
【００４５】
なお、本発明は上記に示す実施形態に限定されるものではない。本発明の範囲において、上記実施形態の各要素を、当業者であれば容易に考えうる内容に変更、追加、変換することが可能である。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施形態１に係るドットクロック発生回路の構成を示すブロック図である。
【図２】図１に示すドットクロック発生回路を用いる表示装置の構成例を示すブロック図である。
【図３】実施形態１のドットクロック発生回路の動作の一例を示すタイミングチャートである。
【図４】本発明の実施形態２に係るドットクロック発生回路の構成例を示すブロック図である。
【図５】実施形態２のドットクロック発生回路の動作の一例を示すタイミングチャートである。
【符号の説明】
【００４７】
１、８  ドットクロック発生回路
２  通信制御回路
３  制御回路
４  バスインターフェース回路
５  基準クロック発生回路
６  同期信号発生回路
７  表示制御回路
１０  プログラマブルクロック発生部
１１  基準クロック入力端子
１２  ドットクロック出力端子
１３  クロック分周比入力端子
２０  クロック分周比保持部
２１  第１分周比レジスタ
２２  第２分周比レジスタ
２３  第１分周比レジスタへの書き込み有効信号入力端子
２４  第１分周比レジスタへの書き込みデータ入力端子
２５  第２分周比レジスタへの書き込み有効信号入力端子
２６  クロック分周比出力端子
３０  クロック分周比切り替えタイミング調整部
３１  オフセット値レジスタ
３２  比較判定部
３３  カウンタ
３４  オフセット値レジスタへの書き込み有効信号入力端子
３５  オフセット値レジスタへの書き込みデータ入力端子
３６  カウンタ開始信号入力端子
３７  第２分周比レジスタへの書き込み有効信号出力端子
１００  表示コントローラ（半導体装置）
２００  表示部
３００  表示メモリ
【図１】
2008276132.tif 000003
【図２】
2008276132.tif 000004
【図３】
2008276132.tif 000005
【図４】
2008276132.tif 000006
【図５】
2008276132.tif 000007