(57)【要約】【課題】  立上がりが急峻で立下がりが緩やかな、いわば三角波形状の高電圧を印加するようにし、回路構成において定格容量の比較的小さいスイッチング素子を用い得るようにし、かつ突入電流と短絡電流とを区別して対処するようにしている。【解決手段】  スイッチング素子を用いたインバータを用いて、容量性負荷に対して、立上がりが急峻で立下がりが緩やかな高電圧を印加するようにし、かつ突入電流の場合と短絡電流の場合とで発振回路に導かれる電圧成分を異なる値となるようにし、短絡の場合に限って発振回路を発振停止状態にする。【選択図】    図１
2008167584.tif 000002
【特許請求の範囲】
【請求項１】
容量性負荷に対して、立上がり急峻な高電圧を印加する高電圧印加装置において、
容量性負荷に対して、パルストランスを介して、立上がり急峻なパルス波を供給するスイッチング回路をそなえ、
当該スイッチング回路は、ゲート制御によってオン・オフされる複数のスイッチング素子を有しており、
当該スイッチング回路に流入する直流電流成分についての、当該直流電流成分に比例する比例電圧成分と、当該直流電流成分を所定の時定数をもって積分した積分電圧成分との、いずれか大きい電圧成分の大きさに対応して、予め定められたデューティ比α％と、デューティ比０％と、当該デューティ比α％からデューティ比０％までの間での少なくとも中間のデューティ比β（α＞β＞０）％とをとり得るよう変化される発振回路と、
当該発振回路からの矩形波の出力の立上がりに対応して、予め定められた期間だけオン電圧を発生する短パルスが発生され、当該短パルスにもとづいて、前記スイッチング素子がゲート制御される
ことを特徴とする高電圧印加装置。
【請求項２】
容量性負荷に対して、立上がり急峻な高電圧を印加する高電圧印加装置において、
容量性負荷に対して、パルストランスを介して、立上がり急峻なパルス波を供給するスイッチング回路をそなえ、
当該スイッチング回路は、ゲート制御の複数のスイッチング素子がゲートドライブ回路によって、オン・オフ制御されてなり、
前記スイッチング回路に印加される直流電圧供給回路部と、
当該直流電圧供給回路部から前記スイッチング回路に供給される直流電流を検出する電流検出器と、
当該電流検出器によって検出された前記直流電流に対応した電圧成分と、当該電圧成分を所定の時定数をもって積分した積分電圧成分との、いずれかより大きい成分を抽出するＯＲ回路と、
当該ＯＲ回路の出力の大きさに応じて、発振する矩形波のデューティ比を予め定められたデューティ比α％と、デューティ比０％と、当該デューティ比α％からデューティ比０％までの間での少なくとも中間のデューティ比β（α＞β＞０）％とをとり得るよう変化される発振回路と、
当該発振回路から出力される矩形波の立上がりに対応して、予め定められた短期間だけオン電圧を発生する短パルス発生回路と、
を備え、当該短パルス発生回路からの出力にもとづいて、前記ゲートドライブ回路が、前記複数のスイッチング素子をオン・オフせしめるゲート制御信号を出力する
ことを特徴とする高電圧印加装置。
【請求項３】
前記スイッチング回路と、前記パルストランスとの間に、当該容量性負荷に流入する電流成分の大きさを制限する電流制限用インダクタンス素子が、回路に直列に挿入されていることを特徴とする請求項２記載の高電圧印加装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、容量性負荷に印加する、立上がり急峻で立下がり緩やかな高電圧を印加する高電圧印加装置に関する。
【背景技術】
【０００２】
オゾン発生などのためにプラズマ発生電源装置が知られている。この種の電源装置として、特許文献１や特許文献２に開示される装置が特許出願されている。
【０００３】
即ち、特許文献１に開示される装置においては、スイッチング素子を有するインバータによって交番電圧が供給されるが、その際に、容量性負荷と共振するインダクタを備え、当該共振によって生じる高電圧を印加するようにされ、かつ力率の改善を計っている。
【０００４】
また、特許文献２に開示される装置においては、トランスのインダクタンスを利用して共振を発生させた正弦波の１周期分を間欠的に発生させるようにして、印加される高電圧の立上がりと立下がりとが速くかつパルス幅の狭い高電圧を発生させるようにしている。
【０００５】
前記の如き特許文献１や特許文献２などの技術が公開されているが、例えば燃焼排ガス中の窒素酸化物（ＮＯx ）や硫黄酸化物（ＳＯx ）を除去するに当たって、ストリーマ放電やグロー放電などの低温プラズマを用いる方法が考慮されており、この場合に、特に立上がりが急峻な高電圧を印加することで、窒素酸化物や硫黄酸化物を除去できることが見出されている。
【特許文献１】特開平１１−２８８７９６号公報
【特許文献２】特開２０００−２７８９６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、前記背景技術を考慮した前記特許文献１や特許文献２とは異なり、立上がりが急峻で立下がりが緩やかな、いわば三角波形状の高電圧を印加するようにし、回路構成において定格容量の比較的小さいスイッチング素子を用い得るようにすることを目的としている。そして、容量性負荷に供給される突入電流を短絡時などに生じる故障電流と区別して対処できるようにして、この面からも、使用するスイッチング素子の定格容量を低減できるようにすることを目的としている。
【課題を解決するための手段】
【０００７】
図１は本発明の全体の一実施例構成を示す。
図中の符号１は容量性負荷であって放電してガスを励起しプラズマを発生させる誘電体バリア放電リアクタ（ＤＢＤ  Ｌｏａｄ）、２は直流電圧供給回路であって整流回路と平滑回路とをもつもの、３はスイッチング回路であって複数のスイッチング素子ＳＷｉを用いているインバータを構成しているもの、４は電流制限用インダクタンス、５はパルストランスである。
【０００８】
また６は電流検出器、７は増幅回路であって検出された直流電流成分に比例した比例電圧成分と当該直流電流成分を所定の時定数をもって積分した積分電圧成分とを得ているもの、８はＯＲ回路であって比例電圧成分と積分電圧成分とのいずれか大きい成分を抽出するものである。
【０００９】
更に、９は発振回路であって設定された周期をもって例えばデューティ比５０％の矩形波を発振するが、前記ＯＲ回路８の出力の大きさに応じてデューティ比５０％の矩形波を例えば２５％の矩形波を出力するように制御され、更に前記ＯＲ回路８の出力が限度を超えて大となる場合に、デューティ比０％の矩形波（即ち、発振停止）を出力するように設定されているものである。
【００１０】
次に１０は短パルス発生回路であって、発振回路９からの出力の立上がり点を基準として、予め定められた例えばデューティ比１０％の矩形波を発生するものである。また１１はゲートドライブ回路であって、短パルス発生回路１０の出力を受けて、前記スイッチング素子ＳＷｉに対するゲート制御信号を発生するものである。
【００１１】
スイッチング回路３においては、原理的に言えば、スイッチング素子ＳＷ１とＳＷ４とがオンされることによって、パルストランス５を図示の上方から下方に向かう電流が供給され、逆にスイッチング素子ＳＷ２とＳＷ３とがオンされることによって、パルストランス５を図示の下方から上方に向かう電流が供給される。即ち、容量性負荷１に対して、立上がり急峻で立下がりが比較的緩やかな、正方向三角波と負方向三角波とが、前記発振回路９の発振周波数に対応して、印加される。
【００１２】
換言すれば、短パルス発生回路１０からの矩形波のデューティ比が５０％以下の値であることから、前記の立上がり急峻で立下がりが比較的緩やかな三角波が印加されることとなる。
【００１３】
上述の如く、立上がりが急峻で立下がりが比較的緩やかな三角波が、容量性負荷１に印加されることとなり、電圧の立上がり時の放電によって、ＮやＯやＯＨなどの活性種（ラジカル）が効果的に発生されることになり、燃焼排ガス中の窒素酸化物（ＮＯx ）や硫黄酸化物（ＳＯx ）を除去するができる。
【００１４】
ただ、この場合に、立上がりが急峻な電圧が容量性負荷１に印加されることから、容量性負荷１に流入される突入電流の値が十分に大となってしまい、例えば短絡が生じた場合と区分することがむづかしくなる。
【００１５】
本発明の場合においては、この点を考慮して、前記突入電流の場合には、短期間で電流値「０」の状態に戻るが、短絡の場合には図示の電流検出器６によって検出された電流成分の所定時間での平均値が大となることを利用して、短絡の場合には発振回路９からの発振を停止させ、スイッチング素子ＳＷ１ないしＳＷ４がオン状態となることを阻止するようにしている。
【００１６】
図１に示す、増幅回路７とＯＲ回路８と発振回路９との動作が、当該短絡の場合には、スイッチング素子ＳＷｉがオンされることを阻止するが、前記の比較的大きい突入電流に対しては、スイッチング素子ＳＷｉが正常にオン・オフされるようにしている。
【００１７】
なお、図示のＯＲ回路８からの出力は、電流検出器６で検出された直流電流成分（大きさは変化する）に比例した比例電圧成分と、当該直流電流成分を所定の時定数をもって（ＣＲ時定数回路を用いて）積分した積分電圧成分との、いずれか大きい電圧成分の大きさに対応した出力となるようにされている。
【００１８】
そして、発振回路９は、通常的にはデューティ比５０％の矩形波を発振しているが、ＯＲ回路８の出力の大きさが異常に大となるとデューティ比０％のものとなり（即ち、発振停止状態となり）、他方前記の突入電流が正常値よりも多少大となったとしても、デューティ比２５％の矩形波を発振するようにされ、スイッチング素子ＳＷｉはオン・オフを維持するようにされている。
【発明の効果】
【００１９】
本発明においては、容量性負荷に対して、立上がりの急峻な高電圧を印加するが、その際に生じる比較的大きい突入電流が多少大となり過ぎたとしても、正常に動作を続けることができ、かつ短絡の場合にはスイッチング素子ＳＷｉが、正しく、オン・オフ動作を停止することができる。
【発明を実施するための最良の形態】
【００２０】
本発明の高電圧印加装置は、図１に示した如き構成を有するが、図２は各部の波形図を示している。
【００２１】
［１］，［２］：発振回路９は、位相のずれた２つの矩形波を発振する。図示の「発振回路出力信号１」と「発振回路出力信号２」との間には、実際には、所定の「同時オフ期間」が存在しているが、本明細書においては簡単のためにこのような場合をもデューティ比５０％の矩形波と呼んでいる。
【００２２】
［３］，［４］：短パルス発生回路１０は、図示の「発振回路出力信号１」と「発振回路出力信号２」との夫々の立上がりタイミングに対応して立上がる短パルスを発生する。即ち、図示の「短パルス発生回路出力信号１」と「短パルス発生回路出力信号２」とを発生する。
【００２３】
［５］，［６］，［７］，［８］：スイッチング素子ＳＷ１ないしＳＷ４に印加されるゲート信号は、「短パルス発生回路出力信号１」と「短パルス発生回路出力信号２」とにもとづいて図示の如きものとなる。
【００２４】
［９］：容量性負荷には、パルストランス５が介在されて、立上がりが急峻で立下がりが緩やかな、正方向と負方向との三角波が印加されることとなる。なお、これらの三角波のピーク値は図１に示す電流制限用インダクタンス４によって、所定レベルに制限されている。
【００２５】
図３はスイッチング素子をオン・オフするタイミングによって容量性負荷に印加される高電圧波形を示している。
【００２６】
例えばスイッチング素子ＳＷ１とＳＷ４とがオンされるタイミングが図示（ａ）の始点の時点でありかつオフされるタイミングが図示（ｂ）の終点の時点であるとすると、図３に示す波形の立上がり時間Ｔ（rise) （図示（ａ）の期間）は
Ｔ（rise) ＝Ｔ（ r・delay ）＋５τ（rise) 
但し，Ｔ（ r・delay ）：ＰＷＭスイッチングレギュレータＩＣとワンショットＩＣ                            とフォトカプラと半導体スイッチング素子ＳＷとの立上が                            り遅延時間の合計。
τ（rise) ：容量性負荷１の等価静電容量Ｃと、スイッチング回路や電                            流制限用インダクタンスやパルストランスや配線などの合                            成抵抗値Ｒt とによる時定数（当該時定数に「４．６０５                            」を乗じることで、ピーク値の９９％の値となるので、時                            定数「５」を乗じることで、ピーク値に達する時間になる                            とする）。
で与えられる。
【００２７】
また、ピーク電圧維持時間Ｔ(peak)（図示（ｂ）の期間）は
Ｔ(peak)＝Ｔ（on）−Ｔ（rise) 
但し、Ｔ（on）：短パルス発生回路で設定したパルス幅である（なお、Ｔ(peak)とＴ                    （rise) との和が、後述する立下がり時間Ｔ（fall）よりも小さい                    ようにＴ（on）を設定する）。
【００２８】
また、スイッチング素子ＳＷ１とＳＷ４とがオフされるタイミングが図示（ｃ）の始点の時点でありかつオンされるタイミングが図示（ｃ）の終点の時点であるとすると、図３に示す波形の立下がり時間Ｔ（fall）（図示（ｃ）の期間）は
Ｔ（fall）＝Ｔ（ f・delay ）＋５τ（fall) 
但し、Ｔ（ f・delay ）：ＰＷＭスイッチングレギュレータＩＣとワンショットＩＣ                            とフォトカプラと半導体スイッチング素子ＳＷとの立下が                            り遅延時間の合計。
τ（fall）：容量性負荷１の等価静電容量Ｃと、容量性負荷１の抵抗Ｒ                            B とによる時定数（この場合も「５」を乗じることにより                            零レベルに達する時間になるとする）。
【００２９】
図４は図１に示す増幅回路とＯＲ回路とについての原理的な構成図を示している。図中の符号７，８は図１に対応し、７−１０と７−１１とは増幅器、７−２０はＣＲ回路をもつ時定数回路で積分回路部に対応するもの、７−２１は抵抗回路をもつ比例回路部、８−１０と８−１１とはダイオード、８−２は分圧回路を表している。
【００３０】
増幅回路７に供給される所の、電流検出器６で検出された直流電流成分は、比例回路部７−２１を介して増幅器７−１１に入力され、比例電圧成分として出力される。また当該検出された直流電流成分は、積分回路部７−２０を介して増幅器７−１０に入力され、積分電圧成分として出力される。
【００３１】
両者の電圧成分は、ダイオード８−１０，８−１１と分圧回路８−２とによって構成されるＯＲ回路８に入力され、周知の如く、いずれか大きい値をもつ成分が選択されて、分圧されて出力される。当該分圧された出力は、図１に示す発振回路９に供給される。
【００３２】
前述した如く、立上がりの急峻な高電圧が容量性負荷１に印加されるとき、当該容量性負荷１に対して大きい突入電流が流入される。この突入電流に対応する形で、図１に示す電流検出器６から出力される直流電流成分も瞬間的に大となるが突入電流が小に落着につれて当該直流電流成分も小になる。この結果、突入電流に対応する場合での比例電圧成分と積分電圧成分とがＯＲ回路８に供給された場合でも、図４に示す分圧回路８−２からの出力は、いわばピーク値が一時的に増大するだけというような電圧となっている。
【００３３】
これに対して、仮に容量性負荷１において短絡が生じるような場合には、当該短絡に伴う短絡電流は十分に大きくかつ時間的に持続する。このことから、電流検出器６で検出される当該短絡電流に対応する直流電流成分の場合には、ＯＲ回路８における分圧回路８−２からの出力は所定レベルを超えて持続するような電圧となっている。
【００３４】
図５は、発振回路が出力する矩形波のデューティ比を説明する図である。
発振回路９（図１に示す）の構成と、発振回路９が出力する矩形波の発振周波数とについては後述するが、図５の左側に示す如く、発振回路９により発振される矩形波のデューティ比は、前述のＯＲ回路８から供給される電圧が図示ｖ1 以下の場合には、デューティ比５０％となるようにされ、ＯＲ回路８から供給される電圧がｖ2 あるいはｖ2 以上の場合には、デューティ比０％（即ち、発振停止のこと）となるようにされ、ＯＲ回路８から供給される電圧が図示ｖ1 を超えかつｖ2 より小さい場合には、デューティ比２５％となるようにされている。
【００３５】
前述の如く、容量性負荷１に流入する突入電流の場合には、ＯＲ回路８からの出力は、図５の左側に「突入電流部分」として示しているように、瞬時的には、前述の電圧ｖ1 を超えることもあるが、電圧ｖ2 に達することはない（達しないように設計されている）が、短絡が生じた場合には、図５の左側に「短絡電流部分」と示しているように、ＯＲ回路８からの出力は電圧ｖ2 を超えてしまう。
【００３６】
このことから、本発明の場合には、短絡が生じた場合には、発振回路９は発振を停止し（即ち、デューティ比０％となり）、他方、突入電流が多少大きくなったとしても発振回路９はデューティ比５０％の矩形波が一時的にデューティ比２５％の矩形波となるだけで、発振は持続される。
【００３７】
本発明の場合には、前述の如く、発振回路９からの出力にもとづいて、短パルス発生回路１０が所定のデューティ比をもつ短パルスを発生することから、前述の如く発振回路９のデューティ比が５０％から２５％に変化しても、図示に示すゲートドライブ回路１１に供給されるパルス波のデューティ比に変化はない。しかし、短絡が発生した場合には、発振回路９は発振停止となり、短パルス発生回路１０も短パルスを発生しなくなり、結果的に、スイッチング回路３におけるスイッチング素子ＳＷ１ないしＳＷ４のオン・オフ動作は停止する。
【００３８】
図６は本発明に用いる電流検出器と増幅回路とＯＲ回路との一実施例構成を示す図である。
【００３９】
電流検出器６に示す「端子５」と「端子６」とが、図１に示す直流電圧供給回路２における整流回路と図１に示すスイッチング回路３との間に接続される。そして、「端子３」から、前述の直流電流成分として、増幅回路７に供給される。
【００４０】
図６に示す増幅回路７は、「端子１ないし４」側と「端子５ないし８」側とに、いわば内部で分割されている。そして「端子１ないし４」側が図４に示した増幅器７−１０の側に対応しており、「端子５ないし８」側が図４に示した増幅器７−１１の側に対応している。増幅器７−１０側の「出力端子１」と増幅器７−１１側の「出力端子７」とがＯＲ回路８に導かれている。
【００４１】
図７は本発明に用いるＯＲ回路と発振回路と短パルス発生回路との一実施例構成を示す図である。
【００４２】
発振回路９において、図示「発振周波数設定」として囲った部分が、発振周波数を設定する部分であり、図示の「端子ＥＡ」と「端子ＥＢ」として示す部分から、図２に示す「発振回路出力信号１」と「発振回路出力信号２」とが出力される。
【００４３】
発振回路９において、図示「デューティ比」として囲った部分が、図５に関連して示したデューティ比を決める回路部である。ＯＲ回路８からの出力が、図５に示す電圧ｖ1 以下の場合には、発振回路９は、設定された周波数のデューティ比５０％の矩形波を発振する。即ち、図２に示す「発振回路出力信号１」と「発振回路出力信号２」とを発振する。
【００４４】
そして言うまでもなく、ＯＲ回路８からの出力の電圧がｖ1 を超えｖ2 よりも小さい場合には、デューティ比２５％の矩形波を発生し、ＯＲ回路８からの出力の電圧がｖ2 以上になった場合には、発振回路９は発振を停止する。
【００４５】
短パルス発生回路１０において、図示「パルス幅設定」とある部分が、発生する短パルスのデューティ比を設定する部分である。そして「端子１Ａ（の反転）」と「端子２Ａ（の反転）」との表示のある端子に対して、発振回路９からの出力が入力され、「端子１Ｑ」と「端子２Ｑ」とからの出力が図１に示すゲートドライブ回路１１に導かれる。
【産業上の利用可能性】
【００４６】
以上説明した如く、本発明によれば、例えば燃焼排ガス中の窒素酸化物（ＮＯx ）や硫黄酸化物（ＳＯx ）を除去するに当たって、ストリーマ放電やグロー放電などの低温プラズマを用いる方法が考慮されており、この場合に、特に立上がりが急峻な高電圧を印加することで、窒素酸化物や硫黄酸化物を除去できる。
【図面の簡単な説明】
【００４７】
【図１】本発明の全体の一実施例構成を示す。
【図２】各部の波形図を示す。
【図３】スイッチング素子をオン・オフするタイミングによって容量性負荷に印加される高電圧波形を示している。
【図４】図１に示す増幅回路とＯＲ回路とについての原理的な構成図を示している。
【図５】発振回路が出力する矩形波のデューティ比を説明する図である。
【図６】本発明に用いる電流検出器と増幅回路とＯＲ回路との一実施例構成を示す図である。
【図７】本発明に用いるＯＲ回路と発振回路と短パルス発生回路との一実施例構成を示す図である。
【符号の説明】
【００４８】
１：容量性負荷
２：直流電圧供給回路
３：スイッチング回路
４：電流制限用インダクタンス
５：パルストランス
６：電流検出器
７：増幅回路
８：ＯＲ回路
９：発振回路
１０：短パルス発生回路
１１：ゲートドライブ回路
【図１】
2008167584.tif 000003
【図２】
2008167584.tif 000004
【図３】
2008167584.tif 000005
【図４】
2008167584.tif 000006
【図５】
2008167584.tif 000007
【図６】
2008167584.tif 000008
【図７】
2008167584.tif 000009