(57)【要約】【課題】定電圧電源装置の制御回路での消費電流を抑えながら、出力電圧の応答速度を向上させることができる定電圧電源装置を得る。【解決手段】誤差増幅器Ａ１の出力電圧Ｖａを検出し、該検出した電圧に応じて、出力制御用トランジスタＭ１の寄生容量Ｃ１を充放電する電流、すなわち定電流回路部４から供給されるドライバトランジスタＭ２の負荷電流ｉａの電流値を増加させる電流制御回路部２１を備えるようにした。【選択図】図３
2008033971.tif 000002
【特許請求の範囲】
【請求項１】
直流電源から入力された電圧を所定の直流電圧に変換して出力端子から出力する定電圧電源装置において、
所定の基準電圧を生成して出力する基準電圧発生回路部と、
前記出力端子の電圧を分圧して出力する分圧回路部と、
入力される制御信号に応じて、前記直流電源から供給される電流の出力制御を行う出力制御用トランジスタと、
入力される制御信号に応じて、該出力制御用トランジスタの駆動制御を行うドライバトランジスタと、
前記分圧回路部からの分圧電圧が前記基準電圧になるように該ドライバトランジスタの動作制御を行う誤差増幅器と、
入力される制御信号に応じた定電流を前記ドライバトランジスタに供給する、該ドライバトランジスタの負荷をなす定電流回路部と、
前記誤差増幅器の出力電圧を検出し、該検出した出力電圧に応じてアナログ的に変化する定電流が出力されるように該定電流回路部の動作制御を行う電流制御回路部と、
を備えることを特徴とする定電圧電源装置。
【請求項２】
前記電流制御回路部は、定電流回路部に対して、前記誤差増幅器の出力電圧が低下すると前記定電流の電流値を増加させることを特徴とする請求項１記載の定電圧電源装置。
【請求項３】
前記定電流回路部は、ゲートに入力される電圧に応じた電流を出力するＭＯＳトランジスタで形成され、前記電流制御回路部は、前記誤差増幅器の出力電圧に応じて該ＭＯＳトランジスタのゲート電圧を制御することを特徴とする請求項１又は２記載の定電圧電源装置。
【請求項４】
前記電流制御回路部は、定電流回路部から出力される電流値が所定値を超えないように制限することを特徴とする請求項１、２又は３記載の定電圧電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷の過渡変動による出力電圧の変動に対して高速に応答することができると共に、低消費電流で作動することができる定電圧電源装置に関するものである。
【背景技術】
【０００２】
従来、入力電圧を所定の定電圧に変換して出力する定電圧電源装置の構成として、通常、出力電圧と基準電圧とを比較して該差電圧が最小となるように、出力電圧を制御する出力制御用トランジスタにフィードバックを施している。このため、出力電圧の変化が、出力制御用トランジスタに伝達されて、出力電圧を所定の電圧値に復帰させるためには多少の時間が必要になる。このような伝達に要する時間が応答遅れとなる。該応答遅れが大きいと、負荷電流が過渡的に大きく変動した場合等に伴って出力電圧も大きく変動し、最悪の場合は、該出力電圧が出力される出力端子に接続された負荷をなす回路の動作保証電圧を下回り、該負荷に不具合が生じる可能性があった。
【０００３】
このような、応答遅れの多くは、定電圧電源装置の制御回路内での配線間容量及びトランジスタの電極間にある寄生容量と、これらの容量を充放電する電流値によって決まる。すなわち、応答速度を速くするためには、このような容量を減少させるか、このような容量を充放電する電流値を大きくすればよい。しかし、このような容量は、制御回路を構成しているＩＣのレイアウトや、出力電流を制御するために必要なトランジスタの大きさによってほぼ決定されてしまうことから、通常は充放電の電流値を大きくする方法が行われていた。
【０００４】
しかし、前記充放電の電流値を大きくするということは、定電圧電源装置における制御回路のバイアス電流値を大きくすることであり、必然的に電源装置自体の消費電流が増加する。近年、環境問題に対する配慮から、電気機器の省電力化が求められており、特に電池で駆動される機器においてそのような傾向が顕著である。このため、定電圧電源装置の制御回路においても、できるだけ低電流で作動させることが望ましい。
【０００５】
そこで、図８で示すような定電圧電源装置における出力電圧の応答速度を改善する技術があった（例えば、特許文献１参照。）。
図８において、帰還型電圧供給源１１０の電圧出力端子ＴＯに電流供給回路１３０と電流吸収回路１４０が接続されている。
【０００６】
電源供給回路１３０は、電圧出力端子ＴＯの定常電圧よりもわずかに低い電圧ＶＬを発生する電圧源１３１と、カソードが電圧出力端子ＴＯに接続された第１のダイオード１３３とカソードが電圧源１３１に接続された第２のダイオード１３４と、電流出力端子がこれら第１及び第２の各ダイオードにおけるそれぞれのアノードの接続点に接続された電流源１３２とで構成されている。
【０００７】
また、電流吸引回路１４０は、電圧出力端子ＴＯの定常電圧よりわずかに高い電圧ＶＨを出力する電圧源１４１と、アノードが電圧出力端子ＴＯに接続された第３のダイオード１４３と、アノードが電圧源１４１に接続された第４のダイオード１４４と、電流出力端子がこれら第３及び第４の各ダイオードにおけるそれぞれのカソードの接続点に接続された電流源１４２とで構成されている。
【０００８】
各電圧源と電圧出力端子ＴＯの電圧がＶＨ＞Ｖｏ＞ＶＬの関係を保持している間は、電流源１３２の出力電流は電圧源１３１に流れ、電流源１４２の出力電流は電圧源１４１に流れ、電圧出力端子ＴＯには電流が流れない。ここで、電圧出力端子ＴＯの電圧Ｖｏが低下して、Ｖｏ＜ＶＬになると、電流源１３２から電圧出力端子ＴＯに電流が供給され、電圧出力端子ＴＯの電圧Ｖｏが電圧ＶＬ以下になるのを防止する。同様に、電圧出力端子ＴＯの電圧Ｖｏが上昇して、ＶＨ＜Ｖｏになると、電流源１４２は電圧出力端子ＴＯから電流を吸引し、電圧出力端子ＴＯの電圧Ｖｏが電圧ＶＨ以上になるのを防止する。このようにして、電圧Ｖｏの応答遅れによる電圧変動を抑制することができる。
【特許文献１】特開平１０−１２４１５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、図８では、電圧出力端子ＴＯの電圧ＶｏがＶＨ＞Ｖｏ＞ＶＬの関係を保持している間も、電流源１３２と電流源１４２は作動しており、無駄に電流を消費しているため、電源効率を極端に低下させるという問題が考えられる。
【００１０】
本発明は、上記のような問題を解決するためになされたものであり、定電圧電源装置の制御回路での消費電流を抑えながら、出力電圧の応答速度を向上させることができる定電圧電源装置を得ることを目的とする。
【課題を解決するための手段】
【００１１】
この発明に係る定電圧電源装置は、直流電源から入力された電圧を所定の直流電圧に変換して出力端子から出力する定電圧電源装置において、
所定の基準電圧を生成して出力する基準電圧発生回路部と、
前記出力端子の電圧を分圧して出力する分圧回路部と、
入力される制御信号に応じて、前記直流電源から供給される電流の出力制御を行う出力制御用トランジスタと、
入力される制御信号に応じて、該出力制御用トランジスタの駆動制御を行うドライバトランジスタと、
前記分圧回路部からの分圧電圧が前記基準電圧になるように該ドライバトランジスタの動作制御を行う誤差増幅器と、
入力される制御信号に応じた定電流を前記ドライバトランジスタに供給する、該ドライバトランジスタの負荷をなす定電流回路部と、
前記誤差増幅器の出力電圧を検出し、該検出した出力電圧に応じてアナログ的に変化する定電流が出力されるように該定電流回路部の動作制御を行う電流制御回路部と、
を備えるものである。
【００１２】
具体的には、前記電流制御回路部は、定電流回路部に対して、前記誤差増幅器の出力電圧が低下すると前記定電流の電流値を増加させるようにした。
【００１３】
また、前記定電流回路部は、ゲートに入力される電圧に応じた電流を出力するＭＯＳトランジスタで形成され、前記電流制御回路部は、前記誤差増幅器の出力電圧に応じて該ＭＯＳトランジスタのゲート電圧を制御するようにしてもよい。
【００１４】
また、前記電流制御回路部は、定電流回路部から出力される電流値が所定値を超えないように制限するようにしてもよい。
【発明の効果】
【００１５】
本発明の定電圧電源装置によれば、誤差増幅器の出力電圧に応じてドライバトランジスタの負荷電流の電流値を変えるようにし、具体的には、誤差増幅器の出力電圧の低下に応じて、ドライバトランジスタの負荷電流を増加させるようにした。このことから、通常動作時は定電圧電源装置の低消費電流化を図ることができ、更に、出力電圧が低下した場合の復帰応答時間を短縮させることができ、該復帰応答の高速化を図ることができる。
【発明を実施するための最良の形態】
【００１６】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における定電圧電源装置の例を示した回路図である。
図１において、定電圧電源装置１の入力端子ＩＮには電池等の直流電源１０からの電圧Ｖｂａｔが入力されており、定電圧電源装置１の出力端子ＯＵＴには負荷１１が接続されている。定電圧電源装置１は、入力された電圧Ｖｂａｔから所定の定電圧Ｖｘを生成して負荷１１に出力する。
【００１７】
定電圧電源装置１は、所定の基準電圧Ｖｒを生成して出力する基準電圧発生回路部２と、出力電圧Ｖｏｕｔを分圧して出力する抵抗Ｒ１及びＲ２からなる分圧回路部３と、ゲートに入力される電圧に応じた電流を出力端子ＯＵＴに出力するＰチャネル型ＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタと呼ぶ）からなる出力制御用トランジスタＭ１とを備えている。
【００１８】
更に、定電圧電源装置１は、基準電圧Ｖｒに対する分圧回路部３で生成された分圧電圧Ｖｄの差電圧を増幅して出力する誤差増幅器Ａ１と、該誤差増幅器Ａ１の出力電圧に応じて出力制御用トランジスタＭ１をドライブするＰＭＯＳトランジスタからなるドライバトランジスタＭ２と、該ドライバトランジスタＭ２の負荷をなす定電流回路部４と、該定電流回路部４の動作制御を行って供給される電流値ｉａを変える電流制御回路部５とを備えている。
【００１９】
誤差増幅器Ａ１において、非反転入力端には基準電圧Ｖｒが、反転入力端には分圧電圧Ｖｄがそれぞれ入力され、出力端は、ドライバトランジスタＭ２のゲートに接続されている。ドライバトランジスタＭ２のソースは入力端子ＩＮに接続され、ドライバトランジスタＭ２のドレインと接地電圧との間には定電流回路部４が接続されている。また、ドライバトランジスタＭ２のドレインは出力制御用トランジスタＭ１のゲートに接続され、出力制御用トランジスタＭ１は、入力端子ＩＮと出力端子ＯＵＴとの間に接続されている。
【００２０】
一方、電流制御回路部５は、電圧Ｖｂａｔを電源にして作動しており、入力端は出力端子ＯＵＴに接続され、出力端から定電流回路部４へ出力電流の制御を行う制御信号が出力され、定電流回路部４は、該制御信号に応じた電流ｉａをドライバトランジスタＭ２に供給する。
【００２１】
このような構成において、負荷１１の状態が変化し、負荷１１への出力電流が増加して出力電圧Ｖｏｕｔが低下すると、誤差増幅器Ａ１の反転入力端に入力されている分圧電圧Ｖｄが低下して誤差増幅器Ａ１の出力電圧が上昇し、ドライバトランジスタＭ２のゲート電圧が上昇する。このため、ドライバトランジスタＭ２のドレイン電圧が低下して出力制御用トランジスタＭ１のゲート電圧が低下し、出力制御用トランジスタＭ１のドレイン電流が増大することから、出力電圧Ｖｏｕｔが上昇して所定の定電圧Ｖｘになるように制御される。
【００２２】
しかし、出力電圧Ｖｏｕｔが低下してから、再び所定の定電圧Ｖｘに戻るまでに若干の時間がかかる。該時間の大半は、出力制御用トランジスタＭ１のソース−ゲート間に形成された寄生容量Ｃ１を、定電流回路部４から供給される電流値ｉａで充電するのに要する時間である。出力制御用トランジスタＭ１は、負荷１１に流れる電流がすべて流れることから、必然的にバッファサイズ（トランジスタサイズ）が大きなものを使用するため、寄生容量Ｃ１も大きくなる。出力制御用トランジスタＭ１の出力電流値を制御するためには、出力制御用トランジスタＭ１のゲート電圧を変化させる必要がある。しかし、ソース−ゲート間には大きな寄生容量Ｃ１があるため、ゲート電圧を短時間に変化させるためには、大きな電流で寄生容量Ｃ１を充放電させる必要がある。
【００２３】
定電圧電源装置１の消費電流を低減させるために、ドライバトランジスタＭ２の負荷である定電流回路部４から供給される電流ｉａを小さくすると、寄生容量Ｃ１を充放電するために多くの時間がかかるため、出力電圧Ｖｏｕｔの変動に対する出力制御用トランジスタＭ１の応答速度が遅くなる。このようなことから、電流制御回路部５が、出力電圧Ｖｏｕｔの電圧値に応じて、ドライバトランジスタＭ２の負荷である定電流回路部４から出力される電流ｉａを変化させる。すなわち、出力電圧Ｖｏｕｔが低下した場合は、定電流回路部４の出力電流ｉａを増加させて、出力電圧Ｖｏｕｔが変化した場合の応答速度を速くすることができる。
【００２４】
図２は、図１における定電流回路部４及び電流制御回路部５の回路例を示した図である。なお、図２では、図１と同じものは同じ符号で示しており、ここではその説明を省略する。
図２において、定電流回路部４は、Ｎチャネル型ＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタと呼ぶ）Ｍ３からなり、電流制御回路部５は、ＮＭＯＳトランジスタＭ４、ＰＭＯＳトランジスタＭ５及び抵抗Ｒ３で構成されている。
【００２５】
定電流回路部４のＮＭＯＳトランジスタＭ３と電流制御回路部５のＮＭＯＳトランジスタＭ４はカレントミラー回路を形成しており、ドライバトランジスタＭ２のドレインと接地電圧との間にＮＭＯＳトランジスタＭ３が接続されている。入力端子ＩＮと接地電圧との間には、抵抗Ｒ３、ＰＭＯＳトランジスタＭ５及びＮＭＯＳトランジスタＭ４が直列に接続されている。ＮＭＯＳトランジスタＭ３及びＭ４の各ゲートは接続され、該接続部はＮＭＯＳトランジスタＭ４のドレインに接続されている。また、ＰＭＯＳトランジスタＭ５のゲートは出力端子ＯＵＴに接続されている。
【００２６】
このような構成において、出力電圧Ｖｏｕｔが低下すると、ＰＭＯＳトランジスタＭ５のゲート電圧が低下してＰＭＯＳトランジスタＭ５のドレイン電流が増加する。該ドレイン電流がカレントミラー回路の入力側トランジスタをなすＮＭＯＳトランジスタＭ４に流れるため、該電流は、カレントミラー回路の出力側トランジスタをなすＮＭＯＳトランジスタＭ３のドレイン電流となり、定電流回路部４の出力電流ｉａになる。このようにして、ドライバトランジスタＭ２に供給される電流が増加し、出力制御用トランジスタＭ１のゲート電圧を短時間に変化させることができ、出力電圧Ｖｏｕｔの変化に対するフィードバック制御の動作を速くすることができる。
【００２７】
このように、本第１の実施の形態における定電圧電源装置は、出力電圧Ｖｏｕｔの低下に応じて、出力制御用トランジスタＭ１の寄生容量Ｃ１を充放電する電流の電流値を増加させる電流制御回路部５を備えるようにした。このことから、定電圧電源装置の低消費電流化を図ることができると共に、出力電圧の応答速度を向上させることができる。
【００２８】
第２の実施の形態．
前記第１の実施の形態では、電流制御回路部５は、出力電圧Ｖｏｕｔを検出してドライバトランジスタＭ２に対する負荷電流ｉａを変えるようにしたが、電流制御回路部５が誤差増幅器Ａ１の出力電圧を検出してドライバトランジスタＭ２に対する負荷電流ｉａを変えるようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図３は、本発明の第２の実施の形態における定電圧電源装置の例を示した回路図である。なお、図３では、図１と同じものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。
【００２９】
図３における図１との相違点は、図１の電流制御回路部５は誤差増幅器Ａ１の出力電圧Ｖａを検出し、出力電圧Ｖｏｕｔが低下して該検出した電圧Ｖａが上昇するとドライバトランジスタＭ２に対する負荷電流ｉａを増加させるようにしたことから、図１の電流制御回路部５を電流制御回路部２１とし、これに伴って図１の定電圧電源装置１を定電圧電源装置２０にしたことにある。
図３において、定電圧電源装置２０は、基準電圧発生回路部２と、分圧回路部３と、出力制御用トランジスタＭ１と、誤差増幅器Ａ１と、ドライバトランジスタＭ２と、定電流回路部４と、誤差増幅器Ａ１の出力電圧Ｖａを検出し該検出した出力電圧Ｖａが増加すると、該定電流回路部４の動作制御を行って供給される電流値を変える電流制御回路部２１とを備えている。
【００３０】
電流制御回路部２１は、電圧Ｖｂａｔを電源にして作動しており、入力端は誤差増幅器Ａ１の出力端に接続され、出力端から定電流回路部４へ出力電流の制御を行う制御信号が出力され、定電流回路部４は、該制御信号に応じた電流ｉａをドライバトランジスタＭ２に供給する。
このような構成において、負荷１１の状態が変化し、負荷１１への出力電流が増加して出力電圧Ｖｏｕｔが低下すると、誤差増幅器Ａ１の反転入力端に入力されている分圧電圧Ｖｄが低下して誤差増幅器Ａ１の出力電圧Ｖａが上昇し、ドライバトランジスタＭ２のゲート電圧が上昇する。
【００３１】
電流制御回路部２１は、誤差増幅器Ａ１の出力電圧Ｖａの電圧値に応じて、ドライバトランジスタＭ２の負荷である定電流回路部４から出力される電流ｉａを変化させる。すなわち、電流制御回路部２１は、出力電圧Ｖｏｕｔが低下し誤差増幅器Ａ１の出力電圧Ｖａが上昇すると、定電流回路部４の出力電流ｉａを増加させて、出力電圧Ｖｏｕｔが変化した場合の応答速度を速くすることができる。
【００３２】
図４は、図３における誤差増幅器Ａ１、定電流回路部４及び電流制御回路部５の回路例を示した図である。なお、図４では、図３と同じものは同じ符号で示しており、ここではその説明を省略する。
図４において、定電流回路部４は、ＮＭＯＳトランジスタＭ３からなり、電流制御回路部２１は、ＰＭＯＳトランジスタＭ１１〜Ｍ１６、ＮＭＯＳトランジスタＭ１７〜Ｍ１９及び定電流源２２で構成され、誤差増幅器Ａ１は、ＰＭＯＳトランジスタＭ２０，Ｍ２１及びＮＭＯＳトランジスタＭ２２〜２５で構成されている。
【００３３】
電流制御回路部２１において、入力端子ＩＮと接地電圧との間には、ＰＭＯＳトランジスタＭ１１，Ｍ１２及びＮＭＯＳトランジスタＭ１７，Ｍ１８が直列に接続された直列回路と、ＰＭＯＳトランジスタＭ１３，Ｍ１５及びＮＭＯＳトランジスタＭ１９並びに誤差増幅器Ａ１のＮＭＯＳトランジスタＭ２５が直列に接続された直列回路と、ＰＭＯＳトランジスタＭ１４，Ｍ１６及び定電流源２２が直列に接続された直列回路とがそれぞれ並列に接続されている。ＰＭＯＳトランジスタＭ１１、Ｍ１３及びＭ１４はカレントミラー回路を形成し、ＰＭＯＳトランジスタＭ１２、Ｍ１５及びＭ１６でカレントミラー回路を形成している。また、ＮＭＯＳトランジスタＭ１８はＮＭＯＳトランジスタＭ３とカレントミラー回路を形成している。
【００３４】
ＰＭＯＳトランジスタＭ１１，Ｍ１３，Ｍ１４において、各ゲートは接続され、該接続部はＰＭＯＳトランジスタＭ１４のドレインに接続され、各ソースはそれぞれ入力端子ＩＮに接続されている。また、ＰＭＯＳトランジスタＭ１１，Ｍ１３，Ｍ１４の各ドレインは、ＰＭＯＳトランジスタＭ１２，Ｍ１５，Ｍ１６の各ソースに対応して接続されている。ＰＭＯＳトランジスタＭ１２，Ｍ１５，Ｍ１６において、各ゲートは接続され、該接続部はＰＭＯＳトランジスタＭ１６のドレインに接続されている。ＰＭＯＳトランジスタＭ１２及びＭ１５の各ドレインは、ＮＭＯＳトランジスタＭ１７，Ｍ１９の各ドレインに対応して接続され、ＰＭＯＳトランジスタＭ１６のドレインは、定電流源２２を介して接地電圧に接続されている。
【００３５】
ＮＭＯＳトランジスタＭ１７において、ソースはＮＭＯＳトランジスタＭ１８のドレインに接続され、ゲートは誤差増幅器Ａ１の出力端に接続されている。また、ＮＭＯＳトランジスタＭ１８において、ゲートはＮＭＯＳトランジスタＭ３のゲートに接続され、ソースは接地電圧に接続されている。一方、ＮＭＯＳトランジスタＭ１９において、ゲートはＰＭＯＳトランジスタＭ１１、Ｍ１３及びＭ１４の各ゲートの接続部に接続され、ソースはＮＭＯＳトランジスタＭ２５のドレインに接続されている。
【００３６】
次に、誤差増幅器Ａ１において、ＰＭＯＳトランジスタＭ２０及びＭ２１がカレントミラー回路を形成し、ＮＭＯＳトランジスタＭ２４及びＭ２５がカレントミラー回路を形成している。ＮＭＯＳトランジスタＭ２２及びＭ２３は差動対をなしており、ＰＭＯＳトランジスタＭ２０及びＭ２１のカレントミラー回路は、該差動対の負荷をなしている。また、ＮＭＯＳトランジスタＭ２４及びＭ２５のカレントミラー回路は、定電流源をなしている。ＰＭＯＳトランジスタＭ２０及びＭ２１において、各ゲートは接続され該接続部はＰＭＯＳトランジスタＭ２１のドレインに接続され、各ソースは入力端子ＩＮにそれぞれ接続されている。
【００３７】
また、ＰＭＯＳトランジスタＭ２０及びＭ２１の各ドレインは、ＮＭＯＳトランジスタＭ２２及びＭ２３のドレインにそれぞれ対応して接続されている。ＮＭＯＳトランジスタＭ２２のゲートは、誤差増幅器Ａ１の反転入力端をなし、分圧回路部３からの分圧電圧Ｖｄが入力されている。ＮＭＯＳトランジスタＭ２３のゲートは、誤差増幅器Ａ１の非反転入力端をなし、基準電圧Ｖｒが入力されている。ＮＭＯＳトランジスタＭ２２及びＭ２３の各ソースはそれぞれ接続され、該接続部は、ＮＭＯＳトランジスタＭ２４のドレインに接続されている。ＰＭＯＳトランジスタ２０及びＮＭＯＳトランジスタＭ２２の接続部が誤差増幅器Ａ１の出力端をなしている。なお、図４では、各ＰＭＯＳトランジスタのサブストレートゲートはそれぞれ入力端子ＩＮに接続され、各ＮＭＯＳトランジスタのサブストレートゲートはそれぞれ接地電圧に接続されている。
【００３８】
このような構成において、ＰＭＯＳトランジスタＭ１１及びＭ１２は、定電流負荷であり、ＮＭＯＳトランジスタＭ１７から流れる電流の最大値を規制すると共に、ＮＭＯＳトランジスタＭ１７のドレインにバイアス電圧を印加している。同様に、ＰＭＯＳトランジスタＭ１３及びＭ１５は、定電流負荷であり、ＮＭＯＳトランジスタＭ１９から流れる電流の最大値を規制すると共に、ＮＭＯＳトランジスタＭ１９のドレインにバイアス電圧を印加している。
【００３９】
ＰＭＯＳトランジスタＭ１４及びＭ１６は、対応するカレントミラー回路の入力側トランジスタをそれぞれなしており、ＰＭＯＳトランジスタＭ１１，Ｍ１２，Ｍ１３，Ｍ１５は対応するカレントミラー回路の出力側トランジスタをそれぞれなしている。ＰＭＯＳトランジスタＭ１４及びＭ１６の直列回路は、定電流源２２から所定の定電流が供給されており、ＰＭＯＳトランジスタＭ１３〜Ｍ１６及びＮＭＯＳトランジスタＭ１９，Ｍ２５は、対応するＰＭＯＳトランジスタＭ１１，Ｍ１２及びＮＭＯＳトランジスタＭ２４に、それぞれバイアス電流を与えている。
【００４０】
出力電圧Ｖｏｕｔが低下して、誤差増幅器Ａ１の出力電圧Ｖａが上昇すると、ＮＭＯＳトランジスタＭ１７のドレイン電流が増加し、該ドレイン電流はカレントミラー回路の入力側トランジスタをなすＮＭＯＳトランジスタＭ１８のドレインに入力され、該カレントミラー回路の出力側トランジスタをなすＮＭＯＳトランジスタＭ３のドレイン電流が増加する。
【００４１】
図５は、本発明の第２の実施の形態における定電圧電源装置の他の例を示した回路図である。なお、図５では、図４と同じものは同じ符号で示しており、ここではその説明を省略すると共に図４との相違点のみ説明する。
図５における図４との相違点は、ＰＭＯＳトランジスタＭ１１のドレインをＰＭＯＳトランジスタＭ１３のドレインに接続し、ＰＭＯＳトランジスタＭ１２のドレインをＰＭＯＳトランジスタＭ１５のドレインに接続して、ＰＭＯＳトランジスタＭ１１及びＭ１２の各ドレイン電圧を安定させるようにしたことにあり、その他の動作は図４と同様である。
【００４２】
次に、図６は、本発明の第２の実施の形態における定電圧電源装置の他の例を示した回路図である。なお、図６では、図４と同じものは同じ符号で示しており、ここではその説明を省略すると共に図４との相違点のみ説明する。
図６における図４との相違点は、ＮＭＯＳトランジスタＭ１８のゲートバイアスを、電流源をなすＮＭＯＳトランジスタＭ２５のゲートから得るようにしたことにあり、その他の動作は図４と同様である。なお、図６では、図４の場合を例にして示したが、図５の場合は図７のようになる。
【００４３】
このように、本第２の実施の形態における定電圧電源装置は、電流制御回路部２１で誤差増幅器Ａ１の出力電圧Ｖａを検出し、該検出した電圧に応じてドライバトランジスタＭ２に対する負荷電流ｉａを変えるようにした。このことから、前記第１の実施の形態と同様の効果を得ることができると共に、電流制御回路部２１が完全にＩＣ内に取り込まれ、出力端子ＯＵＴを介してトランジスタのゲートが外部に露出することがなくなり、回路の信頼性を向上させることができる。
【図面の簡単な説明】
【００４４】
【図１】本発明の第１の実施の形態における定電圧電源装置の例を示した回路図である。
【図２】図１における定電流回路部４及び電流制御回路部５の回路例を示した図である。
【図３】本発明の第２の実施の形態における定電圧電源装置の例を示した回路図である。
【図４】図３における誤差増幅器Ａ１、定電流回路部４及び電流制御回路部２１の回路例を示した図である。
【図５】本発明の第２の実施の形態における定電圧電源装置の他の例を示した回路図である。
【図６】本発明の第２の実施の形態における定電圧電源装置の他の例を示した回路図である。
【図７】本発明の第２の実施の形態における定電圧電源装置の他の例を示した回路図である。
【図８】従来の定電圧電源装置の例を示した図である。
【符号の説明】
【００４５】
１，２０  定電圧電源装置
２  基準電圧発生回路部
３  分圧回路部
４  定電流回路部
５，２１  電流制御回路部
１０  直流電源
１１  負荷
２２  定電流源
Ａ１  誤差増幅器
Ｍ１  出力制御用トランジスタ
Ｍ２  ドライバトランジスタ
【図１】
2008033971.tif 000003
【図２】
2008033971.tif 000004
【図３】
2008033971.tif 000005
【図４】
2008033971.tif 000006
【図５】
2008033971.tif 000007
【図６】
2008033971.tif 000008
【図７】
2008033971.tif 000009
【図８】
2008033971.tif 000010