(57)【要約】【課題】入力電圧に応じた出力電圧を、所定レベルのノイズによって反転されることなく出力することができる電圧出力回路を提供することを目的とする。【解決手段】入力電圧が印加される一方の入力端子と第１基準電圧が印加される他方の入力端子と出力端子とを有する第１コンパレータと、第１コンパレータの出力端子と接続される一方の入力端子と第２基準電圧が印加される他方の入力端子と入力電圧に応じた出力電圧を出力する出力端子とを有する第２コンパレータと、第２コンパレータの出力端子と接続される一方の入力端子と第３基準電圧が印加される他方の入力端子と第２コンパレータの一方の極性の入力端子と接続される出力端子とを有する第３コンパレータと、を備え、第１乃至第３基準電圧のうち少なくとも１つのレベルは、他方の入力端子に所定レベルのノイズが印加される場合、出力電圧がノイズによって反転することのないレベルである、ことを特徴とする。【選択図】図１
2008167051.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧が印加される一方の極性の入力端子と、第１基準電圧が印加される他方の極性の入力端子と、出力電圧を出力する出力端子と、を有する第１コンパレータと、
前記第１コンパレータの出力端子と接続される前記一方の極性の入力端子と、第２基準電圧が印加される前記他方の極性の入力端子と、前記入力電圧に応じた出力電圧を出力する出力端子と、を有する第２コンパレータと、
前記第２コンパレータの出力端子と接続される前記一方の極性の入力端子と、第３基準電圧が印加される前記他方の極性の入力端子と、前記第２コンパレータの前記一方の極性の入力端子と接続され、出力電圧を出力する出力端子と、を有する第３コンパレータと、を備え、
前記第１、第２、第３基準電圧のうち少なくとも１つの基準電圧のレベルは、
前記他方の極性の入力端子に所定レベルのノイズが印加される場合、前記出力端子から出力される出力電圧が前記ノイズによって反転することのないレベルである、
ことを特徴とする電圧出力回路。
【請求項２】
前記第１、第２、第３基準電圧の全てのレベルは、
前記他方の極性の入力端子に所定レベルのノイズが印加される場合、前記出力端子から出力される出力電圧が前記ノイズによって反転することのないレベルである、
ことを特徴とする請求項１に記載の電圧出力回路。
【請求項３】
前記第１コンパレータは、
前記入力電圧が制御電極に印加される一方のトランジスタと、前記第１基準電圧が制御電極に印加されるとともに、前記入力電圧と前記第１基準電圧とに基づいて前記出力電圧を出力する他方のトランジスタと、からなる差動トランジスタを含んで構成され、
前記第２コンパレータは、
前記第１、第３コンパレータの前記出力電圧が制御電極に印加される一方のトランジスタと、前記第２基準電圧が制御電極に印加されるとともに、前記第１、第３コンパレータの前記出力電圧と前記第２基準電圧とに基づいて前記入力電圧に応じた出力電圧を出力する他方のトランジスタと、からなる差動トランジスタを含んで構成され、
前記第３コンパレータは、
前記第２コンパレータの前記入力電圧に応じた出力電圧が制御電極に印加される一方のトランジスタと、前記第３基準電圧が制御電極に印加されるとともに、前記入力電圧に応じた出力電圧と前記第３基準電圧とに基づいて前記出力電圧を出力する他方のトランジスタと、からなる差動トランジスタを含んで構成され、
前記第１、第３コンパレータにおける前記他方のトランジスタの前記出力電圧を出力する側の電極は、第１電流供給素子と接続され、
前記第２コンパレータにおける前記他方のトランジスタの前記出力電圧を出力する側の電極は、第２電流供給素子と接続される、
ことを特徴とする請求項１又は請求項２に記載の電圧出力回路。
【請求項４】
前記第１、第２電流供給素子を備え、
前記第１、第２電流供給素子は、抵抗である、
ことを特徴とする請求項３に記載の電圧出力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧出力回路に関する。
【背景技術】
【０００２】
入力電圧の変化に応じて所定の電圧を保持しつつ出力する電圧出力回路がある。以下、図３を参照しつつ、従来の電圧出力回路１００について説明する。電圧出力回路１００は、ｎｐｎ型トランジスタ１０１、１０２、１０３、ｐｎｐ型トランジスタ１０４、１０５を有する。ｎｐｎ型トランジスタ１０１のコレクタと、ｎｐｎ型トランジスタ１０２のコレクタと、ｎｐｎ型トランジスタ１０３のベースとは、ｐｎｐ型トランジスタ１０４のコレクタと接続点Ｃにおいて共通接続される。尚、接続点Ｃは、後段の処理回路等への出力端子である。また、ｎｐｎ型トランジスタ１０２のベースと、ｎｐｎ型トランジスタ１０３のコレクタとは、ｐｎｐ型トランジスタ１０５のコレクタと接続点Ｄにおいて共通接続される。ｐｎｐ型トランジスタ１０４、１０５は、ｎｐｎ型トランジスタ１０１乃至１０３に電流を供給するために、ベースに定電圧が印加されることによってバイアスされている。
【０００３】
ｎｐｎ型トランジスタ１０１のベースには、ハイレベル及びローレベルの入力電圧が印加される。尚、ハイレベルの入力電圧とは、ｎｐｎ型トランジスタ１０１をオンさせるのに十分な電圧（０．６〜０．７（Ｖ）以上）である。また、ローレベルの入力電圧とは、ｎｐｎ型トランジスタ１０１をオフさせる電圧（例えば０（Ｖ））である。ｎｐｎ型トランジスタ１０１は、ベースに印加される入力電圧がローレベルからハイレベルへ立上ると、オンする。そして、ｎｐｎ型トランジスタ１０１のコレクタの電位が略接地レベルとなることにより、ｎｐｎ型トランジスタ１０３はオフし、ｎｐｎ型トランジスタ１０２はオンする。このため、接続点Ｃの電位が略接地レベルとなり、電圧出力回路１００は、略接地の電圧を保持しつつ出力する。尚、ｎｐｎ型トランジスタ１０２がオンしたときの接続点Ｃの電圧をローレベルとし、ｎｐｎ型トランジスタ１０２がオフしたときの接続点Ｃの電圧をハイレベルとする。その後、ｎｐｎ型トランジスタ１０１のベースに印加される入力電圧が、ハイレベルからローレベルへと立下り、又は、ハイレベルの状態で保持されたとしても、ｎｐｎ型トランジスタ１０３のオフ状態は保持され、ｎｐｎ型トランジスタ１０２のオン状態は保持されることとなる。つまり、接続点Ｃの電圧がローレベルに保持されていない状態で、入力電圧がローレベルからハイレベルへ立上ると、接続点Ｃの電圧はローレベルに保持され、電圧出力回路１００は、ローレベルを出力することとなる。
【特許文献１】特開昭６３−２９４１１４号公報
【特許文献２】特開平１１−１０３５２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、接続点Ｃがローレベルに保持される前であって、入力電圧がローレベルからハイレベルへ立上る前に、ｎｐｎ型トランジスタ１０１のベースにノイズが印加される可能性がある。特に、ノイズレベルがｎｐｎ型トランジスタ１０１をオン可能なレベルである場合、ｎｐｎ型トランジスタ１０１は、入力電圧がローレベルからハイレベルへ変化していないにも関わらずオンしてしまう。このため、接続点Ｃの電圧は、本来ハイレベルでなければならないにも関わらずローレベルとなってしまう。この結果、電圧出力回路１００の後段の処理回路において、本来ハイレベルに基づく処理が行われるべきであるにも関わらずローレベルに基づく処理が行われ、当該後段の処理回路等の誤動作や故障等を招く虞があった。
【０００５】
また、接続点Ｃの電圧をローレベルとするために、入力電圧がローレベルからハイレベルへ変化するとき、ｎｐｎ型トランジスタ１０１のベースにノイズが印加される場合がある。特に、ノイズが入力電圧のローレベルからハイレベルへの立上りに影響を与え、入力電圧がｎｐｎ型トランジスタ１０１をオン可能なレベルまで立上らない場合、ｎｐｎ型トランジスタ１０１は、オンしなければならないにも関わらずオフのままとなる。このため、接続点Ｃの電圧は、本来ローレベルに変化しなければならないにも関わらずハイレベルのままとなる。この結果、前述の後段の処理回路において、本来ローレベルに基づく処理が行われるべきであるにも関わらずハイレベルに基づく処理が行われ、当該後段の処理回路の誤動作や故障等を招く虞があった。
【０００６】
また、接続点Ｃの電圧がローレベルに保持されている状態において、ｎｐｎ型トランジスタ１０２、１０３の少なくとも一方のベースにノイズが印加される可能性がある。例えば、ノイズレベルがｎｐｎ型トランジスタ１０２をオフさせるレベルである場合、ｎｐｎ型トランジスタ１０２は、オンしていなければならないにも関わらずオフしてしまう。このため、接続点Ｃの電圧は、本来ローレベルでなければならないにも関わらずハイレベルとなってしまう。この結果、前述の後段の処理回路において、本来ローレベルに基づく処理が行われるべきであるにも関わらずハイレベルに基づく処理が行われ、当該後段の処理回路の誤動作や故障等を招く虞があった。一方、ノイズレベルがｎｐｎ型トランジスタ１０３をオンさせるレベルである場合、ｎｐｎ型トランジスタ１０３はオフしていなければならないにも関わらずオンし、ｎｐｎ型トランジスタ１０２がオンしていなければならないにも関わらずオフしてしまう。このため、接続点Ｃの電圧は、本来ローレベルでなければならないにも関わらずハイレベルとなってしまう。この結果、前述の後段の処理回路において、本来ローレベルに基づく処理が行われるべきであるにも関わらずハイレベルに基づく処理が行われ、当該後段の処理回路の誤動作や故障等を招く虞があった。
【０００７】
そこで、本発明は、前記課題を解決することが可能な電圧出力回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
前記課題を解決するための発明は、入力電圧が印加される一方の極性の入力端子と、第１基準電圧が印加される他方の極性の入力端子と、出力電圧を出力する出力端子と、を有する第１コンパレータと、前記第１コンパレータの出力端子と接続される前記一方の極性の入力端子と、第２基準電圧が印加される前記他方の極性の入力端子と、前記入力電圧に応じた出力電圧を出力する出力端子と、を有する第２コンパレータと、前記第２コンパレータの出力端子と接続される前記一方の極性の入力端子と、第３基準電圧が印加される前記他方の極性の入力端子と、前記第２コンパレータの前記一方の極性の入力端子と接続され、出力電圧を出力する出力端子と、を有する第３コンパレータと、を備え、前記第１、第２、第３基準電圧のうち少なくとも１つの基準電圧のレベルは、前記他方の極性の入力端子に所定レベルのノイズが印加される場合、前記出力端子から出力される出力電圧が前記ノイズによって反転することのないレベルである、ことを特徴とする。
【発明の効果】
【０００９】
本発明によれば、入力電圧に応じた出力電圧を、所定レベルのノイズによって反転されることのなく出力することができる。
【発明を実施するための最良の形態】
【００１０】
本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。
【００１１】
＝＝＝電圧出力回路１の全体構成＝＝＝
以下、図１、図２を参照しつつ、本発明に係る電圧出力回路１の全体構成について説明する。図１は、本発明に係る電圧出力回路１の全体構成の一例を示す回路図である。図２は、図１に示す電圧出力回路１の等価回路を示す回路図である。
【００１２】
先ず、図１を参照しつつ、電圧出力回路１の全体構成について説明する。  
電圧出力回路１は、コンパレータ２（第１コンパレータ）、第１基準電圧源３、コンパレータ４（第２コンパレータ）、第２基準電圧源５、コンパレータ６（第３コンパレータ）、第３基準電圧源７、抵抗８（第２電流供給素子）、抵抗９（第１電流供給素子）を有する。尚、電圧出力回路１は、集積回路（ＩＣ（Integrated Circuit））としても良い。この場合、抵抗８、９は、電圧出力回路１の外部構成としても良い。尚、接続点Ａは、後段の処理回路等への出力端子である。
【００１３】
コンパレータ２は、一方の極性（＋）の入力端子に入力電圧が印加され、他方の極性（−）の入力端子が後述する第１基準電圧源３と接続され、出力端子がコンパレータ４の一方の極性（＋）の入力端子及び接続点Ｂと接続される。コンパレータ２は、入力電圧と第１基準電圧源３からの第１基準電圧とをレベル比較する。そして、コンパレータ２は、入力電圧が第１基準電圧よりハイレベルである場合、出力端子からハイレベルを出力し、入力電圧が第１基準電圧よりローレベルである場合、出力端子からローレベルを出力する。
【００１４】
第１基準電圧源３は、コンパレータ２の他方の極性（−）の入力端子と接地との間に接続される。第１基準電圧源３は、コンパレータ２の他方の極性（−）の入力端子に所定レベルのノイズが印加される場合であっても、コンパレータ２の出力端子から出力される出力電圧がそのノイズによって反転することを防止するために、その所定レベルより大きいレベルの第１基準電圧を発生する。尚、この第１基準電圧のレベルは、例えば、予めコンパレータ２の他方の極性（−）の入力端子に印加されるノイズのレベルを実験等により検出したり、シミュレーション等で算出して求めることが可能である。
【００１５】
コンパレータ４は、一方の極性（＋）の入力端子がコンパレータ２の出力端子及び接続点Ｂと接続され、他方の極性（−）の入力端子が後述する第２基準電圧源５と接続され、出力端子が接続点Ａと接続される。コンパレータ４は、一方の極性（＋）の入力端子に印加される電圧と、第２基準電圧源５からの第２基準電圧とをレベル比較する。そして、コンパレータ４は、一方の極性（＋）に印加される電圧が第２基準電圧よりハイレベルである場合、出力端子からハイレベルを出力し、一方の極性（＋）に印加される電圧が第２基準電圧よりローレベルである場合、出力端子からローレベルを出力する。尚、コンパレータ４の出力は、電圧出力回路１の出力である。
【００１６】
第２基準電圧源５は、コンパレータ４の他方の極性（−）の入力端子と接地との間に接続される。第２基準電圧源５は、コンパレータ４の他方の極性（−）の入力端子に所定レベルのノイズが印加される場合であっても、コンパレータ４の出力端子から出力される出力電圧がそのノイズによって反転されることを防止するために、その所定レベルより大きいレベルの第２基準電圧を発生する。尚、この第２基準電圧のレベルは、前述の第１基準電圧と同様に、ノイズのレベルを実験等により検出したり、シミュレーション等で算出して求めることが可能である。
【００１７】
コンパレータ６は、一方の極性（＋）の入力端子が接続点Ａと接続され、他方の極性（−）の入力端子が後述する第３基準電圧源７と接続され、出力端子が接続点Ｂと接続される。コンパレータ６は、一方の極性（＋）に印加される電圧と、第３基準電圧源７からの第３基準電圧とをレベル比較する。そして、コンパレータ６は、一方の極性（＋）に印加される電圧が第３基準電圧よりハイレベルである場合、出力端子からハイレベルを出力し、一方の極性（＋）に印加される電圧が第３基準電圧よりローレベルである場合、出力端子からローレベルを出力する。
【００１８】
第３基準電圧源７は、コンパレータ６の他方の極性（−）の入力端子と接地との間に接続される。第３基準電圧源７は、コンパレータ６の他方の極性（−）の入力端子に所定レベルのノイズが印加される場合であっても、コンパレータ６の出力端子から出力される出力電圧がそのノイズによって反転されることを防止するために、その所定レベルより大きいレベルの第３基準電圧を発生する。尚、この第３基準電圧のレベルは、前述の第１基準電圧と同様に、ノイズのレベルを実験等により検出したり、シミュレーション等で算出して求めることが可能である。
【００１９】
抵抗８は、電源電圧Ｖccが印加される電源（Ｖcc）ラインと一端が接続され、他端が接続点Ａと接続される。抵抗８は、その抵抗値と電源電圧Ｖccとから定まる電流を、コンパレータ４に供給する。
【００２０】
抵抗９は、電源電圧Ｖccが印加される電源（Ｖcc）ラインと一端が接続され、他端が接続点Ｂと接続される。抵抗９は、その抵抗値と電源電圧Ｖccとから定まる電流を、コンパレータ２、６に供給する。
【００２１】
次に、図２を参照しつつ、コンパレータ２、４、６の詳細な構成について説明する。
【００２２】
コンパレータ２は、ｎｐｎ型トランジスタ２１（一方のトランジスタ）とｎｐｎ型トランジスタ２４（他方のトランジスタ）とからなる差動トランジスタと、ｐｎｐ型トランジスタ２２とｐｎｐ型トランジスタ２３とからなるカレントミラー回路と、定電流源２５とを有する。
【００２３】
定電流源２５は、ｎｐｎ型トランジスタ２１、２４のエミッタと、接地との間に接続される。定電流源２５は、図示する方向へ所定の電流量の電流を流す。このため、ｎｐｎ型トランジスタ２１のエミッタ電流とｎｐｎ型トランジスタ２４のエミッタ電流との和は、定電流源２５の所定の電流量と等しくなる。
【００２４】
ｎｐｎ型トランジスタ２１は、ベースにハイレベル及びローレベルの入力電圧が印加され、コレクタがｐｎｐ型トランジスタ２２のコレクタと接続され、エミッタが定電流源２５と接続される。尚、ハイレベルの入力電圧とは、ｎｐｎ型トランジスタ２１をオンさせるのに十分な電圧（定電流源２５の電圧降下分＋ｎｐｎ型トランジスタ２１のベース・エミッタ間電圧以上）である。また、ローレベルの入力電圧とは、ｎｐｎ型トランジスタ２１をオフさせる電圧（例えば０（Ｖ））である。また、ｎｐｎ型トランジスタ２１のベースは、前述のコンパレータ２の一方の極性（＋）の入力端子に対応するものである。ｎｐｎ型トランジスタ２１は、ベースにハイレベルの入力電圧が印加されることによりオンする。また、ｎｐｎ型トランジスタ２１は、ベースにローレベルの入力電圧が印加されることによりオフする。尚、ｎｐｎ型トランジスタ２１のベースには、接続点Ａの電圧を（電源電圧Ｖcc−ｐｎｐ型トランジスタ２８のエミッタ・コレクタ間電圧）とするためのハイレベルの入力電圧が印加されるまでは、ローレベルの入力電圧が印加される（以下、初期状態という）。
【００２５】
ｐｎｐ型トランジスタ２２は、ベース・コレクタ間がダイオード接続され、ベースがｐｎｐ型トランジスタ２３のベースと接続され、エミッタが電源（Ｖcc）ラインと接続され、コレクタがｎｐｎ型トランジスタ２１のコレクタと接続される。ｐｎｐ型トランジスタ２２は、ｎｐｎ型トランジスタ２１がオンするに従ってオンする。また、ｐｎｐ型トランジスタ２２は、ｎｐｎ型トランジスタ２１がオフするに従ってオフする。
【００２６】
ｐｎｐ型トランジスタ２３は、ベースがｐｎｐ型トランジスタ２２のベースと接続され、エミッタが電源（Ｖcc）ラインと接続され、コレクタがｎｐｎ型トランジスタ２４のコレクタ、ｎｐｎ型トランジスタ２６のベース及び接続点Ｂと接続される。ｐｎｐ型トランジスタ２３は、ｐｎｐ型トランジスタ２２がオンするとともにオンする。また、ｐｎｐ型トランジスタ２３は、ｐｎｐ型トランジスタ２２がオフするとともにオフする。
【００２７】
ｎｐｎ型トランジスタ２４は、ベースが第１基準電圧源３と接続され、コレクタ（出力電圧を出力する側の電極）がｐｎｐ型トランジスタ２３のコレクタ、ｎｐｎ型トランジスタ２６のベース及び接続点Ｂと接続され、エミッタが定電流源２５と接続される。尚、ｎｐｎ型トランジスタ２４のベースは、前述のコンパレータ２の他方の極性（−）の入力端子に対応するものである。ｎｐｎ型トランジスタ２４は、ｎｐｎ型トランジスタ２１がオンすることによりオフし、コレクタ電圧が（電源電圧Ｖcc−ｐｎｐ型トランジスタ２３のエミッタ・コレクタ間電圧（以下、ハイレベルという））となる。そして、このハイレベルが、コンパレータ２の出力電圧として出力されることとなる。尚、このハイレベルは、ｎｐｎ型トランジスタ２６をオンさせるのに十分な電圧（定電流源３０の電圧降下分＋ｎｐｎ型トランジスタ２６のベース・エミッタ間電圧以上）である。また、ｎｐｎ型トランジスタ２４は、ｎｐｎ型トランジスタ２１がオフすることによりオンし、コレクタ電圧が（定電流源３０の電圧降下分＋ｎｐｎ型トランジスタ２４のエミッタ・コレクタ間電圧（以下、ローレベルという））となる。そして、このローレベルが、コンパレータ２の出力電圧として出力されることとなる。尚、このローレベルは、ｎｐｎ型トランジスタ２６をオフさせることが可能な電圧である。ここで、ｎｐｎ型トランジスタ２４のベースには、前述の第１基準電圧が印加されている。このため、この第１基準電圧未満のレベルのノイズが、ｎｐｎ型トランジスタ２４のベースに印加されたとしても、当該ｎｐｎ型トランジスタ２４のベース・エミッタ間の電圧は、前述のｎｐｎ型トランジスタ２４のオン及びオフ状態を変化させるレベルには達しない。従って、ｎｐｎ型トランジスタ２４は前述の動作を行うことが可能なままとなり、この結果、ｎｐｎ型トランジスタ２４のコレクタ電圧は、第１基準電圧未満のレベルのノイズが印加された場合であっても、前述の入力電圧に応じた電圧となる。つまり、コンパレータ２は、そのノイズによって出力電圧が反転されることなく、ハイレベルの入力電圧に応じてハイレベルを出力し、ローレベルの入力電圧に応じてローレベルを出力することとなる。
【００２８】
コンパレータ４は、ｎｐｎ型トランジスタ２６（一方のトランジスタ）とｎｐｎ型トランジスタ２９（他方のトランジスタ）とからなる差動トランジスタと、ｐｎｐ型トランジスタ２７とｐｎｐ型トランジスタ２８とからなるカレントミラー回路と、定電流源３０とを有する。
【００２９】
定電流源３０は、ｎｐｎ型トランジスタ２６、２９のエミッタと、接地との間に接続される。定電流源３０は、図示する方向へ所定の電流量の電流を流す。このため、ｎｐｎ型トランジスタ２６のエミッタ電流とｎｐｎ型トランジスタ２９のエミッタ電流との和は、定電流源３０の所定の電流量と等しくなる。
【００３０】
ｎｐｎ型トランジスタ２６は、ベースがコンパレータ２の出力端子及び接続点Ｂと接続され、コレクタがｐｎｐ型トランジスタ２７のコレクタと接続され、エミッタが定電流源３０と接続される。尚、ｎｐｎ型トランジスタ２６のベースは、前述のコンパレータ４の一方の極性（＋）の入力端子に対応するものである。ｎｐｎ型トランジスタ２６は、コンパレータ２からのハイレベルがベースに印加されることによりオンする。更に、ｎｐｎ型トランジスタ２６は、接続点Ｂを介した、後述するコンパレータ６からのハイレベルがベースに印加されることによりオンする。また、ｎｐｎ型トランジスタ２６は、コンパレータ２からのローレベルがベースに印加されることによりオフする。更に、ｎｐｎ型トランジスタ２６は、接続点Ｂを介した、後述するコンパレータ６からのローレベルの出力電圧がベースに印加されることによりオフする。
【００３１】
ｐｎｐ型トランジスタ２７は、ベース・コレクタ間がダイオード接続され、ベースがｐｎｐ型トランジスタ２８のベースと接続され、エミッタが電源（Ｖcc）ラインと接続され、コレクタがｎｐｎ型トランジスタ２６のコレクタと接続される。ｐｎｐ型トランジスタ２７は、ｎｐｎ型トランジスタ２６がオンするに従ってオンする。また、ｐｎｐ型トランジスタ２２は、ｎｐｎ型トランジスタ２６がオフするに従ってオフする。
【００３２】
ｐｎｐ型トランジスタ２８は、ベースがｐｎｐ型トランジスタ２７のベースと接続され、エミッタが電源（Ｖcc）ラインと接続され、コレクタがｎｐｎ型トランジスタ２９のコレクタ及び接続点Ａと接続される。ｐｎｐ型トランジスタ２８は、ｐｎｐ型トランジスタ２７がオンするとともにオンする。また、ｐｎｐ型トランジスタ２８は、ｐｎｐ型トランジスタ２７がオフするとともにオフする。
【００３３】
ｎｐｎ型トランジスタ２９は、ベースが第２基準電圧源５と接続され、コレクタ（出力電圧を出力する側の電極）がｐｎｐ型トランジスタ２８のコレクタ及び接続点Ａと接続され、エミッタが定電流源３０と接続される。尚、ｎｐｎ型トランジスタ２９のベースは、前述のコンパレータ４の他方の極性（−）の入力端子に対応するものである。ｎｐｎ型トランジスタ２９は、ｎｐｎ型トランジスタ２６がオンすることによりオフし、コレクタ電圧が（電源電圧Ｖcc−ｐｎｐ型トランジスタ２８のエミッタ・コレクタ間電圧（以下、ハイレベルという））となる。そして、このハイレベルが、コンパレータ４の出力電圧として出力されることとなる。従って、接続点Ａの電圧もハイレベルとなり、電圧出力回路１は、ハイレベルの出力電圧を出力することとなる。尚、このハイレベルは、接続点Ａを介して、ｎｐｎ型トランジスタ３１をオンさせるのに十分な電圧（定電流源３５の電圧降下分＋ｎｐｎ型トランジスタ３１のベース・エミッタ間電圧以上）である。また、ｎｐｎ型トランジスタ２９は、ｎｐｎ型トランジスタ２６がオフすることによりオンし、コレクタ電圧が（定電流源３０の電圧降下分＋ｎｐｎ型トランジスタ２９のエミッタ・コレクタ間電圧（以下、ローレベルという））となる。そして、このローレベルが、コンパレータ４の出力電圧として出力されることとなる。従って、接続点Ａの電圧もローレベルとなり、電圧出力回路１は、ローレベルの出力電圧を出力することとなる。尚、このローレベルは、接続点Ａを介して、ｎｐｎ型トランジスタ３１をオフさせることが可能な電圧である。ここで、ｎｐｎ型トランジスタ２９のベースには、前述の第２基準電圧が印加されている。このため、この第２基準電圧未満のレベルのノイズが、ｎｐｎ型トランジスタ２９のベースに印加されたとしても、当該ｎｐｎ型トランジスタ２９のベース・エミッタ間の電圧は、前述のｎｐｎ型トランジスタ２９のオン及びオフ状態を変化させるレベルには達しない。従って、ｎｐｎ型トランジスタ２９は前述の動作を行うことが可能なままとなり、この結果、ｎｐｎ型トランジスタ２９のコレクタ電圧は、第２基準電圧未満のレベルのノイズが印加された場合であっても、前述のコンパレータ２の出力電圧に応じた電圧となる。つまり、コンパレータ４は、そのノイズによって出力電圧が反転されることなく、ハイレベルの入力電圧に応じてハイレベルを出力し、ローレベルの入力電圧に応じてローレベルを出力することとなる。よって、電圧出力回路１は、ハイレベルの入力電圧に応じてハイレベルを保持しつつ出力し、ローレベルの入力電圧に応じてローレベルを保持しつつ出力することとなる。
【００３４】
コンパレータ６は、ｎｐｎ型トランジスタ３１（一方のトランジスタ）とｎｐｎ型トランジスタ３４（他方のトランジスタ）とからなる差動トランジスタと、ｐｎｐ型トランジスタ３２とｐｎｐ型トランジスタ３３とからなるカレントミラー回路と、定電流源３５とを有する。
【００３５】
定電流源３５は、ｎｐｎ型トランジスタ３１、３４のエミッタと、接地との間に接続される。定電流源３５は、図示する方向へ所定の電流量の電流を流す。このため、ｎｐｎ型トランジスタ３１のエミッタ電流とｎｐｎ型トランジスタ３４のエミッタ電流との和は、定電流源３５の所定の電流量と等しくなる。
【００３６】
ｎｐｎ型トランジスタ３１は、ベースが接続点Ａと接続され、コレクタがｐｎｐ型トランジスタ３２のコレクタと接続され、エミッタが定電流源３５と接続される。尚、ｎｐｎ型トランジスタ３１のベースは、前述のコンパレータ６の一方の極性（＋）の入力端子に対応するものである。ｎｐｎ型トランジスタ３１は、接続点Ａを介して、コンパレータ４からのハイレベルがベースに印加されることによりオンする。また、ｎｐｎ型トランジスタ３１は、接続点Ａを介して、コンパレータ４からのローレベルがベースに印加されることによりオフする。
【００３７】
ｐｎｐ型トランジスタ３２は、ベース・コレクタ間がダイオード接続され、ベースがｐｎｐ型トランジスタ３３のベースと接続され、エミッタが電源（Ｖcc）ラインと接続され、コレクタがｎｐｎ型トランジスタ３１のコレクタと接続される。ｐｎｐ型トランジスタ３２は、ｎｐｎ型トランジスタ３１がオンするに従ってオンする。また、ｐｎｐ型トランジスタ３２は、ｎｐｎ型トランジスタ３１がオフするに従ってオフする。
【００３８】
ｐｎｐ型トランジスタ３３は、ベースがｐｎｐ型トランジスタ３２のベースと接続され、エミッタが電源（Ｖcc）ラインと接続され、コレクタがｎｐｎ型トランジスタ３４のコレクタ及び接続点Ｂと接続される。ｐｎｐ型トランジスタ３３は、ｐｎｐ型トランジスタ３２がオンするとともにオンする。また、ｐｎｐ型トランジスタ３３は、ｐｎｐ型トランジスタ３２がオフするとともにオフする。
【００３９】
ｎｐｎ型トランジスタ３４は、ベースが第３基準電圧源７と接続され、コレクタ（出力電圧を出力する側の電極）がｐｎｐ型トランジスタ３３のコレクタ及び接続点Ｂと接続され、エミッタが定電流源３５と接続される。尚、ｎｐｎ型トランジスタ３４のベースは、前述のコンパレータ６の他方の極性（−）の入力端子に対応するものである。ｎｐｎ型トランジスタ３４は、ｎｐｎ型トランジスタ３１がオンすることによりオフし、コレクタ電圧が（電源電圧Ｖcc−ｐｎｐ型トランジスタ３３のエミッタ・コレクタ間電圧（以下、ハイレベルという））となる。そして、このハイレベルが、コンパレータ６の出力電圧として出力されることとなる。尚、このハイレベルは、接続点Ｂを介して、ｎｐｎ型トランジスタ２６をオンさせるのに十分な電圧（定電流源３０の電圧降下分＋ｎｐｎ型トランジスタ２６のベース・エミッタ間電圧以上）である。また、ｎｐｎ型トランジスタ３４は、ｎｐｎ型トランジスタ３１オフすることによりオンし、コレクタ電圧が（定電流源３５の電圧降下分＋ｎｐｎ型トランジスタ３４のエミッタ・コレクタ間電圧（以下、ローレベルという））となる。そして、このローレベルが、コンパレータ６の出力電圧として出力されることとなる。尚、このローレベルは、接続点Ｂを介して、ｎｐｎ型トランジスタ２６をオフさせることが可能な電圧である。ここで、ｎｐｎ型トランジスタ３４のベースには、前述の第３基準電圧が印加されている。このため、この第３基準電圧未満のレベルのノイズが、ｎｐｎ型トランジスタ３４のベースに印加されたとしても、当該ｎｐｎ型トランジスタ３４のベース・エミッタ間の電圧は、前述のｎｐｎ型トランジスタ３４のオン及びオフ状態を変化させるレベルには達しない。従って、ｎｐｎ型トランジスタ３４は前述の動作を行うことが可能なままとなり、この結果、ｎｐｎ型トランジスタ３４のコレクタ電圧は、第３基準電圧未満のレベルのノイズが印加された場合であっても、前述のコンパレータ４の出力電圧に応じた電圧となる。つまり、コンパレータ６は、そのノイズによって出力電圧が反転されることなく、ハイレベルの入力電圧に応じてハイレベルを出力し、ローレベルの入力電圧に応じてローレベルを出力することとなる。
【００４０】
＝＝＝電圧出力回路１の初期状態＝＝＝
以下、図１、図２を適宜参照しつつ、本発明に係る電圧出力回路１の初期状態について説明する。
【００４１】
ｎｐｎ型トランジスタ２１は、ベースにローレベルの入力電圧が印加されることによりオフする。このため、ｐｎｐ型トランジスタ２２はｎｐｎ型トランジスタ２１がオフするに従ってオフし、ｐｎｐ型トランジスタ２３はｐｎｐ型トランジスタ２２がオフするとともにオフする。また、ｎｐｎ型トランジスタ２４は、ｎｐｎ型トランジスタ２１がオフすることによりオンし、コレクタ電圧がローレベルとなる。そして、このローレベルが、コンパレータ２の出力電圧として出力される。
【００４２】
ｎｐｎ型トランジスタ２６は、コンパレータ２からのローレベルがベースに印加されることによりオフする。このため、ｐｎｐ型トランジスタ２７はｎｐｎ型トランジスタ２６がオフするに従ってオフし、ｐｎｐ型トランジスタ２８はｐｎｐ型トランジスタ２７がオフするとともにオフする。また、ｎｐｎ型トランジスタ２９は、ｎｐｎ型トランジスタ２６がオフすることによりオンし、コレクタ電圧がローレベルとなる。そして、このローレベルが、コンパレータ４の出力電圧として出力される。
【００４３】
ｎｐｎ型トランジスタ３１は、接続点Ａを介して、コンパレータ４からのローレベルがベースに印加されることによりオフする。このため、ｐｎｐ型トランジスタ３２はｎｐｎ型トランジスタ３１がオフするに従ってオフし、ｐｎｐ型トランジスタ３３はｐｎｐ型トランジスタ３２がオフするとともにオフする。また、ｎｐｎ型トランジスタ３４は、ｎｐｎ型トランジスタ３１がオフすることによりオンし、コレクタ電圧がローレベルとなる。そして、このローレベルが、コンパレータ６の出力電圧として出力される。
【００４４】
そして、ｎｐｎ型トランジスタ２６は、接続点Ｂを介して、コンパレータ６からのローレベルがベースに印加されることによりオフ状態のままとなる。このため、ｐｎｐ型トランジスタ２７、２８もまたオフ状態のままとなり、ｎｐｎ型トランジスタ２９もオン状態のままとなり、コンパレータ４がローレベルを出力する状態で保持される。このように、ｎｐｎ型トランジスタ２６、ｐｎｐ型トランジスタ２７、２８のオフ状態、ｎｐｎ型トランジスタ２９のオン状態、ｎｐｎ型トランジスタ３１、ｐｎｐ型トランジスタ３２、３３のオフ状態、ｎｐｎ型トランジスタ３４のオン状態が保持されることにより、接続点Ａの電圧はローレベルに保持されることとなる。この結果、電圧出力回路１は、初期状態において、ローレベルの入力電圧に応じてローレベルを保持しつつ出力する。
【００４５】
＝＝接続点Ａがハイレベルに保持される前であって、入力電圧がローレベルからハイレベルへ立上る前に、ｎｐｎ型トランジスタ２４のベースにノイズが印加された場合＝＝
以下、図１、図２を適宜参照しつつ、接続点Ａがハイレベルに保持される前であって、入力電圧がローレベルからハイレベルへ立上る前に、ｎｐｎ型トランジスタ２４のベースにノイズが印加された場合の本発明に係る電圧出力回路１の動作について説明する。
【００４６】
ｎｐｎ型トランジスタ２１は、ベースにローレベルの入力電圧が印加されていることによりオフ状態のままとなる。このため、ｐｎｐ型トランジスタ２２、２３もまたオフ状態のままとなる。
【００４７】
このとき、ｎｐｎ型トランジスタ２４のベースに第１基準電圧未満のレベルのノイズが印加された場合、当該ｎｐｎ型トランジスタ２４のベースには第１基準電圧が印加されているために、ｎｐｎ型トランジスタ２４のベース・エミッタ間の電圧は、ｎｐｎ型トランジスタ２４をオンする電圧で保持される。従って、ｎｐｎ型トランジスタ２４のコレクタ電圧はローレベルのままとなり、コンパレータ２はローレベルの出力電圧を出力する状態で保持される。
【００４８】
このため、ｎｐｎ型トランジスタ２６、ｐｎｐ型トランジスタ２７、２８はオフ状態のままとなり、ｎｐｎ型トランジスタ２９がオン状態のままとなり、コンパレータ４はローレベルの出力電圧を出力する状態で保持される。さらに、ｎｐｎ型トランジスタ３１、ｐｎｐ型トランジスタ３２、３３はオフ状態のままとなり、ｎｐｎ型トランジスタ３４はオン状態のままとなり、コンパレータ６はローレベルの出力電圧を出力する状態で保持される。そして、さらに、ｎｐｎ型トランジスタ２６、ｐｎｐ型トランジスタ２７、２８のオフ状態が保持され、ｎｐｎ型トランジスタ２９のオン状態が保持されることにより、接続点Ａの電圧はローレベルに保持されることとなる。この結果、電圧出力回路１は、接続点Ａがハイレベルに保持される前であって、入力電圧がローレベルからハイレベルへ立上る前に、ｎｐｎ型トランジスタ２４のベースにノイズが印加された場合であっても、ローレベルの入力電圧に応じてローレベルを保持しつつ出力することとなる。
【００４９】
尚、接続点Ａの電圧をハイレベルとするために、入力電圧がローレベルからハイレベルへ変化するとき、ｎｐｎ型トランジスタ２４のベースにノイズが印加される場合であっても、前述と同様の動作を本発明に係る電圧出力回路１は行うので、説明を省略する。
【００５０】
＝＝接続点Ａの電圧がハイレベルに保持されている状態において、ｎｐｎ型トランジスタ２９、３４のベースにノイズが印加された場合＝＝
以下、図１、図２を適宜参照しつつ、接続点Ａの電圧がハイレベルに保持されている状態において、ｎｐｎ型トランジスタ２９、３４のベースにノイズが印加された場合の本発明に係る電圧出力回路１の動作について説明する。
【００５１】
先ず、接続点Ａの電圧がハイレベルに保持されるまでについて説明する。  
ｎｐｎ型トランジスタ２１は、ベースに印加される入力電圧がローレベルからハイレベルへ立上るとオンする。このため、ｐｎｐ型トランジスタ２２はｎｐｎ型トランジスタ２１がオンするに従ってオンし、ｐｎｐ型トランジスタ２３はｐｎｐ型トランジスタ２２がオンするとともにオンする。ｎｐｎ型トランジスタ２４は、ｎｐｎ型トランジスタ２１がオンすることによりオフし、コレクタ電圧がハイレベルとなる。そして、コンパレータ２からハイレベルの出力電圧が出力される。
【００５２】
ｎｐｎ型トランジスタ２６は、コンパレータ２からのハイレベルがベースに印加されることによりオンする。このため、ｐｎｐ型トランジスタ２７は、ｎｐｎ型トランジスタ２６がオンするに従ってオンし、ｐｎｐ型トランジスタ２８はｐｎｐ型トランジスタ２７がオンするとともにオンする。ｎｐｎ型トランジスタ２９は、ｎｐｎ型トランジスタ２６がオンすることによりオフし、コレクタ電圧がハイレベルとなる。そして、コンパレータ４からハイレベルの出力電圧が出力される。
【００５３】
ｎｐｎ型トランジスタ３１は、接続点Ａを介して、コンパレータ４からのハイレベルがベースに印加されることによりオンする。このため、ｐｎｐ型トランジスタ３２は、ｎｐｎ型トランジスタ３１がオンするに従ってオンし、ｐｎｐ型トランジスタ３３はｐｎｐ型トランジスタ３２がオンするとともにオンする。ｎｐｎ型トランジスタ３４は、ｎｐｎ型トランジスタ３１がオンすることによりオフし、コレクタ電圧がハイレベルとなる。そして、コンパレータ６からハイレベルの出力電圧が出力される。
【００５４】
そして、ｎｐｎ型トランジスタ２６は、接続点Ｂを介して、コンパレータ６からのハイレベルがベースに印加されることによりオン状態のままとなる。このため、ｐｎｐ型トランジスタ２７、２８もまたオン状態のままとなり、ｎｐｎ型トランジスタ２９もオフ状態のままとなり、コンパレータ４がハイレベルを出力する状態で保持される。このように、上述のｎｐｎ型トランジスタ２６、ｐｎｐ型トランジスタ２７、２８のオン状態、ｎｐｎ型トランジスタ２９のオフ状態、ｎｐｎ型トランジスタ３１、ｐｎｐ型トランジスタ３２、３３のオン状態、ｎｐｎ型トランジスタ３４のオフ状態が保持されることにより、接続点Ａの電圧がハイレベルに保持されることとなる。この結果、電圧出力回路１は、ハイレベルの入力電圧に応じてハイレベルを保持しつつ出力する。
【００５５】
このとき、例えば、ｎｐｎ型トランジスタ２９のベースに第２基準電圧未満のレベルのノイズが印加された場合、当該ｎｐｎ型トランジスタ２９のベースには第２基準電圧が印加されているために、ｎｐｎ型トランジスタ２９のベース・エミッタ間の電圧は、ｎｐｎ型トランジスタ２４をオフする電圧で保持される。従って、ｎｐｎ型トランジスタ２９のコレクタ電圧はハイレベルのままとなり、コンパレータ４はローレベルの出力電圧を出力する状態で保持される。この結果、接続点Ａの電圧はハイレベルで保持されたままとなり、電圧出力回路１は、ハイレベルの入力電圧に応じてハイレベルを保持しつつ出力することとなる。
【００５６】
一方、ｎｐｎ型トランジスタ３４のベースに第３基準電圧未満のレベルのノイズが印加された場合、当該ｎｐｎ型トランジスタ３４のベースには第３基準電圧が印加されているために、ｎｐｎ型トランジスタ３４のベース・エミッタ間の電圧は、ｎｐｎ型トランジスタ３４をオフする電圧で保持される。従って、ｎｐｎ型トランジスタ３４のコレクタ電圧はハイレベルのままとなり、コンパレータ６はローレベルの出力電圧を出力する状態で保持される。このため、接続点Ｂを介して、ｎｐｎ型トランジスタ２６のベースにハイレベルが印加される状態が保持されることとなる。この結果、接続点Ａの電圧はハイレベルで保持されたままとなり、電圧出力回路１は、ハイレベルの入力電圧に応じてハイレベルを保持しつつ出力することとなる。
【００５７】
尚、上述した実施形態によれば、電流供給素子として抵抗８、９を用いたが、これに限るものではない。例えば、図３に示すｐｎｐ型トランジスタ１０４、１０５からなる電流源を用いても良い。尚、ｐｎｐ型トランジスタ１０４、１０５からなる電流源を用いて場合でも、当該電流源を電圧出力回路１の外部構成とすることが可能である。
【００５８】
また、コンパレータ２、４、６の構成にバイポーラトランジスタを用いているが、これに限るものではなく、例えばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を用いても良い。
【００５９】
また、コンパレータ２は、入力電圧が一方の極性（＋）の入力端子に印加され、第１基準電圧が他方の極性（−）の入力端子に印加される構成としたが、これに限るものではない。コンパレータ２の構成を、入力電圧が他方の極性（−）の入力端子に印加され、第１基準電圧が一方の極性（＋）の入力端子に印加される構成としても良い。尚、この場合、コンパレータ４、６の極生も同様に反転することとなる。詳述すると、コンパレータ４の構成は、コンパレータ２、６の出力電圧が他方の極性（−）の入力端子に印加され、第２基準電圧が一方の極性（＋）の入力端子に印加される構成となる。同様に、コンパレータ６の構成は、コンパレータ４の出力電圧が他方の極性（−）の入力端子に印加され、第３基準電圧が一方の極性（＋）の入力端子に印加される構成となる。
【００６０】
また、電圧出力回路１の構成を、電源（Ｖcc）ラインと接地とに対する接続関係を反転させた構成としても良い。詳述すると、定電流源２５、３０、３５を電源（Ｖcc）ラインと接続させ、ｐｎｐ型トランジスタ２２、２３、２７、２８、３２、３３をｎｐｎ型トランジスタに換えて各エミッタを接地と接続させ、ｎｐｎ型トランジスタ２１、２４、２６、２９、３１、３４をｐｎｐ型トランジスタに換えた構成としても良い。尚、この場合、ｎｐｎ型トランジスタ２１と換えるｐｎｐ型トランジスタは、ローレベルの入力電圧でオンし、ｎｐｎ型トランジスタ２４、２９、３４のベースと接続される第１基準電圧源３乃至第３基準電圧源７は、上述の実施形態とは極性が反転されたものとなる。
【００６１】
また、コンパレータ２、４、６の他方の極性（−）の入力端子に、所定レベルのノイズが印加されるものとして、第１乃至第３基準電圧を所定レベルより大きいレベルとしたが、これに限るものではない。所定レベルのノイズが他方の極性（−）の入力端子に印加される可能性のある何れかのコンパレータに印加される基準電圧のみを、所定レベルより大きいレベルとするとも可能である。例えば、実験やシミュレーション等において、所定レベルのノイズが他方の極性（−）の入力端子に印加されるコンパレータが、コンパレータ４、６のみであることが予め判明している場合、第２、第３基準電圧のみを所定レベルより大きいレベルとすることができる。
【００６２】
上述した実施形態によれば、コンパレータ２、４、６の他方の極性（−）の入力端子に所定レベルのノイズが印加される場合であっても、各コンパレータは、当該ノイズによって反転することのない出力電圧を出力することが可能となる。この結果、電圧出力回路１は、ハイレベルの入力電圧に応じたハイレベルを保持しつつ出力することが可能となり、例えば後段の処理回路においてハイレベルに基づく処理を行うことが可能となる。
【００６３】
更に、コンパレータ２、４、６の他方の極性（−）の入力端子に印加される第１乃至第３基準電圧の全てを、所定レベルより大きいものとすることから、コンパレータ２、４、６の出力電圧の反転をより確実に防止することが可能となる。
【００６４】
更に、コンパレータ２をｎｐｎ型トランジスタ２１、２４からなる差動トランジスタを含む構成とし、コンパレータ４をｎｐｎ型トランジスタ２６、２９からなる差動トランジスタを含む構成とし、コンパレータ６をｎｐｎ型トランジスタ３１、３４からなる差動トランジスタを含む構成とし、抵抗９をｎｐｎ型トランジスタ２４、３４のコレクタと接続し、抵抗８をｎｐｎ型トランジスタ２９のコレクタと接続することにより、コンパレータ２、４、６はより確実で正確な出力電圧を出力することが可能となる。
【００６５】
更に、ｐｎｐ型トランジスタ１０４、１０５（図３）からなる電流源を用いずに、抵抗８、９を電圧出力回路１の構成とすることにより、トランジスタを制御する信号線が不要となり回路面積の縮小化や低コスト化を図ることが可能となる。更に、電圧出力回路１を集積化し外部構成とした場合の入出力端子の省略化等を図ることが可能となる。
【００６６】
以上、本発明に係る電圧出力回路について説明したが、上記の説明は、本発明の理解を容易とするためのものであり、本発明を限定するものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得る。
【図面の簡単な説明】
【００６７】
【図１】本発明に係る電圧出力回路の全体構成を示す回路図である。
【図２】図１に示す電圧出力回路の等価回路を示す回路図である。
【図３】従来の電圧出力回路の全体構成を示す回路図である。
【符号の説明】
【００６８】
１、１００  電圧出力回路
２、４、６  コンパレータ
３  第１基準電圧源
５  第２基準電圧源
７  第３基準電圧源
８、９  抵抗
２１、２４、２６、２９、３１、３４  ｎｐｎ型トランジスタ
１０１、１０２、１０３  ｎｐｎ型トランジスタ
２２、２３、２７、２８、３２、３３、１０４、１０５  ｐｎｐ型トランジスタ
２５、３０、３５  定電流源
Ａ、Ｂ、Ｃ、Ｄ  接続点
【図１】
2008167051.tif 000003
【図２】
2008167051.tif 000004
【図３】
2008167051.tif 000005