(57)【要約】【課題】大型化するのを抑制しながら、少数階調表示の際にも書き込み動作を高速化することが可能な表示装置用駆動回路を提供する。【解決手段】この液晶表示装置１００の駆動ＩＣ（表示装置用駆動回路）１４は、階調電圧Ｖ０〜Ｖ６３を生成するための階調電圧生成回路２１と、階調電圧生成回路２１から出力された階調電圧の電流を増幅するためのアンプ２２と、アンプ２２を介して階調電圧が入力され、入力された階調電圧のうち選択された階調電圧を信号線ＳＬ１（ＳＬ２〜ＳＬ２４０）に出力するための階調選択回路２４とを備えている。そして、アンプ２２は、８色表示時（２階調表示時）において、アンプ２２ａおよび２２ｂが接続されるとともに、アンプ２２ｃおよび２２ｄが接続されるように構成されている。【選択図】図２
2008233173.tif 000002
【特許請求の範囲】
【請求項１】
複数の階調に対応する階調電圧を生成するための階調電圧生成部と、
各々の階調毎に設けられ、前記階調電圧生成部から出力された前記階調電圧の電流を増幅するための複数の第１増幅部と、
前記第１増幅部を介して前記階調電圧が入力され、前記入力された階調電圧のうち選択された階調電圧を信号線に出力するための階調選択部とを備え、
通常状態よりも少ない階調数で表示を行う少数階調表示の際に、前記少数階調表示に用いる階調に対応する第１増幅部および前記少数階調表示に用いる階調以外の階調に対応する第１増幅部を接続して前記少数階調表示に用いる階調電圧の電流の増幅を行うように構成されている、表示装置用駆動回路。
【請求項２】
前記少数階調表示に用いる階調は、最大階調および最小階調からなるとともに、前記最大階調および前記最小階調により、２階調表示を行う、請求項１に記載の表示装置用駆動回路。
【請求項３】
前記２階調表示を行う際に、前記最大階調および前記最小階調の間の階調に対応する複数の前記第１増幅部のうちの半数を、前記最大階調に対応する前記第１増幅部に接続するとともに、残りの半数を前記最小階調に対応する前記第１増幅部に接続するように構成されている、請求項２に記載の表示装置用駆動回路。
【請求項４】
前記少数階調表示に用いる階調に対応する所定の前記第１増幅部および前記所定の第１増幅部以外の前記第１増幅部を接続する第１の状態と、通常状態で表示を行う際に、前記所定の第１増幅部および前記所定の第１増幅部以外の前記第１増幅部の接続を分離する第２の状態とを切り替えるための第１切替部をさらに備える、請求項１〜３のいずれか１項に記載の表示装置用駆動回路。
【請求項５】
前記第１切替部は、前記第１の状態において、前記少数階調表示に用いる階調に対応する所定の第１増幅部および前記所定の第１増幅部以外の前記第１増幅部を並列に接続するように構成されている、請求項４に記載の表示装置用駆動回路。
【請求項６】
前記階調選択部から出力された前記選択された階調電圧の電流を増幅するための第２増幅部と、
前記選択された階調電圧を前記第２増幅部を介して前記信号線に供給するか否かを制御するための第２切替部とをさらに備え、
前記第２切替部は、前記少数階調表示を行う際に、前記選択された階調電圧を前記第２増幅部により増幅することなく前記信号線に供給するように構成されている、請求項１〜５のいずれか１項に記載の表示装置用駆動回路。
【請求項７】
前記階調電圧生成部は、抵抗分割部と、前記抵抗分割部により生成された電圧をガンマ補正するためのガンマ補正部とを含む、請求項１〜６のいずれか１項に記載の表示装置用駆動回路。
【請求項８】
信号線とゲート線とが交差するように配置された表示部と、
複数の階調に対応する階調電圧を生成するための階調電圧生成部と、各々の階調毎に設けられ、前記階調電圧生成部から出力された前記階調電圧の電流を増幅するための複数の第１増幅部と、前記第１増幅部を介して前記階調電圧が入力され、前記入力された階調電圧のうち選択された階調電圧を前記信号線に出力するための階調選択部とを含む表示装置用駆動回路とを備え、
前記表示装置用駆動回路は、通常状態よりも少ない階調数で表示を行う少数階調表示の際に、前記少数階調表示に用いる階調に対応する第１増幅部および前記少数階調表示に用いる階調以外の階調に対応する第１増幅部を接続して前記少数階調表示に用いる階調電圧の電流の増幅を行うように構成されている、表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置用駆動回路およびそれを備えた表示装置に関し、特に、階調電圧生成部を含む表示装置用駆動回路およびそれを備えた表示装置に関する。
【背景技術】
【０００２】
従来、階調電圧生成回路を含むソース駆動回路（表示装置用駆動回路）を備えた液晶表示装置が知られている（たとえば、特許文献１参照）。
【０００３】
上記特許文献１には、表示データに応じた階調電圧を信号線に出力するためのソース駆動回路が開示されている。このソース駆動回路は、階調電圧生成回路と、階調アンプと、選択回路と、出力バッファとを含んでいる。階調電圧生成回路は、所定の電圧から抵抗分割を用いて６４階調の階調電圧を生成するとともに、その生成した６４階調の階調電圧を階調アンプを介して選択回路に出力するように構成されている。この階調アンプは、階調電圧の電流を増幅する機能を有する。選択回路は、階調電圧生成回路から入力された複数の階調電圧のうち、表示データに応じた階調電圧を選択して出力バッファに出力するように構成されている。出力バッファは、選択された階調電圧を信号線に出力するとともに、階調電圧の電流を増幅する機能を有する。
【０００４】
また、従来では、待機時などに用いられる低消費電力モードとして、２つの階調のみで表示を行う２値表示（２階調表示）が知られている。このような２値表示を行う場合には、低消費電力化のために２値表示に用いない階調アンプをオフ動作させ、使用する２つの階調アンプのみをオン動作させて、出力バッファを介して階調電圧を信号線に出力している。
【０００５】
【特許文献１】特開２００７−１７５９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
出力バッファは、広い範囲の階調電圧に対応するため、また、書き込み動作の高速化の要求に対応するために高い電流供給能力を備えており、そのために消費電力も大きい。したがって、２値表示時に出力バッファの駆動を止めることができれば消費電力の低減に効果がある。
【０００７】
しかしながら、階調アンプ（第１増幅部）だけでは、電流駆動能力が不足するため、出力バッファ（第２増幅部）を止めることはできなかった。
【０００８】
もしくは、出力バッファを止めて、選択回路に２値表示に用いる２つの階調電圧の電流を増幅するための専用のバッファアンプを別途設けることも考えられる。この専用のバッファアンプは、増幅する階調電圧が固定であるので、回路構成が上記出力バッファに比べて簡単であり、消費電力も小さい。しかしながら、専用のバッファアンプを別途設けると、その分、表示装置用駆動回路および表示装置が大型化するという問題点がある。
【０００９】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、大型化するのを抑制しながら、少数階調表示の際にも書き込み動作を高速化することが可能な表示装置用駆動回路および表示装置を提供することである。
【課題を解決するための手段および発明の効果】
【００１０】
上記目的を達成するために、この発明の第１の局面における表示装置用駆動回路は、複数の階調に対応する階調電圧を生成するための階調電圧生成部と、各々の階調毎に設けられ、階調電圧生成部から出力された階調電圧の電流を増幅するための複数の第１増幅部と、第１増幅部を介して階調電圧が入力され、入力された階調電圧のうち選択された階調電圧を信号線に出力するための階調選択部とを備え、通常状態よりも少ない階調数で表示を行う少数階調表示の際に、少数階調表示に用いる階調に対応する第１増幅部および少数階調表示に用いる階調以外の階調に対応する第１増幅部を接続して少数階調表示に用いる階調電圧の電流の増幅を行うように構成されている。
【００１１】
この発明の第１の局面による表示装置用駆動回路では、上記のように、少数階調表示の際に、少数階調表示に用いる階調に対応する第１増幅部および少数階調表示に用いる階調以外の階調に対応する第１増幅部を接続することによって、少数階調表示に用いる階調に対応する第１増幅部のみならず少数階調表示に用いる階調以外の階調に対応する第１増幅部によっても、少数階調表示に用いる階調電圧の電流を増幅することができるので、少数階調表示に用いる階調電圧の電流を増幅するためのバッファアンプを別途設けることなく、少数階調表示の際の電流駆動能力を増加させることができる。これにより、大型化するのを抑制しながら、少数階調表示の際にも書き込み動作を高速化することができる。
【００１２】
上記第１の局面による表示装置用駆動回路において、好ましくは、少数階調表示に用いる階調は、最大階調および最小階調からなるとともに、最大階調および最小階調により、２階調表示を行う。このように構成すれば、最大階調および最小階調以外の階調に対応する第１増幅部を、最大階調に対応する第１増幅部および最小階調に対応する第１増幅部に接続することにより、容易に、２階調表示（２値表示）に用いる最大階調電圧および最小階調電圧の電流を増幅することができる。
【００１３】
この場合において、好ましくは、２階調表示を行う際に、最大階調および最小階調の間の階調に対応する複数の第１増幅部のうちの半数を、最大階調に対応する第１増幅部に接続するとともに、残りの半数を最小階調に対応する第１増幅部に接続するように構成されている。このように構成すれば、容易に、最大階調に対応する第１増幅部と、最大階調および最小階調の間の階調に対応する複数の第１増幅部のうちの半数とにより、最大階調電圧の電流を増幅することができるとともに、最小階調に対応する第１増幅部と、残りの半数とにより、最小階調電圧の電流を増幅することができるので、最大階調および最小階調に隣接する階調に対応する第１増幅部のみをそれぞれ最大階調および最小階調に対応する第１増幅部に接続する場合に比べて、最大階調電圧および最小階調電圧の電流をより大きく増幅させることができる。
【００１４】
上記第１の局面による表示装置用駆動回路において、好ましくは、少数階調表示に用いる階調に対応する所定の第１増幅部および所定の第１増幅部以外の第１増幅部を接続する第１の状態と、通常状態で表示を行う際に、所定の第１増幅部および所定の第１増幅部以外の第１増幅部の接続を分離する第２の状態とを切り替えるための第１切替部をさらに備える。このように構成すれば、第１切替部により、容易に、少数階調表示に用いる階調に対応する所定の第１増幅部および所定の第１増幅部以外の第１増幅部の両方を用いて、少数階調表示に用いる階調電圧の電流を増幅して少数階調表示を行う第１の状態と、所定の第１増幅部および所定の第１増幅部以外の第１増幅部の接続を分離して、通常状態の表示に用いる各階調電圧の電流をそれぞれ増幅して通常状態の表示を行う第２の状態とを切り替えることができる。
【００１５】
上記第１切替部を備える表示装置用駆動回路において、好ましくは、第１切替部は、第１の状態において、少数階調表示に用いる階調に対応する所定の第１増幅部および所定の第１増幅部以外の第１増幅部を並列に接続するように構成されている。このように構成すれば、並列に接続された所定の第１増幅部および所定の第１増幅部以外の第１増幅部により、少数階調表示に用いる階調電圧の電流を効果的に増幅することができる。
【００１６】
上記第１の局面による表示装置用駆動回路において、好ましくは、階調選択部から出力された選択された階調電圧の電流を増幅するための第２増幅部と、選択された階調電圧を第２増幅部を介して信号線に供給するか否かを制御するための第２切替部とをさらに備え、第２切替部は、少数階調表示を行う際に、選択された階調電圧を第２増幅部により増幅することなく信号線に供給するように構成されている。このように構成すれば、少数階調表示の際に、第２切替部により、容易に、第２増幅部（ソースアンプ）を駆動させることなく、少数階調表示を行うことができるので、第２増幅部を用いない分、低消費電力化を図ることができる。
【００１７】
上記第１の局面による表示装置用駆動回路において、好ましくは、階調電圧生成部は、抵抗分割部と、抵抗分割部により生成された電圧をガンマ補正するためのガンマ補正部とを含む。このように構成すれば、抵抗分割部およびガンマ補正部を用いて、複数の階調に対応する階調電圧を適切に生成することができる。
【００１８】
この発明の第２の局面における表示装置は、信号線とゲート線とが交差するように配置された表示部と、複数の階調に対応する階調電圧を生成するための階調電圧生成部と、各々の階調毎に設けられ、階調電圧生成部から出力された階調電圧の電流を増幅するための複数の第１増幅部と、第１増幅部を介して階調電圧が入力され、入力された階調電圧のうち選択された階調電圧を信号線に出力するための階調選択部とを含む表示装置用駆動回路とを備え、表示装置用駆動回路は、通常状態よりも少ない階調数で表示を行う少数階調表示の際に、少数階調表示に用いる階調に対応する第１増幅部および少数階調表示に用いる階調以外の階調に対応する第１増幅部を接続して少数階調表示に用いる階調電圧の電流の増幅を行うように構成されている。
【００１９】
この発明の第２の局面による表示装置では、上記のように、少数階調表示の際に、少数階調表示に用いる階調に対応する第１増幅部および少数階調表示に用いる階調以外の階調に対応する第１増幅部を接続する表示装置用駆動回路を設けることによって、少数階調表示に用いる階調に対応する第１増幅部のみならず少数階調表示に用いる階調以外の階調に対応する第１増幅部によっても、少数階調表示に用いる階調電圧の電流を増幅することができるので、少数階調表示に用いる階調電圧の電流を増幅するためのバッファアンプを別途設けることなく、少数階調表示の際の電流駆動能力を増加させることができる。これにより、表示装置用駆動回路および表示装置が大型化するのを抑制しながら、少数階調表示の際にも書き込み動作を高速化することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施形態を図面に基づいて説明する。
【００２１】
図１は、本発明の一実施形態による液晶表示装置の構成を示した回路図である。図２〜図４は、図１に示した液晶表示装置の信号線駆動回路の構成を説明するための回路図である。まず、図１〜図４を参照して、本発明の一実施形態による液晶表示装置１００の構成について説明する。なお、本実施形態では、表示装置用駆動回路の一例である液晶表示装置１００の駆動ＩＣ１４に本発明を適用した場合について説明する。
【００２２】
本発明の一実施形態による液晶表示装置１００は、図１に示すように、ドット１０ａがマトリクス状に配置された表示部１０と、表示部１０のゲート線ＧＬ１〜ＧＬ３２０を駆動（走査）するためのＶスキャナ（垂直スキャナ）１１と、表示部１０に供給される画像信号Ｓ１〜Ｓ２４０を切り替えるためのＨＳＷ（水平スイッチ）１２と、後述する対向電極１０ｄの電位を制御するためのＣＯＭ１３と、表示部１０の表示を制御するための駆動ＩＣ１４とを備えている。なお、表示部１０、Ｖスキャナ１１、ＨＳＷ１２、ＣＯＭ１３および駆動ＩＣ１４は、基板１５上に設けられている。
【００２３】
表示部１０には、ゲート線ＧＬ１〜ＧＬ３２０と、信号線ＳＬＲ１〜ＳＬＲ２４０、ＳＬＧ１〜ＳＬＧ２４０およびＳＬＢ１〜ＳＬＢ２４０とが交差するように配置されており、各々の交差する領域の近傍にはドット１０ａが配置されている。なお、図１の表示部１０には、簡略化のために一部のドット１０ａのみを示している。ドット１０ａは、ｎ型のトランジスタ１０ｂと、画素電極１０ｃと、画素電極１０ｃに対向配置された各ドット１０ａに共通の対向電極１０ｄと、画素電極１０ｃと対向電極１０ｄとの間に挟持された液晶１０ｅと、補助容量１０ｆとによって構成されている。
【００２４】
また、トランジスタ１０ｂは、ソース／ドレインの一方が画素電極１０ｃと補助容量１０ｆの一方の電極とに接続されるとともに、ゲートがゲート線ＧＬ１（ＧＬ２〜ＧＬ３２０）に接続されている。このトランジスタ１０ｂは、５００℃程度の低温状況下において形成された多結晶シリコン（ポリシリコン）（以下、「低温ポリシリコン」という）からなる能動層を有するＴＦＴ（薄膜トランジスタ）からなる。
【００２５】
また、ドット１０ａは、トランジスタ１０ｂのソース／ドレインの他方が信号線ＳＬＲ１（ＳＬＲ２〜ＳＬＲ２４０）に接続されたドット１０１ａと、トランジスタ１０ｂのソース／ドレインの他方が信号線ＳＬＧ１（ＳＬＧ２〜ＳＬＧ２４０）に接続されたドット１０２ａと、トランジスタ１０ｂのソース／ドレインの他方が信号線ＳＬＢ１（ＳＬＢ２〜ＳＬＢ２４０）に接続されたドット１０３ａとを含んでいる。また、ドット１０１ａ〜１０３ａと対応する領域には、カラーフィルタ（図示せず）が配置されており、ドット１０１ａ〜１０３ａは、それぞれ、赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）を発光可能に構成されている。したがって、ドット１０１ａ〜１０３ａにより、１つの画素１０４ａが構成されている。
【００２６】
また、ドット１０１ａ〜１０３ａは、通常表示時において、６４階調で表示することが可能であり、画素１０４ａは、約２６万色（≒６４（Ｒ）×６４（Ｇ）×６４（Ｂ））表示することが可能である。また、ドット１０１ａ〜１０３ａは、待機時などに用いられる低消費電力モードとしての８色表示（２値表示）時において、２階調（最大階調および最小階調）で表示することが可能であり、画素１０４ａは、８色（＝２（Ｒ）×２（Ｇ）×２（Ｂ））表示することが可能である。なお、表示部１０には、３２０×２４０個の画素１０４ａが配置されている。
【００２７】
Ｖスキャナ１１は、ゲート線ＧＬ１〜ＧＬ３２０が接続されるとともに、駆動ＩＣ１４に接続されている。
【００２８】
ＨＳＷ１２は、信号線ＳＬ１〜ＳＬ２４０から供給された画像信号Ｓ１〜Ｓ２４０を時分割により分割するとともに、その分割された画像信号Ｓ１〜Ｓ２４０を信号線ＳＬＲ１〜ＳＬＲ２４０、ＳＬＧ１〜ＳＬＧ２４０またはＳＬＢ１〜ＳＬＢ２４０に切り替えて供給するために設けられている。また、ＨＳＷ１２は、２４０個のスイッチ１２ａを有する。このスイッチ１２ａは、低温ポリシリコンからなる能動層を有するＴＦＴからなるｎ型のトランジスタ１２ｂ、１２ｃおよび１２ｄを含んでいる。また、トランジスタ１２ｂ、１２ｃおよび１２ｄは、ソース／ドレインの一方がそれぞれ信号線ＳＬＲ１（ＳＬＲ２〜ＳＬＲ２４０）、ＳＬＧ１（ＳＬＧ２〜ＳＬＧ２４０）およびＳＬＢ１（ＳＬＢ２〜ＳＬＢ２４０）に接続されているとともに、ソース／ドレインの他方が信号線ＳＬ１（ＳＬ２〜ＳＬ２４０）に接続されている。また、トランジスタ１２ｂ、１２ｃおよび１２ｄのゲートには、それぞれ、後述するイネーブル信号ＲＥＮＢ、ＧＥＮＢおよびＢＥＮＢが供給されるように構成されている。このため、スイッチ１２ａは、トランジスタ１２ｂ、１２ｃおよび１２ｄのうちいずれか１つのトランジスタ１２ｂ、１２ｃまたは１２ｄのみがオン状態になるように構成されている。具体的には、表示部１０が駆動される場合に、スイッチ１２ａのトランジスタ１２ｂ、１２ｃおよび１２ｄが順にオン状態になるように構成されている。
【００２９】
ＣＯＭ１３は、対向電極１０ｄの電位を制御することによって、たとえば１フレーム毎に画素電極１０ｃと対向電極１０ｄとの間の液晶１０ｅに印加される電圧を反転させるために設けられている。また、ＣＯＭ１３には、後述する制御信号ＶＣＯＭＡＣが供給されている。
【００３０】
駆動ＩＣ１４は、Ｖスキャナ１１を制御するためのスタート信号ＳＴＶ、クロック信号ＣＫＶ、イネーブル信号ＶＥＮＢおよび走査方向切替信号ＣＳＶと、ＨＳＷ１２を制御するためのイネーブル信号ＲＥＮＢ、ＧＥＮＢおよびＢＥＮＢと、ＣＯＭ１３を制御するための制御信号ＶＣＯＭＡＣと、表示部１０を制御するための画像信号Ｓ１〜Ｓ２４０とを出力する機能を有する。なお、この画像信号Ｓ１〜Ｓ２４０は、画像信号Ｒ１〜Ｒ２４０、Ｇ１〜Ｇ２４０およびＢ１〜Ｂ２４０を含んでいる。画像信号Ｒ１〜Ｒ２４０、Ｇ１〜Ｇ２４０およびＢ１〜Ｂ２４０は、ＨＳＷ１２により時分割されることにより、それぞれ、信号線ＳＬＲ１〜ＳＬＲ２４０、ＳＬＧ１〜ＳＬＧ２４０およびＳＬＢ１〜ＳＬＢ２４０に供給されるように構成されている。
【００３１】
また、駆動ＩＣ１４は、表示部１０を駆動する際に、スタート信号ＳＴＶ、クロック信号ＣＫＶおよびイネーブル信号ＶＥＮＢをＶスキャナ１１に供給することにより、Ｖスキャナ１１に接続されたゲート線ＧＬ１〜ＧＬ３２０を順に駆動することによって、ゲート線ＧＬ１（ＧＬ２〜ＧＬ３２０）に接続された７２０個のトランジスタ１０ｂを順にオン状態にするように構成されている。なお、図１では、簡略化のため、スタート信号ＳＴＶ、クロック信号ＣＫＶ、イネーブル信号ＶＥＮＢおよび走査方向切替信号ＣＳＶ用の信号線として、１本の信号線のみを示したが、実際には、スタート信号ＳＴＶ、クロック信号ＣＫＶ、イネーブル信号ＶＥＮＢおよび走査方向切替信号ＣＳＶがそれぞれ供給される４本の信号線が設けられている。
【００３２】
ここで、本実施形態では、駆動ＩＣ１４は、画像信号Ｓ１〜Ｓ２４０を生成するための信号線駆動回路２０を含んでいる。信号線駆動回路２０は、図２に示すように、階調電圧生成回路２１と、６４個のアンプ２２と、切替回路２３と、２４０個の階調選択回路２４とを含んでいる。なお、階調電圧生成回路２１は、本発明の「階調電圧生成部」の一例であり、アンプ２２は、本発明の「第１増幅部」の一例である。また、切替回路２３は、本発明の「第１切替部」の一例であり、階調選択回路２４は、本発明の「階調選択部」の一例である。
【００３３】
階調電圧生成回路２１は、図３に示すように、抵抗分割回路２１ａと、ガンマ補正回路２１ｂとを含んでいる。また、階調電圧生成回路２１は、階調電圧Ｖ０〜Ｖ６３を生成するために設けられている。なお、抵抗分割回路２１ａは、本発明の「抵抗分割部」の一例であり、ガンマ補正回路２１ｂは、本発明の「ガンマ補正部」の一例である。抵抗分割回路２１ａは、抵抗Ｒ０〜Ｒ５００が直列に接続されている。また、抵抗Ｒ０の一方端部には、スイッチ２１ｃを介して電圧ＶＧＭが印加されるとともに、抵抗Ｒ５００の一方端部は、接地されている。なお、電圧ＶＧＭは、レギュレータとして機能するアンプ２１ｄにより、一定の電圧に保持されている。また、抵抗分割回路２１ａは、抵抗Ｒ０〜Ｒ５００の各接続点の電圧Ｖｒ０〜Ｖｒ５００を５０１段階の電圧としてガンマ補正回路２１ｂに供給するように構成されている。
【００３４】
ガンマ補正回路２１ｂは、表示データに対する表示輝度を調整するために設けられている。また、ガンマ補正回路２１ｂは、抵抗分割回路２１ａから供給される電圧Ｖｒ０〜Ｖｒ５００から６４階調表示を行うための階調電圧Ｖ０〜Ｖ６３を選択して出力する機能を有する。
【００３５】
また、本実施形態では、アンプ２２は、図２に示すように、０階調目（最小階調）に対応するアンプ２２ａと、１階調目〜３１階調目に対応するアンプ２２ｂと、３２階調目〜６２階調目に対応するアンプ２２ｃと、６３階調目（最大階調）に対応するアンプ２２ｄとを含んでいる。また、アンプ２２は、階調電圧生成回路２１から出力された階調電圧Ｖ０〜Ｖ６３の電流を増幅するために設けられている。なお、アンプ２２ａおよび２２ｄは、それぞれ、本発明の「最小階調に対応する第１増幅部」および「最大階調に対応する第１増幅部」の一例であり、共に本発明の「所定の第１増幅部」の一例である。
【００３６】
また、本実施形態では、アンプ２２ａは、入力端子が階調電圧生成回路２１の０階調目の出力端子に接続されるとともに、出力端子が階調選択回路２４の０階調目の入力端子に接続されている。また、アンプ２２ｄは、入力端子が階調電圧生成回路２１の６３階調目の出力端子に接続されるとともに、出力端子が階調選択回路２４の６３階調目の入力端子に接続されている。
【００３７】
また、本実施形態では、切替回路２３は、１階調目〜３１階調目の各々に設けられたｎ型のトランジスタ２３ａ〜２３ｄと、３２階調目〜６２階調目の各々に設けられたｎ型のトランジスタ２３ｅ〜２３ｈとを含んでいる。このトランジスタ２３ａ〜２３ｈは、低温ポリシリコンからなる能動層を有するＴＦＴからなる。
【００３８】
また、本実施形態では、１階調目〜３１階調目の各々のトランジスタ２３ａは、ソース／ドレインの一方が階調電圧生成回路２１の０階調目の出力端子に接続されるとともに、ソース／ドレインの他方がそれぞれ１階調目〜３１階調目の対応するアンプ２２ｂの入力端子に接続されている。また、１階調目〜３１階調目の各々のトランジスタ２３ｂは、ソース／ドレインの一方がそれぞれ１階調目〜３１階調目の対応するアンプ２２ｂの出力端子に接続されるとともに、ソース／ドレインの他方が階調選択回路２４の０階調目の入力端子に接続されている。
【００３９】
また、本実施形態では、１階調目〜３１階調目の各々のトランジスタ２３ｃのソース／ドレインの一方は、それぞれ、階調電圧生成回路２１の１階調目〜３１階調目の対応する出力端子に接続されている。また、１階調目〜３１階調目の各々のトランジスタ２３ｃのソース／ドレインの他方は、それぞれ、１階調目〜３１階調目の対応するアンプ２２ｂの入力端子に接続されている。また、１階調目〜３１階調目の各々のトランジスタ２３ｄのソース／ドレインの一方は、それぞれ、１階調目〜３１階調目の対応するアンプ２２ｂの出力端子に接続されている。また、１階調目〜３１階調目の各々のトランジスタ２３ｄのソース／ドレインの他方は、それぞれ、階調選択回路２４の１階調目〜３１階調目の対応する入力端子に接続されている。
【００４０】
また、本実施形態では、３２階調目〜６２階調目の各々のトランジスタ２３ｅは、ソース／ドレインの一方が階調電圧生成回路２１の６３階調目の出力端子に接続されるとともに、ソース／ドレインの他方がそれぞれ３２階調目〜６２階調目の対応するアンプ２２ｃの入力端子に接続されている。また、３２階調目〜６２階調目の各々のトランジスタ２３ｆは、ソース／ドレインの一方がそれぞれ３２階調目〜６２階調目の対応するアンプ２２ｃの出力端子に接続されるとともに、ソース／ドレインの他方が階調選択回路２４の６３階調目の入力端子に接続されている。
【００４１】
また、本実施形態では、３２階調目〜６２階調目の各々のトランジスタ２３ｇのソース／ドレインの一方は、それぞれ、階調電圧生成回路２１の３２階調目〜６２階調目の対応する出力端子に接続されている。また、３２階調目〜６２階調目の各々のトランジスタ２３ｇのソース／ドレインの他方は、それぞれ、３２階調目〜６２階調目の対応するアンプ２２ｃの入力端子に接続されている。また、３２階調目〜６２階調目の各々のトランジスタ２３ｈのソース／ドレインの一方は、それぞれ、３２階調目〜６２階調目の対応するアンプ２２ｃの出力端子に接続されている。また、３２階調目〜６２階調目の各々のトランジスタ２３ｈのソース／ドレインの他方は、それぞれ、階調選択回路２４の３２階調目〜６２階調目の対応する入力端子に接続されている。
【００４２】
また、本実施形態では、トランジスタ２３ａ、２３ｂ、２３ｅおよび２３ｆのゲートには、反転信号線２３ｉが接続されるとともに、トランジスタ２３ｃ、２３ｄ、２３ｇおよび２３ｈのゲートには、信号線２３ｊが接続されている。また、反転信号線２３ｉおよび信号線２３ｊの間には、インバータ２３ｋが接続されている。ここで、信号線２３ｊには、切替信号が供給されており、反転信号線２３ｉには、切替信号の反転信号が供給されている。
【００４３】
また、本実施形態では、通常表示時（６４階調表示時）において、切替信号がＨレベルになることにより、トランジスタ２３ａ、２３ｂ、２３ｅおよび２３ｆは、オフ状態になるとともに、トランジスタ２３ｃ、２３ｄ、２３ｇおよび２３ｈは、オン状態になるように構成されている。これにより、通常表示時において、アンプ２２は、入力端子が階調電圧生成回路２１の対応する出力端子に接続されるとともに、出力端子が階調選択回路２４の対応する入力端子に接続されるように構成されている。
【００４４】
また、本実施形態では、８色表示時（２階調表示時）において、切替信号がＬレベルになることにより、トランジスタ２３ａ、２３ｂ、２３ｅおよび２３ｆは、オン状態になるとともに、トランジスタ２３ｃ、２３ｄ、２３ｇおよび２３ｈは、オフ状態になるように構成されている。これにより、８色表示時において、アンプ２２ａおよび２２ｂが並列に接続されるとともに、アンプ２２ｃおよび２２ｄが並列に接続されている。
【００４５】
階調選択回路２４は、通常表示時において、階調電圧Ｖ０〜Ｖ６３が入力されるとともに、８色表示時において、階調電圧Ｖ０（最小階調電圧）およびＶ６３（最大階調電圧）の２つの電圧が入力されるように構成されている。また、階調選択回路２４は、信号線ＳＬ１〜ＳＬ２４０と対応するように設けられている。また、各階調選択回路２４には、ラッチ２５が接続されている。このラッチ２５は、６ビットの表示データ（デジタルデータ）が供給されるように構成されている。また、ラッチ２５は、表示データを保持するとともに、対応する階調選択回路２４に出力する機能を有する。
【００４６】
また、階調選択回路２４は、図４に示すように、０階調目〜６３階調目と対応するスイッチ２４ａを含んでおり、ラッチ２５から供給された表示データに応じて、階調電圧を選択して出力する機能を有する。また、階調選択回路２４には、ソースアンプ２６が接続されている。なお、このソースアンプ２６は、本発明の「第２増幅部」の一例である。ソースアンプ２６は、階調選択回路２４から出力された表示データに対応する階調電圧の電流を増幅するために設けられている。なお、ソースアンプ２６には、ソースアンプ２６を駆動するための電圧ＶＳが供給されている。
【００４７】
また、ソースアンプ２６には、階調選択回路２４から出力された階調電圧をソースアンプ２６を介して信号線ＳＬ１（ＳＬ２〜ＳＬ２４０）に出力するか否かを制御するためのスイッチ２７が接続されている。なお、スイッチ２７は、本発明の「第２切替部」の一例である。具体的には、スイッチ２７は、通常表示時において、階調選択回路２４から出力された階調電圧をソースアンプ２６を介して信号線ＳＬ１（ＳＬ２〜ＳＬ２４０）に出力するとともに、８色表示時（２階調表示時）において、階調選択回路２４から出力された階調電圧の電流をソースアンプ２６により増幅することなく信号線ＳＬ１（ＳＬ２〜ＳＬ２４０）に出力するように構成されている。
【００４８】
次に、図１を参照して、本実施形態による液晶表示装置１００の表示動作について説明する。
【００４９】
まず、図１に示すように、Ｖスキャナ１１には、駆動信号としてのスタート信号ＳＴＶ、クロック信号ＣＫＶおよびイネーブル信号ＶＥＮＢが供給される。これにより、Ｈレベルの信号がゲート線ＧＬ１に供給され、ゲート線ＧＬ１に接続されたトランジスタ１０ｂがオン状態になる。なお、ＣＯＭ１３には、パルス状の制御信号ＶＣＯＭＡＣが供給される。
【００５０】
次に、ＨＳＷ１２には、Ｈレベルのイネーブル信号ＲＥＮＢが供給され、トランジスタ１２ｂがオン状態になる。このとき、信号線駆動回路２０により、画像信号Ｒ１〜Ｒ２４０が生成されるとともに、生成された画像信号Ｒ１〜Ｒ２４０が信号線ＳＬ１〜ＳＬ２４０に出力される。なお、この信号線駆動回路２０の動作は、後で詳細に説明する。これにより、ゲート線ＧＬ１に接続されたドット１０１ａの画素電極１０ｃには、信号線ＳＬ１〜ＳＬ２４０、トランジスタ１２ｂ、信号線ＳＬＲ１〜ＳＬＲ２４０およびゲート線ＧＬ１に接続されたトランジスタ１０ｂを介して画像信号Ｒ１〜Ｒ２４０が供給される。
【００５１】
次に、ＨＳＷ１２には、Ｈレベルのイネーブル信号ＧＥＮＢが供給され、トランジスタ１２ｃがオン状態になる。このとき、信号線駆動回路２０により、画像信号Ｇ１〜Ｇ２４０が生成されるとともに、生成された画像信号Ｇ１〜Ｇ２４０が信号線ＳＬ１〜ＳＬ２４０に出力される。これにより、ゲート線ＧＬ１に接続されたドット１０２ａの画素電極１０ｃには、信号線ＳＬ１〜ＳＬ２４０、トランジスタ１２ｃ、信号線ＳＬＧ１〜ＳＬＧ２４０およびゲート線ＧＬ１に接続されたトランジスタ１０ｂを介して画像信号Ｇ１〜Ｇ２４０が供給される。
【００５２】
次に、ＨＳＷ１２には、Ｈレベルのイネーブル信号ＢＥＮＢが供給され、トランジスタ１２ｄがオン状態になる。このとき、信号線駆動回路２０により、画像信号Ｂ１〜Ｂ２４０が生成されるとともに、生成された画像信号Ｂ１〜Ｂ２４０が信号線ＳＬ１〜ＳＬ２４０に出力される。これにより、ゲート線ＧＬ１に接続されたドット１０３ａの画素電極１０ｃには、信号線ＳＬ１〜ＳＬ２４０、トランジスタ１２ｄ、信号線ＳＬＢ１〜ＳＬＢ２４０およびゲート線ＧＬ１に接続されたトランジスタ１０ｂを介して画像信号Ｂ１〜Ｂ２４０が供給される。
【００５３】
このようにして、ゲート線ＧＬ１に接続されたドット１０ａ（画素１０４ａ）に対する書き込みが行われる。その後、ゲート線ＧＬ２〜ＧＬ３２０には、Ｈレベルの信号が順に供給されるとともに、ＨＳＷ１２には、Ｈレベルのイネーブル信号ＲＥＮＢ、ＧＥＮＢおよびＢＥＮＢが順に供給されることにより、表示部１０に対する書き込みが行われる。
【００５４】
図５は、図１に示した液晶表示装置の信号線駆動回路の通常表示時の動作を説明するための回路図である。次に、図２および図５を参照して、本実施形態による信号線駆動回路２０の通常表示時（６４階調表示時）における動作について説明する。なお、以下の動作説明では、ゲート線ＧＬ１および信号線ＳＬＲ１に接続されたドット１０１ａ（図１参照）に対して１階調目の表示輝度で書き込みが行われる場合について説明する。
【００５５】
まず、図２に示すように、信号線ＳＬ１〜ＳＬ２４０と対応するラッチ２５には、それぞれ、書き込みを行うドット１０１ａに対応する表示データが供給される。なお、この表示データは、６４階調の表示データのうち所定の階調の表示データである。また、図５に示すように、階調電圧生成回路２１から階調電圧Ｖ０〜Ｖ６３が出力される。
【００５６】
そして、通常表示時では、切替信号がＨレベルになることにより、トランジスタ２３ａ、２３ｂ、２３ｅおよび２３ｆが、オフ状態になるとともに、トランジスタ２３ｃ、２３ｄ、２３ｇおよび２３ｈが、オン状態になる。これにより、アンプ２２の入力端子が階調電圧生成回路２１の対応する出力端子に接続されるとともに、アンプ２２の出力端子が階調選択回路２４の対応する入力端子に接続される。したがって、階調電圧生成回路２１から出力された階調電圧Ｖ０〜Ｖ６３は、アンプ２２により電流が増幅されて階調選択回路２４に供給される。
【００５７】
次に、信号線ＳＬ１と対応する階調選択回路２４には、ラッチ２５から１階調目の表示データが供給されるので、階調選択回路２４の１階調目と対応するスイッチ２４ａのみがオン状態になる。これにより、階調選択回路２４から階調電圧Ｖ１が出力される。
【００５８】
そして、通常表示時では、階調選択回路２４から出力された階調電圧Ｖ１は、スイッチ２７により、ソースアンプ２６を介して信号線ＳＬ１に出力される。すなわち、ソースアンプ２６により、階調電圧Ｖ１の電流が増幅されて信号線ＳＬ１に出力される。
【００５９】
このようにして、画像信号Ｒ１の出力が行われる。その後、信号線ＳＬ２〜ＳＬ２４０と対応する階調選択回路２４から順に、ラッチ２５から供給された表示データに応じた階調電圧が出力される。これにより、信号線ＳＬ２〜ＳＬ２４０には、順に画像信号Ｒ２〜Ｒ２４０が出力される。このようにして、ゲート線ＧＬ１に接続されたドット１０１ａ（図１参照）に対する書き込みが行われる。
【００６０】
図６は、図１に示した液晶表示装置の信号線駆動回路の８色表示時の動作を説明するための回路図である。次に、図２および図６を参照して、本実施形態による信号線駆動回路２０の８色表示時（２階調表示時）における動作について説明する。なお、以下の動作説明では、ゲート線ＧＬ１および信号線ＳＬＲ１に接続されたドット１０１ａ（図１参照）に対して０階調目の表示輝度で書き込みが行われる場合について説明する。
【００６１】
まず、図２に示すように、信号線ＳＬ１〜ＳＬ２４０と対応するラッチ２５には、それぞれ、書き込みを行うドット１０１ａに対応する表示データが供給される。なお、この表示データは、最大階調または最小階調の表示データである。また、図６に示すように、階調電圧生成回路２１から階調電圧Ｖ０〜Ｖ６３が出力される。
【００６２】
そして、８色表示時では、切替信号がＬレベルになることにより、トランジスタ２３ａ、２３ｂ、２３ｅおよび２３ｆが、オン状態になるとともに、トランジスタ２３ｃ、２３ｄ、２３ｇおよび２３ｈが、オフ状態になる。これにより、アンプ２２ａおよび２２ｂが並列に接続されるとともに、アンプ２２ｃおよび２２ｄが並列に接続される。したがって、階調電圧生成回路２１から出力された階調電圧Ｖ０は、アンプ２２ａおよび２２ｂにより電流が増幅されて階調選択回路２４に供給される。また、階調電圧生成回路２１から出力された階調電圧Ｖ６３は、アンプ２２ｃおよび２２ｄにより電流が増幅されて階調選択回路２４に供給される。なお、階調電圧生成回路２１から出力された階調電圧Ｖ１〜Ｖ６２は、トランジスタ２３ｃおよび２３ｇがオフ状態であることにより、アンプ２２ｂおよび２２ｃに供給されない。すなわち、階調選択回路２４には、アンプ２２ａおよび２２ｂにより電流が増幅された階調電圧Ｖ０、および、アンプ２２ｃおよび２２ｄにより電流が増幅された階調電圧Ｖ６３のみが供給され、その他の階調電圧Ｖ１〜Ｖ６２は供給されない。
【００６３】
次に、信号線ＳＬ１と対応する階調選択回路２４には、ラッチ２５から０階調目の表示データが供給されるので、階調選択回路２４の０階調目と対応するスイッチ２４ａのみがオン状態になる。これにより、階調選択回路２４から階調電圧Ｖ０が出力される。
【００６４】
そして、８色表示時では、階調選択回路２４から出力された階調電圧Ｖ０は、スイッチ２７により、ソースアンプ２６を通過することなく信号線ＳＬ１に出力される。すなわち、ソースアンプ２６により、階調電圧Ｖ０の電流の増幅が行われないので、ソースアンプ２６を駆動するための電圧ＶＳを供給する必要がない。
【００６５】
このようにして、画像信号Ｒ１の出力が行われる。その後、信号線ＳＬ２〜ＳＬ２４０と対応する階調選択回路２４から順に、ラッチ２５から供給された表示データに応じた階調電圧が出力される。これにより、信号線ＳＬ２〜ＳＬ２４０には、順に画像信号Ｒ２〜Ｒ２４０が出力される。このようにして、ゲート線ＧＬ１に接続されたドット１０１ａ（図１参照）に対する書き込みが行われる。
【００６６】
本実施形態では、上記のように、８色表示時（２階調表示時）において、０階調目（６３階調目）と対応するアンプ２２ａ（２２ｄ）と、１階調目〜３１階調目（３２階調目〜６２階調目）と対応するアンプ２２ｂ（２２ｃ）とを接続することによって、アンプ２２ａ（２２ｄ）のみならずアンプ２２ｂ（２２ｃ）によっても、階調電圧Ｖ０（Ｖ６３）の電流を増幅することができるので、階調電圧Ｖ０（Ｖ６３）の電流を増幅するためのバッファアンプを別途設けることなく、８色表示の際の電流駆動能力を増加させることができる。これにより、駆動ＩＣ１４および液晶表示装置１００が大型化するのを抑制しながら、８色表示の際にも書き込み動作を高速化することができる。
【００６７】
また、本実施形態では、アンプ２２ａ（２２ｄ）および２２ｂ（２２ｃ）を接続する状態と、アンプ２２の入力端子を階調電圧生成回路２１の対応する出力端子に接続するとともに、アンプ２２の出力端子を階調選択回路２４の対応する入力端子に接続する状態とを切り替えるための切替回路２３を設けることによって、切替回路２３により、容易に、アンプ２２ａ（２２ｄ）および２２ｂ（２２ｃ）を用いて階調電圧Ｖ０（Ｖ６３）の電流を増幅して８色表示を行う場合と、アンプ２２を用いて各階調電圧Ｖ０〜Ｖ６３の電流をそれぞれ増幅して通常表示を行う場合とを切り替えることができる。
【００６８】
また、本実施形態では、アンプ２２ａ（２２ｄ）および２２ｂ（２２ｃ）を並列に接続することによって、並列に接続されたアンプ２２ａ（２２ｄ）および２２ｂ（２２ｃ）により、８色表示に用いる階調電圧Ｖ０（Ｖ６３）の電流を効果的に増幅することができる。
【００６９】
また、本実施形態では、トランジスタ２３ａ〜２３ｄ（２３ｅ〜２３ｈ）を設けることによって、容易に、８色表示を行う場合と、通常表示を行う場合とを切り替えることができる。
【００７０】
また、本実施形態では、反転信号線２３ｉと信号線２３ｊとの間に接続されたインバータ２３ｋを設けることによって、切替信号により、容易に、トランジスタ２３ｃ、２３ｄ、２３ｇおよび２３ｈのオン状態およびオフ状態を制御しながら、トランジスタ２３ａ、２３ｂ、２３ｅおよび２３ｆのオフ状態およびオン状態を制御することができる。
【００７１】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００７２】
たとえば、上記実施形態では、６４階調の電圧を生成する階調電圧生成回路２１を用いる例を示したが、本発明はこれに限らず、６４階調以外のたとえば２５６階調の電圧を生成する階調電圧生成回路を用いてもよい。
【００７３】
また、上記実施形態では、８色表示時（２階調表示時）において、０階調目に対応するアンプ２２ａと、１階調目〜３１階調目に対応するアンプ２２ｂとを並列に接続する例を示したが、本発明はこれに限らず、８色表示時において、０階調目に対応するアンプ２２ａと、１階調目〜３１階調目に対応するアンプ２２ｂのうち一部のアンプ（たとえば、１階調目〜１５階調目に対応するアンプ２２ｂ）とを並列に接続するようにしてもよい。なお、アンプ２２ｃおよび２２ｄについても同様である。
【００７４】
また、上記実施形態では、画素数が３２０×２４０の表示部１０を用いる例を示したが、本発明はこれに限らず、画素数が３２０×２４０以外のたとえば６４０×４８０の表示部を用いてもよい。
【００７５】
また、上記実施形態では、表示部１０および駆動ＩＣ１４を基板１５に設ける例を示したが、本発明はこれに限らず、駆動ＩＣを表示部が形成された基板と異なる基板に形成してもよいし、ＦＰＣに形成してもよい。
【００７６】
また、上記実施形態では、本発明の表示装置用駆動回路を液晶表示装置１００の駆動ＩＣ１４に適用した例を示したが、本発明はこれに限らず、有機ＥＬ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）表示装置などのその他の表示装置の駆動回路にも本発明を適用可能である。
【００７７】
また、上記実施形態では、液晶表示装置１００に１つの表示部１０のみを形成する例を示したが、本発明はこれに限らず、液晶表示装置に複数の表示部を形成してもよい。
【００７８】
また、上記実施形態では、低温ポリシリコンからなるＴＦＴを設ける例を示したが、本発明はこれに限らず、低温ポリシリコン以外のアモルファスシリコンまたは高温ポリシリコンなどからなるＴＦＴを設けるようにしてもよい。
【００７９】
また、上記実施形態では、画像信号Ｓ１〜Ｓ２４０を画像信号Ｒ１〜Ｒ２４０、Ｇ１〜Ｇ２４０およびＢ１〜Ｂ２４０の３つに時分割する例を示したが、本発明はこれに限らず、画像信号を２つ、または、４つ以上に時分割するようにしてもよい。
【００８０】
また、上記実施形態では、駆動ＩＣ１４から出力される画像信号Ｒ１〜Ｒ２４０、Ｇ１〜Ｇ２４０およびＢ１〜Ｂ２４０を時分割により切り替えて表示部１０に供給するＨＳＷ１２を設ける例を示したが、本発明はこれに限らず、ＨＳＷを設けずに、駆動ＩＣから出力される画像信号を時分割することなく表示部に直接供給するようにしてもよい。
【００８１】
また、上記実施形態では、トランジスタ１０ｂを有するドット１０ａを表示部１０に形成する例を示したが、本発明はこれに限らず、ダイオードを有するドットを表示部に形成するようにしてもよい。
【図面の簡単な説明】
【００８２】
【図１】本発明の一実施形態による液晶表示装置の構成を示した回路図である。
【図２】図１に示した液晶表示装置の信号線駆動回路の構成を示した回路図である。
【図３】図２に示した信号線駆動回路の階調電圧生成回路の構成を示した回路図である。
【図４】図２に示した信号線駆動回路の階調選択回路の構成を示した回路図である。
【図５】図１に示した液晶表示装置の信号線駆動回路の通常表示時の動作を説明するための回路図である。
【図６】図１に示した液晶表示装置の信号線駆動回路の８色表示時の動作を説明するための回路図である。
【符号の説明】
【００８３】
１０  表示部
１４  駆動ＩＣ（表示装置用駆動回路）
２１  階調電圧生成回路（階調電圧生成部）
２１ａ  抵抗分割回路（抵抗分割部）
２１ｂ  ガンマ補正回路（ガンマ補正部）
２２、２２ａ、２２ｂ、２２ｃ、２２ｄ  アンプ（第１増幅部）
２３  切替回路（第１切替部）
２４  階調選択回路（階調選択部）
２６  ソースアンプ（第２増幅部）
２７  スイッチ（第２切替部）
１００  液晶表示装置（表示装置）
【図１】
2008233173.tif 000003
【図２】
2008233173.tif 000004
【図３】
2008233173.tif 000005
【図４】
2008233173.tif 000006
【図５】
2008233173.tif 000007
【図６】
2008233173.tif 000008