(57)【要約】【課題】有機ＥＬ表示装置において、移動度補正期間の段ごとのばらつきに起因する輝度ムラを抑制する。【解決手段】出力回路４００、５００を、垂直方向に走査されるＥＬＡ照射によって形成する。移動度補正動作の開始タイミングを決定する走査駆動パルスDSを出力する出力回路５００と、終了タイミングを決定するサ書込駆動パルスWSを出力する出力回路４００の各バッファトランジスタを、ＥＬＡ照射長軸方向に一列に並べて配置する。ＥＬＡ照射長軸方向に同列で配置された各バッファトランジスタを同一ＥＬＡショットで照射し、各バッファトランジスタから出力される駆動パルスWS，DSの特性ばらつきの具合を開始側と終了側で同一にする。段ごとにＥＬＡ照射強度が異なることで駆動パルス波形の特性ばらつきがあっても、移動度補正期間を各段で一定にでき、輝度ムラを抑えることができる。【選択図】図１４
2008233123.tif 000002
【特許請求の範囲】
【請求項１】
駆動電流を生成する駆動トランジスタ、前記駆動トランジスタの出力端側に接続された電気光学素子、映像信号線を介して供給される映像信号の内の信号電位に応じた情報を保持する保持容量、および前記信号電位に応じた情報を前記保持容量に書き込むサンプリングトランジスタを具備し、前記保持容量に保持された情報に基づく駆動電流を前記駆動トランジスタで生成して前記電気光学素子に流すことで当該電気光学素子が発光する画素回路が行列状に配置されている画素アレイ部と、
出力段にバッファトランジスタを具備し、前記画素アレイ部を駆動するパルス信号を前記バッファトランジスタから出力する制御部と
を備え、
前記画素アレイ部および前記制御部は、垂直方向に走査される所定波長の長尺状のレーザ光照射によって形成されており、
前記制御部は、前記バッファトランジスタの内、入力のビデオ信号を各信号線にサンプリングするためのパルス信号を出力するバッファトランジスタが、前記レーザ光照射の長軸方向に一列に並べて配置されている
ことを特徴とする表示装置。
【請求項２】
前記制御部は、前記入力のビデオ信号を各信号線にサンプリングするためのパルス信号を出力するバッファトランジスタの内、前記画素回路を駆動することで実現されるある動作の開始タイミングを決定するバッファトランジスタと終了タイミングを決定するバッファトランジスタが、前記レーザ光照射の長軸方向に一列に並べて配置されている
ことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記開始タイミングを決定するバッファトランジスタと前記終了タイミングを決定するバッファトランジスタは、ｐ型トランジスタとｎ型トランジスタとを縦続接続したインバータ型のバッファとして構成されており、
各ｐ型トランジスタとｎ型トランジスタの内、前記開始タイミングを決定する方と前記終了タイミングを決定する方とが、前記レーザ光照射の長軸方向に一列に並べて配置されている
ことを特徴とする請求項２に記載の表示装置。
【請求項４】
前記開始タイミングを決定するバッファトランジスタと前記終了タイミングを決定するバッファトランジスタは、ｐ型トランジスタとｎ型トランジスタとを縦続接続したインバータ型のバッファとして構成されており、
全てのｐ型トランジスタとｎ型トランジスタが、前記レーザ光照射の長軸方向に一列に並べて配置されている
ことを特徴とする請求項２に記載の表示装置。
【請求項５】
前記開始タイミングを決定するバッファトランジスタと前記終了タイミングを決定するバッファトランジスタの少なくとも一方は、極性の異なる２つのスイッチングトランジスタを組み合わせたトランスファーゲート構成のアナログスイッチであり、残りはｐ型トランジスタとｎ型トランジスタとを縦続接続したインバータ型のバッファとして構成されており、
前記開始タイミングもしくは前記終了タイミングを決定する前記アナログスイッチを構成する２つのスイッチングトランジスタと、前記開始タイミングもしくは前記終了タイミングの残りの方を決定するｐ型トランジスタおよびｎ型トランジスタの何れか一方とが、前記レーザ光照射の長軸方向に一列に並べて配置されている
ことを特徴とする請求項２に記載の表示装置。
【請求項６】
前記開始タイミングと前記終了タイミングとが、２種類の駆動パルスのオン／オフタイミングで決定される
ことを特徴とする請求項３〜５の内の何れか１項に記載の表示装置。
【請求項７】
前記開始タイミングと前記終了タイミングとが、１つの駆動パルスのオン／オフタイミングで決定される
ことを特徴とする請求項３〜５の内の何れか１項に記載の表示装置。
【請求項８】
前記画素アレイ部は、前記駆動トランジスタもしくは前記電気光学素子の特性変動に伴う前記駆動電流の変動を抑制する駆動電流変動抑制部を具備し、
前記制御部は、前記サンプリングトランジスタを水平周期で順次制御することで前記画素回路を順次走査して１行分の各保持容量に映像信号の信号電位に応じた情報を書き込むための書込走査パルスを前記バッファトランジスタから出力する書込走査部、および前記駆動電流変動抑制部を制御するための補正パルスを前記バッファトランジスタから出力する補正走査部を具備し、
前記書込走査部および前記補正走査部の少なくとも一方は、前記バッファトランジスタの内、前記駆動電流の変動を抑制する動作の開始タイミングを決定するバッファトランジスタと終了タイミングを決定するバッファトランジスタが、前記レーザ光照射の長軸方向に一列に並べて配置されている
ことを特徴とする請求項１に記載の表示装置。
【請求項９】
前記駆動電流変動抑制部は、前記駆動トランジスタの移動度に対する補正分を前記保持容量に書き込まれる情報に加える移動度補正を行なうものであり、
前記バッファトランジスタの内、前記移動度補正の開始タイミングを決定するバッファトランジスタと終了タイミングを決定するバッファトランジスタが、前記レーザ光照射の長軸方向に一列に並べて配置されている
ことを特徴とする請求項８に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学素子（表示素子や発光素子とも称される）を具備する画素回路（画素とも称される）が行列状に配列された画素アレイ部を有する表示装置に関する。より詳細には、駆動信号の大小によって輝度が変化する電気光学素子を表示素子として有する画素回路が行列状に配置されてなり、画素回路ごとに能動素子を有して当該能動素子によって画素単位で表示駆動が行なわれるアクティブマトリクス型の表示装置に関する。
【背景技術】
【０００２】
画素の表示素子として、印加される電圧や流れる電流によって輝度が変化する電気光学素子を用いた表示装置がある。たとえば、印加される電圧によって輝度が変化する電気光学素子としては液晶表示素子が代表例であり、流れる電流によって輝度が変化する電気光学素子としては、有機エレクトロルミネッセンス（Organic Electro Luminescence, 有機ＥＬ, Organic Light Emitting Diode, OLED；以下、有機ＥＬと記す） 素子が代表例である。後者の有機ＥＬ素子を用いた有機ＥＬ表示装置は、画素の表示素子として、自発光素子である電気光学素子を用いたいわゆる自発光型の表示装置である。
【０００３】
有機ＥＬ素子は有機薄膜に電界をかけると発光する現象を利用した電気光学素子である。有機ＥＬ素子は比較的低い印加電圧（たとえば１０Ｖ以下）で駆動できるため低消費電力である。また有機ＥＬ素子は自ら光を発する自発光素子であるため、液晶表示装置では必要とされるバックライトなどの補助照明部材を必要とせず、軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答速度は非常に高速である（たとえば数μｓ程度）ので、動画表示時の残像が発生しない。これらの利点があることから、電気光学素子として有機ＥＬ素子を用いた平面自発光型の表示装置の開発が近年盛んになっている。
【０００４】
ところで、液晶表示素子を用いた液晶表示装置や有機ＥＬ素子を用いた有機ＥＬ表示装置を始めとする電気光学素子を用いた表示装置においては、その駆動方式として、単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が単純であるもの、大型でかつ高精細の表示装置の実現が難しいなどの問題がある。
【０００５】
このため、近年、画素内部の発光素子に供給する画素信号を、同様に画素内部に設けた能動素子、たとえば絶縁ゲート型電界効果トランジスタ（一般には、薄膜トランジスタ(Thin Film Transistor ;ＴＦＴ)をスイッチングトランジスタとして使用して制御するアクティブマトリクス方式の開発が盛んに行なわれている。
【０００６】
ここで、画素回路内の電気光学素子を発光させる際には、映像信号線を介して供給される入力画像信号をスイッチングトランジスタ（サンプリングトランジスタと称する）で駆動トランジスタのゲート端（制御入力端子）に設けられた保持容量（画素容量とも称する）に取り込み、取り込んだ入力画像信号に応じた駆動信号を電気光学素子に供給する。
【０００７】
電気光学素子として液晶表示素子を用いる液晶表示装置では、液晶表示素子が電圧駆動型の素子であることから、保持容量に取り込んだ入力画像信号に応じた電圧信号そのもので液晶表示素子を駆動する。これに対して、電気光学素子として有機ＥＬ素子などの電流駆動型の素子を用いる有機ＥＬ表示装置では、保持容量に取り込んだ入力画像信号に応じた駆動信号（電圧信号）を駆動トランジスタで電流信号に変換して、その駆動電流を有機ＥＬ素子などに供給する。
【０００８】
有機ＥＬ素子を代表例とする電流駆動型の電気光学素子では、駆動電流値が異なると発光輝度も異なる。よって、安定した輝度で発光させるためには、安定した駆動電流を電気光学素子に供給することが肝要となる。たとえば、有機ＥＬ素子に駆動電流を供給する駆動方式としては、定電流駆動方式と定電圧駆動方式とに大別できる（周知の技術であるので、ここでは公知文献の提示はしない）。
【０００９】
有機ＥＬ素子の電圧−電流特性は傾きの大きい特性を有するので、定電圧駆動を行なうと、僅かな電圧のばらつきや素子特性のばらつきが大きな電流のばらつきを生じ大きな輝度ばらつきをもたらす。よって、一般的には、駆動トランジスタを飽和領域で使用する定電流駆動が用いられる。もちろん、定電流駆動でも、電流変動があれば輝度ばらつきを招くが、小さな電流ばらつきであれば小さな輝度ばらつきしか生じない。
【００１０】
逆に言えば、定電流駆動方式であっても、電気光学素子の発光輝度が不変であるためには、入力画像信号に応じて保持容量に書き込まれ保持される駆動信号が一定であることが重要となる。たとえば、有機ＥＬ素子の発光輝度が不変であるためには、入力画像信号に応じた駆動電流が一定であることが重要となる。
【００１１】
ところが、プロセス変動により電気光学素子を駆動する能動素子（駆動トランジスタ）の閾値電圧や移動度がばらついてしまう。また、有機ＥＬ素子などの電気光学素子の特性が経時的に変動する。特に、低温ポリシリコンＴＦＴ基板などを用いる場合、トランジスタの閾値特性や移動度特性のばらつきが大きい。このような駆動用の能動素子の特性ばらつきや電気光学素子の特性変動があると、定電流駆動方式であっても、発光輝度に影響を与えてしまう。
【００１２】
このため、表示装置の画面全体に亘って発光輝度を均一に制御するため、各画素回路内で上述した駆動用の能動素子や電気光学素子の特性変動に起因する輝度変動を補正するための仕組みが種々検討されている（特許文献１参照）。
【００１３】
【特許文献１】特開２００６−２１５２１３号公報
【００１４】
たとえば、特許文献１に記載の仕組みでは、有機ＥＬ素子用の画素回路として、駆動トランジスタの閾値電圧にばらつきや経時変化があった場合でも駆動電流を一定にするための閾値補正機能や、駆動トランジスタの移動度にばらつきや経時変化があった場合でも駆動電流を一定にするための移動度補正機能や、有機ＥＬ素子の電流−電圧特性に経時変化があった場合でも駆動電流を一定にするためのブートストラップ機能が提案されている。
【００１５】
これら閾値補正機能や移動度補正機能などを実現するには、サンプリングトランジスタあるいは閾値補正用や移動度補正用に追加する各トランジスタをパルス信号によって所定のタイミングでオンオフさせることが必要となる。
【００１６】
なお、閾値補正動作や移動度補正動作を実現するに当たっては、画素回路の構成や駆動タイミングとして様々な仕組みが考えられており、閾値補正期間や移動度補正期間は、１つのトランジスタのオン期間もしくはオフ期間のみで決定される場合もあれば、２つのトランジスタのオン期間同士もしくはオフ期間同士あるいはオン期間とオフ期間の各重なり期間で決定される場合もある。
【００１７】
何れにしても、各トランジスタのオン期間もしくはオフ期間が各補正期間を決定するので、各トランジスタをオンオフさせるタイミングを管理することが各補正効果を享受する上で重要となる。補正期間にばらつきが生じると、閾値補正効果や移動度補正効果が画素でばらつき、そのばらつきに起因する輝度ムラが生じ画質劣化に繋がってしまう。たとえば、補正期間が長ければオンオフタイミングに多少のばらつきがあっても問題は少ないなど、補正期間のばらつきに猶予がある場合であれば問題がないのであるが、補正期間が短くなるほど補正期間のばらつきに対する猶予が少なくなり、そのばらつきが生じないように、トランジスタのオンオフタイミングにズレが生じないように管理することが重要となる。
【００１８】
ここで、各トランジスタを制御するパルス信号（輝度変化補正動作用のパルス信号）は、画素回路が２次元状に配列された画素アレイ部の側縁に設けられた走査回路から走査線ごとに発せられ、各走査線を経由して画素アレイ部内の各走査線と接続されている全ての画素回路の所定の端子に走査線ごとに一斉に供給される。ところが、走査線には線抵抗と分布容量（オーバーラップ寄生容量）が存在するので、画素回路が走査回路から遠いか近いかによってパルス信号の伝達特性に差が生じ、この伝達特性差を起因として補正期間にばらつきが生じることが懸念される。この点に着目して駆動タイミングの側面から補正期間のばらつきを改善する手法を採ることが考えられる。
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかしながら、駆動タイミングの側面からの改善策は、走査回路から走査線ごとに供給されるパルス信号そのものにはタイミングのズレ（詳しくはパルス波形の鈍り）がないものとするものであり、走査回路から供給されるパルス信号そのものに波形鈍りが存在し、その波形鈍りが走査線ごとにばらつくと、補正期間にばらつきが生じ輝度ムラが発生してしまう。この走査回路から供給されるパルス信号そのものの波形鈍りは、走査線と接続されている全ての画素回路に対して同じように影響を与えるので波形鈍りのばらつきを起因とする輝度ムラが走査線ごとに（つまり線状に）現れる。この点は、画素アレイ部内の各画素回路の閾値や移動度がランダムにばらついている場合のランダムな輝度ムラに比べると視認され易く問題が大きい。
【００２０】
また、このようなパルスタイミングのズレ（詳しくはパルス波形の鈍り）については閾値補正や移動度補正に限ったことではなく、その他の画素回路を駆動するパルスについても、タイミングズレに対する余裕度の違いはあるが、ズレがあれば少なからずその影響が表示性能に現れる。
【００２１】
本発明は、上記事情に鑑みてなされたもので、走査回路から供給されるパルス信号の波形鈍りのばらつきを改善することのできる仕組みを提供することを目的とする。
【課題を解決するための手段】
【００２２】
本発明に係る表示装置の一実施形態は、映像信号に基づいて画素回路内の電気光学素子を発光させる表示装置であって、先ず、画素アレイ部に行列状に配される画素回路内に、少なくとも、駆動電流を生成する駆動トランジスタ、駆動トランジスタの出力端側に接続された電気光学素子、映像信号線を介して供給される映像信号の内の信号電位に応じた情報を保持する保持容量、および保持容量に映像信号における信号電位に応じた情報を書き込むサンプリングトランジスタを備える。この画素回路においては、保持容量に保持された情報に基づく駆動電流を駆動トランジスタで生成して電気光学素子に流すことで電気光学素子を発光させる。保持容量は、好ましくは、駆動トランジスタの制御入力端と出力端の間に接続する。
【００２３】
サンプリングトランジスタで保持容量に信号電位に応じた情報を書き込むので、サンプリングトランジスタは、その入力端（ソース端もしくはドレイン端の一方）に信号電位を取り込み、その出力端（ソース端もしくはドレイン端の他方）に接続された保持容量に信号電位に応じた情報を書き込む。もちろん、サンプリングトランジスタの出力端は、駆動トランジスタの制御入力端にも接続されている。
【００２４】
なお、ここで示した画素回路の接続構成は、最も基本的な構成を示したもので、画素回路は、少なくとも前述の各構成要素を含むものであればよく、これらの構成要素以外（つまり他の構成要素）が含まれていてもよい。また、「接続」は、直接に接続されている場合に限らず、他の構成要素を介在して接続されている場合でもよい。
【００２５】
たとえば、接続間には、必要に応じてさらに、スイッチング用のトランジスタや、ある機能を持った機能部などを介在させるなどの変更が加えられることがある。典型的には、表示期間（換言すれば非発光時間）を動的に制御するためにスイッチング用のトランジスタを、駆動トランジスタの出力端と電気光学素子との間に、もしくは駆動トランジスタの電源供給端（ドレイン端が典型例）と電源供給用の配線である電源線（画素回路Ｐによっては高電位側の第１電位と低電位側の第２電位とでスイッチングされることもある）との間に配することがある。
【００２６】
このような変形態様の画素回路であっても、本項（課題を解決するための手段）で説明する構成や作用を実現し得るものである限り、それらの変形態様も、本発明に係る表示装置の一実施形態を実現する画素回路である。
【００２７】
また、画素回路には、好ましくは、駆動トランジスタもしくは電気光学素子の特性変動に伴う駆動電流の変動を抑制する駆動電流変動抑制部を設けるのがよい。たとえば、駆動トランジスタの閾値電圧のばらつきや経時変動に伴う駆動電流の変動を抑制する閾値補正部や、駆動トランジスタの移動度のばらつきや経時変動に伴う駆動電流の変動を抑制する移動度補正部を設けるのがよい。
【００２８】
また、画素回路を駆動するための周辺部には、出力段にスイッチとしての機能を持つバッファトランジスタを具備し、画素アレイ部を駆動するパルス信号をバッファトランジスタから出力する制御部を設ける。制御部としては、たとえば、サンプリングトランジスタを水平周期で順次制御することで画素回路を順次走査して、１行分の各保持容量に映像信号の信号電位に応じた情報を書き込む書込走査部、および駆動電流変動抑制部を制御するための補正パルスを出力する補正走査部を具備する制御部を設ける。通常は、さらに、書込走査部での順次走査に合わせて映像信号を映像信号線に供給する水平駆動部も設ける。書込走査部および補正走査部は、補正用のパルス信号の出力段に、バッファトランジスタが設けられる。
【００２９】
制御部は、駆動トランジスタの閾値電圧に対応する電圧を保持容量に保持するための閾値補正動作を行なうように閾値補正パルスを閾値補正部に供給して制御する。また、さらに好ましくは、制御部は、閾値補正動作に先立って、保持容量の両端の電位差が閾値電圧以上になるように初期化するのがよい。閾値補正動作は、必要に応じて、複数回繰り返し実行するとよい。ここで「必要に応じて」とは、１回の閾値補正期間では駆動トランジスタの閾値電圧に相当する電圧を十分に保持容量へ保持させることができない場合を意味する。閾値補正動作の複数回の実行により確実に駆動トランジスタの閾値電圧に相当する電圧を保持容量に保持させるのである。
【００３０】
あるいは、制御部は、駆動トランジスタの移動度の情報を保持容量に保持するための移動度補正動作を行なうように移動度補正パルスを移動度補正部に供給して制御する。この移動度補正動作は、通常、閾値補正動作の後に行なわれる。画素回路の構成によっては、サンプリングトランジスタを導通させることで保持容量に信号電位の情報を書き込む際、駆動トランジスタの移動度に対する補正分を保持容量に書き込まれる信号に加えるように制御することもある。この際には、サンプリングトランジスタに基準電位が供給されている時間帯内の所定位置で、その時間帯より短い期間だけサンプリングトランジスタを導通させるとよい。
【００３１】
さらに好ましくは、制御部は、保持容量に信号電位に対応する情報が書き込まれた時点でサンプリングトランジスタを非導通状態にして駆動トランジスタの制御入力端への映像信号の供給を停止させ、駆動トランジスタの出力端の電位変動に制御入力端の電位が連動するブートストラップ動作を行なうように制御するのがよい。
【００３２】
制御部は、好ましくはブートストラップ動作を、サンプリング動作の終了後の特に発光開始の初期でも実行するようにする。すなわち、信号電位がサンプリングトランジスタに供給されている状態でサンプリングトランジスタを導通状態にした後にサンプリングトランジスタを非導通状態にすることで、駆動トランジスタの制御入力端と出力端の電位差が一定に維持されるようにする。
【００３３】
また、制御部は、好ましくはブートストラップ動作を、発光期間において電気光学素子の経時変動補正動作を実現するように制御する。このため、制御部は、保持容量に保持された情報に基づく駆動電流が電気光学素子に流れている期間は継続的にサンプリングトランジスタを非導通状態にしておくことで、制御入力端と出力端の電圧を一定に維持可能にして電気光学素子の経時変動補正動作を実現するとよい。
【００３４】
ここで、本発明に係る表示装置の一実施形態における特徴的な事項として、回路パターンの側面を考慮したときには、先ず、画素アレイ部および制御部を、垂直方向に走査される所定波長の長尺状のレーザ光照射によって形成されたものとする。
【００３５】
そして、制御部は、バッファトランジスタの内、入力のビデオ信号を各信号線にサンプリングするためのパルス信号を出力するバッファトランジスタが、レーザ光照射の長軸方向に一列に並べて配置されているものとする。
【００３６】
入力のビデオ信号を各信号線にサンプリングするためのパルス信号を出力するバッファトランジスタとしては、たとえば、画素回路を駆動することで実現される所定の（ある）動作の開始タイミングを決定するバッファトランジスタと終了タイミングを決定するバッファトランジスタが対象となる。
【００３７】
考え方としては、水平方向の走査部に関しても適用できるし、垂直方向の走査部に関しても適用できる。一般的な走査方向を考慮したときに閾値補正や移動度補正に着目したときには、水平方向の走査部に関しては着目する必要はなく、垂直方向の走査部に関してのみ着目すればよい。
【００３８】
何故なら、一般的に、水平方向のサンプリングレートは点順次駆動で数１００ｎｓ、線順次駆動で数１０μｓ、垂直方向のサンプリングレートは５０μｓ前後であるので、水平方向の補正期間のばらつきを抑制するために、ＥＬＡ照射方向を画素の縦方向（行方向）に向かって照射するようにする。移動度補正は垂直方向の走査で行なうのであるが、数μｓの時間であり、ＥＬＡ照射ばらつきが無視できなくなるので、垂直方向の走査部に関して前述のレイアウトにて工夫をする。
【００３９】
しかし、線順位駆動では移動度補正時間よりも、水平方向のサンプリングレートの方が長くなるので、ＥＬＡ照射方向を９０度反転させることもあり得る。そのときは、水平方向の走査部もＥＬＡによってばらつきが生じてしまうので、水平方向の走査部に関して前述のレイアウトにて工夫をするのが好ましいことになる。
【００４０】
好ましくは、バッファトランジスタは、パルス信号がロー（Ｌ）レベルからハイ（Ｈ）レベルに遷移するとき、また、逆にパルス信号がハイ（Ｈ）レベルからロー（Ｌ）レベルに遷移するときの何れにおいても十分な駆動能力を持つように、ｐ型トランジスタ（高電圧側に配置）とｎ型トランジスタ（低電圧側に配置）とを縦続接続して、インバータ型のバッファとして構成するのがよい。
【００４１】
この場合、開始タイミングを決定するインバータ型のｐ型およびｎ型のトランジスタ対と、終了タイミングを決定するインバータ型のｐ型およびｎ型のトランジスタ対は、それぞれ何れか一方の極性のみが開始タイミングや終了タイミングを決定することになる。よって、この場合、必ずしも全てをレーザ光照射の長軸方向に一列に並べて配置する必要はなく、各ｐ型トランジスタとｎ型トランジスタの内、開始タイミングを決定する方と終了タイミングを決定する方とをレーザ光照射の長軸方向に一列に並べて配置すればよい。
【００４２】
一方、この場合においても、開始タイミングを決定するインバータ型のｐ型およびｎ型のトランジスタ対と、終了タイミングを決定するインバータ型のｐ型およびｎ型のトランジスタ対の全てをレーザ光照射の長軸方向に一列に並べて配置すれば、どのような駆動に対しても、確実に、開始タイミングを決定するバッファトランジスタと終了タイミングを決定するバッファトランジスタをレーザ光照射の長軸方向に一列に並べて配置した状態を確保できる利点がある。
【００４３】
また、動作期間を規定する際、その動作期間を信号電位の大きさに自動的に追従させてその最適化を図ることがある。この場合、駆動パルスの開始および／または終了タイミングを決定する際、ＨレベルからＬレベルへもしくはＬレベルからＨレベルへパルス電位を漸次変化させたものをスイッチトランジスタの制御入力端（ゲート端）に供給するので、閾値電圧の問題を避けるべく、極性の異なる２つのスイッチングトランジスタ（つまりｎチャネル型およびｐチャネル型の両方）を組み合わせて利用したトランスファーゲート構成のアナログスイッチをバッファトランジスタとして設けるのが好ましい。
【００４４】
この場合、少なくとも、アナログスイッチを構成する両極性のトランジスタをレーザ光照射の長軸方向に一列に並べて配置するのが好ましい。開始タイミングと終了タイミングの何れか一方に関してのみトランスファーゲート構成のアナログスイッチにする場合、アナログスイッチを構成する両極性のトランジスタに加えて、開始タイミングもしくは終了タイミングの残りの方を決定するｐ型トランジスタおよびｎ型トランジスタの何れか一方もレーザ光照射の長軸方向に一列に並べて配置するのがよい。
【００４５】
なお、このようにバッファトランジスタをレーザ光照射の長軸方向に一列に並べて配置する対処を適用すべきなのは、制御部の全てのバッファトランジスタと言うことではなく、パルス信号の特性ばらつきに対する余裕の少ないものを対象とするのがよい。もちろん全てのバッファトランジスタを対象とすることを排除するものではない。
【００４６】
たとえば、閾値補正や移動度補正に関わる書込走査部および補正走査部の少なくとも一方など、駆動トランジスタもしくは電気光学素子の特性変動に伴う駆動電流の変動を抑制する駆動電流変動抑制部を制御する補正パルスを出力する走査部である。そして、特に、補正期間のばらつきの許容度が少ないものに適用するのが好ましい。たとえば、通常、移動度補正期間は閾値補正期間に比べると遙かに短く、そのばらつきが輝度変化として現れるので、移動度補正期間のばらつき管理を厳重にする必要があるので、移動度補正に関わる補正パルス用のバッファトランジスタに適用するのがよい。
【発明の効果】
【００４７】
本発明の一実施形態によれば、画素アレイ部および制御部を、垂直方向に走査される所定波長の長尺状のレーザ光照射によって形成するようにし、制御部については、動作の開始と終了を決定する各バッファトランジスタなどの、入力のビデオ信号を各信号線にサンプリングするためのパルス信号を出力するバッファトランジスタを、レーザ光照射の長軸方向に一列に並べて配置するようにした。レーザ光照射の長軸方向に所定のバッファトランジスタを配置することで、それら各バッファトランジスタを同一のレーザ光にて照射させるのである。
【００４８】
これにより、同一のレーザ光照射がなされた制御部の各バッファトランジスタから画素回路に向けて出力される駆動パルス波形の特性ばらつきの具合を揃えることができる。動作の開始と終了を決定する各バッファトランジスタを対象としたときには、動作の開始側と終了側とで、駆動パルス波形の特性ばらつきの具合を同じようにすることができる。開始側の変化特性が急峻であれば終了側の変化特性も急峻となるし、逆に開始側の変化特性が緩やかであれば終了側の変化特性も緩やかとなる。結果として、段（行）ごとにレーザ光照射強度が異なることで駆動パルス波形の特性ばらつきがあっても、動作の開始から終了までの動作期間を各段（各行）で概ね一定にすることができる。その結果、バッファトランジスタの段（行）ごとの特性ばらつきに起因する表示性能の低下を抑えることができる。
【００４９】
有機ＥＬ素子などの電流駆動型の電気光学素子を画素回路に用いたアクティブマトリクス型の表示装置において、各画素回路が少なくとも駆動トランジスタの閾値補正機能や移動度補正機能を備えるようにすれば、閾値電圧や移動度のばらつきの影響を受けることがなく、良好な画質の表示装置を実現できる。閾値補正機能や移動度補正機能により駆動トランジスタの閾値変動を補正することで、あるいは移動度補正機能により駆動トランジスタの移動度変動を補正することで、これらの変動やばらつきの影響を受けることなく発光輝度を一定に保つことができるからである。
【００５０】
これらの場合に、閾値補正や移動度補正に関わるパルス信号を出力するバッファトランジスタに関して前述のように、バッファトランジスタをレーザ光照射の長軸方向に一列に並べて配置すれば、各補正効果のばらつきを抑制することができる。各行のバッファトランジスタの特性ばらつきを抑制することができ、補正時間ばらつきを抑えることで、輝度ムラを防止し良好な（高いユニフォーミティの）画質を得ることができるようになる。
【発明を実施するための最良の形態】
【００５１】
以下、図面を参照して本発明の実施形態について詳細に説明する。
【００５２】
＜表示装置の全体概要＞
図１および図１Ａは、本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。本実施形態では、たとえば画素の表示素子として有機ＥＬ素子を、能動素子としてポリシリコン薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）をそれぞれ用い、薄膜トランジスタを形成した半導体基板上に有機ＥＬ素子を形成してなるアクティブマトリクス型有機ＥＬディスプレイ（以下「有機ＥＬ表示装置」と称する）に適用した場合を例に採って説明する。
【００５３】
なお、以下においては、画素の表示素子として有機ＥＬ素子を例に具体的に説明するが、これは一例であって、対象となる表示素子は有機ＥＬ素子に限らない。一般的に電流駆動で発光する発光素子の全てに、後述する全ての実施形態が同様に適用できる。
【００５４】
図１に示すように、有機ＥＬ表示装置１は、複数の表示素子としての有機ＥＬ素子（図示せず）を持った画素回路（画素とも称される）１１０が表示アスペクト比である縦横比がＸ：Ｙ（たとえば９：１６）の有効映像領域を構成するように配置された表示パネル部１００と、この表示パネル部１００を駆動制御する種々のパルス信号を発するパネル制御部の一例である駆動信号生成部２００と、映像信号処理部３００を備えている。駆動信号生成部２００と映像信号処理部３００とは、１チップのＩＣ（Integrated Circuit；半導体集積回路）に内蔵されている。
【００５５】
なお、製品形態としては、図示のように、表示パネル部１００、駆動信号生成部２００、および映像信号処理部３００の全てを備えたモジュール（複合部品）形態の有機ＥＬ表示装置１として提供されることに限らず、たとえば、表示パネル部１００のみで有機ＥＬ表示装置１として提供することも可能である。また、このような有機ＥＬ表示装置１は、半導体メモリやミニディスク（ＭＤ）やカセットテープなどの記録媒体を利用した携帯型の音楽プレイヤーやその他の電子機器の表示部に利用される。
【００５６】
表示パネル部１００は、基板１０１の上に、画素回路Ｐがｎ行×ｍ列のマトリクス状に配列された画素アレイ部１０２と、画素回路Ｐを垂直方向に走査する垂直駆動部（垂直走査部とも称される）１０３と、画素回路Ｐを水平方向に走査する水平駆動部（水平走査部、水平セレクタ、あるいはデータ線駆動部とも称される）１０６と、外部接続用の端子部（パッド部）１０８などが集積形成されている。すなわち、垂直駆動部１０３や水平駆動部１０６などの周辺駆動回路が、画素アレイ部１０２と同一の基板１０１上に形成された構成となっている。
【００５７】
垂直駆動部１０３は、出力段にバッファトランジスタを具備し、画素アレイ部１０２の各画素回路Ｐを駆動するパルス信号をバッファトランジスタから出力する制御部の一例である。垂直駆動部１０３としては、たとえば、書込走査部（ライトスキャナＷＳ；Write Scan）１０４や駆動走査部（ドライブスキャナＤＳ；Drive Scan）１０５（図では両者を一体的に示している）と、２つの閾値＆移動度補正走査部１１４，１１５（図では両者を一体的に示している）とを有する。
【００５８】
画素アレイ部１０２は、一例として、図示する左右方向の一方側もしくは両側から書込走査部１０４、駆動走査部１０５、閾値＆移動度補正走査部１１４，１１５で駆動され、かつ図示する上下方向の一方側もしくは両側から水平駆動部１０６で駆動されるようになっている。端子部１０８には、有機ＥＬ表示装置１の外部に配された駆動信号生成部２００から、種々のパルス信号が供給されるようになっている。また同様に、映像信号処理部３００から映像信号Ｖsig が供給されるようになっている。
【００５９】
一例としては、垂直駆動用のパルス信号として、垂直方向の書込み開始パルスの一例であるシフトスタートパルスSPDS，SPWSや垂直走査クロックCKDS，CKWSなど必要なパルス信号が供給される。また、閾値や移動度を補正するためのパルス信号として、垂直方向の閾値検知開始パルスの一例であるシフトスタートパルスSPAZ１，SPAZ２や垂直走査クロックCKAZ１，CKAZ２など必要なパルス信号が供給される。また、水平駆動用のパルス信号として、水平方向の書込み開始パルスの一例である水平スタートパルスSPH や水平走査クロックCKH など必要なパルス信号が供給される。
【００６０】
端子部１０８の各端子は、配線１０９を介して、垂直駆動部１０３や水平駆動部１０６に接続されるようになっている。たとえば、端子部１０８に供給された各パルスは、必要に応じて図示を割愛したレベルシフタ部で電圧レベルを内部的に調整した後、バッファを介して垂直駆動部１０３の各部や水平駆動部１０６に供給される。
【００６１】
画素アレイ部１０２は、図示を割愛するが（詳細は後述する）、表示素子としての有機ＥＬ素子に対して画素トランジスタが設けられた画素回路Ｐが行列状に２次元配置され、この画素配列に対して行ごとに走査線が配線されるとともに、列ごとに信号線が配線された構成となっている。
【００６２】
たとえば、画素アレイ部１０２には、走査線（ゲート線）１０４WS，１０５DSや閾値＆移動度補正走査線１１４AZ，１１５AZと信号線（データ線）１０６HSが形成されている。両者の交差部分には図示を割愛した有機ＥＬ素子とこれを駆動する薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）が形成される。有機ＥＬ素子と薄膜トランジスタの組み合わせで画素回路Ｐを構成する。
【００６３】
具体的には、マトリクス状に配列された各画素回路Ｐに対しては、書込走査部１０４によって書込駆動パルスWSで駆動されるｎ行分の書込走査線１０４WS_1〜１０４WS_nおよび駆動走査部１０５によって走査駆動パルスNDS で駆動されるｎ行分の駆動走査線１０５DS_1〜１０５DS_n、また第１の閾値＆移動度補正走査部１１４によって閾値＆移動度補正パルスAZ１で駆動されるｎ行分の閾値＆移動度補正走査線１１４AZ_1〜１１４AZ_nおよび第２の閾値＆移動度補正走査部１１５によって閾値＆移動度補正パルスAZ２で駆動されるｎ行分の閾値＆移動度補正走査線１１５AZ_1〜１１５AZ_nが画素行ごとに配線される。
【００６４】
書込走査部１０４および駆動走査部１０５は、駆動信号生成部２００から供給される垂直駆動系のパルス信号に基づいて、各走査線１０５DS，１０４WSを介して各画素回路Ｐを順次選択する。水平駆動部１０６は、駆動信号生成部２００から供給される水平駆動系のパルス信号に基づいて、選択された画素回路Ｐに対し映像信号線１０６HSを介して画像信号を書き込む。
【００６５】
垂直駆動部１０３の各部は線順次で画素アレイ部１０２を走査するとともに、これに同期して水平駆動部１０６が、画像信号を１水平ライン分について水平方向に順番に（つまり画素ごとに）、もしくは１水平ライン分を同時に、画素アレイ部１０２に書き込む。前者は全体として点順次駆動となり、後者は全体として線順次駆動となる。
【００６６】
点順次駆動に対応する場合、水平駆動部１０６は、シフトレジスタやサンプリングスイッチ（水平スイッチ）などによって構成されており、映像信号処理部３００から入力される画素信号を、垂直駆動部１０３の各部によって選択された行の各画素回路Ｐに対して、画素単位で書き込む。つまり、垂直走査による選択行の各画素回路Ｐに対して映像信号を画素単位で書き込む点順次駆動を行なう。
【００６７】
一方、線順次駆動に対応する場合、水平駆動部１０６は、全列の映像信号線１０６HS上に設けられた図示を割愛したスイッチを一斉にオンさせるドライバ回路を備えて構成され、映像信号処理部３００から入力される画素信号を、垂直駆動部１０３によって選択された行の１ライン分の全ての画素回路Ｐに同時に書き込むべく、全列の映像信号線１０６HS上に設けられた図示を割愛したスイッチを一斉にオンさせる。
【００６８】
垂直駆動部１０３の各部は、論理ゲートの組合せ（ラッチも含む）によって構成され、画素アレイ部１０２の各画素回路Ｐを行単位で選択する。なお、図１では、画素アレイ部１０２の一方側にのみ垂直駆動部１０３を配置する構成を示しているが、画素アレイ部１０２を挟んで左右両側に垂直駆動部１０３を配置する構成を採ることも可能である。
【００６９】
同様に、図１では、画素アレイ部１０２の一方側にのみ水平駆動部１０６を配置する構成を示しているが、画素アレイ部１０２を挟んで上下両側に水平駆動部１０６を配置する構成を採ることも可能である。
【００７０】
なお、カラー画像表示対応をとるには、画素アレイ部１０２には、たとえば図１Ａに示すように、１画素が赤（ＲＥＤ）、緑（ＧＲＥＥＮ）、青（ＢＬＵＥ）の何れかを担当するサブピクセルＲ，Ｇ，Ｂをストライプ状に配列する。
【００７１】
＜画素回路：第１実施形態＞
図２は、図１や図１Ａに示した有機ＥＬ表示装置１を構成する画素回路Ｐの第１実施形態を示す図である。なお、表示パネル部１００の基板１０１上において画素回路Ｐの周辺部に設けられた垂直駆動部１０３と水平駆動部１０６も合わせて示している。
【００７２】
図３は有機ＥＬ素子や駆動トランジスタの動作点を説明する図である。図３Ａは、有機ＥＬ素子や駆動トランジスタの特性ばらつきが駆動電流Ｉdsに与える影響を説明する図である。図３Ｂおよび図３Ｃはその改善手法の概念を説明する図である。
【００７３】
図２に示す第１実施形態の画素回路Ｐは、基本的にｎチャネル型の薄膜電界効果トランジスタでドライブトランジスタが構成されている点に特徴を有する。また、有機ＥＬ素子の経時劣化による当該有機ＥＬ素子への駆動電流Ｉdsの変動を抑制するための回路、すなわち電気光学素子の一例である有機ＥＬ素子の電流−電圧特性の変化を補正して駆動電流Ｉdsを一定に維持する閾値補正機能や移動度補正機能を実現する駆動信号一定化回路（その１）を備えた点に特徴を有する。加えて、有機ＥＬ素子の電流−電圧特性に経時変化があった場合でも駆動電流を一定にするブートストラップ機能を実現する駆動信号一定化回路（その２）を備えた点に特徴を有する。
【００７４】
なお、第１実施形態の画素回路Ｐでは、発光制御トランジスタとしてｐ型を用いているが、後述する第２実施形態のように、ｎチャネル型のトランジスタに変更し、アクティブＨの走査駆動パルスDSで駆動するように変形することもできる。この場合、全てのスイッチトランジスタをｎチャネル型のトランジスタで構成することができ、トランジスタ作成において従来のアモルファスシリコン（ａ−Ｓｉ）プロセスを用いることが可能になる。これにより、トランジスタ基板の低コスト化が可能となる。この点においては、第１実施形態の画素回路Ｐでは、発光制御トランジスタとしてｐ型を用いており不利な面はある。
【００７５】
駆動トランジスタを始めとする各トランジスタとしてはＭＯＳトランジスタを使用する。この場合、ゲート端を制御入力端として取り扱い、ソース端およびドレイン端の何れか一方を出力端として取り扱い、他方を出力端として取り扱う。
【００７６】
画素回路Ｐは、保持容量（画素容量とも称される）１２０、ｎチャネル型の駆動トランジスタ１２１、アクティブＬの駆動パルス（走査駆動パルスNDS ）が制御入力端であるゲート端Ｇに供給されるｐチャネル型の発光制御トランジスタ１２２、アクティブＨの駆動パルス（書込駆動パルスWS）が制御入力端であるゲート端Ｇ供給されるｎチャネル型のサンプリングトランジスタ１２５、電流が流れることで発光する電気光学素子（発光素子）の一例である有機ＥＬ素子１２７を有する。
【００７７】
サンプリングトランジスタ１２５は、駆動トランジスタ１２１のゲート端Ｇ（制御入力端子）側に設けられたスイッチングトランジスタであり、また、発光制御トランジスタ１２２もスイッチングトランジスタである。
【００７８】
一般に、有機ＥＬ素子１２７は整流性があるためダイオードの記号で表わしている。なお、有機ＥＬ素子１２７には、寄生容量（等価容量）Ｃelが存在する。図では、この寄生容量Ｃelを有機ＥＬ素子１２７と並列に示す。
【００７９】
画素回路Ｐは、駆動トランジスタ１２１のドレイン端Ｄ側に発光制御トランジスタ１２２を配し、かつ保持容量１２０を駆動トランジスタ１２１のゲート・ソース間に接続するととともに、ブートストラップ回路１３０と、閾値＆移動度補正回路１４０とを備える点に特徴を有する。ブートストラップ回路１３０および閾値＆移動度補正回路１４０は、何れも、駆動トランジスタ１２１もしくは電気光学素子の一例である有機ＥＬ素子１２７の特性変動に伴う駆動電流Ｉdsの変動を抑制する駆動電流変動抑制部の一例である。
【００８０】
有機ＥＬ素子１２７は電流発光素子のため、有機ＥＬ素子１２７に流れる電流量をコントロールすることで発色の階調を得る。このため、駆動トランジスタ１２１のゲート端Ｇへの印加電圧を変化させることで、有機ＥＬ素子１２７に流れる電流値をコントロールする。
【００８１】
この際、ブートストラップ回路１３０や閾値＆移動度補正回路１４０を備えることで、有機ＥＬ素子１２７の経時時変化や駆動トランジスタ１２１の特性ばらつきの影響を受けないようにしている。このため、画素回路Ｐを駆動する垂直駆動部１０３には、書込走査部１０４および駆動走査部１０５に加えて、２つの閾値＆移動度補正走査部１１４，１１５を備える。
【００８２】
図では、１つの画素回路Ｐのみを示しているが、図１でも説明したように、同様の構成の画素回路Ｐがマトリクス状に配列される。そして、マトリクス状に配列された各画素回路Ｐに対しては、書込走査部１０４によって書込駆動パルスWSで駆動されるｎ行分の書込走査線１０４WS_1〜１０４WS_nおよび駆動走査部１０５によって走査駆動パルスNDS で駆動されるｎ行分の駆動走査線１０５DS_1〜１０５DS_nの他に、第１の閾値＆移動度補正走査部１１４によって閾値＆移動度補正パルスAZ１で駆動されるｎ行分の閾値＆移動度補正走査線１１４AZ_1〜１１４AZ_nおよび第２の閾値＆移動度補正走査部１１５によって閾値＆移動度補正パルスAZ２で駆動されるｎ行分の閾値＆移動度補正走査線１１５AZ_1〜１１５AZ_nが画素行ごとに配線される。
【００８３】
ブートストラップ回路１３０は、有機ＥＬ素子１２７と並列に接続されたアクティブＨの閾値＆移動度補正パルスAZ２が供給されるｎチャネル型の検知トランジスタ１２４を備え、この検知トランジスタ１２４と駆動トランジスタ１２１のゲート・ソース間に接続された保持容量１２０とで構成される。保持容量１２０は、ブートストラップ容量としても機能するようになっている。
【００８４】
閾値＆移動度補正回路１４０は、駆動トランジスタ１２１のゲート端Ｇと第２電源電位Ｖc2との間にアクティブＨの閾値＆移動度補正パルスAZ１が供給されるｎチャネル型の検知トランジスタ１２３を備え、検知トランジスタ１２３と、駆動トランジスタ１２１と、発光制御トランジスタ１２２と、駆動トランジスタ１２１のゲート・ソース間に接続された保持容量１２０で構成される。保持容量１２０は、検知した閾値電圧Ｖthを保持する閾値電圧保持容量としても機能するようになっている。
【００８５】
駆動トランジスタ１２１は、先ず、ドレイン端Ｄが発光制御トランジスタ１２２のドレイン端Ｄに接続されている。発光制御トランジスタ１２２のソース端Ｓは第１電源電位Ｖc1に接続されている。また、駆動トランジスタ１２１は、ソース端Ｓが直接に有機ＥＬ素子１２７のアノード端Ａに接続される。その接続点をノードＮＤ１２１とする。有機ＥＬ素子１２７のカソード端Ｋは基準電位を供給する全画素共通の接地配線Ｖcath（GND ）に接続されてカソード電位Ｖcathが供給されるようになっている。
【００８６】
サンプリングトランジスタ１２５は、ゲート端Ｇが書込走査部１０４からの書込走査線１０４WSに接続され、ソース端Ｓが映像信号線１０６HSに接続され、ドレイン端Ｄが駆動トランジスタ１２１のゲート端Ｇに接続されている。その接続点をノードＮＤ１２２とし、ノードＮＤ１２２とノードＮＤ１２２との間に保持容量１２０が接続されている。サンプリングトランジスタ１２５のゲート端Ｇには、書込走査部１０４からアクティブＨの書込駆動パルスWSが供給される。サンプリングトランジスタ１２５は、図中に括弧書きで示すように、ソース端Ｓとドレイン端Ｄとを逆転させ、ドレイン端Ｄを信号入力端として映像信号線１０６HSに接続し、ソース端Ｓを信号出力端として駆動トランジスタ１２１のゲート端Ｇに接続することもできる。
【００８７】
検知トランジスタ１２３は、駆動トランジスタ１２１のゲート端Ｇ（制御入力端子）側に設けられたスイッチングトランジスタであり、ソース端Ｓがオフセット電圧の一例である接地電位Ｖofs に接続され、ドレイン端Ｄが駆動トランジスタ１２１のゲート端Ｇ（ノードＮＤ１２２）に接続され、制御入力端であるゲート端Ｇは閾値＆移動度補正走査線１１４AZに接続されている。検知トランジスタ１２３がオンすることで、駆動トランジスタ１２１のゲート端Ｇの電位を検知トランジスタ１２３を介して固定電位である接地電位Ｖofs に接続するように構成している。
【００８８】
検知トランジスタ１２４は、スイッチングトランジスタであり、ドレイン端Ｄが駆動トランジスタ１２１のソース端Ｓと有機ＥＬ素子１２７のアノード端Ａとの接続点であるノードＮＤ１２１に接続され、ソース端Ｓは、基準電位の一例である接地電位Ｖs1に接続され、制御入力端であるゲート端Ｇは閾値＆移動度補正走査線１１５AZに接続されている。
【００８９】
駆動トランジスタ１２１のゲート・ソース間に保持容量１２０を接続し、検知トランジスタ１２４がオンすることで、駆動トランジスタ１２１のソース端Ｓの電位を検知トランジスタ１２４を介して固定電位である接地電位Ｖs1に接続するように構成している。
【００９０】
サンプリングトランジスタ１２５は、書込走査線１０４WSによって選択されたとき動作し、映像信号線１０６HSから画素信号Ｖsig （の信号電位Ｖin）をサンプリングしてノードＮＤ１１２を介し保持容量１２０に信号電位Ｖinに対応する大きさの電圧を保持する。保持容量１２０に保持される電位は理想的には信号電位Ｖinと同じ大きさであるが実際にはそれよりも小さくなる。
【００９１】
駆動トランジスタ１２１は、発光制御トランジスタ１２２が走査駆動パルスNDS の元でオンしているときに保持容量１２０に保持された駆動電位（その時点の駆動トランジスタ１２１のゲート・ソース間電圧Ｖgs）に応じて有機ＥＬ素子１２７を電流駆動する。発光制御トランジスタ１２２は駆動走査線１０５DSによって選択されたときに導通して第１電源電位Ｖc1から駆動トランジスタ１２１に電流を供給する。
【００９２】
このように、駆動トランジスタ１２１の電源供給端であるドレイン端Ｄ側を発光制御トランジスタ１２２を介して第１電源電位Ｖc1に接続し、発光制御トランジスタ１２２のオン期間を制御することで有機ＥＬ素子１２７の発光期間と非発光期間を調整し、デューティ（Duty）駆動を行なうことを可能にしている。
【００９３】
検知トランジスタ１２３，１２４は閾値＆移動度補正走査部１１４，１１５からアクティブＨの閾値＆移動度補正パルスAZ１，AZ２を閾値＆移動度補正走査線１１４AZ，１１５AZに供給してそれぞれを選択状態としたとき動作し、予め決められた補正動作（ここでは閾値電圧Ｖthや移動度μのばらつきを補正する動作）を行なう。
【００９４】
たとえば、有機ＥＬ素子１２７の電流駆動に先立って駆動トランジスタ１２１の閾値電圧Ｖthを検知し、予めその影響をキャンセルするため、検知した電位を保持容量１２０に保持する。
【００９５】
このような構成の画素回路Ｐの正常な動作を保証するための条件として、接地電位Ｖs1は、接地電位Ｖofs から駆動トランジスタ１２１の閾値電圧Ｖthを差し引いたレベルよりも低く設定されている。すなわち、“Ｖs1＜Ｖofs −Ｖth”である。また、有機ＥＬ素子１２７のカソード端Ｋの電位Ｖcathに有機ＥＬ素子１２７の閾値電圧ＶthELを加えたレベルは、接地電位Ｖs1から駆動トランジスタ１２１の閾値電圧Ｖthを差し引いたレベルよりも高く設定されている。すなわち、“Ｖcath＋ＶthEL＞Ｖs1−Ｖth”となっている。好ましくは、接地電位Ｖofs のレベルは、映像信号線１０６HSから供給される画素信号Ｖsig の最低レベルの近傍に（最低レベル以下の範囲で）設定されている。
【００９６】
このような構成を持つ画素回路Ｐにおいて、サンプリングトランジスタ１２５は、所定の信号書込期間（サンプリング期間）に書込走査線１０４WSから供給される書込駆動パルスWSに応じ導通して映像信号線１０６HSから供給された映像信号Ｖsig を保持容量１２０にサンプリングする。保持容量１２０は、サンプリングされた映像信号Ｖsig に応じて駆動トランジスタ１２１のゲート・ソース間に入力電圧（ゲート・ソース間電圧Ｖgs）を印加する。
【００９７】
駆動トランジスタ１２１は、所定の発光期間中に、ゲート・ソース間電圧Ｖgsに応じた出力電流を駆動電流Ｉdsとして有機ＥＬ素子１２７に供給する。なお、この駆動電流Ｉdsは駆動トランジスタ１２１のチャネル領域のキャリア移動度μおよび閾値電圧Ｖthに対して依存性を有する。有機ＥＬ素子１２７は、駆動トランジスタ１２１から供給された駆動電流Ｉdsにより映像信号Ｖsig （特に信号電位Ｖin）に応じた輝度で発光する。
【００９８】
この画素回路Ｐにおいては、スイッチングトランジスタ（発光制御トランジスタ１２２および検知トランジスタ１２３，１２４）で構成される補正手段を備えており、駆動電流Ｉdsのキャリア移動度μに対する依存性を打ち消すために、予め発光期間の先頭で保持容量１２０に保持されたゲート・ソース間電圧Ｖgsを補正する。
【００９９】
具体的には、補正手段（スイッチングトランジスタ１２２，１２３，１２４）は、書込走査線１０４WSおよび駆動走査線１０５DSから供給される書込駆動パルスWSおよび走査駆動パルスNDS に応じて信号書込期間の一部（たとえば後半側）で動作し、映像信号Ｖsig がサンプリングされている状態で駆動トランジスタ１２１から駆動電流Ｉdsを取り出し、これを保持容量１２０に負帰還してゲート・ソース間電圧Ｖgsを補正する。さらにこの補正手段（スイッチングトランジスタ１２２，１２３，１２４）は、駆動電流Ｉdsの閾値電圧Ｖthに対する依存性を打ち消すために、予め信号書込期間に先立って駆動トランジスタ１２１の閾値電圧Ｖthを検出し、かつ検出された閾値電圧Ｖthをゲート・ソース間電圧Ｖgsに足し込む。
【０１００】
特に、本例の画素回路Ｐでは、駆動トランジスタ１２１はｎチャネル型トランジスタでドレインを正電源側に接続する一方、ソースが有機ＥＬ素子１２７側に接続している。この場合、前述した補正手段は、信号書込期間の後部分に重なる発光期間の先頭部分で駆動トランジスタ１２１から駆動電流Ｉdsを取り出して、保持容量１２０側に負帰還する。
【０１０１】
その際、補正手段は、発光期間の先頭部分で駆動トランジスタ１２１のソース端Ｓ側から取り出した駆動電流Ｉdsが、有機ＥＬ素子１２７の有する寄生容量Ｃelに流れ込むようにしている。具体的には、有機ＥＬ素子１２７はアノード端Ａおよびカソード端Ｋを備えたダイオード型の発光素子であり、アノード端Ａ側が駆動トランジスタ１２１のソース端Ｓに接続される一方、カソード端Ｋ側が接地側（本例ではカソード電位Ｖcath）に接続される。
【０１０２】
この構成で、補正手段（スイッチングトランジスタ１２２，１２３，１２４）は、予め有機ＥＬ素子１２７のアノード・カソード間を逆バイアス状態にセットしておき、駆動トランジスタ１２１のソース端Ｓ側から取り出した駆動電流Ｉdsが有機ＥＬ素子１２７に流れ込むとき、ダイオード型の有機ＥＬ素子１２７を容量性素子として機能させている。
【０１０３】
なお補正手段は、信号書込期間内で駆動トランジスタ１２１から駆動電流Ｉdsを取り出す時間幅ｔを調整可能であり、好ましくは、保持容量１２０に対する駆動電流Ｉdsの負帰還量を最適化する。
【０１０４】
ここで、「負帰還量を最適化する」とは、書込駆動パルスWSと走査駆動パルスNDS の位相差を適切にするとともに、さらに好ましくは映像信号電位の黒レベルから白レベルまでの範囲で、どのレベルにおいても適切に移動度補正を行なうことができるようにすることを意味する。ゲート・ソース間電圧Ｖgsにかける負帰還量は、駆動電流Ｉdsの取り出し時間に依存しており、取り出し時間を長く取るほど、負帰還量が大きくなる。
【０１０５】
画素回路や駆動タイミングには様々な手法があり、「負帰還量を最適化する」際の手法にも、それらに応じて様々な手法を採り得る。たとえば、映像線信号電位である映像信号線１０６HSの電圧の変化特性、あるいは、書込走査線１０４WSの電圧の変化特性（つまり書込駆動パルスWSの遷移特性）に傾斜をつけることで、移動度補正期間を映像線信号電位の大きさに自動的に追従させてその最適化を図る。これらにより、移動度補正期間は映像信号線１０６HSの電位によっても決定できるようになり、移動度補正パラメータΔＶはΔＶ＝Ｉds・Ｃel／ｔで表すことができる。
【０１０６】
移動度補正パラメータΔＶの式から明らかなように、駆動トランジスタ１２１のドレイン・ソース間電流である駆動電流Ｉdsが大きいほど、移動度補正パラメータΔＶは大きくなる。逆に、駆動トランジスタ１２１の駆動電流Ｉdsが小さいとき、移動度補正パラメータΔＶは小さくなる。このように、移動度補正パラメータΔＶは駆動電流Ｉdsに応じて決まる。その際、移動度補正期間は必ずしも一定である必要はなく、逆に駆動電流Ｉdsに応じて調整することが好ましい場合がある。たとえば、駆動電流Ｉdsが大きい場合、移動度補正期間は短めにし、逆に駆動電流Ｉdsが小さくなると、移動度補正期間は長めに設定することがよい。
【０１０７】
たとえば、映像信号線電位（映像信号線１０６HSの電位）の立上りや立下りに傾斜をつけることで、あるいは、書込走査線電位の変化特性（特にサンプリングトランジスタをオフさせる側）に傾斜をつけることで、映像信号線１０６HSの電位が高いとき（駆動電流Ｉdsが大きいとき）補正期間ｔが短くなり、映像信号線１０６HSの電位が低いとき（駆動電流Ｉdsが小さいとき）補正期間ｔは長くなるように自動的に調整する。こうすることで、映像信号電位（映像信号Ｖsig の信号電位Ｖin）に追従して、適切な補正期間を自動的に設定できるため、画像の輝度や絵柄によらず最適な移動度補正が可能となる。画素回路Ｐや駆動タイミングによっては両者の併用も可能である。
【０１０８】
＜基本動作＞
先ず、第１実施形態の画素回路Ｐの特徴を説明する上での比較例として、発光制御トランジスタ１２２，検知トランジスタ１２３，検知トランジスタ１２４を備えておらず、また、保持容量１２０は、一方の端子がノードＮＤ１２２に接続され、他方の端子が全画素共通の接地配線Ｖcath（GND ）に接続されている場合での動作について説明する。以下、このような画素回路Ｐを比較例の画素回路Ｐと称する。
【０１０９】
比較例の画素回路Ｐでは、駆動トランジスタ１２１のソース端Ｓの電位（ソース電位Ｖｓ）は、駆動トランジスタ１２１と有機ＥＬ素子１２７との動作点で決まり、その電圧値は駆動トランジスタ１２１のゲート電位Ｖｇによって異なる値を持ってしまう。
【０１１０】
一般的に、図３に示すように、駆動トランジスタ１２１は飽和領域で駆動される。よって、飽和領域で動作するトランジスタのドレイン端−ソース間に流れる電流をＩds、移動度をμ、チャネル幅（ゲート幅）をＷ、チャネル長（ゲート長）をＬ、ゲート容量（単位面積当たりのゲート酸化膜容量）をＣoxは、トランジスタの閾値電圧をＶthとすると、駆動トランジスタ１２１は下記の式（１）に示した値を持つ定電流源となっている。なお、“＾”はべき乗を示す。式（１）から明らかなように、飽和領域ではトランジスタのドレイン電流Ｉdsはゲート・ソース間電圧Ｖgsによって制御され定電流源として動作する。
【０１１１】
【数１】
2008233123.tif 000003
【０１１２】
＜発光素子のＩel−Ｖel特性とＩ−Ｖ特性＞
図３Ａ（１）に示す有機ＥＬ素子で代表される電流駆動型の発光素子の電流−電圧（Ｉel−Ｖel）特性において、実線で示す曲線が初期状態時の特性を示し、破線で示す曲線が経時変化後の特性を示している。一般的に有機ＥＬ素子を始めとする電流駆動型の発光素子のＩ−Ｖ特性は、グラフに示すように時間が経過すると劣化する。
【０１１３】
たとえば、発光素子の一例である有機ＥＬ素子１２７に発光電流Ｉelが流れるとき、そのアノード・カソード間電圧Ｖelは一意的に決定される。図３Ａ（１）に示すように、発光期間中では、有機ＥＬ素子１２７のアノード端Ａは駆動トランジスタ１２１のドレイン・ソース間電流Ｉds（＝駆動電流Ｉds）で決定される発光電流Ｉelが流れ、それによってアノード・カソード間電圧Ｖel分だけ上昇する。
【０１１４】
比較例の画素回路Ｐでは、この有機ＥＬ素子１２７のＩ−Ｖ特性の経時変化により同じ発光電流Ｉelに対するアノード・カソード間電圧ＶelがＶel1 からＶel2 へと変化することで、駆動トランジスタ１２１の動作点が変化してしまい、同じゲート電位Ｖｇを印加しても駆動トランジスタ１２１のソース電位Ｖｓは変化してしまい、その結果として、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは変化してしまう。
【０１１５】
駆動トランジスタ１２１としてｎチャネル型を使用した単純な回路では、ソース端Ｓが有機ＥＬ素子１２７側に接続されてしまうため、有機ＥＬ素子１２７のＩ−Ｖ特性の経時変化の影響を受けてしまい、有機ＥＬ素子１２７に流れる電流量（発光電流Ｉel）が変化し、その結果、発光輝度は変化してしまうことになる。
【０１１６】
具体的には、比較例の画素回路Ｐでは、有機ＥＬ素子１２７のＩ−Ｖ特性の経時変化により動作点が変化してしまい、同じゲート電位Ｖｇを印加しても駆動トランジスタ１２１のソース電位Ｖｓは変化してしまう。これにより、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは変化してしまう。特性式（１）から明らかなように、ゲート・ソース間電圧Ｖgsが変動すると、たとえゲート電位Ｖｇが一定であっても駆動電流Ｉdsが変動し、同時に有機ＥＬ素子１２７に流れる電流値も変化する。このように有機ＥＬ素子１２７のＩ−Ｖ特性が変化すると、比較例の画素回路Ｐでは、有機ＥＬ素子１２７の発光輝度が経時的に変化してしまう。
【０１１７】
駆動トランジスタ１２１としてｎチャネル型を使用した単純な回路では、ソース端Ｓが有機ＥＬ素子１２７側に接続されてしまうため、有機ＥＬ素子１２７の経時変化とともに、ゲート・ソース間電圧Ｖgsが変化してしまい、有機ＥＬ素子１２７に流れる電流量が変化し、その結果、発光輝度は変化してしまうのである。
【０１１８】
発光素子の一例である有機ＥＬ素子１２７の特性の経時変動による有機ＥＬ素子１２７のアノード電位変動は、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsの変動となって現れ、ドレイン電流（駆動電流Ｉds）の変動を引き起こす。この原因による駆動電流の変動は画素回路Ｐごとの発光輝度のばらつきとなって現れ、画質の劣化が起きる。
【０１１９】
これに対して、詳細は後述するが、保持容量１２０に信号電位Ｖinに対応する情報が書き込まれた時点で（さらにその後の有機ＥＬ素子１２７の発光期間は継続的に）サンプリングトランジスタ１２５を非導通状態にすることで駆動トランジスタ１２１のソース端Ｓの電位Ｖｓの変動にゲート端Ｇの電位Ｖｇが連動するようにするブートストラップ機能を実現する回路構成および駆動タイミングとするブートストラップ動作をさせる。
【０１２０】
これにより、有機ＥＬ素子１２７の特性の経時変動による有機ＥＬ素子１２７のアノード電位変動（つまりソース電位変動）があっても、その変動を相殺するようにゲート電位Ｖｇを変動させることで、画面輝度の均一性（ユニフォーミティ）を確保できる。ブートストラップ機能により、有機ＥＬ素子を代表とする電流駆動型の発光素子の経時変動補正能力を向上させることができる。
【０１２１】
このブートストラップ機能は、書込駆動パルスWSをインアクティブＬに切り替えてサンプリングトランジスタ１２５をオフさせた発光開始時点で開始させることができ、その後、有機ＥＬ素子１２７に発光電流Ｉelが流れ始め、それとともにアノード・カソード間電圧Ｖelが安定となるまで上昇していく過程で、アノード・カソード間電圧Ｖelの変動に伴って駆動トランジスタ１２１のソース電位Ｖｓが変動する際にも機能する。
【０１２２】
＜駆動トランジスタのＶgs−Ｉds特性＞
また、駆動トランジスタ１２１の製造プロセスのばらつきにより、画素回路Ｐごとに閾値電圧や移動度などの特性変動がある。駆動トランジスタ１２１を飽和領域で駆動する場合においても、この特性変動により、駆動トランジスタ１２１に同一のゲート電位を与えても、画素回路Ｐごとにドレイン電流（駆動電流Ｉds）が変動し、発光輝度のばらつきになって現れる。
【０１２３】
たとえば、図３Ａ（２）は、駆動トランジスタ１２１の閾値ばらつきに着目した電圧電流（Ｖgs−Ｉds）特性を示す図である。閾値電圧がＶth１とＶth２で異なる２個の駆動トランジスタ１２１について、それぞれ特性カーブを挙げてある。
【０１２４】
前述のように、駆動トランジスタ１２１が飽和領域で動作しているときのドレイン電流Ｉdsは、特性式（１）で表される。特性式（１）から明らかなように、閾値電圧Ｖthが変動すると、ゲート・ソース間電圧Ｖgsが一定であってもドレイン電流Ｉdsが変動する。つまり、閾値電圧Ｖthのばらつきに対して何ら対策を施さないと、図３Ａ（２）に示すように、閾値電圧がＶth１のときＶgsに対応する駆動電流がＩds１となるのに対して、閾値電圧がＶth２のときの同じゲート電圧Ｖgsに対応する駆動電流Ｉds２はＩds１と異なってしまう。
【０１２５】
また、図３Ａ（３）は、駆動トランジスタ１２１の移動度ばらつきに着目した電圧電流（Ｖgs−Ｉds）特性を示す図である。移動度がμ１とμ２で異なる２個の駆動トランジスタ１２１について、それぞれ特性カーブを挙げてある。
【０１２６】
特性式（１）から明らかなように、移動度μが変動すると、ゲート・ソース間電圧Ｖgsが一定であってもドレイン電流Ｉdsが変動する。つまり、移動度μのばらつきに対して何ら対策を施さないと、図３Ａ（３）に示すように、移動度がμ１のときＶgsに対応する駆動電流がＩds１となるのに対して、移動度がμ２のときの同じゲート電圧Ｖgsに対応する駆動電流がＩds２となり、Ｉds１と異なってしまう。
【０１２７】
図３Ａ（２）や図３Ａ（３）に示すように、閾値電圧Ｖthや移動度μの違いでＶin−Ｉds特性に大きな違いが出てしまうと、同じ信号電位Ｖinを与えても、駆動電流Ｉdsすなわち発光輝度が異なってしまい、画面輝度の均一性（ユニフォーミティ）が得られない。
【０１２８】
＜閾値補正および移動度補正の概念＞
これに対して、閾値補正機能および移動度補正機能を実現する駆動タイミング（詳細は後述する）とすることで、それらの変動の影響を抑制でき、画面輝度の均一性（ユニフォーミティ）を確保できる。
【０１２９】
本実施形態の閾値補正動作および移動度補正動作では、詳細は後述するが、発光時のゲート・ソース間電圧Ｖgsが“Ｖin＋Ｖth−ΔＶ”で表されるようにすることで、ドレイン・ソース間電流Ｉdsが、閾値電圧Ｖthのばらつきや変動に依存しないようにするとともに、移動度μのばらつきや変動に依存しないようにする。結果として、閾値電圧Ｖthや移動度μが製造プロセスや経時により変動しても、駆動電流Ｉdsは変動せず、有機ＥＬ素子１２７の発光輝度も変動しない。
【０１３０】
たとえば、図３Ｂは、移動度補正時における駆動トランジスタ１２１の動作点を説明するグラフである。製造プロセスや経時における移動度μ１，μ２のばらつきに対して、発光時のゲート・ソース間電圧Ｖgsが“Ｖin＋Ｖth−ΔＶ”で表されるようにする閾値補正および移動度補正をかけると、先ず移動度の観点からは、移動度μ１に対しては移動度補正パラメータΔＶ１が決定され、また移動度μ２に対しては移動度補正パラメータΔＶ２が決定される。
【０１３１】
これにより、何れの移動度に対しても適正な移動度補正パラメータが決定されるので、駆動トランジスタ１２１の移動度μ１時の駆動電流Ｉdsａおよび移動度μ２時の駆動電流Ｉdsｂが決定される。移動度補正前には大きな電流ばらつきのあったものが、移動度補正によって電流ばらつきは小さくなり、移動度μの違いは抑制される。最適な状態では“Ｉdsａ＝Ｉdsｂ”とすることができ、移動度μの違いを除去（キャンセル）できる。
【０１３２】
仮に移動度補正をかけないと、図３（３）にも示したが、ゲート・ソース間電圧Ｖgsに対して、移動度がμ１，μ２で異なると、これに応じて駆動電流ＩdsもＩds１，Ｉds２で大きく違ってしまう。これに対処するため移動度μ１，μ２に対してそれぞれ適切な移動度補正パラメータΔＶ１，ΔＶ２をかけることで、駆動電流ＩdsがＩdsａ，Ｉdsｂとなり、各移動度補正パラメータΔＶ１，ΔＶ２を最適値とすることで、移動度補正後の駆動電流Ｉdsａ，Ｉdsｂを近づけることができ、最適状態では同レベルとすることができる。
【０１３３】
移動度補正時には、図３Ｂのグラフから明らかなように、大きな移動度μ１に対しては移動度補正パラメータΔＶ１が大きくなるようにする一方、小さい移動度μ２に対しては移動度補正パラメータΔＶ２も小さくなるように負帰還をかけることになる。こう言った意味で、移動度補正パラメータΔＶを負帰還量ΔＶとも称する。
【０１３４】
また、図３Ｃの各図は、閾値補正の観点から、信号電位Ｖinと駆動電流Ｉdsとの関係を示している。たとえば、図３Ｃの各図においては、駆動トランジスタ１２１の電流電圧特性を、横軸に信号電位Ｖinをとり、縦軸に駆動電流Ｉdsをとって、閾値電圧Ｖthが比較的低く移動度μが比較的大きい駆動トランジスタ１２１で構成された画素回路Ｐａ（実線のカーブ）と、逆に閾値電圧Ｖthが比較的高く移動度μが比較的小さい駆動トランジスタ１２１で構成された画素回路Ｐｂ（点線のカーブ）について、それぞれ特性カーブを挙げてある。
【０１３５】
図３Ｃ（１）は、閾値補正および移動度補正ともに実行しない場合である。このときには画素回路Ｐａおよび画素回路Ｐｂで閾値電圧Ｖthおよび移動度μの補正が全く実行されないため、閾値電圧Ｖthや移動度μの違いでＶin−Ｉds特性に大きな違いが出てしまう。したがって、同じ信号電位Ｖinを与えても、駆動電流Ｉdsすなわち発光輝度が異なってしまい、画面輝度の均一性（ユニフォーミティ）が得られない。
【０１３６】
図３Ｃ（２）は、閾値補正を実行する一方、移動度補正を実行しない場合である。このとき画素回路Ｐａと画素回路Ｐｂで閾値電圧Ｖthの違いはキャンセルされる。しかしながら移動度μの相違はそのまま現れている。したがって信号電位Ｖinが高い領域（すなわち輝度が高い領域）で、移動度μの違いが顕著に現れ、同じ階調でも輝度が違ってしまう。具体的には、同じ階調（同じ信号電位Ｖin）で、移動度μの大きい画素回路Ｐａの輝度（駆動電流Ｉds）は高く、移動度μの小さい画素回路Ｐｂの輝度は低くなる。
【０１３７】
図３Ｃ（３）は閾値補正および移動度補正ともに実行する場合である。閾値電圧Ｖthおよび移動度μの相違は完全に補正され、その結果、画素回路Ｐａと画素回路ＰｂのＶin−Ｉds特性は一致する。したがって、全ての階調（信号電位Ｖin）で輝度（Ｉds）が同一レベルとなり、画面輝度の均一性（ユニフォーミティ）が顕著に改善される。
【０１３８】
図３Ｃ（４）は、閾値補正および移動度補正ともに実行するものの、閾値電圧Ｖthの補正が不十分な場合である。たとえば、１回の閾値補正動作では駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を十分に保持容量１２０へ保持させることができない場合がその一例である。このときには、閾値電圧Ｖthの差が除去されないため、画素回路Ｐａと画素回路Ｐｂでは低階調の領域で輝度（駆動電流Ｉds）に差が出てしまう。よって、閾値電圧Ｖthの補正が不十分な場合は低階調で輝度のムラが現れ画質を損なうことになる。
【０１３９】
＜画素回路の動作；第１実施形態＞
図４は、第１実施形態の画素回路Ｐの動作を説明するタイミングチャートである。図４では、時間軸ｔに沿って、書込駆動パルスWS、閾値＆移動度補正パルスAZ１，AZ２、および走査駆動パルスNDS の波形を表してある。前述の説明から理解されるように、スイッチングトランジスタ１２３，１２４，１２５はｎチャネル型なので、各パルスWS，AZ１，AZ２がそれぞれハイ（Ｈ）レベルのときにオンし、ロー（Ｌ）レベルのときにはオフする。一方、発光制御トランジスタ１２２はｐチャネル型なので、走査駆動パルスNDS がハイレベルのときにオフし、ローレベルのときにオンする。なお、このタイミングチャートは、各パルスWS，AZ１，AZ２，DSの波形とともに、駆動トランジスタ１２１のゲート端Ｇの電位変化およびソース端Ｓの電位変化も表してある。
【０１４０】
画素回路Ｐにおいて、通常の発光状態では、駆動走査部１０５から出力される走査駆動パルスNDS のみがアクティブＬで、その他の書込走査部１０４および閾値＆移動度補正走査部１１４，１１５からそれぞれ出力される書込駆動パルスWSおよび閾値＆移動度補正パルスAZ１，AZ２がインアクティブＬにあるため、発光制御トランジスタ１２２のみがオンした状態である。
【０１４１】
１フィールドの間に画素アレイ部１０２の各行が一回順次走査される。当該フィールドが始まる前の期間（ｔ１以前）で、全てのパルスWS，AZ１，AZ２，DSがローレベルにある。したがって、ｎチャネル型のスイッチングトランジスタ１２３，１２４，１２５はオフ状態にある一方、ｐチャネル型の発光制御トランジスタ１２２のみがオン状態である。
【０１４２】
したがって、駆動トランジスタ１２１はオン状態の発光制御トランジスタ１２２を介して第１電源電位Ｖc1に接続しているので、所定のゲート・ソース間電圧Ｖgsに応じて駆動電流Ｉdsを有機ＥＬ素子１２７に供給している。したがって、タイミングｔ１以前で有機ＥＬ素子１２７は発光している。このとき、駆動トランジスタ１２１に印加されるゲート・ソース間電圧Ｖgsは、ゲート電位Ｖｇとソース電位Ｖｓの差で表される。
【０１４３】
このとき、駆動トランジスタ１２１は飽和領域で動作するように設定されているため、飽和領域で動作するトランジスタのドレイン端−ソース間に流れる電流をＩds、移動度をμ、チャネル幅をＷ、チャネル長をＬ、ゲート容量をＣox、トランジスタの閾値電圧をＶthとすると、原理的には、駆動トランジスタ１２１は式（１）に示した値を持つ定電流源となる。
【０１４４】
新しいフィールドが始まるタイミングｔ１で、走査駆動パルスNDS がローレベルからハイレベルに切り替わる（ｔ１）。したがって、タイミングｔ１に入ると、全てのスイッチングトランジスタ１２２〜１２５がオフ状態になる。これにより発光制御トランジスタ１２２がオフし、駆動トランジスタ１２１は第１電源電位Ｖc1から切り離されるので、ゲート電圧Ｖｇやソース電圧Ｖｓが低下して、有機ＥＬ素子１２７の発光が停止し非発光期間に入る。
【０１４５】
次に、閾値＆移動度補正パルスAZ１，AZ２を順にアクティブＨにすることで検知トランジスタ１２３，１２４をオンし（ｔ２）、その後に、閾値＆移動度補正パルスAZ１をアクティブＨにしたまま閾値＆移動度補正パルスAZ２をインアクティブＬにすることで検知トランジスタ１２３側のみをオフさせる（ｔ４）。なお検知トランジスタ１２３，１２４はどちらが先にオンしてもよい。こうすることで、有機ＥＬ素子１２７には電流が流れないようにし、有機ＥＬ素子１２７を非発光状態とする。図示した例では、両方がほぼ同時にオンする状態で示している。
【０１４６】
このとき、駆動トランジスタ１２１は、ソース端Ｓには検知トランジスタ１２４を介して接地電位Ｖs1が供給されることで駆動トランジスタ１２１のソース電位Ｖｓが初期化され、さらにゲート端Ｇには検知トランジスタ１２３を介して接地電位Ｖofs が供給されることで駆動トランジスタ１２１のゲート電位Ｖｇが初期化される（ｔ２〜ｔ４）。
【０１４７】
これにより、駆動トランジスタ１２１のゲート・ソース間に接続された保持容量１２０の両端の電位差が駆動トランジスタ１２１の閾値電圧Ｖth以上に設定される。このとき、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは“Ｖofs −Ｖs1”という値をとるが、“Ｖs1＜Ｖofs −Ｖth”に設定されているので、駆動トランジスタ１２１はオン状態を維持し、それに応じた電流Ｉds1 が流れる。
【０１４８】
ここで、有機ＥＬ素子１２７を非発光とするためには、Ｖcath＋ＶthEL＞Ｖs1−Ｖthの関係にあること、つまり、有機ＥＬ素子１２７のアノード端Ａにかかる電圧Ｖel（＝Ｖs1−Ｖth）を有機ＥＬ素子１２７の閾値電圧ＶthELとカソード電圧Ｖcathの和よりも小さくなるように接地電位Ｖofs と接地電位Ｖs1の電圧を設定する必要がある。こうすれば、有機ＥＬ素子１２７は逆バイアス状態となり、駆動トランジスタ１２１の電流よりも非常に小さくなり、非発光状態になる。
【０１４９】
よって、駆動トランジスタ１２１のドレイン電流Ｉds1 は第１電源電位Ｖc1からオン状態にある検知トランジスタ１２４を介して接地電位Ｖs1に流れる。また、Ｖofs −Ｖs1＝Ｖgs＞Ｖthとすることで、その後のタイミングｔ５で行なわれる閾値電圧Ｖthのばらつき補正の準備を行なう。換言すると、期間ｔ２〜ｔ５は、駆動トランジスタ１２１のリセット期間（初期化期間）や移動度補正の準備期間に相当する。
【０１５０】
また、有機ＥＬ素子１２７の閾値電圧ＶthELに関しては、ＶthEL＞Ｖs1に設定されている。これにより、有機ＥＬ素子１２７にはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行なう閾値電圧Ｖthのばらつき補正およびキャリア移動度μのばらつき補正の動作を正常に動作させるために必要である。
【０１５１】
次に、閾値＆移動度補正パルスAZ２をインアクティブＬにし（ｔ４）、それとほぼ同じくして（若干遅れて）走査駆動パルスNDS をアクティブＬにする（ｔ５）。これにより、検知トランジスタ１２４がオフする一方、発光制御トランジスタ１２２がオンする。この結果、駆動電流Ｉdsが保持容量１２０に流れ込み、駆動トランジスタ１２１の閾値電圧Ｖthを補正（キャンセル）する閾値補正期間に入る。
【０１５２】
駆動トランジスタ１２１のゲート端Ｇは接地電位Ｖofs に保持されており、駆動トランジスタ１２１のソース電位Ｖｓが上昇して駆動トランジスタ１２１がカットオフするまで駆動電流Ｉdsが流れる。カットオフすると駆動トランジスタ１２１のソース電位Ｖｓは“Ｖofs −Ｖth”となる。
【０１５３】
すなわち、有機ＥＬ素子１２７の等価回路はダイオードと寄生容量Ｃelの並列回路で表されるため、“Ｖel≦Ｖcath＋ＶthEL”である限り、つまり、有機ＥＬ素子１２７のリーク電流が駆動トランジスタ１２１に流れる電流よりもかなり小さい限り、駆動トランジスタ１２１の電流は保持容量１２０と寄生容量Ｃelを充電するために使われる。
【０１５４】
この結果、駆動トランジスタ１２１を流れるドレイン電流Ｉdsの電流路が遮断されると、有機ＥＬ素子１２７のアノード端Ａの電圧ＶelつまりノードＮＤ１２１の電位は、時間とともに上昇してゆく。そして、ノードＮＤ１２１の電位（ソース電圧Ｖｓ）とノードＮＤ１２２の電圧（ゲート電圧Ｖｇ）との電位差がちょうど閾値電圧Ｖthとなったところで駆動トランジスタ１２１はオン状態からオフ状態となり、ドレイン電流は流れなくなり、閾値補正期間が終了する。つまり、一定時間経過後、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは閾値電圧Ｖthという値をとる。
【０１５５】
このとき、“Ｖel＝Ｖofs −Ｖth≦Ｖcath＋ＶthEL”となっている。つまり、ノードＮＤ１２１とノードＮＤ１２２の間に現われた電位差＝閾値電圧Ｖthは保持容量１２０に保持されることになる。このように、各検知トランジスタ１２３，１２４は閾値＆移動度補正走査線１１４AZ，１１５AZによってそれぞれ適切なタイミングで選択されたとき動作し、駆動トランジスタ１２１の閾値電圧Ｖthを検知し、これを保持容量１２０に保持する。
【０１５６】
走査駆動パルスNDS をインアクティブＨに（ｔ６）、さらに閾値＆移動度補正パルスAZ１をインアクティブＬに（ｔ７）、この順に切り替えることで、発光制御トランジスタ１２２と検知トランジスタ１２３を順にオフすることで、閾値キャンセル動作を終了させる。発光制御トランジスタ１２２を検知トランジスタ１２３よりも先にオフすることで、駆動トランジスタ１２１のゲート端Ｇの電圧Ｖｇの変動を抑えることが可能となる。
【０１５７】
なお、閾値キャンセル（Ｖth補正期間）経過後も、検知した駆動トランジスタ１２１の閾値電圧Ｖthを保持容量１２０に補正用電位として保持させる。このように、タイミングｔ５〜ｔ６は、駆動トランジスタ１２１の閾値電圧Ｖthを検出する期間である。ここでは、この検出期間ｔ５〜ｔ６を閾値補正期間と呼んでいる。
【０１５８】
ここでは、閾値補正動作を１回のみ実行する事例で示しているが、このことは必須ではない。たとえば１水平期間を処理サイクルとして、閾値補正動作を複数回に亘って繰り返すようにしてもよい。通常、閾値補正期間は、１水平期間よりも短くなってしまう。したがって、様々な要因で、この短い１回分の閾値補正動作期間では、閾値電圧Ｖthに対応する正確な電圧を保持容量１２０に保持仕切れないケースも起こり得る。この問題を解消するには、閾値補正動作を複数回繰り返すのがよい。ここでは、そのタイミングについては図示を割愛するが、信号電位Ｖinの保持容量１２０へのサンプリング（信号書込み）に先行する複数の水平周期で、閾値補正動作を繰り返し実行することで確実に駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を保持容量１２０に保持させるのである。
【０１５９】
次に、書込駆動パルスWSをアクティブＨにしてサンプリングトランジスタ１２５をオンして、保持容量１２０への画素信号Ｖsig を書き込む（サンプリングするとも称する）（ｔ８〜ｔ１０）。このような映像信号Ｖsig のサンプリングは、書込駆動パルスWSがインアクティブＬに戻るタイミングｔ１０まで行なわれる。すなわちタイミングｔ８〜ｔ１０が信号書込期間（以下サンプリング期間とも称する）と称する。通常、サンプリング期間は、１水平期間（１Ｈ）に設定される。
【０１６０】
このサンプリング期間（ｔ８〜ｔ１０）では、駆動トランジスタ１２１のゲート端Ｇに画素信号Ｖsig の信号電位Ｖinを供給することで、ゲート電圧Ｖｇを信号電位Ｖinに対応する駆動電位とする。信号電位Ｖinに対応する保持容量１２０に書き込まれる情報の大きさの割合を、書込みゲインＧinput と称する。この際、画素信号Ｖsig は駆動トランジスタ１２１の閾値電圧Ｖthに足し込む形で保持される。この結果、駆動トランジスタ１２１の閾値電圧Ｖthの変動は常にキャンセルされる形となるので、閾値補正を行なっていることになる。
【０１６１】
駆動トランジスタ１２１のゲート・ソース間電圧Ｖgs、つまり保持容量１２０に書き込まれる駆動電位は、保持容量１２０（容量値Ｃｓ）と有機機ＥＬ素子１２７の寄生容量Ｃel（容量値Ｃel）とゲート・ソース間の寄生容量（容量値Ｃgs）によって、式（２）のように決定される。基本的に駆動電流Ｉdsは映像信号Ｖsig の信号電位Ｖinによって決まる。換言すると、有機ＥＬ素子１２７は信号電位Ｖinに応じた輝度で発光することになる。
【０１６２】
【数２】
2008233123.tif 000004
【０１６３】
しかし、一般に寄生容量Ｃelは保持容量１２０の容量値Ｃｓおよびゲート・ソース間の寄生容量値Ｃgsに比べて遙かに大きい、つまり、有機ＥＬ素子１２７の寄生容量（等価容量）Ｃelに比べて保持容量１２０は充分に小さい。この結果、映像信号Ｖsig の殆ど大部分が保持容量１２０に書き込まれる。正確には、Ｖofs に対する、Ｖsig の差分“Ｖsig −Ｖofs ”が保持容量１２０に書き込まれる。
【０１６４】
したがって、駆動トランジスタ１２１のゲート・ソース間の電圧Ｖgsは、先に検出保持された閾値電圧Ｖthと今回サンプリングされた“Ｖsig −Ｖofs ”を加えたレベル“Ｖsig −Ｖofs ＋Ｖth”に等しい。このとき、接地電位Ｖofs を画素信号Ｖsig の黒レベル付近に設定しておけば、Ｖofs ＝０Ｖとすることができ、結果的に、ゲート・ソース間電圧Ｖgs（＝駆動電位）は、ほぼ“Ｖsig ＋Ｖth（＝Ｖin＋Ｖth）”と等しいことになる。
【０１６５】
信号書込期間の終了するタイミングｔ１０より前に走査駆動パルスNDS をアクティブＬとし発光制御トランジスタ１２２をオンさせる（ｔ９）。これにより、駆動トランジスタ１２１のドレイン端Ｄが発光制御トランジスタ１２２を介して第１電源電位Ｖc1に接続されるので、画素回路Ｐは非発光期間から発光期間に進む。
【０１６６】
このように、サンプリングトランジスタ１２５がまだオン状態でかつ発光制御トランジスタ１２２がオン状態に入った期間ｔ９〜ｔ１０で、駆動トランジスタ１２１の移動度補正を行なう。書込駆動パルスWSと走査駆動パルスNDS のアクティブ期間のオーバーラップする期間（移動度補正期間と称する）を調整することにより、各画素の駆動トランジスタ１２１の移動度の補正を最適化するのである。すなわち、信号書込期間の後部分と発光期間の先頭部分とが重なる期間ｔ９〜ｔ１０で移動度補正を適切に実行する。
【０１６７】
また、この際、サンプリングトランジスタ１２５をオフさせる側の書込走査線電位の変化特性に傾斜をつけることで、映像信号線１０６HSの電位が高いとき（駆動電流Ｉdsが大きいとき）移動度補正期間が短くなり、映像信号線１０６HSの電位が低いとき（駆動電流Ｉdsが小さいとき）移動度補正期間が長くなるように自動的に調整することで、映像信号電位（映像信号Ｖsig の信号電位Ｖin）に追従して、移動度補正期間を最適な状態に設定できるようにするとよい。こうすることで、画像の輝度や絵柄によらず最適な移動度補正が可能となる。
【０１６８】
なお、この移動度補正を実行する発光期間の先頭では、有機ＥＬ素子１２７は実際には逆バイアス状態にあるので発光することはない。この移動度補正期間９〜ｔ１０では、駆動トランジスタ１２１のゲート端Ｇが映像信号Ｖsig （詳しくは信号電位Ｖin）に対応する電位に固定された状態で、駆動トランジスタ１２１に駆動電流Ｉdsが流れる。
【０１６９】
ここで、“Ｖofs −Ｖth＜ＶthEL”と設定しておくことで、有機ＥＬ素子１２７は逆バイアス状態におかれるため、ダイオード特性ではなく単純な容量特性を示すようになる。よって駆動トランジスタ１２１に流れる駆動電流Ｉdsは保持容量１２０の容量値Ｃｓと有機ＥＬ素子１２７の寄生容量（等価容量）Ｃelの容量値Ｃelの両者を結合した容量“Ｃ＝Ｃｓ＋Ｃel”に書き込まれていく。これにより駆動トランジスタ１２１のソース電位Ｖｓは上昇していく。
【０１７０】
図４のタイミングチャートでは、この上昇分をΔＶで表してある。この上昇分、すなわち移動度補正パラメータである負帰還量ΔＶは結局、保持容量１２０に保持されたゲート・ソース間電圧Ｖgsから差し引かれることになるので、負帰還をかけたことになる。このように、駆動トランジスタ１２１の駆動電流Ｉdsを同じく駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsに負帰還することで、移動度μを補正することが可能である。なお、負帰還量ΔＶは移動度補正期間９〜ｔ１０の時間幅ｔを調整することで最適化可能である。
【０１７１】
本例の場合、映像信号Ｖsig が高いほど駆動電流Ｉdsは大きくなり、ΔＶの絶対値も大きくなる。したがって発光輝度レベルに応じた移動度補正が行なえる。また、移動度が高い駆動トランジスタ１２１と低い駆動トランジスタ１２１を考えた場合、映像信号Ｖsig を一定とすると、駆動トランジスタ１２１の移動度μが大きいほどΔＶの絶対値も大きくなる。
【０１７２】
換言すると、移動度補正期間に移動度が高い駆動トランジスタ１２１は低い駆動トランジスタ１２１に対してソース電位が大きく上昇する。また、ソース電位が大きく上昇するほどゲートとソース間の電位差が小さくなり電流が流れ難くなるように負帰還が掛かる。移動度μが大きいほど負帰還量ΔＶが大きくなるので、画素ごとの移動度μのばらつきを取り除くことが可能である。移動度の違う駆動トランジスタ１２１であっても、同じ駆動電流Ｉdsを有機ＥＬ素子１２７に流すことができる。移動度補正期間を調整することで、その負帰還量ΔＶの大きさを最適な状態に設定できる。
【０１７３】
次に、書込走査部１０４は、書込駆動パルスWSをインアクティブＬに切り替える（ｔ１０）。これにより、サンプリングトランジスタ１２５が非導通（オフ）状態となり発光期間に進む。この後、次のフレーム（もしくはフィールド）に移って、再び、閾値補正準備動作、閾値補正動作、移動度補正動作、および発光動作が繰り返される。
【０１７４】
この結果、駆動トランジスタ１２１のゲート端Ｇは映像信号線１０６HSから切り離される。駆動トランジスタ１２１のゲート端Ｇへの信号電位Ｖinの印加が解除されるので、駆動トランジスタ１２１のゲート電位Ｖｇは上昇可能となる。
【０１７５】
このとき、駆動トランジスタ１２１に流れる駆動電流Ｉdsは有機ＥＬ素子１２７に流れ、有機ＥＬ素子１２７のアノード電位は駆動電流Ｉdsに応じて上昇する。この上昇分をＶelとする。このとき、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは保持容量１２０による効果によって一定であるので、駆動トランジスタ１２１は、一定電流（駆動電流Ｉds）を有機ＥＬ素子１２７に流す。その結果、電圧降下が生じ、有機ＥＬ素子１２７のアノード端Ａの電位Ｖel（＝ノードＮＤ１２１の電位）は、有機ＥＬ素子１２７に駆動電流Ｉdsという電流が流れ得る電圧まで上昇する。その間、保持容量１２０に保持されたゲート・ソース間電圧Ｖgsは“Ｖsig ＋Ｖth−ΔＶ（＝Ｖin＋Ｖth−ΔＶ）”の値を維持する。
【０１７６】
やがて、ソース電位Ｖｓの上昇に伴い、有機ＥＬ素子１２７の逆バイアス状態は解消されるので、駆動電流Ｉdsの流入により有機ＥＬ素子１２７は実際に発光を開始する。このときの有機ＥＬ素子１２７のアノード電位の上昇（Ｖel）は、駆動トランジスタ１２１のソース電位Ｖｓの上昇に他ならず、駆動トランジスタ１２１のソース電位Ｖｓは、“−Ｖth＋ΔＶ＋Ｖel”となる。
【０１７７】
発光時の駆動電流Ｉds対ゲート電圧Ｖgsの関係は、先のトランジスタ特性を表わした式（１）のＶgsに“Ｖsig ＋Ｖth−ΔＶ（＝Ｖin＋Ｖth−ΔＶ）”を代入することで、式（３）のように表わすことができる。
【０１７８】
【数３】
2008233123.tif 000005
【０１７９】
式（３）において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃoxである。この式（３）から、閾値電圧Ｖthの項がキャンセルされており、有機ＥＬ素子１２７に供給される駆動電流Ｉdsは駆動トランジスタ１２１の閾値電圧Ｖthに依存しないことが分かる。基本的に駆動電流Ｉdsは映像信号の信号電圧Ｖsig によって決まる。換言すると、有機ＥＬ素子１２７は映像信号Ｖsig に応じた輝度で発光することになる。
【０１８０】
その際、信号電位Ｖinは帰還量ΔＶで補正されている。この補正量ΔＶはちょうど式（３）の係数部に位置する移動度μの効果を打ち消すように働く。なお、詳細は説明を割愛するが、式（３）に示す移動度補正項を数値解析することで、移動度補正時間に対する駆動電流Ｉdsは式（４）のように表すことができる。
【０１８１】
【数４】
2008233123.tif 000006
【０１８２】
したがって、駆動電流Ｉdsは実質的に信号電位Ｖinのみに依存することになる。駆動電流Ｉdsは閾値電圧Ｖthに依存しないので、閾値電圧Ｖthが製造プロセスにより変動しても、ドレイン・ソース間の駆動電流Ｉdsは変動せず、有機ＥＬ素子１２７の発光輝度も変動しない。
【０１８３】
また、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量１２０による効果により、発光期間の最初でブートストラップ動作が行なわれ、駆動トランジスタ１２１のゲート・ソース間電圧“Ｖgs＝Ｖin−ΔＶ＋Ｖth”を一定に維持したまま、駆動トランジスタ１２１のゲート電位Ｖｇおよびソース電位Ｖｓが上昇する。駆動トランジスタ１２１のソース電位Ｖｓが“−Ｖth＋ΔＶ＋Ｖel”となることで、ゲート電位Ｖｇは“Ｖin＋Ｖel”となる。
【０１８４】
ここで、有機ＥＬ素子１２７は、発光時間が長くなるとそのＩ−Ｖ特性が変化してしまう。そのため、ノードＮＤ１２１の電位も変化する。しかしながら、保持容量１２０による効果のため、ノードＮＤ１２１の電位上昇に連動して、ノードＮＤ１２２の電位も上昇するので、駆動トランジスタ１２１のゲート・ソース間電位ＶgsはノードＮＤ１２１の電位上昇に拘らず、常にほぼ“Ｖsig ＋Ｖth−ΔＶ”に維持されるので、有機ＥＬ素子１２７に流れる電流は変化しない。よって、有機ＥＬ素子１２７のＩ−Ｖ特性が劣化しても一定電流Ｉdsが常に流れ続けるため、有機ＥＬ素子１２７は画素信号Ｖsig に応じた輝度で発光を続けることになり、輝度が変化することはない。
【０１８５】
この後、次のフィールドのタイミングｔ１に至ると、走査駆動パルスNDS がインアクティブＨとなって発光制御トランジスタ１２２がオフし、発光が終了するとともに当該フィールドが終わる。この後、前述と同様にして、次のフィールドの動作に移って、再び閾値電圧補正動作、移動度補正動作、および発光動作が繰り返されることになる。
【０１８６】
このように、本実施形態の画素回路Ｐでは、ブートストラップ回路１３０が、電気光学素子の一例である有機ＥＬ素子１２７の電流−電圧特性の変化を補正して駆動電流を一定に維持する駆動信号一定化回路として機能するようになっているのである。
【０１８７】
また、本実施形態の画素回路Ｐでは、閾値＆移動度補正回路１４０を設けており、閾値補正期間における検知トランジスタ１２３，１２４の作用により、駆動トランジスタ１２１の閾値電圧Ｖthをキャンセルし、当該閾値電圧Ｖthのばらつきの影響を受けない一定電流Ｉdsを流すことができるため、入力画素信号に対応する安定した階調で表示でき、高画質の画像を得ることができる。
【０１８８】
加えて、サンプリングトランジスタ１２５による映像信号Ｖsig の書込み動作と連動した発光制御トランジスタ１２２による移動度補正期間における作用により、駆動トランジスタ１２１のキャリア移動度μを反映させたゲート・ソース間電位Ｖgsとして、当該キャリア移動度μのばらつきの影響を受けない一定電流Ｉdsを流すことができるため、入力画素信号に対応する安定した階調で表示でき、高画質の画像を得ることができる。
【０１８９】
つまり、閾値＆移動度補正回路１４０が、駆動トランジスタ１２１の特性ばらつき（本例では閾値電圧Ｖthおよびキャリア移動度μのばらつき）による駆動電流Ｉdsに与える影響を防ぐために、閾値電圧Ｖthおよびキャリア移動度μによる影響を補正して駆動電流を一定に維持する駆動信号一定化回路として機能するようになっているのである。
【０１９０】
本実施形態において示したブートストラップ回路１３０や閾値＆移動度補正回路１４０の回路構成は、駆動トランジスタ１２１としてｎチャネル型を用いて有機ＥＬ素子１２７を駆動するための駆動信号を一定に維持する駆動信号一定化回路の一例に過ぎず、有機ＥＬ素子１２７の経時劣化やｎチャネル型の駆動トランジスタ１２１の特性変動（たとえば閾値電圧や移動度などのばらつきや変動）による駆動電流Ｉdsに与える影響を防ぐための駆動信号一定化回路としては、その他の公知の様々な回路を適用することができる。
【０１９１】
ここで、本実施形態の駆動タイミングでは、閾値＆移動度補正走査部１１４が供給する閾値＆移動度補正パルスAZ１と駆動走査部１０５が供給する走査駆動パルスNDS のそれぞれに基づく検知トランジスタ１２３と発光制御トランジスタ１２２がともにオンするオーバーラップ期間で閾値補正期間が決まり、事実上、発光制御トランジスタ１２２がオンしている期間そのもので閾値補正期間が決定される。一方、書込走査部１０４が供給する書込駆動パルスWSと駆動走査部１０５が供給する走査駆動パルスNDS のそれぞれに基づくサンプリングトランジスタ１２５と発光制御トランジスタ１２２がともにオンするオーバーラップ期間で移動度補正期間が決まり、発光制御トランジスタ１２２がオンしてからサンプリングトランジスタ１２５がオフするまでの期間で移動度補正期間が決定されるので、事実上、書込駆動パルスWSと走査駆動パルスNDS の位相差が移動度補正期間を決定することになる。
【０１９２】
このため、たとえ画素回路Ｐ内の検知トランジスタ１２３やサンプリングトランジスタ１２５や発光制御トランジスタ１２２に特性ばらつきが無くまた閾値＆移動度補正走査線１１４AZや書込走査線１０４WSや駆動走査線１０５DSの配線抵抗や配線容量の距離依存の影響を無視できたとしても（以下「前提条件」と称する）、書込走査部１０４や駆動走査部１０５や閾値＆移動度補正走査部１１４の最終段に設けられる出力回路（一般的に出バッファと称される）の特性に起因する波形特性の相違が閾値補正期間や移動度補正期間に影響を与えてしまう可能性がある。
【０１９３】
特に、前述の駆動タイミングでは、閾値補正期間に比べると移動度補正期間は短く、閾値補正期間は検知トランジスタ１２３のオン期間に多少のばらつきがあっても問題は少ないが、移動度補正期間はばらつきの影響が大きく、書込駆動パルスWSと走査駆動パルスNDS の位相差にばらつきが生じないように管理することが重要となる。
【０１９４】
書込駆動パルスWSと走査駆動パルスNDS の位相差のばらつきは、サンプリングトランジスタ１２５および発光制御トランジスタ１２２がともに垂直走査系のスイッチングトランジスタであることから、前述の前提条件では行単位で生じ、横筋ノイズとなって視認される難点が懸念される。以下、この問題点とその改善手法について詳しく説明する。
【０１９５】
＜垂直走査系の出力回路：第１例＞
図５は、書込走査部１０４と駆動走査部１０５の出力回路の第１例を説明する図である。図示のように、書込走査部１０４および駆動走査部１０５はともに、各行の書込走査線１０４WSや駆動走査線１０５DSをＨレベルとＬレベルで切り替えて１行分の全サンプリングトランジスタ１２５もしくは全発光制御トランジスタ１２２の各ゲート端Ｇを一斉に制御するようになっている。このため、書込走査線１０４WSや駆動走査線１０５DSと接続される部分には、十分な駆動能力を持つ出力回路４００，５００を備える。図では、１行分の出力回路４００，５００のみを示しているが、各行の書込走査線１０４WSや駆動走査線１０５DSごとに出力回路４００，５００が設けられる。書込走査部１０４や駆動走査部１０５は、画素アレイ部１０２の外縁（いわゆる額縁部分）に設けられ、また図示を割愛するが、表示パネル部１００の外部に設けられた出力インピーダンスが十分に小さな電源回路から第１電位Ｖcc_Hと第２電位Ｖss_L（Ｖcc_H＞Ｖss_L）とが供給されるようになっている。
【０１９６】
第１例の出力回路４００，５００は、同様の構成をしているので、以下代表して出力回路４００にて説明する。書込走査部１０４側の出力回路４００は、一例として、ｐチャネル型のトランジスタ（ｐ型トランジスタ）４０２と、ｎチャネル型のトランジスタ（ｎ型トランジスタ）４０４とを、第１電位Ｖcc_H用の供給端４００Ｈと第２電位Ｖss_L用の供給端４００Ｌとの間に直列に配置した構成となっている。ｐ型トランジスタ４０２のソース端Ｓは第１電位Ｖcc_H用の供給端４００Ｈに接続され、ｎ型トランジスタ４０４のソース端Ｓは第２電位Ｖss_L用の供給端４００Ｌに接続されている。ｐ型トランジスタ４０２とｎ型トランジスタ４０４の各ドレイン端Ｄを共通に接続し、その接続点を書込走査線１０４WSに接続している。全体としては、ＣＭＯＳインバータを構成している。
【０１９７】
ｐ型トランジスタ４０２とｎ型トランジスタ４０４の各ゲート端Ｇを共通に接続し、その接続点にアクティブＬの書込駆動パルスNWS を供給する。書込駆動パルスNWS がアクティブＬのときにはｎ型トランジスタ４０４がオフするとともにｐ型トランジスタ４０２がオンするので第１電位Ｖcc_Hが書込走査線１０４WSに供給される一方、書込駆動パルスNWS がインアクティブＨのときにはｐ型トランジスタ４０２がオフするとともにｎ型トランジスタ４０４がオンするので第２電位Ｖss_Lが書込走査線１０４WSに供給される。一方、駆動走査部１０５側の出力回路５００においては、ｐ型トランジスタ５０２とｎ型トランジスタ５０４の各ゲート端Ｇを共通に接続し、その接続点にアクティブＨの走査駆動パルスDSを供給する。走査駆動パルスDSがインアクティブＬのときにはｎ型トランジスタ４０４がオフするとともにｐ型トランジスタ５０２がオンするので第１電位Ｖcc_Hが駆動走査線１０５DSに供給される一方、走査駆動パルスDSがアクティブＨのときにはｐ型トランジスタ５０２がオフするとともにｎ型トランジスタ５０４がオンするので第２電位Ｖss_Lが駆動走査線１０５DSに供給される。これらの動作から分かるように出力回路４００，５００はインバータ型のバッファとして機能している。
【０１９８】
＜移動度補正期間と出力回路のトランジスタの特性ばらつきの影響＞
図６〜図１０は、移動度補正期間近傍の書込駆動パルスWSと走査駆動パルスNDS の波形鈍りの一例と、波形鈍りのばらつきが移動度補正期間に与える影響を説明する図である。図６は、移動度補正期間近傍の補正用パルス（書込駆動パルスWSと走査駆動パルスNDS ）の波形鈍りの第１例を示す図である。図７は、移動度補正期間と画素電流（駆動電流Ｉds）との関係を示す特性図である。図８は、波形鈍りのばらつきに起因する移動度補正期間ばらつきによる輝度ムラの一例を示す図である。図９は、移動度補正期間近傍の補正用パルス（書込駆動パルスWS）の波形鈍りの第２例を示す図である。図１０は、ＥＬＡ照射時の各回の照射強度ばらつきの一例を示す図である。
【０１９９】
図４で説明したように、本実施形態の画素回路Ｐとその駆動タイミングでは、移動度補正動作をサンプリング期間の後半部で実行する。図４に示した駆動タイミングでは、発光制御トランジスタ１２２がオンして映像信号Ｖsig に応じた電圧情報を保持容量１２０に書き込んでいる過程で発光制御トランジスタ１２２をオンさせ、その後にサンプリングトランジスタ１２５がオフするまでの期間で移動度補正期間が決定されるので、事実上、書込駆動パルスWSと走査駆動パルスNDS の位相差が移動度補正期間を決定することになる。
【０２００】
書込駆動パルスWS用の書込走査線１０４WSや走査駆動パルスNDS 用の駆動走査線１０５DSはモリブデンＭｏなど抵抗値の高いものが使用され、また、オーバーラップ寄生容量が大きいために、これらのパルスは図６に示すように鈍ってしまう。このパルスの波形鈍りは、各走査部１０４，１０５最終段に設けられる出力回路４００，５００のバッファ特性に強く依存する。出力回路４００，５００を構成する各トランジスタ４０２，４０４，５０２，５０４（纏めてバッファトランジスタと称する）の特性がばらつくと、パルスの波形特性もばらつき、その影響で、移動度補正期間にもばらつきが生じる。たとえば、図７に移動度補正時間と画素電流値の関係を示すが、同図から分かるように、移動度補正がばらつくことで、画素電流に差異が生じ、輝度ばらつきが行ごとに生じる。移動度補正時間は、長ければ画素電流が少なく暗くなる一方、短ければ画素電流が多く明るくなる。
【０２０１】
たとえば、図６に示す書込駆動パルスWSと走査駆動パルスNDS との関係においては、走査駆動パルスNDS の立下りが最も急峻でかつ書込駆動パルスWSの立下りが最も緩やかなときが移動度補正時間が最長となり、走査駆動パルスNDS の立下りが最も緩やかでかつ書込駆動パルスWSの立下りが最も急峻なときが移動度補正時間が最短となる。発光輝度の面では前者がワーストケースとなる。
【０２０２】
このようなワーストケースのライン（水平行）では、たとえば図８に示すように、周りより暗い段となり、それが筋状ノイズとなってしまい、歩留まりが低下してしまう。パネルの輝度を高いものが求められており、そのためには短い移動度補正期間が必要である。補正時間が短くなると、この補正期間ばらつき起因のスジがより顕著になってしまう。
【０２０３】
また、図９に示すように、サンプリングトランジスタ１２５をオフさせる側の書込走査線電位の変化特性に傾斜をつけることで、映像信号電位（映像信号Ｖsig の信号電位Ｖin）に移動度補正期間が自動追従するようにする場合も同様であり、出力回路４００，５００を構成するバッファトランジスタの特性がばらつくと、書込走査線電位の変化特性もばらつき、その影響で、移動度補正期間にもばらつきが生じる。
【０２０４】
閾値補正は、その補正期間が移動度補正期間に比べると長く、しかも複数回で閾値補正を実行することもできるので、閾値補正期間のばらつき管理は比較的緩くても差し支えないのに対して、移動度補正は、その補正期間が閾値補正期間に比べると遙かに短く、そのばらつきが輝度変化として現れるので、その移動度補正期間のばらつき管理を厳重にする必要がある。
【０２０５】
ここで、バッファトランジスタの特性ばらつきの原因となるのが、エキシマレーザアニール（ＥＬＡ：Excimer Laser Annealing ）処理時の出力強度ばらつきである。すなわち、アクティブマトリクス型有機ＥＬパネルでは、ポリシリコン（ｐｏｌｙ−Ｓｉ）基板を使用し低温プロセスを用い、ＴＦＴなどの駆動回路をガラス基板上に集積している。ポリシリコン基板は、エキシマレーザ（波長３０８ｎｍ）の高出力パルスを照射し、アモルファスシリコン膜を溶融、冷却、固化させることにより形成する。この方法をエキシマレーザアニールと呼び、大面積に亘って良質なポリシリコンが低温で得られる。
【０２０６】
ＥＬＡ工程では、画素アレイ部１０２やその外縁部の垂直駆動部１０３や水平駆動部１０６を搭載する表示パネル部１００が形成されるポリシリコン基板上を所定の照射幅を有するエキシマレーザで所定の照射ピッチ（たとえば数１０μｍ単位）で一方向にスキャンしていく。
【０２０７】
ところが、図１０に示すように、一般的に、ＥＬＡ出力は照射ごとにばらついてしまい、スキャン進行方向に照射強度がばらつき、画素アレイ部１０２内の画素回路ＰのＴＦＴだけでなく、出力回路４００，５００のバッファトランジスタもＥＬＡの照射強度ばらつきの影響を受け易い（詳細は後述する）。これは、エキシマレーザの出力のばらつきにより、生成される結晶粒径の大きさがばらつくためである。
【０２０８】
半導体基板上で照射ピッチ単位でＥＬＡ照射強度にばらつきがあると、スキャン進行方向に並ぶバッファトランジスタごとに特性差が生じてしまい、その特性差の影響で、移動度補正期間にもスキャン進行方向にばらつきが生じ筋状ノイズとして視認され易いという不利益がある。
【０２０９】
つまり、バッファトランジスタの特性ばらつきに起因する移動度補正期間のばらつきは輝度ムラとして現れる。特に、低温ポリシリコンにおいては、線状のレーザ（ライン光）を半導体基板に照射しつつそのレーザの長手方向と直交する方向へ走査して結晶化させるエキシマレーザアニール処理を行なうので、そのアニール処理時の走査ムラ（照射幅や走査ピッチや走査速度や照射強度などの変動）の影響を受け、光源として使用されるレーザ光の特質（線状であること）が表示パネル部１００の各画素回路Ｐの特性ばらつきだけでなく画素アレイ部１０２の外縁に設けられる走査部１０３，１０６の特性ばらつきにも現れる。
【０２１０】
具体的には、ある走査時点（走査位置）では、線状に概ね一定かつ均等の照射強度で半導体基板を照射するので、各走査部１０３，１０６を構成するバッファトランジスタの特性が、レーザ光（ライン光）の長手方向に沿っては概ね均等になるのに対して、アニール処理時の走査方向には、ばらつきを持ってしまう。その結果、表示画面上では、アニール処理時の走査方向と一定の関係を持って線状に輝度ムラが発生し、視覚的には、筋状ノイズとして観察されてしまう。図１Ａに示したように、カラー画像表示対応をとると、行ごとの不要な色付き（筋状カラーノイズ）が視認されるという不利益が生じる。
【０２１１】
線状のレーザ光で半導体基板を走査してアニール処理を行なうので、バッファトランジスタの特性ばらつきが本質的に線状相関性を持って現れ易い特徴があり、各バッファトランジスタの特性ばらつきのレベルが小さくても、それが筋状ノイズとなって画像に現れ、視覚的にも感知され易い傾向がある。
【０２１２】
トランジスタの特性ばらつきのレベルが同じであっても、それが線状に蓄積し筋模様として認識される場合と、不規則に分布している場合では、人間の感じ方は大きく異なり、不規則に分布している場合の方がずっと自然に受け入れることができる。これは、幾何学的なパターン認識ができる場合は、どうしてもそこに意識が集中してしまうという人間の認知心理学的な特性によるものである。
【０２１３】
このような問題を解消するには、線状のレーザ光の照射幅や走査ピッチや走査速度や照射強度などのアニール処理時のばらつき要因を極力小さくすることが先ず第１の手法として考えられる。しかしながら、当然に、その対処には限度がある。
【０２１４】
そこで、本実施形態では、表示画面上において筋状に現れる輝度ムラの要因が、線状のレーザ光を走査するアニール処理にある点に着目し、アニール処理時の照射幅および走査ピッチを考慮した半導体回路形成時のバッファトランジスタのレイアウト構成（パターン設計）を工夫する。回路的には事実上従来と同一であるが製造面から対策を講じるのである。
【０２１５】
具体的には、アニール処理時の走査方向において、バッファトランジスタのサイズ（特にチャネル幅）を画素ピッチと略同一のサイズにする。なお、バッファトランジスタのサイズは、事実上、チャネルサイズが意味を持つので、電極配線などのチャネルとして使用し得ない領域を除く有効なチャネル幅のサイズが画素ピッチと概ね同一のサイズとなるようにする。以下、このような関係を、バッファトランジスタのチャネル幅をアニール処理時の走査方向の画素ピッチと同等サイズにすると称する。つまり、１ライン分の全スイッチトランジスタを駆動するバッファトランジスタが画素ピッチとの関係において最大限に配置されるようにチャネル幅の側面から工夫することで、アニール処理時のばらつき要因が表示画面に与える影響を緩和する。以下、半導体回路形成時のパターン設計および製造プロセスの側面について具体的に説明する。
【０２１６】
＜動作期間の決定条件＞
図１１Ａおよび図１１Ｂは、動作期間を決定する条件を纏めた図である。ここで、図１１Ａに示す第１例は、動作の開始タイミングと終了タイミングとが、２種類の駆動パルスのオン／オフタイミングで決定される場合であり、図１１Ｂに示す第２例は、動作の開始タイミングと終了タイミングとが、１つの駆動パルスのオン／オフタイミングで決定される場合である。
【０２１７】
先にも説明したが、各種の動作を実現するに当たっては、画素回路の構成や駆動タイミングとして様々な仕組みが考えられる。たとえば、ある動作の開始タイミングと終了タイミングとが、２種類の駆動パルスのオン／オフタイミングで決定される場合がある。具体例としては、図２に示した閾値補正動作や移動度補正動作を実現可能な５ＴＲ構成の画素回路Ｐを駆動する場合のように、２つのトランジスタを制御する各駆動パルスのオン期間同士もしくはオフ期間同士あるいはオン期間とオフ期間の各重なり期間で決定される場合がある。
【０２１８】
このとき、ｐ型トランジスタをオンさせるにはアクティブＬの駆動パルスを制御入力端であるゲート端Ｇに供給し、ｎ型トランジスタをオンさせるにはアクティブＨの駆動パルスを制御入力端であるゲート端Ｇに供給することになる。出力回路がｐ型トランジスタ（高電圧側に配置）とｎ型トランジスタ（低電圧側に配置）とを縦続接続してインバータ型のバッファとして構成されているときには、出力回路のｎ型トランジスタをオンさせてアクティブＬにすることでｐ型トランジスタをオンさせるし、出力回路のｐ型トランジスタをオンさせてアクティブＨにすることでｎ型トランジスタをオンさせる。
【０２１９】
具体的には、第２トランジスタ（図の下側）が動作期間の開始タイミングを規定し、第１トランジスタ（図の上側）が動作期間の終了タイミングを規定するものとする場合、以下の１６通りのタイミングパターンを採り得る。たとえば、図１１Ａ（Ａ）の各図に示すように、双方がともにオンしている期間が動作期間となる場合がある。図１１Ａ（Ａ１）は、第１トランジスタ（図の上側）がｎ型トランジスタであり第２トランジスタ（図の下側）もｎ型トランジスタの場合であり、第１トランジスタ用の駆動パルス（図の上側）と第２トランジスタ用の駆動パルス（図の下側）がともにＨレベルのときが動作期間となる。図１１Ａ（Ａ２）は、第１トランジスタ（図の上側）がｎ型トランジスタであり第２トランジスタ（図の下側）がｐ型トランジスタの場合であり、第１トランジスタ用の駆動パルス（図の上側）がＨレベルでかつ第２トランジスタ用の駆動パルス（図の下側）がＬレベルのときが動作期間となる。
【０２２０】
図１１Ａ（Ａ３）は、第１トランジスタ（図の上側）がｐ型トランジスタであり第２トランジスタ（図の下側）がｎ型トランジスタの場合であり、第１トランジスタ用の駆動パルス（図の上側）がＬレベルでかつ第２トランジスタ用の駆動パルス（図の下側）がＨレベルのときが動作期間となる。図１１Ａ（Ａ４）は、第１トランジスタ（図の上側）がｐ型トランジスタであり第２トランジスタ（図の下側）もｐ型トランジスタの場合であり、第１トランジスタ用の駆動パルス（図の上側）と第２トランジスタ用の駆動パルス（図の下側）がともにＬレベルのときが動作期間となる。
【０２２１】
図１１Ａ（Ｂ）の各図に示すように、第１トランジスタ（図の上側）がオンしている期間でかつ第２トランジスタ（図の下側）がオフしている期間が動作期間となる場合がある。図１１Ａ（Ｂ１）は、第１トランジスタ（図の上側）がｎ型トランジスタであり第２トランジスタ（図の下側）もｎ型トランジスタの場合であり、第１トランジスタ用の駆動パルス（図の上側）がＨレベルでかつ第２トランジスタ用の駆動パルス（図の下側）がＬレベルのときが動作期間となる。図１１Ａ（Ｂ２）は、第１トランジスタ（図の上側）がｎ型トランジスタであり第２トランジスタ（図の下側）がｐ型トランジスタの場合であり、第１トランジスタ用の駆動パルス（図の上側）と第２トランジスタ用の駆動パルス（図の下側）がともにＨレベルのときが動作期間となる。
【０２２２】
図１１Ａ（Ｂ３）は、第１トランジスタ（図の上側）がｐ型トランジスタであり第２トランジスタ（図の下側）がｎ型トランジスタの場合であり、第１トランジスタ用の駆動パルス（図の上側）と第２トランジスタ用の駆動パルス（図の下側）がともにＬレベルのときが動作期間となる。図１１Ａ（Ｂ４）は、第１トランジスタ（図の上側）がｐ型トランジスタであり第２トランジスタ（図の下側）もｐ型トランジスタの場合であり、第１トランジスタ用の駆動パルス（図の上側）がＬレベルでかつ第２トランジスタ用の駆動パルス（図の下側）がＨレベルのときが動作期間となる。
【０２２３】
図１１Ａ（Ｃ）の各図に示すように、第１トランジスタ（図の上側）がオフしている期間でかつ第２トランジスタ（図の下側）がオンしている期間が動作期間となる場合がある。図１１Ａ（Ｃ１）は、第１トランジスタ（図の上側）がｎ型トランジスタであり第２トランジスタ（図の下側）もｎ型トランジスタの場合であり、第１トランジスタ用の駆動パルス（図の上側）がＬレベルでかつ第２トランジスタ用の駆動パルス（図の下側）がＨレベルのときが動作期間となる。図１１Ａ（Ｃ２）は、第１トランジスタ（図の上側）がｎ型トランジスタであり第２トランジスタ（図の下側）がｐ型トランジスタの場合であり、第１トランジスタ用の駆動パルス（図の上側）と第２トランジスタ用の駆動パルス（図の下側）がともにＬレベルのときが動作期間となる。
【０２２４】
図１１Ａ（Ｃ３）は、第１トランジスタ（図の上側）がｐ型トランジスタであり第２トランジスタ（図の下側）がｎ型トランジスタの場合であり、第１トランジスタ用の駆動パルス（図の上側）と第２トランジスタ用の駆動パルス（図の下側）がともにＨレベルのときが動作期間となる。図１１Ａ（Ｂ４）は、第１トランジスタ（図の上側）がｐ型トランジスタであり第２トランジスタ（図の下側）もｐ型トランジスタの場合であり、第１トランジスタ用の駆動パルス（図の上側）がＨレベルでかつ第２トランジスタ用の駆動パルス（図の下側）がＬレベルのときが動作期間となる。
【０２２５】
図１１Ａ（Ｄ）の各図に示すように、双方がともにオフしている期間が動作期間となる場合がある。図１１Ａ（Ｄ１）は、第１トランジスタ（図の上側）がｎ型トランジスタであり第２トランジスタ（図の下側）もｎ型トランジスタの場合であり、第１トランジスタ用の駆動パルス（図の上側）と第２トランジスタ用の駆動パルス（図の下側）がともにＬレベルのときが動作期間となる。図１１Ａ（Ｄ２）は、第１トランジスタ（図の上側）がｎ型トランジスタであり第２トランジスタ（図の下側）がｐ型トランジスタの場合であり、第１トランジスタ用の駆動パルス（図の上側）がＬレベルでかつ第２トランジスタ用の駆動パルス（図の下側）がＨレベルのときが動作期間となる。
【０２２６】
図１１Ａ（Ｄ３）は、第１トランジスタ（図の上側）がｐ型トランジスタであり第２トランジスタ（図の下側）がｎ型トランジスタの場合であり、第１トランジスタ用の駆動パルス（図の上側）がＨレベルでかつ第２トランジスタ用の駆動パルス（図の下側）がＬレベルのときが動作期間となる。図１１Ａ（Ｄ４）は、第１トランジスタ（図の上側）がｐ型トランジスタであり第２トランジスタ（図の下側）もｐ型トランジスタの場合であり、第１トランジスタ用の駆動パルス（図の上側）と第２トランジスタ用の駆動パルス（図の下側）がともにＨレベルのときが動作期間となる。
【０２２７】
また、１つのトランジスタのオン期間もしくはオフ期間のみで動作期間が決定される場合もある。このときにも、ｐ型トランジスタをオンさせるにはアクティブＬの駆動パルスを制御入力端であるゲート端Ｇに供給し、ｎ型トランジスタをオンさせるにはアクティブＨの駆動パルスを制御入力端であるゲート端Ｇに供給することになる。出力回路がｐ型トランジスタ（高電圧側に配置）とｎ型トランジスタ（低電圧側に配置）とを縦続接続してインバータ型のバッファとして構成されているときには、出力回路のｎ型トランジスタをオンさせてアクティブＬにすることでｐ型トランジスタをオンさせるし、出力回路のｐ型トランジスタをオンさせてアクティブＨにすることでｎ型トランジスタをオンさせる。
【０２２８】
この場合、以下の４通りのタイミングパターンを採り得る。たとえば、図１１Ｂ（Ａ）の各図に示すように、１つのトランジスタがオンしている期間が動作期間となる場合がある。図１１Ｂ（Ａ１）は、ｎ型トランジスタの場合であり、そのｎ型トランジスタ用の駆動パルスがＨレベルのときが動作期間となる。図１１Ｂ（Ａ２）は、ｐ型トランジスタの場合であり、そのｐ型トランジスタ用の駆動パルスがＬレベルのときが動作期間となる。図１１Ｂ（Ｂ）の各図は、１つのトランジスタがオフしている期間が動作期間となる場合である。図１１Ｂ（Ｂ１）は、ｎ型トランジスタの場合であり、そのトランジスタ用の駆動パルスがＬレベルのときが動作期間となる。図１１Ｂ（Ｂ２）は、ｐ型トランジスタの場合であり、そのｐ型トランジスタ用の駆動パルスがＨレベルのときが動作期間となる。
【０２２９】
＜改善手法：第１基本例＞
図１２は、アニール処理時のばらつき要因に起因する表示画面上における輝度ばらつきを緩和し得るようにした本実施形態の駆動回路配置（レイアウト）に対する比較例を示す図である。図１３Ａは、本実施形態の駆動回路配置（レイアウト）の第１基本例を示す図である。何れも、たとえば、図８のＡ部分の書込走査部１０４および駆動走査部１０５と画素回路Ｐとの接続部分に着目した図である。後述する他の基本例や各実施形態においても同様である。
【０２３０】
動作期間が１つのトランジスタのみで決定されるか２つのトランジスタで決定されるかを問わず、駆動パルスをＬレベルからＨレベルへあるいはＨレベルからＬレベルへ切り替える際の遷移特性のばらつきが動作期間に影響を与えることになる。前述のように、その遷移特性は、出力回路の最終段のバッファトランジスタの特性ばらつきの影響を受ける。
【０２３１】
たとえば、図１２（Ａ）に示す比較例では、同一行（同一段）のアクティブＨの第１駆動パルスP1（もしくはアクティブＬのNP1 ）用の第１バッファトランジスタTR１とアクティブＨの第２駆動パルスP2（もしくはアクティブＬのNP2 ）用の第２バッファトランジスタTR２が、ＥＬＡ照射長軸方向に一列（同列）にはレイアウトされていない。
【０２３２】
図１２（Ｂ）は、図１２（Ａ）の詳細構成例を示している。各バッファトランジスタTR１,TR２は、高電圧側に配置されるｐ型トランジスタ６００Ｐと低電圧側に配置されるｎ型トランジスタ６００Ｎとが縦続接続されてインバータ型のバッファとして構成されている。各バッファトランジスタTR１,TR２を構成するｐ型トランジスタ６００Ｐおよびｎ型トランジスタ６００Ｎを纏めてバッファトランジスタ６００と称する。
【０２３３】
ｐ型トランジスタ６００Ｐは、図示を割愛したｎ型基板上に一方向に延びた複数本（本例では４本）のゲート電極６１４GPが相互に並行に設けられており、ｎ型基板の表面におけるゲート電極６１４GNの直下域がチャネル領域６１６Ｐになっている。そして、ｎ型基板の表面におけるチャネル領域６１６Ｐ間の領域が、ソース領域６１８Ｐまたはドレイン領域６２０Ｐとなっており、ソース領域６１８Ｐとドレイン領域６２０Ｐとは交互に配列されている。これにより、複数のｐ型トランジスタ６００Ｐ_@（＠は１，…，４：それぞれを分割ｐ型トランジスタとも称する）が形成され、相互に隣接するｐ型トランジスタ６００Ｐ_1，…，_k間でソース領域６１８Ｐまたはドレイン領域６２０Ｐが共通化されている。ソース領域６１８Ｐおよびドレイン領域６２０Ｐの表面には、複数のコンタクト６２２SP，６２２DPがゲート電極６１４GPの長手方向に沿って一列に配列されており、ソース領域６１８Ｐの各コンタクト６２２SPは第１電位Ｖcc_H用の電極６２４Ｈに共通に接続されている。
【０２３４】
ｎ型トランジスタ６００Ｎにおいても同様の構造をなしており、図示を割愛したｐ型基板上に一方向に延びた複数本（本例では４本）のゲート電極６１４GNが相互に並行に設けられており、ｐ型基板の表面におけるゲート電極６１４GPの直下域がチャネル領域６１６Ｎになっている。そして、ｐ型基板の表面におけるチャネル領域６１６Ｎ間の領域が、ソース領域６１８Ｎまたはドレイン領域６２０Ｎとなっており、ソース領域６１８Ｎとドレイン領域６２０Ｎとは交互に配列されている。これにより、複数のｎ型トランジスタ６００Ｎ_@（＠は１，…，４：それぞれを分割ｎ型トランジスタとも称する）が形成され、相互に隣接するｎ型トランジスタ６００Ｎ_1，…，_k間でソース領域６１８Ｎまたはドレイン領域６２０Ｎが共通化されている。ソース領域６１８Ｎおよびドレイン領域６２０Ｎの表面には、複数のコンタクト６２２SN，６２２DNがゲート電極６１４GNの長手方向に沿って一列に配列されており、ソース領域６１８Ｎの各コンタクト６２２SNは第２電位Ｖss_L用の電極６２４Ｌに共通に接続されている。
【０２３５】
ｐ型トランジスタ６００Ｐおよびｎ型トランジスタ６００Ｎの各ゲート電極６１４GP，６１４GNは共通にゲート電極６１４Ｇに接続され、また、ｐ型トランジスタ６００Ｐおよびｎ型トランジスタ６００Ｎの各ドレイン領域６２０Ｐ，６２０Ｎの各コンタクト６２２DP，６２２DNは共通にドレイン電極６１４Ｄに接続されている。
【０２３６】
このような比較例のレイアウトの場合、図１０に示したように、ＥＬＡ照射出力強度がショットごとにばらついていると、照射ピッチ（たとえば数１０μｍ単位）で一方向にスキャンしていく過程で、同一段のバッファトランジスタTR１，TR２は同一のＥＬＡ照射出力パルスにて照射されないことになる。その結果、同一段のバッファトランジスタTR１，TR２の特性が異なってしまい、終了タイミングを決定する第１駆動パルスP1（NP1 ）と開始タイミングを決定する第２駆動パルスP2（NP2 ）の遷移特性のばらつき具合が異なるものとなり、動作期間の行ごとのばらつきの原因となる。
【０２３７】
駆動パルス波形の特性ばらつきの具合が、動作の開始側と終了側とで、異なるものとなってしまう。開始側の変化特性が急峻であるときに終了側の変化特性が緩やかとなる場合や、逆に開始側の変化特性が緩やかであるときに終了側の変化特性が急峻となる場合も生じる。結果として、段（行）ごとにレーザ光照射強度が異なることで駆動パルス波形の特性ばらつきがあると、動作の開始から終了までの動作期間が各段（各行）でバラバラとなり、バッファトランジスタの段（行）ごとの特性ばらつきに起因する表示性能の低下を招いてしまう。
【０２３８】
たとえば、第１実施形態の有機ＥＬ表示装置１に置き換えて説明すれば、同一行（同一段）の発光制御トランジスタ１２２に供給する走査駆動パルスNDS （もしくはアクティブＨのDS）用のバッファトランジスタ（図ではＤＳで示す）とサンプリングトランジスタ１２５に供給する書込駆動パルスWS（もしくはアクティブＬのNWS ）用のバッファトランジスタ（図ではＷＳで示す）が、ＥＬＡ照射長軸方向に一列にはレイアウトされていない場合に該当する。この場合は、ＥＬＡ照射出力強度がショットごとにばらついていると、同一段のバッファトランジスタＷＳ，ＤＳは同一のＥＬＡ照射出力パルスにて照射されないことになり、同一段のバッファトランジスタＷＳ，ＤＳの特性が異なってしまい、書込駆動パルスWS，NWS と走査駆動パルスDS，NDS の遷移特性にばらつきが生じ、移動度補正時間のばらつきの原因となる。そのばらつきが行ごとに異なってしまうと行ごとの輝度ムラが発生してしまう。
【０２３９】
本実施形態の第１基本例においては、この点に着目して、同一行（同一段）の第１駆動パルスP1（NP1 ）用の第１バッファトランジスタTR１と第２駆動パルスP2（NP2 ）用の第２バッファトランジスタTR２を、ＥＬＡ照射長軸方向に一列に並べてレイアウトする（つまりＥＬＡ照射長軸方向に同列に配置する）ことで、ＥＬＡ照射出力強度がショットごとにばらついている場合であっても、同一段のバッファトランジスタTR１，TR２が同一のＥＬＡ照射出力パルスにて照射されるようにする。こうすることで、同一段のバッファトランジスタTR１，TR２の特性を揃えることができ、第１駆動パルスP1（NP1 ）と第２駆動パルスP2（NP2 ）の遷移特性を開始時と終了時とで同一にすることができ、その結果、行（段）ごとの動作期間のばらつきを抑制することができる。
【０２４０】
ここで、出力回路を構成するバッファトランジスタTR１，TR２が、詳細には、ｐ型トランジスタ６００Ｐとｎ型トランジスタ６００Ｎとが縦続接続されてインバータ型のバッファとして構成されている場合、必ずしもトランジスタ６００Ｐ_1，６００Ｐ_2，６００Ｎ_1，６００Ｎ_2の全てをＥＬＡ照射長軸方向に一列にレイアウトする必要はなく、少なくとも動作期間の開始タイミングを規定する遷移方向を決定付ける方および動作期間の終了タイミングを規定する遷移方向を決定付ける方を、ＥＬＡ照射長軸方向に一列にレイアウトすればよいことになる。
【０２４１】
図１１Ａに示した例では１６通りの組合せが存在するが、駆動パルスが供給されるスイッチトランジスタがｎ型，ｐ型の何れであるかを問わず、第１駆動パルスP1（NP1 ）用の各トランジスタ６００Ｐ_1，６００Ｎ_1の何れがオンするかと第２駆動パルスP2（NP2 ）用の各トランジスタ６００Ｐ_2，６００Ｎ_2の何れがオンするかで動作期間の開始タイミングと終了タイミングが規定されるので、４つのレイアウトパターンに集約することができる。
【０２４２】
たとえば、図１１Ａとの関係において、動作期間の開始タイミングを規定する第２トランジスタ（図１１Ａの下側）に供給する第２駆動パルスP2（NP2 ）は先ず第２駆動パルス生成部で生成されバッファトランジスタ６００_2のｐ型トランジスタ６００Ｐ_2およびｎ型トランジスタ６００Ｎ_2に供給されるものとする。また、動作期間の終了タイミングを規定する第１トランジスタ（図１１Ａの上側）に供給する第１駆動パルスP1（NP1 ）は先ず第１駆動パルス生成部で生成されバッファトランジスタ６００_1のｐ型トランジスタ６００Ｐ_1およびｎ型トランジスタ６００Ｎ_1に供給されるものとする。
【０２４３】
図１３Ａ（Ａ）は、第２駆動パルスP2（NP2 ）用のｐ型トランジスタ６００Ｐ_2がオンしＨレベルを出力するときに動作期間の開始タイミングが規定され、かつ第１駆動パルスP1（NP1 ）用のｎ型トランジスタ６００Ｎ_1がオンしＬレベルを出力するときに動作期間の終了タイミングが規定される場合のレイアウト例であり、これらｐ型トランジスタ６００Ｐ_2とｎ型トランジスタ６００Ｎ_1をＥＬＡ照射長軸方向に一列にレイアウトする。図１１Ａに示した例との対応では、図１１Ａ（Ａ１），図１１Ａ（Ｂ２），図１１Ａ（Ｃ３），図１１Ａ（Ｄ４）の場合が本例に該当する。
【０２４４】
図１３Ａ（Ｂ）は、第２駆動パルスP2（NP2 ）用のｎ型トランジスタ６００Ｎ_2がオンしＬレベルを出力するときに動作期間の開始タイミングが規定され、かつ第１駆動パルスP1（NP1 ）用のｎ型トランジスタ６００Ｎ_1がオンしＬレベルを出力するときに動作期間の終了タイミングが規定される場合のレイアウト例であり、これらｎ型トランジスタ６００Ｎ_2とｎ型トランジスタ６００Ｎ_1をＥＬＡ照射長軸方向に一列にレイアウトする。図１１Ａに示した例との対応では、図１１Ａ（Ａ２），図１１Ａ（Ｂ１），図１１Ａ（Ｃ４），図１１Ａ（Ｄ３）の場合が本例に該当する。
【０２４５】
図１３Ａ（Ｃ）は、第２駆動パルスP2（NP2 ）用のｐ型トランジスタ６００Ｐ_2がオンしＨレベルを出力するときに動作期間の開始タイミングが規定され、かつ第１駆動パルスP1（NP1 ）用のｐ型トランジスタ６００Ｐ_1がオンしＨレベルを出力するときに動作期間の終了タイミングが規定される場合のレイアウト例であり、これらｐ型トランジスタ６００Ｐ_2とｐ型トランジスタ６００Ｐ_1をＥＬＡ照射長軸方向に一列にレイアウトする。図１１Ａに示した例との対応では、図１１Ａ（Ａ３），図１１Ａ（Ｂ４），図１１Ａ（Ｃ１），図１１Ａ（Ｄ２）の場合が本例に該当する。
【０２４６】
図１３Ａ（Ｄ）は、第２駆動パルスP2（NP2 ）用のｎ型トランジスタ６００Ｎ_2がオンしＬレベルを出力するときに動作期間の開始タイミングが規定され、かつ第１駆動パルスP1（NP1 ）用のｐ型トランジスタ６００Ｐ_1がオンしＨレベルを出力するときに動作期間の終了タイミングが規定される場合のレイアウト例であり、これらｎ型トランジスタ６００Ｎ_2とｐ型トランジスタ６００Ｐ_1をＥＬＡ照射長軸方向に一列にレイアウトする。図１１Ａに示した例との対応では、図１１Ａ（Ａ４），図１１Ａ（Ｂ３），図１１Ａ（Ｃ２），図１１Ａ（Ｄ１）の場合が本例に該当する。
【０２４７】
何れの場合も、バッファトランジスタ６００の遷移特性を開始時と終了時とで同一にすることができ、その結果、行（段）ごとの動作期間のばらつきを抑制することができる。
【０２４８】
＜改善手法：第２基本例＞
図１３Ｂは、アニール処理時のばらつき要因に起因する表示画面上における輝度ばらつきを緩和し得るようにした本実施形態の駆動回路配置（レイアウト）の第２基本例を示す図である。図１３Ａに示した第１基本例は、図１１Ａに対応し動作期間が２つのトランジスタで決定される場合のトランジスタ６００Ｐ，６００Ｎのレイアウトの組合せを例示したものであるのに対して、図１３Ｂに示す第２基本例は、図１１Ｂに対応し動作期間が１つのトランジスタのみで決定される場合のトランジスタ６００Ｐ，６００Ｎのレイアウトの組合せを例示したものである。
【０２４９】
図１１Ｂに示した例では４通りの組合せが存在するが、駆動パルスが供給されるスイッチトランジスタがｎ型，ｐ型の何れであるかを問わず、１つの駆動パルスP1（NP1 ）用の各トランジスタ６００Ｐ_1，６００Ｎ_1の何れがオンしオフするかで動作期間の開始タイミングと終了タイミングが規定されるので、１つのレイアウトパターンに集約することができる。
【０２５０】
たとえば、図１１Ｂとの関係において、駆動パルスP1（NP1 ）は先ず駆動パルス生成部で生成されバッファトランジスタ６００のｐ型トランジスタ６００Ｐおよびｎ型トランジスタ６００Ｎに供給されるものとする。ｐ型トランジスタ６００ＰがオンしＨレベルを出力するときに動作期間の開始タイミングが規定され、その後にｎ型トランジスタ６００ＮがオンしＬレベルを出力するときに動作期間の終了タイミングが規定される場合、逆に、ｎ型トランジスタ６００ＮがオンしＬレベルを出力するときに動作期間の開始タイミングが規定され、その後にｐ型トランジスタ６００ＰがオンしＨレベルを出力するときに動作期間の終了タイミングが規定される場合の何れでも、ｐ型トランジスタ６００Ｐおよびｎ型トランジスタ６００ＮをＥＬＡ照射長軸方向に一列にレイアウトすればよい。こうすることで、動作期間を決定するｐ型トランジスタ６００Ｐ，６００Ｎを同一のＥＬＡパルスにて照射されるようにレイアウトされる。バッファトランジスタ６００の遷移特性を開始時と終了時とで同一にすることができ、その結果、行（段）ごとの動作期間のばらつきを抑制することができる。
【０２５１】
以下、具体的な事例に則して、各バッファトランジスタのレイアウト例を説明する。なお、レイアウト例を示した各図においては、レイアウト概要を（Ａ）に示し、レイアウトの詳細を（Ｂ）に示す。詳細レイアウト（Ｂ）においては、何れもマルチフィンガー構成を採用した場合で示す。
【０２５２】
＜改善手法：第１実施形態＞
図１４は、アニール処理時のばらつき要因に起因する表示画面上における輝度ばらつきを緩和し得るようにした駆動回路配置（レイアウト）の第１実施形態を示す図である。書込走査部１０４や駆動走査部１０５の各Ｋ段目およびＫ＋１段目の駆動パルス（書込駆動パルスNWS_K ，NWS_K+1 、走査駆動パルスDS_K，DS_K+1）を出力する回路１０４_K，１０４_K+1，１０5_K，１０5_K+1と、各段の出力回路４００_K，４００_K+1，５００_K，５００_K+1と、画素回路Ｐ_K，Ｐ_K+1とのＥＬＡ照射長軸方向の関係を示している。後述する他の実施形態でも概ね同様である。
【０２５３】
第１実施形態のレイアウトは、第１実施形態の有機ＥＬ表示装置１のように、２つのトランジスタのオン期間もしくはオフ期間で動作期間が決定される場合で、２つのトランジスタとして発光制御トランジスタ１２２とサンプリングトランジスタ１２５を画素回路Ｐ内に具備した例である。この場合、サンプリングトランジスタ１２５を駆動するアクティブＨの書込駆動パルスWSを出力するバッファトランジスタを具備した出力回路４００と発光制御トランジスタ１２２を駆動するアクティブＬの走査駆動パルスNDS を出力するバッファトランジスタを具備した出力回路５００とを、ＥＬＡ照射の走査方向と直交する長軸方向（ＥＬＡ照射長軸方向とも称する）に一列に配置している。
【０２５４】
ここで、実際には、出力回路４００，５００は、パルス信号がロー（Ｌ）レベルからハイ（Ｈ）レベルに遷移するときおよび逆にパルス信号がハイ（Ｈ）レベルからロー（Ｌ）レベルに遷移するときの何れにおいても十分な駆動能力を持つように、ｐ型トランジスタとｎ型トランジスタとを縦続接続してインバータ型のバッファとして構成することが多く、出力回路４００，５００内のｐ型トランジスタとｎ型トランジスタの何れをＥＬＡ照射長軸方向と一列に配置するかは、様々な態様を取り得る。この際には、先にも説明したように、動作期間（たとえば閾値補正期間や移動度補正期間など）を決定付ける遷移方向を規定する方を優先的にＥＬＡ照射長軸方向と一列に配置するようにすればよく、その他は、必ずしも、ＥＬＡ照射長軸方向と一列に配置する必要はない。以下、書込駆動パルスWS（NWS ）と走査駆動パルスNDS （DS）とについて、具体的に示す。
【０２５５】
＜改善手法：第２実施形態＞
図１５Ａおよび図１５Ｂは、アニール処理時のばらつき要因に起因する表示画面上における輝度ばらつきを緩和し得るようにした駆動回路配置（レイアウト）の第２実施形態を示す図である。
【０２５６】
第２実施形態のレイアウトも、２つのトランジスタのオン期間もしくはオフ期間で動作期間が決定される場合で、２つのトランジスタとしてｎ型の発光制御トランジスタ１２２とｐ型のサンプリングトランジスタ１２５を画素回路Ｐ内に具備した例である。駆動タイミング例としては、図４に示したように、書込駆動パルスWSがアクティブＨの期間で走査駆動パルスNDS がアクティブＬとなると移動度補正期間が開始し、その後に走査駆動パルスNDS がアクティブＬのままで書込駆動パルスWSがインアクティブＬになると移動度補正期間が終了する事例である。
【０２５７】
出力回路４００は、ｐ型トランジスタ４０２およびｎ型トランジスタ４０４で構成され、出力回路５００は、ｐ型トランジスタ５０２およびｎ型トランジスタ５０４で構成され、それぞれインバータ型のバッファとして機能するようになっている。第１実施形態の画素回路Ｐおよびタイミングチャートでは、走査駆動パルスNDS がアクティブＬとなるときつまり出力回路５００のｎ型トランジスタ５０４がオンするときで移動度補正期間の開始タイミングは決定され、書込駆動パルスWSがインアクティブＬとなるときつまり出力回路４００のｎ型トランジスタ４０４がオンするときで移動度補正期間の終了タイミングが決定される点に着目すれば、少なくとも、ｎ型トランジスタ４０４，５０４をＥＬＡ照射長軸方向に対して一列に（つまりＥＬＡ照射長軸方向と同列に）配置することが望ましい。
【０２５８】
この場合、図１５Ａに示す第１例のように、それぞれ同極性同士（ｐ型トランジスタ４０２，５０２やｎ型トランジスタ４０４，５０４）をＥＬＡ照射長軸方向と同列に配置することが考えられる。また、少なくともｎ型トランジスタ４０４，５０４をＥＬＡ照射長軸方向と同列に配置すればよく、図１５Ｂに示す第２例のように、ｎ型トランジスタ４０４，５０４のみをＥＬＡ照射長軸方向と同列に配置し、ｐ型トランジスタ４０２，５０２は、ＥＬＡ照射長軸方向と同列に配置しない態様を採ってもよい。つまり、移動度補正期間を決定するのがｎ型トランジスタ４０４，５０４のみである点を考慮すれば、ｐ型トランジスタ４０２，５０２はＥＬＡ照射長軸方向と同列に配置しなくてもよいのである。
【０２５９】
＜画素回路：第２実施形態＞
図１６Ａは、図１や図１Ａに示した有機ＥＬ表示装置１を構成する画素回路Ｐの第２実施形態を示す図である。なお、表示パネル部１００の基板１０１上において画素回路Ｐの周辺部に設けられた垂直駆動部１０３と水平駆動部１０６も合わせて示している。
【０２６０】
第１実施形態の画素回路Ｐでは、発光制御トランジスタとしてｐチャネル型を用いていたが、第２実施形態では、ｐチャネル型に代えて、アクティブＨの駆動パルス（走査駆動パルスDS）が制御入力端であるゲート端Ｇに供給されるｎチャネル型にしている。ｎチャネル型の発光制御トランジスタ１２２は、ドレイン端Ｄを第１電源電位Ｖc1に接続し、ソース端Ｓを駆動トランジスタ１２１のドレイン端Ｄに接続する。
【０２６１】
この場合、全てのスイッチトランジスタをｎチャネル型のトランジスタで構成することができ、トランジスタ作成において従来のアモルファスシリコン（ａ−Ｓｉ）プロセスを用いることが可能になる。これにより、トランジスタ基板の低コスト化が可能となる。この点においては、第１実施形態の画素回路Ｐでは、発光制御トランジスタとしてｐ型を用いており不利な面はある。
【０２６２】
＜画素回路の動作；第２実施形態＞
図１６Ｂは、第２実施形態の画素回路Ｐの動作を説明するタイミングチャートである。第１実施形態の画素回路Ｐを駆動する図４に示した第１実施形態のタイミングに対して、アクティブＨの走査駆動パルスDSで発光制御トランジスタ１２２を駆動するように変更した点を除いて、図４に示した第１実施形態のタイミングと同じである。ここでは、その動作の詳細説明を割愛する。
【０２６３】
＜改善手法：第３実施形態＞
図１７Ａおよび図１７Ｂは、アニール処理時のばらつき要因に起因する表示画面上における輝度ばらつきを緩和し得るようにした駆動回路配置（レイアウト）の第３実施形態を示す図である。
【０２６４】
第３実施形態のレイアウトは、図１６Ａに示した第２実施形態の画素回路Ｐおよび図１６Ｂに示した第２実施形態の画素回路Ｐを駆動するタイミングに対応するものである。すなわち、図１６Ｂに示したように、書込駆動パルスWSがアクティブＨの期間で走査駆動パルスDS がアクティブＨとなると移動度補正期間が開始し、その後に走査駆動パルスDS がアクティブＨのままで書込駆動パルスWSがインアクティブＬになると移動度補正期間が終了する事例である。
【０２６５】
出力回路４００は、ｐ型トランジスタ４０２およびｎ型トランジスタ４０４で構成され、出力回路５００は、ｐ型トランジスタ５０２およびｎ型トランジスタ５０４で構成され、それぞれインバータ型のバッファとして機能するようになっている。第２実施形態の画素回路Ｐおよびタイミングチャートでは、走査駆動パルスDSがアクティブＨとなるときつまり出力回路５００のｐ型トランジスタ５０２がオンするときで移動度補正期間の開始タイミングは決定され、書込駆動パルスWSがインアクティブＬとなるときつまり出力回路４００のｎ型トランジスタ４０４がオンするときで移動度補正期間の終了タイミングが決定される点に着目すれば、少なくとも、ｎ型トランジスタ４０４とｐ型トランジスタ５０２をＥＬＡ照射長軸方向と同列に配置することが望ましい。
【０２６６】
この場合、図１７Ａに示す第１例のように、ｎ型トランジスタ４０４とｐ型トランジスタ５０２、並びにｐ型トランジスタ４０２とｎ型トランジスタ５０４を、それぞれＥＬＡ照射長軸方向と同列に配置することが考えられる。また、少なくともｎ型トランジスタ４０４とｐ型トランジスタ５０２をＥＬＡ照射長軸方向同列に配置すればよく、図１７Ｂに示す第２例のように、ｎ型トランジスタ４０４とｐ型トランジスタ５０２のみをＥＬＡ照射長軸方向と同列に配置し、ｐ型トランジスタ４０２とｎ型トランジスタ５０４は、ＥＬＡ照射長軸方向と同列に配置しない態様を採ってもよい。つまり、移動度補正期間を決定するのがｎ型トランジスタ４０４とｐ型トランジスタ５０２のみである点を考慮すれば、ｐ型トランジスタ４０２とｎ型トランジスタ５０４はＥＬＡ照射長軸方向と同列に配置しなくてもよいのである。
【０２６７】
＜変形例＞
図示を割愛するが、走査駆動パルスDSがアクティブＨとなるときつまり出力回路５００のｐ型トランジスタ５０２がオンするときで移動度補正期間の開始タイミングは決定され、書込駆動パルスWSがアクティブＨとなるときつまり出力回路４００のｐ型トランジスタ４０２がオンするときで移動度補正期間の終了タイミングが決定される場合には、少なくとも、ｐ型トランジスタ４０２とｐ型トランジスタ５０２のみをＥＬＡ照射長軸方向と同列に配置すればよい。走査駆動パルスDSがアクティブＬとなるときつまり出力回路５００のｎ型トランジスタ５０４がオンするときで移動度補正期間の開始タイミングは決定され、書込駆動パルスWSがアクティブＨとなるときつまり出力回路４００のｐ型トランジスタ４０２がオンするときで移動度補正期間の終了タイミングが決定される場合には、少なくとも、ｐ型トランジスタ４０２とｎ型トランジスタ５０４のみをＥＬＡ照射長軸方向と同列に配置すればよい。
【０２６８】
また、図９に示したように、サンプリングトランジスタ１２５をオフさせるときに書込駆動パルスWSの遷移状態（変化特性）に傾斜を持たせることで、映像信号電位（映像信号Ｖsig の信号電位Ｖin）に移動度補正期間が自動追従するようにする場合には、出力回路４００の書込駆動パルスWSをアクティブにしている側のトランジスタを漸次インアティブにしていくことで、その遷移状態（変化特性）に傾斜を持たせる機能を実現する。
【０２６９】
＜垂直走査系の出力回路：第１例に対する変形例＞
図１８は、書込走査部１０４と駆動走査部１０５の出力回路の第１例に対する変形例を説明する図である。第１例では、出力回路４００，５００が同様の構成をしているのに対して、この変形例では、図９に示したように、サンプリングトランジスタ１２５をオフさせるときに書込駆動パルスWSの遷移状態（変化特性）に傾斜を持たせることで、映像信号電位（映像信号Ｖsig の信号電位Ｖin）に移動度補正期間が自動追従するようにする。
【０２７０】
この場合、オフ時の遷移状態（変化特性）に傾斜を持つ書込駆動パルスWSを生成する書込駆動パルス生成部４０６を第１電位Ｖcc_H用の供給端４００Ｈとｐ型トランジスタ４０２との間に設ける。こうすることで、外部電源パルスをｐ型トランジスタ４０２を介して出力させる。
【０２７１】
したがって、たとえば、第１実施形態の画素回路Ｐにおいて、走査駆動パルスNDS がアクティブＬとなるときつまり出力回路５００のｎ型トランジスタ５０４がオンするときで移動度補正期間の開始タイミングは決定され、書込駆動パルスWSが漸次インアクティブＬとなるときつまり出力回路４００のｐ型トランジスタ４０２が漸次オフするときで移動度補正期間の終了タイミングが決定される場合には、少なくとも、ｐ型トランジスタ４０２とｎ型トランジスタ５０４をＥＬＡ照射長軸方向と同列に配置することが望ましい。
【０２７２】
また、第１実施形態の画素回路Ｐにおいて、サンプリングトランジスタ１２５をアクティブＬの書込駆動パルスNWS で駆動されるｐ型トランジスタに変更したときには、走査駆動パルスNDS がアクティブＬとなるときつまり出力回路５００のｎ型トランジスタ５０４がオンするときで移動度補正期間の開始タイミングは決定され、書込駆動パルスNWS が漸次インアクティブＨとなるときつまり出力回路４００のｎ型トランジスタ４０４が漸次オフするときで移動度補正期間の終了タイミングが決定されるようになるので、少なくとも、ｎ型トランジスタ４０４とｎ型トランジスタ５０４をＥＬＡ照射長軸方向に対して一列に（つまりＥＬＡ照射長軸方向と同列に）配置することが望ましい。
【０２７３】
また、第２実施形態の画素回路Ｐにおいて、走査駆動パルスDSがアクティブＨとなるときつまり出力回路５００のｐ型トランジスタ５０２がオンするときで移動度補正期間の開始タイミングは決定され、書込駆動パルスWSが漸次インアクティブＬとなるときつまり出力回路４００のｐ型トランジスタ４０２が漸次オフするときで移動度補正期間の終了タイミングが決定される場合には、少なくとも、ｐ型トランジスタ４０２とｐ型トランジスタ５０２をＥＬＡ照射長軸方向と同列に配置することが望ましい。
【０２７４】
また、第２実施形態の画素回路Ｐにおいて、サンプリングトランジスタ１２５をアクティブＬの書込駆動パルスNWS で駆動されるｐ型トランジスタに変更したときには、走査駆動パルスDSがアクティブＨとなるときつまり出力回路５００のｐ型トランジスタ５０２がオンするときで移動度補正期間の開始タイミングは決定され、書込駆動パルスNWS が漸次インアクティブＨとなるときつまり出力回路４００のｎ型トランジスタ４０４が漸次オフするときで移動度補正期間の終了タイミングが決定されるようになるので、少なくとも、ｎ型トランジスタ４０４とｐ型トランジスタ５０２をＥＬＡ照射長軸方向と同列に配置することが望ましい。
【０２７５】
＜改善手法：第４実施形態＞
図１８Ａ〜図１８Ｄは、アニール処理時のばらつき要因に起因する表示画面上における輝度ばらつきを緩和し得るようにした駆動回路配置（レイアウト）の第４実施形態を示す図である。
【０２７６】
第４実施形態のレイアウトは、出力回路４００のｐ型トランジスタ４０２およびｎ型トランジスタ４０４と出力回路５００のｐ型トランジスタ５０２およびｎ型トランジスタ５０４の全てを、ＥＬＡ照射長軸方向と同列に配置する点に特徴を有する。
【０２７７】
こうすることで、発光制御トランジスタ１２２やサンプリングトランジスタ１２５がｎ型であるのかｐ型であるのか、あるいは動作期間（閾値補正期間や移動度補正期間）の開始タイミングおよび終了タイミングを決定するのが、発光制御トランジスタ１２２やサンプリングトランジスタ１２５がオンするときであるのかオフするときであるのかに関わらず、開始タイミングおよび終了タイミングを決定する同一段の各バッファトランジスタの特性を揃えることができる。これにより、各駆動パルス（書込駆動パルスWS，NWS ，走査駆動パルスDS，NDS ）の遷移特性を開始時と終了時とで同一にすることができ、行（段）ごとの動作期間のばらつきを抑制することができる。
【０２７８】
スイッチトランジスタ１２２，１２５の極性（ｎ型／ｐ型）や動作期間の開始／終了の各タイミングを決定する出力回路４００，５００のバッファトランジスタの極性（ｎ型／ｐ型）に関する前述のような場合分けは不要となる。出力回路４００，５００の両極性のバッファトランジスタをＥＬＡ照射長軸方向と同列に配置することで、どのような駆動に対しても補正期間のばらつきを抑制することが可能となり、より望ましいレイアウトとなる。
【０２７９】
なお、第４実施形態のレイアウトの場合、ｐ型トランジスタ４０２，５０２およびｎ型トランジスタ４０４，５０４がＥＬＡ照射長軸方向と同列に配置されていればよく、その限りにおいて、配置順は任意である。したがって、たとえば、図１８Ａに示す第１例のように、ｎ型トランジスタ４０４、ｐ型トランジスタ４０２、ｎ型トランジスタ５０４、ｐ型トランジスタ５０２の順で画素アレイ部１０２（画素回路Ｐ）に近づくように配置してもよい。また、図１８Ｂに示す第２例のように、ｐ型トランジスタ４０２、ｎ型トランジスタ４０４、ｐ型トランジスタ５０２、ｎ型トランジスタ５０４の順で画素アレイ部１０２（画素回路Ｐ）に近づくように配置してもよい。
【０２８０】
また、図１８Ｃに示す第３例のように、ｎ型トランジスタ４０４、ｐ型トランジスタ４０２、ｐ型トランジスタ５０２、ｎ型トランジスタ５０４の順で画素アレイ部１０２（画素回路Ｐ）に近づくように配置してもよい。また、図１８Ｄに示す第４例のように、ｐ型トランジスタ４０２、ｎ型トランジスタ４０４、ｎ型トランジスタ５０４、ｐ型トランジスタ５０２の順で画素アレイ部１０２（画素回路Ｐ）に近づくように配置してもよい。また、第４実施形態の各図では、各段の配置順を全て同じにしているが、図１８Ａに示す第１例〜図１８Ｄに示す第４例の何れかを段ごとに任意に切り替える態様を採ってもよい。
【０２８１】
＜垂直走査系の出力回路：第２例＞
図１９は、書込走査部１０４と駆動走査部１０５の出力回路の第２例を説明する図である。第１例では、出力回路４００，５００が同様の構成をしているのに対して、第２例では、図１８に示した第１例に対する変形例と同様に、図９に示したように、サンプリングトランジスタ１２５をオフさせるときに書込駆動パルスWSの遷移状態（変化特性）に傾斜を持たせることで、映像信号電位（映像信号Ｖsig の信号電位Ｖin）に移動度補正期間が自動追従するようにする場合において、ｐ型トランジスタ４０２をトランスファーゲート構成のアナログスイッチに変更した点に特徴を有する。
【０２８２】
具体的には、ｐ型トランジスタ４０２に代えて、相補性回路技術で形成されたＣＭＯＳ構造の極性の異なる２つのＣＭＯＳのＳＷトランジスタ４０３Ｐ，４０３Ｎを、ソース端Ｓ同士とドレイン端Ｄ同士を接続したトランスファーゲート構成のアナログスイッチ４０３を設ける。また、図９に示したような、オフ時の遷移状態（変化特性）に傾斜を持つ書込駆動パルスWSを生成する書込駆動パルス生成部４０６と、書込駆動パルスNWS を論理反転するインバータ４０７を設ける。
【０２８３】
アナログスイッチ４０３を構成するＳＷトランジスタ４０３Ｐ，４０３Ｎの入力端（ソース端Ｓ側）は、書込駆動パルス生成部４０６の出力側に接続し、ＳＷトランジスタ４０３Ｐ，４０３Ｎの出力端（ドレイン端Ｄ側）は、ｎ型トランジスタ４０４のドレイン端Ｄとともに書込走査線１０４WSに接続する。ＳＷトランジスタ４０３Ｐのゲート端Ｇには書込駆動パルスNWS を供給し、ＳＷトランジスタ４０３Ｎのゲート端Ｇにはインバータ４０７で論理反転された書込駆動パルスWSを供給する。
【０２８４】
アナログスイッチとしては、原理的には、ＳＷトランジスタ４０３Ｐ，４０３Ｎのどちらか一方のみのｎチャネル型のＭＯＳトランジスタやｐチャネル型のＭＯＳトランジスタによるスイッチでもよいが、その場合、閾値電圧の問題があるため、出力回路４００の第２例では、ｎチャネル型およびｐチャネル型の両方を組み合わせて利用したＣＭＯＳスイッチを採用している。
【０２８５】
サンプリングトランジスタ１２５をオフさせるとき、トランスファーゲート構成のアナログスイッチ４０３ではなくｐ型トランジスタ４０２のみ（ＳＷトランジスタ４０３Ｐのみと同様）の場合、書込駆動パルスNWS をＬレベルにしてｎ型トランジスタ４０４をオフ、ｐ型トランジスタ４０２をオンさせた状態で、書込駆動パルス生成部４０６にてＨレベルから漸次Ｌレベルに遷移する駆動信号をｐ型トランジスタ４０２のソース端Ｓに供給することになるが、ソース端Ｓの電位がＬレベルに近づくとオン抵抗が高くなり、また、完全にＬレベルとなる前にｐ型トランジスタ４０２がオフしてしまうので、オフ時の遷移状態（変化特性）の傾斜特性を書込駆動パルス生成部４０６から出力される波形と同一にすることは難しい。ｐ型トランジスタ４０２の閾値電圧で動作抵抗が異なることによる影響を受けるからである。
【０２８６】
これに対して、トランスファーゲート構成のアナログスイッチ４０３に変更すれば、書込駆動パルス生成部４０６の出力が高電圧時にはＳＷトランジスタ４０３Ｐが大電流（オン抵抗が小）でＳＷトランジスタ４０３Ｎが小電流（オン抵抗が大）となる一方、書込駆動パルス生成部４０６の出力が低電圧時にはＳＷトランジスタ４０３Ｎが大電流（オン抵抗が小）でＳＷトランジスタ４０３Ｐが小電流（オン抵抗が大）となり、ＳＷトランジスタ４０３Ｐ，４０３Ｎの並列抵抗は、書込駆動パルス生成部４０６の出力電圧の影響を受けず、結果として、ＳＷトランジスタ４０３Ｐ，４０３Ｎの閾値電圧で動作抵抗が異なることによる影響を排除できることになる。なお、書込駆動パルス生成部４０６の出力がＬレベルになりきった後には書込駆動パルスNWS をインアクティブＨにしてアナログスイッチ４０３をオフさせかつｎ型トランジスタ４０４をオンさせる。
【０２８７】
＜改善手法：第５実施形態＞
図２０Ａ〜図２０Ｃは、アニール処理時のばらつき要因に起因する表示画面上における輝度ばらつきを緩和し得るようにした駆動回路配置（レイアウト）の第５実施形態を示す図である。第５実施形態のレイアウトは、出力回路４００を、図１９に示した第２例とする場合での適用例であり、移動度補正期間の開始タイミングを規定するサンプリングトランジスタ１２５をオフさせるときに書込駆動パルスWSの遷移状態（変化特性）に傾斜を持たせる機能に関わるアナログスイッチ４０３を、ＥＬＡ照射長軸方向と同列に配置する点に特徴を有する。
【０２８８】
実際には、移動度補正期間の終了タイミングを決定するアナログスイッチ４０３を構成するＳＷトランジスタ４０３Ｐ，４０３Ｎだけでなく、移動度補正期間の開始タイミングを決定する発光制御トランジスタ１２２をオンさせるのが出力回路５００のｐ型、ｎ型の何れであるかも考慮する。すなわち、第５実施形態のレイアウトの場合、少なくとも、発光制御トランジスタ１２２をオンさせるｐ型トランジスタ５０２およびｎ型トランジスタ５０４の何れか一方と、アナログスイッチ４０３を構成するＳＷトランジスタ４０３Ｐ，４０３Ｎを、ＥＬＡ照射長軸方向と同列に配置することが望ましい。その限りにおいて、配置順は任意である。
【０２８９】
たとえば、第２実施形態の画素回路Ｐ（図１６Ａ）および駆動タイミング（図１６Ｂ）に対する変形例の場合、走査駆動パルスNDS がアクティブＨとなるときつまり出力回路５００のｐ型トランジスタ５０２がオンするときで移動度補正期間の開始タイミングは決定されるので、少なくとも、ｐ型トランジスタ５０２とアナログスイッチ４０３を構成するＳＷトランジスタ４０３Ｐ，４０３Ｎを、ＥＬＡ照射長軸方向と同列に配置することが望ましい。その限りにおいて、配置順は任意である。
【０２９０】
したがって、たとえば、図２０Ａに示す第１例のように、ｎ型トランジスタ４０４、アナログスイッチ４０３を構成するＳＷトランジスタ４０３Ｐ，４０３Ｎ、ｎ型トランジスタ５０４、ｐ型トランジスタ５０２の順で画素アレイ部１０２（画素回路Ｐ）に近づくように配置してもよい。また、図２０Ｂに示す第２例のように、アナログスイッチ４０３を構成するＳＷトランジスタ４０３Ｐ，４０３Ｎ、ｐ型トランジスタ５０２の順で画素アレイ部１０２（画素回路Ｐ）に近づくようにしつつ、同一画素ピッチ内での別の行で残りのｎ型トランジスタ４０４、ｎ型トランジスタ５０４の順で画素アレイ部１０２（画素回路Ｐ）に近づくように配置してもよい。
【０２９１】
一方、第１実施形態の画素回路Ｐ（図２）および駆動タイミング（図４）に対する変形例の場合、走査駆動パルスNDS がアクティブＬとなるときつまり出力回路５００のｎ型トランジスタ５０４がオンするときで移動度補正期間の開始タイミングは決定されるので、少なくとも、ｎ型トランジスタ５０４とアナログスイッチ４０３を構成するＳＷトランジスタ４０３Ｐ，４０３Ｎを、ＥＬＡ照射長軸方向と同列に配置することが望ましい。その限りにおいて、配置順は任意である。
【０２９２】
したがって、たとえば、図２０Ａに示す第１例のように、ｎ型トランジスタ４０４、アナログスイッチ４０３を構成するＳＷトランジスタ４０３Ｐ，４０３Ｎ、ｎ型トランジスタ５０４、ｐ型トランジスタ５０２の順で画素アレイ部１０２（画素回路Ｐ）に近づくように配置してもよい。また、図２０Ｃに示す第３例のように、アナログスイッチ４０３を構成するＳＷトランジスタ４０３Ｐ，４０３Ｎ、Ｎ型トランジスタ５０４の順で画素アレイ部１０２（画素回路Ｐ）に近づくようにしつつ、同一画素ピッチ内での別の行で残りのｎ型トランジスタ４０４、ｐ型トランジスタ５０２の順で画素アレイ部１０２（画素回路Ｐ）に近づくように配置してもよい。
【０２９３】
＜画素回路：第３実施形態＞
図２１Ａは、本実施形態の画素回路Ｐの第３実施形態を示す図である。なお、表示パネル部１００の基板１０１上において画素回路Ｐの周辺部に設けられた垂直駆動部１０３と水平駆動部１０６も合わせて示している。
【０２９４】
第３実施形態の画素回路Ｐは、駆動トランジスタ１２１の他に走査用に１つのスイッチングトランジスタ（サンプリングトランジスタ１２５）を使用する２ＴＲ駆動の構成を採るとともに、各スイッチングトランジスタを制御する電源駆動パルスDSL および書込駆動パルスWSのオン／オフタイミングの設定により、有機ＥＬ素子１２７の経時劣化や駆動トランジスタ１２１の特性変動（たとえば閾値電圧や移動度などのばらつきや変動）による駆動電流Ｉdsに与える影響を防ぐ点に特徴を有する。また、２ＴＲ駆動の構成であり、素子数や配線数が少ないため、高精細化が可能であることに加えて、映像信号Ｖsig の劣化なくサンプリングできるため、良好な画質を得ることができる。
【０２９５】
先ず、保持容量１２０は、第１実施形態と同様に、有機ＥＬ素子１２７の経時劣化による駆動電流変動を防ぐ回路として、駆動信号一定化回路の一例であるブートストラップ回路を構成するべく、駆動トランジスタ１２１のゲート・ソース間に接続する。駆動トランジスタ１２１の特性変動（たとえば閾値電圧や移動度などのばらつきや変動）による駆動電流Ｉdsに与える影響を抑制する方法としては、各トランジスタ１２１，１２５の駆動タイミングを工夫することで対処する。
【０２９６】
具体的には、第３実施形態の画素回路Ｐは、保持容量１２０、ｎチャネル型の駆動トランジスタ１２１、およびアクティブＨ（ハイ）の書込駆動パルスWSが供給されるｎチャネル型のサンプリングトランジスタ１２５、電流が流れることで発光する電気光学素子（発光素子）の一例である有機ＥＬ素子１２７を有する。
【０２９７】
駆動トランジスタ１２１のゲート端Ｇ（ノードＮＤ１２２）とソース端Ｓとの間に保持容量１２０が接続され、駆動トランジスタ１２１のソース端Ｓが直接に有機ＥＬ素子１２７のアノード端Ａに接続されている。有機ＥＬ素子１２７のカソード端Ｋは基準電位としてのカソード電位Ｖcathとされる。カソード電位Ｖcathは、基準電位を供給する全画素共通の接地配線Ｖcath（GND ）に接続されている。
【０２９８】
駆動トランジスタ１２１のドレイン端Ｄは、電源スキャナとして機能する駆動走査部１０５からの電源供給線１０５DSL に接続されている。電源供給線１０５DSL は、この電源供給線１０５DSL そのものが、駆動トランジスタ１２１に対しての電源供給能力を備える点に特徴を有する。具体的には、第３実施形態の駆動走査部１０５は、駆動トランジスタ１２１のドレイン端Ｄに対して、それぞれ電源電圧に相当する高電圧側の第１電位Ｖcc_Hと低電圧側の第２電位Ｖcc_Lとを切り替えて供給する電源電圧切替回路を具備している。
【０２９９】
第２電位Ｖcc_Lとしては、映像信号線１０６HSにおける映像信号Ｖsig の基準電位Ｖｏより十分低い電位とする。たとえば、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgs（ゲート電位Ｖｇとソース電位Ｖｓの差）が駆動トランジスタ１２１の閾値電圧Ｖthより大きくなるように、電源供給線１０５DSL の低電位側の第２電位Ｖcc_Lを設定する。なお、基準電位Ｖｏは、閾値補正動作に先立つ初期化動作に利用するとともに映像信号線１０６HSを予めプリチャージにしておくためにも利用する。
【０３００】
サンプリングトランジスタ１２５は、ゲート端Ｇが書込走査部１０４からの書込走査線１０４WSに接続され、ソース端Ｓが映像信号線１０６HSに接続され、ドレイン端Ｄが駆動トランジスタ１２１のゲート端Ｇ（ノードＮＤ１２２）に接続されている。そのゲート端Ｇには、書込走査部１０４からアクティブＨの書込駆動パルスWSが供給される。サンプリングトランジスタ１２５は、ソース端Ｓとドレイン端Ｄとを逆転させた接続態様とすることもできる。
【０３０１】
＜画素回路の動作：第３実施形態＞
図２１Ｂは、図２１Ａに示した第３実施形態の画素回路Ｐに関する駆動タイミングの一例として、線順次方式で信号電位Ｖinの情報を保持容量１２０に書き込む際の動作を説明するタイミングチャートである。
【０３０２】
第３実施形態の画素回路Ｐにおいて、駆動タイミングとしては、先ず、サンプリングトランジスタ１２５は、書込走査線１０４WSから供給された書込駆動パルスWSに応じて導通し、映像信号線１０６HSから供給された映像信号Ｖsig をサンプリングして保持容量１２０に保持する。この点は、基本的には、第１実施形態の画素回路Ｐを駆動する場合と同じである。なお、第３実施形態の画素回路Ｐにおける駆動タイミングは、映像信号Ｖsig の信号電位Ｖinの情報を保持容量１２０に書き込む際に、順次走査の観点からは、１行分の映像信号を同時に各列の映像信号線１０６HSに伝達する線順次駆動を行なう。
【０３０３】
駆動トランジスタ１２１は、第１電位（高電位側）にある電源供給線１０５DSL から電流の供給を受け保持容量１２０に保持された信号電位（映像信号Ｖsig の有効期間の電位に対応する電位）に応じて駆動電流Ｉdsを有機ＥＬ素子１２７に流す。
【０３０４】
垂直駆動部１０３は、電源供給線１０５DSL が第１電位にありかつ映像信号線１０６HSが映像信号Ｖsig の非有効期間である基準電位Ｖｏにある時間帯でサンプリングトランジスタ１２５を導通させる制御信号として書込駆動パルスWSを出力して、駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を保持容量１２０に保持しておく。この動作が閾値補正機能を実現する。この閾値補正機能により、画素回路Ｐごとにばらつく駆動トランジスタ１２１の閾値電圧Ｖthの影響をキャンセルすることができる。
【０３０５】
特に、第３実施形態の画素回路Ｐにおける駆動タイミングでは、電源供給線１０５DSL が高電位側である第１電位にあり、かつ、映像信号Ｖsig が有効期間にある時間帯内で書込駆動パルスWSをアクティブにしている。つまり、その結果、移動度補正時間（サンプリング期間も）は、映像信号線１０６HSの電位が、映像信号Ｖsig の有効期間の電位（信号線電位）にある時間幅と書込駆動パルスWSのアクティブ期間の両者が重なった範囲で決まる。特に、本実施形態では、映像信号線１０６HSが信号電位にある時間幅の中に入るように書込駆動パルスWSのアクティブ期間幅を細めに決めるため、結果的に移動度補正時間は書込駆動パルスWSそのもので決まる。正確には、移動度補正時間（サンプリング期間も）は、書込駆動パルスWS立ち上がってサンプリングトランジスタ１２５がオンしてから、同じく書込駆動パルスWSが立ち下がってサンプリングトランジスタ１２５がオフするまでの時間となる。
【０３０６】
以下、具体的に説明する。先ず、基本的には、書込走査線１０４WSや電源供給線１０５DSL の１行ごとに、１水平走査期間だけ遅れて同じような駆動を行なう。図２１Ｂにおける各タイミングや信号は、処理対象行を問わず、第１行目のタイミングや信号と同じタイミングや信号で示す。そして、説明中において区別が必要とされるときには、そのタイミングや信号に、処理対象行を“_ ”付きの参照子で示すことで区別する。
【０３０７】
ある行（ここでは第１行目とする）について、タイミングｔ１１以前の前フィールドの発光期間Ｂでは、書込駆動パルスWSがインアクティブＬでありサンプリングトランジスタ１２５が非導通状態である一方、電源駆動パルスDSL は高電位の電源電圧側である第１電位Ｖcc_Hにある。したがって、映像信号線１０６HSの電位に関わらず、前フィールドの動作によって保持容量１２０に保持されている電圧状態（駆動トランジスタ１２１のゲート・ソース間電圧Ｖgs）に応じて有機ＥＬ素子１２７に駆動トランジスタ１２１から駆動電流Ｉdsが供給され、全画素共通の接地配線Ｖcath（GND ）に流れ込むことで、有機ＥＬ素子１２７が発光状態にある。
【０３０８】
この後、線順次走査の新しいフィールドに入って、先ず、駆動走査部１０５は、書込駆動パルスWSがインアクティブＬにある状態で、１行目の電源供給線１０５DSL_1 に与える電源駆動パルスDSL_1 を高低電位側の第１電位Ｖcc_Hから低電位側の第２電位Ｖcc_Lに切り替える。このタイミング（ｔ１１_1）は、図２１Ｂに示す態様では、映像信号Ｖsig が有効期間の信号電位Ｖinにある期間内としている。たとえば、１行目については、タイミングｔ１５Ｖ〜ｔ１３Ｖの範囲内である。ただし、このことは必須ではなく、映像信号Ｖsig が非効期間の基準電位Ｖｏにあるときにしてもよい。１行目については、タイミングｔ１３Ｖ〜ｔ１５Ｖの範囲内とすればよい。
【０３０９】
次に、書込走査部１０４は、電源供給線１０５DSL_1 が第２電位Ｖcc_Lにある状態のままで、書込駆動パルスWSをアクティブＨに切り替える（ｔ１３Ｗ）。このタイミング（ｔ１３Ｗ）は、直前の水平期間における映像信号Ｖsig が非有効期間である基準電位Ｖｏから有効期間の信号電位Ｖinに切り替わり（ｔ１５Ｖ）、その後に、当該水平期間における映像信号Ｖsig の有効期間の信号電位Ｖinから非有効期間である基準電位Ｖｏに切り替わるタイミング（ｔ１３Ｖ）と同じかそれよりも少し遅れたタイミングにする。この後に書込駆動パルスWSをインアクティブＬに切り替えるタイミング（ｔ１５Ｗ）は、映像信号Ｖsig が非有効期間である基準電位Ｖｏから有効期間の信号電位Ｖinに切り替わるタイミング（ｔ１５Ｖ）と同じかそれよりも少し前のタイミングにする。
【０３１０】
つまり、好ましくは、書込駆動パルスWSをアクティブＨにする期間（ｔ１３Ｗ〜ｔ１５Ｗ）は、映像信号Ｖsig が非有効期間である基準電位Ｖｏにある時間帯（ｔ１３Ｖ〜ｔ１５Ｖ）内とする。これは、電源供給線１０５DSL が第１電位Ｖcc_Hにある状態のときで映像信号Ｖsig が信号電位Ｖinにあるときに書込駆動パルスWSをアクティブＨにすると信号電位Ｖinの保持容量１２０へのサンプリング動作（信号電位の書込み動作）がなされてしまい、閾値補正動作としては不都合が生じるからである。
【０３１１】
タイミングｔ１１_1〜ｔ１３Ｗ（放電期間Ｃと称する）では、電源供給線１０５DSL の電位は第２電位Ｖcc_Lまで放電され、さらに駆動トランジスタ１２１のソース電位Ｖｓは第２電位Ｖcc_Lに近い電位まで遷移する。さらに、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量１２０による効果によって、駆動トランジスタ１２１のソース電位Ｖｓの変動にゲート電位Ｖｇが連動する。電源供給線１０５DSL の配線容量が大きい場合は比較的早いタイミングで電源供給線１０５DSL を高電位Ｖcc_Hから低電位Ｖcc_Lに切り替えるとよい。この放電期間Ｃ（ｔ１１_1〜ｔ１３Ｗ）を十分に確保することで、配線容量やその他の画素寄生容量の影響を受けないようにしておく。
【０３１２】
電源駆動パルスDSL を低電位側の第２電位Ｖcc_Lにしたままで、書込駆動パルスWSをアクティブＨに切り替えると（ｔ１３Ｗ）、サンプリングトランジスタ１２５が導通状態になる。このとき、映像信号線１０６HSは基準電位Ｖｏにある。したがって、駆動トランジスタ１２１のゲート電位Ｖｇは導通したサンプリングトランジスタ１２５を通じて映像信号線１０６HSの基準電位Ｖｏとなる。これと同時に、駆動トランジスタ１２１がオンすることで、駆動トランジスタ１２１のソース電位Ｖｓは即座に低電位側の第２電位Ｖcc_Lに固定される。
【０３１３】
つまり、電源供給線１０５DSL の電位が高電位側の第１電位Ｖcc_Hから映像信号線１０６HSの基準電位Ｖｏより十分低い第２電位Ｖcc_Lにあることで、駆動トランジスタ１２１のソース電位Ｖｓが映像信号線１０６HSの基準電位Ｖｏより十分低い第２電位Ｖcc_Lに初期化（リセット）される。このようにして、駆動トランジスタ１２１のゲート電位Ｖｇおよびソース電位Ｖｓを初期化することで、閾値補正動作の準備が完了する。次に電源駆動パルスDSL を高電位側の第１電位Ｖcc_Hにするまでの期間（ｔ１３Ｗ〜ｔ１４_1）が、初期化期間Ｄとなる。なお、放電期間Ｃと初期化期間Ｄとを合わせて、駆動トランジスタ１２１のゲート電位Ｖｇとソース電位Ｖｓを初期化する閾値補正準備期間とも称する。
【０３１４】
次に、書込駆動パルスWSをアクティブＨにしたままで、電源供給線１０５DSL に与える電源駆動パルスDSL を第１電位Ｖcc_Hに切り替える（ｔ１４_1）。駆動走査部１０５は、それ以降は、次のフレーム（あるいはフィールド）の処理まで、電源供給線１０５DSL の電位を第１電位Ｖcc_Hに保持しておく。これにより、ドレイン電流が保持容量１２０に流れ込み、駆動トランジスタ１２１の閾値電圧Ｖthを補正（キャンセル）する閾値補正期間Ｅに入る。この閾値補正期間Ｅは、書込駆動パルスWSがインアクティブＬにされるタイミング（ｔ１５Ｗ）まで継続する。
【０３１５】
タイミング（ｔ１４_1）以降の閾値補正期間Ｅでは、電源供給線１０５DSL の電位が低電位側の第２電位Ｖcc_Lから高電位側の第１電位Ｖcc_Hに遷移することで、駆動トランジスタ１２１のソース電位Ｖｓが上昇を開始する。すなわち、駆動トランジスタ１２１のゲート端Ｇは映像信号Ｖsig の基準電位Ｖｏに保持されており、駆動トランジスタ１２１のソース端Ｓの電位Ｖｓが上昇して駆動トランジスタ１２１がカットオフするまでドレイン電流が流れようとする。カットオフすると駆動トランジスタ１２１のソース電位Ｖｓは“Ｖｏ−Ｖth”となる。
【０３１６】
なお、閾値補正期間Ｅでは、ドレイン電流が専ら保持容量１２０側（Ｃｓ＜＜Ｃel時）に流れ、有機ＥＬ素子１２７側には流れないようにするため、有機ＥＬ素子１２７がカットオフとなるように共通接地配線cathの電位Ｖcathを設定しておく。有機ＥＬ素子１２７の等価回路はダイオードと寄生容量Ｃelの並列回路で表されるため、“Ｖel≦Ｖcath＋ＶthEL”である限り、つまり、有機ＥＬ素子１２７のリーク電流が駆動トランジスタ１２１に流れる電流よりもかなり小さい限り、駆動トランジスタ１２１の電流は保持容量１２０と寄生容量Ｃelを充電するために使われる。
【０３１７】
この結果、駆動トランジスタ１２１を流れるドレイン電流の電流路が遮断されると、有機ＥＬ素子１２７のアノード端Ａの電圧ＶelつまりノードＮＤ１２１の電位は、時間とともに上昇してゆく。そして、ノードＮＤ１２１の電位（ソース電位Ｖｓ）とノードＮＤ１２２の電圧（ゲート電位Ｖｇ）との電位差がちょうど閾値電圧Ｖthとなったところで駆動トランジスタ１２１はオン状態からオフ状態となり、ドレイン電流は流れなくなり、閾値補正期間が終了する。つまり、一定時間経過後、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは閾値電圧Ｖthという値をとる。
【０３１８】
ここで、実際には、閾値電圧Ｖthに相当する電圧が、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間に接続された保持容量１２０に書き込まれることになる。しかしながら、閾値補正期間Ｅは、書込駆動パルスWSをアクティブＨにしたタイミング（ｔ１３Ｗ）（詳しくはその後に電源駆動パルスDSL を第１電位Ｖcc_Hに戻した時点ｔ１４）からインアクティブＬに戻すタイミング（ｔ１５Ｗ）までであり、この期間が十分に確保されていないときには、それ以前に終了してしまうこととなる。この問題を解消するには、閾値補正動作を複数回繰り返すのがよい。ここでは、そのタイミングについては図示を割愛する。
【０３１９】
次に、駆動走査部１０５は、１水平期間の後半部で、書込駆動パルスWSをインアクティブＬに切り替え（ｔ１５Ｗ）、さらに水平駆動部１０６は、映像信号線１０６HSの電位を基準電位Ｖｏから信号電位Ｖinに切り替える（ｔ１５Ｖ）。これにより、タイミングｔ１５Ｗ〜ｔ１５Ｖにおいては、映像信号線１０６HSが基準電位Ｖｏにある状態で、書込走査線１０４WSの電位（書込駆動パルスWS）はローレベルになる。この後、水平駆動部１０６により映像信号線１０６HSに映像信号Ｖsig の信号電位Ｖinを実際に供給して、書込駆動パルスWSをアクティブＨにする期間を、保持容量１２０への信号電位Ｖinの書込み期間（サンプリング期間とも称する）とする。この信号電位Ｖinは駆動トランジスタ１２１の閾値電圧Ｖthに足し込む形で保持される。
【０３２０】
この結果、駆動トランジスタ１２１の閾値電圧Ｖthの変動は常にキャンセルされる形となるので、閾値補正を行なっていることになる。この閾値補正によって、保持容量１２０に保持されるゲート・ソース間電圧Ｖgsは、“Ｖsig ＋Ｖth”＝“Ｖin＋Ｖth”となる。また、同時に、このサンプリング期間で移動度補正を実行する。すなわち、第３実施形態の画素回路Ｐにおける駆動タイミングにおいて、サンプリング期間は移動度補正期間を兼ねることとなる。
【０３２１】
具体的には、先ず、書込駆動パルスWSをインアクティブＬに切り替えた後（ｔ１５Ｗ）、さらに水平駆動部１０６は、映像信号線１０６HSの電位を基準電位Ｖｏから信号電位Ｖinに切り替える（ｔ１５Ｖ）。こうすることで、サンプリングトランジスタ１２５が非導通（オフ）状態とされた状態で、次のサンプリング動作および移動度補正動作の準備が完了する。次に書込駆動パルスWSをアクティブＨにするタイミング（ｔ１６_1）まで期間を書込み＆移動度補正準備期間Ｇと称する。
【０３２２】
次に、電源供給線１０５DSL の電位を第１電位Ｖcc_Hにし、かつ、映像信号線１０６HSの電位を信号電位Ｖinに保持したままで、書込走査部１０４は、書込駆動パルスWSをアクティブＨに切り替え（ｔ１６_1）、水平駆動部１０６が映像信号線１０６HSの電位を信号電位Ｖinから基準電位Ｖｏに切り替えるタイミング（ｔ１８_1）までの間での適当なタイミングで、つまり、映像信号線１０６HSが信号電位Ｖinにある時間帯での適当なとき、インアクティブＬに切り替える（ｔ１７_1）。この書込駆動パルスWSがアクティブＨにある期間（ｔ１６_1〜ｔ１７_1）を、サンプリング期間＆移動度補正期間Ｈと称する。これにより、駆動トランジスタ１２１のゲート電位Ｖｇが信号電位Ｖinにある状態でサンプリングトランジスタ１２５が導通（オン）状態となる。したがって、サンプリング期間＆移動度補正期間Ｈでは、駆動トランジスタ１２１のゲート端Ｇが映像信号Ｖsig の信号電位Ｖinに固定された状態で、駆動トランジスタ１２１に駆動電流Ｉdsが流れる。
【０３２３】
ここで、有機ＥＬ素子１２７の閾値電圧をＶthELとしたとき、“Ｖｏ−Ｖth＜ＶthEL”と設定しておくことで、有機ＥＬ素子１２７は、逆バイアス状態におかれ、カットオフ状態（ハイインピーダンス状態）にあるため、発光することはなく、また、ダイオード特性ではなく単純な容量特性を示すようになる。よって駆動トランジスタ１２１に流れるドレイン電流（駆動電流Ｉds）は保持容量１２０の容量値Ｃｓと有機ＥＬ素子１２７の寄生容量（等価容量）Ｃelの容量値Ｃelの両者を結合した容量“Ｃ＝Ｃｓ＋Ｃel”に書き込まれていく。これにより、駆動トランジスタ１２１のドレイン電流は有機ＥＬ素子１２７の寄生容量Ｃelに流れ込み充電を開始する。その結果、駆動トランジスタ１２１のソース電位Ｖｓは上昇していく。
【０３２４】
図２１Ｂのタイミングチャートでは、この上昇分をΔＶで表してある。この上昇分、すなわち移動度補正パラメータである負帰還量ΔＶは、閾値補正によって保持容量１２０に保持されるゲート・ソース間電圧“Ｖgs＝Ｖin＋Ｖth”から差し引かれることになり、“Ｖgs＝Ｖin−ΔＶ＋Ｖth”となるので、負帰還をかけたことになる。このとき、駆動トランジスタ１２１のソース電位Ｖｓは、ゲート電位Ｖｇ（＝Ｖin）から保持容量に保持される電圧“Ｖgs＝Ｖin−ΔＶ＋Ｖth”を差し引いた値“−Ｖth＋ΔＶ”となる。
【０３２５】
このようにして、第３実施形態の画素回路Ｐにおける駆動タイミングでは、サンプリング期間＆移動度補正期間Ｈ（ｔ１６〜ｔ１７）において、信号電位Ｖinのサンプリングと移動度μのばらつきを補正するための負帰還量ΔＶの調整が同時に行なわれる。書込走査部１０４は、書込駆動パルスWSのオン／オフ期間を調整することでサンプリング期間＆移動度補正期間Ｈの時間幅を調整可能であり、また映像信号Ｖsig の変化特性に傾斜を付けることもでき、保持容量１２０に対する駆動電流Ｉdsの負帰還量を最適化することができる。
【０３２６】
次に、書込走査部１０４は、映像信号線１０６HSの電位が信号電位Ｖinにある状態で、書込駆動パルスWSをインアクティブＬに切り替える（ｔ１７_1）。これにより、サンプリングトランジスタ１２５が非導通（オフ）状態となり発光期間Ｉに進む。水平駆動部１０６は、その後の適当な時点で映像信号線１０６HSへの映像信号Ｖsig の信号電位Ｖinの供給を停止して基準電位Ｖｏに戻す（ｔ１８_1）。この後、次のフレーム（もしくはフィールド）に移って、再び、閾値補正準備動作、閾値補正動作、移動度補正動作、および発光動作が繰り返される。
【０３２７】
この結果、駆動トランジスタ１２１のゲート端Ｇは映像信号線１０６HSから切り離される。駆動トランジスタ１２１のゲート端Ｇへの信号電位Ｖinの印加が解除されるので、駆動トランジスタ１２１のゲート電位Ｖｇは上昇可能となる。このとき、駆動トランジスタ１２１に流れる駆動電流Ｉdsは有機ＥＬ素子１２７に流れ、有機ＥＬ素子１２７のアノード電位は駆動電流Ｉdsに応じて上昇する。この上昇分をＶelとする。やがて、ソース電位Ｖｓの上昇に伴い、有機ＥＬ素子１２７の逆バイアス状態は解消されるので、駆動電流Ｉdsの流入により有機ＥＬ素子１２７は実際に発光を開始する。このときの有機ＥＬ素子１２７のアノード電位の上昇（Ｖel）は、駆動トランジスタ１２１のソース電位Ｖｓの上昇に他ならず、駆動トランジスタ１２１のソース電位Ｖｓは、“−Ｖth＋ΔＶ＋Ｖel”となる。
【０３２８】
駆動電流Ｉds対ゲート電圧Ｖgsの関係は、先の式（２）のように表すことができ、閾値電圧Ｖthの項がキャンセルされ、有機ＥＬ素子１２７に供給される駆動電流Ｉdsは駆動トランジスタ１２１の閾値電圧Ｖthに依存しない。基本的に駆動電流Ｉdsは映像信号Ｖsig の信号電位Ｖinによって決まる。換言すると、有機ＥＬ素子１２７は信号電位Ｖinに応じた輝度で発光することになる。
【０３２９】
その際、信号電位Ｖinは帰還量ΔＶで補正されており、この補正量ΔＶは式（２）の係数部に位置する移動度μの効果を打ち消すように働く。したがって、駆動電流Ｉdsは実質的に信号電位Ｖinのみに依存することになる。駆動電流Ｉdsは閾値電圧Ｖthに依存しないので、閾値電圧Ｖthが製造プロセスにより変動しても、ドレイン・ソース間の駆動電流Ｉdsは変動せず、有機ＥＬ素子１２７の発光輝度も変動しない。
【０３３０】
また、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量１２０による効果により、発光期間の最初でブートストラップ動作が行なわれ、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsを一定に維持したまま、駆動トランジスタ１２１のゲート電位Ｖｇおよびソース電位Ｖｓが上昇する。駆動トランジスタ１２１が定電流源として動作することから、有機ＥＬ素子１２７のＩ−Ｖ特性が経時変化し、これに伴って駆動トランジスタ１２１のソース電位Ｖｓが変化したとしても、保持容量１２０によって駆動トランジスタ１２１のゲート・ソース間電位Ｖgsが一定（≒Ｖin−ΔＶ＋Ｖth）に保たれるため、有機ＥＬ素子１２７に流れる電流は変わらず、したがって有機ＥＬ素子１２７の発光輝度も一定に保たれる。ブートストラップ動作により、有機ＥＬ素子１２７のＩ−Ｖ特性が経時的に変化しても、それに伴う輝度劣化のない画像表示が可能になる。
【０３３１】
＜改善手法：第６実施形態＞
図２２は、アニール処理時のばらつき要因に起因する表示画面上における輝度ばらつきを緩和し得るようにした駆動回路配置（レイアウト）の第６実施形態を示す図である。第６実施形態のレイアウトは、第３実施形態の画素回路Ｐでの適用例であり、移動度補正期間の開始タイミングと終了タイミングとを決定する出力回路４００を、ＥＬＡ照射長軸方向と同列に配置する点に特徴を有する。
【０３３２】
ここで、前述の説明から分かるように、第３実施形態の画素回路Ｐを駆動するタイミングでは、書込駆動パルスWSのアクティブＨ期間が、映像信号Ｖsig （信号電位Ｖin）のサンプリング期間となるだけでなく移動度補正期間にもなる。そのアクティブＨ期間のばらつきは第１あるいは第２実施形態の画素回路Ｐと同様に閾値補正効果や移動度補正効果のばらつき要因となる。したがって、第１あるいは第２実施形態の画素回路Ｐと同様に、書込走査部１０４の出力回路４００が供給する書込駆動パルスWSの波形鈍りが行ごとにばらつかないようにするべく、出力回路４００のバッファトランジスタの配置に関して、前述の改善手法の第１〜第５実施形態と同様の思想を適用するのが好ましいこととなる。
【０３３３】
ここで、第３実施形態の画素回路Ｐを駆動する場合、書込駆動パルスWS（もしくはNWS ）が供給されるサンプリングトランジスタ１２５がｎ型，ｐ型の何れであるかを問わず、書込駆動パルスWS（もしくはNWS ）用のｐ型トランジスタ４０２，４０４の何れがオンしオフするかで動作期間の開始タイミングと終了タイミングが規定されるので、図１３Ｂに示した駆動パルスパターンに適合したレイアウトを適用することになる。
【０３３４】
出力回路４００をｐ型トランジスタ４０２とｎ型トランジスタ４０４のインバータ構成にする場合、実際には、サンプリングトランジスタ１２５がｎ型であるのかｐ型であるのか、あるいは動作期間（移動度補正期間）の開始タイミングおよび終了タイミングを決定するのがサンプリングトランジスタ１２５がオンするときであるのかオフするときであるのかに関わらず、ｐ型トランジスタ４０２とｎ型トランジスタ４０４を、ＥＬＡ照射長軸方向と同列に配置することになる。これにより、書込駆動パルスWS（NWS ）の遷移特性を開始時と終了時とで同一にすることができ、行（段）ごとの移動度補正期間のばらつきを抑制することができる。サンプリングトランジスタ１２５の極性（ｎ型／ｐ型）や移動度補正期間の開始／終了の各タイミングを決定する出力回路４００のバッファトランジスタの極性（ｎ型／ｐ型）に関する場合分けは不要となる。
【０３３５】
第６実施形態のレイアウトの場合、ｐ型トランジスタ４０２およびｎ型トランジスタ５０４がＥＬＡ照射長軸方向と同列に配置されていればよく、その限りにおいて、配置順は任意である。したがって、たとえば、図２２に示す第１例のように、ｎ型トランジスタ４０４、ｐ型トランジスタ４０２の順で画素アレイ部１０２（画素回路Ｐ）に近づくように配置してもよいし、図示を割愛する第２例のように、ｐ型トランジスタ４０２、ｎ型トランジスタ４０４の順で画素アレイ部１０２（画素回路Ｐ）に近づくように配置してもよい。また、図２２では、各段の配置順を全て同じにしているが、図２２に示す第１例と図示を割愛する第２例の何れかを段ごとに任意に切り替える態様を採ってもよい。
【０３３６】
なお、図２１Ａに示した第３実施形態の２ＴＲ構成の画素回路Ｐにおいても、移動度補正期間を映像線信号電位の大きさに自動的に追従させてその最適化を図ることができる。この場合、図示を割愛するが、たとえば書込駆動パルスWSの立上がり時と立下がり時の双方について、書込駆動パルスWSの遷移状態（変化特性）に傾斜を持たせる。この場合、オン時やオフ時の遷移状態（変化特性）に傾斜を持つ書込駆動パルスWSを生成する書込駆動パルス生成部を設け、出力回路４００をトランスファーゲート構成のアナログスイッチにすればよい。そして、そのトランスファーゲート構成のアナログスイッチを構成するｐ型およびｎ型のＳＷトランジスタをＥＬＡ照射長軸方向と同列に配置すればよい。
【０３３７】
以上、本発明について実施形態を用いて説明したが、本発明の技術的範囲は前記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で前記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
【０３３８】
また、前記の実施形態は、クレーム（請求項）にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
【０３３９】
たとえば、前述の各実施形態では、図４に示した駆動タイミング例では、書込駆動パルスWSと走査駆動パルスNDS の位相差で決定される移動度補正期間が絶対的に短く、そのパルスタイミング（オン／オフのタイミングや変化特性）のばらつきが移動度補正の特性に大きく影響を与える点を考慮して、各走査線１０４WS，１０５DSに供給される書込駆動パルスWSおよび走査駆動パルスNDS を出力する出力回路４００，５００の特性ばらつきを低減可能なレイアウト例を説明したが、同様の思想は、他の機能目的に供される駆動パルスについても適用できる。
【０３４０】
また、前記の各実施形態では、５ＴＲ構成と２ＴＲ構成の各画素回路で、閾値補正や移動度補正を実現する駆動方式の場合におけるバッファトランジスタのレイアウト例について具体的に説明したが、閾値補正や移動度補正を実現する駆動方式を適用可能な画素回路としては、この他にも、たとえば５ＴＲ〜２ＴＲの中間に位置する４ＴＲ，３ＴＲ構成のものも考えられる。これらの場合においても、動作期間の開始と終了の各タイミングを決定するバッファトランジスタを、前記実施形態のように、ＥＬＡ照射長軸方向と同列に配置する仕組みを同様に適用することができる。
【０３４１】
また、バッファトランジスタをレーザ光照射の長軸方向に一列に並べて配置するようにする前述のレイアウト例では、対象となるバッファトランジスタを閾値補正や移動度補正に係わる垂直走査系のものとしたが、水平走査系のものを対象としてもよい。何れにしても、入力のビデオ信号を各信号線にサンプリングするためのパルス信号を出力するバッファトランジスタの内、駆動パルス波形の特性ばらつきの具合を揃える必要のあるものを対象とすればよいのである。
【図面の簡単な説明】
【０３４２】
【図１】本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。
【図１Ａ】本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図（カラー表示態様の場合）である。
【図２】有機ＥＬ表示装置を構成する画素回路の第１実施形態を示す図である。
【図３】有機ＥＬ素子や駆動トランジスタの動作点を説明する図である。
【図３Ａ】有機ＥＬ素子や駆動トランジスタの特性ばらつきが駆動電流に与える影響を説明する図である。
【図３Ｂ】有機ＥＬ素子や駆動トランジスタの特性ばらつきが駆動電流に与える影響を改善する手法の概念を説明する図（その１）である。
【図３Ｃ】有機ＥＬ素子や駆動トランジスタの特性ばらつきが駆動電流に与える影響を改善する手法の概念を説明する図（その１）である。
【図４】第１実施形態の画素回路の動作を説明するタイミングチャートである。
【図５】書込走査部と駆動走査部の出力回路の第１例を説明する図である。
【図６】移動度補正期間近傍の補正用パルスの波形鈍りの第１例を示す図である。
【図７】移動度補正期間と画素電流（駆動電流）との関係を示す特性図である。
【図８】波形鈍りのばらつきに起因する移動度補正期間ばらつきによる輝度ムラの一例を示す図である。
【図９】移動度補正期間近傍の補正用パルスの波形鈍りの第２例を示す図である。
【図１０】ＥＬＡ照射時の各回の照射強度ばらつきの一例を示す図である。
【図１１Ａ】動作期間を決定する条件を纏めた図（その１）である。
【図１１Ｂ】動作期間を決定する条件を纏めた図（その１）である。
【図１２】本実施形態の駆動回路配置に対する比較例を示す図である。
【図１３Ａ】本実施形態の駆動回路配置の第１基本例を示す図である。
【図１３Ｂ】本実施形態の駆動回路配置の第２基本例を示す図である。
【図１４】駆動回路配置の第１実施形態を示す図である。
【図１５Ａ】駆動回路配置の第２実施形態（第１例）を示す図である。
【図１５Ｂ】駆動回路配置の第２実施形態（第２例）を示す図である。
【図１６Ａ】有機ＥＬ表示装置を構成する画素回路の第２実施形態を示す図である。
【図１６Ｂ】第２実施形態の画素回路の動作を説明するタイミングチャートである。
【図１７Ａ】駆動回路配置の第３実施形態（第１例）を示す図である。
【図１７Ｂ】駆動回路配置の第３実施形態（第２例）を示す図である。
【図１８】書込走査部と駆動走査部の出力回路の第１例に対する変形例を説明する図である。
【図１８Ａ】駆動回路配置の第４実施形態（第１例）を示す図である。
【図１８Ｂ】駆動回路配置の第４実施形態（第２例）を示す図である。
【図１８Ｃ】駆動回路配置の第４実施形態（第３例）を示す図である。
【図１８Ｄ】駆動回路配置の第４実施形態（第４例）を示す図である。
【図１９】書込走査部と駆動走査部の出力回路の第２例を説明する図である。
【図２０Ａ】駆動回路配置の第５実施形態（第１例）を示す図である。
【図２０Ｂ】駆動回路配置の第５実施形態（第２例）を示す図である。
【図２０Ｃ】駆動回路配置の第５実施形態（第３例）を示す図である。
【図２１Ａ】本実施形態の画素回路の第３実施形態を示す図である。
【図２１Ｂ】第３実施形態の画素回路の動作を説明するタイミングチャートである。
【図２２】駆動回路配置の第６実施形態を示す図である。
【符号の説明】
【０３４３】
１…有機ＥＬ表示装置、１００…表示パネル部、１０１…基板、１０２…画素アレイ部、１０３…垂直駆動部、１０４…書込走査部、１０５…駆動走査部、１０６…水平駆動部、１１４…閾値＆移動度補正走査部、１１５…閾値＆移動度補正走査部、１２０…保持容量、１２１…駆動トランジスタ、１２２…発光制御トランジスタ、１２３…検知トランジスタ、１２４…検知トランジスタ、１２５…サンプリングトランジスタ、１２７…有機ＥＬ素子、１３０…ブートストラップ回路、１４０…閾値＆移動度補正回路、４００，５００…出力回路、４０２，５０２，６００Ｐ…ｐ型トランジスタ、４０４，５０４，６００Ｎ…ｎ型トランジスタ、４０３…アナログスイッチ、４０３Ｐ，４０３Ｎ…ＳＷトランジスタ、４０６…書込駆動パルス生成部、Ｐ…画素回路
【図１】
2008233123.tif 000007
【図１Ａ】
2008233123.tif 000008
【図２】
2008233123.tif 000009
【図３】
2008233123.tif 000010
【図３Ａ】
2008233123.tif 000011
【図３Ｂ】
2008233123.tif 000012
【図３Ｃ】
2008233123.tif 000013
【図４】
2008233123.tif 000014
【図５】
2008233123.tif 000015
【図６】
2008233123.tif 000016
【図７】
2008233123.tif 000017
【図８】
2008233123.tif 000018
【図９】
2008233123.tif 000019
【図１０】
2008233123.tif 000020
【図１１Ａ】
2008233123.tif 000021
【図１１Ｂ】
2008233123.tif 000022
【図１２】
2008233123.tif 000023
【図１３Ａ】
2008233123.tif 000024
【図１３Ｂ】
2008233123.tif 000025
【図１４】
2008233123.tif 000026
【図１５Ａ】
2008233123.tif 000027
【図１５Ｂ】
2008233123.tif 000028
【図１６Ａ】
2008233123.tif 000029
【図１６Ｂ】
2008233123.tif 000030
【図１７Ａ】
2008233123.tif 000031
【図１７Ｂ】
2008233123.tif 000032
【図１８】
2008233123.tif 000033
【図１８Ａ】
2008233123.tif 000034
【図１８Ｂ】
2008233123.tif 000035
【図１８Ｃ】
2008233123.tif 000036
【図１８Ｄ】
2008233123.tif 000037
【図１９】
2008233123.tif 000038
【図２０Ａ】
2008233123.tif 000039
【図２０Ｂ】
2008233123.tif 000040
【図２０Ｃ】
2008233123.tif 000041
【図２１Ａ】
2008233123.tif 000042
【図２１Ｂ】
2008233123.tif 000043
【図２２】
2008233123.tif 000044