(57)【要約】【課題】配線のばらつきを抑え、時定数を下げ、高速駆動を実現すると共に小型化が可能な反射型液晶表示装置及び液晶プロジェクターシステムを提供する。【解決手段】半導体基板５０上の回路と外部回路を半導体基板の裏面から半導体基板の厚さ方向に延伸して配置された貫通電極２７を介して接続する。また、半導体基板５０上に水平及び垂直シフトレジスタ１７、１８を含む周辺回路を形成し、周辺回路の電極は半導体基板の裏面から垂直に配置された貫通電極を介して外部回路と接続する。【選択図】図２
2008033126.tif 000002
【特許請求の範囲】
【請求項１】
少なくともスイッチ素子を含む画素回路を有する半導体基板と、対向基板とを液晶素子を挟んで貼り合せた反射型液晶表示装置において、前記半導体基板上の回路と外部回路を前記半導体基板の裏面から前記半導体基板の厚さ方向に延伸して配置された貫通電極を介して接続することを特徴とする反射型液晶表示装置。
【請求項２】
前記半導体基板上に水平及び垂直シフトレジスタを含む周辺回路が形成されており、前記周辺回路の電極は前記半導体基板の裏面から前記貫通電極を介して外部回路と接続されていることを特徴とする請求項１に記載の反射型液晶表示装置。
【請求項３】
前記半導体基板と対向基板は略同じ大きさであり、対向する２辺は前記半導体基板と対向基板で重なり、他方の対向する２辺は重ならないことを特徴とする請求項１又は２に記載の反射型液晶表示装置。
【請求項４】
前記半導体基板の裏面に裏面配線層を有することを特徴とする請求項１〜３のいずれか１項に記載の反射型液晶表示装置。
【請求項５】
前記液晶素子が注入されている前記半導体基板と対向基板とのギャップのばらつきがＰＶ（peak to valley）値として、±３％以内であることを特徴とする請求項１〜４のいずれか１項に記載の反射型液晶表示装置。
【請求項６】
前記貫通電極を有する前記半導体基板は、回路が形成されたウエハ状態で前記対向基板と貼り合わされていることを特徴とする請求項１〜５のいずれか１項に記載の反射型液晶表示装置。
【請求項７】
請求項１〜６のいずれか１項に記載の反射型液晶表示装置を１つ以上有することを特徴とする液晶プロジェクターシステム。 
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶を用いて画像や文字等を表示する反射型液晶表示装置及びそれを用いた液晶プロジェクターシステムに関するものである。
【背景技術】
【０００２】
今日、世の中はマルチメディア時代に入り、画像情報でコミュニケーションを図る機器の重要性が益々高まりつつある。中でも、液晶表示装置は薄型で消費電力が小さいため注目され、半導体にならぶ基幹産業にまで成長している。
【０００３】
液晶表示装置は、現在、画面サイズの大型化に伴い、製造装置が高価になるばかりでなく、大画面を駆動するためには、電気的に厳しい特性が要求される。このため、小型の液晶表示パネルを作製し、光学的に像を拡大して表示するプロジェクション（投影）方式が注目されている。これは、半導体の微細化に伴い、性能やコストが良くなるスケーリング則と同様に、サイズを小さくして、特性を向上させ、同時に低コスト化も図ることができるからである。
【０００４】
更に、液晶表示装置の特性向上の手法として、液晶パネルの裏面から電極を取る技術が知られている。これは、例えば、特許第２６４３０９８号公報に開示されている（特許文献１）。同公報のものは、基板に設けられた貫通孔上に形成された導体層を介して基板の第一の面上の液晶表示装置用画素アレイと上記基板の第二の面上の駆動素子とを電気的に接続するものである。
【０００５】
また、特開２００３−２０２５８２号公報にも同様の技術が提案されている（特許文献２）。同公報のものは、画素毎に配置された複数の画素電極と当該画素電極に接続する信号線が形成された第１基板と、共通電極が形成された第２基板とを有し、上記複数の画素電極と上記共通電極が対向するように配置されている。また、当該複数の画素電極と共通電極の間隙部に液晶が封入され、上記信号線が第１基板の表面に対して垂直に当該第１基板を貫通して形成された部分を含んでいる。
【０００６】
その他に特開平５−１９２７４号公報（特許文献３）、特開平５−１４２５６３号公報（特許文献４）、特開平５−２６５０２５号公報（特許文献５）、特開２００２−２４４１５２号公報（特許文献６）で提案されたものがある。いずれの提案も映像信号を外部から直接入力するものである。
【特許文献１】特許第２６４３０９８号公報
【特許文献２】特開２００３−２０２５８２号公報
【特許文献３】特開平５−１９２７４号公報
【特許文献４】特開平５−１４２５６３号公報
【特許文献５】特開平５−２６５０２５号公報
【特許文献６】特開２００２―２４４１５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記従来の技術においては、ＨＤ（High  Definition）テレビ対応或いはＳＸＧＡ以上の高画素数となって駆動周波数が高くなると、小型液晶表示パネルとはいえ、配線の引き回しによる影響が増加する。
【０００８】
例えば、入力チャンネル数を増やすことが必要になるため、ＰＡＤ数の増加と共にチップ面積の増加、外部部品の増加等微細化だけでは対応しきれない要因でコスト高となる課題がある。更に、システムの小型化、低コスト化のために半導体チップのみならず、液晶表示装置としての小型化の課題があった。
【０００９】
本発明の目的は、配線のばらつきを抑え、時定数を下げ、高速駆動を実現すると共に小型化が可能な反射型液晶表示装置及びそれを用いた液晶プロジェクターシステムを提供することにある。
【課題を解決するための手段】
【００１０】
本発明は、少なくともスイッチ素子を含む画素回路を有する半導体基板と、対向基板とを液晶素子を挟んで貼り合せた反射型液晶表示装置において、半導体基板上の回路と外部回路を半導体基板の裏面から半導体基板の厚さ方向に延伸して配置された貫通電極を介して接続する。
【００１１】
また、本発明は、半導体基板上に水平及び垂直シフトレジスタを含む周辺回路が形成されており、周辺回路の電極は半導体基板の裏面から半導体基板の厚さ方向に延伸して配置された貫通電極を介して外部回路と接続する。
【００１２】
また、本発明は、半導体基板と対向基板は同じ大きさであり、対向する２辺は半導体基板と対向基板で重なり、他方の対向する２辺は重ならないようにする。
【００１３】
また、本発明は、半導体基板の裏面に裏面配線層を有する。これにより、時定数を大きく下げることが可能となり、高画素化に対応できる。
【００１４】
また、本発明は、液晶素子が注入されている半導体基板と対向基板のギャップのばらつきがＰＶ値として±３％以内とする。これにより、ムラの少ない高品質な画像を得ることが可能となる。
【００１５】
また、本発明は、貫通電極を有する半導体基板が回路が形成されたウエハ状態で対向基板と貼り合わせる。これにより、低コストで反射型液晶表示装置を提供できる。
【００１６】
また、本発明は、上記反射型液晶表示装置を１枚以上使用して液晶プロジェクターシステムを構成する。これにより、小型で低価格な液晶プロジェクターシステムを提供することができる。 
【発明の効果】
【００１７】
本発明によれば、液晶表示装置の面積を小さくでき、且つ、線引き回しが少なく、時定数も小さい高速駆動の反射型液晶表示装置を得ることが可能となる。また、裏面に配線を用いることで、更に効果を上げることが出来る。更に、本発明の液晶表示装置を液晶プロジェクターシステムに用いることにより、小型で低コストの液晶プロジェクターを実現することが出来る。 
【発明を実施するための最良の形態】
【００１８】
次に、発明を実施するための最良の形態について図面を参照して詳細に説明する。本発明は液晶表示装置、特に、スイッチング素子及び反射電極を有する半導体基板と、対向基板と、それらの間に配置された液晶とを有するＬＣＯＳと呼ばれる反射型液晶表示装置に関するものである。
【００１９】
そして、本発明は、画素領域の周辺領域のでの配線抵抗、そのばらつき及びそれによる信号への悪影響や、外部入力端子数の増大に伴う画素領域面積への影響やチップサイズの増大といった問題を解決するものである。そのため、本発明は、半導体基板の裏面に引き出された電極によって外部回路と半導体基板内のスイッチング素子を接続することを特徴とするものである。
【００２０】
図１は本発明に係る液晶表示装置の一実施形態を示す回路図である。図中１、２は信号線、３〜６は画素部のスイッチングトランジスタ、７〜１０は液晶、１１〜１４は保持容量である。各画素部は行方向と列方向に二次元に配列されている。
【００２１】
また、１５、１６は駆動線（走査線）、１７は水平走査シフトレジスタ、１８は垂直走査シフトレジスタ、１９はビデオ線、２０、２１はビデオ線１９からの信号を信号線へサンプリングするサンプリングスイッチを示す。
【００２２】
なお、図1では簡単のため２×２の画素部を示しているが、実際にはそれ以上の画素部がマトリクス状に配置されている。
【００２３】
次に、動作を簡単に説明する。まず、垂直走査シフトレジスタ１８から駆動線１５にスイッチトランジスタ３，４をオン状態にすべく信号が入力される。このオン状態時に水平走査シフトレジスタ１７が順次動作し、まず、サンプリングスイッチ２０がオンして、信号線１にビデオ線１９からの信号が書き込まれる。
【００２４】
その時、スイッチングトランジスタ３を通して保持容量１１に電荷が蓄積され、液晶７に電圧が印加される。次いで、サンプリングスイッチ２０がオフした後、サンプリングスイッチ２１がオンし、ビデオ線１９からの信号が信号線２に書き込まれる。その時、スイッチングトランジスタ４を通して電荷が保持容量１２に蓄積される。
【００２５】
このシーケンスで列方向に順次信号が書き込まれる。１列全て書き込まれた後、駆動線１５がオフし、今度は垂直走査シフトレジスタ１８から駆動線１６にスイッチングトランジスタ５，６をオン状態にすべく信号が入力される。その後、同様にビデオ線１９からの信号が順次２列目の画素部に書き込まれる。全ての液晶パネルに書き込んだ後、この動作を繰り返し行う。
【００２６】
ここで、画素数が増加し、例えば、ＳＸＧＡだと、１２８０×１０２４で１３１万画素となり、１２０Ｈｚで動作すると、１画素当たりの書き込み時間は６ｎｓとなるため、１６０ＭＨｚの高速駆動が必要になる。従って、チャネル数を、例えば、４分割並列書き込みにして４０ＭＨｚ程度の駆動周波数にするのが一般的である。
【００２７】
図２は本発明に係る電極取り出し部の構造を示す断面図である。なお、図２においては半導体基板上に図１の画素部の回路、水平走査シフトレジスタ回路１７、垂直走査シフトレジスタ回路１８、サンプリングスイッチ等が配置されているが、半導体基板に外部回路からの信号を入出力するための電極構造を示すものである。
【００２８】
図中５０は半導体基板（単結晶シリコン回路基板）であり、画素部（スイッチングトランジスタや保持容量）、水平走査シフトレジスタ回路１７、垂直走査シフトレジスタ回路１８、サンプリングスイッチ等が配置されている。
【００２９】
ここで、電極には水平走査シフトレジスタ１７、垂直走査シフトレジスタ１８を動作させるためのクロックを入力する電極、ビデオ線１９への入力のための電極、更には他のロジック系の入力等のための電極がある。
【００３０】
画素数の増加と共に画素駆動周波数が増加するため、チャンネル数を分割し、並列駆動を行うことが必要で、一般にビデオ線の数は増加する。半導体基板５０の裏面には、ＡＬ電極２２が配置されている。
【００３１】
また、半導体基板５０には基板面とほぼ垂直に、半導体基板５０の裏面から半導体基板の厚さ方向に延伸して貫通孔が設けられ、その貫通孔内にＡＬ電極２２と接してシードメタル２４が配置されている。シードメタル２４は貫通電極配線２５に接続されている。このようにＡＬ電極２２はシードメタル２４を介して貫通電極配線２５に電気的に接続されている。
【００３２】
ここで、ＡＬ電極２２、シードメタル２４及びその内部に配されたメッキ処理等による貫通電極配線２５を合わせて貫通電極という。
【００３３】
従って、半導体基板５０上の回路と外部回路との信号の入出力はＡＬ電極２２、シードメタル２４、貫通電極配線２５を介して行う。なお、２３は絶縁膜、５１は半導体基板５０と後述する対向基板（ガラス基板）との間に配置された液晶素子を示す。また、ＡＬ電極２２には、上述のように半導体基板５０上の各シフトレジスタやビデオ線等に外部から信号を入力するための電極がある。
【００３４】
本発明においては半導体基板の裏面から電極を取ることで、任意の位置から電極を取り出せ、配線の引き回しを極力抑えることが可能となる。更に、ＰＡＤによる位置の制約がなくなるため、ビデオ線間の時定数の違いやシフトレジスタ回路等に入力するクロックの時定数の違いを抑制できるようなレイアウトが可能となる。
【００３５】
ここでは、ビデオ線１９の取り出し電極とビデオ線１９の長さ及び上下に配するシフトレジスタ１８、１９のクロックの取り出し電極から回路のゲートまでの距離を同じにレイアウトしている。
【００３６】
次に、本発明に係る反射型液晶表示装置の作製方法を図７を用いて簡単に説明する。まず、ｎ形シリコン半導体基板を部分熱酸化し、ＬＯＣＯＳ（Local Oxdation  of silicon） 酸化膜１０３１を形成する。次いで、ＬＯＣＯＳをマスクとしてボロンをドーズ量１０12ｃｍ−２程度イオン注入し、ｐ形不純物領域であるＰ型ウエル１０３２を形成する（図７（ａ））。この基板を再度熱酸化し、酸化膜厚６００オングストロームのゲート酸化膜を形成する。
【００３７】
また、リンを１０20ｃｍ−３程度ドープしたｎ形ポリシリコンからなるゲート電極１０３３を形成した後、基板全面にリンをドーズ量１０12ｃｍ−２程度イオン注入し、不純物濃度１０16ｃｍ−３程度のｎ形不純物領域であるｎ型低濃度ドレイン１０３４を形成する（図７（ｂ））。
【００３８】
引き続いて、パターニングされたフォトレジストをマスクとして、リンをドーズ量１０15ｃｍ−２オン注入し、不純物濃度１０19ｃｍ−３ソース、ドレイン領域１０３５を形成し、ＮＭＯＳトランジスタを形成する（図７（ｃ））。
【００３９】
同様にＰＭＯＳトランジスタを形成する（不図示）。その後、基板全面に層間膜を形成する。層間膜にはＰＳＧ（Phospho-silicate  Glass）やＮＳＧ（Nondope Silicate Glass）／ＢＰＳＧ（Boro-Phospho-Silicate Glass）やＴＥＯＳ（Tetraetoxy-Silane）等を用いることが可能である。ソース、ドレイン領域の直上にコンタクトホールをパターニングし、スパッタリング等によりＡｌを蒸着した後パターニングし、Ａｌ電極１０３６を形成する（図７（ｄ））。
【００４０】
このＡｌ電極と、ソース、ドレイン領域とのオーミックコンタクト特性を向上させるために、Ｔｉ／ＴｉＮ等のバリアメタルを、Ａｌ電極とソース、ドレイン領域との間に形成するのが望ましい。その後、更に層間絶縁膜を形成し、遮光膜である金属膜を形成する。パターニング後、更に層間膜を形成し、ビアホールを開ける。
【００４１】
次いで、Ｗでビアホールを埋めた後に画素電極層１０３７を形成する。この画素電極としては、Ａｌ，Ｔｉ，Ｔａ，Ｗ等の金属膜、或いはこれら金属の化合物膜を用いる（図７（ｅ）)。
【００４２】
次に、電極を取り出すために、半導体チップ回路面にあるパッド電極直下に外形がパッド電極より小さいレジスト開口部を設け、その後、ＩＣＰ−ＲＩＥ（Inductive Coupled Plasma-Reactive  Ion Etching）でシリコンをほぼ垂直にエッチングする。更に、貫通孔側壁にはPlasma−ＣＶＤ法で絶縁膜（Ｐ−ＳｉＯ）を形成し、パッド電極直下に同時に形成された絶縁膜をドライエッチングで除去する(図７（ｆ）)。
【００４３】
その後、スパッタ法でシードメタルであるＴａ／ＴＮ／Ｃｕをチップ裏面と貫通孔内に形成し、更に電極として残さない部分にレジストを残すパターニングを行う。更に、レジスト開口部のシードメタルにメッキ処理を行い、パッド電極裏面と貫通孔側壁に貫通電極を形成する。最後に、レジスト剥離、シードメタルエッチングを行う(図７（ｇ）)。
【００４４】
本実施形態では、Ｐ−ＣＶＤ法で絶縁膜としてＰ−ＳｉＯを形成したが、形成方法、膜質は限定されない。また、スパッタ法でシードメタルとしてＴａ／ＴＮ／Ｃｕを形成したが、形成方法、材質は限定されない。
【００４５】
更に、ＩＣＰ−ＲＩＥでシリコンをエッチングしたが、エッチング方法はこれに限定されない。また、メッキ処理はＣｕメッキ後、Ｎｉ／Ａｕメッキの３層構成で行ったが、材質、積総数等は限定されないことは言うまでもない。
【００４６】
上記工程により作製した半導体基板の表面に更に無機配向膜を形成し、スペーサ入りのシール材を各チップ上に描画する。その後、半導体基板をウエハ状態でＩＴＯ共通電極、配向膜を積層したガラス基板（対向基板）と貼り合わせる。ＩＴＯ共通電極は液晶素子を駆動するための電位を印加する電極である。
【００４７】
図３は半導体基板をウエハ状態でガラス基板と貼り合わせた状態を示す図である。図３に示すようにウエハ５２とガラス基板（対向基板）５３を、対向する２辺をオンライン、残りの対向する辺を１ｍｍずらしてダイシングした後、その間隙に液晶を注入して液晶素子とする。その後、下地基板５４と接続する。
【００４８】
また、５５はＩＴＯ共通電極であり、ＩＴＯ共通電極５５の電位は導電部材（ＩＴＯ電位取り出し部）２６によりウエハ５２とずらしたガラス基板５３の１辺から取り出す。２７は図２で説明した貫通電極、２８は引き出し配線を示す。引き出し配線２８は図２の貫通電極配線２５に接続されている。５６はスペーサを示す。この反射型液晶装置を３枚用いて液晶プロジェクターシステムを作製する。
【００４９】
次に、図４を用いて本発明の液晶プロジェクターシステムについて説明する。図４は液晶プロジェクター用光学システムの一例を示す。図中１０１はランプ、１０２はリフレクター、１０３はロッドインテグレーター、１０４はコリメーターレンズ、１０５は偏光変換部、１０６はリレーレンズである。
【００５０】
また、１０７はダイクロイックミラー 、１０８は偏光ビームスプリッター、１０９はクロスプリズム、１１０は液晶パネル、１１１は投影レンズ、１１２は全反射ミラーである。液晶パネル１１０は上述のような本発明に係る反射型液晶表示装置に対応し、３枚の液晶パネルが用いられている。
【００５１】
ランプ１０１から出た光束はリフレクター１０２で反射され、インテグレーター１０３の入口に集光される。リフレクター１０２は楕円リフレクターであり、発光部及びインテグレーター１０３の入口にその焦点が存在する。インテグレーター１０３に入射した光束はインテグレーター１０３の内部で０〜数回反射を繰り返し、インテグレーター１０３の出口で２次光源像を形成する。２次光源形成法としては、フライアイを用いた方法もあるが、ここでは詳細な説明は省略する。
【００５２】
２次光源からの光束はコリメーターレンズ１０４を通っておおむね平行光とされ、偏光変換部１０５に入射する。偏光変換部は小さな偏光ビームスプリッター（PBS）の集合体であり、例えばS波成分は通過するが、Ｐ波成分は反射してしまう構造になっている。従って、Ｐ波成分は９０°に反射した後再びPBSで９０°に反射し出射方向がそろえられる。その出口にλ／２板を設置することでP波成分はＳ波成分となり、全てがＳ波となってリレーレンズ１０６に入射する。
【００５３】
この光束はリレーレンズ１０６により液晶パネル１１０に集光されるが、その間に色分解ダイクロイックミラー、偏光板（不図示）、偏光ビームスプリッター１０８、クロスプリズム１０９等で色分解系が構成される。そして、Ｓ波がそれぞれ３枚の液晶パネル１１０に入射する。
【００５４】
液晶パネル１１０では液晶シャッター（図示せず）が映像に合わせて画素毎に電圧を制御し、液晶の作用によりＳ波を楕円偏光（もしくは直線偏光）に変調する。また、偏光ビームスプリッター１０８でＰ波成分を透過させ、クロスプリズム１０９で色合成した後、投影レンズ１１１から投影する形態が一般的である。
【００５５】
本発明の反射型液晶表示装置は、裏面からの電極取出しによりＰＡＤによる位置の制約がなくなるため、ビデオ線間の時定数の違いやクロックの時定数の違いを抑制出来、良質な画像が得られる。更に、チップサイズが小さく、且つ、液晶パネル１１０は偏光ビームスプリッター１０８に近接しており、ワイアボンディングによる領域が無いため、コンパクトな液晶プロジェクターを作製できる。また、フレキも使用していないので、迷光等の問題も少なく、良質な特性が得られる。
【００５６】
なお、本実施形態では、シリコン回路基板とガラス基板を片側だけずらした形で貼り合わせて作製したが、本発明は、これに限ることなく、全てオンラインで形成することも可能である。この時、ＩＴＯ電極はシリコン基板に落としてから取ること等の方法が可能である。また、シリコン基板とガラス基板の両者の大きさが異なっていても上記効果が得られることは言うまでもない。
【００５７】
図５は本発明に係る液晶プロジェクター装置に用いる液晶パネルの裏面の配線を示す図である。グランドライン３０、３１、３２、３３を裏面の低インピーダンス配線で形成する。更に、アナログの電源ライン３４、３５及びデジタルの電源ライン３６、３７も裏面で接続している。この構成では、電源が強固に固定されるため、更に安定な画像を供給することが出来る。
【００５８】
図６は本発明に係る反射型液晶表示装置を示す平面図である。図中４０はシール部であり、表示領域４１の外部領域でガラス基板とシリコン単結晶回路基板をスペーサー入りのシール材４０で接続している。外部ドライバーとの接続部が表面にないため、このシール領域を大きく取ることが可能であり、液晶のギャップを精密に制御することが可能となる。ガラス基板は研磨して平坦性を向上させて作製する。ギャップ３μｍに対して、±０．０８μｍが達成できる。
【図面の簡単な説明】
【００５９】
【図１】本発明に係る反射型液晶表示装置の一実施形態を示す回路図である。
【図２】本発明に係る反射型液晶表示装置の取り出し電極を示す断面図である。
【図３】本発明に係る反射型液晶表示装置の説明図である。
【図４】本発明に係る反射型液晶表示装置を用いた液晶プロジェクターシステムの一実施形態を示す構成図である。
【図５】本発明に係る反射型液晶表示装置の裏面配線を示す概略図である。
【図６】本発明に係る反射型液晶表示装置の平面図である。
【図７】本発明に係る反射型液晶表示装置の製造方法を示す概略図である。
【符号の説明】
【００６０】
２２  ＡＬ電極
２３  絶縁膜
２４  シードメタル
２５  貫通電極配線
２６  ＩＴＯ電位取り出し部（導電部材）
２７  貫通電極
２８  引き出し配線
３０〜３３  グランドライン
３４、３５  アナログの電源
３６、３７  デジタルの電源
４０  シール部
４１  表示領域
５０  半導体基板
５１  液晶素子
５２  ウエハ
５３  ガラス基板
５４  下地基板
５５  ＩＴＯ共通電極
５６  スペーサ
【図１】
2008033126.tif 000003
【図２】
2008033126.tif 000004
【図３】
2008033126.tif 000005
【図４】
2008033126.tif 000006
【図５】
2008033126.tif 000007
【図６】
2008033126.tif 000008
【図７】
2008033126.tif 000009