(57)【要約】【課題】フレキシブル基板上の配線本数の増加を抑制し、ノイズがアナログ制御信号へ与える影響を減少させる。【解決手段】クロック及び記録データを与えられスイッチング制御信号６２３を出力するライトストラテジ回路６０３、独立して駆動電流値が設定されスイッチング制御信号を与えられて記録電流波形又は再生電流波形を出力するドライバ６１６〜６１９、レーザダイオード６２４のパワー設定値を与えられて格納するレジスタ６０５〜６０８、パワー設定値をアナログパワー設定値信号に変換して出力するＤＡＣ６０９〜６１１、パワーモニタ信号を与えられ記録データに連動してモニタ信号を出力するサンプルホールド回路、モニタ信号とアナログパワー設定値信号とに基づいて駆動電流値を決定して電流ドライバに出力するパワー制御回路６１３〜６１５とを備える。【選択図】図１
2008310893.tif 000002
【特許請求の範囲】
【請求項１】
クロック及び記録データを与えられ、スイッチング制御信号を出力する波形生成回路と、
それぞれ独立して駆動電流値が設定され、    前記スイッチング制御信号を与えられ、オン／オフを制御されて記録電流波形又は再生電流波形を出力する複数の電流ドライバと、
前記電流ドライバと同数設けられ、レーザダイオードのパワー設定値を与えられて格納するパワー設定用レジスタと、
前記パワー設定用レジスタと同数設けられ、前記パワー設定用レジスタからそれぞれ出力された前記パワー設定値をアナログパワー設定値信号に変換して出力するディジタル／アナログ変換回路と、
前記レーザダイオードの発光パワーをモニタしたパワーモニタ信号を与えられ、前記記録データに連動してサンプリング又はホールドを行ってモニタ信号を出力するサンプルホールド回路と、
前記電流ドライバと同数設けられ、前記サンプルホールド回路から出力された前記モニタ信号と前記ディジタル／アナログ変換回路から出力された前記アナログパワー設定値信号とに基づいて、対応する前記電流ドライバの前記駆動電流値を決定してこの電流ドライバに出力するパワー制御回路と、
を備えることを特徴とするレーザドライバ回路。
【請求項２】
前記波形生成回路は、前記記録データに基づいて第１、第２のスイッチング制御信号をさらに出力し、
前記パワー制御回路はそれぞれ、
一方の端子が接続端子に接続されたコンデンサと、
前記接続端子に一方の端子が接続され、前記第１のスイッチング制御信号によりオン／オフが制御される第１のアナログスイッチと、
前記接続端子に一方の端子が接続され、前記第２のスイッチング制御信号によりオン／オフが制御される第２のアナログスイッチと、
前記第１のアナログスイッチの他方の端子に出力端子が接続され、前記サンプルホールド回路によりサンプルホールドされた前記パワーモニタ信号の値と、前記アナログパワー設定値信号の値とを比較した結果に基づいて、前記第１のアナログスイッチを介して前記コンデンサに充放電を行う比較アンプと、
前記第２のアナログスイッチの他方の端子に出力端子が接続され、初期値電流設定値を与えられ、前記接続端子の電圧が前記初期値電流設定値に対応した電圧となるように、前記第２のアナログスイッチを介して前記コンデンサに充放電を行うアンプとを有し、
前記第１、第２のアナログスイッチのオン／オフが前記第１、第２のスイッチング制御信号により制御されることにより、前記接続端子の電圧が所定電圧に到達するまで充電するチャージモードと、前記接続端子の電圧を保持するホールドモードと、前記パワーモニタ信号の値が前記アナログパワー設定値信号の値に一致するように前記コンデンサの充電放電を行う制御モードとが切り換わり、前記接続端子の電圧に基づいて、前記電流ドライバの前記駆動電流値が決定されることを特徴とする請求項１記載のレーザドライバ回路。
【請求項３】
前記サンプルホールド回路によりサンプルホールドされた前記パワーモニタ信号を与えられてアナログ／ディジタル変換し、ディジタルパワーモニタ信号を出力するアナログ／ディジタル変換回路と、
前記ディジタルパワーモニタ信号をシリアルデータの形態で外部に出力するシリアルインタフェース回路とをさらに備えることを特徴とする請求項１又は２記載のレーザドライバ回路。
【請求項４】
前記スイッチング制御信号が前記電流ドライバのオン／オフを切り換えるタイミングに基づいて、外部から与えられた記録／再生切り換え信号を所定の遅延量だけ遅延した状態切り換え信号を、前記第１、第２の制御信号として出力する記録／再生切り換えタイミング回路をさらに備え、
前記第１、第２のアナログスイッチが、この第１、第２の制御信号に基づいてオン／オフが制御されることを特徴とする請求項１乃至３のいずれかに記載のレーザドライバ回路。
【請求項５】
クロック及び記録データを与えられ、スイッチング制御信号を出力する波形生成回路と、
それぞれ独立して駆動電流値が設定され、前記スイッチング制御信号を与えられ、オン／オフを制御されて記録電流波形又は再生電流波形を出力する複数の電流ドライバと、
前記電流ドライバと同数設けられ、レーザダイオードのパワー設定値を与えられて格納するパワー設定用レジスタと、
前記パワー設定用レジスタと同数設けられ、前記パワー設定用レジスタからそれぞれ出力された前記パワー設定値をアナログパワー設定値信号に変換し、前記駆動電流値として対応する前記電流ドライバに出力するディジタル／アナログ変換回路と、
前記レーザダイオードの発光パワーをモニタしたパワーモニタ信号を与えられ、ディジタルモニタ信号に変換して外部に出力するアナログ／ディジタル変換回路と、
前記ディジタルモニタ信号に基づいて、前記電流ドライバのそれぞれの前記駆動電流値を決定し、前記パワー設定値を前記パワー設定用レジスタに出力するコントローラと、
を備えることを特徴とする光ディスク装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レーザドライバ回路及び光ディスク装置に関する。
【背景技術】
【０００２】
ＣＤ−Ｒ／ＲＷや記録型ＤＶＤ装置において、光ディスク媒体への情報の記録は、対物レンズによって光ディスクの記録層に集光されたレーザ光を強度変調することで実現される。
【０００３】
一般に、強度の高いレーザ光が照射された領域がマークと称される領域に、強度の低いレーザ光が照射された領域がスペースと称される領域になり、この２つの領域の光学的な特性差によって２値情報として記録される。
【０００４】
強度変調された発光波形は、記録クロックを基準とし、そこからある一定時間だけずれた複数のパルスから構成されるマルチパルスと称される波形を有している。この波形は、「０」、「１」から成る入力データパターンそのものではなく、複雑に波形生成処理された波形であり、ストラテジ波形と呼されている。
【０００５】
またストラテジ処理の際に、パターン対応記録補償と称される処理を行う場合には、記録マークの高精度化のため、入力データパターン、即ち記録するマークの長さとその前後のスペースの長さの組み合わせに依存して、マルチパルスを構成する先頭パルスと最後尾パルスのエッジ位置をリアルタイムに微小時間だけシフトさせている。
【０００６】
ここで、多くの記録型光ディスク装置では、記録波形生成処理機能、即ちストラテジ機能を有する回路はメイン基板側に配置されており、波形生成処理後の駆動波形を、メイン基板からフレキシブル基板を介してピックアップヘッド（以下、ＰＵＨと称する）に設けられたレーザドライバ回路に伝送して、記録を行っていた。
【０００７】
しかしながら、記録スピードの高速化が進むと、ライトストラテジ波形をメイン基板からフレキシブル基板を介して伝送する際に信号劣化が生じ、またフレキシブル基板から高周波成分の不要輻射を受けることがある。そこで、このような現象を避けるため、例えば後述する特許文献１に記載されたように、記録波形生成処理前の記録データをＰＵＨ側に伝送し、ＰＵＨ側に設けられたレーザドライバ回路に記録波形生成機能を有する回路を搭載する構成に移行しつつある。
【０００８】
記録波形処理では、一般的にＮＲＺＩ形式の記録データ（記録マーク長とスペース長の長さ分の信号「１」及び「０」が交互に現れる）を記録クロックに同期してシリアル転送し、その記録データの入力データパターンを検出する。そして、検出したパターンに応じて、予めメモリに記憶しておいた基準クロックからのエッジシフト位置を呼び出して、リアルタイムにマルチパルスのパルスエッジ位置を変化させることで実現している。
【０００９】
また、ストラテジ機能をレーザドライバ回路に内蔵することに伴い、あわせてレーザドライバ回路に、外部から入力されたクロックを逓倍して出力するＰＬＬ回路を内蔵することで、回路内でクロック信号を逓倍し入力クロック信号の周波数を低くすることができる。
【００１０】
ところで、安定してデータの記録及び再生を行うためには、常に一定のレーザパワーが得られる必要がある。しかし、レーザの電流―出力パワー特性（以下、Ｉ−Ｌ特性と称する）は温度依存性を有しており、周囲の温度条件、記録中のレーザ自体の発熱増加、ＰＵＨ周辺のＩＣ類の発熱によって、同一の電流でも温度上昇により出力パワーが低下するという、いわゆるＩＬシフトと称される現象が発生する。
【００１１】
即ち、ある温度Temp１におけるＩ−Ｌ特性が、レーザ閾値電流Ｉth１を有し、さらに電流の変化／発光パワーの傾きがαという特性であったとする。温度がTemp２と上昇すると、レーザ閾値電流がＩth２にシフトし、さらに傾きがβへと変化することになる。
【００１２】
このような影響を排除するために、レーザ発光の一部を光学的に分岐し、出力パワーを直接モニタして、モニタ信号が常に一定になるようなフィードバック制御が必須であり、このような制御をオートパワーコントロール（以下、ＡＰＣと称する）と呼んでいる。
【００１３】
従来のライトストラテジ機能内蔵型レーザドライバ回路では、ストラテジ機能を内蔵したＰＵＨと、ＤＳＰ（Digital Signal Processor）を搭載したメイン基板との間のフィードバック制御により、ＡＰＣを行っている。
【００１４】
このような従来のライトストラテジ内蔵型レーザドライバ回路におけるＡＰＣ回路は、バイアス電流の変化／発光パワーの傾きとバイアス電流とをアナログ信号で制御していた。そして、メイン基板上に搭載されたＤＳＰ、コントローラ、ＡＰＣ回路と、ＰＵＨ側に搭載されたレーザドライバ回路（Laser Diode Driver 以下、ＬＤＤと称する）が、フレキシブル基板を介して電気的に接続されていた。
【００１５】
このような、従来のレーザドライバ回路には以下の問題があった。メイン基板側からフレキシブル基板を介してＡＰＣ回路から出力されたアナログ制御信号がＰＵＨに送られてレーザダイオードの制御が行われる。逆に、ＰＵＨ側からレーザダイオードの発光強度を示すアナログ信号としてのパワーモニタ値がメイン基板側に送られる。
【００１６】
このために、フレキシブル基板上に制御信号用の配線が多数必要となり、配線本数が多くなるという問題があった。また、上述のアナログ制御信号用の配線周辺には、記録モード時におけるクロックや記録データ等を送信する信号線が近接して配置されており、アナログ制御信号が外乱ノイズの影響を受けて回路動作に支障を与えるという問題があった。
【特許文献１】特開平２００１−２９１２６１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
本発明は、フレキシブル基板上の配線本数の増加を抑制し、かつアナログ制御信号へのノイズの影響を減少することができるレーザダイオード回路及びそれを用いた光ディスク装置を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明の一態様によるレーザダイオード回路は、クロック及び記録データを与えられ、スイッチング制御信号を出力する波形生成回路と、それぞれ独立して駆動電流値が設定され、前記スイッチング制御信号を与えられ、オン／オフを制御されて記録電流波形又は再生電流波形を出力する複数の電流ドライバと、
前記電流ドライバと同数設けられ、レーザダイオードのパワー設定値を与えられて格納するパワー設定用レジスタと、前記パワー設定用レジスタと同数設けられ、前記パワー設定用レジスタからそれぞれ出力された前記パワー設定値をアナログパワー設定値信号に変換して出力するディジタル／アナログ変換回路と、前記レーザダイオードの発光パワーをモニタしたパワーモニタ信号を与えられ、前記記録データに連動してサンプリング又はホールドを行ってモニタ信号を出力するサンプルホールド回路と、前記電流ドライバと同数設けられ、前記サンプルホールド回路から出力された前記モニタ信号と前記ディジタル／アナログ変換回路から出力された前記アナログパワー設定値信号とに基づいて、対応する前記電流ドライバの前記駆動電流値を決定してこの電流ドライバに出力するパワー制御回路とを備えることを特徴とする。
【００１９】
本発明の一態様による光ディスク装置は、クロック及び記録データを与えられ、スイッチング制御信号を出力する波形生成回路と、それぞれ独立して駆動電流値が設定され、前記スイッチング制御信号を与えられ、オン／オフを制御されて記録電流波形又は再生電流波形を出力する複数の電流ドライバと、前記電流ドライバと同数設けられ、レーザダイオードのパワー設定値を与えられて格納するパワー設定用レジスタと、前記パワー設定用レジスタと同数設けられ、前記パワー設定用レジスタからそれぞれ出力された前記パワー設定値をアナログパワー設定値信号に変換し、前記駆動電流値として対応する前記電流ドライバに出力するディジタル／アナログ変換回路と、前記レーザダイオードの発光パワーをモニタしたパワーモニタ信号を与えられ、ディジタルモニタ信号に変換して外部に出力するアナログ／ディジタル変換回路と、前記ディジタルモニタ信号に基づいて、前記電流ドライバのそれぞれの前記駆動電流値を決定し、前記パワー設定値を前記パワー設定用レジスタに出力するコントローラとを備えることを特徴とする。
【発明の効果】
【００２０】
以上説明したように、本発明のレーザダイオード回路及び光ディスク装置によれば、フレキシブル基板上の配線本数の増加を抑制し、かつアナログ制御信号へのノイズの影響を減少することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態について図面を参照して説明する。
【００２２】
（１）実施の形態１
図１に、本発明の実施の形態１によるレーザドライバ回路及びレーザドライバ回路を含む光ディスク装置の構成を示す。
【００２３】
本実施の形態１では、図示されていないメイン基板上にＤＳＰ、コントローラ、ＡＰＣ回路が搭載されており、ＰＵＨ側に搭載されたＬＤＤ６０１が、フレキシブル基板を介して電気的に接続されている。そして、ＬＤＤ６０１にライトストラテジと称される記録又は再生波形生成機能を有するライトストラテジ回路６０３が内蔵されている。
【００２４】
ＬＤＤ６０１は、シリアルインタフェース回路ＳＩＦ６０２、ストラテジ設定用レジスタ６２７、ライトストラテジ回路６０３、外部から入力されたクロックを逓倍して内部の記録クロックを生成するための位相ロックドループ（以下、ＰＬＬという）回路６０４、レジスタ６０５〜６０８、発光パワー及び駆動電流を設定するためのディジタル／アナログ変換器ＤＡＣ６０９〜６１１及びＡＰＣ回路６１３〜６１５を有するＡＰＣブロック６９９、ＤＡＣ６１２、４チャネルの電流ドライバ回路であって、それぞれ独立して駆動電流値を設定することが可能なピークドライバ６１６、イレーズドライバ６１７、リードドライバ６１８及びボトムドライバ６１９、アナログ入力端子ＡＩＮ６２６、接続端子６２８〜６３０、切り換え端子６３１、レーザ駆動端子６３３を備えている。
【００２５】
アナログ入力端子ＡＩＮ６２６には、フォトダイオード回路（以下、ＰＤＩＣという）６２５から発光された光強度を検出したパワーモニタ信号がアナログ信号ＡＩＮとして入力される。接続端子６２８〜６３０には、それぞれ一端が接地された、ＡＰＣ帯域制御用の外付けコンデンサＣＢＷ１  ６２２、ＣＢＷ２  ６２１、ＣＢＷ３  ６２０の他端が接続されている。
【００２６】
切り換え端子６３１には、記録モード／再生モードを切り替えるための記録／再生切り換え信号ＲＷが入力される。レーザ駆動端子６３３には、カソード端子が接地されたレーザダイオード６２４のアノード端子が接続されている。
【００２７】
再生モード時には、リードドライバ６１８のみが常時オン状態で動作して直流電流が出力され、出力端子６３３を介してレーザダイオード６２４に供給される。
【００２８】
記録モード時には、リードドライバ６１８を除く、ピークドライバ６１６、イレーズドライバ６１７、ボトムドライバ６１９の３チャンネルの電流ドライバ回路が動作する。そして、メイン基板側から記録クロックＷＣＬＫを供給されたライトストラテジ回路６０３により、記録クロックＷＣＬＫに同期した高周波のオン／オフのスイッチングの組み合わせで電流加算されて、記録用電流波形が生成されて出力端子６３３から出力される。
【００２９】
尚、再生波形は、図２に示されるようにリードパワーと称される比較的光量が少ないＤＣ出力の光パワーに、高周波重畳と称されるレーザノイズ低減を目的とした変調が施された波形となっている。
【００３０】
記録モード時には、図３に示されるように、記録データＷＤＡＴＡ８０１に基づいて、記録クロックＷＣＬＫ８０１に同期したマルチパルスと称される電流駆動波形８０２が用いられる。この電流駆動波形８０２は、３つのピークレベル、イレーズレベル、ボトムレベルが組み合わせられて構成されている。
【００３１】
電流駆動波形８０２を生成するときのドライバ６１６〜６１９のオン／オフのスイッチングを切り換えるためのスイッチング制御信号は、図３におけるピーク信号８０４、イレーズ信号８０５、常時オン状態にあるボトム信号８０６を組み合わせられて生成される。尚、この例では３レベルの記録用電流駆動波形８０２について説明しているが、４レベル、５レベルでの記録波形を生成して用いてもよい。
【００３２】
ここで、図１に示された各ドライバ６１６〜６１９におけるオン／オフのスイッチングのタイミングを規定するスイッチング制御信号６２３は、波形生成処理を行うライトストラテジ回路６０３によって生成される。
【００３３】
ＳＩＦ６０２は、一般的な３線式（ＳＣＬＫ、ＳＤＡＴＡ、ＳＥＮ）で制御されるインタフェース回路であって、シリアルイネーブル信号ＳＥＮにより活性化され、シリアルクロック信号ＳＣＬＫに同期して、記録スピード、メディアのタイプに応じたシリアルデータＳＤＡＴＡがＳＩＦ６０２に入力され、最適な記録波形となるようにストラテジ設定用レジスタ６２７に記録波形の設定が行われる。
【００３４】
そしてＳＩＦ６０２は、発光パワー及び駆動電流値を設定するレジスタ６０５〜６０８にデータの設定を行う。ここで、レジスタ（Ｐ）６０５、レジスタ（Ｅ）６０６、レジスタ（Ｒ）６０７、レジスタ（Ｂ）６０８はそれぞれピークパワー、イレーズパワー、リードパワー、ボトムパワーを設定するためのレジスタである。
【００３５】
各レジスタ６０５〜６０８のうち、レジスタ６０５〜６０７の出力値は、それぞれＤＡＣ６０９〜６１１によってアナログ信号としてのパワー設定値（目標値）に変換される。また、図示されていないが、発光パワーや駆動電流値以外に、例えばＰＬＬの条件設定等、ＬＤＤ６０１内部の状態等について、同様にレジスタを設けて設定してもよい。尚、レジスタ６０８に認定されたボトムパワーは、ＡＰＣ回路を備えていないため目標値に変換されることなく、ＤＡＣ６１２により駆動電流値に直接変換される。
【００３６】
ライトストラテジ回路６０３において、ストラテジ設定用レジスタ６２７に設定された記録波形と、入力された記録データＷＤＡＴＡとに基づいて、各ドライバ６１６〜６１９のオン／オフをスイッチングするためのスイッチング制御信号６２３と、ＡＰＣ回路６１３〜６１５内における後述するサンプルホールド回路に入力するサンプルタイミング信号１０１３Ａと、スイッチのオン／オフをスイッチングするためのスイッチング制御信号１０１３Ｂとを生成して出力する。
【００３７】
各ドライバ６１６〜６１９の出力電流は電流加算されて、出力端子６３３から出力される。この出力によりレーザダイオード６２４が駆動され、駆動電流値に相当するパワーを有する光が発光してデータの記録が行われる。
【００３８】
レーザダイオード６２４から出力された光の一部は分岐されて、ＰＤＩＣ６２５に受光され、光から電気信号に変換されたパワーモニタ信号として出力される。この信号は、図３に示されるように、ＰＤＩＣ６２５が有する応答特性のためにエッジが鈍っており、さらに光入力に対して遅延が存在したＰＤＩＣ出力波形８０３を有しており、図１に示されたアナログ入力端子６２６に入力される。
【００３９】
ＡＰＣブロック６９９について、その構成を示した図５を用いて説明する。
【００４０】
ＡＰＣブロック６９９において、ピーク、イレーズ、リードから成る３系統の構成は共通であり、ピークドライバ６１６に接続されたＤＡＣ６０９、ＤＡＣ６５１、ＡＰＣ回路６１３の構成を例にとり説明する。
【００４１】
ＡＰＣ回路６１３は、サンプルホールド回路１００１、ＡＰＣ比較アンプ１００４、オペアンプ１００５、ホールドスイッチ１００６、リセットスイッチ１００７、チャージスイッチ１００８を有し、接続端子６２８を介してコンデンサＣＢＷ１  ６２２に接続されている。ここで、ＡＰＣ回路６１３からサンプルホールド回路１００１を除く部分が、パワー制御回路に相当する。
【００４２】
図１におけるアナログ入力端子６２６から入力されたアナログ入力信号ＡＩＮとしてパワーモニタ信号がサンプルホールド回路１００１に入力される。サンプルホールド回路１００１は、サンプルタイミング信号１０１３Ａに従って所定のタイミングでアナログ値を取り込み、ＡＤモニタ信号１０１１を出力する。
【００４３】
上述したように、レジスタ（Ｐ）６０５にパワー設定値が設定され、ＤＡＣ６０９によりアナログ値に変換される。このアナログ値を有するパワー設定値と、サンプルホールド回路１００１から出力されたアナログ値を有するＡＤモニタ信号１０１１とがＡＰＣ比較アンプ１００４に入力されて比較される。比較結果は、ホールドスイッチ１００６がオンしている時に接続端子６２８を介してコンデンサＣＢＷ１  ６２２に印加される。リセットスイッチ１００７がオンすると、ＡＰＣ比較アンプ１００４の出力端子が接地される。
【００４４】
一方、ＤＡＣ６５１には、ＡＰＣフィードバックループ開始時の初期の電流値が設定される。このＤＡＣ６５１から出力されたアナログ値を有する初期値電流設定値がオペアンプ１００５に与えられて増幅される。チャージスイッチ１００８がオンすると、この増幅された値に応じてコンデンサＣＢＷ１  ６２２が充電される。
【００４５】
また、ＡＰＣ比較アンプ１００４の出力端子とオペアンプ１００５の出力端子とがホールドスイッチ１００６、チャージスイッチ１００８を介して接続され、ドライバ６１６の入力端子に接続される。
【００４６】
ここで、ホールドスイッチ１００６、リセットスイッチ１００７、チャージスイッチ１００８は、ＡＰＣフィードバックループが形成されるＡＰＣ状態、ホールドモード、リセットモード、チャージモードを設定するためのアナログスイッチであって、各モード毎のオン／オフ状態は図４に示されるようである。
【００４７】
他のイレーズドライバ６１７に接続されたＤＡＣ６１０、ＤＡＣ６５２及びＡＰＣ回路６１４、リードドライバ６１８に接続されたＤＡＣ６１１、ＤＡＣ６５３及びＡＰＣ回路６１５については、上述したピークドライバ６１６に接続されたＤＡＣ６０９、ＤＡＣ６５１及びＡＰＣ回路６１３と同様であり、説明を省略する。
【００４８】
上記構成を備えたＡＰＣブロック６９９の動作について、以下に説明する。
【００４９】
アナログ入力端子ＡＩＮから入力されたパワーモニタ信号は、サンプルホールド回路１００１によって特定のタイミングの光強度レベルに選択的にサンプルされ、ＡＤモニタ信号１０１１として出力される。図６に、記録時においてイレーズドライバ６１７から出力される光強度波形のサンプルタイミングの一例を示す。
【００５０】
光強度波形は、複数の照射レベルが混在したマルチパルス波形であり、同一レベルのパワーを検出するために、サンプルホールド回路１００１に入力されるサンプルタイミング信号１０１３Ａは、ライトストラテジ回路６０３が各ドライバ６１６〜６１９のオン／オフのスイッチングを制御するタイミングを規定するスイッチング制御信号６２３に連動して生成される。
【００５１】
ＡＰＣ比較アンプ１００４は、サンプルホールド後のＡＤモニタ信号１０１１と、ＤＡＣ６０９から出力されたパワー設定値信号１０１２とを比較する。そして、ＡＤモニタ信号１０１１の方がＡＰＣ用パワー設定値より大きい場合は、外付けコンデンサＣＢＷ１０１０を放電する方向（コンデンサＣＢＷ１０１０に印加される電圧を小さくする方向）に作用する。逆に、光強度信号がパワー設定値より小さい場合には、外付けコンデンサＣＢＷ１０１０を充電する方向（コンデンサＣＢＷ１０１０に印加される電圧を大きくする方向）に作用する。
【００５２】
コンデンサＣＢＷ１０１０にチャージされた電圧値を有する駆動電流設定値信号１０１５は、ドライバ６１６〜６１８に与えるべき駆動電流設定値を有し、ドライバ６１６〜６１８に与えて出力電流の増減を制御することで、ＡＰＣフィードバックループが形成される。
【００５３】
図５を用いて説明したように、外付けコンデンサＣＢＷ１０１０には３個のアナログスイッチ（ホールドスイッチ１００６、リセットスイッチ１００７、チャージスイッチ１００８）が配置されており、各種モード（ＡＰＣ状態、ホールドモード、リセットモード、チャージモード）を設定するために用いられる。各種モードと各スイッチのオン／オフとの関係は、図４における真理値表に示される通りである。ここで、各スイッチ１００６〜１００８のオン／オフのスイッチングを制御するスイッチング制御信号（Ａ）、（Ｂ）、（Ｃ）は、図１に示されたライトストラテジ回路６０３から出力されるスイッチング制御信号１０１３Ｂに含まれるものである。
【００５４】
通常、ＡＰＣ状態ではホールドスイッチ１００６のみがオンした状態でＡＰＣフィードバックループが形成されている。ＡＰＣフィードバックループは、温度変動に追従するために形成され、制御帯域が数ＫＨｚ以下と低い。このため、コンデンサＣＢＷ１０１０の容量は０．０１μＦ〜１μＦというように比較的大きく、接続端子１００９を介して外付け部品となっている。容量が大きいため、コンデンサＣＢＷ１０１０を接地電圧から所望の電圧まで充電するには一定の時間がかかることになる。
【００５５】
例えば、再生モードと記録モードとの切り換え時等において、コンデンサＣＢＷ１０１０から出力された駆動電流設定値信号１０１５が接地電圧を開始点としてＡＰＣフィードバックループが作動する場合、再生モードから記録モードへの切り換え時点から所望の発光パワーが得られる段階に落ち着くまでに数十μｓ程度の時間を要し、その間は発光パワーが安定せず低い精度しか得られないことになる。
【００５６】
そこで本実施の形態１では、ＡＰＣブロック６９９においてチャージスイッチ１００８を設けてコンデンサＣＢＷ１０１０に充電する構成を有している。チャージスイッチ１００８のみがオンした場合に充電モードとなり、駆動電流設定値信号１０１５がＤＡＣ６５１から出力された初期値電流設定値と同等になる。
【００５７】
先ず、ドライバ６１６〜６１８のうち対応するドライバのスイッチをオフにした状態で、充電モードで駆動電流設定値信号１０１５を所定の電圧値に設定する。ホールドスイッチ１００６をオンすると同時にチャージスイッチ１００８をオフしてＡＰＣフィードバックループの動作を開始することで、所定の発光パワーが安定して得られるまでの時間を短縮することが可能となる。
【００５８】
次に、記録モードと再生モードの切り換えが短時間に行われる場合について説明する。
【００５９】
再生モードでは、リードドライバ６１８のみが動作しており、他のドライバ６１６、６１７、６１９は動作しておらず常時オフ状態である。このとき、リードドライバ６１８→レーザダイオード６２４→ＰＤＩＣ６２５→アナログ入力端子ＡＩＮ６２６→ＡＰＣ回路６１５→リードドライバ６１８というＡＰＣフィードバックループが形成された状態にある。
【００６０】
ピークドライバ６１６を用いたＡＰＣ系に含まれるＡＰＣ回路６１３はホールド状態になっており、コンデンサＣＢＷ１  ６２２には駆動電流値に相当する電圧が保持されている。
【００６１】
イレーズドライバ６１７を用いたＡＰＣ系に含まれるＡＰＣ回路６１４も同様にホールド状態となっており、コンデンサＣＢＷ２  ６２１に駆動電流値に相当する電圧が保持されている。
【００６２】
再生モードから記録モードへの切り換え時には、リードドライバ６１８を用いたＡＰＣ系に含まれるＡＰＣ回路６１５内のホールドスイッチ１００６をオフにすることで、再生モードのときの駆動電流設定値をＡＰＣフィードバックループ終了直前の駆動電流値、即ちコンデンサＣＢＷ３  ６２０の電圧値を保持しておく。
【００６３】
記録モードになると、リードドライバ６１８は動作せず、ピークドライバ６１６、イレーズドライバ６１７及びボトムドライバ６１９が動作状態となり、記録用の電流が出力されるが、再生モードにてコンデンサＣＢＷ１  ６２２、ＣＢＷ２  ６２１に保持されている電圧値が出力電流の初期値として利用される。
【００６４】
記録モードでは、ＡＰＣ回路６１３、ＡＰＣ回路６１４におけるそれぞれのホールドスイッチ１００６がオンとなり、ＡＰＣフィードバックループが開始される。しかし、制御帯域に十分入るまでの間は、ＤＡＣ６５１から出力される初期設定値としての電流が出力される。
【００６５】
記録モードから再生モードへの切り換えにおいても同様に、ＡＰＣ回路６１３、ＡＰＣ回路６１４におけるそれぞれのホールドスイッチ１００６をオフすることで、記録モード時の駆動電流設定値をＡＰＣフィードバックループ終了直前の駆動電流値、即ちコンデンサＣＢＷ２  ６２１、ＣＢＷ１  ６２２の電圧値を保持しておく。
【００６６】
本実施の形態１によれば、レーザダイオード６２４、ＰＤＩＣ６２５、ＬＤＤ６０１の３部品により、アナログ信号を用いたＡＰＣフィードバックループをＰＵＨ側において閉じた状態で形成することが可能となる。これにより、フレキシブル基板を介すことなくＡＰＣを実現することができ、特に記録時において耐ノイズ性が向上する。さらに、フレキシブル基板上の信号線の増加を防止することができる。
【００６７】
また、記録状態と再生状態との切り換え時において、ドライバ６１６〜６１９用の駆動電流値の初期値をあらかじめコンデンサＣＢＷ１  ６２２、ＣＢＷ２  ６２１、ＣＢＷ３  ６２０に電圧値として設定し保持しておくことで、ＡＰＣフィードバックループ開始時に駆動電流値の目標値まで高速に立ち上げることができる。この結果、モードの切り換え時において、切り換え直後から所望の発光パワーが得られるようにドライバ６１６〜６１９から駆動電流を出力させることができる。
【００６８】
また、サンプルホールド回路１００１から出力されたパワーモニタ値とＤＡＣ６０９から出力されたパワー設定値とを比較アンプ１００４において比較することにより、コンデンサＣＢＷ１  ６２２、ＣＢＷ２  ６２１、ＣＢＷ３  ６２０の充電、放電を切り換えている。これらのコンデンサの容量を調整することで、ＡＰＣフィードバックループの帯域を制御することができる。
【００６９】
（２）実施の形態２
本発明の実施形態２によるレーザドライバ回路及びレーザドライバ回路を含む光ディスク装置について、その構成を示した図７を参照して説明する。
【００７０】
本実施の形態２は上記実施の形態１と比較し、ＬＤＤ１２０１の内部にアナログ／ディジタル変換器（ＡＤＣ）ブロック１２１３が配置されている点で相違する。このＡＤＣブロック１２１３の入力信号として、各ＡＰＣ回路１２１４〜１２１６内部に設けられ図５に示された構成において、ＡＤモニタ信号１０１１、パワー設定値信号１０１２、駆動電流設定値信号１０１５のいずれか少なくとも一つの信号、あるいは全てとすることができる。
【００７１】
ＡＤＣブロック１２１３に入力されディジタル信号に変換された後のディジタルデータ１２３３は、ＳＩＦ１２０２を介してＤＤＣ１２０１外部にシリアルデータＳＤＡＴＡとして出力され、図示されていないフレキシブル基板を介してメイン基板上のコントローラに与えられる。他の構成は上記実施の形態１と同様であり、説明を省略する。
【００７２】
ここで、上述したようにＡＤモニタ信号１０１１は、サンプルホールド回路１００１においてサンプリングを行った後のパワーモニタ信号の値を有する。パワー設定値信号１０１２は、目標となるＡＰＣ用パワー設定値、駆動電流設定値信号１０１５はドライバ１２１７〜１２１９のうち対応するドライバの駆動電流設定値を有する信号である。
【００７３】
例えば、ＡＤモニタ信号１０１１の値と駆動電流設定値信号１０１５の値とをメイン基板上のコントローラにおいて比較することで、実際の発光パワーと駆動電流設定値とをモニタすることができる。これにより、メイン基板側において、レーザダイオード１２２５のＩＬカーブシフトの状況、過電流の状態か否か等について知ることができる。
【００７４】
また、ＡＤモニタ信号１０１１とパワー設定値信号１０１２とをコントローラにおいて比較することにより、ＡＰＣフィードバックループに異常が発生しているか否かを知ることが可能となる。ＡＰＣフィードバックループが正常に作動している場合は、ＡＤモニタ信号１０１１とパワー設定値信号１０１２のそれぞれの値はほぼ同等であり、許容される値以上の差がある場合は異常であることになる。
【００７５】
以上のように本実施の形態２によれば、ＬＤＤ１２０１内部のＡＰＣブロック１２９９内における各種アナログ信号の情報をＡＤＣ１２１３によりディジタルデータに変換した後、ＳＩＦ１２０２を介してメイン基板側に送信することができる。これにより、耐ノイズ性が向上すると共に、ＳＩＦ１２０２によりシリアルデータとして転送することで、フレキシブル基板上の配線本数の増加を招くことなく、ＡＰＣブロック１２９９内の動作状態をメイン基板側で観測することができる。
【００７６】
（３）実施の形態３
図８に、本発明の実施の形態３によるレーザドライバ回路及びレーザドライバ回路を含む光ディスク装置の構成を示す。
【００７７】
メイン基板１３３０上に、各種制御を行うコントローラ１３２８と、光ディスク装置における全体のディジタル信号処理を行うＤＳＰ１３２９とが搭載されている。一方、ＰＵＨ１３９９側には、レーザダイオード１３２０、ＰＤＩＣ１３２１、ＬＤＤ１３０１が設けられている。ＬＤＤ１３０１には、ＡＰＣブロックが搭載されておらず、ＳＩＦ１３０２、ストラテジ設定用レジスタ１３２４、ライトストラテジ回路１３０３、ＰＬＬ回路１３０４、レジスタ１３０５〜１３０８、ＤＡＣ１３０９〜１３１２、ＡＤＣブロック１３１３、サンプルホールド１３１４、ドライバ１３１５〜１３１８が設けられている。
【００７８】
上記実施の形態１、２では、いずれもＬＤＤ側にＡＰＣブロックが設けられ、レジスタに設定されＤＡＣから出力されたディジタル値を有する設定値が維持されるようにＡＰＣによりドライバの駆動電流の制御を行う。これに対し、本実施の形態３はＡＰＣブロックがＬＤＤ１３０１内に設けられておらず、ＤＡＣ１３０９〜１３１２から出力された設定値で直接ドライバ１３１５〜１３１８を動作させてレーザダイオード１３２０に駆動電流を与える。ＰＤＩＣ１３２１からのパワーモニタ信号は、アナログ入力端子１３２３にアナログ信号ＡＩＮとして入力され、ＳＩＦ１３０２、フレキシブル基板１３３１を介してメイン基板１３３０側に送信され、メイン基板１３３０側においてＤＡＣ１３０９〜１３１２からの出力値が維持されるように制御を行う。
【００７９】
上記実施の形態１、２と同様に、レジスタ（Ｐ）１３０５、レジスタ（Ｅ）１３０６、レジスタ（Ｒ）１３０７、レジスタ（Ｂ）１３０８は、それぞれピークドライバ１３１５、イレーズドライバ１３１６、リードドライバ１３１７、ボトムドライバ１３１８のそれぞれの駆動電流値を設定するためのレジスタであって、コントローラ１３２８からＳＩＦ１３０２を介してデータが書き込まれる。
【００８０】
ＤＡＣ１３０９、１３１０、１３１１、１３１２は、レジスタ（Ｐ）１３０５、レジスタ（Ｅ）１３０６、レジスタ（Ｒ）１３０７、レジスタ（Ｂ）１３０８の出力をそれぞれアナログ値の駆動電流設定値に変換してドライバ１３１５、１３１６、１３１７、１３１８に駆動電流設定値信号を与える。駆動電流設定値信号が与えられたドライバ１３１５〜１３１８から、レーザダイオード１３２０に駆動電流が与えられて発光する。
【００８１】
ＰＤＩＣ１３２１からパワーモニタ信号が出力されると、上述のようにアナログ入力端子ＡＩＮ１３２３を介してアナログ入力信号ＡＩＮとしてサンプルホールド回路１３１４に入力される。
【００８２】
サンプルホールド回路１３１４は、ピーク、イレーズ、ボトム、リードに対応して４チャンネル構成となっており、ライトストラテジ回路１３０３で生成されたサンプル／ホールドのオン／オフのスイッチングを制御するスイッチング制御信号１３２２に従って、パワーモニタ信号を時間方向に沿って選択的にサンプルし、ピークレベル、イレーズレベル、ボトムレベル、リードレベルにそれぞれ相当するアナログ信号をＡＤＣブロック１３１３に出力する。ＡＤＣブロック１３１３により、アナログ信号がディジタルデータ１３２５に変換される。
【００８３】
ディジタルデータ１３２５は、ＳＩＦ１３０２を介してシリアルデータＳＤＡＴＡとしてＬＤＤ１３０１外部に出力される。さらにディジタルデータ１３２５は、フレキシブル基板１３３１を介してメイン基板１３３０上のコントローラ１３２８を経てＤＳＰ１３２９に与えられる。ＤＳＰ１３２９では、ＬＤＤ１３０１内部でＡＤＣブロック１３１３によってディジタル信号に変換された発光強度値をモニタし、レーザダイオード１３２０のＩＬカーブの温度によるシフト推定を行い、適正な発光強度になるような電流値を計算する。
【００８４】
ＤＳＰ１３２９が求めた電流値は、コントローラ１３２８、フレキシブル基板１３３１、ＬＤＤ１３０１側のＳＩＦ１３０２を介して、レジスタ（Ｐ）１３０５、レジスタ（Ｅ）１３０６、レジスタ（Ｒ）１３０７、レジスタ（Ｂ）１３０８に格納されている駆動電流設定値を書き換える。
【００８５】
以上のように本実施の形態３では、ＬＤＤ１３０１内におけるアナログ信号形態の駆動電流設定値とパワーモニタ値とをディジタルデータに変換してフレキシブル基板１３３１を介してメイン基板１３３０上のＤＳＰ１３２９にモニタ用に送信することで、ＡＰＣフィードバックループを形成する。
【００８６】
ＤＳＰのみでディジタルデータの形態でＡＰＣフィードバックループを形成すると、ＤＳＰ側の負荷が大きくなる。一方、アナログ信号を用いてＬＤＤ内のみでＡＰＣフィードバックループを形成すると、ＤＳＰは制御に関与せず負荷は小さくて済む。しかし、ＬＤＤ内で誤動作が発生した時にＡＰＣフィードバックループが発振するおそれがある。
【００８７】
本実施の形態３ではＬＤＤ内でアナログ信号の形態でＡＰＣフィードバックループを形成した上で、駆動電流設定値とパワーモニタ値とをディジタルデータに変換してＤＳＰでモニタすることにより、両方式のＡＰＣフィードバックループを形成して最適化を図ることができる。
【００８８】
（４）実施の形態４
本発明の実施の形態４によるレーザドライバ回路及びレーザドライバ回路を含む光ディスク装置について、図９を参照して説明する。
【００８９】
記録モードと再生モードとの間で切り換えを行う際に、ＰＤＩＣ１４２６のゲインを切り換えるために所定の時間を要する。そこで、本実施の形態４では、この時間が経過するまでの間、ＡＰＣフィードバックループをオンさせない点に特徴がある。
【００９０】
記録モードでは、リードドライバ１４１９のみオフ状態を維持し、他のピークドライバ１４１７、イレーズドライバ１４１８、ボトムドライバ１４２０はオン又はオフ状態となる。また、記録モード時におけるレーザダイオード１４２５の発光強度は、再生モード時より相対的に高くなる。
【００９１】
一方、再生モードでは、リードドライバ１４１９のみがオンし、他のドライバ１４１７、１４１８、１４２０は全てオフする。このときのレーザダイオード１４２５の発光強度は記録モード時よりも低くなる。
【００９２】
そこで本実施の形態４では、ＬＤＤ１４０１の内部に、記録モードと再生モードとの切り換えタイミングを所定のクロック数だけ遅らせる記録／再生切り換えタイミング回路１４１６が設けられている。この記録／再生切り換えタイミング回路１４１６に、図示されていないメイン基板側から入力端子１４３０を介して記録／再生切り換え信号ＲＷ１４３２が記録／再生切り換えタイミング回路１４１６に入力されると、所定時間遅延された状態切り換え信号１４３４が出力されて、ＡＰＣ回路１４１３〜１４１５に出力される。この状態切り換え信号１４３４は、上記実施の形態１、においてライトストラテジ回路６０３、１２０３からそれぞれ出力されるスイッチング制御信号１０１３Ｂ、１２２７Ｂに替わって、ＡＰＣ回路１４１３〜１４１５内の３つのスイッチのスイッチングを制御するものに相当する。
【００９３】
この状態切り換え信号１４３４が入力されるまでの間、ＡＰＣ回路１４１３〜１４１５はＡＰＣフィードバックループ動作を行わない。これにより、各ドライバ１４１７〜１４２０のオン／オフのスイッチングを制御するスイッチング制御信号１４２４と、遅延された状態切り換え信号１４３４により制御されるＡＰＣ回路１４１３〜１４１５内部の図５に示されたホールドスイッチ１００６、リセットスイッチ１００７、 チャージスイッチ１００８のオン／オフを切り替えるタイミングに時間差が生じる。
【００９４】
即ち、ＡＰＣ回路１４１３〜１４１５内部でのモード設定（ＡＰＣ状態、ホールド状態、リセット状態、チャージ状態）の切り換えと、ドライバ１４１７〜１４２０のオン／オフの切り換えとの間に時間差が生じることになる。
【００９５】
記録モードと再生モードとでは、発光強度が最大で１０倍から２０倍程度異なる。このため、ＰＤＩＣ１４２６では、光／電気信号変換の変換係数を複数段階に切り換えるゲイン切り換え機能を有しており、再生モードと記録モードとの間で切り換えている。
【００９６】
図１０に、記録／再生切り換え信号ＲＷ１４３２に従って再生状態から記録状態に切り替わるときのＡＰＣ回路１４１３〜１４１５の内部における状態の変化と、ＰＤＩＣ１４２６から出力されたパワーモニタ信号１４３１のレベルの変化を示す。
【００９７】
記録／再生切り換え信号ＲＷ１４３２が、時点ｔ１においてローレベルからハイレベルに変化してモードが再生状態から記録状態に切り換わる場合、ＡＰＣ回路１４１５がＡＰＣ状態からホールド状態に時点ｔ１において切り換わる。これに伴い、リードドライバ１４１９が、記録／再生切り換え信号ＲＷ１４３２のレベルの変化と同期して時点ｔ１でオフ状態になり、ＡＰＣ状態から駆動電流設定値をコンデンサＣＢＷ３  １４２１に保持するホールド状態に切り換わる。
【００９８】
再生モードでは、ＡＰＣ回路１４１３、１４１４は共にオフ状態にあり、イレーズドライバ１４１８とピークドライバ１４１７とはオフしており、ホールド状態にある。
【００９９】
時点ｔ１において、記録／再生切り換え信号ＲＷ１４３２のレベルが変化し再生状態から記録状態へ切り換わった直後は、ピーク用ＡＰＣ回路１４１３、 イレーズ用ＡＰＣ回路１４１４はホールド状態を維持している。これに従い、ピークドライバ１４１７、イレーズドライバ１４１８は、それぞれコンデンサＣＢＷ１  １４２３、ＣＢＷ２  １４２２に保持された駆動電流設定値に基づいた駆動電流をレーザダイオード１４２５に出力する。
【０１００】
その後、ＡＰＣ回路１４１３、１４１４において、時点ｔ３において状態切り換え信号１４３４に連動して、ホールド状態からＡＰＣ状態に移行する。
【０１０１】
時点ｔ１における状態切り換え信号ＲＷ１４３２のレベル変化に連動して、ＰＤＩＣ１４２６のゲイン切り換えが瞬時に行われる。しかし、ＰＤＩＣ１４２６では、時点ｔ１でモードの切り換えが行われた後に、時点ｔ２において出力レベルが立ち上がり、さらに出力レベルが安定する時点ｔ３までには一定の遅延時間が必要である。
【０１０２】
時点ｔ２から時点ｔ３に至るまでの間、過渡的にＰＤＩＣ１４２６の出力レベルは変動し、正しくないパワーモニタ信号１４３１が出力される。ＡＰＣ回路１４１３、１４１４における状態切り換えの時期が、ＰＤＩＣ１４２６におけるゲインの切り換えの応答時間経過より遅くなるように、これらに与える状態切り換え信号１４３４を設定する。これにより、正しくないパワーモニタ信号１４３１が出力されている期間はホールド状態にしておくことが可能となり、再生モードから記録モードへの円滑なＡＰＣフィードバックループ制御が可能となる。
【０１０３】
図１１に、記録モードから再生モードに切り替わる場合のＡＰＣ回路１４１３、１４１４、１４１５の内部状態と、ＰＤＩＣ１４２６から出力されたパワーモニタ信号１４３１のレベルの変化を示す。
【０１０４】
時点ｔ１１において、記録／再生切り換え信号ＲＷ１４３２のレベルが変化して記録状態から再生状態に切り換わると、この切り換えタイミングと同期してＡＰＣ回路１４１３、１４１４がオフし、これに伴いピークドライバ１４１７、イレーズドライバ１４１８がオフ状態になる。ピークドライバ１４１７がオンしているＡＰＣ状態から、駆動電流設定値をコンデンサＣＢＷ１  １４２３に保持するホールド状態に切り換わる。同様に、ＡＰＣ回路１４１４も時点ｔ１１においてオフしイレーズドライバ１４１８がオフして、ＡＰＣ状態から駆動電流設定値をコンデンサＣＢＷ２  １４２２に保持するホールド状態に切り換わる。ＡＰＣ回路１４１５は記録状態ではオフ状態にあり、リードドライバ１４１９がオフしてホールド状態になっている。
【０１０５】
時点ｔ１１において記録／再生切り換え信号ＲＷ１４３２のレベルが変化して記録状態から再生状態へ切り換わった直後は、リード用ＡＰＣ回路１４１５ではホールド状態が維持されている。これにより、リードドライバ１４１９から、コンデンサＣＢＷ３  １４２１に保持された駆動電流設定値に基づいた電流が出力される。
【０１０６】
その後、時点ｔ１３において、ＡＰＣ回路１４１５に与えられた状態切り換え信号１４３４に同期して、ホールド状態からＡＰＣ状態に移行する。記録／再生切り換え信号ＲＷ１４３２の切り換えタイミングに連動してＰＤＩＣ１４２６のゲイン切り換えが行われるが、出力レベルが安定するまでには一定時間が必要である。
【０１０７】
このため、図１１に示されるように、ＰＤＩＣ１４２６からのパワーモニタ信号１４３１のレベルは過渡的に変動し、正しくない信号が出力される。そこで、ＡＰＣ回路１４１５に与えられる状態切り換え信号１４３４の切り換わりの時期が、ＰＤＩＣ１４２６のゲイン切り換わりに要する応答時間より遅くなるように設定する。これにより、正しくないパワーモニタ信号１４３１が出力されている期間はホールド状態を維持しておくことができ、記録モードから再生モードへの円滑な移行が可能となる
本実施の形態４では以上のような構成を採用したことにより、再生モードから記録モード、記録モードから再生モードの切り換わり時に、ＰＤＩＣ１４２６が有する固有のゲイン切り換え遅延に依存して発生する過渡的なパワーモニタ信号１４３１のレベル変動の影響を受けることなく、駆動電流設定値をホールドした状態からＡＰＣフィードバックループへ円滑に移行することができ、安定した発光パワーを得ることが可能である。
【０１０８】
また、ＰＤＩＣ１４２６のゲイン切り換えに要する応答時間は、ＰＤＩＣ毎に固有の一定時間である。記録／再生切り換えタイミング回路１４１６が生成してＡＰＣ回路１４１３〜１４１５に与える状態切り換えタイミング信号１４３４は、ＳＩＦ１４０２により記録倍速スピードに応じて遅延時間をクロック単位で設定することが可能であり、適切な状態切り換えタイミングを実現することができる。
【０１０９】
（５）実施の形態５
本発明の実施の形態５によるレーザドライバ回路及びレーザドライバ回路を含む光ディスク装置について、その構成を示した図１２を参照して説明する。
【０１１０】
本実施の形態５は、コンデンサ１６２１〜１６２３に蓄積された電圧が所定値を超えている場合、レーザダイオード１６２５に必要以上に高い発光パワーを出力させようとしており、いずれかのエラーが発生したと判断する機能を有する。このような機能を実現するため、ＬＤＤ１６０１内部に駆動電流設定値が異常に大きい値となっているか否かを判断するエラー検出回路１６０９を備えている。
【０１１１】
ピークドライバ１６１７、イレーズドライバ１６１８、リードドライバ１６１９のそれぞれの駆動電流設定値がエラー検出回路１６０９に入力され、予め設定された閾値、即ちこれ以上の電流値が検出されたときは異常であると判断するレベルと比較する。これにより、異常が発生したか、具体的には過電流が流れているか否かを「０」又は「１」のフラグとしてエラー検出回路１６０９から出力する。ＳＩＦ１６０２によりこのフラグが読み出されて、図示されていないメイン基板側に送信される。
【０１１２】
ここで駆動電流設定値は、コンデンサＣＢＷ１  １６２３、ＣＢＷ２  １６２２、ＣＢＷ３  １６２１が接続される端子１６２８、 １６２９、 １６３０の端子電圧に相当する。ＡＰＣ状態では、常にパワーが一定になるようにＡＰＣフィードバックループが常時働くため、駆動電流設定値が周囲の環境条件等に依存して変動する。
【０１１３】
しかしながら、ＬＤＤ１６０１にＡＤＣブロック１６９９を内蔵して駆動電流設定値を常にモニタしておくのは、ＡＤＣブロック１６９９の動作開始や、データの読み出し等に関する制御を行う図示されていないメイン基板側のＤＳＰの負担が増大することになる。
【０１１４】
そこで、本実施の形態５では上述した構成を採用することにより、ＡＰＣブロック１６９９内で過電流が発生した場合に、エラー検出回路１６０９でモニタし、そのモニタ結果をＳＩＦ１６０２を介して読み出すことにより、フレキシブル基板上の信号配線の本数を増やすことなくメイン基板側のＤＳＰにおいて異常を検知することが可能となる。
【０１１５】
上述した実施の形態はいずれも一例であって、本発明を限定するものではなく本発明の技術的範囲内において様々に変形することが可能である。
【図面の簡単な説明】
【０１１６】
【図１】本発明の実施の形態１によるレーザドライバ回路及び光ディスク装置の構成を示した回路図。
【図２】同レーザドライバ回路における再生モード時における光出力波形を示した説明図。
【図３】同レーザドライバ回路における記録モード時における光出力波形を示した説明図。
【図４】同レーザドライバ回路における各種モードとスイッチのオン／オフの関係を示す審理値表に相当する説明図。
【図５】同レーザドライバ回路におけるＡＰＣブロック内における１系統の構成を示す回路図。
【図６】同レーザドライバ回路において、記録時にイレーズドライバから出力される光強度波形のサンプルタイミングを示す説明図。
【図７】本発明の実施の形態２によるレーザドライバ回路及び光ディスク装置の構成を示した回路図。
【図８】本発明の実施の形態３によるレーザドライバ回路及び光ディスク装置の構成を示した回路図。
【図９】本発明の実施の形態４であるレーザドライバ回路及び光ディスク装置の構成を示した回路図。
【図１０】同レーザドライバ回路において、再生モードから記録モードに切り替わるときのＡＰＣブロック内部のモード状態の変化と、ＰＤＩＣの出力信号のレベルの変化を示す説明図。
【図１１】同レーザドライバ回路において、記録モードから再生モードに切り替わるときのＡＰＣブロック内部のモード状態の変化と、ＰＤＩＣの出力信号のレベルの変化を示す説明図。
【図１２】本発明の実施の形態５であるレーザドライバ回路及び光ディスク装置の構成を示した回路図。
【符号の説明】
【０１１７】
６０１、１２０１、１３０１、１４０１、１６０１  レーザドライバ回路（ＬＤＤ）
６０２、１２０２、１３０２、１４０２、１６０２  シリアルインタフェース回路（ＳＩＦ）
６０３、１２０３、１３０３、１４０３、１６０３  ライトストラテジ回路
６０５〜６０８、１２０５〜１２０８、１３０５〜１３０８、１４０５〜１４０８、１６０５〜１６０８  レジスタ
６０９〜６１１、６５１〜６５３、１２０９〜１２１１、１２５１〜１２５３、１３０９〜１３１２、１４０９〜１４１２、１４５１〜１４５３、１６１０〜１６１２、１６５１〜１６５３  ＤＡＣ
６１３〜６１５、１２１４〜１２１６、１４１３〜１４１５、１６１４〜１６１６  ＡＰＣ回路
６１６〜６１９、１２１７〜１２２０、１３１５〜１３１８、１４１７〜１４２０、１６１７〜１６２０  電流ドライバ
６２０〜６２２、１０１０、１２２１〜１２２３、１４２１〜１４２３、１６２１〜１６２３  コンデンサ
６２４、１２２５、１３２０、１４２５、１６２５  レーザダイオード
６２５、１２２６、１３２１、１４２６、１６２６  フォトダイオード回路（ＰＤＩＣ）
１００１  サンプルホールド回路
１３３０  メイン基板
１３２８  コントローラ
１３２９  ＤＳＰ
【図１】
2008310893.tif 000003
【図２】
2008310893.tif 000004
【図３】
2008310893.tif 000005
【図４】
2008310893.tif 000006
【図５】
2008310893.tif 000007
【図６】
2008310893.tif 000008
【図７】
2008310893.tif 000009
【図８】
2008310893.tif 000010
【図９】
2008310893.tif 000011
【図１０】
2008310893.tif 000012
【図１１】
2008310893.tif 000013
【図１２】
2008310893.tif 000014