(57)【要約】【課題】インクジェット技術が持つプロセスの簡便さを損なうことなく、高精細な電極間ギャップを形成することを可能にする。【解決手段】基板２上にインクジェット方式を用いて撥水剤２１を塗布し、基板上に撥水性領域２２を形成する工程と、撥水性領域に沿って基板上にインクジェット方式を用いて導電性インク材料を含む液を滴下し、ソース電極８ａ及びドレイン電極８ｂを形成する工程と、撥水性領域、ソース電極及びドレイン電極を覆うように半導体層１０を形成する工程と、を備えている。【選択図】図１
2008192911.tif 000002
【特許請求の範囲】
【請求項１】
基板上にインクジェット方式を用いて撥水剤を塗布し、前記基板上に撥水性領域を形成する工程と、
前記撥水性領域に沿って前記基板上にインクジェット方式を用いて導電性インク材料を含む液を滴下し、ソース電極及びドレイン電極を形成する工程と、
前記撥水性領域、ソース電極及びドレイン電極を覆うように半導体層を形成する工程と、
を備えたことを特徴とする電子デバイスの製造方法。
【請求項２】
前記導電性インク材料は水系インクであり、前記撥水性領域の端部が滴下された前記導電性インク材料によって、加水分解反応を起こすことを特徴とする請求項１記載の電子デバイスの製造方法。
【請求項３】
前記半導体層上にゲート絶縁膜を形成する工程と、
前記ソース電極と前記ドレイン電極との間の領域に対応する前記ゲート絶縁膜上の領域にゲート電極を形成する工程と、
を備えたことを特徴とする請求項１又は２に記載の電子デバイスの製造方法。
【請求項４】
前記撥水性領域の形成する前に、
前記基板上にゲート電極を形成する工程と、
前記ゲート電極を覆うようにゲート絶縁膜を形成する工程と、
を備え、前記撥水性領域は前記ゲート絶縁膜上に、インクジェット方式を用いて撥水剤を含む液を滴下することにより形成されることを特徴とする請求項１乃至３のいずれかに記載の電子デバイスの製造方法。
【請求項５】
上記撥水剤は、加水分解性を示すことを特徴とする請求項１乃至４いずれか１項記載の電子デバイスの製造方法。
【請求項６】
基板と、
前記基板上に離間して形成されたソース電極およびドレイン電極と、
前記ソース電極と前記ドレイン電極との間の前記基板上に形成され、加水分解性を示す撥水剤で構成された撥水性領域と、
前記ソース電極、前記ドレイン電極、および前記撥水性領域を覆うように形成された半導体層と、
前記半導体層上に形成されたゲート絶縁膜と、
前記ソース電極と前記ドレイン電極との間の領域に対応する前記ゲート絶縁膜の領域上に形成されたゲート電極と、を備え、
前記撥水性領域のソース電極及びドレイン電極と接する端部上には前記ソース電極及びドレイン電極の端部が形成されていることを特徴とする電子デバイス。
【請求項７】
基板と、
前記基板上に形成されたゲート電極と、
前記ゲート電極を覆うように形成されたゲート絶縁膜と、
前記ゲート電極の直上の前記ゲート絶縁膜の表面領域を挟むように前記ゲート絶縁膜上に形成されたソース電極およびドレイン電極と、
前記ソース電極と前記ドレイン電極との間の前記ゲート絶縁膜上に形成され、加水分解性を示す撥水剤で構成された撥水性領域と、
前記アルコキシシラン材料層と、前記ソース電極、および前記ドレイン電極を覆うように形成された半導体層と、を備え、
前記撥水性領域のソース電極及びドレイン電極と接する端部上には前記ソース電極及びドレイン電極の端部が形成されていることを特徴とする電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイスおよびその製造方法に関する。
【背景技術】
【０００２】
近年、インクジェット印刷による印刷技術によって、電子デバイスの配線を作製する技術が注目されている。従来から、スクリーン印刷による印刷配線は行われてきたが、インクジェットは、従来の印刷に比較し、無版印刷であり、また非接触印字が可能であることから、オンデマンドでかつ凹凸を持つ立体的な面にも印字ができるなどの特長を持っている。印刷によって形成されうる電子デバイスの例として電界効果トランジスタがある。このような電界効果トランジスタにおける微細加工を要求するプロセスとして代表的なのが、電界効果型トランジスタにおけるソース・ドレイン電極の加工である。電界効果形トランジスタにおいては、ソース・ドレイン電極間がチャネル部となるので、駆動電圧の低電圧化を図るとともに高い電流値を得て駆動力を高めるためには、ソース・ドレイン間距離（ゲート長）がより短いほうが有利となる。
【０００３】
しかしながら、一般にインクジェット技術を用いたパターニング精度は、フォトリソグラフィ技術を用いたパターニング精度にくらべて低い。このため、インクジェット技術を用いてソース・ドレイン電極を印字した場合、液滴径や、着弾位置精度の問題から、不十分なものになりやすい。
【０００４】
また、インクジェット技術の着弾位置精度から、片方の電極の描画時の位置精度による誤差に対して、もう片方の電極の描画時の位置精度による誤差が加わるため、結果としてソース・ドレイン電極間のチャネル幅のばらつきが大きくなる。その結果、トランジスタ特性のばらつきも大きくなり、場合によっては電極同士でショートしてしまうことも考えられる。
【０００５】
インクジェット技術を用いて、短いゲート長を形成する方法として、以下のような第１乃至第３の方法が提案されている。
【０００６】
第１の方法は非特許文献１に開示されているように、ガラス基板上に予め、フォトリソグラフィ技術を用いてポリイミドによる堰を形成する。そして、上記堰の側面に、インクジェット技術を用いて導電性インクを滴下し、ソース・ドレイン電極を形成する。
【０００７】
第２の方法は非特許文献２に開示されているように、予めシリコン基板上に細線状にパターニングすることによってＳｉＯ２の堰を形成し、その後、この堰の表面を、フッ素系シランカップリングを用いて加工する。そしてこの堰上に、インクジェット技術によって導電性インクを滴下し、堰によって分裂させて独立したソース・ドレイン電極を形成する。
【０００８】
第３の方法は非特許文献３に開示されているように、予め、基板上にソース電極およびドレイン電極のうちの一方の電極（例えば、ソース電極）のみを形成する。この際、一方の電極（例えば、ソース電極）の表面を撥水性絶縁性材料によってコーティングする。そしてコーティングした一方の電極（例えば、ソース電極）上に、他方の電極（例えば、ドレイン電極）の形成のための導電性インクを滴下する。インク滴は予め形成した一方の電極の側面を滑り落ち、基板上に着地し、他方の電極（例えば、ドレイン電極）が形成される。
【非特許文献１】H. Sirringhaus et al., Science 290 (2000) 2123
【非特許文献２】Wang, J.Z.;Zheng, Z.H.;Li, H.W.;Huck, W.T.S.;Sirringhaus, H., Nature Materials, 3, 171 (2004)
【非特許文献３】C. W. Sele, T. von Werne, R. H. Friend, H. Sirringhaus , Advanced Materials 17, (2005) 997
【発明の開示】
【発明が解決しようとする課題】
【０００９】
第１および第２の方法については、予め、従来の半導体プロセスを用いてパターニングしたソース・ドレイン電極間のギャップ領域を利用しており、本来のインクジェット技術が持つプロセスの簡便さを十分に生かしたものとはいい難い。また、第３の方法については、ゲート長が、予め形成した一方の電極の表面のコート層の厚みに相当するため、１μｍ程度より短いゲート長の電界効果トランジスタしか形成できず、用途が限定されることになる。
【００１０】
本発明は、インクジェット技術が持つプロセスの簡便さを損なうことなく、高精細な電極間ギャップを形成することが可能な電子デバイスおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の第１の態様による電子デバイスの製造方法は、基板上にインクジェット方式を用いて撥水剤を塗布し、前記基板上に撥水性領域を形成する工程と、前記撥水性領域に沿って前記基板上にインクジェット方式を用いて導電性インク材料を含む液を滴下し、ソース電極及びドレイン電極を形成する工程と、前記撥水性領域、ソース電極及びドレイン電極を覆うように半導体層を形成する工程と、を備えたことを特徴とする。
【００１２】
また、本発明の第２の態様による電子デバイスは、基板と、前記基板上に離間して形成されたソース電極およびドレイン電極と、前記ソース電極と前記ドレイン電極との間の前記基板上に形成され、加水分解性を示す撥水剤で構成された撥水性領域と、前記ソース電極、前記ドレイン電極、および前記撥水性領域を覆うように形成された半導体層と、前記半導体層上に形成されたゲート絶縁膜と、前記ソース電極と前記ドレイン電極との間の領域に対応する前記ゲート絶縁膜の領域上に形成されたゲート電極と、を備え、前記撥水性領域のソース電極及びドレイン電極と接する端部上には前記ソース電極及びドレイン電極の端部が形成されていることを特徴とする。
【００１３】
また、本発明の第３の態様による電子デバイスは、基板と、前記基板上に形成されたゲート電極と、前記ゲート電極を覆うように形成されたゲート絶縁膜と、前記ゲート電極の直上の前記ゲート絶縁膜の表面領域を挟むように前記ゲート絶縁膜上に形成されたソース電極およびドレイン電極と、前記ソース電極と前記ドレイン電極との間の前記ゲート絶縁膜上に形成され、加水分解性を示す撥水剤で構成された撥水性領域と、前記アルコキシシラン材料層と、前記ソース電極、および前記ドレイン電極を覆うように形成された半導体層と、を備え、前記撥水性領域のソース電極及びドレイン電極と接する端部上には前記ソース電極及びドレイン電極の端部が形成されていることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、インクジェット技術が持つプロセスの簡便さを損なうことなく、高精細な電極間ギャップを形成することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施形態を詳細に説明する。
【００１６】
（第１実施形態）
本発明の第１実施形態による電子デバイスの製造方法を図１（ａ）乃至図２（ｄ）を参照して説明する。本実施形態の製造方法によって製造される電子デバイスはトップゲート型の薄膜ＦＥＴ(Field Effect Transistor)であって、その製造工程を図１（ａ）乃至図２（ｄ）に示す。
【００１７】
まず、ガラス基板２上に、ＦＥＴのソース電極とドレイン電極との間のギャップに相当する部分に、撥水剤２１を溶剤に溶解した溶液をインクジェット装置５０によって塗布し（図１（ａ）参照）、溶剤を除去することにより撥水性領域２２を形成する（図１（ｂ）参照）。なお、撥水剤は溶剤に溶解させずに、撥水剤をインクジェット装置で滴下して塗布してもよい。また、撥水剤をジェル状の樹脂に染みこませ、撥水剤を含むジェル状の樹脂をインクジェット装置によって基板に塗布してもよい。撥水剤をジェル状の樹脂に染みこませた場合には、塗布された撥水剤を含むジェル状の樹脂は基板上で広がらず、ソース電極とドレイン電極との間のギャップの制御性がよい。
【００１８】
その後、撥水性領域２２に沿ってガラス基板２上に、インクジェット装置５０によって撥水性の導電性インクを溶剤で溶解した溶液で印字することにより導電性インク領域２４ａ、２４ｂを形成する（図１（ｃ）参照）。
【００１９】
この導電性インク領域の形成は、図１（ｃ）に示すように、一方の導電性インク領域２４ａを形成した後、インクジェット装置５０を移動して他方の導電性インク領域２４ｂを形成する。なお、撥水性を顕著に示すインクとしては、水系の銀コロイド分散系インクや、水系のPEDOT：PSS (polyethylene-dioxy-thiophene/ polystyrene sulphonic acid)などの有機材料インクなどがよい。
【００２０】
また、本明細書で言うインクジェット装置は、電圧の印加から引き起こされる圧電体の運動によってインクを吐出する「ピエゾインクジェット」、インク容器内の加熱によって発生する気泡によってインクを吐出する「サーマルインクジェット」、静電力によってインクを吐出する「静電インクジェット」、超音波力を用いてインクを吐出する「超音波インクジェット」などの方式による装置を指す。加熱による影響を避ける意味で、ピエゾインクジェット、静電インクジェット、超音波インクジェットのいずれかの方式の装置を用いることがより好ましい。
【００２１】
次に、図２（ａ）に示すように、導電性インク領域２４ａ、２４ｂの溶剤を除去することにより、ソース電極８ａ、ドレイン電極８ｂを形成する。その後、図２（ｂ）に示すようにソース電極８ａ、撥水性領域２２、およびドレイン電極８ｂを覆うように、有機材料からなる半導体層１０を形成する。このとき、半導体層１０は、真空蒸着法、またはスピンコート法あるいはインクジェットによる溶剤塗布によって形成される。本実施形態ではインクジェット技術によるデバイス製造方法に基づいているため、デバイス作製の効率の観点からは、溶液塗布法による半導体層１０の形成がより好ましい。なお、撥水性領域２２上の半導体層１０がチャネルとなる。
【００２２】
次に、図２（ｃ）に示すように、半導体層１０上にゲート絶縁膜６を形成する。続いて、図２（ｄ）に示すように、ゲート絶縁膜６の、チャネルに対応する領域上に、ゲート電極４を蒸着することによって形成するかまたは塗布法などによって形成する。
【００２３】
本実施形態の製造方法において、半導体層１０を形成する際に、撥水性領域２２はそのまま撥水性を保持したまま、半導体層１０を形成してもよい。また、ＵＶ（紫外線）オゾン処理やプラズマ処理などによって、撥水性領域２２の撥水剤を除去してから半導体層１０を形成してもよい。あるいは、撥水剤を除去してからさらに別の撥水処理剤で処理した後に半導体層１０を形成しても良い。
【００２４】
以上説明したように、本実施形態によれば、予めインクジェット装置によって撥水処理して撥水性領域を形成し、続いてインクジェット装置を用いてソース電極およびドレイン電極となる導電性インク領域を形成しているので、形成された導電性インク領域は広がることができず、インクの広がり方の不確定性によるソース電極とドレイン電極との間のギャップの変動が抑えられる。
【００２５】
また、チャネルの位置精度としては、従来技術のように撥水処理無しの場合は、二回分の電極材料の印字位置精度に支配される。これに対して、本実施形態のように、予め撥水性領域を形成した場合、撥水性領域の印字における一回の印字位置精度に支配されることがわかる。
【００２６】
したがって、本実施形態によれば、インクジェット技術が持つプロセスの簡便さを損なうことなく、高精細な電極間ギャップを形成することができる。
【００２７】
（第２実施形態）
次に、本発明の第２実施形態による電子デバイスの製造方法を図３乃至図４（ｆ）を参照して説明する。本実施形態の製造方法によって製造される電子デバイスは、ボトムゲート型の薄膜ＦＥＴであって、その断面を図３に示す。この電子デバイスは、ガラス基板２上にゲート電極４が形成され、このゲート電極４を覆うように基板２上にゲート絶縁膜６が形成されている。そして、このゲート絶縁膜６上に、ゲート電極４の直上のゲート絶縁膜６の表面領域を挟むようにソース電極８ａおよびドレイン電極８ｂが形成されている。また、ゲート電極４の直上のゲート絶縁膜６の表面領域、ソース電極８ａ、およびドレイン電極８ｂを覆うように半導体層１０が形成されている。ゲート電極４の直上のゲート絶縁膜６の表面領域上に形成された半導体層がチャネルとなる。
【００２８】
次に、本実施形態の製造方法を説明する。
【００２９】
まず、図４（ａ）に示すように、ガラス基板２上に、導電性インクを溶剤で溶解した溶液で印字して導電性インク領域を形成し、この導電性インク領域の溶剤を除去することによりゲート電極４を形成する。続いて、図４（ｂ）に示すようにゲート電極４を覆うようにゲート絶縁膜６を形成する。
【００３０】
次に、撥水剤２１を、インクジェット装置を用いてゲート絶縁膜６のチャネル形成領域に塗布する（図４（ｃ）参照）。撥水剤のみが塗布された場合には、この塗布工程により上記チャネル形成領域に撥水性領域２２が形成される（図４（ｄ）参照）。また、撥水剤２１が溶剤に溶解された溶液または撥水剤２１を染みこませた樹脂が塗布された場合には、溶剤の乾燥あるいは樹脂の洗浄による除去により、上記チャネル形成領域に撥水性領域２２が形成される（図４（ｄ）参照）。
【００３１】
次に、撥水性領域２２に沿ってインクジェット装置を用いて、導電性インクを溶剤によって溶解させた溶液を印字し、溶剤を除去することにより、ソース電極８ａおよびドレイン電極８ｂを形成する（図４（ｅ）参照）。その後、ソース電極８ａおよびドレイン電極８ｂを覆うように半導体層１０を成膜し、ＦＥＴを完成する（図４（ｆ）参照）。
【００３２】
以上説明したように、本実施形態によれば、予めインクジェット装置によって撥水処理して撥水性領域を形成し、続いてインクジェット装置を用いてソース電極およびドレイン電極となる導電性インク領域を形成しているので、形成された導電性インク領域は広がることができず、インクの広がり方の不確定性によるソース電極とドレイン電極との間のギャップの変動が抑えられる。
【００３３】
また、チャネルの位置精度としては、従来技術のように撥水処理無しの場合は、二回分の電極材料の印字位置精度に支配される。これに対して、本実施形態のように、予め撥水性領域を形成した場合、撥水性領域の印字における一回の印字位置精度に支配されることがわかる。
【００３４】
したがって、本実施形態によれば、インクジェット技術が持つプロセスの簡便さを損なうことなく、高精細な電極間ギャップを形成することができる。
【００３５】
(第３実施形態)
次に、本発明の第３実施形態による電子デバイスの製造方法を説明する。
【００３６】
本実施形態の製造方法は、第１または第２実施形態の製造方法において、撥水剤とし、加水分解性を示す撥水剤を用い、導電性インクとして、水系のインクを用いたものである。
【００３７】
加水分解性を示す撥水剤を用いた場合、撥水処理をした端部に、水系のインクを印字した場合、撥水部が端部より除々に加水分解され、撥水性を失っていくことから、結果的に撥水部の幅を短くなる。すなわち、撥水性領域の撥水性を失った端部上には導電性インクの端部が位置することになる。したがって、本実施形態の製造方法は、第１および第２実施形態の製造方法に比べて、短いゲート長のＦＥＴを製造することができる。なお、加水分解性を示す撥水剤としては、シラン剤を用いることができる。
【００３８】
シランカップリング剤における撥水効果は、分子内の炭化水素骨格に基づく。また、シランカップリング剤における加水分解反応は、Ｓｉ−Ｃｌ、またはＳｉ−Ｏ−Ｘ（ここで、ＸはＣＨ３、ＣＨ２ＣＨ３などの炭化水素骨格）の構造をもつ際に起こり、Ｓｉ−Ｘ（ここで、ＸはＣＨ３、ＣＨ２ＣＨ３などの炭化水素骨格）の構造を持つ場合においては、生じない。加水分解反応は、水分が存在する際に生じる。またその水分が酸性、塩基性をもつときに、その反応性はさらに顕著なものとなる。
【００３９】
最も広く用いられている有機導電性インクであるＰＥＤＯＴ：ＰＳＳは、酸性であるために、この加水分解反応を起こしやすい電極材料であると考えられる。
【００４０】
シラン剤中、クロロシランは水分に対する反応性が高く、インクジェット印刷を行う用途としては不向きである。そこで、より反応性のおだやかな、アルコキシシラン材が適当である。アルコキシシラン材には、Ｍｅをメチル基、Ｅｔをエチル基とすると以下のような材料がある。
Ｓｉ（ＯＭｅ）４、ＭｅＳｉ（ＯＭｅ）３、Ｍｅ２Ｓｉ（ＯＭｅ）２、Ｍｅ３ＳｉＭｅ、Ｃ２Ｈ５Ｓｉ（ＯＭｅ）３、ｎ−Ｃ３Ｈ７Ｓｉ（ＯＭｅ）３、ｎ−Ｃ６Ｈ１３Ｓｉ（ＯＭｅ）３、ｎ−Ｃ１０Ｈ２１Ｓｉ（ＯＭｅ）３、ＣＨ＝ＣＨＳｉ（ＯＭｅ）３、Ｃ６Ｈ５Ｓｉ（ＯＭｅ）３、（Ｃ６Ｈ５）２Ｓｉ（ＯＭｅ）２、Ｓｉ（ＯＭｅ）４、ＭｅＳｉ（ＯＥｔ）３、Ｍｅ２Ｓｉ（ＯＥｔ）２、Ｍｅ３ＳｉＯＥｔ
【００４１】
但し、沸点が低いと印刷に用いることが困難であるため、上記のうち、沸点が１００℃以上である、Ｓｉ（ＯＭｅ）４、ＭｅＳｉ（ＯＭｅ）３、Ｃ２Ｈ５Ｓｉ（ＯＭｅ）３、ｎ−Ｃ３Ｈ７Ｓｉ（ＯＭｅ）３、ｎ−Ｃ６Ｈ１３Ｓｉ（ＯＭｅ）３、ｎ−Ｃ１０Ｈ２１Ｓｉ（ＯＭｅ）３、ＣＨ＝ＣＨＳｉ（ＯＭｅ）３、Ｃ６Ｈ５Ｓｉ（ＯＭｅ）３、（Ｃ６Ｈ５）２Ｓｉ（ＯＭｅ）２、Ｓｉ（ＯＭｅ）４、ＭｅＳｉ（ＯＥｔ）３、Ｍｅ２Ｓｉ（ＯＥｔ）２が沸点の観点からより望ましい。
【００４２】
このようなアルコキシシラン材を撥水剤として第１または第２実施形態の製造方法に用いた場合には、製造された薄膜ＦＥＴのソース電極８ａとドレイン電極８ｂとの間の領域（撥水性領域２２）には、除去しない限りアルコキシシラン材層が残存している。
【００４３】
図５（ａ）乃至図５（ｃ）に、ガラス基板上に撥水剤を塗布した際の加水分解のプロセスを示す。
【００４４】
まず、図５（ａ）に示すように、テトラエトキシシランをガラス基板上に印字する。すると、図５（ｂ）に示すように、ガラス基板上の水酸基（ＯＨ）とテトラエトキシシランが反応し、結合を形成する。その後、図５（ｃ）に示すように、テトラエトキシシランによる撥水性領域の端部に水系の導電性インクを供給する。それにより、端部のテトラエトキシシランが加水分解を受け、親水性を帯びる。
【００４５】
このプロセスによって、導電性インクが一部、撥水性領域を侵食することによって、短いチャネル長を形成することができる。この方法によるゲート長の形成の調整は、導電性インクの酸性度や、加水分解反応時間の制御によって行うことができる。
【００４６】
また、このプロセスを行う上で、導電性インクは、水系の銀ナノコロイドインク、または水系のＰＥＤＯＴ：ＰＳＳなどがよい。特に、ＰＥＤＯＴ：ＰＳＳは酸性を示すため、加水分解反応が顕著に起こる。
【００４７】
本実施形態によれば、インクジェット技術が持つプロセスの簡便さを損なうことなく、より高精細な電極間ギャップを形成することができる。
【図面の簡単な説明】
【００４８】
【図１】本発明の第１実施形態による電子デバイスの製造方法を示す断面図。
【図２】第１実施形態による電子デバイスの製造方法を示す断面図。
【図３】第２実施形態の製造方法によって製造される電子デバイスの断面図。
【図４】第２実施形態による電子デバイスの製造方法を示す断面図。
【図５】第３実施形態による電子デバイスの製造方法を示す断面図。
【符号の説明】
【００４９】
２  ガラス基板
４  ゲート電極
６  ゲート絶縁膜
８ａ  ソース電極
８ｂ  ドレイン電極
１０  半導体層
２１  撥水剤
２２  撥水性領域
２４ａ、２４ｂ  導電性インク領域
【図１】
2008192911.tif 000003
【図２】
2008192911.tif 000004
【図３】
2008192911.tif 000005
【図４】
2008192911.tif 000006
【図５】
2008192911.tif 000007