(57)【要約】【課題】半導体装置製造に必要なマスク作成時において、配置配線処理終了後のタイミングを合わせ込んだ後のレイアウトにダミーメタルを挿入するために、配線間容量値が変化してしまい、再度タイミング設計が必要となり、配置配線処理終了からマスク作成までの設計期間（ＴＡＴ）が長くなってしまう。【解決手段】配置配線処理の段階から、任意の単位面積に対して既存配線を除いた領域に配線可能面積率を与えて、タイミングとプロセス面積率を考慮してレイアウト設計を行う。【選択図】図２
2008192962.tif 000002
【特許請求の範囲】
【請求項１】
配線工程にて所定のプロセス面積率を満たすように既存配線を考慮して任意の単位面積当たりに所定の配線可能面積率を与え、この配線可能面積率を用いて配線を行う半導体集積回路のレイアウト設計方法。
【請求項２】
請求項１に記載の半導体集積回路のレイアウト設計方法を用いて半導体集積回路を製造する方法であって、単位面積当たりの配線可能面積率が所定値に比して低い領域における配線については、単位面積当たりの配線可能面積率が所定値に比して高い領域へ配線を迂回する半導体集積回路の製造方法。
【請求項３】
請求項１に記載の半導体集積回路のレイアウト設計方法を用いて半導体集積回路を製造する方法であって、単位面積当たりの配線可能面積率が所定の条件を満たさない領域における配線については、配線幅を変更して所定のプロセス面積率を満たすように調整する半導体集積回路の製造方法。
【請求項４】
請求項１に記載の半導体集積回路のレイアウト設計方法を用いて半導体集積回路を製造する方法であって、単位面積当たりの配線可能面積率が所定の条件を満たさない領域における配線については、所定のプロセス面積率を満たすように単位面積内で配線経路を変更する半導体集積回路の製造方法。
【請求項５】
請求項１に記載の半導体集積回路のレイアウト設計方法を用いて半導体集積回路を製造する方法であって、単位面積当たりの配線可能面積率が所定の条件を満たさない領域における配線については、所定のプロセス面積率を満たすように既存配線を調整する半導体集積回路の製造方法。
【請求項６】
請求項１に記載の半導体集積回路のレイアウト設計方法を用いて半導体集積回路を製造する方法であって、単位面積当たりの配線可能面積率が所定の条件を満たさない領域における配線については、所定のプロセス面積率を満たすように電源配線を削除または追加する半導体集積回路の製造方法。
【請求項７】
請求項１に記載の半導体集積回路のレイアウト設計方法を用いて半導体集積回路を製造する方法であって、単位面積当たりの配線可能面積率の下限値を満たすように既存配線の調整を行い、所定のプロセス面積率を満たす半導体集積回路の製造方法。
【請求項８】
請求項１に記載の半導体集積回路のレイアウト設計方法を用いて半導体集積回路を製造する方法であって、単位面積当たりの配線可能面積率が所定の条件を満たさない領域については、所定のプロセス面積率を満たすようにセル配置を変更し配線を調整する半導体集積回路の製造方法。
【請求項９】
請求項１に記載の半導体集積回路のレイアウト設計方法を用いて半導体集積回路を製造する方法であって、２層または多層で立体配線可能面積率を用いて配線を行う半導体集積回路の製造方法。
【請求項１０】
請求項９に記載の半導体集積回路の製造方法において、配線可能面積率が所定の条件を満たさない場合に、立体配線可能面積率が所定値に比して高い領域へ配線を迂回する半導体集積回路の製造方法。
【請求項１１】
請求項９に記載の半導体集積回路の製造方法において、配線可能面積率が所定の条件を満たさない場合に、立体配線可能面積率が所定の条件を満たすように配線を積層化する半導体集積回路の製造方法。
【請求項１２】
配線工程にてプロセス面積率を考慮して任意の単位面積当たりに所定の配線可能面積率とタイミング情報を与え、この配線可能面積率とタイミング情報を用いて配線を行う半導体集積回路のレイアウト設計方法。
【請求項１３】
請求項１２に記載の半導体集積回路のレイアウト設計方法を用いて半導体集積回路を製造する方法であって、単位面積当たりの配線可能面積率が所定の条件を満たさない領域における配線については、前記タイミング情報に基づいて配線に優先順位を与え、所定のプロセス面積率を満たすように配線を変更する半導体集積回路の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路のレイアウト設計方法および半導体集積回路の製造方法にかかわり、特には、所定のタイミング条件とプロセス面積率を満たすための技術に関する。
【背景技術】
【０００２】
図２１を用いて従来の技術を説明する。図２１は従来の技術における半導体集積回路の製造方法の処理の手順を示すフローチャートである。半導体集積回路の仕様を満たすためにセルの組み合わせを記述したネットリストが用いられるが、Ｎ１はこのネットリストを基にセルを配置するエリアを決めるフロアプラン工程、Ｎ２はフロアプラン工程Ｎ１で決められたセル配置エリアにマクロセルを配置するマクロセル配置工程、Ｎ３はマクロセルなどに供給する電源配線の配線を行う電源配線工程、Ｎ４はフロアプラン工程Ｎ１で決められたセル配置エリアにスタンダードセルを配置するスタンダードセル配置工程、Ｎ５は配置されたマクロセル、スタンダードセル間を接続する配線工程、Ｎ６は配置配線後のレイアウトが所定のタイミング条件を満たしているかを判定する第１のタイミング判定工程、Ｎ７は所定のタイミング条件を満たして配置配線が終わったレイアウトにダミーメタルを挿入するダミー挿入工程、Ｎ８は各配線層が所定のプロセス面積率を満たすレイアウトになっているか判定するマスク判定工程、Ｎ９はマスク判定工程Ｎ８にて所定のプロセス面積率を満たさなかった層に対して、所定のプロセス面積率を満たすようにダミーメタルを調整するダミー調整工程、Ｎ１０はマスク判定工程Ｎ８にて所定のプロセス面積率を満たしたレイアウトに対して、所定のタイミング条件を満たしているか再度判定を行う第２のタイミング判定工程である。
【０００３】
フロアプラン工程Ｎ１において、セルの組み合わせを記述したネットリストを基に、そのセル配置エリアを決定する。次いで、マクロセル配置工程Ｎ２において、ネットリストやタイミング情報に基づいて最適な場所にマクロセルの配置を行う。次いで、電源配線工程Ｎ３において、各セルの電圧降下を考慮して電源配線を行う。次いで、スタンダードセル配置工程Ｎ４において、フロアプラン工程Ｎ１にて決定したセル配置エリアにおいて、ネットリストやタイミング情報に基づいてスタンダードセルを最適な場所に配置する。次いで、配線工程Ｎ５において、ネットリストやタイミング情報に基づいてマクロセル、スタンダードセル間の配線を行う。次いで、第１のタイミング判定工程Ｎ６において、Ｎ１からＮ５のフローを用いて設計されたレイアウトが所定のタイミング条件を満たしているか判定を行い、満たしていない場合、スタンダードセル配置工程Ｎ４あるいは配線工程Ｎ５まで戻り、Ｎ６までのフローを繰り返し、所定のタイミング条件を満たした段階で、次のダミー挿入工程Ｎ７に移る。次いで、マスク判定工程Ｎ８において、Ｎ１からＮ７のフローを用いて設計されたレイアウトの各配線層が所定のプロセス面積率を満たしているかマスク判定を行い、満たしていない場合、次いで、ダミー調整工程Ｎ９において、所定のプロセス面積率を満たすようにダミーメタルを調整し、再び第１のタイミング判定工程Ｎ６を行う。判定がＯＫの場合は、以降、Ｎ７のダミー挿入は行わずに、Ｎ８のマスク判定を行う。マスク判定工程Ｎ８で所定のプロセス面積率を満たした場合は、次いで、第２のタイミング判定工程Ｎ１０において、再度所定のタイミング条件を満たしているか判定を行い、満たしていない場合、再度工程Ｎ４あるいは工程Ｎ５に戻り、以降上記フローを繰り返す。第２のタイミング判定工程Ｎ１０で所定のタイミング条件を満たした段階で、レイアウト設計は完了する。
【特許文献１】特開平１１−４０６７２号公報（第４−５頁、第２図）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記の従来の技術における半導体集積回路の製造方法においては、配置配線処理終了後のタイミングを合わせ込んだ後のレイアウトにダミーメタルを挿入する。しかし、そのために、配線間容量値が変化してしまい、再度タイミング設計が必要となり、配置配線処理終了からマスク作成までの設計期間が長くなってしまうという問題がある。
【０００５】
本発明は、このような事情に鑑みて創作したものであり、所定のタイミング条件とプロセス面積率をともに満たすレイアウトのもとで、設計期間の短縮化を図ることができる半導体集積回路のレイアウト設計方法および製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００６】
（１）本発明による半導体集積回路のレイアウト設計方法は、配線工程にて所定のプロセス面積率を満たすように既存配線を考慮して任意の単位面積当たりに所定の配線可能面積率を与え、この配線可能面積率を用いて配線を行うものである。
【０００７】
この半導体集積回路のレイアウト設計方法によれば、配置配線処理の段階から、任意の単位面積に対して既存配線を除いた領域に配線可能面積率を与え、その配線可能面積率を用いて配置配線を行うことで、配置配線処理終了時には、所定のタイミング条件とプロセス面積率をともに満たすレイアウトを完成させることが可能となる。したがって、タイミング判定→ダミー挿入→マスク判定→ダミー調整→タイミング判定などの繰り返しを伴う従来の技術に比べて、設計期間の短縮化を図ることが可能となる。
【０００８】
（２）本発明による半導体集積回路の製造方法は、上記（１）の半導体集積回路のレイアウト設計方法を用いて半導体集積回路を製造する方法であって、単位面積当たりの配線可能面積率が所定値に比して低い領域における配線については、単位面積当たりの配線可能面積率が所定値に比して高い領域へ配線を迂回するものである。これによれば、配線可能面積率が所定値に比して低く配線が混雑している領域については、その配線を空いている領域へ迂回させることにより、従来技術に比べて、所定のタイミング条件とプロセス面積率をともに満たすレイアウトの半導体集積回路を効率良く製造することが可能となる。
【０００９】
（３）また、本発明による半導体集積回路の製造方法は、上記（１）の半導体集積回路のレイアウト設計方法を用いて半導体集積回路を製造する方法であって、単位面積当たりの配線可能面積率が所定の条件を満たさない領域における配線については、配線幅を変更して所定のプロセス面積率を満たすように調整するものである。すなわち、配線可能面積率が所定値に比して低く配線が混雑している場合には、その単位面積内で配線幅を縮小させ、また、配線可能面積率が所定値に比して高くスペース余裕がある場合には、その単位面積内での配線幅を拡大させることにより、所定のプロセス面積率を満たすように調整する。その結果、従来技術に比べて、所定のタイミング条件とプロセス面積率をともに満たすレイアウトの半導体集積回路を効率良く製造することが可能となる。
【００１０】
（４）また、本発明による半導体集積回路の製造方法は、上記（１）の半導体集積回路のレイアウト設計方法を用いて半導体集積回路を製造する方法であって、単位面積当たりの配線可能面積率が所定の条件を満たさない領域における配線については、所定のプロセス面積率を満たすように単位面積内で配線経路を変更するものである。すなわち、配線可能面積率が所定値に比して低く配線が混雑している場合には、その単位面積内で配線経路長を短縮し、また、配線可能面積率が所定値に比して高くスペース余裕がある場合には、その単位面積内での配線経路長を延長することにより、所定のプロセス面積率を満たすように調整する。その結果、従来技術に比べて、所定のタイミング条件とプロセス面積率をともに満たすレイアウトの半導体集積回路を効率良く製造することが可能となる。
【００１１】
（５）また、本発明による半導体集積回路の製造方法は、上記（１）の半導体集積回路のレイアウト設計方法を用いて半導体集積回路を製造する方法であって、単位面積当たりの配線可能面積率が所定の条件を満たさない領域における配線については、所定のプロセス面積率を満たすように既存配線を調整するものである。すなわち、配線可能面積率が所定値に比して低く配線が混雑している場合には、その単位面積内で既存配線（電源配線等）の配線幅を縮小させ、また、配線可能面積率が所定値に比して高くスペース余裕がある場合には、その単位面積内での既存配線（電源配線等）の配線幅を拡大させることにより、所定のプロセス面積率を満たすように調整する。その結果、従来技術に比べて、所定のタイミング条件とプロセス面積率をともに満たすレイアウトの半導体集積回路を効率良く製造することが可能となる。
【００１２】
（６）また、本発明による半導体集積回路の製造方法は、上記（１）の半導体集積回路のレイアウト設計方法を用いて半導体集積回路を製造する方法であって、単位面積当たりの配線可能面積率が所定の条件を満たさない領域における配線については、所定のプロセス面積率を満たすように電源配線を削除または追加するものである。すなわち、配線可能面積率が所定値に比して低く配線が混雑している場合には、その単位面積内で電源配線を削除し、また、配線可能面積率が所定値に比して高くスペース余裕がある場合には、その単位面積内での電源配線を追加することにより、所定のプロセス面積率を満たすように調整する。その結果、従来技術に比べて、所定のタイミング条件とプロセス面積率をともに満たすレイアウトの半導体集積回路を効率良く製造することが可能となる。
【００１３】
（７）また、本発明による半導体集積回路の製造方法は、上記（１）の半導体集積回路のレイアウト設計方法を用いて半導体集積回路を製造する方法であって、単位面積当たりの配線可能面積率の下限値を満たすように既存配線の調整を行い、所定のプロセス面積率を満たすものである。すなわち、配線可能面積率が所定値に比して高くスペース余裕がある場合には、配線可能面積率の下限値を満たす条件下で、その単位面積内での既存配線（電源配線等）の配線幅を拡大したり電源配線を追加する。その結果、従来技術に比べて、所定のタイミング条件とプロセス面積率をともに満たすレイアウトの半導体集積回路を効率良く製造することが可能となる。
【００１４】
（８）また、本発明による半導体集積回路の製造方法は、上記（１）の半導体集積回路のレイアウト設計方法を用いて半導体集積回路を製造する方法であって、単位面積当たりの配線可能面積率が所定の条件を満たさない領域については、所定のプロセス面積率を満たすようにセル配置を変更し配線を調整するものである。すなわち、配線可能面積率が所定値に比して低く配線が混雑している場合には、その単位面積内でセルを隣接セルに対して接近させることにより、両セル間の配線面積を減少させ、また、配線可能面積率が所定値に比して高くスペース余裕がある場合には、その単位面積内でセルを隣接セルに対して離間させることにより、両セル間の配線面積を増大させることにより、所定のプロセス面積率を満たすように調整する。その結果、従来技術に比べて、所定のタイミング条件とプロセス面積率をともに満たすレイアウトの半導体集積回路を効率良く製造することが可能となる。
【００１５】
（９）また、本発明による半導体集積回路の製造方法は、上記（１）の半導体集積回路のレイアウト設計方法を用いて半導体集積回路を製造する方法であって、２層または多層で立体配線可能面積率を用いて配線を行うものである。これによれば、立体的な展開により調整の自由度が増すので、所定のタイミング条件とプロセス面積率をともに満たすレイアウトの半導体集積回路の製造をさらに効率良く進めることが可能となる。
【００１６】
（１０）また、本発明による半導体集積回路の製造方法は、上記（９）の半導体集積回路の製造方法において、配線可能面積率が所定の条件を満たさない場合に、立体配線可能面積率が所定値に比して高い領域へ配線を迂回するものである。これによれば、立体的な展開において、配線可能面積率が所定値に比して低く配線が混雑している領域については、その配線を空いている領域へ迂回させることにより、適切に対応することが可能となる。
【００１７】
（１１）また、本発明による半導体集積回路の製造方法は、上記（９）の半導体集積回路の製造方法において、配線可能面積率が所定の条件を満たさない場合に、立体配線可能面積率が所定の条件を満たすように配線を積層化するものである。これによれば、立体的な展開において、配線可能面積率が所定値に比して低く配線が混雑している領域については、その配線を積層化することにより、適切に対応することが可能となる。
【００１８】
（１２）本発明による半導体集積回路のレイアウト設計方法は、配線工程にてプロセス面積率を考慮して任意の単位面積当たりに所定の配線可能面積率とタイミング情報を与え、この配線可能面積率とタイミング情報を用いて配線を行うものである。これによれば、マクロセル、スタンダードセル間の配線においてタイミング情報を加味しているので、タイミング条件を高精度に満たす状態の半導体装置製造が容易に実現される。
【００１９】
（１３）また、本発明による半導体集積回路の製造方法は、上記（１２）の半導体集積回路のレイアウト設計方法を用いて半導体集積回路を製造する方法であって、単位面積当たりの配線可能面積率が所定の条件を満たさない領域における配線については、前記タイミング情報に基づいて配線に優先順位を与え、所定のプロセス面積率を満たすように配線を変更するものである。これによれば、変更対象となる配線が複数ある場合において、タイミング情報に基づいて配線に優先順位を与えることにより、所定のタイミング条件とプロセス面積率をともに満たすレイアウトの半導体集積回路の製造を効率良く進めることが可能となる。
【発明の効果】
【００２０】
本発明は、任意の単位面積に対して既存配線を除いた領域に配線可能面積率を与え配置配線を行うことで、配置配線処理終了時に所定のタイミング条件とプロセス面積率をともに満たすレイアウトを完成させることができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明にかかわる半導体集積回路のレイアウト設計方法および製造方法の実施の形態を図面を用いて詳細に説明する。
【００２２】
（実施の形態１）
本発明の実施の形態１における半導体集積回路の製造方法を図１、図２を用いて説明する。
【００２３】
図１は本発明の実施の形態１における半導体集積回路のレイアウト図の一部分を表す図である。図１において、Ａ０（太線の格子の１つ分）は半導体集積回路のレイアウト上における任意の単位面積であり、プロセス面積率を判定する際に用いられる。単位面積Ａ０の領域は、レイアウト全体では１個以上存在する。Ｒ０（斜線部）はマクロセル内の配線や電源配線などの自動配置配線を行う前の状態ですでに存在している既存配線の面積である。Ａ１（網点部）は単位面積Ａ０から既存配線面積Ｒ０を引いた、自動配線で使用できる配線可能面積である（Ａ１＝Ａ０−Ｒ０）。
【００２４】
図２は本発明の実施の形態１における半導体集積回路の製造方法の処理の手順を示すフローチャートである。
【００２５】
半導体集積回路の仕様を満たすためにセルの組み合わせを記述したネットリストが用いられるが、Ｓ１０はこのネットリストを基にセルを配置するエリアを決めるフロアプラン工程、Ｓ２０はフロアプラン工程Ｓ１０で決められたセル配置エリアにマクロセルを配置するマクロセル配置工程、Ｓ３０はマクロセルなどに供給する電源配線の配線を行う電源配線工程、Ｓ４０は単位面積Ａ０ごとに既存配線面積Ｒ０を引いた配線可能面積Ａ１を基に配線可能面積率を導く面積率計算工程、Ｄ１は単位面積Ａ０ごとに保管された配線可能面積率情報、Ｓ５０はネットリストに基づいてスタンダードセルを配置するスタンダードセル配置工程、Ｓ６０は配線可能面積率情報Ｄ１に従って配線を行う配線工程、Ｓ７０は配線後の半導体集積回路のレイアウトを検査する検査工程である。
【００２６】
次に、本実施の形態の半導体集積回路の製造方法の動作を説明する。
【００２７】
実現したい半導体集積回路の仕様が決まると、その仕様どおりの動作を行うセルの組み合わせや接続が決定され、フロアプラン工程Ｓ１０において、そのセルを配置するエリアを決定する。次いで、マクロセル配置工程Ｓ２０において、ネットリストやタイミング情報に基づいて最適な場所にマクロセルの配置を行う。次いで、電源配線工程Ｓ３０において、各セルの電圧降下を考慮して電源配線を行う。次いで、面積率計算工程Ｓ４０において、まず単位面積Ａ０にプロセスルールを満たす範囲内で任意のプロセス面積率を設定し、そのプロセス面積率から既存配線面積率を除いた配線可能面積率を計算し、配線可能面積率情報Ｄ１として保管しておく。次いで、スタンダードセル配置工程Ｓ５０において、フロアプラン工程Ｓ１０にて決定したセル配置エリアにおいて、ネットリストに基づいてスタンダードセルを最適な場所に配置する。次いで、配線工程Ｓ６０において、ネットリストと配線可能面積率情報Ｄ１とを用いて配線を行う。次いで、検査工程Ｓ７０において、作成された半導体集積回路のレイアウトが、プロセスルールやタイミングルールなどを満たしているかを検査し、ＯＫなら半導体集積回路の設計が完成する。
【００２８】
本実施の形態によれば、配置配線処理の段階から、任意の単位面積に対して既存配線を除いた領域に配線可能面積率を与え、その配線可能面積率を用いて配置配線を行うことで、配置配線処理終了時には、所定のタイミング条件とプロセス面積率をともに満たすレイアウトを完成させることが可能となる。したがって、タイミング判定→ダミー挿入→マスク判定→ダミー調整→タイミング判定の繰り返しを伴う従来の技術に比べて、設計期間の短縮化を図ることができる。
【００２９】
（実施の形態２）
本発明の実施の形態２における半導体集積回路の製造方法を図１、図３を用いて説明する。
【００３０】
図３は本発明の実施の形態２における半導体集積回路の製造方法の処理の手順を示すフローチャートである。図３において、実施の形態１の図１におけるのと同じ符号は同一構成要素を指している。本実施の形態に特有の構成は、次のとおりである。Ｓ５１は単位面積Ａ０ごとの配線可能面積率と配線面積率とを比較して配線混雑度を計算する配線混雑度計算工程、Ｄ２は配線混雑度計算工程Ｓ５１により計算された配線混雑度を付加した配線可能面積率情報、Ｓ６１は配線混雑度を付加した配線可能面積率情報Ｄ２に従って配線を行う配線工程である。その他の構成については、実施の形態１と同様であるので、説明を省略する。
【００３１】
次に、本実施の形態の半導体集積回路の製造方法の動作を、特徴部分を中心に説明する。
【００３２】
工程Ｓ１０〜Ｓ５０については、上記と同様である。次いで、配線混雑度計算工程Ｓ５１において、単位面積Ａ０ごとの配線可能面積率とマクロセルとスタンダードセルの配置位置から導かれる配線面積率とを比較し、単位面積Ａ０ごとに配線混雑度を付加した配線可能面積率情報Ｄ２を生成し、保管しておく。次いで、ネットリストに基づいて、配線混雑度を付加した配線可能面積率が所定値に比して低い単位面積Ａ０における配線については、配線混雑度を付加した配線可能面積率が所定値に比して高い単位面積Ａ０へ配線を迂回させて配線工程Ｓ６０を行う。続く検査工程Ｓ７０は上記と同様である。
【００３３】
本実施の形態によれば、配線が混雑している領域については、その配線を空いている領域へ迂回させることにより、従来技術に比べて、所定のタイミング条件とプロセス面積率をともに満たすレイアウトの半導体集積回路を効率良く製造することが可能となる。
【００３４】
（実施の形態３）
本発明の実施の形態３における半導体集積回路の製造方法を図３と図４を用いて説明する。
【００３５】
図４は本発明の実施の形態３における半導体集積回路のレイアウト図の一部分を表す図である。図４において、Ｒ１は配線可能面積Ａ１の領域に引かれた信号配線、Ｒ２は信号配線Ｒ１から配線幅を減少された信号配線、Ｒ３は配線可能面積Ａ１の領域に引かれた信号配線、Ｒ４は信号配線Ｒ３から配線幅を増加された信号配線である。
【００３６】
次に、本実施の形態の半導体集積回路の製造方法の動作を、特徴部分を中心に説明する。
【００３７】
工程Ｓ１０〜Ｓ５１については、上記と同様である。次いで、配線工程Ｓ６１において、ネットリストに基づいて、単位面積Ａ０ごとの配線混雑度を付加した配線可能面積率が所定値に比して低く配線が混雑している場合には、その単位面積Ａ０内で信号配線Ｒ１の配線幅を信号配線Ｒ２のように縮小させることにより、所定のプロセス面積率を満たすように調整する。また、単位面積Ａ０ごとの配線混雑度を付加した配線可能面積率が所定値に比して高くスペース余裕がある場合には、その単位面積Ａ０内で信号配線Ｒ３の配線幅を信号配線Ｒ４のように拡大させることにより、所定のプロセス面積率を満たすように調整する。続く検査工程Ｓ７０は上記と同様である。
【００３８】
本実施の形態によれば、配線混雑度を付加した配線可能面積率が所定値に比して低く配線が混雑している場合には、その単位面積内で配線幅を縮小させ、また、配線混雑度を付加した配線可能面積率が所定値に比して高くスペース余裕がある場合には、その単位面積内での配線幅を拡大させることにより、所定のプロセス面積率を満たすように調整するので、従来技術に比べて、所定のタイミング条件とプロセス面積率をともに満たすレイアウトの半導体集積回路を効率良く製造することが可能となる。
【００３９】
（実施の形態４）
本発明の実施の形態４における半導体集積回路の製造方法を図３と図５と図６を用いて説明する。
【００４０】
図５、図６は本発明の実施の形態４における半導体集積回路のレイアウト図の一部分を表す図である。図５、図６において、Ｒ１１は信号配線、Ｒ１２は信号配線Ｒ１１と配線経路の異なる信号配線である。
【００４１】
次に、本実施の形態の半導体集積回路の製造方法の動作を、特徴部分を中心に説明する。
【００４２】
工程Ｓ１０〜Ｓ５１については、上記と同様である。次いで、配線工程Ｓ６１において、ネットリストに基づいて、単位面積Ａ０ごとの配線混雑度を付加した配線可能面積率が所定値に比して低く配線が混雑している場合には、その単位面積Ａ０内で信号配線Ｒ１２の配線経路を信号配線Ｒ１１のように短縮化して、所定のプロセス面積率を満たすように調整する。また、単位面積Ａ０ごとの配線混雑度を付加した配線可能面積率が所定値に比して高くスペース余裕がある場合には、その単位面積Ａ０内で信号配線Ｒ１１の配線経路を信号配線Ｒ１２のように延長化して、所定のプロセス面積率を満たすように調整する。なお、配線経路の変更先としては、単位面積Ａ０内での変更だけにとどまるものではなく、隣接する任意の単位面積Ａ０を利用して配線経路変更が可能なものとする。続く検査工程Ｓ７０は上記と同様である。
【００４３】
本実施の形態によれば、配線混雑度を付加した配線可能面積率が所定値に比して低く配線が混雑している場合には、その単位面積内で配線経路長を短縮し、また、配線混雑度を付加した配線可能面積率が所定値に比して高くスペース余裕がある場合には、その単位面積内での配線経路長を延長することにより、所定のプロセス面積率を満たすように調整するので、従来技術に比べて、所定のタイミング条件とプロセス面積率をともに満たすレイアウトの半導体集積回路を効率良く製造することが可能となる。
【００４４】
（実施の形態５）
本発明の実施の形態５における半導体集積回路の製造方法を図３と図７と図８を用いて説明する。本実施の形態では既存配線の一部である電源配線について説明する。
【００４５】
図７、図８は本発明の実施の形態５における半導体集積回路のレイアウト図の一部分を表す図である。図７、図８において、Ｒ２１，Ｒ２２は電源配線、Ｒ２３は電源配線Ｒ２１とは配線幅の異なる電源配線である。
【００４６】
次に、本実施の形態の半導体集積回路の製造方法の動作を、特徴部分を中心に説明する。
【００４７】
工程Ｓ１０〜Ｓ５１については、上記と同様である。次いで、配線工程Ｓ６１において、ネットリストに基づいて、単位面積Ａ０ごとの配線混雑度を付加した配線可能面積率が所定値に比して低く配線が混雑している場合には、その単位面積Ａ０内で電源配線Ｒ２３の配線幅を電源配線Ｒ２１のように縮小して、所定のプロセス面積率を満たすように調整する。また、単位面積Ａ０ごとの配線混雑度を付加した配線可能面積率が所定値に比して高くスペース余裕がある場合には、その単位面積Ａ０内で電源配線Ｒ２１の配線幅を電源配線Ｒ２３のように拡大して、所定のプロセス面積率を満たすように調整する。なお、配線幅変更の際には、単位面積Ａ０内での変更だけにとどまるものではなく、隣接する任意の単位面積Ａ０を利用して配線幅変更が可能なものとする。続く検査工程Ｓ７０は上記と同様である。
【００４８】
本実施の形態によれば、配線混雑度を付加した配線可能面積率が所定値に比して低く配線が混雑している場合には、その単位面積内で既存配線（電源配線等）の配線幅を縮小させ、また、配線混雑度を付加した配線可能面積率が所定値に比して高くスペース余裕がある場合には、その単位面積内での既存配線（電源配線等）の配線幅を拡大させることにより、所定のプロセス面積率を満たすように調整するので、従来技術に比べて、所定のタイミング条件とプロセス面積率をともに満たすレイアウトの半導体集積回路を効率良く製造することが可能となる。
【００４９】
（実施の形態６）
本発明の実施の形態６における半導体集積回路の製造方法を図３と図７と図９を用いて説明する。本実施の形態では既存配線の一部である電源配線について説明する。
【００５０】
図７、図９は本発明の実施の形態６における半導体集積回路のレイアウト図の一部分を表す図である。図７、図９において、Ｒ３１は電源配線である。
【００５１】
次に、本実施の形態の半導体集積回路の製造方法の動作を、特徴部分を中心に説明する。
【００５２】
工程Ｓ１０〜Ｓ５１については、上記と同様である。次いで、配線工程Ｓ６１において、ネットリストに基づいて、単位面積Ａ０ごとの配線混雑度を付加した配線可能面積率が所定値に比して低く配線が混雑している場合には、その単位面積Ａ０内で電源配線Ｒ３１を削除して、所定のプロセス面積率を満たすように調整する。また、単位面積Ａ０ごとの配線混雑度を付加した配線可能面積率が所定値に比して高くスペース余裕がある場合には、その単位面積Ａ０内で電源配線Ｒ３１を追加して、所定のプロセス面積率を満たすように調整する。続く検査工程Ｓ７０は上記と同様である。
【００５３】
本実施の形態によれば、配線混雑度を付加した配線可能面積率が所定値に比して低く配線が混雑している場合には、その単位面積内で電源配線を削除し、また、配線混雑度を付加した配線可能面積率が所定値に比して高くスペース余裕がある場合には、その単位面積内での電源配線を追加することにより、所定のプロセス面積率を満たすように調整するので、従来技術に比べて、所定のタイミング条件とプロセス面積率をともに満たすレイアウトの半導体集積回路を効率良く製造することが可能となる。
【００５４】
（実施の形態７）
本発明の実施の形態７における半導体集積回路の製造方法を図７と図１０と図１１を用いて説明する。本実施の形態では既存配線の一部である電源配線について説明する。
【００５５】
図７は適用前のレイアウト図の一部分を表す図、図１０は適用後のレイアウト図の一部分を表す図である。図１０において、Ｒ４１，Ｒ４２は電源配線である。
【００５６】
図１１は本発明の実施の形態７における半導体集積回路の製造方法の処理の手順を示すフローチャートである。図１１において、実施の形態２の図３におけるのと同じ符号は同一構成要素を指している。本実施の形態に特有の構成は、次のとおりである。Ｓ４１は配線可能面積率情報Ｄ１を基に、配置配線処理前に電源配線を調整する工程である。
【００５７】
次に、本実施の形態の半導体集積回路の製造方法の動作を、特徴部分を中心に説明する。
【００５８】
工程Ｓ１０〜Ｓ４０については、上記と同様である。次いで、電源配線調整工程Ｓ４１において、配線可能面積率情報Ｄ１を基に、プロセス面積率の下限値を満たすように電源配線を調整する。具体的には、電源配線Ｒ２１の配線幅を電源配線Ｒ４１のように拡大したり、電源配線Ｒ４２を新たに追加することにより、プロセス面積率の下限値を満たすことができる。続く工程Ｓ５０，Ｓ５１，Ｓ６１，Ｓ７０は上記と同様である。ただし、配線工程Ｓ６１では、上記の実施の形態３，４に示した手法を用いてもよい。
【００５９】
本実施の形態によれば、配線可能面積率が所定値に比して高くスペース余裕がある場合には、配線可能面積率の下限値を満たす条件下で、その単位面積内での既存配線（電源配線等）の配線幅を拡大したり電源配線を追加するので、従来技術に比べて、所定のタイミング条件とプロセス面積率をともに満たすレイアウトの半導体集積回路を効率良く製造することが可能となる。
【００６０】
（実施の形態８）
本発明の実施の形態８における半導体集積回路の製造方法を図１２と図１３と図１４を用いて説明する。本実施の形態ではセルの一部であるスタンダードセルについて説明する。
【００６１】
図１２、図１３は本発明の実施の形態８における半導体集積回路のレイアウト図の一部分を表す図である。図１２、図１３において、Ｃ１，Ｃ２はスタンダードセル、Ｐ１はスタンダードセルＣ１，Ｃ２の入出力ピン、Ｒ５１はスタンダードセルＣ１の入出力ピンＰ１とスタンダードセルＣ２の入出力ピンＰ１とを接続する信号配線である。Ｃ１１はスタンダードセルＣ１と配置位置の異なるスタンダードセルである。Ｒ５２はスタンダードセルＣ１１の入出力ピンＰ１とスタンダードセルＣ２の入出力ピンＰ１とを接続する信号配線である。
【００６２】
図１４は本発明の実施の形態８における半導体集積回路の製造方法の処理の手順を示すフローチャートである。図１４において、実施の形態２の図３におけるのと同じ符号は同一構成要素を指している。本実施の形態に特有の構成は、次のとおりである。Ｓ５２は配線混雑度を付加した配線可能面積率情報Ｄ２に従って配置を調整する工程である。
【００６３】
次に、本実施の形態の半導体集積回路の製造方法の動作を、特徴部分を中心に説明する。
【００６４】
工程Ｓ１０〜Ｓ５０，Ｓ５１については、上記と同様である。次いで、配置調整工程Ｓ５２において、ネットリストに基づいて、所定のプロセス面積率を満たしていない場合には、スタンダードセルの配置位置を調整する。具体的には、配線混雑度を付加した配線可能面積率が所定値に比して低く配線が混雑している場合には、スタンダードセルＣ１１をスタンダードセルＣ１の位置に移動させ、信号配線Ｒ５２の配線面積を信号配線Ｒ５１のように縮小することにより配線面積を減少させた上で、なお所定のプロセス面積率を満たさない場合には上記実施の形態２〜７に示した手法を用いて、所定のプロセス面積率を満たすように配線工程Ｓ６０を行う。また、逆に配線混雑度を付加した配線可能面積率が所定値に比して高くスペース余裕がある場合には、スタンダードセルＣ１をスタンダードセルＣ１１の位置に移動させ、信号配線Ｒ５１の配線面積を信号配線Ｒ５２のように拡大することにより配線面積を増加させた上で、なお所定のプロセス面積率を満たさない場合には、上記実施の形態２〜７に示した手法を用いて、所定のプロセス面積率を満たすように配線工程Ｓ６０を行う。なお、スタンダードセルの配置位置を変更する際には、単位面積Ａ０内での配置位置変更だけにとどまるものではなく、任意の単位面積間での配置位置変更が可能なものとする。これにより、スタンダードセル間の信号配線面積が変化するだけでなく、単位面積Ａ０内に存在するスタンダードセルの数が増減することによりスタンダードセルの内部配線面積の総和が変化するため、面積率の調整効果も期待できる。続く検査工程Ｓ７０は上記と同様である。
【００６５】
本実施の形態によれば、配線混雑度を付加した配線可能面積率が所定値に比して低く配線が混雑している場合には、その単位面積内でセルを隣接セルに対して接近させることにより、両セル間の配線面積を減少させ、また、配線混雑度を付加した配線可能面積率が所定値に比して高くスペース余裕がある場合には、その単位面積内でセルを隣接セルに対して離間させることにより、両セル間の配線面積を増大させることにより、所定のプロセス面積率を満たすように調整するので、従来技術に比べて、所定のタイミング条件とプロセス面積率をともに満たすレイアウトの半導体集積回路を効率良く製造することが可能となる。
【００６６】
（実施の形態９）
本発明の実施の形態９における半導体集積回路の製造方法を図１５、図１６を用いて説明する。
【００６７】
図１５は本発明の実施の形態９における半導体集積回路のレイアウト図の一部分を表す図である。図１５において、Ｑ１，Ｑ２は半導体集積回路のレイアウト上における互いに異なる任意の配線層、Ａ０は配線層Ｑ１上の任意の単位面積、Ａ０′は配線層Ｑ２上の任意の単位面積であり、プロセス面積率を判定する際に用いられる。レイアウト全体では配線層ごとに１個以上存在する。Ｒ０はマクロセル内の配線や電源配線などの自動配置配線を行う前の状態ですでに存在している配線層Ｑ１上の既存配線の面積、Ｒ０′は同じく配線層Ｑ２上の既存配線の面積である。Ａ１は配線層Ｑ１上の単位面積Ａ０から既存配線面積Ｒ０を引いた、自動配線で使用できる配線可能面積（Ａ１＝Ａ０−Ｒ０）、Ａ１′は配線層Ｑ２上の単位面積Ａ０′から既存配線面積Ｒ０′を引いた、自動配線で使用できる配線可能面積である（Ａ１′＝Ａ０′−Ｒ０′）。複数の配線層を対象とすることにおいて、本実施の形態では２層配線の場合について説明する。
【００６８】
図１６は本発明の実施の形態９における半導体集積回路の製造方法の処理の手順を示すフローチャートである。図１６において、すでに説明したのと同じ符号は同一構成要素を指している。本実施の形態に特有の構成は、次のとおりである。Ｓ４０ａは配線層Ｑ１上の単位面積Ａ０ごとに既存配線面積Ｒ０を引いた面積から導いた配線可能面積率と、配線層Ｑ２上の単位面積Ａ０′ごとに既存配線面積Ｒ０′を引いた面積から導いた配線可能面積率を基に、立体配線可能面積率情報Ｄ３を計算する面積率計算工程、Ｄ３は配線層Ｑ１上の単位面積Ａ０と配線層Ｑ２上の単位面積Ａ０′ごとに保管された配線可能面積率情報を基に算出された立体配線可能面積率情報、Ｓ６０ａは立体配線可能面積率に従って配線を行う配線工程である。
【００６９】
次に、本実施の形態の半導体集積回路の製造方法の動作を、特徴部分を中心に説明する。
【００７０】
工程Ｓ１０〜Ｓ３０については、上記と同様である。次いで、面積率計算工程Ｓ４０ａにおいて、まず単位面積Ａ０と単位面積Ａ０′の２層に対してプロセスルールを満たす範囲内で任意のプロセス面積率を設定し、そのプロセス面積率から各層の既存配線面積率を除いた配線可能面積率を計算し、２層分を立体配線可能面積率情報Ｄ３として保管しておく。次いで、スタンダードセル配置工程Ｓ５０において、フロアプラン工程Ｓ１０にて決定したセル配置エリアにネットリストに基づいてスタンダードセルを最適な場所に配置する。次いで、配線工程Ｓ６０ａにおいて、ネットリストと立体配線可能面積率とを用いて所定のプロセス面積率を満たすように配線を行う。続く検査工程Ｓ７０は上記と同様である。
【００７１】
本実施の形態によれば、立体的な展開により調整の自由度が増すので、所定のタイミング条件とプロセス面積率をともに満たすレイアウトの半導体集積回路の製造をさらに効率良く進めることが可能となる。
【００７２】
（実施の形態１０）
本発明の実施の形態１０における半導体集積回路の製造方法を図１５、図１７を用いて説明する。複数の配線層を対象とすることにおいて、本実施の形態では２層配線の場合について説明する。
【００７３】
図１７は本発明の実施の形態１０における半導体集積回路の製造方法の処理の手順を示すフローチャートである。図１７において、すでに説明したのと同じ符号は同一構成要素を指している。本実施の形態に特有の構成は、次のとおりである。Ｓ５１ａは立体配線可能面積率情報Ｄ３の単位面積ごとの立体配線可能面積率と立体配線面積率とを比較して配線混雑度を計算する配線混雑度計算工程、Ｄ４は配線混雑度計算工程Ｓ５１ａにより計算された配線混雑度を付加した立体配線可能面積率情報、Ｓ６２は配線混雑度を付加した立体配線可能面積率に従って配線を行う配線工程である。
【００７４】
次に、本実施の形態の半導体集積回路の製造方法の動作を、特徴部分を中心に説明する。
【００７５】
工程Ｓ１０〜Ｓ３０，Ｓ４０ａ，Ｓ５０については、上記と同様である。次いで、配線混雑度計算工程Ｓ５１ａにおいて、立体配線可能面積率とマクロセルとスタンダードセルの配置位置から導かれる配線面積率とを比較し、２層分を配線混雑度を付加した立体配線可能面積率情報Ｄ４として保管しておく。次いで、ネットリストに基づいて、配線混雑度を付加した立体配線可能面積率を基に２層間で配線を分散させて所定のプロセス面積率を満たすように配線工程Ｓ６２を行う。例えば、配線層Ｑ１上の単位面積Ａ０の立体配線可能面積率の方が配線層Ｑ２上の単位面積Ａ０′よりも高い場合、単位面積Ａ０′内の配線を単位面積Ａ０に分散させて所定のプロセス面積率を満たすように配線を行う。続く検査工程Ｓ７０は上記と同様である。
【００７６】
本実施の形態によれば、立体的な展開において、立体配線可能面積率が所定値に比して低く配線が混雑している領域については、その配線を空いている領域へ迂回させることにより、適切に対応することが可能となる。
【００７７】
（実施の形態１１）
本発明の実施の形態１１における半導体集積回路の製造方法を図１７、図１８を用いて説明する。複数の配線層を対象とすることにおいて、本実施の形態では２層配線の場合について説明する。
【００７８】
図１８は本発明の実施の形態１１における半導体集積回路のレイアウト図の一部分を表す図である。図１８において、すでに説明したのと同じ符号は同一構成要素を指している。本実施の形態に特有の構成は、次のとおりである。Ｒ６１は配線層Ｑ１上の配線、Ｒ６２は配線層Ｑ２上の配線であり、ＣＴは配線Ｒ６１と配線Ｒ６２とを接続するコンタクトである。
【００７９】
次に、本実施の形態の半導体集積回路の製造方法の動作を、特徴部分を中心に説明する。
【００８０】
工程Ｓ１０〜Ｓ３０，Ｓ４０ａ，Ｓ５０，Ｓ５１ａについては、上記と同様である。次いで、ネットリストに基づいて、配線混雑度を付加した立体配線可能面積率を基に同一配線に対して、配線層Ｑ１上の配線Ｒ６１に配線層Ｑ２上の配線Ｒ６２を２層間で積層化して所定のプロセス面積率を満たすように配線工程Ｓ６２を行う。場合によりコンタクトＣＴにより配線Ｒ６１と配線Ｒ６２とを接続する。続く検査工程Ｓ７０は上記と同様である。
【００８１】
本実施の形態によれば、立体的な展開において、立体配線可能面積率が所定値に比して低く配線が混雑している領域については、その配線を積層化することにより、適切に対応することが可能となる。
【００８２】
（実施の形態１２）
本発明の実施の形態１２における半導体集積回路の製造方法を図１と図１９を用いて説明する。
【００８３】
図１９は本発明の実施の形態１２における半導体集積回路の製造方法の処理の手順を示すフローチャートである。図１９において、すでに説明したのと同じ符号は同一構成要素を指している。本実施の形態に特有の構成は、次のとおりである。Ｄ５は半導体集積回路設計時に必要なタイミング情報（例えば周波数やポート制約、クリティカルパス、フォールスパス、マルチサイクルパス等）である。Ｓ５０ａはネットリストとタイミング情報Ｄ５とに基づいてスタンダードセルを配置するスタンダードセル配置工程、Ｓ６３は配線可能面積率とタイミング情報Ｄ５に従って配線を行う配線工程である。
【００８４】
次に、本実施の形態の半導体集積回路の製造方法の動作を、特徴部分を中心に説明する。
【００８５】
工程Ｓ１０〜Ｓ４０は上記と同様である。次いで、スタンダードセル配置工程Ｓ５０ａにおいて、フロアプラン工程Ｓ１０にて決定したセル配置エリアにおいて、ネットリストとタイミング情報Ｄ５とに基づいてスタンダードセルを最適な場所に配置する。次いで、配線工程Ｓ６３において、ネットリストと配線可能面積率とタイミング情報Ｄ５を用いて配線を行う。続く検査工程Ｓ７０は上記と同様である。
【００８６】
本実施の形態によれば、スタンダードセルの配置とマクロセル、スタンダードセル間の配線において、タイミング情報Ｄ５を加味しているので、タイミング条件を高精度に満たす状態の半導体装置製造を容易に実現できる。
【００８７】
（実施の形態１３）
本発明の実施の形態１３における半導体集積回路の製造方法を図１と図２０を用いて説明する。
【００８８】
図２０は本発明の実施の形態１３における半導体集積回路の製造方法の処理の手順を示すフローチャートである。図２０において、すでに説明したのと同じ符号は同一構成要素を指している。本実施の形態に特有の構成は、次のとおりである。Ｓ５３は配線混雑度を付加した配線可能面積率情報Ｄ２とタイミング情報Ｄ５から配線優先度を計算する配線優先度計算工程、Ｄ６は配線優先度計算工程Ｓ５３により計算された配線優先度を付加した配線可能面積率情報、Ｓ６４は配線優先度を付加した配線可能面積率に従って配線を行う配線工程である。
【００８９】
次に、本実施の形態の半導体集積回路の製造方法の動作を、特徴部分を中心に説明する。
【００９０】
工程Ｓ１０〜Ｓ５０ａは上記と同様である。次いで、配線混雑度計算工程Ｓ５１において、単位面積Ａ０ごとの配線可能面積率とマクロセルとスタンダードセルの配置位置から導かれる配線面積率とを比較し、単位面積Ａ０ごとに配線混雑度を付加した配線可能面積率情報Ｄ２を生成し保管しておく。次いで、配線優先度計算工程Ｓ５３において、配線混雑度を付加した配線可能面積率情報Ｄ２に加えてタイミング情報Ｄ５を基に、単位面積Ａ０内の全信号配線に対して配線優先度を付加した配線可能面積率情報Ｄ６を生成し保管しておく。次いで、配線工程Ｓ６４において、ネットリストと配線優先度を付加した配線可能面積率を用いてプロセス面積率が満たしていない任意の単位面積Ａ０内で、配線優先度の異なる複数の配線が存在するときに、優先度の高低に従って配線を変更し、所定のタイミング条件とプロセス面積率を満たすようにする。具体的な変更方法としては、上記実施の形態２〜８，１０，１１が考えられる。続く検査工程Ｓ７０は上記と同様である。
【００９１】
本実施の形態によれば、単位面積当たりの配線可能面積率が所定の条件を満たさない領域における配線については、タイミング情報から配線に優先順位を与えて配線を変更して所定のプロセス面積率を満たすことになる。
【００９２】
本実施の形態によれば、変更対象となる配線が複数ある場合において、タイミング情報に基づいて配線に優先順位を与えることにより、所定のタイミング条件とプロセス面積率をともに満たすレイアウトの半導体集積回路の製造を効率良く進めることが可能となる。
【産業上の利用可能性】
【００９３】
本発明は、半導体集積回路のレイアウト設計方法および製造方法において、配置配線処理終了時に所定のタイミング条件とプロセス面積率をともに満たすレイアウトを完成させる技術として有用である。
【図面の簡単な説明】
【００９４】
【図１】本発明の実施の形態１における半導体集積回路のレイアウト図の一部分を表す図
【図２】本発明の実施の形態１における半導体集積回路の製造方法の処理の手順を示すフローチャート
【図３】本発明の実施の形態２における半導体集積回路の製造方法の処理の手順を示すフローチャート
【図４】本発明の実施の形態３における半導体集積回路のレイアウト図の一部分を表す図
【図５】本発明の実施の形態４における半導体集積回路のレイアウト図の一部分を表す図（その１）
【図６】本発明の実施の形態４における半導体集積回路のレイアウト図の一部分を表す図（その２）
【図７】本発明の実施の形態５，６における半導体集積回路のレイアウト図の一部分を表す図（その１）
【図８】本発明の実施の形態５における半導体集積回路のレイアウト図の一部分を表す図（その２）
【図９】本発明の実施の形態６における半導体集積回路のレイアウト図の一部分を表す図
【図１０】本発明の実施の形態７における半導体集積回路のレイアウト図の一部分を表す図
【図１１】本発明の実施の形態７における半導体集積回路の製造方法の処理の手順を示すフローチャート
【図１２】本発明の実施の形態８における半導体集積回路のレイアウト図の一部分を表す図（その１）
【図１３】本発明の実施の形態８における半導体集積回路のレイアウト図の一部分を表す図（その２）
【図１４】本発明の実施の形態８における半導体集積回路の製造方法の処理の手順を示すフローチャート
【図１５】本発明の実施の形態９，１０における半導体集積回路のレイアウト図の一部分を表す図
【図１６】本発明の実施の形態９における半導体集積回路の製造方法の処理の手順を示すフローチャート
【図１７】本発明の実施の形態１０，１１における半導体集積回路の製造方法の処理の手順を示すフローチャート
【図１８】本発明の実施の形態１１における半導体集積回路のレイアウト図の一部分を表す図
【図１９】本発明の実施の形態１２における半導体集積回路の製造方法の処理の手順を示すフローチャート
【図２０】本発明の実施の形態１３における半導体集積回路の製造方法の処理の手順を示すフローチャート
【図２１】従来の技術における半導体集積回路の製造方法の処理の手順を示すフローチャート
【符号の説明】
【００９５】
Ａ０  単位面積
Ａ１  配線可能面積
Ｒ０  既存配線面積
Ｓ１０  フロアプラン工程
Ｓ２０  マクロセル配置工程
Ｓ３０  電源配線工程
Ｓ４０，Ｓ４０ａ  面積率計算工程
Ｓ４１  電源配線調整工程
Ｓ５０，Ｓ５０ａ  スタンダードセル配置工程
Ｓ５１，Ｓ５１ａ  配線混雑度計算工程
Ｓ５２  配置調整工程
Ｓ５３  配線優先度計算工程
Ｓ６０，Ｓ６０ａ，Ｓ６１〜Ｓ６４  配線工程
Ｓ７０  検査工程
Ｄ１  配線可能面積率情報
Ｄ２  配線混雑度を付加した配線可能面積率情報
Ｄ３  立体配線可能面積率情報
Ｄ４  配線混雑度を付加した立体配線可能面積率情報
Ｄ５  タイミング情報
Ｄ６  配線優先度を付加した配線可能面積率情報
【図１】
2008192962.tif 000003
【図２】
2008192962.tif 000004
【図３】
2008192962.tif 000005
【図４】
2008192962.tif 000006
【図５】
2008192962.tif 000007
【図６】
2008192962.tif 000008
【図７】
2008192962.tif 000009
【図８】
2008192962.tif 000010
【図９】
2008192962.tif 000011
【図１０】
2008192962.tif 000012
【図１１】
2008192962.tif 000013
【図１２】
2008192962.tif 000014
【図１３】
2008192962.tif 000015
【図１４】
2008192962.tif 000016
【図１５】
2008192962.tif 000017
【図１６】
2008192962.tif 000018
【図１７】
2008192962.tif 000019
【図１８】
2008192962.tif 000020
【図１９】
2008192962.tif 000021
【図２０】
2008192962.tif 000022
【図２１】
2008192962.tif 000023