(57)【要約】【課題】パッケージを大型化することなく、高周波半導体の入出力間の高周波信号のアイソレーションを確実に確保することができること。【解決手段】誘電体基板５と、この誘電体基板５上にフリップチップ実装される高周波半導体３とを備え、誘電体基板５上に高周波半導体３を挟んで入力線路１および出力線路２が形成された高周波パッケージにおいて、誘電体基板５上の高周波半導体３と対向する位置に抵抗膜８を設け、この抵抗膜８を誘電体基板５に形成された接地導体６とスルーホール７で接続する。【選択図】        図１
2008270363.tif 000002
【特許請求の範囲】
【請求項１】
誘電体基板と、この誘電体基板上にフリップチップ実装される高周波半導体とを備え、誘電体基板上に前記高周波半導体を挟んで入力線路および出力線路が形成された高周波パッケージにおいて、
誘電体基板上の前記高周波半導体と対向する位置に抵抗膜を設け、この抵抗膜を誘電体基板に形成された接地導体とスルーホールで接続することを特徴とする高周波パッケージ。
【請求項２】
前記スルーホールに抵抗体を充填したことを特徴とする請求項１に記載の高周波パッケージ。
【請求項３】
誘電体基板と、この誘電体基板上にフリップチップ実装される高周波半導体とを備え、誘電体基板上に前記高周波半導体を挟んで入力線路および出力線路が形成された高周波パッケージにおいて、
前記誘電体基板に、該誘電体基板に形成された接地導体と接続され表層まで延びる抵抗体が充填されたスルーホールを形成し、前記誘電体基板の表層に前記スルーホールと接続される導体パターンを形成し、さらに該導体パターンを覆うように電磁界バンドギャップを形成したことを特徴とする高周波パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、誘電体基板と、この誘電体基板上にフリップチップ実装される高周波半導体とを有する高周波パッケージに関するものである。
【背景技術】
【０００２】
ミリ波、マイクロ波レーダなどに使用される高周波パッケージにおいては、誘電体基板上にミリ波、マイクロ波帯で動作する高周波半導体を誘電体基板上に搭載している。この種の高周波パッケージにおいて、実装面積の小型、薄型化などの要求に応えるために、誘電体基板と高周波半導体とを、ワイヤ・ボンディングではなく、アレイ状に並んだバンプと呼ばれる突起状の端子によって接続するフリップチップ実装が採用されることが多い。
【０００３】
特許文献１においては、高周波部品をフリップチップ実装する誘電体基板には、高周波部品の実装位置に抜き穴を形成すると共に、誘電体基板を支持固定する基台には、誘電体基板に実装された高周波部品と対向する位置に、凹部を形成し、更に、この凹部に電波吸収体を装着するようにしており、これにより高周波部品の各ポート間のアイソレーションを向上させている。
【０００４】
【特許文献１】特開２００２−５７５１３号公報、図２
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１による従来のフリップチップ実装においては、誘電体基板の下側に、電波吸収体を装着する基台を設けるようにしているので、基台分の厚みが必要となり、パッケージ自体が大型化するという問題がある。
【０００６】
本発明は、上記に鑑みてなされたものであって、パッケージを大型化することなく、高周波半導体の入出力間の高周波信号のアイソレーションを確実に確保することができる高周波パッケージを得ることを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決し、目的を達成するために、本発明は、誘電体基板と、この誘電体基板上にフリップチップ実装される高周波半導体とを備え、誘電体基板上に前記高周波半導体を挟んで入力線路および出力線路が形成された高周波パッケージにおいて、誘電体基板上の前記高周波半導体と対向する位置に抵抗膜を設け、この抵抗膜を誘電体基板に形成された接地導体とスルーホールで接続することを特徴とする。
【発明の効果】
【０００８】
この発明によれば、誘電体基板上の高周波半導体と対向する位置に抵抗膜を設け、この抵抗膜を誘電体基板に形成された接地導体とスルーホールで接続するようにしているので、誘電体基板自体の構成によって、高周波半導体の入出力間の高周波のアイソレーションを確保することができ、これにより従来のようにパッケージを大型化することなく、小型、薄型のパッケージをもってＭＭＩＣ３の入出力間の高周波のアイソレーション特性を向上させることができる。
【発明を実施するための最良の形態】
【０００９】
以下に、本発明にかかる高周波パッケージの実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１０】
実施の形態１．
図１は、本発明にかかる高周波パッケージの実施の形態１の構成を示す断面図である。高周波パッケージは、誘電体基板５上にフリップフリップ実装されるＭＭＩＣ（Monolithic Microwave Integrated Circuit）などの高周波半導体３を有している。フリップフリップ実装では、実装基板上にチップを実装する際に、アレイ状に並んだバンプ４と呼ばれる突起状の端子によって接続する。
【００１１】
誘電体基板５の表層には、マイクロストリップなどの入力線路１および出力線路２が形成されている。入力線路１がバンプ４によりＭＭＩＣ３の入力端子に接続され、ＭＭＩＣ３の出力端子はバンプ４により出力線路２に接続される。入力線路１と出力線路２とは、ＭＭＩＣ３を挟んで両側に形成されている。
【００１２】
ＭＭＩＣ３と対向する誘電体基板５の表層上には、抵抗膜８が形成されており、この抵抗膜８は、１〜複数のスルーホール７を介して誘電体基板５の裏面に形成された接地導体６と接続されている。
【００１３】
かかる実施の形態１の構成によれば、ＭＭＩＣ３とバンプ４による接続部分あるいはＭＭＩＣ３より空間に漏洩する高周波の電磁波、すなわちＭＭＩＣ３の入出力間で漏洩する高周波の電磁波は、ＭＭＩＣ３と対向する誘電体基板５上に形成された抵抗膜８上を伝播することで減衰され、さらにこの抵抗膜８がスルーホール７により接地されることで、ＭＭＩＣ３の入出力間の高周波のアイソレーション特性を向上させることができる。
【００１４】
このように、実施の形態１では、誘電体基板５の表層に抵抗膜８を設け、この抵抗膜８を誘電体基板５に形成された接地導体６にスルーホール接続するという、誘電体基板５自体の構成によって、ＭＭＩＣ３の入出力間の高周波のアイソレーションを確保するようにしており、従来のようにパッケージを大型化することなく、小型、薄型のパッケージをもってＭＭＩＣ３の入出力間の高周波のアイソレーション特性を向上させることができる。
【００１５】
実施の形態２．
図２は、本発明にかかる高周波パッケージの実施の形態２の構成を示す断面図である。この実施の形態２においては、抵抗膜８と接地導体６とを接続するスルーホール９は、実施の形態１の中空のスルーホール７内に抵抗体を充填したものとしている。その他の構成要素は、実施の形態１と同様である。
【００１６】
実施の形態２によれば、抵抗体が充填されたスルーホール９によって抵抗膜８と接地導体６とを接続するようにしているので、先の実施の形態１の効果に加え、スルーホール９によって誘電体基板５内の誘電体内に漏洩した電磁波も減衰させることができるという効果を有する。
【００１７】
実施の形態３．
図３は、本発明にかかる高周波パッケージの実施の形態３の構成を示す断面図である。この実施の形態３においては、誘電体基板５の表層上に、抵抗体が充填された各スルーホール９と接続するように金属から成る複数の導体パターン１１を形成するとともに、これら導体パターン１１を覆うように、メタマテリアルの一種である電磁界バンドギャップ（ＥＢＧ：Electromagnetic Band Gap）１０を形成するようにしている。
【００１８】
別言すれば、この実施の形態３では、実施の形態１、２で用いた抵抗膜８をＥＢＧ１０に置き換えるとともに、誘電体基板５の表層上に、抵抗体が充填された各スルーホール９と接続するように金属から成る複数の導体パターン１１を形成するようにしている。すなわち、ＥＢＧ１０で直列の容量成分を実現し、誘電体基板５上のスルーホール９上の金属パターン１１で直列のインダクタンス成分を実現して、直列共振回路を構成している。そして、これらＥＢＧ１０および導体パターン１１を減衰させるべき所望の周波数で直列共振させ、さらにこれらＥＢＧ１０および導体パターン１１を抵抗体が充填されたたスルーホール９で接地させることで、所望の周波数の高周波信号を減衰させることができる。
【００１９】
実施の形態３によれば、ＥＢＧ１０および導体パターン１１を減衰させるべき所望の周波数で直列共振させ、さらにこれらＥＢＧ１０および導体パターン１１を抵抗体が充填されたたスルーホール９で接地させるるようにしているので、ＭＭＩＣ３とバンプ４による接続部分あるいはＭＭＩＣ３より空間に漏洩する高周波の電磁波、並びに誘電体基板５内の誘電体内に漏洩した電磁波を、スルーホール９内の抵抗体で減衰させることができ、これにより、従来のようにパッケージを大型化することなく、小型、薄型のパッケージをもってＭＭＩＣ３の入出力間の高周波のアイソレーション特性を向上させることができる。
【産業上の利用可能性】
【００２０】
以上のように、本発明にかかる高周波パッケージは、誘電体基板と、この誘電体基板上にフリップチップ実装される高周波半導体とを有する高周波パッケージに有用である。
【図面の簡単な説明】
【００２１】
【図１】本発明にかかる高周波パッケージの実施の形態１の構成を示す断面図である。
【図２】本発明にかかる高周波パッケージの実施の形態２の構成を示す断面図である。
【図３】本発明にかかる高周波パッケージの実施の形態３の構成を示す断面図である。
【符号の説明】
【００２２】
１  入力線路
２  出力線路
３  高周波半導体（ＭＭＩＣ）
４  バンプ
５  誘電体基板
６  接地導体
７  スルーホール
８  抵抗膜
９  スルーホール
１０  電磁界バンドギャップ（ＥＢＧ）
１１  導体パターン
【図１】
2008270363.tif 000003
【図２】
2008270363.tif 000004
【図３】
2008270363.tif 000005