(57)【要約】【課題】回路規模の増大を抑制しつつ、複数の電圧出力ブロックを拡張可能な入力装置を提供する。【解決手段】キースイッチＳＷ１〜ＳＷ６は、それぞれ割当てられたキーＫＥＹ１〜ＫＥＹ６の入力に応じて、対応の抵抗Ｒの一端と抵抗ストリング部ＳＴＲの終端とを短絡する。選択指令ＳＥＬが「Ｐ１」である期間においては、キーＫＥＹ１〜ＫＥＹ６が有効となり、制御部２は、キーＫＥＹ１〜ＫＥＹ６のうちいずれのキーが入力されたかを判定できる。また、選択指令ＳＥＬが「Ｐ２」である期間においては、モードセンサー３０１が有効となり、制御部１０２は、モードセンサー３０１が入力されたかを判定できる。【選択図】図３
2008131284.tif 000002
【特許請求の範囲】
【請求項１】
ＣＰＵの入力ポートと該入力ポートに複数の電圧を供給するためのキー電圧生成部からなり、前記キー電圧生成部が電源と電源にその一端が接続されるノード抵抗と前記ノード抵抗の他端が前記入力ポートの入力と共通に接続され、キー入力を行なうための所定数のキースイッチと所定数より一つ少ない数の抵抗とで構成される抵抗ストリングとから成る入力判定回路において、
前記ＣＰＵの二つの汎用ポートに前記抵抗ストリングの両端を接続するようにし、ノード抵抗が接続される側の一端にはモードセンサーを設け、且つ汎用ポートの一方を選択的に接地する半導体スイッチを有し、
前記ＣＰＵは前記半導体スイッチを前記キースイッチの短絡を該ＣＰＵが判断するのに要する時間の二倍未満のスイッチング周期で切り換えることで前記モードセンサーの判定とを共用できるように制御することを特徴とする入力判定回路。
【請求項２】
ＣＰＵの入力ポートと該入力ポートに複数の電圧を供給するためのキー電圧生成部からなり、前記キー電圧生成部が電源と電源にその一端が接続されるノード抵抗と前記ノード抵抗の他端が前記入力ポートの入力と共通に接続され、キー入力を行なうための複数のキースイッチと複数の抵抗とで構成される抵抗ストリングとから成る入力判定回路において、
前記ＣＰＵの二つの汎用ポートに前記抵抗ストリングの両端を接続するようにし、ノード抵抗が接続される側の一端にはモードセンサーを設け、且つ汎用ポートの一方を選択的に接地する半導体スイッチを設けたことで前記モードセンサーの判定とを共用できることを特徴とする入力判定回路。
【請求項３】
前記ＣＰＵは前記半導体スイッチを前記キースイッチの短絡を該ＣＰＵが判断するのに要する時間の二倍未満のスイッチング周期で切り換えるよう制御する請求項２に記載の入力判定回路。
【請求項４】
前記スイッチング周期が該ＣＰＵにおいて該キースイッチの選択指令を保持する期間より短い請求項１または３に記載の入力判定回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は複数のキーの中から入力されるキーと、モードセンサーのモードを判定する入力判定回路に関し、特に多数の電圧値入力を可能にするための技術に関する。
【背景技術】
【０００２】
一般的に、ユーザの操作に応じて作動する電気製品は、操作指令を受け付けるための入力装置を備えている。多くの電気製品では、そのパネル面において、作動状態などを表示するための表示部とともに、ユーザによる操作（たとえば、押圧など）が可能に構成されたキー（たとえば、操作ボタンやジョグダイヤルなど）が配置される。特に、多機能化された電気製品では、その機能に応じた数のキーが配置される。
【０００３】
一方、入力されたキーに応じた動作を実行させるためには、このような多数のキーのうち、いずれのキーが入力されたかを判定する必要がある。入力されるキーを判定する構成の一つとして、複数の抵抗が直列接続された抵抗ストリングを用いて、入力されたキーに応じた電圧値を生成し、生成された電圧値に基づいてキーを判定する構成は公知の技術である。また、特開２００３−２４３９７６号公報（特許文献１）には、前記抵抗ストリングスを複数有するスイッチマトリックス回路と、アナログ電圧入力ポートと電圧出力ポートを有する制御部と、一端が電源又はグランドに接続された分圧抵抗とを備えて、スイッチマトリックスそれぞれの一端を電圧出力ポートに接続し、他端をアナログ電圧入力ポートと分圧抵抗の他端とに接続し、このスイッチ回路の２端間の抵抗値が複数のスイッチのオン／オフの組み合わせにより異なる抵抗値に切替り、制御部は、電圧出力ポートＯＵＴから、ローレベル又はハイレベルの電圧を交互に出力し、アナログ電圧入力ポートに入力された電圧値から複数スイッチのオン／オフの組み合わせを検出する技術が開示されている。
【特許文献１】特開２００３−２４３９７６
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１に開示されるような構成によれば、電圧出力ポートの出力を切り替える制御機能を設けることで、複数のスイッチマトリックスを一つのアナログ電圧入力ポートで検知することが出来るが、電圧出力ポートの切り替え時間と、スイッチマトリックスの組み合わせがなければ成立しない。
【０００５】
そこで、この発明は、前記課題を解決するためになされたものであり、電圧出力ポートの切り替え時間に依存することなく、スイッチマトリックス以外の複数電圧を出力する回路を組み合わせても、アナログ電圧入力ポートを増やすことなく、機能させることが出来る入力装置を提供することが出来る。本発明は、高価な半導体を必要とせず、ＣＰＵのＡ／Ｄ入力ポートを無駄にしない、安価なスイッチマトリックス回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
入力判定回路において、ＣＰＵの入力ポートと該入力ポートに複数の電圧を供給するためのキー電圧生成部からなり、前記キー電圧生成部が電源と電源にその一端が接続されるノード抵抗と前記ノード抵抗の他端が前記入力ポートの入力と共通に接続され、キー入力を行なうための所定数のキースイッチと所定数より一つ少ない数の抵抗とで構成される抵抗ストリングとから成り、前記ＣＰＵの二つの汎用ポートに前記抵抗ストリングの両端を接続するようにし、ノード抵抗が接続される側の一端にはモードセンサーを設け、且つ汎用ポートの一方を選択的に接地する半導体スイッチを有し、前記ＣＰＵは前記半導体スイッチを前記キースイッチの短絡を該ＣＰＵが判断するのに要する時間の二倍未満のスイッチング周期で切り換えることで前記モードセンサーの判定とを共用できるように制御する。
【０００７】
入力判定回路において、ＣＰＵの入力ポートと該入力ポートに複数の電圧を供給するためのキー電圧生成部からなり、前記キー電圧生成部が電源と電源にその一端が接続されるノード抵抗と前記ノード抵抗の他端が前記入力ポートの入力と共通に接続され、キー入力を行なうための複数のキースイッチと複数の抵抗とで構成される抵抗ストリングとから成り、前記ＣＰＵの二つの汎用ポートに前記抵抗ストリングの両端を接続するようにし、ノード抵抗が接続される側の一端にはモードセンサーを設け、且つ汎用ポートの一方を選択的に接地する半導体スイッチを設けたことで前記モードセンサーの判定とを共用できる。
【０００８】
入力判定回路において、前記ＣＰＵは前記半導体スイッチを前記キースイッチの短絡を該ＣＰＵが判断するのに要する時間の二倍未満のスイッチング周期で切り換えるよう制御する。
【０００９】
入力判定回路において、前記スイッチング周期が該ＣＰＵにおいて該キースイッチの選択指令を保持する期間より短く制御する。
【００１０】
前記のように構成することにより、比較的高価なＡ／Ｄ入力端子を増設することなく、複数の多段出力電圧回路を判別出来るように作用する。
【発明の効果】
【００１１】
この発明によれば、回路規模の増大を抑制しつつ、複数の電圧値を出力する回路を、複数配置数含む回路の電圧値を検知することが可能となる。
【００１２】
請求項１の発明によれば、切換選択接続部をキースイッチの短絡時間よりも短い時間で切り換えることにより、モードセンサーからの出力電圧を常に検知することができ、かつキースイッチからの電圧も検知することが可能となり、高価な半導体を必要とせず、ＣＰＵのＡ／Ｄ入力ポート数を増やさずに、安価なスイッチマトリックス回路を提供することが可能となる。
【００１３】
請求項２の発明によれば、切換選択接続部を切り換えることにより、モードセンサーからの出力電圧を常に検知することができ、かつキースイッチからの電圧も検知することが可能となり、高価な半導体を必要とせず、ＣＰＵのＡ／Ｄ入力ポート数を増やさずに、安価なスイッチマトリックス回路を提供することが可能となる。
【００１４】
請求項３の発明よれば、該切換選択接続部のスイッチング周期を該ＣＰＵが判断するのに要する時間の２倍よりも短い時間で切り換えることにより、モードセンサーからの出力電圧を確実に検知することができる。
【００１５】
請求項４の発明によれば、該切換選択接続部のスイッチング周期をキースイッチの短絡を該ＣＰＵが判断するのに要する時間よりの２倍よりも短い時間で切り換えることにより、モードセンサーからの出力電圧を確実に検知することができ、かつキースイッチからの電圧も検知することが可能となり、高価な半導体を必要とせず、ＣＰＵのＡ／Ｄ入力ポート数を増やさずに、安価なスイッチマトリックス回路を提供することが可能となる。
【発明を実施するための最良の形態】
【００１６】
この発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中の同一または相当部分については、同一符号を付してその説明は繰返さない。
【００１７】
図１は、本発明の実施の形態に従うキー入力装置１００の概略構成図である。
図１を参照して、本発明の実施の形態に従うキー入力装置１００は、複数のキーＫＥＹ１，ＫＥＹ２，・・・，ＫＥＹｎの中から入力されるキーを判定し、図示しない制御装置などにその判定結果を出力する。そして、キー入力装置１００は、キー電圧生成部１０８と、アナログ／デジタル変換器（ＡＤＣ）１０４と、選択部１０６と、制御部１０２とからなる。なお、本実施の形態においては、一例として、制御部１０２、アナログ／デジタル変換器１０４および選択部１０６が同一のマイクロコンピュータ１０１により実現される場合を例示する。キー電圧生成部１０８は、複数のキーＫＥＹ１，ＫＥＹ２，・・・，ＫＥＹｎ、およびモードセンサーからのモードを入力可能に構成され、入力されるキーに応じたキー電圧をアナログ／デジタル変換器１０４へ出力する。具体的には、キー電圧生成部１０８は、それぞれの一端が接続ノードにおいて互いに接続された複数の抵抗ストリング部を含み、複数の抵抗ストリング部の各々は、入力されるキーに応じた抵抗値を生じるように構成される。そして、抵抗ストリング部の各々は、互いに重複しないように、複数のキーＫＥＹ１，ＫＥＹ２，・・・，ＫＥＹｎのうち、所定数のキーが割当てられる。なお、以下の説明において、「キー電圧」とは、接地電位を基準とした電圧値を意味する。
【００１８】
アナログ／デジタル変換器１０４は、キー電圧生成部１０８により生成されたキー電圧の電圧値（アナログ値）をデジタル信号に変換し、キー電圧値ＫＥＹ＿ＶＡＬ（デジット値）を制御部１０２へ出力する。選択部１０６は、キー電圧生成部１０８と接続され、制御部１０２からの選択指令ＳＥＬに応じて、キー電圧生成部１０８に含まれる複数の抵抗ストリング部のうち１つを電源電位ＶＤＤと接地電位との間に電気的に接続する。
【００１９】
制御部１０２は、アナログ／デジタル変換器１０４から受けたキー電圧値ＫＥＹ＿ＶＡＬと、選択部１０６へ与える選択指令ＳＥＬとに基づいて、入力されたキーを判定する。具体的には、制御部１０２は、選択部１０６へ与える選択指令ＳＥＬに基づいて、電源電位ＶＤＤと接地電位との間に電気的に接続される抵抗ストリング部を判断し、判断した抵抗ストリング部に割当てられたキーの中から、アナログ／デジタル変換器１０４から受けたキー電圧値ＫＥＹ＿ＶＡＬに相当するキーを判定する。
【００２０】
図２は、本発明の実施の形態に従うキー入力装置１００を備えるディスク駆動装置２００の一例を示す外観図である。
【００２１】
図２を参照して、ＤＶＤ（Digital Versatile Disc）プレイヤー、ＤＶＤレコーダーおよびＣＤ（Compact Disc）プレイヤーなどのディスク駆動装置２００のパネル面には、媒体ディスクを装入するためのディスクトレイ２０２の一端が開閉可能に形成される。さらに、ディスク駆動装置２００のパネル面には、一例として、電源キー２０４、ディスクトレイ開閉キー２０６および再生操作キー群２０８が配置される。なお、再生操作キー群２０８は、巻戻しキー２０８ａ、再生キー２０８ｂ、停止キー２０８ｃおよび早送りキー２０８ｄなどからなる。
【００２２】
キー電圧生成部（図１）は、このような各キーの入力操作（たとえば、押圧など）を受けて作動するように配置されており、入力されるキーに応じたキー電圧を生成する。そして、制御部２（図１）は、電源キー２０４が入力されたと判定すると、ディスク駆動装置２００の電源供給部（図示しない）などへ起動指令を発する。同様に、制御部２は、ディスクトレイ開閉キー２０６および再生操作キー群２０８のそれぞれについても、キー入力を判定すると、各キーに応じた指令を発する。
【００２３】
図３は、本発明の実施の形態に従う入力装置１００の要部を示す図である。
図３を参照して、動作説明を行なう。ブロックごとでは、入力ポート３０３からアナログ電圧値を受け取るアナログデジタルコンバーター３０４と半導体スイッチ３０６を含むＣＰＵ３０２、電源ＶＤＤ、抵抗ストリングＳＴＲ、モードセンサー３０１から構成される。
【００２４】
キー電圧生成部３０８は、キーＫＥＹ１〜ＫＥＹ６を割当てられた抵抗ストリング部ＳＴＲ、モードセンサー３０１を含む。そして、抵抗ストリング部ＳＴＲおよびモードセンサーは、それぞれの一端が接続ノードＶＮにおいて互いに接続され、さらに、接続ノードＶＮは、制限抵抗Ｒｇを介して、電源電位ＶＤＤと接続される。また、抵抗ストリング部ＳＴＲ１およびモードセンサー３０１の他端は、それぞれ半導体スイッチ３０６に接続される。
【００２５】
抵抗ストリング部ＳＴＲは、直列に接続された５つの抵抗Ｒと、各抵抗Ｒと対応付けて配置された６つのキースイッチＳＷ１〜ＳＷ６とからなる。キースイッチＳＷ１〜ＳＷ６は、それぞれ割当てられたキーＫＥＹ１〜ＫＥＹ６の入力に応じて、対応の抵抗Ｒの一端と抵抗ストリング部ＳＴＲの終端（選択部６側の端）とを短絡する。モードセンサー３０１は、ノードＶＮと半導体スイッチ３０６の間に、前記抵抗ストリング部ＳＴＲと並列に接続される。
【００２６】
半導体スイッチ３０６は、制御部２（図１）からの選択指令ＳＥＬに応じて、抵抗ストリング部ＳＴＲおよびモードセンサー３０１のうちいずれか一方を接地電位ＧＮＤと電気的に接続する。すなわち、半導体スイッチ３０６は、選択指令ＳＥＬに応じて、抵抗ストリング部ＳＴＲおよびモードセンサー１のうちいずれか一方を電源電位ＶＤＤと接地電位ＧＮＤとの間に電気的に接続する。
【００２７】
具体的には、半導体スイッチ３０６は、選択指令ＳＥＬに応じて、接地電位ＧＮＤに接続されるポートＰＧを、抵抗ストリング部ＳＴＲの他端に接続されるポートＰ１、およびモードセンサー３０１の他端に接続されるポートＰ２のいずれか一方と電気的に接続する。
【００２８】
そして、選択指令ＳＥＬに応じて選択された抵抗ストリング部ＳＴＲにおいて、いずれかのキーが入力されると、当該入力されたキーに対応するキースイッチを介して、電源電位ＶＤＤから接地電位ＧＮＤに貫通電流が流れる。この貫通電流が流れる経路に応じて、接続ノードＶＮに生じるキー電圧が変化することになる。
【００２９】
図４は、入力されるキーと接続ノードＶＮに生じるキー電圧との関係を示す図である。
図３および図４を参照して、いずれのキーも入力されていない場合には、電源電位ＶＤＤから接地電位ＧＮＤへの電流経路が形成されないので、貫通電流は流れない。そのため、接続ノードＶＮには、キー電圧として電源電位ＶＤＤが生じる。
【００３０】
次に、キーＫＥＹ１が入力されると、対応するキースイッチＳＷ１を介して、接続ノードＶＮが接地電位ＧＮＤと電気的に接続される。そのため、接続ノードＶＮには、キー電圧として接地電位ＧＮＤが生じる。
【００３１】
また、キーＫＥＹ２が入力されると、対応するキースイッチＳＷ２を介して、電源電位ＶＤＤから制限抵抗Ｒｇおよび電源電位側の１つの抵抗Ｒを通過する貫通電流が生じる。そのため、接続ノードＶＮには、キー電圧として、電源電位ＶＤＤを制限抵抗Ｒｇと抵抗Ｒとの比で分圧した電圧が生じる。
【００３２】
以下同様にして、キーＫＥＹ３、キーＫＥＹ４、キーＫＥＹ５、ならびにキーＫＥＹ６が入力されると、電源電位ＶＤＤをそれぞれ制限抵抗Ｒｇと２つの抵抗Ｒとの比で分圧した電圧、制限抵抗Ｒｇと３つの抵抗Ｒとの比で分圧した電圧、制限抵抗Ｒｇと４つの抵抗Ｒとの比で分圧した電圧、および制限抵抗Ｒｇと５つの抵抗Ｒとの比で分圧した電圧が、それぞれ接続ノードＶＮに生じる。
【００３３】
このように、制御部１０２は、接続ノードＶＮに生じるキー電圧に応じて、入力されるキーを判定する。さらに、本発明の実施の形態においては、キーＫＥＹ１〜ＫＥＹ６のいずれに対しても入力の有無を判定するために、制御部１０２は、電源電位ＶＤＤと接地電位ＧＮＤとの間に電気的に接続される抵抗ストリング部を逐次的に切換える。
【００３４】
図５は、制御部１０２から出力される選択指令ＳＥＬの時間波形を示す図である。図５を参照して、制御部１０２は、電源電位ＶＤＤと接地電位ＧＮＤとの間に接続される抵抗ストリング部が所定周期で交互に切替わるように、選択指令ＳＥＬを出力する。すなわち、制御部１０２は、所定周期毎に選択指令ＳＥＬを、ポートＰＧとポートＰ１とを接続するための指令「Ｐ１」と、ポートＰＧとポートＰ２とを接続するための指令「Ｐ２」との間で切換える。
【００３５】
選択指令ＳＥＬが「Ｐ１」である期間（期間α）においては、キーＫＥＹ１〜ＫＥＹ６が有効となり、制御部１０２は、キーＫＥＹ１〜ＫＥＹ６のうちいずれのキーが入力されたかを判定できる。そして、選択指令ＳＥＬが「Ｐ２」である期間（期間β）においては、モードセンサー３０１が有効となり、制御部１０２は、モードセンサー３０１の出力を判定できる。
【００３６】
このように、制御部１０２が抵抗ストリング部を逐次的に選択するための選択指令ＳＥＬを生成することで、１つのアナログ／デジタル変換器１０４により、多数のキーに対する入力の有無を判定することができる。
【００３７】
図６は、入力されるキーの判定過程を説明するための図である。
図６（ａ）は、選択指令ＳＥＬの時間的変化を示す。
【００３８】
図６（ｂ）は、キー電圧値ＫＥＹ＿ＶＡＬの時間的変化を示す。図６（ａ）を参照して、上述したように、制御部１０２は、電源電位ＶＤＤと接地電位ＧＮＤとの間に電気的に接続される抵抗ストリング部を逐次的に切換えるための選択指令ＳＥＬを生成する。この選択指令ＳＥＬに同期して、制御部１０２は、キー電圧値ＫＥＹ＿ＶＡＬに基づいてキー入力の有無を判定する。図６（ｂ）を参照して、キー電圧値ＫＥＹ＿ＶＡＬが電源電位ＶＤＤである場合には、制御部１０２は、いずれのキーも入力されていないと判定する。
【００３９】
そして、選択指令ＳＥＬが「Ｐ２」に切換えられた期間（期間ＤＰ）において、キー電圧値ＫＥＹ＿ＶＡＬが「０」（接地電位ＧＮＤ）である場合には、制御部１０２は、選択中のモードセンサー３０１の出力が、キー電圧値ＫＥＹ＿ＶＡＬが「０」に相当する入力を検出する。
【００４０】
このように、制御部１０２は、アナログ／デジタル変換器１０４から受けたキー電圧値ＫＥＹ＿ＶＡＬと、選択部１０６へ与える選択指令ＳＥＬとに基づいて、入力されたキーを判定する。
【００４１】
なお、実際には、同一のキー入力であっても、電源電位ＶＤＤの電圧変動や温度条件などによって、アナログ／デジタル変換器１０４から出力されるキー電圧値ＫＥＹ＿ＶＡＬは変動する。そのため、各キーに応じたしきい範囲を予め設定しておき、当該しきい範囲内であるか否かによって、入力されるキーを判定することが望ましい。ここで選択部１０６の切換周期Ｔを、キーによってスイッチが短絡されてＡＤＣが電圧値を判断するのに要する時間よりも短く設定して逐次切り換えれば、抵抗ストリング部ＳＴＲからの電圧値も、モードセンサー３０１からの電圧値も、常に判定することが可能となる。
【００４２】
具体的には、半導体スイッチ３０６の切換周期をＴ、キーによってスイッチが短絡されてＡＤＣが電圧値を判断するのに要する時間Ｓとすると、２Ｓ＞Ｔの関係となるように切換周期を設定すれば、抵抗ストリング部ＳＴＲからの電圧値も、モードセンサー３０１からの電圧値も、常に判定することが可能となる。２Ｓ≦Ｔとなった場合には、キースイッチのタイミングによっては、アナログ電圧値を正確に判定することが出来ず、どの制御処理をすべきかをＣＰＵが判断できなくなり、使用者からの指令が無効となる問題が発生する。
【００４３】
前記の説明においては、電源電位ＶＤＤと接地電位ＧＮＤとの間に電気的に接続される抵抗ストリング部を所定周期で逐次的に切換える構成について例示したが、切換周期および切換順序は上述の例に限られない。すなわち、キー入力装置が組込まれる装置（たとえば、ディスク駆動装置など）の特性や入力されるキーの種類に応じて、必要な期間だけ特定の抵抗ストリング部を有効にしてもよい。
【００４４】
たとえば、図２に示すようなディスク駆動装置２００では、電源キー２０４が入力された後でなければ、再生操作キー群２０８の入力を受付ける必要はない。すなわち、ディスク駆動装置２００が電源投入状態でなければ、再生操作キー群２０８のキー入力を判定する必要はない。そこで、電源投入状態にかかわらず入力され得る、電源キー２０４およびディスクトレイ開閉キー２０６を抵抗ストリング部ＳＴＲに割当てるとともに、ディスク駆動装置２００の電源投入後でなければ入力され得ない、モードセンサー３０１を割当てる。そして、以下のような選択指令ＳＥＬを生成することで、入力されるキーをより効率的に判定できる。
【００４５】
図７は、ディスク駆動装置２００に向けられた選択指令ＳＥＬの時間波形を示す図である。
【００４６】
図７を参照して、ディスク駆動装置２００が電源投入状態でない場合には、制御部１０２は、選択指令ＳＥＬを「Ｐ１」に固定する。すなわち、制御部１０２は、電源キー２０４およびディスクトレイ開閉キー２０６を割当てられる抵抗ストリング部ＳＴＲのみを有効とする。そのため、モードセンサー３０１の出力については判定されない。
【００４７】
その後、電源投入が行なわれ、ディスク駆動装置２００が電源投入状態になると、制御部１０２は、所定周期で選択指令ＳＥＬを「Ｐ１」または「Ｐ２」に交互に切換える。すると、抵抗ストリング部ＳＴＲおよびモードセンサー３０１が交互に有効になるので、それぞれに割当てられたキーの入力が判定される。
【００４８】
このように、制御部１０２は、複数のキーのうち入力され得るキーが割当てられた抵抗ストリング部のみが電源電位ＶＤＤと接地電位ＧＮＤとの間に電気的に接続されて有効となるように、選択指令ＳＥＬを出力する。このため、選択部１０６における不要な選択動作が抑制され、選択動作に係る消費電力の抑制も実現できる。
【００４９】
前記説明においては、抵抗ストリング部ＳＴＲおよびモードセンサー３０１で構成されるキー入力装置について例示したが、当然のことながら、３個以上の電圧出力ブロックで構成することもできる。
【００５０】
この発明の実施の形態によれば、本発明に係るキー入力装置を内蔵する電気製品（たとえば、ディスク駆動装置）の電源投入状態などに応じて、入力され得るキー（たとえば、電源キーおよび再生操作キー群）が割当てられた抵抗ストリング部のみを電源電位ＶＤＤと接地電位ＧＮＤとの間に電気的に接続するように選択指令ＳＥＬが出力される。そのため、入力され得ないキーの入力判定が省略されるため、不必要なスイッチング動作を抑制できる。これにより、必要なキーの入力判定のみが実行されるため、判定を効率化でき、不要なスイッチング動作に伴う消費電力の増大を抑制できる。
【００５１】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施の形態に従うキー入力装置の概略構成図である。
【図２】本発明の実施の形態に従うキー入力装置を備えるディスク駆動装置の一例を示す外観図である。
【図３】本発明の実施の形態に従うキー入力装置の要部を示す図である。
【図４】入力されるキーと接続ノードに生じるキー電圧との関係を示す図である。
【図５】制御部から出力される選択指令の時間波形を示す図である。
【図６】入力電圧に対する判定過程を説明するための図である。
【図７】ディスク駆動装置に向けられた選択指令の時間波形を示す図である。
【符号の説明】
【００５３】
１０１  マイクロコンピュータ
１０２  制御部
１０４  デジタル変換器
１０６  選択部
１０８  キー電圧生成部
１００  キー入力装置
２００  ディスク駆動装置
２０２  ディスクトレイ
２０４  電源キー
２０６  ディスクトレイ開閉キー
２０８  再生操作キー群
２０８ａ  巻戻しキー
２０８ｂ  再生キー
２０８ｃ  停止キー
２０８ｄ  早送りキー
３０１  モードセンサー
３０２  ＣＰＵ
３０３  入力ポート
３０６  半導体スイッチ
３０７  汎用ポート
３０８  キー電圧生成部
ＧＮＤ  接地電位
ＫＥＹ＿ＶＡＬ  キー電圧値
ＫＥＹ１〜ＫＥＹ１２  キースイッチ
Ｒ  抵抗
Ｒｇ  ノード抵抗
ＳＥＬ  選択指令
ＳＴＲ  抵抗ストリング
ＳＷ１〜ＳＷ６  キースイッチ
ＶＤＤ  電源
ＶＮ  接続ノード
【図１】
2008131284.tif 000003
【図２】
2008131284.tif 000004
【図３】
2008131284.tif 000005
【図４】
2008131284.tif 000006
【図５】
2008131284.tif 000007
【図６】
2008131284.tif 000008
【図７】
2008131284.tif 000009