(57)【要約】【課題】高ゲインで且つ、構成素子数や配線数が少ない列アンプを搭載する固体撮像装置および撮像装置を提供する。【解決手段】固体撮像装置は、行列状に配置された複数の画素と、列ごとに配線され、各々が１列の画素に共通に接続された複数の垂直信号線ＶＬと、複数のアンプＡＰで構成されるカラムアンプ５とを備えている。各アンプＡＰは、電流源用ＭＯＳトランジスタＴ１と、画像信号を増幅する増幅ＭＯＳトランジスタＴ２と、電流源用ＭＯＳトランジスタと前記増幅ＭＯＳトランジスタとの間に、増幅ＭＯＳトランジスタＴ２とカスコード接続し、電流源用ＭＯＳトランジスタＴ１との間から増幅された画像信号を出力させるカスコードＭＯＳトランジスタＴ３とを有している。複数のアンプＡＰの各々に設けられたカスコードＭＯＳトランジスタＴ３のゲート端子同士は共通に接続されている。【選択図】  図２
2008042224.tif 000002
【特許請求の範囲】
【請求項１】
行列状に２次元配列された複数の画素と、
前記複数の画素に対して列ごとに配線され、各々が前記複数の画素のうち１列の画素に共通に接続された複数の垂直信号線と、
電流源用ＭＯＳトランジスタと、前記複数の画素の各々から前記複数の垂直信号線のいずれか１本に出力される画像信号を増幅する増幅ＭＯＳトランジスタと、前記電流源用ＭＯＳトランジスタと前記増幅ＭＯＳトランジスタとの間に、前記増幅ＭＯＳトランジスタとカスコード接続し、前記電流源用ＭＯＳトランジスタとの間から増幅された前記画像信号を出力させるカスコードＭＯＳトランジスタとを各々が有しており、前記各垂直信号線ごとに設けられた複数のアンプとを備え、
前記複数のアンプの各々に設けられた前記カスコードＭＯＳトランジスタのゲート端子同士は共通に接続されていることを特徴とする固体撮像装置。
【請求項２】
前記各アンプにおいて、
前記電流源用ＭＯＳトランジスタは、電源またはグランドに接続されたドレインと、前記カスコードＭＯＳトランジスタのドレインおよび前記各アンプの出力端子に接続されたソースとを有し、
前記カスコードＭＯＳトランジスタは、前記増幅トランジスタのドレインに接続されたソースを有しており、
前記増幅ＭＯＳトランジスタは、グランドまたは電源に接続されたソースと、前記各アンプの入力端子に接続されたゲートとを有していることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記各アンプは、前記入力端子と前記出力端子との間に介設され、前記各アンプの動作をリセットするためのリセット回路をさらに有していることを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
前記カスコードＭＯＳトランジスタの動作を制御する第１の制御回路をさらに備えていることを特徴とする請求項１〜３のうちいずれか１つに記載の固体撮像装置。
【請求項５】
前記第１の制御回路に制御パルスを供給する制御パルス生成部をさらに備えていることを特徴とする請求項４に記載の固体撮像装置。
【請求項６】
前記制御パルス生成部は水平ブランキング期間と水平読み出し期間とで構成される各水平走査期間を設定するとともに、前記水平ブランキング期間には前記第１の制御回路を介して前記各アンプを動作させ、少なくとも前記水平ブランキング期間の終了時には前記第１の制御回路を介して前記各アンプの動作を停止させることを特徴とする請求項５に記載の固体撮像装置。
【請求項７】
少なくとも前記リセット回路がリセット動作する期間中に、前記第１の制御回路は、前記カスコードＭＯＳトランジスタを強反転領域で動作させることを特徴とする請求項４〜６のうちいずれか１つに記載の固体撮像装置。
【請求項８】
前記増幅ＭＯＳトランジスタはＮチャンネル型であり、
前記カスコードＭＯＳトランジスタのゲート電圧は、前記各アンプのリセット時の前記増幅トランジスタのゲート電圧よりも高くなっていることを特徴とする請求項７に記載の固体撮像装置。
【請求項９】
前記リセット回路、前記電流源用ＭＯＳトランジスタ、および前記カスコードＭＯＳトランジスタは共にＮチャンネル型ＭＯＳトランジスタであることを特徴とする請求項８に記載の固体撮像装置。
【請求項１０】
前記増幅ＭＯＳトランジスタはＰチャンネル型であり、
前記カスコードＭＯＳトランジスタのゲート電圧は、前記各アンプのリセット時の前記増幅トランジスタのゲート電圧よりも低くなっていることを特徴とする請求項７に記載の固体撮像装置。
【請求項１１】
前記第１の制御回路は、所定の期間中に前記カスコードＭＯＳトランジスタを非導通状態とすることにより、前記各アンプの動作を停止させることを特徴とする請求項４〜１０のうちいずれか１つに記載の固体撮像装置。
【請求項１２】
前記各アンプは、前記各垂直信号線と前記増幅トランジスタのゲート端子との間に介設された第１の容量部をさらに有していることを特徴とする請求項２〜１１のうちいずれか１つに記載の固体撮像装置。
【請求項１３】
前記各アンプは、前記第１の容量部と前記出力端子との間に介設された第２の容量部をさらに有していることを特徴とする請求項１２に記載の固体撮像装置。
【請求項１４】
前記各アンプの出力を受ける第１の容量素子をそれぞれ有し、前記各アンプのリセット時の出力電圧ばらつきをキャンセルするノイズキャンセル部をさらに備えていることを特徴とする請求項１〜１３のうちいずれか１つに記載の固体撮像装置。
【請求項１５】
前記ノイズキャンセル部の各々は、電圧のばらつきをキャンセルされた前記各アンプの出力信号を保持するための第２の容量素子と、前記第２の容量素子の一端を基準バイアス電位にクランプするためのＭＯＳトランジスタとをさらに有しており、
前記第１の容量素子は、前記ＭＯＳトランジスタとともに前記各アンプの出力信号をクランプすることを特徴とする請求項１４に記載の固体撮像装置。
【請求項１６】
前記各ノイズキャンセル部は、前記第１の容量素子と前記第２の容量素子との間に介設され、前記第２の容量素子に前記出力信号を保持させるためのサンプルホールドＭＯＳトランジスタをさらに有していることを特徴とする請求項１５に記載の固体撮像装置。
【請求項１７】
前記各ノイズキャンセル部は、前記第１の容量素子と前記各アンプの出力端子との間に介設され、前記第２の容量素子に前記出力信号を保持させるためのサンプルホールドＭＯＳトランジスタをさらに有していることを特徴とする請求項１５に記載の固体撮像装置。
【請求項１８】
前記ＭＯＳトランジスタの動作を制御するための第１のパルス、および前記サンプルホールドＭＯＳトランジスタの動作を制御するための第２のパルスを生成する第２の制御回路をさらに備えていることを特徴とする請求項１６または１７に記載の固体撮像装置。
【請求項１９】
行列状に２次元配列され、前記光を受ける複数の画素と、前記複数の画素に対して列ごとに配線され、各々が前記複数の画素のうち１列の画素に共通に接続された複数の垂直信号線と、電流源用ＭＯＳトランジスタと、前記複数の画素の各々から前記複数の垂直信号線のいずれか１本に出力される画像信号を増幅する増幅ＭＯＳトランジスタと、前記電流源用ＭＯＳトランジスタと前記増幅ＭＯＳトランジスタとの間に、前記増幅ＭＯＳトランジスタとカスコード接続し、前記電流源用ＭＯＳトランジスタとの間から増幅された前記画像信号を出力させるカスコードＭＯＳトランジスタとを各々が有しており、前記各垂直信号線ごとに設けられた複数のアンプとを有する固体撮像装置とを備え、
前記複数のアンプの各々に設けられた前記カスコードＭＯＳトランジスタのゲート端子同士は共通に接続されていることを特徴とする撮像装置。
【請求項２０】
前記カスコードＭＯＳトランジスタの動作を制御する第１の制御回路をさらに備えていることを特徴とする請求項１９に記載の撮像装置。
【請求項２１】
前記第１の制御回路に制御パルスを供給する制御パルス生成部をさらに備えていることを特徴とする請求項２０に記載の撮像装置。
【請求項２２】
前記制御パルス生成部は水平ブランキング期間と水平読み出し期間とで構成される各水平走査期間を設定するとともに、前記水平ブランキング期間には前記第１の制御回路を介して前記各アンプを動作させ、少なくとも前記水平ブランキング期間の終了時には前記第１の制御回路を介して前記各アンプの動作を停止させることを特徴とする請求項２１に記載の撮像装置。
【請求項２３】
前記制御パルス生成部は、前記アンプを停止させるタイミングを前記水平ブランキング期間が始まる前に設定し、前記アンプを動作させるタイミングを水平ブランキング期間が終わった後に設定することを特徴とする請求項２２に記載の撮像装置。
【請求項２４】
前記固体撮像装置は、
前記各アンプの出力を受ける第１の容量素子と、前記各アンプの出力信号を保持するための第２の容量素子と、前記第２の容量素子の一端を基準バイアス電位にクランプするためのＭＯＳトランジスタと、前記第１の容量素子と前記第２の容量素子との間に介設され、前記第２の容量素子に前記出力信号を保持させるためのサンプルホールドＭＯＳトランジスタをそれぞれ有し、前記各アンプのリセット時の出力電圧ばらつきをキャンセルするノイズキャンセル部をさらに有しており、
前記撮像装置は、
前記ＭＯＳトランジスタの制御パルスを生成する第２の制御回路と、
前記サンプルホールドＭＯＳトランジスタの制御パルスを生成する第３の制御回路とを更に備えていることを特徴とする請求項２０〜２３のうちいずれか１つに記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は固体撮像装置および固体撮像装置の画像信号読み出し方法に関するものである。
【背景技術】
【０００２】
近年、ＣＭＯＳイメージセンサの信号読み出し方式について、様々なものが提案されている。一般的には、画素アレイの中のある一行の画素を選択し、それら画素で生じた信号を同時に列方向へと読み出す列並列出力型のＣＭＯＳイメージセンサがよく用いられている。
【０００３】
この列並列出力型ＣＭＯＳイメージセンサの信号出力回路としては、画素の出力をスイッチドキャパシタでサンプリングして読み出すものや、列毎に搭載されたアンプを用いて読み出すものや、ＡＤコンバータを列毎に設けるもの等、様々な読み出し方式の回路が用いられる。
【０００４】
その中で、図１１を用いて特許文献２に示された、列毎にアンプが設けられた従来のＣＭＯＳイメージセンサについて説明する。
【０００５】
図１１は、従来技術に係る固体撮像装置の要部を示すブロック図である。図１１に示す画素アレイ１０１には、図示しないレンズ系によって被写体からの光が入射される。この画素アレイ１０１はＣＭＯＳセンサアレイとされ、ＭＯＳトランジスタとフォトダイオードとを有する画素ＧＳが、行方向及び列方向に多数配されて形成されている。
【０００６】
垂直走査回路１０３は、タイミングジェネレータ１０２から供給されるアドレス及び制御信号に基づいて、画素アレイ１０１における行を選択し、走査を行う。本従来例において垂直走査回路１０３は、有効領域の画素に対して列並列方式で信号の読み出しを行うように、各行を順次選択する走査を行う。この動作のために垂直走査回路１０３は、垂直走査線Ｌ１〜Ｌｎを駆動する。なお、画素ＧＳは、例えば、図８に示すように、フォトダイオードＰＤ、電源信号線１５１に接続され、リセット信号線１５３に制御されるリセットトランジスタＴｒｓｔ、垂直出力信号線１６１に接続された増幅用トランジスタＴｇ、および読み出し信号線１５５により制御された読出用トランジスタＴｓで構成される（第１の構成）。あるいは、画素ＧＳがフォトダイオードＰＤ、リセットトランジスタＴｒｓｔ、増幅用トランジスタＴｇ、読出用トランジスタＴｓ、および転送ゲートＴｔで構成される場合（第２の構成）もある。
【０００７】
図１１においては１行の画素に対して１つの垂直走査線Ｌを示しているが、画素ＧＳが第１の構成を有する場合、１つの垂直走査線Ｌは、パルスφＲ、φＳＶを与えるための信号線を含むものとして示している。また、画素ＧＳが第２の構成を有する場合、１つの垂直走査線Ｌは、パルスφＲ、φＳＶ、φＴＸを与えるための信号線を含むものとして示している。さらに、列並列方式の画素読み出しを行うため、画素アレイ１０１において行方向に並ぶ画素ＧＳからの信号電荷は同時に読み出されて、各垂直信号線ＶＬ（ＶＬ１、ＶＬ２・・・）に与えられることになる。
【０００８】
選択されたある行の画素ＧＳからの画像信号の読み出しは、１水平走査期間内の水平ブランキング期間に行われる。つまり水平ブランキング期間においては、垂直走査回路１０３によって選択された行の各画素ＧＳからの画像信号が、各垂直信号線ＶＬ１、ＶＬ２・・・に対して並列的に出力されることになる。
【０００９】
次に、画素アレイ１０１から各垂直信号線ＶＬに転送される各画像信号は、カラムアンプ１０５で処理される。カラムアンプ１０５では、各垂直信号線ＶＬ（各列）に対して、アンプＡＰ、リミッタＬＭ、及びスイッチＳＷが設けられている。
【００１０】
このアンプＡＰにより、いわゆるＣＤＳ（Correlated Double Sampling：相関二重サンプリング）回路が形成されて、画像信号のサンプリングが行われる。
【００１１】
次に、水平周期内での水平ブランキング期間に選択された行から画像信号は並列に読み出され、カラムアンプ１０５でサンプリングされた各列の画像信号は、水平周期内の水平転送期間において、水平走査回路１０６によってスイッチＳＷが順次選択され、水平信号線ＨＬに転送され、出力回路１０４に供給される。
【００１２】
水平信号線ＨＬとしては、例えば３本の水平信号線ＨＬ１、ＨＬ２、ＨＬ３が設けられており、各列のアンプＡＰ（及びリミッタＬＭ）は、順番に３本の水平信号線ＨＬ１、ＨＬ２、ＨＬ３に振り分けられるように、スイッチＳＷを介して接続されている。水平転送については、アンプＡＰが水平信号線ＨＬを駆動することになるが、列毎に設けられた各アンプＡＰによって水平信号線ＨＬ１、ＨＬ２、ＨＬ３が順次駆動されることになる。そして、水平信号線ＨＬ１、ＨＬ２、ＨＬ３で転送される信号（アンプＡＰの出力）がマルチプレクサＭＰＸで順次選択されていくことで、１ラインの撮像画像信号が出力回路４に供給される。
【００１３】
また、出力回路１０４では、例えばＡＧＣ処理、クランプ処理等を行って、１水平走査期間分の撮像画像信号をシリアル信号として得る。続いて、Ａ／Ｄ変換等を行って撮像画像信号をデジタルデータとして得る。さらに、デジタル信号処理として、撮像画像信号にデジタルゲイン処理、ホワイトバランス処理等が施される。
【００１４】
このような処理を経て出力回路１０４から出力される撮像画像信号は、その後、表示するための信号処理が行われて表示部で画像表示が行われたり、フォーマット処理、圧縮処理等のエンコード処理が行われて記録メディアに記録されたり、或いは送信出力されたりする。
【００１５】
垂直走査回路１０３、水平走査回路１０６、カラムアンプ１０５、出力回路１０４での動作タイミングは、タイミングジェネレータ１０２によって制御される。タイミングジェネレータ１０２は、垂直同期信号、水平同期信号に基づいて、各部の動作タイミングを制御する。
【００１６】
このような構成の従来の固体撮像装置のカラムアンプ１０５においては、リミッタＬＭを設けることで、画像信号の大きさ（光の強さ）やその時のアンプＡＰのゲイン（Ｃ１／Ｃ２）に関わらず、理想的には常にアンプＡＰの電流値が一定に保たれるようになっている。これにより、理論的には、寄生抵抗の存在があっても常に電源、グランドのレベルを一定に保ち、黒レベルの変化や横帯といった問題の発生を防ぐことが可能となっている。
さらに、特許文献２にはソース接地型のアンプにカスコード接続のトランジスタを付加することでゲインを上げるアンプが示されている。
【００１７】
また、特許文献１には、列毎にアンプ（例えばシングルエンドアンプ）を設けた読み出し方式の固体撮像装置のその他の例として、電流源のＭＯＳトランジスタおよび増幅用ＭＯＳトランジスタで構成されるシングルエンドアンプについての技術が示されている。
【特許文献１】特開平５−２０７２２０号公報
【特許文献２】特開２００５−２５２５２９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
特許文献１に示された列毎にアンプを設けた読み出し方式は、画素のオフセット電圧を除去して信号成分だけを容易に取り出すことが可能であり、また、読み出しのゲインを容量素子の容量比で任意に設定することができる。しかしながら、アンプの構成が図９に示すようなソース接地型の回路構成であるために、ゲインが低いという第１の課題を有している。
【００１９】
そこで、特許文献２に示されたソース接地型のアンプにカスコード接続のトランジスタを付加することでゲインを上げるアンプ技術を用いることが考えられる。しかし、その場合には図１０に一例を示すように、カスコード接続のトランジスタを制御するためのトランジスタや電流源が付加されることで、回路を構成する素子数および素子間の配線数が増加するという第２の課題を有することとなる。
【００２０】
前記に鑑み、本発明は高ゲインで且つ、構成素子数や配線数が少ない列アンプを搭載する固体撮像装置および撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００２１】
本発明の固体撮像装置は、行列状に２次元配列された複数の画素と、前記複数の画素に対して列ごとに配線され、各々が前記複数の画素のうち１列の画素に共通に接続された複数の垂直信号線と、電流源用ＭＯＳトランジスタと、前記複数の画素の各々から前記複数の垂直信号線のいずれか１本に出力される画像信号を増幅する増幅ＭＯＳトランジスタと、前記電流源用ＭＯＳトランジスタと前記増幅ＭＯＳトランジスタとの間に、前記増幅ＭＯＳトランジスタとカスコード接続し、前記電流源用ＭＯＳトランジスタとの間から増幅された前記画像信号を出力させるカスコードＭＯＳトランジスタとを各々が有しており、前記各垂直信号線ごとに設けられた複数のアンプとを備え、前記複数のアンプの各々に設けられた前記カスコードＭＯＳトランジスタのゲート端子同士は共通に接続されている。
【００２２】
この構成によれば、増幅ＭＯＳトランジスタにカスコードＭＯＳトランジスタが接続されているので、アンプのゲインを向上させることが可能となる。さらに、各列のアンプ内に設けられたカスコードＭＯＳトランジスタのゲート端子同士が共通に接続されていることで、カスコードＭＯＳトランジスタの動作を制御するためのゲート配線を列方向に延ばす必要がなくなるので、画素アレイにおける線間ピッチおよび画素ピッチが狭くなった場合でも配線レイアウトを容易に行うことができるようになる。
【００２３】
また、このカスコードＭＯＳトランジスタを強反転状態で動作させることで、さらにカラムアンプの出力ばらつきを抑えることができる。
【００２４】
また、本発明の固体撮像装置はカスコードＭＯＳトランジスタの動作を制御する第１の制御回路を備えていることが好ましい。この第１の制御回路は、タイミングジェネレータなどの制御パルス生成部が出力する信号により制御されていてもよい。制御パルス生成部は、固体撮像装置内に設けられていてもよいが、固体撮像装置の外部であって、後述する撮像装置の内部に設けられていてもよい。
【００２５】
本発明の撮像装置は、光を集めるレンズと、行列状に２次元配列され、前記光を受ける複数の画素と、前記複数の画素に対して列ごとに配線され、各々が前記複数の画素のうち１列の画素に共通に接続された複数の垂直信号線と、電流源用ＭＯＳトランジスタと、前記複数の画素の各々から前記複数の垂直信号線のいずれか１本に出力される画像信号を増幅する増幅ＭＯＳトランジスタと、前記電流源用ＭＯＳトランジスタと前記増幅ＭＯＳトランジスタとの間に、前記増幅ＭＯＳトランジスタとカスコード接続し、前記電流源用ＭＯＳトランジスタとの間から増幅された前記画像信号を出力させるカスコードＭＯＳトランジスタとを各々が有しており、前記各垂直信号線ごとに設けられた複数のアンプとを有する固体撮像装置とを備え、前記複数のアンプの各々に設けられた前記カスコードＭＯＳトランジスタのゲート端子同士は共通に接続されている。
【００２６】
この構成により、固体撮像装置のカラムアンプにおいてカスコードＭＯＳトランジスタが設けられているので、カラムアンプのゲインが大きくなっている。さらに、各列のアンプ内のカスコードＭＯＳトランジスタのゲート端子同士が共通に接続されているので、カスコードＭＯＳトランジスタを制御するためのゲート配線を列方向に延ばす必要がなくなるので配線構造を単純にし、且つ配線面積の低減を図ることができる。また、アンプごとの出力電圧のバラツキを低減することができる。さらに、１つの制御回路で複数のカスコードＭＯＳトランジスタの動作を同時に制御することが可能となる。そのため、例えば、カラムアンプの増幅動作が行われない期間中にカスコードＭＯＳトランジスタを非導通状態とすることにより、カラムアンプに流れる電流を停止させて消費電力の低減を図るなど、種々の制御を行うことが可能となる。また、このような固体撮像装置を備えることで、本発明の撮像装置では、縦筋の発生などの無い、良好な出力画像を得ることができる。
【発明の効果】
【００２７】
本発明に係る固体撮像装置によると、カスコードＭＯＳトランジスタによりゲインが向上する。さらに、カスコードＭＯＳトランジスタのゲートを各列で共通に接続することで、列方向の配線が不要となり、画素アレイピッチが狭くなった場合も容易にレイアウトすることができる。
【００２８】
また、カスコードＭＯＳトランジスタがＮチャンネル型である場合、カスコードＭＯＳトランジスタのゲート電圧をアンプリセット時の増幅トランジスタのゲート電圧よりも高く設定し、カスコードＭＯＳトランジスタがＰチャンネル型である場合、カスコードＭＯＳトランジスタのゲート電圧をアンプリセット時の増幅トランジスタのゲート電圧よりも高く設定する。これにより、カスコードＭＯＳトランジスタを強反転状態で動作させ、アンプゲインのばらつきを抑制することができる。また、アンプゲインのばらつきが抑制されることから、カラムアンプのゲインを決定するフィードバック容量を小さくする、または削減することが可能となり、高ゲインのアンプ特性を得るとともに、レイアウト面積を縮小することができる。
【００２９】
また、フィードバック容量を削減するとアンプのゲインはトランジスタのみで決まる。ＭＯＳ容量を使用したプロセス等、容量の精度が出にくいプロセスでもゲインばらつきの小さい列アンプを得ることができる。  
【００３０】
また、カラムアンプを構成するＭＯＳトランジスタをすべてＮチャンネル型のみで構成するとトランジスタの閾値がばらついたとしても、負荷側と増幅側とで同じ方向に閾値がシフトするため、ゲインばらつきを抑制することができる。
【００３１】
また、全ての列で共通に接続されるカスコードＭＯＳトランジスタのゲート電圧を制御することで、容易に全ての列のアンプ電流を制御することができる。
【００３２】
また、制御パルス生成部は、アンプを停止させるタイミングを水平ブランキング期間が始まる前に設定し、アンプを動作させるタイミングを水平ブランキング期間が終わった後に設定することで、アンプがその動作を行うときにのみ電流を供給することができ、固体撮像装置の消費電流を抑制することができる。
【００３３】
また、アンプの制御パルスを生成する制御回路をカメラシステム（撮像装置）として制御することにより、固体撮像装置で消費される電流を容易に制御することができる。
【００３４】
また、アンプの後段にアンプのリセット電圧ばらつきをキャンセルするノイズキャンセル部をさらに設けることで、アンプのオフセットばらつきをキャンセルすることができる。
【００３５】
また、ノイズキャンセル部を、アンプの出力信号をクランプするための容量素子と、ノイズキャンセルした信号を保持する容量素子と、信号保持部を基準バイアス電源にクランプするＭＯＳトランジスタにより構成することで、アンプのオフセットばらつきをキャンセルすることができる。また、アンプの構成素子数を少なくすることができるので、レイアウト面積の増大を抑制することができる。
【００３６】
また、ノイズキャンセル部は、信号保持部に保持される信号をサンプルホールドする手段をさらに設け、サンプルホールド手段を、クランプ容量と信号保持部との間に設けされるＭＯＳトランジスタにより形成することで、アンプの電流を停止させた場合に、サンプルホールド容量部に保持される信号が変動するのを防ぐことができる。
【発明を実施するための最良の形態】
【００３７】
（第１の実施形態）
以下、本発明の第１の実施形態に係る固体撮像装置について、図面を参照しながら説明する。
【００３８】
図１は、本発明の第１の実施形態に係る固体撮像装置を示す概略構成図であり、図２は、第１の実施形態に係る固体撮像装置のうち、カラムアンプとノイズキャンセル部とを示す回路構成図である。なお、図２はカラムアンプのうち１つのアンプＡＰと、１つのノイズキャンセル部を全てＮチャンネル型ＭＯＳ（ＭＩＳ）トランジスタで構成する例を示したものである。
【００３９】
図１に示すように、本実施形態の固体撮像装置は、光を電気信号に変換する画素ＧＳが行列状に複数個２次元配置されてなる画素アレイ１と、複数の画素ＧＳに対して列ごとに配線され、各々が１列の画素に共通に接続された複数の垂直信号線ＶＬ１〜ＶＬｍと、画素ＧＳの行ごとに配線された垂直走査線Ｌ１〜Ｌｎと、垂直走査線Ｌ１〜Ｌｎを駆動する垂直走査回路３と、垂直信号線ＶＬ１〜ＶＬｍにそれぞれ接続される複数個のアンプＡＰで構成されたカラムアンプ５と、カラムアンプ５の動作を制御する電流制御用バイアス回路（第１の制御回路）１０と、カラムアンプ５からの出力信号（画像信号）のノイズをキャンセルするノイズキャンセル部６と、カラムアンプ５から出力された画像信号を読み出す水平読み出し部７と、水平読み出し部７からの画像信号の出力を制御する水平走査回路８と、水平読み出し部７から転送された画像信号を外部回路に出力する出力回路４と、垂直走査回路３、電流制御用バイアス回路（第１の制御回路）１０、出力回路４および水平走査回路８の動作をそれぞれ制御するタイミングジェネレータ（制御パルス生成部）２とを備えている。
【００４０】
画素アレイ１には、図示しないレンズ系によって被写体からの光が入射される。この画素アレイ１はいわゆるＭＯＳセンサアレイである。
【００４１】
垂直走査回路３は、タイミングジェネレータ２から供給されるアドレス及び制御信号に基づいて、画素アレイ１における行を選択し、走査を行う。本例では有効領域の画素に対して列並列方式で読み出しを行うように、各行を順次選択する走査を行う。この動作のため、垂直走査回路３は垂直走査線Ｌ１〜Ｌｎを駆動する。
【００４２】
なお、画素ＧＳの各々は、例えばフォトダイオードＰＤ、リセットトランジスタＴｒｓｔ、増幅用トランジスタＴｇ、読出用トランジスタＴｓを有している(第１の構成）。あるいは、画素ＧＳの各々は、フォトダイオードＰＤ、リセットトランジスタＴｒｓｔ、増幅用トランジスタＴｇ、読出用トランジスタＴｓに加えて転送ゲートＴｔをさらに有していてもよい（第２の構成）。図１においては１行の画素に対して１つの垂直走査線Ｌが示されているが、画素ＧＳが第１の構成をとる場合、１つの垂直走査線Ｌは、パルスφＲ、φＳＶを与えるための信号線を含むものとして示されている。また、画素ＧＳが第２の構成をとる場合、１つの垂直走査線Ｌは、パルスφＲ、φＳＶ、φＴＸを与えるための信号線を含むものとして示されている。
【００４３】
さらに、列並列方式の画素読出を行うため、画素アレイ１において行方向に並ぶ画素Ｇからの信号電荷が同時に読み出されて、各垂直信号線ＶＬ（ＶＬ１、ＶＬ２・・・）に与えられることになる。より具体的には、垂直走査回路３は、例えば、まず選択した行の垂直走査線Ｌを活性化して、当該行の各画素ＧＳからリセットレベルの信号を各垂直信号線ＶＬに与えさせ（いわゆるＰ相読み出し）る。その後、垂直走査回路３は、各画素ＧＳ内のフォトダイオードＰＤ（図示せず）に蓄積された電荷に応じた画像信号を垂直信号線ＶＬに与える動作（いわゆるＤ相読み出し）を実行させる。垂直走査回路３はこのような読み出し動作を各行の画素ＧＳにつき順次実行させることになる。
【００４４】
選択された行の画素ＧＳからの画像信号の読み出しは、１水平走査期間内の水平ブランキング期間に行われる。つまり、水平ブランキング期間においては、垂直走査回路３によって選択された行の各画素ＧＳからそれぞれの画素ＧＳに接続された各垂直信号線ＶＬ１、ＶＬ２・・・ＶＬｍに画像信号が並列的に出力されることになる。
【００４５】
画素アレイ１から各垂直信号線ＶＬに転送された各画像信号は、カラムアンプ５で処理される。カラムアンプ５では、各垂直信号線ＶＬ（各列）ごとにアンプＡＰが設けられている。アンプＡＰは、例えば容量素子やスイッチ素子や、例えばシングルエンドアンプを有している電荷積分アンプである。
【００４６】
ノイズキャンセル部６はＣＤＳ（Correlated Double Sampling：相関二重サンプリング）回路を構成しており、画像信号のサンプリングを行う。具体的にはＰ相読み出しレベル（リセットレベル）とＤ相読み出しレベル（データレベル）の差を画像信号としてサンプリングし、出力する。これにより、サンプルホールド時に生じる熱雑音を除去することができる。
【００４７】
また、水平周期内の水平ブランキング期間に選択された行から並列読み出しされ、ノイズキャンセル部６でサンプリングされた各列の画像信号は、水平周期内の水平転送期間において、水平走査回路８が水平読出し部７のスイッチＳＷを順次選択することによって、水平信号線ＨＬに転送され、出力回路４に供給される。
【００４８】
また、出力回路４では、例えばＡＧＣ(Auto Gain Control)処理、クランプ処理等を行って、１水平走査期間の撮像画像信号をシリアル信号として得る。また出力回路４では、Ａ／Ｄ変換等を行って撮像画像信号をデジタルデータとして得る。さらに、デジタル信号処理として、デジタルゲイン処理、ホワイトバランス処理等が施される。
【００４９】
このような処理を経て出力回路４から出力される画像信号は、その後、表示用の信号処理が行われて表示部で画像表示が行われたり、フォーマット処理、圧縮処理等のエンコード処理が行われて記録メディアに記録されたり、あるいは送信出力されたりする。なお、各画素に設けられたＭＯＳセンサ（固体撮像素子）の信号出力がアナログ出力である場合、出力回路４はインピーダンス変換用のアンプのみを有する構成であってもよい。
【００５０】
垂直走査回路３、水平走査回路８、カラムアンプ５、ノイズキャンセル部６および出力回路４のそれぞれが動作するタイミングは、タイミングジェネレータ２によって制御される。タイミングジェネレータ２は、垂直同期信号、水平同期信号に基づいて、各部の動作タイミングを制御する。このタイミングジェネレータ２は、固体撮像装置内に設けられていてもよいし、カメラシステムなどの撮像装置のうち固体撮像装置の外部に設けられていてもよい。
【００５１】
図１に示す本実施形態に係る固体撮像装置の第１の特徴は、カラムアンプ５において、増幅ＭＯＳトランジスタにカスコード接続するカスコードＭＯＳトランジスタのゲート電極（ゲート端子）が全ての列で互いに接続されていることにある。以下、図２を用いてカラムアンプ５およびノイズキャンセル部６の構成および動作について説明する。なお、本実施形態に係る固体撮像装置において、カラムアンプ５、ノイズキャンセル部６、電流制御用バイアス回路１０、タイミングジェネレータ２以外の回路構成は図１１に示す従来の固体撮像装置とほぼ同様である。
【００５２】
図２に示すように、カラムアンプ５を構成する各アンプＡＰは、画像信号が入力される入力端子と、出力端子と、垂直信号線ＶＬに読み出された画像信号を増幅する増幅ＭＯＳトランジスタＴ２と、増幅ＭＯＳトランジスタＴ２のゲート電極と垂直信号線ＶＬとの間に設けられた蓄積容量部Ｃ１と、カラムアンプ５の電流源として機能する電流源用ＭＯＳトランジスタＴ１と、増幅ＭＯＳトランジスタＴ２と電流源用ＭＯＳトランジスタＴ１との間に介設され、増幅ＭＯＳトランジスタＴ２にカスコード接続されるカスコードＭＯＳトランジスタＴ３と、カラムアンプ５の入力端子と出力端子との間に介設され、カラムアンプ５の動作をリセットするリセットトランジスタ（リセット回路）Ｔ４とを有している。
【００５３】
電流源用ＭＯＳトランジスタＴ１のゲート端子Ｖｂ１には例えば、電源電圧または電源電圧を昇圧した電圧が印加される。
【００５４】
また、蓄積容量部Ｃ１は、垂直信号線ＶＬに読み出される画像信号のオフセットをカットすることを目的として形成されている。これにより、画像信号の振幅のみを後段に読み出すことができる。ただし、蓄積容量部Ｃ１が形成されない場合でも画像信号の増幅動作を行うことは可能である。
【００５５】
また、カスコードＭＯＳトランジスタＴ３は、カラムアンプ５のゲインを上げる効果を有する。さらに、図１及び図２より、カラムアンプ５を構成する各アンプＡＰ内のカスコードＭＯＳトランジスタＴ３のゲート電極（ゲート端子）同士は互いに電気的に接続されている。すなわち、カラムアンプ５に設けられている各列のカスコードＭＯＳトランジスタＴ３のゲート端子は、共通のゲート配線に接続されている。
【００５６】
この構成により、カラムアンプ５においてカスコードＭＯＳトランジスタＴ３のゲート配線を行方向にのみ延伸させることができるようになり、列（縦）方向に延ばす必要がなくなる。そのため、本実施形態に係る固体撮像装置は、画素アレイのセルピッチが微細化した場合においても容易に配線のレイアウトを行うことが可能となる。より具体的には、本実施形態の固体撮像装置によれば、例えば配線レイアウトに関して、配線幅や配線間隔を広くとることができ、配線の多層化を最小限に防ぐことができる。
【００５７】
また、本実施形態に係る固体撮像装置では、カスコードＭＯＳトランジスタＴ３が動作するときはゲート端子にφＶｂ２としてバイアス電圧を与える。一方、カスコードＭＯＳトランジスタＴ３の動作をＯＦＦさせ、当該カスコードＭＯＳトランジスタＴ３に流れる電流を停止させる場合はゲート端子にφＶｂ２としてＬｏｗ電圧を与えればよい。このように、本実施形態の固体撮像装置では、容易に全列のカラムアンプで消費される電流を制御することができる。具体的には、全ての列でカスコードＭＯＳトランジスタＴ３の電流制御用のゲート端子が共通に接続されることから、１つの電流制御用駆動パルスで全列のアンプＡＰで消費される電流を同時に制御することができる。
【００５８】
なお、図２ではカラムアンプ５をＮチャンネル型ＭＯＳトランジスタのみで構成した例を示したが、本実施形態に係る固体撮像装置では、ＣＭＯＳ回路を用いても十分な電流制御の効果を得ることができる。しかし、カラムアンプ５をＮチャンネル型ＭＯＳトランジスタのみで構成する列アンプの場合は電流制御の効果がより大きくなる。
【００５９】
Ｎチャンネル型ＭＯＳトランジスタのみで構成される列アンプの負荷側のＭＯＳトランジスタのゲート端子には、従来、電源電圧または昇圧された電圧を印加することが一般的であり、負荷側のＭＯＳトランジスタのゲート電圧制御は困難であった。そのため、増幅側のＭＯＳトランジスタの動作を制御するべく増幅ＭＯＳトランジスタにスイッチを設けると入力負荷容量が増大し、アンプのゲインが低下する課題が発生する場合があった。しかし、カラムアンプ５をＮチャンネル型ＭＯＳトランジスタのみで構成することで、電流制御をより効果的に行えるようになる。また、ＭＯＳトランジスタのしきい値がばらついたとしても、負荷側と増幅側とで同じ方向にしきい値がシフトするため、ゲインばらつきを抑制することができる。
【００６０】
なお、本実施形態に係る固体撮像装置では、カラムアンプ５が動作するときに、カスコードＭＯＳトランジスタＴ３が強反転領域で動作することが好ましい。
【００６１】
その理由について、以下に説明すると、本実施形態に係る固体撮像装置は、図２に示すように画素アレイの微細ピッチのレイアウトを可能にするために、後述する図４（本発明の第２の実施形態）に示すカラムアンプのフィードバック容量Ｃ２を備えていない。この場合、図２に示す構成を有するカラムアンプ５のオープンループゲインは、増幅ＭＯＳトランジスタＴ２のトランスコンダクタンス（ｇｍ）とカスコードＭＯＳトランジスタＴ３の抵抗Ｒとの積ｇｍ・Ｒとなる。また、ｇｍを上げるためには電流源用ＭＯＳトランジスタＴ１のトランジスタサイズを大きくすることが一般的であるが、電流源用ＭＯＳトランジスタＴ１のトランジスタサイズを大きくすると、その分レイアウト面積が増大する。また、電流源用ＭＯＳトランジスタＴ１のサイズを大きくすると電流源用ＭＯＳトランジスタＴ１の入力容量が大きくなり、その分蓄積容量部Ｃ１を大きくとる必要が生じるが、これはレイアウト面積が増大させることを伴うため、画素アレイが微細セルピッチになると電流源用ＭＯＳトランジスタＴ１のｇｍを上げることが困難となる。
【００６２】
一方、Ｒを大きくとる方法として、カスコードＭＯＳトランジスタＴ３のゲート端子に印加する電圧を下げる方法が一般にとられる。当該ゲート端子に印加する電圧を下げるとカスコードＭＯＳトランジスタＴ３は弱反転領域で動作し、抵抗Ｒは大きくなる。さらに、図４に示すように、カラムアンプ５のゲインを容量比で決める構成とし、この構成により容量比で決まるゲインを上述のオープンループゲインよりも低く設定すればカラムアンプのゲインは容量比で決まるが、微細セルピッチのレイアウトを可能にする図２に示す回路構成において、カスコードＭＯＳトランジスタＴ３を弱反転領域で使用するとトランジスタ特性ばらつきが大きくなり、その結果、列毎にアンプゲインが異なることになり、出力画像に縦線が発生し、画質が劣化するおそれがある。
【００６３】
これに対し、本実施形態に係る固体撮像装置において、カスコードＭＯＳトランジスタＴ３を強反転領域で動作させることで、トランジスタ特性を安定化させ、列毎のアンプゲインのばらつきを抑制し、縦線の発生を抑制することができる。ここで、カスコードＭＯＳトランジスタＴ３のトランジスタ特性を安定化させる、というのは、カスコードＭＯＳトランジスタＴ３のトランジスタのＯＮ抵抗を安定化させることを意味する。
【００６４】
本実施形態に係る固体撮像装置において、Ｎチャンネル型のカスコードＭＯＳトランジスタＴ３のトランジスタを強反転状態で動作させるためには、カスコードＭＯＳトランジスタＴ３においてＶｇｓ＞Ｖｔとすることがより好ましい（なお、Ｖｇｓはゲート−ソース間の電圧であり、ＶｔはカスコードＭＯＳトランジスタＴ３の閾値電圧を示す）。
【００６５】
この理由は、固体撮像装置においては画像信号の振幅を小さくする特性と小信号領域で縦線の発生を抑制する特性とが重要であり、カスコードＭＯＳトランジスタＴ３についてＶｇｓ＞Ｖｔとすると、画像処理によって信号振幅の小さい暗部や低照部の撮像領域にガンマ特性をかけることでゲインを上げることができるためである。
【００６６】
さらに、本発明の第１の実施形態に係る固体撮像装置では、小信号領域においてカスコードＭＯＳトランジスタＴ３を強反転領域で動作させるために、リセットトランジスタＴ４がＯＮしたときの増幅ＭＯＳトランジスタＴ２のゲート電圧φＲＣよりもカスコードＭＯＳトランジスタＴ３のゲート電圧φＶｂ２を高くする方がより好ましい。ただし、カスコードＭＯＳトランジスタがＰチャンネル型ＭＯＳトランジスタである場合には、逆に、リセットトランジスタＴ４がＯＮしたときの増幅ＭＯＳトランジスタＴ２のゲート電圧φＲＣよりもカスコードＭＯＳトランジスタＴ３のゲート電圧φＶｂ２を小さくする方がより好ましい。このように各トランジスタを制御することで、アンプゲインのバラツキが抑制できる。このため、本実施形態の固体撮像装置では、カラムアンプ５のゲインを決定するフィードバック容量（図４に示すフィードバック容量Ｃ２）を削除できている。このため、本実施形態の固体撮像装置では、レイアウト面積の縮小が図られている。なお、図４に示すように、容量値の小さいフィードバック容量Ｃ２を設けてもよい。
【００６７】
次に、図６を用いて、第１の実施形態に係る固体撮像装置におけるカスコードＭＯＳトランジスタＴ３の制御回路の詳細を説明する。本実施形態の固体撮像装置の第２の特徴は、この制御回路がカスコードＭＯＳトランジスタの動作を制御することによってアンプＡＰに流れる電流をＯＮまたはＯＦＦなどと制御することである。
【００６８】
図６は、第１の実施形態に係る固体撮像装置における電流制御用バイアス回路の構成を示す回路図である。
【００６９】
図６に示すように、カスコードＭＯＳトランジスタＴ３の動作を制御するための制御信号（ゲート電圧φＶｂ２）を出力する電流制御用バイアス回路１０は、インバータ素子ＩＮＶ１と、ゲート電極にインバータ素子ＩＮＶ１の出力部が接続されたリセットトランジスタＴ９と、インバータ素子ＩＮＶ１の入力部に接続されたＭＯＳトランジスタＴ７と、ソースが接地され、ドレインが自身のゲート電極およびＭＯＳトランジスタＴ９のドレイン、ＭＯＳトランジスタＴ７のソースに接続されたＭＯＳトランジスタＴ８とを有している。
【００７０】
図６において、φＶｂｉｎは図１に示されたタイミングジェネレータ２から出力される制御信号である。φＶｂｉｎは、列アンプ（アンプＡＰ）を動作させるときにはＨｉｇｈ（ハイ）信号となり、アンプＡＰの動作を停止させるときはＬｏｗ（ロー）信号となる。
【００７１】
また、ＭＯＳトランジスタＴ７とＭＯＳトランジスタＴ８とはアンプＡＰが動作時のカスコードＭＯＳトランジスタにゲート電圧を与えるバイアス回路を構成しており、カラムアンプ５を動作させるときはφＶｂｉｎをＨｉｇｈとし、さらにＭＯＳトランジスタＴ７をＯＮすることで、φＶｂ２としてカスコードＭＯＳトランジスタＴ３をオン状態にさせるバイアス電圧が出力される。
【００７２】
一方、ＭＯＳトランジスタＴ９はバイアス回路の動作をリセットするためのトランジスタである。φＶｂｉｎがＬＯＷのとき、インバータ素子ＩＮＶ１によりＭＯＳトランジスタＴ９のゲート電圧はＨｉｇｈとなり、ＭＯＳトランジスタＴ９はＯＮ状態となっている。このとき、ＭＯＳトランジスタＴ９がＯＮするとφＶｂ２としてグランド電圧のＬｏｗが出力されるので、カラムアンプ５の動作は停止する。
【００７３】
このように、電流制御用バイアス回路１０がカスコードＭＯＳトランジスタＴ３の動作を制御することによりアンプＡＰが増幅動作をしない期間にアンプＡＰの動作を停止させることにより、カラムアンプ５における消費電流を抑制することができる。
【００７４】
なお、本実施形態の固体撮像装置において、カラムアンプ５内のカスコードＭＯＳトランジスタのゲート端子は全列で共通に接続されていることから、バイアス制御回路は、図１に示すように列毎に設けることなく、全列のカスコードＭＯＳトランジスタに対して１つのみ設けることによって高ゲインを得ることができる。したがって、本実施形態の固体撮像装置は高ゲイン特性と小型化とが両立されており、これを用いることで小型でより性能が向上した撮像装置を提供することが可能となる。
【００７５】
次に、図２および図７を用いて、本実施形態に係る固体撮像装置におけるノイズキャンセル部６の詳細を説明する。
【００７６】
図２に示すノイズキャンセル部６はカラムアンプ５および画素読み出し回路（図１に示す垂直信号線ＶＬの上方に配置された電流源および図８に示すＴｇ）で発生するオフセットばらつきをキャンセルする回路である。また、図７は、第１の実施形態に係る固体撮像装置の各部における信号の波形を示すタイミングチャート図である。なお、図７のタイミングチャートは１水平走査期間（以下１Ｈと略記する）の駆動パルスを示す。
【００７７】
図２に示すように、ノイズキャンセル部６は、一端がカラムアンプ５の出力端子に接続された容量素子Ｃ３と、容量素子Ｃ３の他端に接続されたサンプルホールドＭＯＳトランジスタＴ６と、サンプルホールドＭＯＳトランジスタＴ６と接地との間に介設された容量素子Ｃ４と、サンプルホールドＭＯＳトランジスタＴ６に接続された出力端子と、電圧ＶＣＬを供給する電圧源と、当該電圧源と出力端子との間に介設されたＭＯＳトランジスタＴ５とを有している。
【００７８】
まず、容量素子Ｃ３は、アンプＡＰから出力された画像信号Ｖｏｕｔ１に含まれるオフセットをカットする。そして、容量素子Ｃ４はオフセットカットされた信号を保持する。さらに、トランジスタＴ５は信号保持部の電圧を電圧源の電圧ＶＣＬにクランプする。この状態で、画像信号の読み出し前に第１の制御回路（図示せず）がφＣＬとしてパルス状のＨＩＧＨ信号を印加してＭＯＳトランジスタＴ５をＯＮさせることで、信号保持部の電圧をＶＣＬにクランプする。ここで、信号保持部とは、サンプルホールドＭＯＳトランジスタＴ６とノイズキャンセル部６の出力端子との間のことである。なお、ＶＣＬを供給する電圧源は各列のノイズキャンセル部６内のＭＯＳトランジスタＴ５に共通に接続されていてもよい。なお、サンプルホールドＭＯＳトランジスタＴ６は容量素子Ｃ４に保持された信号を所定期間保持させるためのもので、信号読み出し直後に第２の制御回路（図示せず）がφＳＨとしてパルス状のＬＯＷ信号を与え、サンプルホールドＭＯＳトランジスタＴ６をＯＦＦすることで、信号保持部に保持された信号がカラムアンプ電流停止時の出力変動の影響を受けないようにする。
【００７９】
また、図７より、ノイズキャンセル部６の動作は、１Ｈ期間のうち画像信号を読み出すカラムアンプが動作する水平ブランキング期間と、画像信号読み出し後に保持された信号を水平読み出しする期間（水平読み出し期間）とで異なっている。
【００８０】
次に、ノイズキャンセル部６の動作タイミングについて説明する。
【００８１】
まず、図７に示すように、φＲＳ、φＲＣおよびφＣＬがＬＯＷからＨＩＧＨに立ち上がってリセットトランジスタＴ４およびＭＯＳトランジスタＴ５がＯＮし、画素ＧＳ、カラムアンプ５のリセットおよびノイズキャンセル部６のクランプ動作が行われる。
【００８２】
次に、φＲＳ、φＲＣが順にＬＯＷになって画素ＧＳ内のリセットトランジスタＴｒｓｔおよびカラムアンプ５のリセットトランジスタＴ４がそれぞれＯＦＦし、画素ＧＳ、カラムアンプ５のリセット動作が終了する。次いで、φＣＬがＯＦＦすることで、垂直信号線ＶＬの電圧は画素ＧＳのオフセット電圧ＶｏｆｆＧＳとなり、カラムアンプ５の出力端子の電圧Ｖｏｕｔ１はＶｏｆｆＡＭＰとなり、ノイズキャンセル部６の信号保持部の電圧Ｖｏｕｔ２はＶＣＬとなる。
【００８３】
次に、φＴＲがＨｉｇｈになり、画素ＧＳの信号Ｖｓｉｇが垂直信号線に読み出されると、Ｖｓｉｇ、カラムアンプゲインＧ１、ノイズキャンセル部６のゲインＧ２＝Ｃ１／（Ｃ１＋Ｃ２）との積Ｖｓｉｇ×Ｇ１×Ｇ２の信号振幅変化が信号保持部に現れ、ノイズキャンセル６の出力信号の電圧はＶＣＬ＋Ｖｓｉｇ×Ｇ１×Ｇ２となる。
【００８４】
このとき、第１の実施形態に係る固体撮像装置において、ノイズキャンセル部６には画素ＧＳのオフセットＶｏｆｆＧＳとカラムアンプ５のオフセットＶｏｆｆＡＭＰが読み出されないという特徴を備えている。このことにより、サンプリング部に保持される信号はＶＣＬにクランプされるが、ＶＬは全列で共通の電圧であるために列毎のオフセットの発生を防ぐことができる。
【００８５】
次に、サンプルホールドパルスφＳＨがＬｏｗとなり、サンプルホールドＭＯＳトランジスタ６がＯＦＦする。その後に、カラムアンプの電流制御パルスφＶｂｉｎがＯＦＦする。
【００８６】
これにより、本実施形態に係る固体撮像装置のカラムアンプ動作を停止させることができ、カラムアンプ５における消費電流を抑制することができる。
【００８７】
なお、φＶｂｉｎがＯＦＦするとカラムアンプ５の出力Ｖｏｕｔ１は電源電圧ＶＤＤとなるが、このときφＳＨはＬＯＷであり、サンプルホールドＭＯＳトランジスタＴ６がＯＦＦしているため、カラムアンプ５の出力変動は信号保持部へ伝播されることはない。
以上で説明したように、本実施形態に係る固体撮像装置では、上述の回路構成およびその制御により、カラムアンプ５が増幅動作を行う水平ブランキング期間にのみ当該カラムアンプ５に電流が流れるので、消費電流が抑制されている。
【００８８】
さらに、本実施形態の固体撮像装置では、画素ＧＳおよびカラムアンプ５のリセット時のオフセットやカラムアンプ５を流れる電流の停止などに伴って生じるオフセット変動を、ノイズキャンセル部６の出力信号Ｖｏｕｔ２においてキャンセルすることができる。
【００８９】
これに加え、本実施形態の固体撮像装置は、ノイズキャンセル部６のゲインＧ２について、Ｇ２＝Ｃ１／（Ｃ１＋Ｃ２）となることから、Ｃ１＞Ｃ２とすることで、容量精度がとりにくいプロセスにおいてもゲインばらつきを低減することできる。なお、ここでのＣ１、Ｃ２はそれぞれ蓄積容量部Ｃ１、フィードバック容量Ｃ２の容量値を示す。
【００９０】
また、従来技術のＣＭＯＳイメージセンサでは画素アレイピッチの微細化が進み、列毎にアンプＡＰを配置した場合、アンプＡＰの構成素子数が多いとレイアウト面積が増大するという課題を有していた。これに対し、本実施形態の固体撮像装置においては、カラムアンプ５内のカスコードＭＯＳトランジスタのゲート端子を全列で共通に接続し、これらのゲート端子に印加する電圧を制御することで、アンプＡＰごとにゲート端子の制御回路を設ける場合等に比べ、レイアウト面積の増大を抑えつつ、全列のアンプＡＰで消費される電流の低減を図ることができる。
【００９１】
また、従来のＣＭＯＳイメージセンサでは、構成素子数の増加に伴って構成素子間の配線数が多くなると微細な画素アレイピッチに配線を通すことが困難となり、配線を多層にする必要性があった。このため、従来のＣＭＯＳイメージセンサでは感度低下や入射角特性が劣化するなど画質劣化が生じるおそれがあった。
【００９２】
これに対し、本実施形態の固体撮像装置は各ゲート端子が共通に接続するゲート配線を駆動することにより、配線を列（縦）方向に延ばすことなく全列のアンプＡＰ内のカスコードＭＯＳトランジスタの動作を制御することができるので、配線の多層化に伴う不具合の発生を抑えることができる。
【００９３】
なお、図３に示すように、本発明の第１の実施形態に係る固体撮像装置において、容量素子Ｃ３は、サンプルホールドＭＯＳトランジスタＴ６と容量素子Ｃ４との間に設けられていてもよい。この場合は、容量素子Ｃ４に保持されるサンプルホールドＭＯＳトランジスタＴ６のスイッチノイズ成分をＣ３／（Ｃ３＋Ｃ４）に低減させることができる。
【００９４】
なお、本実施形態に固体撮像装置は、各回路のタイミング制御を図１に示す固体撮像装置内部のタイミングジェネレータ２により行っているが、固体撮像装置外部で且つ撮像装置（ディジタルカメラ、ビデオカメラなど）の内部に設けられた制御システムによって上述の制御を行ってもよい。
【００９５】
さらに、本実施形態に固体撮像装置として、図２に示すような、Ｎチャンネル型ＭＯＳトランジスタを用いてカラムアンプ５、電流制御用バイアス回路１０、ノイズキャンセル部６などを構成する例を説明したが、回路図上のＮチャンネル型ＭＯＳトランジスタをＰチャンネル型ＭＯＳトランジスタに置き換えて同様の動作を行うようにしてもよい。
【００９６】
例えば、本実施形態の固体撮像装置において、図２では電流源用ＭＯＳトランジスタＴ１としてＮチャンネル型トランジスタを用いる例を示しているが、電流源として動作するＰチャンネル型トランジスタを用いてもよい。
【００９７】
また、本実施形態の固体撮像装置において、図２に示すノイズキャンセル部６の容量素子Ｃ４は必ずしも容量を形成するためのみに設けられた素子でなくてもよく、配線やトランジスタの負荷容量であってもよい。ＭＯＳトランジスタＴ５、サンプルホールドＭＯＳトランジスタＴ６はスイッチ動作をすればよいため、Ｎチャンネルトランジスタに限定しない。
【００９８】
さらに、図２には容量結合を用いた最もシンプルな回路構成のノイズキャンセル部６を示しているが、カラムアンプ５の出力端に接続された容量を有し、容量結合により画素ＧＳ内のアンプとカラムアンプ５のオフセットを除去できるような回路であれば、ノイズキャンセル部６は図２に示す回路に限定されない。
【００９９】
さらに、本実施形態の固体撮像装置において、図６に示すのは電流制御用バイアス回路１０の一例であり、φＶｂ２のＯＮ／ＯＦＦを適宜制御できる回路であれば、電流制御用バイアス回路１０として用いることができる。
【０１００】
（第２の実施形態）
以下、図面を参照しながら本発明の第２の実施形態に係る固体撮像装置を説明する。
【０１０１】
まず、第２の実施形態に係る固体撮像装置において、タイミングジェネレータ２、垂直走査回路３、画素アレイ１などの概略構成は図１で示した第１の実施形態に係る固体撮像装置と同じである。
【０１０２】
すなわち、本実施形態の固体撮像装置は、光を電気信号に変換する画素ＧＳが行列状に複数個２次元配置されてなる画素アレイ１と、複数の画素ＧＳに対して列ごとに配線され、各々が１列の画素に共通に接続された複数の垂直信号線ＶＬ１〜ＶＬｍと、画素ＧＳの行ごとに配線された垂直走査線Ｌ１〜Ｌｎと、垂直走査線Ｌ１〜Ｌｎを駆動する垂直走査回路３と、垂直信号線ＶＬ１〜ＶＬｍにそれぞれ接続される複数個のアンプＡＰ（アンプ手段）で構成されたカラムアンプ５と、カラムアンプ５の動作を制御する電流制御用バイアス回路１０と、カラムアンプ５からの出力信号（画像信号）のノイズをキャンセルするノイズキャンセル部６と、カラムアンプ５から出力された画像信号を読み出す水平読み出し部７と、水平読み出し部７からの画像信号の出力を制御する水平走査回路８と、水平読み出し部７から転送された画像信号を外部回路に出力する出力回路４と、垂直走査回路３、電流制御用バイアス回路１０、出力回路４および水平走査回路８の動作をそれぞれ制御するタイミングジェネレータ２とを備えている。
【０１０３】
また、図４は、第２の実施形態に係る固体撮像装置のうち、カラムアンプとノイズキャンセル部とを示す回路構成図である。なお、同図では、カラムアンプ５およびノイズキャンセル部６に含まれるＭＯＳトランジスタを全てＮチャンネルで構成する例を示している。
【０１０４】
図４に示すように、カラムアンプ５を構成する各アンプＡＰは、画像信号が入力される入力端子と、増幅された画像信号が出力される出力端子と、垂直信号線ＶＬに読み出された画像信号を増幅する増幅ＭＯＳトランジスタＴ２と、増幅ＭＯＳトランジスタＴ２のゲート電極と垂直信号線ＶＬとの間に設けられた蓄積容量部Ｃ１と、カラムアンプ５の電流源として機能する電流源用ＭＯＳトランジスタＴ１と、増幅ＭＯＳトランジスタＴ２と電流源用ＭＯＳトランジスタＴ１との間に介設され、増幅ＭＯＳトランジスタＴ２にカスコード接続されるカスコードＭＯＳトランジスタＴ３と、カラムアンプ５の入力端子と出力端子との間に介設され、カラムアンプ５の動作をリセットするリセットトランジスタ（リセット回路）Ｔ４とを有している。
【０１０５】
電流源用ＭＯＳトランジスタＴ１のゲート端子Ｖｂ１には、例えば電源電圧または電源電圧を昇圧した電圧が印加される。
【０１０６】
また、蓄積容量部Ｃ１は、垂直信号線ＶＬに読み出される画像信号のオフセットをカットすることを目的として形成されている。これにより、画像信号の振幅のみを後段に読み出すことができる。
【０１０７】
また、カスコードＭＯＳトランジスタＴ３は、カラムアンプ５のゲインを上げる効果を有する。さらに、第１の実施形態の固体撮像装置と同様に、カラムアンプ５を構成する各アンプＡＰ内のカスコードＭＯＳトランジスタＴ３のゲート電極（ゲート端子）同士は互いに電気的に接続されている。
【０１０８】
この構成により、カラムアンプ５においてカスコードＭＯＳトランジスタＴ３のゲート配線を行方向にのみ延伸させることができるようになり、列（縦）方向に延ばす必要がなくなる。そのため、本実施形態に係る固体撮像装置は、画素アレイのセルピッチが微細化した場合においても容易に配線のレイアウトを行うことが可能となる。より具体的には、本実施形態の固体撮像装置によれば、例えば配線レイアウトに関して、配線幅や配線間隔を広くとることができ、配線の多層化を最小限に防ぐことができる。
【０１０９】
また、本実施形態に係る固体撮像装置では、カスコードＭＯＳトランジスタＴ３が動作するときはゲート端子にφＶｂ２としてバイアス電圧を与える。一方、カスコードＭＯＳトランジスタＴ３の動作をＯＦＦさせ、当該カスコードＭＯＳトランジスタＴ３に流れる電流を停止させる場合はゲート端子にφＶｂ２としてＬｏｗ電圧を与えればよい。カスコードＭＯＳトランジスタＴ３をＯＦＦさせることで容易に全列のカラムアンプで消費される電流を制御することができる。より具体的には、全ての列でカスコードＭＯＳトランジスタＴ３の電流制御用のゲート端子が共通に接続されることから、１つの電流制御用駆動パルスで全列のアンプＡＰで消費される電流を同時に制御することができる。
【０１１０】
また、本実施形態の固体撮像装置が第１の実施形態の固体撮像装置と異なるのは、カラムアンプ５に、カラムアンプ５のゲインを決めるフィードバック容量Ｃ２が付加されている点である。図４に示す例では、蓄積容量部Ｃ１と増幅ＭＯＳトランジスタＴ２のゲート電極との間のノードとカスコードＭＯＳトランジスタＴ３のドレインと電流源用ＭＯＳトランジスタＴ１のソースとの間のノードとを接続する配線上にフィードバック容量Ｃ２が設けられている。
【０１１１】
この構成により、カラムアンプ５のオープンループゲインよりもＣ１／Ｃ２のカラムゲイン値を小さくさせることができる。すなわち、カラムアンプ５のゲイン値をＣ１／Ｃ２で決定させることができるため、Ｃ１とＣ２の容量比を変えることでゲイン値を容易に設定することができる。
【０１１２】
なお、本実施形態の固体撮像装置によれば、Ｃ１／Ｃ２で求められるカラムアンプ５のゲイン値がオープンループゲインに近くなったとしても、カスコードＭＯＳトランジスタＴ３を強反転領域で動作させることで、カスコードＭＯＳトランジスタＴ３の電気的特性を安定化させ、アンプＡＰごとのゲインのばらつきを抑制することができ、カラムアンプの５のゲインを高くとることができる。ここで、カスコードＭＯＳトランジスタＴ３の電気的特性を安定化させるということは、具体的には、カスコードＭＯＳトランジスタＴ３のトランジスタのＯＮ抵抗が安定するということである。
【０１１３】
さらに、本実施形態の固体撮像装置では、カラムアンプ５の消費電流を抑制する効果、カラムアンプ５から出力される信号に含まれるオフセットを除去するノイズキャンセル部６の効果については、第１の実施形態の固体撮像装置と同様の効果を得ることができる。
【０１１４】
なお、図５に示すように、本発明の第２の実施形態に係る固体撮像装置において、容量素子Ｃ３は、サンプルホールドＭＯＳトランジスタＴ６と容量素子Ｃ４との間に設けられていてもよい。この場合は、容量素子Ｃ４に保持されるサンプルホールドＭＯＳトランジスタＴ６のスイッチノイズ成分をＣ３／（Ｃ３＋Ｃ４）に低減させることができる。
【０１１５】
なお、本発実施形態の固体撮像装置は、上記タイミング制御を図１に示す撮像装置内部のタイミングジェネレータにより行っているが、撮像装置外部のシステムで制御してもよい。
【０１１６】
さらに、本実施形態に固体撮像装置として、図４に示すＮチャンネル型ＭＯＳトランジスタで構成されたカラムアンプ５について説明したが、Ｎチャンネル型ＭＯＳトランジスタをＰチャンネル型ＭＯＳトランジスタに置き換えてもよい。
【０１１７】
例えば、本実施形態の固体撮像装置において、図４では電流源用ＭＯＳトランジスタＴ１としてＮチャンネル型トランジスタを用いる例を示しているが、電流源として動作するＰチャンネル型トランジスタを用いてもよい。
【０１１８】
また、本実施形態の固体撮像装置において、図４に示すノイズキャンセル部６の容量素子Ｃ４は必ずしも容量を形成するためのみに設けられた素子でなくてもよく、配線やトランジスタの負荷容量であってもよい。ＭＯＳトランジスタＴ５、サンプルホールドＭＯＳトランジスタＴ６はスイッチ動作をすればよいため、Ｎチャンネルトランジスタに限定しない。
【０１１９】
さらに、図４には容量結合を用いた最もシンプルな回路構成のノイズキャンセル部６を示しているが、カラムアンプ５の出力端に接続された容量を有し、容量結合により画素ＧＳ内のアンプとカラムアンプ５のオフセットを除去できるような回路であれば、ノイズキャンセル部６は図４に示す回路に限定されない。
【０１２０】
さらに、本実施形態の固体撮像装置において、図６に示すのは電流制御用バイアス回路１０の一例であり、φＶｂ２のＯＮ／ＯＦＦを適宜制御できる回路であれば、電流制御用バイアス回路１０として用いることができる。
【０１２１】
さらに、図４に示すようなカラムアンプのゲインを容量比で決める構成とし、この構成により容量比で決まるゲインを上述のオープンループゲインよりも低く設定すれば、カラムアンプのゲインは容量比で決まる。図４に示すカラムアンプ５によれば、上述のように微細セルピッチのレイアウトが可能になる。その上、本実施形態の固体撮像装置におけるカスコードＭＯＳトランジスタＴ３は強反転領域で使用されるので、弱反転領域で使用される場合に比べて特性のばらつきがより小さく抑えられている。そのため、全ての列においてカラムアンプ５のアンプゲインを均一に揃えることができるので、縦線の発生等、画質の劣化を来すことがなくなっている。
【産業上の利用可能性】
【０１２２】
以上説明したように、本発明の固体撮像装置は、ディジタルカメラやビデオカメラ等の撮像装置に有用である。
【図面の簡単な説明】
【０１２３】
【図１】本発明の第１の実施形態に係る固体撮像装置を示す概略構成図である。
【図２】第１の実施形態に係る固体撮像装置のうち、カラムアンプとノイズキャンセル部とを示す回路構成図である。
【図３】第１の実施形態に係る固体撮像装置の変形例のうち、カラムアンプとノイズキャンセル部とを示す回路構成図である。
【図４】第２の実施形態に係る固体撮像装置のうち、カラムアンプとノイズキャンセル部とを示す回路構成図である。
【図５】第２の実施形態に係る固体撮像装置の変形例のうち、カラムアンプとノイズキャンセル部とを示す回路構成図である。
【図６】第１の実施形態に係る固体撮像装置における電流制御用バイアス回路の構成を示す回路図である。
【図７】第１の実施形態に係る固体撮像装置の各部における信号の波形を示すタイミングチャート図である。
【図８】従来の固体撮像装置における画素ＧＳの構成を示す回路図である。
【図９】従来の固体撮像装置におけるカラムアンプの一例を示す回路図である。
【図１０】従来の固体撮像装置におけるカラムアンプの一例を示す回路図である。
【図１１】従来の固体撮像装置を示す概略構成図である。
【符号の説明】
【０１２４】
１      画素アレイ   
２      タイミングジェネレータ  
３      垂直走査回路  
４      出力回路  
５      カラムアンプ      
６      ノイズキャンセル部   
７      水平読み出し部  
８      水平走査回路  
１０      電流制御用バイアス回路 
ＶＬ      垂直信号線
Ｔ１      電流源用ＭＯＳトランジスタＴ１
Ｔ２      増幅ＭＯＳトランジスタ
Ｔ３      カスコードＭＯＳトランジスタ
Ｔ４      リセットトランジスタ
Ｔ５      ＭＯＳトランジスタ
Ｔ６      サンプルホールドＭＯＳトランジスタ
Ｔ７      ＭＯＳトランジスタ
Ｃ１      蓄積容量部
Ｃ２      フィードバック容量
Ｃ３、Ｃ４      容量素子
【図１】
2008042224.tif 000003
【図２】
2008042224.tif 000004
【図３】
2008042224.tif 000005
【図４】
2008042224.tif 000006
【図５】
2008042224.tif 000007
【図６】
2008042224.tif 000008
【図７】
2008042224.tif 000009
【図８】
2008042224.tif 000010
【図９】
2008042224.tif 000011
【図１０】
2008042224.tif 000012
【図１１】
2008042224.tif 000013