(57)【要約】【課題】  III-V族窒化物半導体上に作製したダイオードやHEMT等の窒化物半導体装置において、ショットキー電極からのリーク電流の発生を抑止する。【解決手段】  III-V族窒化物半導体層上に、ショットキー電極とオーミック電極とが離間して設けられ、  前記ショットキー電極は、金属膜との接合においてオーム性を有するタングステン酸化膜と、前記タングステン酸化膜上に設けられた前記金属膜との積層構造を有することを特徴とする窒化物半導体装置を用いる。【選択図】  図２
2008192665.tif 000002
【特許請求の範囲】
【請求項１】
III-V族窒化物半導体層上に、ショットキー電極とオーミック電極とが離間して設けられ、
前記ショットキー電極は、金属膜との接合においてオーム性を有するタングステン酸化膜と、前記タングステン酸化膜上に設けられた前記金属膜との積層構造を有することを特徴とする窒化物半導体装置。
【請求項２】
前記タングステン酸化物からなる膜は、少なくとも三酸化タングステンが含まれていることを特徴とする請求項1記載の窒化物半導体装置。
【請求項３】
前記窒化物半導体装置は、ダイオードであることを特徴とする請求項1記載の窒化物半導体装置。
【請求項４】
前記窒化物半導体装置は、電界効果型トランジスタ（FET：Field Effect Transistor）であることを特徴とする請求項1記載の窒化物半導体装置。
【請求項５】
前記窒化物半導体装置は、高電子移動度トランジスタ（HEMT：High Electron Mobility Transistor）であることを特徴とする請求項1記載の窒化物半導体装置。
【請求項６】
III-V族窒化物半導体層を準備し、
前記III-V族窒化物半導体層上に、ショットキー電極とオーミック電極とが離間して形成され、
前記ショットキー電極は、金属膜との接合においてオーム性を有するタングステン酸化膜と、前記タングステン酸化膜上に形成された前記金属膜との積層構造を形成することを特徴とする窒化物半導体装置の製造方法。
【請求項７】
前記タングステン酸化物膜を形成した後、前記膜を熱処理する工程を含むことを特徴とする請求項６記載の窒化物半導体装置の製造方法。
【請求項８】
前記熱処理は、酸素を含む雰囲気中において、300℃から700℃の範囲で行うことを特徴とする請求項７記載の窒化物半導体装置の製造方法。
【請求項９】
前記タングステン酸化物膜は、スパッタ法を用いて形成することを特徴とする請求項６記載の窒化物半導体装置の製造方法。
【請求項１０】
前記タングステン酸化物膜は、化学気相堆積（CVD：Chemical  Vapor  Deposition）法を用いて形成することを特徴とする請求項６記載の窒化物半導体装置の製造方法。
【請求項１１】
前記タングステン酸化物膜は、前記III-V族窒化物半導体層上にタングステン膜のみを被着形成後、前記III-V族窒化物半導体層上に被着形成したタングステン膜に対して、酸素を含む雰囲気中において500℃から700℃の範囲で熱処理を施し、前記タングステン膜を酸化させることで形成することを特徴とする請求項６記載の窒化物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は窒化物半導体装置及びその製造方法に関し、特にIII-V族窒化物半導体に対してショットキー接触する制御電極を備えた高耐圧特性を有するダイオードや高電子移動度トランジスタ(HEMT：High Electron Mobility Transistor)などの窒化物半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
ＧａＮに代表されるIII-V族窒化物半導体は高融点であり、バンドギャップが大きく、絶縁破壊耐圧が高い上、電子移動度も高いことから、これまでのＧａＡｓやＩｎＰ系材料に変わる高出力、高周波用途の電子デバイス材料として期待されている。
【０００３】
例えば、サファイア基板やＳｉＣ（炭化珪素）基板等の上にＧａＮからなるチャネル層と、その上にキャリア供給層としてＡｌＧａＮ層を積層成長したヘテロ構造からなるＡｌＧａＮ/ＧａＮ  ＨＥＭＴ（High Electron Mobility Transistor）などが考えられる。
【０００４】
これらの電子デバイスを特に高出力用途として用いるためには、素子の高耐圧化が必須であるため、制御電極であるゲート電極からのリーク電流を著しく低減する必要がある。
【０００５】
このため、PtやNi等の金属材料によって耐圧がほぼ決まってしまうショットキー接合型のゲート電極に代わり、ゲート電極と窒化物半導体との間にゲート絶縁膜を介在させて、ゲート電極と半導体とを直接接触させない絶縁ゲート型のゲート電極を用いる方法が開示されている。
【０００６】
一例として、特許文献1に開示されているような、ゲート電極金属下の窒化物半導体上にSiO2とSiN膜の多層構造によるゲート絶縁膜を有する絶縁ゲート型のゲート電極を備えたHFET構造が提案されている。この提案によれば、窒化物半導体とゲート電極との間に、合計膜厚を10nm以下としたSi3N4膜とSiO2膜の積層膜からなるゲート絶縁膜を形成したAlGaN／GaN  HFETを用いることで、安定なドレイン電流と十分なゲートリーク電流低減効果とを実現できることが記載されている。
【０００７】
またこの他のゲート絶縁膜材料として、特許文献２には、TaOｘなどが開示されている。
【０００８】
【特許文献１】特開2006-173294号公報
【特許文献２】特開2006-245317号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
従来の上記ゲート絶縁膜を備えたゲート電極を制御電極として有効に機能させるためには、ゲート絶縁膜自体の膜厚を厚くても十数ｎｍよりも薄く形成しなければならない。しかしながら、例えばMOCVD法を用いてサファイア基板上にエピタキシャル成長させた窒化物半導体成長層には、基板材料との格子不整合差に起因して比較的多くの微小な転位や欠陥が存在するため、成長層表面には上記転位・欠陥に起因した微小な孔や溝が数多く存在する。
【００１０】
このため、その微小な孔や溝の影響を受けて、基板面内において局所的にゲート絶縁膜の膜厚が極端に薄くなってしまう領域や、完全に被覆されない領域が発生し、その数も上記基板表面に発生した転位・欠陥密度に比例する傾向にある。
【００１１】
我々の検討によれば、プラズマCVD法を用いてSiO2膜の膜厚を10nmとした積層ゲート絶縁膜を形成したAlGaN／GaN  HEMT（基板材料は2インチφサファイア基板）を作製した結果、基板面内において局所的にゲートリーク電流が大きくなる素子が発生し、ゲートリーク電流に起因した基板面内における不良率も40％以上と高かった。
【００１２】
従って、絶縁ゲート型のゲート電極（制御電極）には、絶縁膜自体の薄さから半導体表面におけるモフォロジーの影響を受けやすい問題点があり、このため歩留り良く素子を作製することができなかった。
【００１３】
本発明は、基板上にエピタキシャル成長したIII-V族窒化物半導体上に作製したダイオードやHEMT等の窒化物半導体装置において、制御電極からのリーク電流を抑止したショットキー接合型の制御電極を備えた高耐圧性能を有する窒化物半導体装置を歩留り良く提供すると共に、その製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明の要旨の一例を列挙すれば、次の通りである。
１． III-V族窒化物半導体上にショットキー電極とオーミック電極（この２つの電極は互いに離間している。）とを備えた窒化物半導体装置において、金属との接合においてオーム性（非整流性）を有するタングステン酸化物からなる膜からなるショットキー電極を備えていることを特徴とする。
２．上記１の窒化物半導体装置において、前記タングステン酸化物からなる膜は、少なくとも三酸化タングステンが含まれていることを特徴とする。
３．上記１の窒化物半導体装置において、前記タングステン酸化物からなる膜は、タングステンの原子数に対する酸素原子数の比は、2.0〜6.0の範囲であることを特徴とする。
【００１５】
上記本発明によるショットキー電極を備えた窒化物半導体装置の作用について、本発明者が最も単純な構造のショットキーダイオードを作製して行った実験結果に基づき以下に説明する。
【００１６】
図1は、本発明のショットキー電極を備えたショットキーダイオードの断面図を示している。
【００１７】
同図より実験には、サファイア基板１上にＭＯＣＶＤ法を用いて膜厚＝５．０μｍのアンドープGaN層2と、膜厚＝3.0μｍのSiドープN型GaN層3（キャリア濃度＝1.0×1018ｃｍ-3）をエピタキシャル成長したものを用いた。
【００１８】
SiドープN型GaN層3上には、熱CVD法により形成した膜厚＝100nmのタングステン酸化物からなる膜4と、EB蒸着法により被着した膜厚＝300nmのPd膜5との積層膜からなる、700μｍφのショットキー電極6と、前記ショットキー電極6を囲むようにTi/Al積層金属からなるオーミック電極7が形成されている。
【００１９】
この時、オーミック電極に対しては、N2雰囲気中において、500℃、10分間の熱処理を行っており、前記SiドープN型GaN層3に対して良好なオーミック特性が得られる。
【００２０】
なお上記ダイオードにおいて、700μｍφの大きさを有するものはタングステン酸化物からなる膜4のみであり、上に重ねたPd膜5の大きさは、Pd膜5がSiドープN型GaN層3上被着しないようにそれよりも小さい690μｍφとした。
【００２１】
特性比較のため、上記構造からタングステン酸化物からなる膜4を抜いた、Pd膜のみからなる同一サイズ（＝690μｍφ）のPdショットキー電極8を有するショットキーダイオード（図6に図示）も作製した。
【００２２】
上記両者のダイオード特性を評価した結果を図2に示す。
【００２３】
同図より、破線で示したPdショットキー電極8を備えたダイオードの特性（特性線102）は、SiドープN型GaN層3の高いキャリア濃度の影響を反映して、逆バイアス印加時の逆方向電流が低電圧印加時から大きく、順方向−逆方向ともに1.0Vにおける電流値がほぼ同等の極めてオーム性に近い特性を示しており、ダイオードとして正常に機能させることが困難であることがわかった。
【００２４】
これに対して、実線で示した本発明のショットキー電極を備えたダイオードの特性（特性線101）は、SiドープN型GaN層3のキャリア濃度が高濃度であるにも拘らず逆バイアス印加時の逆方向電流は、前記Pdショットキー電極8を備えたダイオードに比べて三桁以上小さく、逆に順バイアス印加時には電圧の上昇に応じて電流値も大きくなっていく正常な整流特性を示しており、ダイオードとして機能することがわかった。このことから、本発明のショットキー電極は、GaN等のIII-V族窒化物半導体に対する制御電極として有効に作用する電極であることがわかる。
【００２５】
この現象について、上記タングステン酸化物からなる膜（以降、単にタングステン酸化膜と略す）が絶縁膜であるのか、すなわち絶縁膜を介して窒化物半導体とPd電極が接合しているのか、またはタングステン酸化膜は、Pd膜に対して導電性を有する膜であるのかを確認するため、窒化物半導体上に上記と同様の方法を用いて膜厚＝1.0μｍのタングステン酸化膜を形成し、その上に100μｍφのサイズを有するPd電極（膜厚＝200nm）を100μｍの間隔で形成した試料を作製して、Pd電極-Pd電極間の電流-電圧特性を調べた。
【００２６】
その結果、順方向-逆方向ともに電圧の上昇に伴って比例的に電流値が上昇するオーム性が得られたことから、Pd電極-タングステン酸化膜間の接合は、通常の金属-金属間の接合とほぼ同等であることを確認し、タングステン酸化膜自体も抵抗体のような振る舞いを見せた。
【００２７】
すなわち、上記ダイオード特性は、SiドープN型GaN層3とタングステン酸化膜との間のショットキー接合を反映したものであることが確認された。
【００２８】
従って、本発明者らの検討により、金属膜に対して良好な導電性（導通性）を有するタングステン酸化膜は、N型の導電型を有するGaNに対して、高いショットキー障壁を有する電極材料として機能することを見出した。
【００２９】
また、タングステン酸化膜の成膜時のプロセス温度と上記ショットキーダイオードのダイオード特性に関して、上記熱CVD法の他、スパッタ法や、単にタングステン膜のみを被着後、酸素を含む雰囲気中において熱酸化させる方法（以降、タングステン熱酸化法と略す）を用いて形成したタングステン酸化膜についても調べた結果、何れの方法においても、成膜時や成膜後の熱処理温度によって大きく変化することがわかった。
【００３０】
上記本発明の作用について説明するために作製した、上記ショットキーダイオードのタングステン酸化膜の成膜温度（＝基板温度）は500℃であるが、熱CVD法の場合、成膜温度としては400℃よりも高い温度とすることで、上記と同様に良好なショットキー特性が得られることが判明した。
【００３１】
また、スパッタ法では、基本的に基板加熱を行わなくてもタングステン酸化膜を形成することは可能であるが、この場合上記のダイオード特性と比較して−1Vにおける逆方向電流値が2桁程度増大してしまう結果が得られた。
【００３２】
これは、成膜時の基板温度を300℃以上とするか、または基板加熱を行わない状態でタングステン酸化膜を成膜した後に、タングステン酸化膜の表面を曝した状態で酸素を含む雰囲気中において400℃以上の熱処理を施すことで、著しくダイオード特性が改善することを確認した。
【００３３】
また、タングステン熱酸化法の場合、タングステン膜全体を酸化させるためには、酸素を含む雰囲気中において、最低でも500℃以上の温度で熱処理する必要があることも確認した。
【００３４】
しかしながら、上記何れの方法で作製したタングステン酸化膜は、700℃よりも高い温度で熱処理することで、金属膜との接合に関して全くオーム性を示さなくなり、性質としては金属膜に対してほぼ絶縁性を有する膜に変化した。
【００３５】
これらタングステン酸化膜について、分析的手法を用いてタングステン酸化膜の状態を調べたところ、上記３種類の方法を用いて700℃以下の熱処理工程で形成したタングステン酸化膜は、全て三酸化タングステン（WO3）が主な構成要素となっていることが判明した。また、上記熱CVD法で形成したタングステン酸化膜中には、微量の炭素（C）が含まれていることも分かった。上記方法で成膜したタングステン酸化膜は、通常のエピタキシャル成長膜とは異なり、上記三酸化タングステンからなる微結晶が、不均一に重なりあう形で膜を構成している。この時、上記微結晶間には三酸化タングステンとは異なる組成のタングステン酸化物、すなわちWO2やW2O5、WO6等に相当する組成が観察されたことから、良好なショットキー特性が得られた700℃以下の熱処理工程で形成したタングステン酸化膜中のタングステンの原子数に対する酸素原子数の比は、2.0〜6.0の範囲であるタングステン酸化物が存在していることが判明した。
【００３６】
しかしながら、700℃よりも高い温度、例えば800℃で熱処理を行ったタングステン酸化膜について上記と同様に評価した結果、膜中の上記三酸化タングステンとは異なる組成の領域は著しく減少して、ほぼ全体が三酸化タングステンからなる膜に変化した。
【００３７】
三酸化タングステンは、電子伝導性とイオン伝導性の両方を併せ持つ材料であり、電気的にはワイドギャップの半導体的性質を有することが知られていることから、上記700℃以上の熱処理によって絶縁性を有する膜に変化したのは、膜全体がワイドギャップ半導体に変化したことによるものと推測される。
【００３８】
この場合、通常のゲート絶縁膜と同じように、10nm程度の薄膜でない限り制御電極として機能しにくくなり、上記薄膜とした場合には、課題で述べた問題が発生するため適用できない。
【００３９】
逆に、タングステン酸化膜に加わる温度が700℃以下である場合は、上記WO2やW2O5、WO6等の三酸化タングステンとは異なる組成の介在により金属膜と三酸化タングステンとのオーム性を確立し、金属膜との電気伝導性が得られているものと予測される。
【００４０】
このことから、本発明の効果を得るためには、タングステン酸化膜表面を曝した状態で加える熱処理温度は300℃〜700℃の範囲であることが好ましい。
【００４１】
上記熱処理は、酸素を含む雰囲気中で行うことが望ましい。
【００４２】
また、熱処理後のタングステン酸化膜中には、三酸化タングステンの他、タングステンの原子数に対する酸素の原子数の比が2.0〜6.0の範囲であるタングステン酸化物が微量に含まれていることが必要である。
【００４３】
上記の通り、スパッタ法、熱CVD（Chemical  Vapor Deposition）法、もしくはタングステン薄膜単体を、蒸着法、スパッタ法、CVD法等により被着・形成した後、酸素を含む雰囲気中で熱処理する方法の何れの方法を用いた場合でも、上記熱処理温度に関する温度範囲内で処理を行えば、本発明の良好なショットキー特性を得ることが可能なタングステン酸化膜を作製できる。
【００４４】
また、上記タングステン酸化膜は、ゲート絶縁膜のような十数nm以下というような薄膜である必要はない。特に、ダイオードのような比較的広いショットキー電極を形成する場合には、高耐圧性能を十分に発揮するため厚膜のタングステン酸化膜を用いても良いが、酸化膜である限り抵抗は通常の金属膜よりも著しく高いことから、ダイオードの順方向特性に影響を与えない程度の膜厚として、300nm程度の厚さが上限である。
【００４５】
また、本発明をHEMT等のショットキーゲート電極として用いる場合、膜厚が大き過ぎるとゲート電極の縦方向の抵抗増大が懸念される。
この場合、半導体表面の転位・欠陥による微小な孔や溝を十分に被覆できる膜厚があれば良いことから、それを満足するための必要最小限の厚さとして30nm以上あれば十分であり、好ましくは50nm前後の膜厚が望ましい。
【００４６】
従って、上記タングステン酸化物からなる膜の膜厚は、30nm〜300nmの範囲が適当であり、これによりショットキー電極からのリーク電流に関して、基板面内における不良率を著しく低減できる。
【００４７】
上記タングステン酸化物からなる膜の上に形成する金属膜は、好ましくは貴金属材料であることが望ましいが、この他、酸素との結合によってタングステン酸化膜との界面に不動態化層を形成する金属材料を用いることが好ましい
上記貴金属材料としては、Pd（パラジウム）、Pt（白金）、Ru（ルテニウム）、Au（金）等、化合物半導体分野において、一般に用いられる貴金属材料からなる群から選択される少なくとも一種の単層膜、もしくは上記金属種のうちの2種以上からなる積層膜、もしくは合金であることが好ましい。
【００４８】
上記不動態化層を形成する金属材料としては、Ti（チタン）、Al（アルミニウム）、Zr（ジルコニウム）、Hf（ハフニウム）、Ta（タンタル）、W（タングステン）、Nb（ニオブ）、V（バナジウム）等、化合物半導体分野において、一般に用いられる貴金属材料からなる群から選択される少なくとも一種の単層膜、もしくは上記金属種のうちの2種以上からなる積層膜であることが好ましい。
【００４９】
また、上記金属膜は、上記貴金属材料と、不動態化層を形成する金属材料との積層膜としても良い。
【発明の効果】
【００５０】
本発明によれば、ショットキー電極からのリーク電流からのリーク電流を低減でき、高耐圧性能を有する窒化物半導体装置を実現できる。
【発明を実施するための最良の形態】
【００５１】
（実施例１）
図3は本発明のIII-V族窒化物半導体からなる窒化物半導体装置として、縦型のショットキーダイオード素子を作製した第1の実施例である。
【００５２】
まず、同図に示すショットキーダイオード素子の製造方法について説明する。
【００５３】
（1）周知のMOCVD法を用いて2インチφの口径を有するN型GaN基板30上に、キャリア濃度が2.0×1017ｃｍ-3であり、膜厚が2000nmのSiドープN型GaN層31をエピタキシャル成長する。
【００５４】
（2）上記基板の表面側に、熱CVD法を用いて膜厚が300nmであるタングステン酸化膜32（成膜時の基板温度は550℃）を形成した後、大気中において600℃、30分間熱処理する。
【００５５】
（3）上記タングステン酸化膜32上に重ねて、膜厚が100nmの白金（Pt）層33と、膜厚が500nmの金（Au）層34を被着形成することで、３層構造を有する本発明のショットキー電極35が完成する。
【００５６】
（4）上記基板裏面側に膜厚が20nmのチタン（Ti）層36と、膜厚が1000nmのアルミニウム（Al）層37を積層形成した後、500℃、10分間熱処理を施してN型GaN基板に対するオーミック電極38を形成する。
【００５７】
（5）上記基板を、所望のサイズ（例えば500μｍ□（読みは「500ミクロンカク」である。）に切り出す、ことで、図3に示した縦型ショットキーダイオード素子が完成する。
【００５８】
上記のショットキーダイオード素子では、逆方向電流が小さく、従来のPdショットキー電極を適用した時と比較して、４桁以上のリーク電流低減効果を得ることができた。
【００５９】
歩留りも２インチφのGaN基板面内においてショットキー電極からのリーク電流に関わる不良がない素子を85％以上の確率で得られることを確認した。
【００６０】
残りの約15％の不良は、基板表面において最初から見られたミクロン単位以上の大きさを有する孔や溝の領域及びその周辺部分で発生した、いわゆるGaN基板の欠陥、もしくはエピタキシャル成長時に発生した基板表面の著しいモフォロジー劣化に起因した不良であり、本発明による影響ではないことも確認した。
【００６１】
（実施例2）
図4は本発明のIII-V族窒化物半導体からなる窒化物半導体装置として、一般的なMESFET（MEtal Semiconductor FET）を作製した第２の実施例である。
【００６２】
同図のMESFETの作製方法は、
（1）周知のMOCVD法を用いて、サファイア基板40上に、膜厚が3000nmのアンドープGaN緩衝層41、キャリア濃度が6.0×1017ｃｍ-3であり、膜厚が60nmのSiドープN型GaN層42を順次エピタキシャル成長する。
【００６３】
（2）上記エピ基板の表面全体に、プラズマCVD法を用いて膜厚が200nmのSiN膜43を形成する。
【００６４】
（3）周知のフォトリソグラフィ技術とエッチング技術により、ゲート電極形成部のSiN膜43のみを除去する。
【００６５】
（4）上記基板全面に、スパッタ法（成膜時の基板温度は３００℃）を用いて膜厚が30nmのタングステン酸化膜44を形成した後、微量の酸素を含んだ窒素雰囲気中において400℃、30分間熱処理する。
【００６６】
（5）上記タングステン酸化膜44上のゲート電極形成領域に、リフトオフ法を用いて膜厚が150nmのチタン（Ti）層45と、膜厚が500nmのアルミニウム（Al）層46の積層膜をパターン形成することで本発明の３層構造を有するショットキーゲート電極47が完成する。
【００６７】
（6）上記基板上のソース・ドレイン電極形成領域のタングステン酸化膜44とSiN膜43を除去した後、リフトオフ法を用いて膜厚が30nmのチタン（Ti）膜48と、膜厚が400nmのアルミニウム（Al）層49の積層膜をパターン形成した後、500℃、10分間熱処理を施すことで、ソース・ドレイン電極50が完成することで、図4に示したMESFETが完成する。
【００６８】
上記で作製したMESFETのゲート長は1.0μｍであり、ゲート-ドレイン間の２端子耐圧特性を評価した結果、本発明の効果を反映して−50Vまでの逆方向ゲートリーク電流は5.0×10-7A/mm以下の良好な値を、基板面内において90％以上の良品率をもって得られていることを確認した。
【００６９】
（実施例3）
図5は本発明のIII-V族窒化物半導体からなる窒化物半導体装置として、HEMTを作製した第3の実施例である。
【００７０】
同図のHEMTの作製方法は、
（1）周知のMOCVD法を用いて、半絶縁性SiC（炭化珪素）基板51上に、膜厚が3000nmのアンドープGaN層52、膜厚が30nmのアンドープAlGaN（Al組成：0.25）層53を順次エピタキシャル成長する。
【００７１】
（2）上記エピ基板の表面全体に、プラズマCVD法を用いて膜厚が150nmのSiN膜54を形成する。
【００７２】
（3）周知のフォトリソグラフィ技術とエッチング技術により、ゲート電極形成部のSiN膜54のみをエッチング加工して除去する。
【００７３】
（4）上記基板全面に、EB蒸着法を用いて膜厚が15nmのタングステン膜を被着した後、微量の酸素を含んだ窒素雰囲気中において500℃、30分間熱処理することで、40nm±5nmの膜厚を有するタングステン酸化膜55が形成される。
【００７４】
（5）上記タングステン酸化膜55上のゲート電極形成領域に、リフトオフ法を用いて膜厚が50nmの白金（Pt）層56と、膜厚が500nmの金（Au）層57の積層膜をパターン形成することで本発明の３層構造を有するショットキーゲート電極58が完成する。
【００７５】
（6）上記基板上のソース・ドレイン電極形成領域のタングステン酸化膜55とSiN膜54を除去した後、リフトオフ法を用いて
下からチタン（Ti：膜厚20nm）/アルミニウム（Al：膜厚50nm）/チタン（Ti：膜厚100nm）/白金（Pt：膜厚50nm）/金（Au：膜厚300nm）からなる積層膜をパターン形成した後、500℃、10分間熱処理を施すことで、ソース・ドレイン電極59が完成する、
ことで、図5に示したHEMTが完成する。
【００７６】
上記で作製したHEMTのゲート長は0.5μｍであり、ゲート-ドレイン間の２端子耐圧特性を評価した結果、本発明の効果を反映して−100Vまでの逆方向ゲートリーク電流は1.0×10-6A/mm以下の良好な耐圧特性であった。
【００７７】
以上、本発明の実施形態について、各窒化物半導体装置に対して製造方法を交えながら詳述してきたが、具体的な窒化物半導体層の構成は本実施形態に限定されるものではなく、作製するデバイスの構造や必要とされる性能に応じて、種々変更可能である。
【００７８】
上記本発明の実施形態において、本発明のタングステン酸化膜からなるショットキー電極が被着形成される窒化物半導体層は、上記GaNやAlGaNに限定されるものではなく、InNやAlN、もしくはこれらとGaNとの混晶化合物で構成することができる。
【００７９】
また、上記実施形態において、各々の窒化物半導体装置に対してそれぞれ異なった基板材料を適用したが、必ずしも上記実施形態で述べたものに限定されるものではなく、ダイオードにはサファイア基板やSiC基板を用いても良いし、HEMTにはサファイア基板を用いても良いし、またMESFETにSiC基板を用いても良いことは言うまでもない。
【図面の簡単な説明】
【００８０】
【図１】本発明のショットキー電極を備えたショットキーダイオードを示す図。
【図２】ダイオード特性を評価した結果を示す図。
【図３】本発明の第１の実施形態であるショットキーダイオードを示す図。
【図４】本発明の第２の実施形態であるMESFETを示す図。
【図５】本発明の第３の実施形態であるHEMTを示す図。
【図６】従来のPdショットキー電極を有するショットキーダイオードを示す図。
【符号の説明】
【００８１】
1；サファイア基板、  ２；アンドープGaN層、  3；SiドープN型GaN層、  4；タングステン酸化物からなる膜、  5 ；Pd膜、  6；ショットキー電極、  7； Ti/Alオーミック電極、  30； N型GaN基板、  31； SiドープN型GaN層、  32；タングステン酸化膜、  33；白金（Pt）層、  34；金（Au）層、  35； ３層構造ショットキー電極、  36；チタン（Ti）層、  37；アルミニウム（Al）層、  38；オーミック電極、  40；サファイア基板、  41；アンドープGaN緩衝層、  42； SiドープN型GaN層、  43； SiN膜、  44；タングステン酸化膜、  45；チタン（Ti）層、  46；アルミニウム（Al）層、  47； ３層構造ショットキーゲート電極、  48；チタン（Ti）膜、  49；アルミニウム（Al）層、  50；ソース・ドレイン電極、  51；半絶縁性SiC（炭化珪素）基板、  52；アンドープGaN層、  53；アンドープAlGaN（Al組成：0.25）層、  54 ；SiN膜、  55；タングステン酸化膜、  56；白金（Pt）層、  57；金（Au）層、  58； ３層構造を有するショットキーゲート電極、59；ソース・ドレイン電極。
【図１】
2008192665.tif 000003
【図２】
2008192665.tif 000004
【図３】
2008192665.tif 000005
【図４】
2008192665.tif 000006
【図５】
2008192665.tif 000007
【図６】
2008192665.tif 000008