(57)【要約】  【課題】ＩＩＩ−Ｖ族窒化物系半導体やＩＩ−ＶＩ族系半導体材料のエピタキシャル成長において、高品質化と安定化を実現する半導体基板及びその半導体基板を備える半導体装置を提供する。  【解決手段】基板部材１１と、基板部材１１上に形成された酸化ハフニウム層２１、酸化ジルコニウム層２２、ＨｆＺｒＯ層５０から選ばれる１種又は２種を含む層から形成されるバッファ層（３ａ〜３ｎ）と、バッファ層（３ａ〜３ｎ）上に配置されるＩＩＩ族窒化物系半導体層３０若しくはＩＩ―ＶＩ族化合物半導体層４０とを備える半導体基板（２ａ〜２ｎ）及びその半導体基板（２ａ〜２ｎ）を備える半導体装置。  【選択図】図１
2008186952.tif 000002
【特許請求の範囲】
【請求項１】
基板部材と、
前記基板部材上に形成された酸化ハフニウム、酸化ジルコニウム、ＨｆＺｒＯから選ばれる１種又は２種を含む層から形成されるバッファ層と、
前記バッファ層上に配置されるＩＩＩ族窒化物系半導体層と
を備えることを特徴とする半導体基板。
【請求項２】
基板部材と、
前記基板部材上に形成された酸化ハフニウム、酸化ジルコニウム、ＨｆＺｒＯから選ばれる１種又は２種の層を含むバッファ層と、
前記バッファ層上に配置されるＩＩＩ族窒化物系半導体層と
を備えることを特徴とする半導体基板。
【請求項３】
前記ＩＩＩ族窒化物系半導体層は、ＧａＮで形成されることを特徴とする請求項１又は２記載の半導体基板。
【請求項４】
基板部材と、
前記基板部材上に形成された酸化ハフニウム、酸化ジルコニウム、ＨｆＺｒＯから選ばれる１種又は２種を含む層から形成されるバッファ層と、
前記バッファ層上に配置されるＩＩ―ＶＩ族化合物半導体層と
を備えることを特徴とする半導体基板。
【請求項５】
基板部材と、
前記基板部材上に形成された酸化ハフニウム、酸化ジルコニウム、ＨｆＺｒＯから選ばれる１種又は２種の層を含むバッファ層と、
前記バッファ層上に配置されるＩＩ―ＶＩ族化合物半導体層と
を備えることを特徴とする半導体基板。
【請求項６】
前記ＩＩ―ＶＩ族化合物半導体層は、ＺｎＯで形成されることを特徴とする請求項４又は５記載の半導体基板。
【請求項７】
前記基板部材は、シリコン、サファイア、シリコンカーバイドの内、いずれかで形成されることを特徴とする請求項１，２，４，又は５の内、いずれかに記載の半導体基板。
【請求項８】
前記バッファ層には、シリコン、アルミニウム、イットリウムのいずれかからなる材料が添加されることを特徴とする請求項１，２，４，又は５の内、いずれかに記載の半導体基板。
【請求項９】
前記基板部材はシリコン系半導体からなり、前記バッファ層における前記基板部材との界面には、シリコンが添加されていることを特徴とする請求項１，２，４，又は５の内、いずれかに記載の半導体基板。
【請求項１０】
基板部材と、
前記基板部材上に形成された酸化ハフニウム、酸化ジルコニウム、酸化ジルコニウムハフニウムから選ばれる１種又は２種の層を含むバッファ層と、
前記バッファ層上に配置され、ＩＩＩ族窒化物系半導体からなるデバイス形成層と、
前記デバイス形成層上に配置され、前記デバイス形成層と低抵抗接続される電極と
を備えることを特徴とする半導体装置。
【請求項１１】
基板部材と、
前記基板部材上に形成された酸化ハフニウム、酸化ジルコニウム、酸化ジルコニウムハフニウムから選ばれる１種又は２種の層を含むバッファ層と、
前記バッファ層上に配置されたＩＩＩ族窒化物系半導体層からなるバッファ層と、
前記バッファ層上に配置され、ＩＩＩ族窒化物系半導体からなるデバイス形成層と、
前記デバイス形成層上に配置され、前記デバイス形成層と低抵抗接続される電極と
を備えることを特徴とする半導体装置。
【請求項１２】
前記デバイス形成層は、ＧａＮからなる電子走行層と、ＡｌＧａＮからなる電子供給層とを備えることを特徴とする請求項１０又は１１に記載の半導体装置。
【請求項１３】
基板部材と、
前記基板部材上に形成された酸化ハフニウム、酸化ジルコニウム、酸化ジルコニウムハフニウムから選ばれる１種又は２種の層を含むバッファ層と、
前記バッファ層上に配置され、ＩＩ―ＶＩ族化合物半導体からなるデバイス形成層と、
前記デバイス形成層上に配置され、前記デバイス形成層と低抵抗接続される電極と
を備えることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板及び半導体装置に関し、特に、ＩＩＩ族窒化物系半導体やＩＩ−ＶＩ族化合物半導体結晶成長に用いる半導体基板及び半導体装置に関する。
【背景技術】
【０００２】
ＧａＮデバイスに適用するＩＩＩ−Ｖ族窒化物系半導体をエピタキシャル成長させる場合、高品質、安価なホモエピタキシャル成長層基板が存在しないため、異種基板を用いたヘテロエピタキシャル成長により、ＧａＮデバイス用のＩＩＩ−Ｖ族窒化物系半導体エピタキシャル成長層を形成している。
【０００３】
ＧａＮ系半導体の場合、異種基板部材には、サファイア（α―Ａｌ2Ｏ3）、シリコンカーバイド（ＳｉＣ）、シリコン（Ｓｉ）などが用いられているが、いずれも格子不整合が大きい。このため、格子不整合を緩和するために、基板部材とエピタキシャル成長層との間に、バッファ構造などを形成するなどの様々な工夫を行って、異種基板を形成している。
【０００４】
一方、安価で大口径の基板が入手可能なシリコンを基板部材として用いるＧａＮエピタキシャル成長基板の検討が進められているが、サファイアなどを基板部材として用いる他のＧａＮエピタキシャル成長基板に比べて、格子不整合が大きく、成長温度が高いこと、ＧａＮ（熱膨張係数＝５．５．９×１０-6／Ｋ）とＳｉ（熱膨張係数＝３．５９×１０-6／Ｋ）の熱膨張係数差が大きいことに起因し、結晶成長時に大きな応力を生じ、結晶性やクラック、基板そりが発生しやすく、安定した成長が非常に困難であるという問題がある。
【０００５】
又、高周波デバイスへの適用を検討する場合、シリコンを基板部材として適用すると、高抵抗の基板が得られにくく、高周波特性に対して、寄生容量によるデメリットを生じさせるという問題点がある。
【０００６】
シリコン基板上に形成されたＴｉ層と、Ｔｉ層上に形成されたＧａＮ系半導体層と、シリコン基板とＴｉ層との間に介在され両者を分離する耐熱層であって、ＧａＮ系半導体層の成長温度の下でシリコン基板とＴｉ層との分離状態を維持する耐熱層とを備えるＧａＮ系半導体素子は既に開示されている（例えば、特許文献１参照。）。特許文献１において、耐熱層材料として、シリサイド、高融点金属若しくは金属窒素化物が開示され、更に金属窒素化物として、具体的に，ＺｒＮ，ＨｆＮ若しくはＴａＮが開示されている。
【０００７】
一方、基板上に形成されたＴｉＮ、ＺｒＮ、ＨｆＮ若しくはＴａＮの中から選ばれる１種又は２種以上を含む下地層と、下地層の上に形成されたＩＩＩ族窒化物系半導体層とを備え、下地層とＩＩＩ族窒化物系半導体層との間にＴｉ層を介在するＩＩＩ族窒化物系半導体素子も既に開示されている（例えば、特許文献２参照。）。
【特許文献１】特許第３６９５２０５号公報
【特許文献２】特許第３７０２７２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、ＩＩＩ族窒化物系半導体やＩＩ−ＶＩ族化合物半導体材料のエピタキシャル成長において、高品質化と安定化を実現する半導体基板を提供し、更に高周波特性に優れた半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一態様によれば、基板部材と、基板部材上に形成された酸化ハフニウム、酸化ジルコニウム、ＨｆＺｒＯから選ばれる１種又は２種を含む層から形成されるバッファ層と、バッファ層上に配置されるＩＩＩ族窒化物系半導体層とを備える半導体基板が提供される。
【００１０】
本発明の他の態様によれば、基板部材と、基板部材上に形成された酸化ハフニウム、酸化ジルコニウム、ＨｆＺｒＯから選ばれる１種又は２種の層を含むバッファ層と、バッファ層上に配置されるＩＩＩ族窒化物系半導体層とを備える半導体基板が提供される。
【００１１】
本発明の他の態様によれば、基板部材と、基板部材上に形成された酸化ハフニウム、酸化ジルコニウム、ＨｆＺｒＯから選ばれる１種又は２種を含む層から形成されるバッファ層と、バッファ層上に配置されるＩＩ―ＶＩ族化合物半導体層とを備える半導体基板が提供される。
【００１２】
本発明の他の態様によれば、基板部材と、基板部材上に形成された酸化ハフニウム、酸化ジルコニウム、ＨｆＺｒＯから選ばれる１種又は２種の層を含むバッファ層と、バッファ層上に配置されるＩＩ―ＶＩ族化合物半導体層とを備える半導体基板が提供される。
【００１３】
本発明の他の態様によれば、基板部材と、基板部材上に形成された酸化ハフニウム、酸化ジルコニウム、酸化ジルコニウムハフニウムから選ばれる１種又は２種の層を含むバッファ層と、バッファ層上に配置されたＩＩＩ族窒化物系半導体層からなるバッファ層と、バッファ層上に配置され、ＩＩＩ族窒化物系半導体からなるデバイス形成層と、デバイス形成層上に配置され、デバイス形成層と低抵抗接続される電極とを備える半導体装置が提供される。
【００１４】
本発明の他の態様によれば、基板部材と、基板部材上に形成された酸化ハフニウム、酸化ジルコニウム、酸化ジルコニウムハフニウムから選ばれる１種又は２種の層を含むバッファ層と、バッファ層上に配置され、ＩＩ―ＶＩ族化合物半導体からなるデバイス形成層と、デバイス形成層上に配置され、前記デバイス形成層と低抵抗接続される電極とを備える半導体装置蛾提供される。
【発明の効果】
【００１５】
本発明の半導体基板及び半導体装置によれば、ＩＩＩ族窒化物系半導体やＩＩ−ＶＩ族化合物半導体材料のエピタキシャル成長において、高品質化と安定化を実現することができ、更に高周波特性に優れた半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００１６】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、現実のものとは異なることに留意すべきである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１７】
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、各構成部品の配置などを下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
【００１８】
本発明の実施の形態に係る半導体基板及び半導体装置は、ＩＩＩ族窒化物系半導体やＩＩ−ＶＩ族化合物半導体のエピタキシャル成長において、高品質化と安定化を実現するために、基板部材に対して、バッファ層として結晶性の酸化ハフニウム（ＨｆＯ2）、酸化ジルコニウム(ＺｒＯ2)又は酸化ジルコニウムハフニウム（ＨｆＺｒＯ）を用いる構造を備える点に特徴を有するものである。
【００１９】
[第１の実施の形態]
（ＩＩＩ−Ｖ族窒化物系半導体基板構造）
（構成例１）
本発明の第１の実施形態に係る半導体基板（２ａ，２ｂ）の構成例１は、図１に示すように、基板部材１１と、基板部材１１上に形成された酸化ハフニウム、酸化ジルコニウムから選ばれる層から形成されるバッファ層（３ａ，３ｂ）と、バッファ層（３ａ，３ｂ）上に配置されるＩＩＩ族窒化物系半導体層３０とを備える。 
図１（ａ）で示す半導体基板２ａの構成例では、基板部材１１と、基板部材１１上に形成された酸化ハフニウム層２１と、酸化ハフニウム層２１上に配置され、デバイス形成層として機能するＩＩＩ族窒化物系半導体層３０とを備える。
【００２０】
図１（ｂ）で示す半導体基板２ｂの構成例では、基板部材１１と、基板部材１１上に形成された酸化ジルコニウム層２２と、酸化ジルコニウム層２２上に配置され、デバイス形成層として機能するＩＩＩ族窒化物系半導体層３０とを備える。
【００２１】
基板部材１１は、シリコン、サファイア（α―Ａｌ2Ｏ3）、シリコンカーバイド（ＳｉＣ）の内、いずれかで形成されるが、これらに限定されるものではなく、ＧａＡｓ，ＧａＰなどのＩＩＩ−Ｖ族化合物、ＭｇＯ、ＺｎＯ、ＬｉＧａＯ2、ＡｌＮ、ＩｎＮ、３Ｃ−ＳｉＣなどを適用することもできる。
【００２２】
バッファ層（３ａ，３ｂ）を構成する酸化ハフニウム層２１或いは酸化ジルコニウム層２２には、シリコン、アルミニウム、イットリウムのいずれかからなる材料が添加されていてもよい。
【００２３】
（製造方法）
（ａ）例えば、基板部材１１としてシリコンを用いる場合、基板部材１１の上に酸化ハフニウム、酸化ジルコニウムなどの材料からなるバッファ層（３ａ，３ｂ）をＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法、ＭＢＥ（Molecular Beam Epitaxy）法、或いはスパッタリング法などで形成し、基板部材１１の上に所定の厚さの酸化ハフニウム、或いは酸化ジルコニウムの結晶性膜を形成する。スパッタリング法としては、例えば、マグネトロンスパッタリング法、反応性スパッタリング法を用いることができる。又、基板部材１１の上にハフニウム或いはジルコニウムの金属を真空蒸着し、酸化することによっても形成することができる。
【００２４】
（ｂ）次に、上記所定の厚さに形成された酸化ハフニウム、或いは酸化ジルコニウムの結晶性膜からなるバッファ層（３ａ，３ｂ）上に、ＧａＮなどのデバイス形成層として機能するＩＩＩ族窒化物系半導体層３０をエピタキシャル成長させる。
【００２５】
シリコンの格子定数は、５．４３１Åであり、シリコンを基板部材１１として使用した時、（１１１）面にＩＩＩ族窒化物系半導体層３０が形成されると、シリコンの格子間隔は、√２／２倍となり、基板部材１１とＩＩＩ族窒化物系半導体層３０との格子不整合は１７％程度となる。
【００２６】
酸化ハフニウムの格子定数は、ａ＝５．１７２Å，ｂ＝５．２９５Åであり、シリコンの結晶格子に近く、高品質な酸化ハフニウムからなるバッファ層３ａが得られる。又、酸化ハフニウムの格子定数は、シリコンの格子定数よりもやや小さいが、ＩＩＩ族窒化物系半導体層３０の格子定数よりも大きい。酸化ハフニウムとＩＩＩ族窒化物系半導体層３０との格子不整合は１４％程度となり、酸化ハフニウムの結晶性膜をバッファ層（３ａ）として基板部材１１とＩＩＩ族窒化物系半導体層３０との間に介在させた方が、基板部材とＩＩＩ族窒化物系半導体層３０との格子不整合が小さくなる。その結果、高品質のＩＩＩ族窒化物系半導体層３０が得られる。
【００２７】
ハフニウムとジルコニウムは、比較的材料物性は似ているため、酸化ハフニウムの代りに酸化ジルコニウムのバッファ層（３ｂ）を用いても、酸化ハフニウムのバッファ層（３ａ）と同様の効果が得られる。
【００２８】
本発明の第１の実施の形態に係る半導体基板の構成例１においては、所定の厚さの酸化ハフニウム層２１、或いは酸化ジルコニウム層２２をバッファ層（３ａ，３ｂ）として形成するが         、これらの層は、ゲート絶縁膜層などに使用する非結晶性ではなく、結晶性が高いことが望ましく、できれば単結晶であることが更に望ましい。
【００２９】
又、スパッタリング法を用いてバッファ層（３ａ,３ｂ）を低温で形成することによって、ＩＩＩ族窒化物系半導体層３０を形成する時、熱応力歪みを抑制して、半導体基板（２ａ，２ｂ）全体の反りを緩和することもでき、大口径化ウェハの形成にも寄与することができる。更に、ＩＩＩ族窒化物系半導体層３０を厚く形成することもできる。
【００３０】
酸化ジルコニウムをバッファ層として挿入することによって、半導体基板（２ａ，２ｂ）における一方の主面１ａと他方の主面１ｂ間をより高抵抗性を保持しつつ形成することができ、半導体基板（２ａ，２ｂ）又は半導体基板（２ａ，２ｂ）上にトランジスタを構成した場合、厚み（縦）方向の高耐圧化，高周波性能を得ることができる。
【００３１】
酸化ハフニウム層２１からなるバッファ層（３ａ）をスパッタリング法など、ＩＩＩ族窒化物系半導体層３０をエピタキシャル成長する温度（約６００℃〜１１００℃程度）よりも低い成長温度で形成した場合、ＩＩＩ族窒化物系半導体層３０をエピタキシャル成長にて形成時の熱応力緩衝層として機能させることができる。
【００３２】
面方位としては、例えば、基板部材１１としてシリコンカーバイド（ＳｉＣ）や、シリコンの（１１１）面を用いる場合、基板部材１１上の酸化ハフニウム層２１を構成する酸化ハフニウムも（１１１）面を有する。酸化ジルコニウム層２２を構成する酸化ジルコニウムも同様である。尚、シリコン，酸化ハフニウム，酸化ジルコニウムの面方位は（１１１）面に限られるものではない。
【００３３】
又、バッファ層（３ａ，３ｂ）にシリコンを添加する理由は、バッファ層（３ａ，３ｂ）を形成する酸化ハフニウム層２１、或いは酸化ジルコニウム層２２と基板部材１１を形成するシリコンとの反応性を抑制するためである。この結果、シリコンからなる基板部材１１と酸化ハフニウム層２１或いは酸化ジルコニウム層２２との界面における平坦性を向上することができる。更に、基板部材１１とシリコン添加のバッファ層（３ａ，３ｂ）を形成する酸化ハフニウム層２１、或いは酸化ジルコニウム層２２との格子定数整合性及び密着性を確保することもできる。シリコンを酸化ハフニウム層２１、或いは酸化ジルコニウム層２２に添加することによって、シリコンからなる基板部材１１と、酸化ハフニウム層２１、或いは酸化ジルコニウム層２２との間の格子定数不整合が緩和される方向に働くからである。よって、バッファ層（３ａ，３ｂ）に添加されたシリコンの含有率については、ＩＩＩ族窒化物系半導体層３０との界面側に比べて基板部材１１との界面側により多く含まれていることが望ましい。
【００３４】
（構成例２）
本発明の第１の実施形態に係る半導体基板（２ｃ，２ｄ，２ｅ）の別の構成例２は、図２に示すように、基板部材１１と、基板部材１１上に形成された酸化ハフニウム及び酸化ジルコニウムから形成される２層構造若しくは３層構造のバッファ層（３ｃ，３ｄ，３ｅ）と、バッファ層（３ｃ，３ｄ，３ｅ）上に配置され、デバイス形成層として機能するＩＩＩ族窒化物系半導体層３０とを備える。
【００３５】
図２（ａ）の半導体基板２ｃの構成例では、基板部材１１と、基板部材１１上に形成された酸化ハフニウム層２１と、酸化ハフニウム層２１上に配置される酸化ジルコニウム層２２と、酸化ジルコニウム層２２上に配置されるＩＩＩ族窒化物系半導体層３０とを備える。バッファ層３ｃは、酸化ハフニウム層２１と酸化ジルコニウム層２２とからなる。
【００３６】
図２（ｂ）の半導体基板２ｄの構成例では、基板部材１１と、基板部材１１上に形成された酸化ジルコニウム層２２と、酸化ジルコニウム層２２上に配置される酸化ハフニウム層２１と、酸化ハフニウム層２１上に配置されるＩＩＩ族窒化物系半導体層３０とを備える。バッファ層３ｄは、酸化ジルコニウム層２２と酸化ハフニウム層２１とからなる。
【００３７】
図２（ｃ）の半導体基板２ｅの構成例では、基板部材１１と、基板部材１１上に形成された酸化ハフニウム層２１と、酸化ハフニウム層２１上に配置された酸化ジルコニウム層２２と、酸化ジルコニウム層２２上に配置された酸化ハフニウム層２１と、酸化ハフニウム層２１上に配置されたＩＩＩ族窒化物系半導体層３０とを備える。バッファ層３ｅは、酸化ハフニウム層２１，酸化ジルコニウム層２２，及び酸化ハフニウム層２１とからなる。
【００３８】
基板部材１１は、シリコン、サファイア（α―Ａｌ2Ｏ3）、シリコンカーバイド（ＳｉＣ）の内、いずれかで形成されるが、これらに限定されるものではなく、ＧａＡｓ，ＧａＰなどのＩＩＩ−Ｖ族化合物、ＭｇＯ、ＺｎＯ、ＬｉＧａＯ2、ＡｌＮ、ＩｎＮ、３Ｃ−ＳｉＣなどを適用することもできる。
【００３９】
バッファ層（３ｃ，３ｄ，３ｅ）を構成する酸化ハフニウム層２１及び酸化ジルコニウム層２２の内、いずれか１層、若しくは各層には、シリコン、アルミニウム、イットリウムのいずれかからなる材料が添加されていてもよい。
【００４０】
（製造方法）
（ａ）例えば、半導体基板２ｃにおいて、基板部材１１としてシリコンを用いる場合、酸化ハフニウムの材料からなる酸化ハフニウム層２１をＭＯＣＶＤ法、ＭＢＥ法、或いはスパッタリング法などで形成し、所定の厚さの酸化ハフニウムの結晶性膜を形成する。スパッタリング法としては、例えば、マグネトロンスパッタリング法、反応性スパッタリング法を用いることができる。又、基板部材１１の上にハフニウム或いはジルコニウムの金属を真空蒸着し、酸化することによっても形成することができる。
【００４１】
（ｂ）次に、上記所定の厚さに形成された酸化ハフニウム層２１の結晶性膜上に、酸化ジルコニウム層２２をＭＯＣＶＤ法、或いは上記と同様のスパッタリング法などで形成し、所定の厚さの酸化ハフニウム層２１及び酸化ジルコニウム層２２からなる２層構造のバッファ層３ｃの結晶性膜を形成する。尚、図２（ｂ）のように、酸化ハフニウム層２１と酸化ジルコニウム層２２を入れ替えてもよい。或いは図２（ｃ）に示すように、酸化ハフニウム層２１と酸化ジルコニウム層２２と酸化ハフニウム層２１を順次積層化形成してもよい。
【００４２】
（ｃ）次に、上記所定の厚さに形成された酸化ハフニウム層２１及び酸化ジルコニウム層２２からなるバッファ層（３ｃ，３ｄ，３ｅ）の結晶性膜上に、ＧａＮなどのデバイス形成層として機能するＩＩＩ族窒化物系半導体層３０をエピタキシャル成長させる。
【００４３】
酸化ジルコニウムの格子定数は、ａ＝５．１５０Å，ｂ＝５．２０８Åであり、酸化ハフニウムの格子定数と同程度であり、シリコンの格子定数よりもやや小さいが、ＩＩＩ族窒化物系半導体層３０の格子定数よりも大きい。
【００４４】
酸化ジルコニウムを含む結晶性膜をバッファ層（３ｃ，３ｄ，３ｅ）として基板部材１１とＩＩＩ族窒化物系半導体層３０との間に介在させた方が、基板部材とＩＩＩ族窒化物系半導体層３０との格子不整合が小さくなる。その結果、高品質のＩＩＩ族窒化物系半導体層３０が得られる。
【００４５】
ハフニウムとジルコニウムは、比較的材料物性は似ているため、図２（ａ），図２（ｂ）或いは図２（ｃ）に示すように、酸化ハフニウム層２１と酸化ジルコニウム層２２を積層化形成したバッファ層（３ｃ，３ｄ，３ｅ）においても、単一層の場合（構成例１）と同様の効果を得ることができる。
【００４６】
本発明の第１の実施の形態に係る半導体基板の構成例２においては、所定の厚さの酸化ハフニウム層２１及び酸化ジルコニウム層２２を２層構造若しくは３層構造のバッファ層（３ｃ，３ｄ，３ｅ）として形成するが、これらの層は、ゲート絶縁膜層などに使用するアモルファスなどの非結晶性ではなく、結晶性が高いことが望ましく、できれば単結晶であることが更に望ましい。又、スパッタリング法を用いてバッファ層（３ｃ,３ｄ,３ｅ）を低温で形成することによって、ＩＩＩ族窒化物系半導体層３０を形成する時、熱応力歪みを抑制して、半導体基板全体の反りを緩和することもでき、大口径化ウェハの形成にも寄与することができる。
【００４７】
バッファ層（３ｃ，３ｄ，３ｅ）の一部をアモルファスなどの非結晶性としてもよい。例えば、結晶性の酸化ジルコニウム層２２又は結晶性の酸化ハフニウム層２１をバッファ層の一部として挿入すれば、半導体基板（２ｃ，２ｄ，２ｅ）の厚み（縦）方向の高抵抗性を保持しつつ形成することができ、半導体基板（２ｃ，２ｄ，２ｅ）にトランジスタを構成した場合、高周波・縦方向に高耐圧性能を得ることができる。
【００４８】
即ち、酸化ハフニウム層２１或いは酸化ジルコニウム層２２をスパッタリング法など、ＩＩＩ族窒化物系半導体層３０をエピタキシャル成長する温度（例えば、約６００℃〜１１００℃程度）よりも低い成長温度で形成した場合、ＩＩＩ族窒化物系半導体層３０をエピタキシャル成長にて形成時の熱応力緩衝層として機能させることができる。
【００４９】
面方位としては、例えば、基板部材１１としてシリコン又はシリコンカーバイドの（１１１）面を用いる場合、基板部材１１上のバッファ層（３ｃ，３ｄ，３ｅ）を構成する酸化ハフニウム層２１も（１１１）面を有する。酸化ジルコニウム層２２も同様である。尚、シリコン、酸化ジルコニウム或いは酸化ハフニウムの面方位は（１１１）面に限られるものではない。
【００５０】
バッファ層（３ｃ，３ｄ，３ｅ）を構成する酸化ハフニウム層２１、或いは酸化ジルコニウム層２２の内、いずれか１層、２層若しくは各層には、シリコン、アルミニウム、イットリウムのいずれかからなる材料が添加されていてもよい。
【００５１】
又、バッファ層（３ｃ，３ｄ，３ｅ）にシリコンを添加する理由は、バッファ層（３ｃ，３ｄ，３ｅ）と基板部材１１を形成するシリコンとの反応性を抑制するためである。この結果、シリコンからなる基板部材１１の厚み（縦）方向の平坦性を保持しつつ、基板部材１１とシリコン添加のバッファ層を形成する酸化ハフニウム層２１、及び酸化ジルコニウム層２２との格子定数整合性及び密着性を確保することもできる。よって、バッファ層（３ｃ，３ｄ，３ｅ）に添加されたシリコンの含有率は、ＩＩＩ族窒化物系半導体層３０との界面側に比べて基板部材１１との界面側により多く含まれていることが望ましい。
【００５２】
又、構成例２においては２層構造若しくは３層構造のバッファ層（３ｃ，３ｄ，３ｅ）としているが、酸化ハフニウム層２１と酸化ジルコニウム層２２とを繰り返し複数回積層してもよい。尚、各層の厚みを変更してもよい。
【００５３】
（構成例３）
本発明の第１の実施形態に係る半導体基板（２ｆ）の更に別の構成例３は、図３に示すように、半導体基板(２ｆ)において、基板部材１１と、基板部材１１上に形成されたＨｆＺｒＯ層５０と、ＨｆＺｒＯ層５０上に配置され、デバイス形成層として機能するＩＩＩ族窒化物系半導体層３０とを備える。
【００５４】
基板部材１１は、シリコン、サファイア（α―Ａｌ2Ｏ3）、シリコンカーバイド（ＳｉＣ）の内、いずれかで形成されるが、これらに限定されるものではなく、ＧａＡｓ，ＧａＰなどのＩＩＩ−Ｖ族化合物、ＭｇＯ、ＺｎＯ、ＬｉＧａＯ2、ＡｌＮ、ＩｎＮ、３Ｃ−ＳｉＣなどを適用することもできる。
【００５５】
バッファ層(３ｆ)を構成するＨｆＺｒＯ層５０には、シリコン、アルミニウム、イットリウムのいずれかからなる材料が添加されていてもよい。
【００５６】
（製造方法）
（ａ）例えば、半導体基板(２ｆ)において、基板部材１１としてシリコンを用いる場合、ジルコニウム添加の酸化ハフニウム、若しくはハフニウム添加の酸化ジルコニウムからなるバッファ層(３ｆ)をＭＯＣＶＤ法、ＭＢＥ法、或いはスパッタリング法などで形成し、所定の厚さのＨｆＺｒＯ層５０の結晶性膜を形成する。スパッタリング法としては、例えば、マグネトロンスパッタリング法、反応性スパッタリング法を用いることができる。又、基板部材１１の上にハフニウム及び／或いはジルコニウムの金属を真空蒸着し、酸化することによっても形成することができる。
【００５７】
（ｂ）次に、上記所定の厚さに形成されたＨｆＺｒＯ層５０の結晶性膜からなるバッファ層(３ｆ)上に、ＧａＮなどのデバイス形成層として機能するＩＩＩ族窒化物系半導体層３０をエピタキシャル成長させる。
【００５８】
ＨｆＺｒＯ層５０の格子定数は、ＨｆとＺｒに添加の割合に依存するが、酸化ハフニウムの格子定数に近く、シリコンの格子定数よりもやや小さいが、ＩＩＩ族窒化物系半導体層３０を構成する窒化物半導体よりも大きい。
【００５９】
ＨｆＺｒＯ層５０の結晶性膜をバッファ層（３ｆ）として基板部材１１とＩＩＩ族窒化物系半導体層３０との間に介在させた方が、基板部材とＩＩＩ族窒化物系半導体層３０との格子不整合が小さくなる。その結果、高品質のＩＩＩ族窒化物系半導体層３０が得られる。
【００６０】
本発明の第１の実施の形態に係る半導体基板の構成例３においては、所定の厚さのＨｆＺｒＯ層５０をバッファ層(３ｆ)として形成するが、この層は、ゲート絶縁膜層などに使用するアモルファスなどの非結晶性ではなく、結晶性が高いことが望ましく、できれば単結晶であることが更に望ましい。又、スパッタリング法を用いてバッファ層（３ｆ）を低温で形成することによって、ＩＩＩ族窒化物系半導体層３０を形成する時、熱応力歪みを抑制して、半導体基板全体の反りを緩和することもでき、大口径化ウェハの形成にも寄与することができる。
【００６１】
ＨｆＺｒＯ層５０を結晶性のバッファ層(３ｆ)として挿入することによって、シリコンからなる基板部材１１をより高抵抗性を保持しつつ形成することができ、半導体基板(２ｆ)上にトランジスタを構成した場合、高周波性能を得ることができる。
【００６２】
即ち、ＨｆＺｒＯ層５０からなるバッファ層(３ｆ)をスパッタリング法など、ＩＩＩ族窒化物系半導体層３０を成長する温度（例えば、約６００℃〜１１００℃程度）よりも低い成長温度で形成した場合、ＩＩＩ族窒化物系半導体層３０をエピタキシャル成長にて形成時の熱応力緩衝層として機能させることができる。
【００６３】
面方位としては、例えば、基板部材１１としてシリコンカーバイドやシリコンの（１１１）面を用いる場合、基板部材１１上のバッファ層（３ｆ）を構成するＨｆＺｒＯ層５０も（１１１）面を有する。尚、シリコン、ＨｆＺｒＯ層５０の面方位は（１１１）面に限られるものではない。
【００６４】
又、バッファ層（３ｆ）にシリコンを添加する理由は、バッファ層（３ｆ）を形成するＨｆＺｒＯ層５０と基板部材１１を形成するシリコンとの反応性を抑制するためである。この結果、シリコンからなる基板部材１１とＨｆＺｒＯ層５０との界面における平坦性を向上することができる。よって、バッファ層（３ｆ）に添加されたシリコンの含有率は、ＩＩＩ族窒化物系半導体層３０との界面側に比べて基板部材１１との界面側により多く含まれていることが望ましい。
【００６５】
又、構成例２の酸化ハフニウム層２１或いは酸化ジルコニウム層２２のいずれかをＨｆＺｒＯ層５０に置き換えてもよい。
【００６６】
（構成例４）
本発明の第１の実施形態に係る半導体基板（２ｇ）の別の構成例４は、図４に示すように、半導体基板（２ｇ）において、基板部材１１と、基板部材１１上に形成された酸化ハフニウム，酸化ジルコニウム，或いは酸化ハフニウムジルコニウムからなるバッファ層６０と、バッファ層６０上に配置される周知のＩＩＩ族窒化物系バッファ層７０と、ＩＩＩ族窒化物系バッファ層７０上に配置され、デバイス形成層として機能するＩＩＩ族窒化物系半導体層３０とを備える。バッファ層（３ｇ）は、酸化ハフニウム，酸化ジルコニウム，或いは酸化ハフニウムジルコニウムからなるバッファ層６０とＩＩＩ族窒化物系バッファ層７０で構成される。
【００６７】
基板部材１１は、シリコン、サファイア（α―Ａｌ2Ｏ3）、シリコンカーバイド（ＳｉＣ）の内、いずれかで形成されるが、これらに限定されるものではなく、ＧａＡｓ，ＧａＰなどのＩＩＩ−Ｖ族化合物、ＭｇＯ、ＺｎＯ、ＬｉＧａＯ2、ＡｌＮ、ＩｎＮ、３Ｃ−ＳｉＣなどを適用することもできる。
【００６８】
バッファ層（３ｇ）を構成する酸化ハフニウム，酸化ジルコニウム，或いは酸化ハフニウムジルコニウムからなるバッファ層６０、及びＩＩＩ族窒化物系バッファ層７０には、シリコン、アルミニウム、イットリウムのいずれかからなる材料が添加されていてもよい。
【００６９】
周知のＩＩＩ族窒化物系バッファ層７０は、例えば、Ａｌ（アルミニウム）を含む窒化物半導体であることが望ましい。例えば、化学式  ＡｌxＭyＧａ1-x-yＮ、（ここで、前記Ｍは、Ｉｎ（インジウム）とＢ（ボロン）とから選択される少なくとも１種の元素、前記ｘ及びｙは、０＜ｘ≦１、０≦ｙ＜１、ｘ＋ｙ≦１を満足する数値）で示される材料に不純物を添加したものからなる。
【００７０】
即ち、例えば、ＡｌＮ（窒化アルミニウム）、ＡｌＩｎＮ（窒化インジウム  アルミニウム）、ＡｌＧａＮ（窒化ガリウム  アルミニウム）、ＡｌＩｎＧａＮ（窒化ガリウム  インジウム  アルミニウム）、ＡｌＢＮ（窒化ボロン  アルミニウム）、ＡｌＢＧａＮ（窒化ガリウム  ボロン  アルミニウム）、及びＡｌＢＩｎＧａＮ（窒化ガリウム  インジウム  ボロン  アルミニウム）から選択された材料からなる。
【００７１】
尚、上記においては、ＩＩＩ族窒化物系バッファ層７０を、単一層で形成される例を説明したが、多層構造にて形成されていてもよい。例えば、上記のＡｌxＭyＧａ1-x-yＮ層に対して、緩衝機能を高めるために、Ａｌを含まないか又はＡｌの割合が小さい窒化物系半導体（ＡｌaＭbＧａ1-a-bＮ）層を積層させてもよい。ここで、窒化物系半導体（ＡｌaＭbＧａ1-a-bＮ）層は以下の構造式を有する。即ち、化学式  ＡｌaＭbＧａ1-a-bＮ（ここで、前記Ｍは、Ｉｎ（インジウム）とＢ（ボロン）とから選択される少なくとも１種の元素、前記ａ及びｂは、０≦ａ＜１、０≦ｂ＜１、ａ＋ｂ≦１、ａ＜ｘを満足する数値）で示される材料に不純物を添加したものからなる。
【００７２】
即ち、例えば、ＧａＮ（窒化ガリウム）、ＡｌＩｎＮ（窒化インジウム  アルミニウム）、ＡｌＧａＮ（窒化ガリウム  アルミニウム）、ＡｌＩｎＧａＮ（窒化ガリウム  インジウム  アルミニウム）、ＡｌＢＮ（窒化ボロン  アルミニウム）、ＡｌＢＧａＮ（窒化ガリウム  ボロン  アルミニウム）、及びＡｌＢＩｎＧａＮ（窒化ガリウム  インジウム  ボロン  アルミニウム）から選択された材料からなる。ａの値としては、０≦ａ＜０．２、即ち０又は０よりも大きくかつ０．２よりも小さくすることが望ましい。
【００７３】
（製造方法）
（ａ）例えば、半導体基板（２ｇ）において、基板部材１１として、シリコンを用いる場合、酸化ハフニウム，酸化ジルコニウム，或いは酸化ハフニウムジルコニウムの材料からなるバッファ層６０をＭＯＣＶＤ法、ＭＢＥ法、或いはスパッタリング法などで形成し、所定の厚さの結晶性膜を形成する。スパッタリング法としては、例えば、マグネトロンスパッタリング法、反応性スパッタリング法を用いることができる。又、基板部材１１の上にハフニウム、ジルコニウムの金属を真空蒸着し、酸化することによっても形成することができる。
【００７４】
（ｂ）次に、上記所定の厚さに形成された結晶性膜からなるバッファ層６０上に、デバイス形成層として機能するＩＩＩ族窒化物系バッファ層７０をエピタキシャル成長させる。ＩＩＩ族窒化物系バッファ層７０の構造例は、上記の通りである。
【００７５】
（ｃ）次に、ＩＩＩ族窒化物系バッファ層７０上に、ＧａＮなどのデバイス形成層として機能するＩＩＩ族窒化物系半導体層３０をエピタキシャル成長させる。
【００７６】
酸化ハフニウムの格子定数は、ａ＝５．１７２Å，ｂ＝５．２９５Åであり、シリコンの結晶格子に近く、高品質な酸化ハフニウムからなるバッファ層３ｇが得られる。又、酸化ハフニウムの格子定数は、シリコンの格子定数よりもやや小さいが、ＩＩＩ族窒化物系半導体層３０の格子定数よりも大きい。
【００７７】
酸化ジルコニウムの格子定数は、ａ＝５．１５０Å，ｂ＝５．２０８Åであり、酸化ハフニウムの格子定数と同程度であり、シリコンの格子定数よりもやや小さいが、ＩＩＩ族窒化物系半導体層３０の格子定数よりも大きい。
【００７８】
酸化ハフニウムジルコニウムの格子定数は、ＨｆとＺｒに添加の割合に依存するが、酸化ハフニウムの格子定数に近く、シリコンの格子定数よりもやや小さいが、ＩＩＩ族窒化物系半導体層３０を構成する窒化物半導体よりも大きい。
【００７９】
酸化ハフニウム、酸化ジルコニウム、或いは酸化ハフニウムジルコニウムを含む結晶性膜をバッファ層６０として基板部材１１とＩＩＩ族窒化物系半導体層３０との間に介在させた方が、基板部材とＩＩＩ族窒化物系半導体層３０との格子不整合が小さくなる。その結果、高品質のＩＩＩ族窒化物系半導体層３０が得られる。
【００８０】
本発明の第１の実施の形態に係る半導体基板（２ｇ）の構成例４においては、所定の厚さの酸化ハフニウム，酸化ジルコニウム，或いは酸化ハフニウムジルコニウムからなるバッファ層６０を形成するが、これらの層は、ゲート絶縁膜層などに使用するアモルファスなどの非結晶性ではなく、結晶性が高いことが望ましく、できれば単結晶であることが更に望ましい。又、スパッタリング法を用いてバッファ層（３ｆ）を低温で形成することによって、ＩＩＩ族窒化物系半導体層３０を形成する時、熱応力歪みを抑制して、半導体基板全体の反りを緩和することもでき、大口径化ウェハの形成にも寄与することができる。
【００８１】
酸化ハフニウム，酸化ジルコニウム，或いは酸化ハフニウムジルコニウムからなる結晶性膜をバッファ層６０としてスパッタリング法など、ＧａＮ層などのＩＩＩ族窒化物系半導体層３０をエピタキシャル成長する温度（例えば、約６００℃〜１１００℃程度）よりも低い成長温度で形成した場合、ＧａＮ層などのＩＩＩ族窒化物系半導体層３０のエピタキシャル成長にて形成時の熱応力緩衝層として機能させることができる。
【００８２】
面方位としては、例えば、基板部材１１としてシリコンカーバイドやシリコンの（１１１）面を用いる場合、基板部材１１上のバッファ層６０を構成する酸化ハフニウム，酸化ジルコニウム，或いは酸化ハフニウムジルコニウムも（１１１）面を有する。尚、シリコン、酸化ハフニウム，酸化ジルコニウム，或いは酸化ハフニウムジルコニウムの面方位は（１１１）面に限られるものではない。
【００８３】
又、バッファ層６０にシリコンを添加する理由は、バッファ層６０と基板部材１１を形成するシリコンとの反応性を抑制するためである。この結果、シリコンからなる基板部材１１の厚み（縦）方向の平坦性を保持しつつ、基板部材１１とシリコン添加のバッファ層６０との格子定数整合性及び密着性を確保することもできる。よって、バッファ層６０に添加されたシリコンの含有率は、ＩＩＩ族窒化物系半導体層３０との界面側に比べて基板部材１１との界面側により多く含まれることが望ましい。
【００８４】
又、構成例４のバッファ層６０において、酸化ハフニウム層と酸化ジルコニウム層とを繰り返し複数回積層してもよい。尚、各層の厚みを変更してもよい。
【００８５】
本発明の第１の実施の形態に係る半導体基板によれば、ＩＩＩ族窒化物系半導体材料のエピタキシャル成長において、高品質化と安定化を実現することができる。
【００８６】
［第２の実施形態］
（ＩＩ−ＶＩ族系半導体基板構造）
（構成例１）
本発明の第２の実施形態に係る半導体基板（２ｈ，２ｉ）の構成例１は、第１の実施の形態の構成例１のＩＩＩ族窒化物系半導体層３０の代りにＩＩ―ＶＩ族化合物半導体層４０に置き換えたものであって、図５に示すように、基板部材１１と、基板部材１１上に形成された酸化ハフニウム、酸化ジルコニウムから選ばれる層から形成されるバッファ層（３ｈ，３ｉ）と、バッファ層（３ｈ，３ｉ）上に配置されるＩＩ―ＶＩ族化合物半導体層４０とを備える。
【００８７】
図５（ａ）で示す半導体基板（２ｈ）の構成例では、基板部材１１と、基板部材１１上に形成された酸化ハフニウム層２１と、酸化ハフニウム層２１上に配置されるＩＩ―ＶＩ族化合物半導体層４０とを備える。
【００８８】
図５（ｂ）で示す半導体基板（２ｉ）の構成例では、基板部材１１と、基板部材１１上に形成された酸化ジルコニウム層２２と、酸化ジルコニウム層２２上に配置され、デバイス形成層として機能するＩＩ―ＶＩ族化合物半導体層４０とを備える。
【００８９】
基板部材１１は、シリコン、サファイア（α―Ａｌ2Ｏ3）、シリコンカーバイド（ＳｉＣ）の内、いずれかで形成されるが、これらに限定されるものではなく、ＧａＡｓ，ＧａＰなどのＩＩＩ−Ｖ族化合物、ＭｇＯ、ＺｎＯ、ＬｉＧａＯ2、ＡｌＮ、ＩｎＮ、３Ｃ−ＳｉＣなどを適用することもできる。
【００９０】
バッファ層（３ｈ，３ｉ）を構成する酸化ハフニウム層２１或いは酸化ジルコニウム層２２には、シリコン、アルミニウム、イットリウムのいずれかからなる材料が添加されていてもよい。
【００９１】
（製造方法）
（ａ）例えば、基板部材１１としてシリコンを用いる場合、基板部材１１上に酸化ハフニウム、酸化ジルコニウムなどの材料からなるバッファ層（３ｈ，３ｉ）をＭＯＣＶＤ法、ＭＢＥ法、或いはスパッタリング法などで形成し、基板部材１１上に所定の厚さの酸化ハフニウム、或いは酸化ジルコニウムの結晶性膜を形成する。スパッタリング法としては、例えば、マグネトロンスパッタリング法、反応性スパッタリング法を用いることができる。又、基板部材１１の上にハフニウム或いはジルコニウムの金属を真空蒸着し、酸化することによっても形成することができる。
【００９２】
（ｂ）次に、上記所定の厚さに形成された酸化ハフニウム、或いは酸化ジルコニウムの結晶性膜からなるバッファ層（３ｈ，３ｉ）上に、ＺｎＯなどデバイス形成層として機能するのＩＩ―ＶＩ族化合物半導体層４０をエピタキシャル成長させる。
【００９３】
シリコンの格子定数は、５．４３１Åであり、シリコンを基板部材１１として使用した時、（１１１）面にＩＩ―ＶＩ族化合物半導体層４０が形成されると、シリコンの格子間隔は、√２／２倍となる。
【００９４】
酸化ハフニウムの格子定数は、ａ＝５．１７２Å，ｂ＝５．２９５Åであり、シリコンの結晶格子に近く、高品質な酸化ハフニウムからなるバッファ層３ｈが得られる。又、酸化ハフニウムの格子定数は、シリコンの格子定数よりもやや小さいが、ＺｎＯ（格子定数ａ＝ｂ＝３．２５０Å，ｃ＝５．２０７Å）などのＩＩ―ＶＩ族化合物半導体層４０の格子定数よりも大きい。
【００９５】
酸化ハフニウムの結晶性膜をバッファ層（３ｈ）として基板部材１１とＩＩ―ＶＩ族化合物半導体層４０ととの間に介在させた方が、基板部材とＩＩ―ＶＩ族化合物半導体層４０との格子不整合が小さくなる。その結果、高品質のＩＩ―ＶＩ族化合物半導体層４０が得られる。
【００９６】
ハフニウムとジルコニウムは、比較的材料物性は似ているため、酸化ハフニウムの代わりに酸化ジルコニウムのバッファ層（３ｉ）を用いても、酸化ハフニウムのバッファ層（３ｈ）と同様の効果が得られる。
【００９７】
本発明の第２の実施の形態に係る半導体基板の構成例１においては、所定の厚さの酸化ハフニウム層２１、或いは酸化ジルコニウム層２２をバッファ層（３ｈ，３ｉ）として形成するが、これらの層は、ゲート絶縁膜層などに使用するアモルファスなどの非結晶性ではなく、結晶性が高いことが望ましく、できれば単結晶であることが更に望ましい。
【００９８】
又、スパッタリング法を用いてバッファ層（３ｈ，３ｉ）を低温で形成することによって、ＩＩ―ＶＩ族化合物半導体層４０を形成する時、熱応力歪みを抑制して、半導体基板（２ｈ，２ｉ）全体の反りを緩和することもでき、大口径化ウェハの形成にも寄与することができる。更に、ＩＩ―ＶＩ族化合物半導体層４０を厚く形成することもできる。
【００９９】
酸化ジルコニウム層２２をバッファ層として挿入することによって、半導体基板（２ｈ，２ｉ）における一方の主面１ａと他方の主面１ｂ間をより高抵抗性を保持しつつ形成することができ、半導体基板（２ｈ，２ｉ）又は半導体基板（２ｈ，２ｉ）上にトランジスタを構成した場合、厚み（縦）方向の高耐圧化，高周波性能を得ることができる。
【０１００】
即ち、酸化ハフニウム層２１からなるバッファ層をスパッタリング法など、ＩＩ―ＶＩ族化合物半導体層４０をエピタキシャル成長する温度（例えば、約４００℃〜８００℃程度）よりも低い成長温度で形成した場合、ＩＩ―ＶＩ族化合物半導体層４０をエピタキシャル成長にて形成時の熱応力緩衝層として機能させることができる。
【０１０１】
面方位としては、例えば、基板部材１１としてシリコンカーバイドやシリコンの（１１１）面を用いる場合、基板部材１１上の酸化ハフニウム層２１を構成する酸化ハフニウムも（１１１）面を有する。酸化ジルコニウム層２２を構成する酸化ジルコニウムも同様である。尚、シリコン、酸化ハフニウム、酸化ジルコニウムの面方位は（１１１）面に限られるものではない。
【０１０２】
又、バッファ層（３ｈ，３ｉ）にシリコンを添加する理由は、バッファ層（３ｈ，３ｉ）を形成する酸化ハフニウム層２１、或いは酸化ジルコニウム層２２と基板部材１１を形成するシリコンとの反応性を抑制するためである。この結果、シリコンからなる基板部材１１と酸化ハフニウム層２１或いは酸化ジルコニウム層２２との界面における平坦性を向上することができる。更に、基板部材１１とシリコン添加のバッファ層（３ｈ，３ｉ）を形成する酸化ハフニウム層２１、或いは酸化ジルコニウム層２２との格子定数整合性及び密着性を確保することもできる。シリコンを酸化ハフニウム層２１、或いは酸化ジルコニウム層２２に添加することによって、シリコンからなる基板部材１１と、酸化ハフニウム層２１、或いは酸化ジルコニウム層２２との間の格子定数不整合が緩和される方向に働くからである。よって、バッファ層（３ｈ，３ｉ）に添加されたシリコンの含有率については、ＩＩ―ＶＩ族化合物半導体層４０との界面側に比べて基板部材１１との界面側により多く含まれていることが望ましい。
【０１０３】
（構成例２）
本発明の第２の実施形態に係る半導体基板（２ｊ，２ｋ，２ｌ）の別の構成例２は、図６に示すように、基板部材１１と、基板部材１１上に形成された酸化ハフニウム及び酸化ジルコニウムから形成される２層構造若しくは３層構造のバッファ層（３ｊ，３ｋ，３ｌ）と、バッファ層（３ｊ，３ｋ，３ｌ）上に配置され、デバイス形成層として機能するＩＩ―ＶＩ族化合物半導体層４０とを備える。
【０１０４】
図６（ａ）の半導体基板（２ｊ）の構成例では、基板部材１１と、基板部材１１上に形成された酸化ハフニウム層２１と、酸化ハフニウム層２１上に配置される酸化ジルコニウム層２２と、酸化ジルコニウム層２２上に配置されるＩＩ―ＶＩ族化合物半導体層４０とを備える。バッファ層（３ｊ）は、酸化ハフニウム層２１と酸化ジルコニウム層２２とからなる。
【０１０５】
図６（ｂ）の半導体基板（２ｋ）の構成例では、基板部材１１と、基板部材１１上に形成された酸化ジルコニウム層２２と、酸化ジルコニウム層２２上に配置される酸化ハフニウム層２１と、酸化ハフニウム層２１上に配置されるＩＩ―ＶＩ族化合物半導体層４０とを備える。バッファ層（３ｋ）は、酸化ジルコニウム層２２と酸化ハフニウム層２１とからなる。
【０１０６】
図６（ｃ）の半導体基板２ｌの構成例では、基板部材１１と、基板部材１１上に形成された酸化ハフニウム層２１と、酸化ハフニウム層２１上に配置された酸化ジルコニウム層２２と、酸化ジルコニウム層２２上に配置された酸化ハフニウム層２１と、酸化ジルコニウム層２２上の酸化ハフニウム層２１上に配置されたＩＩ―ＶＩ族化合物半導体層４０とを備える。バッファ層（３ｌ）は、酸化ハフニウム層２１、酸化ジルコニウム層２２、及び酸化ジルコニウム層２２上に配置された酸化ハフニウム層２１とからなる。
【０１０７】
基板部材１１は、シリコン、サファイア（α―Ａｌ2Ｏ3）、シリコンカーバイド（ＳｉＣ）の内、いずれかで形成されるが、これらに限定されるものではなく、ＧａＡｓ，ＧａＰなどのＩＩＩ−Ｖ族化合物、ＭｇＯ、ＺｎＯ、ＬｉＧａＯ2、ＡｌＮ、ＩｎＮ、３Ｃ−ＳｉＣなどを適用することもできる。
【０１０８】
バッファ層（３ｊ，３ｋ，３ｌ）を構成する酸化ハフニウム層２１及び酸化ジルコニウム層２２の内、いずれか１層、２層若しくは各層には、シリコン、アルミニウム、イットリウムのいずれかからなる材料が添加されていてもよい。
【０１０９】
（製造方法）
（ａ）例えば、半導体基板（２ｊ）において、基板部材１１として、シリコンを用いる場合、酸化ハフニウム、酸化ジルコニウムなどの材料からなるバッファ層（３ｊ）をＭＯＣＶＤ法、ＭＢＥ法、或いはスパッタリング法などで形成し、所定の厚さの酸化ハフニウム、或いは酸化ジルコニウムの結晶性膜を形成する。スパッタリング法としては、例えば、マグネトロンスパッタリング法、反応性スパッタリング法を用いることができる。又、基板部材１１の上にハフニウム或いはジルコニウムの金属を真空蒸着し、酸化することによっても形成することができる。
【０１１０】
（ｂ）次に、上記所定の厚さに形成された酸化ハフニウム層２１、或いは酸化ジルコニウム層２２の結晶性膜上に、それぞれ酸化ジルコニウム層２２、或いは酸化ハフニウム層２１をＭＯＣＶＤ法、ＭＢＥ法、或いは上記と同様にスパッタリング法などで形成し、所定の厚さの酸化ハフニウム層２１及び酸化ジルコニウム層２２からなる２層構造のバッファ層の結晶性膜を形成する。尚、図６（ｂ）のように、酸化ハフニウム層２１と酸化ジルコニウム層２２を入れ替えてもよい。或いは図６（ｃ）に示すように、酸化ハフニウム層２１と酸化ジルコニウム層２２と酸化ハフニウム層２１を順次積層化形成してもよい。
【０１１１】
（ｃ）次に、上記所定の厚さに形成された酸化ハフニウム層２１及び酸化ジルコニウム層２２からなるバッファ層（３ｊ，３ｋ，３ｌ）の結晶性膜上に、ＺｎＯなどのデバイス形成層として機能するＩＩ―ＶＩ族化合物半導体層４０をエピタキシャル成長させる。
【０１１２】
酸化ジルコニウムの格子定数は、ａ＝５．１５０Å，ｂ＝５．２０８Åであり、酸化ハフニウムの格子定数と同程度であり、シリコンの結晶格子に近い。又、酸化ハフニウムの格子定数は、シリコンの格子定数よりもやや小さいが、ＺｎＯ（格子定数ａ＝ｂ＝３．２５０Å，ｃ＝５．２０７Å）などのＩＩ―ＶＩ族化合物半導体層４０の格子定数よりも大きい。高品質な酸化ジルコニウム、酸化ハフニウムを含むバッファ層（３ｊ，３ｋ，３ｌ）が得られる。酸化ジルコニウム、酸化ハフニウムの結晶性膜をバッファ層（３ｊ，３ｋ，３ｌ）として基板部材１１とＩＩ―ＶＩ族化合物半導体層４０との間に介在させた方が、基板部材とＩＩ―ＶＩ族化合物半導体層４０との格子不整合が小さくなる。その結果、高品質のＩＩ―ＶＩ族化合物半導体層４０が得られる。
【０１１３】
ハフニウムとジルコニウムは、比較的材料物性は似ているため、酸化ジルコニウムを用いても、酸化ハフニウムと同様の効果が得られるため、図６（ａ）、図６（ｂ）或いは図６（ｃ）に示すように、酸化ハフニウム層２１と酸化ジルコニウム層２２を積層化形成したバッファ層（３ｊ，３ｋ，３ｌ）においても、単一層の場合（構成例１）と同様の効果を得ることができる。
【０１１４】
本発明の第２の実施の形態に係る半導体基板の構成例２においては、所定の厚さの酸化ハフニウム層２１及び酸化ジルコニウム層２２を２層構造若しくは３層構造のバッファ層（３ｊ，３ｋ，３ｌ）として形成するが、これらの層は、ゲート絶縁膜層などに使用するアモルファスなどの非結晶性ではなく、結晶性が高いことが望ましく、できれば単結晶であることが更に望ましい。
【０１１５】
又、スパッタリング法を用いてバッファ層（３ｈ，３ｉ）を低温で形成することによって、ＩＩ―ＶＩ族化合物半導体層４０を形成する時、熱応力歪みを抑制して、半導体基板全体の反りを緩和することもでき、大口径化ウェハの形成にも寄与することができる。
【０１１６】
バッファ層（３ｊ，３ｋ，３ｌ）の一部をアモルファスなどの非結晶性としてもよい。例えば、酸化ジルコニウム層２２又は酸化ハフニウム層２１をバッファ層の一部として挿入すれば、半導体基板（２ｊ，２ｋ，２ｌ）の厚み（縦）方向の高抵抗性を保持しつつ形成することができ、半導体基板（２ｊ，２ｋ，２ｌ）にトランジスタを構成した場合、高周波・縦方向に高耐圧性能を得ることができる。
【０１１７】
即ち、酸化ハフニウム層２１或いは酸化ジルコニウム層２２をスパッタリング法など、ＩＩ―ＶＩ族化合物半導体層４０をエピタキシャル成長する温度（例えば、約４００℃〜８００℃程度）よりも低い成長温度で形成した場合、ＩＩ―ＶＩ族化合物半導体層４０をエピタキシャル成長にて形成時の熱応力緩衝層として機能させることができる。
【０１１８】
面方位としては、例えば、基板部材１１としてシリコンカーバイドやシリコンの（１１１）面を用いる場合、基板部材１１上の酸化ハフニウム層２１も（１１１）面を有する。酸化ジルコニウム層２２も同様である。尚、シリコン、酸化ジルコニウム或いは酸化ハフニウムの面方位は（１１１）面に限られるものではない。
【０１１９】
又、バッファ層（３ｊ，３ｋ，３ｌ）にシリコンを添加する理由は、バッファ層（３ｊ，３ｋ，３ｌ）と基板部材１１を形成するシリコンとの反応性を抑制するためである。  この結果、シリコンからなる基板部材１１の厚み（縦）方向の平坦性を保持しつつ、基板部材１１とシリコン添加のバッファ層を形成する酸化ハフニウム層２１、及び酸化ジルコニウム層２２との格子定数整合性及び密着性を確保することもできる。よって、バッファ層（３ｊ，３ｋ，３ｌ）に添加されたシリコンの含有率は、ＩＩ―ＶＩ族化合物半導体層４０との界面側に比べて基板部材１１との界面側により多く含まれていることが望ましい。
【０１２０】
又、構成例２においては２層構造若しくは３層構造のバッファ層（３ｊ，３ｋ，３ｌ）としているが、酸化ハフニウム層２１と酸化ジルコニウム層２２とを繰り返し複数回積層してもよい。尚、各層の厚みを変更してもよい。
【０１２１】
（構成例３）
本発明の第２の実施形態に係る半導体基板（２ｍ）の更に別の構成例３は、図７に示すように、半導体基板（２ｍ）において、基板部材１１と、基板部材１１上に形成されたＨｆＺｒＯ層５０と、ＨｆＺｒＯ層５０上に配置され、デバイス形成層として機能するＩＩ―ＶＩ族化合物半導体層４０とを備える。
【０１２２】
基板部材１１は、シリコン、サファイア（α―Ａｌ2Ｏ3）、シリコンカーバイド（ＳｉＣ）の内、いずれかで形成されるが、これらに限定されるものではなく、ＧａＡｓ，ＧａＰなどのＩＩＩ−Ｖ族化合物、ＭｇＯ、ＺｎＯ、ＬｉＧａＯ2、ＡｌＮ、ＩｎＮ、３Ｃ−ＳｉＣなどを適用することもできる。
【０１２３】
バッファ層（３ｍ）を構成するＨｆＺｒＯ層５０には、シリコン、アルミニウム、イットリウムのいずれかからなる材料が添加されていてもよい。
【０１２４】
（製造方法）
（ａ）例えば、半導体基板（２ｍ）において、基板部材１１として、シリコンを用いる場合、ジルコニウム添加の酸化ハフニウム、若しくはハフニウム添加の酸化ジルコニウムからなるバッファ層（３ｍ）をＭＯＣＶＤ法、ＭＢＥ法、或いはスパッタリング法などで形成し、所定の厚さのＨｆＺｒＯ層５０の結晶性膜を形成する。スパッタリング法としては、例えば、マグネトロンスパッタリング法、反応性スパッタリング法を用いることができる。又、基板部材１１の上にハフニウム及び／或いはジルコニウムの金属を真空蒸着し、酸化することによっても形成することができる。
【０１２５】
（ｂ）次に、上記所定の厚さに形成されたＨｆＺｒＯ層５０の結晶性膜からなるバッファ層（３ｍ）上に、ＺｎＯなどのデバイス形成層として機能するＩＩ―ＶＩ族化合物半導体層４０をエピタキシャル成長させる。
【０１２６】
ＨｆＺｒＯ層５０の格子定数は、ＨｆとＺｒに添加の割合に依存するが、酸化ハフニウムの格子定数に近く、シリコンの格子定数よりもやや小さいが、ＩＩ―ＶＩ族化合物半導体層４０を構成するＩＩ―ＶＩ族化合物半導体よりも大きい。
【０１２７】
ＨｆＺｒＯ層５０の結晶性膜をバッファ層（３ｍ）として基板部材１１とＩＩ―ＶＩ族化合物半導体層４０との間に介在させた方が、基板部材とＩＩ―ＶＩ族化合物半導体層４０との格子不整合が小さくなる。その結果、高品質のＩＩ―ＶＩ族化合物半導体層４０が得られる。
【０１２８】
本発明の第２の実施の形態に係る半導体基板の構成例３においては、所定の厚さのＨｆＺｒＯ層５０をバッファ層(３ｍ)として形成するが、この層は、ゲート絶縁膜層などに使用するアモルファスなどの非結晶性ではなく、結晶性が高いことが望ましく、できれば単結晶であることが更に望ましい。又、スパッタリング法を用いてバッファ層（３ｍ）を低温で形成することによって、ＩＩ―ＶＩ族化合物半導体層４０を形成する時、熱応力歪みを抑制して、半導体基板全体の反りを緩和することもでき、大口径化ウェハの形成にも寄与することができる。
【０１２９】
ＨｆＺｒＯ層５０を結晶性のバッファ層（３ｍ）として挿入することによって、シリコンからなる基板部材１１をより高抵抗性を保持しつつ形成することができ、トランジスタを構成した場合、高周波性能を得ることができる。
【０１３０】
ＨｆＺｒＯ層５０からなるバッファ層（３ｍ）をスパッタリング法など、ＩＩ―ＶＩ族化合物半導体層４０をエピタキシャル成長する温度（例えば、約４００℃〜８００℃程度）よりも低い成長温度で形成した場合、ＩＩ―ＶＩ族化合物半導体層４０をエピタキシャル成長にて形成時の熱応力緩衝層として機能させることができる。
【０１３１】
面方位としては、例えば、基板部材１１としてシリコンカーバイドやシリコンの（１１１）面を用いる場合、基板部材１１上のバッファ層（３ｍ）を構成するＨｆＺｒＯ層５０も（１１１）面を有する。尚、シリコン、ＨｆＺｒＯ層５０の面方位は（１１１）面に限られるものではない。
【０１３２】
又、バッファ層（３ｍ）にシリコンを添加する理由は、バッファ層（３ｍ）を形成するＨｆＺｒＯ層５０と基板部材１１を形成するシリコンとの反応性を抑制するためである。この結果、シリコンからなる基板部材１１の厚み（縦）方向の平坦性を保持しつつ、基板部材１１とシリコン添加のバッファ層（３ｍ）を形成するＨｆＺｒＯ層５０との格子定数整合性及び密着性を確保することもできる。よって、バッファ層（３ｍ）に添加されたシリコンの含有率は、ＩＩ―ＶＩ族化合物半導体層４０との界面側に比べて基板部材１１との界面側により多く含まれていることが望ましい。
【０１３３】
又、構成例２の酸化ハフニウム層２１或いは酸化ジルコニウム層２２のいずれかをＨｆＺｒＯ層５０に置き換えてもよい。
【０１３４】
（構成例４）
本発明の第２の実施形態に係る半導体基板（２ｎ）の別の構成例４は、図８に示すように、半導体基板（２ｎ）において、基板部材１１と、基板部材１１上に形成された酸化ハフニウム，酸化ジルコニウム，或いは酸化ハフニウムジルコニウムからなるバッファ層６０と、バッファ層６０上に配置される周知のＩＩ―ＶＩ族化合物半導体バッファ層８０と、ＩＩ―ＶＩ族化合物半導体バッファ層８０上に配置され、デバイス形成層として機能するＩＩ―ＶＩ族化合物半導体層４０とを備える。バッファ層（３ｎ）は、バッファ層６０とＩＩ―ＶＩ族化合物半導体バッファ層８０から構成される。
【０１３５】
基板部材１１は、シリコン、サファイア（α―Ａｌ2Ｏ3）、シリコンカーバイド（ＳｉＣ）の内、いずれかで形成されるが、これらに限定されるものではなく、ＧａＡｓ，ＧａＰなどのＩＩＩ−Ｖ族化合物、ＭｇＯ、ＺｎＯ、ＬｉＧａＯ2、ＡｌＮ、ＩｎＮ、３Ｃ−ＳｉＣなどを適用することもできる。
【０１３６】
バッファ層３ｎを構成する酸化ハフニウム，酸化ジルコニウム，或いは酸化ハフニウムジルコニウムからなるバッファ層６０、及び周知のＩＩ―ＶＩ族化合物半導体バッファ層８０には、シリコン、アルミニウム、イットリウムのいずれかからなる材料が添加されていてもよい。周知のＩＩ―ＶＩ族化合物半導体バッファ層８０は、例えば、ＺｎＭｇＯ層などを用いる。
【０１３７】
（製造方法）
（ａ）例えば、半導体基板（２ｎ）において、基板部材１１として、シリコンを用いる場合、酸化ハフニウム，酸化ジルコニウム，或いは酸化ハフニウムジルコニウムの材料からなるバッファ層６０をＭＯＣＶＤ法、ＭＢＥ法、或いはスパッタリング法などで形成し、所定の厚さの酸化ハフニウムの結晶性膜を形成する。スパッタリング法としては、例えば、マグネトロンスパッタリング法、反応性スパッタリング法を用いることができる。又、基板部材１１の上にハフニウム、ジルコニウムの金属を真空蒸着し、酸化することによっても形成することができる。
【０１３８】
（ｂ）次に、上記所定の厚さに形成された結晶性膜からなるバッファ層６０上に、デバイス形成層として機能するＩＩ―ＶＩ族化合物半導体バッファ層８０をエピタキシャル成長させる。
【０１３９】
（ｃ）次に、ＩＩ―ＶＩ族化合物半導体バッファ層８０上に、ＺｎＯなどのＩＩ―ＶＩ族化合物半導体層４０をエピタキシャル成長させる。
【０１４０】
酸化ハフニウムの格子定数は、ａ＝５．１７２Å，ｂ＝５．２９５Åであり、シリコンの結晶格子に近く、高品質な酸化ハフニウムからなるバッファ層３ｎが得られる。又、酸化ハフニウムの格子定数は、シリコンの格子定数よりもやや小さいが、ＩＩ―ＶＩ族化合物半導体層４０の格子定数よりも大きい。
【０１４１】
酸化ジルコニウムの格子定数は、ａ＝５．１５０Å，ｂ＝５．２０８Åであり、酸化ハフニウムの格子定数と同程度であり、シリコンの格子定数よりもやや小さいが、ＩＩ―ＶＩ族化合物半導体層４０の格子定数よりも大きい。
【０１４２】
酸化ハフニウムジルコニウムの格子定数は、ＨｆとＺｒに添加の割合に依存するが、酸化ハフニウムの格子定数に近く、シリコンの格子定数よりもやや小さいが、ＩＩ―ＶＩ族化合物半導体層４０を構成する窒化物半導体よりも大きい。
【０１４３】
酸化ハフニウム、酸化ジルコニウム、或いは酸化ハフニウムジルコニウムを含む結晶性膜をバッファ層６０として基板部材１１とＩＩＩ族窒化物系半導体層３０との間に介在させた方が、基板部材とＩＩ―ＶＩ族化合物半導体層４０との格子不整合が小さくなる。その結果、高品質のＩＩ―ＶＩ族化合物半導体層４０が得られる。
【０１４４】
本発明の第２の実施の形態に係る半導体基板（２ｎ）の構成例４においては、所定の厚さの酸化ハフニウム，酸化ジルコニウム，或いは酸化ハフニウムジルコニウムからなるバッファ層６０を形成するが、これらの層は、ゲート絶縁膜層などに使用するアモルファスなどの非結晶性ではなく、結晶性が高いことが望ましく、できれば単結晶であることが更に望ましい。又、スパッタリング法を用いてバッファ層（３ｎ）を低温で形成することによって、ＩＩ―ＶＩ族化合物半導体層４０を形成する時、熱応力歪みを抑制して、半導体基板全体の反りを緩和することもでき、大口径化ウェハの形成にも寄与することができる。
【０１４５】
酸化ハフニウム，酸化ジルコニウム，或いは酸化ハフニウムジルコニウムからなるバッファ層６０をスパッタリング法など、ＺｎＯ層などのＩＩ―ＶＩ族化合物半導体層４０をエピタキシャル成長する温度（例えば、約４００℃〜８００℃程度）よりも低い成長温度で形成した場合、ＺｎＯなどのＩＩ―ＶＩ族化合物半導体層４０をエピタキシャル成長にて形成時の熱応力緩衝層として機能させることができる。
【０１４６】
面方位としては、例えば、基板部材１１としてシリコンカーバイドやシリコンの（１１１）面を用いる場合、基板部材１１上のバッファ層６０を構成する酸化ハフニウム，酸化ジルコニウム，或いは酸化ハフニウムジルコニウムも（１１１）面を有する。尚、シリコン、酸化ハフニウム，酸化ジルコニウム，或いは酸化ハフニウムジルコニウムの面方位は（１１１）面に限られるものではない。
【０１４７】
又、バッファ層６０にシリコンを添加する理由は、バッファ層６０と基板部材１１を形成するシリコンとの反応性を抑制するためである。この結果、シリコンからなる基板部材１１の厚み（縦）方向の平坦性を保持しつつ、基板部材１１とシリコン添加のバッファ層６０との格子定数整合性及び密着性を確保することもできる。よって、バッファ層６０に添加されたシリコンの含有率は、ＩＩ―ＶＩ族化合物半導体層４０との界面側に比べて基板部材１１との界面側により多く含まれていることが望ましい。
【０１４８】
又、構成例４のバッファ層６０において、酸化ハフニウム層と酸化ジルコニウム層とを繰り返し複数回積層してもよい。尚、各層の厚みを変更してもよい。
【０１４９】
本発明の第２の実施の形態に係る半導体基板によれば、ＩＩ―ＶＩ族化合物半導体材料のエピタキシャル成長において、高品質化と安定化を実現することができる。
【０１５０】
［第３の実施形態］
（ＩＩＩ族窒化物系半導体基板構造を備える半導体装置）
本発明の第３の実施形態に係る半導体装置の構成は、第１の実施の形態におけるいずれかの構成例の半導体基板（２ａ〜２ｇ）上に配置され，ＩＩＩ族窒化物系半導体層３０とヘテロ接合を形成し，ＩＩＩ族窒化物系半導体層３０よりもバンドギャップの広いＩＩＩ族窒化物系半導体バリア層３４と、ＩＩＩ族窒化物系半導体バリア層３４上に配置され，ＩＩＩ族窒化物系半導体バリア層３４とオーミック接触するソース電極３５及びドレイン電極３６と、ソース電極３５及びドレイン電極３６間のＩＩＩ族窒化物系半導体バリア層３４上に配置されるゲート電極３７を備える。
【０１５１】
即ち、ＩＩＩ族窒化物系半導体層３０とＩＩＩ族窒化物系半導体バリア層３４とでデバイス形成層を形成している。
【０１５２】
図９の構成例では、基板部材１１と、基板部材１１上に形成され，例えば、酸化ハフニウム層からなるバッファ層６０と、バッファ層６０上に配置され，例えば、ＧａＮ系バッファ層からなるＩＩＩ族窒化物系バッファ層７０と、ＩＩＩ族窒化物系バッファ層７０上に配置され，例えば、ＧａＮ層からなるＩＩＩ族窒化物系半導体層３０と、ＩＩＩ族窒化物系半導体層３０とヘテロ接合を形成し，ＧａＮ層よりもバンドギャップの広いＡｌＧａＮバリア層３４と、ＡｌＧａＮバリア層３４上に配置され、ＡｌＧａＮバリア層３４とオーミック接触するソース電極３５及びドレイン電極３６と、ソース電極３５及びドレイン電極３６間のＡｌＧａＮバリア層３４上に配置されるゲート電極３７を備える。
【０１５３】
ゲート電極３７は、ＡｌＧａＮバリア層３４とショットキーコンタクトを形成する。ゲート電極３７直下のＡｌＧａＮバリア層３４には、ショットキーバリアが形成される。ＧａＮ層からなるＩＩＩ族窒化物系半導体層３０は電子走行層として機能し、ＡｌＧａＮバリア層３４は電子供給層として機能し、ＡｌＧａＮバリア層３４とＩＩＩ族窒化物系半導体層３０との界面近傍に形成される２次元ガス（２ＤＥＧ）におけるキャリアの導通状態を、ゲート電極３７に印加するゲート電圧によって、ショットキーバリアを制御することによって、半導体装置を制御している。
【０１５４】
尚、ゲート電極３７は、ＡｌＧａＮバリア層３４上に絶縁膜を介して配置することによって、ＡｌＧａＮバリア層３４との間にＭＩＳ構造を形成してもよい。この場合には、ショットキーゲートの代りに、ＭＩＳゲートによるソース／ドレイン間導通キャリアの制御が行われる。
【０１５５】
図９の構造において、基板部材１１と、基板部材１１上に配置され，酸化ハフニウム層によって構成されるバッファ層６０と、バッファ層６０上に配置され，ＧａＮ系バッファ層によって構成されるＩＩＩ族窒化物系バッファ層７０と、ＩＩＩ族窒化物系バッファ層７０上に配置され，ＧａＮ層によって構成されるＩＩＩ族窒化物系半導体層３０からなる構成が、本発明の第１の実施の形態に係る半導体基板に相当している。具体的には、図４に示すように、バッファ層（３ｇ）を有する本発明の第１の実施形態に係る半導体基板（２ｇ）の構成例４に対応している。
【０１５６】
本発明の第３の実施の形態に係る半導体装置に適用される半導体基板の構造は、上記構成例４に限定されるものではなく、本発明の第１の実施の形態において開示された図１乃至図４に示される構成例１乃至構成例４をすべて適用可能である。
【０１５７】
例えば、図１（ａ）に示す構成例１のように、基板部材１１／酸化ハフニウム層２１／ＩＩＩ族窒化物系半導体層３０からなる半導体基板を備えていてもよい。
【０１５８】
或いは、図１（ｂ）に示す構成例１のように、基板部材１１／酸化ジルコニウム層２２／ＩＩＩ族窒化物系半導体層３０からなる半導体基板を備えていてもよい。
【０１５９】
或いは、図２（ａ）に示す構成例２のように、基板部材１１／酸化ハフニウム層２１／酸化ジルコニウム層２２／ＩＩＩ族窒化物系半導体層３０からなる半導体基板を備えていてもよい。
【０１６０】
或いは、図２（ｂ）に示す構成例２のように、基板部材１１／酸化ジルコニウム層２２／酸化ハフニウム層２１／ＩＩＩ族窒化物系半導体層３０からなる半導体基板構造を備えていてもよい。
【０１６１】
或いは、図２（ｃ）に示す構成例２のように、基板部材１１／酸化ハフニウム層２１／酸化ジルコニウム層２２／酸化ハフニウム層２１／ＩＩＩ族窒化物系半導体層３０からなる半導体基板を備えていてもよい。
【０１６２】
或いは、図３に示す構成例３のように、基板部材１１／ＨｆＺｒＯ層５０／ＩＩＩ族窒化物系半導体層３０からなる半導体基板を備えていてもよい。
【０１６３】
或いは、図４に示す構成例４のように、基板部材１１／バッファ層６０／ＩＩＩ族窒化物系バッファ層７０／ＩＩＩ族窒化物系半導体層３０からなる半導体基板を備えていてもよい。
【０１６４】
基板部材１１は、シリコン、サファイア（α―Ａｌ2Ｏ3）、シリコンカーバイド（ＳｉＣ）の内、いずれかで形成されるが、これらに限定されるものではなく、ＧａＡｓ，ＧａＰなどのＩＩＩ−Ｖ族化合物、ＭｇＯ、ＺｎＯ、ＬｉＧａＯ2、ＡｌＮ、ＩｎＮ、３Ｃ−ＳｉＣなどを適用することもできる。
【０１６５】
バッファ層６０を構成する酸化ハフニウム層２１或いは酸化ジルコニウム層２２の内、いずれか１層、若しくは２層には、シリコン、アルミニウム、イットリウムのいずれかからなる材料が添加されていてもよい。
【０１６６】
本発明の第３の実施の形態に係る半導体装置によれば、所定の厚さの酸化ハフニウム層２１をバッファ層６０として形成するが、この層は、ゲート絶縁膜層などに使用するアモルファスなどの非結晶性ではなく、結晶性が高いことが望ましく、できれば単結晶であることが更に望ましい。又、スパッタリング法を用いてバッファ層６０を低温で形成することによって、ＩＩＩ族窒化物系半導体層３０を形成する時、熱応力歪みを抑制して、半導体基板全体の反りを緩和することもでき、大口径化ウェハによる半導体装置の形成にも寄与することができる。
【０１６７】
本発明の第３の実施の形態に係る半導体装置においては、半導体基板（２ａ〜２ｇ）を構成するバッファ層（３ａ〜３ｇ）の一部をアモルファスなどの非結晶としてもよい。
【０１６８】
本発明の第３の実施の形態に係る半導体装置によれば、結晶性の酸化ハフニウム層２１又は結晶性の酸化ジルコニウム層２２をバッファ層の一部として挿入すれば、半導体基板（２ａ〜２ｇ）の厚み（縦）方向の高抵抗性を保持しつつ形成することができ、高周波・縦方向に高耐圧性能を得ることができる。
【０１６９】
本発明の第３の実施の形態に係る半導体装置によれば、ＩＩＩ族窒化物系半導体材料のエピタキシャル成長において高品質化と安定化を実現する半導体基板を適用することによって、高周波特性に優れた半導体装置を提供することができる。
【０１７０】
［第４の実施形態］
（ＩＩ−ＶＩ族化合物半導体基板構造を備える半導体装置）
本発明の第４の実施形態に係る半導体装置の構成は、第２の実施の形態におけるいずれかの構成例の半導体基板（２ｈ〜２ｎ）上に配置され，ＩＩ―ＶＩ族化合物半導体層４０とヘテロ接合を形成し，ＩＩ―ＶＩ族化合物半導体層４０よりもバンドギャップの広いＩＩ―ＶＩ族化合物半導体バリア層４４と、ＩＩ―ＶＩ族化合物半導体バリア層４４上に配置され，ＩＩ―ＶＩ族化合物半導体バリア層４４とオーミック接触するソース電極４５及びドレイン電極４６と、ソース電極４５及びドレイン電極４６間のＩＩ―ＶＩ族化合物半導体バリア層４４上に配置されるゲート電極４７を備える。
【０１７１】
即ち、ＩＩ―ＶＩ族化合物半導体層４０とＩＩ―ＶＩ族化合物半導体バリア層４４とでデバイス形成層を形成している。
【０１７２】
図１０の構成例では、基板部材１１と、基板部材１１上に形成され，例えば酸化ハフニウム層からなるバッファ層６０と、バッファ層６０上に配置され，例えば、ＺｎＯ系バッファ層からなるＩＩ―ＶＩ族化合物半導体バッファ層８０と、ＩＩ―ＶＩ族化合物半導体バッファ層８０上に配置され，例えば、ＺｎＯ層からなるＩＩ―ＶＩ族化合物半導体層４０と、ＩＩ―ＶＩ族化合物半導体層４０上に配置され，ＩＩ―ＶＩ族化合物半導体層４０とヘテロ接合を形成し，ＩＩ―ＶＩ族化合物半導体層４０よりもバンドギャップの広いＺｎＭｇＯバリア層４４と、ＺｎＭｇＯバリア層４４上に配置され，ＺｎＭｇＯバリア層４４とオーミック接触するソース電極４５及びドレイン電極４６と、ソース電極４５及びドレイン電極４６間のＺｎＭｇＯバリア層４４上に配置されるゲート電極４７を備える。
【０１７３】
ゲート電極４７は、ＺｎＭｇＯバリア層４４とショットキーコンタクトを形成する。ゲート電極４７直下のＺｎＭｇＯバリア層４４には、ショットキーバリアが形成される。ＩＩ―ＶＩ族化合物半導体層４０は電子走行層として機能し、ＺｎＭｇＯバリア層４４は電子供給層として機能し、ＺｎＭｇＯバリア層４４とＩＩ―ＶＩ族化合物半導体層４０との界面近傍に形成される２次元ガス（２ＤＥＧ）におけるキャリアの導通状態を、ゲート電極４７に印加するゲート電圧によって、ショットキーバリアを制御することによって、半導体装置を制御している。
【０１７４】
尚、ゲート電極４７は、ＺｎＭｇＯバリア層４４上に絶縁膜を介して配置することによって、ＺｎＭｇＯバリア層４４との間にＭＩＳ構造を形成してもよい。この場合には、ショットキーゲートの代りに、ＭＩＳゲートによるソース／ドレイン間導通キャリアの制御が行われる。
【０１７５】
図１０の構造において、基板部材１１と、基板部材１１上に配置され，酸化ハフニウム層によって構成されるバッファ層６０と、バッファ層６０上に配置され，ＺｎＯ系バッファ層によって構成されるＩＩ―ＶＩ族化合物半導体バッファ層８０と、ＩＩ―ＶＩ族化合物半導体バッファ層８０上に配置され，ＺｎＯ層によって構成されるＩＩ―ＶＩ族化合物半導体層４０とからなる構成が、本発明の第２の実施の形態に係る半導体基板に相当している。具体的には、図８に示すように、バッファ層(３ｎ)を有する本発明の第２の実施の形態に係る半導体基板（２ｎ）の構成例４に対応している。
【０１７６】
本発明の第４の実施の形態に係る半導体装置に適用される半導体基板の構造は、上記構成例４に限定されるものではなく、本発明の第２の実施の形態において開示された図５乃至図９に示される構成例１乃至構成例４をすべて適用可能である。
【０１７７】
例えば、図５（ａ）に示す構成例１のように、基板部材１１／酸化ハフニウム層２１／ＩＩ―ＶＩ族化合物半導体層４０からなる半導体基板を備えていてもよい。
【０１７８】
或いは、図５（ｂ）に示す構成例１のように、基板部材１１／酸化ジルコニウム層２２／ＩＩ―ＶＩ族化合物半導体層４０からなる半導体基板を備えていてもよい。
【０１７９】
或いは、図６（ａ）に示す構成例２のように、基板部材１１／酸化ハフニウム層２１／酸化ジルコニウム層２２／ＩＩ―ＶＩ族化合物半導体層４０からなる半導体基板を備えていてもよい。
【０１８０】
或いは、図６（ｂ）に示す構成例２のように、基板部材１１／酸化ジルコニウム層２２／酸化ハフニウム層２１／ＩＩ―ＶＩ族化合物半導体層４０からなる半導体基板を備えていてもよい。
【０１８１】
或いは、図６（ｃ）に示す構成例２のように、基板部材１１／酸化ハフニウム層２１／酸化ジルコニウム層２２／酸化ハフニウム層２１／ＩＩ―ＶＩ族化合物半導体層４０からなる半導体基板を備えていてもよい。
【０１８２】
或いは、図７に示す構成例３のように、基板部材１１／ＨｆＺｒＯ層５０／ＩＩ―ＶＩ族化合物半導体層４０からなる半導体基板を備えていてもよい。
【０１８３】
或いは、図８に示す構成例４のように、基板部材１１／バッファ層６０／ＩＩ―ＶＩ族化合物半導体バッファ層８０／ＩＩ―ＶＩ族化合物半導体層４０からなる半導体基板を備えていてもよい。
【０１８４】
基板部材１１は、シリコン、サファイア（α―Ａｌ2Ｏ3）、シリコンカーバイド（ＳｉＣ）の内、いずれかで形成されるが、これらに限定されるものではなく、ＧａＡｓ，ＧａＰなどのＩＩＩ−Ｖ族化合物、ＭｇＯ、ＺｎＯ、ＬｉＧａＯ2、ＡｌＮ、ＩｎＮ、３Ｃ−ＳｉＣなどを適用することもできる。
【０１８５】
バッファ層６０を構成する酸化ハフニウム層２１或いは酸化ジルコニウム層２２の内、いずれか１層、若しくは２層には、シリコン、アルミニウム、イットリウムのいずれかからなる材料が添加されていてもよい。
【０１８６】
本発明の第４の実施の形態に係る半導体装置によれば、所定の厚さの酸化ハフニウム層２１をバッファ層６０として形成するが、この層は、ゲート絶縁膜層などに使用するアモルファスなどの非結晶性ではなく、結晶性が高いことが望ましく、できれば単結晶であることが更に望ましい。又、スパッタリング法を用いてバッファ層６０を低温で形成することによって、ＩＩ―ＶＩ族化合物半導体層４０を形成する時、熱応力歪みを抑制して、半導体基板全体の反りを緩和することもでき、大口径化ウェハによる半導体装置の形成にも寄与することができる。
【０１８７】
本発明の第４の実施の形態に係る半導体装置においては、半導体基板（２ｈ〜２ｎ）を構成するバッファ層（３ｈ〜３ｎ）の一部をアモルファスなどの非結晶としてもよい。
【０１８８】
本発明の第４の実施の形態に係る半導体装置によれば、結晶性の酸化ハフニウム層２１又は結晶性の酸化ジルコニウム層２２をバッファ層の一部として挿入すれば、半導体基板（２ｈ〜２ｎ）の厚み（縦）方向の高抵抗性を保持しつつ形成することができ、高周波・縦方向に高耐圧性能を得ることができる。
【０１８９】
本発明の第４の実施の形態に係る半導体装置によれば、ＩＩ−ＶＩ族化合物半導体材料のエピタキシャル成長において高品質化と安定化を実現する半導体基板を適用することによって、高周波特性に優れた半導体装置を提供することができる。
【０１９０】
[その他の実施の形態]
上記のように、本発明は第１乃至第４の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものでないと理解すべきである。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【０１９１】
例えば、本発明の実施の形態に係る半導体装置は、第３及び第４の実施の形態で示す高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）に限定され、ショットキーダイオードや複数の素子が形成された複合半導体装置であってもよい。
【０１９２】
又、デバイス形成層の構造を変更することにより、本発明の実施の形態に係る半導体基板は、発光ダイオード、半導体レーザーなどの発光素子、金属-半導体電界効果トランジスタ（ＭＥＳＦＥＴ：Metal Semiconductor Field Effect Transistor）、ヘテロ接合バイポーラトランジスタ（ＨＢＴ：Heterojunction Bipolar Transistor）等にも適用可能である。
【０１９３】
又、酸化ハフニウム、酸化ジルコニウムなどの材料からなるバッファ層の形成方法は、ＭＯＣＶＤ法、或いはスパッタリング法などに限られるものではなく、ＭＢＥ法、光励起ＭＯＣＶＤ法などによっても形成することができる。又、ＧａＮ層、ＧａＡｌＮ層、ＺｎＯ層、ＺｎＭｇＯ層は、ＭＯＣＶＤ法、スパッタリング法、ＭＢＥ法、光励起ＭＯＣＶＤ法、電子ビーム蒸着法のような蒸着法、レーザー分子線エピタキシー法のようなレーザーアプリケーション法などによって形成することができる。
【０１９４】
又、バッファ層（３ａ〜３ｎ）を構成する層であって、基板部材１１と接する層は、基板部材１１と接する面において点々と島状に形成されていてもよい。よって、バッファ層（３ａ〜３ｎ）は、酸化ハフニウム、酸化ジルコニウム、ＨｆＺｒＯの内、いずれか１種又は２種を含めばよい。
【０１９５】
又、基板部材１１と酸化ハフニウム層２１又は酸化ジルコニウム層２２との間に酸化ハフニウム及び酸化ジルコニウムと異なる材料からなるバッファ層を挟んでもよい。
【０１９６】
このように、本発明はここでは記載していない様々な実施の形態などを含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【図面の簡単な説明】
【０１９７】
【図１】本発明の第１の実施形態に係る半導体基板の模式的断面構造図であって、（ａ）バッファ層として酸化ハフニウム層を有する例、（ｂ）バッファ層として酸化ジルコニウム層を有する例。
【図２】本発明の第１の実施形態に係る半導体基板の別の模式的断面構造図であって、（ａ）バッファ層として酸化ハフニウム層／酸化ジルコニウム層からなる２層構造を有する例、（ｂ）バッファ層として酸化ジルコニウム層／酸化ハフニウム層からなる２層構造を有する例、（ｃ）バッファ層として酸化ハフニウム層／酸化ジルコニウム層／酸化ハフニウム層からなる３層構造を有する例。
【図３】本発明の第１の実施形態に係る半導体基板の別の模式的断面構造図であって、バッファ層としてＨｆＺｒＯ層を有する例。
【図４】本発明の第１の実施形態に係る半導体基板の別の模式的断面構造図であって、酸化ハフニウム，酸化ジルコニウム，或いは酸化ハフニウムジルコニウムからなるバッファ層６０と、バッファ層６０上に配置される周知のＩＩＩ族窒化物系バッファ層７０とを有する例。
【図５】本発明の第２の実施形態に係る半導体基板の模式的断面構造図であって、（ａ）バッファ層として酸化ハフニウム層を有する例、（ｂ）バッファ層として酸化ジルコニウム層を有する例。
【図６】本発明の第２の実施形態に係る半導体基板の別の模式的断面構造図であって、（ａ）バッファ層として酸化ハフニウム層／酸化ジルコニウム層からなる２層構造を有する例、（ｂ）バッファ層として酸化ジルコニウム層／酸化ハフニウム層からなる２層構造を有する例、（ｃ）バッファ層として酸化ハフニウム層／酸化ジルコニウム層／酸化ハフニウム層からなる３層構造を有する例。
【図７】本発明の第２の実施形態に係る半導体基板の別の模式的断面構造図であって、バッファ層としてＨｆＺｒＯ層を有する例。
【図８】本発明の第２の実施形態に係る半導体基板の別の模式的断面構造図であって、バッファ層として酸化ハフニウム，酸化ジルコニウム，或いは酸化ハフニウムジルコニウムからなるバッファ層６０と、バッファ層６０上に配置される周知のＩＩ―ＶＩ族化合物半導体バッファ層８０とを有する例。
【図９】本発明の第３の実施形態に係る半導体装置の模式的断面構造図。
【図１０】本発明の第４の実施形態に係る半導体装置の模式的断面構造図。
【符号の説明】
【０１９８】
２ａ〜２ｎ…半導体基板
３ａ〜３ｎ，６０…バッファ層
１１…基板部材
２１…酸化ハフニウム層
２２…酸化ジルコニウム層
３０…ＩＩＩ族窒化物系半導体層
３４…ＡｌＧａＮバリア層
３５，４５…ソース電極
３６，４６…ドレイン電極
３７，４７…ゲート電極
４０…ＩＩ―ＶＩ族化合物半導体層
４４…ＺｎＭｇＯバリア層
５０…ＨｆＺｒＯ層
７０…ＩＩＩ族窒化物系バッファ層
８０…ＩＩ―ＶＩ族化合物半導体バッファ層
【図１】
2008186952.tif 000003
【図２】
2008186952.tif 000004
【図３】
2008186952.tif 000005
【図４】
2008186952.tif 000006
【図５】
2008186952.tif 000007
【図６】
2008186952.tif 000008
【図７】
2008186952.tif 000009
【図８】
2008186952.tif 000010
【図９】
2008186952.tif 000011
【図１０】
2008186952.tif 000012