(57)【要約】【課題】  バックライト制御による画質の改善や消費電力低減の具現化に有効な手法を提供する。【解決手段】  デジタル回路によって構成されたバックライト制御部１６を備え、点灯ブロックＢＬ１〜ＢＬ４ごとに検出抵抗を介して検出されたランプ電流がバックライト制御部１６に入力され、点灯ブロックごとに、数値化部５８でＡ／Ｄ変換された後、比較部６０によって制御目標値と比較され、その結果得られた誤差情報がループフィルタ６２で積分され、この積分結果が駆動パルス生成部５６により処理されて、各点灯ブロックＢＬ１〜ＢＬ４を駆動するための駆動パルスが生成される。これらの駆動パルスは、出力ポートＰ１〜Ｐ４からドライバ２２を介して各点灯ブロックＢＬ１〜ＢＬ４に出力され、このドライバ出力に基づいてブリッジ回路によるランプの点灯制御が行われる。【選択図】  図５
2008192491.tif 000002
【特許請求の範囲】
【請求項１】
ランプの駆動制御を行うランプ駆動制御装置において、
前記ランプに流れる電流波形を検波する手段と、
前記検波した波形をリファレンス信号と比較することでパルス波形を生成する手段と、
前記パルス波形に基づいてデジタル処理を行う手段と
を具備することを特徴とするランプ駆動制御装置。
【請求項２】
前記検波手段は、検出した電流波形を弱平滑平均化する手段をさらに具備することを特徴とする請求項１記載のランプ駆動制御装置。
【請求項３】
前記検波手段は、検出した電流波形の所定値以上を平均化する手段をさらに具備することを特徴とする請求項１記載のランプ駆動制御装置。
【請求項４】
前記リファレンス信号に一定値を用いたことを特徴とする請求項１記載のランプ駆動制御装置。
【請求項５】
制御の基本タイミングを発生する手段と、
前記基本タイミングに同期した三角波を生成する手段とをさらに具備し、
前記基本タイミングに同期した三角波を前記リファレンス信号として用いたことを特徴とする請求項１記載のランプ駆動制御装置。
【請求項６】
前記基本タイミングの同期は、該基本タイミングの倍周波への同期を含むことを特徴とする請求項５記載のランプ駆動制御装置。
【請求項７】
制御の基本タイミングを発生する手段と、
前記基本タイミングに同期した三角波を生成する手段と、
前記三角波の先端を尖頭形状に補正する手段とをさらに具備し、
前記尖頭を有する三角波を前記リファレンス信号として用いたことを特徴とする請求項１記載のランプ駆動制御装置。
【請求項８】
前記リファレンス信号を変化させて目標電流を可変する手段を備えたことを特徴とする請求項１記載のランプ駆動制御装置。
【請求項９】
前記パルス波形のデューティの目標値を変化させて目標電流を可変する手段を備えたことを特徴とする請求項１記載のランプ駆動制御装置。
【請求項１０】
ランプの駆動制御を行うランプ駆動制御方法において、
前記ランプに流れる電流波形を検波するステップと、
前記検波した波形をリファレンス信号と比較することでパルス波形を生成するステップと、
前記パルス波形に基づいてデジタル処理を行うステップと
を具備することを特徴とするランプ駆動制御方法。
【請求項１１】
ランプの駆動制御を行うランプ駆動制御装置に組み込まれる信号処理回路おいて、
前記ランプに流れる電流波形を検波する手段と、
前記検波した波形をリファレンス信号と比較することでパルス波形を生成する手段と、
前記パルス波形に基づいてデジタル処理を行う手段と
を具備することを特徴とする信号処理回路。
【請求項１２】
液晶バックライトに設けられたランプの制御を行う制御装置において、
前記ランプに流れる電流波形を検波する手段と、
前記検波した波形をリファレンス信号と比較することでパルス波形を生成する手段と、
前記パルス波形に基づいてデジタル処理を行う手段と
を具備することを特徴とする液晶バックライト制御装置。
【請求項１３】
ランプの駆動制御を行うランプ駆動制御装置において、
前記ランプに流れる電流波形をＡＤ変換する手段と、
前記ＡＤ変換後のデジタル信号を１キャリア周期または半キャリア周期毎に１周期分または半周期分波形の全部または一部の値を平均化する手段と、
前記平均化した値に基づいてデジタル処理を行う手段と
を具備することを特徴とするランプ駆動制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ランプ駆動制御装置および方法およびこれに組み込まれる信号処理回路および液晶バックライト駆動装置に関し、特に、画質の改善や消費電力の低減に有効な手法に関する。
【背景技術】
【０００２】
液晶ＴＶに代表される液晶ディスプレイの動画性能を向上させる手法として、液晶バックライトの光源を複数のブロックに分割し、この分割したブロックごとに点灯タイミングを制御する手法が検討されている。この手法は、例えば、特許文献１に記載されている。
【０００３】
この特許文献１には、同文献の図１に記載されたように、４つのブロックに分割されたバックライト３２〜３５が駆動回路２８〜３１によってそれぞれ独立に駆動される構成が示されている。
【０００４】
一方で、液晶ディスプレイの消費電力を低減させる手法として、映像の平均輝度に応じてバックライトの輝度を制御するＡＰＬ−ＡＧＣ（Ａｖｅｒａｇｅ  Ｐｉｃｔｕｒｅ  Ｌｅｖｅｌ  Ａｕｔｏｍａｔｉｃ  Ｇａｉｎ  Ｃｏｎｔｒｏｌ）という手法が知られている。この手法は、例えば、特許文献２乃至５に記載されている。
【０００５】
これらの文献には、映像シーンに連動させたバックライト制御の有効な手法が記載されているが、これらの手法を実際の製品で実現させるためには、ＬＳＩで構成された画像処理回路に変更を加える必要があり、バックライト駆動ユニットの構成や制御方法により対応が異なるため、画像処理ＬＳＩ内でのバリエーション対応が困難であった。
【０００６】
また、より消費電力を低減させるためには、バックライト制御手法そのものの高度化や多種類のバックライト制御手法を次々と組み合わせてゆく必要があり、莫大な開発費用のかかる大規模な画像処理回路内でのきめ細かい対応が困難である。
【０００７】
また、複数のブロックに分割して制御する場合、従来のようなアナログ制御手段を用いると、ブロック間の電流バランス精度などにも困難が有り、そしてブロックの分割数に比例して制御回路規模も増大し、その分コストも増大するという問題が有った。また、ブロック間のキャリア同期や連動制御も複雑になり連動制御専用に別のデジタル制御回路が必要になった。
【特許文献１】特開２００５−９９３６７号公報
【特許文献２】特開２００２−１５６９５１号公報
【特許文献３】特開２００２−２５８４０１号公報
【特許文献４】特開２００２−３５７８１０号公報
【特許文献５】特開２００４−０８５９６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
そこで、本発明は、バックライト制御による画質の改善や消費電力低減の具現化に有効な手法を提供する。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、請求項１記載の発明は、ランプの駆動制御を行うランプ駆動制御装置において、前記ランプに流れる電流波形を検波する手段と、前記検波した波形をリファレンス信号と比較することでパルス波形を生成する手段と、前記パルス波形に基づいてデジタル処理を行う手段とを具備することを特徴とする。
【００１０】
また、請求項２記載の発明は、請求項１記載の発明において、前記検波手段は、検出した電流波形を弱平滑平均化する手段をさらに具備することを特徴とする。
【００１１】
また、請求項３記載の発明は、請求項１記載の発明において、前記検波手段は、検出した電流波形の所定値以上を平均化する手段をさらに具備することを特徴とする。
【００１２】
また、請求項４記載の発明は、請求項１記載の発明において、前記リファレンス信号に一定値を用いたことを特徴とする。
【００１３】
また、請求項５記載の発明は、請求項１記載の発明において、制御の基本タイミングを発生する手段と、前記基本タイミングに同期した三角波を生成する手段とをさらに具備し、前記基本タイミングに同期した三角波を前記リファレンス信号として用いたことを特徴とする。
【００１４】
また、請求項６記載の発明は、請求項１記載の発明において、前記基本タイミングの同期は、該基本タイミングの倍周波への同期を含むことを特徴とする。
【００１５】
また、請求項７記載の発明は、請求項１記載の発明において、制御の基本タイミングを発生する手段と、前記基本タイミングに同期した三角波を生成する手段と、前記三角波の先端を尖頭形状に補正する手段とをさらに具備し、前記尖頭を有する三角波を前記リファレンス信号として用いたことを特徴とする。
【００１６】
また、請求項８記載の発明は、請求項１記載の発明において、前記リファレンス信号を変化させて目標電流を可変する手段を備えたことを特徴とする。
【００１７】
また、請求項９記載の発明は、請求項１記載の発明において、前記パルス波形のデューティの目標値を変化させて目標電流を可変する手段を備えたことを特徴とする。
【００１８】
また、請求項１０記載の発明は、ランプの駆動制御を行うランプ駆動制御方法において、前記ランプに流れる電流波形を検波するステップと、前記検波した波形をリファレンス信号と比較することでパルス波形を生成するステップと、前記パルス波形に基づいてデジタル処理を行うステップとを具備することを特徴とする。
【００１９】
また、請求項１１記載の発明は、ランプの駆動制御を行うランプ駆動制御装置に組み込まれる信号処理回路おいて、前記ランプに流れる電流波形を検波する手段と、前記検波した波形をリファレンス信号と比較することでパルス波形を生成する手段と、前記パルス波形に基づいてデジタル処理を行う手段とを具備することを特徴とする。
【００２０】
また、請求項１２記載の発明は、液晶バックライトに設けられたランプの制御を行う制御装置において、前記ランプに流れる電流波形を検波する手段と、前記検波した波形をリファレンス信号と比較することでパルス波形を生成する手段と、前記パルス波形に基づいてデジタル処理を行う手段とを具備することを特徴とする。
【００２１】
また、請求項１３記載の発明は、ランプの駆動制御を行うランプ駆動制御装置において、前記ランプに流れる電流波形をＡＤ変換する手段と、前記ＡＤ変換後のデジタル信号を１キャリア周期または半キャリア周期毎に１周期分または半周期分波形の全部または一部の値を平均化する手段と、前記平均化した値に基づいてデジタル処理を行う手段とを具備することを特徴とする。
【００２２】
請求項１記載の発明によれば、交流ランプ電流波形が、電流値に応じたパルス幅を持つＰＷＭ波形に変換されるため、そのパルス幅を高い周波数のクロックでデジタルカウントすることによりＡ／Ｄコンバータのような高価な回路構成を用いることなく、安価な回路構成でランプ電流量の数値化を行うことができる。
【００２３】
また、請求項２記載の発明によれば、交流ランプ電流の瞬時波形のリップルを大きく残した弱平均化により検波が行われるため、ピーク検波や完全に平滑平均化する場合に比べて、平滑フィルタによる遅延を非常に小さく抑え、高速応答させることができ、浮遊容量などへの電流の漏れ電流などの影響を減らし、良好な制御特性を得ることができる。
【００２４】
また、請求項３記載の発明によれば、ランプ電流波形の所定値以上の部分のみが検波対象となるため、より明るさに忠実な制御が可能になる。
【００２５】
また、請求項４記載の発明によれば、弱平均化された三角波に近い検出電流波形そのものと一定値のリファレンスを使用するため相対位相関係の乱れない変動要素の少ないＰＷＭ波形を得ることができる。
【００２６】
また、請求項５記載の発明によっても、駆動電流のキャリアを発生する制御の基本タイミングに同期した三角波がリファレンス信号として用いられるため、相対位相関係が安定した変動の少ないＰＷＭ波形を得ることができる。
【００２７】
また、請求項６記載の発明によれば、駆動電流のキャリア倍周波タイミングに同期した三角波がリファレンス信号として用いられるため、特に全波整流された駆動電流と同一周波の相対位相関係が安定し、かつ、リニアリティの良いＰＷＭ波形を得ることができる。
【００２８】
また、請求項７記載の発明によれば、尖頭形状を有する三角波がリファレンス信号として用いられることで、検波波形側の三角波に近い波形のピークの鈍りが補償されるため、ダイナミックレンジの広いリニアリティの良いＰＷＭ波形を得ることができる。
【００２９】
また、請求項８記載の発明によれば、リファレンス信号を変化させることにより、目標電流を可変させることができる。
【００３０】
また、請求項９記載の発明によれば、得られたＰＷＭ波形の目標デューティを変化させることにより、目標電流を可変させることができる。
【００３１】
また、請求項１３記載の発明によれば、交流ランプ電流波形のまま、もしくは全波整流後の波形を、高速ＡＤコンバータを通してデジタル化した後、波形の１周期つまりキャリアの１周期もしくは半周期ごとに、波形の全部または一部の平均をとり、平均電流量に応じた数値を得ることができ、請求項１および２に記載された方法と同様にデジタル処理による制御が可能となる。
【発明の効果】
【００３２】
以上説明したように、本発明によれば、バックライト制御による画質の改善や消費電力低減が安価な構成で期待できる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明の実施形態を添付図面を参照して詳細に説明する。尚、本発明は、以下説明する実施形態に限らず適宜変更可能である。
【００３４】
図１は、本発明の実施形態に係る液晶バックライト駆動装置の構成を示す概念図である。同図（ａ）に示すように、本液晶バックライト駆動装置は、液晶パネル１０の背面にバックライト光源として分割配置された点灯ブロックＢＬ１〜ＢＬ４と、これら分割配置された各点灯ブロックを制御するバックライト制御部１６で構成される。
【００３５】
同図（ａ）において、画像処理部１４は、所定のフレーム周期で入力される映像信号ＶＤに基づいて所定の画像処理を行い、その結果として、液晶パネル１０を駆動する信号を液晶駆動部１２に出力し、点灯ブロックＢＬ１〜ＢＬ４を制御する信号をバックライト制御部１６に出力する。
【００３６】
液晶駆動部１２は、画像処理部１４の出力信号に基づいて、液晶パネル１０を構成する液晶素子の配向を制御することで、表示映像を構成する各画素の色彩や階調を設定し、バックライト制御部１６は、画像処理部１４の出力信号に基づいて、点灯ブロックＢＬ１〜ＢＬ４の光量や点灯状態を制御することで、該当する表示領域の光量やバックライトのＯＮ／ＯＦＦを制御する。
【００３７】
ここで、点灯ブロックＢＬ１〜ＢＬ４は、液晶の走査方向に沿って４つのブロックに分割され、バックライト制御部１６は、液晶駆動部１２が駆動する液晶領域に対応する点灯ブロックの点灯状態を制御することで、例えば、液晶の遷移タイミングを避けたバックライトの順次点灯による疑似インパルス駆動型の動画改善が行われる。
【００３８】
この分割された各点灯ブロックは、同図（ｂ）に点灯ブロックＢＬ１を代表として例示したように、光源となるランプＬ１を備え、このランプは、スイッチング素子Ｑ１〜Ｑ４で構成されたブリッジ回路とトランスＴＲ１により駆動される。
【００３９】
ここで、ブリッジ回路は、スイッチング素子Ｑ１およびＱ４で構成される正方向電流側（ｉP）のスイッチング部と、スイッチング素子Ｑ３およびＱ２で構成される負方向電流側（ｉN）のスイッチング部とで構成され、図中の点線ｉPおよびｉNで示すように、正方向半サイクル電流ｉPは、スイッチング素子Ｑ１、トランスＴＲ１、スイッチング素子Ｑ４の方向に流れ、負方向半サイクル電流ｉNは、スイッチング素子Ｑ３、トランスＴＲ１、スイッチング素子Ｑ２の方向に流れ、その結果、負荷となるランプに対して交流電流が供給される。この動作は各点灯ブロックＢＬ１〜ＢＬ４で同様である。
【００４０】
図２は、図１に示した液晶バックライト駆動装置の全体構成を示す回路ブロック図である。同図に示すように、本装置では、ブリッジ回路と点灯ブロックとを含むアナログ回路部１００がバックライト制御部１６によって制御される。
【００４１】
点灯ブロックＢＬ１を駆動するブリッジ回路は、制御信号Ｓ１−１で駆動されるスイッチング素子対Ｑ１、Ｑ２と、制御信号Ｓ１−２で駆動されるスイッチング素子対Ｑ３、Ｑ４とで構成される。他の点灯ブロックＢＬ２、ＢＬ３、ＢＬ４についても同様に構成される。
【００４２】
バックライト制御部１６には、ブリッジ回路の制御信号Ｓ１−１、Ｓ１−２、Ｓ２−１、Ｓ２−２、Ｓ３−１、Ｓ３−２、Ｓ４−１、Ｓ４−２に対応したポートＰ１〜Ｐ４が設けられ、これらのポートから各スイッチング素子対を制御する信号が出力される。
【００４３】
また、各点灯ブロックＢＬ１〜ＢＬ４には、ランプＬ１〜Ｌ４を流れる電流を検出するための抵抗Ｒ１〜Ｒ４が設けられ、検出された電流値は、バックライト制御部１６の対応ポートＰ１〜Ｐ４に入力される。この入力された電流値に基づいて、点灯ブロックごとに調光制御が行われる。
【００４４】
図３は、図２に示したブリッジ回路の動作例を示す回路図およびタイミングチャートである。同図（ａ）に示すように、ブリッジ回路を構成するスイッチング素子Ｑ１〜Ｑ４への制御入力をＡ〜Ｄとすると、これらＡ〜Ｄの制御信号の相対関係によって負荷ＬＯＡＤに供給される電力量が決定される。
【００４５】
即ち、同図（ｂ）に示すように、図中「Ｔｉｍｉｎｇ」で示したキャリアタイミングに同期させた出力ＰＷＭ信号に基づいて、Ａ〜Ｄのスイッチング波形を生成し、制御信号ＡがＯＮの期間は負荷ＬＯＡＤに正方向の電流が供給され、制御信号ＣがＯＮの期間は負荷ＬＯＡＤに負方向の電流が供給される。
【００４６】
負荷ＬＯＡＤに供給する電力量は出力ＰＷＭ波形のデューティによって制御され、負荷ＬＯＡＤに大きな電力を供給する場合は、出力ＰＷＭ波形のデューティを大きくし、負荷ＬＯＡＤに小さな電力を供給する場合は、出力ＰＷＭ波形のデューティを小さくする。
【００４７】
このような電力供給量の制御を各点灯ブロックごとに検出した電流値に基づいて、点灯ブロックごとに行うことにより、点灯ブロック間の輝度バランスを調整する制御や、映像のシーンに応じて点灯ブロックごとに輝度を変化させるシーン制御を行うことができる。
【００４８】
図４は、図２に示したブリッジ回路の他の動作例を示す回路図およびタイミングチャートである。同図（ａ）に示すように、ブリッジ回路を構成するスイッチング素子Ｑ１〜Ｑ４への制御入力をＡ〜Ｄとすると、これらＡ〜Ｄの制御信号の相対関係によって負荷ＬＯＡＤに供給される電力量が決定される。
【００４９】
即ち、同図（ｂ）および（ｃ）に示すように、制御信号Ａ〜Ｄのスイッチングデューティを一定条件とし、制御信号ＡとＢのＯＮ状態を相補的に切り替えるとともに、制御信号ＣとＤのＯＮ状態を相補的に切り替え、制御信号ＡとＤの重なりによって負荷ＬＯＡＤに正方向の電流が供給され、制御信号ＢとＣの重なりによって負荷ＬＯＡＤに負方向の電流が供給される。
【００５０】
即ち、制御信号ＡとＢのペアに対する制御信号ＣとＤのペアの位相を変化させることで、負荷ＬＯＡＤに供給する電力量を制御することができる。負荷ＬＯＡＤに大きな電力を供給する場合は、同図（ｂ）に示すように、両ペアの重なりを大きくすれば良く、負荷ＬＯＡＤに小さな電力を供給する場合は、同図（ｃ）に示すように、両ペアの重なりを小さくすれば良い。
【００５１】
このような電力供給量の制御を点灯ブロックごとに検出した電流値に基づいて、点灯ブロックごとに行うことにより、点灯ブロック間の輝度バランスを調整する制御や、映像のシーンに応じて点灯ブロックごとに輝度を変化させるシーン制御を行うことができる。
【００５２】
図５は、図１に示した液晶バックライト駆動装置の制御構成を示す回路ブロック図である。同図に示すように、アナログ回路部１００に設けられた点灯ブロックＢＬ１〜ＢＬ４には、電源回路２０からの直流電源が供給され、この直流電流がブリッジ回路によりスイッチング・昇圧されて高圧交流が生成される。
【００５３】
ここで、バックライト制御部１６は、デジタル回路によって構成され、点灯ブロックＢＬ１〜ＢＬ４ごとに検出抵抗を介して検出されたランプ電流は、入力ポートＰ１〜Ｐ４からバックライト制御部１６に入力される。
【００５４】
この入力されたランプ電流情報は、点灯ブロックごとに、数値化部５８でＡ／Ｄ変換された後、比較部６０によって制御目標値と比較され、その結果得られた誤差情報がループフィルタ６２で積分され、この積分結果が駆動パルス生成部５６により処理されて、各点灯ブロックＢＬ１〜ＢＬ４を駆動するための駆動パルスが生成される。
【００５５】
これらの駆動パルスは、出力ポートＰ１〜Ｐ４からドライバ２２を介して各点灯ブロックＢＬ１〜ＢＬ４に出力され、このドライバ出力に基づいてブリッジ回路によるランプの点灯制御が行われる。
【００５６】
数値化部５８および駆動パルス生成部５６には、タイミング発生部３１０で生成された波形生成の基本信号となるキャリアタイミングが供給され、このキャリアタイミングを利用して、数値化部５８によるＡ／Ｄ変換と、駆動パルス生成部５６による駆動パルスの生成が行われる。
【００５７】
数値化部５８により数値化されたデータは、点灯ブロックごとに、ランプのインピーダンス等のパラメータを検出するパラメータ検出部５２に出力され、ここで検出されたパラメータに基づいて保護回路５０による保護動作と起動制御部５４によるランプの起動制御が行われる。
【００５８】
保護回路５０による保護動作としては、電源回路２０の遮断、駆動パルスのデューティ低減、起動制御の停止等が、検出されたパラメータから判断された保護すべき程度に応じて適宜行われる。
【００５９】
図６は、図５に示した数値化部および比較部の構成例を示す回路ブロック図である。同図では、点灯ブロックＢＬ１のみを示すが他の点灯ブロックについても同様に構成される。同図に示すように、点灯ブロックのランプ電流情報は、検波部２２０によって検波され、この結果が平滑平均化ＲＣフィルタ２３０によって強平滑または弱平滑平均化され、その結果がコンパレータ２４０によってリファレンス三角波と比較され、その結果が検出ＰＷＭ信号として出力される。
【００６０】
検出ＰＷＭ信号は、入力パルス幅カウント回路３２２によってカウントされ、その結果が減算回路３２４によって目標値との差異が算出されて、その結果が非線形特性付加部３２６によって非線形処理されて入力誤差信号が生成される。
【００６１】
図７は、検出ＰＷＭ信号を生成する第１の例を示す回路ブロック図である。同図に示す例は、検出抵抗Ｒ１を介して検出したランプ電流を全波整流、強平滑平均化し、リファレンス三角波と比較することで検出ＰＷＭ信号を生成する場合の例である。
【００６２】
ここで、検波部２２０は、全波整流回路２２２とクリップ回路２２４によって構成され、このクリップ回路によって整流後の波形のゼロ値付近がクリップ整形される。
【００６３】
平滑平均化ＲＣフィルタ２３０は、強平滑平均化特性、即ち、長放電時定数を持たせたＲＣ充放電回路によって構成され、リファレンス三角波生成部２５０は、リファレンスとなるパルス信号を平滑するＲＣ回路によって構成され、このＲＣ回路にキャリアタイミングや電流オフセットＰＷＭ信号等のリファレンスパルスが入力されることで、キャリアに同期した三角波が生成される。
【００６４】
上記平滑平均化信号とリファレンス三角波がコンパレータ２４０により比較されて、ランプ電流情報がパルス信号として表現された検出ＰＷＭ信号が生成される。
【００６５】
尚、コンパレータ２４０に入力するリファレンス信号を変化させることにより、目標電流を可変とする構成としてもよい。例えば、同図のリファレンス三角波生成部２５０に入力するリファレンスパルスとしてキャリアタイミングを使用する場合には、該キャリアタイミングのデューティを変化させて目標電流を可変としてもよく、また、リファレンスパルスに別途電流オフセットＰＷＭを供給して長時定数平滑フィルタ２５２によるＤＣを加算したり、リファレンスパルス自身を高速１ビット変調オフセット付き三角波、高速パルス密度変調ＰＤＭ等を使用して所定のオフセットと波形を持ったリファレンス三角波を発生させて目標電流を可変としてもよく、また、図６内の入力パルス幅カウンタ３２２の初期ロード値を変化させたり、また図６内の減算回路３２４に供給する目標値を変化させて目標電流を可変としても良い。
【００６６】
図８は、検出ＰＷＭ信号を生成する第１の例に係るＡ／Ｄ変換動作を示す波形タイミングチャートである。同図（ａ）に示すように、検出抵抗で検出されたランプ電流は、実線で示した交流波形となり、この波形が全波整流されて同図（ｂ）に示す整流波形となる。
【００６７】
その後、同図（ｃ）に示すように、整流後の波形のゼロ付近がクリップされて、その波形（薄い実線）が強平滑平均化されて振幅の小さな擬似三角波（濃い実線）が生成される。
【００６８】
一方、同図（ｅ）に示すように、キャリアタイミングに同期したリファレンス三角波（濃い実線）が強平滑平均化波形（薄い実線）と比較されて同図（ｆ）に示したＰＷＭパルス波形が生成される。
【００６９】
図９は、検出ＰＷＭ信号を生成する第２の例を示す回路ブロック図である。同図に示すように、トランスＴＲ１が２出力型のツイントランスで構成され、一つのトランスに２本のランプＬ１−１、Ｌ１−２が接続される場合には、抵抗Ｒ１−１、Ｒ１−２で検出される波形の極性が反転することを利用して、半波整流回路２２１を用いた疑似全波整流を行う構成としても良い。
【００７０】
ここで、検波部２２０は、半波整流回路２２２とクリップ回路２２４によって構成され、このクリップ回路によって整流後の波形のゼロ値付近がクリップ整形される。
【００７１】
平滑平均化ＲＣフィルタ２３０は、弱平滑平均化特性、即ち、短放電時定数を持たせたＲＣ充放電回路によって構成され、リファレンス三角波生成部２５０は、リファレンスとなるパルス信号を平滑するＲＣ回路によって構成され、このＲＣ回路にリファレンスパルスが入力されることで、キャリアに同期した三角波が生成される。
【００７２】
上記平滑平均化信号とリファレンス三角波がコンパレータ２４０により比較されて、ランプ電流情報がパルス信号として表現された検出ＰＷＭ信号が生成される。
【００７３】
図１０は、検出ＰＷＭ信号を生成する第２の例に係るＡ／Ｄ変換動作を示す波形タイミングチャートである。同図（ａ）に示すように、ランプ電流は実線と点線で示した極性の異なる電流が検出され、これらが半波整流されダイオードＯＲにより合成されて同図（ｂ）に示す整流波形となる。
【００７４】
その後、同図（ｃ）に示すように、整流後の波形のゼロ付近がクリップされて、その波形（薄い実線）が弱平滑平均化されて振幅の小さな擬似三角波（濃い実線）が生成される。
【００７５】
一方、同図（ｅ）に示すように、キャリアタイミングに同期したリファレンス三角波（濃い実線）が弱平滑平均化波形（薄い実線）と比較されて同図（ｆ）に示した検出ＰＷＭ波形が生成される。
【００７６】
図１１は、検出ＰＷＭ信号を生成する第３の例を示す回路ブロック図である。同図に示す例は、コンパレータ２４０のリファレンスとして一定値を用いた場合の例であり、その他は前述の第２の例と同じである。
【００７７】
図１２は、検出ＰＷＭ信号を生成する第３の例に係るＡ／Ｄ変換動作を示す波形タイミングチャートである。この例の場合は、同図（ｅ）に示すように、一定値のリファレンス（濃い実線）が弱平滑平均化波形（薄い実線）と比較されて同図（ｆ）に示したＰＷＭパルス波形が生成される。その他は前述の第２の例と同じである。
【００７８】
図１３は、検出ＰＷＭ信号を生成する第４の例を示す回路ブロック図である。同図に示す例は、同図に示す例は、検出抵抗Ｒ１を介して検出したランプ電流を全波整流、弱平滑平均化し、一定のリファレンスと比較することで検出ＰＷＭ信号を生成する例であり、その他は前述の第１の例と同じである。
【００７９】
図１４は、検出ＰＷＭ信号を生成する第４の例に係るＡ／Ｄ変換動作を示す波形タイミングチャートである。この例の場合は、同図（ｄ）〜（ｆ）に示すように、弱平滑平均化信号と一定のリファレンス値が比較されて検出ＰＷＭ信号が生成される。その他は前述の第１の例と同じである。
【００８０】
図１５は、検出ＰＷＭ信号を生成する第５の例を示す回路ブロック図である。同図に示す例は、リファレンス三角波生成フィルタ２５０に倍周波リファレンスパルスを供給して倍周波三角波を生成した例であり、その他は前述の第４の例と同じである。
【００８１】
図１６は、検出ＰＷＭ信号を生成する第５の例に係るＡ／Ｄ変換動作を示す波形タイミングチャートである。この例の場合は、同図（ｅ）に示すように、倍周波三角波リファレンス（濃い実線）が弱平滑平均化波形（薄い実線）と比較されて同図（ｆ）に示したＰＷＭパルス波形が生成される。その他は前述の第４の例と同じである。
【００８２】
図１７は、検出ＰＷＭ信号を生成する第６の例を示す回路ブロック図である。この例は、同図（ａ）に示すように、図１５の倍周波三角波生成部２５１にエッジ強調波形を適合させた場合の例である。この場合は、同図（ｂ）に示すように、弱平滑平均化波形が実際は丸みを持っている部分をエッジ強調波形が適用された尖頭形状の三角波で吸収することができる。その他は前述の第５の例と同じである。
【００８３】
図１８は、検出ＰＷＭ信号を生成せずに直に電流波形を高速ＡＤ変換してから平均電流値を得る場合の第６の例を示す回路ブロック図である。この例の場合は、同図に示すように、キャリアの８倍周波数の高速サンプリングクロックで電流波形を電圧化後そのままＡ／Ｄコンバータ３６０によりＡＤ変換する。
【００８４】
そして、波形の半サイクル毎の中ほど３サンプルをフリップフロップ３６２−１、３６２−２で取得し、加算器３６３によりデジタル加算した結果を絶対値演算回路３６４により絶対値化し、その後、平均値演算フリップフロップ３６６により、再度キャリアの２倍周波数、つまり、半サイクル毎の演算サンプリングクロックで再サンプリングして、半サイクル毎のゼロクロス近辺以外の数値化平均電流値を得る。以降、図５の比較回路６０に入力され前述と同様の処理がなされる。
【００８５】
図１９は、図１８に示した回路ブロックの処理のタイミングを示すタイミングチャートである。同図（ａ）および（ｂ）に示すように、この例のＡ／Ｄコンバータでは、電流キャリア周波数の半サイクルに４回サンプリングされるが、同図（ｃ）に示すように、その連続する３サンプル出力の合計値を半サイクルに１回、つまり４サンプルに１回の演算クロックで再サンプルして、同図（ｄ）に示すように、１サイクル内の波形の同図（ａ）中のａ〜ｉの内、ゼロクロス近辺のｅとｉを除いた「ｂ＋ｃ＋ｄ」および「ｆ＋ｇ＋ｈ」の平均値出力を得る。
【００８６】
図２０は、図６に示した非線形特性付加回路３２６で負荷する非線形特性の例を示す概念図である。同図に示すように、縦軸に示す誤差出力の値に応じて横軸に示すＰＷＭデューティが決定される。ここで同図中「ｘ２」で示す実線領域は、定常付近に達するまでは２倍ゲインにして速く立ち上げるための特性であり、同図中「ｘ１」で示す実線領域のうちマイナス誤差定常範囲は、定常値近傍で定常ゲインに切り換えるための特性であり、同図中「ｘ１」で示す実線領域のうちプラス誤差定常範囲は、一気に定常範囲を飛び越えて下がらないよう大きめに確保される特性であり、同図中「ｘ８」で示す実線領域は、感電などの場合の危険な過電流は８倍ゲインにして急速に押さえるための特性である。
【００８７】
図２１は、図５に示したループフィルタの構成を示す回路ブロック図である。同図では、点灯ブロックＢＬ１のみを示すが他の点灯ブロックについても同様に構成される。同図に示すように、ループフィルタ６２は、加算回路３３２と、出力クリップ回路３３４と、フリップフロップ３３６によって構成され、このループフィルタによって非線形処理された入力誤差信号の積分処理が行われ、閉ループ制御信号が生成される。
【００８８】
図２２は、１ブロック共通単一電流制御でブロックごとに独立にソフトスタート／ストップ制御を行う場合の構成例を示す回路ブロック図である。
【００８９】
図２３は、図２２に示した入力誤差生成部３４２の構成を示す回路ブロック図である。同図に示すように、各ブロックランプ電流の最大値選択兼全波整流回路を通って１本化された整流後電流波形は弱平滑された後コンパレータで検出ＰＷＭ化される。検出ＰＷＭはパルス幅カウンタで数値化された後、目標値から減算され、非線形特性付加後、入力誤差信号として出力される。これらの構成および動作は図６と同様に行われる。
【００９０】
上記のようにして生成された入力誤差信号は、図２２に示したループフィルタ６２によって積分され、定常時の閉ループによる制御信号が生成される。
【００９１】
そして、この定常制御信号が駆動パルス生成部５６内に点灯ブロックごとに設けられたソフト波形生成部３５０−１〜３５０−４に出力され、各ソフト波形生成部によってソフトスタート／ストップ波形が生成された後、出力振幅信号としてパルス変換部３７０−１〜３７０−４に出力される。このとき、ソフト波形生成部３５０−１〜３５０−４によって、定常状態への達成状況を示す定常達成信号がＮＯＲ回路３４４に出力され、非定常信号としてループフィルタ６２に出力される。
【００９２】
各点灯ブロックの出力振幅信号は、バルス変換部３７０−１〜３７０−４によって、振幅信号がパルス信号に変換され、各点灯ブロックの駆動ＰＷＭ信号として、図５に示すバックライト制御部１６の出力ポートＰ１〜Ｐ４からドライバ２２を介して各点灯ブロックＢＬ１〜ＢＬ４に出力される。
【００９３】
図２４は、図２２に示したループフィルタの構成を示す回路ブロック図である。同図に示すように、ループフィルタ６２は、加算回路３３２と、出力クリップ回路３３４と、フリップフロップ３３６と、ＡＮＤ回路３３８によって構成され、このループフィルタによって入力誤差信号の積分処理が行われる。
【００９４】
ＡＮＤ回路３３８がフリップフロップ３３６に出力する信号は、非定常時の開ループ化による出力上昇を防止するためのホールド信号として出力され、出力クリップ回路３４６がＡＮＤ回路３４８に出力する信号は、正の場合に定常制御値の上昇方向を示す。尚、このＡＮＤ回路は必ずしも必要ではなく非定常時無条件でフリップフロップ３３６をホールドするようにしてもよい。
【００９５】
図２５は、図２２に示したソフトスタート／ストップ波形生成部の構成を示す概念図である。同図では、点灯ブロックＢＬ１のみを示すが他の点灯ブロックについても同様に構成される。同図に示すように、点灯ブロックごとに生成されたループフィルタ出力信号は、比較回路３５４および３５５、選択回路３５６に出力され、定常達成状態に応じて選択処理することでＰＷＭデューティを示す出力振幅信号が生成される。
【００９６】
ここで、比較回路３５４が出力するゼロ近傍または 定常値近傍を示す信号に基づいて、複数の傾斜値が傾斜値選択回路３５１によって選択され、この傾斜値が極性選択回路３５２によって点灯ブロックのＯＮ／ＯＦＦ信号に基づく極性が適用され、その結果が加算回路３５３によって積分ループに加算され、強制カーブの生成が行われる。
【００９７】
図２６は、ソフトスタート／ストップ波形の例を示すタイミングチャートである。同図（ａ）は、点灯ブロックＢＬ１のＯＮ／ＯＦＦ信号を示し、同図（ｂ）は、図２５の傾斜値選択部３５１によって選択された出力振幅の電圧波形を示し、同図（ｃ）は、ゼロ値近傍の傾斜部および定常値近傍の傾斜部に対応したタイミングを示し、同図（ｄ）は点灯ブロックＢＬ１が定常に達したタイミングを示し、同図（ｅ）は、点灯ブロックＢＬ２のＯＮ／ＯＦＦ信号を示し、同図（ｆ）は、図２５の傾斜値選択部３５１によって選択された出力振幅の電圧波形を示し、同図（ｇ）は、点灯ブロックＢＬ１またはＢＬ２が定常状態に達成するタイミングを示す。
【００９８】
同図に示す制御の特徴としては、まず、閉ループのままスタート／ストップ時の出力のスルーレートを強制的に制限し、常時制御し続けたまま強制的に上昇および下降カーブを作ることで、ＯＮ／ＯＦＦをスムーズに切換える手法がある。
【００９９】
この手法では、図５に示した制御構成、即ち、定常時の目標電流に対して誤差を検出し、この誤差成分をループフィルタを介して出力の自動制御を行う構成において、別途、図２２に示した各点灯ブロックのＯＮ／ＯＦＦ制御入力に合わせて、図２６（ｂ）に折れ線傾斜で図示したような、ＯＮ時上昇、ＯＦＦ時下降の出力制御用強制カーブを生成する。この強制カーブの生成は、図２５に示した傾斜値選択部３５１、極性選択部３５２、加算回路３５３により行われる。
【０１００】
ここで、図２５に示した比較回路３５４により、生成された強制カーブが上昇時に図２６（ｂ）の「閉ループ定常値」で示した自動制御値を超えようとした時には、図２５の選択回路３５６により自動制御側の出力（同図中「閉ループによる定常制御信号」）を選択出力すると共に、その値を次の瞬間の強制カーブ出力用の現在値としても使用する。
【０１０１】
また、強制カーブで下降しようとする時は、その自動制御値から強制的に下降させて行き、自動制御値より小さい範囲では強制カーブ出力を選択出力する。下降してゼロその他所定の値以下になった時、その所定の値にクリップしその値を出力する。
【０１０２】
強制カーブが選択出力されている間は、自動制御値がオープンループとなって過上昇しないように、自動制御出力をホールドさせる。これにより自動制御と開始終了時の強制傾斜カーブとの高精度で連続的な移行が可能となり、静音化が図られる。
【０１０３】
上記に加え、スタート／ストップ直後やスタート／ストップ完了直前に傾斜を緩やかにしてより静音化を進める方法も有効である。例えば、強制カーブが自動制御値近傍にいる時や下限近傍にいる時には、より緩やかな傾斜値を選択することにより、上昇、下降のカーブを緩やかに構成してもよい。これにより定常値や下限値との切換えが滑らかになり、また電流量変化の高周波成分も抑えられ、さらに静音化される。
【０１０４】
また、スタートストップ時の強制カーブによる制御は、各点灯ブロック独立の多チャンネル制御で行うことにより、小規模な回路で独立に任意のタイミングでのＯＮ／ＯＦＦ制御が可能になる。
【０１０５】
例えば、図２２に示すように、各点灯ブロックそれぞれの定常電流値を共通の定常自動制御回路で制御し、スタート／ストップにより各点灯ブロックごと独立にＯＮ／ＯＦＦおよび出力の上昇および下降傾斜を付ける時、共通制御対象のどれか１チャンネルでも定常制御出力が選択されている時は、ホールドせず制御ループを有効にして、全てのチャンネルが定常制御出力選択状態から脱した時、定常制御をホールド状態にする。これにより各チャンネルの状態に依らず１組の定常自動制御回路で、安価に自動制御と独立スタート／ストップ傾斜カーブ生成が可能となる。
【０１０６】
図２７は、ソフトスタート／ストップ波形の他の例を示すタイミングチャートである。同図（ａ）は、点灯ブロックＢＬ１のＯＮ／ＯＦＦ信号を示し、同図（ｂ）〜（ｄ）は、このＯＮ／ＯＦＦ信号に対するソフトスタート／ストップの制御例を示す。
【０１０７】
同図（ｂ）は、スタート／ストップ時に、ランプに電流が流れない低電圧出力範囲は、急傾斜で電圧の出力の上昇および下降を行い特に点灯時間までの時間を短縮する例であり、同図に示したゼロ点から放電開始電圧より少し下の切替閾値電圧までの間の傾斜が該当する部分である。
【０１０８】
同図（ｃ）は、消灯時にはランプに電流が流れない範囲の低電圧でスタンバイしておき、スタート時の点灯開始までの時間短縮と静音化を図る例である。
【０１０９】
同図（ｄ）は、同図（ｅ）に示すような、ＯＮ／ＯＦＦ信号より少し先行したスタンバイ開始信号により、ランプに電流が流れない範囲のスタンバイ電圧に事前待機し、スタート時の時間短縮と静音化を図りながらも、待機中に浮遊容量などに流れる電流やブリッジ回路のスイッチング・ロスによる、消灯時には不必要な消費電力の削減を図る例である。
【産業上の利用可能性】
【０１１０】
本発明によれば、より高度なバックライト制御が可能になるため、高画質化や消費電力の低減が要求される大型液晶ディスプレイへの適用が期待される。
【図面の簡単な説明】
【０１１１】
【図１】本発明の実施形態に係る液晶バックライト駆動装置の構成を示す概念図である。
【図２】図１に示した液晶バックライト駆動装置の全体構成を示す回路ブロック図である。
【図３】図２に示したブリッジ回路の動作例を示す回路図およびタイミングチャートである。
【図４】図２に示したブリッジ回路の他の動作例を示す回路図およびタイミングチャートである。
【図５】図１に示した液晶バックライト駆動装置の制御構成を示す回路ブロック図である。
【図６】図５に示した数値化部および比較部の構成例を示す回路ブロック図である。
【図７】検出ＰＷＭ信号を生成する第１の例を示す回路ブロック図である。
【図８】検出ＰＷＭ信号を生成する第１の例に係るＡ／Ｄ変換動作を示す波形タイミングチャートである。
【図９】検出ＰＷＭ信号を生成する第２の例を示す回路ブロック図である。
【図１０】検出ＰＷＭ信号を生成する第２の例に係るＡ／Ｄ変換動作を示す波形タイミングチャートである。
【図１１】検出ＰＷＭ信号を生成する第３の例を示す回路ブロック図である。
【図１２】検出ＰＷＭ信号を生成する第３の例に係るＡ／Ｄ変換動作を示す波形タイミングチャートである。
【図１３】検出ＰＷＭ信号を生成する第４の例を示す回路ブロック図である。
【図１４】検出ＰＷＭ信号を生成する第４の例に係るＡ／Ｄ変換動作を示す波形タイミングチャートである。
【図１５】検出ＰＷＭ信号を生成する第５の例を示す回路ブロック図である。
【図１６】検出ＰＷＭ信号を生成する第５の例に係るＡ／Ｄ変換動作を示す波形タイミングチャートである。
【図１７】検出ＰＷＭ信号を生成する第６の例を示す回路ブロック図である。
【図１８】検出ＰＷＭ信号を生成せずに直に電流波形を高速ＡＤ変換してから平均電流値を得る場合の第６の例を示す回路ブロック図である。
【図１９】図１８に示した回路ブロックの処理のタイミングを示すタイミングチャートである。
【図２０】図６に示した非線形特性付加回路３２６で負荷する非線形特性の例を示す概念図である。
【図２１】図５に示したループフィルタの構成を示す回路ブロック図である。
【図２２】１ブロック共通単一電流制御でブロックごとに独立にソフトスタート／ストップ制御を行う場合の構成例を示す回路ブロック図である。
【図２３】図２２に示した入力誤差生成部３４２の構成を示す回路ブロック図である。
【図２４】図２２に示したループフィルタの構成を示す回路ブロック図である。
【図２５】図２２に示したソフトスタート／ストップ波形生成部の構成を示す概念図である。
【図２６】ソフトスタート／ストップ波形の例を示すタイミングチャートである。
【図２７】ソフトスタート／ストップ波形の他の例を示すタイミングチャートである。
【符号の説明】
【０１１２】
１０…液晶パネル、１２…液晶駆動部、１４…画像処理部、１６…バックライト制御部、２０…電源回路、２２…ドライバ、５０…保護回路、５２…パラメータ検出部、５４…起動制御部、５６…駆動パルス生成部、５８…数値化部、６０…比較部、６２…ループフィルタ、７０…タイミング発生部、１００…アナログ回路部、２２０…検波部、２２１…半波整流回路、２２２…全波整流回路、２２４…クリップ回路、２３０…平滑平均化ＲＣフィルタ、２４０…コンパレータ、２５０…リファレンス三角波生成フィルタ、３００…デジタル回路部、３２０…入力カウンタ、３２２…入力パルス幅カウント部、３２４…減算部、３２６…非線形特性付加部、３３０…ループフィルタ、３３２…加算部、３３４…出力クリップ部、３３６…フリップフロップ、３４０…最大値選択回路、３４４…ＮＯＲ回路、３４８…ＡＮＤ回路、３５０…ソフト波形生成部、３５１…傾斜値選択部、３５２…極性選択部、３５３…加算回路、３５４…比較回路、３５５…比較回路、３５６…選択回路、３５７…レジスタ回路、３６０…Ａ／Ｄコンバータ、３６２…フリップフロップ、３６３…加算器、３６４…絶対値演算回路、３６６…平均値演算フリップフロップ、３７０…バルス変換部
【図１】
2008192491.tif 000003
【図２】
2008192491.tif 000004
【図３】
2008192491.tif 000005
【図４】
2008192491.tif 000006
【図５】
2008192491.tif 000007
【図６】
2008192491.tif 000008
【図７】
2008192491.tif 000009
【図８】
2008192491.tif 000010
【図９】
2008192491.tif 000011
【図１０】
2008192491.tif 000012
【図１１】
2008192491.tif 000013
【図１２】
2008192491.tif 000014
【図１３】
2008192491.tif 000015
【図１４】
2008192491.tif 000016
【図１５】
2008192491.tif 000017
【図１６】
2008192491.tif 000018
【図１７】
2008192491.tif 000019
【図１８】
2008192491.tif 000020
【図１９】
2008192491.tif 000021
【図２０】
2008192491.tif 000022
【図２１】
2008192491.tif 000023
【図２２】
2008192491.tif 000024
【図２３】
2008192491.tif 000025
【図２４】
2008192491.tif 000026
【図２５】
2008192491.tif 000027
【図２６】
2008192491.tif 000028
【図２７】
2008192491.tif 000029