(57)【要約】【課題】データ転送の時間を短縮する。【解決手段】シリアル通信速度を上げることなく、転送するデータを必要なものに限定する。また、不要なアクセス処理を削減することにより、データ転送の無駄な時間を減らす。【選択図】図１
2008204129.tif 000002
【特許請求の範囲】
【請求項１】
シリアルインターフェースを介して受信したシリアルデータを、パラレルデータに変換し、前記パラレルデータをパラレルリクエストとして出力するシリアル―パラレル変換部と、
前記シリアル―パラレル変換部から供給されるパラレルリクエストを実行するリクエスト制御部と、
前記シリアルデータに含まれるコマンドで指定されたＲｅａｄ命令により読み出されるＬＳＩの各種情報を保持するレジストリ群と、
前記リクエスト制御部から供給されるアドレスを元に、前記レジストリ群からデータをセレクトするセレクタと、
前記Ｒｅａｄ命令に応答して、前記セレクタを介してデータを読み出し、読み出した前記データをリプライデータとして出力するリード制御部と、
前記リード制御部から供給される複数Ｂｙｔｅデータの各Ｂｙｔｅに対して、ＡＬＬ“０”またはＡＬＬ“１”であるＢｙｔｅの検出を実施し、この検出結果を示す複数Ｂｉｔのデコード信号を生成するデータチェック部と、
前記リプライデータと、前記複数Ｂｉｔのデコード信号とに基づいて送信用リプライデータを生成するリプライ制御部と、
前記送信用リプライデータをシリアル変換したシリアルデータを生成し、前記シリアルデータをシリアルインタフェースを介してシリアル転送するパラレル―シリアル変換部と
を具備する
データ転送装置。
【請求項２】
請求項１に記載のデータ転送装置において、
前記データチェック部は、
前記複数Ｂｉｔのデコード信号を、Ｂｙｔｅ７−０に対応して生成し、各ＢｙｔｅのデータにＡＬＬ“０”データ、または、ＡＬＬ“１”データを検出した場合に、対応するＢｙｔｅ位置のＢｉｔにフラグを立てる
データ転送装置。
【請求項３】
請求項２に記載のデータ転送装置において、
前記データチェック部は、
ＡＬＬ“０”もしくはＡＬＬ“１”の検出条件を記憶装置に保持し、
前記記憶装置に保持される前記検出条件は可変的である
データ転送装置。
【請求項４】
バーストモードでデータ転送を実行するデータ転送装置であって、
シリアルインターフェースを介して受信したシリアルデータを、パラレルデータに変換し、前記パラレルデータをパラレルリクエストとして出力するシリアル―パラレル変換部と、
前記シリアル―パラレル変換部から供給されるパラレルリクエストを実行するリクエスト制御部と、
前記シリアルデータに含まれるコマンドで指定されたＲｅａｄ命令により読み出されるＬＳＩの各種情報を保持するレジストリ群と、
前記リクエスト制御部から供給されるアドレスを元に、前記レジストリ群からデータをセレクトするセレクタと、
前記Ｒｅａｄ命令に応答して、前記セレクタを介してデータを読み出し、読み出した前記データをリプライデータとして出力するリード制御部と、
バーストモード時に、前記Ｒｅａｄ命令に対するアドレスをチェックし、前記レジストリ群の実体のないレジストリ値のエリアを計算して読み出し不要エリアとし、次アクセスで前記読み出し不要エリアのアドレスをＳｋｉｐさせるＳｋｉｐカウントを生成するアドレスチェック部と、
前記リプライデータと、Ｓｋｉｐカウントに基づいて送信用リプライデータを生成するリプライ制御部と、
前記送信用リプライデータをシリアル変換したシリアルデータを生成し、前記シリアルデータをシリアルインタフェースを介してシリアル転送するパラレル―シリアル変換部と
を具備する
データ転送装置。
【請求項５】
請求項４に記載のデータ転送装置において、
前記リプライ制御部は、
アドレスチェック部から受け取った前記Ｓｋｉｐカウントを、前記リクエスト制御部に供給し、
前記リクエスト制御部は、
前記Ｓｋｉｐカウントに基づいて、前記レジストリ群に含まれる転送に不要なＢｙｔｅを不要エリアとしてＳｋｉｐさせたアドレスを生成し、
前記セレクタは、
前記不要エリアをＳｋｉｐさせた読み出しを行う
データ転送装置。
【請求項６】
請求項１から５の何れか１項に記載のデータ転送装置において、
前記パラレルリクエストは有効信号、ＣＭＤ、ＡＤおよびＤＴを含み、
前記リクエスト制御部は、
前記セレクタに対して、前記レジストリ群から読み出すアドレスを供給し、
前記セレクタは、前記レジストリ群から８Ｂｙｔｅ単位で前記データを読み出す
データ転送装置。
【請求項７】
請求項１から６の何れか１項に記載のデータ転送装置において、
前記各種情報は、モードを含む設定値またはログ情報を含み、
前記レジストリ群は、レジスタやバッファを含んで構成され、
前記セレクタは、前記レジストリ群に含まれる転送に不要なＢｙｔｅを、前記ＡＬＬ“０”またはＡＬＬ“１”として読み出す
データ転送装置。
【請求項８】
［ａ］シリアルインターフェースを介して受信したシリアルデータを、パラレルデータに変換し、前記パラレルデータをパラレルリクエストとして出力するステップと、
［ｂ］前記パラレルリクエストを実行するステップと、
［ｃ］パラレルリクエストを実行することによって得られたアドレスを元に、ＬＳＩの各種情報を保持するレジストリ群からデータをセレクトするステップと、
［ｄ］パラレルリクエストを実行することによって得られたＲｅａｄ命令に応答して、前記レジストリ群からデータを読み出し、読み出した前記データをリプライデータとして出力するステップと、
［ｅ］前記リプライデータとして供給される複数Ｂｙｔｅデータの各Ｂｙｔｅに対して、ＡＬＬ“０”またはＡＬＬ“１”であるＢｙｔｅの検出を実施し、この検出結果を示す複数Ｂｉｔのデコード信号を生成するステップと、
［ｆ］前記リプライデータと、前記複数Ｂｉｔのデコード信号とに基づいて送信用リプライデータを生成するステップと、
［ｇ］前記送信用リプライデータをシリアル変換したシリアルデータを生成し、前記シリアルデータをシリアルインタフェースを介してシリアル転送するステップ
を具備する
データ転送方法。
【請求項９】
請求項８に記載のデータ転送方法において、
前記［ｅ］ステップは、
前記複数Ｂｉｔのデコード信号を、Ｂｙｔｅ７−０に対応して生成するステップと、
各ＢｙｔｅのデータにＡＬＬ“０”データ、または、ＡＬＬ“１”データを検出した場合に、検出したＡＬＬ“０”データ、または、ＡＬＬ“１”データに対応するＢｙｔｅ位置のＢｉｔを“０”にするステップ
を含む
データ転送方法。
【請求項１０】
バーストモードでデータ転送を実行するデータ転送方法であって、
［ａ］シリアルインターフェースを介して受信したシリアルデータを、パラレルデータに変換し、前記パラレルデータをパラレルリクエストとして出力するステップと、
［ｂ］前記パラレルリクエストを実行するステップと、
［ｃ］パラレルリクエストを実行することによって得られたアドレスを元に、ＬＳＩの各種情報を保持するレジストリ群からデータをセレクトするステップと、
［ｄ］パラレルリクエストを実行することによって得られたＲｅａｄ命令に応答して、前記レジストリ群からデータを読み出し、読み出した前記データをリプライデータとして出力するステップと、
［ｅ］バーストモード時に、前記Ｒｅａｄ命令に対するアドレスをチェックし、前記レジストリ群の実体のないレジストリ値のエリアを計算して読み出し不要エリアとし、次アクセスで前記読み出し不要エリアのアドレスをＳｋｉｐさせるＳｋｉｐカウントを生成するステップと、
［ｆ］前記リプライデータと、前記Ｓｋｉｐカウントに基づいて送信用リプライデータを生成するステップと、
［ｇ］前記送信用リプライデータをシリアル変換したシリアルデータを生成し、前記シリアルデータをシリアルインタフェースを介してシリアル転送するステップ
を具備する
データ転送方法。
【請求項１１】
請求項１０に記載のデータ転送方法において、さらに、
［ｈ］前記Ｓｋｉｐカウントに基づいて、前記レジストリ群に含まれる転送に不要なＢｙｔｅを不要エリアとしてＳｋｉｐさせたアドレスを生成するステップと、
［ｉ］前記アドレスに基づいて前記不要エリアをＳｋｉｐさせた読み出しを行うステップ
を具備する
データ転送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ転送装置およびデータ転送方法に関し、特にシリアル通信におけるデータ転送装置およびデータ転送方法に関する。
【背景技術】
【０００２】
今日の情報化社会においては、高速なデータ転送を実現するシリアル通信が普及してきている。シリアル通信におけるデータ転送の転送効率を向上させ、送受信されるデータの処理時間を短縮する技術が求められている（例えば、特許文献１〜５参照。）。
【０００３】
特許文献１（特開平１１−３０８２９６号公報）には、パラレル送信データを圧縮してシリアル送信するシステムにおいて、送信バイトＢとパターンデータＰＤを比較し、一致した場合は、圧縮を表す比較データを送信し、不一致の場合は非圧縮を表す比較データと送信バイトＢを送出する技術が記載されている。特許文献２（特開２０００−３０７９４８号公報）には、映像や音声をシリアル伝送するシステムにおいて、データのないアイテムに対してのデータの読み出しをスキップする技術が記載されている。
【０００４】
特許文献３（特開２００６−２４４２０９号公報）には、画像形成装置のシリアル通信装置において、装置の状態（印刷中か否か）に応じて、シリアル通信の通信量を変更する技術が記載されている。また、特許文献４（特開平０９−３１９７０２号公報）には、マイクロプロセッサからのアクセスの際に、アドレスバスに通信デバイスのアドレスと通信情報を乗せ、データバスに通信するデータを乗せることにより、１回のアクセスで通信が開始でき、シリアル通信に要する時間を短縮すると共に、通信データのビット長を可変とし、通信回路内に通信ビット長のメモリを持つことにより通信時間を短縮し、高速なシリアル通信を可能にするシリアル通信コントローラに関する技術が記載されている。
【０００５】
特許文献５（実開平０４−１０３０４６号公報）には、所定のデータ通信回線から受信され、パラレル・データに変換されたデータに対して、予め設定されているフレーム構造に変換する機能、予め設定されているコードに変換する機能、または、これらの機能の内の一部を有する第１手段と、その第１手段により変換されたパラレル・データをシリアルデータに変換して所定のデータ回線に送出する第２手段とを備えた通信制御装置が記載されている。
【０００６】
【特許文献１】特開平１１−３０８２９６号公報
【特許文献２】特開２０００−３０７９４８号公報
【特許文献３】特開２００６−２４４２０９号公報
【特許文献４】特開平０９−３１９７０２号公報
【特許文献５】実開平０４−１０３０４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
シリアルインタフェースを用いてデータ転送を行う場合に、シリアル通信速度を上げることで、データ受信時間を短縮することが考えられる。しかしながら、単純に通信速度を高速化すると、信号波形の乱れが生じ、データ転送の転送効率を適切に向上させることができない場合がある。また、通信速度を高速化するには、コストがかかる場合がある。
【０００８】
本発明が解決しようとする課題は、シリアルインタフェースおけるデータ転送の転送効率を適切に向上させる技術を提供することにある。
【課題を解決するための手段】
【０００９】
以下に、［発明を実施するための最良の形態］で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１０】
上記課題を解決するために、シリアルインターフェースを介して受信したシリアルデータを、パラレルデータに変換し、前記パラレルデータをパラレルリクエストとして出力するシリアル―パラレル変換部（３）と、前記シリアル―パラレル変換部（３）から供給されるパラレルリクエストを実行するリクエスト制御部（４）と、前記シリアルデータに含まれるコマンドで指定されたＲｅａｄ命令により読み出されるＬＳＩの各種情報を保持するレジストリ群（５）と、前記リクエスト制御部（４）から供給されるアドレスを元に、前記レジストリ群（５）からデータをセレクトするセレクタ（６）と、前記Ｒｅａｄ命令に応答して、前記セレクタ（６）を介してデータを読み出し、読み出した前記データをリプライデータとして出力するリード制御部（７）と、前記リード制御部（７）から供給される複数Ｂｙｔｅデータの各Ｂｙｔｅに対して、ＡＬＬ“０”またはＡＬＬ“１”であるＢｙｔｅの検出を実施し、この検出結果を示す複数Ｂｉｔ（例えば、８Ｂｉｔ）のデコード信号を生成するデータチェック部（８）と、前記リプライデータと、前記複数Ｂｉｔ（例えば、８Ｂｉｔ）のデコード信号とに基づいて送信用リプライデータを生成するリプライ制御部（１０）と、前記送信用リプライデータをシリアル変換したシリアルデータを生成し、前記シリアルデータをシリアルインタフェースを介してシリアル転送するパラレル―シリアル変換部（１１）とを具備するデータ転送装置を構成する。
【００１１】
そのデータ転送装置において、前記データチェック部（８）は、前記複数Ｂｉｔ（例えば、８Ｂｉｔ）のデコード信号を、Ｂｙｔｅ７−０に対応して生成し、各ＢｙｔｅのデータにＡＬＬ“０”データ、または、ＡＬＬ“１”データを検出した場合に、対応するＢｙｔｅ位置のＢｉｔにフラグを立てる（例えば、その位置のビットを“０”にする）機能を有することが好ましい。
【００１２】
そのデータ転送装置において、前記データチェック部（８）は、ＡＬＬ“０”もしくはＡＬＬ“１”の検出条件を記憶装置に保持し、前記記憶装置に保持される前記検出条件は可変的であることが好ましい。
【００１３】
また、データ転送装置が、バーストモードでデータ転送を実行する機能を備えているならば、そのデータ転送装置は、シリアルインターフェースを介して受信したシリアルデータを、パラレルデータに変換し、前記パラレルデータをパラレルリクエストとして出力するシリアル―パラレル変換部（３）と、前記シリアル―パラレル変換部（３）から供給されるパラレルリクエストを実行するリクエスト制御部（４）と、前記シリアルデータに含まれるコマンドで指定されたＲｅａｄ命令により読み出されるＬＳＩの各種情報を保持するレジストリ群（５）と、前記リクエスト制御部（４）から供給されるアドレスを元に、前記レジストリ群（５）からデータをセレクトするセレクタ（６）と、前記Ｒｅａｄ命令に応答して、前記セレクタ（６）を介してデータを読み出し、読み出した前記データをリプライデータとして出力するリード制御部（７）と、バーストモード時に、前記Ｒｅａｄ命令に対するアドレスをチェックし、前記レジストリ群（５）の実体のないレジストリ値のエリアを計算して読み出し不要エリアとし、次アクセスで前記読み出し不要エリアのアドレスをＳｋｉｐさせるＳｋｉｐカウントを生成するアドレスチェック部（９）と、前記リプライデータと、Ｓｋｉｐカウントに基づいて送信用リプライデータを生成するリプライ制御部（１０）と、前記送信用リプライデータをシリアル変換したシリアルデータを生成し、前記シリアルデータをシリアルインタフェースを介してシリアル転送するパラレル―シリアル変換部（１１）とを具備するものであることが好ましい。
【００１４】
そのデータ転送装置において、前記リプライ制御部（１０）は、アドレスチェック部（９）から受け取った前記Ｓｋｉｐカウントを、前記リクエスト制御部（４）に供給する機能を有することが好ましい。そして、前記リクエスト制御部（４）は、前記Ｓｋｉｐカウントに基づいて、前記レジストリ群（５）に含まれる転送に不要なＢｙｔｅを不要エリアとしてＳｋｉｐさせたアドレスを生成し、前記セレクタ（６）は、前記不要エリアをＳｋｉｐさせた読み出しを行うことが好ましい。
【００１５】
そのデータ転送装置において、前記パラレルリクエストは有効信号、ＣＭＤ、ＡＤおよびＤＴを含み、前記リクエスト制御部（４）は、前記セレクタ（６）に対して、前記レジストリ群（５）から読み出すアドレスを供給し、前記セレクタ（６）は、前記レジストリ群（５）から８Ｂｙｔｅ単位で前記データを読み出す機能を備えていても良い。
【００１６】
そのデータ転送装置において、前記各種情報は、モードを含む設定値またはログ情報を含み、前記レジストリ群（５）は、レジスタやバッファを含んで構成され、前記セレクタ（６）は、前記レジストリ群（５）に含まれる転送に不要なＢｙｔｅを、前記ＡＬＬ“０”またはＡＬＬ“１”として読み出す機能を備えていることが好ましい。
【００１７】
また、上記課題を解決するために、
［ａ］シリアルインターフェースを介して受信したシリアルデータを、パラレルデータに変換し、前記パラレルデータをパラレルリクエストとして出力するステップと、
［ｂ］前記パラレルリクエストを実行するステップと、
［ｃ］パラレルリクエストを実行することによって得られたアドレスを元に、ＬＳＩの各種情報を保持するレジストリ群（５）からデータをセレクトするステップと、
［ｄ］パラレルリクエストを実行することによって得られたＲｅａｄ命令に応答して、前記レジストリ群（５）からデータを読み出し、読み出した前記データをリプライデータとして出力するステップと、
［ｅ］前記リプライデータとして供給される複数Ｂｙｔｅデータの各Ｂｙｔｅに対して、ＡＬＬ“０”またはＡＬＬ“１”であるＢｙｔｅの検出を実施し、この検出結果を示す複数Ｂｉｔ（例えば、８Ｂｉｔ）のデコード信号を生成するステップと、
［ｆ］前記リプライデータと、前記複数Ｂｉｔ（例えば、８Ｂｉｔ）のデコード信号とに基づいて送信用リプライデータを生成するステップと、
［ｇ］前記送信用リプライデータをシリアル変換したシリアルデータを生成し、前記シリアルデータをシリアルインタフェースを介してシリアル転送するステップ
を具備するデータ転送方法を用いてデータ転送を実行する。
【００１８】
そのデータ転送方法において、
前記［ｅ］ステップは、
前記複数Ｂｉｔ（例えば、８Ｂｉｔ）のデコード信号を、Ｂｙｔｅ７−０に対応して生成するステップと、
各ＢｙｔｅのデータにＡＬＬ“０”データ、または、ＡＬＬ“１”データを検出した場合に、検出したＡＬＬ“０”データ、または、ＡＬＬ“１”データに対応するＢｙｔｅ位置のＢｉｔを“０”にするステップを含むことが好ましい。
【００１９】
バーストモードでデータ転送を実行する場合には、
［ａ］シリアルインターフェースを介して受信したシリアルデータを、パラレルデータに変換し、前記パラレルデータをパラレルリクエストとして出力するステップと、
［ｂ］前記パラレルリクエストを実行するステップと、
［ｃ］パラレルリクエストを実行することによって得られたアドレスを元に、ＬＳＩの各種情報を保持するレジストリ群（５）からデータをセレクトするステップと、
［ｄ］パラレルリクエストを実行することによって得られたＲｅａｄ命令に応答して、前記レジストリ群（５）からデータを読み出し、読み出した前記データをリプライデータとして出力するステップと、
［ｅ］バーストモード時に、前記Ｒｅａｄ命令に対するアドレスをチェックし、前記レジストリ群（５）の実体のないレジストリ値のエリアを計算して読み出し不要エリアとし、次アクセスで前記読み出し不要エリアのアドレスをＳｋｉｐさせるＳｋｉｐカウントを生成するステップと、
［ｆ］前記リプライデータと、前記Ｓｋｉｐカウントに基づいて送信用リプライデータを生成するステップと、
［ｇ］前記送信用リプライデータをシリアル変換したシリアルデータを生成し、前記シリアルデータをシリアルインタフェースを介してシリアル転送するステップ
を具備するデータ転送方法でデータを転送しても良い。
【００２０】
そのデータ転送方法において、さらに、
［ｈ］前記Ｓｋｉｐカウントに基づいて、前記レジストリ群（５）に含まれる転送に不要なＢｙｔｅを不要エリアとしてＳｋｉｐさせたアドレスを生成するステップと、
［ｉ］前記アドレスに基づいて前記不要エリアをＳｋｉｐさせた読み出しを行うステップを含むデータ転送方法であることが好ましい。
【発明の効果】
【００２１】
本発明は、シリアル通信速度を上げることなく、転送するデータを必要なものに限定することが可能である。
【００２２】
また、本発明によると、不要なアクセス処理を削減することにより、データ転送の無駄な時間を減らし、転送効率を向上させることが可能である。
【００２３】
言い換えると、シリアル転送の転送長が可変になるため、Ｂｉｔ数を減らした転送が可能となるので、転送時間を短くすることが可能となる。また、不要エリアへのアクセスをＳｋｉｐするため、処理回数が減り、転送時間を短縮することが出来る。
【発明を実施するための最良の形態】
【００２４】
［第１実施形態］
以下に、図面を参照して、本願発明を実施するための形態について説明を行う。図１は、本実施形態のデータ転送システムの構成を例示するブロック図である。本実施形態のデータ通信システム１５は、第１シリアル通信制御装置（マスタ）１と第２シリアル通信制御装置（スレーブ）２とを含んで構成されている。その第１シリアル通信制御装置１とその第２シリアル通信制御装置２は、シリアルインタフェース（第１シリアルインターフェース１２と第２シリアルインターフェース１３）を介して接続されている。第１シリアル通信制御装置１は第１シリアルインターフェース１２を介して、第２シリアル通信制御装置２へのリクエスト送信を行っている。また、第１シリアル通信制御装置１は第２シリアルインターフェース１３を介して、このリクエストに対する第２シリアル通信制御装置２からのリプライを受信している。同様に、第２シリアル通信制御装置２は第１シリアルインターフェース１２を介して、第１シリアル通信制御装置１から送信されたリクエストを受信している。また、第２シリアル通信制御装置２は、このリクエストに対するリプライを第２シリアルインターフェース１３を介して第１シリアル通信制御装置１に送信している。
【００２５】
本実施形態のデータ通信システム１５においては、第１シリアル通信制御装置１と第２シリアル通信制御装置２とは同様の構成であることが好ましい。したがって、以下に述べる実施形態においては、第１シリアル通信制御装置１と第２シリアル通信制御装置２とが同様の内部構成を備えているものとし、第２シリアル通信制御装置２に対応してその内部構成の説明を行う。
【００２６】
図１を参照すると、第２シリアル通信制御装置２は、シリアル―パラレル変換部３と、リクエスト制御部４と、レジストリ群５と、セレクタ６と、リード制御部７と、データチェック部８と、アドレスチェック部９と、リプライ制御部１０と、パラレル―シリアル変換部１１とを含んで構成されている。
【００２７】
シリアル―パラレル変換部３は第１シリアルインターフェース１２を介して第１シリアル通信制御装置１から受信したシリアルデータを、パラレルデータに変換し、パラレルリクエストとしてリクエスト制御部４に供給する。このパラレルリクエストは有効信号、ＣＭＤ、ＡＤおよびＤＴを含んで構成されている。
【００２８】
リクエスト制御部４は、シリアル―パラレル変換部３から供給されるパラレルリクエストを実行する。また、リクエスト制御部４は、セレクタ６（セレクタ６に関する説明は後述する。）に対して、レジストリ群５（レジストリ群５に関する説明は後述する）から読み出すアドレスを渡す。さらに、リクエスト制御部４は、リード制御部７（リード制御部７に関する説明は後述する）に対して、Ｒｅａｄ命令を渡す。
【００２９】
レジストリ群５は、第１シリアル通信制御装置１からコマンドで指定されたＲｅａｄ命令により読み出されるＬＳＩの各種情報（モードを含む設定値やログ情報等）であり、レジスタやバッファで構成されている。ここにおいて、レジストリ群５の構成について説明を行う。図２は、レジストリ群５の構成を例示する図である。図２は、レジストリ群５の一例として、各種情報のマッピングを示している。空白の部分は、転送に不要なＢｙｔｅ（以下、実体のないＲｅｇｉｓｔｅｒ値と呼ぶ）であり、ＡＬＬ“０”として読み出される。
【００３０】
セレクタ６は、リクエスト制御部４からのアドレスを元に、レジストリ群５からデータをセレクトし、リード制御部７に読み出したデータを渡す。データは８Ｂｙｔｅ単位で読み出される。リード制御部７は、リクエスト制御部４からのＲｅａｄ命令を実行する。リード制御部７は、セレクタ６を介してデータを読み出し、リプライデータとして、リプライ制御部１０にリプライを送信する。また、リード制御部７はリプライを送信すると共に、データチェック部８にデータを渡す。
【００３１】
データチェック部８は、リード制御部７から受信した８Ｂｙｔｅデータの各Ｂｙｔｅに対して、ＡＬＬ“０”やＡＬＬ“１”の検出を実施する。データチェック部８は、この検出結果を８Ｂｉｔのデコード信号（Ｒｅａｄ  Ｂｙｔｅ  Ｅｎａｂｌｅ）として生成し、リプライ制御部１０に渡す。この８Ｂｉｔのデコード信号は、Ｂｙｔｅ７−０に対応し、各Ｂｙｔｅのデータ中にＡＬＬ“０”やＡＬＬ“１”データを検出した場合に、対応するＢｙｔｅ位置のＢｉｔを“０”にする。データチェック部８でのＡＬＬ“０”もしくはＡＬＬ“１”の検出条件は、ファームウェア等でプログラマブルである。
【００３２】
アドレスチェック部９は、Ｒｅａｄ命令に対するアドレスをチェックし、実体のないレジスタ値（読み出し不要）のエリア（図２に示すマッピング情報の空白部分）を計算し、次アクセスで読み出し不要エリアのアドレスをＳｋｉｐさせるカウントを生成する。
【００３３】
リプライ制御部１０は、リード制御部７からリプライデータと、データチェック部８からの８Ｂｉｔのデコード信号（Ｒｅａｄ  Ｂｙｔｅ  Ｅｎａｂｌｅ）と、アドレスチェック部９からの、アドレスＳｋｉｐカウントを受信して、リプライを生成し、パラレル―シリアル変換部１１に供給する。アドレスＳｋｉｐカウントは、リクエスト制御部４にも渡される。リクエスト制御部４は、アドレスＳｋｉｐカウントから不要エリアをＳｋｉｐさせたアドレスを生成し、レジストリ群５の不要エリアをＳｋｉｐさせた読み出しを行う。
【００３４】
パラレル―シリアル変換部１１は、シリアルインタフェースを介して、リプライ制御部１０から受信したリプライデータをシリアル変換して、第１シリアル通信制御装置１にシリアル転送する。
【００３５】
以下に、本実施形態の動作について説明を行う。図３は、シリアル転送の動作を例示するタイミングチャートである。本実施形態におけるシリアルインタフェースは、ＳＴＢ（Ｓｔｒｏｂｅ）、ＴＸＤ（Ｄａｔａ）、ＴＸＥ（Ｅｎｄ）信号により、第１シリアル通信制御装置１及び第２シリアル通信制御装置２からデータがシリアル転送される。シリアル転送される内容はＣＭＤ（コマンド）、ＡＤ（アドレス）、ＤＴ（データ）である。シリアルインタフェースを用いて８Ｂｙｔｅ  Ｒｅａｄのアクセスを行う場合、第２シリアル通信制御装置２から第１シリアル通信制御装置１に対してデータ部分で６４Ｂｉｔを転送する。以下の実施形態では、１Ｂｉｔのデータをシリアル転送するのに１８５ｎｓ掛かるものとする。
【００３６】
ＡＬＬ“０”として読み出されるデータを不要データとして転送しないようにするため、データチェック部８は、リード制御部７から受信した８Ｂｙｔｅデータの各Ｂｙｔｅに対してＡＬＬ“０”やＡＬＬ“１”の検出を実施する。
【００３７】
データチェック部８は、この検出結果を８Ｂｉｔのデコード信号（Ｒｅａｄ  Ｂｙｔｅ  Ｅｎａｂｌｅ）として生成する。この８Ｂｉｔのデコード信号は、Ｂｙｔｅ７−０に対応し、各Ｂｙｔｅのデータ中にＡＬＬ“０”やＡＬＬ“１”データを検出した場合に、対応するＢｙｔｅ位置のＢｉｔを“０”にする。
【００３８】
本例の場合、８Ｂｉｔのデコード信号として
１０１００１１１ｂ
を生成し、リプライ制御部１０に不要Ｂｙｔｅを通知する。リプライ制御部１０は、この信号に基づいて、転送フォーマットのＨＤ１情報を生成する。図４は、本実施形態の転送フォーマットを例示する図である。図４に示されているように、本実施形態の転送フォーマットには、ＨＤ１情報が含まれている。リプライ制御部１０は、データチェック部８から転送不要Ｂｙｔｅを示す８Ｂｉｔのデコード信号（ＨＤ１情報）と、リード制御部７から８Ｂｙｔｅのデータを受け取り、パラレル―シリアル変換部１１にＲｅｐｌｙを供給する。パラレル―シリアル変換部１１は、リプライ制御部１０からのＨＤ１情報を元に、不要なデータ部分３Ｂｙｔｅを取り除いて、図４に示す転送フォーマットでシリアル転送を行う。
【００３９】
本実施形態のデータ通信システム１５において、第２シリアル通信制御装置２（または第１シリアル通信制御装置１）は、８Ｂｙｔｅデータに対する、Ｄａｔａ  Ｃｈｅｃｋ機構を備えている。これにより、転送に不要なデータを取り除くことが可能となり、転送長の無駄を無くしたシリアル転送が可能となる。
【００４０】
［第２実施形態］
以下に、本願発明の第２実施形態について説明を行う。第２実施形態では、第２シリアル通信制御装置２（または第１シリアル通信制御装置１）が、Ｂｕｒｓｔ  Ｒｅａｄ方式に対応している場合に適用可能である。Ｂｕｒｓｔ  Ｒｅａｄ方式では、リクエストのデータ数を減らすために、初回アクセスのみアドレスが転送され、以降のアクセスはアドレスが転送されることなく、ハードウェアでのアドレスインクリメントにより連続したエリアを読み出している。
【００４１】
本実施形態の第２シリアル通信制御装置２において、アドレスチェック部９は、Ｂｕｒｓｔ  Ｒｅａｄ時に、リクエスト制御部４から受け取ったアドレスからアクセス不要エリアを計算する。以下に、図２に示すエリアにおいて、アドレス００ｈからＢｕｒｓｔ  Ｒｅａｄが実施された場合に対応し、第２実施形態の具体的な動作について説明を行う。
【００４２】
図２に示されているように、アドレス００ｈからアドレス３８ｈまでは、読み出し不要なエリアである。アドレス００ｈからＢｕｒｓｔ  Ｒｅａｄが実行されると、アドレスチェック部９はアクセス不要エリアを計算する。この場合、アドレス４０ｈをＳｋｉｐカウントとして計算する。リプライ制御部１０は、このＳｋｉｐカウントをアドレスチェック部９から受け取り、パラレル―シリアル変換部１１にリプライを返却する。
【００４３】
図５は、第２実施形態における転送フォーマットの構成を例示する図である。リプライ制御部１０は、Ｓｋｉｐカウント（ＨＤ１情報）と、リード制御部７から８Ｂｙｔｅのデータを受け取り、パラレル―シリアル変換部１１にＲｅｐｌｙを供給する。パラレル―シリアル変換部１１は、リプライ制御部１０からのＨＤ１情報を元に、図５に示す転送フォーマットでシリアル転送を行う。
【００４４】
また、リプライ制御部１０は、リクエスト制御部４に対してもＳｋｉｐカウントをインクリメント値として渡す。
【００４５】
リクエスト制御部４は、次アクセスを４０ｈとして読み出しを行うことになるため、０８−３８ｈまでの計７回のアクセスをＳｋｉｐさせた処理が可能になる。
【００４６】
従来のアドレスインクリメントは固定の８ｈで実施している。従来は、＋８ｈをインクリメントしているため、読み出し不要なエリアに対してもアクセスが行われることになり、転送に無駄が生じている。本実施形態では、このような場合に、読み出しアドレスをチェックすることにより、次の有効アドレスまでをＳｋｉｐさせることが可能になる。そのため、不要な読み出し回数を減らし、不要エリアへのアクセスをＳｋｉｐさせて処理回数を削減させている。
【００４７】
［比較例］
以下に、比較のために、上述の実施形態の第１シリアル通信制御装置１において、データチェック部８とアドレスチェック部９による処理を行わない場合の構成・動作について説明を行う。
【００４８】
比較例における第１シリアル通信制御装置１では、最大のＢｉｔ数を用いてシリアル転送が行われている。この場合、転送不要なＢｉｔ数であるにも関わらず、最大の転送長でデータ転送が行われる。そのため、転送に時間がかかることがあった。最大のＢｉｔ数を用いてシリアル転送が行われると、このデータ中には転送に不要なＢｙｔｅ（実体のないＲｅｇｉｓｔｅｒ値：例えばＡＬＬ“０”データやＡＬＬ“１”データ）が含まれる場合がある。このように、転送に不要なデータが含まれると、その分だけシリアル転送に時間が掛かってしまうことになる。
【００４９】
比較例におけるデータ通信システム１５では、第１シリアル通信制御装置１からシリアル転送されたデータは第２シリアル通信制御装置２のシリアル―パラレル変換部３でシリアル−パラレル変換され、リクエスト制御部４に取り込まれる。第２シリアル通信制御装置２は、リクエスト制御部４で第１シリアル通信制御装置１からの命令により、データをレジストリ群５から読み出し、リプライ制御部１０へ渡し、パラレル−シリアル変換して第１シリアル通信制御装置１へ返却する。
【００５０】
このデータ中には、上述の図２の説明で述べたように、実体のないレジスタ値が含まれる場合がある。例えば、図２に示すアドレス４０ｈ（点線枠）に対応するデータに対し、８Ｂｙｔｅ  Ｒｅａｄアクセスが行われた場合の動作を説明する。この場合、実体のあるレジスタ値は５Ｂｙｔｅであり、空白部分の３Ｂｙｔｅは、実体のないレジスタ値であり、Ａｌｌ”０”として読み出される。
【００５１】
リクエスト制御部４は、シリアル―パラレル変換部３から８Ｂｙｔｅ  Ｒｅａｄ命令を受け取ると、リード制御部７にデータの読み出しを指示する。リード制御部７は、セレクタ６を介してレジストリ群５からデータを読み出される。このアドレス４０ｈから読み出されたデータは８Ｂｙｔｅであるが、空白部分の３Ｂｙｔｅを含んでいる。
【００５２】
図７は、比較例における８Ｂｙｔｅ  Ｒｅａｄアクセス時のリプライ転送ファーマットを示している。図７に示されているように、データチェック部８またはアドレスチェック部９を備えていない第２シリアル通信制御装置２の転送ファーマットの場合、リプライデータが８Ｂｙｔｅとして転送される。そのため、転送不要となる空白部分の３ＢｙｔｅのＡｌｌ”０”データに対しても転送が行われるしたがって、不要なデータの分だけシリアル転送に時間が掛かってしまうことになる。本比較例において、１Ｂｉｔのデータを伝送するのに１８５ｎｓの時間を要する場合、図７に示されるフォーマットに対応したデータ転送には、１４．８μｓの時間がかかることになる。
【００５３】
上述の実施形態においては、シリアル転送の転送長が可変になるため、ビット数を減らした転送が可能となる。したがって、従来のデータ転送装置よりも転送時間を短くすることができる。具体的には、３Ｂｙｔｅ不要データの場合、図７のフォーマットに対して、３Ｂｙｔｅ転送不要になる。このとき、図４に示すフォーマットでＨＤ１を転送するため、比較例に対して２Ｂｙｔｅ減らした転送（１４．８μｓ→１１．８４μｓ）となる。また、不要エリアへのアクセスをＳｋｉｐするため、処理回数が減り、従来のデータ転送装置よりも転送時間を短くすることができる(本実施形態の場合、３２回→１９回）。
【図面の簡単な説明】
【００５４】
【図１】図１は、本実施形態のデータ通信システム１５の構成を例示するブロック図である。
【図２】図２は、本実施形態のレジストリ群５の構成を例示するブロック図である。
【図３】図３は、シリアル転送の動作を例示するタイミングチャートである。
【図４】図４は、本実施形態の転送フォーマットを例示する図である。
【図５】図５は、第２実施形態の転送フォーマットを例示する図である。
【図６】図６は、比較例の構成を例示するブロック図である
【図７】図７は、比較例における転送フォーマットを例示する図である。
【符号の説明】
【００５５】
１…第１シリアル通信制御装置（マスタ）
２…第２シリアル通信制御装置（スレーブ）
３…シリアル―パラレル変換部
４…リクエスト制御部
５…レジストリ群
６…セレクタ
７…リード制御部
８…データチェック部
９…アドレスチェック部
１０…リプライ制御部
１１…パラレル―シリアル変換部
１２…第１シリアルインターフェース
１３…第２シリアルインターフェース
１５…データ通信システム
【図１】
2008204129.tif 000003
【図２】
2008204129.tif 000004
【図３】
2008204129.tif 000005
【図４】
2008204129.tif 000006
【図５】
2008204129.tif 000007
【図６】
2008204129.tif 000008
【図７】
2008204129.tif 000009