(57)【要約】【課題】フローティングゲートを画素信号電荷の蓄積に用いると共に、ＴＦＴがオフ時のリーク電流を無くすことが可能なＴＦＴ構造を提供し、また、このようなＴＦＴ素子を用いることによりコントラスト等の画像特性の向上、及び消費電力の低減を図ることが可能な電気光学装置及び電子機器を提供する。【解決手段】電気光学装置は、基板上に、半導体層と、該半導体層上に第１の絶縁膜を介して設けられたフローティングゲートと、該フローティングゲート上に第２の絶縁膜を介して設けられたゲート電極とを含んで構成された薄膜トランジスタと、前記薄膜トランジスタのフローティングゲートに電気的に接続される画素電極とを備える。【選択図】図１
2008233148.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、
半導体層と、該半導体層上に第１の絶縁膜を介して設けられたフローティングゲートと、該フローティングゲート上に第２の絶縁膜を介して設けられたゲート電極とを含んで構成された薄膜トランジスタと、
前記薄膜トランジスタのフローティングゲートに電気的に接続される画素電極と
を備えたことを特徴とする電気光学装置。
【請求項２】
前記薄膜トランジスタに電気的に接続された蓄積容量を有し、
前記フローティングゲートが前記蓄積容量の一方の電極を兼ねることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記フローティングゲートは、前記ゲート電極に電気的に接続された走査線と重なるように形成されていることを特徴とする請求項１又は２に記載の電気光学装置。
【請求項４】
請求項１乃至請求項３のいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた液晶プロジェクタ等の電子機器に関する。
【背景技術】
【０００２】
液晶装置等の電気光学装置は、薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴという）等を画素選択用のスイッチング素子として用いるアクティブマトリクス駆動形式を採ることが多い。
【０００３】
ところで、ＴＦＴを画素のスイッチング素子に用いる場合、ＴＦＴのチャネル領域に入射光が照射されると、光による励起で光リーク電流が発生してＴＦＴの特性が劣化し、表示面における画質の不均一やコントラスト比の低下、フリッカ特性の劣化等の原因となる。これは、高階調な画像表現の妨げともなる。
【０００４】
そこで、例えば特許文献１には、フローティングゲートを用いてＴＦＴのゲート線として使用し、ＴＦＴの閾値を調整することにより、ＴＦＴがオフの時のリーク電流を小さくすることが記載されている。
【特許文献１】特開平９−２４４０６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１では、ＴＦＴの閾値をずらすことで、ＴＦＴがオフの時のリーク電流を小さくするので、閾値の調整が必要になるという問題がある。
【０００６】
そこで、本発明は上記問題に鑑みてなされたものであり、フローティングゲートを画素信号電荷の蓄積に用いると共に、ＴＦＴがオフ時のリーク電流を無くすことが可能なＴＦＴ構造を提供することが可能な電気光学装置及び電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明による電気光学装置は、基板上に、半導体層と、該半導体層上に第１の絶縁膜を介して設けられたフローティングゲートと、該フローティングゲート上に第２の絶縁膜を介して設けられたゲート電極とを含んで構成された薄膜トランジスタと、前記薄膜トランジスタのフローティングゲートに電気的に接続される画素電極とを備えたものである。
【０００８】
このような構成においては、表示用電極としての画素電極には薄膜トランジスタのソース、チャンネル及びドレインを構成する導電性を有する半導体層が接続していないので、画素電極に保持した電荷が半導体層を通してリークすることが無く、コントラスト等の画像特性の向上、及び消費電力の低減を図ることができる。
【０００９】
本発明の装置において、前記薄膜トランジスタに電気的に接続された蓄積容量を有し、
前記フローティングゲートが前記蓄積容量の一方の電極を兼ねることを特徴とする。  
このような構成においては、フローティングゲートには更に容量としての蓄積容量が接続されるので、表示電荷の保持能力を高めることができる。
【００１０】
本発明の装置において、前記フローティングゲートは、前記ゲート電極に電気的に接続された走査線と重なるように形成されていることを特徴とする。  
このような構成においては、走査線は遮光膜としても機能するので、フローティングゲートは外部からの光（戻り光を含む）の影響を受けることが少ない状態に置かれることになる。
【００１１】
本発明による電子機器は、上述のいずれかの電気光学装置を備えたことを特徴とする。
【００１２】
このような構成においては、上述した本発明の電気光学装置を備えてなるので、リーク電流の発生を無くし、高品位の表示が可能な各種電子機器を実現できる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施形態を図面に基づいて説明する。なお、以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。
【００１４】
本発明の電気光学装置に係る一実施形態について、図１から図５を参照して説明する。
【００１５】
最初に、本実施形態に係る液晶装置全体の構成を、図１及び図２を参照して説明する。ここに、図１は、本実施形態に係る液晶装置の構成を示しており、図２は図１のＩ−Ｉ’線断面を示している。
【００１６】
図１において、液晶装置は、対向配置されたＴＦＴアレイ基板（以下、単にＴＦＴ基板という）１０と対向基板２０との間に液晶層５０が挟持された構造をしている。即ち、本発明の一具体例として、この液晶装置には駆動回路内蔵型ＴＦＴアクティブマトリクス駆動方式が採用されている。画像が表示される画像表示領域１０ａは、表示領域を囲む遮光膜５３によって規定され、ＴＦＴ基板１０と対向基板２０とは、画像表示領域１０ａの周囲において、シール材５２により接着されている。画像表示領域１０ａの周辺に位置する周辺領域には、データ線駆動回路１０１、及び、配線１０５によって相互接続された２つの走査線駆動回路１０４が配設される。更に、周辺領域には、ＴＦＴ基板１０の一辺に沿って、外部接続端子１０２が複数配列するように形成されている。
【００１７】
また、対向基板２０の４つのコーナー部には、両基板間の上下導通端子として機能する上下導通材１０６が配置されている。他方、ＴＦＴ基板１０にはこれらのコーナー部に対向する領域において上下導通端子が設けられている。これらにより、ＴＦＴ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００１８】
図２において、ＴＦＴ基板１０側には、画素スイッチング用ＴＦＴや走査線、データ線等の配線の上層に画素電極９ａが設けられている。そして、画素電極９ａの直上に配向膜１６が形成されている。一方、対向基板２０側には、ストライプ状の遮光膜２３を介して対向電極２１が形成されている。対向電極２１の上層には、配向膜２２が形成されている。液晶層５０は、ＴＦＴ基板１０及び対向基板２０の周縁をシール材５２により封止して形成した空間に、液晶を封入して形成される。液晶層５０における液晶配向は、画素電極９ａと対向電極２１との間に印加される電界に応じて変化するが、電界が印加されていない状態では、配向膜１６及び配向膜２２によって規定される配向状態をとるようになっている。
【００１９】
尚、このような液晶装置においては、光が入射する対向基板２０側及び透過光が射出されるＴＦＴ基板１０側の夫々に、例えばＴＮ（Twisted Nematic）モード、ＳＴＮ（Super Twisted Nematic）モード、ＶＡ（Vertically Aligned）モード、ＰＤＬＣ(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などを配置してもよい。また、ＴＦＴ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【００２０】
次に、本実施形態に係る液晶装置の主要部の構成について、図３乃至図５を参照して説明する。  
図３は、本実施形態に係る液晶装置のうち、画像表示領域における１つの画素部の等価回路を表している。
【００２１】
図３に示すように、画像表示領域１０ａにおいては、複数の走査線１１ａ及び複数のデータ線６ａが相交差して配列しており、その配線間に、走査線１１ａ，データ線６ａの各一により選択される画素部が設けられている。各画素部は、ＴＦＴ３０、画素電極９ａ及び蓄積容量７０を含んで構成されている。画素電極９ａは、配向膜等のほかに、液晶層５０（図２参照）を介して、対向基板２０側の対向電極２１に対向する構成となっている。対向電極２１は図示しない基準電位に電気的に接続されている。
【００２２】
ＴＦＴ３０は、チャネル領域を有する半導体層１ａと、該半導体層１ａの上に第１のゲート絶縁膜を介して設けられたフローティングゲートとしての下部電極７１と、該下部電極７１の上に第２のゲート絶縁膜を介して設けられたコントロールゲート電極としてのゲート電極３ａとを含んで構成されている。即ち、ゲート電極３ａに比較的高い電圧を印加することで、半導体層１ａに供給される画素信号を下部電極７１に書き込むフラッシュメモリ構造を構成している。半導体層１ａは、中央のチャンネル領域１ａ’の両側にソース領域１ｄ及びドレイン領域１ｅを備えて構成されている。下部電極７１は、半導体層１ａとゲート電極３ａ間に配置され、かつその位置から延出されており、その延出部分に対して上部電極としての容量電極３００が対向して配置され、下部電極７１と容量電極３００とで蓄積容量７０が構成されている。
【００２３】
ＴＦＴ３０はデータ線６ａから供給される画像信号Ｓを選択画素に印加するために設けられ、ゲート電極３ａが走査線１１ａに電気的に接続され、ソース領域１ｄがデータ線６ａに電気的に接続され、ドレイン領域１ｅが下部電極７１に対して容量結合されている。なお、画像信号Ｓは各画素部にはサンプリングされた１つの画素信号として印加される。画素電極９ａは、対向電極２１との間で液晶容量を形成し、入力される画像信号Ｓを一定期間保持するようになっている。蓄積容量７０の一方の電極は、前述したようにフローティングゲートとしての下部電極７１であり、もう一方の上部電極である容量電極３００は、定電位となるように、電位固定の容量配線４００に電気的に接続されている。
【００２４】
この液晶装置は、例えばＴＦＴアクティブマトリクス駆動方式を採り、走査線駆動回路１０４（図１参照）から走査線１１ａに走査信号Ｇを印加すると共に、それによってＴＦＴ３０がオン状態となる水平方向の選択画素に対し、データ線駆動回路１０１（図１参照）からの画像信号Ｓを、データ線６ａを通して印加するようになっている。これにより、画像信号が選択画素に対応する、フローティングゲートとしての下部電極７１に画像信号のレベルに応じた電荷量で負に蓄積（帯電）され、表示用電極としての画素電極９ａに供給される。即ち、画素電極９ａにより画素毎の表示領域（‘画素領域’と呼ばれる）が画定される。ＴＦＴ基板１０は、液晶層５０を介して対向基板２０と対向配置されているので（図２参照）、以上のようにして区画された画素部毎に液晶層５０に電界を印加することにより、両基板１０，２０間の透過光量が画素毎に制御され、画像が階調表示される。また、このとき画素部に保持された画像信号は、蓄積容量７０により保持能力がより向上される。
【００２５】
このように、アクティブマトリクス方式では、画素部毎に電荷を保持することで画質を維持しているため、従来、画素部における電荷の流出（即ちリーク電流）を極力低く抑える工夫が必要があった。これに対して、本実施形態におけるＴＦＴ３０では、画像信号がソース，チャンネル及びドレインを通して直接、画素電極９ａに供給されて保持されるわけではなく、画像信号に対応した電荷が第１のゲート絶縁膜を介在してフローティングゲートである下部電極７１に書き込まれて画素電極９ａに保持される結果、蓄積電荷がＴＦＴの半導体層１ａを通してリークする導電径路が全くないためにリーク電流を生じることが無くなる。本実施形態では、このようなＴＦＴ３０を本発明の「薄膜トランジスタ」の一具体例としている。
【００２６】
次に、上述の動作を実現する画素部の具体的構成について、図４及び図５を参照して説明する。  
図４は、ＴＦＴ基板上の１つの画素部に係る部分構成を表す平面図である。図５は、図４のII−II’線における断面図である。なお、図５においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材の縮尺比率を適宜に変えてある。
【００２７】
図４及び図５では、上述した画素部の各回路要素が、パターン化され、積層された導電膜としてＴＦＴ基板１０上に構築されている。本実施形態のＴＦＴ基板１０は、石英基板からなり、ガラス基板や石英基板等からなる対向基板２０（図２参照）と対向配置されている。
【００２８】
ＴＦＴ基板１０には、走査線１１ａがパターン形成されており、その上に下地絶縁膜１２が積層されている。  
走査線１１ａは、図４のＸ方向に沿って延びる本線部と、データ線６ａ（或いは容量配線４００）が延在する図４のＹ方向に延びる突出部とからなる形状にパターニングされている。このような走査線１１ａは、例えば導電性ポリシリコンからなり、その他にもチタン（Ｔｉ）、クロム（Ｃｒ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等の高融点金属のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド又はこれらの積層体等により形成することができる。本実施形態における走査線１１ａは、できるだけ画素領域の間の領域を覆うことで、ＴＦＴ３０を下側から遮光する下側遮光膜としても機能する。
【００２９】
下地絶縁膜１２は、例えば、ＨＴＯ等のシリコン酸化膜、或いはＮＳＧ（ノンシリケートガラス）膜からなり、走査線１１ａと上層のＴＦＴ３０（ＴＦＴは符号１ａ，２ａ，７１，２ｂ及び３ａの部材を含んで構成される）との層間を絶縁する他、ＴＦＴ基板１０の全面に形成されることで、基板表面の研磨による荒れや汚れ等が惹き起こすＴＦＴ３０の素子特性の変化を防止する機能を有している。
【００３０】
下地絶縁膜１２の上には、例えばポリシリコンからなる半導体層１ａが形成されている。半導体層１ａは、ソース領域１ｄ，チャンネル領域１ａ’及びドレイン領域１ｅからなる。半導体層１ａの上には、第１のゲート絶縁膜２ａが積層されている。第１のゲート絶縁膜２ａは、例えばＨＴＯ（High Temperature Oxide）等の熱酸化されたシリコン酸化膜からなる。なお、ドレイン領域１ｅの端部は、下部電極７１に対して容量結合する構造に構成すればよい（図５参照）。
【００３１】
そして、第１のゲート絶縁膜２ａの上に、フローティングゲートである下部電極７１が形成されている。下部電極７１には、例えば導電性のポリシリコンが用いられる。その他、Ａｌ，Ｃｒ等の金属やＩＴＯ等の導電材料を用いることも可能である。下部電極７１の上には、第２のゲート絶縁膜２ｂが積層されている。第２のゲート絶縁膜２ｂは、例えばＨＴＯ（High Temperature Oxide）等の熱酸化されたシリコン酸化膜からなる。
【００３２】
第２のゲート絶縁膜２ｂの上には、コントロールゲート電極としてのゲート電極３ａが形成されている。ゲート電極３ａは、例えば導電性ポリシリコンで形成される。
【００３３】
上部電極としての容量電極３００と下部電極７１とが、誘電体膜７５を介して対向配置されて蓄積容量７０が構成される。  
フローティングゲートである下部電極７１は、走査線１１ａに沿うＸ方向に延出されており（即ち、走査線１１ａとデータ線６ａの交差する領域からＸ方向に延出されて）おり、その延出部分の上に誘電体膜７５が積層されて、その誘電体膜７５の上に上部電極としての容量電極３００が形成されている。容量電極３００は、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の高融点金属のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは好ましくはタングステンシリサイドからなる。これにより、容量電極３００は、ＴＦＴ３０に上側から入射しようとする光を遮る機能を有している。また、誘電体膜７５は、例えば、膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜、或いは窒化シリコン膜等からなる。
【００３４】
容量電極３００は、図示しない容量配線４００（図３参照）に電気的に接続されている。下部電極７１は、コンタクトホールを介して画素電極９ａに電気的に接続されている。  
ゲート電極３ａ及び容量電極３００の上には、層間絶縁膜４１が積層されている。符号４０１はＡｌ等の中継電極である。さらに、層間絶縁膜４１の上にデータ線６ａが形成され、データ線６ａの上に層間絶縁膜４２が積層されている。
【００３５】
層間絶縁膜４１及び４２には、例えば、ＮＳＧによって形成されている。その他、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。
【００３６】
また、データ線６ａは、例えば、下から順にアルミニウム層、窒化チタン層、及び窒化シリコン層の３層膜として形成される。上層の窒化シリコン層は、下層のアルミニウム層と窒化チタン層を覆うように少し大きなサイズにパターニングされる。
【００３７】
以上の構成では、半導体層とゲート電極との間にフローティングゲートとして機能可能でかつ蓄積容量の一方の電極を構成する下部電極を配置し、下部電極を第１及び第２のゲート絶縁膜で挟み込み、画素電極を半導体層のドレイン領域に電気的に接続することなく下部電極に電気的に接続する構成としたので、ゲート電極への印加電圧の制御によってフローティングゲートとしての下部電極への画像信号の書込み及び消去を行い、書き込まれた画像信号を表示用電極である画素電極に供給して表示させたり消去させたりすることが可能となる。しかも、下部電極へ画像信号を書き込んだ状態では、消去動作を実行させない限り、書き込んだ電荷が半導体層へリークすることがない。
【００３８】
図６は、ＴＦＴ３０における半導体層１ａに供給される画素信号を下部電極７１に書き込むフラッシュメモリ動作を説明する図である。
【００３９】
ゲート電極３ａに比較的高い正の電圧（＋）を印加することで、チャンネル領域の電子を負の電荷として下部電極７１へ書き込むことができる。また、ゲート電極３ａに比較的高い負の電圧（−）を印加することで、下部電極７１に蓄積された負の電荷を半導体層１ａへ追い出して消去することができる。従って、ゲート電極３ａに印加するゲート電圧の制御によって下部電極７１への画素信号の書き込み及び消去を行うことで、動画像信号のようにフレームごとに変化してもその変化に追随して画像信号を表示させることができる。
【００４０】
以上述べたように、本発明の実施形態によれば、フローティングゲートを画素信号電荷の蓄積に用いると共に、ＴＦＴがオフ時のリーク電流を無くすことが可能なＴＦＴ構造を提供し、また、このようなＴＦＴ素子を用いることによりコントラスト等の画像特性の向上、及び消費電力の低減を図ることが可能となる。
【００４１】
以上に説明した液晶装置は、例えばプロジェクタに適用される。ここでは、上記実施形態の液晶装置をライトバルブとして用いたプロジェクタについて説明する。  
図７は、プロジェクタの構成例を示す平面図である。
【００４２】
図７において、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶装置１００Ｒ、１００Ｂ及び１００Ｇに入射される。液晶装置１００Ｒ、１００Ｂ及び１００Ｇの構成は上述した液晶装置と同等であり、それぞれにおいて画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号が変調される。これらの液晶装置によって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。Ｂ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。ダイクロイックプリズム１１１２では、各色の画像が合成され、カラー画像として射出される。カラー画像は、投射レンズ１１１４を介して、スクリーン１１２０等に投写される。
【００４３】
なお、上記実施形態の液晶装置は、プロジェクタ以外の直視型や反射型のカラー表示装置に適用することもできる。その場合、対向基板２０上における画素電極９ａに対向する領域に、ＲＧＢのカラーフィルタをその保護膜と共に形成すればよい。或いは、ＴＦＴ基板１０上のＲＧＢに対向する画素電極９ａ下にカラーレジスト等でカラーフィルタ層を形成することも可能である。更に、以上の各場合において、対向基板２０上に画素と１対１に対応するマイクロレンズを設けるようにすれば、入射光の集光効率が向上し、表示輝度を向上させることができる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用してＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るい表示が可能となる。
【００４４】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及びこれを備えた電子機器もまた本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００４５】
以上では、液晶装置及び液晶プロジェクタを例に挙げて本発明について説明したが、本発明の電気光学装置は、ＴＦＴを用いて画素を駆動する装置であればよく、液晶装置の他にも、例えば、電子ペーパなどの電気泳動装置や、電子放出素子を用いた表示装置（Field Emission Display及びSurface-Conduction Electron-Emitter Display）等として実現することができる。また、本発明の電子機器は、このような本発明の電気光学装置を備えることで実現され、上述したプロジェクタの他に、テレビジョン受像機や、ビューファインダ型或いはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等の各種の電子機器として実現可能である。
【図面の簡単な説明】
【００４６】
【図１】本発明の一実施形態に係る液晶装置の構成を示す平面図。
【図２】図１のＩ−Ｉ’線断面を示す断面図。
【図３】本発明の実施形態に係る液晶装置のうち、１つの画素部の等価回路を表す回路図。
【図４】液晶装置の画素部を示す部分平面図。
【図５】図４のII−II’線における断面図。
【図６】画素信号を下部電極に書き込むフラッシュメモリ動作を説明する図。
【図７】本発明に係る電子機器としてのプロジェクタの構成例を示す平面図。
【符号の説明】
【００４７】
１ａ…半導体層、１ａ’…チャネル領域、２ａ…第１のゲート絶縁膜、２ｂ…第２のゲート絶縁膜、３ａ…ゲート電極、９ａ…画素電極（表示用電極）、１０…基板、１１ａ…走査線、３０…ＴＦＴ（薄膜トランジスタ）、７０…蓄積容量、７１…下部電極（フローティングゲート）、７５…誘電体膜、３００…容量電極（上部電極）。
【図１】
2008233148.tif 000003
【図２】
2008233148.tif 000004
【図３】
2008233148.tif 000005
【図４】
2008233148.tif 000006
【図５】
2008233148.tif 000007
【図６】
2008233148.tif 000008
【図７】
2008233148.tif 000009