(57)【要約】【課題】焦点検出用画素付近の撮像用画素から得られる撮像用信号と、焦点検出用画素付近以外の領域の撮像用画素から得られる撮像用信号との間の差を低減し、高品質の画像を得る。【解決手段】Ｎ型シリコン基板５１上に、Ｐ型ウエル層５２が配置される。焦点検出用画素２０Ｖと撮像用画素２０Ｒとの間に、分離領域７６がある。Ｐ型ウエル層５２の内部には、ＡＦ用画素２０Ｖの埋め込みフォトダイオード４２，４３の電荷蓄積層７４に対向する部分に、クロストーク低減層７７が配置される。クロストーク低減層７７は、Ｐ型ウエル層５２と同じ導電型のＰ型で、Ｐ型ウエル層５２よりも高濃度である。クロストーク低減層７７によって、ＡＦ用画素２０Ｖで発生した電荷が撮像用画素２０Ｒへ混入するクロストークが低減される。【選択図】図９
2008270298.tif 000002
【特許請求の範囲】
【請求項１】
光学系により結像される被写体像を光電変換する固体撮像素子であって、
２次元状に配置され各々が入射光に応じた電荷を生成し蓄積する光電変換部を有する複数の画素を備え、
前記複数の画素間に分離領域を有し、
前記複数の画素は、前記被写体像を示す画像信号を形成するための撮像用信号を出力する複数の撮像用画素と、前記光学系の焦点調節状態を検出するための焦点検出用信号を出力する複数の焦点検出用画素と、を含み、
前記焦点検出用画素に、及び／又は、前記分離領域のうち前記焦点検出用画素とこれに隣り合う前記撮像用画素との間の分離領域に、当該焦点検出用画素で発生した電荷が当該焦点検出用画素に隣り合う前記撮像用画素に混入するクロストークを低減するクロストーク低減部が設けられたことを特徴とする固体撮像素子。
【請求項２】
第１導電型の第１の半導体層と、該第１の半導体層上に設けられた第２導電型の第２の半導体層とを備え、
前記複数の画素の前記光電変換部は、前記第２の半導体層に設けられた前記第１導電型の電荷蓄積層を有し、
前記クロストーク低減部は、前記第２の半導体層中において前記焦点検出用画素の前記電荷蓄積層に対向するように配置された第３の半導体層であって、前記第２の半導体層よりも高濃度の前記第２導電型の第３の半導体層を、含むことを特徴とする請求項１記載の固体撮像素子。
【請求項３】
第１導電型又は第２導電型の第１の半導体層と、該第１の半導体層上に設けられた前記第２導電型の第２の半導体層とを備え、
前記複数の画素の前記光電変換部は、前記第２の半導体層に設けられた前記第１導電型の電荷蓄積層を有し、
前記クロストーク低減部は、前記分離領域のうち前記焦点検出用画素とこれに隣り合う前記撮像用画素との間の分離領域に配置される前記第２導電型の分離拡散層であって、前記分離領域のうち前記撮像用画素同士の間の分離領域に配置される前記第２導電型の分離拡散層よりも深い部分を持つ分離拡散層を、含むことを特徴とする請求項１記載の固体撮像素子。
【請求項４】
第１導電型又は第２導電型の第１の半導体層と、該第１の半導体層上に設けられた前記第２導電型の第２の半導体層とを備え、
前記複数の画素の前記光電変換部は、前記第２の半導体層に設けられた前記第１導電型の電荷蓄積層を有し、
前記クロストーク低減部は、前記第２の半導体層中において前記焦点検出用画素及びこれに隣り合う前記撮像用画素に渡るように配置された第４の半導体層であって、前記第２の半導体層よりも高濃度の前記第２導電型の第４の半導体層を、含み、
前記第４の半導体層における前記焦点検出用画素とこれに隣り合う前記撮像用画素との間の分離領域に配置された部分が、前記第４の半導体層における前記焦点検出用画素に配置された部分よりも浅い位置に配置されたことを特徴とする請求項１記載の固体撮像素子。
【請求項５】
前記第４の半導体層における前記焦点検出用画素に配置された部分が、前記第４の半導体層における前記撮像用画素に配置された部分よりも浅い位置に配置されたことを特徴とする請求項４記載の固体撮像素子。
【請求項６】
第１導電型の第１の半導体層と、該第１の半導体層上に設けられた第２導電型の第２の半導体層とを備え、
前記複数の画素の前記光電変換部は、前記第２の半導体層に設けられた前記第１導電型の電荷蓄積層を有し、
前記第１の半導体層は、前記焦点検出用画素において当該焦点検出用画素の前記光電変換部の前記電荷蓄積層側に突出した凸部を有し、
前記クロストーク低減部は、前記凸部を含むことを特徴とする請求項１記載の固体撮像素子。
【請求項７】
前記撮像用画素にはカラーフィルタが設けられ、前記焦点検出用画素にはカラーフィルタが設けられていないことを特徴とする請求項１乃至６のいずれかに記載の固体撮像素子。
【請求項８】
請求項１乃至７のいずれかに記載の固体撮像素子と、
前記複数の焦点検出用画素の少なくとも一部の画素からの前記焦点検出用信号に基づいて、前記光学系の焦点調節状態を示す検出信号を出力する検出処理部と、
前記検出処理部からの前記検出信号に基づいて前記光学系の焦点調節を行う調節部と、
を備えたことを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子及びこれを用いた撮像装置に関するものである。
【背景技術】
【０００２】
近年、ビデオカメラや電子カメラ等の撮像装置が広く一般に普及している。これらのカメラには、ＣＣＤ型や増幅型などの固体撮像素子が使用されている。これらの固体撮像素子は、入射光の光量に応じて信号電荷を生成する光電変換部を有する画素がマトリクス状に複数配置されている。
【０００３】
増幅型の固体撮像素子では画素の光電変換部にて生成・蓄積された信号電荷を画素に設けられた増幅部に導き、増幅部で増幅した信号を画素から出力する。そして、増幅型の固体撮像素子には、例えば増幅部に接合型電界効果トランジスタを用いた固体撮像素子（特許文献１、２）や、増幅部にＭＯＳトランジスタを用いたＣＭＯＳ型固体撮像素子（特許文献３）などが提案されている。
【０００４】
ところで、電子カメラにおいて自動焦点調節を実現するためには撮像レンズの焦点調節状態を検出する必要がある。従来は、撮像に用いる固体撮像素子とは別個に焦点検出素子が設けられていた。しかし、その場合には焦点検出素子やこれに光を導く焦点検出用光学系の分だけコストが増大し、またその分だけ装置が大型化する。
【０００５】
そこで、近年、焦点検出方式としていわゆる瞳分割位相差方式を採用し焦点検出素子としても兼用できるように構成された固体撮像素子が提案されている（例えば、特許文献４）。
【０００６】
特許文献４に開示された固体撮像素子では、被写体像を示す画像信号を形成するための撮像用信号を出力する撮像用画素とは別に、焦点調節状態を示す焦点検出用信号（「ＡＦ信号」とも称す。）を生成する焦点検出用画素（「ＡＦ用画素」とも称す。）が複数配置されている。この固体撮像素子では、ＡＦ用画素は、２分割された光電変換部を有している。このような光電変換部上に、マイクロレンズが画素に対して１対１に設けられている。２分割された光電変換部は、マイクロレンズによって撮像レンズの射出瞳と略結像関係（すなわち、略共役）となる位置に配置されている。したがって、撮像レンズの射出瞳とマイクロレンズとの間の距離はマイクロレンズの大きさに対して十分に長いことから、２分割された光電変換部は、マイクロレンズの略焦点位置に配置されていることになる。以上述べた関係から、各画素において、２分割された光電変換部の一方部分は、撮像レンズの射出瞳の一部の領域であって射出瞳の中心から所定方向へ偏心した領域からの光束を選択的に受光して光電変換することになる。また、各ＡＦ用画素において、２分割された光電変換部の他方部分は、撮像レンズの射出瞳の一部であって射出瞳の中心から反対方向へ偏心した領域からの光束を選択的に受光して光電変換することになる。
【０００７】
このようなＡＦ用画素は、固体撮像素子の有効画素領域に均一に配置されるのではなく、上下、左右に或いは中央に部分的に配置されるのが一般的である。このように配置されるのは、ＡＦ用の信号を効率的に生成し、且つ、出来る限り撮像用画素を増大させるためである。
【０００８】
そして、特許文献４に開示された固体撮像素子では、撮像用画素にはカラーフィルタが設けられる一方、ＡＦ用画素にはカラーフィルタは設けられていない（特許文献４の段落［００６３］，［００６４］）。
【特許文献１】特開平１１−１７７０７６号公報
【特許文献２】特開２００４−３３５８８２号公報
【特許文献３】特開２００４−１１１５９０号公報
【特許文献４】特開２０００−２９２６８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献４に開示されたような固体撮像素子を用いて実際に撮像すると、均一な輝度を持つ被写体を撮像したにも拘わらずに、輝度が他と比べて増大する領域が生じてしまった。さらに解析してみると、その領域は、ＡＦ用画素が配置されている領域の付近の領域であった。
【００１０】
すなわち、ＡＦ用画素付近の撮像用画素と、ＡＦ用画素付近以外の領域の撮像用画素とに同一の光を入射させても、両者の間で得られる撮像用信号の大きさに差が生じていた。その結果、ＡＦ用画素の配列に沿ってくっきりと線状に輝度の高い領域が出来てしまい、画像として品質の悪いものとなってしまっていた。
【００１１】
本発明は、このような問題点に鑑みてなされたもので、焦点検出用画素付近の撮像用画素から得られる撮像用信号と、焦点検出用画素付近以外の領域の撮像用画素から得られる撮像用信号との間の差を低減することができ、ひいては、高品質の画像を得ることができる固体撮像素子、及び、これを用いた撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明者は、鋭意研究の結果、上記問題点の原因を突き止めるに至った。前述した従来の固体撮像素子では、前述したように、ＡＦ用画素においてカラーフィルタが除去されている。これにより、ＡＦ用画素においては、青い成分である短い波長の光から、赤い成分である長い波長の光まで入射されるので、ＡＦ用画素に対する入射光量が増大し、ひいては焦点検出の精度が高まるという優れた効果を奏する。
【００１３】
しかしながら、ＡＦ用画素において、赤よりも長い波長の光の成分まで入射されることになる。このような光は、入射される面より深くまで半導体中に進入して光電変換されることになる。半導体基板の深い位置で発生した電荷は、ドリフトによって四方八方に移動する。ドリフトした電荷が当該ＡＦ用画素に配置された電荷蓄積層に捕捉されるなら、特に問題は生じない。しかし、電荷の発生する位置が深いほど、当該ＡＦ用画素では捕捉されず、隣接する撮像用画素の電荷蓄積層に捕捉される成分が増大する。上記の問題は、この現象によって生じていたのである。
【００１４】
いわゆるクロストークではあるが、一般的に称されるクロストークとは異なる。つまり、本現象は、ＡＦ用画素からその付近の撮像用画素へ混入する電荷によって生ずるものである。ＡＦ画素は、有効画素領域の特定領域に配置される。したがって、有効画素領域におけるＡＦ用画素が配置された領域に沿って、くっきりと線状に輝度の高い領域が観察されていたのである。
【００１５】
本発明は、このような前記問題点の原因究明の結果としてなされたものである。すなわち、前記課題を解決するため、本発明の第１の態様による固体撮像素子は、光学系により結像される被写体像を光電変換する固体撮像素子であって、２次元状に配置され各々が入射光に応じた電荷を生成し蓄積する光電変換部を有する複数の画素を備え、前記複数の画素間に分離領域を有し、前記複数の画素は、前記被写体像を示す画像信号を形成するための撮像用信号を出力する複数の撮像用画素と、前記光学系の焦点調節状態を検出するための焦点検出用信号を出力する複数の焦点検出用画素と、を含み、前記焦点検出用画素に、及び／又は、前記分離領域のうち前記焦点検出用画素とこれに隣り合う前記撮像用画素との間の分離領域に、当該焦点検出用画素で発生した電荷が当該焦点検出用画素に隣り合う前記撮像用画素に混入するクロストークを低減するクロストーク低減部が設けられたものである。
【００１６】
本発明の第２の態様による固体撮像素子は、前記第１の態様において、第１導電型の第１の半導体層と、該第１の半導体層上に設けられた第２導電型の第２の半導体層とを備え、前記複数の画素の前記光電変換部は、前記第２の半導体層に設けられた前記第１導電型の電荷蓄積層を有し、前記クロストーク低減部は、前記第２の半導体層中において前記焦点検出用画素の前記電荷蓄積層に対向するように配置された第３の半導体層であって、前記第２の半導体層よりも高濃度の前記第２導電型の第３の半導体層を、含むものである。
【００１７】
本発明の第３の態様による固体撮像素子は、前記第１の態様において、第１導電型又は第２導電型の第１の半導体層と、該第１の半導体層上に設けられた前記第２導電型の第２の半導体層とを備え、前記複数の画素の前記光電変換部は、前記第２の半導体層に設けられた前記第１導電型の電荷蓄積層を有し、前記クロストーク低減部は、前記分離領域のうち前記焦点検出用画素とこれに隣り合う前記撮像用画素との間の分離領域に配置される前記第２導電型の分離拡散層であって、前記分離領域のうち前記撮像用画素同士の間の分離領域に配置される前記第２導電型の分離拡散層よりも深い部分を持つ分離拡散層を、含むものである。
【００１８】
本発明の第４の態様による固体撮像素子は、前記第１の態様において、第１導電型又は第２導電型の第１の半導体層と、該第１の半導体層上に設けられた前記第２導電型の第２の半導体層とを備え、前記複数の画素の前記光電変換部は、前記第２の半導体層に設けられた前記第１導電型の電荷蓄積層を有し、前記クロストーク低減部は、前記第２の半導体層中において前記焦点検出用画素及びこれに隣り合う前記撮像用画素に渡るように配置された第４の半導体層であって、前記第２の半導体層よりも高濃度の前記第２導電型の第４の半導体層を、含み、前記第４の半導体層における前記焦点検出用画素とこれに隣り合う前記撮像用画素との間の分離領域に配置された部分が、前記第４の半導体層における前記焦点検出用画素に配置された部分よりも浅い位置に配置されたものである。
【００１９】
本発明の第５の態様による固体撮像素子は、前記第４の態様において、前記第４の半導体層における前記焦点検出用画素に配置された部分が、前記第４の半導体層における前記撮像用画素に配置された部分よりも浅い位置に配置されたものである。
【００２０】
本発明の第６の態様による固体撮像素子は、前記第１の態様において、第１導電型の第１の半導体層と、該第１の半導体層上に設けられた第２導電型の第２の半導体層とを備え、前記複数の画素の前記光電変換部は、前記第２の半導体層に設けられた前記第１導電型の電荷蓄積層を有し、前記第１の半導体層は、前記焦点検出用画素において当該焦点検出用画素の前記光電変換部の前記電荷蓄積層側に突出した凸部を有し、前記クロストーク低減部は、前記凸部を含むものである。
【００２１】
本発明の第７の態様による固体撮像素子は、前記第１乃至第６のいずれかの態様において、前記撮像用画素にはカラーフィルタが設けられ、前記焦点検出用画素にはカラーフィルタが設けられていないものである。
【００２２】
本発明の第８の態様による撮像装置は、前記第１乃至第７のいずれかの態様による固体撮像素子と、前記複数の焦点検出用画素の少なくとも一部の画素からの前記焦点検出用信号に基づいて、前記光学系の焦点調節状態を示す検出信号を出力する検出処理部と、前記検出処理部からの前記検出信号に基づいて前記光学系の焦点調節を行う調節部と、を備えたものである。
【００２３】
なお、前述した第１乃至第８の態様の各特徴事項は、それらの趣旨に反しない限り、適宜任意に組み合わせてもよいことは、言うまでもない。
【発明の効果】
【００２４】
本発明によれば、焦点検出用画素付近の撮像用画素から得られる撮像用信号と、焦点検出用画素付近以外の領域の撮像用画素から得られる撮像用信号との間の差を低減することができ、ひいては、高品質の画像を得ることができる固体撮像素子、及び、これを用いた撮像装置を提供することができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明による固体撮像素子及びこれを用いた撮像装置について、図面を参照して説明する。
【００２６】
［第１の実施の形態］
【００２７】
図１は、本発明の第１の実施の形態に係る撮像装置としての電子カメラ１を示す概略ブロック図である。電子カメラ１には、撮影レンズ２が装着される。この撮影レンズ２は、レンズ制御部２ａによってフォーカスや絞りが駆動される。この撮影レンズ２の像空間には、固体撮像素子３の撮像面が配置される。
【００２８】
固体撮像素子３は、撮像制御部４の指令によって駆動され、信号を出力する。固体撮像素子３から出力される信号は、画像用の信号、焦点検出用の信号のいずれかである。いずれにおいても信号は、信号処理部５、及びＡ／Ｄ変換部６を介して処理された後、メモリ７に一旦蓄積される。メモリ７は、バス８に接続される。バス８には、レンズ制御部２ａ、撮像制御部４、マイクロプロセッサ９、焦点演算部（検出処理部）１０、記録部１１、画像圧縮部１２及び画像処理部１３なども接続される。上記マイクロプロセッサ９には、レリーズ釦などの操作部９ａが接続される。また、上記の記録部１１には記録媒体１１ａが着脱自在に装着される。この電子カメラ１の動作については、後に、図１３を参照して説明する。
【００２９】
図２は、図１中の固体撮像素子３の概略構成を示す回路図である。固体撮像素子３は、マトリクス状に配置された複数の画素２０と、画素２０から信号を出力するための周辺回路とを有している。図において、画素数は、横に４行縦に４行の１６個の画素を示している。しかし、これに限られるものではない。本実施の形態では、画素として後述する５種類の画素２０Ｒ，２０Ｇ，２０Ｂ，２０Ｖ，２０Ｈを有しているが、図２ではそれらのいずれであるかを区別することなく、符号２０で示している。これらの画素２０は、周辺回路の駆動信号に従って撮像用信号、及び、焦点検出用信号のいずれかを出力する。又、すべての画素２０は、同時に光電変換部がリセットされて露光の時間とタイミングが同一にされることが可能となっている。
【００３０】
周辺回路は、垂直走査回路２１、水平走査回路２２、これらと接続されている駆動信号線２３，２４、画素からの信号を受け取る垂直信号線２５、垂直信号線２５と接続される定電流源２６及び相関二重サンプリング回路（ＣＤＳ）２７、相関二重サンプリング回路２７から出力される信号を受け取る水平信号線２８、出力アンプ２９等からなる。
【００３１】
垂直走査回路２１及び水平走査回路２２は、電子カメラ１の撮像制御部４からの指令に基づいて駆動信号を出力する。各画素２０は、垂直走査回路２１から出力される駆動信号を所定の駆動信号線２３から受け取って駆動され、撮像用信号又は焦点検出用信号を垂直信号線２５に出力する。垂直走査回路２１から出力される駆動信号は複数あり、それに伴い駆動配線２３も複数ある。これらについては後述する。
【００３２】
画素２０から出力された信号は、相関二重サンプリング回路２７にて所定のノイズ除去が施される。そして、水平走査回路２２の駆動信号により水平信号線２８及び出力アンプ２９を介して外部に信号が出力される。
【００３３】
図３は、図１中の固体撮像素子３（特にその撮像領域３１）を模式的に示す概略平面図である。本実施の形態では、図３に示すように、固体撮像素子３の撮像領域３１には、中央に配置された十字状をなす２つの焦点検出領域３２，３３と、両側に配置された２つの焦点検出領域３４，３５と、上下に配置された２つの焦点検出領域３６，３７とが、設けられている。なお、図３に示すように、互いに直交するＸ軸、Ｙ軸及びＺ軸を定義する。また、Ｘ軸方向のうち矢印の向きを＋Ｘ方向又は＋Ｘ側、その反対の向きを−Ｘ方向又は−Ｘ側と呼び、Ｙ軸方向についても同様とする。ＸＹ平面と平行な平面が固体撮像素子３の撮像面（受光面）と一致している。Ｘ軸方向の並びを行、Ｙ軸方向の並びを列とする。なお、入射光は図３の紙面手前側から奥側に入射する。これらの点は、後述する図についても同様である。なお、本願明細書では、Ｘ軸方向を左右方向、＋Ｘ側を右側、−Ｘ側を左側、Ｙ軸方向を上下方向、＋Ｙ側を上側、−Ｙ側を下側と呼ぶ場合がある。
【００３４】
図４は、図３における焦点検出領域３５の付近を拡大した概略拡大図であり、画素配置を模式的に示している。図５は、図３における焦点検出領域３６の付近を拡大した概略拡大図であり、画素配置を模式的に示している。前述したように、固体撮像素子３は、画素２０として、５種類の画素２０Ｒ，２０Ｇ，２０Ｂ，２０Ｖ，２０Ｈを有している。図４及び図５において、画素２０Ｒ，２０Ｇ，２０Ｂ，２０Ｖ，２０Ｈには、それぞれ符号「Ｒ」、「Ｇ」、「Ｂ」、「Ｖ」、「Ｈ」を付している。
【００３５】
画素２０Ｒ，２０Ｇ，２０Ｂは、撮影レンズ２によって結像される被写体像を示す画像信号を形成するための撮像用信号を出力する撮像用画素である。本実施の形態では、画素２０Ｒ，２０Ｇ，２０Ｂにはそれぞれ対応する色のカラーフィルタ（図示せず）が設けられることで、画素２０Ｒは赤色の撮像用信号、画素２０Ｇは緑色の撮像用信号、画素２０Ｂは青色の撮像用信号をそれぞれ出力するように構成されている。一方、画素２０Ｖ，２０Ｈは、撮影レンズ２の焦点調節状態を検出するための焦点検出用信号を出力する焦点検出用画素（以下、「ＡＦ用画素」という。）であり、画素２０Ｖ，２０Ｈにはカラーフィルタは設けられていない。ＡＦ用画素２０Ｖ，２０Ｈに対する入射光量を増大させ焦点検出精度を高めるためには、画素２０Ｖ，２０Ｈにはカラーフィルタを設けないことが好ましいが、本発明では必ずしもこれに限定されるものではない。
【００３６】
本実施の形態では、図４及び図５に示すように、撮像用画素２０Ｒ，２０Ｇ，２０Ｂは基本的にベイヤー配列に従って配列され、Ｙ軸方向に延びた焦点検出領域３５には１画素置きにＡＦ用画素２０Ｖが配置され、Ｘ軸方向に延びた焦点検出領域３６には１画素置きにＡＦ用画素２０Ｈが配置されている。焦点検出領域３３，３４は焦点検出領域３５と同様であり、焦点検出領域３２，３７は焦点検出領域３６と同様である。もっとも、このような配置に限定されるものではなく、例えば、焦点検出領域３３〜３５の画素を全てＡＦ用画素２０Ｖとしたり、焦点検出領域３２，３６，３７の画素を全てＡＦ用画素２０Ｈとしてもよい。また、本発明では、白黒用として構成してもよく、その場合には撮像用画素にカラーフィルタを設けなくてよい。また、カラー用として構成する場合であっても、前述したようなベイヤー配列に限定されるものではない。
【００３７】
図６は、図１中の固体撮像素子３の撮像用画素２０Ｒ，２０Ｇ，２０Ｂを示す回路図である。これらの画素は同一の回路構成を有している。各撮像用画素２０Ｒ，２０Ｇ，２０Ｂは、入射光に応じた電荷を生成し蓄積する光電変換部としての埋め込みフォトダイオード４１と、所定部位としてのフローティング拡散部４４と、埋め込みフォトダイオード４１からフローティング拡散部４４へ電荷を転送する転送トランジスタ４５と、フローティング拡散部４４の電荷量に応じた信号を出力する増幅部としての画素アンプ４８と、フローティング拡散部４４の電荷を排出するリセット部としてのリセットトランジスタ４９と、画素アンプ４８の信号を当該画素から出力する選択スイッチとしての選択トランジスタ５０とを有している。なお、図６において、ＶＤＤは電源であり、２３５は電源ＶＤＤに接続するための電源配線である。
【００３８】
図７は、図１中の固体撮像素子３のＡＦ用画素２０Ｖ，２０Ｈを示す回路図である。これらの画素は同一の回路構成を有している。図７において、図６中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。ＡＦ用画素２０Ｖ，２０Ｈが撮像用画素２０Ｒ，２０Ｇ，２０Ｂと回路構成上異なる所は、１つの光電変換部としての１つの埋め込みフォトダイオード４１に代えて、それを２つに分割したような２つの光電変換部としての２つの埋め込みフォトダイオード４２，４３を有する点と、これに伴い、１つの転送トランジスタ４５に代えて、互いに独立して作動し得る２つの転送トランジスタ４６，４７を有する点のみである。転送トランジスタ４６は埋め込みフォトダイオード４２からフローティング拡散部４４へ電荷を転送し、転送トランジスタ４７は埋め込みフォトダイオード４３からフローティング拡散部４４へ電荷を転送する。
【００３９】
本実施の形態では、転送トランジスタ４５〜４７、画素アンプ４８、リセットトランジスタ４９、選択トランジスタ５０は、いずれもＮＭＯＳトランジスタで構成されている。
【００４０】
撮像用画素２０Ｒ，２０Ｇ，２０Ｂの転送トランジスタ４５及びＡＦ用画素２０Ｖ，２０Ｈの一方の転送トランジスタ４６のゲート電極は、画素行ごとに共通に接続されて、垂直走査回路２１から駆動配線２３のうちの配線２３１を介して駆動信号φＴＧＡが供給される。ＡＦ用画素２０Ｖ，２０Ｈの他方の転送トランジスタ４７のゲート電極は、画素行毎に共通に接続されて、垂直走査回路２１から駆動配線２３のうちの配線２３２を介して駆動信号φＴＧＢが供給される。
【００４１】
画素２０Ｒ，２０Ｇ，２０Ｂ，２０Ｖ，２０Ｈの選択トランジスタ５０のゲート電極は、画素行毎に共通に接続されて、垂直走査回路２１から駆動配線２３のうちの配線２３３を介して駆動信号φＳが供給される。画素２０Ｒ，２０Ｇ，２０Ｂ，２０Ｖ，２０Ｈのリセットトランジスタ４９のゲート電極は、画素行毎に共通に接続されて、垂直走査回路２１から駆動配線２３のうちの配線２３４を介して駆動信号φＲが供給される。
【００４２】
なお、図６及び図７において、埋め込みフォトダイオード４１，４２，４３の一方の端子、及び、フローティング拡散部４４の一方の端子は、便宜的に接地として記載されている。しかし、本実施の形態では、実際は、後述する図９から理解されるとおりＰ型ウエル層５２の電位となる。
【００４３】
図８は、本実施の形態による固体撮像素子３の焦点検出領域３５付近の２×２個の画素２０Ｒ，２０Ｇ，２０Ｂ，２０Ｖを模式的に示す概略平面図である。図８において各配線は簡略化して示している。ＡＦ用画素２０Ｈは図８には現れていないが、その構造はＡＦ用画素２０Ｖと基本的に同様あるので、ＡＦ用画素２０Ｈについても併せて説明する。
【００４４】
符号４４ａ、４４ｂ、６８、６９及び７０は、各トランジスタの一部となっているＮ型不純物拡散領域であり、符号６４、６５及び６６は、ポリシリコンによる各トランジスタのゲート（電極）である。なお、符号６８は、電源電圧ＶＤＤが印加される電源拡散部である。これらの点は、撮像用画素２０Ｒ，２０Ｇ，２０ＢもＡＦ用画素２０Ｖ，２０Ｈも同一である。
【００４５】
符号６１は、撮像用画素２０Ｒ，２０Ｇ，２０Ｂに関する、ポリシリコンによる転送トランジスタ４５のゲート（電極）である。一方、符号６２，６３は、ＡＦ用画素２０Ｖ，２０Ｈに関する、ポリシリコンによる転送トランジスタ４６，４７のゲート（電極）である。
【００４６】
撮像用画素２０Ｒ，２０Ｇ，２０Ｂの転送トランジスタ４５は、埋め込みフォトダイオード４１の電荷蓄積層７４（図９参照）をドレイン、フローティング拡散部４４のＮ型拡散領域４４ａをソースとしたＭＯＳトランジスタである。転送トランジスタ４５は、そのゲート６１に印加される駆動信号φＴＧＡにより駆動される。
【００４７】
撮像用画素２０Ｖ，２０Ｈの転送トランジスタ４６は、埋め込みフォトダイオード４２の電荷蓄積層７４（図９参照）をドレイン、フローティング拡散部４４のＮ型拡散領域４４ａをソースとしたＭＯＳトランジスタである。転送トランジスタ４６は、そのゲート６２に印加される駆動信号φＴＧＡにより駆動される。また、撮像用画素２０Ｖの転送トランジスタ４７は、埋め込みフォトダイオード４３の電荷蓄積層７４（図９参照）をドレイン、フローティング拡散部４４のＮ型拡散領域４４ａをソースとしたＭＯＳトランジスタである。転送トランジスタ４７は、そのゲート６３に印加される駆動信号φＴＧＢにより駆動される。
【００４８】
図８に示すように、フローティング拡散部４４は、互いに分離してＰ型ウエル層５２（図９参照）に形成された２つのＮ型拡散領域４４ａ，４４ｂが配線６７で電気的に接続されることで、実質的に１つのフローティング拡散部として構成されている。また、フローティング拡散部４４は、配線６７によって画素アンプ４８のゲート６５と電気的に接続されている。これらの点は、撮像用画素２０Ｒ，２０Ｇ，２０ＢもＡＦ用画素２０Ｖ，２０Ｈも同一である。
【００４９】
画素アンプ４８は、電源拡散部６８をドレイン、拡散領域６９をソース、ゲート電極６５をゲートとするＭＯＳトランジスタである。選択トランジスタ５０は、拡散領域６９をドレイン、拡散領域７０をソース、ゲート電極６６をゲートとするＭＯＳトランジスタである。拡散領域７０は、列毎に共通して、垂直信号線２５が接続されている。リセットトランジスタ４９は、電源拡散部３８をドレイン、フローティング拡散部４４の拡散領域４４ｂをソース、ゲート電極６４をゲートとするＭＯＳトランジスタである。これらの点は、撮像用画素２０Ｒ，２０Ｇ，２０ＢもＡＦ用画素２０Ｖ，２０Ｈも同一である。
【００５０】
図９は、図８中のＡ−Ａ’線に沿った概略断面図である。図９において、シリコン酸化膜より上方部の構成は省略している。実際には、シリコン酸化膜の上方部には配線電極、保護膜、カラーフィルタ、マイクロレンズ等が配置されている。ただし、撮像用画素２０Ｒ，２０Ｇ，２０Ｂに対してはそれぞれ対応する色のカラーフィルタが配置されるが、ＡＦ用画素２０Ｖ，２０Ｈにはカラーフィルタは配置されていない。図面には示していないが、本実施の形態では、マイクロレンズは、撮像用画素２０Ｒ，２０Ｇ，２０Ｂに対してもＡＦ用画素２０Ｖ，２０Ｈに対しても、１対１に配置されている。
【００５１】
本実施の形態では、第１の半導体層としてのＮ型シリコン基板５１上に、第２の半導体層としてのＰ型ウエル層５２が配置されている。Ｎ型シリコン基板５１の不純物濃度は、１Ｅ１５／ｃｍ３（ここで、１Ｅ１５は１×１０１５を示す表記であり、以下同様である。）であり、Ｐ型ウエル層５２の不純物濃度（以下、単に濃度と記載する。）は、１Ｅ１６／ｃｍ３である。しかし、これらの濃度に限定されず、例えばＰ型ウエル層５２の濃度は５Ｅ１５／ｃｍ３から５Ｅ１６／ｃｍ３の範囲であるなら構わない。
【００５２】
撮像用画素２０Ｒ，２０Ｇ，２０Ｂの光電変換部である埋め込みフォトダイオード４１、及び、ＡＦ用画素２０Ｖ，２０Ｈの２つの光電変換部である２つの埋め込みフォトダイオード４２，４３はそれぞれ、Ｐ型ウエル層５２に設けられたＮ型の電荷蓄積層７４と、その上面に設けられたＰ型の空乏化防止層７３とを有している。これらの光電変換部は必ずしも埋め込みフォトダイオードとして構成する必要はなく、必ずしも空乏化防止層７３を設ける必要はない。
【００５３】
図８及び図９から理解されるとおり、埋め込みフォトダイオード４２，４３は、埋め込みフォトダイオード４１に相当する埋め込みフォトダイオードを２分割することによって構成されている。ＡＦ用画素２０Ｖでは、埋め込みフォトダイオード４２，４３は、＋Ｙ側と−Ｙ側とに分割することによって構成されている。したがって、ＡＦ用画素２０Ｖでは、前述した特許文献４の図６の場合と同様に、当該画素のマイクロレンズから導かれる入射光は瞳分割されて各埋め込みフォトダイオード４１，４２に入射される。なお、図面には示していないが、ＡＦ用画素２０ＨがＡＦ用画素２０Ｖと異なる所は、光電変換部の分割方向と、これに伴う転送トランジスタ４６，４７等の配置のみである。ＡＦ用画素２０Ｈでは、埋め込みフォトダイオード４１に相当する埋め込みフォトダイオードを＋Ｘ側と−Ｘ側に２分割することによって構成されている。
【００５４】
例えば、電荷蓄積層７４の厚さは０．３マイクロメートルであり、その濃度は５Ｅ１６／ｃｍ３から５Ｅ１７／ｃｍ３の範囲である。また、例えば、空乏化防止層７３の厚さは０．２マイクロメートルであり、その濃度は１Ｅ１８／ｃｍ３から１Ｅ１９／ｃｍ３の範囲である。
【００５５】
空乏化防止層７３の上面には薄いシリコン酸化膜７５が配置されている。ここでは、その膜厚を例えば０．０５マイクロメートルとしている。各画素２０Ｒ，２０Ｇ，２０Ｂ，２０Ｖ，２０Ｈ間は、分離領域７６で電気的に分離されている。分離領域７６には、厚いＬＯＣＯＳシリコン酸化膜（以下、ＬＯＣＯＳ酸化膜）７８が配置され、更にその下部にＰ型の分離拡散層７９が配置されている。ＬＯＣＯＳ酸化膜７８の膜厚は、例えば０．８マイクロメートルである。しかし、これに限られるものではない。
【００５６】
本実施の形態では、Ｐ型ウエル層５２の内部には、ＡＦ用画素２０Ｖ，２０Ｈの埋め込みフォトダイオード４２，４３の電荷蓄積層７４に対向する部分に、クロストーク低減層７７が配置されている。クロストーク低減層７７は、ＡＦ用画素２０Ｖ，２０Ｈで発生した電荷が当該ＡＦ用画素に隣り合う撮像用画素２０Ｒ，２０Ｇ，２０Ｂに混入するクロストークを低減するクロストーク低減部を構成している。クロストーク低減層７７は、Ｐ型ウエル層５２と同じ導電型のＰ型で、Ｐ型ウエル層５２よりも高濃度である。クロストーク低減層７７の濃度は、Ｐ型ウエル層５２の濃度の１０倍以上が好ましい。ここでは、クロストーク低減層７７のピーク濃度を例えば３Ｅ１７／ｃｍ３としている。
【００５７】
本実施の形態では、クロストーク低減層７７が配置されているので、図９に示すように、ＡＦ用画素２０Ｖ，２０Ｈにおいてこれより深い位置（Ｎ型シリコン基板５１側）まで入射した光８１によって発生する電荷（電子）８２は、ポテンシャルの高い方に（即ちＮ型シリコン基板５１側に）ドリフトされ、ひいては、Ｎ型シリコン基板５１に吸収される。したがって、入射された波長の長い光によってＡＦ用画素２０Ｈ，２０Ｖで発生する電荷は、隣接する撮像用画素２０Ｒ，２０Ｇ，２０Ｂの方にドリフトされない。このため、隣接する撮像用画素２０Ｒ，２０Ｇ，２０Ｂの電荷蓄積層７４にこの電荷が捕捉されて撮像用信号が増大してしまうことはない。よって、ＡＦ用画素２０Ｖ，２０Ｈ付近以外の領域の撮像用画素２０Ｒ，２０Ｇ，２０Ｂから得られる撮像用信号と、ＡＦ用画素２０Ｖ，２０Ｈ付近の領域の撮像用画素２０Ｒ，２０Ｇ，２０Ｂから得られる撮像用信号との間で、信号の大きさに差が生じず、高品質の画像を得ることができる。
【００５８】
クロストーク低減層７７の深さは、赤色の波長の光が進入する深さ以下なら良い。よって、シリコン表面からのクロストーク低減層７７のピーク濃度の地点の深さｄ１は、３．５ミクロン程度以下なら良い。ただし、前述した効果をより向上させるなら、深さｄ１はより浅い方が好ましい。ここでは、深さｄ１を例えば２．５ミクロンとしている。
【００５９】
また、本実施の形態では、クロストーク低減層７７は、分離領域７６側に、深さｄ１から深さｄ２に立ち上がった立ち上がり部７７ａを有している。図９に示すように、この立ち上がり部７７ａによって、分離領域７６側においてクロストーク低減層７７よりも浅い位置に入射した光８３によって生ずる電荷８４も、隣接する撮像用画素２０Ｒ，２０Ｇ，２０Ｂの方にドリフトされ難くなる。よって、前述した効果がより高まる。もっとも、本発明では、クロストーク低減層７７に必ずしも立ち上がり部７７ａを設けておく必要はない。
【００６０】
次に、本実施の形態において用いられている固体撮像素子３の製造方法の一例について、図１０を参照して説明する。図１０は、その各製造工程を示す概略断面図であり、図９に対応している。
【００６１】
まず、Ｎ型シリコン基板５１の所定の領域にＰ型ウエル層５２を形成する工程を行う。即ち、Ｎ型シリコン基板５１表面にシリコン熱酸化膜を設け、Ｐ型ウエル層５２となる部分のシリコン熱酸化膜をフォトリソエッチング法に従い除去し、この部分を開口としてイオン注入と所定の熱処理を行う。
【００６２】
Ｐ型ウエル層５２の濃度は、５Ｅ１５／ｃｍ３から５Ｅ１６／ｃｍ３とされるようにイオン注入と熱処理が行われる。深さ方向にＰ型ウエル層５２の濃度を揃えるため、加速電圧を変えてイオン注入を複数回に分けて行うのが好ましい。
【００６３】
次に、ＬＯＣＯＳ酸化膜７８による分離領域を形成する工程を行う。即ち、先ず、シリコン窒化膜をＣＶＤ法により形成し、アクティブ領域となる部分を残すようにパターニングする。開口部には後に厚いＬＯＣＯＳ酸化膜が形成されるが、周知のように開口部に前もって分離拡散層７９が設けられる。分離拡散層７９は、最終的に深さが０．８マイクロメートル、濃度が１Ｅ１７／ｃｍ３から１Ｅ１８／ｃｍ３となる。次いで、この開口部に熱酸化法により膜厚が０．８マイクロメートルのＬＯＣＯＳ酸化膜７８を形成する。シリコン窒化膜を除去した後に、アクティブ領域にイオン注入のプロテクト膜を目的として薄いシリコン酸化膜７５を熱酸化法により形成する。図１０（ａ）はこの状態を示している。
【００６４】
次に、クロストーク低減層７７を形成する工程を行う。すなわち、イオン注入して所定の熱処理を行い、深さ２．５マイクロメートルの位置にピーク濃度３Ｅ１７／ｃｍ３のクロストーク低減層７７を形成する。ここでの熱処理は、Ｐ型ウエル層５２を形成するときの熱処理より低い温度で行う。低い温度で行うことにより、クロストーク低減層７７のピーク濃度が高くなる。このとき、薄いシリコン酸化膜７５の部分は深く、厚いＬＯＣＯＳ酸化膜７８の部分は浅くイオンが打ち込まれ、これより立ち上がり部７７ａを持ったクロストーク低減層７７が所定の深さに容易に形成される。図１０（ｂ）はこの状態を示している。なお、クロストーク低減層７７を形成しない領域（イオンが注入されない領域）にレジストによるマスクを形成することは言うまでもない。レジストの厚さは、加速電圧により異なるが、３マイクロメートル乃至５マイクロメートル程度である。
【００６５】
また、説明を簡略化するため、薄いシリコン酸化膜７５は固体撮像素子３の完成まで保持されるものとして説明する。しかし、ここで用いた薄いシリコン酸化膜７５は本工程終了後に除去され、各部の酸化膜は空乏化防止層７３上の保護膜、ゲート酸化膜など目的により膜厚を変えて再度形成されてもよい。
【００６６】
次に、所定の拡散部を設ける工程を行う。即ち、周知のフォトリソエッチング法及び不純物拡散法による工程を繰り返し、各画素２０Ｒ，２０Ｇ，２０Ｂ，２０Ｖ，２０Ｈ内の能動素子、及び、周辺回路の能動素子を形成する。ＭＯＳトランジスタの拡散部等は、ＬＯＣＯＳ酸化膜、及び、ポリシリコンを用いたセルフアラインにより形成する。光電変換部に配置する拡散部（電荷蓄積層７４、空乏化防止層７３）は、電荷転送のバラツキを抑えるためポリシリコンによる各ゲート電極を設けた後に形成するのが好ましい。図１０（ｃ）はこの状態を示している。そして、配線、カラーフィルタ、マイクロレンズ、保護膜等を形成して本固体撮像素子３は完成する。
【００６７】
次に、固体撮像素子３の駆動手順の各例について、図１１及び図１２を参照して説明する。図１１は、焦点検出モード（固体撮像素子３から焦点検出用信号を読み出す動作モード）時の固体撮像素子３の駆動手順を示すタイミングチャートである。図１２は、撮像モード（固体撮像素子３から撮像用信号を読み出す動作モード）時の固体撮像素子３の駆動手順を示すタイミングチャートである。なお、各画素に含まれるトランジスタはＮＭＯＳトランジスタであり、ハイレベル（ハイ）の駆動信号を受けてオン状態とされる。
【００６８】
最初に、図１１を参照して焦点検出モード時の駆動手順を説明する。まず、期間Ｔ１において、全行のφＴＧＡ，φＴＧＢがハイにされ、全画素２０Ｒ，２０Ｇ，２０Ｂ，２０Ｖ，２０Ｈの転送トランジスタ４５〜４７がオンにされる。このとき、全行のφＲがハイにされて全画素２０Ｒ，２０Ｇ，２０Ｂ，２０Ｖ，２０Ｈのリセットトランジスタ４９がオンにされているので、期間Ｔ１において、全画素２０Ｒ，２０Ｇ，２０Ｂ，２０Ｖ，２０Ｈの埋め込みフォトダイオード４１〜４３及びフローティング拡散部４４がリセットされる。全行のφＴＧＡ，φＴＧＢは、期間Ｔ１後にローにされ、全画素２０Ｒ，２０Ｇ，２０Ｂ，２０Ｖ，２０Ｈの転送トランジスタ４５〜４７がオフにされる。
【００６９】
期間Ｔ１の後の期間Ｔ２において、メカニカルシャッタ（図示せず）が開かれる。この期間Ｔ２が露光期間となる。
【００７０】
次いで、期間Ｔ３において、１行目のφＳがハイにされる。これにより、１行目の選択トランジスタ５０がオンにされ、１行目の行選択が開始され、１行目の画素アンプ４８によるソースフォロワ読み出しが開始される。
【００７１】
期間Ｔ３の開始時点から所定期間経過した後に期間Ｔ１１が開始される。期間Ｔ１１では、１行目のφＲがローにされて１行目のリセットトランジスタ４９がオフにされ、１行目のフローティング拡散部４４のリセットが終了される。期間Ｔ１１の開始時点から期間Ｔ１４の開始時点までの間に、１行目のダークレベル（フローティング拡散部４４のリセット状態に対応して１行目の画素アンプ４８から出力される信号）が、画素アンプ４８から垂直信号線２５を介してＣＤＳ回路２７にクランプ（保存）される。このダークレベルは、次回に読み出しされる信号が１行目のφＴＧＡに応答して埋め込みフォトダイオード４１，４２（図１１では、ＰＤＡと表記）から転送されて来る信号電荷によるものであるため、埋め込みフォトダイオード４１，４２（ＰＤＡ）に関するダークレベルとして用いられる。
【００７２】
期間Ｔ１４において、１行目のφＴＧＡがハイにされて１行目の転送トランジスタ４５，４６がオンにされる。これにより、１行目の撮像用画素２０Ｒ，２０Ｇ，２０Ｂの埋め込みフォトダイオード４１に蓄積されていた信号電荷及び１行目のＡＦ用画素２０Ｖ，２０Ｈの一方の埋め込みフォトダイオード４２に蓄積されていた信号電荷が、当該画素のフローティング拡散部４４に転送される。そして、期間Ｔ１４の終了時に、１行目のφＴＧＡがローにされて１行目の転送トランジスタ４５，４６がオフにされる。期間Ｔ１４の終了時点から期間Ｔ１１の終了時点（期間Ｔ１２の開始時点）までの間に、１行目のフローティング拡散部４４に転送された電荷による電位変動が画素アンプ４８から垂直信号線２５を介してＣＤＳ回路２７にクランプされる。すなわち、埋め込みフォトダイオード４１，４２（ＰＤＡ）の信号読出しが行われる。そして、ＣＤＳ回路２７によって、埋め込みフォトダイオード４１，４２（ＰＤＡ）に関するこの信号と、埋め込みフォトダイオード４１，４２（ＰＤＡ）に関する先のダークレベルとの差分信号が取得される。この差分信号のうちＡＦ用画素２０Ｖ，２０Ｈの一方の埋め込みフォトダイオード４２に関するもののみが、焦点検出用信号として用いられる。
【００７３】
期間Ｔ１２において、１行目のφＲがハイにされて１行目のリセットトランジスタ４９がオンにされ、１行目のフローティング拡散部４４がリセットされる。
【００７４】
期間Ｔ１２の終了時点から期間Ｔ１３が開始される。期間Ｔ１３では、１行目のφＲがローにされて１行目のリセットトランジスタ４９がオフにされ、フローティング拡散部４４のリセットが終了される。期間Ｔ１３の開始時点（期間Ｔ１２の終了時点）から期間Ｔ１５の開始時点までの間に、１行目のダークレベル（フローティング拡散部４４のリセット状態に対応して１行目の画素アンプ４８から出力される信号）が、画素アンプ４８から垂直信号線２５を介してＣＤＳ回路２７にクランプ（保存）される。このダークレベルは、次回に読み出しされる信号が１行目のφＴＧＢに応答して埋め込みフォトダイオード４３（図１１では、ＰＤＢと表記）から転送されて来る信号電荷によるものであるため、埋め込みフォトダイオード４３（ＰＤＢ）に関するダークレベルとして用いられる。
【００７５】
期間Ｔ１５において、１行目のφＴＧＢがハイにされて１行目の転送トランジスタ４７がオンにされる。これにより、１行目のＡＦ用画素２０Ｖ，２０Ｈの他方の埋め込みフォトダイオード４３に蓄積されていた信号電荷が、当該画素のフローティング拡散部４４に転送される。そして、期間Ｔ１５の終了時に、１行目のφＴＧＢがローにされて１行目の転送トランジスタ４７がオフにされる。期間Ｔ１５の終了時点から期間Ｔ１３の終了時点（期間Ｔ３の終了時点）までの間に、１行目のフローティング拡散部４４に転送された電荷による電位変動が画素アンプ４８から垂直信号線２５を介してＣＤＳ回路２７にクランプされる。すなわち、埋め込みフォトダイオード４３（ＰＤＢ）の信号読出しが行われる。そして、ＣＤＳ回路２７によって、埋め込みフォトダイオード４３（ＰＤＢ）に関するこの信号と、埋め込みフォトダイオード４３（ＰＤＢ）に関する先のダークレベルとの差分信号が取得される。この差分信号が、焦点検出用信号として用いられる。
【００７６】
その後、期間Ｔ３の終了時点（期間Ｔ１３の終了時点）において、１行目のφＲがハイにされて１行目のリセットトランジスタ４９がオンにされ、１行目のフローティング拡散部４４のリセットが開始されるとともに、１行目のφＳがローにされて１行目の選択トランジスタ５０がオフにされ、１行目の行選択が終了される。
【００７７】
次に、水平帰線期間を経て次の２行目の選択動作の期間Ｔ４へと移行する。２行目以降も１行目と同様な動作が繰り返されるので、ここではその説明は省略する。このようにして、すべての行から信号が読み出されると、焦点検出モードを終了する。
【００７８】
次に、図１２を参照して撮像モード時の駆動手順を説明する。撮像モード時では、ＡＦ用画素２０Ｖ，２０Ｈの埋め込みフォトダイオード４３からの信号は使用せず意味を持たないため、φＴＧＢは任意でよい。したがって、図１２には、φＴＧＢを記載していない。
【００７９】
撮像モード時には、まず、期間Ｔ２１において、全行のφＴＧＡがハイにされ、全画素２０Ｒ，２０Ｇ，２０Ｂ，２０Ｖ，２０Ｈの転送トランジスタ４５，４６がオンにされる。このとき、全行のφＲがハイにされて全画素２０Ｒ，２０Ｇ，２０Ｂ，２０Ｖ，２０Ｈのリセットトランジスタ４９がオンにされているので、期間Ｔ２１において、少なくとも画素２０Ｒ，２０Ｇ，２０Ｂの埋め込みフォトダイオード４１及びフローティング拡散部４４がリセットされる。全行のφＴＧＡは、期間Ｔ２１後にローにされ、画素２０Ｒ，２０Ｇ，２０Ｂ，２０Ｖ，２０Ｈの転送トランジスタ４５，４６がオフにされる。
【００８０】
期間Ｔ２１の後の期間Ｔ２２において、メカニカルシャッタ（図示せず）が開かれる。この期間Ｔ２２が露光期間となる。
【００８１】
次いで、期間Ｔ２３において、１行目のφＳがハイにされる。これにより、１行目の選択トランジスタ５０がオンにされ、１行目の行選択が開始され、１行目の画素アンプ４８によるソースフォロワ読み出しが開始される。
【００８２】
期間Ｔ２３の開始時点から所定期間経過した後に期間Ｔ３１が開始される。期間Ｔ３１では、１行目のφＲがローにされて１行目のリセットトランジスタ４９がオフにされ、１行目のフローティング拡散部４４のリセットが終了される。期間Ｔ３１の開始時点から期間Ｔ３２の開始時点までの間に、１行目のダークレベル（フローティング拡散部４４のリセット状態に対応して１行目の画素アンプ４８から出力される信号）が、画素アンプ４８から垂直信号線２５を介してＣＤＳ回路２７にクランプ（保存）される。このダークレベルは、次回に読み出しされる信号が１行目のφＴＧＡに応答して埋め込みフォトダイオード４１，４２（図１１では、ＰＤＡと表記）から転送されて来る信号電荷によるものであるため、埋め込みフォトダイオード４１，４２（ＰＤＡ）に関するダークレベルとして用いられる。
【００８３】
期間Ｔ３２において、１行目のφＴＧＡがハイにされて１行目の転送トランジスタ４５，４６がオンにされる。これにより、１行目の撮像用画素２０Ｒ，２０Ｇ，２０Ｂの埋め込みフォトダイオード４１に蓄積されていた信号電荷及び１行目のＡＦ用画素２０Ｖ，２０Ｈの一方の埋め込みフォトダイオード４２に蓄積されていた信号電荷が、当該画素のフローティング拡散部４４に転送される。そして、期間Ｔ３２の終了時に、１行目のφＴＧＡがローにされて１行目の転送トランジスタ４５，４６がオフにされる。期間Ｔ３２の終了時点から期間Ｔ３１の終了時点（期間Ｔ２３の終了時点）までの間に、１行目のフローティング拡散部４４に転送された電荷による電位変動が画素アンプ４８から垂直信号線２５を介してＣＤＳ回路２７にクランプされる。すなわち、埋め込みフォトダイオード４１，４２（ＰＤＡ）の信号読出しが行われる。そして、ＣＤＳ回路２７によって、埋め込みフォトダイオード４１，４２（ＰＤＡ）に関するこの信号と、埋め込みフォトダイオード４１，４２（ＰＤＡ）に関する先のダークレベルとの差分信号が取得される。この差分信号のうち撮像用画素２０Ｒ，２０Ｇ，２０Ｂの埋め込みフォトダイオード４１に関するもののみが、撮像用信号として用いられる。
【００８４】
その後、期間Ｔ２３の終了時点（期間Ｔ３１の終了時点）において、１行目のφＲがハイにされて１行目のリセットトランジスタ４９がオンにされ、１行目のフローティング拡散部４４のリセットが開始されるとともに、１行目のφＳがローにされて１行目の選択トランジスタ５０がオフにされ、１行目の行選択が終了される。
【００８５】
次に、水平帰線期間を経て次の２行目の選択動作の期間Ｔ２４へと移行する。２行目以降も１行目と同様な動作が繰り返されるので、ここではその説明は省略する。このようにして、すべての行から信号が読み出されると、撮像モードを終了する。
【００８６】
ここで、本実施の形態による電子カメラ１の動作の一例について、図１３及び図１を参照して説明する。図１３は、本実施の形態による電子カメラ１の動作を示す概略フローチャートである。
【００８７】
操作部９ａのレリーズ釦の半押し操作が行われる（ステップＳ１）と、電子カメラ１内のマイクロプロセッサ９は、その半押し操作に同期して撮像制御部４を駆動する。撮像制御部４は、被写体の確認を行うために予め定めた公知の手法により、撮像用画素２０Ｒ，２０Ｇ，２０Ｂのうちの全画素又は所定画素から被写体確認用の撮像信号を読み出し、メモリ７に蓄積する。このとき、全画素を読み出す場合は、例えば、前記図１２に示す動作と同様の動作を行う。そして、画像処理部１３は、その信号から、画像認識技術を利用して被写体を認識する（ステップＳ２）。例えば、顔認識モードの場合、被写体として顔を認識する。このとき、画像処理部１３は、被写体の位置及び形状を得る。
【００８８】
その後、マイクロプロセッサ９は、ステップ２で得られた被写体の位置及び形状に従って、焦点検出領域３２〜３７のうちから、被写体に対する焦点調節状態を精度良く検出するのに最適な、焦点検出に用いるべき、オートフォーカス用ラインセンサに相当する焦点検出領域を設定する（ステップＳ３）。また、マイクロプロセッサ９は、ステップＳ２の認識結果等に基づいて、焦点検出用の撮影条件（絞り、焦点調節状態、シャッタ時間等）を設定する（ステップＳ４）。
【００８９】
引き続いて、マイクロプロセッサ９は、ステップＳ４で設定した絞り等の条件となるようにレンズ制御部２ａを作動させ、ステップＳ４で設定したシャッタ時間等の条件でかつステップＳ３で設定した焦点検出領域のＡＦ用画素２０Ｖ又は２０Ｈの画素列の座標に従って、撮像制御部４を駆動することで、焦点検出用信号を読み出し、メモリ７に蓄積する（ステップＳ５）。このとき、前述した図１１に示す動作と同様の動作によって、焦点検出用信号を読み出す。
【００９０】
次に、マイクロプロセッサ９は、ステップＳ５で取得されメモリ７に格納された全画素の信号のうちから、ステップＳ３で設定した焦点検出領域のＡＦ用画素２０Ｖ又は２０Ｈからの焦点検出用信号をピックアップし、それらの信号に基づいて瞳分割位相差方式に従った演算（焦点調節状態の検出処理）を焦点検出演算部１０に行わせることで、焦点検出演算部１０にデフォーカス量を算出させる（ステップＳ６）。
【００９１】
次いで、マイクロプロセッサ９は、ステップＳ６で算出されたデフォーカス量に応じて合焦状態となるように、レンズ制御部２ａに撮影レンズ２を調節させる。引き続いて、マイクロプロセッサ９は、本撮影のための撮影条件（絞り、シャッタ時間等）を設定する（ステップＳ８）。
【００９２】
次に、マイクロプロセッサ９は、ステップＳ８で設定した絞り等の条件となるようにレンズ制御部２ａを作動させ、操作部９ａのレリーズ釦の全押し操作に同期して、ステップＳ９で設定したシャッタ時間等の条件で撮像制御部４を駆動することで、画像信号を読み出して本撮影を行う（ステップＳ９）。このとき、前述した図１２に示す動作と同様の動作によって、撮像用信号を読み出す。撮像制御部４によって、この撮像用信号は、メモリ７に蓄積される。
【００９３】
その後、マイクロプロセッサ９は、操作部９ａの指令に基づき、必要に応じて画像処理部１３や画像圧縮部１２にて所望の処理を行い、記録部に処理後の信号を出力させ記録媒体１１ａに記録する。
【００９４】
本実施の形態によれば、図９を参照して説明したように、固体撮像素子３においてＰ型ウエル層５２にクロストーク低減層７７が配置されているので、ＡＦ用画素２０Ｖ，２０Ｈからその付近の撮像用画素２０Ｒ，２０Ｇ，２０Ｂへ電荷が混入するクロストークが低減され、これにより高品質の画像を得ることができる。
【００９５】
［第２の実施の形態］
【００９６】
図１４は、本発明の第２の実施の形態による電子カメラで用いられている固体撮像素子９０を模式的に示す概略断面図であり、図９に対応している。図１４において、図９中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【００９７】
本実施の形態が前記第１の実施の形態と異なる所は、固体撮像素子３に代えて固体撮像素子９０が用いられている点のみである。固体撮像素子９０が固体撮像素子３と異なる所は、Ｐ型ウエル層５２にはクロストーク低減層７７は設けられておらず、固体撮像素子３の分離拡散層７９に相当するＰ型（Ｐ型ウエル層５２と同じ導電型）の分離拡散層７９ａ，７９ｂのうち、ＡＦ用画素２０Ｖ，２０Ｈとこれに隣り合う撮像用画素２０Ｒ，２０Ｇ，２０Ｂとの間の分離領域７６に配置される分離拡散層７９ａの大部分の深さｄ３が、撮像用画素２０Ｒ，２０Ｇ，２０Ｂ同士の間の分離領域７６に配置されるＰ型の分離拡散層７９ｂの深さｄ４よりも深くされている点のみである。分離拡散層７９ａ，７９ｂの濃度は、Ｐ型ウエル層５２の濃度よりも高く、例えば、固体撮像素子３の分離拡散層７９と同様の濃度とされている。本実施の形態では、分離拡散層７９ｂの深さｄ４は、固体撮像素子３の分離拡散層７９の深さと同様の深さとされている。
【００９８】
分離拡散層７９ｂは、画素間、あるいは、画素内の素子間の電気的な繋がりを単に分離するものであるのに対し、深さｄ３の部分を有する分離拡散層７９ａは、そのような分離機能を担うのみならず、ＡＦ用画素２０Ｖ，２０Ｈで発生した電荷が当該ＡＦ用画素に隣り合う撮像用画素２０Ｒ，２０Ｇ，２０Ｂに混入するクロストークを低減するクロストーク低減部としての機能も担う。このようなクロストーク低減のためには、分離拡散層７９ａの深さｄ３は、深いほど好ましい。しかし、ここでは、その深さｄ３は、例えば、２．５ミクロンとしている。
【００９９】
本実施の形態で用いる固体撮像素子９０を製造する場合は、例えば、図１０（ａ）に示す状態まで、図１０（ａ）を参照して説明した固体撮像素子３の製造方法と同様の工程を行う。ただし、このとき、分離拡散層７９ａに相当する位置には、分離拡散層７９ｂと同時にイオン注入するのに加えて、分離拡散層７９ａの深い部分を形成するように適当な条件で更にイオン注入する。その後、固体撮像素子３の製造方法として説明した図１０（ｂ）以降の工程を行うことで、本固体撮像素子９０が完成する。
【０１００】
本実施の形態では、分離拡散層７９ａの大部分の深さｄ３が深くされているので、図１４に示すように、分離拡散層７９ａ側で比較的深い位置まで入射した光１０１によって発生する電荷（電子）１０２は、、隣接する撮像用画素２０Ｒ，２０Ｇ，２０Ｂの方にドリフトされ難くなる。このため、隣接する撮像用画素２０Ｒ，２０Ｇ，２０Ｂの電荷蓄積層７４にこの電荷が捕捉されて撮像用信号が増大してしまうことが低減される。よって、ＡＦ用画素２０Ｖ，２０Ｈ付近以外の領域の撮像用画素２０Ｒ，２０Ｇ，２０Ｂから得られる撮像用信号と、ＡＦ用画素２０Ｖ，２０Ｈ付近の領域の撮像用画素２０Ｒ，２０Ｇ，２０Ｂから得られる撮像用信号との間で、信号の大きさに差が生じず、高品質の画像を得ることができる。
【０１０１】
本実施の形態では、基板５１は、ここではＮ型シリコン基板としている。このように基板５１の導電型をＰ型ウエル層５２と逆導電型のＮ型とすれば、深い位置で光電変換された電荷（図示せず）が基板５１に吸収され、隣接する撮像用画素２０Ｒ，２０Ｇ，２０Ｂの方にドリフトする電荷がより少なくなるので、一層好ましい。もっとも、本発明では、本実施の形態を、基板５１としてＰ型の基板を用いるように変形してもよい。
【０１０２】
［第３の実施の形態］
【０１０３】
図１５は、本発明の第３の実施の形態による電子カメラで用いられている固体撮像素子１１０を模式的に示す概略断面図であり、図９に対応している。図１５において、図９中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【０１０４】
本実施の形態が前記第１の実施の形態と異なる所は、固体撮像素子３に代えて固体撮像素子１１０が用いられている点のみである。固体撮像素子１１０が固体撮像素子３と異なる所は、Ｐ型ウエル層５２にはクロストーク低減層７７の代わりにクロストーク低減層１１１が配置されている点のみである。
【０１０５】
クロストーク低減層１１１は、Ｐ型ウエル層５２中において、ＡＦ用画素２０Ｖ，２０Ｈ及びこれに隣り合う撮像用画素２０Ｒ，２０Ｇ，２０Ｂに渡るように形成されている。クロストーク低減層１１１は、ＡＦ用画素２０Ｖ，２０Ｈで発生した電荷が当該ＡＦ用画素に隣り合う撮像用画素２０Ｒ，２０Ｇ，２０Ｂに混入するクロストークを低減するクロストーク低減部を構成している。クロストーク低減層１１１は、Ｐ型ウエル層５２と同じ導電型のＰ型で、Ｐ型ウエル層５２よりも高濃度である。クロストーク低減層１１１の濃度は、Ｐ型ウエル層５２の濃度の１０倍以上が好ましい。
【０１０６】
本実施の形態では、クロストーク低減層１１１におけるＡＦ用画素２０Ｖ，２０Ｈと当該ＡＦ用画素に隣り合う撮像用画素２０Ｒ，２０Ｇ，２０Ｂとの間の分離領域７６に配置された部分１１１ａのピーク濃度の地点の、シリコン表面からの深さｄ５は、クロストーク低減層１１１におけるＡＦ用画素２０Ｖ，２０Ｈに配置された部分１１１ｂのピーク濃度の地点の、シリコン表面からの深さｄ６よりも浅くされている。
【０１０７】
また、本実施の形態では、前記深さｄ６は、クロストーク低減層１１１におけるＡＦ用画素２０Ｖ，２０Ｈに隣り合う撮像用画素２０Ｒ，２０Ｇ，２０Ｂに配置された部分１１１ｃのピーク濃度の地点の、シリコン表面からの深さｄ７よりも、浅くされている。
【０１０８】
次に、本実施の形態で用いられる固体撮像素子１１０の製造方法の一例について、図１６を参照して説明する。図１６は、その各製造工程を示す概略断面図であり、図１５に対応している。
【０１０９】
まず、図１０（ａ）に示す状態まで、図１０（ａ）を参照して説明した固体撮像素子３の製造方法と同じ工程を行う。次に、焦点検出用画素２０Ｖ，２０Ｈの下部と、当該ＡＦ用画素に隣り合う撮像用画素２０Ｒ，２０Ｇ，２０Ｂの下部とで、クロストーク低減層１１１に段差を設けるため、追加のマスク材として、ＡＦ用画素２０Ｖ，２０Ｈとその周囲の分離領域７６に相当する部分に、レジスト１２０をパターニングする。シリコン酸化膜の厚さが厚いほどシリコン表面からイオンが注入される距離は、低減される。レジストは、イオン注入に対する同様な効果を有している。イオン注入の飛程距離よりも薄いレジスト１２０を配置させたＡＦ用画素２０Ｖ，２０Ｈの箇所では、レジスト１２０を配置させていない撮像用画素２０Ｒ，２０Ｇ，２０Ｂの箇所より浅くイオンが注入される。図１６（ａ）は、レジスト１２０を配置させた状態を示している。
【０１１０】
なお、本実施の形態では、ＡＦ用画素２０Ｖ，２０Ｈ及びこれに隣り合う撮像用画素２０Ｒ，２０Ｇ，２０Ｂに渡る領域以外の領域には、クロストーク低減層１１１を形成しない。このため、図面には示していないが、クロストーク低減層１１１を形成しない領域には、イオン注入が阻止されるような十分な厚さのレジスト（イオン注入阻止用レジスト）を形成しておく。もっとも、クロストーク低減層１１１は、適宜、ＡＦ用画素２０Ｖ，２０Ｈ及びこれに隣り合う撮像用画素２０Ｒ，２０Ｇ，２０Ｂに渡る領域以外の領域にも形成しておいてもよく、その領域にはイオン注入が行われるようにしておいてもよい。
【０１１１】
次に、クロストーク低減層１１１を形成する工程を行う。すなわち、イオンを注入し、レジスト１２０及びイオン注入阻止用レジストを除去した後に、所定の熱処理を行う。これにより、段差を持ったクロストーク低減層１１１が所定の深さに容易に形成される。図１６（ｂ）はこの状態を示している。
【０１１２】
次に、所定の拡散部を設ける工程を行う。即ち、周知のフォトリソエッチング法及び不純物拡散法による工程を繰り返し、各画素２０Ｒ，２０Ｇ，２０Ｂ，２０Ｖ，２０Ｈ内の能動素子、及び、周辺回路の能動素子を形成する。図１６（ｃ）はこの状態を示している。そして、配線、カラーフィルタ、マイクロレンズ、保護膜等を形成して本固体撮像素子１１０は完成する。
【０１１３】
本実施の形態によれば、前述したように、クロストーク低減層１１１が、ＡＦ用画素２０Ｖ，２０Ｈ及びこれに隣り合う撮像用画素２０Ｒ，２０Ｇ，２０Ｂに渡るように形成されている。したがって、図１５に示すように、ＡＦ用画素２０Ｖ，２０Ｈにおいてクロストーク低減層１１１より深い位置（基板５１側）まで入射した光１３１，１３２によって発生する電荷１３３，１３４は、ＡＦ用画素２０Ｖ，２０Ｈに隣り合う撮像用画素２０Ｒ，２０Ｇ，２０Ｂの電荷蓄積層７４に補足されることがない。このため、ＡＦ用画素２０Ｖ，２０Ｈにおいてクロストーク低減層１１１より基板５１側まで侵入した入射光によって発生する電荷が、隣接する撮像用画素２０Ｒ，２０Ｇ，２０Ｂに混入するクロストークは、確実に防止される。したがって、ＡＦ用画素２０Ｖ，２０Ｈ付近以外の領域の撮像用画素２０Ｒ，２０Ｇ，２０Ｂから得られる撮像用信号と、ＡＦ用画素２０Ｖ，２０Ｈ付近の領域の撮像用画素２０Ｒ，２０Ｇ，２０Ｂから得られる撮像用信号との間で、信号の大きさに差が生じず、高品質の画像を得ることができる。
【０１１４】
また、本実施の形態では、前述したように、クロストーク低減層１１１における分離領域７６に配置された部分１１１ａの深さｄ５が、クロストーク低減層１１１におけるＡＦ用画素２０Ｖ，２０Ｈに配置された部分１１１ｂの深さｄ６よりも浅くされている。したがって、ＡＦ用画素２０Ｖ，２０Ｈにおいてクロストーク低減層１１１の表面側で発生する電荷は、当該ＡＦ用画素の電荷蓄積層７４に捕捉される確率が高くなり、隣接する撮像用画素２０Ｒ，２０Ｇ，２０Ｂの電荷蓄積層７４に補足される確率が低くなる。よって、この点からも、ＡＦ用画素２０Ｖ，２０Ｈから撮像用画素２０Ｒ，２０Ｇ，２０Ｂへのクロストークが低減される。したがって、この点からも、ＡＦ用画素２０Ｖ，２０Ｈ付近以外の領域の撮像用画素２０Ｒ，２０Ｇ，２０Ｂから得られる撮像用信号と、ＡＦ用画素２０Ｖ，２０Ｈ付近の領域の撮像用画素２０Ｒ，２０Ｇ，２０Ｂから得られる撮像用信号との間で、信号の大きさに差が生じず、高品質の画像を得ることができる。
【０１１５】
さらに、本実施の形態では、前述したように、クロストーク低減層１１１におけるＡＦ用画素２０Ｖ，２０Ｈに配置された部分１１１ｂの深さｄ６は、クロストーク低減層１１１における隣接する撮像用画素２０Ｒ，２０Ｇ，２０Ｂに配置された部分１１１ｃの深さｄ７よりも、浅くされている。したがって、ＡＦ用画素２０Ｖ，２０Ｈにおいてクロストーク低減層１１１の表面側で発生する電荷は、当該ＡＦ用画素の電荷蓄積層７４に捕捉される確率が高くなり、隣接する撮像用画素２０Ｒ，２０Ｇ，２０Ｂの電荷蓄積層７４に補足される確率が低くなる。よって、この点からも、ＡＦ用画素２０Ｖ，２０Ｈから撮像用画素２０Ｒ，２０Ｇ，２０Ｂへのクロストークが低減される。したがって、この点からも、ＡＦ用画素２０Ｖ，２０Ｈ付近以外の領域の撮像用画素２０Ｒ，２０Ｇ，２０Ｂから得られる撮像用信号と、ＡＦ用画素２０Ｖ，２０Ｈ付近の領域の撮像用画素２０Ｒ，２０Ｇ，２０Ｂから得られる撮像用信号との間で、信号の大きさに差が生じず、高品質の画像を得ることができる。もっとも、本発明では、必ずしも深さｄ６を深さｄ７より浅くする必要はなく、例えば、深さｄ６と深さｄ７とが同じであってもよい。
【０１１６】
さらに、本実施の形態では、クロストーク低減層１１１における撮像用画素２０Ｒ，２０Ｇ，２０Ｂに配置される部分１１１ｃの深さｄ７が深い。したがって、撮像用画素２０Ｒ，２０Ｇ，２０Ｂの感度が向上するという効果も得られる。
【０１１７】
なお、本発明では、本実施の形態を、基板５１としてＰ型の基板を用いるように変形してもよい。
【０１１８】
［第４の実施の形態］
【０１１９】
図１７は、本発明の第４の実施の形態による電子カメラで用いられている固体撮像素子１４０を模式的に示す概略断面図であり、図９に対応している。図１７において、図９中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【０１２０】
本実施の形態が前記第１の実施の形態と異なる所は、固体撮像素子３に代えて固体撮像素子１４０が用いられている点のみである。固体撮像素子１４０が固体撮像素子３と異なる所は、クロストーク低減層７７が除去されている点と、第１の半導体層をなすＮ型シリコン基板５１上には、Ｐ型ウエル層５２に代えてＰ型エピタキシャル層１５２が第２の半導体層として形成されている点と、Ｎ型シリコン基板５１は、ＡＦ用画素２０Ｖ，２０Ｈにおいて当該ＡＦ用画素の埋め込みフォトダイオード４２，４３の電荷蓄積層７４側に突出した凸部５１ａを有している点のみである。本実施の形態では、凸部５１ａが、ＡＦ用画素２０Ｖ，２０Ｈで発生した電荷が当該ＡＦ用画素に隣り合う撮像用画素２０Ｒ，２０Ｇ，２０Ｂに混入するクロストークを低減するクロストーク低減部を構成している。
【０１２１】
次に、本実施の形態で用いられる固体撮像素子１４０の製造方法の一例について、図１８及び図１９を参照して説明する。図１８及び図１９は、その各製造工程を示す概略断面図であり、図１７に対応している。
【０１２２】
まず、Ｎ型シリコン基板５１を準備して、Ｎ型シリコン基板５１上において前記凸部５１ａに相当する領域のみが覆われるようにマスク材をパターニングし、凸部５１ａに相当する領域以外の領域をドライエッチングし、前記マスク材を除去する。図１８（ａ）はこの状態を示している。前記マスク材は、シリコンエッチングに耐久性のあるものなら何でもよく、例えばレジストを使用する。また、ドライエッチングに代えて、ウエットエッチングを行ってもよい。
【０１２３】
次いで、図１８（ａ）に示す状態のＮ型シリコン基板５１上に、Ｐ型エピタキシャル層１５２を周知のエピタキシャル技術を用いて形成する。図１８（ｂ）はこの状態を示している。Ｐ型エピタキシャル層１５２の表面には、凸部５１ａの形状に応じた段差が生じている。
【０１２４】
引き続いて、周知のＣＭＰ技術に従い、段差を有するＰ型エピタキシャル層１５２の表面を研磨して平坦化を行う。図１８（ｃ）はこの状態を示している。
【０１２５】
次に、ＬＯＣＯＳ酸化膜７８による分離領域を形成する工程を行う。即ち、先ず、シリコン窒化膜をＣＶＤ法により形成し、アクティブ領域となる部分を残すようにパターニングする。開口部には後に厚いＬＯＣＯＳ酸化膜が形成されるが、周知のように開口部に前もって分離拡散層７９が設けられる。次いで、この開口部に熱酸化法によりＬＯＣＯＳ酸化膜７８を形成する。シリコン窒化膜を除去した後に、アクティブ領域にイオン注入のプロテクト膜を目的として薄いシリコン酸化膜７５を熱酸化法により形成する。図１９（ａ）はこの状態を示している。
【０１２６】
次に、所定の拡散部を設ける工程を行う。即ち、周知のフォトリソエッチング法及び不純物拡散法による工程を繰り返し、各画素２０Ｒ，２０Ｇ，２０Ｂ，２０Ｖ，２０Ｈ内の能動素子、及び、周辺回路の能動素子を形成する。図１９（ｂ）はこの状態を示している。そして、配線、カラーフィルタ、マイクロレンズ、保護膜等を形成して本固体撮像素子１４０は完成する。
【０１２７】
本実施の形態では、前述したように、Ｎ型シリコン基板５１は、ＡＦ用画素２０Ｖ，２０Ｈにおいて当該ＡＦ用画素の埋め込みフォトダイオード４２，４３の電荷蓄積層７４側に突出した凸部５１ａを有している。これにより、ＡＦ用画素２０Ｖ，２０Ｈの電荷蓄積層７４は、撮像用画素２０Ｒ，２０Ｇ，２０Ｂの電荷蓄積層７４に比べて、Ｎ型シリコン基板５１に接近している。したがって、図１７に示すように、ＡＦ用画素２０Ｖ，２０Ｈにおいて深い位置まで入射した光１６１によって発生する電荷１６２は、基板５１の凸部５１ａに吸収され、隣接する撮像用画素２０Ｒ，２０Ｇ，２０Ｂの方にドリフトされない。このため、隣接する撮像用画素２０Ｒ，２０Ｇ，２０Ｂの電荷蓄積層７４にこの電荷が捕捉されて撮像用信号が増大してしまうことはない。よって、ＡＦ用画素２０Ｖ，２０Ｈ付近以外の領域の撮像用画素２０Ｒ，２０Ｇ，２０Ｂから得られる撮像用信号と、ＡＦ用画素２０Ｖ，２０Ｈ付近の領域の撮像用画素２０Ｒ，２０Ｇ，２０Ｂから得られる撮像用信号との間で、信号の大きさに差が生じず、高品質の画像を得ることができる。
【０１２８】
［第５の実施の形態］
【０１２９】
図２０は、本発明の第５の実施の形態による電子カメラで用いられている固体撮像素子１７０を模式的に示す概略断面図であり、図１７に対応している。図２０において、図１７中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【０１３０】
本実施の形態が前記第４の実施の形態と異なる所は、固体撮像素子１４０に代えて固体撮像素子１７０が用いられている点のみである。固体撮像素子１７０が固体撮像素子３と異なる所は、凸部５１ａを有するＮ型シリコン基板５１（第１の半導体層）上には、Ｐ型エピタキシャル層１５２からなる第２の半導体層に代えて、Ｐ型ウエル層１５２ａ及びＰ型埋め込み層が全体としてなす第２の半導体が設けられている点のみであり、両者は実質的に等価である。したがって、本実施の形態によっても、前記第４の実施の形態と同様の利点が得られる。
【０１３１】
この固体撮像素子１７０では、固体撮像素子１４０と異なり、凸部５１ａの形成のためにＣＭＰ技術を用いなくてすむので、製造がより容易となる。この固体撮像素子１７０の製造方法の一例について、図２１及び図２２を参照して説明する。図２１及び図２２は、その各製造工程を示す概略断面図であり、図２０に対応している。
【０１３２】
まず、図１０（ａ）に示す状態と同じである図２１（ａ）に示す状態まで、図１０（ａ）を参照して説明した固体撮像素子３の製造方法と同じ工程を行う。ただし、Ｐ型ウエル層には、図１０（ａ）では符号５２を付しているのに対し、図２１では図１７に合わせて符号１５２ａを付している。また、Ｐ型ウエル層１５２ａの厚さは、Ｐ型ウエル層５２の厚さよりも薄くされている。
【０１３３】
次に、凸部５１ａに相当する領域に、イオン注入を阻止するためのマスク材としてのレジスト１８１を形成する。図２１（ｂ）はこの状態を示している。
【０１３４】
引き続いて、Ｐ型イオンを注入し、レジスト１８１を除去した後に、所定の熱処理を行う。これにより、Ｎ型シリコン基板５１の一部にＰ型埋め込み層１５２ｂを形成し、ひいては凸部５１ａを形成する。図２２（ａ）はこの状態を示している。
【０１３５】
次に、所定の拡散部を設ける工程を行う。即ち、周知のフォトリソエッチング法及び不純物拡散法による工程を繰り返し、各画素２０Ｒ，２０Ｇ，２０Ｂ，２０Ｖ，２０Ｈ内の能動素子、及び、周辺回路の能動素子を形成する。図２２（ｂ）はこの状態を示している。そして、配線、カラーフィルタ、マイクロレンズ、保護膜等を形成して本固体撮像素子１７０は完成する。
【０１３６】
以上、本発明の各実施の形態について説明したが、本発明はこれらの実施の形態に限定されるものではない。
【０１３７】
例えば、前述した実施の形態では、ＡＦ用画素２０Ｖ，２０Ｈは、いわゆる２分割された光電変換部を持つ画素であったが、１つの光電変換部のみを持つ画素をＡＦ用画素として用いることも可能である。例えば、前述したＡＦ用画素２０Ｖにおいて埋め込みフォトダイオード４２を取り除いて埋め込みフォトダイオード４３のみを持つようにした画素、及び、前述したＡＦ用画素２０Ｖにおいて埋め込みフォトダイオード４３を取り除いて埋め込みフォトダイオード４２のみを持つようにした画素を、ＡＦ用画素２０Ｖの代わりに用いることができる。
【０１３８】
また、前述した各実施の形態の各特徴事項は、それらの趣旨に反しない限り、適宜任意に組み合わせてもよいことは、言うまでもない。例えば、図１４に示す固体撮像素子９０において、基板５１に、図１７に示す固体撮像素子１４０の凸部５１ａと同様の凸部を設けてもよい。
【図面の簡単な説明】
【０１３９】
【図１】本発明の第１の実施形態に係る撮像装置としての電子カメラを示す概略ブロック図である。
【図２】図１中の固体撮像素子の概略構成を示す回路図である。
【図３】図１中の固体撮像素子を模式的に示す概略平面図である。
【図４】図３における所定の焦点検出領域の付近を拡大した概略拡大図である。
【図５】図３における他の焦点検出領域の付近を拡大した概略拡大図である。
【図６】図１中の固体撮像素子の撮像用画素を示す回路図である。
【図７】図１中の固体撮像素子の焦点検出用画素（ＡＦ用画素）を示す回路図である。
【図８】図１中の固体撮像素子の２×２個の画素を模式的に示す概略平面図である。
【図９】図８中のＡ−Ａ’線に沿った概略断面図である。
【図１０】図１中の固体撮像素子の各製造工程を示す概略断面図である。
【図１１】焦点検出モード時の図１中の固体撮像素子の駆動手順を示すタイミングチャートである。
【図１２】撮像モード時の図１中の固体撮像素子の駆動手順を示すタイミングチャートである。
【図１３】第１の実施の形態による電子カメラの動作を示す概略フローチャートである。
【図１４】第２の実施の形態で用いられている固体撮像素子を模式的に示す概略断面図である。
【図１５】第３の実施の形態で用いられている固体撮像素子を模式的に示す概略断面図である。
【図１６】図１５に示す固体撮像素子の各製造工程を示す概略断面図である。
【図１７】第４の実施の形態で用いられている固体撮像素子を模式的に示す概略断面図である。
【図１８】図１７に示す固体撮像素子の各製造工程を示す概略断面図である。
【図１９】図１８に続く各製造工程を示す概略断面図である。
【図２０】第５の実施の形態で用いられている固体撮像素子を模式的に示す概略断面図である。
【図２１】図２０に示す固体撮像素子の各製造工程を示す概略断面図である。
【図２２】図２１に続く各製造工程を示す概略断面図である。
【符号の説明】
【０１４０】
１  電子カメラ
３，９０，１１０，１４０，１７０  固体撮像素子
２０  画素
２０Ｖ，２０Ｈ  焦点検出用画素（ＡＦ用画素）
２０Ｒ，２０Ｇ，２０Ｂ  撮像用画素
５１ａ  凸部
５１  基板（第１の半導体層）
５２  ウエル層（第２の半導体層）
７４  電荷蓄積層
７６  分離領域
７７，１１１  クロストーク低減層
７９，７９ａ，７９ｂ  分離拡散層
【図１】
2008270298.tif 000003
【図２】
2008270298.tif 000004
【図３】
2008270298.tif 000005
【図４】
2008270298.tif 000006
【図５】
2008270298.tif 000007
【図６】
2008270298.tif 000008
【図７】
2008270298.tif 000009
【図８】
2008270298.tif 000010
【図９】
2008270298.tif 000011
【図１０】
2008270298.tif 000012
【図１１】
2008270298.tif 000013
【図１２】
2008270298.tif 000014
【図１３】
2008270298.tif 000015
【図１４】
2008270298.tif 000016
【図１５】
2008270298.tif 000017
【図１６】
2008270298.tif 000018
【図１７】
2008270298.tif 000019
【図１８】
2008270298.tif 000020
【図１９】
2008270298.tif 000021
【図２０】
2008270298.tif 000022
【図２１】
2008270298.tif 000023
【図２２】
2008270298.tif 000024