(57)【要約】【課題】テストデータを用いて通信異常を検出するような画像データ伝送システムにおいて、コントローラ側でソフトウェアリセットが行われた場合でもテストデータによる通信異常の検出を不具合なく実行する。【解決手段】テストデータ出力レジスタ４２には、予め用意されている複数種類のテストデータの中から使用されるテストデータが選択されて格納される。テストデータ出力レジスタ４２には、パワーオンリセット信号のみが接続され、ソフトリセットレジスタ４７からのソフトウェアリセット信号は接続されていない。そのため、ソフトウェアリセットが行なわれてもテストデータ出力レジスタ４２に格納されたテストデータは維持される。そのため、コントローラと画像出力装置との間でテストデータの不一致が発生せず、誤検出を防ぐことができるとともに、テストデータによる通信異常の検出を継続できる。【選択図】図３
2008131534.tif 000002
【特許請求の範囲】
【請求項１】
通信異常の発生の有無を確認するために使用するテストデータを記憶する記憶手段と、
送信対象の画像データと前記記憶手段に記憶されているテストデータをシリアルデータに変換するシリアル変換手段と、
前記シリアル変換手段により変換されたシリアルデータを受信装置に対して送信する送信手段と、
特定の初期化指示が入力された場合、前記記憶手段に対して初期化を実行せずに前記記憶手段以外の回路に対して初期化を実行する初期化手段と、
を有する送信装置。
【請求項２】
前記シリアル変換手段は、前記記憶手段に記憶されているテストデータを、送信対象の画像データの送受信に使用されていないパスを用いてシリアルデータに変換する請求項１記載の送信装置。
【請求項３】
前記画像データはブラックの画像データであり、
前記シリアル変換手段は、前記記憶手段に記憶されているテストデータを、ブラックの画像データ以外の画像データに対して割り当てられたパスを用いてシリアルデータに変換する請求項１記載の送信装置。
【請求項４】
前記特定の初期化処理が、ソフトウェアによる初期化処理である請求項１から３のいずれか１項記載の送信装置。
【請求項５】
通信異常の発生の有無を確認するために使用するテストデータを記憶する記憶手段と、送信対象の画像データと前記記憶手段に記憶されているテストデータをシリアルデータに変換するシリアル変換手段と、前記シリアル変換手段により変換されたシリアルデータを受信装置に対して送信する送信手段と、特定の初期化指示が入力された場合、前記記憶手段に対して初期化を実行せずに前記記憶手段以外の回路に対して初期化を実行する初期化手段とを有する送信装置と、
前記送信装置から送信されてきたシリアルデータをパラレルデータに変換するパラレル変換手段と、送信が予定されているテストデータが予め記憶されている記憶手段と、前記パラレル変換手段により変換されたパラレルデータのうちのテストデータのパターンと予め設定されたパターンとを比較することにより通信異常の発生の有無を判定する判定手段とを有する受信装置と、
を備えた画像データ伝送システム。
【請求項６】
前記シリアル変換手段は、前記記憶手段に記憶されているテストデータを、送信対象の画像データの送受信に使用されていないパスを用いてシリアルデータに変換する請求項５記載の画像データ伝送システム。
【請求項７】
前記画像データはブラックの画像データであり、
前記シリアル変換手段は、前記記憶手段に記憶されているテストデータを、ブラックの画像データ以外の画像データに対して割り当てられたパスを用いてシリアルデータに変換する請求項５記載の画像データ伝送システム。
【請求項８】
前記特定の初期化処理が、ソフトウェアによる初期化処理である請求項５から７のいずれか１項記載の画像データ伝送システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像データを伝送するための画像データ伝送システムに関する。
【背景技術】
【０００２】
指定された画像データに基づいて画像形成を行う画像形成システムでは、画像処理を行って印刷用の画像データを生成するコントローラと、生成された画像データに基づいて画像の出力を行なう画像出力装置とがそれぞれ独立した構成となっているものがある。このような画像形成システムでは、コントローラから画像データを送信し、画像出力装置ではコントローラからの画像データ受信して印刷等の画像出力を行なうことになる。そのため、コントローラと画像出力装置との間は、画像データの送受信を行うために何等かの通信方式により接続する必要がある。
【０００３】
最も単純な通信方式としては、画像データのデータ幅に対応したビット数のパラレル通信を用いてことが考えら得る。しかし、コントローラと画像出力装置との間をパラレル通信により接続した場合、接続本数が多くなってしまうという問題がある。
【０００４】
そのため、このようなコントローラと画像出力装置との間をシリアル通信により接続するようにした画像形成システムが提案されている（例えば、特許文献１〜４参照。）。
【０００５】
このようなシリアル通信を用いれば、コントローラと画像出力装置との間の接続本数を削減することが可能となる。しかし、同じデータ量の情報を伝送しようとした場合、シリアル通信はパラレル通信と比較して伝送レートが高くなる。そのため、コントローラと画像出力装置との間をシリアル通信により接続した画像形成システムでは、ノイズ等の影響を受けて通信異常が発生し画像データに異常が発生する可能性が高くなってしまう。
【０００６】
このような弊害を防止するため、予め設定されたパターンのテストデータを用いて、コントローラと画像出力装置との間に通信異常が発生しているか否かを判定する異常検知を行う画像送受信システムが提案されている（例えば、特許文献５参照。）。この画像送受信システムでは、画像データの送受信に干渉しないような方法でコントローラから画像出力装置に対してテストデータを送信して、画像出力装置側で受信されたテストデータの確認を行うことにより通信異常が発生しているか否かを判定する。
【０００７】
この特許文献５に開示された画像送受信システムによれば、画像出力装置側で受信されたテストデータに異常が有る場合には、コントローラと画像出力装置との間のシリアル通信に何らかの異常が発生したと判定して画像出力を停止させる等の異常処理を行うことが可能となる。そのため、このような異常検知を行なうことにより出力される画像の信頼度が高まることとなる。
【０００８】
しかし、コントローラ側で何らかの異常が発生したり、制御上の必要からソフトウェアによるリセット（以下、ソフトウェアリセットと称する。）が行われた場合、コントローラ側のレジスタに格納されているテストデータも初期化されてしまう。そのため、コントローラ側から出力されるテストデータと、画像出力装置側において記憶されているテストデータとが一致しなくなってしまう。その結果、通信異常が発生していないにもかかわらず画像出力装置側では画像出力を停止させる等の異常処理が実行されてしまう。
【０００９】
このような誤検出を防止するために、テストデータの有効／無効を示すバリッドビット（Valid Bit）をテストデータに付加し、画像出力装置ではこのバリッドビットがテストデータの無効を示している場合には、通信異常の発生の有無を判定しないような方法も考えられる。しかし、このようなバリッドビットを用いた場合でも、コントローラ側でソフトリセットが行われると不具合が発生することもあり得る。例えば、バリッドビットがテストデータよりも後にリセットされた場合、テストデータがリセットされたにもかかわらずバリッドビットが有効を示す状態となる期間が存在するため、画像出力装置では、通信異常が発生したものと誤検出してしまう可能性がある。また、バリッドビットが先にリセットされた場合には、通信異常が発生したとの誤検出は発生しないが、テストデータによる通信異常の検出が行われなくなるため、本当に通信異常が発生した場合でも検出が行われない。
【００１０】
【特許文献１】特開２００５−３０３６００号公報
【特許文献２】特開２００５−３０３６０４号公報
【特許文献３】特開２００６−０９１９８９号公報
【特許文献４】特開２００６−０９３９６８号公報
【特許文献５】特開２００６−３０３６２６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上述した従来技術では、コントローラ側でソフトウェアリセットが行われると、コントローラ側から出力されるテストデータと画像出力装置に設定されたテストデータとが一致しなくなり通信異常が発生したと誤検出されてしまったり、テストデータによる通信異常の検出が行われなくなってしまうという問題点があった。
【００１２】
本発明の目的は、テストデータを用いて通信異常を検出するような画像データ伝送システムにおいて、コントローラ側でソフトウェアリセットが行われた場合でもテストデータによる通信異常の検出を不具合なく実行することを可能にすることである。
【課題を解決するための手段】
【００１３】
［送信装置］
上記目的を達成するために、本発明の画像データ伝送システムは、通信異常の発生の有無を確認するために使用するテストデータを記憶する記憶手段と、
送信対象の画像データと前記記憶手段に記憶されているテストデータをシリアルデータに変換するシリアル変換手段と、
前記シリアル変換手段により変換されたシリアルデータを受信装置に対して送信する送信手段と、
特定の初期化指示が入力された場合、前記記憶手段に対して初期化を実行せずに前記記憶手段以外の回路に対して初期化を実行する初期化手段とを有する。
【００１４】
本発明によれば、送信装置側で特定の初期化処理が行われた場合にはテストデータが記憶された記憶手段に対しては初期化が行われない。そのため、送信装置側で特定の初期化処理が行われた場合でも、送信装置側からのテストデータと受信装置側に設定されたテストデータとが一致しなくなることを防ぐことができ誤検出の発生を防ぐことが可能となるとともにテストデータによる通信異常の検出を継続することが可能となる。
【００１５】
好ましくは、前記シリアル変換手段は、前記記憶手段に記憶されているテストデータを、送信対象の画像データの送受信に使用されていないパスを用いてシリアルデータに変換する。
【００１６】
好ましくは、前記画像データはブラックの画像データであり、
前記シリアル変換手段は、前記記憶手段に記憶されているテストデータを、ブラックの画像データ以外の画像データに対して割り当てられたパスを用いてシリアルデータに変換する。
【００１７】
好ましくは、前記特定の初期化処理が、ソフトウェアによる初期化処理である。
【００１８】
［画像データ伝送システム］
また、本発明の画像データ伝送システムは、通信異常の発生の有無を確認するために使用するテストデータを記憶する記憶手段と、送信対象の画像データと前記記憶手段に記憶されているテストデータをシリアルデータに変換するシリアル変換手段と、前記シリアル変換手段により変換されたシリアルデータを受信装置に対して送信する送信手段と、特定の初期化指示が入力された場合、前記記憶手段に対して初期化を実行せずに前記記憶手段以外の回路に対して初期化を実行する初期化手段とを有する送信装置と、
前記送信装置から送信されてきたシリアルデータをパラレルデータに変換するパラレル変換手段と、送信が予定されているテストデータが予め記憶されている記憶手段と、前記パラレル変換手段により変換されたパラレルデータのうちのテストデータのパターンと予め設定されたパターンとを比較することにより通信異常の発生の有無を判定する判定手段とを有する受信装置とを備えている。
【発明の効果】
【００１９】
以上説明したように、本発明によれば、送信装置側で特定の初期化処理が行われた場合でもテストデータが記憶された記憶された記憶手段は初期化されないため、コントローラ側でソフトウェアリセットが行われた場合でもテストデータによる通信異常の検出を不具合なく実行することが可能になるという効果を得ることができる。
【発明を実施するための最良の形態】
【００２０】
次に、本発明の実施の形態について図面を参照して詳細に説明する。図１は本発明の一実施形態の画像形成システムの構成を示すブロック図である。
【００２１】
本実施形態の画像データ伝送システムは、図１に示されるように、画像出力装置１０と、コントローラ１２と、端末装置１６とから構成されている。端末装置１６とコントローラ１２とは、ネットワーク１４により接続されている。また、コントローラ１２と画像出力装置１０とはシリアル通信により接続されている。
【００２２】
端末装置１６は、印刷ジョブ等の印刷データを生成して、コントローラ１２に対して送信する。コントローラ１２は、端末装置１６から送信された印刷データを受け付けて、印刷データに応じた画像データを生成して画像出力装置１０に送信する。画像出力装置１０では、コントローラ１２からの画像データに基づいて画像を形成して印刷用紙上に出力する。
【００２３】
次に、図１中のコントローラ１２と画像出力装置１０の構成を図２に示す。コントローラ１２と画像出力装置１０との間はシリアル通信を行うためのケーブルにより接続されている。
【００２４】
コントローラ１２は、図２に示されるように、ＣＰＵ２１と、画像メモリ２２と、リセット回路２３と、送受信制御装置２４と、シリアライザ２５と、デシリアライザ２６、シリアル通信制御部２７と、差動信号処理部２８とを有している。
ＣＰＵ２１、画像メモリ２２、リセット回路２３、送受信制御装置２４およびシリアル通信制御部２７は、ＰＣＩ（Peripheral Component Interconnect）バスにより接続されている。
【００２５】
ＣＰＵ２１は、図示されない記憶装置等に格納されたプログラムに基づいて所定の処理を実行して、コントローラ１２の動作を制御する。
画像メモリ２２は、印刷しようとする画像データ、つまり画像出力装置１０に対する送信対象の画像データを保管しておくためのメモリである。
【００２６】
リセット回路２３は、電源の立ち上がり等を検出して初期化処理を行うためのパワーオンリセットを行う。
送受信制御装置２４は、コントローラ１２と画像出力装置１０との間で送受信されるデータの制御を行う。
【００２７】
シリアライザ２５は、送受信制御装置２４から画像出力装置１０に対して送信しようとするデータをパラレルデータとして受け取り、このパラレルデータをシリアライズしてシリアルデータに変換して画像出力装置１０に出力する。なお、シリアライザ２５には、変換されたシリアルデータを画像出力装置１０に対して送信するための送信手段も含まれている。
【００２８】
デシリアライザ２６は、画像出力装置１０から送信されてきたシリアルデータをパラレルデータに変換する。
【００２９】
差動信号処理部２８は、画像出力装置１０との間で送受信される差動信号の処理を行う。シリアル通信制御部２７は、差動信号処理部２８により処理された信号に基づいて、コントローラ１２と画像出力装置１０との間で送受信されるシリアル通信の制御、印刷に関する指示、各種のテストモードを実行するためのハンドシェイク等を行う。
【００３０】
また、画像出力装置１０は、デシリアライザ３１と、シリアライザ３２と、受信異常監視部３３と、ＣＰＵ３４と、同期信号発生回路３５と、差動信号処理部３６と、シリアル通信制御部３７とを有している。
【００３１】
なお、画像出力装置１０には、図示されていないが、コントローラ１２側から送信されてきた画像データに基づいて印刷を行うプリントエンジンが設けられている。
【００３２】
デシリアライザ３１は、コントローラ１２から送信されてきたシリアルデータをパラレルデータに変換する。
【００３３】
受信異常監視部３３は、デシリアライザ３１により変換されたパラレルデータのうちのテストデータのパターンと予め設定されたパターンとを比較することにより通信異常の発生の有無を判定する。
【００３４】
ＣＰＵ３４は、図示されない記憶装置等に格納されたプログラムに基づいて所定の処理を実行して、画像出力装置１０の動作を制御する。
【００３５】
同期信号発生回路３５は、図示されないプリントエンジンによる印刷動作の進捗に伴い、画像データを送信するタイミングをコントローラ１２に指示するためのＰＳ（Page Synchronization：ページ同期）／ＬＳ（Line Synchronization：ライン同期）信号を生成する。
【００３６】
シリアライザ３２は、同期信号発生回路３５により生成されたＰＳ／ＬＳ信号等のデータをパラレルデータとして受け取り、このパラレルデータをシリアライズしてシリアルデータに変換してコントローラ１２に出力する。
【００３７】
差動信号処理部３６は、コントローラ１２との間で送受信される差動信号の処理を行う。シリアル通信制御部３７は、差動信号処理部３６により処理された信号に基づいて、コントローラ１２と画像出力装置１０との間で送受信されるシリアル通信の制御、印刷に関する指示、各種のテストモードを実行するためのハンドシェイク等を行う。
【００３８】
次に、送受信制御装置２４の構成を図３のブロック図に示す。
ここで、カラー印刷が行われる場合には、コントローラ１２から画像出力装置１０に対しては、ＣＭＹＫ（シアン、マゼンタ、イエロー、ブラック）という４色の画像データが送信されるものとして説明する。
【００３９】
本実施形態の画像形成システムでは、４色の画像データはシリアライズされてコントローラ１２から画像出力装置１０に伝送されるため、各色の画像データを伝送するために使用されるシリアル通信上の回線をパスと呼ぶ。
【００４０】
なお、本実施形態では、ＣＭ（シアン、マゼンタ）の画像データを伝送するためのパス（以下、ＣＭパスと呼ぶ。）と、ＹＫ（イエロー、ブラック）の画像データを伝送するためのパス（以下、ＹＫパスと呼ぶ。）とが回路構成上独立して分かれているものとして説明するが、本発明はこのような構成に限定されるものではない。
【００４１】
送受信制御装置２４は、図３に示されるように、ＰＣＩバスインタフェース回路４１と、テストデータ出力レジスタ４２と、コマンドステータスレジスタ４３と、プリントＸ／Ｙ方向サイズレジスタ４４と、割り込みステータスレジスタ４５と、ＦＩＦＯメモリ４６と、ソフトリセットレジスタ４７と、論理和（オア）回路４８と、ダンプ回路４９と、セレクタ５０とから構成されている。
【００４２】
ＰＣＩバスインタフェース回路４１は、ＰＣＩバスとの間のインタフェース処理を行う。
テストデータ出力レジスタ４２には、予め用意されている複数種類のテストデータの中から使用されるテストデータが選択されて格納される。
【００４３】
ここで、コントローラ１２と画像出力装置１０との間で行われるテストモードには、電源投入直後に行われる診断テストと、印刷ジョブの実行中に通信異常の発生を監視するためのリンクフェイルチェックという２種類が設定されている。そして、この診断テストとリンクフェイルチェックとでは、テストの種類、目的が異なるため、使用するテストデータの種類も変えて確実にチェックが行われるようにしている。
【００４４】
コマンドステータスレジスタ４３は、各種のコマンドを格納して出力するためのレジスタである。プリントＸ／Ｙ方向サイズレジスタ４４は、印刷を行おうとする画像のＸ方向のサイズおよびＹ方向のサイズを格納して出力するためのレジスタである。割り込みステータスレジスタ４５は、割り込み可／不可等の割り込み状態を示す信号を格納して出力するためのレジスタである。
【００４５】
ＦＩＦＯメモリ４６は、画像出力装置１０に対して送信しようとする画像データを順次格納して出力するためのメモリである。
【００４６】
ソフトリセットレジスタ４７は、ＰＣＩバスを介して入力されたソフトウェアリセット（ソフトウェアによる初期化処理）を指示する信号（ソフトウェアリセット信号）を論理和回路４８に出力する。
【００４７】
論理和（オア）回路４８は、ＰＣＩバスインタフェース回路４１を介して入力されたパワーオンリセット信号と、ソフトリセットレジスタ４７から出力されたソフトリセット信号との論理和を演算し、その演算結果をコマンドステータスレジスタ４３、プリントＸ／Ｙ方向サイズレジスタ４４、割り込みステータスレジスタ４５のリセット端子に出力する。
【００４８】
つまり、コマンドステータスレジスタ４３、プリントＸ／Ｙ方向サイズレジスタ４４、割り込みステータスレジスタ４５は、パワーオンリセットとソフトリセットのいずれかが行われた場合にリセット（初期化）される。これに対して、テストデータが記憶されるテストデータ出力レジスタ４２は、ソフトウェアリセットが行われた場合にはリセットされず、パワーオンリセットが行われた場合にのみリセットされる。
【００４９】
このような構成により、論理和回路４８は、ソフトウェアリセットが行われた場合、テストデータ出力レジスタ４２に対しては初期化を実行せず、テストデータ出力レジスタ４２以外の回路に対して初期化を実行する初期化手段として機能する。
【００５０】
ダンプ回路４９は、デシリアライザ２６からのＰＳ／ＬＳ信号に基づいてＦＩＦＯメモリ４６から読み出された画像データをセレクタ５０に出力する。
【００５１】
セレクタ５０は、コマンドステータスレジスタ４３からの選択信号により、テストデータ出力レジスタ４２からのテストデータ（ＹＫパス）とダンプ回路４９からの画像データのいずれかを選択してシリアライザ２５に出力する。
【００５２】
電源投入直後に行われる診断テストが行われる場合には、コマンドステータスレジスタ４３からの選択信号は、テストデータ出力レジスタ４２からのテストデータ（ＹＫパス）を選択するようセレクタ５０を制御する。そして、通常の印刷処理時には、コマンドステータスレジスタ４３からの選択信号は、ダンプ回路４９からの画像データを選択するようセレクタ５０を制御する。
【００５３】
つまり、シリアライザ２５は、診断テストが行われる場合には、ＣＭパス、ＹＫパス共にテストデータをシリアライズして画像出力装置１０に送信し、通常の印刷処理時には、ＣＭパスはテストデータ、ＹＫパスは画像データをシリアライズして画像出力装置１０に送信する。
【００５４】
このようにして、本実施形態では、ＣＭＹＫの４色に対応した４つのパスが設定されている画像形成システムにおいて、Ｋ（ブラック）の画像データのみしか使用されない白黒印刷が行われる場合に、使用されないパス（ＣＭパス）を用いてテストデータをコントローラ１２から画像出力装置１０に伝送する。なお、本実施形態では、Ｙ（イエロー）の画像データを伝送するためのパスは、Ｋの画像データを伝送するためのパスと回路上共用されているためテストデータを伝送するパスとして使用しない。
【００５５】
次に、画像出力装置１０内の受信異常監視部３３の構成を図４を参照して説明する。
受信異常監視部３３は、図４に示されるように、受信データ比較部（ＹＭ）６１と、受信データ比較部（ＣＫ）６２とから構成されている。
【００５６】
また、受信データ比較部６１は、比較器７１と、テストデータパターン格納レジスタ７２と、エラーレジスタ７３とから構成されている。なお、受信データ比較部６２の構成は、基本的に受信データ比較部６１の構成と同様であるためその説明は省略する。
【００５７】
受信データ比較部６１は、ＹＭパスを介して伝送されてきたテストデータのパターンと予め設定されたパターンとを比較することにより通信異常の発生の有無を判定する。
【００５８】
なお、受信データ比較部６２は、ＣＫパスを介して伝送されてきたテストデータのパターンと予め設定されたパターンとを比較することにより通信異常の発生の有無を判定する。ただし、印刷用の画像データはＫパスを介して伝送されるため、受信データ比較部６２は、電源投入直後に行われる診断テストが行われる際のみに使用され、リンクフェイルチェックが行われる際には使用されない。
【００５９】
テストデータパターン格納レジスタ７２は、テストモードが実行される前のハンドシェイク時にコントローラ１２から送信されてきたテストデータパターンが格納されている。
【００６０】
比較器７１は、コントローラ１２からＹＭパスを介して送信されてきたテストデータのパターンと、テストデータパターン格納レジスタ７２に格納されているテストデータパターンとが一致するか否かを比較し、不一致が検出されるとエラーレジスタ７３をセットする。
【００６１】
エラーレジスタ７３は、比較器７１からの出力によりセットされるとエラー検出信号をアクティブとし、リセット信号が入力されるとエラー検出信号をインアクティブとする。エラーレジスタ７３は、具体的にはＤ−ＦＦ等により実現することが可能である。
【００６２】
このような回路構成となっていることにより、比較器７１とエラーレジスタ７３とにより、デシリアライザ３１により変換されたパラレルデータのうちのテストデータのパターンと予め設定されたパターンとを比較することにより通信異常の発生の有無を判定する判定手段が構成される。
【００６３】
次に、本実施形態の画像形成システムの動作について図面を参照して詳細に説明する。
【００６４】
先ず、電源投入時の画像形成システムの動作について説明する。
電源投入後、リンクを確立させるために、コントローラ１２、画像出力装置１０は、ともにデスキュー（Deskew）動作を実行して、最適なクロック位相をシリアライザ２５、３２、デシリアライザ３１、２６間で設定する。このデスキュー動作は、ＣＰＵ２１、３４が、シリアライザ２５、３２のそれぞれのデスキューピンをＩ／Ｏポート等を通じてハイレベル→ロウレベル→ハイレベルとすることによりシリアライザ２５、３２、デシリアライザ２６、３２間で自動的に実行される。
【００６５】
そして、デスキュー動作が実行された後に、コントローラ１２と画像出力装置１０間のデータラインが正常なことを確認するために、診断テストが実行される。この診断テストでは、ＹＭパス、ＣＫパスのそれぞれについてテストデータをコントローラ１２から画像出力装置１０に対して送信し、画像出力装置１０では、予め設定されたテストデータのパターンと受信したテストデータのパターンとが一致するか否かが確認される。本実施形態の画像形成システムは、この診断テストを経てアイドル状態となり、印刷ジョブを受け付けることが可能となる。
【００６６】
この診断テストを行うテストモードが開始される前には、コントローラ１２と画像出力装置１０との間で通信によりハンドシェイクが行われる。
【００６７】
次に、Ｋ（ブラック）画像データのみを用いた白黒印刷が行われる場合の動作について説明する。
白黒印刷が行われる場合、コントローラ１２上のＣＰＵ２１は、印刷しようとする２値画像を画像メモリ２２上に生成し、ＰＣＩバスを通じて送信制御装置２４に対して画像メモリ２２上の画像データをＤＭＡ（Direct Memory Access）転送する。画像データの転送に先立って、図３に示したコマンドステータスレジスタ４３、プリントＸ／Ｙ方向サイズレジスタ４４、割り込みステータスレジスタ４５等に対して、描画する画像サイズ、その他の情報を設定する。そして、ＣＰＵ２１は、コマンドステータスレジスタ４３によってダンプ回路４９を起動する。
【００６８】
画像データの印刷処理が行われる際には、コントローラ１２と画像出力装置１０との間で通信が行われることにより、画像出力装置１０は印刷の開始を認識し、同期信号発生回路３５からＰＳ／ＬＳ信号をコントローラ１２に出力する。そして、コントローラ１２内のダンプ回路４９は、画像出力装置１０から受信したＰＳ／ＬＳ信号に基づいてＦＩＦＯメモリ４６からの画像データを画像出力装置１０に送信する。
【００６９】
次に、上記のような白黒印刷が行われる際にリンクフェイルチェックが行われる場合の動作について説明する。図５は、リンクフェイルチェックが行われる場合の、コントローラ１２と画像出力装置１０との間の動作を説明するためのシーケンスチャートである。
【００７０】
ＣＫパスにおいて通常の印刷用の画像データの送信が行われる間にリンクフェイルチェックを行う場合、コントローラ１２のＣＰＵ２１は、テストデータ出力レジスタ４２に、リンクフェイルチェック用のテストデータを格納させる。そして、ＣＰＵ２１は、コマンドステータスレジスタ４３中のリンクフェイルチェック開始ビットをセットする。このことによりコントローラ１２から画像出力装置１０に対してリンクフェイルチェックの開始が通知される（Ｓ１０１）。
【００７１】
そして、シリアル通信制御部２７とシリアル通信制御部３７との間で通信が行われることにより、コントローラ１２から画像出力装置１０に対して、使用されるテストデータのパターンが通知される（Ｓ１０２）。画像出力装置１０では、この通知されたテストデータのパターンは、テストデータパターン格納レジスタ７２にセットされる。そして、画像出力装置１０は、リンクフェイルチェックの準備が完了したことをコントローラ１２側に通知する（Ｓ１０３）。
【００７２】
そして、コントローラ１２から画像出力装置１０に対して印刷開始が通知されると（Ｓ１０４）、画像出力装置１０の同期信号発生回路３５では、ＰＳ／ＬＳ信号を送信する（Ｓ１０５）。すると、コントローラ１２では、印刷を行うべき画像データをシリアライザ２５によりシリアライズして画像出力装置１０に送信する。そして、この画像データともにテストデータ出力レジスタ４２からのテストデータもＣＭパスにシリアライズされて画像出力装置１０に送信される（Ｓ１０６）。
【００７３】
このようにして画像出力装置１０において印刷が行われる、印刷ジョブ中の１枚のプリントが完了すると、コントローラ１２は、画像出力装置１０に対してリンクフェイルチェックのチェック結果を要求する（Ｓ１０７）。すると、画像出力装置１０では、この１枚のプリント中に受信異常が検知されたか否か、つまり受信データ比較部６１からのエラー検出信号がアクティブになったか否かをコントローラ１２に対して返信する（Ｓ１０８）。
【００７４】
この動作は、印刷ジョブが終了するまで繰り返され、１枚の印刷が完了する度に受信異常の発生の有無が確認される。そして、印刷ジョブが終了すると、ＣＰＵ２１のコントローラソフトウェアは、ソフトウェアリセットを発行する。しかし、テストデータ出力レジスタ４２にはパワーオンリセット信号のみが入力されているため、コマンドステータスレジスタ４３、プリントＸ／Ｙ方向サイズレジスタ４４、割り込みステータスレジスタ４５のみが初期化される。よって、テストデータ出力レジスタ４２に記憶されているテストデータは保持されたままとなる。その結果、画像出力装置１０の受信異常監視部３３において通信異常が発生したと誤検出されることを防ぐことが可能となる。
【００７５】
さらに、リンクフェイルチェックモードの最中にソフトウェアリセットが行われた場合でも、テストデータ出力レジスタ４２がリセットされることはない。そのため、テストデータの有効／無効を示すバリッドビットが付加されたテストデータを用いたリンクフェイルチェックが行われる場合でも、テストデータによる通信異常の検出を継続することが可能となる。その結果、コントローラ１２と画像出力装置１０との間で実際に通信異常が発生した場合でも、この通信異常を検出することが可能となり、異常（白紙、画像乱れ）な画像が画像出力装置１０から出力されるのを防ぐことが可能となる。
【００７６】
このように、本実施形態の画像形成システムでは、テストデータ出力レジスタ４２はパワーオンリセットのみで初期化することが可能であり、初期化以外では、ＣＰＵ２１のコントローラソフトウェアによる書込みのみによってテストデータ出力レジスタ４２の記憶内容の変更が可能となっている。
【００７７】
［変形例］
上記実施形態では、コントローラ１２と画像出力装置１０との間で画像データを送受信する場合を用いて説明したが、本発明はこれに限定されるものではなく、画像データを送信する送信装置と、送信装置からの画像データを受信する受信装置とから構成された画像データ伝送システムであれば同様に本発明を適用することができるものである。
【図面の簡単な説明】
【００７８】
【図１】本発明の一実施形態の画像形成システムの構成を示すブロック図である。
【図２】コントローラ１２と画像出力装置１０の構成を示すブロック図である。
【図３】送信制御装置２４の構成を示すブロックである。
【図４】受信異常監視部３３の構成を示すブロック図である。
【図５】リンクフェイルチェックが行わる場合の、コントローラ１２と画像出力装置１０との間の動作を説明するためのシーケンスチャートである。
【符号の説明】
【００７９】
１０    画像出力装置
１２    コントローラ
１４    ネットワーク
１６    端末装置
２１    ＣＰＵ
２２    画像メモリ
２３    リセット回路
２４    送受信制御装置
２５    シリアライザ
２６    デシリアライザ
２７    シリアル通信制御部
２８    差動信号処理部
３１    デシリアライザ
３２    シリアライザ
３３    受信異常監視部
３４    ＣＰＵ
３５    同期信号発生回路
３６    差動信号処理部
３７    シリアル通信制御部
４１    ＰＣＩバスインタフェース回路
４２    テストデータ出力レジスタ
４３    コマンドステータスレジスタ
４４    プリントＸ／Ｙ方向サイズレジスタ
４５    割り込みステータスレジスタ
４６    ＦＩＦＯメモリ
４７    ソフトリセットレジスタ
４８    論理和回路
４９    ダンプ回路
５０    セレクタ
６１、６２    受信データ比較部
７１    比較器
７２    テストデータパターン格納レジスタ
７３    エラーレジスタ
Ｓ１０１〜Ｓ１０    ステップ
【図１】
2008131534.tif 000003
【図２】
2008131534.tif 000004
【図３】
2008131534.tif 000005
【図４】
2008131534.tif 000006
【図５】
2008131534.tif 000007