(57)【要約】【課題】全体寸法を著しく減少可能な無線送受信回路を提供する。【解決手段】単一ＩＣチップ上に無線送信回路とともに集積するに適した無線受信回路であって、受信した第１高周波数信号を低中間周波数信号にダウン変換するように構成されたダウン変換部分と、ダウン変換部分に動作可能なように結合され、低中間周波数信号をチャネルフィルタリングするように構成された帯域フィルタ２２０と、情報復元のための検出部２２４と、を備え、低中間周波数信号は、ＩＣチップ上に帯域フィルタを集積可能とする十分に低い周波数を中心とし、ダウン変換部分、帯域フィルタおよび検出器は、単一のＩＣチップ上に集積される。【選択図】図５
2008178135.tif 000002
【特許請求の範囲】
【請求項１】
単一ＩＣチップ上に無線送信回路とともに集積するに適した無線受信回路であって、
受信した第１高周波数信号を低中間周波数信号にダウン変換するように構成されたダウン変換部分と、
前記ダウン変換部分に動作可能なように結合され、前記低中間周波数信号をチャネルフィルタリングするように構成された帯域フィルタと、
情報復元のための検出部と、
を備え、
前記低中間周波数信号は、ＩＣチップ上に前記帯域フィルタを集積可能とする十分に低い周波数を中心とし、
前記ダウン変換部分、前記帯域フィルタおよび前記検出器は、単一のＩＣチップ上に集積されることを特徴とする、無線受信回路。
【請求項２】
前記ダウン変換部分は、前記受信した高周波数信号を前記低中間周波数信号に１回の信号周波数変換ステップでダウン変換するように構成されることを特徴とする、請求項１に記載の無線受信回路。
【請求項３】
前記ダウン変換部分は、イメージ排除ミキサ段を備えることを特徴とする、請求項１または２に記載の無線受信回路。
【請求項４】
前記検出器は、周波数変調弁別器であることを特徴とする、請求項１〜３のいずれかに記載の無線受信回路。
【請求項５】
前記低中間周波数信号は、３ＭＨｚ以下の周波数を中心とすることを特徴とする、請求項１〜４のいずれかに記載の無線受信回路。
【請求項６】
前記低中間周波数信号は、約３ＭＨｚの周波数を中心とすることを特徴とする、請求項１〜４のいずれかに記載の無線受信回路。
【請求項７】
請求項１〜６のいずれかに記載の無線受信回路と、
前記単一ＩＣチップ上に前記無線受信回路とともに集積された無線送信回路と、を備え、
前記無線受信回路および前記無線送信回路は、デュプレックス動作のために時分割デュプレックススキームを用いるように構成されることを特徴とする、無線送信回路。
【請求項８】
前記無線受信回路および前記無線送信回路は、さらに、デュプレックス動作のために周波数分割デュプレックススキームを用いるように構成されることを特徴とする、請求項７に記載の無線送信回路。
【請求項９】
前記無線送信回路は、情報信号を第２高周波数信号にアップ変換するように構成されたアップ変換部分を備えることを特徴とする、請求項７または８に記載の無線送信回路。
【請求項１０】
前記アップ変換部分は、前記無線受信回路に結合される可変制御共振器を備え、前記無線受信回路および前記無線送信回路は、前記可変制御発振器を受信サイクル時のダウン変換および送信サイクル時のアップ変換のために交互に用いるように構成されることを特徴とする、請求項９に記載の無線送信回路。
【請求項１１】
前記可変制御発振器は、前記情報信号を受信するための入力端子を有し、前記送信サイクル中に前記情報信号により変調されるように構成されることを特徴とする、請求項１０に記載の無線送信回路。
【請求項１２】
前記情報信号を整形し、前記可変制御発振器の前記入力端子に動作可能なように結合された整形フィルタをさらに備えることを特徴とする、請求項１１に記載の無線送信回路。
【請求項１３】
前記整形フィルタは、ガウス形状フィルタを備えることを特徴とする、請求項１２に記載の無線送信回路。
【請求項１４】
前記可変制御発振器を含む位相ロックループをさらに備えることを特徴とする、請求項１０〜１３のいずれかに記載の無線送信回路。
【請求項１５】
前記単一ＩＣチップ上に単一の可変制御発振器が集積されることを特徴とする、請求項１０〜１４のいずれかに記載の無線送信回路。
【請求項１６】
２進周波数シフトキーイング変調手段をさらに備えることを特徴とする、請求項７〜１５のいずれかに記載の無線送信回路。
【請求項１７】
音声転送用の連続可変傾きデルタ変調手段をさらに備えることを特徴とする、請求項７〜１６のいずれかに記載の無線送信回路。
【請求項１８】
周波数ホッピング拡散を提供するための周波数ホッピング手段をさらに備えることを特徴とする、請求項７〜１７のいずれかに記載の無線送信回路。
【請求項１９】
無線受信回路を動作させる方法であって、
受信した第１高周波数信号を低中間周波数信号にダウン変換する段階と、
帯域フィルタリングされた低中間周波数信号を生成するために前記低中間周波数信号を帯域チャネルフィルタリングする段階と、
前記帯域チャネルフィルタリングされた低中間周波数信号から情報信号を検出する段階と、
を含み、
前記低中間周波数信号は、単一のＩＣチップ上に集積された帯域フィルタにより前記帯域チャネルフィルタリングを実行可能とする十分に低い周波数を中心とすることを特徴とする、無線受信回路を動作させる方法。
【請求項２０】
前記受信した第１高周波信号を前記低中間周波数信号にダウン変換する段階は、前記受信した第１高周波数信号を前記低中間周波数信号に１回の信号周波数変換ステップでダウン変換することを特徴とする、請求項１９に記載の方法。
【請求項２１】
前記低中間周波数信号は、３ＭＨｚ以下の周波数を中心とすることを特徴とする、請求項１９または２０に記載の方法。
【請求項２２】
前記低中間周波数信号は、約３ＭＨｚの周波数を中心とすることを特徴とする、請求項１９または２０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に無線通信分野に関係し、特に集積回路チップ上に製造した無線受信回路、無線送信回路、および無線受信回路を動作させる方法に関係する。
【０００２】
（関連技術の説明）
現代の技術により可能となった高レベルの回路集積は、携帯通信機器（例えば、セルラ電話）の製造業者がその製品のサイズを相当に減少することを可能とした。一般的に言って、これらのより小さな製品は電力消費が少なく、最終的には生産が安価となる。
【０００３】
過去に、無線送信器／受信器（送受信器）全体を単一の集積回路（IC）チップ上に製造しようとする多くの試みがなされた。一般に、これらの試みは成功せず、前記無線器の一部のみが単一チップ上に置かれた。例えば、オカノブ（Okanobu）への米国特許第5,428,835号は単一の半導体チップ上に形成された受信器回路を開示している。全体集積化が行なわれない主な理由は、無線システム仕様に見出すことができる。
【０００４】
無線通信システムの多数の標準エアー・インターフェース仕様は周波数精度、隣接チャネル干渉、変調性能等に関する高度の要求を記述している。しかしながら、既存のオンチップ信号処理技術は、これらのエアー・インターフェースに設定される性能基準を満足できるレベルにまだ達していない。
【０００５】
（発明の要旨）
本発明の目的は無線送受信器の全体寸法を著しく減少することである。
【０００６】
本発明の他の目的は、ケーブル・リンクよりコストが少ない短距離無線リンクを生産することである。
【０００７】
本発明のさらに他の目的は、単一集積回路チップ上に短距離無線送受信器を生産する事である。
【０００８】
本発明によると、以上のおよびその他の目的は単一半導体ICチップ上に完全に集積化可能な無線送受信器アーキテクチャにより達成される。送受信器のIFフィルタをチップに集積化するため、相対的に低いIFのヘテロダイン・アーキテクチャを使用する。送信時のアップ変換用と受信時のダウン変換用の両方に単一の直接変調VCOを使用する。VCOの発振器タンクの共振器としてボンド線を使用する。時分割デュプレックス方式をエアー・インターフェースに使用してクロストークまたは漏話を除去する。ガウス形状２進FSK変調方式を使用して多数のその他の実装利点を提供する。
【０００９】
（実施例の詳細な説明）
望ましい実施例では、エアー・インターフェース仕様は音声とデータの両方のディジタル送信を可能とする。使用可能なこのようなエアー・インターフェースは、「短距離無線通信システムと使用方法」という名称の1996年7月13日提出のデント（Dent）他への共通に譲渡された米国特許出願一連番号第08/685,069号に記載されている。使用可能な周波数帯域は、2.4GHzで、使用可能な83.5MHz帯域を有する無免許工業用、科学用、医療用（ISM）帯域である。しかしながら、米国では、連邦通信委員会（FCC）は送信電力が0dBm以上である場合は動作用に周波数拡散を要求している。この帯域には多数の「干渉体」または「ジャマー」が動作している（例えば、電子レンジはこの帯域のよく知られた「干渉体」である）。
【００１０】
従って、このような干渉に対しての抵抗性を上げるため、周波数ホッピング方式が使用される。直接シーケンス周波数拡散と対比して、周波数ホップ拡散により提供される干渉抵抗度はジャマーの送信電力から独立していることに注意されたい。
【００１１】
加えて、望ましい実施例に関しては、広帯域信号を処理することなく83.5MHz帯域全体に渡る平均周波数拡散が実施できる。実施例の送受信器が動作可能な周波数スペクトルは拡散を与えるのに十分広いが、瞬間帯域は小さくでき、これにより送受信器のフロントエンドを狭帯域で動作可能である。望ましいシステムでは、瞬間（チャネル）帯域は1MHzで、一方、ホッピングは擬似ランダム的に79ホップ・チャネル（79MHzに広がる）で実行される。使用される望ましい変調方式は２進ガウス形状周波数シフト・キーイング（GFSK）である。この方式は確実な無線通信リンクを提供し、相対的に簡単な送信器と受信器回路の使用を可能とする。
【００１２】
望ましい実施例では、情報信号はパケットで送信される。自動繰返し要求（Automatic Repeat Request，ARQ）誤り訂正を使用してデータ欄に誤りを伴って受信したパケットを再送する。音声欄は再送されないが、（確実な）連続変化傾きデルタ（Continuous Variable Slope Delta，CVSD）変調方式を音声コーディングに使用する。CVSDは適合デルタ変調方式の１型式で、雑音の存在時には性能劣化がゆるやかである。時分割デュプレックス（TDD）方式を使用して完全デュプレックス通信リンクを達成する。デュプレックス・フレームは1.25ms継続し、最初の625μｓの間パケットが１方向に送信され、第２の625μｓの間反対方向へ他のパケットが送信される。各送信は新たなホップ周波数で発生し、これはユーザー依存の擬似ランダム・ホップ・シーケンスにより決定される。
【００１３】
本発明をよりよく理解するため、この時点で無線送受信器を一般用語で記述するのが有用である。図１は無線送受信器アーキテクチャ（１０）の基本機能ブロック線図で、本発明の理解を助けるため使用可能である。アンテナ寸法と伝播状況を基に課せられた要求のため、最初に送受信器の受信器部分を考えると、空間を伝播する信号は通常無線周波数（RF）キャリアにより運ばれる。アンテナ（１２）で受信したＲＦ信号は周波数ダウン変換されて（１４）信号処理を容易にする。担持される情報はキャリア周波数より相当低い速度を有することに注意されたい。次いで、問題の周波数帯域の外側にある全ての干渉と雑音を抑止し、受信器の信号対雑音比を改善するため、ダウン変換された信号はフィルタされる（１６）。問題のチャネルまたは周波数のみがフィルタされるため、この過程は一般に「チャネル・フィルタ」と呼ばれる。
【００１４】
受信信号をチャネル・フィルタした後、過程の次の段階はチャネルから情報を復元し（１８）、これを使用可能なフォーマットに変換することである。例えば、復元される情報は、ディジタル変調方式に使用されるもののような離散シンボル（例えば、データ出力）の形式であるかまたは音声または映像応用のアナログ信号である。受信器部分の主要な機能は、周波数スペクトルの残りの部分から問題の帯域をフィルタすることであることに注意されたい。
【００１５】
送受信器（１０）の送信器部分は送信すべき情報をキャリアにより運搬可能な信号形式に変換または整形することである（２０）。この信号は次いで所望の高周波（RF）帯域に周波数アップ変換され（２２）、アンテナ（１２）から送信される。送信器部分では、主要な機能は、送信信号電力を問題の帯域に限定することであることに注意されたい（すなわち、問題の帯域の外側の周波数に出来る限り信号電力を漏らさないことである）。
【００１６】
図２は従来の受信器部分３０のブロック線図で、これを使用して図１に示した受信器部分の機能を実装する。大部分の従来の無線受信器は、図２の受信器部分３０のアーキテクチャのようにスーパーヘテロダイン受信器アーキテクチャを使用している。アンテナ３２から受信した受信RFキャリアは、RF信号に第１局所発振器信号を混合すること（３６）により第１中間周波数（IF）にダウン変換される。適切な帯域フィルタ３８（例えば、鋭い遮断特性を有するもの）をチャネルフィルタリングに使用する。チャネル・フィルタされた信号は次いで、フィルタ信号を第２局所発振器信号（４２）に混合する（４０）ことにより、ベースバンド信号にダウン変換される。この時点で、ベースバンド信号の別なフィルタリングを使用してもよい。使用すべき情報（例えば、データ）がこれにより復元される（４４）。
【００１７】
このような受信器をチップ上に集積化する１つの問題は、IF帯域フィルタ（例えば、３８）を集積化する処理である。例えば、フィルタの性能はその品質（Q）値により決定される。Qはフィルタの選択度（これがどの程度十分にフィルタするか）の尺度であり、式Q＝ｆ0／BWにより表され、ここで（ｆ0）はフィルタの中心周波数、BWはフィルタの帯域幅である。それ故、高周波数を中心とする狭いフィルタは高Qを有する。
【００１８】
一般的に、帯域フィルタは多数の技術により製造可能で半導体チップ上に集積化される。しかしながら、このようなフィルタで達成可能なQ値は、シリコン技術の従来の電子部品を使用しても相当に限定される。主要な限定要因は、チップ上の電子部品間で発生する損失である。
【００１９】
干渉と雑音を減少することに関しては、フィルタの帯域幅（BW）のみが信号対雑音比に関してその性能を決定する。固定した帯域幅に対しては、中心周波数ｆ0を低下することにより低いQフィルタをチップ上に集積化可能である。極端な場合では、ｆ0はゼロとなり、帯域フィルタは低域フィルタとなり、これは帯域フィルタよりチップ上に集積化がより簡単である。この場合、処理している信号は、１回のダウン変換段階のみによりベースバンドに変換可能である。もちろん、この方式は集積の観点からは魅力的であり、実際完全集積化を得る１つの方法である。しかしながら、「ホモダイン」または「ゼロ−IF」アーキテクチャと呼ばれている、この方式には第２の問題が発生する。
【００２０】
処理している信号が直接直流にマップされるため、いわゆる「直流オフセット」問題がゼロIFアーキテクチャでは発生する。従って、直流の干渉は所望の信号から区別不可能であり、フィルタ出来ない。この問題は又受信器の偶数単位の変調間特性により厳しい要求を課する。直流オフセットの一部は追加の信号処理により除去可能であるが、この方法は回路の複雑度とICの電力消費を増大する。
【００２１】
IFフィルタを半導体チップに集積化するのに適した中間的な方式は、「低いIF」アーキテクチャを使用することである。この方式により、IFまたはフィルタの中心周波数ｆ0、は相対的に低い周波数であるが、ゼロではない。この型式のアーキテクチャは直流問題を回避しつつ、チップ上への集積化に適した低いQフィルタの製造を可能とする。それにも係らず、第３の問題が発生し、それはイメージ・キャリアと関係する。
【００２２】
受信（RF）信号を局所発振器キャリアｆ10と混合する過程は低いIF信号ｆ0を発生するが、これはｆ10＋ｆ0に問題の周波数帯域をマップするのみならず、ｆ10−ｆ0のイメージ帯域もIF信号にマップする（または逆もある）。この過程は重大な問題を生じる、なぜなら２つの匹帯が同じIF帯にマップされるため、それらは互いにもはや区別不能となるからである。それ故、イメージ排除素子を使用しなければならない。
【００２３】
図３は、図１に図示した受信器アーキテクチャのダウン変換に使用可能であるイメージ排除ミキサ段（５０）のブロック線図である。このような段を使用することにより、アンテナ１２からの受信即信号は第１および第２ミキサ（５２、５４）へ結合される。局所発振器信号（５６）は第１ミキサ（５２）に直接結合され、また９０度位相シフトされて（５８）第２ミキサ（５４）に結合される。第１ミキサ（５２）からのダウン変換された信号は９０度位相シフトされ（６０）、第２ミキサ（５４）から位相シフトされダウン変換された信号と代数的に加算され（６２）、これは最終的にイメージ帯を抑止する機能を果たす。
【００２４】
このようなイメージ排除回路（例えば、図３）により実現可能なイメージ帯抑止の程度は、いかに回路部品が整合可能であるかに依存し、また抑止を必要とする周波数帯域幅に依存する。オンチップ部品により、相対的に高い整合精度が得られる。それにも係らず、実際には、オンチップ回路で実際に達成可能なイメージ排除はある程度限定される（例えば、１ＭＨz帯域幅に対して約30-40dB）。
【００２５】
しかしながら、（エアー・インターフェースに関して上述したような）本発明によると、各パケットが７９個の利用可能なホップ周波数の内の１つで送信される周波数ホッピング方式が使用される。２人の異なるユーザーが同じ周波数ホップを同時に占有した場合パケット間の衝突のような干渉が時折発生する。従って、イメージ排除性能が低下すると、各他人のイメージ帯を占有する異なるユーザーのパケットも互いに干渉する結果となる。いずれにせよ、望ましい実施例では、コチャネル（Co-channel）、イメージ・チャネル、または隣接チャネル干渉のどれであれ生じたこのような時折のパケット衝突は、データ転送には適切なARQプロトコルを、音声転送に確実な音声コーディング・フォーマット（例えば、CVSD）を使用することによりエアー・インターフェース操作で考慮され補償される。言いかえると、本発明は、単一のICチップ上に送受信器の受信器と（以下で説明するような）送信器部分の完全な集積化を可能とする、エアー・インターフェースに指定された周波数ホップ拡散、エラー訂正、および音声コーディング技術の使用により、イメージ干渉による受信器性能の劣化を補償する。
【００２６】
従来、送信器と受信器を単一チップ上に配置する試みがなされた時に、発生した１つの問題は相対的に高電力レベルで送信される信号が受信器の入力段に漏れることであった。事実、このような漏れ、すなわち「クロストーク」が全送信器を単一のチップ上に製造する従来の試みの主要な設計問題であった。しかしながら、本発明の望ましい実施例では、TDD方式をエアー・インターフェースに対するデュプレックス操作に使用し、これはクロストークを除去し、それ故単一チップ上の送受信器の完全な集積化を容易にする。言いかえると、実施送受信器の送信器と受信器は同時にアクティブにはならず、完全に集積化した送受信器での送信器から受信器へのクロストークまたは漏れの問題は解決される。
【００２７】
加えて、周波数分割デュプレックス（FDD）を使用して異なる送受信周波数を使用することによりクロストークまたは漏れはさらに減少可能である。通常、送受信信号を分離するために、FDD方式の使用は送受信器のアンテナ段でデュプレクサを必要とする。しかしながら、本発明によるTDD方式を使用することにより、このようなデュプレクサは不要となる。さらに、チップ上の部品数をさらに減少させるため、望ましい実施例では送信器部分のアップ変換と受信部分のダウン変換に交互に単一の可変制御発振器（VCO）を使用する。
【００２８】
図４は本発明の装置と方法を実装するために使用可能な単一チップ送受信器アーキテクチャの概略ブロック線図である。望ましい実施例では、ガウス・フィルタ付き２進FSK形状が使用する変調方式である。特に、単一チップ送受信器にはFSK変調の使用は多数の実装上の利点を有する。例えば、検出機能は周波数変調（FM）弁別器段（１２２）によりIFで直接に実行される。この方式は情報復元のためのベースバンド段への第２ダウン変換の必要性を除去する。次いで、送信すべき情報シンボルをVCO（例えば、HF発振器１１８）に直接結合するようにして送信段を簡略化し、このVCOはこれらのシンボルをFM信号に変換する。この方式により、単一のVCOで送信段に十分であり、別個のアップ変換ミキサの必要性を除去する。FSKを使用する更に他の利点は、FSK信号の非コヒーレントな検出は周波数誤りに対して相対的に鈍感である点である。この場合、周波数誤りはFM検出器の出力で直流オフセット信号として現れる。しかしながら、自動周波数制御（AFC）段を使用してオフセットを迅速に補償可能である。この方式は高度に安定な局所発振器段または正確な周波数追跡方式の必要性を除去する。
【００２９】
FSK変調の更に他の利点は、チャネル・フィルタ後受信信号を極制限（hard-limited）可能な点である。受信している情報は位相にのみ含まれ信号の振幅には含まれていない。従って、この方式は面倒な自動利得制御（AGC）回路や振幅追跡方式の必要性を除去する。AGC動作はまた異なるホップ周波数上での相関のない信号フェーディングのため、エアー・インターフェースに定めた周波数ホッピングにより激しく妨害される。
【００３０】
図４に戻ると、単一のICチップ上に送受信器全体を集積化しようとする他の以前の試みがであった実装上の問題を補償するためエアー・インターフェースに適切な調節を行なう（上述したように）ことにより、図４に示す相対的に簡単なアーキテクチャが（本発明により）使用可能である。図１に開示したアーキテクチャと比較すると、図１の基本ブロックが依然として認められる。図１に示した各基本ブロックは図４に示したアーキテクチャでは１回路のみによって置換可能であることに注意されたい。例えば、図４では、ダウン変換段は、信号をRFから低いIFへ変換するイメージ排除ミキサ（１１６）で実行される。この低いIFで選択する帯域フィルタ（１２０）はチャネル選択を実行する。このチャネル・フィルタされた信号は次いでFM弁別器（１２２）で再生される。FM弁別器（１２２）は低いIFで直接受信信号を検出可能なため、低いIFまたはベースバンド周波数への第２ダウン変換段は必要ないことに注意されたい。
【００３１】
図４の送信器部分では、帯域外信号電力を抑止するため送信すべき信号はガウス形状フィルタ（１２４）により整形される。整形信号は、所望RFで直接FM信号を発生するVCO（１１８）に直接結合される。送受信器全体には単一のVCOのみが必要であることに注意されたい。この同じVCO（１１８）は受信サイクル時にはダウン変換機能を実行し、送信サイクル時にはアップ変換機能を実行する。十分な選択度の帯域フィルタ（１２０）のオンチップ集積化を可能とするため、使用する低いIFを適切な周波数に選択する。望ましい実施例では、３ＭＨｚのIF（ｆ0）を使用し、これは１ＭＨｚの帯域幅、従ってQが３であるCMOSジャイレータ・フィルタ（チップ上）の実装を可能とする。FM弁別器の後の低域整形フィルタ（１２４）と低域検出フィルタ（明確には図示せず）も同様に実装可能である。
【００３２】
FM検出器（１２２）はクオドレーチャ直交（quadrature）検出器として製造されるのが望ましい。VCO段（１１８）には、外部（オフチップ）部品なしでボンド線インダクタが発振器タンクの共振器として使用される。全てのフィルタは共通の基準回路で同調されて製造公差を補償することが望ましい。
【００３３】
図５は本発明の第２実施例による単一ICチップ上に取付けた短距離無線送受信器の詳細な回路ブロック線図である。しかしながら、図示の無線送受信器は単一ICチップに関連して説明しているが、この説明は図解の都合上で、本発明はそのように限定される意図のものではない。例えば、図５に示した部品のいくつかはICチップの外部に配置してもよい。図５に戻ると、チップ（２００）上の送受信器は受信器フロント段の低雑音増幅器（LNA）２０４に結合した送信／受信アンテナ２０２を含む。LNAの出力は、Iチャネルの第１ミキサ２０６、Qチャネルの第２ミキサ２０８、４５度位相シフタ２１０、１３５度位相シフタ２１２、９０度位相シフタ２１４、および組合せ器２１６から構成されるイメージ排除ミキサに結合される。局所発振器信号はVC0２１８から９０度位相シフタ２１４に結合される。従って、イメージ排除は、位相シフトしたIFのIおよびQ信号を再組合せして組合せ器２１６から出力IF信号を発生することにより達成される。
【００３４】
この実施例では、選択したIF信号は約3.0MHzである。組合せ器２１６からのIF信号出力はIF受信器回路に結合され、この回路は隣接チャネルへの信号を抑止するための帯域フィルタ２２０を含む。帯域フィルタはトランスコンダクタC型式フィルタリングを使用したスタガー同調IFフィルタが望ましい。IF受信器回路は又ハード・リミタ（H.L.）２２２、FM弁別器２２４、および低域フィルタ２２６も含む。IF受信器回路は又A/D変換器（明確には図示せず）付きのRSSI指示器を含むことも可能である。IF信号を検出し（２２４）、復元された情報は低域フィルタ２２６から出力される。
【００３５】
チップ上の送受信器２００はまた、位相検出器２３０、ループ・フィルタ２３６、およびモデュラス論理付きのプレスケーラから構成される、位相ロックループも含む。位相ロックループは、位相検出器２３０、チャージポンプ２３２、レギュレータ・フィルタ２３４、ループ・フィルタ２３６、プレスケーラ２４０、モデュラス論理回路２３８、VCO２１８、およびバッファ２１９を含むシンセサイザの１部品である。このように、整形フィルタ２５６により整形された入力情報信号（例えば、データ入力）を使用してVCOを直接変調する。サンプル・ホールド（S/H）回路（明確には図示せず）はVCOへの入力電圧を安定化し、一方VCOは直接に変調されている。VCO２１８は又送信器部分の部品でもある。送信には、VCO２１８の出力は電力増幅器２４２とアンテナ２０２に結合される。
【００３６】
完全な差動信号路を使用してコモンモード雑音と干渉信号を抑止する。加えて、全ての受信フィルタ、送信フィルタ、FM弁別器は整合電子回路を適用する。全てのフィルタと弁別器の自動同調は、水晶発振器２４８にロックした基準フィルタにより与えられる。
【００３７】
送受信器２００は、電力停止制御、プロセス変動によるチップ上のある種のアナログ・ブロックのプログラム、およびシンセサイザ制御論理を行なうディジタル回路２４４も含む。ディジタル回路２４４は直列ディジタル・インターフェース接続部２４６に接続される。例えば、水晶発振器（XO）２4８、周波数調節可能な低電力発振器（LPO）、リセット時電源オン（POR）２５２、および有限ステートマシン（FSM）２５４のような多数の標準的な機能回路ブロックもチップ上に含まれる。従って、図５に示すワンチップ送受信器は全てのアナログ回路ブロックの電力停止論理、アナログ回路ブロックを同調する論理、直列対並列変換器、およびデコード論理を含む。
【００３８】
要約すると、図４および図５に示す実施例に図示するように、無線送受信器全体を単一のICチップに完全に集積化する。IFフィルタをチップ上に集積化するため、相対的に低いIFのヘテロダイン・アーキテクチャを使用する。単一の直接変調VCOをアップ変換とダウン変換の両方に使用し、ボンド線をVCOの発振器タンクの共振器として使用する。TDD方式をエアー・インターフェースに使用してクロストークまたは漏れを除去する。ガウス形状２進FSK変調方式を使用して多数の他の実装利点を与える（上述したように）。
【００３９】
本発明の方法と装置の望ましい実施例を添付図面に図示し、以上の詳細な説明に説明してきたが、本発明は開示した実施例に限定されるものではなく、以下の請求の範囲に記述し定めるような本発明の要旨から逸脱することなく多数の再配置、変更や置換えが可能であることを理解すべきである。
【図面の簡単な説明】
【００４０】
【図１】本発明の理解を容易にするため使用可能な無線送受信器アーキテクチャの基本機能ブロック線図である。
【図２】図１に示した受信器部分の機能を実装するために使用可能である、従来の受信器部分のブロック線図である。
【図３】図１に図示した受信器アーキテクチャによるダウン変換に使用可能なイメージ排除ミキサ段のブロック線図である。
【図４】本発明の装置と方法を実装するために使用可能な、単一チップアーキテクチャの概略ブロック線図である。
【図５】本発明の第２の実施例による、単一ICチップ上の無線送受信器の詳細な回路ブロック線図である。
【図１】
2008178135.tif 000003
【図２】
2008178135.tif 000004
【図３】
2008178135.tif 000005
【図４】
2008178135.tif 000006
【図５】
2008178135.tif 000007