(57)【要約】【課題】キャビティの形成による機械的強度の低下や、基板本体の反りやうねりの発生を抑えることができる、多層配線基板を提供する。【解決手段】多層配線基板１０は、基板本体２０の一方主面２０ｂ側にキャビティ２６が形成され、キャビティ２６内に受動素子３０，３２が実装されている。キャビティ２６は、底面２７ａ，２７ｂに段差が形成され、深さが異なる第１部分２６ａと第２部分２６ｂとを含む。受動素子３０，３２は、高さが異なる第１素子３０と第２素子３２とを含む。キャビティ２６の相対的に深い第１部分２６ａには、受動素子の相対的に高い第１素子３０が配置されている。キャビティ２６の相対的に浅い第２部分２６ｂには、受動素子の相対的に低い第２素子３２が配置されている。【選択図】図１
2008186962.tif 000002
【特許請求の範囲】
【請求項１】
基板本体の一方主面側にキャビティが形成され、前記キャビティ内に受動素子が実装されている、多層配線基板において、
前記キャビティは、底面に段差が形成され、深さが異なる第１部分と第２部分とを含み、
前記受動素子は、高さが異なる第１素子と第２素子とを含み、
前記キャビティの相対的に深い第１部分には、前記受動素子の相対的に高い第１素子が配置され、
前記キャビティの相対的に浅い第２部分には、前記受動素子の相対的に低い第２素子が配置されていることを特徴とする多層配線基板。
【請求項２】
前記基板本体の他方主面に半導体素子が実装されていることを特徴とする、請求項１に記載の多層配線基板。
【請求項３】
前記受動素子の長手方向と、前記キャビティの長手方向とが同じ方向であることを特徴とする、請求項１又は２に記載の多層配線基板。
【請求項４】
前記キャビティは、前記基板本体の前記一方主面を法線方向から見ると前記キャビティの中心位置が前記基板本体の前記一方主面の中心位置から離れているように、前記基板本体に形成されていることを特徴とする、請求項１、２、又は３に記載の多層配線基板。
【請求項５】
前記基板本体の前記他方主面に実装されている前記半導体素子は、前記キャビティの長手方向の寸法よりも寸法が大きい部分を有し、
該部分は、前記基板本体の前記他方主面の法線方向から透視すると、前記キャビティの長手方向に前記キャビティを跨ぎ、前記キャビティを長手方向全体に覆うことを特徴とする、請求項１ないし４のいずれか一つに記載の多層配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層配線基板に関し、詳しくは、キャビティ内に受動素子が実装された多層配線基板に関する。
【背景技術】
【０００２】
電子部品の実装密度を高め、小型化、低背化を図るため、キャビティ構造を有する多層配線基板が用いられている。
【０００３】
例えば図３に示す多層配線基板は、平板状の第１基板５の下面側に、中央部に貫通穴を有する枠状の第２基板８が積層されることにより、基板本体９にキャビティ７が形成されている。キャビティ７内の第１基板５の下面に設けられた接続部４には、コンデンサや抵抗などの受動素子３が実装され、キャビティ７に対応して第１基板５の上面に設けられた接続部２には、集積回路チップなどの半導体素子１が実装されている（例えば、特許文献１参照）。
【特許文献１】特開２００１−２５０８８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このように、基板本体の一方主面側にキャビティが形成され、キャビティ内に受動体素子が実装され、基板本体の他方主面に半導体素子が実装される構造にすることにより、小型でかつ高機能なモジュール（複合部品）を構成することができる。
【０００５】
モジュールの小型化や、受動素子と半導体素子との間の損失を小さくするため、キャビティの開口に対向する基板本体の部分（以下、「キャビティ底板部」という。）の厚みは、できるだけ薄くすることが好ましい。
【０００６】
しかし、キャビティ底板部の薄板化が進むと、キャビティの反対側の半導体素子実装面にうねりや反りが発生し、半導体素子と実装パターンとの接続不良が起こる。例えば、キャビティ内に受動素子を実装するためのリフロー工程の際に、基板本体の相対的に薄いキャビティ底板部とその他の厚みのある部分とでは熱収縮に差があるため、キャビティ底板部が凹んでしまい、基板本体に反りやうねりが発生しやすくなる。基板本体の主面が平らでないと、例えば、基板本体に半導体素子をフリップチップ実装する場合、はんだボールの接触不良により接続不良が生じてしまう。
【０００７】
また、キャビティ部に実装する受動素子は、必要な電気特性等によりそのサイズが異なることがあり、特に部品高さが異なる場合、最も高い部品にあわせてキャビティ深さを決めると、キャビティ底部における機械的強度が小さくなり、さらにうねりや反りが大きくなる。
【０００８】
本発明は、かかる実情に鑑み、キャビティの形成による機械的強度の低下や、基板本体の反りやうねりの発生を抑えることができる、多層配線基板を提供しようとするものである。
【課題を解決するための手段】
【０００９】
本発明は、上記課題を解決するために、以下のように構成した多層配線基板を提供する。
【００１０】
多層配線基板は、基板本体の一方主面側にキャビティが形成され、前記キャビティ内に受動素子が実装されている。前記キャビティは、底面に段差が形成され、深さが異なる第１部分と第２部分とを含む。前記受動素子は、高さが異なる第１素子と第２素子とを含む。前記キャビティの相対的に深い第１部分には、前記受動素子の相対的に高い第１素子が配置されている。前記キャビティの相対的に浅い第２部分には、前記受動素子の相対的に低い第２素子が配置されている。
【００１１】
上記構成によれば、キャビティ内に実装する受動素子の高さにあわせた段差を、キャビティの底面に形成し、相対的に高い受動素子は段差の深い部分（キャビティの第１部分）に実装し、相対的に低い受動素子は段差の浅い部分（キャビティの第２部分）に実装する。キャビティの深さを最も高い受動素子に合わせキャビティに段差を設けない場合と比べると、キャビティ底板部の厚みが小さくなる部分を減らすことができ、基板の機械的強度を向上させることができる。また、キャビティ底板部の厚みが大きい部分には、素子を内蔵することができ、多層配線基板全体の小型化を図ることができる。
【００１２】
好ましくは、前記基板本体の他方主面に半導体素子が実装されている。
【００１３】
この場合、半導体素子と同程度のサイズの多層配線基板にすることができ、多層配線基板を小型化できる。
【００１４】
好ましくは、前記受動素子の長手方向と、前記キャビティの長手方向とが同じ方向である。
【００１５】
基板本体のキャビティとは反対側の他方主面は、キャビティの長手方向に沿って反りやすいが、上記構成のように受動素子の長手方向とキャビティの長手方向とが同じ方向になるように受動素子をキャビティ内に実装すると、受動素子の長手方向両端の端子電極が基板本体に接合されるため、基板本体は、受動素子の長手方向両端間の変形が受動素子によって妨げられるので、基板本体の反りやうねりの発生を防ぐことができる。
【００１６】
好ましくは、前記キャビティは、前記基板本体の前記一方主面を法線方向から見ると前記キャビティの中心位置が前記基板本体の前記一方主面の中心位置から離れているように、前記基板本体に形成されている。
【００１７】
上記構成のようにキャビティが基板本体の一方主面の中心からずれて形成されると、基板本体には、キャビティが基板本体の一方主面の中心に形成される場合よりも幅が広いスペースを、キャビティの周囲に確保することができる。このように確保したスペースを有効に利用することにより、基板本体に内蔵する回路素子の配置自由度が増し、設計の自由度が向上する。例えば、基板本体に内蔵する回路素子を１箇所にまとめて配置して、基板サイズをより小型化することができる。
【００１８】
好ましくは、前記基板本体の前記他方主面に実装されている前記半導体素子は、前記キャビティの長手方向の寸法よりも寸法が大きい部分を有する。該部分は、前記基板本体の前記他方主面の法線方向から透視すると、前記キャビティの長手方向に前記キャビティを跨ぎ、前記キャビティを長手方向全体に覆う。
【００１９】
基板本体は、キャビティの底部の基板厚を薄くすると、その機械的強度が不足する。この強度不足を補うため、キャビティの長手方向を覆うように半導体素子を他方主面に配置して実装することにより、半導体素子がキャビティ底板部の補強板の代わりになり、多層配線基板の強度を向上させることができる。
【発明の効果】
【００２０】
本発明によれば、キャビティの形成による機械的強度の低下や、基板本体の反りやうねりの発生を抑えることができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態について、図１及び図２を参照しながら説明する。
【００２２】
＜実施例１＞  実施例１の多層配線基板１０について、図１を参照しながら説明する。図１は多層配線基板１０の（ａ）断面図、（ｂ）底面図である。図１（ａ）は、図１（ｂ）の線Ａ−Ａに沿って見た断面図である。
【００２３】
図１（ａ）及び（ｂ）に示すように、多層配線基板１０は、基板本体２０の裏面２０ｂの中央にキャビティ２６が形成され、基板本体２０には表面実装部品３０，３２とＩＣ４０とが実装されている。
【００２４】
キャビティ２６は、相対的に深い第１部分２６ａと、相対的に浅い第２部分２６ｂとを含み、キャビティ２６の底面２７ａ，２７ｂに段差が形成されている。基板本体２０は、例えば複数層のセラミックグリーシートを積層して焼成することにより形成される。図１(ａ)では、底板層２２が１枚のセラミックグリーンシートで形成され、キャビティ２６の第１部分２６ａを形成する開口のみが形成された第１層２３が２枚のセラミックグリーンで形成され、キャビティ２６の第１部分２６ａ及び第２部分２６ａの両方を形成する開口が形成された第２層２４が４枚のセラミックグリーンで形成されている場合を例示しているが、各層２２，２３，２４のセラミックグリーンシートの枚数は、これに限らず、任意の枚数とすることができる。
【００２５】
基板本体２０の内部には、セラミックグリーシート間に配置される面内導体や、セラミックグリーシートを貫通する貫通孔（ビア）に充填されるビアホール導体などにより、内蔵回路の一部となる内部電極パターンが形成されている。例えば、コンデンサ２９やインダクタなどの受動素子パターン、グランドパターン、引き回し用配線パターン等の内部電極パターンが形成されている。
【００２６】
キャビティ２６は、基板本体２０の一方主面である裏面２０ｂ側に形成され、キャビティ２６の周囲の桟部２５には裏面電極２８が形成されている。
【００２７】
図１（ｂ）に示したように、基板本体２０とキャビティ２６とは矩形であり、基板本体２０の長手方向(図において左右方向)と、キャビティ２６の長手方向(図において上下方向)とは、直角である。一般に、部品実装時の温度変化などによる基板本体２０の変形は、基板本体２０にキャビティ２６が形成されていない場合には基板本体２０の長手方向の変形が相対的に大きく、キャビティ２６が形成されることによる変形成分はキャビティ２６の長手方向の変形が相対的に大きいため、両者の変形が重畳して変形が増幅されないように、基板本体２０の長手方向とキャビティ２６の長手方向とが直角となるようにすることが好ましい。
【００２８】
キャビティ２６内には、多層配線基板１０の内蔵回路の一部として、受動素子である表面実装部品３０，３２が実装される。例えば、はんだを介して、チップ型積層セラミックコンデンサなどが実装される。
【００２９】
図１(ａ)に示したように、キャビティ２６内には段差が設けられ、高さが異なる表面実装部品３０，３２が実装され、表面実装部品３０，３２の天面３０ｓ，３２ｓの高さが略そろうようになっている。すなわち、相対的に高い表面実装部品３０は段差の深い部分（キャビティ２６の第１部分２６ａ）の底面２７ａに実装され、相対的に低い表面実装部品３２は段差の浅い部分（キャビティ２６の第２部分２６ｂ）の底面２７ｂに実装される。表面実装部品３０，３２の天面３０ｓ，３２ｓの高さを略そろえると、キャビティ２６内の無駄な空間をなくして、多層配線基板１０を小型化することができる。
【００３０】
図１(ａ)に示したように、基板本体２０の他方の主面である表面２０ａには、はんだボール４２を介して、半導体素子であるＩＣ４０が実装され、ＩＣ４０と基板本体２０との間にはアンダーフィル剤４４が充填されている。
【００３１】
ＩＣ４０は、基板本体と略同じサイズであり、キャビティ２６の長手方向と同じ方向の寸法が、キャビティ２６の長手方向の寸法よりも大きい。そして、ＩＣ４０は、キャビティ２６を跨ぐように、基板本体２０の表面２０ａに実装されており、基板本体２０の表面２０ａを法線方向から透視したときに、ＩＣ４０は、キャビティ２６を長手方向全体に覆っている。
【００３２】
ＩＣ４０と基板本体２０の表面２０ａとの間は、はんだボール４２とアンダーフィル剤４４とによって全面が略均一に接合されているため、基板本体２０の底板層２２、特にキャビティ２６に対向するキャビティ底板部２２a，２２ｂが補強される。そのため、基板本体２０のキャビティ底板部２２a，２２ｂを薄くし、多層配線基板１０を小型化することができる。また、相対的に厚さが大きいキャビティ底板部２ｂにはコンデンサ２９などの素子を内蔵することができるので、多層配線基板１０を小型化することができる。
【００３３】
多層配線基板１０は、基板本体２０のキャビティ２６内や表面２０ａに表面実装部品３０やＩＣ４０が実装された状態で、基板本体２０の裏面２０ｂの裏面電極２８を介して、プリント基板等の大型の回路基板（マザーボード）に実装される。
【００３４】
次に、多層配線基板１０の製造方法について説明する。
【００３５】
まず、基板本体２０の各層を形成するためのセラミックグリーンシートを用意する。すなわち、キャリフィルム上に、ドクターブレード法等により、セラミックグリーンシートを成形した後、セラミックグリーンシートをキャリアフィルムとともに、所定の大きさに切断する。次いで、レーザー光を照射して、キャリアフィルム及びセラミックグリーンシートにスルーホール（貫通孔）を形成した後、スルーホールに導体ペーストを充填し、余分な導体ペーストを掻き取る。次いで、セラミックグリーンシート面にスクリーン印刷を行い、配線ラインや引き出しラインを含む配線パターンを形成する。次いで、キャビティ周囲部を構成するセラミックグリーンシートについては、キャビティを形成するための打ち抜き穴を、金型を用いて形成する。
【００３６】
次に、基板本体２０の各層を形成するセラミックグリーンシートを積層し、圧着して積層体を形成した後、積層体に、個片（子基板）に分割するためのブレイク溝を形成する。次いで、積層体を焼成し、焼成後の積層体（親基板）にめっきを施す。
【００３７】
次に、親基板のキャビティ２６内に、ディスペンサを用いてはんだを供給し、表面実装部品３０，３２をマウントする。このとき、表面実装部品３０，３２の高さが異なるが、はんだ供給、部品搭載は、部品ごとに高さ方向にオフセットを設定しておく。次いで、リフロー炉に親基板を投入し、はんだを溶融させて部品固着を行う。
【００３８】
次いで、親基板のキャビティ２６とは反対側の表面２０ａに、ＩＣ４０を、フリップチップマウンターを用い、フラックス転写によりマウントする。次いで、リフロー炉に親基板を投入し、はんだを溶融させて部品固着を行った後、基板洗浄を行い、基板に付いたフラックスを除去する。次いで、アンダーフィル剤４４をＩＣ４０と親基板との間に充填し硬化させる。
【００３９】
次いで、親基板に形成されたブレイク溝に沿って、個片（子基板）に分割し、多層配線基板１０が完成する。
【００４０】
一般に、多層配線基板の小型化を目指すと、ＩＣのサイズと基板本体のサイズが略等しくなっていく。そのため、表面実装部品を数多く、基板本体裏面側のキャビティ内に実装する必要がでてくる。
【００４１】
実装すべき部品についても、例えば大容量のコンデンサを必要とする場合など、どうしてもサイズが異なる表面実装部品が必要になるなど、部品種の増加とともに部品高さが異なる場合がある。
【００４２】
この場合、一番背の高い部品にあわせてキャビティの深さを決めると、基板本体の内部に素子などを配線可能な領域が少なくなってしまう。また、厚みが薄いキャビティ底板部の面積が広いと、十分な基板強度が得られない。
【００４３】
実施例１の多層配線基板１０は、キャビティ２６内に段差を設けているので、基板本体の内部に素子などを配線可能な領域が増え、コンデンサ、フィルタなどの回路を基板本体の内部に形成することが可能となり、基板サイズをさらに小さくすることができる。
【００４４】
また、必要な箇所だけキャビティ底板部の厚みを薄くすればいいので、多層配線基板全体に占める基板本体の体積比率が大きくなるため、基板本体の強度が向上する。これによって、さらに薄基板化することが可能となる。
【００４５】
＜実施例２＞  実施例２の多層配線基板１０ｘについて、図２を参照しながら説明する。図２は多層配線基板１０ｘの（ａ）断面図、（ｂ）底面図である。図２（ａ）は、図２（ｂ）の線Ａ−Ａに沿って見た断面図である。
【００４６】
実施例２の多層配線基板１０ｘは、実施例１の多層配線基板１０と略同様に構成され、同様の工程により作製することができる。以下では、実施例１との相違点を中心に説明し、実施例１と同じ構成部分には同じ符号を用いる。
【００４７】
図２（ｂ）に示したように、表面実装部品３０，３２は、キャビティ２６の長手方向と表面実装部品３０，３２の長手方向とがともに同じ方向(図において上下方向)となるように配置された状態で、キャビティ２６内に実装されている。表面実装部品３０，３２の長手方向両端の端子電極が基板本体２０のキャビティ底板部２２ａ，２２ｂに接合されるため、基板本体２０の底板層２２、特にキャビティ底板部２２ａ，２２ｂは、表面実装部品３０，３２の長手方向両端間の部分において、表面実装部品３０，３２によって変形が妨げられる。すなわち、キャビティ２６内に実装された表面実装部品３０（例えば、本体のセラミック）が変形の障害となり、例えばリフロー通過後の降温時の基板本体２０の変形を抑える。
【００４８】
そのため、表面実装部品３０，３２の長手方向の基板本体２０の変形を防ぐことができる。基板本体２０はキャビティ２６の長手方向に沿って反りやすいので、キャビティ２６の長手方向と表面実装部品３０の長手方向とが一致する場合に、基板本体２０の変形を、最も効果的に防ぐことができる。
【００４９】
これにより、基板本体２０にＩＣ４０を実装する際に、表面２０ａがより平坦な基板本体２０が提供でき、ＩＣ４０と基板本体２０ｘとの接続不良を低減することができる。
【００５０】
なお、表面実装部品（受動素子）の形状は図示されたものに限定されない。すなわち、キャビティ内に実装された状態を基板本体の一方主面の法線方向からみたときに長手方向があり、かつ、当該長手方向がキャビティの長手方向と同じ方向であればよい。例えば直方体や円柱状の表面実装部品が、それらの中心軸が基板本体と平行になるようにキャビティ内に実装され、基板本体の一方主面の法線方向から見たときに、長方形の形状となるようにしてもよい。
【００５１】
また、キャビティ２６は、図２（ｂ）に示すように、基板本体２０ｘの中心からずれた位置に形成されている。これにより、キャビティの周囲の枠状の桟部２５ｘのうち、幅が相対的に広い部分２５ｓ（図において右側部分)を利用して、基板本体２０ｘの裏面２０ｂに、実施例１よりも多くの裏面電極２８が設けられている。また、この部分２５ｓには相対的に広いスペースを確保することができるので、基板本体２０ｘの内部に形成するフィルタなどの内蔵回路の要素を、この部分２５ｓにできるだけ集約し、基板本体２０ｘをより小型化することができる。
【００５２】
一般に、多層配線基板は、基板本体にキャビティが形成されるため、基板本体内に配線可能な領域が少なくなってしまう。また、ＩＣを実装するため、基板本体に設ける端子数が増大する。それらを考えると、実施例１のようにキャビティ２６を基板本体２０の中央に配置するのではなく、実施例２のようにキャビティ２６を基板本体２０ｘの中央からずらしてオフセット配置すると、これによって生まれたスペースを有効に利用することができる。
【００５３】
＜まとめ＞  表面実装部品３０，３２の高さに応じて、キャビティ２６の底面２７ａ，２７ｂに段差を設けることにより、キャビティ２６の形成による機械的強度の低下や、基板本体２０，２０ｘの反りやうねりの発生を抑え、はんだボール４２の接触不良によるＩＣ４０の接続不良の発生を防止することができる。
【００５４】
なお、本発明は、上記した実施の形態に限定されるものではなく、種々変更を加え得て実施することが可能である。
【００５５】
例えば、基板本体は、セラミック基板に限らず、セラミック以外の材料を用いた基板、例えば樹脂基板であってもよい。表面実装部品（受動素子）は、はんだリフロー以外の方法、例えば導電性接着剤によって、キャビティ内に実装されてもよい。
【図面の簡単な説明】
【００５６】
【図１】多層配線基板の（ａ）断面図、（ｂ）底面図である。（実施例１）
【図２】多層配線基板の（ａ）断面図、（ｂ）底面図である。（実施例２）
【図３】多層配線基板の断面図である。（従来例）
【符号の説明】
【００５７】
１０，１０ｘ  多層配線基板
２０，２０ｘ  基板本体
２６  キャビティ
２６ａ  第１部分
２６ｂ  第２部分
３０  表面実装部品（受動素子、第１素子）
３２  表面実装部品（受動素子、第２素子）
４０  ＩＣ（半導体素子）
【図１】
2008186962.tif 000003
【図２】
2008186962.tif 000004
【図３】
2008186962.tif 000005