(57)【要約】【課題】本発明は、テスト端子を有効に利用することが可能なマイクロコントローラを提供することを目的とする。【解決手段】  本発明に記載の１つのマイクロコントローラは、テスト信号を入力可能なテスト端子２と、テスト端子２に接続され、テスト信号を内部で生成するテスト信号生成回路とを備えている。このテスト信号生成回路は、テスト端子２と所定の電位（ＶＳＳ電位又はＶＣＣ１電位）とを接続する抵抗３を有する。【選択図】図１
2008192036.tif 000002
【特許請求の範囲】
【請求項１】
外部からテスト信号を入力可能なテスト端子と、
前記テスト端子に接続され、前記テスト信号を内部で生成するテスト信号生成回路とを備えるマイクロコントローラ。
【請求項２】
請求項１に記載のマイクロコントローラであって、
前記テスト信号生成回路は、前記テスト端子と所定の電位とを接続する抵抗を有することを特徴とするマイクロコントローラ。
【請求項３】
請求項１又は請求項２に記載のマイクロコントローラであって、
前記テスト端子は、プロセッサモードを変更するモードエントリ回路と接続されていることを特徴とするマイクロコントローラ。
【請求項４】
請求項１乃至請求項３のいずれか１つに記載のマイクロコントローラであって、
前記テスト端子とデータバスとを接続する手段をさらに備えたことを特徴とするマイクロコントローラ。
【請求項５】
請求項１乃至請求項３のいずれか１つに記載のマイクロコントローラであって、
リセット信号に基づき、前記テスト信号生成回路と前記テスト端子との接続を制御する制御回路をさらに備えることを特徴とするマイクロコントローラ。
【請求項６】
請求項５に記載のマイクロコントローラであって、
前記制御回路は、前記リセット信号に加えプログラム可能な制御信号に基づき、前記テスト信号生成回路と前記テスト端子との接続を制御することを特徴とするマイクロコントローラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロコントローラに係る発明であって、特に、テスト端子を内蔵したマイクロコントローラに関するものである。
【背景技術】
【０００２】
マイクロコントローラには、複数の端子（ピン）が設けられているが、その全てが処理動作を実行するためのデータや信号の入出力に利用されている訳ではない。マイクロコントローラのテスト等に用いるテスト信号を供給するテスト端子も、マイクロコントローラには設けられている。例えば、非特許文献１に記載するマイクロコントローラのＭ１６Ｃファミリー製品では、テスト端子としてＣＮＶＳＳ端子を備えている。
【０００３】
当該ＣＮＶＳＳ端子は、プロセッサモードを切り替えるための端子であり、リセット後、シングルチップモードで動作を開始する場合にはＶＳＳ電位に、マイクロプロセッサモードで動作を開始する場合にはＶＣＣ１電位にそれぞれ接続する。このＣＮＶＳＳ端子は、リセット解除時にプロセッサモードを決定する時のみに用いて、その後の処理動作には不要となるテスト端子である。
【０００４】
【非特許文献１】「ルネサス16ビットシングルチップマイクロコンピュータ  ハードウェアマニュアル  M16C/62Pグループ(M16C/62P、M16C/62PT)」、Rev.2.41、株式会社ルネサステクノロジ、2006年01月10日
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、ＣＮＶＳＳ端子のようなテスト端子は、リセット解除時にプロセッサモードを決定する時等所定の期間以外は不要な端子であるため端子機能としては無駄であった。また、マイクロコントローラがアセンブリされた製品においても、ＣＮＶＳＳ端子のようなテスト端子が有効に活用されていない場合があった。
【０００６】
そこで、本発明は、上記のような課題に鑑み、テスト端子を有効に利用することが可能なマイクロコントローラを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に記載の１つのマイクロコントローラは、テスト信号を外部から入力可能なテスト端子と、テスト端子に接続され、テスト信号を内部で生成するテスト信号生成回路とを備えている。このテスト信号生成回路は、テスト端子と所定の電位とを接続する抵抗を有する。
【発明の効果】
【０００８】
本発明に記載の１つのマイクロコントローラは、テスト端子と所定の電位とを接続する抵抗を備えているので、テスト端子の外部処理が不要となり処理動作時のテスト端子を削減してテスト端子を有効に利用することができる。
【発明を実施するための最良の形態】
【０００９】
（実施の形態１）
図１０に、従来のマイクロコントローラに係るテスト端子（ＣＮＶＳＳ端子１０１）近傍の回路図を示す。図１０には、ＣＮＶＳＳ端子１０１に接続され、シングルチップモード又はマイクロプロセッサモードのプロセッサモードを切り替えるためのモードエントリ回路１０２が図示されている。図１０に示すモードエントリ回路１０２はフリップフロップ回路１０３で構成され、Ｄ端子にＣＮＶＳＳ端子１０１からの信号が、ＣＫ端子及びＲ端子にはＲＥＳＥＴ端子１０４からの信号がそれぞれ供給される。なお、Ｒ端子には、ＲＥＳＥＴ端子１０４の反転信号が供給される。そして、フリップフロップ回路１０３のＱ端子からプロセッサモードを切り替えるためのモード信号が出力される。
【００１０】
次に、図１１及び図１２を用いてモードエントリ回路１０２の動作について説明する。まず、図１１は、図１０に示すＣＮＶＳＳ端子１０１がＶＳＳ電位（０Ｖ）に接地され、シングルチップモードがエントリされる場合のＲｅｓｅｔ信号とモード信号の波形を示している。図１１では、Ｒｅｓｅｔ信号の立ち上がり時（リセット解除時）に、モード信号がＬｏｗレベルのままであるのでマイクロコントローラがシングルチップモードを選択する。
【００１１】
一方、図１２は、図１０に示すＣＮＶＳＳ端子１０１がＶＣＣ１電位（電源電位）に接続され、マイクロプロセッサモードがエントリされる場合のＲｅｓｅｔ信号とモード信号の波形を示している。図１２では、Ｒｅｓｅｔ信号の立ち上がり時（リセット解除時）に、モード信号をＨｉｇｈレベルとするとマイクロコントローラがマイクロプロセッサモードを選択する。
【００１２】
本実施の形態に係るマイクロコントローラでは、テスト端子として上述のＣＮＶＳＳ端子を例に用いて説明するが、本発明はこれに限られず、外部からテスト信号を入力可能なテスト端子であればいずれのテスト端子でも良い。なお、テスト信号は、処理動作の実行中に必要となるデータや信号以外に供給される信号である。
【００１３】
図１に、本実施の形態に係るマイクロコントローラの回路図を示す。図１に示すマイクロコントローラでは、モードエントリ回路１にＣＮＶＳＳ端子等のテスト端子２が接続され、そのテスト端子２に抵抗３が接続されている。この抵抗３は、テスト端子２とＶＳＳ電位（０Ｖ）との間に設けられ、テスト端子２の電位をプルダウンする。これによりマイクロコントローラは、通常シングルチップモードとなり、シングルチップモードで使用することが多い製品の未使用端子処理の実施が不要となる。よって、図１に示すマイクロコントローラは、未使用端子処理が不要なためセットの組立費用の低減につながる。
【００１４】
なお、本実施の形態に係るマイクロコントローラをマイクロプロセッサモードで使用する場合は、図２に示すようにテスト端子２をＶＣＣ１電位に接続する。つまり、従来のようにテスト端子２の電位をプルアップすることで、マイクロプロセッサモードで使用することができる。
【００１５】
以上のように、本実施の形態に係るマイクロコントローラには、テスト端子２とＶＳＳ電位（０Ｖ）との間に設けた抵抗３がテスト端子２の電位をプルダウンすることでテスト信号を内部で生成するテスト信号生成回路として設けられている。そのため、本実施の形態に係るマイクロコントローラでは、テスト端子の外部処理が不要となり処理動作時のテスト端子を削減することができる。なお、図１及び図２に示すモードエントリ回路１は、従来のモードエントリ回路と同じ構成であるので詳細な説明は省略する。また、本実施の形態に係るマイクロコントローラでは、テスト信号生成回路をテスト端子２とＶＳＳ電位との間に設けた抵抗３としたが、本発明はこれに限られず、テスト端子２の電位をプルダウンできる回路であれば良い。
【００１６】
（実施の形態２）
図３に、本実施の形態に係るマイクロコントローラの回路図を示す。図３に示すマイクロコントローラは、図１とは逆にマイクロプロセッサモードで使用することが多い製品に適用される。図３に示すマイクロコントローラでは、モードエントリ回路１にテスト端子であるテスト端子２が接続され、そのテスト端子２に抵抗３が接続されている。この抵抗３は、テスト端子２とＶＣＣ１電位との間に設けられ、テスト端子２の電位をプルアップする。これによりマイクロコントローラは、通常マイクロプロセッサモードとなり、マイクロプロセッサモードで使用することが多い製品の未使用端子処理の実施が不要となる。よって、図３に示すマイクロコントローラも、未使用端子処理が不要なためセットの組立費用の低減につながる。
【００１７】
なお、本実施の形態に係るマイクロコントローラをシングルチップモードで使用する場合は、図４に示すようにテスト端子２をＶＳＳ電位に接続する。つまり、従来のようにテスト端子２の電位をプルダウンすることで、シングルチップモードで使用することができる。
【００１８】
以上のように、本実施の形態に係るマイクロコントローラには、テスト端子２とＶＣＣ１電位との間に設けた抵抗３がテスト端子２の電位をプルアップすることでテスト信号を内部で生成するテスト信号生成回路として設けられている。そのため、本実施の形態に係るマイクロコントローラでは、テスト端子の外部処理が不要となり処理動作時のテスト端子を削減することができる。なお、図３及び図４に示すモードエントリ回路１は、従来のモードエントリ回路と同じ構成であるので詳細な説明は省略する。また、本実施の形態に係るマイクロコントローラでは、テスト信号生成回路をテスト端子２とＶＣＣ１電位との間に設けた抵抗３としたが、本発明はこれに限られず、テスト端子２の電位をプルアップできる回路であれば良い。
【００１９】
（実施の形態３）
実施の形態１では、テスト端子は未使用の空き端子としたが、本実施の形態に係るマイクロコントローラでは、テスト端子とデータバスとを接続する手段を備えている。図５に示す本実施の形態に係るマイクロコントローラでは、モードエントリ回路１にテスト端子２が接続され、そのテスト端子２に抵抗３が接続され、さらにテスト端子２とデータバスとを接続する手段であるバッファ回路４が設けられている。このバッファ回路４は、外部入力信号バッファ５から供給されたテスト端子２への信号レベルを、Ｒｅａｄ信号に基づきデータバスへ読み出す。
【００２０】
以上のように、本実施の形態に係るマイクロコントローラでは、テスト端子２とデータバスとを接続する手段を設けることにより、信号レベルを読み出す等の有効な端子として使用することができるようになり、有効な端子を増やすことができる。
【００２１】
（実施の形態４）
実施の形態１に係るマイクロコントローラでは、マイクロプロセッサモードにモード確定後も、テスト端子に接続した電源（ＶＣＣ１電位）から抵抗を介してＧＮＤ（ＶＳＳ電位）に電流が流れ続けることになる。そこで、本実施の形態に係るマイクロコントローラでは、モード確定後にテスト端子と抵抗との接続を切断する手段を備えている。
【００２２】
具体的には、図６に示すマイクロコントローラでは、テスト端子２と抵抗３との間に設けられたスイッチ６と、スイッチ６の開閉をコントロールするレジスタ回路７と、リセット信号を遅延させる遅延回路８とを備えている。図６に示すスイッチ６、レジスタ回路７及び遅延回路８が、モード確定後にテスト端子と抵抗との接続を切断する手段である制御回路を構成している。
【００２３】
次に、図６に示す制御回路の動作を図７に示す波形に基づいて説明する。リセット信号は、レジスタ回路７のＲ端子に入力されるとともに、遅延回路８にも入力される。遅延回路８の出力であるセット信号は、図７に示すようにリセット信号に対し所定の時間右側にずれた波形となっており、レジスタ回路７のＳ端子に入力される。レジスタ回路７のＱバー端子からスイッチ６の開閉をコントロールするコントロール信号が出力される。
【００２４】
このコントロール信号は、図７に示すようにリセット信号の立ち下がりに基づき立ち上がり、セット信号の立ち上がりに基づき立ち下がっている。つまり、リセット時のモード確定前にコントロール信号はＯＮ状態となり、スイッチ６がＯＮとなるので抵抗３を介するＶＳＳ電位がモードエントリ回路１に供給されモードが確定する。リセット解除後にコントロール信号はＯＦＦ状態となり、スイッチ６がＯＦＦとなるので抵抗３とテスト端子２との接続が切断される。これにより、本実施の形態に係るマイクロコントローラは、不要な電流経路をカットして低消費電極化することができる。
【００２５】
なお、本実施の形態に係るマイクロコントローラは、実施の形態１で示した抵抗を用いてテスト端子の電位をプルダウンする例に適用したが、本発明はこれに限られず、実施の形態２で示した抵抗を用いてテスト端子の電位をプルアップする例に適用しても良い。
【００２６】
（実施の形態５）
実施の形態４に係るマイクロコントローラでは、リセット信号に基づいてテスト端子と抵抗との接続を制御していた。しかし、本実施の形態に係るマイクロコントローラでは、ＣＰＵでプログラム可能な制御信号に基づき、テスト端子と抵抗との接続を制御する。
【００２７】
具体的には、図８に示すマイクロコントローラでは、テスト端子２と抵抗３との間に設けられたスイッチ６と、スイッチ６の開閉をコントロールするレジスタ回路７とを備えている。図８に示すスイッチ６及びレジスタ回路７が、モード確定後にテスト端子と抵抗との接続を切断する手段である制御回路を構成している。
【００２８】
次に、図８に示す制御回路の動作を図９に示す波形に基づいて説明する。リセット信号は、レジスタ回路７のＲ端子に入力される。レジスタ回路７のＳ端子には、図６の場合と異なりＣＰＵ（図示せず）でプログラム可能な制御信号であるＷＲＩＴＥ信号が入力される。レジスタ回路７のＱバー端子からスイッチ６の開閉をコントロールするコントロール信号が出力される。
【００２９】
このコントロール信号は、図９に示すようにリセット信号の立ち下がりに基づき立ち上がり、ＷＲＩＴＥ信号の立ち上がりに基づき立ち下がっている。つまり、リセット時のモード確定前にコントロール信号はＯＮ状態となり、スイッチ６がＯＮとなるので抵抗３を介するＶＳＳ電位がモードエントリ回路１に供給されモードが確定する。リセット解除後にコントロール信号はＯＦＦ状態となり、スイッチ６がＯＦＦとなるので抵抗３とテスト端子２との接続が切断される。これにより、本実施の形態に係るマイクロコントローラは、不要な電流経路をカットして低消費電極化することができる。また、本実施の形態に係るマイクロコントローラでは、ＷＲＩＴＥ信号を自由にプログラム可能であるため、必要なタイミングで自由に抵抗３とテスト端子２との接続を切断できる。
【００３０】
なお、本実施の形態に係るマイクロコントローラは、実施の形態１で示した抵抗を用いてテスト端子の電位をプルダウンする例に適用したが、本発明はこれに限られず、実施の形態２で示した抵抗を用いてテスト端子の電位をプルアップする例に適用しても良い。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施の形態１に係るマイクロコントローラの回路図である。
【図２】本発明の実施の形態１に係るマイクロコントローラの回路図である。
【図３】本発明の実施の形態２に係るマイクロコントローラの回路図である。
【図４】本発明の実施の形態２に係るマイクロコントローラの回路図である。
【図５】本発明の実施の形態３に係るマイクロコントローラの回路図である。
【図６】本発明の実施の形態４に係るマイクロコントローラの回路図である。
【図７】本発明の実施の形態４に係るマイクロコントローラの信号波形を示す図である。
【図８】本発明の実施の形態５に係るマイクロコントローラの回路図である。
【図９】本発明の実施の形態５に係るマイクロコントローラの信号波形を示す図である。
【図１０】従来のマイクロコントローラの回路図である。
【図１１】従来のマイクロコントローラの信号波形を示す図である。
【図１２】従来のマイクロコントローラの信号波形を示す図である。
【符号の説明】
【００３２】
１，１０２  モードエントリ回路、２  テスト端子、３  抵抗、４  バッファ回路、５  外部入力信号バッファ、６  スイッチ、７  レジスタ回路、８  遅延回路、１０１  ＣＮＶＳＳ端子、１０３  フリップフロップ回路。
【図１】
2008192036.tif 000003
【図２】
2008192036.tif 000004
【図３】
2008192036.tif 000005
【図４】
2008192036.tif 000006
【図５】
2008192036.tif 000007
【図６】
2008192036.tif 000008
【図７】
2008192036.tif 000009
【図８】
2008192036.tif 000010
【図９】
2008192036.tif 000011
【図１０】
2008192036.tif 000012
【図１１】
2008192036.tif 000013
【図１２】
2008192036.tif 000014