(57)【要約】【課題】無線で通信可能な半導体装置を抄き込んだ用紙であり、半導体装置を内包する部分の凹凸が目立たなく、しかも厚さ１３０μｍ以下の薄い紙を実現する。【解決手段】半導体装置１は回路部１２とアンテナ１１を具備し、回路部１２は薄膜トランジスタで構成される。回路部１２とアンテナ１１は製造時に使用した基板から分離され、可撓性基材１３と封止層１４とで挟まれ保護されている。半導体装置１は撓ませることが可能であり、半導体装置１自体の厚みは３０μｍ以下である。半導体装置１は紙２の抄紙工程で抄き込まれる。【選択図】図１
2008033907.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置が内包された用紙であり、
前記半導体装置は、
薄膜トランジスタを有する回路、及び前記回路に接続されたアンテナを有する素子層と、前記素子層の上面を封止する封止層とが積層された積層体と、
前記積層体の底部に固定された可撓性の基材と、
を有し、
前記半導体装置の厚さが３０μｍ以下であることを特徴とする半導体装置を内包する用紙。
【請求項２】
半導体装置が内包された用紙であり、
前記半導体装置は、
薄膜トランジスタを有する回路、及び前記回路に接続されたアンテナを有する素子層と、前記素子層の上面を封止する封止層とが積層された積層体と、
前記積層体の底部に固定された可撓性の基材と、
を有し、
前記積層体の側面は、封止層と前記回路及び前記アンテナを作製するときに形成された絶縁膜の積層膜でなることを特徴とする半導体装置を内包する用紙。
【請求項３】
半導体装置が内包された用紙であり、
前記半導体装置は、
薄膜トランジスタを有する回路、及び前記回路に接続されたアンテナを有する素子層と、前記素子層の上面を封止する封止層とが積層された積層体と、
前記素子層の底部を保護するために、前記素子層の底部に固定された可撓性の基材と、
を有し、
前記素子層の側面は、前記回路及び前記アンテナを作製するときに形成された絶縁膜の積層膜でなり、
前記積層体の側面は、前記半導体装置ごとに前記封止層と共に前記素子層を分割するときに形成されたことを特徴とする半導体装置を内包する用紙。
【請求項４】
半導体装置が内包された用紙であり、
前記半導体装置は、
薄膜トランジスタを有する回路、及び前記回路に接続されたアンテナを有する素子層と、
前記素子層上に積層され、前記素子層の上面を封止する封止層と、
前記素子層の底部に固定された可撓性の基材と、
を有し、
前記素子層の側面は、前記回路及び前記アンテナを作製するときに形成された絶縁膜の積層膜でなり、かつ前記封止層の側面と揃っていることを特徴とする半導体装置を内包する用紙。
【請求項５】
半導体装置が内包された多層抄き合わせ紙であり、
紙層と紙層の間に抄き込まれた半導体装置を有し、
前記半導体装置は、
薄膜トランジスタを有する回路、及び前記回路に接続されたアンテナを有する素子層と、前記素子層の上面を封止する封止層とが積層された積層体と、
前記積層体の底部に固定された可撓性の基材と、
を有し、
前記半導体装置の厚さが３０μｍを超えないことを特徴とする半導体装置を内包する用紙。
【請求項６】
半導体装置が内包された多層抄き合わせ紙であり、
紙層と紙層の間に抄き込まれた半導体装置を有し、
前記半導体装置は、
薄膜トランジスタを有する回路、及び前記回路に接続されたアンテナを有する素子層と、前記素子層の上面を封止する封止層とが積層された積層体と、
前記積層体の底部に固定された可撓性の基材と、
を有し、
前記積層体の側面は、前記回路及び前記アンテナを作製するときに形成された絶縁膜の
積層膜でなることを特徴とする半導体装置を内包する用紙。
【請求項７】
半導体装置が内包された多層抄き合わせ紙であり、
紙層と紙層の間に抄き込まれた半導体装置を有し、
前記半導体装置は、
薄膜トランジスタを有する回路、及び前記回路に接続されたアンテナを有する素子層と、前記素子層の上面を封止する封止層とが積層された積層体と、
前記素子層の底部を保護するために、前記素子層の底部に固定された可撓性の基材と、
を有し、
前記素子層の側面は、前記回路及び前記アンテナを作製するときに形成された絶縁膜の積層膜でなり、
前記積層体の側面は、前記半導体装置ごとに前記封止層と共に前記素子層を分割するときに形成されたことを特徴とする半導体装置を内包する用紙。
【請求項８】
半導体装置が内包された多層抄き合わせ紙であり、
紙層と紙層の間に抄き込まれた半導体装置を有し、
前記半導体装置は、
薄膜トランジスタを有する回路、及び前記回路に接続されたアンテナを有する素子層と、
前記素子層上に積層され、前記素子層の上面を封止する封止層と、
前記素子層の底部に固定された可撓性の基材と、
を有し、
前記積層体の側面は、前記回路及び前記アンテナを作製するときに形成された絶縁膜の積層膜でなり、かつ前記封止層の側面と揃っていることを特徴とする半導体装置を内包する用紙。
【請求項９】
前記封止層は樹脂層であることを特徴とする請求項１乃至８のいずれか１項に記載の半導体装置を内包する用紙。
【請求項１０】
前記薄膜トランジスタのチャネル形成領域は結晶性半導体でなることを特徴とする請求項１乃至９のいずれか１項に記載の半導体装置を内包する用紙。
【請求項１１】
少なくとも２層の湿紙を用意し、
間に半導体装置を挟んだ状態で２層の前記湿紙を重ね、
前記重ねた湿紙をプレスし、
前記プレスした湿紙を乾燥して、多層紙を形成する紙の作製方法であり、
前記湿紙をプレスする際に、プレスの際に変形が可能な物体を前記湿紙の一方の面に接触させることを特徴とする半導体装置を内包する用紙の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置を内包する用紙およびその作製方法に関する。
【背景技術】
【０００２】
近年、個々の対象物にＩＤ（個体識別番号）を与えることで、その対象物の履歴等の情報を明確にし、生産、管理等に役立てるといった個体認識技術が注目されている。その中でも、非接触でデータの送受信が可能な半導体装置の開発が進められている。このような半導体装置として、ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）（ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）、無線タグ、電子タグ、無線チップとも呼ばれる。）等が企業内、市場等で導入され始めている。
【０００３】
また、ＩＣチップを紙に埋め込むことが提案されており、ＩＣチップの組み込みが容易なことから、製紙プロセスの過程でＩＣチップを紙に抄き込むことが求められている。例えば、特許文献１には、円網抄紙機を用いて、ＩＣチップを紙層の間に抄き込むことが記載されている。また、特許文献２には、水に溶かした紙原料中にＩＣチップを沈下させ、ローラで加圧しながら紙原料を乾燥させることで、ＩＣチップが埋め込まれた紙を作製している。
【０００４】
特許文献１では、単純にＩＣチップを多層抄き合わせ紙の間に、単にＩＣチップを埋め込んだだけであり、ＩＣチップを埋め込んだ部分の平坦性や曲げやすさについては何ら考慮されていない。特許文献２では、シリコンウエハから切り出したＩＣチップを用いているため、ＩＣチップを埋め込んだ部分の柔軟性は損なわれてしまう。
【特許文献１】特開２００２−２９８１１８号公報
【特許文献２】特開２００１−２３０２６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
そこで、本発明は、半導体装置が抄き込まれた用紙を提供するにあたり、紙本来の品質を落とさないようにすることを課題とする。さらに、紙の厚さを１３０μｍ以下の薄い紙に、表面の平滑性を損なわずに半導体装置を抄き込むことも課題とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明は、薄膜トランジスタを用いて回路を構成し、薄膜トランジスタを用いた回路を製造時に使用した基板から、剥離して、他の可撓性の基板に転置した半導体装置を紙に抄き込むことを特徴とする。半導体装置をこのような構成にすることにより、可撓性を持たせている。
【０００７】
また、本発明は、紙を抄くときに必要な強度や耐水性を確保しつつ、薄さや可撓性を損なわないようにした半導体装置を、紙に抄き込むことを特徴とする。具体的には、以下の通りである。
【０００８】
本発明に係る紙において、抄き込まれた半導体装置は、薄膜トランジスタを有する回路、および回路に接続されたアンテナを有する素子層と、素子層の表面を封止する封止層とが積層された積層体と、積層体の底部に固定された可撓性の基材と、を有することを特徴とする。可撓性基材と封止層で素子層を挟むことで、紙として使用するときや紙を製造するのに必要な強度や耐水性を確保しつつ、半導体装置を薄く、３０μｍ以下の厚さにすることができる。
【０００９】
また、積層体の側面は回路やアンテナを作製するときに形成された絶縁膜と封止層との積層膜でなることを特徴とする。つまり、積層体の側面での回路およびアンテナの保護はこの積層膜が担う。このような積層体の側面の構造は、封止層と共に素子層を分割することで形成できる。
【００１０】
本発明を実施するにあたり、紙は多層抄き合わせ紙であることが好ましい。よって、本発明は紙の作製方法も含み、具体的な構成は次の通りである。
【００１１】
少なくとも２層の湿紙を用意し、間に半導体装置を挟んだ状態で２層の湿紙を重ね、重ねた湿紙をプレスし、プレスした湿紙を乾燥して、多層紙を形成する紙の作製方法であり、湿紙の一方面に変形が可能な物体を接触させながら、湿紙をプレスすることを特徴とする。プレス手段には、一対の平板やローラ対などを選択できる。変形な可能な物体は、平板やローラなどのプレス手段に固定されていても、固定されていなくてともよい。
【００１２】
なお、本明細書において半導体装置とは、半導体特性を利用することで機能し得る装置全般を指すものとする。
【００１３】
なお、本明細書において、接続されているとは、電気的に接続されているものとする。したがって、本発明が開示する構成において、所定の接続関係に加え、その間に電気的な接続を可能とする他の素子（例えば、スイッチやトランジスタや容量素子やコイルや抵抗素子やダイオードなど）が配置されていてもよい。
【発明の効果】
【００１４】
本発明の実施により、可撓性の半導体装置に機械的強度、耐水性を確保できるため、抄紙過程で半導体装置を紙に組み込むことが可能になる。抄紙過程で半導体装置を組み込むことで、紙を破損しないで半導体装置を取り出すことは非常に困難になるため、本発明の紙は偽造防止の機能を有する。そのため、半導体装置にＲＦＩＤの機能を持たせることで、紙に電子的なＩＤ情報（固体識別情報）を記録することができるため、旅券、紙幣、有価証券、金券、チケット、公文書、契約書、各種の極秘情報を記載した書類（例えば、仕様書、名簿、帳簿、設計図）、偽造防止が必要とされる各種の紙媒体に適用することができる。
【００１５】
また、半導体装置に可撓性があるため、半導体装置を内包する部分の柔軟性が高くなるため、本発明の実施は、紙本来の機能や用途の制約が小さい。また、紙の厚さを１３０μｍ以下に薄くすることも可能である。もちろん、本発明の実施は、薄い紙に制約されるものではない。例えば、写真用のインクジェット印刷用紙や、証書のような厚さが２００μｍ以上の厚い用紙にも適用することが可能である。
【００１６】
また、本発明の紙の作製方法を実施することにより、２層の紙の一方の面を半導体装置による凹凸を反映させずに平坦に形成することが可能である。それは、重ねた湿紙の一方の面を剛体に接触させ、他方の面を変形可能な物体に接触させて重ねた湿紙をプレスしているからである。
【発明を実施するための最良の形態】
【００１７】
以下に、本発明の実施の形態および実施例を図面に基づいて説明する。ただし、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨およびその範囲から逸脱することなく、その形態を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は、実施の形態および実施例の記載内容に限定して解釈されるものではない。
【００１８】
＜半導体装置が抄き込まれた紙の構成について＞
まず、半導体装置を抄き込んだ紙の構成について説明する。本明細書では、半導体装置として、無線で通信を行う手段を有し、ＲＦＩＤの機能を備えた半導体装置を例に取り説明する。
【００１９】
図１（Ａ）は、半導体装置が抄き込まれた紙の模式的な外観図であり、図１（Ｂ）は、図１（Ａ）の鎖線ａ−ｂにおける模式的な断面図である。図１（Ｃ）は、半導体装置の模式的な上面構造を示す。図１（Ａ）に示すように、半導体装置１が紙２に抄き込まれている。半導体装置１は、無線で通信を行うための回路を有する。半導体装置１はＲＦタグとして機能させることができる。
【００２０】
半導体装置１は、図１（Ｃ）に示すように、信号を受信し、送信するためのアンテナ１１と、アンテナ１１で受信した信号を解析する回路、受信信号から電源を発生する回路など各種の回路が集積された回路部１２とでなる。図１（Ｂ）に示すように、回路部１２の底部（下面）は可撓性基材１３で支持され、その上面はアンテナ１１と共に、封止層１４で封止されている。
【００２１】
＜半導体装置１の構成について＞
図２〜図５を用いて、半導体装置１の構成および作製方法を説明する。図２は、半導体装置１の模式的な断面図であり、図３は、半導体装置１の外観構造を説明する図である。図４および図５は、半導体装置１の作製方法を示す断面図である。
【００２２】
半導体装置１は、可撓性基材１３上に、回路部１２、および回路部１２に接続されたアンテナ１１が積層された素子層２１と、素子層２１の表面を封止する封止層１４が積層されている。つまり、素子層２１は可撓性基材１３と封止層１４で挟まれた構成となっている。
【００２３】
回路部１２は、薄膜トランジスタ（以下、「ＴＦＴ」という）を用いた回路が集積されている。図２では、便宜上、回路部１２を２つのトップゲート型の薄膜トランジスタの断面図で示している。可撓性基材１３上に積層された、素子層２１と封止層１４との積層構造（以下、「積層体２２」という）は、製造時に使用した基板から、可撓性基材１３に転置されているものである。
【００２４】
素子層２１は、薄膜トランジスタの製造プロセスで作製されている。素子層２１の側面は、アンテナ１１および回路部１２を作製したときに形成された絶縁膜２３〜２６でなる積層膜でなる。図３に示すように、素子層２１内において、アンテナ１１および回路部１２は、底部（便宜上、素子層２１を形成するときに下側になる面を底部ということとする。）が可撓性基材１３で保護され、上面が封止層１４で封止され、側面が絶縁膜２３〜２６でなる積層膜で覆われている。半導体装置１をこのような積層構造とすることにより、強度や耐水性を確保しつつ、半導体装置１を薄くし、可撓性を持たせている。以下、図４および図５に示す断面図を用いて、半導体装置１の作製方法を説明する。
【００２５】
＜半導体装置１の作製方法について＞
素子層２１を作製するための基板３１を用意する。基板３１は、基板３１には、薄膜トランジスタを製造するためときに必要な剛性と、プロセス温度に耐えうる耐熱性を備えた基板を選択する。例えば、基板３１として、ガラス基板、石英基板、シリコン基板、金属基板、ステンレス基板を用いることができる。
【００２６】
基板３１表面に剥離層３２を形成する。剥離層３２は、積層体２２を基板３１から剥離するために形成する層である。剥離層３２の表面に薄膜トランジスタの下地絶縁膜を構成する絶縁膜２３を形成する。絶縁膜２３は、回路部１２の汚染を防ぐため、酸化シリコン、窒化シリコン、窒化酸化シリコン（ＳｉＯｘＮｙ）、ダイヤモンドライクカーボン、窒化アルミニウム（ＡｌＮ）等から選ばれた材料を用いて、単層膜、多層膜で形成することができる。これらの膜はＣＶＤ法やスパッタ法で形成することができる（図４（Ｐ１）参照）。
【００２７】
絶縁膜２３上に半導体膜３３が形成され、半導体膜３３を覆って絶縁膜２４が形成される（図４（Ｐ２）参照）。半導体膜３３はＴＦＴのチャネル形成領域、不純物領域が形成される半導体層である。本実施形態では、ＴＦＴをトップゲート構造としため、絶縁膜２４はゲート絶縁膜として機能する。絶縁膜２４は、酸化シリコンや窒化酸化シリコン（ＳｉＯｘＮｙ）の単層膜、多層膜でなり、厚さは１０ｎｍ以上６０ｎｍ以下の範囲とすればよい。これらの絶縁膜はＣＶＤ法またはスパッタリング法で形成することができる。
【００２８】
半導体膜３３は、シリコン、ゲルマニウム、シリコンとゲルマニウムの化合物（シリコンゲルマニウム）で形成することができる。高い電界移動度のＴＦＴを形成するために半導体膜３３として結晶性半導体膜を用いることが好ましい。結晶性半導体膜を形成するには、非晶質の半導体膜を成膜し、非晶質半導体膜に光エネルギーや熱エネルギーを与えて結晶化させればよい。
【００２９】
例えば、非晶質シリコンを形成するには、シラン（ＳｉＨ４）ガスを水素で希釈した原料ガスを用いてＣＶＤ法で成膜すればよい。またシリコンでなるターゲットを用いてスパッタリング法で形成することもできる。非晶質ゲルマニウムを形成するには、ゲルマン（ＧｅＨ４）ガスを水素で希釈した原料ガスを用いてＣＶＤ法で成膜することができるし、また、ゲルマニウムでなるターゲットを用いてスパッタリング法で成膜することもできる。非晶質シリコンゲルマニウムを形成するには、シラン（ＳｉＨ４）ガスとゲルマン（ＧｅＨ４）ガスを所定の比で混合し水素で希釈した原料ガスを用いてＣＶＤ法で成膜することができるし、また、シリコンとゲルマニウムの２種類のターゲットを用いてスパッタリング法で成膜することもできる。
【００３０】
ＣＶＤ法による成膜には、原料ガスに、水素ガスの他、ヘリウムガス、フッ素ガス、Ａｒ、Ｋｒ、Ｎｅ等の希ガスを添加することもできる。また、原料ガスとしてシラン（ＳｉＨ４）ガスの代わりに、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などを用いることが可能である。また、上記の原料ガスを用いてプラズマＣＶＤ法により、結晶性半導体膜を絶縁膜２３上に直接形成することもできる。
【００３１】
非晶質半導体膜を結晶化させる方法としては、レーザー光を照射する方法、赤外線等を照射する方法、電気炉による加熱による方法、半導体の結晶化を助長させる元素を添加して、加熱して結晶化させる方法などが挙げられる。
【００３２】
結晶化に用いられるレーザーには、連続発振型のレーザー（ＣＷレーザー）やパルス発振型のレーザー（パルスレーザー）のいずれのビームも用いることができる。結晶化に好適な気体レーザーとしては、Ａｒレーザー、Ｋｒレーザー、エキシマレーザーなどがある。また固体レーザーであれば、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、およびＴｉ：サファイアレーザー、ドーパント（例えば、Ｎｄ、Ｙｂ、Ｃｒ、Ｔｉ、ＨＯ、Ｅｒ、Ｔｍ、Ｔａ）を含んだＹＡＧ、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）などの結晶を媒質に用いたレーザーなどが挙げられる。
【００３３】
非晶質半導体を結晶化するには、これらのレーザーから発振されるビームの基本波だけでなく、基本波の第２高調波から第４高調波のビームを照射することができる。例えば、Ｎｄ：ＹＶＯ４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。レーザーのエネルギー密度は０．０１ＭＷ／ｃｍ２以上１００ＭＷ／ｃｍ２以下の範囲が必要であり、好ましくは０．１ＭＷ／ｃｍ２以上１０ＭＷ／ｃｍ２以下の範囲とする。走査速度を１０ｃｍ／ｓｅｃ以上２００ｃｍ／ｓｅｃ以下の範囲とすればよい。
【００３４】
ＹＡＧなどの上記結晶を媒質とする固体レーザー、Ａｒイオンレーザー、およびＴｉ：サファイアレーザーは、連続発振をさせることが可能である。Ｑスイッチ動作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。１０ＭＨｚ以上の発振周波数でレーザービームを発振させると、半導体膜がレーザーによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。発振周波数が低いパルスレーザーを用いる場合と異なり、レーザービームを走査することにより、レーザービームを照射することで生じた固液界面を連続的に移動させることができるため、走査方向に向かって長く成長した結晶粒を得ることができる。
【００３５】
また、レーザーの代わりに、ランプを光源とする赤外光、可視光、または紫外光を照射することにより、非晶質半導体膜を結晶化することもできる。この場合、赤外光、可視光、または紫外光のいずれか一またはそれらの組み合わせを用いることが可能である。この場合、ランプとして、代表的には、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、または高圧水銀ランプが用いられる。ランプの点灯時間を１秒以上６０秒以内、好ましくは３０秒以上６０秒以下の範囲とし、ランプによる光の照射を１回以上１０回以内、好ましくは２回以上６回以下繰り返す。ランプの発光強度は非晶質半導体の材料、膜厚などにより適宜設定されるが、例えば、６００℃以上１０００℃以下の加熱温度で、半導体膜が瞬間的に加熱されるようにする。
【００３６】
非晶質半導体膜の結晶化を助長させる元素を用いて結晶化させる方法は、非晶質シリコン膜を結晶化させるのに好適である。非晶質シリコン膜に結晶化を助長させる元素を導入し、レーザービームの照射または５００℃〜６００℃の加熱処理を行うことで、粒界での結晶粒の連続性が高い結晶性シリコンを得ることができる。シリコンの結晶化を助長する元素としては鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）および金（Ａｕ）から選ばれた一種または複数種類の元素を用いることができる。
【００３７】
これらの元素を非晶質シリコンに導入する手段は、非晶質シリコンの表面またはその内部に元素が存在させることができる手法であれば、特に限定はない。例えばスパッタ法、ＣＶＤ法、プラズマ処理法（プラズマＣＶＤ法も含む）、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち、溶液を用いる方法は簡便であり、非晶質シリコンに導入される元素の濃度調整が容易である。溶液を塗布する場合には、非晶質シリコンの表面全体に溶液を行き渡らせるため、非晶質シリコンの表面の濡れ性を改善することが好ましい。濡れ性を改善するには非晶質シリコンの表面に極薄い、膜厚１０ｎｍ以下の酸化膜を形成することが望ましい。このように極薄い酸化膜を形成するには、酸素雰囲気中でのＵＶ光の照射による処理、熱酸化による処理、過酸化水素による処理、ヒドロキシラジカルを含むオゾン水による処理等により行うことができる。
【００３８】
結晶化に用いた元素はＴＦＴなどの素子の特性を劣化させるため、結晶化した後は、導入した元素をシリコン膜から除去することが望ましい。その方法を以下に説明する。
【００３９】
まず、オゾン含有水溶液（代表的にはオゾン水）で結晶性シリコン膜の表面を処理することにより、結晶性半導体膜の表面に酸化膜（ケミカルオキサイドと呼ばれる）からなるバリア層を１ｎｍ以上１０ｎｍ以下の厚さで形成する。バリア層は、後の工程でゲッタリング層のみを選択的に除去する際にエッチングストッパーとして機能する。
【００４０】
次いで、バリア層上に希ガス元素を含むゲッタリング層をゲッタリングサイトとして形成する。ここでは、ＣＶＤ法またはスパッタリング法により希ガス元素を含む半導体膜をゲッタリング層として形成する。ゲッタリング層を形成するときには、希ガス元素がゲッタリング層に添加されるようにスパッタリング条件を適宜調節する。希ガス元素としては、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複数種を用いることができる。なお、ゲッタリングの際、金属元素（例えばニッケル）は酸素濃度の高い領域に移動しやすい傾向があるため、ゲッタリング層に含まれる酸素濃度は、例えば５×１０１８ｍ−３以上とすることが望ましい。
【００４１】
次に、結晶性シリコン膜、バリア層およびゲッタリング層に熱処理（例えば、加熱処理や、レーザーのような強光を照射する処理）を行って、導入した元素（例えばニッケル）のゲッタリングを行い、結晶性シリコン膜から元素を除去し、結晶性シリコン膜中での元素濃度を低下させる。
【００４２】
図４（Ｐ３）に示すように、絶縁膜２４上に第１の導電層３４を形成する成膜する。ここでは、第１の導電層３４としてＴＦＴのゲート電極のみ図示した。また、半導体膜３３に不純物を添加して、ソース領域またはドレイン領域として機能するｎ型またはｐ型の不純物領域３５を形成する。不純物の添加は、第１の導電層３４の形成前、または形成後に行うことができる。あるいは形成前および形成後の双方とも行うこともできる。不純物領域３５が形成されることで、半導体膜３３にチャネル形成領域３６も形成される。
【００４３】
第１の導電層３４を構成する導電膜は、単層の導電膜でも、多層の導電膜でもよい。導電膜には、例えば、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）から選ばれた元素でなる金属、これら元素を組み合わせた合金や、これら元素の窒化物でなる膜を用いることができる。また、リンなどのドーパントを添加することで導電性を付与されたゲルマニウム、シリコン、シリコンとゲルマニウムの化合物などを用いることができる。例えば、１層目がタンタル窒化物、２層目がタングステン（Ｗ）でなる多層膜で第１の導電層３４を形成することができる。これらの導電膜は、スパッタリング法、蒸着法、ＣＶＤ法などで成膜することができる。
【００４４】
図４（Ｐ４）に示すように、基板３１全面に絶縁膜２５を形成する。絶縁膜２５上に第２の導電層３７を形成する。絶縁膜２５は、第１の導電層３４と第２の導電層３７を層間で分離する層間膜である。絶縁膜２５には、酸化シリコン、窒化シリコンまたは酸化窒化シリコン（ＳｉＯｘＮｙ）等の無機絶縁膜を用いることができる。また、ポリイミド、アクリルなどの有機樹脂膜、シロキサンを含む膜を用いてもよい。有機樹脂は感光性、非感光性のいずれでもよい。絶縁膜２５は、これらの絶縁材料からなるは単層構造でも多層構造とすることができる。例えば、１層目を窒化シリコンでなる無機絶縁膜とし、２層目をポリイミドなど有機樹脂膜とする。なお、シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される材料であり、置換基としては、有機基（例えばアルキル基、芳香族炭化水素）が用いられる。また、置換基にフルオロ基を含んでいてもよい。
【００４５】
図４（Ｐ４）に示すように、第２の導電層３７は、回路部１２の配線、電極などを構成する。ここでは、ＴＦＴに接続された配線と、アンテナ１１と回路部１２を接続するための端子部のみを図示した。また、第２の導電層３７を形成する前に、第２の導電層３７を下層の第１の導電層３４や半導体膜３３に接続するために、絶縁膜２４、２５にコンタクトホールが形成される。
【００４６】
第２の導電層３７としては、単層の導電膜でも、多層の導電膜でもよい。導電膜には、例えば、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）から選ばれた元素でなる金属、これら元素を組み合わせた合金や、これら元素の窒化物でなる膜を用いることができる。
【００４７】
図４（Ｐ５）に示すように、回路部１２上にアンテナ１１を積層するために絶縁膜２６が形成される。絶縁膜２６は、回路部１２による凹凸を平滑化して、平坦な表面を形成できる平坦化膜として形成することが好ましい。そのため、材料を塗布または印刷し、しかる後、この材料を硬化することで形成できるポリイミド、アクリルなどの有機樹脂膜、シロキサンを含む膜を用いることが好ましい。また、絶縁膜２６は単層構造ではなく、これらの有機樹脂膜などを上層に、酸化シリコン、窒化シリコンまたは酸化窒化シリコン（ＳｉＯｘＮｙ）等の無機絶縁膜を下層にした多層構造とすることができる。
【００４８】
以上により、素子層２１中に回路部１２が形成される。なお、回路部１２には、ＴＦＴの他、抵抗や、コンデンサやなどＴＦＴと同時に作製されている。回路部１２の厚さは、３μｍ〜５μｍ程度に薄く形成することができる。なお、回路部１２のＴＦＴの構造は図４（Ｐ５）の構造に限定されるものではない。例えば、回路部１２のＴＦＴを１つの半導体層に対して複数のゲートを設けたマルチゲート構造とすることもできる。また、半導体層にチャネル形成領域に隣接して低濃度不純物領域のような高抵抗領域を形成することができる。また、トップゲート構造の代わりに、ボトムゲート構造とすることもできる。
【００４９】
図４（Ｐ６）に示すように、絶縁膜２６上にアンテナ１１を形成する。アンテナ１１は、導電膜をスパッタ法や蒸着法で形成した後エッチングで所望の形状に加工する方法や、スクリーン印刷法、液滴吐出法などのエッチングを用いない方法で形成することができる。前者の方法のほうがより薄いアンテナ１１を作製することができる。アンテナ１１には銅、銀、金、アルミニウム、チタンなどが用いられる。作製方法には特段の制約はなく、スパッタリング法、スクリーン印刷法、液滴吐出法等を用いることができる。
【００５０】
アンテナ１１を形成した後、図４（Ｐ６）に示すように、素子層２１の表面を封止するための封止層１４を形成する。封止層１４は、後に記載する剥離工程において素子層の損傷を抑えるため、および抄紙工程から素子層を保護するために形成される。封止層１４には形成手段が簡便な材料を選択することが好ましい。これらの条件を全て兼ね備えた材料として、封止層１４を樹脂で形成することが好ましい。封止層１４に用いる樹脂として、例えば、熱硬化性樹脂、光硬化性樹脂（ＵＶ硬化性樹脂、可視光硬化性樹脂）の樹脂が好適であり、樹脂の材料としてはエポキシ樹脂が挙げられる。
【００５１】
封止層１４としてエポキシ樹脂を用いることにより、封止層１４表面の平坦性が向上し、後の剥離工程や抄紙工程で素子層２１の損傷を抑えることや、ほこりなどから保護することができる。
【００５２】
以上により、基板３１を用いて積層体２２の作製が完了する。なお、図中には、基板３１上にはアンテナ１１および回路部１２を１つだけ図示しているが、実際には、基板３１上には多数のアンテナ１１および回路部１２が同時に作製されている。
【００５３】
次に、積層体２２を可撓性基材１３に転置し、半導体装置１を完成させる。図５を用いて、以下の工程を説明する。
【００５４】
まず、図５（Ｐ７）に示すように、積層体２２を基板３１から分離するため、開口部４０を形成する。開口部４０は剥離層３２に達するか、剥離層３２を貫通するように形成される。開口部４０の形成方法は、ダイサーやワイヤソーなどで物理的に積層体２２を切断する方法、また、レーザービームを照射したレーザーアブレーションを用いて積層体２２を切断する方法、エッチングにより形成する方法が採用できる。このうち、レーザーアブレーションによる切断方法が、アンテナ１１や回路部１２に衝撃を与えることが他の方法よりも小さいため好ましい。
【００５５】
また、開口部４０を形成することで、積層体２２の側面が形成される（側面の構造は図３を参照されたい）。図３に示すように、積層体２２の側面は、素子層２１を製造したときに形成された絶縁膜２３〜２６の積層膜と、封止層１４とで構成されている。また、封止層１４と共に積層体２２を分割しているため、絶縁膜２３〜２６でなる積層膜の側面と封止層１４の側面とを揃うように形成することができる。
【００５６】
次に、図５（Ｐ８）に示すように、封止層１４の上面に支持基材４１を取り付ける。支持基材４１は、積層体２２を可撓性基材１３に転置するまで積層体２２を支持するための基材である。そのため、支持基材４１は積層体２２から除去することが容易な基材が選択される。例えば、支持基材４１として、通常の状態ではその接着力が強く、熱を加える、または光を照射することによりその接着力が弱くなる性質を有する基材を用いるとよい。例えば、加熱することにより接着力が弱くなる熱剥離テープや、紫外光を照射することにより接着力が弱くなるＵＶ剥離テープ等を用いるとよい。また、通常の状態で接着力が弱い弱粘性テープ等を用いることができる。
【００５７】
次に、剥離層３２の内部や、剥離層３２に接する層との界面における分子の結合力を弱める。このことにより、支持基材４１に力を加えることで、基板３１から積層体２２を分離することができる。
【００５８】
剥離層３２の内部などで、分子の結合力を弱める方法には、剥離層３２に予め分子の結合力を弱い部分が形成されるようにする方法や、剥離層３２を形成してから、分子の結合力を弱める加工をする方法がある。
【００５９】
前者の方法としては、剥離層として、金属層（Ｔｉ、Ａｌ、Ｔａ、Ｗ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄ、Ｆｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ）を形成し、その上に当該金属層の酸化物層を積層形成する。その結果、原子の結合力の弱い部分を形成することができる。
【００６０】
酸化物層は、金属層の表面を酸化させることで形成することができる。例えば、熱酸化処理、酸素プラズマ処理、オゾン水等の酸化力の強い溶液による酸化処理等を行うことで、酸化物層を形成することができる。また、酸化シリコンや酸化窒化シリコンのような酸素を含む絶縁膜を金属層の表面に形成することで、金属層の表面を酸化させることもできる。
【００６１】
また、後者の剥離層３２を形成した後に、分子の結合力を弱める方法としては、レーザービームを照射する方法が挙げられる。例えば、剥離層３２として、水素を含む非晶質シリコンを用いる。非晶質シリコンにレーザーを照射することで、含まれる水素が放出するため空隙が生じ、剥離層３２を脆弱化させることができる。
【００６２】
さらに、剥離層３２をウエットエッチングやドライエッチングを行う方法を採用することができる。この場合、剥離層３２をＷ、Ｍｏ、Ｎｂ、Ｔｉなどの金属、これらの合金や、これらの金属化合物（例えば、酸化物や窒化物）、シリコンなどで形成すればよい。また、エッチング剤としては、フッ化ハロゲンを含む気体又は液体が使用できる。例えば、三フッ化塩素（ＣｌＦ３）、三フッ化窒素（ＮＦ３）、三フッ化臭素（ＢｒＦ３）、フッ化水素（ＨＦ）がある。なお、剥離層３２をエッチング処理は、支持基材４１を取り付ける前に行う。
【００６３】
また、図５（Ｐ７）に示したように開口部４０を形成することで、封止層１４（樹脂層）が縮もうとする力が剥離層３２に加わり、剥離層３２と絶縁膜２３の界面や、剥離層３２の内部で剥離が進行させることができる。
【００６４】
シリコンウエハでなるＩＣチップは、シリコンウエハに複数の集積回路を形成し、そのシリコンウエハを分割し複数のＩＣチップ形成し、そのＩＣチップをモールド剤で封止する。一方、本発明では、積層体２２をＲＦタグごとに分割する前に封止層１４で封止している。それは、封止層１４が積層体２２を分割するときの保護層と機能させるためであり、さらに、封止層１４と共に素子層２１を分割することで、積層体２２を基板３１から剥がれるきっかけをつくるためである。このように本発明では、封止層１４と共に素子層２１を分割することがポイントの１つである。
【００６５】
積層体２２の側面の構造はこのようなプロセスが帰着したものであって、積層体２２の側面は、封止層１４と素子層２１を分割したときに形成された面であり、素子層２１の側面と封止層１４の側面とが揃うように形成される。また、開口部４０を形成した結果、積層体２２の側面はアンテナ１１や回路部１２を製造するときに形成した絶縁膜２３〜２６と封止層１４との積層膜でなる。この積層膜によりアンテナ１１および回路部１２を衝撃や水分から保護している。
【００６６】
図５（Ｐ９）に示すように、積層体２２から基板３１を分離することで、半導体装置１ごとに分割された積層体２２が形成される。次に、図５（Ｐ１０）に示すように、基板３１を剥離した積層体２２の底部（素子層２１の底部）に、可撓性基材１３を固定する。可撓性基材１３は基材フィルムと接着層との積層構造を有する。基材フィルムは樹脂材料（ポリエステル、ポリプロピレン、ポリ塩化ビニル、ポリスチレン、ポリアクリロニトリル、ポリエチレンテレフタレート、ポリアミド）でなる。接着性合成樹脂フィルムとしてはアクリル樹脂、エポキシ樹脂、酢酸ビニル樹脂、ビニル共重合樹脂、ウレタン樹脂等を用いることができる。そのうち、熱可塑性の樹脂や、硬化性の樹脂、ＵＶ光や可視光の照射により硬化する光硬化性樹脂を選択することが好ましい。
【００６７】
最後に、支持基材４１を積層体２２から剥がす。以上により、図２、図３に示す半導体装置１が完成する。図３に示すように、半導体装置１の上面は、封止層１４で保護されている。封止層１４を設けることで、底部のように可撓性基材１３で保護する必要がなくなる。そのため、半導体装置１を薄くすることが容易になる。封止層１４の厚さは少なくとも、アンテナ１１の厚さに対して２〜３割程度厚く形成する。封止層１４はアンテナ１１および回路部１２を保護するために十分な機械的強度を有するとともに、半導体装置１の上面の平滑性を確保することができる。
【００６８】
また、半導体装置１の底部は可撓性基材１３で覆われている。可撓性基材１３は、積層体２２を作製したときの基板３１を除去した面を平滑にする機能を有する。可撓性基材１３には、基材フィルムの厚さが２μｍ以上であり、可撓性基材１３全体の厚さ（基材フィルムと接着層の合計の厚さ）が２０μｍを超えない薄い基材を用いることができる。
【００６９】
なお、可撓性基材１３の基材フィルムの表面は、二酸化シリコン（シリカ）の粉末により、コーティングされていてもよい。コーティングにより、高温で高湿度の環境下においても防水性を保つことができる。また、基材フィルムの表面は、インジウム錫酸化物等の導電性材料によりコーティングされていてもよい。コーティングした材料によって、基材フィルムに電荷がたまるのを防止できるため、回路部１２を静電気から保護することができる。その表面は、炭素を主成分とする材料（例えば、ダイヤモンドライクカーボン）によりコーティングされていてもよい。コーティングにより強度が増し、半導体装置の劣化や破壊を抑制することができる。
【００７０】
また、積層体２２の側面は、積層体２２の製造時に形成された絶縁膜２３〜２６の積層膜、および封止層１４積層膜でなる。つまり、半導体装置１の表面を可撓性基材１３、絶縁膜２３〜２６および封止層１４で構成することで、半導体装置１に抄紙工程で要求される機械的強度や耐水性を確保して、半導体装置１を薄く３０μｍ以下とすることができる。本発明者らの研究では、薄膜トランジスタで構成した回路を用いて、厚さを３０μｍ以下の可撓性の半導体装置１を作製することに成功している。
【００７１】
なお、封止層１４の上面に他の可撓性基材１３を接着して、半導体装置１を機械的強度、耐水性を高めるようにすることもできる。図６にこのような構成例を示す半導体装置１の断面図を示す。図６（Ａ）に示すように、可撓性基材１３を素子層２１の底部に接着するのと同様に、封止層１４の上面に他の可撓性基材１３Ａを設ける。また、図６（Ｂ）に示すように、積層体２２の底面と上面だけでなく側面をも一対の可撓性基材１３Ｂ、１３Ｃで封止することもできる。
【００７２】
可撓性基材１３Ａ、１３Ｃ共、可撓性基材１３と同様、その厚さは、基材フィルムの厚さが２μｍ以上であり、可撓性基材１３全体の厚さ（基材フィルムと接着層の合計の厚さ）が２０μｍを超えないような薄い基材を用いることができる。このような厚さの可撓性基材を選択することで、可撓性基材を２つ用いても、半導体装置１の厚さを、５０μｍ以下、さらに薄く４０μｍ以下にすることが可能である。
【００７３】
なお、図１に示す半導体装置１は、アンテナ１１をスパイラル構造のアンテナとしたが、他の構造のアンテナを用いることもできる。例えば、図７（Ａ）に示すように、ダイポールアンテナ等の線状のアンテナ１１Ａとすることができる。また、図７（Ｂ）に示すように、直方体で平坦なアンテナ１１Ｂ（パッチアンテナ等）とすることができる。また、図７（Ｃ）に示すようにリボン状のアンテナ１１Ｃとすることもできる。アンテナの長さ、形状、大きさなどは半導体装置１の通信距離などに応じて適宜に選択される。
【００７４】
＜紙の作製方法＞
次に、図８に示す断面図を用いて、半導体装置１を紙に抄き込む方法を説明する。本実施形態の紙は、多層紙として形成され、紙層と紙層の間に半導体装置１が抄き込まれる。
【００７５】
まず、パルプを水に溶かした紙料を用意する。紙料を均一に攪拌し脱水して、湿紙５１を形成する（図８（Ａ）参照）。
【００７６】
層間強度を向上させるために、湿紙５１の一方の面に、燐酸エステル化澱粉などの澱粉やカチオン性ポリアクリルアミド等を噴霧する。その後、層間補強剤として澱粉などを噴霧した表面に、半導体装置１を並べる（図８（Ｂ）参照）。なお、図８では、１枚の紙に１つの半導体装置１を抄き込む例を示しているが、１枚の紙に複数の半導体装置１を抄き込むこともできる。
【００７７】
別に用意した湿紙５２を湿紙５１にのせて、湿紙５１と湿紙５２をプレスして、湿紙５１と湿紙５２を抄き合わせる。半導体装置１が湿紙５１、５２になじむように、半導体装置１の表面を親水性とすることが望ましい。そのため、例えば、封止層１４の表面をプラズマ処理、コロナ処理などを施して、親水性に改質する、また親水性を高めるようにすることが好ましい。封止層１４の表面を処理するタイミングは、積層体２２を分割する前でも、分割した後のいずれでもよい。
【００７８】
湿紙５１と湿紙５２をプレスした後、乾燥することで、紙層５３と紙層５４の間に半導体装置１が抄き込まれた紙２が形成される。なお、半導体装置１のアンテナ１１や回路部１２の導電層が反射率の高い材料で形成されるため、紙２の色が白かったり、薄かったりする場合は、抄き込まれた半導体装置１が目立つおそれがある。半導体装置１が目立たないようにするため、アンテナ１１や導電層の表面に凹凸を形成する。表面に生じた凹凸により、アンテナ１１や導電層の表面で光が乱反射されて、表面が白濁したように見えることから、半導体装置１を目立たなくする効果が期待される。例えば、アルミニウムは加熱することで表面に凹凸を生じる。
【００７９】
なお、図８では紙２は２層の多層紙としたが、３層以上の多層紙としてもよい。半導体装置１を紙に抄き込む方法は、多層に抄紙する方法が好適である。それは、半導体装置１を抄き込む位置の制御が容易であるからである。例えば、特許文献２のように半導体装置１を水に溶かした紙原料中に沈める方法では、厚さ方向の位置を制御することが難しく、厚さ方向の位置を制御するために半導体装置１の比重と紙秤量を均衡させる必要があり、様々な種類の紙にＲＦタグを抄き込むことは難しくなる。一方、多層抄紙であれば、厚さ方向の位置制御について問題が無い。
【００８０】
＜半導体装置１の回路構成例１＞
次に、半導体装置１の回路構成例について説明する。図９に、半導体装置１のブロック回路図を示す。
【００８１】
図９の半導体装置１の仕様は、国際標準規格のＩＳＯ１５６９３に準拠し、近傍型で、交信信号周波数は１３．５６ＭＨｚである。また、受信はデータ読み出し命令のみ対応し、送信のデータ伝送レートは約１３ｋＨｚであり、データ符号化形式はマンチェスタコードを用いている。
【００８２】
半導体装置１の回路部１２は、大別して、電源部６０、信号処理部６１から構成される。電源部６０は、整流回路６２と保持容量６３を有する。整流回路６２は、アンテナ１１で受信された搬送波を整流し、直流電圧を生成する。保持容量６３は、整流回路６２で生成された直流電圧を平滑化する。電源部６０において生成された直流電圧は電源電圧として、信号処理部６１の各回路に供給される。
【００８３】
信号処理部６１は、復調回路６４、クロック生成／補正回路６５、認識／判定回路６６と、メモリコントローラ６７、マスクＲＯＭ６８、符号化回路６９、および変調回路７０を有する。
【００８４】
復調回路６４はアンテナ１１で受信した信号を復調する回路である。復調回路６４で復調された受信信号はクロック生成／補正回路６５と認識／判定回路６６に入力される。
【００８５】
クロック生成／補正回路６５は信号処理部６１の動作に必要なクロック信号を生成し、さらにそれを補正する機能を有する。例えば、クロック生成／補正回路６５は、電圧制御発振回路（以下ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）回路）を有し、ＶＣＯ回路の出力を帰還信号にして、供給される信号との位相比較し、入力される信号と帰還信号が一定の位相になるよう負帰還により出力信号の調整を行う。
【００８６】
認識／判定回路６６は、命令コードを認識し判定する。認識／判定回路６６が認識し、判定する命令コードは、フレーム終了信号（ＥＯＦ、ｅｎｄ  ｏｆ  ｆｒａｍｅ）、フレーム開始信号（ＳＯＦ、ｓｔａｒｔ  ｏｆ  ｆｒａｍｅ）、フラグ、コマンドコード、マスク長（ｍａｓｋ  ｌｅｎｇｔｈ）、マスク値（ｍａｓｋ  ｖａｌｕｅ）等である。また、認識／判定回路６６は、送信エラーを識別する巡回冗長検査（ＣＲＣ、ｃｙｃｌｉｃ  ｒｅｄｕｎｄａｎｃｙ  ｃｈｅｃｋ）機能も含む。
【００８７】
メモリコントローラ６７は、認識／判定回路６６で処理された信号を基に、マスクＲＯＭ６８からデータを読み出す。また、マスクＲＯＭ６８は、ＩＤなどが記憶されている。マスクＲＯＭ６８を搭載することで、複製や改ざんが不可能な読み取り専用の半導体装置１として構成される。このような読み取り専用の半導体装置１を紙に抄き込むことで、偽造防止効果がある紙を提供することができる。
【００８８】
符号化回路６９はメモリコントローラ６７がマスクＲＯＭ６８から読み出したデータを符号化する。符号化されたデータは変調回路７０で変調される。変調回路７０で変調されたデータはアンテナ１１から搬送波として送信される。
【００８９】
＜半導体装置１の回路構成例２＞
半導体装置１の別の回路構成例について説明する。ここでは、半導体装置１に暗号処理機能を備えた半導体装置１の回路構成例を示す。図１０は、半導体装置１のブロック回路図である。
【００９０】
半導体装置１は、アンテナ１１と回路部１２を有する。この回路部１２は演算回路８０とアナログ部８１に大別される。演算回路８０は、ＣＰＵ８２、ＲＯＭ８３、ＲＡＭ８４、およびコントローラ８５を有する。また、コントローラ８５は、ＣＰＵインターフェース（以下、「ＣＰＵＩＦ」と記す。）７６、制御レジスタ７７、コード抽出回路７８、および符号化回路７９を有する。
【００９１】
アナログ部８１は、アンテナ１１、共振回路８８、電源回路８９、リセット回路９０、クロック生成回路９１、復調回路９２、変調回路９３、および電源管理回路９４を有する。
【００９２】
受信信号９６はアンテナ１１で受信された後、復調回路９２により復調される。また、送信信号９７は変調回路９３により変調された後、アンテナ１１より送信される。
【００９３】
通信信号により形成される磁界中に半導体装置１を置くと、アンテナ１１と共振回路８８により、誘導起電力を生じる。誘導起電力は、電源回路８９のコンデンサにより保持され、またコンデンサによって誘導起電力の電位が安定化されて、回路部１２の各回路に電源電圧として供給される。
【００９４】
リセット回路９０は、半導体装置１全体の初期リセット信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。
【００９５】
クロック生成回路９１は、電源管理回路９４より生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。復調回路９２は、ＡＳＫ方式の受信信号９６の振幅の変動から、”０”又は”１”を表す受信データ９８を検出する。復調回路９２は、例えばローパスフィルターで構成することができる。
【００９６】
変調回路９３は送信データ９９を変調する回路である。変調回路９３は、送信データ９９の振幅を変動させて送信データ９９をＡＳＫ方式の送信信号とする。例えば、送信データ９９が”０”の場合、共振回路８８の共振点を変化させ振幅を変化させる。
【００９７】
電源管理回路９４は、電源回路８９より演算回路８０に供給される電源電圧または演算回路８０における消費電流を監視し、クロック生成回路９１において、クロック信号の周波数とデューティー比を変更するための制御信号を生成する。
【００９８】
次に、半導体装置１の動作を説明することで、演算回路８０の構成を説明する。
【００９９】
リーダ／ライタから暗号文データ９６ａが含む受信信号９６が送信される。アンテナ１１で受信された受信信号９６は、復調回路９２で復調された後、コード抽出回路７８で制御コマンドや暗号文のデータなどに分解され、制御レジスタ７７に格納される。制御コマンドとは、半導体装置１の応答を指定するデータであり、例えば、固有ＩＤ番号の送信、動作停止、暗号解読などを指定する。ここでは、制御コマンドが暗号解読のコマンドであるとする。
【０１００】
続いて、演算回路８０において、ＣＰＵ８２が、ＲＯＭ８３に格納された暗号解読プログラムにしたがって、ＲＯＭ８３に予め格納された秘密鍵８３ａを用いて暗号文を解読（復号）する。復号された暗号文（復号文）は、制御レジスタ７７に格納される。この際、データ格納領域としてＲＡＭ８４が用いられる。ＣＰＵ８２は、ＣＰＵＩＦ７６を介してＲＯＭ８３、ＲＡＭ８４、制御レジスタ７７にアクセスする。ＣＰＵＩＦ７６は、ＣＰＵ８２が要求するアドレスより、ＲＯＭ８３、ＲＡＭ８４、制御レジスタ７７のいずれかに対するアクセス信号を生成する機能を有している。
【０１０１】
最後に、符号化回路７９において、復号文から送信データ９９を生成し、送信データ９９を変調回路９３で変調し、アンテナ１１から復号文データ９７ａを含んだ送信信号９７をリーダ／ライタに送信する。
【０１０２】
演算回路８０の演算方式として、ソフトウェア的に処理する方式について説明したが、目的に応じて最適な演算方式を選び、当該方式に基づいて演算回路８０を構成することができる。例えば、演算方式として、他にも、演算をハードウェア的に処理する方式と、ハードウェアおよびソフトウェアを併用して処理する方式と、が考えられる。
【０１０３】
ソフトウェア的に処理する方式では、図１０に示すようにＣＰＵと大規模メモリとで演算回路を構成し、プログラムをＣＰＵで実行する方式である。ハードウェア的に処理する方式では、専用回路で演算回路を構成すればよい。ハードウェア的な処理とソフトウェア的な処理を併用する方式では、専用回路と、ＣＰＵと、メモリとで演算回路を構成し、専用回路で演算処理の一部分を行い、残りの演算処理はＣＰＵでプログラムを実行することにより行えばよい。
【０１０４】
図１０の半導体装置１は送受信データを暗号化することで、第三者へのデータ漏洩の防止効果が高めることができる。また、ＣＰＵを備えていることで、例えば、ＣＰＵで実行するプログラムを変えることで、半導体装置１を多機能化することができる。
【０１０５】
＜半導体装置を抄き込んだ紙の使用例＞
本発明の半導体装置を抄き込んだ紙はあらゆる紙媒体に使用できる。特に、本発明の紙は、紙からＲＦタグを取り出そうとすると、紙にその痕跡が残るという特徴をいかして、偽造防止が要求されるあらゆる紙媒体に使用することができる。例えば、紙幣、戸籍謄本、住民票、パスポート、免許証、身分証、会員証、鑑定書、診察券、定期券、手形、小切手、貨物引換証、船貨証券、倉庫証券、株券、債券、商品券、チケット、抵当証券などである。
【０１０６】
また、本発明の実施により、上白紙、インクジェット印刷用紙なども偽造防止用の紙として機能させることができる。例えば、契約書、仕様書などの各種の極秘情報を記載した書類に本発明の紙を適用することができる。
【０１０７】
また、本発明の実施により、紙媒体上で視覚的に示される情報以上の多くの情報を紙媒体に持たせることができるため、本発明の紙を商品ラベルなどに適用することで、商品の管理の電子システム化や、商品の盗難の防止を実現することができる。以下、図１１を用いて、本発明に係る紙の使用例を説明する。
【０１０８】
図１１（Ａ）は、本発明の半導体装置１を抄き込んだ紙を使用した無記名債券１１１の一例である。  無記名債券１１１には、切手、切符、入場券等のチケット、商品券、図書券、文具券、ビール券、おこめ券、各種ギフト券、各種サービス券等が含まれるが、勿論これらに限定されるものではない。また、図１１（Ｂ）は、本発明に係る半導体装置１を抄き込んだ紙を使用した証書類１１２（例えば、住民票、戸籍謄本）の一例である。
【０１０９】
図１１（Ｃ）は、本発明の紙をラベルに適用した一例である。ラベル台紙（セパレート紙）１１３上に、半導体装置１が抄き込まれた紙でラベル（ＩＤシール）１１４が形成されている。ラベル１１４は、ボックス１１５内に収納されている。ラベル１１４上には、その商品や役務に関する情報（商品名、ブランド、商標、商標権者、販売者、製造者等）が印刷されている。さらに、半導体装置１には、その商品（又は商品の種類）固有のＩＤナンバーが記憶されているため、偽造や、商標権、特許権等の知的財産権侵害、不正競争等の不法行為を容易に把握することができる。半導体装置１には、商品の容器やラベルに明記しきれない多大な情報、例えば、商品の産地、販売地、品質、原材料、効能、用途、数量、形状、価格、生産方法、使用方法、生産時期、使用時期、賞味期限、取扱説明、商品に関する知的財産情報等を入力しておくことができる。そのため、取引者や消費者は、簡易なリーダによって、それらの情報にアクセスすることができる。また、生産者側からは容易に書換え、消去等も可能であるが、取引者、消費者側からは書換え、消去等ができない仕組みになっている。
【０１１０】
図１１（Ｄ）は、半導体装置１を抄き込んだ紙でなるタグ１１６を示している。半導体装置１を抄き込んだ紙でタグを作製することで、プラスチックの筐体を使用した従来のＩＤタグよりも安価に製造することができる。また、紙を用いた製品であれば、本発明の紙を用いることで、製品とＩＤタグとを一体にすることができる。そのような例を図１１（Ｅ）に示す。図１１（Ｅ）は、本発明の紙を表紙に用いた書籍１１７であり、表紙に半導体装置１が抄き込まれている。
【０１１１】
本発明の紙を用いたラベル１１４やタグ１１６を商品に取り付けておくことで、また本発明の紙で製品を製造することで、商品管理が容易になる。例えば、商品が盗難された場合に、商品の経路を辿ることによって、その犯人を迅速に把握することができる。このように、本発明の紙をＩＤタグとして用いることで、ＲＦタグを備えることにより、商品の原材料や産地、製造や加工、流通、販売などに至るまでの履歴管理や、追跡照会を可能にする。すなわち、商品のトレーサビリティを可能にする。また、本発明により、商品のトレーサビリティ管理システムを従来よりも低コストで導入をすることを可能する。
【実施例１】
【０１１２】
本実施例では、半導体装置を２層の紙に抄き込んだ紙を作製した。本実施例では、半導体装置の厚さ、紙の厚さを変えて３種類の紙を抄いた。３種類の紙を紙Ａ、紙Ｂ、紙Ｃということとする。図１２を用いて、本実施例の多層紙の作製方法を説明する。
【０１１３】
＜紙Ａの作製＞
下層の紙層、上層の紙層共に坪量が２８ｇ／ｍ２になるように湿紙１２５、１２６を用意した。下層の湿紙１２５の上面に酢酸エステル化澱粉を散布した後、下層の湿紙１２５の上面に厚さ５０μｍの半導体装置１を置き、上層の湿紙１２６を下層の湿紙１２５と重ねた。重ねた湿紙１２５と湿紙１２６をプレス機のステージ（スチール製）１２８にのせた。湿紙１２６の上面に濾紙１２７を置いた状態で、プレス機のステージ１２８とプレス板（スチール製）１２９で湿紙１２５と湿紙１２６を挟み、プレスした（図１２（Ａ）参照）。プレス時間は２分、圧力は２０．６ｋＰａとした。プレスされた湿紙１２５、１２６を乾燥機で１００℃の温度で１００秒間乾燥させて、紙層１３０と紙層１３１でなる多層紙１３２を作製した（図１２（Ｂ）参照）。
【０１１４】
紙Ａは、半導体装置１を含まない部分の厚さがｔ１が１００μｍであり、半導体装置１を含む部分の厚さｔ２が１２５μｍであった。厚さｔ２とｔ１の差分は２５μｍである。紙Ａでは、濾紙１２７を置かなかった紙層１３０の表面は半導体装置１による凹凸が生じることなく、平坦な面に形成された。他方の紙層１３１の表面は、半導体装置１の部分で凹凸が指先で若干感じられる程度で、平滑性が高い面に形成された。
【０１１５】
＜紙Ｂの作製＞
紙の坪量を３０ｇ／ｍ２とし、半導体装置１の厚さを２６μｍとした。他は、紙Ａと同様の条件で紙１３２を抄いた。紙Ｂも、紙Ａと同様に、濾紙１２７を置かなかった紙層１３０の表面は半導体装置１の凹凸は現れていなく、平坦であり、他方の紙層１３１の表面は半導体装置１の凹凸が指先で若干感じられる程度の高い平滑性の面に形成された。
【０１１６】
坪量が紙Ａよりも大きいため、紙Ｂの方が厚い紙が漉かれた。紙Ｂは、半導体装置１を含まない部分の厚さｔ１が１１０μｍであり、半導体装置１を含む部分の厚さｔ２が１２９μｍであり、厚さｔ２とｔ１の差分は１９μｍである。半導体装置１の厚さは紙Ａよりも薄く、紙の厚さも厚いため、厚さｔ２とｔ１の差分は紙Ａよりも小さくすることができた。
【０１１７】
＜紙Ｃの作製＞
紙Ｃは比較例であり、半導体装置１の厚さが１３５μｍである他は、紙Ａと同じ条件で紙を形成した。紙Ｃは、半導体装置１を含まない部分の厚さｔ１が１００μｍであり、半導体装置１を含む部分の厚さｔ２が２１０μｍであり、厚さｔ２とｔ１の差分は１１０μｍである。紙Ｃの場合は、紙層１３０、１３１の各々の厚さ（約５０μｍ）よりも厚い半導体装置１を抄き込んだため、半導体装置１の厚さと同程度のでっぱりが生じたが、濾紙１２７を置かなかった紙層１３０の表面は半導体装置１による凹凸は現れていなかった。
【０１１８】
紙Ａ〜Ｃを抄いた結果、以下の知見（１）〜（３）が得られた。
【０１１９】
（１）プレス工程で、貼り合わせた２層の湿紙の一方の面をスチールのような、変形を生じない剛体で直接押圧し、他方の面を柔らかい変形可能な物体（本実施例では濾紙）を介して同様な剛体で押圧することにより、剛体で直接押圧された面にＲＦタグによる凹凸を生じさせないことができる。なお、柔らかい変形可能な物体とは、湿紙をプレスしたときに、湿紙表面に現れるＲＦタグの凹凸に合わせて変形できればよい。
【０１２０】
本発明を実施するときに、湿紙の一方の面は、プレス工程で変形を生じない物体（剛体）を接触させ、他方の面に変形可能な物体を接触させながら、一対の平板やローラ対などで湿紙をプレスすればよい。変形可能な物体は平板やローラの１つに固定されていてもされていなくともよい。
【０１２１】
（２）２層の多層抄き合わせ紙の場合、紙Ａ、紙Ｂのように、抄かれた紙の厚さｔ１の１／２程度の厚さ、すなわち紙層の１層程度の厚さと同程度か、それよりも薄いＲＦタグを抄き込むことで、他方の面（柔らかい材料を介してプレスした面）に現れる凹凸を、極小さなものとすることができる。この面の若干の凹凸が問題になる場合は、この面上に少なくとも１層、紙層を重ねることで、凹凸を無くすことができる。
【０１２２】
（３）本実施例により、紙の厚さが１３０μｍ以下の薄い多層抄き合わせ紙に、表面の平滑性を損なうことなく、ＲＦタグを抄き込むことができることが分かった。紙Ｂのように１１０μｍ以下まで紙の厚さを薄くすることができた。また、紙Ａのように厚さ１００μｍの薄い多層抄き合わせ紙を製造することが可能であることが分かった。
【実施例２】
【０１２３】
本実施例では、厚さ３０μｍ以下の半導体装置３０１の作製方法を説明する。図１３は、本実施例の半導体装置３０１の概略の断面図である。なお、本実施例の半導体装置３０１の上面構造は図１（Ｃ）の半導体装置１と同様であり、半導体装置３０１は、アンテナ３１１と回路部３１２とで構成される。なお、図１３では断面構造の一例として、回路部３１２として、ｐチャネル型ＴＦＴ、ｎチャネル型ＴＦＴ、コンデンサおよびアンテナ３１１との接続部のみ図示している。
【０１２４】
素子層３２１には、ＴＦＴなどの電子素子でなる回路が集積された回路部３１２と、アンテナ３１１とが積層されている。素子層３２１の側面は、後述する素子層３２１を作製するときに成膜された絶縁膜の積層膜でなる。また、素子層３２１の底部には、可撓性基材３１３が接着されている。可撓性基材３１３は、接着層３１３ａと基材フィルム３１３ｂとの積層構造であり、接着層３１３ａにより基材フィルム３１３ｂが素子層３２１に接着されている。素子層３２１の上面は、封止層３１４で封止されている。可撓性基材３１３上には、素子層３２１と封止層３１４でなる積層体３２２が設けられている。
【０１２５】
以下、図１３〜図２０に示す断面図（Ｐ３１〜Ｐ４１）を用いて、半導体装置３０１の製造方法を説明する。
【０１２６】
積層体３２２を形成するため、ガラス基板４００を用意する。まず、ガラス基板４００上に剥離層を形成する。ガラス基板４００上に、プラズマＣＶＤ装置により、原料ガスにＳｉＨ４、Ｎ２Ｏを用いて酸化窒化シリコン膜４０１を厚さ１００ｎｍ形成する。厚さ３０ｎｍのタングステン膜４０２をスパッタリング装置で成膜する。厚さ２００ｎｍの酸化シリコン膜４０３をスパッタリング装置で成膜する（図１４（Ｐ２１）参照）。
【０１２７】
酸化シリコン膜４０３を成膜することで、タングステン膜４０２の表面が酸化され、タングステン膜４０２の表面に、タングステンと分子の結合力が弱いタングステン酸化物が形成されるため、このような結合力が弱い部分を利用して、積層体３２２をガラス基板４００から分離する。タングステン膜４０２はガラス基板４００への密着性が悪いため、積層体３２２を製造している間、タングステン膜４０２の密着性を維持するため、酸化窒化シリコン膜４０１を成膜している。なお、酸化シリコン膜４０３はＣＶＤ装置で成膜することもできる。
【０１２８】
図１４（Ｐ２２）に示すように、酸化シリコン膜４０３上に２層の絶縁膜を形成する。１層目に、プラズマＣＶＤ装置により原料ガスにＳｉＨ４、Ｎ２Ｏ、ＮＨ３、Ｈ２を用いて酸化窒化シリコン膜４０４を厚さ５０ｎｍ形成する。酸化窒化シリコン膜４０４は窒素の組成比が４０％以上となるようにしてバリア性を高めた。２層目に、プラズマＣＶＤ装置によりＳｉＨ４、Ｎ２Ｏを原料ガスに用いて、酸化窒化シリコン膜４０５（を厚さ１００ｎｍ成膜する。酸化窒化シリコン膜４０５の表面には結晶性シリコンでなるＴＦＴなどの半導体層が密接せるため、酸化窒化シリコン膜４０５は窒素の組成比は０．５％以下とし、半導体層と界面準位が発生しないようにする。
【０１２９】
酸化窒化シリコン膜４０５の表面に、プラズマＣＶＤ装置により、原料ガスにＳｉＨ４およびＨ２を用い、厚さ６６ｎｍの非晶質シリコン膜を形成する。非晶質シリコン膜にＹＶＯ４レーザーの第２高調波（波長５３２ｎｍ）を照射し、結晶化させ、結晶性シリコン膜４０６を形成する（図１４（Ｐ２３）参照）。
【０１３０】
結晶性シリコン膜４０６を形成した後、イオンドーピング装置において、ドーピングガスに水素で希釈したジボラン（Ｂ２Ｈ６）を用い、ボロンを結晶性シリコン膜４０６の全体に添加する。非晶質シリコンを結晶化した結晶性シリコンは不対結合手を有するため、理想的な真性シリコンではなく、弱いｎ型の導電性を示す。そのため、ｐ型不純物を微量添加することにより、結晶性シリコン膜４０６が真性シリコンとなるようにする効果がある。この工程は必要に応じて行えばよい。
【０１３１】
フォトリソグラフィ工程によりレジストを結晶性シリコン膜４０６上に形成し、レジストをマスクにして、ＳＦ６、Ｏ２ガスにより結晶性シリコン膜４０６をエッチングすることで、図１４（Ｐ２４）に示すように、所定の形状の半導体層４０７〜４０９を形成する。半導体層４０７、４０８は、それぞれ、ＴＦＴのチャネル形成領域、ソース領域およびドレイン領域が形成される半導体層である。半導体層４０９はＭＩＳ型コンデンサの電極を構成する。
【０１３２】
ｎチャネル型ＴＦＴのしきい値電圧が負の電圧にならないようするため、図１５（Ｐ２５）に示すように、フォトリソグラフィ工程によりレジストＲ３１を形成する。レジストＲ３１をマスクにして、ｎチャネル型ＴＦＴの半導体層４０８にボロンを微量添加する。ドーピングが終了したらレジストＲ３１を除去する。
【０１３３】
図１５（Ｐ２６）に示すように、ガラス基板４００全体に、プラズマＣＶＤ装置により原料ガスＳｉＨ４、Ｎ２Ｏを用い厚さ２０ｎｍの酸化窒化シリコン膜４１０を形成する。酸化窒化シリコン膜４１０はＴＦＴのゲート絶縁膜、コンデンサの誘電体となる。
【０１３４】
フォトリソグラフィ工程によりレジストＲ３２を形成する。ドーピングガスに水素で希釈したホスフィン（ＰＨ３）を用いて、イオンドーピング装置によりコンデンサの半導体層４０９にリンをドーピングし、半導体層４０９全体にｎ型不純物領域４１２を形成する（図１５（Ｐ２７）参照）。ドーピング工程が終了したら、レジストＲ３２を除去する。
【０１３５】
次に、酸化窒化シリコン膜４１０上に、ＴＦＴのゲート電極などを構成する導電層を形成する（図１５（Ｐ２８）参照）。厚さ３０ｎｍのタンタル窒化物膜と、厚さ３７０ｎｍのタングステン（Ｗ）膜の積層膜を形成する。タンタル窒化物膜、タングステン膜はそれぞれスパッタリング装置で成膜する。フォトリソグラフィ工程によりレジストを形成し、エッチング装置により、上記の積層膜をエッチングして、第１導電層４１３〜４１５を形成する。第１導電層４１３、４１４は、ＴＦＴのゲート電極またはゲート配線を構成し、第１導電層４１５はコンデンサの一方の電極を構成する。
【０１３６】
エッチング装置に誘導結合型プラズマエッチング装置を用いる。エッチング剤としては、はじめにタングステンをエッチングするためＣｌ２、ＳＦ６、Ｏ２の混合ガスを用い、つぎに、処理室に導入するエッチング剤をＣｌ２ガスのみに変更し、タンタル窒化物をエッチングする。
【０１３７】
図１６（Ｐ２９）に示すように、フォトリソグラフィ工程によりレジストＲ３３を形成する。水素で希釈したホスフィン（ＰＨ３）をドーピングガスに用い、イオンドーピング装置により半導体層４０８と４０９にリンを添加する。第１導電層４１４がマスクとなり半導体層４０８にｎ型低濃度不純物領域４１６、４１７が自己整合的に形成される。同様に、第１導電層４１５がマスクとなり半導体層４０９にｎ型低濃度不純物領域４１８、４１９が自己整合的に形成される。この工程は、ｎチャネル型ＴＦＴにＬＤＤ領域を形成するための工程である。ｎ型低濃度不純物領域４１６、４１７のｎ型不純物が、１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３以下の範囲で含まれるようにする。
【０１３８】
図１６（Ｐ３０）に示すように、フォトリソグラフィ工程によりレジストＲ３４を形成する。ドーピングガスに水素で希釈したジボラン（Ｂ２Ｈ６）を用いて、ドーピング装置においてｐチャネル型ＴＦＴの半導体層４０７にボロンを添加する。第１導電層４１３がマスクとなり半導体層４０７にｐ型高濃度不純物領域４０７ａ、４０７ｂが自己整合的に形成される。また第１導電層４１３で覆われている領域がチャネル形成領域４０７ｃとして自己整合的に形成される。ドーピングが終了したらレジストＲ３４を除去する。
【０１３９】
図１６（Ｐ３１）に示すように、第１導電層４１３〜４１５の周囲に絶縁層４２３〜４２５を形成する（図１６参照）。絶縁層４２３〜４２５はサイドウォール、側壁と呼ばれるものである。まず、原料ガスにＳｉＨ４、Ｎ２Ｏを用いて、プラズマＣＶＤ装置により酸化窒化シリコン膜を１００ｎｍの厚さに形成する。次に、原料ガスにＳｉＨ４、Ｎ２Ｏを用いて、ＬＰＣＶＤ装置により酸化シリコン膜を２００ｎｍの厚さに形成する。フォトリソグラフィ工程によりレジストを形成する。このレジストを用いて、まず、上層の酸化シリコン膜をバッファードフッ酸でウエットエッチング処理する。次に、レジストを除去し、下層の酸化窒化シリコン膜ドライエッチング処理をすることで、絶縁層４２３〜４２５が形成される。この一連の工程で、酸化窒化シリコン膜４１０もエッチングされ、第１導電層４１３〜４１５と絶縁層４２３〜４２５の下部のみ残る。
【０１４０】
図１７（Ｐ３２）に示すように、フォトリソグラフィ工程によりレジストＲ３５を形成する。イオンドーピング装置を使用し、ドーピングガスに水素で希釈したホスフィン（ＰＨ３）を用いて、ｎチャネル型ＴＦＴの半導体層４０８とコンデンサの半導体層４０９にｎ型不純物を添加し、ｎ型高濃度不純物領域を形成する。半導体層４０８は、第１導電層４１４、絶縁層４２４がマスクとなり、ｎ型高濃度不純物領域４０８ａ、４０８ｂが自己整合的に形成され、第１導電層４１４と重なる領域がチャネル形成領域４０８ｃとして自己整合的に確定する。また、ｎ型低濃度不純物領域４１６、４１７において絶縁層４２４と重なる領域は、そのままｎ型低濃度不純物領域４０８ｅ、４０８ｄとして確定する。
【０１４１】
半導体層４０９も半導体層４０８と同様、ｎ型高濃度不純物領域４０９ａ、４０９ｂ、チャネル形成領域４０９ｃ、ｎ型低濃度不純物領域４０９ｅ、４０９ｄが形成される。
【０１４２】
レジストＲ３５を除去し、図１７（Ｐ３３）に示すように、プラズマＣＶＤ装置により酸化窒化シリコン膜４２６を５０ｎｍの厚さに形成する。酸化窒化シリコン膜４２６の原料ガスには、ＳｉＨ４、Ｎ２Ｏを用いる。酸化窒化シリコン膜４２６を成膜した後、窒素雰囲気中で５５０℃の加熱処理を行い、半導体層４０７〜４０９に添加したｎ型不純物およびｐ型不純物を活性化する。このとき、酸化窒化シリコン膜４２６に含まれる水素により、半導体層４０７〜４０９の未結合手が終端化される。
【０１４３】
図１７（Ｐ３４）に示すように、２層構造の酸化窒化シリコン膜４２７を成膜する。下層は、プラズマＣＶＤ装置により原料ガスにＳｉＨ４、Ｎ２Ｏを用いて１００ｎｍの厚さに形成する。上層はプラズマＣＶＤ装置により原料ガスにＳｉＨ４、Ｎ２Ｏ、ＮＨ３、Ｈ２を用いて、６００ｎｍの厚さに形成する。
【０１４４】
フォトリソグラフィ工程とドライエッチング工程により、酸化窒化シリコン膜４２７および酸化窒化シリコン膜４２６にコンタクトホールを形成する。次に、酸化窒化シリコン膜４２７上に４層構造の導電膜を形成する。下から、厚さ６０ｎｍのチタン（Ｔｉ）、４０ｎｍのチタン窒化物、５００ｎｍの純アルミニウム、１００ｎｍのチタン窒化物の順に積層する。それぞれの層はスパッタリング装置で成膜する。フォトリソグラフィ工程とドライエッチング工程により導電膜を所定の形状に加工し、図１７（Ｐ３４）に示すように、第２導電層４２８〜４３３を形成する。
【０１４５】
第２導電層４３２によりｎ型高濃度不純物領域４０９ａと４０９ｂが接続されている。チャネル形成領域４０９ｃ、酸化窒化シリコン膜４１０、第１導電層４１４でなる積層構造のＭＩＳ型コンデンサが形成される。第２導電層４３３はアンテナ３１１が接続される端子を構成する。
【０１４６】
図１８（Ｐ３５）に示すように、ポリイミド４３５を形成する。ここでは、感光性ポリイミドを用いる。スピナーを用いて１．５μｍの厚さでポリイミドを塗布する。フォトリソグラフィ工程を用いて、ポリイミドを露光し、現像することでコンタクトホールが形成されたポリイミド４３５が形成される。現像後、ポリイミドを焼成する。
【０１４７】
ポリイミド４３５上に厚さ１００ｎｍのチタン膜をスパッタリング装置で成膜する。フォトリソグラフィ工程とエッチング工程により、チタン膜を所定の形状に加工し、図１８（Ｐ３５）に示すように第３導電層４３６を形成する。第３導電層４３６を構成する導電膜として、厚さ１００ｎｍのＴｉをスパッタリング装置で成膜する。第３導電層４３６はアンテナ３１１を回路部３１２の端子（第２導電層４３３）と接続するためのアンテナのバンプである。以上の工程により、回路部３１２が形成される。
【０１４８】
図１８（Ｐ３６）に示すように、ポリイミド４３７を形成する。ここでは、ポリイミド４３５と同様、感光性ポリイミドを用い、同様の方法で、開口部が形成されたポリイミド４３７を形成する。開口部はアンテナ３１１を形成する領域に形成される。
【０１４９】
図１８（Ｐ３６）に示すように、アンテナ３１１を形成する。蒸着装置により、メタルマスクを用いてアルミニウムを厚さ５μｍ蒸着し、所定の形状のアンテナ３１１を形成する。以上により、ガラス基板４００上に素子層３２１が形成される。
【０１５０】
次に、素子層３２１の表面を封止する封止層３１４を形成する。封止層３１４は、印刷法で熱硬化性のエポキシ樹脂を厚さ１５μｍ程度塗布し、焼成することにより形成する。以上により、積層体３２２が作製される。次に、積層体３２２を半導体装置３０１ごとに分割し、分割された積層体３２２を別の可撓性基材３１３に転置する。
【０１５１】
図１９（Ｐ３７）に示すようにレーザー光を照射することにより、封止層３１４と共に素子層３２１に積層された絶縁膜を除去し、タングステン膜４０２に達する開口部４３９を形成し、半導体装置３０１ごとに積層体３２２を分割する。この工程で、積層体３２２の側面は、封止層３１４と素子層３２１に含まれる絶縁膜の積層膜とでなり、封止層３１４と絶縁膜でなる絶縁膜の積層膜とが揃った面とすることができる。なお、開口部４３９をガラス基板４００まで達するように形成したが、開口部４３９の深さはタングステン膜４０２に少なくとも達すればよい。
【０１５２】
次に、図１９（Ｐ３８）に示すように封止層３１４にＵＶ光を照射することで接着力が弱くなるＵＶ剥離テープ４４０を固定する。なお、積層体３２２は、開口部４３９を形成したこときっかけで、開口部４３９の端部でタングステン膜４０２とその表面に形成されたタングステン酸化物の界面から剥がれはじめる。これは、封止層３１４に樹脂（エポキシ樹脂）を用いたため、開口部４３９を形成することで封止層３１４が若干収縮するため力が加わり、結合力が弱いタングステン膜４０２が剥離すると考えられる。さらに、ＵＶ剥離テープ４４０に力を加えて、ガラス基板４００から、積層体３２２を剥がす（図２０（Ｐ３９）参照）。
【０１５３】
図２０（Ｐ４０）に示すように、タングステン膜４０２を剥した積層体３２２の底部（酸化シリコン膜４０３の下面）に可撓性基材３１３を接着する。可撓性基材３１３には、接着層３１３ａが厚さ２μｍの熱硬化のエポキシ樹脂でなり、基材フィルム３１３ｂがＰＥＴでなる基材を用いる。
【０１５４】
可撓性基材３１３を接着した後、ＵＶ剥離テープ４４０にＵＶ光を照射して、ＵＶ剥離テープ４４０を封止層３１４から剥離する。以上により、図１３（Ｐ４１）に示す、半導体装置３０１が完成する。
【０１５５】
本実施例の半導体装置３０１の厚さは次の通りである。可撓性基材３１３の厚さが６μｍであり、素子層３２１のうち、回路部３１２が形成されている部分（酸化シリコン４０３の下面からからポリイミド４３５の上面まで）の厚さは３μｍ程度である。また、アンテナ３１１の厚さが５μｍ、アンテナ３１１を封止している封止層３１４の厚さが１５μｍ程度である。このように、本実施例により、半導体装置３０１の厚さを３０μｍ以下、２５μｍ程度まで薄くすることが可能になる。本実施例では、封止層３１４の厚さが１５μｍであるが、アンテナ３１１の厚さ５μｍの２割から３割ほど厚くなる程度の厚さ（６μｍ以上６．５μｍ以内）に、封止層３１４を薄くすることも可能である。
【図面の簡単な説明】
【０１５６】
【図１】半導体装置が抄き込まれた本発明の紙を説明する図
【図２】本発明の紙に抄き込まれる半導体装置の模式的な断面図
【図３】同半導体装置の外観構造を説明する図
【図４】同半導体装置の作製方法を説明するための断面図
【図５】同半導体装置の作製方法を説明するための断面図
【図６】本発明の紙に抄き込まれる半導体装置の他の構成例を示す断面図
【図７】アンテナの構成例を示す図
【図８】半導体装置を紙に抄き込む方法を説明するための断面図
【図９】本発明の紙に抄き込まれる半導体装置のブロック回路図
【図１０】暗号処理機能を備えた同半導体装置のブロック回路図
【図１１】本発明の紙の使用例を説明する図
【図１２】実施例１の多層紙の作製方法を説明する断面図
【図１３】本発明の紙に抄き込まれる半導体装置の断面構造の一例を示す図（実施例２）
【図１４】同半導体装置の作製工程を説明するための断面図（実施例２）
【図１５】同断面図
【図１６】同断面図
【図１７】同断面図
【図１８】同断面図
【図１９】同断面図
【図２０】同断面図
【符号の説明】
【０１５７】
１    半導体装置
２    紙
１１    アンテナ
１１Ａ、１１Ｂ、１１Ｃ    アンテナ
１２    回路部
１３    可撓性基材
１４    封止層
２１    素子層
２２    積層体
２３〜２６    絶縁膜
３１    基板
３２    剥離層
３３    半導体膜
３４    第１の導電層
３５    不純物領域
３６    チャネル形成領域
３７    第２の導電層
４０    開口部
４１    支持基材
５１、５２    湿紙
５３    紙層
５４    紙層
６０    電源部
６１    信号処理部
６２    整流回路
６３    保持容量
６４    復調回路
６５    クロック生成／補正回路
６６    認識／判定回路
６７    メモリコントローラ
６８    マスクＲＯＭ
６９    符号化回路
７０    変調回路
７６    ＣＰＵインターフェース
７７    制御レジスタ
７８    コード抽出回路
７９    符号化回路
８０    演算回路
８１    アナログ部
８２    ＣＰＵ
８３    ＲＯＭ
８３ａ    秘密鍵
８４    ＲＡＭ
８５    コントローラ
８８    共振回路
８９    電源回路
９０    リセット回路
９１    クロック生成回路
９２    復調回路
９３    変調回路
９４    電源管理回路
９６    受信信号
９６ａ    暗号文データ
９７    送信信号
９７ａ    復号文データ
９８    受信データ
９９    送信データ
１１１    無記名債券
１１２    証書類
１１３    ラベル台紙
１１４    ラベル
１１５    ボックス
１１６    タグ
１１７    書籍
１２５、１２６    湿紙
１２７    濾紙
１２８    ステージ
１２９    プレス板
１３０、１３１    紙層
１３２    多層紙
３０１    半導体装置
３１１    アンテナ
３１２    回路部
３１３    可撓性基材
３１３ａ    接着層
３１３ｂ    基材フィルム
３１４    封止層
３２１    素子層
３２２    積層体
４００    ガラス基板
４０１    酸化窒化シリコン膜
４０２    タングステン膜
４０３    酸化シリコン膜
４０４    酸化窒化シリコン膜
４０５    酸化窒化シリコン膜
４０６    結晶性シリコン膜
４０７〜４０９    半導体層
４０７ａ、４０７ｂ    ｐ型高濃度不純物領域
４０７ｃ    チャネル形成領域
４０８ａ、４０８ｂ    ｎ型高濃度不純物領域
４０８ｃ    チャネル形成領域
４０８ｅ、４０８ｄ    ｎ型低濃度不純物領域
４０９ａ、４０９ｂ    ｎ型高濃度不純物領域
４０９ｃ    チャネル形成領域
４０９ｅ、４０９ｄ    ｎ型低濃度不純物領域
４１０    酸化窒化シリコン膜
４１２    ｎ型不純物領域
４１３〜４１５    第１導電層
４１６〜４１９    ｎ型低濃度不純物領域
４２３〜４２５    絶縁層
４２６    酸化窒化シリコン膜
４２７    酸化窒化シリコン膜
４２８〜４３３    第２導電層
４３５    ポリイミド
４３６    導電層
４３７    ポリイミド
４３９    開口部
４４０    ＵＶ剥離テープ
【図１】
2008033907.tif 000003
【図２】
2008033907.tif 000004
【図３】
2008033907.tif 000005
【図４】
2008033907.tif 000006
【図５】
2008033907.tif 000007
【図６】
2008033907.tif 000008
【図７】
2008033907.tif 000009
【図８】
2008033907.tif 000010
【図９】
2008033907.tif 000011
【図１０】
2008033907.tif 000012
【図１１】
2008033907.tif 000013
【図１２】
2008033907.tif 000014
【図１３】
2008033907.tif 000015
【図１４】
2008033907.tif 000016
【図１５】
2008033907.tif 000017
【図１６】
2008033907.tif 000018
【図１７】
2008033907.tif 000019
【図１８】
2008033907.tif 000020
【図１９】
2008033907.tif 000021
【図２０】
2008033907.tif 000022