(57)【要約】【課題】回転速度データが得られる最高速度と最低速度が、使用するエンコーダのパルス分解能によって左右されること無く、どのエンコーダを使用しても同じ速度域においては同じ速度分解能を得られるモータの駆動装置を提供する。【解決手段】パルスカウンタ回路７は、ロータリーエンコーダ５からの回転速度パルス列とその回転速度パルス列よりも十分に一周期が短く、基準パルス発生回路６から送られてくる基準パルス列が入力される。また、回転速度パルスの一周期にカウントされる基準パルスの数を回転速度データとして回転速度認識手段１ｂに送る。基準パルス周期分周回路８は、外部からの指令で分周率を任意に変更するとともに、基準パルス発生回路６から送られる基準パルス列の周期を分周して、分周後の基準パルス列をパルスカウンタ回路７に入力する。【選択図】図１
2008131805.tif 000002
【特許請求の範囲】
【請求項１】
モータの回転速度を回転速度パルス列に変換するロータリーエンコーダと、
前記ロータリーエンコーダからの前記回転速度パルス列を入力し、前記回転速度パルス列を回転速度データに変換するパルスカウンタ回路と、
前記パルスカウンタ回路からの前記回転速度データと目標回転数とを比較し前記目標回転数との違いを認識する回転速度認識手段と、
前記回転速度認識手段からの回転速度認識信号を受けて前記モータの回転数が前記目標回転数になるように回転速度指令信号を出力する回転速度指令手段と、
基準パルス発生回路と前記パルスカウンタ回路の間に配置された基準パルス周期分周回路と、
を備え、
前記パルスカウンタ回路は、前記ロータリーエンコーダからの前記回転速度パルス列とその回転速度パルス列よりも十分に一周期が短く、基準パルス発生回路から送られてくる基準パルス列が入力され、回転速度パルスの一周期にカウントされる基準パルスの数を前記回転速度データとして前記回転速度認識手段に送るカウンタを有し、
前記基準パルス周期分周回路は、外部からの指令で分周率を任意に変更するとともに、前記基準パルス発生回路から送られる前記基準パルス列の周期を分周して、分周後の前記基準パルス列を前記パルスカウンタ回路に入力することを特徴とするモータの駆動装置。
【請求項２】
前記基準パルス周期分周回路に対し、基準パルス列分周指令信号を送り、任意に前記基準パルス列の周期分周率を変更する基準パルス列分周指令手段を備えることを特徴とする請求項１記載のモータの駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータの駆動装置に関する。
【背景技術】
【０００２】
振動波モータの駆動装置は、ロータリーエンコーダが出力する振動波モータの回転速度情報をマイクロコンピュータが認識し、目標回転速度と比較して次の回転速度指令を出すフィードバック制御を行うものである。
【０００３】
図４は、従来例に係る振動波モータの駆動装置のブロック構成図である。
【０００４】
図４において、マイクロコンピュータ（制御手段）１８内部の回転速度指令手段１８ａから振動波モータの回転速度指令信号が出力され、波形形成回路１９において指令速度に応じた周波数λの４相信号波形が形成され、昇圧回路２０に出力される。
【０００５】
図５は、図４における昇圧回路の構成図である。
【０００６】
昇圧回路２０は、図６に示す４相信号のタイミングで４個のＦＥＴ１１がそれぞれスイッチングして、トランス１２ａ、１２ｂで位相の異なる２相の交流波形に昇圧し、振動波モータの電気−機械変換素子にそれぞれ印加する。
【０００７】
図７は、振動波モータの構成図である。
【０００８】
図７において、振動波モータ２１は、円環状の弾性体１３ｂに電気−機械エネルギー変換素子としての圧電素子１３ａを接着した振動体１３と、この弾性体１３に加圧接触する移動体１５とを備える。また、モータ中心に配置され、移動体１５に連結されたモータ軸１６と、振動体１３を保持する加圧バネ１４とを備える。
【０００９】
圧電素子１３ａに昇圧回路２０からの位相の異なる２相の交流波形を印加することにより、弾性体１３に、例えば、曲げ振動の合成により進行波としての駆動波が形成される。そして、この駆動波が形成される弾性体１３の駆動面に加圧接触する移動体１５が摩擦駆動され、その回転力がモータ軸１６に伝達されるようになっている。
【００１０】
また、モータ軸１６の後端部にはモータの回転数を検出するためのロータリーエンコーダ２２が設けられている。
【００１１】
ロータリーエンコーダ２２からは回転速度情報としてパルス列が出力され、振動波モータ２１の回転速度が速いとそのパルス列の周波数は高くなり、回転速度が低いと周波数は低くなる。
【００１２】
基準パルス発生回路２３からは、ロータリーエンコーダ２２からのパルス列よりも十分に高い周波数で、エンコーダパルス列に非同期で時間的に周波数が安定な基準パルスが出力される。そして、その基準パルス列とロータリーエンコーダ２２からのパルス列はパルスカウンタ回路 ２４に入力される。
【００１３】
図８は、図４におけるパルスカウンタ回路の構成図である。
【００１４】
図８において、４ビットカウンタ２５ａ、２５ｂ、２５ｃ、２５ｄ、２５ｅを５個直列に接続し、２０ビットのカウンタ回路を構成している。このカウンタ回路にロータリーエンコーダ２２からの回転速度パルス列と、基準パルス発生回路２３からの基準パルス列を入力すると、回転速度パルス列１周期内の基準パルス列のカウント数が２０ビットの回転速度データとして出力される。
【００１５】
図９は、図８のパルスカウンタ回路の各信号のタイミングを示す図である。
【００１６】
図９において、エンコーダ出力パルス列の一周期ごとに回転速度データが更新されている。例えばｔ１という周期の基準パルスカウント数をＤ１とすると、次のエンコーダ出力パルス周期に、Ｄ１が回転速度データとしてパルスカウンタ回路から出力される。
【００１７】
マイクロコンピュータ１８内部の回転速度認識手段１８ｂは、現在回転速度と目標回転速度とを比較し、目標値となるような回転数指令を回転速度指令手段１８ａに伝える。結果として、エンコーダ回転速度データはモータ回転数が低いと大きな値になり、モータ回転数が高いと小さい値になる（特許文献１参照）。
【特許文献１】特開平１１−１７８３７３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかしながら、振動波モータは、低速高トルクと高応答性、高位置決め精度という特徴を生かすため、パルス分解能の高いエンコーダからパルス分解能の低いエンコーダまで、使用目的によって幅広く使用される。
【００１９】
パルス分解能が高いロータリーエンコーダを使用した場合、パルス分解能の低いロータリーエンコーダと比べて同じ回転数においての速度分解能が悪い。
【００２０】
また、パルス分解能が高いロータリーエンコーダは、高い回転数において、その周期が基準パルス列の周期に近づくにつれ速度分解能が悪くなっていき、基準パルス列の周期と等しくなった時点で回転速度データが得られなくなってしまう。
【００２１】
回転速度が低くなるに従って、パルスカウンタ回路２４においての基準パルス列のカウント数が増え、最終的に、図８における２０ビットカウンタのオーバーフローを引き起こした時点が、回転速度データが得られる最低速度ということになる。
【００２２】
このように、回転速度データが得られる最低速度と最低速度は、エンコーダのパルス分解能によって大きく異なる。
【００２３】
本発明の目的は、回転速度データが得られる最高速度と最低速度が、使用するエンコーダのパルス分解能によって左右されること無く、どのエンコーダを使用しても同じ速度域においては同じ速度分解能を得られるモータの駆動装置を提供することにある。
【課題を解決するための手段】
【００２４】
上記目的を達成するために、請求項１記載のモータの駆動装置は、モータの回転速度を回転速度パルス列に変換するロータリーエンコーダと、前記ロータリーエンコーダからの前記回転速度パルス列を入力し、前記回転速度パルス列を回転速度データに変換するパルスカウンタ回路と、前記パルスカウンタ回路からの前記回転速度データと目標回転数とを比較し前記目標回転数との違いを認識する回転速度認識手段と、前記回転速度認識手段からの回転速度認識信号を受けて前記モータの回転数が前記目標回転数になるように回転速度指令信号を出力する回転速度指令手段と、基準パルス発生回路と前記パルスカウンタ回路の間に配置された基準パルス周期分周回路とを備え、前記パルスカウンタ回路は、前記ロータリーエンコーダからの前記回転速度パルス列とその回転速度パルス列よりも十分に一周期が短く、基準パルス発生回路から送られてくる基準パルス列が入力され、回転速度パルスの一周期にカウントされる基準パルスの数を前記回転速度データとして前記回転速度認識手段に送るカウンタを有し、前記基準パルス周期分周回路は、外部からの指令で分周率を任意に変更するとともに、前記基準パルス発生回路から送られる前記基準パルス列の周期を分周して、分周後の前記基準パルス列を前記パルスカウンタ回路に入力することを特徴とする。
【発明の効果】
【００２５】
本発明のモータの駆動装置において、パルスカウンタ回路は、ロータリーエンコーダからの回転速度パルス列とその回転速度パルス列よりも十分に一周期が短く、基準パルス発生回路から送られてくる基準パルス列が入力される。また、回転速度パルスの一周期にカウントされる基準パルスの数を回転速度データとして回転速度認識手段に送る。基準パルス周期分周回路は、外部からの指令で分周率を任意に変更するとともに、基準パルス発生回路から送られる基準パルス列の周期を分周して、分周後の基準パルス列をパルスカウンタ回路に入力する。
【００２６】
このような構成により、回転速度データが得られる最高速度と最低速度が、使用するエンコーダのパルス分解能によって左右されること無く、どのエンコーダを使用しても同じ速度域においては同じ速度分解能を得られる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。
【００２８】
図１は、本発明の実施の形態に係る振動波モータの駆動装置のブロック構成図である。
【００２９】
図１において、振動波モータ４を駆動する駆動装置は、マイクロコンピュータ１、波形形成回路２、昇圧回路３、ロータリーエンコーダ５、基準パルス発生回路６、パルスカウンタ回路７、基準パルス周期分周回路８を備える。
【００３０】
また、マイクロコンピュータ１は、回転速度指令手段１ａ、回転速度認識手段１ｂ、基準パルス列分周指令手段１ｃを備える。
【００３１】
振動波モータ４の回転速度は、ロータリーエンコーダ５に伝えられ、回転速度パルス列としてパルスカウンタ回路７に送られる。一方、基準パルス発生回路６からの基準パルス列は、基準パルス周期分周回路８に送られ、マイクロコンピュータ１の基準パルス列分周指令手段１ｃからの基準パルス列分周指令信号によって指示された周期分周率で分周する。分周後の基準パルス列は、パルスカウンタ回路７に送られる。
【００３２】
図２は、図１における基準パルス周期分周回路の構成図である。
【００３３】
図２において、図１における基準パルス発生回路６から基準パルス列が送られる。マイクロコンピュータ１の基準パルス列分周指令手段１ｃから基準パルス列分周指令信号が送られる。
【００３４】
基準パルス列と基準パルス列分周指令信号は、基準パルス分周回路９に送られ、基準パルス列を、基準パルス列分周指令信号で指示された２のｎ乗の分周率で分周する。分周後の基準パルス列は、４ビットカウンタ１０ａ、１０ｂ、１０ｃ、１０Ｄ、１０ｅから構成される２０ビットカウンタのＣＬＫ端子に入力される。
【００３５】
そして、ＣＬＥＡＲ端子にロータリーエンコーダ５からの回転速度パルス列が入力されることによって、回転速度パルス列一周期ごとに分周後基準パルス列のカウントがされ、回転速度データとして、マイクロコンピュータ１内の回転速度認識手段１ｂに送られる。
【００３６】
図３は、図２の基準パルス周期分周回路を使ったパルスカウン時の各信号タイミング図である。
【００３７】
図３において、あるパルス分解能のロータリーエンコーダＡが、ある回転数で出力されるパルス列の一周期分で基準パルス列を前記２０ビットカウンタでカウントした時にオーバーフローを起こしたとする。エンコーダＡにおいては、その回転数以下での回転速度データは得られないことになる。
【００３８】
そこで、基準パルス列分周指令手段１ｃは、パルスカウンタ回路７がオーバーフローを起こしたことを検知すると、基準パルス周期分周回路８へ基準パルス列分周指令信号を送信し、周期分周率を変更して基準パルス列の周期を長くするよう指示を出す。
【００３９】
この指令により、基準パルス列の周期は長くなり、ｔ１というエンコーダＡのパルス列一周期における基準パルス数Ｄ１を、次のエンコーダパルス周期に回転速度データとしてマイクロコンピュータ１に送ることができる。
【００４０】
仮に、この時点でもまだパルスカウンタ回路７がオーバーフローを起こすようであれば、基準パルス列分周指令手段１ｃは、再び基準パルス周期分周回路８へ基準パルス列分周指令信号を送信する。そして、周期分周率を変更して基準パルス列の周期をさらに長くするよう指示を出す。
【００４１】
また、反対にパルスカウンタ回路７のカウント結果がオーバーフローする値に比較して十分に小さいようであれば、基準パルス列分周指令手段１ｃは、基準パルス周期分周回路８へ基準パルス列分周指令信号を送信する。そして、周期分周率を変更して基準パルス列の周期を短くするよう指示を出す。
【００４２】
このように、基準パルス列の周期を基準とする長さからどの程度長くしたのかという情報と、パルスカウンタ回路７からオーバーフローを起こすことなく得ることができたカウント結果を用いれば、エンコーダの分解能に幅広く応じることが可能となる。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施の形態に係る振動波モータの駆動装置のブロック構成図である。
【図２】図１における基準パルス周期分周回路の構成図である。
【図３】図２の基準パルス周期分周回路を使ったパルスカウン時の各信号タイミングを示す図である。
【図４】従来例に係る振動波モータの駆動装置のブロック構成図である。
【図５】図４における昇圧回路の構成図である。
【図６】図４における波形形成回路の４相出力波形図である。
【図７】振動波モータの構成図である。
【図８】図４におけるパルスカウンタ回路の構成図である。
【図９】図８のパルスカウンタ回路の各信号のタイミングを示す図である。
【符号の説明】
【００４４】
１  マイクロコンピュータ（制御手段）
１ａ  回転速度指令手段
１ｂ  回転速度認識手段
１ｃ  基準パルス列分周指令手段
２  波形整形回路
３  昇圧回路
４  振動波モータ
５  ロータリーエンコーダ
６  基準パルス発生回路
７  パルスカウンタ回路
８  基準パルス周期分周回路
１０ａ、１０ｂ、１０ｃ、１０ｄ  ４ビットカウンタ
【図１】
2008131805.tif 000003
【図２】
2008131805.tif 000004
【図３】
2008131805.tif 000005
【図４】
2008131805.tif 000006
【図５】
2008131805.tif 000007
【図６】
2008131805.tif 000008
【図７】
2008131805.tif 000009
【図８】
2008131805.tif 000010
【図９】
2008131805.tif 000011