(57)【要約】【課題】ダイナミックな（動的な）動作時の負荷への十分な電流供給と、スタティックな（静的な）動作時の消費電力の低減と、オフセットの低減と、歪みの低減とが可能な演算増幅器を提供する。【解決手段】差動トランジスタ対１００の片方のトランジスタに流れる出力電流を電流電圧変換手段１２０で電圧に変換して第１および第２の電圧出力端より出力する。電流電圧変換手段１２０の第１および第２の電圧出力端に制御端子が接続された出力トランジスタ１３０、１４０の制御端子を出力する。出力トランジスタ１３０の動作域はＡ級増幅動作域であり、前記第２の出力トランジスタ１４０の動作域はＢ級増幅動作域である。【選択図】図３
2008042487.tif 000002
【特許請求の範囲】
【請求項１】
差動トランジスタ対と、
前記差動トランジスタ対の片方のトランジスタに流れる出力電流を電圧に変換して第１および第２の電圧出力端より出力する電流電圧変換手段と、
前記電流電圧変換手段の第１および第２の電圧出力端に制御端子が接続された第１および第２の出力トランジスタとを備え、
前記第１の出力トランジスタの動作域はＡ級増幅動作域であり、前記第２の出力トランジスタの動作域はＢ級増幅動作域である演算増幅器。
【請求項２】
第１の出力トランジスタがＡ級増幅動作域で動作するように、電流電圧変換手段の第１の電圧出力端の電圧を設定し、
前記電流電圧変換手段の第２の電圧出力端の電圧を、前記電流電圧変換手段の第１の電圧出力端の電圧に対して、動作域をＡ級増幅動作域からＢ級増幅動作域に切り換えるための動作域切り換え電圧を重畳した電圧に設定した請求項１記載の演算増幅器。
【請求項３】
差動トランジスタ対が、第１の入力トランジスタと、この第１の入力トランジスタと入力差動対を構成する第２および第３の入力トランジスタとからなり、
電流電圧変換手段は、前記差動トランジスタ対の第１の入力トランジスタにカレントミラー入力トランジスタが直列接続され、前記差動トランジスタ対の第２および第３の入力トランジスタにそれぞれ第１および第２のカレントミラー出力トランジスタが直列接続されたカレントミラーからなり、
前記差動トランジスタ対の第２の入力トランジスタと前記カレントミラーの第１のカレントミラー出力トランジスタとの接続点が前記第１の出力トランジスタの制御端子に接続され、前記差動トランジスタ対の第３の入力トランジスタと前記カレントミラーの第２のカレントミラー出力トランジスタとの接続点が前記第２の出力トランジスタの制御端子に接続され、
動作域切り換え電圧は、前記差動トランジスタ対の第２および第３の入力トランジスタのサイズを互いに異ならせることにより生成している請求項２記載の演算増幅器。
【請求項４】
差動トランジスタ対が、第１の入力トランジスタと、この第１の入力トランジスタと入力差動対を構成する第２および第３の入力トランジスタとからなり、
電流電圧変換手段は、差動トランジスタ対の第１の入力トランジスタにカレントミラー入力トランジスタが直列接続され、前記差動トランジスタ対の第２および第３の入力トランジスタにそれぞれ第１および第２のカレントミラー出力トランジスタが直列接続されたカレントミラーからなり、
前記差動トランジスタ対の第２の入力トランジスタと前記カレントミラーの第１のカレントミラー出力トランジスタとの接続点が前記第１の出力トランジスタの制御端子に接続され、前記差動トランジスタ対の第３の入力トランジスタと前記カレントミラーの第２のカレントミラー出力トランジスタとの接続点が前記第２の出力トランジスタの制御端子に接続され、
動作域切り換え電圧は、前記カレントミラーの第１および第２のカレントミラー出力トランジスタのサイズを互いに異ならせることにより生成している請求項２記載の演算増幅器。
【請求項５】
第２の出力トランジスタが複数設けられている請求項１記載の演算増幅器。
【請求項６】
差動トランジスタ対がＮチャネルＭＯＳトランジスタで構成されている請求項１記載の演算増幅器。
【請求項７】
差動トランジスタ対がＰチャネルＭＯＳトランジスタで構成されている請求項１記載の演算増幅器。
【請求項８】
ｎチャンネル型差動トランジスタ対と、
前記ｎチャンネル型差動トランジスタ対の片方のトランジスタに流れる出力電流を電圧に変換して第１および第２の電圧出力端より出力する第１の電流電圧変換手段と、
前記第１の電流電圧変換手段の第１および第２の電圧出力端に制御端子が接続された第１および第２のｐチャンネル出力トランジスタと、
ｐチャンネル型差動トランジスタ対と、
前記ｐチャンネル型差動トランジスタ対の片方のトランジスタに流れる出力電流を電圧に変換して第３および第４の電圧出力端より出力する第２の電流電圧変換手段と、
前記第２の電流電圧変換手段の第３および第４の電圧出力端に制御端子が接続された第１および第２のｎチャンネル出力トランジスタとを備え、
前記第１のｐチャンネル出力トランジスタの動作域はＡ級増幅動作域であり、前記第２のｐチャンネル出力トランジスタの動作域はＢ級増幅動作域であり、前記第１のｎチャンネル出力トランジスタの動作域はＡ級増幅動作域であり、前記第２のｎチャンネル出力トランジスタの動作域はＢ級増幅動作域である演算増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子機器に用いられ、半導体集積回路上に集積可能な演算増幅器に関するものである。
【背景技術】
【０００２】
従来、電子機器に用いられ、半導体集積回路上に集積可能な演算増幅器についてはSaunders College Publishing出版のCMOS Analog Circuit Design p388およびJohn Wiley & Sons, Inc.出版のAnalysis and Design of Analog Integrated Circuits (Third Edition) p462に開示されている。
【０００３】
図１２は従来の演算増幅器（電圧入力電流源出力タイプのオペアンプもしくはＯＴＡ：Operational Transconductance Amplifier）の回路図である。出力ダイナミックレンジが広くとれ、有利であるから、電流源出力タイプのオペアンプがよく用いられる。
【０００４】
図１２において、ＶＤＤは電源印加端子、ＶＳＳは接地端子、ｉｎ−は演算増幅器の負の極性を有する入力端子、ｉｎ＋は演算増幅器の正の極性を有する入力端子、ｏｕｔは演算増幅器の出力端子である。
【０００５】
Ｉ１Ｎは演算増幅器を動作させる電流源、Ｍ１Ｎ、Ｍ２Ｎは差動対を構成するｎチャンネルＭＯＳトランジスタ、Ｍ３Ｐ、Ｍ４Ｐはカレントミラーを構成するｐチャンネルＭＯＳトランジスタ、Ｍ５Ｎ、Ｍ６Ｎ、Ｍ７Ｎは電流源のカレントミラーを構成するｎチャンネルＭＯＳトランジスタ、Ｍ８Ｐはｐチャンネル型の出力ＭＯＳトランジスタ、Ｃ１Ｎは演算増幅器の発振を防止するためのコンデンサである。
【０００６】
ｎチャンネルＭＯＳトランジスタＭ１ＮとｎチャンネルＭＯＳトランジスタＭ２Ｎとが差動増幅器を構成し、入力端子ｉｎ−と入力端子ｉｎ＋とに加えられた電圧差に応じて、ｎチャンネルＭＯＳトランジスタＭ６Ｎの電流がｎチャンネルＭＯＳトランジスタＭ１ＮのドレインとｎチャンネルＭＯＳトランジスタＭ２Ｎのドレインとに振り分けられる。ｎチャンネルＭＯＳトランジスタＭ１Ｎに流れた電流はpチャンネルＭＯＳトランジスタＭ３Ｐに送られて、カレントミラーとして動作するpチャンネルＭＯＳトランジスタＭ４Ｐのゲート電圧に反映する。ｎチャンネルＭＯＳトランジスタＭ２Ｎに流れる電流とｐチャンネルＭＯＳトランジスタＭ４Ｐのゲート電圧とで、ｎチャンネルＭＯＳトランジスタＭ２ＮのドレインとｐチャンネルＭＯＳトランジスタＭ４Ｐのドレインとの接続点の電圧が決まる。すなわち、ｎチャンネルＭＯＳトランジスタＭ２Ｎの電流供給能力（以下、単に能力と記す）がｐチャンネルＭＯＳトランジスタＭ４Ｐの能力に比べて高いとき、ｎチャンネルＭＯＳトランジスタＭ２Ｎが三極管領域（線形領域）で動作し、pチャンネルＭＯＳトランジスタＭ４Ｐが飽和領域で動作する。その結果、ｎチャンネルＭＯＳトランジスタＭ２ＮのドレインとpチャンネルＭＯＳトランジスタＭ４Ｐのドレインの接続点の電圧が下がる。それにしたがって、出力ＭＯＳトランジスタＭ８Ｐのゲート電圧が下がり、出力ＭＯＳトランジスタＭ８Ｐは電流を吐き出そうとする。このとき、演算増幅器としては、ソース（source）として、つまり、出力端子ｏｕｔから電流を吐き出すように働く。
【０００７】
反対に、ｐチャンネルＭＯＳトランジスタＭ４Ｐの能力がｎチャンネルＭＯＳトランジスタＭ２Ｎの能力に比べて高いとき、ｐチャンネルＭＯＳトランジスタＭ４Ｐが三極管領域で動作し、ｎチャンネルＭＯＳトランジスタＭ２Ｎが飽和領域で動作する。その結果、ｎチャンネルＭＯＳトランジスタＭ２ＮのドレインとｐチャンネルＭＯＳトランジスタＭ４Ｐのドレインとの接続点の電圧が上がる。それにしたがって、出力ＭＯＳトランジスタＭ８Ｐのゲート電圧が上がり、出力ＭＯＳトランジスタＭ８Ｐの電流は止まる。このとき、演算増幅器としては、ｎチャンネルＭＯＳトランジスタＭ７Ｎが電流源として働き、シンク（ｓｉｎｋ）として、つまり、出力端子ｏｕｔから電流を引き込むように働く。
【０００８】
この場合、ソース電流能力は出力ＭＯＳトランジスタＭ８Ｐのゲート電圧で決まり、シンク電流能力は電流源として働くｎチャンネルＭＯＳトランジスタＭ７Ｎの電流で決まる。
【０００９】
さらに、従来の演算増幅器では、ｎチャンネルＭＯＳトランジスタではなく、ｐチャンネルＭＯＳトランジスタで、入力トランジスタを構成する場合がある。それを図１３に示す。図１３において、Ｉ１Ｐは演算増幅器を動作させる電流源、Ｍ１Ｐ、Ｍ２Ｐは差動対を構成するｐチャンネルＭＯＳトランジスタ、Ｍ３Ｎ、Ｍ４Ｎはカレントミラーを構成するｎチャンネルＭＯＳトランジスタ、Ｍ５Ｐ、Ｍ６Ｐ、Ｍ７Ｐは電流源のカレントミラーを構成するｐチャンネルＭＯＳトランジスタ、Ｍ８Ｎはｎチャンネル型の出力ＭＯＳトランジスタ、Ｃ１Ｐは演算増幅器の発振を防止するためのコンデンサである。その他は図１２と同様である。
【００１０】
ｐチャンネルＭＯＳトランジスタＭ１ＰとｐチャンネルＭＯＳトランジスタＭ２Ｐとが差動増幅器を構成し、入力端子ｉｎ−と入力端子ｉｎ＋とに加えられた電圧差に応じて、ｐチャンネルＭＯＳトランジスタＭ６Ｐの電流がpチャンネルＭＯＳトランジスタＭ１ＰのドレインとpチャンネルＭＯＳトランジスタＭ２Ｐのドレインとに振り分けられる。ｐチャンネルＭＯＳトランジスタＭ１Ｐに流れた電流はｎチャンネルＭＯＳトランジスタＭ３Ｎに送られて、カレントミラーとして動作するｎチャンネルＭＯＳトランジスタＭ４Ｎのゲート電圧に反映する。ｐチャンネルＭＯＳトランジスタＭ２Ｐに流れる電流とｎチャンネルＭＯＳトランジスタＭ４Ｎのゲート電圧とで、ｐチャンネルＭＯＳトランジスタＭ２ＰのドレインとｎチャンネルＭＯＳトランジスタＭ４Ｎのドレインとの接続点の電圧が決まる。すなわち、ｐチャンネルＭＯＳトランジスタＭ２Ｐの能力がｎチャンネルＭＯＳトランジスタＭ４Ｎの能力に比べて高いとき、ｐチャンネルＭＯＳトランジスタＭ２Ｐが三極管領域で動作し、ｎチャンネルＭＯＳトランジスタＭ４Ｎが飽和領域で動作する。その結果、ｐチャンネルＭＯＳトランジスタＭ２ＰのドレインとｎチャンネルＭＯＳトランジスタＭ４Ｎのドレインの接続点の電圧が上がる。それにしたがって、出力ＭＯＳトランジスタＭ８Ｎのゲート電圧が上がり、出力ＭＯＳトランジスタＭ８Ｎは電流を吸い込もうとする。このとき、演算増幅器としては、シンクとして働く。
【００１１】
反対に、ｎチャンネルＭＯＳトランジスタＭ４Ｎの能力がｐチャンネルＭＯＳトランジスタＭ２Ｐの能力に比べて高いとき、ｎチャンネルＭＯＳトランジスタＭ４Ｎが三極管領域で動作し、ｐチャンネルＭＯＳトランジスタＭ２Ｐが飽和領域で動作する。その結果、ｐチャンネルＭＯＳトランジスタＭ２ＰのドレインとｎチャンネルＭＯＳトランジスタＭ４Ｎのドレインとの接続点の電圧が下がる。それにしたがって、出力ＭＯＳトランジスタＭ８Ｎのゲート電圧が下がり、出力ＭＯＳトランジスタＭ８Ｎの電流は止まる。このとき、演算増幅器としては、ｐチャンネルＭＯＳトランジスタＭ７Ｐが電流源として働き、ソースとして働く。
【００１２】
この場合、ソース電流能力は出力ＭＯＳトランジスタＭ８Ｎのゲート電圧で決まり、シンク電流能力は電流源として働くpチャンネルＭＯＳトランジスタＭ７Ｐの電流で決まる。
【００１３】
ここで、図１０に図１２および図１３に回路図を示した演算増幅器のブロック図を示す。図１０において、ＯＰが図１２または図１３の演算増幅器である。図１２および図１３に回路図を示した演算増幅器のより詳細なブロック図を図１１に示す。図１１において、２００は差動トランジスタ対、２１０は電流源、２２０はカレントミラー、２３０は出力トランジスタである。
【００１４】
差動トランジスタ対２００は、図１２では、ｎチャンネルＭＯＳトランジスタＭ１Ｎ、Ｍ２Ｎが対応し、図１３では、ｐチャンネルＭＯＳトランジスタＭ１Ｐ、Ｍ２Ｐが対応する。
【００１５】
電流源２１０は、図１２では、電流源Ｉ１Ｎ、ｎチャンネルＭＯＳトランジスタＭ５Ｎ、Ｍ６Ｎ、Ｍ７Ｎが対応し、図１３では、電流源Ｉ１Ｐ、ｐチャンネルＭＯＳトランジスタＭ５Ｐ、Ｍ６Ｐ、Ｍ７Ｐが対応する。
【００１６】
カレントミラー２２０は、図１２では、ｐチャンネルＭＯＳトランジスタＭ３Ｐ、Ｍ４Ｐが対応し、図１３では、ｎチャンネルＭＯＳトランジスタＭ３Ｎ、Ｍ４Ｎが対応する。
【００１７】
出力トランジスタ２３０は、図１２では、出力ＭＯＳトランジスタＭ８Ｐが対応し、図１３では、出力ＭＯＳトランジスタＭ８Ｎが対応する。
【００１８】
さらに、従来、電子機器に用いられ、半導体集積回路上に集積可能な演算増幅器については特開昭６１-１４８９０６号公報の第1図に開示されている。図１５に特開昭６１-１４８９０６号公報の第1図に相当する図を示す。図１５において、図１２および図１３と同様の機能を有するものには同じ符号を付している。この図１５の演算増幅器は、図１２の演算増幅器と図１３の演算増幅器とを並列に結合した構造を有している。ただし、図１２および図１３にあったｎチャンネルＭＯＳトランジスタＭ７ＮとｐチャンネルＭＯＳトランジスタＭ７Ｐとが省かれている。
【００１９】
図１５の演算増幅器を図１０で示した演算増幅器のブロックで表すと、図１４のようになる。図１４において、ＯＰＮは入力ＭＯＳトランジスタをｎチャンネルＭＯＳトランジスタで構成した演算増幅器（図１２の演算増幅器に対応する）、ＯＰＰは入力ＭＯＳトランジスタをｐチャンネルＭＯＳトランジスタで構成した演算増幅器（図１３の演算増幅器に対応する）である。図１４の演算増幅器がソースとして働くときは、演算増幅器ＯＰＮが作動し、シンクとして働くときは演算増幅器ＯＰＰが作動する。
【００２０】
さらに、従来、電子機器に用いられ、半導体集積回路上に集積可能な演算増幅器については、米国特許第６,１８８,２８４号明細書の図３に、ライン駆動回路として開示されている。図１６は米国特許第６,１８８,２８４号明細書の図３に示されたライン駆動回路である。図１６において、ＡＭＰは増幅器であり、ＶＩＮ−およびＶＩＮ＋は入力端子である。増幅器ＯＰ１００と出力ＭＯＳトランジスタＭ８Ｐとは演算増幅器ＯＰＮ１を構成する。増幅器ＯＰ１１１と出力ＭＯＳトランジスタＭ８１Ｐとは演算増幅器ＯＰＮ２を構成する。増幅器ＯＰ２００と出力ＭＯＳトランジスタＭ８Ｎは演算増幅器ＯＰＰ１を構成する。増幅器ＯＰ２１１と出力ＭＯＳトランジスタＭ８１Ｎは演算増幅器ＯＰＰ２を構成する。
【００２１】
図１６を演算増幅器のブロックで示すと図１７となる。図１７において、ＯＰＮ１、ＯＰＮ２はｎチャンネルＭＯＳトランジスタを入力トランジスタとする演算増幅器、ＯＰＰ１、ＯＰＰ２はｐチャンネルＭＯＳトランジスタを入力トランジスタとする演算増幅器である。演算増幅器ＯＰＮ１と演算増幅器ＯＰＰ１とはＡＢ級動作する。演算増幅器ＯＰＮ２と演算増幅器ＯＰＰ２はＡＢ級動作からＢ級動作へ動作域をシフトさせるための、動作切り替え電圧が入力差動増幅器部分に設定された演算増幅器で構成されている。つまり、演算増幅器ＯＰＮ２と演算増幅器ＯＰＰ２は、信号レベルが大きい場合だけ電流出力する演算増幅器であり、Ｂ級動作する。
【特許文献１】特開昭６１−１４８９０６号公報
【特許文献２】米国特許第６，１８８，２８４号明細書
【非特許文献１】CMOS Analog Circuit Design  （1987年）、  著者  Philip E. Allen, Douglas R. Holberg、  出版社  Saunders College Publishing
【非特許文献２】Analysis and Design of Analog Integrated Circuits (Third Edition)（1993年）、  著者  Paul R. Gray, Robert G. Meyer、  出版社John Wiley & Sons, Inc.
【発明の開示】
【発明が解決しようとする課題】
【００２２】
従来、電子機器に用いられ、半導体集積回路上に集積可能な演算増幅器においては、ダイナミックな（動的な）動作時の負荷への十分な電流供給と、スタティックな（静的な）動作時の消費電力の低減と、オフセットの低減と、歪みの低減とが課題であった。
【００２３】
例えば、図１２のｎチャンネルＭＯＳトランジスタを入力トランジスタとする演算増幅器では、出力のソース電流を大きくするには、出力ＭＯＳトランジスタＭ８Ｐのゲート幅のサイズを大きくするか、出力ＭＯＳトランジスタＭ８Ｐのゲート長のサイズを小さくしなければならない。
【００２４】
しかしながら、システム（回路設計上動作中心）のオフセットを小さくするには、出力ＭＯＳトランジスタＭ８Ｐのサイズに応じてＭＯＳトランジスタＭ７Ｎの電流を増加しなければならない。
【００２５】
この結果、システムのオフセットの性能を維持しながら、つまりシステムのオフセットを小さい状態に保ちながら、ダイナミックな動作を保証するためにスタティックな動作の消費電力が増大してしまう。また、出力のシンク電流は電流源を構成するｎチャンネルＭＯＳトランジスタＭ７Ｎの電流量で制限される。
【００２６】
ここで、評価回路を図１８に示す。この評価回路は、演算増幅器ＯＰの典型的な使用状態を評価するためのものである。図１８において、Ｒは負荷抵抗を示している。Ｖｓｉｎは入力信号を示している。Ｖｒｅｆは、演算増幅器動作用基準電圧源の電圧を示している。この電圧Ｖｒｅｆは、例えば、（１／２）ＶＤＤに設定される。
【００２７】
図１８の評価回路を用いて測定した入力信号電圧ＶＩＮと負荷抵抗Ｒに流れる出力信号電流ＩＯＵＴの関係を図１９に示す。
【００２８】
図１９は、ｎチャンネルＭＯＳトランジスタを入力トランジスタとする図１２の演算増幅器における、入力信号電圧ＶＩＮと負荷抵抗Ｒに流れる出力信号電流ＩＯＵＴの関係を示している。図１９では、振幅が異なる複数の入力信号電圧ＶＩＮにそれぞれ対応して、出力信号電流ＩＯＵＴが図示されている。入力信号電圧ＶＩＮの瞬時値が大きいところでは、出力信号電流ＩＯＵＴが飽和している。
【００２９】
例えば、図１３のｐチャンネルＭＯＳトランジスタを入力トランジスタとする演算増幅器では出力のシンク電流を大きくするには、出力ＭＯＳトランジスタＭ８Ｎのゲート幅のサイズを大きくするか、出力ＭＯＳトランジスタＭ８Ｎのゲート長のサイズを小さくしなければならない。
【００３０】
しかしながら、システムのオフセットを小さくするには、出力ＭＯＳトランジスタＭ８Ｎのサイズに応じてＭＯＳトランジスタＭ７Ｐの電流を増加しなければならない。
【００３１】
この結果、システムのオフセットの性能を維持しながら、つまりシステムのオフセットを小さい状態に保ちながら、ダイナミックな動作を保証するためにスタティックな動作の消費電力が増大してしまう。また、出力のソース電流は電流源を構成するｐチャンネルＭＯＳトランジスタＭ７Ｐの電流量で制限される。
【００３２】
図１８の評価回路を用いて測定した入力信号電圧ＶＩＮと負荷抵抗Ｒに流れる出力信号電流ＩＯＵＴの関係を図２０に示す。
【００３３】
図２０は、ｐチャンネルＭＯＳトランジスタを入力トランジスタとする図１３の演算増幅器における、入力信号電圧ＶＩＮと負荷抵抗Ｒに流れる出力信号電流ＩＯＵＴの関係を示している。図２０では、振幅が異なる複数の入力信号電圧ＶＩＮにそれぞれ対応して、出力信号電流ＩＯＵＴが図示されている。入力信号電圧ＶＩＮの瞬時値が大きいところでは、出力信号電流ＩＯＵＴが飽和している。
【００３４】
例えば、図１５の演算増幅器では出力の電流を大きくするには、出力ＭＯＳトランジスタＭ８Ｎと出力ＭＯＳトランジスタＭ８Ｐのゲート幅のサイズを大きくするか、出力ＭＯＳトランジスタＭ８Ｎと出力ＭＯＳトランジスタＭ８Ｐのゲート長のサイズを小さくしなければならない。
【００３５】
しかしながら、システムのオフセットを小さくするには、出力ＭＯＳトランジスタのＭ８Ｎ、Ｍ８Ｐの電流をトランジスタの電流能力に応じて増加しなければならない。
【００３６】
この結果、システムのオフセットの性能を維持しながら、つまりシステムのオフセットを小さい状態に保ちながら、ダイナミックな動作を保証するためにスタティックな動作の消費電力が増大してしまう。
【００３７】
図１８の評価回路を用いて測定した入力信号電圧ＶＩＮと負荷抵抗Ｒに流れる出力信号電流ＩＯＵＴの関係を図２１に示している。
【００３８】
図２１では、振幅が異なる複数の入力信号電圧ＶＩＮにそれぞれ対応して、出力信号電流ＩＯＵＴが図示されている。入力信号電圧ＶＩＮの瞬時値が大きいところでは、出力信号電流ＩＯＵＴが飽和している。
【００３９】
上記したように、図１５の演算増幅器では出力の電流を大きくするには、出力ＭＯＳトランジスタＭ８Ｎと出力ＭＯＳトランジスタＭ８Ｐのゲート幅のサイズを大きくするか、出力ＭＯＳトランジスタＭ８Ｎと出力ＭＯＳトランジスタＭ８Ｐのゲート長のサイズを小さくすればよい。また、スタティックな動作の消費電力を小さくするには、スタティックな状態で出力ＭＯＳトランジスタＭ８Ｎ、Ｍ８Ｐをオフにすればよい。
【００４０】
しかしながら、演算増幅器はＢ級動作となり、小信号の通過が許されなくなる。これは信号の歪みを発生してしまう。
【００４１】
図１８の評価回路を用いて測定した入力信号電圧ＶＩＮと負荷抵抗Ｒに流れる出力信号電流ＩＯＵＴの関係を図２２に示す。
【００４２】
図２２では、振幅が異なる複数の入力信号電圧ＶＩＮにそれぞれ対応して、出力信号電流ＩＯＵＴが図示されている。入力信号電圧ＶＩＮの瞬時値が大きいところでも、出力信号電流ＩＯＵＴが飽和していない。しかしながら、入力信号電圧ＶＩＮの瞬時値の小さいところで、信号が通過しない状態となっている。
【００４３】
例えば、図１６の演算増幅器では出力の電流を大きくするには、出力ＭＯＳトランジスタＭ８１Ｎと出力ＭＯＳトランジスタＭ８１Ｐのゲート幅のサイズを大きくするか、出力ＭＯＳトランジスタＭ８１Ｎと出力ＭＯＳトランジスタＭ８１Ｐのゲート長のサイズを小さくしなければならない。
【００４４】
また、出力ＭＯＳトランジスタのトランジスタサイズと電流源の最適化とによって、演算増幅器ＯＰＮ１、ＯＰＰ１それぞれのシステムのオフセットを個別に低減することができる。
【００４５】
さらに、演算増幅器ＯＰＮ２、ＯＰＰ２は、動作点にＢ級動作させるための動作域切り替え電圧を設定して、演算増幅器ＯＰＮ１、ＯＰＰ１と動作を分担させる。これにより、消費電流の低減とダイナミックな出力信号電流を確保できる。
【００４６】
しかしながら、演算増幅器ＯＰＮ１と演算増幅器ＯＰＮ２のそれぞれのランダムな（デバイスの相対ばらつきによる）オフセット電圧と、演算増幅器ＯＰＮ２をＢ級動作させる動作域切り替え電圧との間には相関がない。また、演算増幅器ＯＰＰ１と演算増幅器ＯＰＰ２のそれぞれのランダムなオフセット電圧と、演算増幅器ＯＰＰ２をＢ級動作させるための動作域切り替え電圧との間には相関がない。ここで、演算増幅器ＯＰＮ１のランダムなオフセット電圧の分散による３σ値をＶＯＮ１、演算増幅器ＯＰＮ２のランダムなオフセット電圧の分散による３σ値をＶＯＮ２とし、動作分担を与える演算増幅器ＯＰＮ２のＢ級動作させるための動作域切り替え電圧をＶＯＮＡＢとすると、
ＶＯＮＡＢ＞ＶＯＮ１＋ＶＯＮ２
とする条件が必要となる。
【００４７】
また、演算増幅器ＯＰＰ１のランダムなオフセット電圧の分散による３σ値をＶＯＰ１、演算増幅器ＯＰＰ２のランダムなオフセット電圧の分散による３σ値をＶＯＰ２とし、演算増幅器ＯＰＰ２をＢ級動作させるための動作域切り替え電圧をＶＯＰＡＢとすると、
ＶＯＰＡＢ＞ＶＯＰ１＋ＶＯＰ２
とする条件が必要となる。
【００４８】
もしこの関係が守れないと、確実に演算増幅器の動作分担が行うことができず、出力信号の歪みが大きくなり、演算増幅器ＯＰＮ２と演算増幅器ＯＰＰ２の出力トランジスタが動作して、演算増幅器ＯＰＮ２と演算増幅器ＯＰＰ２消費電流が増大する製品が、製造上のばらつきにより、出現する。
【００４９】
上記設計条件を守った図１６に示す演算増幅器において、図１８の評価回路を用いて測定した入力信号電圧ＶＩＮと負荷抵抗Ｒに流れる出力信号電流ＩＯＵＴの関係を図２３に示す。
【００５０】
図２３では、振幅が異なる複数の入力信号電圧ＶＩＮにそれぞれ対応して、出力信号電流ＩＯＵＴが図示されている。入力信号電圧ＶＩＮの瞬時値が大きいところでも、出力信号電流ＩＯＵＴが飽和していない。また、入力信号電圧ＶＩＮの瞬時値の小さいところでも、信号が通過する状態となっている。
【００５１】
また、そのときの周波数スペクトル図を図２４に示す。図２４からわかるように、出力信号電流ＩＯＵＴに歪が多く、高調波成分のレベルが高くなっている。
【００５２】
このように、出力信号電流ＩＯＵＴに歪が多く、高調波成分のレベルが高くなっているのは、製造時のバラツキを考慮してＢ級増幅動作をさせるための動作域切り替え電圧を大きめに設定していて、小信号が通過しにくくなるからであると考えられる。
【００５３】
したがって、本発明は上記従来の課題を解決するものであり、ダイナミックな動作時の負荷への十分な電流供給と、スタティックな動作時の消費電力の低減と、オフセットの低減と、歪みの低減とが可能な演算増幅器を提供することを目的とする。
【課題を解決するための手段】
【００５４】
上記課題を解決するために、本発明の演算増幅器は、差動トランジスタ対と、差動トランジスタ対の片方のトランジスタに流れる出力電流を電圧に変換して第１および第２の電圧出力端より出力する電流電圧変換手段と、電流電圧変換手段の第１および第２の電圧出力端に制御端子が接続された第１および第２の出力トランジスタとを備え、第１の出力トランジスタの動作域はＡ級増幅動作域であり、第２の出力トランジスタの動作域はＢ級増幅動作域である。
【００５５】
この構成によれば、Ａ級増幅動作域で動作する第１の出力トランジスタと並列的に、Ｂ級増幅動作域で動作する第２の出力トランジスタを設けたので、第１の出力トランジスタの電流容量を小さく設定し、第２の出力トランジスタの電流容量を大きく設定することにより、システムのオフセットを小さい状態に保ちながら、ダイナミックな動作を保証し、かつスタティックな動作の消費電力を削減することができ、しかも歪を少なく抑えることができる。また、Ａ級動作をする演算増幅器とＢ級動作をする演算増幅器とを並列的に設けるのとは異なり、演算増幅器の内部で出力トランジスタを複数設けて、一つはＡ級増幅動作域で動作させ、残りはＢ級増幅動作域で動作させるので、Ａ級増幅動作部分とＢ級増幅動作部分の特性のバラツキが少なく、したがってＢ級動作増幅動作域で動作させるための動作域切り替え電圧を最小限に小さく設定することができ、Ｂ級増幅動作部分でも、小信号が通過しやすくなり、歪をさらに少なくできる。
【００５６】
上記構成の演算増幅器においては、第１の出力トランジスタがＡ級増幅動作域で動作するように、電流電圧変換手段の第１の電圧出力端の電圧を設定し、電流電圧変換手段の第２の電圧出力端の電圧を、電流電圧変換手段の第１の電圧出力端の電圧に対して、動作域をＡ級増幅動作域からＢ級増幅動作域に切り換えるための動作域切り換え電圧を重畳した電圧に設定することが好ましい。
【００５７】
上記構成においては、電流電圧変換手段は、例えば差動トランジスタ対が、第１の入力トランジスタと、この第１の入力トランジスタと入力差動対を構成する第２および第３の入力トランジスタとからなる。また、電流電圧変換手段は、差動トランジスタ対の第１の入力トランジスタにカレントミラー入力トランジスタが直列接続され、差動トランジスタ対の第２および第３の入力トランジスタにそれぞれ第１および第２のカレントミラー出力トランジスタが直列接続されたカレントミラーからなる。そして、差動トランジスタ対の第２の入力トランジスタとカレントミラーの第１のカレントミラー出力トランジスタとの接続点が第１の出力トランジスタの制御端子に接続され、差動トランジスタ対の第３の入力トランジスタとカレントミラーの第２のカレントミラー出力トランジスタとの接続点が第２の出力トランジスタの制御端子に接続され、動作域切り換え電圧は、差動トランジスタ対の第２および第３の入力トランジスタのサイズを互いに異ならせることにより生成している。
【００５８】
また、上記構成においては、電流電圧変換手段は、以下のような構成でもよい。すなわち、差動トランジスタ対が、第１の入力トランジスタと、この第１の入力トランジスタと入力差動対を構成する第２および第３の入力トランジスタとからなる。また、電流電圧変換手段は、差動トランジスタ対の第１の入力トランジスタにカレントミラー入力トランジスタが直列接続され、差動トランジスタ対の第２および第３の入力トランジスタにそれぞれ第１および第２のカレントミラー出力トランジスタが直列接続されたカレントミラーからなる。そして、差動トランジスタ対の第２の入力トランジスタとカレントミラーの第１のカレントミラー出力トランジスタとの接続点が第１の出力トランジスタの制御端子に接続され、差動トランジスタ対の第３の入力トランジスタとカレントミラーの第２のカレントミラー出力トランジスタとの接続点が第２の出力トランジスタの制御端子に接続され、動作域切り換え電圧は、カレントミラーの第１および第２のカレントミラー出力トランジスタのサイズを互いに異ならせることにより生成している。
【００５９】
上記構成においては、第２の出力トランジスタが複数設けられていてもよい。
【００６０】
上記構成においては、差動トランジスタ対はｎチャンネルＭＯＳトランジスタまたはｐチャンネルＭＯＳトランジスタで構成される。
【００６１】
本発明の演算増幅器は、ｎチャンネル型差動トランジスタ対と、ｎチャンネル型差動トランジスタ対の片方のトランジスタに流れる出力電流を電圧に変換して第１および第２の電圧出力端より出力する第１の電流電圧変換手段と、第１の電流電圧変換手段の第１および第２の電圧出力端に制御端子が接続された第１および第２のｐチャンネル出力トランジスタと、ｐチャンネル型差動トランジスタ対と、ｐチャンネル型差動トランジスタ対の片方のトランジスタに流れる出力電流を電圧に変換して第３および第４の電圧出力端より出力する第２の電流電圧変換手段と、第２の電流電圧変換手段の第３および第４の電圧出力端に制御端子が接続された第１および第２のｎチャンネル出力トランジスタとを備え、第１のｐチャンネル出力トランジスタの動作域はＡ級増幅動作域であり、第２のｐチャンネル出力トランジスタの動作域はＢ級増幅動作域であり、第１のｎチャンネル出力トランジスタの動作域はＡ級増幅動作域であり、第２のｎチャンネル出力トランジスタの動作域はＢ級増幅動作域である。
【００６２】
この構成によれば、Ａ級増幅動作域で動作する第１のｎチャンネル出力トランジスタと並列的に、Ｂ級増幅動作域で動作する第２のｎチャンネル出力トランジスタを設け、Ａ級増幅動作域で動作する第１のｐチャンネル出力トランジスタと並列的に、Ｂ級増幅動作域で動作する第２のｐチャンネル出力トランジスタを設けたので、第１のｎチャンネル出力トランジスタおよび第１のｐチャンネル出力トランジスタの電流容量を小さく設定し、第２のｎチャンネル出力トランジスタおよび第２のｐチャンネル出力トランジスタの電流容量を大きく設定することにより、システムのオフセットを小さい状態に保ちながら、ダイナミックな動作を保証し、かつスタティックな動作の消費電力を削減することができ、しかも歪を少なく抑えることができる。また、Ａ級動作をする演算増幅器とＢ級動作をする演算増幅器とを並列的に設けるのとは異なり、演算増幅器の内部で出力トランジスタを複数設けて、一つはＡ級増幅動作域で動作させ、残りはＢ級増幅動作域で動作させるので、Ａ級増幅動作部分とＢ級増幅動作部分の特性のバラツキが少なく、したがってＢ級動作増幅動作域で動作させるための動作域切り替え電圧を最小限に小さく設定することができ、Ｂ級増幅動作部分でも、小信号が通過しやすくなり、歪をさらに少なくできる。
【発明の効果】
【００６３】
本発明の演算増幅器によれば、Ａ級増幅動作域で動作する出力トランジスタとＢ級増幅動作域で動作する出力トランジスタとを設け、これらを並列的に動作させるようにしたので、ダイナミックな動作時の負荷への十分な電流供給と、スタティックな動作時の消費電力の低減と、オフセットの低減と、歪みの低減とが可能な優れた演算増幅器を実現できるものである。
【発明を実施するための最良の形態】
【００６４】
以下本発明の実施の形態について、図面を参照しながら説明する。
【００６５】
図１は本発明の演算増幅器の回路図を示すものである。図１において、ＯＰＮＮはｎチャンネルＭＯＳトランジスタを入力トランジスタとする演算増幅器、ＯＰＮＰはｐチャンネルＭＯＳトランジスタを入力トランジスタとする演算増幅器である。ｉｎ１−は演算増幅器ＯＰＮＮの負の極性を有する入力端子、ｉｎ１＋、ｉｎ２＋は演算増幅器ＯＰＮＮの正の極性を有する入力端子、ｏｕｔ１は正の極性を有する入力端子ｉｎ１＋に対応する演算増幅器ＯＰＮＮの出力端子、ｏｕｔ２は正の極性を有する入力端子ｉｎ２＋に対応する演算増幅器ＯＰＮＮの出力端子である。ｉｎ２−は演算増幅器ＯＰＮＰの負の極性を有する入力端子、ｉｎ３＋、ｉｎ４＋は演算増幅器ＯＰＮＰの正の極性有する入力端子、ｏｕｔ３は正の極性を有する入力端子ｉｎ３＋に対応する演算増幅器ＯＰＮＰの出力端子、ｏｕｔ４は正の極性を有する入力端子ｉｎ４＋に対応する演算増幅器ＯＰＮＰの出力端子である。
【００６６】
演算増幅器ＯＰＮＮと演算増幅器ＯＰＮＰとから演算増幅器ＯＰが構成される。演算増幅器ＯＰＮＮの入力端子ｉｎ１−と演算増幅器ＯＰＮＰの入力端子ｉｎ２−とから演算増幅器ＯＰの負の極性を有する入力端子ｉｎ−が構成される。演算増幅器ＯＰＮＮの入力端子ｉｎ１＋、ｉｎ２＋と演算増幅器ＯＰＮＰのｉｎ３＋、ｉｎ４＋とから演算増幅器ＯＰの正の極性を有する入力端子ｉｎ＋が構成される。演算増幅器ＯＰＮＮの出力端子ＯＵＴ１、ＯＵＴ２と、演算増幅器ＯＰＮＰの出力端子ＯＵＴ３、ＯＵＴ４から、演算増幅器ＯＰの出力端子ＯＵＴが構成される。
【００６７】
図２は図１の構成部品である演算増幅器ＯＰＮ（例えば、図１の演算増幅器ＯＰＮＮ）のブロック図である。
【００６８】
図３は演算増幅器ＯＰＮのより詳細な構成を示すブロック図である。図３において、１００は負の極性を有する１個の入力端子ｉｎ１−と正の極性を有する２個の入力端子ｉｎ１＋、ｉｎ２＋とを有する差動トランジスタ対である。１１０は電流源、１２０は電流電圧変換回路、１３０は入力端子ｉｎ１＋に対応した出力トランジスタ、１４０は入力端子ｉｎ２＋に対応した出力トランジスタである。
【００６９】
差動トランジスタ対１００は、第１の入力トランジスタと、この第１の入力トランジスタと入力差動対を構成する第２および第３の入力トランジスタとからなる（図４、図５参照）。電流電圧変換回路１２０は、カレントミラーからなり、第２および第３の入力トランジスタに流れる電流をそれぞれ電圧に変換する機能を有する。出力トランジスタ１３０は第２の入力トランジスタに対応して設けられ、出力トランジスタ１４０は第３の入力トランジスタに対応して設けられている。出力トランジスタ１３０はＡ級増幅動作域で動作し、出力トランジスタ１４０は、Ｂ級増幅動作域で動作する。
【００７０】
上記構成の演算増幅器においては、出力トランジスタ１３０がＡ級増幅動作域で動作するように、電流電圧変換回路１２０の出力トランジスタ１３０に対応した電圧出力端の電圧を設定し、電流電圧変換回路１２０の出力トランジスタ１４０に対応した電圧出力端の電圧を、電流電圧変換回路の出力トランジスタ１３０に対応した電圧出力端の電圧に対して、動作域をＡ級増幅動作域からＢ級増幅動作域に切り換えるための動作域切り換え電圧を重畳した電圧に設定している。
【００７１】
この構成によれば、Ａ級増幅動作域で動作する出力トランジスタ１３０と並列的に、Ｂ級増幅動作域で動作する出力トランジスタ１４０を設けたので、出力トランジスタ１３０の電流容量を小さく設定し、出力トランジスタ１４０の電流容量を大きく設定することにより、システムのオフセットを小さい状態に保ちながら、ダイナミックな動作を保証し、かつスタティックな動作の消費電力を削減することができ、しかも歪を少なく抑えることができる。また、Ａ級動作をする演算増幅器とＢ級動作をする演算増幅器とを並列的に設けるのとは異なり、演算増幅器の内部に複数の出力トランジスタ１３０、１４０を設けて、一つはＡ級増幅動作域で動作させ、残りはＢ級増幅動作域で動作させるので、Ａ級増幅動作部分とＢ級増幅動作部分の特性のバラツキが少なく、したがってＢ級動作増幅動作域で動作させるための動作域切り替え電圧を最小限に小さく設定することができ、Ｂ級増幅動作部分でも、小信号が通過しやすくなり、歪をさらに少なくできる。
【００７２】
図４はｎチャンネルＭＯＳトランジスタを入力差動トランジスタとするＣＭＯＳ構成の演算増幅器ＯＰＮＮの回路例を示す。図４において、ＶＤＤは電源印加端子、ＶＳＳは接地端子、ｉｎ−は演算増幅器の負の極性を有する入力端子、ｉｎ１＋、ｉｎ２＋は演算増幅器の正の極性を有する２つの入力端子、ｏｕｔ１、ｏｕｔ２は演算増幅器の２つの出力端子である。
【００７３】
Ｉ１Ｎは演算増幅器を動作させる電流源、Ｍ１Ｎ、Ｍ２Ｎ、Ｍ２１Ｎは差動対を構成するｎチャンネルＭＯＳトランジスタ、Ｍ３Ｐ、Ｍ４Ｐ、Ｍ４１Ｐは電流電圧変換回路として機能するカレントミラーを構成するｐチャンネルＭＯＳトランジスタ、Ｍ５Ｎ、Ｍ６Ｎ、Ｍ７Ｎは電流源Ｉ１Ｎのカレントミラーを構成するｎチャンネルＭＯＳトランジスタ、Ｍ８Ｐ、Ｍ８１Ｐはｐチャンネル型の出力ＭＯＳトランジスタ、Ｃ１Ｎ、Ｃ１１Ｎは演算増幅器の発振を防止するためのコンデンサである。
【００７４】
出力ＭＯＳトランジスタＭ８ＰはＡ級増幅動作域で動作するようにゲート電圧が設定され、出力ＭＯＳトランジスタＭ８１ＰはＢ級増幅動作域で動作するように、出力ＭＯＳトランジスタＭ８Ｐのゲート電圧に対して、動作域切り替え電圧が重畳された電圧にゲート電圧が設定されている。
【００７５】
カレントミラーを構成するｐチャンネルＭＯＳトランジスタＭ３Ｐ、Ｍ４Ｐ、Ｍ４１Ｐは、差動対を構成するｎチャンネルＭＯＳトランジスタＭ１Ｎ、Ｍ２Ｎ、Ｍ２１Ｎにおいて、ｎチャンネルＭＯＳトランジスタＭ２Ｎ、Ｍ２１Ｎに流れる電流を電圧に変換する電流電圧変換回路を構成している。
【００７６】
図５はｐチャンネルＭＯＳトランジスタを入力差動トランジスタとするＣＭＯＳ構成の演算増幅器ＯＰＮＰの回路例を示す。図５において、ＶＤＤは電源印加端子、ＶＳＳは接地端子、ｉｎ−は演算増幅器の負の極性を有する入力端子、ｉｎ１＋、ｉｎ２＋は演算増幅器の正の極性を有する２つの入力端子、ｏｕｔ１、ｏｕｔ２は演算増幅器の２つの出力端子である。
【００７７】
Ｉ１Ｐは演算増幅器を動作させる電流源、Ｍ１Ｐ、Ｍ２Ｐ、Ｍ２１Ｐは差動対を構成するｐチャンネルＭＯＳトランジスタ、Ｍ３Ｎ、Ｍ４Ｎ、Ｍ４１Ｎは電流電圧変換回路として機能するカレントミラーを構成するｎチャンネルＭＯＳトランジスタ、Ｍ５Ｐ、Ｍ６Ｐ、Ｍ７Ｐは電流源Ｉ１Ｐのカレントミラーを構成するｐチャンネルＭＯＳトランジスタ、Ｍ８Ｎ、Ｍ８１Ｎはｎチャンネル型の出力ＭＯＳトランジスタ、Ｃ１Ｐ、Ｃ１１Ｐは演算増幅器の発振を防止するためのコンデンサである。
【００７８】
出力ＭＯＳトランジスタＭ８ＮはＡ級増幅動作域で動作するようにゲート電圧が設定され、出力ＭＯＳトランジスタＭ８１ＮはＢ級増幅動作域で動作するように、出力ＭＯＳトランジスタＭ８Ｎのゲート電圧に対して、動作域切り替え電圧が重畳された電圧にゲート電圧が設定されている。
【００７９】
カレントミラーを構成するｎチャンネルＭＯＳトランジスタＭ３Ｎ、Ｍ４Ｎ、Ｍ４１Ｎは、差動対を構成するｐチャンネルＭＯＳトランジスタＭ１Ｐ、Ｍ２Ｐ、Ｍ２１Ｐにおいて、ｐチャンネルＭＯＳトランジスタＭ２Ｐ、Ｍ２１Ｐに流れる電流を電圧に変換する電流電圧変換回路を構成している。
【００８０】
さらに、図６は図４の演算増幅器と図５の演算増幅器とを結合した演算増幅器の回路例を示す。図６において、ＶＤＤは電源印加端子、ＶＳＳは接地端子、ｉｎ−は演算増幅器の負の極性を有する入力端子、ｉｎ＋は演算増幅器の正の極性を有する入力端子、ｏｕｔは演算増幅器の出力端子である。入力端子ｉｎ＋は、図４および図５の入力端子ｉｎ１＋、ｉｎ２＋を共通接続したものである。出力端子ｏｕｔは図４および図５の出力端子ｏｕｔ１、ｏｕｔ２を共通接続したものである。
【００８１】
Ｉ１Ｎは演算増幅器を動作させる電流源、Ｍ１Ｎ、Ｍ２Ｎ、Ｍ２１Ｎは差動対を構成するｎチャンネルＭＯＳトランジスタ、Ｍ３Ｐ、Ｍ４Ｐ、Ｍ４１Ｐは電流電圧変換回路として機能するカレントミラーを構成するｐチャンネルＭＯＳトランジスタ、Ｍ５Ｎ、Ｍ６Ｎ、Ｍ７Ｎは電流源Ｉ１Ｎのカレントミラーを構成するｎチャンネルＭＯＳトランジスタ、Ｍ８Ｐ、Ｍ８１Ｐはｐチャンネル型の出力ＭＯＳトランジスタ、Ｃ１Ｎ、Ｃ１１Ｎは演算増幅器の発振を防止するためのコンデンサである。
【００８２】
Ｉ１Ｐは演算増幅器を動作させる電流源、Ｍ１Ｐ、Ｍ２Ｐ、Ｍ２１Ｐは差動対を構成するｐチャンネルＭＯＳトランジスタ、Ｍ３Ｎ、Ｍ４Ｎ、Ｍ４１Ｎは電流電圧変換回路として機能するカレントミラーを構成するｎチャンネルＭＯＳトランジスタ、Ｍ５Ｐ、Ｍ６Ｐ、Ｍ７Ｐは電流源Ｉ１Ｐのカレントミラーを構成するｐチャンネルＭＯＳトランジスタ、Ｍ８Ｎ、Ｍ８１Ｎはｎチャンネル型の出力ＭＯＳトランジスタ、Ｃ１Ｐ、Ｃ１１Ｐは演算増幅器の発振を防止するためのコンデンサである。
【００８３】
出力ＭＯＳトランジスタＭ８ＰはＡ級増幅動作域で動作するようにゲート電圧が設定され、小さい電流を流すことができればよいので、そのサイズは小さく設定されている。また、出力ＭＯＳトランジスタＭ８１ＰはＢ級増幅動作域で動作するように、出力ＭＯＳトランジスタＭ８Ｐのゲート電圧に対して、動作域切り替え電圧が重畳された電圧にゲート電圧が設定され、また大きな電流を流すことができるように、大きなサイズに設定されている。
【００８４】
出力ＭＯＳトランジスタＭ８ＮはＡ級増幅動作域で動作するようにゲート電圧が設定され、小さい電流を流すことができればよいので、そのサイズは小さく設定されている。また、出力ＭＯＳトランジスタＭ８１ＮはＢ級増幅動作域で動作するように、出力ＭＯＳトランジスタＭ８Ｎのゲート電圧に対して、動作域切り替え電圧が重畳された電圧にゲート電圧が設定され、また大きな電流を流すことができるように、大きなサイズに設定されている。
【００８５】
カレントミラーを構成するｐチャンネルＭＯＳトランジスタＭ３Ｐ、Ｍ４Ｐ、Ｍ４１Ｐは、差動対を構成するｎチャンネルＭＯＳトランジスタＭ１Ｎ、Ｍ２Ｎ、Ｍ２１Ｎにおいて、ｎチャンネルＭＯＳトランジスタＭ２Ｎ、Ｍ２１Ｎに流れる電流を電圧に変換する電流電圧変換回路を構成している。
【００８６】
カレントミラーを構成するｎチャンネルＭＯＳトランジスタＭ３Ｎ、Ｍ４Ｎ、Ｍ４１Ｎは、差動対を構成するｐチャンネルＭＯＳトランジスタＭ１Ｐ、Ｍ２Ｐ、Ｍ２１Ｐにおいて、ｐチャンネルＭＯＳトランジスタＭ２Ｐ、Ｍ２１Ｐに流れる電流を電圧に変換する電流電圧変換回路を構成している。
【００８７】
以上のように構成された本発明の演算増幅器について、以下図６を用いてその動作を説明する。図４および図５のＣＭＯＳ演算増幅器の動作については、図６の動作説明で代用する。基本的な動作については、図１２および図１３に示した先行技術と同様である。先行技術との違いは、Ａ級動作をする出力トランジスタＭ８Ｐ、Ｍ８Ｎの他に、Ｂ級動作をする出力トランジスタＭ８１Ｐ、Ｍ８１Ｎが追加され、それに対応して、差動対を構成するｎチャンネルＭＯＳトランジスタＭ２１Ｎ、ｐチャンネルＭＯＳトランジスタＭ２１Ｐ、カレントミラーを構成するｐチャンネルＭＯＳトランジスタＭ４１Ｐ、ｎチャンネルＭＯＳトランジスタＭ４１Ｎが追加された点である。
【００８８】
この構成により、小信号はＡ級動作をする出力トランジスタＭ８Ｐ、Ｍ８Ｎが主として増幅し、大信号はＢ級動作をする出力トランジスタＭ８１Ｐ、Ｍ８１Ｎが主として増幅することになる。
【００８９】
図６において、ｎチャンネルＭＯＳトランジスタＭ２１Ｎは、ｎチャンネルＭＯＳトランジスタＭ１Ｎとで差動対を構成し、ｐチャンネルＭＯＳトランジスタＭ４１ＰはｎチャンネルＭＯＳトランジスタＭ２１Ｎに対応してカレントミラーを構成する。このｐチャンネルＭＯＳトランジスタＭ４１Ｐは、ｎチャンネルＭＯＳトランジスタＭ２１Ｎを流れる電流を電圧に変換する電流電圧変換回路として動作する。
【００９０】
ｐチャンネルＭＯＳトランジスタＭ２１Ｐは、ｐチャンネルＭＯＳトランジスタＭ１Ｐとで差動対を構成し、ｎチャンネルＭＯＳトランジスタＭ４１ＮはｐチャンネルＭＯＳトランジスタＭ２１Ｐに対応してカレントミラーを構成する。このｎチャンネルＭＯＳトランジスタＭ４１Ｎは、ｐチャンネルＭＯＳトランジスタＭ２１Ｐを流れる電流を電圧に変換する電流電圧変換回路として動作する。
【００９１】
ここで、出力ＭＯＳトランジスタＭ８Ｐ、Ｍ８Ｎのトランジスタサイズと電流源となるｎチャンネルＭＯＳトランジスタＭ７ＮおよびｐチャンネルＭＯＳトランジスタＭ７Ｐの最適化とによって、演算増幅器ＯＰＮＮ、ＯＰＮＰそれぞれのランダムなオフセットを個別に低減することができる。ここで、大きい電流は、出力ＭＯＳトランジスタＭ８１Ｐ、Ｍ８１Ｎに分担させるので、出力ＭＯＳトランジスタＭ８Ｐ、Ｍ８Ｎについては、あまり大きい電流を流せなくてもよいので、サイズ的に小さいものでよい。したがって、ｎチャンネルＭＯＳトランジスタＭ７ＮおよびｐチャンネルＭＯＳトランジスタＭ７Ｐについても、小さいサイズでよいことになる。その結果、スタティックな動作時の電力消費を少なくすることができる。
【００９２】
図６の演算増幅器では出力の電流を大きくするには出力ＭＯＳトランジスタＭ８１Ｎと出力ＭＯＳトランジスタＭ８１Ｐのゲート幅のサイズを大きくするか、出力ＭＯＳトランジスタＭ８１Ｎと出力ＭＯＳトランジスタＭ８１Ｐのゲート長のサイズを小さくすればよい。
【００９３】
演算増幅器ＯＰＮＮにおいて、出力ＭＯＳトランジスタＭ８１ＰをＢ級動作させるためには、差動対のバランスに重みを付ける方法と、カレントミラーのトランジスタ対に重みを付ける方法の２通りある。
【００９４】
出力ＭＯＳトランジスタＭ８１Ｐは入力差動トランジスタであるｎチャンネルＭＯＳトランジスタＭ２１Ｎのサイズを入力差動トランジスタであるｎチャンネルＭＯＳトランジスタＭ２Ｎのサイズとは異ならせることでＢ級動作させるための動作域切り替え電圧が設定可能である。また、カレントミラーを構成するｐチャンネルＭＯＳトランジスタＭ４１Ｐのサイズを、カレントミラーを構成するｐチャンネルＭＯＳトランジスタＭ４Ｐとは異ならせることで動作域切り替え電圧が設定可能である。
【００９５】
つまり、ｎチャンネルＭＯＳトランジスタＭ２１Ｎのサイズを、ｎチャンネルＭＯＳトランジスタＭ２Ｎのサイズとは異ならせることにより、出力ＭＯＳトランジスタＭ８Ｐ、Ｍ８１Ｐのゲート電圧の間に、動作域切り替え電圧だけ差がでるようにし、それによって出力ＭＯＳトランジスタＭ８ＰはＡ級増幅動作域で動作させ、出力ＭＯＳトランジスタＭ８１ＰはＢ級増幅動作域で動作させることができる。
【００９６】
同様に、ｐチャンネルＭＯＳトランジスタＭ４１Ｐのサイズを、ｐチャンネルＭＯＳトランジスタＭ４Ｐのサイズとは異ならせることにより、出力ＭＯＳトランジスタＭ８Ｐ、Ｍ８１Ｐのゲート電圧の間に、動作域切り替え電圧だけ差がでるようにし、それによって出力ＭＯＳトランジスタＭ８ＰはＡ級増幅動作域で動作させ、出力ＭＯＳトランジスタＭ８１ＰはＢ級増幅動作域で動作させることができる。
【００９７】
演算増幅器ＯＰＮＰにおいて、出力ＭＯＳトランジスタＭ８１ＮをＢ級動作させるためには、上記と同様に、差動対のバランスに重みを付ける方法と、カレントミラーのトランジスタ対に重みを付ける方法の２通りある。
【００９８】
出力ＭＯＳトランジスタＭ８１Ｎは入力差動トランジスタであるｐチャンネルＭＯＳトランジスタＭ２１Ｐのサイズを入力差動トランジスタであるｐチャンネルＭＯＳトランジスタＭ２Ｐのサイズとは異ならせることでＢ級動作させるための動作域切り替え電圧が設定可能である。また、カレントミラーを構成するｎチャンネルＭＯＳトランジスタＭ４１Ｎのサイズを、カレントミラーを構成するｎチャンネルＭＯＳトランジスタＭ４Ｎとは異ならせることで動作域切り替え電圧が設定可能である。
【００９９】
つまり、ｐチャンネルＭＯＳトランジスタＭ２１Ｐのサイズを、ｐチャンネルＭＯＳトランジスタＭ２Ｐのサイズとは異ならせることにより、出力ＭＯＳトランジスタＭ８Ｎ、Ｍ８１Ｎのゲート電圧の間に、動作域切り替え電圧だけ差がでるようにし、それによって出力ＭＯＳトランジスタＭ８ＮはＡ級増幅動作域で動作させ、出力ＭＯＳトランジスタＭ８１ＮはＢ級増幅動作域で動作させることができる。
【０１００】
同様に、ｎチャンネルＭＯＳトランジスタＭ４１Ｎのサイズを、ｎチャンネルＭＯＳトランジスタＭ４Ｎのサイズとは異ならせることにより、出力ＭＯＳトランジスタＭ８Ｎ、Ｍ８１Ｎのゲート電圧の間に、動作域切り替え電圧だけ差がでるようにし、それによって出力ＭＯＳトランジスタＭ８ＮはＡ級増幅動作域で動作させ、出力ＭＯＳトランジスタＭ８１ＮはＢ級増幅動作域で動作させることができる。
【０１０１】
ｎチャンネルＭＯＳトランジスタを入力差動トランジスタとする演算増幅器では、電流源のばらつき（図１２のｎチャンネルＭＯＳトランジスタＭ６Ｎ）、差動対のばらつき（図１２のｎチャンネルＭＯＳトランジスタＭ１ＮとｎチャンネルＭＯＳトランジスタＭ２Ｎ）、カレントミラーのばらつき（図１２のｐチャンネルＭＯＳトランジスタＭ３ＰとｐチャンネルＭＯＳトランジスタＭ４Ｐ）が図１７の演算増幅器ＯＰＮ１と演算増幅器ＯＰＮ２との間のランダムなオフセットのばらつきに寄与する。
【０１０２】
ｐチャンネルＭＯＳトランジスタを入力差動トランジスタとする演算増幅器では、電流源のばらつき（図１３のｐチャンネルＭＯＳトランジスタＭ６Ｐ）、差動対のばらつき（図１３のｐチャンネルＭＯＳトランジスタＭ１ＰとｐチャンネルＭＯＳトランジスタＭ２Ｐ）、カレントミラーのばらつき（図１３のｎチャンネルＭＯＳトランジスタＭ３ＮとｎチャンネルＭＯＳトランジスタＭ４Ｎ）が図１７の演算増幅器ＯＰＰ１と演算増幅器ＯＰＰ２との間のランダムなオフセットのばらつきに寄与する。
【０１０３】
したがって、図１７の演算増幅器では、それらのランダムなオフセット電圧を考慮し、十分な余裕を持ってＢ級動作させるためのオフセット電圧を決定しなければならない。これに対し、差動対を構成するトランジスタで、Ｂ級動作させるための動作域切り替え電圧を設定する場合、図１７の演算増幅器とは異なり、差動対を構成するトランジスタ相互のばらつき、つまり、デバイス間のばらつきのみを考慮して動作域切り替え電圧を決定すればよい。しかも、差動対を構成するトランジスタは一つの半導体基板上に一体的に形成されるので、デバイス間のばらつきも極めて少なくできる。これにより、ランダムなオフセットの影響をほぼ受けなくなる。
【０１０４】
つまり、動作域切り替え電圧は、例えば、演算増幅器ＯＰＮＮでは差動対を構成するｎチャンネルＭＯＳトランジスタＭ２ＮとｎチャンネルＭＯＳトランジスタＭ２１Ｎの相互のばらつきにより決定される。また例えば、演算増幅器ＯＰＮＰでは差動対を構成するｐチャンネルＭＯＳトランジスタＭ２ＰとｐチャンネルＭＯＳトランジスタＭ２１Ｐの相互のばらつきに基づいて決定される。
【０１０５】
また、カレントミラーを構成するトランジスタで、Ｂ級動作させるための動作域切り替え電圧を設定する場合、図１７の演算増幅器とは異なり、カレントミラーを構成するトランジスタ相互のばらつき、つまり、デバイス間のばらつきのみを考慮して動作域切り替え電圧を決定すればよい。しかも、差動対を構成するトランジスタは一つの半導体基板上に一体的に形成されるので、デバイス間のばらつきも極めて少なくできる。これにより、ランダムなオフセットの影響をほぼ受けなくなる。
【０１０６】
つまり、動作域切り替え電圧は、例えば、演算増幅器ＯＰＮＮではカレントミラーを構成するｐチャンネルＭＯＳトランジスタＭ４ＰとｐチャンネルＭＯＳトランジスタＭ４１Ｐの相互のばらつきにより決定される。また例えば、演算増幅器ＯＰＮＰではカレントミラーを構成するｎチャンネルＭＯＳトランジスタＭ４ＮとｎチャンネルＭＯＳトランジスタＭ４１Ｎの相互のばらつきに基づいて決定される。
【０１０７】
したがって、図１７に示した演算増幅器より小さい、Ｂ級動作させるための動作域切り替え電圧の設定が実現可能となる。これにより、出力信号の歪みを小さく抑えられる。したがって、ランダムなオフセットの影響を受けることなく、ダイナミックな動作のときは演算増幅器ＯＰＮＮの出力ＭＯＳトランジスタＭ８１Ｐと演算増幅器ＯＰＮＰの出力ＭＯＳトランジスタＭ８１Ｎが動作して大振幅を保証し、スタティックなときは演算増幅器ＯＰＮＮの出力ＭＯＳトランジスタＭ８１Ｐと演算増幅器ＯＰＮＰの出力ＭＯＳトランジスタＭ８１Ｎが停止し、出力ＭＯＳトランジスタＭ８Ｐと出力ＭＯＳトランジスタＭ８Ｎとが電流源に従い省電力で動作することができる。
【０１０８】
また、演算増幅器ＯＰの消費電流が増大するような製品が、製造上のばらつきにより、出現することはない。
【０１０９】
図６に示す演算増幅器において、図１８の評価回路を用いて測定した入力信号電圧ＶＩＮと負荷抵抗Ｒに流れる出力信号電流ＩＯＵＴの関係を図７に示す。
【０１１０】
図７は、ｎチャンネルＭＯＳトランジスタを入力トランジスタとする図４の演算増幅器と、ｐチャンネルＭＯＳトランジスタを入力トランジスタとする図５の演算増幅器とを組み合わせた、図６の演算増幅器における、入力信号電圧ＶＩＮと負荷抵抗Ｒに流れる出力電流ＩＯＵＴの関係を示している。図７では、振幅が異なる複数の入力信号電圧ＶＩＮにそれぞれ対応して、出力電流ＩＯＵＴが図示されている。入力信号電圧ＶＩＮの瞬時値が小さいところでも、出力電流ＩＯＵＴが現れている。つまり、小信号が十分に通過している。
【０１１１】
さらに、その出力信号の周波数スペクトル図を図８に示す。図８からわかるように、出力電流ＩＯＵＴに十分に歪が少なく、高調波成分のレベルが低くなっている。
【０１１２】
以上のように、この実施の形態によれば、Ａ級増幅動作域で動作する出力トランジスタＭ８Ｎ、Ｍ８Ｐと並列的に、Ｂ級増幅動作域で動作する出力トランジスタＭ８１Ｎ、Ｍ８１Ｐを設けたので、出力トランジスタＭ８Ｎ、Ｍ８Ｐの電流容量を小さく設定し、出力トランジスタＭ８１Ｎ、Ｍ８１Ｐの電流容量を大きく設定することにより、システムのオフセットを小さい状態に保ちながら、ダイナミックな動作時に負荷への十分な電流供給を保証し、かつスタティックな動作の消費電力を削減することができ、しかも歪を少なく抑えることができる。
【０１１３】
しかも、図１７のように、Ａ級動作をする演算増幅器とＢ級動作をする演算増幅器とを並列的に設けるのではなく、一つの演算増幅器内で、Ａ級動作をする出力ＭＯＳトランジスタとＢ級動作をする出力ＭＯＳトランジスタとを並列的に設けるので、製造上のばらつきが図１７の構成にくらべて少ない。したがって、Ｂ級動作をさせるための動作域切り替え電圧を決定する際のマージンを十分に小さくすることができる。その結果、Ｂ級動作をする出力ＭＯＳトランジスタにおいても、より小さい信号を通過させることが可能となり、出力信号の歪を十分に小さく抑えることができる。
【０１１４】
なお、本実施の形態では演算増幅器の正の極性を有する入力端子および出力端子を各２個としたが、図９に示すように、Ｂ級動作させるための動作域切り替え電圧を複数個設定して、正の極性を有する入力端子および出力端子は各３個以上としてもよい。
【０１１５】
また、本実施の形態ではＭＯＳトランジスタで演算増幅器を構成したが、バイポーラトランジスタでＯＴＡ形式の演算増幅器を構成してもよい。
【０１１６】
また、本実施の形態ではＭＯＳトランジスタで演算増幅器を構成したが、ＢｉＣＭＯＳトランジスタでＯＴＡ形式の演算増幅器を構成してもよい。
【産業上の利用可能性】
【０１１７】
本発明にかかる演算増幅器は、出力ＭＯＳトランジスタを有し、駆動回路等として有用である。また音響増幅器、映像信号増幅器、ライン駆動装置、モータ駆動装置等の用途にも応用できる。
【図面の簡単な説明】
【０１１８】
【図１】本発明の実施の形態の演算増幅器の構成を示すブロック図である。
【図２】本発明の実施の形態の演算増幅器の構成を示すブロック図である。
【図３】本発明の実施の形態の演算増幅器の内部構成を示すブロック図である。
【図４】本発明の実施の形態における、ｎチャンネルＭＯＳトランジスタを入力トランジスタとする演算増幅器の例を示す回路図である。
【図５】本発明の実施の形態における、ｐチャンネルＭＯＳトランジスタを入力トランジスタとする演算増幅器の例を示す回路図である。
【図６】図４と図５の演算増幅器を組み合わせた演算増幅器の例を示す回路図である。
【図７】本発明の実施の形態における演算増幅器の電流波形（ＡＢ級動作）を示す波形図である。
【図８】本発明の実施の形態における演算増幅器の周波数スペクトル図である。
【図９】本発明の実施の形態の演算増幅器の他の例を示すブロック図である。
【図１０】従来の演算増幅器の構成を示すブロック図である。
【図１１】従来の演算増幅器の内部構成を示すブロック図である。
【図１２】従来のｎチャンネルＭＯＳトランジスタを入力トランジスタとする演算増幅器の例を示す回路図である。
【図１３】従来のｐチャンネルＭＯＳトランジスタを入力トランジスタとする演算増幅器の例を示す回路図である。
【図１４】特開昭６１-１４８９０６号公報に開示された演算増幅器のブロック図である。
【図１５】特開昭６１-１４８９０６号公報に開示された演算増幅器の回路図である。
【図１６】米国特許第６,１８８,２８４号明細書に開示されたライン駆動装置のブロック図である。
【図１７】米国特許第６,１８８,２８４号明細書に開示された演算増幅器のブロック図である。
【図１８】演算増幅器を評価する評価回路の回路図である。
【図１９】従来のｎチャンネルＭＯＳトランジスタを入力トランジスタとする演算増幅器の出力信号電流波形図である。
【図２０】従来のｐチャンネルＭＯＳトランジスタを入力トランジスタとする演算増幅器の出力信号電流波形図である。
【図２１】従来の演算増幅器の電流波形（ＡＢ級動作）を示す波形図である。
【図２２】従来の演算増幅器の電流波形（Ｂ級動作）を示す波形図である。
【図２３】従来の演算増幅器の電流波形（ＡＢ級動作）を示す波形図である。
【図２４】従来の演算増幅器の周波数スペクトル図を示す波形図である。
【符号の説明】
【０１１９】
ＯＰ、ＯＰＮ：  演算増幅器
ＯＰＮＮ、ＯＰＮ１、ＯＰＮ２：  ｎチャンネルＭＯＳトランジスタを入力トランジスタとする演算増幅器
ＯＰＮＰ、ＯＰＰ１、ＯＰＰ２：  ｐチャンネルＭＯＳトランジスタを入力トランジスタとする演算増幅器
Ｍ１Ｎ〜Ｍ８Ｎ：ｎチャンネルＭＯＳトランジスタ
Ｍ１Ｐ〜Ｍ８Ｐ：ｐチャンネルＭＯＳトランジスタ
Ｉ１Ｎ、Ｉ１Ｐ：  電流源
Ｃ１Ｐ、Ｃ１１Ｐ、Ｃ１Ｎ、Ｃ１１Ｎ：  コンデンサ
Ｒ  ：  負荷抵抗
Ｖｓｉｎ：  入力信号電圧源
Ｖｒｅｆ：  演算増幅器動作用基準電圧源
【図１】
2008042487.tif 000003
【図２】
2008042487.tif 000004
【図３】
2008042487.tif 000005
【図４】
2008042487.tif 000006
【図５】
2008042487.tif 000007
【図６】
2008042487.tif 000008
【図７】
2008042487.tif 000009
【図８】
2008042487.tif 000010
【図９】
2008042487.tif 000011
【図１０】
2008042487.tif 000012
【図１１】
2008042487.tif 000013
【図１２】
2008042487.tif 000014
【図１３】
2008042487.tif 000015
【図１４】
2008042487.tif 000016
【図１５】
2008042487.tif 000017
【図１６】
2008042487.tif 000018
【図１７】
2008042487.tif 000019
【図１８】
2008042487.tif 000020
【図１９】
2008042487.tif 000021
【図２０】
2008042487.tif 000022
【図２１】
2008042487.tif 000023
【図２２】
2008042487.tif 000024
【図２３】
2008042487.tif 000025
【図２４】
2008042487.tif 000026