(57)【要約】【課題】電源の個数を減らすことのできるプラズマ表示装置を提供する。【解決手段】本発明のプラズマ表示装置は、Ｙ電極とＶｓｃＬ電源との間に連結された第１トランジスタＹｓｃＬと、Ｙ電極とＶｓｃＬ電源との間に連結され、Ｙ電極の電圧が漸進的に変更されるように動作する第２トランジスタＹｎｆと、電圧生成器４３１とを含み、この電圧生成器４３１は、第２トランジスタＹｎｆの導通時にＹ電極とＶｓｃＬ電源との間に形成される第１経路上に直列に連結された第１及び第２抵抗Ｒ１、Ｒ２と、第１及び第２抵抗の接続点に連結され、第２トランジスタＹｎｆの導通時に第１及び第２抵抗の接続点電圧が基準電圧より高い場合に、Ｙ電極とＶｓｃＬ電源との間にある第２経路へ電流を流すレギュレーター４３１−１とを含むことを特徴とする。【選択図】図３
2008276223.tif 000002
【特許請求の範囲】
【請求項１】
電極と、
前記電極と第１電圧を供給する電源との間に連結された第１トランジスタと、
前記電極と前記電源との間に連結され、前記電極の電圧が漸進的に変更されるように動作する第２トランジスタと、
前記電極と前記第２トランジスタとの間または前記電源と前記第２トランジスタとの間に直列に連結された第１及び第２抵抗と、
前記第２トランジスタの導通時に基準電圧を提供し、前記第１及び第２抵抗の接続点電圧が前記基準電圧より高い場合には、前記電極と前記電源との間は前記第１及び第２抵抗によって形成される第１経路とは異なる第２経路へ電流を流す電圧レファレンス手段と
を含むことを特徴とするプラズマ表示装置。
【請求項２】
前記電圧レファレンス手段は、
基準端子が前記第１及び第２抵抗の接続点に連結され、第１端子が前記電極に連結され、第２端子が前記第２トランジスタに連結されるレギュレーターを含み、
前記第２経路は前記第１端子と前記第２端子とによって形成されることを特徴とする請求項１に記載のプラズマ表示装置。
【請求項３】
前記電圧レファレンス手段は、
基準端子が前記第１及び第２抵抗の接続点に連結され、第１端子が前記第２トランジスタに連結され、第２端子が前記電源に連結されるレギュレーターを含み、
前記第２経路は前記第１端子と前記第２端子とによって形成されることを特徴とする請求項１に記載のプラズマ表示装置。
【請求項４】
制御端が前記レギュレーターの前記第１端子に連結され、前記電極と前記電源との間に前記第２経路とは異なる第３経路へ電流を流す第３トランジスタをさらに含むことを特徴とする請求項２または請求項３に記載のプラズマ表示装置。
【請求項５】
前記基準電圧を変更する基準電圧制御器をさらに含むことを特徴とする請求項１に記載のプラズマ表示装置。
【請求項６】
前記電圧レファレンス手段は、
第１端子が前記第１及び第２抵抗の接続点に連結され、第２端子が前記基準電圧制御器に連結され、前記接続点電圧に対応して出力電圧を決定する比較器と、
制御端が前記比較器の出力端に連結され、導通時に前記第２経路へ電流を流す第３トランジスタと
を含むことを特徴とする請求項５に記載のプラズマ表示装置。
【請求項７】
複数の電極と、
前記複数の電極と第１電圧を供給する電源との間に連結された第１トランジスタと、
前記複数の電極と前記電源との間に連結され、前記電極の電圧を漸進的に変更させるように動作する第２トランジスタと、
前記第２トランジスタの導通時に前記電極と前記電源との間に形成される第１経路上に直列に連結された第１及び第２抵抗と、
前記第１及び第２抵抗の接続点電圧と基準電圧とを比較し、前記比較結果に基づいて出力電圧を決定する比較器と、
前記出力電圧に応答して導通し、前記第２トランジスタの導通時に前記電極と前記電源との間に形成される第２経路へ電流を流す第３トランジスタと
を含むことを特徴とするプラズマ表示装置。
【請求項８】
前記基準電圧を変更する基準電圧制御器をさらに含むことを特徴とする請求項７に記載のプラズマ表示装置。
【請求項９】
アドレス期間に前記第１トランジスタが導通し、リセット期間に前記第２トランジスタが導通し、
前記リセット期間において前記電極に印加される電圧は前記第１電圧より高い電圧であることを特徴とする請求項７または請求項８に記載のプラズマ表示装置。
【請求項１０】
複数の電極と、
前記複数の電極と第１電圧を供給する電源との間に連結された第１トランジスタと、
前記複数の電極と前記電源との間に連結され、前記電極の電圧が漸進的に変更されるように動作する第２トランジスタと、
前記第２トランジスタの導通時に前記電極と前記電源との間に形成される第１経路上に直列に連結された第１及び第２抵抗と、
第１乃至第３端子を有し、前記第１及び第２抵抗の接続点に前記第１端子が連結され、前記第２トランジスタの導通時に前記第１及び第２抵抗の接続点電圧が基準電圧より高い場合に、前記電極と前記電源との間は前記第２及び第３端子によって形成される第２経路へ電流を流すレギュレーターと
を含むことを特徴とするプラズマ表示装置。
【請求項１１】
前記電極と前記第２トランジスタとの間に前記第１及び第２抵抗が直列に連結され、前記第２端子が前記電極に連結され、前記第３端子が前記第２トランジスタに連結されることを特徴とする請求項１０に記載のプラズマ表示装置。
【請求項１２】
前記第２トランジスタと前記電源との間に前記第１及び第２抵抗が直列に連結され、前記第２端子が前記第２トランジスタに連結され、前記第３端子が前記電源に連結されることを特徴とする請求項１０に記載のプラズマ表示装置。
【請求項１３】
前記レギュレーターの第２端子に制御端が連結され、前記第２トランジスタの導通時に前記電極と前記電源との間は、前記第２経路とは異なる第３経路へ電流を流す第３トランジスタをさらに含むことを特徴とする請求項１０に記載のプラズマ表示装置。
【請求項１４】
電極を含むプラズマ表示装置を駆動する方法において、
前記電極と第１電圧を供給する電源との間に連結される第１トランジスタを導通し、前記電極の電圧を第２電圧まで変更する段階と、
前記電極と前記電源との間に連結される第２トランジスタを導通し、前記電極に前記第１電圧を印加する段階とを含み、
前記電極の電圧を前記第２電圧まで変更する段階は、
前記電極と前記電源との間に直列に連結される第１及び第２抵抗によって形成される第１経路へ電流を流す段階と、
前記第１及び第２抵抗の接続点電圧が基準電圧より高い場合に、前記第１経路とは異なる第２経路へ電流を流す段階と
を含むことを特徴とするプラズマ表示装置の駆動方法。
【請求項１５】
前記第２電圧は前記第１電圧より高い電圧であることを特徴とする請求項１４に記載のプラズマ表示装置の駆動方法。
【請求項１６】
前記電極の電圧が前記第２電圧まで変更された後、前記電極の電圧を前記第２電圧に維持する段階をさらに含むことを特徴とする請求項１４または請求項１５に記載のプラズマ表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はプラズマ表示装置及びその駆動方法に関するものである。
【背景技術】
【０００２】
プラズマ表示装置は気体放電によって生成されるプラズマを利用して文字または映像を表示するプラズマ表示パネルを利用した表示装置である。このようなプラズマ表示パネルには複数の放電セルがマトリックス形態で配列されている。
【０００３】
一般にプラズマ表示装置では１つのフレームが複数のサブフィールドに分割されて駆動され、複数のサブフィールドにおいて表示動作を生じさせるサブフィールド加重値の組み合わせによって階調が表示される。各サブフィールドのアドレス期間の間に発光セルと非発光セルがアドレス放電によって選択され、維持期間の間に発光セルに対して行われる維持放電によって実際に映像が表示される。
【０００４】
このような放電は２つの電極の間の電圧差が一定電圧以上に設定されて行われ、アドレス期間と維持期間との間で各電極に使用される電圧のレベルが異なり、これによって各電圧を供給する電源の個数がより多くなってしまうという問題点があった。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明が目的とする技術的課題は、電源の個数を減らすことのできるプラズマ表示装置及びその駆動方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の１つの特徴によるプラズマ表示装置は、電極と、前記電極と第１電圧を供給する電源との間に連結された第１トランジスタと、前記電極と前記電源との間に連結され、前記電極の電圧が漸進的に変更されるように動作する第２トランジスタと、前記電極と前記第２トランジスタとの間または前記電源と前記第２トランジスタとの間に直列に連結された第１及び第２抵抗と、前記第２トランジスタの導通時に基準電圧を提供し、前記第１及び第２抵抗の接続点電圧が前記基準電圧より高い場合には、前記電極と前記電源との間は前記第１及び第２抵抗によって形成される第１経路とは異なる第２経路へ電流を流す電圧レファレンス手段とを含んでいる。
【０００７】
本発明の他の特徴によるプラズマ表示装置は、複数の電極と、前記複数の電極と第１電圧を供給する電源との間に連結された第１トランジスタと、前記複数の電極と前記電源との間に連結され、前記電極の電圧を漸進的に変更させるように動作する第２トランジスタと、前記第２トランジスタの導通時に前記電極と前記電源との間に形成される第１経路上に直列に連結された第１及び第２抵抗と、前記第１及び第２抵抗の接続点電圧と基準電圧とを比較し、前記比較結果に基づいて出力電圧を決定する比較器と、前記出力電圧に応答して導通し、前記第２トランジスタの導通時に前記電極と前記電源との間に形成される第２経路へ電流を流す第３トランジスタとを含んでいる。
【０００８】
本発明のまた他の特徴によるプラズマ表示装置は、複数の電極と、前記複数の電極と第１電圧を供給する電源との間に連結された第１トランジスタと、前記複数の電極と前記電源との間に連結され、前記電極の電圧が漸進的に変更されるように動作する第２トランジスタと、前記第２トランジスタの導通時に前記電極と前記電源との間に形成される第１経路上に直列に連結された第１及び第２抵抗と、第１乃至第３端子を有し、前記第１及び第２抵抗の接続点に前記第１端子が連結され、前記第２トランジスタの導通時に前記第１及び第２抵抗の接続点電圧が基準電圧より高い場合に、前記電極と前記電源との間は前記第２及び第３端子によって形成される第２経路へ電流を流すレギュレーターとを含んでいる。
【０００９】
本発明のまた他の特徴によると、電極を含むプラズマ表示装置を駆動する方法が提供される。この駆動方法は、前記電極と第１電圧を供給する電源との間に連結される第１トランジスタを導通し、前記電極の電圧を第２電圧まで変更する段階と、前記電極と前記電源との間に連結される第２トランジスタを導通し、前記電極に前記第１電圧を印加する段階とを含んでいる。ここで、前記電極の電圧を前記第２電圧まで変更する段階は、前記電極と前記電源との間に直列に連結される第１及び第２抵抗によって形成される第１経路へ電流を流す段階と、前記第１及び第２抵抗の接続点電圧が基準電圧より高い場合に、前記第１経路とは異なる第２経路へ電流を流す段階とを含んでいる。
【発明の効果】
【００１０】
本発明によれば、１つの電源で互いに異なるレベルの電圧を供給することができるので、プラズマ表示装置における電源の個数を減らすことができる。
【発明を実施するための最良の形態】
【００１１】
以下、添付した図面を参照して、本発明の実施例について本発明が属する技術分野における通常の知識を有する者が容易に実施できるように詳しく説明する。しかし、本発明は多様で相異なる形態で実現することができ、ここで説明する実施例に限定されるわけではない。
【００１２】
図面で本発明を明確に説明するために説明上不必要な部分は省略した。明細書全体にわたって類似の部分については同一の図面符号を付けた。ある部分が他の部分と連結されるという時、これは直接的に連結される場合だけでなく、その中間に他の素子を介して連結される場合も含んでいる。
【００１３】
また、明細書全体で電圧を維持するという表現は特定の２点間の電位差が時間経過によって変化しても、その変化が設計上許容できる範囲内であるか、変化の原因が当業者の設計慣行では無視されている寄生成分による場合を含んでいる。また、放電電圧に比べて半導体素子（トランジスタ、ダイオードなど）のしきい値電圧が非常に低いので、しきい値電圧を０Ｖ電圧とみなして近似処理する。したがって、電源によってノード、電極などに印加される電圧は、電源の電圧によってしきい値電圧、寄生成分などに電圧変動が起こった電圧を含んでいる。
【００１４】
次に、本発明の実施例に係るプラズマ表示装置及び駆動方法について詳細に説明する。
【００１５】
図１は本発明の実施例に係るプラズマ表示装置を示す図面である。
【００１６】
図１に示すように、本発明の実施例に係るプラズマ表示装置は、プラズマ表示パネル１００、制御部２００、アドレス電極駆動部３００、走査電極駆動部４００及び維持電極駆動部５００を含んでいる。
【００１７】
プラズマ表示パネル１００は、列方向に伸びる複数のアドレス電極（以下、"Ａ電極"と言う）Ａ１-Ａｍと、行方向に互いに対をなして伸びる複数の維持電極（以下、"Ｘ電極"と言う）Ｘ１-Ｘｎ及び走査電極（以下、"Ｙ電極"と言う）Ｙ１-Ｙｎとを含んでいる。一般に、Ｘ電極Ｘ１〜Ｘｎは各Ｙ電極Ｙ１-Ｙｎに対応して形成され、Ｘ電極Ｘ１-ＸｎとＹ電極Ｙ１-Ｙｎが維持期間において画像を表示するための表示動作を行う。Ｙ電極Ｙ１-ＹｎとＸ電極Ｘ１-ＸｎはＡ電極Ａ１-Ａｍと直交するように配置されている。この時、Ａ電極Ａ１-ＡｍとＸ電極Ｘ１-Ｘｎ及びＹ電極Ｙ１-Ｙｎとの交差部にあたる放電空間がセル１１０を形成する。このようなプラズマ表示パネル１００の構造は一例であり、以下で説明する駆動波形が適用できる他の構造のパネルも本発明に適用することができる。
【００１８】
制御部２００は、外部からの映像信号を受信してＡ電極駆動制御信号、Ｘ電極駆動制御信号及びＹ電極駆動制御信号を出力する。また、制御部２００は１つのフレームを複数のサブフィールドに分割して駆動し、各サブフィールドは時間的な動作変化で表現すると、リセット期間、アドレス期間及び維持期間から構成されている。
【００１９】
アドレス電極駆動部３００は、制御部２００からＡ電極駆動制御信号を受信して、表示しようとする放電セルを選択するための表示データ信号を各Ａ電極に印加する。
【００２０】
走査電極駆動部４００は、制御部２００からＹ電極駆動制御信号を受信してＹ電極に駆動電圧を印加する。
【００２１】
維持電極駆動部５００は、制御部２００からＸ電極駆動制御信号を受信してＸ電極に駆動電圧を印加する。
【００２２】
図２は本発明の実施例に係るプラズマ表示装置の駆動波形を示す図面である。図２では説明の便宜上１つのフレームを構成する複数のサブフィールドの中の１つのサブフィールドの駆動波形のみを示し、１つの放電セルを形成するＸ電極Ｘ、Ｙ電極Ｙ及びＡ電極Ａに印加される駆動波形のみを示した。
【００２３】
図２に示すように、リセット期間の上昇期間において、アドレス電極駆動部３００及び維持電極駆動部５００はそれぞれＡ電極Ａ及びＸ電極Ｘを基準電圧（図２では０Ｖ電圧）にバイアスし、走査電極駆動部４００はＹ電極Ｙの電圧をＶｓ電圧からＶｓｅｔ電圧まで漸進的に増加させる。図２ではＹ電極Ｙの電圧をランプ形態で増加させる場合を示した。その結果、Ｙ電極Ｙの電圧が増加する間にＹ電極ＹとＸ電極Ｘとの間及びＹ電極ＹとＡ電極Ａとの間に微弱な放電（以下、“弱放電”と言う）が起こりながら、Ｙ電極Ｙには（-）壁電荷が形成され、Ｘ電極Ｘ及びＡ電極Ａには（+）壁電荷が形成される。
【００２４】
次に、リセット期間の下降期間において、維持電極駆動部５００はＸ電極ＸをＶｅ電圧にバイアスし、走査電極駆動部４００はＹ電極Ｙの電圧をＶｓ電圧からＶｎｆ電圧まで漸進的に減少させる。図２ではＹ電極Ｙの電圧をランプ形態で減少させる場合を示した。その結果、Ｙ電極Ｙの電圧が減少する間にＹ電極ＹとＸ電極Ｘとの間及びＹ電極ＹとＡ電極Ａとの間に弱放電が起こりながら、Ｙ電極Ｙに形成された（-）壁電荷とＸ電極Ｘ及びＡ電極Ａに形成された（+）壁電荷とが消滅する。一般に（Ｖｎｆ-Ｖｅ）電圧の大きさはＹ電極ＹとＸ電極Ｘとの間の放電開始電圧に近く設定される。その結果、Ｙ電極ＹとＸ電極Ｘとの間の壁電圧がほぼ０Ｖになり、アドレス期間にアドレス放電を起こさないセルが維持期間に誤放電することを防止できる。
【００２５】
一般に、リセット期間にＶｎｆ電圧が印加された時、Ａ電極ＡとＹ電極Ｙとの間の壁電圧と、Ａ電極ＡとＹ電極Ｙとの間の外部電圧（Ｖｎｆ）との合計は、Ａ電極ＡとＹ電極Ｙとの間の放電開始電圧によって決められる。しかし、アドレス期間にＡ電極Ａに０Ｖが印加され、Ｙ電極ＹにＶｓｃＬ（=Ｖｎｆ）電圧が印加される場合には、Ａ電極ＡとＹ電極Ｙとの間にはＡ電極ＡとＹ電極Ｙとの間の放電開始電圧が形成されるので、放電を起こすことは可能であるが、この場合の放電遅延時間は走査パルスとアドレスパルスの幅より長いので放電が行われない。ところが、Ａ電極ＡにＶａ電圧が印加され、Ｙ電極ＹにＶｓｃＬ（=Ｖｎｆ）電圧が印加される場合には、Ａ電極ＡとＹ電極Ｙとの間にはＡ電極ＡとＹ電極Ｙとの間の放電開始電圧より高い電圧が形成されて放電遅延時間が走査パルスの幅より減少して放電を起こすことができる。この時、ＶｓｃＬ電圧をＶｎｆ電圧より低い電圧に設定すると、Ｙ電極ＹとＡ電極Ａとの間の電圧差（ＶｓｃＬ-Ｖａ）が大きくなってアドレス放電が容易に行われる。また、電圧差（ＶｓｃＬ-Ｖｎｆ、以下、“ΔV”と言う）だけＶａ電圧を下げることができる。したがって、アドレス期間におけるＶｓｃＬ電圧は一般にＶｎｆ電圧と同一か、または低いレベルに設定され、Ｖａ電圧は基準電圧より高いレベルに設定される。図２ではＶｓｃＬ電圧がＶｎｆ電圧よりΔV電圧だけ低くなる場合を示している。
【００２６】
維持期間において、走査電極駆動部４００は、複数のＹ電極Ｙにハイレベル電圧（図２ではＶｓ）及びローレベル電圧（図２では０Ｖ）を交互に有する維持パルスを当該サブフィールドの加重値に相当する回数だけ印加する。そして、維持電極駆動部５００は、複数のＸ電極Ｘに対してＹ電極Ｙに印加される維持パルスと反対位相で維持パルスを印加する。このようにすると、各Ｙ電極Ｙと各Ｘ電極Ｘとの間の電圧差がＶｓ電圧と-Ｖｓ電圧を交互に有するので、アドレス放電が起こったセル、つまり、発光セルでは維持放電が所定の回数だけ繰り返して起こることになる。
【００２７】
一方、図２ではＶｓ電圧と０Ｖ電圧を有する維持パルスをＹ電極ＹとＸ電極Ｘに交互に印加する場合を示したが、これとは異なって交互にＶｓ電圧と-Ｖｓ電圧となる維持パルスをＹ電極Ｙ及び/またはＸ電極Ｘに印加するようにすることも可能である。例えば、Ｘ電極Ｘを接地電圧にバイアスした状態で、Ｙ電極ＹにＶｓ電圧と-Ｖｓ電圧を交互に有する維持パルスを印加することも可能である。
【００２８】
また、図２ではリセット期間にセルの壁電荷を消去して非発光セルに設定したセルの中からアドレス期間にアドレス放電を通じて発光セルを選択していたが、これとは異なってリセット期間でセルに壁電荷を記入して発光セルに設定されたセルまたは直前サブフィールドの維持期間後に発光セルに設定されたセルの中からアドレス期間にアドレス放電を通じて非発光セルを選択することもできる。
【００２９】
以下では１つの電源で他のレベルの電圧を実現することができる駆動回路について、図３を参照して詳細に説明する。図３では１つの電源でＶｎｆ電圧及びＶｓｃＬ電圧を実現できる場合を示した。
【００３０】
図３は本発明の実施例に係る走査電極駆動部４００を概略的に示す図面である。図３では説明の便宜上１つのＹ電極Ｙと１つのＸ電極Ｘのみを示し、１つのＹ電極Ｙと１つのＸ電極Ｘによって形成される容量性成分をパネルキャパシタＣｐで示した。
【００３１】
図３に示すように、本発明の実施例に係る走査電極駆動部４００は上昇リセット駆動部４１０、維持駆動部４２０、下降リセット/走査駆動部４３０及び走査回路４４０を含んでいる。図３ではトランジスタ（Ｙｎｆ、ＹｓｃＬ、Ｓｃｈ、Ｓｃｌ）をｎチャンネル電界効果トランジスタ、特にＮＭＯＳ（ｎ-ｃｈａｎｎｅｌ ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタで示し、これらトランジスタ（Ｙｎｆ、ＹｓｃＬ、Ｓｃｈ、Ｓｃｌ）にはソースからドレイン方向にボディーダイオードが形成されていることが可能である。そして、ＮＭＯＳトランジスタの代わりに類似の機能を有する他のトランジスタを、これらのトランジスタ（Ｙｎｆ、ＹｓｃＬ、Ｓｃｈ、Ｓｃｌ）として使用してもよい。また、図３ではトランジスタ（Ｙｎｆ、ＹｓｃＬ、Ｓｃｈ、Ｓｃｌ）をそれぞれ１つのトランジスタで示したが、各トランジスタ（Ｙｎｆ、ＹｓｃＬ、Ｓｃｈ、Ｓｃｌ）はそれぞれ並列に連結される複数のトランジスタで形成することも可能である。
【００３２】
まず、走査回路４４０はトランジスタ（Ｓｃｈ、Ｓｃｌ）を含み、第１入力端Ａと第２入力端Ｂを有し、出力端ＣがＹ電極Ｙに連結されている。トランジスタＳｃｈのソースとトランジスタＳｃｌのドレインがそれぞれ出力端Ｃに連結され、トランジスタＳｃｈのドレインが第１入力端Ａに連結され、第１入力端ＡにＶｓｃＨ電圧を供給する電源ＶｓｃＨが連結されている。トランジスタＳｃｌのソースが第２入力端Ｂに連結されている。このような走査回路４４０はアドレス期間に発光セルを選択するために第１入力端Ａの電圧と第２入力端Ｂの電圧を対応するＹ電極Ｙに選択的に印加する。図３ではＹ電極Ｙに連結される１つの走査回路４４０を示したが、複数のＹ電極（Ｙ１〜Ｙｎ）にそれぞれ走査回路４４０が連結されている。そして、一定の個数の走査回路４４０が１つの走査集積回路（ＩＣ）に形成され、走査集積回路の複数の出力端が一定の個数のＹ電極（Ｙ１〜Ｙｋ、ここで、ｋはｎより小さい）にそれぞれ連結されるようにしてもよい。
【００３３】
下降リセット/走査駆動部４３０は、トランジスタ（Ｙｎｆ、ＹｓｃＬ）、電圧生成器４３１、キャパシタＣｓｃ及びダイオードＤｓｃを含んでいる。電源ＶｓｃＨにアノードが連結されるダイオードＤｓｃのカソードが第２入力端Ｂに連結され、第１入力端Ａと第２入力端Ｂの間にキャパシタＣｓｃが連結されている。ノードＮ１にトランジスタ（ＹｓｃＬ、Ｙｎｆ）のドレインがそれぞれ連結され、ノードＮ２にトランジスタ（ＹｓｃＬ、Ｙｎｆ）のソースがそれぞれ連結されている。そして、ノードＮ１には走査回路４４０の第２入力端Ｂが連結され、ノードＮ２にはＶｓｃＬ電圧を供給する電源ＶｓｃＬが連結されている。電圧生成器４３１はノードＮ１とトランジスタＹｎｆのドレイン間に連結され、ΔＶ電圧を発生させる。このような電圧生成器４３１はトランジスタＹｎｆのソースとノードＮ２との間に連結されてもよい。したがって、リセット期間の下降期間にトランジスタＹｎｆが導通すると、Ｙ電極Ｙの電圧がＶｎｆ（=ＶｓｃＬ+ΔＶ）電圧まで減少できることになる。この時、トランジスタＹｎｆは導通時にＹ電極Ｙの電圧をＶｎｆ電圧まで漸進的に減少させるように、ドレインからソースへ微細な電流が流れるように動作する。トランジスタＹｓｃＬはアドレス期間に導通して走査回路４４０の第２入力端ＢにＶｓｃＬ電圧を供給する。
【００３４】
維持駆動部４２０は、走査回路４４０の第２入力端Ｂに連結され、維持期間の間に走査回路４４０の第２入力端Ｂを通じて複数のＹ電極ＹにＶｓ電圧と０Ｖ電圧を有する維持パルスを印加する。上昇リセット駆動部４１０は、走査回路４４０の第２入力端Ｂに連結され、リセット期間の上昇期間の間に走査回路４４０の第２入力端Ｂを通じてＹ電極Ｙに上昇リセット波形を印加する。
【００３５】
次に、図３に示した電圧生成器４３１について図４乃至図７を参照して詳細に説明する。図４乃至図７ではトランジスタＹｎｆのドレインをノードＮ３として示した。
【００３６】
図４は本発明の第１実施例に係る電圧生成器４３１ａを示す図面である。
【００３７】
図４に示すように、電圧生成器４３１ａは、レギュレーター４３１-１及び抵抗（Ｒ１、Ｒ２、Ｒ３）を含んでいる。２つの抵抗（Ｒ１、Ｒ２）がノードＮ１とノードＮ３との間に直列に連結され、レギュレーター４３１-１のアノード端子ＡＮがノードＮ１に連結され、レギュレーター４３１-１のカソード端子ＫＡがノードＮ３に連結され、レギュレーター４３１-１の基準端子ＲＥＦが２つの抵抗（Ｒ１、Ｒ２）の接続点に連結されている。そして、レギュレーター４３１-１のアノード端子ＡＮとノードＮ１との間に抵抗Ｒ３が連結されるようにしてもよい。レギュレーター４３１-１は２つの抵抗（Ｒ１、Ｒ２）によって分圧された電圧、つまりＶｙ電圧がＶｒｅｆ電圧よりも大きくなると、アノード端子ＡＮとカソード端子ＫＡを導通させる。このようなレギュレーター４３１-１は基準電圧Ｖｒｅｆを有し、これを比較値として使用する電圧レファレンス手段として動作する。
【００３８】
リセット期間の下降期間にトランジスタＹｎｆが導通すると、２つの抵抗（Ｒ１、Ｒ２）によって少量の電流が流れる。抵抗Ｒ２に流れる電流をＩ１とする時、Ｖｙの電圧は数式１に示す通りである。
【００３９】
（数式１）
Ｖｙ＝Ｉ１・Ｒ２
そして、時間の経過に伴って電流Ｉ１が徐々に増加すると、Ｖｙ電圧も共に増加する。この時、Ｖｙの電圧がＶｒｅｆ電圧よりも大きくなると、レギュレーター４３１-１のアノード端子ＡＮとカソード端子ＫＡが導通する。抵抗Ｒ３の大きさが非常に小さいので、Ｙ電極Ｙ、レギュレーター４３１-１、トランジスタＹｎｆ及び電源ＶｓｃＬを通じて電流が流れてＹ電極Ｙの電圧が減少し、電流Ｉ１は減少する。そして、電流Ｉ１が減少すると、Ｖｙ電圧が再びＶｒｅｆ電圧より小さくなるので、レギュレーター４３１-１のアノード端子ＡＮとカソード端子ＫＡが遮断され、Ｙ電極Ｙ、抵抗（Ｒ１、Ｒ２）、トランジスタＹｎｆ及び電源ＶｓｃＬを通じて電流が流れてＶｙ電圧が再び増加する。その後、Ｖｙ電圧がＶｒｅｆ電圧より大きくなると、レギュレーター４３１-１のアノード端子ＡＮとカソード端子ＫＡが再び導通する。
【００４０】
このように、レギュレーター４３１-１のアノード端子ＡＮとカソード端子ＫＡとの間の導通/遮断を反復することでＹ電極Ｙの電圧は徐々に減少する。Ｙ電極Ｙの電圧が減少してＶｎｆ電圧になると、Ｖｙ電圧はそれ以上Ｖｒｅｆ電圧より大きくなることが出来ないので、レギュレーター４３１-１のアノード端子ＡＮとカソード端子ＫＡは導通しない。この時、２つの抵抗（Ｒ１、Ｒ２）の抵抗値が非常に大きいので、実質的にＹ電極Ｙの電圧を所定期間の間、Ｖｎｆ電圧に維持することができる。
【００４１】
図５は本発明の第２実施例に係る電圧生成器４３１ｂを示す図面である。
【００４２】
図５に示すように、本発明の第２実施例に係る電圧生成器４３１ｂは、トランジスタＱ１をさらに含むことを除けば電圧生成器４３１ａと同様である。この時、トランジスタＱ１はＢＪＴ（Ｂｉｐｏｌａｒ Ｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒ）で示したが、他の形態のトランジスタを使用することも可能である。トランジスタＱ１のエミッタがノードＮ１に連結され、トランジスタＱ１のコレクターがノードＮ３に連結され、トランジスタＱ１の制御端であるベースがレギュレーター４３１-１のアノード端子ＡＮに連結されている。
【００４３】
このような電圧生成器４３１ｂにおいて、レギュレーター４３１-１のアノード端子ＡＮとカソード端子ＫＡが導通する時、トランジスタＱ１のベース-エミッタ電圧（|Ｖｂｅ|）がしきい値電圧Ｖｔｈ以下になると、トランジスタＱ１が導通する。その結果、Ｙ電極Ｙ、トランジスタＱ１、トランジスタＹｎｆ及び電源ＶｓｃＬを通じて電流が流れる。その後、電流Ｉ１が減少すると、Ｖｙの電圧が再びＶｒｅｆ電圧より小さくなるので、レギュレーター４３１-１のアノード端子ＡＮとカソード端子ＫＡが遮断され、トランジスタＱ１のベースに電圧が供給されないためにトランジスタＱ１も遮断される。その結果、Ｙ電極Ｙ、抵抗（Ｒ１、Ｒ２）、トランジスタＹｎｆ及び電源ＶｓｃＬを通じて電流が流れてＶｙの電圧が再び増加する。その後、Ｖｙの電圧がＶｒｅｆ電圧より大きくなると、レギュレーター４３１-１のアノード端子ＡＮとカソード端子ＫＡが再び導通する。このような動作を繰り返しながらＹ電極Ｙの電圧がＶｎｆ電圧まで減少する。ここで、レギュレーター４３１-１は電流容量の制限で多量の電流を流すには限界がある。そこで、トランジスタＱ１を使用することによって電流容量を増加させる効果がある。
【００４４】
図６は本発明の第３実施例に係る電圧生成器４３１ｃを示す図面である。
【００４５】
図６に示すように、本発明の第３実施例に係る電圧生成器４３１ｃは、キャパシタＣ１及び抵抗（Ｒ４、Ｒ５）をさらに含むことを除けば電圧生成器４３１ｂと同様である。キャパシタＣ１はノードＮ１とノードＮ３との間に連結されている。抵抗Ｒ４はレギュレーター４３１-１のアノード端子ＡＮとトランジスタＱ１のベースとの間に連結され、抵抗Ｒ５はトランジスタＱ１のコレクターとノードＮ３との間に連結されている。このような電圧生成器４３１ｃの動作原理は図５と同様である。この時、キャパシタＣ１はノードＮ１とトランジスタＹｎｆのドレインとの間の電圧を安定化させる用途に使用され、抵抗（Ｒ４、Ｒ５）はトランジスタＱ１の保護用として使用される。
【００４６】
一方、上述した本発明の第１乃至第３実施例ではレギュレーター４３１-１に基準電圧Ｖｒｅｆが設定されているので、基準電圧Ｖｒｅｆを変更することができない。そこで、以下に示す第４実施例では基準電圧を変更してΔＶ電圧を可変にできる実施例について図７を参照して詳細に説明する。
【００４７】
図７は本発明の第４実施例に係る電圧生成器４３１ｄを示す図面である。
【００４８】
図７に示すように、本発明の第４実施例に係る電圧生成器４３１ｄは、比較器４３１-２、基準電圧制御器４３１-３、トランジスタＱ２及び抵抗（Ｒ１'、Ｒ２'、Ｒ３'）を含んでいる。ノードＮ１とノードＮ３との間に２つの抵抗（Ｒ１'、Ｒ２'）が直列に連結されている。比較器４３１-２の非反転端子（+）に２つの抵抗（Ｒ１'、Ｒ２'）の接続点が連結され、比較器４３１-２の反転端子（-）とノードＮ３との間に基準電圧制御器４３１-３が連結されている。そして、比較器４３１-２の出力端子ＯＵＴがトランジスタＱ２のベースに連結され、トランジスタＱ２のエミッタがノードＮ１に連結され、トランジスタＱ２のコレクターがノードＮ３に連結されている。また、トランジスタＱ２のベースとノードＮ１との間に抵抗Ｒ３'が連結されている。基準電圧制御器４３１-３は外部から供給された基準電圧Ｖｒｅｆを比較器４３１-２の反転端子（-）に入力する。このような電圧生成器４３１ｄは図４に示した電圧生成器４３１ａと動作がほぼ同様である。つまり、比較器４３１-２及びトランジスタＱ２は図４乃至図６に示したレギュレーター４３１-１と類似の機能を行うので、比較器４３１-２及びトランジスタＱ２も電圧レファレンス手段として動作する。
【００４９】
具体的に、リセット期間の下降期間において、トランジスタＹｎｆの導通時に、比較器４３１-２は、２つの抵抗（Ｒ１'、Ｒ２'）によって分圧された電圧、つまりＶｙ'電圧が設定された基準電圧Ｖｒｅｆより大きくなると、Ｖｃｃ電圧を出力する。その結果、トランジスタＱ２のベース-エミッタ電圧（|Ｖｂｅ|）がしきい値電圧Ｖｔｈ以下になるので、トランジスタＱ２が導通する。トランジスタＱ２が導通すると、Ｙ電極Ｙ、トランジスタＱ２、トランジスタＹｎｆ及び電源ＶｓｃＬを通じて電流が流れる。したがって、電流Ｉ１が減少し、これによってＶｙ’電圧が再びＶｒｅｆ電圧より小さくなり、Ｖｙ’電圧も共に小さくなる。比較器４３１-２は、Ｖｙ’電圧が設定された基準電圧Ｖｒｅｆより小さいと、ＶｓｃＬ電圧を出力する。その結果、トランジスタＱ２のベース-エミッタ電圧（|Ｖｂｅ|）がしきい値電圧Ｖｔｈより大きくなるので、トランジスタＱ２が遮断される。トランジスタＱ２が遮断されると、Ｙ電極Ｙ、抵抗（Ｒ１'、Ｒ２'）、トランジスタＹｎｆ及び電源ＶｓｃＬを通じて電流が流れてＶｙ’電圧が再び増加する。その後、Ｖｙ’電圧がＶｒｅｆ電圧より大きくなると、比較器４３１-２はＶｃｃ電圧をトランジスタＱ２のベースに出力し、トランジスタＱ２のベース-エミッタ電圧（|Ｖｂｅ|）がしきい値電圧Ｖｔｈ以下になって再びトランジスタＱ２が導通する。このように、トランジスタＱ２の導通/遮断を反復することによってＹ電極Ｙの電圧がＶｎｆ電圧まで減少する。
【００５０】
また、基準電圧制御器４３１-３によって比較器４３１-２の反転端子（-）に入力される基準電圧Ｖｒｅｆを変更することができる。つまり、基準電圧Ｖｒｅｆに応じてＶｎｆ電圧を調節することができる。
【００５１】
以上、本発明の実施例について詳細に説明したが、本発明の権利範囲はこれに限定されるわけではなく、特許請求の範囲で定義している本発明の基本概念を利用した当業者の様々な変形及び改良形態もまた本発明の権利範囲に属している。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施例に係るプラズマ表示装置の構成を示すブロック図である。
【図２】本発明の実施例に係るプラズマ表示装置の駆動波形を示す図面である。
【図３】本発明の実施例に係る走査電極駆動部の構成を示す回路図である。
【図４】本発明の第１実施例に係る電圧生成器の構成を示す回路図である。
【図５】本発明の第２実施例に係る電圧生成器の構成を示す回路図である。
【図６】本発明の第３実施例に係る電圧生成器の構成を示す回路図である。
【図７】本発明の第４実施例に係る電圧生成器の構成を示す回路図である。
【符号の説明】
【００５３】
１００  プラズマ表示パネル
１１０  セル
２００  制御部
３００  アドレス電極駆動部
４００  走査電極駆動部
４１０、４１１  上昇リセット駆動部
４２０  維持駆動部
４３０  下降リセット／走査駆動部
４３１、４３１ａ、４３１ｃ、４３１ｄ  電圧生成器
４３１−１  レギュレーター
４４０  走査回路
５００  維持電極駆動部
Ａ１−Ａｍ  アドレス電極（Ａ電極）
Ｘ１−Ｘｎ  維持電極（Ｘ電極）
Ｙ１−Ｙｎ  走査電極（Ｙ電極）
ＡＮ  アノード端子
ＣＰ  パネルキャパシタ
Ｃｓｃ  キャパシタ
Ｄｓｃ  ダイオード
ＫＡ  カソード端子
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ１’、Ｒ２’、Ｒ３’  抵抗
ＲＥＦ  基準端子
Ｖｎｆ  外部電圧
ＶｓｃＨ  電源
Ｖｔｈ  しきい値電圧
Ｙｎｆ、ＹｓｃＬ、Ｓｃｈ、Ｓｃｌ、Ｑ１、Ｑ２  トランジスタ
【図１】
2008276223.tif 000003
【図２】
2008276223.tif 000004
【図３】
2008276223.tif 000005
【図４】
2008276223.tif 000006
【図５】
2008276223.tif 000007
【図６】
2008276223.tif 000008
【図７】
2008276223.tif 000009