(57)【要約】【課題】従来、プリント基板において、電源層もしくはグラウンド層経由で接続されているため、同一層上で電源およびグラウンドが近傍に配置されているにもかかわらず、分断されたままになっており、電源およびグラウンドへの経路が少なく、信頼性および安定性が低かった。【解決手段】プリント基板において、同一系内において接続が確立されているが、同一層上で接続が確立されていない配線に対して、同一層上での経路を検索して配線の接続を行い、配線の接続を多重化することによって、他の層への接続をも多重化することが可能となり、システムにおける特に電源およびグラウンドの安定性および信頼性を向上することが可能となる。【選択図】図２
2008158902.tif 000002
【特許請求の範囲】
【請求項１】
プリント基板において、同一系内において接続が確立されているが、同一層上で接続が確立されていない配線に対して、前記同一層上での経路を検索して配線の接続を行い、該配線の接続を多重化することを特徴とする自動配置配線方法。
【請求項２】
前記同一層上での経路を検索する場合に、設定した範囲のみを検索して前記配線の接続を行い、該配線の接続を多重化することを特徴とする請求項１記載の自動配置配線方法。
【請求項３】
プリント基板において、同一系内において接続が確立されているが、同一層上で接続が確立されていない配線に対して、前記プリント基板の所定の層を複数の領域に分割し、所定の領域から指定された範囲内の別の領域を検索して配線の接続を行い、該配線の接続を多重化することを特徴とする自動配置配線方法。
【請求項４】
前記プリント基板の所定の層を複数の領域に分割する場合に、所定のサイズの領域にて分割して指定した範囲内の別の領域を検索して配線の接続を行い、その後、異なるサイズの領域にて分割して指定した範囲内の別の領域を検索して配線の接続を行うことによって、該配線の接続を多重化する精度を高めることを特徴とする請求項３記載の自動配置配線方法。
【請求項５】
前記プリント基板の所定の層を複数の領域に分割する場合に、指定された所定の範囲内の領域を検索して配線の接続を行い、その後、指定された、異なる範囲内の別の領域を検索して配線の接続を行うことによって、該配線の接続を多重化する精度を高めることを特徴とする請求項３記載の自動配置配線方法。
【請求項６】
プリント基板において、同一系内において接続が確立されているが、同一層上で接続が確立されていない配線に対して、前記プリント基板の所定の層上の所定のビアを始点として、指定された範囲を検索して配線の接続を行い、該配線の接続を多重化することを特徴とする自動配置配線方法。
【請求項７】
プリント基板において、同一系内において接続が確立されているが、同一層上で接続が確立されていない配線に対して、前記プリント基板の所定の層上の所定の端子を始点として、指定された範囲を検索して配線の接続を行い、該配線の接続を多重化することを特徴とする自動配置配線方法。
【請求項８】
プリント基板において、同一系内において接続が確立されているが、同一層上で接続が確立されていない配線に対して、前記同一層上での経路を検索して接続を行い、元の配線を削除することによって、他の層への配線の迂回を防止することを特徴とする自動配置配線方法。
【請求項９】
前記同一層上での経路を検索する場合に、設定した範囲のみを検索して配線の接続を行い、前記他の層への配線の迂回を防止した場合に前記配線の冗長性を回避することを特徴とする請求項８記載の自動配置配線方法。
【請求項１０】
前記同一層上での経路を検索する場合に、信号のある分岐点ともう一方の分岐点との距離を検索する範囲として設定し、その設定した範囲のみを検索して配線の接続を行い、前記他の層への配線の迂回を防止した場合に配線の冗長性を回避することを特徴とする請求項８または９記載の自動配置配線方法。
【請求項１１】
プリント基板の同一層上における独立した接続が確立されている配線にて、接続している端子の数に基づいて、異なる層に接続する経路の数を決定することを特徴とする自動配置配線方法。
【請求項１２】
プリント基板において、電子部品の果たすべき目的および機能を属性として有する電子部品を備えたことを特徴とする電子回路図。
【請求項１３】
プリント基板において、他の電子部品の端子との接続を属性として有する電子部品を備えたことを特徴とする電子回路図。
【請求項１４】
プリント基板において、接続される他の電子部品の端子との距離を属性として有する電子部品を備えたことを特徴とする電子回路図。
【請求項１５】
プリント基板において、各電源から消費する電流量を属性として有する電子部品を備えたことを特徴とする電子回路図。
【請求項１６】
プリント基板において、対応する物理特性を属性として有する電子部品を備えたことを特徴とする電子回路図。
【請求項１７】
プリント基板において、請求項１２から１６のいずれか１項に記載された属性を電子回路図上の電子部品に付加し、その属性に合致した配置配線を行うことを特徴とする自動配置配線方法。
【請求項１８】
プリント基板において、請求項１６に記載の属性に基づいて、電子回路図上の電子部品の設定値を適正な値に変更、もしくは適正な値を推奨する値として表示、もしくは現在の値が適正な値でないことを表示することを特徴とする自動配置配線方法。
【請求項１９】
プリント基板において、配線の分岐点を、仮想的な部品として有することを特徴とする電子回路図。
【請求項２０】
プリント基板において、仮想的な部品としての配線の分岐点に対して、端子を付加、および配置配線時に配線として機能することを特徴とする自動配置配線方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント基板の設計および製作を行うための自動配置配線方法および電子回路図に関する。
【背景技術】
【０００２】
プリント基板の設計および製作に関する従来技術例として、以下のものが開示されている。
特許文献１として、電源系配線でのＩＲ−ＤＲＯＰの影響を小さくすることができ、配線リソースが従来よりも多く確保できる「半導体集積回路のパターン形成方法および半導体集積回路」がある。なお、この特許文献１は、同一層におけるＧＮＤの接続を行う方法ではなく、ＧＮＤ／ＶＣＣを接続する方法が本発明と異なる。
特許文献２として、ＧＮＤおよびＶＣＣの配線幅で配置配線を対応する「自動配置配線方法および自動配置配線装置」がある。
特許文献３として、プリント基板の内層におけるＧＮＤおよびＶＣＣの接続に関わる内容の「ＣＡＤシステム」がある。
特許文献４として、プリント基板のレイアウト設計に要する時間を短縮する「プリント基板におけるバイパスコンデンサ配置配線設計支援システムおよびプログラム」がある。なお、この特許文献４は、パスコン（バイパスコンデンサ）によるノイズ低減の最適化方法であるが、端子の属性設定を有しない。また、電源ピンを特定していない、パスコンが配置されているところの特性しかわからないなど、電源の定義があいまいである。
特許文献５として、パスコンの数量の最適化する「放射ノイズ防止プリント基板配置配線処理システム」がある。
特許文献６として、ある特定の数量のパスコンを分散して配置する「バイパスコンデンサの電子部品各々への自動割当て方法、並びにプリント基板上への電子部品各々の配置位置自動決定方法」がある。
特許文献７として、検索されたＩＣに最適な値のパスコンを割り当てる「プリント基板配置処理装置」がある。
特許文献８として、設計者が結線図のチェックを短時間で容易に行うことができる「電気電子回路の結線図作成装置」がある。なお、この特許文献８は、電子部品は属性を有するが、属性の付加によって、配置を最適化し、物理特性を改善することを目的としたものではない。
【特許文献１】特開２００５−３２２７８５号公報
【特許文献２】特開平０７−０４９８９６号公報
【特許文献３】特開平１０−１２４５６０号公報
【特許文献４】特開２００２−２１５７０８号公報
【特許文献５】特許第３１０９４８３号公報
【特許文献６】特開平０９−０６２７１７号公報
【特許文献７】特許第３２２３９６７号公報
【特許文献８】特許第３８２４２０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記各特許文献に開示されているものを含め、従来、プリント基板を設計・製作する場合、まず論理的な接続を記述した電子回路図を作成し、その電子回路図からプリント基板図面に変換するが、このプリント基板図面への変換時に、論理的な接続のみが考慮され、物理的・電気的な特性を考慮されずに配置配線される場合がある。このような場合、同じ系統の電源もしくはグラウンド同士が近傍にあるにもかかわらず、論理的な接続のみが考慮され、電源およびグラウンドの安定性・信頼性が考慮されないため、プリント基板上の電源およびグラウンド配線が分断されたままになっており、電源およびグラウンドへの経路が少なく、信頼性および安定性が低かった。
【０００４】
本発明は、上記事情に鑑みてなされたものであり、プリント基板において、近傍にある電源もしくはグラウンドを検索し、それらを接続して上記分断を解消することによって、電源もしくはグラウンドの接続を多重化し、電源およびグラウンドの信頼性および安定性を向上させることを目的とする。
【課題を解決するための手段】
【０００５】
かかる目的を達成するために、請求項１記載の発明は、プリント基板において、同一系内において接続が確立されているが、同一層上で接続が確立されていない配線に対して、同一層上での経路を検索して配線の接続を行い、配線の接続を多重化することを特徴とする。
【０００６】
請求項２記載の発明は、請求項１記載の発明において、同一層上での経路を検索する場合に、設定した範囲のみを検索して配線の接続を行い、配線の接続を多重化することを特徴とする。
【０００７】
請求項３記載の発明は、プリント基板において、同一系内において接続が確立されているが、同一層上で接続が確立されていない配線に対して、プリント基板の所定の層を複数の領域に分割し、所定の領域から指定された範囲内の別の領域を検索して配線の接続を行い、配線の接続を多重化することを特徴とする。
【０００８】
請求項４記載の発明は、請求項３記載の発明において、プリント基板の所定の層を複数の領域に分割する場合に、所定のサイズの領域にて分割して指定した範囲内の別の領域を検索して配線の接続を行い、その後、異なるサイズの領域にて分割して指定した範囲内の別の領域を検索して配線の接続を行うことによって、配線の接続を多重化する精度を高めることを特徴とする。
【０００９】
請求項５記載の発明は、請求項３記載の発明において、プリント基板の所定の層を複数の領域に分割する場合に、指定された所定の範囲内の領域を検索して配線の接続を行い、その後、指定された、異なる範囲内の別の領域を検索して配線の接続を行うことによって、配線の接続を多重化する精度を高めることを特徴とする。
【００１０】
請求項６記載の発明は、プリント基板において、同一系内において接続が確立されているが、同一層上で接続が確立されていない配線に対して、プリント基板の所定の層上の所定のビアを始点として、指定された範囲を検索して配線の接続を行い、配線の接続を多重化することを特徴とする。
【００１１】
請求項７記載の発明は、プリント基板において、同一系内において接続が確立されているが、同一層上で接続が確立されていない配線に対して、プリント基板の所定の層上の所定の端子を始点として、指定された範囲を検索して配線の接続を行い、配線の接続を多重化することを特徴とする。
【００１２】
請求項８記載の発明は、プリント基板において、同一系内において接続が確立されているが、同一層上で接続が確立されていない配線に対して、同一層上での経路を検索して接続を行い、元の配線を削除することによって、他の層への配線の迂回を防止することを特徴とする。
【００１３】
請求項９記載の発明は、請求項８記載の発明において、同一層上での経路を検索する場合に、設定した範囲のみを検索して配線の接続を行い、他の層への配線の迂回を防止した場合に配線の冗長性を回避することを特徴とする。
【００１４】
請求項１０記載の発明は、請求項８または９記載の発明において、同一層上での経路を検索する場合に、信号のある分岐点ともう一方の分岐点との距離を検索する範囲として設定し、その設定した範囲のみを検索して配線の接続を行い、他の層への配線の迂回を防止した場合に配線の冗長性を回避することを特徴とする。
【００１５】
請求項１１記載の発明は、プリント基板の同一層上における独立した接続が確立されている配線にて、接続している端子の数に基づいて、異なる層に接続する経路の数を決定することを特徴とする。
【００１６】
請求項１２記載の発明は、プリント基板において、電子部品の果たすべき目的および機能を属性として有する電子部品を備えたことを特徴とする。
【００１７】
請求項１３記載の発明は、プリント基板において、他の電子部品の端子との接続を属性として有する電子部品を備えたことを特徴とする。
【００１８】
請求項１４記載の発明は、プリント基板において、接続される他の電子部品の端子との距離を属性として有する電子部品を備えたことを特徴とする。
【００１９】
請求項１５記載の発明は、プリント基板において、各電源から消費する電流量を属性として有する電子部品を備えたことを特徴とする。
【００２０】
請求項１６記載の発明は、プリント基板において、対応する物理特性を属性として有する電子部品を備えたことを特徴とする。
【００２１】
請求項１７記載の発明は、プリント基板において、請求項１２から１６のいずれか１項に記載された属性を電子回路図上の電子部品に付加し、その属性に合致した配置配線を行うことを特徴とする。
【００２２】
請求項１８記載の発明は、プリント基板において、請求項１６に記載の属性に基づいて、電子回路図上の電子部品の設定値を適正な値に変更、もしくは適正な値を推奨する値として表示、もしくは現在の値が適正な値でないことを表示することを特徴とする。
【００２３】
請求項１９記載の発明は、プリント基板において、配線の分岐点を、仮想的な部品として有することを特徴とする。
【００２４】
請求項２０記載の発明は、プリント基板において、仮想的な部品としての配線の分岐点に対して、端子を付加、および配置配線時に配線として機能することを特徴とする。
【発明の効果】
【００２５】
本発明によれば、プリント基板において、電源およびグラウンドの安定性および信頼性を向上することが可能となる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明を実施するための最良の形態について添付図面を参照して詳細に説明する。
【実施例１】
【００２７】
本発明の実施例１について説明する。本実施例は請求項１に対応する記載である。
【００２８】
図１（ａ）は、２つの電子部品が同じ層で近傍に配置されている上面図の例である。これらのピン番号２はグラウンドであり、層上の配線に接続され、ビアもしくはスルーホール（以下、ビアという）と呼ばれる各層間を接続する配線によって、グラウンド層（ＧＮＤ層）に接続されている。
【００２９】
図１（ｂ）は、図１（ａ）での２つの電子部品が同じ層で近傍に配置されている断面図の例である。上記のようにビアを経由してグラウンド層に接続されている。
【００３０】
図１（ｃ）は、上記例の等価回路図である。この場合、どちらかのビアが断線すると、そのビアを利用する電子部品はグラウンドへの接続がなくなってしまうため、その電子部品は正常に動作することができない。
【００３１】
また、ビアには抵抗成分が存在し、電子部品が電流を消費した場合、抵抗成分に比例して電子部品のグラウンドに電圧が発生する。例えば、図１（ｃ）において、ビアの抵抗が１Ωであった場合、左の電子部品は５００ｍＡの電流を消費する場合、のグラウンド端子では電圧が５００ｍＶとなり、ＧＮＤとして機能しなくなる。
【００３２】
また、電圧・電流・抵抗によって、ビアで熱が発生するため、ビアの断線・発火などのシステム不良・破壊が発生する。
【００３３】
一方、例えば図１（ｃ）において、右の電子部品の消費電力が１０ｍＡである場合、左のビアに対して大きな余裕がある。しかしながら、それらの電子部品のグラウンドは配置されている層上で接続されていないため、左の電子部品は右の電子部品のグラウンドに接続されたビアを利用することができない。
【００３４】
既存の問題点として、以下の２つの問題点が考えられる。
問題点１−１：２つあるビアのうち、どちらか一方が不良である場合、そのビアが接続されている電子部品は動作せず、システム全体が不良となる。
問題点１−２：どちらか一方の電子部品の消費電流が大きい場合、その電子部品のグラウンドが接続されたビアにのみ、消費電流の負担が掛かる。
【００３５】
既存の自動配置配線ソフトウエアでは、２つの電子部品のグラウンド端子は短絡・接続されていると認識される。それは、それらのグラウンド端子がグラウンド層を経由して短絡・接続されているためである。これは、すべての層を考慮してシステム全体の接続を考えた場合は正しい。しかしながら、そのために同一層での接続されないままになっている。
【００３６】
本実施例では、すべての層を考慮してシステム全体の接続に加え、各層のみでの接続を考慮する。すると、図１（ａ）・図１（ｂ）において、２つの電子部品のピン番号２のグラウンド端子は断線していると判定される。このとき、これらのグラウンド端子は他の配線に邪魔されることなく接続できるため、自動配置配線ソフトウエアはこれらの端子をグラウンド端子のある層で接続する。その例を図示したのが、図２（ａ）、（ｂ）、（ｃ）である。
【００３７】
図２（ａ）は、２つの電子部品が同じ層で近傍に配置されている上面図の例である。これらのピン番号２のグラウンドが配置されている層上の配線によって接続され、それぞれをグラウンドに接続していたビアを共有して、グラウンド層に接続されている。
【００３８】
図２（ｂ）は、図１（ａ）での２つの電子部品が同じ層で近傍に配置されている断面図の例である。上記のようにピン番号２のグラウンドが配置されている層上の配線によって接続され、お互いに共有したビアを経由してグラウンド層に接続されている。
【００３９】
図２（ｃ）は、上記例の等価回路図である。この場合、どちらかのビアが断線しても、電子部品はグラウンドへの接続が維持されるため、これらの電子部品は動作することができる。
【００４０】
例えば、ビアの歩留まりが９０％であると仮定する。既存技術のようにビアが分断されている場合にシステムが不良とならないためには、２つのビアがともに正常（９０％×９０％）でなければならず、この場合の歩留まりは８１％である。
【００４１】
しかしながら、ビアが共有されている場合にシステムが不良とならないためには、２つのビアがともに不良（１０％×１０％）であり、この場合の確率は１％となる。
【００４２】
すなわち９９％の確率でどちらか１つのビアが正常となり、上記の歩留まりとの差は歴然としている。
【００４３】
また、接続されるビアの数が多くなれば多くなるほど、この方法を適用する場合としない場合の歩留まりの差はより大きくなり、システムの信頼性に与える影響が大きいことがわかる。
【００４４】
これによって、上記問題点１−１を解決することが可能となる。
【００４５】
また、ビアには抵抗成分が存在し、電子部品が電流を消費した場合、抵抗成分に比例して電子部品のグラウンドに電圧が発生するが、電流は左右のビアに分散されるため、抵抗成分はビアの数に反比例して小さくなる。
【００４６】
例えば、図２（ｃ）において、ビアの抵抗が１Ωであった場合、電流は左右の電子部品のグラウンド端子のビアに分散するため、左の電子部品が５００ｍＡ、右の電子部品が１０ｍＡの電流を消費する場合、各ビアの電流量は２５５ｍＡとなる。この場合、各電子部品のグラウンド端子部は２５５ｍＶとなり、ビアの接続が分断されていたときの最大値である５００ｍＶと比較して、約半分となっており、グラウンドをより安定にすることが可能となる。
【００４７】
また、電圧・電流・抵抗によって、ビアで熱が発生するため、ビアの断線・発火などのシステム不良・破壊が発生する可能性も比較的小さくなる。
【００４８】
さらに、より多くの分断されたグラウンドを接続することによって、グラウンドへの接続経路が増加に伴ってグラウンドへの抵抗値が小さくなり、信頼性を向上することが可能となる。
【００４９】
これらの理由により、上記問題点１−２を解決することが可能となる。
【００５０】
また、補足として、以下のことが考えられる。
【００５１】
同層におけるグラウンドの接続は空きスペースを利用するため、プリント基板のサイズに影響を与えることはなく、追加のコストは不要である。
【００５２】
これらの層の接続は電子部品が配置される層に限定するものではなく、多層基板における内層に関しても適用可能である。
【００５３】
これらの接続の方法はグラウンドに限定するものではなく、電源にも適用することが可能であり、電源も合わせて安定性および信頼性を向上させることが可能である。
【００５４】
また、基盤面積に対してグラウンドの比率が上昇する。これにより、不要輻射に対しても性能の向上が見込まれる。
さらに、基盤面積に対して電源およびグラウンドの比率が上昇するため、電源とグラウンドの対向率も上昇し、電源とグラウンドの寄生容量による電源ノイズの除去も期待できる。
【００５５】
従来、プリント基板において、電源層もしくはグラウンド層経由で接続されているため、同一層上で電源およびグラウンドが近傍に配置されているにもかかわらず、分断されたままになっており、電源およびグラウンドへの経路が少なく、信頼性および安定性が低かったが、本実施例によれば、プリント基板の同一層上において、分断されている配線を接続し、同一層上の配線を多重化することによって、他の層への接続をも多重化することが可能となり、システムにおける特に電源およびグラウンドの安定性および信頼性を向上することが可能となる。
【実施例２】
【００５６】
本発明の実施例２について説明する。本実施例は請求項２に対応する記載である。
【００５７】
図３（ａ）は、同一層上での接続を示す配線図の例であり、例えば、グラウンドによりＡ−Ｆ間が接続されているものとする。この図では、Ａ−Ｆ間はＡ−Ｂ−Ｃ−Ｄ−Ｅ−ＦのＳ字型の経路でのみ接続されている。そのため、実施例１の方法でグラウンドの接続を考慮した場合、Ａ、Ｂ、Ｃ、Ｄ、ＥおよびＦはすでに接続されていると見なされる。
【００５８】
しかしながら、Ａ−Ｂ−Ｃ−Ｄ−Ｅ−Ｆは直列に接続されており、この接続のうち一つ（例えばＣ−Ｄ間）でも分断されるとＡとＦは接続されなくなってしまい、信頼性に問題がある。
【００５９】
本実施例では、同一層上でのすべての範囲での接続に加え、同一層上での限定した領域での接続を考慮する。
【００６０】
例えば、図中のＡを中心に点線で囲まれた領域のみを考慮した場合、ＡとＤはグラウンドであるにもかかわらず、分断されていると判断することができ、ＡとＤを接続する。図中のＦを中心に点線で囲まれた領域のみを考慮した場合、同様にＣとＦを接続することができる。
【００６１】
図３（ｂ）は、図３（ａ）にて、Ａ−Ｄ間およびＣ−Ｆ間が接続された場合の配線図である。これにより、Ａ−Ｆ間は８の字型の接続となり、図３（ａ）でのＡ−Ｂ−Ｃ−Ｄ−Ｅ−Ｆの経路に加え、Ａ−Ｂ−Ｃ−Ｆ、Ａ−Ｄ−Ｃ−Ｆ、Ａ−Ｄ−Ｅ−Ｆの経路でも接続される。すなわち、Ａ、Ｂ、Ｃ、Ｄ、ＥおよびＦはそれぞれがより多くの経路で網状に接続されることになる。そのため、それらの接続のうち、いくつかの接続が分断されても、図３（ａ）では存在しなかった経路を用いて接続が確立したままにすることが可能となる。
【００６２】
例えば、図３（ｂ）に示すように、Ａ−Ｂ間、Ｂ−Ｃ間、Ｃ−Ｄ間、Ｃ−Ｆ間の４経路がなんらかの理由で分断されたとしても、Ａ−Ｆ間はＡ−Ｄ−Ｅ−Ｆの経路で接続が確立されている。
【００６３】
このように、同一層上で領域を限定して接続を検索することにより、接続経路を増加させることが可能となり、それによって、各接続の信頼性および安定性を向上させることが可能となる。
【００６４】
プリント基板において、同一層上で電源およびグラウンドが分断され、もしくは断片的にしか接続されていないため、電源およびグラウンドへの経路が少なく、信頼性および安定性が低かったが、本実施例によれば、プリント基板の同一層上の限定された領域において、分断されている配線を接続することによって、同一層上全体での接続のみを検索する場合と比較して、同一層上の配線をより多重化し、他の層への接続をもより多重化することが可能となり、システムにおける特に電源およびグラウンドの安定性および信頼性を向上することが可能となる。
【実施例３】
【００６５】
本発明の実施例３について説明する。本実施例は請求項３に対応する記載である。
【００６６】
図４（ａ）は、プリント基板において、同一層上で、分断もしくは断片的にしか接続されていない電源もしくはグラウンドの例であり、２つのＵ字型のグラウンドがプリント基板の表層の右上と左下に配置されている例を示す。この場合、Ｕ字型グラウンドの両端は接続することが可能であり、２つのＵ字型のグラウンドを相互に接続することも可能であるが、それらは分断されている。
【００６７】
図４（ｂ）に示すように、Ｕ字型のグラウンドが配置されているプリント基板のある層を格子状のグリッドとして４×４の１６等分にする。この場合、各グリッドにおいて隣接するグリッドにおけるグラウンドの接続を判定する。このとき、Ａ−３とＡ−４上のグラウンドは、実際は接続されているにも関わらず、グリッドに分割されたことによって、分断されていると判定される。同様にＣ−１とＣ−２も分断されていると判定される。また、Ｂ−３とＣ−２も分断されていると判定される。
【００６８】
図４（ｃ）は、上記の結果を元にそれぞれを接続した図である。このように、グリッドに分割することによって、効率よく同一層上での経路を検索して、配線の接続を行い、配線の接続を多重化することが可能となる。
【００６９】
プリント基板において、同一層上で、分断もしくは断片的にしか接続されていない電源およびグラウンドを接続する場合に、どのような条件で分断されていると判断し、相互に接続するかを判定する基準や方法がなかったが、本実施例によれば、グリッドに分割することによって、効率よく同一層上での経路を検索して、配線の接続を行われ、配線の接続を多重化されたことが可能となる。
【実施例４】
【００７０】
本発明の実施例４について説明する。本実施例は請求項４に対応する記載である。
【００７１】
図５（ａ）は、プリント基板において、同一層上で、分断もしくは断片的にしか接続されていない電源もしくはグラウンドの例であり、Ｕ字型のグラウンドがプリント基板の表層の右上に、Ｌ字型のグラウンドがプリント基板の表層の左下に配置されている例を示す。この場合、Ｕ字型グラウンドの両端は接続することが可能であり、Ｕ字型とＬ字型のグラウンドを相互に接続することも可能であるが、それらは分断されている。
【００７２】
図５（ｂ）に示すように、Ｕ字型とＬ字型のグラウンドが配置されているプリント基板のある層を格子状のグリッドとして４×４の１６等分にする。この場合、各グリッドにおいて隣接するグリッドにおけるグラウンドの接続を判定する。このとき、Ａ−３とＡ−４上のグラウンドは、実際は接続されているにも関わらず、グリッドに分割されたことによって、分断されていると判定され、相互に接続される。しかしながら、Ｕ字型のグラウンドにてＬ字型のグラウンドに最も近いＣ−３のグリッドであっても、Ｌ字型のグラウンドを有するグリッドに隣接していないため、Ｕ字型とＬ字型のグラウンドは相互に接続されることがない。
【００７３】
図５（ｃ）に示すように、Ｕ字型とＬ字型のグラウンドが配置されているプリント基板のある層を格子状のグリッドとして２×２の４等分にする。この場合、各グリッドにおいて隣接するグリッドにおけるグラウンドの接続を判定する。このとき、ＡＢ−３４とＣＤ−１２上のグラウンドは、分断されていると判定され、隣接しているため、相互に接続される。しかしながら、１６個のグリッドに分割された場合には、Ａ−３とＡ−４上のグラウンドは、グリッドに分割されたことによって、分断されていると判定され、相互に接続されたにも関わらず、４個のグリッドに分割された場合は、ＡＢ−３４という同一のグリッドに存在しており、分断されていないと判断されないため、Ｕ字型グラウンドの両端は接続されることがない。
【００７４】
図６に示すように、４個のグリッドに分割して判定した後、再度１６個のグリッドに分割して、各グリッドにおいて隣接するグリッドにおけるグラウンドの接続を判定する。このとき、Ａ−３とＡ−４上のグラウンドは、実際は接続されているにも関わらず、グリッドに分割されたことによって、分断されていると判定される。同様にＣ−２とＤ−２も分断されていると判定される。
【００７５】
上記の結果を元にそれぞれを接続したのが図６である。このように、分割するグリッドを複数用意し、それらのそれぞれ適用することによって、細密かつ広範囲に渡って、効率よく同一層上での経路を検索して、配線の接続を行い、配線の接続を多重化することが可能となる。
【００７６】
プリント基板において、同一層上で、分断もしくは断片的にしか接続されていない電源およびグラウンドを接続する場合に、単一の領域サイズを利用した条件で分断されていると判断されると、相互に接続できない場合があったが、本実施例によれば、分割するグリッドを複数用意し、それらのそれぞれ適用することによって、細密かつ広範囲に渡って、効率よく同一層上での経路を検索して、配線の接続を行われ、配線の接続を多重化されたことが可能となる。
【実施例５】
【００７７】
本発明の実施例５について説明する。本実施例は請求項５に対応する記載である。
【００７８】
図７（ａ）は、プリント基板において、同一層上で、分断もしくは断片的にしか接続されていない電源もしくはグラウンドの例であり、Ｕ字型のグラウンドがプリント基板の表層の右上に、Ｌ字型のグラウンドがプリント基板の表層の左下に配置されている例を示す。この場合、Ｕ字型グラウンドの両端は接続することが可能であり、Ｕ字型とＬ字型のグラウンドを相互に接続することも可能であるが、それらは分断されている。
【００７９】
図７（ｂ）に示すように、Ｕ字型とＬ字型のグラウンドが配置されているプリント基板のある層を格子状のグリッドとして４×４の１６等分にする。この場合、各グリッドにおいて隣接するグリッドにおけるグラウンドの接続を判定する。このときは、Ａ−３とＡ−４上のグラウンドは、実際は接続されているにも関わらず、グリッドに分割されたことによって、分断されていると判定され、相互に接続される。しかしながら、Ｕ字型のグラウンドにてＬ字型のグラウンドに最も近いＣ−３のグリッドであっても、Ｌ字型のグラウンドを有するグリッドに隣接していないため、Ｕ字型とＬ字型のグラウンドは相互に接続されることがない。
【００８０】
これは図５（ｂ）の状況と同等である。そのため、各グリッドにおいて２区画先に隣接するグリッドにおけるグラウンドの接続を判定する。このとき、Ｂ−３とＣ−１（もしくはＤ−２）上のグラウンドは、２区画先で分断されていると判定され、接続可能であるため、相互に接続される。しかしながら、Ａ−３とＡ−４上のグラウンドは、１区画内で接続されていると判定されるため、Ｕ字型グラウンドの両端は接続されることがない。
【００８１】
そこで、図７（ｃ）に示すように、２区画先で隣接するグリッドを判定した後、各グリッドにおいて１区画で隣接するグリッドにおけるグラウンドの接続を判定する。このとき、Ａ−３とＡ−４上のグラウンドは、実際は接続されているにも関わらず、グリッドに分割されたことによって、分断されていると判定される。同様にＣ−２とＤ−２も分断されていると判定される。
【００８２】
上記の結果を元にそれぞれを接続したのが図７（ｃ）である。このように、複数の判定する区画の距離を用意し、それらのそれぞれ適用することによって、細密かつ広範囲に渡って、効率よく同一層上での経路を検索して、配線の接続を行い、配線の接続を多重化することが可能となる。
【００８３】
プリント基板において、同一層上で、分断もしくは断片的にしか接続されていない電源およびグラウンドを接続する場合に、単一の領域サイズを利用した条件で分断されていると判断されると、相互に接続できない場合があったが、本実施例によれば、複数の判定する区画の距離を用意し、それらのそれぞれ適用することによって、細密かつ広範囲に渡って、効率よく同一層上での経路を検索して、配線の接続を行われ、配線の接続を多重化されたことが可能となる。
【実施例６】
【００８４】
本発明の実施例６について説明する。本実施例は請求項６、７に対応する記載である。
【００８５】
図８（ａ）は、プリント基板において、配置した電子部品のグラウンド端子から配線を延長し、ビアを経由して、他層のグラウンドに接続する例である。この図のように、電子部品の直下に配線が配置されている場合、配線が配置されている箇所には、すべての層を貫通するビアは配置できないため、その電子部品のグラウンド端子（この場合は端子番号２）から他層のグラウンドが配置されている場所まで配線を延伸し、他層のグラウンド上にビアを配置し、電子部品のグラウンド端子とプリント基板のグランドを接続する。
【００８６】
図８（ｂ）は、電子部品のグラウンド端子から他層のグラウンド上まで信号を延伸し、ビアを配置してグラウンド接続を実現した図である。このとき、明らかなのは電子部品のグラウンド端子およびビアが信号の両端に配置されているということである。この図に関しては、２つあるビアのうち一方のビアを起点に近傍のビアもしくはグラウンド端子を検索することによって、もう一方のビアを容易に見つけることが可能である。同様に２つあるグラウンドのうち一方の端子を起点に近傍のビアもしくはグラウンド端子を検索することによって、もう一方のグラウンド端子を容易に見つけることができる。
【００８７】
これまでの実施例では、グリッドなどによって、範囲を設定することができたが、実際には信号は線もしくは面で表現されるため、その範囲内の信号のどこを始点にすればよいか、ということは議論されておらず、効率的な始点を決定することはできなかった。
【００８８】
すなわち、本実施例の方法により、信号の端子およびビアを始点として、同一系内において接続が確立されているが、同一層上で接続が確立されていない配線を検索することによって、効率よく同一層上での経路を検索して、配線の接続を行い、配線の接続を多重化することが可能となる。
【００８９】
プリント基板において、同一層上で、分断もしくは断片的にしか接続されていない電源およびグラウンドを接続する場合に、それらの末端が判定できないと、効率よく相互接続できない場合があったが、本実施例によれば、信号の端子およびビアを始点として、同一系内において接続が確立されているが、同一層上で接続が確立されていない配線を検索することによって、効率よく同一層上での経路を検索して、配線の接続を行われ、配線の接続を多重化されたことが可能となる。
【実施例７】
【００９０】
本発明の実施例７について説明する。本実施例は請求項８に対応する記載である。
【００９１】
図９（ａ）は、同一層のある点にて交差する信号が衝突を避けるために、一方の信号がビアを経由して別の層を迂回して、再度元の層に戻ってくる例である。この例では、信号Ａが信号Ｂを迂回するために信号Ｂに衝突する直前にビアを経由して別の層に移動し、信号Ｂの領域を越えてから、ビアを経由して再度元の層に戻っている。信号Ａはビアを経由することによって信号特性が劣化し、またビアを配置することによってコストが増加するため、本来は常に同一層で配線しているほうが好ましい。
【００９２】
図９（ｂ）は、信号Ａを同一層で接続した図である。実施例６にもあるように、ある層から他の層へビアを経由して接続する場合、ビアがその信号の端となる。そのため、ある層から他の層へ接続され、再度元の層へ戻ってくる場合、同じ信号のビアとビアとの経路を検索すれば、同一層で接続できるかどうかが判定できる。この図のように接続した場合、１つの信号が複数の経路で接続されることになる。
【００９３】
グラウンドや電源の場合、複数の経路で接続されたほうが有利であるが、データ伝送などに使用される信号の場合は複数の経路で接続されると、信号反射などの影響により信号特性が劣化する。そのため、同一層のみで接続した信号から分岐した以前の配線およびビアを削除することによって、同一層のみでの信号接続となり、信号特性を向上することが可能となる。また、ビアを削除することによって、製造コストの低減を図ることが可能となる。
【００９４】
プリント基板において、信号配線が同一層上で接続できるにもかかわらず、他の層を経由して接続されているため、信号品質の低下やビアの増加によるコスト上昇の問題が発生していたが、本実施例によれば、同一層のみで接続した信号から分岐した以前の配線およびビアを削除することによって、同一層のみでの信号接続となり、信号特性を向上することが可能となる。また、ビアを削除することによって、製造コストの低減を図ることが可能となる。
【実施例８】
【００９５】
本発明の実施例８について説明する。本実施例は請求項９に対応する記載である。
【００９６】
図１０は、同一層上への迂回配線長の冗長化防止に関する実施例であり、同一層のある点にて交差する信号が衝突を避けるために、一方の信号がビアを経由して別の層を迂回して、再度元の層に戻ってくる例である。この例では、信号Ａが信号Ｂを迂回するために信号Ｂに衝突する直前にビアを経由して別の層に移動し、信号Ｂの領域を越えてから、ビアを経由して再度元の層に戻っている。また、信号Ａが迂回できる距離を点線円で示した範囲としている。この場合、信号Ａ下のビアから信号Ｂの左端のビアを迂回して、信号Ａ上のビアに接続することが可能である。
【００９７】
しかしながら、迂回配線した信号は点線円の範囲を超えている。この場合、迂回配線することによって信号の長さが期待値よりも冗長化されており信号品質の劣化が予想され、元の配線の信号品質よりも劣化している可能性がある。そのため、迂回配線することによって同一層での配線が可能であっても、指定した範囲を超えているために、迂回配線を適用しないことによって、信号品質の劣化および不要輻射を防止すること可能となる。
【００９８】
プリント基板において、他の層を経由して接続していた信号配線を、同一層上で接続に変更する場合に、配線経路が以前よりも長くなり、信号品質の低下や不要輻射の問題が発生していたが、本実施例によれば、迂回配線することによって同一層での配線が可能であっても、指定した範囲を超えているために、迂回配線を適用しないことによって、信号品質を保つことが可能となる。
【実施例９】
【００９９】
本発明の実施例９について説明する。本実施例は請求項１０に対応する記載である。
【０１００】
図１１は、同一層上への迂回配線長の最適化に関する実施例であり、同一層のある点にて交差する信号が衝突を避けるために、一方の信号がビアを経由して別の層を迂回して、再度元の層に戻ってくる例である。この例では、信号Ａが信号Ｂを迂回するために信号Ｂに衝突する直前にビアを経由して別の層に移動し、信号Ｂの領域を越えてから、ビアを経由して再度元の層に戻っているが、グレーの線で示されているように、同一層上にて信号Ａは信号品質に影響がある程大きな冗長もなく配線できる。このとき、信号Ａが迂回できる範囲を内側の点線円で示した範囲とした場合、本来は同一層上で信号Ｂを迂回した配線できるにも関わらず、指定した範囲を超えるため、同一層上での迂回配線ができない。また、実施例８にあるように、範囲が大きすぎると同一層上での迂回配線の冗長性が信号品質に影響を与えかねない。そのため、同一層上で迂回できる範囲を最適化する必要がある。
【０１０１】
本実施例では、信号Ａが迂回できる範囲を他層への迂回を開始するビアから他層から元の層へ戻ってくるビアまでの距離を基準に、迂回できる範囲を指定する。この範囲は、図１１では外側の点線円となる。この場合、信号Ａが迂回できる範囲を内側の点線円で示した範囲とした場合のように、ビア−ビア間の距離が不足して同一層上の迂回配線が延伸できない、ということは発生しない。
【０１０２】
また、図１０のように、迂回配線することによって信号の長さが外側の点線円を超えて冗長化されることがないため、信号品質の劣化の恐れが低くなる。
【０１０３】
このように、ビア−ビア間の距離を基準に迂回できる範囲を指定することによって、同一層上での適切な迂回配線長と迂回配線による信号品質の劣化および不要輻射の防止を両立することが可能となる。
【０１０４】
プリント基板において、他の層を経由して接続していた信号配線を、同一層上で接続に変更する場合に、配線経路の範囲を判定する基準や方法がなかったため、配線経路が以前よりも長くなり、信号品質の低下や不要輻射の問題が発生していたが、本実施例によれば、ビア−ビア間の距離を基準に迂回できる範囲を指定することによって、同一層上での適切な迂回配線長と迂回配線による信号品質の劣化の防止を両立することが可能となる。
【実施例１０】
【０１０５】
本発明の実施例１０について説明する。本実施例は請求項１１に対応する記載である。
【０１０６】
図１２（ａ）は、４つの電子部品のグラウンド端子がプリント基板のある層の単一のグラウンドの島に接続され、単一のビアを経由してグラウンド層に接続されている例である。図１２（ｂ）は、図１２（ａ）の断面図である。図１２（ｃ）は、図１２（ａ）および図１２（ｂ）の等価回路図である。
【０１０７】
一般的な自動配置配線では論理的な接続のみが考慮される。すなわち、４つの電子部品の端子２がグラウンド端子で、それらがグラウンドに接続されていることのみを判断し、接続されてさえいれば、接続は正しいと判断され、エラーや警告が出力されることはない。
【０１０８】
しかしながら、等価回路で示されているように、製造過程で問題が発生してビアが１Ωの抵抗を持ち、仮に右端の電子回路の消費電流が１Ａの場合、グラウンドの島の電圧は１Ｖとなり、もはやグラウンドとして機能しなくなる。
【０１０９】
図１３（ａ）は、４つの電子部品のグラウンド端子がプリント基板のある層の単一のグラウンドの島に接続され、接続されているグラウンド端子と同数のビアを経由してグラウンド層に接続されている例である。図１３（ｂ）は、図１３（ａ）の断面図である。図１３（ｃ）は、図１３（ａ）および図１３（ｂ）の等価回路図である。
【０１１０】
これらは、本実施例の接続端子数を考慮して他層への接続経路数を決定した例である。この場合、グラウンドの島への接続端子数と島からグラウンド層へのビアの数を同数としている。（接続端子数とビアの数は同一でなくてもよい。例えば、１＋接続端子数とし、接続端子数が３の場合はビア数を４、接続端子数が４の場合はビア数を５とする、などとしてもよい。）
【０１１１】
このとき、製造過程で問題が発生してすべてのビアが１Ωの抵抗を持ち、仮に右端の電子回路の消費電流が１Ａの場合であっても、グラウンドの島の電圧は０．２５Ｖとなり、ビアが１つの場合に比べて、その電圧は低くなる。
【０１１２】
また、４つのビアすべてで問題が発生する可能性は低く、これらのうち１つでも抵抗値が限りなく０に近ければ、他のビアの抵抗値が高くても、このグラウンドの島の電圧は限りなく０に近づく。
【０１１３】
このように、ある島への接続端子数を考慮して他層への接続経路数を決定することによって、電子部品に安定した接続を供給することが可能となり、特に電子部品およびシステムの電源およびグラウンドを安定させることが可能となる。
【０１１４】
プリント基板において、ある層の電源およびグラウンドの島に電源もしくはグラウンドの端子が多数接続されているにも関わらず、電源層もしくはグラウンド層に接続する場合に、それらの端子数と比較して少ない数の経路でしか接続されていない場合があるが、本実施例によれば、ある島への接続端子数を考慮して他層への接続経路数を決定することによって、電子部品に安定した接続を供給することが可能となり、特に電子部品およびシステムの電源およびグラウンドを安定させることが可能となる。
【実施例１１】
【０１１５】
本発明の実施例１１について説明する。本実施例は請求項１２、１７に対応する記載である。
【０１１６】
図１４（ａ）は、異なる帯域の周波数の電源ノイズを低減するために、電源−グラウンド間に複数の異なる容量のコンデンサを付加した回路図例である。図１４（ｂ）は、図１４（ａ）の回路図を自動配置配線でレイアウト図に変更した例である。回路図では０．０１ｕＦのコンデンサを電源端子の直近に記載し、レイアウト図に変更された場合でも０．０１ｕＦのコンデンサは電源端子の直近に配置されることを期待しているが、自動配置配線では論理的な接続のみが考慮されるため、実際には期待通りになるとは限らない。
【０１１７】
図１４（ｃ）は、図１４（ｂ）の等価回路である。本来０．０１ｕＦのコンデンサは４７ｕＦのコンデンサが配置されている位置に配置されることを期待しているが、これらのコンデンサの配置は反対になっている。そのため、０．０１ｕＦコンデンサ−電源端子間には期待していたインダクタンス値より多いのインダクタンス値が発生することになる。
【０１１８】
仮にインダクタンス値が２倍になったとすると、共振周波数はインダクタンスの平方根に反比例するため、本来電源ノイズの低減を期待していた周波数に対して、約１．４分の１の値の周波数にしか対応できなくなる。そのため、電源ノイズが電子部品の誤動作を引き起こす可能性がある。
【０１１９】
図１５（ａ）は、本実施例を適用し、図１４（ａ）の回路図を自動配置配線でレイアウト図に変更した例である。図１５（ｂ）は、本実施例を適用した、図１５（ａ）の等価回路である。
【０１２０】
本実施例では、各コンデンサに対して、その用途の属性を設定、付加する。すなわち、０．０１ｕＦのコンデンサに対しては高周波電源ノイズの除去、４７ｕＦのコンデンサに対しては、電源安定化のための低周波電源ノイズ除去、という属性を設定する。また、より小さいキャパシタをより近くに配置する、という属性を設定してもよい。
【０１２１】
これを元に自動配置配線を行った場合、インダクタンスの影響が大きく影響する高周波電源ノイズ除去用の０．０１ｕＦは電源端子の直近に配置することが可能となる。
【０１２２】
また、インダクタンスの影響が小さい電源安定化用の４７ｕＦのコンデンサは０．０１ｕＦのコンデンサの配置が最適化されたあとに配置することが可能となる。
【０１２３】
このように、本実施例によって、用途の異なる複数の電子部品のレイアウト図における配置の最適化が可能となる。
【０１２４】
電子回路図上では、電子部品の物理的な特性を利用して、ある機能を目的にその電子部品を配置しようとしたにもかかわらず、プリント基板上での配置のために、意図した機能が有効に働かない場合があったが、本実施例によれば、用途の異なる複数の電子部品のレイアウト図における配置の最適化が可能となる。
【実施例１２】
【０１２５】
本発明の実施例１２について説明する。本実施例は請求項１３、１７に対応する記載である。
【０１２６】
図１６（ａ）は、電源ノイズを低減するために、複数の電源端子に対して、電源−グラウンド間に複数のコンデンサを付加した回路図例である。図１６（ｂ）は、図１６（ａ）の回路図を自動配置配線でレイアウト図に変更した例である。回路図では電源端子ＶＣＣ１およびＶＣＣ２に一つずつ配置されることを期待して２つのキャパシタ（Ｃ１、Ｃ２）を配置しているが、自動配置配線では論理的な接続のみが考慮されるため、実際には期待通りになるとは限らない。
【０１２７】
図１６（ｃ）は、図１６（ｂ）の等価回路である。本来コンデンサＣ２は電源端子ＶＣＣ２のために配置されることを期待しているが、コンデンサＣ１，Ｃ２は共にＶＣＣ１の直近に配置されている。そのため、コンデンサＣ２−電源端子ＶＣＣ２間には期待していたインダクタンス値より多いのインダクタンス値が発生することになる。
【０１２８】
仮にインダクタンス値が３倍になったとすると、共振周波数はインダクタンスの平方根に反比例するため、本来電源ノイズの低減を期待していた周波数に対して、約１．７分の１の値の周波数にしか対応できなくなる。そのため、電源端子ＶＣＣ２における電源ノイズが電子部品の誤動作を引き起こす可能性がある。
【０１２９】
図１７（ａ）は、本実施例を適用し、図１６（ａ）の回路図を自動配置配線でレイアウト図に変更した例である。図１７（ｂ）は、本実施例を適用した、図１７（ａ）の等価回路である。
【０１３０】
本実施例では、各コンデンサに対して、それらが接続される端子を属性として設定、付加する。すなわち、コンデンサＣ１に対しては電源端子ＶＣＣ１に接続、コンデンサＣ２対しては電源端子ＶＣＣ２に接続、という属性を設定する。
【０１３１】
また、実施例１１にあるように、コンデンサＣ１、Ｃ２に対して、高周波電源ノイズの除去という属性の設定を合わせて設定してもよい。さらに、より小さいキャパシタをより近くに配置する、という属性を設定してもよい。
【０１３２】
これを元に自動配置配線を行った場合、コンデンサＣ１は、高周波電源ノイズ除去用のコンデンサとして、電源端子ＶＣＣ１の直近に配置することが可能となる。
【０１３３】
同様に、コンデンサＣ２は、高周波電源ノイズ除去用のコンデンサとして、電源端子ＶＣＣ２の直近に配置することが可能となる。
【０１３４】
このように、本実施例によって、ある電子部品の複数の端子に対する複数の電子部品のレイアウト図における配置の最適化が可能となる。
【０１３５】
電子回路図上では、電子部品の端子は配線と接続されるため、その配線が別の電子部品の複数の端子と接続される場合、その電子部品の特定の端子と接続することができなかったが、本実施例によれば、ある電子部品の複数の端子に対する複数の電子部品のレイアウト図における配置の最適化が可能となる。
【実施例１３】
【０１３６】
本発明の実施例１３について説明する。本実施例は請求項１４、１７に対応する記載である。
【０１３７】
図１８（ａ）は、電源ノイズを低減するために、複数の電子部品の電源端子に対して、電源−グラウンド間に複数のコンデンサを付加した回路図例である。図１８（ｂ）は、図１８（ａ）の回路図を自動配置配線でレイアウト図に変更した例である。回路図では電源端子ＶＣＣ１およびＶＣＣ２に一つずつ配置されることを期待して２つのキャパシタ（Ｃ１、Ｃ２）を配置しているが、自動配置配線では論理的な接続のみが考慮されるため、実際には期待通りになるとは限らない。
【０１３８】
図１８（ｃ）は、図１８（ｂ）の等価回路である。本来コンデンサＣ２は右の電子部品の電源端子ＶＣＣ２のために配置されることを期待しているが、コンデンサＣ１，Ｃ２は共に左の電子部品の電源端子ＶＣＣ１の直近に配置されている。そのため、コンデンサＣ２−電源端子ＶＣＣ２間には期待していたインダクタンス値より多いのインダクタンス値が発生することになる。
【０１３９】
仮にインダクタンス値が３倍になったとすると、共振周波数はインダクタンスの平方根に反比例するため、本来電源ノイズの低減を期待していた周波数に対して、約１．７分の１の値の周波数にしか対応できなくなる。そのため、電源端子ＶＣＣ２における電源ノイズが右の電子部品の誤動作を引き起こす可能性がある。
【０１４０】
図１９（ａ）は、本実施例を適用し、図１８（ａ）の回路図を自動配置配線でレイアウト図に変更した例である。図１９（ｂ）は、本実施例を適用した、図１９（ａ）の等価回路である。
【０１４１】
本実施例では、各コンデンサに対して、それらが接続される端子との距離を属性として設定、付加する。
【０１４２】
レイアウトのデザインルールにより、距離によってインダクタンスを予め計算することが可能である。そのため、高周波電源ノイズ除去用のコンデンサである場合、コンデンサのキャパシタンスと除去を期待する周波数からインダクタンスが計算でき、そのインダクタンスからそのコンデンサを接続すべき距離が計算できるため、その計算値を属性としてコンデンサに対して付加すればよい。
【０１４３】
すなわち、コンデンサＣ１に対しては左の電子部品の電源端子ＶＣＣ１に計算した値の距離で接続、コンデンサＣ２対しては電源端子ＶＣＣ２に計算した値の距離で接続、という属性を設定する。
【０１４４】
これを元に自動配置配線を行った場合、コンデンサＣ１は、高周波電源ノイズ除去用のコンデンサとして、左の電子部品の電源端子ＶＣＣ１の直近に配置することが可能となる。
【０１４５】
同様に、コンデンサＣ２は、高周波電源ノイズ除去用のコンデンサとして、右の電子部品の電源端子ＶＣＣ２の直近に配置することが可能となる。
【０１４６】
このように、本実施例によって、ある電子部品の端子に対する電子部品のレイアウト図における配置の最適化が可能となる。
【０１４７】
電子回路図上では、電子部品の物理的な特性を利用して、ある機能を目的にその電子部品を配置しようとしたにもかかわらず、その電子部品とプリント基板上で別の電子部品の端子から離れてしまったために、意図した機能が有効に働かない場合があったが、本実施例によれば、ある電子部品の端子に対する電子部品のレイアウト図における配置の最適化が可能となる。
【実施例１４】
【０１４８】
本発明の実施例１４について説明する。本実施例は請求項１５、１７に対応する記載である。
【０１４９】
図２０（ａ）は、複数の電源端子を有する電子部品の回路図例である。図２０（ｂ）は、図２０（ａ）の回路図を自動配置配線でレイアウト図に変更した例である。回路図では各電源の電流量を記載し、電源−電源端子間およびグラウンド端子−グラウンド端子間に十分な電流量を確保できるだけの経路を配置するように期待しているが、自動配置配線では論理的な接続のみが考慮されるため、実際には期待通りになるとは限らない。
【０１５０】
図２０（ｃ）は、図２０（ｂ）の等価回路である。電子部品が配置されている層から、電源層およびグラウンド層への接続はビアを経由しているが、１つのビアで対応できる電流量はデザインルールで設定されている。
【０１５１】
仮に１つのビアが対応できる電流量が３００ｍＡであった場合、最大消費電流量が５００ｍＡの電源ＤＶＣＣに対しては少なくとも２つのビアが、最大消費電流量が１０００ｍＡの電源ＡＶＣＣに対しては少なくとも４つのビアが、電源の総電流量が１５００ｍＡのグラウンドに対しては少なくとも５つのビアが必要となる。
【０１５２】
しかしながら、この等価回路では各電源、グラウンドに対し、十分なビアが割り当てられていないため、電子部品が必要な電流量を確保できない。そのため、電流量の不足から、電子部品が誤動作を引き起こす可能性がある。
【０１５３】
図２１（ａ）は、本実施例を適用し、図２０（ａ）の回路図を自動配置配線でレイアウト図に変更した例である。図２１（ｂ）は、本実施例を適用した、図２１（ａ）の等価回路である。
【０１５４】
本実施例では、各端子に対して、それらが必要とするリソースを属性として設定、付加する。すなわち、電源端子ＤＶＣＣには５００ｍＡの電流量、電源端子ＡＶＣＣには、１０００ｍＡの電流量を属性として設定する。
【０１５５】
グラウンド端子に関しては、明示的に１５００ｍＡの電流量を設定してもよいし、すべての電源端子の電流量の総和を属性として自動的に設定してもよい。このとき、自動配置配線によって、レイアウトのデザインルールにより、１つのビアの電流量から、各電源端子およびグラウンド端子から各電源およびグラウンドへの接続の際に必要なビアの数を計算することができる。
【０１５６】
この例では１つのビアが対応できる電流量が３００ｍＡであるため、最大消費電流量が５００ｍＡの電源ＤＶＣＣに対しては少なくとも２つのビアが、最大消費電流量が１０００ｍＡの電源ＡＶＣＣに対しては少なくとも４つのビアが、電源の総電流量が１５００ｍＡのグラウンドに対しては少なくとも５つのビアが自動的に割り当てられる。
【０１５７】
このように、本実施例によって、電子部品の各電源端子およびグラウンド端子に対する経路の電流量の最適化が可能となる。
【０１５８】
また、この例ではビア数を考慮しているが、電源およびグラウンドの電流量に対する配線の太さなどの計算にも利用することが可能である。
【０１５９】
電子回路図上で、消費する電流量を指定できないため、期待する電流容量よりも小さい配線しか配置されない場合があったが、本実施例によれば、電子部品の各電源端子およびグラウンド端子に対する経路の電流量の最適化が可能となる。また、この例ではビア数を考慮しているが、電源およびグラウンドの電流量に対する配線の太さなどの計算にも利用することが可能である。
【実施例１５】
【０１６０】
本発明の実施例１５について説明する。本実施例は請求項１６、１７に対応する記載である。
【０１６１】
図２２（ａ）は、特定の周波数の電源ノイズを低減するために、電子部品の電源端子に対して、電源−グラウンド間にコンデンサを付加した回路図例である。図２２（ｂ）は、図２２（ａ）の回路図を自動配置配線でレイアウト図に変更した例である。回路図では電源端子に対してキャパシタが直近に配置されることを期待しているが、自動配置配線では論理的な接続のみが考慮されるため、実際には期待通りになるとは限らない。
【０１６２】
図２２（ｃ）は、図２２（ｂ）の等価回路である。本来０．０１ｕＦのコンデンサは５ＭＨｚ帯の電源ノイズを除去するために、電源端子の直近に配置されることを期待しており、電源端子からインダクタンスで１ｎＨの距離に配置されなければならない。
【０１６３】
しかしながら、期待している配置場所より多くのインダクタンスが発生する場所に配置されている。そのため、０．０１ｕＦコンデンサ−電源端子間には期待していたインダクタンス値より多いのインダクタンス値が発生することになる。
【０１６４】
仮にインダクタンス値が２倍になったとすると、共振周波数はインダクタンスの平方根に反比例するため、本来電源ノイズの低減を期待していた周波数に対して、約１．４分の１の値の周波数にしか対応できなくなる。そのため、電源ノイズが電子部品の誤動作を引き起こす可能性がある。
【０１６５】
図２３（ａ）は、本実施例を適用し、図２２（ａ）の回路図を自動配置配線でレイアウト図に変更した例である。図２３（ｂ）は、本実施例を適用した、図２３（ａ）の等価回路である。
【０１６６】
本実施例では、各コンデンサに対して、それらが対応すべき周波数を属性として設定、付加する。
【０１６７】
レイアウトのデザインルールにより、距離によってインダクタンスを予め計算することが可能である。そのため、５ＭＨｚ帯の電源ノイズ除去用のコンデンサである場合、コンデンサのキャパシタンスと除去を期待する周波数からインダクタンスが約１ｎＨ計算でき、そのインダクタンスからそのコンデンサを接続すべき距離が計算できるため、その場所にコンデンサを配置すればよい。
【０１６８】
このように、本実施例によって、ある物理特性に対応する電子部品のレイアウト図における配置の最適化が可能となる。
【０１６９】
電子回路図上では、電子部品の物理的な特性を利用して、ある物理特性を対象にその電子部品を配置しようとしたにもかかわらず、プリント基板上での配置のために、意図した機能が有効に働かない場合があったが、本実施例によれば、ある物理特性に対応する電子部品のレイアウト図における配置の最適化が可能となる。
【実施例１６】
【０１７０】
本発明の実施例１６について説明する。本実施例は請求項１８に対応する記載である。
【０１７１】
図２３（ｃ）は、本実施例を適用し、図２２（ａ）の回路図を自動配置配線でレイアウト図に変更した例である。図２３（ｄ）は、本実施例を適用した、図２３（ｃ）の等価回路である。
【０１７２】
本実施例では、各コンデンサに対して、それらが対応すべき周波数を属性として設定、付加する。
【０１７３】
レイアウトのデザインルールにより、距離によってインダクタンスを予め計算することが可能である。そのため、５ＭＨｚ帯の電源ノイズ除去用のコンデンサである場合、コンデンサのキャパシタンスと除去を期待する周波数からインダクタンスが約１ｎＨ計算でき、そのインダクタンスからそのコンデンサを接続すべき距離が計算できるため、その場所にコンデンサを配置すればよい。
【０１７４】
しかしながら、他の電子部品との配置の関係上、どうしてもその場所に配置できない場合がある。
【０１７５】
この例のキャパシタの場合、５ＭＨｚ帯の周波数の電源ノイズを除去するために、０．０１ｕＦのキャパシタをインダクタンスが１ｎＨの位置しなければならない。しかしながら、他の電子部品との配置の関係上、１０ｎＨの距離にしか配置できないものとする。
【０１７６】
この場合、インダクタンス値が１０倍になっており、共振周波数はインダクタンスの平方根に反比例するため、本来電源ノイズの低減を期待していた周波数に対して、約３．１分の１の値の周波数にしか対応できなくなる。このとき、共振周波数はキャパシタンスの平方根にも反比例するため、それに対応した容量のキャパシタに変更すればよい。
【０１７７】
すなわち、０．０１ｕＦの１０分の１である０．００１ｕＦのキャパシタに変更すれば、３．１倍の周波数に対応することが可能となり、１０ｎＨのインダクタンスの場合にも５ＭＨｚ帯の周波数の電源ノイズに対応することが可能となる。
【０１７８】
このように、本実施例によって、電子部品の物理特性の再設定および設定値の最適化が可能となる。
【０１７９】
電子回路図上では、電子部品の物理的な特性を利用して、ある物理特性を対象にその電子部品に最適な配置を行ったにもかかわらず、電子部品の設定値が最適化されていないために、意図した機能が有効に働かない場合があったが、本実施例によれば、電子部品の物理特性の再設定および設定値の最適化が可能となる。
【実施例１７】
【０１８０】
本発明の実施例１７について説明する。本実施例は請求項１９、２０に対応する記載である。
【０１８１】
図２４（ａ）は、左の電子部品の出力Ａ端子からの出力信号を、右の電子部品の入力Ａ端子に入力する配線上に、インダクタンスもしくは抵抗のいずれかを選択的に付加した回路図例である。図２４（ｂ）は、図２４（ａ）の回路図を自動配置配線でレイアウト図に変更した例である。回路図ではインダクタンスへの配線と抵抗への配線との分岐配線を最短にするように期待しているが、自動配置配線では論理的な接続のみが考慮されるため、実際には期待通りになるとは限らない。
【０１８２】
この場合、左の電子部品の出力Ａから抵抗までの分岐配線が長く、インダクタンスを選択的に配置した場合、抵抗までの配線は冗長配線となり、信号反射や不要輻射が発生する。特に、左の電子部品の出力Ａからの出力信号が高周波信号である場合、信号におけるデータ伝送が正常に行われない可能性がある。
【０１８３】
図２５（ａ）は、本実施例を適用し、図２４（ａ）の回路図を自動配置配線でレイアウト図に変更した例である。図２５（ｂ）は、本実施例を適用した、図２５（ａ）の等価回路である。
【０１８４】
本実施例では、配線の分岐点に対して、分岐だけを管理する仮想的な部品を割り当てる。このとき仮想部品に各分岐先の配線と接続するための端子を割り当てる。この仮想部品はレイアウト図に変更された場合は、通常の配線となる。
【０１８５】
すなわち、抵抗値、キャパシタンス値、インダクタンス値などの物理特性は一切有さない。
【０１８６】
図２５（ａ）の例では、左の仮想部品が、左の電子部品の出力Ａと接続している端子を端子１、抵抗と接続している端子を端子２、インダクタンスと接続している端子を端子３、としている。
【０１８７】
また、右の仮想部品が、インダクタンスと接続している端子を端子１、抵抗と接続している端子を端子２、右の電子部品の入力Ａと接続している端子を端子３、としている。
【０１８８】
このとき、前述の実施例のように、仮想部品の端子に、他の電子部品との接続距離を属性として付加する。
【０１８９】
すなわち、左の仮想部品の端子２および端子３、右の仮想部品の端子１および２に対して、インダクタンスと抵抗への接続距離を設定する。この接続距離は、左の電子部品の出力Ａの信号特性を考慮して、信号反射や不要輻射が発生しないような十分に短い配線長とする。
【０１９０】
以上の設定にて自動配置配線でレイアウト図への変更を行うと、図２５（ｂ）のようにインダクタンスと抵抗への配線分岐が最短となる配置が行われる。
【０１９１】
また、レイアウト図に変更された場合は、通常の配線となるため、物理的な電子部品は配置されない。
【０１９２】
このように、本実施例によって、部品コストを発生させずに、配線の分岐を管理および分岐配線長の最適化が可能となる。
【０１９３】
ある配線が分岐している場合でも、配線としては単一であるため、分岐先に異なる配線名を割り当てることができなかった。そのため、配線および電子部品の最適化が困難であった。また、異なる配線名を割り当てる場合、０Ω抵抗などの部品を配置して配線を分断する必要があり、電子部品点数の増加や電子部品の配置が困難になる、などの問題が発生したが、本実施例によれば、部品コストを発生させずに、配線の分岐を管理および分岐配線長の最適化が可能となる。
【０１９４】
以上、本発明の各実施例について説明したが、上記各実施例の記載に限定されるものではなく、その要旨を逸脱しない範囲において種々の変形が可能である。
【産業上の利用可能性】
【０１９５】
本発明は、電子部品の物理特性を考慮したプリント基板上における電子部品の配置方法およびその最適化方法に適用できる。
【図面の簡単な説明】
【０１９６】
【図１】本発明の実施例１に係り、（ａ）は、２つの電子部品が同じ層で近傍に配置されている例を示す上面図であり、（ｂ）は、（ａ）に示す例の断面図であり、（ｃ）は、（ａ）及び（ｂ）に示す例の等価回路図である。
【図２】本発明の実施例１に係り、（ａ）は、２つの電子部品が同じ層で近傍に配置されている例を示す上面図であり、（ｂ）は、（ａ）に示す例の断面図であり、（ｃ）は、（ａ）及び（ｂ）に示す例の等価回路図である。
【図３】本発明の実施例２に係り、（ａ）は、同一層上での接続例を示す配線図であり、（ｂ）は、（ａ）に示す、Ａ−Ｄ間およびＣ−Ｆ間が接続された場合を示す配線図である。
【図４】本発明の実施例３に係り、（ａ）は、プリント基板において、同一層上で、分断もしくは断片的にしか接続されていない電源もしくはグラウンドの例を示す図であり、（ｂ）は、プリント基板のある層を格子状のグリッドとして４×４の１６等分にした場合を示す図であり、（ｃ）は、（ａ）に示す電源もしくはグラウンドをそれぞれ接続した場合を示す図である。
【図５】本発明の実施例４に係り、（ａ）は、プリント基板において、同一層上で、分断もしくは断片的にしか接続されていない電源もしくはグラウンドの例を示す図であり、（ｂ）は、プリント基板のある層を格子状のグリッドとして４×４の１６等分にした場合を示す図であり、（ｃ）は、プリント基板のある層を格子状のグリッドとして２×２の４等分にした場合を示す図である。
【図６】本発明の実施例４に係り、図５（ａ）に示す電源もしくはグラウンドをそれぞれ接続した場合を示す図である。
【図７】本発明の実施例５に係り、（ａ）は、プリント基板において、同一層上で、分断もしくは断片的にしか接続されていない電源もしくはグラウンドの例を示す図であり、（ｂ）は、プリント基板のある層を格子状のグリッドとして４×４の１６等分にした場合を示す図であり、（ｃ）は、（ａ）に示す電源もしくはグラウンドをそれぞれ接続した場合を示す図である。
【図８】本発明の実施例６に係り、（ａ）は、プリント基板において、配置した電子部品のグラウンド端子から配線を延長し、ビアを経由して、他層のグラウンドに接続する例を示す図であり、（ｂ）は、電子部品のグラウンド端子から他層のグラウンド上まで信号を延伸し、ビアを配置してグラウンド接続を実現した例を示す図である。
【図９】本発明の実施例７に係り、（ａ）は、同一層のある点にて交差する信号が衝突を避けるために、一方の信号がビアを経由して別の層を迂回して、再度元の層に戻ってくる例を示す図であり、（ｂ）は、信号Ａを同一層で接続した例を示す図である。
【図１０】本発明の実施例８に係り、同一層上への迂回配線長の冗長化防止に関する例であり、同一層のある点にて交差する信号が衝突を避けるために、一方の信号がビアを経由して別の層を迂回して、再度元の層に戻ってくる例を示す図である。
【図１１】本発明の実施例９に係り、同一層上への迂回配線長の最適化に関する例であり、同一層のある点にて交差する信号が衝突を避けるために、一方の信号がビアを経由して別の層を迂回して、再度元の層に戻ってくる例を示す図である。
【図１２】本発明の実施例１０に係り、（ａ）は、４つの電子部品のグラウンド端子がプリント基板のある層の単一のグラウンドの島に接続され、単一のビアを経由してグラウンド層に接続されている例を示す図であり、（ｂ）は、（ａ）に示す例の断面図であり、（ｃ）は、（ａ）および（ｂ）に示す例の等価回路図である。
【図１３】本発明の実施例１０に係り、（ａ）は、４つの電子部品のグラウンド端子がプリント基板のある層の単一のグラウンドの島に接続され、接続されているグラウンド端子と同数のビアを経由してグラウンド層に接続されている例を示す図であり、（ｂ）は、（ａ）に示す例の断面図であり、（ｃ）は、（ａ）および（ｂ）に示す例の等価回路図である。
【図１４】本発明の実施例１１に係り、（ａ）は、異なる帯域の周波数の電源ノイズを低減するために、電源−グラウンド間に複数の異なる容量のコンデンサを付加した例を示す回路図であり、（ｂ）は、（ａ）の回路図を自動配置配線でレイアウト図に変更した例を示す図であり、（ｃ）は、（ｂ）に示す例の等価回路図である。
【図１５】本発明の実施例１１に係り、（ａ）は、実施例１１を適用し、図１４（ａ）の回路図を自動配置配線でレイアウト図に変更した例を示す図であり、（ｂ）は、実施例１１を適用した、（ａ）に示す例の等価回路図である。
【図１６】本発明の実施例１２に係り、（ａ）は、電源ノイズを低減するために、複数の電源端子に対して、電源−グラウンド間に複数のコンデンサを付加した例を示す回路図であり、（ｂ）は、（ａ）の回路図を自動配置配線でレイアウト図に変更した例を示す図であり、（ｃ）は、（ｂ）に示す例の等価回路図である。
【図１７】本発明の実施例１２に係り、（ａ）は、実施例１２を適用し、図１６（ａ）の回路図を自動配置配線でレイアウト図に変更した例を示す図であり、（ｂ）は、実施例１２を適用した、（ａ）に示す例の等価回路図である。
【図１８】本発明の実施例１３に係り、（ａ）は、電源ノイズを低減するために、複数の電子部品の電源端子に対して、電源−グラウンド間に複数のコンデンサを付加した例を示す回路図であり、（ｂ）は、（ａ）の回路図を自動配置配線でレイアウト図に変更した例を示す図であり、（ｃ）は、（ｂ）に示す例の等価回路図である。
【図１９】本発明の実施例１３に係り、（ａ）は、実施例１３を適用し、図１８（ａ）の回路図を自動配置配線でレイアウト図に変更した例を示す図であり、（ｂ）は、実施例１３を適用した、（ａ）に示す例の等価回路図である。
【図２０】本発明の実施例１４に係り、（ａ）は、複数の電源端子を有する電子部品の回路図であり、（ｂ）は、（ａ）の回路図を自動配置配線でレイアウト図に変更した例を示す図であり、（ｃ）は、（ｂ）に示す例の等価回路図である。
【図２１】本発明の実施例１４に係り、（ａ）は、実施例１４を適用し、図２０（ａ）の回路図を自動配置配線でレイアウト図に変更した例を示す図であり、（ｂ）は、実施例１４を適用した、（ａ）に示す例の等価回路図である。
【図２２】本発明の実施例１５に係り、（ａ）は、特定の周波数の電源ノイズを低減するために、電子部品の電源端子に対して、電源−グラウンド間にコンデンサを付加した例を示す回路図であり、（ｂ）は、（ａ）の回路図を自動配置配線でレイアウト図に変更した例を示す図であり、（ｃ）は、（ｂ）に示す例の等価回路図である。
【図２３】本発明の実施例１５に係り、（ａ）は、実施例１５を適用し、図２２（ａ）の回路図を自動配置配線でレイアウト図に変更した例を示す図であり、（ｂ）は、実施例１５を適用した、（ａ）に示す例の等価回路図である。また、本発明の実施例１６に係り、（ｃ）は、実施例１６を適用し、図２２（ａ）の回路図を自動配置配線でレイアウト図に変更した例を示す図であり、（ｄ）は、実施例１６を適用した、（ｃ）に示す例の等価回路図である。
【図２４】本発明の実施例１７に係り、（ａ）は、左の電子部品の出力Ａ端子からの出力信号を、右の電子部品の入力Ａ端子に入力する配線上に、インダクタンスもしくは抵抗のいずれかを選択的に付加した例を示す回路図であり、（ｂ）は、（ａ）の回路図を自動配置配線でレイアウト図に変更した例を示す図である。
【図２５】本発明の実施例１７に係り、（ａ）は、実施例１７を適用し、図２４（ａ）の回路図を自動配置配線でレイアウト図に変更した例を示す図であり、（ｂ）は、実施例１７を適用した、（ａ）に示す例の等価回路図である。
【符号の説明】
【０１９７】
１、２、３    グラウンド端子
【図１】
2008158902.tif 000003
【図２】
2008158902.tif 000004
【図３】
2008158902.tif 000005
【図４】
2008158902.tif 000006
【図５】
2008158902.tif 000007
【図６】
2008158902.tif 000008
【図７】
2008158902.tif 000009
【図８】
2008158902.tif 000010
【図９】
2008158902.tif 000011
【図１０】
2008158902.tif 000012
【図１１】
2008158902.tif 000013
【図１２】
2008158902.tif 000014
【図１３】
2008158902.tif 000015
【図１４】
2008158902.tif 000016
【図１５】
2008158902.tif 000017
【図１６】
2008158902.tif 000018
【図１７】
2008158902.tif 000019
【図１８】
2008158902.tif 000020
【図１９】
2008158902.tif 000021
【図２０】
2008158902.tif 000022
【図２１】
2008158902.tif 000023
【図２２】
2008158902.tif 000024
【図２３】
2008158902.tif 000025
【図２４】
2008158902.tif 000026
【図２５】
2008158902.tif 000027