(57)【要約】【課題】トンネルウインドウに過剰な電圧が印加されたときに、トンネルウインドウがダメージを受けないように、トンネルウインドウの耐圧を周辺回路の耐圧よりも低くすることが望まれていた。【解決手段】トンネルウインドウ１２の下に形成される不純物領域としてのＮ領域２５と、ＬＯＣＯＳ酸化膜１８の下に形成されるチャネルストッパ領域１９との間に所定の間隔Ｙをあける。【効果】トンネルウインドウ１２に印加される電圧を制限して、トンネルウインドウ１２にかかるストレスを低減し、書き換え回数が向上されたＦＬＯＴＯＸ型ＥＥＰＲＯＭとすることができる。【選択図】図１
2008270483.tif 000002
【特許請求の範囲】
【請求項１】
フィールド酸化膜によって素子間分離された半導体基板の表層領域に形成され、フローティングゲートと、ドレイン領域と、ドレイン領域からフローティングゲートへの電子の注入および抜き取り時に電子が通るトンネルウインドウとを備え、ドレイン領域およびトンネルウインドウの下に不純物領域が形成されており、フィールド酸化膜の下にチャネルストッパ領域が形成されているＦＬＯＴＯＸ型ＥＥＰＴＯＭにおいて、
前記不純物領域と前記チャネルストッパ領域とは、互いに接しないように所定の間隔をあけて形成されていることを特徴とする、ＦＬＯＴＯＸ型ＥＥＰＲＯＭ。
【請求項２】
前記ＥＥＰＲＯＭは、前記フローティングゲートを含むセルトランジスタと、前記ドレイン領域を含み、電子の注入、抜き出しを行うフローティングゲートを選択するためのセレクトトランジスタとを有し、
セルトランジスタからセレクトトランジスタへの方向に対して直交方向に見た前記トンネルウインドウを含む領域の切断面およびドレイン領域の切断面において、前記不純物領域と前記チャネルストッパ領域とが所定の間隔をあけて形成されていることを特徴とする、請求項１記載のＦＬＯＴＯＸ型ＥＥＰＲＯＭ。
【請求項３】
請求項１または２記載のＦＬＯＴＯＸ型ＥＥＰＲＯＭの製造方法であって、
前記不純物領域と前記チャネルストッパ領域との間隔は、
（１）前記チャネルストッパ領域を露光およびインプラ工程により形成し、
（２）前記不純物領域を露光およびインプラ工程により形成することを含み、
前記（１）および（２）の露光時のレジスト寸法を調整することによって、前記不純物領域と前記チャネルストッパ領域とが所定の間隔になるように製造されることを特徴とする、ＦＬＯＴＯＸ型ＥＥＰＲＯＭの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＦＬＯＴＯＸ型ＥＥＰＲＯＭに関する。
【背景技術】
【０００２】
電気的に書き込み・書き換えができるＥＥＰＲＯＭは、ボード上で書き換えができ、ページやバイト単位での書き換えも可能なため、広範囲な応用が可能である。そのために、昨今は、ＦＬＯＴＯＸ型ＥＥＰＲＯＭに関し、微細なトンネルウインドウを形成するための製造方法が、特許文献１〜３等に提案されている。
【特許文献１】特開２００７−０２７４０６号公報
【特許文献２】特開２００６−０２８８７３号公報
【特許文献３】特開２００５−１８３７６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ＥＥＰＲＯＭは、チップサイズの縮小とともに、メモリセルサイズも縮小され、微細化が図られている。特に、メモリセルであるフローティングゲートへの電子の注入および抜き出しの通り道となるトンネルウインドウに関しては、上述のように微細化のための形成方法が種々提案されている。
ところで、ＥＥＰＲＯＭは、データの書き込みにＦＮトンネル電流を用いるため、たとえば１５〜２０Ｖの高耐圧設計とする必要がある。また、それに合わせ、周辺回路も高耐圧とする必要があり、通常、周辺回路とＥＥＰＲＯＭとは、同じプロセスフローで形成されるため、同じ耐圧となっている。
【０００４】
しかしながら、ＥＥＰＲＯＭにおけるＦＮトンネル電流を流すためのトンネルウインドウは、７０〜１００Å程度の薄い酸化膜で形成されているため、トンネルウインドウに過剰な電圧が印加されたときに、トンネルウインドウがダメージを受けないように、トンネルウインドウの下に形成されている接合の耐圧を周辺回路の耐圧よりも低くすることが望まれる。
【０００５】
また、ＥＥＰＲＯＭにおいては、ドレイン接合の耐圧も高耐圧である必要があるが、周辺回路の高耐圧部の耐圧よりも低く設定されていることが望ましく、そうすることによって、周辺回路に初期故障のスクリーニングのために高電圧を印加した場合等に、ドレイン接合に過剰な電圧がかかるのを防止でき、ＥＥＰＲＯＭの故障や書き換え回数の低下を防ぐことができる。
【０００６】
この発明は、このような背景のもとになされたものであり、トンネルウインドウに過剰な電圧が印加されて故障や書き換え回数の低下につながることを予防できるＦＬＯＴＯＸ型ＥＥＰＲＯＭを提供することを主たる目的とする。
この発明は、また、ドレイン接合の耐圧およびトンネルウインドウの下に形成されている接合の耐圧を周辺回路の高耐圧部の耐圧よりも低く設定し、周辺回路のスクリーニングのために高電圧が印加されたときに、ドレイン接合やトンネルウインドウに過剰な電圧がかかるのを防止したＦＬＯＴＯＸ型ＥＥＰＲＯＭを提供することを他の目的とする。
【０００７】
この発明は、さらに、トンネルウインドウと呼ばれる薄い酸化膜に印加される電圧を制限して、酸化膜にかかるストレスを低減し、書き換え回数が向上されたＦＬＯＴＯＸ型ＥＥＰＲＯＭを提供することを他の目的とする。
この発明は、さらに、簡単な製造工程で、トンネルウインドウおよびドレイン接合の耐圧を調整可能なＦＬＯＴＯＸ型ＥＥＰＲＯＭの製造方法を提供することを他の目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するための請求項１記載の発明は、フィールド酸化膜（１８）によって素子間分離された半導体基板の表層領域に形成され、フローティングゲート（１１）と、ドレイン領域（１４）と、ドレイン領域からフローティングゲートへの電子の注入および抜き取り時に電子が通るトンネルウインドウ（１２）とを備え、ドレイン領域およびトンネルウインドウの下に不純物領域（２０，２５）が形成されており、フィールド酸化膜の下にチャネルストッパ領域が形成されているＦＬＯＴＯＸ型ＥＥＰＴＯＭにおいて、前記不純物領域（２０，２５）と前記チャネルストッパ領域（１９）とは、互いに接しないように所定の間隔（Ｘ，Ｙ）をあけて形成されていることを特徴とする、ＦＬＯＴＯＸ型ＥＥＰＲＯＭである。
【０００９】
なお、括弧内の英数字は後述の実施形態における対応構成要素等を表す。以下、この項において同じ。
この構成によれば、不純物領域（２０，２５）とチャネルストッパ領域（１９）とは互いに接しないように所定の間隔（Ｘ，Ｙ）をあけて形成されており、データ書き込み時にＦＮトンネル電流を流すために、たとえば１５〜２０Ｖの高電圧が印加されても、それに耐え得る高耐圧設計とすることができる。
【００１０】
しかも、ＥＥＰＲＯＭに過電圧が印加されたときには、トンネルウインドウ（１２）に一定以上の電圧が印加されず、印加電圧に基づいて電流が半導体基板（１７）側に抜け、トンネルウインドウ（１２）にかかるダメージを低減できるので、ＥＥＰＲＯＭの書き換え回数を延ばすことができる。
請求項２記載の発明は、前記ＥＥＰＲＯＭは、前記フローティングゲート（１１）を含むセルトランジスタと、前記ドレイン領域（１４）を含み、電子の注入、抜き出しを行うフローティングゲート（１１）を選択するためのセレクトトランジスタとを有し、セルトランジスタからセレクトトランジスタへの方向に対して直交方向に見た前記トンネルウインドウ（１２）を含む領域の切断面およびドレイン領域（１４）の切断面において、前記不純物領域（２０，２５）と前記チャネルストッパ領域（１９）とが所定の間隔（Ｘ，Ｙ）をあけて形成されていることを特徴とする、請求項１記載のＦＬＯＴＯＸ型ＥＥＰＲＯＭである。
【００１１】
従来は、上記の切断面方向に見たとき、不純物領域（２０，２５）とチャネルストッパ領域（１９）とが接していたため、その耐圧は不純物濃度のみで決定されていた。耐圧調整のため、不純物濃度を変えると、素子分離部のフィールド反転電圧が変わるので、耐圧の調整が困難で、かつ、制限を受けるという課題があった。これに対し、上述の構成にしたことによって、周辺回路より印加されたプログラム電圧の値がばらついたとしても、狙いとする電圧がトンネルウインドウ（１２）にかかるようになり、トンネルウインドウ（１２）にかかるダメージを調整して、ＥＥＰＲＯＭ本来の目的である書き換え回数を向上させることが可能となる。
【００１２】
請求項３記載の発明は、請求項１または２記載のＦＬＯＴＯＸ型ＥＥＰＲＯＭの製造方法であって、前記不純物領域と前記チャネルストッパ領域（１９）との間隔（Ｘ，Ｙ）は、（ａ）前記チャネルストッパ領域を露光およびインプラ工程により形成し、（ｂ）前記不純物領域を露光およびインプラ工程により形成することを含み、前記（ａ）および（ｂ）の露光時のレジスト寸法（２３）を調整することによって、前記不純物領域と前記チャネルストッパ領域とが所定の間隔になるように製造されることを特徴とする、ＦＬＯＴＯＸ型ＥＥＰＲＯＭの製造方法である。
【００１３】
上記構成によれば、一般的な製造工程を用いて形成したフィールド酸化膜（１８）によって素子間分離された半導体基板（１７）に対してチャネルストッパ領域（１９）および不純物領域（２０，２５）を形成する場合に、露光時のレジスト寸法ならびにチャネルストッパ領域および不純物領域形成時のイオン注入のドーズ量を調整することにより、ドレイン領域（１４）の接合耐圧およびトンネルウインドウ下の不純物領域の接合耐圧を簡単に調整して、所望の接合耐圧を有するＦＬＯＴＯＸ型ＥＥＰＲＯＭを製造することができる。
【発明を実施するための最良の形態】
【００１４】
以下では、この発明の実施形態を、添付図面を参照して詳細に説明する。
図１（Ａ）は、この発明の一実施形態に係るＦＬＯＴＯＸ型ＥＥＰＲＯＭの構成を説明するための図解的な平面図であり、図１（Ｂ）は図１（Ａ）におけるＸ−Ｘに沿う断面構造図、図１（Ｃ）は図１（Ａ）におけるＹ−Ｙに沿う断面構造図である。
図１（Ａ）（Ｂ）（Ｃ）において、１１はフローティングゲートであり、１２はフローティングゲート１１に関連して設けられ、フローティングゲート１１への電子の通り道となるトンネルウインドウである。１３はフローティングゲート１１に対応付けて設けられたセレクトゲートであり、１４はドレイン領域を示している。セレクトゲート１３およびドレイン領域１４がセレクトトランジスタに含まれている。
【００１５】
１５はフローティングゲート１１の上に設けられたコントロールゲートであり、１６はソースである。フローティングゲート１１、コントロールゲート１５およびソース１６はセルトランジスタの構成要素である。
これらセレクトトランジスタおよびセルトランジスタは、半導体基板１７の表層領域に形成されたフィールド酸化膜としてのＬＯＣＯＳ酸化膜１８によって素子間分離された領域に配置されている。この実施形態では、半導体基板１７はＰ型基板であり、ＬＯＣＯＳ酸化膜１８の下にはＰ＋のチャネルストッパ領域１９が形成されている。
【００１６】
また、トンネルウインドウ１２の下およびドレイン領域１４には、不純物領域としてのＮ領域２０，２５が形成されている。なお、ドレイン領域１４におけるＮ領域２０は、Ｎ−領域と、その中に設けられたＮ＋領域とを含んでいる。
この実施形態の特徴は、セルトランジスタからセレクトトランジスタへの方向に対して直交方向の断面をとったときに、図１（Ｂ）に示すように、ドレイン領域１４のＮ領域２０と、ＬＯＣＯＳ酸化膜１８の下に設けられたチャネルストッパ領域１９とが接することなく、所定の間隔Ｘをあけて形成されていることである。
【００１７】
また、図１（Ｃ）に示すように、トンネルウインドウ１２の下に形成されたＮ領域２５と、ＬＯＣＯＳ酸化膜１８の下に形成されたチャネルストッパ領域１９とが、所定の間隔Ｙをあけて形成されていることである。なお、所定の間隔Ｘと所定の間隔Ｙとは、Ｘ＝Ｙであってもよいし、Ｘ≠Ｙであってもよい。ただし、Ｘ≠０、Ｙ≠０である。
このように、ドレイン領域１４に設けられたＮ領域２０とチャネルストッパ領域１９との間が所定の間隔Ｘあけて形成されていることにより、ドレイン接合の耐圧を、周辺回路の高耐圧部の耐圧よりも低い範囲内で、ＥＥＰＲＯＭに必要な所定の高耐圧設計とすることが容易にできる。換言すれば、ドレイン領域１４に形成するＮ領域と、チャネルストッパ領域１９との間隔Ｘを所定の間隔とすることにより、ドレイン領域１４（ドレイン接合）の耐圧を比較的自由に所望の耐圧に設定することが可能になる。その際、Ｎ領域２０およびチャネルストッパ領域１９の濃度を、間隔Ｘと共に調整するのが望ましい。
【００１８】
同様に、トンネルウインドウ１２の下に形成するＮ領域２５と、チャネルストッパ領域１９との間も所定の間隔Ｙを隔てるように形成する。これにより、トンネルウインドウ１２の耐圧を一定の耐圧に調整でき、しかも、過剰な高電圧がトンネルウインドウ１２に印加される際には、かかる高電圧は半導体基板１７側に抜けるように設計できる。よって、トンネルウインドウ１２に過剰な高電圧が印加されるのを防ぐことができる。
【００１９】
トンネルウインドウ１２の下のＮ領域２５およびそれに近接したチャネルストッパ領域１９を形成する際、上記間隔Ｙを調整するとともに、各領域２５，１９の濃度を調整することにより、トンネルウインドウ１２部分の耐圧をある程度自由に設定することが可能である。
図２は、この発明の一実施形態に係るＦＬＯＴＯＸ型ＥＥＰＲＯＭの製造工程の一部を表わすフロー図である。
【００２０】
Ｐ型半導体基板１７の表層領域に、図２（Ａ）に示すように、一般的なプロセスフローを用いて、ＬＯＣＯＳ酸化膜１８を形成し、素子間分離された領域２２を形成する。
次いで、図２（Ｂ）に示すように、領域２２の上をレジスト２３で覆うように、レジストの形成および露光を行う。この際、露光により除去するレジストの範囲を調整し、領域２２を覆うレジスト２３が、ＬＯＣＯＳ酸化膜１８の端縁部も覆うようにする。これにより、後述するように、チャネルストッパ領域１９とＮ領域２０（２５）との間に所定の間隔Ｘ（またはＹ）をあけることができる。
【００２１】
その後レジスト２３で覆われていないＬＯＣＯＳ酸化膜１８の下にチャネルストッパ領域１９を形成するためにインプラ工程を行う。インプラ工程で注入されるイオンは、たとえばボロン（Ｂ＋）が用いられる。
図２（Ｂ）に示すように、チャネルストッパ領域１９が形成された後、レジスト２３を除去し、図２（Ｃ）に示すように、ＬＯＣＯＳ酸化膜１８をレジストとして、インプラ工程を行う。注入されるイオンとしては、たとえば砒素（Ａｓ＋）またはリン（Ｐ＋）を用いることができる。
【００２２】
図２（Ｂ）（Ｃ）で行われるインプラ工程の際に、注入されるイオンのＤｏｓｅ量を調整することによっても、形成するＮ領域２０（２５）の接合耐圧を調整することができる。
図２（Ｃ）のようにしてＮ領域２０（２５）を形成した後は、通常のＥＥＰＲＯＭの製造工程が続行される。
【００２３】
この発明は、以上説明した実施形態に限定されるものではなく、請求項記載の範囲内において種々の変更が可能である。
【図面の簡単な説明】
【００２４】
【図１】この発明の一実施形態に係るＦＬＯＴＯＸ型ＥＥＰＲＯＭの構成を説明するための図解的な平面図および断面構造図である。
【図２】この発明の一実施形態に係るＦＬＯＴＯＸ型ＥＥＰＲＯＭの製造工程の一部を表わすフロー図である。
【符号の説明】
【００２５】
１１    フローティングゲート
１２    トンネルウインドウ
１３    セレクトゲート
１４    ドレイン
１７    半導体基板
１８    フィールド酸化膜（ＬＯＣＯＳ酸化膜）
１９    チャネルストッパ領域
２０，２５    不純物領域（Ｎ領域）
２３    レジスト
【図１】
2008270483.tif 000003
【図２】
2008270483.tif 000004