(57)【要約】【課題】マザーボード接続後においても全体構成の厚みを薄くすることができる半導体素子内蔵型プリント配線板及びその製造方法の提供。【解決手段】ベースプレートの接続端子用導体パッドを備えた一部が、マザーボード接続用側電極部として、半導体素子を内蔵しているプリント配線板の主骨格部から外方に延出せしめられている半導体素子内蔵型プリント配線板；ベースプレート上に半導体素子を搭載する工程と、前記ベースプレートの表裏の面より離型材と絶縁材と銅箔とを順に積層して回路形成する工程と、プリント配線板の表層部より内層に設けられた前記離型材までを、厚み方向に断裁して、前記ベースプレートの一部を、半導体素子を内蔵しているプリント配線板の主骨格部から外方に延出せしめた構造とする工程とを備えている半導体素子内蔵型プリント配線板の製造方法。【選択図】図９
2008186942.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子がベースプレートの所望の位置に接着材により搭載されてプリント配線板の内層部に内蔵されている半導体素子内蔵型プリント配線板において、当該ベースプレートの接続端子用導体パッドを備えた一部が、マザーボード接続用側電極部として、半導体素子を内蔵しているプリント配線板の主骨格部から外方に延出せしめられていることを特徴とする半導体素子内蔵型プリント配線板。
【請求項２】
請求項１記載の半導体素子内蔵型プリント配線板のマザーボード接続用側電極部に、あらかじめ抜き部を設けたマザーボードが、当該抜き部に半導体素子を内蔵しているプリント配線板の主骨格部を挿入することにより接続されていることを特徴とする半導体素子内蔵型プリント配線板。
【請求項３】
前記ベースプレートに搭載される半導体素子はフェイスアップ構造であって、当該半導体素子の接続パッドが、接続ビアを介して表層の導体配線に接続されていることを特徴とする請求項１又は２に記載の半導体素子内蔵型プリント配線板。
【請求項４】
前記半導体素子を内蔵しているプリント配線板の主骨格部が、表裏導通接続用のスルーホールを備えていることを特徴とする請求項１〜３の何れか１項に記載の半導体素子内蔵型プリント配線板。
【請求項５】
前記マザーボード接続用側電極部の接続端子用導体パッドとマザーボードとが、はんだにより接続されていることを特徴とする請求項２〜４の何れか１項に記載の半導体素子内蔵型プリント配線板。
【請求項６】
前記ベースプレートが、両面積層板または多層積層板からなることを特徴とする請求項１〜５の何れか１項に記載の半導体素子内蔵型プリント配線板。
【請求項７】
半導体素子がプリント配線板の内層部に内蔵されている半導体素子内蔵型プリント配線板の製造方法において、ベースプレートの表裏の導体を回路形成する工程と、前記ベースプレート上に半導体素子を搭載する工程と、前記ベースプレートの表裏の面よりあらかじめ所望の形状に加工された離型材と絶縁材と銅箔とを順に積み重ねて積層する工程と、前記銅箔を回路形成する工程と、プリント配線板の表層部より内層に設けられた前記離型材までを、厚み方向に断裁して、前記ベースプレートの一部を、半導体素子を内蔵しているプリント配線板の主骨格部から外方に延出せしめた構造とする工程とを備えていることを特徴とする半導体素子内蔵型プリント配線板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子内蔵型のプリント配線板及びその製造方法に関するものであり、特に、半導体素子を内蔵したプリント配線板の全体構成の厚みを薄くすることができるプリント配線板及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、プリント配線板の内部に各種の半導体素子などを導入した半導体素子内蔵型のプリント配線板が開発され、実用に供されている。従来、斯かる半導体素子内蔵型のプリント配線板としては、例えば、次のような構造のものが知られている。
【０００３】
すなわち、ベース板上にＣＳＰ（チップサイズパッケージ）と呼ばれる半導体構成体が設けられ、半導体構成体の周囲におけるベース板上に絶縁層が設けられ、半導体構成体および絶縁層上に上層配線が設けられ、上層配線の接続パッド部上に半田ボールが設けられた半導体装置において、それが搭載される回路基板を含む全体としての小型化を図るものである（特許文献１参照）。
【０００４】
しかしながら、上記半導体素子内蔵型のプリント配線板は、それ自身がマザーボードと呼称される他のプリント配線板上に搭載されて使用されるものであり、あるいはまた、前記半導体素子内蔵型のプリント配線板に、直接に抵抗体やコンデンサなどの電子部品が搭載されて使用されることもあり、それらの態様においては、電子部品を含めたプリント配線板の全体構成の厚みが増す傾向にあった。
【０００５】
さらに、抵抗体やコンデンサなどの電子部品をモジュール化した場合も、電子部品を含めた厚さが増すために、厚さの問題が顕著となる場合が多く存在していた。
【特許文献１】特開２００５−２３５８８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
以上のような背景に基づき本発明が解決しようとする課題は、半導体素子を内蔵したプリント配線板をマザーボードに搭載して使用した場合においても、プリント配線板の全体構成の厚みを薄くすることができるプリント配線板及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明者らは上記課題を解決するために種々検討を重ねた。その結果、半導体素子を内蔵しているプリント配線板の主骨格部より、半導体素子を搭載したベースプレートの一部を延出せしめて、当該延出部にマザーボードとの接続端子を設ければ、極めて良い結果が得られることを見い出し、本発明を完成した。
【０００８】
すなわち、本発明は、半導体素子がベースプレートの所望の位置に接着材により搭載されてプリント配線板の内層部に内蔵されている半導体素子内蔵型プリント配線板において、当該ベースプレートの接続端子用導体パッドを備えた一部が、マザーボード接続用側電極部として、半導体素子を内蔵しているプリント配線板の主骨格部から外方に延出せしめられていることを特徴とする半導体素子内蔵型プリント配線板により上記課題を解決したものである。
【０００９】
また、本発明は、前記半導体素子内蔵型プリント配線板のマザーボード接続用側電極部に、あらかじめ抜き部を設けたマザーボードが、当該抜き部に半導体素子を内蔵しているプリント配線板の主骨格部を挿入することにより接続されていることを特徴とする半導体素子内蔵型プリント配線板により上記課題を解決したものである。
【００１０】
また、本発明は、前記ベースプレートに搭載される半導体素子はフェイスアップ構造であって、当該半導体素子の接続パッドが、接続ビアを介して表層の導体配線に接続されていることを特徴とする半導体素子内蔵型プリント配線板により上記課題を解決したものである。
【００１１】
また、本発明は、前記半導体素子を内蔵しているプリント配線板の主骨格部が、表裏導通用のスルーホールを備えていることを特徴とする半導体素子内蔵型プリント配線板により上記課題を解決したものである。
【００１２】
また、本発明は、前記マザーボード接続用側電極部の接続端子用導体パッドとマザーボードとが、はんだにより接続されていることを特徴とする半導体素子内蔵型プリント配線板により上記課題を解決したものである。
【００１３】
また、本発明は、前記ベースプレートが、両面積層板または多層積層板からなることを特徴とする半導体素子内蔵型プリント配線板により上記課題を解決したものである。
【００１４】
また、本発明は、半導体素子がプリント配線板の内層部に内蔵されている半導体素子内蔵型プリント配線板の製造方法において、ベースプレートの表裏の導体を回路形成する工程と、前記ベースプレート上に半導体素子を搭載する工程と、前記ベースプレートの表裏の面よりあらかじめ所望の形状に加工された離型材と絶縁材と銅箔とを順に積み重ねて積層する工程と、前記銅箔を回路形成する工程と、プリント配線板の表層部より内層に設けられた前記離型材までを、厚み方向に断裁して前記ベースプレートの一部を、半導体素子を内蔵しているプリント配線板の主骨格部から外方に延出せしめた構造とする工程とを備えていることを特徴とする半導体素子内蔵型プリント配線板の製造方法により上記課題を解決したものである。
【発明の効果】
【００１５】
本発明によれば、半導体素子を内蔵したプリント配線板を、当該半導体素子を内蔵したプリント配線板の主骨格部側方部に設けたマザーボード接続用側電極部にてマザーボードとの接続を行なうことができるので、マザーボード接続後においてもプリント配線板の全体構成の厚みを薄くすることができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明を実施するための最良の形態について、図面と共に詳しく説明する。
【００１７】
図１から図３は、本発明のプリント配線板の内部に導入される半導体素子の製造方法を示す概略断面工程説明図である。ここで示される半導体素子は、プリント配線板の内部に導入される能動部品の一例であるが、本発明においてはこの半導体素子に限定されること無く、種々の半導体素子を使用することができる。
【００１８】
図１（ａ）に示される構造体は、始めに、半導体の微細な回路が形成されたシリコンウエハ１上に接続パッド２を形成し、次いで、絶縁材３を接続パッド２の上方より設け、当該接続パッド２の箇所には絶縁材３が開口する開口部４を設けたものである。
【００１９】
次いで、図１（ｂ）に示される構造体は、前記図１（ａ）に示される構造体を使用して、絶縁材３の上面にレジスト５を設けた後に、レジスト５の開口箇所にめっき方式や蒸着方式により導体を付着させたものである。当該導体の一部である、図１（ｂ）に示される導体６ａは、前記開口部４を埋設して接続パッド２に導体接続する構造となっている。これは、前記接続パッド２からの再配線接続を形成する。
【００２０】
また、図１（ｂ）に示される構造体においては、前記の接続パッド２から導体６ａによる再配線接続構造のほかに、導体６ｂからなる接続パッド２に非接続な導体部位を有する。前者の接続パッド２から導体６ａによる再配線接続構造は、後述する接続パッド部を形成し、接続ビアを介して、上層の導体部と接続されるための役割を示す。後者の導体６ｂからなる接続パッド２に非接続な導体部位は、部品を搭載する際の位置決めマーク類などに使用する。
【００２１】
次いで、前記図１（ｂ）に示される構造体より、レジスト５を剥離し、表面に導体６ａ及び導体６ｂが存在する図２（ａ）に示される構造体を得る。
【００２２】
前記図２（ａ）に示される構造体を使用して、始めにレジスト７を貼り付ける。当該レジスト７の張り付け構造は、その開口部を前記導体６ａ及び導体６ｂに設ける構造とする。さらに、当該開口部に導体をポスト状態に形成する。すなわち、接続パッド２に接続される導体６ａの上に導体ポスト８ａを設けると共に、接続パッド２に非接続な導体６ｂの上に導体ポスト８ｂを設けることにより、レジスト７の開口部に、導体ポストを形成した図２（ｂ）に示される構造体を得る。
【００２３】
次いで、前記図２（ｂ）に示される構造体より、レジスト７を剥離した後に、導体６ａ及び６ｂ並びに導体ポスト８ａ及び８ｂの間隙に相当する箇所に絶縁材９を設け、図３（ａ）に示される構造体を得る。ここで、絶縁材９を設けた後に、物理研磨により表面を平坦化することで、図３（ａ）に示される導体ポスト８ａに基づく箇所を接続パッド１１とする。また、導体ポスト８ｂに基づく箇所をマーク１０とする。
【００２４】
次いで、前記図３（ａ）に示される構造体をダイシングすることで、図３（ｂ）に示される小片の半導体素子２０を得る。ここで、当該半導体素子２０は、接着材を使用した接着固定型の方式で搭載するために、半導体素子２０の下面には接着材１５を設ける。この接着材１５は、前記ダイシングを行なった後に設けても良く、接着材を半導体素子２０の下面に設けた後にダイシングしても良い。
【００２５】
このようにして作成される半導体素子２０を使用して、当該半導体素子２０をベースプレート（ＢＰ）上に搭載する方法及び半導体素子２０をプリント配線板の内部に内蔵する製造方法について以下順に記載する。
【００２６】
図４は、当該半導体素子２０をベースプレート（ＢＰ）上に搭載した構造体を示す概略断面説明図である。始めにベースプレート（ＢＰ）は、半導体素子２０を搭載するものであり、両面構造の銅張積層板や多層構造の積層板が好適に使用される。ここでは、両面構造の銅張積層板を使用した例を順に説明する。
【００２７】
ベースプレート（ＢＰ）用に使用する両面構造の銅張積層板を用意し、回路形成方法により、表裏の銅箔を所望の構造に回路形成する。回路形成方法は、特に限定されること無く、従来の回路形成方法が使用できるが、位置合わせ精度の向上を目的として、デジタル露光システムを使用することが好適である。
【００２８】
このデジタル露光システムによる回路形成方法としては、露光工程にデジタル露光システムによる直接描画方法を使用するものであり、露光システムによる直接描画方法は、ドライフィルムエッチングレジストを張り合わせた後に、プリント配線板上のパターン類が形成される箇所において露光を行ない、前記レジストを硬化させる方法であり、狭ピッチで高密度なプリント配線板を形成する際に、従来の露光ムラ不具合を生じることなく、高精度で形状安定性の良好なレジスト及び回路パターン類を形成することができる。
【００２９】
回路形成終了後には、ベースプレート（ＢＰ）上に、半導体素子２０を搭載するための搭載パッド２３及び導体パッド２４ａ，２４ｂを形成する。ここで、ベースプレート（ＢＰ）上の表裏の導体パッドは、それぞれを区別するために、半導体素子２０を搭載した面側を導体パッド２４ａとし、その裏面側を導体パッド２４ｂとする。
【００３０】
また、ベースプレート（ＢＰ）の回路形成が終了した後には、前記搭載パッド２３上に、接着材１５を介して半導体素子２０を搭載する。この半導体素子２０の搭載においては、半導体素子２０をクランプや吸着機などを使用することにより搭載パッド２３上に仮固定し、加熱および必要に応じて加圧することで、強固に接着する。このような態様にて、ベースプレート（ＢＰ）上に半導体素子２０を搭載した図４に示される構造体を得る。
【００３１】
前記ベースプレート（ＢＰ）に搭載される半導体素子２０はフェイスアップ構造であって、半導体素子２０の接続パッド１１は、後述する接続ビア３３を介して表層の導体配線に接続される。
【００３２】
ベースプレート（ＢＰ）上に半導体素子２０を搭載後は、図５に示されるような積層配置構造にて、当該半導体素子２０の上方面より、離型材２６及び絶縁材２７を積み重ね、積層プレスによる加熱、加圧を行なう。
【００３３】
ここで使用する離型材２６は、図５に示されるベースプレート（ＢＰ）上の導体パッド２４ａと前記絶縁材２７との接着を防止することが目的である。始めに、離型材２６に、あらかじめ半導体素子２０の搭載位置に半導体素子サイズのぬき穴を形成することが良い。このぬき穴のサイズは、目的とする半導体素子内蔵型プリント配線板の主骨格部のサイズに関係するものであり、特に限定されるものではない。
【００３４】
また、絶縁材２７においては、半導体素子２０の厚み方向の高さを考慮し、あらかじめ半導体素子２０の搭載位置に半導体素子サイズのぬき穴を形成することが良い。この場合、図５に示されるように、前記離型材２６のぬき穴よりも絶縁材２７の開口面積を小さくして半導体素子２０とベースプレート（ＢＰ）とを接着するのが望ましい。
【００３５】
絶縁材２７の厚みの調整目的は、絶縁材２７を積層した際に半導体素子２０の高さが表層位置まで追従し、目的とする半導体素子内蔵型プリント配線板の表層部に発生する凹凸不具合を抑制するためである。すなわち、半導体素子サイズのぬき穴を設けることで当該ぬき穴が半導体素子２０の収納部となり、積層終了後には表層に凹凸不具合を発生させることなく、平坦性が良好な半導体素子内蔵型プリント配線板を得るためである。
【００３６】
このような態様で、積層加圧することにより、半導体素子２０を搭載したベースプレート（ＢＰ）と絶縁材２７とが一体化し、かつ、導体パッド２４ａと絶縁材２７との界面に離型材２６が介在する構造体を得る。
【００３７】
次に、前記半導体素子２０を搭載したベースプレート（ＢＰ）と絶縁材２７とが一体化した構造体を使用し、さらにその上下両方の面より、図６に示される積層配置構造にて、当該半導体素子２０の上方面より、絶縁材３０及び銅箔３１を積み重ね、またその裏面部においては、離型材２６及び絶縁材３０、そして銅箔３１を積み重ね、積層プレスによる加熱、加圧を行なう（前記「絶縁材３０」及び「銅箔３１」の積層については、予め両者が積層された状態の「樹脂付き銅箔」を積層することもできる）。
【００３８】
ここで、前記上下両方の面より積み重ねた絶縁材３０は、プリント配線板の全体構成の薄さを考慮し、４０μｍ程度の絶縁材３０を使用することが好適である。
【００３９】
また、銅箔３１の厚みに関しても特に限定されないが、プリント配線板の全体構成の薄さを考慮し、１２μｍ以下の銅箔を使用することが好適である。
【００４０】
さらに、ここで使用する離型材２６は、先に記載した目的と同様に、図６に示されるベースプレート（ＢＰ）上の導体パッド２４ｂと前記絶縁材３０との接着を抑制することが目的である。
【００４１】
このような図６に示される積層配置構造にて、積層加圧することにより、半導体素子２０を搭載したベースプレート（ＢＰ）と絶縁材３０と銅箔３１が一体化し、かつ導体パッド２４ｂと絶縁材３０との界面に離型材２６が介在する構造体を得る。
【００４２】
次いで、積層終了後の構造体を使用して、図７に示すように、接続ビア３３及びスルーホール３５の形成を行なう。接続ビア３３及びスルーホール３５の形成は、次の手順で行なう。始めに、プリント配線板の表層面より半導体素子２０の接続パッド１１の上へ、レーザ加工による有底構造のレーザ孔あけを行ない、次いでスルーホール３５を設ける所望の箇所にドリル孔あけを行なう。次いで、銅めっき３６を全面に施し、銅めっきが付着した接続ビア３３及びスルーホール３５を形成するが、前記孔あけなどの詳細は次の通りに行なう。
【００４３】
レーザ加工による接続ビア３３の加工条件の一例としては、レーザ加工装置にＵＶレーザ加工機を使用し、１ショットあたりのエネルギー密度を０．５〜１．５Ｊ／ｃｍ2に設定して、５０〜２２０ショットを施し、トップ径が５０μｍで、ボトム径が３５〜４５μｍの接続ビア３３を形成する。また、接続ビア３３の形成後には、有機性残渣を取り除くことを目的として、デスミア処理を行なうことが好適である。
【００４４】
また、スルーホール３５の加工条件としては、従来方法でのドリル孔あけ方法にて行なうことができる。この際に使用するドリルの直径は３００μｍ以下のものが好適に使用できる。また、スルーホール３５の形成後には、有機性残渣を取り除くことを目的として、デスミア処理を行なうことが好適である。これは、前記接続ビア３３を作製した後のデスミア処理と同時に行なうこともできる。
【００４５】
次いで、前記接続ビア３３用のレーザ孔あけ、スルーホール３５用のドリル孔あけを形成した後に、無電解銅めっき及び電解銅めっきを順に行ない、接続ビア３３及びスルーホール３５の内部に銅めっきを付着させる。また、当該銅めっきが終了した後に、スルーホール３５の内部を樹脂により充填することが行なわれても良い。さらに、前記スルーホール３５の内部に樹脂を充填した後に、薄い厚さの銅めっきを重ねて処理しても良い。
【００４６】
前記ベースプレート（ＢＰ）に搭載される半導体素子２０はフェイスアップ構造であることから、半導体素子２０の接続パッド１１は、接続ビア３３を介して表層の導体配線に接続される。そして、当該表層の導体配線には他の電子部品を搭載することが可能となり、部品の実装面積の拡大に寄与するものである。
【００４７】
また、前記プリント配線板にスルーホール３５が配置されることで、当該スルーホール３５においては、表裏の導通接続がされ、電気配線の高密度化に寄与するものである。
【００４８】
このような態様で加工することにより、図７に示されるような構造体が得られる。
【００４９】
次いで、図７に示される構造体を使用して、表裏の銅めっき３６の箇所を回路形成する。回路形成方法は、前述と同様に、特に限定されること無く、従来の回路形成方法が使用できるが、位置合わせ精度の向上を目的として、デジタル露光システムを使用することが好適である。そして、回路形成により導体回路３７や各種の配線や実装用のパッドなど（図示なし）を形成する。次いで、回路形成終了後の表層部分に、ソルダーレジスト３９を設け、図８に示される構造体を得る。
【００５０】
次に、図８に示されるように、断裁線４０に沿ってプリント配線板の部分的な断裁加工を行なう。この断裁加工においては、表裏のソルダーレジスト３９の面部より、厚さ方向で、プリント配線板の内部に設けられた離型材２６に達するまでを断裁加工する。この断裁加工により、ベースプレート（ＢＰ）は断裁されずに、残存する。
【００５１】
ここで使用される断裁加工方法としては、ダイシングを使用することが好適である。ダイシングを使用する理由としては、深さ方向の加工をコントロールする際にミクロン精度で加工できることが挙げられる。ダイシングの刃を表裏のソルダーレジスト３９の面部より挿入し、厚さ方向で離型材２６に達するまでの部分を断裁することで、内層部に設けられた離型材２６の箇所からプリント配線板の表面に至る絶縁層の部位が除去される結果、ベースプレート（ＢＰ）の接続端子用導体パッド２４ａを備えた一部が、マザーボード接続用側電極部として半導体素子を内蔵しているプリント配線板の主骨格部から外方に延出した状態となり、図９に示される本発明のプリント配線板が得られる。
【００５２】
図９に示される本発明のプリント配線板の特徴的な箇所としては、大別してプリント配線板の主骨格部（図９内のＰ−１で示される箇所）と、その主骨格部から外方に延出した、接続端子用導体パッド２４ａを備えたベースプレート（ＢＰ）の一部からなるマザーボード接続用側電極部（図９内のＰ−２で示される箇所）とから構成されている点である。
【００５３】
因に、当該図９に示される本発明のプリント配線板は、全体的には、半導体素子２０がベースプレート（ＢＰ）の設計上で要求される所望の位置に、接着材を使用して搭載されており、絶縁材と銅箔とを順に積み重ね、積層することで半導体素子２０がプリント配線板の内層部に内蔵された構成となっている。
【００５４】
次に、図９に示されるプリント配線板をマザーボードに搭載した本発明のプリント配線板例を、図１０を用いて説明する。
【００５５】
始めに本発明のプリント配線板と接続して使用されるマザーボード５０を用意する。次いで、当該マザーボード５０にあらかじめ抜き部を設け、当該抜き部に図９に示される本発明のプリント配線板の主骨格部（Ｐ−１）を挿入した後、はんだ４２により当該主骨格部（Ｐ−１）から外方に延出しているマザーボード接続用側電極部（Ｐ−２）とマザーボード５０とを電気接続せしめ、図１０に示されるような本発明プリント配線板を得る。
【００５６】
斯かる本発明プリント配線板によれば、マザーボード上に直接半導体素子を内蔵したプリント配線板を搭載するよりも全体の厚みを薄くすることができる。
【００５７】
また、本発明のプリント配線板においては、表層部分に導体回路３７や導体パッド２４ｂが設けられており、部品実装用に使用することができる。そのため、部品実装面積を広げることができ、より多くの部品を実装できる利点がある。
【図面の簡単な説明】
【００５８】
【図１】半導体素子の製造方法を示す概略断面工程説明図。
【図２】図１に引き続く概略断面工程説明図。
【図３】図２に引き続く概略断面工程説明図。
【図４】本発明半導体素子内蔵型プリント配線板の製造方法を示す概略断面工程説明図。
【図５】図４に引き続く概略断面工程説明図。
【図６】図５に引き続く概略断面工程説明図。
【図７】図６に引き続く概略断面工程説明図。
【図８】図７に引き続く概略断面工程説明図。
【図９】本発明半導体素子内蔵型プリント配線板の概略断面説明図。
【図１０】他の本発明半導体素子内蔵型プリント配線板の概略断面説明図。
【符号の説明】
【００５９】
１：シリコンウエハ
２：接続パッド
３：絶縁材
４：開口部
５：レジスト
６ａ，６ｂ：導体
７：レジスト
８ａ，８ｂ：導体ポスト
９：絶縁材
１０：マーク
１１：接続パッド
１５：接着材
２０：半導体素子
２２：絶縁材
２３：搭載パッド
２４ａ，２４ｂ：導体パッド
２６：離型材
２７：絶縁材
３０：絶縁材
３１：銅箔
３３：接続ビア
３５：スルーホール
３６：銅めっき
３７：導体回路
３９：ソルダーレジスト
４０：断裁線
４２：はんだ
５０：マザーボード
ＢＰ：ベースプレート
Ｐ：プリント配線板骨格
【図１】
2008186942.tif 000003
【図２】
2008186942.tif 000004
【図３】
2008186942.tif 000005
【図４】
2008186942.tif 000006
【図５】
2008186942.tif 000007
【図６】
2008186942.tif 000008
【図７】
2008186942.tif 000009
【図８】
2008186942.tif 000010
【図９】
2008186942.tif 000011
【図１０】
2008186942.tif 000012