(57)【要約】【課題】半導体装置とリーダ／ライタとの通信方式にＡＳＫ方式を用いる場合、リーダ／ライタから半導体装置へデータを送信していない場合に、半導体装置からリーダ／ライタへ送信したデータにより、無線信号の振幅が変化する。したがって、半導体装置が送信したデータを、リーダ／ライタから送信されたデータと誤って認識する場合がある。【解決手段】半導体装置を、アンテナ回路と、送信回路と、受信回路と、演算処理回路と、から構成する。アンテナ回路において、無線信号を送受信する。また、送信回路は、アンテナ回路が無線信号を送信中か否かを示す信号を受信回路に出力する【選択図】図１
2008033905.tif 000002
【特許請求の範囲】
【請求項１】
無線信号を送受信するアンテナ回路と、送信回路と、受信回路と、を有し、
前記送信回路は、前記アンテナ回路が前記無線信号を送信中か否かを示す信号を前記受信回路に出力することを特徴とする半導体装置。
【請求項２】
請求項１において、
前記アンテナ回路の一部、前記送信回路の一部又は前記受信回路の一部は、絶縁表面を有する基板上に形成された薄膜トランジスタを含むことを特徴とする半導体装置。
【請求項３】
無線信号を送受信するアンテナ回路と、送信回路と、受信回路と、演算処理回路と、を有し、
前記送信回路は、前記アンテナ回路が前記無線信号を送信中か否かを示す信号を前記受信回路に出力し、
前記受信回路は、前記送信回路から前記アンテナ回路が前記無線信号を送信中であることを示す信号が入力された場合は、前記アンテナ回路からの信号に関わらず、前記アンテナ回路が前記無線信号を受信していないことを示す信号を前記演算処理回路に出力することを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記アンテナ回路は、アンテナと、共振容量と、変調抵抗と、整流回路と、から構成されることを特徴とすることを特徴とする半導体装置。
【請求項５】
請求項４において、
前記アンテナは、コイルアンテナ又はダイポールアンテナであることを特徴とする半導体装置。
【請求項６】
請求項４又は請求項５において、
前記変調抵抗は、Ｎチャネルトランジスタ又はＰチャネルトランジスタから構成されていることを特徴とする半導体装置。
【請求項７】
請求項４乃至請求項６のいずれか一において、
前記整流回路は、全波整流回路又は半波整流回路であることを特徴とする半導体装置。
【請求項８】
請求項３乃至請求項７のいずれか一において、
前記アンテナ回路の一部、前記送信回路の一部、前記受信回路の一部又は前記演算処理回路の一部は、絶縁表面を有する基板上に形成された薄膜トランジスタを含むことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信によりデータの送受信を行う半導体装置に関する。特に、データ伝送に振幅変調方式を用いる半導体装置に関する。
【背景技術】
【０００２】
近年、小型ＩＣチップと、無線通信用のアンテナを組み合わせた小型半導体装置（以下、半導体装置、ＲＦチップともいう。また、ＲＦＩＤタグ、無線タグ、ＩＤタグ、ＩＣタグ、ＲＦタグともいわれる）が脚光を浴びている。この半導体装置は、無線通信装置（以下、リーダ／ライタともいう）を使った無線信号（動作磁界）の授受により、データを書き込む又はデータを読み出す等のデータの送受信を非接触で行うことができる。
【０００３】
無線通信によりデータの送受信を行う半導体装置の応用分野として、例えば、流通業界における商品管理が挙げられる。現在では、バーコードなどを利用した商品管理が主流であるが、バーコードは光学的に読み取るため、遮蔽物があるとデータを読み取れない場合がある。一方、無線通信装置を用いて非接触でデータの送受信を行う方式では、半導体装置のデータを無線で読み取るため、遮蔽物があっても読み取ることができる。従って、商品管理の効率化、低コスト化などが期待されている。その他、乗車券、航空旅客券、料金の自動精算など、広範な応用が期待されている（例えば、特許文献１参照）。このように、無線通信によりデータの送受信を行う小型の半導体装置により人や物を識別、管理する仕組みはＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）と呼ばれ、ＩＴ化社会の基盤技術として注目されている。
【特許文献１】特開２００５−３４６６２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ＲＦＩＤにおける通信の規格として、例えば、ＩＳＯ／ＩＥＣ  １５６９３などが規定されている。ＩＳＯ／ＩＥＣ  １５６９３では、無線信号における搬送波の周波数として１３．５６ＭＨｚ±７ｋＨｚを用い、リーダ／ライタと半導体装置の間のデータの送受信は、ＡＳＫ（Ａｍｐｌｉｔｕｄｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ  振幅変位キーイング）方式を用いる。
【０００５】
図２に、ＡＳＫ方式におけるリーダ／ライタと半導体装置の間のデータ送受信時の無線信号の一例を示す。図２において、無線信号２０１は、搬送波の周波数で振動する電磁波である。無線信号２０１により伝送されるデータは、無線信号２０１の振幅の包絡線２０２によって表される。以下、簡単のため、無線信号２０１の振幅が最大の場合を”Ｗ”、最小の場合を”Ｎ”とする。例えば、リーダ／ライタから送信されたデータを半導体装置が受信する場合は、無線信号２０１における”Ｎ”の出現の様子から、あらかじめ規定された符号化方式にしたがって、データの値を識別する。具体的には、無線信号２０１における”Ｎ”が出現するタイミング、期間、又は回数などから、あらかじめ規定された符号化方式にしたがって、データの値を識別することができる。また、リーダ／ライタに半導体装置からデータを送信する場合には、データの値に応じて、あらかじめ規定された符号化方式にしたがって、無線信号２０１を変調し、”Ｎ”の出現の様子、具体的には、”Ｎ”の出現のタイミング、期間、回数などを変更することができる。符号化方式としては、例えばＩＳＯ／ＩＥＣ  １５６９３で規定されている４中１方式を用いることができる。
【０００６】
なお、リーダ／ライタから半導体装置に送信されるデータには、半導体装置の回路リセットを示すリセット信号、リーダ／ライタから半導体装置へのデータ送信の開始／終了を示すＳＯＦ（Ｓｔａｒｔ  ｏｆ  Ｆｒａｍｅ）／ＥＯＦ（Ｅｎｄ  ｏｆ  Ｆｒａｍｅ）信号、半導体装置に送信したいデータ信号、半導体装置内部におけるクロック信号の同期を取るための同期信号、リーダ／ライタから半導体装置へのデータの送信ミスが無いかを調べるために用いるパリティ信号、などが含まれる。また、半導体装置からリーダ／ライタに送信するデータには、半導体装置からリーダ／ライタへのデータ送信の開始／終了を示すＳＯＦ（Ｓｔａｒｔ  ｏｆ  Ｆｒａｍｅ）／ＥＯＦ（Ｅｎｄ  ｏｆ  Ｆｒａｍｅ）信号、リーダ／ライタに送信したいデータ信号、などが含まれる。
【０００７】
ところで、このようなデータ伝送方式では、リーダ／ライタから半導体装置へデータを送信していない場合でも、半導体装置からリーダ／ライタへ送信したデータにより、無線信号の振幅が変化する。そのため、半導体装置自身が送信したデータを、リーダ／ライタから送信されたデータと誤って認識することがある。
【０００８】
本発明は、上記の問題を鑑みなされたもので、半導体装置の誤作動を抑制し、信頼性を向上した半導体装置を提供することを課題とする。特に、半導体装置自身がリーダ／ライタに送信したデータを、リーダ／ライタから送信されたデータと誤って認識することがない、信頼性を向上した半導体装置を提供することを課題とする。
【課題を解決するための手段】
【０００９】
本発明における半導体装置は、アンテナ回路と、送信回路と、受信回路と、演算処理回路と、を有する。本発明の半導体装置は、アンテナ回路において、無線信号を送受信する。また、アンテナ回路は、無線信号を整流化した信号を生成し、受信回路へ出力する機能を有する。さらに、アンテナ回路は、送信回路から入力された変調を掛けるための信号により無線信号に変調をかける機能を有する。送信回路は、演算処理回路から出力された送信データから変調を掛けるための信号を生成し、アンテナ回路へ出力する機能を有する。また、送信回路は、半導体装置からリーダ／ライタへデータ送信中か否かを示す信号、すなわちアンテナ回路からリーダ／ライタへ無線信号を送信中か否かを示す信号を受信回路へ出力する機能を有する。受信回路は、アンテナ回路から入力された無線信号を整流化した信号と、送信回路から入力されたデータ送信中か否かを示す信号と、から復調信号を生成し、演算処理回路へ出力する機能を有する。演算処理回路は、受信回路から入力された復調信号を用いて演算処理を行い、送信データを送信回路へ出力する機能を有する。本発明は、送信回路が、半導体装置からリーダ／ライタへデータ送信中か否かを示す信号を受信回路へ出力することを特徴としている。また、受信回路が、アンテナ回路から入力された整流化した信号と、送信回路から入力されたデータ送信中か否かを示す信号と、から、復調信号を生成することを特徴としている。受信回路は、半導体装置からリーダ／ライタへデータ送信中であることを示す状態信号が入力された場合は、整流信号に依らず、ある一定の信号を出力する。このような構成とすることで、半導体装置自身がリーダ／ライタに送信したデータを、リーダ／ライタから送信されたデータと誤って認識することを防ぐことができる。
【００１０】
本明細書で開示する本発明の構成は、無線信号を送受信するアンテナ回路と、送信回路と、受信回路と、演算処理回路と、を有し、送信回路は、アンテナ回路が無線信号を送信中か否かを示す信号を受信回路に出力することを特徴とする。
【００１１】
また、本明細書で開示する本発明の他の構成は、無線信号を送受信するアンテナ回路と、送信回路と、受信回路と、演算処理回路と、を有し、送信回路は、アンテナ回路が無線信号を送信中か否かを示す信号を受信回路に出力し、受信回路は、送信回路からアンテナ回路が無線信号を送信中であることを示す信号が入力された場合は、アンテナ回路からの信号に関わらず、アンテナ回路が無線信号を受信していないことを示す信号を演算処理回路に出力することを特徴とする。
【００１２】
また、本発明の他の構成は、アンテナ回路は、アンテナと、共振容量と、変調抵抗と、整流回路と、から構成することができる。
【００１３】
また、アンテナは、コイルアンテナであっても良いし、ダイポールアンテナであっても良い。
【００１４】
また、変調抵抗は、Ｎチャネルトランジスタから構成されていても良いし、Ｐチャネルトランジスタから構成されていても良い。
【００１５】
また、整流回路は、全波整流回路であっても良いし、整流回路は、半波整流回路であっても良い。
【００１６】
また、本発明における半導体装置は、絶縁表面を有する基板上に形成された半導体膜を有する薄膜トランジスタを用いて構成していても良い。
【００１７】
なお、絶縁表面を有する基板とは、ガラス基板、石英基板、プラスチック基板、ＳＯＩ基板のいずれかであることが望ましい。
【００１８】
本明細書において、「無線通信装置」とは、半導体装置と無線通信により情報の送受信を行う手段を有していればよく、例えば、情報を読み取る機能及び情報を書き込む機能の両方又はいずれか一方の機能を備えるものも範疇に含み、リーダ／ライタと表記するものとする。
【発明の効果】
【００１９】
本発明により、半導体装置の動作信頼性を向上することが可能となり、高性能な半導体装置を提供することができる。特に、半導体装置からリーダ／ライタへ送信したデータを、前記リーダ／ライタから前記半導体装置へ送信されたデータと、前記半導体装置が誤って認識することを防止することができる。よって、半導体装置の誤動作を抑制でき、信頼性を向上した半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００２０】
以下に、本発明の実施の形態を、図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００２１】
本実施の形態では、本発明における半導体装置について、図１及び図３を用いて説明する。図１は、本発明における半導体装置のハードウェア構成である。また、図３は、図１に示した本発明における半導体装置の各信号のタイミングチャートである。
【００２２】
図１において、半導体装置１０１は、アンテナ回路１０２と、送信回路１０３と、受信回路１０４と、演算処理回路１０５と、から構成される。なお、図１では、説明の簡単化のため、受信信号１０６と、送信信号１０７と、を別の信号として示したが、実際には、両者は重ね合わされており、半導体装置１０１及びリーダ／ライタの間で同時に送受信される。また、本実施の形態では、受信信号１０６と送信信号１０７のどちらも無線信号１０８と記す場合がある。図１では、リーダ／ライタは省略している。
【００２３】
アンテナ回路１０２は、無線信号１０８の送受信、すなわちリーダ／ライタから受信信号１０６を受信し、送信信号１０７をリーダ／ライタに送信する回路である。また、アンテナ回路１０２は、リーダ／ライタから受信する受信信号１０６を整流化し、平滑化した信号１０９（以下、整流信号１０９ともいう）を生成する機能を有する。また、アンテナ回路１０２は、リーダ／ライタへ送信する信号に変調をかけ、送信信号１０７を生成する機能を有する。このとき、アンテナ回路１０２は、送信回路１０３から入力される変調信号１１０によって、リーダ／ライタへ送信する信号に変調をかける。
【００２４】
例えば、アンテナ回路１０２は、アンテナと、共振容量と、変調抵抗と、整流回路と、から構成することができる。また、アンテナと、共振容量と、で共振回路を構成することができる。この場合、アンテナ回路１０２を構成する共振回路により、リーダ／ライタから受信した受信信号１０６を交流電気信号に変換し、さらに整流回路により、交流電気信号を整流化し、平滑化して整流信号１０９に変換することができる。整流回路としては、全波整流回路を適用することができる。また、送信回路１０３から入力された変調信号１１０に従って変調抵抗の値を変更することで、リーダ／ライタへ送信する送信信号１０７を生成することができる。
【００２５】
送信回路１０３は、演算処理回路１０５から入力される送信データ１１１から、リーダ／ライタへ送信する信号に変調をかけるための信号１１０（以下、変調信号１１０とする）を生成し、アンテナ回路１０２へ出力する機能を有する。なお、送信データ１１１は、演算処理回路１０５における演算処理結果である。例えば、送信回路１０３は、あらかじめ決められたデータ符号化方式にしたがって送信データ１１１を変調信号１１０に変換する。例えば、変調方式として、ＩＳＯ／ＩＥＣ  １５６９３に規定されている単一副搬送波の高速モードを用いる場合、送信データ１１１が”Ｌ”ならば、変調信号１１０として、最初に４２３．７５ｋＨｚのパルス信号を８パルス生成し、続いて１８．８８μｓの間は”Ｈ”の期間を生成する。また、送信データ１１１が”Ｈ”ならば、変調信号１１０として、最初の１８．８８μｓの間は”Ｈ”を生成し、続いて、４２３．７５ｋＨｚのパルス信号を８パルス生成する。
【００２６】
また、送信回路１０３は、半導体装置１０１がデータ送信中か否か、すなわちアンテナ回路１０２が送信信号１０７を送信中か否かを示す信号１１２（以下、状態信号１１２とする）を受信回路１０４へ出力する機能を有する。例えば、送信回路１０３は、半導体装置１０１がデータ送信中の場合は状態信号１１２として”Ｈ”を出力し、半導体装置１０１がデータ送信していない場合は状態信号１１２として”Ｌ”を出力するようにすることができる。
【００２７】
ここで、信号が”Ｌ”とは、当該信号の電位が第１の電位、例えば低電位であることを意味するものとする。また、信号が”Ｈ”とは、当該信号の電位が第２の電位、例えば信号が”Ｌ”の場合よりも高電位であることを意味するものとする。
【００２８】
受信回路１０４は、アンテナ回路１０２から入力された整流信号１０９と、送信回路１０３から入力された状態信号１１２と、から、リーダ／ライタから受信信号１０６を受信している場合には、整流信号１０９から受信信号１０６に含まれるデータを復調した信号１１３（以下、復調信号１１３とする）を生成する機能を有する。なお、リーダ／ライタから受信信号１０６を受信していない場合は、整流信号１０９に関わらず、復調されていない一定の信号が復調信号１１３として出力される。ここで、半導体装置１０１がデータ送信していない場合は送信回路１０３から状態信号１１２として”Ｌ”が入力され、半導体装置１０１がデータ送信中の場合は送信回路１０３から状態信号１１２として”Ｈ”が入力される場合を説明する。受信回路１０４に状態信号１１２として”Ｌ”が入力された場合は、整流信号１０９を復調した復調信号１１３を生成する。一方、受信回路１０４に状態信号１１２として”Ｈ”が入力された場合は、整流信号１０９に関わらず、復調されていない一定の復調信号１１３を生成する。
【００２９】
なお、受信回路１０４は、例えば、ローパスフィルタと、論理和を演算する制御回路と、から構成することができる。この場合、受信回路１０４を構成するローパスフィルタにより、アンテナ回路１０２から入力された整流信号１０９から受信信号１０６又は送信信号１０７に含まれるデータを復調した信号（以下、第２の復調信号とする）に変換することができる。また、制御回路において、整流信号１０９が変換された第２の復調信号と、送信回路１０３から入力された状態信号１１２と、の論理和を演算することで、受信信号１０６に含まれたデータを復調した復調信号１１３、又は復調されていない一定の復調信号１１３を生成することができる。
【００３０】
演算処理回路１０５は、受信回路１０４から入力された復調信号１１３により、半導体装置１０１が受信したデータがリーダ／ライタから送信されたデータか、半導体装置１０１自身が送信したデータか、を判別し、演算処理を行い、送信データ１１１を生成する機能を有する。例えば、演算処理回路１０５は、ＣＰＵ、ＲＯＭ、ＲＡＭ、専用回路などから構成され、ＩＤ番号の取得、暗号処理などの演算処理を行い、演算処理結果を送信データ１１１として生成する。
【００３１】
以下、図１に示す半導体装置１０１の動作の一例について、図３のタイミングチャートを用いて説明する。第１の信号３０８は、図１における無線信号１０８である。第２の信号３０９は、図１における整流信号１０９である。第３の信号３１０は、図１における変調信号１１０である。第４の信号３１１は、図１における送信データ１１１である。第５の信号３１２は、図１における状態信号１１２である。第６の信号３１３は、図１における復調信号１１３である。また、図３において、非送受信期間３０１、第１のデータ受信期間３０２、第２のデータ受信期間３０３、第１のデータ送信期間３０４、第２のデータ送信期間３０５を実線の矢印で示している。
【００３２】
図３において、第１の信号３０８の振幅が常に最大、すなわち”Ｗ”の期間は、非送受信期間３０１である。第１の信号３０８の振幅が最小、すなわち”Ｎ”となる期間を有し、第５の信号３１２が”Ｌ”である期間は、第１のデータ受信期間３０２である。また、第１のデータ受信期間３０２とは異なるタイミングで第１の信号３０８が”Ｎ”となる期間を有し、第５の信号３１２が”Ｌ”である期間は、第２のデータ受信期間３０３である。第１の信号３０８が”Ｎ”となる期間を有し、第５の信号３１２が”Ｈ”である期間は、第１のデータ送信期間３０４である。また、第１のデータ送信期間３０４とは異なるタイミングで第１の信号３０８が”Ｎ”となる期間を有し、第５の信号３１２が”Ｈ”である期間は、第２のデータ送信期間３０５である。
【００３３】
なお、本実施の形態では、リーダ／ライタから送信されたデータを識別する符号化方式として、ＩＳＯ／ＩＥＣ  １５６９３で規定されている４中１方式を用いることにする。４中１方式とはパルス位置変調方式の１つであり、ある区間の中で変調をかける位置が４箇所あり、変調をかける位置で２進数を表現する方式である。
【００３４】
非送受信期間３０１は、リーダ／ライタは半導体装置１０１へデータを送信しておらず、半導体装置１０１もリーダ／ライタへデータを送信していない期間である。したがって、図１の無線信号１０８は常に振幅が最大、すなわち”Ｗ”であり、図３の第１の信号３０８のようになる。このとき、図１のアンテナ回路１０２は無線信号１０８から整流信号１０９を生成して出力する。したがって、図１の整流信号１０９は、図３の第２の信号３０９のように常に振幅が最大、すなわち”Ｗ”の信号になる。図１の送信回路１０３は、半導体装置１０１がリーダ／ライタへデータ送信中でないため、状態信号１１２として”Ｌ”を出力する。したがって、図１の状態信号１１２は、図３の第５の信号３１２のようになる。また、図１の演算処理回路１０５は、半導体装置１０１がリーダ／ライタへデータ送信中でないため、送信データ１１１としても”Ｌ”を出力する。したがって、図１の送信データ１１１は、図３の第４の信号３１１のようになる。さらに、図１の送信回路１０３から出力される変調信号１１０も”Ｌ”となり、図３の第３の信号３１０のようになる。図１の受信回路１０４は、整流信号１０９と、状態信号１１２と、の論理和を演算して、復調信号１１３として”Ｈ”を出力する。したがって、図１の復調信号１１３は、図３の第６の信号３１３のようになる。なお、演算処理回路１０５は、復調信号１１３から、半導体装置１０１はリーダ／ライタからのデータを受信していないと判別し、特別な演算処理は行わない。なお、ここでいう「特別な演算処理」とは、リーダ／ライタから送信されたデータを用いた演算処理のことを意味する。
【００３５】
次に、第１のデータ受信期間３０２は、リーダ／ライタが半導体装置１０１へデータを送信している期間である。図１における無線信号１０８は振幅が最小となる期間を有する。すなわち、図３の第１の信号３０８は、”Ｎ”となる期間を有する。このとき、図１のアンテナ回路１０２は、無線信号１０８から整流信号１０９を生成して出力する。したがって、図１の整流信号１０９は、図３の第２の信号３０９のように、第１の信号３０８（図１の無線信号１０８）に対応した”Ｎ”となる期間を有する。図１の送信回路１０３は、半導体装置１０１がリーダ／ライタへデータ送信中でないため状態信号１１２として”Ｌ”を出力する。したがって、図１の状態信号１１２は、図３の第５の信号３１２のようになる。また、図１の演算処理回路１０５は、半導体装置１０１がリーダ／ライタへデータ送信中でないため、送信データ１１１としても”Ｌ”を出力する。したがって、図１の送信データ１１１は、図３の第４の信号３１１のようになる。さらに、図１の送信回路１０３から出力される変調信号１１０も”Ｌ”となり、図３の第３の信号３１０のようになる。図１の受信回路１０４は、整流信号１０９と、状態信号１１２と、の論理和を演算して、復調信号１１３を出力する。図１の復調信号１１３は、図３の第６の信号３１３のようになる。ここで、図３の第６の信号３１３は、第２の信号３０９（図１の整流信号１０９）が”Ｎ”となる期間に対応して、”Ｌ”を出力する。図１の演算処理回路１０５では、復調信号１１３が”Ｌ”となるタイミングから、リーダ／ライタから送信されたデータは”ＨＬ”であると判別する。なお、演算処理回路１０５は、データ”ＨＬ”を用いて、適宜演算処理を行う。
【００３６】
次に、第２のデータ受信期間３０３は、リーダ／ライタが半導体装置１０１へデータを送信している期間である。第２のデータ受信期間３０３において、図１における無線信号１０８は振幅が最小となる期間を有する。すなわち、図３の第１の信号３０８は、”Ｎ”となる期間を有する。なお、第２のデータ受信期間３０３は、第１のデータ受信期間３０２と同様に第１の信号３０８が”Ｎ”となる期間を有するが、”Ｎ”となるタイミングが異なっている。このとき、図１のアンテナ回路１０２は、無線信号１０８から整流信号１０９を生成して出力する。したがって、図１の整流信号１０９は、図３の第２の信号３０９のように、第１の信号３０８（図１の無線信号１０８）に対応した”Ｎ”となる期間を有する。図１の送信回路１０３は、半導体装置１０１がリーダ／ライタへデータ送信中でないため状態信号１１２として”Ｌ”を出力する。したがって、図１の状態信号１１２は、図３の第５の信号３１２のようになる。また、図１の演算処理回路１０５は、半導体装置１０１がリーダ／ライタへデータ送信中でないため、送信データ１１１としても”Ｌ”を出力する。したがって、図１の送信データ１１１は、図３の第４の信号３１１のようになる。さらに、図１の送信回路１０３から出力される変調信号１１０も”Ｌ”となり、図３の第３の信号３１０のようになる。図１の受信回路１０４は、整流信号１０９と、状態信号１１２と、の論理和を演算して、復調信号１１３を出力する。図１の復調信号１１３は、図３の第６の信号３１３のようになる。ここで、図３の第６の信号３１３は、第２の信号３０９（図１の整流信号１０９）が”Ｎ”となる期間に対応して、”Ｌ”を出力する。図１の演算処理回路１０５では、復調信号１１３が”Ｌ”となるタイミングから、リーダ／ライタから送信されたデータは”ＬＬ”であると判別する。なお、演算処理回路１０５は、データ”ＬＬ”を用いて、適宜演算処理を行う。
【００３７】
次に、第１のデータ送信期間３０４は、半導体装置１０１がリーダ／ライタへデータを送信している期間である。このとき、送信回路１０３は、無線信号１０８を変調するための変調信号１１０を出力する。なお、変調信号１１０は、演算処理回路１０５から入力される送信データ１１１を、あらかじめ規定されたデータ符号化方式にしたがって変換することで生成される。図３の第１のデータ送信期間３０４においては、図１の送信データ１１１として”Ｌ”を出力し、当該送信データ１１１を変換することで、あるタイミングで”Ｈ”となる期間を有する変調信号１１０を出力する。したがって、図１の送信データ１１１は、図３の第４の信号３１１のようになる。また、図１の変調信号１１０は、図３の第３の信号３１０のようになる。
【００３８】
ここで、図１のアンテナ回路１０２において、送信回路１０３から入力された変調信号１１０により、無線信号１０８が変調される。具体的には、図１の無線信号１０８は、変調信号１１０の”Ｈ”の出力に対応した”Ｎ”となる期間を有する。したがって、図３の第１の信号３０８は、第３の信号３１０の”Ｈ”の出力に対応した”Ｎ”となる期間を有する。また、図１のアンテナ回路１０２において、無線信号１０８から整流信号１０９が生成されるため、当該整流信号１０９は、図３の第２の信号３０９のように、第１の信号３０８（図１の無線信号１０８）に対応した”Ｎ”となる期間を有する。
【００３９】
ところで、図１の送信回路１０３は、半導体装置１０１がリーダ／ライタへデータ送信中であるため、状態信号１１２として”Ｈ”を出力する。したがって、図１の状態信号１１２は、図３の第５の信号３１２のようになる。また、図１の受信回路１０４は、送信回路１０３から入力された状態信号１１２が”Ｈ”であるため、整流信号１０９と、状態信号１１２と、の論理和は、整流信号１０９に依らずに”Ｈ”となる。したがって、受信回路１０４は復調信号１１３として”Ｈ”を出力し、図３の第６の信号３１３のようになる。演算処理回路１０５は、非送受信期間３０１と同様の復調信号１１３を受け取ることになり、半導体装置１０１はリーダ／ライタからのデータを受信していないと判別し、特別な演算処理は行わない。つまり、無線信号１０８が”Ｎ”となる期間を有するものの、演算処理回路１０５の動作は、非送受信期間３０１と同様である。
【００４０】
次に、第２のデータ送信期間３０５は、半導体装置１０１がリーダ／ライタへデータを送信している期間である。このとき、送信回路１０３は、無線信号１０８を変調するための変調信号１１０を出力する。なお、変調信号１１０は、演算処理回路１０５から入力される送信データ１１１を、あらかじめ規定されたデータ符号化方式にしたがって変換することで生成される。図３の第２のデータ送信期間３０５においては、図１の送信データ１１１として”Ｈ”を出力し、当該送信データ１１１を変換することで、上記第１のデータ送信期間３０４とは異なったタイミングで”Ｈ”となる期間を有する変調信号１１０を出力する。したがって、図１の送信データ１１１は、図３の第４の信号３１１のようになる。また、図１の変調信号１１０は、図３の第３の信号３１０のようになる。そして、図３の第３の信号３１０は、第１のデータ送信期間３０４とは異なるタイミングで”Ｈ”となる期間を有する。
【００４１】
ここで、図１のアンテナ回路１０２において、送信回路１０３から入力された変調信号１１０により、無線信号１０８が変調される。具体的には、図１の無線信号１０８は、変調信号１１０の”Ｈ”の出力に対応した”Ｎ”となる期間を有する。したがって、図３の第１の信号３０８は、第３の信号３１０の”Ｈ”の出力に対応した”Ｎ”となる期間を有する。また、図１のアンテナ回路１０２において、無線信号１０８から整流信号１０９が生成されるため、当該整流信号１０９は、図３の第２の信号３０９のように、第１の信号３０８（図１の無線信号１０８）に対応した”Ｎ”となる期間を有する。
【００４２】
ところで、図１の送信回路１０３は、半導体装置１０１がリーダ／ライタへデータ送信中であるため、状態信号１１２として”Ｈ”を出力する。したがって、図１の状態信号１１２は、図３の第５の信号３１２のようになる。また、図１の受信回路１０４は、送信回路１０３から入力された状態信号１１２が”Ｈ”であるため、整流信号１０９と、状態信号１１２と、の論理和は、整流信号１０９に依らずに”Ｈ”となる。したがって、受信回路１０４は、復調信号１１３として”Ｈ”を出力し、図３の第６の信号３１３のようになる。演算処理回路１０５は、非送受信期間３０１と同様の復調信号１１３を受け取ることになり、半導体装置１０１はリーダ／ライタからのデータを受信していないと判別し、特別な演算処理は行わない。つまり、無線信号１０８が”Ｎ”となる期間を有するものの、演算処理回路１０５の動作は、非送受信期間３０１と同様である。
【００４３】
以上のような構成とすることで、半導体装置自らがリーダ／ライタに送信したデータを、リーダ／ライタから送信されたデータと誤って認識することがない半導体装置を提供することができる。すなわち、半導体装置の動作信頼性を向上することが可能であり、高性能の半導体装置を提供することができる。
【実施例１】
【００４４】
本実施例では、実施の形態で説明した、本発明における半導体装置を構成する回路について、図４、図５、図６、図７を用いて、より詳しく説明する。図４は、本発明における半導体装置を構成するアンテナ回路１０２の回路図の一例である。図５は、本発明における半導体装置を構成する受信回路１０４の回路図の一例である。図６は、本発明における半導体装置を構成する送信回路１０３の回路図の一例である。また、図７は、本発明における半導体装置を構成する演算処理回路１０５の回路図の一例である。
【００４５】
図４において、アンテナ回路１０２は、アンテナ４０１と、共振容量４０２と、変調抵抗４０３と、整流回路４０４と、から構成される。アンテナ４０１は、ここではコイルアンテナを示したが、ダイポールアンテナなど、無線信号の周波数帯に応じて、様々な態様をとることができる。共振容量４０２は、電気容量４０５から構成される。アンテナ４０１と、共振容量４０２と、で共振回路が構成され、当該共振回路により、受信信号（無線信号）を交流電気信号に変換することができる。
【００４６】
変調抵抗４０３は、Ｎチャネルトランジスタ４０６から構成される。ここで、アンテナ回路１０２に入力される変調信号１１０を”Ｈ”とすると、Ｎチャネルトランジスタ４０６のゲート電極の電位が”Ｈ”となり、送信信号（無線信号）に変調をかけることができる。なお、変調抵抗４０３を、Ｐチャネルトランジスタから構成することも可能である。この場合、アンテナ回路１０２に入力される変調信号１１０を”Ｌ”とすると、Ｐチャネルトランジスタのゲート電極の電位が”Ｌ”となり、送信信号（無線信号）に変調をかけることができる。
【００４７】
整流回路４０４は、第１のダイオード４０７、第２のダイオード４０８、第３のダイオード４０９、第４のダイオード４１０から構成される全波整流回路である。共振回路で生成された交流電気信号を、直流電気信号である整流信号１０９に変換する。なお、整流回路４０４は、半波整流回路とすることも容易に可能である。
【００４８】
図５において、受信回路１０４は、ローパスフィルタ４１１と、制御回路４１２と、から構成される。ローパスフィルタ４１１は、電気抵抗４１３と、電気容量４１４と、から構成され、アンテナ回路１０２から入力された整流信号１０９の電位振幅に応じた電位を生成し、第２の復調信号１１４を出力する。制御回路４１２は、論理和回路４１５から構成される。制御回路４１２は、第２の復調信号１１４と、送信回路１０３から入力される状態信号１１２と、の論理和を演算し、復調信号１１３を生成する。ここで、状態信号１１２が”Ｈ”の場合、第２の復調信号１１４の電位に係わらず、復調信号１１３は”Ｈ”が出力される。
【００４９】
図６において、送信回路１０３は、送信データレジスタ６０１と、タイミングコントローラ６０２と、変調信号生成回路６０３と、から構成される。
【００５０】
送信データレジスタ６０１は、演算処理回路１０５から入力される全ての送信データ１１１もしくは当該送信データ１１１の一部を格納した後、半導体装置１０１からリーダ／ライタへ送信されるデータの順番に従って、送信データ１１１を並び替える機能を有する。また、送信データレジスタ６０１は、並び替えた送信データ１１１を変調データ６０４として、変調信号生成回路６０３に順次出力する機能を有する。さらに、送信データレジスタ６０１は、格納された全ての送信データ１１１を変調データ６０４として出力するまでの期間は、受信回路１０４へ状態信号１１２として”Ｈ”を出力する機能を有する。
【００５１】
タイミングコントローラ６０２は、変調信号生成回路６０３に出力するタイミング信号６０５を生成する機能を有する。例えば、半導体装置１０１からリーダ／ライタへのデータ送信方式として、ＩＳＯ／ＩＥＣ  １５６９３に規定されている単一副搬送波の高速モードを用いる場合は、タイミング信号６０５として、４２３．７５ｋＨｚのパルス信号を生成する。
【００５２】
変調信号生成回路６０３は、送信データレジスタ６０１から入力された変調データ６０４と、タイミングコントローラ６０２から入力されたタイミング信号６０５と、を用いて、変調信号１１０を生成する機能を有する。例えば、半導体装置１０１からリーダ／ライタへのデータ送信方式として、ＩＳＯ／ＩＥＣ  １５６９３に規定されている単一副搬送波の高速モードを用いる場合について説明する。変調データ６０４が”Ｌ”を出力するときは、変調信号１１０として、最初に４２３．７５ｋＨｚのパルス信号を８パルス生成し、続いて１８．８８μｓの間は”Ｈ”を生成する。また、変調データ６０４が”Ｈ”を出力するときは、変調信号１１０として、最初の１８．８８μｓの間は”Ｈ”を生成し、続いて４２３．７５ｋＨｚのパルス信号を８パルス生成する。
【００５３】
図７において、演算処理回路１０５は、ＣＰＵ５０１と、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）５０２と、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）５０３と、コントローラ５０４と、から構成される。
【００５４】
コントローラ５０４は、演算処理回路１０５に入力される復調信号１１３から、リーダ／ライタから送信されたデータを抽出し、ＲＡＭ５０３に格納する。リーダ／ライタから送信されたデータとは、例えば、実行コマンドや暗号データである。また、コントローラ５０４は、リーダ／ライタから送信されたデータをＲＡＭ５０３に格納し終わると、ＣＰＵ５０１のリセット信号を解除する。当該ＣＰＵ５０１のリセット信号が解除されると、ＣＰＵ５０１は、ＲＡＭ５０３に格納されたデータを用いて、ＲＯＭ５０２に格納されたプログラムに従い、処理を実行する。なお、ＣＰＵ５０１は、プログラム実行時にＲＡＭ５０３を作業領域としても用いる。ＣＰＵ５０１が実行する処理は、例えば、コマンド解析、暗号解読である。また、ＣＰＵ５０１は、演算処理結果をＲＡＭ５０３に格納する。演算処理結果とは、例えば、復号データである。ＣＰＵ５０１が処理の実行を終了すると、ＣＰＵ５０１は、終了を示す信号をコントローラ５０４に送る。続いて、コントローラ５０４は、ＲＡＭ５０３に格納された演算処理結果を読み出して、送信データ１１１として出力する。
【００５５】
以上のような構成とすることで、半導体装置自らがリーダ／ライタに送信したデータを、誤ってリーダ／ライタから送信されたデータと認識することがない半導体装置を提供することができる。すなわち、半導体装置の動作信頼性を向上することが可能であり、高性能の半導体装置を提供することができる。
【実施例２】
【００５６】
次に、本発明の半導体装置の構造の一例に関して図面を用いて説明する。本実施例の半導体装置７００の上面図を図１０（Ａ）に、図１０（Ａ）における線分Ａ−Ｂの断面図を図１０（Ｂ）に示す。
【００５７】
図１０（Ａ）に示すように、本実施例の半導体装置７００は、集積回路７０６及びアンテナ７０４が、基板７９０、７９１で挟持されている。集積回路７０６は、図１に示すアンテナ回路１０２、送信回路１０３、受信回路１０４、演算処理回路１０５を示している。但し、集積回路７０６は、アンテナ回路１０２を構成するアンテナは除く。また、図１０（Ｂ）に示すように、集積回路７０６とアンテナ７０４とは、接続端子７１４によって電気的に接続されている。
【００５８】
なお、接続端子７１４とアンテナ７０４の接続については特に限定されない。例えばアンテナ７０４と接続端子７１４をワイヤボンディング接続やバンプ接続を用いて接続するという方法を取ることができる。さらには、接続端子７１４とアンテナ７０４との貼り付けにはＡＣＦ（ａｎｉｓｏｔｒｏｐｉｃ  ｃｏｎｄｕｃｔｉｖｅ  ｆｉｌｍ；異方性導電性フィルム）を用いることができる。
【００５９】
図１０（Ｂ）では、集積回路７０６として、アンテナ回路の一部である容量部７１０（例えば、図４に示す電気容量４０５）及びその他の回路（受信回路、送信回路、演算処理回路等）を構成するトランジスタ部７１２を有する。なお、ここでは前記その他の回路を構成するトランジスタとして薄膜トランジスタを用いる例を示したが、前記その他の回路の求められる機能に応じて抵抗素子、容量素子、整流素子等を有していてもよい。また、集積回路７０６を構成するトランジスタとして、Ｓｉウエハーに形成されたＭＯＳトランジスタを用いてもよい。さらに、ここでは容量部７１０は薄膜トランジスタ構造の容量素子を有するものとするが、当該容量素子の半導体膜部分は、全面にｎ型を付与する不純物元素又はｐ型を付与する不純物元素が添加されているものとする。不純物が添加された半導体膜部分は、容量素子の下部電極として機能する。もちろん、アンテナ回路は、容量素子の他、薄膜トランジスタ、抵抗素子、整流素子等を有していてもよい。
【００６０】
また、図１６に示すように、集積回路７０６とアンテナ７０４とを別々の基板に形成して、異方性導電接着材１０３６等を用いて電気的に接続することもできる。図１６に示す半導体装置７００は、基板１０４０に形成された集積回路７０６と、基板１０５０に形成されたアンテナ７０４とが、異方性導電接着材１０３６によって固着されている。異方性導電接着材１０３６は、有機樹脂１０３２及び導電性粒子１０３４で構成されている。また、接続端子７１４とアンテナ７０４とは、導電性粒子１０３４によって電気的に接続されている。
【００６１】
ここで、本発明の半導体装置に用いることができるアンテナの形状について例を示す。半導体装置に用いることが可能なアンテナの形状として、例えば図１０（Ａ）に示すようなコイル状のアンテナ７０４（コイルアンテナともいう）を用いることができる。また、図８（Ａ）のように基板上の集積回路７０６の周りに一面のアンテナ７０４を配した構造を取っても良い。また、図８（Ｂ）のように基板上の集積回路７０６に対して、高周波数の電磁波を受信するためのアンテナ７０４の形状をとってもよい。また、図８（Ｃ）のように基板上の集積回路７０６に対して、１８０度無指向性（どの方向からでも同じく受信可能）を有するアンテナ７０４の形状をとってもよい。また、図８（Ｄ）にように、基板上の集積回路７０６に対して、棒状に長く伸ばしたアンテナ７０４の形状（ダイポールアンテナともいう）をとってもよい。また、パッチアンテナやセラミックアンテナを用いてもよい。また、アンテナとして機能する導電膜の形状は線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状またはこれらを組み合わせた形状で設けてもよい。
【００６２】
また、アンテナの長さは受信に用いる周波数によって適正な長さが異なる。そのため、一般には波長の整数分の１の長さにすることが好ましい。
【００６３】
アンテナ７０４とリーダ／ライタ間で送受信される信号の周波数は、規定されるＩＳＯ規格などで異なる。上記実施の形態ではＩＳＯ／ＩＥＣ  １５６９３に準拠した例を示したため、周波数として１３．５６ＭＨｚ±７ｋＨｚを用いる場合を説明した。勿論、アンテナ７０４とリーダ／ライタ間で送受信される信号の周波数はこれに限定されず、他のＩＳＯ規格を用いた場合などは、１２５ｋＨｚ、９１５ＭＨｚ、２．４５ＧＨｚなどがある。その他、例えばサブミリ波である３００ＧＨｚ〜３ＴＨｚ、ミリ波である３０ＧＨｚ〜３００ＧＨｚ、マイクロ波である３ＧＨｚ〜３０ＧＨｚ、極超短波である３００ＭＨｚ〜３ＧＨｚ、超短波である３０ＭＨｚ〜３００ＭＨｚ、短波である３ＭＨｚ〜３０ＭＨｚ、中波である３００ＫＨｚ〜３ＭＨｚ、長波である３０ＫＨｚ〜３００ＫＨｚ、及び超長波である３ＫＨｚ〜３０ＫＨｚのいずれの周波数も用いることができる。
【００６４】
また、上述した無線通信によりデータの送受信を行う半導体装置における信号の伝送方式は、電磁結合方式、電磁誘導方式またはマイクロ波方式等を用いることができる。伝送方式は、実施者が使用用途を考慮して適宜選択すればよく、伝送方式に伴って最適なアンテナを設ければよい。
【実施例３】
【００６５】
本実施例では、上記実施の形態で示した本発明の半導体装置の作製方法の一例について、図１１〜図１４を用いて説明する。
【００６６】
まず、基板７０１の一表面に剥離層７０２を形成し、続けて下地膜として機能する絶縁膜７０３と半導体膜７０５（例えば、非晶質シリコンを含む膜）を積層して形成する（図１１（Ａ）参照）。なお、剥離層７０２、絶縁膜７０３および非晶質半導体膜７０５は、連続して形成することができる。
【００６７】
基板７０１は、絶縁表面を有する基板を用いることができる。例えば、ガラス基板、石英基板、金属基板（例えばステンレス基板など）、セラミック基板、Ｓｉ基板等の半導体基板、などから選択することができる。他にもプラスチック基板として、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリルなどの基板を選択することもできる。なお、本工程では、剥離層７０２は、基板７０１の全面に設けているが、必要に応じて、基板７０１の全面に剥離層を設けた後に、フォトリソグラフィ法により選択的に設けてもよい。また、基板７０１と剥離層７０２との間に、ブロッキング層として機能する絶縁膜を設けてもよい。
【００６８】
剥離層７０２は、金属膜や、金属膜と金属酸化膜の積層構造等を用いることができる。金属膜としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）から選択された元素、または当該元素を主成分とする合金材料若しくは化合物材料からなる膜を単層又は積層して形成する。また、これらの材料は、スパッタ法、又はプラズマＣＶＤ法等の各種ＣＶＤ法等を用いて形成することができる。金属膜と金属酸化膜の積層構造としては、上述した金属膜を形成した後に、酸素雰囲気下若しくはＮ２Ｏ雰囲気下におけるプラズマ処理、又は酸素雰囲気下若しくはＮ２Ｏ雰囲気下における加熱処理を行うことによって、金属膜表面に当該金属膜の酸化物または酸化窒化物を設けることができる。例えば、金属膜としてスパッタ法やＣＶＤ法等によりタングステン膜を設けた場合、タングステン膜にプラズマ処理を行うことによって、タングステン膜表面にタングステン酸化物からなる金属酸化膜を形成することができる。また、この場合、タングステンの酸化物はＷＯｘで表され、Ｘは２〜３であり、Ｘが２の場合（ＷＯ２）、Ｘが２．５の場合（Ｗ２Ｏ５）、Ｘが２．７５の場合（Ｗ４Ｏ１１）、Ｘが３の場合（ＷＯ３）などがある。タングステンの酸化物を形成するにあたり、上記に挙げたＸの値に特に制約はなく、エッチングレート等を基に、どの酸化物を形成するかを決めるとよい。他にも、例えば、金属膜（例えば、タングステン）を形成した後に、当該金属膜上にスパッタ法で酸化シリコン（ＳｉＯ２）等の絶縁膜を設けることで、金属膜と絶縁膜との界面に前記金属膜の酸化物（例えば、タングステン上にタングステン酸化物）を形成することができる。また、プラズマ処理として、例えば高密度プラズマ処理を行ってもよい。ここで、高密度プラズマ処理とは、高周波を用いて電子密度が１×１０１１ｃｍ−３以上、且つ電子温度が１．５ｅＶ以下の条件で行うプラズマ処理を意味している。具体的には、マイクロ波（代表的には２．４５ＧＨｚ）等の高周波で励起され、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下、且つ電子温度が０．５ｅＶ以上１．５ｅＶ以下のプラズマを利用して行うことが好ましい。また、剥離層７０２は、金属酸化膜の他にも、金属窒化物や金属酸化窒化物を用いてもよい。この場合、金属膜に窒素雰囲気下または窒素と酸素雰囲気下でプラズマ処理や加熱処理を行えばよい。
【００６９】
絶縁膜７０３は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁材料を用いて形成する。例えば、絶縁膜７０３を２層構造とする場合、第１層目の絶縁膜として窒化酸化シリコン膜を形成し、第２層目の絶縁膜として酸化窒化シリコン膜を形成するとよい。また、第１層目の絶縁膜として窒化シリコン膜を形成し、第２層目の絶縁膜として酸化シリコン膜を形成してもよい。絶縁膜７０３は、基板７０１又は剥離層７０２から、当該剥離層７０２の上方に形成される素子に不純物元素が混入するのを防ぐブロッキング層として機能する。このように、ブロッキング層として機能する絶縁膜７０３を形成することによって、基板７０１からＮａなどのアルカリ金属やアルカリ土類金属が、剥離層７０２から剥離層に含まれる不純物元素がこの上に形成する素子に悪影響を与えることを防ぐことができる。なお、基板７０１として石英を用いるような場合には絶縁膜７０３を省略してもよい。
【００７０】
非晶質半導体膜７０５は、スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により、２５ｎｍ〜２００ｎｍ（好ましくは３０ｎｍ〜１５０ｎｍ）の厚さで形成する。
【００７１】
次に、非晶質半導体膜７０５にレーザービームを照射して結晶化を行う。なお、レーザービームの照射と、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とを組み合わせた方法等により非晶質半導体膜７０５の結晶化を行ってもよい。
【００７２】
次に、得られた結晶質半導体膜に対して、ｐ型を付与する不純物元素又はｎ型を付与する不純物元素を低濃度に添加するチャネルドープ工程を全面又は選択的に行う。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ここでは、不純物元素として、ボロン（Ｂ）を用い、当該ボロンが１×１０１６／ｃｍ３〜５×１０１７／ｃｍ３の濃度で含まれるよう添加する。その後、得られた結晶質半導体膜を所望の形状にエッチングして、半導体膜７３２、半導体膜７３４、半導体膜７３６、半導体膜７３８、半導体膜７４０を形成する（図１１（Ｂ）参照）。なお、チャネルドープ工程は、結晶質半導体膜を所望の形状にエッチングした後に行ってもよい。
【００７３】
次に、半導体膜７３２、７３４、７３６、７３８、７４０を覆うようにゲート絶縁膜７４５を形成する（図１１（Ｃ）参照）。
【００７４】
ゲート絶縁膜７４５は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁材料を用いて形成する。例えば、ゲート絶縁膜７４５を２層構造とする場合、第１層目の絶縁膜として酸化窒化シリコン膜を形成し、第２層目の絶縁膜として窒化酸化シリコン膜を形成するとよい。また、第１層目の絶縁膜として酸化シリコン膜を形成し、第２層目の絶縁膜として窒化シリコン膜を形成してもよい。
【００７５】
結晶質半導体膜７３２、７３４、７３６、７３８、７４０の作製工程の一例を以下に簡単に説明する。まず、プラズマＣＶＤ法を用いて、膜厚５０ｎｍ〜６０ｎｍの非晶質半導体膜を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させた後、非晶質半導体膜に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体膜を形成する。その後、レーザービームを照射し、フォトリソグラフィ法を用いることによって結晶質半導体膜７３２、７３４、７３６、７３８、７４０を形成する。なお、結晶化を助長する金属元素を用いる熱結晶化を行わずに、レーザービームの照射だけで非晶質半導体膜の結晶化を行ってもよい。
【００７６】
結晶化に用いるレーザー発振器としては、連続発振型のレーザー（以下、ＣＷレーザーともいう）やパルス発振型のレーザー（以下、パルスレーザーともいう）を用いることができる。ここで用いることができるレーザーは、Ａｒレーザー、Ｋｒレーザー、エキシマレーザーなどの気体レーザー、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザー、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザーまたは金蒸気レーザーのうち一種または複数種を用いることができる。このようなレーザーから得られる基本波及び第２高調波から第４高調波のレーザービームを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このときレーザーのパワー密度は０．０１ＭＷ／ｃｍ２〜１００ＭＷ／ｃｍ２程度（好ましくは０．１ＭＷ／ｃｍ２〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０ｃｍ／ｓｅｃ〜２０００ｃｍ／ｓｅｃ程度として照射する。なお、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザー、Ａｒイオンレーザー、またはＴｉ：サファイアレーザーは、連続発振をさせることが可能であり、Ｑスイッチ動作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。１０ＭＨｚ以上の発振周波数でレーザービームを発振させると、半導体膜がレーザービームによって溶融してから固化するまでの間に、次のパルス発振されたレーザービームが半導体膜に照射される。従って、発振周波数が低いパルスレーザーを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。
【００７７】
また、ゲート絶縁膜７４５は、半導体膜７３２、７３４、７３６、７３８、７４０に対し前述の高密度プラズマ処理を行い、表面を酸化又は窒化することで形成しても良い。例えば、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと、酸素、酸化窒素、アンモニア、窒素、水素などの混合ガスを導入したプラズマ処理で形成する。この場合のプラズマの励起は、マイクロ波の導入により行うと、低電子温度で高密度のプラズマを生成することができる。この高密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化又は窒化することができる。
【００７８】
このような高密度プラズマを用いた処理により、１ｎｍ〜２０ｎｍ、代表的には５ｎｍ〜１０ｎｍの絶縁膜が半導体膜に形成される。この場合の反応は、固相反応であるため、当該絶縁膜と半導体膜との界面準位密度はきわめて低くすることができる。このような高密度プラズマ処理は、半導体膜（結晶性シリコン、或いは多結晶シリコン）を直接酸化（若しくは窒化）するため、形成される絶縁膜の厚さは、理想的にはばらつきをきわめて小さくすることができる。加えて、結晶性シリコンの結晶粒界でも酸化が強くされることがないため、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で半導体膜の表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることなく、均一性が良く、界面準位密度が低い絶縁膜を形成することができる。
【００７９】
ゲート絶縁膜は、高密度プラズマ処理によって形成される絶縁膜のみを用いても良いし、さらにプラズマや熱反応を利用したＣＶＤ法で酸化シリコン、酸窒化シリコン、窒化シリコンなどの絶縁膜を堆積し、積層させても良い。いずれにしても、高密度プラズマで形成した絶縁膜をゲート絶縁膜の一部又は全部に含んで形成されるトランジスタは、特性のばらつきを小さくすることができる。
【００８０】
また、半導体膜に対し、連続発振レーザー若しくは１０ＭＨｚ以上の周波数で発振するレーザーから得られるレーザービームを照射しながら一方向に走査して結晶化させて得られた半導体膜７３２、７３４、７３６、７３８、７４０は、そのレーザービームの走査方向に結晶が成長する特性がある。その走査方向をチャネル長方向（チャネル形成領域が形成されたときにキャリアが流れる方向）に合わせてトランジスタを配置し、上記高密度プラズマ処理を利用して形成したゲート絶縁膜を組み合わせることで、特性ばらつきが小さく、しかも電界効果移動度が高い薄膜トランジスタ（ＴＦＴ）を得ることができる。
【００８１】
次に、半導体膜７３２、７４０にｐ型を付与する不純物元素又はｎ型を付与する不純物元素を添加し、半導体膜７４２、半導体膜７４４を形成する（図１１（Ｃ）参照）。半導体膜７４２、７４４は、後に完成する容量素子の下部電極として機能する。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ここでは、不純物元素として、リン（Ｐ）を用い、当該リンが１×１０１７／ｃｍ３〜１×１０２０／ｃｍ３の濃度で含まれるよう、添加する。このとき、半導体膜７３４、７３６、７３８は、不純物元素が添加されないようにマスク７４６で覆う。マスク７４６は、レジストマスクを用いることができる。
【００８２】
次に、ゲート絶縁膜７４５上に、第１の導電膜と第２の導電膜とを積層して形成する。ここでは、第１の導電膜は、ＣＶＤ法やスパッタリング法等により、２０ｎｍ〜１００ｎｍの厚さで形成する。第２の導電膜は、１００ｎｍ〜４００ｎｍの厚さで形成する。第１の導電膜と第２の導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料により形成する。第１の導電膜と第２の導電膜の組み合わせの例を挙げると、窒化タンタル膜とタングステン膜、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデン膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１の導電膜と第２の導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、２層構造ではなく、３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。ここでは、第１の導電膜として窒化タンタル膜を形成し、第２の導電膜としてタングステン膜を形成する。
【００８３】
次に、第１の導電膜及び第２の導電膜をエッチングして選択的に除去することによって、当該第１の導電膜及び第２の導電膜を含む積層構造の一部を残存させ、ゲート電極７４８、ゲート電極７５０、ゲート電極７５２、ゲート電極７５４、ゲート電極７５６を形成する（図１１（Ｄ）参照）。なお、ゲート電極７４８、ゲート電極７５６は、後に完成する容量素子の上部電極として機能する。
【００８４】
次に、ゲート電極７５２、７５４をマスクとして、半導体膜７３６、７３８に、イオンドープ法またはイオン注入法により、ｎ型を付与する不純物元素を低濃度に添加し、不純物領域７５８、不純物領域７６０を形成する。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ここでは、ｎ型を付与する不純物元素としてリン（Ｐ）を用い、当該リンが５×１０１７／ｃｍ３〜１×１０１９／ｃｍ３の濃度で含まれるよう、半導体膜７３６、７３８に添加する。このとき、半導体膜７４２、７３４、７４４は、不純物元素が添加されないようにマスク７６２で覆う。マスク７６２は、レジストマスクを用いることができる（図１２（Ａ）参照）。
【００８５】
次に、ゲート電極７５０をマスクとして、半導体膜７３４にｐ型を付与する不純物元素を高濃度に添加し、ソース領域又はドレイン領域として機能する不純物領域７６４と、チャネル形成領域７６５を形成する。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、ｐ型を付与する不純物元素としてボロン（Ｂ）を用い、当該ボロンが１×１０１９／ｃｍ３〜１×１０２１／ｃｍ３の濃度で含まれるように、半導体膜７３４に添加する。このとき、半導体膜７４２、７３６、７３８、７４４は、不純物元素が添加されないようにマスク７６６で覆う。マスク７６６は、レジストマスクを用いることができる（（図１２（Ｂ）参照）。
【００８６】
次に、ゲート絶縁膜７４５とゲート電極７４８、７５０、７５２、７５４、７５６を覆うように、絶縁膜を形成する。絶縁膜は、プラズマＣＶＤ法やスパッタリング法等により、シリコン、シリコンの酸化物又はシリコンの窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。次に、絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、ゲート電極７４８、７５０、７５２、７５４、７５６の側面に接する絶縁膜７６８（サイドウォールともよばれる）を形成する。絶縁膜７６８は、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。
【００８７】
次に、ゲート電極７５２、７５４および絶縁膜７６８をマスクとして、半導体膜７３６、７３８にｎ型を付与する不純物元素を高濃度に添加する。半導体膜７３６には、ソース領域又はドレイン領域として機能する不純物領域７７０と、ＬＤＤ領域を形成する低濃度不純物領域７７２と、チャネル形成領域７７３と、が形成される。半導体膜７３８には、ソース領域又はドレイン領域として機能する不純物領域７７４と、ＬＤＤ領域を形成する低濃度不純物領域７７６と、チャネル形成領域７７７と、が形成される。ここでは、ｎ型を付与する不純物元素としてリン（Ｐ）を用い、当該リンが１×１０２０／ｃｍ３〜５×１０２１／ｃｍ３の濃度で含まれるよう、半導体膜７３６、７３８に添加する。このとき、半導体膜７４２、半導体膜７３４、半導体膜７４４は、不純物元素が添加されないようにマスク７７８で覆う。マスク７７８は、レジストマスクを用いることができる（図１２（Ｃ）参照）。
【００８８】
以上の工程により、容量素子１３１０、ｐチャネル型薄膜トランジスタ１３２０、ｎチャネル型薄膜トランジスタ１３３０、ｎチャネル型薄膜トランジスタ１３４０、容量素子１３５０が形成される（図１３（Ａ）参照）。
【００８９】
ｐチャネル型薄膜トランジスタ１３２０は、ゲート電極７５０と重なる半導体膜７３４の領域にチャネル形成領域７６５が形成され、ゲート電極７５０と重ならない半導体膜７３４の領域にソース領域又はドレイン領域を形成する不純物領域７６４が形成されている。なお、ｐチャネル型薄膜トランジスタ１３２０にＬＤＤ領域を設けてもよい。
【００９０】
ｎチャネル型薄膜トランジスタ１３３０は、ゲート電極７５２と重なる半導体膜７３６の領域にチャネル形成領域７７３が形成され、ゲート電極７５２及び絶縁膜７６８と重ならない領域にソース領域又はドレイン領域を形成する不純物領域７７０が形成され、絶縁膜７６８と重なる領域であってチャネル形成領域７７３と不純物領域７７０の間に低濃度不純物領域７７２が形成されている。また、ｎチャネル型薄膜トランジスタ１３４０も同様にチャネル形成領域７７７、低濃度不純物領域７７６及び不純物領域７７４が形成されている。
【００９１】
次に、ゲート絶縁膜７４５、絶縁膜７６８、ゲート電極７４８、７５０、７５２、７５４、７５６等を覆うように、絶縁膜７８０を単層または積層して形成する。絶縁膜は、ＣＶＤ法、スパッタ法、ＳＯＧ法、液滴吐出法、スクリーン印刷法等により、シリコンの酸化物やシリコンの窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等により、単層または積層で形成する。
【００９２】
次に、絶縁膜７８０に開口部を形成し、当該開口部及び絶縁膜７８０上に導電膜７８２、導電膜７８４、導電膜７８６、導電膜７８８、導電膜７９２を形成する。導電膜７８２は、容量素子１３１０の半導体膜７４２と電気的に接続する。同様に、導電膜７９２は、容量素子１３５０の半導体膜７４４と電気的に接続する。また、導電膜７８４、７８６、７８８は、半導体膜７３４、７３６、７３８に形成された不純物領域７６４、７７０、７７４とそれぞれ電気的に接続する。導電膜７８４、７８６、７８８は、薄膜トランジスタ１３２０、１３３０、１３４０のソース電極又はドレイン電極として機能する。なお、容量素子１３１０、１３５０、薄膜トランジスタ１３２０、１３３０、１３４０等を含む層を素子形成層７２０とする（図１３（Ｂ）参照）。素子形成層７２０は、図１０における集積回路に相当する。
【００９３】
絶縁膜７８０を形成する前、または絶縁膜７８０を積層構造とする場合においては１層若しくは複数層形成した後に、半導体膜の結晶性の回復や半導体膜に添加された不純物元素の活性化、半導体膜の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザーアニール法またはＲＴＡ法などを適用するとよい。
【００９４】
導電膜７８２、７８４、７８６、７８８、７９２は、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジウム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素とシリコンの一方又は両方とを含む合金材料に相当する。導電膜７８２、７８４、７８６、７８８、７９２は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜７８２、７８４、７８６、７８８、７９２を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。
【００９５】
次に、導電膜７８２、７８４、７８６、７８８、７９２を覆うように絶縁膜７０９を形成し、当該絶縁膜７０９上に接続端子７１４を形成する。接続端子７１４は、素子形成層７２０と後に形成するアンテナとを電気的に接続する。具体的には、接続端子７１４は、容量素子１３１０、１３５０と電気的に接続する導電膜７８２、７９２と、後に形成するアンテナと、を電気的に接続する。接続端子７１４は、上述した導電膜７８２、７８４、７８６、７８８、７９２で示したいずれかの材料を用いて形成することができる。
【００９６】
絶縁膜７０９は、ＣＶＤ法やスパッタ法等により、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【００９７】
次に、接続端子７１４、絶縁膜７０９上にアンテナ７０４を形成する。アンテナ７０４は、接続端子７１４を介して、素子形成層７２０と電気的に接続されるように形成する。アンテナ７０４は、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。
【００９８】
例えば、スクリーン印刷法を用いてアンテナ７０４を形成する場合には、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、シリコーン樹脂等の有機樹脂が挙げられる。また、導電膜の形成にあたり、導電性のペーストを押し出した後に焼成することが好ましい。例えば、導電性のペーストの材料として、銀を主成分とする微粒子（例えば粒径１ｎｍ以上１００ｎｍ以下）を用いる場合、１５０℃〜３００℃の温度範囲で焼成することにより硬化させて導電膜を得ることができる。また、はんだや鉛フリーのはんだを主成分とする微粒子を用いてもよく、この場合は粒径２０μｍ以下の微粒子を用いることが好ましい。はんだや鉛フリーのはんだは、低コストであるといった利点を有している。なお、図１３（Ｃ）に示すアンテナ７０４は、上面から見るとコイル状になっているものとする。
【００９９】
次に、アンテナ７０４を覆うように絶縁膜７２２を形成する（図１３（Ｃ）参照）。絶縁膜７２２は、ＣＶＤ法やスパッタ法等により、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。
【０１００】
次に、剥離層７０２上に形成された絶縁膜７０３から絶縁膜７２２までを含む層（以下、層７９４とする）を、基板７０１から剥離する。例えば、レーザービーム（例えば、ＵＶ光）を照射することによって容量素子及び薄膜トランジスタを避けた領域に開口部７９６を形成後（図１４（Ａ）参照）、物理的な力を用いて基板７０１から層７９４を剥離する（図１４（Ｂ）参照）。また、基板７０１から層７９４を剥離する前に、形成した開口部７９６にエッチング剤を導入して、剥離層７０２を選択的に除去してもよい。エッチング剤は、フッ化ハロゲンまたはハロゲン間化合物を含む気体又は液体を使用する。例えば、フッ化ハロゲンを含む気体として三フッ化塩素（ＣｌＦ３）を使用する。そうすると、層７９４は、基板７０１から剥離された状態となる。なお、剥離層７０２は、全て除去せず一部分を残存させてもよい。こうすることによって、エッチング剤の消費量を抑え剥離層の除去に要する処理時間を短縮することが可能となる。また、剥離層７０２の除去を行った後にも、基板７０１上に層７９４を保持しておくことが可能となる。また、層７９４が剥離された基板７０１を再利用することによって、コストを削減することができる。
【０１０１】
次に、層７９４の一方の面（絶縁膜７２２の露出した面）を第１の基体１５１０に接着させて、層７９４を基板７０１から完全に剥離する。続いて、層７９４の他方の面（絶縁膜７０３の露出した面）を、第２の基体１５２０に接着させ、加熱処理と加圧処理の一方又は両方を行って、層７９４を、第１の基体１５１０と第２の基体１５２０により封止する（図１５参照）。第１の基体１５１０と第２の基体１５２０は、熱可塑性を示すフィルム（ポリオレフィン、フッ素を含むポリオレフィン、ポリエステル類など）、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）と接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成樹脂等）との積層フィルムなどに相当する。
【０１０２】
また、第１の基体１５１０、第２の基体１５２０として、静電気等を防止する帯電防止対策を施したフィルム（以下、帯電防止フィルムと記す）を用いることもできる。帯電防止フィルムとしては、帯電防止可能な材料を樹脂中に分散させたフィルム、及び帯電防止可能な材料が貼り付けられたフィルム等が挙げられる。帯電防止可能な材料が設けられたフィルムは、片面に帯電防止可能な材料を設けたフィルムであってもよいし、両面に帯電防止可能な材料を設けたフィルムであってもよい。さらに、片面に帯電防止可能な材料が設けられたフィルムは、帯電防止可能な材料が設けられた面をフィルムの内側になるように層に貼り付けてもよいし、フィルムの外側になるように貼り付けてもよい。なお、帯電防止可能な材料はフィルムの全面、あるいは一部に設けてあればよい。ここでの帯電防止可能な材料としては、金属、インジウムと錫の酸化物（ＩＴＯ）、両性界面活性剤や陽イオン性界面活性剤や非イオン性界面活性剤等の界面活性剤を用いることができる。また、他にも帯電防止材料として、側鎖にカルボキシル基および４級アンモニウム塩基をもつ架橋性共重合体高分子を含む樹脂材料等を用いることができる。これらの材料をフィルムに貼り付ける、練り込む、或いは塗布することによって帯電防止フィルムとすることができる。帯電防止フィルムで封止を行うことによって、商品として取り扱う際に、外部からの静電気等によって半導体素子に悪影響が及ぶことを抑制することができる。
【０１０３】
以上の工程により、本発明の半導体装置を作製することができる。さらに、上記工程により、動作信頼性が向上し、且つ可撓性（フレキシブル）を有する半導体装置を作製することができる。
【実施例４】
【０１０４】
本実施例では、上記実施例とは異なる半導体装置の作製方法の一例について、図１７〜図１９を用いて説明する。具体的には、半導体基板上にＭＯＳトランジスタを形成する例について説明する。
【０１０５】
なお、本実施例では、集積回路を構成するトランジスタ部を代表的に示す。ここでは、Ｐチャネルトランジスタ及びＮチャネルトランジスタの作製方法について説明する。
【０１０６】
まず、半導体基板２３００に素子を分離した領域２３０４、領域２３０６（以下、領域２３０４、２３０６とも記す）を形成する（図１７（Ａ）参照）。半導体基板２３００に設けられた領域２３０４、２３０６は、絶縁膜２３０２（フィールド酸化膜ともいう）によって分離されている。また、ここでは、半導体基板２３００としてｎ型の導電型を有する単結晶Ｓｉ基板を用い、半導体基板２３００の領域２３０６にｐウェル２３０７を設けた例を示している。
【０１０７】
また、半導体基板２３００は、半導体基板であれば特に限定されず用いることができる。例えば、ｎ型又はｐ型の導電型を有する単結晶Ｓｉ基板、化合物半導体基板（ＧａＡｓ基板、ＩｎＰ基板、ＧａＮ基板、ＳｉＣ基板、サファイア基板、ＺｎＳｅ基板等）、貼り合わせ法またはＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  Ｉｍｐｌａｎｔｅｄ  Ｏｘｙｇｅｎ）法を用いて作製されたＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板等を用いることができる。
【０１０８】
素子分離領域２３０４、２３０６は、選択酸化法（ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法）又はトレンチ分離法等を適宜用いて形成することができる。
【０１０９】
また、半導体基板２３００の領域２３０６に形成されたｐウェル２３０７は、半導体基板２３００にｐ型の導電型を有する不純物元素を選択的に導入することによって形成することができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。
【０１１０】
なお、本実施例では、半導体基板２３００としてｎ型の導電型を有する半導体基板を用いているため、領域２３０４には不純物元素の導入を行っていないが、ｎ型を示す不純物元素を導入することにより領域２３０４にｎウェルを形成してもよい。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。一方、ｐ型の導電型を有する半導体基板を用いる場合には、領域２３０４にｎ型を示す不純物元素を導入してｎウェルを形成し、領域２３０６には不純物元素の導入を行わない構成としてもよい。
【０１１１】
次に、領域２３０４、２３０６を覆うように絶縁膜２３３２、２３３４をそれぞれ形成する（図１７（Ｂ）参照）。
【０１１２】
絶縁膜２３３２、２３３４は、例えば、熱処理を行い半導体基板２３００に設けられた領域２３０４、２３０６の表面を酸化させることにより酸化シリコン膜で形成することができる。また、熱酸化法により酸化シリコン膜を形成した後に、窒化処理を行うことによって酸化シリコン膜の表面を窒化させることにより、酸化シリコン膜と酸素と窒素を有する膜（以下、酸窒化シリコン膜ともいう）との積層構造で形成してもよい。
【０１１３】
他にも、上述したプラズマ処理を用いて絶縁膜２３３２、２３３４を形成してもよい。例えば、半導体基板２３００に設けられた領域２３０４、２３０６の表面に高密度プラズマ処理により酸化処理又は窒化処理を行うことにより、絶縁膜２３３２、２３３４として酸化シリコン（ＳｉＯｘ）膜又は窒化シリコン（ＳｉＮｘ）膜を形成することができる。また、高密度プラズマ処理により領域２３０４、２３０６の表面に酸化処理を行った後に、再度高密度プラズマ処理を行うことによって窒化処理を行ってもよい。この場合、領域２３０４、２３０６の表面に接して酸化シリコン膜が形成され、当該酸化シリコン膜上に酸窒化シリコン膜が形成され、絶縁膜２３３２、２３３４は酸化シリコン膜と酸窒化シリコン膜とが積層された膜となる。また、熱酸化法により領域２３０４、２３０６の表面に酸化シリコン膜を形成した後に高密度プラズマ処理により酸化処理又は窒化処理を行ってもよい。
【０１１４】
また、半導体基板２３００の領域２３０４、２３０６に形成された絶縁膜２３３２、２３３４は、後に完成するトランジスタにおいてゲート絶縁膜として機能する。
【０１１５】
次に、領域２３０４、２３０６の上方に形成された絶縁膜２３３２、２３３４を覆うように導電膜を形成する（図１７（Ｃ）参照）。ここでは、導電膜として、導電膜２３３６と導電膜２３３８を順に積層して形成した例を示している。もちろん、導電膜は、単層又は３層以上の積層構造で形成してもよい。
【０１１６】
導電膜２３３６、２３３８としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素、またはこれらの元素を主成分とする合金材料若しくは化合物材料で形成することができる。また、これらの元素を窒化した金属窒化膜で形成することもできる。他にも、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料により形成することもできる。
【０１１７】
ここでは、導電膜２３３６として窒化タンタルを用いて形成し、その上に導電膜２３３８としてタングステンを用いて積層構造で設ける。また、他にも、導電膜２３３６として、窒化タングステン、窒化モリブデン又は窒化チタンから選ばれた単層又は積層膜を用い、導電膜２３３８として、タンタル、モリブデン又はチタンから選ばれた単層又は積層膜を用いることができる。
【０１１８】
次に、積層して設けられた導電膜２３３６、２３３８を選択的にエッチングして除去することによって、領域２３０４、２３０６の上方の一部に導電膜２３３６、２３３８を残存させ、それぞれゲート電極２３４０、２３４２を形成する（図１８（Ａ）参照）。
【０１１９】
次に、領域２３０４を覆うようにレジストマスク２３４８を選択的に形成し、当該レジストマスク２３４８、ゲート電極２３４２をマスクとして領域２３０６に不純物元素を導入することによって不純物領域を形成する（図１８（Ｂ）参照）。不純物元素としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いる。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、不純物元素として、リン（Ｐ）を用いる。
【０１２０】
図１８（Ｂ）においては、不純物元素を導入することによって、領域２３０６にソース領域又はドレイン領域を形成する不純物領域２３５２とチャネル形成領域２３５０が形成される。
【０１２１】
次に、領域２３０６を覆うようにレジストマスク２３６６を選択的に形成し、当該レジストマスク２３６６、ゲート電極２３４０をマスクとして領域２３０４に不純物元素を導入することによって不純物領域を形成する（図１８（Ｃ）参照）。不純物元素としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いる。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、図１８（Ｂ）で領域２３０６に導入した不純物元素と異なる導電型を有する不純物元素（例えば、ボロン（Ｂ））を導入する。その結果、領域２３０４にソース領域又はドレイン領域を形成する不純物領域２３７０とチャネル形成領域２３６８が形成される。
【０１２２】
次に、絶縁膜２３３２、２３３４、ゲート電極２３４０、２３４２を覆うように第２の絶縁膜２３７２を形成し、当該第２の絶縁膜２３７２上に領域２３０４、２３０６にそれぞれ形成された不純物領域２３５２、２３７０と電気的に接続する導電膜２３７４を形成する（図１９参照）。
【０１２３】
第２の絶縁膜２３７２は、ＣＶＤ法やスパッタ法等により、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０１２４】
導電膜２３７４は、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジウム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素とシリコンの一方又は両方とを含む合金材料に相当する。導電膜２３７４は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜２３７４を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。
【０１２５】
以上の工程により、半導体基板２３００の領域２３０４に形成されたＰチャネルトランジスタと、領域２３０６に形成されたＮチャネルトランジスタとを具備し、動作信頼性が向上した半導体装置を得ることができる。
【０１２６】
なお本発明の半導体装置を構成するトランジスタの構造は図示した構造に限定されるものではないことを付記する。例えば、逆スタガ構造、フィンＦＥＴ構造等の構造のトランジスタの構造を取り得る。フィンＦＥＴ構造であることでトランジスタサイズの微細化に伴う短チャネル効果を抑制することができるため好適である。
【実施例５】
【０１２７】
本実施例では、上記実施例とは異なる半導体装置の作製方法について、図２０〜図２３を用いて説明する。具体的には、上記実施例４と異なる作製方法でＭＯＳトランジスタを形成する例について説明する。
【０１２８】
まず、半導体基板２６００上に絶縁膜を形成する。ここでは、ｎ型の導電型を有する単結晶Ｓｉ基板を半導体基板２６００として用い、当該半導体基板２６００上に絶縁膜２６０２と絶縁膜２６０４を形成する（図２０（Ａ）参照）。例えば、半導体基板２６００に熱処理を行うことにより絶縁膜２６０２として酸化シリコン（ＳｉＯｘ）膜を形成し、当該絶縁膜２６０２上に絶縁膜２６０４としてＣＶＤ法を用いて窒化シリコン（ＳｉＮｘ）膜を形成する。
【０１２９】
また、半導体基板２６００は、半導体基板であれば特に限定されず用いることができる。例えば、ｎ型又はｐ型の導電型を有する単結晶Ｓｉ基板、化合物半導体基板（ＧａＡｓ基板、ＩｎＰ基板、ＧａＮ基板、ＳｉＣ基板、サファイア基板、ＺｎＳｅ基板等）、貼り合わせ法またはＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  ＩＭｐｌａｎｔｅｄ  ＯＸｙｇｅｎ）法を用いて作製されたＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板等を用いることができる。
【０１３０】
また、絶縁膜２６０４は、絶縁膜２６０２を形成した後に上述した高密度プラズマ処理により当該絶縁膜２６０２を窒化することにより設けてもよい。なお、半導体基板２６００上に設ける絶縁膜は単層又は３層以上の積層構造で設けてもよい。
【０１３１】
次に、絶縁膜２６０４上に選択的にレジストマスク２６０６のパターンを形成し、当該レジストマスク２６０６をマスクとして選択的にエッチングを行うことによって、半導体基板２６００に選択的に凹部２６０８を形成する（図２０（Ｂ）参照）。半導体基板２６００、絶縁膜２６０２、２６０４のエッチングとしては、プラズマを利用したドライエッチングにより行うことができる。
【０１３２】
次に、レジストマスク２６０６のパターンを除去した後、半導体基板２６００に形成された凹部２６０８を充填するように絶縁膜２６１０を形成する（図２０（Ｃ）参照）。
【０１３３】
絶縁膜２６１０は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁材料を用いて形成する。ここでは、絶縁膜２６１０として、常圧ＣＶＤ法または減圧ＣＶＤ法によりＴＥＯＳ（テトラエチルオルソシリケート）ガスを用いて酸化シリコン膜を形成する。
【０１３４】
次に、研削処理、研磨処理又はＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）処理を行うことによって、半導体基板２６００の表面を露出させる。ここでは、半導体基板２６００の表面を露出させることにより、半導体基板２６００の凹部２６０８に形成された絶縁膜２６１１間に領域２６１２、領域２６１３が設けられる。なお、絶縁膜２６１１は、半導体基板２６００の表面に形成された絶縁膜２６１０が研削処理、研磨処理又はＣＭＰ処理により除去されることにより得られたものである。続いて、ｐ型の導電型を有する不純物元素を選択的に導入することによって、半導体基板２６００の領域２６１３にｐウェル２６１５を形成する（図２１（Ａ）参照）。
【０１３５】
ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、不純物元素として、ボロン（Ｂ）を領域２６１３に導入する。
【０１３６】
なお、本実施例では、半導体基板２６００としてｎ型の導電型を有する半導体基板を用いているため、領域２６１２には不純物元素の導入を行っていないが、ｎ型を示す不純物元素を導入することにより領域２６１２にｎウェルを形成してもよい。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。
【０１３７】
一方、ｐ型の導電型を有する半導体基板を用いる場合には、領域２６１２にｎ型を示す不純物元素を導入してｎウェルを形成し、領域２６１３には不純物元素の導入を行わない構成としてもよい。
【０１３８】
次に、半導体基板２６００の領域２６１２、２６１３の表面上に絶縁膜２６３２、絶縁膜２６３４をそれぞれ形成する（図２１（Ｂ）参照）。
【０１３９】
絶縁膜２６３２、２６３４は、例えば、熱処理を行い半導体基板２６００に設けられた領域２６１２、２６１３の表面を酸化させることにより酸化シリコン膜で形成することができる。また、絶縁膜２６３２、２６３４は、熱酸化法により酸化シリコン膜を形成した後に、窒化処理を行うことによって酸化シリコン膜の表面を窒化させることにより、酸窒化シリコン膜との積層構造で形成してもよい。
【０１４０】
他にも、上述したようなプラズマ処理を用いて絶縁膜２６３２、２６３４を形成してもよい。例えば、半導体基板２６００に設けられた領域２６１２、２６１３の表面に、上述した高密度プラズマ処理により酸化処理又は窒化処理を行うことにより、絶縁膜２６３２、２６３４として酸化シリコン（ＳｉＯｘ）膜又は窒化シリコン（ＳｉＮｘ）膜を形成することができる。また、高密度プラズマ処理により領域２６１２、２６１３の表面に酸化処理を行った後に、再度高密度プラズマ処理を行うことによって窒化処理を行ってもよい。この場合、領域２６１２、２６１３の表面に接して酸化シリコン膜が形成され、当該酸化シリコン膜上に酸窒化シリコン膜が形成され、絶縁膜２６３２、２６３４は酸化シリコン膜と酸窒化シリコン膜とが積層された膜となる。また、熱酸化法により領域２６１２、２６１３の表面に酸化シリコン膜を形成した後に高密度プラズマ処理により酸化処理又は窒化処理を行ってもよい。
【０１４１】
なお、半導体基板２６００の領域２６１２、２６１３に形成された絶縁膜２６３２、２６３４は、後に完成するトランジスタにおいてゲート絶縁膜として機能する。
【０１４２】
次に、半導体基板２６００に設けられた領域２６１２、２６１３の上方に形成された絶縁膜２６３２、２６３４を覆うように導電膜を形成する（図２１（Ｃ）参照）。ここでは、導電膜として、導電膜２６３６と導電膜２６３８を順に積層して形成した例を示している。もちろん、導電膜は、単層又は３層以上の積層構造で形成してもよい。
【０１４３】
導電膜２６３６、２６３８としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料で形成することができる。また、これらの元素を窒化した金属窒化膜で形成することもできる。他にも、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料により形成することもできる。
【０１４４】
ここでは、導電膜２６３６として窒化タンタルを用いて形成し、その上に導電膜２６３８としてタングステンを用いて積層構造で設ける。また、他にも、導電膜２６３６として、窒化タンタル、窒化タングステン、窒化モリブデン又は窒化チタンから選ばれた単層又は積層膜を用い、導電膜２６３８として、タングステン、タンタル、モリブデン又はチタンから選ばれた単層又は積層膜を用いることができる。
【０１４５】
次に、積層して設けられた導電膜２６３６、２６３８を選択的にエッチングして除去することによって、半導体基板２６００の領域２６１２、２６１３の上方の一部に導電膜２６３６、２６３８を残存させ、それぞれゲート電極として機能する導電膜２６４０、導電膜２６４２を形成する（図２２（Ａ）参照）。また、ここでは、半導体基板２６００において、導電膜２６４０、２６４２と重ならない領域２６１２、２６１３の表面が露出するようにする。
【０１４６】
具体的には、半導体基板２６００の領域２６１２において、導電膜２６４０の下方に形成された絶縁膜２６３２のうち当該導電膜２６４０と重ならない部分を選択的に除去し、導電膜２６４０と絶縁膜２６３２の端部が概略一致するように形成する。また、半導体基板２６００の領域２６１３において、導電膜２６４２の下方に形成された絶縁膜２６３４のうち当該導電膜２６４２と重ならない部分を選択的に除去し、導電膜２６４２と絶縁膜２６３４の端部が概略一致するように形成する。
【０１４７】
この場合、導電膜２６４０、２６４２の形成と同時に重ならない部分の絶縁膜等を除去してもよいし、導電膜２６４０、２６４２を形成後、残存したレジストマスク又は当該導電膜２６４０、２６４２をマスクとして重ならない部分の絶縁膜等を除去してもよい。
【０１４８】
次に、半導体基板２６００の領域２６１２、２６１３に不純物元素を選択的に導入し、不純物領域２６４８、不純物領域２６５０を形成する（図２２（Ｂ）参照）。ここでは、領域２６１３に導電膜２６４２をマスクとしてｎ型を付与する低濃度の不純物元素を選択的に導入して不純物領域２６５０を形成し、領域２６１２に導電膜２６４０をマスクとしてｐ型を付与する低濃度の不純物元素を選択的に導入して不純物領域２６４８を形成する。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここで形成される不純物領域２６４８、２６５０の一部は、後に形成されるＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  ｄｒａｉｎ）領域を構成する。
【０１４９】
次に、導電膜２６４０、２６４２の側面に接する絶縁膜２６５４を形成する。絶縁膜２６５４は、サイドウォールともいわれる。絶縁膜２６５４は、プラズマＣＶＤ法やスパッタリング法等により、シリコン、シリコンの酸化物又はシリコンの窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。そして、当該絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、導電膜２６４０、２６４２の側面に接するように形成することができる。なお、絶縁膜２６５４は、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。また、ここでは、絶縁膜２６５４は、導電膜２６４０、２６４２の下方に形成された絶縁膜の側面にも接するように形成されている。
【０１５０】
続いて、当該絶縁膜２６５４、導電膜２６４０、２６４２をマスクとして半導体基板２６００の領域２６１２、２６１３に不純物元素を導入することによって、ソース領域又はドレイン領域として機能する不純物領域を形成する（図２２（Ｃ）参照）。ここでは、半導体基板２６００の領域２６１３に絶縁膜２６５４と導電膜２６４２をマスクとして高濃度のｎ型を付与する不純物元素を導入し、領域２６１２に絶縁膜２６５４と導電膜２６４０をマスクとして高濃度のｐ型を付与する不純物元素を導入する。
【０１５１】
その結果、半導体基板２６００の領域２６１２には、ソース領域又はドレイン領域を形成する不純物領域２６５８と、ＬＤＤ領域を形成する低濃度不純物領域２６６０と、チャネル形成領域２６５６が形成される。また、半導体基板２６００の領域２６１３には、ソース領域又はドレイン領域を形成する不純物領域２６６４と、ＬＤＤ領域を形成する低濃度不純物領域２６６６と、チャネル形成領域２６６２が形成される。
【０１５２】
なお、本実施例では、導電膜２６４０、２６４２と重ならない半導体基板２６００の領域２６１２、２６１３を露出させた状態で不純物元素の導入を行っている。従って、半導体基板２６００の領域２６１２、２６１３にそれぞれ形成されるチャネル形成領域２６５６、チャネル形成領域２６６２は導電膜２６４０、２６４２と自己整合的に形成することができる。
【０１５３】
次に、半導体基板２６００の領域２６１２、２６１３上に設けられた絶縁膜や導電膜等を覆うように第２の絶縁膜２６７７を形成し、当該絶縁膜２６７７に開口部２６７８を形成する（図２３（Ａ）参照）。
【０１５４】
第２の絶縁膜２６７７は、ＣＶＤ法やスパッタ法等により、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０１５５】
次に、ＣＶＤ法を用いて開口部２６７８に導電膜２６８０を形成し、当該導電膜２６８０と電気的に接続するように絶縁膜２６７７上に導電膜２６８２ａ、導電膜２６８２ｂ、導電膜２６８２ｃ、導電膜２６８２ｄを選択的に形成する（図２３（Ｂ）参照）。
【０１５６】
導電膜２６８０、２６８２ａ〜２６８２ｄは、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジウム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素とシリコンの一方又は両方とを含む合金材料に相当する。導電膜２６８０、２６８２ａ〜２６８２ｄは、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、半導体基板に設けられた素子領域上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、半導体基板に設けられた素子領域と良好なコンタクトをとることができる。ここでは、導電膜２６８０はＣＶＤ法によりタングステン（Ｗ）を用いて形成することができる。
【０１５７】
以上の工程により、半導体基板２６００の領域２６１２に形成されたＰチャネルトランジスタと、領域２６１３に形成されたＮチャネルトランジスタとを具備し、動作信頼性が向上した半導体装置を得ることができる。
【０１５８】
なお本発明の半導体装置を構成するトランジスタの構造は図示した構造に限定されるものではないことを付記する。例えば、逆スタガ構造、フィンＦＥＴ構造等の構造のトランジスタの構造を取り得る。フィンＦＥＴ構造であることでトランジスタサイズの微細化に伴う短チャネル効果を抑制することができるため好適である。
【実施例６】
【０１５９】
本実施例では、本発明の無線通信によりデータの送受信を行う半導体装置の用途について説明する。本発明の半導体装置は、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等）、包装用容器類（包装紙やボトル等）、記録媒体（ＤＶＤソフトやビデオテープ等）、乗物類（自転車等）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、電子機器等の商品や荷物の荷札等の物品に設けて使用することができる。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ）及び携帯電話等を指す。
【０１６０】
本実施例では、図９を参照して、本発明の応用例、及びそれらを付した商品の一例について説明する。
【０１６１】
図９（Ａ）は、本発明に係る半導体装置の完成品の状態の一例である。ラベル台紙３００１（セパレート紙）上に、本発明の半導体装置３００２が形成されている。ラベル台紙３００１上に形成された半導体装置３００２は、ボックス３００４内に収納されている。半導体装置３００２上には、その商品や役務に関する情報（商品名、ブランド、商標、商標権者、販売者、製造者等）が記されている。また、当該半導体装置３００２には、その商品（又は商品の種類）固有のＩＤナンバーが付されており、偽造や、商標権、特許権等の知的財産権侵害、不正競争等の不法行為を容易に把握することができる。また、半導体装置内には、商品の容器やラベルに明記しきれない多大な情報、例えば、商品の産地、販売地、品質、原材料、効能、用途、数量、形状、価格、生産方法、使用方法、生産時期、使用時期、賞味期限、取扱説明、商品に関する知的財産情報等を入力しておくことができ、取引者や消費者は、リーダ等の読み取り機能を有する簡易な無線通信手段によって、それらの情報にアクセスすることができる。また、生産者側からは容易に書換え、消去等も可能であるが、取引者、消費者側からは書換え、消去等ができない仕組みになっている。
【０１６２】
図９（Ｂ）は、商品に本発明の半導体装置３０１２を備え付ける例を示している。本発明の半導体装置３０１２を商品に備え付けることで、当該商品の情報に容易にアクセスすることができ、商品管理が容易になる。例えば、商品が盗難された場合に、商品の経路を辿ることによって、その犯人を迅速に把握することができる。このように、本発明の半導体装置を備えることにより、所謂トレーサビリティに優れた商品を流通させることができる。また、信頼性の高い本発明の半導体装置を備えることによって、半導体装置の誤動作を抑制することができ、商品管理をより正確に行うことができる。
【０１６３】
図９（Ｃ）は、本発明の半導体装置３０２２を内包したＩＤカード３０２１の完成品の状態の一例である。上記ＩＤカード３０２１としては、キャッシュカード、クレジットカード、プリペイドカード、電子乗車券、電子マネー、テレフォンカード、会員カード等のあらゆるカード類が含まれる。このようなカード類に本発明の半導体装置を内包させることによって、カードの誤動作を防止することができる。よって、カード類の信頼性向上が実現する。
【０１６４】
図９（Ｄ）は、無記名債券３０３１の完成品の状態を示している。無記名債券３０３１には、半導体装置３０３２が埋め込まれており、その周囲は樹脂によって成形され、半導体装置を保護している。ここで、前記樹脂中にはフィラーが充填された構成となっている。なお、上記無記名債券類には、切手、切符、チケット、入場券、商品券、図書券、文具券、ビール券、おこめ券、各種ギフト券、各種サービス券等が含まれるが、勿論これらに限定されるものではない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等に本発明の半導体装置３０３２を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、このような無記名債券に信頼性の向上した本発明の半導体装置を埋め込むことで、認証機能の信頼性も向上させることができる。
【０１６５】
図９（Ｅ）は、本発明の半導体装置３０４２を貼付した書籍３０４３を示している。本発明の半導体装置３０４２は、表面に貼ったり、埋め込んだりして、物品に固定される。図９（Ｅ）に示すように、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりして、各物品に固定される。本発明の半導体装置３０４２は、小型、薄型、軽量を実現するため、物品に固定した後も、その物品自体のデザイン性を損なうことがない。また、誤動作を防止できる本発明の半導体装置を備えることで、書籍等の管理を正確に行うことができる。
【０１６６】
また、ここでは図示しないが、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に本発明の半導体装置を設けることにより、検品システム等のシステムの効率化を図ることができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物に無線信号でデータの送受信を行う本発明の半導体装置を埋め込むことによって、生まれた年や性別または種類等を容易に識別することが可能となる。また、本発明の半導体装置は誤動作を防止できるため、より正確に検品、識別等を実施することが可能になる。
【０１６７】
以上、本発明の半導体装置は物品（生き物を含む）であればどのようなものにでも設けて使用することができる。
【０１６８】
本実施例は、上記の実施の形態と自由に組み合わせることができる。
【図面の簡単な説明】
【０１６９】
【図１】本発明における半導体装置の概要図。
【図２】ＡＳＫ方式によるデータ送受信時の無線信号の一例を示す図。
【図３】本発明における半導体装置のタイミングチャートの一例を示す図
【図４】本発明における半導体装置を構成する回路の一例を示す回路図。
【図５】本発明における半導体装置を構成する回路の一例を示す回路図。
【図６】本発明における半導体装置を構成する回路の一例を示す回路図。
【図７】本発明における半導体装置を構成する回路の一例を示す回路図。
【図８】本発明の半導体装置に適用可能なアンテナの構成例を示す図。
【図９】本発明の半導体装置の使用形態を示す図。
【図１０】本発明の半導体装置の構成の一例を示す上面図及び断面図。
【図１１】本発明の半導体装置の作製方法の一例を示す図。
【図１２】本発明の半導体装置の作製方法の一例を示す図。
【図１３】本発明の半導体装置の作製方法の一例を示す図。
【図１４】本発明の半導体装置の作製方法の一例を示す図。
【図１５】本発明の半導体装置の作製方法の一例を示す図。
【図１６】本発明の半導体装置の構成の一例を示す断面図。
【図１７】本発明の半導体装置の作製方法の一例を示す図。
【図１８】本発明の半導体装置の作製方法の一例を示す図。
【図１９】本発明の半導体装置の作製方法の一例を示す図。
【図２０】本発明の半導体装置の作製方法の一例を示す図。
【図２１】本発明の半導体装置の作製方法の一例を示す図。
【図２２】本発明の半導体装置の作製方法の一例を示す図。
【図２３】本発明の半導体装置の作製方法の一例を示す図。
【符号の説明】
【０１７０】
１０１    半導体装置
１０２    アンテナ回路
１０３    送信回路
１０４    受信回路
１０５    演算処理回路
１０６    受信信号
１０７    送信信号
１０８    無線信号
１０９    整流信号
１１０    変調信号
１１１    送信データ
１１２    状態信号
１１３    復調信号
１１４    第２の復調信号
２０１    無線信号
２０２    包絡線
３０１    非送受信期間
３０２    第１のデータ受信期間
３０３    第２のデータ受信期間
３０４    第１のデータ送信期間
３０５    第２のデータ送信期間
３０８    第１の信号
３０９    第２の信号
３１０    第３の信号
３１１    第４の信号
３１２    第５の信号
３１３    第６の信号
４０１    アンテナ
４０２    共振容量
４０３    変調抵抗
４０４    整流回路
４０５    電気容量
４０６    Ｎチャネルトランジスタ
４０７    第１のダイオード
４０８    第２のダイオード
４０９    第３のダイオード
４１０    第４のダイオード
４１１    ローパスフィルタ
４１２    制御回路
４１３    電気抵抗
４１４    電気容量
４１５    論理和回路
５０１    ＣＰＵ
５０２    ＲＯＭ
５０３    ＲＡＭ
５０４    コントローラ
６０１    送信データレジスタ
６０２    タイミングコントローラ
６０３    変調信号生成回路
６０４    変調データ
６０５    タイミング信号
７００    半導体装置
７０１    基板
７０２    剥離層
７０３    絶縁膜
７０４    アンテナ
７０５    半導体膜
７０６    集積回路
７０９    絶縁膜
７１０    容量部
７１２    トランジスタ部
７１４    接続端子
７２０    素子形成層
７２２    絶縁膜
７３２    半導体膜
７３４    半導体膜
７３６    半導体膜
７３８    半導体膜
７４０    半導体膜
７４２    半導体膜
７４４    半導体膜
７４５    ゲート絶縁膜
７４６    マスク
７４８    ゲート電極
７５０    ゲート電極
７５２    ゲート電極
７５４    ゲート電極
７５６    ゲート電極
７５８    不純物領域
７６０    不純物領域
７６２    マスク
７６４    不純物領域
７６５    チャネル形成領域
７６６    マスク
７６８    絶縁膜
７７０    不純物領域
７７２    低濃度不純物領域
７７３    チャネル形成領域
７７４    不純物領域
７７６    低濃度不純物領域
７７７    チャネル形成領域
７７８    マスク
７８０    絶縁膜
７８２    導電膜
７８４    導電膜
７８６    導電膜
７８８    導電膜
７９０    基板
７９２    導電膜
７９４    層
７９６    開口部
１０３２    有機樹脂
１０３４    導電性粒子
１０３６    異方性導電接着材
１０４０    基板
１０５０    基板
１３１０    容量素子
１３２０    ｐチャネル型薄膜トランジスタ
１３３０    ｎチャネル型薄膜トランジスタ
１３４０    ｎチャネル型薄膜トランジスタ
１３５０    容量素子
１５１０    基体
１５２０    基体
２３００    半導体基板
２３０２    絶縁膜
２３０４    領域
２３０６    領域
２３０７    ｐウェル
２３３２    絶縁膜
２３３６    導電膜
２３３８    導電膜
２３４０    ゲート電極
２３４２    ゲート電極
２３４８    レジストマスク
２３５０    チャネル形成領域
２３５２    不純物領域
２３６６    レジストマスク
２３６８    チャネル形成領域
２３７０    不純物領域
２３７２    絶縁膜
２３７４    導電膜
２６００    半導体基板
２６０２    絶縁膜
２６０４    絶縁膜
２６０６    レジストマスク
２６０８    凹部
２６１０    絶縁膜
２６１１    絶縁膜
２６１２    領域
２６１３    領域
２６１５    ｐウェル
２６３２    絶縁膜
２６３４    絶縁膜
２６３６    導電膜
２６３８    導電膜
２６４０    導電膜
２６４２    導電膜
２６４８    不純物領域
２６５０    不純物領域
２６５４    絶縁膜
２６５６    チャネル形成領域
２６５８    不純物領域
２６６０    低濃度不純物領域
２６６２    チャネル形成領域
２６６４    不純物領域
２６６６    低濃度不純物領域
２６７７    絶縁膜
２６７８    開口部
２６８０    導電膜
３００１    ラベル台紙
３００２    半導体装置
３００４    ボックス
３０１２    半導体装置
３０２１    ＩＤカード
３０２２    半導体装置
３０３１    無記名債券
３０３２    半導体装置
３０４２    半導体装置
３０４３    書籍
２６８２ａ    導電膜
２６８２ｂ    導電膜
２６８２ｃ    導電膜
２６８２ｄ    導電膜
【図１】
2008033905.tif 000003
【図２】
2008033905.tif 000004
【図３】
2008033905.tif 000005
【図４】
2008033905.tif 000006
【図５】
2008033905.tif 000007
【図６】
2008033905.tif 000008
【図７】
2008033905.tif 000009
【図８】
2008033905.tif 000010
【図９】
2008033905.tif 000011
【図１０】
2008033905.tif 000012
【図１１】
2008033905.tif 000013
【図１２】
2008033905.tif 000014
【図１３】
2008033905.tif 000015
【図１４】
2008033905.tif 000016
【図１５】
2008033905.tif 000017
【図１６】
2008033905.tif 000018
【図１７】
2008033905.tif 000019
【図１８】
2008033905.tif 000020
【図１９】
2008033905.tif 000021
【図２０】
2008033905.tif 000022
【図２１】
2008033905.tif 000023
【図２２】
2008033905.tif 000024
【図２３】
2008033905.tif 000025