(57)【要約】【課題】静電気サージ電圧に対するバリスタ特性を保持しつつ、信頼性が高く、薄型化に対応した積層型チップバリスタおよびその製造方法を提供する。【解決手段】酸化亜鉛を主成分とする電圧非直線特性を発現するバリスタ材層１２と、バリスタ材層１２を挟むように配置される複数の内部電極１１とを有する複数のバリスタ部が所定の方向に沿って配されている積層体１０と、積層体１０の少なくとも上下主面に配置されるアルミナまたはシリカを少なくとも含むセラミック粉末とＳｉＯ2−Ａｌ2Ｏ3−ＭＯ（ＭはＣａ，Ｂａ，Ｓｒから選ばれる少なくとも一つ）系結晶化ガラスを含むガラス粉末を混合したガラスセラミック材層１３，１４と、内部電極１１と接続する一対の端子電極１５を備え、ガラスセラミック材層１３，１４にはバリスタ材層１２の構成成分の一部が存在し、バリスタ材層１２にはガラスセラミック材層１３，１４のガラス成分の一部が存在する構成とした。【選択図】図１
2008270391.tif 000002
【特許請求の範囲】
【請求項１】
主成分に酸化亜鉛、副成分に少なくとも酸化ビスマスを含む電圧非直線特性を発現するバリスタ材層と、このバリスタ材層を挟むように配置される複数の内部電極とを有する複数のバリスタ部が所定の方向に沿って配されている積層体と、この積層体の少なくとも上下主面に配置される、アルミナまたはシリカを少なくとも含むセラミック粉末とＳｉＯ2−Ａｌ2Ｏ3−ＭＯ（ＭはＣａ，Ｂａ，Ｓｒから選ばれる少なくとも一つ）系結晶化ガラスを含むガラス粉末を混合したガラスセラミック材層と、前記内部電極と接続する一対の端子電極を備え、前記ガラスセラミック材層には前記バリスタ材層の構成成分の一部が存在し、前記バリスタ材層には前記ガラスセラミック材層のガラス成分の一部が存在していることを特徴とする積層型チップバリスタ。
【請求項２】
前記ガラスセラミック材層は、セラミック粉末が３０重量％〜６０重量％、ガラス粉末が７０重量％〜４０重量％の構成比率であることを特徴とする請求項１記載の積層型チップバリスタ。
【請求項３】
前記ガラスセラミック材層の厚みは、１０μｍ〜４０μｍであることを特徴とする請求項１記載の積層型チップバリスタ。
【請求項４】
前記ガラスセラミック材層の表面のみに端子電極を形成し、この端子電極と内部電極は内部ビア導体によって接続されていることを特徴とする請求項１記載の積層型チップバリスタ。
【請求項５】
前記バリスタ材層の積層方向の中央部の側面周囲長が前記ガラスセラミック材層の側面周囲長よりも短く、前記バリスタ材層の積層方向の中央部が前記ガラスセラミック材層よりも断面凹状に湾曲していることを特徴とする請求項１記載の積層型チップバリスタ。
【請求項６】
前記内部電極が露出していない面のバリスタ材層の断面凹状湾曲部に、絶縁体を充填形成したことを特徴とする請求項５記載の積層型チップバリスタ。
【請求項７】
前記内部電極が露出した面のバリスタ材層の凹状湾曲部面とその上下のガラスセラミック材層のみに導体を形成し端子電極としたことを特徴とする請求項５記載の積層型チップバリスタ。
【請求項８】
主成分に酸化亜鉛、副成分に少なくとも酸化ビスマスを含む電圧非直線特性を発現するバリスタ材層と、このバリスタ材層を挟むように複数の内部電極を配置したバリスタ積層体を作製する工程と、
前記バリスタ積層体の少なくとも上下主面に、アルミナまたはシリカを少なくとも含むセラミック粉末とＳｉＯ2−Ａｌ2Ｏ3−ＭＯ（ＭはＣａ，Ｂａ，Ｓｒから選ばれる少なくとも一つ）系結晶化ガラスを含むガラス粉末を混合したガラスセラミック材層を積層した複合積層体を作製する工程と、
前記バリスタ材層が焼結する温度で前記複合積層体を焼成する工程と、
焼成工程の前もしくは後に、機械的方法によって前記複合積層体の辺、角を面取りする工程と、
前記内部電極と接続する一対の端子電極を形成する工程を少なくとも含むことを特徴とする積層型チップバリスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、静電気パルスなどの過電圧から電子機器を保護する積層型チップバリスタおよびその製造方法に関するものである。
【背景技術】
【０００２】
以下、従来の積層型チップバリスタについて図面を参照しながら説明する。
【０００３】
近年、携帯電話等の電子機器の小型化、高性能化が急速に進み、それに伴い電子機器回路が高密度化し電子機器の耐電圧は低下している。そのため、人体と電子機器の端子が接触したときに発生する静電気パルスによる機器内部の電気回路の破壊が増えてきている。
【０００４】
このような静電気パルスへの対策として、静電気が入るラインとグランド間に積層型チップバリスタを設け、静電気をバイパスさせ、電子機器の電気回路に印加される電圧を抑制する方法が行われている。
【０００５】
図９は上記積層型チップバリスタの断面図である。
【０００６】
図９において、積層型チップバリスタは、内部導体１を有するバリスタ材層２と、このバリスタ材層２の端面に前記内部電極１と接続された端子電極３とを備えている。バリスタ材層２の表面には高抵抗層４が形成されている。
【０００７】
なお、本発明に関連する先行技術文献情報としては、例えば、特許文献１が知られている。
【特許文献１】特許第３４５３８５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記従来の積層型チップバリスタでは、端子電極の半田くわれ性、ぬれ性を改善するために、端子電極導体の表面にメッキ法によってニッケル、スズ膜を形成する。しかし酸化亜鉛を主成分とするバリスタ材は半導体電気特性を示すため、前述の端子電極メッキ工程でバリスタ材層表面にもメッキ金属膜が形成されてしまい、最も悪い状態では両端子電極がショートしてしまう。また通常の酸化亜鉛系バリスタ材は、完全に緻密に焼結する温度よりも低い温度で焼結した方が電圧非直線に優れたバリスタ特性を示すことが発明者らの検討によりわかっているが、そのような焼結状態では前記端子電極メッキ工程においてメッキ液がバリスタ材層内に浸入しバリスタ材を浸食し信頼性が低下してしまう。また焼成炉内の温度バラツキに対し敏感な焼成条件であるため、バリスタ電圧（１ｍＡの電流を流したときの電圧）や電圧非直線性などバリスタ特性にバラツキが生じやすかった。
【０００９】
したがって従来の積層型チップバリスタは、厳密に制御された条件で焼成するか、特別な方法で焼成していた。前記特許文献１には、シリカなどの酸化物混合粉体中にバリスタ素子を埋め込んで焼成したり、ジルコニア等のボールとともに酸化物混合粉体とバリスタ素子を回転、攪拌しながらバリスタ素子を焼成する方法が開示されている。この焼成方法によればバリスタ特性のバラツキを抑えられるとともに、バリスタ材表面にガラスや酸化物による高抵抗層４が形成されるため、バリスタ材の耐メッキ性、耐湿性が向上する。しかしこのような焼成方法は効率が悪く大量生産の工法として不向きである。
【００１０】
また近年、積層型チップバリスタによって保護する集積回路素子や青色ダイオードなどの厚みが薄くなり、薄型の積層型チップバリスタが要望されている。通常１００５サイズと呼ばれる積層型チップバリスタは外形寸法が１．０ｍｍ、０．５ｍｍで厚みも０．５ｍｍであるが、集積回路素子などの厚みに合わせると０．３ｍｍ以下の厚みが望まれている。厚みが０．３ｍｍの積層型チップバリスタとしては０６０３サイズ（外形寸法０．６ｍｍ、０．３ｍｍ、厚み０．３ｍｍ）のものが実用化されているが、０６０３サイズのチップ部品を基板に実装するためには専用の実装機が必要であるため一部の業界以外では一般的でない。このような状況から１００５サイズで厚みが０．３ｍｍ以下の薄板状の積層型チップバリスタが求められているが、バリスタ材それ自体の強度が低いため端子電極形成時や基板上への実装の際に破壊されるという問題があった。
【００１１】
本発明は上記問題点を解決するもので、バラツキが小さく優れたバリスタ電気特性を有し、信頼性の向上した薄型化に対応した積層型チップバリスタおよび量産性に優れたその製造方法を提供することを目的としている。
【課題を解決するための手段】
【００１２】
上記目的を達成するために本発明は、以下の構成を有する。
【００１３】
本発明の積層型チップバリスタは、主成分に酸化亜鉛、副成分に少なくとも酸化ビスマスを含む電圧非直線特性を発現するバリスタ材層と、このバリスタ材層を挟むように配置される複数の内部電極とを有する複数のバリスタ部が所定の方向に沿って配されている積層体と、この積層体の少なくとも上下主面に配置されるアルミナまたはシリカを少なくとも含むセラミック粉末とＳｉＯ2−Ａｌ2Ｏ3−ＭＯ（ＭはＣａ，Ｂａ，Ｓｒから選ばれる少なくとも一つ）系結晶化ガラスを含むガラス粉末を混合したガラスセラミック材層と、前記内部電極と接続する一対の端子電極を備え、前記ガラスセラミック材層には前記バリスタ材層の構成成分の一部が存在し、前記バリスタ材層には前記ガラスセラミック材層のガラス成分の一部が存在することを特徴とする。
【００１４】
また本発明の積層型チップバリスタの製造方法は、主成分に酸化亜鉛、副成分に少なくとも酸化ビスマスを含む電圧非直線特性を発現するバリスタ材層と、このバリスタ材層を挟むように複数の内部電極を配置したバリスタ積層体を作製する工程と、前記バリスタ積層体の少なくとも上下主面に、アルミナまたはシリカを少なくとも含むセラミック粉末とＳｉＯ2−Ａｌ2Ｏ3−ＭＯ（ＭはＣａ，Ｂａ，Ｓｒから選ばれる少なくとも一つ）系結晶化ガラスを含むガラス粉末を混合したガラスセラミック材層を積層した複合積層体を作製する工程と、前記バリスタ材層が焼結する温度で前記複合積層体を焼成する工程と、焼成工程の前もしくは後に、機械的方法によって前記複合積層体の辺、角を面取りする工程と、前記内部電極と接続する一対の端子電極を形成する工程を少なくとも含むことを特徴とする。
【発明の効果】
【００１５】
本発明の積層型チップバリスタは、バリスタ材層の少なくとも上下主面にアルミナまたはシリカを少なくとも含むセラミック粉末とＳｉＯ2−Ａｌ2Ｏ3−ＭＯ（ＭはＣａ，Ｂａ，Ｓｒから選ばれる少なくとも一つ）系結晶化ガラスを含むガラス粉末を混合したガラスセラミック材層を積層して焼成しており、バリスタ材を構成している副成分の酸化ビスマスなどが過剰に蒸発することなくガラスセラミック材層に拡散し固定化されるため、バラツキが小さくかつ優れたバリスタ電気特性を有する積層型チップバリスタを、簡便な方法で得ることができる。
【００１６】
またバリスタ材層にはガラスセラミック材のガラス成分の一部が拡散し、特にバリスタ材層側面に固定化され緻密で絶縁性の高い層が形成されるために、端子電極のメッキ工程によるバリスタ材層表面へのメッキ析出や、メッキ液によるバリスタ材層の浸食を容易に抑えることができ、その結果、信頼性を向上することができる。
【００１７】
またバリスタ材よりも機械的強度の高いガラスセラミック材を上下主面に積層しているため、端子電極形成時や基板への実装時の破壊を抑制することができる強度の高い薄板状の積層型チップバリスタを得ることができる。
【００１８】
この結果、バラツキが小さく優れたバリスタ電気特性を有し、信頼性の向上した、薄型化に対応した積層型チップバリスタおよび量産性に優れたその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１９】
（実施の形態１）
以下、本発明の実施の形態１を用いて、特に、本発明の請求項１〜４および８に記載の発明について説明する。
【００２０】
図１は本発明の実施の形態１における積層型チップバリスタの断面図、図２は同積層型チップバリスタの斜視図である。図１、図２において、本発明の実施の形態１における積層型チップバリスタは、二層以上の内部電極１１を積層したバリスタ材層１２からなる積層体１０と、この積層体１０の上下面に積層したガラスセラミック材層１３，１４と、バリスタ材層１２の内部電極１１に接続し形成した端子電極１５と、端子電極１５のメッキ膜１６，１７を備えている。
【００２１】
バリスタ材層１２を構成するバリスタ材料は、酸化亜鉛を主成分とし、副成分として少なくとも酸化ビスマスを含み、その他酸化アンチモン、酸化マンガン、酸化コバルト等を添加してバリスタ特性を発現させておりガラス等を添加することにより９５０℃前後で焼成するものを用いた。なお優れたバリスタ特性を発現するのであれば、その他の副成分として上記以外の酸化物を添加しても構わない。
【００２２】
このバリスタ材料の粉末とバインダ樹脂、可塑剤を溶剤によって混合し、公知のドクターブレード法等によって厚み約５０μｍのグリーンシートを成形する。このグリーンシート上に銀パラジウム合金を主成分とする導電性ペーストをスクリーン印刷等の方法によって内部電極１１をパターン形成し、図１のように内部電極１１がバリスタ材層１２を挟んで一部対向させるように積層する。
【００２３】
またガラスセラミック材層１３，１４を構成するガラスセラミック材料は、アルミナまたはシリカを少なくとも含むセラミック粉末と、ＳｉＯ2−Ａｌ2Ｏ3−ＭＯ（ＭはＣａ，Ｂａ，Ｓｒから選ばれる少なくとも一つ）系結晶化ガラスを含むガラス粉末を混合した材料を用いた。このような組成のガラスセラミック材料を選定した理由については後で述べる。ガラスセラミック材料も、バリスタ材料と同様の方法により厚み約４０μｍのグリーンシートを成形し、図１のように積層体１０の上下主面に、ガラスセラミック材グリーンシートを積層し、ガラスセラミック材層１３，１４を形成する。以上により複合積層体を形成する。
【００２４】
前記複合積層体に温度（８５℃）と圧力（５００ｋｇ／ｃｍ2）を１分間加えることによって完全に密着させ、その後一個一個のチップ積層体にカッターで切断する。これを焼成炉に入れ約５００℃の温度で樹脂成分を焼却した後、９５０℃で２時間焼成する。この焼成時において、バリスタ材を構成する主成分の酸化亜鉛、副成分の酸化ビスマスなどがガラスセラミック材層１３，１４に、ガラスセラミック材を構成するＳｉＯ2−Ａｌ2Ｏ3−ＭＯ（ＭはＣａ，Ｂａ，Ｓｒから選ばれる少なくとも一つ）系結晶化ガラスがバリスタ材層１２にそれぞれ相互拡散し、バリスタ材層とガラスセラミック材層は接着し一体化する。
【００２５】
端子電極塗布工程時や基板への実装時にチッピングなどの発生を防止するため、複合積層体チップをＳｉＣを表面に付着させたアルミナボールと水とともに遊星ボールミルなどによってバレル研磨し、複合積層体チップの辺、角を丸くする。この工程は複合積層体チップを焼成する前でも、後でも良く、複合積層体チップを破壊することなく効率よくバレル研磨できれば良い。またこのバレル研磨工程は、ガラスセラミック材層とバリスタ材層の焼成挙動の差による歪形状を解消するためにも効果がある。
【００２６】
この複合積層体チップの内部電極が露出した側面に、銀パラジウム電極ペーストを塗布し焼き付けるなどによって端子電極１５として形成する。これを電界メッキ法などによってニッケルメッキ膜１６、スズメッキ膜１７を端子電極１５表面上に形成すると図１、図２に示した積層型チップバリスタが完成する。
【００２７】
前述したようにバリスタ材層にはガラスセラミック材層を構成するガラスが拡散しているが、バリスタ材層の側面表面には特に高濃度のガラスが拡散しており、バリスタ材層内部と比較すると絶縁抵抗値が高い状態になっている。したがって本発明のこの構成によれば、電界メッキ工程によってバリスタ材層の表面にメッキ膜が析出する可能性は極めて低くなる。
【００２８】
端子電極１５は図１、図２に示した構造以外に、図３の断面図に示したようにガラスセラミック材層１３，１４の表面だけに形成し、内部電極１１とは内部ビア導体としてビア電極１８で電気的接続をとる構造でも良い。この場合内部電極１１は複合積層体チップ側面に露出させる必要はない。この構造では、端子電極１５は絶縁抵抗値がもともと高いガラスセラミック材層上に形成されるため、例えバリスタ材層１２の側面表面にメッキ膜が析出したとしても、ガラスセラミック材層１３，１４表面にはメッキ膜が析出する可能性はさらに低い。したがってこのより好ましい構造によれば、左右の端子電極１５がメッキ膜の異常析出による電気的短絡が起こる可能性は極めて低くなる。
【００２９】
次にガラスセラミック材層を構成する材料として、アルミナまたはシリカを少なくとも含むセラミック粉末と、ＳｉＯ2−Ａｌ2Ｏ3−ＭＯ（ＭはＣａ，Ｂａ，Ｓｒから選ばれる少なくとも一つ）系結晶化ガラスを含むガラス粉末を混合した材料を選択した理由について説明する。表１はガラスセラミック材料種を変えたときのバリスタ電気特性と焼成後のガラスセラミック材層の厚みを測定した結果である。
【００３０】
【表１】
2008270391.tif 000003
【００３１】
表１から明らかなように、ガラスセラミック材層を構成する材料としてアルミナまたはシリカを少なくとも含むセラミック粉末と、ＳｉＯ2−Ａｌ2Ｏ3−ＭＯ（ＭはＣａ，Ｂａ，Ｓｒから選ばれる少なくとも一つ）系結晶化ガラスを含むガラス粉末を混合した材料を選定した場合、電流の変化に対する電圧の変化が小さく優れたバリスタ特性を示す。一方本発明の範囲外のガラスセラミック材料を積層した場合（Ｎｏ．２３〜２６）や、比較例として作製したガラスセラミック材層を積層していない場合（Ｎｏ．２７）では、バリスタ電圧Ｖ1mA（１ｍＡの電流を流したときの電圧）が高く、かつ、電流の変化に対する電圧の変化が大きい電圧非直線性に劣ったバリスタ特性しか得られない。主成分が酸化亜鉛、副成分として少なくとも酸化ビスマスを含むバリスタ材料は、焼成時に酸化ビスマスなどの副成分が蒸発、拡散し、酸化亜鉛と酸化ビスマスなど副成分が、絶縁性の高い化合物を酸化亜鉛の粒界に形成することによって、電圧非直線性いわゆるバリスタ特性を発現させている。粒界の絶縁性化合物層の種類や厚みがバリスタ特性の優劣に影響し、特に薄くなりすぎると電圧非直線性は失われオームの法則に従う電圧−電流特性に近づく。比較例のようにガラスセラミック材層を積層しない酸化ビスマスなど副成分の蒸発が激しい条件で焼成すると、粒界の絶縁性化合物の厚みが薄くなりすぎてしまい、電圧非直線性をほとんど示さない。一方バリスタ材層の上下主面に、本発明の組成のガラスセラミック材層を積層すると、酸化ビスマスなどの副成分はまず、バリスタ材層の側面よりもガラスセラミック材層が積層された上下面へ選択的に拡散されていく。ガラスセラミック材層へ拡散した酸化ビスマスなどの副成分は、ガラスセラミック材層を構成するアルミナ、シリカ、ＳｉＯ2−Ａｌ2Ｏ3−ＭＯ（ＭはＣａ，Ｂａ，Ｓｒから選ばれる少なくとも一つ）系結晶化ガラスと化合物を形成し、ガラスセラミック材層中に固定化される。同時にガラスセラミック材層のガラス成分はバリスタ材層の特に側面表面へ拡散し絶縁抵抗性の高い化合物を形成する。この状態で焼成すると酸化ビスマスなどの副成分の過剰な蒸発が抑えられ、酸化亜鉛の粒界には高抵抗の絶縁性化合物が均一に形成され、優れた電圧非直線性特性を示すバリスタが焼成できると考えられる。ガラスセラミック材層を構成する材料としてアルミナ、シリカ、ＳｉＯ2−Ａｌ2Ｏ3−ＭＯ（ＭはＣａ，Ｂａ，Ｓｒから選ばれる少なくとも一つ）系結晶化ガラスと限定したのは、今回の発明によって上記のような現象が安定して発現することを新たに確認できたためである。
【００３２】
ガラスセラミック材料を構成するアルミナまたはシリカを含むセラミック粉末とＳｉＯ2−Ａｌ2Ｏ3−ＭＯ（ＭはＣａ，Ｂａ，Ｓｒから選ばれる少なくとも一つ）系結晶化ガラス粉末との重量比は、セラミック粉末が３０重量％〜６０重量％、結晶化ガラス粉末が７０重量％〜４０重量％の範囲内であることが好ましい。この範囲外の重量比のガラスセラミック材層では、ガラスセラミック材料の強度が低くなり、薄型の積層型チップバリスタを作製した場合、端子電極形成時や基板への実装時にガラスセラミック材層にクラックなどの欠陥が発生しやすくなるためである。ガラスセラミック材層を積層しない場合は、端子電極形成時にほぼ全数バリスタ材層にクラックが発生するのに比較すると、欠陥の発生頻度は極めて低いが、より薄型の積層型チップバリスタに対応するためには、上記重量比率範囲内のガラスセラミック材料とした方が好ましい。
【００３３】
またガラスセラミック材層の焼成後の厚みは１０μｍ〜４０μｍの範囲内であることが好ましい。表２はガラスセラミック材層の焼成後の厚み（表２中、ガラセラ厚みと表記）と作製直後のバリスタ特性、および８５℃、８５％の高温高湿槽に２４時間放置した後のバリスタ特性の関係を測定した結果である。厚みが１０μｍより薄くなると作製直後のバリスタ特性も若干悪く、さらに高温高湿槽放置後のバリスタ特性はさらに劣化する。また厚み４０μｍ以上では、作製直後のバリスタ特性は優れているが、高温高湿槽放置後のバリスタ特性が低下する。いずれもガラスセラミック材層を積層しない場合よりは優れた特性を示すが、ガラスセラミック材層の焼成後の厚みを１０μｍ〜４０μｍの範囲内に規定した方が、より優れたバリスタ特性を示し、高い信頼性を確保できる積層型チップバリスタを得ることができる。
【００３４】
【表２】
2008270391.tif 000004
【００３５】
なお図４の断面図に示すようにガラスセラミック材層はバリスタ材層上下面だけでなく、中央部にガラスセラミック材層１９を配置しても、不具合がなければ構わない。
【００３６】
（実施の形態２）
以下、本発明の実施の形態２を用いて、特に、本発明の請求項５〜７に記載の発明について説明する。
【００３７】
バリスタ材料とガラスセラミック材料の焼結挙動を調整して、バリスタ材料よりもガラスセラミック材料の焼結速度を速くし、ガラスセラミック材層の焼結終了以降のバリスタ材層の焼成収縮を大きくすると、図５の断面図に示すようにバリスタ材層１２中央部の側面周囲長が上下のガラスセラミック材層１３，１４の側面周囲長よりも短くなり、バリスタ材層１２中央部が凹状に湾曲する（いわゆる積層方向にくびれを有するつづみ形状である。）。このような形状は、上下面から力が作用した場合、応力が分散し破壊しにくくなるため、薄板状の積層型チップバリスタの形状として最適である。
【００３８】
またバリスタ材層表面へのメッキ膜析出を完全に抑えるためには、内部電極が露出し端子電極が形成されていないバリスタ材層の側面表面にシリコーン樹脂などの絶縁体をメッキ工程前に形成するのが望ましい。図６の断面図に示すようにバリスタ材層１２中央部が凹状に湾曲していると、絶縁体２０を厚く形成することができ、バリスタ材層１２と絶縁体２０との接着強度が飛躍的に向上するため、メッキ以降の工程で絶縁体が剥がれるなどの不具合が発生する可能性はほとんどなくなる。
【００３９】
またバリスタ材層側面に露出した内部電極と接続した端子電極を形成する場合、内部電極が露出していないバリスタ材層側面にメッキ金属膜が異常析出して、端子電極間の電気的短絡を完全に抑制するためには、内部電極が露出した側面とその上下のガラスセラミック材層のみに端子電極を形成し、内部電極が露出していない側面には端子電極が形成されないようにするのが望ましい。しかし通常の矩形断面チップ積層体では端子電極厚みが薄くなるため、所望の端子電極強度が得られない。一方上記のようにバリスタ材層中央部が凹状に湾曲していると、図７の断面図に示すように内部電極１１が露出している面のみに端子電極１５を形成しても十分な厚みを有する端子電極１５が得られるため、信頼性の高い積層型チップバリスタが得られる。
【００４０】
なおガラスセラミック材層がバリスタ材層上下面だけでなく中央部にも配置しても、バリスタ材料とガラスセラミック材料の焼結挙動を上記のように調整すれば、図８の断面図に示すような形状となり上記と同じ効果が得られる。
【産業上の利用可能性】
【００４１】
以上のように本発明にかかる積層型チップバリスタとその製造方法は、バラツキの小さい優れたバリスタ電気特性を有し、信頼性を向上させることができ、薄型化に対応しており、量産性にも優れているため、静電気パルス電圧に弱い各種電子デバイスに適用できる。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施の形態１における積層型チップバリスタの断面図
【図２】同積層型チップバリスタの斜視図
【図３】実施の形態１における他の積層型チップバリスタの断面図
【図４】実施の形態１における他の積層型チップバリスタの断面図
【図５】本発明の実施の形態２における積層型チップバリスタの断面図
【図６】実施の形態２における他の積層型チップバリスタの断面図
【図７】実施の形態２における他の積層型チップバリスタの断面図
【図８】実施の形態２における他の積層型チップバリスタの断面図
【図９】従来の積層型チップバリスタの断面図
【符号の説明】
【００４３】
１０  積層体
１１  内部電極
１２  バリスタ材層
１３  ガラスセラミック材層
１４  ガラスセラミック材層
１５  端子電極
１６  ニッケルメッキ膜
１７  スズメッキ膜
１８  ビアホール電極
１９  ガラスセラミック材層
２０  絶縁体
【図１】
2008270391.tif 000005
【図２】
2008270391.tif 000006
【図３】
2008270391.tif 000007
【図４】
2008270391.tif 000008
【図５】
2008270391.tif 000009
【図６】
2008270391.tif 000010
【図７】
2008270391.tif 000011
【図８】
2008270391.tif 000012
【図９】
2008270391.tif 000013