(57)【要約】【課題】有機ＥＬ素子の修復部周辺に発生するダメージを低減し、信頼性の高い有機ＥＬディスプレイを製造する方法を提供する。【解決手段】画素として有機ＥＬ素子を配列してなる有機ＥＬディスプレイの製造方法において、有機ＥＬディスプレイを作製する工程と、画素の短絡を検出するべく、電圧を印加し、画素の状態検出手段によって短絡が生じている画素を検出する工程と、前記短絡が生じている画素に間欠矩形波を印加して短絡部を切断する工程と、前記短絡部の切断を確認して間欠矩形波の印加を停止する工程と、を有することを特徴とする。【選択図】図４
2008276030.tif 000002
【特許請求の範囲】
【請求項１】
画素として有機ＥＬ素子を配列してなる有機ＥＬディスプレイの製造方法において、
有機ＥＬディスプレイを作製する工程と、
画素の短絡を検出するべく、電圧を印加し、画素の状態検出手段によって短絡が生じている画素を検出する工程と、
前記短絡が生じている画素に間欠矩形波を印加して短絡部を切断する工程と、
前記短絡部の切断を確認して間欠矩形波の印加を停止する工程と、
を有することを特徴とする、有機ＥＬディスプレイの製造方法。
【請求項２】
前記間欠矩形波の印加を停止する工程の後に、画素にエージング用の電圧を印加する工程を有することを特徴とする、請求項１に記載の有機ＥＬディスプレイの製造方法。
【請求項３】
前記間欠矩形波は修復用間欠矩形波であって、修復用間欠矩形波は等しい電圧、等しい間隔で印加することを特徴とする、請求項１又は請求項２に記載の有機ＥＬディスプレイの製造方法。
【請求項４】
前記間欠矩形波は不良検出用間欠矩形波と修復用間欠矩形波であって、修復用間欠矩形波に比べて小さい電圧の不良検出用間欠矩形波を印加した後に、修復用間欠矩形波を印加する工程を繰り返すことを特徴とする、請求項１又は請求項２に記載の有機ＥＬディスプレイの製造方法。
【請求項５】
前記間欠矩形波は修復用間欠矩形波であって、修復用間欠矩形波の電圧を修復最大電圧まで段階的に増加させ、前記修復最大電圧に到達後は、矩形波幅を段階的に増加させることを特徴とする、請求項１又は請求項２に記載の有機ＥＬディスプレイの製造方法。
【請求項６】
前記間欠矩形波は修復用間欠矩形波であって、設定された回数の修復用間欠矩形波を印加した後に、エージング用の電圧を印加する工程を、前記修復用間欠矩形波及びエージング用の電圧を段階的に増加させて繰り返すことを特徴とする、請求項１又は請求項２に記載の有機ＥＬディスプレイの製造方法。
【請求項７】
前記間欠矩形波の矩形波幅は１ｓｅｃ未満であることを特徴とする、請求項１乃至請求項６のいずれか１項に記載の有機ＥＬディスプレイの製造方法。
【請求項８】
前記状態検出手段は画素の電流を検出する手段であることを特徴とする、請求項１に記載の有機ＥＬディスプレイの製造方法。
【請求項９】
前記状態検出手段は画素の発光を検出する手段であることを特徴とする、請求項１に記載の有機ＥＬディスプレイの製造方法。
【請求項１０】
修復する有機ＥＬ素子を冷却することを特徴とする、請求項１に記載の有機ＥＬディスプレイの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬディスプレイの製造方法、特に非発光の有機ＥＬ素子を発光するように修復する修復方法に係るものである。
【背景技術】
【０００２】
電子輸送材料、発光材料、ホール輸送材料等を積層し、導電材料で挟持してなる有機ＥＬ素子とスイッチング素子を配置してなる有機ＥＬディスプレイは、低電圧駆動ディスプレイとして広く知られている。図１１は従来例であり、有機ＥＬディスプレイに配列する有機ＥＬ素子の断面図を示す。図中、１はスイッチング素子を有する基板、２はアノード電極、３はホール輸送層、４は発光層、５は電子輸送層、６は電子注入層、７はカソード電極を表す。
【０００３】
有機ＥＬディスプレイの製造においては、異物やパターニング残渣の存在により、まれに製造工程において有機ＥＬ素子のアノード電極とカソード電極とが短絡して発光しない有機ＥＬ素子（非点灯ドット）が形成される。この短絡した有機ＥＬ素子の修復方法として、レーザーによる修復方法（例えば、特許文献１参照）や過電流による修復方法（例えば、特許文献２、３参照）が知られている。
【０００４】
【特許文献１】特開２００３−２２９２６２号公報
【特許文献２】特許第２８１８２５５号公報
【特許文献３】特許第３５５２３１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、短絡部を切断して有機ＥＬ素子を修復する際に、有機ＥＬ素子の短絡部周辺にダメージが発生する。このダメージは、しばしば修復した有機ＥＬ素子の信頼性を損ねることがあり、通常素子よりも劣化が加速する問題や、駆動中に再び短絡する問題があった。
【０００６】
本発明は、有機ＥＬ素子の修復部周辺に発生するダメージを低減し、信頼性の高い有機ＥＬディスプレイを製造する方法を提供するものである。
【課題を解決するための手段】
【０００７】
上記課題を解決するために本発明は、
画素として有機ＥＬ素子を配列してなる有機ＥＬディスプレイの製造方法において、
有機ＥＬディスプレイを作製する工程と、
画素の短絡を検出するべく、電圧を印加し、画素の状態検出手段によって短絡が生じている画素を検出する工程と、
前記短絡が生じている画素に間欠矩形波を印加して短絡部を切断する工程と、
前記短絡部の切断を確認して間欠矩形波の印加を停止する工程と、
を有することを特徴とする。
【発明の効果】
【０００８】
本発明により、短絡した有機ＥＬ素子の修復時に発生する有機ＥＬ素子へのダメージを低減し、信頼性の高い有機ＥＬディスプレイの提供が可能となる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施の形態を図面に基づいて説明する。
【００１０】
＜第１の実施形態＞
本発明の第１の実施形態を説明する。
【００１１】
本発明の有機ＥＬディスプレイの製造方法は、例えば以下の構成の有機ＥＬディスプレイを製造する際に好適に実施される。
【００１２】
先ず、有機ＥＬディスプレイを作製する。具体的には、図１に示すように、画素として赤色発光の有機ＥＬ素子１０１、緑色発光の有機ＥＬ素子１０２、青色発光の有機ＥＬ素子１０３が配列され、各有機ＥＬ素子がバンク部（素子分離膜）１０４によって分離された構成とする。そして、上記のように２次元に配列した有機ＥＬ素子に印加する電圧又は電流、及び印加時間を制御することにより画像を形成することができる構成とする。
【００１３】
つまり、図２に示すように、ＴＦＴ回路を有する基板２０１上に、前記ＴＦＴ回路の凹凸を吸収して平坦化する平坦化膜２０２を形成する。
【００１４】
前記ＴＦＴ回路は図３に示す構成とされている。図中、３０１は有機ＥＬ素子、３０２、３０３はスイッチング素子、３０４は走査線駆動回路、３０５は信号線駆動回路、３０６は素子電流検出回路、３０７はコモンカソード、３０８はアノード電源回路、３０９はドット（画素）境界線である。走査線駆動回路３０４及び信号線駆動回路３０５により選択された画素に、一定時間、アノード電源回路３０８から電圧が印加されて、有機ＥＬ素子３０１が発光する。
【００１５】
前記平坦化膜２０２上における各画素の形成位置にアノード電極２０３を形成し、前記アノード電極２０３の周縁部を覆うようにバンク部２０６を形成する。次に、前記バンク部２０６で囲まれたアノード電極２０３の露出部分上に、有機ＥＬ層２０４を形成する。有機ＥＬ層２０４としては、ホール輸送層、発光層、電子輸送層、電子注入層の順に材料を蒸着して形成する。このとき、蒸着マスクを用いて発光層を、赤色、緑色、青色の材料で塗り分けることにより、１０１から１０３の各色の有機ＥＬ素子を形成する。
【００１６】
次に、スパッタ法により透明導電膜をカソード電極２０５として形成する。その後、乾燥窒素雰囲気中で乾燥剤を設けた封止ガラス（図示せず）と、基板２０１とをエポキシ樹脂で貼り合わせた後、フレキケーブル（図示せず）を接続させて有機ＥＬディスプレイを作製する。
【００１７】
上記工程までは、通例の有機ＥＬディスプレイの製造方法と同様であるが、図４に示す修復工程を有することを特徴とする。
【００１８】
先ず、作製された有機ＥＬディスプレイの画素の短絡を検出する。具体的には、不図示の制御装置の信号に基づいて走査線駆動回路３０４及び信号線駆動回路３０５により全ての画素（有機ＥＬ素子３０１）に対して順番に、一定時間、アノード電源回路３０８から電圧を印加する。そして、画素の状態検出手段によって短絡が生じている画素を検出する。つまり、図４のステップ４０１の点灯素子選択とは、全ての画素のうち、電圧を印加して点灯又は非点灯を検知する画素を順番に選択することを云う。
【００１９】
画素の短絡は、アノード電源回路３０８、電流検出回路３０６、コモンカソード３０７が不良箇所（図示せず）で接続することにより発生する。このとき、図３の電流検出回路３０６で検出される電流は、アノード電源回路３０８から供給できる上限電流となる。一方、不良箇所の短絡部が切断された場合には、画素に電圧が印加され発光が開始される。このとき、電流値が大きく変化、つまり減少するために、画素の修復終了を検出することができる。
【００２０】
次に、前記画素に間欠矩形波を印加して短絡部を切断する（ステップ４０２）。
【００２１】
制御装置によって短絡が生じている画素の座標が特定され、走査線駆動回路３０４及び信号線駆動回路３０５により、前記短絡が生じている画素に対して、アノード電源回路３０８から間欠矩形波を印加する。本実施形態では、図５に示すように、前記間欠矩形波は修復用間欠矩形波５０１であって、修復用間欠矩形波５０１の矩形波は等しい電圧、等しい間隔で印加した。具体的には、電圧１１Ｖ、矩形波幅５０μｓｅｃ、つまり矩形波幅１ｓｅｃ未満の矩形波を１０Ｈｚ周期で印加した。なお、時間幅の大きい矩形波を加えた場合には、画素を形成する有機ＥＬ素子に与えるダメージが大きくなる。概ね、１ｓｅｃ未満の矩形波幅とすることにより、画素復帰後の画素部への駆動負荷を抑制し、ダメージの少ない良好な画素復帰が可能である。ちなみに、前記修復用間欠矩形波５０１の情報は、予め制御装置に設定している。
【００２２】
前記のように短絡が生じている画素に間欠矩形波を印加しつつ、電流検出手段３０６で素子（画素）電流（Ｉｅ）を検出し、短絡部の切断を確認して間欠矩形波の印加を停止する（ステップ４０３、４０４）。本実施形態では、図５に示すように、検出電流５０２が減少し続け、供給上限電流（Ｉｓ）の０．３倍未満となった場合、修復終了とした。
【００２３】
上記の工程が全画素に対して検査済みであれば修復処理を終了する（ステップ４０５）。
【００２４】
本実施形態により、修復処理を実施した画素は、修復終了後速やかに電圧印加を停止するため、過度の負荷によるダメージが小さく信頼性の高いディスプレイの提供が可能となる。
【００２５】
＜第２の実施形態＞
本発明の第２の実施形態を説明する。
【００２６】
本実施形態では、図６に示すように、間欠矩形波が不良検出用間欠矩形波６０１と修復用間欠矩形波６０２であって、修復用間欠矩形波６０２に比べて小さい電圧の不良検出用間欠矩形波６０１を印加する。その後、修復用間欠矩形波６０２を印加する工程を繰り返す。具体的には、検出用間欠矩形波６０１の電圧を６Ｖとし、矩形波幅を５０μｓｅｃとし、修復用間欠矩形波６０２の電圧を１５Ｖとし、矩形波幅を２５０μｓｅｃとした。なお、本実施形態でも、検出電流６０３の減少を確認して修復を終了とした。
【００２７】
本実施形態により、修復不要の有機ＥＬ素子については、最初の不良検出用間欠矩形波６０１のみの印加で済むため、有機ＥＬ素子へのダメージがより低減できる。
【００２８】
ちなみに、本実施形態でも間欠矩形波の情報を予め制御装置に設定している。
【００２９】
＜第３の実施形態＞
本発明の第３の実施形態を説明する。
【００３０】
本実施形態の特徴は、間欠矩形波が修復用間欠矩形波であって、修復用間欠矩形波の電圧を修復最大電圧まで段階的に増加させて、前記修復最大電圧に到達後は、矩形波幅を段階的に増加させることを特徴とする。
【００３１】
具体的に云うと、図７に修復工程の手順を示したように、先ず、上記第１の実施形態と同様に点灯画素選択を行う（ステップ７０１）。
【００３２】
次に、制御装置で予め設定されている間欠矩形波の印加回数（Ｎｅ）をリセットする（ステップ７０２）。
【００３３】
さらに、前記制御装置で間欠矩形波の条件を選択（設定）する。本実施形態では、先ず修復用間欠矩形波８０１の開始電圧を２Ｖとし、矩形波幅を１００μｓｅｃとし、Ｎｅを１０回とした。
【００３４】
前記制御装置によって短絡が生じている画素の座標を特定し、走査線駆動回路３０４及び信号線駆動回路３０５により、前記短絡が生じている画素に対して、修復用間欠矩形波８０１のうち第１番目の矩形波を印加する（ステップ７０４）。この矩形波の印加回数を制御装置でカウントする（ステップ７０５）。
【００３５】
前記のように短絡が生じている画素に修復用間欠矩形波８０１の矩形波を印加しつつ、電流検出手段３０６で素子電流（Ｉｅ）を検出し（ステップ７０６）、供給上限電流（Ｉｓ）の０．３倍未満となった場合、修復終了とした（ステップ７０７）。
【００３６】
一方、素子電流が供給上限電流（Ｉｓ）の０．３倍以上で、矩形波の印加回数（Ｎｓ）が１０回以下の場合は（ステップ７０８）、上記ステップ７０４〜ステップ７０７が繰り返される。
【００３７】
そして、矩形波の印加回数が１０回より多くなると、上記のように制御装置に設定されている修復用間欠矩形波８０１の情報、つまり矩形波の印加回数などをリセットする（ステップ７０２）。次に印加する修復用間欠矩形波８０２の条件を選択する（ステップ７０３）。本実施形態では、ステップ電圧を２Ｖとして修復用間欠矩形波８０２の電圧を４Ｖとし、矩形波幅を１００μｓｅｃとし、Ｎｅを１０回とした。
【００３８】
上記修復用間欠矩形波８０２でステップ７０４からステップ７０８を繰り返す。
【００３９】
以上の工程を、修復用間欠矩形波のステップ電圧を２Ｖとして上限電圧である１２Ｖまで、短絡が生じた画素が消滅するまで繰り返した。このとき、修復用間欠矩形波の矩形波幅は、初期を１００μｓｅｃとして前記上限電圧に到達後は、１００μｓｅｃステップで５００μｓｅｃまで長期化させた。また、各々の修復用間欠矩形波のＮｅを１０回とした。
【００４０】
最後に、上記の工程が全画素に対して検査済みであれば修復処理を終了する（ステップ７０９）。
【００４１】
本実施形態の製造方法は、修復用間欠矩形波の電圧を段階的に上昇させているが、一定電圧に到達後は、電圧を一定とし、矩形波幅を増加させている。そのため、有機ＥＬ素子に与えるダメージをより小さくし、且つ修復率を増加させることができる。
【００４２】
ちなみに、本実施形態でも間欠矩形波の情報を予め制御装置に設定している。
【００４３】
＜第４の実施形態＞
本発明の第４の実施形態の説明を行う。
【００４４】
本実施形態の特徴は、間欠矩形波が修復用間欠矩形波であって、設定された回数の修復用間欠矩形波を印加した後に、エージング用の電圧を印加する工程を、前記修復用間欠矩形波及びエージング用の電圧を段階的に増加させて繰り返すことを特徴とする。ここで云う、エージングとは、発光させた当初の輝度劣化の大きい時間帯を使わずに、その後に輝度劣化速度が鈍る時間帯を製品に利用するために、出荷前に輝度劣化の大きい時間帯を発光させて輝度劣化速度を安定させることを云う。
【００４５】
具体的に云うと、図９に修復工程の手順を示したように、先ず、上記第１の実施形態などと同様に点灯素子選択を行い、短絡が生じている画素を検出する（ステップ９０１）。
【００４６】
次に、制御装置で間欠矩形波の条件を選択する（ステップ９０２）。本実施形態では、先ず修復用間欠矩形波１００１の電圧を３Ｖとし、矩形波幅は５０μｓｅｃとし、Ｎｅは１０回とした。
【００４７】
前記制御装置によって短絡が生じている画素の座標を特定し、走査線駆動回路３０４及び信号線駆動回路３０５により、前記短絡が生じている画素に対して、前記修復用間欠矩形波１００１を印加する（ステップ９０３）。
【００４８】
前記のように短絡が生じている画素に間欠矩形波を印加しつつ、電流検出手段３０６で素子電流を検出し、短絡部が切断された画素を確認すると、前記修復用間欠矩形波１００１の印加を停止する（ステップ９０４）。
【００４９】
前記短絡部が切断された画素には、修復用間欠矩形波１００１と同じ電圧で所定の時間、エージング波形１００４を印加する（ステップ９０５）。
【００５０】
短絡が生じている画素が有るか否かを確認し（ステップ９０６）、短絡が生じている画素が有る場合は、もう一度、短絡が生じている画素を特定し（ステップ９０１）、その後、制御装置で改めて修復用間欠矩形波１００２の条件を選択する（ステップ９０２）。本実施形態では、ステップ電圧を１Ｖとして修復用間欠矩形波１００２の電圧を４Ｖとし、矩形波幅を５０μｓｅｃとし、Ｎｅを１０回とした。
【００５１】
上記修復用間欠矩形波１００２でステップ９０３、ステップ９０４を行い、短絡部が切断された画素を確認すると、前記修復用間欠矩形波１００２の印加を停止する。前記短絡部が切断された画素に、修復用間欠矩形波１００２と同じ電圧で所定の時間、エージング波形１００５を印加する（ステップ９０５）。
【００５２】
短絡が生じている画素が有るか否かを確認し（ステップ９０６）、短絡が生じている画素が有る場合は、もう一度、ステップ９０１からステップ９０６までを繰り返す。本実施形態では、修復用間欠矩形波及びエージング波形のステップ電圧を１Ｖとして９Ｖまで印加し、修復用間欠矩形波の矩形波幅を５０μｓｅｃとし、Ｎｅを１０回とした。
【００５３】
最後に、短絡が生じている画素がなくなったことを確認すると（ステップ９０６）、全ての画素に対して残りのエージング処理を行う（ステップ９０７）。この場合、所定の電圧までエージング電圧を順次上昇させてエージング処理のみを実施する。
【００５４】
本実施形態の製造方法は、素子へのダメージが少なく信頼性の高い有機ＥＬディスプレイを、高い量産性で提供することができる。
【００５５】
なお、ステップ９０４の適正画素検出においては、２回目以降は、前回の不良ドットのみについて修復が終了しているかどうかの適正検査を行うことにより、より処理時間を短縮できる。
【００５６】
ちなみに、本実施形態では間欠矩形波及びエージング波形の情報を予め制御装置に設定している。
【００５７】
上記第１の実施形態などでは、短絡部の切断を確認し間欠矩形波の印加を停止して製造方法の終了としているが、前記間欠矩形波の印加を停止する工程の後に、全ての画素にエージング用の電圧を印加するとよい。
【００５８】
上記第１の実施形態などでは、修復終了検出は電流検出で行ったが、フォトマル、フォトダイオード、輝度計を用いて、発光確認により修復終了を検出することも可能である。
【００５９】
上記第１の実施形態などの有機ＥＬディスプレイを冷却しながら修復処理を行うことにより、修復部周辺へのダメージをより低減することができる。ペルチェ素子を用いて、有機ＥＬ素子を−２０℃に冷却することにより、まれに発生する有機ＥＬ素子の破壊頻度が半分以下に低減する。
【図面の簡単な説明】
【００６０】
【図１】本発明の有機ＥＬディスプレイの一部の上面模式図を示す。
【図２】本発明の有機ＥＬ素子の断面模式図を示す。
【図３】本発明の駆動回路の説明図を示す。
【図４】本発明の修復工程の手順を説明する図を示す。
【図５】本発明の間欠矩形波及び画素電流を説明する図を示す。
【図６】本発明の間欠矩形波及び画素電流を説明する図を示す。
【図７】本発明の修復工程の手順を説明する図を示す。
【図８】本発明の間欠矩形波を説明する図を示す。
【図９】本発明の修復工程の手順を説明する図を示す。
【図１０】本発明の間欠矩形波を説明する図を示す。
【図１１】従来例の説明図である。
【符号の説明】
【００６１】
１０１、１０２、１０３  有機ＥＬ素子
１０４、２０６  バンク部
２０１  ＴＦＴ回路を有する基板
２０２  平坦化膜
２０３  アノード電極
２０４  有機ＥＬ層
２０５  カソード電極
３０１  有機ＥＬ素子
３０２、３０３  スイッチング素子
３０４  走査線駆動回路
３０５  信号線駆動回路
３０６  素子電流検出回路
３０７  コモンカソード
３０８  アノード電源回路
３０９  ドット境界線
【図１】
2008276030.tif 000003
【図２】
2008276030.tif 000004
【図３】
2008276030.tif 000005
【図４】
2008276030.tif 000006
【図５】
2008276030.tif 000007
【図６】
2008276030.tif 000008
【図７】
2008276030.tif 000009
【図８】
2008276030.tif 000010
【図９】
2008276030.tif 000011
【図１０】
2008276030.tif 000012
【図１１】
2008276030.tif 000013