(57)【要約】【課題】既存の低消費電力化技術は、消費電力の低減効果が小さかったり、元画像と全く異なる画面に変更される。【解決手段】同階調値が水平方向にも垂直方向にも連続して現れる同階調パターンの出現時に、当該同階調パターンを構成する一部画素の階調値だけを元の階調値より小さい階調値に変換する。具体的には、当該同階調パターンを構成する左方側外縁、右方側外縁、上方側外縁及び下方側外縁のうちいずれか１つの外縁上に位置する画素の階調値を元の階調値よりも小さい階調値に変換する。【選択図】図２
2008020502.tif 000002
【特許請求の範囲】
【請求項１】
同階調値が水平方向にも垂直方向にも連続して現れる同階調パターンの出現時に、当該同階調パターンを構成する一部画素の階調値だけを元の階調値より小さい階調値に変換する階調変換部
を有することを特徴とする低消費電力パターン生成装置。
【請求項２】
同階調値が水平方向にも垂直方向にも連続して現れる同階調パターンの出現時に、当該同階調パターンを構成する左方側外縁、右方側外縁、上方側外縁及び下方側外縁のうちいずれか１つの外縁上に位置する画素の階調値を元の階調値よりも小さい階調値に変換する階調変換部
を有することを特徴とする低消費電力パターン生成装置。
【請求項３】
同階調値が水平方向にも垂直方向にも連続して現れる同階調パターンの出現時に、当該同階調パターンを構成する左方側外縁及び上方側外縁、左方側外縁及び下方側外縁、右方側外縁及び上方側外縁、並びに右方側外縁及び下方側外縁のうちいずれか一組の外縁上に位置する画素の階調値を元の階調値よりも小さい階調値に変換する階調変換部
を有することを特徴とする低消費電力パターン生成装置。
【請求項４】
請求項３に記載の低消費電力パターン生成装置において、
前記階調変換部は、一組の外縁上に位置する全ての画素の階調値を元の階調値よりも小さい階調値に変換する
ことを特徴とする低消費電力パターン生成装置。
【請求項５】
請求項３に記載の低消費電力パターン生成装置において、
前記階調変換部は、一組の外縁上に位置する画素のうち両端位置を除く全ての画素の階調値を元の階調値よりも小さい階調値に変換する
ことを特徴とする低消費電力パターン生成装置。
【請求項６】
処理対象画素が左方側外縁、右方側外縁、上方側外縁及び下方側外縁のうち予め定めたいずれか１つの外縁上に位置し、かつ、当該処理対象画素が予め定めた方向に隣接する画素とほぼ同じ階調値を有する場合、処理対象画素の階調値を元の階調値より小さい階調値に変換する階調変換部
を有することを特徴とする低消費電力パターン生成装置。
【請求項７】
請求項６に記載の低消費電力パターン生成装置において、
前記予め定めた方向は、水平方向である
ことを特徴とする低消費電力パターン生成装置。
【請求項８】
請求項６に記載の低消費電力パターン生成装置において、
前記予め定めた方向は、垂直方向である
ことを特徴とする低消費電力パターン生成装置。
【請求項９】
請求項６に記載の低消費電力パターン生成装置において、
前記予め定めた方向は、斜め方向である
ことを特徴とする低消費電力パターン生成装置。
【請求項１０】
処理対象画素が左方側外縁、右方側外縁、上方側外縁及び下方側外縁のうち予め定めたいずれか１つの外縁上に位置し、かつ、当該処理対象画素が予め定めた方向に隣接する画素とほぼ同じ階調値を有するか否かを判定するパターン判定部と、
前記判定パターン位置を満たす場合、処理対象画素の階調値を元の階調値より小さい階調値に変換する階調変換部と
を有することを特徴とする低消費電力パターン生成装置。
【請求項１１】
自発光表示素子をマトリクス状に配置した発光領域と、
処理対象画素が左方側外縁、右方側外縁、上方側外縁及び下方側外縁のうち予め定めたいずれか１つの外縁上に位置し、かつ、当該処理対象画素が予め定めた方向に隣接する画素とほぼ同じ階調値を有するか否かを判定するパターン判定部と、
前記判定パターン位置を満たす場合、処理対象画素の階調値を元の階調値より小さい階調値に変換する階調変換部と、
前記階調変換部により階調変換された画像データを対応するデータ線に供給するデータ線駆動部と、
前記画像データの書き込みタイミングを与える書込信号をゲート線に供給するゲート線駆動部と
を有することを特徴とする自発光表示装置。
【請求項１２】
自発光表示素子をマトリクス状に配置した発光領域と、
処理対象画素が左方側外縁、右方側外縁、上方側外縁及び下方側外縁のうち予め定めたいずれか１つの外縁上に位置し、かつ、当該処理対象画素が予め定めた方向に隣接する画素とほぼ同じ階調値を有するか否かを判定するパターン判定部と、
前記判定パターン位置を満たす場合、処理対象画素の階調値を元の階調値より小さい階調値に変換する階調変換部と、
前記階調変換部により階調変換された画像データを対応するデータ線に供給するデータ線駆動部と、
前記画像データの書き込みタイミングを与える書込信号をゲート線に供給するゲート線駆動部と
を有することを特徴とする電子機器。
【請求項１３】
処理対象画素が左方側外縁、右方側外縁、上方側外縁及び下方側外縁のうち予め定めたいずれか１つの外縁上に位置し、かつ、当該処理対象画素が予め定めた方向に隣接する画素とほぼ同じ階調値を有するか否かを判定する処理と、
前記判定パターン位置を満たす場合、処理対象画素の階調値を元の階調値より小さい階調値に変換する処理と
を有することを特徴とする低消費電力パターン生成方法。
【請求項１４】
入力画像データを処理するコンピュータに、
処理対象画素が左方側外縁、右方側外縁、上方側外縁及び下方側外縁のうち予め定めたいずれか１つの外縁上に位置し、かつ、当該処理対象画素が予め定めた方向に隣接する画素とほぼ同じ階調値を有するか否かを判定する処理と、
前記判定パターン位置を満たす場合、処理対象画素の階調値を元の階調値より小さい階調値に変換する処理と
を実行させるコンピュータプログラム。
【請求項１５】
あるコード体系で規定された表示パターンのデータ構造であって、
前記表示パターンのうち左方側外縁、右方側外縁、上方側外縁及び下方側外縁のうちいずれか１つの外縁部分に位置する各画素の階調値に対応するデータ部分であって、外縁部を除く他の画素よりも小さい階調値を与える第１のデータ部分と、
前記外縁部分を除く各画素の階調値に対応するデータ部分であって、各画素に同じ階調値を与える第２のデータ部分と
を有することを特徴とする表示パターンのデータ構造。
【発明の詳細な説明】
【技術分野】
【０００１】
この明細書で説明する発明は、自発光表示装置で消費される電力の削減技術に関する。
なお、発明者らが提案する発明は、低消費電力パターン生成装置、自発光表示装置、電子機器、低消費電力パターン生成方法、コンピュータプログラム及びデータ構造としての側面を有する。
【背景技術】
【０００２】
全ての表示装置に共通する課題に、表示デバイスで消費される電力の抑制がある。表示デバイスにおける消費電力の抑制は、表示装置全体の消費電力を抑制する上でも非常に重要である。現在提案されている低消費電力化技術として、以下に示すものがある。
【０００３】
【特許文献１】特開２００４−３６１４９７号公報  この特許文献には、減色処理により映像データの転送に必要な消費電力を低減する技術が開示されている。
【０００４】
【特許文献２】特開２００５−１１５４２８号公報  この特許文献には、白色背景に黒文字等を表示する画面構成を、黒色背景に白文字等を表示する画面構成に変換する技術が開示されている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、特許文献１に示す技術は、あまり大きな削減効果を期待できない。そもそもデータ転送で消費される電力が小さいためである。
一方、特許文献２に記載の技術では、表示画像が元画像とは全く異なる画面に変更されてしまう。すなわち、元画像の視認性が大幅に低下する。
【課題を解決するための手段】
【０００６】
そこで発明者らは、自発光表示装置の低消費電力化と視認性との両立を可能とする技術を提案する。
すなわち、同階調値が水平方向にも垂直方向にも連続して現れる同階調パターンの出現時に、当該同階調パターンを構成する一部画素の階調値だけを元の階調値より小さい階調値に変換する技術を提案する。
【０００７】
ここで、階調値を低減する画素は１画素でも複数画素でも良い。また、階調値を低減する画素の表示パターン内の位置は、表示パターンの輪郭（外縁）に位置する画素でもその内側に位置する画素でも構わない。
【発明の効果】
【０００８】
発明者らの提案する技術の採用により、同階調値が水平方向にも垂直方向にも連続して現れる同階調パターンの表示で消費される電力量を、変換前に比して低減することができる。また、この技術は、同階調パターン以外の表示には一切影響を与えない。このため、表示画面全体としての視認性を低下させずに済む。
【発明を実施するための最良の形態】
【０００９】
以下、発明に係る低消費電力化技術を説明する。
なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。
また以下に説明する形態例は、発明の一つの形態例であって、これらに限定されるものではない。
【００１０】
（Ａ）形態例１
（Ａ−１）システム構成
図１に、発明者らが提案する低消費電力化技術を搭載する表示装置１の機能構成例を示す。なお、図１は、発明に関連する機能部分のみを表している。従って、表示装置１に搭載される機能の一部は省略されている。例えば、入力画像信号に対する各種の信号処理については省略して表している。
【００１１】
図１に示す表示装置１は、低消費電力パターン生成部３と有機ＥＬパネルモジュール５により構成する。
低消費電力パターン生成部３は、特定の条件を満たす表示パターンを低消費電力パターンに変換する処理デバイスである。
【００１２】
この形態例の場合、「特定の条件を満たす表示パターン」とは、同階調値が水平方向にも垂直方向にも連続して現れる同階調パターン（階調値が全て同じか、階調値の差分が一定値以内の画素が水平方向及び垂直方向に連続して現れる表示パターン）をいう。
【００１３】
また、この形態例の場合、「低消費電力パターン」とは、同階調パターンを構成する４方向の外縁のうち左方側外縁と上方側外縁に位置する画素の階調値を元の階調値よりも小さい階調値に置き換えた表示パターンをいう。ユーザーには、影付きパターンとして認識される。図２に、同階調パターンと対応する低消費電力パターンの一例を示す。
【００１４】
図２（Ａ）は、同階調パターンの一例である。図２の場合、同階調パターンの外形は正方形状である。図２（Ｂ）は、この同階調パターンに対応する低消費電力パターンの生成例である。この形態例の場合、図２（Ｂ）に示すように、上辺側外縁と左辺側外縁上に位置する画素（斜線で示す部分）の階調値が低減される。この例では、元の階調値のγ倍（０．３倍〜０．９倍）程度に低減する。
【００１５】
この低消費電力パターン生成部３は、特許請求の範囲における「低消費電力パターン生成装置」に対応する。一方、有機ＥＬパネルモジュール５は、表示パネルとその駆動回路（ドライバ）を搭載する表示デバイスである。この有機ＥＬパネルモジュール５には、既存の製品をそのまま使用する。
【００１６】
まず、低消費電力パターン生成部３の構成を説明する。低消費電力パターン生成部３は、水平エッジ処理部３１、ラインメモリ３３及び垂直エッジ処理部３５で構成する。
水平エッジ処理部３１は、同階調パターンの左方側外縁に位置する画素を入力画像信号より検出し、当該画素の階調値を元の階調値よりも小さい階調値に変換する処理デバイスである。この明細書では、この処理を左エッジ処理という。
【００１７】
ラインメモリ３３は、左エッジ処理された入力画像信号（階調値）を、複数ライン（走査線）分格納する記憶領域である。ラインメモリ３３は、例えばＲＡＭ（Random Access Memory）で構成する。この形態例の場合、現在入力中の表示ライン分を含め３ライン分の入力画像信号（階調値）を蓄積できるものとする。
【００１８】
すなわち、現在入力中の表示ラインに対して２ライン前までの入力画像信号（階調値）を蓄積できるものとする。なお、現在入力中の表示ラインの入力画像信号（階調値）は、この表示ラインに対して３ライン前に書き込まれた入力画像信号（階調値）を書き換えるように蓄積される。
【００１９】
垂直エッジ処理部３５は、同階調パターンの上方側外縁に位置する画素を入力画像信号より検出し、当該画素の階調値を元の階調値よりも小さい階調値に変換する処理デバイスである。この明細書では、この処理を上エッジ処理という。
ここでの上エッジ処理は、水平エッジ処理部３１から入力される現在ラインの入力画像信号とラインメモリ３３から入力される前２ライン分の入力画像信号との比較処理に基づいて実行される。
【００２０】
図３に、水平エッジ処理部３１と垂直エッジ処理部３５で使用する処理デバイスの内部構成例を示す。図３に示すように、この種の処理デバイスは、パターン判定部４１と階調変換部４３により実現できる。なお、階調変換部４３は、パターン判定部４１により外縁画素であると判定された画素の階調値を事前に設定した比率で低減変換する。
【００２１】
パターン判定部４１は、階調値の変換対象である同階調パターンのエッジを判定する。具体的には、パターン判定部４１は、順次入力される各画素（判定対象画素）が所定のエッジパターンに合致するか否かを判定する。
【００２２】
図４に、水平エッジ処理部３１に搭載されるパターン判定部４１の処理イメージを示す。すなわち、同階調パターンの左方側外縁に対応する画素位置を判定するパターン判定部４１の処理イメージを示す。この場合、パターン判定部４１は、図４（Ａ）に示すように判定対象画素の階調値とその左側に位置する画素の階調値とを比較する。この階調差が基準値α１以上であることが、同階調パターンの左方側外縁であることの前提条件である。
【００２３】
階調差が基準値α１以上の場合、パターン判定部４１は、図４（Ｂ）に示すように判定対象画素の階調値とその右側に位置する画素の階調値とを比較する。比較した画素が同じ場合（階調差が基準値β１以内の場合）、パターン判定部４１は、判定対象画素が同階調パターンの左方側外縁であると判定する。結果的に、図４（Ｃ）に示すように、判定対象画素の階調値が元の階調値よりも小さい階調値に変換される。図４（Ｃ）では、階調値の低下処理の実行を斜線で示す。
【００２４】
図５に、垂直エッジ処理部３５に搭載されるパターン判定部４１の処理イメージを示す。すなわち、同階調パターンの上端側外縁に対応する画素位置を判定するパターン判定部４１の処理イメージを示す。この場合、パターン判定部４１は、図５（Ａ）に示すように判定対象画素の階調値とその上側に位置する画素の階調値とを比較する。
【００２５】
この階調差が基準値α２以上であることが、同階調パターンの上方側外縁であることの前提条件である。
なお、判定対象画素とその上側に位置する画素の階調値は、ラインメモリ３３から垂直エッジ処理部３５に読み出される。
【００２６】
階調差が基準値α２以上の場合、パターン判定部４１は、図５（Ｂ）に示すように判定対象画素の階調値とその下側に位置する画素の階調値とを比較する。比較した画素が同じ場合（階調差が基準値β２以内の場合）、パターン判定部４１は、判定対象画素が同階調パターンの上方側外縁であると判定する。
【００２７】
結果的に、図５（Ｃ）に示すように、判定対象画素の階調値が元の階調値よりも小さい階調値に変換される。図５（Ｃ）では、階調値の低下処理の実行を斜線で示す。なお、判定対象画素の階調値はラインメモリ３３から読み出され、判定対象画素の下側に位置する画素の階調値は現在ラインの入力画像信号として水平エッジ処理部３１から与えられる。
【００２８】
次に、有機ＥＬパネルモジュール５の内部構成を説明する。有機ＥＬパネルモジュール５は、タイミング制御部５１、データ線ドライバ５３、ゲート線ドライバ５５及び有機ＥＬディスプレイパネル５７で構成する。
【００２９】
タイミング制御部５１は、階調変換部３５から与えられる表示画像信号に基づいて画面表示に必要なタイミング信号を発生する制御デバイスである。
データ線ドライバ５３は、有機ＥＬディスプレイパネル５７のデータ線を駆動する回路である。データ線ドライバ５３は、表示画像信号をアナログ電圧に変換し、データ線に供給する動作を実行する。データ線ドライバ５３は、周知の駆動回路で構成する。
【００３０】
ゲート線ドライバ５５は、有機ＥＬディスプレイパネル５７のゲート線を線順次走査方式により駆動する回路である。このため、ゲート線ドライバ５５は、アナログ電圧の書込信号をゲート線に供給する動作を実行する。ゲート線ドライバ７も、周知の駆動回路で構成する。
【００３１】
有機ＥＬディスプレイパネル５７は、表示画素がマトリクス状に配置された表示デバイスである。表示画素は、有機ＥＬ素子と画素回路とで構成される。画素回路は、書込信号により選択されたタイミングでアナログ電圧値を書き込むと共に、書き込まれたアナログ電圧に応じた大きさの電流を有機ＥＬ素子に供給する。有機ＥＬ素子は、供給される電流に応じた明るさで発光する。
【００３２】
（Ａ−２）低消費電力パターンの生成動作
ここでは、前述した低消費電力化パターン生成部３において実行される処理動作をフローチャートに従って説明する。
【００３３】
（ａ）水平エッジ処理部の処理動作
図６に、水平エッジ処理部３１の処理動作例を示す。図６では、判定対象画素が画面上端からｍ行目、画面左端からｎ列目に位置するものとし、当該画素の階調値をＫm,n と表記する。
【００３４】
まず、水平エッジ処理部３１は、判定対象画素の階調値Ｋm,n と左隣に位置する画素の階調値Ｋm,n-1 との差分が基準値α１より大きいか否かを判定する（Ｓ１）。ここではエッジを検出することが目的であるので、基準値α１として十分大きな値を使用する。例えば階調値が８ビットで与えられる場合、基準値α１には「６３」を使用する。勿論、これは一例であってアプリケーションに応じて適切な値を用いれば良い。
【００３５】
処理Ｓ１で肯定結果が得られた場合、水平エッジ処理部３１は、更に判定対象画素の階調値Ｋm,n と右隣に位置する画素の階調値Ｋm,n+1 との差分が基準値β１より小さいか否かを判定する（Ｓ２）。ここでは同階調値の連続を検出することが目的であるので、基準値β１として十分小さい値を使用する。例えば階調値が８ビットで与えられる場合、基準値β１には「２０」を使用する。勿論、これは一例であってアプリケーションに応じて適切な値を用いれば良い。
【００３６】
処理Ｓ２においても肯定結果が得られると（このことは、水平方向に同階調画素が連続する同階調パターンの左方側外縁が見つかったことを意味する。）、水平エッジ処理部３１は、判定対象画素の階調値Ｋm,n をγ１倍（例えば0.7 倍）してラインメモリ３３と垂直エッジ処理部３５に出力する（Ｓ３、Ｓ５）。この後、判定対象画素の位置を右隣に更新し、再び処理Ｓ１から一連の処理動作を繰り返す（Ｓ６）。
【００３７】
一方、処理Ｓ１や処理Ｓ２で否定結果が得られた場合、水平エッジ処理部３１は、判定対象画素の階調値Ｋm,n を入力時のまま変更せず出力する（Ｓ４、Ｓ５）。この後、判定対象画素の位置を右隣に更新し、再び処理Ｓ１から一連の処理動作を繰り返す（Ｓ６）。
【００３８】
（ｂ）垂直エッジ処理部の処理動作
図７に、水平エッジ処理部３５の処理動作例を示す。図７の場合も、判定対象画素が画面上端からｍ行目、画面左端からｎ列目に位置するものとし、当該画素の階調値をＫm,n と表記する。
【００３９】
まず、垂直エッジ処理部３５は、判定対象画素の階調値Ｋm,n と１ライン上に位置する画素の階調値Ｋm-1,n との差分が基準値α２より大きいか否かを判定する（Ｓ１１）。ここではエッジを検出することが目的であるので、基準値α２として十分大きな値を使用する。この形態例の場合、基準値α２には、水平方向のエッジ検出に使用する基準値α１とは同じ値を使用する。
【００４０】
例えば階調値が８ビットで与えられる場合、基準値α２には「６３」を使用する。勿論この場合も、この値は一例であってアプリケーションに応じて適切な値を用いれば良い。
処理Ｓ１１で肯定結果が得られた場合、垂直エッジ処理部３５は、更に判定対象画素の階調値Ｋm,n と１ライン下に位置する画素の階調値Ｋm+1,n との差分が基準値β２より小さいか否かを判定する（Ｓ１２）。
【００４１】
ここでは同階調値の連続を検出することが目的であるので、基準値β２として十分小さい値を使用する。なお、この場合も、基準値β２には、水平方向のエッジ検出に使用する基準値β１と同じ値を使用する。
【００４２】
例えば階調値が８ビットで与えられる場合、基準値β２には「２０」を使用する。勿論、これは一例であってアプリケーションに応じて適切な値を用いれば良い。
処理Ｓ１２においても肯定結果が得られると（このことは、垂直方向に同階調画素が連続する同階調パターンの上方側外縁が見つかったことを意味する。）、垂直エッジ処理部３５は、判定対象画素の階調値Ｋm,n をγ２倍（例えば0.7 倍）して有機ＥＬパネルモジュール５に出力する（Ｓ１３、Ｓ１５）。この後、判定対象画素の位置を右隣に更新し、再び処理Ｓ１１から一連の処理動作を繰り返す（Ｓ１６）。
【００４３】
一方、処理Ｓ１１や処理Ｓ１２で否定結果が得られた場合、垂直エッジ処理部３５は、判定対象画素の階調値Ｋm,n を入力時のまま変更せず出力する（Ｓ１４、Ｓ１５）。この後、判定対象画素の位置を右隣に更新し、再び処理Ｓ１１から一連の処理動作を繰り返す（Ｓ１６）。
【００４４】
（Ａ−３）具体例及び効果
ここでは、同階調値が水平方向にも垂直方向にも連続して現れる同階調パターンの具体的な変換動作例を説明する。
図８（Ａ）に、同階調パターンの一例を示す。この同階調パターンは同階調値が階段状に配置されるパターンである。なお、図８の場合、同階調パターン以外の領域部分は灰色（グレー）で表されるものとする。
【００４５】
まず、水平エッジ処理部３１が図中１ライン目の各画素について水平エッジ処理を実行する。図８の場合、１ライン目は背景部分であるので左方側外縁は検出されず、入力映像信号の階調値は入力時のままラインメモリ３３と垂直エッジ処理部３５に出力される。
【００４６】
図８（Ｂ）は、２ライン目について水平エッジ処理の対象とされ、１ライン目が垂直エッジ処理の対象とされる場合を示す。２ライン目には、同階調値の画素が水平方向に２つ連続して現れるパターンが出現する。このため、画素Ａの階調値がγ１倍され、ラインメモリ３３に格納される。なお、この段階では垂直方向の外縁画素は検出されないので、１ライン目に対応する各画素の階調値がそのまま有機ＥＬパネルモジュール５に出力される。
【００４７】
図８（Ｃ）は、３ライン目について水平エッジ処理の対象とされ、２ライン目が垂直エッジ処理の対象とされる場合を示す。３ライン目にも、同階調値の画素が水平方向に２つ連続して現れるパターンが出現する。このため、画素Ｂの階調値がγ１倍され、ラインメモリ３３に格納される。一方、２ライン目には、上方側外縁に位置する画素Ｃが出現する。このため、２ライン目では画素Ｃの階調値をγ２倍した階調値がその他の階調値と共に有機ＥＬパネルモジュール５に出力される。
【００４８】
以下同様に、図８（Ｄ）では、４ライン目の画素Ｄが左方側外縁と判定される。また図９（Ａ）では、５ライン目の画素Ｅが左方側外縁と判定され、４ライン目の画素Ｆが上方側外縁と判定される。また図９（Ｂ）では、６ライン目の画素Ｇが左方側外縁と判定される。図９（Ｃ）及び図９（Ｄ）では、いずれも外縁画素は検出されない。
以上の処理動作により、同階調パターンには左側と上側に影を付した低消費電力パターンに変換される。
【００４９】
このように、同階調パターンの左方側外縁と上方側外縁の発光輝度を部分的に低下させ、影付きパターンに変更することにより、表示パターンの視認性を維持したまま輝度低下分だけ低消費電力化を実現できる。
【００５０】
勿論、同階調パターンの条件を満たさないその他の領域部分については、この低消費電力化パターン生成部３の存在は何ら影響を与えない。従って、表示画面全体としての視認性に影響が生じることはない。
【００５１】
結果的に、表示画面全体で消費される電力量を低下させることができる。なお、消費電力の軽減効果により、表示装置１がバッテリー電源により動作される場合における動作時間の延長効果を期待できる。また、この表示装置１が商業電源により動作する据え置き型の装置の場合には、装置全体の消費電力を低減できる効果を発揮できる。
【００５２】
加えて、低消費電力パターン生成部３は、小規模な回路構成により実現できる。このため、低消費電力パターン生成部３は、タイミング制御部５１等と同じ半導体集積回路の一部分に実装することができる。従って、外観的には新たな周辺回路を表示装置１に実装する必要がない。
【００５３】
（Ｂ）形態例２
（Ｂ−１）システム構成
この形態例では、図１に示した表示装置１と基本的に同じシステム構成により、同階調パターンを右下（右方向外縁と下方向外縁）方向に影を有する低消費電力パターンに変換する方法について説明する。
【００５４】
図１０に、この形態例で生成される低消費電力パターンの一例を示す。図１０（Ａ）は変換前の同階調パターンであり、図１０（Ｂ）は同階調パターンに対応する低消費電力パターン例である。
以下では、この形態例に特有の水平エッジ処理部３１と垂直エッジ処理部３５の処理動作を説明する。
【００５５】
この形態例で使用する水平エッジ処理部３１は、同階調パターンの右方側外縁に位置する画素を入力画像信号より検出し、当該画素の階調値を元の階調値よりも小さい階調値に変換する処理デバイスとして機能する。この明細書では、この処理を右エッジ処理という。
【００５６】
図１１に、水平エッジ処理部３１の処理イメージを示す。この形態例の場合、水平エッジ処理部３１（パターン判定部４１）は、図１１（Ａ）に示すように判定対象画素の階調値とその右側に位置する画素の階調値とを比較する。この階調差が基準値α３以上であることが、同階調パターンの右方側外縁であることの前提条件である。
【００５７】
階調差が基準値α３以上の場合、水平エッジ処理部３１は、図１１（Ｂ）に示すように判定対象画素の階調値とその左側に位置する画素の階調値とを比較する。比較した画素が同じ場合（階調差が基準値β３以内の場合）、水平エッジ処理部３１は、判定対象画素が同階調パターンの右方側外縁であると判定する。結果的に、図１１（Ｃ）に示すように、判定対象画素の階調値が元の階調値よりも小さい階調値に変換される。
【００５８】
この形態例で使用する垂直エッジ処理部３５は、同階調パターンの下方側外縁に位置する画素を入力画像信号より検出し、当該画素の階調値を元の階調値よりも小さい階調値に変換する処理デバイスである。この明細書では、この処理を下エッジ処理という。
【００５９】
勿論、下エッジ処理は、水平エッジ処理部３１から入力される現在ラインの入力画像信号とラインメモリ３３から入力される前２ライン分の入力画像信号との比較処理に基づいて実行される。
【００６０】
図１２に、垂直エッジ処理部３５の処理イメージを示す。この形態例の場合、垂直エッジ処理部３５（パターン判定部４１）は、図１２（Ａ）に示すように判定対象画素の階調値とその下側に位置する画素の階調値とを比較する。この階調差が基準値α４以上であることが、同階調パターンの下方側外縁であることの前提条件である。
【００６１】
階調差が基準値α４以上の場合、垂直エッジ処理部３５は、図１２（Ｂ）に示すように判定対象画素の階調値とその上側に位置する画素の階調値とを比較する。比較した画素が同じ場合（階調差が基準値β４以内の場合）、垂直エッジ処理部３５は、判定対象画素が同階調パターンの下方側外縁であると判定する。結果的に、図１２（Ｃ）に示すように、判定対象画素の階調値が元の階調値よりも小さい階調値に変換される。
【００６２】
（Ｂ−２）低消費電力パターンの生成動作
ここでは、前述した低消費電力化パターン生成部３において実行される処理動作をフローチャートに従って説明する。
【００６３】
（ａ）水平エッジ処理部の処理動作
図１３に、水平エッジ処理部３１の処理動作例を示す。図１３も、判定対象画素が画面上端からｍ行目、画面左端からｎ列目に位置するものとする。
【００６４】
まず、水平エッジ処理部３１は、判定対象画素の階調値Ｋm,n と右隣に位置する画素の階調値Ｋm,n+1 との差分が基準値α３より大きいか否かを判定する（Ｓ２１）。ここではエッジを検出することが目的であるので、基準値α３として十分大きな値を使用する。例えば階調値が８ビットで与えられる場合、基準値α３には「６３」を使用する。勿論、これは一例であってアプリケーションに応じて適切な値を用いれば良い。
【００６５】
処理Ｓ２１で肯定結果が得られた場合、水平エッジ処理部３１は、更に判定対象画素の階調値Ｋm,n と左隣に位置する画素の階調値Ｋm,n-1 との差分が基準値β３より小さいか否かを判定する（Ｓ２２）。
【００６６】
ここでは同階調値の連続を検出することが目的であるので、基準値β３として十分小さい値を使用する。例えば階調値が８ビットで与えられる場合、基準値β３には「２０」を使用する。勿論、これは一例であってアプリケーションに応じて適切な値を用いれば良い。
【００６７】
処理Ｓ２２においても肯定結果が得られると（このことは、水平方向に同階調画素が連続する同階調パターンの左方側外縁が見つかったことを意味する。）、水平エッジ処理部３１は、判定対象画素の階調値Ｋm,n をγ３倍（例えば0.7 倍）してラインメモリ３３と垂直エッジ処理部３５に出力する（Ｓ２３、Ｓ２５）。この後、判定対象画素の位置を右隣に更新し、再び処理Ｓ２１から一連の処理動作を繰り返す（Ｓ２６）。
【００６８】
一方、処理Ｓ２１や処理Ｓ２２で否定結果が得られた場合、水平エッジ処理部３１は、判定対象画素の階調値Ｋm,n を入力時のまま変更せず出力する（Ｓ２４、Ｓ２５）。この後、判定対象画素の位置を右隣に更新し、再び処理Ｓ２１から一連の処理動作を繰り返す（Ｓ２６）。
【００６９】
（ｂ）垂直エッジ処理部の処理動作
図１４に、水平エッジ処理部３５の処理動作例を示す。図１４の場合も、判定対象画素が画面上端からｍ行目、画面左端からｎ列目に位置するものとし、当該画素の階調値をＫm,n と表記する。
【００７０】
まず、垂直エッジ処理部３５は、判定対象画素の階調値Ｋm,n と１ライン下に位置する画素の階調値Ｋm+1,n との差分が基準値α４より大きいか否かを判定する（Ｓ３１）。ここではエッジを検出することが目的であるので、基準値α４として十分大きな値を使用する。この形態例の場合、基準値α４には、水平方向のエッジ検出に使用する基準値α３とは同じ値を使用する。
【００７１】
例えば階調値が８ビットで与えられる場合、基準値α４には「６３」を使用する。勿論この場合も、この値は一例であってアプリケーションに応じて適切な値を用いれば良い。
処理Ｓ３１で肯定結果が得られた場合、垂直エッジ処理部３５は、更に判定対象画素の階調値Ｋm,n と１ライン上に位置する画素の階調値Ｋm-1,n との差分が基準値β４より小さいか否かを判定する（Ｓ３２）。
【００７２】
ここでは同階調値の連続を検出することが目的であるので、基準値β４として十分小さい値を使用する。なお、この場合も、基準値β４には、水平方向のエッジ検出に使用する基準値β３と同じ値を使用する。
【００７３】
例えば階調値が８ビットで与えられる場合、基準値β４には「２０」を使用する。勿論、これは一例であってアプリケーションに応じて適切な値を用いれば良い。
処理Ｓ３２においても肯定結果が得られると（このことは、垂直方向に同階調画素が連続する同階調パターンの上方側外縁が見つかったことを意味する。）、垂直エッジ処理部３５は、判定対象画素の階調値Ｋm,n をγ２倍（例えば0.7 倍）して有機ＥＬパネルモジュール５に出力する（Ｓ３３、Ｓ３５）。この後、判定対象画素の位置を右隣に更新し、再び処理Ｓ３１から一連の処理動作を繰り返す（Ｓ３６）。
【００７４】
一方、処理Ｓ３１や処理Ｓ３２で否定結果が得られた場合、垂直エッジ処理部３５は、判定対象画素の階調値Ｋm,n を入力時のまま変更せず出力する（Ｓ３４、Ｓ３５）。この後、判定対象画素の位置を右隣に更新し、再び処理Ｓ３１から一連の処理動作を繰り返す（Ｓ３６）。
【００７５】
（Ｂ−３）具体例及び効果
ここでは、同階調値が水平方向にも垂直方向にも連続して現れる同階調パターンの具体的な変換動作例を説明する。
図１５（Ａ）に、同階調パターンの一例を示す。この同階調パターンは、形態例１で説明した同階調パターン８（図８）と同じものである。なお、図１５の場合も、同階調パターン以外の領域部分は灰色（グレー）で表されている。
【００７６】
まず、水平エッジ処理部３１が図中１ライン目の各画素について水平エッジ処理を実行する。図８の場合、１ライン目は背景部分であるので右方側外縁は検出されず、入力映像信号の階調値は入力時のままラインメモリ３３と垂直エッジ処理部３５に出力される。
【００７７】
図１５（Ｂ）は、２ライン目について水平エッジ処理の対象とされ、１ライン目が垂直エッジ処理の対象とされる場合を示す。２ライン目には、同階調値の画素が水平方向に２つ連続して現れるパターンが出現する。このため、画素Ａの階調値がγ１倍され、ラインメモリ３３に格納される。なお、この段階では垂直方向の外縁画素は検出されないので、１ライン目に対応する各画素の階調値がそのまま有機ＥＬパネルモジュール５に出力される。
【００７８】
図１５（Ｃ）は、３ライン目について水平エッジ処理の対象とされ、２ライン目が垂直エッジ処理の対象とされる場合を示す。３ライン目にも、同階調値の画素が水平方向に２つ連続して現れるパターンが出現する。このため、画素Ｂの階調値がγ３倍され、ラインメモリ３３に格納される。一方、２ライン目には、下方側外縁に対応する画素は現れない。このため、２ライン目に対応する各画素の階調値がそのまま有機ＥＬパネルモジュール５に出力される。
【００７９】
以下同様に、図１５（Ｄ）では、４ライン目の画素Ｃが右方側外縁と判定される。また図１６（Ａ）では、５ライン目の画素Ｄが右方側外縁と判定される。また図１６（Ｂ）では、６ライン目の画素Ｅが右方側外縁と判定される。図１６（Ｃ）では、下方側外縁に対応する２つの画素Ｆ及びＧが６ライン目に出現する。このため、図１６（Ｃ）では、これら６ライン目の画素Ｆ及びＧの階調値をγ４倍した階調値がその他の階調値と共に有機ＥＬパネルモジュール５に出力される。なお、図１６（Ｄ）では、再び表示ラインに対応する各画素の階調値がそのまま有機ＥＬパネルモジュール５に出力される。
【００８０】
以上の処理動作により、同階調パターンの右側と下側に影を付した低消費電力パターンに変換される。
このように、同階調パターンの右方側外縁と下方側外縁の発光輝度を部分的に低下させ、影付きパターンに変更することにより、表示パターンの視認性を維持したまま輝度低下分だけ低消費電力化を実現できる。
【００８１】
勿論、この形態例の場合にも、同階調パターンの条件を満たさないその他の領域部分については、この低消費電力化パターン生成部３の存在は何ら影響を与えない。従って、表示画面全体としての視認性に影響が生じることはない。
【００８２】
結果的に、表示画面全体で消費される電力量を低下させることができる。なお、消費電力の軽減効果により、表示装置１がバッテリー電源により動作される場合における動作時間の延長効果を期待できる。また、この表示装置１が商業電源により動作する据え置き型の装置の場合には、装置全体の消費電力を低減できる効果を発揮できる。
【００８３】
加えて、低消費電力パターン生成部３は、小規模な回路構成により実現できる。このため、低消費電力パターン生成部３は、タイミング制御部５１等と同じ半導体集積回路の一部分に実装することができる。従って、外観的には新たな周辺回路を表示装置１に実装する必要がない。
【００８４】
（Ｃ）形態例３
ここでは、図１に示すシステム構成の応用により生成可能なその他の低消費電力パターン例を説明する。なお、基本的な処理手順は、形態例１及び２で説明した方法の組み合わせ又はその一部を用いることで実現することができる。
【００８５】
例えば図１７（Ａ）に示すように、同階調パターンの右側と上側に影を付けることもできる。図１７（Ｂ）は、形態例１及び２で使用した同階調パターンの右側と上側に影を付けた低消費電力パターンである。
また例えば図１８（Ａ）に示すように、同階調パターンの左側と下側に影を付けることもできる。図１８（Ｂ）は、形態例１及び２で使用した同階調パターンの左側と下側に影を付けた低消費電力パターンである。
【００８６】
この他、同階調パターンの外縁を構成する４方向のうち１つだけに影を付けることもできる。図１９（Ａ）に、同階調パターンの上側に影を付ける場合の例を示す。図１９（Ｂ）は、形態例１及び２で使用した同階調パターンの上側に影を付けた低消費電力パターンである。
【００８７】
勿論、他の方向にも影を付けることができる。例えば図２０（Ａ）に示すように同階調パターンの左側に影を付けることもできる。また例えば図２０（Ｂ）に示すように同階調パターンの下側に影を付けることもできる。また例えば図２０（Ｃ）に示すように同階調パターンの右側に影を付けることもできる。
【００８８】
（Ｄ）形態例４
ここでは、前述した低消費電力パターン生成部３をキャラクタジェネレータに搭載する場合について説明する。
【００８９】
（Ｄ−１）システム構成
図２１に、キャラクタジェネレータ１０１の機能構成例を示す。このキャラクタジェネレータ１０１も、特許請求の範囲における「低消費電力パターン生成装置」に対応する。なお、図２１には、図１との対応部分に同一符号を付して表している。
【００９０】
図２１に示すキャラクタジェネレータ１０１は、オリジナルパターンメモリ１０３と、低消費電力パターン生成部３と、生成パターンメモリ１０５によって構成される。オリジナルパターンメモリ１０３は、画面操作を通じて生成されたオリジナルパターンや既存のフォントパターン、アイコン、記号等が格納される記憶装置である。
【００９１】
このオリジナルパターンメモリ１０３から低消費電力パターン生成部３に対し、変換対象としての同階調パターンに対応する画像データが供給される。
生成パターンメモリ１０５は、低消費電力パターン生成部３の変換処理により生成された表示パターンを格納する記憶装置である。
【００９２】
これらの記憶装置には、ＲＡＭ、ハードディスク装置、光学式記憶装置その他を使用する。
なお、低消費電力パターン生成部３は、前述した各形態例と同じであるので説明を省略する。
【００９３】
（Ｄ−２）処理動作及び効果
このキャラクタジェネレータ１０１を用いて生成された表示パターンを用いて表示画像を生成すれば、自発光表示装置に低消費電力パターン生成部３が搭載されていない場合にも、すなわち既に世の中に存在する自発光表示装置についても、低消費電力パターンを含む画面の表示中に消費される電力量を同階調パターンを表示する場合に比して低減させることができる。
【００９４】
（Ｅ）形態例５
ここでは、前述した処理手法とは異なる処理方式により同階調パターンを低消費電力パターンに変換する手法を説明する。
【００９５】
（Ｅ−１）システム構成
図２２に、発明者らが提案する低消費電力化技術を搭載する表示装置１１１の機能構成例を示す。なお図２２は、発明に関連する機能部分のみを表している。従って、表示装置１１１に搭載される機能の一部は省略されている。例えば、入力画像信号に対する各種の信号処理については省略して表している。
【００９６】
図２２に示す表示装置１１１は、低消費電力パターン生成部１１３と有機ＥＬパネルモジュール５により構成する。なお、有機ＥＬパネルモジュール５には、形態例１で説明したものと同じものを使用する。
低消費電力パターン生成部１１３は、特定の条件を満たす表示パターンを低消費電力パターンに変換する処理デバイスであり、特許請求の範囲における「低消費電力パターン生成装置」に対応する。
【００９７】
この形態例の場合も、「特定の条件を満たす表示パターン」とは、同階調値が水平方向にも垂直方向にも連続して現れる同階調パターン（階調値が全て同じか、階調値の差分が一定値以内の画素が水平方向及び垂直方向に連続して現れる表示パターン）をいう。
【００９８】
また、この形態例の場合、「低消費電力パターン」とは、同階調パターンの右方側外縁と下方側外縁を構成する画素のうち両端部分を除く画素の階調値を元の階調値よりも小さい階調値に置き換えた表示パターンをいう。ユーザーには、影付きパターンとして認識される。図２３に、同階調パターンと対応する低消費電力パターンの一例を示す。
【００９９】
図２３（Ａ）は、同階調パターンの一例である。図２３の場合、同階調パターンの外形は正方形状である。図２３（Ｂ）は、この同階調パターンに対応する低消費電力パターンの生成例である。この形態例の場合、図２３（Ｂ）に示すように、右辺側外縁と下辺側外縁上に位置する画素のうち両端部分を除く画素（斜線で示す部分）の階調値が低減される。この例では、元の階調値のγ倍（０．３倍〜０．９倍）程度に低減する。
【０１００】
低消費電力パターン生成部１１３は、ラインメモリ１２１及び斜めエッジ処理部１２３で構成する。
ラインメモリ１２１は、入力画像信号（階調値）を複数ライン（走査線）分格納する記憶領域である。ラインメモリ１２１は、例えばＲＡＭ（Random Access Memory）で構成する。この形態例の場合、現在入力中の表示ライン分を含め３ライン分の入力画像信号（階調値）を蓄積できるものとする。
【０１０１】
すなわち、現在入力中の表示ラインに対して２ライン前までの入力画像信号（階調値）を蓄積できるものとする。なお、現在入力中の表示ラインの入力画像信号（階調値）は、この表示ラインに対して３ライン前に書き込まれた入力画像信号（階調値）を書き換えるように蓄積される。
【０１０２】
斜めエッジ処理部１２３は、同階調パターンの右斜め下側外縁に位置する画素を入力画像信号より求め、当該画素の階調値を元の階調値よりも小さい階調値に変換する処理デバイスである。この明細書では、この処理を右斜め下エッジ処理という。
ここでの右斜め下エッジ処理は、斜めエッジ処理部１２３に入力される現在ラインの入力画像信号とラインメモリ１２１から入力される前２ライン分の入力画像信号との比較処理に基づいて実行される。
【０１０３】
図２４に、斜めエッジ処理部１２３で使用する処理デバイスの内部構成例を示す。図２４に示すように、この種の処理デバイスは、パターン判定部１３１と階調変換部１３３により実現できる。なお、階調変換部１３３は、パターン判定部１３１により外縁画素であると判定された画素の階調値を事前に設定した比率で低減変換する。
【０１０４】
パターン判定部１３１は、階調値の変換対象である同階調パターンのエッジを判定する。具体的には、パターン判定部１３１は、順次入力される各画素（判定対象画素）が所定のエッジパターンに合致するか否かを判定する。
【０１０５】
図２５に、パターン判定部１３１の処理イメージを示す。パターン判定部１３１は、図２５（Ａ）に示すように判定対象画素ｃ’の階調値とその右斜め下側に位置する画素ｄ”の階調値とを比較する。この階調差が基準値α５以上であることが、同階調パターンの右斜め下側外縁であることの前提条件である。
【０１０６】
階調差が基準値α５以上の場合、パターン判定部１２１は、図２５（Ｂ）に示すように判定対象画素ｃ’の階調値とその左斜め上側に位置する画素ｂの階調値とを比較する。比較した画素が同じ場合（階調差が基準値β５以内の場合）、パターン判定部１２１は、判定対象画素ｃ’が階調変換用の対象画素であると判定する。結果的に、図２５（Ｃ）に示すように、判定対象画素の階調値が元の階調値よりも小さい階調値に変換される。図２５（Ｃ）では、階調値の低下処理の実行を斜線で示す。
【０１０７】
（Ｅ−２）低消費電力パターンの生成動作
ここでは、前述した低消費電力化パターン生成部１１３において実行される処理動作をフローチャートに従って説明する。
【０１０８】
図２６に、斜めエッジ処理部１２３の処理動作例を示す。図２６の場合にも、判定対象画素は画面上端からｍ行目、画面左端からｎ列目に位置するものとし、当該画素の階調値をＫm,n と表記する。
【０１０９】
まず、斜めエッジ処理部１２３は、判定対象画素の階調値Ｋm,n と右斜め下隣に位置する画素の階調値Ｋm+1,n+1 との差分が基準値α５より大きいか否かを判定する（Ｓ４１）。ここではエッジを検出することが目的であるので、基準値α５として十分大きな値を使用する。例えば階調値が８ビットで与えられる場合、基準値α５には「６３」を使用する。勿論、これは一例であってアプリケーションに応じて適切な値を用いれば良い。
【０１１０】
処理Ｓ４１で肯定結果が得られた場合、斜めエッジ処理部１２３は、更に判定対象画素の階調値Ｋm,n と左斜め上隣に位置する画素の階調値Ｋm-1,n-1 との差分が基準値β５より小さいか否かを判定する（Ｓ４２）。ここでは同階調値の連続を検出することが目的であるので、基準値β５として十分小さい値を使用する。例えば階調値が８ビットで与えられる場合、基準値β５には「２０」を使用する。勿論、これは一例であってアプリケーションに応じて適切な値を用いれば良い。
【０１１１】
処理Ｓ４２においても肯定結果が得られると（このことは、右斜め下方向に同階調画素が連続する同階調パターンの右斜め下側の外縁が見つかったことを意味する。）、斜めエッジ処理部１２３は、判定対象画素の階調値Ｋm,n をγ５倍（例えば0.7 倍）して有機ＥＬパネルモジュール５に出力する（Ｓ４３、Ｓ４５）。この後、判定対象画素の位置を右隣に更新し、再び処理Ｓ４１から一連の処理動作を繰り返す（Ｓ４６）。
【０１１２】
一方、処理Ｓ４１や処理Ｓ４２で否定結果が得られた場合、斜めエッジ処理部１２３は、判定対象画素の階調値Ｋm,n を入力時のまま変更せず出力する（Ｓ４４、Ｓ４５）。この後、判定対象画素の位置を右隣に更新し、再び処理Ｓ４１から一連の処理動作を繰り返す（Ｓ４６）。
【０１１３】
（Ｅ−３）具体例及び効果
ここでは、同階調値が水平方向にも垂直方向にも連続して現れる同階調パターンの具体的な変換動作例を説明する。
【０１１４】
図２７（Ａ）に、同階調パターンの一例を示す。この同階調パターンは、他の形態例と同じパターンである。図２７の場合も、同階調パターン以外の領域部分は灰色（グレー）で表されるものとする。図２７（Ａ）では、図中１ライン目の各画素がラインメモリ１２１に格納される。
【０１１５】
図２７（Ｂ）では、図中２ライン目の各画素がラインメモリ１２１に格納される。この時点で２ライン分の階調値がラインメモリ１２１に格納される。
図２７（Ｃ）では、図中３ライン目の各画素がラインメモリ１２１に格納されると共に、１ライン目について斜めエッジ処理と処理結果の出力処理が実行される。図２７（Ｃ）の場合、１ライン目の各画素に対応する階調値は入力時のまま有機ＥＬパネルモジュール５に出力される。
【０１１６】
図２７（Ｄ）では、図中４ライン目の各画素がラインメモリ１２１に格納されると共に、２ライン目について斜めエッジ処理と処理結果の出力処理が実行される。図２７（Ｄ）の場合、同階調パターンの右側外縁は検出されるものの、左斜め上に同階調画素が存在しない。このため、２ライン目の各画素に対応する階調値も入力時のまま有機ＥＬパネルモジュール５に出力される。
【０１１７】
図２８（Ａ）では、図中５ライン目の各画素がラインメモリ１２１に格納されると共に、３ライン目について斜めエッジ処理と処理結果の出力処理が実行される。図２８（Ａ）の場合、同階調パターンの斜め右下画素との間に十分な階調差が認められ、同時に左斜め上画素と同階調値であることが検出される。このため、３ライン目については画素Ａの階調値だけがγ５倍されて有機ＥＬパネルモジュール５に出力される。
【０１１８】
以下同様に、図２８（Ｂ）では、４ライン目の画素Ｂが右斜め下側外縁と判定される。また図２８（Ｃ）では、５ライン目の画素Ｃが右斜め下側外縁と判定される。また図２８（Ｄ）では、６ライン目の画素Ｄ及びＥが右斜め下側外縁と判定される。
以上の処理動作により、同階調パターンは右斜め下側に影を付した低消費電力パターンに変換される。
【０１１９】
なお、この低消費電力パターンでは、図２８（Ｄ）に示すように、右方側外縁の上端画素と下方側外縁の左端画素については、階調値の低減処理が実行されず、入力階調値がそのまま出力される。
このように隣接する一組の外縁のうち両端位置を除く全ての画素の階調値が元の階調値より小さくなる点が前述した形態例との違いである。
【０１２０】
勿論、この形態例の場合も、同階調パターンの斜め右下側外縁の発光輝度を部分的に低下させ、影付きパターンに変更することにより、表示パターンの視認性を維持したまま輝度低下分だけ低消費電力化を実現できる。
【０１２１】
また、同階調パターンの条件を満たさないその他の領域部分については、この低消費電力化パターン生成部１１３の存在は何ら影響を与えない。従って、表示画面全体としての視認性に影響が生じることはない。
【０１２２】
結果的に、表示画面全体で消費される電力量を低下させることができる。なお、消費電力の軽減効果により、表示装置１１１がバッテリー電源により動作される場合における動作時間の延長効果を期待できる。また、この表示装置１１１が商業電源により動作する据え置き型の装置の場合には、装置全体の消費電力を低減できる効果を発揮できる。
【０１２３】
加えて、低消費電力パターン生成部１１３は、小規模な回路構成により実現できる。このため、低消費電力パターン生成部１１３は、タイミング制御部５１等と同じ半導体集積回路の一部分に実装することができる。従って、外観的には新たな周辺回路を表示装置１に実装する必要がない。
【０１２４】
（Ｆ）形態例６
（Ｆ−１）システム構成
この形態例では、図２２に示した表示装置１１１と基本的に同じシステム構成により、同階調パターンを左上（左方向外縁と上方向外縁）方向に影を有する低消費電力パターンに変換する方法について説明する。
【０１２５】
図２９に、この形態例で生成される低消費電力パターンの一例を示す。図２９（Ａ）は変換前の同階調パターンであり、図２９（Ｂ）は同階調パターンに対応する低消費電力パターン例である。
以下では、この形態例に特有の斜めエッジ処理部１２３の処理動作を説明する。
【０１２６】
この形態例で使用する斜めエッジ処理部１２３は、同階調パターンの左斜め上側外縁に位置する画素を入力画像信号より求め、当該画素の階調値を元の階調値よりも小さい階調値に変換する処理デバイスとして機能する。この明細書では、この処理を左斜め上エッジ処理という。
【０１２７】
図３０に、斜めエッジ処理部１２３の処理イメージを示す。この形態例の場合、斜めエッジ処理部１２３（パターン判定部４１）は、図３０（Ａ）に示すように判定対象画素ｃ’の階調値とその左斜め上側に位置する画素ｂの階調値とを比較する。この階調差が基準値α６以上であることが、同階調パターンの左斜め上側外縁であることの前提条件である。
【０１２８】
階調差が基準値α６以上の場合、斜めエッジ処理部１２３は、図３０（Ｂ）に示すように判定対象画素ｃ’の階調値とその右斜め下側に位置する画素ｄ”の階調値とを比較する。比較した画素が同じ場合（階調差が基準値β６以内の場合）、斜めエッジ処理部１２３は、判定対象画素ｃ’が同階調パターンの左斜め上側外縁であると判定する。結果的に、図３０（Ｃ）に示すように、判定対象画素の階調値が元の階調値よりも小さい階調値に変換される。
【０１２９】
（Ｆ−２）低消費電力パターンの生成動作
ここでは、前述した低消費電力化パターン生成部１１３において実行される処理動作をフローチャートに従って説明する。
【０１３０】
図３１に、斜めエッジ処理部１２３の処理動作例を示す。図３１の場合にも、判定対象画素は画面上端からｍ行目、画面左端からｎ列目に位置するものとし、当該画素の階調値をＫm,n と表記する。
【０１３１】
まず、斜めエッジ処理部１２３は、判定対象画素の階調値Ｋm,n と左斜め上隣に位置する画素の階調値Ｋm-1,n-1 との差分が基準値α６より大きいか否かを判定する（Ｓ５１）。ここではエッジを検出することが目的であるので、基準値α６として十分大きな値を使用する。例えば階調値が８ビットで与えられる場合、基準値α６には「６３」を使用する。勿論、これは一例であってアプリケーションに応じて適切な値を用いれば良い。
【０１３２】
処理Ｓ５１で肯定結果が得られた場合、斜めエッジ処理部１２３は、更に判定対象画素の階調値Ｋm,n と右斜め下隣に位置する画素の階調値Ｋm+1,n+1 との差分が基準値β６より小さいか否かを判定する（Ｓ５２）。ここでは同階調値の連続を検出することが目的であるので、基準値β６として十分小さい値を使用する。例えば階調値が８ビットで与えられる場合、基準値β６には「２０」を使用する。勿論、これは一例であってアプリケーションに応じて適切な値を用いれば良い。
【０１３３】
処理Ｓ５２においても肯定結果が得られると（このことは、右斜め下方向に同階調画素が連続する同階調パターンの左斜め上側の外縁が見つかったことを意味する。）、斜めエッジ処理部１２３は、判定対象画素の階調値Ｋm,n をγ６倍（例えば0.7 倍）して有機ＥＬパネルモジュール５に出力する（Ｓ５３、Ｓ５５）。この後、判定対象画素の位置を右隣に更新し、再び処理Ｓ５１から一連の処理動作を繰り返す（Ｓ５６）。
【０１３４】
一方、処理Ｓ５１や処理Ｓ５２で否定結果が得られた場合、斜めエッジ処理部１２３は、判定対象画素の階調値Ｋm,n を入力時のまま変更せず出力する（Ｓ５４、Ｓ５５）。この後、判定対象画素の位置を右隣に更新し、再び処理１１から一連の処理動作を繰り返す（Ｓ５６）。
【０１３５】
（Ｆ−３）具体例及び効果
ここでは、同階調値が水平方向にも垂直方向にも連続して現れる同階調パターンの具体的な変換動作例を説明する。
【０１３６】
図３２（Ａ）に、同階調パターンの一例を示す。この同階調パターンは、他の形態例と同じパターンである。図３２の場合も、同階調パターン以外の領域部分は灰色（グレー）で表されるものとする。図３２（Ａ）では、図中１ライン目の各画素がラインメモリ１２１に格納される。
【０１３７】
図３２（Ｂ）では、図中２ライン目の各画素がラインメモリ１２１に格納される。この時点で２ライン分の階調値がラインメモリ１２１に格納される。
図３２（Ｃ）では、図中３ライン目の各画素がラインメモリ１２１に格納されると共に、１ライン目について斜めエッジ処理と処理結果の出力処理が実行される。図３２（Ｃ）の場合、１ライン目の各画素に対応する階調値は入力時のまま有機ＥＬパネルモジュール５に出力される。
【０１３８】
図３２（Ｄ）では、図中４ライン目の各画素がラインメモリ１２１に格納されると共に、２ライン目について斜めエッジ処理と処理結果の出力処理が実行される。図３２（Ｄ）の場合、画素Ａについて斜め左上画素との間に十分な階調差が認められ、同時に右斜め下画素と同階調値であることが検出される。このため、２ライン目については画素Ａに対応する階調値だけがγ６倍されて有機ＥＬパネルモジュール５に出力される。
【０１３９】
図３３（Ａ）では、図中５ライン目の各画素がラインメモリ１２１に格納されると共に、３ライン目について斜めエッジ処理と処理結果の出力処理が実行される。図３２（Ａ）の場合にも、画素Ｂについて斜め左上画素との間に十分な階調差が認められ、同時に右斜め下画素と同階調値であることが検出される。このため、３ライン目については画素Ｂの階調値だけがγ６倍されて有機ＥＬパネルモジュール５に出力される。
【０１４０】
以下同様に、図３３（Ｂ）では、４ライン目の画素Ｃと画素Ｄが左斜め上側外縁と判定される。また図３３（Ｃ）では、５ライン目の画素Ｅが左斜め上側外縁と判定される。また図３３（Ｄ）では、６ライン目の画素が入力階調値のまま有機ＥＬパネルモジュール５に出力される。
【０１４１】
以上の処理動作により、同階調パターンは左斜め上側に影を付した低消費電力パターンに変換される。
このように、同階調パターンの左方側外縁と上方側外縁の発光輝度を部分的に低下させ、影付きパターンに変更することにより、表示パターンの視認性を維持したまま輝度低下分だけ低消費電力化を実現できる。
【０１４２】
勿論、この形態例の場合にも、同階調パターンの条件を満たさないその他の領域部分については、この低消費電力化パターン生成部３の存在は何ら影響を与えない。従って、表示画面全体としての視認性に影響が生じることはない。
【０１４３】
結果的に、表示画面全体で消費される電力量を低下させることができる。なお、消費電力の軽減効果により、表示装置１１１がバッテリー電源により動作される場合における動作時間の延長効果を期待できる。また、この表示装置１１１が商業電源により動作する据え置き型の装置の場合には、装置全体の消費電力を低減できる効果を発揮できる。
【０１４４】
加えて、低消費電力パターン生成部１１３は、小規模な回路構成により実現できる。このため、低消費電力パターン生成部１１３は、タイミング制御部５１等と同じ半導体集積回路の一部分に実装することができる。従って、外観的には新たな周辺回路を表示装置１に実装する必要がない。
【０１４５】
（Ｇ）形態例７
ここでは、図２２に示すシステム構成の応用により生成可能なその他の低消費電力パターン例を説明する。なお、基本的な処理手順は、形態例５及び６で説明した方法の組み合わせ又はその一部を用いることで実現することができる。
【０１４６】
例えば図３４（Ａ）に示すように、同階調パターンの左斜め下側に影を付けることもできる。図３４（Ｂ）は、形態例５及び６で使用した同階調パターンに影を付した場合の低消費電力パターンである。
また例えば図３５（Ａ）に示すように、同階調パターンの右斜め上側に影を付けることもできる。図３５（Ｂ）は、形態例５及び６で使用した同階調パターンに影を付した場合の低消費電力パターンである。
【０１４７】
（Ｇ）形態例８
ここでは、前述した低消費電力パターン生成部１１３をキャラクタジェネレータに搭載する場合について説明する。
【０１４８】
（Ｇ−１）システム構成
図３６に、キャラクタジェネレータ１４１の機能構成例を示す。このキャラクタジェネレータ１４１も、特許請求の範囲における「低消費電力パターン生成装置」に対応する。なお、図３６には、図２２との対応部分に同一符号を付して表している。
【０１４９】
図３６に示すキャラクタジェネレータ１４１は、オリジナルパターンメモリ１４３と、低消費電力パターン生成部１１３と、生成パターンメモリ１４５によって構成される。オリジナルパターンメモリ１４３は、画面操作を通じて生成されたオリジナルパターンや既存のフォントパターン、アイコン、記号等が格納される記憶装置である。
【０１５０】
このオリジナルパターンメモリ１４３から低消費電力パターン生成部１１３に対し、変換対象としての同階調パターンに対応する画像データが供給される。
生成パターンメモリ１４５は、低消費電力パターン生成部１１３の変換処理により生成された表示パターンを格納する記憶装置である。
【０１５１】
これらの記憶装置には、ＲＡＭ、ハードディスク装置、光学式記憶装置その他を使用する。
なお、低消費電力パターン生成部１１３は、前述した各形態例と同じであるので説明を省略する。
【０１５２】
（Ｇ−２）処理動作及び効果
このキャラクタジェネレータ１４１を用いて生成された表示パターンを用いて表示画像を生成すれば、自発光表示装置に低消費電力パターン生成部１１３が搭載されていない場合にも、すなわち既に世の中に存在する自発光表示装置についても、低消費電力パターンを含む画面の表示中に消費される電力量を同階調パターンを表示する場合に比して低減させることができる。
【０１５３】
（Ｈ）他の形態例
（Ｈ−１）パターン判定部の変形例
【０１５４】
（ａ）判定条件の数
前述の形態例においては、階調値を低減変換する対象画素の検出に使用する判定条件が２つの場合について説明した。すなわち、ある方向に隣接する画素との階調差が基準値以上であること（外縁画素の判定条件）、及び、その反対方向に隣接する画素との階調差が基準値以下であること（同階調画素の連続条件）の２つを利用する場合について説明した。
【０１５５】
しかし、判定条件は３つ以上でも良い。判定条件の数を増やすことにより、生成される低消費電力パターンに占める階調低下画素の数を増減することができる。また、判定条件の数を増やすことで、低消費電力パターンへの変換には不適な表示パターンが検出される可能性を低減できる。
【０１５６】
以下では、判定条件が３種類の場合について一例を説明する。なお、説明を簡単にするため、形態例１で説明した左方側外縁の判定条件に、更に１つの判定条件を加える場合について説明する。すなわち、判定対象画素に対して２画素隣に位置する画素も判定対象画素と同一（階調差が基準値β１より小）であることを同階調パターンの判定条件に加える場合について説明する。
【０１５７】
図３７に、これら３種類の判定条件を示す。図３７（Ａ）は、左方側外縁の判定条件を示す。図３７（Ｂ）は、同階調画素の連続条件を示す。図３７（Ｂ）の場合、同階調画素の連続性は、外縁画素を起点とした２画素連続（ｃ’≒ｄ’）と外縁画素を起点とした３画素連続（ｃ’≒ｅ’）の２つの判定条件を表している。図３７（Ｃ）は、これら３つの判定条件が満たされる場合に、判定対象画素の階調値が低減変換されることを表している。
【０１５８】
図３８に、２種類の判定条件と３種類の判定条件との違いを示す。図３８（Ａ）は、形態例１で説明した左方側外縁の判定条件を適用した場合に生成される低消費電力パターン例である。一方、図３８（Ｂ）は、図３７（Ａ）及び（Ｂ）に示す３種類の判定条件を適用した場合に生成される低消費電力パターン例である。
【０１５９】
図３８の場合、判定条件の増加により階調値の低減変換される画素数が２つ少なくなっていることが分かる。
なお、外縁画素の判定条件や同階調画素の連続条件として追加する条件では、判定対象画素を起点とした判定方向が別々になるように設定しても良い。
【０１６０】
（ｂ）外縁幅
前述の形態例においては、同階調パターンのうち階調値を低下変換する外縁画素を１画素に設定した。しかし、階調値を低下変換する画素数を２画素以上に設定しても良い。勿論この場合には、判定条件を追加的に用意する。もっとも、階調値を低下変換する外縁幅を２画素以上に広げるには、一般に表示面積が比較的大きい同階調パターンである必要がある。
【０１６１】
（ｃ）変換係数間の輝度低下率
前述の形態例においては、１つの低消費電力パターンの生成に２種類の判定条件を使用する場合、各方向の外縁画素の生成に使用する輝度低下率γを同じ値に設定する場合について説明した。しかし、外縁画素の向きに応じて異なる輝度低下率γを用いることもできる。
【０１６２】
（Ｈ−２）階調変換部の変形例
前述の形態例においては、入力画像信号がカラー信号として与えられる場合に、カラー信号を形成する全ての原色信号の階調値を一律に階調変換する場合を前提として説明した。
しかし、変換係数を乗算して階調値を低減処理するのは、原色信号の一部のみでも良い。
例えばＲ（赤）信号、Ｇ（緑）信号、Ｂ（青）信号の３原色信号のうちＲ（赤）信号の階調値のみを低減処理しても良い。
【０１６３】
（Ｈ−３）電子機器への搭載例
前述した低消費電力パターン生成部は、表示装置やキャラクタジェネレータに搭載する場合だけでなく、各種の電子機器に搭載することができる。なお、ここでの電子機器は、可搬型であるか据え置き型かを問わない。また、自発光表示装置は必ずしも電子機器に搭載しなくても良い。
【０１６４】
（ａ）パターン変換装置
低消費電力パターン生成部は、放送形式や通信形態により受信端末に送信される映像信号や各種の記憶媒体に格納する映像信号に対する前処理を実行するパターン変換装置に搭載することができる。
また、低消費電力パターン生成部は、自発光表示装置や自発光表示装置を搭載する電子機器の映像入力端子に外付けされるパターン変換装置に搭載することができる。
【０１６５】
（ｂ）放送波受信装置
低消費電力パターン生成部は、放送波受信装置に搭載することができる。
図３９に、放送波受信装置の機能構成例を示す。放送波受信装置２０１は、表示パネル２０３、システム制御部２０５、操作部２０７、記憶媒体２０９、電源２１１及びチューナー２１３を主要な構成デバイスとする。
【０１６６】
なお、システム制御部２０５は、例えばマイクロプロセッサで構成される。システム制御部２０５は、システム全体の動作を制御する。操作部２０７は、機械式の操作子の他、グラフィックユーザーインターフェースも含む。
【０１６７】
記憶媒体２０９は、表示パネル２０３に表示する画像や映像に対応するデータの他、ファームウェアやアプリケーションプログラムの格納領域として用いられる。電源２１１は、放送波受信装置２０１が可搬型の場合にはバッテリー電源を使用する。勿論、放送波受信装置１０１が据え置き型の場合には商用電源を使用する。
【０１６８】
チューナー２１３は、到来する放送波の中からユーザーの選局した特定チャネルの放送波を選択的に受信する無線装置である。
この放送波受信装置の構成は、例えばテレビジョン番組受信機、ラジオ番組受信機に適用する場合に用いることができる。
【０１６９】
（ｃ）オーディオ装置
図４０は、再生機としてのオーディオ装置に適用する場合の機能構成例である。
再生機としてのオーディオ装置３０１は、表示パネル３０３、システム制御部３０５、操作部３０７、記憶媒体３０９、電源３１１、オーディオ処理部３１３及びスピーカー３１５を主要な構成デバイスとする。
【０１７０】
この場合も、システム制御部３０５は、例えばマイクロプロセッサで構成される。システム制御部３０５は、システム全体の動作を制御する。操作部３０７は、機械式の操作子の他、グラフィックユーザーインターフェースも含む。
【０１７１】
記憶媒体３０９は、オーディオデータの他、ファームウェアやアプリケーションプログラムの格納領域である。電源３１１は、オーディオ装置３０１が可搬型の場合にはバッテリー電源を使用する。勿論、オーディオ装置３０１が据え置き型の場合には商用電源を使用する。
【０１７２】
オーディオ処理部３１３は、オーディオデータを信号処理する処理デバイスである。圧縮符号化されたオーディオデータの解凍処理も実行される。スピーカー３１５は、再生された音を出力するデバイスである。
【０１７３】
なお、オーディオ装置３０１を記録機として用いる場合、スピーカー３１５に替えてマイクロフォンを接続する。この場合、オーディオ処理部３０１は、オーディオデータを圧縮符号化する機能を実現する。
【０１７４】
（ｄ）通信装置
図４１は、通信装置に適用する場合の機能構成例である。通信装置４０１は、表示パネル４０３、システム制御部４０５、操作部４０７、記憶媒体４０９、電源４１１及び無線通信部４１３を主要な構成デバイスとする。
【０１７５】
なお、システム制御部４０５は、例えばマイクロプロセッサで構成される。システム制御部４０５は、システム全体の動作を制御する。操作部４０７は、機械式の操作子の他、グラフィックユーザーインターフェースも含む。
【０１７６】
記憶媒体４０９は、表示パネル４０３に表示する画像や映像に対応するデータファイルの他、ファームウェアやアプリケーションプログラムの格納領域として用いられる。電源４１１は、通信装置４０１が可搬型の場合にはバッテリー電源を使用する。勿論、通信装置４０１が据え置き型の場合には商用電源を使用する。
【０１７７】
無線通信部４１３は、他機との間でデータを送受信する無線装置である。この通信装置の構成は、例えば据え置き型の電話機や携帯電話機に適用する場合に用いることができる。
【０１７８】
（ｅ）撮像装置
図４２は、撮像装置に適用する場合の機能構成例である。撮像装置５０１は、表示パネル５０３、システム制御部５０５、操作部５０７、記憶媒体５０９、電源５１１及び撮像部５１３を主要な構成デバイスとする。
【０１７９】
なお、システム制御部５０５は、例えばマイクロプロセッサで構成される。システム制御部５０５は、システム全体の動作を制御する。操作部５０７は、機械式の操作子の他、グラフィックユーザーインターフェースも含む。
【０１８０】
記憶媒体５０９は、表示パネル５０３に表示する画像や映像に対応するデータファイルの他、ファームウェアやアプリケーションプログラムの格納領域として用いられる。電源５１１は、撮像装置５０１が可搬型の場合にはバッテリー電源を使用する。勿論、撮像装置５０１が据え置き型の場合には商用電源を使用する。
【０１８１】
撮像部５１３は、例えばＣＭＯＳセンサーとその出力信号を処理する信号処理部で構成する。この撮像装置の構成は、例えばデジタルカメラ、ビデオカメラ等に適用する場合に用いることができる。
【０１８２】
（ｆ）情報処理装置
図４３は、携帯型の情報処理装置に適用する場合の機能構成例である。情報処理装置６０１は、表示パネル６０３、システム制御部６０５、操作部６０７、記憶媒体６０９及び電源６１１を主要な構成デバイスとする。
【０１８３】
なお、システム制御部６０５は、例えばマイクロプロセッサで構成される。システム制御部６０５は、システム全体の動作を制御する。操作部６０７は、機械式の操作子の他、グラフィックユーザーインターフェースも含む。
【０１８４】
記憶媒体６０９は、表示パネル６０３に表示する画像や映像に対応するデータファイルの他、ファームウェアやアプリケーションプログラムの格納領域として用いられる。電源６１１は、情報処理装置６０１が可搬型の場合にはバッテリー電源を使用する。勿論、情報処理装置６０１が据え置き型の場合には商用電源を使用する。
【０１８５】
この情報処理装置の構成は、例えばゲーム機、電子ブック、電子辞書、コンピュータ等に適用する場合に用いることができる。
【０１８６】
（Ｈ−４）表示装置
前述の形態例の場合、有機ＥＬディスプレイパネルを例に説明した。しかし、この表示制御技術は、その他の自発光表示装置に広く適用できる。例えば無機ＥＬディスプレイパネル、ＦＥＤディスプレイパネル、ＰＤＰディスプレイパネルその他にも適用できる。
【０１８７】
（Ｈ−５）コンピュータプログラム
前述の形態例で説明した低消費電力化技術は、処理機能の全てをハードウェア又はソフトウェアで実現するだけでなく、ハードウェアとソフトウェアの機能分担により実現することもできる。
【０１８８】
（Ｈ−６）低消費電力パターン
前述の形態例においては、ある判定条件を適用して同階調パターンを低消費電力パターンに変換する場合について説明した。
しかし、このように低消費電力パターン生成部を用いて生成した又は事前にこの種の関係を満たすように生成した低消費電力パターンに固有のコードを割り当てて登録すれば、新たな映像コンテンツの制作に利用できる。
【０１８９】
（Ｈ−７）その他
前述の形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。
【図面の簡単な説明】
【０１９０】
【図１】形態例１に係る表示装置の機能構成例を示す図である。
【図２】形態例１に対応する低消費電力パターンの生成原理を説明する図である。
【図３】エッジ処理部の内部構成例を示す図である。
【図４】形態例１で使用する水平エッジ処理部の処理イメージを示す図である。
【図５】形態例１で使用する垂直エッジ処理部の処理イメージを示す図である。
【図６】形態例１で使用する水平エッジ処理部の処理動作例を示すフローチャートである。
【図７】形態例１で使用する垂直エッジ処理部の処理動作例を示すフローチャートである。
【図８】形態例１に対応する低消費電力パターンの生成手順を示す図である。
【図９】形態例１に対応する低消費電力パターンの生成手順を示す図である。
【図１０】形態例２に対応する低消費電力パターンの生成原理を説明する図である。
【図１１】形態例２で使用する水平エッジ処理部の処理イメージを示す図である。
【図１２】形態例２で使用する垂直エッジ処理部の処理イメージを示す図である。
【図１３】形態例２で使用する水平エッジ処理部の処理動作例を示すフローチャートである。
【図１４】形態例２で使用する垂直エッジ処理部の処理動作例を示すフローチャートである。
【図１５】形態例２に対応する低消費電力パターンの生成手順を示す図である。
【図１６】形態例２に対応する低消費電力パターンの生成手順を示す図である。
【図１７】低消費電力パターンの他の生成原理を説明する図である。
【図１８】低消費電力パターンの他の生成原理を説明する図である。
【図１９】低消費電力パターンの他の生成原理を説明する図である。
【図２０】低消費電力パターンの他の生成原理を説明する図である。
【図２１】キャラクタジェネレータの機能構成例を示す図である。
【図２２】形態例５に係る表示装置の機能構成例を示す図である。
【図２３】形態例５に対応する低消費電力パターンの生成原理を説明する図である。
【図２４】エッジ処理部の内部構成例を示す図である。
【図２５】形態例５で使用する斜めエッジ処理部の処理イメージを示す図である。
【図２６】形態例５で使用する斜めエッジ処理部の処理動作例を示すフローチャートである。
【図２７】形態例５に対応する低消費電力パターンの生成手順を示す図である。
【図２８】形態例５に対応する低消費電力パターンの生成手順を示す図である。
【図２９】低消費電力パターンの他の生成原理を説明する図である。
【図３０】形態例６で使用する斜めエッジ処理部の処理イメージを示す図である。
【図３１】形態例６で使用する斜めエッジ処理部の処理動作例を示すフローチャートである。
【図３２】形態例６に対応する低消費電力パターンの生成手順を示す図である。
【図３３】形態例６に対応する低消費電力パターンの生成手順を示す図である。
【図３４】低消費電力パターンの他の生成原理を説明する図である。
【図３５】低消費電力パターンの他の生成原理を説明する図である。
【図３６】キャラクタジェネレータの機能構成例を示す図である。
【図３７】判定条件を追加したエッジ処理部の処理イメージ例を示す図である。
【図３８】判定条件追加時の低消費電力パターン例を示す図である。
【図３９】電子機器の機能構成例を示す図である。
【図４０】電子機器の機能構成例を示す図である。
【図４１】電子機器の機能構成例を示す図である。
【図４２】電子機器の機能構成例を示す図である。
【図４３】電子機器の機能構成例を示す図である。
【符号の説明】
【０１９１】
３        低消費電力パターン生成部
３１      水平エッジ処理部
３３      ラインメモリ
３５      垂直エッジ処理部
４１      パターン判定部
４３      階調値変換部
１０１    キャラクタジェネレータ
１１３    低消費電力パターン生成部
１２１    ラインメモリ
１２３    斜めエッジ処理部
１３１    パターン判定部
１３３    階調値変換部
１４１    キャラクタジェネレータ
【図１】
2008020502.tif 000003
【図２】
2008020502.tif 000004
【図３】
2008020502.tif 000005
【図４】
2008020502.tif 000006
【図５】
2008020502.tif 000007
【図６】
2008020502.tif 000008
【図７】
2008020502.tif 000009
【図８】
2008020502.tif 000010
【図９】
2008020502.tif 000011
【図１０】
2008020502.tif 000012
【図１１】
2008020502.tif 000013
【図１２】
2008020502.tif 000014
【図１３】
2008020502.tif 000015
【図１４】
2008020502.tif 000016
【図１５】
2008020502.tif 000017
【図１６】
2008020502.tif 000018
【図１７】
2008020502.tif 000019
【図１８】
2008020502.tif 000020
【図１９】
2008020502.tif 000021
【図２０】
2008020502.tif 000022
【図２１】
2008020502.tif 000023
【図２２】
2008020502.tif 000024
【図２３】
2008020502.tif 000025
【図２４】
2008020502.tif 000026
【図２５】
2008020502.tif 000027
【図２６】
2008020502.tif 000028
【図２７】
2008020502.tif 000029
【図２８】
2008020502.tif 000030
【図２９】
2008020502.tif 000031
【図３０】
2008020502.tif 000032
【図３１】
2008020502.tif 000033
【図３２】
2008020502.tif 000034
【図３３】
2008020502.tif 000035
【図３４】
2008020502.tif 000036
【図３５】
2008020502.tif 000037
【図３６】
2008020502.tif 000038
【図３７】
2008020502.tif 000039
【図３８】
2008020502.tif 000040
【図３９】
2008020502.tif 000041
【図４０】
2008020502.tif 000042
【図４１】
2008020502.tif 000043
【図４２】
2008020502.tif 000044
【図４３】
2008020502.tif 000045