(57)【要約】【課題】消費電力が低減された半導体装置を提供すること。【解決手段】半導体装置１は、第１の半導体素子２と、第２の半導体素子３と、を備え、第１の半導体素子２が第１のソース電極２２と、第１のドレイン電極２３と、第１の有機半導体層２４と、第１のゲート絶縁層２５と、第１のゲート電極２１と、を有し、第２の半導体素子３が第２のソース電極３２と、第２のドレイン電極３３と、第２の有機半導体層３４と、第２のゲート絶縁層３５と、第２のゲート電極３１と、を有し、前記第２のゲート絶縁層３５が有機強誘電体材料を含む、ことを特徴とする。【選択図】図１
2008270240.tif 000002
【特許請求の範囲】
【請求項１】
第１の半導体素子と、
第２の半導体素子と、を備え、
前記第１の半導体素子が第１のソース電極と、第１のドレイン電極と、第１の有機半導体層と、第１のゲート絶縁層と、第１のゲート電極と、を有し、
前記第２の半導体素子が第２のソース電極と、第２のドレイン電極と、第２の有機半導体層と、第２のゲート絶縁層と、第２のゲート電極と、を有し、
前記第２のゲート絶縁層が有機強誘電体材料を含む、ことを特徴とする半導体装置。
【請求項２】
前記第２のゲート電極に電圧を印加することで、その後に前記電圧を印加しなくても前記有機強誘電体材料の分極方向を持続するように構成されている、請求項１に記載の半導体装置。
【請求項３】
前記第１のゲート絶縁層が常誘電体材料を含むものである請求項１または２に記載の半導体装置。
【請求項４】
前記有機強誘電体材料は、フッ素系の強誘電体ポリマーを含むものである請求項１ないし３のいずれかに記載の半導体装置。
【請求項５】
前記フッ素系の強誘電体ポリマーは、ポリフッ化ビニリデンを含むものである請求項４に記載の半導体装置。
【請求項６】
前記フッ素系の強誘電体ポリマーは、フッ化ビニリデンとトリフルオロエチレンとの共重合体を含むものである請求項４または５に記載の半導体装置。
【請求項７】
前記有機強誘電体材料は、前記第２のゲート絶縁層に５０〜１００ｗｔ％含まれるものである請求項１ないし６のいずれかに記載の半導体装置。
【請求項８】
前記第１のソース電極および前記第１のドレイン電極が、それぞれ、櫛歯状に形成されているものである請求項１ないし７のいずれかに記載の半導体装置。
【請求項９】
前記第１のソース電極と前記第１のドレイン電極との離間距離、および前記第２のソース電極と前記第２のドレイン電極との離間距離は、それぞれ１〜１００μｍである請求項１ないし８のいずれかに記載の半導体装置。
【請求項１０】
前記第１および第２の有機半導体層は、ｐ型の有機半導体材料を含むものである請求項１ないし９のいずれかに記載の半導体装置。
【請求項１１】
前記第２のゲート電極は、ＲＳ端子に電気的に接続されている請求項１ないし１０のいずれかに記載の半導体装置。
【請求項１２】
前記第１および第２のソース電極、前記第１および第２のドレイン電極は、基板上に設けられ、
前記基板上に形成された導体により、前記第１および第２のドレイン電極が互いに電気的に接続されている請求項１ないし１１のいずれかに記載の半導体装置。
【請求項１３】
前記第１および第２の半導体素子は、インバータ回路を構成するものである請求項１ないし１２のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
有機薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、以下、「ＴＦＴ」と略す。）、とりわけ高分子材料を用いた有機ＴＦＴは、インクジェット法などによる印刷形成可能なトランジスタとして、多くの研究が活発に行われている。特に電気泳動素子（ＥＰＤ）などの電子ペーパー用表示素子の画素スイッチング素子として、その応用が有望視されている。
有機ＴＦＴは、用いる半導体材料により、ｎ型半導体特性またはｐ型半導体特性を発現する（例えば、特許文献１）。しかし、現時点で安定に動作する有機半導体は主にｐ型有機半導体である。そのため、現状では、主にｐ型の有機ＴＦＴが用いられている。
【０００３】
一方で、近年の有機ＴＦＴの性能向上に伴い、単なる画素のスイッチング用素子としての応用だけでなく、ロジックおよびアナログ回路への応用が試みられている。
例えば、有機ＴＦＴを用いたロジック回路においては、図７に示すように、基本となるべき回路はインバータ回路９である。このインバータ回路９では、２つの有機ＴＦＴ９１、９２を用いているが、一方の有機ＴＦＴ９２はダミー抵抗として用いられている。
そして、この有機ＴＦＴ９２は、電源ラインに繋がれ、インバータ動作時はＯＮ状態を維持している。すなわち、有機ＴＦＴ９２のゲート電極に電圧が常に印加されているので、ゲートリーク電流による消費電力の増大を招いている。
【０００４】
【特許文献１】特開平８−２２８０３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、消費電力が低減された半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
このような目的は、下記の本発明により達成される。
本発明に係る半導体装置は、第１の半導体素子と、
第２の半導体素子と、を備え、
前記第１の半導体素子が第１のソース電極と、第１のドレイン電極と、第１の有機半導体層と、第１のゲート絶縁層と、第１のゲート電極と、を有し、
前記第２の半導体素子が第２のソース電極と、第２のドレイン電極と、第２の有機半導体層と、第２のゲート絶縁層と、第２のゲート電極と、を有し、
前記第２のゲート絶縁層が有機強誘電体材料を含む、ことを特徴とする。
これにより、第２の半導体素子の第２のゲート電極に常に電圧を印加しなくても第２の半導体素子のＯＮ状態が維持されるので、ゲートリーク電流を防止することができる。その結果、消費電力を低減することができる。
【０００７】
本発明の半導体装置では、前記第２のゲート電極に電圧を印加することで、その後に前記電圧を印加しなくても前記有機強誘電体材料の分極方向を持続するように構成されていることが好ましい。
これにより、第２の半導体素子のＯＮ状態が維持されるので、ゲートリーク電流を防止することができる。その結果、消費電力を低減することができる。
【０００８】
本発明の半導体装置では、前記第１のゲート絶縁層が常誘電体材料を含むものであることが好ましい。
これにより、第１の半導体素子の第１のゲート電極と第１の有機半導体層とを確実に絶縁することができる。
本発明の半導体装置では、前記有機強誘電体材料は、フッ素系の強誘電体ポリマーを含むものであることが好ましい。
これにより、フッ素原子から水素原子へと向かう方向の自発分極が生じ、この分極は外部からの電界により反転可能であるので、強誘電体性を効率的に発現することができる。
【０００９】
本発明の半導体装置では、前記フッ素系の強誘電体ポリマーは、ポリフッ化ビニリデンを含むものであることが好ましい。
これにより、α−ｐｈａｓｅが安定な構造になるので、有機強誘電体材料の延伸処理を施すことで、強誘電体性を確実に発現することができる。
本発明の半導体装置では、前記フッ素系の強誘電体ポリマーは、フッ化ビニリデンとトリフルオロエチレンとの共重合体を含むものであることが好ましい。
これにより、β−ｐｈａｓｅが安定な構造になるので、有機強誘電体材料の延伸処理を施さなくても強誘電体特性を容易に発現することができる。
【００１０】
本発明の半導体装置では、前記有機強誘電体材料は、前記第２のゲート絶縁層に５０〜１００ｗｔ％含まれるものであることが好ましい。
これにより、過不足のない有機強誘電体材料がゲート絶縁層に含まれるので、強誘電特性をより効率的かつ確実に発現することができる。
本発明の半導体装置では、前記第１のソース電極および前記第１のドレイン電極が、それぞれ、櫛歯状に形成されているものであることが好ましい。
これにより、第１の半導体素子の第１のソース電極と第１のドレイン電極とを交互に配置することができるので、第１の半導体素子の第１のソース電極および第１のドレイン電極を効率よく配置することができる。
【００１１】
本発明の半導体装置では、前記第１のソース電極と前記第１のドレイン電極との離間距離、および前記第２のソース電極と前記第２のドレイン電極との離間距離は、それぞれ１〜１００μｍであることが好ましい。
これにより、キャリアが確実に移動できるので、電流を確実に流すことができる。
本発明の半導体装置では、前記第１および第２の有機半導体層は、ｐ型の有機半導体材料を含むものであることが好ましい。
これにより、キャリアがチャネル領域を一定かつ確実に移動するので、半導体装置を安定に動作することができる。
【００１２】
本発明の半導体装置では、前記第２のゲート電極は、ＲＳ端子に電気的に接続されていることが好ましい。
これにより、第２の半導体素子の第２のゲート電極が電源ラインに接続されていないので、ゲートリーク電流をより効果的に防止することができる。
本発明の半導体装置では、前記第１および第２のソース電極、前記第１および第２のドレイン電極は、基板上に設けられ、
前記基板上に形成された導体により、前記第１および第２のドレイン電極が互いに電気的に接続されていることが好ましい。
これにより、第２の半導体素子と第１の半導体素子とが電気的に接続するので、半導体装置として動作することができる。
本発明の半導体装置では、前記第１および第２の半導体素子は、インバータ回路を構成するものであることが好ましい。
これにより、消費電力が抑えられたインバータ回路を得ることができる。
【発明を実施するための最良の形態】
【００１３】
＜半導体装置＞
以下、本発明の半導体装置について、図示の好適実施形態に基づいて詳細に説明する。
図１は、本発明の半導体装置の実施形態を示す概略平面図（上面図）、図２は、図１に示す半導体装置のＡ−Ａ線断面図、図３は、図２に示す半導体装置の製造方法を説明するための図（縦断面図）、図４および図５は、図１に示す半導体装置の製造方法を説明するための平面図（上面図）である。
なお、以下の説明では、図２、３中の上側を「上」、下側を「下」と言う。
図１、２に示す半導体装置１は、基板４上に第１の半導体素子２と、第２の半導体素子３とを備えている。
以下、第１の半導体素子２および第２の半導体素子３の各部の構成について説明する。
【００１４】
［１］第１の半導体素子
図１、２に示すように、第１の半導体素子２は、基板４の上面に第１のソース電極２２および第１のドレイン電極２３が互いに離間して形成され、それらを覆うように第１の有機半導体層２４が形成されている。また、この第１の有機半導体層２４を覆うように、第１のゲート絶縁層２５が形成されている。そして、第１のゲート絶縁層２５の上面に第１のゲート電極２１が形成されている。すなわち、図１、２に示す第１の半導体素子２は、トップゲートボトムコンタクト型の半導体素子である。
【００１５】
以下、第１の半導体素子２の各部の構成について、順次説明する。
基板４は、第１の半導体素子２（半体装置１）を構成する各層（各部）を支持するものである。
基板４には、例えば、ガラス基板、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、芳香族ポリエステル（液晶ポリマー）ポリイミド（ＰＩ）等で構成されるプラスチック基板（樹脂基板）、石英基板、シリコン基板、金属基板、ガリウム砒素基板等を用いることができる。
【００１６】
半体装置１に可撓性を付与する場合、基板４には、プラスチック基板、あるいは、薄い（比較的膜厚の小さい）金属基板が選択される。
基板４の平均厚さは、特に限定されないが、０．５〜５００μｍであることが好ましく、１０〜３００μｍであることがより好ましい。
基板４上には、第１のソース電極２２および第１のドレイン電極２３が設けられている。この第１のソース電極２２および第１のドレイン電極２３は、図１に示すように、それぞれ、櫛歯状に形成されている。そして、第１のドレイン電極２３の各櫛歯は、第１のソース電極２２の各櫛歯に対して半ピッチ分ずれて、第１のソース電極２２に重なるように配置されている。すなわち、第１のソース電極２２の各櫛歯は、第１のドレイン電極２３の各櫛歯と対向して配置されている。
【００１７】
第１のソース電極２２と第１のドレイン電極２３とがこのように形状であることにより、第１のソース電極２２と第１のドレイン電極２３とを交互に配置することができるので、第１のソース電極２２と第１のドレイン電極２３とを効率よく配置することができる。
第１のソース電極２２および第１のドレイン電極２３の構成材料としては、特に限定されるものではないが、例えば、Ｃｒ、Ａｌ 、Ｔａ、Ｍｏ、Ｎｂ、Ｃｕ、Ａｇ、Ａｕ、Ｐｄ、Ｉｎ、Ｎｉ、Ｎｄ、Ｃｏ、これらを含む合金のような金属材料、金属酸化物、導電性有機材料等を用いることができる。
【００１８】
第１のソース電極２２および第１のドレイン電極２３の平均厚さは、特に限定されないが、それぞれ、１０〜２０００ｎｍであることが好ましく、５０〜１０００ｎｍであることがより好ましい。
第１のソース電極２２および第１のドレイン電極２３を含む基板４上には、第１のソース電極２２および第１のドレイン電極２３を覆うように、第１の有機半導体層２４が設けられている。そして、第１の有機半導体層２４は、第１のソース電極２２および第１のドレイン電極２３と接触している。この第１の有機半導体層２４は、第１のゲート電極２１によって付与された電界により、第１のソース電極２２および第１のドレイン電極２３に電気を流す機能を有する。
【００１９】
第１の有機半導体層２４の構成材料としては、特に限定されないが、例えば、ｐ型の有機半導体材料、ｎ型の有機半導体材料などが挙げられる。
ｐ型の有機半導体材料としては、例えば、例えば、ナフタレン、アントラセン、テトラセン、ペンタセン、ヘキサセン、フタロシアニン、ペリレン、ヒドラゾン、トリフェニルメタン、ジフェニルメタン、スチルベン、アリールビニル、ピラゾリン、トリフェニルアミン、トリアリールアミンまたはこれらの誘導体のような低分子の有機半導体材料や、ポリ−Ｎ−ビニルカルバゾール、ポリビニルピレン、フルオレン−ビチオフェン共重合体（以下、「Ｆ８Ｔ２」と略す。）またはこれらの誘導体、ポリビニルアントラセン、ポリチオフェン、ジビフェニレン−トリチオフェン、ポリ（ｐ−フェニレンビニレン）、ピレンホルムアルデヒド樹脂、エチルカルバゾールホルムアルデヒド樹脂のような高分子の有機半導体材料、発光性を示す低分子または高分子の有機半導体材料などが挙げられる。これらの化合物は、２種以上を組み合わせて用いることができる。
【００２０】
ｎ型の有機半導体材料としては、例えば、下記一般式（Ｉ）で表される化合物、フタロシアニンのような各種金属錯体、Ｃ６０、Ｃ８２、ディスプロシウム（Ｄｙ）を内包したＣ８２のような各種フラーレン類、各種カーボンナノチューブ類、発光性の有機化合物等が挙げられる。これらの化合物は、２種以上組み合せて用いることができる。
【００２１】
【化１】
2008270240.tif 000003
（式中、Ｒは、ハロゲン原子などの置換基を有していてもよい炭素数１〜１０のアルキル基、フッ素原子、塩素原子、臭素原子などのハロゲン原子を示す。）
【００２２】
これらｐ型、ｎ型有機半導体材料のうち、ｐ型有機半導体材料が好ましく、Ｆ８Ｔ２がより好ましい。ｐ型有機半導体材料は、キャリアがチャネル領域２４１を一定かつ確実に移動するので、第１の半導体素子２を安定に動作することができる。また、Ｆ８Ｔ２は、高分子の有機半導体材料であるので、第１の有機半導体層２４の薄型化・軽量化が可能であり、可撓性にも優れる。そのため、フレキシブルディスプレイのスイッチング素子等として用いられる薄膜トランジスタに適している。
【００２３】
第１の有機半導体層２４の平均厚さは、０．１〜１０００ｎｍ程度であるのが好ましく、１〜５００ｎｍ程度であるのがより好ましく、１〜１００ｎｍ程度であるのがさらに好ましい。
第１の有機半導体層２４は、第１のソース電極２２および第１のドレイン電極２３を覆うように設けられていなくてもよく、少なくとも第１のソース電極２２および第１のドレイン電極２３との間の領域（チャネル領域２４１）に設けられていればよい。
【００２４】
基板４上には、第１の有機半導体層２４を覆うように、第１のゲート絶縁層２５が形成されている。この第１のゲート絶縁層２５は、第１のゲート電極２１に対して第１のソース電極２２と第１のドレイン電極２３とを絶縁する機能を有している。
第１のゲート絶縁層２５の構成材料としては、絶縁性の材料であれば特に限定されず、有機材料、無機材料などの常誘電体材料が挙げられる。
【００２５】
有機材料としては、例えば、ポリメチルメタクリレート（ＰＭＭＡ）、ポリビニルフェノール、ポリイミド、ポリスチレン、ポリビニルアルコール、ポリビニルアセテート、ポリビニルフェノール等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
無機材料としては、シリカ、窒化珪素、酸化アルミ、酸化タンタル等の金属酸化物、チタン酸バリウムストロンチウム、ジルコニウムチタン酸鉛等の金属複合酸化物が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
【００２６】
第１のゲート絶縁層２５の平均厚さは、特に限定されないが、１０〜５０００ｎｍであるのが好ましく、１００〜２０００ｎｍであるのがより好ましい。
なお、第１のゲート絶縁層２５は、単層構成のものに限定されず、複数層の積層構成のものであってもよい。
第１のゲート絶縁層２５上には、第１のゲート電極２１が形成されている。
【００２７】
この第１のゲート電極２１の構成材料としては、前記第１のソース電極２２および第１のドレイン電極２３で挙げた材料と同様のものを用いることができる。
第１のゲート電極２１の平均厚さは、特に限定されないが、０．１〜２０００ｎｍであるのが好ましく、１〜１０００ｎｍであるのがより好ましい。
なお、第１のゲート絶縁層２５上には、ポリビニルフェノール、ポリメチルメタクリレート、ポリスチレン、ポリビニルアルコールなどのポリオレフィン系ポリマーで構成された受容層（図示しない）が設けられていてもよい。
【００２８】
このような第１の半導体素子２では、第１のソース電極２２および第１のドレイン電極２３の間に電圧を印加した状態で、第１のゲート電極２１にゲート電圧を印加すると、第１の有機半導体層２４の第１のゲート絶縁層２５との界面付近にチャネルが形成される。そして、チャネル領域２４１をキャリア（正孔）が移動することで、第１のソース電極２２および第１のドレイン電極２３の間に電流が流れる。
【００２９】
すなわち、第１のゲート電極２１に電圧が印加されていないＯＦＦ状態では、第１のソース電極２２および第１のドレイン電極２４との間に電圧を印加しても、第１の有機半導体層２４中にほとんどキャリアが存在しない。そのため、微少な電流しか流れない。
一方、第１のゲート電極２１に電圧が印加されているＯＮ状態では、第１の有機半導体層２４の第１のゲート絶縁層２５に面した部分に電荷が誘起され、チャネル（キャリアの流路）が形成される。この状態で第１のソース電極２２および第１のドレイン電極２３の間に電圧を印加すると、チャネル領域２４１を通って電流が流れる。
【００３０】
［２］第２の半導体素子
図１、２に示すように、第２の半導体素子３は、基板４の上面に第２のソース電極３２および第２のドレイン電極３３が互いに離間して形成され、それらを覆うように第２の有機半導体層３４が形成されている。また、この第２の有機半導体層３４を覆うように、第２のゲート絶縁層３５が形成されている。そして、第２のゲート絶縁層３５の上面に第２のゲート電極３１が形成されている。すなわち、図１、２に示す第２の半導体素子３は、トップゲートボトムコンタクト型（１Ｔ型）の半導体素子である。
【００３１】
以下、第２の半導体素子３の各部の構成について、順次説明する。
基板４、第２の有機半導体層３４、第２のゲート電極３１は、それぞれ、前記第１の半導体素子２で説明した基板４、第１の有機半導体層２４、第１のゲート電極２１と同様である。
第２のソース電極３２および第２のドレイン電極３３は、図１に示すように、それぞれ、直線状に形成されている。そして、第２のソース電極３２および第２のドレイン電極３３は、互いに対向して配置している。
【００３２】
また、第２のドレイン電極３３は、図１に示すように、第１のドレイン電極２３と導体３０２を介して電気的に接続されている。これにより、第１の半導体素子２と第２の半導体素子３とを一体に作動することができる。
なお、第２のソース電極３２および第２のドレイン電極３３の構成材料、平均厚さは、それぞれ対応する第１のソース電極２２および第１のドレイン電極２３で説明したものと同様である。
【００３３】
さて、第２の半導体素子３の第２のゲート絶縁層３５に常誘電体材料を用いた、従来型の半導体装置でインバータ回路９を構成した場合、図７に示すように、有機ＴＦＴ９２のゲート線は電源ラインに繋がれる。そのため、インバータ回路９の動作時において、有機ＴＦＴ９２は常にＯＮ状態を維持している。その結果、有機ＴＦＴ９２のゲート電極から電流がリークし、消費電力の増大を招いている。
【００３４】
本発明者らは、かかる問題点を解決するために鋭意研究した結果、第２のゲート絶縁層３５に有機強誘電体材料を含有させることによって、上記問題を一挙に解決できることを見出した。以下、第２のゲート絶縁層３５について詳細に説明する。
基板４上には、第２の有機半導体層３４を覆うように第２のゲート絶縁層３５が形成されている。この第２のゲート絶縁層３５は、第２のゲート電極３１に対して第２のソース電極３２と第２のドレイン電極３３とを絶縁する機能を有している。また、後述するように、第２の半導体素子３をＯＮ状態に持続する機能も有している。
【００３５】
第２のゲート絶縁層３５の構成材料としては、各種有機強誘電体材料が挙げられる。例えば、フッ素系の強誘電体ポリマーが好ましい。フッ素系の強誘電体ポリマーは、フッ素原子から水素原子へと向かう方向の自発分極を有している。この分極方向は外部から加える電界により反転可能であり、双安定である。そのため、強誘電特性を顕著に発現することができる。
【００３６】
すなわち、１度、第２のゲート電極３１にゲート電圧を印加して第２の半導体素子３をＯＮ状態にすれば、有機強誘電体材料の分極方向が一定の方向に整列する。そして、その後、第２のゲート電極３１に印加する電圧を０にしても、有機強誘電体材料の分極方向は維持されたままとなる。すなわち、第２の半導体素子３はＯＦＦ状態とはならず、ＯＮ状態を維持することができる。
【００３７】
第２のゲート絶縁層３５の構成材料は、フッ素系の強誘電体ポリマーのうち、ポリフッ化ビニリデンであることが好ましく、フッ化ビニリデンとトリフルオロエチレンとの共重合体（以下、「Ｐ（ＶＤＦ／ＴｒＦＥ）」と略す。）であることがより好ましい。
ポリフッ化ビニリデンは、非強誘電性のα−ｐｈａｓｅが安定な構造であるので、延伸処理を施すことで強誘電特性を発現することができる。
【００３８】
一方、Ｐ（ＶＤＦ／ＴｒＦＥ）は、強誘電性を有するβ−ｐｈａｓｅが安定な構造になるので、延伸処理を施さなくても強誘電性を発現することができる。その結果、基板４上に極めて簡単に薄膜を形成することができる。
また、Ｐ（ＶＤＦ／ＴｒＦＥ）は有機溶媒に可溶であり、印刷法、スピンコート法、インクジェット法などによる成膜が可能である。そのため、Ｐ（ＶＤＦ／ＴｒＦＥ）は、無機強誘電体材料のように非常に高温で結晶化する必要がないため、第２の有機半導体層３４と第２のゲート絶縁層３５との間の元素相互拡散や酸化などが生じない。
【００３９】
さらに、第２の有機半導体層３４と第２のゲート絶縁層３５との間にバッファ層などを介在させなくても、第２の有機半導体層３４上に直接的に第２のゲート絶縁層３５を形成することができる。そのため、第２のゲート絶縁層３５と第２の有機半導体層３４との間に良好な界面を形成することができる。
第２のゲート絶縁層３５の平均厚さは、特に限定されないが、１０〜５０００ｎｍであるのが好ましく、１００〜２０００ｎｍであるのがより好ましい。
【００４０】
また、第２のゲート絶縁層３５中における有機強誘電体材料の含有量は、５０〜１００ｗｔ％であることが好ましく、６０〜１００ｗｔ％であることがより好ましい。これにより、過不足のない有機強誘電体材料が第２のゲート絶縁層３５に含まれるので、強誘電特性をより効率的かつ確実に発現することができる。
なお、第２のゲート絶縁層３５は、単層構成のものに限定されず、複数層の積層構成のものであってもよい。
【００４１】
このような第２の半導体素子３は、次のように作動する。
ＯＮ状態を書き込む場合、第２のソース電極３２および第２のドレイン電極３３の間に同電位の電圧を印加した状態で、第２のゲート電極３１に有機強誘電体の抗電圧（−Ｖｃ）以下の負のゲート電圧を印加する。そして、第２のゲート絶縁層３５の有機強誘電体材料の分極方向を上向きとする。
【００４２】
第２のゲート電極３１に負のゲート電圧を印加すると、第２の有機半導体層３４の第２のゲート絶縁層３５との界面付近にチャネルが形成される。そして、チャネル領域３４１をキャリア（正孔）が移動することで、第２のソース電極３２と第２のドレイン電極３３との間に電流が流れる。すなわち、第２の半導体素子３は、ＯＮ状態となる。
このとき、第２のゲート電極３１のゲート電圧を０にした場合、第２のゲート絶縁層３５が有機強誘電体材料を含んで構成されるため、分極方向の上向き状態は維持されたままとなる。そして、第２の有機半導体層３４のチャネル領域３４１にキャリアとして存在しているホールは、有機強誘電体材料の自発分極に束縛され消失しない。すなわち、ゲート電圧を０（ＯＦＦ）にした状態でも第２の半導体素子３はＯＮ状態を維持している。
【００４３】
一方、ＯＦＦ状態を書き込む場合、第２のソース電極３２および第２のドレイン電極３３の間に同電位の電圧を印加した状態で、第２のゲート電極３１に有機強誘電体の抗電圧（−Ｖｃ）以上の正のゲート電圧を印加する。そして、第２のゲート絶縁層３５の有機強誘電体材料の分極方向を下向きとする。
第２のゲート電極３１に正のゲート電圧を印加すると、第２の有機半導体層３４の第２のゲート絶縁層３５との界面付近にチャネルは形成されない。したがって、チャネル領域３４１をキャリア（正孔）が移動し得ず、第２のソース電極３２と第２のドレイン電極３３との間に電流が流れない。すなわち、半導体素子２は、ＯＦＦ状態となる。
【００４４】
このとき、第２のゲート電極３１のゲート電圧を０にした場合、第２のゲート絶縁層３５が有機強誘電体材料を含んで構成されるため、下向きの分極方向は維持されたままである。そして、第２の有機半導体層３４のチャネル領域３４１にホールが存在していないので、ゲート電圧を０（ＯＦＦ）にした状態でも第２の半導体素子３はＯＦＦ状態を維持している。
以上のような第１の半導体素子２および第２の半導体素子３を有する半導体装置１は、例えば、次のようにして製造することができる。
【００４５】
＜半導体装置の製造方法＞
以下、半導体装置１の製造方法について説明する。
図３、４に示す半導体装置１の製造方法は、基板４上に第１のソース電極２２、第２のソース電極３２、第１のドレイン電極２３および第２のドレイン電極３３を形成する工程［Ａ１］と、基板４上に、第１のソース電極２２および第１のドレイン電極２３を覆うように第１の有機半導体層２４を、第２のソース電極３２および第２のドレイン電極３３を覆うように第２の有機半導体層３４を形成する工程［Ａ２］と、第１の有機半導体層２４を覆うように、基板４上に第１のゲート絶縁層２５を形成する工程［Ａ３］と、第２の有機半導体層３４を覆うように、基板４上に第２のゲート絶縁層３５を形成する工程［Ａ４］と、第１のゲート絶縁層２５上に第１のゲート電極２１を、第２のゲート絶縁層３５上に第２のゲート電極３１を形成する工程［Ａ５］とを有している。
【００４６】
［Ａ１］  第１のソース電極、第２のソース電極、第１のドレイン電極および第２のドレイン電極形成工程
まず、図３（ａ）、図４（ａ）に示すように、基板４の上面に、第１のソース電極２２、第２のソース電極３２、第１のドレイン電極２３および第２のドレイン電極３３を形成する。
【００４７】
第１のソース電極２２、第２のソース電極３２、第１のドレイン電極２３および第２のドレイン電極３３は、例えば、プラズマＣＶＤ、熱ＣＶＤ、レーザーＣＶＤのような化学蒸着法（ＣＶＤ）、真空蒸着、電子ビーム蒸着、パルスレーザー蒸着、スパッタリング（低温スパッタリング）、イオンプレーティング等の乾式メッキ法、電解メッキ、浸漬メッキ、無電解メッキ等の湿式メッキ法、溶射法、ゾル・ゲル法、ＭＯＤ法、金属箔の接合、フォトリソグラフィー法等により形成することができる。
【００４８】
なお、第１のソース電極２２、第２のソース電極３２、第１のドレイン電極２３および第２のドレイン電極３３は、基板４上に、例えば、導電性粒子や、導電性有機材料を含む導電性材料を塗布（供給）して塗膜を形成した後、必要に応じて、この塗膜に対して後処理（例えば加熱、赤外線の照射、超音波の付与等）を施すことにより形成することもできる。
導電性粒子を含む導電性材料としては、金属微粒子を分散させた溶液、導電性粒子を含むポリマー混合物等が挙げられる。
また、導電性有機材料を含む導電性材料としては、導電性有機材料の溶液または分散液が挙げられる。
【００４９】
基板４上に導電性材料を塗布（供給）する方法としては、例えば、スピンコート法、キャスティング法、マイクログラビアコート法、グラビアコート法、バーコート法、ロールコート法、ワイヤーバーコート法、ディップコート法、スプレーコート法のような塗布法、スクリーン印刷法、フレキソ印刷法、オフセット印刷法、インクジェット法、マイクロコンタクトプリンティング法のような印刷法等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
以上より、第１のソース電極２２、第２のソース電極３２、第１のドレイン電極２３および第２のドレイン電極３３を形成することができる。
【００５０】
［Ａ２］  第１の有機半導体層および第２の有機半導体層形成工程
次に、図３（ｂ）、図４（ｂ）に示すように、第１のソース電極２２と第１のドレイン電極２３とを覆うように、基板４の上面に第１の有機半導体層２４を形成する。また、第２のソース電極３２と第２のドレイン電極３３とを覆うように、基板４の上面に第２の有機半導体層３４を形成する。
【００５１】
第１の有機半導体層２４および第２の有機半導体層３４をそれぞれ高分子の有機半導体材料で構成する場合、スピンコート方式やディップ方式等を用いた塗布法、インクジェット方式やスクリーン印刷方式等を用いた印刷法等を用いて形成することができる。
また、第１の有機半導体層２４および第２の有機半導体層３４をそれぞれ低分子の有機半導体材料で構成する場合、蒸着法あるいは、前駆体を用いて可溶性にすることで、スピンコート方式やディップ方式等を用いた塗布法、インクジェット方式やスクリーン印刷方式等を用いた印刷法等を用いて塗膜を形成した後、この塗膜に対してアニール処理を行うことで、所望のものに形成することが可能である。
【００５２】
第１の有機半導体層２４および第２の有機半導体層３４の形成領域は、それぞれ図示の構成に限定されず、第１のソース電極２２と第１のドレイン電極２３との間の領域（チャネル領域２４１）、第２のソース電極３２と第２のドレイン電極３３との間の領域（チャネル領域３４１）にのみ形成してもよい。これにより、同一基板上に、複数の半導体装置１を並設する場合に、各装置１の第１の有機半導体層２４および第２の有機半導体層３４を独立して形成することにより、リーク電流、各素子間のクロストークを抑えることができる。また、有機半導体材料の使用量を削減することができ、製造コストの削減を図ることもできる。
【００５３】
なお、本発明の半導体装置１では、図２に示すように、第１の有機半導体層２４のうち、第１のソース電極２２と第１のドレイン電極２３との間の領域が、キャリアが移動するチャネル領域２４１となっている。また、第２の有機半導体層３４のうち、第２のソース電極３２と第２のドレイン電極３３との間の領域が、キャリアが移動するチャネル領域３４１となっている。
【００５４】
このチャネル領域２４１において、キャリアの移動方向の長さ、すなわち第１のソース電極２２と第１のドレイン電極２３との間の離間距離（チャネル長Ｌ）は、特に限定されないが、１〜１００μｍ程度であるのが好ましく、５〜５０μｍ程度であるのがより好ましい。
また、チャネル長Ｌ方向と直交する方向の長さ（チャネル幅Ｗ）は、特に限定されないが、０．１〜５０００μｍ程度であるのが好ましく、１〜１０００μｍ程度であるのがより好ましい。
チャネル領域３４１におけるチャネル長Ｌおよびチャネル幅Ｗは、チャネル領域２４１におけるチャネル長Ｌおよびチャネル幅Ｗと同様である。
以上より、第１の有機半導体層２４および第２の有機半導体層３４を形成することができる。
【００５５】
［Ａ３］  第１のゲート絶縁層形成工程
次に、図３（ｃ）、図５（ｃ）に示すように、第１の有機半導体層２４を覆うように、基板４上に第１のゲート絶縁層２５を形成する。
第１のゲート絶縁層２５を有機高分子材料で構成する場合、第１のゲート絶縁層２５は、有機高分子材料またはその前駆体を含む溶液を、第１の有機半導体層２４上に塗布（供給）した後、必要に応じて、この塗膜に対して後処理（例えば、加熱、赤外線の照射、超音波の付与等）を施すことにより形成することができる。
【００５６】
有機高分子材料またはその前駆体を含む溶液を、第１の有機半導体層２４上へ塗布（供給）する方法としては、例えば、スピンコート法やディップコート法のような塗布法、インクジェット印刷法（液滴吐出法）やスクリーン印刷法のような印刷法等が挙げられる。
また、第１のゲート絶縁層２５を無機材料で構成する場合、第１のゲート絶縁層２５は、例えば、ＣＶＤ法、ＳＯＧ法により形成することができる。また、原材料にポリシラザンを用いることにより、第１のゲート絶縁層２５として、シリカ膜、窒化珪素膜を湿式プロセスで成膜することが可能となる。
第１の半導体素子２がボトムゲート型の素子である場合であって、基板４と第１のゲート電極２１とが兼用されてシリコン基板で構成されている場合（シリコン基板にホウ素などがドープされている場合）、熱酸化法により、基板４兼第１のゲート電極２１上にシリカ（ＳｉＯ２）で構成された第１のゲート絶縁層２５を形成することができる。
【００５７】
［Ａ４］  第２のゲート絶縁層形成工程
次に、図３（ｃ）、図５（ｃ）に示すように、第２の有機半導体層３４を覆うように、基板４上に第２のゲート絶縁層３５を形成する。
まず、有機強誘電体材料を有機溶媒に溶解した液状材料を調製する。
有機溶媒は、有機強誘電体材料を溶解するものであれば特に限定されず、酢酸エチルなどのエステル系溶媒、塩化メチレン、クロロホルムなどの塩素系溶媒、ベンゼンなどの芳香族炭化水素系溶媒、ジメチルホルムアミド、アセトンなどが挙げられる。
【００５８】
前記液状材料における有機強誘電体材料の濃度は、特に限定されないが、１０〜１００ｗｔ％であることが好ましく、５０〜１００ｗｔ％であることがより好ましい。有機強誘電体材料の濃度がこのような範囲であれば、有機強誘電体材料が液状材料中に多く含まれているので、第２のゲート絶縁層３５形成に用いる液状材料の使用量を低減することができる。
【００５９】
前記液状材料を第２の有機半導体層３４上へ塗布（供給）する方法としては、例えば、スピンコート法やディップコート法のような塗布法、インクジェット印刷法（液滴吐出法）やスクリーン印刷法のような印刷法等が挙げられる。
前記液状材料を第２の有機半導体層３４上に塗布した後は、必要に応じて、この塗膜に対して後処理（例えば、加熱、赤外線の照射、超音波の付与等）を施してもよい。
以上より、有機強誘電体材料を含む材料で構成された第２のゲート絶縁層３５を形成することができる。
【００６０】
［Ａ５］  第１のゲート電極および第２のゲート電極形成工程
最後に、図３（ｄ）、図５（ｄ）に示すように、第１のゲート絶縁層２５上に第１のゲート電極２１を形成する。また、第２のゲート絶縁層３５上に第２のゲート電極３１を形成する。
第１のゲート電極２１、第２のゲート電極３１は、［Ａ１］の第１のソース電極２２、第２のソース電極３２、第１のドレイン電極２３および第２のドレイン電極３３と同様の方法により、形成することができる。
以上のような工程を経て、図１、２に示す本実施形態の半導体装置１が得られる。
【００６１】
＜インバータ回路＞
次に、前述したような半導体装置１がインバータ回路を構成する場合について説明する。
図６は、インバータ回路の構成を示す回路図である。
図６に示すインバータ回路１０は、データ線３０１と、データ線３０１と接続された半導体装置１とを有している。
【００６２】
この半導体装置１が有する第１の半導体素子２の第１のゲート電極２１は、この第１のゲート電極２１に電圧Ｖｉｎを印加する電源部３０４に接続されている。また、第１のソース電極２２は、データ線３０１に接続されている。
第２の半導体素子３の第２のゲート電極３１は、インバータをアクティブな状態にするためのＲＳ端子３０５に接続されている。また、第２のソース電極３２は、接地電位（ＧＮＤ）に接続されている。
【００６３】
そして、第１の半導体素子２の第１のドレイン電極２３と、第２の半導体素子の第２のドレイン電極３３とは、導体３０２を介して互いに接続（導通）し、出力端子３０３に接続されている。
これにより、第１のドレイン電極２３および第２のドレイン電極３３同士は電気的に接続される。そして、第１のソース電極２２に接続されているデータ線３０１と第２ソース電極３２とは、実質的に導通する。
【００６４】
このようなインバータ回路１０は、例えば、次のような動作をする。
以下、第１の有機半導体層２４および第２の有機半導体層３４にｐ型の有機半導体材料を用いた場合を例に説明する。
第１のソース電極２２と第２のソース電極３２との間に、電源電圧Ｖを印加する。すなわち、第２のソース電極３２および第２のドレイン電極３３の間に同電位の電圧を印加した状態で、ＲＳ端子３０５に負の電圧を印加する。ＲＳ端子３０５に負の電圧を印加すると、第２のゲート絶縁層３５の有機強誘電体材料の分極が上向きとなる。そして、チャネル領域３４１にチャネルが形成され、キャリアが移動する。その結果、第２のソース電極３２および第２のドレイン電極３３の間に電流が流れる。これにより、第２の半導体素子３は、ＯＮ状態となる。
【００６５】
前述したように、１度、第２の半導体素子３をＯＮ状態にしておけば、第２のゲート絶縁層３５の有機強誘電体材料が分極方向を維持、持続する。すなわち、有機強誘電体材料がＯＮ状態を維持、持続するため、ＲＳ端子３０５に再度電圧を印加する必要は無い。
そして、第１のソース電極２２と第２のソース電極３２との間に、電源電圧Ｖを印加したまま、ＲＳ端子３０５の電圧を０にする。このとき、第２の半導体素子３は、ＯＮ状態を維持、持続している。
【００６６】
次に、第１のソース電極２２と第２のソース電極３２との間に、電源電圧Ｖを印加した状態で、電源部３０４からＨｉレベルの電圧Ｖｉｎを入力すると、第１の半導体素子２はＯＦＦ状態になる。この場合、第１の半導体素子２の抵抗値は、第２の半導体素子３の抵抗値よりも大きいので、電流は接地電位ＧＮＤへと流れる。その結果、出力端子３０３の出力電圧ＶｏｕｔはＬｏｗレベルとなる。
【００６７】
一方、電源部３０４からＬｏｗレベルの電圧Ｖｉｎを入力すると、第１の半導体素子２はＯＮ状態になる。この場合、第１の半導体素子２の抵抗値は、第２の半導体素子３の抵抗値よりも小さくなるので、電流は電源から出力端子３０３へと流れる。その結果、出力端子３０３の出力電圧ＶｏｕｔはＨｉレベルとなる。
このように、入力電圧Ｖｉｎが一定（Ｈｉ、Ｌｏｗ）のとき、第１の半導体素子２および第２の半導体素子３のうちのいずれか一方がＯＦＦ状態となるので、電源から接地電位ＧＮＤへの無駄な消費電流が流れない。
【００６８】
また、第２のゲート絶縁層３５の有機強誘電体材料がＯＮ状態を維持、持続するので、第２のゲート電極３１に電圧を常に印加する必要がない。そのため、第２のゲート電極３１におけるリーク電流を防止することができる。
さらに、第２のゲート絶縁層３５の有機強誘電体材料がＯＮ状態を維持、持続するので、第２のゲート電極３１をデータ線（電源ライン）３０１に接続しなくてもよい。その結果、回路構成を単純なものとすることができる。
【００６９】
なお、従来のインバータ回路９の有機ＴＦＴ９２のゲート絶縁層に、本願発明で用いられる有機強誘電体材料を用いた場合、有機ＴＦＴ９２のゲート線が電源ラインに接続されているので、有機ＴＦＴ９２のゲート電極におけるリーク電流を防止することは困難である。
以上のように、本実施形態のインバータ回路１０は、従来のインバータ回路９に比較して消費電力においてアドバンテージがある。
【００７０】
以上説明した半導体装置１の用途は、特に限定されず、例えば、電気泳動表示装置や液晶装置、有機または無機ＥＬ装置等の表示装置、あるいは発光装置などの電気光学装置、当該電気光学装置を備える電子機器に適用することができる。
このような電子機器としては、例えば、電子ペーパーやディスプレイの他、テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、電子新聞、ワードプロセッサ、パーソナルコンピュータ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等を挙げることができる。
以上、本発明の半導体装置について説明したが、本発明は、これらに限定されるものではない。
例えば、本発明の半導体装置の各部の構成は、同様の機能を発揮し得る任意のものと置換することができ、あるいは、任意の構成のものを付加することもできる。
【実施例】
【００７１】
次に、本発明の具体的実施例について説明する。
（実施例１）
＜半導体装置の製造＞
＜１＞ソース電極およびドレイン電極形成工程
まず、４インチのプラスチック基板を用意し、エタノールを用いて洗浄することにより、表面の脱脂処理を行った。
【００７２】
このプラスチック基板上に、金／Ｃｒをフォトリソグラフィー法により、第１のソース電極および第１のドレイン電極、第２のソース電極および第２のドレイン電極を形成した。なお、第１のソース電極、第１のドレイン電極、第２のソース電極および第２のドレイン電極の膜厚は、それぞれ６０ｎｍであった。
その後、第１のソース電極および第１のドレイン電極、第２のソース電極および第２のドレイン電極が形成されたプラスチック基板をイソプロピルアルコールに浸漬し、５分間超音波洗浄を行った。洗浄後、６０℃で１０分間乾燥した。
【００７３】
＜２＞有機半導体層形成工程
次に、Ｆ８Ｔ２をデカリンに溶解して、１０ｗｔ％のＦ８Ｔ２溶液を調製した。このＦ８Ｔ２溶液をスピンコート法によって、第１のソース電極、第１のドレイン電極および基板上に供給し、膜厚２０ｎｍのＦ８Ｔ２膜を積層した。これにより、第１の有機半導体層を得た。
【００７４】
また同様に、Ｆ８Ｔ２溶液をスピンコート法によって、第２のソース電極、第２のドレイン電極および基板上に供給し、膜厚２０ｎｍのＦ８Ｔ２膜を積層した。これにより、第２の有機半導体層を得た。
なお、スピンコート法は、スロープ１秒−２０００ｒｐｍ６０秒−スロープ２秒の条件で行った。
Ｆ８Ｔ２膜を積層後、Ｆ８Ｔ２膜積層基板を６０℃、１０分間乾燥した。
【００７５】
＜３＞第１のゲート絶縁層形成工程
ポリメチルメタクリレート（ＰＭＭＡ）と酢酸ブチルとを混合し、１０ｗｔ％のＰＭＭＡ溶液を調製した。
得られた溶液をスピンコート法によって第１の有機半導体層上に塗布した。なお、スピンコート法の条件は、前述と同様にした。
塗布後、ＰＭＭＡ膜を６０℃で１０分間乾燥した。これにより、５００ｎｍの第１のゲート絶縁層を形成した。
【００７６】
＜４＞第２のゲート絶縁層形成工程
Ｐ（ＶＤＦ／ＴｒＦＥ）と酢酸ブチルとを混合し、７０ｗｔ％のＰ（ＶＤＦ／ＴｒＦＥ）溶液を調製した。
得られた溶液をスピンコート法によって第２の有機半導体層上に塗布した。なお、スピンコート法の条件は、前述と同様にした。
塗布後、Ｐ（ＶＤＦ／ＴｒＦＥ）膜を６０℃で１０分間アニール処理した。これにより、５００ｎｍの第２のゲート絶縁層を形成した。
【００７７】
＜５＞ゲート電極形成工程
最後に、銀コロイドインク（バンドー（株）製）をインクジェット法により、第１のゲート絶縁層および第２のゲート絶縁層上に塗布し、第１のゲート電極および第２のゲート電極をパターニングした。パターニング後、８０℃で１０分間アニール処理した。これにより、銀を構成材料とする厚さ１μｍのゲート電極を得た。
以上より、図１、２に示すような本発明の半導体装置を得た。
なお、半導体装置の第１の半導体素子および第２の半導体素子のチャネル幅は３００μｍ、チャネル長は３５μｍであった。
【００７８】
（実施例２）
実施例１において、Ｐ（ＶＤＦ／ＴｒＦＥ）をポリフッ化ビニリデンに代えた以外は実施例１と同様に行い、半導体装置を得た。
（比較例）
実施例１において、Ｐ（ＶＤＦ／ＴｒＦＥ）をＰＭＭＡに代えた以外は、実施例１と同様に行い、半導体装置を得た。
【００７９】
＜評価＞
各実施例で得られた半導体装置の第１のソース電極に−４０Ｖの電圧を、第２のゲート電極に−４０Ｖの電圧を印加して半導体装置を作動した。作動後、第２のゲート電極に印加する電圧を０Ｖとした。
次に、各実施例および比較例で得られた半導体装置の第１のソース電極に−４０Ｖの電圧を印加した状態で、第１のゲート電極にＬｏｗレベルの電圧およびＨｉレベルの電圧を印加した。
【００８０】
その結果、第１のゲート電極にＬｏｗレベルの電圧を印加した時は、出力端子にＨｉレベルの電圧が出力された。また、第１のゲート電極にＨｉレベルの電圧を印加した時は、出力端子にＬｏｗレベルの電圧が出力された。
したがって、各実施例の半導体装置は、第２のゲート電圧を０にした場合であっても第２の半導体素子がＯＮ状態を維持していることが確認された。
また、第２のゲート電極に印加する電圧を０としているので、比較例の半導体装置に比較して、ゲートリーク電流量は極めて少なく、消費電力も小さいものであった。
【図面の簡単な説明】
【００８１】
【図１】本発明の半導体装置の実施形態を示す概略平面図である。
【図２】図１に示す半導体装置のＡ−Ａ線断面図である。
【図３】図２に示す半導体装置の製造方法を説明するための図（縦断面図）である。
【図４】図１に示す半導体装置の製造方法を説明するための図（上面図）である。
【図５】図１に示す半導体装置の製造方法を説明するための図（上面図）である。
【図６】図１、２に示す半導体装置が構成するインバータ回路を示す回路図である。
【図７】従来の半導体装置が構成するインバータ回路を示す回路図である。
【符号の説明】
【００８２】
１……半導体装置  ２……第１の半導体素子  ２１……第１のゲート電極  ２２……第１のソース電極  ２３……第１のドレイン電極  ２４……第１の有機半導体層  ２４１……チャネル領域  ２５……第１のゲート絶縁層  ３……第２の半導体素子  ３１……第２のゲート電極  ３２……第２のソース電極  ３３……第２のドレイン電極  ３４……第２の有機半導体層  ３４１……チャネル領域  ３５……第２のゲート絶縁層  ４……基板  ９……従来のインバータ回路  ９１、９２……有機ＴＦＴ  １０……インバータ回路  ３０１……データ線  ３０２……導体  ３０３……出力端子  ３０４……電源部  ３０５……ＲＳ端子  
【図１】
2008270240.tif 000004
【図２】
2008270240.tif 000005
【図３】
2008270240.tif 000006
【図４】
2008270240.tif 000007
【図５】
2008270240.tif 000008
【図６】
2008270240.tif 000009
【図７】
2008270240.tif 000010