(57)【要約】【課題】低いポテンシャル障壁を示すコンタクト領域の形成方法を提供する。【解決手段】本発明は、半導体装置の製造方法に関する。ドーパントが注入される少なくとも１つの構造化領域を有するシリコン基板が設けられる。少なくとも１つの構造化領域の表面にコンタクト修正材料が設けられる。少なくとも１つの構造化領域の表面にシリサイド層が形成され、そのシリサイド層は、チタンシリサイド、窒化チタンシリサイド、及びコバルトシリサイドのうち少なくとも１つを含む。【選択図】図４
2008131051.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）ドーパント材料が注入される少なくとも１つの構造化領域を有するシリコン基板を設けるステップと、
（ｂ）少なくとも１つの構造化領域の表面にコンタクト修正材料を設けるステップと、
（ｃ）チタンシリサイド、窒化チタンシリサイド、コバルトシリサイド、ニッケルシリサイド、イッテルビウムシリサイド、エルビウムシリサイド、白金シリサイド、パラジウムシリサイド、及びレニウムシリサイドのうち少なくとも１つを有するシリサイド層を、少なくとも１つの構造化領域の修正面に形成するステップと
を備える半導体装置の製造方法。
【請求項２】
前記シリサイド層の形成中に前記コンタクト修正材料が反応チャンバに導入される請求項１記載の方法。
【請求項３】
（ａ）ドーパント材料が注入される少なくとも１つの構造化領域を有するシリコン基板を設けるステップと、
（ｂ）チタンシリサイド、窒化チタンシリサイド、コバルトシリサイド、ニッケルシリサイド、イッテルビウムシリサイド、エルビウムシリサイド、白金シリサイド、パラジウムシリサイド、及びレニウムシリサイドのうち少なくとも１つを有するシリサイド層を、少なくとも１つの構造化領域の修正面に形成するステップと、
（ｃ）少なくとも１つの構造化領域の表面にシリサイド層を介してコンタクト修正材料を注入するステップと
を備える半導体装置の製造方法。
【請求項４】
前記コンタクト修正材料は硫黄からなる請求項１記載の方法。
【請求項５】
前記コンタクト修正材料は硫黄からなる請求項３記載の方法。
【請求項６】
前記コンタクト修正材料は、ｎドープ構造化領域に対してセレン、ランタン、ストロンチウム、ガドリニウム、テルル、希土類金属のうちの少なくとも１つであり、ｐドープ構造化領域に対してアルミニウム、インジウム、及びガリウムのうちの少なくとも１つ、又はゲルマニウム、シリコン、キセノン、及びアルゴンのうちの少なくとも１つである請求項１記載の方法。
【請求項７】
前記コンタクト修正材料は、ｎドープ構造化領域に対してセレン、ランタン、ストロンチウム、ガドリニウム、テルル、希土類金属のうちの少なくとも１つであり、ｐドープ構造化領域に対してアルミニウム、インジウム、及びガリウムのうちの少なくとも１つ、又はゲルマニウム、シリコン、キセノン、及びアルゴンのうちの少なくとも１つである請求項３記載の方法。
【請求項８】
前記シリコン基板は、前記構造化領域を介して接触する既存の半導体装置を備え、前記既存の半導体装置を覆うため前記シリコン基板上に絶縁層が設けられ、その絶縁層には開口部が設けられ、コンタクト修正材料がその開口部を通じて提供され、その開口部にシリサイド層が形成される請求項１記載の方法。
【請求項９】
シリコン基板は、構造化領域を介して接触する既存の半導体装置を備え、絶縁層は、既存の半導体装置を覆うためシリコン基板上に設けられ、その絶縁層には開口部が設けられ、コンタクト修正材料がその開口部を通じて提供され、その開口部にシリサイド層が形成される請求項３記載の方法。
【請求項１０】
（ａ）１立方センチ当たり少なくとも５×１０１８原子濃度のドーパント材料が注入される少なくとも１つの構造化領域を有するシリコン基板を設けるステップと、
（ｂ）１平方センチ当たり１０１３〜１０１５原子の表面濃度で少なくとも１つの構造化領域の表面に硫黄を注入するステップと、
（ｃ）高温アニールステップを介してドーパント材料を活性化するステップと、
（ｄ）チタンシリサイド、窒化チタンシリサイド、コバルトシリサイド、ニッケルシリサイド、イッテルビウムシリサイド、エルビウムシリサイド、白金シリサイド、パラジウムシリサイド、及びレニウムシリサイドのうちの少なくとも１つを有するシリサイド層を、少なくとも１つの構造化領域の修正面に形成するステップと
を備える半導体装置の製造方法。
【請求項１１】
（ａ）１立方センチ当たり少なくとも５×１０１８原子濃度のドーパント材料が注入される少なくとも１つの構造化領域を有するシリコン基板を設けるステップと、
（ｂ）高温アニールステップを介してドーパント材料を活性化するステップと、
（ｃ）１平方センチ当たり１０１３〜１０１５原子の表面濃度で少なくとも１つの構造化領域の表面に硫黄を注入するステップと、
（ｄ）チタンシリサイド、窒化チタンシリサイド、コバルトシリサイド、ニッケルシリサイド、イッテルビウムシリサイド、エルビウムシリサイド、白金シリサイド、パラジウムシリサイド、及びレニウムシリサイドのうちの少なくとも１つを有するシリサイド層を、少なくとも１つの構造化領域の修正面に形成するステップと
を備える半導体装置の製造方法。
【請求項１２】
ソース／ドレイン領域と、
チタンシリサイド、窒化チタンシリサイド、及びコバルトシリサイドのうちの少なくとも１つからなる下部を有するコンタクトと、
硫黄を含み、金属シリサイドに隣接する層の上面、及びソース／ドレイン領域に隣接する層の下面を有する導電層と
を備える半導体トランジスタ。
【請求項１３】
前記コンタクトの下部がソース／ドレイン領域内に延びている請求項１２記載の半導体トランジスタ。
【請求項１４】
前記コンタクトの下部が平坦であり、ソース／ドレイン領域の上面を覆う請求項１２記載の半導体トランジスタ。
【請求項１５】
支持領域及びメモリセル領域のうちの少なくとも１つに請求項１２記載のトランジスタを備える半導体メモリ装置。
【請求項１６】
ソース／ドレイン領域と、
チタンシリサイド、窒化チタンシリサイド、及びコバルトシリサイドのうち少なくとも１つからなる下部を有するコンタクトと、
硫黄を含み、前記コンタクトの金属シリサイドに隣接する層の上面、及び前記ソース／ドレイン領域に隣接する層の下面を有する導電層と
を備える半導体トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。さらに、本発明は、本発明の方法によって製造される半導体装置に関する。
【背景技術】
【０００２】
原理上は、あらゆる集積半導体構造に適用されるが、以下の発明及びその潜在的な課題を、シリコン技術における集積ＤＲＡＭメモリ回路について説明する。
ＤＲＡＭメモリ装置は、情報を、コンデンサ内に電荷のかたちで記憶する複数のメモリセルを備えている。電荷へのアクセスは、選択トランジスタによって制御される。
【０００３】
電荷、ひいては情報を、選択トランジスタを介してコンデンサに記憶するのに必要な時間を短縮することに大きな関心が寄せられている。アクセス時間の下限は、選択トランジスタ及びその選択トランジスタと接するコンタクトの低域フィルタ特性（ＲＣ特性）によって与えられる。
【０００４】
コンタクト及びインタフェースでの電圧低下を抑えることも重要である。従って、インタフェース及びコンタクトの低い抵抗率が望まれている。
メモリセル内の選択トランジスタは、一般に、ｎ−ＦＥＴトランジスタとして形成されている。従って、選択トランジスタのドレイン−ソース領域は高度にｎドープされている。ソース−ドレイン領域は金属プラグを介して接触される。金属プラグ及びシリコン−ドレイン領域のインタフェースには、金属シリサイドが形成されている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
高度にドープされたソース−ドレイン領域及び金属シリサイドのインタフェースは、金属シリサイド及びドープシリコンの異なるフェルミ準位によりショットキーポテンシャル障壁を示す。ショットキーポテンシャル障壁は、選択トランジスタの抵抗に寄与すると共に、コンデンサ内の電荷へのアクセスの遅延時間の下限を増大させる。
【課題を解決するための手段】
【０００６】
本発明は、低いポテンシャル障壁を示すコンタクト領域の形成方法を提供する。
本発明の半導体装置の製造方法は、
（ａ）ドーパント材料が注入される少なくとも１つの構造化領域を有するシリコン基板を設けるステップと、
（ｂ）少なくとも１つの構造化領域の表面にコンタクト修正材料を設けるステップと、
（ｃ）少なくとも１つの構造化領域の表面に、チタンシリサイド、窒化チタンシリサイド、コバルトシリサイド、ニッケルシリサイド、イッテルビウムシリサイド、エルビウムシリサイド、白金シリサイド、パラジウムシリサイド、及びレニウムシリサイドのうち少なくとも１つを有するシリサイド層を形成するステップと備える。
【０００７】
本発明の方法によって形成される装置は、
ソース／ドレイン領域と、
金属シリサイドからなる下部を有するコンタクトと、
コンタクト修正材料、コンタクトの金属シリサイドに隣接する層の上面、及びソース／ドレイン領域に隣接する層の下面を有する導電層とを備える。
【０００８】
コンタクト修正材料は、ショットキー障壁を低く抑える。よって、コンタクトの抵抗率が小さくなり、ＲＣ定数が低下する。そのようなコンタクトを組み込むＤＲＡＭ装置及び論理装置は、データのアクセス時間及び装置での電圧低下を改善することができる。
【０００９】
ドーパント材料の濃度は、１立方センチ当たり少なくとも５×１０１８原子である。
構造化領域は、トランジスタ、例えば、論理装置のトランジスタのソース／ドレイン領域であってもよく、又はメモリセルのソース／ドレイン領域と接する接触領域であってもよい。
【００１０】
特に、チタンシリサイド、窒化チタンシリサイド、コバルトシリサイド、イッテルビウムシリサイド、及びエルビウムシリサイドがｎドープ構造化領域に適している。白金シリサイド、パラジウムシリサイド、及びレニウムシリサイドが、好ましくは、ｐドープ構造化領域に使用される。ニッケルシリサイドは、他のあらゆるシリサイドと混合してもよい。
【００１１】
ドーパントを含むシリコン基板には、ドーパントを活性化させるための高熱活性化プロセスが施される。次のステップでは、コンタクト修正材料が、ドープされたシリコン基板の構造化領域に注入又は蒸着される。シリサイド層は、修正され、かつドープされた構造化領域上に形成される。この種の形成は、半導体メモリ装置、例えば、ＤＲＡＭの作製に特に関係する。
【００１２】
最初に、コンタクト修正材料が構造化領域に注入され、その後、ドーパントが高温ステップにより活性化される。修正され、かつドープされた構造化領域上にはシリサイド層が形成される。この種の形成は、論理装置の作製に特に関係する。
【００１３】
最初に、シリサイド層が形成され、その後、少なくとも１つの構造化領域の表面にシリサイド層を介してコンタクト修正材料が注入される。コンタクト修正材料の活性化ステップが不要であるため、コンタクト修正材料は本方法の後のステップで塗布される。
【００１４】
少なくとも１つの接触領域の表面に非活性化材料を蒸着してもよく、非活性化材料が設けられた表面にシリサイド層を形成してもよい。
シリサイド層の形成中に、コンタクト修正材料が反応チャンバ内に導入される。
【００１５】
コンタクト修正材料は硫黄からなる。
コンタクト修正材料は、特に、ｎドープ構造化領域に、セレン、ランタン、ストロンチウム、ガドリニウム、テルル、希土類金属であってもよい。アルミニウム、インジウム、ガリウムをｐドープ構造化領域のために使用してもよい。更に、ゲルマニウム、シリコン、キセノン、及びアルゴンは、コンタクト修正材料を注入するために使用される。
【００１６】
コンタクト修正材料の濃度は、好ましくは、１立方センチ当たり１０１３原子を上回る。それよりも濃度が低くなると、例えば、高度に硫黄がｐドープされた構造化領域のコンタクト修正材料として使用したり、ｐドープ構造化領域に注入したりする場合、望ましくないショットキー障壁の上昇が現れる。
【００１７】
シリコン基板には、構造化領域を介して接する既存の半導体装置を設けてもよい。そして、シリコン基板上において既存の半導体装置を覆うように絶縁層が設けられて、その絶縁層内に開口部が形成される。コンタクト修正材料が開口部を通じて供給され、シリサイド層が開口部に形成される。
【００１８】
コンタクトの下部はソース／ドレイン領域内に延びている。
コンタクトの下部は平担であり、ソース／ドレイン領域の上面を覆うように設けられている。
【００１９】
半導体メモリは、上記トランジスタのうち１つを備えることができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明によるコンデンサ構造の製造方法の好ましい実施形態について、本発明の特徴を説明する添付の図面を参照して述べる。
図１〜図１０において、同一の部材番号は同一又は類似の構成要素を示す。
【００２１】
コンタクトを形成する本発明の方法の第１実施形態を図１〜図４に沿って説明する。図１は、シリコン基板１の部分断面を示す。図１に示すシリコン基板１の一部は、例えば、この部分がＭＯＳＦＥＴトランジスタのソース−ドレイン領域を表す場合、ｎドープされる。マスク２は、構造化領域３を形成するためシリコン基板１上に塗布される。構造化領域は、ソース／ドレイン領域上やソース／ドレイン領域内のコンタクト領域、又はソース／ドレイン領域自体であってもよい。
【００２２】
最初の、選択的なステップで、シリコン基板１には、ドープ材料４が高度に蒸着される。少なくとも１立方センチ当たり５×１０１８原子の濃度で高度にドープされた領域５は、好ましくは、シリコン基板１の表面６にまで延びている。高ドープ領域５の極性は、包囲又は一部包囲するシリコン基板１の極性と同じである。つまり、ｎドープソース−ドレイン領域の例では、高ドープ領域５がｎドープされている。
【００２３】
ドーパントは、数ミリ秒〜数秒の間、ドーパント活性化（スパイク／レーザ／フラッシュ．アニール）によく用いられる高温活性化ステップによって活性化される。
次のステップでは、構造化領域３において、シリコン基板１の表面６及びその中にまでコンタクト修正材料７が蒸着される。本実施形態は、最も好適なコンタクト修正材料７の例として硫黄を用いて説明するが、後述する他のコンタクト修正材料７を硫黄に代えて用いたり、硫黄に加えて用いたりすることができる。
【００２４】
シリコン基板１の表面６には、好ましくは、高度にドープされたシリコン基板及び硫黄原子７を有し、かつ数ナノメートルの厚さ９を有する非常に薄いインタフェース層８が形成される（図２）。硫黄の濃度は、通常は、１平方センチ当たり１０１３〜１０１５、好ましくは、０．５×１０１４〜１．０×１０１４硫黄原子である。約５〜１０ナノメートルの好ましい注入深さ９は、約３〜６ｋｅＶの運動エネルギーによる硫黄原子の注入によって得られる。
【００２５】
次のステップでは（図３）、構造化領域３の表面６で、シリコン基板１がシリサイド化される。シリサイドに好ましい金属として、チタン又はコバルトがある。チタンシリサイド層１０又はコバルトシリサイド層１０は、シリコン基板及び硫黄原子を備えた層８を覆うように形成又は成長させられる。
【００２６】
硫黄原子層８は、高度にドープされたシリコン基板５と、チタンシリサイド層又はコバルトシリサイド層１０との間に介装されたインタフェース層を形成する。インタフェースでは、ショットキー障壁が形成される。インタフェース層８内の硫黄原子７は接触抵抗率を低く抑える。硫黄の使用によって、高度にドープされた領域５とシリサイド層１０との間の伝導率が約２０〜５０％上昇することが実証された。
【００２７】
コンタクトの形成は、金属、特に、チタン、チタン窒化物、又はタングステンをシリサイド層１０に蒸着させて完成する（図４）。
シリコン原子７の蒸着及びシリサイド層１０の成長は、一つのステップにおいて実行することができる。金属の導入中、硫黄原子７を反応チャンバに入れることができる。
【００２８】
硫黄原子を活性化させるための高温活性化ステップは不要であり、実行されない。
アニールステップの実行前に、硫黄原子を構造化領域３に注入することができる。
コンタクトを形成する本発明の方法の第２実施形態を図５〜図８に沿って説明する。最初に構造化領域３を形成するため、マスク２を介して構造化されたシリコン基板１が設けられる。構造化領域３は、第１実施形態と同様、高度にドープされた領域５と共に形成される。
【００２９】
シリコン基板１の表面６上に、シリサイド層１２が直接成長させられる（図６）。シリサイド層は、チタンシリサイド、コバルトシリサイド、又は上記の他の物質のうち１つからなる。
【００３０】
コンタクト修正材料１３がシリサイド層１２を通じて注入され、その結果、シリサイド層１２とシリコン基板又はシリコン基板１の高ドープ領域５との間にはインタフェース層１４が形成される。コンタクト修正材料は、好ましくは、硫黄である。注入は、３〜６ｋｅＶの硫黄原子の運動エネルギーにより実行される。
【００３１】
コンタクトの形成は、好ましくは、シリサイド層１２を形成する金属に相当する金属を蒸着して、又はタングステンにより仕上げられる。
シリサイド層１２を介した硫黄原子又はその他のコンタクト修正材料の注入は、層５内のドープ材料が活性化されて、高ドープ領域５の結晶欠陥が高温ステップによりアニールされた後に行われる。ショットキー障壁を低くするためにコンタクト修正材料１３を活性化する必要はない。
【００３２】
高ドープ領域５がｎドープ材料でドープされると、ショットキー障壁の高さが低くなる。高ドープ領域５がｐドープ材料によりドープされると、ショットキー障壁は上昇せず、基本的に一定になる。
【００３３】
理論的な標準モデルによってシリサイド層のフェルミ準位が硫黄の含有量によって変動することが予測されることは驚くべきことである。このような変動は、ショットキー障壁を低くすることによってｎドープ領域又はｐドープ領域のいずれかにとって有益である。しかしながら、正反対にドープされた領域（上記順序では、ｐドープ領域又はｎドープ領域）のショットキー障壁は上昇する。
【００３４】
図９は、ＤＲＡＭメモリ装置の論理領域又は支持領域で使用される選択トランジスタを示す。これらのトランジスタ１９は、メモリ装置のビット線及びワード線をアドレス指定するために使用される。論理領域では、ｎ−ＭＯＳＦＥＴＳ及びｐ−ＭＯＳＦＥＴＳの両方の種類が使用される。図９は、ｎ−ＭＯＳＦＥＴの例を示す。基板２０には、ｐドープウェル２１が形成されている。ｐウェル２１上には、ゲート酸化物２２及びゲート電極２３，２４が形成されている。ｐウェル２１内には、ｎドープ材料を有するソース−ドレイン領域２５が形成されている。
【００３５】
ソース−ドレイン領域２５上には、硫黄原子及び金属シリサイドを備えるインタフェース層２６が形成されている。金属シリサイドは、好ましくは、チタンシリサイド及びコバルトシリサイドのうち少なくとも１つである。金属シリサイドの形成中、硫黄原子又は他のコンタクト修正材料が反応チャンバに導入される。もしくは、原子が金属シリサイドへのイオン注入によって蒸着される。
【００３６】
インタフェース層２６には、基本的には、純金属シリサイド層２７が設けられている。シリサイド層２７上に金属プラグ２８が形成されることにより、コンタクトが完成する。
インタフェース層２６、シリサイド層２７、及び金属プラグ２８は、好ましくは、誘電材料２９をトランジスタ構造１９に蒸着し、構造化領域３０に開口部を形成した後に形成される。
【００３７】
インタフェース層及びシリサイド層の形成は、図１〜図８に示すいずれかの方法によって実行される。
図１０は、図１〜図８に示す本発明の方法の一つを用いて形成される第２のトランジスタ３１の部分断面を示す。ＤＲＡＭ装置の論理領域又は純粋な論理装置に使用されるトランジスタ１９とは異なり、ソース−ドレイン領域３２へのコンタクトは異なって形成されている。第１のステップで、シリコン基板３５内及びシリコン基板３５上には、ソース−ドレイン領域３２、ゲート酸化物３３及びゲート電極３４からなるトランジスタ３１が形成される。次のステップでは、トランジスタ構造３１が誘電材料３６により覆われる。開口部３７は、誘電材料３６に接続されるソース−ドレイン領域３２の範囲内に形成されている。
【００３８】
ソース−ドレイン領域３２にはシリサイド領域３８が形成されている。金属と反応ガスとが開口部を通って移送される。誘電材料３６に設けられた開口部３７を介して、硫黄原子３９が注入される。ステップの順序としては、ソース−ドレイン領域のシリサイド化と硫黄原子の注入とを置き換えてもよいし、同時に実行してもよい。シリサイド領域上には、ＣＳ−コンタクトを形成するために金属プラグが蒸着されている。
【００３９】
本発明は、好ましい実施形態を参照して説明したが、これに限定されず、当業者にとって自明な様々な形で変更することができる。従って、本発明は、添付の請求項の範囲によってのみ限定される。
【００４０】
コンタクト修正材料として、硫黄に代えて、セレン、ランタン、ストロンチウム、ガドリニウム、テルル、希土類金属を、ｎドープシリコンとコバルトシリサイド及びチタンシリサイドのうちの少なくとも１つとのインタフェースのために使用することができる。アルミニウム、インジウム、及びガリウムが、ｐドープシリコンのインタフェースに適している。ゲルマニウム、シリコン、キセノン、及びアルゴンも、コンタクト修正材料として使用することができる。
【図面の簡単な説明】
【００４１】
【図１】第１実施形態によるコンタクトの形成方法を示すシリコン基板の部分断面図。
【図２】第１実施形態によるコンタクトの形成方法を示すシリコン基板の部分断面図。
【図３】第１実施形態によるコンタクトの形成方法を示すシリコン基板の部分断面図。
【図４】第１実施形態によるコンタクトの形成方法を示すシリコン基板の部分断面図。
【図５】第２実施形態によるコンタクトの形成方法を示すシリコン基板の部分断面図。
【図６】第２実施形態によるコンタクトの形成方法を示すシリコン基板の部分断面図。
【図７】第２実施形態によるコンタクトの形成方法を示すシリコン基板の部分断面図。
【図８】第２実施形態によるコンタクトの形成方法を示すシリコン基板の部分断面図。
【図９】トランジスタの部分断面図。
【図１０】トランジスタの部分断面図。
【図１】
2008131051.tif 000003
【図２】
2008131051.tif 000004
【図３】
2008131051.tif 000005
【図４】
2008131051.tif 000006
【図５】
2008131051.tif 000007
【図６】
2008131051.tif 000008
【図７】
2008131051.tif 000009
【図８】
2008131051.tif 000010
【図９】
2008131051.tif 000011
【図１０】
2008131051.tif 000012
【外国語明細書】
2008131051.tif 000013
2008131051.tif 000014
2008131051.tif 000015
2008131051.tif 000016
2008131051.tif 000017
2008131051.tif 000018
2008131051.tif 000019
2008131051.tif 000020
2008131051.tif 000021
2008131051.tif 000022
2008131051.tif 000023
2008131051.tif 000024
2008131051.tif 000025
2008131051.tif 000026
2008131051.tif 000027
2008131051.tif 000028
2008131051.tif 000029
2008131051.tif 000030
2008131051.tif 000031
2008131051.tif 000032
2008131051.tif 000033