(57)【要約】【課題】  高フレームレートでの読み出しを実現する。【解決手段】  入射光を電荷に変換する光電変換素子と、前記光電変換素子の電荷に基づく信号を出力線に読み出す増幅部と、前記光電変換素子の電荷を前記増幅部の入力部に転送する転送部と、前記入力部の電位を第１及び第２の電位に設定するための電圧を前記入力部に供給する電圧供給部とが２次元状に配された光電変換領域を有する光電変換装置であって、複数の前記電圧供給部毎に独立に電圧供給可能な電圧供給制御部を複数有していることを特徴とする。【選択図】  図１
2008042239.tif 000002
【特許請求の範囲】
【請求項１】
入射光を電荷に変換する光電変換素子と、
前記光電変換素子の電荷に基づく信号を出力線に読み出す増幅部と、
前記光電変換素子の電荷を前記増幅部の入力部に転送する転送部と、
前記入力部の電位を少なくとも第１及び第２の電位に設定するための電圧を前記入力部に供給する電圧供給部と、が２次元状に配された光電変換領域を有する光電変換装置であって、
前記電圧供給部に電圧を供給するための電源線を有し、前記電源線と複数の前記電圧供給部との間の電源供給路中に、複数の前記電圧供給部に対する電圧供給を制御する電圧供給制御回路を複数有していることを特徴とする光電変換装置。
【請求項２】
前記光電変換素子、前記増幅部、前記転送部、前記電圧供給部はそれぞれ行列状に配されており、前記電圧供給制御回路は、前記電圧供給部の列ごとに配されていることを特徴とする請求項１に記載の光電変換装置。
【請求項３】
前記出力線に定電流源が接続されており、前記電圧供給制御回路は、前記定電流源と前記光電変換領域を挟んで対向する位置に配置されていることを特徴とする請求項１または２に記載の光電変換装置。
【請求項４】
前記電圧供給制御回路は、前記電圧供給部の列ごとに交互に、前記光電変換領域を挟んで対向する位置に配置されていることを特徴とする請求項２に記載の光電変換装置。
【請求項５】
前記電圧供給制御回路は、１つの前記電圧供給部の列に対して前記光電変換領域を挟んで両側に配置されていることを特徴とする請求項２に記載の光電変換装置。
【請求項６】
前記電圧供給制御回路から前記電圧供給部へ電圧供給する電圧供給線を有し該電圧供給線が、前記出力線とは別の配線であることを特徴とする請求項１〜５のいずれか１項に記載の光電変換装置。
【請求項７】
複数の前記出力線から並列に読み出された信号を、複数のチャネルに振り分けて順次読み出すことを特徴とする請求項１〜６のいずれか１項に記載の光電変換装置。
【請求項８】
前記電源線が、第１の電圧を供給する第１の電源線と、前記第１の電圧よりも小さい第２の電圧を供給する第２の電源線と、を有し、
更に、前記第１、第２の電圧の切り替えを制御するためのパルスを供給する選択線を有することを特徴とする請求項１〜７のいずれか１項に記載の光電変換装置。
【請求項９】
前記電圧供給制御回路は、前記第１、第２の電源線のいずれかの電圧を、インバーターとＣＭＯＳスイッチを用いて前記電圧供給部に供給することを特徴とする請求項８に記載の光電変換装置。
【請求項１０】
前記電圧供給制御回路毎に、前記第１、第２の電源線が設けられていることを特徴とする請求項８または９に記載の光電変換装置。
【請求項１１】
請求項１〜１０のいずれかの請求項に記載の光電変換装置と、該光電変換装置へ光を結像する光学系と、該光電変換装置からの出力信号を処理する信号処理回路とを有することを特徴とする撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置及びそれを用いた撮像システムに関するものである。
【背景技術】
【０００２】
従来、ディジタルカメラやビデオカメラなどに用いられる光電変換装置にはＣＣＤ型やＭＯＳ型などがある。特に、近年ＣＭＯＳ型は消費電力や、半導体プロセスとの相性の良さから技術開発が積極的に行われている。さらに、高画素化の要求や、単位画素あたりの感度の向上を目的として、単位画素あたりのＭＯＳトランジスタの数を削減した構成などが種々考案されている。
【０００３】
このような状況のもと、光電変換素子の受光面積を拡大すべく、ＭＯＳトランジスタの数を削減する構成が検討されている。例えば特許文献１にはリセットＭＯＳトランジスタのドレイン電位をコントロールすることによって行単位で画素の選択を行う光電変換装置が開示されている。また特許文献２には、画素電源駆動回路により、共通に接続されたリセットトランジスタと増幅トランジスタのドレイン電圧を制御することによって、行単位で画素を選択する光電変換装置が開示されている。
【特許文献１】特開平１１−３５５６６８号公報
【特許文献２】特開２００５−００５９１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
さらなる画素数の増加や、配線の微細化などを考えた場合、特許文献１、２の構成を用いると、画素電源駆動回路やリセットＭＯＳトランジスタに電圧を供給する電源線には、光電変換領域の拡大に伴って負荷が増大する。
【０００５】
したがって、電源線の充放電にかかる時間が増大し、結果、信号を読み出すための時間が延び、フレームレートが低下するという問題が発生する場合がある。また、リセットＭＯＳトランジスタのドレインに供給する電源電圧は光電変換領域内で電圧降下により変動する。光電変換領域の拡大に伴って、この変動分が大きくなり、領域内で信号の出力レベルが異なる状態となるシェーディングと呼ばれる現象が顕著に発生するといった問題が起こる。
【０００６】
本発明は上記の問題を鑑みてなされたものであり、その目的としては、フレームレートを向上させることにある。または、シェーディングの抑制を可能とすることである。
【課題を解決するための手段】
【０００７】
本発明は、入射光を電荷に変換する光電変換素子と、前記光電変換素子の電荷に基づく信号を出力線に読み出す増幅部と、前記光電変換素子の電荷を前記増幅部の入力部に転送する転送部と、前記入力部の電位を少なくとも第１及び第２の電位に設定するための電圧を前記入力部に供給する電圧供給部と、が２次元状に配された光電変換領域を有する光電変換装置であって、前記電圧供給部に電圧を供給するための電源線を有し、前記電源線と複数の前記電圧供給部との間の電源供給路中に、複数の前記電圧供給部に対する電圧供給を制御する電圧供給制御回路を複数有していることを特徴とする。
【発明の効果】
【０００８】
本発明の光電変換装置によれば、例えば、光電変換装置から出力される信号のフレームレートを向上させることが可能となる。
【発明を実施するための最良の形態】
【０００９】
（第１の実施形態）
図１は、第１の実施形態を示す模式図である。図１において、画素６は２次元状に８画素配置されている。これら画素が配置された領域を光電変換領域とする。
【００１０】
１は光電変換素子であり入射光を電荷に変換する。２は転送部であり、光電変換素子の電荷を後述の増幅部の入力部に転送する。転送部としてＭＯＳトランジスタを用いることができる。３は増幅部の入力部である。半導体基板に形成された浮遊拡散領域（フローティングディフュージョン：ＦＤ）を用いることができる。４は増幅部の一部であるＭＯＳトランジスタ（増幅ＭＯＳトランジスタ）である。ゲートがＦＤに電気的に接続されている。増幅部は、この増幅ＭＯＳトランジスタを含む周知のソースフォロワ回路で構成される。
【００１１】
５はＦＤに電圧を供給するための電圧供給部である。これには、ＭＯＳトランジスタを用いることができる。特に、ＦＤの電位を所定値に設定するリセットＭＯＳトランジスタを用いることができる。ＦＤは転送ＭＯＳトランジスタ２のドレインを兼ねることができる。そして、ＦＤ３，増幅ＭＯＳトランジスタ４のゲート、リセットＭＯＳトランジスタ５のソースが接続されている。また、リセットＭＯＳトランジスタ５のドレインは電圧供給線１５に、増幅ＭＯＳトランジスタ４のソースは出力線１６に接続されている。
【００１２】
光電変換領域には、画素を行列状に配置することができる。または、光電変換素子、増幅部、転送部、電圧供給部を行列状に配することもできる。
【００１３】
信号の読み出しシーケンスを説明する。光電変換素子１の電荷が転送部２を介して増幅部の入力部３に転送される。そして、この入力部の電位変化に基づく信号が増幅部４を介して出力線１６に読み出されることにより外部に信号を出力する。
【００１４】
ここで画素とは、１つの光電変換素子及びこの光電変換素子から出力線へ信号を読み出すための素子集合の最小単位を指す。この素子集合に含まれるのは、転送部２、増幅部４、電圧供給部５である。隣接する光電変換素子において、上記素子を共有することも可能であるが、この場合にも１つの光電変換素子の信号を読み出すための素子集合の最小単位で定義づけられる。
【００１５】
さらに、各列の電圧供給線１５にはそれぞれ電圧供給制御回路１１が接続されている。電圧供給制御回路１１は、ハイレベル（５Ｖ）が印加された電源線１２、ローレベル（０Ｖ）が印加された電源線１３、画素電源選択信号線１４と共に電源制御部１８を構成している。電圧供給制御回路は、電源線と複数の電圧供給部との間の電源供給路中に設けられ、複数の電圧供給部に対する電圧供給を制御しているといえる。なお、電源線１２，１３、画素電源選択信号線１４は複数の電源制御部１８で共有することが可能である。
【００１６】
電源制御部１８の構成例を示したものが図２である。画素電源選択信号線１４で伝達されるパルスＰ＿ＶＳＥＬのレベルによって、電源線１２と電源線１３のどちらかの電源レベルを、インバーター４１とＣＭＯＳスイッチ４２を用いて、電圧供給線１５に出力する構成となっている。図２において、Ｐ＿ＶＳＥＬがハイレベルの時、電圧供給線１５にはハイレベル（５Ｖ）が印加される。Ｐ＿ＶＳＥＬがローレベルの時、電圧供給線１５にはローレベル（０Ｖ）が印加される。電源線１２と電源線１３には常に電圧が供給されていることが好ましい。一定期間、電圧供給線に電圧を供給しない場合にはその間電圧供給を止めることもできる。以上説明した構成は、後述の実施形態においても適用可能である。
【００１７】
本実施形態は、このような電圧供給制御回路１１を各列に設けたことを特徴とする。
【００１８】
以下、図３に示すタイミング模式図を用いて、図１の光電変換装置の動作を説明する。ここで画素の光信号を出力する行、すなわち選択行をｎ行目の行とし、それ以外の行、すなわち非選択行をｎ＋１行目の行としてｎ行目の動作を簡単に説明する。
【００１９】
図３における時刻ｔ０では、電圧供給制御回路１１により設定される電圧供給線１５の電位は低電位（０Ｖ）である。そして、リセットスイッチ制御パルスＰ＿Ｒｅｓ（ｎ）、Ｐ＿Ｒｅｓ（ｎ＋１）、転送スイッチ制御パルスＰ＿Ｔｘ（ｎ）、Ｐ＿Ｔｘ（ｎ＋１）、は全てローレベルである。この時、リセットＭＯＳトランジスタ５は非導通状態で、ＦＤ３は低電位（０Ｖ程度）でフローティング状態となっている。そして、増幅ＭＯＳトランジスタ４も非選択状態となるため、出力線１６の電位は変化しない。
【００２０】
次に、時刻ｔ１からｔ２において、電圧供給線１５は各列に設けられた電圧供給制御回路１１によって高電位（５Ｖ）に設定される。このとき、Ｐ＿ＶＳＥＬはハイレベルである。ここで、電圧供給線１５の各列に電圧供給制御回路１１を設けることにより、従来に比べて電圧供給線を充電する時間が短縮できる。これは各電圧制御回路により高電位に設定すべき配線は、各列ごとの電圧供給線１５のみのためである。したがって、光電変換領域内すべての電圧供給線を低電位（０Ｖ）から高電位（５Ｖ）に充電するのにかかる時間が短縮できる。
【００２１】
次に、時刻ｔ３からｔ４において、画素の光信号を出力するｎ行目のリセットスイッチ制御パルスＰ＿Ｒｅｓ（ｎ）をハイレベルとする。この時、リセットＭＯＳトランジスタ５が導通状態となり、ＦＤ３が高電位に設定され、増幅ＭＯＳトランジスタ４が選択状態となる。これによりｎ行目の画素に含まれるＦＤの電位変化によって出力線１６の電位が変化する状態、すなわちｎ行目の画素の選択状態となる。
【００２２】
この後、時刻ｔ５からｔ６において、ｎ行目の転送スイッチ制御パルスＰ＿Ｔｘ（ｎ）をハイレベルとする。この時、転送ＭＯＳトランジスタ２が導通状態となり、光電変換素子よりＦＤ３に電荷が転送される。そして、転送電荷の量に応じてＦＤ３の電位が変化し、増幅ＭＯＳトランジスタ４を通じて出力線１６の電位が変化する。
【００２３】
さらに、ｎ行目の転送スイッチ制御パルスＰ＿Ｔｘ（ｎ）をローレベルとした時刻ｔ６からｔ７の期間中に、水平転送パルスを順次導通状態とし、水平転送スイッチ３１を順次導通状態とする。そして水平信号転送線３２、出力アンプ３３を通じて、出力線１６の信号レベルを順次出力する。つまり、複数の出力線から並列に読み出された信号を、順次読み出している。
【００２４】
さらに、時刻ｔ７からｔ８において、電圧供給線１５の電位を各列に設けられた電圧供給制御回路１１によって低電位（０Ｖ）とする。ここで、各列の電圧供給線１５に電圧供給制御回路１１を配置していることにより、従来に比べて電圧供給線を所望の電位に設定する時間が短縮できる。光電変換領域内すべての電圧供給線を所望の電位に設定するのにかかる時間が短縮できる。その後、ｎ＋１行の画素の選択動作へと続く。
【００２５】
本実施形態の構成に依れば、各列に電圧供給制御回路１１を設けることにより、光電変換領域が大きくなった場合でも電圧供給線の所望の電位に設定する時間を短縮でき、その結果フレームレートを向上させることが可能となる。
【００２６】
（第２の実施形態）
図４は、第２の実施形態を示す模式図である。本実施形態は、第１の実施の形態と比べて、電圧供給制御回路１１の配置が異なる。出力線１６に接続される負荷手段である定電流源１７と光電変換領域に対して対称となる位置に設けたことを特徴とする。光電変換装置の動作は、第１の実施形態と同様であり、説明を省略する。
【００２７】
本実施形態の構成に依れば、各列に電圧供給制御回路１１を設けることによるフレームレートの向上が可能になる。これに加え、電圧供給制御回路１１が定電流源１７の近傍に配置されることによる電源配線どうしのカップリングによる電源振られの影響を抑制することができる。これにより、安定した電圧を電圧供給線１５に印加することが可能となる。さらに、光電変換領域の近傍に電圧供給制御回路を配置することが可能となり、配線に生じる寄生抵抗を少なくできるため、電圧降下を抑制することも可能となる。
【００２８】
（第３の実施形態）
図５は第３の実施形態を示す模式図である。本実施の形態は、第１の実施形態と比べて、電圧供給制御回路１１を、各列で光電変換領域に対して交互に対称に設けていることを特徴とする。又は図示はしないが複数列ごとに交互に設けることもできる。光電変換装置の動作は、第１の実施の形態と同様であり、説明を省略する。
【００２９】
ここで、図６（ａ）のように電圧供給制御回路１１により設定される電圧供給線１５の電圧降下について考える。画素６あたりの電圧供給線１５の配線抵抗と、電圧供給線１５により駆動されるトランジスタのＯＮ−ＯＦＦ抵抗の和をＲｐｉｘとし、電圧供給線１５に流れる電流をＩｖｄｄとする。図６（ｂ）に示すように、光電変換領域の上端部と下端部では全画素分の電圧降下の和Σ（Ｉｖｄｄ・Ｒｐｉｘ）の電位差が発生する。これは、上端部の画素と下端部の画素に同レベルの光が入射した場合、出力される信号にΣ（Ｉｖｄｄ・Ｒｐｉｘ）の差が発生することを示す。すなわちシェーディングと呼ばれる現象の原因となる場合がある。
【００３０】
ここで、図７（ａ）のように上端部にのみ電圧供給制御回路１１があり、電圧供給線１５の電位を設定している場合を考える。この時、図７（ｂ）に示すように、すべての列において列の上下で出力される信号にΣ（Ｉｖｄｄ・Ｒｐｉｘ）の差が発生する。このため、出力全体を見たとき、上下で出力差が有ることがより顕著に確認される。それに対し、図８（ａ）のように、上端部、下端部交互に電圧供給制御回路１１を配置し、電圧供給線１５の電位を設定する場合を考える。この場合、各列でΣ（Ｉｖｄｄ・Ｒｐｉｘ）の電位差があるのは変わらないが、その方向が偶数列と奇数列で逆方向である。そのため、図８（ｂ）のように、出力全体として見たとき、それぞれのシェーディングが平均化されて視認され、画質が大幅に改善することが可能となる。また、２列ごとに一つの電圧供給制御回路１１を配置すればよく、画素サイズが微細になった際でも容易に配置しうる。
【００３１】
上述のように、本実施の形態の構成に依れば、各列に電圧供給制御回路１１があることによるフレームレートの向上に加え、電圧供給線の列方向での電圧降下の差によるシェーディング現象を抑制することが可能となる。そして画素のサイズを縮小化した際にも各素子、回路の配置が容易となる。
【００３２】
（第４の実施形態）
図９は第４の実施形態を示す模式図である。本実施形態は、第１の実施の形態と比べて、電圧供給制御回路１１を、各列に光電変換領域を挟んで対向位置両方に設けていることを特徴とする。光電変換装置の動作は、第１の実施形態と同様であり説明を省略する。
【００３３】
ここで、図１０（ａ）のように電圧供給制御回路１１により設定される電圧供給線１５の電圧の時間変化について考える。単位画素６あたりの電圧供給線１５の配線抵抗と、電圧供給線１５により駆動されるトランジスタのＯＮ−ＯＦＦ抵抗の和をＲｐｉｘとする。そして、単位画素６あたりの電圧供給線１５の配線容量と、電圧供給線１５により駆動されるトランジスタのゲート容量の和をＣｐｉｘとする。この場合、図１０（ｂ）に示すように、電圧供給線１５の電位は時間変化する。ただし、図１０（ｂ）の時刻ｔ０で電圧供給線１５が充電されはじめ、時刻ｔ１で充電完了、時刻ｔ２で放電されはじめ、時刻ｔ３で放電完了となっているとする。この時、ｔ０からｔ１の時間とｔ２からｔ３の時間は電圧供給線１５のＲＣ時定数であるＲｐｉｘとＣｐｉｘの積に比例する。
【００３４】
これに対し、図１１（ａ）のように電圧供給線１５を対向する両端より電圧を供給する場合を考えると、図１０（ａ）のＲｐｉｘとＣｐｉｘがそれぞれ半分になったものと等価となる。この時、図１１（ｂ）の時刻ｔ０で電圧供給線１５が充電されはじめ、時刻ｔ１’で充電完了、時刻ｔ２で放電されはじめ、時刻ｔ３’で放電完了となっているとする。ｔ０からｔ１’の時間とｔ２からｔ３’の時間は、電圧供給線１５のＲＣ時定数は、Ｒｐｉｘ／２とＣｐｉｘ／２の積に比例するため、図１０（ｂ）の場合の１／４の時間で電位が設定される。
【００３５】
また、電圧供給線１５を両側から電位を設定することにより、電圧降下は中央部で大きくなるが、シェーディング量の絶対値としては、図１１（ｃ）のように片側から駆動する場合の１／２で抑えられる。
【００３６】
上述のように、本実施形態の構成に依れば、各列に電圧供給制御回路１１があることによるフレームレートの向上に加え、より高速で電位設定可能になるため更にフレームレートを向上することができる。さらに、電圧供給線の列方向での電圧降下の差によるシェーディング現象を抑制することが可能となる。
【００３７】
（第５の実施形態）
図１２は第５の実施形態を示す模式図である。本実施形態は、第１の実施形態と比べて異なる点は光電変換領域からの信号の読み出し方である。光電変換領域からの出力が上下複数のチャネルに読み出されるようになっている。光電変換装置の動作は、第１の実施の形態と同様であり、説明を省略する。
【００３８】
電圧供給線１５の各列に電圧供給制御回路１１を設けることにより、電圧供給線の電位を設定する時間が短縮でき、光電変換領域内すべての電圧供給線の電位を設定するのにかかる時間が短縮できる。
【００３９】
また各列に電圧供給制御回路１１を設けることにより、光電変換領域が大きくなった場合でも電圧供給線の電位設定にかかる時間を短縮できる。上下複数チャネルで出力する光電変換装置においても、フレームレートを向上させることが可能となる。
【００４０】
（第６の実施の形態）
図１３は本発明の第６の実施形態を示す模式図である。本実施の形態は、第５の実施の形態と比べて電圧供給制御回路の配置が異なる。電圧供給制御回路１１を、各列で光電変換領域を挟んで対向する位置に交互に対称に設けていることを特徴とする。または図示はしないが、複数列ごとに交互に設けることもできる。光電変換装置の動作は、第１の実施形態と同様であり、説明を省略する。
【００４１】
本実施の形態の構成に依れば、各列に電圧供給制御回路１１を設けることによるフレームレートが向上する。また、光電変換領域の上端部からと、下端部からと交互にシェーディングの方向が変わる。したがって、出力全体として見たとき、それぞれのシェーディングが平均化されて視認され、画質が大幅に改善することが可能となる。また回路の配置も容易となるため、画素サイズ縮小時にも有用である。
【００４２】
（第７の実施の形態）
図１４は本発明の第７の実施形態を示す模式図である。本実施形態は、第５の実施の形態と比べて異なるのは、電圧供給制御回路と定電流源の配置関係である。電圧供給制御回路１１を、出力線１６に接続される負荷手段である定電流源１７と光電変換領域を挟んで対向する位置に設けている。そして各列で画素に対して交互に対称に設けていることを特徴とする。図示はしないが複数列ごとに交互に設けることもできる。光電変換装置の動作は、第１の実施の形態と同様であり、説明を省略する。
【００４３】
本実施の形態の構成に依れば、各列に電圧供給制御回路１１があることによるフレームレートが向上する。更に光電変換領域の近傍に電圧供給制御回路１１を配置することが可能となり、配線に生じる寄生抵抗を少なくできる。そのため、電圧降下を抑制することも可能となる。また、定電流源１７の配置されない側に電圧供給制御回路１１を配置し、電圧供給制御回路１１の配置されない側に低電流源１７を配置する構成となっている。したがって、２列あたり、電圧供給制御回路１１と定電流源１７を一つずつ配置する構成となる。このため、回路の配置上無駄になるスペースが小さく、微細化に好適である。さらに、画素に対して各列で対称的な構造をとるため、光学的なレイアウトの対称性もよい。
【００４４】
（第８の実施形態）
図１５は第８の実施形態を示す模式図である。本実施形態は、第５の実施形態と比べて電圧供給制御回路の構成が異なる。電圧供給制御回路１１を、各列で画素に対して上下両方に設けていることを特徴とする。光電変換装置の動作は、第１の実施の形態と同様であり、説明を省略する。
【００４５】
本実施の形態の構成に依れば、各列に電圧供給制御回路１１を設けることによるフレームレートが向上する。また、光電変換領域を挟んで対向する位置、つまり列方向の両端部から電圧供給線の電位を設定することが可能になる。これにより時定数を小さくでき、さらにフレームレートを向上することができる。また、電圧供給線の列方向での電圧降下の差によるシェーディング現象を抑制することが可能となる。
【００４６】
（第９の実施形態）
図１６は第９の実施形態を示す模式図である。本実施形態は、第８の実施の形態と比べて電圧供給線の構成が異なる。リセットＭＯＳトランジスタのドレインに電圧を供給する電圧供給線を出力線と兼ねた構成としている。増幅ＭＯＳトランジスタのドレインに電圧を供給する配線は、これとは別にＶＤＤの固定電圧を供給している。さらに電圧供給制御回路に印加される電源電圧がそれぞれ設定可能となっている。
【００４７】
図１７に示すタイミング模式図を用いて、図１７の光電変換装置の動作を説明する。ここで画素の光信号を出力する行、すなわち選択行をｎ行目の行とし、それ以外の行、すなわち非選択行をｎ＋１行目の行としてｎ行目の動作を簡単に説明する。
【００４８】
図１７における時刻ｔ０では、電圧供給制御回路１１により設定される出力線１６の電位は低電位（０Ｖ）である。そして、リセットスイッチ制御パルスＰ＿Ｒｅｓ（ｎ）、Ｐ＿Ｒｅｓ（ｎ＋１）、転送スイッチ制御パルスＰ＿Ｔｘ（ｎ）、Ｐ＿Ｔｘ（ｎ＋１）は全てローレベルとなっている。この時、リセットＭＯＳトランジスタ５は非導通状態で、ＦＤ３は低電位（０Ｖ程度）でフローティング状態となっている。増幅ＭＯＳトランジスタ４も非選択状態となるため、出力線１６の電位は変化しない。
【００４９】
次に、時刻ｔ１からｔ２において、電圧供給線として機能する配線１６の電位は各列に設けられた電圧供給制御回路１１によって、高電位（５Ｖ）に設定される。ここで、配線１６の各列に電圧供給制御回路１１を配置することにより、配線１６の電位を設定する時間が短縮でき、光電変換領域内すべての配線１６を低電位（０Ｖ）から高電位（５Ｖ）に設定するのにかかる時間が短縮できる。
【００５０】
次に、時刻ｔ３からｔ４において、画素の光信号を出力するｎ行目のリセットスイッチ制御パルスＰ＿Ｒｅｓ（ｎ）をハイレベルとする。この時、リセットＭＯＳトランジスタ５が導通状態となり、ＦＤ３が高電位に設定される。
【００５１】
次に、リセットスイッチ制御パルスＰ＿Ｒｅｓ（ｎ）をローレベルとして、電圧供給制御回路１１をＯＦＦ状態とし、定電流源１７をＯＮ状態とすると、増幅ＭＯＳトランジスタ４が選択状態となる。これにより、ｎ行目の画素に含まれるＦＤの電位変動によって配線１６の電位が変化する状態、すなわちｎ行目の画素の選択状態となる。
【００５２】
この後、時刻ｔ５からｔ６において、ｎ行目の転送スイッチ制御パルスＰ＿Ｔｘ（ｎ）をハイレベルとする。この時、転送ＭＯＳトランジスタ２が導通状態となり、光電変換素子よりＦＤに電荷が転送され、転送電荷の量に応じてＦＤの電位が変化し、増幅ＭＯＳトランジスタを通じて、出力線１６の電位が変化する。
【００５３】
さらに、ｎ行目の転送スイッチ制御パルスＰ＿Ｔｘ（ｎ）をローレベルとした時刻ｔ６からｔ７の期間中に、水平転送パルスを順次導通状態とし、水平転送スイッチ３１を順次導通状態とする。これにより、水平信号転送線３２、出力アンプ３３を通じて、配線１６の信号レベルを順次出力する。
【００５４】
さらに、時刻ｔ７からｔ８において、配線１６の電位を各列に設けられた電圧供給制御回路１１によって、低電位（０Ｖ）に設定する。ここで、配線１６の各列に電圧供給制御回路１１を配置していることにより、配線１６の電位を設定する時間が短縮でき、結果、光電変換領域内すべての配線１６の電位を設定するのにかかる時間が短縮できる。その後、ｎ＋１行の画素の選択動作へと続く。
【００５５】
本実施の形態の構成に依れば、各列に電圧供給制御回路１１を設けることにより、光電変換領域が大きくなった場合でも配線１６の電位の設定にかかる時間を短縮でき、結果フレームレートを向上させることが可能となる。さらに、電圧供給制御回路１１を画素の列方向両側に配置することで配線１６の電位の設定を両側から行なうことが可能になり時定数を小さくでき、さらにフレームレートを向上することができる。また、配線１６の列方向での電圧降下の差によるシェーディング現象を抑制することが可能となる。さらに、各電圧供給制御回路に印加される電源電圧がそれぞれ設定可能となっている。これにより、ＭＯＳトランジスタの閾値の変動などで列ごとにオフセットなどが重畳された場合に、それをキャンセルする電圧設定が可能となる。すなわち列ごとの固定パタンノイズの除去も可能となる。
【００５６】
以上説明したように、本発明の光電変換装置に依れば、フレームレートの向上が可能となる。更に、各実施形態の構成によればシェーディング現象の抑制、高画素数化、画素サイズの微細化等の少なくともいずれか１つが可能となる。
【００５７】
なお、図２において電源制御部１８の構成例を示したが、これに限定するものではなく、制御する配線の電圧レベルを切り替える手段をもつ構成であれば、図２の構成を取らなくてもよい。
【００５８】
また、電圧供給制御回路、定電流源は光電変換領域外に配される。この模式図を図１８に示す。１８０１が光電変換領域、１８０４，１８０５が電圧供給制御回路、定電流源の少なくとも一方が配される領域である。１８０４，１８０５は光電変換領域を挟んで対向する位置に配されているといえる。また１８０６は１８０４，１８０５への電源供給、パルス信号供給を行なう制御部である。これは走査回路１８０２、１８０３の制御を行なうこともできる。１８０３から信号が出力される。ここでは各領域、回路間をつなぐ配線を一部省略している。
【００５９】
また、０Ｖ、５Ｖの２種類の電圧レベルを切り替える構成を説明したが、電圧レベルを上記２種類のみに限定するものではなく、それ以外の電圧や、３種類以上の電圧レベルを切り替える構成も取りうる。
【００６０】
（光電変換装置を用いた撮像システム）
図１９は、本発明による固体撮像装置をカメラに応用する場合の回路ブロックの例を示したものである。撮影レンズ１００２の手前にはシャッター１００１があり、露出を制御する。絞り１００３により必要に応じ光量を制御し、固体撮像装置１００４に結像させる。固体撮像装置１００４から出力された信号は信号処理回路１００５で処理され、Ａ／Ｄ変換器１００６によりアナログ信号からディジタル信号に変換される。出力されるディジタル信号はさらに信号処理部１００７で演算処理される。処理されたディジタル信号はメモリ１０１０に蓄えられたり、外部Ｉ／Ｆ１０１３を通して外部の機器に送られる。固体撮像装置１００４、撮像信号処理回路１００５、Ａ／Ｄ変換器１００６、信号処理部１００７はタイミング発生部１００８により制御される他、システム全体は全体制御部・演算部１００９で制御される。記録媒体１０１２に画像を記録するために、出力ディジタル信号は全体制御部・演算部で制御される記録媒体制御Ｉ／Ｆ部１０１１を通して、記録される。
【図面の簡単な説明】
【００６１】
【図１】第１実施形態の光電変換装置を説明するための模式図である。
【図２】本発明の電圧供給制御回路の例を示す模式図である。
【図３】第１実施形態の光電変換装置の動作を説明するためのタイミングを示した模式図である。
【図４】第２実施形態の光電変換装置を説明するための模式図である。
【図５】第３実施形態の光電変換装置を説明するための模式図である。
【図６】電圧供給線の電圧降下を説明するための模式図である。
【図７】片側からのみ電圧供給線を充電した場合の電圧降下を説明するための模式図である。
【図８】両側から各列交互に電圧供給線を充電した場合の電圧降下を説明するための模式図である。
【図９】第４実施形態の光電変換装置を説明するための模式図である。
【図１０】片側からのみ電圧供給線を充放電した場合の時定数を説明するための模式図である。
【図１１】両側から電圧供給線を充放電した場合の時定数を説明するための模式図である。
【図１２】第５実施形態の光電変換装置を説明するための模式図である。
【図１３】第６実施形態の光電変換装置を説明するための模式図である。
【図１４】第７実施形態の光電変換装置を説明するための模式図である。
【図１５】第８実施形態の光電変換装置を説明するための模式図である。
【図１６】第９実施形態の光電変換装置を説明するための模式図である。
【図１７】第９実施形態の光電変換装置の動作を説明するためのタイミングを示した模式図である。
【図１８】本発明の光電変換装置を説明するための模式図である。
【図１９】本発明の光電変換装置を用いた撮像システムを示すブロック図である。
【符号の説明】
【００６２】
１  光電変換素子
２  転送部
３  増幅部の入力部
４  増幅ＭＯＳトランジスタ
５  リセットＭＯＳトランジスタ
６  画素
１１  電圧供給制御回路
１２  電源線（画素電源ハイレベル）
１３  電源線（画素電源ローレベル）
１４  画素電源選択信号線
１５  電圧供給線
１６  出力線
１７  定電流源
１８  電源制御部
４１  インバーター
４２  ＣＭＯＳスイッチ
【図１】
2008042239.tif 000003
【図２】
2008042239.tif 000004
【図３】
2008042239.tif 000005
【図４】
2008042239.tif 000006
【図５】
2008042239.tif 000007
【図６】
2008042239.tif 000008
【図７】
2008042239.tif 000009
【図８】
2008042239.tif 000010
【図９】
2008042239.tif 000011
【図１０】
2008042239.tif 000012
【図１１】
2008042239.tif 000013
【図１２】
2008042239.tif 000014
【図１３】
2008042239.tif 000015
【図１４】
2008042239.tif 000016
【図１５】
2008042239.tif 000017
【図１６】
2008042239.tif 000018
【図１７】
2008042239.tif 000019
【図１８】
2008042239.tif 000020
【図１９】
2008042239.tif 000021