(57)【要約】【課題】チップ面積を増大することなく、出力電流の誤差を低減する電流駆動型パネル、および電流駆動回路を提供する。【解決手段】電流駆動型表示パネルと、前記電流駆動型の表示パネルを駆動する電流駆動回路と、前記電流駆動回路にかかる電圧を抑えるＭＯＳトランジスタを備えることにより、電流駆動型表示パネルから発生する電圧をＭＯＳトランジスタの飽和特性によって電流駆動装置にかかる電圧を下げることにより、電流駆動回路が低い耐圧特性をもつトランジスタで構成することが出来、小面積で低バラツキの電流駆動回路を実現することが出来る。【選択図】図１
2008310076.tif 000002
【特許請求の範囲】
【請求項１】
電流駆動型表示パネルを駆動する駆動回路において、前記電流駆動型表示パネルに第１のＭＯＳトランジスタのドレイン端子が接続され、前記第１のＭＯＳトランジスタのゲート端子には第１のバイアス電圧が接続され、前記第１のＭＯＳトランジスタのソース端子に前記第１のトランジスタの耐圧特性よりも低い耐圧特性を持つＭＯＳトランジスタによって、すべて、あるいは一部の回路が構成された電流駆動回路を備えることを特徴とする電流駆動装置。
【請求項２】
請求項１において、前記電流駆動型表示パネルと前記第１のＭＯＳトランジスタとの間に第２のＭＯＳトランジスタを接続し、前記第２のＭＯＳトランジスタのゲート端子に出力制御信号を接続することを特徴とする電流駆動装置。
【請求項３】
請求項２において、前記第２のＭＯＳトランジスタのソース端子に第３のＭＯＳトランジスタのソース端子を接続し、前記第３のＭＯＳトランジスタのゲート端子には前記出力制御信号の反転信号を接続することを特徴とする電流駆動装置。
【請求項４】
請求項３において、前記第２のＭＯＳトランジスタのソース端子に第３のＭＯＳトランジスタのソース端子を接続し、前記第３のＭＯＳトランジスタのゲート端子には前記出力制御信号の反転信号を接続することを特徴とする電流駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はテレビジョン受像機、パーソナルコンピュータ、ワークステーション等に用いる表示装置に関するものである。
【背景技術】
【０００２】
従来、電流駆動型表示パネルについて、駆動回路のトランジスタ耐圧は、表示パネルと接続したときに発生する電圧以上が必要であった。通常、表示パネルの電圧は１０Ｖ前後であるため、駆動回路のトランジスタ耐圧も１０Ｖ前後の耐圧特性をもつトランジスタで構成する必要があった（たとえば、特許文献１参照）。
【０００３】
図５は、前記特許文献１に記載された、従来の電流駆動回路の構成図である。
【０００４】
図５において、電流出力部５１は、データ切り替え用スイッチ５２によって、入力されたデータに応じてスイッチを制御し、電流出力部５１から出力される電流を、出力端子５３から出力し、出力端子５３は表示パネルに接続される構成となっている。
【特許文献１】国際公開第０３／０９１９７７号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来、電流駆動型表示パネルにおいて、表示パネルと同程度の高い耐圧特性をもつトランジスタを使用する必要があり、たとえば、図５に示す特許文献１に開示されている、従来の電流駆動回路では、高い耐圧のトランジスタを使用する。一般的に高耐圧トランジスタは近傍トランジスタのバラツキが大きいという特性を持っている。このバラツキを改善するために、電流出力部のトランジスタ面積を大きくすることによって改善することが必要であった。そのため、チップ面積が増加し、また、高耐圧プロセスを使用するためにウェハコストが増加するため、チップコストが増加するという欠点を持っている。
【０００６】
この発明は、上記従来の課題を解決するものである。低耐圧トランジスタで電流出力回路を構成することが出来る。そのため、バラツキが少なく電流出力特性が均一であるため、電流出力部の面積を大きくする必要のない、チップ面積の増大を防ぐ電流駆動型パネル、および電流駆動回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
請求項１記載の電流駆動装置は、電流駆動型表示パネルを駆動する駆動回路において、前記電流駆動型表示パネルに第１のＭＯＳトランジスタのドレイン端子が接続され、前記第１のＭＯＳトランジスタのゲート端子には第１のバイアス電圧が接続され、前記第１のＭＯＳトランジスタのソース端子に前記第１のトランジスタの耐圧特性よりも低い耐圧特性を持つＭＯＳトランジスタによって、すべて、あるいは一部の回路が構成された電流駆動回路を実現する。
【０００８】
請求項２記載の電流駆動装置は、前記電流駆動型表示パネルと前記第１のＭＯＳトランジスタとの間に第２のＭＯＳトランジスタを接続し、前記第２のＭＯＳトランジスタのゲート端子に出力制御信号を接続する。
【０００９】
請求項３記載の電流駆動装置は、前記第２のＭＯＳトランジスタのソース端子に第３のＭＯＳトランジスタのソース端子を接続し、前記第３のＭＯＳトランジスタのゲート端子には前記出力制御信号の反転信号を接続する。
【００１０】
請求項４記載の電流駆動装置は、前記第２のＭＯＳトランジスタのソース端子に第３のＭＯＳトランジスタのソース端子を接続し、前記第３のＭＯＳトランジスタのゲート端子には前記出力制御信号の反転信号を接続する。
【発明の効果】
【００１１】
請求項１記載の電流駆動装置によれば、電流駆動回路を低い耐圧のトランジスタで構成することが出来るため、バラツキの少ない電流出力特性を得ることができ、低面積な電流駆動回路を実現出来る。よって、チップ面積の縮小、および低耐圧トランジスタによって拡散工程が減りウェハコストの削減が出来るため、チップコストの削減が出来る。
【００１２】
請求項２記載の電流駆動装置によれば、Ｈｉ−Ｚ状態にすることが出来、たとえば、電流駆動型表示パネルのソースラインにオペアンプ等を接続することでプリチャージ動作が可能となる。
【００１３】
請求項３記載の表示装置によれば、第３のＭＯＳトランジスタにより、第１のＭＯＳトランジスタと電流駆動回路との配線に他の信号によるノイズによる過電圧を抑えることが出来るため、より確実に耐圧を抑えることが可能となる。
【００１４】
請求項４記載の表示装置によれば、出力制御信号が発生するノイズを反転信号により打ち消すことで、電流駆動回路にかかる過電圧を抑えることが出来るため、より確実に耐圧を抑えることが可能となる。
【発明を実施するための最良の形態】
【００１５】
以下本発明を実施するための最良の形態について、図面を参照しながら説明する。
【００１６】
（実施の形態１）
図１は第一実施の形態における駆動回路の構成例を示すものである。図１において、１１は電流駆動型表示パネル、１２はＭＯＳトランジスタ、１３はＭＯＳトランジスタ１２のゲート端子に接続されるバイアス電圧、１４は電流駆動回路である。
【００１７】
具体的には電流駆動型表示パネル１１のソースラインの入力端子とＭＯＳトランジスタ１２のドレイン端子とが接続され、ＭＯＳトランジスタ１２のソース端子には電流駆動回路１４の出力端子が接続される。
【００１８】
以上のように構成されたこの実施の形態の表示装置について以下、その動作を説明する。電流駆動型表示パネル１１の画素回路は、電流駆動回路１４から出力される電流をカレントコピーする際、必要なゲート電圧をソースラインに出力電圧として発生させる。電流駆動型表示パネル１１によって発生した出力電圧はＭＯＳトランジスタ１２のドレイン端子に入力される。しかし、ＭＯＳトランジスタ１２に接続されているバイアス電圧１３によって、ＭＯＳトランジスタ１２のソース端子は、ＭＯＳトランジスタの特性により、バイアス電圧１３−ＶＴ（ＭＯＳトランジスタの閾値）以下となる。ＭＯＳトランジスタ１２のソース端子の電圧とドレイン端子の電圧との電圧差が発生するが、ＭＯＳトランジスタ１２の飽和特性によってＭＯＳトランジスタ１２のソース端子とドレイン端子間の電流は変化することはないため、電流駆動回路１４から出力された電流を正しく電流駆動型表示パネル１１に供給することが出来る。
【００１９】
以上のように、この実施の形態によれば、電流駆動回路１４に入力される電圧はバイアス電圧１３−ＶＴ以下であるため、電流駆動型表示パネル１１が発生する出力電圧よりも低い耐圧特性を持つトランジスタによって構成することが可能となる。
【００２０】
（実施の形態２）
図２は第二実施の形態における駆動回路の構成例を示すものである。図２において、２１は電流駆動型表示パネル、２２は第１のＭＯＳトランジスタ、２３は第１のＭＯＳトランジスタ２２のゲート端子に接続されるバイアス電圧、２４は電流駆動回路、２５は第２のＭＯＳトランジスタ、２６は第２のＭＯＳトランジスタ２５のゲート端子に接続される出力制御信号である。
【００２１】
以上のように構成されたこの実施の形態の表示装置について以下、その動作を説明する。電流駆動型表示パネル２１の画素回路は、電流駆動回路２４から出力される電流をカレントコピーする際、必要なゲート電圧をソースラインに出力電圧として発生させる。電流駆動型表示パネル２１によって発生した出力電圧はＭＯＳトランジスタ２２のドレイン端子に入力される。しかし、ＭＯＳトランジスタ２２に接続されているバイアス電圧２３によって、ＭＯＳトランジスタ２２のソース端子は、ＭＯＳトランジスタの特性上、バイアス電圧２３−ＶＴ（ＭＯＳトランジスタの閾値）以下となる。ＭＯＳトランジスタ２２のソース端子の電圧とドレイン端子の電圧との電圧差が発生するが、ＭＯＳトランジスタ２２の飽和特性によってＭＯＳトランジスタ２２のソース端子とドレイン端子間の電流は変化することはないため、電流駆動回路２４から出力された電流を正しく電流駆動型表示パネル２１に供給することが出来る。また、第２のＭＯＳトランジスタ２５に入力される出力制御信号２６によって、電流出力を出力状態とＨｉ−Ｚ状態のいずれかに切り替えることが出来る。
【００２２】
以上のように、この実施の形態によれば、電流駆動回路２４にはバイアス電圧２３−ＶＴ以上であり、電流駆動型表示パネル２１が発生する出力電圧よりも低い耐圧特性を持つトランジスタによって構成することが可能となる。また、Ｈｉ−Ｚ状態にすることで、たとえば、電流駆動型表示パネル２１のソースラインにオペアンプ等を接続することでプリチャージ動作が可能となる。
【００２３】
なお、出力制御信号２６によって第２のＭＯＳトランジスタ２５が接続状態となる電圧を第１のバイアス電圧２３と同じ電圧とし、第２のＭＯＳトランジスタ２５が切断状態となる電圧を出力制御信号２６の切断状態となる電圧と同等にする信号を設け、第１のＭＯＳトランジスタ２２に入力することで２つのＭＯＳトランジスタを一つにすることが出来る。
【００２４】
（実施の形態３）
図３は第二実施の形態における駆動回路の構成例を示すものである。図３において、３１は電流駆動型表示パネル、３２は第１のＭＯＳトランジスタ、３３は第１のＭＯＳトランジスタ３２のゲート端子に接続されるバイアス電圧、３４は電流駆動回路、３５は第２のＭＯＳトランジスタ、３６は第２のＭＯＳトランジスタ３５のゲート端子に接続される出力制御信号、３７は第３のＭＯＳトランジスタ、３８は第３のＭＯＳトランジスタ３７のゲート端子に接続されるバイアス電圧である。
【００２５】
以上のように構成されたこの実施の形態の表示装置について以下、その動作を説明する。電流駆動型表示パネル３１の画素回路は、電流駆動回路３４から出力される電流をカレントコピーする際、必要なゲート電圧をソースラインに出力電圧として発生させる。電流駆動型表示パネル３１によって発生した出力電圧はＭＯＳトランジスタ３２のドレイン端子に入力される。しかし、ＭＯＳトランジスタ３２に接続されているバイアス電圧３３によって、ＭＯＳトランジスタ３２のソース端子は、ＭＯＳトランジスタの特性上、バイアス電圧３３−ＶＴ（ＭＯＳトランジスタの閾値）以下となる。ＭＯＳトランジスタ３２のソース端子の電圧とドレイン端子の電圧との電圧差が発生するが、ＭＯＳトランジスタ３２の飽和特性によってＭＯＳトランジスタ３２のソース端子とドレイン端子間の電流は変化することはないため、電流駆動回路３４から出力された電流を正しく電流駆動型表示パネル３１に供給することが出来る。また、第３のＭＯＳトランジスタ３７と第３のバイアス電圧３８は、第１のＭＯＳトランジスタ３２と第１のバイアス電圧３３と同じ動作をする。また、第２のＭＯＳトランジスタ３５に入力される出力制御信号３６によって、電流出力を出力状態、Ｈｉ−Ｚ状態に切り替えることが出来る。
【００２６】
以上のように、この実施の形態によれば、電流駆動回路３４にはバイアス電圧３３−ＶＴ以上であり、電流駆動型表示パネル３１が発生する出力電圧よりも低い耐圧特性を持つトランジスタによって構成することが可能となる。また、Ｈｉ−Ｚ状態にすることで、たとえば、電流駆動型表示パネル３１のソースラインにオペアンプ等を接続することでプリチャージ動作が可能となる。また、第３のＭＯＳトランジスタを追加することで、第１のＭＯＳトランジスタと電流駆動回路３４との配線に他の信号によるノイズがのることにより、電流駆動回路３４のトランジスタの耐圧を超える電圧が発生した場合でも、第３のＭＯＳトランジスタを電流駆動回路３４の近傍に配置することにより、より確実に耐圧を抑えることが可能となる。
【００２７】
なお、出力制御信号３６によって第２のＭＯＳトランジスタ３５が接続状態となる電圧を第１のバイアス電圧３３と同じ電圧とし、第２のＭＯＳトランジスタ３５が切断状態となる電圧を出力制御信号３６の切断状態となる電圧と同等にする信号を設け、第１のＭＯＳトランジスタ３２に入力することで２つのＭＯＳトランジスタを一つにすることが出来る。
【００２８】
（実施の形態４）
図４は第四実施の形態における駆動回路の構成例を示すものである。図４において、４１は電流駆動型表示パネル、４２は第１のＭＯＳトランジスタ、４３は第１のＭＯＳトランジスタ４２のゲート端子に接続されるバイアス電圧、４４は電流駆動回路、４５は第２のＭＯＳトランジスタ、４６は第２のＭＯＳトランジスタ４５のゲート端子に接続される第１の出力制御信号、４７は第３のＭＯＳトランジスタ、４８は第３のＭＯＳトランジスタ４７のゲート端子に接続される第２の出力制御信号である。
【００２９】
以上のように構成されたこの実施の形態の表示装置について以下、その動作を説明する。電流駆動型表示パネル４１の画素回路は、電流駆動回路４４から出力される電流をカレントコピーする際、必要なゲート電圧をソースラインに出力電圧として発生させる。電流駆動型表示パネル４１によって発生した出力電圧はＭＯＳトランジスタ４２のドレイン端子に入力される。しかし、ＭＯＳトランジスタ４２に接続されているバイアス電圧４３によって、ＭＯＳトランジスタ４２のソース端子は、ＭＯＳトランジスタの特性上、バイアス電圧４３−ＶＴ（ＭＯＳトランジスタの閾値）以下となる。ＭＯＳトランジスタ４２のソース端子の電圧とドレイン端子の電圧との電圧差が発生するが、ＭＯＳトランジスタ４２の飽和特性によってＭＯＳトランジスタ４２のソース端子とドレイン端子間の電流は変化することはないため、電流駆動回路４４から出力された電流を正しく電流駆動型表示パネル４１に供給することが出来る。また、第１の出力制御信号４６と反転の信号を第２の出力制御信号４８として第３のＭＯＳトランジスタ４７のゲート端子に入力することにより、第１の出力制御信号４６と第２のＭＯＳトランジスタ４５のソース端子−ゲート端子間容量によるカップリングノイズの影響により発生する過電圧を抑えることが出来る。第２のＭＯＳトランジスタ４５と第３のＭＯＳトランジスタ４７のトランジスタサイズは同じであるのが良い。また、第２のＭＯＳトランジスタ４５に入力される第１の出力制御信号４６によって、電流出力を出力状態、Ｈｉ−Ｚ状態に切り替えることが出来る。
【００３０】
以上のように、この実施の形態によれば、電流駆動回路４４にはバイアス電圧４３−ＶＴ以上であり、電流駆動型表示パネル４１が発生する出力電圧よりも低い耐圧特性を持つトランジスタによって構成することが可能となる。また、Ｈｉ−Ｚ状態にすることで、たとえば、電流駆動型表示パネル４１のソースラインにオペアンプ等を接続することでプリチャージ動作が可能となる。また、第３のＭＯＳトランジスタを追加することで、第１の出力制御信号４６と第２のＭＯＳトランジスタ４５のソース端子−ゲート端子間容量によるカップリングノイズの影響により発生する過電圧を抑えることが出来、より確実に耐圧を抑えることが可能となる。
【００３１】
なお、第１の出力制御信号４６によって第２のＭＯＳトランジスタ４５が接続状態となる電圧を第１のバイアス電圧４３と同じ電圧とし、第２のＭＯＳトランジスタ４５が切断状態となる電圧を第１の出力制御信号４６の切断状態となる電圧と同等にすることで、第１のＭＯＳトランジスタ４２と第２のＭＯＳトランジスタ４５を一つにすることが出来る。その場合、第２の出力制御信号４８も同様に接続状態となる電圧は第１のバイアス電圧４３と同じ電圧にする必要がある。
【００３２】
なお、第三実施の形態と同様に、第１のＭＯＳトランジスタと電流駆動回路４４との間にさらにＭＯＳトランジスタを配置し、バイアス電圧を入力することにより、さらに過電圧を抑えることが出来るようになる。
【産業上の利用可能性】
【００３３】
本発明にかかる表示装置は、有機ＥＬパネルなど電流駆動型の表示用に有用である。また電流値を合わせながら高精度に出力するプリンタドライバ等の用途にも応用できる。
【図面の簡単な説明】
【００３４】
【図１】この発明の実施の形態１による駆動装置の全体構成を示す図
【図２】この発明の実施の形態２による駆動装置の全体構成を示す図
【図３】この発明の実施の形態３による駆動装置の全体構成を示す図
【図４】この発明の実施の形態４による駆動装置の全体構成を示す図
【図５】従来の表示装置の全体構成を示す図
【符号の説明】
【００３５】
１１  電流駆動型表示パネル
１２  第１のＭＯＳトランジスタ
１３  第１のバイアス電圧
１４  電流駆動回路
２１  電流駆動型表示パネル
２２  第１のＭＯＳトランジスタ
２３  第１のバイアス電圧
２４  電流駆動回路
２５  第２のＭＯＳトランジスタ
２６  出力制御信号
３１  電流駆動型表示パネル
３２  第１のＭＯＳトランジスタ
３３  第１のバイアス電圧
３４  電流駆動回路
３５  第２のＭＯＳトランジスタ
３６  出力制御信号
３７  第３のＭＯＳトランジスタ
３８  第３のバイアス電圧
４１  電流駆動型表示パネル
４２  第１のＭＯＳトランジスタ
４３  第１のバイアス電圧
４４  電流駆動回路
４５  第２のＭＯＳトランジスタ
４６  第１の出力制御信号
４７  第３のＭＯＳトランジスタ
４８  第２の出力制御信号
【図１】
2008310076.tif 000003
【図２】
2008310076.tif 000004
【図３】
2008310076.tif 000005
【図４】
2008310076.tif 000006
【図５】
2008310076.tif 000007