(57)【要約】【課題】ＰＷＭ信号の異常を瞬時に検出することにより安全性を高める。【解決手段】モータ制御用マイクロコンピュータ１０は、モータを駆動するモータ駆動回路にＰＷＭ信号を出力するモータ制御用マイクロコンピュータであって、ＰＷＭ信号の正相信号と逆相信号を入力し、正相信号と逆相信号が共にＨレベルであることを検知して検知信号を出力する異常信号検知回路４３と、異常信号検知回路４３から検知信号を入力し、ＰＷＭ信号の出力を停止するＰＷＭ信号停止回路３８と、を有する。【選択図】  図３
2008295128.tif 000002
【特許請求の範囲】
【請求項１】
モータを駆動するモータ駆動回路にＰＷＭ信号を出力するモータ制御用マイクロコンピュータであって、
前記ＰＷＭ信号の正相信号と逆相信号を入力し、前記正相信号と前記逆相信号が共に第１論理値であることを検知して検知信号を出力する異常信号検知回路と、
前記異常信号検知回路から前記検知信号を入力し、前記ＰＷＭ信号の出力を停止するＰＷＭ信号停止回路と、を有する
モータ制御用マイクロコンピュータ。
【請求項２】
前記異常信号検知回路は、複数相のＰＷＭ信号のうち、いずれかの相の前記正相信号と前記逆相信号が共に第１論理値であることを検知し、
前記ＰＷＭ信号停止回路は、前記異常信号検知回路においていずれかの相の前記正相信号と前記逆相信号が共に第１論理値であることが検知されると、前記ＰＷＭ信号の出力を停止する
請求項１記載のモータ制御用マイクロコンピュータ。
【請求項３】
前記異常信号検知回路は、前記正相信号と前記逆相信号を入力し、前記正相信号と前記逆相信号が共に第１論理値の論理積をとって、前記ＰＷＭ信号停止回路に前記検知信号を出力する
請求項１又は２記載のモータ制御用マイクロコンピュータ。
【請求項４】
前記異常信号検出回路は、前記正相信号がゲートに入力される正相信号側トランジスタと、前記逆相信号がゲートに入力される逆相信号側トランジスタとを有し、前記正相信号側トランジスタ及び前記逆相信号側トランジスタの導通状態によって前記正相信号と前記逆相信号が共に第１論理値となったことを検知する
請求項１又は２記載のモータ制御用マイクロコンピュータ。
【請求項５】
前記モータ制御用マイクロコンピュータと前記モータ駆動回路との接続部分である出力端子と、前記出力端子に前記正相信号又は前記逆相信号を出力する出力バッファとの間の前記正相信号又は前記逆相信号を入力し、当該正相信号又は前記逆相信号がしきい値よりも大きいときに第１論理値を出力する異常検出用バッファを有する
請求項１乃至４のいずれか１項に記載のモータ制御用マイクロコンピュータ。
【請求項６】
前記異常検出用バッファは、
前記正相信号を出力する前記出力バッファの出力側の前記正相信号を入力し、当該正相信号が、前記正相信号を出力する出力バッファから出力される信号の第１論理値と第２論理値との電位差の１／４倍より大きいときに、第１論理値を出力する正相信号側異常検出用バッファと、
前記逆相信号を出力する前記出力バッファの出力側の前記逆相信号を入力し、当該逆相信号が、前記逆相信号を出力する前記出力バッファから出力される信号の第１論理値と第２論理値との電位差の１／４倍より大きいときに、第１論理値を出力する逆相信号側異常検出用バッファと、を有し、
前記異常信号検知回路は、
前記正相信号側検出用バッファの出力と、前記逆相信号が共に第１論理値であると前記検知信号を出力する正相信号側検知回路と、
前記逆相信号側検出用バッファの出力と、前記正相信号が共に第１論理値であると前記検知信号を出力する逆相信号側検知回路と、を有する
請求項５記載のモータ制御用マイクロコンピュータ。
【請求項７】
前記出力バッファの入力側と出力側の論理値を記憶するレジスタを更に備えた
請求項５又は６記載のモータ制御用マイクロコンピュータ。
【請求項８】
前記モータ制御用マイクロコンピュータは、
前記正相信号を出力する前記出力バッファの入力側の前記正相信号、前記出力側の前記正相信号、及び前記逆相信号を出力する前記出力バッファの入力側の前記逆相信号の反転信号を入力し、排他的論理和をとって出力する正相信号側回路と、
前記逆相信号を出力する前記出力バッファの入力側の前記逆相信号、前記出力側の前記逆相信号、及び前記正相信号を出力する前記出力バッファの入力側の前記正相信号の反転信号を入力し、排他的論理和をとって出力する逆相信号側回路と、を有し
前記レジスタは、前記正相信号側回路及び前記逆相信号側回路の出力を記憶する
請求項７記載のモータ制御用マイクロコンピュータ。
【請求項９】
モータの有するモータコイルに電流を供給するスイッチング素子にＰＷＭ信号を出力するモータ制御用マイクロコンピュータの制御方法であって、
前記ＰＷＭ信号のうち対となる正相信号と逆相信号が共に第１論理値であることを検知し、
前記正相信号と前記逆相信号が共に第１論理値であったときは、前記ＰＷＭ信号の出力を停止する
モータ制御用マイクロコンピュータの制御方法。
【請求項１０】
前記正相信号又は前記逆相信号のいずれかが第１論理値であるときに、対をなす他方の信号が、前記正相信号又は前記逆相信号を出力する出力バッファから出力される信号の第１論理値と第２論理値との電位差の１／４倍以上であるか否かを判定し、
前記他方の信号が前記電位差の１／４倍以上であれば、前記ＰＷＭ信号の出力を停止する
請求項９記載のモータ制御用マイクロコンピュータの制御方法。
【請求項１１】
前記モータ制御用マイクロコンピュータと前記モータとの接続部分である出力端子に前記正相信号又は前記逆相信号を出力する出力バッファの入力側と出力側の論理値を記憶する
請求項９又は１０記載のモータ制御用マイクロコンピュータの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータ制御用マイクロコンピュータに関する。
【背景技術】
【０００２】
従来より、モータの回転制御を行うモータ制御用マイクロコンピュータにおいて、モータ駆動回路に含まれるスイッチング素子をＯＮ／ＯＦＦさせることにより、モータコイルへの通電を制御するＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）駆動方式が広く用いられている。ＰＷＭ駆動方式を用いたモータ制御用マイクロコンピュータでは、スイッチング素子をＯＮ／ＯＦＦさせる周期を一定とし、この周期に対してＯＮとなるパルス幅を変化させてモータコイルへの電力供給を制御している。モータ制御用マイクロコンピュータでは、モータに回転異常が生じると、スイッチング素子に大電流が流れ、スイッチング素子が熱破壊されることがある。そこで、このような動作異常を検知し、動作に異常がある場合には、モータへの電力供給を停止する技術が知られている。
【０００３】
特許文献１には、ブラシレスモータの回転速度とスイッチング素子を制御するＰＷＭ信号をモニタし、回転速度が一定速度以下であり且つＰＷＭ信号の周波数が一定周波数以上であった場合には回転異常が生じていると判断し、モータの回転を停止させる技術が記載されている。
【特許文献１】特開２０００−１７５４８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載されたモータ制御用マイクロコンピュータでは、正相信号及び逆相信号が共にインバータを構成するスイッチング素子を駆動状態とする状態を瞬時に検出できる構成は有していない。そのため、特許文献１に記載されたモータ制御用マイクロコンピュータでは、異常発生から異常を検出するまでの遅延時間が長くなり、スイッチング素子の熱破壊や、場合によってはモータが破損する危険性が高まる。
【課題を解決するための手段】
【０００５】
本発明に係るモータ制御用マイクロコンピュータは、モータを駆動するモータ駆動回路にＰＷＭ信号を出力するモータ制御用マイクロコンピュータであって、前記ＰＷＭ信号の正相信号と逆相信号を入力し、前記正相信号と前記逆相信号が共に第１論理値であることを検知して検知信号を出力する異常信号検知回路と、前記異常信号検知回路から前記検知信号を入力し、前記ＰＷＭ信号の出力を停止するＰＷＭ信号停止回路と、を有するものである。
【０００６】
このように、ＰＷＭ信号の正相信号と逆相信号が共に第１論理値である異常を検出し、このような異常があった場合にはＰＷＭ信号の出力を停止することにより、簡易な回路構成で瞬時に異常を検出することができる。
【発明の効果】
【０００７】
本発明に係るモータ制御用マイクロコンピュータによれば、ＰＷＭ信号の異常を瞬時に検出することにより安全性を高めることができる。
【発明を実施するための最良の形態】
【０００８】
以下、添付した図面を参照して本発明の実施の形態について説明する。
［第１の実施形態］
図１は、本発明に係るモータ制御用マイクロコンピュータ１０の全体構成を示すブロック図である。モータ制御用マイクロコンピュータ１０は、モータコイル１１を駆動するモータ駆動回路１２に接続され、モータ駆動回路１２に出力するＰＷＭ信号を制御することによりモータの回転制御を行うものである。モータ駆動回路１２は、複数のスイッチング素子ＳＷ１〜６を有し、モータ制御用マイクロコンピュータ１０から入力されるＰＷＭ信号に応じて、スイッチング素子ＳＷ１〜６をＯＮ／ＯＦＦさせることによりモータに供給する電力を調整する。図１には、制御対象であるモータのうち、モータコイル１１のみを図示している。なお、以下の実施の形態の説明では、モータコイルのコイル相数、及びモータ駆動回路１２のインバータＩＮＶの相数は、それぞれ３相を例として説明するが、本発明は、コイル及びインバータの相数はこれに限定されるものではない。
【０００９】
モータ制御用マイクロコンピュータ１０は、タイマ回路１５によって生成される３相ＰＷＭ信号を、ＰＷＭ信号出力回路１６を介してモータ駆動回路１２に出力している。本発明の特徴は、後述するようにＰＷＭ信号出力回路１６の構成にある。ＰＷＭ信号出力回路１６から出力されるＰＷＭ信号は、それぞれのスイッチング素子ＳＷ１〜６のＯＮ／ＯＦＦを制御している。スイッチング素子ＳＷ１〜６は、電源２１とモータコイル１１との間に介され、電源２１からモータコイル１１へ供給される電力を調整している。
【００１０】
モータ駆動回路１２は、内部信号としてノードｎ１の電圧をモータ制御用マイクロコンピュータ１０に出力している。モータ制御用マイクロコンピュータ１０は、このノードｎ１の電圧をモニタし、ＰＷＭ信号のフィードバック制御を行っている。ノードｎ１の電圧は、モータ制御用マイクロコンピュータ１０内のＡ／Ｄコンバータ１８によって測定される。ＣＰＵ１９は、この測定結果に応じてタイマ回路１５を制御している。
【００１１】
モータ駆動回路１２は、スイッチング素子ＳＷ１〜６、ダイオードＤ１〜Ｄ６、抵抗Ｒ１、及び電源２１を備えて構成されている。モータ駆動回路１２は、３相のインバータＩＮＶを有している。３相のインバータは、モータコイル１１を構成する３相のコイルに接続され、電力を供給している。
【００１２】
スイッチング素子ＳＷ１及びＳＷ２は、Ｕ相のＰＷＭ信号によって駆動制御されるインバータＩＮＶ１を構成している。スイッチング素子ＳＷ１は、ソースがノードｎ２に接続され、ドレインがノードｎ３に接続され、ゲートにＵ相の正相信号Ｕが入力されるＮ型トランジスタによって構成されている。スイッチング素子ＳＷ２は、ソースがノードｎ３に接続され、ドレインがノードｎ１に接続され、ゲートにＵ相の逆相信号／Ｕが入力されるＮ型トランジスタによって構成されている。
【００１３】
ノードｎ２とノードｎ３の間には、ダイオードＤ１が接続されている。ダイオードＤ１は、アノードがノードｎ３に接続され、カソードがノードｎ２に接続されている。同様に、ノードｎ３とノードｎ１の間には、ダイオードＤ２が接続されている。ダイオードＤ２は、アノードがノードｎ１に接続され、カソードがノードｎ３に接続されている。ダイオードＤ１、Ｄ２は、スイッチング素子ＳＷ１、ＳＷ２を高速スイッチングしたときの電流を平滑化するように設けられている。また、スイッチング素子ＳＷ１、２がＯＮからＯＦＦに切り替わると、モータコイルでは誘電起電力が発生し、モータ内にサージ電圧という高い電圧が発生する。ダイオードＤ１、Ｄ２は、スイッチング素子ＳＷ１、２に逆向き印加されるサージ電圧を低減し、スイッチング素子ＳＷ１、ＳＷ２を保護する機能も有している。
【００１４】
同様に、スイッチング素子ＳＷ３及びＳＷ４は、Ｖ相のＰＷＭ信号によって駆動されるインバータＩＮＶ２を構成している。スイッチング素子ＳＷ３は、ソースがノードｎ２に接続され、ドレインがノードｎ３に接続され、ゲートにＶ相の正相信号Ｖが入力されるＮ型トランジスタによって構成されている。スイッチング素子ＳＷ４は、ソースがノードｎ２に接続され、ドレインがノードｎ４に接続され、ゲートにＶ相の逆相信号／Ｖが入力されるＮ型トランジスタによって構成されている。ダイオードＤ３は、アノードがノードｎ４に接続され、カソードがノードｎ２に接続されている。ダイオードＤ４は、アノードがノードｎ１に接続され、カソードがノードｎ４に接続されている。
【００１５】
スイッチング素子ＳＷ５及びＳＷ６は、Ｗ相のＰＷＭ信号によって駆動されるインバータＩＮＶ３を構成している。スイッチング素子ＳＷ５は、ソースがノードｎ２に接続され、ドレインがノードｎ５に接続され、ゲートにＷ相の正相信号Ｗが入力されるＮ型トランジスタによって構成されている。スイッチング素子ＳＷ６は、ソースがノードｎ５に接続され、ドレインがノードｎ２に接続され、ゲートにＷ相の逆相信号／Ｗが入力されるＮ型トランジスタによって構成されている。ダイオードＤ５は、アノードがノードｎ５に接続され、カソードがノードｎ２に接続されている。ダイオードＤ６は、アノードがノードｎ１に接続され、カソードがノードｎ５に接続されている。
【００１６】
インバータＩＮＶ１〜３の出力であるノードｎ３、ｎ４、ｎ５は、モータコイル１１を構成する３相のコイルにそれぞれ接続されている。モータコイル１１は、ノードｎ１〜ｎ３から供給される電力に応じて回転制御されている。抵抗Ｒ１は、ノードｎ１と接地との間に接続されている。モータ駆動回路１２は、ノードｎ１の電圧をモータ制御用マイクロコンピュータ１０に出力している。これにより、モータ駆動回路１２の内部信号は、モータ制御用マイクロコンピュータ１０によってモニタされる。
【００１７】
モータ制御用マイクロコンピュータ１０は、タイマ回路１５、ＰＷＭ信号出力回路１６、コンパレータ回路１７、Ａ／Ｄコンバータ１８、及びＣＰＵ１９を備えて構成されている。タイマ回路１５は、Ｕ相、Ｖ相、Ｗ相の正相信号及び、/Ｕ相、/Ｖ相、/Ｗ相の逆相信号からなる３相ＰＷＭ信号を生成し、ＰＷＭ信号出力回路１６に出力している。この３相ＰＷＭ信号は、モータ駆動回路１２のスイッチング素子ＳＷ１〜６のゲートにそれぞれ出力され、スイッチング素子ＳＷ１〜６を駆動している。
【００１８】
図２は、タイマ回路１５によって生成される３相ＰＷＭ信号のタイミングチャートである。Ｕ相、Ｖ相、Ｗ相のＰＷＭ信号は、Ｔ１から次のＴ１になるまでの周期が一定であり、この周期に対してＯＮとなるパルス幅であるデューティ比を変化させることによりモータに供給する電力の調整を行っている。ここで、正相信号及び逆相信号が共にＨレベルとなると、インバータＩＮＶを構成する１組のスイッチング素子ＳＷが共にＯＮとなりインバータＩＮＶを構成するスイッチング素子ＳＷに貫通電流が流れることとなる。この貫通電流により、スイッチング素子が破損するおそれがある。そこで、タイマ回路１５は、正相信号がＬレベルからＨレベル、又は、ＬレベルからＨレベルに切り替わるときには、正相信号及び逆相信号が共にＬレベルに設定されるデッドタイムＤＴを設け、電圧レベルが切り替わる際に正相信号と逆相信号が共にＨレベルとなる時間を生じさせないようにしている。
【００１９】
Ｕ相の正相信号Ｕ及び逆相信号／Ｕについて説明すると、正相信号Ｕは、Ｔ２においてＬレベルからＨレベルとなり、Ｔ３においてＨレベルからＬレベルに変化している一方、Ｕ相の逆相信号／Ｕは、Ｔ１でＨレベルからＬレベルに変化し、Ｔ４でＬレベルからＨレベルに変化している。すなわち、Ｔ１〜Ｔ２、及びＴ３〜Ｔ４の間は、Ｕ相の正相信号Ｕ、及び逆相信号／Ｕが共にＬレベルに設定されるデッドタイムＤＴである。Ｖ相、Ｗ相のＰＷＭ信号についても同様に、正相信号がＬレベルからＨレベル、又はＨレベルからＬレベルに切り替わるときには、逆相信号がＬレベルに設定されるデッドタイムＤＴが設けられている。このように、ＰＷＭ信号は、正相信号と逆相信号が共にＬレベルとなるようなことはあっても、共にＨレベルと設定されることはない。
【００２０】
ＰＷＭ信号出力回路１６は、ＰＷＭ信号の正相信号と逆相信号が共にＨレベルである異常なＰＷＭ信号の状態を検知するよう構成されている。ＰＷＭ信号出力回路１６は、いずれかの相の正相信号と逆相信号が共にＨレベルとなったことを検知すると、ＰＷＭ信号の出力を停止してモータへの電力供給を停止させるよう構成されている。
【００２１】
コンパレータ回路１７は、コンパレータ２０、抵抗Ｒ２、Ｒ３を備えて構成されている。コンパレータ２０は、一方にノードｎ１の電圧を入力し、他方に抵抗Ｒ２及びＲ３によって決まる基準電圧Ｖｒｅｆを入力し、ノードｎ１の電圧が基準電圧Ｖｒｅｆよりも大きいときはＨレベルを出力し、ノードｎ１の電圧が基準電圧Ｖｒｅｆよりも小さいときはＬレベルを出力するよう構成されている。コンパレータ２０の出力端子と接地との間には、直列接続された抵抗Ｒ２及び抵抗Ｒ３が接続されている。抵抗Ｒ２と抵抗Ｒ３の間のノードｎ６の電圧は、基準電圧Ｖｒｅｆとしてコンパレータ２０に出力されている。
【００２２】
Ａ／Ｄコンバータ１８は、コンパレータ２０の出力を入力し、デジタル信号に変換してＣＰＵ１９に出力するよう構成されている。ＣＰＵ１９は、Ａ／Ｄコンバータ１８から入力されるデジタル信号に基づいて、タイマ回路１５に出力する制御信号を調整し、３相ＰＷＭ信号をフィードバック制御している。
【００２３】
図３は、ＰＷＭ信号出力回路１６の一構成例を示すブロック図である。図２に示すタイミングチャートにおいて、正相信号と逆相信号は、共にＬレベルになることはあっても、共にＨレベルになることはない。これは、正相信号と逆相信号が共にＨレベルになると、インバータＩＮＶを構成する一組のスイッチング素子ＳＷが共にＯＮとなり、インバータＩＮＶに貫通電流が流れてスイッチング素子ＳＷが破損するためである。そこで、ＰＷＭ信号出力回路１６では、正相信号と逆相信号が共にＨレベルとなる異常事態を検知するよう構成されている。
【００２４】
図３に示すように、前述したタイマ回路１５によって生成されたＵ相の正相信号Ｕは、出力バッファ３１を介して出力端子３９に出力される。同様に、Ｕ相の逆相信号／Ｕは、出力バッファ３３を介して出力端子４０に出力されている。出力端子３９、４０に対して、紙面左側がモータ制御用マイクロコンピュータ１０の内部であり、紙面左側がモータ制御用マイクロコンピュータ１０の外部を示している。図３では、Ｕ相の出力部について詳細に図示しているが、他のＶ相、Ｗ相についてもＵ相と同様の構成を有するものとする。出力端子３９、４０は、モータ駆動回路１２に接続されている。Ｕ相のＰＷＭ信号を出力する出力バッファ３１、３３の電源は、ノードｎ７に接続されている。すなわち、正相信号Ｕ及び逆相信号／Ｕは、ノードｎ７の電圧により、モータ駆動回路１２に出力されるか否か制御されている。
【００２５】
ＰＷＭ信号出力回路１６は、出力バッファ３１、３３、異常検出用バッファ３２、３４、異常信号検知回路４３、及びＰＷＭ信号停止回路３８を備えて構成されている。本実施形態の特徴は、正相信号及び逆相信号が共にＨレベルになったことを検知する異常信号検知回路４３と、異常信号検知回路４３によってＰＷＭ信号の異常が検知されたときにＰＷＭ信号を停止させるＰＷＭ信号停止回路３８を備えた点にある。Ｕ相の正相信号Ｕ側に設けられた異常検出用バッファ３２は、出力バッファ３１と出力端子３９の間、すなわちＵ相の正相信号Ｕを出力する出力バッファ３１の出力側の電圧を入力し、異常信号検知回路４３に出力するよう構成されている。Ｕ相の逆相信号／Ｕ側に設けられた異常検出用バッファ３４は、出力バッファ３３と出力端子４０との間、すなわちＵ相の逆相信号／Ｕを出力する出力バッファ３３の出力側の電圧を入力し、異常信号検知回路４３に出力するよう構成されている。
【００２６】
異常信号検知回路４３は、ＡＮＤ回路３５〜３７、及びＯＲ回路４２を備えて構成されている。ＡＮＤ回路３５〜３７は、Ｕ相、Ｖ相、Ｗ相のそれぞれのＰＷＭ信号の正相信号と逆相信号が入力される。ここでは、Ｕ相に設けられたＡＮＤ回路３５を例として説明を行う。ＡＮＤ回路３５は、一方に異常検出用バッファ３２からＵ相の正相信号Ｕを入力し、他方に異常検出用バッファ３４からＵ相の逆相信号／Ｕを入力し、論理積をとってＯＲ回路４２に出力する。すなわち、ＡＮＤ回路３５は、Ｕ相の正相信号Ｕと逆相信号／Ｕが共にＨレベルとなったことを検出して、検知信号としてＨレベルをＰＷＭ信号停止回路３８に出力する。同様に、ＡＮＤ回路３６は、図示しないバッファからＶ相の正相信号Ｖと逆相信号／Ｖを入力し、論理積をとってＯＲ回路４２に出力し、ＡＮＤ回路３７は、Ｗ相の正相信号Ｗと逆相信号／Ｗを入力し、論理積をとってＯＲ回路４２に出力する。すなわち、ＡＮＤ回路３６は、Ｖ相の正相信号Ｖと逆相信号／Ｖが共にＨレベルとなったことを検知して、ＯＲ回路４２に検知信号としてＨレベルを出力し、ＡＮＤ回路３７は、Ｗ相の正相信号Ｗと逆相信号／Ｗが共にＨレベルになったことを検知して、ＯＲ回路４２に検知信号としてＨレベルを出力する。このように、ＯＲ回路４２には、Ｕ相、Ｖ相、Ｗ相のうちいずれかのＰＷＭ信号に異常が発生すると、ＡＮＤ回路３５〜３７のうち少なくとも１つからＨレベルが入力される。
【００２７】
ＯＲ回路４２は、ＡＮＤ回路３５〜３７の検知信号の論理和をとってＰＷＭ信号停止回路３８に出力する。すなわち、ＯＲ回路４２は、Ｕ相、Ｖ相、Ｗ相のうち、少なくとも１相において、正相信号と逆相信号が共にＨレベルとなる異常を検知した場合には、ＰＷＭ信号停止回路３８に異常を示す検知信号を出力する。ＰＷＭ信号停止回路３８は、ＯＲ回路４２からＰＷＭ信号の異常を知らせる検知信号を入力した場合は、ＰＷＭ信号の出力端子３９、４０の状態をハイインピーダンスにすることにより異常出力を停止させる。すなわち、ＰＷＭ信号停止回路３８は、ノードｎ７から出力バッファ３１、３３に供給される電源を切り、出力バッファ３１、３３の出力を停止させる。これと同時に、ＰＷＭ信号停止回路３８は、図示しないＶ相、Ｗ相の出力バッファの電源を切り、Ｕ相、Ｖ相、Ｗ相すべてのＰＷＭ信号を停止させる。これにより、モータ制御用マイクロコンピュータ１０からモータ駆動回路１２に出力されるＰＷＭ信号が停止され、モータコイル１１に供給される電力が停止する。このように、ＰＷＭ信号停止回路３８は、ＰＷＭ信号に異常が生じた場合には、モータの回転を停止させることができる。
【００２８】
次に、このように構成されたモータ制御用マイクロコンピュータ１０の動作について図３を用いて説明する。モータ制御用マイクロコンピュータ１０の誤動作や、出力端子３９、４０の外部に接続された外部回路の短絡等により、Ｕ相の正相信号Ｕと逆相信号／Ｕが共にＨレベルになると、ＡＮＤ回路３５には両方の入力にＨレベルが入力される。ＡＮＤ回路３５は、Ｕ相の異常を知らせる検知信号をＯＲ回路４２に出力する。ＯＲ回路４２は、ＡＮＤ回路３５からＵ相のＰＷＭ信号の異常を知らせる検知信号を入力すると、ＰＷＭ信号のいずれかに異常が生じたことを知らせる検知信号をＰＷＭ信号停止回路３８に出力する。ＰＷＭ信号停止回路３８は、ＯＲ回路４２から検知信号を入力すると、出力バッファ３１、３３の電源をＯＦＦにしてＵ相のＰＷＭ信号の出力を停止させる。これと同時に、ＰＷＭ信号停止回路３８は、Ｖ相、Ｗ相の出力バッファの電源をＯＦＦにして、Ｕ相、Ｖ相、Ｗ相のすべてのＰＷＭ信号の出力を停止させる。これにより、モータ駆動回路１２に出力されるＰＷＭ信号が停止し、モータコイル１１に供給される電力が停止する。モータコイル１１は、供給される電力が停止するため、回転を停止する。
【００２９】
このように構成されたモータ制御用マイクロコンピュータ１０では、正相信号と逆相信号が共にＨレベルとなった状態を検知する異常信号検知回路４３を設け、異常信号検知回路４３によってＰＷＭ信号の異常が検知された場合には、ＰＷＭ信号停止回路３８によってＰＷＭ信号の出力を停止させることにより、瞬時にモータの回転を停止することができる。第１の実施形態では、異常検知に要する遅延時間は、異常検出用バッファ３２、３４の応答時間のみである。また、異常信号検知回路４３は、ＡＮＤ回路３５〜３７とＯＲ回路４２により簡易な構成であるため、従来のモータ制御用マイクロコンピュータの内外に設けられていた検知回路の回路構成を簡略化することができる。これにより、従来の異常検出用に設けられていた複雑な回路構成を要せず、従来の異常検出に要していた検出時間を大幅に短縮することができる。このように、第１の実施形態に係るモータ制御用マイクロコンピュータ１０では、簡易な構成により異常検出の遅延時間を大幅に削減することができる。第１の実施形態に係るモータ制御用マイクロコンピュータ１０は、瞬時にＰＷＭ信号の異常を検出することにより、スイッチング素子の熱破壊や、モータが破損といった危険性を回避し、モータの安全性を高めることができる。
【００３０】
［第２の実施形態］
図４は、本発明の第２の実施形態に係るＰＷＭ信号出力回路５０の一構成例を示す図である。なお、全体構成については、図１に示す第１の実施形態に係る全体構成と略同一であるためその説明を省略する。以下、第１の実施形態と略同一構成については、同一符号を付すことによりその説明を省略する。図４は、第１の実施形態における図３と対応している。第２の実施形態の特徴は、異常検出用バッファ４６、４７を低しきい値を有するバッファによって構成した点にある。
【００３１】
図４に示すように、ＰＷＭ信号出力回路５０は、異常検出用バッファ４６、４７、異常信号検知回路４８を備えて構成されている。異常信号検知回路４８は、Ｕ相の正相信号Ｕの異常を検出するＡＮＤ回路５１と、Ｕ相の逆相信号／Ｕの異常を検出するＡＮＤ回路５２を備えている。異常信号検知回路４８は、Ｖ相、Ｗ相についてもＵ相と同様に正相信号と逆相信号の異常を検知するＡＮＤ回路を備えているが、図中では、それぞれ１つのＡＮＤ回路５３、５４として示し、図示を省略している。
【００３２】
異常検出用バッファ４６、４７は、例えば、電源の１／４倍以上の電圧を入力するとＨレベルを出力する低しきい値を有するバッファである。異常検出用バッファ４６は、出力バッファ３１と出力端子３９との間、すなわちＵ相の正相信号Ｕを出力する出力バッファ３１の出力側の電圧を入力し、この電圧がしきい値を超えた場合は、ＡＮＤ回路５１にＨレベルを出力する。ＡＮＤ回路５１は、一方に正相信号側の異常検出用バッファ４６の出力を入力し、他方に逆相信号／Ｕを出力する出力バッファ３３の出力側の電圧を入力し、論理積をとってＯＲ回路４２に出力する。
【００３３】
異常検出用バッファ４７は、出力バッファ３３と出力端子４０との間、すなわち、逆相信号／Ｕを出力する出力バッファ３３の出力側の電圧を入力し、この電圧がしきい値を超えた場合は、ＡＮＤ回路５２にＨレベルを出力する。ＡＮＤ回路５２は、一方に出力バッファ３１と出力端子３９の間、すなわち正相信号Ｕを出力する出力バッファ３１の出力側の電圧を入力し、他方に異常検出用バッファ４７の出力を入力し、論理積をとってＯＲ回路４２に出力する。なお、Ｖ相、Ｗ相についても、それぞれ低しきい値を有する異常検出用バッファ及び異常検出用バッファの出力が入力されるＡＮＤ回路をそれぞれ有しているものとする。
【００３４】
次に、このように構成されたＰＷＭ信号出力回路５０の動作について説明する。例えば、本来ならばＵ相の正相信号がＨレベルで、Ｕ相の逆相信号／Ｕ相がＬレベルのとき、出力端子３９とモータ駆動回路１２の間Ｘと出力端子４０とモータ駆動回路１２との間Ｙで短絡が生じたとする。このような短絡により、Ｌレベルの逆相信号／Ｕは、Ｈレベルの方向に引き上げられる。異常検出用バッファ４７は、このようなわずかな逆相信号／Ｕの電圧上昇を検知して、ＡＮＤ回路５２にＨレベルを出力する。ＡＮＤ回路５２では、正相信号Ｕと異常検出用バッファ４７の出力から共にＨレベルが入力される。ＡＮＤ回路５２は、これに応じてＯＲ回路４２に対してＨレベルを出力する。ＯＲ回路４２は、ＡＮＤ回路５２からＨレベルを入力すると、ＰＷＭ信号に異常があったことを示す検知信号をＰＷＭ信号停止回路３８に出力する。ＰＷＭ信号停止回路３８は、出力バッファ３１、３３の電源をＯＦＦとしてＵ相のＰＷＭ信号の出力を停止させる。なお、Ｖ相、Ｗ相についても同様に、出力バッファの電源を停止し、ＰＷＭ信号を停止させる。
【００３５】
このように、第２の実施形態では、低しきい値の異常検出用バッファ４６、４７を用いることにより、正相信号及び逆相信号が共にＨレベルとならないまでも、一方がＨレベルであるときに他方がＬレベルからＨレベルに引き上げられるような場合であっても異常として検知することができる。すなわち、第２の実施形態に係るＰＷＭ信号出力回路５０では、ＰＷＭ信号の異常を検知する検知感度を上げることができる。
【００３６】
［第３の実施形態］
図５は、本発明の第３の実施形態に係るＰＷＭ信号出力回路６０の一構成例を示す図である。なお、全体構成については、図１に示す第１の実施形態に係る全体構成と略同一であるためその説明を省略する。図５は、第１の実施形態における図３と対応している。第３の実施形態の特徴は、第２の実施形態の構成に加えて、ＰＷＭ信号の異常の原因がモータ制御用マイクロコンピュータ１０の内外であるかを判定する機能を設けた点にある。
【００３７】
図５に示すように、ＰＷＭ信号出力回路６０は、第２の実施形態に加えて、レジスタ用バッファ６１、６２、ＥＸＯＲ回路６３、６４、及びレジスタ６５を備えている。なお、他の回路構成については、第２の実施形態と略同一であるため、同一構成については同一符号を付してその説明を省略する。レジスタ用バッファ６１、６２は、電源の１／４程度の低しきい値を有するバッファによって構成されている。レジスタ用バッファ６１は、正相信号Ｕの出力バッファ３１の出力信号を入力し、この信号レベルがしきい値を超えるとＨレベルをＥＸＯＲ回路６３に出力する。ＥＸＯＲ回路６３は、３入力であり、レジスタ用バッファ６１からの出力、正相信号Ｕの出力バッファ３１の入力信号、及び逆相信号／Ｕの出力バッファ３３の入力信号の反転信号を入力し、排他的論理和をとってレジスタ６５に出力する。レジスタ用バッファ６２は、逆相信号／Ｕの出力バッファ３３の出力信号を入力し、この出力信号の信号レベルがしきい値より大きければＨレベルをＥＸＯＲ回路６４に出力する。ＥＸＯＲ回路６４は、３入力であり、レジスタ用バッファ６２の出力、正相信号Ｕの出力バッファ３１の入力信号の反転信号、及び逆相信号／Ｕの出力バッファ３３の入力信号を入力し、排他的論理和をとってレジスタ６５に出力する。レジスタ６５は、ＥＸＯＲ回路６３、６４から入力された信号レベルを記憶する。このレジスタ６５によって記憶された信号レベルは、事後的にトレースできるよう構成されている。
【００３８】
次に、このように構成されたＰＷＭ信号出力回路６０の動作について説明する。例えば、本来ならば正相信号ＵがＨレベルで、逆相信号／ＵがＬレベルであるときに、Ｕ相の正相信号Ｕの異常検出用のＡＮＤ回路５１において異常が検出され、ＡＮＤ回路５１からＯＲ回路４２に対してＨレベルが出力されたとする。ここで、レジスタ６５に記憶されたＥＸＯＲ回路６４の出力がＨレベルであったとする。ＥＸＯＲ回路６４の出力がＨレベルであるということは、出力バッファ３３前後で信号が共にＨレベルで、出力バッファ３３の前後で信号レベルが変化していないことを示している。そのため、ＯＲ回路４２で検知されたＰＷＭ信号の異常は、モータ制御用マイクロコンピュータ１０から出力されるＰＷＭ信号にそもそも異常があることが分かる。一方、レジスタ６５に記憶されたＥＸＯＲ回路６３の出力がＬレベルであったときは、出力バッファの入力側と出力側で一方がＨレベルで、他方がＬレベルであり、出力バッファ３３の入力側と出力側で信号レベルが変化していることを示している。すなわち、ＯＲ回路４２で検知されたＰＷＭ信号の異常は、モータ制御用マイクロコンピュータ１０の外部（出力バッファ３３よりも外側）の異常であることが分かる。なお、Ｖ相、Ｗ相についても同様の構成を有しており、Ｕ相と同じくＰＷＭ信号の異常がモータ制御用マイクロコンピュータ１０の内外で生じたかを判定することができる。
【００３９】
このように、第３の実施形態では、出力バッファの入力側と出力側の信号を入力するＥＸＯＲ回路６３、６４、及び、ＥＸＯＲ回路６３、６４の出力を記憶するレジスタ６５を設けることにより、ＰＷＭ信号の異常が発生した際に、この異常がモータ制御用マイクロコンピュータの内外で生じたものかを事後的に判定することができる。これにより、ＰＷＭ信号の異常により、ＰＷＭ信号が停止した際の故障解析を容易に行うことができる。
【００４０】
［第４の実施形態］
図６は、本発明の第４の実施形態に係るＰＷＭ信号出力回路７０の一構成例を示す図である。第４の実施形態の特徴は、正相信号と逆相信号のＨレベルを検出する異常信号検知回路７１が、Ｎ型トランジスタ７２、７３によって構成されている点にある。第１〜３の実施形態では、正相信号と逆相信号のＨレベルを検出する異常信号検知回路がＡＮＤ回路によって構成されていたが、異常信号検知回路は正相信号と逆相信号のＨレベルを検出することができれば、第４の実施形態示すように他の回路構成によっても構成することができる。なお、異常信号検知回路７１は、Ｕ相の異常信号を検出するＮ型トランジスタ７２、７３のみを示しているが、Ｖ相、Ｗ相についても同様に、１対のＮ型トランジスタが設けられているものとする。
【００４１】
図６に示すように、第４の実施形態に係るＰＷＭ信号出力回路７０は、Ｎ型トランジスタ７２、７３を備えて構成されている。なお、他の構成については第１の実施形態と略同一構成であるため（図３）同一符号を付すことによりその説明を省略する。Ｎ型トランジスタ７２、７３は、直列接続され、ソース側に電源ＶＤＤが接続され、ドレイン側にＰＷＭ信号停止回路３８が接続されている。Ｎ型トランジスタ７２のゲートには、Ｕ相の正相信号Ｕが入力され、Ｎ型トランジスタ７３のゲートには、Ｕ相の逆相信号／Ｕが入力されている。すなわち、異常信号検知回路７１では、Ｕ相の正相信号Ｕ及び逆相信号／Ｕが共にＨレベルとなると、Ｎ型トランジスタ７２、７３が共にＯＮとなることにより、正相信号と逆相信号の異常を検知する。なお、Ｖ相、Ｗ相についても同様に正相信号と逆相信号がそれぞれのゲートに入力される１組のＮ型トランジスタを有しているものとする。
【００４２】
このように構成されたＰＷＭ信号出力回路７０では、Ｕ相の正相信号Ｕと逆相信号／Ｕが同時にＨレベルとなるＰＷＭ信号の異常が発生すると、Ｎ型トランジスタ７２、７３が共にＯＮとなる。ＰＷＭ信号停止回路３８は、Ｎ型トランジスタ７２の出力をモニタすることにより、Ｎ型トランジスタ７２、７３が共にＯＮとなっているか否かを判定し、ＰＷＭ信号の異常を検知する。Ｎ型トランジスタ７２、７３が共にＯＮとなると、ＰＷＭ信号停止回路３８は、Ｕ相のＰＷＭ信号に異常を検知し、Ｕ相、Ｖ相、Ｗ相のＰＷＭ信号を停止させる。同様に、Ｖ相、Ｗ相についても、ＰＷＭ信号の異常を検知した場合にはＰＷＭ信号停止回路３８は、３相のＰＷＭ信号を停止させる。
【００４３】
第４の実施形態では、異常信号検知回路７１を第１の実施形態のＰＷＭ信号出力回路に適用したが、第２、第３の実施形態におけるＰＷＭ信号出力回路に異常信号検知回路７１を適用することも可能である。
【００４４】
このように、本発明は、ＰＷＭ信号の正相信号と逆相信号が共にＨレベルになることを検出する異常信号検知回路と、この異常信号検知回路によってＰＷＭ信号の異常が検知された場合にＰＷＭ信号を停止させるＰＷＭ信号停止回路を有していれば、種種の回路構成により本発明を実施することができる。このような構成により、本発明は、モータの異常を瞬時に検知することにより、モータの安全性を向上させることができる。
【図面の簡単な説明】
【００４５】
【図１】本発明の第１の実施形態に係るモータ制御用マイクロコンピュータ１０の全体構成例を示すブロック図である。
【図２】タイマ回路１５によって生成される３相ＰＷＭ信号のタイミングチャートである。
【図３】ＰＷＭ信号出力回路１６の一構成例を示すブロック図である。
【図４】本発明の第２の実施形態に係るＰＷＭ信号出力回路の一構成例を示すブロック図である。
【図５】本発明の第３の実施形態に係るＰＷＭ信号出力回路６０の一構成例を示す図である。
【図６】本発明の第４の実施形態に係るＰＷＭ信号出力回路７０の一構成例を示す図である
【符号の説明】
【００４６】
１０...モータ制御用マイクロコンピュータ    １１...モータコイル      
１２...モータ駆動回路        １５...タイマ回路      
１６、５０、６０、７０...ＰＷＭ信号出力回路
１７...コンパレータ回路      １８...Ａ／Ｄコンバータ      １９...ＣＰＵ
２０...コンパレータ          ２１...電源                  ３１、３３...出力バッファ
３２、３３、４６、４７...異常検出用バッファ              ３５〜３７...ＡＮＤ回路
３８...ＰＷＭ信号停止回路    ３９、４０...出力端子        ４２...ＯＲ回路
４３、４８、７１...異常信号検知回路                      ５１〜５４...ＡＮＤ回路
６１、６２...レジスタ用バッファ                          ６３、６４...ＥＸＯＲ回路
６５...レジスタ              ７２、７３...Ｎ型トランジスタ
Ｄ１〜Ｄ６...ダイオード      ＤＴ...デッドタイム          ＩＮＶ１〜３...インバータ
Ｒ１〜Ｒ３...抵抗            ＳＷ１〜６...スイッチング素子
【図１】
2008295128.tif 000003
【図２】
2008295128.tif 000004
【図３】
2008295128.tif 000005
【図４】
2008295128.tif 000006
【図５】
2008295128.tif 000007
【図６】
2008295128.tif 000008