(57)【要約】【課題】本発明は映像残留現象を有効改善することができる液晶表示装置及びその駆動方法を提供することを目的とする。【解決手段】本発明の液晶表示装置の駆動方法は、データドライバと、共通電圧生成回路と、複数のデータラインと、複数の画素電極と、共通電極と、を備え、前記データドライバは、前記複数のデータラインを介して前記複数の画素電極にデータ電圧を供給し、前記共通電圧生成回路は、前記共通電極に共通電圧を供給し、何れか１つのフレームで、前記共通電圧は、交流変化する主共通電圧と周期的に変化する副共通電圧とが重なって形成され、隣接する何れか２つのフレームで２つの共通電圧幅値の絶対値の差が小さいことを特徴としている。【選択図】図６
2008186018.tif 000002
【特許請求の範囲】
【請求項１】
データドライバと、共通電圧生成回路と、複数のデータラインと、複数の画素電極と、共通電極と、を備える液晶表示装置であって、
前記データドライバは、前記複数のデータラインを介して前記複数の画素電極にデータ電圧を供給し、
前記共通電圧生成回路は、交流電圧を生成するヒステリシス比較器と、周期的に変化する直流電圧を生成する直流電圧調整回路と、を備え、
前記交流電圧と前記直流電圧とが重なって形成される共通電圧が前記共通電極に作用し、
隣接する何れか２つのフレームで２つの共通電圧幅値の絶対値の差が小さいことを特徴とする液晶表示装置。
【請求項２】
前記ヒステリシス比較器は、第一抵抗素子と、第二抵抗素子と、第三抵抗素子と、第一コンデンサーと、第一オペアンプと、を備え、
前記第一コンデンサーの一端は、外界信号を受信し、他端は、前記第一抵抗素子を介して前記第一オペアンプの同相入力端子に接続され、
前記第一オペアンプの逆相入力端子は、前記第二抵抗素子を介して接地されるとともに、前記第三抵抗素子を介して該第一オペアンプの出力端に接続されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記直流電圧調整回路は、第四抵抗素子と、第五抵抗素子と、第六抵抗素子と、第七抵抗素子と、可変抵抗素子と、第一トランジスタと、第二トランジスタと、電源入力端と、第一信号入力端と、第二信号入力端と、を備え、
前記電源入力端は、直流電圧を受信するとともに、前記第五抵抗素子、前記第四抵抗素子、前記可変抵抗素子、前記第六抵抗素子、及び前記第七抵抗素子を順に介して接地され、
前記第一トランジスタのゲート電極は、第一信号入力端であり、ドレイン電極及びソース電極は、前記第四抵抗素子に並列接続され、
前記第二トランジスタのゲート電極は、第二信号入力端であり、ドレイン電極及びソース電極は、第六抵抗素子に並列接続されることを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記第四抵抗素子と第六抵抗素子との抵抗値が同じであることを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記直流電圧調整回路は、第一ダイオード及び第二ダイオードをさらに備え、
前記第四抵抗素子と前記可変抵抗素子との間の接続点は、前記第一ダイオードの正極及び負極を介して前記第四抵抗素子と第五抵抗素子との間の接続点に接続され、
前記第六抵抗素子と第七抵抗素子との間の接続点は、前記第二ダイオードの正極及び負極を介して前記可変抵抗素子と第六抵抗素子との間の接続点に接続されていることを特徴とする請求項４に記載の液晶表示装置。
【請求項６】
前記共通電圧生成回路は、バッファ回路及び共通電圧出力端を更に備え、
前記ヒステリシス比較器から生成された交流電圧は、前記バッファ回路を介して前記直流電圧調整回路からの直流電圧と重なって、前記共通電圧出力端で共通電圧を出力することを特徴とする請求項１に記載の液晶表示装置。
【請求項７】
バッファ回路は、第二オペアンプ及び第二コンデンサーを備え、
前記第二オペアンプの同相入力端子は、前記ヒステリシス比較器の出力端に接続され、
前記第二オペアンプの逆相入力端子は、該第二オペアンプの出力端に接続されるとともに、前記第二コンデンサーを介して前記共通電圧出力端に接続されることを特徴とする請求項６に記載の液晶表示装置。
【請求項８】
データドライバと、共通電圧生成回路と、複数のデータラインと、複数の画素電極と、共通電極と、を備える液晶表示装置の駆動方法において、
前記データドライバは、前記複数のデータラインを介して前記複数の画素電極にデータ電圧を供給し、
前記共通電圧生成回路は、前記共通電極に共通電圧を供給し、
何れか１つのフレームで、前記共通電圧は、交流変化する主共通電圧と周期的に変化する副共通電圧とが重なって形成され、
隣接する何れか２つのフレームで２つの共通電圧幅値の絶対値の差が小さいことを特徴とする液晶表示装置の駆動方法。
【請求項９】
前記副共通電圧は、何れか１つのフレームの主共通電圧の絶対値の２０％より小さいことを特徴とする請求項８に記載の液晶表示装置の駆動方法。
【請求項１０】
第ｎ−２フレームから第ｎ＋１フレームをまでを一周期と定義し、
第ｎ−２フレームで、前記主共通電圧は負電圧Ｖｃｏｍ１であり、前記副共通電圧はゼロであり、何れか１つの画素の画素電極はデータ電圧Ｖｄａｔａ１を印加し、
第ｎ−１フレームで、前記主共通電圧は正電圧Ｖｃｏｍ２であり、Ｖｃｏｍ２＝−Ｖｃｏｍ１であり、前記副共通電圧は−Ｖａであり、前記画素の画素電極はデータ電圧Ｖｄａｔａ２を印加し、前記Ｖｄａｔａ２＝−Ｖｄａｔａ１、Ｖｃｏｍ２＞Ｖｄａｔａ２であり、
第ｎフレームで、前記主共通電圧はＶｃｏｍ１であり、前記副共通電圧はゼロであり、前記画素の画素電極はデータ電圧Ｖｄａｔａ１を印加し、
第ｎ＋１フレームで、前記主共通電圧はＶｃｏｍ２であり、前記副共通電圧は＋Ｖａであり、前記画素の画素電極はデータ電圧Ｖｄａｔａ２を印加することを特徴とする請求項８又は９に記載の液晶表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置及び前記液晶表示装置の駆動方法に関するものである。
【背景技術】
【０００２】
液晶表示装置は、軽く、薄く、電力の消耗が小さく・輻射が少ないという特徴を有するので、広く使用されている。
【０００３】
図１は、従来の液晶表示装置の構造を示す図である。前記液晶表示装置１０は、第一基板１１と、共通電極１２と、第一配向層１３と、液晶層１４と、第二配向層１５と、複数の画素電極１６と、第二基板１７と、を備える。前記第一基板１１は、前記第二基板１７と相対に配置され、前記液晶層１４は、前記第一基板１１と前記第二基板１７との間に配置されている。前記共通電極１２及び前記第一配向層１３は、前記第一基板１１の内表面に順に配置され、前記画素電極１６及び第二配向層１５は、前記第二基板１７の内表面に順に配置されている。１つの画素電極１６と、前記画素電極１６に対応する液晶分子と、前記画素電極１６に対応する一部分の共通電極１２とが、１つの画素を構成する。
【０００４】
データ駆動回路が前記複数の画素電極１６にデータ電圧を供給し、共通電圧生成回路が前記共通電極１２に共通電圧を供給する。前記画素電極１６及び前記共通電極１２にデータ電圧及び共通電圧が印加されるとき、前記画素電極１６と前記共通電極１２との間に電場が生じる。前記電場は、液晶の配向状態を変化させることを通して光の通過を制御し、且つ、通過する光の量の差によりパターンを表示する。
【０００５】
図２は、図１に示す液晶表示装置の１つの画素に印加されたデータ電圧及び共通電圧の波形図である。第ｎ−１フレームで、前記画素の画素電極１６にデータ電圧Ｖｄａｔａ１を印加し、前記共通電極１２に負電圧Ｖｃｏｍ１を印加する。ここで、Ｖｄａｔａ１＞Ｖｃｏｍ１である。第ｎフレームで、前記画素の画素電極１６にデータ電圧Ｖｄａｔａ２を印加し、前記共通電極１２に正電圧Ｖｃｏｍ２を印加する。ここで、Ｖｃｏｍ２＞Ｖｄａｔａ２であり、Ｖｃｏｍ２＝−Ｖｃｏｍ１であり、且つＶｃｏｍ２−Ｖｄａｔａ２＝Ｖｄａｔａ１−Ｖｃｏｍ１である。第ｎ＋１フレームで、前記画素の画素電極１６にデータ電圧Ｖｄａｔａ１を印加し、前記共通電極１２に負電圧Ｖｃｏｍ１を印加する。ここで、Ｖｄａｔａ１＞Ｖｃｏｍ１である。即ち、第ｎ＋１フレームの状態と第ｎ−１フレームが同じであり、規則的な循環を実施する。
【０００６】
上述した駆動過程において、隣接した２つのフレームで、前記画素の画素電極１６及び前記共通電極１２に印加した電圧の極性が変わるが、前記共通電極１２及び画素電極１６に印加される電圧の絶対値が変わらなく、且つ、共通電極１２及び画素電極１６に印加される電圧絶対値の差も変わらない。即ち、前期画素電極１６と前記共通電極１２との間の電場の方向はフレームに従って変わるが、電場の強度は変わらない。
【０００７】
液晶分子に対して、電場の方向が変わり、電場の強度が変わらないと、電場による液晶分子の回転が同じになる。実際製品中において、液晶表示装置１０の液晶層１４に存在する不純なイオンが、有機材料から製造する第一配向膜１３及び第二配向膜１５に付着する可能性がある。前記画素電極１６と前記共通電極１２との間の電場強度が不変であるとき、液晶分子が回転する角度も不変である。即ち、液晶分子は同じ位置に停止している。液晶分子は不純なイオンに対する摩擦力が小さいので、前記液晶層１４中の不純なイオンが前記第一配向膜１３及び第二配向膜１５に大量に付着し、前記第一配向膜１３と第二配向膜１５との間に直流電場が生じる。前記画素電極１６と共通電極１２との間の電場が変化するとき、前記第一配向膜１３と第二配向膜１５との間に形成される直流電場が相変らず存在するので、液晶分子が他の方向へ回転するか、全く回転しない。従って、液晶表示装置の映像が停止する状況が現れる可能性がある。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の第一の目的は、上述した課題を解決し、画像が停止する問題を有効に改善することができる液晶表示装置を提供することである。
【０００９】
本発明の第二の目的は、上述した課題を解決し、画像が停止する問題を有効に改善することができる液晶表示装置の駆動方法を提供することである。
【課題を解決するための手段】
【００１０】
前記第一の目的を達成するため、本発明は、データドライバと、共通電圧生成回路と、複数のデータラインと、複数の画素電極と、共通電極と、を備える液晶表示装置であって、前記データドライバは、前記複数のデータラインを介して前記複数の画素電極にデータ電圧を供給し、前記共通電圧生成回路は、交流電圧を生成するヒステリシス比較器と、周期的に変化する直流電圧を生成する直流電圧調整回路と、を備え、前記交流電圧と前記直流電圧とが重なって形成される共通電圧が前記共通電極に作用し、隣接する何れか２つのフレームで２つの共通電圧幅値の絶対値の差が小さいことを特徴とする液晶表示装置を提供する。
【００１１】
前記第二の目的を達成するため、本発明の液晶表示装置の駆動方法は、データドライバと、共通電圧生成回路と、複数のデータラインと、複数の画素電極と、共通電極と、を備える液晶表示装置の駆動方法において、前記データドライバは、前記複数のデータラインを介して前記複数の画素電極にデータ電圧を供給し、前記共通電圧生成回路は、前記共通電極に共通電圧を供給し、何れか１つのフレームで、前記共通電圧は、交流変化する主共通電圧と周期的に変化する副共通電圧とが重なって形成され、隣接する何れか２つのフレームで２つの共通電圧幅値の絶対値の差が小さいことを特徴とする液晶表示装置の駆動方法を提供する。
【発明の効果】
【００１２】
本発明の液晶表示装置において、共通電圧とデータ電圧との間の差値を少し変化させると、画素電極と共通電極との間の電場強度も少し変化し、液晶分子が回転する角度も少し変化する。ただし、このような微小な変化は、人の目で感ずることができないので、表示効果に影響を与えない。液晶分子が少し回転するので、液晶層中の不純なイオンが互いに無規則にぶつかる確率が増加し、第一配向膜及び第二配向膜に吸着される不純なイオンの濃度が減少する。且つ、前記第一配向膜と第二配向膜との間に形成される直流電場も少し変化するので、液晶表示装置２０の画像が停止する状況を改善することができる。
【００１３】
本発明の液晶表示装置の駆動方法において、共通電圧とデータ電圧との間の差値を少し変化させると、画素電極と共通電極との間の電場強度も少し変化し、液晶分子が回転する角度も少し変化する。ただし、このような微小な変化は、人の目で感ずることができないので、表示効果に影響を与えない。液晶分子が少し回転するので、液晶層中の不純なイオンが互いに無規則にぶつかる確率が増加し、第一配向膜及び第二配向膜に吸着される不純なイオンの濃度が減少する。且つ、前記第一配向膜と第二配向膜との間に形成される直流電場も少し変化するので、液晶表示装置の画像が停止する状況を改善することができる。
【発明を実施するための最良の形態】
【００１４】
図３は、本発明の第一実施形態に係る液晶表示装置の構成を示す図である。前記液晶表示装置２０は、第一基板２１と、共通電極２２と、第一配向層２３と、液晶層２４と、第二配向層２５と、複数の画素電極２６と、第二基板２７と、を備える。前記第一基板２１は、前記第二基板２７と相対に配置され、前記液晶層２４は、前記第一基板２１と前記第二基板２７との間に位置している。前記共通電極２２及び前記第一配向層２３は、前記第一基板２１の内表面に順に配置され、前記画素電極２６及び第二配向層２５は、前記第二基板２７の内表面に順に配置されている。各画素電極２６と、前記画素電極２６に対応する液晶分子と、前記画素電極２６に対応する部分共通電極２２とは、１つの画素を構成する。
【００１５】
図４は、図３に示す液晶表示装置の回路構造を示す図である。前記液晶表示装置２０は、制御回路３１と、走査ドライバ３２と、データドライバ３３と、共通電圧生成回路３４と、互いに平行する複数のゲートライン２０１と、互いに平行し、且つ前記複数のゲートライン２０１に絶縁的に互いに交差する複数のデータライン２０２と、前記ゲートライン２０１及びデータライン２０２が交差する個所に隣接する複数の薄膜トランジスタ２０３と、複数の画素電極２６と、前記複数の画素電極２６に相対に配置される共通電極２２と、を備える。前記走査ドライバ３２は、前記複数のゲートライン２０１を駆動し、前記データドライバ３３は、前記複数のデータライン２０２を駆動し、前記共通電圧生成回路３４は、前記共通電極２２を駆動する。前記薄膜トランジスタ２０３のゲート電極は、それぞれ前記ゲートライン２０１に接続され、前記薄膜トランジスタ２０３のソース電極は、それぞれ前記データライン２０２に接続され、前記薄膜トランジスタ２０３のドレイン電極は、それぞれ前記画素電極２６に接続されている。
【００１６】
外界の信号が前記制御回路３１へ入力されると、前記制御回路３１は制御信号を出力して、前記走査ドライバ３２と、前記データドライバ３３と、前記共通電圧生成回路３４とが正常に作業するように制御する。前記走査ドライバ３２のゲート電圧が前記複数のゲートライン２０１を介して、対応する薄膜トランジスタ２０３のゲート電極に印加され、薄膜トランジスタ２０３がオンされる。前記データドライバ３３のデータ電圧が前記データライン２０２を介して、対応する薄膜トランジスタ２０３のソース電極に印加される。この時、もし薄膜トランジスタ２０３オンされると、前記データ電圧が薄膜トランジスタ２０３のドレイン電極に送信され、且つ画素電極２６に印加される。同時に、前記共通電圧生成回路３４で生じる共通電圧が前記共通電極２２に印加されるので、前記画素電極２６と前記共通電極２２との間に液晶分子の回転を制御する電場が生じ、画像の表示を実現することができる。
【００１７】
図５は、図３に示す液晶表示装置の１つ画素に印加されたデータ電圧及び共通電圧の波形図である。第ｎ−２フレームで、前記画素の画素電極２６はデータ電圧Ｖｄａｔａ１を印加し、前記画素の共通電極２２は共通電圧Ｖｃｏｍ１を印加する。ここで、前記共通電圧Ｖｃｏｍ１は負電圧であり、Ｖｄａｔａ１＞Ｖｃｏｍ１である。第ｎ−１フレームで、前記画素の画素電極２６はデータ電圧Ｖｄａｔａ２を印加し、前記共通電極２２は共通電圧Ｖｃｏｍ２−Ｖａを印加する。ここで、共通電圧Ｖｃｏｍ２−Ｖａは正電圧であり、Ｖｃｏｍ２＝−Ｖｃｏｍ１、Ｖｄａｔａ２＝−Ｖｄａｔａ１であり、Ｖｃｏｍ２＞Ｖｄａｔａ２であり、Ｖａは前記共通電圧Ｖｃｏｍ２の２０％より小さい。第ｎフレームで、前記画素の画素電極２６はデータ電圧Ｖｄａｔａ１を印加し、前記画素の共通電極２２は共通電圧Ｖｃｏｍ１を印加する。ここで、前記共通電圧Ｖｃｏｍ１は負電圧である。第ｎ＋１フレームで、前記画素の画素電極２６はデータ電圧Ｖｄａｔａ２を印加し、前記共通電極２２は共通電圧Ｖｃｏｍ２＋Ｖａを印加する。ここで、前記共通電圧Ｖｃｏｍ２＋Ｖａは正電圧である。第ｎ＋２フレームで、前記画素の画素電極２６はデータ電圧Ｖｄａｔａ１を印加し、前記共通電極２２は共通電圧Ｖｃｏｍ１を印加する。ここで、前記共通電圧Ｖｃｏｍ１は負電圧である。即ち、第ｎ＋２フレームの状態と第ｎ−２フレームが完全に同じであり、規則的な循環を実施する。
【００１８】
図６は、図４に示す共通電圧生成回路の具体的な回路構造を示す図である。前記共通電圧生成回路３４は、ヒステリシス比較器（Ｈｙｓｔｅｒｅｓｉｓ  Ｃｏｍｐａｒａｔｏｒ）３４１と、バッファ回路３４２と、直流電圧調整回路３４３と、共通電圧出力端３４９と、を備える。
【００１９】
前記ヒステリシス比較器３４１は、第一抵抗素子Ｒ１と、第二抵抗素子Ｒ２と、第三抵抗素子Ｒ３と、第一コンデンサー（Ｃａｐａｃｉｔｏｒ）Ｃ１と、第一オペアンプ（Ｏｐｅｒａｔｉｏｎａｌ  ａｍｐｌｉｆｉｅｒ，ｏｐ  ａｍｐと略称）３４４と、を備える。前記第一オペアンプ３４４は、正負電源を提供するオペアンプである。前記第一コンデンサーＣ１の一端は、信号を受信し、他端は、前記第一抵抗素子Ｒ１を介して前記第一オペアンプ３４４の同相入力端子に接続されている。前記第一オペアンプ３４４の逆相入力端子は、前記第二抵抗素子Ｒ２を介して接地されると同時に、前記第三抵抗素子Ｒ３を介して前記第一オペアンプ３４４の出力端に接続されている。前記第一オペアンプ３４４の出力端は、前記ヒステリシス比較器３４１の出力端である。
【００２０】
前記バッファ回路３４２は、第二オペアンプ３４５及び第二コンデンサーＣ２を備える。前記第二オペアンプ３４５も正負電源を提供するオペアンプであり、前記第二コンデンサーＣ２は、電解コンデンサーである。前記第二オペアンプ３４５の同相入力端子は、前記ヒステリシス比較器３４１の出力端に接続され、逆相入力端子は、この第二オペアンプ３４５の出力端と、前記第二コンデンサーＣ２の正極に接続されている。前記第二コンデンサーＣ２の負極は、前記共通電圧出力端３４９に接続されている。前記バッファ回路３４２は、前記ヒステリシス比較器３４１で生じる鋭波を有効に除いて、前記ヒステリシス比較器３４１から出力される電圧をさらに緩衝する。
【００２１】
前記直流電圧調整回路３４３は、第四抵抗素子Ｒ４と、第五抵抗素子Ｒ５と、第六抵抗素子Ｒ６と、第七抵抗素子Ｒ７と、可変抵抗素子Ｒ８と、第一トランジスタＱ１と、第二トランジスタＱ２と、第一ダイオードＤ１と、第二ダイオードＤ２と、電源入力端３４６と、第一信号入力端３４７と、第二信号入力端３４８と、を備える。前記第四抵抗素子Ｒ４と第六抵抗素子Ｒ６との抵抗値は同じである。前記電源入力端３４６の一端は、直流電圧Ｖｄｄを受信し、他端は、前記第五抵抗素子Ｒ５、前記第四抵抗素子Ｒ４、前記可変抵抗素子Ｒ８、前記第六抵抗素子Ｒ６、及び前記第七抵抗素子Ｒ７を順に介して接地されている。前記第四抵抗素子Ｒ４と第五抵抗素子Ｒ５との間の接続点は、前記第一ダイオードＤ１の負極及び前記第一トランジスタＱ１のドレイン電極にそれぞれ接続されている。前記第一ダイオードＤ１の正極及び前記第一トランジスタＱ１のソース電極は、皆前記第四抵抗素子Ｒ４と前記可変抵抗素子Ｒ８との間の接続点に接続されている。前記第一トランジスタＱ１のゲート電極は、前記第一信号入力端３４７である。前記可変抵抗素子Ｒ８と第六抵抗素子Ｒ６との間の接続点は、前記第二ダイオードＤ２の負極及び前記第二トランジスタＱ２のドレイン電極にそれぞれ接続されている。前記第二ダイオードＤ２の正極及び前記第二トランジスタＱ２のソース電極は、皆前記第六抵抗素子Ｒ６と第七抵抗素子Ｒ７との間の接続点に接続されている。前記第二トランジスタＱ２のゲート電極は、前記第二信号入力端３４８である。前記第四抵抗素子Ｒ４と第五抵抗素子Ｒ５との間の接続点は、前記直流電圧調整回路３４３の出力端であり、前記共通電圧出力端３４９に接続されている。ここで、前記第一ダイオードＤ１及び第二ダイオードＤ２は、電流を安定させて、第一トランジスタＱ１及び第二トランジスタＱ２にとても大きい電流が流れることを防止する。
【００２２】
前記共通電圧Ｖｃｏｍを形成する過程は、以下の記述と同じである。前記ヒステリシス比較器３４１は、前記制御回路３１が出力した信号を調整した後、出力端から正負幅値を持つ交流電圧を出力する。この正負幅値は、前記ヒステリシス比較器３４１の第一オペアンプ３４４の正電源、負電源の電圧によって決める。本実施形態で、前記第一オペアンプ３４４の正電源電圧は５ボルトであり、負電源電圧は−１０ボルトであるので、前記交流電圧の正幅値は５ボルトであり、負幅値は−１０ボルトである。前記直流電圧調整回路３４３は、外界からの信号が前記第一信号入力端３４７及び第二信号入力端３４８に入力されることよって、前記第一トランジスタＱ１及び第二トランジスタＱ２のオン/オフを制御する。従って前記直流電圧調整回路３４３の出力端から周期的に変化する直流電圧を出力する。ここで、前記直流電圧は、２．５ボルトを基準にし、幅値が２．５ボルトより小さいインパルス電圧である。前記交流電圧と前記直流電圧とが重なって、前記共通電圧出力端３４９の出力端から共通電圧Ｖｃｏｍを出力する。
【００２３】
図７は、前記第一信号入力端３４７に入力される制御信号と、第二信号入力端子３４８に入力される制御信号との波形図である。第ｎ−２フレームで、前記第一制御信号は高レベルの電位であり、前記第二制御信号は低レベルの電位である。前記トランジスタＱ１がオンされ、且つ前記トランジスタＱ２がオフされると、第四抵抗素子Ｒ４がショートされる。この時、前記直流電圧調整回路３４３の出力端子から出力する電圧値は、
【数１】
2008186018.tif 000003
である。
即ち、Ｖｏｕｔは２．５ボルトであり、前記共通電圧出力端３４９が出力したＶｃｏｍ１は７．５ボルトである。
【００２４】
第ｎ−１フレームで、前記第一制御信号は高レベルの電位であり、前記第二制御信号も高レベルの電位である。前記第一トランジスタＱ１がオンされ、且つ前記第二トランジスタＱ２がオンされると、前記第四抵抗素子Ｒ４及び第六抵抗素子Ｒ６がショートされる、この時、前記直流電圧調整回路３４３の出力端子が出力した電圧値は、
【数２】
2008186018.tif 000004
である。
即ち、Ｖｏｕｔは（２．５−Ｖａ）ボルトであり、前記共通電圧出力端３４９が出力したＶｃｏｍ２−Ｖａは（７．５−Ｖａ）ボルトである。
【００２５】
第ｎフレームで、前記第一制御信号は低レベルの電位であり、前記第二制御信号は高レベルの電位である。前記第一トランジスタＱ１がオフされ、且つ前記第二トランジスタＱ２がオンされると、前記第六抵抗素子Ｒ６がショートされる、この時、前記直流電圧調整回路３４３の出力端子が出力した電圧値は、
【数３】
2008186018.tif 000005
である。
即ち、Ｖｏｕｔは２．５ボルトであり、前記共通電圧出力端３４９が出力したＶｃｏｍ１は７．５ボルトである。
【００２６】
第ｎ＋１フレームで、前記第一制御信号は低レベルの電位であり、前記第二制御信号は低レベルの電位である。前記第一トランジスタＱ１がオフされ、且つ前記第二トランジスタＱ２がオフされた時、前記直流電圧調整回路３４３の出力端子が出力した電圧値は、
【数４】
2008186018.tif 000006
である。
即ち、Ｖｏｕｔは（２．５＋Ｖａ）ボルトであり、前記共通電圧出力端３４９が出力したＶｃｏｍ２＋Ｖａは（７．５＋Ｖａ）ボルトである。第ｎ＋２フレームの状況は、第ｎ−２フレームの状況と完全に、同じである。
【００２７】
本発明の液晶表示装置の駆動方法において、共通電圧とデータ電圧との間の差値を少し変化させると、画素電極２６と共通電極２２との間の電場強度も少し変化し、液晶分子が回転する角度も少し変化する。ただし、このような微小な変化は、人の目で感ずることができないので、表示効果に影響を与えない。液晶分子が少し回転するので、液晶層２４中の不純なイオンが互いに無規則にぶつかる確率が増加し、第一配向膜２３及び第二配向膜２５に吸着される不純なイオンの濃度が減少する。且つ、前記第一配向膜２３と第二配向膜２５との間に形成される直流電場も少し変化するので、液晶表示装置２０の画像が停止する状況を改善することができる。
【００２８】
本発明の液晶表示装置の共通電極に印加された共通電圧の波形は上述した内容に限定されるものでなく、適宜に形状を採用することができる。例えば、図８に示すように、第ｎ−２フレームで、前記画素の画素電極２６はデータ電圧Ｖｄａｔａ１を印加し、前記共通電極２２は共通電圧Ｖｃｏｍ１−Ｖｂを印加する。ここで、前記共通電圧Ｖｃｏｍ１−Ｖｂは負電圧であり、Ｖｂは前記共通電圧Ｖｃｏｍ１の絶対値の２０％より小さく、Ｖｄａｔａ１＞Ｖｃｏｍ１である。第ｎ−１フレームで、前記画素の画素電極２６はデータ電圧Ｖｄａｔａ２を印加し、前記共通電極２２は共通電圧Ｖｃｏｍ２−Ｖｂを印加する。ここで、前記共通電圧Ｖｃｏｍ２−Ｖｂは正電圧であり、Ｖｃｏｍ２＞Ｖｄａｔａ２であり、Ｖｃｏｍ２＝−Ｖｃｏｍ１、Ｖｄａｔａ２＝−Ｖｄａｔａ１である。第ｎフレームで、前記画素の画素電極２６はデータ電圧Ｖｄａｔａ１を印加し、前記共通電極２２は共通電圧Ｖｃｏｍ＋Ｖｂを印加する。ここで、前記共通電圧Ｖｃｏｍ＋Ｖｂは負電圧である。第ｎ＋１フレームで、前記画素の画素電極２６はデータ電圧Ｖｄａｔａ２を印加し、前記共通電極２２は共通電圧Ｖｃｏｍ２＋Ｖｂを印加する。ここで、前記共通電圧Ｖｃｏｍ２＋Ｖｂは正電圧である。第ｎ＋２フレームで、前記画素の画素電極２６はデータ電圧Ｖｄａｔａ１を印加し、前記共通電極２２は共通電圧Ｖｃｏｍ１−Ｖｂを印加する。ここで、前記共通電圧Ｖｃｏｍ１−Ｖｂは負電圧である。即ち、第ｎ＋２フレームの状態は第ｎ−２フレームと同じであり、規則的な循環を実施する。
【００２９】
前記共通電圧の変化は以下のような規則がある。前記共通電圧は、交流変化する主共通電圧（Ｖｃｏｍ１又はＶｃｏｍ２）と周期的に変化する副共通電圧（Ｖａ又はＶｂ）とが重なって構成され、前記副共通電圧（Ｖａ又はＶｂ）の値は、何れか１つのフレーム中の主共通電圧（Ｖｃｏｍ１又はＶｃｏｍ２）の絶対値の２０％より小さい。即ち、Ｖａ、Ｖｂは、皆１/５｜Ｖｃｏｍ１｜又は１/５｜Ｖｃｏｍ２｜より小さく、前記副共通電圧（Ｖａ又はＶｂ）の値は、前記主共通電圧（Ｖｃｏｍ１又はＶｃｏｍ２）と該フレームで前記画素電極に印加されたデータ電圧との差の絶対値より小さい。換言すれば、Ｖａ、Ｖｂは、皆｜Ｖｃｏｍ１−Ｖｄａｔａ１｜又は｜Ｖｃｏｍ２−Ｖｄａｔａ２｜より小さく、隣接する２つのフレームで、前記共通電圧（Ｖｃｏｍ）の幅値の絶対値は、微小な差値（Ｖａ又は２Ｖｂ）がある。
【図面の簡単な説明】
【００３０】
【図１】従来の液晶表示装置の構造を示す図である。
【図２】図１に示す液晶表示装置の１つの画素に印加されたデータ電圧及び共通電圧の波形図である。
【図３】本発明の第１の実施形態に係る液晶表示装置の構成を示す断面図である。
【図４】本発明の液晶表示装置の回路構造を示す図である。
【図５】図３に示す液晶表示装置の１つの画素に印加されたデータ電圧及び共通電圧の波形図である。
【図６】図４に示す共通電圧生成回路の具体回路構造を示す図である。
【図７】前記第一信号入力端に入力される制御信号と第二信号入力端子３４８に入力される制御信号との波形図である。
【図８】本発明の液晶表示装置の共通電極に印加された共通電圧の波形図である。
【符号の説明】
【００３１】
２０  液晶表示装置
２１  第一基板
２２  共通電極
２３  第一配向層
２４  液晶層
２５  第二配向層
２６  画素電極
２７  第二基板
３１  制御回路
３２  走査ドライバ
３３  データドライバ
３４  共通電圧生成回路
２０１  ゲートライン
２０２  データライン
２０３  薄膜トランジスタ
３４１  ヒステリシス比較器
３４２  バッファ回路
３４３  直流電圧調整回路
３４４  第一オペアンプ
３４５  第二オペアンプ
３４６  電源入力端
３４７  第一信号入力端
３４８  第二信号入力端
３４９  共通電圧出力端
【図１】
2008186018.tif 000007
【図２】
2008186018.tif 000008
【図３】
2008186018.tif 000009
【図４】
2008186018.tif 000010
【図５】
2008186018.tif 000011
【図６】
2008186018.tif 000012
【図７】
2008186018.tif 000013
【図８】
2008186018.tif 000014