(57)【要約】【課題】  シリアル通信を用いてＩＯデータを転送する機能を備えたＩＯユニットにおいて、異常の有無を検出すること【解決手段】  第１基板１０，受信側の第２基板２０，両基板を接続するインタフェース部３０を備える。第１基板は、パラレル信号で構成されるＩＯデータを出力するＭＰＵ１１，ＭＰＵから出力されるＩＯデータを受け取り、シリアル信号に変換するとともにインタフェース部を経由して第２基板に送る第１ロジックＩＣ１２を備え、第２基板は、インタフェース部を経由して送られてくるシリアル信号で構成されるＩＯデータを受信し、パラレル信号に変換して出力する第２ロジックＩＣ２１を備える。第２ロジックＩＣの１つの出力端子ＱＡを分岐し、ＭＰＵの異常チェック用入力端子ＰＢに入力する。ＭＰＵは、ＰＢから取得した第２ロジックＩＣの出力端子ＱＡの状態を取得し、ＭＰＵが出力したチェック用データが正しく伝達されているか否かを判断することで異常の有無を判断する。【選択図】        図２
2008310389.tif 000002
【特許請求の範囲】
【請求項１】
接続したＩＯ機器に対してＩＯデータを出力するＩＯユニットであって、
送信側の第１基板と、受信側の第２基板と、それら両基板を接続するインタフェース部と、を備え、
前記第１基板には、パラレル信号で構成されるＩＯデータを出力するＭＰＵと、そのＭＰＵから出力されるＩＯデータを受け取り、シリアル信号に変換するとともに前記インタフェース部を経由して第２基板に送る第１ロジックＩＣと、を備え、
前記第２基板には、前記インタフェース部を経由して送られてくるシリアル信号で構成されるＩＯデータを受信し、パラレル信号に変換して出力する第２ロジックＩＣを備え、
その第２ロジックＩＣの出力端子のうちの１つを分岐して、前記第１基板のＭＰＵの異常チェック用入力端子に入力するように構成し、
前記ＭＰＵは、前記異常チェック用入力端子から取得した前記第２ロジックＩＣの１つの出力端子の状態を取得し、前記ＭＰＵが出力したチェック用データが正しく伝達されているか否かを判断することで異常の有無のチェックするように構成したことを特徴とするＩＯユニット。
【請求項２】
前記ＭＰＵにおける異常チェック処理機能は、前記異常チェック用入力端子にフィードバックされる第２ロジックＩＣの１つの出力端子に対するチェック用データとして、前記第１ロジックＩＣに対して“Ｈ”信号と“Ｌ”信号とをそれぞれ送り、前記異常チェック用入力端子の状態から、それぞれのチェック用データが正しく送られたか否かを判断するものであり、
その異常チェックを行なっている際には、そのチェック用データが送られる第２ロジックＩＣの出力端子に連係されたＩＯ機器は、動作しないように制御する制御部を設けたことを特徴とする請求項１に記載のＩＯユニット。
【請求項３】
前記制御部は、
前記異常チェック用入力端子にフィードバックされる第２ロジックＩＣの１つの出力端子を、第２基板に設けた論理和ＩＣの一方の入力端子に接続させると共に、前記ＭＰＵに設けた異常チェック用出力端子の出力を、前記論理和ＩＣの他方の入力端子に接続されるように構成し、
異常チェック時には、前記異常チェック用出力端子の出力を、論理和ＩＣの出力がＩＯ機器の非アクティブになるように制御するものである
ことを特徴とする請求項２に記載のＩＯユニット。
【請求項４】
前記ＭＰＵにより異常が無いと判定されることを条件に、接続されたＩＯ機器への正規のＩＯデータの出力を行なうようにしたことを特徴とする請求項１から３のいずれか１項に記載のＩＯユニット。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＩＯユニットに関するもので、より具体的には、複数の基板を有し、基板官野ＩＯデータの通信をシリアル通信で行なうものにおける故障検出技術に関するものである。
【背景技術】
【０００２】
ＦＡ（Ｆａｃｔｏｒｙ  Ａｕｔｏｍａｔｉｏｎ）におけるネットワークシステムは、生産設備の制御を司る１または複数のＰＬＣ（プログラマブルコントローラ）と、そのＰＬＣにより動作が制御される機器とが、制御系のネットワークに接続される。それらＰＬＣと機器は、その制御系のネットワークを介してサイクリックに通信を行なうことで、ＩＯデータの送受を行ない、生産設備を制御する。
【０００３】
ＰＬＣは、制御プログラムに基づいて演算実行するＣＰＵユニット、センサやスイッチなどの入力機器を接続してそれらのオン・オフ信号を入力信号として取り込む入力ユニット、アクチュエータやリレーなどの出力機器を接続してそれらに対して出力信号を送り出す出力ユニット、ネットワークに接続された他の装置とデータの送受を行なう通信ユニット、マスタスレーブ通信をするためのマスタユニット、各ユニットに電源を供給する電源ユニット、などの複数のユニットを組み合わせることにより構成されている。
【０００４】
上記のマスタユニットには、フィールドネットワークが接続され、そのフィールドネットワークに接続されたデジタルＩＯユニット（リモートＩＯユニット）との間で、マスタスレーブ通信を行なう。デジタルＩＯユニットは、入力機器や出力機器などのＩＯ機器が接続され、そのＩＯ機器のＩＯデータをネットワーク経由でマスタユニット（ＰＬＣ）との間で送受する。
【０００５】
入力ユニットや出力ユニットやデジタルＩＯユニットは、内蔵するＭＰＵと接続したＩＯ機器との間でＩＯデータの送受をする。これらのユニットは、上記の処理等を行なうための回路基板をケースに収納して構成される。回路基板は、通常、１枚の基板で構成されるが、複数の基板に分割して構成されることもある。係る場合、基板同士をコネクタ・ケーブルで接続する。
【０００６】
図１は、送信側の第１基板１と、受信側の第２基板２とが、インタフェース部３により連結された状態を示している。インタフェース部３は、両基板１，２の所定位置に設けたコネクタ同士を直接接続するタイプでも良いし、フレキシブルケーブルを用いたタイプでも良い。
【０００７】
係る回路基板におけるＩＯデータの送受は、以下のようにして行なわれる。電源が投入されると、第１基板１は、発振器１ｄが発振を開始し、その発振器１ｄの出力が４ビットバイナリカウンタからなるクロック部１ｃに与えられる。すると、クロック部１ｃが動作を開始し、クロック信号を出力する。これに伴い、ＭＰＵ１ａも動作を開始し、ユニットに接続されたＩＯ機器（出力機器）に対するＩＯデータ（出力データ）を所定のタイミングで出する。すなわち、ＭＰＵ１ａは、Ｅｎａｂｌｅ信号を有効にし、標準ロジックＩＣである８ビットシフトレジスタ１ｂにＩＯデータをセットする。
【０００８】
この８ビットシフトレジスタ１ｂにセットされたＩＯデータは、インタフェース部３を介して第２基板２に実装された標準ロジックＩＣである８ビットシフトレジスタ２ａに転送され、それぞれ対応するＩＯ機器へ出力される。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
第１，第２基板１，２にそれぞれ設けた８ビットシフトレジスタ１ｂ，２ａ間のデータ転送をシリアル通信で行なうようにした場合、以下に示す問題を生じる。図１に例示した構成では、第２基板２は標準ロジックＩＣだけで構成したため、事前にそのシステムの故障を検出することができない。そのため、故障の発生の有無に関わらずＭＰＵ１ａは、データ送信を実施することになる。すると、故障していることに気づかないまま第１基板１から第２基板２へデータを送信すると、そのシリアル信号のデータを第２基板２側で正しく受信できない可能性がある。そうすると、８シフトビットシフトレジスタ２ａから出力されるパラレル信号により動作する機器が適切な動作をしないというおそれがある。
【００１０】
本発明は、シリアル通信を用いてＩＯデータを転送する機能を備えたＩＯユニットにおいて、事前に故障・異常の有無を検出することができるＩＯユニットを提供することになる。
【００１１】
この発明のさらに他の目的ならびに作用効果については、明細書の以下の記述を参照することにより、当業者であれば容易に理解されるであろう。
【課題を解決するための手段】
【００１２】
上記の目的を達成するため、本発明に係るＩＯユニットは、（１）接続したＩＯ機器に対してＩＯデータを出力するＩＯユニットであって、送信側の第１基板と、受信側の第２基板と、それら両基板を接続するインタフェース部と、を備える。前記第１基板には、パラレル信号で構成されるＩＯデータを出力するＭＰＵと、そのＭＰＵから出力されるＩＯデータを受け取り、シリアル信号に変換するとともに前記インタフェース部を経由して第２基板に送る第１ロジックＩＣと、を備える。前記第２基板には、インタフェース部を経由して送られてくるシリアル信号で構成されるＩＯデータを受信し、パラレル信号に変換して出力する第２ロジックＩＣを備える。そして、その第２ロジックＩＣの出力端子のうちの１つを分岐して、前記第１基板のＭＰＵの異常チェック用入力端子に入力するように構成し、前記ＭＰＵは、前記異常チェック用入力端子から取得した前記第２ロジックＩＣの１つの出力端子の状態を取得し、前記ＭＰＵが出力したチェック用データが正しく伝達されているか否かを判断することで異常の有無のチェックするように構成した。
【００１３】
（２）前記ＭＰＵにおける異常チェック処理機能は、前記異常チェック用入力端子にフィードバックされる第２ロジックＩＣの１つの出力端子に対するチェック用データとして、前記第１ロジックＩＣに対して“Ｈ”信号と“Ｌ”信号とをそれぞれ送り、前記異常チェック用入力端子の状態から、それぞれのチェック用データが正しく送られたか否かを判断するものであり、その異常チェックを行なっている際には、そのチェック用データが送られる第２ロジックＩＣの出力端子に連係されたＩＯ機器は、動作しないように制御する制御部を設けるとよい。
【００１４】
（３）前記制御部は、前記異常チェック用入力端子にフィードバックされる第２ロジックＩＣの１つの出力端子を、第２基板に設けた論理和ＩＣの一方の入力端子に接続させると共に、前記ＭＰＵに設けた異常チェック用出力端子の出力を、前記論理和ＩＣの他方の入力端子に接続されるように構成し、異常チェック時には、前記異常チェック用出力端子の出力を、論理和ＩＣの出力がＩＯ機器の非アクティブになるように制御するものとすることができる。もちろん、非アクティブにするための構成は、これに限るものではなく、単純に出力しないようにＩＯ機器への系統の一部を切るようにしても良いし、ＩＯ機器への電源供給をせずにＩＯ機器自体が動作しないようにしても良い。
【００１５】
（４）前記ＭＰＵにより異常が無いと判定されることを条件に、接続されたＩＯ機器への正規のＩＯデータの出力を行なうようにするとよい。
【００１６】
本発明によれば、ＭＰＵと第１ロジックＩＣ（実施形態の、“８ビットシフトレジスタ１２”に対応）を活用してパラレル信号をシリアル信号に変換し、第２ロジックＩＣ（実施形態の、“８ビットシフトレジスタ２１”に対応）を活用してそのシリアル信号を再びパラレル信号に変換することで、第１基板から第２基板への一方向の省配線を実現することができる。係る省配線を実現したシステムにおいて、パラレル信号の一部をＭＰＵにフィードバックする（異常チェック用入力端子の状態を確認する）ことで、省配線システム全体の故障を事前に検出することができる。このように、事前にシステムの故障を検出することができるため、例えば、第１基板からのＩＯデータを送信する前にアラームでの警報などでユーザに異常・故障が生じていることを通知したり、システム動作を開始しないようにしたりすることができる。それにより、第２基板のパラレル信号により動作する機器の事故発生を防止できる。
【００１７】
異常チェックの際に、ＭＰＵから出力されるチェック用データに基づいて、第２ロジックＩＣの出力端子の出力の状態が、接続されたＩＯ機器をアクティブ（動作）にさせる可能性がある。そこで、（２）のように、ＩＯ機器が動作しないようにする制御部を設けること好ましく、（３）の発明のように構成すると、標準ロジックＩＣを用いた簡単な構成で制御部を実現できるので好ましい。
【発明の効果】
【００１８】
本発明は、シリアル通信を用いて省配線ＩＯデータを省配線で転送する機能を備えたＩＯユニットにおいて、事前に故障・異常の有無を検出することができる。よって、ＩＯ機器の誤動作を可及的に抑制できる。
【発明を実施するための最良の形態】
【００１９】
図２は、本発明に係るＩＯユニットに実装される回路の一例を示している。この例では、送信側の第１基板１０と、受信側の第２基板２０とが、シリアル通信を行なうインタフェース３０により接続されている。このＩＯユニットは、例えば、ＰＬＣを構成するユニットの一つであったり、ＰＬＣに対してネットワークを介して接続されるデジタルＩＯユニット（リモートＩＯユニットとも称される）であったりする。
【００２０】
第１基板１０には、ＭＰＵ１１と、標準ロジックＩＣである８ビットシフトレジスタ１２と、標準ロジックＩＣである４ビットバイナリカウンタからなるクロック部１３と、発振周波数が１ＭＨｚの発振器１４などが実装されている。
【００２１】
クロック部１３は、発振器１４から与えられる信号をカウントし、基準クロック信号を生成する。この基準クロック信号に基づいて、回路基板上の各素子（ＩＣ等）は動作する。
【００２２】
ＭＰＵ１１は、設定された各種の処理を実行するもので、本発明との関係で言うと、ＭＰＵ１１は、適宜のタイミングで接続されたＩＯ機器に対して出力するＩＯデータをパラレル信号として出力し、それを８ビットシフトレジスタ１２にセットする。
【００２３】
８ビットシフトレジスタ１２は、ＭＰＵ１１によってセットされた８ビットのデータを先頭から順に一つずつ出力する。これより、パラレル信号をシリアル信号に変換する。このシリアル信号は、インタフェース部３０の第１信号線Ｌ１を介して第２基板２０の８ビットシフトレジスタ２１に与えられる。この８ビットシフトレジスタ２１は、ラッチ機能付きであり、８ビットシフトレジスタ１２からシリアル信号として送られる８ビット分の信号が、それぞれの出力端子ＱＡ〜ＱＨから出力される。これにより、シリアル信号を再びパラレル信号に変換することができる。よって、インタフェース部３０における省配線が実現される。
【００２４】
また、ＭＰＵ１１から出力されるＥｎａｂｌｅ信号は、第２信号線Ｌ２を介して第２基板２０の８ビットシフトレジスタ２１に伝わる。
【００２５】
本実施形態では、インタフェース部３０として、第３信号線Ｌ３と第４信号線Ｌ４を設けた。さらに、第２基板２０の８ビットシフトレジスタ２１の１つの出力端子（ここでは、“ＱＡ”）の出力を、標準ロジックＩＣであるＯＲ素子２２の一方の入力端子に接続する。このＯＲ素子２２の出力が、ＱＡの出力としてＩＯ機器に与えられる。
【００２６】
また、このＯＲ素子２２の他方の入力端子には、第３信号線Ｌ３の一端を接続する。第３信号線Ｌ３の他端は、ＭＰＵ１１の異常チェック用出力端子ＰＡに接続している。この異常チェック用出力端子ＰＡは、異常有無のチェック中にＩＯ機器が誤動作するのを抑止するための停止信号を出力するものである。具体的には、本実施形態では、８ビットシフトレジスタ２１の出力は、Ｌアクティブとしているため、停止信号は“Ｈ”を出力するようにした。よって、ＰＡの出力が停止信号“Ｈ”のときは、その停止信号が、第３信号線Ｌ３を介してＯＲ素子２２に入力されるため、８ビットシフトレジスタ２１のＱＡの状態（Ｌ／Ｈ）に関わらず、ＯＲ素子２２の出力は“Ｈ”となり、それに接続される入力機器の動作は停止される。
【００２７】
第４信号線Ｌ４は、その一端をＭＰＵ１１の異常チェック用入力端子ＰＢに接続し、他端をＯＲ素子２２に接続した８ビットシフトレジスタ２１の出力端子（ＱＡ）に接続させている。これにより、その８ビットシフトレジスタ２１の出力端子（ＱＡ）の状態（Ｈ／Ｌ）が、第４信号線Ｌ４を介してＭＰＵ１１に与えられる。
【００２８】
この実施形態では、出力点数が８点のＩＯユニットであるため、８ビットシフトレジスタ１２，２１を用いたが、出力点数に応じて適宜変更する。また、ＩＯユニットは、具体的には、ＰＬＣを構成するＩＯユニット（出力ユニットと称されることもある）や、ＰＬＣにネットワーク接続されたデジタルＩＯユニット（リモートＩＯユニットと称されることもある）などにより実現でき、出力機器のみを接続するタイプはもちろんのこと、入力機器と出力機器を接続する混合タイプにも適用することができる。
【００２９】
次に、上述した構成からなるＩＯユニットの作用を、図３に示すフローチャートに基づいて説明する。まず、電源を入れる（Ｓ１）。すると、クロック部１３が動作を始め、基準クロック信号が出力され始めると、ＭＰＵ１１も動作を開始する（Ｓ１１）。ＭＰＵ１１は、まずＥｎａｂｌｅ信号を有効にして、異常チェック出力端子ＰＡをＨ出力する（Ｓ４）。これに伴い、ＯＲ素子２２の出力は“Ｈ”が保持される。
【００３０】
ＭＰＵ１１は、Ｐ０にＬを、Ｐ１〜Ｐ７にＨを出力し（Ｓ５）、それに基づくシリアル信号が第２基板２０の８ビットシフトレジスタ２１に届く時間を待つ（Ｓ６）。上述したように、Ｐ０からＰ７の出力は、８ビットシフトレジスタ１２を出力することでシリアル信号に変換され、それが、第２基板２０の８ビットシフトレジスタ２１に送られ、パラレル信号に再変換される。そして、Ｐ０の出力（Ｌ）は、８ビットシフトレジスタ２１のＱＡから出力され、同様にＰ１〜Ｐ７の各出力は、８ビットシフトレジスタ２１のＱＢ〜ＱＨから出力される。
【００３１】
ＭＰＵ１２は、異常チェック用入力端子ＰＢを読み込んで“L”であるか否かを判断し（Ｓ７）、Ｈであればエラーとして認識する（Ｓ８）。すなわち、Ｐ０は“Ｌ”であるため、信号伝達系や、８ビットシフトレジスタ等が正常であれば、ＱＡも“Ｌ”となる。よって、この状態でＰＢが“Ｌ”であれば正常となり“Ｈ”であれば、いずれかで異常を生じているおそれがあるといえる。
【００３２】
また、異常チェックのためにＰ０をＬにしたため、正常であれば、ＱＡもＬとなり、そのままでは、ＩＯ機器が動作してしまう。そこで本実施形態では、ＰＡをＨにし、ＱＡの出力に関係なくＯＲ素子２２の出力は“Ｈ”を保持するため、出力機器が誤って動作するのを抑制する。
【００３３】
上記のＳ５からＳ７の処理によって正常と判断された（Ｓ７でＹｅｓ）ならば、次にＭＰＵ１１は、Ｐ０にＨを、Ｐ１〜Ｐ７にＨを出力し（Ｓ９）、それに基づくシリアル信号が第２基板２０の８ビットシフトレジスタ２１に届く時間を待つ（Ｓ１０）。次いで、ＭＰＵ１２は、異常チェック用入力端子ＰＢを読み込んで“Ｈ”であるか否かを判断し（Ｓぬわ）、“Ｌ”であればエラーとして認識する（Ｓ１１）。すなわち、Ｐ０は“Ｈ”であるため、信号伝達系や、８ビットシフトレジスタ等が正常であれば、ＱＡも“Ｈ”となる。よって、この状態でＰＢが“Ｈ”であれば正常となり、“Ｌ”であればいずれかで異常を生じているおそれがあるといえる。
【００３４】
このようにして、２つの分岐判断が共にＹＥＳの場合、正常であると判断し、ＰＡをＬ出力する（Ｓ１３）。これにより、以後は、ＱＡの出力がＯＲ素子の出力に依存するようになる。以後、Ｐ０〜Ｐ７へ本来のデータを出力し、第１基板１０（８ビットシフトレジスタ１１）から第２基板２０（８ビットシフトレジスタ２１）へデータを送信する（Ｓ１４）。
【００３５】
ステップＳ６，１２にてエラーと認識した場合、ＭＰＵ１１は、所定のエラー処理、例えば、各種の警報（ランプ点灯・警報音発生等）を行なう。
【００３６】
図４は、本発明が適用される具体的な基板のブロック構成の一例を示している。もちろん、本発明は、係る構成に限られるものではない。ＩＯユニットは、筐体の中に所定の基板を実装することで構成され、実装する基板は、ここでは、通信制御部基板３１，ＩＯ回路部基板３２，ベース部基板３３の３枚に分割している。
【００３７】
通信制御部基板３１は、通信部としての機能を実現するための回路が形成される基板であり、通信インタフェース３１ａ等もこの通信制御部基板２１上に実装される。さらに、通信制御部基板３１には、電源端子３１ｂ、電源回路３１ｄ、クロック発振器３１ｅ、リセット回路３１ｆ、ＥＥＰＲＯＭ３１ｇ、アドレス設定スイッチ３１ｈ、通信用ＬＥＤ３１ｉ、及びＡＳＩＣおよびもＭＰＵなどの主要部品３１ｊなどが含まれる。通信用ＬＥＤ３１ｉは、動作ＬＥＤとも称され、通信実行時に点滅あるいは所定の色が点灯などする。電源端子３１ｂは、例えば、外部電源を接続するための端子であり、この外部電源から供給される電圧が、電源回路３１ｄにて所望の電圧に変換され、ＩＯ機器に供給される。
【００３８】
ＩＯ回路部基板３２には、ＩＯデータをＩＯコネクタとの間で送受する入出力部３２ａ，入出力電源モニタなどのステータス３２ｂ及び通信制御部基板３１側の回路と、ＩＯ機器とを電気的に絶縁するフォトカプラ３２ｃなどが含まれている。
【００３９】
ベース部基板３３には、ＩＯ機器を接続するためのＩＯコネクタ（端子台）３３ａ及びＩＯ機器の動作状態を示すＩＯ用ＬＥＤ３３ｂなどが含まれている。ＩＯ用ＬＥＤ３３ｂは、機能の点から見るとＩＯ回路部基板３２側に設置しても良いが、ＩＯコネクタ３３ａの近くに配置することで、そのＩＯコネクタ３３ａに接続された個々のＩＯ機器の動作状況をすぐに理解できるようになるという利点があるため、この例では、ベース部基板３３側に設置した。
【００４０】
図４に示す基板との関係でいうと、通信制御部基板３１が第１基板１０に対応し、ＩＯ回路部基板３２が第２基板２０に対応する。そして、ＭＰＵ１１，８ビットシフトレジスタ１２等は、主要部品３１ｊに対応し、８ビットシフトレジスタ２１は、入出力部３２ａに対応する。通信インタフェース３１ａは、例えば、ＰＬＣを構成するＩＯユニットの場合には、ＰＬＣの内部バスと接続するインタフェースとなり、その内部バスを介してＣＰＵユニットとの間でＩＯデータの送受等を行なうことになり、また、ＰＬＣに対してネットワーク接続されるデジタルＩＯユニット（リモートＩＯユニット）の場合には、接続するネットワークの通信プロトコルに対応するインタフェースとなる。
【００４１】
図２では、具体的な図示は省略するが、図４に示すような各種の回路部品が実装される。また、図４では、３つの基板に分離したが、例えばＩＯ回路部基板３２とベース部基板３３とを１枚の基板で構成しても良いし、その他の位置で分割しても良い。
【図面の簡単な説明】
【００４２】
【図１】本発明の前提となる内部の基板間においてシリアル通信でＩＯデータを転送するＩＯユニットを構成する回路基板の一例を説明するための図である。
【図２】本発明に係るＩＯユニットを構成する回路基板の一実施形態を示す図である。
【図３】ＩＯユニットの動作を説明するフローチャートである。
【図４】ＩＯユニットの具体的な回路基板のブロック構成を示す図である。
【符号の説明】
【００４３】
１０  第１基板
１１  ＭＰＵ
１２  ８ビットシフトレジスタ（第１ロジックＩＣ）
２０  第２基板
２１  ８ビットシフトレジスタ（第２ロジックＩＣ）
２２  ＯＲ素子（論理和ＩＣ）
３０  インタフェース部
Ｌ１  第１信号線（ＩＯデータ，チェック用データを送信するための配線）
Ｌ２  第２信号線（Ｅｎａｂｌｅ信号を送信するための配線）
Ｌ３  第３信号線（停止信号を送信するための配線）
Ｌ４  第４信号線（フィードバック信号を送信するための配線）
ＰＡ  異常チェック用出力端子
ＰＢ  異常チェック用入力端子
【図１】
2008310389.tif 000003
【図２】
2008310389.tif 000004
【図３】
2008310389.tif 000005
【図４】
2008310389.tif 000006