(57)【要約】【課題】  チャネルドープを行うことなく閾値電圧を調整可能なＭＯＳＦＥＴの製造方法を提供する。【解決手段】  本発明はＭＯＳＦＥＴの製造方法として具現化される。その製造方法は、ソース領域と、ドレイン領域と、ソース領域とドレイン領域を結ぶチャネル領域を有する半導体基板を用意する工程と、チャネル領域の表面にゲート絶縁膜を形成する工程と、反応性スパッタリング法によってゲート絶縁膜上に金属化合物材料からなるゲート電極を形成する工程を備えている。本発明の製造方法では、反応性スパッタリング法で用いる希ガスと反応性ガスの流量比率を、目標とするＭＯＳＦＥＴの閾値電圧に応じて調整する。【選択図】  図１
2008270598.tif 000002
【特許請求の範囲】
【請求項１】
ＭＯＳＦＥＴの製造方法であって、
ソース領域と、ドレイン領域と、ソース領域とドレイン領域を結ぶチャネル領域を有する半導体基板を用意する工程と、
チャネル領域の表面にゲート絶縁膜を形成する工程と、
反応性スパッタリング法によってゲート絶縁膜上に金属化合物材料からなるゲート電極を形成する工程を備えており、
前記反応性スパッタリング法で用いる希ガスと反応性ガスの流量比率を、目標とするＭＯＳＦＥＴの閾値電圧に応じて調整することを特徴とするＭＯＳＦＥＴの製造方法。
【請求項２】
前記反応性スパッタリング法で用いるアーク電圧をも、目標とするＭＯＳＦＥＴの閾値電圧に応じて調整することを特徴とする請求項１のＭＯＳＦＥＴの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＯＳＦＥＴの製造方法に関する。詳しくは、チャネルドープを行わないでもＭＯＳＦＥＴの閾値電圧を調整することができるＭＯＳＦＥＴの製造方法に関する。
【背景技術】
【０００２】
金属化合物材料からなるゲート電極を利用するＭＯＳＦＥＴが開発されている。例えば特許文献１に、ゲート電極にシリコン酸化膜よりも高い比誘電率を有する高誘電材料を用い、ゲート電極に金属化合物材料を用いるＭＯＳＦＥＴが開示されている。
【０００３】
【特許文献１】特開２００１−２９８１９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の技術では、ＭＯＳＦＥＴの閾値電圧を調整するために、チャネル領域に不純物となるイオンを注入していた。イオンの注入量を調整することによってチャネル領域の不純物濃度（アクセプタ濃度あるいはドナー濃度）を調節し、不純物濃度を調整することによってＭＯＳＦＥＴの閾値電圧を調整していた。本明細書では、閾値電圧を調整するためにチャネル領域へイオンを注入することを、チャネルドープと呼ぶ。
【０００５】
チャネルドープを行うことによって、チャネル領域の不純物の濃度は上昇する。ＭＯＳＦＥＴの微細化をはかる場合、チャネル領域の不純物が高濃度となると、不純物によるキャリアの散乱が無視できない影響を及ぼし、チャネル領域におけるキャリア移動度を低下させてしまう。不純物がキャリア移動度に及ぼす影響は、ＭＯＳＦＥＴの微細化が進むにつれてより顕著なものとなる。
【０００６】
また、ＭＯＳＦＥＴの微細化が進むと、チャネル領域での不純物の分布の不均一さの影響が相対的に増大する。チャネル領域の不純物が高濃度となると、それだけ不純物の分布の不均一さの影響が増大し、ＭＯＳＦＥＴの特性を把握することが困難なものとなってしまう。
【０００７】
ＭＯＳＦＥＴの閾値電圧を調整するためにチャネルドープを行うと、チャネル領域の不純物濃度を高めてしまい、上記のような不都合を生じさせてしまう。そこで、チャネルドープを行うことなく、ＭＯＳＦＥＴの閾値電圧を調整可能な技術が待望されている。
【０００８】
本発明は上記課題を解決するものであり、チャネルドープを行うことなく閾値電圧を調整可能なＭＯＳＦＥＴの製造方法を提供する。
【課題を解決するための手段】
【０００９】
本発明はＭＯＳＦＥＴの製造方法として具現化される。その製造方法は、ソース領域と、ドレイン領域と、ソース領域とドレイン領域を結ぶチャネル領域を有する半導体基板を用意する工程と、チャネル領域の表面にゲート絶縁膜を形成する工程と、反応性スパッタリング法によってゲート絶縁膜上に金属化合物材料からなるゲート電極を形成する工程を備えている。本発明の製造方法では、反応性スパッタリング法で用いる希ガスと反応性ガスの流量比率を、目標とするＭＯＳＦＥＴの閾値電圧に応じて調整する。
【００１０】
ＭＯＳＦＥＴの閾値電圧は、チャネル領域の不純物濃度（アクセプタ濃度あるいはドナー濃度）を変化させることによって調整することができるが、それだけではなく、フラットバンド電圧を変化させることによって調整することもできる。フラットバンド電圧は、ゲート電極の仕事関数とチャネル領域の仕事関数の差であるから、ゲート電極の仕事関数を変化させることによって調整することができる。すなわち、ＭＯＳＦＥＴの製造時に、ゲート電極の仕事関数を調整することによってＭＯＳＦＥＴの閾値電圧を調整することができる。
上記の製造方法では、ゲート電極を形成する際に実行する反応性スパッタリング法で用いる希ガスと反応性ガスの流量比率を調整することによってゲート電極の仕事関数を調整し、目標とするＭＯＳＦＥＴの閾値電圧を実現する。
この製造方法によれば、チャネルドープを行うことなくＭＯＳＦＥＴの閾値電圧を調整することが可能であり、チャネル領域における不純物の濃度を低く抑えることができる。これによって、キャリア移動度の高い微細なＭＯＳＦＥＴを製造することができる。また、チャネル領域における不純物の分布の不均一さがＭＯＳＦＥＴの特性に及ぼす影響を抑制することができる。
【００１１】
上記の製造方法では、反応性スパッタリング法で用いるアーク電圧をも、目標とするＭＯＳＦＥＴの閾値電圧に応じて調整することが望ましい。
【００１２】
反応性スパッタリング法によって形成されるゲート電極の仕事関数は、スパッタリング法で用いるアーク電圧を変化させることによっても変動する。従って、反応性スパッタリング法を実施する際に、希ガスと反応性ガスの流量比率だけでなく、アーク電圧をも調整することによって、広い範囲で目標とするＭＯＳＦＥＴの閾値電圧を実現することができる。
【００１３】
上記の製造方法は、フィン型の起立チャネルを有する二重ゲートＭＯＳＦＥＴを製造するのに特に適している。上記の製造方法によれば、フィン側壁への均一なゲート電極堆積を実現し、かつ広い範囲で目標とするＭＯＳＦＥＴの閾値電圧を実現することができる。
【発明の効果】
【００１４】
本発明のＭＯＳＦＥＴの製造方法によれば、チャネルドープを行わないでＭＯＳＦＥＴの閾値電圧を調整することができる。これによって、チャネル領域の不純物の濃度を低く抑えることができ、チャネル領域におけるキャリア移動度の低下を抑制することができる。また、チャネル領域における不純物濃度の分布の不均一さがデバイスの特性に及ぼす影響を抑制することができる。
【発明を実施するための最良の形態】
【００１５】
本発明の特徴を列記する。
（第１形態）本発明の製造方法では、フィン型の起立チャネルを有する二重ゲートＭＯＳＦＥＴを製造する。
（第２形態）反応性スパッタリング法では、希ガスとしてアルゴンガスを使用し、反応性ガスとして窒素ガスを使用する。
【実施例】
【００１６】
図１は本実施例の製造方法によって製造されるＭＯＳＦＥＴ１００の内部の三次元構成を模式的に示している。ＭＯＳＦＥＴ１００は、シリコン基板１０２の上に埋め込み酸化膜１０４を備え、埋め込み酸化膜１０４の上に島状のソース領域１０６と、島状のドレイン領域１０８と、ソース領域１０６とドレイン領域１０８を結ぶチャネル領域１１０を備えている。チャネル領域１１０は矩形の断面形状を有し、埋め込み酸化膜１０４上に起立したフィンのような形状をしている。ゲート電極１１２はチャネル領域１１０の両側面と上面を覆うように形成される。チャネル領域１１０とゲート電極１１２の間には高誘電材料からなるゲート絶縁膜１１４が形成されている。
このＭＯＳＦＥＴ１００では、チャネル領域１１０の下面を埋め込み酸化膜１０４が覆い、チャネル領域１１０の両側面と上面をゲート絶縁膜１１４を介してゲート電極１１２が覆っているため、微細化に伴うソース領域１０６とドレイン領域１０８の間の短チャネル効果を抑制することができる。
【００１７】
図２〜図５は、本実施例のＭＯＳＦＥＴ１００の製造方法を示している。
まず、図２に示すように、シリコン基板１０２上に、埋め込み酸化膜１０４とシリコン結晶層２０２を有するＳＯＩ(Silicon-On-Insulator)ウエハ２００を用意する。
【００１８】
次に、熱酸化によってシリコン結晶層２０２の上面に酸化膜を形成して、電子ビーム露光と現像並びに反応性イオンエッチング（Reactive Ion Etching；ＲＩＥ）によりドーピング用マスクを作製し、ソース領域１０６とドレイン領域１０８となる領域に対してドーピングを行う。そして、そのドーピングマスクをフッ酸で除去する。
【００１９】
続いて、熱酸化によってシリコン結晶層２０２の上面に酸化膜を形成した後、電子ビーム露光と現像によって、酸化膜上にソース領域１０６、ドレイン領域１０８およびチャネル領域１１０の平面視形状に対応するレジスト膜を形成して、ＲＩＥにより酸化膜を選択的にエッチングする。これにより、図３に示す酸化膜からなるハードマスク３０２が形成される。そして、水酸化テトラメチルアンモニウム水溶液（Tetra Methyl Ammonium Hydroxide；ＴＭＡＨ）を用いた結晶異方性ウェットエッチングによって、シリコン結晶層２０２をエッチングする。これにより、ソース領域１０６と、ドレイン領域１０８と、ソース領域１０６およびドレイン領域１０８を結ぶ起立したフィン型のチャネル領域１１０が形成される。この方法で形成されるチャネル領域１１０は、理想的な矩形チャネルとなり、その表面は原子層レベルで平滑である。その後、酸化膜からなるハードマスク３０２をフッ酸で除去する。
【００２０】
次に、有機金属化学気相成長法（Metal Organic Chemical Vapor Deposition；ＭＯＣＶＤ）を利用して、ウエハ２００上に高誘電材料層を堆積する。高誘電材料層としては、酸化プラセオジムＰr2Ｏ3や酸化ハフニウムＨfＯ2を堆積させる。これらはシリコン酸化膜よりも高い比誘電率を有しており、ゲート絶縁膜を厚くしてゲート／チャネル間の漏れ電流（トンネルリーク電流）を抑制しつつ、ソース／ドレイン間のトランジスタ駆動電流を確保することができる。その後、電子ビーム露光と現像によって、高誘電材料層上にゲート絶縁膜１１４の表面形状に対応するレジスト膜を形成して、図４に示すように、ＲＩＥにより高誘電材料層を選択的にエッチングして、チャネル領域１１０の両側面と上面を覆うゲート絶縁膜１１４を形成する。
【００２１】
次に、反応性スパッタリング法によって、ウエハ２００上に窒化金属層を堆積する。製造されるＭＯＳＦＥＴ１００がＰＭＯＳである場合には、チタンＴiをターゲットとしてアルゴンガスと窒素ガスの混合ガスを用いてスパッタリング法を行うことで、窒化チタンＴiＮからなる窒化金属層が形成される。製造されるＭＯＳＦＥＴ１００がＮＭＯＳの場合には、タンタルＴaをターゲットとしてアルゴンガスと窒素ガスの混合ガスを用いてスパッタリング法を行うことで、窒化タンタルＴaＮからなる窒化金属層が形成される。その後、電子ビーム露光と現像によって、窒化金属層上にゲート電極１１２の表面形状に対応するレジスト膜を形成して、図５に示すように、ＲＩＥにより窒化金属層を選択的にエッチングして、ゲート絶縁膜１１４を覆うゲート電極１１２を形成する。
【００２２】
本実施例の製造方法では、反応性スパッタリング法を行う際に用いるアルゴンガスと窒素ガスの流量比率を調節することによって、製造されるＭＯＳＦＥＴ１００の閾値電圧を調整する。ＭＯＳＦＥＴ１００の閾値電圧Ｖthは、ＭＯＳＦＥＴ１００のフラットバンド電圧ＶFBに依存して変動する。ＭＯＳＦＥＴ１００のフラットバンド電圧ＶFBは、チャネル領域１１０の仕事関数とゲート電極１１２の仕事関数の差であるから、ゲート電極１１２の仕事関数に応じて変化する。従って、形成されるゲート電極１１２の仕事関数を調整することによって、ＭＯＳＦＥＴ１００の閾値電圧Ｖthを調整することができる。本実施例の製造方法では、反応性スパッタリング法を行う際に用いる希ガス（本実施例ではアルゴンガス）と反応性ガス（本実施例では窒素ガス）の流量比率を調整することで、形成されるゲート電極１１２の仕事関数を調整し、目標とするＭＯＳＦＥＴ１００の閾値電圧Ｖthを実現する。
【００２３】
図６はアルゴンガスと窒素ガスの流量比率を変えて堆積したＴiＮのゲート電極について、実効酸化膜厚ＥＯＴとフラットバンド電圧ＶFBの関係を示している。図６から明らかなように、窒素ガスの流量比率を０％から１７％まで変化させることで、フラットバンド電圧ＶFBは大幅に変化するが、窒素ガスの流量比率が１７％を超えると、窒素ガスの流量比率を増減させてもフラットバンド電圧ＶFBはほとんど変わらない。このような特性に基いて、スパッタリング時の窒素ガスの流量比率を０％から１７％の範囲内で調整することによって、フラットバンド電圧ＶFBを調整し、目標とするＭＯＳＦＥＴ１００の閾値電圧Ｖthを実現することができる。
【００２４】
なおゲート電極１１２の仕事関数は、スパッタリング法で用いるアルゴンガスと窒素ガスの流量比率のみではなく、スパッタリング法で用いるアーク電圧にも依存して変化する。本実施例の製造方法では、目標とするＭＯＳＦＥＴ１００の閾値電圧に応じて、アルゴンガスと窒素ガスの流量比率と、アーク電圧の双方を調整する。
【００２５】
最後に、層間絶縁膜の堆積、ドライエッチによるコンタクトホールの形成、Ａｌ電極形成、シンタリング等のプロセスを経て、本実施例のＭＯＳＦＥＴ１００の製造プロセスが完了する。
【００２６】
本実施例の製造方法では、ゲート電極となる窒化金属層を堆積するスパッタリング法を実施する際に、窒素ガスとアルゴンガスの流量比率とアーク電圧を調整することで、目標とするＭＯＳＦＥＴ１００の閾値電圧を実現する。従来技術で必要とされていた、閾値電圧を調整するためのチャネルドープを不要とすることができる。これによって、チャネル領域における不純物の濃度を低く抑えることができ、チャネル領域におけるキャリア移動度の低下を抑制することができる。また、チャネル領域における不純物の分布の不均一さがデバイスの特性に及ぼす影響を抑制することができる。
【００２７】
本実施例ではフィン型の二重ゲートＭＯＳＦＥＴを製造する場合について説明したが、他の種類のＭＯＳＦＥＴを製造する場合にも、同様の手法によって、チャネルドープを行うことなく目標とするＭＯＳＦＥＴの閾値電圧を実現することができる。
【００２８】
本実施例では反応性スパッタリングの希ガスとしてアルゴンガスを用いる場合について説明したが、これ以外にも、例えばキセノンガスやクリプトンガスを希ガスとして用いてもよい。
【００２９】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００３０】
【図１】図１は実施例のＭＯＳＦＥＴ１００の内部の三次元構造を模式的に示す図である。
【図２】図２は実施例のＭＯＳＦＥＴ１００の製造方法におけるウエハ２００を用意する工程を示す図である。
【図３】図３は実施例のＭＯＳＦＥＴ１００の製造方法におけるウエハ２００にソース領域１０６と、ドレイン領域１０８と、チャネル領域１１０を形成する工程を示す図である。
【図４】図４は実施例のＭＯＳＦＥＴ１００の製造方法におけるゲート絶縁膜１１４を形成する工程を示す図である。
【図５】図５は実施例のＭＯＳＦＥＴ１００の製造方法におけるゲート電極１１２を形成する工程を示す図である。
【図６】図６はＴiＮのゲート電極について、実効酸化膜圧ＥＯＴとフラットバンド電圧ＶFBの関係を示す図である。
【符号の説明】
【００３１】
１００：ＭＯＳＦＥＴ
１０２：シリコン基板
１０４：埋め込み酸化膜
１０６：ソース領域
１０８：ドレイン領域
１１０：チャネル領域
１１２：ゲート電極
１１４：ゲート絶縁膜
２００：ウエハ
２０２：シリコン結晶層
３０２：ハードマスク
【図１】
2008270598.tif 000003
【図２】
2008270598.tif 000004
【図３】
2008270598.tif 000005
【図４】
2008270598.tif 000006
【図５】
2008270598.tif 000007
【図６】
2008270598.tif 000008