(57)【要約】      （修正有）【課題】キャリア濃度が高く、クラックの発生率が低い窒化ガリウム基板及び窒化ガリウム層の形成方法を提供する。【解決手段】キャリア濃度が１×１０１７ｃｍ−３以上で、表面が（０００１）面から０．０３°以上傾斜している窒化ガリウム層を形成する。まず、ｎ型ドーパントを含む窒化ガリウム層を基板上に形成する。次に、基板上に形成された窒化ガリウム層を８００℃以上で５分以上加熱し、さらに５０℃／分以下の降温速度で加熱する。【選択図】図３
2008297191.tif 000002
【特許請求の範囲】
【請求項１】
キャリア濃度が１×１０１７ｃｍ−３以上の窒化ガリウム層の形成方法であって、
ｎ型ドーパントを含む窒化ガリウム層を基板上に形成する工程と、
前記基板上に形成された前記窒化ガリウム層を加熱する工程と、
を含む、窒化ガリウム層の形成方法。
【請求項２】
前記窒化ガリウム層を８００℃以上で５分以上加熱する、請求項１に記載の窒化ガリウム層の形成方法。
【請求項３】
前記窒化ガリウム層を５０℃／分以下の降温速度で加熱する、請求項１又は２に記載の窒化ガリウム層の形成方法。
【請求項４】
前記窒化ガリウム層の表面が、前記窒化ガリウム層の（０００１）面から０．０３°以上傾斜している、請求項１〜３のいずれか一項に記載の窒化ガリウム層の形成方法。
【請求項５】
前記窒化ガリウム層の転位密度が１×１０７ｃｍ−２以下である、請求項１〜４のいずれか一項に記載の窒化ガリウム層の形成方法。
【請求項６】
キャリア濃度が１×１０１７ｃｍ−３以上でありｎ型ドーパントを含む窒化ガリウム層を基板上に形成する工程を含み、
前記窒化ガリウム層の表面が、前記窒化ガリウム層の（０００１）面から０．０３°以上傾斜している、窒化ガリウム層の形成方法。
【請求項７】
前記窒化ガリウム層の転位密度が１×１０７ｃｍ−２以下である、請求項６に記載の窒化ガリウム層の形成方法。
【請求項８】
当該窒化ガリウム基板のキャリア濃度が１×１０１７ｃｍ−３以上であり、
ｎ型ドーパントを含み、
当該窒化ガリウム基板の（０００１）面から０．０３°以上傾斜した表面を有する、窒化ガリウム基板。
【請求項９】
当該窒化ガリウム基板の転位密度が１×１０７ｃｍ−２以下である、請求項８に記載の窒化ガリウム基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化ガリウム基板及び窒化ガリウム層の形成方法に関する。
【背景技術】
【０００２】
酸素やシリコン等のｎ型ドーパントを含むｎ型の窒化ガリウム基板が知られている（特許文献１参照）。この窒化ガリウム基板のキャリア濃度は１×１０１６ｃｍ−３〜１×１０２０ｃｍ−３である。
【特許文献１】特開２０００−４４４００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記窒化ガリウム基板のように、キャリア濃度を高くするためにｎ型ドーパント濃度を高くすると、窒化ガリウム結晶が脆くなる傾向にある。そのため、窒化ガリウム基板の製造工程あるいは窒化ガリウム基板を使用したエピ成長工程、デバイス形成工程でのクラックの発生率が高くなってしまう。窒化ガリウム基板にクラックが発生すると、不良品となる。よって、窒化ガリウム基板ならびに窒化ガリウム基板を使用したエピ、デバイスの製造歩留まりには未だ向上の余地がある。
【０００４】
本発明は、上記事情に鑑みて為されたものであり、キャリア濃度が高く、クラックの発生率が低い窒化ガリウム基板及び窒化ガリウム層の形成方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上述の課題を解決するため、本発明の窒化ガリウム層の形成方法は、キャリア濃度が１×１０１７ｃｍ−３以上の窒化ガリウム層の形成方法であって、ｎ型ドーパントを含む窒化ガリウム層を基板上に形成する工程と、前記基板上に形成された前記窒化ガリウム層を加熱する工程とを含む。
【０００６】
本発明の窒化ガリウム層の形成方法では、ｎ型ドーパントを含む窒化ガリウム層を加熱することによって、クラックの発生率が低い窒化ガリウム層を形成することができる。この理由は必ずしも明らかではないが、以下のように考えられる。ｎ型ドーパントは、ガリウム（Ｇａ）及び窒素（Ｎ）からなる結晶格子間に高い確率で存在し、結晶に歪を与えている。窒化ガリウム層を加熱すると、結晶格子間に存在するｎ型ドーパントはＧａサイト又はＮサイトに移動する。その結果、窒化ガリウム層のクラックの発生率が低下する。また、窒化ガリウム層のキャリア濃度は１×１０１７ｃｍ−３以上と高くなる。
【０００７】
また、前記窒化ガリウム層を８００℃以上で５分以上加熱することが好ましい。この場合、クラックの発生率をより低くすることができる。
【０００８】
また、前記窒化ガリウム層を５０℃／分以下の降温速度で加熱することが好ましい。この場合、クラックの発生率をより低くすることができる。
【０００９】
また、前記窒化ガリウム層の表面が、前記窒化ガリウム層の（０００１）面から０．０３°以上傾斜していることが好ましい。この場合、クラックの発生率をより低くすることができる。この理由は必ずしも明らかではないが、以下のように考えられる。窒化ガリウム層の表面には微細な段差が形成される。ｎ型ドーパントは、その段差の角から充填されていくので、Ｇａサイト又はＮサイトに入りやすくなる。その結果、窒化ガリウム層のクラックの発生率が低下する。
【００１０】
また、前記窒化ガリウム層の転位密度が１×１０７ｃｍ−２以下であることが好ましい。この場合、クラックの発生率をより低くすることができる。この理由は必ずしも明らかではないが、以下のように考えられる。通常、ｎ型ドーパントは転位近傍の空間に集中し易く、ｎ型ドーパントが特定の場所に集中するとクラックの発生率が高くなる。ここで、窒化ガリウム層の転位密度が１×１０７ｃｍ−２以下であると、窒化ガリウム層においてｎ型ドーパントが層全体に分散する。よって、クラックの発生率が低下する。
【００１１】
本発明の窒化ガリウム層の形成方法は、キャリア濃度が１×１０１７ｃｍ−３以上でありｎ型ドーパントを含む窒化ガリウム層を基板上に形成する工程を含み、前記窒化ガリウム層の表面が、前記窒化ガリウム層の（０００１）面から０．０３°以上傾斜している。
【００１２】
本発明の窒化ガリウム層の形成方法では、クラックの発生率が低い窒化ガリウム層を形成することができる。この理由は必ずしも明らかではないが、以下のように考えられる。窒化ガリウム層の表面には微細な段差が形成される。ｎ型ドーパントは、その段差の角から充填されていくので、Ｇａサイト又はＮサイトに入りやすくなる。その結果、窒化ガリウム層のクラックの発生率が低下する。また、窒化ガリウム層のキャリア濃度は１×１０１７ｃｍ−３以上と高くなる。
【００１３】
また、前記窒化ガリウム層の転位密度が１×１０７ｃｍ−２以下であることが好ましい。この場合、クラックの発生率をより低くすることができる。この理由は必ずしも明らかではないが、以下のように考えられる。通常、ｎ型ドーパントは転位近傍の空間に集中し易く、ｎ型ドーパントが特定の場所に集中するとクラックの発生率が高くなる。ここで、窒化ガリウム層の転位密度が１×１０７ｃｍ−２以下であると、窒化ガリウム層においてｎ型ドーパントが層全体に分散する。よって、クラックの発生率が低下する。
【００１４】
本発明の窒化ガリウム基板は、当該窒化ガリウム基板のキャリア濃度が１×１０１７ｃｍ−３以上であり、ｎ型ドーパントを含み、当該窒化ガリウム基板の（０００１）面から０．０３°以上傾斜した表面を有する。
【００１５】
本発明の窒化ガリウム基板のキャリア濃度は１×１０１７ｃｍ−３以上と高い。また、本発明の窒化ガリウム基板のクラックの発生率は低い。この理由は必ずしも明らかではないが、０．０３°以上傾斜させることで、ＧａＮがステップ成長し、ＳｉはＧａサイトへ、ＯはＮサイトへ入りやすくなるため、結晶の歪が少なくなると考えられる。
【００１６】
また、当該窒化ガリウム基板の転位密度が１×１０７ｃｍ−２以下であることが好ましい。この場合、クラックの発生率をより低くすることができる。この理由は必ずしも明らかではないが、以下のように考えられる。通常、ｎ型ドーパントは転位近傍の空間に集中し易く、ｎ型ドーパントが特定の場所に集中するとクラックの発生率が高くなる。ここで、窒化ガリウム層の転位密度が１×１０７ｃｍ−２以下であると、窒化ガリウム層においてｎ型ドーパントが層全体に分散する。よって、クラックの発生率が低下する。
【発明の効果】
【００１７】
本発明によれば、キャリア濃度が高く、クラックの発生率が低い窒化ガリウム基板及び窒化ガリウム層の形成方法を提供する。
【発明を実施するための最良の形態】
【００１８】
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において、同一又は同等の要素には同一符号を用い、重複する説明を省略する。
【００１９】
図１は、ｎ型ドーパントを含む窒化ガリウム層を基板上に形成するためのハイドライドＶＰＥ装置を模式的に示す図である。図１に示されるハイドライドＶＰＥ装置１０は、窒化ガリウム層５１を成長させるための基板５０を収容する成長炉１２と、基板５０を保持するためのサセプタ１４とを備える。
【００２０】
成長炉１２には、ＮＨ３ガスＧＮを成長炉１２内に供給する窒素供給源３０が接続されている。成長炉１２内には、ガリウム含有ガスＧＧを成長炉１２内に供給するガリウム供給源１６が配置されている。ガリウム供給源１６は、例えば金属ガリウムが収容されたソースボートである。ガリウム供給源１６には、金属ガリウムと反応させるためのＨＣｌガスＧＨを供給するＨＣｌ供給源２８が接続されている。ガリウム供給源１６には、金属ガリウムとＨＣｌガスＧＨとを加熱するためのヒータ１８が取り付けられている。ヒータ１８により、ガリウム供給源１６は例えば８００℃以上に維持される。金属ガリウムとＨＣｌガスＧＨとを高温下で反応させることによって、例えばＧａＣｌ等のガリウム含有ガスＧＧが生成される。化学反応式の一例を以下に示す。
２Ｇａ（ｌ）＋２ＨＣｌ（ｇ）  →  ２ＧａＣｌ（ｇ）＋Ｈ２（ｇ）
【００２１】
成長炉１２には、例えばジクロロシランといったシラン化合物からなるシリコン含有ガスＧＳを供給するシリコン供給源２４が接続されている。シリコン含有ガスＧＳとしては、例えばＳｉＨ４，ＳｉＨ３Ｃｌ，ＳｉＨ２Ｃｌ２，ＳｉＨＣｌ３，ＳｉＣｌ４などのガスや、粒状ＳｉとＨＣｌを反応させる方法や、ＳｉＯ２とＨＣｌやＮＨ３を反応させる方法等が挙げられる。
【００２２】
また、成長炉１２には、例えばＯ２等の酸素含有ガスＧＯを供給する酸素供給源２６が接続されてもよい。シリコン含有ガスＧＳ及び酸素含有ガスＧＯのうち少なくとも一つが成長炉１２内に供給される。
【００２３】
成長炉１２の周囲には、ＮＨ３ガスＧＮとガリウム含有ガスＧＧとシリコン含有ガスＧＳと酸素含有ガスＧＯとを加熱するためのヒータ３２が取り付けられている。ヒータ３２には、基板５０の温度をモニターする制御装置３４が接続されている。制御装置３４は、基板５０の温度を所定の温度に維持するようにヒータ３２を制御する。ＮＨ３ガスＧＮとガリウム含有ガスＧＧとシリコン含有ガスＧＳと酸素含有ガスＧＯとを高温下で反応させることによって、ｎ型ドーパントを含む窒化ガリウム層５１を基板５０上に形成する。化学反応式の一例を以下に示す。
ＧａＣｌ（ｇ）＋ＮＨ３（ｇ）  →  ＧａＮ（ｓ）＋ＨＣｌ（ｇ）＋Ｈ２（ｇ）
【００２４】
図２（Ａ）〜図２（Ｄ）は、実施形態に係る窒化ガリウム層の形成方法、その窒化ガリウム層を用いた窒化ガリウム基板の製造方法、及び、その窒化ガリウム基板を用いたエピタキシャル基板の製造方法を模式的に示す工程図である。
【００２５】
まず、図１に示されるハイドライドＶＰＥ装置１０のサセプタ１４上に基板５０を載置する。次に、図２（Ａ）に示されるように、ハイドライドＶＰＥ装置１０を用いて、ｎ型ドーパントを含むｎ型の窒化ガリウム層５２を基板５０上に形成する。次に、図２（Ｂ）に示されるように、基板５０を除去することによって、自立可能な窒化ガリウム層５２を得る。次に、図２（Ｃ）に示されるように、窒化ガリウム層５２を例えば内周刃を用いてスライスすることによって、自立可能な複数の窒化ガリウム基板５４を製造する。窒化ガリウム層５２をスライスした後、窒化ガリウム基板５４を研削、研磨することが好ましい。窒化ガリウム基板５４の厚さは、１００μｍ以上であることが好ましい。
【００２６】
次に、図２（Ｄ）に示されるように、窒化ガリウム基板５４上に、窒化物半導体層５６，５８，６０をこの順に形成することによって、エピタキシャル基板６２を製造する。窒化物半導体層５６，５８，６０は、例えばＡｌｘＩｎＹＧａ１−Ｘ−ＹＮ層（０≦Ｘ≦１、０≦Ｙ≦１）である。エピタキシャル基板６２は、例えば電子デバイス、光デバイス等に用いられる。電子デバイスとしては、例えば電界効果トランジスタ等が挙げられる。光デバイスとしては、例えば半導体レーザ、ＬＥＤ等が挙げられる。
（第１実施形態）
【００２７】
第１実施形態に係る窒化ガリウム層の形成方法は以下のように実施される。
【００２８】
まず、図１に示されるハイドライドＶＰＥ装置１０を用いて、例えばシリコン、酸素等のｎ型ドーパントを含む窒化ガリウム層５１を基板５０上に形成する。窒化ガリウム層５１の成長を終了するには、例えばＨＣｌガスの供給を停止する。窒化ガリウム層５１を形成する際の基板５０の温度（成長温度）は、９２０〜１２５０℃であることが好ましい。この場合、結晶欠陥の少ない良質の窒化ガリウム層５１が得られる。成長時間は例えば１時間である。ＮＨ３ガスＧＮの分圧は例えば１５２００Ｐａである。ＨＣｌガスＧＨの分圧は例えば３０４Ｐａである。
【００２９】
基板５０としては、例えば、サファイア基板、窒化ガリウム基板、ＧａＡｓ基板、ＳｉＣ基板、ＧａＰ基板、ＩｎＰ基板等が挙げられる。サファイア基板、ＳｉＣ基板の成長面は、（０００１）面であることが好ましい。ＧａＡｓ基板、ＧａＰ基板、ＩｎＰ基板の成長面は、（１１１）Ａ面（III族面）であることが好ましい。基板５０として窒化ガリウム基板以外の基板を用いる場合、基板５０上に開口パターンを有するマスク層を形成することが好ましい。このマスク層は、例えばシリコン酸化物といった絶縁物からなる。マスク層の厚さは例えば１００ｎｍである。
【００３０】
次に、基板５０上に形成された窒化ガリウム層５１を加熱（アニール）する。これにより、図２（Ａ）に示されるように、窒化ガリウム層５２を基板５０上に形成することができる。次に、図２（Ｂ）に示されるように、基板５０を除去することによって、自立可能な窒化ガリウム層５２を得る。窒化ガリウム層５２は六方晶系のＧａＮ単結晶からなる。窒化ガリウム層５２の厚さは例えば７ｍｍであり、窒化ガリウム層５２の直径は例えば５０ｍｍである。窒化ガリウム層５１を加熱する際の基板５０の温度（加熱温度）は、８００〜１２００℃であることが好ましい。加熱時間は、５〜３００分であることが好ましい。加熱時間中、加熱温度を同じ温度に維持してもよいし、徐々に降温してもよい。
【００３１】
窒化ガリウム層５２のキャリア濃度は１×１０１７ｃｍ−３以上であることが好ましく、５×１０１９ｃｍ−３以下であることがより好ましい。窒化ガリウム層５２のキャリア濃度は、例えば窒化ガリウム層５２のｎ型ドーパント濃度を高くすることによって高くなる。窒化ガリウム層５２のキャリア濃度は、ホール測定によって測定される。窒化ガリウム層５２の厚さは、１００μｍ以上であることが好ましく、４００μｍ以上であることがより好ましい。
【００３２】
窒化ガリウム層５２のｎ型ドーパント濃度は、３×１０１７ｃｍ−３以上５×１０１９ｃｍ−３以下であることが好ましい。ｎ型ドーパント濃度がこの範囲内であると、多量のｎ型ドーパント添加による結晶性の劣化を抑制できる。窒化ガリウム層５２のｎ型ドーパント濃度は、ＳＩＭＳ（Secondary Ion Mass Spectrometry）により測定される。
【００３３】
なお、窒化ガリウム層５１を形成する前に、窒化ガリウムからなるバッファ層を基板５０上に形成してもよい。バッファ層の厚さは例えば６０ｎｍである。バッファ層を形成する際の基板５０の温度は、例えば５００℃である。バッファ層を形成すると、窒化ガリウム層５１の結晶性が向上する。
【００３４】
本実施形態の窒化ガリウム層の形成方法では、窒化ガリウム層５１を加熱することによって、クラックの発生率が低い窒化ガリウム層５２を形成することができる。この理由は必ずしも明らかではないが、以下のように考えられる。ｎ型ドーパントは、ガリウム（Ｇａ）及び窒素（Ｎ）からなる結晶格子間に高い確率で存在し、そのため結晶が歪んでしまっていると考えられる。窒化ガリウム層５１を加熱すると、結晶格子間に存在するｎ型ドーパントはＧａサイト又はＮサイトに移動する。その結果、窒化ガリウム層５２のクラックの発生率が低下する。このため、窒化ガリウム層５２の製造歩留まりを高くできる。クラックの発生は、窒化ガリウム層５２の表面を顕微鏡で観察することによって確認される。また、窒化ガリウム層５２のキャリア濃度は１×１０１７ｃｍ−３以上と高くなる。
【００３５】
ここで、上記した窒化ガリウム層５２の表面のクラックの有無は、具体的には微分干渉顕微鏡で観察することによって確認できる。クラックの測定は、結晶成長が終了した基板５０の表面、裏面、及び外周に加工を施し、エピタキシャル成長を実施する直前に行う。窒化ガリウム層５２の表面の観察箇所は、各基板の外周５ｍｍを除く全面であり、対物レンズの観察倍率が２０倍となるように設定する。クラックが発見された場合、長さ１００μｍ以上のクラックが１０本以上あれば、クラックありとみなして不合格とし、最後の工程に進めないこととした。
【００３６】
また、窒化ガリウム層５１を８００℃以上で５分以上加熱すると、クラックの発生率をより低くすることができる。好ましくは、８００〜１２００℃で５〜３００分窒化ガリウム層５１を加熱する。さらに、窒化ガリウム層５１を５０℃／分以下の降温速度で加熱すると、クラックの発生率をより低くすることができる。好ましくは０℃／分超５０℃／分以下の降温速度で窒化ガリウム層５１を加熱する。
【００３７】
図３（Ａ）及び図３（Ｂ）は、基板５０の温度の時間変化の具体例を示すグラフである。図３（Ａ）及び図３（Ｂ）に示されるように、時刻０から時刻ｔ０までは基板５０の温度を成長温度Ｔ０（例えばＴ０＝１１００℃）に維持しながら、窒化ガリウム層５１を基板５０上に形成する。時刻０は窒化ガリウム層５１の成長開始時であり、時刻ｔ０は窒化ガリウム層５１の成長停止時である。次に、図３（Ａ）に示されるように、時刻ｔ０から時刻ｔ１まで５０℃／分以下の降温速度で温度を低下させながら窒化ガリウム層５１を加熱する。これにより、基板５０上に窒化ガリウム層５２が形成される。時刻ｔ１において、基板５０の温度はアニール終了温度Ｔ１（例えばＴ１＝５００℃）まで低下している。窒化ガリウム層５１を基板５０上に形成した後、図３（Ｂ）に示されるように、時刻ｔ０から時刻ｔ２まで窒化ガリウム層５１を成長温度Ｔ０で加熱してもよい。続いて、時刻ｔ２から時刻ｔ３まで任意の降温速度で温度を低下させながら窒化ガリウム層５１を加熱してもよい。これにより、基板５０上に窒化ガリウム層５２が形成される。時刻ｔ３において、基板５０の温度はアニール終了温度Ｔ１まで低下している。
【００３８】
窒化ガリウム層５２を基板５０上に形成した後、図２（Ｂ）及び図２（Ｃ）に示される各工程を経ることによって、窒化ガリウム基板５４を製造する。窒化ガリウム基板５４のキャリア濃度は１×１０１７ｃｍ−３以上である。また、クラックの発生率も低い。クラックの発生は、窒化ガリウム基板５４の表面を微分干渉顕微鏡で観察することによって確認される。その後、図２（Ｄ）に示される工程を経ることによって、エピタキシャル基板６２を製造する。
（第２実施形態）
【００３９】
第２実施形態に係る窒化ガリウム層の形成方法は以下のように実施される。図４に示されるように、ハイドライドＶＰＥ装置１０を用いて、キャリア濃度が１×１０１７ｃｍ−３以上でありｎ型ドーパントを含む窒化ガリウム層５２を基板５０上に形成する。図４は、窒化ガリウム層の形成工程を示す図である。ここで、窒化ガリウム層５２の表面５２ａは、窒化ガリウム層５２の（０００１）面（「Ｃ面」ともいう。）から０．０３°以上傾斜している。すなわち、窒化ガリウム層５２の表面５２ａと窒化ガリウム層５２の（０００１）面とのなす角θ（「オフ角」ともいう。）は、０．０３°以上である。角θは、０．５°〜６０°であることが好ましい。角θは、Ｘ線回折により測定される。
【００４０】
窒化ガリウム層５２の表面５２ａは、（０００１）面の法線を＜１１−２０＞方向に角θだけ傾斜させて得られる面であってもよいし、（０００１）面の法線を＜１−１００＞方向に角θだけ傾斜させて得られる面であってもよい。
【００４１】
基板５０は、（０００１）面から０．０３°以上傾斜した表面を有する窒化ガリウム基板でもよいし、（１１１）Ａ面からなる表面を有するＧａＡｓ基板、ＧａＰ基板、ＩｎＰ基板等でもよい。（１１１）Ａ面からなる表面を有するＧａＡｓ基板等上に形成される窒化ガリウム層５２の表面５２ａの傾斜角は以下のように制御することができる。ＧａＡｓ(１１１)面を＜１−１０＞方向に０．０３°だけ傾斜させれば、得られるＧａＮ結晶の（０００１）面は、＜１１−２０＞方向に０．０３°だけ傾斜したものとなる。一方、ＧａＡｓ（１１１)面を＜１１−２＞方向に０．０３°だけ傾斜させれば、得られるＧａＮ結晶の（０００１）面は、＜１−１００＞方向に０．０３°だけ傾斜ものとなる。さらに、ＧａＡｓ（１１１)面を＜１−１０＞方向に０．０３°だけ＜１１−２＞方向に０．０３°だけ傾斜させれば、得られるＧａＮ結晶の（０００１）面は、＜１１−２０＞方向に０．０３°、＜１−１００＞方向に０．０３°だけ傾斜ものとなる。
【００４２】
本実施形態の窒化ガリウム層の形成方法では、クラックの発生率が低い窒化ガリウム層５２を形成することができる。この理由は必ずしも明らかではないが、以下のように考えられる。窒化ガリウム層５２の表面５２ａには微細な段差が形成される。ｎ型ドーパントは、その段差の角から充填されていくので、Ｇａサイト又はＮサイトに入りやすくなる。その結果、窒化ガリウム層５２のクラックの発生率が低下する。このため、窒化ガリウム層５２の製造歩留まりを高くできる。また、窒化ガリウム層５２のキャリア濃度は１×１０１７ｃｍ−３以上と高くなる。
【００４３】
窒化ガリウム層５２を形成した後、図２（Ｂ）及び図２（Ｃ）に示される各工程を経ることによって、窒化ガリウム基板５４を製造する。
【００４４】
本実施形態に係る窒化ガリウム基板５４のキャリア濃度は１×１０１７ｃｍ−３以上と高い。窒化ガリウム基板５４はｎ型ドーパントを含む。また、クラックの発生率も低い。図５に示されるように、窒化ガリウム基板５４は、窒化ガリウム基板５４の（０００１）面から０．０３°以上傾斜した表面５４ａを有する。すなわち、窒化ガリウム基板５４の表面５４ａと窒化ガリウム基板５４の（０００１）面とのなす角θは、０．０３°以上である。図５は、窒化ガリウム基板の製造工程を示す図である。
【００４５】
その後、図２（Ｄ）に示される工程を経ることによって、エピタキシャル基板６２を製造する。
【００４６】
本実施形態に係る窒化ガリウム基板５４は、以下のように製造されてもよい。まず、任意の結晶面（例えば（０００１）面）を表面とする窒化ガリウム層５１を基板５０上に形成する。次に、基板５０を除去した後、窒化ガリウム層５１の（０００１）面から０．０３°以上傾斜した面に沿って、窒化ガリウム層５１をスライス又は研磨する。この場合であっても、窒化ガリウム基板５４のキャリア濃度は１×１０１７ｃｍ−３以上と高く、窒化ガリウム基板５４のクラックの発生率は低い。
【００４７】
上記第１実施形態又は第２実施形態において、窒化ガリウム層５２の転位密度が１×１０７ｃｍ−２以下であることが好ましく、４×１０６ｃｍ−２以下であることが好ましく、１×１０６ｃｍ−２以下であることが更に好ましい。窒化ガリウム層５２の転位密度は、エッチピット密度（ＥＰＤ：Etch Pits Density）として表される。エッチピット密度は、任意の６箇所の１００μｍ四角内について、ＳＥＭを用いてエッチピット数をカウントすることにより算出される。基板５０として、例えば転位密度が１×１０７ｃｍ−２以下の窒化ガリウム基板を用いると、窒化ガリウム層５２の転位密度を１×１０７ｃｍ−２以下とすることができる。また、基板５０として、サファイア基板、ＧａＡｓ基板、ＳｉＣ基板、ＧａＰ基板、ＩｎＰ基板等を用いる場合、基板５０上に開口パターンを有するマスク層を形成し、当該開口パターンを埋め込むように窒化ガリウム層５２を形成すると、窒化ガリウム層５２の転位密度を１×１０７ｃｍ−２以下とすることができる。
【００４８】
窒化ガリウム層５２の転位密度が１×１０７ｃｍ−２以下であると、クラックの発生率が低い窒化ガリウム層５２を形成することができる。この理由は必ずしも明らかではないが、以下のように考えられる。通常、ｎ型ドーパントは転位近傍の空間に集中し易く、ｎ型ドーパントが特定の場所に集中するとクラックの発生率が高くなる。ここで、窒化ガリウム層５２の転位密度が１×１０７ｃｍ−２以下であると、窒化ガリウム層５２においてｎ型ドーパントが層全体に分散する。よって、クラックの発生率が低下する。このため、窒化ガリウム層５２の製造歩留まりを高くできる。
【００４９】
窒化ガリウム層５２を形成した後、図２（Ｂ）及び図２（Ｃ）に示される各工程を経ることによって、窒化ガリウム基板５４を製造する。この場合、窒化ガリウム基板５４の転位密度は、１×１０７ｃｍ−２以下である。また、窒化ガリウム基板５４のクラックの発生率は低い。この理由は必ずしも明らかではないが、以下のように考えられる。通常、ｎ型ドーパントは転位近傍の空間に集中し易く、ｎ型ドーパントが特定の場所に集中するとクラックの発生率が高くなる。ここで、窒化ガリウム基板５４の転位密度が１×１０７ｃｍ−２以下であると、窒化ガリウム基板５４においてｎ型ドーパントが基板全体に分散する。よって、クラックの発生率が低下する。
【００５０】
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されない。
【００５１】
例えば、ハイドライドＶＰＥ装置に変えて有機金属塩化水素ＶＰＥ装置を用いて窒化ガリウム層５２を形成してもよい。
【００５２】
また、第１実施形態において、第２実施形態のように窒化ガリウム層５２の表面５２ａが、窒化ガリウム層５２の（０００１）面から０．０３°以上傾斜してもよい。この場合、第１実施形態においても、第２実施形態と同様の作用効果が得られる。
【実施例１】
【００５３】
以下、実施例に基づいて本発明をより具体的に説明するが、本発明は以下の実施例に限定されるものではない。
【００５４】
図６は、参考例１−１〜参考例１−２、実施例１−１〜実施例２−４においてＧａＮ層を形成した際の実験結果を示す図である。
（参考例１−１）
【００５５】
まず、直径５０．８ｍｍのＧａＮ基板上に、成長温度（Ｔ０）を１１００℃としてシリコン濃度が３．０×１０１７ｃｍ−３のＧａＮ層を成長させた。ＧａＮ層の成長後、１１００℃から５００℃まで降温速度１００℃／分で温度を低下させながら６分間ＧａＮ層をアニールした。
【００５６】
ＧａＮ層の表面は、（０００１）面の法線を、＜１１−２０＞方向に０．０１°だけ傾斜させ、且つ、＜１−１００＞方向に０．０１°だけ傾斜させて得られる面とした。ＧａＮ層の転位密度は５．０×１０７ｃｍ−２とした。
【００５７】
ＧａＮ層のキャリア濃度は１．０×１０１７ｃｍ−３であった（活性化率：３３％）。ＧａＮ層にクラックが発生しなかった割合（すなわちＧａＮ層の製造歩留まり）は６８％であった（サンプル数は１００個である）。また、クラックが発生しなかった結晶の曲率半径を触針式の形状測定装置で測定した結果、平均８５ｃｍであった。曲率半径は結晶の歪と密接な関係があり、曲率半径が小さいほど、結晶の歪が大きい、すなわちＦｅが格子間に入っていると考えられる。なお、この曲率半径は、結晶のオフ角が基板内で分布を持つことを示しており、曲率半径が大きいほど、基板内のオフ角の分布は小さくなる。
（参考例１−２）
【００５８】
シリコン濃度を５．０×１０１９ｃｍ−３としたこと以外は参考例１−１と同様にして、ＧａＮ層を形成した。キャリア濃度、活性化率及び歩留まりは図６に示される通りであった。また、クラックが発生しなかった結晶の曲率半径は、平均８０ｃｍであった。
（実施例１−１〜実施例１−１０）
【００５９】
実施例１−１〜実施例１−１０では、２種類のシリコン濃度を有するＧａＮ層のそれぞれについて、降温速度を変えて実験を行った。
【００６０】
実施例１−１では、降温速度を５０℃／分、アニール時間を１２分間としたこと以外は参考例１−１と同様にして、ＧａＮ層を形成した。キャリア濃度、活性化率及び歩留まりは図６に示される通りであった。
【００６１】
実施例１−２〜実施例１−１０では、シリコン濃度、降温速度、アニール時間を必要に応じて変化させたこと以外は実施例１−１と同様にして、ＧａＮ層を形成した。キャリア濃度、活性化率及び歩留まりは図６に示される通りであった。
（実施例２−１〜実施例２−４）
【００６２】
実施例２−１〜実施例２−４では、２種類のシリコン濃度を有するＧａＮ層のそれぞれについて、成長温度（Ｔ０）を変えて実験を行った。
【００６３】
実施例２−１では、成長温度（Ｔ０）を１０５０℃、アニール時間を１１分間としたこと以外は実施例１−１と同様にして、ＧａＮ層を形成した。キャリア濃度、活性化率及び歩留まりは図６に示される通りであった。
【００６４】
実施例２−２〜実施例２−４では、シリコン濃度、成長温度（Ｔ０）、アニール時間を必要に応じて変化させたこと以外は実施例２−１と同様にして、ＧａＮ層を形成した。キャリア濃度、活性化率及び歩留まりは図６に示される通りであった。
【００６５】
図７は、実施例３−１〜実施例３−２においてＧａＮ層を形成した際の実験結果を示す図である。
（実施例３−１〜実施例３−２）
【００６６】
実施例３−１〜実施例３−２では、２種類のシリコン濃度を有するＧａＮ層のそれぞれについて、アニール条件を変えて実験を行った。
【００６７】
実施例３−１では、ＧａＮ層を成長させた後、１１００℃で５分間ＧａＮ層をアニールし、その後、１１００℃から降温速度１００℃／分で温度を低下させながら６分間ＧａＮ層を更にアニールしたこと以外は実施例１−１と同様にして、ＧａＮ層を形成した。キャリア濃度、活性化率及び歩留まりは図７に示される通りであった。
【００６８】
実施例３−２では、シリコン濃度を５．０×１０１９ｃｍ−３としたこと以外は実施例３−１と同様にして、ＧａＮ層を形成した。キャリア濃度、活性化率及び歩留まりは図７に示される通りであった。
【００６９】
図８は、実施例４−１〜実施例４−５４においてＧａＮ層を形成した際の実験結果を示す図である。
（実施例４−１〜実施例４−５４）
【００７０】
実施例４−１〜実施例４−５４では、２種類のシリコン濃度を有するＧａＮ層のそれぞれについて、ＧａＮ層の表面のオフ角を変えて実験を行った。
【００７１】
実施例４−１では、降温速度を６０℃／分、アニール時間を１０分間、ＧａＮ層の表面を、ＧａＮ層の（０００１）面の法線を＜１１−２０＞方向に０．０３°だけ傾斜させた面としたこと以外は実施例１−１と同様にして、ＧａＮ層を形成した。キャリア濃度、活性化率及び歩留まりは図８に示される通りであった。
【００７２】
実施例４−２〜実施例４−５４では、シリコン濃度、オフ角を必要に応じて変化させたこと以外は実施例４−１と同様にして、ＧａＮ層を形成した。キャリア濃度、活性化率及び歩留まりは図８に示される通りであった。
【００７３】
図９は、実施例５−１〜実施例５−８においてＧａＮ層を形成した際の実験結果を示す図である。
（実施例５−１〜実施例５−８）
【００７４】
実施例５−１〜実施例５−８では、２種類のシリコン濃度を有するＧａＮ層のそれぞれについて、ＧａＮ層の転位密度を変えて実験を行った。
【００７５】
実施例５−１では、降温速度を６０℃／分、アニール時間を１０分間、転位密度を１．０×１０７ｃｍ−２としたこと以外は実施例１−１と同様にして、ＧａＮ層を形成した。キャリア濃度、活性化率及び歩留まりは図９に示される通りであった。
【００７６】
実施例５−２〜実施例５−８では、シリコン濃度、転位密度を必要に応じて変化させたこと以外は実施例５−１と同様にして、ＧａＮ層を形成した。キャリア濃度、活性化率及び歩留まりは図９に示される通りであった。
【００７７】
図１０は、実施例６−１〜実施例６−１０においてＧａＮ層を形成した際の実験結果を示す図である。
（実施例６−１〜実施例６−１０）
【００７８】
実施例６−１〜実施例６−１０では、ＧａＮ基板に変えて種々の材料からなる基板を用いて実験を行った。
【００７９】
実施例６−１では、基板材料をサファイア、降温速度を６０℃／分、アニール時間を１０分間、ＧａＮ層の表面を、ＧａＮ層の（０００１）面の法線を＜１１−２０＞方向に０．２°だけ傾斜させ、且つ、＜１−１００＞方向に０．２°だけ傾斜させて得られる面としたこと以外は実施例１−１と同様にして、ＧａＮ層を形成した。キャリア濃度、活性化率及び歩留まりは図１０に示される通りであった。
【００８０】
実施例６−２〜実施例６−１０では、基板材料、オフ角を必要に応じて変化させたこと以外は実施例６−１と同様にして、ＧａＮ層を形成した。キャリア濃度、活性化率及び歩留まりは図１０に示される通りであった。
【００８１】
図１１は、実施例７−１〜実施例１０−２においてＧａＮ層を形成した際の実験結果を示す図である。
（実施例７−１〜実施例７−２）
【００８２】
実施例７−１及び実施例７−２では、オフ角を変えたこと以外は実施例１−２及び実施例１−７とそれぞれ同様にして、ＧａＮ層を形成した。キャリア濃度、活性化率及び歩留まりは図１１に示される通りであった。
（実施例８−１〜実施例８−２）
【００８３】
実施例８−１及び実施例８−２では、オフ角を変えたこと以外は実施例７−１及び実施例７−２とそれぞれ同様にして、ＧａＮ層を形成した。キャリア濃度、活性化率及び歩留まりは図１１に示される通りであった。
（実施例９−１〜実施例９−２）
【００８４】
実施例９−１及び実施例９−２では、降温速度、及びアニール時間を変えたこと以外は実施例７−１及び実施例７−２とそれぞれ同様にして、ＧａＮ層を形成した。キャリア濃度、活性化率及び歩留まりは図１１に示される通りであった。
（実施例１０−１〜実施例１０−２）
【００８５】
実施例１０−１及び実施例１０−２では、転位密度を変えたこと以外は実施例７−１及び実施例７−２とそれぞれ同様にして、ＧａＮ層を形成した。キャリア濃度、活性化率及び歩留まりは図１１に示される通りであった。
【００８６】
図１２は、参考例２−１〜参考例２−２、実施例１１−１〜実施例１２−４においてＧａＮ層を形成した際の実験結果を示す図である。
（参考例２−１）
【００８７】
まず、ＧａＮ基板上に、成長温度（Ｔ０）を１１００℃として酸素濃度が３．０×１０１７ｃｍ−３のＧａＮ層を成長させた。ＧａＮ層の成長後、１１００℃から５００℃まで降温速度１００℃／分で温度を低下させながら６分間ＧａＮ層をアニールした。
【００８８】
ＧａＮ層の表面は、（０００１）面の法線を、＜１１−２０＞方向に０．０１°だけ傾斜させ、且つ、＜１−１００＞方向に０．０１°だけ傾斜させて得られる面とした。ＧａＮ層の転位密度は５．０×１０７ｃｍ−２とした。
【００８９】
ＧａＮ層のキャリア濃度は１．２×１０１７ｃｍ−３であった（活性化率：４０％）。ＧａＮ層にクラックが発生しなかった割合（すなわちＧａＮ層の製造歩留まり）は６９％であった（サンプル数は１００個である）。
（参考例２−２）
【００９０】
酸素濃度を５．０×１０１９ｃｍ−３としたこと以外は参考例２−１と同様にして、ＧａＮ層を形成した。キャリア濃度、活性化率及び歩留まりは図１２に示される通りであった。
（実施例１１−１〜実施例１１−１０）
【００９１】
実施例１１−１〜実施例１１−１０では、２種類の酸素濃度を有するＧａＮ層のそれぞれについて、降温速度を変えて実験を行った。
【００９２】
実施例１１−１では、降温速度を５０℃／分、アニール時間を１２分間としたこと以外は参考例２−１と同様にして、ＧａＮ層を形成した。キャリア濃度、活性化率及び歩留まりは図１２に示される通りであった。
【００９３】
実施例１１−２〜実施例１１−１０では、酸素濃度、降温速度、アニール時間を必要に応じて変化させたこと以外は実施例１１−１と同様にして、ＧａＮ層を形成した。キャリア濃度、活性化率及び歩留まりは図１２に示される通りであった。
（実施例１２−１〜実施例１２−４）
【００９４】
実施例１２−１〜実施例１２−４では、２種類の酸素濃度を有するＧａＮ層のそれぞれについて、成長温度（Ｔ０）を変えて実験を行った。
【００９５】
実施例１２−１では、成長温度（Ｔ０）を１０５０℃、アニール時間を１１分間としたこと以外は実施例１１−１と同様にして、ＧａＮ層を形成した。キャリア濃度、活性化率及び歩留まりは図１２に示される通りであった。
【００９６】
実施例１２−２〜実施例１２−４では、酸素濃度、成長温度（Ｔ０）、アニール時間を必要に応じて変化させたこと以外は実施例１２−１と同様にして、ＧａＮ層を形成した。キャリア濃度、活性化率及び歩留まりは図１２に示される通りであった。
【００９７】
図１３は、実施例１３−１〜実施例１３−２においてＧａＮ層を形成した際の実験結果を示す図である。
（実施例１３−１〜実施例１３−２）
【００９８】
実施例１３−１〜実施例１３−２では、２種類の酸素濃度を有するＧａＮ層のそれぞれについて、アニール条件を変えて実験を行った。
【００９９】
実施例１３−１では、ＧａＮ層を成長させた後、１１００℃で５分間ＧａＮ層をアニールし、その後、１１００℃から降温速度１００℃／分で温度を低下させながら６分間ＧａＮ層を更にアニールしたこと以外は実施例１１−１と同様にして、ＧａＮ層を形成した。キャリア濃度、活性化率及び歩留まりは図１３に示される通りであった。
【０１００】
実施例１３−２では、酸素濃度を５．０×１０１９ｃｍ−３としたこと以外は実施例１３−１と同様にして、ＧａＮ層を形成した。キャリア濃度、活性化率及び歩留まりは図１３に示される通りであった。
【０１０１】
図１４は、実施例１４−１〜実施例１４−５４においてＧａＮ層を形成した際の実験結果を示す図である。
（実施例１４−１〜実施例１４−５４）
【０１０２】
実施例１４−１〜実施例１４−５４では、２種類の酸素濃度を有するＧａＮ層のそれぞれについて、ＧａＮ層の表面のオフ角を変えて実験を行った。
【０１０３】
実施例１４−１では、降温速度を６０℃／分、アニール時間を１０分間、ＧａＮ層の表面を、ＧａＮ層の（０００１）面の法線を＜１１−２０＞方向に０．０３°だけ傾斜させた面としたこと以外は実施例１１−１と同様にして、ＧａＮ層を形成した。キャリア濃度、活性化率及び歩留まりは図１４に示される通りであった。
【０１０４】
実施例１４−２〜実施例１４−５４では、酸素濃度、オフ角を必要に応じて変化させたこと以外は実施例１４−１と同様にして、ＧａＮ層を形成した。キャリア濃度、活性化率及び歩留まりは図１４に示される通りであった。
【０１０５】
図１５は、実施例１５−１〜実施例１５−８においてＧａＮ層を形成した際の実験結果を示す図である。
（実施例１５−１〜実施例１５−８）
【０１０６】
実施例１５−１〜実施例１５−８では、２種類の酸素濃度を有するＧａＮ層のそれぞれについて、ＧａＮ層の転位密度を変えて実験を行った。
【０１０７】
実施例１５−１では、降温速度を６０℃／分、アニール時間を１０分間、転位密度を１．０×１０７ｃｍ−２としたこと以外は実施例１１−１と同様にして、ＧａＮ層を形成した。キャリア濃度、活性化率及び歩留まりは図１５に示される通りであった。
【０１０８】
実施例１５−２〜実施例１５−８では、酸素濃度、転位密度を必要に応じて変化させたこと以外は実施例１５−１と同様にして、ＧａＮ層を形成した。キャリア濃度、活性化率及び歩留まりは図１５に示される通りであった。
【０１０９】
図１６は、実施例１６−１〜実施例１６−１０においてＧａＮ層を形成した際の実験結果を示す図である。
（実施例１６−１〜実施例１６−１０）
【０１１０】
実施例１６−１〜実施例１６−１０では、ＧａＮ基板に変えて種々の材料からなる基板を用いて実験を行った。
【０１１１】
実施例１６−１では、基板材料をサファイア、降温速度を６０℃／分、アニール時間を１０分間、ＧａＮ層の表面を、ＧａＮ層の（０００１）面の法線を＜１１−２０＞方向に０．２°だけ傾斜させ、且つ、＜１−１００＞方向に０．２°だけ傾斜させて得られる面としたこと以外は実施例１１−１と同様にして、ＧａＮ層を形成した。キャリア濃度、活性化率及び歩留まりは図１６に示される通りであった。
【０１１２】
実施例１６−２〜実施例１６−１０では、基板材料、オフ角を必要に応じて変化させたこと以外は実施例１６−１と同様にして、ＧａＮ層を形成した。キャリア濃度、活性化率及び歩留まりは図１６に示される通りであった。
【０１１３】
図１７は、実施例１７−１〜実施例２０−２においてＧａＮ層を形成した際の実験結果を示す図である。
（実施例１７−１〜実施例１７−２）
【０１１４】
実施例１７−１及び実施例１７−２では、オフ角を変えたこと以外は実施例１１−２及び実施例１１−７とそれぞれ同様にして、ＧａＮ層を形成した。キャリア濃度、活性化率及び歩留まりは図１７に示される通りであった。
（実施例１８−１〜実施例１８−２）
【０１１５】
実施例１８−１及び実施例１８−２では、オフ角を変えたこと以外は実施例１７−１及び実施例１７−２とそれぞれ同様にして、ＧａＮ層を形成した。キャリア濃度、活性化率及び歩留まりは図１７に示される通りであった。
（実施例１９−１〜実施例１９−２）
【０１１６】
実施例１９−１及び実施例１９−２では、降温速度、及びアニール時間を変えたこと以外は実施例１７−１及び実施例１７−２とそれぞれ同様にして、ＧａＮ層を形成した。キャリア濃度、活性化率及び歩留まりは図１７に示される通りであった。
（実施例２０−１〜実施例２０−２）
【０１１７】
実施例２０−１及び実施例２０−２では、転位密度を変えたこと以外は実施例１７−１及び実施例１７−２とそれぞれ同様にして、ＧａＮ層を形成した。キャリア濃度、活性化率及び歩留まりは図１７に示される通りであった。
【０１１８】
また、本実施例１−１〜２０−２において、歩留まりと結晶の曲率半径に相関があり、歩留まり８０％以上の結晶の曲率半径は１５０ｃｍ以上、８４％以上の結晶は１８０ｃｍ以上、９０％以上の結晶は２６０ｃｍ以上、９５％以上の結晶は３００ｃｍ以上であった。
【０１１９】
続いて、上記した第１実施形態及び第２実施形態により得られる窒化ガリウム基板５４上に、窒化物半導体層５６，５８，６０を形成することにより得られるエピタキシャル基板６２を用いた半導体デバイスについて説明する。半導体デバイスとしては、以下、ＬＥＤ、ＬＤ、ＨＥＭＴ、ショットキーダイオード、縦型ＭＩＳトランジスタを例示する。
（ＬＥＤ）
【０１２０】
図１８は、ＬＥＤ（Light Emitting Diode：発光ダイオード）１１０の断面図である。図１８に示すように、ＬＥＤ１１０は、エピタキシャル基板６２の上面に、ｎ型ＧａＮ層２０１、ｎ型ＡｌＧａＮ層２０２、発光層２０３、ｐ型ＡｌＧａＮ層２０４、ｐ型ＧａＮ層２０５を順次形成した半導体層と、ｐ型ＧａＮ層２０５の上面にｐ側電極２５１、エピタキシャル基板６２の下面にｎ側電極２５２とからなる。
【０１２１】
発光層２０３は、例えばＧａＮ層とＩｎ０．２Ｇａ０．８Ｎ層の２層構造を多層重ねたＭＱＷ（Multi-Quantum Well：多重量子井戸）構造としてもよい。
【０１２２】
ＬＥＤ１１０は、例えば以下の方法により作製される。まず、デバイス製造工程として、エピタキシャル基板６２の上面にＭＯＣＶＤ法により、ｎ型ＧａＮ層２０１、ｎ型ＡｌＧａＮ層２０２、発光層２０３、ｐ型ＡｌＧａＮ層２０４、ｐ型ＧａＮ層２０５を順次形成する。続いて、ｐ型ＧａＮ層２０５の上面に厚さ１００ｎｍのｐ側電極２５１を形成する。さらに、エピタキシャル基板６２の下面にｎ側電極２５２を形成することにより、ＬＥＤ１１０であるＬＥＤが得られる。
（ＬＤ）
【０１２３】
図１９は、ＬＤ（Laser Diode：レーザーダイオード）１２０の断面図である。図１９（Ｂ）に示すように、ＬＤ１２０は、エピタキシャル基板６２の上面に、ｎ型ＧａＮバッファ層２０６、ｎ型ＡｌＧａＮクラッド層２０７、ｎ型ＧａＮ光導波層２０８、活性層２０９、アンドープＩｎＧａＮ劣化防止層２１０、ｐ型ＡｌＧａＮキャップ層２１１、ｐ型ＧａＮ光導波層２１２、ｐ型ＡｌＧａＮクラッド層２１３、ｐ型ＧａＮコンタクト層２１４を順次形成した半導体層と、さらにｐ型ＧａＮコンタクト層２１４の上面のｐ側電極２５１と、エピタキシャル基板６２の下面のｎ側電極２５２とからなる。
【０１２４】
ＬＤ１２０は、例えば以下の方法により作製される。まず、デバイス製造工程として、図１９（Ａ）に示すように、エピタキシャル基板６２の上面にｎ型ＧａＮバッファ層２０６、ｎ型ＡｌＧａＮクラッド層２０７、ｎ型ＧａＮ光導波層２０８、活性層２０９、アンドープＩｎＧａＮ劣化防止層２１０、ｐ型ＡｌＧａＮキャップ層２１１、ｐ型ＧａＮ光導波層２１２、ｐ型ＡｌＧａＮクラッド層２１３、ｐ型ＧａＮコンタクト層２１４を順次形成する。次に、ｐ型ＧａＮコンタクト層２１４の上面全面にＳｉＯ２膜をＣＶＤ法により形成した後、リソグラフィによりパターンを形成する。次に、図１９（Ｂ）に示すように、エッチングにより、ｐ型ＡｌＧａＮクラッド層２１３の厚さ方向の所定の深さまでリッジ２１５を形成する。その後ＳｉＯ２膜を除去した後に、基板全面にＳｉＯ２絶縁膜２１６を形成する。次に、レジストパターン形成及びエッチングにより、ｐ型ＧａＮコンタクト層２１４の上面のみにｐ側電極２５１を形成する。その後、下面にｎ側電極２５２を形成することにより、ＬＤ１２０であるＬＤが得られる。
【０１２５】
なお、ＳｉＯ２膜の形成は、真空蒸着、スパッタリング法などを用いてよく、ＳｉＯ２膜のエッチングには、フッ素を含むエッチングガスを用いたＲＩＥ法でもよい。
（ＨＥＭＴ）
【０１２６】
図２０は、ＨＥＭＴ（High Electron Mobility transistor：高電子移動度トランジスタ）１３０の断面図である。図２０に示すように、ＨＥＭＴ１３０は、エピタキシャル基板６２の上面に、１層以上のＩＩＩ族窒化物半導体層２２１として、ｉ型ＧａＮ層２２１ａ、ｉ型ＡｌＧａＮ層２２１ｂが順次形成され、さらにｉ型ＡｌＧａＮ層２２１ｂの上面にソース電極２５３と、ゲート電極２５４及びドレイン電極２５５とからなる。
【０１２７】
ＨＥＭＴ１３０は、例えば以下の方法により作製される。デバイス製造工程として、図２０に示すように、エピタキシャル基板６２の上面に、ｉ型ＧａＮ層２２１ａ、ｉ型ＡｌＧａＮ層２２１ｂを成長させた後、フォトリソグラフィ法及びリフトオフ法により、ｉ型ＡｌＧａＮ層２２１ｂ上にソース電極２５３及びドレイン電極２５５を形成後、さらに、ゲート電極２５４を形成することにより、ＨＥＭＴ１３０であるＨＥＭＴが得られる。
（ショットキーダイオード）
【０１２８】
図２１は、ショットキーダイオード１４０の断面図である。図２１に示すように、ショットキーダイオード１４０は、エピタキシャル基板６２の上面に、１層以上のＩＩＩ族窒化物半導体層としてｎ−型ＧａＮ層２２１を有し、エピタキシャル基板６２の下面にオーミック電極２５６を備える。また、ｎ−型ＧａＮ層２２１の上面にショットキー電極２５７を備える。
【０１２９】
ショットキーダイオード１４０は、例えば以下の方法により作製される。デバイス製造工程として、図２１に示すように、エピタキシャル基板６２上に、ＭＯＣＶＤ法により、ｎ−型ＧａＮ層２２１を成長させる。次に、エピタキシャル基板６２の下面前面にオーミック電極２５６を形成した。さらに、フォトリソグラフィ及びリフトオフ法により、ｎ−型ＧａＮ層２２１上にショットキー電極２５７を形成する。以上により、ショットキーダイオード１４０であるショットキーダイオードが得られる。
（縦型ＭＩＳトランジスタ）
【０１３０】
図２２は、縦型ＭＩＳ（Metal Insulator Semiconductor：金属−絶縁体−半導体）トランジスタ１５０の断面図である。図２２に示すように、縦型ＭＩＳトランジスタ１５０は、エピタキシャル基板６２の上面に、１層以上のＩＩＩ族窒化物半導体層２２１としてｎ−型ＧａＮ層２２１ｃを形成し、ｎ−型ＧａＮ層２２１ｃの上面の一部の領域にｐ型ＧａＮ層２２１ｄ及びｎ＋型ＧａＮ層２２１ｅを形成する。さらに、エピタキシャル基板６２の下面にドレイン電極２５５、ｎ−型ＧａＮ層２２１ｃの上面にゲート電極２５４、ｎ＋型ＧａＮ層２２１ｅの上面にソース電極２５３を備える。
【０１３１】
本実施形態の縦型ＭＩＳトランジスタ１５０は、例えば以下の方法により作製される。デバイス製造工程として、図２２に示すように、エピタキシャル基板６２上に、ＭＯＣＶＤ法によりｎ−型ＧａＮ層２２１ｃを形成する。続いて、選択イオン注入法により、ｎ−型ＧａＮ層２２１ｃの上面の一部の領域にｐ型ＧａＮ層２２１ｄ及びｎ＋型ＧａＮ層２２１ｅを順次形成する。次に、ＳｉＯ２膜を用いてｎ−型ＧａＮ層２２１ｃを保護した後、アニールを行い注入イオンを活性化させる。縦型ＭＩＳ用絶縁膜としてＰ−ＣＶＤ（Plasma enhanced Chemical Vapor Deposition：プラズマ化学気相堆積法）法によりＳｉＯ２膜を形成した後、フォトリソグラフィ法及びバッファードフッ酸を用いた選択エッチング法により、上記縦型ＭＩＳ用絶縁膜の一部をエッチングして、リフトオフ法により、ｎ＋型ＧａＮ層２２１ｅの上面にソース電極２５３を形成する。次に、フォトリソグラフィ法及びリフトオフ法により、上記縦型ＭＩＳ用絶縁膜上に、ゲート電極２５４を形成する。さらに、エピタキシャル基板６２の下面全面にドレイン電極２５５を形成することにより、縦型ＭＩＳトランジスタ１５０である縦型ＭＩＳトランジスタが得られる。
【０１３２】
なお、半導体デバイスの製造工程におけるクラックの測定は、エピタキシャル成長、電極の形成等が終了し、ダイシング、或いはへき開等によるチップ形成後に行う。
（デバイスの評価）
【０１３３】
各半導体デバイスの製造工程により作製した半導体デバイスのデバイス特性に関する評価は、下記の通りとした。まず、各半導体デバイスの比較例に相当する半導体デバイスのデバイス特性を測定して、ＬＥＤは発光強度、ＬＤはレーザ寿命、ＨＥＭＴ、ショットキーダイオード及び縦型ＭＩＳトランジスタはオン抵抗をそれぞれ測定し、それらの平均値及びσを算出した。これを基に、実施例のそれぞれの半導体デバイスについてデバイス特性を測定し、比較例のデバイス特性の（平均値−σ）以上の結果であったものを合格とした。比較例に含まれるデバイスについても同様に、比較例のデバイス特性の（平均値−σ）以上の結果であったものを合格とした。
【０１３４】
図２３〜図２５は、作製した半導体デバイスの歩留を示す図である。
【０１３５】
まず、図２３に参考例３−１〜参考例４−２、実施例２１−１〜実施例２２−３に係る半導体デバイス（ＬＥＤ）の歩留まりを示す。
（参考例３−１）
【０１３６】
参考例３−１では、参考例１−１において形成されたＧａＮ層を用いてエピタキシャル基板を作製し、そのエピタキシャル基板を用いて半導体デバイス（ＬＥＤ）を作製した。半導体デバイス（ＬＥＤ）の作製方法は、上述した通りである。ＧａＮ層の成長時にクラックが発生しなかった割合（ＧａＮ層の製造歩留まり）は、上記したように６８％であった。また、半導体デバイスの製造工程において、クラックが発生しなかった割合（半導体デバイスの製造歩留）は６２％であり、半導体デバイス特性の評価に対する歩留まりは４５％であった。したがって、半導体デバイスの作製の全工程における合計の歩留まりは１９％であった。
（参考例３−２、参考例４−１、参考例４−２）
【０１３７】
参考例３−２、参考例４−１、及び参考例４−２では、使用したエピタキシャル基板を変えたこと以外は参考例３−１と同様にして、半導体デバイスを作製した。ＧａＮ層の製造歩留まり、半導体デバイスの製造歩留まり、作製された半導体デバイス特性の評価に対する歩留まり、及び半導体デバイスの作製の全工程における合計の歩留まりは図２３に示される通りであった。
（実施例２１−１〜実施例２２−３）
【０１３８】
実施例２１−１〜実施例２２−３では、半導体デバイスの作製に使用するエピタキシャル基板をそれぞれ変えて実験を行った。
【０１３９】
実施例２１−１では、使用した基板を実施例１−５において形成されたＧａＮ層を用いたエピタキシャル基板としたこと以外は参考例３−１と同様にして、半導体デバイスを作製した。ＧａＮ層の製造歩留まり、半導体デバイスの製造歩留まり、作製された半導体デバイス特性の評価に対する歩留まり、及び半導体デバイスの作製の全工程における合計の歩留まりは図２３に示される通りであった。
（実施例２１−２〜実施例２２−３）
【０１４０】
実施例２１−２〜実施例２２−３では、使用したエピタキシャル基板を変えたこと以外は実施例２１−１と同様にして、半導体デバイスの作製をした。ＧａＮ層の製造歩留まり、半導体デバイスの製造歩留まり、作製された半導体デバイス特性の評価に対する歩留まり、及び半導体デバイスの作製の全工程における合計の歩留まりは図２３に示される通りであった。
【０１４１】
図２４に参考例５−１〜参考例６−２、実施例２３−１〜実施例２４−３に係る半導体デバイス（ＬＤ）の歩留まりを示す。
（参考例５−１）
【０１４２】
参考例５−１では、参考例１−１において形成されたＧａＮ層を用いてエピタキシャル基板を作製し、そのエピタキシャル基板を用いて半導体デバイス（ＬＤ）を作製した。半導体デバイス（ＬＤ）の作製方法は、上述した通りである。ＧａＮ層の成長時にクラックが発生しなかった割合（ＧａＮ層の製造歩留まり）は、上記したように６８％であった。また、半導体デバイスの製造工程において、クラックが発生しなかった割合（半導体デバイスの製造歩留まり）は４１％であり、作製された半導体デバイス特性の評価に対する歩留まりは３８％であった。したがって、半導体デバイスの作製の全工程における合計の歩留まりは１１％であった。
（参考例５−２、参考例６−１、参考例６−２）
【０１４３】
参考例５−２、参考例６−１、及び参考例６−２では、使用したエピタキシャル基板を変えたこと以外は参考例５−１と同様にして、半導体デバイスを作製した。ＧａＮ層の製造歩留まり、半導体デバイスの製造歩留まり、作製された半導体デバイス特性の評価に対する歩留まり、及び半導体デバイスの作製の全工程における合計の歩留まりは図２４に示される通りであった。
（実施例２３−１〜実施例２４−３）
【０１４４】
実施例２３−１〜２４−３では、半導体デバイスの作製に用いたエピタキシャル基板をそれぞれ変えて実験を行った。
【０１４５】
実施例２３−１では、使用した基板を実施例１−５において形成されたＧａＮ層を用いたエピタキシャル基板としたこと以外は参考例５−１と同様にして、半導体デバイスを作製した。ＧａＮ層の製造歩留まり、半導体デバイスの製造歩留まり、作製された半導体デバイス特性の評価に対する歩留まり、及び半導体デバイスの作製の全工程における合計の歩留まりは図２４に示される通りであった。
（実施例２３−２〜実施例２４−３）
【０１４６】
実施例２３−２〜実施例２４−３では、使用したエピタキシャル基板を変えたこと以外は実施例２３−１と同様にして、半導体デバイスの作製をした。ＧａＮ層の製造歩留まり、半導体デバイスの製造歩留まり、作製された半導体デバイス特性の評価に対する歩留まり、及び半導体デバイスの作製の全工程における合計の歩留まりは図２４に示される通りであった。
【０１４７】
図２５に参考例７〜参考例９、実施例２５〜実施例２７に係る半導体デバイス（ＨＥＭＴ、ショットキーダイオード、縦型ＭＩＳトランジスタ）の歩留まりを示す。
（参考例７）
【０１４８】
参考例７では、参考例１−２において形成されたＧａＮ層を用いてエピタキシャル基板を作製し、そのエピタキシャル基板を用いて半導体デバイス（ＨＥＭＴ）を作製した。半導体デバイス（ＨＥＭＴ）の作製方法は、上述した通りである。ＧａＮ層の成長時にクラックが発生しなかった割合（ＧａＮ層の製造歩留まり）は、上記したように６３％であった。また、半導体デバイスの製造工程において、クラックが発生しなかった割合（半導体デバイスの製造歩留まり）は６２％であり、作製された半導体デバイス特性の評価に対する歩留まりは６６％であった。したがって、半導体デバイスの作製における合計の歩留まりは２６％であった。
（実施例２５）
【０１４９】
実施例２５では、半導体デバイスの作製に用いたエピタキシャル基板を変えて実験を行った。
【０１５０】
実施例２５では、使用した基板を実施例１−１０において形成されたＧａＮ層を用いたエピタキシャル基板としたこと以外は参考例７と同様にして、半導体デバイスを作製した。ＧａＮ層の製造歩留まり、半導体デバイスの製造歩留まり、作製された半導体デバイス特性の評価に対する歩留まり、及び半導体デバイスの作製の全工程における合計の歩留まりは図２５に示される通りであった。
（参考例８）
【０１５１】
参考例８では、参考例１−２においてＧａＮ層を用いてエピタキシャル基板を作製し、そのエピタキシャル基板を用いて半導体デバイス（ショットキーダイオード）を作製した。半導体デバイス（ショットキーダイオード）の作製方法は、上述した通りである。ＧａＮ層の成長時にクラックが発生しなかった割合（ＧａＮ層の製造歩留まり）は、上記したように６３％であった。また、半導体デバイスの製造工程において、クラックが発生しなかった割合（半導体デバイスの製造歩留まり）は６５％であり、作製された半導体デバイス特性の評価に対する歩留まりは６３％であった。したがって、半導体デバイスの作製の全工程における合計の歩留まりは２６％であった。
（実施例２６）
【０１５２】
実施例２６では、半導体デバイスの製造に用いたエピタキシャル基板を変えて実験を行った。
【０１５３】
実施例２６では、使用した基板を実施例１−１０において形成されたＧａＮ層を用いたエピタキシャル基板としたこと以外は参考例８と同様にして、半導体デバイスを作製した。ＧａＮ層の製造歩留まり、半導体デバイスの製造歩留まり、作製された半導体デバイス特性の評価に対する歩留まり、及び半導体デバイスの作製の全工程における合計の歩留まりは図２５に示される通りであった。
（参考例９）
【０１５４】
参考例９では、参考例１−２においてＧａＮ層を用いてエピタキシャル基板を作製し、そのエピタキシャル基板を用いて半導体デバイス（縦型ＭＩＳトランジスタ）を作製した。半導体デバイス（縦型ＭＩＳトランジスタ）の作製方法は、上述した通りである。ＧａＮ層の成長時にクラックが発生しなかった割合（ＧａＮ層の製造歩留まり）は、上記したように６３％であった。また、半導体デバイスの製造工程において、クラックが発生しなかった割合（半導体デバイスの製造歩留まり）は５９％であり、作製された半導体デバイス特性の評価に対する歩留まりは５９％であった。したがって、半導体デバイスの作製の全工程における合計の歩留まりは２２％であった。
（実施例２７）
【０１５５】
実施例２７では、半導体デバイスの製造に使用したエピタキシャル基板を変えて実験を行った。
【０１５６】
実施例２７では、使用した基板を実施例１−１０において形成されたＧａＮ層を用いたエピタキシャル基板としたこと以外は参考例９と同様にして、半導体デバイスを作製した。ＧａＮ層の製造歩留まり、半導体デバイスの製造歩留まり、作製された半導体デバイス特性の評価に対する歩留まり、及び半導体デバイスの作製の全工程における合計の歩留まりは図２５-に示される通りであった。
【０１５７】
以上説明したように、上記した半導体デバイスにおいては、第１及び第２の実施形態の形成方法で形成された窒化ガリウム層を用いたエピタキシャル基板を使用することにより、半導体デバイスの製造工程におけるクラックの発生率を低くすることができる。また、半導体デバイス特性の評価に対する歩留を高くすることができる。その結果、半導体デバイスの作製の全工程における合計の歩留まりを高くすることが可能となる。
【図面の簡単な説明】
【０１５８】
【図１】ｎ型ドーパントを含む窒化ガリウム層を基板上に形成するためのハイドライドＶＰＥ装置を模式的に示す図である。
【図２】実施形態に係る窒化ガリウム層の形成方法、その窒化ガリウム層を用いた窒化ガリウム基板の製造方法、及び、その窒化ガリウム基板を用いたエピタキシャル基板の製造方法を模式的に示す工程図である。
【図３】基板温度の時間変化の具体例を示すグラフである。
【図４】窒化ガリウム層の形成工程を示す図である。
【図５】窒化ガリウム基板の製造工程を示す図である。
【図６】参考例１−１〜参考例１−２、実施例１−１〜実施例２−４においてＧａＮ層を形成した際の実験結果を示す図である。
【図７】実施例３−１〜実施例３−２においてＧａＮ層を形成した際の実験結果を示す図である。
【図８】実施例４−１〜実施例４−５４においてＧａＮ層を形成した際の実験結果を示す図である。
【図９】実施例５−１〜実施例５−８においてＧａＮ層を形成した際の実験結果を示す図である。
【図１０】実施例６−１〜実施例６−１０においてＧａＮ層を形成した際の実験結果を示す図である。
【図１１】実施例７−１〜実施例１０−２においてＧａＮ層を形成した際の実験結果を示す図である。
【図１２】参考例２−１〜参考例２−２、実施例１１−１〜実施例１２−４においてＧａＮ層を形成した際の実験結果を示す図である。
【図１３】実施例１３−１〜実施例１３−２においてＧａＮ層を形成した際の実験結果を示す図である。
【図１４】実施例１４−１〜実施例１４−５４においてＧａＮ層を形成した際の実験結果を示す図である。
【図１５】実施例１５−１〜実施例１５−８においてＧａＮ層を形成した際の実験結果を示す図である。
【図１６】実施例１６−１〜実施例１６−１０においてＧａＮ層を形成した際の実験結果を示す図である。
【図１７】実施例１７−１〜実施例２０−２においてＧａＮ層を形成した際の実験結果を示す図である。
【図１８】ＬＥＤの断面図である。
【図１９】ＬＤの断面図である。
【図２０】ＨＥＭＴの断面図である。
【図２１】ショットキーダイオードの断面図である。
【図２２】縦型ＭＩＳトランジスタの断面図である。
【図２３】参考例３−１〜参考例４〜２、実施例２１−１〜実施例２２−３において半導体デバイスを作製した際の歩留まりを示す図である。
【図２４】参考例５−１〜参考例６−２、実施例２３―１〜実施例２４−３において半導体デバイスを作製した際の歩留まりを示す図である。
【図２５】参考例７〜参考例９、実施例２５〜実施例２７において半導体デバイスを作製した際の歩留まりを示す図である。
【符号の説明】
【０１５９】
５０…基板、５１，５２…窒化ガリウム層、５２ａ…窒化ガリウム層の表面、５４…窒化ガリウム基板、５４ａ…窒化ガリウム基板の表面。
【図１】
2008297191.tif 000003
【図２】
2008297191.tif 000004
【図３】
2008297191.tif 000005
【図４】
2008297191.tif 000006
【図５】
2008297191.tif 000007
【図６】
2008297191.tif 000008
【図７】
2008297191.tif 000009
【図８】
2008297191.tif 000010
【図９】
2008297191.tif 000011
【図１０】
2008297191.tif 000012
【図１１】
2008297191.tif 000013
【図１２】
2008297191.tif 000014
【図１３】
2008297191.tif 000015
【図１４】
2008297191.tif 000016
【図１５】
2008297191.tif 000017
【図１６】
2008297191.tif 000018
【図１７】
2008297191.tif 000019
【図１８】
2008297191.tif 000020
【図１９】
2008297191.tif 000021
【図２０】
2008297191.tif 000022
【図２１】
2008297191.tif 000023
【図２２】
2008297191.tif 000024
【図２３】
2008297191.tif 000025
【図２４】
2008297191.tif 000026
【図２５】
2008297191.tif 000027