(57)【要約】【課題】電気光学装置の端子部において界面抵抗の増加を抑制することである。【解決手段】電気光学装置である液晶表示装置の下基板の画素部１４において、画素用接続配線２４、画素用モリブデン膜９６、画素用透明導電膜２８の導電積層膜が形成され、端子部２０において、端子用接続配線１２４、端子用モリブデン膜１９６、端子用透明導電膜１２８の導電積層膜が形成される。画素用接続配線２４と端子用接続配線１２４とは同一工程で形成され、チタンを含む最上層を有する。また、画素用モリブデン膜９６と端子用モリブデン膜１９６とは同一工程で形成され、画素用透明導電膜２８は端子用透明導電膜１２８と同一工程で形成される。モリブデン膜に代えて、他のウェットエッチング可能な導電材料を用いることもできる。【選択図】図４
2008268830.tif 000002
【特許請求の範囲】
【請求項１】
画素部と、
前記画素部の周辺部に別の半導体回路または別の配線基板を実装するための端子部と、
を備え、
前記端子部は、チタンを含む最上層を有する端子用接続配線と、ウェットエッチング可能な導電材料で構成される端子用中間膜と、端子用透明導電膜とが、この順に下層側から上層側に向かって積層された積層構造を有することを特徴とする電気光学装置。
【請求項２】
請求項1に記載の電気光学装置において、
前記画素部は、
前記端子用接続配線を形成するのと同じ工程で形成された画素用接続配線と、
前記端子用中間膜を形成するのと同じ工程で形成された画素用中間膜と、
前記端子用透明導電膜を形成するのと同じ工程で形成された画素用透明導電膜とが、
この順に下層側から上層側に向かって積層された積層構造を有することを特徴とする電気光学装置。
【請求項３】
画素部と、
前記画素部の周辺部に別の半導体回路または別の配線基板を実装するための端子部と、
を備え、
端子部は、
チタンを含む最上層を有する端子用接続配線と、
端子用保護絶縁膜と、
前記端子用保護絶縁膜に形成された端子用開口部に露出する前記端子用接続配線を覆う膜であって、ウェットエッチング可能な導電材料で構成される端子用中間膜と、
端子用透明導電膜とが、
この順に下層側から上層側に向かって積層された積層構造を有することを特徴とする電気光学装置。
【請求項４】
請求項３に記載の電気光学装置において、
前記画素部は、
前記端子用接続配線を形成するのと同じ工程で形成された画素用接続配線と、
前記端子用保護絶縁膜を形成するのと同じ工程で形成された画素用保護絶縁膜と、
前記画素用保護絶縁膜に形成された画素用開口部に露出する前記画素用接続配線を覆う画素用透明導電膜であって、前記端子用透明導電膜を形成するのと同じ工程で形成された画素用透明導電膜とが、
この順に下層側から上層側に向かって積層された積層構造を有し、前記端子用中間膜は画素部において除去されていることを特徴とする電気光学装置。
【請求項５】
請求項１から請求項４のいずれか１に記載の電気光学装置において、
前記中間膜は、モリブデンであることを特徴とする電気光学装置。
【請求項６】
請求項１から請求項４のいずれか１に記載の電気光学装置において、
前記中間膜は、ＩＺＯまたはＩＴＯであることを特徴とする電気光学装置。
【請求項７】
画素部と、前記画素部の周辺部に別の半導体回路または別の配線基板を実装するための端子部と、を備える電気光学装置を製造する方法であって、
チタンを含む最上層を有する接続配線層を前記画素部と前記端子部とに形成し、前記画素部における画素用接続配線と前記端子部における端子用接続配線とを形成する工程と、
ウェットエッチング可能な導電材料で構成される中間膜を前記画素部と前記端子部とに形成し、前記画素部における画素用中間膜と前記端子部における端子用中間膜とを形成する中間膜形成工程と、
前記画素用中間膜と前記端子用中間膜の表面層を除去する中間膜洗浄工程と、
透明導電膜を前記画素部と前記端子部とに形成し、前記画素部における画素用透明導電膜と前記端子部における端子用透明導電膜とを形成する工程と、
を含むことを特徴とする電気光学装置製造方法。
【請求項８】
画素部と、前記画素部の周辺部に別の半導体回路または別の配線基板を実装するための端子部と、を備える電気光学装置を製造する方法であって、
チタンを含む最上層を有する接続配線層を前記画素部と前記端子部とに形成し、前記画素部における画素用接続配線と前記端子部における端子用接続配線とを形成する接続配線形成工程と、
保護絶縁膜を前記画素部と前記端子部とに形成する工程と、
前記保護絶縁膜において、前記画素部に画素用開口部と、前記端子部に端子用開口部とを形成する工程と、
前記画素用開口部と前記端子用開口部とを覆う膜であって、ウェットエッチング可能な導電材料で構成される中間膜を形成する工程と、
前記端子部の少なくとも一部の端子において端子用中間膜を形成し、少なくとも画素部においては前記中間膜を除去する中間膜一部除去工程と、
前記端子用中間膜の表面層を除去する中間膜洗浄工程と、
透明導電膜を前記画素部と前記端子部とに形成し、前記画素部における画素用透明導電膜と前記端子部における端子用透明導電膜とを形成する工程と、
を含むことを特徴とする電気光学装置製造方法。
【請求項９】
請求項８に記載の電気光学装置製造方法において、
前記中間膜一部除去工程は、前記最上層に対するエッチングレートが前記中間膜に対するエッチングレートより小さいエッチング液を用いて前記中間膜を除去することを特徴とする電気光学装置製造方法。
【請求項１０】
請求項８に記載の電気光学装置製造方法において、
前記エッチング液は、燐酸と硝酸と酢酸を含む液であることを特徴とする電気光学装置製造方法。
【請求項１１】
請求項７から請求項１０のいずれか１に記載の電気光学装置製造方法において、
前記中間膜は、モリブデンであることを特徴とする電気光学装置製造方法。
【請求項１２】
請求項７から請求項１０のいずれか１に記載の電気光学装置製造方法において、
前記中間膜はＩＺＯまたはＩＴＯであることを特徴とする電気光学装置製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置及び電気光学装置製造方法に係り、特に、中央部に配置される画素部と、周辺部に別の半導体回路または別の配線基板を実装するための端子部とを備える電気光学装置及び電気光学装置製造方法に関する。
【背景技術】
【０００２】
液晶表示装置のような電気光学装置においては、表示を行う画素部を中央部に配置し、その周辺部に、画素部を駆動するための回路を配置することが行われる。駆動のための回路が大規模である場合、あるいは高速である場合等で、別の半導体回路または別の配線基板に搭載された半導体回路を用いる必要があるときは、電気光学装置の周辺部に端子部を設け、別の半導体回路または別の配線基板が実装される。
【０００３】
このように、中央部に画素部を、周辺部に端子部を設ける必要がある場合、画素部と端子部とを同一工程で形成することが好ましい。
【０００４】
例えば、特許文献１には、表示装置等において、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）技術に適した端子部を形成する方法が開示されている。ここでは、画素部におけるモリブデンゲート電極形成と同じ工程で端子部にもモリブデン配線が形成され、画素部におけるデータライン形成と同じ工程で端子部にも接続配線が形成される。そして、保護膜と平坦化膜が全面に形成され、その後、画素部においてデータラインの上の平坦化膜除去と同じ工程で端子部においてはデータラインの終端部より外側の平坦化膜が除去される。そして、画素部において保護膜にコンタクトホールが開けられるのと同じ工程で端子部も保護膜が比較的広めに除去される。そして画素部においては、このコンタクトホールに接続する透明導電膜が平坦化膜上に形成されて画素電極とされ、端子部においては、接続配線上に透明導電膜が形成され、この上においてＣＯＧ技術が適用される。ここで、データライン及び接続配線には、モリブデン／アルミニウム／モリブデンの積層構造、あるいはチタン／アルミニウム／チタンの積層構造が用いられ、保護膜としてＳｉｘＮｙ（窒化シリコン）が用いられ、平坦化膜にはアクリル樹脂が用いられ、透明導電膜にはＩＴＯ（酸化錫インジウム）あるいはＩＺＯ（酸化亜鉛インジウム）が用いられている。端子部にもＩＴＯ（酸化錫インジウム）あるいはＩＺＯ（酸化亜鉛インジウム）が用いられるのは、端子部形成からＣＯＧ実装までの表示装置製造工程において、端子部の腐食の発生や端子部表面の酸化皮膜の形成を抑制し、ＣＯＧ実装での良好な電気的接続を得ること、及びＣＯＧ実装後の製品信頼性確保のためである。
【０００５】
【特許文献１】特開２００６−３０９０２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記のように、特許文献１においては、画素部の形成に用いられるモリブデン配線と、モリブデン／アルミニウム／モリブデンの積層構造あるいはチタン／アルミニウム／チタンの積層構造と、透明導電膜とが、それぞれ端子部の形成のためにも用いられることが述べられている。
【０００７】
ここで接続配線層としてモリブデン系とチタン系とが述べられているが、両者にはそれぞれ一長一短がある。すなわち、モリブデン系は、ウェットエッチングが容易であり、また雰囲気によって形成される表面膜は酸化膜または水酸化膜であって水等で容易に除去できる反面、ドライエッチングが困難で微細化に限度がある。一方チタン系は、ドライエッチングが可能で微細化に向いているが、酸化しやすく、例えばＩＴＯをその上に形成すると、その形成雰囲気で酸化膜等ができ、界面抵抗が高くなる。
【０００８】
また、配線及び端子部の微細化を進めると、特許文献１のようにＳｉｘＮｙの保護膜もフッ素系のガスを用いるドライエッチングで所望の形状に形成することになるが、その際に、フッ素を含む反応性成分が表面生成物として接続配線の表面に形成される。接続配線がモリブデン系の場合は、水等の洗浄でモリブデン水酸化膜と共にこれらの生成物が除去されるが、チタン系の場合は、単なる水洗浄のみでは除去が困難である。
【０００９】
このように、配線や端子部の微細化のためにはチタン系の接続配線を用いることが望ましいが、上記のように端子部の接続配線とＩＴＯの間の界面抵抗が増加することと、表面生成物の除去が困難であることが、ＣＯＧ実装での良好な接合特性を得るための課題となる。
【００１０】
本発明の目的は、透明導電膜形成に伴う界面抵抗の増加を抑制できる電気光学装置及び電気光学装置製造方法を提供することである。また、他の目的は、フッ素系のガスを用いるドライエッチングの際に生じる表面生成物の除去を容易として界面抵抗の増加を抑制できる電気光学装置及び電気光学装置製造方法を提供することである。以下の手段は、これらの目的の少なくとも１つに貢献する。
【課題を解決するための手段】
【００１１】
本発明に係る電気光学装置は、画素部と、前記画素部の周辺部に別の半導体回路または別の配線基板を実装するための端子部と、を備え、前記端子部は、チタンを含む最上層を有する端子用接続配線と、ウェットエッチング可能な導電材料で構成される端子用中間膜と、端子用透明導電膜とが、この順に下層側から上層側に向かって積層された積層構造を有することを特徴とする。
【００１２】
上記構成の電気光学装置は、端子部の積層構造において、透明導電膜とチタンを含む最上層との間に中間膜が配置されている。これにより、チタンを含む最上層の上に直接透明導電膜を形成するよりも、酸化膜の形成が抑制され界面抵抗の増加を抑制できる。
【００１３】
また、例えば、ＳｉｘＮｙの保護膜を、中間膜形成の後に形成する場合には、フッ素系のドライエッチングにより形成される表面生成物も、中間膜の上に形成されるので、中間膜表面のウェットエッチング、あるいは場合によって水等の洗浄で容易に除去できる。
【００１４】
また、本発明に係る電気光学装置において、前記画素部は、前記端子用接続配線を形成するのと同じ工程で形成された画素用接続配線と、前記端子用中間膜を形成するのと同じ工程で形成された画素用中間膜と、前記端子用透明導電膜を形成するのと同じ工程で形成された画素用透明導電膜とが、この順に下層側から上層側に向かって積層された積層構造を有することが好ましい。
【００１５】
このように、画素部の積層構造を構成する各層は、端子部の積層構造を構成する各層を形成するのと同じ工程で形成されるので、形成工程が共通化され、特別な工程を要せずに、端子部の積層構造と画素部の積層構造とを同時に形成することができる。
【００１６】
また、本発明に係る電気光学装置は、画素部と、前記画素部の周辺部に別の半導体回路または別の配線基板を実装するための端子部と、を備え、端子部は、チタンを含む最上層を有する端子用接続配線と、端子用保護絶縁膜と、前記端子用保護絶縁膜に形成された端子用開口部に露出する前記端子用接続配線を覆う膜であって、ウェットエッチング可能な導電材料で構成される端子用中間膜と、端子用透明導電膜とが、この順に下層側から上層側に向かって積層された積層構造を有することを特徴とする。
【００１７】
上記構成によれば、保護絶縁膜がチタンを含む層を最上層とする接続配線の上に形成される。つまり、ここまでの構造は従来技術の構造と同じである。この場合でも、端子部の積層構造において、透明導電膜とチタンを含む層との間に中間膜が配置されている。これにより、チタンを含む層の上に直接透明導電膜を形成するよりも、酸化膜の形成が抑制され界面抵抗の増加を抑制できる。
【００１８】
例えば、保護絶縁膜を形成する前に、チタンを含む層を最上層とする接続配線に引き続き中間膜を形成することも可能であるが、この場合は、連続成膜装置等を要する場合がある。上記構成によれば、従来装置を用いてチタンを含む層を最上層とする接続配線と保護絶縁膜を構成し、その後、透明導電膜を形成する前に、界面抵抗を抑制したい端子部において、中間膜を追加的に加える構造とすることができる。これにより高価な連続成膜装置等を要することなく、端子部の界面抵抗の増加を抑制することができる。なお、端子部を構成する複数の端子の全部に中間膜を追加的に加える構造とすることもでき、界面抵抗を抑制したい特定の端子のみに中間膜を追加的に加える構造とすることもできる。
【００１９】
また、本発明に係る電気光学装置において、前記画素部は、前記端子用接続配線を形成するのと同じ工程で形成された画素用接続配線と、前記端子用保護絶縁膜を形成するのと同じ工程で形成された画素用保護絶縁膜と、前記画素用保護絶縁膜に形成された画素用開口部に露出する前記画素用接続配線を覆う画素用透明導電膜であって、前記端子用透明導電膜を形成するのと同じ工程で形成された画素用透明導電膜とが、この順に下層側から上層側に向かって積層された積層構造を有し、前記端子用中間膜は画素部において除去されていることが好ましい。
【００２０】
上記構成によれば、端子部においては中間膜を含む構造とし、画素部においては中間膜を含まない構造とできる。したがって、画素部の構造を従来技術と同じとしながら、端子部において界面抵抗の増加を抑制することができる。
【００２１】
また、本発明に係る電気光学装置において、前記中間膜は、モリブデンであることが望ましい。モリブデンは電気光学装置で一般的に用いられ、ウェットエッチング可能な導電材料である。また、その表面は、水洗浄で容易に除去できる。したがって、上記構成により、一般的な材料膜を用いて、界面抵抗の増加を抑制できる。
【００２２】
また、本発明に係る電気光学装置において、前記中間膜は、ＩＺＯまたはＩＴＯであることが望ましい。ＩＺＯおよびＩＴＯは電気光学装置で一般的に用いられるウェットエッチング可能な導電材料である。また、その表面をウェットエッチングすることで、表面付着物を容易にをウェット上記構成により、一般的な材料膜を用いて、界面抵抗の増加を抑制できる。
【００２３】
また、本発明に係る電気光学装置製造方法は、画素部と、前記画素部の周辺部に別の半導体回路または別の配線基板を実装するための端子部と、を備える電気光学装置を製造する方法であって、チタンを含む最上層を有する接続配線層を前記画素部と前記端子部とに形成し、前記画素部における画素用接続配線と前記端子部における端子用接続配線とを形成する工程と、ウェットエッチング可能な導電材料で構成される中間膜を前記画素部と前記端子部とに形成し、前記画素部における画素用中間膜と前記端子部における端子用中間膜とを形成する中間膜形成工程と、前記画素用中間膜と前記端子用中間膜の表面層を除去する中間膜洗浄工程と、透明導電膜を前記画素部と前記端子部とに形成し、前記画素部における画素用透明導電膜と前記端子部における端子用透明導電膜とを形成する工程と、を含むことを特徴とする。
【００２４】
また、本発明に係る電気光学装置製造方法は、画素部と、前記画素部の周辺部に別の半導体回路または別の配線基板を実装するための端子部と、を備える電気光学装置を製造する方法であって、チタンを含む最上層を有する接続配線層を前記画素部と前記端子部とに形成し、前記画素部における画素用接続配線と前記端子部における端子用接続配線とを形成する接続配線形成工程と、保護絶縁膜を前記画素部と前記端子部とに形成する工程と、前記保護絶縁膜において、前記画素部に画素用開口部と、前記端子部に端子用開口部とを形成する工程と、前記画素用開口部と前記端子用開口部とを覆う膜であって、ウェットエッチング可能な導電材料で構成される中間膜を形成する工程と、前記端子部の少なくとも一部の端子において端子用中間膜を形成し、少なくとも画素部においては前記中間膜を除去する中間膜一部除去工程と、前記端子用中間膜の表面層を除去する中間膜洗浄工程と、透明導電膜を前記画素部と前記端子部とに形成し、前記画素部における画素用透明導電膜と前記端子部における端子用透明導電膜とを形成する工程と、を含むことを特徴とする。
【００２５】
また、前記中間膜一部除去工程は、前記最上層に対するエッチングレートが前記中間膜に対するエッチングレートより小さいエッチング液を用いて前記中間膜を除去することが好ましい。これにより、中間膜除去の際にチタンを含む最上層が不必要に除去されることを抑制できる。
【００２６】
また、前記エッチング液は、燐酸と硝酸と酢酸を含む液であることが好ましい。このような構成の液はＰＡＮ液として周知である。したがって、特別のエッチング液を用いることなく、周知の液を用いて、チタンを不必要に除去することなく中間膜を効果的に選択除去することができる。
【００２７】
また、本発明に係る電気光学装置製造方法において、前記中間膜は、モリブデンであることが好ましい。また、本発明に係る電気光学装置製造方法において、前記中間膜はＩＺＯまたはＩＴＯであることが好ましい。
【発明を実施するための最良の形態】
【００２８】
以下に図面を用いて本発明に係る実施の形態につき詳細に説明する。以下では、電気光学装置の例として、液晶表示装置を説明するが、液晶表示装置以外の電気光学装置であってもよい。例えば、エレクトロルミネセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、電子放出素子を用いる装置であってもよい。
【００２９】
また、以下では、液晶表示装置として、端子部にＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）技術を用いて別チップの半導体回路を搭載するもの、あるいは、ＯＬＢ（Ｏｕｔｅｒ  Ｌｅａｄ  Ｂｏｎｄｉｎｇ）技術を用いてＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔｂｏａｒｄ）等の別配線基板を接続するものを説明するが、もちろん、ガラス基板上に低温ポリシリコン技術を用いて走査線駆動回路、信号線駆動回路等を形成するものであってもよい。
【００３０】
また、以下においては、液晶表示装置の構成として、透過型フルカラーマトリックス型を説明するが、これは、画素部と端子部の各要素の形成工程を共通に用いることの説明の一例である。したがって、画素部のゲート電極、データライン、画素電極の材料をそのまま端子部の積層構造に用いることを除けば、その他の構造等は、電気光学装置の仕様に応じて、適宜変更が可能である。
【実施例１】
【００３１】
図１は、液晶表示装置１０の構成を示す図である。この液晶表示装置１０は、透過型フルカラーマトリックス型のもので、下基板１２と上基板１３との間に液晶分子が挟持されている構造を有し、画素部１４の周囲に複数の端子から構成される端子部２０を有する。図１においては、端子部２０において、ＣＯＧ技術によって接続され下基板１２上に搭載される別チップの半導体回路１６と、ＯＬＢ技術によって接続される別の配線基板であるＦＰＣ１８が示されている。
【００３２】
図２は、画素部１４から１画素を抜き出し、端子部２０から１端子を抜き出し、平面配置を説明する図である。
【００３３】
画素部１４における画素は、ゲート電極２２、データライン２５が直交する交差に対応してそれぞれ配置される。そして１つの画素に１つのスイッチング素子２６が設けられ、スイッチング素子２６のソース端子はデータライン２５、画素用モリブデン膜９６の積層配線に接続され、ドレイン端子は画素用接続配線２４、画素用モリブデン膜９６の積層配線を介して画素用透明導電膜２８である画素電極に接続される。ここで画素用接続配線２４とデータライン２５とは同じ材料で構成され同一工程で形成される。なお、スイッチング素子２６のソース端子とドレイン端子は互換性があり、上記で説明したドレイン端子をソース端子と呼び、上記で説明したソース端子をドレイン端子と呼んでも構わない。
【００３４】
端子部２０における端子は、画素部１４から引き出されてきた引出配線１２１と、この引出配線１２１に接続される下部配線１２２と、下部配線１２２に接続される端子用接続配線１２４、端子用モリブデン膜１９６、端子用透明導電膜１２８を含んで構成される。ここで後述のように、引出配線１２１と端子用接続配線１２４は、画素部１４における画素用接続配線２４とデータライン２５と同じ材料で構成されこれらと同一工程で形成される。また、下部配線１２２は、画素部１４におけるゲート電極２２と同じ材料で構成され、これと同一工程で形成される。また、端子用モリブデン膜１９６は画素用モリブデン膜９６と同じ材料で構成され、これと同じ工程で形成される。また、端子用透明導電膜１２８は画素用透明導電膜２８と同じ材料で構成され、これと同じ工程で形成される。
【００３５】
液晶表示装置１０の構成を説明するため、図２のＡ−Ａ線における断面図を図３に示す。図３の左側に画素部１４の１つの画素に対応する断面図が示され、右側に端子部２０の１つの端子に対応する断面図が示されている。液晶表示装置１０は、上記のように、下基板１２と上基板１３との間に液晶分子３０が挟持されている構造を有し、端子部２０は、上基板１３が延びていない周辺部に下基板１２の上に配置される。
【００３６】
最初に画素部１４の構造を説明する。画素部１４において、上基板１３は、上ガラス４０の上にブラックマトリクス（ＢＭ）を有するカラーフィルタ（ＣＦ）４２が配置され、その上に対向電極４４が配置される。そして、液晶表示装置１０を構成するときは、対向電極４４の側を液晶分子３０の方に向けて、下基板１２に対向する。なお、配向膜等の図示は省略してある。
【００３７】
下基板１２は、下ガラス５０の上にバッファ層５２が配置され、この上に半導体層５４、ゲート絶縁膜５６、ゲート電極２２、層間絶縁膜６０が積層される。そして、ゲート絶縁膜５６と層間絶縁膜６０に開けられたコンタクトホールを通して、半導体層５４のソースにデータライン２５、ドレインに画素用接続配線２４が接続される。また、データライン２５と画素用接続配線２４の上には、画素用モリブデン膜９６が形成される。そしてその上に保護絶縁膜６２、平坦化膜６４がさらに積層される。また、保護絶縁膜６２と平坦化膜６４に開けられた開口を介して、画素用接続配線２４の上の画素用モリブデン膜９６に画素用透明導電膜２８が接続され、平坦化膜６４の上に形成された部分が画素電極となる。
【００３８】
次に端子部２０の構造を説明する。端子部２０は、上記のように、ＣＯＧ技術、ＯＬＢ技術を用いて別チップの半導体回路１６、別の配線基板であるＦＰＣ１８が接続されるので、上ガラス４０が配置されない。すなわち、端子部２０は、下ガラス５０の上の構造のみである。端子部２０においては、下ガラス５０の上にバッファ層５２が配置され、この上にゲート絶縁膜５６、下部配線１２２、層間絶縁膜６０が積層される。そして、層間絶縁膜６０に開けられたコンタクトホールを通して、下部配線１２２に端子用接続配線１２４が接続される。そして端子用接続配線１２４の上には、端子用モリブデン膜１９６が形成され、その上に保護絶縁膜６２がさらに積層される。なお、端子部２０においては、平坦化膜６４は全面除去されるため、図３の端子部２０には現れてこない。そして保護絶縁膜６２に開けられた開口を介して、端子用接続配線１２４の上の端子用モリブデン膜１９６に端子用透明導電膜１２８が接続される。
【００３９】
図４は、画素部１４における画素用接続配線２４の周辺の部分と、端子部２０における端子用接続配線１２４の周辺の部分の積層構造を拡大して示す部分図である。なお、以下では、図１から図３と同様の要素には同一の符号を付し、詳細な説明を省略する。また、以下では図１から図３の符号を用いて説明する。図４においては、上基板１３、液晶分子３０の図示を省略し、下基板１２において下ガラス５０、バッファ層５２の図示を省略してある。
【００４０】
図４の左側には、画素部１４における画素用接続配線２４と画素用モリブデン膜９６の部分拡大図が示されている。画素用接続配線２４は、図示されていないバッファ層５２の上に配置される半導体層５４に形成されるスイッチング素子２６のドレインに接続される配線である。画素用接続配線２４は、ゲート絶縁膜５６と層間絶縁膜６０に開けられたコンタクトホールによって露出した半導体層５４に接続して、下層側から上層側に向かって、チタン９０、アルミニウム９２、最上層のチタン９４がこの順に積層されて構成される。画素用モリブデン膜９６は、画素用接続配線２４の最上層のチタン９４の上に積層されて配置される。なお、ここでは、ゲート絶縁膜５６の上に層間絶縁膜６０が直接配置されるように図示されているが、これはこの領域において、ゲート絶縁膜５６の次に形成されるゲート電極２２が除去されているためである。ここで、チタン９０，９４は、チタンを含む層であればよく、金属チタンのほか、窒化チタン（ＴｉＮ）等であってもよい。以下では、チタンを含む層を、単にチタンとして説明する。
【００４１】
そして、画素用モリブデン膜９６の上には保護絶縁膜６２と平坦化膜６４が積層して配置され、この積層絶縁膜に、画素用モリブデン膜９６の一部が露出するようにコンタクトホールが開けられる。このコンタクトホールに露出された画素用モリブデン膜９６を覆うように、画素用透明導電膜２８が配置される。このようにして、図２において説明したように、画素用透明導電膜２８は、スイッチング素子２６のドレインに接続されて、平坦化膜６４の上に配置される画素電極となる。
【００４２】
図４の右側には、端子部２０における端子用接続配線１２４と端子用モリブデン膜１９６の部分拡大図が示されている。画素用接続配線２４と異なり、端子用接続配線１２４は、図示されていないバッファ層５２及びゲート絶縁膜５６の上に配置される下部配線１２２に接続される配線である。なお、後述するように、下部配線１２２は、画素部１４におけるゲート電極２２が形成されるのと同一工程で形成される。例えば、ゲート電極２２がモリブデン膜で形成されるときは、下部配線１２２は、モリブデン膜で形成される。なお、端子部２０においては、ゲート電極２２と同じ工程で形成される下部配線１２２が配置されているので、層間絶縁膜６０がゲート絶縁膜５６の上に直接配置される画素部１４の構成と異なり、下層側から上層側に向かって、ゲート電極２２と同じ下部配線１２２、層間絶縁膜６０の順に積層されている。
【００４３】
端子用接続配線１２４は、層間絶縁膜６０に開けられたコンタクトホールによって露出した下部配線１２２に接続して、下層側から上層側に向かって、チタン１９０、アルミニウム１９２、最上層のチタン１９４がこの順に積層されて構成される。端子用モリブデン膜１９６は、端子用接続配線１２４の最上層のチタン１９４の上に積層されて配置される。
【００４４】
そして、端子部２０においては、平坦化膜６４が全面的に除去されて、端子用モリブデン膜１９６の上には保護絶縁膜６２が配置され、この保護絶縁膜６２に、端子用モリブデン膜１９６の一部が露出するようにコンタクトホールが開けられる。このコンタクトホールに露出された端子用モリブデン膜１９６を覆うように、端子用透明導電膜１２８が配置される。なお、端子用透明導電膜１２８は、端子部２０において、端子用モリブデン膜１９６の表面酸化の進行を抑制するとともに端子部の腐食を防止する機能を有する。
【００４５】
このようにして、画素部１４において、画素用接続配線２４、画素用モリブデン膜９６、画素用透明導電膜２８の導電積層膜が形成され、端子部２０において、端子用接続配線１２４、端子用モリブデン膜１９６、端子用透明導電膜１２８の導電積層膜が形成される。ここで、画素用接続配線２４と端子用接続配線１２４とは同一工程で形成され、画素用モリブデン膜９６と端子用モリブデン膜１９６とは同一工程で形成され、画素用透明導電膜２８は端子用透明導電膜１２８と同一工程で形成される。なお、画素用接続配線２４と端子用接続配線１２４は、チタン／アルミニウム／チタンの積層構造としたが、窒化チタン（ＴｉＮ）／アルミニウム／窒化チタン（ＴｉＮ）の積層構造、チタン／アルミニウム−シリコン合金（Ａｌ−Ｓｉ）等の積層構造であってもよい。
【００４６】
次に、図１から図４で説明した構造を形成する工程を説明する。工程説明のために、図５と図６のフローチャートを用い、また図７から図１２の構成図を用いて説明する。また、図１３と図１４を用いて、モリブデン膜を用いる効果について説明する。なお、以下では、図１から図４と同様の要素には同一の符号を付し、詳細な説明を省略する。また、以下では図１から図４の符号を用いて説明する。
【００４７】
図５は、チタン／アルミニウム／チタンの積層構造を有する接続配線層を成膜する工程までの手順を示すフローチャートで、図６は、その後の工程の手順を示すフローチャートである。なお、これらの工程は、下基板１２の製造工程であり、上基板１３の製造工程、下基板１２と上基板１３によって液晶分子を挟持する工程等を経て、液晶表示装置１０が製造される。
【００４８】
なお、図１から図４で説明した液晶表示装置１０の下基板１２の製造においては、図５の最後の工程であるチタン／アルミニウム／チタン成膜工程と、図６の最初の工程であるモリブデン膜成膜工程とは連続して行われる。すなわち、チタン／アルミニウム／チタン／モリブデンと連続成膜が行われるが、従来技術はモリブデン膜を用いないので、比較しやすいように、ここでは従来技術と同じ工程部分を図５のフローチャートにまとめたものである。
【００４９】
図５は、下ガラス５０から出発して、チタン／アルミニウム／チタン成膜工程までの各手順を示すフローチャートで、図７は、チタン／アルミニウム／チタン成膜工程が完了した状態の画素部１４と端子部２０の様子を示す構造図である。図７では、左側に画素部１４の構造が示され、右側に端子部２０の構造が示される。なお、図８以後図１２までについても同様である。
【００５０】
図５において、まず下ガラス５０上にバッファ層５２が下ガラス全面に形成され（Ｓ１０）、その上にアモルファスシリコン（ａ−Ｓｉ）膜が成膜される（Ｓ１２）。ここで、バッファ層５２は、ＳｉＯ2／ＳｉＮの積層膜で、厚みは１００〜２００ｎｍ、ａ−Ｓｉ膜は、厚み３０〜５０ｎｍ程度とする。また、これら膜は、プラズマＣＶＤで形成される。これによって、下ガラス５０上には、ａ−Ｓｉ／ＳｉＯ2／ＳｉＮ／ｇｌａｓｓ（ガラス基板）という膜が積層される。
【００５１】
次に、レーザを照射（レーザアニール）して、アモルファスシリコン膜について低温での結晶化が行われる（Ｓ１４）。これによって、アモルファスシリコンが結晶化してポリシリコン層が形成される。次に、得られたポリシリコン層がパターニングされて、所要部分にポリシリコンのアイランド（半導体層５４）が形成される（Ｓ１６）。その後、フォトリソグラフィーによりレジストパターンを形成して、スイッチング素子２６がｎチャネルＴＦＴの場合、そのソース・ドレイン領域などに不純物（例えばリン）がドープされる（Ｓ１８）。
【００５２】
次に、この半導体層５４を含め基板全面にＳｉＯ2の単層膜またはＳｉｘＮｙ／ＳｉＯ2の積層膜からなるゲート絶縁膜５６が形成される（Ｓ２０）。
【００５３】
これによって、画素部１４においては、スイッチング素子２６や容量を形成する領域などに形成されたポリシリコンからなる半導体層５４を覆ってゲート絶縁膜５６が形成される。一方、端子部２０では、半導体層５４が除去されて、バッファ層５２上にゲート絶縁膜５６が形成される。
【００５４】
次に、ゲート絶縁膜５６上の、半導体層５４のチャネル領域の上方に当たる位置にゲート電極２２がスパッタリングにより形成される（Ｓ２２）。ここで、ゲート電極２２は、材料としてモリブデン（Ｍｏ）、タングステンモリブデン合金（ＭｏＷ）等が用いられ、２００〜３００ｎｍの厚みで成膜される。このゲート電極２２は、画素部１４において水平方向に１行に配置される複数の画素に共通のゲートラインの一部として形成される。また、図示されていないが、保持容量用のＳＣラインもゲートラインと同一プロセスで形成され、保持容量は、保持容量用に形成された半導体層５４がゲート絶縁膜５６を介し、ＳＣラインと対向配置されることで形成される。さらに、画素部１４においてゲート電極２２が形成される際に、端子部２０においては、下部配線１２２が同一プロセスで形成される。
【００５５】
ゲート電極２２、下部配線１２２の形成の後、周辺回路においてスイッチング素子としてのｐチャネルＴＦＴがある場合には、そのソース・ドレイン領域に不純物（例えば、ボロン）がドープされる（Ｓ２４）。これは、フォトリソグラフィーにより、ドープが必要な領域以外に形成したレジストなどをマスクとしたボロンのイオンドープによって行われる。このとき、端子部２０においては、何ら処理はなされない（不純物ドープもなされない）。なお、スイッチング素子にｎチャネルＴＦＴのみを用いる構成のときは、Ｓ２４の工程を省略できる。
【００５６】
次に、下ガラス５０の全面にＳｉＯ2の単層膜またはＳｉＯ2／ＳｉｘＮｙの積層膜からなる層間絶縁膜６０をプラズマＣＶＤによって成膜する（Ｓ２６）。厚みは、例えば４００〜８００ｎｍ程度とする。この層間絶縁膜６０を形成した後、熱処理による活性化アニールによって不純物をドープした領域の半導体層５４について活性化し（Ｓ２８）、これら領域におけるキャリアの移動度を十分なものにする。
【００５７】
この処理では、画素部１４において層間絶縁膜６０が形成され、端子部２０においても層間絶縁膜６０が形成される。
【００５８】
さらに、層間絶縁膜６０およびゲート絶縁膜５６の、半導体層５４のソース領域、ドレイン領域に対し、フォトリソグラフィーおよびドライエッチングまたはウェットエッチングによりコンタクトホールを形成する（Ｓ３０）。この際に、端子部２０の下部配線１２２の上方の層間絶縁膜６０についても、画素部１４におけるよりも広めの領域で除去が行われる。除去領域が広いのは、ＣＯＧ技術あるいはＯＬＢ技術によって接続される端子の大きさに応じて、端子部の接続抵抗をより低抵抗化とするものである。したがって、Ｓ２２の工程において、下部配線１２２も画素部１４のゲート電極２２の幅寸法等に比較すれば広めの大きさでパターニングされている。
【００５９】
次に、データライン（ソース電極）２５、画素用接続配線（ドレイン電極）２４のための接続配線層を下ガラス５０の全面に成膜する（Ｓ３２）。図７には、この工程が行われた状態が示されており、ここでは接続配線層７０が画素部１４と端子部２０にわたって全面に成膜されている様子が示されている。接続配線層７０は、チタン／アルミニウム／チタンの積層構造で、最下層のチタンは、画素部１４においては半導体層５４に接続され、端子部２０においては下部配線１２２に接続される。中間のアルミニウムは、導電配線の中核部となるもので、その下層と上層にそれぞれチタンを配置した構成で、接続配線層７０が構成されている。接続配線層７０は、図７に示されるように、半導体層５４上に開けられたコンタクトホール、下部配線１２２上に開けられたコンタクトホールをそれぞれ覆って成膜される。接続配線層７０は、スパッタリングによるチタン／アルミニウム／チタンの積層膜（厚み４００〜８００ｎｍ）によって成膜される。
【００６０】
上記のように、図５のＳ３２までは従来技術と同様の手順である。図６はそれ以後の手順を示すフローチャートである。図８から図１２は各工程に対応する構造図である。
【００６１】
図６における最初の工程は、モリブデン膜成膜の工程である（Ｓ３４）。この工程は、下ガラス５０の全面にわたってモリブデン膜を成膜する工程で、実際には図５のＳ３２の工程と連続して行われる。すなわち、スパッタリングによるモリブデン／チタン／アルミニウム／チタンの積層膜（厚み５００〜９００ｎｍ）によって成膜される。この４層成膜は、例えば、枚葉式の連続スパッタリング成膜装置を用い、Ｓ３０の工程に引き続き、チタン層成膜−アルミニウム層成膜−チタン層成膜−モリブデン層成膜の順に成膜することで行うことができる。図８には、モリブデン膜７２が接続配線層７０の上に全面に成膜されている様子が示されている。
【００６２】
次に、モリブデン／チタン／アルミニウム／チタンの積層配線がフォトリソグラフィーおよびドライエッチングによって形成される（Ｓ３６）。ドライエッチングは、例えば塩素系のエッチングガスを用いて行うことができる。なお、モリブデン膜をウェットエッチングによってパターニングした後、チタン／アルミニウム／チタンの積層膜を塩素系のドライエッチングガスでパターニングするものとしてもよい。モリブデン膜のウェットエッチングには、燐酸と硝酸を含む適当なエッチング液を用いることができる。そのようなエッチング液として、燐酸と硝酸と酢酸とを含む混合液であるいわゆるＰＡＮ液を用いることができる。
【００６３】
図９は、Ｓ３６の工程の様子を示す図である。ここでは、画素部１４において、画素用接続配線２４と画素用モリブデン膜９６とが積層構造で形成される。画素部１４においてパターン形成されたこの積層配線部は、スイッチング素子２６のドレイン電極に相当する。また、端子部２０においても、端子用接続配線１２４と端子用モリブデン膜１９６とが積層構造で形成される。端子部２０においてパターン形成されたこの積層配線部は、ＣＯＧ技術あるいはＯＬＢ技術における接続部に相当する。
【００６４】
次に、ＳｉｘＮｙからなる保護絶縁膜６２が下ガラス５０の全面に形成される（Ｓ３８）。そして引き続き感光性アクリル樹脂の平坦化膜６４が下ガラス５０の全面に形成され、フォトリソグラフィーによって画素電極のコンタクト開口部を開口し、端子部及び端子部周辺の平坦化膜６４を除去する。このようにして平坦化膜パターン形成が行われる（Ｓ４０）。そして、平坦化膜６４を開口または除去した部分の保護絶縁膜６２について、フォトリソグラフィーによって必要な箇所に開口部が形成される。このようにして、保護絶縁膜コンタクトホール形成が行われる（Ｓ４２）。
【００６５】
開口部の形成は次のようにして行うことができる。まずフォトリソグラフィーによって、平坦化膜６４についてパターニングが行われる。画素部１４においては、ドレイン電極に対応する画素用接続配線２４と画素用モリブデン膜９６の積層配線部の上方の平坦化膜６４が除去される。また、画素部１４におけるデータライン２５の終端部よりも外側の領域の平坦化膜６４が除去される。したがって、端子部２０においては平坦化膜６４が全面的に除去され、保護絶縁膜６２が露出される。その様子を図１０に示す。
【００６６】
次に、保護絶縁膜６２についてパターニングが行われる。画素部１４においては、平坦化膜６４が除去された箇所の保護絶縁膜６２が除去される。また、端子部２０において、ＣＯＧ技術あるいはＯＬＢ技術における接続部に対応する端子用接続配線１２４と端子用モリブデン膜１９６の積層配線部の部分の保護絶縁膜６２が除去される。保護絶縁膜６２のパターニングには、ＳＦ6あるいはＣＦ4＋Ｏ2等のエッチングガスを用いたドライエッチングあるいはバッファードフッ酸（ＢＨＦ）を用いたウェットエッチングが用いられる。
【００６７】
このようにして、必要な箇所に開口部が設けられる。図１１は、保護絶縁膜６２に必要な開口部が設けられた状態を示す図である。上記のように、端子部２０には平坦化膜６４が除去されている。
【００６８】
そして、次にモリブデン膜の洗浄が行われる（Ｓ４４）。モリブデン膜の表面に形成される膜は酸化膜または水酸化膜で、水洗浄によって容易に除去でき、清浄なモリブデン膜を露出させることができる。
【００６９】
清浄なモリブデン膜が露出したところで、透明導電膜が形成される（Ｓ４６）。透明導電膜としては、ＩＴＯまたはＩＺＯを用いることができる。そしてフォトリソグラフィーによって、所定の形状にパターニングされる。パターニングには、シュウ酸系のエッチング液を用いることができる。
【００７０】
ここで、画素部１４においては、画素用透明導電膜２８は画素電極として用いられる。すなわち、画素用透明導電膜２８は、ドレイン電極に対応する画素用接続配線２４と画素用モリブデン膜９６の積層配線部に接続し、平坦化膜６４の上の画素領域にわたって広がって配置される。一方、端子部２０においては、端子用透明導電膜１２８がＣＯＧ技術あるいはＯＬＢ技術における接続部として用いられる。すなわち、端子用透明導電膜１２８は、下部配線１２２に接続する端子用接続配線１２４と端子用モリブデン膜１９６の積層配線部の上に配置される。図１２は、その様子を示す図である。
【００７１】
このように、液晶表示装置１０の下基板１２の画素部１４と端子部２０においては、導電配線層として、モリブデン／チタン／アルミニウム／チタンの積層配線構造が用いられる。従来技術においては、導電配線構造として、チタン／アルミニウム／チタンの積層配線構造が用いられている。そこで、図１３と図１４を用いて、この２種類の積層配線構造の作用の相違を説明する。なお、以下では、図１から図１２と同様の要素には同一の符号を付し、詳細な説明を省略する。また、以下では図１から図１２の符号を用いて説明する。
【００７２】
ここで、図１３には、従来技術における端子部の積層配線構造の形成工程のうち、チタン／アルミニウム／チタンの積層配線がパターニングされたときから透明導電膜形成までの各工程の構造図が示されている。図１４には、図６のフローチャートの方法による端子部の積層配線構造の形成工程のうち、モリブデン／チタン／アルミニウム／チタンの積層配線がパターニングされたときから透明導電膜形成までの各工程の構造図が示されている。
【００７３】
従来技術の端子部２０においては、既に図５のＳ３２で述べたように、チタン／アルミニウム／チタンの積層膜から構成される接続配線層７０が成膜される。そして、フォトリソグラフィーとドライエッチングによって、端子用接続配線１２４がパターニングされて形成される。ドライエッチングは、塩素系のエッチングガスを用いることができる。その様子を図１３（ａ）に示す。このとき、ドライエッチングの雰囲気等によって、最上層のチタン１９４の表面には、酸化膜が形成される。また、チタン／アルミニウム／チタンの積層膜の成膜から保護絶縁膜６２の成膜までの工程間の滞留によっても、酸化膜が形成される。図１３（ａ）で界面状態２００として示してあるのは、これらの酸化膜が形成された状態である。
【００７４】
次に、保護絶縁膜６２が形成される。保護絶縁膜６２には、端子用接続配線１２４に対応する箇所に開口部が設けられる。保護絶縁膜６２に開口部を設けるに当っては、図６のＳ４２で説明した内容と同様に、ＳＦ6あるいはＣＦ4＋Ｏ2等のエッチングガスを用いるドライエッチング技術によって行うことができる。その様子が図１３（ｂ）に示される。
【００７５】
このとき、最上層のチタンの酸化膜は一部除去される。しかし、保護絶縁膜６２を構成するＳｉｘＮｙとエッチングガスとの間の反応によって生じる表面生成物が保護絶縁膜６２の開口部の最上層のチタン１９４の表面に形成される。図１３（ｂ）で界面状態２０２として示してあるのは、この表面生成物が形成された状態である。
【００７６】
この表面生成物の詳細な成分はまだ完全に解明されていないが、Ｆ成分を含む膜で、その厚さは、例えば約１０ｎｍから約３０ｎｍである。チタンの表面におけるこの表面生成物は、少なくとも水洗浄ではチタン表面から除去できないことが分かっている。また、例えば、ＨＦ系のエッチング液を用いれば、この表面生成物を除去できるが、その場合には、最上層のチタンもほとんど除去されてしまい、ＩＴＯとの界面抵抗がかえって増大してしまうだけでなく、保護絶縁膜６２のコンタクトホールの形状不良により端子部ＩＴＯのＩＴＯ皮膜が不十分となり、腐食に対する端子部の信頼性を損なうことになる。このように、この表面生成物を除去することは簡単ではない。
【００７７】
その表面生成物が除去されないとして、次に端子用透明導電膜１２８が形成される。その様子が図１３（ｃ）に示される。端子用透明導電膜１２８と端子用接続配線１２４の表面近傍には、図１３（ｃ）で界面状態２０４として示すように、表面生成物と酸化膜とが残された状態となる。
【００７８】
このように、従来技術の端子部２０において、端子用透明導電膜１２８と端子用接続配線１２４の表面近傍に、表面生成物と酸化膜とが残されているので、端子用透明導電膜１２８と端子用接続配線１２４の間の界面抵抗が増大し、各端子における実装接続性が低下する。
【００７９】
図１４は、図６で説明したフローチャートによる端子部２０の形成の様子を説明する図で、図１４（ａ）は、図６のＳ３６、図９の構造図に対応し、図１４（ｂ）は図６のＳ４２、図１１の構造図に対応し、図１４（ｃ）は、図６のＳ４４に対応し、図１４（ｄ）は、図６のＳ４６、図１２の構造図に対応する。
【００８０】
上記の各手順、各構造図で説明したように、ここでは、モリブデン／チタン／アルミニウム／チタンの積層膜から構成される積層配線層が成膜される。そして、フォトリソグラフィーとドライエッチングによって、端子用接続配線１２４と端子用モリブデン膜１９６がパターニングされて形成される。パターニングにドライエッチングを用いるときは、上記のように塩素系のエッチングガスを用いることができる。その様子が図１４（ａ）に示される。このとき、ドライエッチングの雰囲気等によって、端子用モリブデン膜１９６の表面にも酸化膜または水酸化膜が形成される。したがって、端子用モリブデン膜１９６の表面近傍には、酸化膜または水酸化膜が生成されている。図１４（ａ）で界面状態２０６として示してあるのは、この酸化膜または水酸化膜が形成された状態である。
【００８１】
次に、保護絶縁膜６２および図示されていない平坦化膜が形成される。端子部及び端子部周辺では平坦化膜は一旦形成された後、全て除去される。その後、保護絶縁膜６２には、端子用モリブデン膜１９６、端子用接続配線１２４に対応する箇所に開口部が設けられる。保護絶縁膜６２に開口部を設けるに当っては、図６のＳ４２で説明した内容と同様に、ＳＦ6あるいはＣＦ4＋Ｏ2等のエッチングガスを用いるドライエッチング技術によって行うことができる。その様子が図１４（ｂ）に示される。
【００８２】
このとき、最上層の端子用モリブデン膜１９６の表面の酸化膜または水酸化膜は一部除去される。しかし、保護絶縁膜６２を構成するＳｉｘＮｙとエッチングガスとの間の反応およびその後のアッシングプロセスによって生じる表面生成物が最上層の端子用モリブデン膜１９６の表面に形成される。図１３（ｂ）に関連して説明したように、この表面生成物の詳細な成分はまだ完全に解明されていないが、Ｆ成分を含む膜で、その厚さは、例えば約１０ｎｍから約３０ｎｍである。図１４（ｂ）で界面状態２０８として示してあるのは、図１４（ａ）の状態に加え、この表面生成物がさらに形成された状態である。
【００８３】
次に、図６のＳ４４で説明したように、モリブデン膜洗浄が行われる。この洗浄は水洗浄であるが、モリブデンの表面の酸化膜または水酸化膜を除去できる。図１４（ｂ）で説明した表面生成物は、端子用モリブデン膜１９６の表面に生成されるが、端子用モリブデン膜１９６の表面には酸化膜または水酸化膜が形成されているので、この表面生成物もモリブデンの酸化膜または水酸化膜の上に生成されることになる。したがって、水洗浄で酸化膜または水酸化膜が除去されるときに、その上に生成されている表面生成物も、いわゆるリフトオフ作用により、一緒に除去される。その様子を図１４（ｃ）に示す。ここでは、界面状態２１０として、端子用モリブデン膜１９６表面に清浄面が露出する様子が示されている。
【００８４】
この端子用モリブデン膜１９６の清浄面の上に、端子用透明導電膜１２８が形成される。その様子が図１４（ｄ）に示される。上記のように、透明導電膜としては、ＩＴＯまたはＩＺＯが用いられ、その生成には熱工程を伴うが、端子用接続配線１２４の最上層のチタン１９４と端子用透明導電膜１２８との間には端子用モリブデン膜１９６が配置されているので、最上層のチタン１９４の表面には酸化膜がほとんど生成されない。この状態が図１４（ｄ）においては界面状態２１２として示される。
【００８５】
このように、図６のフローチャートの方法によれば、従来技術の方法に比べ、端子用透明導電膜１２８と端子用接続配線１２４の界面抵抗を増大する要因となる生成物はほとんどなくすことができ、端子用透明導電膜１２８と端子用接続配線１２４の間の界面抵抗の増大を抑制でき、各端子における実装接続性の低下を抑制することができる。
【実施例２】
【００８６】
上記では、モリブデン／チタン／アルミニウム／チタンの積層構造を形成するために、これら４層の膜をそれぞれ成膜する装置を要し、これらの膜をそれぞれ別々の専用装置で成膜することもできるが、透明導電膜と接続配線との間の接続抵抗の増大の抑制および工程の短縮、膜特性の安定性等を考慮すると、好ましくは、この４層構造を連続成膜できる装置を用いることがよい。しかし、このような連続成膜装置を用いなくても、界面抵抗を低く抑制したい端子部にのみ、透明導電膜と接続配線との間にモリブデン膜を配置することで、チタンの酸化膜生成を抑制して、透明導電膜と接続配線との間の界面抵抗の増大を抑制できる。
【００８７】
例えば、上記の例では、連続成膜装置によって、画素部と端子部の双方においてモリブデン／チタン／アルミニウム／チタンの積層構造を形成しているが、これに代えて、チタン／アルミニウム／チタンの積層構造を連続成膜装置等で形成した後、保護絶縁膜を形成し、その後にモリブデン膜を端子部のみに形成するものとできる。この方法によれば、モリブデン／チタン／アルミニウム／チタンの４層連続成膜装置を用いなくても、端子部における、透明導電膜と接続配線との間の界面抵抗の増大を抑制できる。
【００８８】
以下では、そのような製造方法及びその製造方法によって得られる液晶表示装置について、図１５の拡大部分図、図１６のフローチャート、図１７から図２２までの構造図を用いて説明する。なお、以下では、図１から図１４と同様の要素には同一の符号を付し、詳細な説明を省略する。また、以下では図１から図１４の符号を用いて説明する。また、図１５、図１７から図２２の構造図においては、左側に画素部１４を、右側に端子部２０の様子を示すものとする。
【００８９】
図１５は、図４に対応する図で、画素用接続配線２４の部分と、端子用接続配線１２４と端子用モリブデン膜１９６の部分の積層構造を拡大して示す部分図である。図１５においては、図４と同様に、上基板１３、液晶分子３０の図示を省略し、下基板１２において下ガラス５０、バッファ層５２の図示を省略してある。
【００９０】
図１５の左側には、画素部１４における画素用接続配線２４の部分拡大図が示されている。画素用接続配線２４は、ゲート絶縁膜５６と層間絶縁膜６０に開けられたコンタクトホールによって露出した半導体層５４に接続して、下層側から上層側に向かって、チタン９０、アルミニウム９２、最上層のチタン９４がこの順に積層されて構成される。そして、最上層のチタン９４の上には保護絶縁膜６２と平坦化膜６４が積層して配置され、この積層絶縁膜に、最上層のチタン９４の一部が露出するようにコンタクトホールが開けられる。このコンタクトホールに露出された最上層のチタン９４を覆うように、画素用透明導電膜２８が配置される。このようにして、図２において説明したように、画素用透明導電膜２８は、スイッチング素子２６のドレインに接続されて、平坦化膜６４の上に配置される画素電極となる。
【００９１】
図１５の右側には、端子部２０における端子用接続配線１２４と端子用モリブデン膜１９６の部分拡大図が示されている。端子用接続配線１２４は、図示されていないバッファ層５２及びゲート絶縁膜５６の上に配置される下部配線１２２に接続される配線である。端子用接続配線１２４は、層間絶縁膜６０に開けられたコンタクトホールによって露出した下部配線１２２に接続して、下層側から上層側に向かって、チタン１９０、アルミニウム１９２、最上層のチタン１９４がこの順に積層されて構成される。
【００９２】
そして、端子部２０においては、平坦化膜６４が全面的に除去されて、最上層のチタン１９４の上には保護絶縁膜６２が配置され、この保護絶縁膜６２に、最上層のチタン１９４の一部が露出するようにコンタクトホールが開けられる。このコンタクトホールに露出された最上層のチタン１９４を覆うように、端子用モリブデン膜１９６が配置される。そして、その上に、端子用透明導電膜１２８が配置される。
【００９３】
このようにして、画素部１４において、画素用接続配線２４、画素用透明導電膜２８の導電積層膜が形成され、端子部２０において、端子用接続配線１２４、端子用モリブデン膜１９６、端子用透明導電膜１２８の導電積層膜が形成される。つまり、画素部１４においては、画素用透明導電膜２８と画素用接続配線２４との間にモリブデン膜が配置されず、これに対し、界面抵抗の抑制を図りたい端子部２０においては、端子用透明導電膜１２８と端子用接続配線１２４との間に端子用モリブデン膜１９６が配置されている。
【００９４】
次に、図１５の構造を得るための製造方法の手順を図１６のフローチャートと、図１７以下の構造図を用いて説明する。図１６は、既に図５で説明した従来技術の工程のＳ３２の以後の手順を示すフローチャートで、図６に対応するものである。
【００９５】
図１６における最初の工程は、図５のＳ３２で成膜されたチタン／アルミニウム／チタンの積層配線をフォトリソグラフィーおよびドライエッチングによってパターニングし、チタン／アルミニウム／チタンの接続配線を形成する工程である（Ｓ５０）。ドライエッチングは、例えば塩素系のエッチングガスを用いて行うことができる。
【００９６】
図１７は、Ｓ５０の工程の様子を示す図である。ここでは、画素部１４において、画素用接続配線２４が積層構造で形成される。画素部１４においてパターン形成されたこの積層配線部は、スイッチング素子２６のドレイン電極に相当する。また、端子部２０においても、端子用接続配線１２４が積層構造で形成される。端子部２０においてパターン形成されたこの積層配線部は、ＣＯＧ技術あるいはＯＬＢ技術における接続部に相当する。
【００９７】
次に、ＳｉｘＮｙからなる保護絶縁膜６２が下ガラス５０の全面に形成される（Ｓ５２）。そして引き続き感光性アクリル樹脂の平坦化膜６４が下ガラス５０の全面に形成され、フォトリソグラフィーによって画素部電極コンタクト開口部と、端子部及び端子部周辺の平坦化膜６４をパターニングによって除去する（Ｓ５４）。そして、平坦化膜６４を除去した部分の保護絶縁膜６２について、フォトリソグラフィーによって必要な箇所に開口部が形成される（Ｓ５６）。
【００９８】
開口部の形成は次のようにして行うことができる。まずフォトリソグラフィーによって、平坦化膜６４についてパターニングが行われる。画素部１４においては、ドレイン電極に対応する画素用接続配線２４の積層配線部の上方の平坦化膜６４が除去される。また、画素部１４におけるデータライン２５の終端部よりも外側の領域の平坦化膜６４が除去される。したがって、端子部２０においては平坦化膜６４が全面的に除去され、保護絶縁膜６２が露出される。その様子が図１８に示される。
【００９９】
次に、保護絶縁膜６２についてパターニングが行われる。画素部１４においては、平坦化膜６４が除去された箇所の保護絶縁膜６２が除去される。また、端子部２０において、ＣＯＧ技術あるいはＯＬＢ技術における接続部に対応する端子用接続配線１２４の積層配線部の保護絶縁膜６２が除去される。保護絶縁膜６２のパターニングにはドライエッチングが用いられる。例えば、ＳＦ6あるいはＣＦ4＋Ｏ2等のエッチングガスを用いることができる。
【０１００】
このようにして、必要な箇所に開口部が設けられる。図１９は、保護絶縁膜６２に必要な開口部が設けられた状態を示す図である。上記のように、端子部２０には平坦化膜６４が除去されている。
【０１０１】
次にモリブデン膜が成膜される（Ｓ５８）。この工程は、下ガラス５０の全面にわたってモリブデン膜を成膜する工程である。この工程は、モリブデン膜の成膜のための専用装置を用いることができる。例えば、スパッタ装置を用いて、モリブデン膜を厚み約１００ｎｍ程度で成膜するものとできる。図２０には、モリブデン膜７２が、図１９で説明した開口部を覆って全面に成膜されている様子が示されている。
【０１０２】
そして、モリブデン膜の一部除去が行われる（Ｓ６０）。この工程は、モリブデン膜のパターニング工程であるが、界面抵抗の増加を抑制したい箇所にのみ、モリブデン膜を残し、その他の領域のモリブデン膜を除去するものである。例えば、界面抵抗を抑制したい部分が端子部２０であるときは、端子部２０のモリブデン膜７２をパターニングし、画素部１４においては、モリブデン膜を除去するものとできる。モリブデン膜の一部除去、すなわちパターニングには、ウェットエッチング技術を用いることができる。ウェットエッチングには、燐酸と硝酸を含む適当なエッチング液を用いることができる。そのようなエッチング液として、燐酸と硝酸と酢酸とを含む混合液であるいわゆるＰＡＮ液を用いることができる。
【０１０３】
図２１には、モリブデン膜の一部除去が行われた様子が示されている。ここでは、画素部１４の領域においてモリブデン膜が全面的に除去され、端子部２０において、端子用接続配線１２４の上に端子用モリブデン膜１９６が形成されている様子が示されている。
【０１０４】
上記説明では保護絶縁膜形成（Ｓ５２）後、平坦化膜パターニング（Ｓ５４）、保護絶縁膜コンタクトホール形成（Ｓ５６）を順次行い、その後モリブデン膜成膜（Ｓ５８）、モリブデン膜一部除去（Ｓ６０）の順で行ったが、保護絶縁膜形成（Ｓ５２）後に保護絶縁膜コンタクトホール形成（Ｓ５６）をまず行い、続いてモリブデン膜成膜（Ｓ５８）、モリブデン膜一部除去（Ｓ６０）を行った後、最後に平坦化膜パターニング（Ｓ５４）を行っても、同じ接続構造と効果が得られる。また、モリブデン膜一部除去（Ｓ６０）の工程で、画素部のモリブデンを残した場合、先に説明した実施例１と同じ接続構造と効果が得られる。
【０１０５】
そして、次にモリブデン膜の洗浄が行われる（Ｓ６２）。この工程は、図６におけるＳ４４と同様の内容で、端子用モリブデン膜１９６の表面に形成される膜である酸化膜または水酸化膜を水洗浄によって除去し、清浄なモリブデン膜を露出させるために行われる。
【０１０６】
端子部２０において清浄な端子用モリブデン膜１９６の表面が露出したところで、透明導電膜が形成される（Ｓ６４）。上記のように、透明導電膜としては、ＩＴＯまたはＩＺＯを用いることができ、シュウ酸系のエッチング液を用い、フォトリソグラフィーによって、所定の形状にパターニングされる。その様子が図２２に示される。
【０１０７】
このようにして、画素部１４においては、最上層にチタンを有する画素用接続配線２４の上に画素用透明導電膜２８が配置され、これが画素電極として用いられる。そして、端子部２０においては、端子用透明導電膜１２８と端子用接続配線１２４との間に、端子用モリブデン膜１９６が配置される。この構成により、透明導電膜を成膜するときの熱履歴により端子用接続配線１２４の最上層のチタンが酸化することを抑制でき、端子用透明導電膜１２８と端子用接続配線１２４との間の界面抵抗の増加を抑制することができる。
【実施例３】
【０１０８】
上記では、チタンを含む最上層を有する接続配線と、透明導電膜との間に中間膜としてモリブデン膜を設けた。モリブデン膜に代えて、ウェットエッチング可能な導電材料で構成される他の材料膜を中間膜として用いることができる。上記のように、モリブデン膜の場合は、水洗浄等によってモリブデン膜の表面付着物を除去できるが、ウェットエッチング可能な導電材料の場合でも、ウェットエッチングでその表面付着物を容易に除去できる。ところで、上記のＩＴＯ（酸化錫インジウム）、ＩＺＯ（酸化亜鉛インジウム）は、透明導電膜であるが、ウェットエッチング可能である。したがって、ＩＴＯ、ＩＺＯをモリブデン膜に代えて中間膜として用い、界面抵抗の抑制を図ることができる。
【０１０９】
以下では、画素用透明導電膜及び端子用透明導電膜としてＩＴＯを用い、中間膜にＩＺＯを用いる例を説明する。勿論、このような場合でもＩＴＯを中間膜として用いてもよい。また、画素用透明導電膜及び端子用透明導電膜としてＩＺＯを用いる場合に、中間膜にＩＴＯまたはＩＺＯを用いることもできる。
【０１１０】
中間膜にＩＺＯを用いる場合、チタン／アルミニウム／チタンの接続配線層の成膜までは、上記の図５で説明した内容と同じである。図２３は、図５のＳ３２におけるチタン／アルミニウム／チタンの接続配線層形成の以後の手順を示すフローチャートである。
【０１１１】
図２３のフローチャートは、モリブデン膜を中間膜として用いる場合のフローチャートである図６において、モリブデン膜をＩＺＯ膜に置き換えたものと同じである。そして、これらの手順に対応する構造図も、モリブデン膜を中間膜とする構造図である図８から図１２において、モリブデン膜７２をＩＺＯ膜に置き換えたものと同様の内容となる。したがって、以下では、モリブデン膜を用いる場合と異なる点を中心に、図２３を用いてその手順を説明し、それぞれに対応する構造図については、対応図を示し、詳細な説明を省略する。なお、以下では、図１から図２２の符号を用いて説明する。
【０１１２】
図２３における最初の工程は、ＩＺＯ膜成膜の工程である（Ｓ３５）。この工程は、下ガラス５０の全面にわたってＩＺＯ膜を成膜する工程で、実際には図５のＳ３２の工程と連続して行われる。すなわち、スパッタリングによってチタン／アルミニウム／チタンの成膜工程に連続して、ＩＺＯ膜が成膜される。成膜されたＩＺＯ／チタン／アルミニウム／チタンの全体の膜厚は５００〜９００ｎｍである。この４層成膜は、例えば、枚葉式の連続スパッタリング成膜装置を用い、Ｓ３０の工程に引き続き、チタン層成膜−アルミニウム層成膜−チタン層成膜−ＩＺＯ層成膜の順に成膜することで行うことができる。
【０１１３】
ＩＺＯ膜成膜においては、成膜条件において極力酸素導入を抑制するようにすることが好ましい。このようにすることで、接続配線層の最上層であるチタンについて、ＩＺＯ膜成膜時の表面酸化を最小限に止めることができる。Ｓ３５に対応する構造図は図８であり、この図においてモリブデン膜７２をＩＺＯ膜と読みかえることで、ＩＺＯ膜が接続配線層７０の上に全面に成膜されている様子がわかる。
【０１１４】
次に、ＩＺＯ／チタン／アルミニウム／チタンの積層配線がフォトリソグラフィーおよびドライエッチングによって形成される（Ｓ３７）。ドライエッチングは、例えば塩素系のエッチングガスを用いて行うことができる。なお、ＩＺＯ膜をウェットエッチングによってパターニングした後、チタン／アルミニウム／チタンの積層膜を塩素系のドライエッチングガスでパターニングするものとしてもよい。ＩＺＯ膜のウェットエッチングには、燐酸と硝酸を含む適当なエッチング液を用いることができる。そのようなエッチング液として、燐酸と硝酸と酢酸とを含む混合液であるいわゆるＰＡＮ液を用いることができる。
【０１１５】
Ｓ３７の工程に対応する構造図は図９である。ここでも画素用モリブデン膜９６、端子用モリブデン膜１９６をそれぞれ画素用ＩＺＯ膜、端子用ＩＺＯ膜と読みかえることができる。すなわち、画素部１４において、画素用接続配線２４と画素用ＩＺＯ膜とが積層構造で形成され、この積層配線部がスイッチング素子２６のドレイン電極に相当することになる。また、端子部２０においても、端子用接続配線１２４と端子用ＩＺＯ膜１９６とが積層構造で形成される。端子部２０においてパターン形成されたこの積層配線部は、ＣＯＧ技術あるいはＯＬＢ技術における接続部に相当する。
【０１１６】
次に、ＳｉｘＮｙからなる保護絶縁膜６２が下ガラス５０の全面に形成される（Ｓ３８）。ＩＺＯ膜は、この保護絶縁膜形成の際の熱、例えばＣＶＤ成膜時の熱によって結晶化しない。したがって、後述するウェットエッチングによって容易に除去することができる。そして引き続き感光性アクリル樹脂の平坦化膜６４が下ガラス５０の全面に形成され、フォトリソグラフィーによって画素電極のコンタクト開口部を開口し、端子部及び端子部周辺の平坦化膜６４を除去して平坦化膜パターン形成が行われる（Ｓ４０）。そして、平坦化膜６４を開口または除去した部分の保護絶縁膜６２について、フォトリソグラフィーによって必要な箇所に開口部が形成され、保護絶縁膜コンタクトホール形成が行われる（Ｓ４２）。これらの工程の内容は、図６で説明したものと同じである。
【０１１７】
開口部の形成の具体的内容も図６で説明したものと同じである。すなわち、まずフォトリソグラフィーによって、平坦化膜６４についてパターニングが行われ、画素部１４において、ドレイン電極に対応する画素用接続配線２４と画素用ＩＺＯ膜の積層配線部の上方の平坦化膜６４が除去され、画素部１４におけるデータライン２５の終端部よりも外側の領域の平坦化膜６４が除去される。したがって、端子部２０においては平坦化膜６４が全面的に除去され、保護絶縁膜６２が露出される。その状態を示す対応構造図は、図１０である。
【０１１８】
次に、保護絶縁膜６２についてパターニングが行われる。ここでは、画素部１４においては、平坦化膜６４が除去された箇所の保護絶縁膜６２が除去され、端子部２０において、ＣＯＧ技術あるいはＯＬＢ技術における接続部に対応する端子用接続配線１２４と端子用ＩＺＯ膜の積層配線部の部分の保護絶縁膜６２が除去される。保護絶縁膜６２のパターニングには、ＳＦ6あるいはＣＦ4＋Ｏ2等のエッチングガスを用いたドライエッチングあるいはバッファードフッ酸（ＢＨＦ）を用いたウェットエッチングが用いられることも同様である。この保護絶縁膜６２のパターニングの際、その開口部においては接続配線層の最上層であるチタンの上にＩＺＯ膜があるので、保護絶縁膜６２のパターニングにおける生成付着物のチタンへの影響を回避できる。
【０１１９】
このようにして、必要な箇所に開口部が設けられる。保護絶縁膜６２に必要な開口部が設けられ、端子部２０には平坦化膜６４が除去されている様子を示す対応構造図は図１１である。開口部形成工程で用いられるレジストは、その後アッシングとウェット剥離によって除去される。
【０１２０】
そして、次にＩＺＯ膜の洗浄が行われる（Ｓ４５）。ここで洗浄とは、ＩＺＯ膜全体を除去するのではなく、ＩＺＯ膜の表面層をウェットエッチングで除去することである。ＩＺＯ膜は、保護絶縁膜形成工程の熱履歴によって結晶化しないので、ウェットエッチングによってその表面層を除去することができる。そして、この工程によって、ＩＺＯ膜の表面付着物を容易に除去でき、清浄なＩＺＯ膜を露出させることができる。
【０１２１】
ＩＺＯ膜の洗浄、すなわちその表面の軽いエッチングには、ウェットエッチング技術を用いることができる。ウェットエッチングには、燐酸と硝酸を含む適当なエッチング液を用いることができる。そのようなエッチング液として、燐酸と硝酸と酢酸とを含む混合液であるいわゆるＰＡＮ液を用いることができる。なお、ＰＡＮ液によってチタンは溶解または損傷を受けないため、仮にウェットエッチングを過度に行ったとしても、接続配線層の最上層のチタンへの影響はほとんど生じない。
【０１２２】
清浄なＩＺＯ膜が露出したところで、透明導電膜が形成される（Ｓ４６）。この工程は、図６で説明したものと同じで、透明導電膜として、ＩＴＯを用いることができ、フォトリソグラフィーによって、所定の形状にパターニングされる。パターニングには、シュウ酸系のエッチング液を用いることができる。
【０１２３】
ここで、画素部１４においては、画素用透明導電膜２８は画素電極として用いられる。すなわち、画素用透明導電膜２８は、ドレイン電極に対応する画素用接続配線２４と画素用ＩＺＯ膜の積層配線部に接続し、平坦化膜６４の上の画素領域にわたって広がって配置される。一方、端子部２０においては、端子用透明導電膜１２８がＣＯＧ技術あるいはＯＬＢ技術における接続部として用いられる。すなわち、端子用透明導電膜１２８は、下部配線１２２に接続する端子用接続配線１２４と端子用ＩＺＯ膜の積層配線部の上に配置される。対応する構造図は図１２である。
【０１２４】
図２４は、図２３で説明したフローチャートによる端子部２０の形成の様子を説明する図で、図１４に対応するものである。そして図２４（ａ）は、図２３のＳ３７、図９の構造図に対応し、図２４（ｂ）は図２３のＳ４２、図１１の構造図に対応し、図２４（ｃ）は、図２３のＳ４５に対応し、図２４（ｄ）は、図２３のＳ４６、図１２の構造図に対応する。以下では、図１から図２２の符号を用い、ＩＺＯ膜には新しい符号を付して説明する。
【０１２５】
上記の各手順、各構造図で説明したように、ここでは、ＩＺＯ／チタン／アルミニウム／チタンの積層膜から構成される積層配線層が成膜される。そして、フォトリソグラフィーとドライエッチングによって、端子用接続配線１２４と端子用ＩＺＯ膜１９８がパターニングされて形成される。パターニングにドライエッチングを用いるときは、上記のように塩素系のエッチングガスを用いることができる。その様子が図２４（ａ）に示される。このとき、ドライエッチングの雰囲気等によって、端子用ＩＺＯ膜１９８の表面にも酸化膜等が形成される。図２４（ａ）で界面状態２０６として示してあるのは、この酸化膜等が形成された状態である。
【０１２６】
次に、保護絶縁膜６２が形成される。上記のように、この形成熱によってはＩＺＯ膜は結晶化しない。そして図示されていない平坦化膜が形成される。端子部及び端子部周辺では平坦化膜は一旦形成された後、全て除去される。その後、保護絶縁膜６２には、端子用ＩＺＯ膜１９８、端子用接続配線１２４に対応する箇所に開口部が設けられる。保護絶縁膜６２に開口部を設けるに当っては、図６のＳ４２で説明した内容と同様に、ＳＦ6あるいはＣＦ4＋Ｏ2等のエッチングガスを用いるドライエッチング技術によって行うことができる。その様子が図１７（ｂ）に示される。
【０１２７】
このとき、最上層の端子用ＩＺＯ膜１９８の表面の酸化膜等は一部除去される。しかし、保護絶縁膜６２を構成するＳｉｘＮｙとエッチングガスとの間の反応およびその後のアッシングプロセスによって生じる表面生成物が最上層の端子用ＩＺＯ膜１９８の表面に形成される。図１３（ｂ）に関連して説明したように、この表面生成物の詳細な成分はまだ完全に解明されていないが、Ｆ成分を含む膜で、その厚さは、例えば約１０ｎｍから約３０ｎｍである。図２４（ｂ）で界面状態２０８として示してあるのは、図２４（ａ）の状態に加え、この表面生成物がさらに形成された状態である。
【０１２８】
次に、図２３のＳ４５で説明したように、ＩＺＯ膜洗浄、すなわちウェットエッチングによるＩＺＯ膜の表面層の除去が行われる。この工程によって、端子用ＩＺＯ膜１９８の表面の酸化膜等を除去できる。図２４（ｂ）で説明した表面生成物は、端子用ＩＺＯ膜１９８の表面に生成されるが、端子用ＩＺＯ膜１９８の表面には酸化膜等が形成されているので、この表面生成物もＩＺＯ膜１９８の酸化膜等の上に生成されることになる。したがって、この工程でＩＺＯ膜の表面が除去されるときに、その上に生成されている酸化膜等とともに表面生成物も、いわゆるリフトオフ作用により、一緒に除去される。その様子を図２４（ｃ）に示す。ここでは、界面状態２１０として、端子用ＩＺＯ膜１９８表面に清浄面が露出する様子が示されている。
【０１２９】
この端子用ＩＺＯ膜１９８の清浄面の上に、端子用透明導電膜１２８が形成される。その様子が図２４（ｄ）に示される。上記のように、透明導電膜としては、ＩＴＯが用いられ、その生成には熱工程を伴うが、端子用接続配線１２４の最上層のチタン１９４と端子用透明導電膜１２８との間には端子用ＩＺＯ膜１９８が配置されているので、最上層のチタン１９４の表面には酸化膜がほとんど生成されない。この状態が図２４（ｄ）においては界面状態２１２として示される。
【０１３０】
このように、図２３のフローチャートの方法によれば、ＩＺＯがＳｉｘＮｙの形成熱で結晶化せず、チタンに損傷を与えないウェットエッチングで除去できるという利点を生かし、従来技術の方法に比べ、端子用透明導電膜１２８と端子用接続配線１２４の界面抵抗を増大する要因となる生成物をほとんどなくすことができる。これにより、端子用透明導電膜１２８と端子用接続配線１２４の間の界面抵抗の増大を抑制でき、各端子における実装接続性の低下を抑制することができる。
【実施例４】
【０１３１】
上記のように、モリブデン膜に代えて、ウェットエッチング可能な導電材料で構成される他の材料膜を中間膜として用いる技術を、図１５、図１６で説明した構造、すなわち、界面抵抗を低く抑制したい端子部にのみ、透明導電膜と接続配線との間に中間膜を配置する構造に適用することができる。以下では、図１から図２４までの符号を用いて説明する。
【０１３２】
図２５は、図１５に対応する図で、画素用接続配線２４の部分と、端子用接続配線１２４と端子用ＩＺＯ膜１９８の部分の積層構造を拡大して示す部分図である。ここでは、図２５の左側に、画素部１４における画素用接続配線２４の部分拡大図が示され、図２５の右側に端子部２０における端子用接続配線１２４と端子用ＩＺＯ膜１９８の部分拡大図が示されている。すなわち、図２５は、図１５における端子用モリブデン膜１９６を端子用ＩＺＯ膜１９８に置き換えた構造となっている。
【０１３３】
すなわち、図１５における構造と同様に、画素部１４において、画素用接続配線２４、画素用透明導電膜２８の導電積層膜が形成され、端子部２０において、端子用接続配線１２４、端子用ＩＺＯ膜１９８、端子用透明導電膜１２８の導電積層膜が形成される。つまり、画素部１４においては、画素用透明導電膜２８と画素用接続配線２４との間にＩＺＯ膜が配置されず、これに対し、界面抵抗の抑制を図りたい端子部２０においては、端子用透明導電膜１２８と端子用接続配線１２４との間に端子用ＩＺＯ膜１９８が配置されている。
【０１３４】
次に、図２５の構造を得るための製造方法の手順を図２６のフローチャートを用いて説明する。図２６のフローチャートは、モリブデン膜を中間膜として用いる場合のフローチャートである図１６において、モリブデン膜をＩＺＯ膜に置き換えたものと同じである。そして、これらの手順に対応する構造図も、モリブデン膜を中間膜とする構造図である図１７から図２２において、モリブデン膜７２をＩＺＯ膜に置き換えたものと同様の内容となる。したがって、以下では、モリブデン膜を用いる場合と異なる点を中心に、図２６を用いてその手順を説明し、それぞれに対応する構造図については、対応図を示し、詳細な説明を省略する。なお、以下では、図１から図２５の符号を用いて説明する。
【０１３５】
図２６における最初の工程は、図５のＳ３２で成膜されたチタン／アルミニウム／チタンの積層配線をフォトリソグラフィーおよびドライエッチングによってパターニングし、チタン／アルミニウム／チタンの接続配線を形成する工程である（Ｓ５０）。この工程は図１６で説明した内容と同じであり、対応する構造図は図１７である。
【０１３６】
次に、ＳｉｘＮｙからなる保護絶縁膜６２が下ガラス５０の全面に形成される（Ｓ５２）。そして引き続き感光性アクリル樹脂の平坦化膜６４が下ガラス５０の全面に形成され、フォトリソグラフィーによって画素部電極コンタクト開口部と、端子部及び端子部周辺の平坦化膜６４をパターニングによって除去する（Ｓ５４）。そして、平坦化膜６４を除去した部分の保護絶縁膜６２について、フォトリソグラフィーによって必要な箇所に開口部が形成される（Ｓ５６）。これらの工程も図１６で説明した内容と同じであり、開口部の形成の手順も同じである。なお、平坦化膜パターニングが行われ、端子部２０において平坦化膜６４が全面的に除去され、保護絶縁膜６２が露出する様子の対応構造図は図１８である。また、保護絶縁膜６２に必要な開口部が設けられた状態を示す対応構成図は図１９である。
【０１３７】
次にＩＺＯ膜が成膜される（Ｓ５９）。この工程は、下ガラス５０の全面にわたってＩＺＯ膜を成膜する工程である。この工程は、ＩＺＯ膜の成膜のための専用装置を用いることができる。例えば、スパッタ装置を用いて、ＩＺＯ膜を厚み約１００ｎｍ程度で成膜するものとできる。対応構成図の図２０には、モリブデン膜７２をＩＺＯ膜と置き換えて、、図１９で説明した開口部を覆ってＩＺＯ膜が全面に成膜されている様子が示されている。
【０１３８】
そして、ＩＺＯ膜の一部除去が行われる（Ｓ６１）。この工程は、ＩＺＯ膜のパターニング工程であるが、界面抵抗の増加を抑制したい箇所にのみ、ＩＺＯ膜を残し、その他の領域のＩＺＯ膜を除去するものである。例えば、界面抵抗を抑制したい部分が端子部２０であるときは、端子部２０のＩＺＯ膜を所望形状にパターニングし、画素部１４においては、ＩＺＯ膜を除去するものとできる。ＩＺＯ膜の一部除去、すなわちパターニングには、ウェットエッチング技術を用いることができる。ウェットエッチングには、燐酸と硝酸を含む適当なエッチング液を用いることができる。そのようなエッチング液として、燐酸と硝酸と酢酸とを含む混合液であるいわゆるＰＡＮ液を用いることができる。
【０１３９】
対応構成図の図２１には、端子用モリブデン膜１９６を、端子用ＩＺＯ膜と置き換えて、ＩＺＯ膜の一部除去が行われた様子が示されている。ここでは、画素部１４の領域においてＩＺＯ膜が全面的に除去され、端子部２０において、端子用接続配線１２４の上に端子用ＩＺＯ膜が形成されている様子が示されている。
【０１４０】
なお、図１６に関連して説明したように、上記説明では保護絶縁膜形成（Ｓ５２）後、平坦化膜パターニング（Ｓ５４）、保護絶縁膜コンタクトホール形成（Ｓ５６）を順次行い、その後ＩＺＯ膜成膜（Ｓ５９）、ＩＺＯ膜一部除去（Ｓ６１）の順で行ったが、保護絶縁膜形成（Ｓ５２）後に保護絶縁膜コンタクトホール形成（Ｓ５６）をまず行い、続いてＩＺＯ膜成膜（Ｓ５９）、ＩＺＯ膜一部除去（Ｓ６１）を行った後、最後に平坦化膜パターニング（Ｓ５４）を行っても、同じ接続構造と効果が得られる。また、ＩＺＯ膜一部除去（Ｓ６１）の工程で、画素部のＩＺＯ膜を残した場合、先に説明した実施例１、３と同じ接続構造と効果が得られる。
【０１４１】
そして、次にＩＺＯ膜の洗浄が行われる（Ｓ６３）。ここで洗浄とは、図２３のＳ４５で説明したのと同様に、ＩＺＯ膜全体を除去するのではなく、ＩＺＯ膜の表面層をウェットエッチングで除去することである。ＩＺＯ膜は、保護絶縁膜形成工程の熱履歴によって結晶化しないので、ウェットエッチングによってその表面層を除去することが。そして、この工程によって、ＩＺＯ膜の表面付着物を容易に除去でき、清浄なＩＺＯ膜を露出させることができる。
【０１４２】
ＩＺＯ膜の洗浄、すなわちその表面層のエッチングには、ウェットエッチング技術を用いることができる。ウェットエッチングには、燐酸と硝酸を含む適当なエッチング液を用いることができる。そのようなエッチング液として、燐酸と硝酸と酢酸とを含む混合液であるいわゆるＰＡＮ液を用いることができる。なお、ＰＡＮ液によってチタンは溶解または損傷を受けないため、仮にウェットエッチングを過度に行ったとしても、接続配線層の最上層のチタンへの影響はほとんど生じない。
【０１４３】
清浄なＩＺＯ膜が露出したところで、透明導電膜が形成される（Ｓ６４）。この工程は、図１６で説明したものと同じで、透明導電膜として、ＩＴＯを用いることができ、フォトリソグラフィーによって、所定の形状にパターニングされる。パターニングには、シュウ酸系のエッチング液を用いることができる。対応構成図は図２２である。
【０１４４】
このようにして、画素部１４においては、最上層にチタンを有する画素用接続配線２４の上に画素用透明導電膜２８が配置され、これが画素電極として用いられる。そして、端子部２０においては、端子用透明導電膜１２８と端子用接続配線１２４との間に、端子用ＩＺＯ膜が配置される。この構成により、透明導電膜を成膜するときの熱履歴により端子用接続配線１２４の最上層のチタンが酸化することを抑制でき、端子用透明導電膜１２８と端子用接続配線１２４との間の界面抵抗の増加を抑制することができる。
【図面の簡単な説明】
【０１４５】
【図１】本発明に係る実施の形態の液晶表示装置の平面図である。
【図２】本発明に係る実施の形態において、画素部と端子部を示す図である。
【図３】本発明に係る実施の形態の液晶表示装置の断面構造図である。
【図４】本発明に係る実施の形態において、画素部と端子部について、積層構造を拡大して示す部分図である。
【図５】本発明に係る実施の形態において、下基板の製造手順の前半部分を示すフローチャートである。
【図６】本発明に係る実施の形態において、下基板の製造手順の後半部分を示すフローチャートである。
【図７】図５のフローチャートにおけるＳ３２の工程の様子を示す構造断面図である。
【図８】図６のフローチャートにおけるＳ３４の工程の様子を示す構造断面図である。
【図９】図６のフローチャートにおけるＳ３６の工程の様子を示す構造断面図である。
【図１０】図６のフローチャートにおけるＳ４２の工程の途中の様子を示す構造断面図である。
【図１１】図６のフローチャートにおけるＳ４２の工程が完了した様子を示す構造断面図である。
【図１２】図６のフローチャートにおけるＳ４６の工程の様子を示す構造断面図である。
【図１３】本発明に係る実施の形態におけるモリブデン膜の作用を説明するために従来技術を説明する図である。
【図１４】本発明に係る実施の形態におけるモリブデン膜の作用を説明する図である。
【図１５】別の実施の形態における構造断面図である。
【図１６】別の実施の形態において、下基板の製造の後半部分の手順を示すフローチャートである。
【図１７】図１６のフローチャートにおけるＳ５０の工程の様子を示す構造断面図である。
【図１８】図１６のフローチャートにおけるＳ５６の工程の途中の様子を示す構造断面図である。
【図１９】図１６のフローチャートにおけるＳ５６の工程が完了した様子を示す構造断面図である。
【図２０】図１６のフローチャートにおけるＳ５８の工程の様子を示す構造断面図である。
【図２１】図１６のフローチャートにおけるＳ６０の工程の様子を示す構造断面図である。
【図２２】図１６のフローチャートにおけるＳ６４の工程の様子を示す構造断面図である。
【図２３】他の実施の形態において、下基板の製造手順の後半部分を示すフローチャートである。
【図２４】他の実施の形態におけるＩＺＯ膜の作用を説明する図である。
【図２５】さらに他の実施の形態における構造断面図である。
【図２６】さらに他の実施の形態において、下基板の製造の後半部分の手順を示すフローチャートである。
【符号の説明】
【０１４６】
１０  液晶表示装置、１２  下基板、１３  上基板、１４  画素部、１６  半導体回路、１８  ＦＰＣ、２０  端子部、２２  ゲート電極、２４  画素用接続配線、２５  データライン、２６  スイッチング素子、２８  画素用透明導電膜、３０  液晶分子、４０  上ガラス、４２  カラーフィルタ、４４  対向電極、５０  下ガラス、５２  バッファ層、５４  半導体層、５６  ゲート絶縁膜、６０  層間絶縁膜、６２  保護絶縁膜、６４  平坦化膜、７０  接続配線層、７２  モリブデン（Ｍｏ）膜、９０，９４，１９０，１９４  チタン（Ｔｉ）、９２，１９２  アルミニウム（Ａｌ）、９６  画素用モリブデン膜、１２１  引出配線、１２２  下部配線、１２４  端子用接続配線、１２８  端子用透明導電膜、１９６  端子用モリブデン膜、１９８  端子用ＩＺＯ膜、２００，２０２，２０４，２０６，２０８，２１０，２１２  界面状態。
【図１】
2008268830.tif 000003
【図２】
2008268830.tif 000004
【図３】
2008268830.tif 000005
【図４】
2008268830.tif 000006
【図５】
2008268830.tif 000007
【図６】
2008268830.tif 000008
【図７】
2008268830.tif 000009
【図８】
2008268830.tif 000010
【図９】
2008268830.tif 000011
【図１０】
2008268830.tif 000012
【図１１】
2008268830.tif 000013
【図１２】
2008268830.tif 000014
【図１３】
2008268830.tif 000015
【図１４】
2008268830.tif 000016
【図１５】
2008268830.tif 000017
【図１６】
2008268830.tif 000018
【図１７】
2008268830.tif 000019
【図１８】
2008268830.tif 000020
【図１９】
2008268830.tif 000021
【図２０】
2008268830.tif 000022
【図２１】
2008268830.tif 000023
【図２２】
2008268830.tif 000024
【図２３】
2008268830.tif 000025
【図２４】
2008268830.tif 000026
【図２５】
2008268830.tif 000027
【図２６】
2008268830.tif 000028