(57)【要約】【課題】画素容量に保持される駆動電圧が、当該画素と周囲の変動電位源との間に形成される寄生容量のカップリングの影響により変動してしまうのを抑制することができる表示装置の駆動方法を提供する。【解決手段】本発明の一態様に係る液晶表示装置の駆動方法は、同一の走査線Ｇに接続された複数の画素１０７を、走査線Ｇの１選択期間内に時分割駆動する駆動方法であって、フレームごとに複数の画素１０７の時分割駆動順序を直前のフレームでの順序と変えて、複数の画素１０７の一部を１選択期間の第１のタイミングで駆動し、第１のタイミングで駆動される第１の画素を、当該第１の画素が直前のフレームで駆動された極性に対して反転して駆動し、第１のタイミングの後の第２のタイミングで駆動される、複数の画素１０７のうち第１の画素に隣接する第２の画素を、当該第２の画素が直前のフレームで駆動された極性と同じ極性で駆動する。【選択図】  図４
2008089649.tif 000002
【特許請求の範囲】
【請求項１】
同一のラインに配列された複数の画素を、当該ラインの駆動期間内に時分割駆動する表示装置の駆動方法であって、
フレームごとに前記複数の画素の時分割駆動順序を直前のフレームでの順序と変えて、前記複数の画素の一部を前記１駆動期間の第１のタイミングで駆動し、
前記第１のタイミングで駆動される第１の画素を、当該第１の画素が直前のフレームで駆動された極性に対して反転して駆動し、
前記第１のタイミングの後の第２のタイミングで駆動される、前記複数の画素のうち前記第１の画素に隣接する第２の画素を、当該第２の画素が直前のフレームで駆動された極性と同じ極性で駆動する表示装置の駆動方法。
【請求項２】
時分割数と同数のフレーム数の期間内に、前記ラインに配列された全ての画素を各１回ずつ前記第１のタイミングで駆動する請求項１に記載の表示装置の駆動方法。
【請求項３】
前記第１の画素のみを、当該画素が直前のフレームで駆動された極性に対して反転して駆動する請求項１又は２に記載の表示装置の駆動方法。
【請求項４】
前記第１のタイミングは、１選択期間における最初のタイミングである請求項１〜３のいずれか１項に記載の表示装置の駆動方法。
【請求項５】
前記複数の画素の時分割駆動順序は、前記時分割数に対応するフレームごとに決定されている請求項１〜４のいずれか１項に記載の表示装置の駆動方法。
【請求項６】
前記複数の画素を１つおきに、当該画素が直前のフレームで駆動された極性に対して反転して駆動する請求項１に記載の表示装置の駆動方法。
【請求項７】
前記１駆動期間において、画素を駆動するタイミングよりも前のタイミングで当該画素に隣接する他の画素が駆動されている場合、当該画素が直前のフレームで駆動された極性と同じ極性で駆動する請求項１〜６のいずれかに記載の表示装置の駆動方法。
【請求項８】
同一のラインに配列された複数の画素電極と、
前記複数の画素電極にそれぞれ対応して接続された複数の信号線と、
前記ラインの１駆動期間内に、前記複数の信号線に対して時分割で駆動電圧を供給する駆動回路とを備え、
前記駆動回路は、
フレームごとに前記複数の信号線の時分割出力順序を直前のフレームの順序と変えて、前記複数の信号線の一部に対して前記１選択期間の第１のタイミングで駆動電圧を供給し、
前記ラインの１駆動期間において、前記第１のタイミングで駆動電圧が供給される第１の信号線に対し、当該第１の信号線の直前のフレームの当該ラインの１駆動期間における駆動電圧の極性と反転した極性の駆動電圧を供給し、
前記第１のタイミングの後の第２のタイミングで駆動電圧が供給される、前記複数の信号線のうち前記第１の信号線に隣接する第２の信号線に対し、当該第２の信号線の直前のフレームの当該ラインの１駆動期間における駆動電圧の極性と同一の極性の駆動電圧を供給する表示装置。
【請求項９】
前記時分割数と同数のフレーム回数の期間内において、同一のラインに配列される全ての信号線に各１回ずつ前記第１のタイミングで駆動電圧が供給される請求項８に記載の表示装置。
【請求項１０】
前記駆動回路は、前記第１の信号線のみに、当該信号線の直前フレームの前記ラインの１駆動期間における駆動電圧の極性と反転した駆動電圧が供給される請求項８又は９に記載の表示装置。
【請求項１１】
前記第１のタイミングは、１選択期間における最初のタイミングである請求項８〜１０のいずれか１項に記載の表示装置。
【請求項１２】
前記複数の信号線の時分割出力順序は、前記時分割数に対応するフレームごとに決定されている請求項８〜１１のいずれか１項に記載の表示装置の駆動方法。
【請求項１３】
前記複数の信号線に１つおきに、当該信号線の直前のフレームの前記ラインの１駆動期間における駆動電圧の極性と反転した駆動電圧が供給される請求項８に記載の表示装置。
【請求項１４】
前記１駆動期間において、信号線に駆動電圧を供給するタイミングよりも前のタイミングで、当該信号線に隣接する他の信号線に駆動電圧が供給されている場合、当該信号線の直前のフレームの前記ラインの１駆動期間における駆動電圧の極性と同じ極性の駆動電圧が供給される請求項８〜１３のいずれかに記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置の駆動方法及び表示装置に関し、特に駆動電圧が時分割で供給される駆動方式の表示装置の駆動方法及び表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は、文字等のキャラクタを表示するセグメント型のものが早くから実用化されていたが、現在ではドットマトリクス型の液晶表示装置が広く普及している。ドットマトリクス型の液晶表示装置とは、微小な矩形の画素が２次元マトリクス状に配列された表示装置である。各画素は電気的に容量(以後、画素容量と称す)であり、２つの電極の間に液晶材料が挟まれた構造を有している。各画素の電極の一方は、互いに電気的に導通するように製造されることからコモン電極と呼ばれている。また、各画素の他方の電極は画素電極と呼ばれ、互いに電気的に独立して形成されている。各画素電極には、それぞれ薄膜トランジスタ(ＴＦＴ：Thin Film Transistor)が接続されている。ＴＦＴによって、各画素電極に選択的に駆動電圧が印加される。このような構造によって各画素容量に任意の電圧を印加することができるので、画素単位で光の透過率を制御することが可能である。
【０００３】
図１７に、従来のドットマトリクス型液晶表示装置の電気的構成の概略が示される。図１７において、ＣＬは画素容量、ＴＦＴは薄膜トランジスタ、Ｇ１、Ｇ２、Ｇ３はゲート線、Ｓ１、Ｓ２、Ｓ３、Ｓ４はソース線、ＣＯＭはコモン電極を表している。各画素容量ＣＬは、いずれもＴＦＴと対を成している。各ＴＦＴのゲート端子は行（ライン）ごとにゲート線Ｇ１、Ｇ２、Ｇ３にそれぞれ接続されており、ＴＦＴは行ごとに一括して制御される。また、各ＴＦＴのソース端子は、列（カラム）ごとにソース線Ｓ１、Ｓ２、Ｓ３、Ｓ４にそれぞれ接続されている。また、各ＴＦＴのドレイン端子は、対応する画素容量ＣＬの一方の電極である画素電極に接続されている。
【０００４】
図１７に示される従来の液晶表示装置の駆動方法は、まず、いずれか１つの行のゲート線にＴＦＴがオン状態となる走査電圧を供給することによって、当該ゲート線に接続される全てのＴＦＴがオン状態となる。これによりオン状態となったＴＦＴを介して、ソース線から当該行の各画素容量ＣＬに駆動電圧が供給される。その後、当該行のゲート線にＴＦＴがオフ状態となる走査電圧を供給することにより、当該ゲート線に接続される全てのＴＦＴがオフ状態となる。このような操作を全ての行にわたって順次実行することによって、１画面（１フレーム）の表示が行われる。このように、画素容量ＣＬに対する書き込み操作は行単位で順次実行されるため、一度書き込まれた画素容量に対して再び当該画素容量に書き込みが行われるまで、１フレームの全ての行の画素容量ＣＬに書き込む時間の総和程度の時間を要する。この書き込み周期の間、画素容量ＣＬは書き込まれた電圧を保持し続け、画素は保持電圧に応じた一定の透過率を維持することが、ドットマトリクス型液晶表示装置に求められる性能である。
【０００５】
ドットマトリクス型の液晶表示装置は、任意の画像や文字を表示する機能に優れているため急速に普及が進んでいる。特に近年では、ドットマトリクス型の液晶表示装置は、大画面化、高精細化、多色化などの性能向上が著しい。ところが、これに伴い、従来はほとんど考慮されることが無かった問題が顕在化し、その対策として様々な改良が行われている。例えば、高精細化に伴いソース線やゲート線等の変動電位源と画素容量ＣＬとの距離が接近することによって、寄生容量が増大し、カップリングの影響が大きくなっている。それにも関わらず、多色化ゆえに画素電圧の精度に対する要求は益々厳しくなっている。カップリングの影響は、図１８に示される画素容量と寄生容量の等価回路によって、次の様に説明される。
【０００６】
図１８において、ＣＬは画素容量、ＣＰは寄生容量、ＴＦＴは薄膜トランジスタ、Ｓはソース線、Ｇはゲート線、ＣＯＭはコモン電極、Ａは画素電極、Ｐは変動電位源を表している。ＴＦＴがオン状態となることによって、画素容量ＣＬに駆動電圧が充電される。このときのコモン電極ＣＯＭに対する画素電極Ａの電圧をＶＡ１とする。画素容量ＣＬへの充電が完了した後ＴＦＴがオフ状態となると、以後画素容量ＣＬはＶＡ１を保持する。この状態において、変動電位源の電圧がＶＰ１からＶＰ２に変動したときに、カップリングによって画素容量ＣＬの電圧がＶＡ１からＶＡ２なるとする。画素電極Ａに対して電荷の出入りがないとすると、次式が成立する。
ＶＡ１×ＣＬ＋（ＶＡ１−ＶＰ１）×ＣＰ＝ＶＡ２×ＣＬ＋（ＶＡ２−ＶＰ２）ＣＰ
・・・（１）
【０００７】
式（１）からＶＡ２を導くと、以下のようになる。
ＶＡ２＝ＶＡ１＋（ＶＰ２−ＶＰ１）×ＣＰ／（ＣＬ＋ＣＰ）・・・（２）
ここで、Ｐ点の電圧変動量をΔＶＰ＝ＶＰ２−ＶＰ１とすると、式（２）は以下のように表される。
ＶＡ２＝ＶＡ１＋ΔＶＰ×ＣＰ／（ＣＬ＋ＣＰ）・・・（３）
すなわち、変動電圧源ＰがΔＶＰだけ変動した影響によって、画素電極Ａの電位がΔＶＰ×ＣＰ／（ＣＬ＋ＣＰ）だけ変動してしまう。このため、電圧ＶＡ１を維持すべき画素容量ＣＬに保持される電圧が変動するという問題がある。
【０００８】
図１８の等価回路における変動電位源Ｐは、実際のドットマトリクス型の液晶表示装置において、ソース線又はゲート線である。特に、ゲート線に供給される走査電圧は、駆動電圧と比較すると振幅が大きい。このため、変動電圧源Ｐの電圧変動量ΔＶＰが大きく、画素容量ＣＬの保持されている電圧の変動量が大きくなる。また、走査電圧による電圧変動の影響は、画素容量ＣＬに保持される画素電圧に対して常に特定の極性方向に作用する。このため、フリッカ等の表示品質の低下や液晶材料の劣化が進行する原因となる。
【０００９】
この問題を解消する手段として、例えば、特許文献１には、カップリングによって生じる画素電圧の変動に対して逆のオフセットを駆動電圧に与えることによって、カップリングによる画素電圧の変動を相殺する手段が開示されている。
【００１０】
また、ドットマトリクス型液晶表示装置の性能向上に伴う課題は、表示品質の問題だけではない。大画面化や高精細化による画素数の増加が、製造上の問題を招いている。画素数を増加させる場合、それに伴ってソース駆動回路の個数も増やす必要が有る。このため、液晶ドライバＩＣの集積化やドライバＩＣと液晶表示パネルの接合部における配線の高密度化が課題となり、大画面化および高精細化の妨げとなってきた。
【００１１】
この問題を解消する手段として、例えば、特許文献２では、駆動電圧を時分割で供給する駆動方法が開示されている。特許文献２では、液晶表示パネル上に搭載したマルチプレクサによって、ソースドライバから供給される出力の一つ一つを複数のソース線に分配する手段が示されている。すなわち、特許文献２に記載の液晶表示装置においては、駆動電圧を時系列方向に多重化することによって、ソースドライバと液晶表示パネルの接合部における１本の物理的配線チャネルが、複数のソース駆動チャネルの機能を有する。液晶表示パネル上にマルチプレクサ回路を搭載することはＴＦＴの技術によって実現可能である。さらに、近年では低温ポリシリコン技術によって、スイッチング特性の向上が図られている。
【００１２】
このような時分割駆動の技術を用いると、例えば、カラー液晶表示装置においては、３原色のＲ、Ｇ、Ｂ各画素に対する駆動電圧が、ソースドライバの１つのソース駆動回路から時分割で順次供給される。これにより、ソースドライバに搭載すべきソース駆動回路の個数、およびドライバＩＣと液晶表示パネルとの接合部を通過する出力線の数を３分の１に減らすことができるため、更に画素数の多い液晶表示装置を製造することが可能となる。
【００１３】
しかしながら、大画面化や高精細化を実現するために不可欠な時分割駆動方式では、同一ゲート線（ライン）上に異なるタイミングで駆動される画素が混在配置されるため、隣接画素間の寄生容量カップリングという新たな問題が生じる。ここで、時分割駆動の場合における、隣接画素間の寄生容量カップリングによる影響について、図１９の等価回路を参照しながら詳しく説明する。図１９において、ＣＬ１、ＣＬ２、ＣＬ３は画素容量、ＣＰは隣接画素間の寄生容量、ＴＦＴ１、ＴＦＴ２、ＴＦＴ３は薄膜トランジスタ、Ｓはソース線、Ｇ１、Ｇ２、Ｇ３はゲート線、ＣＯＭはコモン電極、Ａ、Ｐ、Ｑは画素電極である。なお、ここでは、画素容量ＣＬ１、ＣＬ２、ＣＬ３の容量値がすべて等しくＣＬであるとする。
【００１４】
図１９に示す３つの画素容量ＣＬ２、ＣＬ１、ＣＬ３に対して、この順に書き込みを行う場合、最初に書き込みが完了する画素容量ＣＬ２の駆動電圧が、画素容量ＣＬ１及びＣＬ３に対する書き込みによってどのように変動するかに着目する。なお、画素容量ＣＬ２の電圧変動を考える上で、図１９において、画素電極Ｐの左側及び画素電極Ｑの右側に配置される画素容量と画素容量ＣＬ２とのカップリングの影響は小さいので、これらについては省略する。
【００１５】
最初に、ＴＦＴ２がオン状態となり、画素電極Ａに書き込みを行う。この直後の画素電極Ａの電圧をＶＡ１とする。また、画素電極Ｐの電圧をＶＰ１、画素電極Ｑの電圧をＶＱ１とする。ただし、これらはいずれもコモン電極ＣＯＭに対する相対電圧であるものとする。そして、ＴＦＴ２がオフ状態となった後に、続けてＴＦＴ１がオン状態となり、ＶＡ１、ＶＰ１、ＶＱ１がそれぞれＶＡ２、ＶＰ２、ＶＱ２となったとすると、画素電極Ａ及び画素電極Ｑの電荷の出入りがないことから、次の２式が成り立つ。
（ＶＡ１−ＶＰ１）×ＣＰ＋ＶＡ１×ＣＬ＋（ＶＡ１−ＶＱ１）×ＣＰ
＝（ＶＡ２−ＶＰ２）×ＣＰ＋ＶＡ２×ＣＬ＋（ＶＡ２−ＶＱ２）×ＣＰ・・・（４）
（ＶＱ１−ＶＡ１）×ＣＰ＋ＶＱ１×ＣＬ
＝（ＶＱ２−ＶＡ２）×ＣＰ＋ＶＱ２×ＣＬ・・・（５）
【００１６】
ここで、ＶＰ２は駆動電圧そのものであって、既知の値であるから、それ以外のＶＡ２、ＶＱ２について、（４）式、（５）式の連立方程式を解くと、
ＶＡ２＝ＶＡ１＋（ＶＰ２−ＶＰ１）×ＣＰ×（ＣＰ＋ＣＬ）／｛（２ＣＰ＋ＣＬ）×（ＣＰ＋ＣＬ）−ＣＰ２｝・・・（６）
ＶＱ２＝ＶＱ１＋（ＶＰ２−ＶＰ１）×ＣＰ２／｛（２ＣＰ＋ＣＬ）×（ＣＰ＋ＣＬ）−ＣＰ２｝・・・（７）
【００１７】
寄生容量ＣＰが画素容量ＣＬと比較して十分に小さければ、式（６）及び式（７）は次のように近似される。
ＶＡ２＝ＶＡ１＋（ＶＰ２−ＶＰ１）×（ＣＰ＋ＣＬ）／（ＣＰ＋３ＣＬ）
＝ＶＡ１＋ΔＶＰ×（ＣＰ＋ＣＬ）／（ＣＰ＋３ＣＬ）・・・（８）
ＶＱ２＝ＶＱ１＋（ＶＰ２−ＶＰ１）×ＣＰ／（ＣＰ＋３ＣＬ）
＝ＶＱ１＋ΔＶＰ×ＣＰ／（ＣＰ＋３ＣＬ）・・・（９）
式（８）の右辺第２項のΔＶＰ×（ＣＰ＋ＣＬ）／（ＣＰ＋３ＣＬ）は、画素電極Ａに隣接する画素電極に１回書き込みを行ったことによって、画素電極Ａの電圧が受ける影響量（変動量）を示している。
【００１８】
この後、ＴＦＴ１がオフ状態となった後に、続けてＴＦＴ３がオン状態となることによって、画素電極Ｑに書き込みを行う。これにより、ＶＡ２、ＶＰ２、ＶＱ２がそれぞれＶＡ３、ＶＰ３、ＶＱ３となったとすると、上記と同様に、
ＶＡ３＝ＶＡ２＋（ＶＱ３−ＶＱ２）×（ＣＰ＋ＣＬ）／（ＣＰ＋３ＣＬ）・・・（１０）
ＶＰ３＝ＶＰ２＋（ＶＱ３−ＶＱ２）×ＣＰ／（ＣＰ＋３ＣＬ）・・・（１１）
の２式が得られる。ここで、画素電極Ｑの電圧変動量をΔＶＱ＝ＶＱ３−ＶＱ２で表すと、式（１０）及び式（１１）は、それぞれ以下の式（１２）、（１３）で表される。
ＶＡ３＝ＶＡ２＋ΔＶＱ×（ＣＰ＋ＣＬ）／（ＣＰ＋３ＣＬ）・・・（１２）
ＶＰ３＝ＶＰ２＋ΔＶＱ×ＣＰ／（ＣＰ＋３ＣＬ）・・・（１３）
【００１９】
式（８）及び式（１２）から、画素電極Ｐ及びＱに続けて書き込みが行われた後の画素電極Ａの電圧は、
ＶＡ３＝ＶＡ２＋ΔＶＱ×（ＣＰ＋ＣＬ）／（ＣＰ＋３ＣＬ）
＝ＶＡ１＋（ΔＶＰ＋ΔＶＱ）×（ＣＰ＋ＣＬ）／（ＣＰ＋３ＣＬ）・・・（１４）
数式（１４）の右辺第２項（ΔＶＰ＋ΔＶＱ）×（ＣＰ＋ＣＬ）／（ＣＰ＋３ＣＬ）が、画素電極Ａに隣接する左右両方の画素電極に書き込みを行ったことによって、画素電極Ａが受ける影響量を表している。これにより、左右両方の画素電圧の変動量が大きいほど、寄生容量のカップリングによる影響が加算されて増加することが分かる。また逆に、最後に書き込まれる画素電極の電圧は、カップリングの影響を全く受けない。
【００２０】
この現象は、図２０に示される従来の３時分割駆動における波形によっても説明される。図２０は、カラー液晶表示パネルを想定したものであり、Ｒ、Ｇ、Ｂの各色に対して３時分割駆動する例を示している。図２０において、Ｓは駆動電圧波形、ＣＯＭはコモン電圧波形、ＲＳＷ、ＧＳＷ、ＢＳＷはそれぞれＲ、Ｇ、Ｂの画素に書き込む制御信号波形、ＶＲ、ＶＧ、ＶＢはそれぞれＲ、Ｇ、Ｂの画素容量に充電された電圧波形を表している。この例における駆動電圧波形は、ＲとＢの画素に対して最大駆動電圧が印加される様にコモン電圧に対して大きな電位差をもち、Ｇの画素に対しては０Ｖが印加されるようにコモン電圧と同じ電位としている。なお、図２０にはコモン電圧が一定の例が示されているが、このほかにコモン電圧として駆動電圧に対して逆相の矩形波を用いることによって、コモン電圧に対して相対的に駆動電圧が高くなるような駆動方法も多く使用されている。
【００２１】
図２０から分かるように、各フレームとも、最後に駆動されるＢ画素の電圧ＶＢは書き込み電圧から変動しない。しかし、Ｒ画素の電圧ＶＲ及びＧ画素の電圧ＶＧは、Ｂ画素の電圧ＶＢに伴って変動し、次のフレームまで変動した電圧が修正されることがない。また、駆動電圧波形が図２０に示された例と異なる場合には、Ｒ画素の電圧ＶＲとＧ画素の電圧ＶＧに対する影響が異なることは明らかである。
【００２２】
このような時分割駆動の書き込み順序に由来する画素電圧の変動を軽減する手段が考案されている。例えば、特許文献３は、選択されるゲート線が変わる際に、マルチプレクサから各画素に至る区間の選択されたソース線の電圧が急変すると、これによって選択されていない隣接するソース線の電圧及び当該ソース線に接続される画素に保持された電圧が変動するという問題を軽減している。具体的には、特許文献３は、選択されるゲート線が変わる際に、駆動極性が反転する画素を先に駆動し、かつ、先に駆動された画素に隣接する画素の駆動極性は反転させない駆動方法を開示している。
【００２３】
この特許文献３に記載の駆動方法は、複数のソース線に対して共通して用いられる部分、すなわち、マルチプレクサから各画素に至る区間のソース線の電位変動を抑えることによって、ソース線間のカップリングを軽減している。このため、ソース線の並走距離が長い場合、例えば、ＴＶやコンピュータのモニタ画面等に使用される比較的大型の液晶表示装置において、有効と考えられる。
【００２４】
しかし、携帯電話等に使用される様な比較的小型の液晶表示装置においては、ソース線の並走距離が短い。このため、ライン周期の極性反転の影響は小さく、むしろフレーム周期で駆動される画素容量に対するカップリングを改善する必要が有る。ところが、特許文献３は、フレーム毎の駆動極性反転に伴う画素容量間のカップリングに対して何等改善がなされていない。
【特許文献１】特許第２９８９９５２号公報
【特許文献２】特開２００６−７２３８２号公報
【特許文献３】特開２００５−９２１７６号公報
【発明の開示】
【発明が解決しようとする課題】
【００２５】
以上説明した現象は、互いに寄生容量が無視できない距離に配置された２つの画素を異なるタイミングで駆動することが要因となっている。このため、駆動電圧を時分割で供給する時分割駆動方式においては、上記の問題が必ず発生してしまう。さらに、図１９の等価回路の説明に用いた式から分かるように、寄生容量のカップリングの影響量は、隣接画素の電圧変動量ΔＶＰ、ΔＶＱに依存している。電圧変動量ΔＶＰ、ΔＶＱは、一般的に一定ではないため、駆動電圧にオフセットをもたせるだけでは、上記の問題を解決することはできない。このように、従来の液晶表示装置の駆動電圧の時分割駆動方法では、画素容量が書き込まれた画素電圧を保持しているときに、当該画素の周囲の変動電位源との間に形成される寄生容量とのカップリングにより、画素容量に保持されている画素電圧が影響を受け、表示品質の低下が生じるという問題があった。
【課題を解決するための手段】
【００２６】
本発明に係る表示装置の駆動方法は、同一のラインに配列された複数の画素を、当該ラインの駆動期間内に時分割駆動する表示装置の駆動方法であって、フレームごとに前記複数の画素の時分割駆動順序を直前のフレームでの順序と変えて、前記複数の画素の一部を前記１駆動期間の第１のタイミングで駆動し、前記第１のタイミングで駆動される第１の画素を、当該第１の画素が直前のフレームで駆動された極性に対して反転して駆動し、前記第１のタイミングの後の第２のタイミングで駆動される、前記複数の画素のうち前記第１の画素に隣接する第２の画素を、当該第２の画素が直前のフレームで駆動された極性と同じ極性で駆動する。これにより、後に書き込みを行う画素の極性は反転しないため、先に書き込みを行った画素に保持される駆動電圧が、隣接する画素電極間の寄生容量により変動してしまうのを抑制することができる。
【００２７】
本発明に係る表示装置は、同一のラインに配列された複数の画素電極と、前記複数の画素電極にそれぞれ対応して接続された複数の信号線と、前記ラインの１駆動期間内に、前記複数の信号線に対して時分割で駆動電圧を供給する駆動回路とを備え、前記駆動回路は、フレームごとに前記複数の信号線の時分割出力順序を直前のフレームの順序と変えて、前記複数の信号線の一部に対して前記１選択期間の第１のタイミングで駆動電圧を供給し、前記ラインの１駆動期間において、前記第１のタイミングで駆動電圧が供給される第１の信号線に対し、当該第１の信号線の直前のフレームの当該ラインの１駆動期間における駆動電圧の極性と反転した極性の駆動電圧を供給し、前記第１のタイミングの後の第２のタイミングで駆動電圧が供給される、前記複数の信号線のうち前記第１の信号線に隣接する第２の信号線に対し、当該第２の信号線の直前のフレームの当該ラインの１駆動期間における駆動電圧の極性と同一の極性の駆動電圧を供給するものである。これにより、後に書き込みを行う画素の極性は反転しないため、先に書き込みを行った画素に保持される駆動電圧が、隣接する画素電極間の寄生容量により変動してしまうのを抑制することができる。
【発明の効果】
【００２８】
本発明によれば、画素容量に保持されている電圧が、当該画素と隣接画素との間に形成される寄生容量とのカップリングにより変動してしまうのを抑制することができる表示装置の駆動方法及び表示装置を提供することができる。
【発明を実施するための最良の形態】
【００２９】
実施の形態１．
本発明の実施の形態１に係る表示装置について、図１を参照して説明する。ここでは、表示装置の好適な例として、アクティブマトリクス型のＴＦＴ液晶表示装置を例として説明する。図１は、本実施の形態に係る液晶表示装置１００の構成を示す図である。本実施の形態に係る液晶表示装置１００においては、同一のゲート線に接続された複数の画素が時分割駆動される。本実施の形態においては、駆動電圧を時分割で供給する時分割駆動方式の一例として、液晶表示パネル上に搭載したマルチプレクサによって、ソースドライバから供給される出力線の一つ一つを複数のソース線に分配する例について説明するが、回路構成がこの例に限定されるものではない。また、複数の画素のそれぞれに供給される駆動電圧の極性は、所定の周期で反転される。なお、本発明は、アクティブマトリクス型の液晶表示装置に限らず、複数の画素が行方向及び列方向に配列された画素を時分割駆動する表示装置に適用することができる。
【００３０】
また、同一のゲート線に接続された複数の画素を時分割駆動する場合に限定されず、例えば、特開平１０−１４９１４１号公報及び特開２００３−１４９６７６号公報に開示されているように、隣り合うゲート線にそれぞれ接続された複数の画素が１つのライン上に交互に配列されるような場合にも、本発明を適用することができる。すなわち、複数の画素が、物理的に一ライン上に配列されている表示装置において、当該一ライン上に配列された複数の画素が時分割駆動される場合に、本発明を適用することができる。
【００３１】
図１に示すように、液晶表示装置１００は、液晶表示パネル１０１、ゲートドライバ１０２、ソースドライバ１０３、タイミングコントローラ１０４、マルチプレクサ１０５などを備える。液晶表示パネル１０１は、外部から入力されるＲＧＢの画像データに基づいて画像の表示を行う。液晶表示パネル１０１は、ＴＦＴ（Thin Film Transistor）アレイ基板（不図示）と対向配置される対向基板（不図示）との間に液晶を挟持した構成を有している。ＴＦＴアレイ基板及び対向基板は、ガラスなどからなる透明な絶縁性基板である。
【００３２】
ＴＦＴアレイ基板には、水平方向（行方向、ライン方向）に複数のゲート線（走査線）Ｇ１、・・・、Ｇｙが一定間隔を隔てて形成されている。また、ＴＦＴアレイ基板には、垂直方向（列方向、カラム方向）に複数のソース線（信号線）Ｓ１、・・・、Ｓｘが一定間隔を隔てて形成されている。ゲート線とソース線とは、絶縁膜を介して交差するよう配置されている。そして、ゲート線とソース線との交差点近傍にスイッチング素子である、後述する薄膜トランジスタ（ＴＦＴ）が形成されている。また、ゲート線とソース線との間には、それぞれ画素電極が形成されている。画素電極は、例えばＩＴＯ（Indium Tin Oxide）などの透明導電膜から形成されている。液晶表示パネル１０１の表示領域は、マトリクス状に配置された複数の画素１０７により構成されている。上述のＴＦＴのゲート端子がゲート線に、ソース端子がソース線に、ドレイン端子が画素電極に、それぞれ接続される。画素電極には、ＴＦＴを介してソース線から駆動電圧が供給される。
【００３３】
一方、対向基板には、例えば、ブラックマトリクス（ＢＭ）、及びＲ、Ｇ、Ｂの着色層からなるカラーフィルタが形成されている。着色層はＢＭの間に形成され、ＴＦＴアレイ基板に形成された画素電極に対応して形成されている。また、この着色層とＢＭの上には、ＩＴＯ等の透明導電膜からなるコモン電極が形成されている。コモン電極は、実際には画素電極と対向するように対向基板の略全面に形成される透明電極である。このようなＴＦＴアレイ基板と対向基板とが一定の間隔を隔ててシール材を介して貼り合わせられている。ＴＦＴアレイ基板と対向基板との間隙には、液晶が封入されている。従って、各画素（画素容量）は、電気的に容量であり、２つの電極（画素電極及びコモン電極）の間に液晶材料が挟まれた構造を有している。
【００３４】
図２に、液晶表示パネル１０１の画素１０７の具体的な構成が示される。ここでは、Ｒ、Ｇ、Ｂの３つの画素について図示している。図２に示すように、各画素１０７は、ＴＦＴ１０６、画素容量１０８、コモン電極１０９を有している。また、隣接する画素容量１０８間には、寄生容量１１１が存在する。上述したように、各ＴＦＴ１０６のゲート端子は、行（ライン）ごとに共通のゲート線Ｇｎにそれぞれ接続されている。従って、ＴＦＴ１０６は、行ごとに一括して制御される。また、各ＴＦＴ１０６のソース端子は、列（カラム）ごとにソース線Ｓｍ、Ｓｍ＋１、Ｓｍ＋２にそれぞれ接続されている。また、各ＴＦＴ１０６のドレイン端子は、画素容量１０８の一端に接続されている。すなわち、１つのゲート線には、複数の画素電極にそれぞれ対応して形成された複数のＴＦＴ１０６が接続されている。また、複数のＴＦＴ１０６にそれぞれ対応してそれぞれソース線が接続されている。
【００３５】
画素容量１０８は、駆動電圧を保持するための容量素子である。画素容量１０８には、各ＴＦＴ１０６を介して、ソース線Ｓ１、・・・、Ｓｘから駆動電圧が供給される。画素容量１０８へ駆動電圧のレベルが適宜変えられることによって、画素１０７を透過する光量が変化する。画素容量１０８は、ＴＦＴ１０６のドレイン端子とコモン電極１０９との間に接続されている。コモン電極１０９には、駆動電圧に対して基準となる電圧が印加されている。ここでは、コモン電圧が一定の場合について説明する。なお、この例に限定されず、例えば、コモン電圧として駆動電圧に対して逆相の矩形波を用いることも可能である。
【００３６】
このような画素１０７では、ゲート線Ｇ１、・・・、Ｇｘのいずれかに走査電圧が印加され、選択されたゲート線に接続されたＴＦＴ１０６がオン状態となる。ＴＦＴ１０６がオン状態とされることにより、ソース線Ｓ１、・・・、Ｓｎを通じて供給される駆動電圧が画素容量１０８に印加される。そして、ゲート線Ｇ１、・・・、Ｇｘに走査電圧が印加されていない状態では、ＴＦＴがオフ状態となっている。画素容量１０８は、再び駆動電圧が印加されるまでの１フレームの間、書き込まれた駆動電圧を保持する。この保持された駆動電圧によって、液晶表示パネル１０１の表示が継続的に行われる。ゲート線Ｇ１、・・・、Ｇｙに走査電圧が順次印加されることにより、表示画面全体の表示が行われる。
【００３７】
また、ＴＦＴアレイ基板、及び対向基板の外面には、偏光板（不図示）がそれぞれ貼着されている。各基板に貼着されたそれぞれの偏光板は、それぞれ所定の方向に吸収軸を有している。また、液晶表示パネル１０１の背面側には、図示しないバックライトユニットが備えられている。バックライトユニットは、液晶表示パネル１０１の反視認側から液晶表示パネル１０１に対して面状の光を照射する。バックライトユニットとしては、例えば、光源、導光板、プリズムシートなどを備えた一般的な構成のものが用いられる。
【００３８】
液晶表示パネル１０１には、ゲートドライバ１０２、ソースドライバ１０３が電気的に接続されている。ゲートドライバ１０２の出力は、ＴＦＴ１０６のゲート端子に接続されている。ゲートドライバ１０２は、ゲート線Ｇ１、・・・、Ｇｙに走査電圧を順次供給し、各ゲート線Ｇ１、・・・、Ｇｙに接続されたＴＦＴ１０６のオン／オフ状態を制御する。
【００３９】
ソースドライバ１０３としては、時分割駆動方式を採用したものが用いられる。すなわち、駆動電圧を時系列方向に多重化することによって、ソースドライバと液晶表示パネルの接合部における１本の物理的配線チャネルが、複数のソース駆動チャネルの機能を有する。時分割駆動方式では、ソースドライバの１つの出力端子からの出力が、複数のソース線に振り分けられる。従って、１つのゲート線に走査電圧が供給されている１選択期間内に、複数のソース線に対して時分割で駆動電圧が供給される。ここでは、同一のゲート線Ｇに接続されたＲＧＢの３つの画素を３時分割駆動する例について説明する。すなわち、ソースドライバ１０３には、３本のソース線に対して１つの出力回路が設けられる。
【００４０】
図３に、本実施の形態に係るソースドライバ１０３と液晶表示パネル１０１の接合部の具体的な構成例を示す。図３に示すように、ソースドライバ１０３は、複数の出力回路１１０を備えている。なお、出力回路１１０の入力側には、一般的なソースドライバに設けられているシフトレジスタ、データラッチ回路、Ｄ／Ａコンバータ等が設けられるが、ここでは図示を省略している。また、液晶表示パネル１０１は、マルチプレクサ１０５を有している。マルチプレクサ１０５は、ソース線Ｓ１、・・・Ｓｘに対応して設けられた切替スイッチＳＷ１、・・・、ＳＷｘを有している。本実施の形態においては、３つの切替スイッチＳＷの入力端子が、出力回路１１０の１つの出力端子に接続されている。例えば、３つの切替スイッチＳＷ１、ＳＷ２、ＳＷ３の入力端子は、１つの出力回路１１０の出力端子に接続されている。また、切替スイッチＳＷの出力端子は、それぞれ対応するソース線Ｓ１、・・・Ｓｘに接続されている。なお、マルチプレクサ１０５は、ソースドライバ１０３内に形成される場合もある。
【００４１】
切替スイッチＳＷ１、・・・、ＳＷｘは、タイミングコントローラ１０４から入力されるスイッチ制御信号ＲＳＷ１、ＧＳＷ１、ＢＳＷ１、ＲＳＷ２、ＧＳＷ２、ＢＳＷ２に応じて、そのオン／オフ状態が制御される。ここで、スイッチ制御信号ＲＳＷ１及びＲＳＷ２は、Ｒの画素に接続されたソース線に接続されている切替スイッチのオン／オフ状態を制御する信号である。例えば、Ｒの画素に接続されているソース線Ｓ１は、スイッチ制御信号ＲＳＷ１によって制御される。また、Ｒの画素に接続されているソース線Ｓ４は、スイッチ制御信号ＲＳＷ２によって制御される。同様に、スイッチ制御信号ＧＳＷ１及びＧＳＷ２は、Ｇの画素に接続されたソース線に接続されている切替スイッチのオン／オフ状態を制御する信号である。例えば、Ｇの画素に接続されているソース線Ｓ２は、スイッチ制御信号ＧＳＷ１によって制御される。また、Ｇの画素に接続されているソース線Ｓ５は、スイッチ制御信号ＧＳＷ２によって制御される。また、スイッチ制御信号ＢＳＷ１及びＢＳＷ２は、Ｂの画素に接続されたソース線に接続されている切替スイッチのオン／オフ状態を制御する信号である。例えば、Ｂの画素に接続されているソース線Ｓ３は、スイッチ制御信号ＢＳＷ１によって制御される。また、Ｂの画素に接続されているソース線Ｓ６は、スイッチ制御信号ＢＳＷ２によって制御される。従って、本実施の形態においては、ＲＳＷ１、ＧＳＷ１、ＢＳＷ１により駆動される第１の画素群と、ＲＳＷ２、ＧＳＷ２、ＢＳＷ２により駆動される第２の画素群とが交互に配列されている。
【００４２】
ソースドライバ１０３からの出力は、当該出力に接続される３つのソース線のうち、タイミングコントローラ１０４から出力されるスイッチ制御信号ＲＳＷ１、ＧＳＷ１、ＢＳＷ１、ＲＳＷ２、ＧＳＷ２、ＢＳＷ２により選択された１つのソース線に対して供給される。そして、１つのゲート線が選択されている１選択期間内に、切替スイッチＳＷ１、・・・ＳＷｘはそれぞれ各１回ずつオン状態となる。ソースドライバ１０３の出力回路１１０から出力される駆動電圧は、オン状態となった切替スイッチＳＷ１、・・・、ＳＷｘを介して各ソース線Ｓ１、・・・、Ｓｘにそれぞれ供給される。すなわち、ソース線Ｓ１、・・・、Ｓｘに駆動電圧がそれぞれ時分割で供給される。つまり、１つのゲート線に接続される複数の画素は、当該ゲート線に走査電圧が印加されている１選択期間内に時分割駆動される。この時分割で各ソース線Ｓ１、・・・Ｓｘに対して駆動電圧が供給される順序は、フレームに応じて変化する。つまり、同一のゲート線に接続される複数の画素の駆動順序は、フレームに応じて変化する。これについては、後に詳述する。
【００４３】
本実施の形態においては、ソースドライバ１０３の１つの出力は、液晶表示パネル１０１の３つのソース線にそれぞれ時分割して供給される。つまり、１画素を構成するＲＧＢの３つの画素に供給される駆動電圧は、ソースドライバ１０３の１つの出力端子から出力される。例えば、ゲート線Ｇ１に走査電圧が供給されている１選択期間内に、ソースドライバ１０３の１つの出力が３本のソース線Ｓ１、Ｓ２、Ｓ３に供給される。上述したように、ソース線Ｓ１、・・・Ｓｘは、ＴＦＴ１０６のソース端子に接続されている。ソース線Ｓ１、・・・Ｓｘに供給された駆動電圧は、ゲートドライバ１０２によってオン状態とされたＴＦＴ１０６を介して、各画素電極に供給される。これにより、各画素容量１０８に、画素電極とコモン電極１０９との電位差に相当する画素電圧が印加される。
【００４４】
このとき、ソースドライバ１０３からソース線Ｓ１、・・・、Ｓｘに供給される駆動電圧の極性は、上述した、各ソース線Ｓ１、・・・、Ｓｘに対して駆動電圧が供給される順序に応じて変化する。すなわち、同一のゲート線に接続される画素１０７の駆動順序に応じて、各画素１０７の画素容量１０８に供給される駆動電圧の極性は変化する。このとき、ソース線Ｓ１、・・・、Ｓｘに正極性の駆動電圧が印加された場合には画素容量１０８に正電荷が充電され、負極性の駆動電圧が印加された場合には画素容量１０８に負電荷が充電される。
【００４５】
タイミングコントローラ１０４は、外部から供給されるデジタルの画像データをソースドライバ１０３が駆動できる表示データに変換し、ソースドライバ１０３に出力する。また、タイミングコントローラ１０４は、外部から入力される同期信号を各種の制御信号及びタイミング信号に変換し、ゲートドライバ１０２及びソースドライバ１０３に供給する。同期信号は、例えば、１画素分の画像データの入力サイクルであるドットクロック信号、水平同期信号Ｈｓｙｎｃ、垂直同期信号Ｖｓｙｎｃなどを含む。
【００４６】
タイミングコントローラ１０４は、具体的には、ソースドライバ１０３に対して、ストローブ信号、極性反転信号、上述したスイッチ制御信号ＲＳＷ１、ＧＳＷ１、ＢＳＷ１、ＲＳＷ２、ＧＳＷ２、ＢＳＷ２等を出力する。ストローブ信号は、表示データを内部レジスタにラッチするための信号である。また、極性反転信号は、コモン電極の電位に対する駆動電圧の正負いずれかのレベルを選択するかを制御する信号である。一方、タイミングコントローラは１０４は、ゲートドライバに対して、スタートパルス信号、クロック信号及びイネーブル信号等を出力する。スタートパルス信号が走査電圧を出力するゲート線を選択し、イネーブル信号が走査電圧の出力制御を行うことによって、各ゲート線において順次走査電圧が出力される。典型的には、ゲートドライバ１０２は、１行目から後段の行に向けて、各行の画素を順次走査するように走査電圧を出力する。
【００４７】
ここで、図４〜図６を参照して、本実施の形態に係る液晶表示装置１００の駆動方法について詳細に説明する。図４及び図５は、本実施の形態に係る駆動方法を説明するためのタイミングチャートの一例である。また、図６は、本実施の形態に係る液晶表示装置の各画素の駆動極性を示している。図６においては、１２×４の画素１０７が示されており、太枠が１つの時分割駆動の単位を示している。すなわち、本実施の形態においては、ＲＧＢの３時分割駆動の例について示している。図４及び図５において、ＲＳＷ１、ＧＳＷ１、ＢＳＷ１、ＲＳＷ２、ＧＳＷ２、ＢＳＷ２はそれぞれ、ＲＧＢの各画素に駆動電圧を書き込むためのスイッチ制御パルス、Ｓｍ（ｍ＝６Ｎ−５〜６Ｎ）はソース駆動極性を示している。また、図６において、白い四角は駆動極性が正極性、ハッチングがかかった四角は駆動極性が負極性の画素を示している。
【００４８】
図４及び図５に示すように、本発明においては、１つのゲート線の１選択期間内において、当該ゲート線に接続される複数の画素１０７の時分割駆動順序をフレームに応じて変化させる。すなわち、フレームごとに複数の画素１０７の時分割駆動順序を直前のフレームの順序と変える。そして、前記複数の画素１０７の一部を当該１選択期間において、第１のタイミングで駆動する。本実施の形態においては、１選択期間に内の最初のタイミングで駆動する。すなわち、ゲート線の１選択期間において、最初に駆動電圧が書き込まれる画素１０７は、フレームごとに変化する。
【００４９】
そして、最初に駆動電圧が書き込まれる画素１０７を、当該画素１０７の直前のフレームで駆動された極性に対して反転して駆動する。すなわち、最初に駆動電圧が書き込まれる画素１０７に供給される駆動電圧の極性は、当該画素１０７の直前のフレームに供給された駆動電圧の極性と反転している。
【００５０】
また、本実施の形態においては、１選択期間において、書き込みを行う画素１０７に隣接する画素にすでに書き込みが行われている場合には、当該書き込みを行う画素１０７の直前のフレームで駆動された極性と同一の極性で駆動する。従って、本実施の形態においては、隣接するＲＧＢの画素群ごとに画素の駆動順序が異なる。そして、最初に駆動電圧が書き込まれる画素１０７に続く第２タイミングで駆動される画素１０７は、当該画素１０７の直前のフレームで駆動された極性と同一の極性で駆動される。
【００５１】
具体的には、図４に示すように、第１フレームにおいて、ＲＳＷ１、ＧＳＷ１、ＢＳＷ１のタイミングで駆動される第１の画素群には、ｎ行目、ｎ＋１行目、ｎ＋２行目のそれぞれの選択期間で、Ｒの画素→Ｂの画素→Ｇの画素の順序で時分割駆動する。従って、第１フレームにおいて、第１の画素群中のＲの画素に１選択期間内の最初のタイミングで駆動電圧が供給される。そして、当該１選択期間において、Ｒの画素の駆動電圧の書き込みが終了した後に、Ｂの画素、Ｇの画素に順次駆動電圧が供給される。
【００５２】
一方、ＲＳＷ２、ＧＳＷ２、ＢＳＷ２のタイミングで駆動される第１の画素群に隣接する第２の画素群には、ｎ行目、ｎ＋１行目、ｎ＋２行目のそれぞれの選択期間で、Ｇの画素→Ｒの画素→Ｂの画素の順序で時分割駆動する。従って、第１フレームにおいて、第１の画素群に隣接する第２の画素群中のＧの画素に１選択期間内の最初のタイミングで駆動電圧が供給される。そして、当該１選択期間において、Ｇの画素の駆動電圧の書き込みが終了した後に、Ｒの画素、Ｂの画素に順次駆動電圧が供給される。従って、第１フレームでは、図６（ａ）に示す順番でそれぞれの画素電極に所定の極性の駆動電圧が順次供給される。
【００５３】
そして、第１フレームに続く第２フレームでは、時分割駆動の順序を第１フレームとは異なる順序に変化させる。ｎ行目、ｎ＋１行目、ｎ＋２行目と各行のそれぞれの選択期間で、第１の画素群では、Ｇの画素→Ｒの画素→Ｂの画素の順序で時分割駆動する。従って、第２フレームにおいては、Ｇの画素に１選択期間内の最初のタイミングで駆動電圧が供給される。そして、当該１選択期間において、Ｇの画素の駆動電圧の書き込みが終了した後に、２番目にＲの画素、３番目にＢの画素に順次駆動電圧が供給される。
【００５４】
一方、ＲＳＷ２、ＧＳＷ２、ＢＳＷ２のタイミングで駆動される第１の画素群に隣接する第２の画素群には、ｎ行目、ｎ＋１行目、ｎ＋２行目のそれぞれの選択期間で、Ｒの画素→Ｂの画素→Ｇの画素の順序で時分割駆動する。従って、第１フレームにおいて、第１の画素群に隣接する第２の画素群中のＲの画素に１選択期間内の最初のタイミングで駆動電圧が供給される。そして、当該１選択期間において、Ｒの画素の駆動電圧の書き込みが終了した後に、２番目にＢの画素、３番目にＧの画素に順次駆動電圧が供給される。
【００５５】
このとき、ゲート線の１選択期間内において、書き込みを行う画素１０７に隣接する画素にすでに書き込みが終了している場合には、当該画素１０７の直前のフレームの極性と同一の極性で駆動する。第１画素群において、２番目に駆動されるＲの画素に隣接するＧの画素には、すでに書き込みが終了している。このため、Ｇ画素に隣接するＲの画素は、当該Ｒの画素の直前のフレームの極性と同一の極性で駆動する。そして、第１画素群において、最初のタイミングで駆動されるＧの画素及び続いて駆動されるＲの画素の後に、Ｂの画素が駆動される。Ｂの画素に隣接するＧの画素は、当該１選択期間において、既に書き込みが終了している。このため、当該Ｂの画素直前のフレームの極性と同一の極性で駆動する。
【００５６】
一方、第２画素群において、２番目に駆動されるＢの画素に隣接するＧの画素には、まだ書き込みが行われていない。また、第２画素群のＢの画素に隣接する第１画素群のＲの画素は、当該第２画素群のＢの画素と同時に駆動される。このため、第２画素群のＢの画素は、当該画素の直前のフレームの駆動極性と反転して駆動することができる。このため、本実施の形態においては、第２画素群のＢの画素を、当該画素の直前のフレームと反転して駆動する。そして、第２画素群において、最初のタイミングで駆動されたＲの画素及びこれに続いて駆動されたＢの画素の後に、Ｇの画素が駆動される。Ｇの画素に隣接するＲ及びＢの画素は、既に書き込みが終了している。このため、Ｇの画素は、当該Ｇの画素直前のフレームの極性と同一の極性で駆動する。
【００５７】
従って、第１フレームでは、図６（ｂ）に示す順番でそれぞれの画素電極に所定の極性の駆動電圧が順次供給される。このため、最初に書き込みが完了し保持状態となった画素の駆動電圧は、例え隣接する画素に駆動電圧が印加されたとしても、隣接画素間の寄生容量１１１のカップリングによる影響を受けない。
【００５８】
これに続く第３フレーム、第４フレームは、図５に示すように、それぞれ第１フレーム、第２フレームの駆動順序と同じように駆動する。また、これにより、図６（ｃ）及び図６（ｄ）のような駆動極性となる。従って、複数の画素を１つおきに、当該画素が直前のフレームで駆動された極性に対して反転して駆動することとなる。また、反転駆動した画素に隣接する画素は、当該画素が直前のフレームで駆動された極性と同一の極性で駆動する。フレームごとに極性反転する画素１０７が変化するため、全ての画素に対して一様に交流駆動を行うことができる。このように、複数の画素を１つおきに、当該画素が直前のフレームで駆動された極性に対して反転して駆動することにより、極性反転の周期が短くなり、フリッカを抑制することが可能となる。こうして、第４フレームの駆動期間が終了した後、後続する第５フレームでは再び第１フレームと同じ時分割駆動順序及び駆動極性に戻り、以後、これを繰り返す。
【００５９】
以上説明したように、フレームごとに複数の画素１０７の時分割駆動順序を直前のフレームの順序と変える。そして、書き込みを行う画素１０７に隣接する画素にすでに書き込みが行われている場合には、当該書き込みを行う画素１０７の直前のフレームで駆動された極性と同一の極性で駆動する。これにより、隣接画素に駆動電圧が印加されても、保持電圧の変動を低減させることができる。また、複数の画素を１つおきに、当該画素が直前のフレームで駆動された極性に対して反転して駆動することにより、フリッカの発生を低減させることができる。
【００６０】
実施の形態２．
本発明の実施の形態２に係る駆動方法について図７〜図１２を参照して説明する。図７、図８及び図９は、本実施の形態に係る駆動方法を説明するためのタイミングチャートの一例である。また、図１０及び図１１は、本実施の形態に係る液晶表示装置の各画素の駆動極性を示している。図１０及び図１１においては、１２×４の画素１０７が示されており、太枠が１つの時分割駆動の単位を示している。すなわち、本実施の形態においては、ＲＧＢの３時分割駆動の例について示している。図１２は、本実施の形態に係る駆動方法を適用した場合の画素容量１０８に充電される電圧を示す波形図である。図７〜図９において、ＲＳＷ１、ＧＳＷ１、ＢＳＷ１、ＲＳＷ２、ＧＳＷ２、ＢＳＷ２はそれぞれ、ＲＧＢの各画素に駆動電圧を書き込むためのスイッチ制御パルス、Ｓｍ（ｍ＝６Ｎ−５〜６Ｎ）はソース駆動極性を示している。また、図１０及び図１１において、白い四角は駆動極性が正極性、ハッチングがかかった四角は駆動極性が負極性の画素を示している。なお、本実施の形態に係る駆動方法は、実施の形態１において説明した液晶表示装置１００同一のものに適用可能であるため、液晶表示装置の説明を省略する。
【００６１】
図７〜図９に示すように、本発明においては、１つのゲート線の１選択期間内において、当該ゲート線に接続される複数の画素１０７の時分割駆動順序をフレームに応じて変化させる。すなわち、フレームごとに複数の画素１０７の時分割駆動順序を直前のフレームの順序と変える。そして、前記複数の画素１０７の一部を当該１選択期間において、第１のタイミングで駆動する。本実施の形態においては、１選択期間の内の最初のタイミングで駆動する。すなわち、ゲート線の１選択期間において、最初に駆動電圧が書き込まれる画素１０７は、フレームごとに変化する。本実施の形態においては、時分割数と同数のフレーム数の期間内において、複数の画素１０７のそれぞれを各１回ずつ、１選択期間内の最初のタイミングで駆動する。すなわち、ゲート線の１選択期間において、最初に駆動電圧が書き込まれる画素１０７は、フレームごとに変化する。つまり、同一のゲート線に接続される各画素１０７には、時分割数と同数のフレーム数の期間内のいずれかのフレームで、当該ゲート線の選択期間の最初のタイミングで駆動電圧が供給される。
【００６２】
また、最初に駆動電圧が書き込まれる画素１０７のみを、当該画素１０７の直前のフレームで駆動された極性に対して反転して駆動する。すなわち、最初に駆動電圧が書き込まれる画素１０７に供給される駆動電圧の極性は、当該画素１０７の直前のフレームに供給された駆動電圧の極性と反転している。
【００６３】
また、最初に駆動電圧が書き込まれる画素１０７に続くタイミングで駆動される画素１０７は、当該画素１０７の直前のフレームで駆動された極性と同一の極性で駆動される。すなわち、複数の画素１０７のうち最初に駆動電圧が書き込まれる画素１０７以外の画素１０７に供給される駆動電圧の極性は、当該画素１０７の直前のフレームに供給された駆動電圧の極性と同一である。
【００６４】
具体的には、図７に示すように、第１フレームにおいては、ｎ行目、ｎ＋１行目、ｎ＋２行目のそれぞれの選択期間で、Ｒの画素→Ｇの画素→Ｂの画素の順序で時分割駆動する。従って、第１フレームにおいては、Ｒの画素に１選択期間内の最初のタイミングで駆動電圧が供給される。そして、当該１選択期間において、Ｒの画素の駆動電圧の書き込みが終了した後に、Ｇの画素、Ｂの画素に順次駆動電圧が供給される。従って、図１０（ａ）に示すように、第１フレームでは、Ｒ、Ｇ、Ｂの順番で、それぞれの画素電極に所定の極性の駆動電圧が順次供給される。
【００６５】
そして、第１フレームに続く第２フレームでは、時分割駆動の順序を第１フレームとは異なる順序に変化させ、ｎ行目、ｎ＋１行目、ｎ＋２行目と各行のそれぞれの選択期間で、Ｇの画素→Ｂの画素→Ｒの画素の順序で時分割駆動する。従って、第２フレームにおいては、Ｇの画素に１選択期間内の最初のタイミングで駆動電圧が供給される。そして、当該１選択期間において、Ｇの画素の駆動電圧の書き込みが終了した後に、Ｂの画素、Ｒの画素に順次駆動電圧が供給される。また、最初に駆動電圧が書き込まれるＧの画素１０７のみを、当該画素１０７の直前の第１フレームで駆動された極性に対して反転して駆動する。すなわち、最初に駆動電圧が書き込まれるＧの画素１０７に供給される駆動電圧の極性は、当該Ｇの画素の第１フレームに供給された駆動電圧の極性と反転している。
【００６６】
また、最初に駆動電圧が書き込まれるＧの画素１０７に続くタイミングで駆動されるＢの画素１０７は、当該Ｂの画素１０７の直前の第１フレームで駆動された極性と同一の極性で駆動する。従って、Ｂの画素１０７に供給される駆動電圧の極性は、当該Ｂの画素に第１フレームで供給された駆動電圧の極性と同一である。また、Ｂの画素１０７に続くタイミングで駆動されるＲの画素１０７は、当該Ｒの画素１０７の直前の第１フレームで駆動された極性と同一の極性で駆動する。従って、Ｒの画素１０７に供給される駆動電圧の極性は、当該Ｒの画素に第１フレームで供給された駆動電圧の極性と同一である。すなわち、第２フレームにおいて、最初に駆動電圧が書き込まれるＧの画素１０７以外のＲ及びＢの画素１０７供給される駆動電圧の極性は、当該Ｒ及びＢ画素１０７の直前の第１フレームに供給された駆動電圧の極性と同一である。従って、図１０（ｂ）に示すように、第２フレームでは、Ｇ、Ｂ、Ｒの順番で、それぞれの画素電極に所定の極性の駆動電圧が順次供給される。
【００６７】
このように、第２フレームでは、ゲート線の１選択期間内において、最初に駆動電圧が書き込まれるＧの画素１０７のみを、当該Ｇの画素１０７の直前の第１フレームで駆動された極性に対して反転して駆動する。すなわち、１選択期間において、２番目以降に時分割駆動されるＢ及びＲの画素への書き込みにおいては、駆動電圧の極性の反転を行わない。このため、最初に書き込みが完了し保持状態となったＧの画素１０７の駆動電圧は、例え隣接するＢ及びＲの画素に駆動電圧が印加されたとしても、隣接画素間の寄生容量１１１のカップリングによる影響を受けない。
【００６８】
そして、図８に示すように第２フレームに続く第３フレームでは、時分割駆動の順序を第２フレームとは異なる順序に変化させ、ｎ行目、ｎ＋１行目、ｎ＋２行目のそれぞれの選択期間で、Ｂの画素→Ｒの画素→Ｇの画素の順序で時分割駆動する。従って、第３フレームにおいては、Ｂの画素に１選択期間内の最初のタイミングで駆動電圧が供給される。そして、当該１選択期間において、Ｂの画素の駆動電圧の書き込みが終了した後に、Ｒの画素、Ｇの画素に順次駆動電圧が供給される。また、最初に駆動電圧が書き込まれるＢの画素１０７のみを、当該画素１０７の直前の第２フレームで駆動された極性に対して反転して駆動する。すなわち、最初に駆動電圧が書き込まれるＢの画素１０７に供給される駆動電圧の極性は、当該Ｂの画素の第２フレームに供給された駆動電圧の極性と反転している。
【００６９】
また、最初に駆動電圧が書き込まれるＢの画素１０７に続くタイミングで駆動されるＲの画素１０７は、当該Ｒの画素１０７の直前の第２フレームで駆動された極性と同一の極性で駆動する。従って、Ｒの画素１０７に供給される駆動電圧の極性は、当該Ｒの画素に第２フレームで供給された駆動電圧の極性と同一である。また、Ｒの画素１０７に続くタイミングで駆動されるＧの画素１０７は、当該Ｇの画素１０７の直前の第２フレームで駆動された極性と同一の極性で駆動する。従って、Ｇの画素１０７に供給される駆動電圧の極性は、当該Ｇの画素に第２フレームで供給された駆動電圧の極性と同一である。すなわち、第３フレームにおいて、最初に駆動電圧が書き込まれるＢの画素１０７以外のＲ及びＧの画素１０７供給される駆動電圧の極性は、当該Ｒ及びＧ画素１０７の直前の第２フレームに供給された駆動電圧の極性と同一である。従って、図１０（ｃ）に示すように、第３フレームでは、Ｂ、Ｒ、Ｇの順番で、それぞれの画素電極に所定の極性の駆動電圧が順次供給される。
【００７０】
このように、第３フレームでは、ゲート線の１選択期間内において、最初に駆動電圧が書き込まれるＢの画素１０７のみを、当該Ｂの画素１０７の直前の第１フレームで駆動された極性に対して反転して駆動する。すなわち、１選択期間において、２番目以降に時分割駆動されるＲ及びＧの画素への書き込みにおいては、駆動電圧の極性の反転を行わない。このため、最初に書き込みが完了し保持状態となったＢの画素１０７の駆動電圧は、例え隣接するＲ及びＧの画素に駆動電圧が印加されたとしても、隣接画素間の寄生容量１１１のカップリングによる影響を受けない。また、フレームごとに極性反転する画素１０７が変化するため、全ての画素に対して一様に交流駆動を行うことができる。
【００７１】
また、第３フレームにおいて、Ｂの画素１０７は１選択期間の最初に駆動されるため、Ｂの画素１０７に供給される駆動電圧の極性は、第２フレームの駆動電圧の極性に対して反転する。このため、Ｂの画素１０７の電圧は大きく変動する。これに伴って、前の第２フレームから保持されているＲの画素及びＧの画素の画素電圧は、寄生容量１１１のカップリングの影響により変動してしまう。しかしながら、当該選択期間において、Ｂの画素１０７の駆動タイミングに続く第２のタイミングで、Ｒの画素１０７に所望の駆動電圧が供給される。このため、Ｒの画素１０７の画素電圧の変動は解消される。このとき、Ｒの画素１０７の駆動極性は、直前の第２フレームの駆動極性と同一であるため、Ｒの画素１０７の電圧の変動はほとんどない。従って、Ｒの画素１０７の電圧の変動は、他のＧ及びＢの画素１０７の画素電圧に対して影響しない。また、同様に、当該選択期間において、Ｒの画素１０７の駆動タイミングに続く第３のタイミングで、Ｇの画素１０７に所望の駆動電圧が供給される。このため、Ｇの画素１０７の画素電圧の変動は解消される。このとき、Ｇの画素１０７の駆動極性は、直前の第２フレームの駆動極性と同一であるため、Ｇの画素１０７の電圧の変動はほとんどない。従って、Ｇの画素１０７の電圧の変動は、他のＲ及びＢの画素１０７の画素電圧に対して影響しない。
【００７２】
そして、図８及び図９に示すように、第４フレームから第６フレームでも、第１フレームから第３フレームと同様に、１つのゲート線の１選択期間内において、複数の画素１０７のそれぞれが１選択期間内の最初のタイミングで駆動されるように、当該ゲート線に接続される複数の画素１０７の時分割駆動順序をフレームに応じて変化させる。また、最初に駆動電圧が書き込まれる画素１０７のみを、当該画素１０７の直前のフレームで駆動された極性に対して反転して駆動する。従って、図１１に示すように、フレームごとの駆動電圧の極性は変化する。こうして、第６フレームの駆動期間が終了した後、後続する第７フレームでは再び第１フレームと同じ時分割駆動順序及び駆動極性に戻り、以後、これを繰り返す。
【００７３】
このように、複数の画素１０７の時分割駆動順序は、時分割駆動数に対応するフレームごとに決定されている。すなわち、本実施の形態においては、時分割数が３であるため、これに対応する３フレームごとに決定されている。具体的には、第１〜第３フレームにおけるＲＧＢの画素１０７の駆動順序は、第１フレームにおいてはＲ→Ｇ→Ｂであり、第２フレームにおいてはＧ→Ｂ→Ｒであり、第３フレームにおいてはＢ→Ｒ→Ｇである。そして、これに続く第４〜第６フレームの３フレームにおいては、第１〜第３フレームの画素１０７の駆動順序が繰り返される。具体的には、第４〜第６フレームにおけるＲＧＢの画素１０７の駆動順序は、第４フレームにおいてはＲ→Ｇ→Ｂであり、第５フレームにおいてはＧ→Ｂ→Ｒであり、第６フレームにおいてはＢ→Ｒ→Ｇである。換言すると、時分割数と同数のフレーム期間において複数の画素１０７の駆動順序は一巡し、以降この駆動順序が時分割数と同数のフレームごとに繰り返される。これにより、全ての画素には、反転駆動される機会が一様に与えられる。
【００７４】
このような駆動方法により、図１２に示す画素容量１０８の画素電圧の波形が得られる。図１２において、ＶＲ、ＶＧ、ＶＢはそれぞれＲＧＢの画素容量１０８の画素電圧を示している。図１２に示すように、駆動電圧を時分割で供給する場合に、隣接する画素容量１０８間に形成される寄生容量１１１のカップリングの影響により、先に書き込みを行った画素容量１０８の画素電圧が変動するという問題を解決することができる。なお、この例における駆動電圧波形は、ＲとＢの画素に対して最大駆動電圧が印加される様にコモン電圧に対して大きな電位差をもち、Ｇの画素に対しては０Ｖが印加されるようにコモン電圧と同じ電位としている。
【００７５】
図１９の従来の等価回路において説明したとおり、本実施の形態においては、寄生容量１１１のカップリングの影響量は隣接画素の電圧変動量ΔＶＲ、ΔＶＢに依存する。すなわち、本実施の形態におけるＧの画素容量１０８に書き込まれた駆動電圧の寄生容量１１１のカップリングによる変動量は、Ｒ、Ｇ、Ｂそれぞれの画素容量１０８の容量値が全て等しくＣＬ、寄生容量１１１の容量値がＣＰであるとすると、
（ΔＶＲ＋ΔＶＢ）×（ＣＰ＋ＣＬ）／（ＣＰ＋３ＣＬ）
で表される。上述したように、本発明によれば、Ｇの画素容量１０８に隣接する画素の電圧変動量ΔＶＲ＝０、ΔＶＢ＝０である。従って、Ｇの画素容量１０８に保持される駆動電圧の変動量は０となる。
【００７６】
このように、本発明によれば、画素容量が書き込まれた画素電圧を保持しているときに、隣接する画素の書き込み電圧の変動を小さくしている。このため、隣接画素間に形成される寄生容量１１１によって生じる隣接画素容量間のカップリングにより、画素容量に保持されている画素電圧が影響を受け、表示品質の低下が生じるという問題を解消することができる。特に、フレーム周期で駆動され、かつフレーム周期の整数倍の周期で極性が反転するような画素容量同士のカップリングを解消するためには、本発明の駆動方法が極めて有効である。
【００７７】
以上説明したように、本発明の表示装置の駆動方法は、時分割数と同数のフレーム数の期間内において、フレームごとに前記複数の画素の時分割駆動順序を変化させ、同一のゲート線に接続された複数の画素１０７のそれぞれを、いずれかのフレームの１選択期間の最初のタイミングとなるように駆動する。そして、最初のタイミングで駆動される画素のみを、当該画素が直前のフレームで駆動された極性に対して反転して駆動し、最初のタイミング以外のタイミングで駆動される画素を、当該画素が直前のフレームで駆動された極性と同じ極性で駆動する。これにより、駆動電圧の時分割駆動における隣接画素間の寄生容量１１１のカップリングの影響を解消することができる。
【００７８】
なお、本実施の形態は３時分割の場合を例に説明されたものであるが、本発明の駆動方法が時分割数に依存する要因を含まないので、２以上の任意の時分割数に対して本発明の駆動方法が適用できることは明らかである。
【００７９】
実施の形態３．
本発明の実施の形態３に係る表示装置について図１３を参照して説明する。図１３は、実施の形態３に係るソースドライバと液晶表示パネルとの接続部の構成を示す図である。図１３において、上述の実施の形１において説明した構成要素には、同一の符号を付し説明を省略する。本実施の形態では、同一のゲート線Ｇに接続された隣接するＲＧＢＲＧＢの６つの画素を６時分割駆動する例について説明する。従って、本実施の形態に係るソースドライバ１０３の、図３において説明したソースドライバと異なる点は、６本のソース線に対して１つの出力回路１１０が設けられている点である。
【００８０】
図１３に示すように、ソースドライバ１０３は、複数の出力回路１１０を備えている。また、液晶表示パネル１０１は、マルチプレクサ１０５を有している。マルチプレクサ１０５は、ソース線Ｓ１、・・・Ｓｘに対応して設けられた切替スイッチＳＷ１、・・・、ＳＷｘを有している。本実施の形態においては、６つの切替スイッチＳＷの入力端子が、出力回路１１０の１つの出力端子に接続されている。例えば、６つの切替スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５、ＳＷ６の入力端子は、１つの出力回路１１０の出力端子に接続されている。また、切替スイッチＳＷの出力端子は、それぞれ対応するソース線Ｓ１、・・・Ｓｘに接続されている。
【００８１】
ここで、本実施の形態に係る駆動方法について、図１４〜図１６を参照して説明する。図１４及び図１５は、本実施の形態に係る駆動方法を説明するためのタイミングチャートの一例である。また、図１６は、本実施の形態に係る液晶表示装置の各画素の駆動極性を示している。図１６においては、１２×４の画素１０７が示されており、太枠が１つの時分割駆動の単位を示している。すなわち、本実施の形態においては、隣接する６つのＲＧＢの画素を６時分割する６時分割駆動の例について示している。図１４及び図１５において、ＲＳＷ１、ＧＳＷ１、ＢＳＷ１、ＲＳＷ２、ＧＳＷ２、ＢＳＷ２はそれぞれ、ＲＧＢの各画素に駆動電圧を書き込むためのスイッチ制御パルス、Ｓｍ（ｍ＝６Ｎ−５〜６Ｎ）はソース駆動極性を示している。また、図１６において、白い四角は駆動極性が正極性、ハッチングがかかった四角は駆動極性が負極性の画素を示している。説明のため、以下１時分割駆動単位に含まれる隣接する６つのＲＧＢ画素をＲ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２とする。
【００８２】
図１４及び図１５に示すように、本発明においては、１つのゲート線の１選択期間内において、当該ゲート線に接続される複数の画素１０７の時分割駆動順序をフレームに応じて変化させる。すなわち、フレームごとに複数の画素１０７の時分割駆動順序を直前のフレームの順序と変える。そして、前記複数の画素１０７の一部を当該１選択期間において、第１のタイミングで駆動する。本実施の形態においては、１選択期間に内の最初のタイミングで駆動する。すなわち、ゲート線の１選択期間において、最初に駆動電圧が書き込まれる画素１０７は、フレームごとに変化する。
【００８３】
そして、最初に駆動電圧が書き込まれる画素１０７を、当該画素１０７の直前のフレームで駆動された極性に対して反転して駆動する。すなわち、最初に駆動電圧が書き込まれる画素１０７に供給される駆動電圧の極性は、当該画素１０７の直前のフレームに供給された駆動電圧の極性と反転している。また、本実施の形態においては、１選択期間において、書き込みを行う画素１０７に隣接する画素にすでに書き込みが行われている場合には、当該書き込みを行う画素１０７の直前のフレームで駆動された極性と同一の極性で駆動する。そして、最初に駆動電圧が書き込まれる画素１０７に続く第２タイミングで駆動される画素１０７は、当該画素１０７の直前のフレームで駆動された極性と同一の極性で駆動される。
【００８４】
具体的には、図１４に示すように、第１フレームにおいて、ｎ行目、ｎ＋１行目のそれぞれの選択期間で、Ｒ１→Ｂ１→Ｇ２→Ｇ１→Ｒ２→Ｂ２の順序で時分割駆動する。従って、第１フレームにおいて、Ｒ１の画素に１選択期間内の最初のタイミングで駆動電圧が供給される。そして、当該１選択期間において、Ｒの画素の駆動電圧の書き込みが終了した後に、続いてＢ１の画素、Ｇ２の画素、・・・の画素に順次駆動電圧が供給される。これにより、第１フレームでは、図１６（ａ）に示す順番でそれぞれの画素電極に所定の極性の駆動電圧が順次供給される。
【００８５】
そして、第１フレームに続く第２フレームでは、時分割駆動の順序を第１フレームとは異なる順序に変化させる。ｎ行目、ｎ＋１行目、ｎ＋２行目と各行のそれぞれの選択期間で、Ｇ１→Ｒ２→Ｂ２→Ｒ１→Ｂ１→Ｇ２の順序で時分割駆動する。従って、第２フレームにおいては、Ｇ１の画素に１選択期間内の最初のタイミングで駆動電圧が供給される。そして、当該１選択期間において、Ｇ１の画素の駆動電圧の書き込みが終了した後に、続いてＲ２の画素、Ｂ２の画素・・・に順次駆動電圧が供給される。
【００８６】
このとき、ゲート線の１選択期間内において、書き込みを行う画素１０７に隣接する画素にすでに書き込みが終了している場合には、当該画素１０７の直前のフレームの極性と同一の極性で駆動する。ここで、２番目に駆動されるＲ２の画素に隣接するＢ１及びＧ２の画素には、まだ書き込みが終了していない。このため、Ｒ２の画素は、当該Ｒ２の画素の直前のフレームの極性と反転して駆動することができる。そして、３番目に駆動されるＢ２の画素に隣接するＧ２及びＲ１の画素には、まだ書き込みが終了していない。このため、Ｂ２の画素は、当該Ｂ２の画素の直前のフレームの極性と反転して駆動することができる。
【００８７】
また、４番目に駆動されるＲ１の画素に隣接するＧ１及びＢ２の画素には、すでに書き込みが終了している。このため、Ｒ１の画素は、当該Ｒ１の画素の直前のフレームの極性と同一の極性で駆動する。そして、５番目に駆動されるＢ１の画素に隣接するＧ１及びＲ２の画素には、既に書き込みが終了している。このため、Ｂ１の画素は、当該Ｂ１の画素の直前のフレームの極性と同一の極性で駆動する。同様に、６番目に駆動されるＧ２の画素に隣接するＲ２及びＢ２の画素には、既に書き込みが終了している。このため、Ｇ２の画素は、当該Ｇ２の画素の直前のフレームの極性と同一の極性で駆動する。従って、第１フレームでは、図６（ｂ）に示す順番でそれぞれの画素電極に所定の極性の駆動電圧が順次供給される。このため、最初に書き込みが完了し保持状態となった画素の駆動電圧は、例え隣接する画素に駆動電圧が印加されたとしても、隣接画素間の寄生容量１１１のカップリングによる影響を受けない。
【００８８】
これに続く第３フレーム、第４フレームは、図１５に示すように、それぞれ第１フレーム、第２フレームの駆動順序と同じように駆動する。これにより、図１６（ｃ）及び図１６（ｄ）のような駆動極性となる。従って、複数の画素を１つおきに、当該画素が直前のフレームで駆動された極性に対して反転して駆動することとなる。また、反転駆動した画素に隣接する画素は、当該画素が直前のフレームで駆動された極性と同一の極性で駆動する。フレームごとに極性反転する画素１０７が変化するため、全ての画素に対して一様に交流駆動を行うことができる。このように、複数の画素を１つおきに、当該画素が直前のフレームで駆動された極性に対して反転して駆動することにより、極性反転の周期が短くなり、フリッカを抑制することが可能となる。
こうして、第４フレームの駆動期間が終了した後、後続する第５フレームでは再び第１フレームと同じ時分割駆動順序及び駆動極性に戻り、以後、これを繰り返す。
【００８９】
以上説明したように、フレームごとに複数の画素１０７の時分割駆動順序を直前のフレームの順序と変える。そして、書き込みを行う画素１０７に隣接する画素にすでに書き込みが行われている場合には、当該書き込みを行う画素１０７の直前のフレームで駆動された極性と同一の極性で駆動する。これにより、隣接画素に駆動電圧が印加されても、保持電圧の変動を低減させることができる。
【００９０】
なお、書き込みが終了した画素が隣にない画素を駆動する場合には、当該画素の直前のフレームの極性と反転して駆動してもよいし、同一極性で駆動してもよい。
【図面の簡単な説明】
【００９１】
【図１】実施の形態１に係る液晶表示装置の構成を示す図である。
【図２】実施の形態１に係る液晶表示装置の画素の構成を示す図である。
【図３】実施の形態１に係るソースドライバと液晶表示パネルとの接続部の構成を示す図である。
【図４】実施の形態１に係る液晶表示装置の制御波形を示す図である。
【図５】実施の形態１に係る液晶表示装置の制御波形を示す図である。
【図６】実施の形態１に係る液晶表示装置の各画素の駆動極性を示す図である。
【図７】実施の形態２に係る液晶表示装置の制御波形を示す図である。
【図８】実施の形態２に係る液晶表示装置の制御波形を示す図である。
【図９】実施の形態２に係る液晶表示装置の制御波形を示す図である。
【図１０】実施の形態に係る液晶表示装置の各画素の駆動極性を示す図である。
【図１１】実施の形態に係る液晶表示装置の各画素の駆動極性を示す図である。
【図１２】実施の形態に係る液晶表示装置の電圧波形を示す図である。
【図１３】実施の形態３に係るソースドライバと液晶表示パネルとの接続部の構成を示す図である。
【図１４】実施の形態２に係る液晶表示装置の制御波形を示す図である。
【図１５】実施の形態２に係る液晶表示装置の制御波形を示す図である。
【図１６】実施の形態に係る液晶表示装置の各画素の駆動極性を示す図である。
【図１７】従来の液晶表示装置の構成を示す図である。
【図１８】従来の液晶表示装置の画素の構成を示す等価回路である。
【図１９】従来の液晶表示装置の画素の構成を示す等価回路である。
【図２０】従来の液晶表示装置の電圧波形を示す図である。
【符号の説明】
【００９２】
１００  液晶表示装置
１０１  液晶パネル
１０２  ゲートドライバ、
１０３  ソースドライバ
１０４  タイミングコントローラ
１０５  マルチプレクサ
１０６  ＴＦＴ
１０７  画素
１０８  画素容量
１０９  コモン電極
１１０  出力回路
１１１  寄生容量
Ｇ１、・・・、Ｇｙ  ゲート線
Ｓ１、・・・、Ｓｘ  ソース線
【図１】
2008089649.tif 000003
【図２】
2008089649.tif 000004
【図３】
2008089649.tif 000005
【図４】
2008089649.tif 000006
【図５】
2008089649.tif 000007
【図６】
2008089649.tif 000008
【図７】
2008089649.tif 000009
【図８】
2008089649.tif 000010
【図９】
2008089649.tif 000011
【図１０】
2008089649.tif 000012
【図１１】
2008089649.tif 000013
【図１２】
2008089649.tif 000014
【図１３】
2008089649.tif 000015
【図１４】
2008089649.tif 000016
【図１５】
2008089649.tif 000017
【図１６】
2008089649.tif 000018
【図１７】
2008089649.tif 000019
【図１８】
2008089649.tif 000020
【図１９】
2008089649.tif 000021
【図２０】
2008089649.tif 000022