(57)【要約】【課題】定常時の位相雑音を抑制しかつその抑制状態への移行を速やかに行うことが可能な電圧制御発振器、並びに電圧制御発振器用のバイアス装置およびバイアス調整プログラムを提供すること。【解決手段】外部からの制御で電流調整を行い得る第１の素子および第２の素子と、バイアス電流が流されることにより発振動作し、かつ第１の素子によってバイアス電流が調整されている第１の状態および第２の素子によってバイアス電流が調整されている第２の状態において発振動作が可能な発振回路と、第１の状態と第２の状態とを切り替え可能な切り替え回路と、第１の状態におけるバイアス電流を第１の電流として推定する電流推定回路と、第１の電流に応じた第２の電流を第２の状態における発振回路のバイアス電流として流すように第２の素子を制御する制御回路とを具備する。【選択図】図１
2008053784.tif 000002
【特許請求の範囲】
【請求項１】
外部からの制御で電流調整を行い得る第１の素子および第２の素子と、
バイアス電流が流されることにより発振動作し、かつ前記第１の素子によって前記バイアス電流が調整されている第１の状態および前記第２の素子によって前記バイアス電流が調整されている第２の状態において発振動作が可能な発振回路と、
前記第１の状態と前記第２の状態とを切り替え可能な切り替え回路と、
前記第１の状態における前記バイアス電流を第１の電流として推定する電流推定回路と、
前記第１の電流に応じた第２の電流を前記第２の状態における前記発振回路の前記バイアス電流として流すように前記第２の素子を制御する制御回路と
を具備することを特徴とする電圧制御発振器。
【請求項２】
前記第１の状態において前記発振回路の発振振幅を検出する振幅検出回路と、
前記発振振幅を所定の値と比較・増幅した出力を前記第１の素子を制御する制御信号として前記第１の素子に供給する比較・増幅回路とをさらに具備し、
前記発振回路が、前記バイアス電流に依存して前記発振振幅および位相雑音が変動し、
前記電流推定回路が、前記制御信号が入力されることにより前記第１の電流の推定を行うこと
を特徴とする請求項１記載の電圧制御発振器。
【請求項３】
前記第１の素子が、トランジスタであり、前記制御信号が該トランジスタのゲート端子またはベース端子に供給されることを特徴とする請求項１記載の電圧制御発振器。
【請求項４】
前記第２の素子が、抵抗およびスイッチの直列接続が複数並列に接続された回路を有し、
前記制御回路が、該スイッチそれぞれの開閉状態を定めることにより前記第２の素子を制御すること
を特徴とする請求項１記載の電圧制御発振器。
【請求項５】
前記電流推定回路が、前記第１の状態における前記バイアス電流を、互いに段階化された複数の電流値のそれそれと比較して複数の比較結果を前記第１の電流の推定結果として出力する複数の電流比較回路を有し、
前記制御回路が、前記複数の比較結果を保存するラッチ回路を有し、該ラッチ回路の出力が前記第２の素子に供給されて前記スイッチそれぞれの開閉状態を定めること
を特徴とする請求項４記載の電圧制御発振器。
【請求項６】
前記第１の素子が、トランジスタであり、前記制御信号が該トランジスタのゲート端子またはベース端子に供給され、
前記第２の素子が、抵抗およびスイッチの直列接続が複数並列に接続された回路を有し、
前記電流推定回路が、前記第１の素子である前記トランジスタとカレントミラー回路を構成する複数のトランジスタと、該複数のトランジスタに流れる電流を互いに段階化された複数の電流値のそれぞれと比較して、複数の比較結果を前記第１の電流の推定結果として出力する複数の電流比較回路とを有し、
前記制御回路が、前記複数の比較結果を保存するラッチ回路を有し、該ラッチ回路の出力が前記第２の素子に供給されて前記スイッチそれぞれの開閉状態を定めることにより前記第２の素子を制御すること
を特徴とする請求項１記載の電圧制御発振器。
【請求項７】
前記第１の素子である前記トランジスタと、該トランジスタとカレントミラー回路を構成する前記複数のトランジスタとで、電流スケールを異ならせるように、ゲート幅またはエミッタサイズを互いに異ならせていることを特徴とする請求項６記載の電圧制御発振器。
【請求項８】
前記電流比較回路が、互いに段階化された抵抗値を有する複数の抵抗を備え、
前記電流比較回路の前記複数の電流値が、該複数の抵抗を流れる電流のそれぞれとして発生されていること
を特徴とする請求項６記載の電圧制御発振器。
【請求項９】
前記電流比較回路が、互いに段階化されたサイズのゲート幅またはエミッタを有する複数のトランジスタを備え、
前記電流比較回路の前記複数の電流値が、該サイズのゲート幅またはエミッタを有する前記複数のトランジスタを流れる電流のそれぞれとして発生されていること
を特徴とする請求項６記載の電圧制御発振器。
【請求項１０】
第１の素子を介して電圧制御発振器に流されているバイアス電流を第１の電流として推定する電流推定回路と、
前記第１の電流に応じた第２の電流を前記電圧制御発振器の前記バイアス電流として前記第１の素子とは異なる第２の素子を介して流すように該第２の素子を制御可能な制御回路と
を具備することを特徴とする、電圧制御発振器用のバイアス装置。
【請求項１１】
周波数切り替え信号が発生されたときからの経過時間を計時するステップと、
前記経過時間の計時がされている間、等価的に、電圧制御発振器のバイアス電流の変化を監視するステップと、
前記計時に基づいて前記バイアス電流の所定時間あたりの変化が所定に収まっているか否か判断するステップと、
前記バイアス電流の前記所定時間あたりの変化が前記所定に収まった場合に、前記電圧制御発振器に対して、前記バイアス電流を調整する素子を切り替えるための信号を出力するステップと
をプロセッサに実行させるための、電圧制御発振器のバイアス調整プログラム。
【請求項１２】
周波数切り替え信号が発生されたときからの経過時間を計時するステップと、
前記経過時間が所定の時間に達したときに、電圧制御発振器に対して、バイアス電流を調整する素子を切り替えるための信号を出力するステップと
をプロセッサに実行させるための、電圧制御発振器のバイアス調整プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば携帯電話端末用として好適な電圧制御発振器、並びに電圧制御発振器用のバイアス装置およびバイアス調整プログラムに関する。
【背景技術】
【０００２】
例えば携帯電話等で使われる無線通信技術では、信号をアンテナから送信するためにベースバンド信号を高い周波数に変換する機能と、アンテナで受信した高周波信号をベースバンド信号に周波数変換する機能とが必要である。これらの機能のため、周波数変換器と局部発振器とが用いられる。
【０００３】
一般に局部発振器は、その構成である電圧制御発振器の発振周波数が水晶などが発する基準発振周波数の定数倍になるように制御がかけられる。これにより通信に必要な周波数が設定される。ここで電圧制御発振器には、所定の周波数範囲で発振すること、所定の高いＣ／Ｎ特性を有すること、などが求められる。高Ｃ／Ｎ特性の指標として、一般に、発振周波数から所定の周波数離れた周波数の雑音電力と発振電力との比を表わす位相雑音が用いられる。位相雑音を低減するには、上記雑音電力を抑さえるかまたは発振電力を増大する必要がある。
【０００４】
電圧制御発振器は、これに与えるバイアスにより雑音電力および発振電力が変動し、位相雑音が最小となるような最適なバイアスが存在する。このため、そのようなバイアスを与えるための工夫がこれまでなされてきた。また、位相雑音の大きさと関連性を有する発振出力信号の波形振幅を所定の大きさとするようなバイアス制御も行われてきた。
【０００５】
バイアスを制御する技術の１つに、バイアス電流源としてトランジスタを用いてバイアスを自動制御する構成がある（例えば、下記特許文献１参照）。この構成では、まず電圧制御発振器の出力信号振幅を検出回路で検出する。そして検出信号をリファレンス信号と比較し、その差に対応した電圧を電流源として動作するトランジスタに与え、フィードバックループにより最適なバイアスを得る。すなわち、出力振幅が電圧制御発振器のバイアス電流に依存することを利用して、出力振幅の制御により間接的に位相雑音の低減を図っている。この構成は、トランジスタを用いた可変電流源を用いて連続的にバイアス電流を変えることが特徴となっている。
【０００６】
またこれとは異なる構成として、電圧制御発振器のバイアス電流の制御をスイッチと抵抗とにより行うものが提案されている（例えば、下記非特許文献１参照）。この構成では、所定の出力振幅を得るために、スイッチを切り替えたのち所定時間、出力振幅を所望の振幅と比べることにより、電流を増加するようにさらにスイッチの切り替えを行うか、またはこのままの電流とするかを決める。
【０００７】
これらの各構成では、前者は電流源となるトランジスタが発生する雑音により出力信号の位相雑音が増大する可能性がある。また、後者についてはスイッチングごとに振幅比較を繰り返さなければならないので、最適なバイアスを得るまでに時間を要することになる。
【特許文献１】米国特許第６８３８９５２号明細書
【非特許文献１】ジョン・ロジャーズ他２名（John W.M. Rogers, et al.）、「ＶＣＯ用のディジタル・アナログ自動振幅制御回路の研究」（“A Study of Digital and Analog Automatic-Amplitude Control Circuitry for Voltage-Controlled Oscillators”）、アイトリプルイー・ジャーナル・オブ・ソリッドステート・サーキッツ（IEEE JOURNAL OF SOLID-STATE CIRCUITS）、米国、アイトリプルイー（IEEE）、２００３年２月、第３８巻、第２号、ｐｐ．３５２−３５６
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、定常時の位相雑音を抑制しかつその抑制状態への移行を速やかに行うことが可能な電圧制御発振器、並びに電圧制御発振器用のバイアス装置およびバイアス調整プログラムを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一態様に係る電圧制御発振器は、外部からの制御で電流調整を行い得る第１の素子および第２の素子と、バイアス電流が流されることにより発振動作し、かつ前記第１の素子によって前記バイアス電流が調整されている第１の状態および前記第２の素子によって前記バイアス電流が調整されている第２の状態において発振動作が可能な発振回路と、前記第１の状態と前記第２の状態とを切り替え可能な切り替え回路と、前記第１の状態における前記バイアス電流を第１の電流として推定する電流推定回路と、前記第１の電流に応じた第２の電流を前記第２の状態における前記発振回路の前記バイアス電流として流すように前記第２の素子を制御する制御回路とを具備する。
【００１０】
すなわち、この電圧制御発振器は、第１の素子によってバイアス電流が調整されている第１の状態および第２の素子によってバイアス電流が調整されている第２の状態において発振動作が可能な発振回路を有しており、それぞれの状態での特徴を生かすことができる。第１の状態では例えば速やかな位相雑音低減状態への移行が可能である。第２の状態では、第１の状態でのバイアス電流を保つように発振回路に制御がかけられる。ここで第２の素子を低雑音素子とすればさらに位相雑音が低減する。
【００１１】
また、本発明の別の態様に係るバイアス装置は、第１の素子を介して電圧制御発振器に流されているバイアス電流を第１の電流として推定する電流推定回路と、前記第１の電流に応じた第２の電流を前記電圧制御発振器の前記バイアス電流として前記第１の素子とは異なる第２の素子を介して流すように該第２の素子を制御可能な制御回路とを具備する。
【００１２】
このバイアス装置は、電圧制御発振器が有する第２の素子にバイアスを供給することにより第２の素子を制御する装置である。電圧制御発振器にある第１の素子でこの電圧制御発振器のバイアス電流が調整されている状態において、そのバイアス電流を第１の電流として推定し、この第１の電流に応じた第２の電流を電圧制御発振器のバイアス電流として第２の素子を介して流すように該第２の素子を制御する。電圧制御発振器において第１の素子によってバイアス電流が流されている状態では例えば速やかな位相雑音低減状態への移行が可能である。電圧制御発振器において第２の素子によってバイアス電流が流されるときには、第１の素子によってバイアス電流が流されている状態でのバイアス電流を保つように第２の素子に制御がかけられる。ここで第２の素子が低雑音素子であればさらに位相雑音が低減する。
【００１３】
また、本発明のさらに別の態様に係る、電圧制御発振器のバイアス調整プログラムは、周波数切り替え信号が発生されたときからの経過時間を計時するステップと、前記経過時間の計時がされている間、等価的に、電圧制御発振器のバイアス電流の変化を監視するステップと、前記計時に基づいて前記バイアス電流の所定時間あたりの変化が所定に収まっているか否か判断するステップと、前記バイアス電流の前記所定時間あたりの変化が前記所定に収まった場合に、前記電圧制御発振器に対して、前記バイアス電流を調整する素子を切り替えるための信号を出力するステップとをプロセッサに実行させる。
【００１４】
このプログラムは、電圧制御発振器に対して、ある素子によるバイアス電流調整状態から別の素子によるバイアス電流調整状態への移行信号を出力するためのものである。電圧制御発振器において、一方の素子によるバイアス電流調整状態では例えば速やかな位相雑音低減状態への移行がなされる。移行の終了を実質的なバイアス電流の変化の収束で判断する。他方の素子によるバイアス電流調整状態ではその素子が低雑音素子であればさらに位相雑音が低減している。
【００１５】
また、本発明のさらに別の態様に係る、電圧制御発振器のバイアス調整プログラムは、周波数切り替え信号が発生されたときからの経過時間を計時するステップと、前記経過時間が所定の時間に達したときに、電圧制御発振器に対して、バイアス電流を調整する素子を切り替えるための信号を出力するステップとをプロセッサに実行させる。
【００１６】
このプログラムも、電圧制御発振器に対して、ある素子によるバイアス電流調整状態から別の素子によるバイアス電流調整状態への移行信号を出力するためのものである。電圧制御発振器において、一方の素子によるバイアス電流調整状態では例えば速やかな位相雑音低減状態への移行がなされる。移行の終了をあらかじめ決め打った時間の経過で判断する。他方の素子によるバイアス電流調整状態ではその素子が低雑音素子であればさらに位相雑音が低減している。
【発明の効果】
【００１７】
本発明によれば、電圧制御発振器、バイアス装置、電圧制御発振器のバイアス調整プログラムにおいて、電圧制御発振器の定常時の位相雑音を抑制しかつその抑制状態への移行を速やかに行うことができる。
【発明を実施するための最良の形態】
【００１８】
上記一態様における実施態様として、前記第１の状態において前記発振回路の発振振幅を検出する振幅検出回路と、前記発振振幅を所定の値と比較・増幅した出力を前記第１の素子を制御する制御信号として前記第１の素子に供給する比較・増幅回路とをさらに具備し、前記発振回路が、前記バイアス電流に依存して前記発振振幅および位相雑音が変動し、前記電流推定回路が、前記制御信号が入力されることにより前記第１の電流の推定を行う、とすることができる。
【００１９】
これは、発振回路の発振振幅が位相雑音と関連性があることに着目し、第１の状態においてこの発振振幅を所望の大きさに制御するように構成したものである。第１の素子を制御する制御信号が、電流推定回路における第１の電流推定のため用いられる。
【００２０】
また、実施態様として、前記第１の素子が、トランジスタであり、前記制御信号が該トランジスタのゲート端子またはベース端子に供給される、とすることができる。第１の素子の具体例である。第１の素子をトランジスタとすれば、制御信号はアナログ信号とすることができるので、制御信号が複数のスイッチの開閉信号となる場合のような収束に時間を要することを回避できる。
【００２１】
また、実施態様として、前記第２の素子が、抵抗およびスイッチの直列接続が複数並列に接続された回路を有し、前記制御回路が、該スイッチそれぞれの開閉状態を定めることにより前記第２の素子を制御する、とすることができる。これは、第２の素子の具体例と、第２の素子と制御回路との接続例とである。第２の素子を抵抗およびスイッチとすれば、発振回路の定常時の位相雑音をトランジスタの場合より低減できる。
【００２２】
ここで、前記電流推定回路が、前記第１の状態における前記バイアス電流を、互いに段階化された複数の電流値のそれそれと比較して複数の比較結果を前記第１の電流の推定結果として出力する複数の電流比較回路を有し、前記制御回路が、前記複数の比較結果を保存するラッチ回路を有し、該ラッチ回路の出力が前記第２の素子に供給されて前記スイッチそれぞれの開閉状態を定める、とすることができる。これは、第２の素子のスイッチの開閉状態を定めるための回路の例である。ラッチ回路によりスイッチの開閉状態が固定するので発振回路のバイアス電流が固定する。
【００２３】
また、実施態様として、前記第１の素子が、トランジスタであり、前記制御信号が該トランジスタのゲート端子またはベース端子に供給され、前記第２の素子が、抵抗およびスイッチの直列接続が複数並列に接続された回路を有し、前記電流推定回路が、前記第１の素子である前記トランジスタとカレントミラー回路を構成する複数のトランジスタと、該複数のトランジスタに流れる電流を互いに段階化された複数の電流値のそれぞれと比較して、複数の比較結果を前記第１の電流の推定結果として出力する複数の電流比較回路とを有し、前記制御回路が、前記複数の比較結果を保存するラッチ回路を有し、該ラッチ回路の出力が前記第２の素子に供給されて前記スイッチそれぞれの開閉状態を定めることにより前記第２の素子を制御する、とすることができる。
【００２４】
これは、電流推定回路に、第１の素子であるトランジスタとカレントミラー回路を構成する複数のトランジスタを特に備えさせたものである。このような構成によれば、発振器のバイアス電流に対応する電流を各トランジスタに容易に発生させることができる。したがって、互いに段階化された複数の電流値との比較が容易に実現する。
【００２５】
ここで、前記第１の素子である前記トランジスタと、該トランジスタとカレントミラー回路を構成する前記複数のトランジスタとで、電流スケールを異ならせるように、ゲート幅またはエミッタサイズを互いに異ならせている、とすることができる。これによれば、電流推定回路の消費電流をごく小さくできる。省電力の構成が得られる。
【００２６】
またここで、前記電流比較回路が、互いに段階化された抵抗値を有する複数の抵抗を備え、前記電流比較回路の前記複数の電流値が、該複数の抵抗を流れる電流のそれぞれとして発生されている、とすることができる。抵抗値の違いで電流比較の基準となる電流値を発生させるものである。
【００２７】
さらにここで、前記電流比較回路が、互いに段階化されたサイズのゲート幅またはエミッタを有する複数のトランジスタを備え、前記電流比較回路の前記複数の電流値が、該サイズのゲート幅またはエミッタを有する前記複数のトランジスタを流れる電流のそれぞれとして発生されている、とすることができる。ゲート幅またはエミッタのサイズの違いで電流比較の基準となる電流値を発生させるものである。
【００２８】
以上を踏まえ、以下では実施形態を図面を参照しながら説明する。図１は、一実施形態に係る電圧制御発振器の構成を示している。図１に示すように、この電圧制御発振器は、発振回路１１、電流調整素子１２、１３、スイッチ１４、振幅検出回路１５、比較・増幅回路１６、電流推定回路１７、制御回路１８を有する。
【００２９】
発振回路１１は、バイアス電流が流されることにより発振動作する。バイアス電流は、切り替え回路としてのスイッチ１４の切り替え位置により、電流調整素子１２による調整の状態と電流調整素子１３による調整の状態とが切り替えられる。また、発振回路１１には、電圧制御発振器としての制御電圧の入力端子がある。制御電圧により発振周波数が制御される。発振回路１１の両相の発振出力は、これを必要とする各部に供給され得る。また発振出力は、この電圧制御発振器では振幅検出回路１５にも供給される。
【００３０】
なお、この発振回路１１は、バイアス電流の大きさに依存して発振振幅の大きさおよび位相雑音の大きさが変動する。ここで発振振幅が所定の大きさになるとき位相雑音は極小化する。さらに、発振の中心周波数は、不図示の制御入力により変化するように構成されている。この制御入力により発振周波数のバンド切り替えが行われる。発振周波数がバンド切り替えされることによっても発振振幅は変動する。
【００３１】
電流調整素子１２は、その通過する電流（電源電圧側からスイッチ１４の側に通過する電流）を、外部からの制御で調整することが可能な素子であり、比較・増幅回路１６の出力がその制御を行う。電流調整素子１３は、同様に、その通過する電流（電源電圧側からスイッチ１４の側に通過する電流）を、外部からの制御で調整することが可能な素子であり、制御回路１８がその制御を行う。スイッチ１４は、発振回路１１のバイアス電流を、電流調整素子１２からの電流とするか電流調整素子１３から電流とするかの切り替えを行う。
【００３２】
振幅検出回路１５には、発振回路１１の発振出力が導かれ、これにより発振回路１１の発振振幅の検出を行う。検出で得られた出力は比較・増幅回路１６にその一方の入力として供給される。比較・増幅回路１６は、振幅検出回路１５の出力を比較対象にこれを所定の値（参照電圧Ｖｒｅｆ）を比較基準としてアナログ的に比較し、その比較結果を大きな利得で増幅する。増幅で得られた出力は、電流調整素子１２にこれを制御する信号として供給されるとともに、電流推定回路１７にも導かれる。
【００３３】
電流推定回路１７には、比較・増幅回路１６の出力が導かれ、これにより、スイッチ１４の切り替えで電流調整素子１２から発振回路１１にバイアス電流が流されている状態（第１の状態）において、この電流の値の推定を行う。推定の結果は、制御回路１８に導かれる。制御回路１８は、導かれた推定の結果に応じて、電流調整素子１３を制御する。具体的には、スイッチ１４の切り替えで電流調整素子１３から発振回路１１にバイアス電流が流される状態（第２の状態）における電流が、第１の状態において電流調整素子１２が流している電流と等しくなるように電流調整素子１３を制御する。
【００３４】
以上のような構成において、電流調整素子１２および電流調整素子１３の具体的な素子の種類を使い分けることによって、発振回路１１における、電流調整素子１３に起因する位相雑音の程度を、電流調整素子１２に起因するそれより小さくすることができる。したがって、定常（通常の発振状態）時は、スイッチ１４の切り替え位置を、電流調整素子１３がバイアス電流を発振回路１１に流すようにはたらく位置にされる。これにより、定常時の位相雑音を抑制することができる。
【００３５】
この位相雑音の抑制された状態は、電流推定回路１７によって電流調整素子１２の電流（すなわち第１の状態におけるバイアス電流）が推定されていて、その推定結果により制御回路１３が電流調整素子１３を制御していることで初めて実現する。そこで、発振回路１１の発振周波数がバンド切り替えされるときには、スイッチ１４が一時的に電流調整素子１２の側に切り替えられて、電流調整素子１２が発振回路１１にバイアス電流を導くような状態にされる。この状態で、電流調整素子１２の電流が電流推定回路１７で推定される。
【００３６】
スイッチ１４が電流調整素子１２の側に切り替えられた状態では、電流調整素子１２による電流の調整が、発振回路１１、振幅検出回路１５、比較・増幅回路１６、電流調整素子１２のフィードバックループでなされることになる。このフィードバックループが構成された状態においては、振幅検出回路１５の検出結果は、Ｖｒｅｆに応じた値になるように収束する。またこれに応じて比較・増幅回路１６の出力電圧や電流調整素子１２の電流もその変動が収束する。ここで、この収束速度は、フィードバックによるアナログ的な収束であるため、例えばディジタル的に電流調整素子１２を制御してその電流を調整するよりも格段に速い。
【００３７】
なお、この収束は、振幅検出回路１５の検出結果がＶｒｅｆに応じた値に揃うように生じるので、Ｖｒｅｆとしては、発振回路１１の位相雑音が極小になるような発振振幅に対応してあらかじめ決めておけばよい。また、収束時における比較・増幅回路１６の出力が電流推定回路１７に入力されていることにより、その時の電流推定回路１７による推定結果を制御回路１３が保存する。
【００３８】
発振回路１１、振幅検出回路１５、比較・増幅回路１６、電流調整素子１２の経路を有するフィードバックループについての補足として、このループが負帰還になるように比較・増幅回路１６の入力極性を選択しておく。この実施形態では、電流調整素子１２の制御電圧→電流の特性は負、発振回路１１のバイアス電流→発振振幅の特性は正、振幅検出回路の入力→出力の特性は正であるため、振幅検出回路１５の出力は比較・増幅回路１５の非反転入力として供給される。
【００３９】
一時的なスイッチ１４の、電流調整素子１２の側への切り替え状態は、推定結果を制御回路１３が保存することで終了し、以後スイッチ１４はもとのように電流調整素子１３の側に切り替えられる。この以後、制御回路１８により電流調整素子１３が制御される。この制御は、フィードバックループによるものではなく、逐次比較やアナログ的な収束を伴うものでもないので、瞬時に適切な制御状態となる。すなわち、発振振幅の点で位相雑音が低減され、かつ使用する電流調整素子の点でも位相雑音の低減された状態である。
【００４０】
以上のような動作により、バンド切り替え時の切り替え動作は速く、すなわち、位相雑音の抑制された状態への移行が速やかになされる。このような効果は、アナログ的なフィードバックのみ有する構成では電流調整素子１２に起因する位相雑音の分だけ不利で得られず、また、電流調整素子の制御信号を決定するのに手数のかかる逐次比較の構成でも得られない。
【００４１】
図２は、図１に示した電圧制御発振器をより具体的な構成例を示している。図２において図１中に示したものと同一のものには同一の符号を付してある。その部分の説明は省略する。
【００４２】
この電圧制御発振器では、電流調整素子１２としてトランジスタ（ｐＭＯＳトランジスタ）１２１を、電流調整素子１３として抵抗およびスイッチの直並列回路１３１を、電流推定回路１７として等価電流発生および電流比較の回路１７１を、制御回路１８としてラッチ回路１８１を、それぞれ使用する。また、発振回路１１にはＬＣ差動発振器を使用している。トランジスタ１２１のソース・ドレイン間の経路を電流調整可の経路として用い、そのゲート端子を電流の制御端子とする。抵抗およびスイッチの直並列回路１３１は、抵抗およびスイッチの直列接続が複数並列に接続された回路である。発振器１１の容量Ｃ１、Ｃ２は、制御電圧が変動してバイアスが変化すると容量が変化する可変容量である。
【００４３】
トランジスタ１２１と抵抗・スイッチ直並列回路１３１とでは、発振回路１１に対するバイアス電流源として機能する場合の位相雑音源として差がある。すなわち、一般にトランジスタの方が抵抗に比較して位相雑音源として大きくなる。トランジスタ１２１を発振回路１１に対するバイアス電流源とする状態では、すでに説明したようにフィードバックによる速やかな収束がなされ、発振振幅に関しての最良の低位相雑音の状態が得られる。その後、抵抗・スイッチ直並列回路１３１が発振回路１１に対するバイアス電流源となることで、さらに位相雑音源という点でも低位相雑音の状態となる。
【００４４】
等価電流発生および電流比較の回路１７１は、トランジスタ１２１を制御する電圧信号を用いてトランジスタ１２１が現に流している電流に応じた電流（等価電流）を発生させ、さらに、この発生させた電流を、互いに段階化された複数の電流値（基準電流値）のそれぞれと比較して複数の比較結果を得るように構成されている。この得られた複数の比較結果は、電流の推定結果に相当している。そして、それぞれラッチ回路１８１に導かれる。ラッチ回路１８１は、この複数の比較結果をストローブ信号が入力されたタイミングでラッチし保存する。このラッチ回路１８１の出力は、トランジスタ１２１が現に流していた電流の大きさに応じて、ハイ／ロー状態が最低位出力からある位まで反転している出力である。
【００４５】
ラッチ回路１８１の出力は、抵抗・スイッチ直並列回路１３１に導かれてそのスイッチそれぞれの開閉状態を定める。すなわち、ラッチ回路１８１の出力のハイ／ロー状態が反転している数だけ抵抗・スイッチ直並列回路１３１のスイッチがオン状態となり、その結果としてトランジスタ１２１が現に流していた電流に相当に近くなるような電流が抵抗・スイッチ直並列回路１３１によって発振回路１１に流される。各抵抗Ｒ１、Ｒ２、…の抵抗値は、等価電流発生および電流比較の回路１７１の入力から、抵抗・スイッチ直並列回路１３１がスイッチの状態によって流す電流出力までの特性を考慮してあらかじめ決定しておけばよい。
【００４６】
図３は、図２に示した電圧制御発振器をさらにより具体的な構成例として示している。図３においてすでに説明した図中に示したものと同一のものには同一の符号を付してある。その部分の説明は省略する。
【００４７】
この電圧制御発振器では、等価電流発生および電流比較の回路１７１として、Ｑｃｎ（ｎ＝１〜Ｍ）のトランジスタによるトランジスタ１２１とのカレントミラー回路（等価電流発生回路に相当）、Ｒａｎ、Ｑａｎ、Ｑｂｎ（ｎ＝１〜Ｍ）による電流発生回路（基準電流値の発生回路）、ＣＰｎ（ｎ＝１〜Ｍ）の入力電流方向判定型の比較回路（電流比較回路に相当）を有している。
【００４８】
この実施形態では、トランジスタＱｃｎ（ｎ＝１〜Ｍ）のゲート幅を、トランジスタ１２１のそれの１／ａ倍にそれぞれ設定することで、トランジスタ１２１の電流に比して電流スケールを１／ａ倍に減縮することができる。このようにすれば等価電流発生および電流比較の回路１７１として消費電力の低減が図れる。以下、このようなゲート幅の設定を前提に説明する。
【００４９】
トランジスタＱａｎ（ｎ＝１〜Ｍ）は、回路を構成する位置的に、発振回路１１のトランジスタＱ１、Ｑ２に相当している。そこで、トランジスタＱａｎ（ｎ＝１〜Ｍ）のゲート幅は、トランジスタＱ１、Ｑ２のそれの２／ａ倍に設定する。トランジスタＱｂｎ（ｎ＝１〜Ｍ）のゲート幅は、ペアとなるトランジスタＱａｎ（ｎ＝１〜Ｍ）のそれと同一に設定する。抵抗Ｒａｎ（ｎ＝１〜Ｍ）は、ｎに従い抵抗値がａ／ｎの比になるようにそれぞれ設定する。ここで、抵抗Ｒａｎ（ｎ＝１〜Ｍ）は、回路を構成する位置的に、抵抗・スイッチ直並列回路１３１の各抵抗Ｒ１、Ｒ２、…に相当している。そこで、抵抗Ｒ１、Ｒ２、…をすべて同一値Ｒとして、抵抗Ｒａｎ（ｎ＝１〜Ｍ）の各抵抗値を、それぞれＲ・ａ／ｎと設定することができる。
【００５０】
以上のような等価電流発生および電流比較の回路１７１の構成によれば、トランジスタＱｃｎ（ｎ＝１〜Ｍ）の各ドレインには、トランジスタ１２１が流している電流に応じた（スケールダウンの）等価電流が発生する。また、トランジスタＱａｎ（ｎ＝１〜Ｍ）の各ドレインには、抵抗・スイッチ直並列回路１３１の各抵抗Ｒ１、Ｒ２、…がそれぞれ流すであろう電流に応じた（スケールダウンの）基準電流が段階化されて発生する。
【００５１】
したがって、Ｑｃｎ（ｎ＝１〜Ｍ）の各ドレインとＱａｎ（ｎ＝１〜Ｍ）の各ドレインとの接続ノードに入力側が接続された入力電流方向判定型の各比較回路ＣＰｎ（ｎ＝１〜Ｍ）には、その出力に、段階化された基準電流のどの水準までトランジスタ１２１が流している電流が達しているかの情報が含まれることになる。すなわち、この出力は、トランジスタ１２１が現に流している電流の大きさに応じて、ハイ／ロー状態が最低位出力からある位まで反転している出力となる。各比較回路ＣＰｎ（ｎ＝１〜Ｍ）の出力がラッチ回路１８１に導かれた以降はすでに説明した通りである。
【００５２】
このような等価電流発生および電流比較の回路１７１の構成では、抵抗Ｒａｎ（ｎ＝１〜Ｍ）の各抵抗値を、抵抗・スイッチ直並列回路１３１の各抵抗Ｒ１、Ｒ２、…の抵抗値に応じて容易に決めることができ円滑な設計ができる。
【００５３】
次に、図４は、図１ないし図３中に示した振幅検出回路１５の具体例を示している。また、図５は、図１ないし図３中に示した参照電圧Ｖｒｅｆを発生する具体例を示している。
【００５４】
図４に示すように、振幅検出回路１５は、Ｒ４３、Ｑ４４、Ｒ４４から構成されるバイアス回路から抵抗Ｒ４１、Ｒ４２を介してバイアス電圧の供給を受けるＱ４１、Ｑ４２のそれぞれソースフォロア回路を有する。入力には発振回路１１の両相出力が供給され、この両相出力は容量Ｃ４１、Ｃ４２で直流分が除去されてＱ４１、Ｑ４２のソースフォロア回路に入力される。Ｑ４１、Ｑ４２はＱ４３によりバイアス電流が流される。Ｑ４１、Ｑ４２のソース出力には容量４３が接続されておりこれにより波形の検波（整流）がなされる。この検波結果が、振幅検出回路としての出力となる。なお、入力に発振回路１１の両相出力ではなく、一方の相のみが供給される構成でもよい。
【００５５】
一方、図５に示すように、参照電圧Ｖｒｅｆの発生には、Ｒ４３、Ｑ４４、Ｒ４４から構成されるバイアス回路（このバイアス回路はＲ４３、Ｑ４４、Ｒ４４から構成されるバイアス回路と同じ構成）からバイアス電圧が供給されたトランジスタＱ５２のソース電位を用いることができる。トランジスタＱ５２はＱ５３によりバイアス電流が流される。Ｑ５３は図４中に示すＱ４３と同じゲート幅とする。Ｃ５１は、トランジスタＱ５２のソース電位の平滑容量である。トランジスタＱ５２のゲート幅は、図４中に示すＱ４１、Ｑ４２の倍とする。
【００５６】
図４に示す振幅検出回路１５と、図５に示す参照電圧Ｖｒｅｆの発生回路とによれば、直流動作点でＱ５２のゲート電圧は、Ｑ４１、Ｑ４２のゲート電圧に比べトランジスタＱ５１のしきい値電圧分高くなり、よって出力電圧の差もしきい値電圧分となる。したがって、これらの回路を図１ないし図３に示した構成中に用いてフィードバック動作させた場合には、発振回路１１の発振振幅（ピークトゥピーク）がトランジスタＱ５１のしきい値電圧になるようなフィードバックの状態となる。
【００５７】
次に、図６は、図２および図３中に示した切り替え信号およびストローブ信号を発生する制御システム例およびその処理流れを示している。制御システム６０はその機能として、図６（ａ）に示すように、タイマ６１、アナログ・ディジタル変換部６２、Δｖ算出部６３、比較部６４を有する。これらの機能は、例えばソフトウエアとこのソフトウエアを機能させるためのハードウエアとの組み合わせで実現できる。
【００５８】
タイマ６１は、発振周波数のバンドを切り替える周波数切り替え信号が発生されたときからの経過時間を計時する。アナログ・ディジタル変換部６２は、振幅検出回路１５の出力電圧または比較・増幅回路１６の出力電圧をアナログ・ディジタル変換する。Δｖ算出部は、上記経過時間の計時がなされている間、電圧制御発振器のバイアス電圧の変化を等価的に監視するため、アナログ・ディジタル変換部６２の出力の所定時間あたり変化量Δｖを算出する。
【００５９】
比較部６４は、変化量Δｖが参照値より小さくなったときにスイッチ１４の回路１３１側への切り替え信号およびラッチ回路１８１のストローブ信号を発生する。比較部６４は、さらに、発振周波数のバンドを切り替える周波数切り替え信号が発生されたときにはスイッチ１４のトランジスタ１２１側への切り替え信号も発生する。
【００６０】
図６（ｂ）を参照し、処理流れを説明する。まず、周波数切り替え（バンド切り替え）信号が発生していなければその信号の発生を待つ（ステップ７１）。周波数切り替え信号が発生したら（ステップ７１のＹ）、スイッチ１４をトランジスタ１２１側とする信号を比較部６４より出力しかつタイマ６１を起動する（ステップ７２）。そして、Δｖ算出部６３では、タイマ６１の計時とアナログ・ディジタル変換部６２の出力とから所定時間あたりの変化量Δｖを時時刻刻算出する（ステップ７３）。
【００６１】
ここで、変化量Δｖが参照値以上である間は（ステップ７４のＮ）、Δｖの算出を継続する（ステップ７３）。Δｖが参照値未満になった場合には（ステップ７４のＹ）、スイッチ１４を抵抗Ｒ１等の側（直並列回路１３１側）とする信号を出力しかつラッチ回路１８１のストローブ信号を出力する（ステップ７５）。以下ステップ７１に戻り同様に処理を行う。
【００６２】
図７は、図３に示した電圧制御発振器と図６に示したシステムとによって実現された該電圧制御発振器における周波数切り替えの様の一例を時間的に示している。図７に示すように、発振周波数のバンドを切り替える周波数切り替え信号が発生すると、トランジスタ１２１によって発振回路１１にバイアス電流が流される状態になり、同時に位相雑音を抑制するようなバイアス電流になるべくフィードバックがかかる。この機能によりバイアス電流は切り替え信号発生前とは異なる値に速やかに収束する。
【００６３】
収束が十分達せられるとスイッチ１４が抵抗Ｒ１等（直並列回路１３１）の側に切り替わることで、直並列回路１３１によるバイアス電流調整の状態になる。この状態は、トランジスタ１２１によるバイアス電流の収束値とほぼ同じ大きさのバイアス電流を流すものであり、かつ、トランジスタ１２１より位相雑音の抑制された状態である。
【００６４】
次に、図８は、図２および図３に示した切り替え信号およびストローブ信号を発生する別の制御システム例およびその処理流れを示している。図８において、図６中に示したものと同一のものには同一の符号を付してある。その部分の説明は省略する。この例では、簡略処理として変化量Δｖの算出を行わず、周波数切り替え信号が発生された時点から決め打った時間経過でスイッチ１４の直並列回路１３１側への切り替え信号およびラッチ回路１８１のストローブ信号を発生する。
【００６５】
したがって、図８（ａ）に示すように、制御システム６０ＡにおいてはΔｖ算出部６３はなく、これに伴いアナログ・ディジタル変換部６２もない。また、処理としては、図８（ｂ）に示すように、図６（ｂ）中に示したステップ７３（Δｖの算出ステップ）がなく、参照値との比較ステップ７４は、参照時間との比較ステップ７４Ａに置き換わる。
【００６６】
以上のような簡略化を行っても、トランジスタ１２１によるフィードバックの収束過程が条件によるばらつきの小さいものである限りは実際上非常に有用である。システム的な負担も小さくすることができる。
【００６７】
次に、図９は、図２に示した電圧制御発振器をさらにより具体的な別の構成例を示している。図９においてすでに説明した図中に示したものと同一のものには同一の符号を付してある。その部分の説明は省略する。
【００６８】
この構成例では、等価電流発生および電流比較の回路１７１Ａとして、トランジスタＱｄｎ（ｎ＝１〜Ｍ）がトランジスタＱｂＭのカレントミラー回路として新たに設けられる。トランジスタＱａｎ（ｎ＝１〜Ｍ）、Ｑｂｎ（ｎ＝１〜Ｍ−１）、および抵抗Ｒａｎ（ｎ＝１〜Ｍ−１）はない。トランジスタＱｄｎ（ｎ＝１〜Ｍ）の各ゲート幅は、ｎに応じてＱｂＭのゲート幅のｎ／Ｍ倍に設定する。
【００６９】
この構成例は、図３に示した構成例ほどに電流比較の各基準値を正確に発生することはできないが、近似的には十分な正確性でこの各基準値を発生することができる。補足すると、抵抗・スイッチ直並列回路１３１においてそれらの両端子間の抵抗が２倍になるとこれに流れる電流が１／２になると言い得る限りは十分正確である。
【００７０】
以上実施形態を説明したが、電圧制御発振器を構成するトランジスタとしてＦＥＴではなくバイポーラトランジスタを使用することも可能である。その場合には、ゲート端子をベース端子に、ソース端子をエミッタ端子に、ドレイン端子をコレクタ端子に、それぞれ対応させればよい。ゲート幅の違いはエミッタサイズを変えることで対応できる。
【００７１】
なお、本発明は上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記各実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素からいくつかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００７２】
【図１】一実施形態に係る電圧制御発振器の構成を示すブロック図。
【図２】図１に示した電圧制御発振器をより具体的な構成例として示すブロック図。
【図３】図２に示した電圧制御発振器をさらにより具体的な構成例として示す回路、ブロック図。
【図４】図１ないし図３中に示した振幅検出回路１５の具体例を示す回路図。
【図５】図１ないし図３中に示した参照電圧Ｖｒｅｆを発生する具体例を示す回路図。
【図６】図２および図３中に示した切り替え信号およびストローブ信号を発生する制御システム例を示す機能ブロック図およびその処理流れ図。
【図７】図３に示した電圧制御発振器と図６に示したシステムとによって実現された該電圧制御発振器における周波数切り替えの様の一例を時間的に示す図。
【図８】図２および図３に示した切り替え信号およびストローブ信号を発生する別の制御システム例を示す機能ブロック図およびその処理流れ図。
【図９】図２に示した電圧制御発振器をさらにより具体的な別の構成例として示す回路、ブロック図。
【符号の説明】
【００７３】
１１…発振回路、１２…電流調整素子、１３…電流調整素子、１４…スイッチ、１５…振幅検出回路、１６…比較・増幅回路、１７…電流推定回路、１８…制御回路、６０，６０Ａ…制御システム（一部）、６１…タイマ、６２…アナログ・ディジタル変換部、６３…Δｖ算出部、６４…比較部、１２１…トランジスタ、１３１…抵抗・スイッチ直並列回路、１７１…等価電流発生および電流比較の回路、１８１…ラッチ回路。
【図１】
2008053784.tif 000003
【図２】
2008053784.tif 000004
【図３】
2008053784.tif 000005
【図４】
2008053784.tif 000006
【図５】
2008053784.tif 000007
【図６】
2008053784.tif 000008
【図７】
2008053784.tif 000009
【図８】
2008053784.tif 000010
【図９】
2008053784.tif 000011