(57)【要約】【課題】ソース配線とゲート配線とが重畳する位置において寄生容量の発生を防止ないし抑制し、信頼性の高い表示を実現可能な表示装置を提供する。【解決手段】本発明の表示装置１は、ゲート配線１９と、前記ゲート配線１９に交差して配設されたソース配線１８と、前記ゲート配線１９と前記ソース配線１８との交差部に配設されたトランジスタ１６と、前記トランジスタ１６に接続された画素電極１７と、を備え、前記ゲート配線１９上であって、前記トランジスタ１６のチャネル部２７ａには半導体層２７が形成されるとともに、前記交差部において互いに重畳する前記ゲート配線１９と前記ソース配線１８との間には、前記チャネル部２７ａから連なる半導体層２７が介在してなり、前記ゲート配線１９と前記ソース配線１８とが重畳する位置において、前記ゲート配線１９には開口部１９ａが形成されていることを特徴とする。【選択図】図４
2008089646.tif 000002
【特許請求の範囲】
【請求項１】
ゲート配線と、
前記ゲート配線に交差して配設されたソース配線と、
前記ゲート配線と前記ソース配線との交差部に対応して配設されたスイッチング素子と、
前記スイッチング素子に接続された画素電極と、を備え、
前記スイッチング素子は、ゲート配線上に半導体層を含むとともに、
前記交差部において前記ゲート配線と前記ソース配線との間には、前記スイッチング素子から連なる半導体層が介在してなり、
前記ゲート配線と前記ソース配線とが重畳する位置において、前記ゲート配線には開口部が形成されていることを特徴とする表示装置。
【請求項２】
前記交差部において、前記ソース配線から前記ゲート配線上に向けて枝配線が延在しており、
前記枝配線と前記ゲート配線とが前記半導体層を介して重畳する位置において、前記ゲート配線には開口部が形成されていることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記交差部において、前記ソース配線から前記ゲート配線上に向けて２本の枝配線が延在しており、
前記２本の枝配線と前記ゲート配線とが前記半導体層を介して重畳する位置において、前記ゲート配線には開口部がそれぞれ形成されていることを特徴とする請求項１又は２に記載の表示装置。
【請求項４】
前記２本の枝配線のうち、一方の枝配線は前記スイッチング素子の一端側に接続される一方、他方の枝配線は前記スイッチング素子の他端側に接続されることを特徴とする請求項３に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置やＥＬ表示装置等の表示装置に関し、特にスイッチング素子を備えたアクティブマトリクスタイプの表示装置に関する。
【背景技術】
【０００２】
従来、画素電極が透明基板上にマトリクス状に配置され、その画素電極毎に電圧を印加することにより画像を形成する液晶表示装置、ＥＬ表示装置、プラズマ表示装置等の表示装置が知られている。これらの表示装置の駆動方式として、アクティブマトリクス駆動方式が公知であり（例えば特許文献１〜４参照）、アクティブマトリクス駆動方式の表示装置では、ゲート配線とソース配線とが透明基板上に格子状に設けられ、ゲート配線とソース配線との交差部近傍にＴＦＴ等のスイッチング素子が設けられている。
【特許文献１】特開昭６１−２１５５２０号公報
【特許文献２】特開２００３−１５８１３３公報
【特許文献３】特開２００２−３０３８７７公報
【特許文献４】特開２００２−３１１４４８公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記特許文献に開示された技術のように、ＴＦＴにはゲート配線から分岐されたゲート電極と、ソース配線から分岐されたソース電極と、画素電極と接続しているドレイン電極とが設けられている。また、画素電極を含む透明基板と対向する位置には、対向電極を含む透明基板が備えられている。そして、それぞれの画素は、ゲート配線から選択信号を受けたときに、ソース配線から受けた信号によって画素電極と対向電極との間に電圧が印加されることにより駆動される。
【０００４】
ところで、このようなアクティブマトリクス駆動方式の表示装置において、ソース配線とゲート配線とは絶縁層を介して交差している。このような交差構造によると、当該交差部において寄生容量が発生し、ＴＦＴの駆動に悪影響を及ぼす惧れがあり、ひいてはフリッカや焼き付き等の表示不良の一因となる場合もある。
本発明は、このような事情に基づいてなされたものであって、ソース配線とゲート配線とが重畳する位置において寄生容量の発生を防止ないし抑制し、信頼性の高い表示を実現可能な表示装置を提供することを目的としている。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、本発明の表示装置は、ゲート配線と、前記ゲート配線に交差して配設されたソース配線と、前記ゲート配線と前記ソース配線との交差部に対応して配設されたスイッチング素子と、前記スイッチング素子に接続された画素電極と、を備え、前記スイッチング素子は、ゲート配線上に半導体層を含むとともに、前記交差部において前記ゲート配線と前記ソース配線との間には、前記スイッチング素子から連なる半導体層が介在してなり、前記ゲート配線と前記ソース配線とが重畳する位置において、前記ゲート配線には開口部が形成されていることを特徴とする。
【０００６】
このような表示装置によると、ゲート配線とソース配線とが半導体層を介して重畳する位置において、ゲート配線に開口部を形成したため、当該開口部形成位置においては寄生容量の発生を防止ないし抑制することが可能となる。したがって、当該容量に起因する表示の誤作動発生を防止ないし抑制することができ、ひいては信頼性の高い表示を実現可能な表示装置を提供することが可能となる。なお、スイッチング素子は交差部に対応して配設されるが、ここでは交差に対応して設けられているものを意味し、交差部若しくは交差部近傍に配設されるものを含むものとしている。
【０００７】
本発明の表示装置は、前記交差部において、前記ソース配線から前記ゲート配線上に向けて枝配線が延在しており、前記枝配線と前記ゲート配線とが前記半導体層を介して重畳する位置において、前記ゲート配線には開口部が形成されているものとすることができる。
【０００８】
この場合、当該枝配線とゲート配線とが半導体層を介して重畳する位置において、ゲート配線に開口部を形成したため、当該枝配線との間においても寄生容量の発生を防止ないし抑制することが可能となる。したがって、当該容量に起因する表示の誤作動発生を一層防止ないし抑制することができ、ひいては一層信頼性の高い表示を実現可能な表示装置を提供することが可能となる。
【０００９】
また、前記交差部において、前記ソース配線から前記ゲート配線上に向けて２本の枝配線が延在しており、前記２本の枝配線と前記ゲート配線とが重畳する位置において、前記ゲート配線には開口部がそれぞれ形成されているものとすることができる。
【００１０】
この場合、当該２本の枝配線とゲート配線とが半導体層を介して重畳する位置において、ゲート配線に開口部を形成したため、当該２本の枝配線とゲート配線との間においてもそれぞれ寄生容量の発生を防止ないし抑制することが可能となる。したがって、当該容量に起因する表示の誤作動発生を一層防止ないし抑制することができ、ひいては一層信頼性の高い表示を実現可能な表示装置を提供することが可能となる。
【００１１】
また、前記２本の枝配線のうち、一方の枝配線は前記スイッチング素子の一端側に接続される一方、他方の枝配線は前記スイッチング素子の他端側に接続されるものとすることができる。この場合、スイッチング素子の両端において枝配線とゲート配線との間の寄生容量の発生を防止ないし抑制することが可能となる。
【発明の効果】
【００１２】
本発明によると、ソース配線とゲート配線とが重畳する位置において寄生容量の発生を防止ないし抑制し、信頼性の高い表示を実現可能な表示装置を提供することが可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の表示装置を具体化した実施形態について図面を参照して説明する。ここでは、表示装置の一実施形態としてアクティブマトリクス型の液晶表示装置について説明する。
図１は、本実施形態に係る液晶表示装置について、ドライバ回路及び配線構成を模式的に示す平面図、図２は、当該液晶表示装置の断面構成を模式的に示す図である。また、図３は画素の構成を示す平面模式図である。
【００１４】
本実施形態に係る液晶表示装置１は、一対の基板２，３間に液晶層４を挟持してなるものであり、矩形状に形成されたシール剤７の内側領域に液晶層４が充填されている。
基板２は透光性のガラス材料からなる素子基板であって、図３に示すようにスイッチング素子としてＴＦＴ（薄膜トランジスタ）１６をマトリクス状に備え、当該ＴＦＴ１６には画素電極１７が接続されて画素部を構成している。なお、画素電極１７は透光性の導電材料であるＩＴＯ（インジウム錫酸化物）から構成されている。
【００１５】
一方、基板３は透光性のガラス材料からなる対向基板であって、基板面にベタ状に配設された共通電極６を備えており、共通電極６も透光性の導電材料であるＩＴＯ（インジウム錫酸化物）から構成されている。なお、対向基板３には、カラー表示を行うべく、Ｒ（赤色），Ｇ（緑色），Ｂ（青色）の各着色層を所定配列で形成してなるカラーフィルタ（図示略）が具備されている。
【００１６】
また、素子基板２には、ソースドライバ８から各画素に対して画像信号を供給する複数のソース配線１８と、ゲートドライバ９から各画素のＴＦＴ１６に対して走査信号を供給する複数のゲート配線１９と、各画素に対して容量を形成するための電気信号をソースドライバ８から供給する複数の蓄積容量線２０と、が形成されている。なお、蓄積容量線２０はソースドライバ８に接続された引廻配線２１とコンタクトホール（図示略）を介して接続されている。
【００１７】
さらに、図３に示したように、画素部は液晶層４（液晶素子）と蓄積容量が並列に接続された構成を有している。ＴＦＴ１６がＯＮとなると、画像信号（駆動電圧）が画素部へ書き込まれる一方、当該画素部には蓄積容量線２０が配設されているため、ＴＦＴ１６がＯＦＦとなった後にも蓄積容量によりこの電圧が保持される。蓄積容量は、上記蓄積容量線２０と画素電極１７との間に配設されるゲート絶縁膜（後述）により形成される。
【００１８】
なお、ＴＦＴ１６には２つのドレイン電極２５，２６が形成されている。そして、各ドレイン電極２５，２６は異なる位置に形成されたコタクト部１７ａ，１７ｂを介してそれぞれ画素電極１７と接続されている。
【００１９】
次に、図４は図３の素子部分、つまりＴＦＴ１６が形成された領域を拡大した平面模式図で、図５は図４のＡ−Ａ線断面図である。
前述した通り、本実施形態の液晶表示装置１では、素子基板２上においてゲート配線１９とソース配線１８とが交差して配線され、各配線の交差部にはソース配線１８から延出してなるソース電極２２，２３，２４と、ゲート配線１９よりなるゲート電極１９と、ドレイン電極２５，２６とから構成されたＴＦＴ１６が配設されている。そして、交差するゲート配線１９とソース配線１８とにより囲まれた領域が画素領域とされており、当該画素領域には画素電極１７が形成されている。
【００２０】
ＴＦＴ１６はゲート配線１９上に重畳して配設されており、つまり、ソース電極２２，２３，２４がゲート配線１９上に形成され、チャネル部２７ａ，２７ｂ，２７ｃ，２７ｄが当該ゲート配線１９上に形成された構成を有している。詳細には、ＴＦＴ１６は多チャネル型の櫛歯構造を備え、ソース電極は、ソース配線１８から分岐した第１枝配線１８ａに接続される第１ソース電極２２と、ソース配線１８から分岐した第２枝配線１８ｂに接続される第２ソース電極２３及び第３ソース電極２４とから構成されている。そして、各ソース電極２２，２３，２４に対して、第１チャネル２７ａ、第２チャネル２７ｂ、第３チャネル２７ｃを介して第１ドレイン電極２５、第２ドレイン電極２６が配設されており、これら第１ドレイン電極２５及び第２ドレイン電極２６がコンタクト１７ａ，１７ｂを介して画素電極１７に接続されている。
【００２１】
ソース配線１８とソース電極２２，２３，２４を繋ぐ２つの枝配線１８ａ，１８ｂのうち、第１枝配線１８ａは、ソース配線１８とゲート配線１９とが交わる位置において、ソース配線１８からゲート配線１９上を延在しており、ＴＦＴ１６の一端（図示左側）側の第１ソース電極２２に接続されている。一方、第２枝配線１８ｂは、ソース配線１８とゲート配線１９とが交わる位置から若干ずれた位置において、ソース配線１８からゲート配線１９と平行に延在し、ＴＦＴ１６の他端（図示右側）の第３ソース電極２４と、ＴＦＴ１６の中央に位置する第２ソース電極２３とに接続されている。
【００２２】
また、図５の断面図に示したように、素子基板２上に形成されたゲート配線１９上にはゲート絶縁膜２８を介して半導体層２７が形成されている。半導体層２７は、チャネル部２７ａ〜２７ｄにおいては、真性半導体層（ｉ層）上に、ｎ型の不純物をもつｎ層が積層された構成を具備し、その他の領域においてはｉ層が展開された構成を具備し、ソース配線１８とゲート配線１９とが交わる位置まで延在している。
【００２３】
そして、半導体層２７上には、第１チャネル部２７ａを挟んで第１ソース電極２２と第１ドレイン電極２５が形成され、また第２チャネル部２７ｂを挟んで第２ソース電極２３と第１ドレイン電極２５が形成されている。さらに、第３チャネル部２７ｃを挟んで第２ソース電極２３と第２ドレイン電極２６が形成され、第４チャネル部２７ｄを挟んで第３ソース電極２４と第２ドレイン電極２６が形成されている。なお、各ソース電極２２、２３、２４及びドレイン電極２５，２６上にはパッシベーション膜（図示略）が形成され、当該パッシベーション膜上にドレイン電極２５，２６と接続される画素電極が形成されている。
【００２４】
ここで、ゲート配線１９には図４及び図５に示したように開口部１９ａ，１９ｂが形成されている。つまり、ソース配線１８とゲート配線１９とが交差する交差部において、その一部を矩形状に切り欠いた第１開口部１９ａが形成され、第２枝配線１８ｂとゲート配線１９とが交わる交差部において、その一部を矩形状に切り欠いた第２開口部１９ｂが形成されている。
【００２５】
第１開口部１９ａは、ゲート配線１９のうち、ソース配線１８と第１枝配線１８ａと重畳する配線の一部を切り欠いてなる。ここでは、フォトリソグラフィ法を用いたマスクエッチングにより当該開口を形成するものとしている。このような第１開口部１９ａを形成することにより、ゲート配線１９とソース配線１８及び第１枝配線１８ａとの間に介在するゲート絶縁膜２８及び半導体層（ｉ層）２７によって構成される容量が、当該開口部形成位置においてなくなり、重畳する配線間での寄生容量の発生を防止ないし抑制することが可能となる。
【００２６】
第２開口部１９ｂは、ゲート配線１９のうち、第２枝配線１８ｂと重畳する配線の一部を切り欠いてなる。ここでは、フォトリソグラフィ法を用いたマスクエッチングにより当該開口を形成するものとしている。このような第２開口部１９ｂを形成することにより、ゲート配線１９と第２枝配線１８ｂとの間に介在するゲート絶縁膜２８及び半導体層（ｉ層）２７によって構成される容量が、当該開口部形成位置においてなくなり、重畳する配線間での寄生容量の発生を防止ないし抑制することが可能となる。
【００２７】
本実施形態の液晶表示装置１では、ソース配線１８と交わるゲート配線１９に対して第１開口部１９ａ，第２開口部１９ｂを形成するものとした。これにより当該開口部形成位置において、配線間での寄生容量の発生を防止ないし抑制することが可能となった。したがって、当該容量に起因する表示の誤作動発生を防止ないし抑制することができ、信頼性の高い表示を実現可能となった。
【００２８】
以上、本発明の実施形態について示したが、本発明は上記記述及び図面によって説明した実施形態に限定されるものではない。
例えば上記実施形態では液晶表示装置を例に示したが、ＥＬ表示装置、プラズマ表示装置等についても本発明に係る構成を採用するものとしても良い。
また、上記実施形態では、ソース配線から枝配線を介してソース電極が形成されるものとしているが、本発明に言う枝配線は、概念としてソース配線から延出した導電部全体を含み、ソース電極も含まれるものである。
【図面の簡単な説明】
【００２９】
【図１】本実施形態に係る液晶表示装置についてドライバ回路及び配線構成を模式的に示す平面図。
【図２】本実施形態に係る液晶表示装置の断面構成を模式的に示す図。
【図３】画素の構成を示す平面模式図。
【図４】図３の素子部分を拡大して示す平面図。
【図５】図４のＡ−Ａ線断面模式図。
【符号の説明】
【００３０】
１…液晶表示装置（表示装置）、１６…トランジスタ（スイッチング素子）、１７…画素電極、１８…ソース配線、１９…ゲート配線、１９ａ…第１開口部（開口部）、１９ｂ…第２開口部（開口部）、２７…半導体層
【図１】
2008089646.tif 000003
【図２】
2008089646.tif 000004
【図３】
2008089646.tif 000005
【図４】
2008089646.tif 000006
【図５】
2008089646.tif 000007