(57)【要約】【課題】定電流駆動の際の制御特性を向上させる。【解決手段】モータコイルに流れるコイル電流を一定とさせる定電流駆動を行うモータ駆動回路において、前記モータコイルに流れるコイル電流に相当する電圧降下と、前記コイル電流の基準とする基準電圧と、の誤差電圧を前記駆動トランジスタの制御電極に向けて出力するとともに、前記誤差電圧の立ち上がり時間を短縮させるための立ち上がり時間調整用電源を備えた誤差増幅器と、前記駆動トランジスタが導通するか否かの基準となる第１の閾値電圧よりも低レベルであり、前記立ち上がり時間を短縮させる調整を行うか否かの基準となる第２の閾値電圧を生成する閾値電圧生成回路と、前記誤差電圧と前記第２の閾値電圧との比較により前記モータコイルの通電を開始してから前記誤差電圧が前記第２の閾値電圧を上回るまで前記立ち上がり時間調整用電源をオンさせる制御を行う立ち上がり時間調整回路と、を有する。【選択図】図３
2008029137.tif 000002
【特許請求の範囲】
【請求項１】
モータコイルとＨブリッジ接続された４個の駆動トランジスタを有し、前記駆動トランジスタを導通させて前記モータコイルを通電させる場合に前記モータコイルに流れるコイル電流を一定とさせる定電流駆動を行うモータ駆動回路において、
前記モータコイルに流れるコイル電流に相当する電圧降下と、前記コイル電流の基準とする基準電圧と、がそれぞれ印加され、当該電圧降下と基準電圧との誤差電圧を前記駆動トランジスタの制御電極に向けて出力するとともに、前記誤差電圧の立ち上がり時間を短縮させるための立ち上がり時間調整用電源を備えた誤差増幅器と、
前記駆動トランジスタが導通するか否かの基準となる第１の閾値電圧よりも低レベルであり、前記立ち上がり時間を短縮させる調整を行うか否かの基準となる第２の閾値電圧を生成する閾値電圧生成回路と、
前記誤差電圧と前記第２の閾値電圧との比較により前記モータコイルの通電を開始してから前記誤差電圧が前記第２の閾値電圧を上回るまで前記立ち上がり時間調整用電源をオンさせる制御を行う立ち上がり時間調整回路と、
を有することを特徴とするモータ駆動回路。
【請求項２】
請求項１に記載のモータ駆動回路において、
前記閾値電圧生成回路は、
ソース側電源とシンク側電源との間に直列接続された定電流源とダイオードを有し、
記定電流源において生成された電流が前記ダイオードに順方向に流れることで生じた前記ダイオードの順方向電圧を、前記第２の閾値電圧とすること、
を特徴とするモータ駆動回路。
【請求項３】
請求項２に記載のモータ駆動回路において、
前記駆動トランジスタは、ＤＭＯＳトランジスタとし、
前記ダイオードは、ドレイン電極とゲート電極を短絡させたＮＭＯＳトランジスタとすること、
を特徴とするモータ駆動回路。
【請求項４】
請求項２又は３に記載のモータ駆動回路において、
前記ダイオードと前記シンク側電源との間に配設される閾値電圧調整用抵抗を有し、
前記定電流源において生成された電流が前記ダイオードを介して前記閾値電圧調整用抵抗に流れることで生じた前記閾値電圧調整用抵抗の電圧降下と、前記ダイオードの順方向電圧とを加算した電圧を、前記第２の閾値電圧とすること、
を特徴とするモータ駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータ駆動回路に関する。
【背景技術】
【０００２】
モータ駆動回路の駆動方式の一つに定電流駆動方式が知られている。定電流駆動方式とは、モータコイルに常に定電流が流れるように制御する方式である。この定電流駆動方式を採用するモータ駆動回路としては、例えば、デジタルスチルカメラのアクチュエータの一つであるシャッター機構や絞り機構向けのモータ駆動回路が挙げられる。以下、図６を参照しつつ、定電流駆動方式を採用したモータ駆動回路（以下、「定電流ドライバ」という。）３００を説明する。
【０００３】
定電流ドライバ３００は、ソース側電源ＶＣＣとシンク側電源ＧＮＤ間に配設した第１のソース側トランジスタＵ１と第１のシンク側トランジスタＤ１による第１の直列接続体の接続点ＯＵＴＡと、ソース側電源ＶＣＣとシンク側電源ＧＮＤ間に配設した第２のソース側トランジスタＵ２と第２のシンク側トランジスタＤ２による第２の直列接続体の接続点ＯＵＴＢとの間に、モータコイルＬを配設したアルファベットＨ字状の構成を呈したＨブリッジ回路を有するのが一般的である。尚、ＣＭＯＳプロセスの場合、第１及び第２のソース側トランジスタＵ１、Ｕ２としてＰＭＯＳトランジスタが採用されるとともに、第１及び第２のシンク側トランジスタＤ１、Ｄ２としてＮＭＯＳトランジスタが採用される場合がある。また、Ｂｉ−ＣＤＭＯＳプロセスの場合には、第１及び第２のシンク側トランジスタＤ１、Ｄ２として、通常のＮＭＯＳやＰＭＯＳと対比して電流能力が高く定電流駆動に適した高耐圧のＤＭＯＳ（Ｄｉｆｆｕｓｅ  ＭＯＳ）トランジスタが採用される場合がある。ＤＭＯＳトランジスタは、ゲートをフラット化するとともにチャネルを二重拡散することによって実現される。
【０００４】
Ｈブリッジ回路は、第１のソース側トランジスタＵ１と第２のシンク側トランジスタＤ２がオンする場合、接続点ＯＵＴＡから接続点ＯＵＴＢに向けてモータコイルＬにコイル電流ＩＬを流し、第２のソース側トランジスタＵ２と第１のシンク側トランジスタＤ１がオンする場合、接続点ＯＵＴＢから接続点ＯＵＴＡに向けてモータコイルＬにコイル電流ＩＬを流す。尚、第１及び第２のソース側トランジスタＵ１、Ｕ２はフルオンの状態とするので、第１及び第２のシンク側トランジスタＤ１、Ｄ２のゲート電圧をリニアに制御することで電流能力を調整しモータコイルＬに流れる電流の制御が行われる。また、定電流ドライバ３００は、ＣＰＵ、マイコン等のプロセッサ（不図示）からモータコイルＬの通電を開始するモータ駆動指令ＤＣＴＬを受信したとき、誤差増幅器３１０と第１及び第２のシンク側トランジスタＤ１、Ｄ２の間に設けるスイッチ３２０によって、オンオフ制御の対象とする第１又は第２のシンク側トランジスタＤ１、Ｄ２のいずれか一方を選択する。
【０００５】
定電流ドライバ３００は、モータコイルＬの通電を制御する過程で、第１及び第２のシンク側トランジスタＤ１、Ｄ２とシンク側電源ＧＮＤ間に設けた電流検出抵抗Ｒｄによって、モータコイルＬに流れるコイル電流ＩＬに応じた電圧降下ＶＤを検出する。この電圧降下ＶＤは、非反転入力に基準電圧Ｖｒが印加された誤差増幅器３１０の反転入力に印加される。定電流ドライバ３００は、誤差増幅器３１０から出力される誤差電圧Ｖｇによって、誤差増幅器３１０の二入力である電圧降下ＶＤと基準電圧Ｖｒがイマジナリーショートするように、第１及び第２のシンク側トランジスタＤ１、Ｄ２のオンオフを制御する。この結果、モータコイルＬには、基準電圧Ｖｒに応じた一定のコイル電流ＩＬが流れる。
【０００６】
ところで、定電流ドライバ３００は、プロセッサ（不図示）からモータ駆動指令ＤＣＴＬを受信した場合（図７（ａ）参照）、第１及び第２のシンク側トランジスタＤ１、Ｄ２はフルオンの状態ではないので、第１又は第２のシンク側トランジスタＤ１、Ｄ２のゲート／ソース間電圧Ｖｇｓは、急速には立ち上がらず、徐々に立ち上がっていく（図７（ｂ）参照）。従って、第１又は第２のシンク側トランジスタＤ１、Ｄ２は、徐々に立ち上がっていくゲート／ソース間電圧Ｖｇｓが第１の閾値電圧Ｖｔ１を超えた場合にオンとなり、モータコイルＬにコイル電流ＩＬが流れ始める（図７（ｃ）参照）。即ち、定電流ドライバ３００では、モータ駆動指令ＤＣＴＬを受信してからモータコイルＬにコイル電流ＩＬが流れ始めるまでの間、遅延時間Ｔｄ（図７（ｃ）参照）が現実的に生じうる。ここで、シャッター用の定電流ドライバ３００の場合には、シャッターの性能としてシャッタースピードが重要な要因であるので、この遅延時間Ｔｄはできる限り短くする必要がある。そこで、定電流ドライバ３００は、つぎに説明する立ち上がり時間調整回路３３０が必要となる（例えば、以下に示す非特許文献１を参照）。
【０００７】
立ち上がり時間調整回路３３０は、プロセッサ（不図示）からモータ駆動指令ＤＣＴＬを受信した場合（図８（ａ）参照）、第１又は第２のシンク側トランジスタＤ１、Ｄ２のゲート／ソース間電圧Ｖｇｓが第１の閾値電圧Ｖｔ１となるまで（図８（ｂ）参照）急速に立ち上げるための回路である。従って、第１又は第２のシンク側トランジスタＤ１、Ｄ２は、モータ駆動指令ＤＣＴＬを受信した場合、遅延時間Ｔｄも生じることなく速やかにオンとなり、モータコイルＬにコイル電流ＩＬが流れ始めることになる（図８（ｃ）参照）。
【０００８】
尚、立ち上がり時間調整回路３３０は、図６に示すように、定電流ＩＣを生成する定電流源３３２と、ドレイン電極及びゲート電極を短絡させることでダイオードとして機能させ、定電流ＩＣが順方向に流れることで生じた順方向電圧を、第２の閾値電圧Ｖｔ２として生成するダイオードＭ３３４と、第２の閾値電圧Ｖｔ２と誤差電圧Ｖｇとを比較して立ち上がり時間調整制御信号ＣＴＬを生成する比較器３３６と、によって構成される。
【０００９】
ダイオードＭ３３４は、モータ駆動指令ＤＣＴＬを受信した場合に、第１及び第２のシンク側トランジスタＤ１、Ｄ２のゲート／ソース間電圧Ｖｇｓが導通するゲート／ソース間電圧Ｖｇｓとなるまで急速に立ち上げる必要があるので、第１及び第２のシンク側トランジスタＤ１、Ｄ２と同一種類のトランジスタが採用される。例えば、前述したように、第１及び第２のシンク側トランジスタＤ１、Ｄ２は高耐圧のＮチャネルＤＭＯＳトランジスタが主に採用されるので、ダイオードＭ３３４も同様に高耐圧のＮチャネルＤＭＯＳトランジスタが採用される。従って、この場合、第１及び第２のシンク側トランジスタＤ１、Ｄ２の第１の閾値電圧Ｖｔ１とダイオードＭ３３４の第２の閾値電圧Ｖｔ２は同一である。
【００１０】
比較器３３６は、誤差電圧Ｖｇが第２の閾値電圧Ｖｔ２を下回る間、立ち上がり時間の調整を行うために、立ち上がり時間調整用電源３１２を作動させるための立ち上がり時間調整制御信号ＣＴＬを生成する。この結果、誤差電圧Ｖｇ、すなわち第１及び第２のシンク側トランジスタＤ１、Ｄ２のゲート／ソース間電圧Ｖｇｓが、第１の閾値電圧Ｖｔ１（＝第２の閾値電圧Ｖｔ２）となるまで急速に立ち上がり、その立ち上がり時間が短縮することになる。また、比較器３３６は、誤差電圧Ｖｇが第２の閾値電圧Ｖｔ２を上回るとき、通常の定電流駆動へと切り替えるために、立ち上がり時間調整用電源３１２による調整を停止させるための立ち上がり時間調整制御信号ＣＴＬを生成する。
【非特許文献１】“三洋半導体ニューズ、ＬＢ８６４８Ｔ−モノリシックデジタル集積回路  ＤＳＣ用ドライバ”、［online］、三洋電機株式会社  半導体カンパニー、［平成18年7月21日検索］、インターネット(URL:http://service.semic.sanyo.co.jp/semi/ds_j/N7892A.pdf）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ところで、定電流ドライバ３００の仕様に応じて、モータコイルＬに流れるコイル電流ＩＬの電流量を調整すべく、誤差増幅器３１０に印加されコイル電流ＩＬの比較対象となる基準電圧Ｖｒを可変させる場合がある。この場合、従来の立ち上がり時間調整回路３３０によれば、誤差増幅器３１０に印加される基準電圧Ｖｒのレベルを下げていくと、その基準電圧Ｖｒに比例する形で電流検出抵抗Ｒｄによって検出されるコイル電流ＩＬの方も減少していくはずである。
【００１２】
しかしながら、基準電圧Ｖｒが０Ｖに近づいてくると、従来の立ち上がり時間調整回路３３０の比較器３３６において、誤差電圧Ｖｇが第２の閾値電圧Ｖｔ２を下回ってしまい、意図しない立ち上がり時間の調整が行われてしまうことになる。この結果、基準電圧Ｖｒが０Ｖ付近になると、立ち上がり時間の調整が行われてしまうので、誤差電圧Ｖｇが０Ｖまで下がりきらず、コイル電流ＩＬをこれ以上減少させる制御ができなくなる。換言すると、従来の立ち上がり時間調整回路３３０の構成のままでは、基準電圧Ｖｒが０Ｖ付近において、基準電圧Ｖｒとコイル電流ＩＬとの関係が非線形（図９参照）となり、定電流駆動の際の制御特性が悪化するという問題が生じていた。
【課題を解決するための手段】
【００１３】
前記課題を解決するための主たる発明は、モータコイルとＨブリッジ接続された４個の駆動トランジスタを有し、前記駆動トランジスタを導通させて前記モータコイルを通電させる場合に前記モータコイルに流れるコイル電流を一定とさせる定電流駆動を行うモータ駆動回路において、前記モータコイルに流れるコイル電流に相当する電圧降下と、前記コイル電流の基準とする基準電圧と、がそれぞれ印加され、当該電圧降下と基準電圧との誤差電圧を前記駆動トランジスタの制御電極に向けて出力するとともに、前記誤差電圧の立ち上がり時間を短縮させるための立ち上がり時間調整用電源を備えた誤差増幅器と、前記駆動トランジスタが導通するか否かの基準となる第１の閾値電圧よりも低レベルであり、前記立ち上がり時間を短縮させる調整を行うか否かの基準となる第２の閾値電圧を生成する閾値電圧生成回路と、前記誤差電圧と前記第２の閾値電圧との比較により前記モータコイルの通電を開始してから前記誤差電圧が前記第２の閾値電圧を上回るまで前記立ち上がり時間調整用電源をオンさせる制御を行う立ち上がり時間調整回路と、を有することとする。
【発明の効果】
【００１４】
本発明によれば、定電流駆動の際の制御特性を向上させたモータ駆動回路を提供することができる。
【発明を実施するための最良の形態】
【００１５】
＜定電流ドライバ＞
図１は、本発明の一実施形態に係る定電流駆動方式を採用したモータ駆動回路（以下、「定電流ドライバ」という）１００の構成を示す図である。尚、本実施形態では、定電流ドライバ１００は、Ｂｉ−ＣＤＭＯＳプロセスによって１チップの集積回路として実現される場合とする。また、本実施形態の対象とする定電流駆動のモータとしては、例えば、デジタルスチルカメラのアクチュエータの一つであるシャッター機構や絞り機構向けのボイスコイルモータ又はステッピングモータの場合とする。以下、定電流ドライバ１００について詳述する。
【００１６】
＝＝＝端子＝＝＝
定電流ドライバ１００は、ＩＮＡ端子１０１ａ及びＩＮＢ端子１０１ｂ、基準電圧端子１０２、ＯＵＴＡ端子１０３ａ及びＯＵＴＢ端子１０３ｂ、ＶＣＣ端子１０４、ＧＮＤ端子１０５を有する。
【００１７】
ＩＮＡ端子１０１ａ及びＩＮＢ端子１０１ｂは、モータ駆動回路１００全体の制御を司るＣＰＵやマイコン等のプロセッサ２００からのモータ駆動指令ＩＮＡ、ＩＮＢを入力する端子である。  
基準電圧端子１０２は、誤差増幅器３０の非反転入力に印加させる基準電圧Ｖｒの電圧源を接続するための端子である。即ち、基準電圧Ｖｒは、定電流ドライバ１００の外部より誤差増幅器４０の非反転入力へと印加される。かかる基準電圧Ｖｒは、定電流ドライバ１００の仕様に応じて定められる。  
ＯＵＴＡ端子１０３ａ及びＯＵＴＢ端子１０３ｂは、モータコイルＬを接続するための端子である。  
ＶＣＣ端子１０４は、Ｈブリッジ回路１０のソース側電源ＶＣＣを接続するための端子であり、ＧＮＤ端子１０５は、Ｈブリッジ回路１０のシンク側電源ＧＮＤを接続するための端子である。尚、ＧＮＤ端子１０５とシンク側電源ＧＮＤ間には、モータコイルＬに流れるコイル電流ＩＬを検出するための電流検出抵抗Ｒｄが配設される。
【００１８】
＝＝＝内部構成＝＝＝
Ｈブリッジ回路１０は、４個の第１及び第２のソース側トランジスタＵ１、Ｕ２並びに第１及び第２のシンク側トランジスタＤ１、Ｄ２を、つぎのようにＨブリッジ接続することで構成される。即ち、Ｈブリッジ回路１０は、ソース側電源ＶＣＣとシンク側電源ＧＮＤ間に配設した第１のソース側トランジスタＵ１と第１のシンク側トランジスタＤ１による第１の直列接続体の接続点ＯＵＴＡと、ソース側電源ＶＣＣとシンク側電源ＧＮＤ間に配設した第２のソース側トランジスタＵ２と第２のシンク側トランジスタＤ２による第２の直列接続体の接続点ＯＵＴＢとの間に、モータコイルＬを配設したアルファベットＨ字状の構成を成した回路である。尚、本実施形態の場合、第１及び第２のソース側トランジスタＵ１、Ｕ２としてはＰＭＯＳトランジスタが採用され、第１及び第２のシンク側トランジスタＤ１、Ｄ２としては通常のＮＭＯＳやＰＭＯＳと対比して電流能力が高い高耐圧のＮチャネルＤＭＯＳ（Ｄｉｆｆｕｓｅ  ＤＭＯＳ）トランジスタが採用される場合とする。以下、ＮチャネルＤＭＯＳトランジスタの第１の閾値電圧は「Ｖｔ１」とする。
【００１９】
Ｈブリッジ回路１０は、第１のソース側トランジスタＵ１と第２のシンク側トランジスタＤ２が導通（オン）する場合、接続点ＯＵＴＡから接続点ＯＵＴＢに向けてモータコイルＬにコイル電流ＩＬを流し、第２のソース側トランジスタＵ２と第１のシンク側トランジスタＤ１がオンする場合、接続点ＯＵＴＢから接続点ＯＵＴＡに向けてモータコイルＬにコイル電流ＩＬを流す。このように、第１のソース側トランジスタＵ１及び第２のシンク側トランジスタＤ２と、第２のソース側トランジスタＵ２及び第１のシンク側トランジスタＤ１は、相補的にオンオフする。尚、本実施形態では、第１及び第２のソース側トランジスタＵ１、Ｕ２の方はフルオンの状態とし、第１及び第２のシンク側トランジスタＤ１、Ｄ２のみのオンオフ制御によってモータコイルＬを通電させる場合とする。尚、これとは逆に、第１及び第２のシンク側トランジスタＤ１、Ｄ２の方をフルオンの状態とし、第１及び第２のソース側トランジスタＵ１、Ｕ２のみの導通制御によってモータコイルＬを通電させる場合としてもよい。
【００２０】
尚、第１のソース側トランジスタＵ１、第２のシンク側トランジスタＤ２のドレイン・ソース間には回生ダイオード５ａ、５ｄがそれぞれ設けられる。回生ダイオード５ａ、５ｄは、モータコイルＬに流れるコイル電流ＩＬの向きが、接続点ＯＵＴＡから接続点ＯＵＴＢの方向から、接続点ＯＵＴＢから接続点ＯＵＴＡの方向へと切り替わった際の回生動作を補償する。また、第２のソース側トランジスタＵ２、第１のシンク側トランジスタＤ１のドレイン・ソース間にも、同様に回生ダイオード５ｂ、５ｃがそれぞれ設けられる。
【００２１】
抵抗素子ＲＡ、ＲＢ並びにヒステリシスアンプ２０ａ、２０ｂは、ＩＮＡ端子１０１ａ、ＩＮＢ端子１０１ｂからモータ駆動指令ＩＮＡ、ＩＮＢが駆動制御回路３０に供給されるまでの間に設けられる。抵抗素子ＲＡ、ＲＢは、ＩＮＡ端子１０１ａ及びＩＮＢ端子１０１ｂがゼロ入力状態の場合に定電流ドライバ１００の動作を安定させるべく設けられる。即ち、ＩＮＡ端子１０１ａ、ＩＮＢ端子１０１ｂがゼロ入力状態の場合、駆動制御回路３０は、抵抗素子ＲＡ、ＲＢを介してＧＮＤ入力となるので動作が安定する。また、ヒステリシスアンプ２０ａ、２０ｂは、ＩＮＡ端子１０１ａ、ＩＮＢ端子１０１ｂに入力されたモータ駆動指令ＩＮＡ、ＩＮＢに混入されたノイズを除去するので動作が安定する。
【００２２】
駆動制御回路３０は、プロセッサ２００からのモータ駆動指令ＩＮＡ、ＩＮＢを受けて、予め定めておいた通電タイミングに従って、Ｈブリッジ回路１０のバイポーラ駆動を実施すべく、第１のソース側トランジスタＵ１をオンオフさせるモータ駆動信号Ｃ１、第２のソース側トランジスタＵ２をオンオフさせるモータ駆動信号Ｃ２、第１又は第２のシンク側トランジスタＤ１、Ｄ２のいずれか一方をオンオフさせるモータ駆動信号Ｃ３を生成する。また、駆動制御回路３０は、モータの駆動開始に応じて、立ち上がり時間調整回路５０を動作させるトリガーとなるイネーブル信号ＥＮを生成する。
【００２３】
誤差増幅器４０は、基準電圧端子１０２へと印加された基準電圧Ｖｒと、電流検出抵抗Ｒｄによって検出されるコイル電流ＩＬに応じた電圧降下ＶＤと、の誤差電圧Ｖｇを検出して、第１又は第２のシンク側トランジスタＤ１、Ｄ２のゲート電圧として出力する。尚、本実施形態では、基準電圧Ｖｒは、誤差増幅器４０の非反転入力へと印加され、電圧降下ＶＤは、誤差増幅器４０の反転入力へと印加される。
【００２４】
スイッチ６０は、駆動制御回路３０から供給されるモータ駆動信号Ｃ３に基づいて、誤差増幅器４０から出力される誤差電圧Ｖｇを、シンク側トランジスタＤ１、Ｄ２のいずれか一方のゲート電極へと印加する。
【００２５】
立ち上がり時間調整回路５０は、プロセッサ２００からのモータ駆動指令ＩＮＡ、ＩＮＢを受けて、駆動制御回路３０からイネーブル信号ＥＮを受信した場合、第１又は第２のシンク側トランジスタＤ１、Ｄ２のゲート／ソース間電圧Ｖｇｓが第１の閾値電圧Ｖｔ１となるまで急速に立ち上げることで、その立ち上がり時間を短縮させる調整を行うための回路である。尚、立ち上がり時間を短縮させる調整とは、誤差増幅器４０内の立ち上がり時間調整用電源４６を動作させる立ち上がり時間調整制御信号ＣＴＬを生成して、誤差増幅器４０から第１又は第２のシンク側トランジスタＤ１、Ｄ２のゲート電極へと印加させる誤差電圧Ｖｇを昇圧することで行われる。従って、第１又は第２のシンク側トランジスタＤ１、Ｄ２は、プロセッサ２００からのモータ駆動指令ＩＮＡ、ＩＮＢを受けた場合に、遅延時間も無く速やかにオンとなり、モータコイルＬにコイル電流ＩＬが流れ始める。
【００２６】
＜誤差増幅器＞
図２は、本発明の一実施形態に係る誤差増幅器４０の構成を示す図である。誤差増幅器４０は、差動増幅回路４２、カレントミラー回路４４、立ち上がり時間調整用電源４６を有する。
【００２７】
差動増幅回路４２は、定電流ＩＡを流す定電流源４１と、定電流ＩＡを分流させた電流ＩＡ１、ＩＡ２がそれぞれ流れる差動トランジスタ対（Ｂ１、Ｂ２）と、によって構成される。尚、差動トランジスタ対（Ｂ１、Ｂ２）の一方のＰＮＰ型トランジスタＢ１のベース電極には基準電圧Ｖｒが印加され、他方のＰＮＰ型トランジスタＢ２のベース電極には電圧降下ＶＤが印加される。即ち、基準電圧Ｖｒと対比して電圧降下ＶＤが高いレベルの場合、ＰＮＰ型トランジスタＢ１の方がＰＮＰ型トランジスタＢ２よりも定電流ＩＡを吸い込む能力が高くなるので、ＰＮＰ型トランジスタＢ１に流れる電流ＩＡ１の方がＰＮＰ型トランジスタＢ２に流れる電流ＩＡ２よりも電流量が多くなる。一方、基準電圧Ｖｒと対比して電圧降下ＶＤが低いレベルの場合、前述の例とは逆となり、ＰＮＰ型トランジスタＢ２に流れる電流ＩＡ２の方がＰＮＰ型トランジスタＢ１に流れる電流ＩＡ１よりも電流量が多くなる。
【００２８】
カレントミラー回路４４は、ＰＮＰ型トランジスタＢ１、Ｂ２のコレクタ側に配設され且つドレイン電極とゲート電極間を短絡させたＮＭＯＳトランジスタＭ１、Ｍ２のゲート電極と、ＮＭＯＳトランジスタＭ５、Ｍ６のゲート電極とを接続して構成される。即ち、ＰＮＰ型トランジスタＢ１に流れる電流ＩＡ１は、ＮＭＯＳトランジスタＭ６に流れる電流として複製されるとともに、ＰＮＰ型トランジスタＢ２に流れる電流ＩＡ２は、ＮＭＯＳトランジスタＭ５に流れる電流として複製される。尚、ドレイン電極とゲート電極間を短絡させたＰＭＯＳトランジスタＭ３と、ＰＭＯＳトランジスタＭ４、それぞれのゲート電極を共通接続して構成されるカレントミラー回路は、ＮＭＯＳトランジスタＭ５、Ｍ６の定電流負荷となる。
【００２９】
従って、誤差増幅器４０は、基準電圧Ｖｒと電圧降下ＶＤとの誤差電圧に応じて、ＰＭＯＳトランジスタＭ４からＮＭＯＳトランジスタＭ６へと流れる電流が定まり、その電流量に応じたＰＭＯＳトランジスタＭ４とＮＭＯＳトランジスタＭ６の接続点の電圧が、誤差電圧Ｖｇとして、スイッチ６０を介して第１又は第２のシンク側トランジスタＤ１、Ｄ２のゲート電極へと印加される。
【００３０】
立ち上がり時間調整用電源４６は、定電流源ＩＣと、立ち上がり時間調整回路５０からの立ち上がり時間調整制御信号ＣＴＬ（通常時：Ｌレベル、立ち上がり時間調整時：Ｈレベル）によって定電流源ＩＣをオンオフするＮＭＯＳトランジスタＭ７と、ＰＭＯＳトランジスタＭ８、Ｍ９並びにＰＭＯＳトランジスタＭ１０、Ｍ１１によるカレントミラー回路と、によって構成される。例えば、立ち上がり時間調整制御信号ＣＴＬが立ち上がり時間を短縮させる旨を指示するＨレベルの場合、ＮＭＯＳトランジスタＭ７はオフからオンへと切り替わる。そして、ＰＭＯＳトランジスタＭ１０、Ｍ１１より成るカレントミラー回路が稼動して、ＰＭＯＳトランジスタＭ８、Ｍ９より成るカレントミラー回路において定電流源ＩＣを複製した定電流ＩＢが生成される。この結果、誤差増幅器４０の出力には当該定電流ＩＢが重畳されるので、誤差電圧Ｖｇの電位が上昇していき、誤差電圧Ｖｇの立ち上がり時間が短縮することになる。
【００３１】
＜立ち上がり時間調整回路＞
＝＝＝ダイオードＭ２０の働き＝＝＝
図３は、本発明の一実施形態に係る立ち上がり時間調整回路５０の構成を示す図である。
【００３２】
立ち上がり時間調整回路５０は、定電流ＩＣを生成する定電流源５２と、ダイオードＭ２０と、比較器５５と、によって構成される。尚、定電流源５２とダイオードＭ２０によって構成される回路は、本発明に係る『閾値電圧生成回路』の一実施形態であり、比較器５５と立ち上がり時間調整用電源４６のＮＭＯＳトランジスタＭ７とによって構成される回路は、本発明に係る『立ち上がり時間調整回路』の一実施形態である。
【００３３】
ダイオードＭ２０は、ドレイン電極とゲート電極を短絡することでダイオードとして機能させ、定電流ＩＣが順方向に流れることで第２の閾値電圧Ｖｔ２’（順方向電圧）を生成する。尚、本実施形態のダイオードＭ２０としては、第１及び第２のシンク側トランジスタＤ１、Ｄ２の第１の閾値電圧Ｖｔ１よりも低い第２の閾値電圧Ｖｔ２’を持つＭＯＳトランジスタを採用する。即ち、つぎの式（１）が成立することになる。  
第２の閾値電圧Ｖｔ２’＜  第１の閾値電圧Ｖｔ１    ・・・式（１）
例えば、第１及び第２のシンク側トランジスタＤ１、Ｄ２としてＤＭＯＳトランジスタを採用する場合、高耐圧のＭＯＳトランジスタであるほど閾値電圧が高くなる性質があるので、ダイオードＭ２０として低耐圧のＮＭＯＳトランジスタを採用することによって、式（１）の条件を容易に成立させることができる。
【００３４】
比較器５５は、第２の閾値電圧Ｖｔ２’と誤差電圧Ｖｇを比較して、誤差増幅器４０が有する立ち上がり時間調整用電源４６を作動又は停止させるための立ち上がり時間調整制御信号ＣＴＬを生成する。比較器５５は、誤差電圧Ｖｇが第２の閾値電圧Ｖｔ２’を下回る間、立ち上がり時間の調整を行うために、立ち上がり時間調整用電源４６による調整を行うためのＨレベルの立ち上がり時間調整制御信号ＣＴＬを生成する。この結果、誤差電圧Ｖｇ、すなわち、第１及び第２のシンク側トランジスタＤ１、Ｄ２のゲート／ソース間電圧Ｖｇｓが第２の閾値電圧Ｖｔ２’となるまで急速に立ち上がることになる。また、比較器５５は、誤差電圧Ｖｇが第２の閾値電圧Ｖｔ２’を上回るとき、通常の定電流駆動に切り替えるために、立ち上がり時間調整用電源４６による立ち上がり時間の調整を停止させるためのＬレベルの立ち上がり時間調整制御信号ＣＴＬを生成する。
【００３５】
以上の構成により、立ち上がり時間調整回路５０は、プロセッサ２００からモータ駆動指令ＩＮＡ、ＩＮＢを受けた場合（図４（ａ）参照）、第１又は第２のシンク側トランジスタＤ１、Ｄ２のゲート／ソース間電圧Ｖｇｓが、第１及び第２のシンク側トランジスタＤ１、Ｄ２の第１の閾値電圧Ｖｔ１となるまで急速に立ち上がるのではなく（図４（ｂ）破線参照）、第１の閾値電圧Ｖｔ１よりも低い第２の閾値電圧Ｖｔ２’となるまで（図４（ｂ）実線参照）急速に立ち上がることになる。そして、第１又は第２のシンク側トランジスタＤ１、Ｄ２のゲート／ソース間電圧Ｖｇｓが、第２の閾値電圧Ｖｔ２’を上回ったとき、立ち上がり時間調整回路５０による立ち上がり時間の調整が停止し、第１又は第２のシンク側トランジスタＤ１、Ｄ２のゲート／ソース間電圧Ｖｇｓは、立ち上がり時間調整用電源４６の影響を受けない通常動作時の誤差電圧Ｖｇによって徐々に立ち上がっていくことになる。そして、第１又は第２のシンク側トランジスタＤ１、Ｄ２のゲート／ソース間電圧Ｖｇｓが、第１の閾値電圧Ｖｔ１を超えたときに導通し、モータコイルＬにコイル電流ＩＬが流れ始める（図４（ｃ）参照）。
【００３６】
この結果、定電流ドライバ１００の仕様に応じて、誤差増幅器４０に印加させる基準電圧Ｖｒを０Ｖ付近まで減少させた場合、それに追従した形で誤差電圧Ｖｇも低下していくことになるが、比較器５５において立ち上がり時間調整を行うための基準電圧を、従来の第１の閾値電圧Ｖｔ１から第２の閾値電圧Ｖｔ２’まで予め低下させているので、基準電圧Ｖｒに比例する形で電流検出抵抗Ｒｄによって検出されるコイル電流ＩＬの方もさらに減少していく。
【００３７】
即ち、本発明に係る立ち上がり時間調整回路５０によれば、従来の立ち上がり時間調整回路３３０と対比して、プロセッサ２００からモータ駆動指令ＩＮＡ、ＩＮＢを受けてからコイル電流ＩＬが流れ始めるまで若干の遅延時間（図４（ｃ）の時間ｔ０から時間ｔ１を参照）を伴うものの、基準電圧Ｖｒが０Ｖ付近において基準電圧Ｖｒとコイル電流ＩＬの関係が非線形とはならず、基準電圧Ｖｒを０Ｖから高くしていく際のコイル電流ＩＬの線形性を確保することができる。換言すると、モータ駆動指令ＩＮＡ、ＩＮＢを受けてからコイル電流ＩＬが流れ始めるまでの遅延時間の短縮化と、基準電圧Ｖｒとコイル電流ＩＬとの線形性とを、バランス良く実現できる。よって、基準電圧Ｖｒが０Ｖ付近において立ち上がり時間調整回路５０の誤動作を防止でき、定電流ドライバ１００における定電流駆動の際の制御特性を向上することができる。
【００３８】
＝＝＝閾値電圧調整用抵抗の働き＝＝＝
ところで、第１及び第２のシンク側トランジスタＤ１、Ｄ２をＤＭＯＳトランジスタとし、ダイオードＭ２０をＮＭＯＳトランジスタとした場合、第１の閾値電圧Ｖｔ１と第２の閾値電圧Ｖｔ２’のレベルが離れすぎてしまい、立ち上がり時間調整回路５０の本来の目的である、モータ駆動指令ＩＮＡ、ＩＮＢを受けてからコイル電流ＩＬが流れ始めるまでの遅延時間が長くなる恐れがある。そこで、立ち上がり時間調整回路５０は、第２の閾値電圧Ｖｔ２’を第１の閾値電圧Ｖｔ１に近づける調整を行うため、図３に示すように、ダイオードＭ２０のソース電極とシンク側電源ＧＮＤとの間に、閾値電圧調整用抵抗Ｒ２０を配設することが好ましい。この場合、比較器５５の非反転入力に印加される第２の閾値電圧Ｖｔ２は、定電流源５２において生成された定電流ＩＣがダイオードＭ２０を介して閾値電圧調整用抵抗Ｒ２０に流れることで生じた閾値電圧調整用抵抗Ｒ２０の電圧降下（＝Ｒ２０×ＩＣ）と、第２の閾値電圧Ｖｔ２’と、を加算した電圧となり、つぎの式（２）の関係が成立する。  
Ｖｔ２  ＝  Ｖｔ２’＋Ｒ２０×ＩＣ  ＜  Ｖｔ１  ・・・式（２）
【００３９】
以上の閾値電圧調整用抵抗Ｒ２０を加えた構成により、立ち上がり時間調整回路５０は、プロセッサ２００からモータ駆動指令ＩＮＡ、ＩＮＢを受けた場合（図５（ａ）参照）、第１又は第２のシンク側トランジスタＤ１、Ｄ２のゲート／ソース間電圧Ｖｇｓが、第２の閾値電圧Ｖｔ２’を超えて第２の閾値電圧Ｖｔ２（＝Ｖｔ２’＋Ｒ２０×ＩＣ）となるまで（図５（ｂ）実線参照）急速に立ち上がる。そして、第１又は第２のシンク側トランジスタＤ１、Ｄ２のゲート／ソース間電圧Ｖｇｓが、第２の閾値電圧Ｖｔ２を上回ったとき、立ち上がり時間調整回路５０による調整が停止し、第１又は第２のシンク側トランジスタＤ１、Ｄ２のゲート／ソース間電圧Ｖｇｓは、立ち上がり時間調整用電源４６の影響を受けない誤差電圧Ｖｇによって徐々に立ち上がっていくことになる。そして、第１又は第２のシンク側トランジスタＤ１、Ｄ２のゲート／ソース間電圧Ｖｇｓが、第１の閾値電圧Ｖｔ１を超えたときにオンとなり、モータコイルＬにコイル電流ＩＬが流れ始める（図５（ｃ）参照）。
【００４０】
この結果、第１の閾値電圧Ｖｔ１と第２の閾値電圧Ｖｔ２’のレベルが離れすぎた場合であっても、モータ駆動指令ＩＮＡ、ＩＮＢを受けてからコイル電流ＩＬが流れ始めるまでの遅延時間の短縮化と、基準電圧Ｖｒとコイル電流ＩＬとの線形性と、をさらにバランス良く実現することが可能となる。よって、基準電圧Ｖｒが０Ｖ付近において立ち上がり時間調整回路５０の誤動作を防止でき、定電流ドライバ１００における定電流駆動の際の制御特性をさらに向上することができる。
【００４１】
＜その他の実施形態＞
第１及び第２のシンク側トランジスタＤ１、Ｄ２としてＤＭＯＳトランジスタを採用するとともに、ダイオードＭ２０として第１及び第２のシンク側トランジスタＤ１、Ｄ２と同一のＤＭＯＳトランジスタを採用してもよい。尚、この場合、ダイオードＭ２０は、第１及び第２のシンク側トランジスタＤ１、Ｄ２の第１の閾値電圧Ｖｔ１よりも低い第２の閾値電圧Ｖｔ２’を有したダイオードである必要がある。例えば、Ｂｉ−ＣＤＭＯＳプロセスの中のイオン注入工程によって閾値調整を行うことで、閾値電圧の異なる二種類のＤＭＯＳトランジスタを採用できる。
【００４２】
また、Ｈブリッジ回路１０は、第１及び第２のソース側トランジスタＵ１、Ｕ２並びに第１及び第２のシンク側トランジスタＤ１、Ｄ２として、ＮＰＮ型又はＰＮＰ型バイポーラトランジスタを用いて構成してもよい。この場合、立ち上がり時間調整回路５０は、第１及び第２のシンク側トランジスタＤ１、Ｄ２のベース電極に供給されるベース電流の立ち上がり時間を調整することになる。また、この場合、前述した第１及び第２のシンク側トランジスタＤ１、Ｄ２がＤＭＯＳトランジスタの場合と同様の理由で、ダイオードＭ２０としては第１及び第２のシンク側トランジスタＤ１、Ｄ２と同一のＮＰＮ型又はＰＮＰ型バイポーラトランジスタを採用してもよい。
【００４３】
以上、本発明の実施形態について、その実施形態に基づき具体的に説明したが、これに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
【図面の簡単な説明】
【００４４】
【図１】本発明の一実施形態に係る定電流ドライバの構成を示す図である。
【図２】本発明の一実施形態に係る誤差増幅器の構成を示す図である。
【図３】本発明の一実施形態に係る立ち上がり時間調整回路の構成を示す図である。
【図４】本発明の一実施形態に係る立ち上がり時間調整回路の動作を説明するための図である。
【図５】本発明の一実施形態に係る立ち上がり時間調整回路の動作を説明するための図である。
【図６】従来の定電流ドライバの構成を示す図である。
【図７】従来の立ち上がり時間調整回路の動作を説明するための図である。
【図８】従来の立ち上がり時間調整回路の動作を説明するための図である。
【図９】従来の立ち上がり時間調整回路の動作を説明するための図である。
【符号の説明】
【００４５】
５ａ〜５ｄ  回生ダイオード
１０  Ｈブリッジ回路
２０ａ、２０ｂ  ヒステリシスアンプ
３０  駆動制御回路
４０、３１０  誤差増幅器
４２  差動増幅回路
４４  カレントミラー回路
４６  立ち上がり時間調整用電源
５０、３３０  立ち上がり時間調整回路
５２、３３２  定電流源
５５  比較器
６０、３２０  スイッチ
１００、３００  定電流ドライバ
１０１ａ、１０１ｂ  ＩＮＡ端子、ＩＮＢ端子
１０２  基準電圧端子
１０３ａ、１０３ｂ  ＯＵＴＡ端子、ＯＵＴＢ端子
１０４  ＶＣＣ端子
１０５  ＧＮＤ端子
２００  プロセッサ
【図１】
2008029137.tif 000003
【図２】
2008029137.tif 000004
【図３】
2008029137.tif 000005
【図４】
2008029137.tif 000006
【図５】
2008029137.tif 000007
【図６】
2008029137.tif 000008
【図７】
2008029137.tif 000009
【図８】
2008029137.tif 000010
【図９】
2008029137.tif 000011