(57)【要約】【課題】半導体装置に不良が発生した場合に装置に使用しているチップがウェハの状態でどの位置にあるか判別し、不良解析に要する時間を短縮する。【解決手段】ウェハ１０は縮小投影露光装置を用いて露光され、ウェハ中心部のチップ１とウェハ周辺部のチップ２とで異なるパターンを形成し、ウェハ１０をダイシングしてチップ１および２として切り離した後もウェハ状態でのチップ位置の概要が簡単に把握できる。【選択図】図１
2008053474.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体装置が形成されるウェハにおいて、
該ウェハ内が複数の領域に分けられ、各領域に形成される半導体装置の有するパターンが、各領域ごとに異なっていることを特徴とするウェハ。
【請求項２】
ウェハの中心部の領域と周辺部の領域とで、半導体装置の有するパターンが異なっていることを特徴とする請求項１に記載のウェハ。
【請求項３】
それぞれ異なる領域に形成されている半導体装置は、一部のパッド形状を異ならせることによって、それぞれの半導体装置の有するパターンが異なっていることを特徴とする請求項１に記載のウェハ。
【請求項４】
それぞれ異なる領域に形成されている半導体装置は、一部のバンプ形状を異ならせることによって、それぞれの半導体装置の有するパターンが異なっていることを特徴とする請求項１に記載のウェハ。
【請求項５】
形状を異ならせている前記パッドは、信号線が接続されていないパッドであることを特徴とする請求項３に記載のウェハ。
【請求項６】
形状を異ならせている前記バンプは、信号線が接続されていないバンプであることを特徴とする請求項４に記載のウェハ。
【請求項７】
ウェハ上に複数の半導体装置を形成した後、個片に切り分けることによって個々の半導体装置を得る半導体装置の製造方法において、
上記ウェハ内が複数の領域に分けられ、各領域に形成される半導体装置の有するパターンが、各領域ごとに異なっていることを特徴とする半導体装置の製造方法。
【請求項８】
各半導体装置が有するパターンはフォトリソグラフィー法によって形成されるものであり、
上記ウェハ上の各領域に形成される半導体装置の有するパターンは、露光時に使用するレチクルを交換することによって異ならせられることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
個片に切り分けられた後で不良が発見された半導体装置に対して、該半導体装置のウェハ上の位置情報を上記パターンの形状から判断し、
上記位置情報と不良結果とを製造工程にフィードバックすることを特徴とする請求項７に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ウェハ及びそれを用いた半導体装置の製造方法に関するものであり、半導体集積回路の製造履歴記憶手段に関するものである。
【背景技術】
【０００２】
製造工程が終了した半導体集積回路装置（以下、単に半導体装置と称する）には、装置表面に装置型名、製造時期などが記載されている。上記半導体装置に不良が発生した場合には、前記の装置型名、製造時期などから該当する半導体装置の製造工程履歴の調査が実施される。上記製造工程履歴の調査は、ウェハ製造工程、組立工程などについて行われる。
【０００３】
上記半導体装置に発生する不良としては、たとえばウェハ製造工程においては、酸化膜破壊、表面特性劣化、エレクトロマイグレーションなどがある。これらの不良は、上記半導体装置の微細化、高集積化に伴って増加する傾向にある。
【０００４】
しかし、上記製造工程履歴の調査では、ウェハロットの何番のウェハのどの位置のチップで不良が発生しているかを知ることはできない。従って、信頼性試験や市場で不良が発生した場合、その不良品のウェハ番号、ウェハ内での位置、電気的特性等の情報が分からないので、不良解析、製造プロセスへのフィードバックを迅速に行えないという問題点があった。このため、ＩＣチップ出荷後の履歴追跡のための手段として、多くの手法が開示されている。
【０００５】
特許文献１においては、チップへ直接履歴を書き込む方法として、チップがスクライブされて個片に分割される前のウェハの段階で、プローバ試験で用いられる探針によって、空きパッドに刻印が記す方法が開示されている。この方法では、空きパッドに記す刻印の有無の夫々を、２進数の１と０とに対応させることにより、チップの履歴を追跡することができる。
【０００６】
特許文献２においては、チップ内に不揮発性メモリーを配置し、履歴を書き込む方法が開示されている。
【特許文献１】特開平３−６４９４１号公報（平成３年３月２０日公開）
【特許文献２】特開平７−３３５５０９号公報（平成７年１２月２２日公開）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記従来の製造工程履歴の調査では、ウェハロットの何番のウェハのどの位置（例えばウェハ中心部とか周辺部等）のチップで不良が発生しているかを知ることはできない。従って、チップの不良解析に時間が掛かるという問題点を有する。なお、チップの不良が発生する要因としては、ウェハ製造時のウェハ面内の温度バラツキや、エッチング速度の違い等に依存する電気的特性のバラツキ等がある。
【０００８】
また、上記特許文献１、２に開示されている方法は、テスト工数の増加やＩＣチップコストの上昇を招くため、高価格の製品にしか適用できないという問題点を有する。
【０００９】
本発明は、上記従来の問題点に鑑みてなされたものであって、その目的は、コストの増加を招くことなく、不良が発生した位置を迅速に把握することができるウェハ及びそれを用いた半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
本発明のウェハは、上記課題を解決するために、複数の半導体装置が形成されるウェハにおいて、ウェハ内が複数の領域に分けられ、各領域に形成される半導体装置の有するパターンが、各領域ごとに異なっていることを特徴とする。
【００１１】
上記の発明によれば、ウェハをダイシングして半導体装置として切り離した後も、半導体装置の有するパターンが、各領域ごとに異なっているので、ウェハ状態での半導体装置の位置の概要が簡単に把握できる。このため、不良解析において、ウェハでの面内傾向が類推可能となり、原因の把握が迅速に行えるようになり、製造条件へフィードバックすることにより、歩留まりの向上を図ることができる。
【００１２】
また、本発明のウェハでは、ウェハの中心部の領域と周辺部の領域とで、半導体装置の有するパターンが異なっていることを特徴とする。
【００１３】
これにより、ウェハにダイシングを行い、切り離された半導体装置について、半導体装置の有するパターンが、ウェハの中心部と周辺部とで異なっているので、ウェハの中心部に位置した半導体装置か、周辺部に位置した半導体装置かを判別可能となる。従って、製造条件へフィードバックすることにより、歩留まりの向上を図ることができる。
【００１４】
また、本発明のウェハでは、それぞれ異なる領域に形成されている半導体装置は、一部のパッド形状を異ならせることによって、それぞれの半導体装置の有するパターンが異なっていることを特徴とする。
【００１５】
これにより、ウェハにダイシングを行い、切り離された半導体装置について、パターンが異なるパッド形状を確認することにより、ウェハ面内における位置の判別が可能となる。
【００１６】
また、本発明のウェハでは、それぞれ異なる領域に形成されている半導体装置は、一部のバンプ形状を異ならせることによって、それぞれの半導体装置の有するパターンが異なっていることを特徴とする。
【００１７】
これにより、ウェハにダイシングを行い、切り離された半導体装置について、パターンが異なるバンプ形状を確認することにより、ウェハ面内における位置の判別が可能となる。
【００１８】
また、本発明のウェハでは、形状を異ならせているパッドは、信号線が接続されていないパッドであることを特徴とする。
【００１９】
これにより、信号線が接続されていないパッドの形状を一部変更しても、アセンブリ等での問題は発生しない。
【００２０】
また、本発明のウェハでは、形状を異ならせているバンプは、信号線が接続されていないバンプであることを特徴とする。
【００２１】
これにより、信号線が接続されていないバンプの形状を一部変更しても、アセンブリ等での問題は発生しない。
【００２２】
また、本発明の半導体装置の製造方法では、ウェハ上に複数の半導体装置を形成した後、個片に切り分けることによって個々の半導体装置を得る半導体装置の製造方法において、ウェハ内が複数の領域に分けられ、各領域に形成される半導体装置の有するパターンが、各領域ごとに異なっていることを特徴とする。
【００２３】
これにより、同一ウェハ上で異なるパターンを半導体装置に形成することができる。従って、ウェハをダイシングして半導体装置として切り離した後も、半導体装置の有するパターンが、各領域ごとに異なっているので、ウェハ状態での半導体装置の位置の概要が簡単に把握できる。
【００２４】
また、本発明の半導体装置の製造方法では、各半導体装置が有するパターンはフォトリソグラフィー法によって形成されるものであり、ウェハ上の各領域に形成される半導体装置の有するパターンは、露光時に使用するレチクルを交換することによって異ならせられることを特徴とする。
【００２５】
これにより、同一ウェハ上で異なるパターンを半導体装置に形成することができる。従って、ウェハをダイシングして半導体装置として切り離した後も、半導体装置の有するパターンが、使用するレチクルごとに異なっているので、ウェハ状態での半導体装置の位置の概要が簡単に把握できる。
【００２６】
また、本発明の半導体装置の製造方法では、個片に切り分けられた後で不良が発見された半導体装置に対して、半導体装置のウェハ上の位置情報をパターンの形状から判断し、
位置情報と不良結果とを製造工程にフィードバックすることを特徴とする。
【００２７】
これにより、半導体装置製造時のウェハ面内の温度バラツキや、エッチング速度の違い等に依存する特性バラツキ等の不良解析に要する時間が短縮可能となり、歩留まりの向上を図ることができる。
【発明の効果】
【００２８】
本発明のウェハは、以上のように、複数の半導体装置が形成されるウェハにおいて、ウェハ内が複数の領域に分けられ、各領域に形成される半導体装置の有するパターンが、各領域ごとに異なっていることを備えているものである。
【００２９】
それゆえ、ウェハをダイシングして半導体装置として切り離した後も、半導体装置の有するパターンが、各領域ごとに異なっているので、ウェハ状態での半導体装置の位置の概要が簡単に把握できる。従って、不良解析において、ウェハでの面内傾向が類推可能となり、原因の把握が迅速に行うことができるという効果を奏する。
【発明を実施するための最良の形態】
【００３０】
本発明の一実施形態について図１〜図４に基づいて説明すれば、以下の通りである。
【００３１】
半導体装置の製造方法においては、シリコンウェハ（以下、ウェハ）上に金属パターン層や絶縁層を積層して各種配線やロジック素子を作り込むことによって、所定の機能を有する半導体装置を製造する。上記ウェハには、多数の半導体装置が一括して作り込まれ、その後、上記ウェハを個別のチップに切り分けることによって個々の半導体装置が得られる。
【００３２】
上記ウェハに金属パターン層を形成する時には、一般的なフォトリソグラフィー工程が用いられる。以下に、金属パターン層の形成工程について図４を参照して説明する。尚、図４は、フォトリソグラフィー工程に用いられる縮小投影露光装置４０の模式図である。
【００３３】
先ず、ウェハへ金属パターンを書き込むには、ウェハの全面に金属層を形成し、さらにその上にレジストを成膜する。そして、上記レジストに対して露光工程を行う。この露光工程では、所定のパターンが形成されたマスクを使用し、該マスクのパターンを光やＸ線でレジスト上に転写する。
【００３４】
上記露光工程では、縮小投影露光装置４０のＸ−Ｙステージ４６上に、金属層およびレジストが成膜されたウェハ１０を載置し、光源（例えば、水銀ランプ）４１の光を集光レンズ４２、マスク４３、縮小投影レンズ４４を介してウェハ１０に照射する。マスク４３としては、１から数チップ分の拡大寸法マスクすなわちレチクル４３を使用する。レチクル４３のパターンは縮小投影レンズ４４で縮小されてウェハ１０上に結像される。１回の露光は１から数チップ分なので、ウェハ１０全体を露光するには、Ｘ−Ｙステージ４６を移動させ、図５（ａ）、もしくは図５（ｂ）に示すような順序で、１レチクル分のパターンを繰り返し露光するステップ  アンド  リピート露光を行う。
【００３５】
本発明においては、このステップ  アンド  リピート露光時にレチクル４３を交換することにより、同一ウェハ１０上に異なるパターンを有するチップを形成する。例えば、１枚のウェハ１０を露光中にウェハ１０の中心部と周辺部とでパターンを変更することが可能となる。
【００３６】
図１にレチクル４３の交換を行ってパターンを形成したウェハ１０の一例を示す。図１では、ウェハ中心部のチップにおいてパターン(1)を形成し、ウェハ周辺部のチップにおいてパターン(2)を形成した例を示している。
【００３７】
尚、図１の例では、１枚のウェハに対して２枚のマスクを用い、２種類のパターンのチップを形成しているが、本発明はこれに限定されるものではない。露光時のマスク交換枚数を増やせば、１枚のウェハに対して３種類以上のパターンのチップを形成することも可能である。例えば、１枚のウェハに対して４枚のマスクを用い、ウェハの左上、左下、右上、右下の４つの領域でパターンを異ならせることも可能である。但し、使用マスクの枚数を増やした場合には、マスクの交換による生産工数の増加が生じるため、コストや生産効率を考慮して使用マスクの枚数を決定することが適当である。通常は、図１に示すように、周辺と中央との２パターン程度が適当であると考えられる。
【００３８】
このように、本実施の形態に係る半導体装置の製造方法では、同一のウェハから製造されるチップ（すなわち半導体装置）において、該チップが有する金属パターンをウェハ上における位置によって異ならせている。このため、製造されたチップが個片に切り離された後であっても、該チップが有するパターンを確認することによって、そのチップがウェハのどの位置にあったかの情報を容易かつ迅速に認識することができる。例えば、パターン形状の異なるチップをアセンブリし、エージングを行う。エージング後、不良デバイスのパッケージからチップを取り出し、そのチップ表面を観察するだけで、該不良チップのウェハの面内での位置情報（中心部または周辺部など）がわかる、これにより、不良チップにおける不良解析の結果を、上記位置情報を含めて製造条件へフィードバックすることができ、歩留まりの向上、すなわち不良発生率の低下を図ることができる。
【００３９】
続いて、チップのウェハ上における位置情報を確認可能とするための、チップパターンについて具体例を挙げて説明する。
【００４０】
半導体装置であるチップは、通常、他のプリント基板上にワイヤボンディングやフリップチップ実装等により実装される。このため、チップ周辺部には、プリント基板との接続を行うためにバンプパターン（フリップチップ実装の場合）やパッドパターン（ワイヤボンディングの場合）が形成される。
【００４１】
このようなバンプパターンまたはパッドパターンは、確実にチップの表面に存在し、また、チップの周辺部に配される、このことから、これらのバンプパターンまたはパッドパターンに位置情報を含ませた場合、不良チップに対しての位置分析を行う場合に、該位置情報を含むパターンの認識が容易に行える。以下の説明では、チップにバンプパターンが形成されており、該バンプパターンの形状をチップのウェハ上における位置によって異ならせる場合を例示する。尚、以下の説明において、図２は例えばウェハの中心部にて形成されるチップ１のバンプパターンを示すものであり、図３はウェハの周辺部にて形成されるチップ２のバンプパターンを示すものである。また、図２および図３ともチップ周辺部に形成されるバンプパターンのみを図示しており、他の配線パターン等は図示を省略している。
【００４２】
図２に示すチップ１には、半導体装置において通常設けられる入力パッド２１および出力パッド２２以外に、認識用パッド２３が設けられている。チップ１においては、入力２１からチップを制御する信号が入り、出力パッド２２から結果が出力される。認識用パッド２３は、該チップ１がウェハのどの位置にあったかを示す位置情報を含めるためのパッドである。認識用パッド２３には、信号線の接続はないものとする。
【００４３】
また、図３に示すチップ２においても同様に、入力パッド３１、出力パッド３２、および認識用パッド３３が形成されている。
【００４４】
チップ１とチップ２とを比較した場合、チップ１における認識用パッド２３と、チップ２における認識用パッド３３とではその形状が異なるものとされており、このことによって、チップ１とチップ２とは異なるパターンを有するものとなっている。
【００４５】
このように、チップ１とチップ２とでは、認識用パッド２３および３３の形状が異なることにより、これらのチップが個片に切り離された状態であっても、各チップがウェハの中心部で製造されたのか、周辺部で製造されたのかが一目で確認ができる。
【００４６】
また、認識用パッド２３および３３は、パッケージへの端子接続に使用されるものではなく、チップ内部との電気的接続はない。このため、バンプの形状を一部変更しても、アセンブリ等での問題は発生しない。
【００４７】
尚、本発明において、認識用パッドのパターンは上記説明のようなバンプパターンに限るものではなく、メタル配線層等、チップの表面から認識可能なものであればよい。また、上記説明では、認識用パッドの形状の違いによってチップの位置情報を判別するものとしたが、認識用パッドの有無によってチップを判別するものであってもよい。
【００４８】
さらに、本実施の形態では、信号線の接続がないパターンにてチップ判別を行っているが、アセンブリ等での問題ないことを確認できれば、信号線の接続があるパッド等のパターンにおいても、その形状を異ならせることでチップ判別を行うことも可能である。すなわち、信号線の接続がある入力パッドもしくは出力パッドにおいて、認識用パッドの機能を兼用させることができる。この構成は、チップ区別専用の認識用パッドを別個に形成するためのスペース上の余裕が無い場合において有効である。
【００４９】
なお、本発明は、上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【図面の簡単な説明】
【００５０】
【図１】レチクルの交換を行ってパターンを形成したウェハの平面図である。
【図２】ウェハ中心部のチップのバンプパターン図である。
【図３】ウェハ周辺部のチップのバンプパターン図である。
【図４】縮小投影露光装置の模式図である。
【図５】図５（ａ）、（ｂ）はウェハ内の露光順序例である。
【符号の説明】
【００５１】
１：ウェハ中心部にて形成されるチップ
２：ウェハ周辺部にて形成されるチップ
１０：ウェハ
２１、３１：入力パッド
２２、３２：出力パッド
２３、３３：認識用パッド
４０：縮小投影露光装置
４１：光源
４２：集光レンズ
４３：マスク（レチクル）
４４：縮小投影レンズ
４６：Ｘ−Ｙステージ
【図１】
2008053474.tif 000003
【図２】
2008053474.tif 000004
【図３】
2008053474.tif 000005
【図４】
2008053474.tif 000006
【図５】
2008053474.tif 000007