(57)【要約】【課題】電極層の電気的抵抗を増大させることなく、ラビング不良の発生を抑制することのできるＦＦＳモードの液晶装置を提供すること。【解決手段】液晶装置１００の素子基板１０上には、薄膜トランジスタ３０の上層側が有機平坦化膜からなる層間絶縁膜６で覆われ、層間絶縁膜６の上層には、共通電極９ａがベタの電極層として形成されている。共通電極９ａの上層には電極間絶縁膜８が形成され、その上には、スリット状の間隙部７ｂを有する画素電極７ａが形成されている。ベタに形成された共通電極９ａと比較して、スリット状の間隙部７ｂが形成されている画素電極７ａは膜厚が薄いので、ラビング処理を好適に行うことができる。【選択図】図３
2008268841.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を備えてなり、各前記画素に対応してスイッチング素子が設けられてなる液晶装置において、
前記スイッチング素子が形成されてなる素子基板と、
前記スイッチング素子を上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成される第１の電極層と、
前記素子基板に形成されており、電極間絶縁膜を介して前記第１電極と平面的に重なる第２の電極層と、を具備し、
各前記画素は、前記第１電極と前記第２の電極層とが平面的に重なる第１領域と、前記第１電極および前記第２の電極層のうち前記第１の電極層のみが形成されてなる第２領域と、を含んでなり、
前記第２の電極層の膜厚が前記第１の電極層の膜厚より薄いことを特徴とする液晶装置。
【請求項２】
前記素子基板が配向処理されてなることを特徴とする請求項１に記載の液晶装置。
【請求項３】
前記第２の電極層上に配向膜が形成されてなり、前記第１領域と前記第２領域との境界において前記配向膜に段差が形成されてなることを特徴とする請求項２に記載の液晶装置。
【請求項４】
前記第１の電極層および前記第２の電極層のいずれか一方が前記スイッチング素子に接続された画素電極であり、他方が前記複数の画素に跨って形成されてなる共通電極であることを特徴とする請求項１に記載の液晶装置。
【請求項５】
前記第１の電極層が前記共通電極であり、前記第２の電極層が前記画素電極であることを特徴とする請求項４に記載の液晶装置。
【請求項６】
前記第２領域は、前記第２の電極層に設けられた開口またはスリットにより構成されてなることを特徴とする請求項１に記載の液晶装置。
【請求項７】
前記層間絶縁膜が有機物質を含む平坦化膜であることを特徴とする請求項１に記載の液晶装置。
【請求項８】
前記第１の電極層および前記第２の電極層を構成する材料の比抵抗率の差が５×１０Ｅ−４Ω・ｃｍ以下であることを特徴とする請求項１に記載の液晶装置。
【請求項９】
複数の画素を備えてなり、各前記画素に対応してスイッチング素子が設けられてなる液晶装置を製造する方法において、
前記素子基板に前記スイッチング素子を形成する工程と、
前記スイッチング素子上に層間絶縁膜を形成する工程と、
前記層間絶縁膜上に第１の電極層を形成する工程と、
前記素子基板に、電極間絶縁膜を介して前記第１の電極層と平面的に重なる第２の電極層を形成する工程と、を具備し、
前記第２の電極層を形成する工程においては、前記第２の電極層に開口又はスリットを形成するとともに、前記第２の電極層の膜厚が前記第１の電極の膜厚より薄くなるよう前記第２の電極層を形成することを特徴とする液晶装置の製造方法。
【請求項１０】
前記第２の電極上に配向膜を形成する工程と、
前記配向膜をラビング処理する工程と、を更に含んでなることを特徴とする請求項９に記載の液晶装置の製造方法。
【請求項１１】
請求項１に記載の液晶装置を備えてなることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶装置にかかわり、特に、いわゆるフリンジフィールドスイッチング（以下、ＦＦＳ（Fringe Field Switching）という）モードの液晶装置に代表される素子基板に、画素電極と共通電極の双方を具備する液晶装置に好適に適用される技術に関するものである。また、その液晶装置の製造方法、および液晶装置を適用した電子機器に関するものである。
【背景技術】
【０００２】
各種の液晶装置のうち、ＦＦＳモードの液晶装置は、素子基板および対向基板のうち、素子基板に画素電極と、電極間絶縁膜と、間隙部が形成された共通電極とを積層し、画素電極と共通電極とに印加された電場により液晶を駆動する（特許文献１参照）。
【０００３】
【特許文献１】特開２００１−２３５７６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このようなＦＦＳモードの液晶装置において、画素スイッチング素子として、アモルファスシリコン膜を用いたボトムゲート構造の薄膜トランジスタを用い、この薄膜トランジスタのドレイン電極に直接、重なるように画素電極を形成すると、画素電極がデータ線と同一の層間に形成されているため、画素電極をデータ線から離間させる必要があり、画素電極の形成領域が狭いという問題点がある。
【０００５】
そこで、本願出願人は、図７（ａ）に示すように、画素スイッチング素子としての薄膜トランジスタ３０を覆うように層間絶縁膜６を形成し、この層間絶縁膜６のコンタクトホール６ａおよびドレイン電極５ｂを介して、画素電極７ａを薄膜トランジスタ３０のドレイン領域１ｄに電気的に接続することを提案する。図７（ａ）に示す例は、本願発明と対比するために本願発明者が案出したものであり、画素電極７ａの上層には、電極間絶縁膜８、スリット状の間隙部９ｂが形成された共通電極９ａ、および配向膜１６が順に形成されている。画素電極７ａおよび共通電極９ａはいずれも、膜厚が１００ｎｍ〜２００ｎｍで同一厚のＩＴＯ（Indium Tin Oxide）膜によって構成されている。このような構成によれば、画素電極７ａをデータ線５ａに近接する位置まで形成でき、画素電極７ａの形成領域を広げることができるという利点がある。
【０００６】
このような構成の素子基板１０を用いて液晶装置を製造するには、図７（ｂ）に示すように、共通電極９ａの表面側にポリイミド樹脂などからなる配向膜１６を形成した後、ラビングローラ４０などを用いて配向膜１６の表面を擦るラビング処理を行い、電場が印加されていない状態における液晶分子の配向を制御する。このようなラビング処理を配向膜１６の表面全体に均一に行うには、配向膜１６の表面が平坦であることが好ましいので、層間絶縁膜６については有機平坦化膜を用いることが好ましい。
【０００７】
しかしながら、図７（ａ）、図７（ｂ）に示す構成でラビング処理を行うと、共通電極９ａの間隙部９ｂの内側において、共通電極９ａに対してラビングローラの進行方向側では、共通電極９ａの厚さに起因する大きな段差が原因でラビング不良１６ａが広い範囲にわたって発生するという問題点があり、このようなラビング不良１６ａは、コントラストの低下などといった表示画像の品位を低下させる原因となる。かといって、共通電極９および画素電極７ａの膜厚を薄くとすると、共通電極９ａの電気的抵抗が増大し、かかる電気的抵抗の増大は、画像内に輝度むらなどを発生させる原因となる。
【０００８】
上記のラビング不良の他、共通電極９ａの厚みが大きいと、段差自体に起因して配向不良が生じたり、又は、画素内における共通電極９ａが形成される領域と、スリット状間隙部９ｂとにおける液晶層の厚み変化に起因して表示のコントラストが低下するといったおそれもある。
【０００９】
上記課題は、電極間絶縁膜８上に共通電極９ａを形成する場合に限られず、電極間絶縁膜８上に画素電極７ａを形成する場合においても同様に生じる。
【００１０】
以上の問題点に鑑みて、本発明の課題は、電極層の電気的抵抗を増大させることなく、電極間絶縁膜８上に形成する電極の厚みに起因する表示不良の発生を抑制することのできる液晶装置を提供することにある。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本発明に係る液晶装置では、複数の画素を備えてなり、各前記画素に対応してスイッチング素子が設けられてなる液晶装置において、前記スイッチング素子が形成されてなる素子基板と、前記スイッチング素子を上に形成された層間絶縁膜と、前記層間絶縁膜上に形成される第１の電極層と、前記素子基板に形成されており、電極間絶縁膜を介して前記第１電極と平面的に重なる第２の電極層と、を具備し、各前記画素は、前記第１電極と前記第２の電極層とが平面的に重なる第１領域と、前記第１電極および前記第２の電極層のうち前記第１の電極層のみが形成されてなる第２領域と、を含んでなり、前記第２の電極層の膜厚が前記第１の電極層の膜厚より薄いことを特徴とする。
【００１２】
そして、前記素子基板が配向処理されてなることを特徴とする。配向処理の一例としては、第２の電極層上にポリイミド樹脂などからなる配向膜を形成した後、ラビングローラなどを用いて配向膜の表面を擦るラビング処理を行う。本発明によれば、第１領域と第２領域との境界において前記配向膜に段差が形成されるものの、第１の電極層より第２の電極層の膜厚を薄く設定しているので、第２の電極層の厚さに起因する段部が低いので、ラビング不良の発生を防止でき、ラビング不良が発生した場合でも、その領域が極めて狭い。それ故、ラビング不良に起因するコントラスト低下などを防止できる。
【００１３】
本発明の効果は、上述したラビング処理を行う場合において最も顕著であるが、他の配向処理方法、例えば、感光性の高分子膜に光を斜め方向から照射する方法や、斜方蒸着膜による配向処理方法等においても、素子基板上に形成されてしまう段差を低く抑えることによって、液晶の配向不良を低減することができる。
【００１４】
本発明は、第１の電極層と第２の電極層との膜厚バランスを適正化したものであり、単に第１の電極層および第２の電極層の双方の膜厚を薄くしたものではないため、第１の電極層および第２の電極層を合わせた全体の電気的抵抗が増大することがない。従って、画像内に輝度むらなどを発生させることもない。それ故、本発明によれば、品位の高い画像を表示することができる。
【００１５】
本発明においては、第１の電極層および第２の電極層のいずれか一方がスイッチング素子に接続された画素電極であり、他方が前記複数の画素に跨って形成されてなる共通電極である構成を採用できる。特に、第１の電極層が前記共通電極であり、第２の電極層が画素電極であると好ましい。なぜならば、共通電極の膜厚を厚くすることで、電気的抵抗の増大が輝度むらなどとして顕在化しやすい共通電極の電気的抵抗を低くすることができるので、画像内に輝度むらなどを発生させることがない。
【００１６】
本発明において、第２領域は、第２の電極層に設けられた開口またはスリットにより構成されてなることを特徴とする。
【００１７】
本発明において、層間絶縁膜が有機物質を含む平坦化膜であることを特徴とする。このように構成すると、配向膜の表面が平坦になるので、ラビング処理を全面に均一に行うことができる。
【００１８】
本発明において、第１の電極層および第２の電極層を構成する材料の比抵抗率がほぼ等しいことを特徴とする。本発明では、第２の電極層を薄く、第１の電極層の膜厚を厚くすることで、第２電極の厚みに起因する段差を低くするとともに、電極層全体としての電気抵抗の増大を防止している。従って、第１の電極層の比抵抗率と第２の電極層の比抵抗率が近似している場合に本発明の効果が顕著となる。最も好ましくは、第１の電極層と第２の電極層とを共に同じ材料で形成するとよい。第１の電極層と第２の電極層とを異なる材料で形成した場合においても、第１の電極層の比抵抗率と第２の電極層の比抵抗率との差が５×１０Ｅ−４Ω・ｃｍ以下であれば、本発明の構成による、電極膜厚および電気抵抗の調整が有効である。第１の電極層又は第２の電極層の具体的な組あわせととしては、例えばＩＴＯ、ＩＺＯ、ＺｎＯ、Ｉｎ2Ｏ3−ＺｎＯ等が考えられる。
【００１９】
本発明の液晶装置の製造方法は、複数の画素を備えてなり、各前記画素に対応してスイッチング素子が設けられてなる液晶装置を製造する方法において、前記素子基板に前記スイッチング素子を形成する工程と、前記スイッチング素子上に層間絶縁膜を形成する工程と、前記層間絶縁膜上に第１の電極層を形成する工程と、前記素子基板に、電極間絶縁膜を介して前記第１の電極層と平面的に重なる第２の電極層を形成する工程と、を具備し、前記第２の電極層を形成する工程においては、前記第２の電極層に開口又はスリットを形成するとともに、前記第２の電極層の膜厚が前記第１の電極の膜厚より薄くなるよう前記第２の電極層を形成することを特徴とする。
【００２０】
上記の液晶装置の製造方法においては、前記第２の電極上に配向膜を形成する工程と、前記配向膜をラビング処理する工程と、を更に含んでなると好ましい。
【００２１】
本発明を適用した液晶装置は、携帯電話機あるいはモバイルコンピュータなどの電子機器の表示部などとして用いられる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態を説明する。なお、以下の説明では、図７に示す構成との対応を分かりやすくするため、共通する機能を有する部分については同一の符号を付して説明する。また、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、カラーフィルタなどの図示は省略してある。
【００２３】
［実施の形態１］
（全体構成）
図１（ａ）、図１（ｂ）は各々、本発明を適用した液晶装置をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのＨ−Ｈ’断面図である。
【００２４】
図１（ａ）、図１（ｂ）において、本形態の液晶装置１００は、透過型のアクティブマトリクス型液晶装置であり、素子基板１０の上には、シール材１０７が対向基板２０の縁に沿うように設けられている。素子基板１０において、シール材１０７の外側の領域には、データ線駆動回路１０１および実装端子１０２が素子基板１０の一辺に沿って設けられており、実装端子１０２が配列された辺に隣接する２辺に沿っては、走査線駆動回路１０４が形成されている。さらに、額縁１０８の下などを利用して、プリチャージ回路や検査回路などの周辺回路が設けられることもある。対向基板２０は、シール材１０７とほぼ同じ輪郭を備えており、このシール材１０７によって対向基板２０が素子基板１０に固着されている。そして、素子基板１０と対向基板２０との間に液晶５０が保持されている。
【００２５】
詳しくは後述するが、素子基板１０には、画素電極７ａがマトリクス状に形成されている。これに対して、対向基板２０には、シール材１０７の内側領域に遮光性材料からなる額縁１０８が形成され、その内側が画像表示領域１０ａとされている。対向基板２０では、素子基板１０の画素電極７ａの縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜２３が形成されることもある。
【００２６】
本形態の液晶装置１００は、液晶５０をＦＦＳモードで駆動する。このため、素子基板１０の上には、画素電極７ａに加えて、後述する共通電極（図１（ｂ）には図示せず）も形成されており、対向基板２０には対向電極が形成されていない。
【００２７】
（液晶装置１００の詳細な構成）
図２を参照して、本発明を適用した液晶装置１００およびそれに用いた素子基板の構成を説明する。図２は、本発明を適用した液晶装置１００に用いた素子基板１０の画像表示領域１０ａの電気的な構成を示す等価回路図である。
【００２８】
図２に示すように、液晶装置１００の画像表示領域１０ａには複数の画素１００ａがマトリクス状に形成されている。複数の画素１００ａの各々には、画素電極７ａ、および画素電極７ａを制御するための画素スイッチング用の薄膜トランジスタ３０が形成されており、データ信号（画像信号）を線順次で供給するデータ線５ａが薄膜トランジスタ３０のソースに電気的に接続されている。薄膜トランジスタ３０のゲートには走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａに走査信号を線順次で印加するように構成されている。画素電極７ａは、薄膜トランジスタ３０のドレインに電気的に接続されており、薄膜トランジスタ３０を一定期間だけそのオン状態とすることにより、データ線５ａから供給されるデータ信号を各画素１００ａに所定のタイミングで書き込む。このようにして画素電極７ａを介して、図１（ｂ）に示す液晶５０に書き込まれた所定レベルの画素信号は、素子基板１０に形成された共通電極９ａとの間で一定期間保持される。ここで、画素電極７ａと共通電極９ａとの間には保持容量６０が形成されており、画素電極７ａの電圧は、例えば、ソース電圧が印加された時間よりも３桁も長い時間だけ保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い表示を行うことのできる液晶装置１００が実現できる。
【００２９】
図２では、共通電極９ａが走査線駆動回路１０４から延びた配線のように示してあるが、素子基板１０の画像表示領域１０ａの略全面に形成されており、所定の電位に保持される。
【００３０】
（各画素の詳細な構成）
図３（ａ）、図３（ｂ）は各々、本発明を適用した液晶装置１００の画素１つ分の断面図、および素子基板１０において相隣接する画素の平面図であり、図３（ａ）は、図３（ｂ）のＡ−Ａ’線に相当する位置で液晶装置１００を切断したときの断面図に相当する。また、図３（ｂ）では、画素電極７ａは長い点線で示し、データ線５ａおよびそれと同時形成された薄膜は一点鎖線で示し、走査線３ａは二点鎖線で示し、共通電極９ａにおいて部分的に除去された部分は実線で示してある。なお、図３（ａ）において、対向基板２０については、遮光膜２３およびカラーフィルタの図示を省略してある。
【００３１】
図３（ａ）、図３（ｂ）に示すように、素子基板１０上には、マトリクス状に複数の透明な画素電極７ａ（長い点線で囲まれた領域）が各画素１００ａ毎に形成され、画素電極７ａの縦横の境界領域に沿ってデータ線５ａ（一点鎖線で示す）、および走査線３ａ（二点鎖線で示す）が形成されている。また、素子基板１０の画像表示領域１０ａの略全面にはＩＴＯ膜からなる共通電極９ａが形成されている。本形態において、共通電極９ａはベタに形成されている一方、画素電極７ａには、スリット状の間隙部７ｂ（長い点線で示す）が複数、形成されており、間隙部７ｂにおいては共通電極９ａは画素電極７ａに重なっていない。本形態において、複数の間隙部７ｂは、走査線３ａの延設方向に斜めに形成されており、複数の間隙部７ｂ同士は平行に延びている。
【００３２】
図３（ａ）に示す素子基板１０の基体は、石英基板や耐熱性のガラス基板などの透明基板１０ｂからなり、対向基板２０の基体は、石英基板や耐熱性のガラス基板などの透明基板２０ｂからなる。本形態では、透明基板１０ｂ，２０ｂのいずれについてもガラス基板が用いられている。対向基板２０では、その全面に配向膜２６が形成されているが、ＴＮモードの液晶装置と違って、対向電極は形成されていない。
【００３３】
再び図３（ａ）、図３（ｂ）において、素子基板１０には、透明基板１０ｂの表面にシリコン酸化膜などからなる下地保護膜（図示せず）が形成されているとともに、その表面側において、各画素電極７ａに隣接する位置にトップゲート構造の薄膜トランジスタ３０が形成されている。図３（ａ）、図３（ｂ）に示すように、薄膜トランジスタ３０は、島状の半導体膜１ａに対して、チャネル形成領域１ｂ、ソース領域１ｃ、ドレイン領域１ｄが形成された構造を備えており、チャネル形成領域１ｂの両側に低濃度領域を備えたＬＤＤ（Lightly Doped Drain）構造を有するように形成されることもある。本形態において、半導体膜１ａは、素子基板１０に対してアモルファスシリコン膜を形成した後、レーザアニールやランプアニールなどにより多結晶化されたポリシリコン膜である。
【００３４】
半導体膜１ａの上層には、シリコン酸化膜、シリコン窒化膜、あるいはそれらの積層膜からなるゲート絶縁膜２が形成され、ゲート絶縁膜２の上層には、走査線３ａの一部がゲート電極として重なっている。本形態では、半導体膜１ａがコの字形状に屈曲しおり、ゲート電極がチャネル方向における２箇所に形成されたツインゲート構造を有している。
【００３５】
ゲート電極（走査線３ａ）の上層にはシリコン酸化膜、シリコン窒化膜、あるいはそれらの積層膜からなる層間絶縁膜４が形成されている。層間絶縁膜４の表面にはデータ線５ａが形成され、このデータ線５ａは、層間絶縁膜４に形成されたコンタクトホール４ａを介して最もデータ線５ａ側に位置するソース領域に電気的に接続している。また、層間絶縁膜４の表面にはドレイン電極５ｂが形成されており、ドレイン電極５ｂは、データ線５ａと同時形成された導電膜である。ドレイン電極５ｂは、層間絶縁膜４に形成されたコンタクトホール４ｂを介してドレイン領域１ｄに電気的に接続している。
【００３６】
データ線５ａおよびドレイン電極５ｂの上層側には、層間絶縁膜６が形成されている。本形態において、層間絶縁膜６は、厚さが１．５μｍ〜２．０μｍの厚い感光性樹脂からなる平坦化膜（有機平坦化膜）として形成されている。
【００３７】
層間絶縁膜６の表面には、その全面にわたって下層側電極層としての共通電極９ａがベタのＩＴＯ膜によって形成されている。共通電極９７ａの表面には電極間絶縁膜８が形成されている。本形態において、電極間絶縁膜８は、膜厚が４００ｎｍ以下のシリコン酸化膜あるいはシリコン窒化膜からなる。
【００３８】
電極間絶縁膜８の上層には、上層側電極層としての画素電極７ａがＩＴＯ膜によって形成されており、画素電極７ａの表面側には配向膜１６が形成されている。画素電極７ａには、前述のスリット状の間隙部７ｂが形成されている。このように構成した状態で、共通電極９ａと画素電極７ａとは電極間絶縁膜８を介して対向し、電極間絶縁膜８を誘電体膜とする保持容量６０が形成されている。
【００３９】
ここで、画素電極７ａは、層間絶縁膜６に形成されたコンタクトホール６ａを介してドレイン電極６ｂに電気的に接続されている。このため、共通電極９ａには、コンタクトホール６ａが形成されている部分に矩形の切り欠き９ｄが形成されている。
【００４０】
このように構成した液晶装置１では、画素電極７ａと共通電極９ａとの間に形成された横電界によって、スリット状の間隙部７ｂ、およびその周辺で液晶５０を駆動することができ、画像を表示することができる。
【００４１】
（電極層の構成、および本形態の主な効果）
このような構成の素子基板１０を用いて液晶装置１を製造するには、図４に示すように、画素電極７ａの表面側にポリイミド樹脂などからなる配向膜１６を形成した後、ラビングローラ４０などを用いて配向膜１６の表面を擦るラビング処理を行い、電場が印加されていない状態における液晶分子の配向を制御する。このようなラビング処理を配向膜１６の表面全体に均一に行うには、配向膜１６の表面が平坦であることが好ましいので、層間絶縁膜６については有機平坦化膜が用いられている。
【００４２】
ここで、下層側電極層としての共通電極９ａは、膜厚が５０ｎｍ〜２００ｎｍのＩＴＯ膜によってベタの電極層として形成され、上層側電極層としての画素電極７ａは、膜厚が３０ｎｍ〜１００ｎｍのＩＴＯ膜によって、スリット状の間隙部７ｂを有する電極層として構成されており、共通電極９ａの膜厚と画素電極７ａの膜厚とは、以下の関係、
画素電極７ａ（上層側電極層）＜共通電極９ａ（下層側電極層）
を有する。すなわち、ベタに形成された共通電極９ａと比較して、スリット状の間隙部７ｂが形成されている画素電極７ａの膜厚が薄い。
【００４３】
従って、ラビング処理を行った際、画素電極７ａの間隙部７ｂの内側において、画素電極７ａに対してラビングローラの進行方向側では、画素電極７ａの厚さに起因する段差によって陰になる部分でラビング不良１６ａが発生するおそれがあるが、本形態では、スリット状の間隙部７ｂが形成された画素電極７ａの膜厚が薄い。このため、ラビング不良１６ａが発生した場合でも、極めて狭い領域に発生するだけである。それ故、コントラストの低下などが発生せず、表示画像の品位を向上させることができる。
【００４４】
また、本形態においては、画素電極７ａの膜厚を薄くした分、共通電極９ａの膜厚が厚い。このため、画素電極７ａおよび共通電極９ａの全体としての電気的抵抗は低いレベルが維持されている。特に、共通電極９ａは複数の画素にわたって形成されているため、電気的抵抗が問題となりやすいが、本形態では、共通電極９ａの膜厚を厚くしたので、共通電極９ａの電気的抵抗は従来より低い。それ故、画像内に輝度むらなどを発生するのを確実に防止することができる。
【００４５】
本実施の形態では、画素電極７ａを薄くしたことに起因する画像の輝度ムラを防止するには、共通電極の厚みを厚くして、画素電極７ａと、共通電極９ａとの合計の電気抵抗が大きくなるようにしている。本実施の形態においては、画素電極７ａ、共通電極９ａ共にＩＴＯ膜を用いたが、ＩＴＯ膜にかえて、ＩＺＯ等の透明導電膜を画素電極７ａ、共通電極９ａとして使用してもよい。また、画素電極７ａ、共通電極９ａとで各々異なる材料からなる導電膜を用いることもできる。その場合、画素電極７ａおよび共通電極９ａのそれぞれに用いる材料の比抵抗率の差の絶対値が５×１０Ｅ−４Ω・ｃｍ以下となる材料を選択することで、電気抵抗の合計値を理想的に調整した上で、「画素電極７ａの膜厚＜共通電極９ａ」の構成が実現する。
【００４６】
［実施の形態２］
図５（ａ）、図５（ｂ）は各々、本発明の実施の形態２に係る液晶装置１００の画素１つ分の断面図、および素子基板１０において相隣接する画素の平面図であり、図５（ａ）は、図３（ｂ）のＢ−Ｂ’線に相当する位置で液晶装置１００を切断したときの断面図に相当する。なお、本形態の基本的な構成は、実施の形態１と同様であるため、共通する部分には同一の符号を付してそれらの説明を省略する。
【００４７】
図５（ｂ）に示すように、素子基板１０上には、マトリクス状に複数の透明な画素電極７ａ（長い点線で囲まれた領域）が各画素１００ａ毎に形成され、画素電極７ａの縦横の境界領域に沿ってデータ線５ａ（一点鎖線で示す）、および走査線３ａ（二点鎖線で示す）が形成されている。また、素子基板１０の画像表示領域１０ａの略全面にはＩＴＯ膜からなる共通電極９ａが形成されている。本形態において、画素電極７ａはベタに形成されている一方、共通電極９ａには、スリット状の間隙部９ｂは、走査線３ａの延設方向に斜めに形成されており、複数のスリット状の間隙部９ｂ同士は平行に延びている。
【００４８】
図５（ａ）、図５（ｂ）に示すように、素子基板１０では、薄膜トランジスタ３０の上層側が有機平坦化膜からなる層間絶縁膜６で覆われ、層間絶縁膜６の表面には、下層側電極層としての画素電極７ａがＩＴＯ膜によってベタに形成されている。また、画素電極７ａの表面には電極間絶縁膜８が形成されている。
【００４９】
電極間絶縁膜８の上層には、上層側電極層としての共通電極９ａがＩＴＯ膜によって形成されており、共通電極９ａには、前述のスリット状の間隙部９ｂが形成されている。スリット状の間隙部９ｂにおいては、画素電極７ａは共通電極９ａに重ならない。画素内において、スリット状の間隙部９ｂの占める割合は、２０％〜６０％である。
【００５０】
このような構成の素子基板１０を用いて液晶装置１を製造するには、図４を参照して説明した構成と略同様に、共通電極９ａの表面側にポリイミド樹脂などからなる配向膜１６を形成した後、ラビングローラ４０などを用いて配向膜１６の表面を擦るラビング処理を行い、電場が印加されていない状態における液晶分子の配向を制御する。このようなラビング処理を配向膜１６の表面全体に均一に行うには、配向膜１６の表面が平坦であることが好ましいので、層間絶縁膜６については有機平坦化膜が用いられている。
【００５１】
ここで、下層側電極層としての画素電極７ａは、膜厚が５０ｎｍ〜２００ｎｍのＩＴＯ膜によってベタの電極層として形成され、上層側電極層としての共通電極９ａは、膜厚が３０ｎｍ〜１００ｎｍのＩＴＯ膜によって、スリット状の間隙部９ｂを有する電極層として構成されており、共通電極９ａの膜厚と画素電極７ａの膜厚とは、以下の関係、
共通電極９ａ（上層側電極層）＜画素電極７ａ（下層側電極層）
を有する。すなわち、ベタに形成された画素電極７ａと比較して、スリット状の間隙部９ｂが形成されている共通電極９ａの膜厚が薄い。
【００５２】
従って、ラビング処理を行った際、共通電極９ａのスリット状の間隙部９ｂの内側において、共通電極９ａに対してラビングローラ４０の進行方向側では、共通電極９ａの厚さに起因する段差によってラビング不良１６ａが発生するおそれがあるが、本形態では、スリット状の間隙部９ｂが形成された共通電極９ａの膜厚が薄い。このため、ラビング不良１６ａが発生した場合でも、極めて狭い領域に発生するだけである。それ故、コントラストの低下などが発生せず、表示画像の品位を向上させることができる。
【００５３】
また、本形態においては、共通電極９ａの膜厚を薄くした分、画素電極７ａの膜厚が厚い。このため、画素電極７ａおよび共通電極９ａの全体としての電気的抵抗は低いレベルが維持されている。
【００５４】
本実施の形態では、画素電極７ａを薄くしたことに起因する画像の輝度ムラを防止するには、共通電極の厚みを厚くして、画素電極７ａと、共通電極９ａとの合計の電気抵抗が大きくなるようにしている。本実施の形態においては、画素電極７ａ、共通電極９ａ共にＩＴＯ膜を用いたが、ＩＴＯ膜にかえて、ＩＺＯ等の透明導電膜を画素電極７ａ、共通電極９ａとして使用してもよい。また、画素電極７ａ、共通電極９ａとで各々異なる材料からなる導電膜を用いることもできる。その場合、画素電極７ａおよび共通電極９ａのそれぞれに用いる材料の比抵抗率の差が５×１０Ｅ−４Ω・ｃｍ以下となる材料を選択することで、電気抵抗の合計値を理想的に調整した上で、「画素電極７ａの膜厚＜共通電極９ａ」の構成が実現する。
【００５５】
［他の実施の形態］
なお、実施の形態１、実施の形態２では、間隙部を形成するにあたって、スリット状の開口部を形成したが、画素電極を櫛歯形状、あるいは魚の骨形状にして間隙部を設けた液晶装置に本発明を適用してもよい。
【００５６】
また、実施の形態１、実施の形態２では、半導体膜としてポリシコン膜を用いた例であったが、アモルファスシリコン膜や単結晶シリコン層を用いた素子基板１０に本発明を適用してもよい。また、画素スイッチング素子として薄膜ダイオード素子（非線形素子）を用いた液晶装置に本発明を適用してもよい。
【００５７】
［電子機器への搭載例］
次に、上述した実施形態に係る液晶装置１００を適用した電子機器について説明する。図６（ａ）に、液晶装置１００を備えたモバイル型のパーソナルコンピュータの構成を示す。パーソナルコンピュータ２０００は、表示ユニットとしての液晶装置１００と本体部２０１０を備える。本体部２０１０には、電源スイッチ２００１及びキーボード２００２が設けられている。図６（ｂ）に、液晶装置１００を備えた携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１及びスクロールボタン３００２、並びに表示ユニットとしての液晶装置１００を備える。スクロールボタン３００２を操作することによって、液晶装置１００に表示される画面がスクロールされる。図６（ｃ）に、液晶装置１００を適用した情報携帯端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１及び電源スイッチ４００２、並びに表示ユニットとしての液晶装置１００を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が液晶装置１００に表示される。
【００５８】
なお、液晶装置１００が適用される電子機器としては、図６に示すものの他、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示部として、前述した液晶装置１００が適用可能である。
【図面の簡単な説明】
【００５９】
【図１】（ａ）、（ｂ）は各々、本発明を適用した液晶装置をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのＨ−Ｈ’断面図。
【図２】本発明を適用した液晶装置に用いた素子基板の画像表示領域の電気的な構成を示す等価回路図。
【図３】（ａ）、（ｂ）は各々、本発明の実施の形態１に係る液晶装置の画素１つ分の断面図、および素子基板において相隣接する画素の平面図。
【図４】本発明を適用した液晶装置を製造する際のラビング処理の様子を模式的に示す説明図。
【図５】（ａ）、（ｂ）は各々、本発明の実施の形態２に係る液晶装置の画素１つ分の断面図、および素子基板において相隣接する画素の平面図。
【図６】本発明に係る液晶装置を用いた電子機器の説明図。
【図７】従来の液晶装置の画素１つ分の断面図、およびこの液晶装置を製造する際のラビング処理の様子を模式的に示す説明図。
【符号の説明】
【００６０】
１ａ…半導体膜、３ａ…走査線、４…層間絶縁膜、６…有機平坦化膜としての層間絶縁膜、６ａ…コンタクトホール、５ａ…データ線、５ｂ…ドレイン電極、７ａ…画素電極、７ｂ…画素電極のスリット状の間隙部、８…電極間絶縁膜、９ａ…共通電極、９ｂ…スリット状の間隙部、１０…素子基板、２０…対向基板、３０…画素スイッチング素子としての薄膜トランジスタ、５０…液晶、６０…保持容量、１００…液晶装置、１００ａ…画素。
【図１】
2008268841.tif 000003
【図２】
2008268841.tif 000004
【図３】
2008268841.tif 000005
【図４】
2008268841.tif 000006
【図５】
2008268841.tif 000007
【図６】
2008268841.tif 000008
【図７】
2008268841.tif 000009
【手続補正書】
【提出日】平成19年11月28日(2007.11.28)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
このように構成した液晶装置１００では、画素電極７ａと共通電極９ａとの間に形成された横電界によって、スリット状の間隙部７ｂ、およびその周辺で液晶５０を駆動することができ、画像を表示することができる。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
（電極層の構成、および本形態の主な効果）
このような構成の素子基板１０を用いて液晶装置１００を製造するには、図４に示すように、画素電極７ａの表面側にポリイミド樹脂などからなる配向膜１６を形成した後、ラビングローラ４０などを用いて配向膜１６の表面を擦るラビング処理を行い、電場が印加されていない状態における液晶分子の配向を制御する。このようなラビング処理を配向膜１６の表面全体に均一に行うには、配向膜１６の表面が平坦であることが好ましいので、層間絶縁膜６については有機平坦化膜が用いられている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正の内容】
【００４６】
［実施の形態２］
図５（ａ）、図５（ｂ）は各々、本発明の実施の形態２に係る液晶装置１００の画素１つ分の断面図、および素子基板１０において相隣接する画素の平面図であり、図５（ａ）は、図５（ｂ）のＢ−Ｂ’線に相当する位置で液晶装置１００を切断したときの断面図に相当する。なお、本形態の基本的な構成は、実施の形態１と同様であるため、共通する部分には同一の符号を付してそれらの説明を省略する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【００５０】
このような構成の素子基板１０を用いて液晶装置１００を製造するには、図４を参照して説明した構成と略同様に、共通電極９ａの表面側にポリイミド樹脂などからなる配向膜１６を形成した後、ラビングローラ４０などを用いて配向膜１６の表面を擦るラビング処理を行い、電場が印加されていない状態における液晶分子の配向を制御する。このようなラビング処理を配向膜１６の表面全体に均一に行うには、配向膜１６の表面が平坦であることが好ましいので、層間絶縁膜６については有機平坦化膜が用いられている。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正の内容】
【００５４】
本実施の形態では、共通電極９ａを薄くしたことに起因する画像の輝度ムラを防止するには、画素電極の厚みを厚くして、画素電極７ａと、共通電極９ａとの合計の電気抵抗が大きくなるようにしている。本実施の形態においては、画素電極７ａ、共通電極９ａ共にＩＴＯ膜を用いたが、ＩＴＯ膜にかえて、ＩＺＯ等の透明導電膜を画素電極７ａ、共通電極９ａとして使用してもよい。また、画素電極７ａ、共通電極９ａとで各々異なる材料からなる導電膜を用いることもできる。その場合、画素電極７ａおよび共通電極９ａのそれぞれに用いる材料の比抵抗率の絶対値の差が５×１０Ｅ−４Ω・ｃｍ以下となる材料を選択することで、電気抵抗の合計値を理想的に調整した上で、「画素電極７ａの膜厚＞共通電極９ａ」の構成が実現する。
【手続補正書】
【提出日】平成20年2月7日(2008.2.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の画素を備えてなり、各前記画素に対応してスイッチング素子が設けられてなる液晶装置において、
前記スイッチング素子が形成されてなる素子基板と、
前記スイッチング素子上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成された第１の電極層と、
前記素子基板に形成されており、電極間絶縁膜を介して前記第１の電極層と平面的に重なる第２の電極層と、を具備し、
各前記画素は、前記第１の電極層と前記第２の電極層とが平面的に重なる第１領域と、前記第１の電極層および前記第２の電極層のうち前記第１の電極層のみが形成されてなる第２領域と、を含んでなり、
前記第２の電極層の膜厚が前記第１の電極層の膜厚より薄いことを特徴とする液晶装置。
【請求項２】
前記素子基板が配向処理されてなることを特徴とする請求項１に記載の液晶装置。
【請求項３】
前記第２の電極層上に配向膜が形成されてなり、前記第１領域と前記第２領域との境界において前記配向膜に段差が形成されてなることを特徴とする請求項２に記載の液晶装置。
【請求項４】
前記第１の電極層および前記第２の電極層のいずれか一方が前記スイッチング素子に接続された画素電極であり、他方が前記複数の画素に跨って形成されてなる共通電極であることを特徴とする請求項１に記載の液晶装置。
【請求項５】
前記第１の電極層が前記共通電極であり、前記第２の電極層が前記画素電極であることを特徴とする請求項４に記載の液晶装置。
【請求項６】
前記第２領域は、前記第２の電極層に設けられた開口またはスリットにより構成されてなることを特徴とする請求項１に記載の液晶装置。
【請求項７】
前記層間絶縁膜が有機物質を含む平坦化膜であることを特徴とする請求項１に記載の液晶装置。
【請求項８】
前記第１の電極層および前記第２の電極層を構成する材料の比抵抗率の差が５×１０Ｅ−４Ω・ｃｍ以下であることを特徴とする請求項１に記載の液晶装置。
【請求項９】
複数の画素を備えてなり、各前記画素に対応してスイッチング素子が設けられてなる液晶装置を製造する方法において、
前記素子基板に前記スイッチング素子を形成する工程と、
前記スイッチング素子上に層間絶縁膜を形成する工程と、
前記層間絶縁膜上に第１の電極層を形成する工程と、
前記素子基板に、電極間絶縁膜を介して前記第１の電極層と平面的に重なる第２の電極層を形成する工程と、を具備し、
前記第２の電極層を形成する工程においては、前記第２の電極層に開口又はスリットを形成するとともに、前記第２の電極層の膜厚が前記第１の電極層の膜厚より薄くなるよう前記第２の電極層を形成することを特徴とする液晶装置の製造方法。
【請求項１０】
前記第２の電極層上に配向膜を形成する工程と、
前記配向膜をラビング処理する工程と、を更に含んでなることを特徴とする請求項９に記載の液晶装置の製造方法。
【請求項１１】
請求項１に記載の液晶装置を備えてなることを特徴とする電子機器。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
上記課題を解決するために、本発明に係る液晶装置では、複数の画素を備えてなり、各前記画素に対応してスイッチング素子が設けられてなる液晶装置において、前記スイッチング素子が形成されてなる素子基板と、前記スイッチング素子上に形成された層間絶縁膜と、前記層間絶縁膜上に形成される第１の電極層と、前記素子基板に形成されており電極間絶縁膜を介して前記第１の電極層と平面的に重なる第２の電極層と、を具備し、各前記画素は、前記第１の電極層と前記第２の電極層とが平面的に重なる第１領域と、前記第１の電極層および前記第２の電極層のうち前記第１の電極層のみが形成されてなる第２領域と、を含んでなり、前記第２の電極層の膜厚が前記第１の電極層の膜厚より薄いことを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
本発明の液晶装置の製造方法は、複数の画素を備えてなり、各前記画素に対応してスイッチング素子が設けられてなる液晶装置を製造する方法において、前記素子基板に前記スイッチング素子を形成する工程と、前記スイッチング素子上に層間絶縁膜を形成する工程と、前記層間絶縁膜上に第１の電極層を形成する工程と、前記素子基板に、電極間絶縁膜を介して前記第１の電極層と平面的に重なる第２の電極層を形成する工程と、を具備し、前記第２の電極層を形成する工程においては、前記第２の電極層に開口又はスリットを形成するとともに、前記第２の電極層の膜厚が前記第１の電極層の膜厚より薄くなるよう前記第２の電極層を形成することを特徴とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
上記の液晶装置の製造方法においては、前記第２の電極層上に配向膜を形成する工程と、前記配向膜をラビング処理する工程と、を更に含んでなると好ましい。