(57)【要約】【課題】ダイバーシティ受信方式において、小型化を図るとともに、各復調部で生成されるデジタル信号を、タイミングよく選択または合成することが可能な受信装置を実現する。【解決手段】本発明に係る受信装置１は、多層基板６０の一方の面にはチューナ部１０および２０を備え、多層基板６０の他方の面には上記復調部３０および４０を備えており、チューナ部１０および２０を備えている多層基板６０の面には、基準クロックを生成してチューナ部１０および２０に出力する水晶発振回路５０を備えている。【選択図】図１
2008098923.tif 000002
【特許請求の範囲】
【請求項１】
デジタル変調された複数の高周波信号から、特定の高周波信号を抽出して低周波信号に変換するチューナ部と、上記チューナ部から出力される低周波信号をデジタル信号に変換して、復調処理を行う復調部とを少なくとも２組以上備えているダイバーシティ受信方式の受信装置であって、
多層基板の一方の面には上記チューナ部を備え、該多層基板の他方の面には上記復調部を備えており、
上記チューナ部を備えている上記多層基板の面には、基準クロックを生成して該チューナ部に出力する発振回路を備えていることを特徴とする受信装置。
【請求項２】
上記発振回路は、
基準クロックを出力する水晶発振器と、
上記水晶発振器から出力される基準クロック信号に対してインピーダンス変換を行うインピーダンス変換手段とを備えていることを特徴とする請求項１に記載の受信装置。
【請求項３】
上記発振回路は、さらに、基準クロックを増幅するバッファ回路を備えていることを特徴とする請求項２に記載の受信装置。
【請求項４】
上記発振回路は、さらに、基準クロック周波数を逓倍する逓倍器、または、基準クロック周波数を分周する分周器を備えていることを特徴とする請求項２または３に記載の受信装置。
【請求項５】
上記発振回路は、少なくとも１つのチューナ部に備えられていることを特徴とする請求項２に記載の受信装置。
【請求項６】
上記発振回路が備えられていない側のチューナ部は、基準クロックを増幅するバッファ回路を備えていることを特徴とする請求項５に記載の受信装置。
【請求項７】
上記発振回路が備えられていない側のチューナ部は、さらに、基準クロック周波数を逓倍する逓倍器、または、基準クロック周波数を分周する分周器を備えていることを特徴とする請求項５または６に記載の受信装置。
【請求項８】
上記多層基板に、
上記チューナ部に接続されたアナログＧＮＤ層と、
上記復調部に接続されたデジタルＧＮＤ層と、
上記アナログＧＮＤ層とデジタルＧＮＤ層との間に設けられ、該両ＧＮＤ層と絶縁層によって隔てられたシールドＧＮＤ層とを備えていることを特徴とする請求項１〜７の何れか１項に記載の受信装置。
【請求項９】
上記チューナ部または復調部は、半導体集積回路からなることを特徴とする請求項１〜８の何れか１項に記載の受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＲＦ信号を受信するチューナ部と、チューナ部で受信した信号を復調して、データ信号として出力する復調部とを備えた受信装置に関するものである。
【背景技術】
【０００２】
従来より、伝送する情報をデジタル信号に変換し、このデジタル信号で高い周波数の搬送波を変調することによって、高周波デジタル変調信号を生成し、この高周波デジタル変調信号を空間または伝送線路により受信装置に送信する技術が用いられている。
【０００３】
また、受信装置は、チューナ部および復調部を備えている。チューナ部は、特定の高周波デジタル変調信号を抽出し、この高周波デジタル変調信号は、復調部において、デジタル信号に変換された後、変調前のデジタル信号に復調される。
【０００４】
ここで、チューナ部において抽出される特定の高周波デジタル変調信号は、ある周波数帯域に存在する複数の高周波デジタル変調信号から抽出されるため、入力レベルが一定ではない。このため、チューナ部は、入力レベルが特に小さい信号の場合であっても、正常に受信できることが要求されることから、受信装置においては、受信装置外部あるいは内部からのノイズ放射の影響を低減させる必要がある。また、受信装置は、例えば携帯電話のような携帯通信端末に備えることができるように、小型化が求められている。
【０００５】
そこで、受信装置の小型化を図るとともに、ノイズの影響を低減させるために、例えば、下記に示すような特許文献１および２に開示された装置がある。
【０００６】
特許文献１には、多層基板の内部に、ＧＮＤパターンによるシールド層を設定し、該ＧＮＤパターンより表面側の多層基板に高周波回路を実装するとともに、その上からシールドキャップを被せて該ＧＮＤパターンと接続することにより、高周波回路をシールドした高周波ＳＭＤモジュールが開示されている。また、特許文献１では、高周波回路を構成する抵抗を、多層基板の底面側に印刷抵抗として設定することで、装置の小型化が図られている。
【０００７】
また、特許文献２には、回路配線基板の一方の面には、受信アンテナ部と受信回路デジタル回路部とが並設され、該回路配線基板の他方の面には、受信回路アナログ回路部が設けられ、該回路配線基板には電磁シールド層を介挿することで小型化を図った受信装置が開示されている。
【０００８】
さらに、基板から発生する電磁ノイズを抑制するために、例えば特許文献３には、基板の内層一層分の全面に配置されたデジタル回路用のデジタルＧＮＤ層と、該デジタルＧＮＤ層に隣接し、アナログ信号処理区域の内層に配置されたアナログ回路用のアナログＧＮＤ層と備えたプリント配線板が開示されている。
【０００９】
しかしながら、特許文献１では、高周波回路を構成する抵抗を多層基板の底面側に設定した分だけ装置の幅方向の小型化は可能であるが、この方法による装置の小型化には限界がある。
【００１０】
また、特許文献２では、受信回路アナログ回路部と受信回路デジタル回路部とのアイソレーションが充分に確保できないので、受信回路デジタル回路部の出力信号のＯＮ／ＯＦＦによって発生する高調波信号が受信回路アナログ回路部に影響を及ぼしてしまう虞がある。
【００１１】
具体的には、受信回路アナログ部に入力される信号の電圧に対して、受信回路デジタル回路部からの出力信号の振幅は非常に大きいので、この出力信号のＯＮ／ＯＦＦに伴って高調波信号が発生する。特許文献２では、回路配線基板に電磁シールド層を介挿しているものの、電磁シールド層に生じる寄生インダクタンスに高調波信号電流が流れると、高調波信号成分の電圧が生じ、電磁シールド層の電位は０Ｖではなくなり、この電圧が加わった値となる。この電磁シールド層の電位変動がチューナ部に影響を与えてしまう。
【００１２】
そこで、このような問題を解決するために、例えば、特許文献２における電磁シールド層を、特許文献３に開示されているようなアナログＧＮＤ層とデジタルＧＮＤ層とを備えた多層構造にすることが考えられる。
【００１３】
しかしながら、この場合、アナログＧＮＤ層とデジタルＧＮＤ層とが、両ＧＮＤ層間に生じる寄生容量によって結合されてしまい、アナログＧＮＤの電位が変動して受信回路アナログ回路部に影響を与えてしまう虞がある。このため、受信装置の小型化を図るためにチューナ部と復調部とを接近させた場合、大振幅の信号を扱う復調部から発生する高調波信号の影響が大きな影響を及ぼしてしまうという問題が生じる。また、微弱な信号を受信するためには、アナログＧＮＤ層とデジタルＧＮＤ層との間に生じる寄生容量を、可能な限り大きくする必要が生じてしまう。
【特許文献１】特開平５−１４０１５号公報（１９９３年１月２２日公開）
【特許文献２】特開平１０−１９７６６２号公報（１９９８年７月３１日公開）
【特許文献３】特開２０００−３５３８９５号公報（２０００年１２月１９日公開）
【発明の開示】
【発明が解決しようとする課題】
【００１４】
そこで、本出願人は、チューナ部と復調部とをそれぞれ基板の異なる面に備えることで、受信装置の小型化を図るとともに、復調部で生じる高調波信号の電流がチューナ部に影響を及ぼすことを防止する受信装置を出願している（特願２００５−２７７６８２号（出願日：平成１７年９月２６日）；本願の出願前の確認時点で未公開）。上記出願における受信装置２００の構成を図１４に示す。
【００１５】
受信装置２００は、図１４に示されるように、多層基板２３０の一方の面にチューナ部２１０を備え、他方の面に復調部２２０を備えている。また、多層基板２３０の復調部２２０側の面は、封止材２４０によって封止している。さらに、多層基板２３０には、アナログＧＮＤ層とデジタルＧＮＤ層と間に、絶縁層を介して、シールドＧＮＤ層が介挿されている。これにより、受信装置２００では、装置の小型化を図るとともに、復調部２２０で生じる高調波信号の電流がチューナ部２１０に影響を及ぼすことを防止している。
【００１６】
また、チューナ部２１０は、図１５に示されるように、入力端子２１２と、ＲＦ増幅器２１３と、ミキサ２１４と、電圧制御回路２１５と、ＰＬＬ回路２１６と、フィルタ部２１７と、ＩＦ増幅器２１８とを備えている。
【００１７】
アンテナ２１１から入力されたＲＦ信号は、ＲＦ増幅器２１３によって増幅された後、ミキサ２１４と、電圧制御回路２１５と、ＰＬＬ回路２１６とによって、ＩＦ信号に変換される。ＩＦ信号は、フィルタ部２１７によって帯域制限された後、ＩＦ増幅器２１８によって増幅され、復調部２２０に出力される。
【００１８】
また、復調部２２０は、図１５に示されるように、ＡＤ変換部２２１およびデジタル信号処理部２２２を備えている。復調部２２０に入力されたＩＦ信号は、ＡＤ変換部２２１によってデジタル信号に変換された後、デジタル信号処理部２２２によって、変調される前のデジタル信号に復調される。
【００１９】
さらに、チューナ部２１０の外部に備えられている水晶発振器２５１は、ＰＬＬ回路２１６と接続されている。チューナ部２１０は、該水晶発振器２５１から出力される基準クロックに基づいて動作する。
【００２０】
しかしながら、受信装置２００は、チューナ部２１０と復調部２２０とを１台ずつ搭載した閉じたモジュールであるため、２本以上のアンテナから高周波信号を受信するダイバーシティ受信方式に適用することは困難である。加えて、ダイバーシティ受信方式の場合、水晶発振器２５１から各ＰＬＬ回路に基準クロックが出力されるときに外部電波等の影響を受けてしまうため、該ＰＬＬ回路の同期を正確にとることができない虞がある。このため、受信した複数の信号をタイミングよく選択または合成することができないという問題を生じる。
【００２１】
さらに、図１６に示す受信装置３００は、多層基板の一方の面にチューナ３１０および３２０と、復調部３３０および３４０とを搭載する構成となっているが、受信装置３００の更なる小型化を図る場合には面積的に不利である。
【００２２】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、ダイバーシティ受信方式において、受信信号をタイミングよく選択または合成するとともに、小型化を図ることが可能な受信装置を実現することにある。
【課題を解決するための手段】
【００２３】
本発明に係る受信装置は、上記課題を解決するため、デジタル変調された複数の高周波信号から、特定の高周波信号を抽出して低周波信号に変換するチューナ部と、上記チューナ部から出力される低周波信号をデジタル信号に変換して、復調処理を行う復調部とを少なくとも２組以上備えているダイバーシティ受信方式の受信装置であって、多層基板の一方の面には上記チューナ部を備え、該多層基板の他方の面には上記復調部を備えており、上記チューナ部を備えている上記多層基板の面には、基準クロックを生成して該チューナ部に出力する発振回路を備えている。
【００２４】
上記構成によれば、ダイバーシティ受信方式に適用される受信装置においても、発振回路が基準クロックを生成して各チューナ部に出力しているため、各チューナ部の同期をとることが可能となる。これにより、各復調部で生成されるデジタル信号を、タイミングよく選択または合成することが可能となる。
【００２５】
また、受信装置は、多層基板の一方の面にチューナ部と発振回路とを備え、他方の面に復調部を備えている。従って、チューナ部、復調部および発振回路を、１つのパッケージに纏めるときに、受信装置の小型化を図ることが可能となる。
【００２６】
上記発振回路は、基準クロックを出力する水晶発振器と、上記水晶発振器から出力される基準クロック信号に対してインピーダンス変換を行うインピーダンス変換手段とを備えていることが好ましい。
【００２７】
上記構成によれば、水晶発振器から出力される基準クロックをインピーダンス変換することにより、基準クロックの波形を一定に保つことが可能となる。これにより、基準クロックがシールドの外部を通って外部電波の影響を受ける場合であっても、基準クロックがなまらないようにすることが可能となる。
【００２８】
上記発振回路は、さらに、基準クロックを増幅するバッファ回路を備えていることが好ましい。上記構成によれば、バッファ回路によって基準クロックが増幅される。このため、受信装置の小型化に伴って、各チューナ部が接近する場合であっても、外部からの影響による基準クロックのなまりを抑えることが可能となる。これにより、受信装置の更なる小型化を図ることが可能である。
【００２９】
上記発振回路は、さらに、基準クロック周波数を逓倍する逓倍器、または、基準クロック周波数を分周する分周器を備えていることが好ましい。上記構成によれば、逓倍器または分周器を備えることによって、基準クロックの周波数を所望の周波数に変換することができる。これにより、各チューナ部で使用されるクロック周波数が異なる場合であっても、各チューナ部で使用されるクロック周波数にあわせて、基準クロックを分配することが可能となる。
【００３０】
上記発振回路は、少なくとも１つのチューナ部に備えられていることが好ましい。上記構成によれば、発振回路は、チューナ部に備えられている構成となっている。従って、発振回路が多層基板上に備えられている構成に比べて、さらに受信装置の小型化を図ることが可能となる。
【００３１】
上記発振回路が備えられていない側のチューナ部は、基準クロックを増幅するバッファ回路を備えていることが好ましい。上記構成によれば、バッファ回路によって基準クロックが増幅される。このため、受信装置の小型化に伴って各チューナ部が接近する場合であっても、外部からの影響による基準クロックのなまりを抑えることが可能となる。従って、各チューナ部に入力される基準クロック同士の影響も抑えることができるため、受信装置の更なる小型化を図ることが可能である。
【００３２】
上記発振回路が備えられていない側のチューナ部は、さらに、基準クロック周波数を逓倍する逓倍器、または、基準クロック周波数を分周する分周器を備えていることが好ましい。
【００３３】
上記構成によれば、発振回路が備えられていない側のチューナ部に、逓倍器または分周器が備えられている。これにより、発振回路が備えられていない側のチューナ部で使用されるクロックが、該発振回路が備えられているチューナ部で使用されるクロックと異なる場合であっても、各チューナ部に、所望のクロックの周波数を供給することが可能となる。
【００３４】
上記多層基板に、上記チューナ部に接続されたアナログＧＮＤ層と、上記復調部に接続されたデジタルＧＮＤ層と、上記アナログＧＮＤ層とデジタルＧＮＤ層との間に設けられ、該両ＧＮＤ層と絶縁層によって隔てられたシールドＧＮＤ層とを備えていることが好ましい。
【００３５】
上記の構成によれば、デジタルＧＮＤ層とアナログＧＮＤ層との間にシールドＧＮＤ層を備えているので、デジタルＧＮＤ層に流れる高調波信号の電流が、アナログＧＮＤ層へ流れ込むことを防止できる。これにより、復調部からの高調波信号の影響がチューナ部に及ぶことを防止し、受信性能の低下を防止できる。
【００３６】
上記チューナ部または復調部は、半導体集積回路からなることが好ましい。上記構成によれば、チューナ部または復調部がＩＣチップ化された半導体集積回路にて作成されているため、該チューナ部および復調部の小型化を図ることが可能となる。これ伴って、受信装置の更なる小型化を図ることが可能となる。
【発明の効果】
【００３７】
本発明に係る受信装置は、上記課題を解決するため、デジタル変調された複数の高周波信号から、特定の高周波信号を抽出して低周波信号に変換するチューナ部と、上記チューナ部から出力される低周波信号をデジタル信号に変換して、復調処理を行う復調部とを少なくとも２組以上備えているダイバーシティ受信方式の受信装置であって、多層基板の一方の面には上記チューナ部を備え、該多層基板の他方の面には上記復調部を備えており、上記チューナ部を備えている上記多層基板の面には、基準クロックを生成して該チューナ部に出力する発振回路を備えていることで、上記受信装置の小型化を図るとともに、各復調部で生成されるデジタル信号を、タイミングよく選択または合成することが可能となる。
【発明を実施するための最良の形態】
【００３８】
〔実施形態１〕
本発明の一実施形態について図１ないし図１３に基づいて説明すると以下の通りである。図１は、本実施形態に係る受信装置１の概略構成を示す断面図である。
【００３９】
受信装置１は、２本以上のアンテナからそれぞれ受信した高周波信号を、デジタル信号に変換し、このデジタル信号に対して選択または合成処理を行うダイバーシティ受信方式を採用している。これにより、受信装置１が移動状態にある場合、もしくは、受信が困難な地域にある場合であっても、安定した受信を行うとともに、音声信号および／または映像信号を出力する。
【００４０】
受信装置１は、図１に示されるように、多層基板６０の一方の面に、チューナ部１０および２０と、水晶発振回路５０とを備えている。また、他方の面には、復調部３０および４０を備えている。受信装置１では、復調部３０および４０は封止材７０によって封止されている。
【００４１】
チューナ部１０および２０と、復調部３０および４０とは、ＩＣチップ化された半導体集積回路にて作成されており、これらのＩＣチップの外部接続電極と、多層基板６０の電極とを金等の導線でボンディングしている。また、受信装置１では、チューナ部１０と復調部３０とが対となって動作し、チューナ部２０と復調部４０とが対となって動作する構成となっている。
【００４２】
封止材７０は、復調部３０および４０を湿気、塵埃等による影響から防ぐために、該復調部３０および４０に対して塗布されているが、該復調部３０および４０に限らず、チューナ部１０および２０に塗布されてもよい。また、受信装置１全体に塗布されてもよい。
【００４３】
多層基板６０は、図２に示されるように、複数の配線層と絶縁層とが交互に積層されている。チューナ部１０および２０側の層である第１配線層６１ａおよび第２配線層６１ｂには、該チューナ部１０および２０と電気的に接続されたアナログＧＮＤ層（ＡＧＮＤ）６２が設けられている。第３配線層６１ｃには、シールドＧＮＤ層６３が設けられている。第４配線層６１ｄ、第５配線層６１ｅおよび第６配線層６１ｆには、復調部３０および４０と電気的に接続されたデジタルＧＮＤ層（ＤＧＮＤ）６４が設けられている。第７配線層６１ｇ、第８配線層６１ｈは、復調部３０および４０を配設する空間を実現するための額縁としての機能を備えている。また、各配線層６１ａ〜６１ｈには、受信装置１が搭載される基板に備えられるアンテナ端子（図示しない）とチューナ部１０および２０との間、該チューナ部１０および２０と復調部３０および４０との間、および、該復調部３０および４０と受信装置１が搭載される基板に備えられる復調データ信号入力端子（図示しない）との間をそれぞれ電気的に接続するためのビアが設けられている。なお、本実施形態では、配線層を８層備えた構成としているが、配線層の層数はこれに限るものではない。
【００４４】
シールドＧＮＤ層６３は、アナログＧＮＤ層６２およびデジタルＧＮＤ層６４と、絶縁層を介して対向するように備えられており、該アナログＧＮＤ層６２とデジタルＧＮＤ層６４とを電気的に分離（遮蔽）している。
【００４５】
また、アナログＧＮＤ層６２、シールドＧＮＤ層６３およびデジタルＧＮＤ層６４は、受信装置１内では互いに接続されておらず、それぞれ別々のＧＮＤ接続端子を介して、受信装置１が搭載される基板のＧＮＤ層に接続されている。なお、シールドＧＮＤ層６３は、受信装置１内のどの信号線にも接続されておらず、受信装置１が搭載される基板のＧＮＤ層のみに接続されている。
【００４６】
多層基板６０の上記構成により、デジタルＧＮＤ層６４からの高調波信号は、シールドＧＮＤ層６３を介して受信装置１が搭載される基板のＧＮＤ層に流れるため、該デジタルＧＮＤ層６４からアナログＧＮＤ層６２へ高調波信号の電流が流れることを防止または低減できる。
【００４７】
従って、多層基板６０の一方の面にチューナ部１０および２０を備え、他方の面に復調部３０および４０を備えることによって受信装置１の小型化を図る場合であっても、微弱な信号を取り扱うチューナ部１０および２０に、大きな振幅を取り扱う復調部３０および４０からの高調波信号成分の影響が及ぶことを防止し、受信性能が低下することを防止できる。
【００４８】
また、図３は、受信装置１の概略的な回路構成を示すブロック図である。本実施形態に係る受信装置１は、図３に示されるように、チューナ部１０および２０と、復調部３０および４０とを備えている。また、受信装置１は、アンテナ１１および２１と接続されている。
【００４９】
また、チューナ部１０は、入力端子１２と、ＲＦ増幅器１３と、ミキサ１４と、電圧制御回路１５と、ＰＬＬ回路１６と、フィルタ部１７と、ＩＦ増幅器１８とを備えている。同様に、チューナ部２０は、入力端子２２と、ＲＦ増幅器２３と、ミキサ２４と、電圧制御回路２５と、ＰＬＬ回路２６と、フィルタ部２７と、ＩＦ増幅器２８とを備えている。
【００５０】
アンテナ１１は、入力端子１２を介してチューナ部１０と接続されている。同様に、アンテナ２１は、入力端子２２を介してチューナ部２０と接続されている。これにより、チューナ部１０および２０は、アンテナ１１および２１からＲＦ信号を受信することができる。
【００５１】
チューナ部１０および２０が受信したＲＦ信号は、ＲＦ増幅器１３および２３において増幅され、ミキサ１４および２４に入力される。
【００５２】
ミキサ１４および２４は、電圧制御回路１５および２５を介して、ＰＬＬ回路１６および２６と接続されている。電圧制御回路１５および２５と、ＰＬＬ回路１６および２６とは、ミキサ１４および２４に入力されるローカル信号を生成する。ミキサ１４および２４は、ＲＦ信号とローカル信号とを混合することによって、このＲＦ信号をＩＦ信号に変換し、後段のフィルタ部１７および２７に出力する。
【００５３】
ＩＦ信号は、フィルタ部１７および２７によって、特定の周波数帯域に帯域制限され、ＩＦ増幅器１８および２８によって増幅された後、復調部３０および４０に出力される。
【００５４】
復調部３０は、ＡＤ変換部３１と、選択／合成器３２と、デジタル信号処理部３３とを備えている。また、復調部４０は、ＡＤ変換部４１を備えており、選択／合成器３２と接続されている。
【００５５】
ＡＤ変換部３１および４１は、アナログ信号であるＩＦ信号をデジタル信号に変換し、このデジタル信号を選択／合成器３２に出力する。選択／合成器３２は、ＡＤ変換部３１および４１から出力される２つのデジタル信号を、例えば演算処理を行うことにより選択または合成する。すなわち、選択／合成器３２は、２つのデジタル信号のうち、強いデジタル信号を選択するか、または、２つの信号を合成することにより強いデジタル信号を生成する。
【００５６】
選択または合成されたデジタル信号は、デジタル信号処理部３３によって、変調される前のデジタル信号（復調データ信号）に復調され、後段の回路に出力される。
【００５７】
なお、選択／合成器３２およびデジタル信号処理部３３は、復調部３０に備えられている構成となっているが、これに限られたものではなく、復調部４０に備えられていてもよい。
【００５８】
受信装置１は、さらに、水晶発振回路５０を備えている。また、水晶発振回路５０は、水晶発振器５１とインピーダンス変換部５２とを備えている。
【００５９】
水晶発振器５１は、ＰＬＬ回路１６および２６の同期をとるために、基準クロックを生成している。これにより、ＩＦ信号がチューナ部１０および２０からタイミングよく出力されることとなり、ＡＤ変換部３１および４１から出力される２つのデジタル信号の同期もとることが可能となる。従って、選択／合成器３２において、前記２つのデジタル信号の選択または合成処理を正確に行うことが可能となる。
【００６０】
また、インピーダンス変換部５２は、水晶発振器５１と、ＰＬＬ回路１６および２６との間に接続されており、水晶発振器５１と、ＰＬＬ回路１６および２６とのマッチング回路として動作している。
【００６１】
具体的には、インピーダンス変換部５２は、抵抗Ｒ１およびＲ２と、コンデンサＣ１およびＣ２とを備えている。水晶発振器５１は、抵抗Ｒ１およびコンデンサＣ１を介してＰＬＬ回路１６に接続され、抵抗Ｒ２およびコンデンサＣ２を介してＰＬＬ回路２６に接続されている。なお、インピーダンス変換部５２は、上記構成に限られたものではなく、抵抗Ｒ１およびＲ２から構成されていてもよい。
【００６２】
コンデンサＣ１およびＣ２は、水晶発振器５１とＰＬＬ回路１６および２６との間に接続されており、直流成分をカットしている。
【００６３】
抵抗Ｒ１およびＲ２は、水晶発振器５１で生成された基準クロックがＰＬＬ回路１６および２６に供給される量を補正している。また、抵抗Ｒ１およびＲ２は、ＰＬＬ回路１６および２６の結合線路中に備えられているため、受信装置１では、ＰＬＬ回路１６および２６のアイソレーションを確保することができる。
【００６４】
従って、インピーダンス変換部５２は、一方のＰＬＬ回路（例えば、ＰＬＬ回路１６）が他方のＰＬＬ回路（例えば、ＰＬＬ回路２６）の負荷になる度合いを調整することができる。これにより、基準クロックの波形を一定に保ち、基準クロックがなまらないように制御することが可能となる。
【００６５】
ここで、チューナ部１０および２０と、水晶発振回路５０とは、多層基板６０の同じ面に備えられている。このため、基準クロックは、多層基板６０内に備えられたシールドＧＮＤ層６３を通ることなく、水晶発振回路５０からチューナ部１０および２０に出力されることとなるため、外部電波の影響を受けてしまう。
【００６６】
しかしながら、インピーダンス変換部５２は、水晶発振器５１とＰＬＬ回路１６および２６との結合線路中に抵抗Ｒ１およびＲ２を備えているため、受信装置１では、基準クロックが受ける上記外部電波の影響を低減させることが可能となる。
【００６７】
以上のように、受信装置１が水晶発振回路５０を備えていることによって、アンテナ１１および２１から入力されるＲＦ信号をＩＦ信号に変換するときに、このＩＦ信号の同期をとって復調部３０および４０に入力することが可能となる。これにより、ダイバーシティ受信方式を採用する受信装置１において、ＩＦ信号を変換したデジタル信号に対して、タイミングよく選択または合成処理を行うことが可能になる。
【００６８】
加えて、受信装置１は、多層基板６０の一方の面にチューナ部１０および２０を備え、他方の面に復調部３０および４０を備えている。これにより、該受信装置１の小型化を図ることが可能となる。
【００６９】
また、図４は、受信装置２の概略構成を示す断面図であり、図５は、受信装置２の概略的な回路構成を示すブロック図である。ここで、受信装置２は、図１の水晶発振回路５０に代えて水晶発振回路５０ａを備えている点で、受信装置１と異なる。
【００７０】
水晶発振回路５０ａは、水晶発振器５１と、インピーダンス変換部５２と、バッファ回路５３および５４とを備えている。バッファ回路５３および５４は、インピーダンス変換部５２によって分配された基準クロックをそれぞれ増幅する。
【００７１】
インピーダンス変換部５２は、バッファ回路５３を介して、ＰＬＬ回路１６と接続されており、また、バッファ回路５４を介して、ＰＬＬ回路２６と接続されている。また、水晶発振器５１から出力される基準クロックは、インピーダンス変換部５２によって分配される。
【００７２】
ここで、受信装置２に備えられているチューナ部１０および２０は、多層基板６０の同じ面に搭載されているため、受信装置２の小型化を図る場合、チューナ部１０および２０は接近する。このとき、ＰＬＬ回路１６および２６に入力される基準クロックは、外部からの影響を受けてなまってしまう虞がある。
【００７３】
従って、バッファ回路５３および５４によって、基準クロックが増幅されることにより、受信装置２の小型化に伴ってチューナ部１０および２０が接近する場合であっても、外部からの影響による基準クロックのなまりを抑えることが可能となる。これにより、受信装置２の更なる小型化を図ることが可能となる。
【００７４】
さらに、図６は、受信装置３の概略構成を示す断面図であり、図７は、受信装置３の概略的な回路構成を示すブロック図である。ここで、受信装置３は、水晶発振回路５０または水晶発振回路５０ａに代えて水晶発振回路５０ｂを備えている点で、受信装置１および２と異なる。
【００７５】
水晶発振回路５０ｂは、水晶発振器５１と、インピーダンス変換部５２と、バッファ回路５３および５４と、逓倍器５５および５６とを備えている。
【００７６】
水晶発振器５１で生成され、インピーダンス変換部５２で波形を一定に保つように制御されている基準クロックは、逓倍器５５および５６に分配される。逓倍器５５は、バッファ回路５３を介して、ＰＬＬ回路１６と接続されており、逓倍器５６は、バッファ回路５４を介して、ＰＬＬ回路２６と接続されている。逓倍器５５および５６は、入力される基準クロックの周波数を逓倍することにより、基準クロックの周波数を変換する。
【００７７】
例えば、基準クロックを２ＭＨｚとし、チューナ部１０で使用されるクロックを４ＭＨｚ、チューナ部２０で使用されるクロックを６ＭＨｚとする。すなわち、この場合、チューナ部１０および２０で使用されるクロックは異なっている。
【００７８】
このとき、チューナ部１０側に接続される逓倍器５５には、２倍の逓倍器を使用し、チューナ部２０側に接続される逓倍器５６には、３倍の逓倍器を使用する。これにより、チューナ部１０および２０に所望の周波数をもつ基準クロックを出力することが可能となる。
【００７９】
従って、チューナ部１０および２０で使用されるクロックが異なる場合であっても、該チューナ部１０および２０で使用されるクロック周波数にあわせて、基準クロックを分配することが可能となる。
【００８０】
なお、受信装置３では、基準クロックを、チューナ部１０および２０で使用されるクロック周波数に合わせるために、逓倍器５５および５６を使用しているが、これに限られたものではない。例えば、逓倍器５５および５６の一方のみを備えていてもよく、逓倍器に代えて分周器を使用してもよい。
【００８１】
〔実施形態２〕
本発明の他の実施形態について説明すれば、以下の通りである。なお、実施形態１と同一の機能を有する部材については、同一の符号を付記し、その説明は省略する。
【００８２】
図８は、受信装置４の概略構成を示す断面図である。受信装置４は、図８に示されるように、多層基板６０の一方の面にチューナ部１０ａおよび２０を備えており、他方の面に復調部３０および４０を備えている。そして、復調部３０および４０には、封止材７０が塗布されている。なお、封止材７０は、復調部３０および４０に対して塗布されているが、該復調部３０および４０に限らず、チューナ部１０および２０に塗布されてもよい。また、受信装置４全体に塗布されてもよい。
【００８３】
また、図９は、受信装置４の概略的な回路構成を示すブロック図である。チューナ部１０ａは、水晶発振回路１００を備えており、該水晶発振回路１００は、ＰＬＬ回路１６および２６に接続されている。また、水晶発振回路１００は、水晶発振器１０１およびインピーダンス変換部１０２を備えている。
【００８４】
水晶発振器１０１は、ＰＬＬ回路１６と、インピーダンス変換部１０２を介してＰＬＬ回路２６とに接続されている。水晶発振器１０１は、ＰＬＬ回路１６および２６の同期をとるために、基準クロックを生成している。
【００８５】
インピーダンス変換部１０２は、インピーダンス変換部５２と同様、水晶発振器１０１とＰＬＬ回路１６および２６とのマッチング回路として動作おり、抵抗Ｒ３およびコンデンサＣ１を備えている。
【００８６】
コンデンサＣ３は、水晶発振器１０１とＰＬＬ回路２６との間に接続されており、直流成分をカットしている。
【００８７】
抵抗Ｒ３は、水晶発振器１０１で生成された基準クロックがＰＬＬ回路２６に供給される量を補正している。また、抵抗Ｒ３は、ＰＬＬ回路１６および２６の結合線路中に備えられているため、受信装置４において、ＰＬＬ回路１６および２６のアイソレーションを確保することができる。
【００８８】
従って、インピーダンス変換部１０２は、一方のＰＬＬ回路（例えば、ＰＬＬ回路１６）が他方のＰＬＬ回路（例えば、ＰＬＬ回路２６）の負荷になる度合いを調整することができる。これにより、基準クロックの波形を一定に保ち、基準クロックがなまらないように制御することが可能となる。
【００８９】
ここで、水晶発振回路１００は、チューナ部１０ａ内に備えられているため、外部電波の影響を受けることがない。このため、水晶発振器１０１から出力される基準クロックは、チューナ部１０ａで使用されるクロックとして、ＰＬＬ回路１６に入力される。
【００９０】
一方、基準クロックがＰＬＬ回路２６に入力される場合、チューナ部１０ａおよび２０は多層基板６０の同じ面に備えられているため、基準クロックは、多層基板６０内に備えられたシールドＧＮＤ層６３を通ることなく、該チューナ部２０に出力される。このため、基準クロックは、外部電波の影響を受けて波形が歪んでしまう。
【００９１】
しかしながら、インピーダンス変換部１０２は、水晶発振器１０１とＰＬＬ回路２６との結合線路中に抵抗Ｒ３を備えているため、受信装置１では、基準クロックが受ける上記外部電波の影響を低減させることが可能となる。
【００９２】
以上のように、ダイバーシティ受信方式において、各アンテナから入力されるＲＦ信号をＩＦ信号に変換するときに、ＩＦ信号の同期をとって復調部３０に入力することが可能となる。このため、ＩＦ信号を変換したデジタル信号に対して、タイミングよく選択または合成処理を行うことが可能になる。
【００９３】
加えて、受信装置４は、水晶発振回路１００がチューナ部１０ａ内に備える構成となっているため、受信装置１〜３に示されるように、多層基板６０上に水晶発振回路５０、５０ａおよび５０ｂが備えられている構成に比べ、さらに小型化を図ることが可能となる。
【００９４】
また、図１０は、受信装置５の概略構成を示す断面図であり、図１１は、受信装置５の概略的な回路構成を示すブロック図である。ここで、受信装置５は、チューナ部２０ａにバッファ回路１０３が備えられている点で、受信装置４と異なる。
【００９５】
バッファ回路１０３は、チューナ部２０ａに備えられており、インピーダンス変換部１０２とＰＬＬ回路２６との間に接続されている。
【００９６】
水晶発振器１０１で生成される基準クロックは、インピーダンス変換部１０２を介してチューナ部２０ａに入力される。しかしながら、チューナ部１０ａおよび２０ａが接近する場合には、インピーダンス変換部１０２を介してＰＬＬ回路２６に入力される基準クロックは、外部からの影響を受けてなまってしまう虞がある。
【００９７】
従って、ＰＬＬ回路２６に入力される基準クロックを、バッファ回路１０３を介して増幅することにより、受信装置５の小型化に伴ってチューナ部１０ａおよび２０ａが接近する場合であっても、外部からの影響による基準クロックのなまりを抑えることが可能となる。これにより、受信装置５の更なる小型化を図ることが可能となる。
【００９８】
さらに、図１２は、受信装置６の概略構成を示す断面図であり、図１３は、受信装置６の概略的な回路構成を示すブロック図である。ここで、受信装置６は、チューナ部２０ｂに逓倍器１０４を備えている点で、受信装置５と異なる。
【００９９】
チューナ部２０ｂは、逓倍器１０４を備えている。逓倍器１０４は、インピーダンス変換部１０２とバッファ回路１０３との間に接続されており、入力される基準クロックの周波数を逓倍する。
【０１００】
水晶発振器１０１で生成される基準クロックは、チューナ部１０ａで使用されるクロックとしてＰＬＬ回路１６に入力される。従って、チューナ部１０ａとチューナ部２０ｂとで使用されるクロックの周波数が異なる場合、該チューナ部２０ｂに入力される基準クロックは、逓倍器１０４によって逓倍されることによって、該チューナ部２０ｂで使用されるクロックに周波数変換される。
【０１０１】
これにより、チューナ部１０ａおよび２０ｂで使用されるクロックが異なる場合であっても、該チューナ部１０ａおよび２０ｂで使用されるクロック周波数にあわせて、基準クロックを分配することが可能となる。
【０１０２】
なお、受信装置６では、逓倍器１０４を使用しているが、これに限られたものではない。例えば、逓倍器１０４に代えて分周器を使用してもよい。
【０１０３】
また、水晶発振回路１００は、チューナ部１０ａに備えられているが、これに限られたものではなく、チューナ部２０、２０ａおよび２０ｂに備えられていてもよい。但し、水晶発振回路１００がチューナ部２０ａおよび２０ｂに備えられる場合には、バッファ回路１０３および／または逓倍器１０４は、チューナ部１０ａに備えられる構成とするのが好ましい。
【０１０４】
なお、受信装置１ないし６は、２つのチューナ部１０および２０と、２つの復調部３０および４０を備えるものとして説明したが、これに限られるものではなく、３つ以上のチューナ部および復調部を備えていてもよい。この場合、多層基板６０の一方の面に、複数のチューナ部が備えられ、他方の面には複数の復調部が備えられることとなる。
【０１０５】
また、受信装置１ないし６に３つ以上のチューナ部が備えられており、該チューナ部内に水晶発振回路が備えられている場合には、少なくとも１つのチューナ部に水晶発振回路が備えられていればよい。
【０１０６】
また、受信装置１ないし６に備えられている復調部３０および４０は、それぞれ独立したチップに作り込まれているが、これに限られたものではなく、該復調部３０および４０を１チップに作り込んでもよい。
【０１０７】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１０８】
本発明に係る受信装置は、ダイバーシティ受信方式を採用する、例えば携帯端末等の移動可能な通信機器に有効である。
【図面の簡単な説明】
【０１０９】
【図１】本発明の実施形態１を示すものであり、受信装置の概略構成を示す断面図である。
【図２】図１に示される受信装置の多層基板の概略構成を示す断面図である。
【図３】図１に示される受信装置の概略的な回路構成を示すブロック図である。
【図４】図１に示される受信装置の変形例であり、水晶発振回路にバッファ回路が備えられた場合の受信装置の概略構成を示す断面図である。
【図５】図４に示される受信装置の概略的な回路構成を示すブロック図である。
【図６】図４に示される受信装置の変形例であり、水晶発振回路に逓倍器が備えられた場合の受信装置の概略構成を示す断面図である。
【図７】図６に示される受信装置の概略的な回路構成を示すブロック図である。
【図８】本発明の実施形態２を示すものであり、受信装置の概略構成を示す断面図である。
【図９】図８に示される受信装置の概略的な回路構成を示すブロック図である。
【図１０】図８に示される受信装置の変形例であり、水晶発振回路にバッファ回路が備えられた場合の受信装置の概略構成を示す断面図である。
【図１１】図１０に示される受信装置の概略的な回路構成を示すブロック図である。
【図１２】図１０に示される受信装置の変形例であり、水晶発振回路に逓倍器が備えられた場合の受信装置の概略構成を示す断面図である。
【図１３】図１２に示される受信装置の概略的な回路構成を示すブロック図である。
【図１４】チューナ部と復調部とが１台ずつ備えられている受信装置の概略構成を示す断面図である。
【図１５】図１４に示される受信装置の概略的な回路構成を示すブロック図である。
【図１６】多層基板の一方の面にチューナ部と復調部とが２台ずつ備えられている受信装置の概略構成を示す断面図である。
【符号の説明】
【０１１０】
１、２、３、４、５、６    受信装置
１０、１０ａ、２０    チューナ部
３０、４０    復調部
５０、５０ａ、５０ｂ、１００    水晶発振回路（発振回路）
５１、１０１    水晶発振器
５２、１０２    インピーダンス変換部（インピーダンス変換手段）
５３、５４、１０３    バッファ回路
５５、５６、１０４    逓倍器
６２    アナログＧＮＤ層
６３    シールドＧＮＤ層
６４    デジタルＧＮＤ層
２０ａ、２０ｂ    チューナ部
【図１】
2008098923.tif 000003
【図２】
2008098923.tif 000004
【図３】
2008098923.tif 000005
【図４】
2008098923.tif 000006
【図５】
2008098923.tif 000007
【図６】
2008098923.tif 000008
【図７】
2008098923.tif 000009
【図８】
2008098923.tif 000010
【図９】
2008098923.tif 000011
【図１０】
2008098923.tif 000012
【図１１】
2008098923.tif 000013
【図１２】
2008098923.tif 000014
【図１３】
2008098923.tif 000015
【図１４】
2008098923.tif 000016
【図１５】
2008098923.tif 000017
【図１６】
2008098923.tif 000018