(57)【要約】【課題】高安定度の発振器を１つ用意するだけで、障害の発生する直前の周波数を高精度に維持したホールドオーバ特性を実現することのできるクロック供給装置およびクロック供給方法を得ること。【解決手段】通常のＰＬＬ回路２０１から出力される出力クロック信号２１７は高安定度固定発振器２２３のクロック信号によってモニタされており、その結果はメモリ２２８に順次書き込まれている。ホールドオーバリファレンス生成回路２２６はこれを所定時間で平均化している。周波数異常監視回路２２１が入力リファレンス信号２０４の周波数の異常を検出すると、セレクタ２２２が入力リファレンス信号２０４の代わりにホールドオーバリファレンス２３１を選択してＰＬＬ回路２０１に入力する。ホールドオーバリファレンス生成回路２２６はＰＬＬ回路２０１の入力側を異常時に選択してホールドオーバを行うことも可能である。【選択図】図１
2008053832.tif 000002
【特許請求の範囲】
【請求項１】
分周器と電圧制御型発振器を備え、前記電圧制御型発振器が前記分周器の分周比に応じて入力信号と位相同期した周波数の出力信号を外部に出力するＰＬＬ回路と、
このＰＬＬ回路の前記出力信号の周波数を標本化・量子化させたデジタル信号を時間を追って順次格納する出力周波数対応値格納手段と、
この出力周波数対応値格納手段に格納される前記デジタル信号を逆量子化し、所定の時間にわたって平均化したものを順次出力する平均化手段と、
前記ＰＬＬ回路に入力する前記入力信号の周波数の異常を検出する異常検出手段と、
この異常検出手段が前記入力信号の周波数の異常を検出した時点から、前記入力信号の代わりに前記平均化手段から出力される前記分周器の分周比に応じて逆量子化した周波数の信号を前記ＰＬＬ回路に順次入力する信号切替手段
とを具備することを特徴とするクロック供給回路。
【請求項２】
分周器と電圧制御型発振器を備え、前記電圧制御型発振器が前記分周器の分周比に応じて入力信号と位相同期した周波数の出力信号を外部に出力するＰＬＬ回路と、
このＰＬＬ回路の前記入力信号の周波数を標本化・量子化させたデジタル信号を時間を追って順次格納する入力周波数対応値格納手段と、
この入力周波数対応値格納手段に格納される前記デジタル信号を逆量子化し、所定の時間にわたって平均化したものを順次出力する平均化手段と、
前記ＰＬＬ回路に入力する前記入力信号の周波数の異常を検出する異常検出手段と、
この異常検出手段が前記入力信号の周波数の異常を検出した時点から、前記入力信号の代わりに前記平均化手段から出力される逆量子化した周波数の信号を前記ＰＬＬ回路に入力する信号切替手段
とを具備することを特徴とするクロック供給回路。
【請求項３】
分周器と電圧制御型発振器を備え、前記電圧制御型発振器が前記分周器の分周比に応じて入力信号と位相同期した周波数の出力信号を外部に出力するＰＬＬ回路と、
このＰＬＬ回路の前記出力信号の周波数を標本化・量子化させたデジタル信号を時間を追って順次格納する出力周波数対応値格納手段と、
前記ＰＬＬ回路の前記入力信号の周波数を標本化・量子化させたデジタル信号を時間を追って順次格納する入力周波数対応値格納手段と、
前記出力周波数対応値格納手段および前記入力周波数対応値格納手段に格納される前記デジタル信号をそれぞれ別系統で入力して逆量子化し、所定の時間にわたって平均化したものをそれぞれ別系統で順次出力する平均化手段と、
前記ＰＬＬ回路に入力する前記入力信号の周波数の異常を検出する異常検出手段と、
前記ＰＬＬ回路の位相同期の完了の有無を判別する位相同期完了有無判別手段と、
この位相同期完了有無判別手段が位相同期が完了していないと判別している段階で前記異常検出手段が前記ＰＬＬ回路に入力する前記入力信号の周波数の異常を検出したときにはその時点から、前記入力信号の代わりに前記平均化手段から出力される逆量子化した周波数の信号を前記ＰＬＬ回路に入力する一方、この位相同期完了有無判別手段が位相同期が完了したと判別している段階で前記異常検出手段が前記ＰＬＬ回路に入力する前記入力信号の周波数の異常を検出したときにはその時点から、前記入力信号の代わりに前記平均化手段から出力される前記分周器の分周比に応じて逆量子化した周波数の信号を前記ＰＬＬ回路に順次入力する信号切替手段
とを具備することを特徴とするクロック供給回路。
【請求項４】
前記平均化手段は、前記出力周波数対応値格納手段あるいは入力周波数対応値格納手段に格納されるデジタル信号のそれぞれの格納時の周波数に対応する誤差を時間的に吸収する平均化処理を行う回路であることを特徴とする請求項１〜請求項３いずれかに記載のクロック供給回路。
【請求項５】
前記異常検出手段は、高安定度で一定の周波数の信号を出力する高安定度発振手段と、この高安定度発振手段の出力する信号と前記入力信号の周波数を比較して周波数の異常の発生を検出する手段であり、前記高安定度発振手段は前記電圧制御型発振器よりも発振する周波数の安定度が十分高いことを特徴とする請求項１〜請求項３いずれかに記載のクロック供給回路。
【請求項６】
分周器と電圧制御型発振器を備え、前記電圧制御型発振器が前記分周器の分周比に応じて入力信号と位相同期した周波数の出力信号を外部に出力するＰＬＬ回路の前記出力信号の周波数を標本化・量子化させたデジタル信号を時間を追って順次入力して逆量子化し、所定の時間にわたって平均化したものを順次出力する平均化ステップと、
所定の発振出力と比較することで前記ＰＬＬ回路の前記入力信号の周波数の異常が発生したときこれを検出する異常検出ステップと、
この異常検出ステップで前記ＰＬＬ回路の前記入力信号の周波数の異常が検出されたとき、その時点以後は、前記平均化ステップで順次出力される前記分周器の分周比に応じて逆量子化した周波数の信号を前記入力信号の代わりに前記ＰＬＬ回路に順次入力する信号切替ステップ
とを具備することを特徴とするクロック供給方法。
【請求項７】
分周器と電圧制御型発振器を備え、前記電圧制御型発振器が前記分周器の分周比に応じて入力信号と位相同期した周波数の出力信号を外部に出力するＰＬＬ回路の前記入力信号の周波数を標本化・量子化させたデジタル信号を時間を追って順次入力して逆量子化し、所定の時間にわたって平均化したものを順次出力する平均化ステップと、
所定の発振出力と比較することで前記ＰＬＬ回路の前記入力信号の周波数の異常が発生したときこれを検出する異常検出ステップと、
この異常検出ステップで前記ＰＬＬ回路の前記入力信号の周波数の異常が検出されたとき、その時点以後は、前記平均化ステップで順次出力される逆量子化した周波数の信号を前記入力信号の代わりに前記ＰＬＬ回路に順次入力する信号切替ステップ
とを具備することを特徴とするクロック供給方法。
【請求項８】
分周器と電圧制御型発振器を備え、前記電圧制御型発振器が前記分周器の分周比に応じて入力信号と位相同期した周波数の出力信号を外部に出力するＰＬＬ回路の前記出力信号の周波数を標本化・量子化させたデジタル信号および前記ＰＬＬ回路の前記入力信号の周波数を標本化・量子化させたデジタル信号を時間を追って順次別系統で入力して逆量子化し、所定の時間にわたってそれぞれ平均化したものを順次別系統で出力する平均化ステップと、
所定の発振出力と比較することで前記ＰＬＬ回路の前記入力信号の周波数の異常が発生したときこれを検出する異常検出ステップと、
前記ＰＬＬ回路の位相同期の完了の有無を判別する位相同期完了有無判別ステップと、
この位相同期完了有無判別ステップで位相同期が完了していないと判別している段階で前記異常検出ステップで前記ＰＬＬ回路に入力する前記入力信号の周波数の異常を検出したときにはその時点から、前記平均化ステップで出力される逆量子化した周波数の信号を前記入力信号の代わりに前記ＰＬＬ回路に順次入力する一方、この位相同期完了有無判別ステップ位相同期が完了したと判別している段階で前記異常検出ステップで前記ＰＬＬ回路に入力する前記入力信号の周波数の異常を検出したときにはその時点から、前記平均化ステップで出力される前記分周器の分周比に応じて逆量子化した周波数の信号を前記入力信号の代わりに前記ＰＬＬ回路に順次入力する信号切替ステップ
とを具備することを特徴とするクロック供給方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロックを所定の回路装置に供給するためのクロック供給装置およびクロック供給方法に係わり、たとえば周波数の管理を行う装置がその入力周波数に障害が発生した時であっても、自装置のＰＬＬ回路にホールドオーバ機能を付けることで、高精度のクロックを所定の回路装置に対して供給することのできるクロック供給装置およびクロック供給方法に関する。
【背景技術】
【０００２】
基準となる入力信号としての入力リファレンス信号の周波数に位相同期したクロックを発生すると共に、入力リファレンス信号に何らかの障害が発生したような場合には、この代わりとして、今まで追随していた周波数のクロックを発生するようにしたクロック供給装置が従来より存在している。このようなクロック供給装置は、ＰＬＬ（Phase Locked Loop）回路に、障害の直前の出力クロックと同一周波数のクロックを出力するためのホールドオーバ機能を付けることによって実現される。
【０００３】
このようなクロック供給装置では、入力リファレンス信号に障害が発生したときに、長期間、周波数を高精度に保持する必要がある。そこで、ＰＬＬ回路の分周回路で分周した結果得られた複数のクロック信号の中から最も品質が高いと判断されるクロック信号を選択してホールドオーバの際に使用することが提案されている（たとえば特許文献１参照）。
【０００４】
この提案では、複数の分周回路がそれぞれの抽出クロックを位相比較周波数に分周して、分周入力クロックを作成する。一方、選択信号生成回路は、検出クォリティに関する情報および入力断情報に基づいて、最も品質が高いと判断された分周入力クロックを選択するようにしている。したがって、これらに必要な回路規模が大きくなるという問題がある。また、最も品質が高いと判断されるクロック信号を選択しても、その周波数をホールドする機能の品質も問題となる。そこで、電圧制御型発振器を高安定度のものとすることで、ホールドオーバ時のＰＬＬ回路の信頼性を向上させることが提案されている。
【０００５】
図９は、ＰＬＬ回路に高安定度の電圧制御型発振器を使用した従来のクロック供給装置の一例を示したものである。このクロック供給装置１００は、ＰＬＬ回路１０１に、ホールドオーバ回路部１０２を付加した構成となっている。
【０００６】
ここで、ＰＬＬ回路１０１は、入力リファレンス信号１０３と、分周器１１１の出力１１２との位相を比較する位相比較器１１３と、その位相比較結果１１４を書き込むメモリ１１５と、位相比較結果１１４とメモリ１１５の出力１１６を入力してその一方を選択するセレクタ１１７と、このセレクタ１１７の出力１１８を入力してアナログ信号に変換するデジタル・アナログコンバータ１１９と、デジタル・アナログコンバータ１１９の出力１２０を入力してこれに応じた周波数の出力クロック信号１２１を出力する高安定度電圧制御型発振器１２２から構成されている。高安定度電圧制御型発振器１２２から出力される出力クロック信号１２１はＰＬＬ回路１０１の出力信号となると共に、一部が分岐して分周器１１１に入力されるようになっている。このようなＰＬＬ回路１０１では、所定の周波数の入力リファレンス信号１０３と分周器１１１の出力１１２の位相差に応じた電圧に対応した周波数で高安定度電圧制御型発振器１２２が発振することで、分周器１１１の分周比に応じた周波数の出力クロック信号１２１が出力されることになる。
【０００７】
メモリ１１５およびその出力側に設けられたセレクタ１１７は、ホールドオーバ回路部１０２の一部を構成しており、周波数異常監視回路１３１の監視結果１３２の供給を受けるようになっている。ここで、周波数異常監視回路１３１は、入力リファレンス信号１０３と高安定度固定発振器１３３の出力するクロック信号１３４の双方の供給を受けており、入力リファレンス信号１０３が断となるような周波数異常の発生を監視するようになっている。メモリ１１５は位相比較器１１３から出力される位相比較結果１１４としてのデジタル値を記憶するようにしている。そして、周波数異常監視回路１３１が入力リファレンス信号１０３の異常を検出したときには、異常検出前に記憶したデジタル値をセレクタ１１７で選択して出力するようにすることでホールドオーバ状態を実現している。
【０００８】
すなわち、セレクタ１１７は入力リファレンス信号１０３の周波数に異常が発生していない場合には位相比較結果１１４を選択してその出力１１８とするが、周波数に異常が発生したときにはメモリ１１５の出力１１６を代わって選択する。そして、この選択した値をデジタル・アナログコンバータ１１９でアナログデータに変換して、高安定度電圧制御型発振器１２２でこの固定値となったアナログデータに対応する周波数を高安定度の出力クロック信号１２１とすることで、異常時にこれに代わる周波数をホールドするようにしている。
【０００９】
以上、従来のクロック供給装置の一例を説明した。ＰＬＬ回路１０１の基本的な構成部品である位相比較器１１３、デジタル・アナログコンバータ１１９、分周器１１１および高安定度電圧制御型発振器１２２等からなる電圧制御型発振器自体については、当業者にとってよく知られている。そこで、その動作の詳細な説明は省略する。
【特許文献１】特開２００２−２３２４０７号公報（第０００６段落、図１）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
このような従来のホールドオーバ機能を付けたＰＬＬ回路としてのクロック供給装置は、周波数の異常の発生時にその直前のＰＬＬ回路の出力する周波数を高精度に検出するための高安定度の固定発振器を必要とするという問題があった。また、障害発生後も障害の発生する直前の周波数を高精度に維持して一定の規格を満足するホールドオーバ特性を実現しようとすると、障害の直前の周波数として検出した高精度の周波数を与えられて、許容される誤差の範囲内で温度等の環境変化に対しても安定的に発振を行う高安定度の電圧制御型発振器１２２が必要とされた。すなわち、ＰＬＬ回路には通常使用される電圧制御型発振器ではなく、高安定度の電圧制御型発振器１２２が必要とされた。
【００１１】
このように従来のこの種のホールドオーバ機能の付いたクロック供給装置では、同一回路内に２つの高安定度の発振器を必要とした。これらの高安定度の発振器は、発振を安定させるために温度自体を一定に保つ回路部品等の付加的な部品が必要とされる。このため、装置の物理的なサイズが大きくなるだけでなく、装置の製造コストや製品価格が高価となるという問題があった。
【００１２】
そこで本発明の目的は、高安定度の発振器を１つ用意するだけでホールドオーバ特性を実現することのできるクロック供給装置およびクロック供給方法を提供することにある。
【００１３】
本発明の他の目的は、通常のＰＬＬ回路を使用して、障害の発生する直前の周波数を高精度に維持したホールドオーバ特性を実現することのできるクロック供給装置およびクロック供給方法を提供することにある。
【課題を解決するための手段】
【００１４】
請求項１記載の発明では、（イ）分周器と電圧制御型発振器を備え、電圧制御型発振器が分周器の分周比に応じて入力信号と位相同期した周波数の出力信号を外部に出力するＰＬＬ回路と、（ロ）このＰＬＬ回路の出力信号の周波数を標本化・量子化させたデジタル信号を時間を追って順次格納する出力周波数対応値格納手段と、（ハ）この出力周波数対応値格納手段に格納されるデジタル信号を逆量子化し、所定の時間にわたって平均化したものを順次出力する平均化手段と、（ニ）ＰＬＬ回路に入力する前記した入力信号の周波数の異常を検出する異常検出手段と、（ホ）この異常検出手段が前記した入力信号の周波数の異常を検出した時点から、平均化手段から出力される分周器の分周比に応じて逆量子化した周波数の信号を前記した入力信号の代わりにＰＬＬ回路に順次入力する信号切替手段とをクロック供給回路に具備させる。
【００１５】
すなわち本発明では、通常のＰＬＬ回路の出力信号をたとえば発振器の出力を使用して周波数を標本化・量子化させたデジタル信号を作成して、これを出力周波数対応値格納手段に順次、ＰＬＬ回路の出力信号の変化の記録として格納するようになっている。この一方で、平均化手段は、出力周波数対応値格納手段に格納されるデジタル信号を逆量子化し、所定の時間にわたって平均化したものを順次出力するようにしている。これは、時間的に平均を取ることで誤差を解消させる方向に処理するためである。異常検出手段は、ＰＬＬ回路に入力する前記した入力信号の周波数の異常を検出するようにしており、この異常検出手段が前記した入力信号の周波数の異常を検出した時点から、信号切替手段は、平均化手段から出力される分周器の分周比に応じて逆量子化した周波数の信号を前記した入力信号の代わりにＰＬＬ回路に順次入力するようにしている。このように異常検出手段が前記した入力信号の周波数の異常を検出した時点から、これよりも過去のものとなっている平均化された入力信号に切り替えるので、異常検出前のしかも誤差の吸収された出力信号を基にして、障害の発生する直前のＰＬＬ回路の出力側の周波数を高精度に維持したホールドオーバが行われることになる。
【００１６】
請求項２記載の発明では、（イ）分周器と電圧制御型発振器を備え、電圧制御型発振器が分周器の分周比に応じて入力信号と位相同期した周波数の出力信号を外部に出力するＰＬＬ回路と、（ロ）このＰＬＬ回路の前記した入力信号の周波数を標本化・量子化させたデジタル信号を時間を追って順次格納する入力周波数対応値格納手段と、（ハ）この入力周波数対応値格納手段に格納されるデジタル信号を逆量子化し、所定の時間にわたって平均化したものを順次出力する平均化手段と、（ニ）ＰＬＬ回路に入力する前記した入力信号の周波数の異常を検出する異常検出手段と、（ホ）この異常検出手段が前記した入力信号の周波数の異常を検出した時点から、平均化手段から出力される逆量子化した周波数の信号を前記した入力信号の代わりにＰＬＬ回路に入力する信号切替手段とをクロック供給回路に具備させる。
【００１７】
すなわち本発明では、たとえば発振器の出力を使用して周波数を標本化・量子化して通常のＰＬＬ回路に入力される入力信号に対応させたデジタル信号を作成して、これを入力周波数対応値格納手段に順次、ＰＬＬ回路の入力信号の変化の記録として格納するようになっている。この一方で、平均化手段は、入力周波数対応値格納手段に格納されるデジタル信号を逆量子化し、所定の時間にわたって平均化したものを順次出力するようにしている。これは、時間的に平均を取ることで誤差を解消させる方向に処理するためである。異常検出手段は、ＰＬＬ回路に入力する前記した入力信号の周波数の異常を検出するようにしており、この異常検出手段が前記した入力信号の周波数の異常を検出した時点から、信号切替手段は、平均化手段から出力される逆量子化した周波数の信号を前記した入力信号の代わりにＰＬＬ回路に入力するようにしている。このように異常検出手段が前記した入力信号の周波数の異常を検出した時点から、これよりも過去のものとなっている平均化された入力信号に切り替えるので、異常検出前のしかも誤差の吸収された入力信号を基にして、障害の発生する直前のＰＬＬ回路の入力側の周波数を高精度に維持したホールドオーバが行われることになる。
【００１８】
請求項３記載の発明では、（イ）分周器と電圧制御型発振器を備え、電圧制御型発振器が分周器の分周比に応じて入力信号と位相同期した周波数の出力信号を外部に出力するＰＬＬ回路と、（ロ）このＰＬＬ回路の前記した出力信号の周波数を標本化・量子化させたデジタル信号を時間を追って順次格納する出力周波数対応値格納手段と、（ハ）ＰＬＬ回路の前記した入力信号の周波数を標本化・量子化させたデジタル信号を時間を追って順次格納する入力周波数対応値格納手段と、（ニ）出力周波数対応値格納手段および入力周波数対応値格納手段に格納される前記したデジタル信号をそれぞれ別系統で入力して逆量子化し、所定の時間にわたって平均化したものをそれぞれ別系統で順次出力する平均化手段と、（ホ）ＰＬＬ回路に入力する前記した入力信号の周波数の異常を検出する異常検出手段と、（へ）ＰＬＬ回路の位相同期の完了の有無を判別する位相同期完了有無判別手段と、（ト）この位相同期完了有無判別手段が位相同期が完了していないと判別している段階で異常検出手段がＰＬＬ回路に入力する前記した入力信号の周波数の異常を検出したときにはその時点から、平均化手段から出力される逆量子化した周波数の信号を前記した入力信号の代わりにＰＬＬ回路に入力する一方、この位相同期完了有無判別手段が位相同期が完了したと判別している段階で異常検出手段がＰＬＬ回路に入力する前記した入力信号の周波数の異常を検出したときにはその時点から、平均化手段から出力される信号で分周器の分周比に応じて逆量子化した周波数の信号を前記した入力信号の代わりにＰＬＬ回路に順次入力する信号切替手段とをクロック供給回路に具備させる。
【００１９】
すなわち本発明では、たとえば発振器の出力を使用して周波数を所定の比で通常のＰＬＬ回路の出力信号に対応させたデジタル信号を作成して、これを出力周波数対応値格納手段に順次、ＰＬＬ回路の出力信号の変化の記録として格納するとともに、たとえば発振器の出力を使用して周波数を標本化・量子化してこのＰＬＬ回路に入力される入力信号に対応させたデジタル信号を作成して、これを入力周波数対応値格納手段に順次格納するようになっている。この一方で、平均化手段は、出力周波数対応値格納手段および入力周波数対応値格納手段に格納される前記したデジタル信号をそれぞれ別系統で入力して逆量子化し、所定の時間にわたって平均化したものをそれぞれ別系統で順次出力するようにしている。これは、共に、時間的に平均を取ることで誤差を解消させる方向に処理するためである。異常検出手段は、ＰＬＬ回路に入力する前記した入力信号の周波数の異常を検出するようにしており、位相同期完了有無判別手段は、ＰＬＬ回路の位相同期の完了の有無を判別するようにしている。そして、ＰＬＬ回路の位相同期が完了する前に入力信号の周波数の異常が検出された場合、この異常検出手段が前記した入力信号の周波数の異常を検出した時点から、信号切替手段は、平均化手段から出力される逆量子化した周波数の信号を前記した入力信号の代わりにＰＬＬ回路に入力するようにしている。このように異常検出手段が前記した入力信号の周波数の異常を検出した時点から、これよりも過去のものとなっている平均化された入力信号に切り替えるので、異常検出前のしかも誤差の吸収された入力信号を基にして、障害の発生する直前のＰＬＬ回路の入力側の周波数を高精度に維持したホールドオーバが行われることになる。また、ＰＬＬ回路の位相同期が完了した後に入力信号の周波数の異常が検出された場合、この異常検出手段が前記した入力信号の周波数の異常を検出した時点から、信号切替手段は、平均化手段から出力される分周器の分周比に応じて逆量子化した周波数の信号を前記した入力信号の代わりにＰＬＬ回路に順次入力するようにしている。このように異常検出手段が前記した入力信号の周波数の異常を検出した時点から、これよりも過去のものとなっている平均化された入力信号に切り替えるので、異常検出前のしかも誤差の吸収されたＰＬＬ回路の出力信号またはＰＬＬ回路の入力信号を基にして、障害の発生する直前のＰＬＬ回路の出力側の周波数を高精度に維持したホールドオーバが行われることになる。
【００２０】
請求項６記載の発明では、（イ）分周器と電圧制御型発振器を備え、電圧制御型発振器が分周器の分周比に応じて入力信号と位相同期した周波数の出力信号を外部に出力するＰＬＬ回路の前記した出力信号の周波数を標本化・量子化させたデジタル信号を時間を追って順次入力して逆量子化し、所定の時間にわたって平均化したものを順次出力する平均化ステップと、（ロ）所定の発振出力と比較することでＰＬＬ回路の前記した入力信号の周波数の異常が発生したときこれを検出する異常検出ステップと、（ハ）この異常検出ステップでＰＬＬ回路の前記した入力信号の周波数の異常が検出されたとき、その時点以後は、平均化ステップで順次出力される分周器の分周比に応じて逆量子化した周波数の信号を前記した入力信号の代わりにＰＬＬ回路に順次入力する信号切替ステップとをクロック供給方法に具備させる。
【００２１】
すなわち本発明では、通常のＰＬＬ回路の出力信号をたとえば発振器の出力を使用して周波数を標本化・量子化させたデジタル信号を作成して、これを出力周波数対応値格納手段に順次、ＰＬＬ回路の出力信号の変化の記録として格納するようになっている。この一方で、平均化ステップでは、出力周波数対応値格納手段に格納されるデジタル信号を逆量子化し、所定の時間にわたって平均化したものを順次出力するようにしている。これは、時間的に平均を取ることで誤差を解消させる方向に処理するためである。異常検出ステップでは、ＰＬＬ回路に入力する前記した入力信号の周波数の異常を検出するようにしており、この異常検出ステップで前記した入力信号の周波数の異常を検出した時点から、信号切替ステップで、平均化手段から出力される分周器の分周比に応じて逆量子化した周波数の信号を前記した入力信号の代わりにＰＬＬ回路に順次入力するようにしている。このように異常検出ステップで前記した入力信号の周波数の異常を検出した時点から、これよりも過去のものとなっている平均化された入力信号に切り替えるので、異常検出前のしかも誤差の吸収された出力信号を基にして、障害の発生する直前のＰＬＬ回路の出力側の周波数を高精度に維持したホールドオーバが行われることになる。
【００２２】
請求項７記載の発明では、（イ）分周器と電圧制御型発振器を備え、電圧制御型発振器が分周器の分周比に応じて入力信号と位相同期した周波数の出力信号を外部に出力するＰＬＬ回路の前記した入力信号の周波数を標本化・量子化させたデジタル信号を時間を追って順次入力して逆量子化し、所定の時間にわたって平均化したものを順次出力する平均化ステップと、（ロ）所定の発振出力と比較することでＰＬＬ回路の前記した入力信号の周波数の異常が発生したときこれを検出する異常検出ステップと、（ハ）この異常検出ステップでＰＬＬ回路の前記した入力信号の周波数の異常が検出されたとき、その時点以後は、平均化ステップで順次出力される逆量子化した周波数の信号を前記した入力信号の代わりにＰＬＬ回路に入力する信号切替ステップとをクロック供給方法に具備させる。
【００２３】
すなわち本発明では、たとえば発振器の出力を使用して周波数を標本化・量子化して通常のＰＬＬ回路に入力される入力信号に対応させたデジタル信号を作成して、これを入力周波数対応値格納手段に順次、ＰＬＬ回路の入力信号の変化の記録として格納するようになっている。この一方で、平均化ステップでは、入力周波数対応値格納手段に格納されるデジタル信号を逆量子化し、所定の時間にわたって平均化したものを順次出力するようにしている。これは、時間的に平均を取ることで誤差を解消させる方向に処理するためである。異常検出ステップでは、ＰＬＬ回路に入力する前記した入力信号の周波数の異常を検出するようにしており、この異常検出ステップで前記した入力信号の周波数の異常を検出した時点から、信号切替ステップで、平均化ステップによって出力される逆量子化した周波数の信号を前記した入力信号の代わりにＰＬＬ回路に入力するようにしている。このように異常検出ステップで前記した入力信号の周波数の異常を検出した時点から、これよりも過去のものとなっている平均化された入力信号に切り替えるので、異常検出前のしかも誤差の吸収された入力信号を基にして、障害の発生する直前のＰＬＬ回路の入力側の周波数を高精度に維持したホールドオーバが行われることになる。
【００２４】
請求項８記載の発明では、（イ）分周器と電圧制御型発振器を備え、電圧制御型発振器が分周器の分周比に応じて入力信号と位相同期した周波数の出力信号を外部に出力するＰＬＬ回路の前記した出力信号の周波数を標本化・量子化させたデジタル信号およびＰＬＬ回路の前記した入力信号の周波数を標本化・量子化させたデジタル信号を時間を追って順次別系統で入力して逆量子化し、所定の時間にわたってそれぞれ平均化したものを順次別系統で出力する平均化ステップと、（ロ）所定の発振出力と比較することでＰＬＬ回路の前記した入力信号の周波数の異常が発生したときこれを検出する異常検出ステップと、（ハ）ＰＬＬ回路の位相同期の完了の有無を判別する位相同期完了有無判別ステップと、（ニ）この位相同期完了有無判別ステップで位相同期が完了していないと判別している段階で異常検出ステップでＰＬＬ回路に入力する前記した入力信号の周波数の異常を検出したときにはその時点から、平均化ステップで出力される逆量子化した周波数の信号を前記した入力信号の代わりにＰＬＬ回路に入力する一方、この位相同期完了有無判別ステップ位相同期が完了したと判別している段階で異常検出ステップでＰＬＬ回路に入力する前記した入力信号の周波数の異常を検出したときにはその時点から、平均化ステップで出力される分周器の分周比に応じて逆量子化した周波数の信号を前記した入力信号の代わりにＰＬＬ回路に順次入力する信号切替ステップとをクロック供給方法に具備させる。
【００２５】
すなわち本発明では、たとえば発振器の出力を使用して周波数を標本化・量子化して通常のＰＬＬ回路の出力信号に対応させたデジタル信号を作成して、これを出力周波数対応値格納手段に順次、ＰＬＬ回路の出力信号の変化の記録として格納するとともに、たとえば発振器の出力を使用して周波数を標本化・量子化される入力信号に対応させたデジタル信号を作成して、これを入力周波数対応値格納手段に順次格納するようになっている。この一方で、平均化ステップでは、出力周波数対応値格納ステップおよび入力周波数対応値格納ステップで格納される前記したデジタル信号をそれぞれ別系統で入力して逆量子化し、所定の時間にわたって平均化したものをそれぞれ別系統で順次出力するようにしている。これは、共に、時間的に平均を取ることで誤差を解消させる方向に処理するためである。異常検出ステップでは、ＰＬＬ回路に入力する前記した入力信号の周波数の異常を検出するようにしており、位相同期完了有無判別ステップで、ＰＬＬ回路の位相同期の完了の有無を判別するようにしている。そして、ＰＬＬ回路の位相同期が完了する前に入力信号の周波数の異常が検出された場合、この異常検出ステップで前記した入力信号の周波数の異常を検出した時点から、信号切替ステップで、平均化手段から出力される逆量子化した周波数の信号を前記した入力信号の代わりにＰＬＬ回路に入力するようにしている。このように異常検出ステップで前記した入力信号の周波数の異常を検出した時点から、これよりも過去のものとなっている平均化された入力信号に切り替えるので、異常検出前のしかも誤差の吸収された入力信号を基にして、障害の発生する直前のＰＬＬ回路の入力側の周波数を高精度に維持したホールドオーバが行われることになる。また、ＰＬＬ回路の位相同期が完了した後に入力信号の周波数の異常が検出された場合、この異常検出手ステップで前記した入力信号の周波数の異常を検出した時点から、信号切替ステップで、平均化ステップにより出力される分周器の分周比に応じて逆量子化した周波数の信号を前記した入力信号の代わりにＰＬＬ回路に順次入力するようにしている。このように異常検出ステップで前記した入力信号の周波数の異常を検出した時点から、これよりも過去のものとなっている平均化された入力信号に切り替えるので、異常検出前のしかも誤差の吸収されたＰＬＬ回路の出力信号またはＰＬＬ回路の入力信号を基にして、障害の発生する直前のＰＬＬ回路の出力側の周波数を高精度に維持したホールドオーバが行われることになる。
【発明の効果】
【００２６】
以上説明したように本発明によれば、ＰＬＬ回路に入力される入力信号あるいはＰＬＬ回路から出力される出力信号の平均化を行っておき、ホールドオーバ時にはこれら時間的に多少遅延した平均化後の入力信号あるいは出力信号に切り替えることにしたので、高安定度のホールオーバ特性を実現することができる。また、これら平均化後の入力信号あるいは出力信号をＰＬＬ回路のリファレンスとすることで位相のギャップを平滑化することができる。更に本発明によれば、通常の電圧制御型発振器を備えた安価かつ小型のＰＬＬ回路を使用することができるので、クロック供給装置およびクロック供給方法を実現する装置を小型かつ安価に製造することができる。
【００２７】
また、請求項２、請求項３、請求項７または請求項８記載の発明によれば、ＰＬＬ回路が起動直後にその入力信号に断等の障害が発生しても、その直前を含む過去の入力信号の周波数の平均をとった周波数の信号を基にしてホールドオーバを行うことができる。
【発明を実施するための最良の形態】
【００２８】
以下実施例につき本発明を詳細に説明する。
【実施例１】
【００２９】
図１は本発明の一実施例におけるクロック供給装置の構成の概要を表わしたものである。本実施例のクロック供給装置２００は、通常のＰＬＬ回路２０１にホールドオーバ機能を有するホールドオーバ回路部２０２を外付けした構成となっている。ここで、ＰＬＬ回路２０１は、ホールドオーバ回路部２０２から供給される信号２０３と分周器２１１の出力２１２との位相を比較する位相比較器２１３と、その位相比較結果２１４を入力してアナログ信号に変換するデジタル・アナログコンバータ２１５と、デジタル・アナログコンバータ２１５の出力２１６を入力してこれに応じた周波数の出力クロック信号２１７を出力する電圧制御型発振器２１８から構成されている。電圧制御型発振器２１８から出力される出力クロック信号２１７はＰＬＬ回路２０１の出力信号となると共に、一部が分岐して分周器２１１に入力されるようになっている。このようなＰＬＬ回路２０１では、所定の周波数の信号２０３と分周器２１１の出力２１２の位相差に応じた電圧に対応した周波数で電圧制御型発振器２１８が発振することで、分周器２１１の分周比に応じた出力クロック信号２１７が、クロック供給装置２００から出力されることになる。
【００３０】
一方、クロック供給装置２００の入力信号としての入力リファレンス信号２０４は、ホールドオーバ回路部２０２の周波数異常監視回路２２１とセレクタ２２２のそれぞれに入力されるようになっている。周波数異常監視回路２２１は、高安定度固定発振器２２３の出力するクロック信号２２４の供給を受けており、入力リファレンス信号２０４が断となったような周波数の異常の発生を監視するようになっている。クロック信号２２４は出力周波数モニタ２２５とホールドオーバリファレンス生成回路２２６にも供給されるようになっている。
【００３１】
ここで、出力周波数モニタ２２５は、ＰＬＬ回路２０１から出力される出力クロック信号２１７の周波数を、高安定度のクロック信号２２４と比較する。そして、出力クロック信号２１７の周波数を、比較対象となったクロック信号２２４の周波数と所定の比率で対比したとき、周波数が増加しているか減少しているかを正負で表わすと共に、増加量あるいは減少量に応じて量子化した値をデジタル値２２７として出力するようになっている。
【００３２】
ＰＬＬ回路２０１が位相同期した状態では、ある程度長い時間の平均値として見てみると、入力リファレンス信号２０４の周波数に対応した出力クロック信号２１７が正確に出力されている。したがって、高安定度のクロック信号２２４を参照した結果としてメモリ２２８に格納されるデジタル値２２７は、時間平均値として考察すると、十分な精度を持たせることができる。このため、メモリ２２８からホールドオーバリファレンス生成回路２２６に入力される出力周波数モニタ値２２９は個々にその値がばらついても、時間平均値に変換すると、十分な精度を持たせることができる。また、セレクタ２２２の一方の入力となる入力リファレンス信号２０４は、ＰＬＬ回路２０１に入力される参照すべき信号そのものであるので、これ自体に誤差の概念はない。
【００３３】
セレクタ２２２には周波数異常監視回路２２１の監視結果２３０が入力されており、また、ホールドオーバリファレンス生成回路２２６から出力されるホールドオーバリファレンス２３１が入力リファレンス信号２０４と共に選択対象の信号として入力されるようになっている。
【００３４】
本実施例では、ホールドオーバ時の出力クロック信号２１７が常に周波数で規定の誤差範囲に収まるようにしている。このため、ホールドオーバリファレンス生成回路２２６は、ホールドオーバ時に逐次入力される出力周波数モニタ値２２９を時間的に平均化するようなデジタル値をホールドオーバリファレンス２３１として生成するようにしている。ホールドオーバ時は、入力リファレンス信号２０４に代わる周波数情報としてのホールドオーバリファレンス２３１が、セレクタ２２２によって選択されてＰＬＬ回路２０１に入力される。ＰＬＬ回路２０１は、時間的に変動する値としてのホールドオーバリファレンス２３１に追随する形で位相同期を行う。
【００３５】
この結果として、通常の精度の電圧制御型発振器２１８を用いても出力クロック信号２１７の周波数の精度を規定の範囲内に納めることができることになる。もちろん、出力クロック信号２１７の累積誤差も許容範囲に抑えることができる。すなわち、本実施例ではホールドオーバリファレンス２３１自体が変動値であることが、図９に示した従来のメモリ１１５の出力１１６と根本的に異なっている。
【００３６】
以上のクロック供給装置２００で、分周器２１１、位相比較器２１３、デジタル・アナログコンバータ２１５および電圧制御型発振器２１８は、ＰＬＬ回路２０１を構成する典型的な回路部品であり、ホールドオーバのための回路部分を混在させた図９に示したＰＬＬ回路２０１よりも寧ろ原理的な構成となっている。そこで、本実施例におけるＰＬＬ回路１０１の回路部分についての詳細な説明は省略する。
【００３７】
図２は、図１に示したホールドオーバリファレンス生成回路の構成を具体的に表わしたものである。図１に示したホールドオーバ回路部２０２内のホールドオーバリファレンス生成回路２２６は、図１に示したメモリ２２８から出力される出力周波数モニタ値２２９の供給を受け、これを絶対値取得回路２４１と符号取得回路２４２の双方に入力するようになっている。
【００３８】
ここで出力周波数モニタ値２２９は、本実施例で２進数を８ビットで表わすデジタル信号として構成されている。このうちの先頭の１ビットが正負の種別を表わしており、本実施例では“０”が正を、“１”が負を表わしている。残りの７ビットは、出力周波数モニタ値２２９としての数値の大きさを絶対値で表わしている。
【００３９】
絶対値取得回路２４１は、メモリ２２８（図１）が出力する出力周波数モニタ値２２９のうちの正負を表わした先頭の１ビットを除いた残りの７ビットについての絶対値を取り出す回路である。符号取得回路２４２の方は、出力周波数モニタ値２２９の先頭の１ビットを正負を表わす符号として取得するようになっている。符号取得回路２４２の取得した入力値の符号２４５とランダムウォークフィルタ用カウンタ回路２４４の出力する比較結果としての出力値２４６は符号追加回路２４７に入力されて、元の８ビットのデジタル信号の形式に戻される。ただし、ランダムウォークフィルタ用カウンタ回路２４４の出力値２４６は、周波数の変更か現状維持を表わす“１”あるいは“０”の信号形式となっている。このため、符号追加回路２４７から出力されるロード値２４８は、これに正負の符号を付けた“−１”、“０”および“＋１”のいずれかとなる。
【００４０】
カウンタ回路２４９は、図１に示した高安定度固定発振器２２３の出力するクロック信号２２４の供給を受けており、ロード値２４８をロードするようになっている。この結果としてカウンタ回路２４９からは前記したホールドオーバリファレンス２３１が出力されることになる。このホールドオーバリファレンス２３１はランダムウォークフィルタ用カウンタ回路２４４にも供給される構成となっている。
【００４１】
ところで、ランダムウォークフィルタ用カウンタ回路２４４は、加算器２５１と、その出力２５２をラッチするラッチ回路２５３と、ラッチ回路２５３のラッチ出力２５４を平均化に必要なカウント数２５５によって減算したり所定の比較を行うコンパレータ回路２５６と、このコンパレータ回路２５６の前記したカウント数２５５からラッチ出力２５４を差し引いた演算結果２５７を入力する演算結果のマスク回路２５８によって構成されている。ラッチ回路２５３は、前記したホールドオーバリファレンス２３１をラッチのタイミング信号として入力し、コンパレータ回路２５６の比較結果としての出力値２４６をリセット信号として入力するようになっている。演算結果のマスク回路２５８は、演算結果２５７を出力値２４６が“０”のときにマスクするようになっている。加算器２５１は、演算結果のマスク回路２５８のマスク出力２５９とラッチ出力２５４ならびに前記した絶対値取得回路２４１から出力される絶対値２４３を加算して、その出力２５２をラッチ回路２５３に入力するようになっている。
【００４２】
このような構成のホールドオーバリファレンス生成回路２２６の具体的な動作については後に説明するものとして、まず、本実施例のクロック供給装置２００に要求される回路特性を説明する。実施例のホールドオーバリファレンス生成回路２２６は、高安定度固定発振器２２３の出力するクロック信号２２４が４０ＭＨｚであり、これを使用してホールドオーバリファレンス生成回路２２６は２ＫＨｚのホールドオーバリファレンス２３１を出力するようになっている。
【００４３】
ホールドオーバリファレンス生成回路２２６の目標とするホールドオーバ特性は、ＩＴＵ−Ｔ（International Telecommunications Union - Telecommunications Standardization Sector）  Ｇ．８１３／Ｔｅｌｃｏｒｄｉａ  ＧＲ−１２４４より、イニシャル・オフセット（Initial Offset）が、±０．０５ｐｐｍ(parts per million）であり、このイニシャル・オフセットを含んで１日当たり±０．３７ｐｐｍとしている。これにより高安定度固定発振器２２３は、１日当たり、次の（１）式の安定度を有するものと決定することができる。
（±０．３７ｐｐｍ）−（±０．０５ｐｐｍ）＝±０．３２ｐｐｍ／１ｄａｙ    ……（１）
【００４４】
イニシャル・オフセットを、±０．０５ｐｐｍとしたときに、マージンを考慮すると、前記したメモリ出力の出力周波数モニタ値２２９の値の「１」は、０．０２５ｐｐｍに対応している。高安定度固定発振器２２３は、その出力するクロック周波数が４０ＭＨｚのときに、０．０２５ｐｐｍの周波数の信号を生成する。このため、誤差の平均化に必要な平均化時間は、次の（２）より１秒となる。
１／（４０ＭＨｚ×０．０２５ｐｐｍ）＝１秒    ……（２）
【００４５】
また、平均化に必要なカウント数は、ホールドオーバリファレンス生成回路２２６から出力されるホールドオーバリファレンス２３１が２ＫＨｚであり、平均化時間としての１秒間のカウントアップが必要なことから、次の（３）式より２００００カウントとなる。
（１／２ＫＨｚ）／（１／４０ＭＨｚ）＝２００００    ……（３）
【００４６】
更に、高安定度固定発振器２２３のクロック周波数が４０ＭＨｚのときにホールドオーバリファレンス２３１として２ＫＨｚの周波数が生成されるため、カウンタ回路２４９のカウントアップ値は、次の（４）式より２００００カウントとなる。
（１／２ＫＨｚ）／（１／４０ＭＨｚ）＝２００００    ……（４）
【００４７】
図３は、出力周波数モニタ値が“＋１”のとき、すなわち平均周波数で“＋０．０２５”ｐｐｍを出力リファレンスに得る場合におけるホールドオーバリファレンス生成回路の各部の値の変化を示したものである。図２と共に説明する。図３では、図２に示したホールドオーバリファレンス生成回路２２６内のラッチ回路２５３がラッチされるたびに、回路動作の説明のために用いるリファレンス番号を１ずつカウントアップさせている。
【００４８】
リファレンス番号が“１”で示される所定の時点で、出力周波数モニタ値２２９が“＋１”であるものとし、ラッチ回路２５３でラッチされる値が“１”であるとする。コンパレータ回路２５６は平均化に必要なカウント数２５５としての値“Ａ”とこのラッチ回路２５３のラッチ出力２５４としての値“Ｂ”を比較する。コンパレータ回路２５６は、値“Ａ”が値“Ｂ”よりも大きいときに、比較結果としての出力値２４６を“０”とし、値“Ｂ”が値“Ａ”と等しいか、これよりも大きいとき、比較結果としての出力値２４６を“１”とするようになっている。この例の場合、値“Ａ”としての“２０００”の方が値“Ｂ”としての“１”よりも大きいので、比較結果としての出力値２４６は“０”となる。
【００４９】
比較結果の出力値２４６である“０”は、符号追加回路２４７に入力される。符号追加回路２４７は、この“０”に“＋（プラス）”を加えて“０”を出力する。すなわち、値“０”は変化しない。したがって、カウンタ回路２４９は、初期値“０”をカウント値としてロードする。この状態で、図１に示す高安定度固定発振器２２３の出力する４０ＭＨｚのクロック信号２２４をカウンタ回路２４９がカウントする。そして、カウント値が“２００００”になると、ホールドオーバリファレンス２３１を１クロック分だけ出力する。
【００５０】
このホールドオーバリファレンス２３１は、図１に示したセレクタ２２２を介してＰＬＬ回路２０１に供給されるだけでなく、ラッチ回路２５３のラッチ出力２５４となる。ラッチ回路２５３には、この状態で加算器２５１の出力２５２をラッチすることになる。これが図３のリファレンス番号が“２”で示される状態である。
【００５１】
このリファレンス番号が“２”で示されるラッチタイミングで出力周波数モニタ値２２９が“＋１”を維持しているものとする。すると、加算器２５１はこの絶対値としての“１”と、ラッチ回路２５３のラッチ出力２５４と、演算結果のマスク回路２５８のマスク出力２５９を加算する。ここで、ラッチ出力２５４はリファレンス番号が“１”で示された時点の値として“１”となっている。また、演算結果のマスク回路２５８には値“Ｂ”から値“Ａ”を差し引いた演算結果２５７と出力値２４６である“０”が入力されている。演算結果のマスク回路２５８は、出力値２４６が“０”のとき演算結果２５７をマスクする。したがって、この場合の演算結果２５７である“１−２０００”としての“−１９９９”はマスクされて加算器２５１には“０”が入力される。
【００５２】
このため、リファレンス番号が“２”で示される時点で、加算器２５１は“１”と“１”と“０”を加算して、ラッチ回路２５３のラッチされる値は“２”となる。コンパレータ回路２５６は、このラッチ出力２５４としての値“２”を平均化に必要なカウント数２５５の“２０００”と比較する。この場合にもカウント数２５５の“２０００”の方が大きい。したがってコンパレータ回路２５６は、出力値２４６として“０”を出力する。
【００５３】
したがって、リファレンス番号が“２”で示される時点でのこれ以降の回路動作はリファレンス番号が“１”で示される時点と同じとなる。すなわち、カウンタ回路２４９は、初期値“０”をカウント値としてロードする。この状態で、４０ＭＨｚのクロック信号２２４をカウンタ回路２４９がカウントし、そのカウント値が“２００００”になると、ホールドオーバリファレンス２３１を１クロック分だけ出力することになる。
【００５４】
次のリファレンス番号が“３”で示される時点では、出力周波数モニタ値２２９が“＋１”のとき、加算器２５１は“２”と“１”を加算して、ラッチ回路２５３のラッチされる値は“３”となる。コンパレータ回路２５６は、このラッチ出力２５４としての値“３”を平均化に必要なカウント数２５５の“２０００”と比較する。この場合にもカウント数２５５の“２０００”の方が大きい。したがってコンパレータ回路２５６は、出力値２４６として“０”を出力する。
【００５５】
このため、リファレンス番号が“３”で示される時点でのこれ以降の回路動作はリファレンス番号が“１”で示される時点と同じとなる。すなわち、カウンタ回路２４９は、初期値“０”をカウント値としてロードする。この状態で、４０ＭＨｚのクロック信号２２４をカウンタ回路２４９がカウントし、そのカウント値が“２００００”になると、ホールドオーバリファレンス２３１を１クロック分だけ出力することになる。
【００５６】
以下同様にしてリファレンス番号が進むたびにラッチ出力２５４が１ずつ増加していく。リファレンス番号が“２０００”で示される時点になると、出力周波数モニタ値２２９が“＋１”のとき、加算器２５１は“１９９９”と“１”を加算して、ラッチ回路２５３のラッチされる値は“２０００”となる。コンパレータ回路２５６は、このラッチ出力２５４としての値“２０００”を平均化に必要なカウント数２５５の“２０００”と比較する。この場合にはカウント数２５５としての値“Ａ”がラッチ出力２５４としての値“Ｂ”と等しくなる。したがってコンパレータ回路２５６は、出力値２４６として“１”を出力する。
【００５７】
一方、このときのコンパレータ回路２５６のラッチ出力２５４としての値“Ｂ”からカウント数２５５としての値“Ａ”を差し引いた値（Ｂ−Ａ）の演算結果２５７は“０”となる。符号追加回路２４７は、出力値２４６が“０”から“１”に変化すると入力値の符号２４５として“０”の代わりに“＋１”を追加する。この結果としてカウンタ回路２４９は、初期値“＋１”をカウント値としてロードする。したがって、それ以前は高安定度固定発振器２２３の出力するクロック信号２２４を“２００００”個カウントするたびに１クロック出力していたホールドオーバリファレンス２３１がこのときは“１９９９９”個カウントした時点でカウント値が“２００００”となり、ホールドオーバリファレンス２３１が１クロック出力されることになる。
【００５８】
ところで、このようにしてコンパレータ回路２５６の出力値２４６が“１”となると、これによってラッチ回路２５３がリセットされる。この結果、リファレンス番号が“２００１”で示される時点では、リファレンス番号が“１”で示される時点と同様の回路動作となる。そして、以下同様の処理が行われ、リファレンス番号が“４０００”で示される時点になったとき、リファレンス番号が“２０００”で示される時点と同様に、クロック信号２２４を“１９９９９”個カウントした時点でホールドオーバリファレンス２３１が１クロック出力されることになる。
【００５９】
このようにしてホールドオーバリファレンス２３１は、４０ＭＨｚのクロック信号２２４を通常は“２００００”個カウントするたびに１クロック出力するようになっているが、リファレンス番号が“２０００”進むごとに“１９９９９”個カウントした時点で１クロック出力されることになる。これにより、出力周波数モニタ値２２９の値が“＋１”のときこれを補正するためにホールドオーバリファレンス２３１の単位時間当たりのクロック数が減少することになる。
【００６０】
なお、以上の回路動作では演算結果のマスク回路２５８のマスク出力２５９が常に“０”である。したがって、演算結果のマスク回路２５８は加算器２５１の出力２５２に何ら影響を与えていない。演算結果のマスク回路２５８はそのマスクが解除された時点での演算結果２５７を加算器２５１の出力２５２に加える回路動作を行うもので、これについては後に説明する。
【００６１】
図４は、出力周波数モニタ値が“−１”のとき、すなわち平均周波数で“−０．０２５”を出力リファレンスに得る場合におけるホールドオーバリファレンス生成回路の各部の値の変化を示したものである。図２と共に説明する。図４でも、図２に示したホールドオーバリファレンス生成回路２２６内のラッチ回路２５３がラッチされるたびに回路動作の説明のために用いるリファレンス番号を１ずつカウントアップすることにしている。
【００６２】
リファレンス番号が“１”で示される所定の時点で、出力周波数モニタ値２２９が“−１”であるものとし、ラッチ回路２５３でラッチされる値が“１”であるとして説明する。コンパレータ回路２５６は平均化に必要なカウント数２５５としての値“Ａ”とこのラッチ回路２５３のラッチ出力２５４としての値“Ｂ”を比較する。コンパレータ回路２５６は、値“Ａ”が値“Ｂ”よりも大きいときに、比較結果としての出力値２４６を“０”とし、値“Ｂ”が値“Ａ”と等しいか、これよりも大きいとき、比較結果としての出力値２４６を“１”とするようになっている。この例の場合、値“Ａ”としての“２０００”の方が値“Ｂ”としての“１”よりも大きいので、比較結果としての出力値２４６は“０”となる。
【００６３】
比較結果の出力値２４６である“０”は、符号追加回路２４７に入力される。符号追加回路２４７は、この“０”に“−（マイナス）”を加えて“０”を出力する。すなわち、値“０”は変化しない。したがって、カウンタ回路２４９は、初期値“０”をカウント値としてロードする。この状態で、図１に示す高安定度固定発振器２２３の出力する４０ＭＨｚのクロック信号２２４をカウンタ回路２４９がカウントする。そして、カウント値が“２００００”になると、ホールドオーバリファレンス２３１を１クロック分だけ出力する。
【００６４】
このホールドオーバリファレンス２３１は、図１に示したセレクタ２２２を介してＰＬＬ回路２０１に供給されるだけでなく、ラッチ回路２５３のラッチ出力２５４となる。ラッチ回路２５３には、この状態で加算器２５１の出力２５２をラッチすることになる。これが図４のリファレンス番号が“２”で示される状態である。
【００６５】
このリファレンス番号が“２”で示されるラッチタイミングで出力周波数モニタ値２２９が“−１”を維持しているものとする。すると、加算器２５１はこの絶対値としての“１”と、ラッチ回路２５３のラッチ出力２５４と、演算結果のマスク回路２５８のマスク出力２５９を加算する。ここで、ラッチ出力２５４はリファレンス番号が“１”で示された時点の値として“１”となっている。また、演算結果のマスク回路２５８には値“Ｂ”から値“Ａ”を差し引いた演算結果２５７と出力値２４６である“０”が入力されている。演算結果のマスク回路２５８は、出力値２４６が“０”のとき演算結果２５７をマスクする。したがって、この場合の演算結果２５７である“１−２０００”としての“−１９９９”はマスクされて加算器２５１には“０”が入力される。
【００６６】
このため、リファレンス番号が“２”で示される時点で、加算器２５１は“１”と“１”と“０”を加算して、ラッチ回路２５３のラッチされる値は“２”となる。コンパレータ回路２５６は、このラッチ出力２５４としての値“２”を平均化に必要なカウント数２５５の“２０００”と比較する。この場合にもカウント数２５５の“２０００”の方が大きい。したがってコンパレータ回路２５６は、出力値２４６として“０”を出力する。
【００６７】
したがって、リファレンス番号が“２”で示される時点でのこれ以降の回路動作はリファレンス番号が“１”で示される時点と同じとなる。すなわち、カウンタ回路２４９は、初期値“０”をカウント値としてロードする。この状態で、４０ＭＨｚのクロック信号２２４をカウンタ回路２４９がカウントし、そのカウント値が“２００００”になると、ホールドオーバリファレンス２３１を１クロック分だけ出力することになる。
【００６８】
このように出力周波数モニタ値２２９が“−１”のとき、出力周波数モニタ値２２９が“＋１”のときと回路動作は、リファレンス番号が“１９９９”となるまで同一である。すなわち、この時点まで符号追加回路２４７は出力値２４６としての“０”に“−（マイナス）”を加えて“０”を出力していたが、リファレンス番号が“２０００”になったとき、出力値２４６としての“１”に“−（マイナス）”を加えて“−１”を出力する。
【００６９】
この結果としてカウンタ回路２４９は、初期値“−１”をカウント値としてロードする。したがって、それ以前は高安定度固定発振器２２３の出力するクロック信号２２４を“２００００”個カウントするたびに１クロック出力していたホールドオーバリファレンス２３１がこのときは“２０００１”個カウントした時点でカウント値が“２００００”となり、ホールドオーバリファレンス２３１が１クロック出力されることになる。
【００７０】
一方、コンパレータ回路２５６の出力値２４６が“１”となると、これによってラッチ回路２５３がリセットされる。この結果、リファレンス番号が“２００１”で示される時点では、リファレンス番号が“１”で示される時点と同様の回路動作となる。そして、以下同様の処理が行われ、リファレンス番号が“４０００”で示される時点になったとき、リファレンス番号が“２０００”で示される時点と同様に、クロック信号２２４を“２０００１”個カウントした時点でホールドオーバリファレンス２３１が１クロック出力されることになる。
【００７１】
このようにしてホールドオーバリファレンス２３１は、４０ＭＨｚのクロック信号２２４を通常は“２００００”個カウントするたびに１クロック出力するようになっているが、リファレンス番号が“２０００”進むごとに“２０００１”個カウントした時点で１クロック出力されることになる。これにより、出力周波数モニタ値２２９の値が“−１”のときこれを補正するためにホールドオーバリファレンス２３１の単位時間当たりのクロック数が増加することになる。
【００７２】
図５は、出力周波数モニタ値が“＋４００”のとき、すなわち平均周波数で“＋１０”ｐｐｍを出力リファレンスに得る場合におけるホールドオーバリファレンス生成回路の各部の値の変化を示したものである。図２と共に説明する。図５でも、図２に示したホールドオーバリファレンス生成回路２２６内のラッチ回路２５３がラッチされるたびに回路動作の説明のために用いるリファレンス番号を１ずつカウントアップすることにしている。
【００７３】
リファレンス番号が“１”で示される所定の時点で、出力周波数モニタ値２２９が“＋４００”であるものとし、ラッチ回路２５３でラッチされる値が“１”であるとして説明する。コンパレータ回路２５６は平均化に必要なカウント数２５５としての値“Ａ”とこのラッチ回路２５３のラッチ出力２５４としての値“Ｂ”を比較する。コンパレータ回路２５６は、値“Ａ”が値“Ｂ”よりも大きいときに、比較結果としての出力値２４６を“０”とし、値“Ｂ”が値“Ａ”と等しいか、これよりも大きいとき、比較結果としての出力値２４６を“１”とするようになっている。この例の場合、値“Ａ”としての“２０００”の方が値“Ｂ”としての“４００”よりも大きいので、比較結果としての出力値２４６は“０”となる。
【００７４】
比較結果の出力値２４６である“０”は、符号追加回路２４７に入力される。符号追加回路２４７は、この“０”に“＋（プラス）”を加えて“０”を出力する。すなわち、値“０”は変化しない。したがって、カウンタ回路２４９は、初期値“０”をカウント値としてロードする。この状態で、図１に示す高安定度固定発振器２２３の出力する４０ＭＨｚのクロック信号２２４をカウンタ回路２４９がカウントする。そして、カウント値が“２００００”になると、ホールドオーバリファレンス２３１を１クロック分だけ出力する。
【００７５】
このホールドオーバリファレンス２３１は、図１に示したセレクタ２２２を介してＰＬＬ回路２０１に供給されるだけでなく、ラッチ回路２５３のラッチ出力２５４となる。ラッチ回路２５３には、この状態で加算器２５１の出力２５２をラッチすることになる。これが図５のリファレンス番号が“２”で示される状態である。
【００７６】
このリファレンス番号が“２”で示されるラッチタイミングで出力周波数モニタ値２２９が“＋４００”を維持しているものとする。すると、加算器２５１はこの絶対値としての“４００”と、ラッチ回路２５３のラッチ出力２５４と、演算結果のマスク回路２５８のマスク出力２５９を加算する。ここで、ラッチ出力２５４はリファレンス番号が“１”で示された時点の値として“４００”となっている。また、演算結果のマスク回路２５８には値“Ｂ”から値“Ａ”を差し引いた演算結果２５７と出力値２４６である“０”が入力されている。演算結果のマスク回路２５８は、出力値２４６が“０”のとき演算結果２５７をマスクする。したがって、この場合の演算結果２５７である“４００−２０００”としての“−１６００”はマスクされて加算器２５１には“０”が入力される。
【００７７】
このため、リファレンス番号が“２”で示される時点で、加算器２５１は“４００”と“４００”と“０”を加算して、ラッチ回路２５３のラッチされる値は“８００”となる。コンパレータ回路２５６は、このラッチ出力２５４としての値“８００”を平均化に必要なカウント数２５５の“２０００”と比較する。この場合にもカウント数２５５の“２０００”の方が大きい。したがってコンパレータ回路２５６は、出力値２４６として“０”を出力する。
【００７８】
したがって、リファレンス番号が“２”で示される時点でのこれ以降の回路動作はリファレンス番号が“１”で示される時点と同じとなる。すなわち、カウンタ回路２４９は、初期値“０”をカウント値としてロードする。この状態で、４０ＭＨｚのクロック信号２２４をカウンタ回路２４９がカウントし、そのカウント値が“２００００”になると、ホールドオーバリファレンス２３１を１クロック分だけ出力することになる。
【００７９】
このように出力周波数モニタ値２２９が“＋４００”のとき、出力周波数モニタ値２２９が“＋１”のときと回路動作は、リファレンス番号が“４”となるまで同一である。すなわち、この時点まで符号追加回路２４７は出力値２４６としての“０”に“＋（プラス）”を加えて“０”を出力していたが、リファレンス番号が“５”になったとき、出力値２４６としての“１”に“＋（プラス）”を加えて“＋１”を出力する。
【００８０】
この結果としてカウンタ回路２４９は、初期値“＋１”をカウント値としてロードする。したがって、それ以前は高安定度固定発振器２２３の出力するクロック信号２２４を“２００００”個カウントするたびに１クロック出力していたホールドオーバリファレンス２３１がこのときは“１９９９９”個カウントした時点でカウント値が“２００００”となり、ホールドオーバリファレンス２３１が１クロック出力されることになる。
【００８１】
一方、コンパレータ回路２５６の出力値２４６が“１”となると、これによってラッチ回路２５３がリセットされる。この結果、リファレンス番号が“６”で示される時点では、リファレンス番号が“１”で示される時点と同様の回路動作となる。そして、以下同様の処理が行われ、リファレンス番号が“１０”で示される時点になったとき、リファレンス番号が“５”で示される時点と同様に、クロック信号２２４を“１９９９９”個カウントした時点でホールドオーバリファレンス２３１が１クロック出力されることになる。
【００８２】
このようにしてホールドオーバリファレンス２３１は、４０ＭＨｚのクロック信号２２４を通常は“２００００”個カウントするたびに１クロック出力するようになっているが、リファレンス番号が“５”進むごとに“１９９９９”個カウントした時点で１クロック出力されることになる。これにより、出力周波数モニタ値２２９の値が“＋４００”のときこれを補正するためにホールドオーバリファレンス２３１の単位時間当たりのクロック数が増加する。この場合、図３に示した出力周波数モニタ値２２９の値が“＋１”のときと比較すると、単位時間当たり４００倍の割合でクロック数が増加することになる。
【００８３】
以上、図３〜図５では、カウンタ回路２４９にセットされた値としての“２００００”を出力周波数モニタ値２２９の絶対値で割り算したときに、その商が整数となり、割り切れる場合を説明した。現実には図１に示すメモリ２２８には各種の整数値が格納される可能性がある。そこで、次にカウンタ回路２４９にセットされた値としての“２００００”との関係で割り切れない値が出力周波数モニタ値２２９となる場合の処理の様子を説明する。
【００８４】
図６は、出力周波数モニタ値が“＋６００”のとき、すなわち平均周波数で“＋１５”ｐｐｍを出力リファレンスに得る場合におけるホールドオーバリファレンス生成回路の各部の値の変化を示したものである。図２と共に説明する。図６でも、図２に示したホールドオーバリファレンス生成回路２２６内のラッチ回路２５３がラッチされるたびに回路動作の説明のために用いるリファレンス番号を１ずつカウントアップすることにしている。
【００８５】
リファレンス番号が“１”で示される所定の時点で、出力周波数モニタ値２２９が“＋６００”であるものとし、ラッチ回路２５３でラッチされる値が“１”であるとして説明する。コンパレータ回路２５６は平均化に必要なカウント数２５５としての値“Ａ”とこのラッチ回路２５３のラッチ出力２５４としての値“Ｂ”を比較する。コンパレータ回路２５６は、値“Ａ”が値“Ｂ”よりも大きいときに、比較結果としての出力値２４６を“０”とし、値“Ｂ”が値“Ａ”と等しいか、これよりも大きいとき、比較結果としての出力値２４６を“１”とするようになっている。この例の場合、値“Ａ”としての“２０００”の方が値“Ｂ”としての“６００”よりも大きいので、比較結果としての出力値２４６は“０”となる。
【００８６】
比較結果の出力値２４６である“０”は、符号追加回路２４７に入力される。符号追加回路２４７は、この“０”に“＋（プラス）”を加えて“０”を出力する。すなわち、値“０”は変化しない。したがって、カウンタ回路２４９は、初期値“０”をカウント値としてロードする。この状態で、図１に示す高安定度固定発振器２２３の出力する４０ＭＨｚのクロック信号２２４をカウンタ回路２４９がカウントする。そして、カウント値が“２００００”になると、ホールドオーバリファレンス２３１を１クロック分だけ出力する。
【００８７】
このホールドオーバリファレンス２３１は、図１に示したセレクタ２２２を介してＰＬＬ回路２０１に供給されるだけでなく、ラッチ回路２５３のラッチ出力２５４となる。ラッチ回路２５３には、この状態で加算器２５１の出力２５２をラッチすることになる。これが図６のリファレンス番号が“２”で示される状態である。
【００８８】
このリファレンス番号が“２”で示されるラッチタイミングで出力周波数モニタ値２２９が“＋６００”を維持しているものとする。すると、加算器２５１はこの絶対値としての“６００”と、ラッチ回路２５３のラッチ出力２５４と、演算結果のマスク回路２５８のマスク出力２５９を加算する。ここで、ラッチ出力２５４はリファレンス番号が“１”で示された時点の値として“６００”となっている。また、演算結果のマスク回路２５８には値“Ｂ”から値“Ａ”を差し引いた演算結果２５７と出力値２４６である“０”が入力されている。演算結果のマスク回路２５８は、出力値２４６が“０”のとき演算結果２５７をマスクする。したがって、この場合の演算結果２５７である“６００−２０００”としての“−１４００”はマスクされて加算器２５１には“０”が入力される。
【００８９】
このため、リファレンス番号が“２”で示される時点で、加算器２５１は“６００”と“６００”と“０”を加算して、ラッチ回路２５３のラッチされる値は“１２００”となる。コンパレータ回路２５６は、このラッチ出力２５４としての値“１２００”を平均化に必要なカウント数２５５の“２０００”と比較する。この場合にもカウント数２５５の“２０００”の方が大きい。したがってコンパレータ回路２５６は、出力値２４６として“０”を出力する。
【００９０】
したがって、リファレンス番号が“２”で示される時点でのこれ以降の回路動作はリファレンス番号が“１”で示される時点と同じとなる。すなわち、カウンタ回路２４９は、初期値“０”をカウント値としてロードする。この状態で、４０ＭＨｚのクロック信号２２４をカウンタ回路２４９がカウントし、そのカウント値が“２００００”になると、ホールドオーバリファレンス２３１を１クロック分だけ出力することになる。
【００９１】
このように出力周波数モニタ値２２９が“＋６００”のとき、出力周波数モニタ値２２９が“＋１”のときと回路動作は、リファレンス番号が“３”となるまで同一である。すなわち、この時点まで符号追加回路２４７は出力値２４６としての“０”に“＋（プラス）”を加えて“０”を出力していたが、リファレンス番号が“４”になったとき、出力値２４６としての“１”に“＋（プラス）”を加えて“＋１”を出力する。
【００９２】
この結果としてカウンタ回路２４９は、初期値“＋１”をカウント値としてロードする。したがって、それ以前は高安定度固定発振器２２３の出力するクロック信号２２４を“２００００”個カウントするたびに１クロック出力していたホールドオーバリファレンス２３１がこのときは“１９９９９”個カウントした時点でカウント値が“２００００”となり、ホールドオーバリファレンス２３１が１クロック出力されることになる。
【００９３】
一方、コンパレータ回路２５６の出力値２４６が“１”となると、これによってラッチ回路２５３がリセットされる。この結果、リファレンス番号が“５”で示される時点で、加算器２５１は絶対値としての“６００”と、ラッチ回路２５３のラッチ出力２５４と、演算結果のマスク回路２５８のマスク出力２５９を加算する。ここで、ラッチ出力２５４はラッチ回路２５３がリセットされた結果として“０”である。一方、演算結果のマスク回路２５８は、出力値２４６が“１”のとき演算結果２５７を出力する。したがって、この場合の演算結果２５７である“２４００−２０００”としての“４００”が加算器２５１に入力される。これは、割り算で割り切れなかった余りを誤差分として繰り越す主旨である。
【００９４】
このため、リファレンス番号が“５”で示される時点で、加算器２５１は“６００”と“０”と“４００”を加算して、ラッチ回路２５３のラッチされる値は“１０００”となる。コンパレータ回路２５６は、このラッチ出力２５４としての値“１０００”を平均化に必要なカウント数２５５の“２０００”と比較する。この場合にもカウント数２５５の“２０００”の方が大きい。したがってコンパレータ回路２５６は、出力値２４６として“０”を出力する。
【００９５】
したがって、リファレンス番号が“５”で示される時点でのこれ以降の回路動作はリファレンス番号が“１”で示される時点と同じとなる。すなわち、カウンタ回路２４９は、初期値“０”をカウント値としてロードする。この状態で、４０ＭＨｚのクロック信号２２４をカウンタ回路２４９がカウントし、そのカウント値が“２００００”になると、ホールドオーバリファレンス２３１を１クロック分だけ出力することになる。
【００９６】
次のリファレンス番号が“６”で示される時点の回路動作もリファレンス番号が“１”で示される時点と基本的に同じとなる。すなわち、カウンタ回路２４９は、初期値“０”をカウント値としてロードする。この状態で、４０ＭＨｚのクロック信号２２４をカウンタ回路２４９がカウントし、そのカウント値が“２００００”になると、ホールドオーバリファレンス２３１を１クロック分だけ出力することになる。
【００９７】
次のリファレンス番号が“７”で示される時点の回路動作は、リファレンス番号が“４”になったときと基本的に同一である。すなわちカウンタ回路２４９は、初期値“＋１”をカウント値としてロードする。したがって、このときは、ホールドオーバリファレンス２３１がこのときは“１９９９９”個カウントした時点でカウント値が“２００００”となり、ホールドオーバリファレンス２３１が１クロック出力されることになる。
【００９８】
一方、コンパレータ回路２５６の出力値２４６が“１”となると、これによってラッチ回路２５３がリセットされる。この結果、リファレンス番号が“８”で示される時点で、加算器２５１は絶対値としての“６００”と、ラッチ回路２５３のラッチ出力２５４と、演算結果のマスク回路２５８のマスク出力２５９を加算する。ここで、ラッチ出力２５４はラッチ回路２５３がリセットされた結果として“０”である。一方、演算結果のマスク回路２５８は、出力値２４６が“１”のとき演算結果２５７を出力する。したがって、この場合の演算結果２５７である“２２００−２０００”としての“２００”が加算器２５１に入力される。これは、割り算で割り切れなかった余りを誤差分として繰り越す主旨である。
【００９９】
このため、リファレンス番号が“８”で示される時点で、加算器２５１は“６００”と“０”と“２００”を加算して、ラッチ回路２５３のラッチされる値は“８００”となる。コンパレータ回路２５６は、このラッチ出力２５４としての値“８００”を平均化に必要なカウント数２５５の“２０００”と比較する。この場合にもカウント数２５５の“２０００”の方が大きい。したがってコンパレータ回路２５６は、出力値２４６として“０”を出力する。
【０１００】
以下、同様にしてラッチ回路２５３でラッチされる値が“２０００”を超えるときは、その超過分が次のラッチのときに加算される処理と、ラッチ回路２５３でラッチされる値が“２０００”以上のときには、カウンタ回路２４９のカウント値が“１９９９９”になると、ホールドオーバリファレンス２３１を１クロック分だけ出力する処理が間欠的に行われることになる。これ以外の場合には、カウンタ回路２４９のカウント値が“２００００”になると、ホールドオーバリファレンス２３１を１クロック分だけ出力する処理が行われる。
【０１０１】
以上説明した実施例では、高安定度固定発振器２２３を基にして生成したホールドオーバリファレンス２３１をＰＬＬ回路２０１のリファレンスとすることで、安定度が±０．３２ｐｐｍにイニシャル・オフセットである±０．０５ｐｐｍを加算した値としての±０．３７ｐｐｍ／１ｄａｙを実現することができる。
【０１０２】
＜発明の第１の変形例＞
【０１０３】
図７は、本発明の第１の変形例におけるクロック供給装置の構成の概要を表わしたものである。このクロック供給装置２００Ａで図１に示した実施例のクロック供給装置２００と同一部分には同一の符号を付しており、これらの説明を適宜省略する。
【０１０４】
第１の変形例のクロック供給装置２００Ａでは、図１に示した出力周波数モニタ２２５が存在せず、その代わりに入力リファレンス信号２０４の周波数の監視を行う入力周波数モニタ３０１が備えられている。入力周波数モニタ３０１は、高安定度固定発振器２２３の出力するクロック信号２２４と入力リファレンス信号２０４を入力して、入力リファレンス信号２０４の周波数を表わしたデジタル信号としての周波数モニタ信号３０２をメモリ２２８Ａに順次格納するようになっている。メモリ２２８Ａから読み出される入力周波数モニタ値３０３は、図１に示した実施例の出力周波数モニタ値２２９の代わりにホールドオーバリファレンス生成回路２２６Ａに供給されるようになっている。
【０１０５】
ホールドオーバリファレンス生成回路２２６Ａは図２に示した実施例と同一である。ホールドオーバリファレンス生成回路２２６Ａから出力されるホールドオーバリファレンス２３１Ａは、入力リファレンス信号２０４と共にセレクタ２２２に供給されるようになっている。周波数異常監視回路２２１は、入力リファレンス信号２０４の信号断等の周波数の異常を検出すると、その段階で出力する信号２０３を入力リファレンス信号２０４からホールドオーバリファレンス２３１Ａ側に切り替えるようになっている。
【０１０６】
第１の変形例のクロック供給装置２００Ａでは、ＰＬＬ回路２０１がその同期処理の初期状態のように入力リファレンス信号２０４に同期していない場合に効果を発揮する。すなわち、ＰＬＬ回路２０１が起動した直後のようにその出力クロック信号２１７の周波数が分周器２１１の分周比で定まる所定の周波数に引き込まれていない状態で入力リファレンス信号２０４に異常が発生すると、従来では同期の基準となる周波数が存在しなくなる。
【０１０７】
本発明の第１の変形例のクロック供給装置２００Ａでは、入力リファレンス信号２０４をＰＬＬ回路２０１の同期処理の開始時から監視している。したがって、たとえば同期処理の開始直後に周波数異常監視回路２２１が入力リファレンス信号２０４の周波数の異常を検出すると、メモリ２２８Ａから入力周波数モニタ値３０３Ａが読み出されて、セレクタ２２２はホールドオーバリファレンス生成回路２２６Ａから出力されるホールドオーバリファレンス２３１Ａを選択してＰＬＬ回路２０１に入力する。
【０１０８】
このとき周波数モニタ信号３０２は入力リファレンス信号２０４そのものを誤差なく表わしたデジタル信号ではないが、ホールドオーバリファレンス生成回路２２６Ａが所定の規格を満足するように平均化を行って、その結果をホールドオーバリファレンス２３１Ａとして順次出力することになる。したがって、ＰＬＬ回路２０１はその同期が完了しない時点で入力リファレンス信号２０４の周波数の異常が発生した場合でも、入力リファレンス信号２０４に則した位相同期を行うことができる。
【０１０９】
ただし、この第１の変形例の場合には、入力リファレンス信号２０４の周波数の異常が発生した場合以後、ホールドオーバリファレンス生成回路２２６Ａはホールドオーバリファレンス２３１Ａとして平均化後の信号として固定値を出力することになる。
【０１１０】
＜発明の第２の変形例＞
【０１１１】
図８は、本発明の第２の変形例におけるクロック供給装置の構成の概要を表わしたものである。このクロック供給装置２００Ｂで図１あるいは図７に示したクロック供給装置２００、２００Ａと同一部分には同一の符号を付しており、これらの説明を適宜省略する。
【０１１２】
第２の変形例のクロック供給装置２００Ｂは、図１に示した実施例と図７に示した第１の変形例を組み合わせた回路構成となっている。すなわち、ＰＬＬ回路２０１の同期が完了する以前の段階で入力リファレンス信号２０４に異常が発生した場合には、メモリ２２８Ａから入力周波数モニタ値３０３Ａが読み出されて、新たに設けられたセレクタ４０１を経由してホールドオーバリファレンス生成回路２２６Ｂにこれが供給される。
【０１１３】
また、ＰＬＬ回路２０１の同期が完了した以後に入力リファレンス信号２０４に異常が発生した場合には、出力周波数モニタ２２５の出力するデジタル値２２７を格納したメモリ２２８から出力周波数モニタ値２２９が読み出されて、新たに設けられたセレクタ４０１を経由してホールドオーバリファレンス生成回路２２６Ｂにこれが供給されるようになっている。
【０１１４】
新たに設けられたセレクタ４０１の切り替えは、ＰＬＬ回路２０１から出力される出力クロック信号２１７と高安定度固定発振器２２３の出力するクロック信号２２４を入力する出力周波数監視回路４０３が行う。すなわち、出力周波数監視回路４０３はＰＬＬ回路２０１の同期が完了したかどうかをクロック信号２２４に対する出力クロック信号２１７の変動量によって判別する。そして、ＰＬＬ回路２０１の同期が完了していない状態のときには、入力周波数モニタ３０１の検出した入力リファレンス信号２０４側を参考にしてホールドオーバリファレンス２３１ＡをＰＬＬ回路２０１に入力させる。これ以外の期間で入力リファレンス信号２０４に周波数異常が発生した場合には、メモリ２２８から読み出された出力周波数モニタ値２２９を使用してホールドオーバリファレンス２３１をＰＬＬ回路２０１に入力させることになる。
【０１１５】
この第２の変形例のホールドオーバリファレンス生成回路２２６Ｂは、メモリ２２８から読み出された出力周波数モニタ値２２９を使用する場合には実施例のホールドオーバリファレンス生成回路２２６と同一の回路動作を行い、メモリ２２８Ａから読み出された入力周波数モニタ値３０３Ａを使用する場合には、先の第１の変形例におけるホールドオーバリファレンス生成回路２２６Ａと同一の回路動作を行うようになっている。
【０１１６】
なお、以上説明した実施例では、周波数を具体的に示して説明したがこれらは例示であり、各種の周波数に対して、および各種の規格に満足するように本発明を適用することができることは当然である。
【０１１７】
また、第２の変形例では、出力周波数監視回路４０３を用いることでＰＬＬ回路２０１の同期が完了したかどうかを判別することにしたが、これに限るものではない。たとえばＰＬＬ回路２０１の位相比較器２１３にセレクタ２２２を経て入力する信号２０３と分周器２１１の出力２１２の位相差を監視することによっても同期状態を監視することができる。
【図面の簡単な説明】
【０１１８】
【図１】本発明の一実施例におけるクロック供給装置の構成の概要を表わしたブロック図である。
【図２】図１に示したホールドオーバリファレンス生成回路の構成を具体的に表わしたブロック図である。
【図３】本実施例で出力周波数モニタ値が“＋１”のときのホールドオーバリファレンス生成回路の各部の値の変化を示した説明図である。
【図４】本実施例で出力周波数モニタ値が“−１”のときのホールドオーバリファレンス生成回路の各部の値の変化を示した説明図である。
【図５】本実施例で出力周波数モニタ値が“＋４００”のときのホールドオーバリファレンス生成回路の各部の値の変化を示した説明図である。
【図６】本実施例で出力周波数モニタ値が“＋６００”のときのホールドオーバリファレンス生成回路の各部の値の変化を示した説明図である。
【図７】本発明の第１の変形例におけるクロック供給装置の構成の概要を表わしたブロック図である。
【図８】本発明の第２の変形例におけるクロック供給装置の構成の概要を表わしたブロック図である。
【図９】ＰＬＬ回路に高安定度の電圧制御型発振器を使用した従来のクロック供給装置の一例を示したブロック図である。
【符号の説明】
【０１１９】
２００、２００Ａ、２００Ｂ  クロック供給装置
２０１  ＰＬＬ回路
２０４  入力リファレンス信号
２１１  分周器
２１３  位相比較器
２１７  出力クロック信号
２１８  電圧制御型発振器
２２１  周波数異常監視回路
２２２、４０１  セレクタ
２２３  高安定度固定発振器
２２４  クロック信号
２２５  出力周波数モニタ
２２６、２２６Ａ、２２６Ｂ  ホールドオーバリファレンス生成回路
２２８、２２８Ａ  メモリ
２３１、２３１Ａ  ホールドオーバリファレンス
３０１  入力周波数モニタ
４０３  出力周波数監視回路
【図１】
2008053832.tif 000003
【図２】
2008053832.tif 000004
【図３】
2008053832.tif 000005
【図４】
2008053832.tif 000006
【図５】
2008053832.tif 000007
【図６】
2008053832.tif 000008
【図７】
2008053832.tif 000009
【図８】
2008053832.tif 000010
【図９】
2008053832.tif 000011