(57)【要約】【課題】Ａ／Ｄ変換器の個数を最小限に抑えつつ、センサからのアナログ信号が安定したタイミングでＡ／Ｄ変換を行って高速化に対応し得る焦点検出装置を提供する。【解決手段】複数対の光電変換素子列のうちの水平用の一対の光電変換素子列に入力する電荷転送シフトパルスと垂直用の他の対の光電変換素子列に入力する電荷転送シフトパルスとの位相を半相分ずらすとともに、Ａ／Ｄ変換器におけるアナログ信号のサンプリング用のサンプリングパルスに関して、水平用の一対の光電変換素子列に対応するアナログ信号用のサンプリングパルスと垂直用の他の対の光電変換素子列に対応するアナログ信号用のサンプリングパルスとの位相を半相分ずらすようにした。【選択図】        図８
2008090144.tif 000002
【特許請求の範囲】
【請求項１】
複数の電荷蓄積型の光電変換素子列を有して蓄積電荷に対応するアナログ信号を発生するイメージセンサと、複数の前記光電変換素子列の蓄積電荷を順次転送して出力するための電荷転送シフトパルスを発生する電荷転送シフトパルス発生手段と、前記イメージセンサから複数の前記光電変換素子列に対応して出力される複数のアナログ信号を時分割でデジタル信号に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器から出力されるデジタル信号に基づいて焦点検出を行う焦点検出部と、を備える焦点検出装置であって、
前記電荷転送シフトパルス発生手段は、複数の前記光電変換素子列のうちの一部の光電変換素子列に入力する電荷転送シフトパルスを、他の光電変換素子列に入力する電荷転送シフトパルスに対して位相をずらしてそれぞれの前記光電変換素子列に出力することを特徴とする焦点検出装置。
【請求項２】
前記イメージセンサから入力されるアナログ信号を前記Ａ／Ｄ変換器がサンプリングするためのサンプリングパルスを発生するサンプリングパルス発生手段を備え、前記サンプリングパルス発生手段は、前記一部の光電変換素子列に対応するアナログ信号用のサンプリングパルスを、前記他の光電変換素子列に対応するアナログ信号用のサンプリングパルスに対して位相をずらして前記Ａ／Ｄ変換器に出力することを特徴とする請求項１に記載の焦点検出装置。
【請求項３】
前記電荷転送シフトパルス発生手段がずらす位相は、電荷転送シフトパルスの半相分であることを特徴とする請求項１に記載の焦点検出装置。
【請求項４】
前記サンプリングパルス発生手段がずらす位相は、サンプリングパルスの半相分であることを特徴とする請求項２または３に記載の焦点検出装置。
【請求項５】
前記Ａ／Ｄ変換器は、前記イメージセンサから複数の前記光電変換素子列に対応して出力される複数のアナログ信号を時分割で切り換えて当該Ａ／Ｄ変換器に入力させるマルチプレクサ部を備えることを特徴とする請求項１〜４のいずれか一つに記載の焦点検出装置。
【請求項６】
前記一部の光電変換素子列は、少なくとも一部が前記他の光電変換素子列に対して異なる方向に配列されていることを特徴とする請求項１〜５のいずれか一つに記載の焦点検出装置。
【請求項７】
複数対の電荷蓄積型の光電変換素子列を有して蓄積電荷に対応するアナログ信号を発生するイメージセンサと、複数対の前記光電変換素子列の蓄積電荷を順次転送して出力するための電荷転送シフトパルスを発生する電荷転送シフトパルス発生手段と、前記イメージセンサから複数対の前記光電変換素子列のうちの対をなす一方の光電変換素子列に対応して出力される複数のアナログ信号と対をなす他方の電変換素子列に対応して出力される複数のアナログ信号とをそれぞれ時分割でデジタル信号に変換する複数のＡ／Ｄ変換器と、複数の前記Ａ／Ｄ変換器から出力されるデジタル信号に基づいて焦点検出を行う焦点検出部と、を備える焦点検出装置であって、
前記電荷転送シフトパルス発生手段は、複数対の前記光電変換素子列のうちの少なくとも一対の光電変換素子列に入力する電荷転送シフトパルスを、他の対の光電変換素子列に入力する電荷転送シフトパルスに対して位相をずらしてそれぞれの前記光電変換素子列に出力し、
複数の前記Ａ／Ｄ変換器は、位相がずらされた電荷転送シフトパルスに対応して前記イメージセンサから出力されるアナログ信号を時分割でデジタル信号に変換することを特徴とする焦点検出装置。
【請求項８】
前記イメージセンサから入力されるアナログ信号を前記Ａ／Ｄ変換器がサンプリングするためのサンプリングパルスを発生するサンプリングパルス発生手段を備え、前記サンプリングパルス発生手段は、複数対の前記光電変換素子列のうちの一対の光電変換素子列に対応するアナログ信号用のサンプリングパルスを、前記他の対の光電変換素子列に対応するアナログ信号用のサンプリングパルスに対して位相をずらして複数の前記Ａ／Ｄ変換器にそれぞれ出力することを特徴とする請求項７に記載の焦点検出装置。
【請求項９】
前記電荷転送シフトパルス発生手段がずらす位相は、電荷転送シフトパルスの半相分であり、
前記サンプリングパルス発生手段がずらす位相は、サンプリングパルスの半相分であることを特徴とする請求項８に記載の焦点検出装置。
【請求項１０】
前記複数対の光電変換素子列は、少なくとも一対が前記他の対の光電変換素子列に対して異なる方向に配列されていることを特徴とする請求項７〜９のいずれか一つに記載の焦点検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばカメラの焦点検出装置に関し、特に撮影画面内における複数の測距点の焦点状態を検出可能なマルチＡＦ方式の焦点検出装置に関するものである。
【背景技術】
【０００２】
従来、複数の測距点を有するＡＦセンサを用いた測距システムに関して、例えば、特許文献１によれば、ＡＦセンサとマイコンとの２チップ構成の下、並列に得られる各測距点のアナログ信号をＡＦセンサに内蔵の選択手段（マルチプレクサ）を介してマイコンに内蔵のＡ／Ｄ変換器に入力させてデジタル信号に変換する技術が開示されている。
【０００３】
また、特許文献２によれば、ＣＣＤ電荷転送タイミングのｎ倍の周波数で対となるセンサ出力をサンプルホールドし、対をなす２つのセンサ出力を時分割で一つの信号線に束ね１個のＡ／Ｄ変換器でデジタル信号に変換する技術が開示されている。
【０００４】
【特許文献１】特開平１０−３３３０２２号公報
【特許文献２】特開平１０−１２３５８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の方式の場合、（データ転送レート）＝（Ａ／Ｄ変換器のサンプルレート）となってしまう。ＡＦセンサは、ＣＣＤにより実現する場合が多く、ノイズ性能や消費電力などを考慮すると、センサ出力のデータレートは数百ｋＨｚが限界である。これでは、カメラの高性能化、高機能化に伴い、ＡＦセンサの測距点の数が増える傾向にあり、サンプルレートの高速化が求められる現状にそぐわないものとなってしまう。ここで、センサ出力をパラレルとし、出力チャンネルの数だけＡ／Ｄ変換器を備える構成とすれば、高速化の実現は可能であるが、チャンネルの数だけＡ／Ｄ変換器を備えるとなるとコスト高となってしまう。
【０００６】
また、特許文献２の方式のように、アンプを通して出力されるセンサデータをＣＣＤ電荷転送タイミングのｎ倍の周波数でサンプルホールドを行うと、センサデータが安定する前にＡ／Ｄ変換器がサンプルホールドを行ってしまい、安定していないアナログデータをＡ／Ｄ変換してしまうこととなる。
【０００７】
本発明は、上記に鑑みてなされたものであって、コストアップの要因となるＡ／Ｄ変換器の個数を最小限に抑えつつ、センサからのアナログ信号が安定したタイミングでＡ／Ｄ変換を行って高速化に対応し得る焦点検出装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決し、目的を達成するために、本発明に係る焦点検出装置は、複数の電荷蓄積型の光電変換素子列を有して蓄積電荷に対応するアナログ信号を発生するイメージセンサと、複数の前記光電変換素子列の蓄積電荷を順次転送して出力するための電荷転送シフトパルスを発生する電荷転送シフトパルス発生手段と、前記イメージセンサから複数の前記光電変換素子列に対応して出力される複数のアナログ信号を時分割でデジタル信号に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器から出力されるデジタル信号に基づいて焦点検出を行う焦点検出部と、を備える焦点検出装置であって、前記電荷転送シフトパルス発生手段は、複数の前記光電変換素子列のうちの一部の光電変換素子列に入力する電荷転送シフトパルスを、他の光電変換素子列に入力する電荷転送シフトパルスに対して位相をずらしてそれぞれの前記光電変換素子列に出力することを特徴とする。
【０００９】
また、本発明に係る焦点検出装置は、上記発明において、前記イメージセンサから入力されるアナログ信号を前記Ａ／Ｄ変換器がサンプリングするためのサンプリングパルスを発生するサンプリングパルス発生手段を備え、前記サンプリングパルス発生手段は、前記一部の光電変換素子列に対応するアナログ信号用のサンプリングパルスを、前記他の光電変換素子列に対応するアナログ信号用のサンプリングパルスに対して位相をずらして前記Ａ／Ｄ変換器に出力することを特徴とする。
【００１０】
また、本発明に係る焦点検出装置は、上記発明において、前記電荷転送シフトパルス発生手段がずらす位相は、電荷転送シフトパルスの半相分であることを特徴とする。
【００１１】
また、本発明に係る焦点検出装置は、上記発明において、前記サンプリングパルス発生手段がずらす位相は、サンプリングパルスの半相分であることを特徴とする。
【００１２】
また、本発明に係る焦点検出装置は、上記発明において、前記Ａ／Ｄ変換器は、前記イメージセンサから複数の前記光電変換素子列に対応して出力される複数のアナログ信号を時分割で切り換えて当該Ａ／Ｄ変換器に入力させるマルチプレクサ部を備えることを特徴とする。
【００１３】
また、本発明に係る焦点検出装置は、上記発明において、前記一部の光電変換素子列は、少なくとも一部が前記他の光電変換素子列に対して異なる方向に配列されていることを特徴とする。
【００１４】
また、本発明に係る焦点検出装置は、複数対の電荷蓄積型の光電変換素子列を有して蓄積電荷に対応するアナログ信号を発生するイメージセンサと、複数対の前記光電変換素子列の蓄積電荷を順次転送して出力するための電荷転送シフトパルスを発生する電荷転送シフトパルス発生手段と、前記イメージセンサから複数対の前記光電変換素子列のうちの対をなす一方の光電変換素子列に対応して出力される複数のアナログ信号と対をなす他方の電変換素子列に対応して出力される複数のアナログ信号とをそれぞれ時分割でデジタル信号に変換する複数のＡ／Ｄ変換器と、複数の前記Ａ／Ｄ変換器から出力されるデジタル信号に基づいて焦点検出を行う焦点検出部と、を備える焦点検出装置であって、前記電荷転送シフトパルス発生手段は、複数対の前記光電変換素子列のうちの少なくとも一対の光電変換素子列に入力する電荷転送シフトパルスを、他の対の光電変換素子列に入力する電荷転送シフトパルスに対して位相をずらしてそれぞれの前記光電変換素子列に出力し、複数の前記Ａ／Ｄ変換器は、位相がずらされた電荷転送シフトパルスに対応して前記イメージセンサから出力されるアナログ信号を時分割でデジタル信号に変換することを特徴とする。
【００１５】
また、本発明に係る焦点検出装置は、上記発明において、前記イメージセンサから入力されるアナログ信号を前記Ａ／Ｄ変換器がサンプリングするためのサンプリングパルスを発生するサンプリングパルス発生手段を備え、前記サンプリングパルス発生手段は、複数対の前記光電変換素子列のうちの一対の光電変換素子列に対応するアナログ信号用のサンプリングパルスを、前記他の対の光電変換素子列に対応するアナログ信号用のサンプリングパルスに対して位相をずらして複数の前記Ａ／Ｄ変換器にそれぞれ出力することを特徴とする。
【００１６】
また、本発明に係る焦点検出装置は、上記発明において、前記電荷転送シフトパルス発生手段がずらす位相は、電荷転送シフトパルスの半相分であり、前記サンプリングパルス発生手段がずらす位相は、サンプリングパルスの半相分であることを特徴とする。
【００１７】
また、本発明に係る焦点検出装置は、上記発明において、前記複数対の光電変換素子列は、少なくとも一対が前記他の対の光電変換素子列に対して異なる方向に配列されていることを特徴とする。
【発明の効果】
【００１８】
本発明に係る焦点検出装置によれば、複数の光電変換素子列のうちの一部の光電変換素子列に入力する電荷転送シフトパルスと他の光電変換素子列に入力する電荷転送シフトパルスとの位相をずらすようにしたので、これら複数の光電変換素子列でＡ／Ｄ変換器を共用することで必要とするＡ／Ｄ変換器の個数を最小限に抑えつつ、それぞれの光電変換素子列からの電荷転送処理の高速化を図ることができるという効果を奏する。特に、Ａ／Ｄ変換器におけるアナログ信号のサンプリング用のサンプリングパルスに関して、複数の光電変換素子列のうちの一部の光電変換素子列に対応するアナログ信号用のサンプリングパルスと他の光電変換素子列に対応するアナログ信号用のサンプリングパルスとの位相をずらすようにしたので、処理速度の高速化を図りつつ、Ａ／Ｄ変換されるそれぞれのアナログ信号は半相周期ではなく自身のサンプリングパルス周期の周波数となるため、センサデータが安定する前にサンプルホールドを行ってしまうようなことはなく、安定したタイミングでＡ／Ｄ変換を行わせることができるという効果を奏する。
【００１９】
本発明に係る焦点検出装置によれば、複数対の光電変換素子列のうちの少なくとも一対の光電変換素子列に入力する電荷転送シフトパルスと他の対の光電変換素子列に入力する電荷転送シフトパルスとの位相をずらすようにしたので、これら複数対の光電変換素子列のうちで対をなす一方と対をなす他方のそれぞれでＡ／Ｄ変換器を共用することで必要とするＡ／Ｄ変換器の個数を最小限に抑えつつ、それぞれの光電変換素子列からの電荷転送処理の高速化を図ることができるという効果を奏する。特に、Ａ／Ｄ変換器におけるアナログ信号のサンプリング用のサンプリングパルスに関して、複数対の光電変換素子列のうちの一対の光電変換素子列に対応するアナログ信号用のサンプリングパルスと他の対の光電変換素子列に対応するアナログ信号用のサンプリングパルスとの位相をずらすようにしたので、処理速度の高速化を図りつつ、Ａ／Ｄ変換されるそれぞれのアナログ信号は半相周期ではなく自身のサンプリングパルス周期の周波数となるため、センサデータが安定する前にサンプルホールドを行ってしまうようなことはなく、安定したタイミングでＡ／Ｄ変換を行わせることができるという効果を奏する。
【発明を実施するための最良の形態】
【００２０】
以下、添付図面を参照して、本発明に係る焦点検出装置の最良の実施の形態について説明する。本発明は、本実施の形態に限らず、本発明の趣旨を逸脱しない範囲であれば、種々の変形が可能である。
【００２１】
図１は、本実施の形態のマルチＡＦ方式の焦点検出装置が適用されるカメラシステムのＡＦ周りの構成例に概略機構を含めて示すブロック図である。ここでは、ＴＴＬ位相差ＡＦ方式を一眼レフレックスカメラに適用した場合の例を示している。本実施の形態のカメラシステムは、図１に示すように、交換レンズ１０１とカメラボディ１１０とを備える。
【００２２】
交換レンズ１０１は、カメラボディ１１０の前面に設けられた図示しないカメラマウントを介してカメラボディ１１０に着脱自在である。交換レンズ１０１は、内部に、撮影レンズ１０２とレンズ駆動部１０３とレンズＣＰＵ１０４とを備える。
【００２３】
撮影レンズ１０２は、撮像光学系に含まれる焦点調節用レンズであり、レンズ駆動部１０３内の図示しないモータによってその光軸方向（図１中に示す矢印方向）に駆動される。ここで、実際の撮像光学系は、複数枚のレンズの組合せで構成されているが、図１では撮影レンズ１０２のみを図示している。レンズ駆動部１０３は、モータとその駆動回路（モータドライバ）とにより構成されている。レンズＣＰＵ１０４は、レンズ駆動部１０３の制御などを司る制御回路であり、通信コネクタ１０５を介してカメラボディ１１０内のＡＦコントローラ１２１と通信可能に構成されている。このレンズＣＰＵ１０４からＡＦコントローラ１２１へは、例えばレンズＣＰＵ１０４に予め記憶された撮影レンズ１０２の製造ばらつき情報や収差情報などのレンズデータが通信される。
【００２４】
一方、カメラボディ１１０内においては、撮影レンズ１０２の光軸上に位置させてメインミラー１１１が設けられている。このメインミラー１１１は、中央部がハーフミラーで構成され、可動ミラーとして回動可能に設けられている。メインミラー１１１が図１に示すようなダウン位置にあるときには、交換レンズ１０１内の撮影レンズ１０２を介してカメラボディ１１０内に入射した図示しない被写体からの光束の一部がこのメインミラー１１１で反射されて、フォーカシングスクリーン１１２、ペンタプリズム１１３を介して接眼レンズ１１４に至る。これにより、図示しない被写体の状態を観察することができる。
【００２５】
また、メインミラー１１１に入射した光束の一部は、ハーフミラー部を透過し、メインミラー１１１の背面に配設されたサブミラー１１５で反射されて自動焦点検出（ＡＦ）を行うためのＡＦ光学系に導かれる。ＡＦ光学系は、コンデンサレンズ１１６と全反射ミラー１１７と２対の絞りを構成するセパレータ絞り１１８と２対の再結像レンズを構成するセパレータレンズ１１９とによって構成されている。
【００２６】
図２は、ＡＦ光学系の２次結像系を模式的に示す斜視図であり、図３は、撮影画面内の複数の測距点の様子を示す説明図である。サブミラー１１５で反射された光束は、１次結像面上に結像される。１次結像面上に結像された被写体の光束は、コンデンサレンズ１１６によって分割及び集光され、全反射ミラー１１７で全反射された後、セパレータレンズ１１９によって集光されてＡＦ光学系の後方に配設されたＡＦセンサ１２０の所定領域に入射する。ここで、ＡＦセンサ１２０は、例えば図３に示すような撮影画面１３１内の複数の測距点Ｐ１〜Ｐ２３の焦点状態を検出可能なものを想定している（ＡＦセンサ１２０については後述する）。
【００２７】
以上は、ＴＴＬ位相差検出方式による焦点検出方法であって、２対のセパレータ絞り１１８と、１次結像面に関して光学的に共役である撮影レンズ１０２の不図示の２対の瞳領域を通過する光束を、ＡＦセンサ１２０で受光する。
【００２８】
ＡＦセンサ１２０においては、被写体からの光束が光電変換によって電気的なアナログ信号に変換される。ＡＦセンサ１２０の出力は、焦点検出部であるＡＦコントローラ１２１に入力されてデフォーカス量の演算が行われる。このＡＦコントローラ１２１の動作制御は、システムコントローラ１２２によって行われる。
【００２９】
また、ＡＦコントローラ１２１で得られたデフォーカス量は、レンズＣＰＵ１０４に通信される。レンズＣＰＵ１０４は、通信されたデフォーカス量に基づいて撮影レンズ１０２を駆動するためのモータ駆動量を演算する。演算されたモータ駆動量に基づいてレンズ駆動部１０３を介して撮影レンズ１０２が合焦駆動される。
【００３０】
また、図１において、メインミラー１１１が撮影レンズ１０２の光路上から退避するアップ位置にあるときには、撮影レンズ１０２を介して入射した被写体からの光束が撮像素子１２３に結像して光電変換される。撮像素子１２３で得られた信号がシステムコントローラ１２２に入力され、所定の画像処理が施される。
【００３１】
次に、ＡＦセンサ１２０について説明する。図４は、図３に示したような２３点の測距点Ｐ１〜Ｐ２３の焦点状態を検出するためのセンサ配置例を示す模式図である。本実施の形態のＡＦセンサ１２０は、撮影画面１３１の水平方向に沿って配置された水平方向基準部センサ群１２０ａ−１および水平方向参照部センサ群１２０ａ−２と、撮影画面１３１の垂直方向に沿って配置された垂直方向基準部センサ群１２０ｂ−１および垂直方向参照部センサ群１２０ｂ−２との４つのセンサ群によって構成されている。なお、水平方向基準部センサ群１２０ａ−１と水平方向参照部センサ群１２０ａ−２とが対をなし、垂直方向基準部センサ群１２０ｂ−１と垂直方向参照部センサ群１２０ｂ−２とが対をなしている。すなわち、ＡＦセンサ１２０は、複数のセンサ群（電荷蓄積型の光電変換素子列）を有して蓄積電荷に対応するアナログ信号をＡＦコントローラ１２１側に出力するイメージセンサとして機能するものであり、水平方向のセンサ群１２０ａ−１，１２０ａ−２の対と垂直方向のセンサ群１２０ｂ−１，１２０ｂ−２の対との異なる方向に配列されたセンサ群対の組合せからなる。このような２対のセンサ群の配置構成により、図３に示したような２３点の測距点Ｐ１〜Ｐ２３の全ての焦点状態の検出が可能とされ、焦点検出精度の向上が図られている。
【００３２】
また、各一対のセンサ群における基準部の画素列からの出力は、図４に示すように参照部の画素列が配置された側とは反対側、すなわち参照部の画素列の存在しない側に向けて順次出力されるように出力部が構成されている。同様に、参照部の画素列からの出力は、基準部の画素列が配置された側とは反対側に向けて順次出力されるように出力部が構成されている。
【００３３】
ここで、水平方向基準部センサ群１２０ａ−１と水平方向参照部センサ群１２０ａ−２とは、図３に示す２３点の測距点Ｐ１〜Ｐ２３の水平方向の配列に対応させて、それぞれ５個の画素列からなるラインセンサと４個の画素列からなるラインセンサとが交互に配置された２３個の画素列から構成されている。また、垂直方向基準部センサ群１２０ｂ−１と垂直方向参照部センサ群１２０ｂ−２とは、図３に示す２３点の測距点Ｐ１〜Ｐ２３の垂直方向の配列に対応させて、それぞれ３個の画素列からなるラインセンサと２個の画素列からなるラインセンサとが交互に配置された２３個の画素列から構成されている。なお、測距点に対応する複数の画素列を、以下必要に応じて、「アイランド」と称する。したがって、２３点の測距点Ｐ１〜Ｐ２３を有する本実施の形態のＡＦセンサ１２０全体のアイランド数は、２３である。
【００３４】
図５は、ＡＦセンサ１２０とＡＦコントローラ１２１との間の信号の送受関係を示す概略ブロック図である。ＡＦコントローラ１２１は、２つのＡ／Ｄ変換器３３０，３３１と、Ａ／Ｄ変換器制御回路３４０と、メモリ３４１とを備える。Ａ／Ｄ変換器３３１は、ＡＦセンサ１２０中でそれぞれの対をなす一方の水平方向基準部センサ群１２０ａ−１からの水平方向基準部アナログデータと垂直方向基準部センサ群１２０ｂ−１からの垂直方向基準部アナログデータとがアナログ信号として入力され、サンプリング処理を経てデジタル信号に変換してメモリ３４１に出力する。Ａ／Ｄ変換器３３０も、同様に、ＡＦセンサ１２０中でそれぞれの対をなす他方の水平方向参照部センサ群１２０ａ−２からの水平方向参照部アナログデータと垂直方向参照部センサ群１２０ｂ−２からの垂直方向参照部アナログデータとがアナログ信号として入力され、サンプリング処理を経てデジタル信号に変換してメモリ３４１に出力する。
【００３５】
ここで、Ａ／Ｄ変換器３３０，３３１は、いずれもマルチプレクサ部付きのＡ／Ｄ変換器として構成され、Ａ／Ｄ変換器制御回路３４０による制御の下に、それぞれ入力される２チャンネル分のアナログデータを時分割で切り換える機能を果す。また、Ａ／Ｄ変換器制御回路３４０は、Ａ／Ｄ変換器３３０，３３１におけるアナログ信号のサンプリング動作を制御する。
【００３６】
一方、ＡＦセンサ１２０は、４つのセンサ群１２０ａ−１〜１２０ｂ−２の他に、タイミング発生制御回路３００を備える。このタイミング発生制御回路３００は、電荷転送シフトパルス発生回路３０１とサンプリングパルス発生回路３０２とを有する。電荷転送シフトパルス発生回路３０１は、４つのセンサ群１２０ａ−１〜１２０ｂ−２のそれぞれに対して画素毎に得られた蓄積電荷を順次転送して出力するための電荷転送シフトパルスを発生して出力する。また、サンプリングパルス発生回路３０２は、Ａ／Ｄ変換器３３０，３３１がＡＦセンサ１２０側から入力されるアナログデータをサンプリングしてデジタルデータに変換するためのＡ／Ｄ変換開始タイミング用のサンプリングパルスを発生する。Ａ／Ｄ変換器制御回路３４０は、サンプリングパルス発生回路３０２が発生するサンプリングパルスに従いＡ／Ｄ変換器３３０，３３１のサンプリング動作（Ａ／Ｄ変換動作）を制御する。
【００３７】
図６は、ＡＦセンサ１２０中の一部、例えば水平方向基準部センサ群１２０ａ−１および水平方向参照部センサ群１２０ａ−２中のそれぞれ５個の画素列からなるラインセンサ部分を抽出して、そのセンサ回路構成例を示す図である。なお、図６中に示すアイランドｎは、図４中のアイランドｎに対応している。なお、本実施の形態では、焦点検出精度の向上のため、１つの画素列（アイランド）当り、２つのラインセンサ２０１，２０２が千鳥状に配置されて構成されている。すなわち、２つのラインセンサ２０１，２０２のうち、ラインセンサ２０２はラインセンサ２０１に対して１／２画素分ずらして配置されている。このように千鳥配置された２ライン分のラインセンサ２０１，２０２のそれぞれにおいて相関演算を行い、像ずれ量を算出し、２つの像ずれ量の平均値をとることにより、センサノイズ（主にショットノイズ）を１／（√２）倍に低減することができるとともに、１画素周期で現れる誤差量を削減することができる。
【００３８】
また、ラインセンサ２０２には、モニタ用のフォトダイオード２０４が配置されている。また、ラインセンサ２０１中の各画素列（アイランド）は、図６に示すように、それぞれが画素を構成する複数のフォトダイオード２０１−１と、電荷蓄積部２０１−２と、転送スイッチ２０１−３と、電荷転送路２０５とからなる。ラインセンサ２０２中の各画素列（アイランド）も同様である。
【００３９】
ここで、モニタ用のフォトダイオード２０４は、各画素列（アイランド）のフォトダイオード２０１−１の蓄積時間を制御するためのモニタ動作を行うものであり、同一アイランド内の画素については同一の蓄積時間となるように制御するため、アイランド単位で設けられている。モニタ用のフォトダイオード２０４の出力が入力される積分制御回路１５１は、モニタ用のフォトダイオード２０４の出力が予め設定された所定の閾値以上になったか否かを判定し、所定の閾値以上になった場合には電荷蓄積動作（積分動作）を終了させる信号を出力する。なお、積分制御回路１５１は、モニタ用のフォトダイオード２０４の出力が所定の閾値に達しない場合であっても、所定の積分時間が経過した場合にも電荷蓄積動作（積分動作）を終了させる信号を出力する。また、電荷蓄積動作を終了させるための閾値や積分時間は変更可能である。
【００４０】
また、画素単位で設けられたこれらフォトダイオード２０１−１は、該フォトダイオード２０１−１に入射した被写体の光束の光量に応じた光電荷が得られるもので、撮像レンズ１０２の異なる瞳領域を通過した光束を受光して受光量に応じた電荷を発生する受光部を構成する。また、電荷蓄積部２０１−２は、それぞれのフォトダイオード２０１−１で得られた光電荷を一時的に蓄積する。ここで、電荷蓄積部２０１−２の不要電荷のリセットは、電荷蓄積部２０１−２に対する電荷リセット回路１５２からのリセット信号φＲＳをＨレベルにすることにより実行される。
【００４１】
そして、モニタ用のフォトダイオード２０４の出力に基づき各アイランドのフォトダイオード２０１−１の蓄積終了タイミングでＴＧ１生成回路１５３が発生するパルス信号ＴＧ１が入力された場合に、同一アイランド内の各フォトダイオード２０１−１に蓄積されている電荷を対応するアイランド用の電荷蓄積部２０１−２に移送させる。電荷蓄積部２０１−２の出力側には、転送スイッチ２０１−３を介して電荷転送路２０５が接続され、電荷蓄積部２０１−２に蓄積された電荷を、不図示の所定のタイミングでタイミング発生制御回路３００中の電荷転送シフトパルス発生回路３０１による電荷転送シフトパルスに従い後段側に向けて出力する電荷転送路２０５に移送させる。
【００４２】
電荷転送路２０５の出力側には、電荷転送シフトクロックが印加される毎に、光電荷が１画素ずつ転送される電荷・電圧変換アンプ２０６が設けられている。電荷・電圧変換アンプ２０６の出力側には、増幅回路２０７、出力選択回路２０８が順に設けられている。電荷・電圧変換アンプ２０６で変換された電圧信号は、増幅回路２０７において所定の増幅率（例えば、１倍、２倍、４倍、８倍の何れかが選択される）で増幅された後、出力選択回路２０８に入力される。出力選択回路２０８においては、画素単位で入力された電圧信号を、例えば図示しない温度センサで検出された温度に基づいて温度補償した後、出力電圧ＶＮとして端子ＶＮを介して後段のＡＦコントローラ１２１中のＡ／Ｄ変換器３３０または３３１に出力する。
【００４３】
ここで、本実施の形態においては、電荷転送シフトパルス発生回路３０１は、水平方向用の電荷転送シフトパルスと垂直方向用の電荷転送シフトパルスとを、互いに位相をずらしたタイミングで発生するように構成されている。具体的には、一対の水平方向基準部センサ群１２０ａ−１および水平方向参照部センサ群１２０ａ−２に入力する水平方向電荷転送シフトパルスと、他の対をなす垂直方向基準部センサ群１２０ｂ−１および垂直方向参照部センサ群１２０ｂ−２に入力する垂直方向電荷転送シフトパルスとは、図７に示すように、半相分だけ位相がずれるように設定されている。
【００４４】
また、本実施の形態においては、サンプリングパルス発生回路３０２は、電荷転送シフトパルス発生回路３０１と対応して、水平方向用のサンプリングパルスと垂直方向用のサンプリングパルスとを、互いに位相をずらしたタイミングで発生するように構成されている。具体的には、一対の水平方向基準部センサ群１２０ａ−１および水平方向参照部センサ群１２０ａ−２に対応して出力される水平方向アナログデータサンプリングパルスと、他の対をなす垂直方向基準部センサ群１２０ｂ−１および垂直方向参照部センサ群１２０ｂ−２に対応して出力される垂直方向アナログデータサンプリングパルスとは、図８に示すように、半相分だけ位相がずれるように設定されている。
【００４５】
このような構成において、ＡＦ動作に伴うデータ処理制御例について説明する。ＡＦセンサ１２０中の各センサ群１２０ａ−１〜１２０ｂ−２の電荷転送路２０５においては、電荷転送シフトパルス発生回路３０１から出力される電荷転送シフトパルスが印加される毎に、蓄積された光電荷が１画素ずつ電荷・電圧変換アンプ２０６に転送されて電圧信号に変換される。この際、センサ群１２０ａ−１〜１２０ｂ−２中の水平方向基準部センサ群１２０ａ−１と水平方向参照部センサ群１２０ａ−２に入力させる水平方向電荷転送シフトパルスと、垂直方向基準部センサ群１２０ｂ−１と垂直方向参照部センサ群１２０ｂ−２に入力させる垂直方向電荷転送シフトパルスとは、図７に示したように、半相分だけ位相がずれて出力される。
【００４６】
そして、電荷・電圧変換アンプ２０６において変換された電圧信号は、増幅回路２０７において所定の増幅率で増幅された後、ＡＦコントローラ１２１側へ出力される。このとき、水平方向基準部センサ群１２０ａ−１、水平方向参照部センサ群１２０ａ−２、垂直方向基準部センサ群１２０ｂ−１、および垂直方向参照部センサ群１２０ｂ−２の各チャンネルからＡＦコントローラ１２１へ出力されるアナログデータ（水平方向基準部アナログデータ、水平方向参照部アナログデータ、垂直方向基準部アナログデータ、および垂直方向参照部アナログデータ）は、電荷転送シフトパルスによる位相差に従い、図８中に示すように、水平方向と垂直方向とでは、半相分だけ位相がずれた信号として出力される。
【００４７】
このようなアナログデータが入力されるＡＦコントローラ１２１側においては、サンプリングパルス発生回路３０２からの水平方向アナログサンプリングパルスが変化（ＬレベルからＨレベル、またはＨレベルからＬレベル）したときには、Ａ／Ｄ変換器制御回路３４０は、Ａ／Ｄ変換器３３１に対して水平方向基準部アナログデータのＡ／Ｄ変換の開始を指示し、Ａ／Ｄ変換器３３１のマルチプレクサ部は時分割処理するアナログデータとして水平方向基準部センサ群１２０ａ−１に対応する水平方向基準部アナログデータ側を選択してそのＡ／Ｄ変換を開始する。同時に、Ａ／Ｄ変換器制御回路３４０は、Ａ／Ｄ変換器３３０に対して水平方向参照部アナログデータのＡ／Ｄ変換の開始を指示し、Ａ／Ｄ変換器３３０のマルチプレクサ部は時分割処理するアナログデータとして水平方向参照部センサ群１２０ａ−２に対応する水平方向参照部アナログデータ側を選択してそのＡ／Ｄ変換を開始する。
【００４８】
一方、サンプリングパルス発生回路３０２からの垂直方向アナログサンプリングパルスが変化（ＬレベルからＨレベル、またはＨレベルからＬレベル）したときには、Ａ／Ｄ変換器制御回路３４０は、Ａ／Ｄ変換器３３１に対して垂直方向基準部アナログデータのＡ／Ｄ変換の開始を指示し、Ａ／Ｄ変換器３３１のマルチプレクサ部は時分割処理するアナログデータとして垂直方向基準部センサ群１２０ｂ−１に対応する垂直方向基準部アナログデータ側を選択してそのＡ／Ｄ変換を開始する。同時に、Ａ／Ｄ変換器制御回路３４０は、Ａ／Ｄ変換器３３０に対して垂直方向参照部アナログデータのＡ／Ｄ変換の開始を指示し、Ａ／Ｄ変換器３３０のマルチプレクサ部は時分割処理するアナログデータとして垂直方向参照部センサ群１２０ｂ−２に対応する垂直方向参照部アナログデータ側を選択してそのＡ／Ｄ変換を開始する。
【００４９】
これらのＡ／Ｄ変換動作において、Ａ／Ｄ変換器３３０，３３１は、ＡＦセンサ１２０側から出力されるアナログ信号のサンプリングパルスの２倍以上の速度でＡ／Ｄ変換を実行する。
【００５０】
このように、本実施の形態の焦点検出装置によれば、複数対のセンサ群１２０ａ−１〜１２０ｂ−２のうちの少なくとも一対のセンサ群１２０ａ−１，１２０ａ−２に入力する水平方向電荷転送シフトパルスと他の対のセンサ群１２０ｂ−１，１２０ｂ−２に入力する垂直方向電荷転送シフトパルスとの位相を半相分だけずらすようにしたので、これら複数対のセンサ群１２０ａ−１〜１２０ｂ−２のうちで対をなす一方と対をなす他方のそれぞれでＡ／Ｄ変換器３３１，３３０を共用することで必要とするＡ／Ｄ変換器の個数を最小限の２個に抑えつつ、それぞれのセンサ群１２０ａ−１〜１２０ｂ−２からの電荷転送処理の高速化を図ることができる。同時に、Ａ／Ｄ変換器３３１，３３０におけるアナログ信号のサンプリング用のサンプリングパルスに関して、複数対のセンサ群１２０ａ−１〜１２０ｂ−２のうちの一対の水平方向用のセンサ群１２０ａ−１，１２０ａ−２に対応するアナログ信号用の水平方向サンプリングパルスと他の対の垂直方向用のセンサ群１２０ｂ−１，１２０ｂ−２に対応するアナログ信号用の垂直方向サンプリングパルスとの位相を半相分だけずらすようにしたので、Ａ／Ｄ変換処理の高速化を図りつつ、図８に示すように、Ａ／Ｄ変換されるそれぞれのアナログ信号は半相周期ではなく自身のサンプリングパルス周期の周波数となるため、センサデータが安定する前にサンプルホールドを行ってしまうようなことはなく、安定したタイミングでＡ／Ｄ変換を行わせることができる。
【００５１】
なお、本実施の形態では、Ａ／Ｄ変換器３３０，３３１として、マルチプレクサ部付きのＡ／Ｄ変換器を用いるようにしたが、Ａ／Ｄ変換器の入力段にマルチプレクサ部を別個に備える構成であってもよい。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施の形態のマルチＡＦ方式の焦点検出装置が適用されるカメラシステムのＡＦ周りの構成例に概略機構を含めて示すブロック図である。
【図２】ＡＦ光学系の２次結像系を模式的に示す斜視図である。
【図３】撮影画面内の複数の測距点の様子を示す説明図である。
【図４】図３に示す測距点の焦点状態を検出するためのセンサ配置例を示す模式図である。
【図５】ＡＦセンサとＡＦコントローラとの間の信号の送受関係を示す概略ブロック図である。
【図６】ＡＦセンサの水平方向基準部センサ群および水平方向参照部センサ群中のそれぞれ５個の画素列からなるラインセンサ部分を抽出して、そのセンサ回路構成例を示す図である。
【図７】水平方向および垂直方向の電荷転送シフトパルス例を示すタイムチャートである。
【図８】水平方向および垂直方向のサンプリングパルス例およびアナログデータ例を示すタイムチャートである。
【符号の説明】
【００５３】
１２０  ＡＦセンサ
１２０ａ−１〜１２０ｂ−２  センサ群
１２１  ＡＦコントローラ
３０１  電荷転送シフトパルス発生回路
３０２  サンプリングパルス発生回路
３３０，３３１  Ａ／Ｄ変換器
【図１】
2008090144.tif 000003
【図２】
2008090144.tif 000004
【図３】
2008090144.tif 000005
【図４】
2008090144.tif 000006
【図５】
2008090144.tif 000007
【図６】
2008090144.tif 000008
【図７】
2008090144.tif 000009
【図８】
2008090144.tif 000010