(57)【要約】【課題】上下アーム数が複数相分ある場合でも最小限の部品を追加するだけで、オフ状態のスイッチング素子への逆バイアス電圧の印加を可能にする。【解決手段】主回路用直流電源の正極と負極との間に直列に接続されて交互にオン・オフを繰り返す２つの電圧駆動型半導体スイッチング素子を駆動する駆動回路において、前記スイッチング素子のうち主回路用直流電源１の正極に接続された上アーム素子２のオン時に、逆バイアス用直流電源９からダイオード１０を介して充電される逆バイアス用コンデンサ１１を備え、上アーム素子２のオフ時に、逆バイアス用コンデンサ１１の充電電圧により上アーム素子２に逆バイアス電圧を印加する。【選択図】図１
2008029163.tif 000002
【特許請求の範囲】
【請求項１】
主回路用直流電源の正極と負極との間に直列に接続されて交互にオン・オフを繰り返す２つの電圧駆動型半導体スイッチング素子を駆動する駆動回路において、
前記半導体スイッチング素子のうち主回路用直流電源の正極に接続された上アーム素子のオン時に、逆バイアス用直流電源からダイオードを介して充電される逆バイアス用コンデンサを備え、
前記上アーム素子のオフ時に、前記逆バイアス用コンデンサの充電電圧により前記上アーム素子に逆バイアス電圧を印加することを特徴とする電圧駆動型半導体スイッチング素子の駆動回路。
【請求項２】
請求項１に記載した電圧駆動型半導体スイッチング素子の駆動回路において、
前記上アーム素子と直列に接続された下アーム素子を駆動するための駆動回路用直流電源と、
前記下アーム素子のオン時に前記駆動回路用直流電源により充電され、かつその充電電圧により前記上アーム素子をオンさせる駆動用コンデンサと、
を備え、
前記駆動用コンデンサと前記逆バイアス用コンデンサとを直列に接続したことを特徴とする電圧駆動型半導体スイッチング素子の駆動回路。
【請求項３】
請求項１に記載した電圧駆動型半導体スイッチング素子の駆動回路を、前記上アーム素子及び下アーム素子の直列回路を一相分として複数相分備え、複数相分の前記逆バイアス用直流電源を単一の直流電源により共用することを特徴とする電圧駆動型半導体スイッチング素子の駆動回路。
【請求項４】
請求項２に記載した電圧駆動型半導体スイッチング素子の駆動回路を、前記上アーム素子及び下アーム素子の直列回路を一相分として複数相分備え、複数相分の前記逆バイアス用直流電源を単一の直流電源により共用し、かつ、複数相分の前記駆動回路用直流電源を別の単一の直流電源により共用することを特徴とする電圧駆動型半導体スイッチング素子の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧駆動型半導体スイッチング素子を確実にオフさせるための逆バイアス印加機能を備えた駆動回路に関するものである。
【背景技術】
【０００２】
図３は、直列に接続された２つの電圧駆動型半導体スイッチング素子の駆動回路の従来技術を示しており、電圧駆動型半導体スイッチング素子としてＩＧＢＴを用いた例である。
図３において、上アーム素子２のエミッタと下アーム素子３のコレクタとを接続して直列回路を形成し、上アーム素子２のコレクタは主回路用直流電源１の正極に、下アーム素子３のエミッタは主回路用直流電源１の負極に接続される。ここで、上アーム素子２と下アーム素子３とは交互にオン・オフが繰り返される。
【０００３】
また、下アーム素子３のエミッタには駆動回路用直流電源４の負極が接続され、その正極は下アーム素子３用のゲート駆動回路８のスイッチ８ａ及びダイオード５のアノードに接続される。ダイオード５のカソードは駆動用コンデンサ６の一端と上アーム素子２用のゲート駆動回路７のスイッチ７ａに接続されており、コンデンサ６の他端は上アーム素子２のエミッタに接続されている。
【０００４】
下アーム素子３は、駆動回路用直流電源４からゲート駆動回路８のスイッチ８ａを介してゲートに電荷を注入することによってオン状態となり、また、スイッチ８ａを切り換えてゲートの電荷を引き抜くことでオフ状態となる。
一方、上アーム素子２は、コンデンサ６からゲート駆動回路７のスイッチ７ａを介してゲートに電荷を注入することによってオン状態となり、また、スイッチ７ａを切り換えてゲートの電荷を引き抜くことでオフ状態となる。
なお、前記スイッチ７ａ，８ａは制御回路（図示せず）からの制御信号によって切換動作するものである。
【０００５】
駆動用コンデンサ６は、下アーム素子３がオンのときに、駆動回路用直流電源４→ダイオード５→コンデンサ６→下アーム素子３→駆動回路用直流電源４の経路で充電され、充電された電荷は、前述したように上アーム素子２をオンする際にそのゲートに注入される。
ダイオード５は、上アーム素子２がオンで下アーム素子３がオフのときに、駆動回路用直流電源４及びコンデンサ６に対して主回路用直流電源１の電圧が印加されないようにするためのものである。
【０００６】
なお、この図３と実質的に同一の回路構成を有し、単一の駆動回路用直流電源を備えたインバータ装置の駆動回路が、特許文献１に記載されている。
【０００７】
【特許文献１】特公平５−８４１５１号公報（第２頁右欄第２７行〜第３頁右欄第１０行、第４図等）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図３に示した従来技術では、上アーム素子２と下アーム素子３とが同時にオン状態になると、主回路用直流電源１から短絡電流が流れて素子２，３は破壊する。従って、それぞれの素子２，３がオフのときは、誤オンを防止するためにノイズ等によってゲート電位が上昇しないようにしなければならない。このため、素子２，３がオフしている期間は、ゲート電位をエミッタ電位よりも低くすること（逆バイアス印加）が必要になる。
【０００９】
ところが、図３の回路では、上アーム素子２がオフ（下アーム素子３がオン）のときに、前述したコンデンサ６の充電経路が存在することからも分かるように、上アーム素子２のゲート電位はエミッタ電位以下にはならない。
上アーム素子２に逆バイアス電圧を印加するためには別の直流電源が必要になるが、上下アーム素子を複数相分並列に接続してインバータを構成する場合のように、相数が増えれば相数と同じ数の別電源が必要になり、回路構成の複雑化やコストの増加を招くという問題がある。
【００１０】
そこで、本発明の解決課題は、上下アーム数が複数相分ある場合でも最小限の部品を追加するだけで、オフ状態のスイッチング素子への逆バイアス印加を可能にした電圧駆動型半導体スイッチング素子の駆動回路を提供することにある。
【課題を解決するための手段】
【００１１】
上記課題を解決するため、請求項１に記載した発明は、主回路用直流電源の正極と負極との間に直列に接続されて交互にオン・オフを繰り返す２つの電圧駆動型半導体スイッチング素子を駆動する駆動回路において、
前記半導体スイッチング素子のうち主回路用直流電源の正極に接続された上アーム素子のオン時に、逆バイアス用直流電源からダイオードを介して充電される逆バイアス用コンデンサを備え、
前記上アーム素子のオフ時に、前記逆バイアス用コンデンサの充電電圧により前記上アーム素子に逆バイアス電圧を印加するものである。
【００１２】
請求項２に記載した発明は、請求項１に記載した電圧駆動型半導体スイッチング素子の駆動回路において、
前記上アーム素子と直列に接続された下アーム素子を駆動するための駆動回路用直流電源と、前記下アーム素子のオン時に前記駆動回路用直流電源により充電され、かつその充電電圧により前記上アーム素子をオンさせる駆動用コンデンサと、を備え、
前記駆動用コンデンサと前記逆バイアス用コンデンサとを直列に接続したものである。
【００１３】
請求項３に記載した発明は、請求項１に記載した電圧駆動型半導体スイッチング素子の駆動回路を、前記上アーム素子及び下アーム素子の直列回路を一相分として複数相分備え、複数相分の前記逆バイアス用直流電源を単一の直流電源により共用するものである。
【００１４】
請求項４に記載した発明は、請求項２に記載した電圧駆動型半導体スイッチング素子の駆動回路を、前記上アーム素子及び下アーム素子の直列回路を一相分として複数相分備え、複数相分の前記逆バイアス用直流電源を単一の直流電源により共用し、かつ、複数相分の前記駆動回路用直流電源を別の単一の直流電源により共用するものである。
【発明の効果】
【００１５】
本発明によれば、単一の逆バイアス用直流電源とダイオード及びコンデンサを追加するだけで、上アーム素子のオフ時に逆バイアス電圧を印加して上アーム素子を確実にオフすることができる。
また上アーム素子と下アーム素子との直列回路が複数相分ある場合でも、単一の逆バイアス用直流電源及び駆動回路用電源を共用できるため、回路構成の簡略化、低コスト化が可能である。
【発明を実施するための最良の形態】
【００１６】
以下、図に沿って本発明の実施形態を説明する。まず、図１は、本発明の第１実施形態を示す回路図である。
図１において、上アーム素子２のエミッタと下アーム素子３のコレクタとを接続して直列回路を形成し、上アーム素子２のコレクタは主回路用直流電源１の正極に、下アーム素子３のエミッタは主回路用直流電源１の負極に接続される。従来技術と同様に、これらの上アーム素子２と下アーム素子３とは交互にオン・オフが繰り返される。
【００１７】
下アーム素子３のエミッタには駆動回路用直流電源４の負極が接続され、その正極は、下アーム素子３用のゲート駆動回路８のスイッチ８ａとダイオード５のアノードとに接続される。ダイオード５のカソードは駆動用コンデンサ６の一端と上アーム素子２用のゲート駆動回路７のスイッチ７ａとに接続され、コンデンサ６の他端は上アーム素子２のエミッタに接続される。
【００１８】
上アーム素子２のコレクタには逆バイアス用直流電源９の正極が接続され、その負極はダイオード１０のカソードに接続される。ダイオード１０のアノードは逆バイアス用コンデンサ１１の一端と前記ゲート駆動回路７のスイッチ７ａとに接続され、コンデンサ１１の他端は駆動用コンデンサ６の他端と上アーム素子２のエミッタとに接続されている。
【００１９】
上記構成において、下アーム素子３は、駆動回路用直流電源４からゲート駆動回路８のスイッチ８ａを介してゲートに電荷を注入することによってオン状態となり、スイッチ８ａを切り換えてゲートの電荷を引き抜くことでオフ状態となる。
上アーム素子２は、駆動用コンデンサ６からゲート駆動回路７のスイッチ７ａを介してゲートに電荷を注入することによってオン状態となり、スイッチ７ａを切り換えて逆バイアス用コンデンサ１１からゲートに対して負の電荷を注入することによりオフ状態となる。
ここで、前記スイッチ７ａ，８ａは制御回路（図示せず）からの制御信号によって切換動作するものである。
【００２０】
駆動用コンデンサ６は、下アーム素子３がオンのときに、駆動回路用直流電源４→ダイオード５→駆動用コンデンサ６→下アーム素子３→駆動回路用直流電源４の経路で充電され、充電された電荷は、上アーム素子２をオンする際にゲートに注入される。
逆バイアス用コンデンサ１１は、上アーム素子２がオンのときに、逆バイアス用直流電源９→上アーム素子２→逆バイアス用コンデンサ１１→ダイオード１０→逆バイアス用直流電源９の経路で充電され、充電された電荷は、上アーム素子２をオフする際にゲートに注入される。
【００２１】
ダイオード５は、上アーム素子２がオンで下アーム素子３がオフのときに、駆動回路用直流電源４に対して主回路用直流電源１の電圧が印加されないようにするためのものであり、ダイオード１０は、上アーム素子２がオフで下アーム素子３がオンのときに、逆バイアス用直流電源９及び逆バイアス用コンデンサ１１に対して主回路用直流電源１の電圧が印加されないようにするためのものである。
【００２２】
この実施形態の回路構成を図３の従来技術と比較すると、逆バイアス用直流電源９、ダイオード１０及び逆バイアス用コンデンサ１１が追加されているだけであり、上アーム素子２のオン時に逆バイアス用直流電源９から前述の経路で充電された逆バイアス用コンデンサ１１の電圧が、上アーム素子２のオフ時にそのゲート−エミッタ間に逆バイアスとして作用するので、下アーム素子３がオンしている状態でノイズ等により上アーム素子２が同時にオン状態となるのを防止することができる。
特に、逆バイアス用直流電源９、ダイオード１０及び逆バイアス用コンデンサ１１によるコストや体積の増加は僅かなものであり、少ない負担で上下アームの短絡防止を達成することができる。
【００２３】
次に、図２は本発明の第２実施形態を示す回路図であり、上述した第１実施形態を一相分の上下アーム素子に対する基本構成として、これを二相分並列に接続した例を示している。
すなわち、追加される一相分の回路は、上アーム素子１２、下アーム素子１３、ダイオード１４，１８、駆動用コンデンサ１５、逆バイアス用コンデンサ１９、ゲート駆動回路１６，１７から構成されており、駆動回路用直流電源、逆バイアス用直流電源としては、それぞれ第１実施形態における各直流電源４，９を二相分に共用している。
【００２４】
本実施形態によれば、上下アーム素子からなる直列回路の数、すなわち上下アームの相数が増加しても駆動回路用直流電源及び逆バイアス用直流電源を相数分設ける必要がなく、回路構成の簡略化、低コスト化を図りながら上アーム素子２，１２への逆バイアス印加を容易に実現することができる。
上下アーム数が三相以上になった場合も、同様にして単一の駆動回路用直流電源及び逆バイアス用直流電源をそれぞれ共用できることは言うまでもない。
【図面の簡単な説明】
【００２５】
【図１】本発明の第１実施形態を示す回路図である。
【図２】本発明の第２実施形態を示す回路図である。
【図３】従来技術を示す回路図である。
【符号の説明】
【００２６】
１：主回路用直流電源
２，３，１２，１３：電圧駆動型半導体スイッチング素子（上アーム素子または下アーム素子）
４：駆動回路用直流電源
５，１０，１４，１８：ダイオード
６，１５：駆動用コンデンサ
７，８，１６，１７：ゲート駆動回路
７ａ，８ａ，１６ａ，１７ａ：スイッチ
９：逆バイアス用直流電源
１１，１９：逆バイアス用コンデンサ
【図１】
2008029163.tif 000003
【図２】
2008029163.tif 000004
【図３】
2008029163.tif 000005