(57)【要約】【課題】基板材料と異なる材料からなる半導体層を当該基板上に形成する際に生じるクラックの発生を効果的に抑制することができる半導体構造および半導体構造の製造方法を提供することにある。【解決手段】  半導体積層構造１０を、直径３インチ、面方位（１１１）のシリコン基板１と、シリコン基板１上に形成されたＡｌＮ層２と、ＡｌＮ層２上に形成されたＩｎＡｌＮ／ＢＡｌＮ超格子層１１と、超格子層１１上に形成されたＡｌ０．９−０．９ｕＧａ０．１＋０．９ｕＮ（ｕ＝０→１）層１２と、シリコン基板１の材料と異なる材料でＡｌＧａＮ層１２上に形成された膜厚５μｍのＧａＮ層１３とから形成した。また、超格子層１１を、膜厚４５ｎｍのＩｎ０．２Ａｌ０．８Ｎ層１４と、膜厚５ｎｍのＢ０．１Ａｌ０．９Ｎ層１５との３０ペアで形成した。【選択図】図１
2008053399.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された緩衝層と、前記基板の材料と異なる材料で前記緩衝層上に形成された半導体層とを、少なくとも備えた半導体構造において、
前記緩衝層は、ＩｎとＢを含む窒化物系半導体材料からなることを特徴とする半導体構造。
【請求項２】
前記緩衝層は、ＩｎｗＢｖＡｌ１−ｗ−ｖＮ（０＜ｗ＜１、０＜ｖ＜１、ｗ＋ｖ≦１）層からなることを特徴とする請求項１に記載の半導体構造。
【請求項３】
前記緩衝層は、少なくとも、ＩｎｘＡｌ１−ｘＮ（０＜ｘ≦１）層とＢｙＡｌ１−ｙＮ（０＜ｙ≦１）層との繰り返し構造からなることを特徴とする請求項１に記載の半導体構造。
【請求項４】
前記ＩｎｘＡｌ１−ｘＮ層および前記ＢｙＡｌ１−ｙＮ層は、組成傾斜構造を有することを特徴とする請求項３に記載の半導体構造。
【請求項５】
前記緩衝層は、前記ＩｎｘＡｌ１−ｘＮ層と前記ＢｙＡｌ１−ｙＮ層と間に、ＩｎｓＢｔＡｌ１−ｓ−ｔＮ（０＜ｓ＜１、０＜ｔ＜１、ｓ＋ｔ≦１）層を備えることを特徴とする請求項３または４に記載の半導体構造。
【請求項６】
前記基板の材料は、シリコンであることを特徴とする請求項１乃至５のいずれかに記載の半導体構造。
【請求項７】
前記基板の面方位が（１１１）およびそれと等価な面方位であることを特徴とする請求項６に記載の半導体構造。
【請求項８】
前記緩衝層の上下の一方または両方に、組成均一構造または組成傾斜構造を有するＡｌｚＧａ１−ｚＮ（０≦ｚ≦１）層を有することを特徴とする請求項１乃至７のいずれかに記載の半導体構造。
【請求項９】
前記半導体層は、少なくとも１μｍ以上の膜厚を有するＧａＮ層であることを特徴とする請求項１乃至８のいずれかに記載の半導体構造。
【請求項１０】
基板上に、ＩｎとＢを含む窒化物系半導体材料からなる緩衝層を形成し、
前記基板の材料と異なる材料で前記緩衝層上に半導体層を形成することを特徴とする半導体構造の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板と当該基板上に形成される半導体層とが異なる材料から形成される半導体構造および半導体構造の製造方法に関する。
【背景技術】
【０００２】
従来、半導体層と異なる材料からなる基板上に、当該半導体層を成膜する技術は、基板の低コスト化等の理由で関心を集めてきた。特に、窒化物系化合物半導体（ＧａＮ、ＡｌＮ，ＩｎＮ，ＢＮ、およびそれらの混晶）は、同材料で基板を作製することが困難であることから、上記の半導体層と異なる材料からなる基板上に当該半導体層を成長する技術を用いて、異種材料となるサファイア基板や炭化シリコン基板上に成膜が行われている。しかしながら、サファイア基板は熱伝導率が低いため、発熱し易い高出力型電子デバイス用途には向かない。また、炭化シリコン基板は製造メーカが事実上一社独占状態にあるため、調達コストが非常に高くなる。そこで、近年、価格が安価で安定供給が見込め、かつ大口径化が進んでいるシリコン基板を用いて、窒化物系化合物半導体層を成膜する試みがなされている。シリコン基板上へ成膜する際の課題は、シリコンの熱膨張係数と窒化物系化合物半導体の熱膨張係数が異なることから、一般に高温で成膜した後に降温すると、窒化物系化合物半導体に引っ張り歪みが加わって、クラック（ひび割れ）が入り易いことである。また、シリコンの格子定数と窒化物系化合物半導体の格子定数の差に由来する歪みも加わり易い。そこで、上記シリコン基板上への窒化物系化合物半導体層の成膜時に、上記のクラックの発生を抑制する方法が考案されている（特許文献１参照）。上記のクラックの発生を抑制する方法は、シリコン基板と目的とする窒化物系化合物半導体層との間に歪みを緩和する層を挿入することでクラックの発生を抑えるというものである。
【特許文献１】特開平５−３４３７４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記のクラックの発生を抑制する方法では、シリコン基板を大口径化すること、または、基板材料と異なる材料からなる半導体層の膜厚を厚くすること等によって、歪みの発生量が多くなると、十分に緩和できず、クラックの発生を抑制できないといった問題があった。
【０００４】
本発明は、こうした問題に鑑みてなされたものであり、基板材料と異なる材料からなる半導体層を当該基板上に形成する際に生じるクラックの発生を効果的に抑制することができる半導体構造および半導体構造の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的達成のため、本発明に係る半導体構造では、基板上に形成された緩衝層と、前記基板の材料と異なる材料で前記緩衝層上に形成された半導体層とを、少なくとも備えた半導体構造において、前記緩衝層は、ＩｎとＢを含む窒化物系半導体材料からなることを特徴としている。
【０００６】
また、請求項２に記載のように、本発明に係る半導体構造において、前記緩衝層は、ＩｎｗＢｖＡｌ１−ｗ−ｖＮ（０＜ｗ＜１、０＜ｖ＜１、ｗ＋ｖ≦１）層からなることを特徴としている。
【０００７】
また、請求項３に記載のように、本発明に係る半導体構造において、前記緩衝層は、少なくとも、ＩｎｘＡｌ１−ｘＮ（０＜ｘ≦１）層とＢｙＡｌ１−ｙＮ（０＜ｙ≦１）層との繰り返し構造からなることを特徴としている。
【０００８】
また、請求項４に記載のように、請求項３に記載の本発明に係る半導体構造にいて、前記ＩｎｘＡｌ１−ｘＮ層および前記ＢｙＡｌ１−ｙＮ層は、組成傾斜構造を有することを特徴としている。
【０００９】
また、請求項５に記載のように、請求項３に記載の本発明に係る半導体構造にいて、前記緩衝層は、前記ＩｎｘＡｌ１−ｘＮ層と前記ＢｙＡｌ１−ｙＮ層と間に、ＩｎｓＢｔＡｌ１−ｓ−ｔＮ（０＜ｓ＜１、０＜ｔ＜１、ｓ＋ｔ≦１）層を備えることを特徴としている。
【００１０】
また、請求項６に記載のように、請求項１乃至５のいずれかに記載の本発明に係る半導体構造にいて、前記基板の材料は、シリコンであることを特徴としている。
【００１１】
また、請求項７に記載のように、請求項６に記載の本発明に係る半導体構造にいて、前記基板の面方位が（１１１）およびそれと等価な面方位であることを特徴としている。
【００１２】
また、請求項８に記載のように、請求項１乃至７のいずれかに記載の本発明に係る半導体構造にいて、前記緩衝層の上下の一方または両方に、組成均一構造または組成傾斜構造を有するＡｌｚＧａ１−ｚＮ（０≦ｚ≦１）層を有することを特徴としている。
【００１３】
また、請求項９に記載のように、請求項１乃至８のいずれかに記載の本発明に係る半導体構造にいて、前記半導体層は、少なくとも１μｍ以上の膜厚を有するＧａＮ層であることを特徴としている。
【００１４】
また、請求項１０に記載のように、本発明に係る半導体構造の製造方法では、基板上に、ＩｎとＢを含む窒化物系半導体材料からなる緩衝層を形成し、前記基板の材料と異なる材料で前記緩衝層上に半導体層を形成することを特徴としている。
【発明の効果】
【００１５】
本発明により、基板と異なる材料からなる半導体層と当該基板との間にある緩衝層がＩｎとＢを含む窒化物系半導体材料から形成されているので、基板上に半導体層を形成する際に生じる歪みの発生量が多くなっても、クラックの発生を効果的に抑制することができる。
【００１６】
また、緩衝層の上下の一方または両方に、組成均一構造または組成傾斜構造を有するＡｌｚＧａ１−ｚＮ（０≦ｚ≦１）層を備えることで、ＡｌｚＧａ１−ｚＮ（０≦ｚ≦１）層と接合する層の格子定数と緩衝層の格子定数とのギャップを緩和できる。
【発明を実施するための最良の形態】
【００１７】
以下に、本発明の第１乃至第５の実施形態に係る半導体構造である半導体積層構造１０乃至５０について、図１乃至図５を参照して説明する。
【００１８】
（第１の実施形態）
第１の実施形態に係る半導体積層構造１０について図１を参照して説明する。図１は、第１の実施形態に係る半導体積層構造１０を示す図である。第１の実施形態に係る半導体積層構造１０は、直径３インチ、面方位（１１１）のシリコン基板１と、シリコン基板１上に形成されたＡｌＮ層２と、組成均一構造を有するＡｌＮ層２上に形成された緩衝層であるＩｎＡｌＮ／ＢＡｌＮ超格子層（以下、超格子層とする。）１１と、超格子層１１上に形成された組成傾斜構造を有するＡｌｚＧａ１−ｚＮ（０≦ｚ≦１）層であるＡｌ０．９−０．９ｕＧａ０．１＋０．９ｕＮ（ｕ＝０→１）層１２と、シリコン基板１の材料と異なる材料でＡｌＧａＮ層１２上に形成された半導体層である、膜厚５μｍのＧａＮ層１３から形成されている。なお、ＡｌＧａＮ層１２のＡｌ組成比ｚ＝０．９−０．９ｕの変数ｕは、超格子層１１側が０であり、ＧａＮ層１３側が１である。これから、ＡｌＧａＮ層１２はＧａＮ層１３とつながりが良くなる。また、本発明の特徴部分である超格子層１１は、膜厚４５ｎｍのＩｎ０．２Ａｌ０．８Ｎ層１４と、膜厚５ｎｍのＢ０．１Ａｌ０．９Ｎ層１５との３０ペアで形成されている。
【００１９】
以下、ＩｎｘＡｌ１−ｘＮ（０＜ｘ≦１）およびＢｙＡｌ１−ｙＮ（０＜ｙ≦１）について説明する。従来、ＩｎＡｌＮおよびＢＡｌＮは、各々単独での成長で良好な結晶品質が得られなかったため、多層膜構造で用いることを検討されることはなかった。また、ＩｎＡｌＮとＢＡｌＮは、ともにＡｌＮをベースとして、インジウムＩｎとホウ素Ｂを添加しているが、インジウムＩｎとホウ素Ｂの添加によって全く異なる特性を発現する。インジウムＩｎを添加したＩｎＡｌＮにおいて、インジウムＩｎが結晶欠陥を減少させる効果を持つこと、また、インジウムＩｎによりＩｎＡｌＮの格子歪みの許容度がＡｌＮよりも増加することによって割れ（クラック）が入り難くなる。また、インジウムＩｎの組成比ｘを増加させていくと、インジウムＩｎの組成比ｘ＝０．１７までは、ＩｎＡｌＮの格子定数がＡｌＮよりもＧａＮに近づくため、半導体積層構造中の格子定数の変化を緩やかにする。更に、インジウムＩｎの組成比ｘを０．１７よりも増加させた場合、ＩｎＡｌＮの格子定数がＧａＮよりも大きくなるため、ＩｎＡｌＮ層が圧縮歪みを受けることになるが、インジウムＩｎの組成比ｘが増加しているので、格子歪みの許容度も大きくなる。なお、インジウムＩｎの組成比ｘを０．４まで増加させると、結晶欠陥が増大するため、ＩｎＡｌＮのインジウムＩｎの組成比ｘは０．４以下とするのが望ましい。
【００２０】
一方、ホウ素Ｂを添加したＢＡｌＮにおいて、ＢＡｌＮの格子定数がＡｌＮの格子定数よりも小さくなり、また成長表面を適度に荒らす効果を持つ。また、ホウ素Ｂの組成比ｙに応じて、ＢＡｌＮの面方向の熱膨張係数がＳｉ基板の熱膨張係数にＡｌＮよりも近づくため、結晶成長中および成長後の降温時に、結晶成長層とＳｉ基板との熱膨張係数差によるクラックが入り難くなる。しかし、ホウ素Ｂの組成比ｙが０．２まで高くなると、局所的に六方晶系から立方晶系に遷移して成長が行われてしまうため、ＢＡｌＮのホウ素Ｂの組成比ｙは０．２以下とするのが望ましい。
【００２１】
上記のＩｎＡｌＮおよびＢＡｌＮの性質は、従来、発案されているＡｌＮ、ＡｌＧａＮ等の各々の層と比較して大きな差を持ち、全く異なる性質を有するＩｎＡｌＮおよびＢＡｌＮの２層の組み合わせにより、格子歪みに対する緩衝層として優れた特性を示す。第１の実施形態のＩｎ０．２Ａｌ０．８Ｎ層１４とＢ０．１Ａｌ０．９Ｎ層１５で緩衝層を構成した場合、緩衝層としての特性は、Ｉｎ０．２Ａｌ０．８Ｎ層１４とＢ０．１Ａｌ０．９Ｎ層１５の２層の組み合わせ数が最低４ペアから発現する。しかし、直径３インチの大口径シリコン基板１にＧａＮ層１３を成長させる場合、緩衝層の持つ歪み許容度から１０ペア以上堆積するのが望ましいので、第１の実施形態では、緩衝層として、Ｉｎ０．２Ａｌ０．８Ｎ層１４とＢ０．１Ａｌ０．９Ｎ層１５の２層の組み合わせ数を３０ペアとした超格子層１１を形成している。なお、Ｉｎ０．２Ａｌ０．８Ｎ層１４とＢ０．１Ａｌ０．９Ｎ層１５の膜厚は、Ｉｎ０．２Ａｌ０．８Ｎ層１４とＢ０．１Ａｌ０．９Ｎ層１５が単独で各性質を発現しない膜厚とする必要があり、３００ｎｍ以下とするのが望ましい。第１の実施形態では、Ｉｎ０．２Ａｌ０．８Ｎ層１４の膜厚を４５ｎｍと、Ｂ０．１Ａｌ０．９Ｎ層１５の膜厚を５ｎｍとしている。更に、第１の実施形態では、超格子層１１上に目的とするＧａＮ層１３を堆積する際に、超格子層１１の平均格子定数と目的とするＧａＮ層１３の格子定数とのギャップを緩和するために、超格子層１１とＧａＮ層１３の間に、Ａｌ０．９−０．９ｕＧａ０．１＋０．９ｕＮ（ｕ＝０→１）層１２を挿入している。また、シリコン基板１上に形成する超格子層１１の初期成長状態をより良好なものとするために、ぬれ性に優れ、また核形成層としても有効に働くＡｌＮ層２をシリコン基板１と超格子層１１の間に挿入する。
【００２２】
次に、第1の実施形態に係る半導体積層構造１０の製造方法について説明する。まず、直径３インチ、面方位（１１１）のシリコン基板１を、ＲＣＡ法もしくはフッ酸溶液で洗浄し、清浄表面を得る。次に、ＭＯＣＶＤ装置に洗浄済みシリコン基板１を装填し、水素雰囲気下で昇温してサーマルクリーニングを行う。クリーニング後、最初にＡｌＮ層２を結晶成長させ、次にＩｎ０．２Ａｌ０．８Ｎ層１４とＢ０．１Ａｌ０．９Ｎ層１５とを交互に成長させる。次に、Ａｌ０．９−０．９ｕＧａ０．１＋０．９ｕＮ（ｕ＝０→１）層１２をシリコン基板１に近い方から順にＡｌ組成比ｚ＝０．９−０．９ｕを減らしながら成長させ、次に成長させるＧａＮ層１３とのつながりを良くする。最後に、目的とするＧａＮ層１３を５μｍ成長させる。これらの層の成長には、Ｖ族原料の窒素原子Ｎの供給に優れる有機金属気相エピタキシ（ＭＯＶＰＥ）法を用いている。
【００２３】
これより、直径３インチ、面方位（１１１）のシリコン基板１上に５μｍのＧａＮ層１３を堆積しようとした場合において、緩衝層である超格子層１１が無い場合、途中でＧａＮ層１３が格子歪みに耐えられなくなってクラックが入ってしまうが、第１の実施形態のように、膜厚４５ｎｍのＩｎ０．２Ａｌ０．８Ｎ層１４と膜厚５ｎｍのＢ０．１Ａｌ０．９Ｎ層１５とを３０ペア堆積させた超格子層１１を用いることで、クラックが入ることなく、５μｍのＧａＮ層１３を堆積させることができる。なお、ＧａＮ層１３を上側、すなわち、シリコン基板１を下側として、レーザーを用いた反射型そり計測器により測定したところ、成長後のシリコン基板１の反りは、直径３インチのシリコン基板１の中心において上方向に３０μｍであった。また、目視によりクラックが発生していないことを確認した。
【００２４】
以上より、第１の実施形態に係る半導体積層構造１０に用いられた超格子層１１が、膜厚４５ｎｍのＩｎ０．２Ａｌ０．８Ｎ層１４と、膜厚５ｎｍのＢ０．１Ａｌ０．９Ｎ層１５との３０ペアで形成されることにより、シリコン基板１を大口径化すること、または、ＧａＮ層１３の膜厚を厚くすること等で、シリコン基板１上にＧａＮ層１３を形成する際に生じる歪みの発生量が多くなっても、Ｉｎ０．２Ａｌ０．８Ｎ層１４のインジウムＩｎが結晶欠陥を減少させる効果を持つこと、インジウムＩｎによりＩｎ０．２Ａｌ０．８Ｎ層１４の格子歪みの許容度がＡｌＮよりも増加すること、Ｂ０．１Ａｌ０．９Ｎ層１５のホウ素Ｂにより、ＡｌＮの熱膨張係数と比較して、Ｂ０．１Ａｌ０．９Ｎ層１５の面方向の熱膨張係数がシリコン基板１の熱膨張係数によりも近づくため、結晶成長中および成長後の降温時に、結晶成長層とシリコン基板１との熱膨張係数差が小さくなることから、クラックの発生を効果的に抑制することができる。更に、第１の実施形態では、超格子層１１とＧａＮ層１３の間に、組成傾斜構造を有するＡｌ０．９−０．９ｕＧａ０．１＋０．９ｕＮ（ｕ＝０→１）層１２を挿入しているので、超格子層１１の平均格子定数とＧａＮ層１３の格子定数とのギャップを緩和することができる。よって、半導体積層構造１０の格子定数の変化を緩やかにすることができ、格子歪みを効果的に緩和することもできる。また、シリコン基板１と超格子層１１の間に、ぬれ性に優れ、また核形成層としても有効に働くＡｌＮ層２を挿入しているので、シリコン基板１上に形成する超格子層１１の初期成長状態をより良好なものとすることができる。
【００２５】
（第２の実施形態）
次に、第２の実施形態に係る半導体積層構造２０について、第１の実施形態に係る半導体積層構造１０と異なる点を中心に図２を参照して説明する。また、第２の実施形態に係る半導体積層構造２０について、第１の実施形態に係る半導体積層構造１０と同様の構造には同じ番号を付し、説明を省略する。なお、第２の実施形態に係る半導体積層構造２０の製造方法は、第1の実施形態に係る半導体積層構造１０の製造方法と同様である。
【００２６】
図２は、第２の実施形態に係る半導体積層構造２０を示す図である。第２の実施形態に係る半導体積層構造２０は、直径３インチ、面方位（１１１）のシリコン基板１と、シリコン基板１上に形成されたＡｌＮ層２と、ＡｌＮ層２上に形成された緩衝層であるＩｎｗＢｖＡｌ１−ｗ−ｖＮ（０＜ｗ＜１、０＜ｖ＜１、ｗ＋ｖ≦１）層２１と、ＩｎＢＡｌＮ層２１上に形成されたＡｌｚＧａ１−ｚＮ（０≦ｚ≦１）層２２と、シリコン基板１の材料と異なる材料でＡｌＧａＮ層２２上に形成された半導体層であるＡｌＩｎＧａＮ層２３から形成されている。ここで、第２の実施形態では、ＩｎＢＡｌＮ層２１の組成比ｗ＝０．１、組成比ｖ＝０．０５、膜厚＝５μｍとしている。また、ＡｌＧａＮ層２２の組成比ｚ＝０．３としているので、ＡｌＧａＮ層２２は組成均一構造を備えている。更に、ＡｌＩｎＧａＮ層２３の膜厚は１μｍである。これから、第２の実施形態の半導体積層構造２０においても、Ｉｎ０．１Ｂ０．０５Ａｌ０．８５Ｎ層２１を用いているので、第１の実施形態と同様の効果を取得することができる。
【００２７】
（第３の実施形態）
次に、第３の実施形態に係る半導体積層構造３０について、第１の実施形態に係る半導体積層構造１０と異なる点を中心に図３を参照して説明する。また、第３の実施形態に係る半導体積層構造３０について、第１の実施形態と同様の構造には同じ番号を付し、説明を省略する。なお、第３の実施形態に係る半導体積層構造３０の製造方法は、第1の実施形態に係る半導体積層構造１０の製造方法と同様である。
【００２８】
図３は、第３の実施形態に係る半導体積層構造３０を示す図である。第３の実施形態に係る半導体積層構造３０は、直径３インチ、面方位（１１１）のシリコン基板１と、シリコン基板１上に形成されたＡｌＮ層２と、ＡｌＮ層２上に形成された緩衝層であるＩｎＡｌＮ／ＩｎＢＡｌＮ／ＢＡｌＮ超格子層３１と、ＩｎＡｌＮ／ＩｎＢＡｌＮ／ＢＡｌＮ超格子層３１上に形成されたＡｌ０．９−０．９ｕＧａ０．１＋０．９ｕＮ（ｕ＝０→１）層１２と、シリコン基板１の材料と異なる材料でＡｌＧａＮ層１２上に形成された半導体層であるＧａＮ層１３から形成されている。なお、ＡｌＧａＮ層１２のＡｌ組成比ｚ＝０．９−０．９ｕの変数ｕは、超格子層１１側が０であり、ＧａＮ層１３側が１である。これから、ＡｌＧａＮ層１２はＧａＮ層１３とつながりが良くなる。
【００２９】
ここで、第３の実施形態の特徴的部分であるＩｎＡｌＮ／ＩｎＢＡｌＮ／ＢＡｌＮ超格子層３１は、膜厚２０ｎｍのＩｎｘＡｌ１−ｘＮ（０＜ｘ≦１）層３２と、膜厚１０ｎｍのＩｎｓＢｔＡｌ１−ｓ−ｔＮ（０＜ｓ＜１、０＜ｔ＜１、ｓ＋ｔ≦１）層３３と、膜厚３０ｎｍのＢｙＡｌ１−ｙＮ（０＜ｙ≦１）層３４と、膜厚１０ｎｍのＩｎｓＢｔＡｌ１−ｓ−ｔＮ（０＜ｓ＜１、０＜ｔ＜１、ｓ＋ｔ≦１）Ｎ層３３との５０ペアで形成されている。更に、ＩｎＡｌＮ／ＩｎＢＡｌＮ／ＢＡｌＮ超格子層３１の組成比ｘ＝０．４、ｙ＝０．２、ｓ＝０．２、ｔ＝０．１としている。これから、第３の実施形態の半導体積層構造３０においても、ＩｎＡｌＮ／ＩｎＢＡｌＮ／ＢＡｌＮ超格子層３１を用いているので、第１の実施形態と同様の効果を取得することができる。また、第３の実施形態では、Ｉｎ０．４Ａｌ０．６Ｎ層３２とＢ０．２Ａｌ０．８Ｎ層３４の間にＩｎ０．２Ｂ０．１Ａｌ０．７Ｎ層３３を挿入しているので、ＩｎＡｌＮ／ＩｎＢＡｌＮ／ＢＡｌＮ超格子層３１中の格子定数の変化を緩やかにすることもできる。よって、ＩｎＡｌＮ／ＩｎＢＡｌＮ／ＢＡｌＮ超格子層３１中に発生する格子歪みを効果的に緩和することもできる。
【００３０】
（第４の実施形態）
次に、第４の実施形態に係る半導体積層構造４０について、第１の実施形態に係る半導体積層構造１０と異なる点を中心に図４を参照して説明する。また、第４の実施形態に係る半導体積層構造４０について、第１の実施形態と同様の構造には同じ番号を付し、説明を省略する。なお、第４の実施形態に係る半導体積層構造４０の製造方法は、第1の実施形態に係る半導体積層構造１０の製造方法と同様である。
【００３１】
図４は、第４の実施形態に係る半導体積層構造４０を示す図である。第４の実施形態に係る半導体積層構造４０は、直径３インチ、面方位（１１１）のシリコン基板１と、シリコン基板１上に形成されたＡｌＮ層２と、ＡｌＮ層２上に形成された緩衝層であるＩｎＡｌＮ／ＢＡｌＮ超格子層４１と、ＩｎＡｌＮ／ＢＡｌＮ超格子層４１上に形成されたＡｌ０．９−０．９ｕＧａ０．１＋０．９ｕＮ（ｕ＝０→１）層１２と、シリコン基板１の材料と異なる材料でＡｌＧａＮ層１２上に形成された半導体層であるＧａＮ層１３から形成されている。ここで、第４の実施形態の特徴的部分であるＩｎＡｌＮ／ＢＡｌＮ超格子層４１は、組成傾斜構造を有するＩｎ０．０１＋０．３９ｑＡｌ０．９９−０．３９ｑＮ（ｑ＝０→１）層４４と、組成傾斜構造を有するＢ０．０１＋０．１９ｒＡｌ０．９９−０．１９ｒＮ（ｒ＝０→１）層４５との１００ペアで形成されている。ＩｎＡｌＮ層４４のＩｎ組成比０．０１＋０．３９ｑの変数ｑおよびＢＡｌＮ層４５のＢ組成比０．０１＋０．１９ｒの変数ｒは、シリコン基板１側が０であり、ＧａＮ層１３側が１である。
【００３２】
これより、第４の実施形態の半導体積層構造４０においても、ＩｎＡｌＮ／ＢＡｌＮ超格子層４１を用いているので、第１の実施形態と同様の効果を取得することができる。また、第４の実施形態では、組成傾斜構造を有するＩｎ０．０１＋０．３９ｑＡｌ０．９９−０．３９ｑＮ（ｑ＝０→１）層４４と組成傾斜構造を有するＢ０．０１＋０．１９ｒＡｌ０．９９−０．１９ｒＮ（ｒ＝０→１）層４５からＩｎＡｌＮ／ＢＡｌＮ超格子層４１を形成しているので、ＩｎＡｌＮ／ＢＡｌＮ超格子層４１中の格子定数の変化を緩やかにすることもできる。よって、ＩｎＡｌＮ／ＢＡｌＮ超格子層４１中に発生する格子歪みを効果的に緩和することもできる。
【００３３】
（第５の実施形態）
次に、第５の実施形態に係る半導体積層構造５０について、第１の実施形態に係る半導体積層構造１０と異なる点を中心に図５を参照して説明する。また、第５の実施形態に係る半導体積層構造５０について、第１の実施形態と同様の構造には同じ番号を付し、説明を省略する。なお、第５の実施形態に係る半導体積層構造５０の製造方法は、第1の実施形態に係る半導体積層構造１０の製造方法と同様である。
【００３４】
図５は、第５の実施形態に係る半導体積層構造５０を示す図である。第５の実施形態に係る半導体積層構造５０は、直径３インチ、面方位（１１１）のシリコン基板１と、シリコン基板１上に形成されたＡｌＮ層２と、ＡｌＮ層２上に形成された緩衝層であるＩｎＡｌＮ／ＢＡｌＮ超格子層５１と、ＩｎＡｌＮ／ＢＡｌＮ超格子層５１上に形成されたＡｌ０．９−０．９ｕＧａ０．１＋０．９ｕＮ（ｕ＝０→１）層１２と、シリコン基板１の材料と異なる材料でＡｌＧａＮ層１２上に形成された半導体層であるＧａＮ層５３から形成されている。また、ＩｎＡｌＮ／ＢＡｌＮ超格子層５１は、膜厚１０ｎｍのＩｎ０．１Ａｌ０．９Ｎ層５４と、膜厚３ｎｍのＢ０．０５Ａｌ０．９５Ｎ層５５とのペアで形成されている。また、ＧａＮ層５３の膜厚は３μｍである。
【００３５】
第５の実施形態において、第１の実施形態同様、ＧａＮ層１３を上側、すなわち、シリコン基板１を下側として、レーザーを用いた反射型そり計測器により測定したところ、成長後のシリコン基板１の反りは、直径３インチのシリコン基板１の中心において下方向に２０μｍであった。これから、成長後のシリコン基板１の反りを下方向にすることもできる。また、第５の実施形態の半導体積層構造５０において、ＩｎＡｌＮ／ＢＡｌＮ超格子層５１を用いているので、第１の実施形態と同様の効果を取得することができる。更に、ＩｎＡｌＮ／ＢＡｌＮ超格子層５１のＩｎＡｌＮ層５４のインジウムＩｎの組成比ｘが０．１７に近づくので、ＩｎＡｌＮの格子定数がＡｌＮよりもＧａＮに近づき、半導体積層構造５０中の格子定数の変化を緩やかにすることができる。よって、格子歪みを効果的に緩和することもできる。
【００３６】
なお、以上に述べた実施形態は、本発明の実施の一例であり、本発明の範囲はこれらに限定されるものでなく、特許請求の範囲に記載した範囲内で、他の様々な実施形態に適用可能である。例えば、第１乃至第５の実施形態に係る半導体積層構造１０乃至５０の製造方法では、Ｖ族原料の窒素原子Ｎの供給に優れる有機金属気相エピタキシ（ＭＯＶＰＥ）法を用いているが、特にこれに限定されるものでなく、他の方法、例えば、分子線エピタキシ（ＭＢＥ）法やハロゲン化気相エピタキシ（ＨＶＰＥ）法なとの結晶成長法を用いることも可能である。
【００３７】
また、第１乃至第５の実施形態では、直径３インチ、面方位（１１１）のシリコン基板１を使用しているが、特にこれに限定されるものでなく、他の面方位、例えば、（１１０）、（１００）のシリコン基板も使用可能である。また、他の材料の基板、例えば、サファイア基板、ＳｉＣ基板、ＧａＡｓ基板およびＩｎＰ基板にも適用可能である。
【００３８】
また、第１、第３乃至第５の実施形態では、シリコン基板１上に緩衝層を形成し、緩衝層上に半導体層であるＧａＮ層１３、５３を形成しているが、特にこれに限定されるものでなく、他の窒化物系半導体層でも適用可能である。同様に、第２の実施形態では、緩衝層上にＡｌＩｎＧａＮ層２３を形成しているが、他の窒化物系半導体層でも適用可能である。また、窒化物系半導体だけでなく、ＧａＡｓ，ＩｎＰ，ＺｎＳｅなどを用いて半導体層を形成することも可能である。
【００３９】
また、第１、第３乃至第５の実施形態では、ＩｎｘＡｌ１−ｘＮ層上にＡｌＧａＮ層１２が形成されているが、特にこれに限定されるものでなく、ＢｙＡｌ１−ｙＮ層上に形成されていても良い。しかし、第１、第３乃至第５の実施形態では、ＩｎｘＡｌ１−ｘＮ層上にＡｌＧａＮ層１２が形成されているほうが望ましい。同様に、第１、第３乃至第５の実施形態では、ＡｌＮ層２上にＢｙＡｌ１−ｙＮ層が形成されているが、特にこれに限定されるものでなく、ＩｎｘＡｌ１−ｘＮ層が形成されていても良い。なお、第１、第３乃至第５の実施形態に示す半導体積層構造１０、３０乃至５０では、ＡｌＮ層２上にＩｎｘＡｌ１−ｘＮ層が形成されていたほうがより良い。
【００４０】
また、第１、第３乃至第５の実施形態の緩衝層をＩｎＡｌＮ層とＢＡｌＮ層から形成し、第２の実施形態の緩衝層をＩｎ０．１Ｂ０．０５Ａｌ０．８５Ｎから形成しているが、特にこれに限定されるものでなく、ＩｎとＢを含む窒化物系半導体材料から形成すれば良い。
【００４１】
また、第１の実施形態に係る半導体積層構造１０は、シリコン基板１と、シリコン基板１上に形成されたＡｌＮ層２と、ＡｌＮ層２上に形成された超格子層１１と、超格子層１１上に形成されたＡｌＧａＮ層１２と、ＡｌＧａＮ層１２上に形成されたＧａＮ層１３から形成されているが、特にこれに限定されるものでなく、他の層を追加しても良い。同様に、第２乃至第５の実施形態に係る半導体積層構造２０乃至５０においても、他の層を追加しても良い。
【００４２】
また、第１の実施形態では、超格子層１１上にＡｌＧａＮ層１２を形成しているが、特にこれに限定されるものでなく、無くても良い。しかし、ＡｌＧａＮ層１２を形成することで、超格子層１１の平均格子定数とＧａＮ層１３の格子定数のギャップを緩和することができる。同様に、第３乃至第５の実施形態でも、ＡｌＧａＮ層１２を形成しているが、無くても良い。更に、第２の実施形態でも、ＡｌＧａＮ層２２を形成しているが、無くても良い。
【００４３】
また、第１の実施形態では、シリコン基板１上にＡｌＮ層２を形成しているが、特にこれに限定されるものでなく、無くても本発明の効果を取得できる。しかし、ＡｌＮ層２を形成することで、シリコン基板１上に形成する超格子層１１の初期成長状態をより良好なものとすることができる。同様に、第２乃至第５の実施形態でも、ＡｌＮ層２を形成しているが、無くても本発明の効果を取得できる。
【００４４】
また、第1、第３乃至第５の実施形態では、ＡｌＮ層２上に超格子層を形成しているが、特にこれに限定されるものでなく、ＡｌＮ層２と超格子層との間にＡｌｚＧａ１−ｚＮ（０＜ｚ＜１）層を形成しても良い。このようにすれば、ＡｌＮ層２の格子定数と超格子層の平均格子定数とのギャップを緩和することができる。また、ＡｌＮ層２を無くして、シリコン基板１と超格子層との間にＡｌｚＧａ１−ｚＮ層を形成しても同様の効果を得られる。また、第２の実施形態では、ＡｌＮ層２上にＩｎＢＡｌＮ層２１を形成しているが、特にこれに限定されるものでなく、ＡｌＮ層２とＩｎＢＡｌＮ層２１との間にＡｌｚＧａ１−ｚＮ層を形成しても良い。更に、ＡｌＮ層２を無くして、シリコン基板１とＩｎＢＡｌＮ層２１との間にＡｌｚＧａ１−ｚＮ（０＜ｚ＜１）層を形成しても良い。
【００４５】
また、第１の実施形態では、インジウムＩｎの組成比ｘを０．２としているが、特にこれに限定されるものでなく、インジウムＩｎの組成比ｘは０＜ｘ≦１の範囲で選択できる。しかし、第１の実施形態に示す半導体積層構造１０では、インジウムＩｎの組成比ｘを０．４以上にすると結晶欠陥が増大するため、組成比ｘは０．４以下が望ましい。同様に、ホウ素Ｂの組成比ｙを０．１としているが、特にこれに限定されるものでなく、ホウ素Ｂの組成比ｙは０＜ｙ≦１の範囲で選択できる。しかし、第１の実施形態に示す半導体積層構造１０では、ホウ素Ｂの組成比ｙを０．２以上にすると、局所的に六方晶系から立方晶系に遷移して成長が行われてしまうので、組成比ｙは０．２以下が望ましい。また、第２乃至第５の実施形態でも、同様に、インジウムＩｎの組成比ｘは０＜ｘ≦１の範囲で選択でき、ホウ素Ｂの組成比ｙは０＜ｙ≦１の範囲で選択できるが、インジウムＩｎの組成比ｘは０．４以下、ホウ素Ｂの組成比は０．２以下が望ましい。
【００４６】
また、第１の実施形態では、超格子層１１を形成するＩｎ０．２Ａｌ０．８Ｎ層１４の膜厚を４５ｎｍと、Ｂ０．１Ａｌ０．９Ｎ層１５の膜厚を５ｎｍとしているが、特にこれに限定されるものでなく、各層が有する各性質を単独で発現しない膜厚である３００ｎｍ以下であれば、何ｎｍでも良い。同様に、第２乃至第５の実施形態における各緩衝層も、当該緩衝層が有する各性質を単独で発現しない膜厚である３００ｎｍ以下であれば、何ｎｍでも良い。
【００４７】
また、第４の実施形態では、Ｉｎ０．０１＋０．３９ｑＡｌ０．９９−０．３９ｑＮ（ｑ＝０→１）層４４のインジウムＩｎの組成の変化およびＢ０．０１＋０．１９ｒＡｌ０．９９−０．１９ｒＮ（ｒ＝０→１）層４５のホウ素Ｂの組成の変化は規則性を有しているが、特にこれに限定されるものでなく、不規則にしても良い。また、第４の実施形態では、上記の変化の形態は線形であるが、特にこれに限定されるものでなく、２次関数的変化または指数関数的変化でも適用の可能である。更に、第４の実施形態では、シリコン基板１側からＧａＮ層１３側に向けて、ＩｎＡｌＮ層４４のインジウムＩｎの組成比０．０１＋０．３９ｑおよびＢＡｌＮ層４５のホウ素Ｂの組成比０．０１＋０．１９ｒが増加するように、変数ｑおよびｒをシリコン基板１側からＧａＮ層１３側に向けて増加させているが、特にこれに限定されるものでなく、ＧａＮ層１３側からシリコン基板１側に向けて増加させても良い。
【図面の簡単な説明】
【００４８】
【図１】第１の実施形態に係る半導体積層構造を示す図である。
【図２】第２の実施形態に係る半導体積層構造を示す図である。
【図３】第３の実施形態に係る半導体積層構造を示す図である。
【図４】第４の実施形態に係る半導体積層構造を示す図である。
【図５】第５の実施形態に係る半導体積層構造を示す図である。
【符号の説明】
【００４９】
１  シリコン基板、２  ＡｌＮ層、
１０  第１の実施形態に係る半導体積層構造、
１１  ＩｎＡｌＮ／ＢＡｌＮ超格子層、
１２  Ａｌ０．９−０．９ｕＧａ０．１＋０．９ｕＮ（ｕ＝０→１）層、
１３  ＧａＮ層、１４  Ｉｎ０．２Ａｌ０．８Ｎ層、
１５  Ｂ０．１Ａｌ０．９Ｎ層、
２０  第２の実施形態に係る半導体積層構造、
２１  Ｉｎ０．１Ｂ０．０５Ａｌ０．８５Ｎ層、
２２  Ａｌ０．３Ｇａ０．７Ｎ層、２３  ＡｌＩｎＧａＮ層、
３０  第３の実施形態に係る半導体積層構造、
３１  ＩｎＡｌＮ／ＩｎＢＡｌＮ／ＢＡｌＮ超格子層、
３２  Ｉｎ０．４Ａｌ０．６Ｎ層、３３  Ｉｎ０．２Ｂ０．１Ａｌ０．７Ｎ層、
３４  Ｂ０．２Ａｌ０．８Ｎ層、
４０  第４の実施形態に係る半導体積層構造、
４１  ＩｎＡｌＮ／ＢＡｌＮ超格子層、
４４  Ｉｎ０．０１＋０．３９ｑＡｌ０．９９−０．３９ｑＮ（ｑ＝０→１）層、
４５  Ｂ０．０１＋０．１９ｒＡｌ０．９９−０．１９ｒＮ（ｒ＝０→１）層、
５０  第５の実施形態に係る半導体積層構造、
５１  ＩｎＡｌＮ／ＢＡｌＮ超格子層、５３  ＧａＮ層、
５４  Ｉｎ０．１Ａｌ０．９Ｎ層、５５  Ｂ０．０５Ａｌ０．９５Ｎ層、
【図１】
2008053399.tif 000003
【図２】
2008053399.tif 000004
【図３】
2008053399.tif 000005
【図４】
2008053399.tif 000006
【図５】
2008053399.tif 000007