(57)【要約】      （修正有）【課題】パネルドライバ側において生じた電位変動の影響が駆動制御回路側におよぶことなく、且つ信頼性を向上させた表示パネルの駆動装置を提供すること。【解決手段】駆動制御回路から出力された駆動制御信号（ＣＬＫ、ＳＣＣ１・・・ＳＣＣＫ）を表示パネルに印加するためのドライバに伝送する伝送回路ＴＲ０、ＴＲ１・・・ＴＲＫを設け、前記伝送回路は、前記駆動制御信号が供給される１次コイルを有し、前記ドライバに駆動制御信号に応じた信号を供給する二次コイルを含むパルストランス６２を含む。【選択図】図６
2008070623.tif 000002
【特許請求の範囲】
【請求項１】
駆動制御信号に応じて駆動パルスを発生して表示パネルに印加するドライバと、前記駆動制御信号を生成する駆動制御回路と、前記駆動制御信号を前記ドライバに伝送する伝送回路と、を備えた表示パネルの駆動装置であって、
前記伝送回路は、前記駆動制御信号が供給される一次コイルを有し、且つ前記ドライバに前記駆動制御信号に応じた信号を供給する二次コイルを有するパルストランスを含むことを特徴とする表示パネルの駆動装置。
【請求項２】
前記パルストランスの二次コイルの一端にその一端が接続されているコンデンサと、
前記コンデンサの他端を所定電位にクランプするダイオードと、が更に設けられていることを特徴とする請求項１記載の表示パネルの駆動装置。
【請求項３】
前記駆動制御信号は、所定周波数を有するクロック信号を含み、  前記伝送回路は、前記クロック信号を伝送する第１パルストランスを含む第１伝送回路と、前記駆動制御信号を伝送する第２パルストランスを含む第２伝送回路からなり、
前記第２伝送回路は、前記第２パルストランスから出力された信号がＤ入力端子に供給され且つ前記第１パルストランスから出力されたクロック信号がそのクロック入力端子に供給されるＤフリップフロップを含むことを特徴とする請求項１記載の表示パネルの駆動装置。
【請求項４】
前記ドライバは、前記駆動制御信号に応じて前記表示パネルの各表示ラインを順次走査して映像信号の書込を行う為のスキャンパルスを前記電極に印加するスキャンドライバであることを特徴とする請求項１記載の表示パネルの駆動装置。
【請求項５】
前記ダイオードのカソード端子が前記コンデンサの他端に接続されており、そのアノード端子が接地電位に接地されていることを特徴とする請求項２記載の表示パネルの駆動装置。
【請求項６】
前記ダイオードのアノード端子が前記コンデンサの他端に接続されており、そのカソード端子には電源電位が印加されていることを特徴とする請求項２記載の表示パネルの駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マトリクス表示方式の表示パネルの駆動装置に関する。
【背景技術】
【０００２】
現在、上記の如き表示パネルとしてプラズマディスプレイパネル（以下、ＰＤＰと称する）を搭載したプラズマディスプレイ装置が製品化されている(例えば、特許文献１参照)。
【０００３】
かかるＰＤＰには、放電ガスが封入された放電空間を介して、表示画面を担う前面透明基板、及び背面基板が対向配置されている。前面透明基板側には、夫々表示画面の左右方向に伸長する複数の行電極対（Ｙ1〜Ｙn、Ｘ1〜Ｘn）が形成されており、背面基板側には、夫々表示画面の上下方向に伸長する複数の列電極（Ｄ1〜Ｄm）が形成されている（例えば、特許文献１の図１参照)。これら行電極対と列電極との交叉部の領域（放電空間を含む）には、画素に対応した放電セルが形成されている。
【０００４】
プラズマディスプレイ装置には、これら放電セル各々を入力映像信号に応じた状態で放電発光させるべくＰＤＰの行電極対及び列電極に各種の駆動パルスを印加する各種のパネルドライバ（アドレスドライバ２、Ｘ行電極ドライバ３、Ｙ行電極ドライバ４）が設けられている（例えば、特許文献１の図１参照)。
【０００５】
この際、上述した如き放電セルを放電させる為には、比較的高い電圧を印加する必要があるので、パネルドライバ内には高電圧型のスイッチング素子（Ｓ２１，Ｓ２２）が設けられている（例えば、特許文献１の図２参照)。更に、プラズマディスプレイ装置には、上述した如き高電圧型のスイッチング素子をオン・オフ制御する為の制御回路が設けられている。かかる制御回路は、比較的低電圧で動作する論理回路で構築されており、その接地ラインと、パネルドライバ側の接地ラインとが互いに接続されている。この際、パネルドライバ側では比較的高電圧を扱うことから、その接地ライン上での電位変動が大となる。従って、上述したように、パネルドライバ側の接地ラインと制御回路側の接地ラインとが接続されていると、制御回路において誤動作の可能性が生じる。
【０００６】
そこで、このような影響が制御回路側に及ぶことを防止すべく、フォトカプラを用いることにより、制御回路側の接地ラインとパネルドライバ側の接地ラインとを電気的に分離するようにした構成が提案された（例えば、特許文献２の図５参照）。
【０００７】
しかしながら、フォトカプラには発光ダイオードが用いられている為、温度変化又は経年変化に伴い信号伝送遅延に変動が生じて動作が不安定となり、更に製品寿命が短いという問題があった。
【特許文献１】特開２０００−１５５５５７号公報
【特許文献２】特開２０００−２３５３６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、かかる問題を解決すべく為されたものであり、パネルドライバ側において生じた電位変動の影響が駆動制御回路側におよぶことなく、且つ信頼性を向上させた表示パネルの駆動装置を提供することを目的とするものである。
【課題を解決するための手段】
【０００９】
請求項１記載による表示パネルの駆動装置は、駆動制御信号に応じて駆動パルスを発生して表示パネルに印加するドライバと、前記駆動制御信号を生成する駆動制御回路と、前記駆動制御信号を前記ドライバに伝送する伝送回路と、を備えた表示パネルの駆動装置であって、前記伝送回路は、前記駆動制御信号が供給される一次コイルを有し、且つ前記ドライバに前記駆動制御信号に応じた信号を供給する二次コイルを有するパルストランスを含む。
【発明を実施するための最良の形態】
【００１０】
本発明においては、駆動制御回路から出力された駆動制御信号を、パルストランスを介して、この駆動制御信号に応じて表示パネルに印加すべき駆動パルスを生成するドライバ側に伝送する。かかるパルストランスによれば、ドライバ側の信号ラインと駆動制御回路側の信号ラインとが電気的に絶縁されるので、ドライバ側において生じた電位変動の影響が駆動制御回路側におよぶことが防止される。更に、パルストランスは、製品寿命が長く且つ温度及び経年変化に伴う特性変動が小なので、製品の信頼性を向上させることが可能となる。
【実施例】
【００１１】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
【００１２】
図１は、表示パネルとしてプラズマディスプレイパネルを搭載したプラズマディスプレイ装置の概略構成を示す図である。
【００１３】
図１において、プラズマディスプレイパネルとしてのＰＤＰ１０は、互いに隣接するＸ及びＹの１対にて１画面中の１表示ラインを為す行電極Ｙ1〜Ｙn及びＸ1〜Ｘnを備えている。すなわち、ＰＤＰ１０においては、１画面内のｎ個の表示ライン、つまり第１〜第ｎ表示ラインを、夫々行電極対（Ｘ1,Ｙ1）,（Ｘ2,Ｙ2）,（Ｘ3,Ｙ3）,・・・,（Ｘn,Ｙn）によって形成している。更に、ＰＤＰ１０には、上記行電極対に直交し、かつ図示せぬ誘電体層及び放電ガスが封入された放電空間を挟んで、１画面の各列に対応した列電極Ｄ1〜Ｄmが形成されている。尚、１対の行電極対（Ｘ、Ｙ）と１つの列電極Ｄとの交叉部に、容量性発光素子としての放電セルが形成される。
【００１４】
駆動制御回路５０は、入力映像信号を各画素毎の画素データに変換し、これをビット桁毎に分割した画素データビットを１表示ライン分ずつアドレスドライバ２０に供給する。アドレスドライバ２０は、画素データビットの論理レベルに対応した電圧を有する画素データパルスを生成し、これを１表示ライン分ずつ順次ＰＤＰ１０の列電極Ｄ1〜Ｄmに印加する。
【００１５】
又、駆動制御回路５０は、サブフィールド法に基づき、図２に示す如き１フィールド表示期間内のサブフィールドＳＦ１〜ＳＦ（Ｎ）の各々においてＰＤＰ１０を駆動すべき各種スイッチング信号（後述する）を生成してＸ電極ドライバ３０及びＹ電極ドライバ４０に夫々供給する。尚、駆動制御回路５０は、Ｙ電極ドライバ４０内のスキャンドライバ（後述する）を駆動する為のクロック信号ＣＬＫ、及びｋビット（ｋ＜ｎ）分のスキャンコード（後述する）を表すスキャンコード信号ＳＣＣ1〜ＳＣＣkを生成して、これらを絶縁伝送回路６０に供給する。
【００１６】
図３は、絶縁伝送回路６０の内部構成を示す図である。
【００１７】
図３に示す如く、絶縁伝送回路６０は、クロック信号ＣＬＫ及びスキャンコード信号ＳＣＣ1〜ＳＣＣk各々毎に設けられた絶縁トランス回路ＴＲ0〜ＴＲkからなる。絶縁トランス回路ＴＲ0〜ＴＲkの各々は夫々同一の構成、つまり入力バッファ６１、パルストランス６２及び出力バッファ６３からなる。入力バッファ６１は、駆動制御回路５０と同一の論理回路用電源で動作するものであり、その入力端子には入力信号（クロック信号ＣＬＫ、スキャンコード信号ＳＣＣ1〜ＳＣＣk）が供給され、その出力端子はパルストランス６２の一次コイル側の一端に接続される。この際、パルストランス６２の一次コイル側の他端は、論理回路用電源におけるロジック接地電位ＬＧに接地されている。すなわち、入力バッファ６１は、入力信号（クロック信号ＣＬＫ、スキャンコード信号ＳＣＣ1〜ＳＣＣk）によって示される論理レベルに応じた電圧をパルストランス６２の一次コイルに印加する。パルストランス６２の二次コイル側の一端には出力バッファ６３の入力端子が接続されており、この二次コイルの他端は、Ｙ電極ドライバ４０におけるドライバ接地電位ＤＧに接地されている。尚、パルストランス６２の一次コイル及び二次コイルの巻き線比は１：１である。よって、パルストランス６２の二次コイルの一端からは、一次コイルに入力された信号と同一信号波形を有する信号が出力されることになる。出力バッファ６３は、パルストランス６２の二次コイルの一端に生じた電位を出力信号（クロック信号ＣＫ、スキャンコード信号ＳＣ1〜ＳＣk）としてＹ電極ドライバ４０に供給する。
【００１８】
かかる構成により、絶縁伝送回路６０は、クロック信号ＣＬＫと同一信号波形を有するクロック信号ＣＫを、上記クロック信号ＣＬＫを伝送する信号ラインとは電気的に絶縁されている信号ラインを介してＹ電極ドライバ４０に供給する。更に、絶縁伝送回路６０は、スキャンコード信号ＳＣＣ1〜ＳＣＣk各々と同一信号波形を有するスキャンコード信号ＳＣ1〜ＳＣk各々を、上記スキャンコード信号ＳＣＣ1〜ＳＣＣk各々を伝送する信号ラインとは電気的に絶縁されている信号ラインを介してＹ電極ドライバ４０に供給するのである。
【００１９】
図４は、Ｘ電極ドライバ３０及びＹ電極ドライバ４０各々の内部構成の一例を示す図である。
【００２０】
図４において、Ｘ行電極ドライバ３０は、サスティンドライバＳＸＶ、及びリセットドライバＲＸＶからなる。
【００２１】
サスティンドライバＳＸＶは、スイッチング素子Ｓ１〜Ｓ４、ダイオードＤ１及びＤ２、コイルＬ１及びＬ２、電源Ｂ１及びコンデンサＣ１から構成される。コンデンサＣ１の一端、及び電源Ｂ１の負端子には、夫々ドライバ接地電位ＤＧが印加されている。スイッチング素子Ｓ１は、駆動制御回路５０から供給されたスイッチング信号ＳＷ１が論理レベル１である場合に限りオン状態となり、上記コンデンサＣ１の他端に生じた電位をコイルＬ１及びダイオードＤ１を介してＰＤＰ１０の行電極Ｘ1〜Ｘnに印加する。スイッチング素子Ｓ２は、駆動制御回路５０から供給されたスイッチング信号ＳＷ２が論理レベル１である場合に限りオン状態となり、行電極Ｘ1〜Ｘn各々上の電位をコイルＬ２及びダイオードＤ２を介して上記コンデンサＣ１の他端に印加する。この際、コンデンサＣ１は、行電極Ｘ1〜Ｘn各々上の電位によって充電される。スイッチング素子Ｓ３は、駆動制御回路５０から供給されたスイッチング信号ＳＷ３が論理レベル１である場合に限りオン状態となり、電源Ｂ１の正端子の電位Ｖs1を行電極Ｘ1〜Ｘnに印加する。スイッチング素子Ｓ４は、駆動制御回路５０から供給されたスイッチング信号ＳＷ４が論理レベル１である場合に限りオン状態となり、行電極Ｘ1〜Ｘn各々の電位をドライバ接地電位ＤＧに接地する。
【００２２】
リセットドライバＲＸＶは、抵抗Ｒ１、スイッチング素子Ｓ８及び電源Ｂ２から構成されている。電源Ｂ２の正端子にはドライバ接地電位ＤＧが印加されている。スイッチング素子Ｓ８は、駆動制御回路５０から供給されたスイッチング信号ＳＷ８が論理レベル１である場合に限りオン状態となり、電源Ｂ２の負端子の電位（−Ｖr1）を抵抗Ｒ１を介して行電極Ｘ1〜Ｘnに印加する。
【００２３】
一方、Ｙ電極ドライバ４０は、サスティンドライバＳＹＶ、リセットドライバＲＹＶ、オフセットドライバＯＦＶ、スキャンスイッチング信号生成回路ＳＣＤ及びスキャンドライバＳＣＶ1〜ＳＣＶnからなる。
【００２４】
サスティンドライバＳＹＶは、スイッチング素子Ｓ１１〜Ｓ１５、ダイオードＤ３及びＤ４、コイルＬ３及びＬ４、電源Ｂ３及びコンデンサＣ２から構成される。コンデンサＣ２の一端及び電源Ｂ３の負端子は夫々ドライバ接地電位ＤＧに接地されている。スイッチング素子Ｓ１１は、駆動制御回路５０から供給されたスイッチング信号ＳＷ１１が論理レベル１である場合に限りオン状態となり、上記コンデンサＣ２の他端に生じた電位をコイルＬ３及びダイオードＤ３を介してライン１２に印加する。この間、スイッチング素子Ｓ１５は、駆動制御回路５０から論理レベル１のスイッチング信号ＳＷ１５が供給された場合には、上記ライン１２上の電位をライン１３に印加する。スイッチング素子Ｓ２は、駆動制御回路５０から供給されたスイッチング信号ＳＷ１２が論理レベル１である場合に限りオン状態となり、行電極Ｙ1〜Ｙn各々上の電位をコイルＬ４及びダイオードＤ４を介して上記コンデンサＣ２の他端に印加する。この際、コンデンサＣ２は、行電極Ｙ1〜Ｙn各々上の電位によって充電される。スイッチング素子Ｓ１３は、駆動制御回路５０から供給されたスイッチング信号ＳＷ１３が論理レベル１である場合に限りオン状態となり、電源Ｂ３の正端子の電位Ｖs1をライン１２に印加する。この間、スイッチング素子Ｓ１５は、駆動制御回路５０から論理レベル１のスイッチング信号ＳＷ１５が供給された場合には、上記ライン１２上の電位をライン１３に印加する。スイッチング素子Ｓ１４は、駆動制御回路５０から供給されたスイッチング信号ＳＷ１４が論理レベル１である場合に限りオン状態となり、ライン１２をドライバ接地電位ＤＧに接地する。
【００２５】
リセットドライバＲＹＶは、抵抗Ｒ２、スイッチング素子Ｓ１６及び電源Ｂ４から構成されている。電源Ｂ４の負端子はドライバ接地電位ＤＧにて接地されている。スイッチング素子Ｓ１６は、駆動制御回路５０から供給されたスイッチング信号ＳＷ１６が論理レベル１である場合に限りオン状態となり、電源Ｂ４の正端子の電位Ｖr1を抵抗Ｒ２を介してライン１３に印加する。
【００２６】
オフセットドライバＯＦＶは、電源Ｂ５及びスイッチング素子Ｓ１７から構成されている。電源Ｂ５の正端子はドライバ接地電位ＤＧにて接地されている。スイッチング素子Ｓ１７は、駆動制御回路５０から供給されたスイッチング信号ＳＷ１７が論理レベル１である場合に限りオン状態となり、電源Ｂ５の負端子の電位（−Ｖoff）をライン１３に印加する。
【００２７】
スキャンスイッチング信号生成回路ＳＣＤは、スキャンデコーダＤＥＣ及びＤフリップフロップＦＧから構成される。
【００２８】
スキャンデコーダＤＥＣは、絶縁伝送回路６０から供給されたスキャンコード信号ＳＣ1〜ＳＣkによって表されるｋビット分のデータ値に基づき、スキャンドライバＳＣＶ1〜ＳＣＶn各々内のスイッチング素子Ｓ２１（後述する）をオン状態及びオフ状態のいずれに設定するのかを示すスイッチング信号ＳＴ1〜ＳＴnを復号する。例えば、スイッチング素子Ｓ２１をオン状態に設定する為には論理レベル１、オフ状態に設定する為には論理レベル０に対応した信号レベルを有するスイッチング信号ＳＴが得られる。フリップフロップＦＧは、絶縁伝送回路６０から供給されたクロック信号ＣＫに応じたタイミングにて上記スイッチング信号ＳＴ1〜ＳＴn各々を取り込み、これらをスイッチング信号ＳＷ２１1〜ＳＷ２１nとして非反転端子から出力する。更に、フリップフロップＦＧは、上述した如く取り込んだスイッチング信号ＳＴ1〜ＳＴn各々によって表されるオン又はオフ状態を反転させたものを、夫々スイッチング信号ＳＷ２２1〜ＳＷ２２nとして反転端子から出力する。この際、フリップフロップＦＧは、上記スイッチング信号ＳＷ２１1〜ＳＷ２１n及びＳＷ２２1〜ＳＷ２２n各々を、図４に示す如く、夫々に対応したスキャンドライバＳＣＶに供給する。
【００２９】
スキャンドライバＳＣＶ1〜ＳＣＶnの各々は同一の構成を有し、夫々が、図４に示す如き電源Ｂ６、スイッチング素子Ｓ２１及びＳ２２、ダイオードＤ５及びＤ６から構成されている。尚、スキャンドライバＳＣＶ1〜ＳＣＶnの各々は、ＰＤＰ１０の各行電極Ｙ毎に設けられている。すなわち、スキャンドライバＳＣＶ1は行電極Ｙ1、ＳＣＶ2は行電極Ｙ2、ＳＣＶ3は行電極Ｙ3、・・・、ＳＣＶnは行電極Ｙnに夫々対応付けして設けられている。各スキャンドライバＳＣＶにおけるスイッチング素子Ｓ２１は、絶縁伝送回路６０から論理レベル１のスイッチング信号ＳＷ２１が供給されている場合に限りオン状態となり、電源Ｂ６の正端子の電位Ｖhを行電極Ｙに印加する。スイッチング素子Ｓ２２は、絶縁伝送回路６０から論理レベル１のスイッチング信号ＳＷ２２が供給されている場合に限りオン状態となり、ライン１３上の電位を行電極Ｙに印加する。
【００３０】
尚、図４に示されるスイッチング素子Ｓ１〜Ｓ４,Ｓ８,Ｓ１１〜Ｓ１７,Ｓ２１及びＳ２２各々は、夫々に対応したスイッチング信号ＳＷが論理レベル０である間はオフ状態となる。
【００３１】
図５は、１フィールド表示期間内の先頭のサブフィールドＳＦ１での上記スイッチング素子Ｓ各々に対するスイッチングシーケンス、及びＰＤＰ１０に印加される各種駆動パルスを示す図である。
【００３２】
図５において、リセット期間では、駆動制御回路５０は、スイッチング素子Ｓ８、Ｓ１６及びＳ２２をオン状態、その他のスイッチング素子各々をオフ状態に設定する。これにより、Ｘ電極ドライバ３０における電源Ｂ２の負端子の電位（−Ｖr1）に基づく電流がＰＤＰ１０側から、行電極Ｘ、抵抗Ｒ１、及びスイッチング素子Ｓ８なる経路に流れる。よって、この間、行電極Ｘ上の電位はＰＤＰ１０の負荷容量Ｃ0と抵抗Ｒ１との時定数により徐々に低下する。更に、この間、Ｙ電極ドライバ４０における電源Ｂ４の正端子の電位Ｖr1に基づく電流が、スイッチング素子Ｓ１６、抵抗Ｒ２、ライン１３、スイッチング素子Ｓ２２、及び行電極Ｙを介してＰＤＰ１０に流れ込む。よって、この間、行電極Ｙの電位はＰＤＰ１０の負荷容量Ｃ0と抵抗Ｒ２との時定数により徐々に上昇する。そして、行電極Ｘ及びＹの電位が夫々（−Ｖr1）及びＶr1に夫々到達したら、駆動制御回路５０は、スイッチング素子Ｓ４、Ｓ１４及びＳ１５各々をオン状態、スイッチング素子Ｓ８及びＳ１６各々をオフ状態に切り替える。これにより、行電極Ｘ及びＹ各々は強制的にドライバ接地電位ＤＧに接地される。
【００３３】
リセット期間では、以上の如き一連の制御により、図５に示す如き正極性のピーク電位Ｖr1を有するリセットパルスＲＰYが生成され、これが行電極Ｙ1〜Ｙnに印加されると共に、図５に示す如き負極性のピーク電位（−Ｖr1）を有するリセットパルスＲＰXが生成され、これが行電極Ｘ1〜Ｘnに印加される。この際、これらリセットパルスＲＰX及びＲＰYの同時印加により、ＰＤＰ１０の全放電セル内においてリセット放電が生起され、放電セル各々が点灯モード及び消灯モードの内の一方の状態に初期化される。
【００３４】
次に、アドレス期間では、アドレスドライバ２０が、各サブフィールドに対応した画素データパルスを１表示ライン分（ｍ個）ずつの画素データパルス群ＤＰとして順次ＰＤＰ１０の列電極Ｄ1〜Ｄmに印加する。尚、図５では、第１〜第ｎ表示ライン各々の内から第１表示ラインに対応した画素データパルス群ＤＰ1及び第２表示ラインに対応した画素データパルス群ＤＰ2のみを抜粋して示している。又、かかるアドレス期間において、駆動制御回路５０は、Ｙ電極ドライバ４０におけるスイッチング素子Ｓ１４及びＳ１５をオフ状態に切り替えると共に、スイッチング素子Ｓ１７をオン状態に切り替える。更に、駆動制御回路５０は、全てのスキャンドライバＳＣＶ1〜ＳＣＶn各々のスイッチング素子Ｓ２１及びＳ２２を夫々オン状態及びオフ状態（非スキャン状態）に設定させることを、ｋビット分のデータ値によって表すスキャンコード信号ＳＳＣ1〜ＳＳＣkを生成する。そして、駆動制御回路５０は、かかるスキャンコード信号ＳＳＣ1〜ＳＳＣkと共に、同期化の為のクロック信号ＣＬＫを絶縁伝送回路６０に供給する。絶縁伝送回路６０は、これらスキャンコード信号ＳＳＣ1〜ＳＳＣk及びクロック信号ＣＬＫ各々と同一波形を有するスキャンコード信号ＳＣ1〜ＳＣk及びクロック信号ＣＫをＹ電極ドライバ４０のスキャンスイッチング信号生成回路ＳＣＤに供給する。スキャンスイッチング信号生成回路ＳＣＤは、かかるスキャンコード信号ＳＳＣ1〜ＳＳＣkに基づき、全てのスキャンドライバＳＣＶのスイッチング素子Ｓ２１及びＳ２２を夫々オン状態及びオフ状態にすべきスイッチング信号ＳＷ２１1〜ＳＷ２１n及びＳＷ２２1〜ＳＷ２２nを生成し、夫々対応するスキャンドライバＳＣＶに供給する。上記の如き一連の動作により、Ｙ電極ドライバ４０の電源Ｂ５が発生した負極性の電位（−Ｖoff）及びスキャンドライバＳＣＶ各々の電源Ｂ６が発生した正極性の電位ＶhがスキャンドライバＳＣＶ1〜ＳＣＶn各々のスイッチング素子Ｓ２１を介して行電極Ｙ1〜Ｙn各々に印加される。これにより、全ての行電極Ｙは、図５に示す如く正極性の電位（Ｖh−Ｖoff）となる。
【００３５】
その後、駆動制御回路５０は、各表示ライン毎の画素データパルス群ＤＰの印加に同期させて、
第１表示ラインに対応したスキャンドライバＳＣＶ1、
第２表示ラインに対応したスキャンドライバＳＣＶ2、
第３表示ラインに対応したスキャンドライバＳＣＶ3、
・
・
・
第ｎ表示ラインに対応したスキャンドライバＳＣＶn、
なる順に、順次、択一的にその表示ラインに対応したＳＣＶのスイッチング素子Ｓ２１及びＳ２２を所定期間に亘り夫々オフ状態及びオン状態に設定させるべきスキャンコード信号ＳＳＣ1〜ＳＳＣkを生成する。すなわち、駆動制御回路５０は、上述した如きスイッチング状態の切り替え対象、つまりスキャン対象となる１のＳＣＶをｋビット分の値によって表すスキャンコード信号ＳＳＣ1〜ＳＳＣkを生成する。そして、駆動制御回路５０は、かかるスキャンコード信号ＳＳＣ1〜ＳＳＣkと共に、同期化の為のクロック信号ＣＬＫを絶縁伝送回路６０に供給する。絶縁伝送回路６０は、これらスキャンコード信号ＳＳＣ1〜ＳＳＣk及びクロック信号ＣＬＫ各々と同一波形を有するスキャンコード信号ＳＣ1〜ＳＣk及びクロック信号ＣＫをＹ電極ドライバ４０のスキャンスイッチング信号生成回路ＳＣＤに供給する。スキャンスイッチング信号生成回路ＳＣＤは、かかるスキャンコード信号ＳＳＣ1〜ＳＳＣkに基づくｋビット分のデータによって表されるスキャンドライバＳＣＶのスイッチング素子Ｓ２１及びＳ２２を夫々オン状態及びオフ状態にすべきスイッチング信号ＳＷ２１1〜ＳＷ２１n及びＳＷ２２1〜ＳＷ２２nを生成し、夫々対応するスキャンドライバＳＣＶに供給する。これにより、先ず、図５に示す如き第１表示ラインに対応した画素データパルス群ＤＰ1に同期して、行電極Ｙ1に対応したスキャンドライバＳＣＶ1のスイッチング素子Ｓ２１がオフ状態、Ｓ２２がオン状態になる。これにより、オフセットドライバＯＦＶの電源Ｂ５の負端子の電位（−Ｖoff）が、スイッチング素子Ｓ１７、ライン１３、スキャンドライバＳＣＶ1の電源Ｂ６及びスイッチング素子Ｓ２２を介して行電極Ｙ1に印加される。よって、この際、図５に示す如きパルス振幅がＶhであり且つピーク電位（−Ｖoff）を有する負極性のスキャンパルスＳＰが行電極Ｙ1に印加されることになる。次に、図５に示す如き第２表示ラインに対応した画素データパルス群ＤＰ2に同期して、行電極Ｙ2に対応したスキャンドライバＳＣＶ2のスイッチング素子Ｓ２１がオフ状態、Ｓ２２がオン状態になる。これにより、オフセットドライバＯＦＶの電源Ｂ５の負端子の電位（−Ｖoff）が、スイッチング素子Ｓ１７、ライン１３、スキャンドライバＳＣＶ2の電源Ｂ６及びスイッチング素子Ｓ２２を介して行電極Ｙ2に印加される。よって、この際、図４に示す如きパルス振幅がＶhであり且つピーク電位（−Ｖoff）を有する負極性のスキャンパルスＳＰが行電極Ｙ1に印加されることになる。以下、同様にして、スキャンドライバＳＣＶ3〜ＳＣＶn各々が順次、択一的にスキャン対象となり、図５に示す如き負極性のスキャンパルスＳＰが行電極Ｙ3〜Ｙn各々に順次、択一的に印加される。
【００３６】
上記アドレス期間においては、スキャンパルスＳＰが印加された行電極Ｙに属する放電セル各々の内で、例えば高電圧の画素データパルスが同時に印加された放電セルにおいてのみでアドレス放電が生起される。この際、かかるアドレス放電が生起された放電セルは、その状態が点灯モード及び消灯モードの内の他方の状態、つまりリセット期間において初期化された状態とは異なる方の状態に遷移する。一方、スキャンパルスＳＰが印加されたものの低電圧の画素データパルスが同時に印加された放電セルでは放電が生じないため、その直前までの状態（点灯モード、消灯モード）が保持される。
【００３７】
次に、サスティン期間では、先ず、駆動制御回路５０は、サスティンドライバＳＹＶのスイッチング素子Ｓ１４及びＳ１５、並びにスキャンドライバＳＣＶ1〜ＳＣＶn各々のスイッチング素子Ｓ２２をオン状態に切り替える。更に、駆動制御回路５０は、オフセットドライバＯＦＶのスイッチング素子Ｓ１７、及びスキャンドライバＳＣＶ1〜ＳＣＶn各々のスイッチング素子Ｓ２１をオフ状態に切り替える。そして、駆動制御回路５０は、図５に示す如きスイッチングシーケンスＳＳＸ及びＳＳＹを交互に繰り返し実行することにより、スイッチング素子Ｓ１１〜Ｓ１４及びＳ１〜Ｓ４をオン・オフ制御する。スイッチングシーケンスＳＳＸの実行により、先ず、スイッチング素子Ｓ１〜Ｓ４の内のＳ１のみがオン状態となり、コンデンサＣ１に蓄えられていた電荷に伴う電流がコイルＬ１、ダイオードＤ１、及び行電極Ｘ1〜Ｘnを介して全放電セル内に流れ込む。これにより、行電極Ｘ1〜Ｘn各々上の電位は図５に示す如く徐々に上昇して行く。次に、上記スイッチング素子Ｓ１と共にＳ３がオン状態となり、電源Ｂ１による電位Ｖs1がそのまま行電極Ｘ1〜Ｘnに印加される。これにより、行電極Ｘ1〜Ｘn上は電位Ｖs1に固定される。そして、スイッチング素子Ｓ１〜Ｓ４の内のＳ２のみがオン状態となり、ＰＤＰ１０の負荷容量Ｃ0に蓄えられていた電荷に伴う電流が行電極Ｘ1〜Ｘn、コイルＬ２、ダイオードＤ２を介してコンデンサＣ１に流れ込む。これにより、行電極Ｘ1〜Ｘn上の電位は図５に示す如く徐々に下降して行く。以上の如きスイッチングシーケンスＳＳＸが断続的に繰り返し実行されることにより、図５に示す如き正極性のピーク電位Ｖs1を有するサスティンパルスＩＰXが生成され、これが繰り返し行電極Ｘ1〜Ｘn上に印加されることになる。一方、スイッチングシーケンスＳＳＹの実行により、先ず、スイッチング素子Ｓ１１〜Ｓ１４の内のＳ１１のみがオン状態となり、コンデンサＣ２に蓄積されていた電荷に伴う電流がコイルＬ３、ダイオードＤ３、スイッチング素子Ｓ１５、スイッチング素子Ｓ２２及び行電極Ｙ1〜Ｙnを介して全画素セルに流れ込む。これにより、行電極Ｙ1〜Ｙn上の電位は図５に示す如く徐々に上昇して行く。次に、上記スイッチング素子Ｓ１３がオン状態となり、電源Ｂ３が発生した電位Ｖs1がスイッチング素子Ｓ１５、及びスイッチング素子Ｓ２２各々を介して行電極Ｙ1〜Ｙnに印加される。これにより、行電極Ｙ1〜Ｙnは図５に示す如く電位Ｖs1に固定される。そして、スイッチング素子Ｓ１１〜Ｓ１４の内のＳ１２のみがオン状態となり、ＰＤＰ１０の負荷容量Ｃ0に蓄えられていた電荷に伴う電流が行電極Ｙ、スイッチング素子Ｓ２２、Ｓ１５、コイルＬ４、ダイオードＤ４を介してコンデンサＣ２に流れ込む。これにより、行電極Ｙ1〜Ｙn上の電位は図５に示す如く徐々に下降して行く。よって、上述した如きスイッチングシーケンスＳＳＹが断続的に繰り返し実行されることにより、図５に示す如き正極性のピーク電位Ｖs1を有するサスティンパルスＩＰyが生成され、これが繰り返し行電極Ｙに印加されることになる。
【００３８】
上記サスティン期間では、サスティンパルスＩＰX及びＩＰYが印加される度に点灯モード状態にある放電セルのみがサスティン放電し、その放電に伴う発光状態が維持される。
【００３９】
このように、駆動制御回路５０は、スイッチング素子Ｓ１１〜Ｓ１７、Ｓ１〜Ｓ４及びＳ８を図５に示す如く制御させるべきスイッチング信号ＳＷ１〜ＳＷ４、ＳＷ８、ＳＷ１１〜ＳＷ１７をＸ電極ドライバ３０及びＹ電極ドライバ４０に供給することにより、ＰＤＰ１０を駆動する為の各種駆動パルス（ＲＰX、ＲＰY、ＩＰX、ＩＰY）を生成させる。
【００４０】
ただし、駆動制御回路５０は、スキャンドライバＳＣＶ1〜ＳＣＶn各々のスイッチング素子Ｓ２１及びＳ２２を制御する為のクロック信号ＣＬＫ及びスキャンコード信号ＳＣＣ1〜ＳＣＣkに関しては、これらを図３に示す如きパルストランス６２を介してＹ電極ドライバ４０に伝送するようにしている。
【００４１】
すなわち、パルストランス６２により、論理回路用電源におけるロジック接地電位ＬＧを基準電位としたクロック信号ＣＬＫ及びスキャンコード信号ＳＣＣ1〜ＳＣＣkを、Ｙ電極ドライバ４０側のドライバ接地電位ＤＧを基準電位としたクロック信号ＣＫ及びスキャンコード信号ＳＣ1〜ＳＣkに変換してＹ電極ドライバ４０に供給するのである。これにより、Ｙ電極ドライバ４０側の接地ラインと、論理回路用電源で動作する駆動制御回路５０側の接地ラインとが電気的に絶縁されることになる。よって、例え、Ｙ電極ドライバ４０側の接地ラインに電位変動が生じてしまっても、その影響が駆動制御回路５０側の接地ラインに及ぶことは無いので、駆動制御回路５０の誤動作が防止される。
【００４２】
更に、パルストランスは、フォトカプラに比して寿命が長く、且つ温度及び経年変化に伴う特性変動が小なので、製品の信頼性を向上させることが可能となる。
【００４３】
尚、パルストランスは直流を伝送することが出来ない。よって、例えばクロック信号ＣＬＫの如きバースト状のパルス列が一次コイル側に入力されると、二次コイル側には、そのパルス列による信号レベルの平均値が０となるような形態で全体のレベルが周期的に変動する低周波成分が重畳することになる。そこで、かかる低周波成分を除去する回路を備えた絶縁伝送回路６０として、図６に示す如き構成を採用するようにしても良い。
【００４４】
図６に示される絶縁伝送回路６０における絶縁トランス回路ＴＲ0〜ＴＲk各々は、図３に示される構成に、コンデンサ６４、ダイオード６５及び抵抗６６を設けたものである。この際、コンデンサ６４の一端は、パルストランス６２の二次コイルの一端に接続されており、コンデンサ６４の他端は出力バッファ６３の入力端子に接続されている。ダイオード６５は、そのアノード端子がドライバ接地電位ＤＧに接地されており、そのカソード端子がコンデンサ６４の他端に接続されている。つまり、ダイオード６５は、パルストランス６２の二次コイル及びコンデンサ６４を介して得られた信号における低レベル部を、ドライバ接地電位ＤＧにクランプするのである。抵抗６６は、その一端及び他端が夫々ダイオード６５のカソード端子及びアノード端子に接続されている。この際、抵抗６６がコンデンサ６４の放電時の時定数を決定する。更に、かかる抵抗６６は、入力バッファ６１にレベル一定の直流信号が入力された場合に、出力バッファ６３の入力端子にドライバ接地電位ＤＧを印加する、いわゆるプルダウン抵抗としても機能する。
【００４５】
図６に示す如き構成によれば、パルストランス６２の二次コイルから出力された信号の低レベル部が強制的にドライバ接地電位ＤＧに設定される。よって、この二次コイルから出力された信号中に重畳されている低周波成分が除去される。
【００４６】
尚、図６に示される実施例では、パルストランス６２の二次コイルから出力された信号の低レベル部をドライバ接地電位ＤＧにクランプするようにしているが、高レベル部に対してクランプを行うようにしても良い。
【００４７】
図７は、かかる点に鑑みて為された、図６に示される絶縁トランス回路ＴＲの変形例を示す図である。
【００４８】
図７に示されるクランプ回路では、図６の場合と同様に、コンデンサ６４は、パルストランス６２の二次コイルの一端及び出力バッファ６３の入力端子間に直列接続されている。しかしながら、図７に示されるクランプ回路では、ダイオード６５は、そのアノード端子がコンデンサ６４の他端に接続されており、そのカソード端子には出力バッファ６３を動作させる為の電源電位ＶBが印加されている。又、抵抗６６の一端は出力バッファ６３の入力端子に接続されており、その他端には上記電源電位ＶBが印加されている。
【００４９】
図７に示す如き構成によれば、パルストランス６２の二次コイルから出力された信号の高レベル部は、強制的に出力バッファ６３を動作させる為の電源電位ＶBに設定される。よって、この二次コイルから出力された信号中に重畳されている低周波成分が除去される。
【００５０】
ここで、パルストランスは、直流信号のみならず所定周波数よりも低い周波数の信号に対してもこれを伝送することが出来ない。よって、クロック信号ＣＬＫの如きバースト状のパルス列を有する信号に対してはこれを伝送することが可能であるが、比較的その変化周期が長くなるスキャンコード信号ＳＣＣに対しては、これを確実に伝送することが出来ない場合がある。
【００５１】
図８は、かかる点に鑑みて為されたものであり、図６に示される絶縁伝送回路６０の変形例を示す図である。
【００５２】
図８において、クロック信号ＣＬＫを伝送する為の絶縁トランス回路ＴＲ0は、図６に示されるものと同一構成である。ただし、この絶縁伝送回路６０には、絶縁トランス回路ＴＲ0のパルストランス６２の二次コイルから出力された信号、つまりクロック信号ＣＬＫと同一波形を有する信号をクロック信号ＣＬとして他の絶縁トランス回路ＴＲ1〜ＴＲk各々に供給する為の信号ラインが設けられている。
【００５３】
一方、図８において、スキャンコード信号ＳＣＣ1〜ＳＣＣk各々を伝送する為の絶縁トランス回路ＴＲ1〜ＴＲkの各々は、出力バッファ６３に代わりＤフリップフロップ６７を設けるようにした点を除く他の構成は、図６に示される絶縁トランス回路ＴＲと同一である。図８に示される絶縁トランス回路ＴＲ1〜ＴＲk各々では、パルストランス６２の二次コイルから出力された信号がコンデンサ６４を介してＤフリップフロップ６７のＤ入力端子に供給される。この際、Ｄフリップフロップ６７のクロック入力端子には、上述した如きクロック信号ＣＬが供給される。
【００５４】
尚、図８に示される絶縁伝送回路６０を採用する場合、駆動制御回路５０は、図９に示す如き形態を有するスキャンコード信号ＳＣＣをこの絶縁伝送回路６０に供給する。すなわち、駆動制御回路５０は、先ず、クロック信号ＣＬＫの周波数と同一周波数を有し、且つクロック信号ＣＬＫとは異なる位相を有する例えば図９に示す如きクロック信号ＣＬＫＫを生成する。次に、駆動制御回路５０は、Ｙ電極ドライバ４０に供給すべきスキャンコード信号を生成する。そして、スキャンコード信号の信号レベルが例えば論理レベル１である期間中に限り、上記クロック信号ＣＬＫＫ中からパルス列を抽出し、これをスキャンコード信号ＳＣＣとして図８に示す如き絶縁トランス回路ＴＲ（ＴＲ1〜ＴＲk）に供給する。この際、スキャンコード信号ＳＣＣに応じて、絶縁トランス回路ＴＲのパルストランス６２及びコンデンサ６４は、このスキャンコード信号ＳＣＣと同一形態の信号をＤフリップフロップ６７に供給する。Ｄフリップフロップ６７は、クロック信号ＣＬＫと同一信号波形を有するクロック信号ＣＬのタイミング毎に、図９に示す如きスキャンコード信号ＳＣＣを取り込み、これをスキャンコード信号ＳＣとして出力する。
【００５５】
よって、かかる構成によれば、パルストランスを用いて図９に示す如き比較的変化周期が長いスキャンコード信号を伝送する場合にも、これをスキャンコード信号ＳＣとして確実に伝送することが可能となる。
【図面の簡単な説明】
【００５６】
【図１】プラズマディスプレイ装置の概略構成を示す図である。
【図２】サブフィールド法に基づく発光駆動シーケンスを示す図である。
【図３】図１に示されるプラズマディスプレイ装置における絶縁伝送回路６０の内部構成の一例を示す図である。
【図４】図１に示されるプラズマディスプレイ装置におけるＸ行電極ドライバ３０及びＹ行電極ドライバ４０各々の内部構成を示す図である。
【図５】１フィールド表示期間内の先頭のサブフィールドＳＦ１でのスイッチングシーケンス、及びＰＤＰ１０に印加される各種駆動パルスを示す図である。
【図６】絶縁伝送回路６０の内部構成の他の一例を示す図である。
【図７】図６に示される絶縁伝送回路６０の変形例を示す図である。
【図８】図６に示される絶縁伝送回路６０の変形例を示す図である。
【図９】図８に示される絶縁伝送回路６０の動作を説明する為の図である。
【符号の説明】
【００５７】
１０  ＰＤＰ
３０  Ｘ行電極ドライバ
４０  Ｙ行電極ドライバ
５０  駆動制御回路
６０  絶縁伝送回路
６２  パルストランス
【図１】
2008070623.tif 000003
【図２】
2008070623.tif 000004
【図３】
2008070623.tif 000005
【図４】
2008070623.tif 000006
【図５】
2008070623.tif 000007
【図６】
2008070623.tif 000008
【図７】
2008070623.tif 000009
【図８】
2008070623.tif 000010
【図９】
2008070623.tif 000011