(57)【要約】【課題】間欠制御モードから連続制御モードへの移行でアンダーシュート等が出力に生じ、これが安定性、応答性および低消費電力性を阻害する。【解決手段】インダクタＬ１および複数のスイッチ素子Ｑ１,Ｑ２,Ｑ４と、出力電圧Ｖoutの制御量信号ＳＡ,ＳＢを発生して複数のスイッチ素子を制御し、かつ、モード信号に基づいて間欠制御（ＰＦＭ）と連続制御（ＰＷＭ）のモード変更が可能なスイッチ制御回路５０と、ＰＷＭモード時に制御量信号ＳＡの発生ノードＮＤに接続されるコンデンサＣＣと、入力電圧Ｖinまたは出力電圧Ｖoutの目標値に対するレベル差の検出結果に応じた理想電圧ＳＥを発生する電圧発生回路３０と、モード信号に基づいてノードＮＤに対するコンデンサＣＣの接続と非接続を切り替え、当該非接続の時に電圧発生回路３０からの理想電圧ＳＥをコンデンサＣＣに予め設定するコンデンサ接続スイッチＳＷと、を有する。【選択図】図１
2008061433.tif 000002
【特許請求の範囲】
【請求項１】
電力の入力端子および出力端子と、
前記入力端子と前記出力端子との間に設けられているインダクタと、
前記インダクタへの電力の入力経路および前記インダクタからの電力の放出経路をスイッチングする複数のスイッチ素子と、
前記入力端子に印加される入力電圧が変換されて前記出力端子から出力される出力電圧と一定の目標値との差に応じた制御量情報を持つ制御量信号を発生し、当該制御量信号に基づいて前記出力電圧を前記目標値に近づける制御を前記複数のスイッチ素子をオンまたはオフすることによって実行し、かつ、入力されるモード信号に基づいて間欠制御モードと連続制御モードとの変更が可能なスイッチ制御回路と、
前記連続制御モード時に前記スイッチ制御回路内の前記制御量信号の発生ノードに接続されるコンデンサと、
前記入力電圧または前記出力電圧の前記目標値に対するレベル差を検出し、検出結果に応じた理想電圧を発生する電圧発生回路と、
前記モード信号に基づいて、前記制御量信号の発生ノードに対する前記コンデンサの接続と非接続を切り替え、当該非接続の時に前記コンデンサを前記電圧発生回路の出力に接続して、当該出力に発生している前記理想電圧を次の接続時に備えて前記コンデンサに予め設定するコンデンサ接続スイッチと、
を有するスイッチング電源装置。
【請求項２】
前記電圧発生回路は、
前記目標電圧または前記目標電圧に比例した電圧を参照電圧とし、参照電圧を変化させて前記入力電圧と逐次比較し、比較結果から入力信号レベルを示す出力を得る入力レベル判定回路と、
前記入力レベル判定回路の出力から前記理想電圧を算出して出力する演算回路と、
を含む請求項１に記載のスイッチング電源装置。
【請求項３】
前記スイッチ制御回路は、
前記出力電圧をフィードバックして検出することにより前記連続制御モードに用いる第１制御量信号を発生する第１フィードバック回路と、
前記出力電圧をフィードバックして検出することにより前記間欠制御モードに用いる第２制御量信号を発生する第２フィードバック回路と、
を含み、
前記コンデンサ接続スイッチは、前記第１制御量信号の発生ノードに対して前記コンデンサの接続と非接続とを制御する
請求項１または２に記載のスイッチング電源装置。
【請求項４】
前記スイッチ制御回路は、前記出力電圧を前記目標値または当該目標値に比例した電圧と比較し、比較結果を前記制御量信号として前記スイッチ制御回路に出力する比較回路を含む
請求項１または２に記載のスイッチング電源装置。
【請求項５】
第１フィードバック回路は、前記出力電圧を前記目標値または当該目標値に比例した電圧と比較し、比較結果に応じて前記第１制御量信号を発生し、前記モード信号によって前記連続制御モードから前記間欠制御モードへの切り替えが指示されたときは、電源供給状態から電源停止状態またはアイドリング状態に移行する誤差アンプ回路であり、
前記第２フィードバック回路は、前記出力電圧を前記目標値または当該目標値に比例した電圧と比較し、比較結果を前記第２制御量信号として出力する比較回路である
請求項３に記載のスイッチング電源装置。
【請求項６】
前記比較回路には、前記出力電圧を分割抵抗で降圧した電圧が入力され、
前記分割抵抗と同じ抵抗比によって前記目標電圧を降圧した電圧が、前記比較回路と前記電圧発生回路に共通な参照電圧として入力されている
請求項４に記載のスイッチング電源装置。
【請求項７】
前記誤差アンプと比較回路の各々に、前記出力電圧を分割抵抗で降圧した電圧が入力され、
前記分割抵抗と同じ抵抗比によって前記目標電圧を降圧した電圧が、前記誤差アンプ、前記比較回路および前記電圧発生回路に共通な参照電圧として入力されている
請求項５に記載のスイッチング電源装置。
【請求項８】
前記インダクタから前記出力端子までの経路において電圧または電流をモニタするモニタ手段と、
前記モニタ手段に基づいて、前記モード信号を発生するモード制御回路と、
をさらに有する請求項１、２、３、４、５、６、７または８に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣ型のスイッチング電源装置に係り、特に、ＰＦＭ(pulse frequency modulation)方式等による間欠制御モードから、ＰＷＭ(pulse width modulation)方式等の連続制御モードに移行したときの出力電圧制御に関する。
【背景技術】
【０００２】
一般に携帯型の電子機器は、電池に発生する電圧を電子回路の所望の電源電圧に変換するためにＤＣ−ＤＣコンバータを備えている。
電池の電圧は、その蓄積された電力の残量に応じて変化し、例えばリチウムイオン電池では３[Ｖ]から４.２[Ｖ]の範囲で変化する。また、内蔵電池を用いずにＡＣアダプタ等の外部電源を用いる場合、電池の電圧の代わりとして５[Ｖ]程度の電圧が入力されることがある。ＤＣ−ＤＣコンバータは、このような入力電圧の変化が生じても一定の出力電圧を発生できるように構成される。
【０００３】
ＤＣ−ＤＣコンバータは、一般に降圧型、昇圧型、昇降圧型の３つに分類される。入力電圧の下限値が出力電圧の目標値より高い場合は降圧型、入力電圧の上限値が出力電圧の目標値より低い場合は昇圧型、出力電圧に対して入力電圧が高い場合と低い場合の両方が存在する場合には昇降圧型が選択される。
【０００４】
他方、携帯型の電子機器では電池の消費を極力減らすため、未使用時に回路の動作の一部を停止させる待機モードが一般に設けられている。待機モードではＤＣ−ＤＣコンバータの負荷が非常に軽くなるため、常に一定の周期でスイッチングを行うＰＷＭ（pulse width modulation）方式よりＰＦＭ（pulse frequency modulation）方式のほうが省電力の観点で有利である。
【０００５】
ＰＦＭ方式のＤＣ−ＤＣコンバータ（スイッチングレギュレータともいう）に関しては、たとえば特許文献１に記載されており、ＰＷＭ方式のスイッチングレギュレータに関しては、たとえば特許文献２に記載されている。
特許文献１には、ＰＦＭのデューティ比に電源電圧依存性を設けることによって電源電圧が高いときのリップル電圧の低減を図る技術が記載されている。
また、特許文献２には、電圧変換効率が高い構成のＰＷＭ方式のスイッチングレギュレータが記載されている。
【０００６】
一般にＤＣ−ＤＣコンバータにおいてエネルギー変換動作を担うインダクタには、入力電圧と出力電圧との差に応じた電圧が印加される。
ＰＦＭ方式では、スイッチング動作の１サイクルにおいてインダクタに電圧を印加する期間を固定とし、この固定期間の繰り返し周期を変化させることによって出力電圧を制御している。
ＰＦＭ方式のスイッチング動作は基本的に間欠動作なので、出力端子に接続される機器の電力消費が大きい高負荷時に出力電圧を一定に保つことが難しい。ただし、低負荷時には出力電圧を一定に保つことができ、間欠動作なので低消費電力で効率が高いという利点がある。
【０００７】
これに対しＰＷＭ方式では、スイッチング動作の周期を固定とし、そのスイッチオンのパルス幅を周期内で変化させるデューティ比制御によって出力電圧を制御している。
ＰＷＭ方式のスイッチング動作は基本的に断続動作であることから、高負荷に対応可能であり、このとき消費電力が大きいことは負荷の電力消費も大きいことから余り大きな不利益とならない。ただし、一旦低負荷になると消費電力が大きいことが効率を低下させるため好ましくない。
【０００８】
以上のＰＦＭ方式とＰＷＭ方式を負荷の大きさに応じて切り替えるスイッチングレギュレータが知られている。
【特許文献１】特開平１１−２３５０２３号公報
【特許文献２】特許第３５５６５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記特許文献２に記載されているように、ＰＷＭ方式のスイッチング電源装置は、その出力電圧をフィードバックして、当該出力電圧のレベルに応じてスイッチング動作のデューティ比を制御するため、ＧＭアンプを有している。そして、そのＧＭアンプの出力に、位相補償のために比較的大きな値（たとえば[nF]オーダ）のコンデンサが接続されている。
このコンデンサの充電電圧は、ＰＦＭ動作時でＰＷＭ動作停止時のときの値を保持するため、ＰＦＭ動作に入り、その後にＰＦＭ動作からＰＷＭ動作に移行したときに適切な値となっていない。したがってＰＷＭフィードバック回路（アナログ回路）を起動して安定するまでに時間を要する。このアナログ回路が安定する前に動作モードをＰＦＭからＰＷＭに移行させると、出力電圧がオーバーシュートまたはアンダーシュートして、連続的な一定電圧の出力が不可能になる。
このため高負荷が検出されてからＰＦＭ動作からＰＷＭ動作に移行させるまでに時間差を設ける必要があるが、この場合、高負荷に対応しようとしてＰＦＭ制御回路の動作周波数が瞬時に高くなってスムーズなモード移行ができないという不都合が生じる。
【００１０】
本発明が解決しようとする課題は、間欠制御モードから連続制御モードへの移行時にスムーズな移行が可能で、出力電圧が安定で、かつ、無駄な電力消費を極力抑制するスイッチング電源装置を提供することである。
【課題を解決するための手段】
【００１１】
本発明に係るスイッチング電源装置は、電力の入力端子および出力端子と、前記入力端子と前記出力端子との間に設けられているインダクタと、前記インダクタへの電力の入力経路および前記インダクタからの電力の放出経路をスイッチングする複数のスイッチ素子と、前記入力端子に印加される入力電圧が変換されて前記出力端子から出力される出力電圧と一定の目標値との差に応じた制御量情報を持つ制御量信号を発生し、当該制御量信号に基づいて前記出力電圧を前記目標値に近づける制御を前記複数のスイッチ素子をオンまたはオフすることによって実行し、かつ、入力されるモード信号に基づいて間欠制御モードと連続制御モードとの変更が可能なスイッチ制御回路と、前記連続制御モード時に前記スイッチ制御回路内の前記制御量信号の発生ノードに接続されるコンデンサと、前記入力電圧または前記出力電圧の前記目標値に対するレベル差を検出し、検出結果に応じた理想電圧を発生する電圧発生回路と、前記モード信号に基づいて、前記制御量信号の発生ノードに対する前記コンデンサの接続と非接続を切り替え、当該非接続の時に前記コンデンサを前記電圧発生回路の出力に接続して、当該出力に発生している前記理想電圧を次の接続時に備えて前記コンデンサに予め設定するコンデンサ接続スイッチと、を有する。
【００１２】
本発明では好適に、前記電圧発生回路は、前記目標電圧または前記目標電圧に比例した電圧を参照電圧とし、参照電圧を変化させて前記入力電圧と逐次比較し、比較結果から入力信号レベルを示す出力を得る入力レベル判定回路と、前記入力レベル判定回路の出力から前記理想電圧を算出して出力する演算回路と、を含む。
【発明の効果】
【００１３】
本発明によれば、間欠制御モードから連続制御モードへの移行時にスムーズな移行が可能で、出力電圧が安定で、かつ、無駄な電力消費を極力抑制するスイッチング電源装置を提供することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態を、例えば電池の出力を制御するスイッチング電源装置を例として図面を参照して説明する。
まず図１〜図３を参照して、本発明の実施形態に係るスイッチング電源装置の構成を説明する。
【００１５】
図１は、本発明の実施形態に係るスイッチング電源装置の構成の一例を示す図である。
図１に示すスイッチング電源装置は、スイッチングコンバータ回路１０と、動作モード判定回路（ＭＯＤＥ）２０と、電圧発生回路（Ｖ.ＧＥＮ）３０と、電流判定回路４０と、スイッチ制御回路５０とを有する。スイッチ制御回路５０は、ＰＷＭ制御部６０ＰとＰＦＭ制御部６０Ｆを備え、これらはスイッチングコンバータ回路１０内のスイッチ素子（トランジスタ）の制御を行う主制御部６０を構成する。
【００１６】
スイッチ制御回路５０は、出力電圧ＶoutをフィードバックしてＰＷＭ制御に用いられ、当該出力電圧Ｖoutと目標値との差に応じた差電圧（第１制御量信号）を発生する“第１フィードバック回路”としてのＰＷＭフィードバック回路（ＦＢ１）５１を有する。また、スイッチ制御回路５０は、出力電圧ＶoutをフィードバックしてＰＦＭ制御に用いられ、当該出力電圧Ｖoutと目標値との差に応じた差電圧（第２制御量信号）を発生する“第２フィードバック回路”としてのＰＦＭフィードバック回路（ＦＢ２）５２を有する。さらにスイッチ制御回路５０は、ＰＷＭフィードバック回路５１の出力と電源基準電位（以下、ＶＳＳ電位という）との間に接続されるコンデンサＣＣと、ＰＷＭフィードバック回路５１の出力に対する上記コンデンサＣＣの接続と非接続とを切り替えるコンデンサ接続スイッチＳＷとを有する。なお本実施形態では、ＶＳＳ電位は接地電位と等価とみなして、接地電位の回路記号により示す。
コンデンサ接続スイッチＳＷは、コンデンサＣＣを上記ＰＷＭフィードバック回路５１の出力に非接続とするときは、当該コンデンサＣＣを電圧発生回路３０の出力に接続するように構成されている。
【００１７】
図２は、これらの構成要素のうち、電圧発生回路３０、ＰＷＭフィードバック回路５１、ＰＦＭフィードバック回路５２および主制御部６０の詳細を示す一実施例に関する回路図である。
以下、図１および図２を参照して、各部を説明する。
【００１８】
［スイッチングコンバータ回路１０］
スイッチングコンバータ回路１０は、図１に示すように、入力端子Ｔｉに入力される入力電圧Ｖinをスイッチング動作によって昇圧又は降圧し、出力電圧Ｖoutとして出力端子Ｔｏから出力する。スイッチングコンバータ回路１０は、少なくとも１つのインダクタＬ１を含んでおり、入力端子Ｔｉから入力される電力をインダクタＬ１に蓄積する状態（第１の状態）とインダクタＬ１に蓄積された電力を出力端子Ｔｏから放出する状態（第２の状態）とを交互に反復することによって、電圧Ｖinの昇圧又は降圧を行う。
【００１９】
スイッチングコンバータ回路１０は、例えば図１に示すように、インダクタＬ１の他に、ｐ型のＭＯＳトランジスタＱ１と、ｎ型のＭＯＳトランジスタＱ２，Ｑ４と、ダイオードＤ１と、出力平滑用のキャパシタＣ１とを有する。
【００２０】
ＭＯＳトランジスタＱ１のソースは入力端子Ｔｉに接続され、そのドレインはインダクタＬ１の一方の端子に接続される。
ＭＯＳトランジスタＱ２のソースはＶＳＳ電位に接続され、そのドレインはインダクタＬ１の一方の端子及びＭＯＳトランジスタＱ１のドレインに接続される。
ダイオードＤ１のカソードは出力端子Ｔｏに接続され、そのアノードはインダクタＬ１の他方の端子に接続される。
ＭＯＳトランジスタＱ４のソースは基準電位ＶＳＳに接続され、そのドレインはインダクタＬ１の他方の端子及びダイオードＤ１のアノードに接続される。
【００２１】
キャパシタＣ１は、出力端子Ｔｏと基準電位ＶＳＳとの間に接続される。
【００２２】
図１に示すスイッチングコンバータ回路１０は、昇降圧動作が可能である。降圧を行う場合、ＭＯＳトランジスタＱ４を常時オフとし、ＭＯＳトランジスタＱ１，Ｑ２を相補的にオンまたはオフに制御する（図４参照）。昇圧を行う場合は、ＭＯＳトランジスタＱ１を常時オン、ＭＯＳトランジスタＱ２を常時オフとし、ＭＯＳトランジスタＱ４をオンまたはオフに制御する（図５参照）。
【００２３】
［動作モード判定回路２０］
動作モード判定回路２０は、例えばダイオードＤ１の両端の電圧をモニタし、その電圧値から出力への供給電流量を検出する。出力への供給電流量があるしきい値より小さいときは軽負荷と判断し、制御モードをＰＦＭモード（間欠制御モード）に設定する。一方、出力への供給電流量が上記しきい値以上のときは負荷が重いと判断し、制御モードをＰＷＭモード（連続制御モード）に設定する。動作モード判定回路２０は、この２つのモードの切り替えを上記出力への供給電流量の変化に追従して動的に制御する。動作モード判定回路２０から出力されるモード信号ＳＦに応じたコンデンサ接続スイッチＳＷ、主制御部６０の制御は後述する。
【００２４】
［電流判定回路４０］
電流判定回路４０は、スイッチングコンバータ回路１０のインダクタＬ１に流れる電流が基準電圧Ｓｔｈに応じた所定のしきい値より大きいか否かを判定することにより、過電流を検出する。例えば、ＭＯＳトランジスタＱ１とインダクタＬ１の一方の端子との接続点の電圧を検出して、当該検出電圧を基準電圧Ｓｔｈと比較する。上記接続点の電圧は、ＭＯＳトランジスタＱ１に電流が流れると下がる。結果として、この比較結果に応じて、インダクタＬ１に流れる電流が所定のしきい値より高い場合にハイレベルとなり、当該所定のしきい値より低い場合にローレベルとなる信号ＳＣが出力される。
【００２５】
電流判定回路４０は、図１に示すように、コンパレータ４１から構成できる。
コンパレータ４１は、ＭＯＳトランジスタＱ１とインダクタＬ１の一方の端子との接続点の電圧と、基準電圧Ｓｔｈとを比較し、その比較結果を信号ＳＣとして出力する。すなわち、コンパレータ４１の出力信号が基準電圧Ｓｔｈより低い場合はハイレベルの信号ＳＣを出力し、理想電圧ＳＥより高い場合はローレベルの信号ＳＣを出力する。
【００２６】
［ＰＷＭフィードバック回路５１］
ＰＷＭフィードバック回路５１は、スイッチングコンバータ回路１０の出力電圧Ｖoutが所定の目標値より低いか否かを判定する。例えば、電圧Ｖoutを検出して目標値と比較し、電圧Ｖoutが目標値より低い場合はハイレベルとなり、目標値より高い場合はローレベルとなる信号ＳＡを出力する。
【００２７】
ＰＷＭフィードバック回路５１は、ＰＷＭでは高い応答性と精度の制御が要求されるため、例えば図２に示すように、“誤差アンプ回路”としてのＧｍアンプＧＭＡと、抵抗Ｒ１，Ｒ２とを含んで構成できる。
抵抗Ｒ１及びＲ２は、スイッチングコンバータ回路１０の出力端子Ｔｏと基準電位ＶＳＳとの間に直列に接続されており、出力電圧Ｖoutをそれらの抵抗比で分圧する。
ＧｍアンプＧＭＡは、抵抗Ｒ１及びＲ２の接続点に生じる電圧と参照電圧Ｖref1とを比較し、その比較結果を信号ＳＡとして出力する。すなわち、上記接続点の電圧が参照電圧Ｖref1より低い場合はハイレベルの信号ＳＡを出力し、参照電圧Ｖref1より高い場合はローレベルの信号ＳＡを出力する。
信号ＳＡは“第１制御量信号”を示す信号であり、以下、ＰＷＭ差信号という。ＰＷＭ差信号ＳＡは定常時、すなわちスイッチングコンバータ回路１０の負荷に変化がないときはほぼ一定の直流電圧を示すが、上記負荷に変化が生じると、それに伴って大きさが変化する。
【００２８】
［ＰＦＭフィードバック回路５２］
ＰＦＭフィードバック回路５２は、ＰＷＭフィードバック回路５１と同様に出力電圧Ｖoutを分圧するために抵抗Ｒ４とＲ５を有するが、ＰＦＭ動作の場合、応答性や精度がＰＷＭ動作ほど要求されないため、ＧｍアンプＧＭＡに代えて一般的なコンパレータ５３が用いられている。
抵抗Ｒ４及びＲ５は、スイッチングコンバータ回路１０の出力端子Ｔｏと基準電位ＶＳＳとの間に直列に接続されており、出力電圧Ｖoutをそれらの抵抗比で分圧する。
コンパレータ５３は、抵抗Ｒ４及びＲ５の接続点に生じる電圧と、不図示の直流電源から与えられる参照電圧Ｖref2とを比較し、その比較結果をデジタル（２値）の信号ＳＢとして出力する。コンパレータ５３は、上記接続点の電圧が参照電圧Ｖref2より低い場合はハイレベルの信号ＳＢを出力し、参照電圧Ｖref2より高い場合はローレベルの信号ＳＢを出力する。
信号ＳＢは“第２制御量信号”を示す信号であり、以下、ＰＦＭ差信号という。ＰＦＭ差信号ＳＢは定常時、すなわちスイッチングコンバータ回路１０の負荷に変化がないときはほぼ一定の直流電圧を示すが、入出力電圧差に応じて電圧レベルが異なる。出力の負荷に変化が生じると、それに伴って入出力電圧差も変化することから、電圧レベルがシフトする。
【００２９】
［コンデンサＣＣおよびコンデンサ接続スイッチＳＷ］
コンデンサＣＣは、ＰＷＭ差信号ＳＡの発生ノードＮＤとＶＳＳ電位との間に、抵抗Ｒ６とともにスイッチＳＷを介して直列接続されている。コンデンサＣＣは、高い周波数で制御されるＰＷＭのフィードバックループの位相補償のために設けられている。
コンデンサ接続スイッチＳＷは、コンデンサＣＣの電荷蓄積ノードを抵抗Ｒ６側と電圧発生回路３０の出力側とで切り替えるスイッチである。このスイッチは、動作モード判定回路２０からのモード信号ＳＦによって制御され、当該モード信号ＳＦがＰＷＭモードを示すときはコンデンサＣＣを抵抗Ｒ６を介してＰＷＭ差信号ＳＡの発生ノードに接続し、モード信号ＳＦがＰＦＭモードを示すときはコンデンサＣＣを電圧発生回路３０の出力に接続する。
［電圧発生回路３０］
電圧発生回路３０は、コンデンサ接続スイッチＳＷとともに本実施形態で新たに設けられた構成である。
電圧発生回路３０は、入力電圧Ｖinまたは出力電圧Ｖoutの、目標値に対するレベル差を検出し、検出結果に応じて、ＰＦＭからＰＷＭへの切り替え時にＰＷＭ差信号ＳＡの発生ノードＮＤに出現する電圧を予測して当該電圧を予め発生させる回路である。入力変化に応答して出力変化が生じることから、より正確な電圧を発生するには入力電圧Ｖinを用いることが望ましい。
【００３０】
より具体的な図２の例で電圧発生回路３０は、コンパレータ５４と、演算回路としての理想電圧計算器５５と、２つの抵抗Ｒ２およびＲ３とを有する。コンパレータ５４には、直流電源５６で発生した参照電圧Ｖref1が入力され、参照電圧Ｖref1を基準として入力電圧Ｖinの抵抗分圧値を比較する。
【００３１】
このようなレベル判定回路としてはレジスタストリング型のＡＤＣ(analog to digital converter)があり、その構成例を図３に示す。
図３は、電圧発生回路３０の具体的な構成例を示す回路図である。
図解する電圧発生回路３０は、エレメント抵抗の直列接続体であるレジスタストリングと、エレメント抵抗間のノードの１つを選択して出力と接続する選択回路５７と、コンパレータ５４と、理想電圧計算器５５とを有する。
【００３２】
レジスタストリングは、例えば図３に示すように、入力端子Ｔｉと基準電位ＶＳＳとの間に直列接続された６つのエレメント抵抗Ｒ１１，…，Ｒ１６によって構成される。この構成のレジスタストリングは、入力電圧Ｖinを５つの分圧比Ｋ１〜Ｋ５により分圧する。分圧された電圧（「Ｋ１・Ｖｉｎ」，…，「Ｋ５・Ｖｉｎ」）は、エレメント抵抗Ｒ１１〜Ｒ１６の各接続点に発生する。
【００３３】
選択回路５７は、レジスタストリングにおいて分圧された電圧（Ｋ１・Ｖｉｎ，…，Ｋ５・Ｖｉｎ）から順番に１つの電圧を選択して出力する。選択回路５７の出力がコンパレータ５４の非反転入力「＋」に接続され、その反転入力「−」に参照電圧Ｖref1を発生する電圧源５６が接続されている。
コンパレータ５４は、選択回路５７において選択されたレジスタストリングの出力電圧を参照電圧Ｖref1と順次に比較する。
【００３４】
コンパレータ５４の出力に理想電圧計算器５５が接続されている。理想電圧計算器５５は、レジスタストリングにおいて分圧された電圧（Ｋ１・Ｖｉｎ，…，Ｋ５・Ｖｉｎ）のそれぞれに対応するコンパレータ５４の比較結果に基づいて、理想電圧ＳＥを発生する。
【００３５】
理想電圧計算器５５は、例えば、コンパレータ５４から出力される上述した５つの比較結果をバイナリコードとして保持するラッチ回路と、ラッチ回路に保持されたバイナリコードを２進のしきい値データ（“１”と“０”の変化点を示すデータ）に変換するデータ変換回路と、データ変換回路から出力されるしきい値データをアナログの電圧の理想電圧ＳＥへ変換するアナログ／デジタル変換器とを用いて構成することが可能である。
【００３６】
電圧発生回路３０は、ＰＷＭフィードバック回路５１と同じ参照電圧Ｖref1を用いる。ここで、参照電圧Ｖref1の値は、出力電圧Ｖｏｕｔに比例した値であるから、入力電圧Ｖｉｎと参照電圧Ｖｒｅｆ１とを比較することにより、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの比が分かり、その比に応じて理想電圧計算器５５が理想電圧ＳＥを発生する。この理想電圧ＳＥを理想電圧計算器５５の出力に接続されるコンデンサＣＣで保持しておき、次にコンデンサ接続スイッチＳＷが切り替わることにより、理想電圧ＳＥがノードＮＤに設定される。
【００３７】
［主制御部６０］
主制御部６０は、図２に示すように、そのＰＷＭ制御部６０Ｐ内にコンパレータ６１と、三角波（鋸波でも可）発生回路６２とを有する。コンパレータ６１は、その非反転入力「＋」にノードＮＤの電圧を入力し、その反転入力「−」に三角波発生回路６２からの三角波を入力する。そのためコンパレータ６１の出力からは、三角波をＰＷＭ差信号ＳＡでコンパレートすることにより得られる矩形波が出力される。この矩形波の周期は一定で、そのデューティ比が三角波のピーク間(peak to peak)のスロープに対するＰＷＭ差信号ＳＡのレベル位置で決まる。三角波のピーク間の中心レベルでデューティ比が１の矩形波が得られ、それから外れるとデューティ比が１から大きく又は小さくなる。
ＰＷＭ制御部６０Ｐは、降圧、昇圧、昇降圧の３つの動作に適応して、この矩形波（またはその反転信号）をＭＯＳトランジスタＱ１,Ｑ２,Ｑ４に与える制御を行う。
【００３８】
このようにＰＷＭ制御は、スイッチング周波数は固定で、スイッチ素子がオンする比率（ON duty）を可変にすることによりインダクタＬ１に蓄積、あるいはインダクタＬ１から放電する電流量を制御し、その結果として出力電圧Ｖoutを制御する方式である。制御対象のスイッチ素子（ＭＯＳトランジスタ）が連続してオンとオフを繰り返す連続制御の一種であるため、その消費電力は大きい。ただし、入力電圧Ｖin側に接続されている電池にとって、出力電圧Ｖout側に接続されている電子機器の負荷が大きく、そこでの消費電力が大きい場合、スイッチング電源装置において消費電力量が大きいことは不利益とならない。一方、ＰＷＭは制御効率が高く、入力電圧Ｖinが変化しても出力電圧Ｖoutを一定とすることができる。
【００３９】
主制御部６０は、そのＰＦＭ制御部６０Ｆ内にロジック回路（Ｌｏｇｉｃ）６３を有する。出力電圧Ｖoutが参照電圧Ｖref2で決まる目標値より低い場合は、ＰＦＭ差信号ＳＢがハイレベルとなるが、このハイレベルをロジック回路６３が検知し、トリガ（パルスの立ち上がり）が出力され、そのトリガごとにスイッチングコンバータ回路１０内の制御対象のスイッチ素子をオン（またはオフ）するパルスが発生する。このため、例えば、昇圧が一度行われ、その結果、出力電圧Ｖoutが上昇する。出力電圧Ｖoutの上昇が十分ならロジック回路６３はトリガを発生しないが、出力電圧Ｖoutの上昇が不十分ならもう一度トリガを発生して昇圧を行う。降圧の場合も同様で、出力をモニタしながら降圧のタイミングを決める。
【００４０】
ＰＦＭ制御では、スイッチ素子（スイッチングコンバータ回路１０内のＭＯＳトランジスタ）をオン（又はオフ）する時間は一定であり、入出力電圧差に応じてインダクタＬ１が変化する。よって、一度に大きな電流がインダクタＬ１に流れることを防止する必要がある。そのため、本実施形態では図１に示す電流判定回路４０を設け、インダクタＬ１に流れる電流量のピークを制限している。
【００４１】
このようなＰＦＭ制御は、昇圧、降圧のためのスイッチング時間が一定で、スイッチング周波数を可変にすることによりインダクタＬ１に蓄積、あるいはインダクタＬ１から放電する電流量を制御し、その結果として出力電圧Ｖoutを制御する方式である。制御対象のスイッチ素子（ＭＯＳトランジスタ）のオンとオフの周期が一定しない間欠制御の一種であるため、その消費電力は小さい。ただし、制御効率が低く、軽負荷時にのみ対応可能という制限がある。
【００４２】
なお、主制御部６０は、動作モード判定回路２０からのモード信号ＳＦに応じてＰＷＭ制御部６０ＰとＰＦＭ制御部６０Ｆの一方を活性化する機能、ならびに、昇圧、降圧、昇降圧の３つの動作に応じて、スイッチングコンバータ回路１０の常時オンするＭＯＳトランジスタ、常時オフするＭＯＳトランジスタ、スイッチングさせるＭＯＳトランジスタを切り替える機能を備える。
【００４３】
次に、上述した構成を有する本実施形態に係るスイッチング電源装置の動作を説明する。
まず、スイッチングコンバータ回路１０の昇降圧動作について説明する。
【００４４】
図４は、降圧動作時におけるスイッチングコンバータ回路１０の各トランジスタの状態を示す。
図４に示すように、ＭＯＳトランジスタＱ４が常にオフする。ＭＯＳトランジスタＱ１とＱ２は、相補的にオンオフする。
ＭＯＳトランジスタＱ１がオンしＭＯＳトランジスタＱ２がオフすると（図４（Ａ））、入力端子ＴｉはインダクタＬ１を介して出力端子Ｔｏに接続される。降圧動作において入力端子Ｔｉは出力端子Ｔｏより高電位であるため、ダイオードＤ１が順方向にバイアスされてオンする。ダイオードＤ１がオンすると、インダクタＬ１には入力電圧Ｖinと出力電圧Ｖoutとの差に応じた電圧が印加され、入力端子Ｔｉから入力される電力が蓄積される（第１の状態）。
他方、ＭＯＳトランジスタＱ２がオンし、ＭＯＳトランジスタＱ１がオフすると（図４（Ｂ））、インダクタＬ１は入力端子Ｔｉから切り離されて基準電位ＶＳＳに接続される。これにより、インダクタＬ１に蓄積された電力がダイオードＤ１を介してキャパシタＣ１に放出される（第２の状態）。
【００４５】
図５は、昇圧動作時におけるスイッチングコンバータ回路１０の各トランジスタの状態を示す。
図５に示すように、昇圧動作ではＭＯＳトランジスタＱ１が常にオンし、ＭＯＳトランジスタＱ２が常にオフする。
ＭＯＳトランジスタＱ４がオンすると（図５（Ｂ））、インダクタＬ１は入力端子Ｔｉと基準電位ＶＳＳとの間に接続される。これによりインダクタＬ１には入力電圧Ｖinが印加され、入力端子Ｔｉから入力される電力が蓄積される（第１の状態）。
他方、ＭＯＳトランジスタＱ４がオフすると（図５（Ｃ））、インダクタＬ１は基準電位ＶＳＳから切り離されて出力端子ＴｏにダイオードＤ１を介して接続される。これにより、インダクタＬ１に蓄積された電力はダイオードＤ１を介してキャパシタＣ１に放出される（第２の状態）。
【００４６】
次に、スイッチ制御回路５０によるスイッチングコンバータ回路１０の制御について説明する。各部の動作はその機能説明で既に行ったので、ここでは主に、ＰＦＭモードからＰＷＭモードへの切り替え時の動作説明を行う。
本実施形態ではモード切り替えをスムーズに行うために、例えば図１に示すように、コンデンサ接続スイッチＳＷと電圧発生回路３０を設けているが、まず、これらの機能を無効にした場合を説明し、次に、これらの機能を有効にした場合を説明する。そして、両者を回路シミュレーションでの波形観察により比較する。
【００４７】
図６（Ａ）に、入出力電圧比(Ｖin／Ｖout)と降圧、昇圧、昇降圧との関係を模式的に示す。なお、図６（Ａ）においては、スイッチングコンバータ回路１０の構成を制御箇所のみ簡略化して示している。
符号Ｓ４はＰＷＭモードにおける降圧時の回路制御状態を示す。ＰＦＭモードの降圧では、ＭＯＳトランジスタＱ１,Ｑ２の制御を出力電圧Ｖoutに基づいて行うフィードバック（ＦＢ）制御とし、ＭＯＳトランジスタＱ４の制御を入力電圧Ｖinに基づいて行うフィードフォワード（ＦＦ）制御とすることが可能である。
降圧の場合、その制御対象のスイッチ素子に与える信号のデューティ比Ｄ(ON duty)を用いたＰＷＭスイッチングレギュレータの関係式からＶin／Ｖout＝１／Ｄが得られる。ここでデューティ比Ｄは、図２に示すＧｍアンプＧＭＡの出力電圧（ＰＷＭ差信号ＳＡ）で可変できる。降圧動作により入出力電圧比(Ｖin／Ｖout)が上昇する。
【００４８】
一方、符号Ｓ５はＰＷＭモードにおける昇圧時の回路制御状態を示す。この場合、ＦＢとＦＦの制御対象をそれぞれＭＯＳトランジスタＱ４と、ＭＯＳトランジスタＱ１およびＱ２として、上記状態Ｓ４と逆にしている。
昇圧の場合、その制御対象のスイッチ素子に与える信号のデューティ比Ｄ(ON duty)を用いたＰＷＭスイッチングレギュレータの関係式からＶin／Ｖout＝１−Ｄが得られる。ここでデューティ比Ｄは、図２に示すＧｍアンプＧＭＡの出力電圧（ＰＷＭ差信号ＳＡ）で可変できる。昇圧動作により入出力電圧比(Ｖin／Ｖout)が低下する。
【００４９】
昇圧から降圧に遷移する入出力電圧比(Ｖin／Ｖout)のしきい値と、その逆の場合のしきい値とでヒステリシスを持たせることにより昇圧と降圧が短い時間に交互に繰り返されることを防止して動作の安定を図っている。この機能はスイッチ制御回路５０が備える。
【００５０】
符号Ｓ１はＰＦＭモードにおける降圧時の回路制御状態を示す。ここで電流計の回路記号は動作モード判定回路２０と電流判定回路４０の機能を表している。ＭＯＳトランジスタＱ４は常時オンであることから省略され、スイッチ制御回路５０はＭＯＳトランジスタＱ１とＱ２を制御する。
符号Ｓ３はＰＦＭモードにおける昇圧時の回路制御状態を示す。昇圧ではＭＯＳトランジスタＱ１が常時オン、ＭＯＳトランジスタＱ２が常時オフであることからそれらを省略している。スイッチ制御回路５０はＭＯＳトランジスタＱ４を制御する。
符号Ｓ２はＰＦＭモードにおける昇降圧時の回路制御状態を示す。昇降圧では、スイッチ制御回路５０がＭＯＳトランジスタＱ１およびＱ２と、ＭＯＳトランジスタＱ４の両方を制御する。この動作はリップル抑制や応答性を高くしたい場合に導入できるが、消費電力は大きくなる。
ＰＦＭモードでも降圧または昇圧と昇降圧との遷移時にヒステリシスを持たせることが望ましい。
【００５１】
図６（Ｂ）〜図６（Ｆ）に、ＰＦＭからＰＷＭへのモード遷移時の波形図を示す。同図（Ｂ）は出力電圧Ｖoutを示し、（Ｃ）は図２のコンパレータ６１とコンパレータ６３から得られる制御信号ＦＢ＿ＰＷＭの波形を示す。ここではコンパレータ６１とコンパレータ６３は共通の１つのコンパレータを共用することにより実現している。同図（Ｄ）はインダクタＬ１を流れる電流（コイル電流）Ｉ(L1)を示す。（Ｅ）と（Ｆ）は、ＰＷＭへの切り替え信号を示す。
【００５２】
ＰＦＭモードではコイル電流Ｉ(L1)が制御信号ＦＢ＿ＰＷＭの立ち上がりをトリガとして流れ始め、その上限レベルが決められている。また、コイル電流を流すタイミングが間欠的でその周期が一定でない。よって出力電圧Ｖoutを目標値に近づける制御の応答性が悪い。
ＰＷＭモード選択信号ＰＷＭ＿ＳＥＬが活性化する時間Ｔ１でＰＦＭからＰＷＭへのモード切り替えを行う。このとき図２に示す回路において、ＧｍアンプＧＭＡが微小電流を流しているアイドリング状態または電源休止状態から電源供給状態に復帰する。しかし、ノードＮＤの電位は前回のＰＷＭからＰＦＭに遷移したときの状態で決まり不定である。したがって、その電位に対してＧｍアンプＧＭＡの復帰時の初期駆動能力が過剰あるいは不足となり、その結果、出力電圧Ｖoutにオーバーシュートやアンダーシュートが生じることがある。
そのような不具合を防止するには、ＰＷＭ先行動作信号ＰＲＥ＿ＰＷＭによって時間Ｔ１より前の時間Ｔ０でＧｍアンプＧＭＡを起動させ十分な先行起動期間を経て、回路上のモード切り替えを時間Ｔ１で行う必要がある。
【００５３】
図７に、十分な先行起動期間を取った場合の回路シミュレーション結果を示す。同図（Ａ）にノードＮＤの電位を、（Ｂ）に出力電圧Ｖoutを、（Ｃ）にＰＷＭ先行動作信号ＰＲＥ＿ＰＷＭを、（Ｄ）にＰＷＭモード選択信号ＰＷＭ＿ＳＥＬを示す。
時間Ｔ０で先行してＧｍアンプＧＭＡが起動し、先行起動期間を経て時間Ｔ１でモード切替を行う場合、図７（Ａ）のノードＮＤのノード電位Ｖ(ND)の波形からは十分な先行起動期間が設けられていると見えるが、実際の時間Ｔ１を過ぎてもノード電位Ｖ(ND)は少しずつ上昇しており、その理想電圧と僅かな電圧差ΔＶがある。この電圧差ΔＶに起因して図７（Ｂ）に示すようにＰＷＭ制御後に出力電圧Ｖoutが低下するアンダーシュートが発生している。
同じ現象を実際の評価波形で見ると、図８に示すように、出力電圧Ｖoutがアンダーシュートを脱して安定状態になるまでＧｍアンプＧＭＡの先行起動期間はさらに数倍に長くしなくてはならないことが判る。
長い先行起動期間が必要なことはＰＦＭとＰＷＭを切り替えるスイッチング電源の効率や応答性の向上、さらには消費電力の低減を阻害する。
【００５４】
次に、図２のコンデンサ接続スイッチＳＷと電圧発生回路３０の機能を起動するときのシミュレーション結果と評価波形の変化について述べる。
図９（Ａ）にコイル電流Ｉ(L1)、（Ｂ）に入力電圧Ｖinと出力電圧Ｖout、（Ｃ）にノード電位Ｖ(ND)の時間変化を示す。
ここでは図２の理想電圧計算器５５により理想電圧ＳＥを算出してから、図９の時間Ｔ２のモード切替より前に、当該理想電圧ＳＥをコンデンサＣＣに設定している（図９（Ｃ）はコンデンサＣＣの保持電圧Ｖ(CC)を示す）。図９（Ａ）に示すようにＰＦＭからＰＷＭにモード遷移するとコイル電流Ｉ(L1)は０.１[Ａ]から１[Ａ]に急激に増大しているが、出力電圧Ｖoutは２０[mV]のリップルが発生しているのみで大きなオーバーシュートやアンダーシュートは発生していない。
【００５５】
図１０に評価波形を示す。
同図中（ａ）と（ｂ）が図１および図２に示すスイッチ制御信号ＳＤ１とＳＤ２の波形を示す。また、（ｃ）に出力電圧Ｖoutの波形、（ｄ）にＰＷＭモード選択信号ＰＷＭ＿ＳＥＬの波形を示す。
時間Ｔ３でＰＦＭからＰＷＭへのモード切替が行われているが、出力電圧Ｖoutは殆ど乱れていないことから制御の安定性が保たれている。
【００５６】
本実施形態によれば、ＰＷＭモードのＧｍアンプ出力の理想電圧を電圧発生回路により予め計算しておき、ＰＦＭからＰＷＭへの切り替え時に、あるいはそれより若干前に理想電圧をＧｍアンプの出力から切り離されているコンデンサで保持することにより、コンデンサＣＣを位相補償等のために接続した場合でも、安定してスムーズなモード切り替えが可能である。そのため、応答性、リップル抑制および無駄な消費電力の抑制が可能なスイッチング電源装置を提供できる。
また、本発明においては、ダイオードＤ１に代えて、主制御部６０によってオンオフが制御されるＭＯＳトランジスタを用いる構成とすることもできる。
【図面の簡単な説明】
【００５７】
【図１】本発明の実施形態に係るスイッチング電源装置の構成図である。
【図２】図１の一部の詳細を示す回路図である。
【図３】電圧発生回路の具体例を示す回路図である。
【図４】（Ａ）および（Ｂ）はスイッチングコンバータ回路の降圧時の動作図である。
【図５】（Ａ）および（Ｂ）はスイッチングコンバータ回路の昇圧時の動作図である。
【図６】（Ａ）は入出力電圧比と回路動作の関係を示す図である。（Ｂ）〜（Ｆ）は、本発明適用前のＧｍアンプの先行起動（準備）を行う場合の信号（電圧等の）波形図である。
【図７】（Ａ）〜（Ｄ）は本発明適用前のシミュレーションから得られる信号波形図である。
【図８】本発明適用前の評価波形図である。
【図９】（Ａ）〜（Ｃ）は本発明適用後のシミュレーションから得られる信号波形図である。
【図１０】本発明適用後の評価波形図である。
【符号の説明】
【００５８】
１０…スイッチングコンバータ回路、２０…動作モード判定回路、３０…電圧発生回路、４０…電流判定回路、５０…スイッチ制御回路、５１…ＰＷＭフィードバック回路、５２…ＰＦＭフィードバック回路、５３,５４,６１,６３…コンパレータ、５５…理想電圧計算器、５６…電圧源、５７…選択回路、Ｑ１…ｐ型ＭＯＳトランジスタ、Ｑ２，Ｑ４…ｎ型ＭＯＳトランジスタ、Ｄ１…ダイオード、Ｃ１，ＣＣ…キャパシタ、Ｒ１,Ｒ２,Ｒ３,Ｒ６…抵抗、Ｒ１１〜Ｒ１５…エレメント抵抗、Ｌ１…インダクタ、Ｔｉ…入力端子、Ｔｏ…出力端子、Ｖin…入力電圧、Ｖout出力電圧
【図１】
2008061433.tif 000003
【図２】
2008061433.tif 000004
【図３】
2008061433.tif 000005
【図４】
2008061433.tif 000006
【図５】
2008061433.tif 000007
【図６】
2008061433.tif 000008
【図７】
2008061433.tif 000009
【図８】
2008061433.tif 000010
【図９】
2008061433.tif 000011
【図１０】
2008061433.tif 000012