(57)【要約】【課題】フィンに沿って均一なドーピングが得られるフィンベース半導体素子のドーピング方法を提供する。【解決手段】フィンベース半導体素子のドーピング方法は、上面、左側壁面および右側壁面を備えるフィンであって、少なくとも１つのフィンのパターニングを行うステップと、高さ、幅および長さを有する第１ブロック材料の右側壁である第１ターゲット面を設けるステップと、０度とは異なる入射角αで、前記第１ターゲット面に衝突する第１の１次イオンビームを走査して、第１の２次イオンビームを誘起するステップと、前記第１の２次イオンビームを用いて、前記第１ターゲット面に対向した、前記フィンの前記左側壁面および前記上面のドーピングを行うステップとを含む。【選択図】図４
2008053729.tif 000002
【特許請求の範囲】
【請求項１】
フィンベース半導体素子のドーピング方法であって、
上面、第１側壁面および第２側壁面を備えるフィンであって、少なくとも１つのフィンのパターニングを行うステップと、
所定の高さ、幅および長さを有する第１ブロック材料の側壁である第１ターゲット面を、前記フィンの第１側壁面に面するように設けるステップと、
０度とは異なる第１入射角で、前記第１ターゲット面に衝突する第１の１次イオンビームを走査して、第１の２次イオンビームを誘起するステップと、
前記第１の２次イオンビームを用いて、前記第１ターゲット面に面した、少なくとも前記側壁面および、可能ならば前記フィンの前記上面のドーピングを行うステップとを少なくとも含むフィンベース半導体素子のドーピング方法。
【請求項２】
第２ブロック材料の反対側の側壁である第２ターゲット面を、フィンの第２側壁面に面するように設けるステップをさらに含み、
第２ブロック材料は、前記フィンの前記上面が、好ましくは完全に前記１次ビームの影になるように、所定の高さ、幅および長さを有するようにした請求項１記載のフィンベース半導体素子のドーピング方法。
【請求項３】
０度とは異なり、好ましくは、第１入射角と反対かつ同等である第２入射角で、前記第２ターゲット面に衝突する第２の１次イオンビームを走査して、第２の２次イオンビームを誘起するステップを含み、
前記第１ブロック材料は、前記フィンの前記上面が、好ましくは完全に前記第２の１次ビームの影になるように、前記高さ、幅および長さを有するものであり、
前記第２の２次イオンビームを用いて、前記第２ターゲット面に面した、前記第２側壁面および、可能ならば前記フィンの前記上面のドーピングを行うステップを含む請求項２記載のフィンベース半導体素子のドーピング方法。
【請求項４】
前記第１ターゲット面は、前記フィンの第１側壁面に対して５ｎｍ〜５０ｎｍの範囲にある距離で配置され、前記第２ターゲット面は、前記フィンの第２側壁面に対して５ｎｍ〜５０ｎｍの範囲にある距離で配置されている請求項１〜３のいずれかに記載のフィンベース半導体素子のドーピング方法。
【請求項５】
前記第１および第２入射角は、前記１次イオンビームが前記フィンの前記上面に衝突しないように選択されている請求項１〜４のいずれかに記載のフィンベース半導体素子のドーピング方法。
【請求項６】
前記入射角は、前記フィンの前記上面の法線に対して約１０度〜約８０度の範囲内である請求項５記載のフィンベース半導体素子のドーピング方法。
【請求項７】
前記入射角は、前記フィンの前記上面の法線に対して約４５度である請求項６記載のフィンベース半導体素子のドーピング方法。
【請求項８】
前記入射角は、下記の式によって、前記ブロック材料の高さによって決定される請求項１〜７のいずれかに記載のフィンベース半導体素子のドーピング方法。
Ｔａｎ（９０−α）＝ＳＨ／（Ｗ＋ＴＤ）
ここで、ＢＨ＝前記ブロック材料（５０７）の高さ、Ｈ＝前記フィンの高さ、Ｗ＝前記フィンの幅、ＴＤ＝前記フィンと前記ターゲット面の間の距離である。
【請求項９】
前記ブロック材料の前記材料は、ドープされ、またはアンドープのものである請求項１〜８のいずれかに記載のフィンベース半導体素子のドーピング方法。
【請求項１０】
前記アンドープのブロック材料に衝突する前記１次イオンビームのイオンは、ドープイオンを含む請求項９記載のフィンベース半導体素子のドーピング方法。
【請求項１１】
前記２次イオンビームは、後方散乱したドープイオンを含む請求項１０記載のフィンベース半導体素子のドーピング方法。
【請求項１２】
前記ドープしたブロック材料に衝突する前記１次イオンビームのイオンは、スパッタされたドープイオンを含む前記２次イオンビームを誘起する請求項９記載のフィンベース半導体素子のドーピング方法。
【請求項１３】
少なくとも１つのフィンのパターニングを行う前記ステップは、少なくとも第２フィンからフィンピッチで配置された、列状またはアレイ状の少なくとも第１フィンを提供することをさらに含む請求項１〜１２のいずれかに記載のフィンベース半導体素子のドーピング方法。
【請求項１４】
前記ブロック材料は、前記少なくとも第１フィンと前記少なくとも第２フィンとの間に位置決めされる請求項１３記載のフィンベース半導体素子のドーピング方法。
【請求項１５】
前記ブロック材料は、前記少なくとも第２フィンの上に位置決めされる請求項１３記載のフィンベース半導体素子のドーピング方法。
【請求項１６】
請求項１〜１５のいずれかに記載の方法によって得られるマルチゲート素子であって、
基板と、
少なくとも２つの側壁面および上面を備えたフィンと、
ゲートと、
誘電体層および前記フィンの回りに包まれたゲート電極と、
前記フィンの側壁面および上面に沿って２次イオンビームからのイオンで均一にドープされ、前記イオンは前記面の特定の場所にあるソース／ドレイン延長注入部とを備えるマルチゲート素子。
【請求項１７】
前記特定の場所は、フィンをドープするために用いられる前記２次イオンビームからの２次イオンが基板に到達する場所である請求項１６記載のマルチゲート素子。
【請求項１８】
前記特定の場所は、使用可能なフィンが無く、堆積したブロック材料が無い位置の基板上である請求項１７記載のマルチゲート素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、半導体素子に関するものであり、特に、イオン注入(implantation)を用いることによって、フィン(fin)ベース半導体素子のドーピング方法に関する。
【背景技術】
【０００２】
シリコンＭＯＳ素子のサイズ縮小が、半導体産業において大きな挑戦となっている。当初、素子の幾何形状的な縮小はＩＣ性能で多くの改善を付与しているが、今日では、新しい技術、方法、材料およびデバイス構造が、９０ｎｍの技術ノードを超えて導入する必要がある。
【０００３】
従来のプレーナ素子を縮小する場合に１つの大きな問題は、素子性能を支配し始める短チャネル効果である。この問題の解決法は、マルチゲート電界効果トランジスタ（ＭＵＧＦＥＴ）の導入であり、しばしばフィンベース半導体素子またはＦＩＮＦＥＴと称されている。これらの３次元構造により、ゲートが薄い半導体フィンの回りに包まれて、チャネルに関して改善したゲート制御（より少ない短チャネル効果）が、マルチゲートを使用することによって達成されていた。
【０００４】
【特許文献１】米国特許公開第２００４／０２１７４３３号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
これらのＭＵＧＦＥＴの製造についての重要な問題は、ソースドレイン延長部(extension)の均一なドーピングである。従来のプレーナ素子では、ソースドレイン延長部は、イオン注入を行うことによって、容易に機能することができる。こうしてソースドレイン領域は、ウエハ表面の面内で作製することができる。しかしながら、ＭＵＧＦＥＴに関しては、ソースドレイン延長部のドーピングは、３次元的な手法で行う必要がある。特に、フィンの上面ドーピングおよび側壁ドーピングが必要である。これは、典型的には、米国特許公開第２００４／０２１７４３３号にも記載されているように、２つのイオン注入ステップを適用することによって行われる。
【０００６】
第１ステップでは、ドーピングイオンが、半導体フィン上面の法線に対して傾斜角αで打ち込まれ、左側（第１）の側壁表面および上面をドープする。第２ステップでは、ドーピングイオンが、半導体フィン上面の法線に対して傾斜角−αで打ち込まれ、右側（第２）の側壁表面および上面をドープする。到来するイオンの傾斜角αの良好な制御を用いた集束ビームの使用により、フィン上面での注入量対フィン側壁での注入量の分布は、常に不均一である。
【０００７】
さらに、４５度とは異なる傾斜角を用いているため、等価エネルギーがフィンの上面と側面で相違している。特に、米国特許公開第２００４／０２１７４３３号に記載されたような方法では、フィン側壁で受ける注入と比べて、フィン上面は２回の注入を受けることになる。特に、シート抵抗比、即ち、上面でのシート抵抗対側壁面でのシート抵抗は、２：１である。これにより、ソースドレイン延長部の接合は、フィンに沿って全部が均一（または一致(conformal)）とならない。これは、素子性能および短チャネル効果の制御にとって最適ではない。均一なドーピングのためには、１に近いシート抵抗比である必要がある。
【０００８】
さらに、３２ｎｍの高密度回路では、これらの延長部の注入が１０度未満の角度に制限されており、このことは、フィンに沿った全ての均一なドーピングプロファイルを得るのをより困難にしている。
【０００９】
本発明の目的は、上述のような不具合を克服する、マルチゲート素子のドーピング方法を提供することである。特に、本発明の目的は、上面と側壁面とのシート抵抗比が１に近くなる、マルチゲート素子のドーピング方法を提供することである。
【課題を解決するための手段】
【００１０】
フィンベース半導体素子のドーピング方法は、上面、第１（左側）側壁面および第２（右側）側壁面を備えるフィンであって、少なくとも１つのフィンのパターニングを行うステップと、
所定の高さ、幅および長さを有する第１ブロック材料の側壁である第１ターゲット面を、前記フィンの第１側壁面に面するように設けるステップと、
０度とは異なる第１入射角（α）で、前記第１ターゲット面に衝突する第１の１次イオンビームを走査して、第１の２次イオンビームを誘起するステップと、
前記第１の２次イオンビームを用いて、前記第１ターゲット面に面した、少なくとも前記側壁面および、可能ならば前記フィンの前記上面のドーピングを行うステップとを含む。
【００１１】
本発明の好ましい実施形態では、第２ターゲット面が設けられる。前記第２ターゲット面は、第２ブロック材料の反対側の側壁であって、前記フィンの前記第２側壁面に対向して配置される。第２ブロック材料は、所定の高さ、幅および長さを有し、前記フィンの前記上面は、（完全に）前記１次ビームの影になっている。
【００１２】
本発明の好ましい実施形態では、フィンベース半導体素子のドーピング方法は、０度とは異なり、好ましくは、第１入射角と反対かつ同等である第２入射角で、前記第２ターゲット面に衝突する第２の１次イオンビームを走査して、第２の２次イオンビームを誘起するステップを含み、
前記第１ブロック材料は、前記フィンの前記上面が（完全に）前記第２の１次ビームの影になるように、前記高さ、幅および長さを有するものであり、
前記第２の２次イオンビームを用いて、前記第２ターゲット面に面した、前記第２側壁面および、可能ならば前記フィンの前記上面のドーピングを行うステップを含む。
【００１３】
本発明の好ましい実施形態では、前記第１ターゲット面は、５ｎｍ〜５０ｎｍの範囲にある距離で、前記フィンの第１側壁面に対して５ｎｍ〜２５ｎｍの範囲に配置され、
前記第２ターゲット面は、５ｎｍ〜５０ｎｍの範囲にある距離で、前記フィンの第２側壁面に対して５ｎｍ〜２５ｎｍの範囲に配置されている。これらの距離は等しいことが好ましい。
【００１４】
本発明の好ましい実施形態では、前記第１および第２入射角（α），（−α）は、前記１次イオンビームが前記フィンの前記上面に衝突しないように選択される。前記入射角は、約１０度〜約８０度の範囲内であることが好ましい。前記フィンの前記上面の法線に対して１０度〜３０度、３０度〜５０度、５０度〜８０度。特に、前記入射角は、前記フィンの前記上面の法線に対して約４５度である。
【００１５】
本発明の好ましい実施形態では、前記入射角は、下記の式によって、前記ブロック材料の高さによって決定される。
Ｔａｎ（９０−α）＝（前記ブロック材料の高さ−前記フィンの高さ）／（前記フィンの幅＋前記フィンと前記ターゲット面の間の距離）
【００１６】
前記ブロック材料の前記材料は、ドープされているものでもよく、アンドープのものでもよい。
【００１７】
本発明の第１実施形態では、前記アンドープのブロック材料に衝突する前記１次イオンビームのイオンは、ドープイオンを含み、後方散乱したドープイオンを含む前記２次イオンビームを誘起する。
【００１８】
本発明の好ましい実施形態では、前記ドープしたブロック材料に衝突する前記１次イオンビームのイオンは、スパッタされたドープイオンを含む前記２次イオンビームを誘起する。
【００１９】
本発明の好ましい実施形態では、少なくとも１つのフィンのパターニングを行う前記ステップは、少なくとも第２フィンからフィンピッチで配置された、列状またはアレイ状の少なくとも第１フィンを提供することをさらに含む。
【００２０】
本発明の好ましい実施形態では、前記ブロック材料は、前記少なくとも第１フィンと前記少なくとも第２フィンとの間に位置決めされる。
【００２１】
本発明の好ましい実施形態では、ブロック材料は、前記少なくとも第２フィンの上に位置決めされ、これにより前記フィンを重ねて、ブロック材料とフィンの交互列を作成する。
【００２２】
マルチゲート素子は、
基板と、
少なくとも２つの側壁面および上面を備えたフィンと、
ゲート誘電体と、
前記フィンの回りに包まれたゲート電極と、
前記フィンの側壁面および上面に沿って２次イオンビームからのイオンで均一にドープされ、前記イオンは前記面の特定の場所にあるソース／ドレイン延長注入部とを備える。
【００２３】
本発明の好ましい実施形態では、マルチゲート素子の前記特定の場所は、フィンをドープするために用いられる前記２次イオンビームからの２次イオンが基板に到達する場所である。
【００２４】
本発明の好ましい実施形態では、前記特定の場所は、使用可能なフィンが無く、堆積したブロック材料が無い位置の基板上である。
【００２５】
全ての図面は、本発明の幾つかの態様および実施形態を示すことを意図している。記載した図面は、概略的であって、非限定なものである。
【発明を実施するための最良の形態】
【００２６】
本発明の１つ又はそれ以上の実施形態について、添付した図面を参照しつつ詳細に説明する。本発明は、これによっては限定されず、請求項によって限定される。記載した図面は、概略的であって、非限定なものである。図面において、幾つかの要素のサイズは、強調しているかもしれず、説明目的のため縮尺どおりには描いていない。寸法および相対寸法は、本発明の現実の実施に必ずしも対応していない。当業者は、本発明の範囲に包含される本発明の数多くの変形および修正を認識することができる。従って、好ましい実施形態の説明は、本発明の範囲を制限するものとみなすべきでない。
【００２７】
さらに、説明および請求項の中の用語「第１」「第２」等は、類似した要素を区別するために用いており、必ずしも連続した順番または時系列の順番を記述するためのものでない。こうして用いた用語は、適切な状況下で交換可能であって、ここで説明した本発明の実施形態がここで説明または図示した以外の他の順番で動作可能であると理解すべきである。
【００２８】
さらに、説明および請求項の中の用語「上」、「底」、「左」、「右」、「の上に(over)」、「の下に(under)」等は、説明目的で使用しており、必ずしも相対的な位置を記述するためのものでない。こうして用いた用語は、適切な状況下で交換可能であって、ここで説明した本発明の実施形態がここで説明または図示した以外の他の向きで動作可能である。例えば、要素の「左」と「右」は、この要素の対向する側に配置されていることを示す。
【００２９】
請求項で使用した用語「備える、含む(comprising)」は、それ以降に列挙された手段に限定されるものと解釈すきべきでなく、他の要素またはステップを除外していないことに留意すべきである。そして「手段Ａ，Ｂを備える素子」という表現の範囲は、構成要素Ａ，Ｂだけからなる素子に限定すべきでない。本発明に関して、素子の関連した構成要素だけがＡ，Ｂであることを意味する。
【００３０】
本願で参照した用語「ターゲット面」は、１次イオンビームが集束され、そこから２次イオンビームが放出される表面を規定するために用いている。前記１次および２次ビームのイオンは、同じでもよく、そうでなくてもよい。
【００３１】
プレーナ電界効果トランジスタは、ウエハ表面の面内にあるチャネルと、チャネルと同じ面内でこのウエハ表面の上面に配置されたゲートからなる。本発明は、マルチゲート電界効果トランジスタ（ＭＵＧＦＥＴ）に関するものである。マルチゲート電界効果トランジスタを製造するために、半導体材料（例えば、Ｓｉ，ＳｉＧｅ）がパターニングされて、フィン形状の本体を形成する。このフィン形状の本体により、マルチゲート素子は、しばしばＦＩＮＦＥＴ素子とも称される。
【００３２】
図１と図２に示すように、フィン（１０１）が、ウエハ／基板の表面（１００）から高くなっている。フィン（１０１）は、幅（Ｗ）、高さ（Ｈ）および長さ（Ｌ）によって決定され、上面（１０２）と、第１（左側）側壁面（１０３）と、第２（右側）側壁面（１０４）とを備える。ゲート誘電体およびゲート電極（２０５）は、フィン（２０１）のチャネル領域の回りに包まれている。
【００３３】
ゲート電極の形状に応じて、異なるタイプのマルチゲート電界効果トランジスタが定義可能である。二重ゲートＦＩＮＦＥＴは、ゲートがフィンの２つの側壁面の導電率のみを制御するマルチゲート素子である。こうした素子は、しばしば二重ゲート素子とも称される。オメガゲートＦＩＮＦＥＴ（ΩゲートＦＩＮＦＥＴ）は、ゲートがフィンの２つの側壁面（２０３，２０４）および上面（２０２）の導電率を制御するマルチゲート素子である。こうしたオメガゲートＦＩＮＦＥＴの断面図を図２に示す。ＵゲートＦＩＮＦＥＴは、ゲートがフィンの２つの側壁面および底面の導電率を制御するマルチゲート素子である。ラウンド(round)ゲートＦＩＮＦＥＴは、ゲートがフィンの２つの側壁面、上面および底面の導電率を制御するマルチゲート素子である。
【００３４】
ＭＵＧＦＥＴは、シリコン・オン・インシュレータ基板（ＳＯＩ）の上に製造可能である。ＳＯＩ基板は、いろいろな方法、例えば、注入酸素（ＩＭＯＸ）による分離またはウエハ結合などで製作可能である。歪み(strained)シリコン・オン・インシュレータ基板（ＳＳＯＩ）や歪緩和(relaxed)Ｓｉ１−ｘＧｅｘ・オン・インシュレータ（ＳＧＯＩ）も使用できる。代替として、ＭＵＧＦＥＴは、バルク材料上にも製造可能であり、これはバルクＭＵＧＦＥＴと称される。
【００３５】
本発明は、フィンベース半導体素子のドーピング方法を提供するものであり、上面、左側壁面および右側壁面を備える、少なくとも１つのフィンのパターニングを行うステップと、ある高さ、幅および長さを有する第１ブロック材料の右側壁である第１ターゲット面を設けるステップと、０度とは異なる第１入射角（α）で、前記第１ターゲット面に衝突する第１の１次イオンビームを走査し、第１の２次イオンビームを誘起するステップと、前記２次イオンビームを用いて、前記第１ターゲット面に対向する前記フィンの前記左側壁面および前記上面のドーピングを行うステップとを含む。
【００３６】
本発明の方法の第１ステップにおいて、少なくとも１つのフィンが、フォトリソグラフステップを用いたり、スペーサで規定されるフィンをパターニングするためのスペーサ技術を用いたりして、基板内にパターン形成される。フィン（１０１）は、幅（Ｗ）、高さ（Ｈ）および長さ（Ｌ）を有する。フィンは、上面（１０２）と、２つの側壁面（１０３，１０４）とを備える。特に、左側壁面（１０３）および右側壁面（１０４）が規定される。例えば、３２ｎｍ技術ノードでは、フィン幅は約１０ｎｍ〜２０ｎｍであり、フィン高さは約６０ｎｍである。
【００３７】
本発明の好ましい実施形態では、図３に示すように、フォトリソグラフステップを用いたり、スペーサで規定されるフィンをパターニングするためのスペーサ技術を用いたりして、複数のフィンが基板内にパターン形成される。前記複数のフィンは、少なくとも第１フィン（３０１ａ）と、連続フィン間の間隔を意味するフィンピッチ（Ｐ）だけ分離した少なくとも第２フィン（３０１ｂ）とを備える。各フィンは、上面（３０２）と、左側壁面（３０３）と、右側壁面（３０４）とを備える。例えば、３２ｎｍ技術ノードでは、フィン幅は約１０ｎｍ〜２０ｎｍであり、フィン高さは約６０ｎｍであり、フィンピッチは約１００ｎｍである。
【００３８】
本発明の方法の第２ステップにおいて、第１ターゲット面を設ける。これは、図４に示している。第１ターゲット面（４０６ｂ）は、ブロック材料（４０６）の右側面である。ターゲット面は、１次イオンビーム（４０８）が衝突し、フィン（４０１）の左側壁面（４０３）に対して平行に０ｎｍでない距離に位置決めされた表面として機能することになる。ターゲット面は、前記ブロック材料の高さおよび長さと等しい高さおよび長さを有する。前記ブロック材料の高さは、前記フィンの高さを超えている。
【００３９】
複数のフィンの場合、ターゲット面とフィンの側壁面との間の距離は、フィンピッチ（Ｐ）に依存する。ターゲット面とフィンの側壁面との間の距離は、フィンピッチよりかなり小さく、好ましくは５ｎｍ〜５０ｎｍの範囲である。例えば、３２ｎｍ技術ノードでは、前記ターゲット面は、フィンの側壁面から約１０ｎｍに配置してもよい。前記ターゲット面を含むブロック材料は、約８０ｎｍの幅を有する。
【００４０】
前記ブロック材料の前記材料は、当業者に知られた標準的な成膜技術、例えば、ＣＶＤ，ＰＥＣＶＤなどによって成膜することができる。前記材料の成膜後、前記ブロック材料は、露光、現像およびエッチングを含むフォトリソグラフステップを実施することよって、パターン加工される。
【００４１】
本発明の好ましい実施形態では、第２ターゲット面（４０７ａ）が設けられる。第２ターゲット面は、第２ブロック材料（４０７）の左側壁であり、前記フィン（４０１）の前記右側壁に対向するように位置決めされる。前記第２ブロック材料は、前記フィンの前記上面が前記１次ビーム（４０８）から完全に影になるような高さ、幅および長さを有する。これは、前記１次ビーム（４０８）が、前記上面（４０２）に衝突しなくなることを意味する。これは、図４でも示されている。
【００４２】
本発明の方法の第３ステップにおいて、第１の１次イオンビーム（４０８）は、０度とは異なる入射角αで、前記第１ターゲット面（４０６ａ）に衝突して走査され、これにより第１の２次イオンビーム（４０９）を誘起している。入射角αは、フィンの上面（４０２）の法線に関して選ばれる。前記１次イオンビーム（４０８）の入射角は、前記１次イオンビーム（４０８）がフィンの上面（４０２）に衝突しないように選ばれることが重要である。前記入射角αは、好ましくは、１０度〜８０度の範囲内で選ばれる。
【００４３】
このステップの後、左側壁面（４０３）および前記フィン（４０１）の前記上面（４０２）が、前記２次イオンビーム（４０９）の前記イオン（の一部）を用いてドープされる。しかし、前記上面（４０２）は、前記左側壁面（４０３）と比べて、前記２次イオンビーム（４０９）の前記イオンのより小さい部分、例えば、半分の部分を用いてドープされる。これは、前記第１ターゲット面（４０６ａ）において前記フィンの高さと等しいか、またはそれより高い高さで発生した後方散乱イオン（４０９）が、前記上面（４０２）のドーピングに関与するためである。
【００４４】
前記入射角の選択は、ターゲット面の高さ（そして、ブロック材料の高さ）にも関連している。好ましい実施形態では、入射角αは、前記入射角を持つ１次イオンビームがフィンの上面に衝突しないように選ばれる。ブロック材料の存在（即ち、前記ブロック材料の高さ、そして前記ターゲット面の高さ、および前記ターゲット面とフィンの間の距離）は、フィンを遮蔽し、または影にする。この手段は、前記１次イオンビームからのイオンが前記フィンの上面に到達するのを阻止している。これは、図５でも示されている。
【００４５】
フィン（５０１）を影にするために、フィンの隠蔽ブロックとして機能するブロック材料（５０７）の高さＢＨは、フィン（５０１）の高さＨより高くする必要がある。前記ブロック材料（５０７）の前記高さＢＨは、フィンの高さＨとフィンを影にするのに必要になる補足的な遮蔽高さＳＨとの合計に等しい。幾何形状パラメータに基づいて、所定の遮蔽高さＳＨ、所定のフィン幅Ｗ、所定のフィン高さＨ、フィン側壁面とターゲットの間の所定の距離ＴＤに関して、必要な入射角αを計算するために、下記の式が使用できる。
【００４６】
同じ式から、逆も同様に、ブロック材料の遮蔽高さＳＨは、所定の入射角α、所定のフィン幅Ｗ、所定のフィン高さＨ、フィン側壁面とターゲットの間の所定の距離ＴＤ、前記ターゲットの所定の遮蔽高さＳＨに関して計算することができる。
【００４７】
Ｔａｎ（９０−α）＝ＳＨ／（Ｗ＋ＴＤ）            …式（１）
【００４８】
例えば、３２ｎｍ技術ノードでは、約２０ｎｍのフィン幅が用いられる。ターゲット面とフィン側壁面の間の距離は、５ｎｍ〜２５ｎｍの範囲である。好ましくは、４５度の入射角が用いられる。式によると、前記ターゲット面の遮蔽高さは、２５ｎｍ〜４５ｎｍの範囲になるであろう。
【００４９】
本発明の好ましい実施形態では、図６に示すように、該方法は、第２の１次ビーム（６０８）が、０度とは異なる入射角−αで、前記第２ターゲット面（６０７ａ）に衝突して走査され、これにより第２の２次イオンビーム（６０９）を誘起している。入射角−αは、フィンの上面の法線に関して選ばれる。この場合、前記フィンの前記上面が前記第２の１次ビームから完全に影になるような高さ、幅および長さを有する前記第１ブロック材料が用いられる。
【００５０】
このステップにおいて、前記第２ターゲット面（６０７ａ）に対向した、前記フィンの前記右側壁面（６０４）および前記上面（６０２）が、前記２次イオンビーム（６０９）によってドープされる。このステップの後、左側壁面（６０３）および前記フィン（６０１）の前記上面（６０２）が、前記後方散乱イオン（６０９）の一部を用いてドープされる。しかし、前記上面（６０２）は、前記右側壁面（６０３）と比べて、前記後方散乱イオン（６０９）のより小さい部分、例えば、半分の部分を用いてドープされる。これは、前記第２ターゲット面（４０７ａ）において前記フィンの高さと等しいか、またはそれより高い高さで発生した後方散乱イオン（６０９）が、前記上面（６０２）のドーピングに関与するためである。
【００５１】
本発明の好ましい実施形態では、前記ブロック材料の材料は、アンドープ材料またはドープした材料となるように選ばれる。前記ブロック材料の材料に応じて、前記ターゲット面でのイオンビーム相互作用は異なってくる。材料がアンドープのものであれば、前記アンドープ材料は、シリコン窒化物、シリコン酸化物または、当業者に知られた他のアンドープ材料を含むことができる。材料がドープされているものであれば、前記ドープした材料は、例えば、ボロン、ヒ素、リンまたは、当業者に知られた他のドープした材料を含むことができる。
【００５２】
好ましい実施形態では、１次イオンビームは、ｎ型不純物（例えば、ヒ素、リン）またはｐ型不純物（例えば、ボロン）を含む。前記ブロック材料の材料は、アンドープのもの（例えば、窒化物、酸化物）である。前記１次ビームが前記アンドープのターゲット面に衝突すると、後方散乱イオンを含む２次イオンビームが発生する。前記２次イオンビームの不純物は、前記１次ビームの不純物と類似しており、例えば、ヒ素不純物を持つ１次ビームを用いた場合、後方散乱イオンビームもまたヒ素不純物を含む。前記２次後方散乱イオンビームの不純物の注入量は、入射角に依存する。好ましくは、４５度の入射角が用いられる。これはシミュレーションからも判った（図７を参照）。
【００５３】
このシミュレーションでは、４５度から８０度まで変化した異なる傾斜角αを用いた。３０００個のイオンを４５度の入射角でターゲット面（７０７ａ）に衝突させた場合、４３７個のイオンがフィンの側壁（７０４ａ）に向かって後方散乱している（７０９ａ）。こうして４５度の入射角では、後方散乱イオンの約１５％がフィンの側壁面に到達している。同じシミュレーションは、他の入射角についても繰り返すことが可能である。
【００５４】
前記ターゲット面に対向して位置決めされたフィンの側壁面は、前記２次イオンビームの前記不純物によってドープされるようになる。好ましくは、１次ビームは前記ターゲット面を横断して走査される。１次ビームのこの走査により、後方散乱イオンビームもまたフィンの側壁面に横断して走査され、前記フィンの側壁面および上面に沿って均一なドーピングを誘起することができる。
【００５５】
好ましい実施形態では、１次イオンビームは、中性イオン（例えば、Ｘｅ，Ａｒなどの希ガス）またはドープされるイオン（例えば、Ａｓ，Ｂ，Ｐ）を含む。前記ブロック材料の材料は、ｎ型不純物（例えば、ヒ素、リン）またはｐ型不純物（例えば、ボロン）でドープされている。
【００５６】
前記１次ビームが、前記ドープしたターゲット面に衝突すると、スパッタリングが生じて、スパッタされたドープイオンを含む２次イオンビームが発生する。前記２次イオンビームの不純物は、前記ブロック材料の不純物と類似しており、例えば、ヒ素不純物を持つ材料を用いた場合、スパッタされたイオンビームもまたヒ素不純物を含む。前記２次スパッタイオンビームの不純物の注入量は、入射角に依存する。
【００５７】
前記ターゲット面に対向して位置決めされたフィンの側壁面は、前記２次イオンビームの前記不純物によってドープされる。好ましくは、１次ビームは、前記ターゲット面を横断して走査される。１次ビームのこの走査により、スパッタイオンビームもまたフィンの側壁面に横断して走査され、前記フィンの側壁面および上面に沿って均一なドーピングを誘起することができる。
【００５８】
ターゲット面での１次イオンビームの走査は、いろいろな方向、例えば、左から右へ、そして上から下へ、あるいは上から下へ、そして左から右へ、あるいは当業者が容易に推測できる他の組合せで発生することが可能である。
【００５９】
本発明の他の好ましい実施形態では、複数のフィンが図８に示されている。この複数のフィンにおいて、少なくとも１つの第１フィン（８０１ａ）を含む第１アレイ、および少なくとも１つの第２フィン（８０１ｂ）を含む第２アレイが規定されている。こうして前記第１および第２フィンが互いに交互に並んでいる。前記第１フィンおよび前記第２フィンが位置決めされ、互いにフィンピッチで位置決めされる。
【００６０】
ブロック材料（８０６）が、前記第１アレイの前記少なくとも第１フィン（８０１ａ）の上に位置決めされ、前記第２アレイの前記少なくとも第２フィン（８０１ｂ）は独立して立ったままである。前記ブロック材料（８０６）の右側壁（８０６ａ）は、前記第２アレイの前記少なくとも第２フィン（８０１ｂ）の左側壁面（８０３ｂ）をドープする左ターゲット面として機能する。前記第２ブロック材料（８０７）の左側壁は、前記第２アレイの前記少なくとも第２フィン（８０１ｂ）の右側壁面（８０４ｂ）をドープする右ターゲット面（８０７ｂ）として機能する。
【００６１】
前記交互配置したフィンを用いることによって、少なくとも１つの第１フィンを含む前記第１アレイは、例えば、ｎ型不純物を用いてドープすることができ、少なくとも１つの第２フィンを含む前記第２アレイは、ｐ型不純物を用いてドープすることができる。
【００６２】
本発明の方法は、例えば、フィンの側壁面だけをドープする必要がある二重ゲート素子にも適用可能である。この場合、いずれのドーピングから上面をマスクするために、後続のステップが導入される。ハードマスクを前記上面の上に用いることによって、２次イオンビームが前記上面に到達するのを防止できる。前記ハードマスク材料は、窒化物、酸化物、または前記２次イオンが前記上面をドープするのを阻止できる他の材料で形成できる。
【００６３】
本発明の方法は、垂直形状の側壁面および上面での特性を変更する必要がある他の応用にも適用可能である。例えば、フィンを酸化物で置換できる。本発明の実施形態は、例えば、前記酸化物層の側壁面に対して平行かつ接近して位置決めされたターゲット面に衝突する１次イオンビームによって誘起された２次イオンビームを用いて、これらの特性を変化させることによって、この垂直な酸化物層の側壁面および上面の誘電特性を変更することが可能である。
【００６４】
本発明はまた、少なくとも１つのフィン（９０１）を備えたマルチゲート素子を開示しており（図９ａに示す平面図、図９ｂに示す断面図）、前記フィンは、上面（９０２）と、左側壁面（９０３）と、右側壁面（９０４）とを備えている。素子は、ゲート誘電体と、前記フィンの回りに包まれたゲート電極（９０５）と、前記フィンの側壁面および上面に沿ってビームイオンで均一にドープされた前記フィン内のソース／ドレイン延長注入部（９１２）と、本発明の方法からの前記２次イオンビームが基板に到達できる特定の場所（９１１）に前記ドープした不純物を含む基板とを備える。
【００６５】
２次イオンビームが基板に到達できる場所（９１１）は、使用可能なフィンが無く、堆積させるブロック材料が無い位置にある。ブロック材料（９１０）が堆積された基板上の位置では、ドーパントは検出されることがない。ドーパントの存在は、例えば、ＳＩＭＳ、ＳＳＳＲＭなど、当業者に知られたドーピング分布計測技術によって、検査することができる。
【図面の簡単な説明】
【００６６】
【図１】フィンおよびその幾何形状的な性質の概略図である。
【図２】マルチゲート素子の断面図である。
【図３】複数のフィンおよびその幾何形状的な性質の概略図である。
【図４】複数のフィンの左側壁面および上面をドープするための本発明の特定の実施形態を示す。
【図５】１次イオンビームの入射角と、フィンを影で覆うブロック材料の高さとの間の依存性を計算するための本発明の特定の実施形態を示す。
【図６】複数のフィンの右側壁面および上面をドープするための本発明の特定の実施形態を示す。
【図７】１次イオンビームの別々の入射角および誘起された後方散乱イオンを比較するために行ったシミュレーション結果を示す。
【図８】複数のフィンの右側壁面および上面をドープするための本発明の特定の実施形態を示す。
【図９ａ】本発明の特定の実施形態によって製造されたマルチゲート素子の平面図である。
【図９ｂ】本発明の特定の実施形態によって製造されたマルチゲート素子の断面図である。
【図２】
2008053729.tif 000003
【図９ｂ】
2008053729.tif 000004
【図１】
2008053729.tif 000005
【図３】
2008053729.tif 000006
【図４】
2008053729.tif 000007
【図５】
2008053729.tif 000008
【図６】
2008053729.tif 000009
【図７】
2008053729.tif 000010
【図８】
2008053729.tif 000011
【図９ａ】
2008053729.tif 000012
【外国語明細書】
2008053729.tif 000013
2008053729.tif 000014
2008053729.tif 000015
2008053729.tif 000016
2008053729.tif 000017
2008053729.tif 000018
2008053729.tif 000019
2008053729.tif 000020
2008053729.tif 000021
2008053729.tif 000022
2008053729.tif 000023
2008053729.tif 000024
2008053729.tif 000025
2008053729.tif 000026
2008053729.tif 000027
2008053729.tif 000028
2008053729.tif 000029
2008053729.tif 000030
2008053729.tif 000031
2008053729.tif 000032
2008053729.tif 000033
2008053729.tif 000034
2008053729.tif 000035
2008053729.tif 000036
2008053729.tif 000037
2008053729.tif 000038
2008053729.tif 000039
2008053729.tif 000040
2008053729.tif 000041
2008053729.tif 000042
2008053729.tif 000043
2008053729.tif 000044
2008053729.tif 000045