(57)【要約】【課題】表示パネルを高輝度化や大画面化した場合であっても、各表示画素に印加される電圧の変動を抑制して、表示データに対応した適切な輝度階調で良好に発光動作させることができ、表示画質に優れた表示装置及びその製造方法を提供する。【解決手段】表示パネル１０は、絶縁性基板１１の一面側から突出し、柵状又は格子状の平面パターンを有して連続的に配設され、共通電圧ラインＬｃとして兼用されるバンク１９により、列方向に配列された各表示画素（色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）の画素形成領域が画定される。ここで、バンク１９は、各画素形成領域Ｒpxに形成される画素電極１５の列方向の周縁部を覆うように形成された下地絶縁膜１８上に、チタンやクロム等の薄膜からなる下層金属層１９ａと、アルミニウムや銅等の薄膜からなる上層金属層１９ｂとを積層した構造を有している。【選択図】図４
2008076992.tif 000002
【特許請求の範囲】
【請求項１】
担体輸送層を有する発光素子を含む複数の表示画素を２次元配列した表示パネルを備えた表示装置において、
前記表示画素の画素形成領域を画定するための隔壁を有し、
前記隔壁は、隣接する前記表示画素の前記画素形成領域間を絶縁する絶縁膜上に、少なくとも、前記発光素子に対して第１の電圧を印加するための第１の電圧供給線を兼用する低抵抗の上部導電層と、前記絶縁膜と前記上部導電層とを接合する介在層としての下部導電層と、を積層して形成されていることを特徴とする表示装置。
【請求項２】
前記上部導電層は、前記複数の表示画素に設けられた前記発光素子の前記担体輸送層に前記第１の電圧を印加するための対向電極に接続されていることを特徴とする請求項１記載の表示装置。
【請求項３】
前記表示画素は、表示データに応じた発光駆動電流を生成する画素駆動回路と、前記発光駆動電流が供給されることにより、所定の輝度階調で発光動作する前記発光素子と、を有し、
前記画素駆動回路は、前記発光素子の前記担体輸送層に第２の電圧を印加するための第２の電圧供給線に接続されていることを特徴とする請求項１又は２記載の表示装置。
【請求項４】
少なくとも前記第２の電圧供給線は、下地配線部と接合するための第１の配線層と、該第１の配線層上に形成された低抵抗の第２の配線層と、を有していることを特徴とする請求項３記載の表示装置。
【請求項５】
前記第２の電圧供給線は、前記第２の配線層上に、前記第２の配線層の劣化を防止するための第３の配線層がさらに積層されていることを特徴とする請求項４記載の表示装置。
【請求項６】
前記絶縁膜は、シリコン窒化膜又はシリコン酸化膜からなり、前記上部導電層及び前記第２の配線層は、銅又はその合金、もしくは、アルミニウム又はその合金からなることを特徴とする請求項１又は４記載の表示装置。
【請求項７】
前記下部導電層及び前記第１の配線層は、チタン又はその合金、もしくは、クロム又はその合金からなることを特徴とする請求項１又は４記載の表示装置。
【請求項８】
前記第３の配線層は、チタン又はその合金、もしくは、クロム又はその合金からなることを特徴とする請求項５又は６記載の表示装置。
【請求項９】
担体輸送層を有する発光素子を含む複数の表示画素を２次元配列した表示パネルを備えた表示装置の製造方法において、
基板上に設定された前記表示画素の画素形成領域に画素電極を形成する工程と、
隣接する前記表示画素間の境界領域に絶縁層を形成する工程と、
前記絶縁層を含む前記基板上に、第１の導電膜及び低抵抗の第２の導電膜、第３の導電膜を順次積層形成する工程と、
前記境界領域上に形成された同一のエッチングマスクを用いて、前記第３及び前記第２の導電膜を順次パターニングして、前記画素形成領域に形成された前記第１の導電膜を露出させる工程と、
前記エッチングマスクを除去した後、前記画素形成領域に露出する前記第１の導電膜、及び、前記境界領域の前記第２の導電膜上の前記第３の導電膜を同時にエッチングする工程と、
を含むことを特徴とする表示装置の製造方法。
【請求項１０】
前記第１及び第２の導電膜からなる前記隔壁により画定された前記表示画素の前記画素形成領域に、担体輸送性材料を含む溶液を塗布して前記画素電極上に前記担体輸送層を形成する工程と、
前記第２の導電膜に電気的に接続された対向電極を形成する工程と、
をさらに含むことを特徴とする請求項９記載の表示装置の製造方法。
【請求項１１】
前記隔壁よりも前記基板側に設けられる配線は、
下地配線部と接合するための前記第１の導電膜及び低抵抗の前記第２の導電膜、前記第３の導電膜を順次積層形成する工程と、
前記配線の形成領域上に形成された同一のエッチングマスクを用いて、前記第３及び前記第２、前記第１の導電膜を順次パターニングする工程と、
により形成されることを特徴とする請求項９記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及びその製造方法に関し、特に、有機エレクトロルミネッセンス素子等の電流制御型の発光素子を有する複数の表示画素を配列してなる表示パネルを備えた表示装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話や携帯音楽プレーヤ等の電子機器の表示デバイスとして、自発光素子である有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と略記する）を２次元配列した表示パネル（有機ＥＬ表示パネル）を備えたものが知られている。特に、アクティブマトリックス駆動方式を適用した有機ＥＬ表示パネルにおいては、広く普及している液晶表示装置に比較して、表示応答速度が速く、視野角依存性も小さく、液晶表示装置のようにバックライトや導光板を必要としない等の利点を有している。そのため、今後様々な電子機器への適用が期待されている。
【０００３】
図１４は、従来技術におけるアクティブマトリクス型の表示パネルを備えた表示装置の要部構成例及び表示画素の回路構成例を示す概略図である。
アクティブマトリクス駆動方式に対応した表示装置は、例えば図１４（ａ）に示すように、ガラス基板等の絶縁性基板上に、各々、行方向（図面左右方向）及び列方向（図面上下方向）に並列に配設された複数の走査ラインＬＰｓ及びデータラインＬＰｄの各交点近傍に、表示画素ＥＭｐがマトリクス状に配列された表示パネル１１０と、各走査ラインＬＰｓに対して所定のタイミングで選択信号Ｓselを供給する走査ドライバ（走査線駆動回路）１２０と、各データラインＬＰｄに対して所定のタイミングで表示データに応じた階調信号Ｖpixを供給するデータドライバ（データ線駆動回路）１３０と、を備えている。
【０００４】
また、各表示画素ＥＭｐは、例えば図１４（ｂ）に示すように、電流制御型の発光素子である有機ＥＬ素子ＯＬＥＤと、該有機ＥＬ素子ＯＬＥＤに表示データに応じた電流値を有する発光駆動電流を供給する画素駆動回路（又は、画素回路）ＤＣと、を備えている。画素駆動回路ＤＣは、例えば、ゲート端子が走査ラインＬＰｓに、ソース端子がデータラインＬＰｄに、ドレイン端子が接点Ｎ１１に各々接続されたトランジスタ（選択トランジスタ）Ｔｒ１１と、ゲート端子が接点Ｎ１１に、ソース端子が接地電位ＧＮＤよりも高電位となる電源電圧Ｖddが供給される電源電圧ラインＬＰｖに、ドレイン端子が接点Ｎ１２に各々接続されたトランジスタ（発光駆動トランジスタ）ＴＲ１２と、接点Ｎ１１とトランジスタＴｒ１２のソース端子間に接続されたキャパシタＣＰと、からなり、有機ＥＬ素子ＯＬＥＤは、画素駆動回路ＤＣの接点Ｎ１２にアノード端子が接続され、接地電位ＧＮＤが供給される共通電圧ラインＬＰｇにカソード端子が接続されている。
【０００５】
このような表示画素ＥＭｐを備えた表示パネル１１０においては、まず、走査ドライバ１２０から走査ラインＬＰｓに選択レベル（オンレベル）の選択信号Ｓselを印加することにより、トランジスタＴｒ１１がオン動作して当該表示画素ＥＭｐが選択状態に設定される。このタイミングに同期して、データドライバ１３０により表示データに応じた電圧値を有する階調信号ＶpixをデータラインＬＰｄに印加することにより、トランジスタＴｒ１１を介して、当該階調信号Ｖpixに応じた電位が接点Ｎ１１（すなわち、トランジスタＴｒ１２のゲート端子であり、キャパシタＣＰの一端側）に印加される。
【０００６】
これにより、トランジスタＴｒ１２が接点Ｎ１１の電位（厳密には、ゲート−ソース間の電位差）に応じた導通状態（すなわち、階調信号Ｖpixに応じた導通状態）でオン動作して、高電位側となる電源電圧ラインＬＰｖ（電源電圧Ｖdd）からトランジスタＴｒ１２及び有機ＥＬ素子ＯＬＥＤを介して、低電位側となる共通電圧ラインＬＰｇ（接地電位ＧＮＤ）に所定の発光駆動電流が流れ、有機ＥＬ素子ＯＬＥＤが階調信号Ｖpix（表示データ）に応じた輝度階調で発光動作する。このとき、トランジスタＴｒ１２のゲート端子（接点Ｎ１１）に印加された電位（データ電圧）がキャパシタＣＰに蓄積（充電）される。
【０００７】
次いで、走査ドライバ１２０から走査ラインＬＰｓに非選択レベル（オフレベル）の選択電圧Ｖpixを印加することにより、トランジスタＴｒ１１がオフ動作して、当該表示画素ＥＭｐが非選択状態に設定され、データラインＬＰｄと画素駆動回路ＤＣとが電気的に遮断される。このとき、キャパシタＣＰに蓄積された電荷に基づいてトランジスタＴｒ１２のゲート端子（接点Ｎ１１）の電位が保持されることにより、当該トランジスタＴｒ１２はオン状態を持続するので、上記選択状態における発光動作と同様に、電源電圧ラインＬＰｖ（電源電圧Ｖdd）からトランジスタＴｒ１２を介して有機ＥＬ素子ＯＬＥＤに所定の発光駆動電流が流れて、発光動作が継続される。
このような駆動制御動作を、表示パネル１１０に２次元配列された全ての表示画素ＥＭｐについて、各行ごとに順次実行することにより、所望の画像情報が表示される。なお、このような表示パネルについては、例えば、特許文献１等に詳しく説明されている。
【０００８】
【特許文献１】特開平８−３３０６００号公報  （第３頁〜第４頁、図３、図４）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述したような表示画素（画素駆動回路）を備えた表示装置においては、以下に示すような問題を有していた。
すなわち、上述したように、絶縁性基板上に薄膜配線や薄膜トランジスタ等を形成してなる表示パネルにおいて、高輝度化や大画面化、高精細化を検討した場合、各配線に流れる電流が増大すると、薄膜抵抗に起因する信号遅延や電圧降下が顕著になる。これにより、各表示画素に印加される電圧が変動して、輝度の低下やバラツキ、クロストーク等の様々な表示画質の劣化を招くことになるため、表示パネルの高輝度化や大画面化、高精細化に制約が生じるという問題を有していた。特に、大電流が流れる電源電圧ラインや共通電圧ライン等において、このような問題が顕著に生じる。
【００１０】
このような問題を回避するためには、例えば電源電圧ラインや共通電圧ラインを低抵抗化することが考えられ、具体的には、電源電圧ラインや共通電圧ラインとして例えば抵抗率の低い金属材料を用いることが考えられるが、このような金属材料は絶縁性基板や下地層となる絶縁膜、パターニング用のレジストとの密着性が悪いため、ウェットエッチングにより配線パターンを形成する際に、エッチング液が層間に浸入して、サイドエッチによる配線幅の過度の細りや層間剥離等が生じ、製造歩留まりや製品品質が劣化するという問題を有していた。
【００１１】
そこで、本発明は、上述した問題点に鑑み、表示画質や製品品質に優れた表示装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
請求項１に係る発明は、担体輸送層を有する発光素子を含む複数の表示画素を２次元配列した表示パネルを備えた表示装置において、前記表示画素の画素形成領域を画定するための隔壁を有し、前記隔壁は、隣接する前記表示画素の前記画素形成領域間を絶縁する絶縁膜上に、少なくとも、前記発光素子に対して第１の電圧を印加するための第１の電圧供給線を兼用する低抵抗の上部導電層と、前記絶縁膜と前記上部導電層とを接合する介在層としての下部導電層と、を積層して形成されていることを特徴とする。
【００１３】
請求項２に係る発明は、請求項１記載の表示装置において、前記上部導電層は、前記複数の表示画素に設けられた前記発光素子の前記担体輸送層に前記第１の電圧を印加するための対向電極に接続されていることを特徴とする。
請求項３に係る発明は、請求項１又は２記載の表示装置において、前記表示画素は、表示データに応じた発光駆動電流を生成する画素駆動回路と、前記発光駆動電流が供給されることにより、所定の輝度階調で発光動作する前記発光素子と、を有し、前記画素駆動回路は、前記発光素子の前記担体輸送層に第２の電圧を印加するための第２の電圧供給線に接続されていることを特徴とする。
【００１４】
請求項４に係る発明は、請求項３記載の表示装置において、少なくとも前記第２の電圧供給線は、下地配線部と接合するための第１の配線層と、該第１の配線層上に形成された低抵抗の第２の配線層と、を有していることを特徴とする。
請求項５に係る発明は、請求項４記載の表示装置において、前記第２の電圧供給線は、前記第２の配線層上に、前記第２の配線層の劣化を防止するための第３の配線層がさらに積層されていることを特徴とする。
【００１５】
なお、前記画素駆動回路と前記発光素子との接続部は、前記第１乃至第３の配線層が積層して形成されていてもよい。
請求項６に係る発明は、請求項１又は４記載の表示装置において、前記絶縁膜は、シリコン窒化膜又はシリコン酸化膜からなり、前記上部導電層及び前記第２の配線層は、銅又はその合金、もしくは、アルミニウム又はその合金からなることを特徴とする。
【００１６】
請求項７に係る発明は、請求項１又は４記載の表示装置において、前記下部導電層及び前記第１の配線層は、チタン又はその合金、もしくは、クロム又はその合金からなることを特徴とする。
請求項８に係る発明は、請求項５又は６記載の表示装置において、前記第３の配線層は、チタン又はその合金、もしくは、クロム又はその合金からなることを特徴とする。
前記発光素子は、有機エレクトロルミネッセンス素子であることが好ましい。
【００１７】
請求項９に係る発明は、担体輸送層を有する発光素子を含む複数の表示画素を２次元配列した表示パネルを備えた表示装置の製造方法において、基板上に設定された前記表示画素の画素形成領域に画素電極を形成する工程と、隣接する前記表示画素間の境界領域に絶縁層を形成する工程と、前記絶縁層を含む前記基板上に、第１の導電膜及び低抵抗の第２の導電膜、第３の導電膜を順次積層形成する工程と、前記境界領域上に形成された同一のエッチングマスクを用いて、前記第３及び前記第２の導電膜を順次パターニングして、前記画素形成領域に形成された前記第１の導電膜を露出させる工程と、前記エッチングマスクを除去した後、前記画素形成領域に露出する前記第１の導電膜、及び、前記境界領域の前記第２の導電膜上の前記第３の導電膜を同時にエッチングする工程と、を含むことを特徴とする。
【００１８】
請求項１０に係る発明は、請求項９記載の表示装置の製造方法において、前記第１及び第２の導電膜からなる前記隔壁により画定された前記表示画素の前記画素形成領域に、担体輸送性材料を含む溶液を塗布して前記画素電極上に前記担体輸送層を形成する工程と、前記第２の導電膜に電気的に接続された対向電極を形成する工程と、をさらに含むことを特徴とする。
【００１９】
請求項１１に係る発明は、請求項９記載の表示装置の製造方法において、前記隔壁よりも前記基板側に設けられる配線は、下地配線部と接合するための前記第１の導電膜及び低抵抗の前記第２の導電膜、前記第３の導電膜を順次積層形成する工程と、前記配線の形成領域上に形成された同一のエッチングマスクを用いて、前記第３及び前記第２、前記第１の導電膜を順次パターニングする工程と、により形成されることを特徴とする。
前記配線を絶縁性の平坦化膜で被覆する工程をさらに含み、前記平坦化膜上に前記第１の導電膜及び前記第２の導電膜を形成するようにしてもよい。
【発明の効果】
【００２０】
本発明に係る表示装置及びその製造方法によれば、良好な表示画質や製品品質を実現することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明に係る表示装置及びその製造方法について、実施の形態を示して詳しく説明する。ここで、以下に示す実施形態においては、表示画素を構成する発光素子として、高分子系の有機材料を有する有機ＥＬ層を備えた有機ＥＬ素子を適用した場合について説明する。
【００２２】
＜第１の実施形態＞
（表示パネル）
まず、本発明に係る表示装置に適用される表示パネル（有機ＥＬパネル）及び表示画素について説明する。
図１は、本発明に係る表示装置に適用される表示パネルの画素配列状態の一例を示す概略平面図であり、図２は、本発明に係る表示装置の表示パネルに２次元配列される各表示画素（発光素子及び画素駆動回路）の回路構成例を示す等価回路図である。なお、図１に示す平面図においては、説明の都合上、表示パネル（絶縁性基板）を視野側から見た場合の、各表示画素（色画素）に設けられる画素電極と、各配線層並びに各表示画素の形成領域を画定するバンクとの配置（配設）の関係のみを示し、各表示画素の有機ＥＬ素子（発光素子）を発光駆動するために、各表示画素に設けられる図２に示す画素駆動回路内のトランジスタ等の表示を省略した。また、図１においては、画素電極及び各配線層、バンクの配置を明瞭にするために、便宜的にハッチングを施して示した。また、図２においては、上述した従来技術（図１４（ｂ）参照）と同等の回路素子については、同一又は同等の符号を付して示した。
【００２３】
本発明に係る表示装置（表示パネル）は、図１に示すように、ガラス基板等の絶縁性基板１１の一面側に、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色からなる色画素ＰＸｒ、ＰＸｇ、ＰＸｂが行方向（図面左右方向）に繰り返し複数（３の倍数）配列されるとともに、列方向（図面上下方向）に同一色の色画素ＰＸｒ、ＰＸｇ、ＰＸｂが複数配列されている。ここでは、隣接するＲＧＢ３色の色画素ＰＸｒ、ＰＸｇ、ＰＸｂを一組として一の表示画素ＰＩＸが形成されている。
【００２４】
表示パネル１０は、絶縁性基板１１の一面側から突出し、柵状又は格子状の平面パターンを有して連続的に配設され、共通電圧ライン（第１の電圧供給線）Ｌｃとして兼用されるバンク（隔壁）１９により、列方向に配列された同一色の複数の色画素ＰＸｒ、ＰＸｇ、又は、ＰＸｂの画素形成領域からなる各色画素領域が画定される。また、各色画素領域に含まれる各色画素ＰＸｒ、ＰＸｇ、又は、ＰＸｂの画素形成領域には、画素電極（例えばアノード電極）１５が形成されているとともに、上記バンク１９の配設方向に並行して列方向（図面上下方向）にデータラインＬｄが配設され、また、当該データラインＬｄに直交して行方向（図面左右方向）に選択ラインＬｓが配設され、電源電圧ライン（例えばアノードライン；第２の電圧供給線）Ｌａが後述する図３に示すトランジスタＴｒ１２のドレイン電極Ｔｒ１２ｄに接続されるとともに列方向（図面上下方向）に延在するように当該ドレイン電極Ｔｒ１２ｄ上に設けられている。
【００２５】
また、共通電圧ラインＬｃは、各々、一方の端部で例えば共通の共通電圧端子ＴＬｃに接続、又は、共通電圧端子ＴＬｃと一体的に形成されている。電源電圧ラインＬａは、各々、一方の端部で電源電圧端子ＴＬａに接続、又は、電源電圧端子ＴＬａと一体的に形成されている。選択ラインＬｓは各々一方の端部で個別の選択端子ＴＬｓとなっている。各選択端子ＴＬｓはシフトレジスタを有する選択ドライバに接続され、選択ドライバからの選択信号Ｓselによって順次各選択ラインＬｓが排他的に選択される。また、絶縁性基板１１上に２次元配列された複数の表示画素ＰＩＸ（各画素電極１５）に対して共通に対向するように、単一の平面電極（べた電極）を有する対向電極（例えばカソード電極）１７が形成され、共通電圧ラインＬｃ（バンク１９）を介して共通電圧端子ＴＬｃに接続されている。
【００２６】
表示画素ＰＩＸの各色画素ＰＸｒ、ＰＸｇ、ＰＸｂの具体的な回路構成としては、例えば図２に示すように、絶縁性基板１１上に１乃至複数のトランジスタ（例えばアモルファスシリコン薄膜トランジスタ等）を有する画素駆動回路（又は画素回路）ＤＣと、当該画素駆動回路ＤＣにより生成される発光駆動電流が、上記画素電極１５に供給されることにより発光動作する有機ＥＬ素子（発光素子）ＯＬＥＤと、を備えている。以下では、複数のトランジスタがｎチャネル型トランジスタとして動作する例として説明する。
【００２７】
電源電圧ラインＬａは、例えば所定の高電位電源に直接又は間接的に接続され、各表示画素ＰＩＸ（色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）に設けられる有機ＥＬ素子ＯＬＥＤの画素電極（例えばアノード電極）１５に表示データに応じた発光駆動電流が流れるための所定の電圧（電源電圧Ｖdd；第２の電圧）が印加され、対向電極１７は、共通電圧ラインＬｃを介して、例えば所定の低電位電源に直接又は間接的に接続され、複数の有機ＥＬ素子ＯＬＥＤに所定の電圧（共通電圧Ｖcom、例えば接地電位ＧＮＤ；第１の電圧）が印加されるように設定されている。
【００２８】
画素駆動回路ＤＣは、例えば図２に示すように、ゲート端子が選択ラインＬｓに、ドレイン端子が表示パネル１０の列方向に配設されたデータラインＬｄに、ソース端子が接点Ｎ１１に各々接続されたトランジスタＴｒ１１と、ゲート端子が接点Ｎ１１に、ドレイン端子が電源電圧ラインＬａに、ソース端子が接点Ｎ１２に各々接続されたトランジスタＴｒ１２と、接点Ｎ１１とトランジスタＴｒ１２のソース端子間に接続されたキャパシタＣｓと、を備えている。
【００２９】
有機ＥＬ素子ＯＬＥＤは、アノード端子（アノード電極となる画素電極１５）が上記画素駆動回路ＤＣの接点Ｎ１２に接続され、カソード端子（カソード電極となる対向電極１７）には各表示画素ＰＩＸに共通の共通電圧Ｖcom（例えば接地電位ＧＮＤ）が供給されている。なお、トランジスタＴｒ１１、Ｔｒ１２はいずれもｎチャネル型の薄膜トランジスタが適用されているが、トランジスタＴｒ１１、Ｔｒ１２がｐチャネル型であれば、ソース端子及びドレイン端子が互いに逆になる。また、キャパシタＣｓはトランジスタＴｒ１２のゲート−ソース間に形成される寄生容量、又は、該ゲート−ソース間に付加的に設けられる補助容量である。
【００３０】
なお、図２に示した表示画素ＰＩＸ（画素駆動回路ＤＣ及び有機ＥＬ素子ＯＬＥＤ）において、選択ラインＬｓは、例えば図示を省略した選択ドライバに接続され、所定のタイミングで表示パネル１０の行方向に配列された複数の表示画素ＰＩＸ（色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）を選択状態に設定するための選択信号Ｓselが印加される。また、各データラインＬｄは、図示を省略したデータドライバに接続され、上記表示画素ＰＩＸの選択状態に同期するタイミングで表示データに応じた階調信号Ｖpixがデータドライバから印加される。
【００３１】
そして、このような回路構成を有する表示画素ＰＩＸにおける駆動制御動作は、まず、図示を省略した選択ドライバから選択ラインＬｓに対して、選択レベル（オンレベル；例えばハイレベル）の選択信号Ｓselを印加することにより、トランジスタＴｒ１１がオン動作して選択状態に設定される。このタイミングに同期して、図示を省略したデータドライバから表示データに応じた電圧値を有する階調信号ＶpixをデータラインＬｄに印加するように制御する。
【００３２】
これにより、トランジスタＴｒ１１を介して、階調信号Ｖpixに応じた電位が接点Ｎ１１（すなわち、トランジスタＴｒ１２のゲート端子）に印加されて、トランジスタＴｒ１２は、そのゲート−ソース間の電圧が設定され、このゲート−ソース間の電圧（つまり、接点Ｎ１１と接点Ｎ１２との電位差）に応じて、ドレイン−ソース間に流れる電流の電流値が設定される。
【００３３】
すなわち、高電位側の電源電圧ＶddからトランジスタＴｒ１２及び有機ＥＬ素子ＯＬＥＤを介して低電位側の共通電圧Ｖcom（接地電位ＧＮＤ）に設定された状態で、データラインＬｄから階調信号Ｖpixが出力されると、階調信号Ｖpixの電圧値にしたがって、トランジスタＴｒ１２のドレイン−ソース間に流れる電流の電流値、つまり、有機ＥＬ素子ＯＬＥＤに流れる電流の電流値を制御することができ、この電流値にしたがった輝度階調で有機ＥＬ素子ＯＬＥＤが発光動作する。また、このとき、接点Ｎ１１に印加された階調信号Ｖpixに基づいて、トランジスタＴｒ１２のゲート−ソース間のキャパシタＣｓに担体（電荷）が蓄積される。
【００３４】
次いで、選択ラインＬｓに非選択レベル（オフレベル；例えばローレベル）の選択信号Ｓselを印加することにより、表示画素ＰＩＸのトランジスタＴｒ１１がオフ動作して非選択状態に設定され、データラインＬｄと画素駆動回路ＤＣとが電気的に遮断される。このとき、上記キャパシタＣｓに蓄積された電荷が保持されることにより、トランジスタＴｒ１２では、ゲート端子に階調信号Ｖpixに相当する電圧が保持された状態となる。
【００３５】
したがって、上記選択状態における発光動作と同様に、電源電圧ＶddからトランジスタＴｒ１２を介して有機ＥＬ素子ＯＬＥＤに所定の発光駆動電流が流れて、発光動作状態が継続される。この発光動作状態は、次の１フレーム期間の当該表示画素の選択される期間になるまで、つまり次に選択レベルの選択信号Ｓselが当該表示画素に入力され、階調信号Ｖpixが印加される（書き込まれる）まで、維持される。そして、このような駆動制御動作を、表示パネル１０に２次元配列された全ての表示画素ＰＩＸ（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）について、例えば各行ごとに順次実行することにより、所望の画像情報を表示する画像表示動作を実行することができる。
【００３６】
なお、図２においては、表示画素ＰＩＸに設けられる画素駆動回路ＤＣとして、表示データに応じて各表示画素ＰＩＸ（具体的には、画素駆動回路ＤＣのトランジスタＴｒ１２のゲート端子；接点Ｎ１１）に書き込む階調信号Ｖpixの電圧値を調整（指定）することにより、有機ＥＬ素子ＯＬＥＤに流す発光駆動電流の電流値を制御して、所定の輝度階調で発光動作させる電圧指定型の階調制御方法に対応した回路構成を示したが、表示データに応じて各表示画素ＰＩＸに書き込む電流値を調整（指定）することにより、有機ＥＬ素子ＯＬＥＤに流す発光駆動電流の電流値を制御して、所定の輝度階調で発光動作させる電流指定型の階調制御方法に対応した回路構成を有するものであってもよい。
【００３７】
（表示画素のデバイス構造）
次いで、上述したような回路構成を有する表示画素（発光駆動回路及び有機ＥＬ素子）の具体的なデバイス構造（平面レイアウト及び断面構造）について説明する。ここでは、有機ＥＬ層において発光した光を、絶縁性基板を介すことなく視野側（封止基板側）に出射するトップエミッション型の発光構造を有する表示パネル（有機ＥＬパネル）について示す。
【００３８】
図３は、第１の実施形態に係る表示装置（表示パネル）に適用可能な表示画素の一例を示す平面レイアウト図である。ここでは、図１に示した表示画素ＰＩＸの赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色画素ＰＸｒ、ＰＸｇ、ＰＸｂのうちの、特定の一の色画素の平面レイアウトを示す。なお、図３においては、画素駆動回路ＤＣの各トランジスタ及び配線等が形成された層を中心に示す。また、図４は、図３に示した平面レイアウトを有する表示画素ＰＩＸにおけるＡ−Ａ断面及びＢ−Ｂ断面を示す概略断面図である。
【００３９】
図２に示した表示画素ＰＩＸ（色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）は、具体的には、絶縁性基板１１の一面側に設定された画素形成領域（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂにおける有機ＥＬ素子の形成領域；図４中、Ｒpxとして表記）において、例えば図３に示すような平面レイアウトの上方の縁辺領域に行方向（図面左右方向）に延在するように選択ラインＬｓが配設されるとともに、該選択ラインＬｓに直交するように、上記平面レイアウトの左方の縁辺領域に列方向（図面上下方向）に延在するようにデータラインＬｄが配設され、平面レイアウトの右方の縁辺領域に列方向（図面上下方向）に延在するように電源電圧ラインＬａが配列されている。また、上記平面レイアウトの右方の縁辺領域には、列方向に延在し、例えば後述する下地絶縁膜１８を介して上記電源電圧ラインＬａに平面的に重なるように共通電圧ラインＬｃとしての機能を有するバンク１９が配設されている。
【００４０】
ここで、例えば図３、図４に示すように、選択ラインＬｓは、ゲート絶縁膜１２を介してデータラインＬｄよりも下層側（絶縁性基板１１側）に設けられ、また、データラインＬｄは、電源電圧ラインＬａよりも下層側に設けられている。なお、選択ラインＬｓは、トランジスタＴｒ１１、Ｔｒ１２のゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇを形成するためのゲートメタル層をパターニングすることによって当該ゲート電極と同じ工程で形成される。また、データラインＬｄは、トランジスタＴｒ１１、Ｔｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ、ドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄを形成するためのソース、ドレインメタル層をパターニングすることによって当該ソース電極、ドレイン電極と同じ工程で形成される。
【００４１】
すなわち、表示画素ＰＩＸは、図４に示すように、絶縁性基板１１上に表示画素ＰＩＸ内に設けられる画素駆動回路ＤＣ（図２参照）の複数のトランジスタＴｒ１１、Ｔｒ１２や、選択ラインＬｓ及びデータラインＬｄを含む各種配線層が設けられ、当該トランジスタＴｒ１１、Ｔｒ１２及び配線層を被覆するように順次形成された保護絶縁膜１３及び平坦化膜１４を介して、その上層に、画素駆動回路ＤＣに接続されて所定の発光駆動電流が供給される画素電極（例えばアノード電極）１５、画素電極１５上に設けられた正孔輸送層１６ａ（担体輸送層）と電子輸送性発光層１６ｂ（担体輸送層）を有する有機ＥＬ層１６、及び、有機ＥＬ層１６上に設けられた共通電圧Ｖcom（接地電位ＧＮＤ）が印加される対向電極（例えばカソード電極）１７を備えた有機ＥＬ素子ＯＥＬが形成されている。
【００４２】
画素駆動回路ＤＣは、より具体的には、例えば図３に示すように、図２に示したトランジスタＴｒ１１が行方向に配設された選択ラインＬｓ（又はデータラインＬｄから行方向に突出して形成された信号配線層Ｌdx）に沿って延在するように配置され、また、トランジスタＴｒ１２が電源電圧ラインＬａに沿って延在するように配置されている。
【００４３】
ここで、各トランジスタＴｒ１１、Ｔｒ１２は、周知の電界効果型の薄膜トランジスタ構造を有し、各々、ゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇと、ゲート絶縁膜１２を介して各ゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇに対応する領域に形成された半導体層ＳＭＣと、該半導体層ＳＭＣの両端部に延在するように形成されたソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄと、を有している。
【００４４】
なお、各トランジスタＴｒ１１、Ｔｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓとドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄが対向する半導体層ＳＭＣ上には当該半導体層ＳＭＣへのエッチングダメージを防止するための酸化シリコン又は窒化シリコン等の絶縁部材からなるブロック保護層ＢＬが形成され、また、ソース電極及びドレイン電極が接触する半導体層ＳＭＣ上には、それぞれ当該半導体層ＳＭＣとソース電極及びドレイン電極とのオーミック接続を実現するための不純物層ＯＨＭが形成されている。トランジスタＴｒ１１、Ｔｒ１２のゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇはいずれも同一のゲートメタル層をパターニングすることによって形成されている。トランジスタＴｒ１１、Ｔｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄはいずれも同一のソース、ドレインメタル層をパターニングすることによって形成されている。
【００４５】
そして、図２に示した画素駆動回路ＤＣの回路構成に対応するように、トランジスタＴｒ１１は、図３に示すように、ゲート電極Ｔｒ１１ｇが選択ラインＬｓと一体的に形成され、同ドレイン電極Ｔｒ１１ｄがデータラインＬｄと一体的に形成された信号配線層Ｌdxに接続されている。
【００４６】
また、トランジスタＴｒ１２は、図３、図４に示すように、ゲート電極Ｔｒ１２ｇが、ゲート絶縁膜に設けられたコンタクトホールを介して上記トランジスタＴｒ１１のソース電極Ｔｒ１１ｓに接続され、同ドレイン電極Ｔｒ１２ｄが上面において電源電圧ラインＬａに接触することによって接続され、ソース電極Ｔｒ１２ｓが保護絶縁膜１３及び平坦化膜１４に形成されたコンタクトホールＨＬａ（コンタクトメタルＭＴＬ）を介して有機ＥＬ素子ＯＬＥＤの画素電極１５に接続されている。
【００４７】
各電源電圧ライン（アノードライン）Ｌａは、図３、図４に示すように、保護絶縁膜１３及び平坦化膜１４に形成された列方向に延在している配線溝ＨＬｂに埋め込まれた厚膜配線構造を有し、図１に示すように、表示パネル１０全体にわたって列方向に延在されることになるものであり、上記コンタクトホールＨＬａに埋め込まれるコンタクトメタルＭＴＬと同じ工程で形成される。
【００４８】
そして、各画素形成領域Ｒpxの平坦化膜１４上には、図４に示すように、コンタクトホールＨＬａ（コンタクトメタルＭＴＬ）を介して画素駆動回路ＤＣのトランジスタＴｒ１２（ソース電極Ｔｒ１２ｓ）に接続された画素電極１５、正孔輸送層（担体輸送層）１６ａ及び電子輸送性発光層（担体輸送層）１６ｂを有する有機ＥＬ層１６、及び、対向電極１７を順次積層した有機ＥＬ素子ＯＬＥＤが設けられている。
【００４９】
ここで、本実施形態においては、表示パネル１０（有機ＥＬ素子ＯＥＬ）がトップエミッション型の発光構造を有しているので、画素電極１５が少なくとも光反射特性を有するとともに、対向電極１７が光透過性を有している。画素電極１５は、具体的には後述する製造方法（図５〜図８参照）において説明するように、下層側の反射金属層１５ａと上層側の透明な酸化金属層１５ｂを有する積層構造を有している。
【００５０】
対向電極１７は、少なくとも各画素形成領域Ｒpxにおける画素電極１５に対して有機ＥＬ層１６を介して共通に対向するように、単一の平面電極（べた電極）により形成されている。
また、各画素形成領域Ｒpx間（各表示画素ＰＩＸの有機ＥＬ素子ＯＥＬの形成領域相互の境界領域）の列方向には、有機ＥＬ素子ＯＬＥＤの形成領域（厳密には、有機ＥＬ層１６の形成領域）を画定するためのバンク（隔壁）１９が平坦化膜１４の上面から連続的に突出して設けられている。
【００５１】
ここで、本実施形態においてバンク１９は、例えば図４（ａ）に示すように、行方向に隣接した各画素形成領域Ｒpxに形成される画素電極１５間において、画素電極１５の列方向の周縁部を覆うように形成されたシリコン窒化膜やシリコン酸化膜等からなる絶縁膜（下地層）１８上に、チタンやクロム等の薄膜からなる下層金属層（下部導電層；以下、「チタン薄膜」を代表例として示す）１９ａと、アルミニウムや銅等の薄膜からなる上層金属層（上部導電層；以下、「銅薄膜」を代表例として示す）１９ｂとを積層した構造を有し、絶縁性基板１１（平坦化膜１４）の表面から連続的に突出するように設けられている。
【００５２】
特に、バンク１９を形成する上層金属層（銅薄膜）１９ｂは、図１に示したように、表示パネル１０（絶縁性基板１１）上に柵状又は格子状に配設された低抵抗の共通電圧ラインＬｃとして適用され、また、下層金属層（チタン薄膜）１９ａは、シリコン窒化膜やシリコン酸化膜等からなる下地絶縁膜１８と上層金属層（銅薄膜）１９ｂとの接合性を改善するための介在層として適用され、上層金属層１９ｂと略同一の柵状又は格子状になっている。
絶縁膜１８は、下層金属層１９ａ及び上層金属層１９ｂが、他の配線とショートしないように、下層金属層１９ａ及び上層金属層１９ｂより幅広に設けられている。
【００５３】
そして、図４（ａ）に示すように、各表示画素ＰＩＸに共通に設けられる対向電極１７が、各画素形成領域Ｒpxの画素電極１５上だけでなく、当該画素形成領域Ｒpxを画定するバンク１９上にも延在するように設けられることにより、上記上層金属層（銅薄膜）１９ｂと電気的に接続するように接合されている。これにより、上層金属層（銅薄膜）１９ｂを共通電圧Ｖcomが印加される共通電圧ライン（例えばカソードライン）Ｌｃとして兼用することができる。
【００５４】
また、図１に示したように、上記積層構造を有するバンク１９を表示パネル１０（絶縁性基板１１）上に柵状又は格子状の平面パターンを有するように配設することにより、列方向（図面上下方向）に配列された複数の表示画素ＰＩＸの画素形成領域Ｒpx（すなわち、後述する製造方法において、各画素形成領域Ｒpxの画素電極１５上に有機ＥＬ層１６を形成する際の有機化合物材料（有機化合物含有液）の塗布領域）が画定される。
なお、上記画素駆動回路ＤＣ、有機ＥＬ素子ＯＬＥＤ及びバンク１９が形成された絶縁性基板１１上には、例えば図４に示すように、透明な封止層２０が被覆形成されている。
【００５５】
そして、このような表示パネル１０においては、有機ＥＬ素子ＯＬＥＤの絶縁性基板１１側の層に設けられたトランジスタＴｒ１１、Ｔｒ１２等の機能素子、選択ラインＬｓやデータラインＬｄ、電源電圧ライン（アノードライン）Ｌａ等の配線層を有する画素駆動回路ＤＣにおいて、データラインＬｄを介して供給された表示データに応じた階調信号Ｖpixに基づいて、所定の電流値を有する発光駆動電流がトランジスタＴｒ１２のドレイン−ソース間に流れ、当該トランジスタＴｒ１２（ソース電極Ｔｒ１２ｓ）からコンタクトホールＨＬａ（コンタクトメタルＭＴＬ）を介して、有機ＥＬ素子ＯＬＥＤの画素電極１５に供給されることにより、各表示画素ＰＩＸ（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）の有機ＥＬ素子ＯＬＥＤが上記表示データに応じた所望の輝度階調で発光動作する。
【００５６】
このとき、本実施形態に示した表示パネル１０において、画素電極１５が光反射特性を有し、対向電極１７が光透過性を有することにより（すなわち、有機ＥＬ素子ＯＬＥＤがトップエミッション型の発光構造を有することにより）、各表示画素ＰＩＸ（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）の有機ＥＬ層１６において発光した光は、光透過性を有する対向電極１７を介して直接、あるいは、光反射特性を有する画素電極１５で反射して、絶縁性基板１１を介することなく、絶縁性基板１１（表示パネル１０）の一面側（図４の図面上方）に設定された視野側に出射される。
【００５７】
このようなパネル構造を有する表示装置によれば、共通電圧ライン（例えばカソードライン）として、下地層（下地絶縁膜）との接合性の高いチタン薄膜と抵抗率の低い銅薄膜とを積層した配線構造を適用することができるので、表示パネルを高輝度化や大画面化、高精細化した場合であっても、共通電圧ラインの配線抵抗に起因する信号遅延や電圧降下を抑制することができる。これにより、各表示画素に印加される電圧の変動を抑制して、輝度の低下やバラツキ、クロストーク等の発生を防止することができるので、表示データに対応した適切な輝度階調で良好に発光動作させることができ、表示画質や製品品質に優れた表示装置を実現することができる。
【００５８】
（表示装置の製造方法）
次に、本実施形態に係る表示装置（表示パネル）の製造方法について説明する。
図５乃至図８は、本実施形態に係る表示装置（表示パネル）の製造方法の一例を示す工程断面図である。ここでは、本実施形態に係る表示装置の製造方法の特徴を明確にするために、図４（ａ）に示したＡ−Ａ矢視断面のパネル構造並びに図１に示した共通電圧ラインＬｃの端部に設けられる共通電圧端子ＴＬｃを便宜的に示して説明する。また、電源電圧ラインＬａは、配線抵抗の低減を図るため、上述したように積層かつ厚膜の配線構造を有し、さらに、当該配線が保護絶縁膜１３及び平坦化膜１４に完全に被覆された埋込配線構造を有する場合について説明する。
【００５９】
上述した表示装置（表示パネル）の製造方法は、まず、図５（ａ）に示すように、ガラス基板等の絶縁性基板１１の一面側（図面上面側）に設定された表示画素ＰＩＸ（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）の形成領域（以下、「画素形成領域」と記す）Ｒpxごとに、上述した画素駆動回路ＤＣ（図２、図３参照）のトランジスタＴｒ１１、Ｔｒ１２、選択ラインＬｓやデータラインＬｄ（信号配線層Ｌdxを含む）等の配線層を形成する（図４（ａ）、（ｂ）参照）。
【００６０】
具体的には、透明な絶縁性基板１１上に、ゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇ、及び、ゲート電極Ｔｒ１１ｇと同層に設けられる選択ラインＬｓ（図３、図４（ｂ）参照）及び当該選択ラインＬｓの一方の端部に設けられる選択端子ＴＬｓを同一のゲートメタル層をパターニングすることによって同時に形成する。
【００６１】
次いで、絶縁性基板の全域にゲート絶縁膜１２、アモルファスシリコンやポリシリコン等からなる半導体層ＳＭＣとなる半導体膜、チャネル保護層ＢＬとなる窒化シリコン等の絶縁膜を連続して積層する。さらに、上記ゲート絶縁膜１２上のゲート電極Ｔｒ１２ｇに対応する領域に、上記絶縁膜をパターニングしてチャネル保護層ＢＬを形成後、不純物層ＯＨＭとなる不純物膜を成膜し、フォトレジストマスクによってチャネル保護層ＢＬ上で不純物層ＯＨＭが分離するようにパターニングされる。このとき半導体層ＳＭＣも同時にパターニングされるため、当該半導体層ＳＭＣの両端部にオーミック接続のための両不純物層ＯＨＭは、ともに外側端部が半導体層ＳＭＣの外側端部の位置と一致している。半導体層ＳＭＣは、各不純物層ＯＨＭを介して接続されるようにソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄを形成する。
【００６２】
このとき、同一のソース、ドレインメタル層をパターニングすることによってドレイン電極Ｔｒ１１ｄと接続されたデータラインＬｄ及び信号配線層Ｌdx（図３参照）、表示パネル１０（絶縁性基板１１）の外周領域に設けられ、後述する共通電圧ラインＬｃに電気的に接続される共通電圧端子ＴＬｃの下層部ＴＬ01も同時に形成される。なお、図示及び以下における説明を省略するが、電源電圧ラインＬａに電気的に接続される電源電圧端子ＴＬａの形成領域にも、共通電圧端子ＴＬｃと同様の下層部（以下の説明では積層電極構造）がソース、ドレインメタル層によって形成される。
【００６３】
ここで、ゲート電極Ｔｒ１２ｇ上のゲート絶縁膜１２には図示を省略したコンタクトホールが設けられ、このコンタクトホール上にソース電極Ｔｒ１１ｓが跨るように形成されることにより、ソース電極Ｔｒ１１ｓとゲート電極Ｔｒ１２ｇとが電気的に接続されている。
【００６４】
なお、上述したトランジスタＴｒ１１、Ｔｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄ、データラインＬｄ（信号配線層Ｌdxを含む）、共通電圧端子ＴＬｃの下層部ＴＬ01（図示を省略した電源電圧端子ＴＬａの下層部を含む）は、配線抵抗を低減し、かつ、マイグレーションを低減する目的で、図４（ａ）、（ｂ）、図５（ａ）に示すように、上層として例えばアルミニウム単体やアルミニウム−チタン等の合金等の低抵抗金属層と、上層とゲート絶縁膜との間に配置される下層として例えばクロム（Ｃｒ）等の遷移金属層と、を積層した配線構造を有しているものであってもよい。
【００６５】
次いで、図５（ｂ）に示すように、上記トランジスタＴｒ１１、Ｔｒ１２、選択ラインＬｓ及びデータラインＬｄを含む絶縁性基板１１の一面側全域を被覆するように、５０〜２００ｎｍ程度の膜厚を有する窒化シリコン（ＳｉＮ）等による保護絶縁膜（パッシベーション膜）１３、及び、表面が平坦化されるように２μｍ〜４μｍ程度の膜厚を有する感光性の有機材料等による平坦化膜１４を順次積層形成した後、当該平坦化膜１４及び保護絶縁膜１３をエッチングして、トランジスタＴｒ１２のソース電極Ｔｒ１２ｄの上面が露出するコンタクトホールＨＬａ、及び、トランジスタＴｒ１２のドレイン電極Ｔｒ１２ｄの上面が露出し、かつ、列方向に延在する電源電圧ラインＬａの配線パターンに対応した配線溝ＨＬｂを形成する。
【００６６】
次いで、図５（ｃ）に示すように、無電解メッキ法等を用いて上記コンタクトホールＨＬａに金属材料を埋め込んでコンタクトメタルＭＴＬを形成するとともに、配線溝ＨＬｂに厚膜配線構造を有する電源電圧ラインＬａを埋め込み形成した後、図５（ｄ）に示すように、各画素形成領域Ｒpx（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂの形成領域）ごとに、コンタクトメタルＭＴＬに電気的に接続された画素電極１５を形成する。
【００６７】
ここで、画素電極１５は、具体的には、アルミニウム（Ａｌ）、クロム（Ｃｒ）、銀（Ａｇ）、パラジウム銀（ＡｇＰｄ）系の合金等の光反射特性を有する反射金属膜を薄膜形成し、所定の形状にパターニングすることによりコンタクトメタルＭＴＬに電気的に接続された下層側の反射金属層１５ａを形成する。その後、当該反射金属層１５ａを含む絶縁性基板１１の一面側全域を被覆するように、錫ドープ酸化インジウム（Indium Thin Oxide；ＩＴＯ）や亜鉛ドープ酸化インジウム（Indium Zinc Oxide；ＩＺＯ）、タングステン亜鉛ドープ酸化インジウム（Indium Tungsten Zinc
Oxide；ＩＷＺＯ）等の透明電極材料により（光透過特性を有する）酸化金属膜を薄膜形成し、上記反射金属層１５ａの上面や端面が露出しないようにパターニングすることにより上層側の導電性の酸化金属層１５ｂを形成する。
【００６８】
このように、上層側の酸化金属膜をパターニングする際に、下層側の反射金属層１５ａが露出しないようにすることにより、酸化金属膜と反射金属層１５ａとの間で電池反応を引き起こさないようにすることができるとともに、下層側の反射金属層１５ａがオーバーエッチングされたり、エッチングダメージを受けたりすることを防止することができる。
【００６９】
このとき、上記画素電極１５（反射金属層１５ａ、酸化金属層１５ｂ）とともに、表示パネル１０の外周領域に設けられ、共通電圧ラインＬｃに接続された共通電圧端子ＴＬｃの下層部ＴＬ01上に、反射金属層１５ａ及び酸化金属層１５ｂを積層してなる下層部ＴＬ02が同時に形成される。
【００７０】
次いで、反射金属層１５ａ及び酸化金属層１５ｂにより形成された上記画素電極１５を含む絶縁性基板１１の一面側全域を被覆するように、化学気相成長法（ＣＶＤ法）等を用いて、例えばシリコン酸化膜やシリコン窒化膜等の無機の絶縁性材料により絶縁層を形成した後パターニングして、図４、図６（ａ）に示すように、行方向に隣接する表示画素ＰＩＸに形成された画素電極１５の間の領域（すなわち、隣接する表示画素ＰＩＸとの境界領域）に、後述するバンク１９の下地層となる下地絶縁膜１８を列方向に沿って形成する。ここで、下地絶縁膜１８は、画素電極１５の列方向の周縁部と一部重なって形成されている。
【００７１】
次いで、図６（ｂ）に示すように、下地絶縁膜１８が形成された絶縁性基板１１上に、例えばチタン（Ｔｉ）薄膜等の保護金属膜１９ｘ、銅（Ｃｕ）薄膜１９ｙ、例えばチタン（Ｔｉ）薄膜等の保護金属膜１９ｚを順次積層形成する。具体的には、スパッタリング法やイオンプレーティング法、真空蒸着法、メッキ法等を用いてチタンやその合金、銅やその合金等の金属材料により、上記３層の金属薄膜を連続して成膜する。各金属薄膜は、例えば、保護金属膜１９ｘ、保護金属膜１９ｚとして０．０１〜０．０５μｍ、銅薄膜１９ｙとして０．３μｍ以上の膜厚で形成する。
【００７２】
ここで、最下層となる金属薄膜（保護金属膜１９ｘ）は、チタンに限定されるものではなく、下層の下地絶縁膜１８となるシリコン酸化膜やシリコン窒化膜、平坦化膜１４となる感光性の有機材料との接合性が良好な金属材料であればよく、また、最上層となる金属薄膜（保護金属膜１９ｚ）は、チタンに限定されるものではなく、後述する工程（図６（ｃ）参照）において形成されるフォトレジストとの接合性が良好な金属材料であればよく、かつ、いずれの金属薄膜（保護金属膜１９ｘ、保護金属膜１９ｚ）も中間層となる金属薄膜（銅薄膜１９ｙ）との接合性が良好な金属材料であればよい。
【００７３】
次いで、図６（ｃ）に示すように、上記３層の金属薄膜１９ｘ〜１９ｚが形成された絶縁性基板１１上にフォトレジストを形成し、プリベーク後、露光、現像処理を施して、表示画素ＰＩＸ（有機ＥＬ素子ＯＥＬ）間の境界領域（すなわち、後述するバンク１９の形成領域）、及び、表示パネル１０の外周領域に設けられる共通電圧端子ＴＬｃの形成領域の保護金属膜１９ｚ上にフォトレジストを残留させてエッチングマスクＭＳＫを形成する。
【００７４】
次いで、図７（ａ）に示すように、上記フォトレジストからなるエッチングマスクＭＳＫを用いて、チタンエッチング液（例えば旭電化工業製のアデカテックＷＴＩ／Ｗ−Ａ１２、Ｂ１９等）により最上層の保護金属膜１９ｚをエッチングし、引き続き上記エッチングマスクＭＳＫを用いて、銅エッチング液（例えば旭電化工業製のアデカスーパーケルミカＷＡＤ−５０１１等）により中間層の銅薄膜１９ｙをエッチングする。
【００７５】
これにより、画素電極１５上、及び画素電極１５の周囲の下地絶縁膜１８上に保護金属膜１９ｘが残っており、表示画素ＰＩＸ（有機ＥＬ素子ＯＥＬ）間の境界領域上に、最上層の保護金属膜１９ｃ及び中間層の銅薄膜１９ｂが残り、また、表示パネル１０の外周領域に設けられる共通電圧端子ＴＬｃの形成領域上に、最上層のチタン薄膜ＴＬc3及び中間層の銅薄膜ＴＬc2が残る。
【００７６】
次いで、図７（ｂ）に示すように、エッチングマスクＭＳＫを剥離液（例えば三菱瓦斯化学製のＲ−１００や旭電化工業製のアデカリムーバー等）を用いて除去する。これにより、表示画素ＰＩＸ（有機ＥＬ素子ＯＥＬ）間の境界領域に保護金属膜１９ｃ及び銅薄膜１９ｂが残され、共通電圧端子ＴＬｃの形成領域上に、最上層のチタン薄膜ＴＬc3及び中間層の銅薄膜ＴＬc2が残るとともに、当該境界領域を含む絶縁性基板１１の全域に保護金属膜１９ｘが被覆形成された状態、換言すれば、表示画素ＰＩＸ間の境界領域及び共通電圧端子ＴＬｃの形成領域以外の領域に保護金属膜１９ｘが露出した状態となる。したがって、エッチングマスクＭＳＫの残渣が画素形成領域Ｒpxに堆積されても、画素電極１５の表面や下地絶縁膜１８の表面に堆積されることはない。そして、銅薄膜１９ｂの上面には保護金属膜１９ｃが覆っているので、保護金属膜１９ｃが、エッチングマスクＭＳＫの剥離液等の酸化要因から銅薄膜１９ｂの表面の酸化を防止している。
【００７７】
次いで、図７（ｃ）に示すように、表示画素ＰＩＸ（有機ＥＬ素子ＯＥＬ）間の境界領域に形成された銅薄膜１９ｂ上の保護金属膜１９ｃと、共通電圧端子ＴＬｃの形成領域に残された銅薄膜ＴＬc2上のチタン薄膜ＴＬc3と、各表示画素ＰＩＸの形成領域（厳密には、表示画素ＰＩＸ間の境界領域及び共通電圧端子ＴＬｃの形成領域以外の領域）に露出する保護金属膜１９ｘとを、上記と同様のチタンエッチング液（例えば旭電化工業製のアデカテックＷＴＩ／Ｗ−Ａ１２、Ｂ１９等）に浸漬することによりエッチングして、各画素形成領域Ｒpxの画素電極１５の上面及び銅薄膜１９ｂ、ＴＬc2の上面を露出させるとともに、銅薄膜１９ｂ直下に保護金属膜１９ｘをパターニングした下層金属層１９ａを残す。
【００７８】
したがって、仮に画素形成領域ＲpxにエッチングマスクＭＳＫの残渣があったとしても、上面に残渣が堆積された保護金属膜１９ｘとともに除去されるので、画素電極１５の表面や下地絶縁膜１８の表面には、エッチングマスクＭＳＫの残渣が付着されることを防止できる。また、保護金属膜１９ｚ及び保護金属膜１９ｘがいずれも同じ材料で形成されているので（ここではチタン薄膜）、保護金属膜１９ｃと、露出された保護金属膜１９ｘとを容易に一括してエッチング除去することができる。
【００７９】
これにより、行方向に隣接する表示画素ＰＩＸ間の境界領域に形成された下地絶縁膜１８上に下層金属層１９ａ及び銅薄膜１９ｂが積層されたバンク１９が形成され、このバンク１９により囲まれた領域が表示画素ＰＩＸの画素形成領域Ｒpxとして画定されるとともに、行方向に隣接する他の色の表示画素ＰＩＸの画素形成領域Ｒpxと隔離される。このとき、列方向に形成された各画素電極１５間の領域には平坦化膜１４が露出する。ここで、バンク１９（特に銅薄膜１９ｂ）は、表示パネル１０に２次元配列された各表示画素ＰＩＸに共通電圧Ｖcomを印加するための共通電圧ラインＬｃとしても兼用される。また、表示パネル１０の外周領域にチタン薄膜ＴＬc1及び銅薄膜ＴＬc2が積層された共通電圧端子ＴＬｃの上層部が形成され、上記下層部ＴＬ01、ＴＬ02及びこの上層部（チタン薄膜ＴＬc1及び銅薄膜ＴＬc2）により積層電極構造を有する共通電圧端子ＴＬｃが形成される。
【００８０】
次いで、各画素形成領域（有機ＥＬ素子ＯＥＬの形成領域）Ｒpxに露出する画素電極１５（酸化金属層１５ｂ）及び下地絶縁膜１８の表面を、後述する有機ＥＬ層１６の形成工程において使用する正孔輸送材料や電子輸送性発光材料の有機化合物含有液に対して馴染みやすくするための親液化処理、及び、表示画素ＰＩＸ間の境界領域に形成されたバンク１９（銅薄膜１９ｂ）の表面が、上記正孔輸送材料や電子輸送性発光材料の有機化合物含有液をはじくようにするための撥液化処理を施す。
【００８１】
このように、上面が撥液化処理されたバンク１９により各表示画素ＰＩＸ（有機ＥＬ素子ＯＥＬ）の画素形成領域Ｒpxを画定することにより、後述する有機ＥＬ層１６となる発光層（電子輸送性発光層１６ｂ）を形成する際に、当該発光材料の溶液又は分散液（液状材料）を塗布する場合であっても、隣接する表示画素ＰＩＸ（色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）間で発光材料が混合することがなく、隣接する色画素相互での混色を防止することができる。
【００８２】
なお、本実施形態において使用する「撥液性」とは、後述する正孔輸送層となる正孔輸送材料を含有する有機化合物含有液や、電子輸送性発光層となる電子輸送性発光材料を含有する有機化合物含有液、もしくは、これらの溶液に用いる有機溶媒を、絶縁性基板上等に滴下して、接触角の測定を行った場合に、当該接触角が５０°以上になる状態と規定する。また、「撥液性」に対峙する「親液性」とは、本実施形態においては、上記接触角が４０°以下になる状態と規定する。
【００８３】
次いで、図８（ａ）に示すように、各色の画素形成領域（有機ＥＬ素子ＯＥＬの形成領域）Ｒpxに対して、互いに分離した複数の液滴を所定位置に吐出するインクジェット法、又は、連続した溶液を吐出するノズルプリント法等を適用して同一工程で、正孔輸送材料の溶液又は分散液を塗布した後、加熱乾燥させて正孔輸送層（担体輸送層）１６ａを形成する。続いて、インクジェット法又はノズルプリント法等を適用して、各色の画素形成領域Ｒpxに形成された上記正孔輸送層１６ａ上に電子輸送性発光材料の溶液又は分散液を塗布した後、加熱乾燥させて電子輸送性発光層（担体輸送層）１６ｂを形成する。これにより、画素電極１５上に正孔輸送層１６ａ及び電子輸送性発光層１６ｂを有する有機ＥＬ層１６が積層形成される。
【００８４】
具体的には、有機高分子系の正孔輸送材料（担体輸送性材料）を含む有機化合物含有液として、例えばポリエチレンジオキシチオフェン／ポリスチレンスルホン酸水溶液（ＰＥＤＯＴ／ＰＳＳ；導電性ポリマーであるポリエチレンジオキシチオフェンＰＥＤＯＴと、ドーパントであるポリスチレンスルホン酸ＰＳＳを水系溶媒に分散させた分散液）を、上記画素電極１５（酸化金属層１５ｂ）上に塗布した後、絶縁性基板１１を載置しているステップを１００℃以上の温度条件で加熱乾燥処理を行って残留溶媒を除去することにより、当該画素電極１５上に有機高分子系の正孔輸送材料を定着させて、担体輸送層である正孔輸送層１６ａを形成する。
【００８５】
ここで、画素電極１５及びその周辺の下地絶縁膜１８の表面は、上述した親液化処理により上記有機化合物含有液（ＰＥＤＯＴ／ＰＳＳ）に対して親液性を有しているので、バンク１９により画定された画素形成領域Ｒpxに塗布された有機化合物含有液は当該領域内（画素電極１５上）に充分馴染んで広がる。一方、バンク１９（銅薄膜１９ｂ）の上面は、上述した撥液化処理により上記有機化合物含有液（ＰＥＤＯＴ／ＰＳＳ）に対して撥液性を有しているので、塗布された有機化合物含有液の隣接する画素形成領域への漏出や乗り越えを防止することができる。
【００８６】
また、有機高分子系の電子輸送性発光材料（担体輸送性材料）を含む有機化合物含有液として、例えばポリパラフェニレンビニレン系やポリフルオレン系等の共役二重結合ポリマーを含む発光材料を、テトラリン、テトラメチルベンゼン、メシチレン、キシレン等の有機溶媒或いは水に溶解した溶液を、上記正孔輸送層１６ａ上に塗布した後、窒素雰囲気中でステージ及び／又はステージ上の雰囲気を加熱乾燥処理して残留溶媒を除去することにより、正孔輸送層１６ａ上に有機高分子系の電子輸送性発光材料を定着させて、担体輸送層であり発光層でもある電子輸送性発光層１６ｂを形成する。
【００８７】
この場合においても、上述した正孔輸送層１６ａと同様に、画素電極１５上の正孔輸送層１６ａの表面は、上記有機化合物含有液に対して親液性を有しているので、バンク１９により画定された画素形成領域Ｒpxに塗布された有機化合物含有液は当該領域内（正孔輸送層１６ａ）に充分馴染んで広がる。一方、バンク１９（銅薄膜１９ｂ）の上面は、上記有機化合物含有液に対して撥液性を有しているので、隣接する画素形成領域への有機化合物含有液の漏出や乗り越えを防止することができる。
【００８８】
その後、図８（ｂ）に示すように、少なくとも各画素形成領域Ｒpxを含む絶縁性基板１１上に光透過性を有する導電層（透明電極層）を形成し、上記有機ＥＬ層１６（正孔輸送層１６ａ及び電子輸送性発光層１６ｂ）を介して各画素電極１５に対向する共通の対向電極（例えばカソード電極）１７を形成する。ここで、対向電極１７は、例えば蒸着法やスパッタリング法等を用いて電子注入層となるバリウム、マグネシウム、リチウム等の金属材料やその合金の薄膜を形成した後、その上層にスパッタリング法等を用いてＩＴＯ等の透明電極層又はアルミニウム等の薄膜を積層形成した、厚さ方向に透明な膜構造を適用することができる。
【００８９】
また、対向電極１７は、図４、図８（ｂ）に示すように、上記画素電極１５に対向する領域のみならず、各画素形成領域Ｒpx（有機ＥＬ素子ＯＥＬの形成領域）を画定するバンク１９上にまで延在する単一の導電層（平面電極；べた電極）として形成されるとともに、バンク１９を形成する銅薄膜１９ｂと電気的に接続されるように接合される。これにより、バンク１９（銅薄膜１９ｂ）を各表示画素ＰＩＸに共通に接続された共通電圧ライン（カソードライン）Ｌｃとして適用することができる。このように、有機ＥＬ素子ＯＬＥＤ間に対向電極１７と等電位のバンク１９（銅薄膜１９ｂ）を網羅することによってカソード全体のシート抵抗を下げ、表示パネル１０全体で均一な表示特性を実現することができる。
【００９０】
次いで、上記対向電極１７を形成した後、絶縁性基板１１の一面側全域に保護絶縁膜（パッシベーション膜）として、ＣＶＤ法等を用いてシリコン酸化膜やシリコン窒化膜等の透明な封止層２０を形成することにより、図４に示したような断面構造を有する表示パネル１０が完成する。なお、上記封止層２０に加えて、又は、封止層２０に替えて、ＵＶ硬化又は熱硬化接着剤を用いて、封止蓋や封止基板を接合するものであってもよい。
【００９１】
また、図１に示したように、例えば、表示パネル１０の外周領域に形成された電源電圧端子ＴＬａ、共通電圧端子ＴＬｃ及び選択端子ＴＬｓ上に被覆形成された上記封止層２０には、各電源電圧端子ＴＬａ、共通電圧端子ＴＬｃ及び選択端子ＴＬｓの上面が露出するように開口部が設けられ、図示を省略した電源ドライバ、共通電圧Ｖcom（接地電位ＧＮＤ）供給配線、選択ドライバ端子にそれぞれ接続される。
【００９２】
上述したように、本実施形態に係る表示装置及びその製造方法によれば、表示パネル１０上に２次元配列される表示画素ＰＩＸ間の境界領域に、各画素形成領域Ｒpxを画定するためのバンク１９を有し、当該バンク１９を形成する工程において、下地層となる下地絶縁膜１８を含む絶縁性基板１１上に、保護金属膜１９ｘ、銅薄膜１９ｙ及び保護金属膜１９ｚを順次積層形成した後、フォトレジストからなるエッチングマスクＭＳＫを形成し、この状態で、保護金属膜１９ｚ及び銅薄膜１９ｙを順次エッチングして、各画素形成領域Ｒpxに画素電極１５及び下地絶縁膜１８が露出しないように画素電極１５上に保護金属膜１９ｘを残すとともに、境界領域に保護金属膜１９ｃ及び銅薄膜１９ｂを残し、さらに、エッチングマスクＭＳＫの除去後、各画素形成領域Ｒpxに露出する保護金属膜１９ｘと境界領域の保護金属膜１９ｃを同時にエッチングして、各画素形成領域Ｒpxに画素電極１５を露出させるとともに、境界領域に銅薄膜１９ｂ及び下層金属層１９ａを積層したバンク１９を形成する製造方法を有している。
【００９３】
これにより、共通電圧ライン（カソードライン）Ｌｃとなる銅薄膜１９ｙ（銅薄膜１９ｂ）上に、フォトレジストとの密着性の高い保護金属膜１９ｚ（保護金属膜１９ｃ）を介在させているので、バンク１９の形成工程において施されるウェットエッチングの際に、エッチング液が層間に浸入してエッチングマスクＭＳＫ（フォトレジスト）が保護金属膜１９ｚから剥離する現象を抑制することができ、例えば１０μｍ程度の微細な配線幅を有する共通電圧ライン（カソードライン）Ｌｃを良好に形成することができるとともに、保護金属膜１９ｚ、保護金属膜１９ｘをエッチングする際に用いるエッチング液による銅薄膜１９ｙ（銅薄膜１９ｂ）へのダメージを抑制することができる。
【００９４】
また、シリコン窒化膜等により形成され、バンク１９の下地層となる下地絶縁膜１８と共通電圧ライン（カソードライン）Ｌｃとなる銅薄膜１９ｙ（銅薄膜１９ｂ）との間に、当該下地絶縁膜１８との接合性が高い保護金属膜１９ｘ（下層金属層１９ａ）を介在させているので、銅薄膜と下地絶縁膜とを直接積層した構造に比較して接合性を大幅に向上させることができ、バンク１９の形成工程において施されるウェットエッチングの際に、エッチング液が層間に浸入して層間剥離やクラック等が生じる現象を抑制することができる。
【００９５】
また、保護金属膜１９ｚ（保護金属膜１９ｃ）及び銅薄膜１９ｙ（銅薄膜１９ｂ）のエッチング後に、エッチングマスクＭＳＫを除去した際に、保護金属膜１９ｃの上面にレジスト残渣が残っている場合であっても、各画素形成領域Ｒpxに露出する保護金属膜１９ｘとともに、当該保護金属膜１９ｃを除去することができるので、レジスト残渣に起因する対向電極１７とバンク１９（銅薄膜１９ｂ）との電気的な接続不良の発生を防止できる。また、保護金属膜１９ｘ上にレジスト残渣が残っても保護金属膜１９ｘとともにレジスト残渣を除去できるので画素電極１５上にレジスト残渣が付着することがない。このため、画素電極１５上に有機ＥＬ層１６を成膜したときに、有機ＥＬ層１６にレジスト残渣による段差やピンホールが生じない。したがって、表示パネルの製造歩留まりを向上させることができる。
【００９６】
＜第２の実施形態＞
次に、本発明に係る表示装置及びその製造方法の第２の実施形態について説明する。ここで、表示パネルの画素配列状態や各表示画素の回路構成及び平面レイアウトは、上述した第１の実施形態と同等のものを適用することができるので、図１〜図３を適宜参照しながら、第２の実施形態に係る具体的なデバイス構造（断面構造）について説明する。
【００９７】
（表示画素のデバイス構造）
図９は、第２の実施形態に係る表示パネル（表示画素）の断面構造の一例を示す概略断面図である。ここでは、上述した第１の実施形態と同等の平面レイアウト（図３）を有する表示画素におけるＡ−Ａ断面及びＢ−Ｂ断面を示す。また、本実施形態においても、有機ＥＬ層において発光した光を、絶縁性基板を介すことなく視野側（封止基板側）に出射するトップエミッション型の発光構造を有する表示パネル（有機ＥＬパネル）について示す。なお、上述した第１の実施形態と同等の構成については、同一又は同等の符号を付してその説明を簡略化する。
【００９８】
上述した第１の実施形態においては、図１に示した表示パネルに配設された共通電圧ラインＬｃ（バンク１９と兼用）として、各画素形成領域Ｒpx間の境界領域に、下地層となる下地絶縁膜１８との接合性に優れたチタンの下層金属層１９ａを介在させて低抵抗の銅薄膜１９ｂを積層した配線構造を適用した場合について説明したが、第２の実施形態においては、少なくとも、各表示画素ＰＩＸ（画素駆動回路ＤＣ）に電源電圧Ｖddを印加する電源電圧ラインＬａとして、下地配線部との接合性に優れた介在層としてのチタン薄膜と低抵抗の配線層としての銅薄膜とを積層した配線構造を有する場合について説明する。
【００９９】
すなわち、本実施形態に係る表示パネル１０（表示画素ＰＩＸ）は、例えば図９（ａ）、（ｂ）に示すように、第１の実施形態に示したパネル構造（図４）において、有機ＥＬ素子ＯＬＥＤの絶縁性基板１１側に設けられた電源電圧ラインＬａ及びデータラインＬｄ、並びに、トランジスタＴｒ１２（ソース電極Ｔｒ１２ｓ）と有機ＥＬ素子ＯＬＥＤ（画素電極１５）とを電気的に接続するコンタクトホールＨＬａに設けられたコンタクトバッファ部（接続部）ＢＦが、各々、下層金属層（第１の配線層）Ｌa1、Ｌd1、Ｌb1と、中間金属層（第２の配線層）Ｌa2、Ｌd2、Ｌb2と、上層金属層（第３の配線層）Ｌa3、Ｌd3、Ｌb3と、を積層した配線構造を有している。
【０１００】
より具体的には、電源電圧ラインＬａは、トランジスタＴｒ１２のドレイン電極Ｔｒ１２ｄの上面に電気的に接続され、下層金属層Ｌa1と中間金属層Ｌa2と上層金属層Ｌa3とが積層された配線構造を有している。また、データラインＬｄ（信号配線層Ｌdxを含む）は、トランジスタＴｒ１１、Ｔｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄと同層、又は、一体的に設けられた下地配線部Ｌd0と、当該下地配線部Ｌd0上に下層金属層Ｌd1と中間金属層Ｌd2と上層金属層Ｌd3とが積層された配線構造を有している。また、コンタクトバッファ部ＢＦは、トランジスタＴｒ１２のソース電極Ｔｒ１２ｓの上面に電気的に接続されるとともに、コンタクトホールＨＬａ内に露出し、下層金属層Ｌb1と中間金属層Ｌb2と上層金属層Ｌb3とが積層された断面構造を有している。
【０１０１】
ここで、下層金属層Ｌa1、Ｌd1、Ｌb1は、各々、トランジスタＴｒ１２のドレイン電極Ｔｒ１２ｄ、下地配線部Ｌd0及びトランジスタＴｒ１２のソース電極Ｔｒ１２ｓ、並びに、中間金属層Ｌa2、Ｌd2、Ｌb2との接合性が良好なチタンやクロム等の金属材料が適用される。また、上層金属層Ｌa3、Ｌd3、Ｌb3は、電源電圧ラインＬａ及びデータラインＬｄ、コンタクトバッファ部ＢＦをパターニング形成する際のエッチングマスク、並びに、中間金属層Ｌa2、Ｌd2、Ｌb2との密着性及び接合性が良好であって、かつ、中間金属層Ｌa2、Ｌd2、Ｌb2の酸化を防止する機能を有するチタンやクロム等の金属材料が適用される。また、中間金属層Ｌa2、Ｌd2、Ｌb2は、低抵抗率を有し、配線抵抗を低減するため銅やアルミニウム等の金属材料が適用される。
【０１０２】
なお、トランジスタＴｒ１１、Ｔｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄ、並びに、下地配線部Ｌd0は、上述した第１の実施形態と同様に、各々、例えば配線抵抗を低減するためのアルミニウム合金層とマイグレーションを低減するためのクロム層を積層した配線構造を有している。
【０１０３】
有機ＥＬ素子ＯＬＥＤは、上述した第１の実施形態と同様に、例えばアノード電極となる画素電極１５、正孔輸送層（担体輸送層）１６ａ及び電子輸送性発光層（担体輸送層）１６ｂを有する有機ＥＬ層１６、及び、例えばカソード電極となる対向電極１７を順次積層した素子構造を有し、画素電極１５が光反射特性を有するとともに、対向電極１７が光透過性を有している。ここで、画素電極１５は、図９（ａ）に示すように、画素形成領域Ｒpxの平坦化膜１４上に延在し、コンタクトホールＨＬａ内に露出し、上述したように下層金属層Ｌb1と中間金属層Ｌb2と上層金属層Ｌb3とを積層した構造を有するコンタクトバッファ部ＢＦを介して、画素駆動回路ＤＣのトランジスタＴｒ１２のソース電極Ｔｒ１２ｓに接続されている。
【０１０４】
また、各表示画素ＰＩＸの画素形成領域Ｒpxを画定するバンク１９（共通電圧ラインＬｃ）は、上述した第１の実施形態と同様に、各画素形成領域Ｒpx間の境界領域の列方向に形成された下地絶縁膜１８上に、チタンやクロム等の薄膜からなる下層金属層１９ａと、アルミニウムや銅等の薄膜からなる上層金属層１９ｂとを積層した構造を有し、絶縁性基板１１（平坦化膜１４）の表面から連続的に突出するように設けられている。
【０１０５】
そして、このような表示パネル１０においては、各表示画素ＰＩＸの画素駆動回路ＤＣにおいて、表示データに応じた所定の電流値を有する発光駆動電流が生成され、発光駆動用のトランジスタＴｒ１２（ソース電極Ｔｒ１２ｓ）からコンタクトバッファ部ＢＦ及びコンタクトホールＨＬａを介して、平坦化膜１４上の画素電極１５に供給されることにより、各表示画素ＰＩＸの有機ＥＬ素子ＯＬＥＤが表示データに応じた所望の輝度階調で発光動作する。
【０１０６】
このようなパネル構造を有する表示装置によれば、少なくとも、電源電圧ライン（例えばアノードライン）Ｌａとして、トランジスタＴｒ１２のドレイン電極Ｔｒ１２ｄとの接合性の高い下層金属層Ｌa1と、抵抗率の低い中間金属層Ｌa2と、電源電圧ラインＬａをパターニング形成する際のエッチングマスクとの密着性が高く、かつ、中間金属層Ｌa2の酸化を防止する機能を有する上層金属層Ｌa3、Ｌd3、Ｌb3とを積層した配線構造を適用することができるので、表示パネルを高輝度化や大画面化、高精細化した場合であっても、電源電圧ラインの配線抵抗に起因する信号遅延や電圧降下を抑制することができる。これにより、各表示画素に印加される電圧の変動を抑制して、輝度の低下やバラツキ、クロストーク等の発生を防止することができるので、表示データに対応した適切な輝度階調で良好に発光動作させることができ、表示画質や製品品質に優れた表示装置を実現することができる。
【０１０７】
（表示装置の製造方法）
次に、本実施形態に係る表示装置（表示パネル）の製造方法について説明する。
図１０乃至図１３は、本実施形態に係る表示装置（表示パネル）の製造方法の一例を示す工程断面図である。ここでは、本実施形態に係る表示装置の製造方法に特徴的な工程のみを詳しく説明し、上述した第１の実施形態と同等の工程についてはその説明を簡略化する。また、図１に示した電源電圧端子ＴＬａ、共通電圧端子ＴＬｃ及び選択端子ＴＬｓの製造方法については、上述した第１の実施形態と同等であるので、その説明を省略する。
【０１０８】
上述した表示装置（表示パネル）の製造方法は、まず、第１の実施形態と同様に、図１０（ａ）に示すように、ガラス基板等の絶縁性基板１１の一面側（図面上面側）に設定された各表示画素ＰＩＸの画素形成領域Ｒpxごとに、画素駆動回路ＤＣ（図２、図３参照）のトランジスタＴｒ１１、Ｔｒ１２、選択ラインＬｓ、データラインＬｄ（信号配線層Ｌdxを含む）の下地配線部Ｌd0を形成する（図９（ａ）、（ｂ）参照）。
【０１０９】
次いで、図１０（ｂ）に示すように、トランジスタＴｒ１１、Ｔｒ１２及び下地配線部Ｌd0を含む絶縁性基板１１の一面側全域を被覆するように、窒化シリコン（ＳｉＮ）等からなる保護絶縁膜１３を形成した後、当該保護絶縁膜１３をエッチングして、少なくともトランジスタＴｒ１２のソース電極Ｔｒ１２ｓ及びドレイン電極Ｔｒ１２ｄ、下地配線部Ｌd0の上面が露出する開口部を形成する。
【０１１０】
次いで、図１０（ｃ）に示すように、保護絶縁膜１３が形成された絶縁性基板１１上に、例えばチタン薄膜からなる保護金属膜Ｌy1、銅薄膜Ｌy2、チタン薄膜からなる保護金属膜Ｌy3を順次積層形成する。具体的には、スパッタリング法やイオンプレーティング法、真空蒸着法、メッキ法等を用いてチタンやその合金、銅やその合金等の金属材料により上記３層の金属薄膜を連続して成膜する。各金属薄膜は、例えば、保護金属膜Ｌy1、Ｌy3として各々０．０１〜０．０５μｍ程度、銅薄膜Ｌy2として０．３μｍ程度の膜厚で形成する。
【０１１１】
次いで、図１０（ｄ）に示すように、上記３層の金属薄膜Ｌy1〜Ｌy3上にフォトレジストを形成し、露光、現像処理を施して、電源電圧ラインＬａ及びデータラインＬｄ、コンタクトバッファ部ＢＦの平面パターンに対応する領域にフォトレジストを残留させてエッチングマスクＭＳａを形成する。
【０１１２】
次いで、上記エッチングマスクＭＳａを用いて、チタンエッチング液（例えば旭電化工業製のアデカテックＷＴＩ／Ｗ−Ａ１２、Ｂ１９等）により最上層の保護金属膜Ｌy3をエッチングし、引き続き、銅エッチング液（例えば旭電化工業製のアデカスーパーケミカルＷＡＤ−５０１１等）により中間層の銅薄膜Ｌy2をエッチングし、さらに、上述したチタンエッチング液により最下層の保護金属膜Ｌy1をエッチングする。
【０１１３】
これにより、図１１（ａ）に示すように、トランジスタＴｒ１２のドレイン電極Ｔｒ１２ｄの上面に、保護金属膜Ｌa1、銅薄膜Ｌa2及び保護金属膜Ｌa3からなる電源電圧ラインＬａが接合して形成され、下地配線部Ｌd0の上面に、保護金属膜Ｌd1、銅薄膜Ｌd2及び保護金属膜Ｌd3が接合されたデータラインＬｄが形成され、トランジスタＴｒ１２のソース電極Ｔｒ１２ｓの上面に、保護金属膜Ｌb1、銅薄膜Ｌb2及び保護金属膜Ｌb3からなるコンタクトバッファ部ＢＦが接合して形成される。
【０１１４】
次いで、剥離液（例えば三菱瓦斯化学製のＲ―１００や旭電化工業製のアデカリムーバー等）を用いて、電源電圧ラインＬａ及びデータラインＬｄ、コンタクトバッファ部ＢＦ上のエッチングマスクＭＳａを除去した後、上記電源電圧ラインＬａ及びデータラインＬｄ、コンタクトバッファ部ＢＦを含む絶縁性基板１１の一面側全域を被覆するように、ＣＶＤ法等を用いて、例えば光透過特性を有する感光性の有機材料等により平坦化膜１４を形成する。その後、当該平坦化膜１４をエッチングして、図１１（ｂ）に示すように、上記トランジスタＴｒ１２のソース電極Ｔｒ１２ｓ上に形成されたコンタクトバッファ部ＢＦの上面が露出するコンタクトホールＨＬａを形成する。
【０１１５】
このように、平坦化膜１４をエッチングしてコンタクトホールＨＬａを形成する際に、トランジスタＴｒ１２のソース電極Ｔｒ１２ｓ上に、上記３層の金属薄膜を積層してなるコンタクトバッファ部ＢＦを形成しておくことにより（すなわち、コンタクトホールＨＬａ内にソース電極Ｔｒ１２ｓの上面が露出しないようにすることにより）、平坦化膜１４のエッチング液によりソース電極Ｔｒ１２ｓの表面がエッチングダメージを受けることを防止することができる。
【０１１６】
次いで、上述した第１の実施形態と同様に、図１１（ｃ）に示すように、各画素形成領域Ｒpx（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂの形成領域）ごとに、アルミニウム（Ａｌ）、クロム（Ｃｒ）等の光反射特性を有する反射金属層１５ａと、ＩＴＯやＩＺＯ等の光透過特性を有する酸化金属層１５ｂとを積層してなる画素電極１５を形成する。ここで、画素電極１５（例えば酸化金属層１５ｂ）の一部は、上記コンタクトホールＨＬａ内に露出するコンタクトバッファ部ＢＦに接続されるように埋め込み形成される。これにより、画素電極１５は、コンタクトホールＨＬａ内のコンタクトバッファ部ＢＦを介してトランジスタＴｒ１２のソース電極Ｔｒ１２ｓに電気的に接続される。
【０１１７】
その後、行方向に隣接する表示画素ＰＩＸ（画素形成領域Ｒpx）に形成された画素電極１５間の領域（すなわち、隣接する表示画素ＰＩＸとの境界領域）に、各画素電極１５の列方向の周縁部と一部重なるように、下地絶縁膜１８を列方向に沿って形成するとともに、各画素形成領域Ｒpxに画素電極１５の上面を露出させる。
【０１１８】
以下、上述した第１の実施形態に示した製造方法（図６（ｂ）〜図８（ｂ）参照）と同様に、図１２（ａ）に示すように、下地絶縁膜１８が形成された絶縁性基板１１上に、例えば保護金属膜１９ｘ、銅薄膜１９ｙ、保護金属膜１９ｚを順次積層形成した後、図１２（ｂ）に示すように、表示画素ＰＩＸ（有機ＥＬ素子ＯＥＬ）間の境界領域（バンク１９の形成領域）に形成したエッチングマスクＭＳＫを用いて、保護金属膜１９ｚ及び銅薄膜１９ｙをエッチングする。
【０１１９】
次いで、エッチングマスクＭＳＫを除去した後、図１３（ａ）に示すように、表示画素ＰＩＸ間の境界領域に形成された銅薄膜１９ｂ上の保護金属膜１９ｃと、各表示画素ＰＩＸの形成領域（画素形成領域Ｒpx）に露出する保護金属膜１９ｘとを、チタンエッチング液に浸漬してエッチングすることにより、各画素形成領域Ｒpxの画素電極１５及び銅薄膜１９ｂの上面を露出させるとともに、銅薄膜１９ｂ直下に下層金属層１９ａを残す。
【０１２０】
これにより、表示画素ＰＩＸ間の境界領域に形成された下地絶縁膜１８上に下層金属層１９ａ及び銅薄膜１９ｂが積層されたバンク１９が形成され、このバンク１９により囲まれた領域が表示画素ＰＩＸの画素形成領域Ｒpxとして画定されるとともに、当該バンク１９（銅薄膜１９ｂ）が、共通電圧ラインＬｃとして兼用される。
【０１２１】
次いで、少なくとも、各画素形成領域（有機ＥＬ素子ＯＥＬの形成領域）Ｒpxに露出する画素電極１５（酸化金属層１５ｂ）表面を親液化処理し、境界領域に形成されたバンク１９（銅薄膜１９ｂ）の表面を撥液化処理する。その後、図１３（ｂ）に示すように、各画素形成領域（有機ＥＬ素子ＯＥＬの形成領域）Ｒpxに対して、正孔輸送材料の溶液又は分散液を塗布して正孔輸送層１６ａを形成し、続いて、当該正孔輸送層１６ａ上に電子輸送性発光材料の溶液又は分散液を塗布して電子輸送性発光層１６ｂを形成することにより、画素電極１５上に正孔輸送層１６ａ及び電子輸送性発光層１６ｂを有する有機ＥＬ層１６が積層形成される。
【０１２２】
そして、各画素形成領域Ｒpxを含む絶縁性基板１１上に、光透過性を有し、かつ、バンク１９（銅薄膜１９ｂ）と電気的に接続された対向電極（例えばカソード電極）１７を形成した後、透明な封止層２０を形成することにより、図９に示したような断面構造を有する表示パネル１０が完成する。
【０１２３】
上述したように、本実施形態に係る表示装置及びその製造方法によれば、第１の実施形態に示したパネル構造に加え、表示パネル１０に配設される電源電圧ラインＬａやデータラインＬｄ等の配線層として、トランジスタＴｒ１２のドレイン電極Ｔｒ１２ｄや下層配線部Ｌd0との接合性が良好なチタン薄膜からなる保護金属膜Ｌa1、Ｌd1と、低抵抗率を有する銅薄膜Ｌa2、Ｌd2と、電源電圧ラインＬａやデータラインＬｄをパターニングする際のエッチングマスクＭＳａ（フォトレジスト）との密着性が良好で、かつ、電源電圧ラインＬａやデータラインＬｄを被覆して形成される平坦化膜１４に含まれる酸素に起因して上記銅薄膜Ｌa2、Ｌd2が酸化して膨張する現象を抑制するためのチタン薄膜からなる保護金属膜Ｌa3、Ｌd3と、を積層した配線構造を有している。
【０１２４】
これにより、電源電圧ライン（アノードライン）ＬａやデータラインＬｄの形成工程において施されるウェットエッチングの際に、エッチング液が層間に浸入してエッチングマスクＭＳａ（フォトレジスト）が剥離する現象を抑制することができ、所望の配線幅を有する微細な配線層を良好に形成することができるとともに、保護金属膜Ｌa3、Ｌd3、Ｌa1、Ｌd1のエッチングの際の銅薄膜Ｌa2、Ｌd2へのダメージを抑制することができる。
【０１２５】
また、画素駆動回路ＤＣ（トランジスタＴｒ１２のソース電極Ｔｒ１２ｓ）と有機ＥＬ素子ＯＬＥＤ（画素電極１５）とを電気的に接続するコンタクトホールＨＬａ内に、コンタクトバッファ部ＢＦとして、上記電源電圧ラインＬａやデータラインＬｄ等の配線層と同様に、トランジスタＴｒ１２のソース電極Ｔｒ１２ｓとの接合性が良好な保護金属膜Ｌb1と、低抵抗率を有する銅薄膜Ｌb2と、コンタクトバッファ部ＢＦをパターニングする際のエッチングマスクＭＳａ（フォトレジスト）との密着性が良好で、かつ、平坦化膜１４に含まれる酸素に起因する上記銅薄膜Ｌb2の酸化を抑制するための保護金属膜Ｌb3と、を積層した配線構造を有している。
【０１２６】
これにより、平坦化膜１４にコンタクトホールＨＬａを形成する工程や、画素電極１５（反射金属層１５ａ）をパターニングする工程において、トランジスタＴｒ１２のソース電極Ｔｒ１２ｓへのエッチングダメージを防止することができ、上記コンタクト部における接触抵抗の上昇や断線を防止することができる。さらに、画素電極１５の酸化金属層１５ｂに用いられるＩＴＯ等の透明電極材料は、トランジスタＴｒ１２のソース電極Ｔｒ１２ｓに用いられるアルミニウムやその合金との接合性が悪いため、上記コンタクトバッファ部ＢＦを介在層として用いることにより、良好な電気的接続を実現することもできる。
【０１２７】
なお、上述した第２の実施形態においては、電源電圧ラインＬａ及びデータラインＬｄとして、保護金属膜、銅薄膜、保護金属膜を積層した配線構造を適用した場合について説明したが、本発明はこれに限定されるものではなく、表示パネル１０に配設される配線層のレイアウトやパネル構造に応じて、選択ラインＬｓ等の他の配線層についても上記と同様の配線構造を適用するものであってもよい。
【０１２８】
また、上述した第１及び第２の実施形態においては、バンク１９及び電源電圧ラインＬａ等の配線層の断面構造として、保護金属膜と銅薄膜を積層した２層構造、又は、保護金属膜と銅薄膜と保護金属膜を積層した３層構造を適用した場合について説明したが、本発明はこれらに限定されるものではなく、例えばクロム薄膜（保護金属膜）と銅薄膜の代替としてアルミニウム薄膜、又は、クロム薄膜（保護金属膜）とアルミニウム薄膜（銅薄膜の代替）とクロム薄膜（保護金属膜）の組み合わせや、チタン薄膜とアルミニウム薄膜、又は、チタン薄膜とアルミニウム薄膜とチタン薄膜の組み合わせ等、他の金属材料の組み合わせを適用するものであってもよい。ここで、表示パネル１０の外周領域に設けられ、電源電圧ライン（アノードライン）ＬａやデータラインＬｄ、選択ラインＬｓ、共通電圧ライン（カソードライン）Ｌｃに接続されて（又は、一体的に）形成される電源電圧端子ＴＬａやデータ端子（図示を省略）、選択端子ＴＬｓ、共通電圧端子ＴＬｃについても同様の積層電極構造を適用することができる。
【０１２９】
また、上述した第１及び第２の実施形態においては、トップエミッション型の発光構造を有する表示パネルについて説明したが、本発明はこれに限定されるものではなく、ボトムエミッション型の発光構造を有するものであってもよい。この場合、画素電極はＩＴＯ等の光透過特性を有する導電性材料のみにより形成され、対向電極はアルミニウムやクロム等の光反射特性を有する導電性材料により形成されていればよい。
【０１３０】
また、上述した第１及び第２の実施形態においては、有機ＥＬ素子ＯＬＥＤの素子構造として、有機ＥＬ層が正孔輸送層及び電子輸送性発光層を有する場合について説明したが、本発明はこれに限定されるものではなく、例えば正孔輸送兼電子輸送性発光層のみでもよく、正孔輸送性発光層及び電子輸送層でもよく、また、間に適宜担体輸送層が介在してもよく、その他の担体輸送層の組合せであってもよい。
また、上述した各実施形態においては、画素電極をアノードとしたが、これに限らずカソードとしてもよい。このとき、有機ＥＬ層は、画素電極に接する担体輸送層が電子輸送性の層であればよい。
【図面の簡単な説明】
【０１３１】
【図１】本発明に係る表示装置に適用される表示パネルの画素配列状態の一例を示す概略平面図である。
【図２】本発明に係る表示装置の表示パネルに２次元配列される各表示画素（発光素子及び画素駆動回路）の回路構成例を示す等価回路図である。
【図３】第１の実施形態に係る表示装置（表示パネル）に適用可能な表示画素の一例を示す平面レイアウト図である。
【図４】第１の実施形態に係る平面レイアウトを有する表示画素におけるＡ−Ａ断面及びＢ−Ｂ断面を示す概略断面図である。
【図５】第１の施形態に係る表示装置（表示パネル）の製造方法の一例を示す工程断面図（その１）である。
【図６】第１の実施形態に係る表示装置（表示パネル）の製造方法の一例を示す工程断面図（その２）である。
【図７】第１の実施形態に係る表示装置（表示パネル）の製造方法の一例を示す工程断面図（その３）である。
【図８】第１の実施形態に係る表示装置（表示パネル）の製造方法の一例を示す工程断面図（その４）である。
【図９】第２の実施形態に係る表示パネル（表示画素）の断面構造の一例を示す概略断面図である。
【図１０】第２の実施形態に係る表示装置（表示パネル）の製造方法の一例を示す工程断面図（その１）である。
【図１１】第２の実施形態に係る表示装置（表示パネル）の製造方法の一例を示す工程断面図（その２）である。
【図１２】第２の実施形態に係る表示装置（表示パネル）の製造方法の一例を示す工程断面図（その３）である。
【図１３】第２の実施形態に係る表示装置（表示パネル）の製造方法の一例を示す工程断面図（その４）である。
【図１４】従来技術におけるアクティブマトリクス型の表示パネルを備えた表示装置の要部構成例及び表示画素の回路構成例を示す概略図である。
【符号の説明】
【０１３２】
１０        表示パネル
１１        絶縁性基板
１３        保護絶縁膜
１４        平坦化膜
１５        画素電極
１６        有機ＥＬ層
１６ａ      正孔輸送層
１６ｂ      電子輸送性発光層
１７        対向電極
１９        バンク
１９ａ      下層金属層
１９ｂ      銅薄膜
Ｌｓ        選択ライン
Ｌｄ        データライン
Ｌａ        電源電圧ライン（アノードライン）
Ｌｃ        共通電圧ライン（カソードライン）
ＢＦ        コンタクトバッファ部
ＰＩＸ      表示画素
Ｒpx        画素形成領域
【図１】
2008076992.tif 000003
【図２】
2008076992.tif 000004
【図３】
2008076992.tif 000005
【図４】
2008076992.tif 000006
【図５】
2008076992.tif 000007
【図６】
2008076992.tif 000008
【図７】
2008076992.tif 000009
【図８】
2008076992.tif 000010
【図９】
2008076992.tif 000011
【図１０】
2008076992.tif 000012
【図１１】
2008076992.tif 000013
【図１２】
2008076992.tif 000014
【図１３】
2008076992.tif 000015
【図１４】
2008076992.tif 000016