(57)【要約】【課題】２回の蒸着作業で薄膜素子を製造し、かつマスク層の直下ではなくマスク層の開口部にギャップを配することも可能な薄膜素子の製造方法を提供する。【解決手段】開口部を有するマスク層を用いた、半導体または半金属の薄膜を有する薄膜素子の製造方法であり、前記マスク層面に垂直な軸に対して第１の角度方向から、前記開口部を介して基板上に電極材料を蒸着する第１の蒸着工程と、前記軸と前記第１の角度方向とがなす２次元平面において、第２の角度方向から前記開口部を介して薄膜材料を前記基板上に蒸着する第２の蒸着工程とを有する。【選択図】図５
2008053272.tif 000002
【特許請求の範囲】
【請求項１】
開口部を有するマスク層を用いた、半導体または半金属の薄膜を有する薄膜素子の製造方法であり、
前記マスク層面に垂直な軸に対して第１の角度方向から、前記開口部を介して基板上に電極材料を蒸着する第１の蒸着工程と、
前記軸と前記第１の角度方向とがなす２次元平面において、第２の角度方向から前記開口部を介して薄膜材料を前記基板上に蒸着する第２の蒸着工程と
を有することを特徴とする薄膜素子の製造方法。
【請求項２】
開口部を有するマスク層を用いた、半導体または半金属の薄膜を有する薄膜素子の製造方法であり、
前記マスク層面に垂直な軸に対して第１の角度方向から、前記開口部を介して基板上に薄膜材料を蒸着する第１の蒸着工程と、
前記軸と前記第１の角度方向とがなす２次元平面において、第２の角度方向から前記開口部を介して電極材料を前記基板上に蒸着する第２の蒸着工程と
を有することを特徴とする薄膜素子の製造方法。
【請求項３】
前記マスク層の形成工程が、
前記基板上に支持層を形成する支持層形成工程と、
該支持層上に前記マスク層を形成するマスク層形成工程と、
該マスク層上にレジスト層を形成するレジスト層形成工程と、
該レジスト層に開口パターンを形成する開口パターン形成工程と、
前記開口パターンが形成された前記レジスト層をマスクとしてエッチングを行い、前記マスク層に前記開口部を形成する開口部形成工程と、
少なくとも前記基板が露出するまで前記開口部から前記支持層のエッチングを行う支持層エッチング工程と
を有することを特徴とする請求項１または請求項２に記載の薄膜素子の製造方法。
【請求項４】
前記マスク層の形成工程が、
前記基板上に第１のレジストにより支持層を形成する支持層形成工程と、
該支持層上に、第２のレジストにより前記マスク層を形成するマスク層形成工程と、
前記支持層及び前記マスク層に対して露光によって前記開口部を形成する露光工程と、
前記マスク層に前記開口部からの追加現像により、少なくとも前記基板の表面が露出するよう前記支持層を除去する現像工程と
を有し、
前記第１のレジストと第２のレジストとがポジレジストであり、第２のレジストが第１のレジストに比較して高感度であることを特徴とする請求項１または請求項２に記載の薄膜素子の製造方法。
【請求項５】
前記基板が絶縁体であることを特徴とする請求項１または請求項２に記載の薄膜素子の製造方法。
【請求項６】
前記基板が表面に絶縁膜を有する導電性基板であることを特徴とする請求項１または請求項２に記載の薄膜素子の製造方法。
【請求項７】
前記第１の角度方向がθ1、前記第２の角度方向がθ2、前記マスク層と前記基板の表面との距離がh、前記マスク層の有する隣り合う前記開口部同士の間隔がLである場合に、
h・tanθ1+h・tanθ2>L
の条件式が満たされる事を特徴とする請求項１ないし６の何れか１項に記載の薄膜素子の製造方法。
【請求項８】
h・tanθ1>|L|
の条件式が満たされる事を特徴とする請求項７に記載の薄膜素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜素子の製造方法に関するものである。
【背景技術】
【０００２】
薄膜素子は、液晶機器などの電子機器の重要な部品である。特に、有機薄膜は安価で大面積の薄膜形成に適しているため、近年注目を集めている。しかし、これら薄膜材料は高い生産性を示す反面、環境の影響を受けて劣化する場合があり、エッチング処理などの加工が一律に行えない面もある。このため、薄膜へのダメージを極力抑え、かつ迅速簡便に測定評価できる薄膜素子の製造方法が必要である。
【０００３】
例えば、薄膜素子を作製する従来の方法として、非特許文献１に記載されているように、基板上の所定の距離hに設けられた幅Lのマスク層を用いて、図１に示すようにこのマスク層を介して斜め方向（角度θ1）に薄膜材料を蒸着し、次に垂直方向に電極材料を蒸着して薄膜素子を作製する方法がある。
この方法によれば、基板から離れた位置に固定されたマスク層を挟んで二方向から基板に薄膜材料を斜め蒸着するため、マスク層の直下に切れ目なく薄膜を形成できる。マスクの幅Lに応じて蒸着角度を調整する必要があるが、ある程度自由にLを設定することも可能である。
【特許文献１】特願２００５−３２７２３８号明細書
【非特許文献１】I.Yagi et al., ”Alignment-Free Top Contact Formation for Organic Thin Film Transistors”, Japanese Journal of Applied Physics, Vol.44,L479-L481(2005).
【非特許文献２】G.J.Dolan, “Offset masks for lift-off photoprocessing”, Applied Physics Letters, Vol31,No.5,pp.337-339(1977).
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の方法は薄膜素子を作製可能ではあるが、薄膜と電極の形成に３回の蒸着が必要であるため、簡便性に欠ける上、薄膜の上に電極を蒸着するため、薄膜材料が繊細な場合、薄膜へのダメージが無視できなくなる場合もある。
薄膜材料を最後に蒸着することで薄膜へのダメージを抑え、かつマスクの寸法よりも小さい電極ギャップ（以後、単にギャップと呼ぶ）を提供する手法も提案されている（特許文献１参照）。この手法はマスク層の真上からチャネル領域を観察できる特徴も有するが、この手法でも電極と薄膜の形成に計３回の蒸着を要することには変わりはない。
【０００５】
異なる感光度を有する２種類のレジストをそれぞれ支持層とマスク層として用い、斜め蒸着によりギャップを作製する初期の例は、１９７７年に報告されている（非特許文献２参照）。この手法においてもマスクパターンの寸法よりも小さいギャップを作製できる。
しかしこの手法でも、ギャップがマスク直下に形成され、蒸着直後にギャップを直接観察することや、別種の材料をギャップに蒸着することなどは困難である。ギャップを露出させるために蒸着後にレジストとレジスト上に付着した電極材料を除去することは可能ではあるが、除去には手間がかかり、除去に際してレジスト材料や電極材料が電極や基板を汚染する可能性がある。
【０００６】
本発明は、このような事情に鑑みてなされたものであり、２回の蒸着作業で薄膜素子を製造し、かつマスク層の直下ではなくマスク層の開口部にギャップを配することも可能な薄膜素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の薄膜素子の製造方法は、開口部を有するマスク層を用いた、半導体または半金属の薄膜を有する薄膜素子の製造方法であり、前記マスク層面に垂直な軸に対して第１の角度方向から、前記開口部を介して基板上に電極材料を蒸着する第１の蒸着工程と、前記軸と前記第１の角度方向とがなす２次元平面において、第２の角度方向から前記開口部を介して薄膜材料を前記基板上に蒸着する第２の蒸着工程とを有することを特徴とする。
【０００８】
本発明の薄膜素子の製造方法は、開口部を有するマスク層を用いた、半導体または半金属の薄膜を有する薄膜素子の製造方法であり、前記マスク層面に垂直な軸に対して第１の角度方向から、前記開口部を介して基板上に薄膜材料を蒸着する第１の蒸着工程と、前記軸と前記第１の角度方向とがなす２次元平面において、第２の角度方向から前記開口部を介して電極材料を前記基板上に蒸着する第２の蒸着工程とを有することを特徴とする。
【０００９】
本発明の薄膜素子の製造方法は、前記マスク層の形成工程が、前記基板上に支持層を形成する支持層形成工程と、該支持層上に前記マスク層を形成するマスク層形成工程と、該マスク層上にレジスト層を形成するレジスト層形成工程と、該レジスト層に開口パターンを形成する開口パターン形成工程と、前記開口パターンが形成された前記レジスト層をマスクとしてエッチングを行い、前記マスク層に前記開口部を形成する開口部形成工程と、少なくとも前記基板が露出するまで前記開口部から前記支持層のエッチングを行う支持層エッチング工程とを有することを特徴とする。
【００１０】
本発明の薄膜素子の製造方法は、前記マスク層の形成工程が、前記基板上に第１のレジストにより支持層を形成する支持層形成工程と、該支持層上に、第２のレジストにより前記マスク層を形成するマスク層形成工程と、前記支持層及び前記マスク層に対して露光によって前記開口部を形成する露光工程と、前記マスク層に前記開口部からの追加現像により、少なくとも前記基板の表面が露出するよう前記支持層を除去する現像工程とを有し、前記第１のレジストと第２のレジストとがポジレジストであり、第２のレジストが第１のレジストに比較して高感度であることを特徴とする。
【００１１】
本発明の薄膜素子の製造方法は、前記基板が絶縁体であることを特徴とする。
【００１２】
本発明の薄膜素子の製造方法は、前記基板が表面に絶縁膜を有する導電性基板であることを特徴とする。
【００１３】
本発明の薄膜素子の製造方法は、前記第１の角度方向がθ1、前記第２の角度方向がθ2、前記マスク層と前記基板の表面との距離がh、前記マスク層の有する隣り合う前記開口部同士の間隔がLである場合に、h・tanθ1+h・tanθ2>Lの条件式が満たされる事を特徴とする。
【００１４】
本発明の薄膜素子の製造方法は、h・tanθ1>|L|の条件式が満たされる事を特徴とする。
【発明の効果】
【００１５】
以上説明したように、本発明によれば２回のみの材料蒸着作業により薄膜素子を作製でき、電極と薄膜の蒸着が完了次第、すぐに薄膜素子の特性を評価できる。また蒸着角度を制御することでギャップを基板の真上から見てマスク層の開口部に配することが可能となり、マスク層を加工することなくギャップを顕微鏡等で観察することができ、外部からの光制御などで、ギャップ内の薄膜の導電性などを制御可能である。このような簡便な製造方法により、取り扱いが容易な薄膜トランジスタ等を実現できる。
【発明を実施するための最良の形態】
【００１６】
以下に本発明の一実施形態について説明する。
図２は、本発明の蒸着およびエッチングのプロセスである（薄膜および電極材料の作製は除く）。また、図４は製造のフローを示すフローチャートである。図２のプロセスについて、図４のフローチャートを参照しながら以下に説明する。
図２（ａ）のように基板１ａ（絶縁体とする）上に、支持層２とマスク層３とレジスト層４とをこの順に堆積する（図４；ステップＳ１からＳ３）。堆積方法は限定せず、蒸着、スピンコートなど各材料に適した堆積方法でよい。マスク層３の厚みは、容易に変形しない程度に厚く、後の電極材料の蒸着の障害にならない程度に薄い必要があり、通常は支持層２の厚さの1/5〜1/10程度とする。支持層２の厚さは、最終的に必要な電極８の寸法に応じて決める。支持層２は、マスク層３を基板１から離れた位置に固定するためのもので、マスク層３は基板表面から支持層２の厚み相当の高さ（基板１ａ表面とマスク層３との距離h）に固定される。
【００１７】
次に、リソグラフィによりレジストに開口部の開口パターンを形成後（図２（ｂ）、図４；ステップＳ４）、上記レジストをマスクとしてそのパターンに沿ってマスク層３をエッチングして開口部を形成する（図２（ｃ）、図４；ステップＳ５）。エッチングの手法に制限はないが、通常は異方性がある反応性イオンエッチングを用いる。マスク層３のエッチング後、開口部近傍の支持層２を基板表面が露出するまで開口部から等方的にエッチングする（図２（ｄ）、図４；ステップＳ６）。ここでマスク層３の材料は、支持層２の材料を等方的にエッチングするエッチャントに対して、エッチングにおける選択比が高い（エッチング速度が相対的に低い）ものが望ましい。
【００１８】
基板１の材料を特に指定しない。二端子の薄膜素子の場合、基板１は薄膜材料と電極材料とを均一に蒸着できる絶縁体基板１ａであれば何でも良い。一方、基板１をゲート電極に用いる三端子の薄膜素子を作製する場合、基板１として、表面に酸化膜や酸窒化膜などの絶縁膜１ｃを有する導電性基板１ｂが望ましい。通常は上記絶縁膜を有するSi（シリコン）基板を用いる。
【００１９】
基板が導電性を有し、その表面に絶縁膜１ｃを形成する場合は、図４のステップＳ１の前に導電性基板１ｂの表面に絶縁膜１ｃを形成する作業（図４；ステップＳ０）を行う。絶縁膜１ｃの形成方法は基板の熱酸化、基板表面への絶縁材料の蒸着など、必要に応じた手法を用いて良い。絶縁膜１ｃ形成後の基本プロセスは、絶縁体基板を用いた場合と同様である。図３は導電性基板表面への絶縁膜形成を含む、本発明の蒸着およびエッチングのプロセスである。図４は図２、３の製造フローを示すフローチャートである。
【００２０】
支持層２はエッチングが容易な絶縁体が望ましい。例えば、支持層２がテトラエトキシシラン（TEOS）を原料とするSiO2の場合、希フッ酸によりマスク層３の開口部から支持層２が等方的にエッチングされるので本発明に適した素材である。TEOS-SiO2の形成方法は通常用いられる方法である。支持層２であるSiO2は、減圧CVD（化学的気相堆積；Chemical Vapor Deposition）法を用い、650〜750℃、20〜40Paの分圧でTEOSを熱分解してSiO2を生成し、基板１上に堆積することで形成される。TEOSから生成したSiO2は、基板１上に平坦性よく均一に堆積するため、平坦化の必要はない。
また、マスク層３は基板１と主成分が同じ素材が望ましい。例えば基板１がSiの場合、マスク層３に多結晶Siを用いると良い。
【００２１】
また、上述した製造方法に対し、従来どおりに支持層２とマスク層３とを異なる２種類のレジストに置き換え、それぞれをリソグラフィ工程により加工するようにしてもよい（非特許文献２参照）。具体的には、この製造方法は、基板１上にレジストにより支持層２を形成する支持層形成工程と、支持層２上に、レジストによりマスク層３を形成するマスク層形成工程と、支持層２及びマスク層３に対して露光によって開口部を形成する露光工程と、マスク層３に開口部からの追加現像により、少なくとも基板１の表面が露出するよう支持層２を除去する現像工程とからなる。
【００２２】
ただしこの場合でも、支持層２に使用するレジストはマスク層３に使用するレジストとは混合せず、現像に際しては等方的に除去されるレジスト材料がよい。レジストとしては、制御性の観点からポジ型を選択し、支持層２に用いるレジストはマスク層３に用いるレジストに比較して、フォトリソグラフィにおける投射光に対し感光性が高い（レジスト内部で光が散乱しやすい材料を含む等）ものを用い、より広範囲に感光の効果があるものが望ましい。
【００２３】
図５（ａ）は、それぞれサイズの異なる第１の開口部５と第２の開口部６とを有する長方形のマスクパターンを真上から見た模式図である。第１の開口部５と第２の開口部６とは、ともに電極８及び、電極８と外部端子とを接続する電極パッドが一体化したパターンを基板１上に形成する。
電極８は、第１の角度θ1方向による第１回目蒸着により形成され、薄膜７は第２の角度θ2の方向から第２回目蒸着により形成される（図４；ステップＳ７）。
また、図５（ｂ）は上記図５（ａ）及び図５（ｃ）における線分A-A’における線示断面図であり、電極形状と電極材料および薄膜材料の蒸着工程を示す。
【００２４】
例えば、図５（ａ）の例では第１の開口部５と第２の開口部６の幅はそれぞれw1、w2である。上記の寸法を有するマスク層３が支持層２により、基板１表面から高さhの位置に固定されている。図５（ｂ）では、基板１における垂直面（基板表面に垂直な軸と第１の角度方向と第２の角度方向とがなす２次元平面）において、第１の角度θ1の方向から電極材料を斜め蒸着し、続いて逆方向の第２の角度θ2から薄膜材料を斜め蒸着する。ここで電極材料の蒸着条件は、上記の蒸着方向以外は特に限定しない。しかし断線を防ぐため、電極材料は薄膜材料よりも厚みが薄い方が望ましい。最終的に薄膜素子として有効なチャネル幅Wはw2（ただしw1>w2）、チャネル長はLとなる。
【００２５】
しかしながら、図５（ｂ）の例において、薄膜材料が電極８間に堆積するためには、マスクパターンの寸法（隣り合う開口部同士の間隔L）とマスク層３の固定位置hと蒸着角度θ1、θ2とは以下の条件式を満たす必要がある。
h・tanθ1+h・tanθ2>L              式（１）
また、ギャップをマスク層の開口部に配するためには、式（１）に加えて以下の条件式も満たす必要がある。
h・tanθ1>|L|                    式（２）
【００２６】
図６は図５（ａ）と同じマスクパターンと寸法を有するマスク層３を用いて、図５の例とは逆に、薄膜材料を初めに蒸着し、次に電極材料を蒸着（図４；ステップＳ７）した模式図である。図６（ｂ）の例では、薄膜材料を角度θ2で蒸着し、次に逆方向の第２の角度θ1から電極材料を蒸着する。図６（ｂ）においては、図５（ｂ）の条件とは逆に、電極材料は薄膜材料よりも厚い方が望ましい。この場合でも、薄膜材料が電極８間に堆積し、かつマスク層３の開口部からチャネルの観察を可能にするには前述の式（１）、（２）を満たす必要がある。
【００２７】
本実施形態において、薄膜の蒸着方向以外は特に限定しない。通常の蒸着の他にECRスパッタなどを用いてもよい。蒸着する電極の材料は蒸着可能なものなら特に制限はなく、通常はPt、Cr、Ti、Au、Cu、Co、Agなどが用いられる。
【００２８】
本発明において、マスク層３のパターンは長方形に限らず、任意のパターンを用いてよい。また、式（１）、（２）を満たせば、第２の蒸着方向が第１の蒸着方向と順方向（θ1とθ2とが異符号）にしてもよい。通常はθ1=45°、θ2=0°、またはその逆が適当である。
【００２９】
図７（ａ）は、長方形の第１の開口部５（幅w1）及び第２の開口部６（幅w2<w1）が開口部線分A-A’に対して対称に向かい合っているマスク層３の一部を真上から見た模式図である。図７（ａ）のように開口部がw1>w2の場合、蒸着方向が図７（ａ）の面内で多少回転しても、薄膜素子として有効なチャネル幅W（=w2）に定まる。
また、図７（ｂ）のように第１の開口部５及び第２の開口部６を線分A-A’に対してずらし、チャネル幅W（<w2）を得ることもできる。様々なチャネル幅Wとチャネル長Lを得ることで、様々な電気的特性を有する薄膜素子を作製できる。
【００３０】
図５の手法で作製した薄膜素子は、電極８の上に薄膜７が堆積しているため、電極８と探針や接続線との非導通が懸念される。しかし、非常に薄い薄膜７（数百ナノメートル以下の厚さ）の場合、探針や接続線は薄膜７を突き破り、大きな接触抵抗を有することなく電極材料に接することも有りうる。また、図５において、電極材料を蒸着後、電極８に接続線をボンディングしてから薄膜７を蒸着することも可能である。
【００３１】
＜応用例＞
以下に具体的な応用例を挙げて、本発明の用途について説明する。
図８は、表面に絶縁膜を有する導電性基板に図５（ｂ）の要領で電極材料と薄膜膜材料を蒸着した、薄膜トランジスタ（TFT；Thin Film Transistor）の模式図である。第１の蒸着角度（θ1=45°）で金属材料を蒸着し、第２の蒸着角度（θ2=0°）で薄膜７を蒸着した。本応用例において、ギャップはマスク層３の開口部に形成される。ギャップの上に薄膜７が堆積しているため、ギャップそのものを明確に観察することはできないが、ギャップ部の薄膜７は凹型であるので、実質上はマスク層３の開口部を通してギャップ部を確認可能である。また、本応用例では、薄膜材料を素子作製の最終段階で蒸着するため、薄膜蒸着直後の素子の電気的特性を測定可能であり、とくに環境の変化に敏感な薄膜７の電気的特性を計測する上で有効である。しかも2回の蒸着作業で素子を作製できるため、素子作製から測定まで短時間で実行できる。
【００３２】
図９は、電極と接続線との電気的接触をより確実にするため、電極材料蒸着後、ワイヤボンディングにより電極と接続線を接続したTFTの模式図である。
【００３３】
図１０は、表面に絶縁膜を有する導電性基板に図６（ｂ）の要領で電極材料と薄膜材料を蒸着した、薄膜トランジスタ（TFT）の模式図である。角度θ2=45°で薄膜材料を蒸着し、角度θ1=0°で電極材料を蒸着した。本応用例において、ギャップはマスク層３の開口部に形成されるので、ギャップを直接観察可能である。薄膜材料が環境の変化などに対して十分な耐久性を有する場合には、この製造方法でTFTの作製と測定ができる。
【００３４】
ここで、Si基板を例にTFTの作製方法について簡単に説明する。
A.支持層２をSiO2で形成する場合
図４のフローチャートのステップＳ０の工程として、絶縁膜１ｃの形成において導電性基板１ｂ（Siとする）に熱酸化を行う。例えば、1000℃に加熱した熱処理の炉に導電性基板１ｂを入れて、酸素雰囲気下で導電性基板１ｂ表面にSiO2を形成する。それから図４のフローチャートに従った処理を行い、薄膜素子の作製を行う。
また、ステップＳ６における支持層２のエッチングを行う際、TEOS-SiO2の支持層３とSiO2の絶縁膜１ｃ（熱酸化膜）とのエッチング速度の違いを利用し、ゲート絶縁膜１ｃを所定の厚さに残す。もしくは、ゲート絶縁膜１ｃが残っていない場合は、導電性基板１ｂを再度熱処理し、ゲート絶縁膜１ｃを再形成する。
【００３５】
B.支持層２をレジストで形成する場合
支持層２を形成する前の工程として、導電性基板１ｂ（Siとする）の熱酸化を行い、例えば、1000℃に加熱した熱処理の炉に導電性基板１ｂを入れて、酸素雰囲気下で導電性基板１ｂの表面にSiO2を形成する。そしてゲート酸化膜１ｃ上に支持層２とマスク層３とを順次形成して、レジストの支持層２及びマスク層３による電極と薄膜の形成を行う。
【図面の簡単な説明】
【００３６】
【図１】従来の薄膜素子の作成方法を説明する素子の断面を示す概念図である。
【図２】本発明の構造を有する薄膜素子（絶縁性基板利用）の製造方法における各工程での薄膜素子の断面を示す概念図である。
【図３】本発明の構造を有する薄膜素子（導電性基板利用）の製造方法における各工程での薄膜素子の断面を示す概念図である。
【図４】本発明の薄膜素子の製造方法を説明するフローチャートである。
【図５】本実施形態における薄膜素子の構成を説明する概念図である。
【図６】本実施形態における薄膜素子の構成を説明する概念図である。
【図７】本実施形態におけるマスク層の開口部を説明する概念図である。
【図８】本実施形態における薄膜トランジスタの構成を示す概念図である。
【図９】本実施形態における薄膜トランジスタと外部接続ワイヤのボンディングの構成を示す概念図である。
【図１０】本実施形態における薄膜トランジスタの構成を示す概念図である。
【符号の説明】
【００３７】
１ａ  絶縁性基板
１ｂ  導電性基板
１ｃ  絶縁膜
２  支持層
３  マスク層
４  レジスト層
５  第１の開口部
６  第２の開口部
７  薄膜
８  電極
９  ボンディング部
１０  外部接続ワイヤ
【図１】
2008053272.tif 000003
【図２】
2008053272.tif 000004
【図３】
2008053272.tif 000005
【図４】
2008053272.tif 000006
【図５】
2008053272.tif 000007
【図６】
2008053272.tif 000008
【図７】
2008053272.tif 000009
【図８】
2008053272.tif 000010
【図９】
2008053272.tif 000011
【図１０】
2008053272.tif 000012