(57)【要約】【課題】出力駆動回路において、出力端子が誤ってＧＮＤにショートした場合などの異常時に発生する過電流を防止し、半導体素子の発熱、破壊を防止する半導体集積回路の過電流保護回路を提供する。【解決手段】出力駆動用のＰｃｈＭＯＳトランジスタＱ１の電流を検出する電流検出回路１１１と、電流検出回路１１１で検出される値が所定の閾値を超えたとき出力駆動回路１０１の動作を遮断する制御回路１２１で構成される過電流保護回路によって、出力駆動用のＰｃｈＭＯＳトランジスタＱ１の過電流を防止することができる。【選択図】図１
2008098817.tif 000002
【特許請求の範囲】
【請求項１】
ソースがＶＣＣに接続して流出電流で出力を駆動する第１のＰｃｈＭＯＳトランジスタを備えた第１の出力駆動回路において、前記第１のＰｃｈＭＯＳトランジスタとゲート及びソースが共通に接続され前記第１のＰｃｈＭＯＳトランジスタの電流を検出する第２のＰｃｈＭＯＳトランジスタを備える第１の電流検出回路と、前記第１の電流検出回路の電流検出値が所定の値を超えたとき、前記第１の出力駆動回路の動作を遮断する第１の制御回路を備える構成の過電流保護回路であって、前記第２のＰｃｈＭＯＳトランジスタのドレインを前記第１のＰｃｈＭＯＳトランジスタのドレインとほぼ同電位にすることを特徴とする過電流保護回路。
【請求項２】
前記第１の電流検出回路は、ベースが前記第１のＰｃｈＭＯＳトランジスタのドレインに接続され、エミッタに定電流源が接続される第１のＮＰＮトランジスタと、ベースが前記第１のＮＰＮトランジスタのエミッタに接続され、エミッタが前記第２のＰｃｈＭＯＳトランジスタのドレインに接続する第１のＰＮＰトランジスタを備えることを特徴とする請求項１に記載の過電流保護回路。
【請求項３】
ソースがＧＮＤに接続して流入電流で出力を駆動する第１のＮｃｈＭＯＳトランジスタを備えた第２の出力駆動回路において、前記第１のＮｃｈＭＯＳトランジスタとゲート及びソースが共通に接続され前記第１のＮｃｈＭＯＳトランジスタの電流を検出する第２のＮｃｈＭＯＳトランジスタを備える第２の電流検出回路と、前記第２の電流検出回路の電流検出値が所定の値を超えたとき、前記第２の出力駆動回路の動作を遮断する第２の制御回路を備える構成の過電流保護回路であって、前記第２のＮｃｈＭＯＳトランジスタのドレインを前記第１のＮｃｈＭＯＳトランジスタのドレインとほぼ同電位にすることを特徴とする過電流保護回路。
【請求項４】
エミッタがＶＣＣに接続して流出電流で出力を駆動する第２のＰＮＰトランジスタを備えた第３の出力駆動回路において、前記第２のＰＮＰトランジスタとベース及びエミッタが共通に接続され前記第２のＰＮＰトランジスタの電流を検出する第３のＰＮＰトランジスタを備える第３の電流検出回路と、前記第３の電流検出回路の電流検出値が所定の値を超えたとき、前記第３の出力駆動回路の動作を遮断する第３の制御回路を備える構成の過電流保護回路であって、前記第３のＰＮＰトランジスタのコレクタを前記第２のＰＮＰトランジスタのコレクタとほぼ同電位にすることを特徴とする過電流保護回路。
【請求項５】
前記第１の制御回路は、前記第１の出力駆動回路の動作を遮断した状態を所定の時間保持するとともに、所定の時間経過した後、その保持状態から復帰する機能を有することを特徴とする請求項１に記載の過電流保護回路。
【請求項６】
前記第１のＰｃｈＭＯＳトランジスタと前記第１のＮｃｈＭＯＳトランジスタを備え、前記第１のＰｃｈＭＯＳトランジスタの流出電流と前記第２のＮｃｈＭＯＳトランジスタの流入電流で第１の出力端子を駆動する第４の出力駆動回路と、前記第１のＰｃｈＭＯＳトランジスタと前記第１のＮｃｈＭＯＳトランジスタとを備え、前記第１のＰｃｈＭＯＳトランジスタの流出電流と前記第１のＮｃｈＭＯＳトランジスタの流入電流で第２の出力端子を駆動する第５の出力駆動回路とを備え、前記第１の出力端子と前記第２の出力端子との間に負荷が接続され、第４の出力駆動回路と第５の出力駆動回路が電流を流入及び流出して前記負荷を駆動するＢＴＬ出力回路において、前記第１のＰｃｈＭＯＳトランジスタとゲート及びソースが共通に接続され前記第１のＰｃｈＭＯＳトランジスタの電流を検出する前記第２のＰｃｈＭＯＳトランジスタを備える前記第１の電流検出回路と前記第１の電流検出回路の電流検出値が所定の値を超えたとき、前記第４の出力駆動回路と前記第５の出力駆動回路の両方の動作を遮断する第４の制御回路を備える構成の過電流保護回路であって、前記第２のＰｃｈＭＯＳトランジスタのドレインを前記第１のＰｃｈＭＯＳトランジスタのドレインとほぼ同電位にすることを特徴とする第１の過電流保護回路と、前記第１のＮｃｈＭＯＳトランジスタとゲート及びソースが共通に接続され前記第１のＮｃｈＭＯＳトランジスタの電流を検出する第２のＮｃｈＭＯＳトランジスタを備える前記第２の電流検出回路と前記第２の電流検出回路の電流検出値が所定の値を超えたとき、前記第４の出力駆動回路と前記第５の出力駆動回路の両方の動作を遮断する第５の制御回路を備える構成の過電流保護回路であって、前記第２のＮｃｈＭＯＳトランジスタのドレインを前記第１のＮｃｈＭＯＳトランジスタのドレインとほぼ同電位にすることを特徴とする第２の過電流保護回路とを、前記第４の出力駆動回路と前記第５の出力駆動回路の両方にそれぞれ備える構成の過電流保護回路であって、前記第４の出力駆動回路と前記第５の出力駆動回路のそれぞれの過電流に伴い、前記第４の出力駆動回路と前記第５の出力駆動回路の両方の動作を遮断することを特徴とする過電流保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスピーカー等を備えた情報通信機器の出力駆動回路において、出力端子がショートされる場合等の異常時に発生する過電流のために、半導体集積回路の半導体素子が発熱、破壊することを防止する過電流保護回路に関する。
【背景技術】
【０００２】
図６は、特許文献１に示されており、従来の過電流保護回路の一例を示す。以下、図６を参照しながら、従来の過電流保護回路について説明する。
【０００３】
出力駆動回路１０１は、出力駆動用のＰｃｈＭＯＳトランジスタＱ１、増幅器４、電流源Ｉ１、スイッチ回路６、７から構成され、入力端子１から入力される信号を出力端子２へ出力し、出力負荷３を駆動する。電流検出回路１１５は、出力駆動回路１０１と接続し、ＰｃｈＭＯＳトランジスタＱ１とゲート−ソースが共通でカレントミラーを構成する電流検出用のＰｃｈＭＯＳトランジスタＱ２と、ＰｃｈＭＯＳトランジスタＱ２のドレインとＧＮＤ間に接続する電流検出用の抵抗Ｒ１とで構成される。制御回路１２１は、電流検出用の抵抗Ｒ１で発生する電位差が所定の閾値を超える場合、出力駆動回路１０１のスイッチ回路６、７を制御して、ＰｃｈＭＯＳトランジスタＱ１の動作をオフすると共に増幅器４への電流供給を遮断することによって、出力駆動回路１０１の動作を遮断する。電流検出回路１１５と制御回路１２１で過電流保護回路を構成している。
【０００４】
以上で構成された過電流保護回路について、以下その動作を説明する。
【０００５】
図６において、出力駆動用のＰｃｈＭＯＳトランジスタＱ１と電流検出用のＰｃｈＭＯＳトランジスタＱ２はゲート−ソースが共通に接続されているため、ＰｃｈＭＯＳトランジスタＱ１とＰｃｈＭＯＳトランジスタＱ２の大きさに比例する電流が電流検出用のＰｃｈＭＯＳトランジスタＱ２に検出される。この検出された電流は、電流検出用の抵抗Ｒ１を介してＧＮＤに流れ、抵抗Ｒ１の両端に電位差が発生する。出力端子２がＧＮＤにショートされる等の異常時に、出力駆動用のＰｃｈＭＯＳトランジスタＱ１の電流が増大し、この抵抗Ｒ１の電位差が制御回路１２１の所定の閾値を越えると、制御回路１２１によって、出力駆動回路１０１の動作が遮断され、過電流が防止される。このように、過電流保護が動作する。
【特許文献１】特開平８−１５４０２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、このような従来の構成では、出力駆動用のＰｃｈＭＯＳトランジスタＱ１のドレイン電圧と電流検出用のＰｃｈＭＯＳトランジスタＱ２のドレイン電圧が異なるため、ＰｃｈＭＯＳトランジスタＱ１とＱ２の電流比が一定でないという問題がある。
【０００７】
図９にＰｃｈＭＯＳトランジスタＱ１とＱ２のドレイン電圧及びドレイン電流のタイミングチャートを示す。同図に示すように、出力駆動用のＰｃｈＭＯＳトランジスタＱ１は、出力端子２の出力電圧が低いとき飽和領域で動作し、出力電圧が高いとき非飽和領域で動作する。また、電流検出用のＰｃｈＭＯＳトランジスタＱ２は、出力端子２の出力電圧の大きさに関わらず、飽和領域で動作する。このため、ＰｃｈＭＯＳトランジスタＱ１が非飽和領域で動作するｔ１からｔ２の時間では、ＰｃｈＭＯＳトランジスタＱ１とＱ２の電流比が一定でなくなり、出力駆動用のＰｃｈＭＯＳトランジスタＱ１の電流に対する電流検出用のＰｃｈＭＯＳトランジスタＱ２の電流比が増大する。ここで、例えば、出力駆動用のＰｃｈＭＯＳトランジスタＱ１が飽和領域で動作して１Ａの電流が流れるときに、電流検出用の抵抗Ｒ１に発生する電位差の値を制御回路１２１の閾値に設定するとする。このとき、ＰｃｈＭＯＳトランジスタＱ１が飽和領域で動作していれば、１Ａ以上の電流が流れた場合に過電流保護が動作するが、ＰｃｈＭＯＳトランジスタＱ１が非飽和領域で動作する場合に、電流検出用のＰｃｈＭＯＳトランジスタＱ２への電流比が増大するため、ＰｃｈＭＯＳトランジスタＱ１に１Ａ以上の電流が流れていないにも関わらず、電流検出用の抵抗Ｒ１に発生する電位差が制御回路１２１の閾値を越え、過電流保護が動作してしまう。このように、出力駆動用のＰｃｈＭＯＳトランジスタＱ１と電流検出用のＰｃｈＭＯＳトランジスタＱ２の電流比が一定でないため、出力駆動用のＰｃｈＭＯＳトランジスタＱ１に流れる電流が過電流の設定値以下で、出力駆動回路１０１が通常に動作しているときに、過電流保護が動作し、出力駆動回路１０１の動作が遮断される場合がある。
【０００８】
以上のように、出力端子２の出力電圧の状態によって、出力駆動用トランジスタと電流検出用トランジスタの電流比が定まらないので、出力駆動回路１０１が通常動作しているときに、誤って過電流保護が動作する問題が起きる。また、通常動作時に過電流保護が動作しないように過電流の設定値を高くすると、過電流保護が動作する前に、出力駆動用トランジスタの発熱や破壊が発生する。
【０００９】
次に、従来の過電流保護回路の他の一例を図７に示す。同図において、出力駆動回路１０５は、出力駆動回路１０１の構成から、出力駆動用のＰｃｈＭＯＳトランジスタＱ１のソースとＶＣＣ間に電流検出用の抵抗Ｒ３を付加して構成されており、ＰｃｈＭＯＳトランジスタＱ１の電流を抵抗Ｒ３の両端の電位差として検出する。この電位差が制御回路１２１の所定の閾値を超える場合、出力駆動回路１０５のスイッチ回路６、７が制御され、出力駆動回路１０５の動作が遮断される。このように過電流保護が動作する。しかしながら、この回路では、出力駆動用のＰｃｈＭＯＳトランジスタＱ１の電流を抵抗Ｒ３で検出しているため、電流検出比は一定であるが、出力負荷に供給する電流と同じ電流が電流検出用の抵抗Ｒ３にも流れる。このため、電流検出用の抵抗Ｒ３の両端に発生する電圧分の出力電圧範囲が狭くなるという問題が発生する。
【００１０】
本発明は、このような従来の問題点に鑑みてなされたものであって、スピーカー等を備えた情報通信機器の出力駆動回路において、出力端子の短絡等の異常時に発生する過電流を防止し、半導体素子の発熱、破壊を防止する半導体集積回路の過電流保護回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
前記の目的を達成するため、請求項１に記載の発明は、ソースがＶＣＣに接続して流出電流で出力を駆動する第１のＰｃｈＭＯＳトランジスタを備えた第１の出力駆動回路において、前記第１のＰｃｈＭＯＳトランジスタとゲート及びソースが共通に接続され前記第１のＰｃｈＭＯＳトランジスタの電流を検出する第２のＰｃｈＭＯＳトランジスタを備える第１の電流検出回路と、前記第１の電流検出回路の電流検出値が所定の値を超えたとき、前記第１の出力駆動回路の動作を遮断する第１の制御回路を備える構成の過電流保護回路であって、前記第２のＰｃｈＭＯＳトランジスタのドレインを前記第１のＰｃｈＭＯＳトランジスタのドレインとほぼ同電位にすることを特徴としている。
【００１２】
請求項２に記載の発明は、請求項１に記載の過電流保護回路において、前記第１の電流検出回路は、ベースが前記第１のＰｃｈＭＯＳトランジスタのドレインに接続され、エミッタに定電流源が接続される第１のＮＰＮトランジスタと、ベースが前記第１のＮＰＮトランジスタのエミッタに接続され、エミッタが前記第２のＰｃｈＭＯＳトランジスタのドレインに接続する第１のＰＮＰトランジスタを備えることを特徴としている。
【００１３】
請求項３に記載の発明は、ソースがＧＮＤに接続して流入電流で出力を駆動する第１のＮｃｈＭＯＳトランジスタを備えた第２の出力駆動回路において、前記第１のＮｃｈＭＯＳトランジスタとゲート及びソースが共通に接続され前記第１のＮｃｈＭＯＳトランジスタの電流を検出する第２のＮｃｈＭＯＳトランジスタを備える第２の電流検出回路と、前記第２の電流検出回路の電流検出値が所定の値を超えたとき、前記第２の出力駆動回路の動作を遮断する第２の制御回路を備える構成の過電流保護回路であって、前記第２のＮｃｈＭＯＳトランジスタのドレインを前記第１のＮｃｈＭＯＳトランジスタのドレインとほぼ同電位にすることを特徴としている。
【００１４】
請求項４に記載の発明は、エミッタがＶＣＣに接続して流出電流で出力を駆動する第２のＰＮＰトランジスタを備えた第３の出力駆動回路において、前記第２のＰＮＰトランジスタとベース及びエミッタが共通に接続され前記第２のＰＮＰトランジスタの電流を検出する第３のＰＮＰトランジスタを備える第３の電流検出回路と、前記第３の電流検出回路の電流検出値が所定の値を超えたとき、前記第３の出力駆動回路の動作を遮断する第３の制御回路を備える構成の過電流保護回路であって、前記第３のＰＮＰトランジスタのコレクタを前記第２のＰＮＰトランジスタのコレクタとほぼ同電位にすることを特徴としている。
【００１５】
請求項５に記載の発明は、請求項１に記載の過電流保護回路において、前記第１の制御回路は、前記第１の出力駆動回路の動作を遮断した状態を所定の時間保持するとともに、所定の時間経過した後、その保持状態から復帰する機能を有することを特徴としている。
【００１６】
請求項６に記載の発明は、前記第１のＰｃｈＭＯＳトランジスタと前記第１のＮｃｈＭＯＳトランジスタを備え、前記第１のＰｃｈＭＯＳトランジスタの流出電流と前記第２のＮｃｈＭＯＳトランジスタの流入電流で第１の出力端子を駆動する第４の出力駆動回路と、前記第１のＰｃｈＭＯＳトランジスタと前記第１のＮｃｈＭＯＳトランジスタとを備え、前記第１のＰｃｈＭＯＳトランジスタの流出電流と前記第１のＮｃｈＭＯＳトランジスタの流入電流で第２の出力端子を駆動する第５の出力駆動回路とを備え、前記第１の出力端子と前記第２の出力端子との間に負荷が接続され、第４の出力駆動回路と第５の出力駆動回路が電流を流入及び流出して前記負荷を駆動するＢＴＬ出力回路において、前記第１のＰｃｈＭＯＳトランジスタとゲート及びソースが共通に接続され前記第１のＰｃｈＭＯＳトランジスタの電流を検出する前記第２のＰｃｈＭＯＳトランジスタを備える前記第１の電流検出回路と前記第１の電流検出回路の電流検出値が所定の値を超えたとき、前記第４の出力駆動回路と前記第５の出力駆動回路の両方の動作を遮断する第４の制御回路を備える構成の過電流保護回路であって、前記第２のＰｃｈＭＯＳトランジスタのドレインを前記第１のＰｃｈＭＯＳトランジスタのドレインとほぼ同電位にすることを特徴とする第１の過電流保護回路と、前記第１のＮｃｈＭＯＳトランジスタとゲート及びソースが共通に接続され前記第１のＮｃｈＭＯＳトランジスタの電流を検出する第２のＮｃｈＭＯＳトランジスタを備える前記第２の電流検出回路と前記第２の電流検出回路の電流検出値が所定の値を超えたとき、前記第４の出力駆動回路と前記第５の出力駆動回路の両方の動作を遮断する第５の制御回路を備える構成の過電流保護回路であって、前記第２のＮｃｈＭＯＳトランジスタのドレインを前記第１のＮｃｈＭＯＳトランジスタのドレインとほぼ同電位にすることを特徴とする第２の過電流保護回路とを、前記第４の出力駆動回路と前記第５の出力駆動回路の両方にそれぞれ備える構成の過電流保護回路であって、前記第４の出力駆動回路と前記第５の出力駆動回路のそれぞれの過電流に伴い、前記第４の出力駆動回路と前記第５の出力駆動回路の両方の動作を遮断することを特徴としている。
【発明の効果】
【００１７】
本発明に係る過電流保護回路によれば、出力駆動回路において、出力電圧範囲が制限されることなく、出力電圧がどのような状態であっても一定の電流比で出力駆動用トランジスタの電流を検出することが出来るため、通常動作時における過電流保護の誤動作が防止され、過電流によって半導体素子が発熱すること及び破壊することを防止できる効果が得られる。
【発明を実施するための最良の形態】
【００１８】
（第１の実施形態）
以下、本発明の第１の実施形態に係る過電流保護回路について、図面を参照しながら説明する。図１は本発明の第１の実施形態を適用した過電流保護回路の一実施例を示す。
【００１９】
本実施例において、出力駆動回路１０１は、増幅器４、出力駆動用のＰｃｈＭＯＳトランジスタＱ１、電流源Ｉ１、スイッチ回路６、７とで構成されており、入力端子１から入力される信号を出力端子２へ出力する。電流検出回路１１１は、出力駆動回路１０１と接続し、出力駆動用のＰｃｈＭＯＳトランジスタＱ１とゲート−ソースが共通でカレントミラーを構成する電流検出用のＰｃｈＭＯＳトランジスタＱ２と、ベースがＰｃｈＭＯＳトランジスタＱ１のドレインに接続され、エミッタに電流源が接続されるＮＰＮトランジスタＱ３と、ベースがＮＰＮトランジスタＱ３のエミッタに接続され、エミッタがＰｃｈＭＯＳトランジスタＱ２のドレインに接続するＰＮＰトランジスタＱ４とＰＮＰトランジスタＱ４のコレクタとＧＮＤ間に接続する電流検出用の抵抗Ｒ１とで構成され、ＰｃｈＭＯＳトランジスタＱ１のドレイン電圧がＮＰＮトランジスタＱ３、ＰＮＰトランジスタＱ４を介してＰｃｈＭＯＳトランジスタＱ２のドレインに供給されており、出力駆動用ＰｃｈＭＯＳトランジスタＱ１と電流検出用ＰｃｈＭＯＳトランジスタＱ２のドレイン電圧がほぼ同電位に保たれる。制御回路１２１は、電流検出回路１１１の電流検出用の抵抗Ｒ１の両端に発生する電圧が所定の閾値を超える場合、出力駆動回路１０１のスイッチ回路６、７を制御して、ＰｃｈＭＯＳトランジスタＱ１の動作をオフすると共に増幅器４への電流供給を遮断することによって、出力駆動回路１０１の動作を遮断する。電流検出回路１１１と制御回路１２１とで過電流保護回路を構成している。
【００２０】
以上で構成された過電流保護回路について、以下その動作を説明する。
【００２１】
図１において、出力駆動用のＰｃｈＭＯＳトランジスタＱ１と電流検出用のＰｃｈＭＯＳトランジスタＱ２はゲート−ソースが共通に接続され、ＰｃｈＭＯＳトランジスタＱ１とＰｃｈＭＯＳトランジスタＱ２の大きさに比例する電流が、電流検出用のＰｃｈＭＯＳトランジスタＱ２に検出される。ここで、ＰｃｈＭＯＳトランジスタＱ１とＰｃｈＭＯＳトランジスタＱ２のドレイン電圧がほぼ同電位になるため、出力端子２の電圧がどのような状態であっても、この検出される電流の比例関係は保たれる。さらに、電流検出用のＰｃｈＭＯＳトランジスタＱ２で検出された電流は、ＰＮＰトランジスタＱ４を介して電流検出用の抵抗Ｒ１に流れ、抵抗Ｒ１の両端に電位差が発生する。出力端子２がＧＮＤにショートされる等の異常時に、出力駆動用のＰｃｈＭＯＳトランジスタＱ１の電流が増大し、この抵抗Ｒ１の電位差が制御回路１２１の所定の閾値を越えると、制御回路１２１によって、出力駆動回路１０１の動作が遮断され、過電流が防止される。このように、過電流保護が動作する。
【００２２】
次に、図１０にＰｃｈＭＯＳトランジスタＱ１、Ｑ２のドレイン電圧及びドレイン電流、ＰＮＰトランジスタＱ４のコレクタ電圧及びコレクタ電流のタイミングチャートを示す。同図に示すように、出力駆動用のＰｃｈＭＯＳトランジスタＱ１のドレイン電圧と電流検出用のＰｃｈＭＯＳトランジスタＱ２のドレイン電圧はほぼ同電位になるので、ＰｃｈＭＯＳトランジスタＱ１が非飽和領域で動作するとき、ＰｃｈＭＯＳトランジスタＱ２も同様に非飽和領域で動作する。従って、ＰｃｈＭＯＳトランジスタＱ１の動作領域に関わらず、出力駆動用のＰｃｈＭＯＳトランジスタＱ１と電流検出用のＰｃｈＭＯＳトランジスタＱ２の電流比が一定になる。このため、例えば、出力駆動用のＰｃｈＭＯＳトランジスタＱ１に１Ａの電流が流れるとき、電流検出用の抵抗Ｒ１に発生する電位差の値を制御回路１２１の閾値に設定すると、出力端子２の電圧がどのような状態であっても、出力駆動用のＰｃｈＭＯＳトランジスタＱ１に１Ａ以上の電流が流れた場合に限って、過電流保護が動作する。このように、出力駆動用のＰｃｈＭＯＳトランジスタＱ１に所定の電流値以上の過電流が流れた場合に過電流保護が動作するので、通常動作時に誤って過電流保護が動作することを防止できる。また、図７のように、出力駆動用トランジスタとＶＣＣ間の抵抗を必要としないため、出力電圧範囲が制限される問題も発生しない。
【００２３】
（第２の実施形態）
以下、本発明の第２の実施形態に係る過電流保護回路について、図面を参照しながら説明する。図２は本発明の第２の実施形態を適用した過電流保護回路の一実施例を示す。図２において図１と同一部分には同一符号を付して、詳細な説明を省略する。
【００２４】
本実施例において、出力駆動回路１０２は出力駆動用トランジスタをＮｃｈＭＯＳトランジスタＱ５として、出力駆動回路１０１と同様に構成され、入力端子１から入力される信号を出力端子２へ出力し、ＶＣＣと出力端子２間に接続される出力負荷３を駆動する。電流検出回路１１２は、出力駆動回路１０２と接続し、出力駆動用のＮｃｈＭＯＳトランジスタＱ５とゲート−ソースが共通でカレントミラーを構成する電流検出用のＮｃｈＭＯＳトランジスタＱ６と、ベースがＮｃｈＭＯＳトランジスタＱ５のドレインに接続され、エミッタに電流源Ｉ３が接続されるＰＮＰトランジスタＱ７と、ベースがＰＮＰトランジスタＱ７のエミッタに接続され、エミッタがＮｃｈＭＯＳトランジスタＱ６のドレインに接続するＮＰＮトランジスタＱ８とＮＰＮトランジスタＱ８のコレクタとＶＣＣ間に接続する電流検出用の抵抗Ｒ２とで構成され、ＮｃｈＭＯＳトランジスタＱ５のドレイン電圧がＰＮＰトランジスタＱ７、ＮＰＮトランジスタＱ８を介してＮｃｈＭＯＳトランジスタＱ６のドレインに供給されており、出力駆動用ＮｃｈＭＯＳトランジスタＱ５と電流検出用ＮｃｈＭＯＳトランジスタＱ６のドレイン電圧がほぼ同電位に保たれる。電流検出回路１１２と制御回路１２１とで過電流保護回路を構成している。
【００２５】
次に本実施例の動作について、説明する。なお、過電流保護回路の動作については、第１の実施形態と同様のため詳細な説明を省略する。
【００２６】
図２において、出力駆動用のＮｃｈＭＯＳトランジスタＱ５のドレイン電圧と電流検出用のＮｃｈＭＯＳトランジスタＱ６のドレイン電圧はほぼ同電位になるので、ＮｃｈＭＯＳトランジスタＱ５が非飽和領域で動作するとき、ＮｃｈＭＯＳトランジスタＱ６も同様に非飽和領域で動作する。従って、動作領域に関わらず、出力駆動用のＮｃｈＭＯＳトランジスタＱ５と電流検出用のＮｃｈＭＯＳトランジスタＱ６の電流比が一定になる。このため、出力駆動用のＮｃｈＭＯＳトランジスタＱ５に所定の電流値以上の過電流が流れた場合に限って、過電流保護が動作するので、通常動作時に誤って過電流保護が動作することを防止できる。また、出力電圧範囲が制限される問題も発生しない。
【００２７】
（第３の実施形態）
以下、本発明の第３の実施形態に係る過電流保護回路について、図面を参照しながら説明する。図３は本発明の第３の実施形態を適用した過電流保護回路の一実施例を示す。図３において図１と同一部分には同一符号を付して、詳細な説明を省略する。
【００２８】
本実施例において、出力駆動回路１０３は出力駆動用のトランジスタをＰＮＰトランジスタＱ９として、出力駆動回路１０１と同様に構成される。電流検出回路１１３は電流検出用のトランジスタをＰＮＰトランジスタＱ１０として、電流検出回路１１１と同様に構成され、ＰＮＰトランジスタＱ９のコレクタ電圧がＮＰＮトランジスタＱ３、ＰＮＰトランジスタＱ４を介してＰＮＰトランジスタＱ１０のコレクタに供給されており、出力駆動用のＰＮＰトランジスタＱ９と電流検出用のＰＮＰトランジスタＱ１０のコレクタ電圧がほぼ同電位に保たれる。電流検出回路１１３と制御回路１２１とで過電流保護回路を構成している。
【００２９】
次に本実施例の動作について、説明する。なお、第１の実施形態と同様の過電流保護回路の動作については、詳細な説明を省略する。
【００３０】
図３において、出力駆動用のＰＮＰトランジスタＱ９のコレクタ電圧と電流検出用のＰＮＰトランジスタＱ１０のコレクタ電圧はほぼ同電位になるので、ＰＮＰトランジスタＱ９が非飽和領域で動作するとき、ＰＮＰトランジスタＱ１０も同様に非飽和領域で動作する。従って、動作領域に関わらず、出力駆動用のＰＮＰトランジスタＱ９と電流検出用のＰＮＰトランジスタＱ１０の電流比が一定になる。このため、出力駆動用のＰＮＰトランジスタＱ９に所定の電流値以上の過電流が流れた場合に限って、過電流保護が動作するので、通常動作時に誤って過電流保護が動作することを防止できる。また、出力電圧範囲が制限される問題も発生しない。
【００３１】
なお、第３の実施形態において、出力駆動用のＰＮＰトランジスタＱ９はＮＰＮトランジスタとしても、同様の過電流保護回路を構成することができ、同様の効果が得られる。
【００３２】
（第４の実施形態）
以下、本発明の第４の実施形態に係る過電流保護回路について、図面を参照しながら説明する。図４は本発明の第４の実施形態を適用した過電流保護回路の一実施例を示す。図４において図１と同一部分には同一符号を付して、詳細な説明を省略する。
【００３３】
本実施例において、電流検出回路１１１、制御回路１２１、状態保持回路１３１とで過電流保護回路を構成している。なお、図８に状態保持回路１３１の一例を示す。この回路は、ＮＰＮトランジスタＱ３１〜３４、抵抗Ｒ３１〜３３、容量Ｃ３１で構成され、入力にＨＩＧＨ電圧が入力されるとＨＩＧＨ電圧を出力し、ＬＯＷ電圧が入力されるとＬＯＷ電圧を出力するが、ＮＰＮトランジスタＱ３２と容量Ｃ３１は、ＮＰＮトランジスタＱ３２のオン時間を制御するフィルターを構成しているので、入力がＨＩＧＨ電圧からＬＯＷ電圧に切換った後の一定時間は出力がＨＩＧＨ電圧に保持され、その後、ＬＯＷ電圧に切換る状態保持機能を有している。保持する時間は、ＮＰＮトランジスタＱ３２のベース電流による容量Ｃ３１の放電時間によって決まる。
【００３４】
次に本実施例の動作について、説明する。なお、第１の実施形態と同様の過電流保護回路の動作については、詳細な説明を省略する。
【００３５】
図４において、出力駆動用のＰｃｈＭＯＳトランジスタＱ１に過電流が発生すると、電流検出用の抵抗Ｒ１の両端の電位差が制御回路１２１の所定の閾値を越え、出力駆動回路１０１の動作が遮断される。このとき、状態保持回路１３１によって、出力駆動回路１０１の動作遮断状態が一定時間保持される。その後、出力駆動回路１０１の動作が復帰するが、ＰｃｈＭＯＳトランジスタＱ１に過電流が発生する状態が継続していれば、再び出力駆動回路１０１の動作が遮断され、状態が保持される。以後同様の動作を繰り返し、過電流が発生する異常状態が継続しても、出力駆動回路１０１の平均電流が殆ど増加しない。このため、半導体素子は全く発熱することがない。
【００３６】
以上のように第４の実施形態によると、第１の実施形態と同様に通常動作時に誤って過電流保護が動作することが防止され、また、出力駆動用トランジスタの過電流をフィルターで状態を保持して防止するので、出力駆動回路の半導体素子及び半導体集積回路のパッケージが全く発熱することがなく、半導体素子の破壊を防止することができる。
【００３７】
（第５の実施形態）
以下、本発明の第５の実施形態に係る過電流保護回路について、図面を参照しながら説明する。図５は本発明の第５の実施形態を適用した過電流保護回路の一実施例を示す。図５において図１〜４と同一部分には同一符号を付して、詳細な説明を省略する。
【００３８】
本実施例において、出力駆動回路１０４は、増幅器４、５、出力駆動用のＰｃｈＭＯＳトランジスタＱ１、ＮｃｈＭＯＳトランジスタＱ５、電流源Ｉ１、スイッチ回路６〜８とで構成されており、出力段はＰｃｈＭＯＳトランジスタＱ１の流出電流とＮｃｈＭＯＳトランジスタＱ５の流入電流で出力を駆動するレールＴＯレール出力の構成で、入力端子１から入力された信号を出力端子２に出力する。出力駆動回路２０４は、出力駆動回路１０４と同様に構成され、入力端子１から反転増幅器２１を介して入力された信号を出力端子２２に出力する。出力端子２と出力端子２２間には出力負荷３が接続され、出力駆動回路１０４と出力駆動回路２０４が互いに位相が反転された信号を出力し、出力負荷３が駆動される。このように、出力駆動回路１０４、２０４でＢＴＬ出力回路を構成している。電流検出回路１１４は、ＰｃｈＭＯＳトランジスタＱ２、ＮｃｈＭＯＳトランジスタＱ６、ＮＰＮトランジスタＱ３、Ｑ８、ＰＮＰトランジスタＱ４、Ｑ７、電流検出用の抵抗Ｒ１、Ｒ２、電流源Ｉ２、Ｉ３とで構成され、出力駆動用のＰｃｈＭＯＳトランジスタＱ１と電流検出用のＰｃｈＭＯＳトランジスタＱ２及び出力駆動用のＮｃｈＭＯＳトランジスタＱ５と電流検出用のＮｃｈＭＯＳトランジスタＱ６のドレイン電圧がほぼ同電位に保たれる。また、電流検出回路２１４は、電流検出回路１１４と同様に構成されている。制御回路１２２は、ＰＮＰトランジスタＱ１３〜１６、ＮＰＮトランジスタＱ１１〜１２で構成されており、トランジスタＱ１１〜１４のいずれかがオンすれば、ＨＩＧＨ電圧を出力し、出力駆動回路１０４、２０４の両方の動作を遮断する。電流検出回路１１４、２１４、制御回路１２２、状態保持回路１３１で過電流保護回路が構成されている。
【００３９】
次に本実施例の動作について、説明する。なお、第１〜第４の実施形態と同様の過電流保護回路の動作については、詳細な説明を省略する。
【００４０】
図５において、出力端子２と出力端子２２が誤ってショートした場合、入力端子１から例えば正弦波信号の正の半波が入力されると、出力端子２からは正弦波の正の半波が、出力端子２２からは正弦波の負の半波が出力する状態になり、ＶＣＣから出力駆動回路１０４のＰｃｈＭＯＳトランジスタＱ１及びショートされた出力端子２と出力端子２２間、さらに出力駆動回路２０４のＮｃｈＭＯＳトランジスタＱ２５を介してＧＮＤへ流れる過電流が発生する。このため、電流検出用のＰｃｈＭＯＳトランジスタＱ２及びＮｃｈＭＯＳトランジスタＱ２６に流れる電流が増加するので、電圧検出用の抵抗Ｒ１及びＲ２２で発生する電位差がそれぞれ上昇する。この電位差が、制御回路１２２のＮＰＮトランジスタＱ１１、及びＰＮＰトランジスタＱ１４における各々のＶｂｅで設定されるどちらかの閾値を越えると、ＮＰＮトランジスタＱ１１、またはＰＮＰトランジスタＱ１４のどちらかがオンし、制御回路１２２の出力がＬＯＷ電圧からＨＩＧＨ電圧に切換ることによって、出力駆動回路１０４、２０４の両方の動作が遮断される。このとき、状態保持回路１３１によって、この状態が一定時間保持されるため、出力駆動回路１０４、２０４の両方の平均電流は増加しない。このように、出力駆動回路１０４、２０４に発生する過電流を防止することが出来る。入力端子１から正弦波信号の負の半波が入力され、出力端子２から正弦波の負の半波が、出力端子２２から正弦波の正の半波が出力する場合においても、過電流保護の動作は同様である。
【００４１】
なお、出力端子２または出力端子２２がＧＮＤにショートされた場合やＶＣＣにショートされた場合など出力駆動回路１０４、２０４に過電流が発生する場合においては、前記の出力端子２と出力端子２２がショートした場合と同様の過電流保護の動作によって、出力駆動回路１０４、２０４の両方の動作を遮断し、どのような出力端子の異常状態においても過電流が防止できる。
【００４２】
以上のように第５の実施形態によると、ＢＴＬ出力回路において、４つの出力駆動用トランジスタ各々に過電流保護機能が付加されるので、どのような出力端子の異常状態においても過電流が防止され、半導体素子の発熱及び破壊を防ぐことが出来る。また、出力電圧がどのような状態であっても一定の電流値以上の過電流が流れない限り、過電流保護が動作しないため、通常動作時において過電流保護の誤動作が防止される。さらに、出力電圧範囲が制限されることもない。従って、出力電圧範囲を電源電圧とほぼ同等まで広くするため、出力段をレールＴＯレール出力の構成にするＢＴＬ出力回路において、特に有用である。
【００４３】
なお、第５の実施形態において、出力駆動用のトランジスタはバイポーラトランジスタとしても、同様の過電流保護回路を構成することができ、同様の効果が得られる。また、第１〜５の実施形態において、出力負荷３は、他のスピーカー、コイル等としても、同様の効果が得られる。
【産業上の利用可能性】
【００４４】
以上説明したように、本発明はスピーカー等を備えた情報通信機器の出力駆動回路おいて、出力端子がショートされる場合等の異常時に発生する過電流のために、半導体素子が発熱、破壊することを防止する過電流保護回路に有用である。
【図面の簡単な説明】
【００４５】
【図１】本発明の第１の実施形態における過電流保護回路の構成図
【図２】本発明の第２の実施形態における過電流保護回路の構成図
【図３】本発明の第３の実施形態における過電流保護回路の構成図
【図４】本発明の第４の実施形態における過電流保護回路の構成図
【図５】本発明の第５の実施形態における過電流保護回路の構成図
【図６】従来例における過電流保護回路の構成図
【図７】従来例における他の過電流保護回路の構成図
【図８】図４及び図５の状態保持回路１３１の一例を示す構成図
【図９】図６の従来例における過電流保護回路のタイミングチャート
【図１０】本発明の第１の実施形態における過電流保護回路のタイミングチャート
【符号の説明】
【００４６】
１、３１  入力端子
２、２２、３２  出力端子
３  出力負荷
４、５  増幅器
６〜８  スイッチ回路
２１  反転増幅器
Ｑ１〜２、Ｑ２１〜２２  ＰｃｈＭＯＳトランジスタ
Ｑ５〜６、Ｑ２５〜２６  ＮｃｈＭＯＳトランジスタ
Ｑ３、Ｑ８、Ｑ１１〜Ｑ１２、Ｑ２３、Ｑ２８、Ｑ３１〜３４  ＮＰＮトランジスタ
Ｑ４、Ｑ７、Ｑ１３〜１６  ＰＮＰトランジスタ
Ｒ１〜３、Ｒ１１、Ｒ２１〜２２、Ｒ３１〜３３  抵抗
Ｃ１  コンデンサ
Ｉ１〜３、Ｉ２１〜２３  電流源
１０１〜１０５、２０４  出力駆動回路
１１１〜１１４、２１４  電流検出回路
１２１〜１２２  制御回路
１３１  状態保持回路
【図１】
2008098817.tif 000003
【図２】
2008098817.tif 000004
【図３】
2008098817.tif 000005
【図４】
2008098817.tif 000006
【図５】
2008098817.tif 000007
【図６】
2008098817.tif 000008
【図７】
2008098817.tif 000009
【図８】
2008098817.tif 000010
【図９】
2008098817.tif 000011
【図１０】
2008098817.tif 000012