(57)【要約】【課題】基板（１）中に、ドープされた金属半導体化合物領域（１４）を形成する方法を提供する。【解決手段】特別な具体例では、本発明は、基板（１）中に、シリサイド領域（１４）を形成する方法を提供する。この方法は、上部アモルファス領域（６）にドープした後に、基板（１）の結晶部分（２）の上に、上部アモルファス領域（６）を部分的に再成長させて再成長領域（１０）を形成し、これにより再成長領域（１０）と基板（１）の主表面（４）との間に残留上部アモルファス領域（７）を残す工程を含む。残留上部アモルファス領域（７）は、金属半導体化合物（１４）を形成するのに使用される。【選択図】図３
2008042196.tif 000002
【特許請求の範囲】
【請求項１】
ドープされたシリサイド領域（１４）を形成する方法であって、かかる方法は、
界面（８）で分離された、結晶シリコン領域（２）の上の上部アモルファス領域（６）を含む半導体基板（１）であって、主表面（４）を有する半導体基板（１）を提供する工程と、
上部アモルファス領域（６）にドーピングする工程と、
上部アモルファス領域（６）を再成長させる工程と、
上部アモルファス領域の一部をシリサイド化して金属シリサイド領域（１４）を形成する工程と、を含み、
上部アモルファス領域（６）を再成長させる工程は、上部アモルファス領域（６）を部分的に再成長させて界面（８）の上に再成長領域（１０）を形成し、これにより再成長領域（１０）と基板の主表面（４）との間に残留上部アモルファス領域（７）を残す工程で行われ、
上部アモルファス領域の一部をシリサイド化する工程は、残留上部アモルファス領域（７）をシリサイド化する工程で行われる方法。
【請求項２】
残留上部アモルファス領域（７）をシリサイド化する工程が、
残留上部アモルファス領域（７）の上に金属層（１２）を堆積する工程と、
金属層（１２）を残留上部アモルファス領域（７）と反応させて、金属シリサイド（１４）を形成する工程とで行われる請求項１に記載の方法。
【請求項３】
結晶シリコン領域（２）の上に残留上部アモルファス領域（７）を含む半導体基板（１）を提供する工程が、
少なくとも結晶領域（２）を有する基板（１）を提供する工程と、
結晶半導体基板（２）の上部領域をアモルファス化して、上部アモルファス領域（６）を形成する工程とで行われる請求項１または２に記載の方法。
【請求項４】
上部アモルファス領域（６）の部分再成長が、６００℃より低い温度のアニールで行われる請求項１〜３のいずれかに記載の方法。
【請求項５】
アニールが、５２０℃と５８０℃との間の温度で、１５秒と４５秒の間の時間行われる請求項４に記載の方法。
【請求項６】
アニールが、４７０℃と５３０℃との間の温度で、４０秒と３００秒の間の時間行われる請求項４に記載の方法。
【請求項７】
金属層（１２）がＮｉを含み、金属シリサイド（１４）がＮｉＳｉを含む請求項２〜６のいずれかに記載の方法。
【請求項８】
結晶半導体基板（２）の上部領域をアモルファス化する工程が、ドーパント原子の注入により行われる請求項３〜７のいずれかに記載の方法。
【請求項９】
結晶シリコン領域（２）の上部領域をアモルファス化する工程が、上部アモルファス領域（６）が２０ｎｍと８０ｎｍとの間の厚みを有するように行われる請求項３〜８のいずれかに記載の方法。
【請求項１０】
ドーパント原子の注入が、Ｇｅ原子の注入により行われる請求項８または９に記載の方法。
【請求項１１】
ドーパント原子の注入が、１５ｋｅＶと４０ｋｅＶとの間のエネルギで、２×１０１４ａｔｏｍｓ／ｃｍ２と３×１０１５ａｔｏｍｓ／ｃｍ２との間のドーズ量で行われる請求項８〜１０のいずれかに記載の方法。
【請求項１２】
上部アモルファス領域（６）のドーピング工程が、ボロンの注入で行われることを特徴とする請求項１〜１１のいずれかに記載の方法。
【請求項１３】
上部アモルファス領域（６）のドーピング工程が、５ｋｅＶと１０ｋｅＶとの間のエネルギで、１×１０１５ａｔｏｍｓ／ｃｍ２と５×１０１５ａｔｏｍｓ／ｃｍ２との間のドーズ量で行われる請求項１〜１２のいずれかに記載の方法。
【請求項１４】
ドープされた金属半導体化合物領域（１４）を形成する方法であって、かかる方法は、
界面（８）で分離された、結晶領域（２）の上の上部アモルファス領域（６）を含む半導体基板（１）であって、主表面を有する半導体基板（１）を提供する工程と、
上部アモルファス領域（６）にドーピングする工程と、
上部アモルファス領域（６）を再成長させる工程と、
上部アモルファス領域の一部から金属半導体化合物（１４）を形成し、金属半導体化合物領域（１４）を形成する工程と、を含み、
上部アモルファス領域（６）を再成長させる工程は、上部アモルファス領域（６）を部分的に再成長させて界面（８）の上に再成長領域（１０）を形成し、これにより再成長領域（１０）と基板（１）の主表面（４）との間に残留上部アモルファス領域（７）を残す工程で行われ、
上部アモルファス領域の一部から金属半導体化合物（１４）を形成する工程は、残留上部アモルファス領域（７）から金属半導体化合物（１４）を形成する工程で行われる方法。
【請求項１５】
請求項１〜１４のいずれかに記載の、ドープされた金属半導体化合物を形成する工程を含むトランジスタ装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は金属半導体化合物領域に関する。特に、本発明は、例えばシリサイド領域のような、ドープされた金属半導体化合物領域の形成方法に関する。ドープされた金属半導体化合物領域は、例えばトランジスタのソース領域およびドレイン領域を形成する。
【背景技術】
【０００２】
半導体装置の製造プロセスにおいて重要な部分は、半導体装置のコンタクトの形成であり、更には裏面装置配線に接続される。特に、そのようなコンタクトを形成するための多くの手段が知られており、これらはコンタクト領域にドーピングし、表面に金属を形成し、加熱温度で半導体装置をアニールすることによりドーピングを活性化する方法を含む。
【０００３】
技術的な進歩により、装置はより小さくなり、良好なコンタクトを形成するために製造プロセスをより良くコントロールすることが必要となる。このため、未来の半導体装置の製造、特に次世代のＣＭＯＳプロセスには低温プロセスの使用が望まれる。
【０００４】
発生しそうな特別な問題は、大量のドーパント原子の注入により１×１０１４ａｔｏｍｓ／ｃｍ２より高いまたは１×１０１５ａｔｏｍｓ／ｃｍ２より高いドーパント濃度の高ドープのソース領域およびドレイン領域の形成が、半導体表面または半導体／金属界面の構造に影響することである。これは、装置の性能品質を十分に低下させる。
【０００５】
良好な接合とコンタクトを形成する手段が、「固相結晶成長（ＳＰＥＲ）」として知られている。WO2005/062352およびWO2005/062354の双方には、そのようなプロセスが開示されている。そのようなプロセスでは、以下のような工程が行われる。
半導体基板を提供する工程と、
注入を行って半導体基板の上部層をアモルファス化する工程と、
半導体基板にドーパントを注入して、所定のドーピングプロファイルを有するアモルファス層を提供する工程と、
基板をアニールして、アモルファス層を再成長させ、かつドーパントを活性化する工程、である。
【０００６】
再成長工程は、半導体基板の品質を改良し、ドーパント注入工程により引き起こされる劣化効果を低減する。
【０００７】
残念なことに、この解決は不十分であり、例えばＳｉのような半導体材料中に、接合を不活性にする空孔や侵入物がいまだ存在する。
【０００８】
良好なコンタクトを提供するために使用される他の特別な手段は、ＮｉＳｉのようなシリサイドを用いたコンタクト接合の形成である。この手段における公知の問題は、ＮｉＳｉのスティンガ（stinger）が形成されることである。金属シリサイド領域からエクステンション領域の中に、可能な場合はチャネル領域の中まででＮｉＳｉエクステンションが延びて、これによりＰＮ接合の短チャネルが起き、正確なトランジスタ機能が阻害され、または少なくとも良好なトランジスタ動作が十分に低減される。
【０００９】
WO2004/042809には、ＳＰＥＲプロセスを用いた、そのようなスティンガの低減を図ったＮｉＳｉコンタクトの形成が記載されている。それゆえにキセノンイオンが適当なドーズで注入され、一方、基板は加熱されて、半導体表面において５０ｎｍと２００ｎｍの間の膜厚を有する半導体の領域がアモルファス化される。続いて、エクステンション領域の形成プロセスが続けられる。これは、第１注入工程とともに行われ、高ドープされたソース領域およびドレイン領域を形成する第２注入工程がこれに続く。再結晶工程は続いて行われ、アモルファス領域を再結晶させて良好な品質の結晶領域を形成する。続いてＮｉを堆積し、続くアニールサイクルでＮｉＳｉが形成される。
【００１０】
エクステンションソース領域およびドレイン領域を形成するこの注入工程は、特に高濃度にドープされたソース領域およびドレイン領域の形成工程において、結晶構造に避けられないダメージを与える。このダメージは、スティンガを発生させる。上述のプロセスでは、再結晶工程がアモルファス領域の品質を改良する。WO2004/042809によれば、これは、ＮｉＳｉを形成する場合のシリサイドの数を低減できる。
【００１１】
低温プロセスを用いた更なる実験は、高いソースおよびドレイン抵抗を備えるとともに、電流リークという問題があることを示す。５００Ωより低い、または３００Ωより低いソースおよびドレインコンタクトの適当な抵抗を得るためには、処置温度は、他の点では好適である温度より高くする必要がある。このように、これらの問題に関する改良された方法が必要とされる。
【特許文献１】ＷＯ２００５／０６２３５２
【特許文献２】ＷＯ２００５／０６２３５４
【特許文献３】ＷＯ２００４／０４２８０９
【発明の開示】
【００１２】
本発明の具体例の目的は、例えばシリサイド領域のような、ドープされた金属半導体化合物領域を形成する方法を提供することである。
【００１３】
上記目的は、本発明にかかる方法および装置により達成される。
【００１４】
第１の形態では、本発明は、ドープされた金属半導体化合物領域を形成する方法を提供する。この方法は、
界面で分離された、結晶領域の上の上部アモルファス領域を含む半導体基板であって、主表面を有する半導体基板を提供する工程と、
上部アモルファス領域にドーピングする工程と、
上部アモルファス領域を再成長させる工程と、
上部アモルファス領域の一部から金属半導体化合物を形成し、金属半導体化合物領域を形成する工程を含む。
上部アモルファス領域を再成長させる工程は、上部アモルファス領域を部分的に再成長させて界面の上に再成長領域を形成し、これにより再成長領域と基板の主表面との間に残留上部アモルファス領域を残す工程により行われる。金属半導体化合物を形成する工程は、残留上部アモルファス領域を用いて行われる工程である。
【００１５】
第１の形態では、本発明は、ドープされたシリサイド領域を形成する方法を提供する。かかる方法は、
界面で分離された、結晶シリコン領域の上の上部アモルファス領域を含む半導体基板であって、主表面を有する半導体基板を提供する工程と、
上部アモルファス領域にドーピングする工程と、
上部アモルファス領域を再成長させる工程と、
上部アモルファス領域の一部をシリサイド化して、金属シリサイド領域を形成する工程を含む。
上部アモルファス領域を再成長させる工程は、上部アモルファス領域を部分的に再成長させて界面の上に再成長領域を形成し、これにより再成長領域と基板の主表面との間に残留上部アモルファス領域を残すことにより行われる工程により行われる。上部アモルファス領域の一部をシリサイド化する工程は、残留上部アモルファス領域のシリサイド化を用いて行われる工程である。
【００１６】
本発明の具体例にかかる方法は、従来の半導体装置のプロセスに容易に組み込むことができ、これが長所である。
【００１７】
単に部分的に半導体基板を再成長することにより、改良された特性を有するコンタクトが達成できる。例えば、改良された１７０オームと２００オームとの間の低いコンタクトと、例えば４×１０−９Ａと１×１０−８Ａとの間の、１×１０−８Ａより低いリーク電流が、低い熱量で得られる。これは、アモルファス領域が完全に再成長され、そのためにより多くの熱量が必要となり、半導体装置の他の領域にもダメージを与える従来のＳＰＥＲプロセスと対比される。
【００１８】
金属半導体化合物、例えばシリサイドの形成は、アモルファス半導体材料上で結晶材料上よりわずかに速く、従来のＳＰＥＲプロセスより少ない熱量が必要となる。更に、結晶／アモルファス界面はシリサイドの成長を制限するバリアとして機能し、この結果、良好な急峻性を有する海面となる。従来技術と異なり、アモルファス層中のシリサイドの成長は、従来技術において界面を不活性にする侵入型空孔の注入を実質的に阻止する
【００１９】
上部アモルファス領域の部分的な再成長は、６００℃より低い温度でのアニールにより行うことができる。例えば、本発明の具体例によれば、アニールは、５２０℃と５８０℃との間の温度で、１５秒と４５秒との間の時間行われる。本発明の他の具体例では、アニールは、４７０℃と５３０℃との間の温度で、４０秒と３００秒との間の時間行われる。代わりに、少し長いアニール時間が、少し低い温度に対して用いられても良い。例えば、アニールは、４７０℃と５３０℃との間の温度で、４０秒と４００秒との間の時間、特に６０秒と３００秒との間に時間行われる。
【００２０】
本発明の特別な具体例では、金属層はＮｉを含み、金属シリサイドはＮｉＳｉを含む。
【００２１】
例えば残留上部アモルファス領域のシリサイド化工程のような、残留上部アモルファス領域から金属半導体化合物を形成する工程は、
残留上部アモルファス領域の上に金属層を堆積する工程と、
金属層を残留上部アモルファス領域と反応させて、金属シリサイドのような金属半導体化合物を形成する工程とにより行われる。
【００２２】
界面で分離された、結晶シリコン領域の上の上部アモルファス領域を含む半導体基板を提供する工程は、
少なくとも結晶領域を有する基板を提供する工程と、
結晶半導体基板の上部領域をアモルファス化して上部アモルファス領域を形成する工程と、により行われる。
【００２３】
結晶シリコン領域の上部領域をアモルファス化する工程は、上部アモルファス領域が２０ｎｍと８０ｎｍとの間、特に３０ｎｍと６０ｎｍとの間の厚みを有するように行われる。
【００２４】
結晶半導体基板の上部領域をアモルファス化する工程は、ドーパント原子を注入することにより行われても良い。ドーパント原子の注入は、１５ｋｅＶと４０ｋｅＶとの間のエネルギで、２×１０１４ａｔｏｍｓ／ｃｍ２と３×１０１５ａｔｏｍｓ／ｃｍ２との間のドーズ量で行われる。ドーパント原子の注入は、例えばＧｅ原子の注入を含む。
【００２５】
上部アモルファス領域のドーピング工程は、５ｋｅＶと1０ｋｅＶとの間のエネルギで、１×１０１５ａｔｏｍｓ／ｃｍ２と５×１０１５ａｔｏｍｓ／ｃｍ２との間のドーズ量で行われる。上部アモルファス領域へのドーピングは、ボロンのドーピングで行っても良い。
【００２６】
本発明の具体例では、方法は、
例えば結晶シリコン基板のような結晶半導体基板を提供する工程と、
半導体基板の上部をアモルファスにして、結晶領域の上に上部アモルファス領域を形成する工程と、
上部アモルファス領域にドーパントを注入して上部アモルファス領域をドープする工程と、
上部アモルファス領域を結晶領域から部分的に再成長に、結晶領域上に再成長領域を形成し、再成長領域の上に残留上部アモルファス領域を残す工程と、
残留上部アモルファス領域の上に金属を堆積する工程と、
金属を残留上部アモルファス領域と反応させて、例えば金属シリサイドのような金属半導体化合物を形成する工程とを含んでも良い。
【００２７】
更なる形態では、本発明はトランジスタ装置を製造する方法を提供する。方法は、例えばシリサイド領域のような、先の請求のいずれかにかかる、ドープされた金属半導体化合物領域を形成する工程を含む。方法は、更に第１および第２の主コンタクトとコントロールコンタクトとを提供する工程を含む。
【００２８】
本発明の特別で好適な形態は、独立および従属の請求項と関連して表される。従属請求項の特徴は、独立請求項の特徴と、必要に応じて他の従属請求項の特徴と組み合わされ、単に請求項に積極的に記載されただけではない。
【００２９】
この分野において装置の一定の改良、変化、および改良が存在するが、本概念は、従来技術からの出発を含み、更に効率的で、安定した、そして信頼性のあるこの性質の装置を供給する、本質的に新しく新規な改良を表すものと考える。
【００３０】
上述のそして他の、本発明の特徴、性質、および長所は、添付の図面を参照して、本発明の原理を例として表した、以下の詳細な記載より明らかになる。この記載は例としての意味を有し、発明の範囲を限定するものではない。引用される参照図は、添付された図面をいう。
【具体例の記載】
【００３１】
本発明は、特定の具体例について、所定の図面を参酌しながら記載されるが、本発明はこれらに限定されるものではなく、請求の範囲により限定されるものである。記載された図面は概略であり、限定するものではない。図面において、図示目的で、いくつかの要素の大きさは拡張され、縮尺通りに記載されていない。寸法と相対寸法は、本発明の実施の実際の縮小には対応していない。
【００３２】
更に、記載や請求の範囲中の、第１、第２等の用語は、類似の要素の間で区別するために使用され、順位や他の方法における時間的、空間的な連続を表す必要はない。そのように使用される用語は、適当な状況下で入替え可能であり、ここに記載された発明は、ここに記載や図示されたものの他の順序によっても操作できることを理解すべきである。
【００３３】
また、記載や請求の範囲中の、上、上に等の用語は、記載目的のために使用され、相対的な位置を示すものではない。そのように使用される用語は、適当な状況下で入替え可能であり、ここに記載された発明は、ここに記載や図示されたものの他の順序によっても操作できることを理解すべきである。
【００３４】
また、請求の範囲で使用される「含む（comprising）」の用語は、それ以降に示される要素に限定して解釈されること排除するものであり、他の要素や工程を排除しない。存在を特定された特徴、整数、工程、または成分は、その通りに解釈されるべきであり、それ以外の他の特徴、整数、工程、または成分、またはそれらの組の存在や追加を排除するものではない。「手段ＡおよびＢを含むデバイス」の表現の範囲は、構成要素ＡとＢのみを含むデバイスに限定されるべきではない。本発明では、単にデバイスに関連した構成要素がＡとＢであることを意味する。
【００３５】
この明細書を通して、「１の具体例」又は「ある具体例」は、具体例で記載された特定の特徴、構造、または性質は、少なくとも本発明の１の具体例に含まれることを意味する。このように、この明細書の多くの場所における「１の具体例の」又は「具体例の」の文章表現は、すべてが同じ具体例を示す必要はなく、またはそうしても良い。更に、特定の特徴、構造、または性質は、当業者にとってこの記載から明らかである適当な方法で、１またはそれ以上の具体例と組み合わされても構わない。
【００３６】
同様に、本発明の例示的な具体例では、本発明の様々な特徴が、１つの具体例、形状、または記載に集められ、記載を効率的にし、１またはそれ以上の多くの発明形態を理解するのを助けている。しかしながら、この記載の方法は、請求項に記載された発明が、それぞれの請求項で表現された以上の特徴を必要とすると解釈されることを意図するものではない。むしろ、以下の請求が示すようには、本発明の範囲は、１つの前に記載された具体例の全ての特徴より少ない。このように、詳細な記載に続く請求項は、詳細な説明中に表現的に組み込まれているが、この発明の分離された具体例のように、それぞれの請求項はそれ自身で独立するものである。
【００３７】
更に、ここで記載された幾つかの具体例が、他の具体例に含まれるいくつかの特徴含むが、異なった具体例の特徴の組み合わせは、本発明の範囲内にあることを意味し、当業者が理解できるように、異なった具体例を形成する。例えば、以下の請求項において、請求された具体例のいくつかは、組み合わせとして使用されても良い。
【００３８】
ここに提供される記載において、数値的に詳細な特徴が記載されている。しかしながら、本発明の具体例は、それらの特定の詳細なしでも実施できることを理解すべきである。他の例では、公知の方法、構造、および技術が、この記載の理解が曖昧にならないように、詳細に記載されている。
【００３９】
本発明は、本発明の多くの具体例の詳細な記載とともに記載される。本発明の技術的示唆から逸脱することなく、当業者の知識に基づいて本発明の他の具体例がなし得ることは明らかであり、本発明は添付した請求の範囲の文言により限定されるものではない。
【００４０】
トランジスタについて参照する。トランジスタは、ドレインのような第１の主電極、ソースのような第２の主電極、第１および第２の主電極の間の電荷の流れを制御するゲートのような制御電極を有する３端子装置である。
【００４１】
本発明は、例えば、ＣＭＯＳ、ＢＩＣＭＯＳ、バイポーラおよびＳｉＧｅ−ＢＩＣＭＯＳ技術を含むが、これには限定されない、トランジスタ技術により形成される類似の装置に適用できることは、当業者にとって明らかである。
【００４２】
本発明は、ドープされた金属半導体化合物領域を形成する方法を提供する。この方法は、
界面で分離された、結晶領域の上の上部アモルファス領域を含む半導体基板であって、主表面を有する半導体基板を提供する工程と、
上部アモルファス領域にドーピングする工程と、
上部アモルファス領域を再成長させる工程と、
上部アモルファス領域の一部から金属半導体化合物を形成する工程と、を含み、
上部アモルファス領域を再成長させる工程は、上部アモルファス領域を部分的に再成長させて界面に再成長領域を形成し、これにより再成長領域と基板の主表面との間に残留上部アモルファス領域を残すことにより行われる工程であり、
上部アモルファス領域の一部から金属半導体化合物を形成する工程は、残留上部アモルファス領域から金属半導体化合物を形成する工程である。
【００４３】
本発明の具体例にかかる方法は、従来のプロセスの容易に組み込むことができ、これが長所である。
【００４４】
本発明にかかる方法では、コンタクトは、１７０オームと２００オームとの間の低いコンタクト抵抗と、４×１０−９Ａと１×１０−８Ａとの間の低いリーク電流を有するように形成できる。
【００４５】
これ以降において、本発明にかかる方法は、図１〜３の手段により説明される。これらの図面は、本発明にかかる方法の、一連の工程を示す。これ以降の記載は、本発明を説明することのみを目的とし、本発明を限定することを意図するものではないことを理解すべきである。本発明の具体例にかかる方法は、異なった一連の工程を含んでも良く、追加の工程を含んでも良く、または他の材料を用いても良い。本発明は、このように記載された工程または材料に限定されるものではない。
【００４６】
更に、本発明は、結晶領域が形成される材料としてシリコンの手段により記載される。この特別な場合において、金属半導体化合物を形成する工程は、シリサイド形成工程を含む。この工程はシリサイド化（silicidation）と呼ばれる。しかしながら、本発明は、金属と熱反応して金属半導体化合物を形成するのに適した他の半導体材料にも適用でき、例えばＳｉＧｅやＧｅ半導体層では、金属との熱反応により、ゲルマノシリサイドおよびゲルマナイドがそれぞれ形成される。繰り返しになるが、上記低は本発明を限定することを意図するものではない。
【００４７】
本発明の具体例では、ドープされたシリサイド領域を形成する方法が提供される。この方法は、
界面で分離された、結晶領域の上の上部アモルファス領域を含む半導体基板であって、主表面を有する半導体基板を提供する工程と、
上部アモルファス領域にドーピングする工程と、
上部アモルファス領域を再成長させる工程と、
上部アモルファス領域を部分的にシリサイド化する工程と、を含み、
上部アモルファス領域を再成長させる工程は、上部アモルファス領域を部分的に再成長させて界面に再成長領域を形成し、これにより再成長領域と基板の主表面との間に残留上部アモルファス領域を残すことにより行われる工程であり、
上部アモルファス領域を部分的にシリサイド化する工程は、残留上部アモルファス領域のシリサイド化により行われる工程である。
【００４８】
第１の工程で、主表面４と上部結晶Ｓｉ領域２とを有する基板１が提供される。本発明の具体例では、「基板」の用語は、その上に装置、回路、または成長層が形成される１又はそれ以上の下層の材料を含む。他の具体例では、この「基板」は、ドープされたシリコン、ガリウムアーセナイド（ＧａＡｓ）、ガリウムアーセナイドフォスファイド（ＧａＡｓＰ）、インジウムフォスファイド（ＩｎＰ）、ゲルマニウム（Ｇｅ）、またはシリコンゲルマニウム（ＳｉＧｅ）基板のような半導体基板を含む。「基板」は例えば半導体基板部分に加えて、ＳｉＯ２またはＳｉ３Ｎ４層のような絶縁層を含んでも良い。このように「基板」の用語は、シリコンオンガラス、シリコンオンサファイア基板も含む。「基板」の用語はこのように、興味のある層や部分の下にある層の要素を全体として定義するのに使用される。また、「基板」は、例えばガラスや金属層のような層がその上に形成される他の基部であってもよい。本発明の具体例にかかる基板は、例えば結晶Ｓｉ領域２のような上部結晶半導体領域を有する。
【００４９】
結晶シリコン領域２の上部、即ち主表面４から基板１のバルク方向への、結晶シリコン領域２の部分は、続いてアモルファス化されて、上部アモルファス領域６が形成される。上部アモルファス領域６は、２０ｎｍと８０ｎｍの間、特に３０ｎｍと６０ｎｍの間の厚みを有する。結晶シリコン領域２の一部のアモルファス化は、例えば、Ｇｅ、Ｘｅ、Ａｒ、またはＨｅのようなドーパント原子を、１５ｋｅＶと４０ｋｅＶとの間のエネルギで、２×１０１４ａｔｏｍｓ／ｃｍ２と３×１０１５ａｔｏｍｓ／ｃｍ２（＝２×１０１８ａｔｏｍｓ／ｍ２と３×１０１9ａｔｏｍｓ／ｍ２）の間のドーズで注入することにより行われる。注入は、公知のイオン注入装置で行われる。結晶シリコン領域２の一部のアモルファス化後に得られた構造を図１に示す。この構造は、上部アモルファス領域６の上に結晶シリコン領域２を含み、領域２、６の双方は界面８により分離されている。
【００５０】
明確化のために、図１において、基板１の上部のみが記載されている。即ち、基板１の部分は、結晶Ｓｉ領域２と上部アモルファス領域６とを含む。他の基板層は、結晶Ｓｉ領域２の下にある。
【００５１】
次に、上部アモルファス領域６にドープされる。これは、例えば、ボロンや当業者により知られた他の好適なドーパントの注入により行われる。ドーパントの注入は、５ｋｅＶと１０ｋｅＶとの間の注入エネルギで、１×１０１５ａｔｏｍｓ／ｃｍ２と５×１０１５ａｔｏｍｓ／ｃｍ２（＝１×１０１９ａｔｏｍｓ／ｍ２と５×１０１9ａｔｏｍｓ／ｍ２）の間のドーズで注入することにより行われる。
【００５２】
次の工程では、上部アモルファス領域６の、部分再結晶としても言及される部分再成長が行われ、界面８の上に再成長領域１０が形成され、これにより、基板の再成長領域１０と主表面４の間に、残部上部アモルファス領域７が残される。再成長は、結晶領域２とアモルファス領域６の間の界面８から開始する。部分再成長は、低温アニールにより行われる。アニール温度とアニール時間は反比例する。部分再成長は６００℃より低い温度で行われる、本発明の具体例では、部分再成長は、５２０℃と５８０℃の間の温度で、１５秒と４５秒の間の時間行われる。本発明の他の具体例では、部分再成長は、４７０℃と５３０℃の間の温度で、４０秒と３００秒の間の時間行われる。例えば、部分再成長は、２０秒と４０秒の間の時間、５５０℃の温度で行われるか、または１分と５分の間の時間、５００℃の温度で行われる。当業者に認められるように、上述の特徴は単なる例示であって、中間のまたはより低い温度で、対応する時間行っても良い。例えば、わずかに長いアニール時間は、わずかに低い温度で使用される。例えば、アニールは、４７０℃と５３０℃の間で、４０秒と４００秒の間の時間、特に６０秒と３００秒の間の時間、行われる。
【００５３】
本発明の具体例にかかる方法の重要な特徴は、上部アモルファス領域６の再成長または再結晶は、部分的であるということである。これは、アニールが、上部アモルファス領域６全体が再成長するのに十分な時間行われるのではなく、その一部が再成長するように行われ、これにより、結晶シリコン領域２の上に再成長領域１０を形成し、再成長領域１０の上、言い換えれば再成長領域１０と基板の主表面４との間に、上部アモルファス領域６の残留領域７を残す。例えば、上部アモルファス領域６の残留領域７は、１５ｎｍと３０ｎｍの間の厚みを有する。
【００５４】
半導体の一部のみを再成長することにより、コンタクトが改良された特性で形成される。例えば、改良された、１７０オームと２００オームの間の低いコンタクト、１×１０−８Ａより低い、低リーク電流が、低い温度量で得られる。これは、より多くの熱量が必要であり、半導体装置の他の領域にダメージを与える、アモルファス領域が完全に再成長する従来のＳＰＥＲプロセスと対比される。
【００５５】
例えばシリサイドのような金属半導体化合物の形成は、アモルファス半導体材料の上では、結晶材料の上よりわずかに速く、従来のＳＰＥＲプロセスに比較して、より少ない熱量が必要となる。第２に、結晶／アモルファス界面が、良好な急峻界面になるように、シリサイドの成長を制限するように働く。従来技術とは異なり、アモルファス層中でのシリサイドの成長は、従来技術では接合を不活性にする侵入型空孔の注入を、実質的に防ぐ。
【００５６】
次の工程では、金属層１２が基板１の主表面の上に堆積される。これは図２に記載されている。金属層１２は、例えば１０ｎｍと５０ｎｍの間、又は１５ｎｍと３０ｎｍの間の厚みを有する。金属層１２は、加熱により金属半導体化合物を形成するような、適用な金属を含む。例えば、例えばシリコンのような、上部アモルファス領域６の残留部分７の半導体材料との反応によるシリサイドである。例えば、金属層１２は、Ｎｉ、Ｔｉ、Ｐｔ、又は他の適当な金属を含む。本発明の具体例では、金属層１２はニッケルを含んでも良い。
【００５７】
最後にシリサイド化が行われ、金属シリサイド１４が形成される。例えば、これは、３００℃と３５０℃の間の温度で行われ、この温度で金属層１２は上部アモルファス領域６の残留部分７と反応し、図３に示すように金属シリサイド層１４を形成する。本発明の具体例では、シリサイドはニッケルシリサイドである。
【００５８】
本発明の具体例にかかる方法は、トランジスタ中に、例えばＮｉＳｉコンタクト３６、３８のような金属シリサイドコンタクトを形成するために使用される。トランジスタを形成するために当業者に知られた適当な方法を使用しても良い。例えば、ゲート誘電体２０とゲート２２は、ソースエクステンション２６とドレインエクステンション２８の形成に続いて形成される。スペーサ２４はゲート２２の側壁に形成されても良い（図４参照）。
【００５９】
ドープされた領域３０は、例えば図１〜３に示すように、本発明の具体例にかかる方法を用いて、スペーサ２４と隣接した位置の、基板１の結晶領域２に形成される。それゆえに結晶シリコン領域２の上部、即ち、基板の主表面４からバルク方向の結晶シリコン領２域の部分は、アモルファス化されて、上部アモルファス領域６を形成する。上部アモルファス領域６は２０ｎｍと８０ｎｍの間の厚みを有し、特に３０ｎｍと６０ｎｍの間の厚みを有する。例えばボロンのようなドーパントが上述のように、上部アモルファス領域６に注入される。続いて、部分再結晶とも呼ばれる部分再成長が行われ、アモルファス領域６が部分的に再結晶される。例えば、高ドープされたソース領域であって、ドーパント濃度は１×１０１４ａｔｏｍｓ／ｃｍ２より高く、または１×１０１５ａｔｏｍｓ／ｃｍ２より高いドープされたソース領域３２と、例えば、高ドープされたドレイン領域であって、ドーパント濃度は１×１０１４ａｔｏｍｓ／ｃｍ２より高く、または１×１０１５ａｔｏｍｓ／ｃｍ２より高いドープされたドレイン領域３４が、再成長領域１０として形成される。これらの上には、アモルファス領域６の残留部分７が残される。
【００６０】
例えばＮｉ層１２のような金属層が、続いて領域３０の基板１の主表面４の上に堆積されてシリサイド化される。即ち、アモルファス領域６の残留部分７と反応して、ＮｉＳｉソースコンタクト領域３６とドレインコンタクト領域３８が、３００℃と３５０℃との間の温度のアニール工程を行うことにより形成される。
【００６１】
本発明の具体例にかかる方法は、容易に従来のプロセスに加えることができ、これが特徴であることは留意すべきである。
【００６２】
図５、６は、本発明の具体例にかかる方法で得られた改良を示す。４つの試料が準備されて測定された。測定結果を図５、６に示す。ｘ軸は同様の方法で作製した試料の数の、累積パーセンテージである。このように、水平軸は全ての試料で非常に類似した特性を表し、一方実質に縦軸のばらつきは実質的に試料間のばらつきを表す。
【００６３】
ダイアモンド印で示される曲線（曲線４０）として図５、６に示された第１の試料では、コンタクトはスパイクドープと１０５０℃でのアニール工程を用いた従来の方法で形成された。四角印で示される曲線（曲線４２）として図５、６に示された例えば第２の試料では、固相結晶再成長（ＳＰＥＲ）と６５０℃において１分のアニールを行いアモルファス領域を完全に再成長することによりコンタクトが形成された。第３および第４の試料のコンタクトは、本発明の具体例にかかる方法で形成された。三角印で示される曲線（曲線４４）として図５、６に示された例えば第３の試料では、基板１は５５０℃で３０秒アニールされ、丸印で示される曲線（曲線４６）として図５、６に示された例えば第４の試料では、基板１は５５０℃で４０秒アニールされた。透過電子顕微鏡を用いた第４の試料の観察により、約２５ｎｍの厚みの再成長層１０の上に、約２０ｎｍの厚みのＮｉＳｉ層１４が見られる。
【００６４】
図５は、異なったコンタクトのコンタクト抵抗を表す。１７０オームと２００オームの間の類似のコンタクト抵抗が、第２、第３、および第４の試料について得られた。本発明の具体例で形成された第３および第４の試料では、従来の方法で形成した試料に比較して、非常に低い熱量（低い温度および短い時間）にもかかわらず、である。第１の試料では、もっと低いコンタクト抵抗が得られたが、本発明の具体例にかかる試料の形成より、ずっと高い熱量が使用されている。
【００６５】
本発明の具体例にかかる方法を用いて形成された試料が、５×１０−９Ａと１×１０−８Ａとの間の低いリーク電流が明確に示されている図６では、現実の利益が示されている。ここでは、大きさの全数値が、第２の試料のリーク電流より低くなっている。
【００６６】
本発明の具体例にかかる方法は、従来のトランジスタを含む広い範囲のトランジスタに適用できる。本発明は特に、ｎ型およびｐ型トランジスタの双方に適用できる。
【００６７】
更に、上述の詳細なプロセスパラメータは、特別の適用で要求されるように多様である。
【００６８】
本発明の具体例にかかる方法はまた、コンタクトの形成に過剰の加熱を避けることが重要な先端のトランジスタにおいて特に有益である。
【００６９】
本発明の具体例にかかる方法は、特に、キャリアの移動度を増加させるために歪んだシリコンを用いる先端ＣＭＯＳ技術トランジスタに使用することができる。
【００７０】
材料と同様に、好適な具体例、特別の構造、および配置が、本発明にかかる装置について検討されたが、形態や細部の様々な変化や修正は、添付された請求の範囲により限定されるこの発明の範囲から逸脱することなく行うことができることを理解すべきである。
【図面の簡単な説明】
【００７１】
【図１】本発明の具体例にかかる方法の連続した工程の側面図である。
【図２】本発明の具体例にかかる方法の連続した工程の側面図である。
【図３】本発明の具体例にかかる方法の連続した工程の側面図である。
【図４】本発明の具体例にかかる方法で作製したＣＭＯＳトランジスタの具体例の側面図である。
【図５】従来の方法で作製されたコンタクトのコンタクト抵抗（曲線４０、４２）と、本発明の具体例にかかる方法で作製されたコンタクトのコンタクト抵抗（曲線４４、４６）を示すグラフである。
【図６】従来の方法で作製されたコンタクトのリーク電流（曲線４０、４２）と、本発明の具体例にかかる方法で作製されたコンタクトのリーク電流（曲線４４、４６）を示すグラフである。
【００７２】
異なった図において、同じ参照符号は、同一又は類似の要素を示す。
【図１】
2008042196.tif 000003
【図２】
2008042196.tif 000004
【図３】
2008042196.tif 000005
【図４】
2008042196.tif 000006
【図５】
2008042196.tif 000007
【図６】
2008042196.tif 000008
【外国語明細書】
2008042196.tif 000009
2008042196.tif 000010
2008042196.tif 000011
2008042196.tif 000012
2008042196.tif 000013
2008042196.tif 000014
2008042196.tif 000015
2008042196.tif 000016
2008042196.tif 000017
2008042196.tif 000018
2008042196.tif 000019
2008042196.tif 000020
2008042196.tif 000021
2008042196.tif 000022
2008042196.tif 000023
2008042196.tif 000024
2008042196.tif 000025
2008042196.tif 000026
2008042196.tif 000027
2008042196.tif 000028
2008042196.tif 000029
2008042196.tif 000030
2008042196.tif 000031