(57)【要約】      （修正有）【課題】パッケージの反りを防止し、かつ隣接するワイヤ同士の接触を防止することができる半導体装置を得る。【解決手段】基板１１と、基板上に搭載されたチップ１３と、チップ上の複数のパッド１６と基板上の複数のパッド１７とをそれぞれ接続する複数のワイヤ１８と、チップ及び複数のワイヤを封止するモールド樹脂４１とを有し、モールド樹脂は、平均粒径が３〜７μｍで最大粒径が２０〜３０μｍのフィラーを８０ｗｔ％以上含有し、複数のパッドのピッチが１００μｍ以上である。【選択図】図１３
2008053505.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に搭載されたチップと、
前記チップ上の複数のパッドと前記基板上の複数のパッドとをそれぞれ接続する複数のワイヤと、
前記チップ及び前記複数のワイヤを封止するモールド樹脂とを有し、
前記モールド樹脂は、平均粒径が３〜７μｍで最大粒径が２０〜３０μｍのフィラーを８０ｗｔ％以上含有し、
前記複数のパッドのピッチが１００μｍ以上であることを特徴とする半導体装置。
【請求項２】
基板と、
前記基板上に搭載されたチップと、
前記チップ上の複数のパッドと前記基板上の複数のパッドとをそれぞれ接続する複数のワイヤと、
前記チップ及び前記ワイヤを封止するモールド樹脂とを有し、
前記モールド樹脂は、平均粒径が３〜７μｍで最大粒径が２０〜３０μｍのフィラーを８０ｗｔ％以上含有し、
前記複数のワイヤの長さが３．０ｍｍ以下であることを特徴とする半導体装置。
【請求項３】
前記チップ上に接着層を介して接着された他のチップを更に有し、
前記接着層の幅は、前記チップ及び前記他のチップの幅よりも狭いことを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記チップ上にフリップチップ接続された他のチップを更に有し、
前記チップと前記他のチップとの隙間に前記モールド樹脂が注入されていることを特徴とする請求項１又は２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ファインフィラーを含有するモールド樹脂を用いた半導体装置に関し、特にパッケージの反りを防止し、かつ隣接するワイヤ同士の接触を防止することができる半導体装置に関するものである。
【背景技術】
【０００２】
２以上のチップを積層した基板を下金型上に載置し、基板を下金型と上金型で挟むことで形成されるキャビティ内にモールド樹脂を充填してチップを封止する半導体装置の製造方法が知られている。
【０００３】
また、接着層を用いて２つのチップを積層した場合、上側のチップが接着層に対してオーバーハングする場合がある。この場合、上下チップの隙間に、モールド樹脂に含有される硬いフィラーが噛み込む恐れがある。そうすると、モールド樹脂の注入時の圧力や、硬化収縮によってフィラーが下側のチップに食い込んで傷がついてしまうという問題があった。これに対して、スペーサを設けて上側のチップと下側のチップの隙間を大きくすればよいが、装置全体の高さが増してしまうという問題があった。
【０００４】
これに対し、ウェハをダイシングした後にチップの搭載より先に、ダイボンドフィルムをチップごとに貼り付ける場合や、チップごとに樹脂ペーストを塗布する場合では、接着層として、上側のチップより大きいダイアタッチフィルムを用いたり、樹脂ペーストをはみ出させたりすることで、上側と下側のチップの隙間にフィラーが噛み込むのを防いでいた。しかし、接着層をはみ出させるスペースが無い場合や、製造誤差等により上下チップの隙間が発生してしまう場合があった。
【０００５】
また、ウェハ裏面にダイアタッチフィルムを貼り付けた後にウェハをダイシングする場合では、基本的には、ダイアタッチフィルムのサイズはチップのサイズとほぼ同じになる。しかし、ダインシング時のブレードへのダイアタッチフィルムの巻き込みや、ダイアタッチフィルムの硬化収縮により、チップに対してダイアタッチフィルムが小さくなってしまい、チップを積層して搭載した場合に、上下チップの隙間が発生してしまう場合があった。そして、この隙間にフィラーが噛み込み、下側のチップの表面を傷つけるという問題があった。
【０００６】
そこで、積層したチップ間にフィラーが噛み込むのを防ぐために、接着層の厚さよりも最大粒径が小さいファインフィラーが用いられるようになってきた。従来のモールド樹脂は、平均粒径が５μｍで最大粒径が２５μｍのフィラーを７８ｗｔ％含有していた。
【０００７】
【特許文献１】特開２００２−３６８０２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記の従来のモールド樹脂を用いた場合、パッケージの反りが１．２ｍｍ程度ある。このようにパッケージが反ることによりボール取り付け工程でのボール搭載不良が発生したり、反ったパッケージと粘着テープとの接触不良により個片ダイシング工程においてパッケージが飛んだり、欠け不良を生じたりするという問題があった。この問題を回避するための第１の対策として、モールド後のキュア時にパッケージに重りを載せて、パッケージの反りを防ぐ方法がある。しかし、この方法は、手作業となり、また基材に載っているレジンバリが基材に打ち込まれてボール不良が発生するという問題があった。また、第２の対策として、パッケージのカットライン以外の場所を先にカットしてパッケージを小さくすることで、パッケージと粘着テープとの接着不良を防ぐ方法がある。しかし、この方法は、カットの回数が増えることにより、個片ダイシングの生産能力が５〜１０％ダウンするという問題があった。
【０００９】
また、トランスファモールド時に樹脂の流れによってワイヤが流され、隣接するワイヤ同士が接触すると、ショート不良の原因になるという問題があった。これを防ぐために、ワイヤ同士を固定体によって連結固定するなどの方法（例えば、特許文献１参照）を用いると、製造コストが上がってしまうという問題があった。
【００１０】
本発明は、上述のような課題を解決するためになされたもので、その目的は、パッケージの反りを防止し、かつ隣接するワイヤ同士の接触を防止することができる半導体装置を得るものである。
【課題を解決するための手段】
【００１１】
本発明に係る半導体装置は、基板と、基板上に搭載されたチップと、チップ上の複数のパッドと基板上の複数のパッドとをそれぞれ接続する複数のワイヤと、チップ及び複数のワイヤを封止するモールド樹脂とを有し、モールド樹脂は、平均粒径が３〜７μｍで最大粒径が２０〜３０μｍのフィラーを８０ｗｔ％以上含有し、複数のパッドのピッチが１００μｍ以上である。本発明のその他の特徴は以下に明らかにする。
【発明の効果】
【００１２】
本発明により、パッケージの反りを防止し、かつ隣接するワイヤ同士の接触を防止することができる。
【発明を実施するための最良の形態】
【００１３】
実施の形態１．
以下、本発明の実施の形態１に係る半導体装置の製造工程について図面を参照しながら説明する。
【００１４】
まず、図１に示すように、基板１１上に接着層１２を介してチップ１３を搭載する。そして、チップ１３上に接着層１４を介して他のチップ１５を接着する。ただし、接着層１４の幅は、チップ１３，１５の幅よりも狭い。図２は、チップの積層構造を示す断面図であり、図３はその平面図である。また、図４は、ワイヤ接合部を拡大した平面図である。図示のように、チップ１３上の複数のパッド１６と基板１１上の複数のパッド１７とをそれぞれ複数のワイヤ１８により接続する。ここで、複数のパッド１６，１７のピッチが１００μｍ以上であるか、もしくは複数のワイヤ１８の長さが３．０ｍｍ以下であるのが好ましい。また、複数のパッド１６，１７のピッチが１００μｍ以上であり、かつ複数のワイヤ１８の長さが３．０ｍｍ以下であるのがより好ましい。そして、基板１１には位置決め穴１９と、テーパピン用穴２１と、エアベント２２とが設けられている。
【００１５】
ここで、チップのダイシングと積層の方法について説明する。まず、図５に示すように、ウェハ２３上に複数の半導体素子を形成し、ウェハ２３を研磨した後に、ウェハ２３をダイシングシート２４に貼りつけて台２５の上に載置する。次に、図６に示すように、ダイシングブレード２６により、ダイシングシート２４ごとウェハ２３をダイシングしてチップ１３ごとに分離する。そして、図７に示すように、ＵＶ照射を行う。
【００１６】
次に、図８に示すように、ツール２７を用いて、接着層１２としてダイボンドフィルムを基板１１上に貼り付けていく。なお、接着層１２として樹脂ペーストを基板１１上に塗布してもよい。そして、図９に示すように、接着層１２上にチップ１３を搭載する。以上の工程を繰り返して任意の数のチップ１３を積層する。
【００１７】
図１０は上金型を示す上面図であり、図１１は下金型を示す上面図である。上金型２８には、カル２９、カル側ランナー３１の一部、オーバーフローキャビティ３２、オーバーフローキャビティランナー３３の一部、位置決めピン受け部３４、及びテーパピン３５が設けられている。一方、下金型３９には、カル２９、カル側ランナー３１の一部、オーバーフローキャビティランナー３３の一部、基板１１を載置するための凹部３６、キャビティ３７及び位置決めピン３８が設けられている。本実施の形態においては、キャビティ３７が下金型に形成される場合を示すが、これに限られる物ではなく、キャビティ３７が上金型に形成され、基板１１のチップ１３，１５が搭載された面を上向きに載置して、樹脂封止する場合に本発明を適用することも可能である。
【００１８】
次に、図１２に示すように、基板１１を下金型３９の凹部３６内に、チップ１３，１５がキャビティ３７内に配置されるように載置する。この際に、下金型３９に設けられた位置決めピン３８を基板１１に設けられた位置決め穴１９に貫通させて基板１１を位置決めする。そして、基板１１を下金型３９と上金型２８で挟む。この際に、上金型２８に設けられたテーパピン３５の先端のテーパ部分を基板１１に設けられたテーパピン用穴２１の開口縁部に圧接させ、基板１１をスライドさせて、基板１１のカル側ランナー３１がまたがる端辺を下金型３９の凹部３６の側壁に圧接させる。この状態で、キャビティ３７内に、カル２９からカル側ランナー３１を介してモールド樹脂４１を充填して複数のチップ１３，１５及び複数のワイヤ１８を一括して封止する。
【００１９】
ここで、フィラーがチップ１３，１５の間に噛み込むのを防ぐため、モールド樹脂４１に含有されるフィラーは、下層のチップ１３と、上層のチップ１５との隙間よりも小さな目開きのふるいによって選別された物を使用するのが好ましい。本実施の形態においては、下層のチップ１３と、上層のチップ１５との隙間は３５μｍであり、モールド樹脂４１に含有されるフィラーは、平均粒径が３〜７μｍで最大粒径が２０〜３０μｍのファインフィラーである。そして、モールド樹脂４１はファインフィラーを８０ｗｔ％以上含有する。フィラーの最大粒径としては、下層のチップ１３と、上層のチップ１５との隙間以下であることが最も好ましいが、前記隙間よりも粒径の大きなフィラーが含まれていたとしても、その量がごく微量であれば、半導体装置の信頼性に及ぼす影響は許容できる範囲に留まる。例えば、前記隙間よりも粒径の大きなフィラーの含有量は、０．１ｗｔ％以下にするのが好ましい。特に、フィラーの最大粒径が３０μｍ以下である場合、もしくは、粒径が３０μｍ以下のフィラーの含有量が０．１ｗｔ％以下であり、かつ、フィラーの総含有量が８０ｗｔ％以上である場合には、トランスファーモールド時の樹脂の粘性が従来の樹脂に比較して極端に上昇する傾向にある。
【００２０】
その後、図１３に示すように、基板１１の裏面上の端子に半田ボール４２を取り付けた後に、基板１１及びモールド樹脂４１をチップごとに切断し、個別の半導体装置を得る。
【００２１】
ここで、図１４は、モールド樹脂の厚みが８４０μｍの場合（左側）と９１０μｍの場合（右側）について、モールド樹脂中のファインフィラーの含有量（フィラー量）とキャビティ反り量との関係を示す図である。この図より、ファインフィラーを８０ｗｔ％以上含有するモールド樹脂を用いることで、パッケージの反りを防止することができることが分かる。
【００２２】
図１５は、フィラー量とモールド樹脂のガラス転移温度以下での線膨張係数α１との関係を示す図であり、図１６は、フィラー量とモールド樹脂のガラス転移温度以上での線膨張係数α２との関係を示す図であり、図１７は、フィラー量とモールド樹脂の成形収縮率を示す図であり、図１８は、フィラー量とモールド樹脂のスパイラルフローを示す図であり、図１９は、フィラー量とモールド樹脂の粘度を示す図である。これらの図より、ファインフィラーの含有量が増すほどモールド樹脂の流動性が低下することが分かる。特に、ファインフィラーの含有量が８０ｗｔ％を超えると、極端な粘度の上昇が発生するため、モールド樹脂の流動性の低下に伴い、複数のワイヤ１８が変形し易くなる。粘度の高い樹脂であっても、キャビティ３７内でのモールド樹脂４１の流速を極端に遅くすれば、ワイヤの変形を防ぐことができるが、キャビティ３７内に樹脂が充填されるのに長い時間がかかるため、生産性の低下が問題となる。生産性の低下を防ぐためには、キャビティ３７内の樹脂の最大流速として、少なくとも１０ｍｍ／秒以上、より好ましくは２０ｍｍ／秒以上を採用するのが好ましい。しかし、大きな流速で樹脂を注入すると、ワイヤ１８の変形が問題となる。そこで、上記のように、複数のパッド１６，１７のピッチを１００μｍ以上とするか、又は、複数のワイヤ１８の長さを３．０ｍｍ以下とする。これにより、隣接するワイヤ同士の接触を防止することができる。
【００２３】
また、キャビティ３７内に樹脂を充填する際に、キャビティ３７内の樹脂を基板１１の外側に設けられたオーバーフローキャビティ３２にオーバーフローキャビティランナー３３を介してオーバーフローさせる。そして、キャビティ３７内で発生した表面ボイドを除去するため、樹脂の充填完了時にかける圧力は１００ｋｇ／ｃｍ２以上にする。また、チップ領域を充填する際は樹脂の注入スピードを速くし、樹脂がエアベント２２に達するまでに注入スピードを遅くする。これにより、複数のワイヤ１８の変形がますます深刻になる。そこで、複数のパッド１６，１７のピッチ又は複数のワイヤ１８の長さを上記のように設定して、隣接するワイヤ同士の接触を防止することが重要となる。
【００２４】
実施の形態２．
図２０は、本発明の実施の形態２に係る半導体装置を示す断面図である。図示のように、チップ１３上に、他のチップ１５がバンプ電極４３を介してフリップチップ接続されている。そして、チップ１３と他のチップ１５との隙間にモールド樹脂４１が注入されている。その他の構成は実施の形態１と同様である。特に、フィラーがチップ１３，１５の間に噛み込むのを防ぐため、下層のチップ１３と、上層のチップ１５との隙間よりも小さな目開きのふるいによって選別されたフィラーを使用するのが好ましい。本実施の形態においては、下層のチップ１３主面上の表面保護絶縁膜と、上層のチップ１５の表面保護絶縁膜との間の距離は、３５μｍであり、モールド樹脂４１に含有されたフィラーは、実施の形態１と同様に、平均粒径が３〜７μｍで最大粒径が２０〜３０μｍのファインフィラーである。そして、モールド樹脂４１は実施の形態１と同様にファインフィラーを８０ｗｔ％以上含有し、複数のパッド１６，１７のピッチ又は複数のワイヤ１８の長さは実施の形態１と同様に設定されている。これにより、実施の形態１と同様の効果を奏する。
【図面の簡単な説明】
【００２５】
【図１】複数のチップを搭載した基板を示す上面図である。
【図２】チップの積層構造を示す断面図である。
【図３】チップの積層構造を示す上面図である。
【図４】ワイヤ接合部を拡大した平面図である。
【図５】チップのダイシングと積層の方法を説明するための斜視図である。
【図６】チップのダイシングと積層の方法を説明するための斜視図である。
【図７】チップのダイシングと積層の方法を説明するための斜視図である。
【図８】チップのダイシングと積層の方法を説明するための斜視図である。
【図９】チップのダイシングと積層の方法を説明するための斜視図である。
【図１０】上金型を示す上面図である。
【図１１】下金型を示す上面図である。
【図１２】キャビティ内に樹脂を充填する様子を示す上面図である。
【図１３】本発明の実施の形態１に係る半導体装置を示す断面図である。
【図１４】フィラー量とキャビティ反り量との関係を示す図である。
【図１５】フィラー量とモールド樹脂のガラス転移温度以下での線膨張係数α１との関係を示す図である。
【図１６】フィラー量とモールド樹脂のガラス転移温度以上での線膨張係数α２との関係を示す図である。
【図１７】フィラー量とモールド樹脂の成形収縮率を示す図である。
【図１８】フィラー量とモールド樹脂のスパイラルフローを示す図である。
【図１９】フィラー量とモールド樹脂の粘度を示す図である。
【図２０】本発明の実施の形態２に係る半導体装置を示す断面図である。
【符号の説明】
【００２６】
１１  基板
１３  チップ
１４  接着層
１５  チップ（他のチップ）
１６，１７  複数のパッド
１８  複数のワイヤ
４１  モールド樹脂
【図１】
2008053505.tif 000003
【図２】
2008053505.tif 000004
【図３】
2008053505.tif 000005
【図４】
2008053505.tif 000006
【図５】
2008053505.tif 000007
【図６】
2008053505.tif 000008
【図７】
2008053505.tif 000009
【図８】
2008053505.tif 000010
【図９】
2008053505.tif 000011
【図１０】
2008053505.tif 000012
【図１１】
2008053505.tif 000013
【図１２】
2008053505.tif 000014
【図１３】
2008053505.tif 000015
【図１４】
2008053505.tif 000016
【図１５】
2008053505.tif 000017
【図１６】
2008053505.tif 000018
【図１７】
2008053505.tif 000019
【図１８】
2008053505.tif 000020
【図１９】
2008053505.tif 000021
【図２０】
2008053505.tif 000022