(57)【要約】【課題】監視部から読出制御部までの信号伝達経路における遅延時間とは無関係に、メモリからシフトレジスタへの濃度データの読み出し停止や、２画素分の濃度データの同時読み出しを行うことを可能にする。【解決手段】メモリリード制御部６０６が、クロック信号に同期して、メモリ６０３から１画素分の画像データを読み出す。この１画素分の画像データに基づいて、変換部６０４が、対応する１画素の濃度を複数ビットのデジタルデータに変換し、シフトレジスタ（６０６）に格納する。画素片挿入・削除制御部６０７が、シフトレジスタに対して１ビット分のデータの挿入、または１ビット分のデータの削除を行う。また画素片挿入・削除制御部６０７は、このシフトレジスタにおけるデータ格納状態を推測し、推測されたデータ格納状態に応じて、メモリ６０３からの画像データの読み出しを制御する。【選択図】図４
2008149471.tif 000002
【特許請求の範囲】
【請求項１】
光源の出力を制御して像担持体上に静電潜像を形成する光走査装置において、
１画素分のデジタルデータに対応するクロック信号を発生するクロック生成手段と、
入力された画像データを保持する画像データ保持手段と、
前記クロック生成手段によって発生されたクロック信号に同期して、前記画像データ保持手段から少なくとも１画素分の画像データを読み出す画像読出手段と、
前記画像読出手段によって読み出された少なくとも１画素分の画像データに基づいて、各画素の濃度を複数ビットのデジタルデータにそれぞれ変換する変換手段と、
前記変換手段で得られたデジタルデータの少なくとも２画素分を格納し、前記クロック生成手段によって発生されたクロック信号に同期して、前記デジタルデータを１画素分ずつシフトするシフトレジスタと、
前記シフトレジスタに対して１ビット分のデータを挿入、または前記シフトレジスタから１ビット分のデータを削除するデータ挿入削除手段と、
前記シフトレジスタから出力された１画素分のデジタルデータを受け取り、該デジタルデータに基づいて前記光源を駆動する駆動手段と、
前記シフトレジスタにおけるデータ格納状態を推測する推測手段と、
前記推測手段によって推測されたデータ格納状態に応じて、前記画像読出手段による前記画像データ保持手段からの前記画像データの読み出しを制御する読出制御手段と
を有することを特徴とする光走査装置。
【請求項２】
前記推測手段は、
前記シフトレジスタにおける各記憶領域の使用状況と仮想的に同じ使用状況を示す仮想バッファと、
前記仮想バッファにおける各記憶領域の使用状況を検出する検出手段と
を含むことを特徴とする請求項１記載の光走査装置。
【請求項３】
前記検出手段は、前記仮想バッファにおける空き状態の記憶領域の数または前記仮想バッファにおける使用状態の記憶領域の数を検出することを特徴とする請求項２記載の光走査装置。
【請求項４】
前記読出制御手段は、前記推測手段によって推測されたデータ格納状態が、前記変換手段で得られた１画素分のデジタルデータを前記シフトレジスタに格納することができない状態であるならば、前記画像データ保持手段からの前記画像データの読み出しを停止させ、
前記画像読出手段は、前記画像データ保持手段から１画素分の画像データを読み出し、
前記変換手段は、前記画像読出手段によって読み出された１画素分の画像データに基づいて、１画素分の濃度を複数ビットのデジタルデータに変換し、
前記シフトレジスタは、前記変換手段で得られた１画素分のデジタルデータを格納することを特徴とする請求項１記載の光走査装置。
【請求項５】
前記読出制御手段は、前記推測手段によって推測されたデータ格納状態が、前記シフトレジスタから前記レーザ駆動手段に１画素分のデジタルデータを出力することができない状態であるならば、前記画像読出手段に前記画像データ保持手段から２画素分の画像データを読み出させ、
前記変換手段は、前記画像読出手段によって読み出された２画素分の画像データに基づいて、２画素分の濃度を複数ビットのデジタルデータにそれぞれ変換し、
前記シフトレジスタは、前記変換手段で得られた２画素分のデジタルデータを格納することを特徴とする請求項１記載の光走査装置。
【請求項６】
１画素分のデジタルデータに対応するクロック信号を発生するクロック生成手段と、入力された画像データを保持する画像データ保持手段と、少なくとも１画素分の画像データに基づいて変換された、各画素の濃度をそれぞれ示す複数ビットのデジタルデータの少なくとも２画素分を格納し、前記クロック生成手段によって発生されたクロック信号に同期して、前記デジタルデータを１画素分ずつシフトするシフトレジスタと、該シフトレジスタから出力された１画素分のデジタルデータを受け取り、該デジタルデータに基づいて光源を駆動する駆動手段とを備えた光走査装置に適用される光走査方法において、
前記クロック生成手段によって発生されたクロック信号に同期して、前記画像データ保持手段から少なくとも１画素分の画像データを読み出す画像読出ステップと、
前記画像読出ステップにおいて読み出された少なくとも１画素分の画像データに基づいて、各画素の濃度を複数ビットのデジタルデータにそれぞれ変換する変換ステップと、
前記シフトレジスタに対して１ビット分のデータを挿入、または前記シフトレジスタから１ビット分のデータを削除するデータ挿入削除ステップと、
前記シフトレジスタにおけるデータ格納状態を推測する推測ステップと、
前記推測ステップにおいて推測されたデータ格納状態に応じて、前記画像読出ステップにおける前記画像データ保持手段からの前記画像データの読み出しを制御する読出制御ステップと
を有することを特徴とする光走査方法。
【請求項７】
前記推測ステップでは、前記シフトレジスタにおける各記憶領域の使用状況と仮想的に同じ使用状況を示す仮想バッファにおける各記憶領域の使用状況を検出することを特徴とする請求項６記載の光走査方法。
【請求項８】
前記推測ステップにおける前記検出では、前記仮想バッファにおける空き状態の記憶領域の数または前記仮想バッファにおける使用状態の記憶領域の数を検出することを特徴とする請求項７記載の光走査方法。
【請求項９】
前記読出制御ステップでは、前記推測ステップにおいて推測されたデータ格納状態が、前記変換ステップにおいて得られた１画素分のデジタルデータを前記シフトレジスタに格納することができない状態であるならば、前記画像データ保持手段からの前記画像データの読み出しを停止させ、
前記画像読出ステップでは、前記画像データ保持手段から１画素分の画像データを読み出し、
前記変換ステップでは、前記画像読出ステップにおいて読み出された１画素分の画像データに基づいて、１画素分の濃度を複数ビットのデジタルデータに変換し、
前記シフトレジスタは、前記変換ステップにおいて得られた１画素分のデジタルデータを格納することを特徴とする請求項６記載の光走査方法。
【請求項１０】
前記読出制御ステップでは、前記推測ステップにおいて推測されたデータ格納状態が、前記シフトレジスタから前記レーザ駆動手段に１画素分のデジタルデータを出力することができない状態であるならば、前記画像読出ステップにおいて前記画像データ保持手段から２画素分の画像データを読み出させ、
前記変換ステップでは、前記画像読出ステップにおいて読み出された２画素分の画像データに基づいて、２画素分の濃度を複数ビットのデジタルデータにそれぞれ変換し、
前記シフトレジスタは、前記変換ステップにおいて得られた２画素分のデジタルデータを格納することを特徴とする請求項６記載の光走査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光走査装置及び光走査方法に関し、特に、光源の出力を制御して像担持体上に静電潜像を形成する光走査装置、及び該光走査装置に適用される光走査方法に関する。
【背景技術】
【０００２】
従来、レーザ光により画像露光を行う電子写真方式の画像形成装置においては、レーザ光を回転多面鏡（ポリゴンミラー）に照射し、その反射光で感光体上を走査・露光している。このとき、レーザ光発光源から感光体の露光面までの距離は、回転多面体がいずれの回転位置にあっても、等距離であることが望ましい。すなわち、感光体の露光面は、回転多面鏡を中心として円弧を描く形状であることが望ましい。しかし実際には、露光後の画像形成の都合上、多くの画像形成装置では円筒形の感光体を採用していて、円筒の直線部分がレーザ光により走査する主走査方向となっている。こうした円筒形の感光体に起因するレーザ光発光源から感光体上までの光路長の不均一性の問題を解決するために、従来、ｆ−θレンズと呼ばれる複雑な構成の光学的手段を用い、これによって、感光体上での露光スピードが均一になるようにしている。
【０００３】
なお近年では、画像形成の高速化に伴い、レーザ光発光源を副走査方向に複数個ならべて露光する方式の画像形成装置が使用されている。この複数のレーザ光発光源を使用する画像形成装置でも、発光源から感光体表面までの主査方向の各光路長を等しくする必要があるのと同時に、副走査方向に並ぶ複数のレーザと感光体との間の各光路長（スキャン（走査）長）も互いに等しくする必要がある。こうした要請に対して従来は、光学的、機械的な構造の精度を高めることで対応していた。
【０００４】
例えば、画像形成装置用のｆ−θレンズは、高度な精度で製造されていた。そのため、このｆ−θレンズのコストアップが避けられず、これが、画像形成装置に対して近年求められている低コスト化に対応することを難しくしていた。
【０００５】
また、画像形成装置の高解像度化に伴い、従来は許容されていた複数のレーザ毎の感光体との間の各スキャン長の差が出力画像に影響を及ぼすようになり、その各スキャン長の差を無視できなくなってきた。
【０００６】
また、感光体を複数個持つ画像形成装置において、各感光体上での走査倍率（スキャン長）をそれぞれ調整するための構成が複雑になったり、調整が必要となったりするため、それがコストアップの要因となっていた。
【０００７】
このような問題を解決するために従来、例えば特許文献１に示されるような画像形成装置が提案されていた。この画像形成装置では、有効な画像領域を感光体の長手方向に複数に分割し、分割したそれぞれのエリアで画像データ（画素片）を挿入したり、抜き取ったりすることで、各分割されたエリアでの主走査方向の部分倍率を制御する。これによって、感光体上の主走査方向の倍率が一定に保たれ、画像品質の低下を防止している。
【特許文献１】特開２００５−９６３５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１に示されるような上記従来の画像形成装置では、次のような問題が発生する。
【０００９】
ここでは、図１０および図１１を参照して、特許文献１に示される従来の画像形成装置の問題点を説明する。
【００１０】
図１０は、特許文献１に示される従来の画像形成装置における画像データ（画素片）挿抜を実行する部分の構成を示す図である。
【００１１】
この画像形成装置では、メモリ９から出力された濃度信号（濃度データ）を変換回路１０でＰＷＭ点灯パターン（レーザ点灯パターン）に変換し、シフトレジスタ１１に入力する。このシフトレジスタ１１は、少なくとも２画素分の点灯パターンを蓄積できる記憶容量を備えている（後述のように、図１１に例示するシフトレジスタ１１では、３画素分の点灯パターンを蓄積できる）。シフトレジスタ１１は、不図示のクロック発生回路から出力されるクロック信号に同期して１画素分の画像データのシフトを行う。シフトレジスタ１１は、蓄積された画像データの中で最も古い画像データをＰＷＭ点灯パターン（レーザ点灯パターン）としてレーザ駆動回路１２へ出力する。シフトレジスタ１１は、所定のシフト方法を用いて画像データ（画素片）の挿入や抜き取りを行うが、これを、図１１を参照して説明する。
【００１２】
図１１は、シフトレジスタ１１の記憶内容を示す図である。（Ａ）は画像データ（画素片）の挿入がない場合のシフトレジスタ１１の記憶内容を示し、（Ｂ）は１ビット分の画像データ（画素片）の挿入がある場合のシフトレジスタ１１の記憶内容を示す。
【００１３】
ここでは例えば、１画素が４ビットの画像データで表され、シフトレジスタ１１は、１２ビット分の記憶容量を備えて、３画素分の画像データを記憶できるものとする。図１１に示す各ブロックは、シフトレジスタ１１における１ビット分の記憶領域を示し、各ブロックの右側の数字は内部アドレスを示す。
【００１４】
変換回路１０が、メモリ９から出力された濃度信号（濃度データ）に基づいて、各画素についての４ビットの画像データを生成し、シフトレジスタ１１へ供給する。画像データ（画素片）の挿入がない場合（図１１（Ａ））には、まず、１画素目の４ビットの画像データＤ０（３）〜Ｄ０（０）がアドレス１〜４の領域にそれぞれ挿入される。画像データＤ０（３）は１画素目の最上位ビットを、画像データＤ０（０）は１画素目の最下位ビットを表す。つぎに、２画素目の４ビットの画像データＤ１（３）〜Ｄ１（０）がアドレス５〜８の領域にそれぞれ挿入される。
【００１５】
一方、クロック信号に同期して、１画素目の４ビットの画像データＤ０（３）〜Ｄ０（０）がレーザ駆動回路１２へ出力される。そして、２画素目の４ビットの画像データＤ１（３）〜Ｄ１（０）がアドレス１〜４の領域にシフトされる。
【００１６】
つぎに、図１１（Ｂ）に示すように、２画素目の画像データＤ１（３）〜Ｄ１（０）の後に画像データ（画素片）を挿入する場合、アドレス５の領域に、アドレス４の領域に格納されている画像データＤ１（０）と同じ画像データＤ１（０）を格納する。その上で、３画素目の４ビットの画像データＤ２（３）〜Ｄ２（０）がアドレス６〜９の領域にそれぞれ挿入される。
【００１７】
その後、クロック信号に同期して、２画素目の４ビットの画像データＤ１（３）〜Ｄ１（０）がレーザ駆動回路１２へ出力される。そして、アドレス５〜９の領域に格納された画像データがアドレス１〜５の領域にシフトされる。
【００１８】
なお、画像データ（画素片）の抜取では、シフトレジスタ１１から１ビット分の画像データを抜き取る（削除する）ことが行われる。
【００１９】
このようにして、感光体上の主走査方向の部分倍率が一定に保たれ、画像品質の低下が防止される。
【００２０】
しかしながら、このような１ビット分の画像データ（画素片）の挿入を繰り返し行った場合、シフトレジスタ１１の空き容量が不足して、変換回路１０から送られた新たな画像データがシフトレジスタ１１に格納できなくなる可能性がある。そのため、シフトレジスタ１１において空き容量が不足する場合、変換回路１０は、所定の空き容量が発生するまで、メモリ９からの濃度データの読み出しを止める必要がある。また、１ビット分の画像データ（画素片）の抜取を繰り返し行った場合、シフトレジスタ１１からレーザ駆動回路１２へ供給すべき画像データがなくなってしまう可能性がある。このような場合、変換回路１０は、メモリ９から１画素分ではなく、２画素分の濃度データを同時に読み出し、２画素分のＰＷＭ点灯パターン（レーザ点灯パターン）をシフトレジスタ１１に供給する必要がある。
【００２１】
こうしたメモリ９からの濃度データの読み出し停止や、２画素分の濃度データの同時読み出しを行うためには、シフトレジスタ１１における格納状態を監視する監視部が必要となる。そして、この監視部で得られた監視結果（空き容量の不足、格納済み画像データの欠落）を、メモリ９からのデータ読み出しを制御する読出制御部（図示せず）へフィードバックして、濃度データの読み出し停止や、２画素分の濃度データの同時読み出しを行わせる。
【００２２】
ところで、監視部から読出制御部までの信号伝達経路に時間的な遅延がある場合、監視部は、監視結果がこの遅延時間の間に変化してしまう分を予測した上で通知する必要があり、こうした監視部の構成は複雑となってしまう。
【００２３】
また、監視部を一旦設計し、製造した後、仕様変更によって、監視部と読出制御部との間に、新たなモジュール（その他の画像処理などをおこなう制御部など）が加えられることがあると、上記の遅延時間も変化してしまう。そのため、監視部の再設計を行う必要が出てくる。
【００２４】
本発明はこのような問題点に鑑みてなされたものであって、監視部から読出制御部までの信号伝達経路における遅延時間とは無関係に、メモリからシフトレジスタへの濃度データの読み出し停止や、２画素分の濃度データの同時読み出しを行うことを可能にした光走査装置及び光走査方法を提供することを目的とする。
【課題を解決するための手段】
【００２５】
上記目的を達成するために、請求項１記載の発明によれば、光源の出力を制御して像担持体上に静電潜像を形成する光走査装置において、１画素分のデジタルデータに対応するクロック信号を発生するクロック生成手段と、入力された画像データを保持する画像データ保持手段と、前記クロック生成手段によって発生されたクロック信号に同期して、前記画像データ保持手段から少なくとも１画素分の画像データを読み出す画像読出手段と、前記画像読出手段によって読み出された少なくとも１画素分の画像データに基づいて、各画素の濃度を複数ビットのデジタルデータにそれぞれ変換する変換手段と、前記変換手段で得られたデジタルデータの少なくとも２画素分を格納し、前記クロック生成手段によって発生されたクロック信号に同期して、前記デジタルデータを１画素分ずつシフトするシフトレジスタと、前記シフトレジスタに対して１ビット分のデータを挿入、または前記シフトレジスタから１ビット分のデータを削除するデータ挿入削除手段と、前記シフトレジスタから出力された１画素分のデジタルデータを受け取り、該デジタルデータに基づいて前記光源を駆動する駆動手段と、前記シフトレジスタにおけるデータ格納状態を推測する推測手段と、前記推測手段によって推測されたデータ格納状態に応じて、前記画像読出手段による前記画像データ保持手段からの前記画像データの読み出しを制御する読出制御手段とを有することを特徴とする光走査装置が提供される。
【００２６】
また、請求項６記載の発明によれば、１画素分のデジタルデータに対応するクロック信号を発生するクロック生成手段と、入力された画像データを保持する画像データ保持手段と、少なくとも１画素分の画像データに基づいて変換された、各画素の濃度をそれぞれ示す複数ビットのデジタルデータの少なくとも２画素分を格納し、前記クロック生成手段によって発生されたクロック信号に同期して、前記デジタルデータを１画素分ずつシフトするシフトレジスタと、該シフトレジスタから出力された１画素分のデジタルデータを受け取り、該デジタルデータに基づいて光源を駆動する駆動手段とを備えた光走査装置に適用される光走査方法において、前記クロック生成手段によって発生されたクロック信号に同期して、前記画像データ保持手段から少なくとも１画素分の画像データを読み出す画像読出ステップと、前記画像読出ステップにおいて読み出された少なくとも１画素分の画像データに基づいて、各画素の濃度を複数ビットのデジタルデータにそれぞれ変換する変換ステップと、前記シフトレジスタに対して１ビット分のデータを挿入、または前記シフトレジスタから１ビット分のデータを削除するデータ挿入削除ステップと、前記シフトレジスタにおけるデータ格納状態を推測する推測ステップと、前記推測ステップにおいて推測されたデータ格納状態に応じて、前記画像読出ステップにおける前記画像データ保持手段からの前記画像データの読み出しを制御する読出制御ステップとを有することを特徴とする光走査方法が提供される。
【発明の効果】
【００２７】
本発明によれば、１画素分のデジタルデータに対応するクロック信号に同期して、画像データ保持手段から１画素分の画像データを読み出す。この読み出された１画素分の画像データに基づいて、対応する１画素の濃度を複数ビットのデジタルデータに変換する。また、該デジタルデータの少なくとも２画素分を格納し、前記クロック信号に同期して、前記デジタルデータを１画素分ずつシフトするシフトレジスタに対して１ビット分のデータを挿入、または前記シフトレジスタから１ビット分のデータを削除する。このシフトレジスタにおけるデータ格納状態を推測し、推測されたデータ格納状態に応じて、前記画像データ保持手段からの前記画像データの読み出しを制御する。
【００２８】
これにより、従来のような監視部から読出制御部までの信号伝達経路における遅延時間とは無関係に、画像データ保持手段からシフトレジスタへの画像データの読み出し停止や、２画素分の画像データの同時読み出しを行うことが可能となる。したがって、画像形成装置のレーザ駆動装置の構成を簡略化することができる。また、従来のような監視部を備える必要がないので、信号伝達経路における遅延時間に関連する従来の問題も発生しない。
【発明を実施するための最良の形態】
【００２９】
以下、本発明を実施するための最良の形態について、図面を参照して説明する。
【００３０】
図１は、本発明の一実施の形態に係る画像形成装置の構成を示す断面図である。
【００３１】
図１において、原稿給紙装置３０１の上に積載された原稿は、１枚ずつ順次原稿台ガラス３０２面上に搬送される。原稿が搬送されると、スキャナユニット３０４内のランプ３０３が点灯して原稿を照射するとともに、スキャナユニット３０４が副走査方向に移動する。原稿からの反射光は、ミラー３０５，３０６，３０７を介してレンズ３０８を通過し、イメージセンサ部３０９に入力されて画像信号に変換される。イメージセンサ部３０９で得られた画像信号は、一旦、図示しない画像メモリに記憶され、再び読み出されて露光部３１０に入力される。
【００３２】
露光部３１０は、入力された画像信号に応じたレーザ光を発生し、このレーザ光を感光体３１１上に照射する。これによって感光体３１１上に潜像が作られ、この潜像が、現像器３１３によって現像されて感光体３１１上にトナー像が作られる。こうした潜像やトナー像の作成タイミングと同期して、転写部材積載部３１４または３１５から転写部材が搬送され、転写部３１６において、感光体３１１上のトナー像が転写部材上に転写される。転写部材上に転写されたトナー像は、定着部３１７にて転写部材に定着され、その後、この転写部材が排紙部３１８より装置外部に排出される。
【００３３】
転写後の感光体３１１の表面はクリーナ３２５によって清掃され、補助帯電器３２６において除電されて良好な帯電を得られるようにされる。その後、感光体３１１上の残留電荷が前露光ランプ３２７で消去され、そして、感光体３１１の表面が１次帯電器３２８で帯電される。
【００３４】
こうした工程を繰り返すことで、複数枚の転写部材に対する画像形成が行われる。
【００３５】
図２は、図１に示す露光部３１０の構成を示す図である。
【００３６】
図２において、４０１はレーザ駆動装置であり、４００は半導体レーザチップである（詳しくは図３を参照して後述）。半導体レーザチップ４００の内部には、レーザ光を発生するレーザダイオードと、発生されたレーザ光の一部を検出するＰＤセンサとが設けられる。このレーザダイオードでは、ＰＤセンサからの検出信号を用いて、発生するレーザ光の強度を一定に保持するＡＰＣ（Auto Power Control）制御が行われる。
【００３７】
半導体レーザチップ４００から発生されたレーザビームは、コリメータレンズ４０５及び絞り４０２によって、所定のビーム径を持ったほぼ平行な光にされ、回転多面鏡４０３に入射される。回転多面鏡４０３は、矢印４０３ａの方向に等角速度の回転を行っており、この回転に伴って、入射したレーザビームが連続的に角度を変える偏向ビームとなって反射される。偏向ビームとなった光は、ｆ−θレンズ４０４により集光作用を受ける。同時に、ｆ−θレンズ４０４は、走査の時間的な直線性を保証するような歪曲収差の補正を行う。これによって、偏向光ビームは、感光体３１１上に矢印３１１ａの方向に等速で走査される。なお、ここで使用するｆ−θレンズ４０４は、汎用の比較的精度が低く、安価なものでよい。
【００３８】
３０６は、回転多面鏡４０３からの反射光を検出するビームディテクトセンサ（以下「ＢＤセンサ」という）であり、ＢＤセンサ３０６からの検出信号は、回転多面鏡４０３の回転と感光体３１１上への主走査方向の潜像形成との同期をとるための同期信号として用いられる。
【００３９】
なお、上記の画像形成装置ではレーザ駆動装置４０１や感光体３１１を各１つ備える構成となっているが、本発明は、複数のレーザ駆動装置や感光体を備える構成の画像形成装置に対しても適用されるものである。
【００４０】
図３は、図２に示すレーザ駆動装置４０１の内部構成を示す回路図である。
【００４１】
レーザ駆動装置４０１は、１つのレーザダイオード４００Ａと１つのＰＤセンサ４００Ｂとから成る半導体レーザチップ４００で構成される。またレーザ駆動装置４０１には、バイアス電流源５０１およびパルス電流源５０２が設けられる。そして、レーザ光の一部を検出するＰＤセンサ４００Ｂからの検出信号を用いてバイアス電流源５０１に帰還をかけ、レーザダイオード４００Ａに流れるバイアス電流量のＡＰＣ制御を行うようにしている。これによって、レーザダイオード４００Ａの発光特性が改善される。
【００４２】
すなわち、シーケンスコントローラ５０７からフル点灯信号ＦＵＬＬがＯＲ論理素子５００に出力されると、ＯＲ論理素子５００がＯＮ信号をスイッチ５０９へ出力する。これにより、バイアス電流源５０１とパルス電流源５０２とからの電流の和がレーザダイオード４００Ａへ流れる。これによってレーザダイオード４００Ａから出力されたレーザ光がＰＤセンサ４００Ｂによって検出され、その検出信号が電流電圧変換器５０４に入力されて電圧信号に変換される。この電圧信号が増幅器５０５で増幅され、ＡＰＣ回路５０６に入力される。ＡＰＣ回路５０６は、増幅された電圧信号に基づいて、レーザダイオード４００Ａから出力されるレーザ光の強度が一定になるような制御信号ＶＡＰＣを生成し、バイアス電流源５０１に出力する。
【００４３】
一般に、レーザダイオードは温度特性を持っており、温度が高くなるほど一定の光量を得るために必要な電流量が増加する。また、レーザダイオードは自己発熱するため、一定の電流を供給し続けるだけでは一定の光量を得ることができない。そこで、レーザ駆動装置４０１では、主走査方向の１走査毎に前述したＡＰＣ制御を行い、走査毎の発光特性が一定になるように、レーザダイオード４００Ａに流すべき電流量を制御している。
【００４４】
このようにＡＰＣ制御された電流がスイッチ５０９に送られ、該スイッチ５０９は、画像データＤＡＴＡに基づいて変調されて変調部５０８から出力されるＰＷＭ信号によってオン／オフされる。なお、変調部５０８に対して画像データＤＡＴＡが入力されている期間には、シーケンスコントローラ５０７からＯＲ論理素子５００にフル点灯信号ＦＵＬＬは出力されない。
【００４５】
これにより、レーザダイオード４００Ａから発生するレーザ光は、画像データに応じてオン／オフされることになり、これが感光体３１１上に照射走査されて、感光体３１１上に潜像が形成される。
【００４６】
図４は、図３に示す変調部５０８の内部構成を示すブロック図である。
【００４７】
図４において、６００はタイミング発生部であり、ＢＤセンサ４００Ｂから出力されたＢＤ信号を受け取って、該ＢＤ信号に応じたタイミング信号を発生する。６０１はレーザ駆動部であり、６０２はクロック生成部であり、この２つはタイミング発生部６００から出力されるタイミング信号に同期して動作する。レーザ駆動部６０１は、画素片挿入・削除実行部６０５からの出力信号に基づき、レーザダイオード４００Ａを駆動するためのＰＷＭ信号を生成する。また、クロック生成部６０２は、メモリ６０３、メモリリード制御部６０６、変換部６０４、画素片挿入・削除実行部６０５、画素片挿入・削除制御部６０７にクロックを出力する。なお、タイミング発生部６００、レーザ駆動部６０１、クロック生成部６０２は、高周波クロックを基準に動作する。
【００４８】
６０３はメモリであり、イメージセンサ部３０９（図１）から送られた画像データＤＡＴＡ（濃度データ）を受信し格納する。クロック生成部６０２からのクロックに同期して動作するメモリリード制御部６０６は、画素片挿入・削除制御部６０７から送られた画像要求信号を受信すると、メモリ６０３から少なくとも１画素分の画像データを読み出す。通常、後述するように、１画素分の画像データを読み出し、画素片挿入・削除実行部６０５に格納されたデータ（ＰＷＭ点灯パターン信号）が１画素分よりも少なくなると、２画素分の画像データを読み出す。また、画素片挿入・削除実行部６０５における空き領域が１画素分よりも少なくなると、画像データの読み出しを停止する。
【００４９】
６０４は変換部であり、メモリリード制御部６０６によってメモリ６０３から読み出された少なくとも１画素分の画像データを、レーザ駆動部６０１から出力されるＰＷＭ信号の基になるＰＷＭ点灯パターン信号に画素ごとに変換する。
【００５０】
画素片挿入・削除実行部６０５はシフトレジスタを含み、変換部６０４より出力された少なくとも１画素分のＰＷＭ点灯パターン信号が画素ごとに順次書き込まれ、これらが、クロック生成部６０２からのクロックに同期して１画素分ずつシフトされる。なお、画素片挿入・削除実行部６０５には画素片挿入・削除制御部６０７からの挿入信号または削除信号が入力される。画素片挿入・削除実行部６０５は、入力された挿入信号または削除信号に基づいて、画素片（シフトレジスタの最小単位記憶容量（１ビット分）に相当するデータ）の挿入または削除となるようなシフト動作を行う。このシフト動作の詳細は後に記述する。
【００５１】
図５は、図４に示す変調部５０８の各部における信号形態を示すタイミングチャートである。図５では特に、タイミング発生部６００、レーザ駆動部６０１、クロック生成部６０２の各入出力信号の形態を示す。
【００５２】
図５（Ａ）に示す高周波クロックの周期は、１画素分の画像データの発生周期の１／８とする。すなわち、１画素分の画像データを８分割する構成とする。この高周波クロックの周波数が画像形成装置における出力画像の分解能を決定する。
【００５３】
タイミング発生部６００は、ＢＤ信号（図５（Ｂ））の立下りエッジを検知し、この検知に基づき、高周波クロックの８倍の周期を持つタイミング信号Ｔ０〜Ｔ７（図５（Ｃ））を発生する。まずタイミング信号Ｔ０が、高周波クロックの第１周期の間、高レベルとなり、高周波クロックの第２〜８周期の間、低レベルとなる。つぎにタイミング信号Ｔ１が、高周波クロックの第２周期の間、高レベルとなり、高周波クロックの第３〜９周期の間、低レベルとなる。同様にして順次、タイミング信号Ｔ２〜Ｔ７が生成される。そして、ＢＤ信号が入力されタイミングで、このタイミング信号Ｔ０〜Ｔ７が生成され、次のＢＤ信号が入力されるまで繰り返される。
【００５４】
レーザ駆動部６０１では、このタイミング信号Ｔ０〜Ｔ７と画素片挿入・削除実行部６０５から出力されたＰＷＭ点灯パターンとに応じてＰＷＭ信号を出力する。
【００５５】
クロック生成部６０２では、タイミング信号Ｔ０〜Ｔ７に応じて、１画素分の画像データの発生周期に相当するクロック（以下「画像クロック」という）を出力する。すなわち、クロック生成部６０２は、タイミング信号Ｔ０の立ち上がりエッジで立ち上がり、タイミング信号Ｔ４の立ち上がりエッジで立ち下がる画像クロック（図５（Ｄ））を生成する。
【００５６】
図６は、図４に示す変換部６０４における入出力信号の信号形態を示すタイミングチャートである。
【００５７】
変換部６０４は、画像クロック（図６（Ａ））に同期して、メモリリード制御部６０６がメモリ６０３から読み出した３ビットの画像データ（図６（Ｂ））を、８ビットのＰＷＭ点灯パターン信号（図６（Ｃ））に変換し、画素片挿入・削除実行部６０５に出力する。
【００５８】
変換部６０４は、端部成長、中央成長、ＬＯＧ変換のうちのいずれの方式の変換テーブルを内蔵しており、該変換テーブルを用いて、入力される３ビットの濃度データを８ビットのＰＷＭパターンとして変換し出力する。なお、変換テーブルの設定は、他の方式の設定であってもよい。また、変換テーブルは、変換部６０４以外の部分が持つ構成であってもよい。
【００５９】
図７は、変換部６０４および画素片挿入・削除実行部６０５の動作を示すブロック図である。
【００６０】
メモリ６０３からメモリリード制御部６０６が読み出してきた３ビットの画像データ（濃度データ）が、変換部６０４で８ビットのＰＷＭ点灯パターン信号に変換され、画素片挿入・削除実行部６０５に入力される。この画素片挿入・削除実行部６０５は、少なくとも２画素分のＰＷＭ点灯パターン信号を蓄積できる記憶容量をもつシフトレジスタで構成されている。画素片挿入・削除実行部６０５は、クロック生成部６０２から出力されるクロック信号に同期して１画素分相当のデータずつシフトを行う。もっとも古い８ビットのＰＷＭ点灯パターンをレーザ駆動部６０１に出力する。
【００６１】
図８は、画素片挿入・削除実行部６０５内のシフトレジスタの記憶内容を示す図である。（Ａ）〜（Ｈ）は、シフトレジスタに対するＰＷＭ点灯パターン信号の入力とシフトレジスタにおけるデータのシフトを示している。
【００６２】
なおここでは説明の便宜上、上記の実施の形態と異なり、１画素が４ビットのＰＷＭ点灯パターン信号で表され、シフトレジスタが、１２ビット分の記憶容量を備えて、３画素分のＰＷＭ点灯パターン信号を記憶できるものとする。図８に示す各ブロックは、シフトレジスタにおける１ビット分の記憶領域を示し、各ブロックの右側の数字は記憶領域のアドレスを示す。
【００６３】
まず、画素片挿入・削除制御部６０７がメモリリード制御部６０６に対して、画像要求信号を送信する。これによって、メモリリード制御部６０６が、メモリ６０３から各画素の濃度信号（濃度データ）を読み出し、変換部６０４へ送信する。変換部６０４は、受信した濃度信号（濃度データ）に基づいて、各画素についての４ビットのＰＷＭ点灯パターン信号（レーザ点灯パターン）を生成し、画素片挿入・削除実行部６０５へ供給する。
【００６４】
図８（Ａ）に示すように、画素片（シフトレジスタの１ビット分に相当するデータ）の挿入が行われない場合には、まず、１画素目の４ビットのＰＷＭ点灯パターン信号Ｄ１（３）〜Ｄ１（０）がシフトレジスタのアドレス１〜４の領域にそれぞれ挿入される。画像データＤ１（３）は１画素目のＰＷＭ点灯パターン信号の最上位ビットを、画像データＤ１（０）は最下位ビットを表す。つぎに、２画素目の４ビットのＰＷＭ点灯パターン信号Ｄ２（３）〜Ｄ２（０）がアドレス５〜８の領域にそれぞれ挿入される。
【００６５】
ここで、クロック生成部６０２で生成された画像クロックに同期して、シフトレジスタのアドレス１〜４の領域のデータ（ＰＷＭ点灯パターン信号Ｄ１（３）〜Ｄ１（０））がレーザ駆動部６０１へ出力される。そして、シフトレジスタのアドレス５〜８の領域のデータ（ＰＷＭ点灯パターン信号Ｄ２（３）〜Ｄ２（０））がシフトレジスタのアドレス１〜４の領域にシフトされる。
【００６６】
つぎに、画素片挿入・削除実行部６０５に画素片挿入・削除制御部６０７から挿入信号が入力されると、図８（Ｂ）に示すように、画素片の挿入が行われる。すなわち、シフトレジスタのアドレス５の領域に、アドレス４の領域のデータ（ＰＷＭ点灯パターン信号Ｄ２（０））と同一のデータが格納される。その上で、３画素目の４ビットのＰＷＭ点灯パターン信号Ｄ３（３）〜Ｄ３（０）がシフトレジスタのアドレス６〜９の領域にそれぞれ挿入される。
【００６７】
その後、画像クロックに同期して、シフトレジスタのアドレス１〜４の領域のデータ（ＰＷＭ点灯パターン信号Ｄ２（３）〜Ｄ２（０））がレーザ駆動部６０１へ出力される。そして、シフトレジスタのアドレス５〜９の領域のデータ（ＰＷＭ点灯パターン信号Ｄ２（０）、Ｄ３（３）〜Ｄ３（０））がシフトレジスタのアドレス１〜５の領域にシフトされる。
【００６８】
つぎに、図８（Ｃ）に示すように、画素片の挿入が行われない場合には、４画素目の４ビットのＰＷＭ点灯パターン信号Ｄ４（３）〜Ｄ４（０）がシフトレジスタのアドレス６〜９の領域にそれぞれ挿入される。
【００６９】
ここで、画像クロックに同期して、シフトレジスタのアドレス１〜４の領域のデータ（ＰＷＭ点灯パターン信号Ｄ２（０）、Ｄ３（３）〜Ｄ３（１））がレーザ駆動部６０１へ出力される。そして、シフトレジスタのアドレス５〜９の領域のデータ（ＰＷＭ点灯パターン信号Ｄ３（０）、Ｄ４（３）〜Ｄ４（０））がシフトレジスタのアドレス１〜５の領域にシフトされる。
【００７０】
つぎに、画素片挿入・削除実行部６０５に画素片挿入・削除制御部６０７から挿入信号が入力されると、図８（Ｄ）に示すように、新たな画素片の挿入が行われる。すなわち、シフトレジスタのアドレス６の領域に、アドレス５の領域のデータ（ＰＷＭ点灯パターン信号Ｄ４（０））と同一のデータが格納される。その上で、５画素目の４ビットのＰＷＭ点灯パターン信号Ｄ５（３）〜Ｄ５（０）がシフトレジスタのアドレス７〜１０の領域にそれぞれ挿入される。
【００７１】
その後、画像クロックに同期して、シフトレジスタのアドレス１〜４の領域のデータ（ＰＷＭ点灯パターン信号Ｄ３（０）、Ｄ４（３）〜Ｄ１（１））がレーザ駆動部６０１へ出力される。そして、シフトレジスタのアドレス５〜１０の領域のデータ（ＰＷＭ点灯パターン信号Ｄ４（０）、Ｄ４（０）、Ｄ５（３）〜Ｄ５（０））がシフトレジスタのアドレス１〜６の領域にシフトされる。
【００７２】
つぎに、図８（Ｅ）に示すように、画素片の挿入が行われない場合には、６画素目の４ビットのＰＷＭ点灯パターン信号Ｄ６（３）〜Ｄ６（０）がシフトレジスタのアドレス７〜１０の領域にそれぞれ挿入される。
【００７３】
ここで、画像クロックに同期して、シフトレジスタのアドレス１〜４の領域のデータ（ＰＷＭ点灯パターン信号Ｄ４（０）、Ｄ４（０）、Ｄ５（３）、Ｄ５（２））がレーザ駆動部６０１へ出力される。そして、シフトレジスタのアドレス５〜１０の領域のデータ（ＰＷＭ点灯パターン信号Ｄ５（１）、Ｄ５（０）、Ｄ６（３）〜Ｄ６（０））がシフトレジスタのアドレス１〜６の領域にシフトされる。
【００７４】
つぎに、画素片挿入・削除実行部６０５に画素片挿入・削除制御部６０７から挿入信号が入力されると、図８（Ｆ）に示すように、新たな画素片の挿入が行われる。すなわち、シフトレジスタのアドレス７の領域に、アドレス６の領域のデータ（ＰＷＭ点灯パターン信号Ｄ６（０））と同一のデータが格納される。その上で、７画素目の４ビットのＰＷＭ点灯パターン信号Ｄ７（３）〜Ｄ７（０）がシフトレジスタのアドレス８〜１１の領域にそれぞれ挿入される。
【００７５】
その後、画像クロックに同期して、シフトレジスタのアドレス１〜４の領域のデータ（ＰＷＭ点灯パターン信号Ｄ５（１）、Ｄ５（０）、Ｄ６（３）、Ｄ６（２））がレーザ駆動部６０１へ出力される。そして、シフトレジスタのアドレス５〜１１の領域のデータ（ＰＷＭ点灯パターン信号Ｄ６（１）、Ｄ６（０）、Ｄ６（０）、Ｄ７（３）〜Ｄ７（０））がシフトレジスタのアドレス１〜７の領域にシフトされる。
【００７６】
つぎに、図８（Ｇ）に示すように、画素片の挿入が行われない場合には、８画素目の４ビットのＰＷＭ点灯パターン信号Ｄ８（３）〜Ｄ８（０）がシフトレジスタのアドレス８〜１１の領域にそれぞれ挿入される。
【００７７】
ここで、画像クロックに同期して、シフトレジスタのアドレス１〜４の領域のデータ（ＰＷＭ点灯パターン信号Ｄ６（１）、Ｄ６（０）、Ｄ６（０）、Ｄ７（３））がレーザ駆動部６０１へ出力される。そして、シフトレジスタのアドレス５〜１１の領域のデータ（ＰＷＭ点灯パターン信号Ｄ７（２）〜Ｄ７（０）、Ｄ８（３）〜Ｄ８（０））がシフトレジスタのアドレス１〜７の領域にシフトされる。
【００７８】
つぎに、画素片挿入・削除実行部６０５に画素片挿入・削除制御部６０７から挿入信号が入力されると、図８（Ｈ）に示すように、新たな画素片の挿入が行われる。すなわち、シフトレジスタのアドレス８の領域に、アドレス７の領域のデータ（ＰＷＭ点灯パターン信号Ｄ８（０））と同一のデータが格納される。その上で、９画素目の４ビットのＰＷＭ点灯パターン信号Ｄ９（３）〜Ｄ９（０）がシフトレジスタのアドレス９〜１２の領域にそれぞれ挿入される。
【００７９】
その後、画像クロックに同期して、シフトレジスタのアドレス１〜４の領域のデータ（ＰＷＭ点灯パターン信号Ｄ７（２）〜Ｄ７（０）、Ｄ８（３））がレーザ駆動部６０１へ出力される。そして、シフトレジスタのアドレス５〜１２の領域のデータ（ＰＷＭ点灯パターン信号Ｄ８（２）〜Ｄ８（０）、Ｄ８（０）、Ｄ９（３）〜Ｄ９（０））がシフトレジスタのアドレス１〜８の領域にシフトされる。
【００８０】
ここで、画素片挿入・削除実行部６０５に画素片挿入・削除制御部６０７から挿入信号が入力されると、図示を省略するが、シフトレジスタのアドレス９の領域に、アドレス８の領域のデータ（ＰＷＭ点灯パターン信号Ｄ９（０））と同一のデータが格納される。そのため、シフトレジスタの空き領域は、アドレス１０〜１２の３領域のみとなり、１０画素目の４ビットのＰＷＭ点灯パターン信号Ｄ１０（３）〜Ｄ１０（０）をシフトレジスタに格納することができない。
【００８１】
この場合、画素片挿入・削除制御部６０７は、メモリリード制御部６０６に対して、画像要求信号の送信を停止し、メモリリード制御部６０６によるメモリ６０３からの濃度信号の読み出しを停止させる。
【００８２】
図９は、画素片挿入・削除制御部６０７の内部構成を示すブロック図である。
【００８３】
画素片挿入・削除制御部６０７では、画素片挿入・削除実行部６０５内部のシフトレジスタにおける１２個の記憶領域の使用状況（データ埋まり状況および空き状況）と仮想的に同様の状況を示す仮想バッファを想定する。そして、仮想バッファカウンタ１１００が、該仮想バッファにおけるデータの埋まっている領域の数またはデータの埋まっていない空き領域の数をカウントする。挿入・削除信号制御部１１０２は、画素片挿入時または画素片削除時に、挿入開始信号または削除開始信号を仮想バッファカウンタ１１００へ出力する。仮想バッファカウンタ１１００は、挿入・削除信号制御部１１０２から挿入開始信号または削除開始信号を受けると、仮想バッファにおけるデータの埋まっていない空き領域の数またはデータの埋まっている領域の数をカウントする。比較部１１０１は、仮想バッファカウンタ１１００でのカウント値と所定値とを比較する。この所定値は、画素片挿入の場合、画素片挿入・削除実行部６０５内部のシフトレジスタが新たなＰＷＭ点灯パターン信号を格納するために必要となるシフトレジスタの空き領域の最小限度数である。また、この所定値は、画素片削除の場合、画素片挿入・削除実行部６０５からレーザ駆動部６０１へＰＷＭ点灯パターン信号を供給できるために、シフトレジスタに格納されていなければならないＰＷＭ点灯パターン信号のビット最小限度数である。
【００８４】
例えば画素片挿入の場合、仮想バッファカウンタ１１００が、挿入・削除信号制御部１１０２から挿入開始信号を受けると、仮想バッファにおけるデータの埋まっていない空き領域の数をカウントする。比較部１１０１は、仮想バッファカウンタ１１００でのカウント値（空き領域の数）と所定値（図８に示す例では４）とを比較する。そして、カウント値が所定値よりも小さければ、比較部１１０１は、メモリリード制御部６０６に対して、画像要求信号の送信を停止し、メモリリード制御部６０６によるメモリ６０３からの濃度信号の読み出しを停止させる。一方、カウント値が所定値以上であれば、比較部１１０１は、メモリリード制御部６０６に対して、画像要求信号の送信を継続させ、メモリリード制御部６０６によるメモリ６０３からの濃度信号の読み出しを継続させる。
【００８５】
また、画素片削除の場合、仮想バッファカウンタ１１００が、挿入・削除信号制御部１１０２から削除開始信号を受けると、仮想バッファにおけるデータの埋まっている領域の数をカウントする。比較部１１０１は、仮想バッファカウンタ１１００でのカウント値（データの埋まっている領域の数）と所定値（図８に示す例では４）とを比較する。そして、カウント値が所定値以下であれば、比較部１１０１は、メモリリード制御部６０６に対して、２画素分の濃度信号を読み出す画像要求信号を送信し、メモリリード制御部６０６によるメモリ６０３からの２画素分の濃度信号の同時読み出しを行わせる。一方、カウント値が所定値よりも大きければ、比較部１１０１は、メモリリード制御部６０６に対して、画像要求信号の送信を継続させ、メモリリード制御部６０６によるメモリ６０３からの濃度信号の読み出しを継続させる。
【００８６】
以上のようにして、本実施の形態では、シフトレジスタのデータ格納状態を示す情報を、シフトレジスタを内蔵する画素片挿入・削除実行部６０５からメモリリード制御部６０６へフィードバックする必要がない。これにより、従来のような監視部を備える必要がなくなり、その結果、監視部から読出制御部までの信号伝達経路における時間的な遅延に伴う問題が解決し、レーザ駆動装置４０１の構成を簡略化することができる。
【００８７】
また、従来のように、監視部を一旦設計し、製造した後、仕様変更によって、監視部と読出制御部との間に、新たなモジュールが加えられることがあると、上記の遅延時間も変化してしまい、監視部の再設計を行う必要が出てくる。これに対して、本実施の形態では、従来のような監視部を備える必要がないので、こうした従来の問題も発生しない。
【００８８】
また、本実施の形態では、画素片挿入・削除実行部６０５においてＰＷＭ点灯パターンに画素片を挿入したり、ＰＷＭ点灯パターンから画素片を削除したりする。これにより、感光体３１１上での主走査方向における走査スピードの均一化が図られる。また、複数のレーザ駆動装置や感光体を備える構成の画像形成装置においても、副走査方向に並ぶ複数のレーザと感光体との間の各光路長（スキャン長）を互いに等しくすることができる。
【００８９】
〔他の実施の形態〕
なお、上記の実施の形態において、変調部５０８を、ＣＰＵ，ＲＡＭ，ＲＯＭ等を備える情報処理装置で構成してもよい。
【００９０】
また、本発明の目的は、以下の処理を実行することによって達成される。即ち、上述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）が記憶媒体に格納されたプログラムコードを読み出す処理である。
【００９１】
この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施の形態の機能を実現することになり、そのプログラムコード及び該プログラムコードを記憶した記憶媒体は本発明を構成することになる。
【００９２】
また、プログラムコードを供給するための記憶媒体としては、次のものを用いることができる。例えば、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ、磁気テープ、不揮発性のメモリカード、ＲＯＭ等である。または、プログラムコードをネットワークを介してダウンロードしてもよい。
【００９３】
また、コンピュータが読み出したプログラムコードを実行することにより、上記実施の形態の機能が実現される場合も本発明に含まれる。加えて、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれる。
【００９４】
更に、前述した実施形態の機能が以下の処理によって実現される場合も本発明に含まれる。即ち、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれる。その後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵ等が実際の処理の一部または全部を行う場合である。
【図面の簡単な説明】
【００９５】
【図１】本発明の一実施の形態に係る画像形成装置の構成を示す断面図である。
【図２】図１に示す露光部の構成を示す図である。
【図３】図２に示すレーザ駆動装置の内部構成を示す回路図である。
【図４】図３に示す変調部の内部構成を示すブロック図である。
【図５】図４に示す変調部の各部における信号形態を示すタイミングチャートである。
【図６】図４に示す変換部における入出力信号の信号形態を示すタイミングチャートである。
【図７】変換部および画素片挿入・削除実行部の動作を示すブロック図である。
【図８】画素片挿入・削除実行部内のシフトレジスタの記憶内容を示す図である。
【図９】画素片挿入・削除制御部の内部構成を示すブロック図である。
【図１０】特許文献１に示される従来の画像形成装置における画像データ（画素片）挿抜を実行する部分の構成を示す図である。
【図１１】シフトレジスタの記憶内容を示す図である。
【符号の説明】
【００９６】
３１０  露光制御部
３１１  感光体
４００  半導体レーザチップ（光源）
４００Ａ  レーザダイオード
４０１  レーザ駆動装置
４０３  回転多面鏡
４０４  ｆ−θレンズ
５０６  ＡＰＣ回路
５０７  シーケンスコントローラ
５０８  変調部
６００  タイミング発生部
６０１  レーザ駆動部（レーザ駆動手段）
６０２  クロック生成部（クロック生成手段）
６０３  メモリ（画像データ保持手段）
６０４  変換部（変換手段）
６０５  画素片挿入・削除実行部（シフトレジスタ）
６０６  メモリリード制御部（画像読出手段）
６０７  画素片挿入・削除制御部（データ挿入削除手段、推測手段、読出制御手段）
１１００  仮想バッファカウンタ
１１０１  比較部
１１０２  挿入・削除信号制御部
【図１】
2008149471.tif 000003
【図２】
2008149471.tif 000004
【図３】
2008149471.tif 000005
【図４】
2008149471.tif 000006
【図５】
2008149471.tif 000007
【図６】
2008149471.tif 000008
【図７】
2008149471.tif 000009
【図８】
2008149471.tif 000010
【図９】
2008149471.tif 000011
【図１０】
2008149471.tif 000012
【図１１】
2008149471.tif 000013