(57)【要約】【課題】ディスプレイ素子に駆動信号を提供するシステムを提供する。【解決手段】ディスプレイ素子に駆動信号を提供するシステムは、信号駆動回路からなり、信号駆動回路は、直列され、スタートパルスとクロック信号に従って、X＋１出力パルスを順に生成するX+１シフトレジスタと、X+１シフトレジスタに結合され、前記X+１出力パルスとYイネーブル信号に従って、Z駆動信号を順に生成するロジックユニットと、からなり、Y、X、及び、Zは整数で、Y＞１、 X＞０、及び、Z≧Xである。【選択図】図１
2008268926.tif 000002
【特許請求の範囲】
【請求項１】
信号駆動回路を含むディスプレイ素子に駆動信号を提供するシステムであって、
前記信号駆動回路は、
直列され、スタートパルスとクロック信号に従って、X＋１出力パルスを順に生成するX+１シフトレジスタと、
前記X+１シフトレジスタに結合され、前記X+１出力パルスとYイネーブル信号に従って、Z駆動信号を順に生成するロジックユニット
を含み、前記Y、X、及び、Zは整数で、Y＞１、 X ＞０、 及び、Z≧Xであることを特徴とするシステム。
【請求項２】
Z=X+Yであることを特徴とする請求項１に記載のシステム。
【請求項３】
前記ロジックユニットは、X×Y  NANDゲートを含み、前記X×Y  NANDゲートは、前記Yイネーブル信号の一つに結合される第一入力端と、第二入力端と、前記シフトレジスタからの二つの対応する出力パルスに結合される第三入力端を含むことを特徴とする請求項２に記載のシステム。
【請求項４】
信号駆動回路を含む画像表示システムであって、
前記信号駆動回路は、
スタートパルスとクロック信号に従って、第一出力パルスを生成する第一シフトレジスタと、
前記第一出力パルスと前記クロック信号に従って、第二出力パルスを生成する第二シフトレジスタと、
前記第一出力パルス、前記第二出力パルス、及び、第一イネーブル信号に従って、第一駆動信号を生成する第一ロジックゲートと、
前記第一出力パルス、前記第二出力パルス、及び、第二イネーブル信号に従って、第二駆動信号を生成する第二ロジックゲート
を含むことを特徴とするシステム。
【請求項５】
前記信号駆動回路は、更に、
前記第二出力パルスと前記クロック信号に従って、第三出力パルスを生成する第三シフトレジスタと、
前記第二出力パルスと、前記第三出力パルスと、前記第一イネーブル信号に従って、第三駆動信号を生成する第三ロジックゲートと、
前記第二出力パルス、前記第三出力パルス、及び、前記第二イネーブル信号に従って、第四駆動信号を生成する第四ロジックゲート
を含む特徴とする請求項４に記載のシステム。
【請求項６】
前記信号駆動回路は、更に、
前記第三出力パルスと前記クロック信号に従って、第四出力パルスを生成する第四シフトレジスタと、
前記第三出力パルス、前記第四出力パルス、及び、前記第一イネーブル信号に従って、第五駆動信号を生成する第五ロジックゲートと、
前記第三出力パルス、前記第四出力パルス、及び、前記第二イネーブル信号に従って、第六駆動信号を生成する第六ロジックゲート、
を含むことを特徴とする請求項５に記載のシステム。
【請求項７】
前記第一、第二、第三、第四、第五、及び、第六ロジックゲートは、ORゲートを含むことを特徴とする請求項６に記載のシステム。
【請求項８】
画像表示システムの駆動方法であって、
スタートパルスとクロック信号に従って、第一、第二、及び、第三出力パルスを順に生成する工程と、
前記第一、第二出力パルス、及び、第一イネーブル信号に従って、第一駆動駆動信号を生成する工程と、
前記第一、第二出力パルス、及び、第二イネーブル信号に従って、第二駆動信号を生成する工程と、
からなることを特徴とする画像表示システムの駆動方法。
【請求項９】
更に、
前記第二、第三出力パルス、及び、前記第一イネーブル信号に従って、第三駆動信号を生成する工程と、
前記第二、第三出力パルス、及び、前記第二イネーブル信号に従って、第四駆動信号を生成する工程、
を含み、前記第一〜第四駆動信号は順に生成されることを特徴とする請求項８に記載の方法。
【請求項１０】
更に、前記第一、第二出力パルス、及び、第三イネーブル信号に従って、第三駆動信号を生成する工程を含み、からなり、前記第一〜第三駆動信号は順に生成されることを特徴とする請求項９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パネルディスプレイに関するものであって、特に、画像表示システムに関するものである。
【背景技術】
【０００２】
液晶ディスプレイ（LCD）は、計算機、時計、カラーテレビ、コンピュータ用モニター、及び、その他の電子装置を含む様々なアプリケーションに用いられている。アクティブマトリクスLCDは、よく知られたLCDである。公知のアクティブマトリクスLCDにおいて、各画素素子（或いは、画素）は、薄膜トランジスタ（TFT）、及び、一つ、或いは、それ以上のキャパシタを含む。画素は複数の列と行を有するアレイに配列および配線される。
【０００３】
特定の画素にアドレスするために、適当な列がオンになり（つまり、電圧が充電される）、電圧が適正な行に送られる。行が交差する他の列はオフになるので、特定の画素のTFTとキャパシタだけが充電を受ける。供給電圧に応えて、画素のセル内の液晶はその回転と傾斜角を変化させ、よって、光量は吸収されるか、或いは、通過する。この工程は、その後、一列ずつ繰り返される。例えば、ゲートドライバは、順に、画素の列をスキャンし、データドライバは、データ電圧を画素の行に提供するために必要である。
【０００４】
AMLCDの解像度が増加するにつれて、画素アレイ中のドットピッチが減少し、ゲートドライバ中の更に多くのシフトレジスタが、スキャン信号を生成するのに必要である。しかし、公知の配列において、高い解像度のAMLCDは、ゲートドライバ中で、横のレイアウト領域が制限されてしまう。よって、AMLCDの解像度が増加するとき、シフトレジスタにより生じるワイヤールーティングのレイアウトの困難度が増加する。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述の問題を改善するため、本発明は、画像表示システムとその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の具体例による画像表示システムは、信号駆動回路からなり、信号駆動回路は、直列され、スタートパルスとクロック信号に従って、X＋１出力パルスを順に生成するX+１シフトレジスタと、X+１シフトレジスタに結合され、X+１出力パルスとYイネーブル信号に従って、Z駆動信号を順に生成するロジックユニットと、からなり、Y、X、及び、Zは整数で、Y＞１、 X＞０、 及び、Z≧Xである。
【０００７】
本発明の画像表示システムのもう一つの具体例において、本システムは、スタートパルスとクロックに従って、N＋１出力パルスを順に生成するN+１シフトレジスタと、シフトレジスタからの出力パルス、及び、第一、第二イネーブル信号に従って、駆動信号を生成する２Nロジックゲートと、からなる。例えば、第一ロジックゲートは、第一出力パルス、第二出力パルス、及び、第一イネーブル信号に従って、第一駆動信号を生成し、第二ロジックゲートは、第一出力パルス、第二出力パルス、及び、第二イネーブル信号に従って、第二駆動信号を生成する。第三ロジックゲートは、第二出力パルス、第三出力パルス、及び、第一イネーブル信号に従って、第三駆動信号を生成し、第四ロジックゲートは、第二出力パルス、第三出力パルス、及び、第二イネーブル信号等に従って、第四駆動信号を生成する。
【０００８】
本発明の画像表示駆動方法は、第一、第二、第三出力信号などが、スタートパルス、クロック信号に従って、順に生成され、第一駆動信号は、第一、第二パルス、及び、第一イネーブル信号に従って生成され、第二駆動信号は、第一、第二出力パルスと第二イネーブル信号に従って生成される。第三駆動信号は、第二、第三出力パルスと第一イネーブル信号に従って生成され、第四駆動信号は、第二、第三出力パルスと、第二イネーブル信号に従って生成され、駆動信号が順に生成される。
【発明の効果】
【０００９】
シフトレジスタにより生じるワイヤールーティングのレイアウトの困難さが軽減される。
【発明を実施するための最良の形態】
【００１０】
図１は、信号駆動回路図である。図のように、信号駆動回路１００は、例えば、駆動信号G1~GZ をディスプレイパネル（図示しない）に提供するゲートドライバである。信号駆動回路１００は、直列され、スタートパルスSTVとクロック信号CKVに従って、順にN+１出力パルスを生成するN＋１シフトレジスタSR1~SRn+1と、N+１出力パルスとMイネーブル信号に従って、駆動信号G1~GZを順に生成するロジックユニット１０はと、からなり、MとNは正の整数で、M＞1、 N＞0、Z≧N、 及び、Z=N x Mである。例えば、ロジックユニット１０は、ANDゲート、ORゲート、XORゲート、NORゲート、或いは、それらの混合物等のロジックゲートを含む。
【００１１】
図２は、信号駆動回路の具体例図である。図のように、信号駆動回路１００Aは、シフトレジスタSR1~SRn+1 、及び、NAND ゲート NG1~NG2nを有する。シフトレジスタSR1~SRn+1 は、スタートパルスSTVとクロック信号CKVに従って、出力パルス S1~Sn+1 を順に生成する。例えば、シフトレジスタSR１は、スタートパルスSTVとクロック信号CKVに従って、出力パルスS１を生成し、シフトレジスタSR２は、シフトレジスタSR１からの出力パルスS１とクロック信号CKVに従って、出力パルスS２を生成し、シフトレジスタSR３は、シフトレジスタSR２からの出力パルスS２とクロック信号CKVに従って、出力パルスS３を生成する。
【００１２】
NANDゲートNG1~NG2nは、出力パルスS1~Sn+1と二つのイネーブル信号ENB1、ENB２に従って、駆動信号をディスプレイパネル（図示しない）に生成する。例えば、NANDゲートNG１は、出力パルスS１とS２、及び、イネーブル信号ENB１にそれぞれ結合される三つの入力端を有し、NANDゲートNG２は、出力端S１、S２、及び、イネーブル信号ENB２にそれぞれ結合される三つの入力端を有する。NANDゲートNG３は、出力パルスS２とS３、及び、イネーブル信号ENB１にそれぞれ結合される三つの入力端を有し、NANDゲートNG４は、出力端S２、S３、及び、イネーブル信号ENB２にそれぞれ結合される三つの入力端を有する。NANDゲートNG５は、出力パルスS３とS４、及び、イネーブル信号ENB１にそれぞれ結合される三つの入力端を有し、NANDゲートNG６は、出力端S３、S４、及び、イネーブル信号ENB２にそれぞれ結合される三つの入力端を有する。
【００１３】
図３は、図２の信号駆動回路のタイミングチャート図である。図のように、期間T１において、シフトレジスタSR１とSR２からの出力パルスS１とS２、及び、イネーブル信号ENB１が高くなる時、NANDゲートNG１は、駆動信号G１を生成する。同様に、期間T１において、シフトレジスタSR１とSR２からの出力パルスS１とS２、及び、イネーブル信号ENB２が高くなる時、NANDゲートNG２は、駆動信号G２を生成する。また、期間T２において、シフトレジスタSR２とSR３からの出力パルスS２とS３、及び、イネーブル信号ENB１が高くなる時、NANDゲートNG３は、駆動信号G３を生成し、シフトレジスタSR２とSR３からの出力パルスS２とS３、及び、イネーブル信号ENB２が高くなる時、NANDゲートNG４は、駆動信号G４を生成する。
【００１４】
期間３において、シフトレジスタSR３とSR４からの出力パルスS３とS４、及び、イネーブル信号ENB１が高くなる時、NANDゲートNG５は、駆動信号G５を生成し、シフトレジスタSR３とSR４からの出力パルスS３とS４、及び、イネーブル信号ENB２が高くなる時、NANDゲートNG６は、駆動信号G６を生成する。期間T４において、シフトレジスタSR４とSR５からの出力パルスS４とS５、及び、イネーブル信号ENB１が高くなる時、NANDゲートNG７は、駆動信号G７を生成し、シフトレジスタSR４とSR５からの出力パルスS４とS５、及び、イネーブル信号ENB２が高くなる時、NANDゲートNG８は、駆動信号G８を生成する。つまり、信号駆動回路１００Aは、２ｎ＋１シフトレジスタなしで、n+１シフトレジスタと２つのイネーブル信号により、２ｎ駆動信号Gn〜G２nを生成することができる。
【００１５】
図４は、信号駆動回路のもう一つの具体例を示す図である。図のように、信号駆動回路１００Bは、シフトレジスタSR1~SRn+1 、及び、 NAND ゲート NG1~NG3nからなる。シフトレジスタSR1~SRn+1 は、スタートパルスSTVとクロック信号CKVに従って、出力パルス S1~Sn+1を順に生成する。例えば、シフトレジスタSR１は、スタートパルスSTVとクロック信号CKVに従って、出力パルスS１を生成し、シフトレジスタSR２は、シフトレジスタSR１からの出力パルスS１とクロック信号CKVに従って、出力パルスS２を生成する。シフトレジスタS３は、シフトレジスタSR２からの出力パルスS２とクロック信号CKVに従って、出力パルスS３を生成する。
【００１６】
NANDゲートNG1~NG3n は、出力パルスS1~Sn+1と三つのイネーブル信号ENB１〜ENB３に従って、駆動信号をディスプレイパネル（図示しない）に生成する。例えば、NANDゲートNG1は、出力パルスS１とS２、及び、イネーブル信号ENB信号１にそれぞれ結合される三つの入力端を有し、NANDゲートNG２は、出力パルスS1とS２、及び、イネーブル信号ENB２にそれぞれ結合される三つの入力端を有し、NANDゲートNG３は、出力パルスS１とS２、及び、イネーブル信号ENB３にそれぞれ結合される三つの入力端を有する。NANDゲートNG４は、出力パルスS２とS３、及び、イネーブル信号ENB１にそれぞれ結合される三つの入力端を有し、NANDゲートNG５は、出力パルスS２とS３、及び、イネーブル信号ENB２にそれぞれ結合される三つの入力端を有し、NANDゲートNG６は、出力パルスS２とS３、及び、イネーブル信号ENB３にそれぞれ結合される三つの入力端を有する。
【００１７】
図５は、図４の信号駆動回路のタイミングチャートである。図のように、期間T１"において、シフトレジスタSR１とSR２からの出力パルスS１とS２、及び、イネーブル信号ENB１が高くなる時、NANDゲートNG１は、駆動信号G１を生成する。同様に、シフトレジスタSR１とSR２からの出力パルスS１とS２、及び、イネーブル信号ENB２が高くなる時、NANDゲートNG２は、駆動信号G２を生成する。シフトレジスタSR１とSR２からの出力パルスS１とS２、及び、イネーブル信号ENB３が高くなる時、NANDゲートNG３は、駆動信号G３を生成する。
【００１８】
期間T２"において、シフトレジスタSR２とSR３からの出力パルスS２とS３、及び、イネーブル信号ENB１が高くなる時、NANDゲートNG４は、駆動信号G４を生成し、シフトレジスタSR２とSR３からの出力パルスS２とS３、及び、イネーブル信号ENB２が高くなる時、NANDゲートNG５は、駆動信号G５を生成する。同様に、シフトレジスタSR２とSR３からの出力パルスS２とS３、及び、イネーブル信号ENB３が高くなる時、NANDゲートNG６は、駆動信号G６を生成する。つまり、信号駆動回路１００Bは、３n＋１シフトレジスタなしで、n＋１シフトレジスタと三つのイネーブル信号により、３n駆動信号G１〜G３nを生成することができる。
【００１９】
転換ゲートドライバにおいて、n＋１シフトレジスタは、n駆動信号を生成し、ディスプレイパネル中のスキャンラインを駆動することが必要で、２n＋１シフトレジスタは、２n＋1駆動信号を生成することが必要で、３n＋１シフトレジスタは、３n駆動信号を生成することが必要である。
【００２０】
本発明において、信号駆動回路は、N＋1シフトレジスタとmイネーブル信号を有する２n、３n、４n，５n、、、m×n駆動信号を生成することができ、信号駆動回路中のシフトレジスタの数量は、公知の信号駆動回路中のものより少ない。つまり、AMLCDの解像度が増加するにつれて、画素アレイ中のドットピッチが減少し、本発明は、更に多くのイネーブル信号とORゲートにより更に多くのスキャン信号を生成する。よって、本発明は、nイネーブル信号によりn駆動信号を生成する一シフトレジスタとしてみなされる。
【００２１】
図６は、同一素子を有するシフトレジスタの異なる配置を示す図である。図のように、シフトレジスタSRAは、長さL３が８６５μm、幅W３が９０μmで、シフトレジスタSRBは、長さL２が３７８μm、幅W２が１８０μmで、シフトレジスタSRCは、長さL１が２６３μm、幅W1が２７０μmで、それぞれ、駆動信号を生成する。基板１５０中の固定レイアウト領域において、公知のゲートドライバは、n＋１シフトレジスタSRAにより、n駆動信号を生成する。本発明において、信号駆動回路１００Aは、二個のイネーブル信号とシフトレジスタSRBにより、n駆動信号を生成し、信号駆動回路１００Bは、三つのイネーブル信号と シフトレジスタSRCにより、n駆動信号を生成する。よって、シフトレジスタの数量と信号駆動回路（ゲートドライバ）の横のレイアウト領域が高解像度AMLCDのために減少する。よって、シフトレジスタにより生じるワイヤールーティングのレイアウトの困難さが軽減される。注意すべきことは、公知の信号駆動回路中のクロック信号CKVの周波数がF０の時、シフトレジスタのクロック信号CKVの周波数はF0で、Mはロジックユニット１０のイネーブル信号の数量である。例えば、信号駆動回路１００A中のクロック信号CKVの周波数が F0で、信号駆動回路１００B中のクロック信号CKVの周波数は、F0である。
【００２２】
図７は、表示システムの具体例を示す図である。図のように、ディスプレイシステム２００は、タイミングコントローラー１１０、ゲートドライバ１２０、データドライバ１３０、画素アレイ１４０、からなる。タイミングコントローラー１１０は、制御信号をゲートドライバ１２０とデータドライバ１４０に提供し、ゲートドライバ１２０とデータドライバ１４０は、画素アレイを駆動してイメージを表示する。例えば、タイミングコントローラー１１０は、スタートパルスSTVとクロック信号CLVをゲートドライバ１２０に提供する。ゲートドライバ１２０は、信号駆動回路１００/１００A/１００Bとして実行され、駆動信号を生成し、画素アレイ１４０を駆動する。データドライバ１３０は、データ電圧を画素アレイ１４０に提供し、画素アレイ１４０はイメージを表示する。例えば、画素アレイ１４０は、有機発光画素アレイ、エレクトロルミネセント素子、或いは、液晶画素アレイであるが、これに制限されない。
【００２３】
図８は電子装置の具体例図である。特に、電子装置３００は、図７で示されるディスプレイシステム２００を利用する。電子装置３００は、PDA、デジタルカメラ、ノート型パソコン、タブレット型コンピュータ、携帯電話、或いは、ディスプレイモニター装置、等である。一般に、電子装置３００は、ハウジング２１０、ディスプレイシステム２００、及び、電源２２０からなり、様々な他の素子が含まれているが、説明を簡潔にするために、図示や詳述を省略している。操作において、電源２２０がディスプレイシステム２００に供給されて、カラーイメージを表示する。
【００２４】
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
【図面の簡単な説明】
【００２５】
【図１】本発明の信号駆動回路図である。
【図２】信号駆動回路の具体例を示す図である。
【図３】図２の信号駆動回路のタイミングチャート図である。
【図４】信号駆動回路のもう一つの具体例図である。
【図５】図４の信号駆動回路のタイミングチャート図である。
【図６】表示システムの具体例図である。
【図７】電子装置の具体例図である。
【図８】電子装置の具体例図である。
【符号の説明】
【００２６】
１００  信号駆動回路
１１０  タイミングコントローラー
１２０  ゲートドライバ
１３０  データドライバ
１４０  画素アレイ
２００  ディスプレイシステム
２１０  ハウジング
２２０  電源
【図１】
2008268926.tif 000003
【図２】
2008268926.tif 000004
【図３】
2008268926.tif 000005
【図４】
2008268926.tif 000006
【図５】
2008268926.tif 000007
【図６】
2008268926.tif 000008
【図７】
2008268926.tif 000009
【図８】
2008268926.tif 000010