(57)【要約】【課題】基板に半導体素子をフリップチップ実装して半導体装置を製造する際に、実装タクトを短縮し、半導体素子の実装性を向上させ、実装信頼性を向上させることを目的とする。【解決手段】半導体素子１の電極上に形成される半田バンプ２の頭頂部に窪み部７を形成しておき、実装時に頭頂部に窪み部７を有する半田バンプ２に荷重を加えることにより、半田バンプ２の変形によって表面酸化膜６を破壊することができ、フラックスを使用しない実装プロセスを実現することができるため、実装タクトを短縮し、半導体素子の実装性を向上させ、実装信頼性を向上させることができる。【選択図】図１
2008098319.tif 000002
【特許請求の範囲】
【請求項１】
表面に複数の電極を有する半導体素子と、
前記電極上に形成されたバンプと
からなる半導体装置であって、
前記バンプは、前記半導体素子を基板にフリップチップ接続する際に前記基板と対向する側に窪み部を有することを特徴とする半導体装置。
【請求項２】
前記窪み部が円錐状であり、且つ前記バンプの高さの１０％以上の深さがあり且つ頭頂部における内角が９０度から１２０度であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記窪み部が多角錐状であり、且つ前記バンプの高さの１０％以上の深さがあり且つ頭頂部における内角が９０度から１２０度であることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記窪み部が半球状であり、且つ前記バンプの高さの１０％以上の深さがあることを特徴とする請求項１記載の半導体装置。
【請求項５】
請求項１または請求項２または請求項３または請求項４のいずれかに記載の半導体装置の製造方法であって、
前記バンプの前記窪み部を形成するに際し、
前記バンプと同一の錐状または半球状に形成された突起が配置された平面土台の上に、前記バンプが前記突起と一対一で接触するように前記半導体素子をフェイスダウンして設置し、前記半導体素子を前記平面土台に対して押圧して前記半田バンプの頭頂部に前記窪み部を形成することを特徴とする半導体装置の製造方法。
【請求項６】
請求項４記載の半導体装置の製造方法であって、
前記バンプの前記窪み部を形成するに際し、
筒状突起が配置された平面土台の上に前記バンプが前記突起と一対一で接触するように前記半導体素子をフェイスダウンして設置する工程と、
前記平面土台を前記バンプの融点以上に加熱して前記バンプの前記筒状突起と接触していた箇所のみを溶融する工程と、
前記半導体素子を前記平面土台から引き上げて前記バンプの前記筒状突起と接触していた箇所を前記バンプの頭頂部より引き上げる工程と
を有することを特徴とする半導体装置の製造方法。
【請求項７】
請求項１または請求項２または請求項３または請求項４のいずれかに記載の半導体装置を前記基板にフリップチップ実装するに際し、
前記バンプの融点以下で前記バンプが前記基板上の接続電極と接触するように前記半導体装置をフェイスダウンして前記基板に設置する工程と、
前記半導体装置を前記基板に押圧して前記窪み部の頭頂部を押し広げることで前記バンプの表面酸化膜を除去する工程と、
前記バンプを加熱して前記バンプを前記接続端子に濡れ広がらせる工程と
を有することを特徴とする半導体装置の実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子にバンプを形成してなる半導体装置および半導体装置の製造方法ならびに半導体装置の実装方法に関する。
【背景技術】
【０００２】
近年、情報通信機器、事務用電子機器、家庭用電子機器、測定装置、組み立てロボット等の産業用電子機器、医療用電子機器、電子玩具等の分野は、小型軽量化が進み、半導体装置には実勢面積の小型化が強く求められてきた。これらの要求に応えるものの一つとしてＢＧＡ（ボールグリッドアレイ）等が用いられている。一方、ＢＧＡに搭載される半導体素子は高密度化に伴い、小チップ且つ多ピン化の対応が求められている。
【０００３】
以下に従来の技術によるこれら要求への回答の一例について図７，図８を用いて説明する。
図７は従来の半導体装置の実装方法を示す図、図８は従来の半導体装置のフラックスを用いない実装方法を示す図である。
【０００４】
図７に示すように、従来の半導体装置の基板への実装は、半導体素子１の一主面に配置される複数の電極に形成された半田バンプ２の頭頂部にフラックス１１を転写して表面酸化膜６を除去し、基板５上の接続電極４に半田バンプ２を接触させた状態で半田バンプ２の融点以上に加熱することにより半田バンプ２を接続電極４に濡れ広がらせ、その後、半田バンプ２の融点以下に冷却して半導体素子１に半田バンプ２を形成した半導体装置と基板５を接続する実装方法を特徴としている（例えば、特許文献１，特許文献２，特許文献３参照）。
【特許文献１】特開平６−２８３５３７号公報
【特許文献２】特開平８−４５９１８号公報
【特許文献３】特開平１１−１８６３２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら上記の従来方法では、フラックス１１を使用するため、半導体装置と基板５が接続した後に半田バンプ２周辺にフラックス１１が残渣し、フラックス洗浄を行うなどの対処が必要となり、洗浄時間分のタクトが長くなるという問題点があった。また、洗浄しきれなかったフラックス残渣による接続信頼性低下が発生する可能性が高まるという問題点があった。さらに、図８に示すように、上記の従来方法からフラックス１１を使用せずに実装すると、半田バンプ２の表面酸化膜６が除去できないため、基板５上の接続電極４に半田バンプ２が濡れ広がらず、接続不良が発生する可能性が高まるとういう問題点があった。
【０００６】
したがって、短タクト化、高実装性化、高信頼性化に対応しうる構造設計が困難となっていた。
前記問題点を鑑み、本発明は、実装タクトを短縮し、半導体装置の実装性を向上させ、実装信頼性を向上させることを目的とする。
【課題を解決するための手段】
【０００７】
前記目的を達成するために、本発明の請求項１記載の半導体装置は、表面に複数の電極を有する半導体素子と、前記電極上に形成されたバンプとからなる半導体装置であって、前記バンプは、前記半導体素子を基板にフリップチップ接続する際に前記基板と対向する側に窪み部を有することを特徴とする。
【０００８】
請求項２記載の半導体装置は、請求項１記載の半導体装置において、前記窪み部が円錐状であり、且つ前記バンプの高さの１０％以上の深さがあり且つ頭頂部における内角が９０度から１２０度であることを特徴とする。本発明によると、フラックスを使用せずに実装時の荷重のみで半田バンプ頭頂部の表面酸化膜を破壊し、基板上の接続電極と接合を行うことができる。また、フラックスを使用しないため、タクトの短縮が可能となり、またフラックス残渣が発生せず信頼性の向上を図ることができる。
【０００９】
請求項３記載の半導体装置は、請求項１記載の半導体装置において、前記窪み部が多角錐状であり、且つ前記バンプの高さの１０％以上の深さがあり且つ頭頂部における内角が９０度から１２０度であることを特徴とする。本発明によると、フラックスを使用せずに実装時の荷重のみで半田バンプ頭頂部の表面酸化膜を破壊し、基板上の接続電極と接合を行うことができる。また、フラックスを使用しないため、タクトの短縮が可能となり、またフラックス残渣が発生せず信頼性の向上を図ることができる。また、請求項２記載の半導体装置に比較して、半田バンプ先端を複数点にすることができ、低荷重で半田バンプ頭頂部の表面酸化膜破壊を実現することができる。
【００１０】
請求項４記載の半導体装置は、請求項１記載の半導体装置において、前記窪み部が半球状であり、且つ前記バンプの高さの１０％以上の深さがあることを特徴とする。本発明によると、フラックスを使用せずに実装時の荷重のみで半田バンプ頭頂部の表面酸化膜を破壊し、基板上の接続電極と接合を行うことができる。また、フラックスを使用しないため、タクトの短縮が可能となり、またフラックス残渣が発生せず信頼性の向上を図ることができる。また、請求項２記載の半導体装置に比較して、半田バンプ先端をより鋭角にすることができ、低荷重で半田バンプ頭頂部の表面酸化膜破壊を実現することができる。
【００１１】
請求項５記載の半導体装置の製造方法は、請求項１または請求項２または請求項３または請求項４のいずれかに記載の半導体装置の製造方法であって、前記バンプの前記窪み部を形成するに際し、前記バンプと同一の錐状または半球状に形成された突起が配置された平面土台の上に、前記バンプが前記突起と一対一で接触するように前記半導体素子をフェイスダウンして設置し、前記半導体素子を前記平面土台に対して押圧して前記半田バンプの頭頂部に前記窪み部を形成することを特徴とする。本発明によると、各半田バンプそれぞれに対し頭頂部に１つの窪み部を形成することができ、それにより窪み部の深さを深く形成することができる。
【００１２】
請求項６記載の半導体装置の製造方法は、請求項４記載の半導体装置の製造方法であって、前記バンプの前記窪み部を形成するに際し、筒状突起が配置された平面土台の上に前記バンプが前記突起と一対一で接触するように前記半導体素子をフェイスダウンして設置する工程と、前記平面土台を前記バンプの融点以上に加熱して前記バンプの前記筒状突起と接触していた箇所のみを溶融する工程と、前記半導体素子を前記平面土台から引き上げて前記バンプの前記筒状突起と接触していた箇所を前記バンプの頭頂部より引き上げる工程とを有することを特徴とする。本発明によると、各半田バンプにそれぞれ対し頭頂部に１つの窪み部を形成することができ、それにより窪み部の深さを深く形成することができる。また、前記項目と比較しより低荷重で半田バンプ頭頂部に窪みを形成することができる。
【００１３】
請求項７記載の半導体装置の実装方法は、請求項１または請求項２または請求項３または請求項４のいずれかに記載の半導体装置を前記基板にフリップチップ実装するに際し、前記バンプの融点以下で前記バンプが前記基板上の接続電極と接触するように前記半導体装置をフェイスダウンして前記基板に設置する工程と、前記半導体装置を前記基板に押圧して前記窪み部の頭頂部を押し広げることで前記バンプの表面酸化膜を除去する工程と、前記バンプを加熱して前記バンプを前記接続端子に濡れ広がらせる工程とを有することを特徴とする。本発明によると、半導体素子搭載時の垂直荷重のみで半田バンプ頭頂部の窪みの底部の表面酸化膜を破壊することができ、フラックスを使用しない接続を実現することができる。
【発明の効果】
【００１４】
以上のように、基板に半導体装置をフリップチップ実装する際に、半導体素子の電極上に形成される半田バンプの頭頂部に窪み部を形成しておき、実装時に頭頂部に窪み部を有する半田バンプに荷重を加えることにより、半田バンプの変形によって表面酸化膜を破壊することができ、フラックスを使用しない実装プロセスを実現することができるため、実装タクトを短縮し、半導体装置の実装性を向上させ、実装信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００１５】
本発明の半導体装置におけるバンプは、基板と接続される頭頂部に窪みを形成することにより、フラックスによるバンプの表面酸化膜の除去を行うことなく、窪みを備えるバンプを基板の接続電極に荷重を加えて押し付けることにより表面酸化膜を破壊し、その後、加熱によりバンプを接続電極に接続する構成である。フラックスを用いずに表面酸化膜を破壊してバンプを接続電極に接続することができるため、実装タクトを短縮し、半導体装置の実装性を向上させ、実装信頼性を向上させることができる。
【００１６】
以下、本発明の各実施の形態における半導体装置について、図面を参照しながら説明する。
（第１の実施の形態）
図１は第１の実施の形態における半導体装置の半田バンプ構造を示す図であり、図１（ａ）は半田バンプを基板に接続する様子を示す図、図１（ｂ）は半田バンプの構造を示す断面図および平面図である。
【００１７】
図１に示すように、半導体素子１上に配置される電極に形成された半田バンプ２の頭頂部に、頭頂部方向に広がる円錐状の窪み部７が形成されている。窪み部７の深さは半田バンプ２の全高の１０％以上であり、窪み部７の頭頂部における側面がなす角度（以下頭頂部における内角と称す）が９０度から１２０度である。半導体素子１の厚みは３０μｍ以上３００μｍ以下の範囲で多く用いられる。半導体素子１上の電極のピッチは、チップ外周部に配置（一列配列、格子配列）された場合５０μｍ〜８０μｍ（であり、チップ全面に配置（格子配列）された場合１５０〜２５０μｍである。半田バンプ２の材料組成は、Ｓｎ−Ｐｂ合金、またはＳｎ−Ａｇ合金、またはＳｎ−Ａｇ−Ｃｕ合金である。半田バンプ２の表面は自然酸化による表面酸化膜６に覆われている。上記の頭頂部に窪み部７を有する半田バンプ２が配置された半導体素子１を、荷重を加えて搭載する基板５の表面に半田バンプ２の配置と一対一で対応するように接続電極４が配置され、接続電極４以外の領域にはソルダーレジスト３が覆われている。基板５の材質は、ガラス布積層エポキシ（ガラエポ）やアラミド不織布などの繊維強化樹脂層などの繊維強化樹脂層が用いられる。また、基板の層数は要求される配線密度によって４〜１２層基板が適宜用いられる。基板５の配線回路の厚みは５μｍ〜２０μｍ程度であり、内層の配線材料はＣｕやＣｕ−Ｎｉなど、表面の配線材料はＣｕ−Ｎｉ−Ａｕ、Ｃｕ−Ｎｉ−Ｐｄ−Ａｕなどが用いられる。基板５の厚みは２６０μｍ以上１０００μｍ以下の範囲で多く用いられる。
【００１８】
そして、接続電極４に対応する半田バンプ２が互いに接触するように基板５に半導体素子１を搭載した状態で荷重を加えることにより、半田バンプ２の頭頂部が半田バンプ２の中心から外に押し広げられることにより半田バンプ２の先端に形成された窪み部７が中心から割れ、半田バンプ２の表面酸化膜が破壊して剥離される。その後、加熱・冷却して半田バンプを接続電極に濡れ広がらせて接合する。
【００１９】
以上説明したように、上記のように構成された半導体装置では、半導体素子１の電極に頭頂部に窪み部７を有する半田バンプ２が配置された半導体装置に搭載荷重を加えるのみで表面酸化膜６を破壊することができ、フラックスを使用しないで半田バンプ２とを介して半導体素子１の電極と基板５上の接続電極４とを接合させることができる。これにより、タクトの短縮が可能となり、またフラックス残渣が発生せず信頼性の向上を図ることができる。
【００２０】
（第２、第３の実施の形態）
図２は第２の実施の形態における半導体装置の半田バンプ構造を示す図、図３は第３の実施の形態における半導体装置の半田バンプ構造を示す図であり、それぞれ、（ａ）は半田バンプを基板に接続する様子を示す図、（ｂ）は半田バンプの構造を示す断面図である。
【００２１】
第２の実施の形態は、前記第１の実施の形態の半導体装置において、窪み部７が、底面が多角形の多角錐状であり、且つ前記半田バンプの高さの１０％以上の深さがあり且つ底部の角度が９０度から１２０度であるものである。また、第３の実施の形態は、窪み部７が、半球状であり且つ前記半田バンプの高さの１０％以上の深さがあるものである。
【００２２】
図２、図３に示すように、半導体素子１上に配置される電極に形成された半田バンプ２の頭頂部に多角錐状または半球状の窪み部７が形成されている。窪み部７の深さは半田バンプ２の全高の１０％以上であり、窪み部７が角錐状の場合、頭頂部における内角が９０度から１２０度である。半導体素子１の厚みは３０μｍ以上３００μｍ以下の範囲で多く用いられる。半導体素子１上の電極のピッチは、チップ外周部に配置（一列配列、格子配列）された場合５０μｍ〜８０μｍであり、チップ全面に配置（格子配列）された場合１５０〜２５０μｍである。半田バンプ２の材料組成は、Ｓｎ−Ｐｂ合金、またはＳｎ−Ａｇ合金、またはＳｎ−Ａｇ−Ｃｕ合金である。半田バンプ２の表面には自然酸化による表面酸化膜６が覆われている。上記の頭頂部に窪み部７を有する半田バンプ２が配置された半導体素子１を、荷重を加えて搭載する基板５の表面に半田バンプ２の配置と一対一に対応するように接続電極４が配置され、接続電極４以外の領域にはソルダーレジスト３が覆われている。基板５の材質は、ガラス布積層エポキシ（ガラエポ）やアラミド不織布などの繊維強化樹脂層などの繊維強化樹脂層が用いられる。また、基板の層数は要求される配線密度によって４〜１２層基板が適宜用いられる。基板５の配線回路の厚みは５μｍ〜２０μｍ程度であり、内層の配線材料はＣｕやＣｕ−Ｎｉなど、表面の配線材料はＣｕ−Ｎｉ−Ａｕ、Ｃｕ−Ｎｉ−Ｐｄ−Ａｕなどが用いられる。基板５の厚みは２６０μｍ以上１０００μｍ以下の範囲で多く用いられる。
【００２３】
基板５への半導体装置の実装時は、実施の形態１と同様に、加圧により表面酸化膜６を除去してから半田バンプ２と接続電極４を接続する。
以上説明したように、上記のように構成された半導体装置では、半導体素子１の電極に頭頂部に窪み部７を有する半田バンプ２が配置された半導体装置に搭載荷重を加えるのみで表面酸化膜６を破壊することができ、フラックスを使用しないで半田バンプ２と接続電極４とを接合させることができる。これにより、タクトの短縮が可能となり、またフラックス残渣が発生せず信頼性の向上を図ることができる。
【００２４】
（第４の実施の形態）
図４は本発明の半導体装置における半田バンプ形成方法を示す概略図である。
図４に示すように、第１〜第３の実施の形態で示す窪み部のような、半導体素子１の一主面に配置される複数の電極に形成された半田バンプ２の頭頂部に窪み部７を形成する方法であって、半導体素子１上の半田バンプ２と同一に錐状または半球状の突起９が配置された平面土台８の上に、半田バンプ２が突起９と一対一で接触するように半導体素子１の電極に半田バンプ２が形成された半導体装置をフェイスダウンして設置し、半導体装置を平面土台８に対して押圧し、半田バンプ２の頭頂部に窪み部７を形成する工程を有する形成方法である。平面土台８および突起９の材質は、金属でもよいしセラミックでもよい。平面土台８上の突起９の高さは半田バンプ２の全高の１０％以上であり、突起９の形状が錐状の場合、突起９の頭頂部における内角が９０度から１２０度である。半導体素子１の厚みは３０μｍ以上３００μｍ以下の範囲で多く用いられる。半導体素子１上の電極のピッチは、チップ外周部に配置（一列配列、格子配列）された場合５０μｍ〜８０μｍであり、チップ全面に配置（格子配列）された場合１５０〜２５０μｍである。半田バンプ２の材料組成は、Ｓｎ−Ｐｂ合金、またはＳｎ−Ａｇ合金、またはＳｎ−Ａｇ−Ｃｕ合金である。半田バンプ２の表面には自然酸化による表面酸化膜６が覆われている。
【００２５】
このような形状の半田バンプを用いることにより、フラックスを使用しないで半田バンプ２と基板５上の接続電極４とを接合させることができ、タクトの短縮が可能となり、またフラックス残渣が発生せず信頼性の向上を図ることができる。
【００２６】
以上説明したように、上記のような形成方法では、各半田バンプ２それぞれに対して頭頂部に１つの窪み部７を形成することができる。本発明は、半田バンプ２配置に一対一に突起が配置された平面への押圧であるが、ピッチに関係なく突起が全面に配置された平面に押圧する場合と比べたとき、一つの突起の高さを大きくすることができるため、押圧により形成される窪み部７の深さを深く形成することができる。これにより、ピッチに関係なく突起が全面に配置された平面に押圧する場合と比べたとき、同じ荷重での押圧であれば、窪み部７の深い本発明の方が、半田バンプ２の頭頂部が半田バンプ２の中心から外に押し広げられることによる半田バンプ２の先端に形成された窪み部７の中心からの割れが大きくなり、よって半田バンプ２の表面酸化膜６の破壊面積を同一にした場合では本発明の方が低荷重で表面酸化膜６の破壊を図ることができる。
【００２７】
（第５の実施の形態）
図５は本発明の半導体装置における半球状の半田バンプ形成方法を示す概略図である。
図５に示すように、半導体素子１の一主面に配置される複数の電極に形成された半田バンプ２の頭頂部に半球状の窪み部７を形成する方法であって、半導体素子１上の半田バンプ２と同一に筒状突起１０が配置された平面土台８の上に、半田バンプ２が筒状突起１０と一対一で接触するように半導体素子１の電極に半田バンプ２が形成された半導体装置をフェイスダウンして設置し、平面土台８を半田バンプ２の融点以上に加熱し、半田バンプ２の筒状突起１０と接触していた箇所のみ溶融し、半導体素子１を平面土台８から引き上げ、半田バンプ２の筒状突起１０と接触していた箇所を半田バンプ２の頭頂部より引き上げ、平面土台８を半田バンプ２の融点以下に冷却し半田バンプ２を固体化すると同時に半導体素子１を平面土台８から引き離すことで、窪み部７を形成する工程を有する形成方法である。筒状突起１０の半田バンプ２が接触する上辺部は金属であることが望ましく、また上辺部の形状は平面でも良いし鋭角な形状でも良い。半田バンプ２溶融後の引き上げ高さは半田バンプ２の全高の１０％以上である。半導体素子１の厚みは３０μｍ以上３００μｍ以下の範囲で多く用いられる。半導体素子１上の電極のピッチは、チップ外周部に配置（一列配列、格子配列）された場合５０μｍ〜８０μｍであり、チップ全面に配置（格子配列）された場合１５０〜２５０μｍである。半田バンプ２の材料組成は、Ｓｎ−Ｐｂ合金、またはＳｎ−Ａｇ合金、またはＳｎ−Ａｇ−Ｃｕ合金である。半田バンプ２の表面には自然酸化による表面酸化膜６が覆われている。
【００２８】
このような形状の半田バンプを用いることにより、フラックスを使用しないで半導体素子１の半田バンプ２と基板５上の接続電極４とを接合させることができ、タクトの短縮が可能となり、またフラックス残渣が発生せず信頼性の向上を図ることができる。
【００２９】
以上説明したように、上記のような形成方法では、各半田バンプ２それぞれに対して頭頂部に１つの窪み部７を形成することができる。本発明は、半田バンプ２配置に一対一に突起が配置された平面への押圧であるが、ピッチに関係なく突起が全面に配置された平面に押圧する場合と比べたとき、一つの突起の高さを大きくすることができるため、押圧により形成される窪み部７の深さを深く形成することができる。これにより、ピッチに関係なく突起が全面に配置された平面に押圧する場合と比べたとき、同じ荷重での押圧であれば、窪み部７の深い本発明の方が、半田バンプ２の頭頂部が半田バンプ２の中心から外に押し広げられることによる半田バンプ２の先端に形成された窪み部７の中心からの割れが大きくなり、よって半田バンプ２の表面酸化膜６の破壊面積を同一にした場合では本発明の方が低荷重での表面酸化膜６の破壊を図ることができる。
【００３０】
（第６の実施の形態）
図６は本発明の半導体装置の実装方法を説明する概略図である。
本実施の形態では、第１〜第３の実施の形態で説明した半導体素子１の電極に半田バンプ２が形成された半導体装置を基板５にフリップチップ実装する方法を説明する。
【００３１】
図６において、まず、半田バンプ２の融点以下の温度雰囲気で、対応する半田バンプ２と基板５上の接続電極４とが接触するように半導体装置をフェイスダウンして設置し、窪み部７の底部が接続電極４に接触するよう半導体装置を基板５に対して押圧する。このとき、半田バンプ２の頭頂部が半田バンプ２の中心から外に押し広げられることにより半田バンプ２の先端に形成された窪み部７が中心から割れ、表面酸化膜６が破壊・剥離される。次に、半田バンプ２の融点以上に加熱して半田バンプ２を接続電極４上に濡れ広がせ、最後に、融点以下に冷却することにより半田バンプ２と接続電極４を接続させることにより半導体装置を実装する。半導体素子１の厚みは３０μｍ以上３００μｍ以下の範囲で多く用いられる。半導体素子１上の電極のピッチは、チップ外周部に配置（一列配列、格子配列）された場合５０μｍ〜８０μｍであり、チップ全面に配置（格子配列）された場合１５０〜２５０μｍである。半田バンプ２の材料組成は、Ｓｎ−Ｐｂ合金、またはＳｎ−Ａｇ合金、またはＳｎ−Ａｇ−Ｃｕ合金である。半田バンプ２の表面には自然酸化による表面酸化膜６が覆われている。上記の頭頂部に窪み部７を有する半田バンプ２の配置と一対一に対応するように搭載する基板５の表面に接続電極４が配置され、接続電極４以外の領域にはソルダーレジスト３が覆われている。基板５の材質は、ガラス布積層エポキシ（ガラエポ）やアラミド不織布などの繊維強化樹脂層などの繊維強化樹脂層が用いられる。また、基板の層数は要求される配線密度によって４〜１２層基板が適宜用いられる。基板５の配線回路の厚みは５μｍ〜２０μｍ程度であり、内層の配線材料はＣｕやＣｕ−Ｎｉなど、表面の配線材料はＣｕ−Ｎｉ−Ａｕ、Ｃｕ−Ｎｉ−Ｐｄ−Ａｕなどが用いられる。基板５の厚みは２６０μｍ以上１０００μｍ以下の範囲で多く用いられる。窪み部７の底部が接続電極４に接触するよう半導体装置を基板５に対して押圧する荷重は、１つの半田バンプ２あたり１０ｇｆ以下であることが望ましい。
【００３２】
以上説明したように、上記のような実装方法では、半導体装置搭載時の垂直荷重のみで半田バンプの表面酸化膜を破壊・剥離することができ、フラックスを使用しない接続を実現することができる。これにより、タクトの短縮が可能となり、またフラックス残渣が発生せず信頼性の向上を図ることができる。
【産業上の利用可能性】
【００３３】
本発明は、実装タクトを短縮し、半導体素子の実装性を向上させ、実装信頼性を向上させることができ、半導体素子にバンプを形成してなる半導体装置および半導体装置の製造方法ならびに半導体装置の実装方法等に有用である。
【図面の簡単な説明】
【００３４】
【図１】第１の実施の形態における半導体装置の半田バンプ構造を示す図
【図２】第２の実施の形態における半導体装置の半田バンプ構造を示す図
【図３】第３の実施の形態における半導体装置の半田バンプ構造を示す図
【図４】本発明の半導体装置における半田バンプ形成方法を示す概略図
【図５】本発明の半導体装置における半球状の半田バンプ形成方法を示す概略図
【図６】本発明の半導体装置の実装方法を説明する概略図
【図７】従来の半導体装置の実装方法を示す図
【図８】従来の半導体装置のフラックスを用いない実装方法を示す図
【符号の説明】
【００３５】
１．  半導体素子
２．  半田バンプ
３．  ソルダーレジスト
４．  接続電極
５．  基板
６．  表面酸化膜
７．  窪み部
８．  平面土台
９．  突起
１０．  筒状突起
１１．  フラックス
【図１】
2008098319.tif 000003
【図２】
2008098319.tif 000004
【図３】
2008098319.tif 000005
【図４】
2008098319.tif 000006
【図５】
2008098319.tif 000007
【図６】
2008098319.tif 000008
【図７】
2008098319.tif 000009
【図８】
2008098319.tif 000010