(57)【要約】【課題】電子装置の電子部品の接続状態を容易且つ確実に検査すること。【解決手段】  複数の電子部品を備えた電子装置であって、電子部品への電気信号の入出力を制御する制御用回路と、複数の電子部品の接続を検査する複数の検査用回路と、を備える。そして、複数の検査用回路を直列に接続して終端に前記制御用回路を接続し、各検査用回路から出力される検査信号を順番に重畳して制御用回路に入力し、制御用回路において各電子部品の接続の適否を判定する。【選択図】  図３
2008151715.tif 000002
【特許請求の範囲】
【請求項１】
複数の電子部品を備えた電子装置であって、
前記電子部品への電気信号の入出力を制御する制御用回路と、
前記複数の電子部品の接続を検査する複数の検査用回路と、
を備え、
前記複数の検査用回路を直列に接続して終端に前記制御用回路を接続し、
各検査用回路から出力される検査信号を順番に重畳して、前記制御用回路に入力し、前記制御用回路において各電子部品の接続の適否を判定することを特徴とする電子装置。
【請求項２】
前記検査用回路は、電子部品に流れ込む電流、または、電子部品に印加される電圧を検出することを特徴とする請求項１に記載の電子装置。
【請求項３】
全ての前記検査用回路と前記制御用回路とをリング状に接続し、
前記制御用回路から出力されたスタート信号を、全ての前記検査用回路において順番に遅延させた後、前記制御用回路に戻す構成を備え、
前記制御用回路は、前記スタート信号の出力から入力までの全遅延時間をカウントすることで、全ての検査用回路の個数を検知することを特徴とする請求項１に記載の電子装置。
【請求項４】
記録材上に画像を形成する画像形成装置であることを特徴とする請求項１に記載の電子装置。
【請求項５】
複数の電子部品と、
前記電子部品への電気信号の入出力を制御する制御用回路と、
前記複数の電子部品のそれぞれの接続を検査する複数の検査用回路と、
を備え、
前記複数の検査用回路が直列に接続され、その終端に前記制御用回路が接続された電子装置の制御方法であって、
各検査用回路から出力される検査信号を順番に重畳して、前記制御用回路に入力し、前記制御用回路において各電子部品の接続の適否を判定することを特徴とする電子装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置において、各電子部品の接続の適否を検査する技術に関するものである。
【背景技術】
【０００２】
従来、単純な構成の電子装置では、各電子部品への印加電圧を検知することにより電子部品の接続を検査していた（特許文献１）。
【０００３】
【特許文献１】特開２００２−２８６７８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、複雑な電子装置においては、装置内の電子部品（ソレノイド、クラッチ、モータ、センサなど）の接続状態を検査することは困難である。例えば、コネクタ抜けによる開放状態や、束線の挟み込みによるショート状態等を容易に発見することはできなくなってきており、品質の維持が難しくなっている。
【０００５】
また、従来の方法では、フォトインタラプトセンサなど、電圧検知ではセンサの検出物の状態によって検出結果が変化するものは検出できなかった。検出結果を判断するには検出物と同じ数だけの入力信号制御が必要で、制御用ＬＳＩの取り扱い信号数が大規模化してしまう。そのため、必要性は認識されていても全部品の接続検査は実現されないことが多かった。
【０００６】
本発明は、上記従来技術の課題を解決するためになされたもので、その目的は、電子装置の電子部品の接続状態を容易且つ確実に検査することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明に係る装置は、
複数の電子部品を備えた電子装置であって、
前記電子部品への電気信号の入出力を制御する制御用回路と、
前記複数の電子部品の接続を検査する複数の検査用回路と、
を備え、
前記複数の検査用回路を直列に接続して終端に前記制御用回路を接続し、
各検査用回路から出力される検査信号を順番に重畳して、前記制御用回路に入力し、前記制御用回路において各電子部品の接続の適否を判定することを特徴とする。
【０００８】
上記目的を達成するため、本発明に係る方法は、
複数の電子部品と、
前記電子部品への電気信号の入出力を制御する制御用回路と、
前記複数の電子部品のそれぞれの接続を検査する複数の検査用回路と、
を備え、
前記複数の検査用回路が直列に接続され、その終端に前記制御用回路が接続された電子装置の制御方法であって、
各検査用回路から出力される検査信号を順番に重畳して、前記制御用回路に入力し、前記制御用回路において各電子部品の接続の適否を判定することを特徴とする。
【発明の効果】
【０００９】
本発明を用いると、電子装置の電子部品の接続状態を容易且つ確実に検査することができる。
【発明を実施するための最良の形態】
【００１０】
以下に、図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成要素はあくまで例示であり、この発明の範囲をそれらのみに限定する趣旨のものではない。
【００１１】
（第１実施形態）
本発明に係る電子装置の第１実施形態として画像形成装置について説明する。図１は、画像形成装置の１例としてのデジタル複合機の本体構成を示す図である。なお、本実施形態では画像形成装置について説明するが、本発明はこれに限定されるものではなく、いかなる電子装置にも適用可能である。
【００１２】
原稿搬送部１３０において、原稿置き台１３１にセットされた原稿は、給送ローラ３３２によって１枚ずつ給送され、モータ１３６で駆動される原稿搬送ベルト１３７によって原稿読取位置まで搬送される。原稿読取位置では、原稿読取部１２０によって原稿の読取が行なわれる。原稿の読取後は、原稿搬送ベルト１３７が原稿セット時とは逆に回転し、原稿を逆送する。この際、フラッパ１３５にて搬送経路が変更され、原稿が排出トレイ１３８に排出される。
【００１３】
原稿読取部１２０において、露光ランプ１２２は、蛍光灯またはハロゲンランプ等である。露光ランプ１２２は、その長手方向（図中、奥行き方向）に対して垂直方向（図中右方向）に移動しながら、原稿載置ガラス１２６上の原稿の表面に光を照射する。露光ランプ１２２の照射による原稿からの散乱光は、第１ミラー台１２１、第２ミラー台１２３に反射され、レンズ１２４に到達する。第２ミラー台１２３は、第１ミラー台１２１の移動速度の半分のスピードで同じ方向に移動する。これにより、照射した原稿面から、レンズ１２４までの距離は常に一定に保たれる。モータ１２５は、第１ミラー台１２１、第２ミラー台１２３を移動する。原稿上の像は、第１ミラー台１２１、第２ミラー台１２３、レンズ１２４を介して、数千個の受光素子がライン配列されたＣＣＤラインセンサ１２７の受光部上に結像し、ＣＣＤラインセンサ１２７により逐次、ライン単位で光電変換される。光電変換された信号は、図示せぬ信号処理部で処理され、ＰＷＭ変調されて出力される。
【００１４】
画像形成部１００においては、半導体レーザ１０１は、ＰＷＭ変調した画像信号を入力して、その画像信号に基づいて、感光体１０７の表面に光ビームを照射する。この時、モータ１０３で回転しているポリゴンミラー１０２を用いて、ドラム状の感光体１０７の軸方向と平行に、光ビームを偏向走査する。なお、半導体レーザ１０１が光ビームを照射する前に、不図示の１次帯電器が、感光体１０７の表面を均一に帯電させている。感光体１０７は、回転しながら、画像信号に対応した光ビームの照射を受ける。これにより、感光体１０７の表面に、画像信号に応じた静電潜像が形成される。現像器１０４は、現像剤（トナー）を用いて、感光体１０７の表面に形成された静電潜像を、可視化する。
【００１５】
センサ１０５は、本体給紙段１４０、１５０、１６０、１７０、１８０からレジストローラ１０６まで記録材としての記録シートが到達したことを検知する。レジストローラ１０６は、感光体１０７上に形成されたトナー画像の先端と、記録シートの先端とが一致するように、記録シートの給紙タイミングを制御する。転写帯電器１０８は、感光体１０７上のトナー画像を、搬送されてきた記録シートに転写する。転写後、図示せぬクリーナが、感光体１０７上に残ったトナーを除去する。
【００１６】
定着部１０９は、セラミック・ヒータ１１０、及びフィルム１１１、２つのローラを含み、トナーを定着させるため、トナー画像を載せた記録シートに対して、熱を伝達する。方向フラッパ１１２は、画像が定着された記録シートの排出先を、動作モードに応じて、トレイ１１４または搬送ユニット１９０の間で、切り替える。
【００１７】
搬送ユニット１９０は、搬送ローラ１９１を含み、記録シートを後処理装置１０まで搬送するためのユニットある。デッキ給紙段１８０は、本体給紙段１４０、１５０、１６０、１７０より大量の記録シートを蓄積可能である。
【００１８】
本体給紙段１４０、１５０、１６０、１７０は、ほぼ同等の構成を有する。記録シートを蓄積収納するカセット１４１、１５１、１６１、１７１の底面には、リフトアップモータ１４３、１５３、１６３、１７３によって上下する底板１４２、１５２、１６２、１７２が配置されている。この底板１４２、１５２、１６２、１７２が上昇することで所定の待機高さで記録シートを待機することができる。所定の位置で待機している記録シートは、ピックアップローラ１４４、１５４、１６４、１７４を使って給送ローラ対１４５、１５５、１６５、１７５まで搬送される。給送ローラ対１４５、１５５、１６５、１７５は、記録媒体の重送を防止しつつ記録シートを一枚ずつ搬送パスへと送り出す。また、搬送ローラ１４６、１５６、１６６、１７６は本体給紙段１４０、１５０、１６０、１７０より下方にある給紙段から搬送されてきた記録シートをさらに上方に搬送するためのローラ対である。
【００１９】
デッキ給紙段１８０は、本体給紙段１４０、１５０、１６０、１７０より大量の記録シートを蓄積可能に構成されている。記録シートを大量に蓄積収納する紙庫１８１は、その底面に記録シートを待機位置まで上昇させる底板１８２が配置されている。底板１８２はモータ１８３で回転するベルトにによって上昇または下降する。待機位置にある記録シートはピックアップローラ１８５で給送ローラ対１８４まで搬送され、給送ローラ対１８４が、重送を防止しつつ記録シートを搬送パスへと搬送する。
【００２０】
後処理装置１０は、画像形成部１００からの記録シートをローラ１１で受け取る。受け取られた記録シートの出力先としてトレイ３４が選択されている場合には、フラッパ１２にて搬送方向が切り替えられ、ローラ３３を用いて記録シートがトレイ３４に排出される。トレイ３４は通常処理中に割り込んで行う処理の排出先などテンポラリに使用する排出トレイである。
【００２１】
通常排出用のトレイはトレイ１８とトレイ１９である。フラッパ１２で下方に搬送路を切り替えた後、さらにフラッパ１３でローラ１６の方へ搬送路が切り替えられた場合、記録シートがこれらのトレイ１８、１９に排出される。反転排紙を行なう場合には、フラッパ１２と１３が搬送路を垂直下方に切り替え、反転ローラ１５で搬送方向を逆転して、フラッパ１４により、ローラ１６側に排紙する。トレイ１８、１９に排出する場合にはステイプラ１７を用いたステイプルがオプション選択可能となっている。また、シフトモータ２０を用いてトレイ自体を上下させることで、記録シートをトレイ１８とトレイ１９のいずれに出力する。
【００２２】
トレイ２７は製本時に使用する排出トレイである。ローラ１５からローラ２１へ記録シートを搬送し一次蓄積部２３へ記録シートを所定量蓄積する。一次蓄積部２３にユーザに指示された枚数の記録シートが蓄積されると、ステイプラ２４を駆動で製本処理し、フラッパ２５の方向を変更し蓄積時とは逆方向にローラ２２を回転させて、ローラ２６を経由してトレイ２７へと排出する。
【００２３】
図３は本実施の形態を表す構成図である。制御基板２００上には制御用ＣＰＵと制御プログラムを保存・実行するＲＯＭ・ＲＡＭが存在する。これらＣＰＵ／ＲＯＭ／ＲＯＭからの命令に基づいて制御用ＬＳＩ２２１を制御することにより、電子部品を制御プログラムに従った特定のタイミングで制御し画像形成を行っている。制御用ＬＳＩ２２１は、電子部品への電気信号の入出力を制御する制御用回路として機能する。
【００２４】
図３は、フォトセンサ２６１、ソレノイド２６２、クラッチ２６３を電子部品として接続した場合の例である。各電子部品は制御基板上のコネクタ２４１、２５１から束線を介して接続されており、それぞれコネクタ２４２，２４３，２４４，２５２，２５３が中継コネクタとして制御基板２００と各電子部品の間に配置されている。また、ソレノイド、２６２、クラッチ２６３は、制御用ＬＳＩ２２１から出力され、ドライバ２３１、２３２を介して入力した電気信号によって制御される。フォトセンサ２６１からのセンサ信号は抵抗を介して制御用ＬＳＩ２２１に入力される。
【００２５】
更に、コネクタ抜け・束線ショートなどを検査する為に検査用ＬＳＩ３０１、検査用ＬＳＩ３１１、検査用ＬＳＩ３２１が制御基板２００上に配置されている。これらの検査用ＬＳＩは、電子部品の接続を検査する検査用回路として機能する。
【００２６】
フォトセンサでは検知物の状態によって検知信号が変化する為、検知信号を見るだけではフォトセンサまでの接続の適否を検査することができない。そのため本実施の形態ではフォトセンサ２６１に電力を供給する電源ライン（＋５Ｖ）に電流検知用の検知抵抗３０２を挿入する。そして、検査用ＬＳＩ３０１と検知抵抗３０２を組み合わせることにより、つまり、検知抵抗３０２の電圧降下を検知することでフォトセンサに流れ込む電流を検知し、接続の適否を検査している。
【００２７】
ソレノイドやクラッチなどの電子部品では、接続が行われていればドライバ２３１、２３２からの信号出力によって印加された電圧が必ず検知できる。よって検査用ＬＳＩ３１１はドライバ２３１とコネクタ２４１との間の電圧を検知することで、ソレノイド２６２が適切に接続されているか否かを判定する。よって検査用ＬＳＩ３２１はドライバ２３２とコネクタ２５１との間の電圧を検知することで、クラッチ２６３が適切に接続されているか否かを判定する。
【００２８】
図３のように構成することで、検査用ＬＳＩが設けられない場合（図２）に比べ、基板および中継コネクタでのコネクタ抜けや、束線の挟み込みによるショートまで判断できるようになる。
【００２９】
図４は、検査用ＬＳＩ３０１、３１１、３２１と制御用ＬＳＩ２２１の接続関係を示す図である。制御用ＬＳＩ２２１にはシリアル通信を制御するシリアル通信用のマスタ回路４３１が内蔵されている。マスタ回路４３１が通信の開始・終了・データ格納を行う。検査用ＬＳＩ３０１、３１１、３２１にはシリアル通信用のスレーブ回路４０１が内蔵されている。検査用ＬＳＩ３０１、３１１、３２１ともに同一の回路である。
【００３０】
即ち、複数の検査用ＬＳＩが直列に接続され、更にその終端に制御用ＬＳＩが接続されている。全ての検査用ＬＳＩと制御用ＬＳＩとはリング状に接続されている。
【００３１】
検査用ＬＳＩ３０１は、２点間の電圧差を増幅し、基準電圧（Ｒｅｆ）と比較する検出回路を内蔵している。また、検査用ＬＳＩ３１１、３２１は、電圧をレベルシフトする検出回路を内蔵している。検査用ＬＳＩ３０１、３１１、３２１は、これらの検出結果で接続が検知されれば“１”を、検知できなければ“０”を、スレーブ回路４０１を介してマスタ回路４３１に順次出力していく。
【００３２】
図５はスレーブ回路４０１の内部構成図である。スレーブ回路４０１は、Ｓｔａｒｔ（各ＬＳＩへのシリアル転送開始信号）と、Ｃｌｏｃｋ（シリアル通信転送クロック）と、Ｄａｔａ（通信データ）とを用いてシリアル通信を行う。スレーブ回路４０１は、それぞれシリアル通信用の入力端子と出力端子とを備え、図４のように１組のシリアル制御ラインに直列に複数個接続されている。更に、直列に接続された複数のスレーブ回路４０１の両端のスレーブ回路４０１はマスタ回路４３１に接続されている。マスタ回路４３１の出力端子から出力されたトリガー信号に応じて、順番にスレーブ回路４０１が駆動し、それぞれの検査用ＬＳＩによる電子部品の接続検査結果を重畳して、最終的に再度マスタ回路４３１に入力端子に入力する。なお、図４では３つのスレーブ回路４０１が接続された様子を示しているが、本願発明はこれに限定されるものではなく、４つ以上でもかまわない。
【００３３】
図６は３つのスレーブ回路４０１によるシリアル通信を説明するためのタイミングチャートである。３つのスレーブ回路（ＳＬ１，２，３）において、順にＳｔａｒｔ信号が伝搬して行く過程で各ＬＳＩの状態（ＳＬ１＿ｒｅｇ、ＳＬ２＿ｒｅｇ、ＳＬ３＿ｒｅｇ）が後段に転送されていくことがわかる。これにより、マスタ回路４３１は、複数の検査用ＬＳＩでの検査結果をほぼ同時に入力することになる。つまり、各検査用ＬＳＩから出力される検査信号を順番に重畳して、最終的に制御用ＬＳＩに入力し、制御用ＬＳＩにおいて各電子部品の接続の適否を判定する。これにより、制御用ＬＳＩ２２１は、複数の電子部品について同時に接続の適否を判断する。
【００３４】
マスタ側では、最初に出力したＳｔａｒｔ信号と最終的に戻ってきたＳｔａｒｔ信号の間隔をカウントすることで、基板上にいくつのスレーブ回路が接続されているかが認識できる。制御用ＬＳＩから出力されたスタート信号（Ｓｔａｒｔ信号）を、全ての検査用ＬＳＩにおいて順番に遅延させた後、制御用ＬＳＩに戻す構成となっている。このため、制御用ＬＳＩは、スタート信号の出力から入力までの全遅延時間をカウントすることで、全ての検査用回路の個数を検知する。図６に示す例ではＣｏｕｎｔｅｒ値が３の時点でＳｔａｒｔ信号が戻っているので、スレーブ回路が基板上に３つ存在することが分かる。このようにＣｏｕｎｔｅｒ値を使って基板上のスレーブ回路の個数を把握できるので、あらかじめ接続数を認識する必要はない。
【００３５】
図７は本実施の形態における検査用ＬＳＩにおけるカウント処理を示すフローチャートである。まず、ステップＳ７０２では、イニシャライゼイションとして、Ｃｏｕｎｔｅｒ値をクリアする。次に、ステップＳ７０３にてＳｔａｒｔ信号を出力する（Ｓｔａｒｔ  ｆｌａｇに１を代入する）。次に、Ｃｌｏｃｋの立ち上がりを見て（Ｓ７０４）、Ｃｌｏｃｋの立ち上がりごとに内部Ｃｏｕｎｔｅｒをインクリメントする（Ｓ７０５）。このインクリメントを、出力したＳｔａｒｔ信号が再びＨｉｇｈになるまで繰り返される（Ｓ７０６）。Ｓｔａｒｔ信号がＨｉｇｈになった時にはＣｏｕｎｔｅｒ値をＲｅａｄＣｏｕｎｔｅｒに格納する（Ｓ７０７）。そして、Ｃｌｏｃｋの立ち上がりごとにＤａｔａ信号を内部レジスタに格納しつつ（Ｓ７０９）、ＲｅａｄＣｏｕｎｔｅｒ値をデクリメントする（Ｓ７１０）。そして、ＲｅａｄＣｏｕｎｔｅｒ値が“０”になるまで、繰り返しＤａｔａ信号を内部レジスタに格納する（Ｓ７０８からＳ７１１）。
【００３６】
これのフローで各電子部品の接続の適否を判定可能となる。本実施の形態では通信の欠落・ノイズ等の影響を考え図７のＳ７０９のレジスタを３以上用意し、図７のフローで複数回データを格納した後に多数決でデータの判断を行う。
【００３７】
以上のように、電子部品の接続検査を、電流検知と電圧検知を混合して適切に行い、その検知結果をシリアル通信を用いて効率的に収集することにより、製造および市場でのトラブル抑制を低コストで実現する。
【００３８】
（第２実施形態）
第１実施形態では、全ての検査用ＬＳＩと制御用ＬＳＩを全ての検査用ＬＳＩをクロックによって同期させているが、本願発明はこれに限定されるものではない。例えば、全ての検査用ＬＳＩを一列に接続し、最後に制御用ＬＳＩを接続する構成としてもよい。
【００３９】
各検査用ＬＳＩにおいて、電子部品が接続されていれば、High-Highの二つのパルスを出力させ、電子部品が接続されていなければ、High-Lowというパルスを出力させることにし、これらの２つのパルスを、一定時間の遅延させつつ重畳すれば、前側のパルスをカウントすることで全電子部品数が分かり、後ろ側のパルスがLowの検査用ＬＳＩを特定すれば、各ＬＳＩをクロックで同期させなくても、どの電子部品の接続が適正でないのかを知ることができる。
【００４０】
この場合、クロック用のラインも、スタート信号用のラインも必要なくなり、第１実施形態に比べ、全体として回路を単純化できるという効果がある。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施形態に係るデジタル複写機の断面図である。
【図２】検査用ＬＳＩを有さない制御基板及びその周辺構成を示す図である。
【図３】本発明の実施形態に係る制御基板及びその周辺構成を示す図である。
【図４】本発明の実施形態に係るシリアル通信の構成を示す図である。
【図５】本発明の実施形態に係るスレーブ回路を示す図である。
【図６】本発明の実施形態に係るシリアル通信のタイミングチャートである。
【図７】本発明の実施形態に係るシリアル通信処理を示すフローチャートである。
【図１】
2008151715.tif 000003
【図２】
2008151715.tif 000004
【図３】
2008151715.tif 000005
【図４】
2008151715.tif 000006
【図５】
2008151715.tif 000007
【図６】
2008151715.tif 000008
【図７】
2008151715.tif 000009