(57)【要約】【課題】従来のＡＤ変換器およびＤＡ変換器においては変換スピードがマイクロオーダーと遅い。【解決手段】複数ビットのデータを書き込むことができるメモリセルを使い、ＡＤ変換を実現する。ＡＤ変換したいビット数分のデータを書き込むことが出来るメモリセル１〜４を準備し、それぞれのメモリセル１〜４には、ビット数で表現できるデータをあらかじめ書き込んでおく。ＡＤ変換したいアナログ信号をメモリセル１〜４への読み出し電圧として読み出しを行う。読み出しを行うと読み出し電圧より低い書き込みレベルのメモリセルがＯＮする。【選択図】図１
2008042356.tif 000002
【特許請求の範囲】
【請求項１】
ＡＤ変換する際の出力となるディジタル信号のビット数で表現できるディジタル値を書き込みレベルとして記憶し、読み出し信号の電圧が前記書き込みレベル以上の値のとき読み出し可能な複数のメセリセルを備え、
前記複数のメモリセルは前記ディジタル値が順次増加するものであり、同じ読み出し信号が入力されるＡＤ変換器。
【請求項２】
ＡＤ変換する際の出力となるディジタル信号のビット数で表現できるディジタル値を書き込みレベルとして記憶し、読み出し信号の電圧が前記書き込みレベル以上の値のとき読み出し可能な複数のメセリセルを備え、
前記複数のメモリセルは、前記ディジタル値が順次増加する第１のメモリセル群および第２のメモリセル群を有し、前記第１のメモリセル群と前記第２のメモリセル群は前記ディジタル値の書き込みレベルの基準となるリファレンス電圧が異なるＡＤ変換器。
【請求項３】
リファレンス電圧選択信号に応じて前記第１のメモリセル群または前記第２のメモリセル群を選択する手段を有する請求項２記載のＡＤ変換器。
【請求項４】
ＤＡ変換したいディジタル信号のビット数分のデータに対応した書き込み内容を記憶し読み出しの際に前記書き込み内容を出力させるメモリセルと、前記データに対応した前記書き込み内容を前記メモリセルに書き込む書き込み手段とを備えたＤＡ変換器。
【請求項５】
メモリセルの書き込み内容を読み出す際に流れるビット線電流を電圧に変換しアナログ出力とする電圧変換ブロックを有する請求項４記載のＤＡ変換器。
【請求項６】
ＤＡ変換したいディジタル信号のビット数で表現できるディジタル値に対応する書き込み内容を記憶し、読み出しの際前記書き込み内容を出力するメモリセルを備え、前記メモリセルは前記ディジタル値のデータ数分の個数を有し、各メモリセルは前記ディジタル値に応じてＤＡ変換されるべきメモリセルとして選択される選択手段を有するＤＡ変換器。
【請求項７】
選択手段は各メモリセルがディジタル信号に応じて選択されるためのアドレスを設け、前記アドレスを前記各メモリセルに書き込まれているデータと同じにした請求項６記載のＤＡ変換器。
【請求項８】
各メモリセルはアクセスするアドレス信号として、ＤＡ変換したいディジタル信号を入力するものであり、そのアドレス信号に対応したメモリセルを読み出す際流れるビット線電流を電圧に変換し、アナログ信号として出力する電圧変換手段を有する請求項７記載のＤＡ変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスの分野で、アナログ信号をディジタル信号へ変換するＡＤ変換器およびディジタル信号をアナログ信号へ変換するＤＡ変換器に関するものである。
【背景技術】
【０００２】
従来の一般的なＡＤ変換器はコンデンサを使用しており、ＤＡ変換器においては、抵抗およびコンデンサを使用している。また最近はＡＤ変換動作を高速化したものもある（例えば特許文献１参照）。
【特許文献１】特開平８−２９３７９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従来の技術では、ＡＤ変換時間およびＤＡ変換時間がμオーダかかってしまうという課題があった。
【０００４】
したがって、本発明の目的は、変換時間を短縮できるＡＤ変換器およびＤＡ変換器を提供することである。
【課題を解決するための手段】
【０００５】
本発明のＡＤ変換器は、ＡＤ変換する際の出力となるディジタル信号のビット数で表現できるディジタル値を書き込みレベルとして記憶し、読み出し信号の電圧が書き込みレベル以上の値のとき読み出し可能な複数のメセリセルを備え、
複数のメモリセルはディジタル値が順次増加するものであり、同じ読み出し信号が入力されるものである。
【０００６】
本発明の別のＡＤ変換器は、ＡＤ変換する際の出力となるディジタル信号のビット数で表現できるディジタル値を書き込みレベルとして記憶し、読み出し信号の電圧が書き込みレベル以上の値のとき読み出し可能な複数のメセリセルを備え、
複数のメモリセルは、ディジタル値が順次増加する第１のメモリセル群および第２のメモリセル群を有し、第１のメモリセル群と第２のメモリセル群はディジタル値の書き込みレベルの基準となるリファレンス電圧が異なるものである。
【０００７】
上記構成において、リファレンス電圧選択信号に応じて第１のメモリセル群または第２のメモリセル群を選択する手段を有する。
【０００８】
本発明のＤＡ変換器は、ＤＡ変換したいディジタル信号のビット数分のデータに対応した書き込み内容を記憶し読み出しの際に書き込み内容を出力させるメモリセルと、データに対応した書き込み内容をメモリセルに書き込む書き込み手段とを備えたものである。
【０００９】
上記構成において、メモリセルの書き込み内容を読み出す際に流れるビット線電流を電圧に変換しアナログ出力とする電圧変換ブロックを有する。
【００１０】
本発明の別のＤＡ変換器は、ＤＡ変換したいディジタル信号のビット数で表現できるディジタル値に対応する書き込み内容を記憶し、読み出しの際書き込み内容を出力するメモリセルを備え、メモリセルはディジタル値のデータ数分の個数を有し、各メモリセルはディジタル値に応じてＤＡ変換されるべきメモリセルとして選択される選択手段を有する。
【００１１】
上記構成において、選択手段は各メモリセルがディジタル信号に応じて選択されるためのアドレスを設け、アドレスを各メモリセルに書き込まれているデータと同じにしている。
【００１２】
上記構成において、各メモリセルはアクセスするアドレス信号として、ＤＡ変換したいディジタル信号を入力するものであり、そのアドレス信号に対応したメモリセルを読み出す際流れるビット線電流を電圧に変換し、アナログ信号として出力する電圧変換手段を有する。
【発明の効果】
【００１３】
本発明のＡＤ変換器およびＤＡ変換器によれば、基本的にメモリセルの読み出し動作でＡＤ変換およびＤＡ変換することができるため、変換時間は短くなる。例えば数十nsecオーダにすることができる。
【発明を実施するための最良の形態】
【００１４】
（第１の実施の形態）
本発明の第１の実施の形態のＡＤ変換器を図１を用いて説明する。ここでは、ＡＤ変換を行う際のディジタル出力が２ビットである場合を例にあげて説明する。
【００１５】
図１（ａ）において、１，２，３，４は、２ビットのデータを記憶できるメモリセルである。そのメモリセル１〜４には２ビットで表現できる値、例えば００、０１、１０、１１を書き込んである。
【００１６】
５は、ＡＤ変換したいアナログ信号のアナログ入力である。６は、メモリセル１，２，３，４を読み出す際、各メモリセル１，２，３，４のＯＮ／ＯＦＦ状態を判定するセンスアンプ（ＳＥＮＳＥＡＭＰ）である。７は、センスアンプ６で判定された結果である。８は、判定結果７より出力すべきディジタル信号９を決定する比較器である。
【００１７】
以上のように構成された本発明の第１の実施の形態について、以下に動作説明をする。
【００１８】
メモリセル１，２，３，４には、２ビットのディジタル信号で表現できる値を順次異なるすなわち順次増加するようにそれぞれ書き込んでおく。例えばメモリセル１には００、メモリセル２には０１、メモリセル３には１０、メモリセル４には１１を書き込む。書き込みレベルは例えば００が０Ｖ、０１が１Ｖ、１０が２Ｖ、１１が３Ｖに対応している。メモリセル１，２，３，４を、アナログ入力５のアナログ信号電圧で読み出す。アナログ信号電圧によって読み出されたメモリセル１，２，３，４の内、一つもしくは複数のメモリセルがオン（ＯＮ）する。どのメモリセルがＯＮ／ＯＦＦしたかをセンスアンプ６で判定する。たとえば、アナログ入力５の電圧が１．５Vとする。図１（ｂ）に示すように、メモリセル１，２，３，４の読み出し電圧（Ｖｔ）が１．５Vであれば、１．５Vより低い書き込みレベルのメモリセル１，２がＯＮ、メモリセル３，４はＯＦＦとセンスアンプ６で判定される。その判定結果７が比較器８への入力となり、比較器８では、その判定結果より、ディジタル信号９を決定する。例えば、比較器８はＯＮしたメモリセル１、２の中で一番大きいデータをディジタル出力とする。
【００１９】
こうすることで、メモリセル１〜４への読み出し動作でＡＤ変換が行えるため、例えば数十ナノオーダー程度に、変換スピードが速くなる。
（第２の実施の形態）
本発明の第２の実施の形態を図２を用いて説明する。ここでは、ＡＤ変換を行う際のディジタル出力が２ビットである場合を例にあげて説明する。
【００２０】
図２（ａ）において、２１，２２，２３，２４、および２６，２７，２８，２９は、それぞれ２ビットのデータを記憶できる複数のメモリセルである。メモリセル２１，２２，２３，２４はＡＤ変換時のリファレンス電圧３Ｖ時に対応したメモリセルである。メモリセル２１，２２，２３，２４には２ビットで表現できる値をそれぞれのメモリセルへ書き込んである。
【００２１】
メモリセル２６，２７，２８，２９はＡＤ変換時のリファレンス電圧５Ｖ時に対応したメモリセルである。メモリセル２６，２７，２８，２９には２ビットで表現できる値をそれぞれのメモリセルへ書き込んである。
【００２２】
２５は、ＡＤ変換したいアナログ信号である。３０は、ＡＤ変換時のリファレンス電圧を選択するリファレンス電圧選択信号である。３５は、リファレンス電圧選択信号３０よりメモリセル２１，２２，２３，２４とメモリセル２６，２７，２８，２９のどちらのメモリセル群をアナログ入力２５で読み出すかを選択するメモリセル選択ブロックである。
【００２３】
３１は、メモリセル２１，２２，２３，２４、またはメモリセル２６，２７，２８，２９を読み出す際、各メモリセルのＯＮ／ＯＦＦ状態を判定するセンスアンプ（ＳＥＮＳＥＡＭＰ）である。３２は、センスアンプ３１で判定された結果である。３３は、判定結果３２より出力ディジタル信号を決定する比較器である。比較器３３の構成は第１の実施の形態と同様である。
【００２４】
以上のように構成された本発明の第２の実施の形態について、以下に動作説明をする。メモリセル２１，２２，２３，２４には、２ビットのディジタル信号で表現できる値をそれぞれ書き込んでおく。メモリセル２１，２２，２３，２４の書き込みレベルは、リファレンス電圧３Ｖとした際の書き込みレベルとする。メモリセル２１には００（書き込みレベル０Ｖ）、メモリセル２２には０１（書き込みレベル１Ｖ）、メモリセル２３には１０（書き込みレベル２Ｖ）、メモリセル２４には１１（書き込みレベル３Ｖ）を書き込んでおく。
【００２５】
メモリセル２６，２７，２８，２９には、２ビットのディジタル信号で表現できる値をそれぞれ書き込んでおく。メモリセル２６，２７，２８，２９の書き込みレベルは、リファレンス電圧５Ｖとした際の書き込みレベルとする。メモリセル２６には００（書き込みレベル１．２５Ｖ）、メモリセル２７には０１（書き込みレベル２．５Ｖ）、メモリセル２８には１０（書き込みレベル３．７５Ｖ）、メモリセル２９には１１（書き込みレベル５Ｖ）を書き込んでおく。メモリセル選択ブロック３５の入力としてアナログ変換したいアナログ入力２５のアナログ信号とリファレンス電圧選択信号３０を入力する。
【００２６】
メモリセル選択ブロック３５では、リファレンス電圧選択信号３０より、リファレンス電圧３Ｖ用に書き込んだメモリセル２１，２２，２３，２４、またはリファレンス電圧５Ｖ用に書き込んだメモリセル２６，２７、２８、２９、のどちらのメモリセルをアナログ入力２５で読み出すかを選択する。メモリセル選択ブロック３５で選択されたメモリセル２１，２２，２３，２４または２６，２７，２８，２９を、アナログ入力２５の電圧によって読み出されたメモリセル２１，２２，２３，２４、または２６，２７，２８，２９の内、一つもしくは複数のメモリセルがＯＮする。どのメモリセルがＯＮ／ＯＦＦしたかをセンスアンプ３１で判定する。たとえば、アナログ入力２５の電圧が２．５Vとし、リファレンス電圧選択信号３０によりメモリセル２６，２７，２８，２９が選択されたとする。この場合、図２（ｂ）に示すように、メモリセル２６，２７，２８，２９の読み出し電圧（Ｖｔ）が２．５Vであれば、２．５Vより低い書き込みレベルのメモリセル２６，２７がＯＮ、メモリセル２８，２９はＯＦＦとセンスアンプ３１で判定される。その判定結果３２が比較器３３への入力となり、比較器３３では、その判定結果より、ディジタル出力３４のディジタル信号を決定する。同様にアナログ入力２５のアナログ電圧が１．５Vとし、リファレンス電圧選択信号３０によりメモリセル２１，２２，２３，２４が選択されたとする。この場合、図２（ｃ）に示すように、１．５Vより低い書き込みレベルのメモリセル２１，２２がＯＮ、メモリセル２３，２４はＯＦＦとセンスアンプ３１で判定される。
【００２７】
この変換方法によれば、メモリセルの記憶状態を書き換えることなく、リファレンス電圧が異なるＡＤ変換を実施することができる。
【００２８】
なお、第１の実施の形態および第２の実施の形態において、メモリセルは、ＡＤ変換したいビット数分のデータを書き込むことが出来るメモリセルを準備していた。例えば２ビットの場合は４個のメモリセル、３ビットの場合は８個のメモリセルであるが、それよりも少なくてもＡＤ変換可能である。
（第３の実施の形態）
本発明の第３の実施の形態を図３を用いて説明する。ＤＡ変換をする際のディジタル入力が２ビットの場合を例にあげて説明する。
【００２９】
図３（ａ）に示すように、４３は、２ビットのデータを書き込むことができるメモリセルである。４１は、ＤＡ変換したいディジタル信号を入力するディジタル入力である。４２は、ＤＡ変換したいディジタル入力４１からのディジタル信号に応じて、メモリセル４３への書き込み電圧を設定する書き込み電圧設定ブロックである。４６は、書き込み電圧設定ブロック４２で設定した電圧で書き込んだ後、メモリセル４３を読み出すため読み出し電圧出力部より出力する読み出し電圧である。４４は、メモリセル４３を読み出し電圧４６で読み出した際、ビット線４７へ流れるセル電流を電圧へ変換する電圧変換ブロックである。４５は電圧変換ブロック４４で、セル電流から変換されたアナログ信号を出力するアナログ出力４５である。
【００３０】
以上のように構成された本発明の第３の実施の形態について、以下に動作説明をする。
【００３１】
ＤＡ変換する際のディジタル入力４１より入力するディジタル信号を設定する。ディジタル信号は書き込み電圧設定ブロック４２で、ディジタル入力４１に応じた書き込み電圧を設定する。図３（ｂ）に示すように、たとえば、ディジタル信号００であれば、書き込み電圧レベル（Ｖｔ）を３Ｖに設定する。ディジタル入力０１であれば書き込み電圧４Ｖ、ディジタル入力１０であれば書き込み電圧を５Ｖに設定する。ディジタル入力１１であれば、書き込み電圧６Ｖを選択する。なお、本実施の形態では、電圧を選択する場合を説明したが、電圧ではなく書き込みパルス幅をディジタル入力４１に応じて変更させる実現方法もある。
【００３２】
書き込み電圧設定ブロック４２で設定された電圧でメモリセル４３に書き込みを行う。書き込みを行った後、読み出し電圧４６でメモリセル４３を読み出す。メモリセル４３を読み出すと、ビット線４７には書き込み電圧または書き込みパルスなど書き込み内容に対応したセル電流が流れる。このセル電流を電圧変換ブロック４４で電圧へ変換する。変換された電圧をアナログ入力４５として出力し、ＤＡ変換を実現する。
（第４の実施の形態）
本発明の第４の実施の形態を図４を用いて説明する。ここでは、ＤＡ変換の際にディジタル出力が２ビットである場合を例にあげて説明する。
【００３３】
５１，５２，５３，５４は、２ビットのデータを記憶できるメモリセルである。そのメモリセルには２ビットで表現できる値をそれぞれのメモリセルへ書き込んである。
【００３４】
５５は、ＤＡ変換したいディジタル信号であり、読み出し信号である。５７，５８，５９，６０は、メモリセル５１，５２，５３，５４を読み出し際にセル電流が流れるビット線である。５６は、メモリセル５１，５２，５３，５４を読み出す際、ビット線５７，５８，５９，６０を流れるセル電流を電圧へ変換する電圧変換ブロックである。６１はＤＡ変換したアナログ出力である。
【００３５】
以上のように構成された本発明の第４の実施の形態について、以下に動作を説明する。
【００３６】
メモリセル５１，５２，５３，５４へはあらかじめ２ビットのデータを書き込んでおく。メモリセル５１は００、メモリセル５２は０１、メモリセル５３は１０、メモリセル５４は１１が書き込みディジタル値であり、また、各メモリセル５１〜５４へは、各メモリセルへ書き込んであるデータと同じデータを割り当てておく。メモリセル５１のアドレスは００、メモリセル５２のアドレスは０１、メモリセル５３のアドレスは１０、メモリセル５４のアドレスは１１とする。たとえばディジタル入力５５が１０であれば、メモリセル５３が読み出される。メモリセル５３には１０のデータが書き込まれているので、１０のデータに対応したセル電流がビット線５９へ流れる。電圧変換ブロック５６では、ビット線５９へ流れたセル電流を電圧へ変換する。変換された電圧がＤＡ変換結果であるアナログ出力６１となる。
【００３７】
このＤＡ変換方法を用いることにより、ＤＡ変換時間を短くすることが出来る。
【図面の簡単な説明】
【００３８】
【図１】（ａ）は本発明の第１の実施の形態の説明図、（ｂ）は読み出し電圧（Ｖｔ）に対するメモリセルの動作状態を説明する説明図である。
【図２】（ａ）は本発明の第２の実施の形態の説明図、（ｂ）および（ｃ）は読み出し電圧（Ｖｔ）に対するメモリセルの動作状態を説明する説明図である。
【図３】（ａ）は本発明の第３の実施の形態の説明図、（ｂ）は読み出し電圧（Ｖｔ）に対するメモリセルの動作状態を説明する説明図である。
【図４】（ａ）は本発明の第４の実施の形態の説明図である。
【符号の説明】
【００３９】
１〜４  メモリセル
５  アナログ入力
６  センスアンプ
９  ディジタル出力
２１〜２４  メモリセル
２５  アナログ入力
２６〜２７  メモリセル
３０  リファレンス電圧選択信号
３１  センスアンプ
３４  ディジタル出力
４１  ディジタル入力
４２  書き込み電圧設定ブロック
４３  メモリセル
４４  電圧変換ブロック
４５  アナログ出力  
５１〜５４  メモリセル
５５  ディジタル入力
５６  電圧変換ブロック
５７〜６０  ビット線  
６１  アナログ出力
【図１】
2008042356.tif 000003
【図２】
2008042356.tif 000004
【図３】
2008042356.tif 000005
【図４】
2008042356.tif 000006