(57)【要約】【課題】ＩｎＰ半導体基板から電流ブロック部へのドーパントの拡散を抑えることができる半導体光素子を提供する。【解決手段】半導体光素子１は、硫黄がドープされており、表面におけるＥＰＤが１００ｃｍ−２以下であるＩｎＰ半導体基板３と、活性層７を含むメサ状の光導波路部５と、光導波路部５の側面を埋め込む電流ブロック部１３と、ｎ型ＩｎＰ半導体からなり活性層７及び電流ブロック部１３とＩｎＰ半導体基板３との間に設けられたｎ型半導体層９とを備える。この構成により、ＩｎＰ半導体基板３と電流ブロック部１３とが直接接しないので、ＩｎＰ半導体基板３から電流ブロック部１３へのドーパント（Ｓ）の拡散を効果的に抑制できる。【選択図】図１
2008098297.tif 000002
【特許請求の範囲】
【請求項１】
硫黄がドープされており、表面におけるエッチピット密度が１００ｃｍ−２以下であるＩｎＰ半導体基板と、
活性層を含み、前記ＩｎＰ半導体基板の前記表面上に設けられたメサ状の光導波路部と、
前記光導波路部の側面を埋め込むように前記ＩｎＰ半導体基板の前記表面上に配置された電流ブロック部と、
前記ＩｎＰ半導体基板と同じ導電型のＩｎＰ系化合物半導体を含み、前記活性層及び前記電流ブロック部と前記ＩｎＰ半導体基板との間に設けられた半導体層と
を備えることを特徴とする、半導体光素子。
【請求項２】
前記ＩｎＰ半導体基板のキャリア濃度が３×１０１８ｃｍ−３以上であることを特徴とする、請求項１に記載の半導体光素子。
【請求項３】
前記半導体層のキャリア濃度が前記ＩｎＰ半導体基板のキャリア濃度よりも小さいことを特徴とする、請求項１または２に記載の半導体光素子。
【請求項４】
前記ＩｎＰ半導体基板と前記電流ブロック部との間の前記半導体層の厚さが０．３μｍ以上であることを特徴とする、請求項１〜３のいずれか一項に記載の半導体光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩｎＰ系の半導体光素子に関するものである。
【背景技術】
【０００２】
図４に、従来のＩｎＰ系半導体光素子の構成例を示す。この半導体光素子１００は、例えば半導体レーザといった素子であり、ｎ型ＩｎＰ半導体基板１０１と、このｎ型ＩｎＰ半導体基板１０１の表面上に設けられた半導体光導波路１０２と、この半導体光導波路１０２の側面を埋め込むように設けられた電流ブロック部１０３と、半導体光導波路１０２上および電流ブロック部１０３上に設けられたｐ型ＩｎＰ半導体層１０４とを備える。
【０００３】
半導体光導波路１０２は、ｎ型ＩｎＰ半導体基板１０１上に設けられたｎ型ＩｎＰ半導体層１０５、このｎ型ＩｎＰ半導体層１０５上に設けられた活性層１０６、およびこの活性層１０６上に設けられたｐ型ＩｎＰ半導体層１０７を含む。電流ブロック部１０３は、ｎ型ＩｎＰ半導体基板１０１上に設けられたｐ型ＩｎＰ半導体層１０８と、このｐ型ＩｎＰ半導体層１０８上に設けられたｎ型ＩｎＰ半導体層１０９と、このｎ型ＩｎＰ半導体層１０９上に設けられたｐ型ＩｎＰ半導体層１１０とを含む。また、半導体光素子１００は、ｎ型ＩｎＰ半導体基板１０１の裏面に設けられたカソード電極１１１と、ｐ型ＩｎＰ半導体層１０４上に設けられたアノード電極１１２とを備える。
【０００４】
図４に示した半導体光素子１００を製造する際には、まず、ｎ型ＩｎＰ半導体基板１０１上にｎ型ＩｎＰ半導体層１０５、活性層１０６、及びｐ型ＩｎＰ半導体層１０７を順に成長させ、これらの層をｎ型ＩｎＰ半導体基板１０１に達する深さまでエッチングすることにより、半導体光導波路１０２を形成する。そして、半導体光導波路１０２の側面を埋め込むように、ｐ型ＩｎＰ半導体層１０８、ｎ型ＩｎＰ半導体層１０９、およびｐ型ＩｎＰ半導体層１１０を順に成長させる。その後、ｐ型ＩｎＰ半導体層１０４を成長させ、カソード電極１１１及びアノード電極１１２を形成する。
【０００５】
なお、特許文献１には、上述した構成を備える半導体装置およびその製造方法が開示されている。
【０００６】
【特許文献１】特開平８−２５０８０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
半導体光素子に用いられるＩｎＰ半導体基板は、転位密度が低いことが好ましい。例えば、高歪み多重量子井戸構造などを積層する際に、低転位密度の基板を用いることにより該構造中の転位欠陥を低減できる。近年では、硫黄（Ｓ）を高濃度でドープすることにより、表面におけるエッチピット密度が１００ｃｍ−２以下といった極めて低い転位密度のＩｎＰ半導体基板が実現されつつある。
【０００８】
しかしながら、上述したｎ型ＩｎＰ半導体基板１０１に硫黄（Ｓ）が高濃度でドープされていると、次の問題が生じる。すなわち、ｎ型ＩｎＰ半導体基板１０１上にｐ型ＩｎＰ半導体層１０８を成長させる際に、このｐ型ＩｎＰ半導体層１０８へｎ型ＩｎＰ半導体基板１０１からドーパント（Ｓ）が拡散してしまう。これにより、ｎ型ＩｎＰ半導体基板１０１とｐ型ＩｎＰ半導体層１０８との界面付近に空乏層が形成されるので、素子の寄生容量が増加し、また、逆方向耐電圧性能が低下してしまう。
【０００９】
本発明は、上記の問題点を鑑みてなされたものであり、ＩｎＰ半導体基板から電流ブロック部へのドーパントの拡散を抑えることができる半導体光素子を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記した課題を解決するために、本発明による半導体光素子は、硫黄がドープされており、表面におけるエッチピット密度が１００ｃｍ−２以下であるＩｎＰ半導体基板と、活性層を含み、ＩｎＰ半導体基板の表面上に設けられたメサ状の光導波路部と、光導波路部の側面を埋め込むようにＩｎＰ半導体基板の表面上に配置された電流ブロック部と、ＩｎＰ半導体基板と同じ導電型のＩｎＰ系化合物半導体を含み、活性層及び電流ブロック部とＩｎＰ半導体基板との間に設けられた半導体層とを備えることを特徴とする。
【００１１】
上記した半導体光素子においては、ＩｎＰ半導体基板と同じ導電型のＩｎＰ半導体層が、電流ブロック部とＩｎＰ半導体基板との間に設けられている。従って、この半導体光素子によれば、ＩｎＰ半導体基板と電流ブロック部とが直接接しないので、ＩｎＰ半導体基板から電流ブロック部へのドーパントの拡散を効果的に抑制できる。
【００１２】
また、半導体光素子は、ＩｎＰ半導体基板のキャリア濃度が３×１０１８ｃｍ−３以上であることを特徴としてもよい。ＩｎＰ半導体基板の表面におけるエッチピット密度が１００ｃｍ−２以下である場合、硫黄ドープによるＩｎＰ半導体基板のキャリア濃度は、このように高い濃度となる。上記した半導体光素子によれば、ＩｎＰ半導体基板がこのように高いキャリア濃度を有していても、ＩｎＰ半導体基板から電流ブロック部へのドーパントの拡散を効果的に抑制できる。
【００１３】
また、半導体光素子は、半導体層のキャリア濃度がＩｎＰ半導体基板のキャリア濃度よりも小さいことを特徴としてもよい。これにより、電流ブロック部へのドーパントの拡散をより効果的に抑制できる。
【００１４】
また、半導体光素子は、ＩｎＰ半導体基板と電流ブロック部との間の半導体層の厚さが０．３μｍ以上であることを特徴としてもよい。これにより、電流ブロック部へのドーパントの拡散をより効果的に抑制できる。
【発明の効果】
【００１５】
本発明の半導体光素子によれば、ＩｎＰ半導体基板から電流ブロック部へのドーパントの拡散を抑えることができる。
【発明を実施するための最良の形態】
【００１６】
以下、添付図面を参照しながら本発明による半導体光素子の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１７】
図１は、本発明に係る半導体光素子の一実施形態として、半導体光素子１の構成を示す断面図である。なお、この図１は、半導体光素子１の光導波方向と直交する断面を示している。本実施形態の半導体光素子１は、例えば半導体レーザ素子や半導体光変調素子といった素子である。以下、図１を参照しながら、本実施形態による半導体光素子１の構成について説明する。
【００１８】
半導体光素子１は、光導波路部５、ＩｎＰ半導体基板３、及び電流ブロック部１３を備える。ＩｎＰ半導体基板３は、硫黄（Ｓ）がドープされたｎ型ＩｎＰ半導体からなる。ＩｎＰ半導体基板３の表面（主面３ａ）におけるエッチピット密度（ＥＰＤ）は１００ｃｍ−２以下であり、このように低いＥＰＤを実現できるＩｎＰ半導体基板３のキャリア濃度は３×１０１８ｃｍ−３以上（好ましくは、６×１０１８ｃｍ−３〜７×１０１８ｃｍ−３）である。光導波路部５は、ＩｎＰ半導体基板３の主面３ａ上に設けられており、所定の軸方向（図１では、紙面と垂直な方向）に延びるメサ状に形成されている。光導波路部５は、活性層７、ｎ型（第１導電型）半導体層９の一部（第２の領域９ｂ）、およびｐ型（第２導電型）半導体層１１を含んで構成されている。
【００１９】
ｎ型半導体層９は、例えばシリコン（Ｓｉ）などのｎ型ドーパントを含むＩｎＰ系化合物半導体を主に含んで構成されている。ｎ型半導体層９のキャリア濃度はＩｎＰ半導体基板３のキャリア濃度よりも低く、例えば２×１０１８ｃｍ−３以下（好ましくは１×１０１８ｃｍ−３）といった濃度である。ｎ型半導体層９は、ＩｎＰ半導体基板３の主面３ａ上の全面に亘って形成された第１の領域９ａと、該第１の領域９ａ上に形成され光導波路部５に含まれる第２の領域９ｂとを含んで構成されている。また、活性層７は、ＩｎＰ系化合物半導体を主に含む。活性層７は、ｎ型半導体層９の第２の領域９ｂ上に設けられている。活性層７は、単一の半導体層から成ることもできるが、単一量子井戸（ＳＱＷ）構造あるいは多重量子井戸（ＭＱＷ）構造を有することが好ましく、特に高歪みＭＱＷ構造が好適である。
【００２０】
ｐ型半導体層１１は、例えば亜鉛（Ｚｎ）などのｐ型ドーパントを含むＩｎＰ系化合物半導体を主に含んで構成されている。ｐ型半導体層１１は、活性層７上に設けられている。活性層７の屈折率はｎ型半導体層９及びｐ型半導体層１１の屈折率より大きいので、活性層７、ｎ型半導体層９、及びｐ型半導体層１１は、光導波路を構成する。つまり、ｎ型半導体層９はｎ型クラッド層として働き、ｐ型半導体層１１はｐ型クラッド層として働く。
【００２１】
電流ブロック部（電流狭窄部）１３は、光導波路部５の両側面を埋め込むようにＩｎＰ半導体基板３の主面３ａ上に配置されている。電流ブロック部１３は、ｐ型半導体層１５、ｎ型半導体層１７、及びｐ型半導体層１９を含んで構成されている。ｐ型半導体層１５は、ｎ型半導体層９の第１の領域９ａ上及び光導波路部５の両側面上に亘って設けられており、ｐ型ドーパントを含むＩｎＰ系化合物半導体を主に含んで構成されている。ｎ型半導体層１７は、ｐ型半導体層１５上に設けられており、ｎ型ドーパントを含むＩｎＰ系化合物半導体を主に含んで構成されている。ｐ型半導体層１９は、ｎ型半導体層１７上に設けられており、ｐ型ドーパントを含むＩｎＰ系化合物半導体を主に含んで構成されている。
【００２２】
このように、電流ブロック部１３は、ｎ型半導体層９上において、ｐ型半導体及びｎ型半導体が交互に積層された構造を有する。従って、電流ブロック部１３は、半導体光素子１に供給された電流を光導波路部５へ効率的に導くように働く。
【００２３】
半導体光素子１は、ｐ型半導体層２１を更に備える。ｐ型半導体層２１は、光導波路部５上および電流ブロック部１３上に亘って設けられている。ｐ型半導体層２１は、ｐ型ドーパントを含むＩｎＰ系化合物半導体を主に含んで構成されており、光導波路の導波光を閉じ込める第２のクラッド層として働く。また、半導体光素子１は、ｐ型半導体層２１上にコンタクト層２３を更に備える。コンタクト層２３は、ｐ型ドーパントを含む化合物半導体を主に含んで構成されており、後述するアノード電極２７と光導波路部５とを電気的に接続する。
【００２４】
コンタクト層２３上には、絶縁膜２５が設けられている。絶縁膜２５は、例えばＳｉＯ２などの絶縁性のシリコン系無機材料を主に含む。
【００２５】
半導体光素子１は、光導波路部５上に設けられたアノード電極２７を更に備える。アノード電極２７は、絶縁膜２５の開口２５ａを介してコンタクト層２３とオーミック接合を構成することにより、光導波路部５に電気的に接続されている。アノード電極２７は、絶縁膜２５上に形成された図示しないパッド電極と電気的に接続されており、このパッド電極には、半導体光素子１の外部回路とアノード電極２７とを電気的に接続するためのボンディングワイヤ等が接合される。また、半導体光素子１は、ＩｎＰ半導体基板３の裏面３ｂ上に設けられたカソード電極２９を更に備える。カソード電極２９は、裏面３ｂの全面に設けられており、ＩｎＰ半導体基板３とオーミック接合を構成している。
【００２６】
なお、半導体光素子１の好適な実施例としては、下記のものが例示される。
活性層７：井戸層（膜厚６ｎｍ）及びバリア層（膜厚７ｎｍ）の１１層積層による高歪みＭＱＷ構造、圧縮歪み０．８％、光閉じ込め層を含む合計膜厚２６２ｎｍ
ｎ型半導体層９：ＳｉドープＩｎＰ（第１の領域９ａの膜厚０．３μｍ、第１の領域９ａ及び第２の領域９ｂの合計膜厚１．５μｍ）
ｐ型半導体層１１：ＺｎドープＩｎＰ（膜厚４４０ｎｍ）
電流ブロック部１３：ＺｎドープＩｎＰ（ｐ型半導体層１５）、ＳｉドープＩｎＰ（ｎ型半導体層１７）、及びＺｎドープＩｎＰ（ｐ型半導体層１９）、合計膜厚２μｍ
ｐ型半導体層２１：ＺｎドープＩｎＰ
コンタクト層２３：ＺｎドープＩｎＧａＡｓ
【００２７】
ここで、本実施形態による半導体光素子１の製造方法の一例について、図２及び図３を参照しながら説明する。なお、図２及び図３は、半導体光素子１の製造工程を示す断面図であり、図１に示した断面と同じ断面を示している。
【００２８】
まず、ＥＰＤが１００ｃｍ−３以下であるｎ型ＩｎＰ半導体基板を用意する。そして、図２（ａ）に示すように、ｎ型ＩｎＰ半導体基板３の主面３ａ上に、ｎ型半導体層９となるｎ型ＩｎＰ半導体膜３１、活性層７となるＩｎＧａＡｓＰ／ＩｎＰ超格子多重積層膜３３を順次成長させる。好適な実施例では、これらの半導体膜３１及び３３を、有機金属気相成長（ＭＯＣＶＤ）法によりエピタキシャル成長させるとよい。なお、このとき、ｎ型ＩｎＰ半導体膜３１は、ｎ型ＩｎＰ半導体膜３１上の他の半導体膜を結晶性よく成長させるためのバッファ層として働く。
【００２９】
ここで、半導体レーザ素子を製造する場合には、活性層７に回折格子（グレーティング）として機能する周期的な溝を形成するとよい。その後、図２（ａ）に示すように、活性層７上に、ｐ型半導体層１１となるｐ型ＩｎＰ半導体膜３５、及びｐ型ＩｎＧａＡｓ半導体膜３７を順次成長させる。
【００３０】
続いて、図２（ｂ）に示すように、光導波方向を長手方向とするマスクＭをｐ型ＩｎＧａＡｓ半導体膜２７上に形成する。マスクＭは、例えばシリコン系無機絶縁材料を用いて形成される。そして、ＩｎＧａＡｓＰ／ＩｎＰ超格子多重積層膜３３及びｐ型ＩｎＰ半導体膜３５のうちマスクＭで覆われていない部分をエッチングにより除去する。このとき、ｎ型ＩｎＰ半導体基板３が露出する前に（ｎ型ＩｎＰ半導体膜３１の途中となる深さで）エッチングを停止する。これにより、第１の領域９ａ及び第２の領域９ｂを含むｎ型半導体層９が形成され、また、第２の領域９ｂ、活性層７、及びｐ型半導体層１１を有するメサ状の光導波路部５が形成される。その後、マスクＭおよびｐ型ＩｎＧａＡｓ半導体膜３７をウェットエッチングにより除去する。なお、ｎ型ＩｎＰ半導体基板３が露出する前にエッチングを停止するためには、ｎ型ＩｎＰ半導体膜３１の厚さ（すなわちｎ型半導体層９の厚さ）が１．２μｍ以上あることが好ましい。
【００３１】
続いて、図３（ａ）に示すように、メサ状の光導波路部５を両側から埋め込むように、ｐ型半導体層１５となるｐ型ＩｎＰ半導体膜、ｎ型半導体層１７となるｎ型ＩｎＰ半導体膜、及びｐ型半導体層１９となるｐ型ＩｎＰ半導体膜をｎ型半導体層９上（主に、第１の領域９ａ上）に順次成長させる。好適な実施例では、これらの半導体膜を、それぞれＭＯＣＶＤ法によりエピタキシャル成長させるとよい。また、ｐ型半導体層１５となるｐ型ＩｎＰ半導体膜を、光導波路部５の側面に接触するように形成するとよい。こうして、ｐ型半導体層１５、ｎ型半導体層１７、及びｐ型半導体層１９からなる電流ブロック部１３が形成される。
【００３２】
続いて、図３（ｂ）に示すように、光導波路部５上及び電流ブロック部１３上に亘って、ｐ型半導体層２１となるｐ型ＩｎＰ半導体膜、及びコンタクト層２３となるｐ型ＩｎＧａＡｓ半導体膜をＭＯＣＶＤ法により順次エピタキシャル成長させる。その後、ＳｉＯ２といった絶縁性のシリコン系無機材料からなる絶縁膜２５（図１参照）をコンタクト層２３上に形成し、アノード電極２７及びカソード電極２９（図１参照）を形成することによって、図１に示した半導体光素子１が完成する。
【００３３】
本実施形態の半導体光素子１によって得られる効果について、以下に説明する。従来の半導体光素子（図４参照）においては、電流ブロック部の厚さを確保するために、メサ状の光導波路部を形成する際のエッチングをｎ型ＩｎＰ半導体基板が露出する程度に深く行っていた。この場合、電流ブロック部のｐ型半導体層がｎ型ＩｎＰ半導体基板に接することとなり、基板にドープされた硫黄（Ｓ）が電流ブロック部側に拡散してしまう。
【００３４】
しかし、このような問題は、ＩｎＰ半導体基板の転位密度が高い（例えばＥＰＤが１０００ｃｍ−２、キャリア濃度が１×１０１８ｃｍ−３〜２×１０１８ｃｍ−３）ときには生じなかった。近年、高歪みＭＱＷ活性層における結晶欠陥を低減する等の要請によって、ＩｎＰ半導体基板の転位密度が小さく抑えられたことにより、このような問題が顕著となったのである。このように、本発明者らは、ＩｎＰ半導体基板の転位密度とドーパントの拡散との関係に着目し、本発明の構成を想到するに至った。
【００３５】
すなわち、本実施形態の半導体光素子１においては、ＩｎＰ半導体基板３と同じ導電型（ｎ型）のＩｎＰ半導体層９が、電流ブロック部１３（ｐ型半導体層１５）とＩｎＰ半導体基板３との間に設けられている。従って、半導体光素子１によれば、ＩｎＰ半導体基板３と電流ブロック部１３（ｐ型半導体層１５）とが直接接しないので、ＩｎＰ半導体基板３から電流ブロック部１３（ｐ型半導体層１５）へのドーパント（硫黄（Ｓ））の拡散を効果的に抑制できる。
【００３６】
より詳細には、ＳドープＩｎＰ半導体がＳｉドープＩｎＰ半導体と接した場合におけるドーパント（Ｓ）の拡散量は、ＳドープＩｎＰ半導体がＺｎドープＩｎＰ半導体と接した場合におけるドーパント（Ｓ）の拡散量よりも少ない。従って、ＩｎＰ半導体基板３からｎ型半導体層９へのドーパント（Ｓ）の拡散量は微量となる。また、シリコン（Ｓｉ）の拡散係数は、硫黄（Ｓ）の拡散係数よりも小さい。従って、ｎ型半導体層９とｐ型半導体層１５との界面においてはドーパントは殆ど拡散しない。すなわち、本実施形態の半導体光素子１によれば、ＩｎＰ半導体基板３からｐ型半導体層１５へのドーパント（Ｓ）の拡散を効果的に抑制できる。そして、半導体光素子１の寄生容量を低減し、逆方向耐電圧性能を高めることができる。
【００３７】
また、本実施形態の半導体光素子１のように、ＩｎＰ半導体基板３のキャリア濃度は３×１０１８ｃｍ−３以上であってもよい。ＩｎＰ半導体基板３の主面３ａにおけるＥＰＤが１００ｃｍ−２以下である場合、硫黄ドープによるＩｎＰ半導体基板３のキャリア濃度は、このように高い濃度となる。本実施形態の半導体光素子１によれば、ＩｎＰ半導体基板３がこのように高いキャリア濃度を有していても、ＩｎＰ半導体基板３から電流ブロック部１３（ｐ型半導体層１５）へのドーパント（Ｓ）の拡散を効果的に抑制できる。
【００３８】
また、本実施形態の半導体光素子１のように、ｎ型半導体層９のキャリア濃度はＩｎＰ半導体基板３のキャリア濃度よりも小さいことが好ましい。これにより、電流ブロック部１３（ｐ型半導体層１５）へのｎ型ドーパントの拡散をより効果的に抑制できる。
【００３９】
また、本実施形態の半導体光素子１のように、ＩｎＰ半導体基板３と電流ブロック部１３との間のｎ型半導体層９（第１の領域９ａ）の厚さは０．３μｍ以上であることが好ましい。これにより、ＩｎＰ半導体基板３と電流ブロック部１３とが十分な厚さのｎ型半導体層９（第１の領域９ａ）によって隔てられることとなり、電流ブロック部１３へのドーパント（Ｓ）の拡散をより効果的に抑制できる。
【００４０】
本発明による半導体光素子は、上記した実施形態に限られるものではなく、他にも様々な変形が可能である。例えば、上記実施形態では半導体光素子の一例として半導体レーザ素子及び半導体光変調素子を例示したが、本発明は、光合分波器などの他の光機能素子にも適用でき、また、半導体レーザ素子や半導体光変調素子などの機能素子を同一基板上に複数備える半導体光素子にも適用できる。
【００４１】
また、上記実施形態では、電流ブロック部の構成例としてｐ型半導体層、ｎ型半導体層、ｐ型半導体層からなる構成を示したが、電流ブロック部の構成は、これに限られるものではない。
【図面の簡単な説明】
【００４２】
【図１】図１は、本発明に係る半導体光素子の一実施形態の構成を示す断面図である。
【図２】図２は、半導体光素子の製造工程を示す断面図である。
【図３】図３は、半導体光素子の製造工程を示す断面図である。
【図４】図４は、従来のＩｎＰ系半導体光素子の構成例を示す断面図である。
【符号の説明】
【００４３】
１…半導体光素子、３…半導体基板、５…光導波路部、７…活性層、９，１７…ｎ型半導体層、９ａ…第１の領域、９ｂ…第２の領域、１１，１５，１９，２１…ｐ型半導体層、１３…電流ブロック部、２３…コンタクト層、２５…絶縁膜、２７…アノード電極、２９…カソード電極。
【図１】
2008098297.tif 000003
【図２】
2008098297.tif 000004
【図３】
2008098297.tif 000005
【図４】
2008098297.tif 000006