(57)【要約】【課題】少なくとも１枚のウェーハから得られる複数の半導体装置の特性のばらつきを抑制可能な半導体装置の製造方法を提供する。【解決手段】ウェーハに設けられた複数の半導体層のすくなくともいずれかの物理量のウェーハ面内分布を測定する工程と、前記測定した前記物理量の前記ウェーハ面内分布に基づき、前記複数の半導体層の前記少なくともいずれかについてのエッチング量のウェーハ面内分布を決定する工程と、前記決定した前記エッチング量のウェーハ面内分布に基づき、前記複数の半導体層の前記少なくともいずれかを前記ウェーハ面内で局所的に異なるエッチング量となるようにエッチングする工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。【選択図】図１
2008098528.tif 000002
【特許請求の範囲】
【請求項１】
ウェーハに設けられた複数の半導体層のすくなくともいずれかの物理量の前記ウェーハ面内分布を測定する工程と、
前記測定した前記物理量のウェーハ面内分布に基づき、前記複数の半導体層の前記少なくともいずれかについてのエッチング量のウェーハ面内分布を決定する工程と、
前記決定した前記エッチング量のウェーハ面内分布に基づき、前記複数の半導体層の前記少なくともいずれかを前記ウェーハ面内で局所的に異なるエッチング量となるようにエッチングする工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記物理量は、前記複数の半導体層の前記少なくともいずれかの不純物濃度を反映した物理量であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記複数の半導体層の前記少なくともいずれかに含まれる不純物のシート濃度が前記ウェーハ面内で実質一定となるように、前記エッチング量の前記ウェーハ面内分布を決定することを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記物理量は、前記複数の半導体層の前記少なくともいずれかのシート抵抗であることを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項５】
前記シート抵抗が前記ウェーハ面内で実質一定となるように、前記エッチング量の前記ウェーハ面内分布を決定することを特徴とする請求項４記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、少なくとも１枚のウェーハから複数の半導体装置を形成する半導体装置の製造方法に関する。
【背景技術】
【０００２】
少なくとも１枚のウェーハから複数の半導体装置を形成する場合、これら半導体装置の特性のばらつきを抑制することは重要である。多くの半導体装置は、半導体基板の上に複数の半導体層を形成した構造を有する。このような構造は、半導体基板の上に結晶成長や不純物の導入、エッチング、研磨などのプロセスを経ることにより形成される。
【０００３】
局所ドライエッチングを用い、ＳＯＩ（Silicon On Insulator）ウェーハのアクティブシリコンレイヤーを要求される膜厚にまでエッチングする技術が開示されている（特許文献１）。
【特許文献１】特開２００４−１２８０７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、少なくとも１枚のウェーハから得られる複数の半導体装置の特性のばらつきを抑制可能な半導体装置の製造方法を提供する。
【課題を解決するための手段】
【０００５】
本発明の一態様によれば、ウェーハに設けられた複数の半導体層のすくなくともいずれかの物理量の前記ウェーハ面内分布を測定する工程と、前記測定した前記物理量のウェーハ面内分布に基づき、前記複数の半導体層の前記少なくともいずれかについてのエッチング量のウェーハ面内分布を決定する工程と、前記決定した前記エッチング量のウェーハ面内分布に基づき、前記複数の半導体層の前記少なくともいずれかを前記ウェーハ面内で局所的に異なるエッチング量となるようにエッチングする工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【０００６】
本発明により、少なくとも１枚のウェーハから得られる複数の半導体装置の特性のばらつきを抑制可能な半導体装置の製造方法が提供される。
【発明を実施するための最良の形態】
【０００７】
以下、図面を参照しつつ本発明の実施の形態について説明する。  
図１は、本発明の実施の形態にかかる半導体装置の製造方法のフローチャートである。  また、図２は、本実施形態の製造方法を例示する概念図である。すなわち、図２（ａ）、（ｂ）、（ｆ）は、ウェーハの部分断面部であり、図２（ｃ）、（ｄ）、（ｅ）はウェーハの平面図である。
【０００８】
本実施形態においては、まず１次プロセスを実施する（ステップＳ１０２）。これは、例えば、図２に表した具体例の場合には、同図（ａ）に表したように、ｐ＋型シリコン基板１１０の上にｎ＋型シリコン層１２０とｎ−型シリコン層１３０をこの順にエピタキシャル成長し、さらに同図（ｂ）に表したように、ｐ＋型シリコン基板１１０の裏面を研磨、研削する工程などを含む。
【０００９】
このような各種の工程において、ウェーハ面内にみてばらつきが生ずることがある。  
例えば、出発材料となるｐ＋型シリコン基板１１０に、まず厚みや不純物濃度のばらつきが含まれることがある。図２においては、これらのばらつきをｐ＋型シリコン基板１１０の表面の凹凸として概念的に表した。このように、ウェーハの面内にみて、半導体基板の厚みや不純物濃度が実質均一ではなく、変動している場合がある。また、例えば図２（ａ）に表したように、エピタキシャル成長や不純物の拡散により半導体層を形成する場合にも、ウェーハ面内での温度の分布や、原料ガスの供給量・組成の分布、雰囲気の圧力分布などの各種の要因により、半導体層の層厚や、ｐ型、ｎ型などの不純物濃度、あるいは組成などのばらつきが生ずることがある。
【００１０】
また、図２（ｂ）に表したように、ウェーハをエッチングや研削する場合にも、面内にみてばらつきが生ずることがある。  
図３は、ウェーハを研削する工程を説明するための概念図である。  
すなわち、ウェーハを研削する場合には、ウェーハをテープ６２０に貼り付けて、基準面となるステージ６１０上に載置する。そして、回転させた研削砥石６３０でウェーハの表面を順次削り、さらにポリッシュ加工を行う。この際に、例えば、テープ６２０の厚みに分布があったり、また、ウェーハとテープ６２０との間に形成される隙間に分布が生ずることがある。また、研削砥石６３０の接触量などの分布が生ずる場合もある。これらの要因により、研削後のウェーハの厚みが面内にみてばらつくこともある。同様のばらつきは、ウェットエッチングやドライエッチングを実施する場合も生ずることがある。  
図２（ｂ）に表した具体例の場合、ｐ＋型シリコン基板１１０の研削の工程で生じた厚みのばらつきを、裏面側の凹凸として概念的に表した。
【００１１】
さてこのような厚みや不純物濃度のばらつきが生じた場合、このまま半導体装置を形成すると、このウェーハから得られた半導体装置の特性が均一ではなく、ばらついてしまうこととなる。後に詳述するように、例えばＩＧＢＴ（Insulated Gate Bipolar Transister）やダイオードを製造する場合、ｐ＋型シリコン基板１１０の厚みと不純物濃度は、デバイスのしきい値や動作電圧などを決定する要因となる。従って、デバイスの特性を均一に揃えるためには、ｐ＋型シリコン基板１１０の厚みや不純物濃度をウェーハの面内にみて均一にすることが必要とされる。
【００１２】
これに対して、本実施形態においては、１次プロセスが終了後のウェーハについて、物理量の面内分布を測定する（ステップＳ１０４）。ここで測定する物理量は、例えば、厚みや不純物濃度、不純物量などに関するものである。ただし、厚みや不純物濃度を直接的に測定するものには限定されず、これらに関連した物理量を測定してもよい。図２に表した具体例の場合、例えば、ｐ＋型シリコン基板１１０のシート抵抗を測定することができる。すなわち、ウェーハの裏面側から４探針法などの方法によりｐ＋型シリコン基板１１０のシート抵抗を測定することができる。この時、４探針法で用いるプローブのサイズは例えば数ミリメータ程度とし、所定のピッチで順次ずらしながらウェーハ裏面の全面にわたりｐ＋型シリコン基板１１０のシート抵抗の面内分布を測定できる。プローブをずらすピッチを小さくすれば、より細かい面内分布を得ることが可能である。なお、図２（ｃ）においては、測定した物理量の分布を＋（プラス）と−（マイナス）記号により概念的に表した。  
図４は、シリコンウェーハを研削した後にそのシート抵抗の分布を測定した実験結果を表すグラフ図である。  
ここでは、初期の厚みが６２５マイクロメータの６インチシリコンウェーハについて、厚みの目標を１５５マイクロメータとして研削加工を施した。しかる後に、ウェーハのシート抵抗の分布を測定した。図４の横軸はウェーハの面内における位置を表し、その両端は挿入図に表したようにウェーハの両端にほぼ対応する。また、図４の縦軸はシート抵抗値（Ω／□）を表す。
【００１３】
図４から、シート抵抗値は、ウェーハの向かって左寄りで大きなピークを有し、また、右端でも上昇していることが分かる。さらに、これら両端の間の平坦部においても、シート抵抗値はやや周期的に上下に変動していることが分かる。  
後に詳述するように、シート抵抗は、厚みと不純物濃度とを反映した物理量であり、シート抵抗の分布を測定することにより、ｐ＋型シリコン基板１１０の厚みと不純物濃度の分布が分かる。
【００１４】
なお、本実施形態において測定する物理量はシート抵抗には限定されず、例えば、厚みと不純物濃度とをそれぞれ別の方法で測定してもよい。具体的には、厚みの分布を光学的な方法で測定し、不純物濃度の分布を水銀プローブなどを用いたＣ−Ｖ（容量−電圧）法により測定してもよい。また、測定する物理量は絶対値には限定されず、ウェーハの面内にみた相対的な分布を測定してもよい。
【００１５】
またさらに、本具体例においては、ｐ＋型シリコン基板１１０の物理量を測定したが、その他のシリコン層について測定してもよく、あるいは、これらの合計の厚みや電気特性などについて測定してもよい。
【００１６】
このようにして、ウェーハの物理量の面内分布を測定したら、次に、エッチング量を算出する（ステップＳ１０６）。すなわち、測定した物理量の面内分布に基づいて、これを所定の物理量へと実質均一にするために必要なエッチング量を算出する。例えば、ｐ＋型シリコン基板１１０の厚みを均一にしたい場合には、ウェーハ面内にみて、ｐ＋型シリコン基板１１０が厚い部分においてはエッチング量を大きくし、薄い部分においてはエッチング量を小さくする。
【００１７】
あるいは、ｐ＋型シリコン基板１１０のキャリアのシート濃度を実質均一にしたい場合には、ステップＳ１０４において測定した厚みや不純物濃度の分布に基づいて、ｐ＋型シリコン基板１１０のキャリアのシート濃度が高い場所ではエッチング量を大きくし、キャリアのシート濃度が低い場所ではエッチング量を小さくする。なお、図２（ｄ）においては、算出したエッチング量の分布を＋（プラス）と−（マイナス）記号により概念的に表した。ここで、不純物のシート濃度を実質同一にするとは、例えば、ＩＧＢＴ等の半導体チップひとつの面積の１／１０から１／５程度の領域で、ほぼ均一であればよい。これについては、後に説明する各具体例においても同様である。
【００１８】
このようにしてウェーハ面内にみたエッチング量の分布を算出したら、局所エッチングを実施する（ステップＳ１０８）。すなわち、ウェーハの全面を均一にエッチングするのではなく、ステップＳ１０６で算出したエッチング量の分布に基づき、図２（ｅ）に表したように、ウェーハの部分毎に局所的にエッチングを施す。
【００１９】
図５は、局所エッチングの概念図である。  
すなわち、ウェーハ１００のエッチングすべき面に対して、例えばノズル２１０などを介してエッチャント２００Ｅを局所的に供給する。そして、矢印Ａで表したようにウェーハ１００とノズル２１０とを相対的に変位させる。この時、エッチング量を大きくしたい場所においては、エッチング時間を長くしたりエッチャントの濃度や供給量を高くすることにより、エッチング量を増加させることができる。そして、エッチング量を小さくしたい場所においては、ノズル２１０を早く通過させたり、エッチャントの供給を停止したりすればよい。
【００２０】
ここで、エッチングの方法としては、ウェットエッチングでもドライエッチングでもよい。ウェットエッチングの場合、薬液をノズル２１０からウェーハ１００の表面に滴下あるいは噴射する。この時、ノズル２１０の直下から外れた部分のエッチングを抑制するためには、例えば、図５（ｂ）に表したように、ノズル２１０の周囲において水などの希釈用媒体２００Ｄを噴霧あるいは噴射してもよい。
【００２１】
図６は、局所エッチングの作用を表す概念図である。  
例えば、図６（ａ）に表したようにウェーハ１００の表面に凹凸が形成されている場合に、図６（ｂ）に表したようにノズル２１０からエッチャント２００Ｅを局所的に供給し、ウェーハ１００とノズル２１０とを矢印Ａで表したように相対的に変位させる。この際に、凸部１００Ｐにおいてはノズル２１０の通過時間を長くし、エッチング時間を長くする。一方、凹部１００Ｃにおいてはノズル２１０の通過時間を短くし、エッチング時間を短くする。このようにすれば、凸部１００Ｐのエッチングが促進され、その結果として、図６（ｃ）に表したように、平坦なウェーハ１００を得ることができる。
【００２２】
エッチャントを供給するノズル２１０の内径は、例えば、数１００マイクロメータ〜１０ミリメータ程度とすることができる。ノズル２１０の内径が小さいほどより微細な領域を選択的にエッチングすることが可能となる。一方、ノズル２１０の内径が大きいとエッチング速度を高くすることが容易である。また、ノズル２１０とウェーハ１００との相対的な変位の速度またはピッチを小さくすると、より微細な領域を選択的にエッチングすることが容易となる。
【００２３】
図７は、ドライエッチングによる局所エッチングを表す概念図である。  
すなわち、真空チャンバ２２０の中にＸＹ方向に走査可能なステージ２２４が設けられ、ウェーハ１００は、この上に載置される。真空チャンバ２２０は、真空ポンプ２３０により排気され、減圧雰囲気を維持可能とされている。そして、ウェーハ１００に対向して、ノズル２１０が配置されている。ノズル２１０は、チャンバ２２０の外側に設けられた放電管２４４と連通している。放電管２４４には、ガス供給コントローラ２５２を介してエッチングや希釈用のガス２５０が供給される。さらに、放電管２４４には、導波管２４２を介してマイクロ波Ｍが供給され、ガス２５０のプラズマが生成される。
【００２４】
例えば、ガス２５０としてＳＦ６などのフッ素系のガスを用いた場合、そのプラズマを生成すると、フッ素のラジカルなどの活性種が生成される。この活性種２００Ｅがノズル２１０からウェーハ１００の表面に供給される。ウェーハ１００の表面に供給されたフッ素の活性種２００Ｅは、シリコンを局所的にエッチングする。従って、ステージ２２４を走査する際に、ステップＳ１０６において算出したエッチング量の分布に基づいて、エッチング量が大きい部分ではエッチング時間を長くし、エッチング量が小さい部分ではエッチング時間を短くすることにより、ウェーハの面内にみた層厚や不純物濃度などの所定の物理量を実質均一にすることができる。
【００２５】
以上説明したように、局所エッチングにより、ウェーハの面内にみた物理量の分布を所定の物理量へと実質均一にすることができる。図２（ｆ）に表した具体例の場合、例えば、ｐ＋型シリコン基板１１０のシート抵抗の分布に基づき、これが所定のシート抵抗へと実質均一になるようにｐ＋型シリコン基板１１０を局所エッチングすることができる。その結果として、ｐ＋型シリコン基板１１０のシート抵抗値のばらつきを解消することができる。
【００２６】
しかる後に、２次プロセスを実施する（ステップＳ１１０）。２次プロセスは、局所エッチングの後に半導体装置を完成させるために必要なプロセスであり、例えば、さらなる半導体層の形成や、電極の形成、保護膜の形成などを適宜含む。ただし、本発明において２次プロセスは必須ではなく、局所エッチングにより半導体装置を完成させてもよい。
【００２７】
以上説明したように、本実施形態によれば、ウェーハの面内にみた物理量の分布を測定し、これに基づいてウェーハを局所的にエッチングすることにより、ウェーハの面内にみた特性のばらつきを抑制できる。その結果として、少なくとも１枚のウェーハから得られる複数の半導体装置の特性を均一にできる。
【００２８】
図８は、複数の半導体装置を並列に接続した回路の概念図である。  
例えば、ＩＧＢＴなどの半導体装置５０Ａ・・・５０Ｂを並列に接続する場合、これら半導体装置５０Ａ・・・５０Ｂのうちで通電時の抵抗（オン抵抗）が特に低いものがあると、その半導体装置（５０Ａ）に電流が集中し、発熱や寿命の低下あるいは破壊に至ることもある。
【００２９】
これに対して、本実施形態によれば、ウェーハの面内における特性のばらつきを抑制し、均一な特性の半導体装置を安定的に製造することができるようになる。またさらに、例えばステップＳ１０４において測定する物理量を絶対値により管理すれば、１枚のウェーハの中だけでなく、複数のウェーハ間においても、半導体装置の特性を均一に揃えることが可能となる。
【００３０】
以下、具体例を参照しつつ、本発明の実施の形態ついてさらに詳細に説明する。  
（第１の具体例）
図９は、本発明の実施の形態にかかる製造方法により製造される半導体装置の断面構造を表す模式図である。
【００３１】
図９に表した半導体装置は、トレンチゲート構造のＩＧＢＴである。このＩＧＢＴは、ｐ＋型のシリコン基板（コレクタ層）３の上に、ｎ＋型のバッファ層４、ｎ−型ベース層５が順に設けられている。ｎ−型ベース層５の表層部にｐ＋型のベース領域６が設けられ、ベース領域６の表面にはｎ＋型のエミッタ領域７が選択的に設けられた構造を有する。
【００３２】
半導体層１０における第１の主面に対応するエミッタ領域７の表面から、エミッタ領域７及びベース領域６を貫通してｎ−型ベース層５に至るトレンチが形成され、そのトレンチ内部には絶縁膜１８を介して制御電極１９が充填されている。ベース領域１６において、絶縁膜１８を介して制御電極１９が対向する部分がチャネル形成領域として機能する。
【００３３】
エミッタ領域７及びベース領域６の表面（半導体層１０における第１の主面に対応する面）上には、第１の主電極１が設けられ、第１の主電極１と、制御電極１９との間には層間絶縁膜２０が介在されている。  
半導体層１０の第２の主面に対応するコレクタ層３の裏面には、第２の主電極２が設けられている。
【００３４】
前述したＩＧＢＴにおいて、制御電極１９に所望の制御電圧（ゲート電圧）を印加すると、絶縁膜１８を介して制御電極１９に対向するチャネル形成領域にｎチャネルが形成され、第１の主電極１と第２の主電極２との間（エミッタ・コレクタ間）がオン状態となる。ＩＧＢＴでは、エミッタから電子が、コレクタから正孔が注入され、ｎ−型ベース層５にキャリアが蓄積し、伝導度変調が起こるので、縦型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）に比べてオン抵抗を小さくできる。
【００３５】
図１０は、本発明の実施の形態の第１の具体例であり、図９に表したＩＧＢＴの製造方法を表す概念図である。なお、図１０以降の図面においては、図９などに表したＩＧＢＴの構造の一部を省略して表した。
【００３６】
まず、１次プロセスとして、図１０（ａ）及び図１０（ｂ）に表した工程を実施する。すなわち、図１０（ａ）に表したように、ｐ＋型シリコン層３を基板として、その上にｎ＋型のバッファ層４から第１の主電極１に至る構造を形成する。さらに、図１０（ｂ）に表したように、基板として用いたｐ＋型シリコン層３を裏面側から研削する。この一連のプロセスにおいて、基板として用いたｐ＋型シリコン層３が当初から有する層厚や不純物濃度のばらつきと、裏面からの研削の際に加えられた層厚のばらつきと、がウェーハに含まれることとなる。
【００３７】
しかる後に、図１０（ｃ）に表したように、ｐ＋型シリコン層３のシート抵抗値の分布を測定する。これは前述したように、ｐ＋型シリコン層３の裏面側から４探針法などの方法で測定することができる。  
次に、図１０（ｄ）に表したように、ｐ＋型シリコン層３のエッチング量の分布を算出する。ここで、ＩＧＢＴの場合、ｐ＋型シリコン層３の不純物のシート濃度は、できあがったＩＧＢＴのオン抵抗に影響をおよぼす。そこで、ｐ＋型シリコン層３の不純物濃度ｐと層厚ｔとの積ｐ×ｔ（＝不純物のシート濃度）がウェーハの面内で均一となるように、エッチング量を決定することが望ましい。
【００３８】
ｐ＋型シリコン層３の層厚ｔと、シート抵抗ρｓとの間には、以下の関係がある。
σ＝１／ρ＝１／（ρｓ×ｔ）＝ｑ×μｐ×ｐ      （１）
σ；導電率、ρ；抵抗率、ｑ；素電荷量、μｐ；正孔移動度、
ｐ；ｐ＋型シリコン層３の不純物濃度
（１）式から以下の関係が導き出せる。
ρｓ＝１／（ｑ×μｐ×ｐ×ｔ）
つまり、移動度μｐが一定であれば、シート抵抗ρｓと不純物のシート濃度（ｐ×ｔ）とは、反比例の関係にある。したがって、ｐ＋型シリコン層３のシート抵抗が均一になるように局所エッチングを施せば、不純物のシート濃度（ｐ×ｔ）も均一にすることができる。
【００３９】
例えば、局所エッチング後のｐ＋型シリコン層３の不純物のシート濃度（ｐ×ｔ）の目標値をＱ０  （ｃｍ−２）とした場合に、シート抵抗の目標値ρｓ０ は、次式により表すことができる。
ρｓ０ ＝１／（ｑ×μｐ×Ｑ０）    （２）
一方、（１）式から、層厚ｔは以下の式により表すことができる。
ｔ＝１／（ｑ×μｐ×ｐ×ρｓ）
シート抵抗ρｓの測定の誤差を考慮して補正係数Ａを導入して、ｐ＋型シリコン層３のエッチング量Δｔは、次式により表すことができる。
Δｔ＝（１／Ａρｓ−１／ρｓ０ ）／（ｑ×μｐ×ｐ×ρｓ）    （３）
（ｐ＋型シリコン層３の不純物のシート濃度（ｐ×ｔ）の目標値をＱ０  （ｃｍ−２）を決めれば、（２）式と（３）式に基づいて、シート抵抗ρｓからｐ＋型シリコン層３のエッチング量を算出できる。この際に、予備実験などによりＩＧＢＴの特性を評価することで、補正係数Ａを適宜決定できる。
【００４０】
以上説明したように、本具体例においては、ｐ＋型シリコン層３のシート抵抗がウェーハ面内において均一になるようにｐ＋型シリコン層３を局所エッチング（図１０（ｅ））することで、その不純物のシート濃度（ｐ×ｔ）を実質均一にすることができる。その結果として、ＩＧＢＴのオン抵抗のばらつきを抑制し、特性の揃ったＩＧＢＴを安定的に製造することができる。
【００４１】
図１０（ｆ）に表したように、ｐ＋型シリコン層３の不純物のシート濃度（ｐ×ｔ）を所定の値へと実質均一にした後、その裏面側に第２の主電極２を形成して、図９に表したＩＧＢＴが完成する。
【００４２】
例えば、ウェーハの総厚を測定し、その測定値に基づいてｐ＋型シリコン層３の厚みなどを管理しようとした場合、ｎ＋型のバッファ層４やｎ−型ベース層５などの厚みのばらつきの影響も受ける点で不正確である。これに対して、本具体例によれば、単に層厚を測定するだけではなく、ｐ＋型シリコン層３のシート抵抗を４探針法などの方法で測定することにより、その不純物のシート濃度（ｐ×ｔ）を確実且つ容易に測定できる。
【００４３】
（第２の具体例）
図１１は、本発明の実施の形態の第２の具体例であり、図９に表したＩＧＢＴの製造方法を表す概念図である。  
本具体例においては、ｎ−型ベース層５を基板として用いる。すなわち、図１１（ａ）に表したように、ｎ−型ベース層５の上にベース層６から第１の主電極１に至る構造を形成する。そして、図１１（ｂ）に表したように、基板として用いたｎ−型ベース層５を裏面側から研削する。この際に、裏面からの研削の際に加えられたｎ−型ベース層５の層厚のばらつきがウェーハに含まれることとなる。ｎ−型ベース層５の層厚のばらつきも、ＩＧＢＴのオン抵抗のばらつきの要因となる。
【００４４】
そこで、次に図１１（ｃ）に表したように、ウェーハのシリコン層の層厚の分布を測定する。その方法としては、例えば、ウェーハの裏面側から赤外線を照射し、ウェーハに含まれるシリコン層の裏面側と表面側とでそれぞれ反射される光に基づいてシリコン層の総厚を測定することができる。また、例えば、ＦＴ−ＩＲ（高速フーリエ変換赤外線分光）法などを用いたり、触針式の膜厚計測器を用いてもよい。
【００４５】
このようにしてシリコン層の層厚の分布を測定したら、図１１（ｄ）に表したように、ｎ−型ベース層５のエッチング量の分布を算出する。すなわち、ウェーハの全面にわたって、ｎ−型ベース層５の層厚が目標の層厚となるようにエッチング量を算出する。
【００４６】
しかる後に、図１１（ｅ）に表したように、局所エッチングを施すことにより、図１１（ｆ）に表したように、ウェーハの全面にわたってｎ−型ベース層５の層厚を目標値（所定の値）へと実質均一にすることができる。
【００４７】
その後、図１１（ｇ）に表したように、ｎ−型ベース層５の裏面側からｎ型不純物とｐ型不純物とをそれぞれ導入しアニールすることにより、ｎ＋型のバッファ層４とｐ＋型シリコン層３を形成する。
【００４８】
以上説明したように、本具体例においては、ｎ−型ベース層５の層厚のばらつきを解消し、ウェーハの全面にわたって目標値とすることができる。その結果として、特性の揃ったＩＧＢＴを安定的に製造することができる。
【００４９】
（第３の具体例）
図１２は、本発明の実施の形態の第３の具体例であり、図９に表したＩＧＢＴの製造方法を表す概念図である。  
本具体例においては、ｎ＋型のバッファ層４を基板として用いる。すなわち、図１２（ａ）に表したように、ｎ＋型のバッファ層４の上にｎ−型ベース層５から第１の主電極１に至る構造を形成する。そして、図１２（ｂ）に表したように、基板として用いたｎ＋型のバッファ層４を裏面側から研削する。この際に、裏面からの研削の際に加えられたｎ＋型のバッファ層４の層厚のばらつきがウェーハに含まれることとなる。ｎ＋型のバッファ層４の層厚のばらつきも、オン抵抗やしきい値電圧などのばらつきの要因となる。
【００５０】
そこで、次に図１２（ｃ）に表したように、ウェーハ面内におけるｎ＋型のバッファ層４のシート抵抗の分布を測定する。その方法としては、前述の如く、例えば、４探針法などを用いることができる。なお、ｎ＋型のバッファ層４の下層にあるｎ−型ベース層５は一般にバッファ層４よりも不純物濃度が低いので、シート抵抗の測定の誤差は少ない。
【００５１】
このようにしてｎ＋型のバッファ層４のシート抵抗の分布を測定したら、図１２（ｄ）に表したように、ｎ＋型のバッファ層４のエッチング量の分布を算出する。すなわち、ウェーハの全面にわたって、ｎ＋型のバッファ層４のシート抵抗が目標の値（所定の値）へとなるようにエッチング量を算出する。
【００５２】
しかる後に、図１２（ｅ）に表したように、局所エッチングを施すことにより、図１２（ｆ）に表したように、ウェーハの全面にわたってｎ＋型のバッファ層４のシート抵抗を目標の値へと実質均一にすることができる。第１具体例と同様に、ｎ＋型のバッファ層４のシート抵抗を管理することにより、不純物のシート濃度（ｐ×ｔ）を実質均一にでき、オン抵抗やしきい値電圧などのばらつきを抑制することができる。
【００５３】
その後、図１２（ｇ）に表したように、ｎ＋型のバッファ層４の裏面側からｐ型不純物を導入しアニールすることにより、ｐ＋型シリコン層３を形成する。
【００５４】
以上説明したように、本具体例においては、ｎ＋型のバッファ層４のシート抵抗のばらつきを解消し、ウェーハの全面にわたって目標値とすることができる。その結果として、特性の揃ったＩＧＢＴを安定的に製造することができる。
【００５５】
（第４の具体例）
図１３は、本発明の実施の形態にかかる製造方法により製造される半導体装置の断面構造を表す模式図である。  
本具体例の半導体装置は、トレンチゲート型のＭＯＳＦＥＴ（Metal-Oxide-Insulator Feild Effect Transistor）である。このＭＯＳＦＥＴは、図９に関して前述したＩＧＢＴと類似した構造を有する。そこで、同様の要素には同一の符号を付して詳細な説明は省略する。図９に表したＩＧＢＴとの主な相違点は、ｐ＋型シリコン層３が設けられていないことである。
【００５６】
図１４は、本発明の実施の形態の第４の具体例であり、図１３に表したＭＯＳＦＥＴの製造方法の一部を表す概念図である。  
本具体例においては、ｎ＋型のバッファ層４を基板として用いる。すなわち、図１４（ａ）に表したように、ｎ＋型のバッファ層４の上にｎ−型ベース層５をエピタキシャル成長する。ここで、ｎ−型ベース層５の厚みのばらつきは、ＭＯＳＦＥＴのオン抵抗のばらつきの要因となる。しかし、気相成長法などの一般的なエピタキシャル成長法を用いた場合、６インチウェーハなどの全面にわたるｎ−型ベース層５の厚みのばらつきは、プラスマイナス５パーセントを超える場合もある。そこで、本具体例においては、図１４（ｂ）に表したように、ｎ−型ベース層５の層厚の分布を測定する。その方法としては、前述の如く、例えば、ＦＴ−ＩＲ（高速フーリエ変換赤外線分光）法などの光学的な方法を用いたり、触針式の膜厚計測器を用いてもよい。
【００５７】
このようにしてｎ−型ベース層５のシート抵抗の分布を測定したら、図１４（ｃ）に表したように、ｎ−型ベース層５のエッチング量の分布を算出する。すなわち、ウェーハの全面にわたって、ｎ−型ベース層５の層厚が目標の値となるようにエッチング量を算出する。
【００５８】
しかる後に、図１４（ｄ）に表したように、局所エッチングを施すことにより、図１４（ｅ）に表したように、ウェーハの全面にわたってｎ−型ベース層５の層厚を目標の値へと実質均一にすることができる。ｎ−型ベース層５の層厚を管理することにより、オン抵抗のばらつきを抑制することができる。
【００５９】
その後、ｎ−型ベース層５の上にｐ＋型のベース領域６から第１の主電極１までを形成し、ｎ＋型のバッファ層４の裏面側に第２の主電極２を形成することにより、図１３に表したＭＯＳＦＥＴが完成する。
【００６０】
以上説明したように、本具体例においては、ｎ−型ベース層５の層厚のばらつきを解消し、ウェーハの全面にわたって目標の値へと実質均一にすることができる。その結果として、特性の揃ったＭＯＳＦＥＴを安定的に製造することができる。
【００６１】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明はこれらの具体例に限定されない。  
図１５は、本発明の実施の形態により製造可能な半導体装置を表す断面図である。
【００６２】
本具体例の半導体装置は、プレーナゲート構造のＩＧＢＴである。このＩＧＢＴは、ｐ＋型のシリコン層（コレクタ層）３の上に、ｎ＋型のバッファ層４、ｎ−型ベース層５が順に設けられている。ｎ−型ベース層５の表層部にはｐ＋型のベース領域６が選択的に設けられ、ベース領域６の表面にはｎ＋型のエミッタ領域７が選択的に設けられた構造を有する。
【００６３】
エミッタ領域７の一部から、ベース領域６を経てｎ−型ベース層５に至る表面（半導体層１０における第１の主面に対応する面）上には、絶縁膜８を介して制御電極９が設けられている。制御電極９が、絶縁膜８を介して対向するベース領域６の表層部が、チャネル形成領域として機能する。
【００６４】
制御電極９は、層間絶縁膜１１によって覆われ、その層間絶縁膜１１を覆うように第１の主電極１が、エミッタ領域７に接して設けられている。  
また、半導体層１０の第２の主面に対応するコレクタ層３の裏面には、第２の主電極２が設けられている。
【００６５】
このようなプレーナゲート構造のＩＧＢＴにおいても、例えば第１〜第３具体例に関して前述したものと同様の製造方法を適用し、同様の作用効果が得られる。
【００６６】
またさらに、前述した各具体例において、半導体の導電型を反転させた構造や、その他の各種のＩＧＢＴ、ＭＯＳＦＥＴ、ダイオードにも、本発明を適用して同様の作用効果が得られる。また、半導体の材料としては、シリコン以外にも、例えばＧａＡｓ、ＳｉＣ、ＧａＮ、Ｇｅ、ＳｉＧｅをはじめとした各種の材料を用いることができる。
【図面の簡単な説明】
【００６７】
【図１】本発明の実施の形態にかかる半導体装置の製造方法のフローチャートである。
【図２】本実施形態の製造方法を例示する概念図である。
【図３】ウェーハを研削する工程を説明するための概念図である。
【図４】シリコンウェーハを研削した後にそのシート抵抗の分布を測定した実験結果を表すグラフ図である。
【図５】局所エッチングの概念図である。
【図６】局所エッチングの作用を表す概念図である。
【図７】ドライエッチングによる局所エッチングを表す概念図である。
【図８】複数の半導体装置を並列に接続した回路の概念図である。
【図９】本発明の実施の形態にかかる製造方法により製造される半導体装置の断面構造を表す模式図である。
【図１０】本発明の実施の形態の第１の具体例であり、図９に表したＩＧＢＴの製造方法を表す概念図である。
【図１１】本発明の実施の形態の第２の具体例であり、図９に表したＩＧＢＴの製造方法を表す概念図である。
【図１２】本発明の実施の形態の第３の具体例であり、図９に表したＩＧＢＴの製造方法を表す概念図である。
【図１３】本発明の実施の形態にかかる製造方法により製造される半導体装置の断面構造を表す模式図である。
【図１４】本発明の実施の形態の第４の具体例であり、図１３に表したＭＯＳＦＥＴの製造方法の一部を表す概念図である。
【図１５】本発明の実施の形態により製造可能な半導体装置を表す断面図である。
【符号の説明】
【００６８】
１、２ 主電極、  ３ ｐ＋型シリコン層（コレクタ層）、  ４ バッファ層、  ５ ｎ−型層、  ６ ベース領域、  ７ エミッタ領域、  ８ 絶縁膜、  ９ 制御電極、 １０ 半導体層、 １１ 層間絶縁膜、 １６ ベース領域、 １８ 絶縁膜、 １９ 制御電極、 ２０ 層間絶縁膜、 ５０Ａ、５０Ｂ 半導体装置、１００ ウェーハ、１００Ｐ 凸部、１００Ｃ 凹部、１１０ ｐ＋型シリコン基板、１２０ ｎ＋型シリコン層、１３０ ｎ−型シリコン層、２００Ｄ 希釈用媒体、２００Ｅ エッチャント（活性種）、２１０ ノズル、２２０ 真空チャンバ、２２４ ステージ、２３０ 真空ポンプ、２４２ 導波管、２４４ 放電管、２５０ ガス、２５２ ガス供給コントローラ、６１０ ステージ、６２０ テープ、６３０ 研削砥石、Ｍ マイクロ波
【図１】
2008098528.tif 000003
【図２】
2008098528.tif 000004
【図３】
2008098528.tif 000005
【図４】
2008098528.tif 000006
【図５】
2008098528.tif 000007
【図６】
2008098528.tif 000008
【図７】
2008098528.tif 000009
【図８】
2008098528.tif 000010
【図９】
2008098528.tif 000011
【図１０】
2008098528.tif 000012
【図１１】
2008098528.tif 000013
【図１２】
2008098528.tif 000014
【図１３】
2008098528.tif 000015
【図１４】
2008098528.tif 000016
【図１５】
2008098528.tif 000017