(57)【要約】【課題】高い表面濃度と深い拡散層を有し、かつ全体として曲率半径の大きい拡散領域の形状を有する拡散層を表面の荒れを抑制しながら作製して高耐圧化と低損失化が可能なパワーデバイスの製造方法を提供する。【解決手段】少なくとも表面層が単結晶ＳｉＣ層１１からなる基板２上に第１のマスクパターン２０を形成する工程と、第１のマスクパターン２０に第１の開口部２１を形成する工程と、第１の開口部２１を介して単結晶ＳｉＣ層１１中に第１の不純物をイオン注入する工程と、第１のマスクパターン２０の第１の開口部２１を含み、第１の開口部２１より大きな開口形状を有する第２の開口部２４を形成する工程と、第２の開口部２４を介して単結晶ＳｉＣ層１１中に第１の不純物と同一の導電性を示す第２の不純物をイオン注入する工程と、基板２を熱処理して第１の不純物と第２の不純物を同時に拡散する工程からなる。【選択図】図２
2008053487.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも表面層が単結晶ＳｉＣ層からなる基板上に第１のマスクパターンを形成する工程と、
前記第１のマスクパターンに第１の開口部を形成する工程と、
前記第１の開口部を介して前記単結晶ＳｉＣ層中に第１の不純物をイオン注入する工程と、
前記第１のマスクパターンの前記第１の開口部を含み、前記第１の開口部より大きな開口形状の第２の開口部を形成する工程と、
前記第２の開口部を介して前記単結晶ＳｉＣ層中に前記第１の不純物と同一の導電性を示す第２の不純物をイオン注入する工程と、
前記基板を熱処理して、前記第１の不純物と前記第２の不純物を同時に拡散する工程を含むことを特徴とする半導体装置の製造方法。
【請求項２】
少なくとも表面層が単結晶ＳｉＣ層からなる基板上に第１のマスクパターンを形成する工程と、
前記第１のマスクパターンに環状の第１の開口部を形成する工程と、
前記第１の開口部を介して前記単結晶ＳｉＣ層中に第１の不純物をイオン注入する工程と、
前記第１の開口部と前記第１の開口部により囲まれた中央領域とから構成される第２の開口部を形成する工程と、
前記第２の開口部を介して前記単結晶ＳｉＣ層中に前記第１の不純物と同一の導電性を示す第２の不純物をイオン注入する工程と、
前記基板を熱処理して、前記第１の不純物と前記第２の不純物を同時に拡散する工程を含むことを特徴とする半導体装置の製造方法。
【請求項３】
前記第１の不純物は拡散係数が大きくかつ固溶度の低い不純物であり、前記第２の不純物は、前記第１の不純物よりも拡散係数の小さくかつ固溶度が高い不純物であることを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第１の不純物が硼素であり、前記第２の不純物がアルミニウムであることを特徴とする請求項１から請求項３までのいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記第１の不純物がリンであり、前記第２の不純物が窒素であることを特徴とする請求項１から請求項３までのいずれか１項に記載の半導体装置の製造方法。
【請求項６】
少なくとも表面層が単結晶ＳｉＣ層からなる基板上に第１のマスクパターンを形成する工程と、
前記第１のマスクパターンに第１の開口部を形成する工程と、
前記第１の開口部を介して前記単結晶ＳｉＣ層中に第１の不純物をイオン注入する工程と、
前記第１のマスクパターンの前記第１の開口部を含み、前記第１の開口部より大きな開口形状の第２の開口部を形成する工程と、
前記第２の開口部を介して前記単結晶ＳｉＣ層中に前記第１の不純物と同一の導電性を示す第２の不純物をイオン注入する工程と、
前記基板を熱処理して、前記第１の不純物と前記第２の不純物を同時に拡散する工程を含むことを特徴とする半導体装置の製造方法。
【請求項７】
少なくとも表面層が単結晶ＳｉＣ層で、第１導電型を有する基板と、
前記単結晶ＳｉＣ層の表面部に形成された第１導電型を有するホモエピタキシャル層と、
前記ホモエピタキシャル層中に形成された第２導電型の第１の不純物領域と、
前記第１の不純物領域に接続し、前記第１の不純物領域よりも前記ホモエピタキシャル層の表面近傍で、かつ前記第１の不純物領域を包含する形状に形成された第２導電型の第２の不純物領域と、
前記第２の不純物領域に形成された電極と、
前記基板の裏面に形成された電極を含み、前記ホモエピタキシャル層の前記第１の不純物領域と接する前記第２の不純物領域の接続面が連続した曲面形状であることを特徴とする半導体装置。
【請求項８】
前記第１の不純物領域の形成に用いる第１の不純物の拡散係数が前記第２の不純物領域の形成に用いる第２の不純物の拡散係数より大きいことを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記第１の不純物領域の形成に用いる第１の不純物の固溶度が前記第２の不純物領域の形成に用いる第２の不純物の固溶度よりも小さいことを特徴とする請求項７に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳｉＣ結晶を基板として用いる半導体装置の製造方法、特に高耐圧かつ低損失の電力用半導体装置（以下、パワーデバイスという）を製造する際の不純物拡散法に関する。
【背景技術】
【０００２】
炭化珪素（以下、ＳｉＣという）は、珪素（以下、Ｓｉという）に比べてエネルギーギャップが２倍〜３倍あり、ワイドバンドギャップ半導体としての特色をもち、絶縁破壊電界が大きいためＳｉに代わってパワーデバイスへの適用が期待されている。また、ＳｉＣを用いたパワーデバイスは、オン抵抗値が、Ｓｉを用いたパワーデバイスよりも数百分の１と小さく、５００℃以上の高温でも半導体としての性質を失わないので高温デバイスとして適用も可能である。
【０００３】
しかしながら、ワイドバンドギャップ半導体であるＳｉＣは、２２００℃以上の温度で熱分解しやすいため、拡散処理などのプロセス条件が厳しいという課題を有する。また、２０００℃以下の温度では、ｐｎ接合を形成するための不純物の固溶度は低く、かつ拡散係数も小さいため、パワーデバイスに要求される高い表面濃度と深い拡散を有する拡散領域を形成することは困難である。
【０００４】
これに対して、低抵抗で良好なオーミック電極を形成するために、例えば以下の方法が開示されている（例えば、特許文献１参照）。すなわち、不純物層を化学気相成長法や物理気相成長法、例えばスパッタリング法、電子ビーム（ＥＢ）蒸着法あるいはイオン注入法を用いて付着させた後、この不純物拡散源層の上に、例えばＮｉからなる金属層を形成し、アニール処理することで、良好なオーミック電極を得ることができるとされている。
【０００５】
また、パワーデバイスの一つであるジャンクション・バリア・ショットキダイオードにおいて深部膨張型拡散領域を設けることで逆方向のリーク電流が少なく、かつ順方向電圧降下の小さい半導体装置が開示されている。この深部膨張型拡散領域の形成方法は、ＳｉＣ基板の表面に金属膜からなるマスクを用い、拡散係数が大きい硼素をイオン注入法によって加速エネルギーを変えることにより多段に打ち込み、硼素不純物源を表面より深い位置に形成した後、同一マスクを用いて拡散係数の小さいアルミニウムをイオン注入している。その後、熱処理することで拡散係数の大きい硼素不純物と拡散係数の小さいアルミニウムは双方向から拡散することに接触し、ｐ型の深部膨張型拡散領域を形成する（例えば、特許文献２参照）。
【特許文献１】特開２００６−７３９２３号公報
【特許文献２】特開２００２−３５９３７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記第１の例に記載された製造方法では、基板と同じ導電型の不純物源層を表面層に高濃度で形成した後に金属層を形成し、アニール処理を行うことで低抵抗なオーミック電極を形成できるとしている。しかし、不純物源層の形成温度が低いために、形成時には不純物がＳｉＣ基板中に拡散することはほとんどない。そのために、不純物源層が高濃度で形成されている領域の厚みは極めて薄く、したがってその後の処理工程、例えばホトリソ工程や金属を付着する前処理工程によって不純物源層の全体または一部が除去されてしまう場合が生じ、所定の不純物濃度の拡散層を形成することが困難であるという課題があった。なお、この方法においては、良好なオーミック接触を得ることを目的としているためアニール処理の温度は９６０℃〜１２００℃と拡散層の形成に対しては低い温度で行っている。
【０００７】
また上記第２の例に記載された製造方法では、数段のイオン注入によって硼素不純物源を表面から離れた深い位置に形成させ、その後、表面に拡散係数の小さいアルミニウムをイオン注入している。その後、熱処理することで同時に硼素とアルミニウムを拡散させ、それぞれの拡散層を接触することで、深部が膨張した形状のｐ型領域を形成している。なお、この方法においては、拡散条件を変更することで高い表面濃度の拡散領域を得ることも可能である。しかしながら、この開示された方法では、同じイオン注入用のマスクパターンを用いて硼素とアルミニウムとを順次イオン注入している。このため、熱処理時間、熱処理温度やイオン注入量を充分管理しないと、拡散領域の形状が図７に示すような形状になりやすい。すなわち、図７のＡ部に示すように、拡散係数の差異と注入濃度などにより、アルミニウムの拡散領域と硼素の拡散領域との接触する部分に曲率半径の小さな領域を生じやすい。このような形状が生じると、この領域に電界集中が発生しやすくなり、ジャンクションの破壊あるいは劣化の進行により耐圧を低下させる可能性がある。これに対して、拡散温度をさらに高くするか、あるいは拡散時間をさらに長くするなどの対策も考えられるが、どちらの方法によってもＳｉＣ表面に生じる荒れが大きくなり、微細加工性を阻害する。
【０００８】
なお、通常、深部膨張型ｐｎ接合は、表面近傍でアバランシェ降伏しやすく、そのため１００Ｖ程度の耐圧を要求するデバイスに利用される場合が多い。上記第２の例においても、リーク電流と順方向電圧を主たる目的としたものであり、高耐圧化については具体的な開示はされていない。
【０００９】
本発明は、上記課題を解決するためになされたもので、高い表面濃度と深い拡散層を有し、かつ全体として曲率半径の大きい拡散領域の形状を有する拡散層を表面の荒れを抑制しながら作製して高耐圧化と低損失化が可能なパワーデバイスの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明の半導体装置の製造方法は、少なくとも表面層が単結晶ＳｉＣ層からなる基板上に第１のマスクパターンを形成する工程と、第１のマスクパターンに第１の開口部を形成する工程と、第１の開口部を介して単結晶ＳｉＣ層中に第１の不純物をイオン注入する工程と、第１のマスクパターンの第１の開口部を含み、第１の開口部より大きな開口形状の第２の開口部を形成する工程と、第２の開口部を介して単結晶ＳｉＣ層中に第１の不純物と同一の導電性を示す第２の不純物をイオン注入する工程と、基板を熱処理して第１の不純物と第２の不純物を同時に拡散する工程からなる。
【００１１】
このような製造方法とすることにより、単結晶ＳｉＣ層の表面に高濃度で低抵抗の拡散層と深い拡散領域とを有し、かつ電界集中などが生じ難い拡散領域を形成することができる。この結果、電極とのオーミック性が良好で、耐圧値のばらつきが少なく、かつ低損失のパワーデバイスを得ることができる。
【００１２】
また、本発明の半導体装置の製造方法は、少なくとも表面層が単結晶ＳｉＣ層からなる基板上に第１のマスクパターンを形成する工程と、第１のマスクパターンに環状の第１の開口部を形成する工程と、第１の開口部を介して単結晶ＳｉＣ層中に第１の不純物をイオン注入する工程と、第１の開口部とこの第１の開口部により囲まれた中央領域とから構成される第２の開口部を形成する工程と、第２の開口部を介して単結晶ＳｉＣ層中に第１の不純物と同一の導電性を示す第２の不純物をイオン注入する工程と、基板を熱処理して第１の不純物と第２の不純物を同時に拡散する工程からなる。
【００１３】
このような製造方法とすることにより、単結晶ＳｉＣ層の表面に高濃度で低抵抗なオーミック領域と外周領域に深い拡散層を有する拡散領域を形成することができる。この結果、ｐｎ接合周辺部での電界集中を効果的に抑制でき、高耐圧化が可能となる。
【００１４】
また、上記製造方法において、第１の不純物は拡散係数の大きく固溶度の低い不純物であり、第２の不純物は第１の不純物よりも拡散係数の小さく、かつ固溶度が高い不純物であってもよい。このような製造方法とすることにより、第１の不純物は第２の不純物に阻害されることなく安定的にＳｉＣ層の深部まで拡散させることができ、一方、第２の不純物は高い表面濃度を維持させることができる。
【００１５】
また、上記製造方法において、第１の不純物は硼素であり、第２の不純物はアルミニウムであってもよい。あるいは、第１の不純物はリンであり、第２の不純物は窒素であってもよい。このような製造方法とすることにより、ｎ型結晶層中にｐ型層あるいはｐ型結晶層中にｎ型層を深い拡散領域と高い表面濃度を有して形成することができる。
【００１６】
上記目的を達成するために、本発明の半導体装置は、少なくとも表面層が単結晶ＳｉＣ層で、第１導電型を有する基板と、単結晶ＳｉＣ層の表面部に形成された第１導電型を有するホモエピタキシャル層と、ホモエピタキシャル層中に形成された第２導電型の第１の不純物領域と、第１の不純物領域に接続し、第１の不純物領域よりもホモエピタキシャル層の表面近傍で、かつ第１の不純物領域を包含する形状に形成された第２導電型の第２の不純物領域と、第２の不純物領域に形成された電極と、基板の裏面に形成された電極を含み、ホモエピタキシャル層の第１の不純物領域と接する第２の不純物領域の接続面が連続した曲面形状であることを特徴とする。
【００１７】
このような構成にすることにより、ｐｎ接合の周辺部を凸形状であり、曲率半径が大きいので電解集中が起こりにくくなるため高速ダイオードの高耐圧化を実現することができる。
【００１８】
また、上記構成において、第１の不純物領域の形成に用いる第１の不純物の拡散係数が第２の不純物領域の形成に用いる第２の不純物の拡散係数より大きくしてもよい。
【００１９】
このような構成にすることにより、第１の不純物領域を深部に形成することができるのでより高耐圧の高速ダイオードを形成できる。
【００２０】
また、上記構成において、第１の不純物領域の形成に用いる第１の不純物の固溶度が第２の不純物領域の形成に用いる第２の不純物の固溶度よりも小さくしてもよい。
【００２１】
このような構成にすることにより、基板表面のシート抵抗を下げることができるので良好なオーミック電極を形成することができる。
【発明の効果】
【００２２】
本発明の半導体装置の製造方法によれば、電極部の接触抵抗の低減化およびｐｎ接合部の電界集中緩和により、低損失かつ高耐圧のＳｉＣデバイスを実現できるという大きな効果を奏する。
【発明を実施するための最良の形態】
【００２３】
以下、本発明を実施するための最良の形態について図面を参照しながら説明する。なお、これらの図面において、それぞれの構成部材の厚みや長さなどは図面の作成上から実際の形状とは異なる。さらに、各構成部材の材質も下記説明の材質に限定するものではない。
【００２４】
（第１の実施の形態）
図１は、本発明の第１の実施の形態にかかる半導体装置の一例である高速ダイオード（以下、ＦＲＤという）１を示す断面図である。
【００２５】
本実施の形態にかかるＦＲＤ１は、第１導電型基板（ｎ型低抵抗ＳｉＣ基板）１０と、ｎ型低抵抗ＳｉＣ基板１０の上部に設けられた第１導電型を有するホモエピタキシャル層（ｎ型エピタキシャル層）１１と、ｎ型エピタキシャル層１１の領域に形成された第１の第２導電型の不純物領域（ｐ型不純物領域）１２と、ｎ型エピタキシャル層１１の表面に接して形成された第２のｐ型不純物領域１３と、例えばＳｉＯ２からなる表面保護膜１４と、拡散層の表面にアルミニウム薄膜を付着したアノード電極１５と、ｎ型低抵抗ＳｉＣ基板１０の裏面に形成され、例えばニッケル薄膜を付着したカソード電極１６から構成されている。
【００２６】
ここでｎ型低抵抗ＳｉＣ基板１０の比抵抗は、例えば０．０２Ω・ｃｍであり、ｎ型エピタキシャル層１１の比抵抗は、例えば１０Ω・ｃｍである。またｎ型エピタキシャル層１１の厚みは、例えば２０μｍである。
【００２７】
表１にｐ型不純物を示す。第１のｐ型不純物としては、耐圧を高めるため深い位置にｐｎ接合を形成するのに適した拡散係数の大きい硼素が選ばれる。また、第２のｐ型不純物としては、同じ導電型であって、かつ電極との接触抵抗を低下させるのに適する固溶度の高いアルミニウムが選ばれる。
【００２８】
【表１】
2008053487.tif 000003
【００２９】
図２は、本実施の形態にかかるＦＲＤ１の主要な製造工程の断面図を示す。図２（ａ）は、スタート材料として用いる表面にＳｉＣ単結晶層を有するｎ型エピタキシャル基板２の構成を説明するための断面図である。
【００３０】
ｎ型低抵抗ＳｉＣ基板１０は、例えば以下のようにして形成することができる。まず、ＳｉＣ粉末を２４００℃〜２６００℃で昇華させ、２２００℃〜２５００℃に保たれた直径２インチ、厚み０．８ｍｍの４Ｈ型ＳｉＣ基板の種結晶（０００１）オフ面上に低分圧の窒素ガス雰囲気中で再結晶成長させる。このように成長させた低抵抗バルク結晶から、（０００１）面に平行に薄片を切り出した後、表面研磨して最終的には厚み２３０μｍのｎ型低抵抗ＳｉＣ基板１０とした。
【００３１】
その後、そのｎ型低抵抗ＳｉＣ基板１０（０００１）オフ面上に、例えば１４００℃でプロパンと四塩化珪素（ドーパントは窒素）を反応させてエピタキシャル成長させて、厚みが２０μｍ、比抵抗が１０Ω・ｃｍのｎ型エピタキシャル層１１を形成した。なお、エピタキシャル層の成長速度は、例えば、約１．５μｍ／ｍｉｎである。このｎ型エピタキシャル層１１の成長により、ｎ型エピタキシャル基板２の厚みは、合計で２５０μｍとなった。
【００３２】
図２（ｂ）は、ｎ型エピタキシャル層１１上に第１のマスクパターン２０と第１の開口部２１を形成する工程を説明するための断面図である。ｎ型エピタキシャル基板２を酸素雰囲気中で、１１００℃に加熱することで酸化して、厚み１．０μｍのＳｉＯ２膜を形成した。このＳｉＯ２膜が第１のマスクパターン２０となる。その後、ｎ型エピタキシャル層１１上の第１のマスクパターン２０に、第１の開口部２１をホトリソグラフィープロセスとエッチングプロセス技術によって形成する。なお、第１のマスクパターン２０としては、ＳｉＯ２膜のみでなく、例えばＳｉ３Ｎ４膜、タングステン膜、モリブデン膜、タンタル膜あるいはニッケル膜などを用いてもよい。このような方法および材料を用いれば、第１のマスクパターン２０となる薄膜の形成工程やホトリソグラフィープロセスとエッチングプロセスなどを既存設備と既存技術で対応することができる。
【００３３】
図２（ｃ）は、第１の開口部２１を介して第１不純物をイオン注入する工程を説明するための断面図である。イオン注入は、例えば以下の条件で行った。すなわち、ｎ型エピタキシャル基板２を６００℃に加熱し、硼素を加速電圧５０ＫｅＶでイオン化し、第１の開口部２１を介してｎ型エピタキシャル層１１にイオン注入した。このときのドーズ量は、３×１０１４ｃｍ−２で、硼素が注入された硼素注入領域２２のシート抵抗は１５００Ω／□であった。
【００３４】
図２（ｄ）は、第２のマスクパターン２３に第２の開口部２４を形成し、第２のｐ型不純物をイオン注入する工程を説明するための断面図である。硼素をイオン注入後、ｎ型エピタキシャル層１１上の第２のマスクパターン２３に第２の開口部２４を形成する。第２の開口部２４は、第１の開口部２１を含み、かつ第１の開口部２１より大きい形状である。なお、第２のマスクパターン２３は、第１のマスクパターン２０のＳｉＯ２膜をそのまま用いることができる。
【００３５】
第２のｐ型不純物をイオン注入する条件の一例を以下に示す。すなわち、ｎ型エピタキシャル基板２を７００℃に加熱し、アルミニウムを加速電圧８０ＫｅＶでイオン化し、第２の開口部２４を介してｎ型エピタキシャル層１１にイオン注入した。このときのドーズ量は、２×１０１７ｃｍ−２で、アルミニウムが注入されたアルミニウム注入領域２５のシート抵抗は２００Ω／□であった。
【００３６】
図２（ｅ）は、このようにしてイオン注入した第１のｐ型不純物と第２のｐ型不純物とを同時にアニールする工程を説明するための断面図である。すなわち、本実施の形態では、ｎ型エピタキシャル基板２に第１のｐ型不純物として硼素、第２のｐ型不純物としてアルミニウムをイオン注入しているので、ｎ型エピタキシャル基板２を加熱して、硼素とアルミニウムをｎ型エピタキシャル層１１に同時に拡散させる。具体的には、例えば以下のような方法で行う。最初に、第２のマスクパターン２３としたＳｉＯ２膜を化学的に溶解除去する。その後、ｎ型エピタキシャル基板２を、ヘリウム雰囲気中で１８００℃、５時間、加熱する。このアニールにより、硼素とアルミニウムをＳｉＣ結晶内部に同時に拡散させ、第２のｐ型不純物領域１３と深い拡散長を有する第１のｐ型不純物領域１２を形成した。
【００３７】
このような方法とすることで、ｎ型エピタキシャル層１１領域に形成されたｐｎ接合は中央部で拡散方向に対して凸形状を示すようになる。このようにｐｎ接合が中央部で凸形状となるのは、中央部に選択的に拡散係数の大きい硼素を注入して、アニールにより拡散させたことによる。
【００３８】
図２（ｆ）は、表面保護膜１４、アノード電極１５およびカソード電極１６を形成する工程を説明するための断面図である。表面保護膜１４は、例えばｎ型エピタキシャル基板２を酸素雰囲気中で、１１００℃で酸化して形成した厚み１．０μｍのＳｉＯ２薄膜を用いることができる。このようにして作製した表面保護膜１４に対して、ホトリソグラフィープロセスとエッチングプロセスを行い、第２のｐ型不純物領域１３上に開口部を形成する。次に、アルミニウムのアノード電極１５とニッケルのカソード電極１６を形成した。以上の工程により、本実施の形態のＦＲＤが得られるので、ダイシングを行うことで所定の形状のＦＲＤとすることができる。
【００３９】
図３は、図１に示したｐｎ接合の中央部におけるｎ型エピタキシャル基板２の表面からの深さとシート抵抗を示す図である。表面から５．６μｍまでは、固溶度が高く拡散係数の小さいアルミニウムを用いた第２のｐ型不純物領域１３のシート抵抗分布であり、表面から５．６μｍ〜１５．６μｍは、拡散係数の大きい硼素を用いた第１のｐ型不純物領域１２のシート抵抗分布である。図３からわかるように、シート抵抗は第２のｐ型不純物領域１３では充分低い値が得られた。また、第１のｐ型不純物領域１２は充分深く拡散させることができた。なお、第２のｐ型不純物領域１３の表面濃度は、８×１０１９ｃｍ−３であった。
【００４０】
このような製造フローを用いることにより、低損失かつ高耐圧のＦＲＤ１を効率的に得ることができる。すなわち、ｐｎ接合の中央部を凸形状とすることで、耐圧降伏の発生を第１のｐ型不純物領域１２のｐｎ接合部近傍に集中させることができる。この領域では、第１のｐ型不純物領域と接する第２のｐ型不純物領域１３の接合面が連続した局面形状を有しているので、耐圧値のばらつきを小さくすることができる。したがって、中央部に凸部のない従来構成のｐｎ接合に比較して、本実施の形態のＦＲＤでは耐圧値はやや小さくなるが、耐圧値のばらつきを非常に小さくできる。
【００４１】
（第２の実施の形態）
図４は、本発明の第２の実施の形態にかかる半導体装置の一例であるＦＲＤ５０を示す断面図である。
【００４２】
本実施の形態にかかるＦＲＤ５０は、第１導電型基板（ｐ型低抵抗ＳｉＣ基板）３０と、ｐ型低抵抗ＳｉＣ基板３０の上部に設けられた第１導電型を有するホモエピタキシャル層（ｐ型エピタキシャル層）３１と、ｐ型エピタキシャル層３１の領域に形成された第１の第２導電型の不純物領域（ｎ型不純物領域）３２と、ｐ型エピタキシャル層３１の表面に接して形成された第２のｎ型不純物領域３３と、例えばＳｉＯ２からなる表面保護膜３４と、拡散層の表面にアルミニウム薄膜を付着したカソード電極３５と、ｐ型低抵抗ＳｉＣ基板３０の裏面に形成され、例えばニッケル薄膜を付着したアノード電極３６から構成されている。
【００４３】
ここでｐ型低抵抗ＳｉＣ基板３０の比抵抗は、例えば０．０１５Ω・ｃｍであり、ｐ型エピタキシャル層３１の比抵抗は、例えば２５Ω・ｃｍである。またｐ型エピタキシャル層３１の厚みは、２０μｍである。
【００４４】
表２にｎ型不純物を示す。
【００４５】
【表２】
2008053487.tif 000004
【００４６】
第１のｎ型不純物としては、耐圧を高めるため深い位置にｐｎ接合を形成するのに適した拡散係数の大きいリンが選ばれる。また、第２のｎ型不純物としては、電極との接触抵抗を小さくするのに適する固溶度の高い窒素が選ばれる。
【００４７】
第２のｎ型不純物としての窒素は、固溶度が高いのに、ほとんどドナー不純物の拡散源として利用されていない。その理由としては、窒素とＳｉＣ表面の反応による表面荒れ（０．１から１．０μｍの表面凹凸）の発生、ＳｉＣ結晶中で窒素の電気的活性度が低いなどによる。つまり、浅い拡散深さと微細加工を利用しているＭＯＳＦＥＴ、ＳＩＴ、ＩＧＢＴなどでは、表面荒れが影響して微細加工を難しくし、ＳｉＣのもつ機能や特性が得られなかったり、拡散係数が小さいためにイオン注入直後のシート抵抗が極端に高いので、イオン注入がされないと判断されたものと理解できる。しかしながら、窒素ドープして昇華法（通常、２０００℃〜２５００℃の温度）で形成した場合には、低抵抗のｎ型バルク結晶が得られている。また、窒素をイオン注入後、１５００℃以上の温度で熱処理するとシート抵抗は著しく低下し、窒素が拡散していることも認められている。したがって、本発明の実施の形態の半導体装置の例としてのＦＲＤやショットキーダイオードなどのデバイスにおいては、深い拡散長（少なくても５μｍ以上）を必要とするため、上記ＭＯＳＦＥＴ、ＳＩＴやＩＧＢＴなどに比べ、表面荒れ（０．１μｍ〜１．０μｍ）の影響は少なく、窒素をドナー不純物として利用することが可能である。
【００４８】
図５は、本発明の第２の実施の形態にかかるＦＲＤ５０の製造工程を説明するための主要工程の断面図である。
【００４９】
図５（ａ）は、スタート材料として用いるｐ型エピタキシャル基板４０であり、アルミニウムをドープしたｐ型低抵抗ＳｉＣ基板３０と、このｐ型低抵抗ＳｉＣ基板３０の（０００１）オフ面上にエピタキシャル成長させたｐ型エピタキシャル層３１から構成されている。なお、ｐ型低抵抗ＳｉＣ基板３０は、例えば、比抵抗０．０１２Ω・ｃｍ、直径２インチ、厚み２３０μｍ）のＳｉＣ単結晶を用いることができる。また、ｐ型エピタキシャル層３１は、例えば１４００℃において、プロパンと四塩化珪素（ドーパントはアルミニウム）の化学反応でエピタキシャル成長させて形成することができ、比抵抗は１５Ω・ｃｍ、厚みは１５μｍ程度である。
【００５０】
図５（ｂ）は、ｐ型エピタキシャル層３１上に第１のマスクパターン６０と第１の開口部４１を形成する工程を説明するための断面図である。ｐ型エピタキシャル基板４０を、酸素雰囲気中、１１００℃で酸化して、厚み１．０μｍのＳｉＯ２膜をｐ型エピタキシャル層３１上に形成する。このＳｉＯ２膜を第１のマスクパターン６０とする。ＳｉＯ２膜からなる第１のマスクパターン６０を、ホトリソグラフィープロセスとエッチングプロセスにより、環状もしくは多角形の額縁状の第１の開口部４１を形成した。
【００５１】
図５（ｃ）は、このようにして開口した第１の開口部４１を介して、第１のｎ型不純物をイオン注入する工程を説明するための断面図である。ｐ型エピタキシャル基板４０を、５００℃に加熱し、イオン化させたリンを加速電圧８０ＫｅＶで、第１の開口部４１を介してｐ型エピタキシャル層３１に注入した。イオン注入したリンのドーズ量は、１０１４ｃｍ−２であり、イオン注入したリン注入層領域４２のシート抵抗は、１０００Ω／□であった。
【００５２】
図５（ｄ）は、ｐ型エピタキシャル層３１上に第２のマスクパターン４３と第２の開口部４４を形成し、第２のｎ型不純物をイオン注入する工程を説明するための断面図である。本実施の形態では、第１のマスクパターン６０をそのまま第２のマスクパターン４３として用いて第２の開口部４４を形成する方法について説明する。リンのイオン注入後、ｐ型エピタキシャル層３１上の第２のマスクパターン４３に対して、ホトリソグラフィープロセスとエッチングプロセスとを用いて、第１の開口部４１により囲まれた中央領域のＳｉＯ２膜を除去して第２の開口部４４を形成した。
【００５３】
なお、第１のマスクパターン６０をエッチングなどで除去した後、再度ＳｉＯ２膜を形成して第２のマスクパターンとしてもよい。この場合には、第２の開口部４４は、第１の開口部４１の外周より小さく形成することもできる。
【００５４】
窒素のイオン注入は、例えば以下の条件で行うことができる。すなわち、ｐ型エピタキシャル基板４０を７００℃に加熱し、３×１０３Ｐａ程度の低圧下の窒素ガスをイオン化し、加速電圧１００ＫｅＶで、第２の開口部４４を介して１０分間注入した。このときのドーズ量は１×１０１７ｃｍ−２である。窒素をイオン注入した窒素注入層領域４５のシート抵抗は３０００Ω／□〜５０００Ω／□であった。
【００５５】
図５（ｅ）は、ｐ型エピタキシャル基板４０を、アニールしてリンと窒素をｐ型エピタキシャル層３１の領域に同時に拡散させる工程を説明するための断面図である。アニールは、ｐ型エピタキシャル層３１上の第２のマスクパターン４３を化学的にエッチングして除去した後、ｐ型エピタキシャル基板４０をヘリウム雰囲気中で１８００℃、５時間行った。これにより、高い表面濃度を有する第２のｎ型不純物領域３３と深い拡散長を有する第１のｎ型不純物領域３２を同時に形成することができた。
【００５６】
図５（ｆ）は、表面保護膜３４、カソード電極３５およびアノード電極３６を形成する工程を説明するための断面図である。表面保護膜３４は、ｐ型エピタキシャル基板４０を酸素雰囲気中で、１１００℃で酸化して、厚み１．０μｍのＳｉＯ２薄膜を形成して用いた。その後、第２のｎ型不純物領域３３上の表面保護膜３４に開口部をホトリソグラフィープロセスとエッチングプロセスとを用いて形成する。次に、アルミニウムのカソード電極３５とニッケルのアノード電極３６を形成した。
【００５７】
図６は、図４に示したｐｎ接合の周辺部のシート抵抗分布である。リンと窒素の拡散深さはそれぞれ１０．２μｍ、３．２μｍであり、また窒素の表面濃度は８×１０１９ｃｍ−３であった。図６からわかるように、シート抵抗は第２のｎ型不純物領域３３では充分低い値が得られた。また、第１のｎ型不純物領域３２は充分深く拡散させることができた。
【００５８】
このような製造フローを用いることにより、低損失かつ高耐圧のＦＲＤ１を効率的に得ることができる。すなわち、ｐｎ接合の周辺部を凸形状とすることで、高耐圧化を実現できた。これは、第１のｎ型不純物領域と接する第２のｎ型不純物領域３２の接合面が連続した局面形状を有していることによる。
【産業上の利用可能性】
【００５９】
本発明による半導体装置の製造方法は、ＳｉＣ単結晶中に高い表面濃度かつ深い拡散長を有する拡散領域を、１回の熱処理によって得ることができ、低損失と高耐圧化が可能となり、耐熱、高耐圧の半導体装置を必要とする自動車などの分野に有用である。
【図面の簡単な説明】
【００６０】
【図１】本発明の第１の実施の形態にかかる半導体装置の一例であるＦＲＤを示す断面図
【図２】第１の実施の形態にかかるＦＲＤの主要な製造工程の断面図
【図３】第１の実施の形態の半導体装置において、図１に示したｐｎ接合の中央部におけるｎ型エピタキシャル基板の表面からの深さとシート抵抗を示す図
【図４】本発明の第２の実施の形態にかかる半導体装置の一例であるＦＲＤを示す断面図
【図５】第２の実施の形態にかかるＦＲＤの製造工程を説明するための主要工程の断面図
【図６】第２の実施の形態の半導体装置において、図４に示したｐｎ接合の周辺部のシート抵抗分布を示す図
【図７】従来の拡散方法とした場合に生じやすい拡散領域の形状を示す図
【符号の説明】
【００６１】
１，５０    高速ダイオード（ＦＲＤ）
２    ｎ型エピタキシャル基板
１０    ｎ型低抵抗ＳｉＣ基板
１１    ｎ型エピタキシャル層
１２    第１のｐ型不純物領域
１３    第２のｐ型不純物領域
１４，３４    表面保護膜
１５    アノード電極（アルミニウム）
１６    カソード電極（ニッケル）
２０，６０    第１のマスクパターン
２１，４１    第１の開口部
２２    硼素注入領域
２３，４３    第２のマスクパターン
２４，４４    第２の開口部
２５    アルミニウム注入領域
３０    ｐ型低抵抗ＳｉＣ基板
３１    ｐ型エピタキシャル層
３２    第１のｎ型不純物領域
３３    第２のｎ型不純物領域
３５    カソード電極（アルミニウム）
３６    アノード電極（ニッケル）
４０    ｐ型エピタキシャル基板
４２    リン注入領域
４５    窒素注入領域
【図１】
2008053487.tif 000005
【図２】
2008053487.tif 000006
【図３】
2008053487.tif 000007
【図４】
2008053487.tif 000008
【図５】
2008053487.tif 000009
【図６】
2008053487.tif 000010
【図７】
2008053487.tif 000011