(57)【要約】【課題】装置を複雑、高価にすることなく、瞬時電圧低下の確実な検出ができる。【解決手段】三相／二相変換部１は、三相電源の相電圧信号（または線間電圧信号）をα成分とβ成分の２相量に変換する。乗算器２Ａ、２Ｂはα成分とβ成分の２相量の二乗演算をする。加算器３は二乗演算結果を加算する。比較器４は加算結果と電圧低下検出基準値の二乗値との大小比較によって電圧低下を判定する。  比較器の出力復帰で復電検出を行う場合、該比較器の判定出力で直ちに電圧低下の出力を得、かつ該判定出力の復帰（復電）に対して一定時間Ｔの遅延処理を行って復電判定出力を得る遅延回路を設ける。  各部をディジタル演算処理で行う場合、定数演算をビットシフトと加算で行うことも含む。【選択図】図１
2008151723.tif 000002
【特許請求の範囲】
【請求項１】
三相電源の相電圧信号または線間電圧信号から瞬時電圧低下を検出する装置であって、
前記相電圧信号または線間電圧信号をα成分とβ成分の２相量に変換する三相／二相変換部と、
前記α成分とβ成分の２相量の二乗演算し、この演算結果を加算する二乗和演算部と、
前記二乗和演算部の演算結果と電圧低下検出基準値の二乗値との大小比較によって電圧低下を判定する比較器と、
を備えたことを特徴とする瞬時電圧低下検出装置。
【請求項２】
三相電源の相電圧信号または線間電圧信号から瞬時電圧低下を検出する装置であって、
前記相電圧信号または線間電圧信号をα成分とβ成分の２相量に変換する三相／二相変換部と、
前記α成分とβ成分の２相量の二乗演算し、この演算結果を加算する二乗和演算部と、
前記二乗和演算部の演算結果と電圧低下検出基準値の二乗値との大小比較によって電圧低下を判定する比較器と、
前記比較器の判定出力で直ちに電圧低下の出力を得、かつ該判定出力の復帰（復電）に対して一定時間Ｔの遅延処理を行って復電判定出力を得る遅延回路と、
を備えたことを特徴とする瞬時電圧低下検出装置。
【請求項３】
前記三相／二相変換部と、二乗和演算部および比較器は、コンピュータのディジタル演算処理で置換し、このディジタル演算における定数乗算は電圧データのビットシフトと加算を組み合わせた演算を行うことを特徴とする請求項１または２に記載の瞬時電圧低下検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、三相交流電源の電圧低下を検出する瞬時電圧低下検出装置に関する。
【背景技術】
【０００２】
この種の検出装置は、無停電電源装置（ＵＰＳ）や瞬時電圧低下補償装置における動作トリガ手段として利用され、または波形記録用のトリガ手段として利用される。
【０００３】
一般に、電圧低下検出には、アナログ回路またはディジタル処理によって、検出される相電圧または線間電圧と基準電圧とを比較器で比較し、検出される電圧が基準電圧以下になるか否かを判定することにより、瞬時電圧低下も検出可能にする。しかし、この停電検出方式では、検出される電圧に重畳した高調波や、電圧不平衡により停電を誤検出する可能性がある。このような誤検出を避けるために、一次遅れフィルタ等を設けると、検出遅れや位相遅れが問題となる。
【０００４】
高速検出で誤検出を少なくしようとする方式として、検出される三相電圧信号をα、βの２相量に変換し、この２相量を三相電圧信号に同期した信号を基準にして回転座標変換することで直流電圧信号を得、これを比較器で比較するものがある（例えば、特許文献１参照）。
【特許文献１】特開２００４−１５６９８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
回転座標変換を利用した前記の停電検出方式では、２相量α、βからの回転座標変換のための高速演算手段を必要とするし、検出される電圧信号に位相同期した同期信号を生成するためのＰＬＬ回路を必要とし、構成が複雑で高価な装置になる。また、ＰＬＬ回路はその設計、調整が難しくなるし、検出動作の不安定要因となり易い。
【０００６】
本発明の目的は、装置を複雑、高価にすることなく、瞬時電圧低下の確実な検出ができる検出装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明は、前記の課題を解決するため、三相の相電圧または線間電圧をα、βの２相量に変換し、これら２相量α、βの二乗演算と加算をし、この演算結果を電圧低下検出基準値の二乗値との大小比較によって電圧低下を検出（判定）するようにしたもので、以下の構成を特徴とする。
【０００８】
（１）三相電源の相電圧信号または線間電圧信号から瞬時電圧低下を検出する装置であって、
前記相電圧信号または線間電圧信号をα成分とβ成分の２相量に変換する三相／二相変換部と、
前記α成分とβ成分の２相量の二乗演算し、この演算結果を加算する二乗和演算部と、
前記二乗和演算部の演算結果と電圧低下検出基準値の二乗値との大小比較によって電圧低下を判定する比較器と、
を備えたことを特徴とする。
【０００９】
（２）三相電源の相電圧信号または線間電圧信号から瞬時電圧低下を検出する装置であって、
前記相電圧信号または線間電圧信号をα成分とβ成分の２相量に変換する三相／二相変換部と、
前記α成分とβ成分の２相量の二乗演算し、この演算結果を加算する二乗和演算部と、
前記二乗和演算部の演算結果と電圧低下検出基準値の二乗値との大小比較によって電圧低下を判定する比較器と、
前記比較器の判定出力で直ちに電圧低下の出力を得、かつ該判定出力の復帰（復電）に対して一定時間Ｔの遅延処理を行って復電判定出力を得る遅延回路と、
を備えたことを特徴とする。
【００１０】
（３）前記三相／二相変換部と、二乗和演算部および比較器は、コンピュータのディジタル演算処理で置換し、このディジタル演算における定数乗算は電圧データのビットシフトと加算を組み合わせた演算を行うことを特徴とする。
【発明の効果】
【００１１】
以上のとおり、本発明によれば、三相の相電圧または線間電圧をα、βの２相量に変換し、これら２相量α、βの二乗演算と加算をし、この演算結果を電圧低下検出基準値の二乗値との大小比較によって電圧低下を検出（判定）するようにしたため、従来の回転座標変換およびＰＬＬ回路を不要にして、装置を複雑、高価にすることなく、瞬時電圧低下の確実な検出ができる。
【００１２】
また、比較器の判定出力で直ちに電圧低下の出力を得、かつ該判定出力の復帰（復電）に対して一定時間Ｔの遅延処理を行って復電判定出力を得る遅延回路を設けることにより、停電検出と復電検出の両機能をもつ装置に適用して、迅速な停電検出と確実な復電検出が可能となる。
【００１３】
また、各部をディジタル演算処理で実現する場合には、定数乗算は電圧データのビットシフトと加算を組み合わせた演算で済み、演算処理の負担を軽減できる。
【発明を実施するための最良の形態】
【００１４】
（実施形態１）
図１は、本実施形態を示す回路構成図である。三相電圧信号ＶR、ＶS、ＶTは、瞬時電圧低下検出対象となる三相電源から変成器等をもつ電圧検出器によって検出される。三相／二相変換器１は、三相電圧信号ＶR、ＶS、ＶTを二相交流座標系に変換し、α成分とβ成分を求める。この座標変換には、三相3線式の場合には以下の変換行列［Ｃ］を係数とした演算になる。また、線間電圧ＶRS、ＶST、ＶTRからα、β相電圧への変換、さらに三相４線式の相電圧からα、β相電圧への変換とすることもできる。
【００１５】
【数１】
2008151723.tif 000003
【００１６】
乗算器２Ａはα相電圧信号を被乗数と乗数にした演算によって二乗した値（α2）を求める。同様に、乗算器２Ｂはβ相電圧信号を被乗数と乗数にした演算によって二乗した値（β2）を求める。加算器３は、乗算器２Ａ、２Ｂの出力を加算し、電圧Ｖ2（＝α2＋β2）を求める。これら乗算器と加算器により二乗和演算回路を構成する。
【００１７】
比較器４は、加算器３の出力電圧Ｖ2と瞬時電圧低下検出電圧（基準電圧）Ｖｒｅｆ2との大小を比較し、電圧Ｖ2が瞬時電圧低下検出電圧Ｖｒｅｆ2を下回ったときに瞬時電圧低下の判定出力を得る。
【００１８】
したがって、本実施形態では、三相／二相変換器１と乗算器２Ａ、２Ｂと加算器３および比較器４によって瞬時電圧低下を検出でき、特許文献１で必要とするα、β成分からの回転座標変換手段、および回転座標変換のためのＰＬＬ回路が不要となり、装置構成の簡単化とコストダウンを図ることができる。また、ＰＬＬ回路による同期信号が介在しないため、設計、調整を容易にして瞬時電圧低下を確実に検出できる。
【００１９】
なお、各演算器はディジタル演算処理によって実現することもできる。この場合、三相電圧信号ＶR、ＶS、ＶTはサンプルホールド回路とＡ／Ｄ変換器を使ってディジタル値として取り込む。
【００２０】
図２はコンピュータ資源とこれに搭載するソフトウェアによるディジタル演算で瞬時停電を検出するブロック構成図である。同図において、波線ブロックＣで示す部分は、前記の（１）式の演算を行う変換行列Ｃに相当するディジタル演算部であり、定数乗算器５は電圧データＶRを２倍し、これに加算器６での電圧データＶSとＶTの加算値を、減算器７で減算して３αに相当する値を得る。また、減算器８は電圧データＶSからＶTを減算して√３βに相当する値を得る。定数乗算器９は乗算器２Ｂの出力になる３β2の３倍値（＝９β2）を求め、加算器３での９α2との係数合わせを行う。比較器４は９Ｖ2と９Ｖｒｅｆ2との大小比較で停電発生を判定する。
【００２１】
ここで、定数乗算器５はビットシフトにより２倍の演算を行うことができ、同様に、定数乗算器９は３β2の２倍の演算値と３β2を加算することで３倍の演算を行うことができる。すなわち、ディジタル演算処理により、定数乗算器をビットシフトと加算器の組み合わせで実現可能であり、装置のブロック構成としては２つの乗算器２Ａ，２Ｂと加減算器で済み、演算処理が簡単になる。なお、瞬時電圧低下検出電圧９Ｖｒｅｆ2は予め計算した値を設定することで、ディジタル演算が不要になる。
【００２２】
（実施形態２）
図３は本実施形態を示す回路構成図であり、図１と異なる部分は比較器４の判定出力の立下り遅延処理を行う遅延回路１０を追加した点にある。この遅延回路１０の追加により、瞬時電圧低下検出装置に停電検出機能と復電検出機能を併せて持たせる場合に迅速な停電検出と確実な復電検出を可能とする。
【００２３】
三相電圧検出信号（ＶR、ＶS、ＶT）は、その一相または２相の電圧低下時に脈動を伴う。この脈動を伴って停電した場合、図１の構成では比較器４が瞬時に応動した停電検出出力を得るため、脈動によって誤って復電検出することが想定される。例えば、図４に示すように、比較器４は時刻ｔ１で瞬時に停電検出出力を得た場合、この停電検出状態が脈動によって復帰（時刻ｔ２、ｔ４）することがあり、このままでは誤った復電検出になる。
【００２４】
そこで、本実施形態では、遅延回路１０を設けることにより、比較器４の判定出力で直ちに電圧低下の出力を得、かつ該判定出力の復帰（立ち下がり時点）に対して一定時間Ｔの遅延処理を行い、復電判定出力を得る。この時間Ｔとしては、脈動時間と復電検出処理を考慮すれば、系統周波数の１周期〜数周期に設定するのが好ましい。
【００２５】
なお、本実施形態においても、ディジタル演算によって実現することができる。この場合、遅延回路１０に相当するディジタル演算は、ディジタルタイマで実現される。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施形態１を示す回路構成図。
【図２】ディジタル演算で瞬時停電を検出する実施形態１のブロック構成図。
【図３】本発明の実施形態２を示す回路構成図。
【図４】遅延回路による停電検出と復電検出のタイムチャート。
【符号の説明】
【００２７】
１  三相／二相変換器
２Ａ、２Ｂ  乗算器
３、７  加算器
４  比較器
５、９  定数乗算器
６、８  減算器
１０  遅延回路
【図１】
2008151723.tif 000004
【図２】
2008151723.tif 000005
【図３】
2008151723.tif 000006
【図４】
2008151723.tif 000007