(57)【要約】      （修正有）【課題】核医学診断装置に用いるピークホールド回路と出力バッファアンプを低消費電力で実現する回路を提供する。【解決手段】半導体検出器９の出力側に接続され、放射線の入射エネルギーに応じた強度の電流パルス信号ＩＡを半導体検出器９から入力し、電流パルス信号ＩＡの入力タイミングを検出する放射線検出回路であって、入力タイミングを示す信号ＶＴをトリガとして入射エネルギーに応じた強度のアナログ信号ＶＥ１の出力をオンさせ、放射線検出回路の出力側に接続されるデジタル演算回路１８からの信号をトリガとしてアナログ信号ＶＥ１の出力をオフすることを特徴とする放射線検出回路。【選択図】図３
2008089527.tif 000002
【特許請求の範囲】
【請求項１】
半導体検出器の出力側に接続され、放射線の入射エネルギーに応じた強度の電流パルス信号を前記半導体検出器から入力し、前記電流パルス信号の入力タイミングを検出する放射線検出回路であって、
前記入力タイミングを示す信号をトリガとして前記入射エネルギーに応じた強度のアナログ信号の出力をオンさせ、前記放射線検出回路の出力側に接続されるデジタル演算回路からの信号をトリガとして前記アナログ信号の出力をオフさせることを特徴とする放射線検出回路。
【請求項２】
請求項１において、
前記アナログ信号の出力のオン／オフ動作は、前記アナログ信号を出力するバッファアンプをオン／オフ動作させることによって行なうことを特徴とする放射線検出回路。
【請求項３】
請求項２において、
前記バッファアンプの前記オン／オフ動作は、前記バッファアンプの動作電流を発生させる第２の電流源を制御することによって行なうことを特徴とする放射線検出回路。
【請求項４】
請求項３において、
前記バッファアンプの入力に接続され、かつ、前記バッファアンプにピークホールド電圧を出力するピークホールド回路と、
前記ピークホールド回路に接続され、かつ、前記ピークホールド回路がホールドした電荷を放電させてリセットするためのリセット回路と
を具備して成り、
前記第２の電流源と前記リセット回路とは共通の制御論理によって制御される
ことを特徴とする放射線検出回路。
【請求項５】
請求項４において、
前記ピークホールド回路は、
前記電流パルス信号が電圧に変換されたものである第１の電圧信号を入力とする第１のアンプと、
前記第１のアンプの出力に接続されたダイオードと、
前記ダイオードの出力に並列接続され、かつ、前記ダイオードからの出力電圧を充電して前記ピークホールド電圧を発生させるための容量と、
前記第１のアンプの動作電流を発生させる第１の電流源と
を具備して成ることを特徴とする放射線検出回路。
【請求項６】
請求項３において、
前記アナログ信号の出力のオン／オフ動作は、前記バッファアンプにピークホールド電圧を出力するピークホールド回路の電流源である第１の電流源を更に制御することによって行なうことを特徴とする放射線検出回路。
【請求項７】
請求項６において、
前記ピークホールド回路に接続され、かつ、前記ピークホールド回路がホールドした電荷を放電させてリセットするためのリセット回路を具備して成り、
前記第１の電流源、前記第２の電流源、および前記リセット回路は、共通の制御論理によって制御される
ことを特徴とする放射線検出回路。
【請求項８】
請求項７において、
前記ピークホールド回路は、
前記電流パルス信号が電圧に変換されたものである第１の電圧信号を入力とする第１のアンプと、
前記第１のアンプの出力に接続されたダイオードと、
前記ダイオードの出力に並列接続され、かつ、前記ダイオードからの出力電圧を充電して前記ピークホールド電圧を発生させるための容量と
を具備して成ることを特徴とする放射線検出回路。
【請求項９】
請求項８において、
前記第１の電流源は、前記第１のアンプの動作電流を発生させる電流源であることを特徴とする放射線検出回路。
【請求項１０】
半導体検出器の出力側に接続され、放射線の入射エネルギーに応じた強度の電流パルス信号を前記半導体検出器から入力し、前記電流パルス信号の強度に比例した電圧信号を出力する電荷増幅型プリアンプと、
前記電荷増幅型プリアンプから出力される電圧信号の帯域を所定の時定数で制限して通過させる波形整形回路と、
前記波形整形回路の出力信号のアナログピーク値をホールドしてピークホールド電圧として出力するピークホールド回路と、
前記ピークホールド電圧を入力してアナログ信号として出力するバッファアンプと、
前記電荷増幅型プリアンプが出力する電圧信号を所定の電圧閾値と比較し、比較した結果をタイミング情報として出力するコンパレータと、
前記アナログ信号の出力をオンさせるトリガとして前記タイミング情報を前記コンパレータから前記ピークホールド回路へ伝送する第１のパスと、
前記アナログ信号の出力をオフさせるトリガとしてリセット信号を外部から前記ピークホールド回路へ伝送する第２のパスと
を具備して成ることを特徴とする放射線検出回路。
【請求項１１】
請求項１０において、
前記アナログ信号の出力のオン／オフ動作は、前記バッファアンプをオン／オフ動作させることによって行なうことを特徴とする放射線検出回路。
【請求項１２】
請求項１１において、
前記バッファアンプの前記オン／オフ動作は、前記バッファアンプの動作電流を発生させる第２の電流源を制御することによって行なうことを特徴とする放射線検出回路。
【請求項１３】
請求項１２において、
前記ピークホールド回路に接続され、かつ、前記ピークホールド回路がホールドした電荷を放電させてリセットするためのリセット回路を更に具備して成り、
前記第２の電流源と前記リセット回路とは、前記タイミング情報および前記リセット信号の入力に基づく共通の制御論理によって制御される
ことを特徴とする放射線検出回路。
【請求項１４】
請求項１３において、
前記ピークホールド回路は、
前記電流パルス信号が電圧に変換されたものである第１の電圧信号を入力とする第１のアンプと、
前記第１のアンプの出力に接続されたダイオードと、
前記ダイオードの出力に並列接続され、かつ、前記ダイオードからの出力電圧を充電して前記ピークホールド電圧を発生させるための容量と、
前記第１のアンプの動作電流を発生させる第１の電流源と
を具備して成ることを特徴とする放射線検出回路。
【請求項１５】
請求項１２において、
前記アナログ信号の出力のオン／オフ動作は、前記バッファアンプにピークホールド電圧を出力するピークホールド回路の電流源である第１の電流源を更に制御することによって行なうことを特徴とする放射線検出回路。
【請求項１６】
請求項１５において、
前記ピークホールド回路に接続され、かつ、前記ピークホールド回路がホールドした電荷を放電させてリセットするためのリセット回路を更に具備して成り、
前記第１の電流源、前記第２の電流源、および前記リセット回路は、前記タイミング情報および前記リセット信号の入力に基づく共通の制御論理によって制御される
ことを特徴とする放射線検出回路。
【請求項１７】
請求項１６において、
前記ピークホールド回路は、
前記電流パルス信号が電圧に変換されたものである第１の電圧信号を入力とする第１のアンプと、
前記第１のアンプの出力に接続されたダイオードと、
前記ダイオードの出力に並列接続され、かつ、前記ダイオードからの出力電圧を充電して前記ピークホールド電圧を発生させるための容量と
を具備して成ることを特徴とする放射線検出回路。
【請求項１８】
請求項１７において、
前記第１の電流源は、前記第１のアンプの動作電流を発生させる電流源であることを特徴とする放射線検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＰＥＴ（Positron Emission Tomography：陽電子放射断層撮像）装置に代表される核医学診断装置およびそれに用いられる放射線検出回路に関し、特に検出器に入射した放射線のエネルギーを出力する際に消費する電力を小さくした放射線検出回路に関する。
【背景技術】
【０００２】
従来、ピークホールド回路の低消費電力化を実現するための方法として、電圧ホールド容量を充電するための増幅器の電流を制御するものが提案されている（特許文献１参照）。同文献では大信号が入力された場合でも入力電圧に応じてテール電流を制御することで高速で低消費電力の動作を可能とするピークホールド回路の例が開示されている。
【０００３】
【特許文献１】特開２０００−１７１４９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本願発明者等は本願に先立って、半導体素子によって構成された放射線検出器（以下、「半導体検出器」という）を用いた核医学診断装置に必要な、ポジトロン（陽電子）核種から発生する陽電子と、人体に存在する電子の対消滅時に発生する５１１ｋｅＶと同じエネルギーをもち、１８０°反対方向へ進む消滅放射線のエネルギー測定における集積回路の低電力化について検討を行なった。従来のシンチレータに比べ、半導体検出器を用いた核医学診断装置は、１）検出器固有のエネルギー分解能に優れていることから、エネルギーの異なる複数核種を含む薬剤の同時使用や画像コントラストが向上すること、２）検出器の物理形状をより小さくできることから、従来と比較して空間分解能が向上し、より精細な画像を取得することが可能となる。一方、半導体検出器を用いる場合のデメリットとして、従来のシンチレータに比べ、検出器の物理形状をより小さくできる反面、画素数が増加し、信号を処理する回路の物量が増加することが挙げられる。回路物量が大きくなれば、回路が消費する電力も増大し、機器の消費電力の増加につながる。一方で、電子と陽電子の対消滅に起因する消滅放射線の発生という事象はランダムな事象である。放射線検出器という装置の特性を考えると、いつ、どの検出器に放射線が入射した場合でも、これを検出できないと装置としての意味を持たないため、全ての検出器に接続された回路は常に動作可能な状態にしておく必要がある。検出器に接続される回路は増幅器などのアナログ回路で構成されるため、待機状態でも回路には一定の電流が流れ、電力を消費するという問題があった。
【０００５】
以上の従来技術の例として、図１４にピークホールド回路を示す。リセット信号ＲＳＴがＬレベルの状態で入力検出信号ＶＴがＨレベルとなると、リセット回路６が切り離され、アンプ１がダイオード２を通じて電圧ホールド用容量７を充電することでピークホールド動作を行なう。ピークホールド電圧ＶＰ１をバッファアンプ３を通じて電圧ＶＥ１として出力する。
【０００６】
図１５に動作のタイムチャートを示す。信号ＶＴが立ち上がりＨレベルとなると、アンプ１、ダイオード２を通じて電圧ホールド容量７が充電され、ピークホールド動作が始まる。バッファアンプ３はこのピークホールド電圧ＶＰ１をそのままＶＥ１として出力する。リセット信号ＲＳＴがＨレベルとなると、電圧ホールド用容量７に蓄積されていた電荷は放電され、ピークホールド出力ＶＰ１、バッファアンプ出力ＶＥ１がクリアされる。この間、アンプの電流源５、バッファアンプの電流源８は常に電流を流し続けている。
【０００７】
検出すべき消滅放射線の発生頻度は、被検体に投与する線量や検出器の密度にもよるが、検出器一つあたりでは２００μｓに１回といった頻度である。一方、放射線が検出器に入射してからピークホールド回路を通じてアナログ電圧として出力されるまでの時間はおおよそ１ｕｓ程度である。従って両者の差分として求まる１９０μｓ以上の時間は待機時間である。この待機状態で流れている電流が装置全体の消費電力の増加となっている。従来技術のこれらの問題点を本願発明者等は独自に見いだした。
【課題を解決するための手段】
【０００８】
本発明の代表的なものの一例を示せば以下の通りである。すなわち、本発明の放射線検出回路は、半導体検出器の出力側に接続され、放射線の入射エネルギーに応じた強度の電流パルス信号を半導体検出器から入力し、電流パルス信号の入力タイミングを検出する放射線検出回路であって、入力タイミングを示す信号をトリガとして入射エネルギーに応じた強度のアナログ信号の出力をオンさせ、放射線検出回路の出力側に接続されるデジタル演算回路からの信号をトリガとしてアナログ信号の出力をオフさせることを特徴とする。
【発明の効果】
【０００９】
上記手段による発明の代表的な効果は、放射線検出回路、およびその検出回路を用いた核医学診断装置の消費電力の低減である。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施例について図面を用いて詳細に説明する。実施例の各ブロックを構成する回路素子は、特に制限されないが、公知のＣＭＯＳ（相補型ＭＯＳトランジスタ）等の集積回路技術によって、単結晶シリコンのような１個の半導体基板上に形成される。ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）の回路記号は矢印をつけないものはＮ形ＭＯＳＦＥＴ（ＮＭＯＳ）を表し、矢印をつけたＰ形ＭＯＳＦＥＴ（ＰＭＯＳ）と区別される。以下、ＭＯＳＦＥＴを呼ぶために簡略化してＭＯＳと呼ぶことにする。但し、本発明の放射線検出回路に用いられるトランジスタ素子は金属ゲートと半導体層との間に設けられた酸化膜絶縁膜を含む電界効果トランジスタ（ＭＯＳＦＥＴ）に限定される訳ではなく、バイポーラトランジスタ（Bipolar Transistor）、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）等、既知の各種トランジスタ素子が適用可能である。
【実施例１】
【００１１】
図１は本発明を適用した核医学診断装置向けピークホールド回路とバッファアンプとを用いた回路の実施例を示したものである。本実施例は、アナログ信号ＶＥ１の出力のオン／オフ動作が、アナログ信号ＶＥ１を出力するバッファアンプ３をオン／オフ動作させることによって行なわれることを特徴とする。バッファアンプ３のオン／オフ動作は、バッファアンプ３の動作電流を発生させる第２の電流源８を制御することによって行なうのが好適であるが、これに限定されない。本実施例の放射線検出回路は、バッファアンプ３の入力に接続され、かつ、バッファアンプ３にピークホールド電圧を出力するピークホールド回路１４と、ピークホールド回路１４に接続され、かつ、ピークホールド回路１４がホールドした電荷を放電させてリセットするためのリセット回路６とを具備するように構成され、第２の電流源８とリセット回路６とが共通の制御論理４によって制御されるよう構成されるのが好適であるが、これに限定されない。
【００１２】
ピークホールド回路は、電圧Ｓ１を入力とするアンプ１と、整流のためのダイオード２と、電圧ホールドのための容量７と、アンプ１の電流源５と、容量７の電荷を放電するためのリセット回路６と、ピークホールド電圧ＶＰ１を入力とし出力をＶＥ１とするバッファアンプ３と、その電流源８と、リセット回路６とバッファアンプ３の電流源８を制御するための論理４とを含んで構成されるものとすれば好適であるが、これに限定されない。リセット信号ＲＳＴが”Ｌ”の状態で入力検出信号ＶＴが立ち上がると、リセット回路６がピークホールド回路より切り離され、電圧ホールド用容量７が充電されることでピークホールド動作を行なう。同時に、バッファアンプ電流源５がオンし、ピークホールド電圧ＶＰ１がバッファアンプ３の出力としてＶＥ１に出力される。リセット信号ＲＳＴが立ち上がる、あるいは入力検出信号ＶＴが立ち下がるとリセット回路６がピークホールド回路に接続され、電圧ホールド用容量７に蓄積された電荷を放電する。同時に、バッファアンプ電流源８がオフとなり、バッファアンプ３が停止する。
【００１３】
図２は本発明を適用した場合のピークホールド回路およびバッファアンプ３の動作を示すタイムチャートである。半導体検出器からの信号ＩＡが電荷蓄積型アナログ信号検出回路に入力されると、その入力ＩＡを検出して入力検出信号ＶＴが立ち上がる。入力検出信号ＶＴがＨレベルに立ち上がることにより、リセット回路６がピークホールド回路より切り離され、ダイオード２を通じてアンプ１が電圧ホールド容量７を充電することでピークホールド動作が始まる。同時に、バッファアンプ３の電流源８が動作を開始する。バッファアンプ３はこのピークホールド電圧ＶＰ１を入力とし、ＶＥ１として出力する。電荷蓄積型アナログ信号検出回路の後段に配置されたデジタル制御ＩＣは、入力検出信号ＶＴがＨレベルとなったことを検知し、ピークホールド出力ＶＰ１が十分安定した後に、バッファアンプ３の後段に配置されたアナログ−デジタル変換器（以下、ＡＤＣ）に対しデータ取り込みを指示し、ＡＤＣは、バッファアンプ３の出力ＶＥ１を取り込む。ＡＤＣがデータ取り込みを終えた時点でデジタル制御ＩＣはリセット信号ＲＳＴをＨレベルとし、ピークホールド出力ＶＰ１、および入力検出信号ＶＴをクリアする。同時に、このリセット信号ＲＳＴを用いてバッファアンプ電流源８をオフする。半導体検出器からの入力ＩＡが次に発生した時点で、入力検出信号ＶＴによって再びバッファアンプ３の電流源８がオンとなる。
【００１４】
以上、本実施例によれば、バッファアンプ３の出力ＶＥ１がＡＤＣに取込まれてから、次の入力ＩＡが発生するまではバッファアンプ３に電流が流れないため低消費電力化を実現できる。
【実施例２】
【００１５】
図３は、本発明を適用したピークホールド回路１４を含んで構成される電荷蓄積型アナログ信号検出回路の実施例を示す図である。本実施例の放射線検出回路は、半導体検出器９の出力側（アノード側）に接続され、放射線の入射エネルギーに応じた強度の電流パルス信号ＩＡを半導体検出器９から入力し、電流パルス信号ＩＡの強度に比例した電圧信号ＶＢを出力する電荷増幅型プリアンプ１２と、電荷増幅型プリアンプ１２から出力される電圧信号ＶＢの帯域を所定の時定数で制限して通過させる波形整形回路１３と、波形整形回路１３の出力信号Ｓ１のアナログピーク値をホールドしてピークホールド電圧として出力するピークホールド回路と、このピークホールド電圧を入力してアナログ信号ＶＥ１として出力するバッファアンプ３と、電荷増幅型プリアンプ１２が出力する電圧信号ＶＢを所定の電圧閾値ＶＬＤと比較し、比較した結果をタイミング情報ＶＴとして出力するコンパレータ１５と、アナログ信号ＶＥ１の出力をオンさせるトリガとしてタイミング情報ＶＴをコンパレータ１５からピークホールド回路１４へ伝送する第１のパスと、アナログ信号ＶＥ１の出力をオフさせるトリガとしてリセット信号ＲＳＴを外部からピークホールド回路１４へ伝送する第２のパスとを具備して成ることを特徴とする。アナログ信号ＶＥ１の出力のオン／オフ動作は、バッファアンプ３をオン／オフ動作させることによって行なうのが好適であるが、これに限定されない。バッファアンプ３のオン／オフ動作は、バッファアンプ３の動作電流を発生させる第２の電流源８を制御することによって行なうのが好適であるが、これに限定されない。本実施例の放射線検出回路は、ピークホールド回路１４に接続され、かつ、ピークホールド回路１４がホールドした電荷を放電させてリセットするためのリセット回路６を更に具備して構成され、第２の電流源８とリセット回路６とは、タイミング情報ＶＴおよびリセット信号ＲＳＴの入力に基づく共通の制御論理４によって制御されるよう構成されるのが好適であるが、これに限定されない。ピークホールド回路１４は、電流パルス信号ＩＡが電圧に変換されたものである第１の電圧信号Ｓ１を入力とする第１のアンプ１と、第１のアンプ１の出力に接続されたダイオード２と、ダイオード２の出力に並列接続され、かつ、ダイオード２からの出力電圧を充電してピークホールド電圧を発生させるための容量７と、第１のアンプ１の動作電流を発生させる第１の電流源５とを具備して構成されるのが好適であるが、これに限定されない。
【００１６】
検出器９の一方（カソード側）は高圧電源１０に接続され、他方（アノード側）は電荷増幅型プリアンプ１２の入力側に接続される。また、接地抵抗１１で電荷増幅型プリアンプ１２の入力を電位的にＧＮＤレベルに固定している。電荷増幅型プリアンプ１２の出力側は、帯域制限を行う波形整形回路１３と、コンパレータ１５とに接続される。波形整形回路１３の出力側はピークホールド回路１４に接続され、波形整形回路１３が出力した信号Ｓ１をピークホールド回路１４が入力する構成となっている。ここで、信号Ｓ１は、電圧として出力／入力される場合、ＶＳ１と表される。コンパレータ１５は電荷増幅型プリアンプ１２の出力信号ＶＢおよび閾値制御回路１６の出力信号ＶＬＤを入力とし、ＶＢがＶＬＤ以上となったときに、出力を反転するような構成となっている。検出器９で発生した電子・正孔対は電荷増幅型プリアンプ１２により電圧信号ＶＢに変換されたあと、所定の電圧閾値ＶＬＤにより弁別された入力検出信号ＶＴと、所定の時定数を有する波形整形回路１３を通じて雑音除去と波形整形とが施された、入射エネルギー量をあらわすエネルギー信号ＶＥ１とにそれぞれ変換され、電荷蓄積型アナログ信号検出回路から出力される。ＶＥ１を出力する端子はＡＤＣ１７の入力側に接続される。入力検出信号ＶＴはピークホールド回路１４に入力され、入力電圧ＶＳ１をホールドするためのトリガとなり、また、ＡＤＣ等を介さずに、例えば直接、デジタル演算回路１８に接続される。デジタル演算回路１８はピークホールド回路１４の出力をクリアするためにリセット信号ＲＳＴを出力する。
【００１７】
図４は、ＡＤＣ１７でアナログ電圧ＶＥ１を取り込む方法として、ＶＥ１が安定するまで一定の時間を待つ方法の一例を示す図である。ここでは、入力検出信号ＶＴがＨレベルになってから一定の時間を待った後にＡＤＣ１７のデータ取り込みクロックを動作させ、ＶＥ１をＡＤＣ１７に取り込み、デジタル値に変換する。この待ち時間は、バッファアンプ３の電気的仕様として与えられてもよいし、図５にて後述する方法でデジタル演算回路が求めた値を使用してもよい。また、待ち時間の生成は単純なディレイ回路を用いてもよく、あるいは、システムクロックを用いたカウンタを利用してもよい。
【００１８】
図５は、ＡＤＣ１７で常にアナログ電圧ＶＥ１の取り込みを行ない、そのデジタル値Ｄｎを用いてアナログ電圧ＶＥ１が安定したことを判定する方式の例を示す図である。ＡＤＣ１７は繰り返しアナログ電圧ＶＥ１データの取り込み／変換を行なう。入力検出信号ＶＴがＨレベルとなった時刻を起点として、以降、デジタル演算回路１８は、ＡＤＣ１７の出力デジタル値Ｄｎ以前の時刻に取り込んだ値Ｄｎ−１との比較を行ない、その差分が規定の値ＤＩＦＦより小さくなった時点でアナログ出力が安定したと判断する。なお、この安定したか否かの判断に使うデジタル量ＤＩＦＦは、バッファアンプ３の出力安定性やＡＤＣ１７の変換精度、あるいはシステムで要求するＶＥ１の精度によって決まる。また、入力検出信号ＶＴがデジタル演算回路１８に入力されてから、ＶＥ１が安定した、と判断されるまでの時間をデジタル演算回路１８にて保持した場合、図４にて説明した待ち時間として利用することも可能である。その一例として、装置立上げ直後は図５にて説明したデジタル値の比較方式によってＶＥ１の安定度を判断し、例えば装置の初期設定が終了した時点で、図４にて説明した、一定時間を待つ方法に切り替えることも可能である。また、両者の方式を併用することも可能である。
【００１９】
図６は、図３の代表的なポイントにおける過渡的な応答波形を示す図である。ＶＢがＶＬＤ以上となったところで、ＶＴがＬレベルからＨレベルへと変化し、波形整形回路１３の出力ＶＳ１のピーク値をピークホールド回路１４がホールドする。このとき、波形整形回路１３のフィルタ時定数は、十分長い時定数に設定して通過帯域を広くし、全てのエネルギーの情報が通過するようにしておく。
【００２０】
図７は、検出器９の詳細および電荷蓄積型アナログ信号検出回路のＶＴを出力する部分を示す図である。検出器９は、カソード、アノードの両電極を有し、それぞれ高圧電源１０と接地抵抗１１とに接続され、接地抵抗１１側の電極（アノード）は電荷増幅型プリアンプ１２の入力側に接続される。電荷増幅型プリアンプ１２の出力側はコンパレータ１５の入力側に接続されており、その出力電圧ＶＢが所定の電圧閾値レベルＶＬＤ以上となると、コンパレータ１５の出力端子に現れる信号ＶＴが反転するよう構成されている。検出器９に放射線が入射すると、吸収したエネルギーに応じた電子・正孔対を発生し、高圧電源１０により印加した電界に引かれて、電子はアノード側に、正孔はカソード側に移動する。この電子と正孔の移動が、電荷増幅型プリアンプ１２の入力側に発生する電流パルスＩＡとなる。
【００２１】
図８は、図７における電荷増幅型プリアンプ１２の入力側に発生する電流パルスＩＡの波形と、このＩＡを電荷増幅型プリアンプ１２で電圧に変換することにより出力として得られる電圧、すなわち、コンパレータ１５の入力側に現れる電圧ＶＢの波形と、この電圧ＶＢに基づき、所定の電圧ＶＬＤを閾値としてコンパレータ１５から出力される、放射線入射を検出する信号ＶＴとの関係を示す図である。
【００２２】
図９は図３で説明した回路構成を複数の集積回路で構成した場合の実施例である。特に限定されないが、電荷蓄積型アナログ信号検出回路１９は、上述した図３の電荷増幅型プリアンプ１２やコンパレータ１５を一体に集積化したＡＳＩＣ（Application Specific Integrated Circuit）として構成するのが好適である。ただし、単一のＡＳＩＣにどの素子が集積されるかは特に限定されない。例えば、電荷増幅型プリアンプ１２、コンパレータ１５、波形整形回路１３、ピークホールド回路１４を一体に集積化し、抵抗１１、閾値制御回路１６を外付けにしてもよいし、また、抵抗１１、閾値制御回路１６、ＡＤＣ１７をも含めた全体を一体に集積化してもよい。また、演算処理デジタル回路１８は、ＶＴを入力とするタイミング検出回路や、ＡＤＣ１７にてデジタル信号に変換されたＶＥ１を入力とするデジタル補正演算回路、その他アドレス演算回路、パケットデータ生成回路などを一体に集積化したＦＰＧＡ（Field Programmable Gate Array）で構成するのが好適であるがこの限りではない。
【００２３】
本実施例によれば、バッファアンプ３の電流源８を入力検出信号ＶＴおよびリセット信号ＲＳＴで制御することで、放射線の入力を検出することによりバッファアンプを自律的にオン状態にし、後段への出力が済んだ時点でオフにすることが可能となる。また、出力すべき電圧ＶＰ１はピークホールド回路によって保持されているため、バッファアンプ３の電流源５をオフにすることで回路の消費電力の低減に有効である。
【実施例３】
【００２４】
図１０は本発明を適用した核医学診断装置向けピークホールド回路とバッファアンプとを用いた回路の実施例を示したものである。実施例１との違いは、バッファアンプ３の電流源８に加え、電圧Ｓ１を入力とするアンプ１の電流源５を入力検出信号ＶＴおよびリセット信号ＲＳＴを用いて制御する点である。この場合、ピークホールド動作を正しく行うために電流源５はオフ状態でも完全に電流を０とせずに、オン状態より少ない状態に保つものとする。
【００２５】
本実施例は、アナログ信号ＶＥ１の出力のオン／オフ動作が、バッファアンプ３にピークホールド電圧を出力するピークホールド回路１４の電流源である第１の電流源５を更に制御することによって行なうことを特徴とする。本実施例の放射線検出回路は、ピークホールド回路１４に接続され、かつ、ピークホールド回路１４がホールドした電荷を放電させてリセットするためのリセット回路６を具備して構成され、第１の電流源５、第２の電流源８、およびリセット回路６が、共通の制御論理４によって制御されるよう構成されるのが好適であるが、これに限定されない。ピークホールド回路１４は、電流パルス信号ＩＡが電圧に変換されたものである第１の電圧信号Ｓ１を入力とする第１のアンプ１と、第１のアンプ１の出力に接続されたダイオード２と、ダイオード２の出力に並列接続され、かつ、ダイオード２からの出力電圧を充電してピークホールド電圧を発生させるための容量７とを具備して構成されるのが好適であるが、これに限定されない。この場合、第１の電流源５は、第１のアンプ１の動作電流を発生させる電流源とするのが好適であるが、これに限定されない。
【００２６】
尚、本実施例も前述の実施例１と同様、実施例２の電荷蓄積型アナログ信号検出回路におけるピークホールド回路１４として適用可能であることは言うまでもない。
【００２７】
図１１は本実施例を適用した場合のピークホールド回路およびバッファアンプの動作を示すタイムチャートである。実施例１との違いは、上述したように、入力検出信号ＶＴおよびリセット信号ＲＳＴを用いて、バッファアンプ３の電流源８に加え、アンプ１の電流源５の電流量を制御している点である。リセット信号ＲＳＴがＨレベルとなったあとの入力待機状態では、電流源５はピークホールド動作中より電流量を少なくしている。電流量を制御する方法としては、例えばＭＯＳで電流源を構成した場合、ゲート電圧を変化させることで電流量の制御が可能である。また、電流源を構成するＭＯＳの並列数を増減させることでも実現できる。さらには電流量の異なる電流源を用意し、その切り替えによって電流量を制御してもよい。なお、電流源を構成する素子はバイポーラトランジスタでもよく、またその他の素子でもよい。
【００２８】
本実施例によれば、バッファアンプ３の電流源８と、アンプ１の電流源５とをそれぞれ入力検出信号ＶＴおよびリセット信号ＲＳＴで制御することで、放射線の入力を検出することによりバッファアンプを自律的にオン状態にし、後段への出力が済んだ時点でオフにすることが可能となる。また、実施例１に加えアンプ１の電流源５に流れる電流を削減することが可能となるため、回路の消費電力のさらなる低減に有効である。
【実施例４】
【００２９】
図１２は本発明を適用した核医学診断装置向けピークホールド回路とバッファアンプとを用いた回路について、ピークホールド電圧ＶＰ１の出力方法に関する別の実施例を示す図である。実施例１との違いは、バッファアンプ３の出力側にスイッチ２０を設けている点である。電流源８をオン／オフさせることによってアナログ電圧ＶＥ１が変動する場合、スイッチ２０を設けることにより、この電圧変動がＡＤＣ１７に伝達されないような構成とする。一例として、電流源８がオンした後に一定の時間差をつけてこのスイッチ２０を閉じる方法が挙げられる。時間差生成論理２１としては、ディレイ回路を使用してもよいし、または電流源８の電流量をモニタし、電流量が一定になったことを判定する論理制御を用いてもよい。
【００３０】
本実施例によれば、バッファアンプ３の電流源８を入力検出信号ＶＴおよびリセット信号ＲＳＴで制御する際の、アナログ出力電圧ＶＥ１の変動をスイッチ２０を用いて遮断し、不必要な変動を取り除いたアナログ電圧出力をＡＤＣ１７に入力することが可能となり、回路の消費電力を削減し、なおかつより高精度なアナログ−デジタル変換が可能となる。
【実施例５】
【００３１】
図１３は本発明を適用した核医学診断装置向けピークホールド回路とバッファアンプとを用いた回路について、ピークホールド電圧ＶＰ１の出力方法に関する別の実施例を示す図である。実施例１との違いは、バッファアンプ３の電流源８を制御する信号にフィルターを挿入している点である。電流源８をオン／オフさせることによってアナログ電圧ＶＥ１が変動する場合、波形鈍化フィルター２２を設けることにより、電流源８の制御信号が緩やかに変化する構成とする。入力検出信号ＶＴおよびリセット信号ＲＳＴによって構成される電流源８の制御信号が、波形鈍化フィルター２２によって緩やかに時間変化することにより、電流源８は緩やかにオン状態とオフ状態を遷移する。
【００３２】
本実施例によれば、入力検出信号ＶＴおよびリセット信号ＲＳＴで構成される電流源８の制御信号の時間変化量を小さくすることで、アナログ出力電圧ＶＥ１の変動を小さくすることが可能となる。その結果、不必要な変動を取り除いたアナログ電圧出力をＡＤＣ１７に入力することが可能となり、回路の消費電力を削減し、なおかつより高精度なアナログ−デジタル変換が可能となる。
【００３３】
また、いずれの実施例においても、リセット信号ＲＳＴによって電流源８をオフ状態にする際、電流源８の電流量を０にせず、オン状態より少ない状態、例えば１／１０や１／１００などの電流量とすることも可能である。
【図面の簡単な説明】
【００３４】
【図１】本発明を適用した核医学診断装置向けピークホールド回路とバッファアンプとを用いた回路の第一の実施例を示す図である。
【図２】本発明を適用した場合の第一の実施例におけるピークホールド回路およびバッファアンプの動作を示すタイムチャートである。
【図３】ピークホールド回路１４に本発明を適用した電荷蓄積型アナログ信号検出回路の実施例を示す図である。
【図４】ＡＤＣ１７でアナログ電圧ＶＥ１を取り込む方法として、ＶＥ１が安定するまで一定の時間を待つ方法の一例を示す図である。
【図５】ＡＤＣ１７で常にアナログ電圧ＶＥ１の取り込みを行ない、そのデジタル値Ｄｎを用いてアナログ電圧ＶＥ１が安定したことを判定する方式の例を示す図である。
【図６】図３の代表的なポイントにおける過渡的な応答波形を示す図である。
【図７】検出器９の詳細および電荷蓄積型アナログ信号検出回路のＶＴを出力する部分を示す図である。
【図８】図３の検出器９の出力電流パルスＩＡの波形と、電荷増幅型プリアンプ１２の出力電圧ＶＢの波形と、コンパレータの出力電圧ＶＴとの関係を示す図である。
【図９】図３で説明した回路構成を複数の集積回路で構成した場合の実施例である。
【図１０】本発明を適用した核医学診断装置向けピークホールド回路とバッファアンプとを用いた回路の第二の実施例を示す図である。
【図１１】本発明を適用した場合の第二の実施例におけるピークホールド回路およびバッファアンプの動作を示すタイムチャートである。
【図１２】本発明を適用した核医学診断装置向けピークホールド回路とバッファアンプとを用いた回路の第三の実施例を示す図である。
【図１３】本発明を適用した核医学診断装置向けピークホールド回路とバッファアンプとを用いた回路の第四の実施例を示す図である。
【図１４】従来の核医学診断装置向けピークホールド回路とバッファアンプとを用いた回路を示す図である。
【図１５】従来のピークホールド回路およびバッファアンプの動作を示すタイムチャートである。
【符号の説明】
【００３５】
１…アンプ、２…ダイオード、３…バッファアンプ、４…制御論理、５…電流源、６…リセット回路、７…電圧ホールド容量、８…電流源、９…半導体検出器、１０…高圧電源、１１…接地抵抗、１２…電荷増幅型プリアンプ、１３…波形整形回路、１４…ピークホールド回路、１５…コンパレータ、１６…閾値制御回路、１７…ＡＤＣ、１８…デジタル演算回路、１９…電荷蓄積型アナログ信号検出回路、２０…スイッチ、２１…時間差生成論理、２２…波形鈍化フィルタ、ＶＳ１…波形整形回路出力信号、ＶＢ…電荷増幅型プリアンプ出力信号、ＶＬＤ…閾値制御回路出力信号、ＶＴ…入力検出信号、ＶＥ１…エネルギー信号、ＲＳＴ…リセット信号、Ｄ１〜Ｄｎ…デジタル信号。
【図１】
2008089527.tif 000003
【図２】
2008089527.tif 000004
【図３】
2008089527.tif 000005
【図４】
2008089527.tif 000006
【図５】
2008089527.tif 000007
【図６】
2008089527.tif 000008
【図７】
2008089527.tif 000009
【図８】
2008089527.tif 000010
【図９】
2008089527.tif 000011
【図１０】
2008089527.tif 000012
【図１１】
2008089527.tif 000013
【図１２】
2008089527.tif 000014
【図１３】
2008089527.tif 000015
【図１４】
2008089527.tif 000016
【図１５】
2008089527.tif 000017