(57)【要約】【課題】ＣＯＧ実装方式の表示駆動回路を小型化する。【解決手段】接地端子６５を接地線６２のほぼ中心部の近傍に配置してその接地線６２に接続している。そのため、左側のスイッチ素子６４−１，・・・から流入した駆動電流は、接地線６２の左側から中心部へ流れて接地端子６５へ流出し、右側のスイッチ素子６４−（ｎ／２＋１），・・・から流入した駆動電流は、接地線６２の右側から中心部へ流れて接地端子６５へ流出する。つまり、長さＬの接地線６２に流入した駆動電流の経路は、左右から中心部に限定され、その電流経路の最大の長さがＬ／２になる。この結果、接地線６２の幅Ｗを従来より縮小しても、エレクトロマイグレーションを満たすことができる。従って、基材６１の短辺長を短くでき、走査駆動回路６０を小型化できる。【選択図】図１
2008151892.tif 000002
【特許請求の範囲】
【請求項１】
ガラス基板上に形成された表示部の複数本のリードに、ボンディング接続されるチップ・オン・グラス実装方式のチップ状の表示駆動回路であって、
ほぼ矩形状の基材と、
前記基材上の長辺方向に延設された所定の幅の電源配線と、
前記基材上において前記電源配線に沿って所定の間隔で配設され、バンプを介して前記複数本のリードにそれぞれボンディング接続される複数個の出力端子と、
前記基材上において前記電源配線に沿って所定の間隔で配設され、前記複数個の出力端子と前記電源配線との間にそれぞれ接続された複数個の駆動用スイッチ素子と、
前記基材上において前記電源配線の中心部に接続され、バンプを介して前記リードにボンディング接続される電源端子と、
を有することを特徴とする表示駆動回路。
【請求項２】
前記電源配線は、前記基材の一方の短辺側から他方の短辺側に亘って延設され、
前記複数個の出力端子は、前記基材上の一方の長辺側に形成され、
前記複数個の駆動用スイッチ素子は、前記複数個の出力端子と前記電源配線との間に、前記電源配線に沿って形成され、
前記電源端子は、前記基材上の他方の長辺側に形成されていることを特徴とする請求項１記載の表示駆動回路。
【請求項３】
請求項１又は２記載の表示駆動回路は、更に、
前記電源端子が前記電源配線の両端部にもそれぞれ配設されて接続されていることを特徴とする表示駆動回路。
【請求項４】
前記電源端子は、前記電源配線の中心部及び両端部に複数個それぞれ設けられていることを特徴とする請求項３記載の表示駆動回路。
【請求項５】
前記電源配線の中心部に接続された前記複数個の電源端子の形成面積は、前記電源配線の両端部に接続された前記複数個の電源端子の形成面積よりも大きいことを特徴とする請求項４記載の表示駆動回路。
【請求項６】
前記電源端子は、前記両端部の個数よりも前記中心部の個数の方が多くなるように配設されていることを特徴とする請求項４記載の表示駆動回路。
【請求項７】
前記中心部における前記複数個の電源端子は、前記両端部における前記複数個の電源端子よりも密度が高くなるように配設されていることを特徴とする請求項４記載の表示駆動回路。
【請求項８】
前記中心部における前記複数個の電源端子は、前記両端部における前記複数個の電源端子よりも、隣り合う電源端子間の距離が狭くなるように配設されていることを特徴とする請求項４記載の表示駆動回路。
【請求項９】
前記電源配線は接地線又は電源線であり、前記電源端子は接地端子又は電源端子であることを特徴とする請求項１〜８のいずれか１項に記載の表示駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機エレクトロルミネッセンス（以下「有機ＥＬ」という。）素子や発光ダイオード（以下「ＬＥＤ」という。）等を使用した表示装置を駆動するための表示駆動回路、特に、ガラス基板上に形成された表示部のリードに、ボンディング接続されるチップ・オン・グラス（以下「ＣＯＧ」という。）実装方式のチップ状の表示駆動回路に関するものである。
【背景技術】
【０００２】
図２（ａ）、（ｂ）は、従来のＣＯＧ実装方式の有機ＥＬ駆動回路における表示パネルを示す模式的な概略の構成図であり、同図（ａ）は全体の平面図、及び、同図（ｂ）は同図（ａ）のＩ１−Ｉ２線断面図である。
【０００３】
この表示パネル１は、ほぼ方形のガラス基板２を有し、このガラス基板２上のほぼ中央に、表示画面である表示領域１０が形成されている。表示領域１０には、複数本のデータ線ＳＥＧと、これらと直交する複数本の走査線ＣＯＭとが形成され、これらのデータ線ＳＥＧ及び走査線ＣＯＭの各交差箇所に、有機ＥＬ素子（以下単に「ＥＬ素子」という。）１１がそれぞれ接続されてマトリクス状に配置されている。データ線ＳＥＧ及び走査線ＣＯＭは、表示領域１０からガラス基板２の周縁まで、リードの形で引き出されている。これらのデータ線ＳＥＧ及び走査線ＣＯＭは、例えば、ＩＴＯ（Indium Tin Oxide）を用いた透明導電膜により形成されている。ＩＴＯを用いた透明導電膜は、配線抵抗の非常に小さな銅配線膜に比べて、大きな配線抵抗を有している。
【０００４】
表示領域１０から引き出された複数本のデータ線ＳＥＧ上には、複数個のチップ状のデータ線駆動回路２０（＝２０−１〜２０−ｎ）がＣＯＧ実装方式によりボンディング接続されている。各データ線駆動回路２０は、表示用の画像データに基づきオン／オフ動作するトランジスタのスイッチ素子等により構成され、所定の電流をデータ線ＳＥＧへ供給する等の機能を有している。同様に、表示領域１０から引き出された複数本の走査線ＣＯＭ上にも、複数個のチップ状の走査線駆動回路３０（＝３０−１〜３０−ｎ）がＣＯＧ実装方式によりボンディング接続されている。各走査線駆動回路３０は、表示用の画像データに基づきオン／オフ動作するトランジスタのスイッチ素子等により構成され、各走査線ＣＯＭを順に接地電位（例えば、０Ｖ）に引き下げる等の機能を有している。
【０００５】
又、ガラス基板２上において、表示領域１０の周辺の空き領域には、図示しない他の関連部品（制御回路等）が搭載されている。
【０００６】
図３は、図２中のＥＬ素子付近のＸ部分、及び走査線駆動回路３０−１の一部のＹ部分の概略を示す回路図である。更に、図４（ａ）、（ｂ）は、図２中の走査線駆動回路３０を示す概略の構成図であり、同図（ａ）は平面図、及び、同図（ｂ）は同図（ａ）中のＩ１１−Ｉ１２線断面図である。
【０００７】
図３中のＸ部分に示されるＥＬ素子付近において、データ線ＳＥＧと、これに交差する走査線ＣＯＭとには、ＥＬ素子１１が順方向に接続されている。
【０００８】
図３中のＹ部分及び図４に示される走査線駆動回路３０は、ほぼ矩形状の基材３１を有している。基材３１上の長辺方向には、所定の幅Ｗ及び長さＬを有する接地線３２が延設されている。基材３１上の一方の長辺側には、複数個の出力端子３３（＝３３−１〜３３−ｎ）が配設され、これらの出力端子３３と接地線３２との間には、トランジスタにより構成された複数個の駆動用スイッチ素子３４（＝３４−１〜３４−ｎ）が接続されている。これらのスイッチ素子３４は、図示しない制御回路等によりオン／オフ動作する。
【０００９】
更に、基材３１上の他方の長辺側において、両短辺部に接地端子３５−１，３５−２が配設され、これらの接地端子３５−１，３５−２が接地線３２の両端に接続されている。複数個の出力端子３３及び接地端子３５−１，３５−２は、これらの上に形成されたバンプ３６を介して、各走査線ＣＯＭ上に接続されている。
【００１０】
例えば、あるＥＬ素子１１を発光させる場合は、このＥＬ素子１１に接続された走査線ＣＯＭを、走査線駆動回路３０中の出力端子３３、及びスイッチ素子３４を介して接地線３２に接続し、この走査線ＣＯＭを接地電位（０Ｖ）にする。更に、そのＥＬ素子１１に接続されたデータ線ＳＥＧに対して、データ線駆動回路２０から駆動電流を供給する。すると、データ線ＳＥＧ→ＥＬ素子１１→走査線ＣＯＭ→出力端子３３→スイッチ素子３４→接地線３２→接地端子３５−１，３５−２の経路で、駆動電流が流れ、ＥＬ素子１１が発光する。この発光量（発光度合い）は、駆動電流の電流値に依存する。
【００１１】
このような構成の表示パネル１に関連する技術は、例えば、次のような文献等にも記載されている。
【００１２】
【特許文献１】特開２００２−１５１２７６号公報
【特許文献２】特開２００３−１３１６１７号公報
【特許文献３】特開２００４−２０６０５６号公報
【特許文献４】特開２００５−１４４６８５号公報
【００１３】
特許文献１には、ＥＬ素子の色のバランスが良く、且つ、発光輝度のバランスが良い、色鮮やかな画像を表示することが可能なＥＬ表示装置の技術が記載されている。特許文献２には、図２及び図３に示すような従来のＥＬ駆動回路の技術が記載されている。特許文献３には、額縁部を広くすることなく、輝度むらを抑え、表示品質を保持するＥＬ駆動回路の技術が記載されている。又、特許文献４には、複数のＥＬ素子の発光光量に差がない構成のラインヘッド及びそれを用いた複写機の技術が記載されている。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、従来の表示駆動回路（例えば、図４に示す走査線駆動回路３０）では、次のような課題があった。
【００１５】
従来の走査線駆動回路３０では、接地線３２の両端に接地端子３５−１，３５−２が接続され、これらの接地端子３５−１，３５−２がＣＯＧ実装により、バンプ３６を介して走査線ＳＥＧに接続されている。
【００１６】
ＣＯＧ実装では、接触抵抗が大きく、又、劣化も激しいので、この劣化も含めると、接触抵抗値が数Ω〜数十Ωにばらつく。このときに、走査線駆動回路３０内の接地線３２の抵抗値は、エレクトロマイグレーション（エレクトロマイグレーションとは、極細配線に電流を流すと、高密度の電子の流れ及びそれに伴う原子の移動が原因で生じる断線や短絡事故の現象をいう。）から決定されるが、図４のようなアクティブマトリックス有機ＥＬ等の表示パネル１を考えた場合、例えば、直流電流で最大１．０Ａ程度の許容値が必要になると仮定できる。
【００１７】
このように仮定した場合、一般的に許容電流は１ｍＡ／μｍ程度であるので、接地線３２の長さＬが１００００μｍ程度のときには、１０００μｍの接地線幅Ｗが必要になる。このとき、シート抵抗は、０．０５ｃｈｍ／□程度であるので、長さＬの接地線３２の抵抗値Ｒは、図４（ａ）の平面図において右から左で０．５Ωとなる。この結果、図４（ａ）中の矢印で示すように、電流経路として左端の出力端子３３−１から接地線３２に流入した出力電流が、右端の接地端子３５−２からグランドへ流れるケースが十分に考えられる。
【００１８】
これを、接地線３２の両端の接地端子３５−１，３５−２で吸収しようとした場合、バンプ３６箇所の接触抵抗を低減するために、接地端子数が１００個程度必要になり、基材３１の長辺の長さが大きくなりすぎて、実装上、現実的ではない。又、接地線幅Ｗも１０００μｍ丸々必要となり、基材３１の短辺の長さが大きくなって、走査線駆動回路３０の平面のサイズ（寸法）が大型化するという、ＣＯＧ実装する際の特有の問題が生じる。
【００１９】
このような問題を解決するために、例えば、特許文献１、３、４の技術を利用することが考えられる。
【００２０】
特許文献１の図１には、電源端子としての２個の引き出し端子（接地端子３５−１，３５−２に相当）と電源供給線（データ線ＳＥＧに相当）との間を接続する引き回し配線（接地線３２に相当）の幅を最適な値に設定した技術が記載されている。この技術を利用して接地線３２の幅Ｗを最適な値に設定すれば、前述したように、１０００μｍ程度必要になるので、走査線駆動回路３０の短辺方向のサイズが大きくなり、前記の問題を解決できない。
【００２１】
特許文献３には、表示駆動回路側ではないが、ＥＬ表示パネルに電源を供給するための電源配線の幅を、図１８に記載された従来の幅の半分にすることによって、額縁の領域（表示領域１０の周辺に相当）を狭くすることが記載されている。電源配線の幅を従来の半分にすることができるのは、特許文献３の図４に記載されているように、電源配線が２箇所の実装端子部から延在するように形成されているためである。この特許文献３の技術を利用した場合、本願明細書の図４に記載されているように、接地線３２の両端に接地端子３５−１，３５−２を接続して接地線３２の幅Ｗを１／２にすることに相当し、前記の問題を何ら解決できない。
【００２２】
特許文献４の図１には、表示パネルの表示駆動回路とは異なる技術の複写機のラインヘッドにおいて、電源線及び接地線への給電点を各線の両端及び中間点に設けることにより、複数のＥＬ素子の発光光量に対する差をなくして均一にする技術が記載されている。しかし、この技術では、配線の幅に関して何ら考慮されておらず、しかも、ＣＯＧ実装とは全く異なる技術であるから、この特許文献４の技術をどのように利用れば、前記の問題を解決できるのか、極めて難しい。
【００２３】
このように、特許文献１、３、４の技術を利用したとしても、ＣＯＧ実装する際の前記の特有の問題を解決することが困難である。
【００２４】
本発明は、ＣＯＧのような接触抵抗の大きな実装形熊を用いる場合、表示駆動回路内での電流経路の制御が難しく、このため、表示駆動回路を小型化することが困難であるという課題を解決することを目的とする。
【課題を解決するための手段】
【００２５】
本発明は、ガラス基板上に形成された表示部の複数本のリードに、ボンディング接続されるＣＯＧ実装方式のチップ状の表示駆動回路であって、ほぼ矩形状の基材と、前記基材上の長辺方向に延設された所定の幅の電源配線と、前記基材上において前記電源配線に沿って所定の間隔で配設され、バンプを介して前記複数本のリードにそれぞれボンディング接続される複数個の出力端子と、前記基材上において前記電源配線に沿って所定の間隔で配設され、前記複数個の出力端子と前記電源配線との間にそれぞれ接続された複数個の駆動用スイッチ素子と、前記基材上において前記電源配線の中心部に接続され、バンプを介して前記リードにボンディング接続される電源端子とを有している。
【発明の効果】
【００２６】
本発明によれば、電源線の中心部に電源端子を接続したので、電源線の幅を従来よりも小さくすることができる。これにより、基材の短辺長を短くでき、走査駆動回路を小型化できる。
【発明を実施するための最良の形態】
【００２７】
ＣＯＧ実装方式のチップ状の表示駆動回路は、ガラス基板上に形成された表示部の複数本のリードに、ボンディング接続される回路であり、ほぼ矩形状の基材と、前記基材上の長辺方向に延設された所定の幅の電源配線（例えば、接地線）と、前記基材上において前記電源配線に沿って所定の間隔で配設され、バンプを介して前記複数本のリードにそれぞれボンディング接続される複数個の出力端子と、前記基材上において前記電源配線に沿って所定の間隔で配設され、前記複数個の出力端子と前記電源配線との間にそれぞれ接続された複数個の駆動用スイッチ素子と、前記基材上において前記電源配線の中心部に接続され、バンプを介して前記リードにボンディング接続される電源端子（例えば、接地端子）とを有している。
【実施例１】
【００２８】
（実施例１の構成）
図１（ａ）、（ｂ）は、本発明の実施例１を示す表示パネルにおける表示駆動回路（例えば、走査線駆動回路）の概略の構成図であり、同図（ａ）は平面図、及び、同図（ｂ）は同図（ａ）中のＩ２１−Ｉ２２線断面図である。
【００２９】
表示パネル４０は、従来の図２と同様に、ほぼ方形のガラス基板４１を有し、このガラス基板４１上のほぼ中央に、表示領域５０が形成されている。表示領域５０には、複数本のデータ線ＳＥＧと、これらと直交する複数本の走査線ＣＯＭとが形成され、これらのデータ線ＳＥＧ及び走査線ＣＯＭの各交差箇所に、ＥＬ素子５１がそれぞれ接続されてマトリクス状に配置されている。これらのデータ線ＳＥＧ及び走査線ＣＯＭは、例えば、ＩＴＯを用いた透明導電膜により形成されている。
【００３０】
表示領域５０からリードの形で引き出されて所定の間隔に配置された複数本のデータ線ＳＥＧ上には、従来の図２と同様に、図示しない複数個のチップ状のデータ線駆動回路がＣＯＧ実装方式によりボンディング接続されている。同様に、表示領域５０からリードの形で引き出されて所定の間隔に配置された複数本の走査線ＣＯＭ上にも、複数個のチップ状の走査線駆動回路６０がＣＯＧ実装方式によりボンディング接続されている。
【００３１】
走査線駆動回路６０は、ほぼ矩形状の基材６１を有している。基材６１上の長辺方向には、所定の幅Ｗ、長さＬ（例えば、約１００００μｍ）、及び長さＬの抵抗値Ｒ（例えば、約０．５Ω）を有する電源配線（例えば、接地線）６２が、基材６１の一方の短辺側から他方の短辺側に亘って延設されている。基材６１上の一方の長辺側には、複数個の出力端子６３（＝６３−１〜６３−ｎ）が所定の間隔で配設され、これらの出力端子６３と接地線６２との間には、トランジスタにより構成された複数個の駆動用スイッチ素子６４（＝６４−１〜６４−ｎ）が接続されている。これらのスイッチ素子６４は、図示しない制御回路等によりオン／オフ動作する。
【００３２】
更に、基材６１上の他方の長辺側のほぼ中心部には、電源端子（例えば、接地端子）６５が配設され、この接地端子６５が接地線６２のほぼ中心部に接続されている。接地端子６５を中心にして接地線６２の左端及び右端までの抵抗値は、それぞれＲ／２（例えば、約０．２５Ω）になる。複数個の出力端子６３及び接地端子６５は、これらの上に形成された金（Ａｕ）等のバンプ６６を介して、各走査線ＣＯＭ上に接続されている。
【００３３】
（実施例１の動作）
例えば、あるＥＬ素子５１を発光させる場合は、このＥＬ素子５１に接続された走査線ＣＯＭを、走査線駆動回路６０中の出力端子６３、及びスイッチ素子６４を介して接地線６２に接続し、この走査線ＣＯＭを接地電位（０Ｖ）にする。更に、そのＥＬ素子５１に接続されたデータ線ＳＥＧに対して、図示しないデータ線駆動回路から駆動電流を供給する。すると、データ線ＳＥＧ→ＥＬ素子５１→走査線ＣＯＭ→出力端子６３→スイッチ素子６４→接地線６２→中心部の接地端子６５の経路で、駆動電流が流れ、ＥＬ素子５１が発光する。
【００３４】
ここで、図示しない制御回路等により、図１（ａ）の左側から右側へスイッチ素子６４−１，・・・，６４−ｎ／２，６４−（ｎ／２＋１），・・・，６４−ｎが順にオン状態になって走査されていく場合、左側の出力端子６３−１，・・・，６３−ｎ／２から流入した駆動電流は、図１（ａ）中の矢印で示すように、左側のスイッチ素子６４−１，・・・を通り、接地線６２の左側から中心部へ流れ、この中心部の接地端子６５を通ってグランドへ放出される。又、右側の出力端子６３−（ｎ／２＋１），・・・，６３−ｎから流入した駆動電流は、図１（ａ）中の矢印で示すように、右側のスイッチ素子６４−（ｎ／２＋１），・・・を通り、接地線６２の右側から中心部へ流れ、この中心部の接地端子６５を通ってグランドへ放出される。
【００３５】
ＣＯＧ実装では、接触抵抗が大きいので、従来の図４と同様に、例えば、直流電流で最大１．０Ａ程度の許容値が必要になると仮定した場合、許容電流が１ｍＡ／μｍ程度であるので、接地線６２の長さＬが約１００００μｍのときには、この長さＬの接地線６２の抵抗値Ｒが約０．５Ωになる。
【００３６】
ところが、本実施例１では、接地端子６５が接地線６２のほぼ中心部の近傍に配置されてその接地線６２に接続されているので、左側のスイッチ素子６４−１，・・・から流入した駆動電流は、接地線６２の左側から中心部へ流れて接地端子６５へ流出し、右側のスイッチ素子６４−（ｎ／２＋１），・・・から流入した駆動電流は、接地線６２の右側から中心部へ流れて接地端子６５へ流出する。つまり、長さＬの接地線６２に流入した駆動電流の経路は、左右から中心部に限定され、その電流経路の最大の長さがＬ／２になる。シート抵抗は、０．０５ｃｈｍ／□程度であるので、長さＬ／２の接地線６２の抵抗値Ｒ／２は、約０．２５Ωになる。この結果、接地線６２の幅Ｗを従来の半分の５００μｍ程度に縮小しても、エレクトロマイグレーションを満たすことができる。従って、基材６１の短辺長を短くでき、走査駆動回路６０を小型化できる。
【００３７】
（実施例１の効果）
本実施例１によれば、次の（１）、（２）のような効果がある。
【００３８】
（１）  接地線６２の中心部の近傍に接地端子６５を配置してその接地線６２に接続したので、接地線６２の長さＬを従来と同一にして、幅Ｗを従来の半分にすることができる。これにより、基材６１の短辺長を短くでき、走査駆動回路６０を小型化できる。
【００３９】
（２）  接地線６２の中心部の近傍には、この接地線６２に接続される接地端子６５を複数個配設し、これらをバンプを介して走査線ＣＯＭに接続しても良い。これにより、複数個の接地端子箇所の接触並列合成抵抗値が小さくなるので、接地線６２の左右から流れる駆動電流を中心部の接地端子箇所へ効率良く放出できる。
【実施例２】
【００４０】
例えば、従来の図２の複数個の走査線駆動回路３０−１〜３０−ｎと同様に、実施例１の図１の走査線駆動回路６０を複数個、表示領域５０の周辺に配置した場合、各走査線駆動回路６０に接続された走査線ＣＯＭの切れ目（例えば、左側の走査線駆動回路に接続された右端の走査線ＣＯＭと、これに隣接した右側の走査線駆動回路に接続された左端の走査線ＣＯＭとの間）において、電源インピータンスの差により、表示むらが生じる虞がある。この表示むら等を抑制するために、本実施例２では、以下のように構成している。
【００４１】
（実施例２の構成）
図５（ａ）、（ｂ）は、本発明の実施例２を示す表示パネルにおける表示駆動回路（例えば、走査線駆動回路）の概略の構成図であり、同図（ａ）は平面図、及び、同図（ｂ）は同図（ａ）中のＩ３１−Ｉ３２線断面図である。更に、図６は、図５（ａ）中の走査線駆動回路のレイアウトを示す拡大図である。これらの図５（ａ）、（ｂ）及び図６において、実施例１を示す図１（ａ）、（ｂ）中の要素と共通の要素には共通の符号が付されている。
【００４２】
本実施例２の走査線駆動回路６０Ａでは、実施例１の接地端子６５に代えて、接地線６２の中心部の近傍に複数個（例えば、２ｍ個（但し、ｍは１以上の整数））の接地端子６５−１が配置されてその接地線６２の中心部に接続され、更に、接地線６２の左端部の近傍に複数個（例えば、ｍ個）の接地端子６５−２が配置されてその接地線６２の左端部に接続されると共に、接地線６２の右端部の近傍に複数個（例えば、ｍ個）の接地端子６５−３が配置されてその接地線６２の右端部に接続されている。これらの２ｍ個の接地端子６５−１、ｍ個の接地端子６５−２、及びｍ個の接地端子６５−３は、これらの上にそれぞれ形成されたＡｕ等のバンプ６６を介して、各走査線ＣＯＭ上に接続されている。
【００４３】
接地線６２の中心部の近傍に配置された２ｍ個の接地端子６５−１の平面的な形成面積は、接地線６２の両端部の近傍に配置されたｍ個の接地端子６５−２の形成面積又はｍ個の接地端子６５−３の形成面積よりも大きい。そのため、中心部の２ｍ個の接地端子６５−１の接触並列合成抵抗値は、両端部のｍ個の接地端子６５−２又はｍ個の接地端子６５−３の接触並列合成抵抗値よりも小さい。
【００４４】
又、接地線６２の中心部の近傍に設けられる２ｍ個の接地端子６５−１は、接地線６２の両端部の近傍に設けられる各ｍ個の接地端子６５−２又は６５−３よりも、密度が高くなるように配置されている。例えば、２ｍ個の接地端子６５−１における隣り合う接地端子間の距離Ｐ１は、各ｍ個の接地端子６５−２又は６５−３における隣り合う接地端子間の距離Ｐ２よりも、狭くなるように配置されている。その他の構成は、実施例１と同様である。
【００４５】
（実施例２の動作）
例えば、図５（ａ）の左側から右側へスイッチ素子６４−１，・・・，６４−ｎ／２，６４−（ｎ／２＋１），・・・，６４−ｎが順にオン状態になって走査されていく場合、左側の出力端子６３−１，・・・，６３−ｎ／２から流入した駆動電流は、図５（ａ）中の矢印で示すように、左側のスイッチ素子６４−１，・・・を通り、一部の駆動電流が、接地線６２の左側から左側の複数個の接地端子６５−２を通ってグランドへ放出され、残りの大部分の駆動電流が、接地線６２の左側から中心部の複数個の接地端子６５−１を通ってグランドへ放出される。又、右側の出力端子６３−（ｎ／２＋１），・・・，６３−ｎから流入した駆動電流は、図５（ａ）中の矢印で示すように、右側のスイッチ素子６４−（ｎ／２＋１），・・・を通り、一部の駆動電流が、接地線６２の右側から右側の複数個の接地端子６５−３を通ってグランドへ放出され、残りの大部分の駆動電流が、接地線６２の右側から中心部の複数個の接地端子６５−１を通ってグランドへ放出される。
【００４６】
例えば、１接地端子当たりの接触抵抗値を最小（ｍｉｎ）ｌΩ／最大（ｍａｘ）ｌＯΩとし、左右両端部の接地端子数を２０個、中心部の接地端子数を４０個とした場合、左右両端部の接触並列合成抵抗値は最小（ｍｉｎ）０．１Ω、最大（ｍａｘ）０．５Ω、中心部は最小（ｍｉｎ）０．０５Ω、最大（ｍａｘ）０．２５Ωとなる。そのため、駆動電流の約７割は、中心部の複数個の接地端子６５−１へ流れ、駆動電流の約３割が、左右両端部の複数個の接地端子６５−２，６５−３へ流れる。
【００４７】
（実施例２の効果）
本実施例２によれば、次の（３）〜（５）のような効果がある。
【００４８】
（３）  接地線６２の左右両端部にも複数個の接地端子６５−２，６５−３を設けたので、複数個の査線駆動回路６０Ａを表示領域５０の周辺に配置した場合、各走査線駆動回路６０Ａに接続された走査線ＣＯＭの切れ目において、電源インピータンスの差が小さくなる。そのため、その切れ目に生じる表示むらを軽減できる。
【００４９】
（４）  接地線６２における両端部のｍ個の接地端子６５−２又はｍ個の接地端子６５−３の接触並列合成抵抗値よりも、中心部の２ｍ個の接地端子６５−１の接触並列合成抵抗値を小さくしたので、駆動電流の大部分を中心部の２ｍ個の接地端子６５−１へ流すことができる。そのため、実施例１の効果（１）、（２）と同様の効果がある。
【００５０】
（５）  接地線６２の中心部における接地端子間の距離Ｐ１は、左右両端部における接地端子間の距離Ｐ２よりも狭くなるようにしたので、中心部における複数個の接地端子６５−１の密度が高くなる。そのため、中心部の複数個の接地端子６５−１における長辺方向の全体の長さを短縮でき、走査線駆動回路６０Ａにおける長辺長の増大を抑制できる。
【００５１】
（変形例）
本発明は、実施例１、２に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の（ａ）〜（ｃ）のようなものがある。
【００５２】
（ａ）  表示パネル４０の表示領域５０は、図示以外の回路構成に変更したり、あるいは、ＥＬ素子５１以外の他のＬＥＤ等の表示素子を用いて構成しても良い。
【００５３】
（ｂ）  実施例２の接地線６２における中心部の接地端子６５−１の個数と、左右両端部の接地端子６５−２，６５−３の個数とは、任意の比率で設定できる。
【００５４】
（ｃ）  実施例１、２では、走査線駆動回路６０，６０Ａについて説明したが、図２のデータ線駆動回路２０等の他の表示駆動回路にも適用できる。例えば、図１や図５において、接地線６２を電源線に代え、駆動用スイッチ素子６４を他の回路構成のスイッチ素子に代え、接地端子６５を電源端子に代える等しても、適用できる。
【図面の簡単な説明】
【００５５】
【図１】本発明の実施例１を示す表示パネルにおける表示駆動回路（例えば、走査線駆動回路）の概略の構成図である。
【図２】従来のＣＯＧ実装方式の有機ＥＬ駆動回路における表示パネルを示す模式的な概略の構成図である。
【図３】図２中のＥＬ素子付近のＸ部分、及び走査線駆動回路３０−１の一部のＹ部分の概略を示す回路図である。
【図４】図２中の走査線駆動回路３０を示す概略の構成図である。
【図５】本発明の実施例２を示す表示パネルにおける表示駆動回路（例えば、走査線駆動回路）の概略の構成図である。
【図６】図５（ａ）中の走査線駆動回路のレイアウトを示す拡大図である。
【符号の説明】
【００５６】
４０      表示パネル
４１      ガラス基板
５０      表示領域
６０，６０Ａ      走査線駆動回路
６１      基材
６２      接地線
６３，６３−１〜６３−ｎ      出力端子
６４，６４−１〜６４−ｎ      スイッチ素子
６５，６５−１，６５−２，６５−３      接地端子
６６      バンプ
【図１】
2008151892.tif 000003
【図２】
2008151892.tif 000004
【図３】
2008151892.tif 000005
【図４】
2008151892.tif 000006
【図５】
2008151892.tif 000007
【図６】
2008151892.tif 000008