(57)【要約】【課題】メタルキャップ層の信頼性と生産性とを向上させた半導体装置及び半導体装置の製造方法を提供する。【解決手段】第２層間絶縁膜１１の表面に、第２層間絶縁膜１１と、第１配線１３（第１バリア層１４及び第１配線層１５）と、を覆う共通の第１メタルキャップ層１６を積層した。また、ハードマスク３２の表面に、ハードマスク３２と、第２配線３４（第２バリアメタル３５及び第２配線層３６）と、を覆う共通の第２メタルキャップ層３７を積層した。そして、第１メタルキャップ層１６及び第２メタルキャップ層３７を、それぞれホウ化ジルコニウム（ＺｒＢｘ（ｘ＝０．５〜４．０））を主成分とする層で構成した。【選択図】図１
2008098521.tif 000002
【特許請求の範囲】
【請求項１】
素子領域を有する半導体基板と、
前記半導体基板に形成された絶縁層と、
前記絶縁層に形成された凹部と、
前記凹部に形成された金属層と、
前記絶縁層の表面及び前記金属層の表面に形成され、ＺｒＢｘ（ｘ＝０．５〜４．０）を主成分にしたメタルキャップ層と、
を備えたことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記金属層は、
前記凹部の内側面に形成されたバリア層と、
前記バリア層の内側に充填されて銅を主成分にした配線層と、からなること、
を特徴とする半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置であって、
前記金属層は、配線部と、ビアコンタクトと、からなること、
前記凹部は、前記配線部に対応するトレンチと、前記ビアコンタクトに対応するビアホールと、からなること、
を特徴とする半導体装置。
【請求項４】
素子領域を有した半導体基板に絶縁層を積層する絶縁層工程と、
前記絶縁層に凹部を形成する凹部工程と、
前記凹部に金属層を埋め込む金属層工程と、
前記絶縁層の表面と、前記金属層の表面と、を略同一面に平坦化する平坦化工程と、
平坦化した前記絶縁層の表面と、平坦化した前記金属層の表面と、にＺｒＢｘ（ｘ＝０．５〜４．０）を主成分にしたメタルキャップ層を積層するメタルキャップ層工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法であって、
前記金属層工程は、
前記凹部の内側面にバリア層を形成し、前記バリア層の内側に銅を主成分にした配線層を充填すること、
を特徴とする半導体装置の製造方法。
【請求項６】
請求項４又は５に記載の半導体装置の製造方法であって、
前記凹部工程は、
前記絶縁層に配線部に対応するトレンチと、ビアコンタクトに対応するビアホールと、を形成すること、
前記金属層工程は、
前記ビアホールに前記ビアコンタクトを埋め込み、前記トレンチに前記配線部を埋め込むこと、
を特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置では、微細化や多層化の進展に伴い、電流密度の増加によるエレクトロマイクレーション（ＥＭ：Electro migration）が深刻化する。高いＥＭ耐性を有する銅（Ｃ
ｕ）の多層配線技術は、半導体装置を高集積化させる上で不可欠である。
【０００３】
Ｃｕ配線の製造工程には、配線形状に応じたトレンチを予め絶縁層に形成し、該トレンチにＣｕを充填して配線を形成する、いわゆるダマシン（Damascene）法が利用される。
あるいは、配線用のトレンチにビアホール（Via-Hole）を予め形成し、トレンチとビアホールの双方にＣｕを充填して配線とビアコンタクトとを同時に形成する、いわゆるデュアルダマシン（Dual-Damascene）法が利用される。
【０００４】
ダマシンプロセス後のＣｕ配線には、Ｃｕ配線と、Ｃｕ配線上の絶縁層（低誘電率膜：Low-k 膜）と、の間にＳｉＣやＳｉＮなどのキャップ層が利用される。キャップ層は、Ｃｕ配線表面の酸化防止膜、Ｃｕの拡散防止膜、ビアホールのエッチストップ膜として機能する。一方、これらＳｉＣやＳｉＮなどの絶縁膜からなるキャップ層は、Ｃｕ配線との間の密着性が弱いために、Ｃｕ配線の信頼性を低下させる。また、ビアホール形成時のエッチング工程を複雑にして、半導体装置の生産性を損なうといった問題を招く。
【０００５】
そこで、Ｃｕ多層配線技術では、上記の問題を解消させるため、従来より、Ｃｕ配線上のキャップ層に金属材料を適用する提案がなされている。金属材料からなるキャップ層（以下単に、メタルキャップ層という。）には、Ｃｕ配線との間の密着性が高いこと、比抵抗値が低いこと、バリア性が高いこと（Low-k 膜からの水分やＣｕ配線からのＣｕ原子に対するバリア性が高いこと）、Ｃｕ配線上にのみ形成される選択性を有すること、が要求される。
【０００６】
特許文献１は、無電解メッキ法を利用し、Ｃｕ配線表面に選択的にコバルトタングステンリン（ＣｏＷＰ）を析出させ、さらに、ＣｏＷＰ層の表面をサリサイド化してメタルキャップ層を形成する。これにより、メタルキャップ層としての密着性、導電性、バリア性、成膜選択性を満たすことができ、かつ、メタルキャップ層（ＣｏＷＰ層）の耐酸化性を向上させることができる。
【特許文献１】特開２００２−４３３１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、ＣｏＷＰは、成膜選択性を得るために無電解メッキ法を利用する。無電解メッキ法では、ＣｏＷＰ層の形状や膜厚が、薬液の濃度や酸化還元雰囲気などの影響を大きく受ける。この結果、ＣｏＷＰの析出状況が、Ｃｕ配線の粗密、表面積、形状などに応じて大きく変動し、隣接するＣｏＷＰ層の短絡やＣｕ配線の被覆不良を招く問題があった。
【０００８】
また、無電解メッキ法は、成膜選択性を実現させるために、ダマシンプロセス後のＣｕ配線の表面やLow-k 膜の表面など、薬液に浸漬させる表面を極めて清浄な状態にさせる必要がある。そのため、清浄化に伴う表面処理工程の増加を招き、半導体装置の生産性を損なう問題があった。
【０００９】
本願発明は、上記問題を解決するためになされたものであって、メタルキャップ層の信頼性と生産性とを向上させた半導体装置及び半導体装置の製造方法に関するものである。
【課題を解決するための手段】
【００１０】
ＺｒＢｘ膜（ｘ＝０．５〜４．０）は、強固なＺｒ−Ｂ結合により高い耐酸化性を有し、かつ、高い導電性（数［μΩ・ｃｍ］）を有する。本発明者は、メタルバリア材料の１つとしてＺｒＢｘを検討する中で、ＺｒＢｘ膜（ｘ＝０．５〜４．０）が金属配線に対する良好な密着性と高いバリア性とを有し、かつ、その導電性が下地の導電性に大きく依存することを見出した。
【００１１】
すなわち、本発明者は、ＺｒＢｘ膜（ｘ＝０．５〜４．０）が、良好な密着性、高い導電性、高いバリア性を有し、かつ、金属膜上（例えば、Ｃｕ配線上）で高い導電性を有し、絶縁膜上（例えば、Low-k 膜上やハードマスク上）で高い絶縁性を有することを見出した。
【００１２】
上記目的を達成するため、請求項１に記載の発明では、素子領域を有する半導体基板と、前記半導体基板に形成された絶縁層と、前記絶縁層に形成された凹部と、前記凹部に形成された金属層と、前記絶縁層の表面及び前記金属層の表面に形成され、ＺｒＢｘ（ｘ＝０．５〜４．０）を主成分にしたメタルキャップ層と、を備えたことを要旨とする。
【００１３】
この構成によれば、単一のメタルキャップ層が、金属層上で高い導電性を発現し、かつ、絶縁層上で高い絶縁性を発現する。すなわち、金属層と絶縁層に共通するメタルキャップ層が、金属層上の領域のみで導電性を発現する。よって、メタルキャップ層が、金属層の粗密、表面積、形状などに関わらず、金属層に応じた領域のみで導電性を発現し、隣接する金属層間の短絡を回避させる。しかも、メタルキャップ層が、その成膜選択性を必要としない分だけ、複雑な洗浄工程を省くことができる。
【００１４】
したがって、メタルキャップ層の信頼性と生産性とを向上させた半導体装置を提供させることができる。
請求項２に記載の発明では、請求項１に記載の半導体装置であって、前記金属層は、前記凹部の内側面に形成されたバリア層と、前記バリア層の内側に充填されて銅を主成分にした配線層と、からなること、を要旨とする。
【００１５】
この構成によれば、バリア層と、バリア層と接続するキャップメタル層と、により配線層を囲うことができる。そのため、Ｃｕ原子の拡散防止性を、より向上させることができる。
【００１６】
請求項３に記載の発明では、請求項１又は２に記載の半導体装置であって、前記金属層は、配線部とビアコンタクトとからなること、前記凹部は、前記配線部に対応するトレンチと前記ビアコンタクトに対応するビアホールとからなること、を要旨とする。
【００１７】
この構成によれば、デュアルダマシン法によって形成された配線にキャップメタル層を適用させることができる。
上記目的を達成するため、請求項４に記載の発明では、素子領域を有した半導体基板に絶縁層を積層する絶縁層工程と、前記絶縁層に凹部を形成する凹部工程と、前記凹部に金属層を埋め込む金属層工程と、前記絶縁層の表面と、前記金属層の表面と、を略同一面に平坦化する平坦化工程と、平坦化した前記絶縁層の表面と、平坦化した前記金属層の表面と、にＺｒＢｘ（ｘ＝０．５〜４．０）を主成分にしたメタルキャップ層を積層するメタルキャップ層工程と、を備えたことを要旨とする。
【００１８】
この構成によれば、単一のメタルキャップ層が、金属層上で高い導電性を発現し、かつ、絶縁層上で高い絶縁性を有する。すなわち、金属層及び絶縁層を覆うメタルキャップ層が、金属層上の領域のみで導電性を発現する。そして、該メタルキャップ層を金属層と絶縁層の全面に同時に形成させることができる。よって、金属層の粗密、表面積、形状などに関わらず、メタルキャップ層を均一な膜厚で形成させることができ、金属層の被覆不良を回避させることができる。また、メタルキャップ層が成膜選択性を必要としないため、メタルキャップ層を得るための複雑な洗浄工程を省くことができる。
【００１９】
したがって、メタルキャップ層の信頼性と生産性の向上した半導体装置を提供させることができる。
請求項５に記載の発明では、請求項４に記載の半導体装置の製造方法であって、前記金属層工程は、前記凹部の内側面にバリア層を形成し、前記バリア層の内側に銅を主成分にした配線層を充填すること、を要旨とする。
【００２０】
この構成によれば、バリア層と、バリア層と接続するキャップメタル層と、により配線層を囲うことができる。そのため、Ｃｕの拡散防止性を、より向上させることができる。
請求項６に記載の発明では、請求項４又は５に記載の半導体装置の製造方法であって、前記凹部工程は、前記絶縁層に配線部に対応するトレンチと、ビアコンタクトに対応するビアホールと、を形成すること、前記金属層工程は、前記ビアホールに前記ビアコンタクトを埋め込み、前記トレンチに前記配線部を埋め込むこと、を要旨とする。
【００２１】
この構成によれば、デュアルダマシン法によって形成した金属層にキャップメタル層を適用させることができる。
【発明の効果】
【００２２】
上記したように、本発明によれば、メタルキャップ層の信頼性と生産性とを向上させた半導体装置及び半導体装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明を具体化した一実施形態を図面に従って説明する。まず、本発明の半導体装置について説明する。半導体装置は、例えば、各種ＲＡＭや各種ＲＯＭを含むメモリ、ＭＰＵや汎用ロジックを含むロジックなどである。図１は、半導体装置を説明する要部断面図である。
【００２４】
図１において、半導体装置１には、半導体基板を構成するシリコン基板２が備えられている。シリコン基板２の表面（図１の上面）には、素子分離領域２ａと、該素子分離領域２ａに囲まれた素子領域２ｂと、が区画形成されている。素子分離領域２ａには、例えば、ＳＴＩ（Shallow Trench Isolation）構造を用いたシリコン酸化膜などの絶縁膜が埋め込まれている。素子領域２ｂには、ＭＯＳトランジスタ３が形成されている。ＭＯＳトランジスタ３は、例えば、素子領域２ｂに形成されたゲート絶縁膜４と、ゲート絶縁膜４の両側に形成されたソース・ドレイン領域５と、ゲート絶縁膜４に積層されたゲート電極６と、ゲート電極６の外側面を覆うサイドウォール７などによって構成される。
【００２５】
シリコン基板２の表面には、ＭＯＳトランジスタ３を覆う第１層間絶縁膜８が積層されている。第１層間絶縁膜８には、例えば、リンを添加したシリコン酸化膜（ＰＳＧ）やリン及びボロンを添加したシリコン酸化膜（ＢＰＳＧ）などを用いることができる。第１層間絶縁膜８には、ソース・ドレイン領域５に対応する凹部（コンタクトホール９）が貫通形成されている。コンタクトホール９の内側には、それぞれコンタクトプラグ１０が形成されている。コンタクトプラグ１０には、例えば、コンタクト層／バリア層／プラグ層（
チタンシリサイド／窒化チタン／タングステン）からなる３層構造を用いることができる。
【００２６】
第１層間絶縁膜８の表面には、絶縁層を構成する第２層間絶縁膜１１が積層されている。第２層間絶縁膜１１には、例えば、シリコン酸化膜やリンを添加したシリコン酸化膜などを利用することができる。第２層間絶縁膜１１には、コンタクトホール９（コンタクトプラグ１０）に連結する凹部（第１トレンチ１２）が貫通形成されている。第１トレンチ１２の内側には、金属層を構成する第１配線１３が形成されている。第１配線１３には、例えば、第１バリア層１４／第１配線層１５（窒化タンタルや窒化チタン／銅）からなる２層構造を用いることができる。
【００２７】
第２層間絶縁膜１１の表面には、第２層間絶縁膜１１と第１配線１３（第１バリア層１４及び第１配線層１５）の全体を覆う共通の第１メタルキャップ層１６が積層されている。第１メタルキャップ層１６は、高い耐酸化性を有したホウ化ジルコニウム（ＺｒＢｘ（ｘ＝０．５〜４．０））を主成分とする層であり、下地の導電性に応じた導電性を発現する。第１メタルキャップ層１６の比抵抗値は、例えば、第１配線１３の表面に対応する領域（第１導電領域１６ａ：図１において濃いドットの領域）で５〜８［μΩ・ｃｍ］である。また、第２層間絶縁膜１１の表面に対応する領域（第１絶縁領域１６ｂ：図１において薄いドットの領域）で１０２［Ω・ｃｍ］以上の比抵抗値である。
【００２８】
第１メタルキャップ層１６は、第１導電領域１６ａと、第１バリア層１４と、によって第１配線層１５を囲い、その水分に対する高いバリア性により、第１配線層１５の酸化を阻止する。また、第１メタルキャップ層１６は、第２層間絶縁膜１１の表面を覆い、第２層間絶縁膜１１の吸湿を阻止する。また、第１メタルキャップ層１６は、第１配線１３に対する高い密着性と高いバリア性とにより、第１配線１３からの金属拡散や第１配線１３のマイグレーションを防止する。
【００２９】
第１メタルキャップ層１６は、第１導電領域１６ａで高い導電性を有し、かつ、第１絶縁領域１６ｂで高い絶縁性を有する。このため、第１メタルキャップ層１６は、第１配線１３の粗密、表面積、形状などに関わらず、第１配線１３に対応する第１導電領域１６ａのみで導電性を発現し、かつ、第２層間絶縁膜１１に対応する第１絶縁領域１６ｂで絶縁性を発現し、隣接する第１配線１３の短絡を確実に回避させる。また、第１メタルキャップ層１６は、シリコン基板２の表面全体（第２層間絶縁膜１１の表面、及び第１配線１３の表面）に形成される分だけ、第１配線１３ごとの膜厚差を抑制させることができ、膜厚のバラツキに起因した第１配線１３の被覆不良を回避させる。
【００３０】
第１メタルキャップ層１６の表面には、絶縁層としての第３層間絶縁膜２１とトレンチエッチストッパ２２が積層されている。第３層間絶縁膜２１には、有機シリカガラスや多孔質のシリカガラスなどの低誘電率膜（Low-k 膜）を利用することができる。トレンチエッチストッパ２２は、第３層間絶縁膜２１との間のエッチングの選択比がとれる膜であり、例えば、シリコン窒化膜やシリコン炭化膜などを用いることができる。これら第３層間絶縁膜２１とトレンチエッチストッパ２２には、第１メタルキャップ層１６の第１導電領域１６ａに連通する共通の凹部（ビアホール２３）が貫通形成されている。
【００３１】
トレンチエッチストッパ２２の表面には、第４層間絶縁膜３１とハードマスク３２が積層されている。第４層間絶縁膜３１には、第３層間絶縁膜２１と同じく、各種のLow-k 膜などを用いることができる。ハードマスク３２は、第４層間絶縁膜３１との間でエッチングの選択比がとれる膜であり、例えば、シリコン窒化膜やシリコン炭化膜などを用いることができる。これら第４層間絶縁膜３１とハードマスク３２には、ビアホール２３に連結する共通の凹部（第２トレンチ３３）が貫通形成されている。
【００３２】
ビアホール２３と第２トレンチ３３の内側には、金属層を構成する第２配線３４が形成されている。第２配線３４は、ビアホール２３に対応するビアコンタクト３４ａと、第２トレンチ３３に対応する第２配線部３４ｂと、からなる。第２配線３４には、例えば、第２バリア層３５／第２配線層３６（窒化タンタルや窒化チタン／銅）からなる２層構造を用いることができる。
【００３３】
第２配線３４は、第１メタルキャップ層１６の第１導電領域１６ａを介して第１配線１３と接続する。第１メタルキャップ層１６は、その高い耐酸化性により、第１導電領域１６ａの酸化を防ぎ、第１配線１３と第２配線３４との間の電気的接続を可能にする。
【００３４】
ハードマスク３２の表面には、ハードマスク３２と第２配線３４（第２バリア層３５及び第２配線層３６）の全体を覆う共通の第２メタルキャップ層３７が積層されている。第２メタルキャップ層３７は、第１メタルキャップ層１６と同じく、ＺｒＢｘ（ｘ＝０．５〜４．０）を主成分とする層であり、その下地に応じた導電性を有する。第２メタルキャップ層３７の比抵抗値は、例えば、第２配線３４の上側の領域（第２導電領域３７ａ：図１において濃いドットの領域）で５〜８［μΩ・ｃｍ］、ハードマスク３２の上側の領域（第２絶縁領域３７ｂ：図１において薄いドットの領域）で１０２［Ω・ｃｍ］以上である。
【００３５】
第２メタルキャップ層３７は、第２導電領域３７ａと、第２バリア層３５と、によって第２配線層３６を囲い、その水分に対する高いバリア性により、第２配線層３６の酸化を阻止する。また、第２メタルキャップ層３７は、ハードマスク３２の表面を覆い、第４層間絶縁膜３１の吸湿を阻止してlow-k 膜の誘電率を安定させる。また、第２メタルキャップ層３７は、第２配線３４に対する高い密着性と、高いバリア性と、により、第２配線３４からの金属拡散や第２配線３４のマイグレーションを防止する。
【００３６】
第２メタルキャップ層３７は、第２導電領域３７ａで高い導電性を有し、かつ、第２絶縁領域３７ｂで高い絶縁性を有する。このため、第２メタルキャップ層３７は、第２配線３４の粗密、表面積、形状などに関わらず、第２配線３４に対応する第２導電領域３７ａのみで導電性を発現し、かつ、ハードマスク３２に対応する第２絶縁領域３７ｂで絶縁性を発現し、隣接する第２配線３４の短絡を確実に回避させる。また、第２メタルキャップ層３７は、シリコン基板２の表面全体（ハードマスク３２と第２配線３４）に形成される分だけ、第２配線３４ごとの膜厚差を抑制させることができ、膜厚のバラツキに起因した第２配線３４の被覆不良を回避させる。
【００３７】
次に、上記半導体装置１の製造方法を図２〜図５に従って説明する。
図２において、まず、シリコン基板２の表面に、素子分離領域２ａと、素子領域２ｂと、を区画形成する。例えば、公知のＳＴＩプロセスを用いて、素子分離領域２ａにシリコン酸化膜を埋め込む。また、公知のＭＯＳプロセスを用いて、ゲート絶縁膜４、ソース・ドレイン領域５、ゲート電極６、サイドウォール７などを形成し、素子領域２ｂにＭＯＳトランジスタ３を形成する。
【００３８】
ＭＯＳトランジスタ３を形成すると、シリコン基板２の表面に第１層間絶縁膜８を積層し、コンタクトプラグ１０を形成する。例えば、ＣＶＤ技術を用いて、シリコン基板２の表面にＭＯＳトランジスタ３を覆うシリコン酸化膜を積層して第１層間絶縁膜８を形成し、フォトリソグラフィ技術とエッチング技術を用いて、第１層間絶縁膜８にコンタクトホール９を形成する。次いで、スパッタリング技術又はＣＶＤ技術を用いて、コンタクトホール９にチタンシリサイド／窒化チタン／タングステンを積層してコンタクトプラグ１０を埋め込み、ＣＭＰ（Chemical Mechanical Polishing）技術あるいはエッチバック技術
を用いて、コンタクトプラグ１０を平坦化する。
【００３９】
コンタクトプラグ１０を形成すると、第１層間絶縁膜８の表面に第２層間絶縁膜１１を積層し（絶縁層工程）、第２層間絶縁膜１１に第１トレンチ１２を形成し（凹部工程）、第１トレンチ１２に第１配線１３を埋め込む（金属層工程）。例えば、ＣＶＤ技術を用いて、第１層間絶縁膜８の表面にシリコン酸化膜を積層して第２層間絶縁膜１１を形成し、フォトリソグラフィ技術とエッチング技術を用いて、第１トレンチ１２を形成する。次いで、スパッタリング技術を用いて、第１トレンチ１２の内側面を含むシリコン基板２の全体に窒化チタンを積層して第１バリア層１４を形成する。また、無電解メッキ技術あるいはＣＶＤ技術を用いて、第１バリア層１４の表面に銅のメッキシード層を形成し、電解メッキ技術を用いて、第１トレンチ１２の内側を含むシリコン基板２の全体に銅を析出させて第１配線層１５を形成する。そして、ＣＭＰ技術を用いて、第１バリア層１４及び第１配線層１５を研磨し、第１バリア層１４及び第１配線層１５の表面を第２層間絶縁膜１１の表面と略面一にして第１配線１３を形成する（図２の２点鎖線まで研磨する）。
【００４０】
図３において、第１配線１３を形成すると、第２層間絶縁膜１１及び第１配線１３の表面に第１メタルキャップ層１６を形成する（メタルキャップ層工程）。例えば、スパッタリング技術あるいはＣＶＤ技術を用いて、第２層間絶縁膜１１の表面と第１配線１３の表面とに共通するＺｒＢｘ（ｘ＝０．５〜４．０）膜を積層する。
【００４１】
ＺｒＢｘ膜は、下地の導電性に応じた導電性を発現するため、第１配線１３の表面に対応する第１導電領域１６ａで高い導電性を発現し、かつ、第２層間絶縁膜１１の表面に対応する第１絶縁領域１６ｂで高い絶縁性を発現し、隣接する第１配線１３の短絡を確実に回避させる。また、ＺｒＢｘ膜は、高い耐酸化性と高いバリア性を有するため、製造過程におけるＺｒＢｘ膜自身の酸化、第１配線１３の酸化、第２層間絶縁膜１１の吸湿などを阻止する。また、ＺｒＢｘ膜は、第１配線１３との間に高い密着性を有するため、第１メタルキャップ層１６の膜剥がれといった機械的損傷を回避させる。しかも、このＺｒＢｘ膜は、シリコン基板２の全体に成膜される。そのため、第１配線１３ごとにメタルキャップ層を形成させる場合に比べ、このＺｒＢｘ膜は、第１配線１３間の膜厚差を抑制し、膜厚のバラツキに起因した第１配線１３の被覆不良を回避させる。
【００４２】
図４において、第１メタルキャップ層１６を形成すると、第１メタルキャップ層１６の表面に第３層間絶縁膜２１、トレンチエッチストッパ２２、第４層間絶縁膜３１、ハードマスク３２を順に積層し、ビアホール２３及び第２トレンチ３３を形成する（絶縁膜工程）。例えば、ＣＶＤ技術又はスピンコート技術を用いて、第１メタルキャップ層１６の表面に有機シリカガラスを積層して第３層間絶縁膜２１を形成し、ＣＶＤ技術を用いて、第３層間絶縁膜２１の表面にシリコン炭化膜を積層してトレンチエッチストッパ２２を形成する。また、ＣＶＤ技術あるいはスピンコート技術を用いて、トレンチエッチストッパ２２の表面に有機シリカガラスを積層して第４層間絶縁膜３１を形成し、ＣＶＤ技術を用いて、第４層間絶縁膜３１の表面にシリコン炭化膜を積層してハードマスク３２を形成する。
【００４３】
ハードマスク３２を形成すると、第３層間絶縁膜２１、トレンチエッチストッパ２２、第４層間絶縁膜３１、及びハードマスク３２に、ビアホール２３及び第２トレンチ３３を形成する（凹部工程）。例えば、ビアホール２３を先行して形成するビアファースト法を利用し、ビアホール２３及び第２トレンチ３３を形成する。
【００４４】
すなわち、フォトリソグラフィ技術を用いて、ハードマスク３２の表面にビアホール２３に対応する開口を有したレジストパターンを形成する。該レジストパターンをマスクにしたドライエッチング技術を用いて、ハードマスク３２、第４層間絶縁膜３１、トレンチ
エッチストッパ２２、第３層間絶縁膜２１を順次エッチングし、第１メタルキャップ層１６からハードマスク３２の表面まで延びるビアホール２３を形成する。次いで、該ビアホール２３の内部に有機ポリマーなどを充填してダミープラグを形成し、フォトリソグラフィ技術を用いて、ハードマスク３２の表面に第２トレンチ３３に対応する開口を有したレジストパターンを形成する。該レジストパターンをマスクにしたドライエッチング技術を用いて、ハードマスク３２、第４層間絶縁膜３１を順次エッチングする。そして、レジストマスク及びダミープラグを除去し、ビアホール２３及び第２トレンチ３３を形成する。
【００４５】
図５において、ビアホール２３と第２トレンチ３３を形成すると、スパッタリング技術を用いて、ビアホール２３と第２トレンチ３３の内側面を含むシリコン基板２の全体に窒化チタンを積層して第２バリア層３５を形成する。また、無電解メッキ技術あるいはＣＶＤ技術を用いて、第２バリア層３５の表面に銅のメッキシード層を形成し、電解メッキ技術を用いて、ビアホール２３及び第２トレンチ３３の内側を含むシリコン基板２の全体に銅を析出させて第２配線層３６を形成する。そして、ＣＭＰ技術を用いて、第２バリア層３５及び第２配線層３６を研磨し、第２バリア層３５及び第２配線層３６の表面をハードマスク３２の表面と略面一にして第２配線３４を形成する（図５の２点鎖線まで研磨する）。
【００４６】
第２配線３４を形成すると、図１に示すように、ハードマスク３２及び第２配線３４の表面に第２メタルキャップ層３７を形成する（メタルキャップ層工程）。例えば、スパッタリング技術あるいはＣＶＤ技術を用いて、ハードマスク３２の表面と第２配線３４の表面とに共通するＺｒＢｘ（ｘ＝０．５〜４．０）膜を積層する。
【００４７】
ＺｒＢｘ膜は、下地の導電性に応じた導電性を発現するため、第２配線３４の表面に対応する第２導電領域３７ａで高い導電性を発現し、かつ、ハードマスク３２の表面に対応する第２絶縁領域３７ｂで高い絶縁性を発現し、隣接する第２配線３４の短絡を確実に回避させる。また、ＺｒＢｘ膜は、高い耐酸化性と高いバリア性を有するため、製造過程におけるＺｒＢｘ膜自身の酸化、第２配線３４の酸化、第４層間絶縁膜３１の吸湿などを阻止する。また、ＺｒＢｘ膜は、第２配線３４との間に高い密着性を有するため、第２メタルキャップ層３７の膜剥がれといった機械的損傷を回避させる。しかも、このＺｒＢｘ膜は、シリコン基板２の全体に成膜される。そのため、第２配線３４ごとにメタルキャップ層を形成させる場合に比べ、このＺｒＢｘ膜は、第２配線３４間の膜厚差を抑制し、膜厚のバラツキに起因した第２配線３４の被覆不良を回避させる。
【００４８】
次に、上記メタルキャップ層のバリア性、導電性、密着性、耐食性について以下に説明する。
（Ｃｕに対するバリア性）
まず、Ｚｒの原子数を１としたときのＢの原子数（組成比ｘ）をｘ＝０．２５〜５．００まで変化させ、組成比ｘの異なる９種類のＺｒＢｘ膜用ターゲットを作成した。各ターゲットを搭載したスパッタチャンバの各々に、膜厚が１００ｎｍの銅膜を有したシリコンウェハを搬入し、各銅膜の表面にそれぞれスパッタ成膜を施した。そして、銅膜を下地に有し、組成比ｘが０．２５〜５．００、膜厚が約２０ｎｍのＺｒＢｘ膜（ｘ＝０．２５〜５．００）を得た。
【００４９】
この際、各ＺｒＢｘのスパッタガスとしてＡｒガスを用い、Ａｒガスを４０［ｓｃｃｍ］、チャンバー圧力を０．１５［Ｐａ］、ターゲットに供給する直流電力を１０［ｋＷ］、ウェハ温度を２５０［℃］に調整し、各ＺｒＢｘ膜を成膜した。すなわち、ターゲットの組成のみを異にする条件の下で各組成比ｘのＺｒＢｘ膜を成膜した。なお、各ＺｒＢｘ膜の組成比ｘは、それぞれＸ線光電子分光分析（ＸＰＳ：X-ray Photoelectron Spectroscopy）によって計測し、対応するターゲットの組成比ｘと略同じであることを確認した。
【００５０】
そして、各ＺｒＢｘ膜に対し、それぞれ５００［℃］の雰囲気で１時間のアニール処理を施し、アニール処理後の各ＺｒＢｘ膜についてＳＩＭＳ（Secondary Ion Ｍass Spectrometer）測定を実施し、膜厚方向に関する元素分析を行った。
【００５１】
上記元素分析では、各ＺｒＢｘ膜の中に銅の存在が認められず、ＺｒＢｘ膜によってＣｕ原子の拡散を阻止できることが分かった。したがって、ＺｒＢｘ膜を利用してＣｕ配線（金属膜）をキャップさせることにより、Ｃｕ（金属）の拡散を阻止させることができる。
【００５２】
（水に対するバリア性）
上記各ターゲットを搭載したスパッタチャンバの各々に、膜厚が１００ｎｍの銅膜を有したシリコンウェハを搬入し、各銅膜の表面にそれぞれスパッタ成膜を施した。そして、銅膜を下地に有し、組成比ｘが０．２５〜５．００、膜厚が約２０ｎｍのＺｒＢｘ膜を得た。尚、この際、各ＺｒＢｘ膜の成膜は、上記（Ｃｕに対するバリア性）と同じく、ターゲットの組成のみを異にするものである。また、各ＺｒＢｘ膜の組成比ｘは、それぞれＸＰＳによって計測し、対応するターゲットの組成比ｘと略同じであることを確認した。
【００５３】
そして、各ＺｒＢｘ膜に対し、それぞれ重水を用いたプレッシャークッカーテストを実施した。すなわち、各ＺｒＢｘ膜に対し、それぞれ１２０［℃］に加熱した２気圧の重水の水蒸気雰囲気下で１６８時間の加熱加圧処理を施し、該処理後の各ＺｒＢｘ膜についてそれぞれＳＩＭＳ測定を実施し、膜厚方向に関する元素分析を行った。
【００５４】
上記元素分析では、各ＺｒＢｘ膜の中にそれぞれ表面から１０ｎｍ程度の深さまで重水素原子及び酸素原子の存在が認められた。したがって、膜厚が２０ｎｍ程度のＺｒＢｘ膜を利用して各層をキャップさせることにより、各層に対する水分の侵入を十分に阻止させることができる。
【００５５】
（絶縁膜上の導電性）
上記各ターゲットを搭載したスパッタチャンバの各々に、シリコン酸化膜を有したシリコンウェハを搬入し、各シリコン酸化膜の表面にそれぞれスパッタ成膜を施した。そして、シリコン酸化膜を下地に有し、組成比ｘが０．２５〜５．００、膜厚が約２０ｎｍのＺｒＢｘ膜を得た。
【００５６】
この際、各ＺｒＢｘのスパッタガスとしてＡｒガスを用い、Ａｒガスを４０［ｓｃｃｍ］、チャンバー圧力を０．１５［Ｐａ］、ターゲットに供給する直流電力を１０［ｋＷ］に設定した。また、ウェハ温度を５０「℃」〜４００［℃］まで変更し、ターゲットとウェハ温度のみが異なる条件の下で各ＺｒＢｘ膜を得た。尚、各ＺｒＢｘ膜の組成比は、それぞれＸＰＳによって計測し、対応するターゲットの組成比と同じであることを確認した。
【００５７】
そして、各ＺｒＢｘ膜の面内４９点についてシート抵抗値を計測し、４９点の平均値を算出してＺｒＢｘ膜のシート抵抗値とした。各ＺｒＢｘ膜のシート抵抗値を表１及び表２に示す。
【００５８】
【表１】
2008098521.tif 000003
【００５９】
【表２】
2008098521.tif 000004
表１及び表２において、“∞”は、対応するＺｒＢｘ膜のシート抵抗値が計測した４９点の全てにおいて検出限界を超えた値（１０８［Ω／□］以上）であることを示す。
【００６０】
表１及び表２において、ＺｒＢｘ膜は、その組成比ｘの全範囲において、銅膜（１［Ω／□］以下）に比べて非常に高い抵抗値を示し、特に、ｘ＝０．５〜４．０の範囲において、基板温度に応じ、そのシート抵抗値を“∞”にすることが分かる。すなわち、シリコン酸化膜（絶縁膜）に積層されたＺｒＢｘ膜は、組成比ｘ＝０．５〜４．０の範囲で、高い絶縁性を発現することが分かる。したがって、ＺｒＢｘ膜を絶縁膜上に積層させることにより、該ＺｒＢｘ膜を絶縁膜として機能させることができる。
【００６１】
（金属膜上の導電性）
上記各ターゲットを搭載したスパッタチャンバの各々に、膜厚が１００ｎｍの銅膜を有したシリコンウェハを搬送し、各銅膜の表面にそれぞれスパッタ成膜を施した。そして、
銅膜を下地に有し、組成比ｘが０．２５〜５．００、膜厚が約２０ｎｍのＺｒＢｘ膜を得た。尚、この際、各ＺｒＢｘ膜の成膜は、上記（Ｃｕに対するバリア性）と同じく、ターゲットの組成のみを異にするものである。また、各ＺｒＢｘ膜の組成比ｘは、それぞれＸＰＳによって計測し、対応するターゲットの組成比ｘと略同じであることを確認した。
【００６２】
そして、各ＺｒＢｘ膜の面内４９点についてシート抵抗値を計測し、４９点の平均値を算出してＺｒＢｘ膜のシート抵抗値とした。各ＺｒＢｘ膜のシート抵抗値、及び各ＺｒＢｘ膜を成膜する前の銅膜のみのシート抵抗値を表３及び表４に示す。
【００６３】
【表３】
2008098521.tif 000005
【００６４】
【表４】
2008098521.tif 000006
表３及び表４において、ＺｒＢｘ膜は、その組成比ｘの全範囲において、銅膜に近い低抵抗値を有し、銅膜（金属膜）上では高い導電性を発現することが分かる。したがって、ＺｒＢｘ膜を銅膜（金属膜）に積層することにより、該ＺｒＢｘ膜を金属膜として機能させることができる。すなわち、金属膜と絶縁膜とからなる表面にＺｒＢｘ膜を積層させることにより、該ＺｒＢｘ膜を、成膜選択性を要しないメタルキャップ層として機能させることができる。
【００６５】
（金属膜に対する密着性）
上記各ターゲットを搭載したスパッタチャンバの各々に、膜厚が１００ｎｍの銅膜を有したシリコンウェハを搬送し、各銅膜の表面にそれぞれスパッタ成膜を施した。そして、銅膜を下地に有し、組成比ｘが０．２５〜５．００、膜厚が約２０ｎｍのＺｒＢｘ膜を得た。尚、この際、各ＺｒＢｘ膜の成膜は、上記（Ｃｕに対するバリア性）と同じく、ターゲットの組成のみを異にするものである。また、各ＺｒＢｘ膜の組成比ｘは、それぞれＸＰＳによって計測し、対応するターゲットの組成比ｘと略同じであることを確認した。
【００６６】
そして、各ＺｒＢｘ膜について密着性テストを行った。すなわち、カーターナイフを用い、シリコンウェハの表面（ＺｒＢｘ膜及び銅膜）に３ｍｍ間隔の格子状のスクラッチを形成し、該スクラッチ上に粘着テープを貼着して剥がした。そして、ＺｒＢｘ膜が銅膜から剥がれるか否か（粘着テープにＺｒＢｘ膜が付着するか否か）を検出した。この密着性テストの結果を表５に示す。
【００６７】
【表５】
2008098521.tif 000007
表５において、“○”は、ＺｒＢｘ膜に剥がれが無かったことを示す。表５に示すように、ＺｒＢｘ膜は、その組成比ｘの全範囲において剥がれが認められず、銅膜と間に十分な密着性を有することが分かる。したがって、ＺｒＢｘ膜を銅膜（金属膜）に積層させることにより、機械的耐性を有したメタルキャップ層として機能させることができる。
【００６８】
上記実施形態によれば、以下の効果を奏する。
（１）上記実施形態によれば、第２層間絶縁膜１１の表面に、第２層間絶縁膜１１と、第１配線１３（第１バリア層１４及び第１配線層１５）と、を覆う共通の第１メタルキャップ層１６を積層した。また、ハードマスク３２の表面に、ハードマスク３２と、第２配線３４（第２バリアメタル３５及び第２配線層３６）と、を覆う共通の第２メタルキャップ層３７を積層した。そして、第１メタルキャップ層１６及び第２メタルキャップ層３７を、それぞれホウ化ジルコニウム（ＺｒＢｘ（ｘ＝０．５〜４．０））を主成分とする層で構成した。
【００６９】
したがって、単一の第１メタルキャップ層１６が、第１配線１３上で高い導電性を発現し、かつ、第２層間絶縁膜１１上で高い絶縁性を発現する。また、単一の第２メタルキャップ層３７が、第２配線３４上で高い導電性を発現し、かつ、ハードマスク３２上で高い絶縁性を発現する。この結果、各メタルキャップ層１６，３７が、それぞれ対応する各配線１３，３４の粗密、表面積、形状などに関わらず、各配線１３，３４に応じた領域のみで導電性を発現し、隣接する配線１３，３４間の短絡を回避させることができる。しかも、各メタルキャップ層１６，３７が、その成膜選択性を必要としない分だけ、複雑な洗浄工程を省くことができる。
【００７０】
（２）上記実施形態によれば、シリコン基板２の全面に、第１メタルキャップ層１６及び第２メタルキャップ層３７を成膜させることができる。したがって、第１配線１３あるいは第２配線３４ごとにメタルキャップ層を成膜する場合に比べ、より均一な膜厚からなるメタルキャップ層を形成させることができる。この結果、各配線１３，３４の被覆不良を回避させることができ、各配線１３，３４の信頼性を向上させることができる。
【００７１】
尚、上記実施形態は、以下の態様で実施してもよい。
・上記実施形態では、金属層を第１配線１３及び第２配線３４に具体化した。これに限らず、例えば、金属層を容量素子の電極や誘導素子に具体化してもよい。
【図面の簡単な説明】
【００７２】
【図１】本発明の半導体装置を示す要部断面図。
【図２】同じく、半導体装置の製造方法を示す工程図。
【図３】同じく、半導体装置の製造方法を示す工程図。
【図４】同じく、半導体装置の製造方法を示す工程図。
【図５】同じく、半導体装置の製造方法を示す工程図。
【符号の説明】
【００７３】
１…半導体装置、２…半導体基板としてのシリコン基板、２ｂ…素子領域、１１…絶縁
層を構成する第２層間絶縁膜、１２…凹部を構成する第１トレンチ、１３…金属層を構成する第１配線、１４…第１バリア層、１５…第１配線層、１６…第１メタルキャップ層、２１…絶縁層を構成する第３層間絶縁膜、２３…凹部を構成するビアホール、３３…凹部を構成する第２トレンチ、３１…絶縁層を構成する第４層間絶縁膜、３４…金属層を構成する第２配線、３４ａ…ビアコンタクト、３４ｂ…第２配線部、３５…第２バリア層、３６…第２配線層、３７…第２メタルキャップ層。
【図１】
2008098521.tif 000008
【図２】
2008098521.tif 000009
【図３】
2008098521.tif 000010
【図４】
2008098521.tif 000011
【図５】
2008098521.tif 000012