(57)【要約】【課題】信頼性と画質とをいずれも高く維持したまま、データ信号供給ラインの間隔を狭めることにより、非表示領域の小型化及びデータラインの高精細化を可能にする薄膜トランジスタ基板を提供する。【解決手段】薄膜トランジスタ基板の非表示領域では、第１データ信号供給ラインがゲート絶縁膜の下地に形成され、複数のデータラインのいずれかに接続されている。更に、第２データ信号供給ラインがゲート絶縁膜の上に形成され、複数のデータラインのうち、第１データ信号供給ラインが接続されたデータラインとは別のデータラインに接続されている。【選択図】図２
2008139892.tif 000002
【特許請求の範囲】
【請求項１】
表示領域とその周りを囲む非表示領域とに分けられている基板であり、
前記基板の表面を覆っているゲート絶縁膜、
前記表示領域で前記ゲート絶縁膜を隔てて交差している複数のゲートラインと複数のデータライン、
前記複数のゲートラインと前記複数のデータラインとの交差点ごとに形成されている複数の薄膜トランジスタ、
前記表示領域に形成され、前記複数の薄膜トランジスタに一つずつ接続されている複数の画素電極、
前記非表示領域で前記ゲート絶縁膜の下地に形成され、前記複数のデータラインのいずれかに接続されている第１データ信号供給ライン、及び、
前記非表示領域で前記ゲート絶縁膜の上に形成され、前記複数のデータラインのうち、前記第１データ信号供給ラインが接続されたデータラインとは別のデータラインに接続されている第２データ信号供給ライン、
を有する薄膜トランジスタ基板。
【請求項２】
前記第１データ信号供給ラインは前記ゲートラインと同じ金属層から形成され、前記第２データ信号供給ラインは前記データラインと同じ金属層から形成されている、請求項１に記載の薄膜トランジスタ基板。
【請求項３】
前記第２データ信号供給ラインは前記第１データ信号供給ラインの側面に沿って延びている、請求項１に記載の薄膜トランジスタ基板。
【請求項４】
隣接する二本のデータラインの一方に前記第１データ信号供給ラインが接続され、他方に前記第２データ信号供給ラインが接続されている、請求項１に記載の薄膜トランジスタ基板。
【請求項５】
前記複数のデータラインのいずれかを露出させている第１コンタクトホール、
前記第１データ信号供給ラインを露出させている第２コンタクトホール、
前記第１コンタクトホールから露出しているデータラインの部分を、前記第２コンタクトホールから露出している前記第１データ信号供給ラインの部分に接続している第１ブリッジ電極、
前記複数のデータラインのうち、前記第１データ信号供給ラインが接続されるデータラインとは別のデータラインを露出させている第３コンタクトホール、
前記第２データ信号供給ラインを露出させている第４コンタクトホール、及び、
前記第３コンタクトホールから露出しているデータラインの部分を、前記第４コンタクトホールから露出している前記第２データ信号供給ラインの部分に接続している第２ブリッジ電極、
を更に有する、請求項１に記載の薄膜トランジスタ基板。
【請求項６】
前記第１コンタクトホールと前記第３コンタクトホールとは互いに大きさが異なり、前記第２コンタクトホールと前記第４コンタクトホールとは互いに大きさが異なっている、請求項５に記載の薄膜トランジスタ基板。
【請求項７】
前記第１ブリッジ電極と前記第２ブリッジ電極とは前記複数の画素電極と同じ金属層から形成されている、請求項５に記載の薄膜トランジスタ基板。
【請求項８】
前記第１データ信号供給ラインと前記第２データ信号供給ラインとはいずれも、前記表示領域の両側に形成されている、請求項１、５、６、又は７のいずれか一項に記載の薄膜トランジスタ基板。
【請求項９】
第１から第４までのデータラインが順番に連続して並んでいるとき、
前記表示領域の片側に位置する前記非表示領域の部分では、前記第１のデータラインに前記第１データ信号供給ラインが接続され、前記第２のデータラインに前記第２データ信号供給ラインが接続され、
前記表示領域を隔てて反対側に位置する前記非表示領域の部分では、前記第３のデータラインに前記第１データ信号供給ラインが接続され、前記第４のデータラインに前記第２データ信号供給ラインが接続されている、
請求項８に記載の薄膜トランジスタ基板。
【請求項１０】
前記第１データ信号供給ラインは前記第２データ信号供給ラインより比抵抗値が小さい、請求項１に記載の薄膜トランジスタ基板。
【請求項１１】
前記第１データ信号供給ラインと前記第２データ信号供給ラインとの各端部に形成され、外部の駆動回路に接続されている接続パッド、を更に有する、請求項１に記載の薄膜トランジスタ基板。
【請求項１２】
基板の表面のうち、表示領域にはゲートラインを複数形成し、前記表示領域の周りを囲む非表示領域には第１データ信号供給ラインを形成する段階、
前記基板の表面をゲート絶縁膜で覆う段階、
前記表示領域でゲートラインに沿って複数の薄膜トランジスタを所定の間隔で形成する段階、
前記表示領域で前記ゲート絶縁膜の上にデータラインを複数形成し、前記複数の薄膜トランジスタのそれぞれの近傍で、前記ゲート絶縁膜の下地に形成されているゲートラインと前記ゲート絶縁膜を隔てて交差させる段階、
前記非表示領域で前記ゲート絶縁膜の上に第２データ信号供給ラインを形成する段階、
前記表示領域に複数の画素電極を形成し、前記複数の薄膜トランジスタに一つずつ接続する段階、及び、
前記第１データ信号供給ラインと前記第２データ信号供給ラインとを異なるデータラインに接続する段階、
を有する薄膜トランジスタ基板の製造方法。
【請求項１３】
前記第１データ信号供給ラインを前記ゲートラインと同じ金属層から形成し、前記第２データ信号供給ラインを前記データラインと同じ金属層から形成する、請求項１２に記載の薄膜トランジスタ基板の製造方法。
【請求項１４】
前記第２データ信号供給ラインを前記第１データ信号供給ラインの側面に沿って形成する、請求項１２に記載の薄膜トランジスタ基板の製造方法。
【請求項１５】
隣接する２本のデータラインの一方に前記第１データ信号供給ラインを接続し、他方に前記第２データ信号供給ラインを接続する、請求項１２に記載の薄膜トランジスタ基板の製造方法。
【請求項１６】
前記表示領域に複数の画素電極を形成する段階の前に、
前記基板の表面を保護膜で覆い、前記非表示領域を覆っている前記保護膜の部分に、第１コンタクトホール、第２コンタクトホール、第３コンタクトホール、及び第４コンタクトホールを形成し、前記第１コンタクトホールと前記第３コンタクトホールとからは異なるデータラインを露出させ、前記第２コンタクトホールからは前記第１データ信号供給ラインを露出させ、前記第４コンタクトホールからは前記第２データ信号供給ラインを露出させる段階、
を更に有し、
前記表示領域に複数の画素電極を形成する段階以降に、
前記第１コンタクトホールと前記第２コンタクトホールとを第１ブリッジ電極で覆い、前記第１コンタクトホールから露出しているデータラインの部分を前記第１ブリッジ電極で、前記第２コンタクトホールから露出している前記第１データ信号供給ラインの部分に接続する段階、及び、
前記第３コンタクトホールと前記第４コンタクトホールとを第２ブリッジ電極で覆い、前記第３コンタクトホールから露出しているデータラインの部分を前記第２ブリッジ電極で、前記第４コンタクトホールから露出している前記第２データ信号供給ラインの部分に接続する段階、
を更に有する、請求項１２に記載の薄膜トランジスタ基板の製造方法。
【請求項１７】
前記第１コンタクトホールと前記第３コンタクトホールとを互いに異なる大きさに形成し、前記第２コンタクトホールと前記第４コンタクトホールとを互いに異なる大きさに形成する、請求項１６に記載の薄膜トランジスタ基板の製造方法。
【請求項１８】
前記第１ブリッジ電極と前記第２ブリッジ電極とを前記複数の画素電極と同じ金属層から形成する、請求項１６に記載の薄膜トランジスタ基板の製造方法。
【請求項１９】
前記第１データ信号供給ラインと前記第２データ信号供給ラインとをいずれも、前記表示領域の両側に形成する、請求項１２、１６、１７、又は１８のいずれか一項に記載の薄膜トランジスタ基板の製造方法。
【請求項２０】
第１から第４までのデータラインが順番に連続して並んでいるとき、
前記表示領域の片側に位置する前記非表示領域の部分では、前記第１のデータラインに前記第１データ信号供給ラインを接続し、前記第２のデータラインに前記第２データ信号供給ラインを接続し、
前記表示領域を隔てて反対側に位置する前記非表示領域の部分では、前記第３のデータラインに前記第１データ信号供給ラインを接続し、前記第４のデータラインに前記第２データ信号供給ラインを接続する、
請求項１９に記載の薄膜トランジスタ基板の製造方法。
【請求項２１】
前記第１データ信号供給ラインと前記第２データ信号供給ラインとの各端部に接続パッドを形成して外部の駆動回路に接続する段階、を更に有する、請求項１２に記載の薄膜トランジスタ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に関し、特に、それに搭載される薄膜トランジスタ基板の配線に関する。
【背景技術】
【０００２】
液晶表示装置や有機ＥＬ表示装置は一般にアクティブマトリクス型の表示パネルを含み、特に薄膜トランジスタ基板を含む。薄膜トランジスタ基板は一般に、表示領域とその周りを囲む非表示領域とに分けられている。表示領域ではゲートラインとデータラインとが縦横に延びて交差し、表示領域を複数の画素領域のマトリクスに分割している。一方、非表示領域では、ゲートラインの各端部が所定の配線を通して外部のゲート駆動回路に接続され、データラインの各端部が所定の配線を通して外部のデータ駆動回路に接続されている。ゲート駆動回路は各ゲートラインに対してゲート信号を印加し、データ駆動回路は各データラインに対してデータ信号を印加する。
【０００３】
液晶表示装置では一般に、各画素領域に画素電極と薄膜トランジスタとが一つずつ形成されている。各画素電極は液晶層を隔てて別の電極（共通電極という）と対向し、一つのキャパシタ（液晶キャパシタという）を構成している。各画素電極は更に、同じ画素領域の薄膜トランジスタを通してデータラインのいずれかに接続されている。その薄膜トランジスタは、ゲートラインのいずれかから印加されるゲート信号に応じてオンオフする。薄膜トランジスタがオンしているとき、同じ画素領域の画素電極がその薄膜トランジスタを通してデータラインのいずれかからデータ信号を受ける。それにより、データ信号のレベルに対応する電圧がその画素領域の液晶キャパシタによって保持され、更にその保持電圧に応じてその画素領域の液晶層の光透過率が変化する。その変化を利用して各画素領域の輝度を調節することにより、表示領域には所定の画像が再現される。
【０００４】
有機ＥＬ表示装置では一般に、各画素領域に一枚の画素電極と二つの薄膜トランジスタとが形成されている。各画素電極は発光層を隔てて別の電極と対向し、一つの有機ＥＬ素子を構成している。各画素電極は更に、同じ画素領域の薄膜トランジスタの一方（駆動トランジスタという）を通して外部の駆動電源に接続されている。駆動トランジスタは同じ画素領域のもう一つの薄膜トランジスタ（スイッチングトランジスタという）を通してデータラインのいずれかからデータ信号を受け、そのレベルに応じた電流を有機ＥＬ素子に供給する。スイッチングトランジスタは、ゲートラインのいずれかから印加されるゲート信号に応じてオンオフする。各画素領域では、スイッチングトランジスタがオンしているときに駆動トランジスタがデータ信号のレベルに応じた電流を有機ＥＬ素子に供給するので、有機ＥＬ素子がデータ信号のレベルに応じた輝度で光る。こうして、各画素領域の輝度を調節することにより、表示領域には所定の画像が再現される。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
近年、液晶表示装置は、携帯電話等の小型の電子機器や大画面テレビに広く利用されている。有機ＥＬ装置も、それらの機器での利用が強く求められている。それに伴い、薄膜トランジスタ基板に対しては特に、非表示領域の更なる小型化、及びデータラインの更なる高精細化が求められている。ここで、薄膜トランジスタ基板では上記のとおり、非表示領域に形成された配線（データ信号供給ラインという）がデータラインの各端部をデータ駆動回路に接続し、データ駆動回路から各デーラインにデータ信号を伝達している。従って、非表示領域の更なる小型化及びデータラインの更なる高精細化には、データ信号供給ラインの更なる高精細化が必要である。しかし、従来の薄膜トランジスタ基板では各データ信号供給ラインがデータラインと同じ金属層から形成されている。その場合、データ信号供給ライン間での短絡やデータ信号の干渉を防ぐには、データ信号供給ラインの間隔を少なくとも4μmに維持しなければならない。その結果、データ信号供給ラインの更なる高精細化が困難であるので、非表示領域の更なる小型化及びデータラインの更なる高精細化がいずれも阻まれている。
【０００６】
本発明の目的は、信頼性と画質とをいずれも高く維持したまま、データ信号供給ラインの間隔を更に狭めることにより、非表示領域の更なる小型化及びデータラインの更なる高精細化を可能にする薄膜トランジスタ基板を提供することにある。
【課題を解決するための手段】
【０００７】
本発明による薄膜トランジスタ基板は表示領域とその周りを囲む非表示領域とに分けられている。この基板の表面はゲート絶縁膜で覆われている。表示領域ではゲート絶縁膜を隔てて複数のゲートラインと複数のデータラインとが交差している。表示領域では更に、複数の薄膜トランジスタが複数のゲートラインと複数のデータラインとの交差点ごとに形成され、複数の画素電極がそれら複数の薄膜トランジスタに一つずつ接続されている。非表示領域では、第１データ信号供給ラインがゲート絶縁膜の下地に形成され、複数のデータラインのいずれかに接続されている。更に、第２データ信号供給ラインがゲート絶縁膜の上に形成され、複数のデータラインのうち、第１データ信号供給ラインが接続されたデータラインとは別のデータラインに接続されている。
【０００８】
好ましくは、第１データ信号供給ラインはゲートラインと同じ金属層から形成され、第２データ信号供給ラインはデータラインと同じ金属層から形成されている。第２データ信号供給ラインは好ましくは第１データ信号供給ラインの側面に沿って延びている。好ましくは、隣接する二本のデータラインの一方に第１データ信号供給ラインが接続され、他方に第２データ信号供給ラインが接続されている。
【０００９】
本発明による上記の薄膜トランジスタ基板には好ましくは、４種類のコンタクトホールと２種類のブリッジ電極とが更に形成されている。第１コンタクトホールと第３コンタクトホールとは異なるデータラインを露出させている。第２コンタクトホールは第１データ信号供給ラインを露出させ、第４コンタクトホールは第２データ信号供給ラインを露出させている。第１ブリッジ電極は、第１コンタクトホールから露出しているデータラインの部分を、第２コンタクトホールから露出している第１データ信号供給ラインの部分に接続している。第２ブリッジ電極は、第３コンタクトホールから露出しているデータラインの部分を、第４コンタクトホールから露出している第２データ信号供給ラインの部分に接続している。好ましくは、第１コンタクトホールと第３コンタクトホールとは互いに大きさが異なり、第２コンタクトホールと第４コンタクトホールとは互いに大きさが異なっている。
【発明の効果】
【００１０】
本発明による上記の薄膜トランジスタ基板では、２種類のデータ信号供給ラインが異なる層に形成されている。それにより、基板の信頼性と画質とをいずれも高く維持したまま、データ信号供給ラインの間隔を更に狭めることができる。その結果、非表示領域の更なる小型化及びデータラインの更なる高精細化がいずれも可能である。
【００１１】
本発明による上記の薄膜トランジスタ基板では更に、第１コンタクトホールと第３コンタクトホールとの間で大きさが異なり、第２コンタクトホールと第４コンタクトホールとの間で大きさが異なっていても良い。それらの大きさの相違を利用して各ブリッジ電極と各データ信号供給ラインとの間の接触面積を調節できる。それにより、２種類のデータ信号供給ライン間では比抵抗値の差に起因する電圧降下量の差を相殺できるので、データライン間ではデータ信号のレベルを更に均一に維持できる。その結果、データ信号供給ラインの間隔を十分に狭く維持したまま、画質を更に向上できる。
【発明を実施するための最良の形態】
【００１２】
以下、添付の図面を参照しながら、本発明の好ましい実施形態を詳細に説明する。
図１に、本発明の第１実施形態による薄膜トランジスタ基板の平面図を示す。この薄膜トランジスタ基板は好ましくは液晶表示装置の表示パネルに利用される。すなわち、図１には示されていないが、この薄膜トランジスタ基板は別の基板（カラーフィルタ基板という）と、間に液晶層を挟んだ状態で貼り合わされる。好ましくは、薄膜トランジスタ基板は表示パネルの背面側に配置されている。その場合、透過型の液晶表示装置では薄膜トランジスタ基板の背面が内蔵の光源ユニットからの光で照らされ、反射型の液晶表示装置では薄膜トランジスタ基板の前面がカラーフィルタ基板と液晶層とを通して外部光で照らされる。
【００１３】
図１に示されているように、薄膜トランジスタ基板は基板10を含む。基板10は好ましくは透明な絶縁物、更に好ましくは透明なガラス又はプラスチックで形成されている。好ましくは基板10の表面中央の矩形領域、図１では破線で囲まれている矩形領域200は表示領域すなわち画面であり、画素のマトリクスが形成されている。表示領域200の周りを囲んでいる基板10の表面の周辺領域300は非表示領域であり、各画素を外部の駆動回路に接続するための配線やパッドが形成されている。
【００１４】
図１に示されているように、表示領域200では複数のゲートライン21と複数のデータライン75とが基板10の上を縦横に延びて互いに交差している。それにより、表示領域200は複数の矩形領域のマトリクスに分割されている。各矩形領域が一つの画素領域として利用される。各ゲートライン21は外部のゲート駆動回路から印加されるゲート信号を一行の画素領域に伝達する。各データライン75は外部のデータ駆動回路から印加されるデータ信号を一列の画素領域に伝達する。
【００１５】
ゲートライン21とデータライン75とは好ましくは、アルミニウム（Al）、銅（Cu）、銀（Ag）、モリブデン（Mo）、クロム（Cr）、若しくはタングステン（W）、又はそれらの合金から形成されている。ゲートライン21は単一層の金属膜であっても多層膜であっても良い。ゲートライン21は好ましくは、アルミニウム−ネオジム（AlNd）合金製の下層膜とモリブデン（Mo）製の上層膜との二重膜である。
【００１６】
図１に示されているように、各画素領域には好ましくは画素電極100と薄膜トランジスタ500とが一つずつ形成されている。各画素電極100は一つの画素領域のほぼ全体を覆っている。液晶表示装置が透過型である場合、画素電極100は透明な導電物質、好ましくはＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）、又はＴＯ（Tin Oxide）から形成されている。その他に、液晶表示装置が反射型である場合、画素電極100が光反射率の高い金属から形成されていても良い。図１には示されていないが、画素電極100は液晶層を隔ててカラーフィルタ基板の共通電極に対向し、一つの液晶キャパシタを構成している。共通電極は好ましくは透明な導電物質から形成され、薄膜トランジスタ基板に対向している側に位置するカラーフィルタ基板の表面全体を覆っている。好ましくは、各画素電極100に対向するカラーフィルタ基板の各領域には更にカラーフィルタが備えられている。基板10の裏面から各画素電極100を透過した光、又は各画素電極100で液晶層に向けて反射された光は液晶層とカラーフィルタとを通して表示パネルの前方に出射される。こうして、各画素は各カラーフィルタの色に光る。
【００１７】
図１に示されているように、各画素領域では薄膜トランジスタ500が好ましくは、その画素領域の境界に沿って延びている一対のゲートライン21とデータライン75との交差点の近傍に形成され、同じ画素領域の画素電極100をそのデータライン75に接続している。更に、その薄膜トランジスタ500はそのゲートライン21に接続され、そのゲートライン21から印加されるゲート信号に応じてオンオフする。ゲート信号のレベルがゲートオン電圧に維持されるとき、薄膜トランジスタ500がターンオンし、同じ画素領域の画素電極100がその薄膜トランジスタ500を通してデータライン75からデータ信号を受ける。それにより、データ信号のレベルに対応する電圧がその画素領域の液晶キャパシタによって保持され、更にその保持電圧に応じてその画素領域の液晶層の光透過率が変化する。画素領域間での光透過率の差により、表示領域200には所定の画像が再現される。
【００１８】
尚、薄膜トランジスタ基板には、データラインとゲートラインとの他に、ストレージラインが形成されていても良い。各ストレージラインは好ましくは一行の画素領域に沿って延び、誘電体を隔てて各画素電極100に重なっている。それらの重なり部分に寄生するキャパシタ、すなわちストレージキャパシタは同じ画素領域の液晶キャパシタと結合してその容量を補い、液晶キャパシタに保持されている電圧を安定化させる。
【００１９】
図１に示されているように、非表示領域300には好ましくは、接続パッド250、データ信号供給ライン110、120、及びブリッジ電極130、140が形成されている。接続パッド250は好ましくは、画素マトリクスの列方向に延びている基板10の一辺に沿って配置され、各ゲートライン21とゲート駆動回路との間を接続し、各データ信号供給ライン110、120とデータ駆動回路との間を接続している。各ゲートライン21は表示領域200から非表示領域300に延長され、接続パッド250に直に接続されている。各データ信号供給ライン110、120は接続パッド250から各データライン75の端部の近傍まで延びている。図１に示されている本発明の第１実施形態では特に、全てのデータ信号供給ライン110、120が表示領域200の片側に形成されている。ブリッジ電極130、140はデータ信号供給ライン110、120をデータライン75の端部に一つずつ接続している。
【００２０】
図２に、画素領域、及びデータ信号供給ライン110、120とデータラインDLi（i＝1、2、…、m）との間の接続部分の拡大平面図を示す。図３は、図２に示されている折線I−I’に沿った断面の展開図であり、図４は、図２に示されている折線II−II’に沿った断面の展開図である。
【００２１】
画素領域は好ましくは以下のような積層構造を含む。
図３に示されているように、基板10の表面にはゲートライン21が形成されている。図２に示されているように、各ゲートライン21は画素領域ごとにゲート電極20を含む。各ゲート電極20はゲートライン21から画素電極100に向かって列方向に突き出している。
【００２２】
図３に示されているように、表示領域200では、ゲートライン21とそれらの間に露出している基板10の残りの表面との全体がゲート絶縁膜30で覆われている。ゲート絶縁膜30は好ましくは無機絶縁物から形成され、更に好ましくは窒化ケイ素（SiNx）又は酸化ケイ素（SiOx）から成る。
【００２３】
図３に示されているように、各画素領域では、ゲート電極20を覆っているゲート絶縁膜30の部分の上に半導体層40が形成されている。半導体層40は好ましくはアモルファスシリコン（a−Si）から形成されている。
【００２４】
図３に示されているように、表示領域200ではゲート絶縁膜30の上にデータラインDLiとドレイン電極60とが複数形成されている。それらは好ましくは同じ金属層から形成されている。図２に示されているように、各データラインDLiは好ましくは各画素領域のゲート電極20の近傍で各ゲートライン21と交差している。各データラインDLiは好ましくは各ゲートライン21との交差点ごとにソース電極70を一つずつ含む。各ソース電極70はデータラインDLiから画素電極100に向かって行方向に突き出している。図３に示されているように、各ソース電極70の先端は半導体層40とゲート絶縁膜30とを隔ててゲート電極20と重なっている。図２に示されているように、ドレイン電極60は好ましくは各画素領域に一つずつ形成されている。各ドレイン電極60の一端は半導体層40とゲート絶縁膜30とを隔てて同じ画素領域のゲート電極20と重なり、所定の距離を隔ててソース電極70の先端と対向している。ドレイン電極60の他端は後述のように、同じ画素領域の画素電極100に接続されている。こうして、各画素領域では、半導体層40とゲート絶縁膜30とを隔てて重なっているゲート電極20、ソース電極70、及びドレイン電極60が一つの薄膜トランジスタ500の三つの電極として機能する。更に、ソース電極70とドレイン電極60との間に位置する半導体層40の部分がその薄膜トランジスタ500のチャンネル領域として機能する。
【００２５】
好ましくは図３に示されているように、半導体層40とソース電極70との間、及び半導体層40とドレイン電極60との間にはオーミックコンタクト層50が形成されている。オーミックコンタクト層50は好ましくは、不純物が高濃度にドーピングされたアモルファスシリコンで形成され、半導体層40と各電極70、60との間の接触抵抗を減少させている。
【００２６】
図３に示されているように、表示領域200では、ゲート絶縁膜30、半導体層40、データラインDLi、及びドレイン電極60の全体が保護膜80で覆われている。保護膜80は好ましくは、窒化ケイ素若しくは酸化ケイ素などの無機絶縁物質、有機絶縁物質、又はそれらの両方から形成されている。図２及び図３に示されているように、保護膜80にはコンタクトホール90が各画素領域に一つずつ形成され、それらからドレイン電極60の他端の一部が露出している。
【００２７】
図３に示されているように、保護膜80の上には画素電極100が画素領域ごとに一枚ずつ形成され、隣接する二本のゲートライン21と隣接する二本のデータラインDLi、DLi+1とで区切られた一つの画素領域のほぼ全体を覆っている。図２及び図３に示されているように画素電極100は、保護膜80に形成されたコンタクトホール90を通して同じ画素領域のドレイン電極60の他端に接続されている。それにより、画素電極100は、ターンオンした薄膜トランジスタ500を通してデータラインDLiからデータ信号を受ける。
【００２８】
図３に示されている積層構造では、ゲートライン21がデータラインDLiより基板10の表面近くに形成されている。その場合、薄膜トランジスタ500はボトムゲート型であり、ゲート電極20が他の電極60、70より基板10の表面に近い。逆に、データラインDLiがゲートライン21より基板10の表面近くに形成されていても良い。その場合、薄膜トランジスタ500はトップゲート型であり、ゲート電極が他の電極より基板10の表面から遠い。
【００２９】
データ信号供給ライン110、120とデータラインDLiとの間の接続部分は好ましくは以下のような積層構造を含む。
図２に示されているように、データ信号供給ラインには第１データ信号供給ライン110と第２データ信号供給ライン120との２種類がある。好ましくは、第１データ信号供給ライン110は奇数番目のデータラインDL2i-1（i＝1、2、…、）に接続され、第２データ信号供給ライン120は偶数番目のデータラインDL2iに接続されている。逆に、第１データ信号供給ライン110が偶数番目のデータラインDL2iに接続され、第２データ信号供給ライン120が奇数番目のデータラインDL2i-1に接続されていても良い。
【００３０】
図３に示されているように、第１データ信号供給ライン110はゲートライン21と同様、基板10の表面に直に形成されている。第１データ信号供給ライン110は好ましくはゲートライン21と同じ金属層から形成される。第１データ信号供給ライン110は好ましくは、アルミニウム（Al）、銅（Cu）、銀（Ag）、モリブデン（Mo）、クロム（Cr）、若しくはタングステン（W）、又はそれらの合金から形成されている。第１データ信号供給ライン110は単一層の金属膜であっても多層膜であっても良い。第１データ信号供給ライン110は好ましくはゲートライン21と同様、二重膜である。その下層膜は好ましくは、基板10に対する接着性に優れ、かつ比抵抗の低い金属、更に好ましくはアルミニウム−ネオジム（AlNd）合金から成る。一方、上層膜は好ましくは、ＩＴＯやＩＺＯ等の透明な導電層との接続特性に優れた金属、更に好ましくはモリブデン（Mo）から成る。第１データ信号供給ライン110の幅は好ましくは4μmである。図２に示されているように、第１データ信号供給ライン110の一端は接続パッド250まで延び、他端は奇数番目のデータラインDL2i-1の近傍まで延びている。
【００３１】
図３及び図４に示されているように、非表示領域300では表示領域200と同様に、第１データ信号供給ライン110と基板10の残りの表面との全体がゲート絶縁膜30で覆われている。図４に示されているように、第２データ信号供給ライン120はデータラインDLiと同様に、ゲート絶縁膜30の上に形成されている。第２データ信号供給ライン120は好ましくはデータラインDLiと同じ金属層から形成される。第２データ信号供給ライン120は好ましくは、アルミニウム（Al）、銅（Cu）、銀（Ag）、モリブデン（Mo）、クロム（Cr）、若しくはタングステン（W）、又はそれらの合金から形成されている。第２データ信号供給ライン120は単一層の金属膜であっても多層膜であっても良い。第２データ信号供給ライン120は好ましくは単一層であり、ＩＴＯやＩＺＯ等の透明な導電層との接続特性に優れた金属、更に好ましくはモリブデン（Mo）又はクロム（Cr）から成る。第２データ信号供給ライン120の幅は好ましくは4μmである。図２に示されているように、第２データ信号供給ライン120の一端は接続パッド250まで延び、他端は偶数番目のデータラインDL2iの近傍まで延びている。
【００３２】
図３及び図４に示されているように、第１データ信号供給ライン110と第２データ信号供給ライン120とは異なる層に形成され、かつ、それらの間がゲート絶縁膜30で分離されている。従って、第１データ信号供給ライン110と第２データ信号供給ライン120との間隔は、従来の薄膜トランジスタ基板における、同じ層に形成されたデータ信号供給ラインの間隔より更に狭くできる。好ましくは図２に示されているように、第１データ信号供給ライン110と第２データ信号供給ライン120とは交互に配置され、互いの側面に沿って延びている。特にそれらの側面がほぼ重なるように配置されている。その結果、データラインの総数が一定であれば、データ信号供給ライン110、120の全体が占める面積は、従来の薄膜トランジスタ基板でデータ信号供給ラインの全体が占める面積より十分に小さい。例えば、各データ信号供給ライン110、120の幅が4μmであり、データラインDLiの総数が960であれば、データ信号供給ライン110、120の全体の幅は3,840μmである。この値は、従来の薄膜トランジスタ基板でのデータ信号供給ライン全体の幅の１／２倍である。こうして、非表示領域300の面積が従来の薄膜トランジスタ基板での面積より更に縮小可能である。
【００３３】
図３及び図４に示されているように、非表示領域300では表示領域200と同様に、ゲート絶縁膜30と第２データ信号供給ライン120との全体が保護膜80で覆われている。図２〜４に示されているように、保護膜80には、データ信号供給ライン110、120とデータラインDLiとの間の接続部分ごとにコンタクトホールが二つずつ形成されている。図２及び図３に示されているように、第１コンタクトホール151は保護膜80を貫通して奇数番目のデータラインDL2i-1の端部を露出させている。第２コンタクトホール152は保護膜80とその下地のゲート絶縁膜30とを貫通して第１データ信号供給ライン110の端部を露出させている。図２及び図４に示されているように、第３コンタクトホール161は保護膜80を貫通して偶数番目のデータラインDL2iの端部を露出させている。第４コンタクトホール162は保護膜80を貫通して第２データ信号供給ライン120の端部を露出させている。
【００３４】
図３及び図４に示されているように、保護膜80の上には２種類のブリッジ電極130、140が、データ信号供給ライン110、120とデータラインDLiとの間の接続部分ごとに一つずつ形成され、その接続部分に含まれる二つのコンタクトホールを覆っている。ブリッジ電極130、140は好ましくは画素電極100と同じ金属層から形成されている。図２及び図３に示されているように、第１ブリッジ電極130は、第１コンタクトホール151から露出している奇数番目のデータラインDL2i-1の端部を、第２コンタクトホール152から露出している第１データ信号供給ライン110の端部に接続している。図２及び図４に示されているように、第２ブリッジ電極140は、第３コンタクトホール161から露出している偶数番目のデータラインDL2iの端部を、第４コンタクトホール162から露出している第２データ信号供給ライン120の端部に接続している。
【００３５】
図３及び図４のいずれにも示されていないが、接続パッド250では、ゲート絶縁膜30と保護膜80とが部分的に除去され、各データ信号供給ライン110、120の端部が露出している。更に、その露出部分は透明導電層で覆われ、その透明導電層を通して外部のデータ駆動回路に接続されている。
【００３６】
図３及び図４に示されているとおり、第１データ信号供給ライン110と第２データ信号供給ライン120とは異なる層に形成されている。その場合、それらの間では比抵抗値に差が生じやすい。従って、好ましくは図３及び図４に示されているように、第１コンタクトホール151の直径A1と第３コンタクトホール161の直径A3とは異なる値に調節され、第２コンタクトホール152の直径A2と第４コンタクトホール162の直径A4とは異なる値に調節される。特に、第１データ信号供給ライン110は好ましくはゲートライン21と同じ金属層から形成され、第２データ信号供給ライン120は好ましくはデータラインDLiと同じ金属層から形成されている。その場合、第１データ信号供給ライン110は第２データ信号供給ライン120より比抵抗が低い。従って、好ましくは、第１コンタクトホール151の直径A1は第３コンタクトホール161の直径A3より小さく調節され、第２コンタクトホール152の直径A2は第４コンタクトホール162の直径A4より小さく調節される。それらの直径間の相違により、各ブリッジ電極130、140と各データ信号供給ライン110、120との間の接触面積に差が設定される。図２〜４では、第１ブリッジ電極130と第１データ信号供給ライン110との間の接触面積が第２ブリッジ電極140と第２データ信号供給ライン120との間の接触面積より小さい。その接触面積間の差で接触抵抗に差を与える。それにより、２種類のデータ信号供給ライン110、120の間での比抵抗値の差を相殺し、全てのデータ信号供給ライン110、120で電圧降下量を更に均一化できる。その結果、データライン間ではデータ信号のレベルが更に均一化される。こうして、第１データ信号供給ライン110と第２データ信号供給ライン120との間隔が十分に狭くても、画質が更に向上する。
【００３７】
図１に示されている本発明の第１実施形態では全てのデータ信号供給ライン110、120が、表示領域200の片側に位置する非表示領域300に形成されている。その他に、図５及び図６に示されているように、２種類のデータ信号供給ラインが、表示領域200の両側に位置する非表示領域300に形成されていても良い。図５は本発明の第２実施形態による薄膜トランジスタ基板の平面図であり、図６はデータ信号供給ラインとデータラインDLi（i＝1、2、3、4、…）との間の接続部分の拡大平面図である。尚、図５及び図６では、図１及び図２に示されている構成要素と同じ構成要素に対して同じ符号を付す。更に、それら同様な構成要素の詳細については、第１実施形態についての上記の説明を援用する。
【００３８】
図５及び図６に示されているように、好ましくは、表示領域200の片側（図５及び図６では上側）に位置する非表示領域300では、第１データ信号供給ライン110aの一端は４Ｍ番目のデータラインDL4M（M＝1、2、…、）の近傍に配置され、第２データ信号供給ライン120aの一端は４Ｍ−２番目のデータラインDL4M-2（M＝1、2、…、）の近傍に配置されている。一方、表示領域200を隔てて反対側（図５及び図６では表示領域200の下側）に位置する非表示領域300では、第１データ信号供給ライン110bは４Ｍ−３番目のデータラインDL4M-3の近傍に配置され、第２データ信号供給ライン120bは４Ｍ−１番目のデータラインDL4M-1の近傍に配置されている。
【００３９】
尚、２種類のデータ信号供給ラインは図１や図５に示されている順序とは異なる順序でデータラインに接続されていても良い。例えば表示領域200が行方向で二分割され、一方に含まれているデータラインには表示領域200の片側からデータ信号供給ラインが接続され、他方に含まれているデータラインには表示領域200を隔てて反対側からデータ信号供給ラインが接続されていても良い。但し、如何なる順序であっても、好ましくは第１データ信号供給ラインと第２データ信号供給ラインとは交互に配置され、それらの間隔が可能な限り密に設定される。
【００４０】
図３及び図４に示されているものと同様に、非表示領域300ではゲート絶縁膜と第２データ信号供給ライン120a、120bとの全体が保護膜で覆われている。図５及び図６に示されているように、保護膜には、データ信号供給ライン110a、120a、110b、120bとデータラインDLiとの間の接続部分ごとにコンタクトホールが二つずつ形成されている。第１コンタクトホール151a、151bは保護膜を貫通して４Ｍ番目又は４Ｍ−３番目のデータラインDL4M又はDL4M-3の端部を露出させている。第２コンタクトホール152a、152bは保護膜とその下地のゲート絶縁膜とを貫通して第１データ信号供給ライン110a、110bの端部を露出させている。第３コンタクトホール161a、161bは保護膜を貫通して４Ｍ−２番目又は４Ｍ−１番目のデータラインDL4M-2又はDL4M-1の端部を露出させている。第４コンタクトホール162a、162bは保護膜を貫通して第２データ信号供給ライン120a、120bの端部を露出させている。
【００４１】
図３及び図４に示されているものと同様に、保護膜の上には２種類のブリッジ電極130a、130b、140a、140bが、データ信号供給ライン110a、120a、110b、120bとデータラインDLiとの間の接続部分ごとに一つずつ形成され、その接続部分に含まれる二つのコンタクトホールを覆っている。図５及び図６に示されているように、表示領域200の片側（図５及び図６では上側）に位置する非表示領域300では、第１ブリッジ電極130aは、第１コンタクトホール151aから露出している４Ｍ番目のデータラインDL4Mの端部を、第２コンタクトホール152aから露出している第１データ信号供給ライン110aの端部に接続している。第２ブリッジ電極140aは、第３コンタクトホール161aから露出している４Ｍ−２番目のデータラインDL4M-2の端部を、第４コンタクトホール162aから露出している第２データ信号供給ライン120aの端部に接続している。一方、表示領域200を隔てて反対側（図５及び図６では下側）に位置する非表示領域300では、第１ブリッジ電極130bは、第１コンタクトホール151bから露出している４Ｍ−３番目のデータラインDL4M-3の端部を、第２コンタクトホール152bから露出している第１データ信号供給ライン110bの端部に接続している。第２ブリッジ電極140bは、第３コンタクトホール161bから露出している４Ｍ−１番目のデータラインDL4M-1の端部を、第４コンタクトホール162bから露出している第２データ信号供給ライン120bの端部に接続している。
【００４２】
好ましくは図３及び図４に示されているものと同様に、第１コンタクトホール151a、151bの直径は第３コンタクトホール161a、161bの直径より小さく調節され、第２コンタクトホール152a、152bの直径は第４コンタクトホール162a、162bの直径より小さく調節される。それらの直径間の相違により、各ブリッジ電極130a、130b、140a、140bと各データ信号供給ライン110a、110b、120a、120bとの間の接触面積に差が設定され、その接触面積間の差で接触抵抗に差が与えられる。それにより、２種類のデータ信号供給ラインの間での比抵抗値の差を相殺し、全てのデータ信号供給ラインで電圧降下量を更に均一化できる。その結果、データライン間ではデータ信号のレベルが更に均一化される。
【００４３】
上記の実施形態による薄膜トランジスタ基板は好ましくは以下の５つのマスク工程で形成される。
第１マスク工程で得られる構造について、図７には、図２に示されている折線I−I’に沿った断面と同じ箇所の展開図を示し、図８には、図２に示されている折線II−II’に沿った断面と同じ箇所の展開図を示す。
【００４４】
第１マスク工程では、ゲートライン21と第１データ信号供給ライン110とを基板10の上に以下の順で形成する。
まず、基板10の表面全体に第１導電層を、好ましくはスパッタリングで蒸着する。第１導電層は好ましくは、アルミニウム（Al）、銅（Cu）、銀（Ag）、モリブデン（Mo）、クロム（Cr）、若しくはタングステン（W）、又はそれらの合金から形成する。第１導電層は単一層の金属膜であっても多層膜であっても良い。好ましくは、第１導電層はアルミニウム−ネオジム（AlNd）合金製の下層膜とモリブデン（Mo）製の上層膜との二重膜として形成する。その場合、基板10の表面全体には、先にアルミニウム−ネオジムを蒸着し、その上にモリブデンを蒸着する。
【００４５】
次に、第１導電層の上にフォトレジストを重ね、第１マスクを利用したフォトリソグラフィによってパターニングする。それにより得られたフォトレジストパターンをマスクとして利用し、第１導電層をエッチングによってパターニングする。その結果、基板10の表示領域200には、図７に示されているように、ゲートライン21が形成される。特に、図２及び図７に示されているように、各画素領域にはゲート電極20が形成される。一方、非表示領域300には、図７に示されているように、第１データ信号供給ライン110が形成される。ここで、第１データ信号供給ライン110を、図２のように表示領域200の片側だけに形成しても、図６のように表示領域200の両側に形成しても良い。尚、基板10の上にストレージラインを形成する場合は好ましくは、第１マスク工程でゲートライン21と共に形成する。
【００４６】
第２マスク工程で得られる構造について、図９には、図２に示されている折線I−I’に沿った断面と同じ箇所の展開図を示し、図１０には、図２に示されている折線II−II’に沿った断面と同じ箇所の展開図を示す。
第２マスク工程では、まず、第１マスク工程でパターニングされた第１導電層、及びそれらの間から露出している基板10の表面を無機絶縁物、好ましくは窒化シリコン又は酸化シリコンで覆う。それにより、図９及び図１０に示されているように、表示領域200と非表示領域300との別を問わず、基板10の表面全体がゲート絶縁膜30で覆われる。次に、ゲート絶縁膜30の上にアモルファスシリコン層と、不純物が高濃度にドーピングされたアモルファスシリコン層とを順番に積層する。それらの積層には好ましくは化学気相蒸着（ＣＶＤ）、更に好ましくはプラズマＣＶＤ（ＰＥＣＶＤ）を利用する。更に、それらのアモルファスシリコン層の上にフォトレジストを重ね、第２マスクを利用したフォトリソグラフィによってパターニングする。それにより得られたフォトレジストパターンをマスクとして利用し、アモルファスシリコン層をエッチングによってパターニングする。その結果、基板10の表示領域200では図２及び図９に示されているように、各画素領域に半導体層40とオーミックコンタクト層50とが形成される。
【００４７】
第３マスク工程で得られる構造について、図１１には、図２に示されている折線I−I’に沿った断面と同じ箇所の展開図を示し、図１２には、図２に示されている折線II−II’に沿った断面と同じ箇所の展開図を示す。
第３マスク工程では、第２マスク工程で得られた積層構造の上に、データライン75、ドレイン電極60、及び第２データ信号供給ライン120を以下の順で形成する。
【００４８】
まず、基板10の表面全体に第２導電層を、好ましくはスパッタリングで蒸着する。第２導電層は好ましくは、アルミニウム（Al）、銅（Cu）、銀（Ag）、モリブデン（Mo）、クロム（Cr）、若しくはタングステン（W）、又はそれらの合金から形成する。第２導電層は単一層の金属膜であっても多層膜であっても良い。好ましくは、第２導電層をモリブデン（Mo）の単一層として形成する。
【００４９】
次に、第２導電層の上にフォトレジストを重ね、第３マスクを利用したフォトリソグラフィによってパターニングする。それにより得られたフォトレジストパターンをマスクとして利用し、第２導電層をエッチングによってパターニングする。その結果、基板10の表示領域200には、図１１に示されているように、データライン75とドレイン電極60とが形成される。特に図２及び図１１に示されているように、各画素領域のゲート電極20の上では、ソース電極70とドレイン電極60とが所定の距離を隔てて対向する。一方、非表示領域300には、図１１に示されているように、第２データ信号供給ライン120が形成される。ここで、第２データ信号供給ライン120を、図２のように表示領域200の片側だけに形成しても、図６のように表示領域200の両側に形成しても良い。
【００５０】
第４マスク工程で得られる構造について、図１３には、図２に示されている折線I−I’に沿った断面と同じ箇所の展開図を示し、図１４には、図２に示されている折線II−II’に沿った断面と同じ箇所の展開図を示す。
第４マスク工程では、まず、第３マスク工程でパターニングされた第２導電層、及びそれらの間に露出しているゲート絶縁膜30の表面を、無機絶縁物、好ましくは窒化シリコン若しくは酸化シリコン、又は有機絶縁物で覆う。それにより、図１３及び図１４に示されているように、表示領域200と非表示領域300との別を問わず、基板10の表面全体が保護膜80で覆われる。保護膜80の積層には好ましくはＣＶＤ、更に好ましくはＰＥＣＶＤ、又はスピンコーティングを利用する。次に、保護膜80の上にフォトレジストを重ね、又は保護膜80自体を、第４マスクを利用したフォトリソグラフィによってパターニングする。それにより得られたフォトレジストパターンをマスクとして利用し、保護膜80をエッチングによってパターニングする。その結果、基板10の表示領域200では図１３に示されているように、各画素領域にコンタクトホール90が形成され、そこからドレイン電極60の一部が露出する。一方、非表示領域300では図１３及び図１４に示されているように、４種類のコンタクトホール151、152、161、162が形成され、それぞれからデータ信号供給ライン110、120、及びデータライン75の端部が露出する。ここで、好ましくは各コンタクトホール151、152、161、162の直径が適切な値に設定される。更に、図１３及び図１４のいずれにも示されてはいないが、図２に示されている接続パッド250が形成されるべき領域にもコンタクトホールが形成され、そこからデータ信号供給ライン110、120のもう一つの端部、及びゲートライン21の端部が露出する。
【００５１】
第５マスク工程で得られる構造について、図１５には、図２に示されている折線I−I’に沿った断面と同じ箇所の展開図を示し、図１６には、図２に示されている折線II−II’に沿った断面と同じ箇所の展開図を示す。
第５マスク工程では、まず、第４マスク工程でパターニングされた保護膜80の表面全体を、表示領域200と非表示領域300との別を問わず、透明導電層、好ましくはＩＴＯ、ＩＺＯ、又はＴＯで覆う。次に、透明導電層の上にフォトレジストを重ね、第５マスクを利用したフォトリソグラフィによってパターニングする。それにより得られたフォトレジストパターンをマスクとして利用し、透明導電層をエッチングによってパターニングする。その結果、基板10の表示領域200では図１５に示されているように、各画素領域に画素電極100が形成され、更にコンタクトホール90を通してドレイン電極60に接続される。一方、非表示領域300では、図１５に示されているように、第１ブリッジ電極130が第１コンタクトホール151と第２コンタクトホール152とを覆い、それらを通してデータライン75と第１データ信号供給ライン110との間を接続する。更に、図１６に示されているように、第２ブリッジ電極140が第３コンタクトホール161と第４コンタクトホール162とを覆い、それらを通してデータライン75と第２データ信号供給ライン120との間を接続する。その上、図１５及び図１６のいずれにも示されてはいないが、図２に示されている接続パッド250が形成されるべき領域では、各コンタクトホールが透明導電層で覆われ、それぞれが、データ信号供給ライン110、120の端部又はゲートライン21の端部に接続された接続パッド250として形成される。
【００５２】
尚、フォトレジストのパターニングに半透過マスクを利用することで、第２マスク工程と第３マスク工程とを共通のマスクで一度に実現することも可能である。
以上、本発明の好ましい実施形態について詳細に説明した。しかし、本発明は上記の実施形態には限定されない。実際、上記の薄膜トランジスタ基板における非表示領域の積層構造は、液晶表示装置の表示パネルだけでなく、有機ＥＬ表示装置や他のアクティブマトリクス型表示装置の表示パネルでも応用可能である。
【図面の簡単な説明】
【００５３】
【図１】本発明の第１実施形態による薄膜トランジスタ基板の平面図
【図２】図１に示されている画素領域、及びデータ信号供給ラインとデータラインとの間の接続部分の拡大平面図
【図３】図２に示されている折線I−I’に沿った断面の展開図
【図４】図２に示されている折線II−II’に沿った断面の展開図
【図５】本発明の第２実施形態による薄膜トランジスタ基板の平面図
【図６】図２に示されている画素領域、及びデータ信号供給ラインとデータラインとの間の接続部分の拡大平面図
【図７】第１マスク工程で得られる構造について、図２に示されている折線I−I’に沿った断面と同じ箇所の展開図
【図８】第１マスク工程で得られる構造について、図２に示されている折線II−II’に沿った断面と同じ箇所の展開図
【図９】第２マスク工程で得られる構造について、図２に示されている折線I−I’に沿った断面と同じ箇所の展開図
【図１０】第２マスク工程で得られる構造について、図２に示されている折線II−II’に沿った断面と同じ箇所の展開図
【図１１】第３マスク工程で得られる構造について、図２に示されている折線I−I’に沿った断面と同じ箇所の展開図
【図１２】第３マスク工程で得られる構造について、図２に示されている折線II−II’に沿った断面と同じ箇所の展開図
【図１３】第４マスク工程で得られる構造について、図２に示されている折線I−I’に沿った断面と同じ箇所の展開図
【図１４】第４マスク工程で得られる構造について、図２に示されている折線II−II’に沿った断面と同じ箇所の展開図
【図１５】第５マスク工程で得られる構造について、図２に示されている折線I−I’に沿った断面と同じ箇所の展開図
【図１６】第５マスク工程で得られる構造について、図２に示されている折線II−II’に沿った断面と同じ箇所の展開図
【符号の説明】
【００５４】
10      基板
20      ゲート電極
21      ゲートライン
30      ゲート絶縁膜
40      半導体層
50      オーミックコンタクト層
60      ドレイン電極
70      ソース電極
75      データライン
80      保護膜
90      画素領域のコンタクトホール
100      画素電極
110      第１データ信号供給ライン
120      第２データ信号供給ライン
130      第１ブリッジ電極
140      第２ブリッジ電極
151      第１コンタクトホール
152      第２コンタクトホール
161      第３コンタクトホール
162      第４コンタクトホール
200      表示領域
250      接続パッド
300      非表示領域
500      薄膜トランジスタ
【図１】
2008139892.tif 000003
【図２】
2008139892.tif 000004
【図３】
2008139892.tif 000005
【図４】
2008139892.tif 000006
【図５】
2008139892.tif 000007
【図６】
2008139892.tif 000008
【図７】
2008139892.tif 000009
【図８】
2008139892.tif 000010
【図９】
2008139892.tif 000011
【図１０】
2008139892.tif 000012
【図１１】
2008139892.tif 000013
【図１２】
2008139892.tif 000014
【図１３】
2008139892.tif 000015
【図１４】
2008139892.tif 000016
【図１５】
2008139892.tif 000017
【図１６】
2008139892.tif 000018