(57)【要約】【課題】スイッチング電源装置の損失を低減し、小型化，低コスト化を図る。【解決手段】トランスに三次巻線Ｐ２を設け、この三次巻線Ｐ２に発生する正負電圧によりハイサイドスイッチ素子（ＭＯＳＦＥＴ）２をオン，オフさせる駆動回路１２ａに、三次巻線Ｐ２に発生する負電圧の発生時間を図示されないローサイドスイッチ素子のオン時間Ｔとして検出し、ハイサイドスイッチ素子２のオン時間を上記時間Ｔに等しくなるようにする制御部１００を設けることにより、２つのスイッチ素子のオン時間をほぼ等しくし、損失を低減できるようにする。【選択図】図１
2008125217.tif 000002
【特許請求の範囲】
【請求項１】
直流電源の負極側に第１のスイッチ素子を接続し、前記第１のスイッチ素子と前記直流電源の正極側との間に第２のスイッチ素子を接続し、第１のスイッチ素子または第２のスイッチ素子に並列にコンデンサ，インダクタおよびトランス一次巻線の直列回路を接続し、第１のスイッチ素子と第２のスイッチ素子とを交互にオン，オフすることにより、トランス二次巻線に発生する正負の電圧を整流平滑して直流出力を得るスイッチング電源装置において、
前記トランスに三次巻線を設け、この三次巻線に発生する正負電圧により前記第２のスイッチ素子をオン，オフさせる駆動手段を設けるとともに、前記トランス三次巻線に発生する負電圧の発生時間を前記第１のスイッチ素子のオン時間として検出し、第２のスイッチ素子のオン時間を、第１のスイッチ素子のオン時間とほぼ等しくする制御手段を設けたことを特徴とするスイッチング電源装置。
【請求項２】
前記制御手段は、少なくとも１つの定電流回路とタイマ用コンデンサとを備え、このタイマ用コンデンサを前記トランス三次巻線に発生する正負電圧により充放電させ、タイマ用コンデンサの両端電圧により前記第２のスイッチ素子をオフさせるタイミングを制御することを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記第２のスイッチ素子のオン時間の最小値を設定する設定手段を設けたことを特徴とする請求項１または２に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、スイッチング電源装置、特にハーフブリッジ構成の直流−直流変換器（ＤＣ−ＤＣコンバータ）の小型化，低コスト化技術に関する。
【背景技術】
【０００２】
図１４に、例えば特許文献１に開示されたものと同様のＤＣ−ＤＣコンバータの例を示す。
図示のように、直流電源３と並列にＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：金属酸化物半導体電界効果トランジスタ）１とＭＯＳＦＥＴ２との直列回路を接続し、ＭＯＳＦＥＴ２と並列にコンデンサ４，インダクタ５およびトランス６の一次巻線Ｐ１の直列回路を接続し、トランス６の二次巻線Ｓ１，Ｓ２に発生する正負電圧を整流平滑するダイオード７，８とコンデンサ９等を接続して構成される。
【０００３】
上記インダクタ５は、トランス６のリーケージインダクタンスをもって代用することができる。コンデンサ４とインダクタ５とトランス６の一次巻線Ｐ１との直列回路は、ＭＯＳＦＥＴ１と並列に接続するようにしても良い。
また、コンデンサ９の両端電圧Ｖｏを一定に保つため、フィードバック信号を電圧検出回路１０を介して制御回路１１に伝達している。制御回路１１は、フィードバック信号を所定値と比較する比較回路、その比較結果に基づいてＭＯＳＦＥＴ１へのゲートパルスを生成するパルス生成回路などで構成されている。
【０００４】
図１４では、制御回路１１と駆動回路１２によりＭＯＳＦＥＴ１，２をオンデューティ５０％で交互にオン，オフし、出力電圧の調整はＭＯＳＦＥＴ１，２の駆動周波数を可変にすることで行なわれる。ここで、高電位側（Ｈｉｇｈ  ｓｉｄｅ：ハイサイド）のＭＯＳＦＥＴ２をオン，オフさせる信号を制御回路１１から駆動回路１２に伝達する手段として、例えばレベルシフト機能を持った高耐圧ＩＣの使用が考えられるが、高耐圧ＩＣ（集積回路）は比較的高価であり、スイッチング電源装置のコストアップにつながる。
【０００５】
図１５に、コストの低減化を可能とする、例えば特許文献２に開示の例を示す。
これは、トランス６に三次巻線Ｐ２を設け、三次巻線Ｐ２に発生する正負電圧により、駆動回路１２を介して高電位側（Ｈｉｇｈ  ｓｉｄｅ）のＭＯＳＦＥＴ２を駆動するようにしたものである。なお、特許文献２では、駆動回路１２は抵抗から構成されている。さらに、ＭＯＳＦＥＴ２がオフした後に低電位側（Ｌｏｗ  ｓｉｄｅ：ローサイド）のＭＯＳＦＥＴ１がオンするように駆動することで、２つのＭＯＳＦＥＴを交互にオン，オフさせるようにしている。
以上のような構成とすることにより、制御回路１１に安価な低耐圧ＩＣが使用でき、スイッチング電源装置の低コスト化を図ることができる。
【０００６】
【特許文献１】特開２００１−２２４１７１号公報（第７〜８頁，図１）
【特許文献２】特開２００２−２０９３８１号公報（第４頁，図１）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図１５の回路では、ＭＯＳＦＥＴ２のオン時間は、トランス６の三次巻線Ｐ２の発生電圧で決定されるため、ＭＯＳＦＥＴ１とＭＯＳＦＥＴ２のオン時間は互いに異なるのが普通である。その結果、ＭＯＳＦＥＴ１，２に流れる電流と整流ダイオード７，８に流れる電流にアンバランスが生じ、ＭＯＳＦＥＴと整流ダイオードの損失が増加するという問題が発生する。
特に、直流電源３として商用交流電源電圧を整流平滑して得る場合などでは、交流電源の電圧変動範囲を考慮すると、直流電源電圧の最大値と最小値との比率は概ね２倍程度になり、直流電源電圧が高くなるほど上記のＭＯＳＦＥＴと整流ダイオードの電流アンバランスが顕著になる。
【０００８】
したがって、この出願の発明の課題は、ＭＯＳＦＥＴと整流ダイオードの電流アンバランスを解消し、損失を低減することにある。
【課題を解決するための手段】
【０００９】
このような課題を解決するため、この発明では、ハーフブリッジ構成のスイッチング電源装置において、トランスに設けた三次巻線に発生する正負電圧によりハイサイドのスイッチ素子をオン，オフさせる駆動手段と、トランス三次巻線に発生する負電圧の発生時間をローサイドのスイッチ素子のオン時間として検出し、ハイサイドのスイッチ素子のオン時間を、検出したローサイドのスイッチ素子のオン時間とほぼ等しくなるように制御する制御手段とを設けたことを特徴とする。
【００１０】
上記制御手段を例えば１つの定電流回路とタイマ用コンデンサとから構成し、このタイマ用コンデンサをトランスの三次巻線に発生する正負電圧により充放電させ、タイマ用コンデンサの両端電圧によりハイサイドのスイッチ素子をオフさせるタイミングを制御することができる。また、上記制御手段に対し、ハイサイドのスイッチ素子のオン時間の最小値を設定する設定手段を設けることができる。
【発明の効果】
【００１１】
この発明によれば、２つのＭＯＳＦＥＴのオン時間をほぼ等しくなるようにしたので、ＭＯＳＦＥＴと整流ダイオードの損失が低減され、その結果、冷却体を小型化することができ、スイッチング電源装置の小型化，低コスト化が可能となる利点が得られる。
【発明を実施するための最良の形態】
【００１２】
図１はこの発明の実施の形態を示す回路図で、スイッチング電源装置の主要部を示す。
図１の１２ａは、例えば図１５に示す駆動回路１２の代わりに用いられるもので、抵抗１０１，１０５および１０６、ダイオード１０２，１０４、ＰＮＰトランジスタ１０３、制御部１００などから構成される駆動回路である。この駆動回路１２ａは、トランス６の三次巻線Ｐ２に発生する電圧ＶＰ２が、ＭＯＳＦＥＴ２のゲートしきい値を超えた場合にＭＯＳＦＥＴ２をオンさせ、電圧ＶＰ２がＭＯＳＦＥＴ２のゲートしきい値を下回った場合にＭＯＳＦＥＴ２をオフさせる。
【００１３】
また、制御部１００は、後述する構成にて、ＭＯＳＦＥＴ２をオフさせるタイミングを制御する。制御部１００で設定したタイミングでＰＮＰトランジスタ１０３をオンさせ、ＭＯＳＦＥＴ２のゲート入力容量に蓄積された電荷を高速に引き抜いてＭＯＳＦＥＴ２をオフさせる。
つまり、ＭＯＳＦＥＴ２は、三次巻線Ｐ２に発生する電圧ＶＰ２がＭＯＳＦＥＴ２のゲートしきい値を下回ったとき、または、制御部１００にて設定したタイミング、のいずれか早い方のタイミングでオフする。
【００１４】
制御部１００の具体例１００ａを図２に示す。図２に示す２００はコンデンサ２０１の充放電回路であり、端子ａ，ｂ間の電圧極性により充電または放電が選択される。
コンデンサ２０１は、タイマ用コンデンサであり、後述する充放電回路によって充放電される。
充放電回路２００の具体例２００ａを、例えば図３に示す。４００ａ，４００ｂは定電流回路であり、具体的には図５〜図７のような回路で構成される。図５は定電流ダイオード５０１からなる例、図６はＮチャネル型ＪＦＥＴ（Ｊｕｎｃｔｉｏｎ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：接合形電界効果トランジスタ）５０２と抵抗５０３から構成した例である。なお、抵抗５０３は抵抗値が零でも良い。また、図７はＮＰＮトランジスタ５０４，５０５および抵抗５０６，５０７から構成した例である。
【００１５】
図１の動作について、図８を参照して説明する。
図８のＶＧＳ（Ｑ１）はＭＯＳＦＥＴ１のゲート電圧、ＶＱ１はＭＯＳＦＥＴ１のドレイン・ソース間電圧、ＶＰ２はトランス６の三次巻線電圧、Ｖ１はコンデンサ２０１の両端電圧、ＶｏｆｆはＮＰＮトランジスタ２０４のコレクタ・エミッタ間電圧をそれぞれ示す。
ＭＯＳＦＥＴ１のオン期間Ｔ１では、ＤＣ−ＤＣコンバータの出力電圧Ｖｏが一定となるようにパルス幅制御（ＰＷＭ制御）される。この期間電圧ＶＰ２は負になっており、コンデンサ２０１は定電流で放電される。コンデンサ２０１の電荷が定電流で放電されることにより、コンデンサ２０１の両端電圧Ｖ１は、図８に示すように低下する。この低下分が、ＭＯＳＦＥＴ１のオン期間の検出値に相当する。
【００１６】
次に、ＭＯＳＦＥＴ１がオフするとＶＰ２は正に切り換わり、ＭＯＳＦＥＴ２が一定のデッドタイム経過後にオンになるとともに、コンデンサ２０１は定電流で充電される。コンデンサ２０１の両端電圧が、ＮＰＮトランジスタ２０４のベース・エミッタ間飽和電圧ＶＢＥ１を超えると、ＮＰＮトランジスタ２０４がオンすることで、図１のＰＮＰトランジスタ１０３がオンし、ＭＯＳＦＥＴ２がオフする。
このとき、図３の定電流回路４００ａ，４００ｂの電流値を等しくしておくと、コンデンサ２０１の両端電圧の変化率の絶対値が等しくなり、図８に示すＴ１期間とＴ２期間の電圧変化幅が等しくなる。つまり、ＭＯＳＦＥＴ１のオン期間Ｔ１の検出値に相当するコンデンサ２０１の両端電圧の減少分が、同じ時間をかけてＶＢＥ１に達することになる。したがって、ＭＯＳＦＥＴ２のオン時間（Ｔ２）をＭＯＳＦＥＴ１のオン時間（Ｔ１）とほぼ等しくすることができる。その結果、ＭＯＳＦＥＴと整流ダイオードのトータル損失が低減される。
【００１７】
なお、図３の定電流回路４００ａ，４００ｂの電流値を等しく設定することから、これを図４の充放電回路２００ｂように、１つの定電流回路４００ｃを用いて構成することができる。充放電回路２００ａに比べてダイオードが４つ（４０３〜４０６）必要になるが、定電流回路４００ｃが１つで良いので回路が簡素化されコストダウンが容易となる。なお、この定電流回路４００ｃとしては、具体的には図５〜図７の定電流回路を用いることができるのは図３の場合と同様である。
【００１８】
図９は制御部１００の別の例１００ｂを示す回路図である。
これは、図２に示す制御部１００ａに充放電回路３００，コンデンサ３０１，ダイオード３０２およびＮＰＮトランジスタ３０３等を付加したものである。つまり、先の図１５の回路では、ＤＣ−ＤＣコンバータの直流出力に接続される負荷が軽負荷になるほど、ＭＯＳＦＥＴ１のオン時間Ｔ１が短くなる。それに伴ってＭＯＳＦＥＴ２のオン時間Ｔ２も短くなり、結果として駆動周波数が高くなりＤＣ−ＤＣコンバータの変換効率が低下する場合がある。そこで、制御部１００ｂによりＭＯＳＦＥＴ２のオン時間Ｔ２の最小値をＴｍｉｎに制限することで、駆動周波数を１／Ｔｍｉｎに制限し、ＤＣ−ＤＣコンバータの変換効率の低下を抑えるようにしている。
【００１９】
図９の動作について図１０，１１を参照して説明する。図１０はＭＯＳＦＥＴ１のオン時間Ｔ１がＴｍｉｎより長い場合、図１１はＭＯＳＦＥＴ１のオン時間Ｔ１がＴｍｉｎより短い場合の動作波形をそれぞれ示す。なお、図１０，１１の各波形は図８と同様で、Ｖ２はコンデンサ３０１の両端電圧を示す。
図１０において、ＭＯＳＦＥＴ１がオンしている期間Ｔ１では電圧ＶＰ２は負で、充放電回路３００によりコンデンサ３０１の電圧がダイオード３０２の順方向電圧（−ＶＦ）まで放電される。
【００２０】
ＭＯＳＦＥＴ１がオフしてＶＰ２が負から正に切り換わると、コンデンサ３０１は充放電回路３００によりトランジスタ３０３のベース・エミッタ間飽和電圧ＶＢＥ２まで充電され、設定したＴｍｉｎ後にトランジスタ３０３がオンする。次にトランジスタ２０４がオンするタイミングは、図２の回路と同様にコンデンサ２０１の電圧が、ベース・エミッタ間飽和電圧ＶＢＥ１に達するタイミングであり、従ってＭＯＳＦＥＴ２のオン時間Ｔ２はＴ１とほぼ等しくなる。
【００２１】
一方、図１１のようにＭＯＳＦＥＴ１のオン時間Ｔ１がＴｍｉｎより短いときは、トランジスタ３０３はＭＯＳＦＥＴ１がオフしてから設定した時間Ｔｍｉｎ後にオンする。コンデンサ２０１の電圧Ｖ１は放電時間よりも充電時間の方が長いため、トランジスタ２０４のベース・エミッタ間飽和電圧ＶＢＥ１よりも高くなっている。従って、トランジスタ３０３がオンするのと同時にトランジスタ２０４がオンし、ＭＯＳＦＥＴ２のオン時間Ｔ２はＴｍｉｎとなり、駆動周波数が１／Ｔｍｉｎに制限される。
【００２２】
以上のように、ＭＯＳＦＥＴ２のオン時間Ｔ２がＴｍｉｎに制限された場合、ＭＯＳＦＥＴ１のオン時間Ｔ１は図１１にＴ１’で示すようにＴｍｉｎより短くなり、ＭＯＳＦＥＴ１，２と整流ダイオード７，８の電流はアンバランスとなるが、軽負荷であることから損失増加は僅かであり、問題は殆どないと言える。
【００２３】
また、充放電回路３００はトランス６の三次巻線電圧ＶＰ２が正の場合にコンデンサ３０１を充電し、３０１の両端電圧がダイオード３０２の順方向電圧（−ＶＦ）からＮＰＮトランジスタ３０３のベース・エミッタ間飽和電圧ＶＢＥ２に達する迄の時間がＴｍｉｎとなる。つまり、Ｔｍｉｎ経過後にＮＰＮトランジスタ３０３，２０４がともにオンし、ＭＯＳＦＥＴ２をオフさせる。また、電圧ＶＰ２が負の場合は、コンデンサ３０１は充放電回路３００により、ダイオード３０２の順方向電圧（−ＶＦ）まで放電されることになる。
【００２４】
なお、充放電回路３００としては図３の回路が使用できるが、軽負荷ではＭＯＳＦＥＴ１のオン時間がＴｍｉｎより短くなるため、定電流回路４００ｂの電流値は４００ａよりも大きく設定する。ただし、コンデンサ３０１の放電時間は精度を必要としないため、抵抗などで置き換えても良い。さらに、制限する駆動周波数の値に精度が必要ない場合は、充放電回路３００は図１２の３００ａや、図１３の３００ｂのような構成にすることができる。
【図面の簡単な説明】
【００２５】
【図１】この発明の実施の形態を示す回路図
【図２】図１に示す制御部の具体例を示す回路図
【図３】図２に示す充放電回路の具体例を示す回路図
【図４】図２に示す充放電回路の別の具体例を示す回路図
【図５】図３，４に示す定電流回路の具体例を示す回路図
【図６】図３，４に示す定電流回路の別の具体例を示す回路図
【図７】図３，４に示す定電流回路のさらに別の具体例を示す回路図
【図８】図１の動作を説明する波形図
【図９】制御部の別の例を示す回路図
【図１０】図９における動作その１を説明する波形図
【図１１】図９における動作その２を説明する波形図
【図１２】図９の充放電回路の具体例を示す回路図
【図１３】図９の充放電回路の別の具体例を示す回路図
【図１４】第１の従来例を示す回路図
【図１５】第２の従来例を示す回路図
【符号の説明】
【００２６】
１，２…ＭＯＳＦＥＴ、３…直流電源、４，２０１，３０１…コンデンサ、５…インダ  クタ、６…トランス、７，８…整流ダイオード、９…平滑コンデンサ、１０…電圧検出  回路、１１…制御回路、１２，１２ａ…駆動回路、１００，１００ａ，１００ｂ…制御  部、１０１，１０５，１０６，２０３，５０３，５０６，５０７，６０１，６０３，６  ０５…抵抗、１０２，１０４，２０２，３０２，４０１，４０２，４０３，４０４，４  ０５，４０６，６０４…ダイオード、１０３…ＰＮＰトランジスタ、２００，２００ａ  ，２００ｂ，３００…充放電回路、２０４，３０３，５０４，５０５…ＮＰＮトランジ  スタ、４００ａ，４００ｂ，４００ｃ，４００ｄ…定電流回路、５０１…定電流ダイオ  ード、５０２…ＮチャネルＪＦＥＴ、６０２…ツェナーダイオード（Ｚｅｎｎｅｒ  ｄ  ｉｏｄｅ）。
【図１】
2008125217.tif 000003
【図２】
2008125217.tif 000004
【図３】
2008125217.tif 000005
【図４】
2008125217.tif 000006
【図５】
2008125217.tif 000007
【図６】
2008125217.tif 000008
【図７】
2008125217.tif 000009
【図８】
2008125217.tif 000010
【図９】
2008125217.tif 000011
【図１０】
2008125217.tif 000012
【図１１】
2008125217.tif 000013
【図１２】
2008125217.tif 000014
【図１３】
2008125217.tif 000015
【図１４】
2008125217.tif 000016
【図１５】
2008125217.tif 000017