(57)【要約】【課題】送信部でのパラレル−シリアル変換及び受信部でのシリアル−パラレル変換をそれぞれ行うことなく、１本の信号線で複数のデータを伝送することができる信号伝送装置を得る。【解決手段】送信部２で、各デジタル入力信号Ａｉ及びＢｉの振幅に所定の重み付けにしたがってそれぞれ電圧に変換し、該変換した電圧をすべて加算してそれぞれ異なる所定の電圧Ｖ１〜Ｖ４を生成して受信部３に伝送し、受信部３で送信部２からの信号に対して所定の基準電圧Ｖｔ１〜Ｖｔ３との電圧比較を行い、該比較結果からデジタル入力信号Ａｉと同じ出力信号Ａｏを、デジタル入力信号Ｂｉと同じ出力信号Ｂｏをそれぞれ生成して出力するようにした。【選択図】図１
2008125124.tif 000002
【特許請求の範囲】
【請求項１】
入力された複数のデジタル入力信号を、１つの信号線で送受信を行う信号伝送装置において、
入力された前記複数のデジタル入力信号の各振幅を、所定の重み付けにしたがってそれぞれ電圧に変換し、該変換した電圧をすべて加算して送信信号を生成し出力する送信部と、
該送信部からの送信信号を受信し、該受信した信号を複数の所定の電圧で比較し、該各比較結果から前記各デジタル入力信号を生成して出力する受信部と、
を備えることを特徴とする信号伝送装置。
【請求項２】
前記送信部は、前記各デジタル入力信号と同じ数の入力抵抗を有する、演算増幅器で形成された反転増幅回路で構成され、該演算増幅器の反転入力端に接続される前記各入力抵抗の抵抗値は、前記各デジタル入力信号の振幅の重み付けに対応するように設定されることを特徴とする請求項１記載の信号伝送装置。
【請求項３】
前記各入力抵抗をすべて並列に接続したときの合成抵抗値は、前記演算増幅器の帰還抵抗値と近似的に等しくなるようにした請求項２記載の信号伝送装置。
【請求項４】
前記各入力抵抗の抵抗値の重み付けは、２の倍数で行われることを特徴とする請求項２又は３記載の信号伝送装置。
【請求項５】
前記受信部は、
複数の所定の基準電圧をそれぞれ生成して出力する基準電圧発生回路と、
該各基準電圧と、受信した前記送信部からの信号とを比較し、該各比較結果を示すそれぞれの信号を出力する電圧比較回路と、
該電圧比較回路の各出力信号から所定の方法で前記各デジタル入力信号を合成する論理回路と、
を備え、
前記基準電圧発生回路は、前記各デジタル入力信号の数を２倍して１減算した数の前記基準電圧をそれぞれ生成して出力することを特徴とする請求項１、２、３又は４記載の信号伝送装置。
【請求項６】
前記受信部は、前記各デジタル入力信号の内、最も重み付けの大きいデジタル入力信号が所定の信号レベルである間、前記変換した電圧をすべて加算することを特徴とする請求項１記載の信号伝送装置。
【請求項７】
前記受信部は、
複数の所定の基準電圧をそれぞれ生成して出力する基準電圧発生回路と、
該各基準電圧と、受信した前記送信部からの信号とを比較し、該各比較結果を示すそれぞれの信号を出力する電圧比較回路と、
該電圧比較回路の各出力信号から所定の方法で前記各デジタル入力信号を合成する論理回路と、
を備えることを特徴とする請求項６記載の信号伝送装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のデジタル信号を多重化して、１本の信号線で送受信を行う信号伝送装置に関するものである。
【背景技術】
【０００２】
従来、複数の信号を送受信するには、信号ごとに信号線を設けていたため、信号の数に比例して信号線の本数が増え、送受信を行う機器間の配線が複雑になり、機器の大型化及びコストアップの原因になっていた。そこで、複数の信号を時系列に並べて、１本の信号でデータを送受信するシリアル通信が行われるようになった。シリアル通信の採用で信号線の本数は飛躍的に少なくなったが、シリアル通信は複数の信号をシリアルデータに変換して送るため、送信部ではパラレル−シリアル変換回路が、受信部ではシリアル−パラレル変換回路が必要となり、回路規模が増大し、装置の大型化とコストアップを伴っていた。
【０００３】
更に、複数の信号を時分割で送るため、伝送速度が遅くなるという問題があった。また、シリアル通信の場合においても、データ信号の他に、シフト信号として用いられるクロック信号と、時系列で送られてきたシリアル信号を元のパラレル信号に変換するためのラッチを行うロード信号が必要であり、最低３本の信号線が必要であった。このため、伝送する信号が数本といったように少ない場合は、前記シリアル通信を採用しても信号本数はあまり減らずに回路規模が大きくなり、メリットが得られない場合があった。そこで、１本の信号線に、データ信号、クロック信号、及びロード信号を重ね合わせて信号波形の波高を変化させることにより多重化して送信するようにしていた（例えば、特許文献１参照。）。
【特許文献１】特開平１１−３５５２５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、前記のようにした場合、信号線を１本にすることができたが、データ線に複数のデータを時系列でシリアルに送っているため、シリアルデータをパラレル信号に変換する時間が必要で高速データ転送が行うことができなかった。更に、このようにした場合においても、送信部でのパラレル−シリアル変換回路と、受信部でのシリアル−パラレル変換回路が必要であった。
【０００５】
本発明は、このような問題を解決するためになされたものであり、送信部でのパラレル−シリアル変換及び受信部でのシリアル−パラレル変換をそれぞれ行うことなく、１本の信号線で複数のデータを伝送することができる信号伝送装置を得ることを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係る信号伝送装置は、入力された複数のデジタル入力信号を、１つの信号線で送受信を行う信号伝送装置において、
入力された前記複数のデジタル入力信号の各振幅を、所定の重み付けにしたがってそれぞれ電圧に変換し、該変換した電圧をすべて加算して送信信号を生成し出力する送信部と、
該送信部からの送信信号を受信し、該受信した信号を複数の所定の電圧で比較し、該各比較結果から前記各デジタル入力信号を生成して出力する受信部と、
を備えるものである。
【０００７】
具体的には、前記送信部は、前記各デジタル入力信号と同じ数の入力抵抗を有する、演算増幅器で形成された反転増幅回路で構成され、該演算増幅器の反転入力端に接続される前記各入力抵抗の抵抗値は、前記各デジタル入力信号の振幅の重み付けに対応するように設定されるようにしてもよい。
【０００８】
この場合、前記各入力抵抗をすべて並列に接続したときの合成抵抗値は、前記演算増幅器の帰還抵抗値と近似的に等しくなるようにしてもよい。
【０００９】
一方、前記各入力抵抗の抵抗値の重み付けは、２の倍数で行われるようにしてもよい。
【００１０】
具体的には、前記受信部は、
複数の所定の基準電圧をそれぞれ生成して出力する基準電圧発生回路と、
該各基準電圧と、受信した前記送信部からの信号とを比較し、該各比較結果を示すそれぞれの信号を出力する電圧比較回路と、
該電圧比較回路の各出力信号から所定の方法で前記各デジタル入力信号を合成する論理回路と、
を備え、
前記基準電圧発生回路は、前記各デジタル入力信号の数を２倍して１減算した数の前記基準電圧をそれぞれ生成して出力するようにした。
【００１１】
また、前記受信部は、前記各デジタル入力信号の内、最も重み付けの大きいデジタル入力信号が所定の信号レベルである間、前記変換した電圧をすべて加算するようにした。
【００１２】
また、具体的には、前記受信部は、
複数の所定の基準電圧をそれぞれ生成して出力する基準電圧発生回路と、
該各基準電圧と、受信した前記送信部からの信号とを比較し、該各比較結果を示すそれぞれの信号を出力する電圧比較回路と、
該電圧比較回路の各出力信号から所定の方法で前記各デジタル入力信号を合成する論理回路と、
を備えるようにした。
【発明の効果】
【００１３】
本発明の信号伝送装置によれば、入力された複数のデジタル入力信号の振幅に対して、それぞれ所定の重み付けを行って電圧に変換し、該変換した各デジタル入力信号の電圧を加算して送信するようにしたことから、１本の信号線で複数のデジタル入力信号の情報を伝送することができ、配線のためのスペースやコストを低減することができる。更に、受信側ですべてのデジタル入力信号を同時に再生することができ、従来のようなシリアル−パラレル変換による時間的ロスをなくすことができ、高速な信号処理が行うことができる。
また、複数のデジタル入力信号の内、最も重み付けの大きいデジタル入力信号がハイレベル又はローレベルのどちらか一方の信号レベルのときだけ他のデジタル入力信号を送る場合は、送受信回路をきわめて簡単な回路で構成することができ、小型化とコストの低減を図ることができる。
【発明を実施するための最良の形態】
【００１４】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における信号伝送装置の例を示した回路図である。なお、図１では、説明を簡単にするために、２つのデジタル入力信号を多重化して伝送する場合を例にして説明する。
【００１５】
図１において、信号伝送装置１は、入力された２つのデジタル入力信号Ａｉ及びＢｉの各振幅を、所定の重み付けにしたがってそれぞれ電圧に変換し、該変換した各電圧を加算して送信信号Ｓｏを生成し出力する送信部２と、信号線５を介して該送信部２からの送信信号Ｓｏを受信し、該受信信号を各所定の基準電圧Ｖｔ１〜Ｖｔ３と比較し、該比較結果に応じてデジタル入力信号Ａｉ及びＢｉを生成して出力する受信部３とで構成されている。
【００１６】
送信部２は、演算増幅器ＡＭＰ１と抵抗Ｒ１〜Ｒ５で構成された反転増幅回路からなる。デジタル入力信号Ａｉは、入力抵抗をなす抵抗Ｒ１を介して演算増幅器ＡＭＰ１の反転入力端に入力され、デジタル入力信号Ｂｉは、入力抵抗をなす抵抗Ｒ２を介して演算増幅器ＡＭＰ１の反転入力端に入力されている。一方、電源電圧Ｖｄｄと接地電圧との間には、抵抗Ｒ４と抵抗Ｒ５が直列に接続され、抵抗Ｒ４と抵抗Ｒ５との接続部は、演算増幅器ＡＭＰ１の非反転入力端に接続され、演算増幅器ＡＭＰ１の非反転入力端に所定のバイアス電圧Ｖｓが入力されている。更に、演算増幅器ＡＭＰ１の出力端と反転入力端との間には帰還抵抗をなす抵抗Ｒ３が接続され、演算増幅器ＡＭＰ１の出力端は、送信部２の送信端子ＯＵＴに接続されている。送信端子ＯＵＴは、信号線５によって受信部３の受信端子ＩＮに接続されている。
【００１７】
次に、受信部３は、電圧比較器ＣＭＰ１〜ＣＭＰ３、ＮＡＮＤ回路Ｎ１〜Ｎ３、インバータＩＮＶ及び抵抗Ｒ６〜Ｒ９で構成されている。なお、抵抗Ｒ６〜Ｒ９は基準電圧発生回路を、電圧比較器ＣＭＰ１〜ＣＭＰ３は電圧比較回路を、ＮＡＮＤ回路Ｎ１〜Ｎ３及びインバータＩＮＶは論理回路をそれぞれなす。受信端子ＩＮに入力された信号は、電圧比較器ＣＭＰ１〜ＣＭＰ３の各反転入力端にそれぞれ入力される。電源電圧Ｖｄｄと接地電圧との間には、抵抗Ｒ６〜Ｒ９が直列に接続されており、抵抗Ｒ６と抵抗Ｒ７との接続部は電圧比較器ＣＭＰ１の非反転入力端に、抵抗Ｒ７と抵抗Ｒ８との接続部は電圧比較器ＣＭＰ２の非反転入力端に、抵抗Ｒ８と抵抗Ｒ９との接続部は電圧比較器ＣＭＰ３の非反転入力端にそれぞれ接続されている。
【００１８】
電圧比較器ＣＭＰ１の出力端はＮＡＮＤ回路Ｎ１の一方の入力端に接続され、電圧比較器ＣＭＰ２の出力端は、受信部３の一方の出力端をなすと共にインバータＩＮＶを介してＮＡＮＤ回路Ｎ１の他方の入力端に接続されている。更に、電圧比較器ＣＭＰ２の出力端は、ＮＡＮＤ回路Ｎ２の一方の入力端に接続され、ＮＡＮＤ回路Ｎ２の他方の入力端には電圧比較器ＣＭＰ３の出力端が接続されている。ＮＡＮＤ回路Ｎ１及びＮ２の各出力端は、ＮＡＮＤ回路Ｎ３の対応する入力端にそれぞれ接続され、ＮＡＮＤ回路Ｎ３の出力端が受信部３の他方の出力端をなす。
【００１９】
このような構成において、送信部２の送信端子ＯＵＴから出力される送信信号Ｓｏの電圧Ｖｏは、下記（１）式で示すことができる。
Ｖｏ＝Ｖｓ−Ｒ３×{(ＶＡｉ−Ｖｓ)／Ｒ１)＋(ＶＢｉ−Ｖｓ)／Ｒ１)}………………（１）
なお、（１）式において、Ｒ１は抵抗Ｒ１の抵抗値を、Ｒ３は抵抗Ｒ３の抵抗値をそれぞれ示し、ＶＡｉは、デジタル入力信号Ａｉのハイレベル又はローレベル時の電圧を、ＶＢｉは、デジタル入力信号Ｂｉのハイレベル又はローレベル時の電圧をそれぞれ示している。
【００２０】
ここで、電源電圧Ｖｄｄを６Ｖ、バイアス電圧Ｖｓを３Ｖ、抵抗Ｒ１の抵抗値を１５ｋΩ、抵抗Ｒ２の抵抗値を３０ｋΩ、抵抗Ｒ３の抵抗値を１０ｋΩとする。また、デジタル入力信号Ａｉ及びＢｉにおいて、ハイレベルの電圧をそれぞれ６Ｖ、ローレベルの電圧をそれぞれ０Ｖとすると、デジタル入力信号Ａｉ及びＢｉの各信号レベルの組み合わせにおける出力電圧Ｖｏは図２のようになる。バイアス電圧Ｖｓを電源電圧Ｖｄｄの１／２の電圧に設定し、抵抗Ｒ１と抵抗Ｒ２の抵抗比を１：２にし、抵抗Ｒ３の抵抗値を、抵抗Ｒ１と抵抗Ｒ２を並列に接続した場合の合成抵抗値と等しい値にした場合、図２で示すように、出力電圧Ｖｏは、デジタル入力信号Ａｉとデジタル入力信号Ｂｉの各電圧の組み合わせに対して、均等な電圧差が得られる。この関係は入力信号の数が増えても同様である。
【００２１】
すなわち、図２において、デジタル入力信号Ａｉ及びＢｉが共にハイレベルである状態Ｍ１の場合、出力電圧Ｖｏは所定値Ｖ１である０Ｖに、デジタル入力信号Ａｉがハイレベルでありデジタル入力信号Ｂｉがローレベルである状態Ｍ２の場合、出力電圧Ｖｏは所定値Ｖ２である２Ｖにそれぞれなる。また、デジタル入力信号Ａｉがローレベルでありデジタル入力信号Ｂｉがハイレベルである状態Ｍ３の場合、出力電圧Ｖｏは所定値Ｖ３である４Ｖに、デジタル入力信号Ａｉ及びＢｉが共にローレベルである状態Ｍ４の場合、出力電圧Ｖｏは所定値Ｖ４である６Ｖにそれぞれなる。
【００２２】
図３は、図１の各部の信号の波形例を示したタイミングチャートである。
図３において、デジタル入力信号Ａｉとデジタル入力信号Ｂｉが共にローレベルの区間ａでは出力電圧Ｖｏは６Ｖである。区間ｂでデジタル入力信号Ｂｉがハイレベルになると、出力電圧Ｖｏは４Ｖになり、区間ｃでデジタル入力信号Ａｉもハイレベルになると、出力電圧Ｖｏは０Ｖになる。次に、区間ｄでデジタル入力信号Ｂｉがローレベルになると、出力電圧Ｖｏは２Ｖになる。区間ｅ以下も同様であり、デジタル入力信号Ａｉとデジタル入力信号Ｂｉの信号レベルが変化するごとに、出力電圧Ｖｏの電圧値が変化し、しかもデジタル入力信号Ａｉとデジタル入力信号Ｂｉにおけるすべての信号レベルの組み合わせに対して、出力電圧Ｖｏは異なる電圧値を出力するようになっていることが分かる。
【００２３】
次に、受信部３において、基準電圧Ｖｔ１が１Ｖに、基準電圧Ｖｔ２が３Ｖに、基準電圧Ｖｔ３が５Ｖにそれぞれなるように、抵抗Ｒ６〜Ｒ９の各抵抗値が設定されている。すなわち、基準電圧Ｖｔ１は図２における状態Ｍ１と状態Ｍ２における各出力電圧Ｖｏの値の中間値に、基準電圧Ｖｔ２は図２における状態Ｍ２と状態Ｍ３における各出力電圧Ｖｏの値の中間値に、基準電圧Ｖｔ３は図２における状態Ｍ３と状態Ｍ４における各出力電圧Ｖｏの値の中間値にそれぞれなるように設定されている。
【００２４】
図３から分かるように、電圧比較器ＣＭＰ２の出力端からはデジタル入力信号Ａｉと同じ信号が出力信号Ａｏとして出力され、該出力信号Ａｏがハイレベルのときは、電圧比較器ＣＭＰ３の出力端からデジタル入力信号Ｂｉと同じ信号が出力され該信号がＮＡＮＤ回路Ｎ２から出力される。また、出力信号Ａｏがローレベルのときは、電圧比較器ＣＭＰ１の出力端からデジタル入力信号Ｂｉと同じ信号が出力され該信号がＮＡＮＤ回路Ｎ１から出力され、ＮＡＮＤ回路Ｎ１及びＮ２の各出力信号がＮＡＮＤ回路Ｎ３で合成されてデジタル入力信号Ｂｉと同じ信号が出力信号Ｂｏとして出力される。
【００２５】
このように、本第１の実施の形態における信号伝送装置は、送信部２で、各デジタル入力信号Ａｉ及びＢｉの振幅を所定の重み付けにしたがってそれぞれ電圧に変換し、該変換した電圧をすべて加算してそれぞれ異なる所定の電圧Ｖ１〜Ｖ４を生成して受信部３に伝送し、受信部３で送信部２からの信号に対して所定の基準電圧Ｖｔ１〜Ｖｔ３との電圧比較を行い、該比較結果からデジタル入力信号Ａｉと同じ出力信号Ａｏを、デジタル入力信号Ｂｉと同じ出力信号Ｂｏをそれぞれ生成して出力するようにした。このことから、すべてのデジタル入力信号を同時に再生することができ、従来のようなシリアル−パラレル変換による時間的ロスをなくすことができ、高速な信号処理を行うことができる。
【００２６】
なお、前記第１の実施の形態では、デジタル入力信号が２つの場合を例にして説明したが、これは一例であり、本発明はこれに限定するものではなく、複数のデジタル入力信号に対して適用するものである。また、前記第１の実施の形態では、各抵抗値の重み付けを２の倍数で行う場合を例にして説明したが、これは一例であり、本発明はこれに限定するものではない。
【００２７】
第２の実施の形態．
ある特定の回路に信号を送る際、該特定の回路をイネーブル(enable)にする信号がある場合は、該イネーブル信号がアクティブになったときだけ、他の制御信号を多重化させて伝送するようにすれば、簡単な回路で信号の多重化が行える。すなわち、前記第１の実施の形態において、送信部２は、デジタル入力信号Ａｉがローレベル又はハイレベルのときだけ、デジタル入力信号Ａｉ及びＢｉを多重化させて受信部３に伝送するようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
【００２８】
図４は、本発明の第２の実施の形態における信号伝送装置の例を示した回路図である。なお、図４では、図１と同じもの又は同様のものは同じ符号で示しており、図４においても説明を簡単にするために、２つのデジタル入力信号を多重化して伝送する場合を例にして説明する。
【００２９】
図４において、信号伝送装置１ａは、入力された２つのデジタル入力信号Ａｉ及びＢｉの内、最も重み付けの大きい例えばデジタル入力信号Ａｉがローレベルのときにおけるデジタル入力信号Ｂｉの各振幅を、所定の重み付けにしたがってそれぞれ電圧に変換し、該変換したデジタル入力信号Ａｉのローレベルの電圧に該変換したデジタル入力信号Ｂｉの電圧を加算して送信信号ＳｏＡを生成し出力する信号送信部２ａと、信号線５を介して該送信部２ａからの送信信号ＳｏＡを受信し、該受信信号を各所定の基準電圧Ｖｔ４及びＶｔ５と比較し、該比較結果に応じてデジタル入力信号Ａｉ及びＢｉを生成して出力する受信部３ａとで構成されている。
【００３０】
送信部２ａは、スイッチ回路をそれぞれなすＮＭＯＳトランジスタＭ１，Ｍ２と、負荷抵抗をそれぞれなす抵抗Ｒ１１，Ｒ１２とで構成されている。デジタル入力信号Ａｉは、ＮＭＯＳトランジスタＭ１のゲートに入力され、デジタル入力信号Ｂｉは、ＮＭＯＳトランジスタＭ２のゲートに入力されている。一方、電源電圧Ｖｄｄと接地電圧との間には、抵抗Ｒ１１とＮＭＯＳトランジスタＭ１が直列に接続され、抵抗Ｒ１２とＮＭＯＳトランジスタＭ２の直列回路がＮＭＯＳトランジスタＭ１に並列に接続されている。ＮＭＯＳトランジスタＭ１及び抵抗Ｒ１１，Ｒ１２の接続部は、送信部２ａの送信端子ＯＵＴａに接続されている。送信端子ＯＵＴａは、信号線５によって受信部３ａの受信端子ＩＮａに接続されている。
【００３１】
次に、受信部３ａは、電圧比較器ＣＭＰ１１，ＣＭＰ１２及び抵抗Ｒ１３〜Ｒ１５で構成されている。なお、抵抗Ｒ１３〜Ｒ１５は基準電圧発生回路を、電圧比較器ＣＭＰ１１，ＣＭＰ１２は電圧比較回路をそれぞれなし、電圧比較器ＣＭＰ１１及びＣＭＰ１２の各出力端にそれぞれ接続された各配線が擬似的に論理回路を構成するものとする。受信端子ＩＮａに入力された信号は、電圧比較器ＣＭＰ１１及びＣＭＰ１２の各反転入力端にそれぞれ入力される。電源電圧Ｖｄｄと接地電圧との間には、抵抗Ｒ１３〜Ｒ１５が直列に接続されており、抵抗Ｒ１３と抵抗Ｒ１４との接続部は電圧比較器ＣＭＰ１１の非反転入力端に、抵抗Ｒ１４と抵抗Ｒ１５との接続部は電圧比較器ＣＭＰ１２の非反転入力端にそれぞれ接続されている。電圧比較器ＣＭＰ１１の出力端は、受信部３ａの一方の出力端をなすと共に電圧比較器ＣＭＰ１２の出力端が受信部３ａの他方の出力端をなす。
【００３２】
このような構成において、電源電圧Ｖｄｄを４Ｖにし、抵抗Ｒ１１と抵抗Ｒ１２の抵抗値を同じにした場合におけるデジタル入力信号Ａｉ及びＢｉの各信号レベルの組み合わせにおける出力電圧ＶｏＡは図５のようになる。図５から分かるように、抵抗Ｒ１１と抵抗Ｒ１２の抵抗値を同じにすることで、２つのデジタル入力信号Ａｉ及びＢｉの振幅変化を均等に割り振ることができる。
【００３３】
すなわち、図５において、デジタル入力信号Ａｉ及びＢｉが共にローレベルである状態Ｍ４ａの場合、出力電圧ＶｏＡは所定値Ｖ３ａである４Ｖに、デジタル入力信号Ａｉがローレベルでありデジタル入力信号Ｂｉがハイレベルである状態Ｍ３ａの場合、出力電圧ＶｏＡは所定値Ｖ２ａである２Ｖにそれぞれなる。また、デジタル入力信号Ａｉがハイレベルでありデジタル入力信号Ｂｉがローレベルである状態Ｍ２ａ、及びデジタル入力信号Ａｉ及びＢｉが共にハイレベルである状態Ｍ１ａの場合、出力電圧ＶｏＡは所定値Ｖ１ａである０Ｖにそれぞれなる。
【００３４】
図６は、図４の各部の信号の波形例を示したタイミングチャートであり、図６を用いて図４の各部の動作をもう少し詳細に説明する。
デジタル入力信号Ａｉがハイレベル(４Ｖ)の場合は、スイッチング素子であるＮＭＯＳトランジスタＭ１はオンし、デジタル入力信号Ｂｉの信号レベルに関係なく、送信端子ＯＵＴａからは０Ｖの送信信号ＳｏＡを出力する。デジタル入力信号Ａｉがローレベル（０Ｖ）になると、送信端子ＯＵＴａからはデジタル入力信号Ｂｉの信号レベルに応じた２Ｖ又は４Ｖのいずれか一方の値の送信信号ＳｏＡを出力する。すなわち、デジタル入力信号Ａｉがローレベルの場合、デジタル入力信号Ｂｉがローレベル(０Ｖ)のときは送信信号ＳｏＡが４Ｖに、デジタル入力信号Ｂｉがハイレベル(４Ｖ)のときは送信信号ＳｏＡが２Ｖにそれぞれなる。
【００３５】
一方、受信部３ａにおいて、基準電圧Ｖｔ４が１Ｖに、基準電圧Ｖｔ５が３Ｖにそれぞれなるように、抵抗Ｒ１３〜Ｒ１５の各抵抗値が設定されている。すなわち、基準電圧Ｖｔ４は所定値Ｖ１ａと所定値Ｖ２ａとの中間値に、基準電圧Ｖｔ５は所定値Ｖ２ａと所定値Ｖ３ａとの中間値にそれぞれなるように設定されている。図６から分かるように、電圧比較器ＣＭＰ１１は、出力電圧ＶｏＡと基準電圧Ｖｔ５との比較結果に応じた信号レベルの信号Ｂｏを出力し、該出力信号Ｂｏがデジタル入力信号Ｂｉと同じ信号になる。また、電圧比較器ＣＭＰ１２は、出力電圧ＶｏＡと基準電圧Ｖｔ４との比較結果に応じた信号レベルの信号Ａｏを出力し、該出力信号Ａｏがデジタル入力信号Ａｉと同じ信号になる。
【００３６】
なお、デジタル入力信号Ａｉがハイレベルの場合に、デジタル入力信号Ｂｉを多重化させる場合は、図４において、インバータでデジタル入力信号Ａｉの信号レベルを反転させてＮＭＯＳトランジスタＭ１のゲートに入力するようにするか、又はＮＭＯＳトランジスタＭ１及びＭ２をＰＭＯＳトランジスタに置き換えるようにすることで簡単に対応することができる。このように、多重化させる信号が２つの場合はきわめて簡単な回路で信号を伝送することができる。
【００３７】
図４〜図６の説明では入力信号が２つの場合を例にして説明したが、入力信号が３つの場合、図４は図７のようになる。なお、図７では、図４と同じもの又は同様のものは同じ符号で示しており、ここではその説明を省略すると共に図４との相違点のみ説明する。
図７における図４との相違点は、図４の送信部２ａにスイッチング素子であるＮＭＯＳトランジスタＭ３及び抵抗Ｒ２１を追加し、図４の受信部３ａにおいて抵抗Ｒ１３〜Ｒ１５の代わりに抵抗Ｒ２２〜Ｒ２６を設けると共に、電圧比較器ＣＭＰ１３，ＣＭＰ１４及び論理回路１１を追加したことにある。
【００３８】
図７において、信号伝送装置１ｂは、入力された３つのデジタル入力信号Ａｉ、Ｂｉ及びＣｉの内、最も重み付けの大きい例えばデジタル入力信号Ａｉがローレベルのときにおけるデジタル入力信号Ｂｉ及びＣｉの各振幅を、所定の重み付けにしたがってそれぞれ電圧に変換し、該変換したデジタル入力信号Ａｉのローレベルの電圧にデジタル入力信号Ｂｉ及びＣｉの各電圧を加算して送信信号ＳｏＢを生成し出力する信号送信部２ｂと、信号線５を介して該送信部２ｂからの送信信号ＳｏＢを受信し、該受信信号を各所定の基準電圧Ｖｔ６〜及びＶｔ９と比較し、該比較結果に応じてデジタル入力信号Ａｉ、Ｂｉ及びＣｉを生成し出力する受信部３ｂとで構成されている。
【００３９】
送信部２ｂは、スイッチ回路をそれぞれなすＮＭＯＳトランジスタＭ１〜Ｍ３と、負荷抵抗をそれぞれなす抵抗Ｒ１１，Ｒ１２，Ｒ２１とで構成されている。デジタル入力信号Ｃｉは、ＮＭＯＳトランジスタＭ３のゲートに入力され、抵抗Ｒ１２とＮＭＯＳトランジスタＭ２の直列回路に並列に抵抗Ｒ２１とＮＭＯＳトランジスタＭ３の直列回路が接続されている。ＮＭＯＳトランジスタＭ１及び抵抗Ｒ１１，Ｒ１２，Ｒ２１の接続部は、送信部２ｂの送信端子ＯＵＴｂに接続されている。送信端子ＯＵＴｂは、信号線５によって受信部３ｂの受信端子ＩＮｂに接続されている。
【００４０】
次に、受信部３ｂは、電圧比較器ＣＭＰ１１〜ＣＭＰ１４、抵抗Ｒ２２〜Ｒ２６及び論理回路１１で構成されている。なお、抵抗Ｒ２２〜Ｒ２６は基準電圧発生回路を、電圧比較器ＣＭＰ１１〜ＣＭＰ１４は電圧比較回路をそれぞれなす。受信端子ＩＮｂに入力された信号は、電圧比較器ＣＭＰ１１〜ＣＭＰ１４の各反転入力端にそれぞれ入力される。電源電圧Ｖｄｄと接地電圧との間には、抵抗Ｒ２２〜Ｒ２６が直列に接続されており、抵抗Ｒ２２と抵抗Ｒ２３との接続部は電圧比較器ＣＭＰ１１の非反転入力端に、抵抗Ｒ２３と抵抗Ｒ２４との接続部は電圧比較器ＣＭＰ１２の非反転入力端にそれぞれ接続されている。
【００４１】
更に、抵抗Ｒ２４と抵抗Ｒ２５との接続部は電圧比較器ＣＭＰ１３の非反転入力端に、抵抗Ｒ２５と抵抗Ｒ２６との接続部は電圧比較器ＣＭＰ１４の非反転入力端にそれぞれ接続されている。電圧比較器ＣＭＰ１１〜ＣＭＰ１４の各出力端は、論理回路１１に接続され、論理回路１１は、４つの電圧比較器ＣＭＰ１１〜ＣＭＰ１４の各出力信号からデジタル入力信号Ａｉ，Ｂｉ，Ｃｉをそれぞれ生成し、受信部３ｂの対応する各出力端から出力信号Ａｏ，Ｂｏ，Ｃｏとしてそれぞれ出力する。
【００４２】
このような構成において、電源電圧Ｖｄｄを４Ｖ、抵抗Ｒ１１を１０ｋΩ、抵抗Ｒ１２を１５ｋΩ、抵抗Ｒ２１を３０ｋΩにした場合、デジタル入力信号Ａｉ，Ｂｉ，Ｃｉの各信号レベルの組み合わせに対する出力電圧Ｖｏｂは図８のようになる。図８から分かるように、抵抗Ｒ１２と抵抗Ｒ２１との抵抗比を１：２にし、抵抗Ｒ１２抵抗Ｒ２１を並列に接続し該合成抵抗値を、抵抗Ｒ１１の抵抗値とほぼ等しくなるようにすると、送信端子ＯＵＴｂから出力される出力電圧ＶｏＢの電圧変化を比較的大きくすることができる。
【００４３】
一方、各基準電圧Ｖｔ６〜Ｖｔ９は、図８に示す出力電圧ＶｏＢの中間電圧に設定すればよく、例えば、図８のような場合、基準電圧Ｖｔ６が１Ｖ、基準電圧Ｖｔ７が２.２Ｖ、基準電圧Ｖｔ８が２.７Ｖ、基準電圧Ｖｔ９が３.５Ｖになるように抵抗Ｒ２２〜Ｒ２６の各抵抗値を設定する。論理回路１１は、４つの電圧比較器ＣＭＰ１１〜ＣＭＰ１４の各出力信号からデジタル入力信号Ａｉ，Ｂｉ，Ｃｉをそれぞれ生成して、出力信号Ａｏ，Ｂｏ，Ｃｏとしてそれぞれ出力する。
【００４４】
このように、本第２の実施の形態における信号伝送装置は、送信部２ａで、所定の１つの入力信号がローレベル又はハイレベルのときだけ、各デジタル入力信号の振幅に所定の重み付けにしたがってそれぞれ電圧に変換し、該変換した電圧をすべて加算してそれぞれ異なる所定の電圧を生成して受信部に伝送し、受信部で送信部からの信号に対して各所定の基準電圧との電圧比較を行い、該比較結果から各デジタル入力信号と同じ出力信号をそれぞれ生成して出力するようにした。このことから、前記第１の実施の形態と同様の効果を得ることができると共に、ある特定の回路をイネーブルにするイネーブル信号がアクティブになったときだけ、他の制御信号を多重化させて伝送する場合は、回路の簡素化を図ることができる。
【図面の簡単な説明】
【００４５】
【図１】本発明の第１の実施の形態における信号伝送装置の例を示した回路図である。
【図２】図１におけるデジタル入力信号Ａｉ及びＢｉの各信号レベルの組み合わせにおける出力電圧Ｖｏの電圧値の例を示した図である。
【図３】図１の各部の信号の波形例を示したタイミングチャートである。
【図４】本発明の第２の実施の形態における信号伝送装置の例を示した回路図である。
【図５】図４におけるデジタル入力信号Ａｉ及びＢｉの各信号レベルの組み合わせにおける出力電圧ＶｏＡの電圧値の例を示した図である。
【図６】図４の各部の信号の波形例を示したタイミングチャートである。
【図７】本発明の第２の実施の形態における信号伝送装置の他の例を示した回路図である。
【図８】図４におけるデジタル入力信号Ａｉ、Ｂｉ及びＣｉの各信号レベルの組み合わせにおける出力電圧ＶｏＢの電圧値の例を示した図である。
【符号の説明】
【００４６】
１，１ａ，１ｂ  信号伝送装置
２，２ａ，２ｂ  送信部
３，３ａ，３ｂ  受信部
５  信号線
１１  倫理回路
ＡＭＰ１  演算増幅器
Ｒ１〜Ｒ９，Ｒ１１〜Ｒ１５，Ｒ２１〜Ｒ２６  抵抗
ＣＭＰ１〜ＣＭＰ３，ＣＭＰ１１〜ＣＭＰ１４  電圧比較器
Ｍ１〜Ｍ３  ＮＭＯＳトランジスタ
Ｎ１〜Ｎ３  ＮＡＮＤ回路
ＩＮＶ  インバータ
【図１】
2008125124.tif 000003
【図２】
2008125124.tif 000004
【図３】
2008125124.tif 000005
【図４】
2008125124.tif 000006
【図５】
2008125124.tif 000007
【図６】
2008125124.tif 000008
【図７】
2008125124.tif 000009
【図８】
2008125124.tif 000010