(57)【要約】【課題】周波数の変化範囲を狭くするスイッチング素子が１個である高力率特性のスイッチング電源回路を提供する。【解決手段】１次側整流素子Ｄｉと１次側平滑コンデンサＣｉとの間に介在して１次巻線Ｎ１に生じるパルス電圧に応じた電圧を１次側平滑コンデンサＣｉに帰還して力率を改善する。また、１次巻線Ｎ１に生じるインダクタＬ１とともに１次側電圧共振回路を形成する１次側電圧共振コンデンサＣ１と、２次巻線Ｎ２に生じるインダクタＬ２とともに２次側電圧共振回路を形成する２次側電圧共振コンデンサとＣ２とを備え、２次側電圧共振回路の共振周波数を１次側電圧共振回路の共振周波数の略２／３以下とし、スイッチング素子Ｑ１の時比率を１以上として、スイッチング素子Ｑ１の周波数の変化範囲を狭くする。【選択図】図１
2008125192.tif 000002
【特許請求の範囲】
【請求項１】
交流の電力源から所定電圧の出力直流電圧を得るスイッチング電源回路であって、
前記交流電力を１次側直流電力に変換するための１次側整流回路および１次側平滑コンデンサと、
前記１次側整流回路と前記１次側平滑コンデンサとの間に介在して力率を改善する力率改善回路と、
前記１次側平滑コンデンサからの直流電力が一方の巻端に供給される１次巻線と前記１次巻線に対して磁気的に疎結合とされる２次巻線とを有するコンバータトランスと、
前記１次巻線の他方の巻端に接続されるスイッチング素子と、
前記スイッチング素子をオンまたはオフとする発振・ドライブ回路と、
前記１次巻線に生じるインダクタとともに１次側電圧共振回路を形成するように前記スイッチング素子に並列接続される１次側電圧共振コンデンサと、
前記２次巻線に発生する交流電力を直流電力に変換して前記出力直流電圧を得るようにする２次側整流回路と、
前記出力直流電圧の値を所定の値とするような制御信号を前記発振・ドライブ回路に供給する制御回路と、
前記２次巻線に生じるインダクタとともに２次側電圧共振回路を形成する２次側電圧共振コンデンサとを備え、
前記２次側電圧共振回路の共振周波数を前記１次側電圧共振回路の共振周波数の略２／３以下とし、
前記スイッチング素子がオンとなる時間と前記スイッチング素子がオフとなる時間との比率である時比率を１以上とし、
前記力率改善回路は、前記１次巻線に生じるパルス電圧に応じた電圧を前記１次側平滑コンデンサに帰還することを特徴とするスイッチング電源回路。
【請求項２】
前記力率改善回路は、
前記１次巻線と磁気的結合を有する３次巻線と、
前記３次巻線に一方の端子に接続される力率改善用インダクタと、
前記力率改善用インダクタの他方の端子に一方の極性端が接続される力率改善用高速ダイオードと、
前記力率改善用高速ダイオードの他方の極性端と前記３次巻線の他方の巻端に接続されるフィルタコンデンサと、を具備してなる請求項１に記載のスイッチング電源回路。
【請求項３】
前記力率改善回路は、
前記１次巻線と前記１次側平滑コンデンサとの間に介在する力率改善用２次巻線および前記力率改善用２次巻線と磁気結合する力率改善用１次巻線を有する力率改善用トランスと、
前記力率改善用１次巻線の一方の巻端に接続される力率改善用高速ダイオードと、
前記力率改善用高速ダイオードと前記力率改善用１次巻線の他方の巻端との間に接続されるフィルタコンデンサと、を具備してなる請求項１に記載のスイッチング電源回路。
【請求項４】
前記力率改善回路は、
前記１次巻線と前記１次側平滑コンデンサとの間に介在する力率改善用インダクタと、
前記力率改善用インダクタの一方の巻端に接続される力率改善用高速ダイオードと、
前記力率改善用高速ダイオードと力率改善用インダクタの他方の巻端との間に接続されるフィルタコンデンサと、を具備してなる請求項１に記載のスイッチング電源回路。
【請求項５】
前記２次側整流回路は、
両波整流回路として形成されることを特徴とする請求項１に記載のスイッチング電源回路。
【請求項６】
前記２次側整流回路は、
全波整流回路として形成されることを特徴とする請求項１に記載のスイッチング電源回路。
【請求項７】
前記２次側整流回路は、
半波整流回路として形成されることを特徴とする請求項１に記載のスイッチング電源回路。
【請求項８】
前記２次側電圧共振回路は、
前記２次側電圧共振コンデンサに直列接続される２次側インダクタを有して形成されることを特徴とする請求項１に記載のスイッチング電源回路。
【請求項９】
前記時比率は、前記出力直流電圧が供給される負荷の消費する電力が所定の最大電力であるときに、２以上とされることを特徴とする請求項１に記載のスイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種電子機器の電源として備えられるスイッチング電源回路に関する。
【背景技術】
【０００２】
近年、商用電源を整流して所望の直流電圧を得る電源回路としては、大部分がスイッチング方式の電源回路とされている。スイッチング電源回路はスイッチング周波数を高くすることによりトランスその他のデバイスを小型にすると共に、大電力のＤＣ−ＤＣコンバータとして各種の電子機器の電源として使用されている。
【０００３】
ＤＣ−ＤＣコンバータの方式としては、種々の方式、例えば、スイッチング素子を２個とするハーフブリッジ方式、スイッチング素子を４個とするフルブリッジ方式、スイッチング素子を２個とするプッシュプル方式のＤＣ−ＤＣコンバータが用いられ、さらには、スイッチング素子を１個とする方式も用いられている。
【０００４】
スイッチング素子を１個とする方式のスイッチング電源回路の回路例としては、例えば、１次側に電圧共振形コンバータを備え、２次側に並列共振回路を備えた複合共振コンバータが知られている（特許文献１を参照）。図１０に示す回路は、このような複合共振コンバータの一例である。１個のスイッチング素子Ｑ１を用い、１次巻線Ｎ１に生じるインダクタと１次側電圧共振コンデンサＣ１とからなる１次側電圧共振回路を備え、この場合には２次側は、ブリッジ接続された２次側整流素子Ｄｏに２次側平滑コンデンサＣｏが接続されて形成される全波整流回路と、２次巻線Ｎ２に生じるインダクタと２次側電圧共振コンデンサＣ２とからなる２次側電圧共振回路とを備えた電圧共振モードシングルエンデッド多重共振形コンバータとしての回路例である。ここで、スイッチング素子Ｑ１はＮＰＮトランジスタとされダイオードＤＤ１がベースとエミッタとの間に接続されている。
【０００５】
コンバータトランスＰＩＴは、図１１に示すごとく、一般的には磁路の断面が角形をしたＥ字型フェライトコアまたは磁路の断面が円形をしたＥＥＲ型のフェライトコアＣＲ１およびＥ字型フェライトコアまたはＥＥＲ型フェライトコアＣＲ２に１次巻線と２次巻線と３次巻線Ｎ３とを巻回して形成され、ＥＥＲ型フェライトコアＣＲ１およびＥＥＲ型フェライトコアＣＲ２の中央磁脚には１ｍｍ（ミリ・メータ）程度のギャップが設けられている。１次巻線Ｎ１および３次巻線Ｎ３と２次巻線Ｎ２とは磁気的に疎結合とされ、結合係数は、０．８程度である。２次巻線Ｎ２の巻数は２次巻線から得られる交流電圧に対して、例えば、３Ｖ／Ｔ（ボルト／ターン）程度に設定されている。このように１次巻線Ｎ１と２次巻線Ｎ２とを疎結合とすることによって、各々の巻線から発生した磁束の一部が他方の巻線とは鎖交しなくなり、この結果、１次巻線Ｎ１はインダクタＬ１として機能し、２次巻線Ｎ２はインダクタＬ２として機能するようになる。２次側電圧共振コンデンサＣ２と２次巻線Ｎ２に生じるインダクタＬ２とで２次側並列共振回路が形成されている。一方、１次側電圧共振コンデンサＣ１と１次巻線Ｎ１に生じるインダクタＬ１とで１次側並列共振回路が形成されている。１次側並列共振回路の共振周波数を共振周波数ｆｏ１、２次側並列共振回路の共振周波数を共振周波数ｆｏ２であるとすると、共振周波数ｆｏ２＝０．８２×共振周波数ｆｏ１の関係が成立するように設定されている。
【０００６】
より、具体的には、コンバータトランスＰＩＴは、ＥＥＲ−３５（コア材名称）を用い、ギャップＧは１ｍｍ（ミリ・メータ）、結合係数ｋの値は０．８１、１次巻線Ｎ１の巻数は４５Ｔ（ターン）、３次巻線Ｎ３の巻数は８Ｔ（ターン）、２次巻線Ｎ２の巻数は４５Ｔである。また、１次側電圧共振コンデンサＣ１のキャパシタンスの値は６８００ｐＦ（ピコ・ファラッド）、２次側電圧共振コンデンサＣ２のキャパシタンスの値は０．０１μＦ（マイクロ・ファラッド）である。このときの共振周波数ｆｏ１の値は１０５ｋＨｚ（キロ・ヘルツ）、共振周波数ｆｏ２の値は８７ｋＨｚである。また、出力直流電圧Ｅｏ（図１０を参照）の値は１３５Ｖ（ボルト）、負荷に供給される負荷電力の範囲は負荷電力２００Ｗ（ワット）から負荷電力０Ｗの範囲である。
【０００７】
図１０に示す回路について簡単に説明する。入力交流電圧ＶＡＣは商用交流電源から供給される電圧を示し、この入力交流電圧ＶＡＣは１次側整流素子Ｄｉで整流され、１次側整流素子Ｄｉで整流された脈流電圧はダイオードＤ１を介して１次側整流素子Ｄｉと接続される１次側平滑コンデンサＣｉで平滑される。ここで、ダイオードＤ１は１次側整流素子Ｄｉからの脈流電流を１次側整流素子Ｄｉから１次側平滑コンデンサＣｉにバイパスして流すために設けられるものである。
【０００８】
力率改善用高速ダイオードＤｒおよび力率改善用インダクタＬｏは力率改善の機能を生じさせるための素子であり、フィルタコンデンサＣＮは共振電流を流して、商用交流電源に高周波電流が流れるのを阻止するためのものである。コンバータトランスＰＩＴの３次巻線Ｎ３は、１次側に生じる共振パルスを力率改善用高速ダイオードＤｒおよび力率改善用インダクタＬｏに帰還するために設けられるものである。ここで、力率改善用インダクタＬｏのインダクタンス値は２２μＨ（マイクロ・ヘンリ）、フィルタコンデンサＣＮの値は１μＦである。
【０００９】
このようにして構成された力率改善回路によって、商用交流電源に流れる入力交流電流ＩＡＣの流通角が拡大されて力率が改善される。スイッチング素子Ｑ１に接続される制御回路・発振・ドライブ回路ＰＦＭはスイッチング素子Ｑ１を制御するための回路であり、スイッチング素子Ｑ１をパルス周波数変調する。そして、制御回路・発振・ドライブ回路ＰＦＭの入力側が２次側平滑コンデンサＣｏに接続されることによって出力直流電圧Ｅｏの値を１３５Ｖとする定電圧特性が得られる。
【００１０】
また、この３次巻線Ｎ３を用いた電圧帰還方式の力率改善回路は、３次巻線Ｎ３に誘起する共振パルス電圧によって、力率改善用高速ダイオードＤｒのカソード電圧が力率改善用高速ダイオードＤｒのアノード電圧よりも低いときに電流Ｉ２をフィルタコンデンサＣＮ、力率改善用高速ダイオードＤｒ、３次巻線Ｎ３の順に流し、ダイオードＤ１には入力交流電圧のピークでのみ電流Ｉ１が流れる。そして、負荷電力が２００Ｗのときは、力率ＰＦの値は０．８１であるが、負荷電力の減少とにともない力率ＰＦの値は減少して、力率ＰＦの値が０．７５以上の領域は負荷電力が２００Ｗから５０Ｗの範囲である。
【００１１】
図１２は、このスイッチング電源回路の特性を表すものであり、縦軸は電力変換効率ηＡＣ→ＤＣ、力率ＰＦ、１次側平滑コンデンサの電圧Ｅｉ（図１０を参照）の各々を示すものであり、横軸は負荷に供給される電力である。このときの入力交流電圧ＶＡＣ（図１０を参照）の実効電圧値は９０Ｖから１４０の範囲（所謂、１００Ｖ系）の代表電圧として１００Ｖとした。このとき、パルス周波数変調における周波数の範囲は、負荷電力が２００Ｗから無負荷の範囲において９６ｋＨｚ（キロ・ヘルッ）から２０４ｋＨｚの範囲であり、汎用制御用のＩＣを用いて制御回路・発振・ドライブ回路ＰＦＭを構成する場合には、２００Ｗ以上では汎用制御用のＩＣによって可能な周波数の可変範囲を超えるので制御ができない。
【００１２】
図１２に示す実線のグラフは、図１０に示す回路の特性であり、図１２に示す破線のグラフは図１０に示す回路から力率改善回路を削除した回路の特性である。ここで、図１０に示す回路から力率改善回路を削除した回路とは、フィルタコンデンサＣＮ、力率改善用高速ダイオードＤｒ、力率改善用インダクタＬｏ、３次巻線Ｎ３の各々を削除して、ダイオードＤ１に替えて配線によって１次側整流素子Ｄｉと１次側平滑コンデンサＣｉとを接続する回路をいうものである。
【００１３】
図１３は、このスイッチング電源回路のまた別の観点から見た特性を表すものであり、縦軸は電力変換効率ηＡＣ→ＤＣ、力率ＰＦ、電圧Ｅｉの各々を示すものであり、横軸は入力交流電圧ＶＡＣの実効電圧値である。このときの負荷に供給される電力は２００Ｗの一定とした。図１２に示す実線のグラフは、図１０に示す回路の特性であり、図１２に示す破線のグラフは図１０に示す回路から力率改善回路を削除した回路の特性である。ここで、図１０に示す回路から力率改善回路を削除した回路とは、フィルタコンデンサＣＮ、力率改善用高速ダイオードＤｒ、力率改善用インダクタＬｏ、３次巻線Ｎ３の各々を削除して、ダイオードＤ１に替えて配線によって１次側整流素子Ｄｉと１次側平滑コンデンサＣｉとを接続する回路をいうものである。
【００１４】
図１４は図面代用写真であり、このスイッチング電源回路の要部の波形をオシロスコープで測定した写真を示すものである。図１４の上から下に向かい、入力交流電圧ＶＡＣ（図１０を参照）、入力交流電流ＩＡＣ（図１０を参照）、電圧Ｖ１（図１０を参照）、電流Ｉ１（図１０を参照）、電圧Ｖ２（図１０を参照）、電流Ｉ２（図１０を参照）、電圧Ｅｉ（図１０を参照）の変動分であるリップル電圧ΔＥｉ、出力直流電圧Ｅｏ（図１０を参照）の変動分であるリップル電圧ΔＥｏの各々を入力交流電圧ＶＡＣの周期で示すものである。このときの負荷電力は比較的に大きなものとした場合の波形である。
【００１５】
図１５も同様に図面代用写真であり、このスイッチング電源回路の要部の波形をオシロスコープで測定した写真を示すものである。図１５の上から下に向かい、入力交流電圧ＶＡＣ、入力交流電流ＩＡＣ、電圧Ｖ１、電流Ｉ１、電圧Ｖ２、電流Ｉ２、電圧Ｅｉの変動分であるリップル電圧ΔＥｉ、出力直流電圧Ｅｏの変動分であるリップル電圧ΔＥｏの各々を入力交流電圧ＶＡＣの周期で示すものである。このときの負荷電力は比較的に小さなものとした場合の波形である。
【００１６】
【特許文献１】特開２０００−３２４８３１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
上述したスイッチング電源回路では、制御範囲の値が広範囲であり（例えば、９６ｋＨｚから２０４ｋＨｚ）、市販の汎用品の制御回路・発振・ドライブ回路のＩＣを制御回路として用いることが困難であった。このために、専用の回路を新たに設計せざるを得ず、スイッチング電源回路の価格は高価なものとなってしまうという問題を有している。
【００１８】
また、力率改善の効果については、負荷電力が大きいとき（例えば、２００Ｗ）の力率ＰＦの値は良好なもの（例えば、０．８１）であるが、負荷電力が減少するにつれて、力率ＰＦの値も減少しており、規格との関係で問題となる力率ＰＦの値が０．７５以上の領域は負荷電力の限られた狭い範囲（例えば、２００Ｗから５０Ｗの範囲）に限られるという問題を有している。
【００１９】
本発明は、上述した課題を解決して、スイッチング素子を１個としながらも制御範囲の値を狭くし、また、負荷電力が広範囲に変化した場合にも良好な力率を有するスイッチング電源回路を提供することを目的とする。
【課題を解決するための手段】
【００２０】
本発明のスイッチング電源回路は、交流の電力源から所定電圧の出力直流電圧を得るスイッチング電源回路であって、前記交流電力を１次側直流電力に変換するための１次側整流回路および１次側平滑コンデンサと、前記１次側整流回路と前記１次側平滑コンデンサとの間に介在して力率を改善する力率改善回路と、前記１次側平滑コンデンサからの直流電力が一方の巻端に供給される１次巻線と前記１次巻線に対して磁気的に疎結合とされる２次巻線とを有するコンバータトランスと、前記１次巻線の他方の巻端に接続されるスイッチング素子と、前記スイッチング素子をオンまたはオフとする発振・ドライブ回路と、前記１次巻線に生じるインダクタとともに１次側電圧共振回路を形成するように前記スイッチング素子に並列接続される１次側電圧共振コンデンサと、前記２次巻線に発生する交流電力を直流電力に変換して前記出力直流電圧を得るようにする２次側整流回路と、前記出力直流電圧の値を所定の値とするような制御信号を前記発振・ドライブ回路に供給する制御回路と、前記２次巻線に生じるインダクタとともに２次側電圧共振回路を形成する２次側電圧共振コンデンサとを備え、前記２次側電圧共振回路の共振周波数を前記１次側電圧共振回路の共振周波数の略２／３以下とし、前記スイッチング素子がオンとなる時間と前記スイッチング素子がオフとなる時間との比率である時比率を１以上とし、前記力率改善回路は、前記１次巻線に生じるパルス電圧に応じた電圧を前記１次側平滑コンデンサに帰還する。
【００２１】
このスイッチング電源回路では、１次側整流回路および１次側平滑コンデンサによって交流電力を１次側直流電力に一旦変換する。この１次側直流電力は力率改善回路を介してコンバータ回路に供給される。コンバータ回路は、コンバータトランスと、スイッチング素子と、発振・ドライブ回路と、１次側電圧共振コンデンサと、２次側整流回路と、制御回路と、２次側電圧共振コンデンサとを備えている。コンバータトランスは、１次巻線と２次巻線とを有しており、１次巻線と２次巻線とは疎結合とされているので１次巻線および２次巻線の各々に漏れインダクタが生じる。１次巻線に生じる漏れインダクタと１次側電圧共振コンデンサとによって１次側電圧共振回路が形成され、２次巻線に生じる漏れインダクタと２次側電圧共振コンデンサとによって２次側電圧共振回路が形成される。この１次巻線にはスイッチング素子が接続され、１次側直流電力を再び交流電力に変換してコンバータトランスに供給する。このようにして、コンバータトランスの１次側から２次側に電力が伝送される。
【００２２】
２次側には２次側整流回路を有しており、交流電力が再び直流電力に変換される。このようにして得られる出力直流電圧を制御回路が検出して、制御回路は出力直流電圧が所定値となるように発振・ドライブ回路に接続されたスイッチング素子を制御する。
【００２３】
そして、２次巻線に生じるインダクタと２次側電圧共振コンデンサとで共振周波数が支配される２次側電圧共振回路の共振周波数は、１次巻線に生じるインダクタと１次側電圧共振コンデンサとで共振周波数が支配される１次側電圧共振回路の共振周波数の略２／３以下に設定されており、また、スイッチング素子がオンとなる時間とスイッチング素子がオフとなる時間との比率である時比率を１以上するように設定されている。このようにして、スイッチング周波数の可変範囲を狭いものとするとともに、ＺＶＳ動作をする領域を拡大できる。さらに、力率改善回路は、１次巻線に生じるパルス電圧に応じた電圧を１次側平滑コンデンサに帰還して力率を改善する。
【発明の効果】
【００２４】
本発明によれば、スイッチング素子を１個としながらも制御範囲の値を狭くし、また、負荷電力が広範囲に変化した場合にも良好な力率を有するスイッチング電源回路を提供することができる。
【発明を実施するための最良の形態】
【００２５】
本発明を実施するための最良の形態（以下、実施形態という）について説明する。実施形態のスイッチング電源回路は、交流の電力源から所定電圧の出力直流電圧を得るスイッチング電源回路であって、交流電力を１次側直流電力に変換するための１次側整流回路および１次側平滑コンデンサと、１次側整流回路と１次側平滑コンデンサとの間に介在して力率を改善する力率改善回路と、１次側平滑コンデンサからの直流電力が一方の巻端に供給される１次巻線と前記１次巻線に対して磁気的に疎結合とされる２次巻線とを有するコンバータトランスと、１次巻線の他方の巻端に接続されるスイッチング素子と、スイッチング素子をオンまたはオフとする発振・ドライブ回路と、１次巻線に生じるインダクタとともに１次側電圧共振回路を形成するようにスイッチング素子に並列接続される１次側電圧共振コンデンサと、２次巻線に発生する交流電力を直流電力に変換して出力直流電圧を得るようにする２次側整流回路と、出力直流電圧の値を所定の値とするような制御信号を前記発振・ドライブ回路に供給する制御回路と、２次巻線に生じるインダクタとともに２次側電圧共振回路を形成する２次側電圧共振コンデンサとを備えるものである。そして、２次側共振回路の共振周波数を１次側の共振回路の共振周波数の略２／３以下とし、スイッチング素子がオンとなる時間とスイッチング素子がオフとなる時間との比率である時比率を１以上とし良好なＺＶＳ特性を得る。また、最大負荷時における時比率を、３を上限として２以上とすることによって、さらに良好なるＺＶＳ特性を得ることができる。力率改善回路は、１次巻線に生じるパルス電圧に応じた電圧を１次側平滑コンデンサに帰還する、所謂、電圧帰還式力率改善回路として形成されるものである。以下に、回路図を参照して第１実施形態ないし第３実施形態について説明する。
【００２６】
（第１実施形態のスイッチング電源回路）
第１実施形態のスイッチング電源回路は、上述したようなスイッチング電源回路において、力率改善回路は以下の構成を有するものである。すなわち、１次巻線と磁気的結合を有して１次巻線の一方の巻端に一方の巻端が接続される３次巻線と、この３次巻線の他方の巻端に一方の端子が接続される力率改善用インダクタと、この力率改善用インダクタの他方の端子に一方の極性端が接続される力率改善用高速ダイオードと、この力率改善用高速ダイオードの他方の極性端と３次巻線の他方の巻端に接続されるフィルタコンデンサとからなるものである。また、２次側については、センタータップによって分割される２つの２次巻線を有し、この２次巻線に接続される両波整流回路を備えるものである。また、この２つの２次巻線の直列接続回路に並列に２次側電圧共振コンデンサを並列に接続して２次側電圧共振回路を形成するものである。
【００２７】
第１実施形態のスイッチング電源回路について、図１ないし図３を参照して説明する。
【００２８】
図１に示す第１実施形態のスイッチング電源回路は、コンバータトランスＰＩＴによって１次側と２次側とが分離されている。１次側は以下の主要なる構成部材を有して形成されている。商用交流電力を整流し平滑して１次側直流電力を得るための、ダイオードＤｉ１ないしダイオードＤｉ４がブリッジ接続された１次側整流素子Ｄｉと１次側整流素子Ｄｉで整流して得られた脈流電圧を平滑して電圧Ｅｉを得る１次側平滑コンデンサＣｉとを備え、また、１次側直流電力が一方の巻端に供給される１次巻線Ｎ１と１次巻線Ｎ１に対して磁気的に疎結合、例えば結合係数が０．８以下とされる２次巻線Ｎ２と、１次巻線Ｎ１と直列に接続される３次巻線Ｎ３と、を有するコンバータトランスＰＩＴを備える。また、１次巻線Ｎ１の他方の巻端に接続されて、１次側直流電力を交流電力に変換するスイッチング素子Ｑ１を備える。また、１次巻線Ｎ１に並列に接続されて１次巻線Ｎ１に生じる漏れインダクタンスであるインダクタＬ１とともに１次側電圧共振周波数を支配的に定める１次側電圧共振コンデンサＣ１を備える。
【００２９】
ここで、１次側電圧共振周波数を支配的に定めるとは、インダクタＬ１と１次側電圧共振コンデンサＣ１とによって１次側電圧共振周波数が殆ど定まることをいうものである。例えば、１次側平滑コンデンサＣｉも１次側電圧共振回路の共振周波数に影響を与えるが、１次側電圧共振コンデンサＣ１のキャパシタンスの値に較べて、１次側平滑コンデンサＣｉのキャパシタンスの値は１０００倍以上大きいために、１次側平滑コンデンサＣｉは１次側電圧共振回路の共振周波数に大きな影響を与えるものではない。
【００３０】
スイッチング素子Ｑ１は、発振・ドライブ回路２によって、オンまたはオフのいずれの状態とするかが制御される。スイッチング素子Ｑ１には並列にボディダイオードＤＤ１が接続されている。
【００３１】
また、１次側には、力率を改善する力率改善回路１０を備えている。この力率改善回路１０は、コンバータトランスＰＩＴを構成する巻線でもある３次巻線Ｎ３と力率改善用インダクタＬｏと力率改善用高速ダイオードＤｒとフィルタコンデンサＣＮとから形成されている。３次巻線Ｎ３の一方の巻端は１次側平滑コンデンサＣｉと１次巻線Ｎ１との接続点に接続され、３次巻線Ｎ３の他方の端子は、力率改善用高速ダイオードＤｒに接続され、フィルタコンデンサＣＮは力率改善用高速ダイオードＤｒと１次側平滑コンデンサＣｉとに接続されている。
【００３２】
また、コンバータトランスＰＩＴの２次側は以下の主要なる構成部材を有して形成されている。２次巻線Ｎ２と２次巻線Ｎ２’とは同じ巻数を有して、加極性接続とされて、２次巻線Ｎ２と２次巻線Ｎ２’との接続点はセンタータップとしてコンバータトランスＰＩＴの外部に引き出されている。２次側は、交流電力から直流電力に変換する整流・平滑の機能を有するとともに２次側電圧共振回路としても機能するようになされている。
【００３３】
整流・平滑の機能は、高速ダイオードＤｏ１および高速ダイオードＤｏ２と２次側平滑コンデンサＣｏによって得られる。２次側電圧共振回路は、コンバータトランスＰＩＴの２次巻線Ｎ２に生じる漏れインダクタであるインダクタＬ２、２次巻線Ｎ２に生じる漏れインダクタであるインダクタＬ２’および２次巻線Ｎ２と２次巻線Ｎ２’とに生じる相互インダクタと、２次側電圧共振コンデンサＣ２とで２次側共振周波数を支配的に定めるようにして形成されている。
【００３４】
ここで、２次側電圧共振周波数を支配的に定めるとは、インダクタＬ２、インダクタＬ２’および相互インダクタと２次側電圧共振コンデンサＣ２とによって２次側電圧共振周波数が殆ど定まることをいうものである。例えば、２次側平滑コンデンサＣｏも２次側電圧共振回路の共振周波数に影響を与えるが、２次側電圧共振コンデンサＣ２のキャパシタンスの値に較べて、２次側平滑コンデンサＣｏのキャパシタンスの値は１０００倍以上大きいために、２次側平滑コンデンサＣｏは２次側電圧共振回路の共振周波数に大きな影響を与えるものではない。
【００３５】
２次側整流回路は、所謂、両波整流回路とされており、高速ダイオードＤｏ１および高速ダイオードＤｏ２によって整流され、２次側平滑コンデンサＣｏによって平滑されるようになされている。そして、２次側平滑コンデンサＣｏの両端から出力直流電圧Ｅｏを得るようにしている。この出力直流電圧Ｅｏは制御回路１で検出され、制御回路１の内部に配される図示しない基準電位と出力直流電圧Ｅｏとの差の電圧である誤差電圧を得て、この誤差電圧を零とするように制御回路１は発振・ドライブ回路２を制御するようになされている。
【００３６】
ここで、１次側電圧共振回路の共振周波数ｆｏ１と２次側電圧共振回路の共振周波数ｆｏ２との関係は、共振周波数ｆｏ２は共振周波数ｆｏ１の略２／３以下となるように設定されている。例えば、共振周波数ｆｏ２は共振周波数ｆｏ１の略２／３以下から略１／３程度の範囲に設定されている。また、スイッチング素子Ｑ１のオンの時間とオフの時間との比率である時比率は１以上に設定されている。ここで、時比率を１以上とする設定は１次側電圧共振コンデンサのキャパシタンスの値を選定することによっておこなうことができる。このようにして、スイッチング周波数の制御範囲の変化範囲が狭くできる。
【００３７】
また、上述したような力率改善回路１０を備えるので、このスイッチング電源回路は、力率を良好なものとできる。この力率改善回路１０は、１次巻線Ｎ１に生じるパルス電圧と相似のパルス電圧を３次巻線Ｎ３に生じさせ、この３次巻線Ｎ３に生じる電圧を１次側平滑コンデンサＣｏに帰還する電圧帰還方式の力率改善回路として構成されている。
【００３８】
図１に示すスイッチング電源回路の交流電源ＡＣ側から２次側に至るまで、さらに詳細に説明をするとともに、どの様にスイッチング電源回路が動作するかについて順に説明する。
【００３９】
スイッチング電源回路は、アクロスラインコンデンサＣＬ１、コモンモードチョークコイルＣＭＣ、アクロスラインコンデンサＣＬ２を有するコモンモードフィルタを有している。このコモンモードフィルタの入力側であるアクロスラインコンデンサＣＬ１には、例えば、図示しないプラグが図示しない電源スイッチと図示しないヒューズとを介して接続され、交流電源ＡＣと接続されたコンセントにこのプラグを挿入することによって交流電力がスイッチング電源回路に供給されるようになされている。そして、このコモンモードフィルタの作用によってスイッチング素子Ｑ１のスイッチング、力率改善用高速ダイオードＤｒのスイッチングに応じて発生するスイッチングノイズのコモンモード成分が交流電源ＡＣ側に流出するのが阻止される。
【００４０】
コモンモードフィルタの出力側（アクロスラインコンデンサＣＬ２の側）の各々の端部は１次側整流素子Ｄｉの入力側であるダイオードＤｉ１のアノードとダイオードＤｉ３のカソードとの接続点およびダイオードＤｉ２のアノードとダイオードＤｉ４のカソードとの接続点の各々に接続されている。すなわち、１次側整流素子ＤｉはダイオードＤｉ１ないしダイオードＤｉ４をブリッジ接続して構成するものである。これによって、交流電源ＡＣから供給される交流電力は直流電力に変換され、ダイオードＤｉ１のカソードとダイオードＤｉ２のカソードとの接続点から正側の電圧が得られ、ダイオードＤｉ３のアノードとダイオードＤｉ４のアノードとの接続点から負側の電圧が得られる。
【００４１】
１次側整流素子Ｄｉの出力側であるダイオードＤｉ１のカソードとダイオードＤｉ２のカソードとの接続点にはフィルタコンデンサＣＮと力率改善用高速ダイオードＤｒのアノードとが接続され、ダイオードＤｉ３のアノードとダイオードＤｉ４のアノードとの接続点には１次側平滑コンデンサＣｉの負側の端子が接続されている。そして、１次側平滑コンデンサＣｉの正側にはフィルタコンデンサＣＮが接続されている。また、力率改善用高速ダイオードＤｒのカソードは、力率改善用インダクタＬｏと３次巻線Ｎ３との直列接続回路を介して１次側平滑コンデンサＣｉの正側の端子に接続されている。このようにして１次側整流素子Ｄｉと１次側平滑コンデンサＣｉとによって１次側平滑回路が形成され１次側平滑コンデンサＣｉの両端から直流電圧である電圧Ｅｉが得られるようになされている。この場合において、１次側整流素子Ｄｉと１次側平滑コンデンサＣｉとが直接に接続されるのではなく、力率改善用高速ダイオード、力率改善用インダクタＬｏ、３次巻線Ｎ３およびフィルタコンデンサＣＮとからなる力率改善回路１０が１次側整流素子Ｄｉと１次側平滑コンデンサＣｉとの間に介在している。
【００４２】
シングルエンデッドコンバータは、スイッチング素子Ｑ１、１次側電圧共振コンデンサＣ１、制御回路１、発振・ドライブ回路２、コンバータトランスＰＩＴ、２次側電圧共振コンデンサＣ２、２次側整流素子である高速ダイオードＤｏ１および高速ダイオードＤｏ２、２次側平滑コンデンサＣｏを備えている。このシングルエンデッドコンバータは商用周波数に較べて、例えば、１０００倍以上の周波数の交流を発生して、高周波トランスであるコンバータトランスＰＩＴを介して１次側と２次側との間において電圧の変換をするとともに、１次側と２次側とを絶縁する。このように、商用周波数に較べて非常に高い周波数を用いることによってコンバータトランスＰＩＴを始めとするシングルエンデッドコンバータを構成する部品の小型化が図れる。
【００４３】
スイッチング素子Ｑ１はＭＯＳ−ＦＥＴとされ、ボディダイオードＤＤ１は、ＭＯＳ―ＦＥＴの製造のプロセスにおいて形成されるダイオードである。このボディダイオードＤＤ１はＭＯＳ−ＦＥＴのソースからドレイン方向へ流れる電流経路を形成する。
【００４４】
コンバータトランスＰＩＴは、１次側と２次側とを絶縁するとともに電圧の変換をおこない、インダクタＬ１、インダクタＬ２、インダクタＬ２’の各々のインダクタを形成し、さらには、３次巻線Ｎ３にパルス電圧を発生させる機能を有する。ここで、インダクタＬ１、インダクタＬ２およびインダクタＬ２’各々のインダクタは、コンバータトランスＰＩＴの１次巻線Ｎ１と２次巻線Ｎ２とが疎結合であることによって形成される漏れインダクタである。ここで１次巻線Ｎ１と２次巻線Ｎ２との結合係数ｋの値、１次巻線Ｎ１と２次巻線Ｎ２’との結合係数ｋの値としては、いずれも０．７６を採用している。このような漏れインダクタをどのようにして形成するかについて、背景技術として図１１に示すコンバータトランスＰＩＴの断面図を示して説明する。
【００４５】
本実施形態のスイッチング電源回路に用いるコンバータトランスＰＩＴは図１１に示すコンバータトランスＰＩＴと略同様の構成を有しているが、図１１に示す２次巻線Ｎ２の巻装領域に２次巻線Ｎ２、２次巻線Ｎ２’が巻装されており、フェライト材によるＥＥＲ型コアＣＲ１とＥＥＲ型コアＣＲ２とを互いの磁脚が対向するように組み合わせたＥＥＲ型コアを備える。そして、１次側と２次側の巻装部については、相互に独立するようにして分割し、例えば樹脂などによって形成されるボビンＢが備えられる。そして、１次側の巻装部として１次巻線Ｎ１および３次巻線Ｎ３、２次側の巻装部として２次巻線Ｎ２および２次巻線Ｎ２’が巻装されたボビンＢをＥＥＲ型コアに取り付けることで、１次巻線Ｎ１および３次巻線Ｎ３が一の領域に巻装され、２次巻線Ｎ２および２次巻線Ｎ２’がこの一の領域とは異なる巻装領域に分離され、ＥＥＲ型コアの中央磁脚に巻装される状態となる。このようにしてコンバータトランスＰＩＴが構成される。
【００４６】
ここで、図１１に示すように、ギャップＧが存在するために、このギャップから磁束の一部が漏れ、１次巻線Ｎ１および３次巻線Ｎ３と、２次巻線Ｎ２および２次巻線Ｎ２’と、の両方には鎖交しない磁束が発生して、１次巻線Ｎ１および３次巻線Ｎ３に対して２次巻線Ｎ２および２次巻線Ｎ２’は疎結合とされる。
【００４７】
このＥＥＲ型コアの中央磁脚に対しては、１．４ｍｍのギャップＧを形成する。これによって、１次側と２次側との結合係数ｋの値としては、上述したように０．７６が得られた。ギャップＧは、ＥＥＲ型コアＣＲ１およびＥＥＲ型コアＣＲ２の中央磁脚を、２本の外磁脚よりも短くすることで形成している。コア材は、ＥＥＲ−４０（コア材名称）とした。
【００４８】
１次巻線Ｎ１の巻数は４８Ｔ（ターン）とし、２次巻線Ｎ２および２次巻線Ｎ２’の巻数は各々４５Ｔ、３次巻線Ｎ３の巻数は９Ｔとした。このときの出力直流電圧Ｅｏの値は１７５Ｖ（ボルト）を得るものとした。
【００４９】
１次側の接続態様について詳細に説明する。１次側平滑コンデンサＣｉの正極とコンバータトランスＰＩＴの１次巻線Ｎ１の一方の巻端とが接続され、コンバータトランスＰＩＴの１次巻線Ｎ１の他方の巻端はスイッチング素子Ｑ１のドレインに接続されている。そして、スイッチング素子Ｑ１のソースは１次側のグランドに接地されている。また、１次側電圧共振コンデンサＣ１はスイッチング素子Ｑ１のドレインとソース間に並列に接続されている。このような接続態様によって、スイッチング素子Ｑ１をオンまたはオフとすることによって交流電力を発生して、この交流電力をコンバータトランスＰＩＴの１次巻線Ｎ１に印加することができる。また、交流的には、インダクタＬ１と１次側電圧共振コンデンサＣ１とを並列に接続して１次側電圧共振回路を形成する。ここで、１次側電圧共振コンデンサＣ１のキャパシタンスの値が７５００ｐＦ（ピコ・ファラッド）であるのに対して、１次側平滑コンデンサＣｉのキャパシタンスの値が１０００μＦ（マイクロ・ファラッド）であるので、上述したように、１次側共振回路の共振周波数ｆｏ１については、１次側平滑コンデンサＣｉはショート（短絡）であると見なして１次側電圧共振コンデンサＣ１のキャパシタンスについてのみ考慮すれば良いこととなる。
【００５０】
また、スイッチング素子Ｑ１のゲートには発振・ドライブ回路２の出力が接続されている。発振・ドライブ回路２は、制御回路１からの出力に応じてスイッチング素子Ｑ１のゲートを駆動する。このような接続態様によって、制御回路１の内部に設けられた基準電源の電圧値と、出力直流電圧Ｅｏを分圧した電圧の電圧値と、が等しくなるように制御をすることができる。
【００５１】
３次巻線Ｎ３には、１次巻線Ｎ１に生じる電圧と略相似形をした電圧波形を有する電圧が発生している。この電圧は、力率改善用高速ダイオードＤｒと力率改善用インダクタＬｏとの直列接続回路を、一方向に流れる力率改善電流を発生させる。この力率改善電流と１次側平滑コンデンサＣｉに対して１次側整流素子Ｄｉから流れる電流とが加算された電流が電流Ｉｏとして流れ、この電流Ｉｏの低域周波数成分は１次側整流素子Ｄｉを流れ、電流Ｉｏの高周波成分はフィルタコンデンサＣＮを流れる。この電流Ｉｏの低域周波数成分は、結果としては、１次側整流素子Ｄｉの流通角を拡大して、力率改善の作用をすることとなる。より具体的には、１次側の共振パルス電圧が３次巻線Ｎ３に誘起して、力率改善用高速ダイオードＤｒのカソード電位がスイッチング周期で変動し、これに応じて、力率改善用高速ダイオードＤｒがスイッチング動作して電流を断続的に１次側平滑コンデンサＣｉに流し込み、力率ＰＦを改善する。ここで、力率改善用インダクタＬｏのインダクタンスの値は３９μＨ（マイクロ・ヘンリ）、フィルタコンデンサＣＮの値は１μＦ（マイクロ・ファラッド）としている。
【００５２】
２次側は、２次巻線Ｎ２と２次巻線Ｎ２’との直列接続の両端に２次側電圧共振コンデンサＣ２が接続されて２次側電圧共振回路を形成している。２次巻線Ｎ２と２次巻線Ｎ２’との直列接続によって発生する漏れインダクタンスの大きさは、２次巻線Ｎ２と２次巻線Ｎ２’とが加極性とされているので、２次巻線Ｎ２と２次巻線Ｎ２’との間に生じるインダクタンスの値には、２次巻線Ｎ２のインダクタンスおよび２次巻線Ｎ２’のインダクタンスに加えて、相互インダクタンスが加算されてインダクタンスの値は大きな値となり、２次側電圧共振コンデンサＣ２のキャパシタンスの値が小さなものであっても所定の共振周波数ｆｏ２を得ることができる。このように２次巻線Ｎ２と２次巻線Ｎ２’との直列接続の両端に２次側電圧共振コンデンサＣ２が接続されて２次側電圧共振回路を形成している。ここで、２次側電圧共振コンデンサＣ２のキャパシタンスの値が０．０１μＦであるのに対して、２次側平滑コンデンサＣｏのキャパシタンスの値が１０００μＦ（マイクロ・ファラッド）であるので、２次側共振回路の共振周波数ｆｏ２については、２次側平滑コンデンサＣｏは略短絡と見なせて２次側平滑コンデンサＣｏの影響は殆ど受けない。
【００５３】
また、２次側は、センタータップを有する両波整流回路を形成している。２次巻線Ｎ２’に発生する半サイクルの電圧は高速ダイオードＤｏ１によって整流され、２次巻線Ｎ２に発生する他の半サイクルの電圧は高速ダイオードＤｏ２によって整流され、２次側平滑コンデンサＣｏには２次巻線Ｎ２と２次巻線Ｎ２’との各々の巻線に発生する電圧と等倍の電圧が得られる両波整流回路とされている。
【００５４】
ここで、２次側電圧共振回路の共振周波数ｆｏ２は１次側電圧共振回路の共振周波数ｆｏ１の略２／３以下とされている。また、２次側電圧共振回路の共振周波数ｆｏ２は１次側電圧共振回路の共振周波数ｆｏ１の略１／３以上とすることが望ましい。また、スイッチング素子Ｑ１のオンとなる時間とスイッチング素子Ｑ１のオフとなる時間との比率である時比率は、無負荷（０Ｗ）のときは１以上に設定されている。このような設定をすることによって、発振・ドライブ回路２で発生するスイッチング素子Ｑ１のゲートを制御する信号の周波数の変化範囲である制御範囲を背景技術に示す回路に較べて１／２以下にできる。また、入力交流電圧ＶＡＣが９０Ｖから１４４Ｖの範囲であって、かつ、負荷電力０Ｗから３００Ｗの範囲においてＺＶＳ（Ｚｅｒｏ  Ｖｏｌｔａｇｅ  Ｓｗｉｔｃｈｉｎｇ）動作をさせることができる。さらに、最大負荷（３００Ｗ）のときは時比率を２以上となるように１次側電圧共振コンデンサＣ１の値を設定することによって、力率改善効果とＺＶＳ動作とをより効果的に発揮させることができる。
【００５５】
図２に、スイッチング周期における各部の動作波形を示す。このときの負荷電力は３００Ｗ、入力交流電圧ＶＡＣの実効値としては９０Ｖから１４４Ｖの範囲で対応が可能であるが以下の実験データは１００Ｖにおける値である。図２の上段から順に、入力交流電圧ＶＡＣ（図１を参照）、入力交流電流ＩＡＣ（図１を参照）、電圧Ｖ１（図１を参照）、電流Ｉｏ（図１を参照）、電圧Ｖ２（図１を参照）、出力直流電圧Ｅｏのリップル電圧ΔＥｏの各々を示すものである。図２に示す入力交流電流ＩＡＣの波形が最大負荷の３００Ｗにおいて三角波状になるように力率改善用インダクタＬｏおよび３次巻線Ｎ３の巻数を設定することによって、その結果、負荷が軽い領域から中間的な大きさの負荷電力の領域で入力交流電流ＩＡＣの波形を正弦波状となし力率ＰＦの値は改善される。
【００５６】
図３は、入力交流電圧ＶＡＣが１００Ｖにおける負荷電力Ｐｏの値が、０Ｗ（無負荷）から３００Ｗの範囲での負荷変動に対する電力変換効率ηＡＣ→ＤＣ、力率ＰＦの値、電圧Ｅｉの値の各々を示している。
【００５７】
図３に示す実験データから図１に示すスイッチング電源回路について以下のことが明らかになる。負荷電力３００Ｗにおける力率ＰＦは０．８１、電力変換効率ηＡＣ→ＤＣは９０．５％となり、負荷電力２００Ｗにおける力率ＰＦは０．８３、電力変換効率ηＡＣ→ＤＣは９０．５％となり、負荷電力５０Ｗにおける力率ＰＦは０．７６、電力変換効率ηＡＣ→ＤＣは８３％となり、負荷電力が３００Ｗから５０Ｗの範囲で力率ＰＦの値は０．７６以上である。
【００５８】
また、図示はしないが、２次側電圧共振コンデンサＣ２に直列に２次側インダクタを直列に接続することが望ましい。この図示しない２次側インダクタの奏する作用を説明する。図１に示す回路のように、２次側インダクタを設けない場合、すなわち、２次側インダクタに替えて導線を用いる場合には、１．５ＭＨｚ（メガ・ヘルッ）のリンギングが生じる場合がある。このリンギングは周波数が高いので、ノイズ成分としては有害なものである。例えば、交流電源ＡＣ側にこのノイズが漏れ、他の機器の動作に悪影響を与える場合もある。
【００５９】
このようなリンギングが発生する原因は２次側平滑コンデンサＣｏに存する等価インダクタンス（ＥＳＬ）にある。２次側インダクタが無い場合には、２次側電圧共振コンデンサＣ２のキャパシタンスとこの等価インダクタンスとで、１．５ＭＨｚ近傍の共振周波数を有する共振回路を形成することとなり、スイッチング素子Ｑ１のスイッチングの動作によってこの共振回路を励振するために、上述した１．５ＭＨｚ近傍のリンギングが生じるのである。しかしながら、２次側インダクタがある場合にはこのようなリンギングを消滅させることができる。この２次側インダクタのインダクタンスの値は例えば４．７μＨ程度の小さなものとされているので、部品としても小型であり、２次側電圧共振回路の共振周波数ｆｏ２に悪影響を与えることはない。また、２次側インダクタは、２次側電圧共振コンデンサＣ２と直列に挿入するのみならず、高速ダイオードＤｏ１と高速ダイオードＤｏ２との接続点と、２次側平滑コンデンサＣｏと、の間に介在させるように２次側インダクタを挿入しても良いものである。このように共振回路の一部に２次側インダクタを挿入することによってリンギングを消滅させることができる。
【００６０】
図１に示す第１実施形態のシングルエンデッドコンバータと背景技術に示すシングルエンデッドコンバータとを比較すると、第１実施形態のシングルエンデッドコンバータは以下の特徴を有している。
【００６１】
背景技術の多重共振形コンバータでは、負荷電力２００Ｗ以上を得ることは、スイッチング周波数の制御範囲が広くなりすぎて汎用の制御用のＩＣを用いることは困難であった。また、背景技術の多重共振形コンバータでは負荷電力２００Ｗ以上を得る場合には、ＺＶＳ動作を全領域でおこなうことも困難であった。一方、実施形態のスイッチング電源回路では、負荷電力が３００Ｗ以上においても、スイッチング周波数の制御範囲の変化幅を背景技術におけるものの１／２以下となるように狭くして、制御用のＩＣとして従来品を用いることが可能となり、ＺＶＳ領域も負荷電力が３００Ｗ以上までのすべての範囲に拡大できる。このことが実現できる理由は、１次巻線Ｎ１と２次巻線Ｎ２との磁気的な結合係数ｋの値を０．７６とし、共振周波数ｆｏ２を共振周波数ｆｏ１の略２／３以下となるようにし、スイッチング素子Ｑ１の時比率（オンの時間／オフの時間）を無負荷時において１以上となるように１次側電圧共振コンデンサＣ１の値を設定したからであり、さらに、最大負荷時において２以上と設定してより良好なる結果を得ている。
【００６２】
また、２次側インダクタを設ける場合には、リンギングが発生することなく、ノイズが削減の効果が生じる。
【００６３】
また、力率改善回路１０を形成する３次巻線Ｎ３の巻数と力率改善用インダクタＬｏのインダクタンス値とを適宜、調整することによって、中間負荷における力率ＰＦの値を最大負荷における力率ＰＦの値よりも大きなものとして、負荷電力が３００Ｗから５０Ｗの範囲で高調波歪規制において定められた０．７５以上の力率の値をクリアすることができる。このときの力率改善のために必要とされる部品の点数は、背景技術に示す５点から３次巻線Ｎ３、力率改善用インダクタＬｏ、力率改善用高速ダイオードＤｒ、フィルタコンデンサＣＮの４点に削減することができ、このようにしても、良好な力率ＰＦの値を得ることができる。
【００６４】
（第２実施形態のスイッチング電源回路）
第２実施形態のスイッチング電源回路は、上述した第１実施形態のスイッチング電源回路と基本構成態様は略同様とするものであるが、シングルエンデッドコンバータの２次側整流回路としては全波整流回路を採用し、力率改善回路としては、コンバータトランスＰＩＴの１次巻線と直列に力率改善用トランスＶＦＴの力率改善用２次巻線Ｎ１２が接続され、力率改善用２次巻線Ｎ１２に磁気的に結合される力率改善用トランスＶＦＴの力率改善用１次巻線Ｎ１１に発生するパルス電圧を１次側平滑コンデンサに電圧帰還する点において、第１実施形態とは異なるものである。
【００６５】
第２実施形態のスイッチング電源回路について、図４ないし図６を参照して説明する。なお、第１実施形態におけると同様の構成を有する構成部品には同一の符号を付して、その部分の説明については省略する。
【００６６】
図４に示す第２実施形態のスイッチング電源回路の１次側は、コンバータトランスＰＩＴによって１次側と２次側とが分離され、１次巻線Ｎ１と２次巻線Ｎ２とが磁気的に疎結合とされ、１次巻線Ｎ１に接続されて、１次側直流電力を交流電力に変換するスイッチング素子Ｑ１を備え、１次巻線Ｎ１に並列に接続されて１次巻線Ｎ１に生じる漏れインダクタンスであるインダクタＬ１とともに１次側電圧共振周波数を支配的に定める１次側電圧共振コンデンサＣ１を備える点では第１実施形態と同様である。
【００６７】
第２実施形態においては、コンバータトランスＰＩＴの２次側は、２次巻線Ｎ２の入力側にブリッジ接続された２次側整流素子Ｄｏによって交流電力を整流して、この整流された電力を２次側平滑コンデンサＣｏで平滑することによって直流電力を得る全波整流回路とされている点において、両波整流回路を採用する第１実施形態と異なる。また、２次側電圧共振回路は、コンバータトランスＰＩＴの２次巻線Ｎ２に生じる漏れインダクタであるインダクタＬ２と２次側電圧共振コンデンサＣ２とで２次側共振周波数を支配的に定めるようにして形成されている。
【００６８】
２次側整流素子Ｄｏは、高速ダイオードＤｏ１のアノードと高速ダイオードＤｏ２のカソードとが接続されて入力側の一端とされ、高速ダイオードＤｏ３のアノードと高速ダイオードＤｏ４のカソードとが接続されて入力側の他端とされ、高速ダイオードＤｏ１のカソードと高速ダイオードＤｏ３のカソードとが接続されて出力側の正極とされ、高速ダイオードＤｏ２のアノードと高速ダイオードＤｏ４のアノードとが接続されて出力側の負極とさるブリッジ接続とされている。そして、２次巻線Ｎ２から得られる交流電力が２次側整流素子Ｄｏで整流されて、２次側平滑コンデンサＣｏによって平滑されるようになされている。そして、２次側平滑コンデンサＣｏの両端から出力直流電圧Ｅｏを得るようにしている。そして、制御回路１および発振・ドライブ回路２の作用によって、出力直流電圧Ｅｏの値を一定とするようにスイッチング素子Ｑ１が駆動される。
【００６９】
ここで、第１実施形態におけると同様に、１次側電圧共振回路の共振周波数ｆｏ１と２次側電圧共振回路の共振周波数ｆｏ２との関係は、共振周波数ｆｏ２は共振周波数ｆｏ１の略２／３以下となるように設定されている。例えば、共振周波数ｆｏ２は共振周波数ｆｏ１の略２／３以下から略１／３程度の範囲に設定されている。また、スイッチング素子Ｑ１のオンの時間とオフの時間との比率である時比率は１以上に設定されている。ここで、時比率を１以上とする設定は１次側電圧共振コンデンサＣ１のキャパシタンスの値を選定することによっておこなうことができる。このようにして、スイッチング周波数の制御範囲の変化範囲が狭くできる。
【００７０】
また、第２実施形態では、力率改善回路１１を備えるので、このスイッチング電源回路は、力率を良好なものとできる。この力率改善回路１１は、力率改善用トランスＶＦＴの力率改善用２次巻線Ｎ１２を１次巻線Ｎ１と１次側平滑コンデンサＣｉとの間に介在することによって、１次巻線Ｎ１に生じるパルス電圧と相似のパルス電圧を力率改善用トランスＶＦＴの力率改善用２次巻線Ｎ１２に生じさせ、この力率改善用２次巻線Ｎ１２に生じる電圧を力率改善用１次巻線Ｎ１１で変圧して１次側平滑コンデンサＣｏに帰還する電圧帰還方式の力率改善回路として構成されている。すなわち、力率改善回路１１は、１次巻線Ｎ１と１次側平滑コンデンサＣｉとの間に介在する力率改善用２次巻線Ｎ１２および力率改善用２次巻線Ｎ１２と磁気結合する力率改善用１次巻線Ｎ１１を有する力率改善用トランスと、力率改善用１次巻線Ｎ１１の一方の巻端に接続される力率改善用高速ダイオードＤｒと、力率改善用高速ダイオードＤｒと力率改善用１次巻線Ｎ１１の他方の巻端との間に接続されるフィルタコンデンサＣＮと、を有して形成されている。
【００７１】
この力率改善回路１１の作用は、第１実施形態における力率改善回路１０の作用と基本的には同様であるが、力率改善回路１１においては力率改善用２次巻線Ｎ１２に生じるインダクタＬ１２のインダクタンス値、力率改善用１次巻線Ｎ１１に生じるインダクタＬ１１のインダクタンス値、および、力率改善用１次巻線Ｎ１１の巻数と力率改善用２次巻線Ｎ１２の巻数との巻数比とを調整して、力率改善の効果の最適点を調整することができる。この場合の力率改善効果の最適点とは、中間負荷時において力率の値が最大負荷時におけるよりも増加するように選定することをいうものである。
【００７２】
力率改善回路１１の力率改善用２次巻線Ｎ１２には、１次巻線Ｎ１に生じる電圧と略相似形をした電圧波形を有する電圧が発生している。この電圧は２次巻線Ｎ１２と力率改善用１次巻線Ｎ１１との巻数比にしたがって変圧され、力率改善用１次巻線Ｎ１１に接続される力率改善用高速ダイオードＤｒと力率改善用インダクタＬｏとの直列接続回路を、一方向に流れる力率改善電流を発生させる。この力率改善電流と１次側平滑コンデンサＣｉに対して１次側整流素子Ｄｉから流れる電流とが加算された電流が電流Ｉｏとして流れ、この電流Ｉｏの低域周波数成分は１次側整流素子Ｄｉを流れ、電流Ｉｏの高周波成分はフィルタコンデンサＣＮを流れる。この電流Ｉｏの低域周波数成分は、結果としては、１次側整流素子Ｄｉの流通角を拡大して、力率改善の作用をすることとなる。より具体的には、１次側の共振パルス電圧が力率改善用１次巻線Ｎ１１に誘起して、力率改善用高速ダイオードＤｒのカソード電位がスイッチング周期で変動し、これに応じて、力率改善用高速ダイオードＤｒがスイッチング動作して電流を断続的に１次側平滑コンデンサＣｉに流し込み、力率を改善する。
【００７３】
以下に、第２実施形態のスイッチング電源回路の各部の諸定数について説明する。１次巻線Ｎ１と２次巻線Ｎ２との結合係数ｋの値としては０．７６を採用している。コンバータトランスＰＩＴは、ＥＥＲ型コアの中央磁脚に対して１．４ｍｍのギャップＧを形成し、コア材は、ＥＥＲ−４０とした。１次巻線Ｎ１の巻数は４５Ｔとし、２次巻線Ｎ２の巻数は４５Ｔとした。このときの出力直流電圧Ｅｏの値は１７５Ｖ（ボルト）を得るものとした。１次側電圧共振コンデンサＣ１のキャパシタンスの値は７５００ｐＦとし、２次側電圧共振コンデンサＣ２のキャパシタンスの値は０．０１５μＦとした。１次側平滑コンデンサのキャパシタンスの値は１０００μＦ、２次側平滑コンデンサのキャパシタンスの値は１０００μＦとした。
【００７４】
力率改善回路１１については、インダクタＬ１１のインダクタンス値は３３μＨとし、インダクタＬ１２のインダクタンス値は３９μＨとし、フィルタコンデンサのキャパシタンスの値は１μＦとした。
【００７５】
また、第２実施形態においても第１実施形態におけると同様に、２次側電圧共振回路の共振周波数ｆｏ２は１次側電圧共振回路の共振周波数ｆｏ１の略２／３以下とされている。また、２次側電圧共振回路の共振周波数ｆｏ２は１次側電圧共振回路の共振周波数ｆｏ１の略１／３以上とすることが望ましいものである。また、第２実施形態においても第１実施形態におけると同様に、スイッチング素子Ｑ１のオンとなる時間とスイッチング素子Ｑ１のオフとなる時間との比率である時比率は、無負荷（０Ｗ）のときは１以上に設定され、最大負荷（３００Ｗ）のときは２以上となるように設定されている。
【００７６】
図５に、スイッチング周期における各部の動作波形を示す。このときの負荷電力は３００Ｗ、入力交流電圧ＶＡＣの実効値としては９０Ｖから１４４Ｖの範囲で対応が可能であるが以下の実験データは１００Ｖにおける値である。図５の上段から順に、入力交流電圧ＶＡＣ（図４を参照）、入力交流電流ＩＡＣ（図４を参照）、電圧Ｖ１（図４を参照）、電流Ｉｏ（図４を参照）、電圧Ｖ２（図４を参照）、出力直流電圧Ｅｏのリップル電圧ΔＥｏの各々を示すものである。図５に示す入力交流電流ＩＡＣの波形が最大負荷の３００Ｗにおいて三角波状になるように、インダクタＬ１２のインダクタンス値、インダクタＬ１１のインダクタンス値、および、力率改善用１次巻線Ｎ１１の巻数と力率改善用２次巻線Ｎ１２の巻数との巻数比とを調整して、その結果、負荷が軽い領域から中間的な大きさの負荷電力の領域で入力交流電流ＩＡＣの波形を正弦波状となし力率ＰＦの値は改善される。
【００７７】
図６は、入力交流電圧ＶＡＣが１００Ｖにおける負荷電力Ｐｏの値が、０Ｗ（無負荷）から３００Ｗの範囲での負荷変動に対する電力変換効率ηＡＣ→ＤＣ、力率ＰＦの値、電圧Ｅｉの値の各々を示している。
【００７８】
図６に示す実験データから図４に示すスイッチング電源回路について以下のことが明らかになる。負荷電力３００Ｗにおける力率ＰＦは０．８１、電力変換効率ηＡＣ→ＤＣは９１．０％となり、負荷電力２００Ｗにおける力率ＰＦは０．８３、電力変換効率ηＡＣ→ＤＣは９０．５％となり、負荷電力５０Ｗにおける力率ＰＦは０．７６、電力変換効率ηＡＣ→ＤＣは８３％となり、負荷電力が３００Ｗから５０Ｗの範囲で力率ＰＦの値は０．７６以上である。
【００７９】
また、第１実施形態におけると同様に、２次側電圧共振コンデンサＣ２に直列に２次側インダクタを直列に接続することが望ましい。この図示しない２次側インダクタの奏する作用は、第１実施形態におけると同様である。図４に示す回路のように、２次側インダクタを設けない場合、すなわち、２次側インダクタに替えて導線を用いる場合には、第１実施形態におけると同様な理由によって１．５ＭＨｚ付近でリンギングが生じる場合がある。しかしながら、２次側インダクタがある場合にはこのようなリンギングを消滅させることができる。また、２次側インダクタは、２次側電圧共振コンデンサＣ２と直列に挿入するのみならず、高速ダイオードＤｏ１と高速ダイオードＤｏ３との接続点と、２次側平滑コンデンサＣｏと、の間に介在させるように２次側インダクタを挿入しても良いものである。このように共振回路の一部に２次側インダクタを挿入することによってリンギングを消滅させることができる。
【００８０】
図４に示す第２実施形態のシングルエンデッドコンバータと背景技術に示すシングルエンデッドコンバータとを比較すると、第２実施形態のシングルエンデッドコンバータは以下の特徴を有している。
【００８１】
背景技術の多重共振形コンバータでは、負荷電力２００Ｗ以上を得ることは、スイッチング周波数の制御範囲が広くなりすぎて汎用の制御用のＩＣを用いることは困難であった。また、背景技術の多重共振形コンバータでは負荷電力２００Ｗ以上を得る場合には、ＺＶＳ動作を全領域でおこなうことも困難であった。一方、実施形態のスイッチング電源回路では、負荷電力が３００Ｗ以上においても、スイッチング周波数の制御範囲の変化幅を背景技術におけるものの１／２以下となるように狭くして、制御用のＩＣとして従来品を用いることが可能となり、ＺＶＳ領域も負荷電力が３００Ｗ以上までのすべての範囲に拡大できる。このことが実現できる理由は、１次巻線Ｎ１と２次巻線Ｎ２との磁気的な結合係数ｋの値を０．７６とし、共振周波数ｆｏ２を共振周波数ｆｏ１の略２／３以下となるようにし、スイッチング素子Ｑ１の時比率（オンの時間／オフの時間）を無負荷時において１以上となるように１次側電圧共振コンデンサＣ１の値を設定したからであり、さらに、最大負荷時において２以上と設定してより良好なる結果を得ている。
【００８２】
また、２次側インダクタを設ける場合には、リンギングが発生することなく、ノイズが削減の効果が生じる。
【００８３】
また、力率改善回路１１を形成する力率改善用トランスＶＦＴの力率改善用２次巻線Ｎ１２に生じるインダクタＬ１２のインダクタンス値、力率改善用１次巻線Ｎ１１に生じるインダクタＬ１１のインダクタンス値、および、力率改善用１次巻線Ｎ１１の巻数と力率改善用２次巻線Ｎ１２の巻数との巻数比とを適宜、調整することによって、中間負荷における力率ＰＦの値を最大負荷における力率ＰＦの値よりも大きなものとして、負荷電力が３００Ｗから５０Ｗの範囲で高調波歪規制において定められた０．７５以上の力率の値をクリアすることができる。このときの力率改善のために必要とされる部品の点数は、背景技術に示す５点から力率改善用トランスＶＦＴ、力率改善用高速ダイオードＤｒ、フィルタコンデンサＣＮの３点に削減することができ、このようにしても、良好な力率ＰＦの値を得ることができる。
【００８４】
（第３実施形態のスイッチング電源回路）
第３実施形態のスイッチング電源回路は、上述した第１実施形態のスイッチング電源回路および上述した第２実施形態のスイッチング電源回路と基本構成態様は略同様とするものであるが、シングルエンデッドコンバータの２次側整流回路としては半波整流回路を採用し、力率改善回路としては、コンバータトランスＰＩＴの１次巻線と１次側平滑コンデンサＣｉとの間に介在する力率改善用インダクタＬｏに発生するパルス電圧を１次側平滑コンデンサに電圧帰還する点において、第１実施形態および第２実施形態とは異なるものである。
【００８５】
第３実施形態のスイッチング電源回路について、図７ないし図９を参照して説明する。なお、第１実施形態または第２実施形態におけると同様の構成を有する構成部品には同一の符号を付して、その部分の説明については省略する。
【００８６】
図７に示す第３実施形態のスイッチング電源回路の１次側は、コンバータトランスＰＩＴによって１次側と２次側とが分離され、１次巻線Ｎ１と２次巻線Ｎ２とが磁気的に疎結合とされ、１次巻線Ｎ１に接続されて、１次側直流電力を交流電力に変換するスイッチング素子Ｑ１を備え、１次巻線Ｎ１に並列に接続されて１次巻線Ｎ１に生じる漏れインダクタンスであるインダクタＬ１とともに１次側電圧共振周波数を支配的に定める１次側電圧共振コンデンサＣ１を備える点では第１実施形態および第２実施形態と同様である。
【００８７】
第３実施形態においては、コンバータトランスＰＩＴの２次側は、２次巻線Ｎ２に接続された高速ダイオードＤｏ１によって交流電力を整流して、この整流された電力を２次側平滑コンデンサＣｏで平滑することによって直流電力を得る半波整流回路とされている点において、両波整流回路を採用する第１実施形態、全波整流回路を採用する第２実施形態とは異なる。また、２次側電圧共振回路は、コンバータトランスＰＩＴの２次巻線Ｎ２に生じる漏れインダクタであるインダクタＬ２と２次側電圧共振コンデンサＣ２とで２次側共振周波数を支配的に定めるようにして形成されている。
【００８８】
２次巻線Ｎ２には高速ダイオードＤｏ１が接続されて、高速ダイオードＤｏ１で整流された電力は２次側平滑コンデンサＣｏによって平滑されるようになされている。そして、２次側平滑コンデンサＣｏの両端から出力直流電圧Ｅｏを得るようにしている。そして、制御回路１および発振・ドライブ回路２の作用によって、出力直流電圧Ｅｏの値を一定とするようにスイッチング素子Ｑ１が駆動される。
【００８９】
ここで、第１実施形態および第２実施形態におけると同様に、１次側電圧共振回路の共振周波数ｆｏ１と２次側電圧共振回路の共振周波数ｆｏ２との関係は、共振周波数ｆｏ２は共振周波数ｆｏ１の略２／３以下となるように設定されている。例えば、共振周波数ｆｏ２は共振周波数ｆｏ１の略２／３以下から略１／３程度の範囲に設定されている。また、スイッチング素子Ｑ１のオンの時間とオフの時間との比率である時比率は１以上に設定されている。ここで、時比率を１以上とする設定は１次側電圧共振コンデンサのキャパシタンスの値を選定することによっておこなうことができる。このようにして、スイッチング周波数の制御範囲の変化範囲が狭くできる。
【００９０】
また、第３実施形態では、力率改善回路１２を備えるので、このスイッチング電源回路は、力率を良好なものとできる。この力率改善回路１２は、１次巻線Ｎ１に生じるパルス電圧と相似のパルス電圧を力率改善用インダクタＬｏに生じさせ、この力率改善用インダクタＬｏに生じる電圧を１次側平滑コンデンサＣｏに帰還する電圧帰還方式の力率改善回路として構成されている。すなわち、この力率改善回路１２は１次巻線Ｎ１と１次側平滑コンデンサＣｉとの間に介在する力率改善用インダクタＬｏと、力率改善用インダクタＬｏの一方の巻端に接続される力率改善用高速ダイオードＤｒと、力率改善用高速ダイオードＤｒと力率改善用インダクタＬｏの他方の巻端との間に接続されるフィルタコンデンサと、を有して形成されている。
【００９１】
この力率改善回路１２の作用は、第１実施形態における力率改善回路１０および第２実施形態における力率改善回路１１の作用と基本的には同様であるが、力率改善回路１２においては力率改善用インダクタＬｏを調整して、力率改善の効果の最適点を調整することができる。この場合の力率改善効果の最適点とは、中間負荷時において力率の値が最大負荷時におけるよりも増加するように選定することをいうものである。
【００９２】
力率改善回路１２の力率改善用インダクタＬｏには、１次巻線Ｎ１に生じる電圧と略相似形をした電圧波形を有する電圧が発生している。この電圧は力率改善用インダクタＬｏに接続される力率改善用高速ダイオードＤｒと力率改善用インダクタＬｏとの直列接続回路を、一方向に流れる力率改善電流を発生させる。この力率改善電流と１次側平滑コンデンサＣｉに対して１次側整流素子Ｄｉから流れる電流とが加算された電流が電流Ｉｏとして流れ、この電流Ｉｏの低域周波数成分は１次側整流素子Ｄｉを流れ、電流Ｉｏの高周波成分はフィルタコンデンサＣＮを流れる。この電流Ｉｏの低域周波数成分は、結果としては、１次側整流素子Ｄｉの流通角を拡大して、力率改善の作用をすることとなる。より具体的には、１次側の共振パルス電圧が力率改善用インダクタＬｏに誘起して、力率改善用高速ダイオードＤｒのカソード電位がスイッチング周期で変動し、これに応じて、力率改善用高速ダイオードＤｒがスイッチング動作して電流を断続的に１次側平滑コンデンサＣｉに流し込み、力率を改善する。
【００９３】
以下に、第３実施形態のスイッチング電源回路の各部の諸定数について説明する。１次巻線Ｎ１と２次巻線Ｎ２との結合係数ｋの値としては０．７６を採用している。コンバータトランスＰＩＴは、ＥＥＲ型コアの中央磁脚に対して１．４ｍｍのギャップＧを形成し、コア材は、ＥＥＲ−４０とした。１次巻線Ｎ１の巻数は４５Ｔとし、２次巻線Ｎ２の巻数は４５Ｔとした。このときの出力直流電圧Ｅｏの値は１７５Ｖ（ボルト）を得るものとした。１次側電圧共振コンデンサＣ１のキャパシタンスの値は７５００ｐＦとし、２次側電圧共振コンデンサＣ２のキャパシタンスの値は０．０１５μＦとした。１次側平滑コンデンサのキャパシタンスの値は１０００μＦ、２次側平滑コンデンサのキャパシタンスの値は１０００μＦとした。
【００９４】
力率改善回路１２については、力率改善用インダクタＬｏのインダクタンス値は３３μＨとし、フィルタコンデンサのキャパシタンスの値は１μＦとした。力率改善用インダクタＬｏは、コンバータトランスＰＩＴと同様な構造を有するＥＥＲ型コアを用い、コア材はＥＥＲ―２５（コア材の型名）とした。
【００９５】
また、第３実施形態においても第１実施形態および第２実施形態におけると同様に、２次側電圧共振回路の共振周波数ｆｏ２は１次側電圧共振回路の共振周波数ｆｏ１の略２／３以下とされている。また、２次側電圧共振回路の共振周波数ｆｏ２は１次側電圧共振回路の共振周波数ｆｏ１の略１／３以上とすることが望ましいものである。また、第２実施形態においても第１実施形態におけると同様に、スイッチング素子Ｑ１のオンとなる時間とスイッチング素子Ｑ１のオフとなる時間との比率である時比率は、無負荷（０Ｗ）のときは１以上に設定され、最大負荷（３００Ｗ）のときは２以上となるように設定されている。
【００９６】
図８に、スイッチング周期における各部の動作波形を示す。このときの負荷電力は３００Ｗ、入力交流電圧ＶＡＣの実効値としては９０Ｖから１４４Ｖの範囲で対応が可能であるが以下の実験データは１００Ｖにおける値である。図８の上段から順に、入力交流電圧ＶＡＣ（図７を参照）、入力交流電流ＩＡＣ（図７を参照）、電圧Ｖ１（図７を参照）、電流Ｉｏ（図７を参照）、電圧Ｖ２（図７を参照）、出力直流電圧Ｅｏのリップル電圧ΔＥｏの各々を示すものである。図７に示す入力交流電流ＩＡＣの波形が最大負荷の３００Ｗにおいて三角波状になるように、力率改善用インダクタＬｏのインダクタンス値を調整して、その結果、負荷が軽い領域から中間的な大きさの負荷電力の領域で入力交流電流ＩＡＣの波形を正弦波状となし力率ＰＦの値は改善される。
【００９７】
図９は、入力交流電圧ＶＡＣが１００Ｖにおける負荷電力Ｐｏの値が、０Ｗ（無負荷）から３００Ｗの範囲での負荷変動に対する電力変換効率ηＡＣ→ＤＣ、力率ＰＦの値、電圧Ｅｉの値の各々を示している。
【００９８】
図９に示す実験データから図７に示すスイッチング電源回路について以下のことが明らかになる。負荷電力３００Ｗにおける力率ＰＦは０．８１、電力変換効率ηＡＣ→ＤＣは９１．５％となり、負荷電力２００Ｗにおける力率ＰＦは０．８３、電力変換効率ηＡＣ→ＤＣは９１．０％となり、負荷電力５０Ｗにおける力率ＰＦは０．７８、電力変換効率ηＡＣ→ＤＣは８３％となり、負荷電力が３００Ｗから２５Ｗの範囲で力率ＰＦの値は０．７６以上である。
【００９９】
また、第１実施形態および第２実施形態におけると同様に、２次側電圧共振コンデンサＣ２に直列に２次側インダクタを直列に接続することが望ましい。この図示しない２次側インダクタの奏する作用は、第１実施形態および第２実施形態におけると同様である。図７に示す回路のように、２次側インダクタを設けない場合、すなわち、２次側インダクタに替えて導線を用いる場合には、第１実施形態におけると同様な理由によって１．５ＭＨｚ付近でリンギングが生じる場合がある。しかしながら、２次側インダクタがある場合にはこのようなリンギングを消滅させることができる。また、２次側インダクタは、２次側電圧共振コンデンサＣ２と直列に挿入するのみならず、高速ダイオードＤｏ１と、２次側平滑コンデンサＣｏと、の間に介在させるように２次側インダクタを挿入しても良いものである。このように共振回路の一部に２次側インダクタを挿入することによってリンギングを消滅させることができる。
【０１００】
図７に示す第３実施形態のシングルエンデッドコンバータと背景技術に示すシングルエンデッドコンバータとを比較すると、第３実施形態のシングルエンデッドコンバータは以下の特徴を有している。
【０１０１】
背景技術の多重共振形コンバータでは、負荷電力２００Ｗ以上を得ることは、スイッチング周波数の制御範囲が広くなりすぎて汎用の制御用のＩＣを用いることは困難であった。また、背景技術の多重共振形コンバータでは負荷電力２００Ｗ以上を得る場合には、ＺＶＳ動作を全領域でおこなうことも困難であった。一方、実施形態のスイッチング電源回路では、負荷電力が３００Ｗ以上においても、スイッチング周波数の制御範囲の変化幅を背景技術におけるものの１／２以下となるように狭くして、制御用のＩＣとして従来品を用いることが可能となり、ＺＶＳ領域も負荷電力が３００Ｗ以上までのすべての範囲に拡大できる。このことが実現できる理由は、１次巻線Ｎ１と２次巻線Ｎ２との磁気的な結合係数ｋの値を０．７６とし、共振周波数ｆｏ２を共振周波数ｆｏ１の略２／３以下となるようにし、スイッチング素子Ｑ１の時比率（オンの時間／オフの時間）を無負荷時において１以上となるように１次側電圧共振コンデンサＣ１の値を設定したからであり、さらに、最大負荷時において２以上と設定してより良好なる結果を得ている。
【０１０２】
また、２次側インダクタを設ける場合には、リンギングが発生することなく、ノイズが削減の効果が生じる。
【０１０３】
また、力率改善回路１２を形成する力率改善用インダクタＬｏのインダクタンス値を適宜、調整することによって、中間負荷における力率ＰＦの値を最大負荷における力率ＰＦの値よりも大きなものとして、負荷電力が３００Ｗから２５Ｗの範囲で高調波歪規制において定められた０．７５以上の力率の値をクリアすることができる。このときの力率改善のために必要とされる部品の点数は、背景技術に示す５点から力率改善用インダクタＬｏ、力率改善用高速ダイオードＤｒ、フィルタコンデンサＣＮの３点に削減することができ、このようにしても、良好な力率ＰＦの値を得ることができる。
【０１０４】
なお、本発明は上述した実施形態に限定されるものではなく、実施形態は必要に応じて変更することができるものである。
【図面の簡単な説明】
【０１０５】
【図１】実施形態のスイッチング電源回路の構成例を示す回路図である。
【図２】実施形態のスイッチング電源回路の要部の波形を入力交流電圧の周期で示す図である。
【図３】実施形態のスイッチング電源回路の負荷変動に対する電力変換効率、力率、１次側平滑コンデンサの電圧の各々を示す図である。
【図４】実施形態のスイッチング電源回路の構成例を示す回路図である。
【図５】実施形態のスイッチング電源回路の要部の波形を入力交流電圧の周期で示す図である。
【図６】実施形態のスイッチング電源回路の負荷変動に対する電力変換効率、力率、１次側平滑コンデンサの電圧の各々を示す図である。
【図７】実施形態のスイッチング電源回路の構成例を示す回路図である。
【図８】実施形態のスイッチング電源回路の要部の波形を入力交流電圧の周期で示す図である。
【図９】実施形態のスイッチング電源回路の負荷変動に対する電力変換効率、力率、１次側平滑コンデンサの電圧の各々を示す図である。
【図１０】背景技術に示すスイッチング電源回路の構成例を示す回路図である。
【図１１】コンバータトランスの断面を示す図である。
【図１２】背景技術に示すスイッチング電源回路の負荷変動に対する電力変換効率、力率、１次側平滑コンデンサの電圧の各々を示す図である。
【図１３】背景技術に示すスイッチング電源回路の交流入力電圧に対する電力変換効率、力率、１次側平滑コンデンサの電圧の各々を示す図である。
【図１４】背景技術に示すスイッチング電源回路の負荷電力が比較的に大きなものである場合の要部の波形を入力交流電圧の周期で示す図面代用写真である。
【図１５】背景技術に示すスイッチング電源回路の負荷電力が比較的に小さなものである場合の要部の波形を入力交流電圧の周期で示す図面代用写真である。
【符号の説明】
【０１０６】
１  制御回路、２  発振・ドライブ回路、ＡＣ  交流電源、Ｂ  ボビン、Ｃ１  １次側電圧共振コンデンサ、Ｃ２  ２次側電圧共振コンデンサ、Ｃｉ  １次側平滑コンデンサ、ＣＬ１、ＣＬ２  アクロスラインコンデンサ、ＣＭＣ  コモンモードチョークコイル、ＣＮ  フィルタコンデンサ、Ｃｏ  ２次側平滑コンデンサ、ＣＲ１、ＣＲ２  Ｅ型コア（ＥＥＲ型コア）、Ｄｏ１、Ｄｏ２、Ｄｏ３、Ｄｏ４  高速ダイオード、ＤＤ１  ボディダイオード、Ｄｉ  １次側整流素子、Ｄ１、Ｄｉ１、Ｄｉ２、Ｄｉ３、Ｄｉ４  ダイオード、Ｄｏ  ２次側整流素子、Ｄｒ  力率改善用高速ダイオード、Ｅｉ  電圧、Ｅｏ  出力直流電圧、Ｇ  ギャップ、ＩＡＣ  入力交流電流、Ｌ１、Ｌ２、Ｌ１１、Ｌ１２  インダクタ、Ｌｏ  力率改善用インダクタ、Ｎ１  １次巻線、Ｎ２  ２次巻線、Ｎ３  ３次巻線、Ｎ１１  力率改善用１次巻線、Ｎ１２  力率改善用２次巻線、ＰＦ  力率、ＰＩＴ  コンバータトランス、Ｐｏ  負荷電力、Ｑ１  スイッチング素子、Ｖ１、Ｖ２  電圧、ＶＡＣ  入力交流電圧、ＶＦＴ  力率改善用トランス、ΔＥｉ、ΔＥｏ  リップル電圧、ηＡＣ→ＤＣ  電力変換効率
【図１】
2008125192.tif 000003
【図２】
2008125192.tif 000004
【図３】
2008125192.tif 000005
【図４】
2008125192.tif 000006
【図５】
2008125192.tif 000007
【図６】
2008125192.tif 000008
【図７】
2008125192.tif 000009
【図８】
2008125192.tif 000010
【図９】
2008125192.tif 000011
【図１０】
2008125192.tif 000012
【図１１】
2008125192.tif 000013
【図１２】
2008125192.tif 000014
【図１３】
2008125192.tif 000015
【図１４】
2008125192.tif 000016
【図１５】
2008125192.tif 000017