(57)【要約】【課題】起動時において、過電流の発生（電流の吸い込み）を防止しつつ電力損失を低減することが可能な同期整流回路を提供する。【解決手段】同期整流回路１００に、直流電流のスイッチングを行うメインスイッチング素子１０１と、メインスイッチング素子１０１に同期してスイッチングを行う同期スイッチング素子１０２と、を具備し、起動時にメインスイッチング素子１０１のオン時間を徐々に長くするとともに、メインスイッチング素子１０１のオフ時間における同期スイッチング素子１０２のオン時間を徐々に長くする。【選択図】図１
2008048468.tif 000002
【特許請求の範囲】
【請求項１】
直流電流のスイッチングを行うメインスイッチング手段と、
前記メインスイッチング手段に同期してスイッチングを行う同期スイッチング手段と、
を具備し、
起動時に前記メインスイッチング手段のオン時間を徐々に長くするとともに、前記メインスイッチング手段のオフ時間における同期スイッチング手段のオン時間を徐々に長くすることを特徴とする同期整流回路。
【請求項２】
前記メインスイッチング手段のオフ時間の開始時に前記同期スイッチング手段のオン時間を開始することを特徴とする請求項１に記載の同期整流回路。
【請求項３】
前記メインスイッチング手段のオン時間の開始時から所定時間経過後に前記同期スイッチング手段のオン時間を開始することを特徴とする請求項１に記載の同期整流回路。
【請求項４】
前記メインスイッチング手段のオン時間の中間点と前記同期スイッチング手段のオン時間の中間点とが交互かつ等間隔に現れるように制御することを特徴とする請求項１に記載の同期整流回路。
【請求項５】
直流電流のスイッチングを行うメインスイッチング手段と、
前記メインスイッチング手段に同期してスイッチングを行う同期スイッチング手段と、
を具備する同期整流回路の同期整流方法であって、
起動時に前記メインスイッチング手段のオン時間を徐々に長くするとともに、前記メインスイッチング手段のオフ時間における同期スイッチング手段のオン時間を徐々に長くすることを特徴とする同期整流回路の制御方法。
【請求項６】
前記メインスイッチング手段のオフ時間の開始時に前記同期スイッチング手段のオン時間を開始することを特徴とする請求項５に記載の同期整流回路の制御方法。
【請求項７】
前記メインスイッチング手段のオン時間の開始時から所定時間経過後に前記同期スイッチング手段のオン時間を開始することを特徴とする請求項５に記載の同期整流回路の制御方法。
【請求項８】
前記メインスイッチング手段のオン時間の中間点と前記同期スイッチング手段のオン時間の中間点とが交互かつ等間隔に現れるように制御することを特徴とする請求項５に記載の同期整流回路の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電力変換を行うＤＣ−ＤＣコンバータ等の同期整流回路に関する。
より詳細には、同期整流回路の起動時における電力の損失を低減する技術に関する。
【背景技術】
【０００２】
従来、直流電流のスイッチングを行うメインスイッチング素子と、当該メインスイッチング素子に同期してスイッチングを行うことにより直流電流の同期整流を行う同期スイッチング素子と、を具備する同期整流回路の技術は公知となっている。
【０００３】
従来の同期整流回路は、メインスイッチング素子の周期（メインスイッチング素子のオン・オフのサイクルを一回行うのに要する時間）に占めるオン時間の割合、すなわちメインスイッチング素子のオンデューティを調整することにより、同期整流回路の入力側の直流電圧に対する出力側の直流電圧を調整する。
また、従来の同期整流回路は、メインスイッチング素子がオフのときに同期スイッチング素子をオンにすることにより、同期スイッチング素子を経て同期整流回路に還流電流が流れ、メインスイッチング素子がオフのときにおける同期整流回路の電力損失を低減する。
【０００４】
従来の同期整流回路は、起動時におけるメインスイッチング素子のオンデューティを定常時と同様とすると同期整流回路内に過電流が発生し、同期整流回路を構成する素子群等に負荷がかかって故障を引き起こす場合があるという問題があった。
特に、同期整流回路の出力側（負荷側）にバッテリー等の電源が接続されている場合には、起動時に出力側から同期整流回路に大きな過電流が流れ込む傾向がある。
【０００５】
上記同期整流回路の起動時における過電流を防止する技術としては、図１４および図１５に記載の同期整流回路５００が知られている。これと同様の技術としては特許文献１および特許文献２に記載の同期整流回路が挙げられる。
同期整流回路５００はメインスイッチング素子５０１、同期スイッチング素子５０２、平滑コイル５０５、平滑コンデンサ５０６、メインドライバ５０７、同期ドライバ５０８、ＰＷＭ回路５１０、同期整流回路５１１、ソフトスタート制御回路５１２、Ｖｇ２遮断回路５１３を具備する。
【０００６】
同期整流回路５００は、定常時に所定のデューティ比でメインスイッチング素子５０１がスイッチングを行うことにより同期整流回路５００の入力電圧に対する出力電圧を調整する。また、同期整流回路５００は、定常時に同期スイッチング素子５０２がメインスイッチング素子５０１に同期してスイッチングを行う（より具体的には、メインスイッチング素子５０１がオンのときに同期スイッチング素子５０２がオフとなり、メインスイッチング素子５０１がオフのときに同期スイッチング素子５０２がオンとなる）ことにより、メインスイッチング素子５０１がオフのときにおける電力損失を低減する。
【０００７】
図１４および図１５に示す如く、同期整流回路５００は、起動時にＶｇ２遮断回路５１３が同期整流制御回路５１１から同期ドライバ５０８への動作信号を遮断することにより、起動時における同期スイッチング素子５０２の開閉動作を停止し（同期スイッチング素子５０２をオフの状態に保持する）、起動時（ソフトスタート時）に同期整流回路５００に流れ込む過電流を防止する。
【０００８】
また、特許文献３に記載の同期整流回路は、ソフトスタート時に同期スイッチング素子をオフにする（メインスイッチング素子と同期させない）ことにより、起動時に同期整流回路に流れ込む過電流を防止し、ソフトスタートが終了した時点から同期スイッチング素子のオンデューティを大きくしていくものである。
【０００９】
しかし、特許文献１、特許文献２および特許文献３に記載の同期整流回路は、いずれも起動時（ソフトスタート時）に同期スイッチング素子をオフにするため、起動時における同期整流回路の電力損失を低減することができないという問題がある。
【特許文献１】特開平１１−２２０８７４号公報
【特許文献２】特許第３５０１２２６号公報
【特許文献３】特開２００５−３０４２７９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は以上の如き状況に鑑み、起動時において、過電流の発生（電流の吸い込み）を防止しつつ電力損失を低減することが可能な同期整流回路を提供するものである。
【課題を解決するための手段】
【００１１】
本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段を説明する。
【００１２】
即ち、請求項１においては、
直流電流のスイッチングを行うメインスイッチング手段と、
前記メインスイッチング手段に同期してスイッチングを行う同期スイッチング手段と、
を具備し、
起動時に前記メインスイッチング手段のオン時間を徐々に長くするとともに、前記メインスイッチング手段のオフ時間における同期スイッチング手段のオン時間を徐々に長くするものである。
【００１３】
請求項２においては、
前記メインスイッチング手段のオフ時間の開始時に前記同期スイッチング手段のオン時間を開始するものである。
【００１４】
請求項３においては、
前記メインスイッチング手段のオン時間の開始時から所定時間経過後に前記同期スイッチング手段のオン時間を開始するものである。
【００１５】
請求項４においては、
前記メインスイッチング手段のオン時間の中間点と前記同期スイッチング手段のオン時間の中間点とが交互かつ等間隔に現れるように制御するものである。
【００１６】
請求項５においては、
直流電流のスイッチングを行うメインスイッチング手段と、
前記メインスイッチング手段に同期してスイッチングを行う同期スイッチング手段と、
を具備する同期整流回路の同期整流方法であって、
起動時に前記メインスイッチング手段のオン時間を徐々に長くするとともに、前記メインスイッチング手段のオフ時間における同期スイッチング手段のオン時間を徐々に長くするものである。
【００１７】
請求項６においては、
前記メインスイッチング手段のオフ時間の開始時に前記同期スイッチング手段のオン時間を開始するものである。
【００１８】
請求項７においては、
前記メインスイッチング手段のオン時間の開始時から所定時間経過後に前記同期スイッチング手段のオン時間を開始するものである。
【００１９】
請求項８においては、
前記メインスイッチング手段のオン時間の中間点と前記同期スイッチング手段のオン時間の中間点とが交互かつ等間隔に現れるように制御するものである。
【発明の効果】
【００２０】
本発明の効果としては、起動時において、過電流の発生を防止しつつ電力損失を低減することが可能である。
【発明を実施するための最良の形態】
【００２１】
以下では、図１乃至図５を用いて本発明に係る同期整流回路の第一実施例である同期整流回路１００について説明する。なお、同期整流回路１００の制御方法は、本発明に係る同期整流回路の制御方法の第一実施例に対応する。
【００２２】
図１に示す如く、同期整流回路１００は入力された直流電流を所望の電圧に昇圧または降圧して出力する回路であり、主としてメインスイッチング素子１０１、同期スイッチング素子１０２、平滑コイル１０５、平滑コンデンサ１０６、メインドライバ１０７、同期整流ドライバ１０８、制御回路１０９を具備する。
【００２３】
メインスイッチング素子１０１は本発明に係るメインスイッチング手段の実施の一形態であり、同期整流回路１００に入力される直流電流のスイッチングを行うものである。
なお、本実施例のメインスイッチング素子１０１はＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）で構成されるが、高速（所望の周期）でスイッチングが可能であれば他の構成でも良い。
メインスイッチング素子１０１のドレインは同期整流回路１００の入力側（入力端子）に接続され、メインスイッチング素子１０１のソースは同期整流回路１００の出力側（出力端子）に接続される。メインスイッチング素子１０１のゲートは後述するメインドライバ１０７の出力端子に接続される。
【００２４】
同期スイッチング素子１０２は本発明に係る同期スイッチング手段の実施の一形態であり、メインスイッチング素子１０１に同期してスイッチングを行うことにより同期整流回路１００に入力される直流電流の同期整流を行うものである。
【００２５】
ここで、「メインスイッチング手段に同期してスイッチングを行う」とは、主として定常時、すなわち同期整流回路の入力電流および出力電流の電圧比（電流比）が安定した状態のときにおいて、メインスイッチング手段がオンのときに同期スイッチング手段がオフとなり、メインスイッチング手段がオフのときに同期スイッチング手段がオンとなることを指す。
従って、起動時等の非定常時、すなわち同期整流回路の入力電流および出力電流の電圧比（電流比）が安定する前の状態のときにおいて、メインスイッチング手段がオンのときに同期スイッチング手段が必ずオフとなり、メインスイッチング手段がオフのときに同期スイッチング手段が必ずオンとなること、を指すものではない。
【００２６】
同期スイッチング素子１０２のドレインはメインスイッチング素子１０１のソースに接続され、同期スイッチング素子１０２のソースはグラウンドに接続される。同期スイッチング素子１０２のゲートは後述する同期整流ドライバ１０８の出力端子に接続される。
なお、本実施例の同期スイッチング素子１０２はＭＯＳＦＥＴで構成されるが、高速（所望の周期）でスイッチングが可能であれば他の構成でも良い。
【００２７】
平滑コイル１０５および平滑コンデンサ１０６は、それぞれ同期整流回路１００から出力される直流電流を平滑する平滑回路を構成するコイルおよびコンデンサである。
平滑コイル１０５の一端はメインスイッチング素子１０１のソースに接続され、他端は同期整流回路１００の出力側に接続される。平滑コンデンサ１０６の一端は平滑コイル１０５の他端に接続され、平滑コンデンサ１０６の他端はグラウンドに接続される。
【００２８】
メインドライバ１０７はメインスイッチング素子１０１のスイッチング（開閉）を行うものである。
メインドライバ１０７はメインスイッチング素子１０１のゲートに接続され、メインスイッチング素子１０１のゲートを開く（スイッチをオンにする）ための信号を送信する。より具体的には、メインドライバ１０７は後述する同期整流制御回路１１１から取得する動作信号（Ｖｇ１）がＨｉ信号の時にメインスイッチング素子１０１のゲートを開くための信号を送信する。
【００２９】
同期ドライバ１０８は同期スイッチング素子１０２のスイッチング（開閉）を行うものである。
同期ドライバ１０８は同期スイッチング素子１０２のゲートに接続され、同期スイッチング素子１０２のゲートを開く（スイッチをオンにする）ための信号を送信する。より具体的には、同期ドライバ１０８は後述する同期整流制御回路１１１から取得する動作信号（Ｖｇ２）がＨｉ信号の時に同期スイッチング素子１０２のゲートを開くための信号を送信する。
【００３０】
制御回路１０９は同期整流回路１００の動作を制御するものである。
より具体的には、制御回路１０９は、同期整流回路１００の起動時にメインスイッチング素子１０１のオン時間（メインスイッチング素子１０１が連続して開いている時間）を徐々に長くするとともに、メインスイッチング素子１０１のオフ時間（メインスイッチング素子１０１が連続して閉じている時間）における同期スイッチング素子１０２のオン時間を徐々に長くする。
制御回路１０９は主としてＰＷＭ回路１１０、同期整流制御装置１１１、ソフトスタート制御回路１１２等を具備する。
【００３１】
図３および図４に示す如く、ＰＷＭ回路１１０はパルス波（ｃ１）および当該パルス波のオン・オフに同期するランプ波（ａ１）を発生する回路である。ＰＷＭ回路１１０にて発生したパルス波（ｃ１）およびランプ波（ａ１）は、同期整流制御回路１１１に送信される。ＰＷＭ回路１１０によるパルス波（ｃ１）のオン・オフの周期（ΔＴ）、すなわちオン・オフを一回ずつ行うサイクルに要する時間は一定に保持される。
【００３２】
図３および図４に示す如く、同期整流制御回路１１１はＰＷＭ回路１１０から送信されるパルス波（ｃ１）およびランプ波（ａ１）に基づいて、メインドライバ１０７および同期ドライバ１０８に動作信号を送信するタイミングを調整し、ひいてはメインスイッチング素子１０１および同期スイッチング素子１０２のオン・オフのタイミングを調整するものである。
同期整流制御回路１１１は主としてレベルシフト回路１１１ａ、コンパレータ１１１ｂ、コンパレータ１１１ｃを具備する。
【００３３】
レベルシフト回路１１１ａはＰＷＭ回路１１０から送信されるランプ波（ａ１）のレベル（電圧値）を調整する回路である。
レベルシフト回路１１１ａはＰＷＭ回路１１０のランプ波（ａ１）の出力端子に接続されるとともにコンパレータ１１１ｃの非反転入力端子に接続され、ＰＷＭ回路１１０から取得したランプ波（ａ１）をレベルシフトしてランプ波（ｂ１）とし、コンパレータ１１１ｃに送信する。また、レベルシフト回路１１１ａはソフトスタート制御回路１１２に接続され、ソフトスタート制御回路１１２から取得した動作信号に基づいてランプ波（ａ１）からランプ波（ｂ１）へのレベルシフト量を調整する。
【００３４】
コンパレータ１１１ｂはＰＷＭ回路１１０から取得されたランプ波（ａ１）およびパルス波（ｃ１）のレベル（電圧値）を比較した結果に基づいて、メインドライバ１０７に動作信号（Ｖｇ１）を送信するものである。
コンパレータ１１１ｂの反転入力端子はＰＷＭ回路１１０のランプ波（ａ１）の出力端子に接続され、コンパレータ１１１ｂの非反転入力端子はＰＷＭ回路１１０のパルス波（ｃ１）の出力端子に接続され、コンパレータ１１１ｂの出力端子はメインドライバ１０７の入力端子に接続される。
コンパレータ１１１ｂはパルス波（ｃ１）のレベルがランプ波（ａ１）のレベルよりも高いときにはＨｉ信号、パルス波（ｃ１）のレベルがランプ波（ａ１）のレベルよりも低いときにはＬｏ信号をそれぞれ動作信号（Ｖｇ１）としてメインドライバ１０７に送信する。
コンパレータ１１１ｂは動作信号の安定性の観点から内部にヒステリシスを有することが望ましく、動作信号の精度の観点からオフセットが極力小さいことが望ましい。
【００３５】
コンパレータ１１１ｃはレベルシフト回路１１１ａから取得したランプ波（ｂ１）およびＰＷＭ回路１１０から取得したパルス波（ｃ１）のレベル（電圧値）を比較した結果に基づいて、同期ドライバ１０８に動作信号（Ｖｇ２）を送信するものである。
コンパレータ１１１ｃの反転入力端子はＰＷＭ回路１１０のパルス波（ｃ１）の出力端子に接続され、コンパレータ１１１ｃの非反転入力端子はレベルシフト回路１１１ａの出力端子に接続され、コンパレータ１１１ｃの出力端子は同期ドライバ１０８の入力端子に接続される。
コンパレータ１１１ｃはランプ波（ｂ１）のレベルがパルス波（ｃ１）のレベルよりも高いときにはＨｉ信号、ランプ波（ｂ１）のレベルがパルス波（ｃ１）のレベルよりも低いときにはＬｏ信号をそれぞれ動作信号（Ｖｇ２）として同期ドライバ１０８に送信する。
コンパレータ１１１ｃは動作信号の安定性の観点から内部にヒステリシスを有することが望ましく、動作信号の精度の観点からオフセットが極力小さいことが望ましい。
【００３６】
図５にＰＷＭ回路１１０およびレベルシフト回路１１１ａを示す。
ＰＷＭ回路１１０は、電流源１２１・１２２、ダイオード１２３・１２４・１２５・１２６、コンデンサ１２７、抵抗１２８・１２９、コンパレータ１３０等を具備する。
ＰＷＭ回路１１０は電流源１２１を流れる電流Ｉｏｎおよび電流源１２２を流れる電流Ｉｏｆｆの比を調整することにより、パルス波（ｃ１）のデューティ比を調整することができる。
レベルシフト回路１１１ａは電流源１３１・１３２、抵抗１３３・１３４を具備する。
レベルシフト回路１１１ａは電流源１３２を流れる電流Ｉｏｆｆ’の値を調整することにより、ランプ波（ｂ１）のレベル（電圧）を調整することができる。
なお、レベルシフト回路１１１ａは電流源１３１を流れる電流Ｉｏｎ’の値を調整することによりランプ波（ｂ１）と異なるレベルのランプ波をランプ波（ｂ１）と同時に出力することが可能であり、後述する同期整流回路２００におけるレベルシフト回路２１１ａ・２１１ｂとして機能することが可能である。
【００３７】
ソフトスタート制御回路１１２は、同期整流回路１００が現在起動時（非定常時）であるか定常時であるかを判定し、起動時であると判定した場合には、ＰＷＭ回路１１０および同期整流制御装置１１１に動作信号を送信して、メインスイッチング素子１０１のオン時間（メインスイッチング素子１０１が連続して開いている時間）を徐々に長くするとともに、メインスイッチング素子１０１のオフ時間（メインスイッチング素子１０１が連続して閉じている時間）における同期スイッチング素子１０２のオン時間を徐々に長くする操作を行う。
【００３８】
図４に示す如く、起動時にＰＷＭ回路１１０から送信されるパルス波（ｃ１）およびランプ波（ａ１）は所定の周期（ΔＴ）を有し、かつ、パルス波（ｃ１）のオンデューティが徐々に大きくなる。
その結果、同期整流制御回路１１１（コンパレータ１１１ｂ）からメインドライバ１０７に送信される動作信号（Ｖｇ１）は所定の周期（ΔＴ）を有し、かつ、動作信号（Ｖｇ１）に占めるＨｉ信号の割合は徐々に大きくなる。
そして、図２に示す如く、メインスイッチング素子１０１のオン・オフの周期は所定の周期（ΔＴ）を有し、かつ、オン時間が徐々に長くなる（Δｔ１≦Δｔ２≦Δｔ３≦Δｔ４≦Δｔ５≦Δｔ６≦・・・）。
【００３９】
また、起動時にＰＷＭ回路１１０から送信されるランプ波（ａ１）は、レベルシフト回路１１１ａによりそのレベル（電圧）が調整され、ランプ波（ｂ１）としてコンパレータ１１１ｃに送信される。
このとき、図４に示す如く、（Ａ）パルス波（ｃ１）のオフ時間の開始時にランプ波（ｂ１）のレベルがパルス波（ｃ１）のレベルよりも高くなり、（Ｂ）パルス波（ｃ１）のオフ時間の途中（またはパルス波（ｃ１）のオフ時間の終了時）にランプ波（ｂ１）のレベルがパルス波（ｃ１）のレベルよりも低くなり、かつ、（Ｃ）「パルス波（ｃ１）のオフ時間の開始時」から「ランプ波（ｂ１）のレベルがパルス波（ｃ１）のレベルよりも低くなる時」までに要する時間が徐々に長くなるように、レベルシフト回路１１１ａによるランプ波（ｂ１）のレベル調整が行われる。
その結果、同期整流制御回路１１１（コンパレータ１１１ｃ）から同期ドライバ１０８に送信される動作信号（Ｖｇ２）は所定の周期（ΔＴ）を有し、かつ、動作信号（Ｖｇ２）に占めるＨｉ信号の割合が大きくなる。
そして、図２に示す如く、同期スイッチング素子１０２のオン・オフの周期は所定の周期（ΔＴ）を有し、かつ、オン時間も徐々に長くなる（δｔ１≦δｔ２≦δｔ３≦δｔ４≦δｔ５≦・・・）。
【００４０】
また、本実施例の場合、同期スイッチング素子１０２のオン時間の開始時は、メインスイッチング素子１０１のオフ時間の開始時となる。
【００４１】
なお、ソフトスタート制御回路１１２による同期整流回路１００が現在起動時（非定常時）であるか定常時であるかの判定は、同期整流回路１００の出力電圧が所定の値に到達した時点で「起動時」が終了する構成としても良く、起動開始から所定時間経過後に「起動時」が終了する構成としても良い。
また、メインスイッチング素子１０１および同期スイッチング素子１０２のオン時間を「徐々に長くする」方法については、同期整流回路１００の出力電圧に連動して長くする構成としても良く、予め「起動時」の開始時点から終了時点までのオン時間をそれぞれ設定する構成としても良い。
さらに、同期整流回路１００は一つの半導体チップからなる構成としても良く、複数の半導体チップからなる構成としても良い。
【００４２】
以上の如く、同期整流回路１００は、
直流電流のスイッチングを行うメインスイッチング素子１０１と、
メインスイッチング素子１０１に同期してスイッチングを行う同期スイッチング素子１０２と、
を具備し、
起動時にメインスイッチング素子１０１のオン時間を徐々に長くするとともに、メインスイッチング素子１０１のオフ時間における同期スイッチング素子１０２のオン時間を徐々に長くするものである。
また、同期整流回路１００は、
メインスイッチング素子１０１のオフ時間の開始時に同期スイッチング素子１０２のオン時間を開始するものである。
【００４３】
このように構成することは、以下の利点を有する。
すなわち、同期整流回路１００は起動時にメインスイッチング素子１０１のオン時間を徐々に長くすることにより、従来の同期整流回路と同様、起動時における過電流の発生（電流の吸い込み）を防止することが可能である。
また、起動時かつメインスイッチング素子１０１のオフ時間において、同期スイッチング素子１０２のオン時間を徐々に長くすることにより、（Ａ）同期整流回路１００の出力電圧が低く、過電流の発生が顕著になり易い「起動時の初期段階」には、同期スイッチング素子１０２のオン時間が短いため、「起動時における過電流の発生を抑制する効果」を減殺することを防止することが可能であるとともに、（Ｂ）同期整流回路１００の出力電圧が定常時に近いレベルまで上昇することにより比較的過電流の発生が起こりにくくなる「起動時の後期段階」には、同期スイッチング素子１０２のオン時間が長くなってくるため、定常時における同期整流回路と同様、同期スイッチング素子１０２の寄生ダイオードを還流電流が通過することに起因する電力損失を低減することが可能である。
【００４４】
また、従来の同期整流回路では、ソフトスタートの開始時には同期スイッチング素子をオフにしておき、ソフトスタートの終了時に同期スイッチング素子を定常時におけるデューティ比でオンにするため、同期スイッチング素子をオンにしたときに出力電圧の変動が大きいという問題があったが、同期整流回路１００は起動開始時から同期スイッチング素子１０２のオン時間を徐々に長くしていくため、ソフトスタートの終了時、すなわち起動時から定常時に移行する時点では既に定常時とほぼ同様のデューティ比で同期スイッチング素子１０２のオン・オフを繰り返しており、定常時に入った時点で出力電圧が大きく変動することが無い。
【００４５】
さらに、従来の同期整流回路では、起動時に同期スイッチング素子を強制的にオフするための回路を別途設ける必要があったが、同期整流回路１００はこのような回路を設ける必要が無く、起動時の制御（ソフトスタートの制御）を行うための回路を同期整流回路１００の一部として構成することが可能であり、省スペース化、省コスト化に寄与する。
【００４６】
以下では、図６乃至図９を用いて本発明に係る同期整流回路の第二実施例である同期整流回路２００について説明する。なお、同期整流回路２００の制御方法は、本発明に係る同期整流回路の制御方法の第二実施例に対応する。
【００４７】
図６に示す如く、同期整流回路２００は入力された直流電流を所望の電圧に昇圧または降圧して出力する回路であり、主としてメインスイッチング素子２０１、同期スイッチング素子２０２、平滑コイル２０５、平滑コンデンサ２０６、メインドライバ２０７、同期整流ドライバ２０８、制御回路２０９を具備する。
なお、メインスイッチング素子２０１、同期スイッチング素子２０２、平滑コイル２０５、平滑コンデンサ２０６、メインドライバ２０７、同期整流ドライバ２０８の各機能については、上述の同期整流回路１００において対応するものと略同様であるため、説明を省略する。
【００４８】
制御回路２０９は同期整流回路２００の動作を制御するものである。
より具体的には、制御回路２０９は、同期整流回路２００の起動時にメインスイッチング素子２０１のオン時間を徐々に長くするとともに、メインスイッチング素子２０１のオフ時間における同期スイッチング素子２０２のオン時間を徐々に長くする。
制御回路２０９は主としてＰＷＭ回路２１０、同期整流制御装置２１１、ソフトスタート制御回路２１２等を具備する。
【００４９】
図８および図９に示す如く、ＰＷＭ回路２１０はパルス波（ｃ２）および当該パルス波のオン・オフに同期するランプ波（ａ２）を発生する回路である。ＰＷＭ回路２１０にて発生したパルス波（ｃ２）およびランプ波（ａ２）は、同期整流制御回路２１１に送信される。ＰＷＭ回路２１０によるパルス波（ｃ２）のオン・オフの周期（ΔＴ）は一定に保持される。
【００５０】
図８および図９に示す如く、同期整流制御回路２１１はＰＷＭ回路２１０から送信されるパルス波（ｃ２）およびランプ波（ａ２）に基づいて、メインドライバ２０７および同期ドライバ２０８に動作信号を送信するタイミングを調整し、ひいてはメインスイッチング素子２０１および同期スイッチング素子２０２のオン・オフのタイミングを調整するものである。
同期整流制御回路２１１は主としてレベルシフト回路２１１ａ、レベルシフト回路２１１ｂ、コンパレータ２１１ｃ、コンパレータ２１１ｄを具備する。
【００５１】
レベルシフト回路２１１ａはＰＷＭ回路２１０から送信されるランプ波（ａ２）のレベル（電圧値）を調整する回路である。
レベルシフト回路２１１ａはＰＷＭ回路２１０のランプ波（ａ２）の出力端子に接続されるとともにコンパレータ２１１ｃの反転入力端子に接続され、ＰＷＭ回路２１０から取得したランプ波（ａ２）をレベルシフトしてランプ波（ｂ２）とし、コンパレータ２１１ｃに送信する。また、レベルシフト回路２１１ａはソフトスタート制御回路２１２に接続され、ソフトスタート制御回路２１２から取得した動作信号に基づいてランプ波（ａ２）からランプ波（ｂ２）へのレベルシフト量を調整する。
【００５２】
レベルシフト回路２１１ｂはレベルシフト回路２１１ａと同様に、ＰＷＭ回路２１０から送信されるランプ波（ａ２）のレベル（電圧値）を調整する回路である。
レベルシフト回路２１１ｂはＰＷＭ回路２１０のランプ波（ａ２）の出力端子に接続されるとともにコンパレータ２１１ｄの非反転入力端子に接続され、ＰＷＭ回路２１０から取得したランプ波（ａ２）をレベルシフトしてランプ波（ｄ２）とし、コンパレータ２１１ｄに送信する。また、レベルシフト回路２１１ｂはソフトスタート制御回路２１２に接続され、ソフトスタート制御回路２１２から取得した動作信号に基づいてランプ波（ａ２）からランプ波（ｄ２）へのレベルシフト量を調整する。
【００５３】
コンパレータ２１１ｃはＰＷＭ回路２１０から取得されたランプ波（ａ２）およびパルス波（ｃ２）のレベル（電圧値）を比較した結果に基づいて、メインドライバ２０７に動作信号（Ｖｇ１）を送信するものである。
コンパレータ２１１ｃの反転入力端子はレベルシフト回路２１１ａのランプ波（ｂ２）の出力端子に接続され、コンパレータ２１１ｃの非反転入力端子ＰＷＭ回路２１０のパルス波（ｃ２）の出力端子に接続され、コンパレータ２１１ｃの出力端子はメインドライバ２０７の入力端子に接続される。
コンパレータ２１１ｃはパルス波（ｃ２）のレベルがランプ波（ｂ２）のレベルよりも高いときにはＨｉ信号、パルス波（ｃ２）のレベルがランプ波（ｂ２）のレベルよりも低いときにはＬｏ信号をそれぞれ動作信号（Ｖｇ１）としてメインドライバ２０７に送信する。
コンパレータ２１１ｃは動作信号の安定性の観点から内部にヒステリシスを有することが望ましく、動作信号の精度の観点からオフセットが極力小さいことが望ましい。
【００５４】
コンパレータ２１１ｄはレベルシフト回路２１１ｂから取得したランプ波（ｄ２）およびＰＷＭ回路２１０から取得したパルス波（ｃ２）のレベル（電圧値）を比較した結果に基づいて、同期ドライバ２０８に動作信号（Ｖｇ２）を送信するものである。
コンパレータ２１１ｄの反転入力端子はＰＷＭ回路２１０のパルス波（ｃ２）の出力端子に接続され、コンパレータ２１１ｄの非反転入力端子はレベルシフト回路２１１ｂの出力端子に接続され、コンパレータ２１１ｄの出力端子は同期ドライバ２０８の入力端子に接続される。
コンパレータ２１１ｄはランプ波（ｄ２）のレベルがパルス波（ｃ２）のレベルよりも高いときにはＨｉ信号、ランプ波（ｄ２）のレベルがパルス波（ｃ２）のレベルよりも低いときにはＬｏ信号をそれぞれ動作信号（Ｖｇ２）として同期ドライバ２０８に送信する。
コンパレータ２１１ｄは動作信号の安定性の観点から内部にヒステリシスを有することが望ましく、動作信号の精度の観点からオフセットが極力小さいことが望ましい。
【００５５】
ソフトスタート制御回路２１２は、同期整流回路２００が現在起動時（非定常時）であるか定常時であるかを判定し、起動時であると判定した場合には、同期整流制御装置２１１に動作信号を送信して、メインスイッチング素子２０１のオン時間を徐々に長くするとともに、メインスイッチング素子２０１のオフ時間における同期スイッチング素子２０２のオン時間を徐々に長くする操作を行う。
【００５６】
図９に示す如く、起動時にＰＷＭ回路２１０から送信されるパルス波（ｃ２）、およびＰＷＭ回路２１０から送信されるランプ波（ａ２）をレベルシフト回路２１１ａによりレベル調整されたランプ波（ｂ２）は、所定の周期（ΔＴ）を有し、パルス波（ｃ２）のオンデューティは一定に保持される。
このとき、図９に示す如く、（Ａ）パルス波（ｃ２）のオン時間の開始時にランプ波（ｂ２）のレベルがパルス波（ｃ２）のレベルよりも低くなり、（Ｂ）パルス波（ｃ２）のオン時間の途中（またはパルス波（ｃ２）のオン時間の終了時）にランプ波（ｂ２）のレベルがパルス波（ｃ２）のレベルよりも高くなり、かつ、（Ｃ）「パルス波（ｃ２）のオン時間の開始時」から「ランプ波（ｂ２）のレベルがパルス波（ｃ２）のレベルよりも高くなる時」までに要する時間が徐々に長くなるように、レベルシフト回路２１１ａによるランプ波（ｂ２）のレベル調整が行われる。
その結果、同期整流制御回路２１１（コンパレータ２１１ｃ）からメインドライバ２０７に送信される動作信号（Ｖｇ１）は所定の周期（ΔＴ）を有し、かつ、動作信号（Ｖｇ１）に占めるＨｉ信号の割合は徐々に大きくなる。
そして、図７に示す如く、メインスイッチング素子２０１のオン・オフの周期は所定の周期（ΔＴ）を有し、かつ、オン時間が徐々に長くなる（Δｔ１≦Δｔ２≦Δｔ３≦Δｔ４≦Δｔ５≦Δｔ６≦・・・）。
【００５７】
また、起動時にＰＷＭ回路２１０から送信されるランプ波（ａ２）は、レベルシフト回路２１１ｂによりそのレベル（電圧）が調整され、ランプ波（ｄ２）としてコンパレータ２１１ｄに送信される。
このとき、図９に示す如く、（Ａ）パルス波（ｃ２）のオフ時間の開始時にランプ波（ｄ２）のレベルがパルス波（ｃ２）のレベルよりも高くなり、（Ｂ）パルス波（ｃ２）のオフ時間の途中（またはパルス波（ｃ２）のオフ時間の終了時）にランプ波（ｄ２）のレベルがパルス波（ｃ２）のレベルよりも低くなり、かつ、（Ｃ）「パルス波（ｃ２）のオフ時間の開始時」から「ランプ波（ｄ２）のレベルがパルス波（ｃ２）のレベルよりも低くなる時」までに要する時間が徐々に長くなるように、レベルシフト回路２１１ｂによるランプ波（ｄ２）のレベル調整が行われる。
その結果、同期整流制御回路２１１（コンパレータ２１１ｄ）から同期ドライバ２０８に送信される動作信号（Ｖｇ２）は所定の周期（ΔＴ）を有し、かつ、動作信号（Ｖｇ２）に占めるＨｉ信号の割合が大きくなる。
そして、図７に示す如く、同期スイッチング素子２０２のオン・オフの周期は所定の周期（ΔＴ）を有し、かつ、オン時間も徐々に長くなる（δｔ１≦δｔ２≦δｔ３≦δｔ４≦δｔ５≦・・・）。
【００５８】
また、本実施例の場合、同期スイッチング素子２０２のオン時間の開始時は、メインスイッチング素子２０１のオン時間の開始時から所定時間経過後となる。
なお、本実施例では、同期スイッチング素子２０２のオン時間の開始時は、メインスイッチング素子２０１のオン時間の開始時からパルス波（ｃ２）のオン時間（Δｔｐ）が経過した後となる構成であるが、これに限定されず、「パルス波（ｃ２）のオン時間」と異なる「他の所定時間」を設定しても良い。
【００５９】
以上の如く、同期整流回路２００は、
直流電流のスイッチングを行うメインスイッチング素子２０１と、
メインスイッチング素子２０１に同期してスイッチングを行う同期スイッチング素子２０２と、
を具備し、
起動時にメインスイッチング素子２０１のオン時間を徐々に長くするとともに、メインスイッチング素子２０１のオフ時間における同期スイッチング素子２０２のオン時間を徐々に長くするものである。
また、同期整流回路２００は、
メインスイッチング素子２０１のオン時間の開始時から所定時間（Δｔｐ）経過後に同期スイッチング素子２０２のオン時間を開始するものである。
【００６０】
このように構成することは、以下の利点を有する。
すなわち、同期整流回路２００は起動時にメインスイッチング素子２０１のオン時間を徐々に長くすることにより、従来の同期整流回路と同様、起動時における過電流の発生（電流の吸い込み）を防止することが可能である。
また、起動時かつメインスイッチング素子２０１のオフ時間において、同期スイッチング素子２０２のオン時間を徐々に長くすることにより、（Ａ）同期整流回路２００の出力電圧が低く、過電流の発生が顕著になり易い「起動時の初期段階」には、同期スイッチング素子２０２のオン時間が短いため、「起動時における過電流の発生を抑制する効果」を減殺することを防止することが可能であるとともに、（Ｂ）同期整流回路２００の出力電圧が定常時に近いレベルまで上昇することにより比較的過電流の発生が起こりにくくなる「起動時の後期段階」には、同期スイッチング素子２０２のオン時間が長くなってくるため、定常時における同期整流回路と同様、同期スイッチング素子２０２の寄生ダイオードを還流電流が通過することに起因する電力損失を低減することが可能である。
【００６１】
また、従来の同期整流回路では、ソフトスタートの開始時には同期スイッチング素子をオフにしておき、ソフトスタートの終了時に同期スイッチング素子を定常時におけるデューティ比でオンにするため、同期スイッチング素子をオンにしたときに出力電圧の変動が大きいという問題があったが、同期整流回路２００は起動開始時から同期スイッチング素子２０２のオン時間を徐々に長くしていくため、ソフトスタートの終了時、すなわち起動時から定常時に移行する時点では既に定常時とほぼ同様のデューティ比で同期スイッチング素子２０２のオン・オフを繰り返しており、定常時に入った時点で出力電圧が大きく変動することが無い。
【００６２】
以下では、図１０乃至図１３を用いて本発明に係る同期整流回路の第三実施例である同期整流回路３００について説明する。なお、同期整流回路３００の制御方法は、本発明に係る同期整流回路の制御方法の第三実施例に対応する。
【００６３】
図１０に示す如く、同期整流回路３００は入力された直流電流を所望の電圧に昇圧または降圧して出力する回路であり、主としてメインスイッチング素子３０１、同期スイッチング素子３０２、平滑コイル３０５、平滑コンデンサ３０６、メインドライバ３０７、同期整流ドライバ３０８、制御回路３０９を具備する。
なお、メインスイッチング素子３０１、同期スイッチング素子３０２、平滑コイル３０５、平滑コンデンサ３０６、メインドライバ３０７、同期整流ドライバ３０８の各機能については、上述の同期整流回路１００において対応するものと略同様であるため、説明を省略する。
【００６４】
制御回路３０９は同期整流回路３００の動作を制御するものである。
より具体的には、制御回路３０９は、同期整流回路３００の起動時にメインスイッチング素子３０１のオン時間を徐々に長くするとともに、メインスイッチング素子３０１のオフ時間における同期スイッチング素子３０２のオン時間を徐々に長くする。
制御回路３０９は主としてＰＷＭ回路３１０、同期整流制御装置３１１、ソフトスタート制御回路３１２等を具備する。
【００６５】
図１２および図１３に示す如く、ＰＷＭ回路３１０はランプ波（ａ３）および基準電圧（ｅ３）を発生する回路である。ＰＷＭ回路２１０にて発生したランプ波（ａ３）および基準電圧（ｅ３）は、同期整流制御回路３１１に送信される。ＰＷＭ回路３１０により発生されるランプ波（ａ３）の周期（ΔＴ）は一定に保持され、かつ、ランプ波（ａ３）の形状は
【００６６】
図１２および図１３に示す如く、同期整流制御回路３１１はＰＷＭ回路３１０から送信されるランプ波（ａ３）および基準電圧（ｅ３）に基づいて、メインドライバ３０７および同期ドライバ３０８に動作信号を送信するタイミングを調整し、ひいてはメインスイッチング素子３０１および同期スイッチング素子３０２のオン・オフのタイミングを調整するものである。
同期整流制御回路３１１は主としてレベルシフト回路３１１ａ、コンパレータ３１１ｂ、コンパレータ３１１ｃを具備する。
【００６７】
レベルシフト回路３１１ａはＰＷＭ回路２１０から送信されるランプ波（ａ３）のレベル（電圧値）を調整する回路である。
レベルシフト回路３１１ａはＰＷＭ回路３１０の基準電圧（ｅ３）の出力端子に接続されるとともにコンパレータ３１１ｂの反転入力端子およびコンパレータ３１１ｃの非反転入力端子に接続され、ＰＷＭ回路３１０から取得した基準電圧（ｅ３）をレベルシフトしてそれぞれシフト電圧（ｂ３）およびシフト電圧（ｃ３）とし、シフト電圧（ｂ３）をコンパレータ３１１ｂ、シフト電圧（ｃ３）をコンパレータ３１１ｃにそれぞれ送信する。
また、レベルシフト回路３１１ａはソフトスタート制御回路３１２に接続され、ソフトスタート制御回路３１２から取得した動作信号に基づいて基準電圧（ｅ３）からシフト電圧（ｂ３）およびシフト電圧（ｃ３）へのレベルシフト量を調整する。
【００６８】
コンパレータ３１１ｂはＰＷＭ回路３１０から取得されたランプ波（ａ３）およびレベルシフト回路３１１ａから取得されたシフト電圧（ｂ３）のレベル（電圧値）を比較した結果に基づいて、メインドライバ３０７に動作信号（Ｖｇ１）を送信するものである。
コンパレータ３１１ｂの反転入力端子はレベルシフト回路３１１ａのシフト電圧（ｂ３）の出力端子に接続され、コンパレータ３１１ｂの非反転入力端子ＰＷＭ回路３１０のランプ波（ａ３）の出力端子に接続され、コンパレータ３１１ｂの出力端子はメインドライバ３０７の入力端子に接続される。
コンパレータ３１１ｂはランプ波（ａ３）のレベルがシフト電圧（ｂ３）のレベルよりも高いときにはＨｉ信号、ランプ波（ａ３）のレベルがシフト電圧（ｂ３）のレベルよりも低いときにはＬｏ信号をそれぞれ動作信号（Ｖｇ１）としてメインドライバ３０７に送信する。
コンパレータ３１１ｂは動作信号の安定性の観点から内部にヒステリシスを有することが望ましく、動作信号の精度の観点からオフセットが極力小さいことが望ましい。
【００６９】
コンパレータ３１１ｃはＰＷＭ回路３１０から取得されたランプ波（ａ３）およびレベルシフト回路３１１ａから取得されたシフト電圧（ｃ３）のレベル（電圧値）を比較した結果に基づいて、同期ドライバ３０８に動作信号（Ｖｇ２）を送信するものである。
コンパレータ３１１ｃの反転入力端子はＰＷＭ回路３１０のランプ波（ａ３）の出力端子に接続され、コンパレータ３１１ｃの非反転入力端子はレベルシフト回路３１１ａのシフト電圧（ｃ３）の出力端子に接続され、コンパレータ３１１ｃの出力端子は同期ドライバ３０８の入力端子に接続される。
コンパレータ３１１ｃはシフト電圧（ｃ３）のレベルがランプ波（ａ３）のレベルよりも高いときにはＨｉ信号、シフト電圧（ｃ３）のレベルがランプ波（ａ３）のレベルよりも低いときにはＬｏ信号をそれぞれ動作信号（Ｖｇ２）として同期ドライバ３０８に送信する。
コンパレータ３１１ｃは動作信号の安定性の観点から内部にヒステリシスを有することが望ましく、動作信号の精度の観点からオフセットが極力小さいことが望ましい。
【００７０】
ソフトスタート制御回路３１２は、同期整流回路３００が現在起動時（非定常時）であるか定常時であるかを判定し、起動時であると判定した場合には、同期整流制御装置３１１に動作信号を送信して、メインスイッチング素子３０１のオン時間を徐々に長くするとともに、メインスイッチング素子３０１のオフ時間における同期スイッチング素子３０２のオン時間を徐々に長くする操作を行う。
【００７１】
図１３に示す如く、起動時にＰＷＭ回路３１０から送信されるランプ波（ａ３）は、所定の周期（ΔＴ）を有する。また、本実施例におけるランプ波（ａ３）は電圧上昇部分の時間が（１／２）×ΔＴ、電圧降下部分の時間が（１／２）×ΔＴの対称型のランプ波からなる。また、起動時にＰＷＭ回路３１０から送信される基準電圧（ｅ３）は、レベルシフト回路３１１ａによりそのレベル（電圧）が調整され、シフト電圧（ｂ３）としてコンパレータ３１１ｂに送信されるとともに、シフト電圧（ｃ３）としてコンパレータ３１１ｃに送信される。
このとき、図１３に示す如く、レベルシフト回路３１１ａがシフト電圧（ｂ３）を段階的に降下させる調整を行うことにより、ランプ波（ａ３）のレベルがシフト電圧（ｂ３）のレベルよりも高くなる時間が徐々に長くなるようにする。
その結果、同期整流制御回路３１１（コンパレータ３１１ｂ）からメインドライバ３０７に送信される動作信号（Ｖｇ１）は所定の周期（ΔＴ）を有し、かつ、動作信号（Ｖｇ１）に占めるＨｉ信号の割合は徐々に大きくなる。
そして、図１１に示す如く、メインスイッチング素子３０１のオン時間の中間点（オン時間開始時点とオン時間の終了時点の中間となる時点）から次のオン時間の中間点までの周期は所定の周期（ΔＴ）を有し、かつ、オン時間が徐々に長くなる（Δｔ１≦Δｔ２≦Δｔ３≦Δｔ４≦Δｔ５≦Δｔ６≦・・・）。
【００７２】
また、図１３に示す如く、レベルシフト回路３１１ａがシフト電圧（ｃ３）を段階的に上昇させる調整を行うことにより、シフト電圧（ｃ３）のレベルがランプ波（ａ３）のレベルよりも高くなる時間が徐々に長くなるようにする。
その結果、同期整流制御回路３１１（コンパレータ３１１ｃ）から同期ドライバ３０８に送信される動作信号（Ｖｇ２）は所定の周期（ΔＴ）を有し、かつ、動作信号（Ｖｇ２）に占めるＨｉ信号の割合が大きくなる。
そして、図１１に示す如く、同期スイッチング素子３０２のオン時間の中間点（オン時間開始時点とオン時間の終了時点の中間となる時点）から次のオン時間の中間点までの周期は所定の周期（ΔＴ）を有し、かつ、オン時間が徐々に長くなる（δｔ１≦δｔ２≦δｔ３≦δｔ４≦δｔ５≦・・・）。
【００７３】
本実施例の場合、ランプ波（ａ３）を対称形とし、シフト電圧（ｂ３）およびシフト電圧（ｃ３）を段階的に上昇または降下させることにより、メインスイッチング素子３０１のオン時間の中間点と同期スイッチング素子３０２のオン時間の中間点とが交互かつ等間隔（（１／２）×ΔＴ）に現れるように制御することが可能である。
【００７４】
以上の如く、同期整流回路３００は、
直流電流のスイッチングを行うメインスイッチング素子３０１と、
メインスイッチング素子３０１に同期してスイッチングを行う同期スイッチング素子３０２と、
を具備し、
起動時にメインスイッチング素子３０１のオン時間を徐々に長くするとともに、メインスイッチング素子３０１のオフ時間における同期スイッチング素子３０２のオン時間を徐々に長くするものである。
また、同期整流回路３００は、
メインスイッチング素子３０１のオン時間の中間点と同期スイッチング素子３０２のオン時間の中間点とが交互かつ等間隔に現れるように制御するものである。
【００７５】
このように構成することは、以下の利点を有する。
すなわち、同期整流回路３００は起動時にメインスイッチング素子３０１のオン時間を徐々に長くすることにより、従来の同期整流回路と同様、起動時における過電流の発生（電流の吸い込み）を防止することが可能である。
また、起動時かつメインスイッチング素子３０１のオフ時間において、同期スイッチング素子３０２のオン時間を徐々に長くすることにより、（Ａ）同期整流回路３００の出力電圧が低く、過電流の発生が顕著になり易い「起動時の初期段階」には、同期スイッチング素子３０２のオン時間が短いため、「起動時における過電流の発生を抑制する効果」を減殺することを防止することが可能であるとともに、（Ｂ）同期整流回路３００の出力電圧が定常時に近いレベルまで上昇することにより比較的過電流の発生が起こりにくくなる「起動時の後期段階」には、同期スイッチング素子３０２のオン時間が長くなってくるため、定常時における同期整流回路と同様、同期スイッチング素子３０２の寄生ダイオードを還流電流が通過することに起因する電力損失を低減することが可能である。
【００７６】
また、従来の同期整流回路では、ソフトスタートの開始時には同期スイッチング素子をオフにしておき、ソフトスタートの終了時に同期スイッチング素子を定常時におけるデューティ比でオンにするため、同期スイッチング素子をオンにしたときに出力電圧の変動が大きいという問題があったが、同期整流回路３００は起動開始時から同期スイッチング素子３０２のオン時間を徐々に長くしていくため、ソフトスタートの終了時、すなわち起動時から定常時に移行する時点では既に定常時とほぼ同様のデューティ比で同期スイッチング素子３０２のオン・オフを繰り返しており、定常時に入った時点で出力電圧が大きく変動することが無い。
【００７７】
さらに、従来の同期整流回路では、起動時に同期スイッチング素子を強制的にオフするための回路を別途設ける必要があったが、同期整流回路３００はこのような回路を設ける必要が無く、起動時の制御（ソフトスタートの制御）を行うための回路を同期整流回路３００の一部として構成することが可能であり、省スペース化、省コスト化に寄与する。
【図面の簡単な説明】
【００７８】
【図１】本発明に係る同期整流回路の第一実施例を示す図。
【図２】本発明に係る同期整流回路の第一実施例の起動時におけるスイッチング動作および出力電流を示す図。
【図３】本発明に係る同期整流回路の第一実施例の制御回路を示す図。
【図４】本発明に係る同期整流回路の第一実施例の制御回路の起動時におけるタイムチャートを示す図。
【図５】本発明に係る同期整流回路の第一実施例のＰＷＭ回路およびレベルシフト回路を示す図。
【図６】本発明に係る同期整流回路の第二実施例を示す図。
【図７】本発明に係る同期整流回路の第二実施例の起動時におけるスイッチング動作および出力電流を示す図。
【図８】本発明に係る同期整流回路の第二実施例の制御回路を示す図。
【図９】本発明に係る同期整流回路の第二実施例の制御回路の起動時におけるタイムチャートを示す図。
【図１０】本発明に係る同期整流回路の第三実施例を示す図。
【図１１】本発明に係る同期整流回路の第三実施例の起動時におけるスイッチング動作および出力電流を示す図。
【図１２】本発明に係る同期整流回路の第三実施例の制御回路を示す図。
【図１３】本発明に係る同期整流回路の第三実施例の制御回路の起動時におけるタイムチャートを示す図。
【図１４】従来の同期整流回路を示す図。
【図１５】従来の同期整流回路におけるスイッチング動作および出力電流を示す図。
【符号の説明】
【００７９】
１００    同期整流回路（第一実施例）
１０１    メインスイッチング素子（メインスイッチング手段）
１０２    同期スイッチング素子（同期スイッチング手段）
【図１】
2008048468.tif 000003
【図２】
2008048468.tif 000004
【図３】
2008048468.tif 000005
【図４】
2008048468.tif 000006
【図５】
2008048468.tif 000007
【図６】
2008048468.tif 000008
【図７】
2008048468.tif 000009
【図８】
2008048468.tif 000010
【図９】
2008048468.tif 000011
【図１０】
2008048468.tif 000012
【図１１】
2008048468.tif 000013
【図１２】
2008048468.tif 000014
【図１３】
2008048468.tif 000015
【図１４】
2008048468.tif 000016
【図１５】
2008048468.tif 000017