(57)【要約】【課題】高価な乗算回路を必要とせずに、簡単な回路で２点直線補間の演算を高速に行える波形生成装置を提供する。【解決手段】波形データを読み出すサンプリング時間間隔をｗ、あるサンプリング時刻に対応するアドレスのサンプル値をａ、次のサンプリング時刻に対応するアドレスのサンプル値をｂ、ａとｂの間の補間点における波の高さをｃ、補間点のアドレスの小数部をｐとしたとき、補間処理部２に、ｈ＝ｂ−ａを算出する第１の演算手段と、ｘ＝ｈｐ／ｗを算出する第２の演算手段と、ｃ＝ａ＋ｘを算出する第３の演算手段とを設け、第２の演算手段を、ｐの値に対して１ビット変換を行う１ビットΔΣ変調器４１と、この１ビットΔΣ変調器４１の出力にｈの値を乗じる乗算器４２とから構成する。【選択図】図２
2008139556.tif 000002
【特許請求の範囲】
【請求項１】
波形メモリに記憶されている波形データを読み出して所定の波形を生成する波形生成装置において、
前記波形データに基づき波長の変換された波形を生成する際に、当該波形データに対して２点直線補間処理を行う補間手段を備え、
前記波形データを読み出す場合のサンプリング時間間隔をｗ、あるサンプリング時刻に対応するアドレスのサンプル値をａ、次のサンプリング時刻に対応するアドレスのサンプル値をｂ、ａとｂの間の補間点における波の高さをｃ、前記補間点のアドレスの小数部をｐとしたとき、
前記補間手段は、ｈ＝ｂ−ａを算出する第１の演算手段と、この第１の演算手段で算出されたｈの値に基づいてｘ＝ｈｐ／ｗを算出する第２の演算手段と、この第２の演算手段で算出されたｘの値に基づいてｃ＝ａ＋ｘを算出する第３の演算手段とを備え、
前記第２の演算手段は、前記ｐの値に対して１ビット変換を行う１ビットΔΣ変調器と、この１ビットΔΣ変調器の出力にｈの値を乗じる乗算器とから構成されていることを特徴とする波形生成装置。
【請求項２】
波形メモリに記憶されている波形データを読み出して所定の波形を生成する波形生成装置において、
前記波形データに基づき波長の変換された波形を生成する際に、当該波形データに対して２点直線補間処理を行う補間手段を備え、
前記波形データを読み出す場合のサンプリング時間間隔をｗ、あるサンプリング時刻に対応するアドレスのサンプル値をａ、次のサンプリング時刻に対応するアドレスのサンプル値をｂ、ａとｂの間の補間点における波の高さをｃ、前記補間点のアドレスの小数部をｐとしたとき、
前記補間手段は、ｈ＝ｂ−ａを算出する第１の演算手段と、この第１の演算手段で算出されたｈの値に基づいてｘ＝ｈｐ／ｗを算出する第２の演算手段と、この第２の演算手段で算出されたｘの値に基づいてｃ＝ａ＋ｘを算出する第３の演算手段とを備え、
前記第２の演算手段は、前記ｈの値に対して１ビット変換を行う１ビットΔΣ変調器と、この１ビットΔΣ変調器の出力にｐの値を乗じる乗算器とから構成されていることを特徴とする波形生成装置。
【請求項３】
請求項１または請求項２に記載の波形生成装置において、
前記１ビットΔΣ変調器のフィードバックゲインをｗまたはｗの整数倍としたことを特徴とする波形生成装置。
【請求項４】
請求項１または請求項２に記載の波形生成装置と、
前記波形生成装置で生成された音の波形に対して、所定の信号処理を行って音を出力する信号処理部と、
を備えたことを特徴とする音源用シンセサイザ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、波形メモリに記憶されている波形データを読み出して所定の波形を生成する波形生成装置、およびそれを用いた音源用シンセサイザに関するものである。
【背景技術】
【０００２】
一般に、音源用シンセサイザは、楽器の音をサンプリングして得られる波形データを記憶した波形メモリを備え、この波形メモリから読み出した波形データに対して所定の処理を行い、楽音を出力するように構成されている。波形データはデジタル値で表現されるが、波をデジタル表現する変調方式として代表的なものにＰＣＭ（Pulse Code Modulation）方式がある。ＰＣＭ方式では、それぞれの時刻における波の高さが数値で表現される。このようなデジタル値で表現された波は、数学的手法によって波長の変換が可能である。波長変換は、楽音のピッチを上げたり下げたりする場合に必要となる処理である。
【０００３】
図３は、ＰＣＭ方式により変調された波形を示す図であり、Ｓ１は波形メモリに記憶されているＰＣＭ波形、Ｓ２はＳ１を波長変換した場合のＰＣＭ波形である。Ｓ１の波長λに対して、Ｓ２の波長はλ×ｎ（ｎ倍）に変換されている。なお、ここでは便宜上、ＰＣＭ波形Ｓ１，Ｓ２を連続波として描いてあるが、実際のＰＣＭ波形Ｓ１，Ｓ２はもちろん連続波ではなく、所定時間間隔でサンプリングされた離散的な信号となる。
【０００４】
図４は、上述したような波長変換を行う場合の代表的な手法を説明する原理図である。波形Ｓ１において黒丸で示したＰ１，Ｐ２，Ｐ３，…は、波形メモリに実際に記憶されているＰＣＭ波形のサンプル値（＝ｋ１，ｋ２，ｋ３，…）である。これらの各サンプル値Ｐ１，Ｐ２，Ｐ３，…は、サンプリング時刻ｔ１，ｔ２，ｔ３，…において読み出され、ＰＣＭ波形Ｓ１が生成される。なお、便宜上サンプリング時間間隔Δｔは、実際よりも粗くしてある。
【０００５】
このＰＣＭ波形Ｓ１に基づいて、波長がｎ倍のＰＣＭ波形Ｓ２を生成するには、サンプリング時間間隔をΔｔ／ｎにして、各サンプリング時刻（読み出し点）における波形Ｓ１のサンプル値を読み出す。ここでは、簡単のためにｎ＝２、すなわち波形Ｓ１の波長を２倍に伸張して波形Ｓ２を生成する場合を例にとる。この場合、波形Ｓ２のある時刻（読み出し点）でのサンプル値は、当該時刻の１／２の時刻（読み出し点）での波形Ｓ１のサンプル値が採用される。このため、時刻ｔ２，ｔ４，ｔ６，…については、これらの時刻の１／２に相当する時刻はｔ１，ｔ２，ｔ３，…であるから、波形Ｓ２のサンプル値は、波形メモリに記憶されている波形Ｓ１のサンプル値Ｐ１，Ｐ２，Ｐ３，…から容易に取得することができる。すなわち、サンプル値Ｐ１，Ｐ２，Ｐ３，…の波形メモリ上のアドレスを１、２、３、…とした場合、時刻ｔ２における波形Ｓ２のサンプル値Ｑ１としてアドレス１のサンプル値Ｐ１を採用し（Ｑ１＝Ｐ１＝ｋ１）、時刻ｔ４における波形Ｓ２のサンプル値Ｑ２としてアドレス２のサンプル値Ｐ２を採用し（Ｑ２＝Ｐ２＝ｋ２）、時刻ｔ６における波形Ｓ２のサンプル値Ｑ３としてアドレス３のサンプル値Ｐ３を採用し（Ｑ３＝Ｐ３＝ｋ３）、以下同様の処理を行えばよい。
【０００６】
しかしながら、時刻ｔ１，ｔ３，ｔ５，…については、これらの時刻の１／２に相当する時刻における波形Ｓ１のサンプル値が波形メモリに存在しない。このことは、これらのサンプル値の読み出し点に対応するアドレスが小数を含むことを意味する。例えば、上記のようにサンプル値Ｐ１，Ｐ２，Ｐ３，…のアドレスを１、２、３、…とした場合、ｔ１，ｔ３，ｔ５，…の１／２の時刻に相当する読み出し点に対応するアドレスは、０．５、１．５、２．５、…となる。ＰＣＭ波形の波の高さは連続値ではなく、サンプリングごとの離散値であるため、上記のようにアドレスが整数でない読み出し点に対して、小数部を切り捨てると、時刻ｔ１，ｔ３，ｔ５，…における波形Ｓ２のサンプル値（白丸）が取得されず、サンプル総数が少なくなって波形Ｓ２の誤差が大きくなる。そこで、この白丸のサンプル値を取得するためには、波形Ｓ１について補間処理が必要となる。
【０００７】
図５は、補間処理を説明する図である。波形Ｓ１のＰ１’、Ｐ２’、Ｐ３’、…は、補間により得られたサンプル値であって、それぞれ、時刻ｔ１，ｔ３，ｔ５，…の１／２の時刻に相当する時刻ｔ１’，ｔ２’，ｔ３’，…における補間サンプル値を表している。例えば、サンプル値Ｐ２’は、サンプル値Ｐ１とサンプル値Ｐ２に基づいて数学的演算（後述）によって求められ、サンプル値Ｐ３’は、サンプル値Ｐ２とサンプル値Ｐ３に基づいて数学的演算によって求められる。このような補間処理を行うことで、時刻ｔ１，ｔ３，ｔ５，…における波形Ｓ２のサンプル値Ｑ１’、Ｑ２’、Ｑ３’、…を取得することができる。例えば、時刻ｔ３において波形Ｓ２のサンプル値Ｑ２’を取得するには、時刻ｔ３の１／２の時刻に相当する時刻ｔ２’
における補間サンプル値Ｐ２’を採用すればよい。また、時刻ｔ５において波形Ｓ２のサンプル値Ｑ３’を取得するには、時刻ｔ５の１／２の時刻に相当する時刻ｔ３’
における補間サンプル値Ｐ３’を採用すればよい。後掲の特許文献１には、このような補間処理の機能を備えた楽音生成装置が記載されている。
【０００８】
補間処理には種々の手法があるが、最も単純なものは２点直線補間である。図６を参照して、２点直線補間の原理を説明する。図６において、ａはあるサンプリング時刻に対応するアドレスのサンプル値、ｂは次のサンプリング時刻に対応するアドレスのサンプル値、ｗはサンプリング時間間隔である。ａｂ間を直線で近似し、この直線上にある補間点（白丸）における波の高さ（補間値）をｃとし、補間点のアドレスの小数部をｐとする。ｐは、時間軸上でみると、サンプル値ａの読み出し時点からの時間的ずれであり、位相を表しているとも言える。図６のａ，ｂ，ｃは、図５の例えばＰ１，Ｐ２，Ｐ２’に相当し、ｗは図５のΔｔに相当し、ｐは図５のΔｔ／２に相当している。
【０００９】
いま、図６でｂ−ａ＝ｈと置くと、三角形の定理から、ｘ：ｈ＝ｐ：ｗであるから、
ｘ＝ｈｐ／ｗ
また、ｃ＝ａ＋ｘであるから、ｘに上記値を代入すると、
ｃ＝ａ＋ｈｐ／ｗ      …（１）
が得られる。このｃの値が、２点直線補間によって得られた波の高さとなる。
【００１０】
【特許文献１】特開２００３−２３３３７８号公報（段落００５５−００５７、図６）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上述したような２点直線補間を行うには、式（１）の演算を行う演算回路を用意すればよい。しかしながら、式（１）から明らかなように、この演算を行うにあたっては乗算処理が必要となる。ｗが２の冪乗であれば、除算についてはシフト処理で代替できるが、一般にデジタル回路では、乗算処理にかかるコストは大きく、高速の乗算回路は、加算器等の演算回路と比較してかなり大規模な回路になるのが普通である。それゆえ、ＰＣＭ波形に対して、２点直線補間の演算を従来通りの方法で高速に行おうとすると、大きなコストを負担しなければならない。
【００１２】
本発明は、上述した問題点に鑑み、高価な乗算回路を必要とせずに、簡単な回路で２点直線補間の演算を高速に行える波形生成装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明では、波形メモリに記憶されている波形データを読み出して所定の波形を生成する波形生成装置において、波形データに基づき波長の変換された波形を生成する際に、当該波形データに対して２点直線補間処理を行う補間手段を備え、波形データを読み出す場合のサンプリング時間間隔をｗ、あるサンプリング時刻に対応するアドレスのサンプル値をａ、次のサンプリング時刻に対応するアドレスのサンプル値をｂ、ａとｂの間の補間点における波の高さをｃ、補間点のアドレスの小数部をｐとしたとき、補間手段は、ｈ＝ｂ−ａを算出する第１の演算手段と、この第１の演算手段で算出されたｈの値に基づいてｘ＝ｈｐ／ｗを算出する第２の演算手段と、この第２の演算手段で算出されたｘの値に基づいてｃ＝ａ＋ｘを算出する第３の演算手段とを備える。そして、第２の演算手段は、ｐの値に対して１ビット変換を行う１ビットΔΣ変調器と、この１ビットΔΣ変調器の出力にｈの値を乗じる乗算器とから構成されている。
【００１４】
本発明においては、乗算処理を行う回路に１ビットΔΣ変調器を用い、入力値に対して１ビット変換を行うようにしているので、１ビットΔΣ変調器からの出力は１と−１の２種類となる。このため、ｍ倍の乗算を行う乗算器での乗算結果はｍと−ｍの２通りしかない。したがって、乗算回路を単純な回路で構成して高速演算を行うことができ、従来の補間処理と比較して、コストを大幅に低減することが可能になる。
【００１５】
本発明では、上記のように第２の演算手段を、ｐの値に対して１ビット変換を行う１ビットΔΣ変調器と、この１ビットΔΣ変調器の出力にｈの値を乗じる乗算器とから構成する代わりに、ｈの値に対して１ビット変換を行う１ビットΔΣ変調器と、この１ビットΔΣ変調器の出力にｐの値を乗じる乗算器とから構成しても、同じ演算結果が得られる。この場合も、乗算回路を単純な回路で構成して高速演算を行うことができ、従来の補間処理と比較して、コストを大幅に低減することが可能になる。
【００１６】
１ビットΔΣ変調器は、フィードバックゲインをτに設定すると、出力値の時間平均が入力値の時間平均の１／τ倍になることが知られている。したがって、フィードバックゲインをｗに設定することで、１ビットΔΣ変調器にｐの値を入力したとき、出力値の時間平均としてｐ／ｗが得られる。また、１ビットΔΣ変調器にｈの値を入力したときは、出力値の時間平均としてｈ／ｗが得られる。なお、１ビットΔΣ変調器のオーバーフローを防ぐため、フィードバックゲインをｗの整数倍に設定し、変調後の出力に対して整数倍の乗算処理を行うようにしてもよい。
【００１７】
本発明に係る音源用シンセサイザは、上述した波形生成装置と、この波形生成装置で生成された音の波形に対して、所定の信号処理を行って音を出力する信号処理部とを備える。取り扱う音としては、楽音に限らず、人の声や擬似音など、あらゆる音を対象とすることができる。
【発明の効果】
【００１８】
本発明によれば、１ビットΔΣ変調器を用いることによって、高価な乗算回路を必要とせずに簡単な回路で２点直線補間の演算を高速に行うことが可能となり、コストを大幅に低減することができる。
【発明を実施するための最良の形態】
【００１９】
図１は、本発明の実施形態による音源用シンセサイザの全体構成を示すブロック図である。１は、楽音の波形データを記憶した波形メモリであって、従来と同様にＰＣＭ波をサンプリングして得られた波形データが、アドレスに対応して記憶されている。２は、波形メモリ１から読み出された波形データに対し、波長変換のための補間処理（２点直線補間）を行う補間処理部であって、本発明における補間手段の一実施形態を構成する。補間処理部２の詳細については後述する。これらの波形メモリ１および補間処理部２により、波形生成装置１００が構成される。
【００２０】
３は、デジタルフィルタから構成される時変フィルタ部であって、波形生成装置１００から与えられる楽音信号に対して、カットオフ周波数を時間的に変化させてフィルタリングを行うことにより、音色を制御する。４は、アッテネータから構成される時変増幅部であって、時変フィルタ部３の出力に対してゲイン（増幅率）を時間的に変化させて減衰処理を行い、最終的な音量を決定する。５は、時変増幅部４の出力に対してミキシング処理を行うミキサであって、複数の楽音を合成して出力する。６はアナログ・ローパスフィルタであって、ミキサ５の出力から信号成分を取り出してアナログの楽音信号を出力する。７は、スピーカ等からなるオーディオ出力部であって、アナログ・ローパスフィルタ６で得られた楽音信号に基づき楽音を出力する。以上の時変フィルタ部３、時変増幅部４、ミキサ５、アナログ・ローパスフィルタ６およびオーディオ出力部７は、本発明における信号処理部の一実施形態を構成する。
【００２１】
図２は、図１の補間処理部２の具体的構成を示すブロック図である。補間処理部２では、前述した式（１）の演算が行われる。入力値としてはａ、ｂ、ｐの３つがある。これらの各値は、図６で説明したａ、ｂ、ｐと同じものである。４０はｈ＝ｂ−ａを算出する加算器、４１はｐの値に対して１ビット変換を行ってｐ／ｗを出力する１ビットΔΣ変調器、４２は加算器４０から出力されるｈの値と、１ビットΔΣ変調器４１から出力されるｐ／ｗの値とを乗算する乗算器、４３は乗算器４２から出力されるｈｐ／ｗの値にａの値を加算する加算器である。加算器４３からは、（１）式に従う
ｃ＝ａ＋ｈｐ／ｗ
が補間値として出力される。
以上において、加算器４０は、本発明における第１の演算手段の一実施形態を構成し、１ビットΔΣ変調器４１および乗算器４２は、本発明における第２の演算手段の一実施形態を構成し、加算器４３は、本発明における第３の演算手段の一実施形態を構成する。
【００２２】
入力値ａ、ｂは、ＰＣＭ波形のサンプル値であって、前述したように、ａはあるサンプリング時刻におけるサンプル値、ｂは次のサンプリング時刻におけるサンプル値である。これらの値は、波形メモリ１から取得される。実際には、波形メモリ１から読み出した１つのサンプル値を２つに分岐させ、一方は、そのまま補間処理部２にサンプル値ｂとして入力する（このとき、サンプル値ａとしては、１つ前に読み出したサンプル値が入力される）。もう一方は、遅延素子を通して１サンプリング期間だけ遅延させ、次のサンプリング時点で新たなサンプル値ａとして補間処理部２に入力する。
【００２３】
入力値ｐは、前述したように、２点直線補間処理における補間点のアドレスの小数部であって、サンプル値ａからの位相を表している。ｐの値は、波長変換の倍数ｎに応じて、１／ｎにより決まる。例えば、図５のようにｎ＝２である場合は、ｐ＝０．５となる。算出されたｐの値は、複数ビットで表現されたデータとして、記憶素子内のレジスタに保持される。そして、サンプリングごとにレジスタから読み出されたｐの値は、補間処理部２の１ビットΔΣ変調器４１に入力され、１ビット表現のデータに変換される。
【００２４】
図５のＱ１’，Ｑ２’，Ｑ３’，…のように、計算で求めた補間値Ｐ１’，Ｐ２’，Ｐ３’，…からデータを取得する場合（アドレスが整数でない場合）は、小数部ｐとサンプル値ａ、ｂとに基づき、補間処理部２で式（１）の演算が行われ、２点直線補間された補間値ｃが補間処理部２から出力される。また、図５のＱ１，Ｑ２，Ｑ３，…のように、波形メモリに記憶されたサンプル値Ｐ１，Ｐ２，Ｐ３，…から直接データを取得する場合（アドレスが整数の場合）は、小数部ｐが０なので、１ビットΔΣ変調器４１の出力は０、従って乗算器４２の出力も０となり、補間処理部２からは波形メモリ１から読み出したサンプル値ａがそのまま出力される。こうして、図２のブロック図に沿って補間処理部２の回路を構成し、ａ、ｂ、ｐの値を適宜入力してゆくことにより、補間処理部２からは、図５のＳ２のような波長変換されたＰＣＭ波形が出力される。
【００２５】
なお、図３〜図５では、波長を伸張する（音のピッチを下げる）場合について述べたが、波長を縮小する（音のピッチを上げる）場合も、同様の原理に基づき補間処理を行うことができる。
【００２６】
図７は、１ビットΔΣ変調器４１の具体的構成を示すブロック図である。５０，５１は加算器、５２は遅延回路、５３は量子化器、５４はフィードバックゲインがｗに設定されている乗算器である。遅延回路５２は、入力される信号を１サンプリング期間だけ保持し、次のサンプリングで、保持した信号を出力する。加算器５１と遅延回路５２は積分器５５を構成する。量子化器５３は、入力信号ｕがｕ≧０であれば、出力信号ｙとしてｙ＝１を出力し、入力信号ｕがｕ＜０であれば、出力信号ｙとしてｙ＝−１を出力する。したがって、１ビットΔΣ変調器４１の出力は、１か−１の２通りとなる。
【００２７】
ところで、ΔΣ変調器の場合、フィードバックゲインをτに設定すると、出力値の時間平均が入力値の時間平均の１／τ倍になることが知られている。したがって、乗算器５４のフィードバックゲインをｗに設定すれば、１ビットΔΣ変調器４１にｐの値を入力したとき、出力値の時間平均はｐ／ｗとなる。このｐ／ｗの値は１ビットで表現される。なお、１ビットΔΣ変調器４１のオーバーフローを防ぐため、フィードバックゲインを例えば２ｗに設定し、１ビットΔΣ変調器４１で変調した後の出力に、２ｈ（＝２×（ｂ−ａ））を乗じるようにしてもよい。  また、入力がないにも拘わらず出力がゼロとならずに延々と続くリミットサイクルの現象を防止するため、積分器５５の直前において、１の補数の切り捨て処理（値が負の場合は１を加算）を行うようにしてもよい。
【００２８】
このように、本実施形態においては、ｈｐ／ｗの乗算処理を行う回路に１ビットΔΣ変調器４１を用い、入力値ｐに対して１ビット変換を行うようにしているので、１ビットΔΣ変調器４１からの出力ｐ／ｗは、１と−１の２種類のみとなる。このため、１ビットΔΣ変調器４１の出力に対してｈ倍の乗算を行う乗算器４２での乗算結果は、ｈと−ｈの２通りしかない。したがって、乗算回路を単純な回路で構成して高速演算を行うことができ、従来の補間処理と比較して、コストを大幅に低減することが可能になる。
【００２９】
また、図２の回路構成によれば、位相情報であるｐを１ビットΔΣ変調器４１で変調しており、位相情報はもとのＰＣＭ波形の振幅値の影響を受けないので、高品質な波長変換を行うことができる。
【００３０】
図８は、補間処理部２の他の実施形態を示すブロック図である。４４はｈ＝ｂ−ａを算出する加算器、４５はｈの値に対して１ビット変換を行ってｈ／ｗを出力する１ビットΔΣ変調器、４６は１ビットΔΣ変調器４５から出力されるｈ／ｗの値にｐの値を乗算する乗算器、４７は乗算器４６から出力されるｈｐ／ｗの値にａの値を加算する加算器である。本実施形態では、サンプル値の差分であるｈ＝ｂ−ａを１ビットに変調し、これにｐを乗じることで式（１）の右辺第２項を導いている。補間処理部２をこのように構成しても、図２の場合と同じ演算結果を得ることができ、乗算回路を単純な回路で構成してコストを大幅に低減することが可能となる。
【００３１】
なお、図８の実施形態においても、１ビットΔΣ変調器４５として、図７に示した１ビットΔΣ変調器４１と同じものを用いることができる。そして、乗算器５４のフィードバックゲインをｗに設定すれば、変調器にｈの値を入力したとき、出力値の時間平均はｈ／ｗとなる。このｈ／ｗの値は１ビットで表現される。また、図７の場合と同様に、オーバーフロー防止のためにフィードバックゲインを２ｗに設定したり（この場合は変調後の出力に２ｐを乗じる）、リミットサイクル防止のために１の補数の切り捨て処理を行ったりしてもよい。
【００３２】
図９は、図１におけるブロック３〜７の具体例を示す回路図である。時変フィルタ部３において、１０は、図１の補間処理部２から出力されるＰＣＭ信号と、乗算器１９の出力および後段の積分器３１の出力とを加算する加算器である。１１は、この加算器１０と後段の乗算器１２との間に設けられている１ビットΔΣ変調器であって、加算器１０の出力を１ビット信号に変換する。１２は、１ビットΔΣ変調器１１で１ビット信号に変換された出力に対して、所定の係数パラメータβを乗じる乗算器である。係数パラメータβは可変であり、図示しない時変制御部からの指令に基づいて変化する。
【００３３】
１３は、乗算器１２の出力と遅延回路１４の出力とを加算する加算器である。遅延回路１４は、入力される信号を１サンプリング期間だけ保持し、次のサンプリングで、保持した信号を出力するものである。加算器１３と遅延回路１４とは積分器３０を構成する。１５は、この積分器３０と後段の乗算器１６との間に設けられている１ビットΔΣ変調器であって、積分器３０の出力を１ビット信号に変換する。１６は、１ビットΔΣ変調器１５で１ビット信号に変換された出力に対して、係数パラメータβを乗じる乗算器である。係数パラメータβは上述したように可変であり、図示しない時変制御部からの指令に基づいて変化する。
【００３４】
１７は、乗算器１６の出力と遅延回路１８の出力とを加算する加算器である。遅延回路１８の機能は、上述した遅延回路１４の機能と同じである。加算器１７と遅延回路１８とは積分器３１を構成する。１９は、１ビットΔΣ変調器１５の出力にＱ値を乗じて加算器１０へフィードバックする乗算器であって、Ｑ値によってカットオフ周波数付近の音を強調して音色を変える、いわゆるレゾナンス効果を与えるためのものである。Ｑ値を決めるパラメータｑは可変となっている。
【００３５】
以上が、時変フィルタ部３におけるデジタルフィルタの部分であるが、このようなデジタルフィルタは、１ビットΔΣ変調器１１，１５を除いて公知のものである。上述したように、乗算器１２，１６の係数パラメータβは可変となっており、これを時変制御部（図示省略）からの指令に基づいて変化させることにより、カットオフ周波数が係数パラメータβに応じて時間的に変化する。カットオフ周波数が低域側へ変化すると、カットされる倍音が多くなるので音色は暗くなり、反対に、カットオフ周波数が高域側へ変化すると、カットされる倍音が少なくなるので音色は明るくなる。
【００３６】
２０はセレクタであって、このセレクタ２０が実線の側に切り換えられている場合は、上で説明したフィルタ処理のされたＰＣＭ信号が選択される。この場合、積分器３１の出力端子ＬＰＦは、ローパスフィルタの端子となる。一方、セレクタ２０が破線の側にある場合は、１０〜１９の回路を通らずに素通りしたＰＣＭ信号が選択される。この場合は、フィルタ処理は行われない。
【００３７】
セレクタ２０の出力側には、１ビットΔΣ変調器２１が設けられている。１ビットΔΣ変調器２１は、セレクタ２０で選択された信号を１ビット信号に変換する。この１ビットΔΣ変調器２１の出力側には、セレクタ２２が設けられている。このセレクタ２２は、３つの端子を選択できるようになっており、図の位置においては、１ビットΔΣ変調器２１の出力が選択される。これらの端子のうち、ＨＰＦは１ビットΔΣ変調器１１の出力側から導出されたハイパスフィルタの端子であり、ＢＰＦは１ビットΔΣ変調器１５の出力側から導出されたバンドパスフィルタの端子である。すなわち、時変フィルタ部３では、セレクタ２０，２２の切換によって、ＰＣＭ信号に対してローパスフィルタ・ハイパスフィルタ・バンドパスフィルタ・素通りの４つのルートを選択することができる。
【００３８】
セレクタ２２の出力は、時変増幅部４に与えられる。時変増幅部４において、２３は左チャンネルのゲインを決定する乗算器であって、時変フィルタ部３の出力に対してゲインｇＬを乗算する。２４は右チャンネルのゲインを決定する乗算器であって、時変フィルタ部３の出力に対してゲインｇＲを乗算する。ゲインｇＬ，ｇＲは可変となっており、ゲインを時間的に変化させて減衰処理を行うことで最終的な音量を決定する。
【００３９】
時変増幅部４の出力は、ミキサ５に与えられる。ミキサ５において、２５は時変増幅部４からの左チャンネル信号と、他の楽音の左チャンネル信号とを加算する加算器である。２６は、加算器２５の出力側に設けられた１ビットΔΣ変調器であって、加算器２５の出力を１ビット信号に変換する。２７は時変増幅部４からの右チャンネル信号と、他の楽音の右チャンネル信号とを加算する加算器である。２８は、加算器２７の出力側に設けられた１ビットΔΣ変調器であって、加算器２７の出力を１ビット信号に変換する。
【００４０】
ミキサ５の１ビットΔΣ変調器２６（左チャンネル）から出力される１ビット信号は、アナログ・ローパスフィルタ６に与えられる。アナログ・ローパスフィルタ６は、抵抗Ｒ１およびコンデンサＣ１から構成される低次のフィルタであり、左チャンネルの信号に対して後述する平均化処理を行うことにより、復調された楽音信号を出力する。また、ミキサ５の１ビットΔΣ変調器２８（右チャンネル）から出力される１ビット信号も、このフィルタ６と同じ構成を有するアナログ・ローパスフィルタに与えられる。
【００４１】
アナログ・ローパスフィルタ６から出力される楽音信号は、オーディオ出力部７に与えられる。オーディオ出力部７は、差動アンプＯＰ、抵抗Ｒ２，Ｒ３、コイルＬ、コンデンサＣ２などからなるオーディオ回路と、スピーカ２９から構成されている。オーディオ出力部７では、入力される楽音信号がオーディオ回路で増幅され、楽音信号に基づきスピーカ２９から楽音が出力される。なお、図のオーディオ出力部７は左チャンネル用のものであるが、右チャンネルについても同じ構成のオーディオ出力部（図示省略）が設けられる。
【００４２】
図１０は、図９における１ビットΔΣ変調器１１，２１の一例を示している。ここに示されているのは、無遅延のΔΣ変調器である。図１０（ａ）はディザ処理のない場合の回路、図１０（ｂ）はディザ処理のある場合の回路をそれぞれ示している。６０，６１，６３，６４は加算器、６２，６５，６７は遅延回路、６６は量子化器、６８はフィードバックゲインがτに設定されている乗算器である。加算器６１と遅延回路６２は積分器７０を構成し、加算器６４と遅延回路６５は積分器７１を構成する。図１０（ｂ）における８０は加算器、８１はディザ処理用の擬似雑音源である。量子化器６６は、入力信号ｕがｕ≧０であれば、出力信号ｙとしてｙ＝１を出力し、入力信号ｕがｕ＜０であれば、出力信号ｙとしてｙ＝−１を出力する。したがって、１ビットΔΣ変調器の出力は、１か−１の２通りとなる。
【００４３】
図１１は、図９における１ビットΔΣ変調器１５，２６，２８の一例を示している。図１１において、図１０と同一部分には同一符号を付してある。ここに示されているのは、遅延ありのΔΣ変調器である。遅延ありのΔΣ変調器は、図１０のような無遅延のΔΣ変調器と比較して、遅延回路６７がない分、構成が簡単となる。図１１（ａ）はディザ処理のない場合の回路、図１１（ｂ）はディザ処理のある場合の回路をそれぞれ示している。６０，６１，６３，６４は加算器、６２，６５は遅延回路、６６は量子化器、６８はフィードバックゲインがτに設定されている乗算器である。加算器６１と遅延回路７０は積分器７０を構成し、加算器６４と遅延回路６５は積分器７２を構成する。図１１（ｂ）における８０は加算器、８１はディザ処理用の擬似雑音源である。量子化器６６は、入力信号ｕがｕ≧０であれば、出力信号ｙとしてｙ＝１を出力し、入力信号ｕがｕ＜０であれば、出力信号ｙとしてｙ＝−１を出力する。したがって、１ビットΔΣ変調器の出力は、１か−１の２通りとなる。
【００４４】
以上のような１ビットΔΣ変調器を時変フィルタ部３に組み込むことにより、補間処理部２の場合と同様に、乗算器１２，１６を単純な回路で構成して高速演算を行うことができ、コストを大幅に低減することが可能になる。また、図９では、時変増幅部４の前段に１ビットΔΣ変調器２１が設けられているので、乗算器２３，２４の構成も簡単になる。さらには、ミキサ５にも１ビットΔΣ変調器２６，２８が設けられており、ミキサ５から１ビットの信号が出力されるので、マルチビット型の高価なＤ／Ａコンバータを用いなくても、安価なアナログ・ローパスフィルタ６によりＰＣＭ信号を復調することができる。
【００４５】
上記実施形態においては、時変増幅部４の後段にミキサ５を設けた例を挙げたが、単音のみを出力する場合はミキサ５が不要なので、ミキサ５を省略した構成としてもよい。
【００４６】
また、上記実施形態においては、アナログの楽音信号を出力する例を挙げたが、本発明はデジタルの楽音信号を出力する場合にも適用が可能である。この場合は、アナログ・ローパスフィルタ６やオーディオ出力部７を省略して、時変増幅部４から直接デジタル出力を取り出すように構成することができる。
【００４７】
また、上記実施形態においては、波形メモリ１に記憶されている楽音信号としてＰＣＭ信号を例に挙げたが、本発明は、ＰＣＭ信号以外の楽音信号を用いる場合においても適用することができる。
【００４８】
さらに、上記実施形態においては、音として楽音を例に挙げたが、本発明は楽音に限らず、人の声（ボイス）や擬似音なども含むあらゆる音を生成する場合に適用することができ、さらには、音以外の波形を生成する場合にも適用することができる。
【図面の簡単な説明】
【００４９】
【図１】本発明の実施形態による音源用シンセサイザの全体構成を示すブロック図である。
【図２】補間処理部の具体的構成を示す図である。
【図３】波長変換を説明する図である。
【図４】波長変換を説明する図である。
【図５】補間処理を説明する図である。
【図６】２点直線補間の原理を説明する図である。
【図７】１ビットΔΣ変調器の一例を示す図である。
【図８】補間処理部の他の実施形態を示す図である。
【図９】時変フィルタ部以降の具体的構成を示す回路図である。
【図１０】１ビットΔΣ変調器の一例を示す図である。
【図１１】１ビットΔΣ変調器の一例を示す図である。
【符号の説明】
【００５０】
１    波形メモリ
２    補間処理部
３    時変フィルタ部
４    時変増幅部
５    ミキサ
６    アナログ・ローパスフィルタ
７    オーディオ出力部
４０，４３，４４，４７  加算器
４１，４５  １ビットΔΣ変調器
４２，４６  乗算器
１００  波形生成装置
【図１】
2008139556.tif 000003
【図２】
2008139556.tif 000004
【図３】
2008139556.tif 000005
【図４】
2008139556.tif 000006
【図５】
2008139556.tif 000007
【図６】
2008139556.tif 000008
【図７】
2008139556.tif 000009
【図８】
2008139556.tif 000010
【図９】
2008139556.tif 000011
【図１０】
2008139556.tif 000012
【図１１】
2008139556.tif 000013