(57)【要約】【課題】アナログ検査装置を備えていない半導体検査装置を用いても動作の保証を可能にするとともに、検査コストを低減することができる半導体集積回路及び半導体検査装置を提供する。【解決手段】アナログ入力端子が、検査対象であるＤＡコンバータ101のアナログ出力端子に接続されるＡＤコンバータ104と、検査対象であるＤＡコンバータ104のデジタル入力と、ＡＤコンバータ104のデジタル出力とを比較し、比較結果に基づく判定信号を出力するデジタル信号比較器108とを有する。【選択図】図１Ａ
2008076358.tif 000002
【特許請求の範囲】
【請求項１】
アナログ入力端子が、検査対象であるＤＡコンバータのアナログ出力端子に接続されるＡＤコンバータと、
前記検査対象であるＤＡコンバータのデジタル入力と、前記ＡＤコンバータのデジタル出力とを比較し、比較結果に基づく判定信号を出力する比較器と
を有する半導体集積回路。
【請求項２】
アナログ入力端子が、検査対象であるＤＡコンバータのアナログ出力端子に接続されるＡＤコンバータと、
前記検査対象であるＤＡコンバータのデジタル入力と、前記ＡＤコンバータのデジタル出力とを比較し、比較結果に基づく判定信号を出力する比較器と、
を有する半導体検査装置。
【請求項３】
請求項１に記載の半導体集積回路であって、
前記比較器から出力される前記判定信号に応じて、前記ＡＤコンバータに供給するクロックの発生と停止を制御するクロック発生器を有する半導体集積回路。
【請求項４】
請求項２に記載の半導体検査装置であって、
前記比較器から出力される前記判定信号に応じて、前記ＡＤコンバータに供給するクロックの発生と停止を制御するクロック発生器を有する半導体検査装置。
【請求項５】
請求項１に記載の半導体集積回路であって、
前記ＡＤコンバータは、
前記アナログ入力端子が、信号制御回路を介して前記検査対象であるＤＡコンバータのアナログ出力端子に接続され、
前記信号制御回路は、前記比較器から出力される前記判定信号に応じて、前記検査対象であるＤＡコンバータのアナログ出力を前記ＡＤコンバータのアナログ入力に伝搬するか、または一定値を前記ＡＤコンバータのアナログ入力に出力するかを制御する半導体集積回路。
【請求項６】
請求項２に記載の半導体検査装置であって、
前記ＡＤコンバータは、
前記アナログ入力端子が、信号制御回路を介して前記検査対象であるＤＡコンバータのアナログ出力端子に接続され、
前記信号制御回路は、前記比較器から出力される前記判定信号に応じて、前記検査対象であるＤＡコンバータのアナログ出力を前記ＡＤコンバータのアナログ入力に伝搬するか、または一定値を前記ＡＤコンバータのアナログ入力に出力するかを制御する半導体検査装置。
【請求項７】
デジタル入力端子が、検査対象であるＡＤコンバータのデジタル出力端子に接続されるＤＡコンバータと、
前記検査対象であるＡＤコンバータのアナログ入力と、前記ＤＡコンバータのアナログ出力とを比較し、比較結果に基づく判定信号を出力する比較器と
を有する半導体集積回路。
【請求項８】
デジタル入力端子が、検査対象であるＡＤコンバータのデジタル出力端子に接続されるＤＡコンバータと、
前記検査対象であるＡＤコンバータのアナログ入力と、前記ＤＡコンバータのアナログ出力とを比較し、比較結果に基づく判定信号を出力する比較器と、
を有する半導体検査装置。
【請求項９】
請求項７に記載の半導体集積回路であって、
前記比較器から出力される前記判定信号に応じて、前記ＤＡコンバータに供給するクロックの発生と停止を制御するクロック発生器を有する半導体集積回路。
【請求項１０】
請求項８に記載の半導体検査装置であって、
前記比較器から出力される前記判定信号に応じて、前記ＤＡコンバータに供給するクロックの発生と停止を制御するクロック発生器を有する半導体検査装置。
【請求項１１】
請求項７に記載の半導体集積回路であって、
前記ＤＡコンバータは、
前記デジタル入力端子が、信号制御回路を介して前記検査対象であるＡＤコンバータのデジタル出力端子に接続され、
前記信号制御回路は、前記比較器から出力される前記判定信号に応じて、前記検査対象であるＡＤコンバータのデジタル出力を前記ＤＡコンバータのデジタル入力に伝搬するか、または一定値を前記ＤＡコンバータのデジタル入力に出力するかを制御する半導体集積回路。
【請求項１２】
請求項８に記載の半導体集積回路であって、
前記ＤＡコンバータは、
前記デジタル入力端子が、信号制御回路を介して前記検査対象であるＡＤコンバータのデジタル出力端子に接続され、
前記信号制御回路は、前記比較器から出力される前記判定信号に応じて、前記検査対象であるＡＤコンバータのデジタル出力を前記ＤＡコンバータのデジタル入力に伝搬するか、または一定値を前記ＤＡコンバータのデジタル入力に出力するかを制御する半導体検査装置。
【請求項１３】
請求項１、３または５のいずれか一項記載の半導体集積回路であって、
前記比較器は、
ＥＸＯＲ回路及びＯＲ回路を有し、入力されたデジタル信号を比較し、その結果を前記判定信号として出力する半導体集積回路。
【請求項１４】
請求項７、９または１１のいずれか一項記載の半導体集積回路であって、
前記比較器は、
流れる電流によりオンオフするスイッチを有し、前記ＡＤコンバータのアナログ入力に入力されたアナログ信号と前記ＤＡコンバータのアナログ出力から出力されたアナログ信号との電位差に応じて流れる電流により、前記スイッチを制御し、前記スイッチの状態に対応して前記判定信号を出力する半導体集積回路。
【請求項１５】
検査対象であるＤＡコンバータの逆特性を有するＡＤコンバータのアナログ入力端子を、前記検査対象であるＤＡコンバータのアナログ出力端子に接続する回路を有する半導体集積回路。
【請求項１６】
検査対象であるＡＤコンバータの逆特性を有するＤＡコンバータのデジタル入力端子を、前記検査対象であるＡＤコンバータのデジタル出力端子に接続する回路を有する半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路及び半導体検査装置に関し、特に、ＤＡコンバータまたはＡＤコンバータを検査するための半導体集積回路またはそれを有する半導体検査装置に関するものである。
【背景技術】
【０００２】
従来のＤＡコンバータまたはＡＤコンバータの検査は、半導体検査装置からＤＡコンバータまたはＡＤコンバータへの制御信号を供給し、ＤＡコンバータまたはＡＤコンバータの出力結果を半導体検査装置にて取得し、良否判定をしている。（例えば、特許文献１参照）。
【０００３】
また、従来のＬＳＩテスターには、複数のアナログチャンネルを持つとともに、各アナログチャンネルがそれぞれ独立にアナログ入力信号発生器、デジタル信号発生器、データ取り込み器、演算器等を持ち、アナログチャンネルごとに独立してＡＤコンバータやＤＡコンバータを測定することにより、並列に複数のＡＤコンバータやＤＡコンバータを測定しているものもある。この場合、信号入力から信号取り込み、演算まで各アナログチャンネルで実施できるので、アナログチャンネル数分はＡＤコンバータやＤＡコンバータを並列に測定することができる（例えば、特許文献２参照）。
【特許文献１】特開平５−２７５４５６号公報
【特許文献２】特開平９−１８９７５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来のＤＡコンバータまたはＡＤコンバータの検査において、半導体検査装置からの制御信号により、ＤＡコンバータまたはＡＤコンバータを動作させ、変換された出力信号を半導体検査装置にてサンプリングし、良否判定をする場合は、ＤＡコンバータまたはＡＤコンバータを保証するために、そのアナログ検査が可能な半導体検査装置が必要であり、半導体検査装置の仕様によっては、ＤＡコンバータまたはＡＤコンバータの動作を保証出来ないといった事情があった。
【０００５】
また、ＬＳＩテスターに複数のアナログユニットを持たせ、それぞれが並列にＡＤコンバータやＤＡコンバータを測定する場合は、テスト時間は大幅に短縮されるが、アナログユニットを複数搭載した分、ＬＳＩテスターの価格が上昇し、その結果、ＡＤコンバータ・ＤＡコンバータの検査コストは増大してしまうという事情がある。
【０００６】
本発明は、上記従来の事情に鑑みてなされたものであって、ＤＡコンバータまたはＡＤコンバータの検査において、上記で記載したアナログ検査装置を備えていない半導体検査装置を用いても動作の保証を可能にするとともに、検査コストを低減することができる半導体集積回路及び半導体検査装置を提供することを目的としている。
【課題を解決するための手段】
【０００７】
これらの目的を達成するために、本発明の第１の半導体集積回路は、アナログ入力端子が、検査対象であるＤＡコンバータのアナログ出力端子に接続されるＡＤコンバータと、前記検査対象であるＤＡコンバータのデジタル入力と、前記ＡＤコンバータのデジタル出力とを比較し、比較結果に基づく判定信号を出力する比較器とを有する構成としている。
【０００８】
この構成により、アナログ検査装置を備えていない半導体検査装置でもＤＡコンバータの動作を保証する検査が可能となる。また、低コスト化も計ることが可能である。
【０００９】
また、本発明の第１の半導体検査装置は、アナログ入力端子が、検査対象であるＤＡコンバータのアナログ出力端子に接続されるＡＤコンバータと、前記検査対象であるＤＡコンバータのデジタル入力と、前記ＡＤコンバータのデジタル出力とを比較し、比較結果に基づく判定信号を出力する比較器と、を有する構成としている。
【００１０】
この構成により、アナログ検査装置を備えていない半導体検査装置でもＤＡコンバータの動作を保証する検査が可能となる。また、低コスト化も計ることが可能である。
【００１１】
また、本発明の第２の半導体集積回路は、前記比較器から出力される前記判定信号に応じて、前記ＡＤコンバータに供給するクロックの発生と停止を制御するクロック発生器を有する構成としている。
【００１２】
この構成により、ＡＤコンバータの動作電源電流から製品仕様の良否を判断することができ、アナログ検査装置を備えていない半導体検査装置でもＤＡコンバータの動作を保証する検査が可能である。
【００１３】
また、本発明の第２の半導体検査装置は、前記比較器から出力される前記判定信号に応じて、前記ＡＤコンバータに供給するクロックの発生と停止を制御するクロック発生器を有する構成としている。
【００１４】
この構成により、ＡＤコンバータの動作電源電流から製品仕様の良否を判断することができ、アナログ検査装置を備えていない半導体検査装置でもＤＡコンバータの動作を保証する検査が可能である。
【００１５】
また、本発明の第３の半導体集積回路は、前記ＡＤコンバータでは、前記アナログ入力端子が、信号制御回路を介して前記検査対象であるＤＡコンバータのアナログ出力端子に接続され、前記信号制御回路が、前記比較器から出力される前記判定信号に応じて、前記検査対象であるＤＡコンバータのアナログ出力を前記ＡＤコンバータのアナログ入力に伝搬するか、または一定値を前記ＡＤコンバータのアナログ入力に出力するかを制御する構成としている。
【００１６】
この構成により、信号制御回路による制御に基づくＡＤコンバータの出力信号から製品仕様の良否を判断することができ、アナログ検査装置を備えていない半導体検査装置でもＤＡコンバータの動作を保証する検査が可能である。
【００１７】
また、本発明の第３の半導体検査装置は、前記ＡＤコンバータでは、前記アナログ入力端子が、信号制御回路を介して前記検査対象であるＤＡコンバータのアナログ出力端子に接続され、前記信号制御回路が、前記比較器から出力される前記判定信号に応じて、前記検査対象であるＤＡコンバータのアナログ出力を前記ＡＤコンバータのアナログ入力に伝搬するか、または一定値を前記ＡＤコンバータのアナログ入力に出力するかを制御する構成としている。
【００１８】
この構成により、信号制御回路による制御に基づくＡＤコンバータの出力信号から製品仕様の良否を判断することができ、アナログ検査装置を備えていない半導体検査装置でもＤＡコンバータの動作を保証する検査が可能である。
【００１９】
また、本発明の第４の半導体集積回路は、デジタル入力端子が、検査対象であるＡＤコンバータのデジタル出力端子に接続されるＤＡコンバータと、前記検査対象であるＡＤコンバータのアナログ入力と、前記ＤＡコンバータのアナログ出力とを比較し、比較結果に基づく判定信号を出力する比較器とを有する構成としている。
【００２０】
この構成により、アナログ検査装置を備えていない半導体検査装置でもＡＤコンバータの動作を保証する検査が可能となる。また、低コスト化も計ることが可能である。
【００２１】
また、本発明の第４の半導体検査装置は、デジタル入力端子が、検査対象であるＡＤコンバータのデジタル出力端子に接続されるＤＡコンバータと、前記検査対象であるＡＤコンバータのアナログ入力と、前記ＤＡコンバータのアナログ出力とを比較し、比較結果に基づく判定信号を出力する比較器とを有する構成としている。
【００２２】
この構成により、アナログ検査装置を備えていない半導体検査装置でもＡＤコンバータの動作を保証する検査が可能となる。また、低コスト化も計ることが可能である。
【００２３】
また、本発明の第５の半導体集積回路は、前記比較器から出力される前記判定信号に応じて、前記ＤＡコンバータに供給するクロックの発生と停止を制御するクロック発生器を有する構成としている。
【００２４】
この構成により、ＤＡコンバータの動作電源電流から製品仕様の良否を判断することができ、アナログ検査装置を備えていない半導体検査装置でもＡＤコンバータの動作を保証する検査が可能である。
【００２５】
また、本発明の第５の半導体検査装置は、前記比較器から出力される前記判定信号に応じて、前記ＤＡコンバータに供給するクロックの発生と停止を制御するクロック発生器を有する構成としている。
【００２６】
この構成により、ＤＡコンバータの動作電源電流から製品仕様の良否を判断することができ、アナログ検査装置を備えていない半導体検査装置でもＡＤコンバータの動作を保証する検査が可能である。
【００２７】
また、本発明の第６の半導体集積回路は、前記ＤＡコンバータでは、前記デジタル入力端子が、信号制御回路を介して前記検査対象であるＡＤコンバータのデジタル出力端子に接続され、前記信号制御回路が、前記比較器から出力される前記判定信号に応じて、前記検査対象であるＡＤコンバータのデジタル出力を前記ＤＡコンバータのデジタル入力に伝搬するか、または一定値を前記ＤＡコンバータのデジタル入力に出力するかを制御する構成としている。
【００２８】
この構成により、信号制御回路による制御に基づくＤＡコンバータの出力信号から製品仕様の良否を判断することができ、アナログ検査装置を備えていない半導体検査装置でもＡＤコンバータの動作を保証する検査が可能である。
【００２９】
また、本発明の第６の半導体検査装置は、前記ＤＡコンバータでは、前記デジタル入力端子が、信号制御回路を介して前記検査対象であるＡＤコンバータのデジタル出力端子に接続され、前記信号制御回路が、前記比較器から出力される前記判定信号に応じて、前記検査対象であるＡＤコンバータのデジタル出力を前記ＤＡコンバータのデジタル入力に伝搬するか、または一定値を前記ＤＡコンバータのデジタル入力に出力するかを制御する構成としている。
【００３０】
この構成により、信号制御回路による制御に基づくＤＡコンバータの出力信号から製品仕様の良否を判断することができ、アナログ検査装置を備えていない半導体検査装置でもＡＤコンバータの動作を保証する検査が可能である。
【００３１】
また、本発明の第７の半導体集積回路は、前記比較器が、ＥＸＯＲ回路及びＯＲ回路を有し、入力されたデジタル信号を比較し、その結果を前記判定信号として出力する構成としている。
【００３２】
この構成により、正確にＤＡコンバータの入力値およびＡＤコンバータの出力値の一致、不一致を正確に計測することができ、検査対象物の良否を精度良く判断することが可能である。
【００３３】
また、本発明の第８の半導体集積回路は、前記比較器が、流れる電流によりオンオフするスイッチを有し、前記ＡＤコンバータのアナログ入力に入力されたアナログ信号と前記ＤＡコンバータのアナログ出力から出力されたアナログ信号との電位差に応じて流れる電流により、前記スイッチを制御し、前記スイッチの状態に対応して前記判定信号を出力する構成としている。
【００３４】
この構成により、ＡＤコンバータの入力およびＡＤコンバータの出力間に生じた電位差によりスイッチを制御することで、検査対象物の良否を制度良く判断することが可能である。
【００３５】
また、本発明の第９の半導体集積回路は、検査対象であるＤＡコンバータの逆特性を有するＡＤコンバータのアナログ入力端子を、前記検査対象であるＤＡコンバータのアナログ出力端子に接続する回路を有する構成としている。
【００３６】
この構成により、高性能な半導体検査装置を使用せずに検査対象であるＤＡコンバータを高速動作させることが可能であり、低コスト化を実現できる。
【００３７】
また、本発明の第１０の半導体集積回路は、検査対象であるＡＤコンバータの逆特性を有するＤＡコンバータのデジタル入力端子を、前記検査対象であるＡＤコンバータのデジタル出力端子に接続する回路を有する構成としている。
【００３８】
この構成により、高性能な半導体検査装置を使用せずに検査対象であるＡＤコンバータを高速動作させることが可能であり、低コスト化を実現できる。
【発明の効果】
【００３９】
以上説明したように、本発明によれば、半導体検査装置の仕様を考慮せずに済むため、高性能なアナログ検査装置を備えた高価な半導体検査装置を使用せずに高速で動作するＤＡコンバータまたはＡＤコンバータの動作を保証する検査が可能となる。また、低コスト化も計ることが可能である。
【発明を実施するための最良の形態】
【００４０】
（第１の実施形態）
図１Ａは、本発明の第１の実施形態に係るＤＡコンバータを検査するための半導体集積回路100の構成を説明するための図である。
【００４１】
この半導体集積回路100は、n-bitＤＡコンバータ101（以下、ＤＡコンバータ）と、ＤＡコンバータ101の出力102を入力103とするn-bitＡＤコンバータ104（以下、ＡＤコンバータ）と、ＤＡコンバータ101の入力信号105とＡＤコンバータ104の出力信号106を比較し、その比較結果に対応した信号107を出力するデジタル信号比較器108とを有する。ここで、デジタル信号比較器108は比較器の一例である。
【００４２】
第１形態の検査手法について、図１Ａを用いて以下に説明する。ＤＡコンバータ101の入力105へ信号Ｄ１・・Ｄｎ及びクロックＣＬＫを印加する。その信号Ｄ１・・ＤｎからＤＡ変換された信号102がＤＡコンバータ101より出力される。そのＤＡコンバータ101の出力信号102は、接続されたＡＤコンバータ104の入力103として印加され、ＡＤ変換された信号106がＡＤコンバータ104から出力される。
【００４３】
ＤＡコンバータ101の入力信号105とＡＤコンバータ104の出力信号106をデジタル信号比較器108にて比較し、その比較結果に対応した出力信号107を半導体検査装置で良否判定をする手法である。
【００４４】
ＤＡコンバータ101が良品の場合、ＤＡコンバータ101に入力した信号105は正常にＤＡ変換され入力に対応した信号102が出力される。その出力信号102がＡＤコンバータ104に入力されＡＤ変換された信号106が出力される。この時、ＤＡコンバータ101に入力した信号105とＡＤコンバータ104からの出力信号106が一致し、デジタル信号比較器108は一致と判定、それに対応した信号107を出力することで、ＤＡコンバータ101は半導体検査装置にて良品と判定される。
【００４５】
ＤＡコンバータ101が不良品の場合、ＤＡコンバータ101に入力した信号105は正常にＤＡ変換されず、期待する信号102が出力されない。そのため、その信号102を入力したＡＤコンバータ104は予期せぬ信号106を出力し、結果として、ＤＡコンバータ101に入力した信号105とＡＤコンバータ104からの出力信号106が不一致となり、デジタル信号比較器108は不一致と判定、それに対応した信号107を出力することで、ＤＡコンバータ101は半導体検査装置にて不良品と判定される。
【００４６】
このような本発明の第１の実施形態における半導体集積回路100によれば、アナログ入力端子が、検査対象であるＤＡコンバータ101のアナログ出力端子に接続されるＡＤコンバータ104と、検査対象であるＤＡコンバータ104のデジタル入力と、ＡＤコンバータ104のデジタル出力とを比較し、比較結果に基づく判定信号を出力するデジタル信号比較器108とを有する構成とすることで、アナログ検査装置を備えていない半導体検査装置でもＤＡコンバータの動作を保証する検査が可能となる。また、低コスト化も計ることが可能である。
【００４７】
（第２の実施形態）
本発明の第２の実施形態は、前記載第１実施形態において説明した半導体集積回路100を組み込んだ半導体検査装置100Bである。基本構成及び検査手法は第１の実施形態と同様のものであり、これに加えて例えばＬＳＩテスター301を備えている。
【００４８】
図１Ｂは、本発明の第２の実施形態に係る半導体検査装置100Bの概略構成を説明するための図である。本実施形態の半導体検査装置100Bは、検査対象であるＤＡコンバータ101と、ＤＡコンバータ101の逆特性を有するＡＤコンバータ104と、ＤＡコンバータ101の入力信号105とＡＤコンバータ104の出力信号106を比較し、その比較結果に対応した判定信号107を出力するデジタル信号比較器108と、ＤＡコンバータ101に入力信号105及びクロック信号ＣＬＫを供給するとともに、ＡＤコンバータ104にクロック信号ＣＬＫを供給し、デジタル信号比較器108から比較結果に対応した判定信号107が入力されるＬＳＩテスター301とを有する。
【００４９】
ＬＳＩテスター301は、検査対象であるＤＡコンバータ101に入力信号105を供給してデジタル信号比較器108から比較結果に対応した判定信号107を受け取ることで検査対象であるＤＡコンバータ101の良否を判定する。
【００５０】
図２は、本発明の実施形態に係るデジタル信号比較器108の例を説明するための図である。デジタル信号比較器108としては、例えば、ＥＸＯＲ回路001及びＯＲ回路002を用いて、ＤＡコンバータ101の入力003及びＡＤコンバータ104の出力004に対して、一致、不一致を判定し、判定結果に対応した信号を出力005するデジタル信号比較器108が挙げられる。
【００５１】
このような本発明の第２の実施形態における半導体検査装置100Bは、アナログ入力端子が、検査対象であるＤＡコンバータ101のアナログ出力端子に接続されるＡＤコンバータ104と、検査対象であるＤＡコンバータ101のデジタル入力と、ＡＤコンバータ104のデジタル出力とを比較し、比較結果に基づく判定信号を出力するデジタル信号比較器107とを有する構成とすることで、アナログ検査装置を備えていない半導体検査装置でもＤＡコンバータ101の動作を保証する検査が可能となる。また、低コスト化も計ることが可能である。
【００５２】
（第３の実施形態）
図３Ａは、本発明の第３の実施形態に係るＤＡコンバータを検査するための半導体集積回路300の構成を説明するための図である。
【００５３】
この半導体集積回路300は、第１形態の半導体集積回路100において、入力される信号によりクロックの発生を制御し、その出力信号はＡＤコンバータ104のクロックとして供給されるクロック発生器109を付加した構成となっている。
【００５４】
第３形態の検査手法について、図３Ａ、図４、図５を用いて以下に説明する。図４は本発明の第３および第４の実施形態に係るＤＡコンバータ良品時の波形動作を説明するための図である。図５は本発明の第３および第４の実施形態に係るＤＡコンバータ不良時の波形動作を説明するための図である。
【００５５】
ＤＡコンバータ101へ信号105及びクロック110を供給し、第１形態の検査手法におけるデジタル信号比較器108からの比較結果111に対応した出力信号107をクロック発生器109に入力することでＡＤコンバータ104へのクロック供給112を制御する。この時のＡＤコンバータ104の動作電源電流113を半導体検査装置で検査することで良否判定をする手法である。
【００５６】
ＤＡコンバータ101が良品の場合、一致111と判定したデジタル信号比較器108からの信号107により、クロック発生器109からはクロック112が供給し続ける。これにより、ＡＤコンバータ104も動作し続ける。この時のＡＤコンバータ104の動作電源電流113はＡＤコンバータ104の製品仕様を満足する値となり、これを半導体検査装置で検査することでＤＡコンバータ101は良品と判定される。
【００５７】
ＤＡコンバータ101が不良品の場合、不一致114と判定したデジタル信号比較器108からの信号107により、クロック発生器109からのクロック115の供給が停止する。これにより、ＡＤコンバータ104の動作電源電流116AはＡＤコンバータ104の製品仕様を満足しない値となり、これを半導体検査装置で検査することでＤＡコンバータ101は不良品と判定される。
【００５８】
このような本発明の第３の実施形態における半導体集積回路300によれば、デジタル信号比較器108から出力される判定信号に応じて、ＡＤコンバータ104に供給するクロックの発生と停止を制御するクロック発生器109を有する構成とすることで、ＡＤコンバータ104の動作電源電流から製品仕様の良否を判断することができ、アナログ検査装置を備えていない半導体検査装置でもＤＡコンバータ101の動作を保証する検査が可能である。
【００５９】
（第４の実施形態）
本発明の第４の実施形態は、前記載第３実施形態の半導体検査回路300を組み込んだ半導体検査装置300Bである。基本構成及び検査手法は第２の実施形態と同様のものであり、これに加えて例えばＬＳＩテスター301を備えている。
【００６０】
図３Ｂは、本発明の第４の実施形態に係る半導体検査装置300Bの概略構成を説明するための図である。本実施形態の半導体検査装置300Bは、検査対象であるＤＡコンバータ101と、ＤＡコンバータ101の逆特性を有するＡＤコンバータ104と、ＤＡコンバータ101の入力信号105とＡＤコンバータ104の出力信号106を比較し、その比較結果に対応した判定信号107を出力するデジタル信号比較器108と、デジタル信号比較器108の判定信号107に応じてＡＤコンバータ104へのクロック供給を制御するクロック発生器109と、ＤＡコンバータ101に入力信号105及びクロック信号ＣＬＫを供給し、ＡＤコンバータ104の動作電源電流を検査するＬＳＩテスター301とを有する。
【００６１】
ＬＳＩテスター301は、検査対象であるＤＡコンバータ101に入力信号105を供給してＡＤコンバータ104の動作電源電流を検査することで、検査対象であるＤＡコンバータ101の良否を判定する。
【００６２】
このような本発明の第４の実施形態における半導体検査装置300Bによれば、デジタル信号比較器108から出力される判定信号に応じて、ＡＤコンバータ104に供給するクロックの発生と停止を制御するクロック発生器109を有する構成とすることで、ＡＤコンバータ104の動作電源電流から製品仕様の良否を判断することができ、アナログ検査装置を備えていない半導体検査装置でもＤＡコンバータ101の動作を保証する検査が可能である。
【００６３】
（第５の実施形態）
図６Ａは、本発明の第５の実施形態に係るＤＡコンバータ101を検査するための半導体集積回路600の構成を説明するための図である。
【００６４】
この半導体集積回路600は、第１形態の半導体集積回路100において、ＤＡコンバータ101とＡＤコンバータ104との間に、入力される信号により信号の伝搬または一定値を出力するよう制御できる信号制御回路116を付加した構成となっている。
【００６５】
第５形態の検査手法について、図６Ａ、図７、図８を用いて、以下に説明する。図７は本発明の第５および第６の実施形態に係るＤＡコンバータ良品時のデータを説明するための図である。図８は本発明の第５および第６の実施形態に係るＤＡコンバータ不良時のデータを説明するための図である。
【００６６】
第１形態の検査手法におけるデジタル信号比較器108からの比較結果117に対応した出力信号107を信号制御回路116に入力することで、ＤＡコンバータ101からの出力信号102をＡＤコンバータ104の入力103へ伝播する信号制御回路状態118となるよう、または一定値を出力するよう制御される。この時のＡＤコンバータ104の出力信号106を半導体検査装置で検査することで良否判定をする手法である。
【００６７】
ＤＡコンバータ101が良品の場合、一致と判定したデジタル信号比較器108からの信号107が入力された信号制御回路116により、信号119が入力されたＤＡコンバータ101からの出力信号102はＡＤコンバータ104の入力103へ伝搬される。この時のＡＤコンバータ104の出力信号120を半導体検査装置で検査することでＤＡコンバータ101は良品と判定される。
【００６８】
ＤＡコンバータ101が不良品の場合、不一致120Aと判定したデジタル信号比較器108からの信号107が入力された信号制御回路116により、ＤＡコンバータ101からの出力信号102はＡＤコンバータ104の入力へ伝搬されず、代わりに信号制御回路116からはある一定の信号121が出力され、ＡＤコンバータ104へ入力される。この時のＡＤコンバータ104は、ＤＡコンバータ101の入力119とは異なった信号122が出力されるため、これを半導体検査装置で検査することで不良品と判定される。
【００６９】
また、その時のＡＤコンバータ104の出力が信号制御回路116から入力した信号に対応した信号122または期待値以外の信号123が出力されているか検査することでＤＡコンバータ101、ＡＤコンバータ104のどちらが不良であるかも判定できる。つまり、ＡＤコンバータ104の出力が信号122である場合にはＤＡコンバータ101が不良であり、信号123であると判定される。
【００７０】
このような本発明の第５の実施形態における半導体集積回路600によれば、ＡＤコンバータ104では、アナログ入力端子が、信号制御回路116を介して検査対象であるＤＡコンバータ101のアナログ出力端子に接続され、信号制御回路116が、デジタル信号比較器108から出力される判定信号に応じて、検査対象であるＤＡコンバータ101のアナログ出力をＡＤコンバータ104のアナログ入力に伝搬するか、または一定値をＡＤコンバータ104のアナログ入力に出力するかを制御する構成とすることで、信号制御回路116による制御に基づくＡＤコンバータ104の出力信号から製品仕様の良否を判断することができ、アナログ検査装置を備えていない半導体検査装置でもＤＡコンバータ101の動作を保証する検査が可能である。
【００７１】
（第６の実施形態）
本発明の第６の実施形態は、前記載第５実施形態の半導体集積回路600を組み込んだ半導体検査装置600Bである。基本構成及び検査手法は第５の実施形態と同様のものであり、これに加えて例えばＬＳＩテスター301を備えている。
【００７２】
図６Ｂは、本発明の第６の実施形態に係る半導体検査装置600Bの概略構成を説明するための図である。本実施形態の半導体検査装置600Bは、検査対象であるＤＡコンバータ101と、ＤＡコンバータ101の逆特性を有するＡＤコンバータ104と、ＤＡコンバータ101の入力信号105とＡＤコンバータ104の出力信号106を比較し、その比較結果に対応した判定信号107を出力するデジタル信号比較器108と、デジタル信号比較器108の判定信号107に応じて、ＤＡコンバータ101からの出力信号102をＡＤコンバータ104の入力103へ伝播または一定値を出力する信号制御回路116と、ＤＡコンバータ101に入力信号105及びクロック信号ＣＬＫを供給するとともに、ＡＤコンバータ104にクロック信号ＣＬＫを供給し、ＡＤコンバータ104の出力信号106を検査するＬＳＩテスター301とを有する。
【００７３】
ＬＳＩテスター301は、検査対象であるＤＡコンバータ101に入力信号105を供給してＡＤコンバータ104の出力信号106を検査することで、検査対象であるＤＡコンバータ101の良否を判定する。
【００７４】
このような本発明の第６の実施形態における半導体検査装置600Bによれば、ＡＤコンバータ104では、アナログ入力端子が、信号制御回路116を介して検査対象であるＤＡコンバータ101のアナログ出力端子に接続され、信号制御回路116が、デジタル信号比較器108から出力される判定信号に応じて、検査対象であるＤＡコンバータ101のアナログ出力をＡＤコンバータ104のアナログ入力に伝搬するか、または一定値をＡＤコンバータ104のアナログ入力に出力するかを制御する構成とすることで、信号制御回路116による制御に基づくＡＤコンバータ104の出力信号から製品仕様の良否を判断することができ、アナログ検査装置を備えていない半導体検査装置でもＤＡコンバータ101の動作を保証する検査が可能である。
【００７５】
（第７の実施形態）
図９Ａは、本発明の第７の実施形態に係るＡＤコンバータ201を検査するための半導体集積回路900の構成を説明するための図である。
【００７６】
この半導体集積回路900は、ＡＤコンバータ201と、ＡＤコンバータ201の出力202を入力203とするＤＡコンバータ204と、ＡＤコンバータ201の入力信号205とＤＡコンバータ204の出力信号206を比較し、その比較結果に対応した信号207を出力するアナログ信号比較器208とを有する。ここで、アナログ信号比較器208は比較器の一例である。
【００７７】
アナログ信号比較器208としては、例えば、電流が流れることでオンまたはオフするスイッチを備えており、通常、一定値の信号、例えば、Ｌレベル信号を出力しているが、信号比較対象に電位差が生じた場合、電流が流れることによりスイッチの状態が変化し、別の信号、例えば、Ｈレベル信号を出力するアナログ信号比較器が挙げられる。
【００７８】
第７形態の検査手法について、図９Ａを用いて、以下に説明する。ＡＤコンバータ201の入力205へ信号ＡＩＮ及びクロックＣＬＫを印加する。その信号ＡＩＮからＡＤ変換された信号がＡＤコンバータ201より出力202として出力される。そのＡＤコンバータ201の出力信号202は、接続されたＤＡコンバータ204の入力203として印加され、ＤＡ変換された信号206がＤＡコンバータ204から出力される。
【００７９】
ＡＤコンバータ201の入力信号205とＤＡコンバータ204の出力信号206をアナログ信号比較器208にて比較し、その比較結果に対応した出力信号207を半導体検査装置で良否判定をする手法である。
【００８０】
ＡＤコンバータ201が良品の場合、ＡＤコンバータ201に入力した信号205は正常にＡＤ変換され入力に対応した信号202が出力される。その信号202がＤＡコンバータ204に入力されＤＡ変換された信号206が出力される。この時、ＡＤコンバータ201に入力した信号205とＤＡコンバータ204からの出力信号206が一致し、アナログ信号比較器208は一致と判定、それに対応した信号207を出力することで、ＡＤコンバータ201は半導体検査装置にて良品と判定される。
【００８１】
ＡＤコンバータ201が不良品の場合、ＡＤコンバータ201に入力した信号205は正常にＡＤ変換されず、期待する信号202が出力されない。そのため、その信号202を入力したＤＡコンバータ204は期待値以外の信号206を出力し、結果として、ＡＤコンバータ201に入力した信号205とＤＡコンバータ204からの出力信号206が不一致となり、アナログ信号比較器208は不一致と判定、それに対応した信号207を出力することで、ＡＤコンバータ201は半導体検査装置にて不良品と判定される。
【００８２】
このような本発明の第７の実施形態における半導体集積回路900によれば、デジタル入力端子が、検査対象であるＡＤコンバータ201のデジタル出力端子に接続されるＤＡコンバータ204と、検査対象であるＡＤコンバータ201のアナログ入力と、ＤＡコンバータ204のアナログ出力とを比較し、比較結果に基づく判定信号を出力するアナログ信号比較器208とを有する構成とすることで、アナログ検査装置を備えていない半導体検査装置でもＡＤコンバータ201の動作を保証する検査が可能となる。また、低コスト化も計ることが可能である。
【００８３】
（第８の実施形態）
本発明の第８の実施形態は、前記載第７実施形態の半導体集積回路900を組み込んだ半導体検査装置900Bである。基本構成及び検査手法は第７の実施形態と同様のものであり、これに加えて、例えばＬＳＩテスター301を備えている。
【００８４】
図９Ｂは、本発明の第８の実施形態に係る半導体検査装置900Bの概略構成を説明するための図である。本実施形態の半導体検査装置900Bは、検査対象であるＡＤコンバータ201と、ＡＤコンバータ201の逆特性を有するＤＡコンバータ204と、ＡＤコンバータ201の入力信号205とＤＡコンバータ204の出力信号206を比較し、その比較結果に対応した判定信号207を出力するアナログ信号比較器208と、ＡＤコンバータ201に入力信号205及びクロック信号ＣＬＫを供給するとともに、ＤＡコンバータ204にクロック信号ＣＬＫを供給し、アナログ信号比較器208から比較結果に対応した判定信号207が入力されるＬＳＩテスター301とを有する。
【００８５】
ＬＳＩテスター301は、検査対象であるＡＤコンバータ201に入力信号205を供給してアナログ信号比較器208から比較結果に対応した判定信号207を受け取ることで検査対象であるＡＤコンバータ201の良否を判定する。
【００８６】
このような本発明の第８の実施形態における半導体検査装置900Bによれば、デジタル入力端子が、検査対象であるＡＤコンバータ201のデジタル出力端子に接続されるＤＡコンバータ204と、検査対象であるＡＤコンバータ201のアナログ入力と、ＤＡコンバータ204のアナログ出力とを比較し、比較結果に基づく判定信号を出力するアナログ信号比較器208とを有する構成とすることで、アナログ検査装置を備えていない半導体検査装置でもＡＤコンバータ201の動作を保証する検査が可能となる。また、低コスト化も計ることが可能である。
【００８７】
（第９の実施形態）
図１０Ａは、本発明の第９の実施形態に係るＡＤコンバータ201を検査するための半導体集積回路1000の構成を説明するための図である。
【００８８】
この半導体集積回路1000は、第７形態の半導体集積回路900において、入力される信号によりクロックの発生を制御し、その出力信号211はＤＡコンバータ204のクロックとして供給されるクロック発生器210を付加した構成となっている。
【００８９】
第９形態の検査手法について、図１０Ａ、図１１、図１２を用いて、以下に説明する。図１１は本発明の第９および第１０の実施形態に係るＡＤコンバータ良品時の波形動作を説明するための図である。図１２は本発明の第９および第１０の実施形態に係るＡＤコンバータ不良時の波形動作を説明するための図である。
【００９０】
ＡＤコンバータ201に信号205及びクロック211Aを印加し、第７形態の検査手法におけるアナログ信号比較器208からの比較結果212に対応した出力信号207をクロック発生器210に入力することでＤＡコンバータ204へのクロック供給213を制御する。この時のＤＡコンバータ204の動作電源電流214を半導体検査装置で検査することで良否判定をする手法である。
【００９１】
ＡＤコンバータ201が良品の場合、一致212と判定したアナログ信号比較器208からの信号207により、クロック発生器210からはクロック213が供給し続ける。これにより、ＤＡコンバータ204も動作し続ける。この時のＤＡコンバータ204の動作電源電流214はＤＡコンバータ204の製品仕様を満足する値となり、これを半導体検査装置で検査することでＡＤコンバータ201は良品と判定される。
【００９２】
ＡＤコンバータ201が不良品の場合、不一致215と判定したアナログ信号比較器208からの信号により、クロック発生器210からのクロック供給216が停止する。これにより、ＤＡコンバータ204の動作電源電流217はＤＡコンバータ204の製品仕様を満足しない値となり、これを半導体検査装置で検査することでＡＤコンバータ201は不良品と判定される。
【００９３】
このような本発明の第９の実施形態における半導体集積回路1000によれば、アナログ信号比較器208から出力される判定信号に応じて、ＤＡコンバータ204に供給するクロックの発生と停止を制御するクロック発生器210を有する構成とすることで、ＤＡコンバータ204の動作電源電流から製品仕様の良否を判断することができ、アナログ検査装置を備えていない半導体検査装置でもＡＤコンバータ201の動作を保証する検査が可能である。
【００９４】
（第１０の実施形態）
本発明の第１０の実施形態は、前記載第９実施形態の半導体集積回路1000を組み込んだ半導体検査装置1000Bである。基本構成及び検査手法は第９の実施形態と同様のものであり、これに加えて例えばＬＳＩテスター301を備えている。
【００９５】
図１０Ｂは、本発明の第１０の実施形態に係る半導体検査装置1000Bの概略構成を説明するための図である。本実施形態の半導体検査装置1000Bは、検査対象であるＡＤコンバータ201と、ＡＤコンバータ201の逆特性を有するＤＡコンバータ204と、ＡＤコンバータ201の入力信号205とＤＡコンバータ204の出力信号206を比較し、その比較結果に対応した判定信号207を出力するアナログ信号比較器208と、アナログ信号比較器208の判定信号207に応じてＤＡコンバータ204へのクロック供給を制御するクロック発生器210と、ＡＤコンバータ201に入力信号205及びクロック信号ＣＬＫを供給し、ＤＡコンバータ204の動作電源電流を検査するＬＳＩテスター301とを有する。
【００９６】
ＬＳＩテスター301は、検査対象であるＡＤコンバータ201に入力信号205を供給してＤＡコンバータ204の動作電源電流を検査することで、検査対象であるＡＤコンバータ201の良否を判定する。
【００９７】
このような本発明の第１０の実施形態における半導体検査装置1000Bによれば、アナログ信号比較器208から出力される判定信号に応じて、ＤＡコンバータ204に供給するクロックの発生と停止を制御するクロック発生器210を有する構成とすることで、ＤＡコンバータ204の動作電源電流から製品仕様の良否を判断することができ、アナログ検査装置を備えていない半導体検査装置でもＡＤコンバータ201の動作を保証する検査が可能である。
【００９８】
（第１１の実施形態）
図１３Ａは、本発明の第１１の実施形態に係るＡＤコンバータ201を検査するための半導体集積回路1300の構成を説明するための図である。
【００９９】
この半導体集積回路1300は、第７形態の半導体集積回路900において、ＡＤコンバータ201とＤＡコンバータ204との間に、入力される信号により信号の伝搬または一定値を出力するよう制御できる信号制御回路218を付加した構成となっている。
【０１００】
第１１形態の検査手法について、図１３Ａ、図１４、図１５を用いて、以下に説明する。図１４は本発明の第１１および第１２の実施形態に係るＡＤコンバータ良品時のデータを説明するための図である。図１５は本発明の第１１および第１２の実施形態に係るＡＤコンバータ不良時のデータを説明するための図である。
【０１０１】
第７形態の検査手法におけるアナログ信号比較器208からの比較結果に対応した出力信号207を信号制御回路218に入力することで、ＡＤコンバータ201からの出力信号202をＤＡコンバータ204の入力203へ伝播または一定値を出力するよう制御される。この時のＤＡコンバータ204の出力信号206を半導体検査装置で検査することで良否判定をする手法である。
【０１０２】
ＡＤコンバータ201が良品の場合、一致219と判定したアナログ信号比較器208からの信号207が入力された信号制御回路218により、信号220が入力されたＡＤコンバータ201からの出力信号202はＤＡコンバータ204の入力203へ伝搬されるという信号制御回路状態221になる。この時のＤＡコンバータ204の出力信号222を半導体検査装置で検査することでＡＤコンバータ201は良品と判定される。
【０１０３】
ＡＤコンバータ201が不良品の場合、不一致223と判定したアナログ信号比較器208からの信号207が入力された信号制御回路218により、信号220が入力されたＡＤコンバータ201からの出力信号202はＤＡコンバータ204の入力203へ伝搬されず、代わりに信号制御回路218からはある一定の信号224が出力され、ＤＡコンバータ204へ入力される。この時のＤＡコンバータ204からは、ＡＤコンバータ201の入力とは異なった信号が出力されるため、これを半導体検査装置で検査することで不良品と判定される。
【０１０４】
また、その時のＤＡコンバータ204の出力が信号制御回路218から入力した信号に対応している信号225か対応していない信号226かを検査することでＡＤコンバータ201、ＤＡコンバータ204のどちらが不良であるかも判定できる。つまり、ＤＡコンバータ204の出力が信号225である場合はＡＤコンバータ201が不良であり、信号226である場合はＤＡコンバータ204が不良であると判定される。
【０１０５】
このような本発明の第１１の実施形態における半導体集積回路1300によれば、ＤＡコンバータ204では、デジタル入力端子が、信号制御回路218を介して検査対象であるＡＤコンバータ201のデジタル出力端子に接続され、信号制御回路218が、アナログ信号比較器208から出力される判定信号に応じて、検査対象であるＡＤコンバータ201のデジタル出力をＤＡコンバータ204のデジタル入力に伝搬するか、または一定値をＤＡコンバータ204のデジタル入力に出力するかを制御する構成とすることで、信号制御回路218による制御に基づくＤＡコンバータ204の出力信号から製品仕様の良否を判断することができ、アナログ検査装置を備えていない半導体検査装置でもＡＤコンバータ201の動作を保証する検査が可能である。
【０１０６】
（第１２の実施形態）
本発明の第１２の実施形態は、前記載第１１実施形態の半導体集積回路1300を組み込んだ半導体検査装置1300Bである。基本構成及び検査手法は第１１の実施形態と同様のものであり、これに加えて例えばＬＳＩテスター301を備えている。
【０１０７】
図１３Ｂは、本発明の第１２の実施形態に係る半導体検査装置1300Bの概略構成を説明するための図である。本実施形態の半導体検査装置1300Bは、検査対象であるＡＤコンバータ201と、ＡＤコンバータ201の逆特性を有するＤＡコンバータ204と、ＡＤコンバータ201の入力信号205とＤＡコンバータ204の出力信号206を比較し、その比較結果に対応した判定信号207を出力するアナログ信号比較器208と、アナログ信号比較器208の判定信号207に応じて、ＡＤコンバータ201からの出力信号202をＤＡコンバータ204の入力203へ伝播または一定値を出力する信号制御回路218と、ＡＤコンバータ201に入力信号205及びクロック信号ＣＬＫを供給するとともに、ＤＡコンバータ204にクロック信号ＣＬＫを供給し、ＤＡコンバータ204の出力信号206を検査するＬＳＩテスター301とを有する。
【０１０８】
ＬＳＩテスター301は、検査対象であるＡＤコンバータ201に入力信号205を供給してＤＡコンバータ204の出力信号206を検査することで、検査対象であるＡＤコンバータ201の良否を判定する。
【０１０９】
このような本発明の第１２の実施形態における半導体検査装置1300Bによれば、ＤＡコンバータ204では、デジタル入力端子が、信号制御回路218を介して検査対象であるＡＤコンバータ201のデジタル出力端子に接続され、信号制御回路218が、アナログ信号比較器208から出力される判定信号に応じて、検査対象であるＡＤコンバータ201のデジタル出力をＤＡコンバータ204のデジタル入力に伝搬するか、または一定値をＤＡコンバータ204のデジタル入力に出力するかを制御する構成とすることで、信号制御回路218による制御に基づくＤＡコンバータ204の出力信号から製品仕様の良否を判断することができ、アナログ検査装置を備えていない半導体検査装置でもＡＤコンバータ201の動作を保証する検査が可能である。
【産業上の利用可能性】
【０１１０】
本発明は、半導体検査装置の仕様を考慮せずに済むため、高性能なアナログ検査装置を備えた高価な半導体検査装置を使用せずに高速で動作するＤＡコンバータまたはＡＤコンバータの動作を保証する検査が可能であり、半導体集積回路の検査における低コスト化を実現する半導体集積回路および半導体検査装置等に有用である。
【図面の簡単な説明】
【０１１１】
【図１Ａ】本発明の第１の実施形態に係るＤＡコンバータを検査する半導体集積回路を説明するための図
【図１Ｂ】本発明の第２の実施形態に係るＤＡコンバータを検査する半導体検査装置を説明するための図
【図２】本発明の実施形態に係るデジタル信号比較器の例を説明するための図
【図３Ａ】本発明の第３の実施形態に係るＤＡコンバータを検査する半導体集積回路を説明するための図
【図３Ｂ】本発明の第４の実施形態に係るＤＡコンバータを検査する半導体検査装置を説明するための図
【図４】本発明の第３および第４の実施形態に係るＤＡコンバータ良品時の波形動作を説明するための図
【図５】本発明の第３および第４の実施形態に係るＤＡコンバータ不良時の波形動作を説明するための図
【図６Ａ】本発明の第５の実施形態に係るＤＡコンバータを検査する半導体集積回路を説明するための図
【図６Ｂ】本発明の第６の実施形態に係るＤＡコンバータを検査する半導体検査装置を説明するための図
【図７】本発明の第５および第６の実施形態に係るＤＡコンバータ良品時のデータを説明するための図
【図８】本発明の第５および第６の実施形態に係るＤＡコンバータ不良時のデータを説明するための図
【図９Ａ】本発明の第７の実施形態に係るＡＤコンバータを検査する半導体集積回路を説明するための図
【図９Ｂ】本発明の第８の実施形態に係るＡＤコンバータを検査する半導体検査装置を説明するための図
【図１０Ａ】本発明の第９の実施形態に係るＡＤコンバータを検査する半導体集積回路を説明するための図
【図１０Ｂ】本発明の第１０の実施形態に係るＡＤコンバータを検査する半導体検査装置を説明するための図
【図１１】本発明の第９および第１０の実施形態に係るＡＤコンバータ良品時の波形動作を説明するための図
【図１２】本発明の第９および第１０の実施形態に係るＡＤコンバータ不良時の波形動作を説明するための図
【図１３Ａ】本発明の第１１の実施形態に係るＡＤコンバータを検査する半導体集積回路を説明するための図
【図１３Ｂ】本発明の第１２の実施形態に係るＡＤコンバータを検査する半導体検査装置を説明するための図
【図１４】本発明の第１１および第１２の形態に係るＡＤコンバータ良品時のデータを説明するための図
【図１５】本発明の第１１および第１２の実施形態に係るＡＤコンバータ不良時のデータを説明するための図
【符号の説明】
【０１１２】
001  ＥＸＯＲ回路
002  ＯＲ回路
003  ＤＡコンバータの入力
004  ＡＤコンバータの出力
005  デジタル信号比較器の出力
101  n-bitＤＡコンバータ
102  ＤＡコンバータの出力
103  ＡＤコンバータの入力
104  n-bitＡＤコンバータ
105  ＤＡコンバータの入力
106  ＡＤコンバータの出力
107  デジタル信号比較器の出力
108  デジタル信号比較器
109  クロック発生器
110  ＤＡコンバータへのクロック波形
111  比較結果
112  ＡＤコンバータへのクロック波形（ＤＡコンバータ良品時）
113  ＡＤＣ動作電流（ＤＡコンバータ良品時）
115  ＡＤコンバータへのクロック波形（ＤＡコンバータ不良時）
116  信号制御回路
116A  ＡＤＣ動作電流（ＤＡコンバータ不良時）
117  比較結果
118  信号制御回路状態
119  ＤＡＣ入力信号
120  ＡＤＣ出力信号
120A  比較結果
121  信号制御回路状態
122  ＡＤＣ出力信号（ＤＡコンバータ良品時）
123  ＡＤＣ出力信号（ＤＡコンバータ不良時）
201  n-bitＡＤコンバータ
202  ＡＤコンバータの出力
203  ＤＡコンバータの入力
204  n-bitＤＡコンバータ
205  ＡＤコンバータの入力
206  ＤＡコンバータの出力
207  アナログ信号比較器の出力
208  アナログ信号比較器
210  クロック発生器
211  クロック発生器の出力
211A  ＡＤＣ入力クロック
212  比較結果
213  ＤＡＣ入力クロック
214  ＤＡＣ動作電流
215  比較結果
216  ＤＡＣ入力クロック
217  ＤＡＣ動作電流
218  信号制御回路
219  比較結果
220  ＡＤＣ入力信号
221  信号制御回路状態
222  ＤＡＣ出力信号
223  比較結果
224  信号制御回路状態
225  ＤＡＣ出力信号（良品時）
226  ＤＡＣ出力信号（不良品時）
301  ＬＳＩテスター
【図１Ａ】
2008076358.tif 000003
【図１Ｂ】
2008076358.tif 000004
【図２】
2008076358.tif 000005
【図３Ａ】
2008076358.tif 000006
【図３Ｂ】
2008076358.tif 000007
【図４】
2008076358.tif 000008
【図５】
2008076358.tif 000009
【図６Ａ】
2008076358.tif 000010
【図６Ｂ】
2008076358.tif 000011
【図７】
2008076358.tif 000012
【図８】
2008076358.tif 000013
【図９Ａ】
2008076358.tif 000014
【図９Ｂ】
2008076358.tif 000015
【図１０Ａ】
2008076358.tif 000016
【図１０Ｂ】
2008076358.tif 000017
【図１１】
2008076358.tif 000018
【図１２】
2008076358.tif 000019
【図１３Ａ】
2008076358.tif 000020
【図１３Ｂ】
2008076358.tif 000021
【図１４】
2008076358.tif 000022
【図１５】
2008076358.tif 000023