(57)【要約】【課題】ＣＭＯＳ型の読み出し回路を備える固体撮像デバイスについても機械的なシャッタを設けることなく、全画素についてのシャッタ速度の調整を容易にする。【解決手段】半導体基板に形成された複数の光電変換部ＰＤと、光電変換部ＰＤのそれぞれが検出した光に対応する信号電荷を読み出すＣＭＯＳ型の読み出し回路とを備える固体撮像デバイスであって、半導体基板の１１厚み方向Ｚに対する一方の表面側に配線層１２，１３が形成され、光電変換部ＰＤの受光面が表面側とは反対の背面側に形成され、光電変換部ＰＤが発生する信号電荷を一時的に保持可能なアナログメモリ部ＰＤＭが、光電変換部ＰＤとは異なる位置に隣接して配され、かつ、半導体基板１１の表面側に形成されるようにした。【選択図】図１
2008053333.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に形成された複数の光電変換部と、前記光電変換部のそれぞれが検出した光に対応する信号電荷を読み出すＣＭＯＳ型の読み出し回路とを備える固体撮像デバイスであって、
前記半導体基板の厚み方向（Ｚ）に対する一方の表面側に配線層（１２，１３）が形成され、前記光電変換部の受光面が前記表面側とは反対の背面側に形成され、
前記光電変換部が発生する信号電荷を一時的に保持可能なアナログメモリ部（ＰＤＭ）が、前記光電変換部とは異なる位置に隣接して配され、かつ、前記半導体基板の前記表面側に形成されていることを特徴とする固体撮像デバイス。
【請求項２】
請求項１記載の固体撮像デバイスであって、
前記アナログメモリ部（ＰＤＭ）が埋め込みチャネル構造で構成されていることを特徴とする固体撮像デバイス。
【請求項３】
請求項１記載の固体撮像デバイスであって、
前記光電変換部と前記アナログメモリ部との間の電荷の移動を規制する第１ゲート部（ＴｒＢ，４１）と、
前記アナログメモリ部と前記読み出し回路との間の電荷の移動を規制する第２ゲート部（ＴｒＣ，４２）とを備えたことを特徴とする固体撮像デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳ型の読み出し回路を備える固体撮像デバイスに関する。
【背景技術】
【０００２】
固体撮像デバイスについては、多数の光電変換部が一次元に配列されたラインセンサや、多数の光電変換部が列方向及び行方向に二次元配列されたイメージセンサが存在する。イメージセンサはデジタルカメラなどに採用され、ラインセンサはイメージスキャナなどに採用されている。
【０００３】
また、この種の固体撮像デバイスについては、読み出し回路の構造上の違いからＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサとＣＣＤ（Charge Coupled Devices）イメージセンサとに区分されている。
【０００４】
ＣＣＤイメージセンサの場合、比較的構造が複雑になり、しかも消費電力が大きくなるのは避けられない。従って、例えばデジタルカメラや携帯電話端末のように電力消費を抑制する必要がある用途や、小型化が必要な用途にはＣＭＯＳイメージセンサが用いられる傾向がある。
【０００５】
ＣＭＯＳイメージセンサに関する従来技術は、例えば特許文献１に開示されている。特許文献１に示されたＣＭＯＳイメージセンサにおいては、光電変換部の受光面が厚み方向の裏側に形成され、厚み方向の表面側に近い部分に配線等を形成している。従って、外部から入射する光が配線等に遮られることなく光電変換部に入射するので、各光電変換部の開口率が上がり、光電変換部の素子数が多い場合であっても入射光を高感度で検出可能になる。
【特許文献１】特開２００５−３５３９９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、特許文献１において詳細に記述されているが、ＣＭＯＳイメージセンサの場合には、ＣＣＤイメージセンサとは異なり、光電変換部の素子毎に順番に信号電荷を読み出すことになる。そのため、各光電変換部の露光は、所定のリセット制御により信号電荷を放電してから、信号電荷を実際に読み出すまでの時間であるので、ＣＭＯＳイメージセンサの場合には、露光タイミングが光電変換部の素子毎に独立に決定される。そのため、機械的なシャッタを全光電変換部が覆われるように設けない限り、撮影する画像の全画素について露光タイミングを同時期に設定することは極めて困難であった。
【０００７】
本発明は、ＣＭＯＳ型の読み出し回路を備える固体撮像デバイスに対して、機械的なシャッタを設けることなく、全画素についての露光タイミングを合わせるグローバルシャッタを実現することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る上記目的は、下記構成により達成される。
（１）半導体基板に形成された複数の光電変換部と、前記光電変換部のそれぞれが検出した光に対応する信号電荷を読み出すＣＭＯＳ型の読み出し回路とを備える固体撮像デバイスであって、
前記半導体基板の厚み方向（Ｚ）に対する一方の表面側に配線層（１２，１３）が形成され、前記光電変換部の受光面が前記表面側とは反対の背面側に形成され、
前記光電変換部が発生する信号電荷を一時的に保持可能なアナログメモリ部（ＰＤＭ）が、前記光電変換部とは異なる位置に隣接して配され、かつ、前記半導体基板の前記表面側に形成されていることを特徴とする固体撮像デバイス。
【０００９】
この固体撮像デバイスによれば、前記光電変換部のそれぞれが受光した光に応じて生成した信号電荷を、その近傍に配置されたアナログメモリ部に一時的に保持することを全光電変換部が同時に行うことができる。従って、全ての光電変換部が生成した信号電荷を同時にそれぞれの近傍のアナログメモリ部に転送すれば、全ての光電変換部について同じタイミングで露光を開始及び終了することができる。すなわち、各アナログメモリ部に保持される信号電荷の電荷量を決定する露光タイミングは、全ての光電変換部について等しくなる。従って、撮影する画像を構成する全画素について、露光の時間差を生じることのないグローバルシャッタを構成することができる。
但し、半導体基板に形成したチャネルをアナログメモリ部として利用する場合、外部から入射する光によって誘起される電子の影響により、アナログメモリ部に保持された信号電荷が時間の経過に伴って消滅する可能性がある。しかし、この発明においては、アナログメモリ部を半導体基板の表面側に形成してあるので、デバイスの背面側から入射する光（可視光）は、半導体基板の厚みによって、アナログメモリ部に到達する前に十分に減衰する。従って、外部から入射する光は、アナログメモリ部に保持される信号電荷にほとんど影響を及ぼさない。しかも、アナログメモリ部の配置される位置が表面側であるので、光電変換部の受光領域がアナログメモリ部の影響を受けにくく、開口率の低下も生じない。
【００１０】
なお、ＣＭＯＳ型のイメージセンサに一般的に設けられるフローティングディフュージョンと呼ばれる部分には、電荷を保持することが可能である。しかし、フローティングディフュージョンの部分に保持される電荷は極めて短い時間で暗電流が増加してしまう。従って、全ての光電変換部の読み出しスキャンが終了するまでの間に渡って信号電荷量を保持することはできず、アナログメモリとしては利用不可能である。従って、アナログメモリ部については、少なくとも１フレームの画像全体を読み出すのに必要な時間に渡って信号電荷を保持する能力を有する。
【００１１】
（２）  （１）記載の固体撮像デバイスであって、前記アナログメモリ部（ＰＤＭ）が埋め込みチャネル構造で構成されていることを特徴とする固体撮像デバイス。
【００１２】
この固体撮像デバイスによれば、埋め込みチャネル構造のアナログメモリ部を設けるので、表面チャネル型のアナログメモリ部を設ける場合と比べて発生するノイズ（暗時出力）が小さくなり高品質の画像が得られる。
【００１３】
（３）  （１）記載の固体撮像デバイスであって、前記光電変換部と前記アナログメモリ部との間の電荷の移動を規制する第１ゲート部（ＴｒＢ，４１）と、
前記アナログメモリ部と前記読み出し回路との間の電荷の移動を規制する第２ゲート部（ＴｒＣ，４２）とを備えたことを特徴とする固体撮像デバイス。
【００１４】
この固体撮像デバイスによれば、第１ゲート部を制御することにより光電変換部からアナログメモリ部への信号電荷の移動を制御でき、第２ゲート部を制御することによりアナログメモリ部から読み出し回路への信号電荷の移動を制御できる。
【発明の効果】
【００１５】
本発明によれば、光電変換部のそれぞれが受光した光に応じて生成した信号電荷を、その近傍に配置されたアナログメモリ部に一時的に保持することができるので、全ての光電変換部に対し、生成した信号電荷を同時にそれぞれの近傍のアナログメモリ部に転送して、全ての光電変換部を同時に露光を終了することができる。すなわち、各アナログメモリ部に保持される信号電荷の電荷量を決定する露光タイミングは、全ての光電変換部について等しくできる。従って、撮影する画像を構成する全画素について同時露光が可能となる。
【発明を実施するための最良の形態】
【００１６】
本発明に係る固体撮像デバイスの好適な実施の形態について、図面を参照して詳細に説明する。
図１は実施の形態における固体撮像デバイスの１セルに関する主要部分の構成を示す厚み方向の断面図である。図２は図１に示した固体撮像デバイスに関する主要部分の構成を表す等価回路図である。
【００１７】
図１に示す固体撮像デバイスについては、多数の光電変換素子が行方向（矢印Ｘ方向）及び列方向（図１の紙面に垂直な方向）に沿って二次元配置されたカラーイメージセンサを想定しており、ＣＭＯＳ型の読み出し回路を内蔵している。多数の光電変換素子のうち１つの光電変換素子とそれに付随する回路とで構成される１セル分の主要部の構造が図１に示されている。
【００１８】
この固体撮像デバイスは、図１に示すように、シリコン基板（Ｐ型）１１上に第１絶縁層１２と第２絶縁層１３が積層され、シリコン基板１１内にはＰ＋型拡散層１４が形成されており、デバイスの厚み方向（矢印Ｚ方向）に積層された構造になっている。そして、シリコン基板１１の表面側（第１絶縁層１２との境界部）の近傍及びシリコン基板１１の内部に様々な半導体機能素子が形成されており、第１絶縁層１２及び第２絶縁層１３の領域に各種の電極及び図示しない配線が形成されている。
【００１９】
すなわち、シリコン基板１１に形成された半導体機能素子としては、図１（図２の等価回路図も参照）に示すように、トランジスタＴｒＡ、フォトダイオードＰＤ、トランジスタＴｒＢ、アナログメモリＰＤＭ、トランジスタＴｒＣ、トランジスタＴｒＤ、キャパシタＣ１がある。また、電極としては、プラグ２５、オーバーフロードレインＯＦＤ、ＯＦＤ制御電極４０、第１読み出し電極４１、第２読み出し電極４２がある。
【００２０】
オーバーフロードレインＯＦＤに設けられたプラグ２５下部のシリコン基板１１内には、Ｎ+型拡散層２３が形成され、また、ＯＦＤ制御電極４０と第１読み出し電極４１と第２読み出し電極４２の下部に沿ってＰ型半導体層２６が形成されている。そして、プラグ２５とＯＦＤ制御電極４０の下方のＮ＋型拡散層２３、Ｐ型半導体層２６の下部には、Ｐ型半導体層２７が形成されフォトダイオードＰＤが形成されている。さらにその下方には、Ｐ型拡散層２２が形成されている。
【００２１】
また、第１読み出し電極４１の位置におけるＰ型半導体層２６の下部には、Ｎ型拡散層３０が形成され、また、Ｎ型拡散層３０に隣接してＰ型拡散層２８が形成されている。
第２読み出し電極４２の位置におけるＰ型半導体層２６の下部には、Ｎ型拡散層３１が形成され、また、Ｎ型拡散層３１に隣接したＰ型半導体層２６と略同じ深さにはＮ＋型拡散層３２が形成されている。
【００２２】
Ｎ＋型拡散層３２は後述するトランジスタＴｒＤのゲート電極４３に接続されている。このゲート電極４３の位置の下方には、Ｐ＋型拡散層３３と、ゲート電極４３に接続されるＮ＋型拡散３４が形成されている。さらに、ゲート電極４３にはＮ＋型拡散層３５が接続されており、Ｎ＋型拡散層３５に隣接してＰ＋拡散層３６が形成されている。
【００２３】
そして、Ｎ型拡散層３０，３１、Ｎ＋型拡散層３４，３５、Ｐ＋型拡散層３３，３６の下方にはＮ＋半導体層２９を挟んで、Ｐ＋型拡散層２４がＰ＋型拡散層２８に接続されて形成されている。
【００２４】
１つのフォトダイオードＰＤが１セルの光電変換部を形成する。このフォトダイオードＰＤは、図１に示すようにシリコン基板１１内の浅い領域から深い領域まで広い範囲に渡って形成されたＮ型拡散層２１と、シリコン基板１１の表面に近い位置に存在するＰ型拡散層２６とで構成されている。また、フォトダイオードＰＤの受光部はデバイスの背面側に形成されている。すなわち、図１における下方から矢印Ｚ１方向に向かってフォトダイオードＰＤに入射する光（可視光）によって、フォトダイオードＰＤが電荷を生成する。生成された信号電荷は、Ｎ型拡散層２１とＰ型拡散層２６との接合部分の近傍に蓄積される。
【００２５】
また、固体撮像デバイスの背面側には、図１に示すように、カラーフィルタ１５及びマイクロレンズ１６が設けられている。従って、外部（撮影対象の被写体）から入射する光については、マイクロレンズ１６で集光され、カラーフィルタ１５によって特定の色成分のみが抽出又は除去されてからフォトダイオードＰＤに入射する。
【００２６】
トランジスタＴｒＡは、ＭＯＳトランジスタであり、フォトダイオードＰＤに蓄積されている信号電荷を必要なタイミングでリセットするために設けてある。図２に示すように、トランジスタＴｒＡのオーバーフロードレインＯＦＤ端子は電源ライン（Ｖｃｃ）と接続され、ＯＦＤ制御電極４０は制御信号線６４と接続されている。制御信号線６４には所定の制御信号（OFD Control）が印加される。
【００２７】
トランジスタＴｒＢは、ＭＯＳトランジスタであり、フォトダイオードＰＤに蓄積されている信号電荷を必要なタイミングでアナログメモリＰＤＭの領域に読み出すためのゲート、すなわちスイッチとして機能する。トランジスタＴｒＢのゲート端子である第１読み出し電極４１は、図２に示すように制御信号線６３と接続されている。制御信号線６３には所定の制御信号（Gate1）が印加される。
【００２８】
アナログメモリＰＤＭは、シリコン基板１１の表面近傍に形成されたＰ型拡散層２６と、その下方に埋め込み形で形成されたＮ型拡散層３０とで構成されている。すなわち、アナログメモリＰＤＭは１つのダイオードを構成しており、Ｐ型拡散層２６とＮ型拡散層３０との境界部分の近傍に信号電荷を蓄積することができる。実際には、第１読み出し電極４１に印加する電圧を制御してトランジスタＴｒＢをオン状態にすることにより、フォトダイオードＰＤに蓄積された信号電荷がトランジスタＴｒＢを通じてアナログメモリＰＤＭに転送される。
【００２９】
トランジスタＴｒＣは、ＭＯＳトランジスタであり、アナログメモリＰＤＭに蓄積されている信号電荷を必要なタイミングで下流側の領域にあるキャパシタＣ１側に読み出すためのゲート、すなわちスイッチとして機能する。トランジスタＴｒＣのゲート端子である第２読み出し電極４２は、図２に示すように制御信号線６２と接続されている。制御信号線６２には所定の制御信号（Gate2）が印加される。
【００３０】
Ｐ型拡散層２６と隣接する位置に形成されたＮ＋拡散層３２は、電気的に浮遊状態とされたフローティングディフュージョン（ＦＤ）であり、キャパシタＣ１を形成している。このキャパシタＣ１は、電荷転送上流側から転送されてくる信号電荷を一時保持するために用いられる。なお、Ｎ＋型拡散層３２と隣接する領域に形成されているＮ型拡散層３１は、転送される信号電荷を上流側からキャパシタＣ１に誘導するためのポテンシャルスロープを形成している。
【００３１】
実際には、第２読み出し電極４２に印加する電圧を制御してトランジスタＴｒＣをオン状態にすることにより、アナログメモリＰＤＭに蓄積された信号電荷がトランジスタＴｒＣを通じて、前記ポテンシャルスロープに誘導されてキャパシタＣ１に移動する。
【００３２】
トランジスタＴｒＤは、ＭＯＳトランジスタであり、フローティングディフュージョンであるキャパシタＣ１の蓄積電荷に相応する信号電圧を、ゲート電極４３を介して入力し、図２に示す読み出し信号線６６に出力する。
【００３３】
また、図１には現れていないが、ゲート電極４３には図２に示すトランジスタＴｒＥも接続されている。図２に示すように、トランジスタＴｒＥのゲート端子は制御信号線６５と接続されている。トランジスタＴｒＥは、制御信号線６５に印加されるリセット信号（Reset）を用いて、キャパシタＣ１に生じる信号電圧をリセットするために利用される。
【００３４】
図２においては単一セルの回路要素だけを示してあるが、読み出し信号線６６には実際には１行あるいは１列の多数のセルのそれぞれの出力が共通に接続されている。読み出し信号線６６には、図２に示すように負荷トランジスタ７１及びサンプルホールド回路７２が接続されている。それぞれのセルから読み出される信号電荷に対応する電圧がそれぞれ異なるタイミングで順番にサンプルホールド回路７２の入力に現れる。従って、セル毎に定まる互いに異なるタイミングでサンプルホールド回路７２のサンプリング制御を実施することにより、セル毎の信号電荷に応じた信号電圧を取り出すことができる。サンプルホールド回路７２から出力される信号電圧は、バッファアンプ７３を介して出力端子７４に出力される。
【００３５】
次に、図２に示した１セル分の回路から信号電荷を読み出すための制御手順について説明する。
図３に信号電荷を読み出す手順のフローチャートを示した。
ステップＳ１：まず、制御信号線６４に印加する制御信号（OFD Control）を低電位（Ｌ）から高電位（Ｈ）に切り替える。なお、低電位（Ｌ）及び高電位（Ｈ）は、それぞれアース電位及び電源ラインの電位（Ｖｃｃ）に近い電位を表す。この制御により、トランジスタＴｒＡがオン状態になるので、フォトダイオードＰＤに蓄積されている電荷はドレイン（ＯＦＤ）に廃棄される。
【００３６】
ステップＳ２：次に、制御信号線６２に印加するゲート信号（Gate2）と、制御信号線６５に印加するリセット信号（Reset）を高電位（Ｈ）に切り替える。この制御により、トランジスタＴｒＣ及びトランジスタＴｒＥがそれぞれオン状態になるので、アナログメモリＰＤＭに蓄積されている電荷及びキャパシタＣ１に残っている電荷は、制御信号線６１に廃棄される。
【００３７】
ステップＳ３：次に、制御信号線６２に印加するゲート信号（Gate2）と、制御信号線６４に印加する制御信号（OFD Control）とをそれぞれ低電位（Ｌ）に切り替える。この制御により、トランジスタＴｒＡはオフ状態になるので、フォトダイオードＰＤに蓄積される電荷の放電は停止する。すなわち、この時点から露光が開始され、フォトダイオードＰＤの受光面に入射する光の強度と露光時間の長さとに応じた電荷が生成され、フォトダイオードＰＤに蓄積される。
【００３８】
ステップＳ４：次に、制御信号線６３に印加するゲート信号（Gate1）を高電位（Ｈ）に切り替える。この時点で１回の露光が終了する。この制御により、トランジスタＴｒＢがオン状態に切り替わるので、露光開始から露光終了までの間（電子シャッタが開いている時間）にフォトダイオードＰＤで生成され蓄積された信号電荷が、トランジスタＴｒＢを介してアナログメモリＰＤＭに転送され、信号電荷はアナログメモリＰＤＭに保持される。
【００３９】
ステップＳ５：次に、制御信号線６４に印加する制御信号（OFD Control）とをそれぞれ高電位（Ｈ）に切り替える。この制御により、トランジスタＴｒＡがオン状態になるので、露光が終了した後でフォトダイオードＰＤで生成される電荷はドレイン（ＯＦＤ）に廃棄される。
【００４０】
ステップＳ６：次に、制御信号線６５に印加するリセット信号（Reset）を低電位（Ｌ）に切り替え、同時に制御信号線６２に印加するゲート信号（Gate2）を高電位（Ｈ）に切り替える。この制御により、トランジスタＴｒＥはオフ状態になり、トランジスタＴｒＣはオン状態になるので、アナログメモリＰＤＭに保持されている信号電荷がトランジスタＴｒＣを経由してキャパシタＣ１の部分に読み出され、信号電荷の量に相当する電圧としてトランジスタＴｒＤのゲート端子に印加される。
【００４１】
ステップＳ７：制御信号線６１に印加する制御信号（Selectable Vcc）を制御することにより、一時的にトランジスタＴｒＤをオン状態に切り替え、キャパシタＣ１に蓄積された信号電荷に相応する信号電圧を読み出し信号線６６に読み出す。更に、所定のタイミングで読み出し信号線６６に現れた信号電圧をサンプルホールド回路７２でサンプリングし、バッファアンプ７３を介して出力端子７４から出力する。
【００４２】
ステップＳ８：制御信号線６２に印加するゲート信号（Gate2）を低電位（Ｌ）に切り替え、同時に制御信号線６５に印加するリセット信号（Reset）を高電位（Ｈ）に切り替える。この制御により、トランジスタＴｒＣがオフ状態になるので、アナログメモリＰＤＭがキャパシタＣ１と切り離され、更にトランジスタＴｒＥがオン状態なので、キャパシタＣ１に残っている電荷は、制御信号線６１に廃棄される。
【００４３】
実際には、多数のセルが読み出し信号線６６（Read）に接続されているので、多数のセルのそれぞれについて、上記ステップＳ１〜Ｓ８の処理を順次に行うことにより、多数のセルの信号電荷を出力端子７４から順番に出力することができる。各セルの読み出しのタイミングは互いに異なるが、上記ステップＳ３で露光を開始してからステップＳ４で露光を終了するまでの露光期間については、全てのセルについて共通のタイミングに定めることができる。すなわち、各セルのフォトダイオードＰＤが共通の露光期間の間に生成し蓄積した信号電荷を隣接する位置のアナログメモリＰＤＭに転送して一旦保持することにより、露光タイミングの時間的なずれを吸収することができる。
【００４４】
従って、露光を開始してから露光を終了するまでの露光時間の長さ（電子シャッタの開いている時間）は全てのセルについて共通になるので、全セルの露光時間は、同時刻として必要に応じて簡単に長さを調整できる。すなわち、グローバル電子シャッタの機能が実現する。
【００４５】
ところで、アナログメモリＰＤＭについては図１に示すようにこの固体撮像デバイスの厚み方向（矢印Ｚ方向）の中央よりも表側の面に近い領域、つまり絶縁層１２の近傍に形成されている。一方、フォトダイオードＰＤの一部分を構成するＮ型半導体層２１については、固体撮像デバイスの厚み方向の背面側に近い領域（ｐ＋型拡散層１４に近い領域）から表側の面に近い領域まで広い範囲に渡って形成されている。すなわち、背面側には配線層や電極が存在しないので、背面側から矢印Ｚ１方向に受光面に入射する光は、配線層や電極のような遮光物の影響を受けることなくＮ型半導体層２１にそのまま入射する。従って、フォトダイオードＰＤの開口率が高くなり、高感度の光電変換が可能になる。
【００４６】
一方、アナログメモリＰＤＭの領域に保持される信号電荷については、外部からの光が入射するとその影響を受けて信号電荷が消滅する可能性がある。しかし、アナログメモリＰＤＭは固体撮像デバイスの厚み方向の中央よりも表側の面に近い領域に形成されているので、図４に示すように、固体撮像デバイスの背面側から矢印Ｚ１方向に入射する光は、比較的厚いシリコン基板１１やＮ型半導体層２１の領域を通過しない限りアナログメモリＰＤＭまでは到達しない。
ここで、図４は図１に示した固体撮像デバイスに関する主要部分の位置関係を模式的に表す断面図である。
【００４７】
実際には、シリコン結晶中の可視光の吸収率から考えると、シリコン基板１１やＮ型半導体層２１の領域の厚みが例えば１５μｍ以上であれば、９９％以上の可視光が吸収されることになるので、外部から入射する光はアナログメモリＰＤＭの保持する信号電荷にはほとんど影響を与えない。また、可視光以外の波長成分（赤外線や近赤外線）については、カラーフィルタ１５又はその他の光学フィルタで遮断することが可能である。また、表側の面から入射する外来光については、絶縁層１２、１３や、配線層などによって遮断されるのでアナログメモリＰＤＭの領域には到達しない。
【００４８】
また、図１に示すようにアナログメモリＰＤＭは埋め込みチャネル構造になっているので、表面チャネル型のアナログメモリ部を設ける場合と比べて発生するノイズ（暗時出力）が小さくなり高品質の画像が得られる。
【産業上の利用可能性】
【００４９】
本発明は、ＣＭＯＳ型の読み出し回路を備える固体撮像デバイスに本発明を適用することができ、機械的なシャッタを設けることなく、全光電変換セルについての露光タイミングの同時化を容易に調整することができる。しかも、外来光の影響を受けることなくアナログメモリ部に信号電荷を保持できるので、ノイズの少ない高品質の画像が得られる。
【図面の簡単な説明】
【００５０】
【図１】実施の形態における固体撮像デバイスの１セルに関する主要部分の構成を示す厚み方向の断面図である。
【図２】図１に示した固体撮像デバイスに関する主要部分の構成を表す等価回路図である。
【図３】信号電荷を読み出す手順のフローチャートである。
【図４】図１に示した固体撮像デバイスに関する主要部分の位置関係を模式的に表す断面図である。
【符号の説明】
【００５１】
１１  シリコン基板
１２  絶縁層
１３  絶縁層
１４  Ｐ＋型拡散層
１５  カラーフィルタ
１６  マイクロレンズ
２１  Ｎ型半導体層
２２，２４  Ｐ型拡散層
２３，２９  Ｎ＋型拡散層
２６，２８  Ｐ型拡散層
３０，３１  Ｎ型拡散層
３２，３４，３５  Ｎ＋型拡散層
３３，３６  Ｐ＋型拡散層
４０  ＯＦＤ制御電極
４１  第１読み出し電極
４２  第２読み出し電極
４３  ゲート電極
６１，６２，６３，６４，６５  制御信号線
６６  読み出し信号線
７１  負荷トランジスタ
７２  サンプルホールド回路
７３  バッファアンプ
７４  出力端子
ＯＦＤ  オーバーフロードレイン
ＰＤ  フォトダイオード
ＰＤＭ  アナログメモリ
ＴｒＡ，ＴｒＢ，ＴｒＣ，ＴｒＤ，ＴｒＥ  トランジスタ
Ｃ１  キャパシタ
【図１】
2008053333.tif 000003
【図２】
2008053333.tif 000004
【図３】
2008053333.tif 000005
【図４】
2008053333.tif 000006