(57)【要約】【課題】絶縁ゲート型の半導体装置において、ゲートをオンさせる際に、ダイオードの順方向電圧Ｖｆおよびリカバリー電流の上昇を抑えつつ、オン特性を向上させる。【解決手段】半導体基板１の第１主面側の領域Ａにエミッタ層３が設けられ、領域Ｂにはエミッタ層３が設けられない構造とする。また、半導体基板１の第２主面側の領域ＡにコレクタＰ層５が設けられ、領域ＢにカソードＮ層４が設けられた構造とする。すなわち領域ＡではＩＧＢＴが構成され、領域Ｂではダイオードが構成された構造とする。上記構造により、ゲートをオンさせる際に、ダイオードの順方向電圧Ｖｆおよびリカバリー電流の上昇を抑えつつ、オン特性を向上させることができる。【選択図】図１
2008053648.tif 000002
【特許請求の範囲】
【請求項１】
第１主面及び第２主面を有する第１導電型の半導体基板と、
前記半導体基板の少なくとも１つの第１領域及びこの領域に隣接する少なくとも１つの第２領域の前記第１主面の近傍に設けられた第２導電型の第１半導体層と、
前記第１領域の各領域ごとに複数設けられ、前記半導体基板の前記第１主面から前記第１半導体層を貫通する第１の溝と、
前記半導体基板の前記第１主面側で、前記第１領域の前記第１半導体層内の前記第１の溝の近傍に選択的に設けられた第１導電型の第２半導体層と、
前記第１の溝の内面を覆う絶縁膜と、
前記絶縁膜を介して前記第１の溝の内部に埋め込まれた導電膜と、
前記第１半導体層及び前記第２半導体層の上に設けられ、これらの層と電気的に接続された第１主電極と、
前記半導体基板の前記第２主面に設けられた第３半導体層と、
前記半導体基板の前記第２主面に設けられた第４半導体層と、
前記第３半導体層及び前記第４半導体層を覆い、前記半導体基板の前記第２主面に設けられた第２主電極と、
を備えたことを特徴とする絶縁ゲート型半導体装置。
【請求項２】
前記第２領域の各領域ごとに複数設けられ、前記半導体基板の前記第１主面から前記第１半導体層を貫通する第２の溝と、
前記第２の溝の内面を覆う絶縁膜と、
前記絶縁膜を介して前記第２の溝に埋め込まれた導電膜と、
を更に有することを特徴とする請求項１に記載の絶縁ゲート型半導体装置。
【請求項３】
前記第１領域の幅は、前記第２領域の幅よりも広いことを特徴とする請求項１又は２に記載の絶縁ゲート型半導体装置。
【請求項４】
前記第１の溝の間隔、及び前記第２の溝の間隔は、１０μｍ以下であることを特徴とする請求項３に記載の絶縁ゲート型半導体装置。
【請求項５】
前記第１領域の幅及び前記第２領域の幅は、５０μｍ以上であることを特徴とする請求項３又は４に記載の絶縁ゲート型半導体装置。
【請求項６】
前記半導体基板の前記第１半導体層の前記第２主面側で前記第１半導体層と接し、前記半導体基板よりも不純物濃度が高い第１導電型の第５半導体層が設けられていることを特徴とする請求項１〜５の何れかに記載の絶縁ゲート型半導体装置。
【請求項７】
前記第１領域の前記第２半導体層と対向する位置で、前記半導体基板の前記第２主面側に前記第３半導体層が設けられ、
前記第２領域の前記第１半導体層と対向する位置で、前記半導体基板の前記第２主面側に前記第４半導体層が設けられていることを特徴とする請求項１〜６の何れかに記載の絶縁ゲート型半導体装置。
【請求項８】
前記第２領域に設けられた前記第１半導体層の不純物濃度は、前記第１領域に設けられた前記第１半導体層の不純物濃度よりも低いことを特徴とする請求項１〜７の何れかに記載の絶縁ゲート型半導体装置。
【請求項９】
前記第１領域の前記複数の前記第１の溝は、第１の間隔で等間隔に設けられ、
前記第２領域の前記複数の前記第２の溝は、第２の間隔で等間隔に設けられ、
前記第２の間隔は、前記第１の間隔よりも小さいことを特徴とする請求項２〜８の何れかに記載の絶縁ゲート型半導体装置。
【請求項１０】
第１主面及び第２主面を有する第１導電型の半導体基板の前記第１主面の近傍で、前記半導体基板の少なくとも１つの第１領域及びこの領域に隣接する第２領域に第２導電型の第１半導体層を形成する工程と、
前記半導体基板の前記第１領域で、前記第１半導体層内の前記第１主面の近傍に、第１導電型の第２半導体層を選択的に形成する工程と、
前記第１領域の各領域ごとに、前記半導体基板の前記第１主面から前記第２半導体層及び前記第１半導体層を貫通する第１の溝を複数形成する工程と、
前記第２領域の各領域ごとに、前記半導体基板の前記第１主面から前記第１半導体層を貫通する第２の溝を複数形成する工程と、
前記第１の溝及び前記第２の溝の内面に絶縁膜を形成する工程と、
前記第１の溝及び前記第２の溝の内部に前記絶縁膜を介して導電膜を埋め込む工程と、
前記半導体基板の前記第１主面上に、前記第１半導体層及び前記第２半導体層と電気的に接続された第１主電極を形成する工程と、
前記半導体基板の前記第１領域の前記第２主面の近傍に、第２導電型の第３半導体層を形成する工程と、
前記半導体基板の前記第２領域の前記第２主面の近傍に、第１導電型の第４半導体層を形成する工程と、
前記半導体基板の前記第２主面に、前記第３半導体層及び前記第４半導体層を覆う第２主電極を形成する工程と、
を備えたことを特徴とする絶縁ゲート型半導体装置の製造方法。
【請求項１１】
前記第１半導体層を形成する工程の前に、前記半導体基板の前記第１主面の近傍に、前記半導体基板よりも不純物濃度が高い第１導電型の第５半導体層を形成する工程を更に有し、
前記第１半導体層を形成する工程で、前記第１半導体層を前記半導体基板の前記第１主面と前記第５半導体層との間に形成することを特徴とする請求項１０に記載の絶縁ゲート型半導体装置の製造方法。
【請求項１２】
前記第１半導体層を形成する工程において、前記第１領域の前記第１半導体層の不純物濃度と、前記第２領域の前記第１半導体層の不純物濃度とを異ならせて形成することを特徴とする請求項１０又は１１に記載の絶縁ゲート型半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁ゲート型半導体装置及びその製造方法に関し、特に、ダイオードを内蔵した絶縁ゲート型バイポーラトランジスタ及びその製造方法に関するものである。
【背景技術】
【０００２】
モータ等を駆動するパワーエレクトロニクスにおいて、定格電圧が３００Ｖ以上の領域では、スイッチング素子として絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ；Insulated Gate Bipolar Transistor）が用いられている。通常、このＩＧＢＴには、還流用のダイオードが並列に接続されている。
【０００３】
従来のＩＧＢＴの断面構造を図３５に示す。コレクタＰ層５の上にＮ＋バッファ層１１２が形成され、その上にＮ−層１が形成されている。Ｎ−層１の表面上には、Ｐ型の不純物が拡散されたＰベース層２が選択的に形成されている。Ｐベース層２の表面上には、高濃度のＮ型の不純物が選択的に拡散されたエミッタ層３が形成されている。エミッタ層３からＮ−層１に達する溝が形成され、溝の内壁に酸化膜７が形成され、その中にポリシリコンからなるゲート電極８が形成されている。エミッタ層３とＮ−層１との間のＰベース層２には、上記溝に沿った位置にチャネルが形成される。エミッタ層３の表面の一部の領域上と、Ｐベース層２の表面の領域上にエミッタ電極１１が形成され、コレクタＰ層５の裏面側には、コレクタ電極１２が形成されている。
【０００４】
次に、図３５に示したＩＧＢＴの動作について説明する。まず、図３５の構造において、エミッタ電極１１とコレクタ電極１２との間に所定のコレクタ電圧ＶＣＥを印加し、エミッタ電極１１とゲート電極８との間に所定のゲート電圧ＶＧＥを印加し、ゲートをオンさせる。ゲートがオンすると、チャネル領域がＮ型に反転しチャネルが形成される。このチャネルを通じて，エミッタ電極１１より電子がＮ−層１に注入される。この注入された電子によりコレクタＰ層５とＮ−層１（Ｎ＋バッファ層１１２）との間が順バイアスされ、コレクタＰ層５からＮ−層１にホールが注入される。すると、Ｎ−層１の抵抗が大幅に下がり，ＩＧＢＴの電流容量が上がる。以上のようにして、コレクタＰ層５からのホールの注入により、Ｎ−層１の抵抗が下がる。
【０００５】
次に、ＩＧＢＴのオン状態からオフ状態の動作について説明する。図３５の構造において、エミッタ電極１１とゲート電極８との間にオン状態で印加されたゲート電圧ＶＧＥを０または逆バイアスにして、ゲートをオフさせる。ゲートがオフすると、Ｎ型に反転したチャネル領域がＰ領域にもどり、エミッタ電極１１からの電子の注入が止まる。これにより、コレクタＰ層５からのホールの注入も止まる。その後、Ｎ−層１（Ｎ＋バッファ層１１２）にたまっていた電子とホールはそれぞれコレクタ電極１２、エミッタ電極１１へ抜けていくか、または互いに再結合して消滅する（例えば、特許文献１参照）。
【０００６】
【特許文献１】特開２００５−１０１５１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記ＩＧＢＴの特性改善のため、本発明者が発明したＩＧＢＴのユニットセル近傍の断面図を図３６に示す。図３６に示すように、Ｐベース層２とＮ−層１との間に、Ｎ層４が形成されている。その他については図３５と同様である。
【０００８】
図３６に示したＩＧＢＴの動作は、図３５のＩＧＢＴの動作と基本的に同一である。ただし、Ｐベース層２とＮ−層１との間に、Ｎ層４が形成されているので、ＩＧＢＴのオン動作時に、コレクタＰ層５から注入されたホールは、Ｎ層４がバリヤとなるため、Ｐベース層２に抜けにくくなる。このため、Ｎ層４近辺にキャリアが蓄積することでＩＧＢＴのオン電圧が下がる。ＩＧＢＴのオフ時には、Ｎ層４はコレクタ電圧により空乏化するため、Ｎ層４の影響はなくなる。
【０００９】
図３７は、ＩＧＢＴと並列に設けられるダイオードの基本構造を示す断面図である。この断面図において、Ｎ−層１からなる基板の表面上に、アノードのＰ領域２が形成され、さらにその上面にアノード電極１１１が形成されている。基板の裏面には、Ｎ＋カソード層４とカソード電極１１２が形成されている。
【００１０】
この構造のダイオードの動作について説明する。アノード電極１１１とＮ−層１との間に所定のアノード電圧ＶＡＫ（順バイアス）を印加する。そして、アノード電圧がＰＮ接合のビルトインポテンシャルを超えると、アノードのＰ領域２とＮ−層１との間が順バイアスされ、ダイオードが導通する。逆バイアスを印加した場合には、アノードのＰ領域２より空乏層が伸びることで、逆方向耐圧を保持できる。
【００１１】
図３８は、図３７に示したダイオードをオン状態からオフ状態に変えた場合の逆回復時の電流波形である。ダイオードがオン状態からオフ状態になる際には、Ｎ側からＰ側に向かって、瞬間的に逆方向電流が流れる。この逆方向電流のピーク値はリカバリー電流（Ｉｒｒ）と呼ばれる。また、電流値がＩｒｒから０に戻るときの、電流の傾斜が緩いダイオードは、ソフトリカバリーと呼ばれる。
【００１２】
また、図示しないが、上記逆回復時に、ダイオードには電源電圧が印加されているため、この電圧と電流との積がリカバリーロスとなる。一般に、整流用ダイオードとしては、オン状態の定常ロス（Ｖｆ）が低く、逆回復時のロス（リカバリーロス）が低く、逆回復時の電流の回復が緩やかなソフトリカバリーダイオードが必要とされる。
【００１３】
上記ＩＧＢＴを用いた一般的なインバータ回路の構成を図３９に示す。インバータ回路は直流と交流の変換機であり、スイッチング素子であるＩＧＢＴとフリーホイールダイオードにより構成されている。そしてＩＧＢＴとダイオードは４素子または６素子でモータの制御に使用される。本インバータ回路では、直流端子が直流電源に接続されており、ＩＧＢＴをスイッチングさせることで、直流電流を交流電流に変換し、負荷であるモータに給電する。
【００１４】
このように、上記ＩＧＢＴを使用する一般的なインバータ回路では、ＩＧＢＴと対になるように、逆並列にフリーホイールダイオードが接続されている必要があった。このため、インバータ回路に使用するＩＧＢＴに、ダイオードを取り込んだ構造が、これまでに提案されてきた。
【００１５】
発明者は、ＩＳＰＳＤ’０４（International Symposium on Power Semiconductor Devices & ICs 04）において、ＩＧＢＴにフリーホイールダイオードを取り込んだ構造を提案した。
【００１６】
図４０は上記構造の３次元斜視図であり、表面近傍は図３６に示した構造と同一である。裏面側には、ストライプ状のコレクタＰ層５とカソードＮ層４とを別々に形成し、表面側のセルのストライプの向きと垂直にすることで、ダイオードを内蔵した構造となっている。
【００１７】
上記構造のデバイスを試作し、ＩＧＢＴとダイオードを別々に作製した場合と比較したところ、ＩＧＢＴのオン特性が悪化した。また、ゲートをオンさせると、ダイオードの順方向電圧Ｖｆが大きくなった。さらに、ダイオードのリカバリー特性において非常に大きなリカバリー電流が観測された。
【００１８】
これらの原因について、発明者は以下のように考察した。まず、上記構造においてオン特性が悪化したのは、ＩＧＢＴにダイオードを内蔵させたことにより、単に導通領域が減少したためであると考えた。
【００１９】
また、本構造のダイオードはＰベース層とＮ層がＰＮ接合のビルトインポテンシャルを超えたときにオンし、Ｎ−層（Ｎ層）とエミッタのＮ＋層が導通する。Ｎ＋層はＰベース層と共通のコンタクトをとっているため、ゲートをオンすることでＰベース層とＮ層との間のＰＮ接合へ電圧がかかりにくくなる。このため、Ｐベース層からのホールの注入が起こりにくくなり、Ｖｆが上昇したと考えた。
【００２０】
また、近年用いられるダイオードはリカバリー特性の改善のためダイオードのアノードＰ層は濃度が低く、拡散深さが浅い構造が採用されている。今回の構造ではＩＧＢＴのＰベース層とダイオードのアノードＰ層は同じ構造を用いている。ＩＧＢＴのＰベース層は閾値電圧を決定するため、ダイオードだけの構造に比べて、濃度は高くなる。このため、ダイオードがオンした時に表面近傍のキャリア密度が上がり、リカバリー電流が大きくなったと考えた。
【００２１】
上述したダイオードの順方向電圧Ｖｆの上昇を抑えるため、発明者は、図４１に示す構造を考案した。この構造では、ＩＧＢＴ領域Ａの溝６ａと溝６ｂとの間、及び溝６ｃと溝６ｄとの間に、絶縁型トランジスタのエミッタ層３が形成されている。一方、ダイオード領域Ｂの溝６ｂと溝６ｃとの間には、エミッタ層３は形成されていない。この構造において、ＩＧＢＴ領域ＡをＩＧＢＴとして動作させ、ダイオード領域Ｂをダイオードとして動作させようとした。
【００２２】
しかし上記構造では、ＩＧＢＴの形成される領域が、上述した一組の溝間のみであるため、ダイオード領域を十分大きくできない。そのため、ゲートをオンさせても、ダイオードの順方向電圧Ｖｆの上昇を抑えることができなかった。また、本構造でも、ＩＧＢＴとダイオードを別々に作製した場合と比較して、オン特性が悪化した。
【００２３】
本発明は上記課題を解決するためになされたもので、その目的は、絶縁ゲート型半導体装置のゲートをオンさせる際に、ダイオードの順方向電圧Ｖｆおよびリカバリー電流の上昇を抑えつつ、オン特性を向上させることである。
【課題を解決するための手段】
【００２４】
本発明に係る絶縁ゲート型半導体装置は、第１主面及び第２主面を有する第１導電型の半導体基板と、前記半導体基板の少なくとも１つの第１領域及びこの領域に隣接する少なくとも１つの第２領域の前記第１主面の近傍に設けられた第２導電型の第１半導体層と、前記第１領域の各領域ごとに複数設けられ、前記半導体基板の前記第１主面から前記第１半導体層を貫通する第１の溝と、前記半導体基板の前記第１主面側で、前記第１領域の前記第１半導体層内の前記第１の溝の近傍に選択的に設けられた第１導電型の第２半導体層と、前記第１の溝の内面を覆う絶縁膜と、前記絶縁膜を介して前記第１の溝の内部に埋め込まれた導電膜と、前記第１半導体層及び前記第２半導体層の上に設けられ、これらの層と電気的に接続された第１主電極と、前記半導体基板の前記第２主面に設けられた第３半導体層と、前記半導体基板の前記第２主面に設けられた第４半導体層と、前記第３半導体層及び前記第４半導体層を覆い、前記半導体基板の前記第２主面に設けられた第２主電極とを備えたことを特徴とする。
【００２５】
また、本発明に係る絶縁ゲート型半導体装置の製造方法は、第１主面及び第２主面を有する第１導電型の半導体基板の前記第１主面の近傍で、前記半導体基板の少なくとも１つの第１領域及びこの領域に隣接する第２領域に第２導電型の第１半導体層を形成する工程と、前記半導体基板の前記第１領域で、前記第１半導体層内の前記第１主面の近傍に、第１導電型の第２半導体層を選択的に形成する工程と、前記第１領域の各領域ごとに、前記半導体基板の前記第１主面から前記第２半導体層及び前記第１半導体層を貫通する第１の溝を複数形成する工程と、前記第２領域の各領域ごとに、前記半導体基板の前記第１主面から前記第１半導体層を貫通する第２の溝を複数形成する工程と、前記第１の溝及び前記第２の溝の内面に絶縁膜を形成する工程と、前記第１の溝及び前記第２の溝の内部に前記絶縁膜を介して導電膜を埋め込む工程と、前記半導体基板の前記第１主面上に、前記第１半導体層及び前記第２半導体層と電気的に接続された第１主電極を形成する工程と、前記半導体基板の前記第１領域の前記第２主面の近傍に、第２導電型の第３半導体層を形成する工程と、前記半導体基板の前記第２領域の前記第２主面の近傍に、第１導電型の第４半導体層を形成する工程と、前記半導体基板の前記第２主面に、前記第３半導体層及び前記第４半導体層を覆う第２主電極を形成する工程とを備えたことを特徴とする。本発明のその他の特徴については、以下において詳細に説明する。
【発明の効果】
【００２６】
本発明によれば、絶縁ゲート型半導体装置のゲートをオンさせる際に、ダイオードの順方向電圧Ｖｆおよびリカバリー電流の上昇を抑えつつ、オン特性を向上させることができる。
【発明を実施するための最良の形態】
【００２７】
以下、図面を参照しながら本発明の実施の形態について説明する。なお、各図において同一または相当する部分には同一符号を付して、その説明を簡略化ないし省略する。
【００２８】
実施の形態１．
本実施の形態１に係る絶縁ゲート型の半導体装置の断面図を図１に示す。この半導体装置はＮ型不純物を含むＮ−基板１を用いて形成され、Ｎ−基板１は第１主面（上主面）及び第２主面（下主面）を有している。Ｎ−基板１は少なくとも１つの領域Ａ（第１領域）を有し、これに隣接するように、領域Ｂ（第２領域）が設けられている。領域Ａにはエミッタ層３が設けられ、一方、領域Ｂにはエミッタ層３が設けられていない。
【００２９】
領域Ａおよび領域Ｂにおいて、Ｎ−基板１の第１主面側の近傍には、Ｐ型の不純物を拡散したＰベース層２が、選択的に設けられている。領域Ａにおいて、Ｎ−基板１の第１主面からＰベース層２を貫通するように、第１の溝６が、２〜１０μｍ程度の間隔で複数設けられている（なお、図２に示すように、Ｎ−基板１に領域Ａが複数設けられている場合には、領域Ａの各領域ごとに、第１の溝６が複数設けられている）。領域Ａにおいて、Ｎ−基板１の第１主面側で、Ｐベース層２内の第１の溝６の近傍に、Ｎ型の第２半導体層として、エミッタ層３が選択的に設けられている。エミッタ層３には、高濃度のＮ型不純物が拡散されている。エミッタ層３の上には、層間膜９が設けられている。
【００３０】
エミッタ層３の両端部の表面上と、Ｐベース層２の表面上には、第１の主電極としてエミッタ電極１１が設けられ、これらの層と電気的に接続されている。第１の溝６の内面を覆うように、ゲ−ト絶縁膜７が形成されている。第１の溝６の内部には、ゲート絶縁膜７を介して、ポリシリコンからなる導電膜８が埋め込まれている。
【００３１】
領域Ａの導電膜８は、絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor；以下、「ＩＧＢＴ」という）のゲート電極として作用する。このＩＧＢＴのゲートがオンすると、Ｐベース層２内のゲート絶縁膜７に沿って、チャネル領域（図示しない）が形成される。
【００３２】
領域Ｂにおいて、Ｎ−基板１の第１主面からＰベース層２を貫通するように、第２の溝１０が、２〜１０μｍ程度の間隔で複数設けられている（なお、図３に示すように、Ｎ−基板１に領域Ｂが複数設けられている場合には、領域Ｂの各領域ごとに、第２の溝１０が複数設けられている）。第２の溝１０の内面を覆うように、ゲ−ト絶縁膜７が形成されている。第２の溝１０の内部には、ゲート絶縁膜７を介して、ポリシリコンからなる導電膜８が埋め込まれている。導電膜８は、エミッタ電極１１と電気的に接続されている。
【００３３】
上記構造において、第２の溝１０の内面に設けられた絶縁膜７は、第１の溝６に設けられた絶縁膜７と同一の材料とする。また、第２の溝１０の内部に埋め込まれた導電膜８は、第１の溝６の内部に埋め込まれた導電膜８と同一の材料とする。これにより、絶縁ゲート型半導体装置の形成を容易とすることができる。また、第１の溝６の間隔と、第２の溝１０の間隔を１０μｍより大きくすると溝の先端部分に電界が集中し、ゲート絶縁膜の耐圧が劣化する。しかし本実施の形態では、上述したように、第１の溝６の間隔と、第２の溝１０の間隔は、２〜１０μｍの間隔で形成されるようにした。これにより、上記耐圧の劣化を抑制することができる。
【００３４】
領域ＡのＮ−基板１の裏面（第２主面）の近傍には、第３半導体層として、Ｐ型の不純物を含むコレクタＰ層５が設けられている。領域ＢのＮ−基板１の裏面の近傍には、第４半導体層として、Ｎ型の不純物を含むカソードＮ層４が設けられている。また、Ｎ−基板１の裏面には、コレクタＰ層５およびカソードＮ層４を覆うようにコレクタ電極１２が設けられ、これらの層と電気的に接続されている。
【００３５】
次に、図１に示したＩＧＢＴの動作について説明する。まず、エミッタ電極１１とコレクタ電極１２との間に所定のコレクタ電圧ＶＣＥを印加し、エミッタ電極１１と導電膜（ゲート電極）８との間に所定のゲート電圧ＶＧＥを印加して、ゲートをオンする。
【００３６】
すると、上述したチャネル領域がＮ型に反転し、チャネルが形成される。このチャネルを通じて、エミッタ電極１１からＮ−基板１に、電子が注入される。これにより、コレクタＰ層５とＮ−基板１との間が順バイアスされる。すると、コレクタＰ層５からホールが注入され，Ｎ−基板１の抵抗が大幅に下がり，ＩＧＢＴの電流容量が上がる。
【００３７】
図１に示した断面では、Ｎ−基板１の表面のＩＧＢＴと、裏面のコレクタＰ層５は、いずれも領域Ａに形成されている。このため、上述した電流はＮ−基板１の裏面から表面に向かって、Ｎ−基板１の第１主面に対して垂直な方向に、直線的に流れる。従って、図４０に示した従来構造と比較して、ＩＧＢＴの定常ロスが低減できると考えられる。
【００３８】
次に、ダイオードのオン状態について説明する。図１の構造において、エミッタが形成されていない領域Ｂは、主にダイオードとして動作する。エミッタ電極１１側に正電圧を印加すると、領域ＢのカソードＮ層４とＰベース層２により形成されるダイードがオンし、電流が流れる。
【００３９】
このダイオードの場合も、Ｎ−基板１の第１主面側から見ると、Ｐベース層２とカソードＮ層４は、同じ位置に形成されている。このため、上記電流はＮ−基板１の表面から裏面に向かって、Ｎ−基板１の主面と垂直な方向に、直線的に流れる。これにより、図４０の構造と比較して、ダイオードの定常ロスＶｆが低減できると考えられる。
【００４０】
さらに、シミュレーションの検証において後述するが、図１に示した構造は、Ｎ−基板１の表面に、ＩＧＢＴのセルが形成されている領域Ａと、エミッタが形成されていない領域Ｂとが、巨視的に分割配置されている。このような巨視的な分割配置によってもＶＣＥ（ｓａｔ）とＶｆの低減が可能となる。すなわち、ゲートのオン特性を向上させ、ダイオードのＶｆを低減させることができる。
【００４１】
ここで、領域ＡにおいてＩＧＢＴのゲートをオンさせると、Ｎ−基板１とエミッタ層３とがチャネルを介して接続される。またエミッタ電極１１により、エミッタ層３とＰベース層２は同電位に固定される。つまり、Ｐベース層２とＮ−基板１が同電位となるので、これらの間のダイオード動作が起こりにくくなる。
【００４２】
これに対して、エミッタ層が形成されていない領域Ｂでは、ゲートをオンさせてもチャネルが形成されないので、Ｐベース層２とＮ−基板１との間は、同電位にならない。このため、領域Ｂの幅を広くすることにより、ゲートをオンさせた時のダイオードのＶｆの上昇を抑制できる。
【００４３】
本実施の形態１では、図１に示した領域Ｂに第２の溝１０を複数形成し、領域Ｂの幅を所定値以上確保するようにした。これにより、図４０の構造と比較して、ゲートをオンさせたときのダイオードのＶｆの上昇を抑制することができる。
【００４４】
次に、図１に示した構造について、シミュレーションを行った結果を説明する。
【００４５】
まず、図４に示すように、シリコンウェハの厚さを９０μｍ、幅を１００μｍと仮定し、ウェハの表面側に１μｍ厚の高濃度のＰ層を形成し、裏面側に０．３μｍの高濃度のＮ層を形成し、ダイオードのＶｆを求めた。
【００４６】
次に、図５に示すように、ウェハの表面に幅が１００μｍのＰ層とＮ層を形成し、Ｐ層の直下にＮ層、Ｎ層の直下にＰ層を形成した場合と、図６に示すように、Ｐ層の直下にＰ層、Ｎ層の直下にＮ層を形成した場合とについて、シミュレーションを行った。
【００４７】
上記シミュレーションの結果を図７に示す。図７から、Ｐ層の直下にＰ層、Ｎ層の直下にＮ層を形成した場合は、ダイオードのＶｆが極端に大きくなる。これに対して、Ｐ層の直下にＮ層、Ｎ層の直下にＰ層を形成した場合はダイオードのみを形成した図４の構造と比較して、大差ない結果となった。
【００４８】
このシミュレーションにおいて、シリコンウェハの表面のＮ層がＩＧＢＴ領域に相当し、Ｐ層がダイオードのアノードＰ層に相当すると仮定する。上記シミュレーション結果は、ＩＧＢＴ領域の直下にＰ層、ダイオードのアノードＰ層の直下にＮ層を形成することが、特性の改善に有効であることを示している。
【００４９】
次に、図５に示したＰ層の直下にＮ層、Ｎ層の直下にＰ層を形成した構造においてＰ層及びＮ層の幅を変化させ、シミュレーションした結果を図８に示す。なお、このシミュレーションにおいて、端面の境界条件は折り返しであるため、図８に示したＰ層及びＮ層の幅（Ｐ及びＮの右側に記した数値）の２倍の値が、実際の幅に相当する。
【００５０】
図８の結果より、Ｐ層及びＮ層の実際の幅が２０μｍの場合（図８のＰ１０  Ｎ１０，Ｎ１０  Ｐ１０の場合）、図４に示した構造（図８のＰ２００，Ｎ２００）と比較してＶｆの値が大きい。Ｐ層及びＮ層の実際の幅が５０μｍ（図８のＰ２５  Ｎ２５，Ｎ２５  Ｐ２５）のときＶｆの値は大幅に小さくなり、１００〜５００μｍであるとき、Ｖｆの値は、図４に示した構造のＶｆの値とほぼ同じとなる。
【００５１】
これらの結果より、ＩＧＢＴの幅及びダイオードの幅は少なくとも５０μｍ以上必要であり、望ましくは１００μｍ以上必要であることが分かる。またこれらの領域に対向して、シリコン基板の裏面側に設けられるＰ層及びＮ層についても同様であることが分かる。
【００５２】
すなわち、図１に示した領域Ａの幅および領域Ｂの幅は、５０μｍ以上必要であり、望ましくは１００μｍ以上必要であることが分かる。上記構造とすることにより、ＩＧＢＴ及びダイオードのオン特性を向上させることが可能なことが、シミュレーションにより検証された。
【００５３】
なお、図１に示した構造では、領域Ａの第１の溝６の深さと、領域Ｂの第２の溝１０の深さは、同じ深さで形成されている。これにより、これらの溝を同時に形成することが可能となり、製造工程を簡略化できる。
【００５４】
以上説明したように、本実施の形態１に係る絶縁ゲート型半導体装置では、第１の溝６の表面近傍に、トランジスタのエミッタとして機能する第１導電型の第２半導体層を有する領域Ａと、第２の溝１０の表面近傍に、上記第２半導体層が形成されていない領域Ｂとを有するようにした。上記構造において、第１の溝６を複数設けることにより、ＩＧＢＴ動作する領域を大きくすることができる。また、第２の溝１０を複数設けることにより、ダイオード動作する領域を大きくすることができる。従って、ＩＧＢＴおよびダイオードのオン特性を向上させることができる。
【００５５】
実施の形態２．
本実施の形態２に絶縁ゲート型半導体装置について、図９を参照して説明する。ここでは、実施の形態１と異なる点を中心に説明する。
【００５６】
図９に示すように、Ｎ−基板１のＰベース層２の第２主面側でＰベース層２と接するように、Ｎ型不純物を含む第５半導体層として、キャリア蓄積層１３が設けられている。キャリア蓄積層１３のＮ型不純物濃度は、Ｎ−基板１の不純物濃度よりも高くなっている。その他の構成については、実施の形態１と同様である。
【００５７】
次に、図９に示した絶縁ゲート型半導体装置の動作について説明する。図９のＩＧＢＴの動作は、図１に示したＩＧＢＴの動作と基本的に同一である。図９のＩＧＢＴ動作の場合、キャリア蓄積層１３は、コレクタ電極１２より注入されたホールのバリヤとなり、Ｐベース層２直下にキャリアを蓄積することができる。これにより、Ｎ−基板１の抵抗が下がり、ＩＧＢＴのオン電圧を下げることができる。
【００５８】
ダイオード動作の場合、キャリア蓄積層１３は、Ｐベース層２から注入されるホールのバリヤとなり、第１主面近傍のキャリア密度が減少する。ダイオード動作において、表面近傍のキャリア密度はリカバリー動作時のピーク電流に依存する。従って、キャリア蓄積層１３を設けたことにより、ダイオードを内蔵させたＩＧＢＴにおいて問題となるリカバリー動作時のピーク電流を抑制することが可能となる。その他の動作については、図１の構造と同様である。
【００５９】
以上説明したように、本実施の形態２に係る絶縁ゲート型半導体装置によれば、実施の形態１の効果に加えて、ＩＧＢＴのオン特性とダイオードのリカバリー特性をさらに向上させることができる。
【００６０】
なお、図示しないが、上述した実施の形態１、２において、領域Ａでは第２半導体層（エミッタ層３）と、第３半導体層（コレクタＰ層５）の平面パターン（Ｎ−基板１の第１主面側から見た平面パターン）を同一とし、領域Ｂでは、第１半導体層（Ｐベース層２）と第４半導体層（カソードＮ層４）の平面パターンを同一とすることが好適である。
【００６１】
つまり、領域Ａの第２半導体層と対向する位置で、Ｎ−基板１の第２主面側にエミッタ層３が設けられ、領域Ｂの第１半導体層と対向する位置で、Ｎ−基板１の第２主面側にカソードＮ層４が設けられた構造とすることが好適である。上記構造とすることにより、ＩＧＢＴ及びダイオードのオン特性をさらに向上させることができる。
【００６２】
実施の形態３．
本実施の形態３に係る絶縁ゲート型半導体装置について、図１０を参照して説明する。ここでは、実施の形態１、２と異なる点を中心に説明する。
【００６３】
図１０に示す絶縁ゲート型半導体装置では、領域Ａに設けられたＰベース層２の不純物濃度と、領域Ｂに設けられたＰベース層２ｂの不純物濃度が異なっている。具体的には、領域ＢのＰベース層２ｂの不純物濃度は、領域Ａに設けられたＰベース層２の不純物濃度よりも低くなっている。その他の構成については、実施の形態１と同様である。
【００６４】
図１０のＩＧＢＴの動作は図１のＩＧＢＴの動作と基本的には同一である。本実施の形態３では、ＩＧＢＴのＰベース層として機能する第１の半導体層と、ダイオードのアノードＰ層として機能する第１の半導体層の不純物濃度が異なる。これにより、ＩＧＢＴとダイオードの特性を別々に制御できる。
【００６５】
さらに、本実施の形態３では、ダイオードのアノードとして領域ＢのＰベース層２ｂの不純物濃度を低くしたので、ダイオード動作においてＰベース層からのホール注入量が下がる。このため、ダイオードがオンした時にホールの注入が抑制され、第１主面近傍のキャリア密度が減少し、リカバリー動作時のピーク電流を下げることが可能となる。
【００６６】
従って、本実施の形態３では、実施の形態１で示した効果に加えて、ダイオードのリカバリー特性を改善することができる。
【００６７】
次に、本実施の形態３の変形例について説明する。本変形例は、図１１に示すように、領域ＡのＰベース層２の第２主面側で、Ｐベース層２と接するキャリア蓄積層１３を設け、領域ＢのＰベース層２ｂの第２主面側で、Ｐベース層２ｂと接するキャリア蓄積層１３を設けた構造とする。その他については、図１０と同様である。
【００６８】
上記構造では、キャリア蓄積層１３を設けたことにより、ダイオードを内蔵させたＩＧＢＴにおいて、リカバリー動作時のピーク電流を抑制することが可能となる。従って、図１０の構造よりもさらに、ＩＧＢＴのリカバリー特性を改善することができる。
【００６９】
実施の形態４．
本実施の形態４に係る絶縁ゲート型半導体装置について、図１２を参照して説明する。ここでは、実施の形態１と異なる点を中心に説明する。
【００７０】
図１２に示す絶縁ゲート型半導体装置では、領域Ａに第１の溝６が複数設けられ、これらの溝は、第１の間隔で等間隔に設けられている。また領域Ｂでは、第２の溝１０が複数設けられ、これらの溝は、第２の間隔で等間隔に設けられている。本実施の形態４では、上記第２の間隔を、第１の間隔よりも小さくするようにした。その他の構成については、実施の形態１と同様である。
【００７１】
図１２のＩＧＢＴの動作は図１のＩＧＢＴの動作と基本的に同一である。ただし、図１と比較して領域Ｂに多くの溝が設けられているため、ダイオードがオンした時にダイオードのアノードとして寄与するＰベース層２の面積が、実施の形態１と比較して相対的に減少する。これにより、Ｐベース層２へのホールの注入が抑制され、第１主面近傍のキャリア密度が減少する。従って、リカバリー動作時のピーク電流を下げることが可能となり、ダイオードのリカバリー特性を改善することができる。
【００７２】
従って、本実施の形態４に係る絶縁ゲート型半導体装置によれば、実施の形態１〜３で示した効果に加えて、ダイオードのリカバリー特性を、さらに改善することができる。
【００７３】
次に、本実施の形態４の第１の変形例について説明する。第１の変形例は、図１３に示すように、領域ＢのＰベース層２ｂの不純物濃度を領域ＡのＰベース層２の不純物濃度よりも相対的に低くしたものである。その他については、図１２の構造と同様である。
【００７４】
上記第１の変形例では、領域ＢのＰベース層２ｂの不純物濃度を領域ＡのＰベース層２の不純物濃度よりも相対的に低くしたので、図１２の構造と比較すると、ダイオード動作におけるＰベース層からのホール注入量が下がる。これにより、図１２の構造よりもさらに、ダイオードがオンした時にホールの注入が抑制され、第１主面近傍のキャリア密度が減少し、リカバリー動作時のピーク電流を下げることが可能となる。
【００７５】
次に、本実施の形態４の第２の変形例について説明する。第２の変形例は、図１４に示すように、領域Ａ及び領域ＢのＰベース層２の第２主面側で、Ｐベース層２と接するキャリア蓄積層１３を設けた構造とする。その他については、図１２の構造と同様である。
【００７６】
上記第２の変形例では、キャリア蓄積層１３を設けたことにより、ダイオードを内蔵させたＩＧＢＴにおいて問題となるリカバリー動作時のピーク電流を抑制することが可能となる。従って、図１２に示した構造よりもさらに、ＩＧＢＴのリカバリー動作時のピーク電流を抑制することができる。
【００７７】
次に、本実施の形態４の第３の変形例について説明する。第３の変形例は、図１５に示すように、領域ＢのＰベース層２ｂの不純物濃度を領域ＡのＰベース層２の不純物濃度よりも相対的に低くしたものである。その他については、図１４の構造と同様である。
【００７８】
上記第３の変形例では、領域ＢのＰベース層２ｂの不純物濃度を領域ＡのＰベース層２の不純物濃度よりも相対的に低くしたので、図１４の構造と比較すると、ダイオード動作におけるＰベース層からのホール注入量が下がる。これにより、図１４の構造よりもさらに、ダイオードがオンした時にホールの注入が抑制され、第１主面近傍のキャリア密度が減少し、リカバリー動作時のピーク電流を下げることが可能となる。
【００７９】
実施の形態５．
本実施の形態５に係る絶縁ゲート型半導体装置について、図１６及び図１７を参照して説明する。ここでは、実施の形態１と異なる点を中心に説明する。
【００８０】
図１に示した絶縁ゲート型半導体装置を第１主面側から見た場合の、領域Ａ及び領域Ｂの平面構造を図１６に示す。本実施の形態５では、Ｎ−基板１の第１主面側から見た場合、平面的には、領域Ａ及び領域Ｂがストライプ状に交互に設けられている構造とする。
【００８１】
図１６に示した領域Ａ及び領域Ｂの幅を変えた場合の平面構造を図１７に示す。領域Ａ及び領域Ｂの幅を変えることにより、ＩＧＢＴ領域とダイオード領域の比率を任意に変えることが可能である。
【００８２】
上記構造とすることにより、ＩＧＢＴ及びダイオードが動作するとき、それぞれを均一に動作させることができる。また、ＩＧＢＴとダイオードの素子の比率を自由に設定することができる。
【００８３】
実施の形態６．
本実施の形態６に係る絶縁ゲート型半導体装置について、図１８を参照して説明する。ここでは、実施の形態１、５と異なる点を中心に説明する。
【００８４】
図１に示した絶縁ゲート型半導体装置を第１主面側から見た場合の、領域Ａ及び領域Ｂの平面構造を図１８に示す。本実施の形態６では、Ｎ−基板１の第１主面側から見た場合、平面的には、領域Ａが、領域Ｂに取り囲まれた構造とする。断面構造については、実施の形態１と同様である。
【００８５】
上記構造とすることにより、実施の形態５と同様に、ＩＧＢＴ領域とダイオード領域の比率を任意に変えることが可能である。
【００８６】
また、図１６に示した領域Ａの幅と、図１８に示した領域Ａの幅が同一である場合、図１６の構造と比較して、図１８に示した構造では、領域Ｂの面積比率を大きくすることができる。つまり、ダイオードとして動作する領域の面積を大きく出来るので、ゲートをオンさせたときのＶｆの上昇を効果的に抑制することができる。
【００８７】
なお、上述した実施の形態５、６では、領域Ａ及び領域Ｂの面積比率を可変とした例を示した。しかし、領域Ａ（ＩＧＢＴ領域）ではシミュレーションと異なり、チャネルを通して電子が供給される。これに対して領域Ｂ（ダイオード領域）では、Ｐベース層２、カソードＮ層４から、それぞれホール及び電子が直接供給される。このため、ＩＧＢＴの領域の面積をダイオードの面積よりも相対的に大きくすることにより、ＩＧＢＴ領域のＶＣＥ（ｓａｔ）と、ダイオード領域のＶｆの値を同程度とすることができる。
【００８８】
従って、領域Ａの幅を、領域Ｂの幅よりも相対的に広くすることにより、ＩＧＢＴとダイオードが同時に動作するとき、それぞれのオン特性を同程度に合わせることが容易となる。
【００８９】
実施の形態７．
本実施の形態７では、実施の形態１に示した絶縁ゲート型半導体装置の製造方法を中心に説明する。
【００９０】
まず、図１９に示すように、第１主面（上主面）及び第２主面（下主面）を有し、Ｎ型不純物を含むＮ−基板１を準備する。次に、図２０に示すように、Ｎ−基板１の領域Ａ及びこの領域に隣接する領域Ｂで、第１主面の近傍に、Ｐ型の第１半導体層として、Ｐ型ベース層２を形成する。
【００９１】
次に、図２１に示すように、Ｎ−基板１の領域Ａで、Ｐベース層２の内部の第１主面の近傍に、Ｎ型の第２半導体層として、エミッタ層３を選択的に形成する。このときエミッタ層は、領域Ｂに形成するようにしても良い。
【００９２】
次に、図２２に示すように、Ｎ−基板１の領域Ａで、Ｎ−基板１の第１主面からエミッタ層３およびＰベース層２を貫通し、先端がＮ−基板１に達する複数の第１の溝６を形成する（なお、図２３に示すように、Ｎ−基板１に領域Ａを複数設ける場合には、領域Ａの各領域ごとに、第１の溝６を複数形成する）。また、Ｎ−基板１の領域Ａと隣接する領域Ｂにおいて、Ｎ−基板１の第１主面からＰベース層２を貫通し、先端がＮ−基板１に達する複数の第２の溝１０を形成する（なお、図２４に示すように、Ｎ−基板１に領域Ｂを複数設ける場合には、領域Ｂの各領域ごとに、第２の溝１０を複数形成する）。
【００９３】
次に、第１の溝６の内面にゲート絶縁膜７を形成し、この絶縁膜を介して第１の溝６の内部にポリシリコンを形成し、その後エッチバックして導電膜８を埋め込む。また、第２の溝１０の内面にゲート絶縁膜７を形成し、この絶縁膜を介して第２の溝１０の内部にポリシリコンを形成し、その後エッチバックして導電膜８を埋め込む。
【００９４】
次に、図２５に示すように、第１の溝６およびエミッタ層３の上に、層間膜９を形成する。次に、図２６に示すように、Ｎ−基板１の第１主面上に、第１主電極としてエミッタ電極１１を形成する。このとき、エミッタ電極１１は、Ｐベース層２及びエミッタ層３と電気的に接続される。また、エミッタ電極１１は、第２の溝１０の内部の導電膜８にも、電気的に接続される。
【００９５】
次に、図２７に示すように（この図では、Ｎ−基板１の第２主面を上側に図示する）、Ｎ−基板１の領域Ａに、第２主面側から硼素をイオン注入する。また、Ｎ−基板１の領域Ｂに、第２主面側から燐をイオン注入する。そして、Ｎ−基板１を熱処理して、イオン注入された硼素および燐を活性化させる。
【００９６】
この結果、図２８に示すように（この図では、Ｎ−基板１の第２主面を上側に図示する）、Ｎ−基板１の領域Ａの第２主面の近傍に、Ｐ型の第３半導体層として、コレクタＰ層５が形成される。また、Ｎ−基板１の領域Ｂの第２主面の近傍に、Ｎ型の第４半導体層として、カソードＮ層４が形成される。
【００９７】
さらに、Ｎ−基板１の第２主面に、コレクタＰ層５及びカソードＮ層４を覆うように、第２主電極として、コレクタ電極を形成する。この結果、図１に示した構造を得ることができる。
【００９８】
なお、上述した第２の溝１０を形成する工程において、隣接する第２の溝１０の間隔（第２の間隔）を、隣接する第１の溝６の間隔（第１の間隔）より狭くすることにより、図１２に示した構造を得ることができる。
【００９９】
実施の形態８．
本実施の形態８では、実施の形態２に示した絶縁ゲート型半導体装置の製造方法を中心に説明する。ここでは、実施の形態７と異なる点を中心に説明する。
【０１００】
まず、図２９に示すように、第１主面（上主面）及び第２主面（下主面）を有し、Ｎ型不純物を含むＮ−基板１を準備する。
【０１０１】
次に、図３０に示すように、Ｎ−基板１の第１主面の近傍に、Ｎ−基板１よりもＮ型の不純物濃度が高いＮ型の第５半導体層として、キャリア蓄積層１３を形成する。次に、図３１に示すように、Ｎ−基板１の第１主面とキャリア蓄積層１３との間に、Ｐベース層２を形成する。これ以降の工程については、実施の形態７と同様にして行う。
【０１０２】
すなわち、本実施の形態８に係る絶縁ゲート型半導体装置の製造方法は、Ｐベース層２を形成する工程の前に、Ｎ−基板１の第１主面の近傍に、Ｎ−基板１よりも不純物濃度が高いＮ型のキャリア蓄積層１３を形成する工程を有するようにしたものである。そして、Ｐベース層２を形成する工程で、Ｐベース層２をＮ−基板１の第１主面とキャリア蓄積層１３との間に形成するようにしたものである。この結果、図９に示した構造を得ることができる。
【０１０３】
実施の形態９．
本実施の形態９では、実施の形態３に示した絶縁ゲート型半導体装置の製造方法を中心に説明する。ここでは、実施の形態７と異なる点を中心に説明する。
【０１０４】
まず、図３２に示すように、第１主面（上主面）及び第２主面（下主面）を有し、Ｎ型不純物を含むＮ−基板１を準備する。
【０１０５】
次に、図３３に示すように、Ｎ−基板１の領域Ａに、Ｐベース層２を形成する。次に、図３４に示すように、Ｎ−基板１の領域Ｂに、領域ＡのＰベース層よりも不純物濃度が低くなるように、Ｐベース層２ｂを形成する。このようにして、実施の形態７で示したＰベース層を形成する工程を２ステップで行い、領域ＡのＰベース層２の不純物濃度と、領域ＢのＰベース層２ｂの不純物濃度とを異ならせて形成するようにする。これ以降の工程については、実施の形態７と同様にして行う。この結果、図１０に示した構造を得ることができる。
【０１０６】
なお、上述した領域ＡのＰベース層２と、領域ＢのＰベース層２は、いずれを先に形成するようにしても良い。また、領域Ａおよび領域ＢにＰベース層を同時に形成し、その後、領域Ａのみに、Ｐベース層の不純物濃度を増加させるステップを追加するようにしても良い。
【０１０７】
また、実施の形態７で示した第２の溝の内面に絶縁膜を形成する工程と、その溝の内部に導電膜を埋め込む工程は、第２の溝を形成する工程の後、かつエミッタ電極１１を形成する工程の前であれば、工程順の変更は可能である。
【０１０８】
また、実施の形態７〜９で示した第２の溝１０を形成する工程は、第１の溝６を形成する工程と同時に行うようにしても良い。これにより、全体の製造工程を簡略化することができる。
【０１０９】
また、実施の形態７〜９で示した第２の溝１０の内面にゲート絶縁膜７を形成する工程は、第１の溝６の内面にゲート絶縁膜７を形成する工程と同時に行うようにしても良い。これにより、全体の製造工程を簡略化することができる。
【０１１０】
また、実施の形態７〜９で示した第２の溝１０の内部に導電膜を埋め込む工程は、第１の溝６の内部に導電膜を埋め込む工程と同時に行うようにしても良い。これにより、全体の製造工程を簡略化することができる。
【０１１１】
また、実施の形態７〜９で示したコレクタＰ層５を形成する工程と、カソードＮ層４を形成する工程は、いずれを先に行うようにしても良い。
【０１１２】
また、実施の形態７〜９で示したコレクタＰ層５を形成する工程と、カソードＮ層４を形成する工程は、エミッタ電極１１を形成する工程の前に行うようにしても良い。
【０１１３】
また、図１の構造において、領域ＢのＰベース層２の内部にＮ型不純物層を形成しても、エミッタとして動作させなければ、図１の構造と同様の効果を得ることができる。
【０１１４】
また、以上述べた実施の形態１〜９では、Ｎ型チャネルのトランジスタについて述べたが、Ｐ型チャネルトランジスタについても適用することが可能である。
【図面の簡単な説明】
【０１１５】
【図１】実施の形態１に係る絶縁ゲート型半導体装置の断面図である。
【図２】実施の形態１に係る絶縁ゲート型半導体装置の断面図である。
【図３】実施の形態１に係る絶縁ゲート型半導体装置の断面図である。
【図４】シミュレーションを説明するための断面図である。
【図５】シミュレーションを説明するための断面図である。
【図６】シミュレーションを説明するための断面図である。
【図７】シミュレーションの結果を示す図である。
【図８】シミュレーションの結果を示す図である。
【図９】実施の形態２に係る絶縁ゲート型半導体装置の断面図である。
【図１０】実施の形態３に係る絶縁ゲート型半導体装置の断面図である。
【図１１】実施の形態３の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図１２】実施の形態４に係る絶縁ゲート型半導体装置の断面図である。
【図１３】実施の形態４の第１の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図１４】実施の形態４の第２の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図１５】実施の形態４の第３の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図１６】実施の形態５に係る絶縁ゲート型半導体装置の平面図である。
【図１７】実施の形態５に係る絶縁ゲート型半導体装置の平面図である。
【図１８】実施の形態６に係る絶縁ゲート型半導体装置の平面図である。
【図１９】実施の形態７に係る絶縁ゲート型半導体装置の製造方法を説明するための断面図である。
【図２０】実施の形態７に係る絶縁ゲート型半導体装置の製造方法を説明するための断面図である。
【図２１】実施の形態７に係る絶縁ゲート型半導体装置の製造方法を説明するための断面図である。
【図２２】実施の形態７に係る絶縁ゲート型半導体装置の製造方法を説明するための断面図である。
【図２３】実施の形態７に係る絶縁ゲート型半導体装置の製造方法を説明するための断面図である。
【図２４】実施の形態７に係る絶縁ゲート型半導体装置の製造方法を説明するための断面図である。
【図２５】実施の形態７に係る絶縁ゲート型半導体装置の製造方法を説明するための断面図である。
【図２６】実施の形態７に係る絶縁ゲート型半導体装置の製造方法を説明するための断面図である。
【図２７】実施の形態７に係る絶縁ゲート型半導体装置の製造方法を説明するための断面図である。
【図２８】実施の形態７に係る絶縁ゲート型半導体装置の製造方法を説明するための断面図である。
【図２９】実施の形態８に係る絶縁ゲート型半導体装置の製造方法を説明するための断面図である。
【図３０】実施の形態８に係る絶縁ゲート型半導体装置の製造方法を説明するための断面図である。
【図３１】実施の形態８に係る絶縁ゲート型半導体装置の製造方法を説明するための断面図である。
【図３２】実施の形態９に係る絶縁ゲート型半導体装置の製造方法を説明するための断面図である。
【図３３】実施の形態９に係る絶縁ゲート型半導体装置の製造方法を説明するための断面図である。
【図３４】実施の形態９に係る絶縁ゲート型半導体装置の製造方法を説明するための断面図である。
【図３５】従来の絶縁ゲート型半導体装置の断面図である。
【図３６】本発明者が考案したＩＧＢＴユニットセルの断面図である。
【図３７】ＩＧＢＴと並列に設けられるダイオードの基本構造を示す断面図である。
【図３８】ダイオードをオン状態からオフ状態に変えた場合の逆回復時の電流波形を示す図である。
【図３９】ＩＧＢＴを用いた一般的なインバータ回路の構成を示す図である。
【図４０】本発明者が提案した絶縁ゲート型半導体装置の３次元斜視図である。
【図４１】本発明者が考案した絶縁ゲート型半導体装置の断面図である。
【符号の説明】
【０１１６】
１  Ｎ−基板、２  ２ｂ  Ｐベース層、３  エミッタ層、４  カソードＮ層、５  コレクタＰ層、６  第１の溝、７  ゲート絶縁膜、８  導電膜、９  層間膜、１０  第２の溝、１１  エミッタ電極、１２  コレクタ電極、１３  キャリア蓄積層。
【図１】
2008053648.tif 000003
【図２】
2008053648.tif 000004
【図３】
2008053648.tif 000005
【図４】
2008053648.tif 000006
【図５】
2008053648.tif 000007
【図６】
2008053648.tif 000008
【図７】
2008053648.tif 000009
【図８】
2008053648.tif 000010
【図９】
2008053648.tif 000011
【図１０】
2008053648.tif 000012
【図１１】
2008053648.tif 000013
【図１２】
2008053648.tif 000014
【図１３】
2008053648.tif 000015
【図１４】
2008053648.tif 000016
【図１５】
2008053648.tif 000017
【図１６】
2008053648.tif 000018
【図１７】
2008053648.tif 000019
【図１８】
2008053648.tif 000020
【図１９】
2008053648.tif 000021
【図２０】
2008053648.tif 000022
【図２１】
2008053648.tif 000023
【図２２】
2008053648.tif 000024
【図２３】
2008053648.tif 000025
【図２４】
2008053648.tif 000026
【図２５】
2008053648.tif 000027
【図２６】
2008053648.tif 000028
【図２７】
2008053648.tif 000029
【図２８】
2008053648.tif 000030
【図２９】
2008053648.tif 000031
【図３０】
2008053648.tif 000032
【図３１】
2008053648.tif 000033
【図３２】
2008053648.tif 000034
【図３３】
2008053648.tif 000035
【図３４】
2008053648.tif 000036
【図３５】
2008053648.tif 000037
【図３６】
2008053648.tif 000038
【図３７】
2008053648.tif 000039
【図３８】
2008053648.tif 000040
【図３９】
2008053648.tif 000041
【図４０】
2008053648.tif 000042
【図４１】
2008053648.tif 000043