(57)【要約】【課題】維持放電を発生させるペアとなる表示電極の一方に印加する維持電圧と他方に印加する維持電圧とのバランスをとることで、画面の輝度のアンバランスや輝度ムラを防止する。【解決手段】駆動回路に、表示ラインで維持放電を発生させる維持期間に表示電極に対しインダクタンスを介して所定の維持電圧の５０〜９０％の電圧まで印加するインダクタンス回路と、インダクタンス回路によって印加された電圧に上乗せして所定の維持電圧まで電圧を印加する定電圧供給回路とを設け、維持放電を発生させるペアとなる表示電極の一方に電圧を印加するインダクタンス回路と、他方に電圧を印加するインダクタンス回路との、いずれか一方または両方に印加電圧調整用の回路素子を設け、それにより、表示電極の一方に印加するインダクタンス回路による到達電圧と、他方に印加するインダクタンス回路による到達電圧との差が所定値以下になるように構成する。【選択図】図４
2008089757.tif 000002
【特許請求の範囲】
【請求項１】
複数の表示電極を隣接電極間で表示ラインが構成されるように設けた一方の基板と、表示電極と交差する方向に複数のアドレス電極を設けた他方の基板とを対向配置し、表示電極間の表示ラインとアドレス電極との交差部をセルとして発光させるよう構成したプラズマディスプレイパネルを駆動する駆動回路であって、
前記駆動回路は、前記表示ラインで維持放電を発生させる維持期間に表示電極に対しインダクタンスを介して所定の維持電圧の５０〜９０％の電圧まで印加するインダクタンス回路と、インダクタンス回路によって印加された電圧に上乗せして所定の維持電圧まで電圧を印加する定電圧供給回路とを備え、
前記インダクタンス回路が、維持放電を発生させるペアとなる表示電極の一方に電圧を印加するインダクタンス回路と、他方に電圧を印加するインダクタンス回路との、いずれか一方または両方に印加電圧調整用の回路素子を有し、それにより、前記表示電極の一方に印加するインダクタンス回路による到達電圧と、他方に印加するインダクタンス回路による到達電圧との差が所定値以下になるように構成されてなるプラズマディスプレイ装置の駆動回路。
【請求項２】
前記表示電極の一方に印加するインダクタンス回路による到達電圧と、他方に印加するインダクタンス回路による到達電圧との差が、１０ボルト以下である請求項１記載のプラズマディスプレイ装置の駆動回路。
【請求項３】
前記印加電圧調整用の回路素子が、前記表示電極の一方に電圧を印加するインダクタンス回路に設けられた抵抗からなる請求項１記載のプラズマディスプレイ装置の駆動回路。
【請求項４】
前記印加電圧調整用の回路素子が、前記表示電極の一方に電圧を印加するインダクタンス回路と、他方に電圧を印加するインダクタンス回路との両方に設けられた、値の異なるインダクタンスからなる請求項１記載のプラズマディスプレイ装置の駆動回路。
【請求項５】
前記印加電圧調整用の回路素子が、前記表示電極の一方に電圧を印加するインダクタンス回路と、他方に電圧を印加するインダクタンス回路との両方に設けられた、値の異なるインピーダンスを有するスイッチ素子からなる請求項１記載のプラズマディスプレイ装置の駆動回路。
【請求項６】
前記印加電圧調整用の回路素子が、前記表示電極の一方に電圧を印加するインダクタンス回路と、他方に電圧を印加するインダクタンス回路との両方に設けられた、個数の異なるスイッチ素子からなる請求項１記載のプラズマディスプレイ装置の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイ装置の駆動回路に関し、さらに詳しくは、パネルの一方の基板に配置した表示電極間で面放電を発生させることで画面表示を行うプラズマディスプレイ装置の駆動回路に関する。
【背景技術】
【０００２】
従来のＰＤＰとして、ＡＣ駆動方式の３電極面放電型のＰＤＰが知られている。このＰＤＰは、一方の基板（たとえば前面側の基板）の内面に面放電が可能な表示電極を水平方向に多数設け、他方の基板の内面に発光セル選択用のアドレス電極を表示電極と交差する方向に多数設け、表示電極間の表示ラインとアドレス電極との交差部をセルとするものである。
【０００３】
この構造のＰＤＰでは、階調表示のため、一般にアドレス・表示分離方式と呼ばれる駆動方式で表示が行われている。すなわち、１フレームを、重み付けをした複数のサブフィールドで構成するとともに、各サブフィールドの期間を、セル内の電荷を均一化するリセット期間と、発光させるべきセルを選択するアドレス期間と、選択したセルを発光させる維持（サスティン）期間とで構成する。
【０００４】
表示電極は、維持期間に維持電圧を共通に印加する電極と、アドレス期間にスキャン電極として利用する電極とを交互に配列した構成となっている。本明細書では、以後、維持期間に維持電圧を共通に印加する電極を「表示電極Ｘ」または「Ｘ電極」と記し、アドレス期間にスキャン電極として利用する電極を「表示電極Ｙ」または「Ｙ電極」と記す。
【０００５】
このＰＤＰでは、画面表示の際、リセット期間で、Ｘ電極とＹ電極に電圧を印加してリセット放電を発生させることでセル内の電荷を均一化する。次のアドレス期間で、Ｙ電極をスキャン電極として用いて画面の走査を行い、その間に所望のアドレス電極に電圧（一般に「アドレス電圧」と呼ばれる）を印加して、Ｙ電極とアドレス電極との間でアドレス放電を発生させて、発光させるべきセル内に電荷を形成する。そして、次の維持期間で、Ｘ電極とＹ電極に交互に表示用の電圧（一般に「維持（サスティン）電圧」と呼ばれる）を印加して、ＸＹ電極間で重み付けの回数だけ維持放電を継続することで、画面表示を行うようにしている。Ｘ電極とＹ電極は平行に配置されているので、この維持放電が面放電となる。
【０００６】
この維持期間に印加する電圧波形は、矩形パルスを用い、この矩形の維持電圧パルスをＸ電極とＹ電極に交互に印加する方法が一般的である。
この維持電圧パスルの印加は、通常、インダクタンスを利用して行われる。そして、前のサブフィールドで維持電圧パルスをＸまたはＹ電極に印加した状態から次のサブフィールドで維持電圧パルスをＹまたはＸ電極に印加する際に、印加電圧を、インダクタンスを介して所定の維持電圧の５０〜９０％まで上昇させ、その後にその電圧を、定電圧供給回路から電圧を上乗せすることで、所定の維持電圧まで上昇させる方法が一般的である（特許文献１参照）。
【０００７】
【特許文献１】特許２７４６７９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
このＰＤＰでは、リセット期間にはＸ電極とＹ電極とで異なる電圧を印加するので、Ｘ電極に電圧を印加する駆動回路とＹ電極に電圧を印加する駆動回路とは回路構成が異なっている。このため、Ｘ電極に電圧を印加する際のインダクタンスによる到達電圧が、Ｙ電極に電圧を印加する際のインダクタンスによる到達電圧と異なる場合がある。また、たとえ、Ｘ電極側の駆動回路に用いる素子と、Ｙ電極側の駆動回路に用いる素子が同じでも、回路パターンの引き回しの違いからインピーダンスに差が生じ、結果的にＸ電極に電圧を印加する際のインダクタンスによる到達電圧が、Ｙ電極に電圧を印加する際のインダクタンスによる到達電圧と異なる場合がある。インダクタンスによる到達電圧が異なると、その後に所定の維持電圧に変化させる際の電圧のオーバーシュート量が変化する。
【０００９】
このオーバーシュート量がＸ電極側の駆動回路とＹ電極側の駆動回路とで異なると、放電状態が印加するパルスの極性毎に変化するため、長時間の駆動による焼きつき量がＸ電極とＹ電極で異なることとなり、製品寿命が短くなる。
【００１０】
また、この影響は回路と放電箇所が近いほど顕著であるため、例えばＹ電極側の駆動回路のインダクタンスによる到達電圧が低い場合、Ｙ電極側の駆動回路が画面右側に配置されているとすると、Ｙ電極側の駆動回路に近い画面右側のオーバーシュートが画面左側のオーバーシュートよりも大きくなるため、画面の左右で輝度がアンバランスになり、輝度ムラの原因となる。
【００１１】
本発明は、このような事情を考慮してなされたもので、維持放電を発生させるペアとなる表示電極の一方に印加する維持電圧と他方に印加する維持電圧とのバランスをとることで、画面の輝度のアンバランスや輝度ムラを防止するものである。
【課題を解決するための手段】
【００１２】
本発明は、複数の表示電極を隣接電極間で表示ラインが構成されるように設けた一方の基板と、表示電極と交差する方向に複数のアドレス電極を設けた他方の基板とを対向配置し、表示電極間の表示ラインとアドレス電極との交差部をセルとして発光させるよう構成したプラズマディスプレイパネルを駆動する駆動回路であって、前記駆動回路は、前記表示ラインで維持放電を発生させる維持期間に表示電極に対しインダクタンスを介して所定の維持電圧の５０〜９０％の電圧まで印加するインダクタンス回路と、インダクタンス回路によって印加された電圧に上乗せして所定の維持電圧まで電圧を印加する定電圧供給回路とを備え、前記インダクタンス回路が、維持放電を発生させるペアとなる表示電極の一方に電圧を印加するインダクタンス回路と、他方に電圧を印加するインダクタンス回路との、いずれか一方または両方に印加電圧調整用の回路素子を有し、それにより、前記表示電極の一方に印加するインダクタンス回路による到達電圧と、他方に印加するインダクタンス回路による到達電圧との差が所定値以下になるように構成されてなるプラズマディスプレイ装置の駆動回路である。
【発明の効果】
【００１３】
本発明によれば、インダクタンス回路に印加電圧調整用の回路素子を設けることで、表示電極の一方に印加するインダクタンス回路による到達電圧と、他方に印加するインダクタンス回路による到達電圧との差が所定値以下となり、これにより画面の輝度のアンバランスや輝度ムラが防止される。
【発明を実施するための最良の形態】
【００１４】
本発明において、一方の基板と他方の基板としては、ガラス、石英、セラミックス等の基板や、これらの基板上に、電極、絶縁膜、誘電体層、保護膜等の所望の構成要素を形成した基板が含まれる。
【００１５】
表示電極は、一方の基板にストライプ状に複数設けられていればよい。また、アドレス電極は、他方の基板に表示電極と交差する方向に複数設けられていればよい。表示電極およびアドレス電極は、当該分野で公知の各種の材料と方法を用いて形成することができる。電極に用いられる材料としては、例えば、ＩＴＯ、ＳｎＯ2などの透明な導電性材料や、Ａｇ、Ａｕ、Ａｌ、Ｃｕ、Ｃｒなどの金属の導電性材料が挙げられる。電極の形成方法としては、当該分野で公知の各種の方法を適用することができる。たとえば、印刷などの厚膜形成技術を用いて形成してもよいし、物理的堆積法または化学的堆積法からなる薄膜形成技術を用いて形成してもよい。厚膜形成技術としては、スクリーン印刷法などが挙げられる。薄膜形成技術の内、物理的堆積法としては、蒸着法やスパッタ法などが挙げられる。化学的堆積方法としては、熱ＣＶＤ法や光ＣＶＤ法、あるいはプラズマＣＶＤ法などが挙げられる。
【００１６】
本発明において、インダクタンス回路は、維持期間に表示電極に対しインダクタンスを介して所定の維持電圧の５０〜９０％の電圧まで印加することができる回路であればよい。所定の維持電圧とは、ペアとなる表示電極間で維持放電を発生させることが可能な電圧パルスを意味し、通常は１８０〜２００Ｖ程度の電圧パルスの値である。このインダクタンス回路は、当該分野で公知の各種のインダクタンスを用いて構成することができる。
【００１７】
定電圧供給回路は、インダクタンス回路によって印加された電圧に上乗せして所定の維持電圧まで電圧を印加できる回路であればよい。この定電圧供給回路も、当該分野で公知の各種の回路素子を用いて構成した定電圧供給回路を適用することができる。
【００１８】
上記構成において、インダクタンス回路は、維持放電を発生させるペアとなる表示電極の一方に電圧を印加するインダクタンス回路と、他方に電圧を印加するインダクタンス回路との、いずれか一方または両方に印加電圧調整用の回路素子を有していればよい。
【００１９】
この印加電圧調整用の回路素子は、表示電極の一方に印加するインダクタンス回路による到達電圧と、他方に印加するインダクタンス回路による到達電圧との差が、１０ボルト以下、より好ましくは５ボルト以下となるように設定することが望ましい。
【００２０】
印加電圧調整用の回路素子は、表示電極の一方に電圧を印加するインダクタンス回路に設けられた抵抗であってもよい。また、表示電極の一方に電圧を印加するインダクタンス回路と、他方に電圧を印加するインダクタンス回路との両方に設けられた、値の異なるインダクタンスであってもよい。
【００２１】
さらに、印加電圧調整用の回路素子は、表示電極の一方に電圧を印加するインダクタンス回路と、他方に電圧を印加するインダクタンス回路との両方に設けられた、値の異なるインピーダンスを有するスイッチ素子であってもよい。また、表示電極の一方に電圧を印加するインダクタンス回路と、他方に電圧を印加するインダクタンス回路との両方に設けられた、個数の異なるスイッチ素子であってもよい。
【００２２】
以下、図面に示す実施形態に基づいて本発明を詳述する。なお、本発明はこれによって限定されるものではなく、各種の変形が可能である。
【００２３】
図１（ａ）および図１（ｂ）は本発明のＰＤＰの構成を示す説明図である。図１（ａ）は全体図、図１（ｂ）は部分分解斜視図である。このＰＤＰはカラー表示用のＡＣ駆動型の３電極面放電型ＰＤＰである。
【００２４】
ＰＤＰ１０は、ＰＤＰとして機能する構成要素が形成された前面側の基板１１と背面側の基板２１から構成されている。前面側の基板１１と背面側の基板２１としては、ガラス基板を用いているが、ガラス基板以外に、石英基板、セラミックス基板等も使用することができる。
【００２５】
前面側の基板１１の内側面には、水平方向に表示電極Ｘ（Ｘ電極）と表示電極Ｙ（Ｙ電極）が等間隔に配置されている。隣接する表示電極Ｘと表示電極Ｙとの間が全て表示ラインＬとなる。各表示電極Ｘ，Ｙは、ＩＴＯ、ＳｎＯ2などの幅の広い透明電極１２と、例えばＡｇ、Ａｕ、Ａｌ、Ｃｕ、Ｃｒ及びそれらの積層体（例えばＣｒ／Ｃｕ／Ｃｒの積層構造）等からなる金属製の幅の狭いバス電極１３から構成されている。表示電極Ｘ，Ｙは、Ａｇ、Ａｕについてはスクリーン印刷のような厚膜形成技術を用い、その他については蒸着法、スパッタ法等の薄膜形成技術とエッチング技術を用いることにより、所望の本数、厚さ、幅及び間隔で形成することができる。
【００２６】
なお、本ＰＤＰでは、表示電極Ｘと表示電極Ｙが等間隔に配置され、隣接する表示電極Ｘと表示電極Ｙとの間が全て表示ラインＬとなる、いわゆるＡＬＩＳ構造のＰＤＰとなっているが、対となる表示電極Ｘ，Ｙが放電の発生しない間隔（非放電ギャップ）を隔てて配置された構造のＰＤＰであっても、本発明を適用することができる。
【００２７】
表示電極Ｘ，Ｙの上には、表示電極Ｘ，Ｙを覆うように誘電体層１７が形成されている。誘電体層１７は、ガラスフリット、バインダー樹脂、および溶媒からなるガラスペーストを、前面側の基板１１上にスクリーン印刷法で塗布し、焼成することにより形成している。誘電体層１７は、プラズマＣＶＤ法でＳｉＯ2膜を成膜することにより形成してもよい。
【００２８】
誘電体層１７の上には、表示の際の放電により生じるイオンの衝突による損傷から誘電体層１７を保護するための保護膜１８が形成されている。この保護膜はＭｇＯで形成されている。保護膜は、電子ビーム蒸着法やスパッタ法のような、当該分野で公知の薄膜形成プロセスによって形成することができる。
【００２９】
背面側の基板２１の内側面には、平面的にみて表示電極Ｘ，Ｙと交差する方向に複数のアドレス電極Ａが形成され、そのアドレス電極Ａを覆って誘電体層２４が形成されている。アドレス電極Ａは、表示電極Ｙとの交差部で発光セルを選択するためのアドレス放電を発生させるものであり、Ｃｒ／Ｃｕ／Ｃｒの３層構造で形成されている。このアドレス電極Ａは、その他に、例えばＡｇ、Ａｕ、Ａｌ、Ｃｕ、Ｃｒ等で形成することもできる。アドレス電極Ａも、表示電極Ｘ，Ｙと同様に、Ａｇ、Ａｕについてはスクリーン印刷のような厚膜形成技術を用い、その他については蒸着法、スパッタ法等の薄膜形成技術とエッチング技術を用いることにより、所望の本数、厚さ、幅及び間隔で形成することができる。誘電体層２４は、誘電体層１７と同じ材料、同じ方法を用いて形成することができる。
【００３０】
隣接するアドレス電極Ａとアドレス電極Ａとの間の誘電体層２４上には、放電空間をセルごとに区画する格子状の隔壁２９が形成されている。格子状の隔壁２９はボックスリブやメッシュ状リブ、ワッフルリブなどとも呼ばれる。隔壁２９は、サンドブラスト法、感光性ペースト法等により形成することができる。例えば、サンドブラスト法では、ガラスフリット、バインダー樹脂、溶媒等からなるガラスペーストを誘電体層２４上に塗布して乾燥させた後、そのガラスペースト層上に隔壁パターンの開口を有する切削マスクを設けた状態で切削粒子を吹きつけて、マスクの開口に露出したガラスペースト層を切削し、さらに焼成することにより形成する。また、感光性ペースト法では、切削粒子で切削することに代えて、バインダー樹脂に感光性の樹脂を使用し、マスクを用いた露光及び現像の後、焼成することにより形成する。
【００３１】
格子状の隔壁２９で囲まれた平面視矩形のセルの側面及び底面には、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の蛍光体層２８Ｒ，２８Ｇ，２８Ｂが形成されている。蛍光体層２８Ｒ，２８Ｇ，２８Ｂは、蛍光体粉末とバインダー樹脂と溶媒とを含む蛍光体ペーストを隔壁２９で囲まれたセル内にスクリーン印刷、又はディスペンサーを用いた方法などで塗布し、これを各色毎に繰り返した後、焼成することにより形成している。この蛍光体層２８Ｒ，２８Ｇ，２８Ｂは、蛍光体粉末と感光性材料とバインダー樹脂とを含むシート状の蛍光体層材料（いわゆるグリーンシート）を使用し、フォトリソグラフィー技術で形成することもできる。この場合、所望の色のシートを基板上の表示領域全面に貼り付けて、露光、現像を行い、これを各色毎に繰り返すことで、対応するセル内に各色の蛍光体層を形成することができる。
【００３２】
ＰＤＰは、上記した前面側の基板１１と背面側の基板２１とを、表示電極Ｘ，Ｙとアドレス電極Ａとが交差するように対向配置し、周囲を封着し、隔壁２９で囲まれた放電空間３０にＸｅとＮｅとを混合した放電ガスを充填することにより作製されている。このＰＤＰでは、表示電極Ｘ，Ｙとアドレス電極Ａとの交差部の放電空間３０が、表示の最小単位である１つのセル（単位発光領域）となる。１画素はＲ、Ｇ、Ｂの３つのセルで構成される。
【００３３】
なお、上記では背面側の基板に格子状の隔壁が形成されたＰＤＰの例を示したが、これに限定されず、ストライプ状の隔壁（ストライプリブなどと呼ばれる）が画面の列方向にだけ形成されたＰＤＰであっても、本発明を適用することが可能である。
【００３４】
図２はフィールド構成を示す説明図、図３はフィールド構成および駆動電圧パルスの一例を示す説明図である。
ＰＤＰは、アドレス・表示分離方式で駆動することで画面表示を行う。この画面表示においては、１フレームＦを任意の数のフィールドｆｊに分割する。そして、１フィールドｆｊを、重み付けの異なる８つのサブフィールドｓｆ１〜ｓｆ８に分割するとともに、各サブフィールドの期間Ｔｓｆｊを、セル内の電荷を均一化するリセット期間ＴＲと、発光させるべきセルを選択するアドレス期間ＴＡと、選択したセルを発光させる維持期間ＴＳとで構成する。
【００３５】
そして、リセット期間ＴＲには、全てのＸ電極にリセットパルスＰｒを印加してセル内の電荷を均一化する。次のアドレス期間ＴＡには、Ｙ電極群をスキャン電極として用いて、Ｙ１…Ｙｎ電極を順次走査して（図２中、走査タイミングをＴｃで示す）スキャンパルスＰｙを印加し、その間に所望のアドレス電極ＡにアドレスパルスＰａを印加して、アドレス電極ＡとＹ電極との間でアドレス放電を発生させることで、発光させるべきセル内に壁電荷を蓄積する。次の維持期間ＴＳには、Ｘ電極群とＹ電極群との間に交互に維持電圧パルスＰｓを印加して、壁電荷の蓄積されたセルにおいて維持放電を発生させることで、セルを発光させる。このセルの発光は、維持放電によって発生された紫外線で蛍光体を励起して、蛍光体から所望の色の可視光を発生させることにより行われる。このようにアドレス・表示分離方式で駆動することでＰＤＰの画面表示を行う。
実施形態１
【００３６】
図４は本発明の実施形態１を示す回路構成図である。
以下、ＰＤＰの駆動回路の実施形態を説明する。以下においては、Ｘ電極群に電圧パルスを印加する駆動回路をＸ側回路とし、Ｙ電極群に電圧パルスを印加する駆動回路をＹ側回路として説明する。また、Ｘ電極群に印加する維持電圧パルスをＸパルスとし、Ｙ電極群に印加する維持電圧パルスをＹパルスとして説明する。アドレス電極に電圧を印加するアドレス回路については、本発明に直接関係しないため説明を省略する。
【００３７】
Ｘ側回路については、Ｘパスルを発生させるＸ−ＳＵＳ回路４１についてのみ説明する。Ｘ側回路には、この他に、リセットパスルを発生させるリセット波形発生部などが含まれるが、これらについては図示していない。
【００３８】
Ｙ側回路については、Ｙパスルを発生させるＹ−ＳＵＳ回路４２についてのみ説明する。Ｙ側回路には、この他に、リセット期間において、Ｙ電極群にリセットパルスを印加するプラスリセット波形発生部４３とマイナスリセット波形発生部４４が設けられている。また、アドレス期間において、Ｙ電極群に順次スキャンパルスを印加するスキャン回路４５が設けられている。スキャン回路４５には、スキャン選択電位発生部４６とスキャン非選択電位発生部４７から電圧が供給される。スキャン選択電位発生部４６は、現在選択中のＹ電極に印加する電圧を発生させる。スキャン非選択電位発生部４７は、現在選択中以外のＹ電極に印加する電圧を発生させる。スキャン回路４５には、スイッチＳｗ９とスイッチＳｗ１０が設けられており、これらのスイッチによってスキャン電圧の選択が行われる。
【００３９】
Ｘ−ＳＵＳ回路４１は、維持期間にＸ電極群に対しインダクタンスを介して所定の維持電圧の５０〜９０％の電圧まで印加するインダクタンス回路を有している。このインダクタンス回路には、維持電圧Ｖｓの１／２の電圧が供給される。インダクタンス回路は、スイッチＳｗ１と抵抗Ｒ１と第１インダクタンスＬ１とダイオードを直列に接続した第１回路と、スイッチＳｗ２と第２インダクタンスＬ２とダイオードを直列に接続した第２回路とを、並列に接続した構成となっている。
【００４０】
Ｘ−ＳＵＳ回路４１は、また、インダクタンス回路によって印加された電圧に上乗せして所定の維持電圧Ｖｓまで電圧を印加する定電圧供給回路を有している。この定電圧供給回路は、維持電圧Ｖｓの印加をコントロールするスイッチＳｗ３と、維持電圧ＶｓをゼロにするスイッチＳｗ４を有している。これらのスイッチのオン・オフを行うことで、インダクタンス回路によって印加された電圧に上乗せして所定の維持電圧Ｖｓまで電圧を印加し、その後、維持電圧Ｖｓをゼロにする。
【００４１】
Ｙ−ＳＵＳ回路４２は、Ｘ−ＳＵＳ回路４１のインダクタンス回路から抵抗Ｒ１を除いた構成となっている。すなわち、Ｙ−ＳＵＳ回路４２も、維持期間にＹ電極群に対しインダクタンスを介して所定の維持電圧の５０〜９０％の電圧まで印加するインダクタンス回路を有している。このインダクタンス回路には、維持電圧Ｖｓの１／２の電圧が供給される。インダクタンス回路は、スイッチＳｗ５と第３インダクタンスＬ３とダイオードを直列に接続した第３回路と、スイッチＳｗ６と第４インダクタンスＬ４とダイオードを直列に接続した第４回路とを、並列に接続した構成となっている。
【００４２】
Ｙ−ＳＵＳ回路４２は、また、インダクタンス回路によって印加された電圧に上乗せして所定の維持電圧Ｖｓまで電圧を印加する定電圧供給回路を有している。この定電圧供給回路は、維持電圧Ｖｓの印加をコントロールするスイッチＳｗ７と、維持電圧ＶｓをゼロにするスイッチＳｗ８を有している。これらのスイッチのオン・オフを行うことで、インダクタンス回路によって印加された電圧に上乗せして所定の維持電圧Ｖｓまで電圧を印加し、その後、維持電圧Ｖｓをゼロにする。
【００４３】
本実施形態では、Ｘ側回路のインダクタンス回路に抵抗Ｒ１を挿入して、Ｘ側回路のインダクタンス回路による到達電圧とＹ側回路のインダクタンス回路による到達電圧とが等しくなるようにしている。具体的には、Ｘ−ＳＵＳ回路４１のインダクタンスＬ１とスイッチＳｗ１の間に抵抗Ｒ１を挿入している。
【００４４】
抵抗Ｒ１は、Ｘパルス立ち上げ時のインダクタンスによる到達電圧とＹパルス立ち上げ時のインダクタンスによる到達電圧との差を小さくする役割を持っており、抵抗Ｒ１がない場合には、インダクタンスによる到達電圧のＸ側回路とＹ側回路間との差が大きくなる。インダクタンスによる到達電圧のＸ側回路、Ｙ側回路間の差は１０Ｖ以内が望ましく、５Ｖ以内であることがより望ましい。抵抗Ｒ１の抵抗値は、対角４２インチクラスで０．０２〜２Ω程度の値が望ましい。
【００４５】
図５は維持期間に維持電圧パルスを印加する際のスイッチタイミングを示す説明図である。
まず、時間ｔ１に、Ｘ側回路のスイッチＳｗ１をオンにし、インダクタンス回路によって、Ｘ電極群に印加するＸパルスの電圧を、維持電圧Ｖｓの５０−９０％の電圧まで変化させる。次に、時間ｔ２において、スイッチＳｗ１をオフ、スイッチＳｗ３をオンにし、印加したＸパルスの電圧を維持電圧Ｖｓまで引き上げる。Ｘパルスの終了となる時間ｔ３の前にスイッチＳｗ３をオフにし、時間ｔ３にスイッチＳｗ２をオンにすると、インダクタンス回路によって電圧が引き落とされる。その後、スイッチＳｗ３をオフ、スイッチＳｗ４をオンにすることで、電圧が０Ｖに引き落とされる。
【００４６】
次のＹパルスの印加においては、Ｘ側回路に対して行ったのと同様の動作をＹ側回路で行う。維持期間中全体にわたって、スイッチＳｗ９，スイッチＳｗ１０はオンにする。これらをオンにすることで、アドレス期間にＹ電極群を走査するためのスキャンＬＳＩをスルーして、Ｙ側回路の動作がＹ電極群に伝えられる。なお、回路の構成によってはスイッチＳｗ９，スイッチＳｗ１０を維持期間中にオフにして駆動することもできる。
【００４７】
図６（ａ）〜図６（ｃ）はインダクタンス回路による到達電圧の比較例を示す説明図である。図６（ａ）はインダクタンス回路による到達電圧Ｖｔが適正値である場合を示している。図６（ｂ）は到達電圧Ｖｔが適正値よりも低い場合を示しており、到達電圧Ｖｔが適正値よりも低いと、所定の維持電圧Ｖｓに変化させた際の電圧のオーバーシュート量Ｖｏｓが大きくなる。図６（ｃ）は到達電圧Ｖｔが適正値よりも高い場合を示しており、到達電圧Ｖｔが適正値よりも高いと、所定の維持電圧Ｖｓに変化させた際の電圧のオーバーシュート量Ｖｏｓが小さくなる。
【００４８】
このオーバーシュート量ＶｏｓがＸ側回路とＹ側回路で異なると、放電状態が印加するパルスの極性毎に変化するため、長時間の駆動による焼きつき量がＸ電極とＹ電極で異なることとなり、製品寿命が短くなる。
【００４９】
また、この影響は回路と放電箇所が近いほど顕著であるため、例えばＹ側回路のインダクタンスによる到達電圧が低い場合、Ｙ側回路が画面右側に配置されているとすると、Ｙ側回路に近い画面右側のオーバーシュートが画面左側のオーバーシュートよりも大きくなるため、画面の左右で輝度がアンバランスになり、輝度ムラの原因となる。
【００５０】
図１０は比較例を示す説明図である。この比較例では、Ｘ−ＳＵＳ回路４１のインダクタンス回路に抵抗Ｒ１を挿入していない。それ以外の部分については、実施形態１と同じである。この比較例の回路では、Ｘ電極群に印加するＸパルスとＹ電極群に印加するＹパルスとがアンバランスとなり、画面の輝度のアンバランスや輝度ムラが発生する。
【００５１】
これに対し、本実施形態では、Ｘ−ＳＵＳ回路４１のインダクタンス回路に抵抗Ｒ１を挿入しているので、Ｘ電極群に印加するＸパルスとＹ電極群に印加するＹパルスとのバランスがとれ、これにより、画面の輝度のアンバランスをなくし、輝度ムラをなくすことができる。
実施形態２
【００５２】
図７は本発明の実施形態２を示す回路構成図である。
図１０に示した比較例では、Ｘ−ＳＵＳ回路４１のインダクタンスＬ１の値とＹ−ＳＵＳ回路４２のインダクタンスＬ３の値が等しく、さらにＸ−ＳＵＳ回路４１のインダクタンスＬ２の値とＹ−ＳＵＳ回路４２のインダクタンスＬ４の値が等しい。
【００５３】
これに対し、本実施形態では、電圧を印加するためのインダクタンスに、Ｘ側回路とＹ側回路とで値の異なるものを用いる。つまり、Ｘ−ＳＵＳ回路４１のインダクタンスＬ１とＹ−ＳＵＳ回路４２のインダクタンスＬ３とに、異なる値のものを用いることで、Ｘ−ＳＵＳ回路４１のインダクタンス回路による到達電圧とＹ−ＳＵＳ回路４２のインダクタンス回路による到達電圧とが等しくなるようにする。
【００５４】
Ｘ−ＳＵＳ回路４１のインダクタンスＬ１とＹ−ＳＵＳ回路４２のインダクタンスＬ３の値を異ならせることでＱ値（共振の鋭さ）を変化させて、インダクタンスによる到達電圧がＸ側回路とＹ側回路とで等しくなるように調整する。
実施形態３
【００５５】
図８は本発明の実施形態３を示す回路構成図である。
図１０に示した比較例では、Ｘ−ＳＵＳ回路４１のスイッチＳｗ１のオン抵抗値とＹ−ＳＵＳ回路４２のスイッチＳｗ５のオン抵抗値が等しく、さらにＸ−ＳＵＳ回路４１のスイッチＳｗ２のオン抵抗値とＹ−ＳＵＳ回路４２のスイッチＳｗ６のオン抵抗値が等しい。
【００５６】
これに対し、本実施形態では、インダクタンスを介して電圧を印加するためのスイッチ素子を、Ｘ側回路とＹ側回路とでオン抵抗値の異なるものを用いることで、インピーダンスを変化させ、Ｘ側回路のインダクタンス回路による到達電圧とＹ側回路のインダクタンス回路による到達電圧とが等しくなるようにする。
【００５７】
すなわち、Ｘ−ＳＵＳ回路４１のスイッチＳｗ１とＹ−ＳＵＳ回路４２のスイッチＳｗ５に異なるＦＥＴを採用することで、オン抵抗値を異ならせ、インダクタンスによる到達電圧がＸ側回路とＹ側回路とで等しくなるように調整する。
【００５８】
これは、例えば、スイッチＳｗ１にオン抵抗値０．１Ωの２ＳＫ３５５６（富士電機株式会社製）を用い、スイッチＳｗ５にオン抵抗値０．０５Ωの２ＳＫ３５９４（富士電機株式会社製）を用いることで調整可能である。
実施形態４
【００５９】
図９は本発明の実施形態４を示す回路構成図である。
本実施形態では、インダクタンスを介して電圧を印加するためのスイッチ素子の個数を、Ｘ側回路とＹ側回路とで異ならせることで、インピーダンスを変化させ、Ｘ側回路のインダクタンスによる到達電圧とＹ側回路のインダクタンスによる到達電圧とが等しくなるようにする。
【００６０】
すなわち、Ｙ−ＳＵＳ回路４２のスイッチＳｗ５に平行にスイッチＳｗ１１を接続し、Ｙ−ＳＵＳ回路４２の抵抗値を下げることで、インダクタンスによる到達電圧がＸ側回路とＹ側回路とで等しくなるように調整する。
【００６１】
以上説明したように、本発明の実施形態１〜４によれば、Ｘ電極に印加するインダクタンス回路による到達電圧とＹ電極に印加するインダクタンス回路による到達電圧とのバランスをとることで、画面の輝度のアンバランスや輝度ムラを防止することができ、ＰＤＰの品質向上を図ることができる。
【図面の簡単な説明】
【００６２】
【図１】本発明のＰＤＰの構成を示す説明図である。
【図２】フィールド構成を示す説明図である。
【図３】フィールド構成および駆動電圧パルスの一例を示す説明図である。
【図４】本発明の実施形態１を示す回路構成図である。
【図５】維持電圧パルスを印加する際のスイッチタイミングを示す説明図である。
【図６】インダクタンスによる到達電圧の比較例を示す説明図である。
【図７】本発明の実施形態２を示す回路構成図である。
【図８】本発明の実施形態３を示す回路構成図である。
【図９】本発明の実施形態４を示す回路構成図である。
【図１０】比較例を示す説明図である。
【符号の説明】
【００６３】
１０  ＰＤＰ
１１  前面側の基板
１２  透明電極
１３  バス電極
１７，２４  誘電体層
１８  保護膜
２１  背面側の基板
２８Ｒ，２８Ｇ，２８Ｂ  蛍光体層
２９  隔壁
３０  放電空間
Ａ  アドレス電極
Ｌ  表示ライン
Ｘ，Ｙ  表示電極
【図１】
2008089757.tif 000003
【図２】
2008089757.tif 000004
【図３】
2008089757.tif 000005
【図４】
2008089757.tif 000006
【図５】
2008089757.tif 000007
【図６】
2008089757.tif 000008
【図７】
2008089757.tif 000009
【図８】
2008089757.tif 000010
【図９】
2008089757.tif 000011
【図１０】
2008089757.tif 000012