(57)【要約】 【課題】    非常に狭いパルス幅で書き込みが可能なＲＲＡＭの製造方法を提供する。【解決手段】  ＲＲＡＭに使用されるカソード材料と抵抗材料の選択方法は、抵抗材料になり得る材料のグループの仕事関数を決定する工程と、カソード材料になり得る材料のグループの仕事関数を決定する工程と、抵抗材料になり得る材料のグループから抵抗材料に適した材料を選択する工程と、前記カソード材料の前記仕事関数が、前記抵抗材料の前記仕事関数より０．２ｅＶ小さい仕事関数以上である。【選択図】        図１
2008053704.tif 000002
【特許請求の範囲】
【請求項１】
抵抗性ランダムアクセスメモリで使用されるカソード材料と抵抗材料の選択方法であって、
前記抵抗材料になり得る材料のグループの仕事関数を決定する工程と、
前記カソード材料になり得る材料のグループの仕事関数を決定する工程と、
前記抵抗材料になり得る材料のグループから前記抵抗材料に適した材料を選択する工程と、
前記カソード材料になり得る材料のグループから前記カソード材料に適した材料を選択する工程を備え、
前記カソード材料の前記仕事関数が、前記抵抗材料の前記仕事関数より０．２ｅＶ小さい仕事関数以上であることを特徴とする選択方法。
【請求項２】
前記カソード材料は、前記抵抗材料と前記カソード材料の境界面に非導電性酸化物を容易に形成しない前記カソード材料になり得る材料のグループから選択することを特徴とする請求項１に記載の選択方法。
【請求項３】
前記カソード材料は、高い電子注入効率を有することを特徴とする請求項１に記載の選択方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＲＲＡＭ（抵抗性ランダムアクセスメモリ；登録商標）素子に関し、特に非常に狭いパルス幅で書き込みが可能なＲＲＡＭに関する。
【背景技術】
【０００２】
ＲＲＡＭ不揮発性メモリ抵抗におけるセット抵抗状態の書き込みパルス幅は、５０ｎ秒以下から１０００ｎ秒以上までの広い範囲の値を取り得る。最小のセットパルス幅は、Ｐｒ０．７Ｃａ０．３ＭｎＯ３（ＰＣＭＯ）等の抵抗材料の結晶特性と電極材料によって決まる。低抵抗状態へのリセットは非常に速く、電極材料による違いは殆ど見られない。本発明は、非常に狭いパルス幅で書き込みが可能なＲＲＡＭメモリセルの製造に使用される電極材料、及び、抵抗材料の選択について一般的な手引きを提供する。
【０００３】
【非特許文献１】Ｊａｈｎ他、「Ｓｔａｂｉｌｉｔｙ  ｏｆ  ｐｏｌｙａｔｏｍｉｃｍｏｌｅｃｕｌｅｓ  ｉｎ  ｄｅｇｅｎｅｒａｔｅ  ｅｌｅｃｔｒｏｎｉｃ  ｓｔａｔｅｓ」、Ｏｒｂｉｔａｌ  Ｄｅｇｅｎｅｒａｃｙ、Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ｔｈｅ  Ｒｏｙａｌ  Ｓｏｃｉｅｔｙ  ｏｆ  Ｌｏｎｄｏｎ  Ｓｅｒｉｅｓ  Ａ−Ｍａｔｈｅｍａｔｉｃａｌ  ａｎｄ  Ｐｈｙｓｉｃａｌ  Ｓｃｉｅｎｃｅｓ  １６１、２２０−２３５（１９３７）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、非常に狭いパルス幅で書き込みが可能なＲＲＡＭを提供することにある。
【０００５】
本発明の他の目的は、そのようなＲＲＡＭでの使用に適した様々なカソード材料と抵抗材料を提供することにある。
【課題を解決するための手段】
【０００６】
ＲＲＡＭで使用されるカソード材料と抵抗材料の選択方法は、抵抗材料になり得る材料のグループの仕事関数を決定する工程と、カソード材料になり得る材料のグループの仕事関数を決定する工程と、抵抗材料になり得る材料のグループから抵抗材料に適した材料を選択する工程と、カソード材料になり得る材料のグループからカソード材料に適した材料を選択する工程とを備え、カソード材料の仕事関数が、前記抵抗材料の前記仕事関数より０．２ｅＶ小さい仕事関数以上であることを特徴とする。
【０００７】
課題を解決するための手段の欄で示した記載によって、本発明の特徴の可及的速やかな理解が提供される。更に、本発明の十分な理解は、下記に詳述された図面と発明を実施するための最良の形態を参照することによって得られる。
【発明を実施するための最良の形態】
【０００８】
ＲＲＡＭのスイッチング現象は、ある条件下で非線形分子に電子雲の幾何学歪みが現れるヤーン・テラー効果である。上記非特許文献１によれば、ヤーン・テラー効果では歪みの方向を予測することはできず、不安定な幾何学構造が生じることのみが予測できる。半導体分野に応用した場合、ヤーン・テラー効果は、大きな非平衡電子がある時に価電子が電子間の相互作用によって局在化して、結合長さが変更され、エネルギが最小化され、結合歪みが安定化することを意味する。その結果、自由電子の密度が減少し、抵抗性が増加する。ＲＲＡＭの書き込みの間、抵抗材料のインピーダンスの容量性の特性によって、電子パケットがカソード・抵抗境界面を越えてカソード材料からＰｒ０．７Ｃａ０．３ＭｎＯ３（ＰＣＭＯ）等の抵抗材料に注入される。この電子パケットが非平衡状態で高い電子密度を有することによって、電子パケット領域における価電子の局在化を引き起こす。この効果によってメモリセルの抵抗性が増加する。メモリセルの抵抗を低抵抗状態にリセットするには、初期強度よりも大きい電界を高抵抗領域に印加して、局在化した価電子を非局在化させる。
【０００９】
高速で狭いパルス幅を用いてメモリセルを高抵抗状態にセットするには、カソード材料が、電子をメモリ材料に流れ込み易くするビルトイン電界を備え、高い電子注入効率を示す必要がある。
【００１０】
カソード電極材料の仕事関数がメモリ抵抗材料の仕事関数より小さい場合、例えば、ＰＣＭＯでは４．８５ｅＶよりも小さい場合、電子はメモリ抵抗材料・カソード材料境界面のメモリ抵抗側に蓄積される。また、ビルトイン電界強度として、電子がメモリ抵抗材料に流れ込む際にそれに抗して流れなければならない電界強度が存在する。蓄積された電子の密度とビルトイン電界強度は、カソード材料の仕事関数が減少するにつれて増加する。セット書き込み電気パルスはその電子が蓄積された領域（以下、電子蓄積領域と称する）により多くの電子を注入する。電子蓄積領域は、価電子の局在化の後もなお安定した状態で大きな非平衡電子密度を有する。当該ＲＲＡＭ素子は、書き込みパルス幅が比較的広い場合にのみ高抵抗状態に書き込まれる。
【００１１】
カソード材料の仕事関数がメモリ抵抗材料の仕事関数よりも大きい場合、カソード付近のメモリ抵抗材料の表面は空乏化する。ビルトイン電界は、カソード材料からメモリ抵抗材料に注入された電子を押し出し、同じ方向にドリフト電流と拡散電流が流れる。従って、カソード材料からメモリ抵抗材料に注入された電子パケットを、ごく短い時間内で電荷空乏領域から転送することができ、メモリ抵抗体を非常に狭い幅のセットパルスを用いて高抵抗状態にセットすることが可能である。
【００１２】
以上より、高速ＲＲＡＭメモリセルのカソード電極に適した材料の仕事関数は、メモリ抵抗体として使用する材料の仕事関数を０．２ｅＶ下回る値の仕事関数よりも大きくなければならないと結論付けることができる。メモリ抵抗体材料の仕事関数を０．２ｅＶ下回る値の仕事関数よりも大きい仕事関数を有するカソード材料では、ビルトイン電界と蓄積電子密度が比較的小さく、セットパルス幅が適度に狭く維持できる。
【００１３】
図１は、全体を矢符１０で示した本発明方法の工程を示すブロック図である。先ず始めにステップ１２では、抵抗材料となり得る材料のグループの仕事関数を決定する。ステップ１４では、カソード材料となり得る材料のグループの仕事関数を決定する。最後にステップ１６では、各グループから抵抗材料とカソード材料を選択する。ここではカソード材料の仕事関数は、抵抗材料の仕事関数を０．２ｅＶ下回る値の仕事関数よりも大きいものが選択される。選択された抵抗材料とカソード材料を用いることによって、非常に狭いパルス幅で書き込みが可能なＲＲＡＭの製造が可能となる。
【００１４】
本開示で挙げたメモリ抵抗材料はＰＣＭＯであったが、本発明は、ＳｒＺｒＯ３、ＳｒＴｉＯ３、Ａｇ−ＰＣＭＯ、ＴｉＯ３及びその他の遷移金属酸化物等のその他のＲＲＡＭ抵抗材料にも等しく適用することができる。カソード材料と抵抗材料を選択する際には、カソード電子注入効率を低下させる非導電性酸化物がカソード材料とメモリ抵抗材料の間の境界面に形成されることを避ける必要がある。容易に絶縁酸化物を形成しない材料、例えば、銀、金、白金、或いは、イリジウム等の導電性酸化物を形成する材料が、カソード電極に適している。
【００１５】
本発明に従って製造されるＰＣＭＯからなる高速ＲＲＡＭでカソード電極として使用するのに適した金属を以下の表１に挙げる。
【００１６】
【表１】
2008053704.tif 000003
【００１７】
以上、高速ＲＲＡＭの製造方法について説明した。添付の請求項に規定されている本発明の範囲内において、更なる変更と改良が実行され得ることが理解される。
【図面の簡単な説明】
【００１８】
【図１】本発明に係るカソード材料と抵抗材料の選択方法の工程を示すブロック図
【符号の説明】
【００１９】
１０：  本発明に係る高速ＲＲＡＭの製造方法の処理手順全体
【図１】
2008053704.tif 000004