(57)【要約】【課題】表示品位も良好な液晶表示装置を提供することを目的とする。【解決手段】  マトリクス状の画素によって構成されたアクティブエリアＤＳＰ及びアクティブエリアを囲む遮光エリアＳＬＤを有する液晶表示装置であって、  各画素に画素電極ＥＰを備えたアレイ基板ＡＲと、  アクティブエリアから遮光エリアの少なくとも一部のエリアにわたって延在する対向電極ＥＴを備えた対向基板ＣＴと、  アレイ基板と対向基板との間に保持された液晶層ＬＱと、を備え、  アクティブエリアの一端辺に沿った列の画素に配置された第１画素電極ＥＰ１は、アクティブエリアにおける他の列の画素に配置された第２画素電極ＥＰ２とは異なる形状を有するとともに第２画素電極よりも大きな面積を有し、且つ、遮光エリア側に延在した延在部を有することを特徴とする。【選択図】      図６
2008151945.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状の画素によって構成されたアクティブエリア及びアクティブエリアを囲む遮光エリアを有する液晶表示装置であって、
各画素に画素電極を備えた第１基板と、
アクティブエリアから遮光エリアの少なくとも一部のエリアにわたって延在する対向電極を備えた第２基板と、
前記第１基板と前記第２基板との間に保持された液晶層と、を備え、
アクティブエリアの一端辺に沿った列の画素に配置された第１画素電極は、アクティブエリアにおける他の列の画素に配置された第２画素電極とは異なる形状を有するとともに第２画素電極よりも大きな面積を有し、且つ、遮光エリア側に延在した延在部を有することを特徴とする液晶表示装置。
【請求項２】
前記第１基板は、各画素の行方向に沿って延在する複数の走査線及び各画素の列方向に沿って延在する複数の信号線Ｘを備え、
前記第１画素電極は、隣接する２本の走査線間に配置され、
前記延在部は、一方の走査線側よりも他方の走査線側の方が幅広に形成された形状を有することを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記延在部は、１０ミクロン以上の幅を有することを特徴とする請求項１に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、液晶表示装置に係り、特に、バックライト光を選択的に透過することによって画像を表示する透過表示機能を備えた液晶表示装置に関する。
【背景技術】
【０００２】
透過表示機能を備えた液晶表示装置は、透過型の液晶表示パネル及び液晶表示パネルを背面から照明するバックライトユニットを備えている。液晶表示パネルは、一対の基板間に液晶層を保持した構成であり、画像を表示するアクティブエリア及びこのアクティブエリアを囲む遮光エリアを有している。
【０００３】
アクティブエリアを構成する各画素は、画素電極を備えており、また、カラー表示タイプの液晶表示装置においてはカラーフィルタも備えている。また、アクティブエリアの画素間には、遮光エリアと同様に遮光層（ブラックマトリクス）が配置されている。対向電極は、カラーフィルタを覆うように配置され、基板同士の貼り合わせのズレを考慮してアクティブエリアのみならず、アクティブエリア外（つまり遮光エリアの少なくとも一部）まで延在している。
【０００４】
このような構成の液晶表示装置において、液晶層の電圧を印加した際には、各画素の画素電極と対向電極との間で液晶表示パネルの法線方向とほぼ平行な縦電界が形成される。このとき、アクティブエリアの端部に配置された画素については、この縦電界の他に形成される斜め電界の影響を受ける。すなわち、遮光エリアまで延在する対向電極と、アクティブエリア端部に配置された画素電極との間で液晶表示パネルの法線に対して傾いた斜め電界が形成される。
【０００５】
このような斜め電界と縦電界との相互作用により、アクティブエリア端部の画素では、液晶層に含まれる液晶分子の配向不良（ディスクリネーション；disclination）が発生するおそれがある。このような配向不良は、透過型の液晶表示パネルにおいては、液晶層に印加される電圧にかかわらずバックライト光が液晶層を通過するといったいわゆる光抜けを生じさせ、表示品位の劣化の原因となる。
【０００６】
特許文献１の液晶表示素子によれば、対向電極に、画素電極の周縁部のうち、その上の配向膜の配向処理方向の上流側の縁部の外側に対向する欠除部を設けることにより、画素電極の前記配向処理方向の上流側の縁部付近には、ディスクリネーションの原因となる斜め電界が生じないようにすることが開示されている。
【０００７】
特許文献２の液晶表示パネルによれば、表示用電極と配向膜とを備える第１基板と、対向電極と配向膜とを備える第２基板と、第１基板と第２基板との間に液晶分子を封入するためのシール部とを備え、表示用電極と対向電極とが対面してなる画素部には絶縁膜を設け、画素部における液晶分子のプレチルト角は非画素部における液晶分子のプレチルト角より低くすることが開示されている。
【特許文献１】特開平９−３１１３４９号公報
【特許文献２】特開平８−３２８００６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述したような液晶表示装置において、特に、ＴＮ（ツイテッド・ネマティック）モードのノーマリーホワイト構成（つまり、液晶層に電圧を印加しない時に最大透過率（白）となり、液晶層に所定電圧を印加した時に最小透過率（黒）となる構成）においては、黒表示時（つまり電圧印加時）に、アクティブエリアの一端辺に沿って線状の光抜け（ディスクリネーションライン）が生じ、輝線となって視認されることがあり、表示品位の改善が求められている。
【０００９】
この発明は、上述した課題に鑑みなされたものであって、その目的は、表示品位の良好な液晶表示装置を提供することにある。
【課題を解決するための手段】
【００１０】
この発明の態様による液晶表示装置は、
マトリクス状の画素によって構成されたアクティブエリア及びアクティブエリアを囲む遮光エリアを有する液晶表示装置であって、
各画素に画素電極を備えた第１基板と、
アクティブエリアから遮光エリアの少なくとも一部のエリアにわたって延在する対向電極を備えた第２基板と、
前記第１基板と前記第２基板との間に保持された液晶層と、を備え、
アクティブエリアの一端辺に沿った列の画素に配置された第１画素電極は、アクティブエリアにおける他の列の画素に配置された第２画素電極とは異なる形状を有するとともに第２画素電極よりも大きな面積を有し、且つ、遮光エリア側に延在した延在部を有することを特徴とする。
【発明の効果】
【００１１】
この発明によれば、表示品位の良好な液晶表示装置を提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下、この発明の一実施の形態に係る液晶表示装置について図面を参照して説明する。
【００１３】
図１及び図２に示すように、カラー表示タイプの液晶表示装置は、アクティブマトリクスタイプの液晶表示装置であって、透過型の液晶表示パネルＬＰＮを備えている。この液晶表示パネルＬＰＮは、アレイ基板（第１基板）ＡＲと、アレイ基板ＡＲと互いに対向して配置された対向基板（第２基板）ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えて構成されている。
【００１４】
また、この液晶表示装置は、アレイ基板ＡＲの液晶層ＬＱを保持する面とは反対の外面に設けられた第１光学素子ＯＤ１、及び、対向基板ＣＴの液晶層ＬＱを保持する面とは反対の外面に設けられた第２光学素子ＯＤ２を備えている。さらに、この液晶表示装置は、第１光学素子ＯＤ１側から液晶表示パネルＬＰＮを照明するバックライトユニットＢＬを備えている。
【００１５】
液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＤＳＰ及びアクティブエリアＤＳＰを囲む遮光エリアＳＬＤを備えている。アクティブエリアＤＳＰは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている。
【００１６】
アレイ基板ＡＲは、ガラス板などの光透過性を有する絶縁基板１０を用いて形成されている。すなわち、このアレイ基板ＡＲは、アクティブエリアＤＳＰにおいて、各画素ＰＸに配置されたｍ×ｎ個の画素電極ＥＰ、各画素ＰＸの行方向に沿って延在するｎ本の走査線Ｙ（Ｙ１〜Ｙｎ）、各画素ＰＸの列方向に沿って延在するｍ本の信号線Ｘ（Ｘ１〜Ｘｍ）、対応する走査線Ｙ及び対応する信号線Ｘの交差部を含む領域において各画素ＰＸに配置されたｍ×ｎ個のスイッチング素子Ｗなどを備えている。
【００１７】
スイッチング素子Ｗは、例えばｎチャネル型の薄膜トランジスタによって構成されており、ポリシリコンあるいはアモルファスシリコンからなる半導体層１２を備えている。本実施の形態においては、スイッチング素子Ｗは、ポリシリコンからなる半導体層１２を備えている。半導体層１２は、チャネル領域１２Ｃを挟んだ両側にそれぞれソース領域１２Ｓ及びドレイン領域１２Ｄを有している。この半導体層１２は、ゲート絶縁膜１４によって覆われている。
【００１８】
スイッチング素子Ｗのゲート電極ＷＧは、走査線Ｙに接続されている（あるいは走査線Ｙと一体的に形成されている）。ゲート電極ＷＧ及び走査線Ｙは、ともにゲート絶縁膜１４上に配置されている。これらのゲート電極ＷＧ及び走査線Ｙは、層間絶縁膜１６によって覆われている。
【００１９】
スイッチング素子Ｗのソース電極ＷＳ及びドレイン電極ＷＤは、層間絶縁膜１６上においてゲート電極ＷＧの両側に配置されている。ソース電極ＷＳは、信号線Ｘに接続される（あるいは信号線Ｘと一体的に形成される）とともに、半導体層１２のソース領域１２Ｓにコンタクトしている。ドレイン電極ＷＤは、画素電極ＥＰに接続されるとともに、半導体層１２のドレイン領域１２Ｄにコンタクトしている。これらのソース電極ＷＳ、ドレイン電極ＷＤ、及び、信号線Ｘは、有機絶縁膜１８によって覆われている。
【００２０】
画素電極ＥＰは、有機絶縁膜１８上に配置され、ドレイン電極ＷＤと電気的に接続されている。この画素電極ＥＰは、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電性部材によって形成されている。すべての画素ＰＸに対応した画素電極ＥＰは、配向膜２０によって覆われている。
【００２１】
一方、対向基板ＣＴは、ガラス板などの光透過性を有する絶縁基板３０を用いて形成されている。すなわち、この対向基板ＣＴは、アクティブエリアＤＳＰにおいて、各画素に対応して配置されたカラーフィルタ層３４及び隣接する画素間に配置されたブラックマトリクス（遮光層）ＢＭを備えている。
【００２２】
カラーフィルタ層３４は、互いに異なる色に着色された着色樹脂によって形成され、アクティブエリアＤＳＰの赤色画素ＰＸＲに配置された赤色カラーフィルタ、緑色画素ＰＸＧに配置された緑色カラーフィルタ、及び、青色画素ＰＸＢに配置された青色カラーフィルタを含んでいる。ブラックマトリクスＢＭは、きわめて透過率の低い着色材料、例えば黒色樹脂や有色金属材料などによって形成されている。なお、ブラックマトリクスＢＭが黒色樹脂を用いて形成される場合、遮光エリアＳＬＤにおいてアクティブエリアＤＳＰを囲むように額縁状に配置される周辺遮光層も同一の黒色樹脂を用いて同時に形成しても良い。
【００２３】
また、対向基板ＣＴは、アクティブエリアＤＳＰにおいて、カラーフィルタ層３４を覆うように配置された対向電極ＥＴを備えている。この対向電極ＥＴは、複数の画素ＰＸに対応して画素電極ＥＰに対向するように配置されている。この対向電極ＥＴは、ＩＴＯなどの光透過性を有する導電性部材によって形成されている。また、この対向電極ＥＴは、配向膜３６によって覆われている。
【００２４】
このような対向基板ＣＴと、上述したようなアレイ基板ＡＲとをそれぞれ配向膜２０及び配向膜３６を対向して配置したとき、両者の間に配置された図示しないスペーサにより、所定のギャップが形成される。液晶層ＬＱは、これらのアレイ基板ＡＲの配向膜２０と対向基板ＣＴの配向膜３６との間に形成されたギャップに封入された液晶分子を含む液晶組成物によって構成さていれる。
【００２５】
配向膜２０及び配向膜３６には、ラビング処理が施されており、液晶層ＬＱに電圧が印加されていない状態では、液晶分子は、これらの配向膜のラビング方向に依存して配列する。図１に示したように、液晶表示パネルＬＰＮを３時方向から見た場合に階調反転の発生がないように３時視角方向で配向させるために、６時方向を基準としてそれぞれ配向膜２０及び配向膜３６のラビング方向は６時方向に対して４５度をなし、これらの配向膜２０及び配向膜３６のラビング方向は互いにほぼ直交している。このような構成により、液晶層ＬＱにおける液晶分子のツイスト角は９４度に設定されている。
【００２６】
第１光学素子ＯＤ１及び第２光学素子ＯＤ２は、自身を通過する光の偏光状態を制御するものである。すなわち、第１光学素子ＯＤ１及び第２光学素子ＯＤ２は、それぞれの主面内で所定方位に互いに直交する方位に透過軸及び吸収軸を有する偏光板を含んでいる。これらの偏光板は、例えば、それぞれの透過軸が互いにほぼ直交するように配置されている。
【００２７】
このような構成により、ＴＮモードのノーマリーホワイト構成の液晶表示装置が提供される。
【００２８】
上述した構成の液晶表示パネルＬＰＮは、アクティブエリアＤＳＰよりも外側に配置された第１接続部３１及び第２接続部３２を備えている。この第１接続部３１は、信号供給源として機能する駆動ＩＣチップと接続可能な複数の電極パッドを有している。また、第２接続部３１は、信号供給源として機能するフレキシブルプリント回路（ＦＰＣ）基板と接続可能な複数の接続端子を有している。
【００２９】
図１に示した例では、第１接続部３１及び第２接続部３２は、対向基板ＣＴの端部ＣＴＡより外方に延在したアレイ基板ＡＲの延在部ＡＲＡに設けられている。アレイ基板ＡＲにおいて、ｎ本の走査線Ｙは、アクティブエリアＤＳＰからその外側に引き出されており、第１接続部３１に接続されている。また、ｍ本の信号線Ｘも同様にアクティブエリアＤＳＰからその外側に引き出されており、第１接続部３１に接続されている。
【００３０】
ｎ本の走査線Ｙには、図示しない走査線ドライバから順次走査信号（駆動信号）が供給される。また、各行のスイッチング素子Ｗが走査信号によってオンする毎にｍ本の信号線Ｘには、図示しない信号線ドライバから映像信号（駆動信号）が供給される。これにより、各行の画素電極ＥＰは、対応するスイッチング素子Ｗを介して供給される映像信号に応じた画素電位にそれぞれ設定される。
【００３１】
ところで、図３に示すように、アクティブエリアＤＳＰにおいては、それぞれの色の画素ＰＸに対応してカラーフィルタ３４（Ｒ、Ｇ、Ｂ）がそれぞれ配置されている。遮光エリアＳＬＤにおいては、遮光層（ブラックマトリクス）ＳＬが配置されている。なお、遮光エリアＳＬＤにおいては、アクティブエリアＤＳＰと同等のギャップを確保するなどの目的により、カラーフィルタ３４（Ｒ、Ｇ、Ｂ）が配置されている。図３に示した例では、遮光エリアＳＬＤにおいては、各画素ＰＸに配置されるカラーフィルタと同ピッチで複数のカラーフィルタ３４（Ｒ、Ｇ、Ｂ）が配置されている。
【００３２】
このような構成の液晶表示装置において、図４に示すように、アクティブエリアＤＳＰの一端辺に沿った列に配置された画素ＰＸＥ（すなわち青色画素ＰＸＢ）については、液晶表示パネルＬＰＮの法線方向に沿った縦電界の他に形成される斜め電界の影響を受ける。
【００３３】
すなわち、対向電極ＥＴは、アレイ基板ＡＲと対向基板ＣＴとを貼り合わせ際の合わせズレなどを考慮して、アクティブエリアＤＳＰから遮光エリアＳＬＤの少なくとも一部のエリアにわたって延在している。このため、遮光エリアＳＬＤに配置された対向電極ＥＴと、アクティブエリア端部に配置された画素ＰＸＥの画素電極ＥＰとの間で液晶表示パネルＬＰＮの法線に対して傾いた斜め電界が形成される。
【００３４】
特に、ノーマリーホワイト構成のＴＮモードを採用した液晶表示装置においては、黒表示時つまり液晶層に所定電圧を印加したときに、本来形成されるべき画素電極―対向電極間の縦電界に加えて、このような斜め電界が生ずる。このため、縦電界と斜め電界との相互作用により、アクティブエリア端部の画素ＰＸＥでは、液晶層ＬＱに含まれる液晶分子の配向不良が発生する（すなわち、リバースチルトドメインが形成される）。このような配向不良が発生した箇所においては、バックライトユニットＢＬからのバックライト光が液晶表示パネルＬＰＮを透過してしまい、アクティブエリアＤＳＰと遮光エリアＳＬＤとの境界Ｂ付近において輝線となって視認されてしまう。
【００３５】
そこで、この実施の形態では、図５乃至図７に示すように、アクティブエリアＤＳＰの一端辺に沿った列の画素ＰＸＥに配置された画素電極（ここでは第１画素電極ＥＰ１）は、アクティブエリアＤＳＰにおける他の列の画素に配置された画素電極（ここでは第２画素電極ＥＰ２；例えば画素ＰＸＥに隣接する列の画素に配置された画素電極）とは異なる形状を有するとともに、第２画素電極ＥＰ２よりも大きな面積を有し、且つ、遮光エリアＳＬＤ側に延在した延在部ＥＸを有している。
【００３６】
すなわち、信号線Ｘが延在する列方向については、同一色の画素が並んでおり、これらの画素からなる画素列に対応してストライプ状のカラーフィルタが配置されている。図６に示した例では、アクティブエリアＤＳＰの一端部に配置された画素ＰＸＥは、青色画素であり、これらの青色画素からなる画素列に対応して、列方向に延びるストライプ状の青色カラーフィルタ３４Ｂが配置されている。なお、ここで示した例では、アクティブエリアＤＳＰにおいては、行方向に沿って、赤色画素列、緑色画素列、青色画素列がその順に並んで配置されている。
【００３７】
このような画素ＰＸＥに対応して配置された第１画素電極ＥＰ１は、他の画素ＰＸ、例えば隣接する緑色画素列の緑色画素ＰＸＧに対応して配置された第２画素電極ＥＰ２とは大きさ、特に行方向に沿った幅が異なり、第２画素電極ＥＰ２の幅Ｌ２よりも大きな幅Ｌ１を有している。そして、第１画素電極ＥＰ１は、アクティブエリアＤＳＰから境界Ｂを越えて遮光エリアＳＬＤまで延在している。つまり、第１画素電極ＥＰ１において、第２画素電極ＥＰ２の幅Ｌ２よりも遮光エリアＳＬＤ側に延びた部分が、延在部ＥＸに相当することになる。
【００３８】
このような構成により、斜め電界の影響を受けて配向不良が生じうる位置をアクティブエリアＤＳＰから遮光エリアＳＬＤにシフトさせることが可能となる。したがって、たとえ第１画素電極ＥＰ１と対向電極ＥＴとの間の電界によって液晶層ＬＱ内に配向不良が生じたとしても、第１画素電極ＥＰ１が遮光エリアＳＬＤ内まで十分に長く延在しているため、その影響は遮光エリア内で留まり、アクティブエリアＤＳＰへの影響を軽減できる。このため、アクティブエリアの一端辺における光抜けの発生を防止することが可能となり、良好な表示品位を得ることが可能となる。
【００３９】
上述した実施の形態において、画素ＰＸＥに対応して配置された第１画素電極ＥＰ１は、その行方向に沿った幅を大きくするほど斜め電界の影響を軽減する効果が高まり、発明者の検討によれば、延在部ＥＸの幅（Ｌ１−Ｌ２）は１０ミクロン以上とすることにより、斜め電界の影響を十分に軽減する効果が得られると確認された。
【００４０】
また、各画素ＰＸにおいて、画素電極ＥＰは、隣接する２本の走査線間に配置されている。つまり、画素電極ＥＰは、自身の画素のスイッチング素子Ｗに走査信号を供給する自走査線と、列方向に隣接する画素のスイッチング素子に走査信号を供給する隣接走査線との間に配置されている。図５に示した例では、第１画素電極ＥＰ１は、隣接走査線Ｙ１と自走査線Ｙ２との間に配置されている。
【００４１】
このような構成においては、黒表示時において、第１画素電極ＥＰ１と対向電極ＥＴとの間に縦電界は、斜め電界のほかに、隣接走査線Ｙ１からの電界の影響を受ける場合がある。このため、第１画素電極ＥＰ１の延在部ＥＸは、自走査線Ｙ２側よりも隣接走査線Ｙ１側の方が幅広に形成された形状を有することが望ましい。図５に示した例では、延在部ＥＸにおいて、自走査線Ｙ２側の幅は１３ミクロンであるのに対して、隣接走査線Ｙ１側の幅は２３ミクロンに設定した。
【００４２】
このような構成により、隣接走査線からの電界の影響も受けにくくなり、より良好な表示品位を得ることが可能となる。
【００４３】
なお、この発明は、上記実施形態そのままに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【図面の簡単な説明】
【００４４】
【図１】図１は、この発明の一実施の形態に係る液晶表示装置の構成を概略的に示す図である。
【図２】図２は、図１に示した液晶表示装置の断面構造（液晶表示パネル内の１画素分の断面構造）を概略的に示す図である。
【図３】図３は、図１に示した液晶表示装置においてアクティブエリア周辺での光抜けが発生する場合の構成例を概略的に示す断面図である。
【図４】図４は、図３に示した液晶表示装置における光抜けの発生メカニズムを説明するための図である。
【図５】図５は、この発明の実施の形態に係る液晶表示装置の構成例を概略的に示す平面図である。
【図６】図６は、図５に示した構成例の液晶表示パネルをＡ−Ａ線で切断したときの構造を概略的に示す断面図である。
【図７】図７は、図５に示した構成例の液晶表示装置における液晶層の配向状態を示す図である。
【符号の説明】
【００４５】
ＬＰＮ…液晶表示パネル
ＡＲ…アレイ基板
ＣＴ…対向基板
ＬＱ…液晶層
ＢＬ…バックライトユニット
ＤＳＰ…アクティブエリア
ＳＬＤ…遮光エリア
ＰＸ…画素
ＥＰ…画素電極（ＥＰ１…第１画素電極、ＥＰ２…第２画素電極）
Ｙ…走査線
Ｘ…信号線
Ｗ…スイッチング素子
ＢＭ…ブラックマトリクス
ＥＴ…対向電極
ＳＬ…遮光層
【図１】
2008151945.tif 000003
【図２】
2008151945.tif 000004
【図３】
2008151945.tif 000005
【図４】
2008151945.tif 000006
【図５】
2008151945.tif 000007
【図６】
2008151945.tif 000008
【図７】
2008151945.tif 000009