(57)【要約】【課題】シャットダウン信号端子およびロジック回路を設けずにバイアス回路をシャットダウンすることができる受光アンプ回路を提供し、待機時の消費電力を抑制する。【解決手段】受光アンプ回路１０は、接地端子ＧＮＤ、電源電圧端子ＶＣＣおよび入力電圧端子Ｖinを有し、バイアス回路１３が入力電圧端子Ｖinに直接接続され、入力電圧Ｖinにより受光アンプ回路１０のバイアス電流が決定され、入力電圧Ｖinにおいて受光アンプ回路１０のバイアス回路１３のシャットダウンを行う。【選択図】図１
2008042344.tif 000002
【特許請求の範囲】
【請求項１】
アンプ部と、該アンプ部へのバイアス電流の供給を行うバイアス回路とを備えたアンプ回路において、
接地端子および電源電圧端子以外に、該アンプ回路の動作時に必要となる電圧の入力電圧端子を少なくとも一つ有し、
上記バイアス回路が上記入力電圧端子に直接接続されており、
上記入力電圧端子に印加される電圧によって、上記バイアス回路のシャットダウンが行われることを特徴とするアンプ回路。
【請求項２】
上記入力電圧端子は、アンプ部への基準電圧を入力する基準電圧端子であることを特徴とする請求項１に記載のアンプ回路。
【請求項３】
上記アンプ部は、複数の帰還抵抗との接続を切り替えることでゲイン切替可能な構成であり、
上記入力電圧端子は、上記ゲイン切替を指示するゲイン切替信号入力の入力端子であることを特徴とする請求項１に記載のアンプ回路。
【請求項４】
上記バイアス回路は、カレントミラー回路として構成されており、
上記カレントミラー回路の親側では、コレクタとベースとが接続されたトランジスタが、上記入力電圧端子から抵抗を介して接地端子あるいは電源電圧端子へ順方向に単一あるいは複数接続され、
上記カレントミラー回路の子側で発生する電流が、バイアス電流としてアンプ部に供給される構成であることを特徴とする請求項１に記載のアンプ回路。
【請求項５】
上記バイアス回路は、コレクタとベースとが接続されたトランジスタが、上記入力電圧端子から抵抗を介して接地端子あるいは電源電圧端子へ順方向に複数接続され、該トランジスタのいずれか一つのベースが、同極性の第１のトランジスタのベースに接続され、第１のトランジスタのエミッタは抵抗を介して接地端子あるいは電源電圧端子に接続され、第１のトランジスタのコレクタを出力とする第１の回路と、
上記第１の回路のトランジスタとは極性の異なるトランジスタで構成された第１のカレントミラー回路とを備えて構成されており、
上記第１のトランジスタのコレクタは、上記第１のカレントミラー回路の入力に接続され、上記第１のカレントミラー回路の子側で発生する電流が、バイアス電流としてアンプ部に供給される構成であることを特徴とする請求項１に記載のアンプ回路。
【請求項６】
上記バイアス回路は、上記入力電圧端子と上記バイアス回路の間に流れる電流を補償する補償回路を備えていることを特徴とする請求項１〜５に記載の受光アンプ回路。
【請求項７】
上記バイアス回路は、第１のカレントミラー回路と、該第１のカレントミラー回路とは極性の異なるトランジスタで構成された第２のカレントミラー回路とを備えて構成されており、
上記第１のカレントミラー回路の親側では、コレクタとベースとが接続されたトランジスタが、上記入力電圧端子から抵抗を介して接地端子あるいは電源電圧端子へ順方向に複数接続され、
上記親側のトランジスタのいずれか一つのベースが、上記第１のカレントミラー回路の子側にある同極性の第１のトランジスタのベースと接続されており、
上記第１のトランジスタのコレクタは、上記第２のカレントミラー回路の入力に接続され、
上記第１のカレントミラー回路の子側で発生する電流が、バイアス電流としてアンプ部に供給され、
上記第２のカレントミラー回路の出力は、上記入力電圧端子に接続されることを特徴とする請求項１に記載のアンプ回路。
【請求項８】
上記バイアス回路は、
コレクタとベースとが接続されたトランジスタが、上記入力電圧端子から抵抗を介して接地端子あるいは電源電圧端子へ順方向に複数接続され、該トランジスタのいずれか１つのベースが、同極性の第１のトランジスタのベースに接続され、該トランジスタのいずれか１つのベースが、同極性の第２のトランジスタのベースに接続され、第１のトランジスタのエミッタは抵抗を介して接地端子あるいは電源電圧端子に接続され、第１のトランジスタのコレクタを出力とする第１の回路と、
該第１の回路のトランジスタとは極性の異なるトランジスタで構成された第１のカレントミラー回路とを備えて構成されており、
上記第１のトランジスタのコレクタは、上記第１のカレントミラー回路の入力に接続され、上記第１のカレントミラー回路の子側で発生する電流が、バイアス電流としてアンプ部に供給され、
上記第２のトランジスタのエミッタは接地端子あるいは電源電圧端子に接続され、上記第２のトランジスタのコレクタを出力とする第２の回路と、該第２の回路のトランジスタとは極性の異なるトランジスタで構成された第２のカレントミラー回路とを備えて構成されており、
上記第２のトランジスタのコレクタは、上記第２のカレントミラー回路の入力に接続され、上記第２のカレントミラー回路の子側で発生する電流が、入力電圧端子に供給される構成であることを特徴とする請求項１に記載のアンプ回路。
【請求項９】
上記入力電圧端子には、それぞれ異なる回路にバイアス電流を供給する複数のバイアス回路が接続され、
上記複数のバイアス回路は、それぞれ異なる入力電圧によってシャットダウンされることを特徴とする請求項１〜８に記載の受光アンプ回路。
【請求項１０】
上記入力電圧端子には、上記入力電圧端子から接地端子に接続される第１のバイアス回路と、上記入力電圧端子から電源電圧端子に接続される第２のバイアス回路が接続されていると共に、
さらに、上記第１のバイアス回路の出力は第１のカレントミラー回路の入力に接続され、
上記第２のバイアス回路の出力は第２のカレントミラー回路の入力に接続され、
上記第１のカレントミラー回路および第２のカレントミラー回路の子側にあるトランジスタのコレクタ同士が接続され、その接続点と接地端子との間に、コレクタとベースとが接続された第１のトランジスタが接続されており、
上記第１のカレントミラー回路および第２のカレントミラー回路の子側にあるトランジスタのコレクタ同士が接続され、その接続点と電源電圧端子との間に、コレクタとベースとが接続された第２のトランジスタが接続されており、
上記第１のトランジスタおよび第２のトランジスタは、それぞれ第３および第４のカレントミラー回路の親であり、第３および第４のカレントミラー回路の子側で発生する電流が、バイアス電流としてアンプ部に供給されるものであり、
上記第１および第２のカレントミラー回路のそれぞれが、上記第３ないし第４のカレンントミラー回路に供給する電流が同値であることを特徴とする請求項１に記載のアンプ回路。
【請求項１１】
受光素子の出力をアンプ回路によって増幅する受光アンプ回路であって、
上記アンプ回路は、上記請求項１ないし１０のいずれか１つに記載のアンプ回路が用いられることを特徴とする受光アンプ回路。
【請求項１２】
請求項１１に記載の受光アンプ回路を用いたことを特徴とする光ピックアップ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アンプ回路に関するものであり、特に、バイアス回路シャットダウン機能付きのアンプ回路に関するものである。
【背景技術】
【０００２】
光ディスクを再生／記録する光ディスク装置は、再生／記録のためのレーザ光を光ディスクに照射したり、光ディスクから反射した信号光を受光したりする光ピックアップ装置を備えている。光ピックアップ装置は、図２０に示すように、レーザ光源、光学系（コリメータレンズ、ビームスプリッタ、対物レンズ、スポットレンズ等）、および受光素子を備えて構成されている。上記受光素子としては、レーザ光源の出力を一定に維持するためのレザーパワーモニタ用受光素子（(A)または(B)のように実装される）や、ＲＦ信号／サーボ信号を生成するために光ディスクからの反射光を受光するＲＦ信号／サーボ信号受光素子が搭載される。
【０００３】
上記受光素子は、受光した光信号を電気信号（光電流）に変換する。しかしながら、上記光電流は微小な電流であるため、受光アンプ回路によって増幅される必要がある。近年では、小型で光ピックアップの設計を容易にできることから、受光素子と受光アンプ回路とを１チップに集積化したＩＣが光ピックアップ装置に用いられる。
【０００４】
光ピックアップ装置に用いられる受光素子における受光アンプ回路の従来例を図２１（ａ）〜（ｃ）を参照して説明する。例えば、図２１（ａ）の受光アンプ回路１００は、接地端子ＧＮＤ、電源電圧端子ＶＣＣ、基準電圧端子Ｖrefおよびシャットダウン信号入力端子を有している。この受光アンプ回路１００においては、受光素子であるフォトダイオード１０４で受光されたレーザ光が光電流に変換され、フォトダイオード１０４から出力される光電流は帰還抵抗Ｒfが接続された差動増幅回路１０３の反転入力（−）に入力されて電流−電圧変換されるとともに、入力抵抗Ｒsを介して差動増幅回路１０３の非反転入力（＋）に入力される基準電圧Ｖrefと比較増幅され、光電流に比例した出力電圧Ｖoが得られる。
【０００５】
特に携帯を想定した光ディスクドライブ用途では、待機時の消費電力を抑制するため、外部からシャットダウン信号をロジック回路１０１に入力し、ロジック回路１０１からバイアス電流を決定する回路（以下、バイアス回路と呼ぶ）をシャットダウンする信号を出力し、バイアス回路１０２をシャットダウンする。これにより、受光アンプ回路１００の消費電力を最小限に抑える機能を有する。
【０００６】
図２１（ｂ）に示すように、光ディスクへの再生及び記録に対応するために帰還抵抗Ｒf1〜Ｒfnの切り替えによりゲインを切り替える機能を有する受光アンプ回路１１０においても同様に、シャットダウン信号をロジック回路１１１に入力してバイアス回路１１２をシャットダウンする機能を有する。
【０００７】
また、図２１（ｃ）に示す受光アンプ回路１２０のように、シャットダウン信号を設けずに、ゲインの切り替えとバイアス回路のシャットダウンを１つのスイッチ信号により制御することもできる。
【０００８】
特許文献１においては、専用レギュレータを使用せずシャットダウン回路を内蔵した光通信回路チップにおいて、外部からのシャットダウン信号により電力供給を制御することが開示されている。特許文献２においては、磁気記憶素子の記憶セルの磁化容易方向にソフト磁性バイアス層が付与されており、バイアス層からのバイアス磁界によりＴＭＲセルのスイッチング磁場を小さくすることが開示されている。
【特許文献１】特開２００３−２１８７９５号公報（平成１５年７月３１日公開）
【特許文献２】特開２００２−２９９５７４号公報（平成１４年１０月１１日公開）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記従来の受光アンプ回路では、バイアス回路のシャットダウンのために、シャットダウン信号端子や、バイアス回路をシャットダウンする信号を生成するロジック回路を付加する必要がある。これにより、上記受光アンプ回路は、チップ面積の増大、あるいは、ロジック回路の複雑化という問題点を有する。
【００１０】
本発明は、上記の問題点に鑑みてなされたものであって、その目的は、シャットダウン信号端子およびロジック回路を設けずにバイアス回路をシャットダウンすることができる受光アンプ回路を提供し、待機時の消費電力を抑制することにある。
【課題を解決するための手段】
【００１１】
本発明のアンプ回路は、上記課題を解決するために、アンプ部と、アンプ部へのバイアス電流の供給を行うバイアス回路とを備えたアンプ回路において、接地端子および電源電圧端子以外に、アンプ回路の動作時に必要となる電圧の入力電圧端子を少なくとも一つ有し、バイアス回路が入力電圧端子に直接接続されており、入力電圧端子に印加される電圧によって、バイアス回路のシャットダウンが行われることを特徴とする。
【００１２】
上記の発明によれば、バイアス回路が入力電圧端子に直接接続されており、該入力電圧端子に印加される電圧によって、バイアス回路のシャットダウンが行われため、シャットダウン信号端子およびロジック回路を設けずにバイアス回路をシャットダウンすることができる。
【００１３】
また、本発明のアンプ回路では、入力電圧端子は、アンプ部への基準電圧を入力する基準電圧端子であることを特徴とする。
【００１４】
これにより、シャットダウン信号端子およびロジック回路を設けずにバイアス回路をシャットダウンすることができる。
【００１５】
また、本発明のアンプ回路では、アンプ部は、複数の帰還抵抗との接続を切り替えることでゲイン切替可能な構成であり、入力電圧端子は、ゲイン切替を指示するゲイン切替信号入力の入力端子であることを特徴とする。
【００１６】
これにより、シャットダウン信号端子を設けずにバイアス回路をシャットダウンすることができる。
【００１７】
また、本発明のアンプ回路では、バイアス回路は、カレントミラー回路として構成されており、カレントミラー回路の親側では、コレクタとベースとが接続されたトランジスタが、入力電圧端子から抵抗を介して接地端子あるいは電源電圧端子へ順方向に単一あるいは複数接続され、カレントミラー回路の子側で発生する電流が、バイアス電流としてアンプ部に供給される構成であることを特徴とする。
【００１８】
上記の構成によれば、上記カレントミラー回路の親側において入力電圧端子から電流入力され、この入力電流に応じたバイアス電流がカレントミラー回路の子側から出力される。このため、上記入力電流が供給されない非動作時にはアンプ部に供給されるバイアス電流も遮断される。
【００１９】
また、本発明のアンプ回路では、コレクタとベースとが接続されたトランジスタが、入力電圧端子から抵抗を介して接地端子あるいは電源電圧端子へ順方向に複数接続され、トランジスタのいずれか一つのベースが、同極性の第１のトランジスタのベースに接続され、第１のトランジスタのエミッタは抵抗を介して接地端子あるいは電源電圧端子に接続され、第１のトランジスタのコレクタを出力とする第１の回路と、第１の回路のトランジスタとは極性の異なるトランジスタで構成された第１のカレントミラー回路とを備えて構成されており、第１のトランジスタのコレクタは、第１のカレントミラー回路の入力に接続され、第１のカレントミラー回路の子側で発生する電流が、バイアス電流としてアンプ部に供給される構成であることを特徴とする。
【００２０】
上記の構成によれば、入力電圧端子から抵抗を介して第１の回路に電流が入力され、この入力電流に応じたバイアス電流が第１のカレントミラー回路の子側から出力される。このため、上記入力電流が供給されない非動作時にはアンプ部に供給されるバイアス電流も遮断される。
【００２１】
さらに、第２のカレントミラー回路で発生するバイアス電流が、入力電圧端子の入力電圧に比例せず、該入力電圧による回路特性の変化を回避できる。
【００２２】
また、本発明のバイアス回路シャットダウン機能付き受光アンプ回路では、バイアス回路は、入力電圧端子とバイアス回路の間に流れる電流を補償する補償回路を備えていることを特徴とする。
【００２３】
上記の構成によれば、入力電圧端子とバイアス回路の間に流れる電流と同値の電流が入力電圧端子に流れるので、入力電圧端子に他から流れ込む電流は０となる。これにより、バイアス電流が補償されるので、入力電圧端子に接続される電圧印加回路の電流供給能力に関わらず入力電圧を得ることができる。
【００２４】
また、本発明のアンプ回路では、バイアス回路は、第１のカレントミラー回路と、第１のカレントミラー回路とは極性の異なるトランジスタで構成された第２のカレントミラー回路とを備えて構成されており、第１のカレントミラー回路の親側では、コレクタとベースとが接続されたトランジスタが、入力電圧端子から抵抗を介して接地端子あるいは電源電圧端子へ順方向に複数接続され、親側のトランジスタのいずれか１つのベースが、第１のカレントミラー回路の子側にある同極性の第１のトランジスタのベースと接続されており、第１のトランジスタのコレクタは、第２のカレントミラー回路の入力に接続され、第１のカレントミラー回路の子側で発生する電流が、バイアス電流としてアンプ部に供給され、第２のカレントミラー回路の出力は、入力電圧端子に接続されることを特徴とする。
【００２５】
上記の構成によれば、上記第２のカレントミラー回路が補償回路として機能し、該第２のカレントミラー回路の出力が入力電圧端子に流れるので、入力電圧端子に他から流れ込む電流は０となる。これにより、バイアス電流が補償されるので、入力電圧端子に接続される電圧印加回路の電流供給能力に関わらず入力電圧を得ることができる。
【００２６】
また、本発明のアンプ回路では、コレクタとベースとが接続されたトランジスタが、入力電圧端子から抵抗を介して接地端子あるいは電源電圧端子へ順方向に複数接続され、トランジスタのいずれか１つのベースが、同極性の第１のトランジスタのベースに接続され、トランジスタのいずれか１つのベースが、同極性の第２のトランジスタのベースに接続され、第１のトランジスタのエミッタは抵抗を介して接地端子あるいは電源電圧端子に接続され、第１のトランジスタのコレクタを出力とする第１の回路と、第１の回路のトランジスタとは極性の異なるトランジスタで構成された第１のカレントミラー回路とを備えて構成されており、第１のトランジスタのコレクタは、第１のカレントミラー回路の入力に接続され、第１のカレントミラー回路の子側で発生する電流が、バイアス電流としてアンプ部に供給され、第２のトランジスタのエミッタは接地端子あるいは電源電圧端子に接続され、第２のトランジスタのコレクタを出力とする第２の回路と、第２の回路のトランジスタとは極性の異なるトランジスタで構成された第２のカレントミラー回路とを備えて構成されており、第２のトランジスタのコレクタは、第２のカレントミラー回路の入力に接続され、第２のカレントミラー回路の子側で発生する電流が、入力電圧端子に供給される構成であることを特徴とする。
【００２７】
上記の構成によれば、第１のカレントミラー回路で発生するバイアス電流が、入力電圧端子の入力電圧に比例せず、該入力電圧による回路特性の変化を回避できる。
【００２８】
さらに、上記第２のカレントミラー回路が補償回路として機能し、該第２のカレントミラー回路の出力が入力電圧端子に流れるので、入力電圧端子に他から流れ込む電流は０となる。これにより、バイアス電流が補償されるので、入力電圧端子に接続される電圧印加回路の電流供給能力に関わらず入力電圧を得ることができる。
【００２９】
また、本発明のバイアス回路シャットダウン機能付き受光アンプ回路では、入力電圧端子には、それぞれ異なる回路にバイアス電流を供給する複数のバイアス回路が接続され、複数のバイアス回路は、それぞれ異なる入力電圧によってシャットダウンされることを特徴とする。
【００３０】
これにより、入力電圧の値に応じて１つ、あるいは全てのバイアス回路を遮断することができる。
【００３１】
また、本発明のアンプ回路では、入力電圧端子には、入力電圧端子から接地端子に接続される第１のバイアス回路と、入力電圧端子から電源電圧端子に接続される第２のバイアス回路が接続されていると共に、さらに、第１のバイアス回路の出力は第１のカレントミラー回路の入力に接続され、第２のバイアス回路の出力は第２のカレントミラー回路の入力に接続され、第１のカレントミラー回路および第２のカレントミラー回路の子側にあるトランジスタのコレクタ同士が接続され、その接続点と接地端子との間に、コレクタとベースとが接続された第１のトランジスタが接続されており、第１のカレントミラー回路および第２のカレントミラー回路の子側にあるトランジスタのコレクタ同士が接続され、その接続点と電源電圧端子との間に、コレクタとベースとが接続された第２のトランジスタが接続されており、第１のトランジスタおよび第２のトランジスタは、それぞれ第３および第４のカレントミラー回路の親であり、第３および第４のカレントミラー回路の子側で発生する電流が、バイアス電流としてアンプ部に供給されるものであり、第１および第２のバイアス回路のそれぞれが、第１ないし第４のカレントミラー回路に供給する電流が同値であることを特徴とする。
【００３２】
上記の構成によれば、入力電圧端子への入力電圧が、上記第１のバイアス回路をシャットダウンする電圧と上記第２のバイアス回路をシャットダウンする電圧との中間である場合は、２つのバイアス回路が共に動作する。さらにこの時、上記第１および第２のカレントミラー回路が供給する電流が同値であることから、第３および第４のカレントミラー回路には電流が発生しない。
【００３３】
すなわち、入力電圧が上記第１のバイアス回路をシャットダウンする電圧と上記第２のバイアス回路をシャットダウンする電圧との中間であるときに、全てのバイアス回路を遮断することができる。
【発明の効果】
【００３４】
本発明のアンプ回路は、以上のように、入力電圧端子にバイアス回路を直接接続する事により、バイアス回路をシャットダウンする機能を備えているものである。
【００３５】
それゆえ、シャットダウン信号端子およびロジック回路を設けずにバイアス回路をシャットダウンすることができるという効果を奏する。
【発明を実施するための最良の形態】
【００３６】
〔実施の形態１〕
本発明の一実施形態について図１〜図１０に基づいて説明すれば、以下の通りである。
【００３７】
先ずは、本実施の形態１に受光アンプ回路の概略構成を図１を参照して説明する。図１に示す受光アンプ回路１０は、大略的には、フォトダイオード１１、作動増幅回路１２、バイアス回路１３を備えて構成されており、接地端子ＧＮＤ、電源端子ＶＣＣ、基準電圧端子Ｖref、出力端子Ｖoを有している。尚、ＶrefおよびＶoのそれぞれは、基準電圧および出力電圧を指す場合もある。
【００３８】
受光アンプ回路１０においては、受光素子であるフォトダイオード１１で受光されたレーザ光が光電流に変換される。この光電流は、帰還抵抗Ｒfを介して差動増幅回路１２の出力から供給されて電流−電圧変換され、光電流に比例した出力電圧Ｖo＝光電流×Ｒfが得られる。
【００３９】
受光アンプ回路１０では、基準電圧端子Ｖrefは作動増幅回路１２以外に、作動増幅回路１２にバイアス電流を供給するためのバイアス回路１３にも接続されている。そして、受光アンプ回路１０は、基準電圧端子Ｖrefへの入力電圧によってバイアス回路１３を遮断できることを特徴としている。ここで、バイアス回路を遮断するとは、バイアス回路１３から差動増幅回路１２へのバイアス電流の供給を遮断し、その動作を停止させることを指す。
【００４０】
受光アンプ回路１０の動作時においては、基準電圧端子Ｖrefには基準電圧Ｖrefが入力されるが、受光アンプ回路１０の非動作時には基準電圧Ｖrefは入力されず、基準電圧端子Ｖrefの電位は０Ｖあるいは電源電圧となる。バイアス回路１３は、基準電圧端子Ｖrefにおけるこの電圧変化に基づいて、差動増幅回路１２へのバイアス電力の供給を遮断する。
【００４１】
すなわち、受光アンプ回路１０は、該受光アンプ回路１０の動作時に必要となる電圧の１つ（例えば、基準電圧）において、その入力端子をバイアス回路１３と直接接続し、該入力端子への印加電圧が受光アンプ回路１０の動作時と非動作時とで変化することを利用してバイアス回路を遮断している。これにより、受光アンプ回路１０では、図２１に示す従来構成に比べて、シャットダウン信号入力端子およびロジック回路を省略でき、回路の簡素化を図ることができる。
【００４２】
図１に示す受光アンプ素子１０では、バイアス回路１３を基準電圧端子Ｖrefと接続し、該基準電圧端子Ｖrefにおけるこの電圧変化に基づいて、差動増幅回路１２へのバイアス電力の供給を遮断している。しかしながら、本発明は上記構成に限定されるものではなく、バイアス回路を遮断するために、基準電圧端子Ｖref以外の端子入力電圧を用いても良い。
【００４３】
図２に示す受光アンプ回路２０は、帰還抵抗Ｒf1〜Ｒfnの切り替えによりゲインを切り替える機能を有するものである。受光アンプ回路２０は、図１に示す受光アンプ回路１０とほぼ類似した構成であるが、差動増幅回路１２のゲインを切り替えることができるように、差動増幅回路１２に対して帰還抵抗Ｒf1〜Ｒfnが並列に接続されている。また、帰還抵抗Ｒf1〜ＲfnのそれぞれにはスイッチＳＷ1〜ＳＷnが直列に接続されている。
【００４４】
受光アンプ回路２０ではスイッチＳＷ1〜ＳＷnのＯＮ／ＯＦＦ制御によってゲインを切り替えることが可能であり、このため、受光アンプ回路２０は、ゲイン切替信号入力端子Ｖｇを有している。受光アンプ回路２０の動作時には、ゲイン切替信号入力端子Ｖｇからゲイン切替信号が入力され、ロジック回路２１−１〜２１−ｎを介してスイッチＳＷ1〜ＳＷnをＯＮ／ＯＦＦ制御する。
【００４５】
さらに、受光アンプ回路２０では、ゲイン切替信号入力端子Ｖｇはロジック回路２１−１〜２１−ｎ以外に、作動増幅回路１２にバイアス電流を供給するためのバイアス回路１３にも接続されている。
【００４６】
受光アンプ回路２０の動作時においては、ゲイン切替信号入力端子Ｖｇにはゲイン切替信号が入力されるが、受光アンプ回路１０の非動作時にはゲイン切替信号は入力されず、ゲイン切替信号入力端子Ｖの電位は０Ｖあるいは電源電圧となる。バイアス回路２２は、ゲイン切替信号入力端子Ｖｇにおけるこの電圧変化に基づいて、差動増幅回路１２へのバイアス電力の供給を遮断する。
【００４７】
これにより、受光アンプ回路２０でも、図２２に示す従来構成に比べて、シャットダウン信号入力端子およびロジック回路を省略でき、回路の簡素化を図ることができる。
【００４８】
ここで、基準電圧端子Ｖrefまたはゲイン切替信号入力端子Ｖｇの入力電圧によってバイアス回路１３を遮断するための回路構成について、図３を参照して以下に詳細に説明する。図３は、図１または図２に示すバイアス回路１３の詳細な回路構成を示すものである。
【００４９】
図３に示すバイアス回路１３は、ベース同士が接続されたトランジスタＱ１とトランジスタＱ２とを含むカレントミラー回路として構成されている。
【００５０】
トランジスタＱ１のコレクタは抵抗Ｒを介して入力端子Ｖinと接続され、エミッタは接地端子ＧＮＤと接続されている。また、トランジスタＱ１は、そのコレクタとベースとが接続され、ダイオードの機能を有するようになっている。入力端子Ｖinは、図１における基準電圧端子Ｖref、または図２におけるゲイン切替信号入力端子Ｖｇと接続されている。また、トランジスタＱ２のエミッタは接地端子ＧＮＤと接続され、コレクタはバイアス電流の出力端子と接続されている。バイアス回路１３では、トランジスタＱ１がカレントミラー回路の親となり、トランジスタＱ１において入力端子Ｖinから接地端子ＧＮＤへ電流Ｉbiasが流れる時、トランジスタＱ２、即ちカレントミラー回路の子からバイアス電流Ｉが他回路に向けて供給される。
【００５１】
バイアス回路１３では、トランジスタＱ１がダイオードとしての機能を有するため、入力電圧Ｖinがベース−エミッタ間電圧ＶＢＥ以下である時、該トランジスタＱ１はシャットダウンされる。これに伴い、トランジスタＱ２側ではバイアス電流Ｉが遮断されるため、差動増幅回路１２へのバイアス電力の供給が遮断され、受光アンプ回路１０の消費電力が抑制される。入力電圧ＶinがＶＢＥ以上となる場合はバイアス回路１３が動作し、Ｉbias＝（Ｖin−ＶＢＥ）／Ｒとなる。
【００５２】
尚、図３に示すバイアス回路１３の構成では、カレントミラー回路であるトランジスタＱ１、Ｑ２はnpnトランジスタで構成されているが、図４に示すように、pnpトランジスタで構成されたカレントミラー回路を用いてもよい。図４に示す構成では、トランジスタＱ１のコレクタは抵抗Ｒを介して入力端子Ｖinと接続され、エミッタは電源端子ＶＣＣと接続されている。また、トランジスタＱ１は、そのコレクタとベースとが接続され、ダイオードの機能を有するようになっている。入力端子Ｖinは、図１における基準電圧端子Ｖref、または図２におけるゲイン切替信号入力端子Ｖｇと接続されている。また、トランジスタＱ２のエミッタは電源端子ＶＣＣと接続され、コレクタはバイアス電流の出力端子と接続されている。この時、入力電圧ＶinがＶＣＣ−ＶＢＥ以上となる時にバイアス回路１３は遮断される。ＶinがＶＣＣ−ＶＢＥ以下となる場合はバイアス回路１３が動作し、Ｉbias＝（ＶＣＣ−Ｖin−ＶＢＥ）／Ｒとなる。
【００５３】
図５および図６は、バイアス回路の変形例を示すものであり、カレントミラー回路の親とＶｉｎの間にダイオードを複数接続し、バイアス回路が遮断される電圧を変更した回路である。
【００５４】
図５に示すバイアス回路１４は、図３に示すバイアス回路１３を変形したものであり、カレントミラー回路の親側では、入力端子Ｖinと接地端子ＧＮＤとの間で、抵抗Ｒとｎ個のトランジスタＱ１−１〜Ｑ１−ｎとをこの順序で直列に接続している。トランジスタＱ１−１〜Ｑ１−ｎのそれぞれは、そのコレクタとベースとが接続され、ダイオードの機能を有するようになっている。また、カレントミラー回路の子であるトランジスタＱ２は、親側において最も接地端子ＧＮＤ側にあるトランジスタＱ１−ｎとベース同士が接続されている。
【００５５】
バイアス回路１４では入力電圧ＶinがＶＢＥ×ｎ以下の場合に、該バイアス回路１４が遮断される。そして、ＶinがＶＢＥ×ｎ以上となる場合にバイアス回路１４が動作し、Ｉbias＝（Ｖin−（ＶＢＥ×ｎ））／Ｒとなる。
【００５６】
図６に示すバイアス回路１５は、図４に示すバイアス回路１３を変形したものであり、カレントミラー回路の親側では、入力端子Ｖinと電源電圧端子ＶＣＣとの間で、抵抗Ｒとｎ個のトランジスタＱ１−１〜Ｑ１−ｎとをこの順序で直列に接続している。トランジスタＱ１−１〜Ｑ１−ｎのそれぞれは、そのコレクタとベースとが接続され、ダイオードの機能を有するようになっている。また、カレントミラー回路の子であるトランジスタＱ２は、親側において最も電源電圧端子ＶＣＣにあるトランジスタＱ１−ｎとベース同士が接続されている。
【００５７】
バイアス回路１５では入力電圧ＶinがＶＣＣ−（ＶＢＥ×ｎ）以上の場合に、該バイアス回路１５が遮断される。そして、ＶinがＶＣＣ−（ＶＢＥ×ｎ）以下となる場合にバイアス回路１５が動作し、Ｉbias＝（ＶＣＣ−Ｖin−（ＶＢＥ×ｎ））／Ｒとなる。
【００５８】
図３〜図６に示すバイアス回路は、非常に簡素で、チップ面積の抑制と回路の簡素化に適する構成であるが、ＩbiasがＶinに比例するため、入力電圧Ｖinにより回路のバイアス電流Ｉが大きく変化し、回路の特性を変化させるといったデメリットがある。回路の特性変化が許容できない場合には、図７〜図１０に示すバイアス回路の構成が適している。これらの回路は、動作時に抵抗Ｒ１の両端に印加される電圧が一定値ＶＢＥになるので、入力電圧Ｖinの大小に関らずＩbiasがＶＢＥ／Ｒ１の一定値になり、回路特性が変化しないという特徴を有する。
【００５９】
図７に示すバイアス回路１６は、入力電圧端子Ｖinから抵抗Ｒ２を介してトランジスタＱ１のコレクタが接続され、そのエミッタはトランジスタＱ２のコレクタに接続されている。トランジスタＱ２のエミッタは接地端子ＧＮＤに接続されている。トランジスタＱ１およびＱ２は、そのコレクタとベースとが接続され、ダイオードの機能を有するようになっている。入力電圧端子Ｖin側に近いトランジスタＱ１のベースには、同極性のトランジスタＱ３のベースが接続され、そのエミッタは抵抗Ｒ１を介して接地端子ＧＮＤに接続されている。トランジスタＱ３のコレクタはトランジスタＱ４およびＱ５からなるカレントミラー回路に接続されている。トランジスタＱ３のエミッタから接地端子ＧＮＤへ接続された抵抗Ｒ１に電流Ｉbiasが流れる時、トランジスタＱ５、即ちカレントミラー回路の子からバイアス電流Ｉが外部に向けて供給される。
【００６０】
バイアス回路１６では、入力電圧Ｖinが２×ＶＢＥ以下で、でトランジスタＱ１がシャットダウンされる。これに伴い、トランジスタＱ５からバイアス電流Ｉが遮断され、バイアス回路１６は遮断される。入力電圧Ｖinが２×ＶＢＥとなる場合はバイアス回路１６が動作し、抵抗Ｒ１の両端に印加される電圧がＶＢＥと一定になるので、Ｉbias＝ＶＢＥ／Ｒ１となり、ほぼ一定となる。
【００６１】
尚、図７に示すバイアス回路１６の構成では、トランジスタＱ２のエミッタおよび抵抗Ｒ１を接地端子ＧＮＤと接続しているが、図８に示すように、トランジスタＱ２のエミッタおよびＲ１を電源電圧ＶＣＣと接続する構成としてもよい。図８に示す構成では、入力電圧ＶinがＶＣＣ−（２×ＶＢＥ）以上となる時にバイアス回路１６は遮断される。ＶinがＶＣＣ−（２×ＶＢＥ）となる場合はバイアス回路１６が動作し、Ｉbias＝ＶＢＥ／Ｒとなり、ほぼ一定となる。
【００６２】
図９および図１０は、バイアス回路の変形例を示すものであり、入力電圧端子Ｖinから抵抗Ｒ２を介して接続されるトランジスタを複数個とすることで、バイアス回路が遮断される電圧を変更した回路である。
【００６３】
図９に示すバイアス回路１７は、図７に示すバイアス回路１６を変形したものであり、入力端子Ｖinと接地端子ＧＮＤとの間で、抵抗Ｒ２とｎ個のトランジスタＱ２１−１〜Ｑ２１−ｎとをこの順序で直列に接続している。トランジスタＱ２１−１〜Ｑ２１−ｎのそれぞれは、そのコレクタとベースとが接続され、ダイオードの機能を有するようになっている。バイアス回路１７では入力電圧ＶinがＶＢＥ×ｎ以下の場合に、該バイアス回路１７が遮断される。そして、ＶinがＶＢＥ×ｎ以上となる場合にバイアス回路１７が動作し、Ｉbias＝ＶＢＥ／Ｒ１となる。
【００６４】
図１０に示すバイアス回路１８は、図８に示すバイアス回路１６を変形したものであり、入力端子Ｖinと電源電圧ＶＣＣとの間で、抵抗Ｒ２とｎ個のトランジスタＱ２１−１〜Ｑ２１−ｎとをこの順序で直列に接続している。トランジスタＱ２１−１〜Ｑ２１−ｎのそれぞれは、そのコレクタとベースとが接続され、ダイオードの機能を有するようになっている。バイアス回路１８では入力電圧ＶinがＶＣＣ−ＶＢＥ×ｎ以上の場合に、該バイアス回路１８が遮断される。そして、ＶinがＶＣＣ−ＶＢＥ×ｎ以下となる場合にバイアス回路１８が動作し、Ｉbias＝ＶＢＥ／Ｒ１となる。
【００６５】
これらのＱbias1〜Ｑbias4およびＲ１〜Ｒ２からなる回路はバイアス回路を構成している。
【００６６】
〔実施の形態２〕
本発明の他の実施形態について図１１〜図１６に基づいて説明すれば、以下の通りである。
【００６７】
実施の形態１のバイアス回路は、動作中にＩbiasが流れる。入力電圧端子Ｖinに接続される電圧印加回路の電流供給能力が小さい場合、大きなＩbiasが発生すると、入力電圧Ｖinを得ることができないため、Ｉbiasの抑制が必要となる。
【００６８】
そこで、図１１および図１２に示す入力電圧端子ＶinにＩbiasを補償する回路４１、４２を接続する事で上記課題を解決することができる。具体的には、図１３〜図１６に示す方法がある。
【００６９】
図１３の回路は、図５のバイアス回路にトランジスタＱc2およびＱc3により構成されたカレントミラー回路をＩbiasを補償する回路として接続した回路である。トランジスタＱc2のコレクタはバイアス回路２３のカレントミラー回路の子であるトランジスタＱc1のコレクタに接続されている。Ｑc3のコレクタは入力電圧端子Ｖinに接続されている。Ｑc2およびＱc3のエミッタは電源電圧端子ＶＣＣに接続されている。トランジスタＱc2はトランジスタＱc3とベース同士が接続されており、トランジスタＱc2は、そのコレクタとベースとが接続され、ダイオードの機能を有するようになっている。
【００７０】
バイアス回路２３の動作時には、トランジスタＱc2およびＱc3で構成されたカレントミラー回路により、Ｉbiasと同値のＩcancelがトランジスタＱc3のコレクタから入力電圧端子Ｖinに供給される。これにより、入力電圧端子Ｖinに他から流れ込む電流は０となり、Ｉbiasが補償されるので、入力電圧端子Ｖinに接続される電圧印加回路の電流供給能力に関らず入力電圧Ｖinを得ることができる。
【００７１】
図１４の回路は、図６のバイアス回路にトランジスタＱc2およびＱc3により構成されたカレントミラー回路をＩbiasを補償する回路として接続した回路である。トランジスタＱc2のコレクタはバイアス回路２４のカレントミラー回路の子であるトランジスタＱc1のコレクタに接続されている。Ｑc3のコレクタは入力電圧端子Ｖinに接続されている。Ｑc2およびＱc3のエミッタは接地端子ＧＮＤに接続されている。トランジスタＱc2はトランジスタＱc3とベース同士が接続されており、トランジスタＱc2は、そのコレクタとベースとが接続され、ダイオードの機能を有するようになっている。
【００７２】
バイアス回路２４の動作時には、トランジスタＱc2およびＱc3で構成されたカレントミラー回路により、Ｉbiasと同値のＩcancelが入力電圧端子ＶinからトランジスタＱc3のコレクタに供給される。これにより、入力電圧端子Ｖinに他から流れ込む電流は０となり、Ｉbiasが補償されるので、入力電圧端子Ｖinに接続される電圧印加回路の電流供給能力に関らず入力電圧Ｖinを得ることができる。
【００７３】
図１５の回路は、図９のバイアス回路にトランジスタＱc1〜Ｑc3により構成されたＩbiasを補償する回路を接続した回路である。トランジスタＱc1のベースはバイアス回路２５のトランジスタＱ4-nのベースに接続されている。トランジスタＱc1のコレクタはトランジスタＱc2のコレクタに接続されている。Ｑc2およびＱc3のエミッタは電源電圧端子ＶＣＣに接続されている。トランジスタＱc2はトランジスタＱc3とベース同士が接続されており、トランジスタＱc2は、そのコレクタとベースとが接続され、ダイオードの機能を有するようになっている。
【００７４】
バイアス回路２５の動作時には、トランジスタＱc2およびＱc3で構成されたカレントミラー回路により、Ｉbiasと同値のＩcancelがトランジスタＱc3のコレクタから入力電圧端子Ｖinに供給される。これにより、入力電圧端子Ｖinに他から流れ込む電流は０となり、Ｉbiasが補償されるので、入力電圧端子Ｖinに接続される電圧印加回路の電流供給能力に関らず入力電圧Ｖinを得ることができる。
【００７５】
図１６の回路は、図１０のバイアス回路にトランジスタＱc1〜Ｑc3により構成された回路を接続している。本回路ではトランジスタＱc1〜Ｑc3を使用した回路により、トランジスタＱ4-1から抵抗Ｒ２を介して入力電圧端子Ｖinに流れる電流Ｉinを補償している。トランジスタＱc1のベースはバイアス回路２６のトランジスタＱ4-nのベースに接続されている。トランジスタＱc1のコレクタはトランジスタＱc2のコレクタに接続されている。Ｑc2およびＱc3のエミッタは接地端子ＧＮＤに接続されている。トランジスタＱc2はトランジスタＱc3とベース同士が接続されており、トランジスタＱc2は、そのコレクタとベースとが接続され、ダイオードの機能を有するようになっている。
【００７６】
バイアス回路２６の動作時には、トランジスタＱc2およびＱc3で構成されたカレントミラー回路により、Ｉinと同値のＩcancelが入力電圧端子ＶinからトランジスタＱc3のコレクタに供給される。これにより、入力電圧端子Ｖinに他から流れ込む電流は０となり、Ｉinが補償されるので、入力電圧端子Ｖinに接続される電圧印加回路の電流供給能力に関らず入力電圧Ｖinを得ることができる。
【００７７】
〔実施の形態３〕
本発明の他の実施形態について図１７〜図１９に基づいて説明すれば、以下の通りである。
【００７８】
上記の実施の形態では入力電圧端子Ｖinに接続するバイアス回路は一個である。しかし、入力電圧端子Ｖinに複数の異なるバイアス回路を接続し、入力電圧Ｖinの値に応じて一つ、あるいは全てのバイアス回路を遮断することも可能である。
【００７９】
図１７の回路は、遮断する入力電圧がＶＢＥ以下のバイアス回路３１と２×ＶＢＥ以下のバイアス回路３２を入力電圧端子Ｖinに共通に接続している。入力電圧Ｖinが２×ＶＢＥ以上の場合はバイアス回路３１、３２が共に動作し、バイアス電流Ｉ１、Ｉ２が供給される。入力電圧ＶinがＶＢＥ〜２×ＶＢＥでは、バイアス回路３１のみが動作しバイアス回路３２は遮断する。これによりバイアス電流Ｉ１のみが供給され、Ｉ２は遮断される。入力電圧ＶinがＶＢＥ以下では全てのバイアス回路が遮断されるので、バイアス電流Ｉ１、Ｉ２は遮断される。以上のように、入力電圧Ｖinに応じて遮断するバイアス回路を選択することが可能となる。
【００８０】
図１８の回路も図１７の回路と同様に、遮断する入力電圧がＶＣＣ−ＶＢＥ以上のバイアス回路３３とＶＣＣ−（２×ＶＢＥ）以上のバイアス回路３４を入力電圧端子Ｖinに共通に接続している。入力電圧ＶinがＶＣＣ−（２×ＶＢＥ）以下でバイアス回路３３、３４が共に動作し、バイアス電流Ｉ１、Ｉ２が供給される。ＶＣＣ−（２×ＶＢＥ）〜ＶＣＣ−ＶＢＥでバイアス回路３３のみが動作しバイアス回路３４は遮断する。これによりバイアス電流Ｉ１のみが供給され、Ｉ２は遮断される。入力電圧ＶinがＶＣＣ−ＶＢＥ以上で全てのバイアス回路が遮断されるので、バイアス電流Ｉ１、Ｉ２は遮断される。
【００８１】
図１７、図１８では、入力電圧Ｖinが中間、即ち、図１７ではＶＢＥ〜２×ＶＢＥ、図１８ではＶＣＣ−（２×ＶＢＥ）〜ＶＣＣ−ＶＢＥにおいてはいずれかのバイアス回路が動作する。入力電圧Ｖinが中間であるときに全てのバイアス回路を遮断したい場合、図１９の回路が有効である。
【００８２】
図１９の回路は、図７と同一構成のバイアス回路３５と、図８と同一構成のバイアス回路３６を入力電圧端子Ｖinに共通に接続している。トランジスタＱN2およびＱN3はバイアス回路３６のトランジスタＱN1と、トランジスタＱP2およびＱP3はバイアス回路３５のトランジスタＱP1とカレントミラー回路を構成する。かつトランジスタＱN2とＱP2のコレクタは接続され接続点にトランジスタＱN4が接続されている。トランジスタＱN4のエミッタは接地端子ＧＮＤへ接続されている。さらに、トランジスタＱN4のコレクタとベースは接続され、ダイオードの機能を有するようになっている。また、トランジスタＱN3とＱP3のコレクタは接続され接続点にトランジスタＱP4が接続されている。トランジスタＱP4のエミッタは電源電圧端子ＶＣＣに接続されている。その上、トランジスタＱP4のコレクタとベースは接続され、ダイオードの機能を有するようになっている。
【００８３】
入力電圧Ｖinが２×ＶＢＥ以下ではバイアス回路３５はシャットダウンし、バイアス回路３６のみがトランジスタＱN2およびＱN3へ電流を供給する。この時、トランジスタＱP2およびＱP3はバイアス回路３５と共に遮断されており、トランジスタＱP４よりＱN３へ電流が供給され、バイアス電流Ｉ２が供給されるが、トランジスタＱN4はＱP2と共に遮断されて、バイアス電流Ｉ１は遮断される。入力電圧ＶinがＶＣＣ−（２×ＶＢＥ）以上では、上記と逆にバイアス電流Ｉ１が供給され、バイアス電流Ｉ２が遮断される。一方で、入力電圧Ｖinが２×ＶＢＥ〜ＶＣＣ−（２×ＶＢＥ）では、バイアス回路３５、３６が共に動作するが、この時トランジスタＱN1とＱP1の電流が等しければ、トランジスタＱN2とＱP2、トランジスタＱN3とＱP3の電流も等しくなり、トランジスタＱN4およびＱP4はバイアス電流Ｉ１、Ｉ２が供給されず、遮断する。
【００８４】
本実施の形態に係る受光アンプ素子は、たとえば、光ピックアップ装置において、レーザ光源の出力光のモニタに用いたり、光ディスクからの反射光を検出したりするのに用いることができる。上記受光アンプ素子は、待機時の消費電力を抑制することができるため、特に携帯を想定した光ディスクドライブ用途において有効である。もちろん、本発明の受光アンプ素子は、光ピックアップ装置への適用に限定されるものではなく、他の装置への適用可能である。
【００８５】
また、上記実施の形態では、受光素子から出力される微小電流を増幅する受光アンプ回路を説明しているが、増幅される微小電流はどのように入力されるものであってもよく、本発明は受光アンプ回路に限定されるものではない。
【００８６】
なお、本発明は、上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【図面の簡単な説明】
【００８７】
【図１】本発明におけるバイアス回路シャットダウン機能付き受光アンプ回路の実施の一形態を示す回路図である。
【図２】基準電圧Ｖrefによってバイアス回路をシャットダウンする受光アンプ回路のブロック図である。
【図３】入力電圧によって帰還抵抗の切り替えとバイアス回路のシャットダウンを行う受光アンプ回路のブロック図である。
【図４】入力電圧ＶinがＶＣＣ−ＶＢＥ以上でシャットダウンするバイアス回路の構成を示す回路図である。
【図５】入力電圧ＶinがＶＢＥ×ｎ以下でシャットダウンするバイアス回路の構成を示す回路図である。
【図６】入力電圧ＶinがＶＣＣ−ＶＢＥ×ｎ以上でシャットダウンするバイアス回路の構成を示す回路図である。
【図７】入力電圧Ｖinが２×ＶＢＥ以下でシャットダウンするバイアス回路の構成を示す回路図である。
【図８】入力電圧ＶinがＶＣＣ−（２×ＶＢＥ）以上でシャットダウンするバイアス回路の構成を示す回路図である。
【図９】入力電圧ＶinがＶＢＥ×ｎ以下でシャットダウンするバイアス回路の構成を示す回路図である。
【図１０】入力電圧ＶinがＶＣＣ−ＶＢＥ×ｎ以上でシャットダウンするバイアス回路の構成を示す回路図である。
【図１１】入力電圧端子Ｖinと電源電圧端子ＶＣＣの間にバイアス回路を流れる電流を補償する回路が接続されたバイアス回路を示すブロック図である。
【図１２】入力電圧端子Ｖinと接地端子ＧＮＤの間にバイアス回路を流れる電流を補償する回路が接続されたバイアス回路を示すブロック図である。
【図１３】図５のバイアス回路に対して図１１に示す電圧補償回路を接続したバイアス回路を示す回路図である。
【図１４】図６のバイアス回路に対して図１２に示す電圧補償回路を接続したバイアス回路を示す回路図である。
【図１５】図９のバイアス回路に対して図１１に示す電圧補償回路を接続したバイアス回路を示す回路図である。
【図１６】図１０のバイアス回路に対して図１２に示す電圧補償回路を接続したバイアス回路を示す回路図である。
【図１７】２つのバイアス回路が入力電圧端子Ｖinに接続され、入力電圧ＶinがＶＢＥ〜２×ＶＢＥで何れか１つのバイアス電流が流れるバイアス回路を示す回路図である。
【図１８】２つのバイアス回路が入力電圧端子Ｖinに接続され、入力電圧ＶinがＶＣＣ−（２×ＶＢＥ）〜ＶＣＣ−ＶＢＥで何れか１つのバイアス電流が流れるバイアス回路を示す回路図である。
【図１９】２つのバイアス回路が入力電圧端子Ｖinに接続され、入力電圧Ｖinが２×ＶＢＥ〜ＶＣＣ−（２×ＶＢＥ）で全てのバイアス電流がシャットダウンするバイアス回路を示す回路図である。
【図２０】光ピックアップ装置の構成を示す模式図である。
【図２１】図２１（ａ）は、従来技術の光ピックアップ装置に用いられる受光素子における受光アンプ回路のブロック図であり、図２１（ｂ）は、帰還抵抗の切り替えによりゲインを切り替える機能を有する受光アンプ回路のブロック図であり、図２１（ｃ）は、ゲインの切り替えとバイアス回路のシャットダウンを１つのスイッチ信号により制御する受光アンプ回路のブロック図である。
【符号の説明】
【００８８】
１０、２０  受光アンプ回路
１１  フォトダイオード
１２  差動増幅回路
１３〜１８、２３〜２６、３１〜３６  バイアス回路
２１、２２  電流補償回路
２１−１〜２１−ｎ    ロジック回路
ＧＮＤ  接地端子
Ｉ、Ｉ１、Ｉ２  バイアス電流
Ｉbias、Ｉin  入力電圧端子とバイアス回路の間に流れる電流
Ｉcancel  入力電圧端子と電流補償回路の間に流れる電流
Ｑ１−１〜Ｑ１−ｎn、Ｑ２−１〜Ｑ２−ｎ、Ｑ３−１〜Ｑ３−ｎ、Ｑ４−１〜Ｑ４−  ｎＱ1〜Ｑ5Ｑc1〜Ｑc3、Ｑ11〜Ｑ13、Ｑ21〜Ｑ23、ＱN1〜ＱN5、ＱP1〜ＱP5  トランジ  スタ
Ｒ、Ｒ１、Ｒ１１、Ｒ１２、Ｒ２、Ｒ２１、Ｒ２２  抵抗
Ｒf、Ｒf1〜Ｒfn  帰還抵抗
Ｒs  入力抵抗
ＳＷ１〜ＳＷｎ  スイッチ
ＶＢＥ  トランジスタのベース−エミッタ間電圧
ＶＣＣ  電源電圧
Ｖin  入力電圧
Ｖo  出力電圧
Ｖref  基準電圧
【図１】
2008042344.tif 000003
【図２】
2008042344.tif 000004
【図３】
2008042344.tif 000005
【図４】
2008042344.tif 000006
【図５】
2008042344.tif 000007
【図６】
2008042344.tif 000008
【図７】
2008042344.tif 000009
【図８】
2008042344.tif 000010
【図９】
2008042344.tif 000011
【図１０】
2008042344.tif 000012
【図１１】
2008042344.tif 000013
【図１２】
2008042344.tif 000014
【図１３】
2008042344.tif 000015
【図１４】
2008042344.tif 000016
【図１５】
2008042344.tif 000017
【図１６】
2008042344.tif 000018
【図１７】
2008042344.tif 000019
【図１８】
2008042344.tif 000020
【図１９】
2008042344.tif 000021
【図２０】
2008042344.tif 000022
【図２１】
2008042344.tif 000023