(57)【要約】【課題】処理電力とメモリの消費を増大させない、表示画面上の画像フレームを更新する方法及び表示システムの実現。【解決手段】フレーム及びライン同期信号を含む画像フレームは制御システム104から表示ユニット116へと転送される。表示ユニットは画像フレームを表示する表示画面122と、画像フレームが転送バス124を介して画面に転送される前にバッファリングされるフレーム・バッファ120と、制御システムからフレーム・バッファに画像フレームを受信する表示インタフェース112とを備える。画面で更新されるべき画像フレームからのフレーム及びライン同期信号は制御システムに結合され、また更新されつつある画像フレーム上に新たな画像フレームが記憶されない様にフレーム及びライン同期信号に含まれるパルスに基づき制御システムはタイミングをとられて新たな画像フレームをフレーム・バッファに入力する。【選択図】図２
2008268971.tif 000002
【特許請求の範囲】
【請求項１】
表示システムの画面上の画像フレームを更新する方法であって、前記表示システムにおいて、フレーム同期信号とライン同期信号を含む前記画像フレームが制御システムから表示ユニットに転送され、該表示ユニットが、
前記画像フレームを表示するための画面と、
前記画像フレームを前記画面に転送するための転送バスと、
前記画像フレームが前記転送バスを介して前記画面に転送される前に、前記画像フレームをバッファリングするためのフレーム・バッファであって、前記制御システムから、フレーム・バッファへの表示インタフェースから前記画像フレームを受信するためのフレーム・バッファと、
を備える画面上の画像フレームを更新する方法において、
前記画面に対して更新されるべき前記画像フレームからの前記フレーム同期信号およびライン同期信号を、前記制御システムに結合するステップと、
前記画面に対して更新されるべき前記画像フレーム上に新たな画像フレームが記憶されない様に、前記フレーム同期信号およびライン同期信号に含まれるパルスに基づき前記制御システムのタイミングをとり前記新たな画像フレームを前記フレーム・バッファに入力するステップと、
により特徴付けられる画面上の画像フレームを更新する方法。
【請求項２】
前記フレーム同期信号およびライン同期信号を合成して１つのタイミング信号を形成するステップと、
前記タイミング信号を前記制御システムに結合するステップと、
前記制御システム内で前記タイミング信号から前記フレーム同期信号およびライン同期信号を検出するステップと、により特徴付けられる請求項１に記載の方法。
【請求項３】
前記フレーム同期信号およびライン同期信号をXOR回路により合成するステップにより特徴付けられる請求項２に記載の方法。
【請求項４】
前記フレーム同期信号およびライン同期信号をOR回路により合成するステップにより特徴付けられる請求項２に記載の方法。
【請求項５】
前記制御システムをカウンタによりタイミングをとり、該カウンタのカウンタ値はライン同期信号の１個の受信パルスに応じて１だけインクリメントされ、また該カウンタはフレーム同期信号の１個の受信パルスに応じてゼロとされるステップにより特徴付けられる請求項１乃至４のいずれか一項に記載の方法。
【請求項６】
前記制御システムから前記表示インタフェースを介して前記フレーム・バッファへDMAコントローラにより画像フレームを入力するステップと、
前記カウンタにおいて、多くても該カウンタの最大値にて割り込みが生ずるようにプログラムし、その最大値に応じて前記DMAコントローラは前記フレーム・バッファに新たな画像フレームを入力するように制御されるステップと、により特徴付けられる請求項５に記載の方法。
【請求項７】
表示画面上の画像フレームが更新されるように構成され、また、
画像情報を備えた表示データ信号と、
連続的な画像フレームを相互から区別するフレーム同期信号と、
１個の画像フレームにおける連続的なラインを相互から区別するライン同期信号と、を備える表示システムであって、
画像フレームを表示する表示画面と、前記画面に画像フレームを転送する転送バスと、前記画像フレームが前記画面に対して前記転送バスを介してリフレッシュ速度にて転送される前に前記画像フレームをバッファリングするフレーム・バッファと、該フレーム・バッファに対する前記画像フレームを受信する表示インタフェースと、を備えた表示ユニットと、
前記表示インタフェースを介して画像フレームを前記フレーム・バッファに符号化速度にて入力するように構成された制御システムと、を備えた表示システムにおいて、
前記画面に対して更新されるべき画像フレームからの前記フレーム同期信号およびライン同期信号を前記制御システムに結合する結合手段と、
前記画面に対して更新されるべき前記画像フレーム上に新たな画像フレームが記憶されない様に、前記フレーム同期信号およびライン同期信号に含まれるパルスに基づき前記制御システムのタイミングをとり新たな画像フレームを前記フレーム・バッファに入力するタイミング手段と、
を備えることを特徴とする表示システム。
【請求項８】
前記結合手段が、前記制御システムに結合されるように構成された１つのタイミング信号を形成するように、前記フレーム同期信号とライン同期信号を合成するように構成され、また、
前記制御システムは、前記タイミング信号から前記フレーム同期信号とライン同期信号を検出するように構成されることを特徴とする請求項７に記載の表示システム。
【請求項９】
前記結合手段が前記フレーム同期信号とライン同期信号を合成するためのXOR回路を備えることを特徴とする請求項８に記載の表示システム。
【請求項１０】
前記結合手段が前記フレーム同期信号とライン同期信号を合成するためのOR回路を備えることを特徴とする請求項８に記載の表示システム。
【請求項１１】
前記タイミング手段が、ライン同期信号の１個の受信パルスに応じて１だけカウンタ値をインクリメントし、またフレーム同期信号の１個の受信パルスに応じてカウンタ値をゼロとするように構成されたカウンタを備えることを特徴とする請求項７乃至１０のいずれか一項に記載の表示システム。
【請求項１２】
前記制御システムは、前記表示インタフェースを介して画像フレームを前記フレーム・バッファに入力するように構成されたDMAコントローラを備え、また、
前記カウンタにおいて、多くても該カウンタの最大値にて割り込みが生ずるようにプログラムされ、その最大値に応じて前記DMAコントローラが、前記フレーム・バッファに新たな画像フレームを入力するように制御されることを特徴とする請求項１１に記載の表示システム。
【請求項１３】
請求項７乃至１２のいずれか一項に記載の表示システムを備えることを特徴とする移動局。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画面上の、特にメモリを備えた画面上の画像フレームを更新する方法に関する。
【背景技術】
【０００２】
表示ユニットは例えば、移動局などの種々のコンピュータ・システムおよび携帯端末において当該デバイスのユーザに対しテキストおよび画像を表示すべく使用される。表示ユニットに対して典型的には、表示データ信号および同期信号から成る表示信号が入力される。表示データ信号は複数の画像フレームから成るが、これらの画像フレームは、同期信号に含まれるフレーム同期信号により相互に区別される。同期信号はまた、１個の画像フレームに含まれる複数のラインの分離を決定するためのライン同期信号も備えている。
【０００３】
画像フレームは表示画面によりデバイスのユーザに表示されるが、その表示画面はある符号化速度(encoding rate)にて画像フレームを受信し、その符号化速度は単位時間内に受信される画像フレームの個数を決定する。画面上で画像フレームは、画面リフレッシュ速度(screen refresh rate)と称される周波数にて更新される。各表示ユニットに関して製造業者は典型的には、画面とその関連インタフェースとの特性に従い決定される目標リフレッシュ速度を規定する。また、表示ユニットのコストは典型的には所定制限内に収めるべきことから、上記の特性が目標リフレッシュ速度に対する最大値も決めてしまう。この故に、使用されるべきリフレッシュ速度が、表示ユニットが画像フレームを受信する符号化速度より遅くなる、という状況が生じ得る。この場合に表示ユニットは、符号化速度で受信された画像フレームがリフレッシュ速度にて画面上に表示されるようにすることで、フレーム周波数を変換せねばならない。
【０００４】
ビデオもしくは種々のゲームなどの特に動画像を表示する最近の表示ユニットは典型的には、画像フレームが画面上に表示される前に画像フレームをバッファリングするためのメモリを備えている。典型的には、利用可能なバッファ・メモリ内には１個の画像フレームが記憶され得ることから、使用されるリフレッシュ速度にて、記憶された画像フレームに含まれるデータを読み取ると共に画面の画像フレームを更新することにより、フレーム周波数が変換され得る。
【０００５】
上述の構成における問題は表示ユニットで利用可能なバッファ・メモリのサイズが限られることであり、これは画面上に表示される画像に対する公知の引き裂け(tearing)、すなわち、画面上に表示された画像の一部がひとつの画像フレームから成るとともに別の部分は別の画像フレームから成るという状態を容易に引き起こす。画面上においてこれは、点滅線(flashing line)、又は、横方向移動物体における破断として視認される。引き裂けは、画面上で先行画像フレームが完全に更新される前に、バッファ・メモリ内に新たな画像フレームが記憶されることで引き起こされる。
【特許文献１】特開平７−２７１３３６号公報
【特許文献２】特開平１１−１８４４４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
引き裂けを回避すべく表示ユニットは例えば２個の画像フレームを記憶するに十分な容量の大きなバッファ・メモリを使用すれば、先行画像フレームが画面に対して完全に更新される前に、画面に対して更新されるべく依然としてメモリ内に存在する先行画像フレーム上に新たな画像フレームが書き込まれることが確実に回避され得る。しかし、バッファ・メモリが大きくなると、移動局などの特に小形のデバイスではメモリが必要とするコストおよびスペースが問題となる。これは、他の信号生成部品と共に同一のIC回路内に大容量バッファ・メモリが一体化されるべきことを意味するが、これを十分にコスト効率的に実施することは困難なこともある。
【０００７】
フレーム周波数を変換することに関しては種々のソフトウェアベースの解決策も公知であり、その場合に表示ユニットの制御システムは、符号化速度にて受信された画像フレームを、マイクロプロセッサにより与えられる命令に従いリフレッシュ速度へと変換する。このような方法のひとつは、米国特許第6,054,980号から公知である。しかし、このような方法の欠点は処理電力およびメモリを消費することである。
【０００８】
従って本発明の目的は、上記の問題を回避する方法および該方法を実現する装置を提供することである。
【課題を解決するための手段】
【０００９】
本発明の目的は、各独立請求項中に記述された内容により特徴付けられる方法、システムおよび移動局により達成される。本発明の好適実施例は、従属請求項に開示される。
【００１０】
本発明は、画面上に表示されるべき画像フレームからの同期信号を制御システムにも結合することに基づいており、画面に対して更新されつつある画像フレーム上に新たな画像フレームが記憶されない様に、同期信号に基づき、特に、それにより含まれるパルスに基づき制御システムがタイミングをとられるようにして、新たな画像フレームをフレーム・バッファに入力する。次の画像フレームの対応するライン上で生成されるべきフレーム情報がフレーム・バッファ内に記憶される前に画面の各ラインが更新されるように、同期信号はフレーム・バッファにおける新たな画像フレームの記憶を制御するのに使用される。
【００１１】
好適実施例に従って、フィードバック同期信号は合成されてひとつの信号を形成して、制御システムが前記ひとつの信号から両方の同期信号を正しく解釈できるようにする。同期信号は好適に合成され、論理的ORもしくはXOR(排他的論理和)演算によりひとつの信号を形成する。
【００１２】
本発明の方法およびシステムの利点は、引き裂けの回避と、画面に対する画像フレームの適時の更新を確実にする能力である。更なる利点は、同期信号に基づきフレーム・バッファを更新しても、フレーム周波数の変換を実施する上で格別のプログラム・コードは不要なので制御システムの処理電力もしくはメモリを消費しないことである。更なる利点は表示ユニットの現在のフレーム・バッファを利用する能力であり、いくつかの画像フレームを同時に記憶するための大容量のメモリは不要である。更なる利点は、本発明による同期信号のフィードバックは実現するのが極めて容易なことである。以下においては、添付図面を参照して好適実施例に関連して本発明を詳述する。
【発明を実施するための最良の形態】
【００１３】
以下においては図１を参照し、典型的には移動局で使用される表示システムの構成が記述される。しかしながら、本発明は移動局のディスプレイに限定されるものでなく、画像フレームとそれらに含まれるラインとを分離するためにフレーム同期信号およびライン同期信号を使用するどのような表示ユニットに対しても適用可能である。
【００１４】
図１において、移動局100に一体化された表示システム101は、表示されるべき画像フレーム情報を記憶して制御システム104に入力するメモリ102を備える。制御システム104は、画像フレーム情報の編集に関連する機能であって例えば移動局のマスタ制御ユニット(MCU)106およびデジタル信号プロセッサ(DSP)108の機能の一部として実現され得る機能を備えている。画像フレームは直接メモリ・アクセス(DMA)コントローラ110によりメモリ102から表示ユニット116に対して更新されることから、MCU 106もしくはDSP 108が画像フレーム情報の転送のコマンドを発すること無く、DMAコントローラ110はメモリ102から画像フレーム情報を検索してそれを表示インタフェース112を介して表示ユニットに直接転送する。MCU 106が決定するのは、DMAコントローラ110に対する速度、すなわち、単位時間内に転送されるべき画像フレームの個数、すなわち、符号化速度のみである。従ってDMAコントローラは、画像フレームから成る連続的データ・フローをメモリ102から表示ユニット116へと入力する。更に制御システム104は、２次元もしくは３次元のグラフィックスをできる限り適切に表示ユニット116の特性に合わせるためのグラフィックス・アクセラレータ114を備え得る。
【００１５】
表示ユニット116は、画面上に表示される前に画像フレームをバッファすべく表示ユニット内に典型的には一体化された表示インタフェース112、表示コントローラ118およびフレーム・バッファ120を備える。表示ユニット116はまた、画面122と、フレーム・バッファ120から画面122へと画像フレーム情報を転送するためのバス124とを備える。典型的には、フレーム・バッファ内に一度に一個の画像フレームが記憶され、且つ、その画像フレームは表示コントローラ118に設定されたリフレッシュ速度にて画面122に対して更新される。
【００１６】
画面に入力されるべき画像フレーム情報は、表示データ信号および同期信号から成る。表示データ信号は、同期信号に含まれるフレーム同期信号により相互に区別される複数の画像フレームから成る。同期信号はまた、一個の画像フレームに含まれる複数のラインの相互分離を決定するためのライン同期信号も備えている。各画像フレームの後にフレーム同期信号に含まれる一個のパルスが送信されるが、そのフレーム同期信号のパルスは、画面に対する次の画像フレームの更新の開始を示している。ひとつの画像フレームの各ライン・フィードの後にライン同期信号に含まれる一個のパルスが送信されるが、そのライン同期信号のパルスは、画面に対する画像フレームの次のラインの更新の開始を示している。表示ユニットに依存して、フレーム同期信号のパルスの長さは典型的には、１つのラインの更新に要する時間の約２〜６倍である。ライン同期信号のパルスの長さは、１つのラインの更新に要する時間の何分の一である。従って、フレーム同期信号のパルスは、ライン同期信号のパルスの数十倍ないし数百倍の長さである。
【００１７】
本発明に従って、前記同期信号およびそれらのパルスは、画面上の引き裂けを回避すべく利用され得る。本発明に従って、前記同期信号はフィードバックにより表示システムの制御システムへ、特にMCUへ導かれ、そのMCUからは、同期信号に基づき生成された制御コマンドがフレーム・バッファに新たな画像フレームを記憶するために、DMAコントローラへ更に転送される。従って、前記同期信号は画面の更新の進展に関する情報を備えることから、新たな画像フレームが厳密に正しい時点にてフレーム・バッファに記憶されることが可能となり、その結果、フレーム・バッファ内においては、先行画像フレームが画面に対して完全に更新されるまで、画面上で更新されるべき画像フレーム上に新たな画像フレームが記憶されることを防止する。これにより引き裂けは好適に回避されると共に、画面に対する画像フレームの適時な更新が確実となる。更なる利点は、同期信号に基づきフレーム・バッファを更新することが、フレーム周波数を変更する上で格別のプログラム・コードは不要なので、制御システムの処理電力を使い切らないことである。
【００１８】
本発明によりDMAコントローラを備えない表示システムにおいても画像フレームはフレーム・バッファに対して更新され得る。この場合に画像フレームは、DSPによりメモリ102から表示ユニット116へと更新され、これはMCUにより送信される制御コマンドにより制御される。一方、前記制御コマンドの一部は好適には、前述の如くフィードバック同期信号から形成される。しかしながら、そのような構成は、DMAコントローラにより実施される画像フレーム更新よりも相当にDSPに負担をかける。
【００１９】
本発明の好適実施例に従って、同期信号はひとつの信号として制御システムへとフィードバックされ得るので、制御システムは前記ひとつの信号から両方の同期信号を正しく解釈し得る。同期信号、すなわちフレーム同期信号およびライン同期信号に含まれるパルスの長さは相当に異なるので、同期信号は合成されて例えば論理的ORもしくはXOR(排他的論理和)によりひとつの信号を形成する。従ってこのような合成信号はフレーム同期信号の長いパルスを含み、そのパルスの継続期間の間、ライン同期信号の数十個もしくは数百個の短いパルスが生ずる。このような信号から、表示システムの制御システムは元の同期信号を容易に復元し、これに基づき、フレーム・バッファの更新が画面の更新に対して適切となるべく同期され得る。
【００２０】
この実施例は、図２(ａ)および図２(ｂ)に示される。図２(ａ)はXOR回路200を概略的に示すが、該XOR回路200の入力202、204に対して例えば画像フレーム情報転送バス124から取り出されたフレーム同期信号およびライン同期信号が入力され、また、XOR回路200の出力206からは合成信号が得られ、該合成信号は表示インタフェース112を介して表示システムの制御システム104へと入力される。フレーム同期信号およびライン同期信号は当然に、表示コントローラ118などの表示モジュールの何か他の構成要素から取り出され得る。制御システムは好適には、短いパルスが受信される毎に値がインクリメントされるカウンタ208を備える。カウンタは、長いパルスに応じてゼロにリセットされる。長いパルスおよび短いパルスの継続期間は相当に異なることから、このような監視論理回路を実現するのは容易である。従って、カウンタの値は常に、更新されつつある画面のラインを示す。
【００２１】
図２(ｂ)は、XOR演算により１つの信号を形成するフレーム同期信号およびライン同期信号の合成を概略的に示している。例示のために、図２(ｂ)におけるパルスの長さ間の差は実際のパルスの長さ間の差に対応してはいないが、ライン同期信号のパルスに対してフレーム同期信号のパルスは実際よりも相当に短く示されている。図２(ｂ)は明らかに、１個の長いパルスLPに対応する時間の間に出力206から得られるひとつの信号内で(実際には数十個もしくは数百個である)数個の短いパルスSPn(SP1、SP2、…)が如何にして生成されるかを示している。画像フレームの全てのラインが画面に対して更新されて、カウンタが画面のラインに従い決定される最大値に到達するまで、それぞれの短いパルスSPnは１個の画像フレームの更新の間にカウンタ208の値をインクリメントする。次の長いパルスLPはカウンタをゼロにし、また次の画像フレームの更新はカウンタ値により開始から観察されるが、そのカウンタ値は観察される短いパルスに応じて再び増加する。
【００２２】
前述の同期信号の合成は、例えばOR演算により同様にして実現され得る。この場合にも合成信号が生成され、該合成信号はフレーム同期信号の長いパルスを含み、その長いパルスの継続期間の間に、ライン同期信号の数個の短いパルスが生ずる。合成信号から元の同期信号が容易に復元されるような、十分に異なる長さのパルスから成る信号を合成することは様々な論理演算を用いて種々の手法で実現され得ることは当業者にとっては明らかであろう。従って、本発明の実現は、前述したOR演算およびXOR演算に限定されない。
【００２３】
引き裂けを回避するためには、次の画像フレームの対応ラインに関して形成されるべき画像フレーム情報がフレーム・バッファに記憶される前に、画面の各ラインが更新されねばならない。これは好適には、カウンタ内にプログラムされている割り込みによって確実にされ、それによって画面のラインの本数に依り定まるカウンタの最大値を使用して制御システムを制御し、これにより、カウンタが長いパルスを受信してゼロになると同時にDMAコントローラに対してコマンドを発してフレーム・バッファに対する新たな画像フレームを更新する。例えば低速な表示インタフェース112の故にフレーム・バッファの更新に関して余裕を見る必要がある場合、カウンタ割り込みは、例えば220本のラインを有する画面上でライン150にて早期に生ずるようにプログラムされ得る。DMAコントローラの更新コマンドを早めると、転送バス上における起りうる遅延により引き起こされる画像フレームの更新における干渉が適切に回避され得ると同時に、同一ラインに関する画面の更新およびフレーム・バッファの更新が一致することが適切に回避され得る。
【００２４】
本発明による同期信号のフィードバックの実現は、極めて容易である。例えばもし同期信号を合成してひとつの信号を形成するのに前述のOR演算もしくはXOR演算が使用されるなら、表示ユニットに対して夫々が自身公知の任意のOR回路もしくはXOR回路が付加されて必要なOR演算もしくはXOR演算が実行され得ると共に、そのような回路の入力に対してはフレーム同期信号およびライン同期信号が印加され、またそのような回路の出力からは合成信号が得られ、該合成信号は表示インタフェースの表示コネクタに印加され、且つ、そのコネクタに対しては必要に応じて、制御システムに信号を導く１個のピンが付加される。当業者であれば、OR回路およびXOR回路は種々の論理構成要素を合成して様々な手法で実現され得ることは明らかであろう。
【００２５】
本発明による画像フレームを更新する表示システムおよび方法は移動局において最も好適に実現される。何故なら、構造的に簡素な実現は移動局のサイズおよび重量に関して一切の本質的な増加を引き起こさず、これは移動局の設計に対して重要だからである。更に、本発明による信号および画像フレームの処理は高いな処理電力を必要としないので、移動局のバッテリは更に長持ちする。
【００２６】
当業者であれば、技術が進歩するにつれて本発明の基本概念が様々な手法で実現され得ることは明らかであろう。従って本発明およびその実施例は上記例に限定されるものでなく、請求の範囲内で変更可能である。
【図面の簡単な説明】
【００２７】
【図１】表示システムの構成のブロック図を示す図である。
【図２】(ａ)は、本発明の好適実施例に従って、同期信号を表示システムの制御システムに結合する方法のブロック図を示し、(ｂ)は本発明の好適実施例に従って、ひとつの信号を形成する同期信号の合成を示す図である。
【符号の説明】
【００２８】
１０４    制御システム
１１２    表示インタフェース
１１６    表示ユニット
１２０    フレーム・バッファ
１２２    表示画面（画面）
１２４    転送バス
２００    ＸＯＲ回路
２０２，２０４    ＸＯＲ回路入力
２０６    ＸＯＲ回路出力
２０８    カウンタ
【図１】
2008268971.tif 000003
【図２】
2008268971.tif 000004
【手続補正書】
【提出日】平成20年6月18日(2008.6.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
表示システムの画面上の画像フレームを更新する方法であって、前記表示システムにおいて、フレーム同期信号とライン同期信号を含む前記画像フレームが制御システムから表示ユニットに転送され、該表示ユニットが、
前記画像フレームを表示するための画面と、
前記画像フレームを前記画面に転送するための１つの転送バスと、
前記画像フレームが前記転送バスを介して前記画面に転送される前に、前記画像フレームをバッファリングするための１つのフレーム・バッファであって、前記制御システムから、表示インタフェースを介して前記画像フレームを受信するためのフレーム・バッファと、を備える画面上の画像フレームを更新する方法において、
前記画面に対して更新されるべき前記画像フレームからの前記フレーム同期信号およびライン同期信号を合成して１つのタイミング信号を形成するステップと、
前記タイミング信号を、新たな画像フレームを前記制御システムから前記表示ユニットへ転送するタイミングをとるのに使用するために、前記制御システムにフィードバックするステップと、
前記制御システム内で前記タイミング信号から前記フレーム同期信号およびライン同期信号を検出するステップと、
前記画面に対して更新されるべき前記画像フレーム上に新たな画像フレームが記憶されない様に、前記新たな画像フレームを前記フレーム・バッファに入力するために、前記フレーム同期信号およびライン同期信号に含まれるパルスに基づき前記制御システムからの前記新たな画像フレームの転送のタイミングをとるステップと、
により特徴付けられ、更に
前記制御システムをカウンタによりタイミングをとり、該カウンタのカウンタ値はライン同期信号の１個の受信パルスに応じて１だけインクリメントされ、また該カウンタはフレーム同期信号の１個の受信パルスに応じてゼロとされるステップ
により特徴付けられ、また更に
前記制御システムから前記表示インタフェースを介して前記フレーム・バッファへＤＭＡコントローラにより画像フレームを入力するステップと、
前記カウンタにおいて、多くても該カウンタの最大値にて割り込みが生ずるようにプログラムし、そのようにプログラムされたカウンタ値に応じて前記ＤＭＡコントローラは前記フレーム・バッファに新たな画像フレームを入力するように制御されるステップと、
により特徴付けられる方法。
【請求項２】
前記フレーム同期信号およびライン同期信号をＸＯＲ回路により合成するステップにより特徴付けられる請求項１に記載の方法。
【請求項３】
前記フレーム同期信号およびライン同期信号をＯＲ回路により合成するステップにより特徴付けられる請求項１に記載の方法。
【請求項４】
表示画面上の画像フレームが更新されるように構成され、また、該画像フレームが、
画像情報を備えた表示データ信号と、
連続的な画像フレームを相互から区別するフレーム同期信号と、
１個の画像フレームにおける連続的なラインを相互から区別するライン同期信号と、を備える表示システムであって、
画像フレームを表示する表示画面と、前記画面に画像フレームを転送する１つの転送バスと、前記画像フレームが前記画面に対して前記転送バスを介してリフレッシュ速度にて転送される前に前記画像フレームをバッファリングする１つのフレーム・バッファと、該フレーム・バッファに対する前記画像フレームを受信する表示インタフェースと、を備えた表示ユニットと、
前記表示インタフェースを介して画像フレームを前記フレーム・バッファに符号化速度にて入力するように構成された制御システムと、を備えた表示システムにおいて、
前記画面に対して更新されるべき画像フレームからの前記フレーム同期信号およびライン同期信号を１つのタイミング信号を形成するために合成し且つ該タイミング信号を、新たな画像フレームを前記制御システムから前記表示ユニットへ転送するタイミングをとるのに使用するために、前記制御システムにフィードバックする結合手段と、
前記タイミング信号から前記フレーム同期信号とライン同期信号を検出する検出手段と、
前記画面に対して更新されるべき前記画像フレーム上に前記新たな画像フレームが記憶されない様に、前記新たな画像フレームを前記フレーム・バッファに入力するために、前記フレーム同期信号およびライン同期信号に含まれるパルスに基づき前記制御システムからの前記新たな画像フレームの転送のタイミングをとるタイミング手段と、
を備えることを特徴とし、更に
前記タイミング手段が、ライン同期信号の１個の受信パルスに応じて１だけカウンタ値をインクリメントし、またフレーム同期信号の１個の受信パルスに応じてカウンタ値をゼロとするように構成されたカウンタ
を備えることを特徴とし、また更に
前記制御システムは、前記表示インタフェースを介して画像フレームを前記フレーム・バッファに入力するように構成されたＤＭＡコントローラを備え、また、
前記カウンタにおいて、多くても該カウンタの最大値にて割り込みが生ずるようにプログラムされ、そのようにプログラムされたカウンタ値に応じて前記ＤＭＡコントローラが、前記フレーム・バッファに新たな画像フレームを入力するように制御される
ことを特徴とする表示システム。
【請求項５】
前記結合手段が前記フレーム同期信号とライン同期信号を合成するためのＸＯＲ回路を備えることを特徴とする請求項４に記載の表示システム。
【請求項６】
前記結合手段が前記フレーム同期信号とライン同期信号を合成するためのＯＲ回路を備えることを特徴とする請求項４に記載の表示システム。
【請求項７】
請求項４乃至６のいずれか一項に記載の表示システムを備えることを特徴とする移動局。