(57)【要約】【課題】半導体レーザチップの接合面全域を安定に接合できるとともに、作製プロセスにおいてＡｕ層が形成された段階で基板を大気中に一旦取り出すことでＡｇペーストタイプの製品へ共用することが可能なサブマウントを提供すること。【解決手段】この発明のサブマウント５０は、Ｓｉを主材料とした基板１，２と、基板表面１ａのうち、半導体レーザチップが上方に搭載されるべき領域に不純物を拡散して形成された不純物拡散層４，５とを備える。不純物拡散層５上にＴｉＷ層７、Ａｕ層８、Ｐｔ層１１、およびＡｕＳｎ層９が順に積層されている。Ｐｔ層１１の厚さは、図示しない半導体レーザチップの下面に設けられたＡｕ電極層の厚さ、Ａｕ層８の厚さ、ＡｕＳｎ層９の厚さおよび組成比に応じて、その半導体レーザチップを接合するためのＡｕＳｎ層９の溶融時にＰｔ層１１が残存するように設定されている。【選択図】図１
2008098194.tif 000002
【特許請求の範囲】
【請求項１】
Ｓｉを主材料とした基板と、
上記基板表面のうち、半導体レーザチップが上方に搭載されるべき領域に不純物を拡散して形成された不純物拡散層と、
上記不純物拡散層上に順に積層されたＡｕ層およびＡｕＳｎ層と、
上記不純物拡散層と上記Ａｕ層との間に介挿され、上記不純物拡散層と上記Ａｕ層、ＡｕＳｎ層との間の元素の拡散を防止するＴｉＷ層と、
上記Ａｕ層と上記ＡｕＳｎ層との間に介挿されたＰｔ層と
を備え、
上記Ｐｔ層の厚さは、上記半導体レーザチップの下面に設けられたＡｕ電極層の厚さ、上記Ａｕ層の厚さ、上記ＡｕＳｎ層の厚さおよび組成比に応じて、上記半導体レーザチップを接合するための上記ＡｕＳｎ層の溶融時に上記Ｐｔ層が残存するように設定されていることを特徴とするサブマウント。
【請求項２】
請求項１に記載のサブマウントにおいて、
上記Ｐｔ層に代えてＮｉ層を備え、
上記Ｎｉ層の厚さは、上記半導体レーザチップの下面に設けられたＡｕ電極層の厚さ、上記Ａｕ層の厚さ、上記ＡｕＳｎ層の厚さおよび組成比に応じて、上記半導体レーザチップを接合するための上記ＡｕＳｎ層の溶融時に上記Ｎｉ層が残存するように設定されていることを特徴とするサブマウント。
【請求項３】
請求項１または２に記載のサブマウントにおいて、
上記基板表面に、上記半導体レーザチップの出力をモニタする受光素子が作り込まれていることを特徴とするサブマウント。
【請求項４】
請求項１に記載のサブマウントにおいて、
上記基板上に形成された上記ＡｕＳｎ層の直下では、上記Ｐｔ層、上記Ａｕ層、上記ＴｉＷ層、およびこのＴｉＷ層よりも下層が平坦に形成されていることを特徴とするサブマウント。
【請求項５】
請求項２に記載のサブマウントにおいて、
上記基板上に形成された上記ＡｕＳｎ層の直下では、上記Ｎｉ層、上記Ａｕ層、上記ＴｉＷ層、およびこのＴｉＷ層よりも下の層が平坦に形成されていることを特徴とするサブマウント。
【請求項６】
請求項１または２に記載のサブマウントに対してＡｕ電極層を有する半導体レーザチップを接合する半導体レーザ装置の製造方法において、
上記サブマウントを２８０℃乃至４００℃の範囲内に加熱して上記ＡｕＳｎ層を溶融し、
この溶融したＡｕＳｎ層に半導体レーザチップのＡｕ電極層が接するように、上記サブマウントに対して半導体レーザチップを押圧し、
その後、上記サブマウントおよび半導体レーザチップを冷却して上記ＡｕＳｎ層を硬化させることを特徴とする半導体レーザ装置の製造方法。
【請求項７】
Ｓｉを主材料とした基板を有するサブマウントとこのサブマウント上に搭載された半導体レーザチップとを備えた半導体レーザ装置において、
上記サブマウントの基板表面のうち、半導体レーザチップが上方に搭載された領域に不純物を拡散して不純物拡散層が形成され、
上記基板表面の上記不純物拡散層と上記半導体レーザチップの半導体材料層との間に、上記不純物拡散層側から順にＴｉＷ層、Ａｕ層、Ｐｔ層、ＡｕＳｎ層が少なくとも存在することを特徴とする半導体レーザ装置。
【請求項８】
Ｓｉを主材料とした基板を有するサブマウントとこのサブマウント上に搭載された半導体レーザチップとを備えた半導体レーザ装置において、
上記サブマウントの基板表面のうち、半導体レーザチップが上方に搭載された領域に不純物を拡散して不純物拡散層が形成され、
上記基板表面の上記不純物拡散層と上記半導体レーザチップの半導体材料層との間に、上記不純物拡散層側から順にＴｉＷ層、Ａｕ層、Ｎｉ層、ＡｕＳｎ層が少なくとも存在することを特徴とする半導体レーザ装置。
【請求項９】
金属からなるヒートシンク部に取り付けられた請求項７または８に記載の半導体レーザ装置と、
上記半導体レーザチップが出射したレーザ光を通過または回折するホログラム素子と、
上記光記録媒体から上記ホログラム素子を通して戻った光を受けて信号に変換する受光素子と、
を一体に備えたことを特徴とするホログラムレーザ装置。
【請求項１０】
請求項９に記載のホログラムレーザ装置と、
上記ホログラムレーザ装置の半導体レーザチップからレーザ光が照射されるように光記録媒体を支持するホルダと
を備えたことを特徴とする光ピックアップ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明はサブマウントに関し、より詳しくは、Ｓｉを主材料としたサブマウントに関する。
【０００２】
また、この発明は、そのようなサブマウント上に半導体レーザチップが接合されている半導体レーザ装置およびその製造方法に関する。
【０００３】
また、この発明は、そのような半導体レーザ装置を備えたホログラムレーザ装置および光ピックアップ装置に関する。
【背景技術】
【０００４】
従来、ＤＶＤ（Digital Versatile Disk）用のホログラムレーザ装置で用いられているサブマウントとして、図１１Ａに示すようなもの（符号１００で示す。）が知られている（特許文献１（特開２００３−２２９６３３号公報）参照。）。このサブマウント１００は、Ｎ型Ｓｉ基板１０１（Ｎ−エピタキャシャル層１０２を含む。）の表面１０１ａに作り込まれた、半導体レーザチップの出力をモニタするための受光素子１０３（Ｐ型不純物を拡散して形成されている。）を備えている。また、基板表面１０１ａのうち半導体レーザチップが上方に搭載されるべき領域には、半導体レーザチップとサブマウント１００との間の短絡防止のためにＰ＋拡散領域１０４およびＮ＋拡散領域１０５が設けられている。その領域上に、表面保護膜としてのＳｉＮ膜１０６を開口して、ＴｉＷ層１０７、Ａｕ層１０８およびＡｕＳｎ層１０９が順に形成されている。なお、ＡｕＳｎ層１０９は、この上に搭載される半導体レーザチップを接合するための接合材料である。Ａｕ層１０８は、ＡｕＳｎ層１０９に対する密着性を上げるために設けられている。ＴｉＷ層１０７は、その上層のＡｕＳｎが基板１０１側へ拡散するのを防止するバリアメタルとして設けられている。Ａｌ層１１０は電気配線である。
【０００５】
図１１Ｂに示すように、このサブマウント１００のＡｕＳｎ層１０９上に半導体レーザチップ２００が接合される。この接合工程は、サブマウント１００を２８０℃〜４００℃程度に加熱してＡｕＳｎ層１０９を溶融し、その上から半導体レーザチップ２００を押圧して密着させ、その後、それらを冷却してＡｕＳｎ層１０９を硬化させることにより行われる。
【０００６】
このように半導体レーザチップ２００をサブマウント１００に接合することにより、動作時に半導体レーザチップ２００が発生した熱を、ＳｉＮ膜１０６を介さず、半導体レーザチップ２００から直接Ｓｉ基板１０１（さらには、図示しないヒートシンク）へ放熱することを図っている。
【特許文献１】特開２００３−２２９６３３号公報
【特許文献２】特開２００２−３５９４２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記接合工程でＡｕＳｎ層１０９が融解されたとき、サブマウント１００のＡｕ層１０８は急速にＡｕＳｎ層１０９内に拡散するため、Ａｕ層１０８が全部ＡｕＳｎ層１０９内へ溶け込んで消失してしまうことがある。この溶融したＡｕＳｎ層１０９はＴｉＷ層１０７に対するなじみ（ヌレ性）が悪いことから、図１２に示すように、溶融したＡｕＳｎ層１０９がＴｉＷ層１０７上で弾かれて、表面張力によって粒状になる（これを符号１０９Ｂで示す。）。その上から半導体レーザチップ２００を押圧し、冷却してＡｕＳｎを硬化させると、図１３に示すように、半導体レーザチップ２００とサブマウント１００との間に、多数の気泡１３０が生じる。このため、半導体レーザチップ２００のサブマウント１００に対する実質的接合面積が低下して、放熱特性が損なわれるという問題がある。
【０００８】
また、一般的に、図１１Ａに示したサブマウント１００の作製プロセスにおいてスパッタリング装置や蒸着装置を用いて基板１０１上にＡｕ層１０８（化学的に安定である）が形成された段階で、基板１０１が大気中に一旦取り出される。一つの理由は、それらの設備に多種類のターゲットや原料ソースを設けてＡｕＳｎ層１０９まで同一設備内で連続的（大気中に取り出すことなく）に積層することは、設備の規模が大きくなって設備コストが高くつくし、また設備の制御が複雑化するからである。もう一つの理由は、Ａｕ層１０８まで形成された状態の基板１０１から得られるサブマウント（図１４Ａ中に符号１００Ｂで示す。）は、図１４Ｂに示すように、半導体レーザチップ２００をＡｇペースト１１１によって接合する安価なタイプ（これを「Ａｇペーストタイプ」と呼ぶ）の製品に共用されるからである。このため、Ａｕ層１０８まで形成された状態で基板１０１を保管しておき、生産上の必要に応じて、基板１０１（のＡｕ層１０８）上にさらにＡｕＳｎ層１０９を形成して高放熱効率タイプのサブマウント１００を作製するか、または、ＡｕＳｎ層１０９を形成することなくそのまま基板１０１を分割してＡｇペーストタイプ用のサブマウント１００Ｂを作製する、という調整が行われる。
【０００９】
そこで、この発明の課題は、半導体レーザチップの接合面全域を安定に接合できるとともに、作製プロセスにおいてＡｕ層が形成された段階で基板を大気中に一旦取り出すことでＡｇペーストタイプの製品へ共用することが可能なサブマウントを提供することにある。
【００１０】
また、この発明の課題は、そのようなサブマウント上に半導体レーザチップが接合されている半導体レーザ装置およびその製造方法を提供することにある。
【００１１】
また、この発明の課題は、そのような半導体レーザ装置を備えたホログラムレーザ装置および光ピックアップ装置を提供することにある。
【課題を解決するための手段】
【００１２】
上記課題を解決するため、この発明のサブマウントは、
Ｓｉを主材料とした基板と、
上記基板表面のうち、半導体レーザチップが上方に搭載されるべき領域に不純物を拡散して形成された不純物拡散層と、
上記不純物拡散層上に順に積層されたＡｕ層およびＡｕＳｎ層と、
上記不純物拡散層と上記Ａｕ層との間に介挿され、上記不純物拡散層と上記Ａｕ層、ＡｕＳｎ層との間の元素の拡散を防止するＴｉＷ層と、
上記Ａｕ層と上記ＡｕＳｎ層との間に介挿されたＰｔ層と
を備え、
上記Ｐｔ層の厚さは、上記半導体レーザチップの下面に設けられたＡｕ電極層の厚さ、上記Ａｕ層の厚さ、上記ＡｕＳｎ層の厚さおよび組成比に応じて、上記半導体レーザチップを接合するための上記ＡｕＳｎ層の溶融時に上記Ｐｔ層が残存するように設定されていることを特徴とする。
【００１３】
なお、Ｓｉを「主材料」とするとは、Ｓｉ結晶に不純物が拡散されていることを許容する意味である。
【００１４】
この発明のサブマウントでは、上記Ａｕ層と上記ＡｕＳｎ層との間にＰｔ層が介挿されている。Ｐｔは、溶融したＡｕＳｎ層およびＴｉＷ層とのなじみが良いという性質のほか、溶融したＡｕＳｎ層への拡散が非常に少なく、しかも、ＡｕＳｎ層の溶融に用いられる通常の加熱温度では溶融しないという性質を有している。ただし、Ｐｔであっても、Ａｕと比べて非常にわずかではあるが、溶融したＡｕＳｎ層への拡散が発生する。また、上記Ｐｔを通してＡｕも拡散する。そこで、上記半導体レーザチップの下面に設けられたＡｕ電極層の厚さ、上記Ａｕ層の厚さ、上記ＡｕＳｎ層の厚さおよび組成比に応じて、上記半導体レーザチップを接合するための上記ＡｕＳｎ層の溶融時に上記Ｐｔ層が残存するように、上記Ｐｔ層の厚さを設定する。言い換えれば、溶融したＡｕＳｎ層（このＡｕＳｎ層に、上記半導体レーザチップの下面に設けられたＡｕ電極層および上記Ａｕ層が拡散する。）へ上記Ｐｔ層からＰｔが拡散する量は、実質的に上記Ｐｔ層上のトータルのＡｕ量に応じて定まるから、その拡散するＰｔ量を超えるように、上記Ｐｔ層の厚さを設定するのである。
【００１５】
この結果、上記半導体レーザチップを接合するための上記ＡｕＳｎ層の溶融時に上記Ｐｔ層を上記ＴｉＷ層上に残存させることができる（上記ＴｉＷ層と上記Ｐｔ層との間に上記Ａｕ層も残存する。）。Ｐｔは溶融したＡｕＳｎ層とのなじみが良いという性質を有しているので、溶融したＡｕＳｎ層は、残存したＰｔ層上で、表面張力によって粒状になることなく、平坦に広がる。したがって、その上から半導体レーザチップを押圧し、冷却してＡｕＳｎを硬化させることによって、半導体レーザチップの接合面全域を安定に接合できる。つまり、上記サブマウントの基板表面の不純物拡散層と上記半導体レーザチップの半導体材料との間に気泡が生じることがない。したがって、動作時に半導体レーザチップが発生した熱を、半導体レーザチップから直接Ｓｉ基板へ効率良く放熱することができる。この結果、半導体レーザチップの寿命の改善、半導体レーザ装置としての信頼性向上、省電力化の効果が得られる。
【００１６】
また、この発明のサブマウントでは、上記Ａｕ層よりも下層の構造は、従来例のもの（図１１Ａ参照）と同じにすることができる。そこで、この発明のサブマウントの作製プロセスにおいてスパッタリング装置や蒸着装置を用いて上記Ａｕ層（化学的に安定である）が形成された段階で、上記Ａｕ層まで形成された状態の基板を大気中に一旦取り出す。その基板を保管しておけば、生産上の必要に応じて、基板（のＡｕ層）上にさらに上記Ｐｔ層、ＡｕＳｎ層を形成してこの発明のサブマウント（高放熱効率タイプのサブマウント）を作製するか、または、ＡｕＳｎ層を形成することなくそのまま基板を分割してＡｇペーストタイプ用のサブマウントを作製する、という調整が可能になる。つまり、この発明のサブマウントは、Ａｇペーストタイプの製品へ共用することが可能である。また、上記基板上に上記ＡｕＳｎ層まで同一装置内で連続的（大気中に取り出すことなく）に積層するわけではないので、設備コストが高くつくことがなく、設備の制御が複雑化することもない。
【００１７】
別の局面では、この発明のサブマウントは、
上記Ｐｔ層に代えてＮｉ層を備え、
上記Ｎｉ層の厚さは、上記半導体レーザチップの下面に設けられたＡｕ電極層の厚さ、上記Ａｕ層の厚さ、上記ＡｕＳｎ層の厚さおよび組成比に応じて、上記半導体レーザチップを接合するための上記ＡｕＳｎ層の溶融時に上記Ｎｉ層が残存するように設定されていることを特徴とする。
【００１８】
Ｎｉは、Ｐｔと同様に、溶融したＡｕＳｎ層およびＴｉＷ層とのなじみが良いという性質のほか、溶融したＡｕＳｎ層への拡散が非常に少なく、しかも、ＡｕＳｎ層の溶融に用いられる通常の加熱温度では溶融しないという性質を有している。ただし、Ｎｉであっても、Ａｕと比べて非常にわずかではあるが、溶融したＡｕＳｎ層への拡散が発生する。また、上記Ｐｔを通してＡｕも拡散する。そこで、上記半導体レーザチップの下面に設けられたＡｕ電極層の厚さ、上記Ａｕ層の厚さ、上記ＡｕＳｎ層の厚さおよび組成比に応じて、上記Ｎｉ層の厚さを設定することによって、上記半導体レーザチップを接合するための上記ＡｕＳｎ層の溶融時に上記Ｎｉ層が残存するように設定する。言い換えれば、溶融したＡｕＳｎ層（このＡｕＳｎ層に、上記半導体レーザチップの下面に設けられたＡｕ電極層および上記Ａｕ層が拡散する。）へ上記Ｎｉ層からＮｉが拡散する量は、実質的に上記Ｎｉ層上のトータルのＡｕ量に応じて定まるから、その拡散するＮｉ量を超えるように、上記Ｎｉ層の厚さを設定するのである。
【００１９】
この結果、上記半導体レーザチップを接合するための上記ＡｕＳｎ層の溶融時に上記Ｎｉ層を上記ＴｉＷ層上に残存させることができる（上記ＴｉＷ層と上記Ｎｉ層との間に上記Ａｕ層も残存する。）。Ｎｉは溶融したＡｕＳｎ層とのなじみが良いという性質を有しているので、溶融したＡｕＳｎ層は、残存したＮｉ層上で、表面張力によって粒状になることなく、平坦に広がる。したがって、その上から半導体レーザチップを押圧し、冷却してＡｕＳｎを硬化させることによって、半導体レーザチップの接合面全域を安定に接合できる。つまり、上記サブマウントの基板表面の不純物拡散層と上記半導体レーザチップの半導体材料との間に気泡が生じることがない。したがって、動作時に半導体レーザチップが発生した熱を、半導体レーザチップから直接Ｓｉ基板へ効率良く放熱することができる。この結果、半導体レーザチップの寿命の改善、半導体レーザ装置としての信頼性向上、省電力化の効果が得られる。
【００２０】
また、この発明のサブマウントでは、上記Ａｕ層よりも下層の構造は、従来例のもの（図１１Ａ参照）と同じにすることができる。そこで、この発明のサブマウントの作製プロセスにおいてスパッタリング装置や蒸着装置を用いて上記Ａｕ層（化学的に安定である）が形成された段階で、上記Ａｕ層まで形成された状態の基板を大気中に一旦取り出す。その基板を保管しておけば、生産上の必要に応じて、基板（のＡｕ層）上にさらに上記Ｎｉ層、ＡｕＳｎ層を形成してこの発明のサブマウント（高放熱効率タイプのサブマウント）を作製するか、または、ＡｕＳｎ層を形成することなくそのまま基板を分割してＡｇペーストタイプ用のサブマウントを作製する、という調整が可能になる。つまり、この発明のサブマウントは、Ａｇペーストタイプの製品へ共用することが可能である。また、上記基板上に上記ＡｕＳｎ層まで同一装置内で連続的（大気中に取り出すことなく）に積層するわけではないので、設備コストが高くつくことがなく、設備の制御が複雑化することもない。
【００２１】
一実施形態のサブマウントは、上記基板表面に、上記半導体レーザチップの出力をモニタする受光素子が作り込まれていることを特徴とする。
【００２２】
この一実施形態のサブマウントでは、上記受光素子によって上記半導体レーザチップの出力をモニタすることができる。つまり、上記受光素子の出力に基づいて上記半導体レーザチップの出力を制御できる。
【００２３】
一実施形態のサブマウントは、上記基板上に形成された上記ＡｕＳｎ層の直下では、上記Ｐｔ層、上記Ａｕ層、上記ＴｉＷ層、およびこのＴｉＷ層よりも下層が平坦に形成されていることを特徴とする。
【００２４】
この一実施形態のサブマウントは、上記基板上に形成された上記ＡｕＳｎ層の直下では、上記Ｐｔ層、上記Ａｕ層、上記ＴｉＷ層、およびこのＴｉＷ層よりも下層が平坦に形成されているので、半導体レーザチップの接合面全域をさらに安定に接合できる。
【００２５】
一実施形態のサブマウントは、上記基板上に形成された上記ＡｕＳｎ層の直下では、上記Ｎｉ層、上記Ａｕ層、上記ＴｉＷ層、およびこのＴｉＷ層よりも下層が平坦に形成されていることを特徴とする。
【００２６】
この一実施形態のサブマウントは、上記基板上に形成された上記ＡｕＳｎ層の直下では、上記Ｎｉ層、上記Ａｕ層、上記ＴｉＷ層、およびこのＴｉＷ層よりも下層が平坦に形成されているので、半導体レーザチップの接合面全域をさらに安定に接合できる。
【００２７】
この発明の半導体レーザ装置の製造方法は、上記サブマウントに対してＡｕ電極層を有する半導体レーザチップを接合する半導体レーザ装置の製造方法において、
上記サブマウントを２８０℃乃至４００℃の範囲内に加熱して上記ＡｕＳｎ層を溶融し、
この溶融したＡｕＳｎ層に半導体レーザチップのＡｕ電極層が接するように、上記サブマウントに対して半導体レーザチップを押圧し、
その後、上記サブマウントおよび半導体レーザチップを冷却して上記ＡｕＳｎ層を硬化させることを特徴とする。
【００２８】
この発明の半導体レーザ装置の製造方法では、上記ＡｕＳｎ層を溶融するための加熱温度が２８０℃以上であるから、上記ＡｕＳｎ層を実際に溶融させることができる（詳しくは後述）。また、上記ＡｕＳｎ層を溶融するための加熱温度が４００℃以下であるから、半導体レーザチップへの熱ダメージや、溶融したＡｕＳｎが上記ＴｉＷ層を突き抜けるのを効果的に防止できる。
【００２９】
この発明の半導体レーザ装置は、Ｓｉを主材料とした基板を有するサブマウントとこのサブマウント上に搭載された半導体レーザチップとを備えた半導体レーザ装置において、
上記サブマウントの基板表面のうち、半導体レーザチップが上方に搭載された領域に不純物を拡散して不純物拡散層が形成され、
上記基板表面の上記不純物拡散層と上記半導体レーザチップの半導体材料層との間に、上記不純物拡散層側から順にＴｉＷ層、Ａｕ層、Ｐｔ層、ＡｕＳｎ層が少なくとも存在することを特徴とする。
【００３０】
この発明の半導体レーザ装置では、動作時に半導体レーザチップが発生した熱を、半導体レーザチップから直接Ｓｉ基板へ効率良く放熱することができる。この結果、半導体レーザチップの寿命の改善、半導体レーザ装置としての信頼性向上、省電力化の効果が得られる。
【００３１】
別の局面では、この発明の半導体レーザ装置は、Ｓｉを主材料とした基板を有するサブマウントとこのサブマウント上に搭載された半導体レーザチップとを備えた半導体レーザ装置において、
上記サブマウントの基板表面のうち、半導体レーザチップが上方に搭載された領域に不純物を拡散して不純物拡散層が形成され、
上記基板表面の上記不純物拡散層と上記半導体レーザチップの半導体材料層との間に、上記不純物拡散層側から順にＴｉＷ層、Ａｕ層、Ｎｉ層、ＡｕＳｎ層が少なくとも存在することを特徴とする。
【００３２】
この発明の半導体レーザ装置では、動作時に半導体レーザチップが発生した熱を、半導体レーザチップから直接Ｓｉ基板へ効率良く放熱することができる。この結果、半導体レーザチップの寿命の改善、半導体レーザ装置としての信頼性向上、省電力化の効果が得られる。
【００３３】
この発明のホログラムレーザ装置は、
金属からなるヒートシンク部に取り付けられた上記半導体レーザ装置と、
上記半導体レーザチップが出射したレーザ光を通過または回折するホログラム素子と、
上記光記録媒体から上記ホログラム素子を通して戻った光を受けて信号に変換する受光素子と
を一体に備えたことを特徴とする。
【００３４】
この発明のホログラムレーザ装置では、動作時に半導体レーザチップが発生した熱を、半導体レーザチップから直接Ｓｉ基板へ、さらにはヒートシンク部へ効率良く放熱することができる。この結果、半導体レーザチップの寿命の改善、半導体レーザ装置としての信頼性向上、省電力化の効果が得られる。
【００３５】
この発明の光ピックアップ装置は、
上記ホログラムレーザ装置と、
上記ホログラムレーザ装置の半導体レーザチップからレーザ光が照射されるように光記録媒体を支持するホルダと
を備えたことを特徴とする。
【００３６】
この発明の光ピックアップ装置では、動作時に半導体レーザチップが発生した熱を、半導体レーザチップから直接Ｓｉ基板へ、さらにはヒートシンク部へ効率良く放熱することができる。この結果、半導体レーザチップの寿命の改善、半導体レーザ装置としての信頼性向上、省電力化の効果が得られる。
【発明を実施するための最良の形態】
【００３７】
以下、この発明を図示の実施の形態により詳細に説明する。
【００３８】
図１は一実施形態のレーザ出力モニタ用受光素子内蔵サブマウント５０の断面構造を示している。このサブマウント５０は、Ｎ型Ｓｉ基板１（Ｎ−エピタキャシャル層２を含む。）を主材料としたものであり、半導体レーザチップが発生する熱を受ける受容体および放熱経路として働くことが意図されている。
【００３９】
具体的には、このサブマウント５０は、Ｎ型Ｓｉ基板１の表面１ａに作り込まれた、半導体レーザチップの出力をモニタするための受光素子としてのフォトダイオード３（Ｐ型不純物を拡散して形成されている。）を備えている。また、基板表面１ａのうち半導体レーザチップが上方に搭載されるべき領域には、半導体レーザチップとサブマウント５０との間の短絡防止のためにＰ＋拡散領域４およびＮ＋拡散領域５が設けられている。基板表面１ａは、ＳｉＯ２膜と窒化シリコン膜（以下「ＳｉＮ膜」と記す。）とをこの順に積層してなる表面保護膜６で覆われている。領域４，５上で、表面保護膜６を開口した後、チタンとタングステンの合金層（以下「ＴｉＷ層」と記す）７、Ａｕ層８、Ｐｔ層１１および金と錫の合金層（以下「ＡｕＳｎ層」と記す）９が公知のスパッタリング装置や蒸着装置を用いて順に形成されている。なお、ＡｕＳｎ層９は、この上に搭載される半導体レーザチップを接合するための接合材料である。Ａｕ層８は、このサブマウント５０の作製プロセスにおいてスパッタリング装置や蒸着装置を用いて基板１上にＡｕ層８が形成された段階で、最上層（つまりＡｕ層８）の表面を化学的に安定に保つために設けられている。ＴｉＷ層７は、Ｐ＋拡散領域４、Ｎ＋拡散領域５と、ＡｕＳｎ層９との間の元素の拡散を防止するバリアメタルとして設けられている。Ａｌ層１０は電気配線である。
【００４０】
表面保護膜６を構成するＳｉＯ２膜とＳｉＮ膜の厚さは、通常は０．１μｍ〜１μｍの範囲内で、フォトダイオード３の光感度を高めるように最適化して設定される。この例では、ＳｉＯ２膜の厚さは０．４５μｍ、ＳｉＮ膜の厚さは０．１μｍに設定されている。
Ａｌ層１０の厚さは、電気配線としての機能を安定して有するように通常は０．２μｍ〜５μｍの範囲内に設定される。この例では１．１μｍに設定されている。これらの設定値は、後述の他の例においても同様である。
【００４１】
図５Ａはサブマウント５０の平面パターンレイアウトを示し、図５Ｂはサブマウント５０のＡｕＳｎ層９上に半導体レーザチップ９０が搭載された状態を示している。なお、図５Ａ中のＡ−Ａ′線断面が図１に相当する。図５Ａに示すように、サブマウント５０の表面には、半導体レーザチップ９０のためのカソード電極２１，２２と、フォトダイオード３のための電極２３と、半導体レーザチップ９０およびフォトダイオード３のための共通の電極３４とが設けられている。
【００４２】
図１に示すように、このサブマウント５０では、Ａｕ層８とＡｕＳｎ層９との間にＰｔ層１１が介挿されている。Ｐｔは、溶融したＡｕＳｎ層９およびＴｉＷ層７とのなじみが良いという性質のほか、溶融したＡｕＳｎ層９への拡散が非常に少なく、しかも、ＡｕＳｎ層９の溶融に用いられる通常の加熱温度では溶融しないという性質を有している。ただし、Ｐｔであっても、Ａｕと比べて非常にわずかではあるが、溶融したＡｕＳｎ層９への拡散が発生する。このＰｔの拡散の速度（および量）は、加熱温度が高く、また、ＡｕＳｎの量が多いほど大きくなる。また、Ｐｔを通してＡｕも拡散する。
【００４３】
そこで、半導体レーザチップ９０の下面に設けられたＡｕ電極層９１（図６Ａ参照。）の厚さ、Ａｕ層８の厚さ、ＡｕＳｎ層９の厚さおよび組成比に応じて、半導体レーザチップ９０を接合するためのＡｕＳｎ層９の溶融時にＰｔ層１１が残存するようにＰｔ層１１の厚さが設定されている。言い換えれば、溶融したＡｕＳｎ層９（このＡｕＳｎ層９に、半導体レーザチップ９０の下面に設けられたＡｕ電極層９１およびＡｕ層８が拡散する。）へＰｔ層１１からＰｔが拡散する量は、実質的にＰｔ層１１上のトータルのＡｕ量に応じて定まるから、その拡散するＰｔ量を超えるように、Ｐｔ層１１の厚さが設定されている。
【００４４】
この例では、半導体レーザチップ９０の下面に設けられたＡｕ電極層９１の厚さは約０．１μｍ〜５．０μｍである。また、サブマウント５０のＴｉＷ層７の厚さは２５０ｎｍ、Ａｕ層８の厚さは約７５０ｎｍである。また、ＡｕＳｎ層９の厚さは１μｍ〜５μｍであり、そのＳｎ組成比は３０ａｔｏｍ％である。なお、ＡｕＳｎ層９の厚さについては、ＡｕＳｎが溶融した状態（このＡｕＳｎ層９に、半導体レーザチップ９０の下面に設けられたＡｕ電極層９１およびＡｕ層８が拡散して溶け込んだ状態）で目標とするＡｕＳｎ組成比、および、サブマウント５０の電極構造や層構造によって発生するＡｕＳｎ層９直下の凸凹等により総合的に決定される。Ｐｔ層１１の厚さは、この例では１００ｎｍ〜５００ｎｍの範囲内である。
【００４５】
この結果、半導体レーザチップ９０を接合するためのＡｕＳｎ層９の溶融時にＰｔ層１１をＴｉＷ層７上に残存させることができる（ＴｉＷ層７とＰｔ層１１との間にＡｕ層８も残存する。）。Ｐｔは溶融したＡｕＳｎ層９とのなじみが良いという性質を有しているので、溶融したＡｕＳｎ層９は、残存したＰｔ層１１上で、表面張力によって粒状になることなく、平坦に広がる。したがって、その上から半導体レーザチップ９０を押圧し、冷却してＡｕＳｎを硬化させることによって、半導体レーザチップ９０の接合面全域を安定に接合できる。つまり、サブマウント５０の基板表面１ａのＮ＋拡散領域５と半導体レーザチップ９０の半導体材料との間に気泡が生じることがない。したがって、動作時に半導体レーザチップ９０が発生した熱を、半導体レーザチップ９０から直接Ｓｉ基板１へ効率良く放熱することができる。この結果、半導体レーザチップ９０の寿命の改善、半導体レーザ装置としての信頼性向上、省電力化の効果が得られる。
【００４６】
また、このサブマウント５０では、Ａｕ層８よりも下層の構造は、従来例のもの（図１１Ａ参照）と同じにすることができる。そこで、このサブマウント５０の作製プロセスにおいてスパッタリング装置や蒸着装置を用いてＡｕ層（化学的に安定である）８が形成された段階で、Ａｕ層８まで形成された状態の基板１を大気中に一旦取り出す。その基板１を保管しておけば、生産上の必要に応じて、基板１（のＡｕ層８）上にさらにＰｔ層１１、ＡｕＳｎ層９を形成してこのサブマウント（高放熱効率タイプのサブマウント）５０を作製するか、または、ＡｕＳｎ層を形成することなくそのまま基板１を分割してＡｇペーストタイプ用のサブマウントを作製する、という調整が可能になる。つまり、このサブマウント５０は、Ａｇペーストタイプの製品へ共用することが可能である。また、基板１上にＡｕＳｎ層９まで同一装置内で連続的（大気中に取り出すことなく）に積層するわけではないので、設備コストが高くつくことがなく、設備の制御が複雑化することもない。
【００４７】
なお、Ｐｔ層１１の厚さを厚くすれば、材料費が嵩む。このため、コストの観点を加味すると、半導体レーザチップ９０を接合するためのＡｕＳｎ層９の溶融時にＰｔ層１１が残存する下限近傍にＰｔ層１１の厚さを抑えるのが望ましい。
【００４８】
図６Ａ中は、サブマウント５０上に半導体レーザチップ９０を接合するためのヒータブロック６０を示している。このヒータブロック６０は、公知のものであり、均熱性が良くなるように比較的高い熱伝導率をもつＭｏ鋼からなっている。ヒータブロック６０には、サブマウント５０を吸着するための吸気孔６１が設けられている。
【００４９】
接合工程を実施するときは、ヒータブロック６０の温度が図示しない温度コントローラによって２８０℃〜４００℃の範囲内に制御される。吸気孔６１上にサブマウント５０が載置される。そして、図示しない真空ポンプによって吸気孔６１を通してサブマウント５０が吸引され、保持される。この状態で、サブマウント５０が２８０℃〜４００℃の範囲内の温度に加熱される。ここで図１０の相図に示すように、ＡｕＳｎ層９のＳｎ組成比が３０ａｔｏｍ％程度であれば、ＡｕＳｎ層９は２７８℃で溶融する（図中のＬが液相の領域を示す。）。この例では、サブマウント５０に対する加熱温度が２８０℃以上であるから、ＡｕＳｎ層９を実際に溶融させることができる。また、加熱温度が４００℃以下であるから、半導体レーザチップ９０への熱ダメージや、溶融したＡｕＳｎがＴｉＷ層７を突き抜けるのを効果的に防止できる。加熱温度は３８０℃以下であるのがより好ましい。次に、図６Ｂに示すように、サブマウント５０のＡｕＳｎ層９が溶融した状態で、その上から半導体レーザチップ９０を押圧して密着させる。サブマウント５０を加熱する時間は０．５秒〜１．５秒である。その後、サブマウント５０と半導体レーザチップ９０を冷却してＡｕＳｎ層９を硬化させる。これにより、サブマウント５０のＡｕＳｎ層９上に半導体レーザチップ９０が接合される。
【００５０】
このようにして作製された半導体レーザ装置では、サブマウント５０の基板表面１ａのＮ＋拡散領域５（図１参照）と半導体レーザチップ９０の半導体材料層との間に、Ｎ＋拡散領域５側から順にＴｉＷ層７、Ａｕ層８、Ｐｔ層１１、ＡｕＳｎ層９が少なくとも存在する状態になる。
【００５１】
図７Ａは、ホログラムレーザ装置のベース部品であるステム７０に上記半導体レーザ装置（サブマウント５０に半導体レーザチップ９０を接合したもの）を搭載した状態を、斜め上方からみたところを示している。図７Ｂは、図７Ａのものを真上および四つの側方から見たところを示している。これらの図に示すように、ステム７０は、互いに対向する円弧状の側面７１ａ，７１ｂをもつ絶縁材料からなる突起部７１と、突起部７１の略中央に設けられた金属からなるヒートシンク部７２と、ヒートシンク部７２に一体に連なり突起部７１の側方へ張り出した金属からなるアイレット部７３，７３と、リードピン部７４とを備えている。半導体レーザチップ９０は、図において上下方向へレーザ光を出射するように、サブマウント５０とともにヒートシンク部７２の鉛直面に取り付けられている。
【００５２】
図８の工程フローおよび図９Ａ乃至図９Ｆの工程図を用いて、ホログラムレーザ装置の製造方法を説明する。図９Ａに示すように、既述の接合工程によって、サブマウント５０に半導体レーザチップ（ＬＤ）９０を接合する（Ｓ１）。図９Ｂに示すように、半導体レーザチップ９０をサブマウント５０とともにヒートシンク部７２の鉛直面に接合する（Ｓ２）。この状態は図７Ａに示した状態と同じである。次に、図９Ｃに示すように、ヒートシンク部７２上に信号検出用の受光素子９１を取り付ける（Ｓ３）。次に、図９Ｄに示すように、ワイヤボンディングを行って各電極間をワイヤ８０，８１，…，８３で接続する（Ｓ４）。なお、図９Ｄ〜図９Ｆにおいて、図の上段、下段は工程途中のものをそれぞれ上方、下方から見たところを示している。次に、図９Ｅに示すように、この上にキャップシール７５を取り付ける（Ｓ５）。キャップシール７５は、互いに対向する円弧状の側面７５ａ，７５ｂをもち、ステム７０の突起部７１に丁度嵌合するように設計されている。キャップシール７５の上面には、レーザ光を通過させるための窓７６が設けられている。続いて、バーンイン検査（Ｓ６）、レーザ特性検査（Ｓ７）を行った後、図９Ｆに示すように、キャップシール７５上に、窓７６を覆うようにホログラム素子９２を取り付ける（Ｓ８）。この後、完成品特性検査（Ｓ９）、外観検査（Ｓ１０）を行った後、光ピックアップ装置の主要部品として出荷される（Ｓ１１）。
【００５３】
光ピックアップ装置は、上記のようにして作製されたホログラムレーザ装置を取り付けるべき金属製のハウジングと、ＤＶＤやＣＤ（コンパクト・ディスク）などの光記録媒体を支持するホルダとを備えている（それぞれ一般的なものであるため、図示を省略する。）。ハウジングには、上記ホログラムレーザ装置のアイレット部７３，７３が取り付けられる。
【００５４】
動作時には、リードピン部７４を通して半導体レーザチップ９０に通電が行われる。半導体レーザチップ９０が上方へ出射したレーザ光はホログラム素子９２を通して光記録媒体に照射される。光記録媒体からの反射光は、ホログラム素子９２を通して回折され、信号検出用の受光素子９１に入射する。この受光素子９１の出力がリードピン部７４を通して出力され、再生信号が得られる。また、半導体レーザチップ９０が下方へ出射したレーザ光は、サブマウント５０に作り込まれたモニタ用のフォトダイオード３に入射する。このフォトダイオード３の出力に基づいて半導体レーザチップ９０の出力が制御される。
【００５５】
動作時に半導体レーザチップ９０が発生した熱は、半導体レーザチップ９０からサブマウント５０のＳｉ基板１、ステム７０のヒートシンク部７２、アイレット部７３，７３を通して、上記ハウジングへ効率良く放熱される。この結果、半導体レーザチップ９０の寿命の改善、半導体レーザ装置としての信頼性向上、省電力化の効果が得られる。
【００５６】
図２は、別の実施形態のレーザ出力モニタ用受光素子内蔵サブマウント５１の断面構造を示している。このサブマウント５１は、図１に示したサブマウント５０におけるＰｔ層１１に代えてＮｉ層１２を備えた点が異なっている。それ以外の他の構成要素は、サブマウント５０のものと全く同じであり、同一の符号を付して個々の説明を省略する。
【００５７】
上記Ｎｉ層１２の厚さは、Ｐｔ層１１と同様に、半導体レーザチップ９０の下面に設けられたＡｕ電極層９１の厚さ、Ａｕ層８の厚さ、ＡｕＳｎ層９の厚さおよび組成比に応じて、半導体レーザチップ９０を接合するためのＡｕＳｎ層９の溶融時にＮｉ層１２が残存するように設定されている。具体的には、Ｎｉ層１２の厚さは２００ｎｍ〜１０００ｎｍの範囲内である。
【００５８】
Ｎｉは、Ｐｔと同様に、溶融したＡｕＳｎ層９およびＴｉＷ層７とのなじみが良いという性質のほか、溶融したＡｕＳｎ層９への拡散が非常に少なく、しかも、ＡｕＳｎ層９の溶融に用いられる通常の加熱温度では溶融しないという性質を有している。したがって、このサブマウント５１は、図１に示したサブマウント５０と同様の作用効果を奏する。すなわち、半導体レーザチップ９０を接合するためのＡｕＳｎ層９の溶融時にＮｉ層１２をＴｉＷ層７上に残存させることができる（ＴｉＷ層７とＮｉ層１２との間にＡｕ層８も残存する。）。Ｎｉは溶融したＡｕＳｎ層９とのなじみが良いという性質を有しているので、溶融したＡｕＳｎ層９は、残存したＮｉ層１２上で、表面張力によって粒状になることなく、平坦に広がる。したがって、その上から半導体レーザチップ９０を押圧し、冷却してＡｕＳｎを硬化させることによって、半導体レーザチップ９０の接合面全域を安定に接合できる。つまり、サブマウント５１の基板表面１ａのＮ＋拡散領域５と半導体レーザチップ９０の半導体材料との間に気泡が生じることがない。したがって、動作時に半導体レーザチップ９０が発生した熱を、半導体レーザチップ９０から直接Ｓｉ基板１へ効率良く放熱することができる。この結果、半導体レーザチップ９０の寿命の改善、半導体レーザ装置としての信頼性向上、省電力化の効果が得られる。
【００５９】
また、このサブマウント５１では、Ａｕ層８よりも下層の構造は、従来例のもの（図１１Ａ参照）と同じにすることができる。そこで、このサブマウント５１の作製プロセスにおいてスパッタリング装置や蒸着装置を用いてＡｕ層（化学的に安定である）８が形成された段階で、Ａｕ層８まで形成された状態の基板１を大気中に一旦取り出す。その基板１を保管しておけば、生産上の必要に応じて、基板１（のＡｕ層８）上にさらにＮｉ層１２、ＡｕＳｎ層９を形成してこのサブマウント（高放熱効率タイプのサブマウント）５０を作製するか、または、ＡｕＳｎ層を形成することなくそのまま基板１を分割してＡｇペーストタイプ用のサブマウントを作製する、という調整が可能になる。つまり、このサブマウント５１は、Ａｇペーストタイプの製品へ共用することが可能である。また、基板１上にＡｕＳｎ層９まで同一装置内で連続的（大気中に取り出すことなく）に積層するわけではないので、設備コストが高くつくことがなく、設備の制御が複雑化することもない。
【００６０】
なお、サブマウント５１上に半導体レーザチップ９０を接合して作製された半導体レーザ装置では、サブマウント５１の基板表面１ａのＮ＋拡散領域５と半導体レーザチップ９０の半導体材料層との間に、Ｎ＋拡散領域５側から順にＴｉＷ層７、Ａｕ層８、Ｎｉ層１２、ＡｕＳｎ層９が少なくとも存在する状態になる。この半導体レーザ装置を含むホログラムレーザ装置や光ピックアップ装置も、既述の作用効果と同じ作用効果を奏することができる。
【００６１】
図３は、図１のサブマウント５０の変形例（全体を符号５２で示す。）を示している。この変形例のサブマウント５２は、基板１上に形成されたＡｕＳｎ層９の直下では、Ｐｔ層１１、Ａｕ層８、ＴｉＷ７層、およびこのＴｉＷ層７よりも下層のＡｌ層１０、表面保護膜６が平坦に形成されている。このサブマウント５２は、サブマウント５０におけるのと同様の作用効果を奏することができる上、平坦な表面を有するので半導体レーザチップ９０の接合面全域をさらに安定に接合できる。
【００６２】
また、図４は、図２のサブマウント５１の変形例（全体を符号５３で示す。）を示している。この変形例のサブマウント５３は、基板１上に形成されたＡｕＳｎ層９の直下では、Ｎｉ層１２、Ａｕ層８、ＴｉＷ７層、およびこのＴｉＷ層７よりも下層のＡｌ層１０、表面保護膜６が平坦に形成されている。このサブマウント５３は、サブマウント５１におけるのと同様の作用効果を奏することができる上、平坦な表面を有するので半導体レーザチップ９０の接合面全域をさらに安定に接合できる。
【図面の簡単な説明】
【００６３】
【図１】この発明の一実施形態のレーザ光モニタ用受光素子内蔵サブマウントの断面構造を示す図である。
【図２】この発明の別の実施形態のレーザ光モニタ用受光素子内蔵サブマウントの断面構造を示す図である。
【図３】この発明のさらに別の実施形態のレーザ光モニタ用受光素子内蔵サブマウントの断面構造を示す図である。
【図４】この発明のさらに別の実施形態のレーザ光モニタ用受光素子内蔵サブマウントの断面構造を示す図である。
【図５Ａ】図１および図２に示した受光素子内蔵サブマウントの平面パターンレイアウトを示す図である。
【図５Ｂ】図５Ａのサブマウント上に半導体レーザチップを接合したものを示す図である。
【図６Ａ】サブマウント上に半導体レーザチップを接合するためのヒータブロックを示す図である。
【図６Ｂ】サブマウント上に半導体レーザチップを接合する工程を説明する図である。
【図７Ａ】ホログラムレーザ装置のベース部品であるステムに半導体レーザ装置（サブマウントに半導体レーザチップを接合したもの）を搭載した状態を、斜め上方からみたところを示す図である。
【図７Ｂ】図７Ａのものを真上および四つの側方から見たところを示す図である。
【図８】ホログラムレーザ装置の製造方法のフローを示す図である。
【図９Ａ】ホログラムレーザ装置を製造する工程図である。
【図９Ｂ】ホログラムレーザ装置を製造する工程図である。
【図９Ｃ】ホログラムレーザ装置を製造する工程図である。
【図９Ｄ】ホログラムレーザ装置を製造する工程図である。
【図９Ｅ】ホログラムレーザ装置を製造する工程図である。
【図９Ｆ】ホログラムレーザ装置を製造する工程図である。
【図１０】ＡｕＳｎ合金の溶融温度を示す相図である。
【図１１Ａ】従来のレーザ光モニタ用受光素子内蔵サブマウントの断面構造を示す図である。
【図１１Ｂ】図１１Ａに示したサブマウント上に半導体レーザチップを接合したものを示す図である。
【図１２】従来のレーザ光モニタ用受光素子内蔵サブマウントによる課題を説明する図である。
【図１３】従来のレーザ光モニタ用受光素子内蔵サブマウントによる課題を説明する図である。
【図１４Ａ】Ａｇペーストタイプの製品に適した従来のサブマウントの断面構造を、Ａｇペーストおよび半導体レーザチップとともに示す図である。
【図１４Ｂ】図１４Ａに示したサブマウント上に半導体レーザチップを接合したものを示す図である。
【符号の説明】
【００６４】
１  Ｎ型Ｓｉ基板
２  Ｎ−エピタキャシャル層
３  フォトダイオード
４  Ｐ＋拡散領域
５  Ｎ＋拡散領域
７  ＴｉＷ層
８  Ａｕ層
９  ＡｕＳｎ層
１１  Ｐｔ層
１２  Ｎｉ層
５０，５１，５２，５３  レーザ光モニタ用受光素子内蔵サブマウント
９０  半導体レーザチップ
【図１】
2008098194.tif 000003
【図２】
2008098194.tif 000004
【図３】
2008098194.tif 000005
【図４】
2008098194.tif 000006
【図５Ａ】
2008098194.tif 000007
【図５Ｂ】
2008098194.tif 000008
【図６Ａ】
2008098194.tif 000009
【図６Ｂ】
2008098194.tif 000010
【図７Ａ】
2008098194.tif 000011
【図７Ｂ】
2008098194.tif 000012
【図８】
2008098194.tif 000013
【図９Ａ】
2008098194.tif 000014
【図９Ｂ】
2008098194.tif 000015
【図９Ｃ】
2008098194.tif 000016
【図９Ｄ】
2008098194.tif 000017
【図９Ｅ】
2008098194.tif 000018
【図９Ｆ】
2008098194.tif 000019
【図１０】
2008098194.tif 000020
【図１１Ａ】
2008098194.tif 000021
【図１１Ｂ】
2008098194.tif 000022
【図１２】
2008098194.tif 000023
【図１３】
2008098194.tif 000024
【図１４Ａ】
2008098194.tif 000025
【図１４Ｂ】
2008098194.tif 000026