(57)【要約】【課題】一つの半導体受光素子で光ディスクからの情報の読み取りと光ディスクと半導体受光素子との距離を一定に保つためのフォーカス制御が可能になる青色光、赤色光、赤外光の３波長の光に対応した高感度、且つ、高速な半導体受光素子を提供する。【解決手段】動作時に空乏層が形成される受光層の受光面内に、互いに向かい合う少なくとも１組のＮ型半導体層と、互いに向かい合う少なくとも１組のＰ型半導体層が互いに交差して配置・形成されて、動作時に少なくとも一つの鞍点を有する鞍形電位分布が形成される受光層における電界が受光面に平行に形成され、光キャリアが受光面に平行な方向に移動する横型の半導体受光素子。【選択図】図１
2008053583.tif 000002
【特許請求の範囲】
【請求項１】
動作時に空乏層が形成された受光層の電位分布が少なくとも一つの鞍点を有することを特徴とした半導体受光素子。
【請求項２】
動作時に空乏層が形成された受光層の空乏層内の電界が前記受光層の面に平行であること特徴とした請求項１記載の半導体受光素子。
【請求項３】
向かい合う少なくとも１組のＮ型半導体層と、向かい合う少なくとも１組のＰ型半導体層とが同一平面上でお互いに交差して、動作時に空乏層が形成される受光層に設けたこと特徴とした半導体受光素子。
【請求項４】
向かい合うＰ型半導体層同士間及びＮ型半導体層同士間の間隔の最小値が、断面が円形状の入射光の径と同じ、又は、それより大きいことを特徴とした請求項３に記載の半導体受光素子。
【請求項５】
動作時に空乏層が形成される受光層に形成された等電位線の、受光面に向かって見たときの形状と、受光面に向かって見たときのＮ型半導体層の受光面の中心に対向した側の輪郭形状、及び、Ｐ型半導体層の受光面の中心に対向した側の輪郭形状が双曲線形状であることを特徴とした請求項３又は４記載の半導体受光素子。
【請求項６】
動作時に空乏層が形成される受光層に形成された、Ｎ型半導体層とＰ型半導体層の形状が、前記受光層に形成される電位の鞍点部位の方向に向かう突起を有する形状であることを特徴とした請求項３又は５記載の半導体受光素子。
【請求項７】
動作時に空乏層が形成される受光層に入射した光の受光層表面における光強度分布が前記受光層の電位の鞍点形成部位でゼロ、或いは、その周囲よりも小さくなる手段を、前記受光層の電位の鞍点形成部位上に備えたことを特徴とした請求項１〜５の何れかに記載の半導体受光素子。
【請求項８】
動作時に空乏層が形成される受光層の電位の鞍点形成部位上に遮光部材を設けたことを特徴とした請求項７記載の半導体受光素子。
【請求項９】
断面形状が円形状の入射光ビームを、中心部の光強度が弱く、周辺部の光強度が強い断面形状の光ビームに変換する光ビーム形状変換器を、受光層の電位の鞍点形成部位上部に設けたことを特徴とした請求項７記載の半導体受光素子。
【請求項１０】
光ビーム形状変換器で変換された光ビームの断面形状が環状であることを特徴とした請求項９記載の半導体受光素子。
【請求項１１】
動作時に空乏層が形成される受光層に形成されたＰ型半導体層とＮ型半導体層の内の少なくとも何れか一方の半導体層が少なくとも２分割されていることを特徴とした請求項１〜１０の何れかに記載の半導体受光素子。
【請求項１２】
動作時に空乏層が形成される受光層に形成されたＮ型半導体層とＰ型半導体層の厚さが、入射する光の侵入長の１〜２倍程度であることを特徴とした請求項１〜１１の何れかに記載の半導体受光素子。
【請求項１３】
青色光が入射する受光層に形成されたＮ型半導体層とＰ型半導体層の層厚が０．１μｍ〜１μｍであることを特徴とした請求項１〜１２の何れかに記載の半導体受光素子。
【請求項１４】
赤外光と青色光、又は、赤色光と青色光が入射する受光層に形成されたＮ型半導体層とＰ型半導体層の層厚が３μｍ〜７μｍであることを特徴とした請求項１〜１２の何れかに記載の半導体受光素子。
【請求項１５】
赤色光と赤外光の何れか一方の光又は赤色光と赤外光の両方の光が入射する受光層に形成されたＮ型半導体層とＰ型半導体層の層厚が７μｍ〜１３μｍであることを特徴とした請求項１〜１２の何れかに記載の半導体受光素子。
【請求項１６】
受光層の表層部に青色光の侵入長の１倍〜２倍程度の深さまで厚さの薄いＮ型半導体層とＰ型半導体層を形成し、これら厚さの薄いＮ型及びＰ型半導体層の下方に、前記厚さの薄いＮ型及びＰ型半導体層と同じ導電型で、赤色光または赤外光の侵入長の１〜２倍程度の厚さの厚いＮ型半導体層とＰ型半導体層を、前記厚さの薄いＮ型半導体層及びＰ型半導体層と電気的に分離して、受光層の内部に形成したことを特徴とした請求項１〜１２の何れかに記載の半導体受光素子。
【請求項１７】
青色光、赤色光、赤外光の三つの波長を含む光が入射する受光層の表層部に形成されたＮ型半導体層とＰ型半導体層の層厚が０．１μｍ〜１μｍであり、前記Ｎ型半導体層とＰ型半導体層から離れた下方領域に前記Ｎ型及びＰ型の半導体層と電気的に隔離されて形成されたＮ型半導体層とＰ型半導体層の層厚が７μｍ〜１３μｍであることを特徴とした請求項１６記載の半導体受光素子。
【請求項１８】
青色光を受光する際には、受光層の表層部に浅く形成されたＰ型、Ｎ型半導体層間への逆バイアス印加により空乏層を形成し、赤色光或いは赤外光を受光する際には、前記表層部に浅く形成されたＰ型、Ｎ型半導体層間への逆バイアス印加と、前記表層部に浅く形成されたＰ型、Ｎ型半導体層の下方の深い位置に形成されたＰ型、Ｎ型半導体層への逆バイアス印加とにより空乏層を形成し、入射光の波長に応じて、受光層内に形成する空乏層の厚さを切り替えて受光することを特徴とした請求項１６又は１７に記載の半導体受光素子。
【請求項１９】
ＰＮ接合又はＰＩＮ接合を有する半導体受光素子を複数同一基板に形成した半導体光集積素子において、前記半導体受光素子のうち、少なくとも一つの半導体受光素子が請求項１〜１８の何れかに記載の半導体受光素子であることを特徴とした半導体光集積素子。
【請求項２０】
ＰＮ接合又はＰＩＮ接合を有する一つ又は複数の半導体受光素子と、前記半導体受光素子からの出力信号を処理する電子回路とを有する半導体光集積素子において、少なくとも一つの前記半導体受光素子が、請求項１〜１８の何れかに記載の半導体受光素子であることを特徴とした半導体光集積素子。
【請求項２１】
動作時に空乏層が形成される受光層中に、向かい合う１組のＰ型半導体層と、向かい合う１組のＮ型半導体層とが同一平面上でお互いに交差して配置され、且つ、前記Ｐ型半導体層とＮ型半導体層の内の少なくとも何れか一方の導電型の半導体層が２分割された半導体受光素子と、前記半導体受光素子の互いに隣接するＰ型半導体層とＮ型半導体層の組合せから得られる４つの出力電流を個別にそれぞれ増幅し、且つ、電圧に変換する４つの増幅回路、前記４つの増幅回路からの出力電圧から情報検知信号を出力する情報信号処理回路、及び、前記４つの増幅回路からの出力電圧からフォーカス誤差信号を出力するフォーカス誤差検知回路を有する電子回路とを具備したことを特徴とした半導体光集積素子。
【請求項２２】
電子回路をＣＭＯＳトランジスタで構成したことを特徴とした請求項２０又は２１記載の半導体光集積素子。
【請求項２３】
電子回路をバイポ−ラ・トランジスタで構成したことを特徴とした請求項２０又は２１記載の半導体光集積素子。
【請求項２４】
電子回路をＣＭＯＳトランジスタとバイポ−ラ・トランジスタを用いて構成したことを特徴とした請求項２０又は２１記載の半導体光集積素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体受光素子、特に光ディスクの情報を読み出す光ピックアップ装置に用いられる半導体受光素子並びに半導体光集積素子に関する。
【背景技術】
【０００２】
光ディスクの情報を読み出す光ピックアップ装置には、フォーカシングやトラッキングの誤差検出を行うために、半導体受光素子と信号処理回路（電子回路）が同一基板にモノリシックに形成された半導体光集積素子（以下、ＰＤＩＣ）が用いられている。光ピックアップ装置は、半導体レーザの出射光をレンズで光ディスク上に集光・照射し、光ディスクに形成されているデータ部で光強度が変調された反射光を、ＰＤＩＣの半導体受光素子で受光する。ＰＤＩＣは、光ディスクで反射された光を半導体受光素子で受光し、半導体受光素子からの出力信号を、信号処理回路によって処理して、光ディスクに書き込まれているデータを示すデータ信号を検出すると共に、照射光の焦点位置を制御するフォーカス制御信号やレーザ光の照射位置を制御するトラッキング制御信号を検出するように構成されている。
【０００３】
従来、光ピックアップ装置のＰＤＩＣに用いられる半導体受光素子としては、バイポーラ・トランジスタやＣＭＯＳ（相補型金属酸化物半導体）トランジスタ等で構成される信号処理回路、所謂、集積回路と同一基板上にモノリシックに形成できるＳｉ製のＰＩＮ接合フォトダイオ−ド（以下、ＰＮ接合型、ＰＩＮ接合型の如何にかかわらず全てのフォトダイオードは区別せずにＰＤと記す）が用いられる。
【０００４】
図２８に従来のＰＤＩＣに用いられているＰＤの上面図を、図２９に図２８の切断線Ａ２８−Ａ２８に沿って切り取った断面図を示す（例えば特許文献１参照）。このＰＤは、図２９に示すように、Ｓｉ基板２９００上に下から順に、厚さ２０μｍ程度のＰ型Ｓｉ層（以下、Ｐ−Ｓｉ層と記す）２９０１、厚さ５μｍ〜１０μｍのＩ型Ｓｉ層（以下、Ｉ−Ｓｉ層と記す）２９０２、Ｎ型Ｓｉ層（以下、Ｎ−Ｓｉ層と記す）を備え、Ｎ−Ｓｉ層上に反射防止膜２９０７を備えた構成で、縦型のＰＩＮ接合（半導体層の積層方向に形成されたＰＩＮ接合）が形成されている。Ｉ−Ｓｉ層２９０２は、ＰＩＮ接合に逆バイアスを印加した動作時に、空乏層が形成され、入射光を吸収して光キャリアを発生する半導体層、所謂、受光層である。Ｉ−Ｓｉ層２９０２の表層に形成されたＮ−Ｓｉ層２８００は光が入射する受光面となる。受光面は、図２８に示すように、正方形状に形成されている。Ｎ−Ｓｉ層２８００は、平面形状が十字形状のＰ−Ｓｉ層（幅５μｍ程度）からなる分割Ｐ領域２８０６により、第１のＮ領域２８０１、第２のＮ領域２８０２、第３のＮ領域２８０３、第４のＮ領域２８０４の４つの正方形状の区画に分割されている。これら区画された各領域はそれぞれ独立したＰＤとして機能する。即ち、図中の第１のＮ領域２８０１が第１のＰＤ、第２のＮ領域２８０２が第２のＰＤ、第３のＮ領域２８０３が第３のＰＤ、第４のＮ領域２８０４が第４のＰＤとして独立に機能する。Ｎ−Ｓｉ層２８００の周辺部領域には、Ｎ−Ｓｉ層２８００直下のＰ−Ｓｉ層２９０１から電流を取出すために、Ｎ−Ｓｉ層２８００の縁に沿って、Ｐ−Ｓｉ層２９０１に接続したＰ型拡散層２８０５が形成されている。受光面になっているＮ−Ｓｉ層２８００の表面上には反射防止膜２９０７が形成されており、それ以外の領域はアルミ膜（図示省略）などで遮光されている。通常、Ｎ−Ｓｉ層２８００の厚さは３μｍ以下である。
【０００５】
このＰＤは、上述したように、Ｎ−Ｓｉ層２８００が４区画に電気的に分離され、各区画がそれぞれ独立したＰＤとして機能する構造、所謂、４分割ＰＤになっているので、ある区画のＩ−Ｓｉ層２９０２で発生した光キャリアはその区画内を電界でドリフト移動し、隣の区画に漏れ出ることは殆どなく、隣接区画へのクロストークが殆ど生じない。このため、このＰＤに接続した信号処理回路の動作帯域が低下するのを防止できる。なお、図２８中の「Ｌ」は１区画の正方形状Ｎ領域の１辺の長さを表しており、通常５０μｍ〜１００μｍである。
【０００６】
従来の光ピックアップ装置では、基板に垂直な方向にＰＩＮ接合構造を有するＰＤを、入射光の照射部を中心に４つ配置して、フォーカス誤差検出を行っていた。図２８に示した従来のＰＤでは、前述したように、独立した４つのＰＤとして動作させるために、Ｎ−Ｓｉ層２８００を十字形状の分割Ｐ領域２８０６で４分割している。区画された各領域（第１のＮ領域〜第４のＮ領域）がそれぞれ独立したＰＤ（第１、第２、第３、第４のＰＤ）として機能する。光径５μｍ程度の円形に集光された入射光はこの十字形状の分割Ｐ領域２８００の中心、即ち、ＰＤ中心２８１０に照射される（図３０参照）。Ｎ−Ｓｉ層２８００の分割された各第１のＮ領域〜第４のＮ領域が、従来の光ピックアップ装置でフォーカス誤差検出に用いているＰＤを構成する４つのＰＤにそれぞれ対応している。なお、高感度、高速応答のＰＤを得るには、分割Ｐ領域２８０６のＰ型不純物濃度と幅および深さを高精度で制御する必要がある。
【０００７】
図３０に光ピックアップ装置に用いられている従来のＰＤＩＣのＰＤ部におけるＰＤの平面配置（上面図）を示す。ＰＤ部は光ディスクからの情報を読み取るための情報読取り用ＰＤ３００１と第１のトラッキング用ＰＤ３００２と第２のトラッキング用ＰＤ３００３からなり、情報読取り用ＰＤおよびトラッキング用ＰＤは受光領域が４分割された図２８のＰＤで構成されている。情報読取り用ＰＤ３００１は中央に配置され、その左右に１００μｍ程度の所定の間隔でトラッキング用のＰＤ３００２、３００３がそれぞれ配置される。情報読取り用ＰＤ３００１は光ビームのフォーカス誤差信号の検出を情報読取りと同時に行っている。第１のトラッキング用ＰＤ３００２と第２のトラッキング用ＰＤ３００３は、入射光を情報読取り用ＰＤ３００１の中央部に照射させるための信号を取り出すために設けられている。各ＰＤ中心には、光ディスクで反射した光ビームが入射し、各ＰＤ受光面上に、図３０に示すような集光スポット３００５、集光スポット３００６、集光スポット３００７が形成される。なお、情報読取り用ＰＤ３００１の受光面上の集光スポット３００５はフォーカスがずれた状態の集光スポット形状である。
【０００８】
トラッキング制御は、光ディスクからの情報を担う信号光が中央の情報読取り用ＰＤ３００１の中心に絶えず照射されるように、光ピックアップ装置の位置ずれを検出し、且つ、その位置ずれが減少するように光ピックアップ装置の位置制御系に働きかけてフィードバック制御する。通常、高速動作が期待されるのは情報読取り用ＰＤ３００１であり、トラッキング用ＰＤ３００２、３００３は情報読取り用ＰＤ３００１ほど高速性を要求されないことが多い。
【０００９】
フォーカス制御とは光ピックアップ装置を回転時に面振れする光ディスクに追従させて一定の距離に保つ制御である。光ディスクの面振れは通常２００μｍ程度あり、光ピックアップ装置の対物レンズの焦点深度±１μｍより大きい。光ディスクと光ピックアップ装置の対物レンズとの距離が対物レンズの焦点深度内に収まるように、ＰＤＩＣはフォーカス制御のためのフォーカス誤差検知を行っている。
【００１０】
フォーカス誤差検知には非点収差法が多く用いられる。以下に非点収差法の説明を行う。非点収差法の説明は例えば、特開２０００−２８６４０３号公報（特許文献２）に開示されている。
【００１１】
光ディスクからの反射光は、光ピックアップ装置の対物レンズで平行光に変換された後に検出レンズでＰＤＩＣのＰＤに集光される。図３０のＰＤ部では情報読取り用ＰＤ３００１に集光される。非点収差法では、検出レンズと情報読取り用ＰＤ３００１の間に検出レンズよりも焦点距離が短い円柱レンズを挿入し、読取り用ＰＤ３００１に集光するビームに非点収差を設ける。円柱レンズは、集光作用をしない円柱レンズの軸方向が投影された際に情報読取り用ＰＤの対角線３００４の方向に一致するように設置される。
【００１２】
光ディスクからの情報を読み取る時、情報読取り用ＰＤに照射される入射光は、レンズによって集光されており、その断面形状は、焦点が合っているときは円形になっている（図３０では焦点がずれた状態の集光スポット形状（楕円形）が描かれている）。ここでは情報読取り用ＰＤ３００１に照射される入射光のビーム断面形状が円形であるときの、光ディスク面から光ピックアップ装置の先端の対物レンズ表面までの距離をビーム焦点距離と呼ぶ。フォーカス制御では、光ディスク面から光ピックアップ装置の先端の対物レンズ表面までの距離がビーム焦点距離となるように制御される。具体的には、光ディスク面から光ピックアップ装置までの距離がビーム焦点距離よりも短くなると、図３０に示すように、情報読取り用ＰＤ３００１に照射される入射光のビーム断面形状が円形から情報読取り用ＰＤ３００１の対角線方向３００４に長軸を有する細長い楕円形に変化する。光ディスク面から光ピックアップ装置までの距離がビーム焦点距離よりも長くなると、ビーム断面形状が円形から情報読取り用ＰＤ３００１の対角線３００４と直交する方向に長軸を有する細長い楕円形に変化する。非点収差法では、ビーム断面形状が、長軸方向が直交する２種類の楕円形に変化したときの情報読取り用ＰＤ３００１の出力変化を検知して、情報読取り用ＰＤ３００１に入射するビーム断面形状が円形になるように光ディスク面から光ピックアップ装置までの距離を制御する。それによって安定して光ディスクからの情報信号を読み取ることが可能になる。
【００１３】
情報読取り用ＰＤ３００１による情報読取りとフォーカス誤差検知では出力信号の処理が異なる。情報を読み取る時の信号処理は、情報読取り用ＰＤ３００１を構成する４つのＰＤ（第１のＰＤ〜第４のＰＤ）からの出力信号の和である、
（情報読み取り出力信号）＝（第１のＰＤの出力信号）＋（第３のＰＤの出力信号）＋（第２のＰＤの出力信号）＋（第４のＰＤの出力信号）
を用いる。一方、フォーカス誤差検知には、
（フォーカス誤差信号）＝（第１のＰＤの出力信号）＋（第３のＰＤの出力信号）−（第２のＰＤの出力信号）−（第４のＰＤの出力信号）
なるフォーカス誤差信号を用い、フォーカス誤差信号がゼロになるように情報読取り用ＰＤが搭載されている光ピックアップ装置の位置をフィードバック制御する。４つのＰＤ（第１のＰＤ〜第４のＰＤ）の出力信号の和や差はトランジスタ等を用いた信号処理回路にて出力される。
【００１４】
【特許文献１】特開２００４−２００４０８号公報（第１１頁、図２）
【特許文献２】特開２０００−２８６４０３号公報（第８頁、図１２、図１３）
【特許文献３】特開平５−２２６６８６号公報（第４頁、図５）
【発明の開示】
【発明が解決しようとする課題】
【００１５】
従来のＰＤは、光ディスク装置に用いられる波長７８０ｎｍの赤外光と波長６５０ｎｍの赤色光に対して１００ＭＨｚ程度の動作速度を有していた。次世代の光ディスク装置には、さらに波長４０５ｎｍの青色光が加わり、光ディスクの情報密度の増大に伴いＰＤには２００ＭＨｚ以上の高速な動作が期待されている。ところが基本的にこれらの三波長を１つのＰＤで高感度かつ高速に一括受光できるＰＤ構造はこれまで見出されていない。その理由は青色光がＳｉに対して以下に示す２つの特徴を有することに起因する。
【００１６】
第１の特徴は、青色光のＳｉに対する吸収長、所謂、侵入長（吸収係数の逆数）が０．１５μｍと短いことである。その原因は、Ｓｉに対して赤色光や赤外光は間接遷移吸収されるのに対して、青色光は直接遷移に近い形で吸収されるからである。この吸収の違いは、波長による光子エネルギーの違いとＳｉのエネルギーバンド構造に起因している。間接遷移であるＳｉのＸ点の禁制帯幅は１．１２ｅＶ、直接遷移であるＳｉのΓ点の禁制帯幅は３．４ｅＶである。青色光がＳｉに直接遷移に近い形で吸収されるのは、赤色光の光子エネルギー１．９ｅＶや赤外光の光子エネルギー１．５９ｅＶに比べて、青色光の光子エネルギー３．０６ｅＶがＳｉのΓ点の禁制帯幅３．４ｅＶに近いためであると考えられる。因みに、青色光の侵入長は０．１５μｍ、赤色光の侵入長は３．３４μｍ、赤外光の侵入長は８．７７μｍであり、青色光の侵入長は赤色光の侵入長や赤外光の侵入長に比べると著しく短い。ここで、侵入長は吸収係数の逆数であり、入射光強度が３７％に減衰するまでにＳｉ中に侵入する距離である。
【００１７】
第２の特徴は青色光の光電流変換の量子効率が０．３３Ａ／Ｗと小さいことである。理論的な最大量子効率ηは、光の波長λ（μｍ）あるいは光子エネルギーＥに対して、
η＝λ／１．２４＝１／Ｅ
で表される。これは量子効率ηが光子エネルギーＥに反比例していることを示している。その理由は、一定の光強度の中に含まれる光子数は光子エネルギーが大きいほど少ないため、青色光は赤色光などの波長に比べてＰＤの出力電流が小さいことに起因している。青色光の最大感度０．３３Ａ／Ｗは、赤色光の０．５２Ａ／Ｗ、赤外光の０．６３Ａ／Ｗの約半分である。感度の低下は帯域低下にもつながる。その理由は、ＰＤＩＣには青色光に対しても赤色光と同様の出力が期待されるため、ＰＤに接続した増幅回路中のトランジスタの帰還抵抗が増大し、それによってＰＤの動作帯域が大きく制限されるからである。
【００１８】
図２８に示される、従来の、表面層がＮ−Ｓｉ層のＰＩＮ接合型ＰＤでは、基板に垂直な方向にＰＩＮ接合構造を有するＰＤのＮ−Ｓｉ層を、平面形状が十字形状の浅いＰ−Ｓｉ層（分割Ｐ領域２８０６）を用いて４区画に分割し、図２８、図３０に示すように、ＰＤ中心２８１０に集光・入射した光を受光する。このため、従来のＰＤでは、集光された青色光は、ＰＤ中心２８１０に存在する分割Ｐ領域２８０６の影響を強く受ける。その理由は、分割Ｐ領域の典型的な幅５μｍが青色光の光径５μｍと等しく、分割Ｐ領域の厚さ０．３μｍが青色光の侵入長０．１５μｍと同程度かそれよりも大きいので、青色光による光キャリアの殆どが、空乏層が形成された受光層であるＩ−Ｓｉ層２９０２ではなく、分割Ｐ領域２８０６で発生してしまうからである。
【００１９】
以下に従来のＰＤの具体的な問題点を述べる。従来のＰＤでは、上述した原因により、特に青色光を受光する場合に大きな問題が生じる。
【００２０】
第１の問題は、分割Ｐ領域２８０６の適正なＰ型不純物濃度の許容範囲が限定されることである。分割Ｐ領域２８０６のＰ型不純物濃度が高すぎると、実験的に青色の受光感度が減少することが分かっている。前述したように、受光感度減少に伴う出力電圧低下を補償するためにＰＤ後段に接続した増幅回路でＰＤの出力信号を増幅すると、ＰＤに接続したトランジスタの帰還抵抗が必然的に大きくなり、その結果、ＰＤの応答帯域が減少する。一方、分割Ｐ領域２８０６のＰ型不純物濃度が低いと応答帯域が低下する。その原因は、分割Ｐ領域２８０６で発生した光キャリアが伝導する分割Ｐ領域２８０６の抵抗が大きくなるからである。
【００２１】
第２の問題は、表面から見た分割Ｐ領域２８０６の幅が広いため、青色光に対する応答帯域が著しく低下することである。また、分割Ｐ領域２８０６の幅が狭いと分割した４つのＰＤを電気的に十分に分離できないため、良好なサーボ機能を発揮することができないといった問題も生じる。そのため従来例では、少なくとも分割Ｐ領域２８０６の幅を２μｍ以上、且つ、８μｍ以下にしなければならず、分割Ｐ領域幅の許容幅が限定される。青色光の場合、分割Ｐ領域２８０６の中央で発生した光キャリアが横方向に拡散する過程が応答速度を制限してしまう。また、分割Ｐ領域２８０６とＮ−Ｓｉ層との間に新たな電気容量が発生することも、ＰＤの動作速度を低下させる要因になる。
【００２２】
第３の問題は、分割Ｐ領域２８０６のＰ型不純物濃度と幅および深さを再現性よく最適値に制御するのが難しく、製造コストが高くなることである。Ｐ型不純物濃度Ｎｐは１×１０１９ｃｍ−３≦Ｎｐ≦２×１０１９ｃｍ−３が望ましく、Ｐ型不純物濃度の許容範囲が狭い。分割Ｐ領域２８０６をＰ型不純物の拡散で形成した場合、分割Ｐ領域２８０６の幅および深さは拡散条件に大きく依存するために精度よく制御できず歩留まりが低下しやすい。
【００２３】
第４の問題は、書き込み系の光ディスク装置などに使用される光強度の強いレーザ光に対して、応答速度の低下が生じることである。特に青色光では吸収長が短いため、入射光強度が強いと、光キャリア密度が高くなり、応答劣化が生じやすい。その理由は、光キャリア密度が高いと、光キャリアが作る内部電界がＰＤの逆バイアス電界を打ち消すために、キャリアの走行速度が低下するからである。
【００２４】
青色光のような短波長光に対しても感度の優れた多分割横型半導体受光素子が特許文献３に記載されている。この半導体受光素子は、図３１に示すように、素子中央に十字形状のＮ型低抵抗拡散層３１０５が形成されて、このＮ型低抵抗拡散層３１０５によって高抵抗基板３１０６が４つの領域に区画されている。区画された各領域にはＰ型低抵抗拡散層３１０１、Ｐ型低抵抗拡散層３１０２、Ｐ型低抵抗拡散層３１０３、Ｐ型低抵抗拡散層３１０４がそれぞれ形成され、Ｎ型低抵抗拡散層３１０５とＰ型低抵抗拡散層３１０１〜３１０４で挾まれた部分が受光部となり、４つの受光部を持つ４分割横型ＰＤとなっている。十字形状のＮ型低抵抗拡散層３１０５は４つの受光部によって共有されている。このような多分割横型ＰＤは、受光部表層には不純物拡散層が無く、高抵抗基板が受光部になっているので、青色光のような短波長光に対しても優れた感度を有するが、上述した問題点は解決できていない。なぜなら、図３１から分かるように、ＰＤ中央に十字形状のＮ型低抵抗拡散層３１０５（図２８の分割Ｐ領域に相当する）が形成されているので、図２８のＰＤと同様、入射光が十字形状のＮ型低抵抗拡散層３１０５にも入射してしまうため、これまでに指摘してきたような様々な問題が生じるからである。
【００２５】
本発明の目的は、上述の問題点を解決し、青色光を含む多波長光源を用いた書き込み型光ディスクにも対応した小型、高感度、高速な半導体受光素子及び半導体光集積素子（ＰＤＩＣ）を低コストで提供することにある。
【課題を解決するための手段】
【００２６】
本発明は、下記の特徴を有する半導体受光素子、並びに、トランジスタ等の半導体素子で構成された信号処理回路等の電子回路と半導体受光素子とが同一基板にモノリシックに集積された半導体光集積素子（ＰＤＩＣ）である。即ち、本発明の半導体受光素子は、動作時に空乏層が形成された受光層の電位分布が少なくとも一つの鞍点を有する半導体受光素子である。さらに、本発明の半導体受光素子は、動作時に空乏層が形成された受光層の電界が受光層表面に平行で、光キャリアが受光層の表面に平行な水平方向に移動する横型の半導体受光素子である。
【００２７】
本発明の半導体受光素子は、互いに向かい合う少なくとも１組のＮ型半導体層と、互いに向かい合う少なくとも１組のＰ型半導体層が、お互いに同一平面上で交差して、受光層に形成された構成とすることで鞍点を有する電位分布、所謂、鞍形電位分布が形成される。典型的には、動作時に空乏層が形成される受光層における電位の鞍点が形成される部位、即ち、受光層表面(受光面)の中心、所謂、ＰＤ中心、を通る受光面上の直交する２つの直線に関して、互いに向かい合う二つのＰ型半導体層及び互いに向かい合う二つのＮ型半導体層がそれぞれ線対称に配置されている。
【００２８】
受光層は、真性半導体層又は動作時に空乏層が形成される程度に不純物濃度が低い低濃度の半導体層（便宜上、真性半導体層と低濃度半導体層（所謂、Ｐ−型半導体層又はＮ−型半導体層）をまとめてＩ型半導体層と記す）で構成されている。受光層の表面、即ち、受光面において鞍点形成部位（ＰＤ中心）を挟んで向かい合う１組のＰ型半導体と１組のＮ型半導体とで囲まれる鞍点形成部位近傍の領域(ＰＤ中心近傍)は、光が入射する受光部である。受光部は、動作時は空乏層が形成されており、その領域は入射光ビームの径以上の大きさを有する。即ち、本発明の半導体受光素子は、受光層に形成した、向かい合うＰ型半導体層同士間及びＮ型半導体層同士間の間隔の最小値が、円形断面形状の入射光の径と同じ又はそれより大きい特徴を有する半導体受光素子である。
【００２９】
通常、断面が円形状の光ビームの径は、光ビーム光強度分布における光強度が最大値の１０％となる部位における径のことである。まれに光強度が０となる部位の径を光ビームの直径とすることもある。本発明ではどちらを光ビームの径としてもよい。因みに、前者の光りビーム径と後者の光ビーム径を区別して受光部の大きさを記述すれば、「向かい合うＰ型半導体層同士間及びＮ型半導体層同士間の間隔の最小値が、断面が円形状の入射光の光強度が最大値の１０％となる径と同じ又はそれより大きい、或いは、入射光の直径と同じ又はそれより大きい」となる。
【００３０】
本発明はさらに、上記鞍形電位分布を有する半導体受光素子において、動作時に空乏層が形成される受光層に、ＰＤ中心を間に挟んで形成された２つの対向したＰ型半導体層あるいは２つの対向したＮ型半導体層のいずれか一方の導電型の半導体層が複数に分割されている特徴を有し、互いに隣接するＰ型半導体層とＮ型半導体層の各組合せそれぞれから入射光の受光面でのスポット形状に応じて変化する電流を取り出す構成を有している。
【００３１】
さらに本発明は、動作時に空乏層が形成される受光層に形成された互いに対向した２つのＰ型半導体層と互いに対向した２つのＮ型半導体層、所謂、最表面のＰ型とＮ型の半導体層の厚みを制御することで、入射光の波長に応じて高感度かつ高速なＰＤを実現できる特徴がある。具体的には、青色光のように侵入長の短い短波長光を受光する半導体受光素子では、Ｐ型とＮ型の半導体層の厚みを青色光の侵入長程度（侵入長の１倍〜２倍程度が望ましい）に薄くし、動作時に空乏層が形成される受光層の浅い位置に２つの対向したＰ型と２つの対向したＮ型の半導体層を設けた構成とする。侵入長の長い赤色光や赤外光を受光する半導体受光素子では、Ｐ型とＮ型の半導体層の厚みを赤色光や赤外光の侵入長と同程度（侵入長の１倍〜２倍程度が望ましい）に厚くして、受光層の表層から深い位置にまで２つの対向したＰ型と２つの対向したＮ型の半導体層を設けた構成とする。また、本発明の半導体受光素子は、受光層に形成したＰ型とＮ型の半導体層の厚みを入射光の波長に応じて切り替え、多波長に対応できる半導体受光素子でもある。具体的には、受光層の表層部に青色光の侵入長と同程度の深さまで、即ち、浅い位置に２つの対向したＮ型半導体層と２つの対向したＰ型半導体層を形成し、これら半導体層の下に、これら半導体層と同じ導電型で、赤色光または赤外光の侵入長と同じ程度の厚さの厚い半導体層を、表層部の浅い位置に形成した半導体層と電気的に分離して、受光層の深部に形成した構成の半導体受光素子である。各波長に応じた出力信号は、表層部の浅い位置に形成した半導体層からの出力と、受光層深部に形成した厚い半導体層からの出力を切り替えスイッチにより切り替えて取り出す。青色光による信号電流は、表層部の浅い位置に形成した半導体層から取り出す。赤色光や赤外光による信号電流は、表層部の浅い位置に形成した半導体層と内部に形成した厚い半導体層との両方から取り出す。即ち、青色光を受光する際には、受光層の表層部に浅く形成されたＰ型、Ｎ型半導体層間への逆バイアス印加により薄い空乏層を受光層表層部に形成し、赤色光或いは赤外光を受光する際には、受光層表層部に浅く形成されたＰ型、Ｎ型半導体層間への逆バイアス印加と、受光層の深い位置に形成されたＰ型、Ｎ型半導体層への逆バイアス印加とにより厚い空乏層を受光層内部にまで形成し、入射光の波長に応じて、半導体層内に形成する空乏層の厚さを切り替えて受光する。
【００３２】
本発明の半導体受光素子は横型半導体受光素子であるため、基本的には低静電容量で、且つ、高速動作が可能であるが、電位の鞍点形成部位近傍の電界強度が弱いため高速動作が制限される欠点がある。下記三つの本発明の半導体受光素子はその欠点を改善するための構造を有している。その一つは、受光層に設けたＮ型半導体層とＰ型半導体層の形状を、電位の鞍点が形成される部位(ＰＤ中心)に向かう方向に突起を有する形状とし、Ｎ型、Ｐ型の各半導体層間の距離を近づけることによって電位の鞍点形成部位近傍の電界強度を増大させ、光キャリアのドリフト速度劣化を低減した構成の半導体受光素子である。二つ目は、受光層の鞍点形成部位近傍表面に遮光部材を設置して、電位の鞍点形成部位近傍に光が入射するのを阻止し、電位の鞍点形成部位近傍での光キャリアの発生を抑制した構成の半導体受光素子である。三つ目は、断面形状が円形状の光ビームを、中心部の光強度が弱く、周辺部の光強度が強い断面形状の光ビームに変換する光ビーム形状変換器を、受光層の電位の鞍点形成部位上部に設け、鞍点形成部位近傍での光キャリアの発生を抑制した構成の半導体受光素子である。上記のように、電位の鞍点が形成されるＰＤ中心部の電界が弱い部分をさけ、ＰＤ中心周辺部の電界が強い領域に光ビームが照射される構成にすることで、光キャリアが電界の強い領域でドリフト移動し、高速応答が可能になる。
【００３３】
本発明の半導体光集積素子（ＰＤＩＣ）は、複数の半導体受光素子を有する構成、又は、一つ又は複数の半導体受光素子と、半導体受光素子からの出力信号を処理する電子回路とを有する構成であって、ＰＤＩＣを構成する、少なくとも一つの半導体受光素子が、受光層の電位分布が少なくとも一つの鞍点を有する、上述の半導体受光素子であることを特徴としている。
【００３４】
電子回路は、少なくとも、半導体受光素子からの出力電流を増幅し、且つ、電圧に変換する増幅回路と、増幅回路からの出力信号を処理して情報検知信号を取り出す情報信号処理回路と、増幅回路からの出力信号を処理してフォーカス誤差検知信号を取り出すフォーカス誤差検知回路を有することを特徴としている。
【００３５】
本発明のＰＤＩＣは、光が入射する受光部を有する受光層中に、向かい合う１組のＰ型半導体層と、向かい合う１組のＮ型半導体層とがお互いに交差して配置され、且つ、前記Ｐ型半導体層とＮ型半導体層の内の少なくとも何れか一方の導電型の半導体層が２分割された半導体受光素子と、前記半導体受光素子の互いに隣接するＰ型半導体層とＮ型半導体層の組合せから得られる４つの出力電流を個別にそれぞれ増幅し、且つ、電圧に変換する４つの増幅回路、前記４つの増幅回路からの出力電圧から情報検知信号を出力する情報信号処理回路、前記４つの増幅回路からの出力電圧からフォーカス誤差検知信号を出力するフォーカス誤差検知回路を有する電子回路とを具備したことを特徴としたＰＤＩＣである。
【００３６】
本発明のＰＤＩＣの電子回路はバイポ−ラ・トランジスタでもＣＭＯＳトランジスタも適用可能である。ＣＭＯＳトランジスタを用いた場合、従来のバイポ−ラ・トランジスタを有するＰＤＩＣより小型でかつ省電力となる。電子回路をＣＭＯＳトランジスタで構成したＣＭＯＳ型ＰＤＩＣではさらにチップサイズも小さくできるので、安価なＰＤＩＣが得られる。電子回路をＣＭＯＳトランジスタとバイポ−ラ・トランジスタを組み合わせて構成しても差し支えない。
【００３７】
上述した本発明の半導体受光素子は、互いに向かい合う少なくとも１組のＮ型半導体層と、互いに向かい合う少なくとも１組のＰ型半導体層が、お互いに同一平面上で交差して、受光層に形成されており、動作時に受光層に鞍点を有する鞍形電位分布が形成できる。このため、Ｐ型半導体層とＮ型半導体層の組み合わせから２つの電流を独立に取り出すことができる。ここで、２つの対向したＰ型半導体層あるいは２つの対向したＮ型半導体層のいずれか一方の導電型の半導体層を２分割した構成にすると、互いに隣接するＰ型、Ｎ型半導体層の組み合わせから４つの電流を独立に取り出せる、所謂、４分割受光素子となる。このため、本発明の半導体受光素子を光ピックアップ装置に用いると、一つの半導体受光素子で、光ディスクからの情報の読み取りと、光ディスクと半導体受光素子との距離を一定に保つためのフォーカス誤差検知が可能になる。
【００３８】
本発明の半導体受光素子は、受光層の電位分布が少なくとも一つの鞍点を有し、電界が基板に平行、所謂、光キャリアが受光層の表面に平行な水平方向に移動する横型であるため、入射する青色光の光強度が大きい高入力時の応答劣化が小さい。なぜなら、青色光は侵入長が短いので縦型半導体受光素子（光キャリアが半導体層の厚さ方向、即ち、基板に垂直方向に移動するタイプの半導体受光素子）では、半導体表層に高密度の光キャリアが発生し、その光キャリアによる電界が外部から加えられる逆バイアス電界を局所的に打ち消すため、応答劣化が顕著に生じる。しかし、横型半導体受光素子では光キャリアが走行する横方向に光キャリアが広がって発生するため、青色光の高光入力時の応答劣化が極めて小さい。それに加えて、半導体受光素子に入力される光ビームの断面積を従来の半導体受光素子よりも大きくできるため、受光面における光キャリア密度が低減し、書き込み系の光ディスク装置などに使用される光強度の強いレーザ光に対しても、応答速度の低下が生じない。特に侵入長が短い青色光での効果は顕著である。
【００３９】
また、本発明の半導体受光素子は横型半導体受光素子である特徴により、受光層に同じ導電型半導体層同士を互いに対向配置して形成されるＰ型、Ｎ型半導体層の、間隔を広く、且つ、層厚を薄くすれば空乏層幅を広く、且つ、薄くできるため、静電容量を小さくできる。その結果、本発明の半導体受光素子は、半導体受光素子に接続した増幅回路の帰還抵抗の抵抗値が大きくても、半導体受光素子のＣＲ積が小さいため、応答速度が速い。
【００４０】
本発明の半導体受光素子は、光が入射する受光部にはＰ型、Ｎ型半導体層がない上、受光部に形成される空乏層を薄くできるので、特に、高速応答が要求される青色光に対して有利である。ＰＮ接合又はＰＩＮ接合の構造を最適化（例えば、接合容量が小さくなる半導体層形状、空乏層厚と幅等）することで青色光、赤色光、赤外光の各波長の光に対して３００ＭＨｚ以上の高帯域特性が得られる。
【００４１】
本発明の半導体受光素子は、入射光ビームの照射部（受光部）を中心にＰ型半導体層とＮ型半導体層が交互に対向配置された構成であるため、光ビームの断面形状が楕円化した場合でも直接空乏層に光を受けることができる。その結果、フォーカス制御時でも感度や応答速度が劣化しない。また、従来の半導体受光素子は８０μｍ角程度の大きさであったが、本発明の半導体受光素子は１０μｍ角程度に小型化できる利点がある。さらに、本発明の半導体受光素子は、従来の４分割半導体受光素子と同様に、入射光の照射部の形状変化により４つの出力電流が変化する構造である。そのため、本発明の半導体受光素子は、新規な構造であるにも関わらず、従来と同様の信号検出系が使えるので、本発明の半導体受光素子を光ピックアップ装置に用いても、新たなＩＣ設計費用が掛からずに、従来通りのフォーカシング制御あるいはトラッキング制御ができる。
【００４２】
従来の半導体受光素子では、光キャリアがＰ型半導体層やＮ型半導体層を構成する不純物層でも発生するため、不純物層から空乏層まで拡散するのに時間を要するために応答速度が低下する。特に青色光の場合、侵入長が短いので従来の半導体受光素子では、光キャリアが表面の不純物層でのみ発生し、空乏層まで拡散する時間を要するために応答速度の低下が顕著である。また、空乏層に達する前に不純物層で光キャリアが再結合により消滅するので感度も低下する。本発明の半導体受光素子は、入射光ビームの照射部、即ち、受光部が、Ｉ型半導体層であるため、入射光ビームが直接空乏層に入るので、従来の半導体受光素子で見られるような光キャリアが不純物層を拡散するために生じる応答速度の低下や、不純物層での光キャリア消滅による感度の低下がなく、高感度である。
【００４３】
受光層であるＩ型半導体層に形成したＮ型半導体層とＰ型半導体層の層厚としては、例えばその不純物濃度が５×１０１５ｃｍ−３以上、且つ、５×１０１９ｃｍ−３以下である厚さを層厚と考えればよい。この時、Ｎ型半導体層とＰ型半導体層の層厚を最表面層厚と呼ぶと、最表面層厚は垂直方向の空乏層厚とほぼ等しくなり、量子効率や応答速度等は最表面層厚に依存する。最表面層厚は厚いほど量子効率が高くなるが、応答速度は低下する。最表面層厚として光の侵入長の１．５倍程度の値を見込めば、９０％以上の高い量子効率が得られる。従って、量子効率と応答速度の両方が満足できる妥当な最表面層厚は光の侵入長の１〜２倍程度である。青色光に対しては、最表面層厚を０．１０μｍ〜１μｍ、より好ましくは０．２０μｍ〜０．４μｍであれば最適な特性が得られる。青色光に対しては最表面層厚が０．３５μｍ以上あれば、殆ど１００％に近い量子効率が得られる。赤色光に対しては、最表面層厚が３μｍ〜７μｍ、より好ましくは４．５μｍ〜５．５μｍであれば最適な特性が得られる。赤外光に対しては、最表面層厚が７μｍ〜１３μｍ、より好ましくは９μｍ〜１０μｍであれば最適な特性が得られる。また、最表面層厚の許容範囲が比較的緩く（許容範囲が広い）、イオン打ち込み等による不純物濃度分布の制御が厳しくないので、トランジスタ等の電子素子との集積が容易で、歩留まりが大幅に改善できる。さらに、製造コストを低く抑えることも可能になる。
【発明の効果】
【００４４】
本発明の半導体受光素子は、受光層の電位分布が少なくとも一つの鞍点を有している電位分布であるので、受光層内に形成された電界は受光層表面に平行で、光キャリアが受光層の表面に平行な水平方向に移動する横型ＰＤとなる。このため、入射する光の光強度が大きい高光入力時の応答劣化が小さい。青色光に対しては１ｍＷまでの入射光強度に対しても帯域劣化が生じない。このため、書き込み型光ディスク装置に対応した半導体受光素子としても有用である。
【００４５】
本発明の半導体受光素子は、向かい合う少なくとも１組のＮ型半導体層と、向かい合う少なくとも１組のＰ型半導体層とが同一平面上でお互いに交差して、動作時に空乏層が形成される受光層に設けた構成であるので、下記の効果がある。
（ａ）向かい合う少なくとも１組のＮ型半導体層と、向かい合う少なくとも１組のＰ型半導体層とで囲まれた領域が、光が入射する受光部となり、受光部にはＰ型、Ｎ型半導体層がない。このため、光キャリアはＰ型、Ｎ型半導体層で発生しないので、Ｐ型、Ｎ型半導体層を光キャリアが拡散するために生じる応答速度の劣化がない。また、Ｐ型、Ｎ型半導体層での光キャリアの損失が生じないから量子効率も向上する。特に、Ｐ型、Ｎ型半導体層の影響を受けやすい侵入長の短い青色光に対する応答速度向上、量子効率向上の効果は著しい。
（ｂ）同じ導電型半導体層同士の、間隔を広く、且つ、層厚を薄くすることで空乏層幅を広く、且つ、薄くできるため、静電容量を小さくできる。その結果、本発明の半導体受光素子は、半導体受光素子に接続した増幅回路の帰還抵抗の抵抗値が大きくても、半導体受光素子のＣＲ積が小さいため、応答速度が速い。
（ｃ）空乏層厚が、Ｐ型、Ｎ型半導体層の層厚とほぼ同じ厚さになるから、Ｐ型、Ｎ型半導体層厚を、入射光の侵入長に応じた厚さにすることで青色光を含む多波長光に対応出来る。
【発明を実施するための最良の形態】
【００４６】
本実施形態の半導体受光素子は、動作時に空乏層が形成される受光層の電位分布が少なくとも一つの鞍点を有している。図９に、鞍点を有する鞍形電位分布が形成される本実施形態の半導体受光素子の平面構造と、動作時の等電位線を示す。図中の正方形は、光が入射する受光面の平面形状を示しており、動作時に空乏層が形成されている、真性半導体又は低濃度半導体（便宜上、Ｉ型半導体層９０５とする）で構成された受光層である。
【００４７】
本実施形態の半導体受光素子は、図９に示すように、互いに向かい合う少なくとも１組のＮ型半導体層９０２、９０４と、互いに向かい合う少なくとも１組のＰ型半導体層９０１、９０３が、受光面内でお互いに交差してＩ型半導体層９０５で成る受光層に配置・形成されている。即ち、Ｎ型半導体層９０２、９０４とＰ型半導体層９０１、９０３は、半導体受光素子の中心９００（受光面の中心）を対称の中心として、同じ導電型の半導体層同士が点対称に配置された平面配置になっている横型のフォトダイオード（ＰＤ）である。なお、横型ＰＤとは光キャリアが基板に対して水平な方向に走行するＰＤである。Ｎ型半導体層９０２、９０４とＰ型半導体層９０１、９０３の、受光面に向かって見た半導体受光素子中心側の輪郭の形状は双曲線形状に形成してある。しかし、必ずしも双曲線形状にする必要はない。
【００４８】
Ｎ型半導体層９０２とＮ型半導体層９０４の電位を＋Ｖ、Ｐ型半導体層９０１とＰ型半導体層９０３の電位を−ＶとしてＰＤに逆バイアスを印加したとき、Ｎ型半導体層９０２、９０４とＰ型半導体層９０１、９０３に囲まれた領域（Ｉ型半導体層９０５）に形成される等電位線９０８の、受光面に向かって見た受光面上の平面形状は、図９に示すように、双曲線形状になり、半導体受光素子の中心９００に電位分布の鞍点が形成される。
【００４９】
図１０に、逆バイアスが印加された動作時における本実施形態（図９）のＰＤの電位分布を示す。図１０中、縦軸は電位φ、横軸は受光面上の位置を示す座標軸で、図９中、受光面上のＰＤ中心９００を原点Ｏ（０、０）、受光面上のＮ型半導体層の方向（図の横方向）をＸ軸（図中右方が正、左方が負）、原点を通り受光面上でＸ軸に直交した軸、即ち、受光面上のＰ型半導体層の方向（図の上方向）をＹ軸（図中上方が正、下方が負）としてある。Ｎ型半導体層とＰ型半導体層を図９に示すように配置した本実施形態ＰＤは、図１０に示すように、Ｎ型半導体層とＰ型半導体層に囲まれた領域に鞍形の電位分布が形成される。図１０の電位分布によれば、ＰＤ中心は、Ｙ軸方向に正の曲率（上に凸）、Ｘ軸方向に負の曲率（下に凸）の電位分布を有しており、鞍形の電位分布の鞍点になっていることが分かる。
【００５０】
図９に、ＰＤ中心部近傍で生じた光キャリアである電子ｅと正孔ｈが、電気力線に沿って運動する様子が矢印で示されている。ＰＤ中心部近傍で生成した電子−正孔対の内、電子ｅは最寄りのＮ型半導体層へ、正孔ｈは最寄りのＰ型半導体層へ移動する。従来のＰＤ（例えば図２９のＰＤ）では、Ｉ型半導体層で成る受光層（図２９のＰＤではＩ−Ｓｉ層２９０２）に形成された空乏層内の電気力線は直線であるため、発生した電子と正孔の走行する方向は１８０度反対向きである。それに対し、本実施形態のＰＤは、受光層に形成された空乏層内の電気力線が双曲線などの曲線であるため、発生した電子と正孔の走行経路は曲線であり、その方向は、図９にも示す通り、必ずしも１８０度反対向きではない。本実施形態のＰＤでは主に、空乏層内の電界は水平方向、即ち、基板に平行な方向であるため、光キャリア、即ち、電子と正孔は受光層内で水平方向に走行する。通常光ディスクに用いられる光ビーム直径は５μｍ程度と小さいので、空乏層の縦横の幅、即ち、Ｎ型半導体層とＰ型半導体層で囲まれたＰＤ中心近傍の領域の縦横の幅を５μｍないしは５μｍ〜１５μｍ程度に設定しておけば、光ビームを空乏層に直接入射できる。
【００５１】
単に光信号を受光する普通のＰＤとして用いる場合は、図９に示したＰ型半導体層のように、Ｎ型又はＰ型半導体層を分割しなくてもよい。しかし、光ピックアップ装置の情報読み取り用兼フォーカス制御用ＰＤとして用いる場合は、信号処理をする上で、Ｎ型又はＰ型半導体層を２分割するのが望ましい。図９では二つのＮ型半導体９０２、９０４が、内部電界を大きく変えないように２分割されており、Ｉ型半導体層９０５を間に挟んで隣接するＰ型半導体９０１、９０３と２分割された二つのＮ型半導体層との組み合わせから４つの出力電流が得られる。入射光の断面形状が円形からＰＤの対角線方向を主軸とする楕円形に変化した場合は、４つの電流の大きさは変化する。本発明では光ビームが楕円形に変化しても、空乏層に直接入射できる構造になっているため、感度低下が生じない特徴を有する。
【００５２】
次に、ＰＤの内部電界と静電容量について説明する。図１０の電位分布は鞍形状であり、ＰＤの中心は電位ゼロの鞍点となっている。ここで図９に示すようにＸ軸とＹ軸を定め、Ｎ型半導体層９０２の中心側の端部のＸ座標をＲ、Ｎ型半導体層９０２の外側（受光面の縁）のＸ座標をｘとする。具体的には、例えば、Ｒ＝５μｍ、ｘ＝１０μｍである。深さ方向をＺ軸とする。図９の双曲線形の電位分布φは
φ（ｘ，ｙ，ｚ）＝（ｘ２−ｙ２）Ｖ／Ｒ２
と表せる。点（±Ｒ，０）での電位はＶ、点（０，±Ｒ）での電位は−Ｖである。Ｐ型半導体層とＮ型半導体層の厚さをΔＺとして、深さ方向には０＜ｚ＜ΔＺの範囲を考える。
Ｎ型半導体層の電位を＋Ｖ、Ｐ型半導体層の電位を−ＶとしてＰＤに逆バイアスを与えた時の空乏層内の任意の位置（ｘ、ｙ、ｚ）における電界Ｅ（ｘ，ｙ，ｚ）は、
Ｅ（ｘ，ｙ，ｚ）＝−ｇｒａｄφ（ｘ，ｙ，ｚ）
と表せる。
【００５３】
素子の静電容量をＣとすると、電界のエネルギーは
2008053583.tif 000003
【００５４】
と表せる。ここで、εは半導体の誘電率である。
【００５５】
深さΔＺの領域の８分の１サイズの静電容量をＣ１／８とすると、
2008053583.tif 000004
【００５６】
である。これを計算するとＰＤの静電容量Ｃは
2008053583.tif 000005
【００５７】
と表せる。ここでは静電容量Ｃを計算するために、双曲線形の電位分布を仮定したが、Ｐ型半導体層とＮ型半導体層の形状が別の形であっても、Ｐ型半導体層とＮ型半導体層が図９に示すような配置であれば、内部に少なくとも１つの鞍点を有する電位分布が得られる。後述する実施例の様に、光ビームが照射されない周辺部（図９、円Ｓで囲まれた領域）のＰ型半導体層とＮ型半導体層を削除することで静電容量は上記の式で計算した値の３０％ぐらいまで低減できる。
【００５８】
本実施形態のＰＤは、Ｐ−Ｓｉ層とＮ−Ｓｉ層の配置から分るように、横型ＰＤであるため、接合の面積が極めて小さい。このため、従来例の半導体受光素子よりも一桁速い応答速度で動作する。図１１に、半導体受光素子に接続した増幅器の帰還抵抗が２０ｋΩときの本実施形態のＰＤと従来の半導体受光素子におけるＣＲ帯域の、垂直方向の空乏層厚依存性を示す。なお、図中、横軸は垂直方向の空乏層厚、縦軸はＣＲ帯域で、曲線ａは本実施形態のＰＤの特性、曲線ｂは従来のＰＤの特性である。図１１は、電位の鞍点形成部位であるＰＤの中心から受光面端迄の距離ｘがｘ＝１．５Ｒ（Ｒは、ＰＤの中心からＮ型半導体層端までの距離である（図９参照））の場合を示しており、図１１から分かるように、垂直方向の空乏層厚が６．５μｍまで本実施形態のＰＤの方が高い帯域が得られた。垂直方向の空乏層厚が０．９μｍの場合には１ＧＨｚを超えるＣＲ帯域が得られた。後述の実施例の半導体受光素子ではさらに接合容量を低減した構造を有しているため、さらに、上記の２〜３倍の高い帯域が得られた。さらに、横型ＰＤであるが故に、製造工数も少なく小型にでき、従来の半導体受光素子よりも安価に製造できる（従来の１０％の費用で作製できる）。また、横型ＰＤの特徴として、光スポットの断面積を２０倍に拡大すれば、受光面における光キャリア密度が低減することと、光キャリアが水平方向に分布するため、応答速度を劣化せずに、入射光強度の許容範囲を従来の５０μＷから１０ｍＷまで拡大できる。
【００５９】
以下、実施例にて本発明の半導体受光素子及び半導体光集積素子（ＰＤＩＣ）について詳しく説明する。
【実施例１】
【００６０】
図１に第１の実施例の半導体受光素子の上面図を、図２（Ａ）に図１の切断線Ａ１−Ａ１に沿って切断した断面図を、図２（Ｂ）に切断線Ｂ１−Ｂ１に沿って切断した断面図を示す。図１、図２（Ａ）（Ｂ）に示すように、第１の実施例の半導体受光素子は、Ｓｉ基板２００、Ｉ−Ｓｉ層１００、Ｐ−Ｓｉ層１０１、Ｐ電極１０２、Ｎ−Ｓｉ層１０３、Ｎ電極１０４、Ｎ−Ｓｉ層１０５、Ｎ電極１０６、Ｐ−Ｓｉ層１０７、Ｐ電極１０８、Ｎ−Ｓｉ層１０９、Ｎ電極１１０、Ｎ−Ｓｉ層１１１Ｎ電極１１２、反射防止膜１２０からなる横型ＰＩＮ接合フォトダイオード（ＰＤ）である。
【００６１】
Ｉ−Ｓｉ層１００は、高抵抗なＳｉ基板２００上に結晶成長で形成された、１×１０１３ｃｍ−３〜５×１０１４ｃｍ−３程度の低い不純物濃度の弱いＰ型導電性を有する層厚５μｍ程度のＳｉ層で成る受光層である。Ｐ−Ｓｉ層１０１、１０７とＮ−Ｓｉ層１０３、１０５、１０９、１１１は、Ｉ−Ｓｉ層１００の表面から０．３μｍの深さの範囲に拡散法あるいはイオン打ち込み法で、Ｐ−Ｓｉ層は硼素（Ｂ）を、Ｎ−Ｓｉ層は砒素（Ａｓ）をドーピングして形成した層である。Ｐ−Ｓｉ層上のＰ電極１０２、１０８とＮ−Ｓｉ層上のＮ電極１０４、１０６、１１０、１１２は、Ｐ−Ｓｉ層１０１、１０７及びＮ−Ｓｉ層１０３、１０５、１０９、１１１とそれぞれオーミック接触を形成するＴｉＮあるいはＡｌ（アルミニウム）を用いて形成した電極である。
【００６２】
ＰＤの平面形状、即ち、Ｉ−Ｓｉ層１００で形成された受光面形状は、図示の如く、Ｐ−Ｓｉ層１０１、１０７及びＮ−Ｓｉ層１０３、１０５、１０９、１１１、Ｐ電極１０２、１０８、Ｎ電極１０４、１０６、１１０、１１２を取り囲む正方形で、正方形の１辺の長さは２０μｍである。Ｐ−Ｓｉ層とＮ−Ｓｉ層に内接する正方形の１辺の長さは１０μｍであり、この領域が、光が入射する受光部になる。反射防止膜１２０はＳｉＯ２とＳｉＮを受光面に交互に積層した構造であり、層数を増やし、層厚を最適化することにより青色光から赤外光まで１００％近い高い透過率が実現可能である。
【００６３】
本実施例のＰＤは、図１に示されるように、入射光が照射されるＰＤの中心１０の周囲にＰ−Ｓｉ層（Ｐ領域）とＮ−Ｓｉ層（Ｎ領域）が交互に、且つ、Ｐ−Ｓｉ層同士、Ｎ−Ｓｉ層同士がそれぞれ対向するように配置・形成されている。即ち、２つのＰ型半導体層及び２つのＮ型半導体層を同じ導電型の半導体層同士を、ＰＤ中心１０を対称の中心として点対称に配置してある。点対称に配置した２つのＮ−Ｓｉ層は、隣接するＰ−Ｓｉ層と組み合わせてできるＰＩＮ接合から互いに独立した出力信号を得るために、それぞれＮ−Ｓｉ層１０３とＮ−Ｓｉ層１０５、及び、Ｎ−Ｓｉ層１０９とＮ−Ｓｉ層１１１のように２分割されている。このＮ−Ｓｉ層の分割に伴い、Ｎ−Ｓｉ層上のＮ電極もＮ電極１０４とＮ電極１０６、及び、Ｎ電極１１０とＮ電極１１２のように２分割されている。また、高速化のため静電容量を小さくする目的で、ＰＤ周辺部のＰ−Ｓｉ層とＮ−Ｓｉ層が対向する領域のＰ−Ｓｉ層とＮ−Ｓｉ層が削除されている。即ち、Ｐ−Ｓｉ層とＮ−Ｓｉ層は、正方形の受光面の各辺の中央部のみに形成され、正方形の各辺の端部である正方形四隅近傍領域（図１、円Ｓで囲まれた領域）には形成されていない。Ｐ−Ｓｉ層とＮ−Ｓｉ層が形成されない正方形四隅近傍領域はＩ−Ｓｉ層が露出している。このため、青色光に対してＣＲ特性は１ＧＨｚ〜３ＧＨｚの高帯域特性を有し、応答速度が速いＰＤとなっている。
【００６４】
動作時はＰ−Ｓｉ層とＮ−Ｓｉ層の間に２Ｖ〜４Ｖ程度の逆バイアスを印加した状態で、Ｐ−Ｓｉ層とＮ−Ｓｉ層に囲まれた、ＰＤ中心部（ＰＤ中心１０近傍）のＩ−Ｓｉ層１００に光ビームを照射して受光動作させる。その時、Ｉ−Ｓｉ層１００は空乏化しており、光ビームはＮ−Ｓｉ層とＰ−Ｓｉ層には殆ど照射されないので、光ビームは、Ｐ−Ｓｉ層とＮ−Ｓｉ層には殆ど吸収されずに、全てＩ−Ｓｉ層１００に吸収される。光吸収によりＩ−Ｓｉ層１００で発生した電子−正孔対のうちで正孔は最寄りのＰ−Ｓｉ層へ、電子は最寄りのＮ−Ｓｉ層へドリフト移動する。従来のＰＤではＮ−Ｓｉ層とＰ−Ｓｉ層が対向位置に配置・形成されているために、発生した電子と正孔の移動方向は１８０度反対方向である。一方、本発明のＰＤでは発生した電子と正孔の移動方向は必ずしも１８０度反対方向ではない独自の方向（図９参照）に移動する。例えば、図１のＱ点で発生した電子−正孔対の電子は、矢印ｕの方向に移動し、正孔は矢印ｖの方向に移動する。
【００６５】
上述したように、本実施形態のＰＤは、電界が印加されない十字形状の分割Ｐ領域がなく、光ビームの照射領域（受光部）は空乏化したＩ−Ｓｉ層である。このため、受光面に形成したＮ型半導体層とＰ型半導体層の組み合わせで構成される複数の半導体受光素子の独立性が高く、電流リークやクロスト−クがなく、歩留まりの問題も含めて、既に述べた従来の半導体受光素子の分割Ｐ領域に起因するあらゆる問題が生じない。
【００６６】
図３に本実施例のＰＤの出力配線図を示す。本実施例のＰＤでは、前述したように、隣接するＰＩＮ接合領域から独立した出力信号を得るために、Ｎ−Ｓｉ層が、Ｎ−Ｓｉ層１０３とＮ−Ｓｉ層１０５、及び、Ｎ−Ｓｉ層１０９とＮ−Ｓｉ層１１１のように２分割されている。ＰＤの出力配線は、Ｐ−Ｓｉ層１０１、１０７をグランド端子ＧＮＤに接続し、独立したＮ−Ｓｉ層１０３、１０５、１０９、１１１から個々に得た４つの出力信号を各々のＩ−Ｖ変換差動増幅器で増幅する結線構造を有する。具他的には、各Ｎ−Ｓｉ層表面に形成した４つのＮ電極１０４、１０６、１１０、１１２からの出力電流はそれぞれ第１のＩ−Ｖ変換差動増幅器３０５、第２のＩ−Ｖ変換差動増幅器３０６、第３のＩ−Ｖ変換差動増幅器３０７、第４のＩ−Ｖ変換差動増幅器３０８で電圧信号に変換され、第１の出力電圧端子３０１、第２の出力電圧端子３０２、第３の出力電圧端子３０３、第４の出力電圧端子３０４にそれぞれ電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４という値で出力される。これらの差動増幅器は従来と同等のアナログ回路用のバイポ−ラ・トランジスタを用いたものである。情報読取り用の出力信号Ｖｓとしては、ＰＤを構成する４つのＰＤからの出力信号Ｖ１〜Ｖ４の和である、
Ｖｓ＝Ｖ１＋Ｖ２＋Ｖ３＋Ｖ４
を用いる。一方、フォーカス制御用の出力信号（フォーカス誤差信号）Ｖｆとしては、
Ｖｆ＝Ｖ１＋Ｖ３−Ｖ２−Ｖ４
を用い、出力信号ＶｆがゼロになるようにＰＤが搭載されている光ピックアップの位置がビーム焦点距離を維持するようにフィードバック制御する。４つのＰＤの出力信号Ｖ１、Ｖ２、Ｖ３、Ｖ４の和や差は和算器および減算器の電子回路（図示省略）を用いて出力される。
【００６７】
本実施例のＰＤは、前述したごとく図１に示すように、Ｎ−Ｓｉ層とＰ−Ｓｉ層の形状が同一形状で、且つ、切断線Ａ１−Ａ１、或いは、切断線Ａ１−Ａ１に直交する中心線Ｃ−Ｃに対して線対称である。このため、Ｉ−Ｓｉ層１００に形成された空乏層の電位分布が、図９、図１０に示すように、切断線Ａ１−Ａ１あるいはそれに直交する中心線Ｃ−Ｃに対して線対称であり、且つ、対角線２０及び対角線３０（図１参照）に対しても線対称となる。このような対称性を有する電位分布を持つＰＤに、ＰＤの中心１０に関して少なくとも４回転対称な断面形状の光ビームが入射すると、４つのＮ−Ｓｉ層１０３、１０５、１０９、１１１からの出力電圧は等しくなる。
【００６８】
上記のような電位分布を有する横型ＰＤは中心部の電界が弱い。このため、そこに光が照射された場合に、キャリアのドリフト速度が遅いので、ＰＤの応答帯域が劣化する。この、応答帯域劣化は、ＰＤに照射された光スポットの形状を、中心部の光強度が弱く、周辺部の光強度が強い形状、例えば環状にして、電界強度が弱いＰＤ中心部でのキャリア発生を抑えることにより解消できる。応答劣化解消のために、中心部の光強度が弱く、周辺部の光強度が強い断面形状の光ビームをＰＤに照射するには、円形状断面形状の光ビームを光ビーム形状変換器にて中心部の光強度が弱く、周辺部の光強度が強い断面形状の光ビームに変換すればよい。
【実施例２】
【００６９】
図４に、円形状断面形状の光ビームを、中心部の光強度が弱く、周辺部の光強度が強い断面形状の光ビームに変換する光ビーム形状変換器を備えたＰＤを示す。なお、この実施例のＰＤは、図１に示した第１の実施例のＰＤを用いている。図４におけるＰＤ断面は、図１の切断線Ａ１−Ａ１における断面を示している。
【００７０】
光ビーム形状変換器４０１は、ＰＤに入力される入射光ビーム４０６の断面形状を円形から環状に変換する機能を有する。光ビーム形状変換器４０１は、石英ガラス板などの光学材料に、光ビーム径Ｒよりやや大きい底面径で、且つ、切り込み角度θの円錐形状の穴４０３を設け、石英ガラス板両面に無反射コ−ト膜（図示省略）を施したものである。この光ビーム形状変換器４０１をＰＤの受光面から空気厚ｄ離れた位置に、穴４０３の中心をＰＤの中心に合わせて設置する。これによって入射光を損失することなく、ＰＤに入力される光ビームの断面形状を円形から環状に変えることができる。以下に示すように、光学材料の屈折率に対して切り込み角度θと空気厚ｄを適切に設定することで、環状の外径と内径を制御してＰＤ上に集光でき、Ｐ−Ｓｉ層とＮ−Ｓｉ層で囲まれた受光部の空乏層域内に光ビームを留め、且つ、受光部中心部（ＰＤ中心）に非照射半径ｒの円形の非照射領域４０４を形成することができる。本実施例のＰＤでは、入射光ビームの断面形状を円形から環状に変えたことで、電界強度が弱いＰＤ中心部に入射される光量が減少するので、応答が遅れる電界強度が弱い領域での光キャリアの発生が抑制されるから、応答速度の低減を防止できる。
【００７１】
以下に光ビーム形状変換器の設計例を示す。計算は屈折率に関するスネルの法則を用いて行った。図５に屈折率１．５の石英ガラスで非照射半径ｒが１μｍ、２μｍ、３μｍの場合の、空気厚ｄの切り込み角度θ依存性を示す。今、入射光ビーム径は６μｍであるとし、Ｐ−Ｓｉ層１０１とＰ−Ｓｉ層１０７の間の空乏層幅Ｗ、即ち、Ｐ−Ｓｉ層１０１とＰ−Ｓｉ層１０７との間隔Ｗは１０μｍに設定されている。図５によれば、切り込み角度θ＝４５°、空気厚ｄ＝４μｍに設定すれば、非照射半径ｒ＝２μｍとなり、空乏化したＩ−Ｓｉ層１００の内半径２μｍ〜５μｍの環状の範囲に光が照射される。光ビーム形状変換器の厚さは１０μｍ、青色光の吸収領域４０５は表面から０．３μｍ程度である。
【００７２】
光ビーム形状変換器４０１は、ＰＤを保護するための内部が中空のパッケ−ジ（図示省略）に取り付けられる。光ビーム形状変換器４０１はＰＤの上に被せられ、且つ、パッケ−ジ内部を空気、或いは、窒素などを充填して封止される。これによって光照射部分に樹脂を用いずにＰＤの受光面を保護することができる。また、ＰＤ表面を樹脂で覆わないから、ＰＤ表面を覆った封止用樹脂が青色光によって劣化する問題を回避できる。
【００７３】
光ビーム形状変換器４０１はＰＤに入力される光ビームの断面積を拡大する機能も有する。そのため光ビーム形状変換器４０１は受光部の大きさが異なる情報読取り用ＰＤとトラッキング用ＰＤのどちらにも適用可能である。
【００７４】
光ビーム形状変換器４０１は、ＰＤに入射する光に対して透明な材料であれば、石英ガラス以外の材料も適用可能である。また、石英ガラス板で構成した図４に示した光ビーム変換器を使用せず、ＰＤを封止する封止材に凹型円錐形状の穴を加工して、封止材に光ビーム変換器の機能を担わせてもよい。
【００７５】
光ビーム形状変換器４０１は、図４に示した平板に円錐形状の穴を設けた構造に限定されない。円錐形状の凸形状でも、平板に円錐形状の穴を設けた構造と同様の断面形状の光ビームが得られ、光ビーム形状変換器として適用可能であり、ＰＤの反射膜の直上に凸形円錐形状の材料を取り付けてもよい。また、光ビーム形状変換器の穴の形状或いは凸形状も円錐形状に限定されず、例えば、レンズ状の凹形状あるいは凸形状でも円錐形状の場合と同様の効果がある。さらに、光ビーム形状変換器４０１の表裏のどちらに凹形状あるいは凸形状の加工を施しても、同様の光ビーム形状変換の機能を実現できる。
【００７６】
図６に、第１の実施例のＰＤを図４に示す様に光ビーム変換器と組み合わせたときのＰＤ表面の等電位線とＰＤ表面（受光面）上の光スポット形状を示す。図７には図６のＸ軸上の（Ｙ＝０μｍ）電位プロファイルを示す。図６中、ＰＤの中心１０を原点Ｏとし、横軸をＸ軸、原点Ｏを通りＸ軸に直交する縦軸をＹ軸として座標軸を定めてある。図７の縦軸は電位、横軸は図６に示したＸ軸である。等電位線６０３は、逆バイアス２Ｖを与えた時の等電位線である。光スポットは、図示の如く、非照射領域６０４と環状光照射領域６０５から成る環状で、外周はＰ−Ｓｉ層１０１、１０７とＮ−Ｓｉ層１０３、１０５、１０９、１１１に接している。
【００７７】
Ｐ−Ｓｉ層１０１のＰＤ中心１０（原点Ｏ）に近い方の端の位置はｘ＝５μｍ、Ｐ−Ｓｉ層１０７のＰＤ中心１０に近い方の端の位置はｘ＝−５μｍである。環状光照射領域６０５の内径は２μｍ、外径は５μｍである。従って、図７から分るように、環状光照射領域６０５の電位は０．３５Ｖ〜２．０Ｖである。なお、図７のグラフの傾きは電界強度を表す。図７によれば、環状の光照射領域７０１の電界強度はこの領域でほぼ一定であり、内径が２μｍ以下の領域で電界強度が減少し、内径が１μｍ以下の領域で急速に小さくなり、原点Ｏ、即ち、ＰＤ中心でゼロになることが分る。
【実施例３】
【００７８】
図８に、複数のＰＤから成る本実施例のＰＤＩＣのＰＤの平面配置を示す。本実施例のＰＤＩＣは、Ｐ−Ｓｉ層１０７Ｐ電極１０８、Ｎ−Ｓｉ層１１１Ｎ電極１１２などを備えた情報読取り用ＰＤ８０１の両側に、第１のトラッキング用ＰＤ８０２、第２のトラッキング用ＰＤ８０３を設置した構成である。情報読取り用ＰＤ８０１は、第２の実施例で説明した光ビーム形状変換器（図示省略）を備えた図４に示すＰＤを用いている。第１、第２のトラッキング用ＰＤ８０２、８０３は従来例で説明した図２８〜図３０のＰＤを用いている。情報読取り用ＰＤ８０１には、図４で説明した光ビーム変換器により成形された環状の集光スポットを用いており、図８には焦点がずれた場合の集光スポットが描かれている。焦点が合っている場合は図６の如く環状であるが、焦点がずれた場合の集光スポット８０５の形状は、図８の如く、非照射領域８０４を有する楕円もしくは楕円環形状である。楕円環形状の集光スポットの長軸８０８は、情報読取り用ＰＤ８０１の対角線に一致する。第１のトラッキング用ＰＤ８０２には環状の集光スポット８０６が、第２のトラッキング用ＰＤ８０３には環状の集光スポット８０７が照射される。第１、第２のトラッキング用ＰＤに照射される集光スポット８０６と集光スポット８０７は、環状の光スポットを用いたが、従来用いられている通常の円形状でもかまわない。なお、図８には示さなかったが、このＰＤＩＣにおいては、情報読取り用ＰＤ８０１と第１のトラッキング用ＰＤ８０２と第２のトラッキング用ＰＤ８０３の周囲には、それぞれＮ電極およびＰ電極が取り囲むように形成されており、電極から電子回路（図示省略）へＰＤを避けて立体的に配線が形成されている。
【００７９】
このＰＤＩＣの動作は、第１、第２のトラッキング用ＰＤは前述した従来例と同じであり、読み取り用ＰＤは図３で説明した通りである。また、情報読取り用ＰＤ８０１の電位分布は図６、図７に示す電位分布と同じである。
【００８０】
図８には、１つの情報読取り用ＰＤと２つのトラッキング用ＰＤからなるＰＤ部を示したが、ＰＤの数は必要に応じて増減することができる。また、トラッキング用ＰＤに本発明のＰＤを適用することも可能である。
【実施例４】
【００８１】
図１２に本実施例のＰＤの上面図を示す。この実施例は、Ｐ領域（Ｐ−Ｓｉ層）とＮ領域（Ｎ−Ｓｉ層）の形状を工夫し、電位の鞍点が形成されるＰＤ中心近傍の電界強度が強くなるように改善したＰＤである。
【００８２】
この実施例は、Ｉ−Ｓｉ層１２００、Ｐ−Ｓｉ層１２０１、Ｐ電極１２０２、Ｎ−Ｓｉ層１２０３、Ｎ電極１２０４、Ｎ−Ｓｉ層１２０５、Ｎ電極１２０６、Ｐ−Ｓｉ層１２０７、Ｐ電極１２０８、Ｎ−Ｓｉ層１２０９、Ｎ電極１２１０、Ｎ−Ｓｉ層１２１１、Ｎ電極１２１２、遮光板１２３０、遮光板１２３１を有している。ここで遮光板１２３０、１２３１は、例えばアルミニウムなどの金属から成り、電界のかからないＮ−Ｓｉ層１２０３とＮ−Ｓｉ層１２０５の間、及び、Ｎ−Ｓｉ層１２０９とＮ−Ｓｉ層１２１１の間に光キャリアが形成されないようにするためのもので、Ｎ−Ｓｉ層１２０３とＮ−Ｓｉ層１２０５の間、及び、Ｎ−Ｓｉ層１２０９とＮ−Ｓｉ層１２１１の間を遮光するように形成されている。なお、この遮光板は、通常はＳｉ層表面に形成した反射防止膜上に形成するが、短絡やリーク等の虞がなければＳｉ層上に直に形成してもよい。
【００８３】
本実施例のＰＤは、図示の如く、第１の実施例と異なり、Ｐ−Ｓｉ層およびＮ−Ｓｉ層がＰＤ中心方向に突き出た形状を有する特徴がある。また、Ｎ電極およびＰ電極もＰ−Ｓｉ層、Ｎ−Ｓｉ層の形状に応じてＰＤ中心方向に突き出た形状を有している。この突起部分を除けばＰ−Ｓｉ層、Ｎ−Ｓｉ層の形状は第１の実施例と同じである。また、Ｉ−Ｓｉ層、Ｐ−Ｓｉ層、Ｎ−Ｓｉ層、Ｎ電極、Ｐ電極それぞれの平面配置及び受光面形形状（素子形状）も、図示の如く、図１に示す第１の実施例と同じである。このように、本実施例のＰＤは、Ｐ−Ｓｉ層およびＮ−Ｓｉ層が中心方向に突き出た形状を有するために、ＰＤ中心部の電界が強められ、より高速応答が可能になる。さらに、ＰＤ中心部の電界が強められてＰＤ中心部における応答帯域劣化が軽減するので、通常用いている円形の集光スポット１２４０に対しても、高い応答帯域を実現できる。
【実施例５】
【００８４】
図１３に本実施例の横型ＰＩＮ−ＰＤの上面図を、図１４（Ａ）に図１３の切断線Ｂ１３−Ｂ１３に沿って切断した断面図を、図１４（Ｂ）に図１３の切断線Ａ１３−Ａ１３に沿って切断した断面図を示す。本実施例のＰＤは、Ｐ−−Ｓｉ基板１４００上にエピタキシャル成長したＰ−−Ｓｉ成長層１３００を備え、Ｐ−−Ｓｉ成長層１３００表層部にＰ＋−Ｓｉ層１３０１、Ｎ＋−Ｓｉ層１３０３、Ｎ＋−Ｓｉ層１３０５、Ｐ＋−Ｓｉ層１３０７、Ｎ＋−Ｓｉ層１３０９、Ｎ＋−Ｓｉ層１３１１を備え、Ｐ＋−Ｓｉ層とＮ＋−Ｓｉ層の上にそれぞれＰ電極１３０２、Ｎ電極１３０４、Ｎ電極１３０６、Ｐ電極１３０８、Ｎ電極１３１０、Ｎ電極１３１２を備えている。Ｐ−−Ｓｉ成長層とＰ＋−Ｓｉ層、Ｎ＋−Ｓｉ層の表面には反射防止膜１３２１が形成され、反射防止膜上にＰＤ中心部を覆って遮光膜１３２０が形成されている。各Ｐ＋−Ｓｉ層の下にはＰ＋−Ｓｉ埋め込み層がそれぞれＰ＋−Ｓｉ層に接して形成されている。各Ｎ＋−Ｓｉ層の下にはＮ＋−Ｓｉ埋め込み層がそれぞれＮ＋−Ｓｉ層に接して形成されている。Ｐ−−Ｓｉ成長層１３００、Ｐ＋−Ｓｉ層、Ｎ＋−Ｓｉ層Ｎ電極、Ｐ電極それぞれの平面配置及び平面形状並びに受光面形状（ＰＤ外形形状）は、図１３の如く、図１に示す第１の実施例と同じである。なお、図１４の断面図には、Ｐ−−Ｓｉ基板１４００、Ｐ−−Ｓｉ成長層１３００、Ｐ＋−Ｓｉ埋め込み層１４０１、Ｐ＋−Ｓｉ埋め込み層１４０４、Ｐ＋−Ｓｉ層１３０１、Ｐ＋−Ｓｉ層１３０７、Ｎ＋−Ｓｉ埋め込み層１４０２、Ｎ＋−Ｓｉ層１３０３、Ｐ電極１３０２、Ｐ電極１３０８、Ｎ電極１３０４、反射防止膜１３２１、遮光膜１３２０が描かれている。
【００８５】
本実施例のＰＤはＰ＋−Ｓｉ埋め込み層１４０１とＰ＋−Ｓｉ層１３０１を合わせたＰ＋領域の厚さは５μｍ、Ｎ＋−Ｓｉ埋め込み層１４０２とＮ＋−Ｓｉ層１３０３を合わせたＮ＋領域の厚さは５μｍである。遮光膜１３２０は中央部の電界の弱い領域に光を入射させないために設けられている。遮光膜１３２０の形状は空乏層の電気力線に合わせて決定した。本実施例のＰＤは、ＰＤ中心部に光が入射しないように遮光膜１３２０を設けたので、やや感度が減少するが、通常用いられる円形断面形状の光ビームであっても応答帯域劣化は発生せず、高速化が安価、且つ、簡単に実現できる。このため、入射光ビームの断面形状を環状にする必要はなく、応答帯域劣化を気にすることなく通常の円形断面形状の光ビームが使用できる。なお、入射光ビームの断面形状を環状にすると、遮光膜に光ビームが入射しないので、光の利用効率が向上することは云うまでもない。
【００８６】
赤色光は５μｍ深さ程度までＳｉに侵入するので、Ｐ＋領域及びＮ＋領域の厚さが赤色光の侵入長と同程度の５μｍである本実施例のＰＤは、赤色光およびそれより波長の短い光を高感度かつ高速に受光できる特徴を有する。赤色より長波長の光を受光する場には、Ｐ＋領域とＮ＋領域の厚さをＳｉに対する光の侵入長程度に設定することで感度を向上できる。但し、素子容量はＰ＋領域とＮ＋領域の厚さに比例して上昇し、動作速度が制限される傾向がある。しかしながら光ディスク用途のＰＤの場合、現在のところ、赤外光に対する要求帯域は１００ＭＨｚ程度であり、青色光ほどの高速性を要求されない。従って、本実施例のＰＤで、Ｐ＋領域とＮ＋領域の厚さを、入射光の波長に対して最適に設定することで高性能の光ディスク用ＰＤが得られる。
【００８７】
尚、上述したように、本実施例は赤色光と赤外光を受光する半導体受光素子として構成したが、本実施例の構成で受光感度を落とさずに青色光を受光することも可能である。この場合、多波長光に対応した受光素子として機能するが、Ｐ＋領域及びＮ＋領域の厚さが厚いので青色光に対する応答速度が実施例１のＰＤよりも若干劣る。
【００８８】
遮光膜１３２０の材料は本実施例ではＡｌ（アルミニウム）であり、ＰＤに光を入射させないために０．２μｍ〜５μｍ程度の厚さを有するものを用いた。遮光膜１３２０の材料はＡｌ以外の材料でもかまわない。遮光膜の表面粗さを高めると乱反射しやすくなるので、強い反射光が再びＰＤに入ることを防ぐために、表面粗さを高めたＡｌ薄膜を用いるのが好ましい。
【００８９】
遮光膜１３２０の形状はＰＤ中心部の電界の弱い領域（本実施例では直径１〜２μｍの円形領域）を覆うことのできる形状であれば任意の形状が適用可能である。本実施例の遮光膜１３２０は等電位線で囲まれた４つの角を有する形状であるが、円形あるいは正方形でも代替可能である。遮光膜１３２０の具体的な大きさは、本実施例の場合では、円形状遮光膜の場合は直径が１〜３μｍの円形、正方形状の遮光膜の場合は１辺が１〜３μｍの正方形である。受光感度を極力減らしたくない場合には、遮光膜１３２０の面積は小さい方がよい。集光スポット形状は円形でなくて、環状でもかまわない。
【実施例６】
【００９０】
図１５に本実施例のＰＤの上面図を、図１６に本実施例のＰＤの断面図を示す。図１６の断面図は図１５の切断線Ａ１５−Ａ１５線に沿った断面図で、Ｉ−Ｖ変換差動増幅器等のＰＤの出力配線の一部も同時に図示してある。本実施例のＰＤは多波長用の横型ＰＩＮ−ＰＤ（以下、ＰＤ）である。本実施例のＰＤは、図１５、図１６に示すように、Ｐ−−Ｓｉ基板１５０１、Ｐ−−Ｓｉ成長層１５０２、Ｐ＋−Ｓｉ埋め込み層１５０３、Ｐ−−Ｓｉ成長層１５０４、Ｐ＋−Ｓｉ拡散層１５０５、反射防止膜１５０６、Ｐ電極（Ｐ２）１５０７、Ｐ電極（Ｐ１）１５０８、Ｐ＋−Ｓｉ層１５０９、Ｎ＋−Ｓｉ層１５１０、Ｎ電極（Ｎ１）１５１１、Ｎ電極（Ｎ２）１５１２、Ｎ＋−Ｓｉ拡散層１５１３、Ｎ＋−Ｓｉ埋め込み層１５１４、Ｎ＋−Ｓｉ層１５２０、Ｎ電極（Ｎ１）１５２１、Ｎ電極（Ｎ２）１５２２、Ｎ＋−Ｓｉ拡散層１５２３、Ｎ＋−Ｓｉ埋め込み層１５２４、Ｐ＋−Ｓｉ拡散層１５２５、Ｐ＋−Ｓｉ埋め込み層１５２６、Ｐ電極（Ｐ２）１５２７、Ｐ電極（Ｐ１）１５２８、Ｐ＋−Ｓｉ層１５２９、Ｎ＋−Ｓｉ層１５３０、Ｎ電極（Ｎ１）１５３１、Ｎ電極（Ｎ２）１５３２、Ｎ＋−Ｓｉ拡散層１５３３、Ｎ＋−Ｓｉ埋め込み層１５３４、Ｎ＋−Ｓｉ層１５４０、Ｎ電極（Ｎ１）１５４１、Ｎ電極（Ｎ２）１５４２、Ｎ＋−Ｓｉ拡散層１５４３、Ｎ＋−Ｓｉ埋め込み層１５４４、遮光膜１５５０からなる。各Ｐ＋−Ｓｉ層、Ｎ＋−Ｓｉ層それぞれの平面配置及び形状は図１のＰＤと同じである。出力配線の一部として接地端子ＧＮＤがＰ電極を介してＰ＋−Ｓｉ拡散層１５０５とＰ＋−Ｓｉ層１５０９に接続している。Ｉ−Ｖ変換差動増幅器１５１６は、切り替えスイッチ１５１５、Ｎ電極を経てＮ＋−Ｓｉ層１５１０、Ｎ＋−Ｓｉ拡散層１５１３に接続している。Ｉ−Ｖ変換差動増幅器１５１６の出力は出力電圧端子１５１７から取り出される。入射光ビーム１５１９は、対角線１５５１と対角線１５５２の交点であるＰＤの中心部に垂直に入射する。本実施例のＰＤは情報読取り用ＰＤであるが、これまでの実施例と同じくフォーカス制御用の信号検知も兼ねている。なお、図１５中の正方形は受光面を示している。
【００９１】
Ｓｉ層（Ｎ＋−Ｓｉ層とＰ＋−Ｓｉ層を総称してＳｉ層と記す。以下、Ｓｉ埋め込み層、Ｓｉ拡散層についても同様である。）は、図１６から分るように、Ｓｉ埋め込み層と０．３〜１μｍ離れて、Ｓｉ埋め込み層上方、ＰＤ表層部に設けられ、Ｓｉ埋め込み層と電気的に隔離されている。Ｓｉ埋め込み層上方に設けたＳｉ層は、青色光等の短波長光により生成したキャリアを捕獲するための層で、ＰＤ深部に設けたＳｉ埋め込み層は赤色光や赤外光等の長波長光により生成したキャリアを捕獲するための層である。Ｓｉ拡散層は、Ｓｉ埋め込み層に接続して形成されて、Ｓｉ埋め込み層で得られた信号電流を取り出すための層である。
【００９２】
図１７に本実施例のＰＤを用いたフォーカス制御信号出力回路の概念図を示す。本実施例におけるフォーカス制御信号出力回路は、第１の切り替えスイッチ１７０１、第２の切り替えスイッチ１７０２、第３の切り替えスイッチ１７０３、第４の切り替えスイッチ１７０４、第１のＩ−Ｖ変換差動増幅器１７０５、第２のＩ−Ｖ変換差動増幅器１７０６、第３のＩ−Ｖ変換差動増幅器１７０７、第４のＩ−Ｖ変換差動増幅器１７０８、第１の加算器１７０９、第２の加算器１７１０、減算器１７１１、出力端子１７１２から成り、図１７の如くＰＤに接続して、出力端子１７１２からフォーカス誤差信号電圧（Ｖｆ）を取り出す構成である。
【００９３】
Ｐ＋−Ｓｉ層とＰ＋−Ｓｉ拡散層は接地されており、Ｎ＋−Ｓｉ層またはＮ＋−Ｓｉ拡散層からの独立な４つの電流信号を４つのＩ−Ｖ変換差動増幅器１７０５〜１７０８でそれぞれ増幅し、各電圧信号Ｖ１〜Ｖ４に変える。本実施例の回路では、Ｉ−Ｖ変換差動増幅器で得られた４つの電圧信号Ｖ１〜Ｖ４から、第１の加算器１７０９で（Ｖ１＋Ｖ３）、第２の加算器１７１０で（Ｖ２＋Ｖ４）を得、減算器１７１１でフォーカス誤差信号電圧ＶｆとしてＶｆ＝（Ｖ１＋Ｖ３）−（Ｖ２＋Ｖ４）の値を出力端子１７１２から出力する。情報の読取りに関しては、図１７の減算器１７１１を加算器に置き換えた回路を用い、情報読取り信号電圧としてＶｓ＝（Ｖ１＋Ｖ３＋Ｖ２＋Ｖ４）の値を出力する。上述の如く、情報の読取りと同時にフォーカス誤差信号電圧Ｖｆを検知し、フォーカス誤差信号電圧Ｖｆがゼロとなるように光ピックアップ装置の照射光学系を光ディスクの面振れに対して追従させることでフォーカス制御ができる。なお、２つの信号Ｖｆ、Ｖｓを取り出す回路構成としては、減算器と加算器を並列に設ける構成や、切り替えスイッチで減算器と加算器を切り替えて使用する構成等、光ピックアップ装置の構成に合わせて適宜定めればよい。
【００９４】
図１８に、図１７に示したフォーカス制御信号出力回路の操作方法の第１の説明図を示す。第１の説明図は第６の実施例のＰＤ（図１５、図１６）を用いて青色光等の、侵入長の短い短波長の光を受光する場合の操作法の説明図である。青色光１８００を受光する場合、図１８のように、切り替えスイッチ１５１５をオフにする。図１７を用いて説明すると、青色光を受光する場合は、４つの切り替えスイッチ１７０１〜１７０４をすべてオフにする。このスイッチ切り替えによって、Ｎ＋−Ｓｉ層１５１０とＰ＋−Ｓｉ層１５０９といった最表面のＳｉ層間にのみ空乏層１８１０が形成されて電界が発生し、Ｎ＋−Ｓｉ埋め込み層１５１４とＰ＋−Ｓｉ埋め込み層１５０３といった下層のＳｉ埋め込み層間には空乏層も電界も生じない。この場合、Ｎ＋−Ｓｉ層１５１０とＰ＋−Ｓｉ層１５０９といった最表面のＳｉ層の厚さは０．２５μｍと薄いので、非常に容量が小さい。そのためＧＨｚオーダの高速動作が可能になる。
【００９５】
図１９に、図１７に示したフォーカス制御信号出力回路の操作方法の第２の説明図を示す。第２の説明図は赤外光等、Ｓｉの奥深くまで侵入する侵入長の長い長波長光を受光する場合の操作法の説明図である。赤外光１９００を受光する場合は、図１９のように、切り替えスイッチ１５１５をオンにする。図１７を用いて説明すると、赤外光を受光する場合は、４つの切り替えスイッチ１７０１〜１７０４を全てオンにする。この場合は、Ｎ＋−Ｓｉ層１５１０とＰ＋−Ｓｉ層１５０９といった最表面のＳｉ層間と、Ｎ＋−Ｓｉ埋め込み層１５１４とＰ＋−Ｓｉ埋め込み層１５０３といった下層のＳｉ埋め込み層間に同時に空乏層１９１０が形成されて電界が発生する。表層のＳｉ層（例えばＮ＋−Ｓｉ層１５１０）と埋め込みＳｉ層（例えばＮ＋−Ｓｉ埋め込み層１５１４）とを合わせた層厚は１０μｍであるので、内部で発生する電界は、Ｎ＋−Ｓｉ層１５１０とＮ＋−Ｓｉ埋め込み層１５１４を層厚が１０μｍの一つのＮ＋−Ｓｉ層と看し、Ｐ＋−Ｓｉ層１５０９とＰ＋−Ｓｉ埋め込み層１５０３を層厚が１０μｍの一つのＰ＋−Ｓｉ層と看した場合に等しくなる。これによって赤外光のような１０μｍ近くＳｉ層に侵入する光の場合でも、発生した光キャリアを電流に変えることができるので、高い量子効率が得られる。静電容量は４つの切り替えスイッチをオフにした場合の４０倍（＝１０／０．２５）になる。しかし、本発明のＰＤは空乏層幅を十分広く取ることが容易にできる横型ＰＤなので、従来の縦型ＰＤに比べて静電容量を小さくでき、高速な応答が可能である。
【００９６】
上述したように、本実施例のＰＤは、従来の半導体受光素子では難しかった、青、赤、赤外の三つの波長を含む多波長光を１つの半導体受光素子で高速に受光できる。本実施例のＰＤでは、青色光、赤色光、赤外光の各波長の光に対して３００ＭＨｚ以上の高帯域特性が得られた。また、多波長に対する受光感度も良好で、青色光と赤色光で９５％（０．３Ａ／Ｗ）以上の量子効率、赤外光で９０％以上の量子効率が得られる。さらに、本実施例のＰＤは、Ｐ型領域（Ｐ型半導体層）、Ｎ型領域（Ｎ型半導体層）の形状が容易に変えられ、空乏層の形状を容易に制御できるため、半導体受光素子構造の最適化も容易である。
【００９７】
図２２〜図２７に本実施例（図１５、図１６）のＰＤの製造工程の一例を示す。なお、図２２〜図２７に描いた図はＰＤを製造する各製造工程における製作途中のＰＤ断面図である。なお、この断面図は、図１６と同様、図１５のＡ１５−Ａ１５切断線の部分の断面を示している。
【００９８】
図２２に示す第１の工程において、先ず、不純物が１０１２ｃｍ−３程度に導入された、比抵抗５００ΩｃｍのＰ−−Ｓｉ基板１５０１上に、不純物が１０１３ｃｍ−３程度に導入されたＰ−−Ｓｉ成長層１５０２を成長させたウエハ表面に、ＵＶ露光で開口したフォトレジスト膜２２０１を形成し、イオン注入用のマスクを形成する。次いで、マスクが形成されたＰ−−Ｓｉ成長層１５０２に、ＳｉのＮ型ドーパントである燐２２０２をイオン注入して、厚さ１μｍ、不純物濃度が１０１８ｃｍ−３程度の高濃度のＮ＋−Ｓｉ層２２０３を形成する。
【００９９】
次に、第２の工程では図２３のように、フォトレジスト膜２２０１を除去し、ウエハ表面にＵＶ露光で開口したフォトレジスト膜２３０１を形成し、ＳｉのＰ型ドーパントである硼素（Ｂ）２３０２をＰ−−Ｓｉ成長層１５０２にイオン注入した後に熱処理を加え、注入損傷の回復と注入イオンの電気的活性化を図り、厚さ１μｍ、不純物濃度が１０１８ｃｍ−３程度の高濃度のＰ＋−Ｓｉ層２３０３を形成する。このとき、燐を注入した領域も同時に熱処理されて、注入損傷の回復と注入イオンの電気的活性化が行われる。
【０１００】
第３の工程では図２４のように、フォトレジスト膜２３０１を除去し、ウエハ表面を清浄化した後にエピタキシャル成長法によってＰ−−Ｓｉ成長層１５０４を成長させる。成長中に、Ｎ＋−Ｓｉ層２２０３とＰ＋−Ｓｉ層２３０３の不純物が拡散し、Ｎ＋−Ｓｉ層２２０３はＮ＋−Ｓｉ埋め込み層１５１４に、Ｐ＋−Ｓｉ層２３０３はＰ＋−Ｓｉ埋め込み層１５０３に変化する。得られたウエハ表面にＵＶ露光で開口したフォトレジスト膜２４０１を形成し、燐イオン２４０２の注入を行った後に熱処理を行い、Ｎ＋−Ｓｉ埋め込み層１５１４まで達するＮ＋−Ｓｉ拡散層１５１３を形成する。
【０１０１】
第４の工程では図２５のように、フォトレジスト膜２４０１を除去し、表面にＵＶ露光で開口したフォトレジスト膜２５０１を形成し、開口部に硼素（Ｂ）イオン２５０２の注入を行った後に熱処理を行い、Ｐ＋−Ｓｉ埋め込み層１５０３まで達するＰ＋−Ｓｉ拡散層１５０５を形成する。
【０１０２】
第５の工程では図２６のように、フォトレジスト膜２５０１を除去し、表面にＵＶ露光で開口したフォトレジスト膜２６０１を形成し、開口部に砒素（Ａｓ）２６０２のイオン注入を行った後に熱処理を行い、厚さ０．２５μｍ、不純物濃度が１０１９ｃｍ−３程度のＮ＋−Ｓｉ層１５１０をＮ＋−Ｓｉ埋め込み層１５１４に接しないように形成する。このとき、Ｎ＋−Ｓｉ層１５１０とＮ＋−Ｓｉ埋め込み層１５１４との距離が、０．３〜１μｍ、好ましくは、０．５〜０．８μｍとなるように形成する。
【０１０３】
第６の工程では図２７のように、フォトレジスト膜２６０１を除去し、表面にＵＶ露光で開口したフォトレジスト膜２７０１を形成し、開口部に硼素（Ｂ）イオン注入２７０２を行った後に熱処理を行い、厚さ０．２５μｍで３×１０１８ｃｍ−３程度の不純物イオン濃度のＰ＋−Ｓｉ層１５０９をＰ＋−Ｓｉ埋め込み層１５０３に接しないようにＰ＋−Ｓｉ埋め込み層１５０３から０．３〜１μｍ、好ましくは、０．５〜０．８μｍ離して形成する。この後、フォトレジスト膜２７０１を除去し、各Ｐ＋−Ｓｉ層、各Ｎ＋−Ｓｉ層、各Ｐ＋−Ｓｉ拡散層及び各Ｎ＋−Ｓｉ拡散層にそれぞれ電極（図示省略）を形成するとＰＤができあがる。
【０１０４】
Ｎ型層やＰ型層の形成のために不純物を導入する方法としては、イオン打ち込み法以外に、通常の熱拡散方法やフィルム拡散源を用いる固相拡散方法も用いられる。例えば、固相拡散により不純物を拡散する場合、Ｓｉ基板上のＳｉＯ２にレジスト露光により開口部を設け、硼素（ボロン）の拡散源であるポリボロンフィルム（ＰＢＦ、多結晶硼素膜）を開口部にスピン塗布して形成し、熱処理温度１０００℃〜１１００℃で窒素雰囲気中で１時間熱処理を施し、硼素（ボロン）の拡散処理を行えばよい。Ｎ型不純物拡散源としては燐フィルム、砒素（Ａｓ）フィルム等がある。
【実施例７】
【０１０５】
図２０に第６の実施例のＰＤとＣＭＯＳ系の半導体素子をモノリシックに形成したＰＤＩＣの断面図を示す。なお、ＰＤの断面は図１５の切断線Ａ１５−Ａ１５に沿った部分の断面図である。
【０１０６】
本実施例のＰＤＩＣは、カソ−ド端子２００１、アノ−ド端子２００２を有する第６の実施例のＰＤ２０００とＣＭＯＳトランジスタ２０１１を同一のＳｉ基板に集積した構造を有する。ＣＭＯＳトランジスタ２０１１は、図示の如く、ソース電極２００４、ゲート電極２００５、ドレイン電極２００６、Ｎ＋−Ｓｉ層から成るソース２０１２とＮ＋−Ｓｉ層から成るドレイン２０１３、Ｐ−−Ｓｉ成長層１５０４、ゲート酸化膜２０１０とから成るＮ型ＭＯＳトランジスタと、ソース電極２００７、ゲート電極２００８、ドレイン電極２００９、Ｎ＋−Ｓｉ層から成るウエル層２０１５、ウエル層内に形成されたＰ＋−Ｓｉ層から成るソース２０１４、ウエル層内に形成されたＰ＋−Ｓｉ層から成るドレイン２０１６、ゲート酸化膜２０１０とから成るＰ型ＭＯＳトランジスタで構成されている。２つのＭＯＳトランジスタ間及びＭＯＳトランジスタとＰＤ間はＬＯＣＯＳ（酸化膜）２００３で電気的に分離されている。ＰＤ２０００は、第６の実施例で説明したとおりである。なお、図２０には、ＰＤのＮ＋−Ｓｉ層とＮ＋−Ｓｉ拡散層１５１３にカソード端子２００１が、Ｐ＋−Ｓｉ層とＰ＋−Ｓｉ拡散層にアノード端子２００２が設けて描いてある。
【０１０７】
ＣＭＯＳトランジスタ２０１１は、Ｎ型ＭＯＳトランジスタとＰ型ＭＯＳトランジスタを適宜組み合わせることでスイッチに必要なＮＯＴ回路などの基本演算が構成できる。また、ＭＯＳトランジスタに抵抗などを組み合わせてトランス・インピ−ダンス増幅回路も構成できるので、これらＣＭＯＳトランジスタ２０１１をＰＤと同一基板に形成することで種々の機能を有するＰＤＩＣが得られる。
【０１０８】
ＣＭＯＳトランジスタ２０１１は、ＰＤの光キャリアを走行させる低濃度のＰ−−Ｓｉ成長層１５０４の表層部に形成できるので、ＰＤとの集積が容易である。さらに、ＰＤがＩＣ部、即ち、ＣＭＯＳトランジスタ等から成る電子回路の構造に制限されずに作製できる利点がある。また、ＣＭＯＳトランジスタの低消費電力・低コスト性が活用できる。なお、本実施例のＰＤＩＣは、ＣＭＯＳトランジスタを用いたＬＳＩの製造に通常用いられている公知の技術により製造することができる。
【実施例８】
【０１０９】
図２１に本発明の第６の実施例のＰＤとバイポ−ラ系の半導体素子をモノリッシクに形成したＰＤＩＣの断面図を示す。なお、ＰＤの断面は図１５の切断線Ａ１５−Ａ１５に沿った部分の断面図である。
【０１１０】
本実施例のバイポ−ラ系のＰＤＩＣは、カソ−ド端子２００１、アノ−ド端子２００２を備えた本発明の第６の実施例で示したＰＤ２０００とバイポ−ラ・トランジスタ２１１１を同一のＳｉ基板に集積した構造を有するＰＤＩＣである。バイポ−ラ・トランジスタ２１１１は、図示の如く、ベース電極２１０２、エミッタ電極２１０３、コレクタ電極２１０４、Ｎ＋−Ｓｉ埋め込み層（コレクタ層として機能する）２１０５、Ｎ−−Ｓｉ拡散層２１０６、Ｎ＋−Ｓｉコレクタ拡散層２１０７、Ｐ＋−Ｓｉベース層２１０８、Ｎ＋−Ｓｉエミッタ層２１０９、保護膜２１１０からなり、ＬＯＣＯＳ２１０１によりＰＤ２０００と電気的に分離されている。ＰＤ２０００は、第６の実施例で説明したとおりである。なお、図２１のＰＤには、Ｎ＋−Ｓｉ層とＮ＋−Ｓｉ拡散層１５１３に電極を介してカソード端子２００１が、Ｐ＋−Ｓｉ層とＰ＋−Ｓｉ拡散層に電極を介してアノード端子２００２が接続してある。また、このＰＤＩＣは、バイポ−ラＬＳＩの製造に通常用いられている公知の技術により製造することができる。
【０１１１】
上記、実施例７、実施例８のＰＤＩＣは、それぞれ、半導体素子で構成される電子回路にＣＭＯＳ系、バイポーラ系の一方のみを用いた例であるが、ＣＭＯＳ系、バイポーラ系の両方が混在した電子回路をＰＤと集積したＰＤＩＣとしてもよい。また、実施例７、実施例８では第６の実施例のＰＤを用いたが、ＰＤも、第１、第２又は第４の実施例のＰＤのようにＩ−Ｓｉ層の浅い領域に空乏層が形成されるＰＤと、第５の実施例のＰＤのようにＩ−Ｓｉ層の深い領域に空乏層が形成されるＰＤとを混在させたＰＤＩＣ、或いは、実施例３（図８）のように、本発明の横型ＰＤと従来の垂直型ＰＤを混在させたＰＤＩＣとしてもよい。例えば、吸収長（侵入長）が短い短波長の青色光はＩ−Ｓｉ層の浅い領域に空乏層が形成される横型のＰＤで受光し、吸収長（侵入長）が長い長波長の赤色光や赤外光はＩ−Ｓｉ層の深い領域に空乏層が形成されるＰＤ又は従来の垂直型のＰＤで受光する構成とすることも可能である。このように入射光の波長によりＰＤを使い分けると、広い波長領域にわたって効率良く受光することができる。また、第７の実施例の図と第８の実施例の図では便宜上それぞれＰＤ一つと、トランジスタ（ＣＭＯＳトランジスタ、バイポーラ・トランジスタ）一つが描かれているが、ＰＤとトランジスタの数は実施例の図に描いた数に限定されることなく、必要に応じて適宜増減してよい。例えば、光ピックアップ装置に用いるＰＤＩＣでは、一つの情報読み取り用ＰＤと２つのトラッキング用ＰＤ、及び、各ＰＤに接続した、信号処理用（信号の増幅、加算、減算、比較、電流−電圧変換等）の複数のトランジスタ等のようにＰＤと半導体素子の数は必要に応じて適宜設定すればよい。
【０１１２】
上記実施例１〜８では、ＰＤにはＳｉ材料を用いたが、４族半導体材料あるいは３−５族化合物材料といった他の半導体材料を用いてもよい。また、実施例７、実施例８におけるＰＤＩＣにおいて、半導体素子をＳｉ材料で構成し、ＰＤをＳｉ以外の化合物半導体で構成、或いは逆に、ＰＤをＳｉで構成し、半導体素子を例えばＧａＡｓ等の化合物半導体で構成する等、半導体素子とＰＤを互いに異なる材料で構成してもよい。さらに、実施例１〜８のＰＤは、Ｉ−Ｓｉ層に形成された空乏層における電位分布の鞍点が一つであったが、電位分布の鞍点を複数にして、単一の光ビームだけでなく、複数の光ビームを受光できる構成としてもよい。
【産業上の利用可能性】
【０１１３】
本発明のＰＤは、主に光ディスクなどの情報記録装置に適用するものであるが、一般に多波長かつ高速性が要求される計測用半導体受光素子やセンシング用半導体受光素子といった用途にも適用できる。
【図面の簡単な説明】
【０１１４】
【図１】本発明の第１の実施例のＰＤの上面図。
【図２】図１の切断線Ａ１−Ａ１、Ｂ１−Ｂ１におけるＰＤの断面図。
【図３】本発明の第１の実施例のＰＤの出力配線図。
【図４】本発明の第２の実施例の光ビーム形状変換器を備えたＰＤの概略図。
【図５】光ビーム形状変換器の設計方法を示す図。
【図６】本発明の第２の実施例のＰＤの等電位線と光ビーム断面形状を示す上面図。
【図７】図６のＸ軸上の電位プロファイルを示す図。
【図８】本発明の第３の実施例のＰＤＩＣにおけるＰＤ部の平面配置を示す上面図。
【図９】本発明のＰＤの平面構造と等電位線を示す上面図。
【図１０】本発明のＰＤの電位分布を示す斜視図。
【図１１】本発明のＰＤと従来のＰＤにおけるＣＲ帯域の垂直方向の空乏層厚依存性を示す図。
【図１２】本発明の第４の実施例のＰＤの上面図。
【図１３】本発明の第５の実施例のＰＤの上面図。
【図１４】図１３の切断線Ａ１３−Ａ１３及びＢ１３−Ｂ１３におけるＰＤの断面図。
【図１５】本発明の第６の実施例のＰＤの上面図。
【図１６】図１５の切断線Ａ１５−Ａ１５におけるＰＤの断面図。
【図１７】本発明の第６の実施例におけるフォーカス誤差信号出力回路の概念図。
【図１８】本発明の第６の実施例のＰＤの第１の操作方法を示す図。
【図１９】本発明の第６の実施例のＰＤの第２の操作方法を示す図。
【図２０】本発明の第７の実施例のＰＤＩＣの断面図。
【図２１】本発明の第８の実施例のＰＤＩＣの断面図。
【図２２】本発明の第６の実施例の第１の製造工程の説明図。
【図２３】本発明の第６の実施例の第２の製造工程の説明図。
【図２４】本発明の第６の実施例の第３の製造工程の説明図。
【図２５】本発明の第６の実施例の第４の製造工程の説明図。
【図２６】本発明の第６の実施例の第５の製造工程の説明図。
【図２７】本発明の第６の実施例の第６の製造工程の説明図。
【図２８】従来例のＰＤの上面図。
【図２９】図２８の切断線Ａ２８−Ａ２８におけるＰＤの断面図。
【図３０】従来例のＰＤＩＣのＰＤ部の平面配置図。
【図３１】従来例の横型ＰＤの上面図。
【符号の説明】
【０１１５】
１０    ＰＤの中心
２０    対角線
３０    対角線
１００    Ｉ−Ｓｉ層
１０１    Ｐ−Ｓｉ層
１０２    Ｐ電極
１０３    Ｎ−Ｓｉ層
１０４    Ｎ電極
１０５    Ｎ−Ｓｉ層
１０６    Ｎ電極
１０７    Ｐ−Ｓｉ層
１０８    Ｐ電極
１０９    Ｎ−Ｓｉ層
１１０    Ｎ電極
１１１    Ｎ−Ｓｉ層
１１２    Ｎ電極
１２０    反射防止膜
２００    高抵抗Ｓｉ基板
３０１    第１の出力電圧端子
３０２    第２の出力電圧端子
３０３    第３の出力電圧端子
３０４    第４の出力電圧端子
３０５    第１のＩ−Ｖ変換差動増幅器
３０６    第２のＩ−Ｖ変換差動増幅器
３０７    第３のＩ−Ｖ変換差動増幅器
３０８    第４のＩ−Ｖ変換差動増幅器
４０１    光ビーム形状変換器
４０３    円錐形状の穴
４０４    非照射領域
４０５    青色光の吸収領域
４０６    入射光ビーム
６０３    等電位線
６０４    非照射領域
６０５    環状光照射領域
７０１    光照射領域
８０１    情報読取り用ＰＤ
８０２    第１のトラッキング用ＰＤ
８０３    第２のトラッキング用ＰＤ
８０４    非照射領域
８０５    集光スポット
８０６    集光スポット
８０７    集光スポット
８０８    集光スポットの長軸
９００    ＰＤ中心（座標の原点Ｏ）
９０１    Ｐ型半導体層
９０２    Ｎ型半導体層
９０３    Ｐ型半導体層
９０４    Ｎ型半導体層
９０５    Ｉ型半導体層
９０８    等電位線
１２００    Ｉ−Ｓｉ層
１２０１    Ｐ−Ｓｉ層
１２０２    Ｐ電極
１２０３    Ｎ−Ｓｉ層
１２０４    Ｎ電極
１２０５    Ｎ−Ｓｉ層
１２０６    Ｎ電極
１２０７    Ｐ−Ｓｉ層
１２０８    Ｐ電極
１２０９    Ｎ−Ｓｉ層
１２１０    Ｎ電極
１２１１    Ｎ−Ｓｉ層
１２１２    Ｎ電極
１２３０    遮光板
１２３１    遮光板
１２４０    円形状集光スポット
１３００    Ｐ−−Ｓｉ成長層
１３０１    Ｐ＋−Ｓｉ層
１３０２    Ｐ電極
１３０３    Ｎ＋−Ｓｉ層
１３０４    Ｎ電極
１３０５    Ｎ＋−Ｓｉ層
１３０６    Ｎ電極
１３０７    Ｐ＋−Ｓｉ層
１３０８    Ｐ電極
１３０９    Ｎ＋−Ｓｉ層
１３１０    Ｎ電極
１３１１    Ｎ＋−Ｓｉ層
１３１２    Ｎ電極
１３２０    遮光膜
１３２１    反射防止膜
１４００    Ｐ−−Ｓｉ基板
１４０１    Ｐ＋−Ｓｉ埋め込み層
１４０２    Ｎ＋−Ｓｉ埋め込み層
１４０４    Ｐ＋−Ｓｉ埋め込み層
１５０１    Ｐ−−Ｓｉ基板
１５０２    Ｐ−−Ｓｉ成長層
１５０３    Ｐ＋−Ｓｉ埋め込み層
１５０４    Ｐ−−Ｓｉ成長層
１５０５    Ｐ＋−Ｓｉ拡散層
１５０６    反射防止膜
１５０７    Ｐ電極（Ｐ２）
１５０８    Ｐ電極（Ｐ１）
１５０９    Ｐ＋−Ｓｉ層
１５１０    Ｎ＋−Ｓｉ層
１５１１    Ｎ電極（Ｎ１）
１５１２    Ｎ電極（Ｎ２）
１５１３    Ｎ＋−Ｓｉ拡散層
１５１４    Ｎ＋−Ｓｉ埋め込み層
１５１５    切り替えスイッチ
１５１６    Ｉ−Ｖ変換差動増幅器
１５１７    出力電圧端子
１５１９    入射光ビーム
１５２０    Ｎ＋−Ｓｉ層
１５２１    Ｎ電極（Ｎ１）
１５２２    Ｎ電極（Ｎ２）
１５２３    Ｎ＋−Ｓｉ拡散層
１５２４    Ｎ＋−Ｓｉ埋め込み層
１５２５    Ｐ＋−Ｓｉ拡散層
１５２６    Ｐ＋−Ｓｉ埋め込み層
１５２７    Ｐ電極（Ｐ２）
１５２８    Ｐ電極（Ｐ１）
１５２９    Ｐ＋−Ｓｉ層
１５３０    Ｎ＋−Ｓｉ層
１５３１    Ｎ電極（Ｎ１）
１５３２    Ｎ電極（Ｎ２）
１５３３    Ｎ＋−Ｓｉ拡散層
１５３４    Ｎ＋−Ｓｉ埋め込み層
１５４０    Ｎ＋−Ｓｉ層
１５４１    Ｎ電極（Ｎ１）
１５４２    Ｎ電極（Ｎ２）
１５４３    Ｎ＋−Ｓｉ拡散層
１５４４    Ｎ＋−Ｓｉ埋め込み層
１５５０    遮光膜
１５５１    対角線
１５５２    対角線
１７０１    第１の切り替えスイッチ
１７０２    第２の切り替えスイッチ
１７０３    第３の切り替えスイッチ
１７０４    第４の切り替えスイッチ
１７０５    第１のＩ−Ｖ変換差動増幅器
１７０６    第２のＩ−Ｖ変換差動増幅器
１７０７    第３のＩ−Ｖ変換差動増幅器
１７０８    第４のＩ−Ｖ変換差動増幅器
１７０９    第１の加算器
１７１０    第２の加算器
１７１１    減算器
１７１２    出力端子
１８００    青色光
１８１０    空乏層
１９００    赤外光
１９１０    空乏層
２０００    ＰＤ
２００１    カソ−ド端子
２００２    アノ−ド端子
２００３    ＬＯＣＯＳ（酸化膜）
２００４    ソース電極
２００５    ゲート電極
２００６    ドレイン電極
２００７    ソース電極
２００８    ゲート電極
２００９    ドレイン電極
２０１０    ゲート酸化膜
２０１１    ＣＭＯＳトランジスタ
２０１２    ソース（Ｎ＋−Ｓｉ層）
２０１３    ドレイン（Ｎ＋−Ｓｉ層）
２０１４    ソース（Ｐ＋−Ｓｉ層）
２０１５    ウエル層（Ｎ＋−Ｓｉ層）
２０１６    ドレイン（Ｐ＋−Ｓｉ層）
２１１１    バイポ−ラ・トランジスタ
２１０１    ＬＯＣＯＳ
２１０２    ベース電極
２１０３    エミッタ電極
２１０４    コレクタ電極
２１０５    Ｎ＋−Ｓｉ埋め込み層（コレクタ）
２１０６    Ｎ−−Ｓｉ拡散層
２１０７    Ｎ＋−Ｓｉコレクタ拡散層
２１０８    Ｐ＋−Ｓｉベース層
２１０９    Ｎ＋−Ｓｉエミッタ層
２１１０    保護膜
２８００    Ｎ−Ｓｉ層
２８０１    第１のＮ領域
２８０２    第２のＮ領域
２８０３    第３のＮ領域
２８０４    第４のＮ領域
２８０５    Ｐ型拡散層
２８０６    分割Ｐ領域
２８１０    ＰＤ中心
２９００    Ｓｉ基板
２９０１    Ｐ−Ｓｉ層
２９０２    Ｉ−Ｓｉ層
２９０７    反射防止膜
３００１    情報読み取り用ＰＤ
３００２    第１のトラッキング用ＰＤ
３００３    第２のトラッキング用ＰＤ
３００４    対角線
３００５    集光スポット
３００６    集光スポット
３００７    集光スポット
３１０１    Ｐ型低抵抗拡散層
３１０２    Ｐ型低抵抗拡散層
３１０３    Ｐ型低抵抗拡散層
３１０４    Ｐ型低抵抗拡散層
３１０５    Ｎ型低抵抗拡散層
３１０６    高抵抗基板
【図１】
2008053583.tif 000006
【図２】
2008053583.tif 000007
【図３】
2008053583.tif 000008
【図４】
2008053583.tif 000009
【図５】
2008053583.tif 000010
【図６】
2008053583.tif 000011
【図７】
2008053583.tif 000012
【図８】
2008053583.tif 000013
【図９】
2008053583.tif 000014
【図１０】
2008053583.tif 000015
【図１１】
2008053583.tif 000016
【図１２】
2008053583.tif 000017
【図１３】
2008053583.tif 000018
【図１４】
2008053583.tif 000019
【図１５】
2008053583.tif 000020
【図１６】
2008053583.tif 000021
【図１７】
2008053583.tif 000022
【図１８】
2008053583.tif 000023
【図１９】
2008053583.tif 000024
【図２０】
2008053583.tif 000025
【図２１】
2008053583.tif 000026
【図２２】
2008053583.tif 000027
【図２３】
2008053583.tif 000028
【図２４】
2008053583.tif 000029
【図２５】
2008053583.tif 000030
【図２６】
2008053583.tif 000031
【図２７】
2008053583.tif 000032
【図２８】
2008053583.tif 000033
【図２９】
2008053583.tif 000034
【図３０】
2008053583.tif 000035
【図３１】
2008053583.tif 000036