(57)【要約】【課題】所望の階調電圧を得たい場合に、キャパシタを使用することなく、オペアンプの発振を抑制しつつ、消費電流を抑制して省電力化を図ることができるようにしたガンマ補正回の提供。【解決手段】電圧ホロワを構成する複数のオペアンプＯＰ０〜ＯＰ７は、分圧回路１２の各分圧電圧または分圧回路１３の各分圧電圧を、所望の階調電圧Ｖ０〜Ｖ６３として出力する。オペアンプＯＰ０、ＯＰ７の出力能力を、オペアンプＯＰ１〜ＯＰ６の出力能力に対して相対的に大きくなるようにした。また、オペアンプＯＰ０、ＯＰ７は、可変電流源を含む位相補償回路を備え、その可変電流源は、電流値を可変できるとともに任意の値に設定できるようになっている。【選択図】図１
2008268464.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧を分圧して複数の分圧電圧を生成し、この生成された複数の分圧電圧に基づい
て複数の階調電圧を出力するガンマ補正回路であって、
電圧ホロワからなり、前記複数の分圧電圧のうちの所定の分圧電圧に基づいて前記複数
の階調電圧のうちの前記最上位電圧および最下位電圧をそれぞれ生成する第１オペアンプ
と、
電圧ホロワからなり、前記複数の分圧電圧のうちの所定の分圧電圧に基づいて前記複数
の階調電圧のうち前記最上位電圧と最下位電圧以外の中間電圧を生成する第２オペアンプ
と、を備え、
前記第１オペアンプの出力能力を、前記第２オペアンプの出力能力に対して相対的に大
きくなるようにし、
かつ、前記第１オペアンプは、可変電流源を含む位相補償回路を備え、前記可変電流源
は、電流値を可変できるとともに任意の値に設定できるようになっていることを特徴とす
る請求項１に記載のガンマ補正回路。
【請求項２】
前記第２オペアンプは、
前記中間電圧のうちの最大電圧および最小電圧を生成する第３オペアンプと、
前記中間電圧のうちの最大電圧および最小電圧以外の電圧を生成する第４オペアンプと
、からなり、
前記第３オペアンプの出力能力を、前記第４オペアンプの出力能力に対して相対的に大
きくなるようにしたことを特徴とする請求項１に記載のガンマ補正回路。
【請求項３】
前記可変電流源は、
所定の電流をそれぞれ生成し、電流源として機能する複数の第１トランジスタと、
前記複数の第１トランジスタにそれぞれ直列に接続され、スイッチとして機能する複数
の第２トランジスタと、を備え、
前記複数の第１トランジスタのゲートには所定のバイアス電圧がそれぞれ印加され、前
記複数の第２トランジスタのゲートにはオンオフ信号がそれぞれ印加されるようになって
いることを特徴とする請求項１または請求項２に記載のガンマ補正回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ガンマ補正回路に関し、例えば、表示装置のガンマ特性に応じた階調電圧を
発生するガンマ補正回路（γ補正回路）に関するものである。
【背景技術】
【０００２】
従来のガンマ補正回路としては、例えば図５に示すように、抵抗ＲＡ１〜ＲＡ７からな
る分圧回路２と、抵抗ＲＢ１〜ＲＢ７からなる分圧回路３と、切換スイッチＳＷ０〜ＳＷ
７と、電圧ホロワを構成するオペアンプＯＰ０〜ＯＰ７と、出力側の抵抗ＲＣ１〜ＲＣ５
と、を備えている。さらに、オペアンプＯＰ０、ＯＰ７の発振をそれぞれ抑えるために、
比較的容量値が大きな平滑用キャパシタＣ１、Ｃ２が設けられている。
【０００３】
ここで、抵抗ＲＡ１〜ＲＡ７および抵抗ＲＢ１〜ＲＢ７は、図６に示すように、中間タ
ップを有する抵抗器とセレクタからなり、セレクタにより中間タップの１つが選択できる
ようになっている。また、抵抗ＲＡ１〜ＲＡ７の全体の抵抗値と、抵抗ＲＢ１〜ＲＢ７の
全体の抵抗値とは等しい。
このようなガンマ補正回路では、切換スイッチＳＷ０〜ＳＷ７の切換により、分圧回路
２、３を選択的に使用できる。
【０００４】
オペアンプＯＰ０から得られる階調電圧Ｖ０は、分圧回路２、３のいずれを使用しても
階調用電源１の電圧ＶＤＤとなる。また、オペアンプＯＰ７から得られる階調電圧Ｖ６３
は、同様に分圧回路２、３のいずれを使用してもＶＳＳとなる。一方、オペアンプＯＰ１
〜ＯＰ７の出力端子および抵抗ＲＣ１〜ＲＣ５の各中間タップから得られる階調電圧Ｖ１
〜Ｖ６２は、抵抗ＲＡ１〜ＲＡ７からなる分圧回路２と抵抗ＲＢ１〜ＲＢ７からなる分圧
回路３とが選択された場合では異なる。
【０００５】
ところで、図５のガンマ補正回路では、分圧回路２、３のいずれを使用しても、階調電
圧Ｖ０はＶＤＤのままであり、階調電圧Ｖ６３はＶＳＳのままである。分圧回路２、３を
選択的に使用する場合には、階調電圧Ｖ１〜Ｖ６２は変更させることができるが、階調電
圧Ｖ０、Ｖ６３は固定されたままである。そこで、分圧回路２、３のいずれを使用しても
、階調電圧Ｖ１〜Ｖ６２を変更できるのみならず、階調電圧Ｖ０、Ｖ６３も変更できるこ
とが望まれる。
【０００６】
ところで、従来の他のガンマ補正回路としては、例えば特許文献１に記載の発明が知ら
れている。
特許文献１に記載のガンマ補正回路は、入力側に設けた複数のガンマ補正抵抗と、出力
側に設けた複数のガンマ補正抵抗と、これらの間に設けた複数のオペアンプと、を備えて
いる。入力側の複数のガンマ補正抵抗は、入力電圧近傍のものは可変抵抗からなり、その
他のものは固定抵抗からなる。同様に、出力側の複数のガンマ補正抵抗は、入力電圧近傍
のものは可変抵抗からなり、その他のものは固定抵抗からなる。
【０００７】
このような構成のガンマ補正回路では、ガンマ特性に応じて所望の階調電圧を得たい場
合には、入力側のガンマ補正抵抗と出力側のガンマ補正抵抗とを同時に変更することによ
り、オペアンプの入出力側の電位を等しくして、ガンマ補正抵抗とオペアンプとの間に過
電流が流れず、消費電流を抑制でき、安定した階調電圧を得ることができる。
【特許文献１】特開２００５−１０２７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
このように、特許文献１に記載のガンマ補正回路では、ガンマ特性に応じて所望の階調
電圧を得たい場合には、消費電流を抑制できる。しかし、その場合には、いちいち入力側
のガンマ補正抵抗と出力側のガンマ補正抵抗とを同時に変更する必要がある。
このような背景の下において、図５に示すガンマ補正回路を活かしつつ、例えば２種類
の階調電圧のように所望の階調電圧を得たい場合に、キャパシタを使用することなく、オ
ペアンプの発振を抑制しつつ、消費電流を抑制して省電力化を図ることができる新たなガ
ンマ補正回路の出現が望まれる。
そこで、本発明の目的は、上記の点に鑑み、所望の階調電圧を得たい場合に、キャパシ
タを使用することなく、オペアンプの発振を抑制しつつ、消費電流を抑制して省電力化を
図ることができるようにしたガンマ補正回路を提供することにある。
【課題を解決するための手段】
【０００９】
上記の課題を解決し本発明の目的を達成するために、各発明は、以下のような構成から
なる。
第１の発明は、入力電圧を分圧して複数の分圧電圧を生成し、この生成された複数の分
圧電圧に基づいて複数の階調電圧を出力するガンマ補正回路であって、電圧ホロワからな
り、前記複数の分圧電圧のうちの所定の分圧電圧に基づいて前記複数の階調電圧のうちの
前記最上位電圧および最下位電圧をそれぞれ生成する第１オペアンプと、電圧ホロワから
なり、前記複数の分圧電圧のうちの所定の分圧電圧に基づいて前記複数の階調電圧のうち
前記最上位電圧と最下位電圧以外の中間電圧を生成する第２オペアンプと、を備え、前記
第１オペアンプの出力能力を、前記第２オペアンプの出力能力に対して相対的に大きくな
るようにし、かつ、前記第１オペアンプは、可変電流源を含む位相補償回路を備え、前記
可変電流源は、電流値を可変できるとともに任意の値に設定できるようになっている。
【００１０】
第２の発明は、第１の発明において、前記第２オペアンプは、前記中間電圧のうちの最
大電圧および最小電圧を生成する第３オペアンプと、前記中間電圧のうちの最大電圧およ
び最小電圧以外の電圧を生成する第４オペアンプと、からなり、前記第３オペアンプの出
力能力を、前記第４オペアンプの出力能力に対して相対的に大きくなるようにした。
【００１１】
第３の発明は、第１または第２の発明において、前記可変電流源は、所定の電流をそれ
ぞれ生成し、電流源として機能する複数の第１トランジスタと、前記複数の第１トランジ
スタにそれぞれ直列に接続され、スイッチとして機能する複数の第２トランジスタと、を
備え、前記複数の第１トランジスタのゲートには所定のバイアス電圧がそれぞれ印加され
、前記複数の第２トランジスタのゲートにはオンオフ信号がそれぞれ印加されるようにな
っている。
このような構成からなる本発明によれば、所望の階調電圧を得たい場合に、キャパシタ
を使用することなく、オペアンプの発振を抑制しつつ、消費電流を抑制して省電力化を図
ることができる
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施形態について、図面を参照して説明する。
本発明のガンマ補正回路の実施形態は、図１に示すように、入力側の分圧回路１２、１
３と、複数の切換スイッチＳＷ０〜ＳＷ７と、電圧ホロワを構成する複数のオペアンプＯ
Ｐ０〜ＯＰ７と、出力側の複数の抵抗ＲＣ１〜ＲＣ５と、を備えている。
ここで、抵抗ＲＡ０〜ＲＡ８および抵抗ＲＢ０〜ＲＢ８は、図６に示すように、中間タ
ップを有する抵抗器とセレクタからなり、セレクタにより中間タップの１つが選択できる
ようになっている。また、抵抗ＲＡ０〜ＲＡ８の全体の抵抗値と、抵抗ＲＢ０〜ＲＢ８の
全体の抵抗値とは等しい。
【００１３】
分圧回路１２は、分圧抵抗ＲＡ０〜ＲＡ８を直列に接続した直列回路からなる。分圧回
路１３は、分圧抵抗ＲＢ０〜ＲＢ８を直列に接続した直列回路からなる。その分圧回路１
２、１３、その一端側に入力電圧として階調用電源１の電圧ＶＤＤが供給され、その他端
側に入力電圧として電圧ＶＳＳが印加されるようになっている。
切換スイッチＳＷ０〜ＳＷ７は、分圧回路１２と分圧回路１３の分圧電圧を選択し、こ
の選択した分圧電圧をオペアンプＯＰ０〜ＯＰ７に供給するスイッチであり、例えば図示
のように、通常は分圧回路１３の分圧電圧を選択して出力するようになっている。
【００１４】
電圧ホロワを構成する複数のオペアンプＯＰ０〜ＯＰ７は、切換スイッチＳＷ０〜ＳＷ
７が分圧回路１２の各分圧電圧を選択するときには、その各分圧電圧を第１の階調電圧Ｖ
０〜Ｖ６３として出力する。一方、切換スイッチＳＷ０〜ＳＷ７が分圧回路１３の各分圧
電圧を選択するときには、その各分圧電圧を第１とは異なる第２の階調電圧Ｖ０〜Ｖ６３
として出力する。
【００１５】
複数の抵抗ＲＣ１〜ＲＣ５は、オペアンプＯＰ１〜ＯＰ６の出力端子間に接続されてい
る。また、その抵抗ＲＣ１〜ＲＣ５は、中間タップを設けることで、階調電圧Ｖ１〜Ｖ６
２の間の電圧をさらに細かく取り出すことができるようになっている。
ここで、オペアンプＯＰ０の出力端子とオペアンプＯＰ１の出力端子との間、およびオ
ペアンプＯＰ６３の出力端子とオペアンプＯＰ６２の出力端子との間に、それぞれ抵抗が
接続されていないのは、オペアンプＯＰ０、ＯＰ６３だけを駆動する駆動モードがあり、
抵抗を設けると電流が流れてしまうので、これを防止するためである。
【００１６】
ところで、この実施形態では、分圧回路１２に抵抗ＲＡ０、ＲＡ８を設けるようにし、
分圧回路１３に抵抗ＲＢ０、ＲＢ８を設けるようにしたので、抵抗ＲＡ０、ＲＡ８などの
中間タップを選択することにより、分圧回路１２と分圧回路１３とでは、異なる階調電圧
Ｖ０、Ｖ６３を設定できる。このため、オペアンプＯＰ０、ＯＰ７の出力端子に図５に示
すようにキャパシタＣ１、Ｃ２を接続しておくと、分圧回路１２、１３の切換時に、その
異なる階調電圧Ｖ０、Ｖ６３のために、オペアンプＯＰ０、ＯＰ７の入力電圧が変動する
。その結果、オペアンプＯＰ０、ＯＰ７の出力電圧が変動し、この変動によってキャパシ
タＣ１、Ｃ２に電流が流れ、無駄な電力消費となる。
【００１７】
そこで、この実施形態では、オペアンプＯＰ０、ＯＰ７の出力端子に図５に示すように
キャパシタＣ１、Ｃ２を使用せずに、無駄な電力消費の低減化を図るために、オペアンプ
ＯＰ０〜ＯＰ７の出力能力を異なるようにしたので、この点について説明する。
ここで、オペアンプＯＰ０〜ＯＰ７の出力能力とは、自己の出力電圧として、分圧回路
１２、１３に使用される電源電圧（入力電圧）ＶＤＤ、ＶＳＳの電圧（電圧値）のうち、
どの程度の電圧まで出力できるかを示す指標である。
【００１８】
この実施形態では、階調電圧Ｖ０〜Ｖ６３のうち、最上位電圧Ｖ０および最下位電圧Ｖ
６３を出力するオペアンプＯＰ０、ＯＰ７は、分圧回路１２、１３に使用される電源電圧
ＶＤＤ、ＶＳＳの近傍の出力電圧が得られるように、出力能力が一番大きくなるようにし
た。そして、それ以外の中間電圧Ｖ１〜Ｖ６２が出力されるオペアンプＯＰ１〜ＯＰ６は
、その出力能力よりも相対的に小さくなるようにした。
また、オペアンプＯＰ１〜ＯＰ６は、中間電圧Ｖ１〜Ｖ６２のうちの最大電圧Ｖ１およ
び最小電圧Ｖ６２を生成するオペアンプＯＰ１、ＯＰ６の出力能力が一番大きくなるよう
にし、それ以外のオペアンプＯＰ２〜ＯＰ５はその出力能力よりも相対的に小さくなるよ
うにした。
【００１９】
次に、その出力能力別に分けたオペアンプＯＰ０〜ＯＰ７の具体的な構成について、図
２〜図４を参照して説明する。
まず、図１に示すオペアンプＯＰ０、ＯＰ７は、それぞれ図２に示すように構成される
。
このオペアンプは、図２に示すように、第１入力部３１と、第２入力部３２と、第１中
間部４１と、第２中間部４２と、出力部５１と、第１位相補償回路６１と、第２位相補償
回路６２とを備え、これらは電圧ホロワを構成している。
【００２０】
第１入力部３１は、差動入力対を構成するＰ型のＭＯＳトランジスタＱ１、Ｑ２と、電
流源として機能するＰ型のＭＯＳトランジスタＱ３と、負荷として機能するＮ型のＭＯＳ
トランジスタＱ４、Ｑ５とを備え、これらで差動増幅回路を構成している。また、第１入
力部３１は、Ｎ型のＭＯＳトランジスタＱ６、Ｑ７を含んでいる。
第２入力部３２は、差動入力対を構成するＮ型のＭＯＳトランジスタＱ１１、Ｑ１２と
、電流源として機能するＮ型のＭＯＳトランジスタＱ１３と、負荷として機能するＰ型の
ＭＯＳトランジスタＱ１４、Ｑ１５とを備え、これらで差動増幅回路を構成している。ま
た、第２入力部３２は、Ｐ型のＭＯＳトランジスタＱ１６、Ｑ１７を含んでいる。
【００２１】
第１中間部４１は、差動入力対を構成するＮ型のＭＯＳトランジスタＱ２１、Ｑ２２と
、電流源として機能するＮ型のＭＯＳトランジスタＱ２３、カレントミラーを構成するＰ
型のＭＯＳトランジスタＱ２４、Ｑ２５とを備え、これらで差動増幅回路を構成している
。
第２中間部４２は、差動入力対を構成するＰ型のＭＯＳトランジスタＱ３１、Ｑ３２と
、電流源として機能するＰ型のＭＯＳトランジスタＱ３３、カレントミラーを構成するＮ
型のＭＯＳトランジスタＱ３４、Ｑ３５とを備え、これらで差動増幅回路を構成している
。
【００２２】
出力部５１は、Ｐ型のＭＯＳトランジスタＱ４１と、Ｎ型のＭＯＳトランジスタＱ４２
とから構成され、その共通接続部から出力電圧Ｖｏｕｔを取り出すようになっている。
第１位相補償回路６１は、このオペアンプが電圧ホロワを構成して帰還回路を含むので
、帰還回路による発振を防ぐために位相補償を行う回路であり、図２に示すように、キャ
パシタＣ３、ＭＯＳトランジスタＱ２７、抵抗Ｒ１、および可変電流源６１１から構成さ
れる。
可変電流源６１１は、生成電流を可変できるとともに、その電流値を外部などから任意
に設定できるようになっている。従って、可変電流源６１１は、第１位相補償回路６１の
能力を調整でき、その能力を必要に応じて任意の値に設定できるようになっている。
【００２３】
このため、可変電流源６１１は、図示しないが、具体的には、所定の電流をそれぞれ生
成し、電流源として機能する複数の第１トランジスタと、その複数の第１トランジスタに
それぞれ直列に接続され、スイッチとして機能する複数の第２トランジスタとから構成さ
れる。そして、複数の第１トランジスタのゲートには所定のバイアス電圧がそれぞれ印加
され、複数の第２トランジスタのゲートにはオンオフ制御信号がそれぞれ印加され、複数
の第２トランジスタをオンする個数によって電流値を任意に設定するようになっている。
第２位相補償回路６２は、同様に、キャパシタＣ４、ＭＯＳトランジスタＱ３７、抵抗
Ｒ２、および可変電流源６２１から構成される。可変電流源６２１も可変電流源６１１と
同様に構成される。
【００２４】
次に、図１に示すオペアンプＯＰ１、ＯＰ６は、それぞれ図３に示すように構成される
。
このオペアンプは、図３に示すように、第１入力部３１と、第２入力部３２と、第１中
間部４１と、第２中間部４２と、出力部５１と、第１位相補償回路６１ａと、第２位相補
償回路６２ａとを備え、これらは電圧ホロワを構成している。
このオペアンプは、図２の回路の構成と基本的に同様であり、図２の第１位相補償回路
６１および第２位相補償回路６２を、第１位相補償回路６１ａおよび第２位相補償回路６
２ａに置き換えた点が異なる。
【００２５】
第１位相補償回路６１ａは、図３に示すように、キャパシタＣ３、ＭＯＳトランジスタ
Ｑ２７、抵抗Ｒ１、および電流値が予め固定されている固定電流源６１１ａから構成され
る。第２位相補償回路６２ａも同様に、キャパシタＣ４、ＭＯＳトランジスタＱ３７、抵
抗Ｒ２、および電流値が予め固定されている固定電流源６２１ａから構成される。
次に、図１に示すオペアンプＯＰ２〜ＯＰ５は、それぞれ図４に示すように構成される
。
【００２６】
このオペアンプは、図４に示すように、第１入力部７１と、第２入力部７２と、出力部
８１とを備え、これらは電圧ホロワを構成している。
第１入力部７１は、差動入力対を構成するＮ型のＭＯＳトランジスタＱ５１、Ｑ５２と
、電流源として機能するＮ型のＭＯＳトランジスタＱ５３と、カレントミラーを構成する
Ｐ型のＭＯＳトランジスタＱ５４、Ｑ５５とを備え、これらで差動増幅回路を構成してい
る。
【００２７】
第２入力部７２は、差動入力対を構成するＰ型のＭＯＳトランジスタＱ６１、Ｑ６２と
、電流源として機能するＰ型のＭＯＳトランジスタＱ６３と、カレントミラーを構成する
Ｎ型のＭＯＳトランジスタＱ６４、Ｑ６５とを備え、これらで差動増幅回路を構成してい
る。
出力部８１は、Ｐ型のＭＯＳトランジスタＱ７１と、Ｎ型のＭＯＳトランジスタＱ７２
とから構成され、その共通接続部から出力電圧Ｖｏｕｔを取り出すようになっている。
【００２８】
以上のように、この実施形態では、分圧回路１２に抵抗ＲＡ０、ＲＡ８を設けるように
し、分圧回路１３に抵抗ＲＢ０、ＲＢ８を設けるようにしたので、階調電圧Ｖ１〜Ｖ６２
のみならず、階調電圧Ｖ０、Ｖ６３を変更できる。このため、分圧回路１２、１３を切り
換えて使用する場合には、階調電圧として最上位電圧（最大値）Ｖ０と最下位電圧（最小
値）Ｖ６３が異なる２種類のものを生成できる。
【００２９】
また、この実施形態では、オペアンプＯＰ０〜ＯＰ７の出力能力を、オペアンプＯＰ１
〜ＯＰ６の出力能力に対して相対的に大きくなるようにし、かつ、オペアンプＯＰ０、Ｏ
Ｐ７は、可変電流源６１１、６２１を含む位相補償回路６１、６２を含むようにした。こ
のため、図５に示すようなキャパシタＣ１、Ｃ２を使用せずに、オペアンプＯＰ０、ＯＰ
７の発振を防止できる。
従って、この実施形態によれば、２種類の階調電圧を得たい場合に、キャパシタを使用
することなく、オペアンプの発振を抑制しつつ、消費電流を抑制して省電力化を図ること
ができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施形態の構成を示す回路図である。
【図２】図１に示すオペアンプＯＰ０、ＯＰ７の具体的な構成例を示す回路図である。
【図３】図１に示すオペアンプＯＰ１、ＯＰ６の具体的な構成例を示す回路図である。
【図４】図１に示すオペアンプＯＰ２〜ＯＰ５の具体的な構成例を示す回路図である。
【図５】従来回路の回路図である。
【図６】分圧回路に使用される抵抗の構成を示す図である。
【符号の説明】
【００３１】
ＯＰ０〜ＯＰ７・・・オペアンプ、ＳＷ０〜ＳＷ７・・・切換スイッチ、１２、１３・
・・分圧回路、６１・・・第１位相補償回路、６２・・・第２位相補償回路、６１１、６
１２・・・可変電流源
【図１】
2008268464.tif 000003
【図２】
2008268464.tif 000004
【図３】
2008268464.tif 000005
【図４】
2008268464.tif 000006
【図５】
2008268464.tif 000007
【図６】
2008268464.tif 000008