(57)【要約】【課題】メサから埋込層へ電流が流れる無効電流経路が形成されるのを防ぐことができる半導体レーザ素子の製造方法を得る。【解決手段】本発明に係る半導体レーザ素子の製造方法は、基板上に、活性層を持つ半導体積層構造を形成する工程と、半導体積層構造をエッチングしてメサを形成する工程と、メサの側面の酸化層が強固なものに変化する臨界温度よりも低い温度において、エッチング効果のあるガスによりメサの側面を清浄化させる第１清浄化工程と、第１清浄化工程の後に、臨界温度よりも高い温度において、エッチング効果のあるガスによりメサの側面を清浄化させる第２清浄化工程と、メサの側面を清浄化させた後に、メサの側面を覆うように埋め込み層を形成する工程とを有する。【選択図】図６
2008053630.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、活性層を持つ半導体積層構造を形成する工程と、
前記半導体積層構造をエッチングしてメサを形成する工程と、
前記メサの側面の酸化層が強固なものに変化する臨界温度よりも低い温度において、エッチング効果のあるガスにより前記メサの側面を清浄化させる第１清浄化工程と、
前記第１清浄化工程の後に、前記臨界温度よりも高い温度において、エッチング効果のあるガスにより前記メサの側面を清浄化させる第２清浄化工程と、
前記メサの側面を清浄化させた後に、前記メサの側面を覆うように埋め込み層を形成する工程とを有することを特徴とする半導体レーザ素子の製造方法。
【請求項２】
基板上に、Ａｌを含む半導体材料からなる活性層を持つ半導体積層構造を形成する工程と、
前記半導体積層構造をエッチングしてメサを形成する工程と、
４５０℃より低い温度において、エッチング効果のあるガスにより前記メサの側面を清浄化させる第１清浄化工程と、
前記第１清浄化工程の後に、４５０℃より高い温度において、エッチング効果のあるガスにより前記メサの側面を清浄化させる第２清浄化工程と、
前記メサの側面を清浄化させた後に、前記メサの側面を覆うように埋め込み層を形成する工程とを有することを特徴とする半導体レーザ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、活性層を持つ半導体積層構造をエッチングしてメサを形成し、このメサの周囲を埋め込み層で埋め込む半導体レーザ素子の製造方法に関するものである。
【背景技術】
【０００２】
半導体レーザ素子では、活性層へ電流を効率よく供給させるために電流経路を狭窄させる必要がある。そこで、多くの半導体レーザでは、活性層を持つ半導体積層構造を作製した後、誘電体膜への微細パターン転写技術、エッチング技術を用いてメサを形成し、電流が流れる領域を限定させることで電流経路を狭窄させている。この時、メサの側面に露出される活性層の保護や、放熱性、素子の寄生容量等の観点から、メサ周囲を半導体で覆った埋込構造を形成している。
【０００３】
図１１は、活性層を持つ半導体積層構造のメサの周囲をｎ／ｐ／ｎ／ｐ型の半導体層で埋め込んだ半導体レーザ素子を示す断面図である。ｐ型ＩｎＰ基板１１上に、ｐ型ＩｎＰクラッド層１２、ＡｌＧａＩｎＡｓ下光閉込層１３、ＡｌＧａＩｎＡｓ―ＭＱＷ活性層１４、ｎ型ＡｌＧａＩｎＡｓ上光閉込層１５、ｎ型ＩｎＰクラッド層１６を順番に成長させた半導体積層構造のメサが形成されている。そして、メサの周囲は、ｐ型ＩｎＰ埋込層１７ａ，１７ｂ、ｎ型ＩｎＰ電流ブロック層１８、ｐ型ＩｎＰ埋込層１９、及びｎ型ＩｎＰ埋込層２０により埋め込まれている。この上に、ｎ型ＩｎＰコンタクト層２１、ｎ型ＩｎＧａＡｓコンタクト層２２、ｎ型ＩｎＰキャップ層２３が形成されている。
【０００４】
ここで、メサ側面は、ｐ型ＩｎＰ埋込層１７ａで覆われている必要がある。これはｎ型ＩｎＰ電流ブロック層１８がメサに接するとメサから埋込層へ電流が流れ、活性層１４に電流を狭窄することができなくなるためである。
【０００５】
【特許文献１】特開平７−２６３３５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
メサ側面のｐ型ＩｎＰ埋込層１７ａの成長には、埋込界面となるメサ側面の表面状態が大きく関係している。そして、メサ形成のエッチング手法や条件、メサを構成する半導体材料によっては表面に露出した部分が酸化される。このような酸化層上ではｐ型ＩｎＰ埋込層１７ａはエピタキシャル成長し難いため、表面が酸化された半導体層より下の半導体層が完全に埋め込まれてから当該部分を覆うような成長が始まる。
【０００７】
このため、図１２に示すように、ｎ型ＩｎＰ電流ブロック層１８がメサに接してしまい、メサから埋込層へ電流が流れる無効電流経路２４が形成されるという問題があった。また、Ａｌを含む半導体材料で構成されるメサでは、メサ側面のＡｌが大気に晒されると酸化され、埋込成長を阻害する原因となり、穴開き成長などの埋込不良が発生しやすくなる。また、界面の酸素や不純物は結晶欠陥の要因ともなるため、素子の劣化要因ともなる問題もあった。これらことからＡｌを含む半導体材料で構成されるメサ側面の酸素をより減少させることは、半導体レーザの特性・信頼性の上で重要である。
【０００８】
このため、従来は、Ａｌを含む半導体層の上に保護層がある状態で埋込成長炉に持ち込み、４５０℃以下の低温でＨＣｌガスによる表面清浄化を行って保護層表面の酸素を除去した後、４５０℃以上に昇温してＨＣｌガスエッチングによるメサ形成・埋込成長を行うことで、Ａｌを含む半導体層が酸化されることを防いでいた（例えば、特許文献１参照）。しかし、Ａｌを含む半導体層が大気に曝されて酸化された場合は、４５０℃以下のＨＣｌクリーニングのみによって酸素を除去することは困難であった。
【０００９】
本発明は、上述のような課題を解決するためになされたもので、その目的は、メサから埋込層へ電流が流れる無効電流経路が形成されるのを防ぐことができる半導体レーザ素子の製造方法を得るものである。
【課題を解決するための手段】
【００１０】
本発明に係る半導体レーザ素子の製造方法は、基板上に、活性層を持つ半導体積層構造を形成する工程と、半導体積層構造をエッチングしてメサを形成する工程と、メサの側面の酸化層が強固なものに変化する臨界温度よりも低い温度において、エッチング効果のあるガスによりメサの側面を清浄化させる第１清浄化工程と、第１清浄化工程の後に、臨界温度よりも高い温度において、エッチング効果のあるガスによりメサの側面を清浄化させる第２清浄化工程と、メサの側面を清浄化させた後に、メサの側面を覆うように埋め込み層を形成する工程とを有する。本発明のその他の特徴は以下に明らかにする。
【発明の効果】
【００１１】
本発明により、メサから埋込層へ電流が流れる無効電流経路が形成されるのを防ぐことができる。また、メサと埋込層との界面の不純物が低減されるため、特性・信頼性の向上が望める。
【発明を実施するための最良の形態】
【００１２】
実施の形態１．
以下、本発明の実施の形態１に係る半導体レーザ素子の製造方法について図面を用いて説明する。
【００１３】
まず、図１に示すように、ｐ型ＩｎＰ基板１１上に、ｐ型ＩｎＰクラッド層１２、ＡｌＧａＩｎＡｓ下光閉込層１３、ＡｌＧａＩｎＡｓ―ＭＱＷ活性層１４、ｎ型ＡｌＧａＩｎＡｓ上光閉込層１５、ｎ型ＩｎＰクラッド層１６を、有機金属気相成長法（MOVPE: Metalorganic Vapor Phase Epitaxy）を用いて順番に成長させて、Ａｌを含む半導体材料ＡｌｘＧａｙＩｎ１−ｘ−ｙＡｓ（０＜ｘ＜１，０＜ｙ＜１）からなる活性層を持つ半導体積層構造を形成する。
【００１４】
次に、ＭＯＶＰＥ装置からウェハを取り出し、このウェハ上にＳｉＯ２膜を形成し、写真製版、転写技術を利用してＳｉＯ２マスク２５を作製する。そして、これをマスクとしてウェットエッチングを行い、図３に示すように、半導体積層構造のメサを形成する。
【００１５】
次に、メサが形成されたウェハを再びＭＯＶＰＥ装置内へ設置して、メサの埋込成長を行うが、ウェットエッチング時及びウェハ搬送時にメサ側面が酸化される。そこで、埋め込み成長前に装置内にＨＣｌガスを導入し表面を清浄化する。具体的には、第１の表面清浄化温度Ｔｃｌ＿１においてＨＣｌガスにより前記メサの側面を清浄化させた（第１清浄化工程）後に、第２表面清浄化温度Ｔｃｌ＿２においてＨＣｌガスによりメサの側面を清浄化させる（第２清浄化工程）。
【００１６】
その後、図４に示すように、メサの側面を覆うようにｐ型ＩｎＰ第１埋込層１７ａ（埋め込み層）を成長温度Ｔｇ＿ｐ１で形成し、このｐ型ＩｎＰ第１埋込層１７ａ上に、ｐ型ＩｎＰ第２埋込層１７ｂ、ｎ型ＩｎＰ電流ブロック層１８、ｐ型ＩｎＰ埋込層１９及びｎ型ＩｎＰ埋込層２０（埋め込み層）を成長温度Ｔｇ＿ｐ２で形成してメサの周囲を埋め込む。
【００１７】
次に、図５に示すように、ウェハをＭＯＶＰＥ装置から取り出し、マスク２５をエッチング除去する。その後、ウェハを再びＭＯＶＰＥ装置内へ設置して、ｎ型ＩｎＰコンタクト層２１、ｎ型ＩｎＧａＡｓコンタクト層２２、ｎ型ＩｎＰキャップ層２３を形成する。以上の製造工程により、ｎ／ｐ／ｎ／ｐ埋込構造を持つ半導体レーザ素子が製造される。
【００１８】
ここで、図６は、実施の形態１における埋込成長時の成長温度と各層の成長の時間推移を模式的に示した図である。図示のように、第１の表面清浄化温度Ｔｃｌ＿１はＴｃより低く、第２表面清浄化温度Ｔｃｌ＿２はＴｃより高い。ただし、Ｔｃはメサ側面の酸化層が強固なものに変化する臨界温度である。このようにＴｃより低い温度で清浄化を行うことでＯとの結合を切り、その後にＴｃより高い温度にして清浄化を行うことにより、表面に残留したＣｌ化合物やＯ化合物の蒸気圧が上がり、酸化層の除去効果が高くなると考えられる。
【００１９】
図７は、ＡｌＩｎＡｓを各温度に昇温した場合のＯとＡｌの結合状態の変化を示すＸＰＳ分析結果である。４５０℃より低い温度ではＯは水酸基として、５６０℃より高い温度ではＯのみで、Ａｌと結合してより強固な結合になっている。このことから、上記Ｔｃは４５０℃程度であることが分かる。従って、本発明は、酸化されたＡｌを含む半導体の表面の清浄化を４５０℃より低い温度と４５０℃より高い温度で行うことを特徴とする。
【００２０】
メサ側面に露出している結晶面方位は（１００）面ではなく、最表面の原子配列や酸素との結合の強さが（１００）面とは異なることなどにより、（１００）面の表面清浄化時と比較すると酸素の除去効果が違うと考えられる。これに対し、上記の清浄化を行うことで、メサ側面の酸化物を効果的に低減することができ、メサ側面をｐ型ＩｎＰ第１埋込層１７ａで覆うことができる。これにより、ｎ型ＩｎＰ電流ブロック層１８をメサに接することなく成長することができるため、メサから埋込層へ電流が流れる無効電流経路が形成されるのを防ぐことができる。また、メサと埋込層との界面の不純物が低減されるため、特性・信頼性の向上が望める。
【００２１】
なお、本実施の形態１では、Ｔｃ以下での表面清浄化の後にＴｃ以上での表面清浄化を一度行っているが、これは３通り以上の温度で行っても良い。また温度変更時にＨＣｌガスの供給を中断しているが、ガス供給を中断せずに温度を変更しても良い。また、本実施の形態１では、ｐ−ＩｎＰ埋込層を、ｐ型ＩｎＰ埋込層１７ａとそれより高温で成長したｐ型ＩｎＰ埋込層１７ｂに分割したが、成長温度は変化させなくても良い。
【００２２】
本発明は、ｎ／ｐ／ｎ／ｐ型埋込成長に限定するものではなく、あらゆる埋込成長に適用することができる。また、本発明は、ＩｎＰ、ＡｌＧａＩｎＡｓ、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、ＡｌＩｎＡｓ、ＡｌＧａＡｓ、ＧａＡｓ、ＡｌＧａＩｎＰ、ＩｎＧａＰ、ＡｌＧａＮ、ＧａＮ、ＩｎＧａＮなど、あらゆる半導体材料で構成される半導体積層構造のメサの埋込成長に適用できる。ただし、材料が違えばＯとの結合が強固になる温度Ｔｃも違い、また表面に残留するＣｌやＯの化合物も違うため、素子を構成する半導体材料によって最適な清浄化温度を選択する必要がある。
【００２３】
また、本実施の形態１では、ＨＣｌガスを用いたが、ＴＢＣｌ、ＣＣｌ４などのエッチング効果を持つガスを埋め込み成長前の清浄化に用いても良い。そして、本発明は、半導体レーザだけでなく、変調器、受光素子など、あらゆる半導体素子の作製に適用することができる。
【００２４】
実施の形態２．
以下、本発明の実施の形態２に係る半導体レーザ素子の製造方法について図面を用いて説明する。
【００２５】
まず、実施の形態１と同様に、図１に示すようにｐ型ＩｎＰ基板１１上にＩｎＰ，ＡｌＧａＩｎＡｓ，ＡｌＩｎＡｓで構成される半導体積層構造を形成し、図２に示すように、ＳｉＯ２マスク２５を作製する。そして、これをマスクとしてドライエッチングを行い、図８に示すように、半導体積層構造のメサを形成する。即ち、ドライエッチングによりメサ形成を行っているため、実施の形態１とは露出しているメサの結晶面方位が異なっている。なお、図８のメサ形状は基板に対して垂直に切り立ったものとなっているが、メサ形状が台形の場合でも以下は同様である。
【００２６】
次に、メサが形成されたウェハを再びＭＯＶＰＥ装置内へ設置して、メサの埋込成長を行うが、ドライエッチング時及びウェハ搬送時にメサ側面が酸化されている。そこで、実施の形態１と同様に、埋め込み成長前に装置内にＨＣｌガスを導入し表面を清浄化する。具体的には、第１の表面清浄化温度Ｔｃｌ＿１においてＨＣｌガスにより前記メサの側面を清浄化させた（第１清浄化工程）後に、第２表面清浄化温度Ｔｃｌ＿２においてＨＣｌガスによりメサの側面を清浄化させる（第２清浄化工程）。
【００２７】
その後、図９に示すように、メサの側面を覆うようにｐ型ＩｎＰ第１埋込層１７ａ（埋め込み層）を成長温度Ｔｇ＿ｐ１で形成し、このｐ型ＩｎＰ第１埋込層１７ａ上に、ｐ型ＩｎＰ第２埋込層１７ｂ、ｎ型ＩｎＰ電流ブロック層１８、ｐ型ＩｎＰ埋込層１９及びｎ型ＩｎＰ埋込層２０（埋め込み層）を成長温度Ｔｇ＿ｐ２で形成してメサの周囲を埋め込む。
【００２８】
次に、図１０に示すように、ウェハをＭＯＶＰＥ装置から取り出し、マスク２５をエッチング除去する。その後、ウェハを再びＭＯＶＰＥ装置内へ設置して、ｎ型ＩｎＰコンタクト層２１、ｎ型ＩｎＧａＡｓコンタクト層２２、ｎ型ＩｎＰキャップ層２３を形成する。以上の製造工程により、ｎ／ｐ／ｎ／ｐ埋込構造を持つ半導体レーザ素子が製造される。
【００２９】
ドライエッチングにより形成したことで、側面に露出している結晶面方位が異なるメサについても、実施の形態１と同様の清浄化を行うことで、実施の形態１と同様の効果を奏する。また、本発明の適用範囲は実施の形態１に準ずる。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施の形態１に係る半導体レーザ素子の製造方法を説明するための断面図である。
【図２】本発明の実施の形態１に係る半導体レーザ素子の製造方法を説明するための断面図である。
【図３】本発明の実施の形態１に係る半導体レーザ素子の製造方法を説明するための断面図である。
【図４】本発明の実施の形態１に係る半導体レーザ素子の製造方法を説明するための断面図である。
【図５】本発明の実施の形態１に係る半導体レーザ素子の製造方法を説明するための断面図である。
【図６】実施の形態１における埋込成長時の成長温度と各層の成長の時間推移を模式的に示した図である。
【図７】ＡｌＩｎＡｓを各温度に昇温した場合のＯとＡｌの結合状態の変化を示すＸＰＳ分析結果である。
【図８】本発明の実施の形態２に係る半導体レーザ素子の製造方法を説明するための断面図である。
【図９】本発明の実施の形態２に係る半導体レーザ素子の製造方法を説明するための断面図である。
【図１０】本発明の実施の形態２に係る半導体レーザ素子の製造方法を説明するための断面図である。
【図１１】活性層を持つ半導体積層構造のメサの周囲をｎ／ｐ／ｎ／ｐ型の半導体からなる埋め込み層で埋め込んだ半導体レーザ素子を示す断面図である。
【図１２】メサから埋込層へ電流が流れる無効電流経路が形成された従来の半導体レーザ素子を示す断面図である。
【符号の説明】
【００３１】
１１  ｐ型ＩｎＰ基板（基板）
１２  ｐ型ＩｎＰクラッド層（半導体積層構造）
１３  ＡｌＧａＩｎＡｓ下光閉込層（半導体積層構造）
１４  ＡｌＧａＩｎＡｓ―ＭＱＷ活性層（半導体積層構造）
１５  ｎ型ＡｌＧａＩｎＡｓ上光閉込層（半導体積層構造）
１６  ｎ型ＩｎＰクラッド層（半導体積層構造）
１７ａ  ｐ型ＩｎＰ第１埋込層（埋め込み層）
１７ｂ  ｐ型ＩｎＰ第２埋込層（埋め込み層）
１８  ｎ型ＩｎＰ電流ブロック層（埋め込み層）
１９  ｐ型ＩｎＰ埋込層（埋め込み層）
２０  ｎ型ＩｎＰ埋込層（埋め込み層）
【図１】
2008053630.tif 000003
【図２】
2008053630.tif 000004
【図３】
2008053630.tif 000005
【図４】
2008053630.tif 000006
【図５】
2008053630.tif 000007
【図６】
2008053630.tif 000008
【図７】
2008053630.tif 000009
【図８】
2008053630.tif 000010
【図９】
2008053630.tif 000011
【図１０】
2008053630.tif 000012
【図１１】
2008053630.tif 000013
【図１２】
2008053630.tif 000014