(57)【要約】【課題】スペクトラム拡散されたクロックにて動作するデバイスとスペクトラム拡散されていないクロックで動作するデバイスとの間において、同期扱いのまま信号のやり取りを行うことを可能とする。【解決手段】基準クロックＲＣＬＫと出力クロックＣＬＫＯの位相差を検出する周波数位相比較器１０４と、この位相差に応じて充放電信号を発生するチャージポンプ１０３と、充放電信号に応じた差信号を発生するループフィルタ１０４と、前記差信号を変調してスペクトラム拡散変調信号を生成するスペクトラム拡散変調器１０６と、このループフィルタの出力とスペクトラム拡散変調信号の合成信号に応じて出力クロックを発生するクロック発生器１０７とを備える。スペクトラム拡散変調器１０６は、出力クロックの周期と基準クロックの周期との差分の符号を反転させるとともに前記差分の絶対値を順次変化させるスペクトラム拡散変調信号を生成する。【選択図】図１
2008090774.tif 000002
【特許請求の範囲】
【請求項１】
基準クロックに基づいてスペクトラム拡散された出力クロックを生成するスペクトラム拡散クロック発生装置であって、
基準クロックと出力クロックの位相差を検出する周波数位相比較器と、
前記周波数位相比較器の検出した位相差に応じて充放電信号を発生するチャージポンプと、
前記充放電信号に応じた差信号を発生するループフィルタと、
前記差信号を変調してスペクトラム拡散変調信号を生成するスペクトラム拡散変調器と、
前記ループフィルタの出力と前記スペクトラム拡散変調信号との合成信号に応じて出力クロックを発生するクロック発生器とを備え、
前記スペクトラム拡散変調器は、出力クロックの周期と基準クロックの周期との差分の符号を反転させるとともに前記差分の絶対値を順次変化させるスペクトラム拡散変調信号を生成することを特徴とするスペクトラム拡散クロック発生装置。
【請求項２】
前記スペクトラム拡散変調信号は、振幅の符号が前記基準クロックの１または数クロック毎に反転するとともに振幅の絶対値が周期的に変化する信号である請求項１記載のスペクトラム拡散クロック発生装置。
【請求項３】
前記基準クロックをＸ分の１に分周する１／Ｘ分周器と、前記出力クロックをＹ分の１に分周する１／Ｙ分周器とを備え、前記周波数位相比較器は両分周器の出力の位相差を検出する請求項１記載のスペクトラム拡散クロック発生装置。
【請求項４】
前記周波数位相比較器の検出する位相差は前記基準クロックの１周期以下である請求項１記載のスペクトラム拡散クロック発生装置。
【請求項５】
ＰＬＬ制御を利用して基準クロックからその（Ｙ／Ｘ）倍の周波数のクロックＣＬＫＯを発生するクロック発生装置であって、
電圧制御発振器を含むＰＬＬを備え、前記電圧制御発振器の前段において前記電圧制御発振器の入力信号に対して、振幅の符号が前記基準クロックの１または数クロック毎に反転するとともに振幅の絶対値が周期的に変化する信号を加算したことを特徴とするスペクトラム拡散クロック発生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電磁波輻射（ＥＭＩ）を低減するため、周期が微小量変動するクロック信号を発生するスペクトラム拡散クロック発生装置に関する。
【背景技術】
【０００２】
近年、電子機器においてその制御装置のクロック信号の高速化により処理能力の向上が図られている。これに伴って、クロック信号の高調波に起因する放射電磁界干渉（ＥＭＩ：Electro-Magnetic Interference）も悪化する傾向がある。
【０００３】
その反面、ＥＭＩノイズに関して、法律もしくは自主規制等が各国毎に設けられるなど規制が厳しくなってきている。代表的な規制としては、ＶＣＣＩ（日本自主規制）、ＦＣＣ（米国）、ＣＩＳＰＲ（欧州）等が挙げられる。
【０００４】
また、動作周波数の高速化に伴い、信号の波長が短くなり、接続回路または基板内部の配線長は高周波信号の波長とほぼ同じ程度になる。その結果、配線などの接続部はアンテナとして機能しやすくなり、周囲への電磁波輻射が急激に増加してしまう。
【０００５】
このような問題を解決するため、電磁波輻射が問題になる電子機器では、回路の配置などを改良して電磁波輻射を低減するほか、電磁波遮蔽により周囲への電磁波の漏れを低減させる、などの対策が行われてきた。また、フェライトコアの使用や基板の多層化による対策も行われている。
【０００６】
しかし、このような対策は、コストが高くなってしまうこと、および、装置の物理的なサイズが大きくなってしまうこと、などが課題となっていた。
【０００７】
このような問題を解決する為に、スペクトラム拡散によるクロック発生回路（ＳＳＣＧ: Spread Spectrum Clock Generator）を使用する方法が提案されている（特許文献１参照）。スペクトラム拡散とは、半導体装置の動作クロック周期を微小に変動させることにより、周波数の拡散を行うことである。これにより電磁波輻射を低減することが可能となる。
【０００８】
従来、スペクトラム変調信号としては、図６に示す三角波形が多く使用されてきた。図７に、図６のスペクトラム変調信号４０９を用いたときの拡散スペクトラムのプロファイルを示す。スペクトラム変調信号４０９を三角波形とした場合、スペクトラムの両端にピークが形成されることが特徴である。
【０００９】
そこで、スペクトラム変調信号として図８に示すような波形が提案されている（特許文献２参照）。これにより図７に示したピークが低くなり、電磁波輻射が低減される効果がある。
【特許文献１】特開平９−９８１５２号公報
【特許文献２】特開平７−２３５８６２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、ＳＳＣＧ化されたクロックにて動作するデバイスと、ＳＳＣＧ化されていないクロックで動作するデバイスとの間において、データバス上で同期扱いのまま信号のやり取りを行うことができないという問題があった。
【００１１】
図９に、ＳＳＣＧクロックを使用した一般的な制御回路のブロック図を示す。ＣＰＵはクロックバッファを内蔵し、発振素子（Ｘ’ｔａｌ）からの電圧振動をクロックとして扱い、ＲＣＬＫを基準クロックとして動作している。また、ＲＣＬＫがＳＳＣＧへ供給され、このＳＳＣＧが、スペクトラム拡散されたクロックＣＬＫＯを出力している。
【００１２】
特定用途向け集積回路（ＡＳＩＣ）は、スペクトラム拡散されたＣＬＫＯを基準に動作が制御されている。これに対し、ＣＰＵ側は、正確な時間計測を必要とするためスペクトラム拡散されていない基準クロックで動作する必要がある。たとえば時計機能やタイマ割り込み（図示無し）による時間を正確に行うためである。このためＣＰＵ側はスペクトラム拡散されていない基準クロック（ＲＣＬＫ）で動作し、ＡＳＩＣ側はスペクトラム拡散されたクロックで動作する構成となる。
【００１３】
このような構成の場合、ＣＰＵとＡＳＩＣ間のＢＵＳのハンドシェークは、非同期扱いとなってしまうため、ＡＳＩＣ内にデータを一時記憶するためのバッファ（ＢＵＦＦＥＲ）を設ける必要がある。しかし、バッファ構成をＡＳＩＣに設けるため、構造の複雑化、ＢＵＳサイクルの低下が起きてしまう等の問題があった。
【００１４】
つぎに図１０に、基準クロックＲＣＬＫとスペクトラム拡散されたＣＬＫＯの関係を表したタイミング図を示す。
【００１５】
スペクトラム変調信号が三角波形で、サイクルｔｏサイクルジッタ（隣接サイクル間のジッタ）をtgとしたときを示している。図から分かるように、スペクトラム変調信号の出力振幅が増加している間、出力クロックＣＬＫＯの周期は基準クロックＲＣＬＫの周期に対し、１サイクルごとにtg時間分ずつ増加している。
【００１６】
スペクトラム変調信号がプラス側にあるときには、出力クロックＣＬＫＯの周期は基準クロックＲＣＬＫの周期より大きくなるが、マイナス側にあるときには、出力クロックＣＬＫＯの周期は基準クロックＲＣＬＫの周期より小さくなる。通常の場合、出力クロックＣＬＫＯの周期の増減はある周期をもって行われることが多い。（ここでプラス側、マイナス側の原点は必ずしも０に規定するものではなく、任意のオフセット値を基準とした増減であってもよい。）たとえば６６．７ＭＨｚのＣＬＫＯに対し３０ＫＨｚ程度の周期で変調を行うＳＳＣＧデバイス等がある（拡散周期３０ＫＨｚ、拡散周波数幅１％程度）。
【００１７】
次に基準クロックＲＣＬＫとスペクトラム拡散されたＣＬＫＯの位相差について説明する。
【００１８】
図１０のタイミング図においてｎ番目のクロックに注目した場合、基準クロックＲＣＬＫとスペクトラム拡散されたＣＬＫＯの位相差は、Σｎtgとなる。すなわち、基準クロックとスペクトラム拡散されたＣＬＫＯの位相差はｎ番目クロックまでのサイクルｔｏサイクルジッタtgの総和となるため大きな値となってしまい、これは基準クロックの１周期以上となりうる。このためＣＬＫＯとＲＣＬＫとの位相が保証されず図９に示すＢＵＳのやりとりは非同期扱いとなってしまう。
【００１９】
その結果、ＡＳＩＣ側にバッファが必要となり、構造の複雑化、ＢＵＳサイクルの低下が起きてしまう等の問題があった。
【００２０】
本発明はこのような背景においてなされたものであり、その目的は、スペクトラム拡散されたクロックにて動作するデバイスとスペクトラム拡散されていないクロックで動作するデバイスとの間において、同期扱いのまま信号のやり取りを行うことを可能とするスペクトラム拡散クロック発生装置を提供することにある。
【課題を解決するための手段】
【００２１】
本発明によるスペクトラム拡散クロック発生装置は、基準クロックに基づいてスペクトラム拡散された出力クロックを生成するスペクトラム拡散クロック発生装置であって、基準クロックと出力クロックの位相差を検出する周波数位相比較器と、前記周波数位相比較器の検出した位相差に応じて充放電信号を発生するチャージポンプと、前記充放電信号に応じた差信号を発生するループフィルタと、前記差信号を変調してスペクトラム拡散変調信号を生成するスペクトラム拡散変調器と、前記ループフィルタの出力と前記スペクトラム拡散変調信号との合成信号に応じて出力クロックを発生するクロック発生器とを備え、前記スペクトラム拡散変調器は、出力クロックの周期と基準クロックの周期との差分の符号を反転させるとともに前記差分の絶対値を順次変化させるスペクトラム拡散変調信号を生成することを特徴とする。
【００２２】
スペクトラム拡散変調器の生成するスペクトラム拡散変調信号は、出力クロックの周期と基準クロックの周期との差分の符号を反転させるとともに前記差分の絶対値を順次変化させる信号であるので、出力クロックの周期は連続的に増加していったり、連続的に減少していったりする形態ではなく、順次増加および減少を交互に繰り返しながら周期の絶対値が変化していく。したがって、周期の変化分の累積が低減される。
【００２３】
前記スペクトラム拡散変調信号は、例えば、振幅の符号が前記基準クロックの１または数クロック毎に反転するとともに振幅の絶対値が周期的に変化する信号である。
【００２４】
前記基準クロックをＸ分の１に分周する１／Ｘ分周器と、前記出力クロックをＹ分の１に分周する１／Ｙ分周器とを備え、前記周波数位相比較器は両分周器の出力の位相差を検出する構成としてもよい。これにより、基準クロックＣＬＫの周期のＹ／Ｘ倍の周期を中心として、所定のサイクルで変動する出力クロックが得られる。
【００２５】
本発明によるスペクトラム拡散クロック発生装置は、他の見地によれば、ＰＬＬ（Phase Locked Loop）制御を利用して基準クロックからその（Ｙ／Ｘ）倍の周波数のクロックＣＬＫＯを発生するクロック発生装置であって、電圧制御発振器を含むＰＬＬを備え、前記電圧制御発振器の前段において前記電圧制御発振器の入力信号に対して、振幅の符号が前記基準クロックの１または数クロック毎に反転するとともに振幅の絶対値が周期的に変化する信号を加算したことを特徴とする。
【発明の効果】
【００２６】
本発明のスペクトラム拡散クロック発生装置によれば、スペクトラム拡散変調信号として、出力クロックの周期と基準クロックの周期との差分の符号を反転させるとともに前記差分の絶対値を順次変化させる信号を用いることにより、基準クロックと拡散クロックの位相差を１クロック以下に容易に抑えることが可能となる。これにより、スペクトラム拡散されたクロックにて動作するデバイスとスペクトラム拡散されていないクロックで動作するデバイスとの間において、同期扱いのまま信号のやり取りを行うことが可能となる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の好適な実施の形態について、詳細に説明する。
【００２８】
図１は、本実施の形態のＳＳＣＧ回路の基本構成図である。
【００２９】
この回路は、ＰＬＬ(Phase Locked Loop)制御を利用して基準クロックＲＣＬＫからその（Ｙ／Ｘ）倍の周波数のクロックＣＬＫＯを発生するものである。そのために、基準クロックＲＣＬＫをＸ分の１に分周する１／Ｘ分周器１０１、この１／Ｘ分周器１０１の出力と後述する１／Ｙ分周器１０８の出力を受ける周波数位相比較器１０２、この周波数位相比較器１０２の出力を受けるチャージポンプ１０３、このチャージポンプ１０３の出力を受けるループフィルタ１０４、このループフィルタ１０４の出力を後述の対称変調器１０６の出力と加算する電圧加算回路１０５、所定の変調信号を生成する対称変調器１０６、電圧加算回路１０５の出力を受けて出力クロックＣＬＫＯを出力する電圧制御発振器（クロック発生器）ＶＣＯ１０７、この電圧制御発振器ＶＣＯ１０７の出力をＹ分の１に分周する１／Ｙ分周器１０８にて構成されている。
【００３０】
周波数位相比較器１０２は、１／Ｘ分周器１０１の出力と、１／Ｙ分周器１０８の出力の位相差を検出し、この位相差に応じてチャージポンプ１０３を制御する信号を出力する。
【００３１】
チャージポンプ１０３は、前記位相差に応じてループフィルタ１０４を充放電する信号を出力し、ループフィルタ１０４の一端に位相差に応じた電圧差１１０が発生する。
【００３２】
単なるＰＬＬ制御の場合、つまり、スペクトラム拡散を行わない場合、この電圧差１１０がＶＣＯ１０７に印加され、それに応じて一定の周期のクロックが発生される。
【００３３】
一方、ＳＳＣＧ回路では、対称変調器１０６が、小さな振幅の所定の周期で変動するスペクトラム変調信号１０９を出力し、電圧加算回路１０５でスペクトラム変調信号１０９を差電圧１１０に加算してＶＣＯ１０７に印加する。これにより、発生されるクロックＣＬＫＯの周期は、基準クロックＣＬＫの周期のＹ／Ｘ倍の周期を中心として、所定のサイクルで変動することになる。
【００３４】
この周期の変動率および変動のサイクルは変調器の発生するスペクトラム変調信号により決定される。また、ＰＬＬ回路の応答時間はスペクトラム変調信号の周期より十分に長く設定されていため、スペクトラム変調信号１０９の変動値がＰＬＬ回路により位相ロックされることは無い。
【００３５】
特に、本実施の形態では、対称変調器１０６が、正負対称な振幅にて１クロックごとに符号が反転するとともに振幅の絶対値が周期的に変化するスペクトラム対称変調信号１０９を出力し、電圧加算回路１０５でスペクトラム変調信号１０９を差電圧１１０に加算してＶＣＯ１０７に印加する。これにより、発生されるクロックＣＬＫＯの周期は、基準クロックＲＣＬＫの周期のＹ／Ｘ倍の周期を中心として、１クロックごとにＣＬＫＯの周期は正負交互に拡散する。
【００３６】
図２（ａ）と図２（ｂ）にスペクトラム対称変調器１０６から出力されるスペクトラム対称変調信号１０９のプロファイルを示す。図２（ａ）は、図６に相当する波形を１クロックごとに＋方向または−方向へ交互に変調するときのスペクトラム対称変調信号１０９を示している。同様に、図２（ｂ）は、図７に相当する波形を１クロックごとに＋方向または−方向へ交互に変調するときのスペクトラム対称変調信号１０９を示している。スペクトラム対称変調信号１０９は、デジタルカウンタによる発生回路であってもよいし、アナログ回路によって構成されてもよい。スペクトラム対称変調信号１０９は加算器１０５にて加算され、電圧制御発振器ＶＣＯ１０７にて１クロックごとに周期が周期延長方向と周期縮小方向に交互に変化するスペクトラム拡散クロックＣＬＫＯが出力される。さらに、１クロックごとに正または負方向へ交互に変調するスペクトラム拡散クロック変調信号を用いた場合、基準クロックからの出力クロックの位相差がｎtgにて表せるため、容易にその位相差を設定することが可能となる。
【００３７】
図３は、図１の回路に入力される基準クロックＲＣＬＫと出力クロックＣＬＫＯの関係を示すタイミング図である。
【００３８】
図３において、tgは、現在のクロックから次のクロックの周期差を表すサイクルｔｏサイクルジッタ（サイクル間ジッタ）である。出力クロックＣＬＫＯは、周期延長方向と周期縮小方向が１クロックごとに変化するスペクトラム拡散により得られたクロックとなる。以下、基準クロックＲＣＬＫの各サイクルに対する対応するサイクルの位相差を検討する。
（１）サイクルＮｏ．０でＣＬＫＯのＲＣＬＫに対する位相差０である。
（２）Ｎｏ．１にてサイクルジッタ（＋tg）が加わりＲＣＬＫに対する位相差は“０”である。
（３）Ｎｏ．２にてサイクルジッタ（−tg）  が加わりＲＣＬＫに対する位相差は“tg”である。
（４）Ｎｏ．３にてサイクルジッタ（＋２tg）が加わりＲＣＬＫに対する位相差は“０”である。
（５）Ｎｏ．４にてサイクルジッタ（−２tg）  が加わりＲＣＬＫに対する位相差は“２tg”である。
（６）Ｎｏ．５にてサイクルジッタ（＋３tg）が加わりＲＣＬＫに対する位相差は“０”である。
（７）Ｎｏ．６にてサイクルジッタ（−３tg）  が加わりＲＣＬＫに対する位相差は“３tg”である。
（８）Ｎｏ．２ｎにてサイクルジッタ（−ｎtg）が加わりＲＣＬＫに対する位相差はｎtgである。
【００３９】
基準クロックに対する位相差は“０”と“ｎtg”（ｎは上限のある自然数）が交互に現れることになる。ここで、（ｎtg  ＜  基準クロックの周期）の条件が満たされれば、基準クロックＲＣＬＫと出力クロックＣＬＫＯ（すなわちスペクトラム拡散クロック）の間において１クロック以下の位相差になり、ＣＬＫＯとＲＣＬＫとの位相が保証される。その結果、図９に示したブロック構成の場合、ｎtg＜１クロックとすることでＣＰＵとＡＳＩＣ間のＢＵＳのハンドシェークを同期扱いとできる。また、従来のスペクトラム拡散クロック発生装置の場合、基準クロックとの位相差はΣｎtgであったのに対し、１クロック毎に周期の変更方向を変えた場合はｎtgであるからクロックの位相差を格段に少なくすることが可能となる。
【００４０】
たとえば周期２０ｎsecのクロックにてtg＝１００ｐsecとして５０番目のクロックに注目すると、
Σｎtg＝１２７．５ｎsecとなるのに対して、
ｎtg＝５ｎsec
となる。これは本発明によりジッタの累積が格段に低減されることを意味している。
【００４１】
また、図９に示したブロック構成においてＣＰＵとＡＳＩＣ間のＢＵＳのハンドシェークを同期扱いとできるので、バッファを設ける必要がなくなる。これに伴って、バッファが原因によるＢＵＳサイクルの低下もなくなる。
【００４２】
なお、実際のタイミング設計においては、ｎtg＜１クロックの条件の他に、ＣＰＵのデータセットアップ時間、ホールド時間を考慮する必要がある。以下、実際にＣＰＵおよびＡＳＩＣ間のタイミング設計を行う場合の条件を図４および図５により説明する。
【００４３】
図４は、ＣＰＵライト時のタイミングチャートである。ＣＰＵはスペクトラム拡散されていないＲＣＬＫで動作し、ＡＳＩＣはスペクトラム拡散されたＣＬＫＯで動作するものとする。そのためＣＰＵからＡＳＩＣへのデータ書き込みのためのライトストローブポイントは、ＡＳＩＣ側の動作クロックに支配され、ＣＬＫＯの立ち上がりのポイント４１となる。また、ＡＳＩＣがデータを受け取るための既知のセットアップ時間（ｓｅｔｕｐ）、およびホールド時間（ｈｏｌｄ）を考慮すると、
ｈｏｌｄ  ＜  ｔ／２  −  ｎtg ＋ ｔwr ＋ ｔwdf ・・・・・・・（i）
ｓｅｔｕｐ  ＜  （ｔ＋ｎtg）／２  − （ｔwdr − ｎtg／２） ・・・（ii）
を満たす必要がある。ここに、各変数の意味は次のとおりである。
ｈｏｌｄ：ＣＬＫＯで動作する外部デバイス（ここではＡＳＩＣ）が必要とするデータホールド時間
ｓｅｔｕｐ：ＣＬＫＯで動作する外部デバイス（ここではＡＳＩＣ）が必要とするデータセットアップ時間
ｔｒｄｒ：ＲＣＬＫの立ち下がりからＣＰＵのデータが出力されるまでの時間
ｔwr：ＲＣＬＫの立ち下がりからＣＰＵのライト信号ＷＲの立ち下がりまでの時間
ｔwrf：ライト信号ＷＲの立ち上がりからのＣＰＵのデータ保持時間
【００４４】
図５は、ＣＰＵリード時のタイミングチャートである。図４の場合と同様にＣＰＵはスペクトラム拡散されていないＲＣＬＫで動作し、ＡＳＩＣはスペクトラム拡散されたＣＬＫＯで動作するものとする。そのため、ＡＳＩＣからＣＰＵへのデータ取り込みのためのリードストローブポイントは、ＣＰＵ側の動作クロックに支配され、ポイント５１となる。また、ＣＰＵがデータを受け取るための既知のセットアップ時間（ｓｅｔｕｐ）、ホールド時間（ｈｏｌｄ）を考慮すると、
ｈｏｌｄ ＜ ｔrr ＋ ｔrdf ・・・・・・・ （iii）
ｓｅｔｕｐ ＜ ｔ − ｔrdr − ｎtg／２ ・・・・ （iv）
を満たす必要がある。ここに、各変数の意味は次のとおりである。
ｈｏｌｄ：ＣＰＵが必要とするデータホールド時間
ｓｅｔｕｐ：ＣＰＵが必要とするデータセットアップ時間
ｔｒｄｒ：ＣＬＫＯで動作する外部デバイス（ここではＡＳＩＣ）がＣＬＫＯの立ち下がりからデータを出力されるまでの時間
ｔｒｒ：ＲＣＬＫの立ち下がりからＣＰＵのリード信号ＲＤの立ち上がりまでの時間
ｔｒｄｒ：リード信号ＲＤの立ち上がりからのＣＰＵのデータ保持時間
【００４５】
このように各デバイスのセットアップ時間およびホールド時間を考慮し、回路の設計を行う必要がある。
【００４６】
以上、本発明の好適な実施の形態について説明したが、上記で言及した以外にも種々の変形、変更を行うことが可能である。例えば、スペクトラム拡散変調信号は基準クロックの１クロック毎に符号が交互に反転する信号としたが、基準クロックの数クロック毎に符号が交互に反転する信号であってもよい。
【図面の簡単な説明】
【００４７】
【図１】本発明の実施の形態のＳＳＣＧ回路の基本構成図である。
【図２】図１内に示したスペクトラム対称変調器から出力されるスペクトラム対称変調信号のプロファイルの２例（ａ）（ｂ）を示す図である。
【図３】図１の回路に入力される基準クロックＲＣＬＫと出力クロックＣＬＫＯの関係を示すタイミング図である。
【図４】本発明の実施の形態におけるＣＰＵライト時のタイミングチャートである。
【図５】本発明の実施の形態におけるＣＰＵリード時のタイミングチャートである。
【図６】従来のスペクトラム変調信号である三角波形を示す図である。
【図７】図６のスペクトラム変調信号を用いたときの拡散スペクトラムのプロファイルを示す図である。
【図８】従来の他のスペクトラム変調信号を示す図である。
【図９】ＳＳＣＧクロックを使用した一般的な制御回路のブロック図である。
【図１０】基従来の準クロックＲＣＬＫとスペクトラム拡散されたＣＬＫＯの関係を表したタイミング図である。
【符号の説明】
【００４８】
１０１…１／Ｘ分周器
１０２…周波数位相比較器
１０３…チャージポンプ
１０４…ループフィルタ
１０５…電圧加算回路
１０６…対称変調器
１０７…電圧制御発振器（ＶＣＯ）
１０８…１／Ｙ分周器
１０９…スペクトラム変調信号
１１０…電圧差
【図１】
2008090774.tif 000003
【図２】
2008090774.tif 000004
【図３】
2008090774.tif 000005
【図４】
2008090774.tif 000006
【図５】
2008090774.tif 000007
【図６】
2008090774.tif 000008
【図７】
2008090774.tif 000009
【図８】
2008090774.tif 000010
【図９】
2008090774.tif 000011
【図１０】
2008090774.tif 000012