(57)【要約】【課題】アナログ画像信号をサンプリングするタイミングがずれることにより生じる表示品位の低下を抑制することができる画像表示装置を提供する。【解決手段】位相調整回路８は発振子２で生成されたドットクロックＤＣＫ１に位相遅延処理を施してドットクロックＤＣＫ３を生成し、このドットクロックＤＣＫ３をタイミングコントローラ７に供給する。タイミングコントローラ７はドットクロックＤＣＫ３を基準クロックとして動作し、ビデオアンプ３から出力されるアナログ画像信号ＲＧＢ２に同期したドットクロックＤＣＫ４を含むタイミング信号Ｔ３を生成する。デジタルディスプレイデバイス６はドットクロックＤＣＫ４に同期してアナログ画像信号ＲＧＢ２をサンプリングして表示する。【選択図】図１
2008076991.tif 000002
【特許請求の範囲】
【請求項１】
第１の基準クロックを生成する基準クロック生成手段と、
前記第１の基準クロックに同期した第１のアナログ画像信号およびこの第１のアナログ画像信号の同期信号を生成する画像信号生成手段と、
前記第１のアナログ画像信号を増幅して、前記第１のアナログ画像信号に対して遅延した第２のアナログ画像信号を生成する増幅手段と、
第１の基準クロックに位相遅延処理を施して第２の基準クロックを生成する位相調整手段と、
前記同期信号および前記第２の基準クロックに基づいて、前記第２のアナログ画像信号に同期したドットクロックを含むタイミング信号を生成するタイミング制御手段と、
前記ドットクロックに基づいて前記第２のアナログ画像信号を画素ごとにサンプリングして表示する表示手段とを備え、
前記位相調整手段は、前記増幅手段で生じる前記第１のアナログ画像信号に対する第２のアナログ画像信号の遅延量を用いて、前記タイミング制御手段で生成される前記ドットクロックを前記第２のアナログ画像信号に同期させるために必要な位相遅延量を前記第１の基準クロックに与えて前記第２の基準クロックを生成し、生成した前記第２の基準クロックを前記タイミング制御手段に供給することを特徴とする画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、グラフィックディスプレイコントローラ（ＧＤＣ）で描画された画像を表示する画像表示装置に関する。
【背景技術】
【０００２】
従来、ＧＤＣで描画された画像を表示する画像表示装置が知られている（例えば、特許文献１参照）。図２に示す従来の画像表示装置は、ＧＤＣ１と、発振子２と、ビデオアンプ３と、タイミングコントローラ（ＴＣ）４と、デジタルディスプレイデバイス６とを備え、ＧＤＣ１で描画された画像をデジタルディスプレイデバイス６で表示するものである。
【０００３】
図２において、ＧＤＣ１は図示しないメモリからビットマップ情報を読み出してデジタル画像を描画し、これをＤ／Ａ変換してアナログ画像信号ＲＧＢ１を出力する。ＧＤＣ１は、発振子２で生成されたドットクロックＤＣＫ１に同期して、アナログ画像信号ＲＧＢ１を出力する。また、ＧＤＣ１は、発振子２からのドットクロックＤＣＫ１を分周することにより、アナログ画像信号ＲＧＢ１の同期信号Ｃ−ＳＹＮＣを生成して出力する。ＧＤＣ１はドットクロックＤＣＫ１に同期して動作し、ＧＤＣ１で生成されるアナログ画像信号ＲＧＢ１および同期信号Ｃ−ＳＹＮＣはドットクロックＤＣＫ１に同期している。
【０００４】
ビデオアンプ３は、ＧＤＣ１からのアナログ画像信号ＲＧＢ１を、デジタルディスプレイデバイス６に合わせて増幅し、また、アナログ画像信号ＲＧＢ１のコントラスト等を調整して、増幅されたアナログ画像信号ＲＧＢ２を出力する。
【０００５】
タイミングコントローラ（ＴＣ）４はＰＬＬ回路５を備える。ＰＬＬ回路５は同期信号Ｃ−ＳＹＮＣを逓倍してＴＣ４の基準クロックＣＬを生成する。ＴＣ４はこの基準クロックＣＬに同期して動作し、ＧＤＣ１から入力される同期信号Ｃ−ＳＹＮＣを、基準クロックＣＬ同期のタイミング信号Ｔ１に変換する。このタイミング信号Ｔ１はデジタルディスプレイデバイス６を駆動するために必要な信号であり、このタイミング信号Ｔ１には、デジタルディスプレイデバイス６においてアナログ画像信号ＲＧＢ２を画素ごとにサンプリングするためのドットクロックＤＣＫ２が含まれている。
【０００６】
デジタルディスプレイデバイス６は、例えば液晶ディスプレイ（ＬＣＤ）からなり、液晶ドライバと液晶表示パネルとを備える。液晶ドライバがドットクロックＤＣＫ２に同期してアナログ画像信号ＲＧＢ２をサンプリングし、サンプリングした信号を液晶表示パネルに出力して表示させる。
【０００７】
なお、アナログ画像信号ＲＧＢ１は、ＧＤＣ１で描画されるデジタルデータをＤ／Ａ変換したものであるため、その電圧レベル、時間ともに、デジタルデータのような離散値に近似したものとなる。このため、デジタルディスプレイデバイス６を駆動するタイミング信号Ｔ１とアナログ画像信号ＲＧＢ１を増幅、遅延したアナログ画像信号ＲＧＢ２の位相、周波数を完全に合わせれば、デジタル転送と同様に、解像度等を劣化させることなく、ＧＤＣ１からデジタルディスプレイデバイス６への画像信号の転送が可能である。
【特許文献１】特開昭６２−３５９６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ＧＤＣ１から出力されたアナログ画像信号ＲＧＢ１は、ビデオアンプ３で増幅され、これに伴い遅延し、アナログ画像信号ＲＧＢ２となってデジタルディスプレイデバイス６に入力される。ここで、ビデオアンプ３で生じるアナログ画像信号ＲＧＢ２の遅延量は、ＴＣ４における水平位置調整により調整することができる。水平位置調整は、デジタルディスプレイデバイス６においてアナログ画像信号ＲＧＢ２をサンプリングするタイミングを遅らせるように、ＴＣ４において生成されるタイミング信号Ｔ１を調整することにより行われる。
【０００９】
しかし、デジタルディスプレイデバイス６を駆動するタイミング信号Ｔ１は、位相、周波数ともに、ドット位置（ドットクロック）の単位ではアナログ画像信号ＲＧＢ２と同期していない。このため、タイミング信号Ｔ１とアナログ画像信号ＲＧＢ２との間に位相、周波数のずれが生じる。また、ビデオアンプ３、ＰＬＬ回路５等の各部を調整することによりタイミング信号Ｔ１とアナログ画像信号ＲＧＢ２の位相、周波数を一致させようとしても、温度変化や、当該装置の各部の調整制度、部品のばらつき等により困難である。
【００１０】
このタイミング信号Ｔ１とアナログ画像信号ＲＧＢ２との間の位相、周波数のずれは、アナログディスプレイデバイスを使用する場合であれば、表示位置が離散的なデジタルではなくアナログであるため、表示位置がわずかにずれるだけで、表示品位に関しては問題ない。このため、現在のアナログインターフェース用のＩＣは、アナログディスプレイデバイスに求められる程度の性能（精度、機能）しか有していない。
【００１１】
しかし、デジタルディスプレイデバイス６では、画像信号をサンプリングするタイミングに間隔があるため、ＧＤＣ１で描画された画像を表示する場合は、正確なタイミングでサンプリングしないと解像度の能力を落とし、表示ボケが発生してしまう。図２に示す従来の画像表示装置では、上述したように、タイミング信号Ｔ１とアナログ画像信号ＲＧＢ２との間に位相、周波数にずれが発生し、このため正確なタイミングでアナログ画像信号ＲＧＢ２をサンプリングすることができず、表示ボケが発生するという問題があった。
【００１２】
図３（ａ）は正常な表示が得られる状態を示す図、図３（ｂ）は表示ボケが発生した状態を示す図である。図３（ａ）に示すように、ＴＣ４で生成されるタイミング信号Ｔ１に含まれるドットクロックＤＣＫ２とアナログ画像信号ＲＧＢ２の位相、周波数が一致していれば、デジタルディスプレイデバイス６において正確なタイミングでサンプリングすることができ、ＧＤＣで描画された画像を正常に表示することができる。しかし、図３（ｂ）に示すように、ドットクロックＤＣＫ２とアナログ画像信号ＲＧＢ２の位相にずれが生じると、デジタルディスプレイデバイス６において正確なタイミングでサンプリングすることができず、表示ボケが発生する。
【００１３】
なお、ＴＣ４の基準クロックＣＬを生成するＰＬＬ回路５としては、デジタルのＰＬＬ回路を用いることもできるが、デジタルのＰＬＬ回路では、ビデオアンプ３で生じるアナログ画像信号ＲＧＢ２の遅延等の微小なステップに対応できるものが少なく、画像の水平位置の精密な調整ができないため、上記と同様に表示ボケが発生するおそれがある。また、ＰＬＬ回路５の替わりに発振子を用いてＴＣ４の基準クロックＣＬを生成することもできるが、この場合でも、ＧＤＣ１とＴＣ４との同期が取れないため、上記と同様にタイミング信号Ｔ１とアナログ画像信号ＲＧＢ２との間の位相、周波数のずれが生じ、表示ボケが発生するおそれがある。
【００１４】
ところで、上記のような位相、周波数のずれを解消するために、図４に示すような、発振子２で生成したドットクロックＤＣＫ１を、デジタルディスプレイデバイス６を駆動するためのタイミング信号Ｔ２を生成するＴＣ７にも供給する画像表示装置が提案されている。
【００１５】
この場合、ＧＤＣ１、ＴＣ７、デジタルディスプレイデバイス６は、ドットクロックＤＣＫ１を基準クロックとして同期動作する。そして、ＴＣ７で生成されるタイミング信号Ｔ２は、ビデオアンプ３から出力されるアナログ画像信号ＲＧＢ２と、周波数では同期する。しかし、ビデオアンプ３での遅延量については、ＴＣ７で生成するタイミング信号Ｔ２を調整することにより、アナログ画像信号ＲＧＢ２の１ドット単位までは調整可能だが、１ドット未満の位相ずれについては対応できない。したがって、デジタルディスプレイデバイス６において、アナログ画像信号ＲＧＢ２を正確なタイミングでサンプリングすることができず、図２に示す画像表示装置と同様に表示ボケが発生する。
【００１６】
本発明は上記に鑑みてなされたもので、ＧＤＣで生成したアナログ画像信号をデジタルディスプレイデバイスにおいてサンプリングするタイミングがずれることにより生じる表示品位の低下を抑制することができる画像表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記目的を達成するため、本発明の画像表示装置は、第１の基準クロックを生成する基準クロック生成手段と、前記第１の基準クロックに同期した第１のアナログ画像信号およびこの第１のアナログ画像信号の同期信号を生成する画像信号生成手段と、前記第１のアナログ画像信号を増幅して、前記第１のアナログ画像信号に対して遅延した第２のアナログ画像信号を生成する増幅手段と、第１の基準クロックに位相遅延処理を施して第２の基準クロックを生成する位相調整手段と、前記同期信号および前記第２の基準クロックに基づいて、前記第２のアナログ画像信号に同期したドットクロックを含むタイミング信号を生成するタイミング制御手段と、前記ドットクロックに基づいて前記第２のアナログ画像信号を画素ごとにサンプリングして表示する表示手段とを備え、前記位相調整手段は、前記増幅手段で生じる前記第１のアナログ画像信号に対する第２のアナログ画像信号の遅延量を用いて、前記タイミング制御手段で生成される前記ドットクロックを前記第２のアナログ画像信号に同期させるために必要な位相遅延量を前記第１の基準クロックに与えて前記第２の基準クロックを生成し、生成した前記第２の基準クロックを前記タイミング制御手段に供給することを特徴とする。
【発明の効果】
【００１８】
本発明の画像表示装置は、表示手段に入力されるアナログ画像信号に同期したドットクロックを生成し、表示手段において、このドットクロックに基づいてアナログ画像信号を画素ごとにサンプリングして表示するので、アナログ画像信号を正確なタイミングでサンプリングすることができ、サンプリングのタイミングがずれることにより生じる表示品位の低下を抑制することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明を実施するための最良の形態について、図面を参照して説明する。図１は本発明の一実施の形態に係る画像表示装置の構成を示すブロック図である。なお、図１において、図２，４に示した従来の画像表示装置と同一構成には同一符号を付して説明する。
【００２０】
図１に示すように本実施の形態に係る画像表示装置は、アナログ画像信号ＲＧＢ１および同期信号Ｃ−ＳＹＮＣを生成して出力するＧＤＣ１と、ドットクロックＤＣＫ１を生成し、これをＧＤＣ１に供給する発振子２と、ＧＤＣ１からのアナログ画像信号ＲＧＢ１を増幅、調整してアナログ画像信号ＲＧＢ２を出力するビデオアンプ３と、ドットクロックＤＣＫ１に位相遅延処理を施してドットクロックＤＣＫ３を生成する位相調整回路８と、ＧＤＣ１から入力される同期信号Ｃ−ＳＹＮＣを、ドットクロックＤＣＫ３同期のタイミング信号Ｔ３に変換するタイミングコントローラ（ＴＣ）７と、アナログ画像信号ＲＧＢ２をサンプリングして表示するデジタルディスプレイデバイス６とを備える。デジタルディスプレイデバイス６は、例えば液晶ディスプレイ（ＬＣＤ）からなり、アナログ画像信号ＲＧＢ２をサンプリングする液晶ドライバと、液晶ドライバでサンプリングされた信号を表示する液晶表示パネルとを備える。
【００２１】
次に、本実施の形態に係る画像表示装置の動作を説明する。
【００２２】
ＧＤＣ１は図示しないメモリからビットマップ情報を読み出してデジタル画像を描画し、これをＤ／Ａ変換してアナログ画像信号ＲＧＢ１を出力する。ＧＤＣ１は、発振子２で生成されたドットクロックＤＣＫ１に同期して、アナログ画像信号ＲＧＢ１を出力する。また、ＧＤＣ１は、発振子２からのドットクロックＤＣＫ１を分周することにより、アナログ画像信号ＲＧＢ１の同期信号Ｃ−ＳＹＮＣを生成して出力する。ＧＤＣ１はドットクロックＤＣＫ１をその基準クロック（第１の基準クロック）として動作し、ＧＤＣ１で生成されるアナログ画像信号ＲＧＢ１および同期信号Ｃ−ＳＹＮＣはドットクロックＤＣＫ１に同期している。
【００２３】
ビデオアンプ３は、ＧＤＣ１から出力されたアナログ画像信号ＲＧＢ１を、デジタルディスプレイデバイス６に合わせて増幅し、また、アナログ画像信号ＲＧＢ１のコントラスト等を調整して、増幅されたアナログ画像信号ＲＧＢ２を出力する。ここで、ビデオアンプ３では、アナログ画像信号ＲＧＢ１の増幅に伴って遅延が生じるため、アナログ画像信号ＲＧＢ２はアナログ画像信号ＲＧＢ１に対して遅延している。
【００２４】
発振子２で生成されたドットクロックＤＣＫ１は、位相調整回路８にも供給される。位相調整回路８は、発振子２からのドットクロックＤＣＫ１に位相遅延処理を施してドットクロックＤＣＫ３を生成し、これをＴＣ７に出力する。
【００２５】
ＴＣ７はドットクロックＤＣＫ３を基準クロック（第２の基準クロック）として動作し、ＧＤＣ１から入力される同期信号Ｃ−ＳＹＮＣを、ドットクロックＤＣＫ３に同期したタイミング信号Ｔ３に変換する。このタイミング信号Ｔ３はデジタルディスプレイデバイス６を駆動するために必要な信号であり、このタイミング信号Ｔ３には、デジタルディスプレイデバイス６においてアナログ画像信号ＲＧＢ２を画素ごとにサンプリングするためのドットクロックＤＣＫ４が含まれている。
【００２６】
また、ＴＣ７は、ビデオアンプ３で生じるアナログ画像信号ＲＧＢ２の遅延量を水平位置調整により調整するために、デジタルディスプレイデバイス６においてアナログ画像信号ＲＧＢ２をサンプリングするタイミングを遅らせるように、タイミング信号Ｔ３を調整する。
【００２７】
そして、デジタルディスプレイデバイス６において、液晶ドライバがドットクロックＤＣＫ４に同期してアナログ画像信号ＲＧＢ２を画素ごとにサンプリングし、サンプリングした信号を液晶表示パネルに出力して表示させる。
【００２８】
本実施の形態の画像表示装置において、位相調整回路８は、例えば、信号レベルを稼ぐためのロジックＩＣとコンデンサと抵抗とを組み合わせた遅延回路により構成され、位相調整回路８における位相遅延量Δｔは、下記の（数式１）により決定される。
【００２９】
Δｔ＝ｄ−ｎ／Ｆ      （数式１）
ここで、ｄはビデオアンプ３で生じるアナログ映像信号ＲＧＢ２のアナログ映像信号ＲＧＢに対する遅延量、ｎはＴＣ７における水平位置調整の調整値、ＦはドットクロックＤＣＫ１の周波数である。
【００３０】
このように位相調整回路８で位相調整したドットクロックＤＣＫ３によりＴＣ７を動作させることで、ビデオアンプ３から出力されるアナログ画像信号ＲＧＢ２と、ＴＣ７から出力されるタイミング信号Ｔ３（ドットクロックＤＣＫ４）とを同期させることができる。これにより、アナログ画像信号ＲＧＢ２とタイミング信号Ｔ３（ドットクロックＤＣＫ４）の位相、周波数が一致し、デジタルディスプレイデバイス６においてアナログ画像信号ＲＧＢ２を正確なタイミングでサンプリングすることができるため、表示ボケの発生を防ぎ、良好な表示品位を確保することができる。
【００３１】
また、本発明によれば、アナログ入力を有するデジタルディスプレイデバイスとアナログのビデオアンプを使用した既存の画像表示装置で、デジタル方式で画像伝送を行う画像表示装置並みの高画質を実現できるが、本発明の画像表示装置では、デジタル方式で画像伝送を行う画像表示装置に比べて、画像信号等を伝送するための信号線の数を少なくすることができる。例えば、デジタル方式で２４ビットのデジタルＲＧＢ信号を伝送する場合、ＲＧＢ各色についてそれぞれ８本と、同期信号のために１本の信号線を用いるため、合計２５本の信号線を必要とする。これに対して本発明の画像表示装置では、ＲＧＢ各色の画像信号と同期信号をそれぞれ伝送するための計４本の信号線を設けるだけでよい。
【００３２】
なお、上記実施の形態ではデジタルディスプレイデバイスとして液晶ディスプレイを例にとったが、アナログ画像信号をサンプリングして表示するものであれば液晶ディスプレイに限定する必要はなく、例えばプラズマディスプレイ等を用いることもできる。
【図面の簡単な説明】
【００３３】
【図１】本発明の一実施の形態に係る画像表示装置の構成を示すブロック図である。
【図２】従来の画像表示装置の一例を示すブロック図である。
【図３】（ａ）は正常な表示が得られる状態を示す図、（ｂ）は表示ボケが発生した状態を示す図である。
【図４】従来の画像表示装置の他の一例を示すブロック図である。
【符号の説明】
【００３４】
１  グラフィックディスプレイコントローラ（ＧＤＣ）
２  発振子
３  ビデオアンプ
４，７，９  タイミングコントローラ（ＴＣ）
５  ＰＬＬ回路
６  デジタルディスプレイデバイス
８  位相調整回路
【図１】
2008076991.tif 000003
【図２】
2008076991.tif 000004
【図４】
2008076991.tif 000005
【図３】
2008076991.tif 000006