(57)【要約】【課題】従来のスイッチ回路では、複数のスイッチ回路を組み合わせて１つのスイッチ装置を構成する場合において、スイッチ回路の出力端子は、スイッチ内部で必ずいずれかの入力端に接続されているため、意図しない入力端子からの信号を遮断するために余分なスイッチを後段に直列に接続させることが必要であった。【解決手段】スイッチ回路は、複数の単位スイッチ素子を備え、全単位スイッチ素子を同時に遮断する機能を有するものである。【選択図】  図１
2008042343.tif 000002
【特許請求の範囲】
【請求項１】
複数の単位スイッチ素子を備え、全単位スイッチ素子を同時に遮断する機能を有することを特徴とするスイッチ回路。
【請求項２】
前記スイッチ回路の入力端から出力端にいたるすべての信号パスは、前記単位スイッチ素子が１段のみであることを特徴とする請求項１に記載のスイッチ回路。
【請求項３】
複数の前記入力端を備え、あるいは複数の前記出力端を備え、あるいはともに複数の前記入力端と前記出力端を備え、前記単位スイッチ素子により任意の入力端と任意の出力端が接続されることを特徴とする請求項１および２に記載のスイッチ回路。
【請求項４】
スイッチ制御信号に基づいて前記複数のスイッチ素子のうち任意のスイッチ素子の導通状態を制御するデコーダと、スイッチ遮断信号に基づいて前記複数のスイッチ素子のすべての接続を遮断するロジック部とを備えたことを特徴とする請求項１乃至３に記載のスイッチ回路。
【請求項５】
前記ロジック部は、複数の論理素子を有し、前記複数の論理素子に前記スイッチ遮断信号が入力された場合に前記スイッチ素子の接続を遮断することを特徴とする請求項４に記載のスイッチ回路。
【請求項６】
共通接続された入力端あるいは共通接続された出力端を有する複数のスイッチ回路を備えたスイッチ装置であって、
前記スイッチ回路は、複数の単位スイッチ素子を備え、全単位スイッチ素子を同時に遮断する機能を有することを特徴とするスイッチ装置。
【請求項７】
前記スイッチ装置は、前記複数のスイッチ回路のうちひとつを選択して使用することを特徴とする請求項６に記載のスイッチ装置。
【請求項８】
前記スイッチ回路の入力端から出力端にいたるすべての信号パスは、前記単位スイッチ素子が１段のみであることを特徴とする請求項６および７に記載のスイッチ装置。
【請求項９】
前記スイッチ回路は、複数の前記入力端を備え、あるいは複数の前記出力端を備え、あるいはともに複数の前記入力端と前記出力端を備え、前記単位スイッチ素子により任意の入力端と任意の出力端が接続されることを特徴とする請求項６乃至８に記載のスイッチ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信機、携帯電話端末等に用いられるスイッチ回路およびスイッチ装置に関し、特に複数のスイッチ素子を有するスイッチ回路およびスイッチ装置に関する。
【背景技術】
【０００２】
従来から、通信機あるいは携帯電話端末等の高周波回路に対応して、ＧａＡｓ（ガリウムひ素）等の化合物半導体を用いた１入力多出力あるいは、多入力１出力スイッチ回路が用いられている。この場合、スイッチ回路では、入力端側からみた出力端の出力インピーダンスと出力端の先の受け側回路の入力インピーダンスを等しくするインピーダンス整合を行う必要がある。このことは、ＧａＡｓを用いたスイッチ回路の設計をより困難なものにしている。
【０００３】
また、ＧａＡｓを用いた１入力多出力あるいは、多入力１出力スイッチ回路は、スイッチ回路を経由して信号を分配する構成を簡略化し、分配による損失を低減する必要がある。そのため従来のスイッチ回路は、例えば特許文献１乃至３などに記載されているように複数のスイッチ素子を並列に接続させることによって挿入損失を低減している。図１０、１１は従来のスイッチ回路を示す模式図である。
【０００４】
図１０は４入力１出力型スイッチ回路の概念図である。図１０に示す４入力１出力型スイッチ回路は、スイッチＳ１〜Ｓ４を有している。また、スイッチＳ１〜Ｓ４はそれぞれ並列に接続され、その一端が出力端子ＯＵＴに共通に接続されている。また、デコーダによって、それぞれのスイッチＳ１〜Ｓ４のオンあるいはオフ状態を制御している。この場合、出力端ＯＵＴは入力端ＩＮ１〜ＩＮ４のうちのいずれか１つのスイッチに必ず接続されている。
【０００５】
しかしながら、図１１に示すように４入力１出力型スイッチ回路を組み合わせて８入力１出力型スイッチ装置を構成する場合がある。このとき、各４入力１出力型スイッチ回路の出力端子は、スイッチ内部で必ずいずれかの入力端に接続されているため、意図しない入力端子からの信号を遮断するための余分なスイッチを後段に直列に接続させることが必要であった。
【特許文献１】特開平６−１４０８９３号公報
【特許文献２】特開平８−２２３０２１号公報
【特許文献３】特開２０００−３５７９１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記したように、従来のスイッチ回路では、複数のスイッチ回路を組み合わせる場合に余分なスイッチを後段に直列に接続させることが必要であった。
【課題を解決するための手段】
【０００７】
本発明の１態様によるスイッチ回路は、複数の単位スイッチ素子を備え、全単位スイッチ素子を同時に遮断する機能を有する。
【０００８】
本発明のスイッチ回路によれば、複数のスイッチをすべて同時に遮断することが可能である。
【０００９】
本発明の１態様によるスイッチ装置は、共通接続された入力端あるいは共通接続された出力端を有する複数のスイッチ回路を備えたスイッチ装置であって、前記スイッチ回路は、複数の単位スイッチ素子を備え、全単位スイッチ素子を同時に遮断する機能を有する。
【００１０】
本発明のスイッチ装置によれば、遮断したい入力端子しか持たないスイッチ回路の全入力を遮断することが可能である。
【発明の効果】
【００１１】
本発明のスイッチ回路によれば、余分なスイッチを直列に挿入する必要がなくなる。
【発明を実施するための最良の形態】
【００１２】
実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。図１は、本発明の実施の形態１に関わるスイッチ回路の概念図である。図１に示すように、本実施の形態のスイッチ回路は、単位スイッチ素子（以降、ＳＰＳＴ（Ｓｉｎｇｌｅ  Ｐｏｌｅ  Ｓｉｎｇｌｅ  Ｔｈｒｏｗ）スイッチＳ１〜Ｓｎと称す）、入力端ＩＮ１〜ＩＮｎ、出力端ＯＵＴ、デコーダ、ロジック部、制御信号入力端子ＣＴＬ１〜ＣＴＬｐ、全スイッチ遮断端子Ａｌｌ−ｏｆｆを有している。
【００１３】
ＳＰＳＴスイッチＳ１〜Ｓｎは、Ｓ１〜Ｓｎのそれぞれ一端が共通に接続されており、多入力（ＩＮ１〜ＩＮｎ）１出力（ＯＵＴ）型スイッチを構成している。なお、ＳＰＳＴスイッチは、ある伝送路をオン状態あるいはオフ状態にするためのスイッチであり、本実施の形態においては、携帯電話等の高周波機器で使用する周波数帯域（ＧＨｚレベル）で用いられるスイッチとする。また、ＳＰＳＴスイッチは、トランスファーゲート型、シャント型、ＦＥＴ多段型、反射型、終端型等、複数種類存在しており、本実施の形態におけるＳＰＳＴスイッチは、そのうちのいずれか１つによって構成されているものとする。
【００１４】
制御信号入力端子ＣＴＬ１〜ＣＴＬｐは、スイッチＳ１〜Ｓｎのオンあるいはオフ状態を制御するためのスイッチ制御信号を入力するための端子である。デコーダ２は、制御信号入力端子ＣＴＬ１〜ＣＴＬｐによって入力されるスイッチ制御信号に基づいて、スイッチＳ１〜Ｓｎのオン・オフ状態を制御するための信号を出力する。なお、本実施の形態のスイッチ回路では、制御信号入力端子ＣＴＬ１〜ＣＴＬｐによって入力されるｐビットのスイッチ制御信号に基づいて、スイッチＳ１〜Ｓｎのうち任意のスイッチを選択するものとする。
【００１５】
全スイッチ遮断端子Ａｌｌ−ｏｆｆは、すべてのスイッチＳ１〜Ｓｎを同時に遮断するための全スイッチ遮断信号を入力するための端子である。また、ロジック部１は、複数の論理素子によって構成されている。この場合ロジック部１は、全スイッチ遮断端子Ａｌｌ−ｏｆｆによって入力される全スイッチ遮断信号に基づいて、すべてのスイッチＳ１〜Ｓｎを同時にオフ状態にするための制御信号を出力する。このように構成された本実施の形態のスイッチ回路に関し、以下により詳細に説明する。
【００１６】
図２は、本実施の形態における４入力１出力型スイッチ回路を示す図である。図２に示す４入力１出力型スイッチ回路は、スイッチＳ１〜Ｓ４、入力端ＩＮ１〜ＩＮ４、出力端ＯＵＴ、制御信号入力端子ＣＴＬ１、ＣＴＬ２、デコーダ２、全スイッチ遮断端子Ａｌｌ−ｏｆｆ、ロジック部１を有している。なお、図２に示す４入力１出力型スイッチ回路の構成は図１に示したスイッチ回路の概念図と同一であるためその説明を省略する。以下、通常の全スイッチ遮断信号が入力されない場合と、全スイッチ遮断信号が入力された場合の４入力１出力型スイッチ回路の動作について、図３を参照して詳細に説明する。
【００１７】
図３は、図２に示した４入力１出力型スイッチ回路において、全スイッチを遮断する機能を実現するための具体的な例を示した図である。図３は、スイッチ部３、ロジック部１、デコーダ２、制御信号入力端子ＣＴＬ１、ＣＴＬ２、全スイッチ遮断端子Ａｌｌ−ｏｆｆを有している。スイッチ部３は、Ｓ１〜Ｓ４のスイッチを有しており、Ｓ１〜Ｓ４のそれぞれ一端が共通接続された４入力１出力型スイッチを構成している。ロジック部１は、ＮＯＲ回路ＮＯＲ１〜ＮＯＲ４を有している。また、ＮＯＲ回路ＮＯＲ１〜ＮＯＲ４は、入力信号に基づいて"Ｈ"あるいは"Ｌ"レベルの信号を出力している。
【００１８】
全スイッチ遮断信号が入力されない場合、スイッチＳ１〜Ｓ４のいずれか１つのスイッチがオン状態となり、入力端によって入力された信号が出力端ＯＵＴへ出力される。仮にスイッチＳ２のみオン状態となる場合を例として説明する。
【００１９】
まず、制御信号入力端子ＣＴＬ１及びＣＴＬ２に２ビットのスイッチ制御信号、例えば"１０"を入力する。この場合、デコーダ２は入力された２ビットのデジタル信号に基づいて、スイッチＳ１〜Ｓ４のうちのいずれか１つのスイッチをオン状態にするための信号を生成して、例えば"Ｈ""Ｌ""Ｈ""Ｈ"をそれぞれＮＯＲ１〜ＮＯＲ４へと出力する。ここで、ロジック部１のＮＯＲ回路ＮＯＲ１〜ＮＯＲ４は、ＮＯＲ出力を行う。この場合、全スイッチ遮断端子からは全スイッチ遮断信号は入力されないのでＮＯＲ回路ＮＯＲ１〜ＮＯＲ４はそれぞれ、例えば"Ｌ""Ｈ""Ｌ""Ｌ"の信号を出力する。スイッチ部３のスイッチＳ１〜Ｓ４はそれぞれＮＯＲ回路ＮＯＲ１〜ＮＯＲ４によって出力された信号"Ｌ""Ｈ""Ｌ""Ｌ"に基づいてＳ２のみをオン状態とする。
【００２０】
以上のように全スイッチ遮断信号が入力されない場合、スイッチ制御端子によって入力されるスイッチ制御信号に基づいて、スイッチ部内の複数のスイッチのうち１つをオン状態とすることで信号の入出力が行われる。次に、全スイッチ遮断端子に全スイッチ遮断信号が入力された場合について説明する。
【００２１】
この場合においても、制御信号入力端子ＣＴＬ１及びＣＴＬ２に２ビットのスイッチ制御信号、例えば"１０"を入力する。そして、デコーダ２は入力された２ビットのデジタル信号に基づいて、スイッチＳ１〜Ｓ４のうちのいずれか1つのスイッチをオン状態にするための信号を生成して、例えば"Ｈ""Ｌ""Ｈ""Ｈ"をそれぞれＮＯＲ１〜ＮＯＲ４へと出力する。また、ＮＯＲ回路ＮＯＲ１〜ＮＯＲ４にはそれぞれ全スイッチ遮断端子から全スイッチ遮断信号、例えば"Ｈ"が入力される。この場合、ＮＯＲ回路ＮＯＲ１〜ＮＯＲ４からはそれぞれ"Ｌ""Ｌ""Ｌ""Ｌ"の信号が出力される。スイッチ部３のスイッチＳ１〜Ｓ４はそれぞれＮＯＲ回路ＮＯＲ１〜ＮＯＲ４によって出力された信号"Ｌ""Ｌ""Ｌ""Ｌ"に基づいてすべてのスイッチをオフ状態とする。
【００２２】
以上のように、全スイッチ遮断端子から全スイッチ遮断信号が入力されると、スイッチ制御端子ＣＴＬ１、ＣＴＬ２によって入力されるスイッチ制御信号（"Ｌ"あるいは"Ｈ"レベル）に関わらず、ＮＯＲ回路ＮＯＲ１〜ＮＯＲ４によってそれぞれのスイッチＳ１〜Ｓ４をオフ状態とするための信号が出力される。よって、すべてのスイッチＳ１〜Ｓ４は遮断される。
【００２３】
以上、全スイッチ遮断機能を有する４入力１出力型スイッチの動作について示したが、本実施の形態におけるスイッチ回路は、並列に接続されたｎ個のスイッチから構成され、出力端子ＯＵＴがいずれかの入力端子ＩＮ１〜ＩＮｎのいずれかに必ず接続されるように構成されていればよい。つまり、全スイッチ遮断機能を有する多入力１出力（ｎ入力１出力）型のスイッチ回路を構成することが可能である。
【００２４】
また、図５に１入力４出力型スイッチ回路を示す。図５に示す１入力４出力型スイッチ回路は、スイッチＳ１〜Ｓ４、出力端ＯＵＴ１〜ＯＵＴ４、入力端ＩＮ、制御信号入力端子ＣＴＬ１、ＣＴＬ２、デコーダ２、全スイッチ遮断端子Ａｌｌ−ｏｆｆ、ロジック部１を有している。なお、図５に示す１入力４出力型スイッチ回路の構成及び動作は図２に示した４入力１出力型スイッチ回路と同一であるためその説明を省略する。
【００２５】
１入力４出力型スイッチ回路においても４入力１出力型スイッチ回路と同様に全スイッチ遮断機能を設けることが可能である。また、並列に接続されたｎ個のスイッチから構成され、入力端子ＩＮがいずれかの出力端子ＯＵＴ１〜ＯＵＴｎのいずれかに必ず接続されるように構成されていればよい。つまり、全スイッチ遮断機能を有する１入力多出力（１入力ｎ出力）型のスイッチ回路を構成することが可能である。
【００２６】
次に、本実施の形態における４入力１出力型スイッチを２つ組み合わせることによって、８入力１出力型スイッチ回路（以下、スイッチ装置と称す）を構成する場合について説明する。図４に、８入力１出力型スイッチ装置を示す。図４は、第１のスイッチ回路（以降、スイッチ回路１０と称す）、第２のスイッチ回路（以降、スイッチ回路２０と称す）を有している。スイッチ回路１０は、スイッチＳ１〜Ｓ４、入力端ＩＮ１〜ＩＮ４、スイッチ制御端子ＣＴＬ１、ＣＴＬ２、デコーダ２、ロジック部１、全スイッチ遮断端子Ａｌｌ−ｏｆｆ１を有している。またスイッチ回路２０は、スイッチＳ５〜Ｓ８、入力端ＩＮ５〜ＩＮ８、スイッチ制御端子ＣＴＬ３、ＣＴＬ４、デコーダ２、ロジック部１、全スイッチ遮断端子Ａｌｌ−ｏｆｆ２を有している。さらに、スイッチ制御端子ＣＴＬ１とＣＴＬ３が接続されており、スイッチ制御端子ＣＴＬ２とＣＴＬ４が接続されている。また、全スイッチ遮断端子Ａｌｌ−ｏｆｆとＡｌｌ−ｏｆｆ２がインバータＩＮＶを介して接続されている。なお、スイッチ回路１０及びスイッチ回路２０内部の接続関係及び詳細な動作については図１あるいは図２と同一であるためその説明を省略する。
【００２７】
ここで、仮に入力端ＩＮ２に入力される信号を出力端ＯＵＴへ出力する場合について説明する。まず、スイッチ回路１０においては、共通端子ａ１及びａ２からスイッチ制御端子ＣＴＬ１及びＣＴＬ２へスイッチＳ２のみをオン状態にするためのスイッチ制御信号が入力される。この場合、スイッチ回路２０においては、スイッチ制御端子ＣＴＬ３及びＣＴＬ４にもスイッチ制御端子ＣＴＬ１及びＣＴＬ２に入力された信号と同一の信号が入力されるため、スイッチＳ２に対応したスイッチＳ６のみをオン状態にするための信号が入力される。ここで、共通端子ａ３から全スイッチ遮断端子Ａｌｌ−ｏｆｆ１には全スイッチ遮断端子Ａｌｌ−ｏｆｆ１をオフにするための信号が入力されるが、スイッチ遮断端子Ａｌｌ−ｏｆｆ２にはインバータＩＮＶを介して反転した信号、つまり全スイッチ遮断端子をオンするためのスイッチ遮断信号が入力される。よって、スイッチＳ２のみをオン状態とすることが可能となる。
【００２８】
以上のように、全スイッチ遮断機能を有する４入力１出力型スイッチ回路を用いて８入力１出力型スイッチ装置を構成する場合、遮断したい入力端子しか持たないスイッチ回路（スイッチ回路２０）の全入力を遮断することが可能である。したがって、従来の４入力１出力型スイッチ回路を組み合わせて８入力１出力型スイッチ回路を構成する場合には、意図しない入力端子（Ｓ５〜Ｓ８）からの信号を遮断するための余分なスイッチ回路を後段に直列接続する必要があったが、本実施の形態における全スイッチ遮断機能を有するスイッチ回路では余分なスイッチ回路を後段に直列接続させる必要はなくなる。さらに、スイッチ制御端子ＣＴＬ１とＣＴＬ３及びスイッチ制御端子ＣＴＬ２とＣＴＬ４を共通端子ａ１あるいはａ２と接続させることによって、より少ない端子によってスイッチＳ１〜Ｓ８のオン・オフ状態を制御することが可能となる。また、４入力１出力型スイッチ回路を用いて８入力１出力型スイッチ回路を構成する場合、全スイッチ遮断端子Ａｌｌ−ｏｆｆ１とＡｌｌ−ｏｆｆ２との間にインバータＩＮＶを設けることによって、１つの端子によって各全スイッチ遮断端子に信号を入力することが可能となる。
【００２９】
また、４入力１出力のスイッチ回路を２つ組み合わせて８入力１出力のスイッチ装置を構成する場合、スイッチ制御端子ＣＴＬ１とＣＴＬ３、スイッチ制御端子ＣＴＬ２とＣＴＬ４及び全スイッチ遮断端子Ａｌｌ−ｏｆｆ１とＡｌｌ−ｏｆｆ２を接続させた共通端子ａ１、ａ２あるいはａ３を設けることによって、８入力１出力スイッチ回路を１つのスイッチ回路として動作させることが可能となる。
【００３０】
また、本実施の形態においては、４入力１出力型スイッチを用いて８入力１出力型スイッチ装置を構成したが、全スイッチ遮断機能を有する多入力１出力（ｎ入力１出力）型スイッチを用いることで、（ｍ×ｎ）入力１出力型スイッチ回路を構成することも可能である。また、その場合においても各ｎ入力１出力型スイッチ回路に全スイッチ遮断機能を設けているため、余分なスイッチ回路を後段に直列接続させる必要はなくなる。
【００３１】
さらに、図６に示すように全スイッチ遮断機能を有する１入力４出力型スイッチ回路を用いて１入力８出力型スイッチ装置を構成する場合においても、遮断したい入力端子しか持たないスイッチ回路（スイッチ回路４０）の全入力を遮断することが可能である。したがって、従来の４入力１出力型スイッチ回路で８入力１出力型スイッチ回路を構成する場合には必要であった意図しない入力端子（ＩＮ５〜ＩＮ８）からの信号を遮断するための余分なスイッチ回路を後段に直列接続する必要がなくなる。
【００３２】
さらに、１入力４出力型スイッチを用いて１入力８出力型スイッチを構成したが、全スイッチ遮断機能を有する１入力多出力（１入力ｎ出力）型スイッチ回路を用いることで、１入力（ｍ×ｎ）出力型スイッチ装置を構成することも可能である。その場合においても、余分なスイッチ回路を後段に直列接続させる必要はなくなる。
【００３３】
このように、本実施の形態における全スイッチ遮断機能を有するスイッチ回路では、例えばｎ入力１出力型スイッチ回路をｍ個組み合わせて（ｎ×ｍ）入力１出力型スイッチ装置を構成する場合、遮断したい入力端子しか持たないスイッチ回路の全入力を遮断できるため、後段に余分なスイッチを直列に接続させる必要がなくなる。したがって、スイッチ回路を直列に接続させることによる挿入損失を低減することが可能となる。
【００３４】
実施の形態２
本実施の形態では複数の入力端子及び複数の出力端子を備えたｎ入力ｍ出力のスイッチ回路について説明する。なお、実施の形態１と同一のスイッチ回路の構成及び動作に関しては省略する。図７に、本実施の形態におけるｎ入力ｍ出力のスイッチ回路の概略図を示す。図７に示すｎ入力ｍ出力型スイッチ回路は、スイッチＳ１１〜Ｓｎ１、Ｓ１２〜Ｓｎ２、Ｓ１ｍ〜Ｓｎｍ、入力端ＩＮ１〜ＩＮｎ、出力端ＯＵＴ１〜ＯＵＴｍ、制御信号入力端子ＣＴＬ１〜ＣＴＬｐ、デコーダ２、全スイッチ遮断端子Ａｌｌ−ｏｆｆ、ロジック部１を有している。この場合ロジック部１は、全スイッチ遮断端子Ａｌｌ−ｏｆｆによって入力される全スイッチ遮断信号に基づいて、すべてのスイッチスイッチＳ１１〜Ｓｎ１、Ｓ１２〜Ｓｎ２、Ｓ１ｍ〜Ｓｎｍを同時にオフ状態にするための制御信号を出力する。全スイッチ遮断端子から全スイッチ遮断信号が入力されると、スイッチ制御端子ＣＴＬ１〜ＣＴＬｐによって入力されるスイッチ制御信号（"Ｌ"あるいは"Ｈ"レベル）に関わらず、すべてのスイッチＳ１１〜Ｓｎ１、Ｓ１２〜Ｓｎ２、Ｓ１ｍ〜Ｓｎｍは遮断される。以下、図８を参照して全スイッチ遮断端子を有する２入力２出力のスイッチ回路について説明する。
【００３５】
図８は、スイッチＳ９〜Ｓ１２、入力端ＩＮ１、ＩＮ２、出力端ＯＵＴ１、ＯＵＴ２、ロジック部１、デコーダ２、制御信号入力端子ＣＴＬ１、ＣＴＬ２、全スイッチ遮断端子Ａｌｌ−ｏｆｆを有している。入力端ＩＮ１はスイッチ素子Ｓ９及びＳ１１に接続され、入力端ＩＮ２はスイッチ素子Ｓ１０及びＳ１２に接続されている。また、出力端ＯＵＴ１はスイッチ素子Ｓ９、Ｓ１０の共通接続端に接続され、出力端ＯＵＴ２はスイッチ素子Ｓ１１、Ｓ１２の共通接続端に接続されている。つまり、例えば全スイッチ遮断端子から全スイッチ遮断信号が入力されない場合、入力端ＩＮ１から入力された信号は出力端ＯＵＴ１あるいはＯＵＴ２へ出力され、入力端ＩＮ２から入力された信号もまた出力端ＯＵＴ１あるいはＯＵＴ２へ出力される。この場合において、全スイッチ遮断信号が入力されると、スイッチ制御端子ＣＴＬ１、ＣＴＬ２によって入力されるスイッチ制御信号（"Ｌ"あるいは"Ｈ"レベル）に関わらず、ロジック部１によってそれぞれのスイッチＳ９〜Ｓ１２をオフ状態とするための信号が出力される。よって、すべてのスイッチＳ９〜Ｓ１２は遮断される。
【００３６】
以上、全スイッチ遮断機能を有する２入力２出力型スイッチ回路の動作について示したが、本実施の形態におけるスイッチ回路は、並列に接続されたｎ個のスイッチから構成され、出力端子ＯＵＴ１及びＯＵＴ２双方の端子を入力側と遮断することを可能としている。以上のような機能を有するスイッチ回路を構成することによって、全スイッチ遮断機能を有するｎ入力ｍ出力型のスイッチ回路を構成することが可能である。
【００３７】
次に、本実施の形態における２入力２出力型スイッチを２つ組み合わせることによって、４入力２出力型スイッチ回路（以降、スイッチ装置と称す）を構成する場合について説明する。図９に、４入力２出力型スイッチ装置を示す。図９は、第５のスイッチ回路（以降、スイッチ回路５０と称す）、第６のスイッチ回路（以降、スイッチ回路６０と称す）を有している。スイッチ回路５０は、スイッチＳ９〜Ｓ１２、入力端ＩＮ１、ＩＮ２、出力端ＯＵＴ１、スイッチ制御端子ＣＴＬ１、ＣＴＬ２、デコーダ２、ロジック部１、全スイッチ遮断端子Ａｌｌ−ｏｆｆ１を有している。またスイッチ回路６０は、スイッチＳ１３〜Ｓ１６、入力端ＩＮ３、ＩＮ４、スイッチ制御端子ＣＴＬ３、ＣＴＬ４、デコーダ２、ロジック部１、全スイッチ遮断端子Ａｌｌ−ｏｆｆ２を有している。この場合、スイッチＳ１とＳ２及びスイッチＳ５とＳ６の共通端が出力端ＯＵＴ１に接続され、スイッチＳ３とＳ４及びスイッチＳ７とＳ８の共通端が出力端ＯＵＴ２に接続されている。なお、スイッチ回路１０及びスイッチ回路２０内部の接続関係及び詳細な動作については図７あるいは図８と同一であるためその説明を省略する。
【００３８】
ここで、仮に入力端ＩＮ２に入力される信号を出力端ＯＵＴ１へ出力する場合について説明する。まず、スイッチ回路５０においては、スイッチ制御端子ＣＴＬ１及びＣＴＬ２へスイッチＳ２のみをオン状態にするためのスイッチ制御信号が入力される。ここで、全スイッチ遮断端子Ａｌｌ−ｏｆｆ１には全スイッチ遮断信号は入力されないが、スイッチ回路６０におけるスイッチ遮断端子Ａｌｌ−ｏｆｆ２には全スイッチ遮断信号が入力される。つまり、スイッチ回路５０においては、スイッチＳ１０がオン状態となる。一方、スイッチ回路６０では、すべてのスイッチＳ１３〜Ｓ１６はオフ状態となる。よって、スイッチＳ１０のみをオン状態とすることが可能となる。スイッチＳ１０のみオン状態となるため、入力端ＩＮ２によって入力された信号は出力端ＯＵＴ１へと出力される。
【００３９】
以上のように、全スイッチ遮断機能を有する２入力２出力型スイッチ回路を用いて４入力２出力型スイッチ装置を構成する場合、遮断したい入力端子しか持たないスイッチ回路（スイッチ回路６０）の全入力を遮断することが可能である。したがって、従来の２入力２出力型スイッチ回路を組み合わせて４入力２出力型スイッチ装置を構成する場合には、意図しない入力端子（Ｓ１３〜Ｓ１６）からの信号を遮断するための余分なスイッチ回路を後段に直列接続する必要があったが（図１２、１３参照）、本実施の形態における全スイッチ遮断機能を有するスイッチ回路では余分なスイッチ回路を後段に直列接続させる必要はなくなる。
【００４０】
また、本実施の形態においては、２入力２出力型スイッチ回路を用いて４入力２出力型スイッチ装置を構成したが、全スイッチ遮断機能を有する多入力多出力（ｎ入力ｍ出力）型スイッチ回路を用いることで、多入力多出力型スイッチ装置を構成することも可能である。また、その場合においても各ｎ入力ｍ出力型スイッチ回路に全スイッチ遮断機能を設けているため、余分なスイッチ回路を後段に直列接続させる必要はなくなる。
【００４１】
このように、本実施の形態における全スイッチ遮断機能を有するスイッチ回路では、例えばｎ入力ｍ出力型スイッチ回路を組み合わせて多入力多出力型スイッチ装置を構成する場合、遮断したい入力端子しか持たないスイッチ回路の全入力を遮断できるため、後段に余分なスイッチを直列に接続させる必要がなくなる。したがって、スイッチ回路を直列に接続させることによる挿入損失を低減することが可能となる。
【００４２】
以上、本発明の実施の形態について詳細に説明したが、本発明の趣旨を逸脱しない限り種々の変形が可能である。
【図面の簡単な説明】
【００４３】
【図１】実施の形態１にかかるスイッチ回路の概念図である。
【図２】実施の形態１にかかる４入力１出力型スイッチ回路の概念図である。
【図３】実施の形態１にかかる全スイッチを遮断する機能を実現するための具体的な例を示した図である。
【図４】実施の形態１にかかる８入力１出力型スイッチ装置を示す図である。
【図５】実施の形態１にかかる１入力４出力型スイッチ回路の概念図である。
【図６】実施の形態１にかかる１入力８出力型スイッチ装置を示す図である。
【図７】実施の形態２にかかるｎ入力ｍ出力型スイッチ回路を示す図である。
【図８】実施の形態２にかかる２入力２出力型スイッチ回路を示す図である。
【図９】実施の形態２にかかる４入力２出力型スイッチ装置を示す図である。
【図１０】従来の４入力１出力型スイッチ回路を示す図である。
【図１１】従来の８入力１出力型スイッチ装置を示す図である。
【図１２】従来の２入力２出力型スイッチ回路を示す図である。
【図１３】従来の４入力２出力型スイッチ装置を示す図である。
【符号の説明】
【００４４】
Ｓ１〜Ｓ８、Ｓ９〜ＳＳ１６              単位スイッチ素子
ＩＮ１〜ＩＮ８          入力端子
ＯＵＴ１、ＯＵＴ２      出力端子
１０、２０、３０、４０、５０、６０  スイッチ回路
ＣＴＬ１〜ＣＴＬ４      制御信号入力端子
Ａｌｌ−ｏｆｆ１、２    全スイッチ遮断端子
ＮＯＲ１〜ＮＯＲ４      ＮＯＲ回路
ａ１、ａ２、ａ３        共通端子
ＩＮＶ                  インバータ
１                      ロジック部
２                      デコーダ
３                      スイッチ部
【図１】
2008042343.tif 000003
【図２】
2008042343.tif 000004
【図３】
2008042343.tif 000005
【図４】
2008042343.tif 000006
【図５】
2008042343.tif 000007
【図６】
2008042343.tif 000008
【図７】
2008042343.tif 000009
【図８】
2008042343.tif 000010
【図９】
2008042343.tif 000011
【図１０】
2008042343.tif 000012
【図１１】
2008042343.tif 000013
【図１２】
2008042343.tif 000014
【図１３】
2008042343.tif 000015