(57)【要約】【課題】熱プラズマジェット結晶化技術を更に改良し、従来よりも更に均一性を高めて半導体膜の結晶化を行うこと。【解決手段】半導体膜の製造方法であって、基板(106)上に半導体膜(104)を形成する第１工程と、熱プラズマ(103)を、上記半導体膜の表面と平行な第１軸に沿って相対的に移動させながら上記半導体膜に当てる第２工程と、を含み、上記第２工程は、上記熱プラズマの噴出孔(107)の上記第１軸方向の距離Φを上記熱プラズマと上記基板の相対的な移動速度ｖで除した値であるΦ／ｖが５ミリ秒以上４０ミリ秒以下、かつ、上記熱プラズマを発生させる電極部(102)と上記基板との相互間の距離Ｄが２ｍｍ以上１５ｍｍ以下、の条件下で行われる。【選択図】図１
2008053634.tif 000002
【特許請求の範囲】
【請求項１】
基板上に半導体膜を形成する第１工程と、
熱プラズマを、前記半導体膜の表面と平行な第１軸に沿って相対的に移動させながら前記半導体膜に当てる第２工程と、
を含み、
前記第２工程は、前記熱プラズマの噴出孔の前記第１軸方向の距離Φを前記熱プラズマと前記基板の相対的な移動速度ｖで除した値であるΦ／ｖが５ミリ秒以上４０ミリ秒以下、かつ、前記熱プラズマを発生させる電極部と前記基板との相互間の距離Ｄが２ｍｍ以上１５ｍｍ以下、の条件下で行われる、
半導体膜の製造方法。
【請求項２】
前記第２工程は、前記Φ／ｖが１０ミリ秒以上２０ミリ秒以下、かつ、前記距離Ｄが５ｍｍ以上１２ｍｍ以下、の条件下で行われる、
請求項１に記載の半導体膜の製造方法。
【請求項３】
請求項１又は２のいずれかに記載の製造方法を用いて、熱処理がなされた半導体膜を形成する第１工程と、
前記半導体膜を用いて半導体素子を形成する第２工程と、
を含む、半導体素子の製造方法。
【請求項４】
請求項３に記載の製造方法を用いて製造された薄膜トランジスタを備える電気光学装置。
【請求項５】
請求項４に記載の電気光学装置を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は単結晶半導体基板上あるいは絶縁体上に形成される半導体薄膜、薄膜トランジスタ、およびこれにより形成したロジック回路、メモリ回路、液晶表示装置および有機エレクトロルミネッセンス（ＥＬ）表示装置の表示画素または表示装置駆動回路の構成素子として利用される薄膜トランジスタの製造方法および絶縁体上に形成される太陽電池の製造方法に関するものである。
【背景技術】
【０００２】
従来、多結晶シリコン（ｐｏｌｙ−Ｓｉ）等の半導体薄膜は薄膜トランジスタ（ＴＦＴ）や太陽電池に広く利用されている。とりわけｐｏｌｙ−ＳｉＴＦＴは、キャリア移動度が高い上、ガラス基板のような透明の絶縁基板上に作製できるという特徴を活かして、例えば、液晶表示装置、液晶プロジェクタや有機ＥＬ表示装置などの画素回路を構成するスイッチング素子として、或いは液晶駆動用ドライバの回路素子として広く用いられている。
【０００３】
ガラス基板上に高性能なＴＦＴを作製する方法としては、一般に高温プロセスと呼ばれている製造方法がある。ＴＦＴの製造プロセスの中でも、工程中の最高温度が１０００℃程度の高温を用いるプロセスを一般的に高温プロセスと呼んでいる。高温プロセスの特徴は、シリコンの固相成長により比較的良質の多結晶シリコンを成膜することができる点、シリコンの熱酸化により良質のゲート絶縁層を得ることができる点、及び清浄な多結晶シリコンとゲート絶縁層との界面を形成できる点である。高温プロセスではこれらの特徴により、高移動度でしかも信頼性の高い高性能ＴＦＴを安定的に製造することができる。しかし、高温プロセスでは固相成長によりシリコン膜の結晶化をおこなうために、６００℃程度の温度で４８時間程度の長時間の熱処理を必要とする。これは大変長時間の工程であり、工程のスループットを上げるためには必然的に熱処理炉を多数必要とし、低コスト化が難しいという点が課題である。加えて、耐熱性の高い絶縁性基板として石英ガラスを使わざるを得ないため基板のコストが高く、大面積化には向かないとされている。
【０００４】
一方、工程中の最高温度を下げ、安価な大面積のガラス基板上にｐｏｌｙ−ＳｉＴＦＴを作製するための技術が低温プロセスと呼ばれる技術である。ＴＦＴの製造プロセスの中でも、最高温度が概ね６００℃以下の温度環境下において比較的安価な耐熱性のガラス基板上にｐｏｌｙ−ＳｉＴＦＴを製造するプロセスは一般に低温プロセスと呼ばれている。低温プロセスでは発振時間が極短時間のパルスレーザーを用いてシリコン膜の結晶化をおこなうレーザー結晶化技術が広く使われている。レーザー結晶化とは、基板上のシリコン薄膜に高出力のパルスレーザー光を照射することによって瞬時に溶融させ、これが凝固する過程で結晶化する性質を利用する技術である。
【０００５】
しかしながら、このレーザー結晶化技術にはいくつかの大きな課題がある。一つは、レーザー結晶化技術によって形成したポリシリコン膜の内部に局在する多量の捕獲準位である。この捕獲準位の存在により、電圧の印加によて本来能動層を移動するはずのキャリアが捕獲され、電気伝導に寄与できず、ＴＦＴの移動度の低下、閾値電圧の増大といった悪影響を及ぼす。更に、レーザー出力の制限によって、ガラス基板のサイズが制限されるといった課題もある。レーザー結晶化工程のスループットを向上させるためには、一回で結晶化できる面積を増やす必要がある。しかしながら、現状のレーザー出力には制限があるため、第７世代（１８００ｍｍ×２１００ｍｍ）といった大型基板にこの結晶化技術を採用する場合には、基板一枚を結晶化するために長時間を要する。また、レーザー結晶化技術は一般的にライン状に成形されたレーザーが用いられ、これを走査させることによって結晶化を行なう。このラインビームは、レーザー出力に制限があるため基板の幅よりも短く、基板全面を結晶化するためには、レーザーを数回に分けて走査する必要がある。これによって基板内にはラインビームの継ぎ目の領域が発生し、二回走査されてしまう領域ができる。この領域は一回の走査で結晶化した領域とは結晶性が大きく異なる。そのため両者の素子特性は大きく異なり、デバイスのバラツキの大きな要因となる。最後に、レーザー結晶化装置は装置構成が複雑であり且つ、消耗部品のコストが高いため、装置コストおよびランニングコストが高いという課題がある。これによって、レーザー結晶化装置によって結晶化したポリシリコン膜を使用した、ＴＦＴは製造コストが高い素子になってしまう。
【０００６】
このような基板サイズの制限、装置コストが高いといった課題を克服するため、熱プラズマジェット結晶化法と呼ばれる結晶化技術が研究されている（例えば、非特許文献１を参照）。本技術を以下に簡単に説明する。タングステン（Ｗ）陰極と水冷した銅（Ｃｕ）陽極を対向させ、ＤＣ電圧を印加すると両極間にアーク放電が発生する。この電極間に大気圧下でアルゴンガスを流すことによって、銅陽極に空いた噴出孔から熱プラズマが噴出する。熱プラズマとは、熱平衡プラズマであり、イオン、電子、中性原子などの温度がほぼ等しく、それらの温度が１００００Ｋ程度を有する超高温の熱源である。このことから、熱プラズマは被熱物体を容易に高温に加熱することが可能であり、ａ−Ｓｉ膜を堆積した基板が超高温の熱プラズマ前面を高速走査することによってａ−Ｓｉ膜を結晶化することができる。このように装置構成が極めて単純であり、且つ大気圧下での結晶化プロセスであるため、装置をチャンバー等の高価な部材で覆う必要が無く、装置コストが極めて安くなることが期待できる。また結晶化に必要なユーティリティは、アルゴンガスと電力と冷却水であるため、ランニングコストも安い結晶化技術である。
【０００７】
【非特許文献１】Ｓ．Ｈｉｇａｓｈｉ,  ＡＭ−ＬＣＤ‘０５,  ｐｐ．７５−７８（２００５）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、上記の熱プラズマジェット結晶化技術を更に改良し、従来よりも更に半導体膜の結晶性を向上させる技術を提供することを目的とする。
【課題を解決するための手段】
【０００９】
第１の態様の本発明にかかる半導体膜の製造方法は、
基板上に半導体膜を形成する第１工程と、
熱プラズマを、上記半導体膜の表面と平行な第１軸に沿って相対的に移動させながら上記半導体膜に当てる第２工程と、
を含み、
上記第２工程は、上記熱プラズマの噴出孔の上記第１軸方向の距離Φを上記熱プラズマと上記基板の相対的な移動速度ｖで除した値であるΦ／ｖが５ミリ秒以上４０ミリ秒以下、かつ、上記熱プラズマを発生させる電極部と上記基板との相互間の距離Ｄが２ｍｍ以上１５ｍｍ以下、の条件下で行われる、ことを特徴とする。ここで「相対的に移動させる」とは、半導体膜と熱プラズマとを相対的に移動させることをいい、より具体的には、半導体膜（及びこれに付随して基板）のみを移動させる場合、熱プラズマのみを移動させる場合、両者をともに移動させる場合、のいずれも含まれる。
【００１０】
かかる方法によれば、熱プラズマジェット結晶化技術を更に改良し、従来よりも更に半導体膜の結晶性を向上させることが可能となる。より詳細には、電気伝導度が高く、捕獲準位密度の小さな半導体膜が得られる。
【００１１】
上記第２工程は、上記Φ／ｖが１０ミリ秒以上２０ミリ秒以下、かつ、上記距離Ｄが５ｍｍ以上１２ｍｍ以下、の条件下で行われると更に好ましい。
【００１２】
かかる条件により、半導体膜の結晶性をより一層向上させることができる。
【００１３】
第２の態様の本発明にかかる半導体素子の製造方法は、
上述した製造方法を用いて、熱処理がなされた半導体膜を形成する第１工程と、
上記半導体膜を用いて半導体素子を形成する第２工程と、
を含む。ここで「半導体素子」とは、例えばトランジスタ、ダイオード、抵抗素子、容量素子などをいう。
【００１４】
かかる方法によれば、結晶性の良質な半導体膜からなる半導体素子が得られる。
【００１５】
第３の態様の本発明は、上記の半導体素子の製造方法を用いて製造された薄膜トランジスタを備える電気光学装置である。ここで「電気光学装置」とは、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の通過を制御するもの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動素子、ＥＬ（エレクトロルミネッセンス）素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子などが挙げられる。
【００１６】
第４の態様の本発明は、上記の電気光学装置を表示部として備える電子機器である。ここで「電子機器」とは、複数の素子または回路の組み合わせにより一定の機能を奏する機器一般をいう。このような電子機器としては、例えば、ＩＣカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＰＤＡ、電子手帳等が挙げられる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００１８】
図１は、熱プラズマを用いた半導体膜の結晶化方法を説明するための模式図である。熱プラズマ発生装置１は、陰極１０１と、この陰極１０１と所定距離だけ離間して対向配置される陽極１０２を含んで構成される。陰極１０１は、例えばタングステン等の導電体からなる。陽極１０２は、例えば銅などの導電体からなる。また、陽極１０２は、中空に形成され、この中空部分に水を通して冷却可能に構成されている。また、陽極１０２には噴出孔（ノズル）１０７が設けられている。陰極１０１と陽極１０２の間に直流（ＤＣ）電圧を印加すると両極間にアーク放電が発生する。この状態において、陰極１０１と陽極１０２の間に大気圧下でアルゴンガス等のガスを流すことによって、上記の噴出孔１０７から熱プラズマ１０３を噴出させることができる。ここで「熱プラズマ」とは、熱平衡プラズマであり、イオン、電子、中性原子などの温度がほぼ等しく、それらの温度が１００００Ｋ程度を有する超高温の熱源である。熱プラズマ１０３の発生条件の一例を説明する。陰極１０１はタングステン製、陽極１０２は銅製とする。陰極１０１と陽極１０２の相互間距離（電極間距離）は１ｍｍとする。両電極間に流すガスはアルゴン（Ａｒ）ガスとし、その流量を９．８〜１０リットル／分程度に設定する。両電極間に印加されるＤＣ電圧は、両電極間に流れる電流が１５０Ａ一定となるように設定する。また、熱プラズマ１０３が噴出する噴出孔１０７の直径は４ｍｍとする。
【００１９】
このような熱プラズマを半導体膜の結晶化のための熱処理に利用することができる。具体的には、基板１０６上に半導体膜１０４（例えば、アモルファスシリコン膜）を形成しておき、当該半導体膜１０４に熱プラズマ（熱プラズマジェット）１０３を当てる。このとき、熱プラズマ１０３は、半導体膜１０４の表面と平行な第１軸（図示の例では左右方向）に沿って相対的に移動させながら半導体膜１０４に当てられる。すなわち、熱プラズマ１０３は第１軸方向に走査しながら半導体膜１０４に当てられる。ここで「相対的に移動させる」とは、半導体膜１０４（及びこれを支持する基板１０６）と熱プラズマ１０３とを相対的に移動させることをいい、一方のみを移動させる場合と両者をともに移動させる場合のいずれも含まれる。このような熱プラズマ１０４の走査により、半導体膜１０４が熱プラズマ１０３の有する高温によって加熱され、結晶化された半導体膜１０５（本例ではポリシリコン膜）が得られる。このとき、熱プラズマの走査方法は熱プラズマが点状かライン状によって異なる。これについて次に説明する。
【００２０】
図２は、熱プラズマが点状である場合の走査方法について説明する模式平面図である。より具体的には、熱プラズマ１０３が点状である場合とは、例えば、上記した熱プラズマ発生装置１が１つの噴出孔１０７を有し、当該噴出孔１０７から吐出される熱プラズマ１０３を用いる場合である。この場合、基板１０６上で、熱プラズマ１０３を半導体膜１０４の表面と平行な第１軸（図示のＸ軸）の方向に移動させながら半導体膜１０４に当てる。このときの走査速度は例えば８０〜１０００ｍｍ／秒程度の範囲で適宜設定する。次に、熱プラズマ１０３の位置を半導体膜１０４の表面と平行かつ第１軸と直交する第２軸（図示のＹ軸）へ距離ｄ（以後「ずらし幅ｄ」と呼ぶ）だけずらす。その後、再び熱プラズマ１０３を第１軸方向に走査する。この一連の処理を基板１０６上で順次繰り返すことにより、基板１０６上に形成された半導体膜１０４に熱処理を加える。それにより、結晶化された半導体膜１０５が得られる。このような結晶化を行う場合、Ｙ軸方向へのずらし幅ｄが半導体膜１０５の結晶性およびその面内均一性に影響を与える。熱プラズマ１０３のＹ軸方向へのずらし幅ｄは、陽極１０２の直径Φに対して１０％以下、更に好ましくは５％以下とする。それにより、結晶化の均一性が確保される。
【００２１】
なお、図２に示す例では、熱プラズマ１０３を折り返して走査しているが、図３に示す例のように、熱プラズマ１０３を折り返すことなく第１軸に沿った一方向に走査してもよい。すなわち、図２の例では、第２軸（Ｙ軸）方向へずらす前後において熱プラズマ１０３を移動させる方向が逆（相対する方向）となるが、図３の例では、第２軸（Ｙ軸）方向へずらす前後において熱プラズマ１０３を移動させる方向が同じとなる。図２に示す往復走査の場合には、基板１０６の端部で折り返すことにより、熱プラズマ１０３の走査に要する時間をより短縮できる。一方、図３に示す一方向走査の場合には、半導体膜に与えられる熱量の時間的なプロファイルをより均質にすることができる。
【００２２】
次に、熱プラズマを用いた半導体膜の結晶化を行う際における基板１枚あたりのスループットを向上させるためにプラズマ源を複数設ける場合について説明する。この場合には、上記した熱プラズマ発生装置１において、噴出孔１０７を複数設け、これら複数の噴出孔１０７の各々に対応して複数の陰極１０１を複数設ければよい。
【００２３】
図４は、プラズマ源を複数設ける場合における熱プラズマの走査方法について説明する図である。図４に示すように、複数の熱プラズマ１０３は、Ｙ軸（第２軸）方向に沿って相互間に所定の間隔をあけて配置される。このように配置された複数の熱プラズマ１０３を、Ｘ軸（第１軸）方向に移動させながら半導体膜１０４に当てる。次に、各々の熱プラズマ１０３の位置をＹ軸方向に上記したずらし幅ｄだけずらす。その後、再び各々の熱プラズマ１０３を第１軸方向に走査する。この一連の処理を基板１０６上で順次繰り返すことにより、基板１０６上に形成された半導体膜１０４に熱処理を加える。このとき、個々の熱プラズマ１０３の相互間間隔は、Ｙ軸方向へのずらし幅ｄに対して整数倍（例えば、２〜３倍）の間隔とすることが良い。これによって、隣り合う熱プラズマ１０３の相互間で繋ぎ目がずれることなく結晶化することができ、均一性を保つことができる。また、スループットを大幅に向上させることができる。なお、図４に示すように各熱プラズマ１０３を往復走査する場合の他に、上記と同様、図５に示すように、各熱プラズマ１０３を一方向に走査してもよい。
【００２４】
図６は、アニール時間に対する電極と基板間距離の関係を示すグラフである。ここで、本実施形態において「アニール時間」とは、熱プラズマの噴出孔１０７の第１軸方向の距離Φ（本例では噴出孔１０７の直径Φ）を基板１０６の移動速度ｖ（すなわち、熱プラズマ１０３と基板１０６との相対的な移動速度）で除した値である“Φ／ｖ”と定義する。なお、熱プラズマ１０３の噴出孔がライン状である場合には、上記のΦは噴出口の第１軸方向（短軸方向）の距離となる。図６に示す左側の破線は、半導体膜１０４（本例ではアモルファスシリコン膜）が結晶化するかどうかの閾値条件を示す。この破線より左側の領域での結晶化条件では、アモルファスシリコン膜は結晶化できないことを示している。右側の破線は、結晶化とアブレーションの閾値条件である。つまり、この破線より右側の領域での結晶化条件では、アモルファスシリコン膜が加熱されすぎてアブレーションを起こし、膜自体が消失してしまうことを示している。これらから、２本の破線で示す間の領域が結晶化できる条件を示す領域となる。
【００２５】
図７は、それぞれ図６に示した破線のほぼ直上にある複数の結晶化条件Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆにおけるラマン散乱分光分析より求めた半値幅の結果を示すグラフである。図６において同一破線上にある、結晶化条件Ａ、Ｂ、ＣもしくはＤ、Ｅ、Ｆはそれぞれほぼ同一の半値幅を示す。従って、これらはほぼ同一の結晶性を有することが分かる。特に結晶化条件Ｄ、Ｅ、Ｆはアブレーションを起こす直前の条件であり、基板温度が最も高い条件であることから、結晶化条件Ａ、Ｂ、Ｃよりも結晶性が高いことが分かる。
【００２６】
図８は、リンを１×１０18ｃｍ-3ドープしたアモルファスシリコン膜に対して、上記の各結晶化条件Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈ、Ｉで結晶化を行なって得られたポリシリコン膜について、電気伝導度σ（Ｓ／ｃｍ）を測定した結果を示すグラフである。電気伝導度σは、電荷ｑ×キャリア移動度μ×キャリア密度ｎで表現される。図８に示すように、結晶化条件によって電気伝導度σは大幅に変化するが、この原因はキャリア密度ｎが大きく変化したためである。先述したように、ポリシリコン膜には多量の捕獲準位が存在している。この捕獲準位は、電気伝導度に寄与するはずのキャリアを捕獲してしまい、実質的なキャリア密度を減少させる。つまり、電気伝導度が高いということは、キャリア密度が大きいことを意味し、捕獲準位密度が小さいことを示している。図８から分かるように、レーザー結晶化（ＥＬＡと表記）に比べ、本実施形態の方法によって結晶化したポリシリコン膜の電気伝導度は高く、捕獲準位密度の小さい高品質なポリシリコン膜を形成できていることがわかる。更に、上記の８つの結晶化条件の中で最も高い電気伝導度を示したのは、最もアニール時間が長い条件Ｉの場合である。結晶化条件Ｄ、Ｅ、Ｆは結晶性としては同一であるにもかかわらず（図７参照）、膜中に存在している捕獲準位密度は大幅に異なることが分かる。以上の結果から、ポリシリコン膜の結晶性が同一であっても、捕獲準位密度はアニール時間によって大きく異なることが明らかとなり、アニール時間を長くすることで高品質なポリシリコン膜を形成できることが分かった。しかしながら、アニール時間を長くしすぎると結晶化に時間を要し、スループットを下げる要因になる。これらの諸事情を鑑みると、アニール時間Φ／ｖは５ミリ秒以上４０ミリ秒以下であることが望ましい。また、このようなアニール時間Φ／ｖで結晶化を行なうためには、熱プラズマ１０３を発生させる電極部（陽極１０２の端部）と基板１０６との相互間の距離Ｄを２ｍｍ以上１５ｍｍ以下とする必要がある。更に好ましい条件としては、アニール時間Φ／ｖが１０ミリ秒以上２０ミリ秒以下、距離Ｄが５ｍｍ以上１２ｍｍ以下であることが良い。
【００２７】
なお、上記では、アモルファスシリコン膜からなる半導体膜１０４に対して熱プラズマを用いた結晶化を行う方法について説明したが、例えば予めレーザー結晶化したポリシリコン膜に対して、更に上記の熱プラズマジェット結晶化を行ってもよい。このような処理をおこなうことで、レーザー結晶化によって形成された不均一な結晶性を緩和することができる。本実施形態の結晶化方法は、アモルファスシリコン膜やレーザー結晶化されたポリシリコン膜だけでなく、非晶質、多結晶、微結晶等様々な薄膜材料に適用可能である。半導体膜自体もシリコン膜に限定されるものではない（詳細は後述する）。
【００２８】
次に、上記した方法によって半導体膜を結晶化し、当該結晶化後の半導体膜を用いて半導体素子を製造する方法について説明する。
【００２９】
図９は、半導体素子の製造方法を説明する模式断面図である。なお、以下の説明では半導体素子の一例としてトップゲート型の薄膜トランジスタ（ＴＦＴ）を採り上げるが、半導体素子はこれに限定されるものではない。
【００３０】
（１．下地保護膜、半導体薄膜の形成工程）
まず、基板７００の上に下地保護膜７０１を形成し、その上に半導体薄膜７０２を形成する（図９（Ａ））。ここで、基板７００としては金属等の導電性物質、シリコン・カーバイト（ＳｉＣ）やアルミナ（Ａｌ2Ｏ3）や窒化アルミニウム（ＡｌＮ）等のセラミック材料、溶融石英やガラス等の透明または非透明絶縁性物質、シリコン、ゲルマニウムウェーハー等の半導体物質、並びにそれを加工したＬＳＩ基板等が可能である。下地保護膜７０１としては、酸化硅素膜（ＳｉＯX：０＜ｘ≦２）や窒化硅素膜（Ｓｉ3ＮX：０＜ｘ≦４）等の絶縁性物質が挙げられる。一般に、ＴＦＴなどの薄膜半導体素子をガラス基板上に作成する場合には、半導体薄膜への不純物混入を抑制することが重要となる。具体的には、ガラス基板中に含まれているナトリウム（Ｎａ）、カリウム（Ｋ）等の可動イオンが半導体薄膜に混入しないように、基板上に下地保護膜を形成した後に半導体膜を堆積することが好ましい。また、金属材料などの導電性材料を基板として用い、かつ半導体薄膜が金属基板と電気的に絶縁されていなければならない場合には、絶縁性を確保するために下地保護膜は必要不可欠である。更に、半導体基板やＬＳＩ素子上に半導体膜を形成する時にはトランジスタ間や配線間の層間絶縁膜が同時に下地保護膜としても機能する。
【００３１】
下地保護膜７０１は、まず基板７００を純水やアルコールなどの有機溶剤で洗浄した後、基板７００上に常圧化学気相堆積法（ＡＰＣＶＤ法）や低圧化学気相堆積法（ＬＰＣＶＤ法）、プラズマ化学気相堆積法（ＰＥＣＶＤ法）等のＣＶＤ法或いはスパッター法等の成膜方法を用いて形成される。下地保護膜７０１として酸化硅素膜を用いる場合、常圧化学気相堆積法では基板温度を２５０℃程度から４５０℃程度としてモノシラン（ＳｉＨ4）や酸素を原料として堆積し得る。プラズマ化学気相堆積法やスパッター法では基板温度は室温から４００℃程度である。下地保護膜７０１の膜厚は基板７００からの不純物元素の拡散と混入を防ぐのに十分な厚さが必要である。下地保護膜７０１の膜厚は最小で１００ｎｍ程度であり、ロット間や基板間のばらつきを考慮すると２００ｎｍ程度以上が好ましく、３００ｎｍ程度あれば保護膜としての機能を十分に果たし得る。下地保護膜７０１がＩＣ素子間やこれらを結ぶ配線等の層間絶縁膜を兼ねる場合には、通常４００ｎｍから６００ｎｍ程度の膜厚となる。下地保護膜７０１が余りにも厚くなると膜のストレスに起因するクラックが生ずる。そのため、最大膜厚は２μｍ程度が好ましい。生産性を考慮する必要が強い場合、絶縁膜厚は１μｍ程度が上限である。
【００３２】
次に半導体薄膜７０２について説明する。本実施形態の半導体薄膜７０２としては、シリコン（Ｓｉ）やゲルマニウム（Ｇｅ）等の四族単体の半導体膜の他に、シリコン・ゲルマニウム（ＳｉXＧｅ1-X  ：０＜ｘ＜１）やシリコン・カーバイド（ＳｉXＣ1-X  ：０＜ｘ＜１）やゲルマニウム・カーバイド（ＧｅXＣ1-X  ：０＜ｘ＜１）等の四族元素複合体の半導体膜、ガリウム・ヒ素（ＧａＡｓ）やインジウム・アンチモン（ＩｎＳｂ）等の三族元素と五族元素との複合体化合物半導体膜、またはカドミウム・セレン（ＣｄＳｅ）等の二族元素と六族元素との複合体化合物半導体膜等が挙げられる。あるいは、半導体薄膜７０２は、シリコン・ゲルマニウム・ガリウム・ヒ素（ＳｉXＧｅYＧａZＡｓZ  ：ｘ＋ｙ＋ｚ＝１）といった更なる複合化合物半導体膜や、これらの半導体膜にリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）などのドナー元素を添加したＮ型半導体膜、或いはホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）等のアクセプター元素を添加したＰ型半導体膜であってもよい。これら半導体薄膜はＡＰＣＶＤ法やＬＰＣＶＤ法、ＰＥＣＶＤ法等のＣＶＤ法、或いはスパッター法等や蒸着法等の物理気相堆積法（ＰＶＤ法）を用いて形成される。半導体薄膜７０２としてシリコン膜を用いる場合、ＬＰＣＶＤ法では基板温度を４００℃程度から７００℃程度としてジシラン（Ｓｉ2Ｈ6）などを原料として堆積し得る。ＰＥＣＶＤ法ではモノシラン（ＳｉＨ4）などを原料として基板温度が１００℃程度から５００℃程度で堆積可能である。スパッター法を用いる時には基板温度は室温から４００℃程度である。このように堆積された半導体薄膜７０２の初期状態（ａｓ−ｄｅｐｏｓｉｔｅｄ状態）は非晶質や混晶質、微結晶質、或いは多結晶質等様々な状態があるが、本実施形態においては初期状態はいずれの状態であっても構わない。なお、本明細書中では非晶質の結晶化のみならず、多結晶質や微結晶質の再結晶化をも含めて総て「結晶化」と呼ぶ。半導体薄膜７０２の膜厚はそれをＴＦＴに用いる時には２０ｎｍ程度から１００ｎｍ程度が適している。
【００３３】
（２．熱プラズマジェット結晶化）
半導体薄膜７０２を形成した後には、詳細を上述した方法により、熱プラズマ７０３を用いて半導体薄膜７０２の結晶化を行う（図９（Ｂ））。それにより、基板７００上には結晶化された半導体薄膜７０４が得られる。
【００３４】
（３．素子分離工程）
次に、ＴＦＴ素子同士を電気的に絶縁するために素子分離工程をおこなう。具体的には、半導体薄膜７０４上にフォトリソグラフィーによりエッチングマスクを形成した後、ウエットエッチングまたはドライエッチングを行うことにより、半導体薄膜７０４をアイランド状にパターニングする（図９（Ｃ））。
【００３５】
（４．ゲート絶縁膜の形成工程）
アイランド状の半導体薄膜７０４を形成した後に、基板７００の全面に半導体薄膜７０４を覆うゲート絶縁膜７０５を形成する（図９（Ｃ））。ゲート絶縁膜の成膜方法としては、ＥＣＲプラズマＣＶＤ法、平行平板ＲＦ放電プラズマＣＶＤ法などがある。
【００３６】
（５．ゲート電極の形成工程）
引き続いて、ゲート電極７０６となる導電体薄膜をＰＶＤ法或いはＣＶＤ法などで堆積する。この導電体薄膜は、電気抵抗が低く、３５０℃程度の熱工程に対して安定であることが望まれ、例えばタンタル、タングステン、クロム等の高融点金属が好適に用いられる。また、イオン・ドーピングによってソース、ドレインを形成する場合、水素のチャネリングを防止するために、このゲート電極の膜厚がおよそ７００ｎｍ程度必要になる。高融点金属の中で７００ｎｍの膜厚で成膜しても膜ストレスによるクラックが生じにくい材料という点ではタンタルが好適である。導電体薄膜を形成後、これをパターニングすることによってゲート電極７０６を形成する（図９（Ｃ））。
【００３７】
（６．ソース・ドレインの形成工程）
引き続いて、半導体薄膜７０４膜に不純物イオン注入を行ってソース・ドレイン領域７０７を形成する（図９（Ｄ））。このとき、ゲート電極７０６がイオン注入時のマスクとなるので、チャンネルはゲート電極下のみに形成される（いわゆる自己整合構造となる）。不純物イオン注入は質量非分離型イオン注入装置を用いて注入不純物元素の水素化物と水素を注入するイオン・ドーピング法や、質量分離型イオン注入装置を用いて所望の不純物元素のみを注入するイオン打ち込み法などを採用し得る。イオン・ドーピング法の原料ガスとしては水素中に希釈された濃度０．１％程度から１０％程度のホスフィン（ＰＨ3）やジボラン（Ｂ2Ｈ6）等の注入不純物元素の水素化物を用いる。イオン打ち込み法では所望の不純物元素のみを注入した後に引き続いて水素イオン（プロトンや水素分子イオン）を注入する。ＣＭＯＳ回路を製造する場合には、まずポリイミド樹脂等の適当なマスク材を用いてＮＭＯＳトランジスタ又はＰＭＯＳトランジスタの一方を交互にマスクで覆い、上述の方法にてそれぞれのイオン注入を行う。また、不純物の効率的な活性化法としてエキシマレーザーなどを照射するレーザー活性化がある。これは絶縁膜を通してレーザー照射することによりソース、ドレインの溶融・固化させ、不純物を活性化させる方法である。
【００３８】
（７．電極形成工程）
次に、ゲート絶縁膜７０５およびゲート電極７０６を覆う層間絶縁膜７０８を形成する（図９（Ｅ））。形成方法は上記した各絶縁膜の場合と同様である。その後、ソース・ドレイン７０７上にコンタクトホールを形成し、ソース・ドレイン取り出し電極７０９やその他の図示しない配線を形成する（図９（Ｅ））。具体的には、ＰＶＤ法やＣＶＤ法などの成膜法によって導電体薄膜を形成し、これをパターニングすることにより、ソース・ドレイン取り出し電極７０９が形成される。以上の工程を経て薄膜トランジスタが完成する。
【００３９】
次に、上述した薄膜トランジスタを用いた電気光学装置の構成例として有機ＥＬ装置を説明し、更に当該有機ＥＬ装置を備える電子機器の構成例について説明する。
【００４０】
図１０は、有機ＥＬ装置の配線構造の平面模式図である。図１０に示す有機ＥＬ装置２００は、複数の走査線２０１と、走査線に直交して配置される複数の信号線２０２と、信号線２０２に並列に延びる複数の電源線２０３と、各走査線２０１と各信号線２０２との交点付近にそれぞれ設けられる画素部２０６と、を含んで構成されている。すなわち、本例の有機ＥＬ装置２００は、複数の画素部２０６を備え、当該各画素部２０６がマトリクス状に配列されてなるアクティブマトリクス型の表示装置である。各走査線２０１には、シフトレジスタ及びレベルシフタを備える走査線駆動回路２０５が接続されている。また、各信号線には、シフトレジスタ、レベルシフタ、ビデオライン及びアナログスイッチを備えるデータ線駆動回路２０４が接続されている。各画素部２０６には、走査線２０１を介して走査信号がゲートに供給されるスイッチングトランジスタ２１２と、このスイッチングトランジスタ２１２を介して信号線２０２から供給される画素信号を保持する保持容量２１１と、この保持容量２１１によって保持された画素信号がゲートに供給される駆動用トランジスタ２１３と、この駆動用トランジスタ２１３を介して電源線２０３に電気的に接続されたときに当該電源線２０３から駆動電流が流れ込む有機ＥＬ素子２１０と、が設けられている。各有機ＥＬ素子２１０は、画素電極（陰極）と対向電極（陽極）との間に発光層を介在させて構成されている。発光層は、例えば正孔輸送層、発光層、電子注入層等を含む。上記した本実施形態の薄膜トランジスタは、スイッチングトランジスタ２１２や駆動用トランジスタ２１３として用いられる。あるいは、走査線駆動回路２０５やデータ線駆動回路２０４を構成する回路素子として上記の薄膜トランジスタが用いられてもよい。
【００４１】
図１１は、電子機器の構成例を説明する概略斜視図である。図１１（Ａ）は携帯電話への適用例を示す。携帯電話１０００は、表示部１００１、アンテナ部１００２、音声出力部１００３、音声入力部１００４、操作部１００５を備えている。上記の電気光学装置は表示部１００１として用いられる。図１１（Ｂ）はビデオカメラへの適用例を示す。ビデオカメラ１１００は、受像部１１０１、操作部１１０２、表示部１１０３を備えている。上記の電気光学装置は表示部１１０３として用いられる。なお、本実施形態の電気光学装置は、上記の構成例以外にも、アクティブマトリクス型の電気光学装置を適用可能なあらゆる電子機器に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＰＤＡ、電子手帳、テレビジョン装置などにも活用することができる。
【００４２】
以上のように、本実施形態によれば、熱プラズマジェット結晶化技術を更に改良し、従来よりも更に均一性を高めて半導体膜の結晶化を行うことが可能となる。より詳細には、電気伝導度が高く、捕獲準位密度の小さな半導体膜が得られる。
【００４３】
なお、本発明は上述した実施形態の内容にのみ限定されるものではなく、本発明の要旨の範囲内において種々に変形して実施することが可能である。
【図面の簡単な説明】
【００４４】
【図１】熱プラズマを用いた半導体膜の結晶化方法を説明するための模式図である。
【図２】熱プラズマが点状である場合の走査方法について説明する模式平面図である。
【図３】熱プラズマが点状である場合の走査方法について説明する模式平面図である。
【図４】プラズマ源を複数設ける場合における熱プラズマの走査方法について説明する図である。
【図５】プラズマ源を複数設ける場合における熱プラズマの走査方法について説明する図である。
【図６】アニール時間に対する電極と基板間距離の関係を示すグラフである。
【図７】各結晶化条件におけるラマン散乱分光分析より求めた半値幅の結果を示すグラフである。
【図８】各結晶化条件で結晶化を行なって得られたポリシリコン膜について、電気伝導度を測定した結果を示すグラフである。
【図９】半導体素子の製造方法を説明する模式断面図である。
【図１０】有機ＥＬ装置の配線構造の平面模式図である。
【図１１】電子機器の構成例を説明する概略斜視図である。
【符号の説明】
【００４５】
１０１…陰極、１０２…陽極、１０３…熱プラズマ、１０４…半導体膜、１０５…結晶化された半導体膜、１０６…基板、１０７…噴出孔、２００…有機ＥＬ装置、２０１…走査線、２０２…信号線、２０３…電源線、２０４…データ線駆動回路、２０５…走査線駆動回路、２０６…画素部、２１０…有機ＥＬ素子、２１１…保持容量、２１２…スイッチングトランジスタ、２１３…駆動用トランジスタ、７００…基板、７０１…下地保護膜、７０２…半導体薄膜、７０３…熱プラズマ、７０４…半導体薄膜、７０５…ゲート絶縁膜、７０６…ゲート電極、７０７…ソース・ドレイン、７０８…層間絶縁膜、７０９…ソース・ドレイン取り出し電極、１０００…携帯電話、１００１…表示部、１００２…アンテナ部、１００３…音声出力部、１００４…音声入力部、１００５…操作部、１１００…ビデオカメラ、１１０１…受像部、１１０２…操作部、１１０３…表示部
【図１】
2008053634.tif 000003
【図２】
2008053634.tif 000004
【図３】
2008053634.tif 000005
【図４】
2008053634.tif 000006
【図５】
2008053634.tif 000007
【図６】
2008053634.tif 000008
【図７】
2008053634.tif 000009
【図８】
2008053634.tif 000010
【図９】
2008053634.tif 000011
【図１０】
2008053634.tif 000012
【図１１】
2008053634.tif 000013