(57)【要約】【課題】可動電極をリリースするときの本来エッチングを望まない部分のサイドエッチング量を軽減し、小型化を図ることが可能なＭＥＭＳデバイスの製造方法を提供する。【解決手段】一部が犠牲層５上に形成された態様で可動電極５０を形成した後、第１の層間絶縁膜１５、第１の配線層２５、第２の層間絶縁膜１６、第２の配線層２６をこの順に積層して配線積層部３０を形成し、配線積層部３０上に保護膜２０を形成する。次に、リリース必要領域Ｔの中央上方の保護膜２０、配線積層部３０の一部を可動電極５０を露出しない深さに除去することにより、リリース必要領域Ｔ内に所定の間隔を設けて複数配設されたが平面視略矩形状の予備開口部Ｃ１ｂを形成する。そして、配線積層部３０および犠牲層５の一部をリリース必要領域Ｔを露出するように除去して開口部Ｃ１を形成することにより可動電極５０を可動な状態にリリースする。【選択図】図７
2008149405.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板上に形成されたエッチングストップ膜と、前記エッチングストップ膜上に積層された犠牲層と、前記犠牲層上に層間絶縁膜と配線とがこの順に積層されて形成された配線積層部と、前記配線積層部上に形成された保護膜と、前記保護膜と前記配線積層部と前記犠牲層との一部が前記エッチングストップ膜が露出するように除去されることにより形成された開口部と、前記開口部の凹部底面であるリリース必要領域の略中央に配置され前記エッチングストップ膜上に隙間を設けて機械的に可動な状態で形成された可動電極と、を有するＭＥＭＳデバイスの製造方法であって、
前記半導体基板上に前記エッチングストップ膜を形成する工程と、
前記犠牲層を形成する工程と、
一部が前記犠牲層上に形成された態様で前記可動電極を形成する工程と、
前記可動電極を形成した後に、前記層間絶縁膜と前記配線とをこの順に積層して前記配線積層部を形成する工程と、
前記配線積層部上に前記保護膜を形成する工程と、
前記リリース必要領域の上方の前記保護膜および前記配線積層部の一部を前記可動電極が露出しないように除去して予備開口部を形成する工程と、
前記予備開口部を形成する工程の後に、前記配線積層部および前記犠牲層の一部を前記リリース必要領域を露出するように除去して開口部を形成することにより前記可動電極を可動な状態にリリースする工程と、を有することを特徴とするＭＥＭＳデバイスの製造方法。
【請求項２】
請求項１に記載のＭＥＭＳデバイスの製造方法であって、
前記予備開口部を形成する工程において複数の前記予備開口部を形成することを特徴とするＭＥＭＳデバイスの製造方法。
【請求項３】
請求項１または２に記載のＭＥＭＳデバイスの製造方法であって、
前記予備開口部を形成する工程でドライエッチング法が用いられていることを特徴とするＭＥＭＳデバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体製造プロセスを用いて、半導体基板上に機械的に可動な状態で形成される可動電極を備えたＭＥＭＳデバイスの製造方法に関するものである。
【背景技術】
【０００２】
一般に、ＭＥＭＳ（Micro Electro Mechanical System）と呼ばれる微細加工技術を利用して形成された機械的に可動な可動電極等を備えた電気機械系構造体、例えば、共振器、フィルタ、センサ、モータ等が知られている。そして、この電気機械系構造体を、シリコン基板などの半導体基板上に形成してなるＭＥＭＳデバイスが提案されている。このようなＭＥＭＳデバイスは、半導体製造プロセスを利用して形成されることにより、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）等の半導体回路と一体化することが可能であり、携帯電話機等といった小型化および高機能化が要求される通信機器に用いられる高周波回路などへの応用が期待されている。
【０００３】
例えば特許文献１に、デジタル回路やアナログ回路などのＣＭＯＳと、静電容量型圧力センサとを１チップに混載したＭＥＭＳデバイス（圧力センサ混載型半導体装置）が提案されている。このＭＥＭＳデバイスにＭＥＭＳ構造体として搭載される静電容量型圧力センサ部は、圧力検知部である下部電極（固定電極）と参照用キャパシタ部、およびダイヤフラムとを有している。このうち、シリサイド膜により形成されたダイヤフラムは、下部電極上に積層された酸化シリコン（ＳｉＯ2）膜（犠牲層）の一部が除去されて形成された空洞内（開口部）に配置されることにより、機械的に可動な状態の可動電極として機能するようになっている。
【０００４】
上記の可動電極を有するＭＥＭＳデバイスは、半導体製造プロセスを用いて次のように製造される。まず、シリコンウェハなどの半導体基板上に犠牲層を形成し、この犠牲層上に形成された態様で可動電極を形成する。次に、層間絶縁膜と配線とをこの順に積層させて、複数の配線層を有する配線積層部を形成し、配線積層部の上には保護膜（パッシベーション膜）を形成する。そして、選択比を有したエッチング液を用いたウェットエッチング法により、保護膜と配線積層部および犠牲層の一部を除去して開口部を形成し可動電極を機械的に可動な状態にリリースする。
【０００５】
【特許文献１】特開２００６−１２６１８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、前述のＭＥＭＳデバイスの製造方法では、可動電極をリリースする工程において、可動電極上に形成された保護膜、配線積層部、および犠牲層の一部を一度に除去して開口部を形成している。このため、可動電極をリリースするためのエッチング時間が長くなって保護膜および層間絶縁膜の本来エッチングを望まない部分のサイドエッチングが進行し、可動電極をリリースするために必要なリリース必要領域に対して開口部の平面方向の大きさを増大させる。配線積層部に形成する配線の配置は、上記したサイドエッチング量を考慮して開口部から離して設計されるので、ＭＥＭＳデバイスの小型化に不利となるという問題があった。
【０００７】
本発明は、上記問題を鑑みてなされたもので、その目的は、可動電極をリリースするときの本来エッチングを望まない部分のサイドエッチング量を軽減し、小型化を図ることが可能なＭＥＭＳデバイスの製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明は、半導体基板と、半導体基板上に形成されたエッチングストップ膜と、エッチングストップ膜上に積層された犠牲層と、犠牲層上に層間絶縁膜と配線とがこの順に積層されて形成された配線積層部と、配線積層部上に形成された保護膜と、保護膜と配線積層部と犠牲層との一部がエッチングストップ膜が露出するように除去されることにより形成された開口部と、開口部の凹部底面であるリリース必要領域の略中央に配置されエッチングストップ膜上に隙間を設けて機械的に可動な状態で形成された可動電極と、を有するＭＥＭＳデバイスの製造方法であって、半導体基板上にエッチングストップ膜を形成する工程と、犠牲層を形成する工程と、一部が犠牲層上に形成された態様で可動電極を形成する工程と、可動電極を形成した後に、層間絶縁膜と配線とをこの順に積層して配線積層部を形成する工程と、配線積層部上に保護膜を形成する工程と、リリース必要領域の上方の保護膜および配線積層部の一部を可動電極が露出しないように除去して予備開口部を形成する工程と、予備開口部を形成する工程の後に、配線積層部および犠牲層の一部をリリース必要領域を露出するように除去して開口部を形成することにより可動電極を可動な状態にリリースする工程と、を有することを特徴とする。
【０００９】
このＭＥＭＳデバイスの製造方法によれば、可動電極をリリースする工程の前に、リリース必要領域の上方の保護膜および配線積層部の一部を可動電極が露出しない深さまで除去して予備開口部が形成される。そして、リリース必要領域のエッチングストップ膜が露出するように配線積層部および犠牲層の一部を除去して可動電極をリリースする構成になっている。これにより、保護膜、配線積層部、犠牲層の一部を一度にエッチングしてリリースエッチングする従来の方法に比べて、リリースする工程でのエッチング時間が短縮され、保護膜および配線積層部のサイドエッチング量を抑えることができる。従って、可動電極をリリースした際のリリース必要領域に対する開口部の面積の増大が抑えられ、配線積層部の配線をリリース必要領域に近づけて配設することができるので、ＭＥＭＳデバイスの小型化を図ることができる。
また、予備開口部は可動電極が露出しないように形成されるので、予備開口部形成後から可動電極をリリースする工程に至るまでの各工程において、各種の処理液および雰囲気などに曝されることによる可動電極のダメージを抑制する効果を奏する。
【００１０】
本発明では、予備開口部を形成する工程において複数の予備開口部を形成することを特徴とする。
【００１１】
この構成によれば、複数の予備開口部のそれぞれの開口面積が小さくなる。これにより、可動電極をリリースする工程において、開口部を形成するためのマスクの原型となるフォトレジストを塗布した際に、予備開口部に浸入するフォトレジストを少なくすることができる。従って、可動電極をリリースする工程におけるフォトレジスト塗布条件を変更することなく開口部を形成するためのマスクを精度よく形成することができるので、開口部の形成を高精度にて効率よく行なうことが可能となる。
【００１２】
本発明では、予備開口部を形成する工程で、ドライエッチング法が用いられていることが好ましい。
【００１３】
この構成によれば、ドライエッチングはエッチング異方性に優れているので、予備開口部形成時のサイドエッチングがより抑えられ、予備開口部を高精度にて形成することができる。これにより、可動電極をリリースする工程において、リリース必要領域に対する開口部の増大を抑えることに寄与できるので、より小型化を図ることが可能なＭＥＭＳデバイスの製造方法を提供できるという顕著な効果を奏する。
【発明を実施するための最良の形態】
【００１４】
以下、本発明のＭＥＭＳデバイスおよびその製造方法の実施形態について説明する。
【００１５】
まず、ＭＥＭＳデバイスの一実施形態について図面に沿って説明する。図１（ａ）は、本発明に係るＭＥＭＳデバイスの好適な実施形態の構成を示す平面図であり、図１（ｂ）は同図（ａ）のＡ−Ａ線断面図である。
【００１６】
図１に示すＭＥＭＳデバイス７０は、半導体基板としてのシリコン基板１上に、固定された状態で設けられた固定電極４０と、固定電極４０上に積層して形成された犠牲層５と、配線積層部３０と、保護膜２０とを有している。また、保護膜２０と配線積層部３０および犠牲層５による積層体の一部を除去することによって形成された開口部Ｃ１内に、犠牲層５が除去されることにより機械的に可動な状態で設けられた可動電極５０が備えられている。
【００１７】
シリコン基板１上には、酸化シリコン膜（例えば、熱酸化膜）である絶縁膜２と、窒化シリコン（ＳｉＮ）などからなる窒化膜３が、この順に積層されている。窒化膜３上には、多結晶シリコン膜を積層させてパターニングすることにより形成された固定電極４０が設けられている。固定電極４０は、開口部Ｃ１に露出された部分と、開口部Ｃ１周辺に積層されて形成された犠牲層５に覆われた部分とを有している。また、固定電極４０の開口部Ｃ１に露出された部分の略中央はパターニングされることにより一部が除去されている。なお、固定電極４０は、パターニングされる前の多結晶シリコン膜が積層された段階で、導電性を付与するためにリンイオンなどの不純物イオンのイオン打ち込みが施されている。
【００１８】
固定電極４０上に形成された犠牲層５の上には、第１の層間絶縁膜１５、配線が形成された第１の配線層２５、第２の層間絶縁膜１６、配線が形成された第２の配線層２６がこの順に積層された配線積層部３０が形成されている。
【００１９】
配線積層部３０の第２の層間絶縁膜上層１６および第２の配線層２６の上には、酸化シリコンなどからなる酸化膜層１８と窒化膜層１９とがこの順に積層された二層からなる保護膜２０が形成されている。
【００２０】
犠牲層５と配線積層部３０および保護膜２０が積層された積層体の略中央には、円筒形状もしくは略直方体の凹部である開口部Ｃ１が形成されている。開口部Ｃ１の凹底部分には、多結晶シリコンからなる可動電極５０が形成されている。可動電極５０は、一部が窒化膜３上に支持され、犠牲層５が除去されていることにより、窒化膜３および固定電極４０と隙間を有して可動な状態で設けられている。なお、可動電極５０には、固定電極４０と同様に不純物イオンのイオン打ち込みが施されている。
【００２１】
次に、上記の構成を有するＭＥＭＳデバイス７０の動作の一例について説明する。本実施形態では、可動電極５０を挟んで両側に形成された一対の固定電極４０のうちの一方を駆動電極、他方を検出電極として説明する。また、可動電極５０には直列バイアス電圧が印加されているものとする。
ＭＥＭＳデバイス７０の固定電極４０の駆動電極側に駆動電圧を注入すると、固定電極４０と可動電極５０との間に電位差が生じ、これに伴って電荷が蓄電される。この電位の時間変化、若しくは蓄電される電荷の時間変化により、通常のキャパシタと同様に固定電極４０の駆動電極側と可動電極５０との間には交流電流が流れる。これは固定電極４０の検出電極側と可動電極５０との間においても同様であり、ＭＥＭＳデバイス７０全体には２つのキャパシタを直列に接続した場合の静電容量値に相当した交流電流が流れる。
一方で、可動電極５０は特定の周波数において固有の振動周波数を有し、特定の周波数において厚み方向へ屈曲が生じる。この場合、前述した固定電極４０の駆動電極側および検出電極側と可動電極５０との間の静電容量が変動する。静電容量が変動した場合、キャパシタへの蓄電量Ｑ＝ＣＶを満足させるために電荷の移動が生ずる。この結果、可動電極５０の固有振動周波数においては、静電容量の変動に伴い電流が流れる。可動電極５０からの出力電流は、固定電極４０の検出電極側から検出される。
【００２２】
次に、上記のＭＥＭＳデバイス７０の製造方法について説明する。図２〜図５は、ＭＥＭＳデバイス７０の製造工程を説明する概略断面図であり、図６は、図４（ｊ）における平面図である。なお、図２〜図５は、図１（ｂ）と同じ位置のＭＥＭＳデバイス７０の断面を図示している。
【００２３】
ＭＥＭＳデバイス７０の製造においては、半導体製造プロセスが用いられる。
図２（ａ）に示すように、シリコン基板１表面を熱酸化させるなどしてシリコン酸化膜からなる絶縁膜２を形成した上に、スパッタリング法やＣＶＤ（Chemical Vapor Deposition）法などにより窒化シリコン（ＳｉＮ）などで構成される窒化膜３を形成する。この窒化膜３は、後述するリリースエッチングを行なう際のエッチングストップ層として機能するベース層となる。
【００２４】
次に、図２（ｂ）に示すように、窒化膜３上に、ＣＶＤ法などにより多結晶シリコン膜を積層させ、導電性を付与するためにリンイオン（例えば、31Ｐ+）などの不純物イオンのイオン注入を施してから、フォトリソグラフィなどによりパターニングすることによって固定電極４０を形成する。
【００２５】
次に、図２（ｃ）に示すように、スパッタリング法などにより酸化シリコンなどの酸化膜からなる犠牲層５を形成する。次に、図２（ｄ）において、犠牲層５を一部除去して窒化膜３を露出させてからＣＶＤ法などにより可動電極５０の原型となる多結晶シリコン膜を積層させてからリンイオンなどの不純物イオンのイオン注入を行なって導電性を付与する。そして、フォトリソグラフィによりパターニングすることによって可動電極５０を形成する。
【００２６】
次に、図３（ｅ）に示すように、ＣＶＤ法やスパッタリングなどの方法により、第１の層間絶縁膜１５を形成する。このとき、第１の層間絶縁膜１５を積層させる下地層は凹凸を有するが、後の工程で第１の層間絶縁膜１５上に積層される配線層などの形成を容易にするために、第１の層間絶縁膜１５の上面は平坦になるようにすることが望ましい。このため、第１の層間絶縁膜１５には、リフローすることにより平坦化することが可能なＢＰＳＧ（Boron Phosphorus Silicon Glass）やＰＳＧ（Phosphorus Silicon Glass）を用いることが好ましい。この他にも、ＳＯＧ膜を層間絶縁膜として用いたり、酸化シリコンなどをスパッタリングした後に化学的および機械的に研磨するＣＭＰ（Chemical Mechanical Polishing）などの平坦化技術を用いたりして層間絶縁膜の上面を平坦化する構成としてもよい。
【００２７】
次に、図３（ｆ）において、第１の層間絶縁膜１５および犠牲層５をパターニングして固定電極４０の一部を露出させビアホールを形成してから、スパッタリング法やＣＶＤ法により、第１の配線層２５の原型となる金属層を積層させる。金属層はアルミニウム（Ａｌ）や銅（Ｃｕ）などからなり、前記のビアホール内にも形成されて固定電極４０と導通接続される。そして、金属層をフォトリソグラフィによりパターニングすることにより、第１の配線層２５を形成する。
【００２８】
次に、図３（ｇ）に示すように、上述した第１の層間絶縁膜１５と同様な方法により第２の層間絶縁膜１６を形成する。
次に、図３（ｈ）に示すように、上述した第１の配線層２５と同様な方法により、第２の層間絶縁膜１６をパターニングして第１の配線層２５の一部を露出させ、ビアホールを形成する。その後、金属層を積層させてパターニングすることにより、第２の配線層２６を形成する。これにより、第１の層間絶縁膜１５、第１の配線層２５、第２の層間絶縁膜１６、第２の配線層２６がこの順に積層されて形成された配線積層部３０が完成される。
なお、本実施形態では、第１の配線層２５および第２の配線層２６の二つの配線層を有する配線積層部３０の例を説明した。配線積層部には、必要に応じて配線層を三層以上設ける構成することもできる。
【００２９】
次に、図４（ｉ）に示すように、配線積層部３０上に、ＣＶＤ法やスパッタリングリング法などにより、酸化シリコンなどの酸化膜層１８と、窒化シリコンなどの窒化膜層１９を順次積層してなる保護膜２０を形成する。
この他、保護膜２０は、例えばプラズマＣＶＤを用いて形成されるシリコンナイトライド（Ｓｉ3Ｎ4）や、スピンコート法により形成する感光性あるいは非感光性のポリイミドなどにより形成してもよい。
【００３０】
次に、図４（ｊ）に示すように、保護膜２０上に、スピンコート法などによりフォトレジスト膜１００を形成してから露光、現像してパターニングすることにより、後述する予備開口部Ｃ１ａを形成するためのマスク孔Ｐ１ａを形成する。
ここで、図６を併せて参照しながらマスク孔Ｐ１ａについて詳細に説明する。図６は図４（ｊ）の平面図であり、図４（ｊ）は図６のＢ−Ｂ線断面図となっている。図６に示すように、フォトレジスト膜１００のリリース必要領域Ｔの上方となる位置に、平面視略矩形状を有するマスク孔Ｐ１ａを縦横それぞれに所定の間隔を設けて複数形成する。ここで、リリース必要領域Ｔは、後述する可動電極５０をリリースする工程で形成される開口部Ｃ１の形状において、可動電極５０をリリースするために本来必要な平面方向の領域であって、開口部Ｃ１の凹部底面となる平面視の領域を指す。なお、複数のマスク孔Ｐ１ａは、リリース必要領域Ｔより内側に小さな領域の中央に配設されるように形成する（図６を参照）。
【００３１】
次に、図４（ｋ）に示すように、複数のマスク孔Ｐ１ａが形成されたフォトレジスト膜１００をマスクとして、ドライエッチング法により、保護膜２０と配線積層部３０の一部を、可動電極５０が露出しない深さまでエッチングして予備開口部Ｃ１ａを形成する。
予備開口部Ｃ１ａを形成するエッチングには、例えばＣＨＦ3などの反応性ガスを用いたＲＩＥ（Reactive Ion Etching）法を用いることが好ましい。ＲＩＥ法によるドライエッチングは異方性に優れており、各マスク孔Ｐ１ａから進行するサイドエッチングが起こりにくいので、略鉛直方向にエッチングを進めることができる。
【００３２】
予備開口部Ｃ１ａの形成において、配線積層部３０の一部（本実施形態では第１の層間絶縁膜１５）の一部を残すのは、後述するリリースエッチングまでの工程において、可動電極５０が各工程の処理液や外気などに曝されることによる損傷や汚染を防止する保護膜とするためである。また、予備開口部Ｃ１ａは、後述する、可動電極５０をリリースするリリースエッチングのエッチング量を軽減するために形成されるものなので、なるべく可動電極５０近い位置までの深さに形成することが望ましい。従って、可動電極５０上に残す第１の層間絶縁膜１５の厚さは、予備開口部Ｃ１ａを形成するときのエッチングばらつきと、以降のリリースエッチングまでの工程の各処理における可動電極５０の保護膜として十分に機能して、尚且つなるべく薄くすることが好ましい。
以上の要件をふまえたうえで、本実施形態の予備開口部Ｃ１ａの形成において可動電極５０を覆う第１の層間絶縁膜１５の一部まで行なったエッチングは、必要に応じて、それより上層の絶縁膜（例えば、本実施形態では第２の層間絶縁膜１６）の一部まで行なう構成としてもよい。
【００３３】
予備開口部Ｃ１ａを形成した後には、フォトレジスト膜１００を除去する（図４（ｌ））。次に、図５（ｍ）において、まず、スピンコート法などによりフォトレジスト膜１１０を形成するための液状のフォトレジストを塗布する。フォトレジスト塗布面である保護膜２０には複数の予備開口部Ｃ１ａが孔として存在しているが、各々の開口面積が比較的小さいためにフォトレジストが浸入する量は比較的少ない。これにより、フォトレジストの塗布量を増やすなどの塗布条件の変更をすることなく、フォトレジストを均一に塗布することが可能になる。なお、本実施形態では、塗布するフォトレジストの粘度を高めに調整することなどにより、予備開口部Ｃ１ａへのフォトレジストの浸入をほとんど無くした例を図示している。
【００３４】
次に、図５（ｎ）に示すように、フォトレジスト膜１１０を露光、現像することにより、後述する可動電極５０をリリースする工程において開口部Ｃ１を形成する際のマスクとなるフォトレジストパターン１１０ａを形成する。フォトレジストパターン１１０ａのマスク開口部の形状は、上述したリリース必要領域Ｔ（図６を参照）と同一にする、若しくは開口部Ｃ１を形成するエッチングのときのサイドエッチングを考慮してリリース必要領域Ｔよりも小さめにするのが好ましい。
【００３５】
次に、図５（ｎ）に示したように複数の予備開口部Ｃ１ａが形成された保護膜２０、配線積層部３０、および犠牲層５の一部を、フォトレジストパターン１１０ａをマスクとしてエッチングにより除去することによって、図５（ｏ）に示すように開口部Ｃ１を形成する。開口部Ｃ１を形成するエッチングには、多結晶シリコンからなる固定電極４０および可動電極５０と窒化シリコンからなる窒化膜３以外の、単結晶の酸化シリコンなどからなる各層をエッチングする選択比を有する例えばフッ化水素（ＨＦ）系のエッチング液を用いる。
【００３６】
開口部Ｃ１が形成されるエッチングの過程について詳述する。図５（ｎ）に示すフォトレジストパターン１１０ａの開口部分にエッチング液が入っていくと、エッチング液は保護膜２０の上層側である窒化膜１９に触れるとともに複数の予備開口部Ｃ１ａに浸入して等方性エッチングが開始される。即ち、予備開口部Ｃ１ａの凹底部分から可動電極５０方向へのエッチングが進行するのと同時に、複数の予備開口部Ｃ１ａを平面視格子状に囲むように残っている保護膜２０および配線積層部３０の各層のエッチングが進行していく。厚み方向のエッチングはエッチングストップ層として機能する窒化膜３によって止まり、可動電極５０と固定電極４０はエッチングされずに残る。このようにして形成された開口部Ｃ１内において、可動電極５０は、犠牲層５の一部が除去されることにより窒化膜３および固定電極４０と所定の隙間を設けてリリースされて機械的に可動な状態となる。
【００３７】
そして、リリースエッチング後にフォトレジストパターン１１０ａを剥離することにより、図５（ｐ）に示すＭＥＭＳデバイス７０が得られ、一連のＭＥＭＳデバイス７０の製造工程を終了する。
【００３８】
次に、上記実施形態の効果を述べる。
【００３９】
（１）上記実施形態のＭＥＭＳデバイス７０の製造方法では、まず、リリース必要領域Ｔ内の保護膜２０と配線積層部３０の一部を、可動電極５０が露出しない深さまでエッチングして複数の予備開口部Ｃ１ａを形成した。そして、予備開口部Ｃ１ａが形成された保護膜２０、配線積層部３０、および犠牲層５の一部をエッチングして除去することにより開口部Ｃ１を形成し、可動電極５０をリリースする構成とした。
【００４０】
この構成によれば、保護膜、配線積層部、犠牲層の一部を一度にエッチングして可動電極をリリースする従来の方法に比べて、リリースする工程でのエッチング時間が短縮されるので、保護膜２０および配線積層部３０のサイドエッチング量を抑えることができる。これにより、可動電極５０をリリースする際のリリース必要領域Ｔに対する開口部Ｃ１の面積の増大を抑えることが可能となる。従って、配線積層部３０に形成する第１の配線層２５および第２の配線層２６のような配線をリリース必要領域Ｔにより近づけて配設することができるので、小型化が図れたＭＥＭＳデバイス７０を製造することができる。
【００４１】
（２）上記実施形態のＭＥＭＳデバイス７０の製造方法では、予備開口部Ｃ１ａを、リリース必要領域Ｔよりも内側に小さな領域の中央に、縦横に所定の間隔を設けて複数形成した。また、予備開口部Ｃ１ａを形成した後の可動電極５０をリリースする工程において、開口部Ｃ１を形成するためのマスクとなるフォトレジストパターン１１０ａを形成する際に、液状のフォトレジストの粘度を高めに調整して塗布する構成とした。
【００４２】
この構成によれば、複数設けられた予備開口部Ｃ１ａのそれぞれの開口面積が小さくなるので、可動電極５０をリリースする工程において液状のフォトレジストを塗布した際に、各予備開口部Ｃ１ａに浸入するフォトレジストを少なくすることができる。さらに、塗布するフォトレジストの粘度が高めに調整されているため、予備開口部Ｃ１ａへのフォトレジストの浸入がより抑えられる。これにより、フォトレジスト塗布条件を変更することなく均一なフォトレジスト膜１１０を製膜することが可能となり、開口部Ｃ１を形成するためのフォトレジストパターン１１０ａを精度よく形成することができる。従って、開口部Ｃ１の形成を高精度にて効率よく行なうことができ、ＭＥＭＳデバイス７０の小型化により有利となり、また製造効率の向上に寄与することができる。
【００４３】
（３）上記実施形態のＭＥＭＳデバイス７０の製造方法では、ＣＨＦ3などの反応性ガスを用いたＲＩＥ法などのドライエッチング法を用いて予備開口部Ｃ１ａを形成する構成とした。
【００４４】
この構成によれば、ドライエッチング法はエッチング異方性に優れているので、予備開口部Ｃ１ａ形成時のサイドエッチングがより抑えられ、予備開口部Ｃ１ａを高精度にて形成することができる。これにより、可動電極５０をリリースする工程において、リリース必要領域Ｔに対する開口部Ｃ１の増大を抑えることに寄与できるので、より小型化を図ることが可能なＭＥＭＳデバイス７０の製造方法を提供できるという顕著な効果を奏する。
【００４５】
本発明は、前記実施形態に限定されるものではなく、以下の変形例を実施することもできる。
【００４６】
（変形例）
上記実施形態では、予備開口部Ｃ１ａを、リリース必要領域Ｔよりも内側に小さな領域の中央に、縦横に所定の間隔を設けて複数形成したが、これに限らない。リリース必要領域Ｔ内に設ける予備開口部は一つでもよく、また、上記実施形態と異なる形状としても、上記実施形態と同様な効果を奏するＭＥＭＳデバイスの製造方法に寄与することが可能である。
【００４７】
以下、上記実施形態とは異なる予備開口部の形状等の変形例について図面に沿って説明する。図７〜図９は、上記実施形態において図４（ｌ）に沿って説明した予備開口部が形成された状態における予備開口部の形態の変形例を説明する図である。図７（ａ）は平面図、同図（ｂ）は図７（ａ）のＣ−Ｃ線断面図であり、図８（ａ）は平面図、同図（ｂ）は図８（ａ）のＤ−Ｄ線断面図である。また、図９（ａ）は平面図、同図（ｂ）は図９（ａ）のＥ−Ｅ線断面図である。なお、予備開口部の形状の特徴以外の構成については前述した実施形態と同一であるため、共通部分に同一符号を付して説明を省略する。
【００４８】
図７（ａ）および（ｂ）に示す予備開口部Ｃ１ｂは、リリース必要領域Ｔの中央上方の保護膜２０、配線積層部３０の一部が平面視略矩形状に、且つ可動電極５０を露出しない深さに除去されることにより形成されていて、リリース必要領域Ｔ内に所定の間隔を設けて複数配設されている。なお、図７においては、複数の予備開口部Ｃ１ｂをリリース必要領域Ｔの長手方向に沿って配列させて形成する例を示したが、配列方向を９０°回転させた構成としてもよい。
【００４９】
図８（ａ）および（ｂ）に示す予備開口部Ｃ１ｃは、リリース必要領域Ｔ上方の保護膜２０、配線積層部３０の一部が平面視略楕円形状に、且つ可動電極５０を露出しない深さに除去されることにより形成されていて、リリース必要領域Ｔ内中央に配置されている。
【００５０】
図９（ａ）および（ｂ）においては、平面視コ字状の二つの予備開口部Ｃ１ｄが、平面視コ字状の凹部を向かい合わせた態様でリリース必要領域Ｔ上方に配置され、保護膜２０、配線積層部３０の一部が可動電極５０を露出しない深さに除去されることにより形成されている。
【００５１】
以上説明した予備開口部Ｃ１ｂ〜Ｃ１ｄのいずれの形態によっても、上記実施形態の予備開口部Ｃ１ａを形成してから可動電極５０をリリースするためのエッチングを行なった場合と同様に、本来望まないサイドエッチングを抑える効果を奏する。これにより、リリース必要領域Ｔに対する開口部Ｃ１の増大を抑制することができるので、小型化が図れるＭＥＭＳデバイス７０の製造方法の提供に寄与できる。
【００５２】
なお、本発明のＭＥＭＳデバイスおよびその製造方法は、上述した実施形態および図示例のみに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上記実施形態では固定電極４０や可動電極５０などのＭＥＭＳ構造体を多結晶シリコンにより形成したが、ＣＭＯＳトランジスタにおけるシリサイド化された他のゲート電極材料を用いるなど、他の素材で構成することができる。
【００５３】
また、上記実施形態において、ＭＥＭＳデバイス７０を構成する可動電極５０などのＭＥＭＳ構造体を簡略化して示したが、これに限らない。例えば、ＭＥＭＳ共振器、静電アクチュエータ、ジャイロセンサ、加速度センサを構成するように、ＭＥＭＳ構造体やＭＥＭＳ構造体と対向する電極構造を設ける構成とすることができる。
【００５４】
さらに、本発明のＭＥＭＳデバイスの製造方法では、半導体製造プロセスを用いているので、半導体基板上に、ＭＥＭＳ構造体と、種々の半導体素子や半導体回路とを集積させて形成することが可能であるため、小型で高機能を有するＭＥＭＳデバイスを形成することができる。また、半導体基板としてＳＯＩ（Silicon On Insulator）基板を用いることも可能である。
【図面の簡単な説明】
【００５５】
【図１】（ａ）は、本発明のＭＥＭＳデバイスの一実施形態の概略構造を説明する平面図、同図（ｂ）は、図１（ａ）のＡ−Ａ線断面図。
【図２】（ａ）〜（ｄ）は、本発明のＭＥＭＳデバイスの製造方法の一実施形態を説明する概略断面図。
【図３】（ｅ）〜（ｈ）は、本発明のＭＥＭＳデバイスの製造方法の一実施形態を説明する概略断面図。
【図４】（ｉ）〜（ｌ）は、本発明のＭＥＭＳデバイスの製造方法の一実施形態を説明する概略断面図。
【図５】（ｍ）〜（ｐ）は、本発明のＭＥＭＳデバイスの製造方法の一実施形態を説明する概略断面図。
【図６】は、本発明のＭＥＭＳデバイスの製造方法の一実施形態における図４（ｊ）の平面図。
【図７】（ａ）は、本発明のＭＥＭＳデバイスの製造方法における一工程の変形例を説明する平面図、同図（ｂ）は、図７（ａ）のＣ−Ｃ線断面図。
【図８】（ａ）は、本発明のＭＥＭＳデバイスの製造方法における一工程の変形例を説明する平面図、同図（ｂ）は、図８（ａ）のＤ−Ｄ線断面図。
【図９】（ａ）は、本発明のＭＥＭＳデバイスの製造方法における一工程の変形例を説明する平面図、同図（ｂ）は、図８（ａ）のＥ−Ｅ線断面図。
【符号の説明】
【００５６】
１…半導体基板としてのシリコン基板、３…エッチングストップ膜としての窒化膜、５…犠牲層、１５…第１の層間絶縁膜、１６…第２の層間絶縁膜、２０…保護膜、３０…配線積層部、２５…配線が形成される第１の配線層、２６…配線が形成される第２の配線層、４０…固定電極、５０…可動電極、７０…ＭＥＭＳデバイス、Ｃ１ａ，Ｃ１ｂ，Ｃ１ｃ，Ｃ１ｄ…予備開口部、Ｃ１…開口部、Ｔ…リリース必要領域。
【図１】
2008149405.tif 000003
【図２】
2008149405.tif 000004
【図３】
2008149405.tif 000005
【図４】
2008149405.tif 000006
【図５】
2008149405.tif 000007
【図６】
2008149405.tif 000008
【図７】
2008149405.tif 000009
【図８】
2008149405.tif 000010
【図９】
2008149405.tif 000011