(57)【要約】【課題】直接接続を持つプロセッサ群の把握を容易に行える並列信号処理装置を得る。【解決手段】連続する番号が付与された複数のプロセッサ１−１〜１−１０と、これら複数のプロセッサ１−１〜１−１０のうち、番号の差が１であるプロセッサ同士を接続する第１のデータ転送路２−１〜２−９と、番号の差が２であるプロセッサ同士を接続する第２のデータ転送路３−１〜３−８とを備える。このような構成において、番号が連続する複数のプロセッサからなるプロセッサ群で信号処理の一塊を実行する。【選択図】図１
2008090432.tif 000002
【特許請求の範囲】
【請求項１】
連続する番号が付与された複数のプロセッサと、
前記複数のプロセッサのうち、番号の差がＮ（Ｎは正の整数）であるプロセッサ同士を接続するデータ転送路とを備え、
番号が連続する複数のプロセッサからなるプロセッサ群で信号処理の一塊を実行することを特徴とする並列信号処理装置。
【請求項２】
複数のプロセッサと接続され、当該複数のプロセッサ間の信号接続を行う機器と、
前記機器と前記複数のプロセッサとを接続するネットワークとを備えたことを特徴とする請求項１記載の並列信号処理装置。
【請求項３】
複数のプロセッサのうち、番号が最大値のプロセッサと、番号が最小値のプロセッサは、前記番号が最大値のプロセッサから前記番号が最小値のプロセッサに番号が連続していると見なし、データ転送路を接続したことを特徴とする請求項１または請求項２記載の並列信号処理装置。
【請求項４】
連続する番号の複数のプロセッサを１枚のボードに実装したことを特徴とする請求項１または請求項２記載の並列信号処理装置。
【請求項５】
複数枚のボードに対して、番号が小さいプロセッサを有するボードから番号が大きいプロセッサを有するボードへと昇順でボード番号を付与し、かつ、複数のプロセッサのうち、番号が最大値のプロセッサと、番号が最小値のプロセッサは、前記番号が最大値のプロセッサから前記番号が最小値のプロセッサに番号が連続していると見なしてデータ転送路を接続する場合、
前記複数枚のボードの配置を、一方端のボードから他方端のボードの方向に、一つおきに番号が昇順となるようボードを配置し、他方端まで達したら、当該他方端のボードから前記一方端のボード方向の残っている位置にボードを昇順に配置することを特徴とする請求項４記載の並列信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数のプロセッサを用いて信号処理を行う並列信号処理装置に関するものである。
【背景技術】
【０００２】
信号処理は、独立に処理できる複数の処理の塊に分割できるが、一定時間内に処理しなければならないという制約があり、一つの処理の塊を一つのプロセッサで処理していては間に合わないケースが生じる。この場合、並列信号処理装置は、一つの処理の塊を複数のプロセッサからなるプロセッサ群に割り当て、プロセッサ群で処理するという方法を取る。一つの処理の塊は、それ以上独立な処理には分割できないため、塊を処理するためには、信号処理の過程において、プロセッサ群の内部のプロセッサ同士で、処理の中間結果を送受信し合い、プロセッサ同士で協調して処理結果を算出する。従って、並列信号処理装置において、プロセッサ群を形成するプロセッサ同士は、互いに高速であるデータ転送路を持つかどうかで、演算性能に影響を及ぼす。
【０００３】
並列信号処理装置の高速なデータ転送路の実現方式の一つとして、各プロセッサに１対１で繋がるデータ転送路を持たせる方法がある。この１対１接続のデータ転送路を各プロセッサに４本設けるとした場合、メッシュ、トーラス、２重リングといった接続形態が用いられる。例えば、特許文献１に示されるように、従来では、各プロセッサとも直接送受信相手と接続する４本の転送路を持ち、接続形態をトーラスとして、その実装の効率化を行っていた。
【０００４】
【特許文献１】特開平７−１３９５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
１対１接続のデータ転送路を持つ並列処理装置において、信号処理の塊をプロセッサ群で処理させる場合を考える。並列信号処理装置が、メッシュ、もしくは、トーラスといった接続形態を持っていると、１対１の高速なデータ転送路を利用するためには、プロセッサ群を２次元平面上で隣接するプロセッサ同士で構成する必要がある。このため、プロセッサ群の選定には、プロセッサの構成を２次元平面上で把握しておく必要があった。また、３個以上のプロセッサ群では、必ず直接の転送路を持たないプロセッサのペアが発生するため、直接転送路を持たないプロセッサ同士のデータ送受信が最小となるように、処理の割り当てを決める必要があった。尚、２重リングの場合は、２次元平面上での把握は不要だが、プロセッサ群に属する自分以外の全てのプロセッサに対して、直接の転送路を持つプロセッサを設けることができるのは、プロセッサ３個のプロセッサ群までという制限があった（メッシュ、トーラスは５個まで可能）。
【０００６】
また、メッシュやトーラスといった接続は、特許文献１で示されているように多数のプロセッサを２次元平面状に並べるのに適している方式である。従って、並列信号処理装置を、「プロセッサが１〜数個を１枚のボード上に実装し、このボードを１列に並べてバスで接続する」という形で構成する場合、ボードを並べるという１次元の構成と、メッシュ・トーラスといった２次元の接続形態というずれが生じる。このずれを１次元に変換する分、実装上のコストが増えるという問題があった。
【０００７】
この発明は上記のような問題点を解決するためになされたもので、直接接続を持つプロセッサ群の把握を容易に行える並列信号処理装置を得ることを目的とする。また、プロセッサ群に属するプロセッサ同士に対して、より多くの転送路を用意することを目的とする。更に、プロセッサ群を多数枚で構成する並列信号処理装置において、ボード間の接続を容易にすることを目的とする。
【課題を解決するための手段】
【０００８】
この発明に係る並列信号処理装置は、連続する番号が付与された複数のプロセッサと、複数のプロセッサのうち、番号の差がＮ（Ｎは正の整数）であるプロセッサ同士を接続するデータ転送路とを備え、番号が連続する複数のプロセッサからなるプロセッサ群で信号処理の一塊を実行するようにしたものである。
【発明の効果】
【０００９】
この発明の並列信号処理装置は、複数のプロセッサを、番号の差がＮ（Ｎは正の整数）のプロセッサ同士をデータ転送路で接続し、番号が連続する複数のプロセッサで信号処理の一塊を実行するようにしたので、直接接続を持つプロセッサ群の把握を容易に行うことができる。
【発明を実施するための最良の形態】
【００１０】
実施の形態１．
図１は、この発明の実施の形態１による並列信号処理装置を示す構成図である。
図において、並列信号処理装置は、複数のプロセッサ１−１〜１−１０、第１のデータ転送路２−１〜２−９、第２のデータ転送路３−１〜３−８、内部ネットワーク４−１〜４−１０、ハブ５、外部ネットワーク６を備えている。
【００１１】
１０台のプロセッサ１−１〜１−１０は、それぞれ同一のプロセッサであり、＃１から＃１０まで連続した番号が付与されている（ＰＥ＃１〜ＰＥ＃１０）。第１のデータ転送路２−１〜２−９は、プロセッサ番号の差が１となるプロセッサ同士を接続する転送路であり、第２のデータ転送路３−１〜３−８は、プロセッサ番号の差が２となるプロセッサ同士を接続する転送路である。内部ネットワーク４−１〜４−１０は、ハブ５を介して複数のプロセッサ１−１〜１−１０間を接続するためのネットワークであり、外部ネットワーク６は、ハブ５を介して複数のプロセッサ１−１〜１−１０と外部のシステムとを繋ぐためのネットワークである。また、ハブ５は、複数のプロセッサ１−１〜１−１０間の信号接続を行うための機器である。尚、ハブ５はスイッチであってもよい。
【００１２】
図２は、信号処理を割り当てる際のプロセッサ群とプロセッサの関係の一例を示した図である。
図２において、プロセッサ群７−１〜７−２は、信号処理の塊を割り当てるプロセッサのブロックを示しており、プロセッサ群７−１は、プロセッサ１−２（ＰＥ＃２）〜プロセッサ１−４（ＰＥ＃４）の３個から構成され、プロセッサ群７−２は、プロセッサ１−５（ＰＥ＃５）〜プロセッサ１−９（ＰＥ＃９）の５個から構成されている。
【００１３】
次に、実施の形態１の動作について説明する。
先ず、外部ネットワーク６を介して、一定時間内に処理を終えなければならない信号処理が、プロセッサ１−１に与えられる。プロセッサ１−１は、この信号処理を複数の信号処理の塊に分割する。ここでは、信号処理を「信号処理Ａ」と「信号処理Ｂ」に分けたとする。尚、各処理を指定時間内に終えるためには、それぞれ３個、５個のプロセッサを使用する必要があるとする。
【００１４】
ここでプロセッサ１−１は、信号処理Ａをプロセッサ番号が連続するプロセッサ１−２〜１−４のプロセッサ群７−１に、また、信号処理Ｂを同じくプロセッサ番号が連続するプロセッサ群７−２にそれぞれ割り当てる。その後、割り当てた信号処理に必要なデータを、各プロセッサ群の中心にある、プロセッサ１−３とプロセッサ１−７にそれぞれ送信する。この時、プロセッサ１−３に渡されるデータは、「プロセッサ１−１→内部ネットワーク４−１→ハブ５→内部ネットワーク４−３→プロセッサ１−３」という経路を辿り、プロセッサ１−７に渡されるデータは、「プロセッサ１−１→内部ネットワーク４−１→ハブ５→内部ネットワーク４−７→プロセッサ１−７」という経路を辿る。
【００１５】
信号処理Ａの処理に必要なデータを受信したプロセッサ１−３は、プロセッサ群７−１に属するプロセッサ１−２と、プロセッサ１−４に対して必要な処理を行わせ、割り当てられた信号処理Ａの結果を求め、処理結果をプロセッサ１−１に返信する。同様に、信号処理Ｂの処理に必要なデータを受信したプロセッサ１−７も、プロセッサ群７−２に属する、プロセッサ１−５、プロセッサ１−６、プロセッサ１−８、プロセッサ１−９に対して必要な処理を行わせ、割り当てられた信号処理Ｂの結果を求め、処理結果をプロセッサ１−１に返信する。
【００１６】
以上の動作により、プロセッサ１−１は、信号処理結果を外部ネットワーク６経由で出力する。
本実施の形態を用いた場合、メッシュ・トーラスの接続形態と異なり、プロセッサ群を構成するプロセッサの選定で必要となるのは、プロセッサの番号が連続しているかどうかのみである。しかも、メッシュ・トーラス・２重リングの構成に比べ、より多くの転送路をプロセッサ群の中に用意することができる。例えば、図３は、１対１接続のデータ転送路を各プロセッサに４本設けた場合のメッシュ・トーラス・２重リングの構成を示す図であり、（ａ）がメッシュ、（ｂ）がトーラス、（ｃ）が２重リングの構成を示している。
【００１７】
本実施の形態では、例えば、プロセッサ群７−１では３本、プロセッサ群７−２では７本の転送路がプロセッサ群内部のプロセッサ同士の接続として利用可能となるが、図３に示すようなメッシュ・トーラス接続の場合、プロセッサ群７−１に相当する３個のプロセッサで構成する場合は２本、プロセッサ群７−２に相当する５個のプロセッサで構成する場合で４〜５本しか利用可能にならない。また、２重リングの場合は、プロセッサ群に属する自分以外の全てのプロセッサに対して、直接の転送路を持つプロセッサを設けることができるのは、プロセッサ３個までである。
【００１８】
加えて、プロセッサ数が５個以下のプロセッサ群において「信号処理を受け取ったプロセッサをマスタ、それ以外をスレーブとして、マスタは、プロセッサ群の全てのスレーブと直接転送路を持つ」ことを保証できる。従って、マスタ・スレーブ間のデータ転送において、他のプロセッサによる中継を全く必要としない。更に、プロセッサ数が３個以下のプロセッサ群において「全てのプロセッサが、プロセッサ群に属する自分以外のプロセッサと直接転送路を持つ（メッシュ・トーラスの接続形態ではこの条件を満たせない）」ことを保証できる。
【００１９】
以上のように、実施の形態１の並列信号処理装置によれば、連続する番号が付与された複数のプロセッサと、複数のプロセッサのうち、番号の差がＮ（Ｎは正の整数）であるプロセッサ同士を接続するデータ転送路とを備え、番号が連続する複数のプロセッサからなるプロセッサ群で信号処理の一塊を実行するようにしたので、直接接続を持つプロセッサ群の把握を容易に行うことができる。また、プロセッサ群に属するプロセッサ同士に対して、より多くの転送路を用意することができる。
【００２０】
また、実施の形態１の並列信号処理装置によれば、複数のプロセッサと接続され、複数のプロセッサ間の信号接続を行う機器と、機器と複数のプロセッサとを接続するネットワークとを備えたので、プロセッサ同士を直接接続するデータ転送路以外にデータ転送路を確保することができ、並列信号処理装置として種々の信号処理に柔軟に対応することができる。
【００２１】
実施の形態２．
上記実施の形態１では、外部ネットワーク６を介して、信号処理が一度プロセッサ１−１に与えられ、プロセッサ１−１が、複数の塊に分割し、プロセッサ群への処理の割り当てを行っていた。実施の形態２では、プロセッサ１−１を介さず、外部ネットワーク６から直接プロセッサ群に信号処理の塊を分配し、結果もプロセッサ群から直接外部ネットワーク６の先へ送信しても良い。
【００２２】
このように構成することで、実施の形態２においては、プロセッサ１−１も他のプロセッサと同様に、プロセッサ群のプロセッサの一つとして信号処理を担当することができる。
【００２３】
実施の形態３．
実施の形態３は、最大の番号が付与されたプロセッサと、最小の番号が付与されたプロセッサは、最大の番号が付与されたプロセッサから最小の番号が付与されたプロセッサに番号が連続していると見なして転送路を接続するようにしたものである。
【００２４】
図４は、実施の形態３の並列信号処理装置の構成図である。
図４は、プロセッサの番号の最小値と最大値が連続した番号であると見なして、転送路を拡張した場合の、プロセッサ、転送路、プロセッサ群の関係を、実施の形態１における図２に対応付けて示したものである。この図４において、第１のデータ転送路２−１０は、プロセッサ１−１０とプロセッサ１−１を接続するデータ転送路、第２のデータ転送路３−９，３−１０は、プロセッサ番号の差が２であるプロセッサ１−１とプロセッサ１−９およびプロセッサ１−２とプロセッサ１−１０とを接続するためのデータ転送路である。また、プロセッサ群８−１はプロセッサ１−１とプロセッサ１−２、プロセッサ群８−２はプロセッサ１−９とプロセッサ１−１０で構成され、これらプロセッサ群８−１，８−２は、二つ合わせて一つのプロセッサ群を構成するプロセッサ群を示している。尚、図４において、煩雑さをさけるため、実施の形態１の構成に対して付加されたデータ転送路以外のデータ転送路への符号の図示は省略している。
また、実施の形態３及びそれ以降の実施の形態については、図１における内部ネットワーク４−１〜４−１０やハブ５および外部ネットワーク６の図示は省略する。
【００２５】
上述した実施の形態１、２では、プロセッサ１−１０とプロセッサ１−１は、プロセッサ番号が不連続であるとして扱っており、プロセッサを４個必要とする信号処理の塊があった場合、図４のプロセッサ群８−１，８−２が信号処理可能な状態にあっても、信号処理を行うことができなかった。
【００２６】
本実施の形態では、両者を連続であると見なし、第１のデータ転送路２−１０と第２のデータ転送路３−９，３−１０を新たに設けている。これにより、「プロセッサ１−９〜１−１０と、プロセッサ１−１〜１−２」の４個のプロセッサもプロセッサが連続するという条件を満たし、プロセッサ群８−１とプロセッサ群８−２も二つで一つのプロセッサ群を形成することができる。これにより、実施の形態１や実施の形態２では実施できなかった信号処理を、プロセッサ群８−１，８−２に対して行わせることができ、プロセッサをより効率的に動作させることができる。
【００２７】
以上のように、実施の形態３の並列信号処理装置によれば、複数のプロセッサのうち、番号が最大値のプロセッサと、番号が最小値のプロセッサは、番号が最大値のプロセッサから番号が最小値のプロセッサに番号が連続していると見なし、データ転送路を接続したので、より効率的な信号処理を行うことができる。
【００２８】
実施の形態４．
実施の形態４は、番号が連続するプロセッサを１枚のボード上に実装するようにしたものである。
【００２９】
図５は、実施の形態４の並列信号処理装置の構成図である。
この例は、プロセッサ２個を１枚のボードで実装するとした場合の、プロセッサとボード、転送路の関係を示したものである。図５において、ボード９−１〜９−５は、それぞれのボード上に２個のプロセッサを実装している。ここで、各ボード（＃１〜＃５）９−１〜９−５において、ボード（＃１）９−１は、プロセッサ番号＃１と＃２のプロセッサ、ボード（＃２）９−２はプロセッサ番号＃３と＃４のプロセッサといったように、番号が小さいプロセッサを実装したボードが小さい番号を持つよう構成されている。
【００３０】
また、各ボード９−１〜９−５内では、２個のプロセッサを接続するための第１のデータ転送路１０−１〜１０−５を備え、ボード間では、異なるボード間で番号が１異なるプロセッサ間を接続するための第１のデータ転送路１０−６〜１０−９が設置されている。更に、異なるボード間には、番号の差が２のプロセッサを接続するための第２のデータ転送路１１−１〜１１−８が設けられている。
【００３１】
本実施の形態では、図５に示すように、各ボード９−１〜９−５は、ボードの外に対して直接転送路のポートを６個保有する。各転送路とその接続先との対応は、例えば、ボード９−２の場合、次のようになる。
・データ転送路１０−６は、ボード９−２のプロセッサ番号の小さいプロセッサに対して、プロセッサ番号が１少ないプロセッサと接続する。
・データ転送路１０−７は、ボード９−２のプロセッサ番号の大きいプロセッサに対して、プロセッサ番号が１多いプロセッサと接続する。
・データ転送路１１−１は、ボード９−２のプロセッサ番号の小さいプロセッサに対して、プロセッサ番号が２少ないプロセッサと接続する。
・データ転送路１１−３は、ボード９−２のプロセッサ番号の小さいプロセッサに対して、プロセッサ番号が２多いプロセッサと接続する。
・データ転送路１１−２は、ボード９−２のプロセッサ番号の大きいプロセッサに対して、プロセッサ番号が２少ないプロセッサと接続する。
・データ転送路１１−４は、ボード９−２のプロセッサ番号の大きいプロセッサに対して、プロセッサ番号が２多いプロセッサと接続する。
【００３２】
本実施形態では、各ボードにおいて、転送路とプロセッサの関係が変わることが無く、ボードの枚数を変えるだけで、プロセッサ間の接続形態を変えることなく、プロセッサの規模を増やすことができる。このように、ボードを並べて並列信号処理装置を構成する場合でも、容易に規模を大きくすることができる。
【００３３】
また、１枚のボードに複数個のプロセッサを実装した構成において、実施の形態３のように、最大の番号が付与されたプロセッサと、最小の番号が付与されたプロセッサは、最大の番号が付与されたプロセッサから最小の番号が付与されたプロセッサに番号が連続していると見なしてデータ転送路を接続するようにした場合でも適用可能である。このような場合は、一方端のボードから他方端のボードの方向に、一つおきに番号が昇順となるようボードを配置し、他方端まで達したら、他方端のボードから一方端のボード方向の残っている位置にボードを昇順に配置する。
【００３４】
図６は、実施の形態４の他の例の構成図である。
この例は、図５に示した、プロセッサ２個を１枚のボードで実装するとした場合の例である。図示のように、ボード９−１〜９−５の並びは、左端から右端に向かって奇数番目は昇順となるようボードを配置する。例えば、左端のボードはボード（＃１）９−１であり、右端に向かって最初の奇数番目のボードはボード（＃２）９−２、次のボードはボード（＃３）９−３となる。そして、右端まで達したら、右端から左端に向かって偶数番目が昇順となるようボードを配置する。即ち、一方端のボードから他方端のボードの方向に、一つおきに番号が昇順となるようボードを配置し、他方端まで達したら、その他方端のボードから一方端のボード方向の残っている位置にボードを昇順に配置する。この例では、右端はボード（＃３）９−３であるため、その左側のボードはボード（＃４）９−４、一つおいた左側のボードはボード（＃５）９−５となる。
【００３５】
また、プロセッサ＃１０からプロセッサ＃１に番号が連続しているとして、プロセッサ＃１０とプロセッサ＃１を接続する第１のデータ転送路１０−１０と、プロセッサ＃９とプロセッサ＃１およびプロセッサ＃１０とプロセッサ＃２を接続するための第２のデータ転送路１１−９および第２のデータ転送路１１−１０を設けている。
【００３６】
尚、図５および図６に示すような複数枚のボードを配置する構成において、他方端が偶数番目であった場合は、その位置に、そこまでで一番大きな番号のボードを配置し、そこから逆方向に残っている位置に昇順となるようボードを配置する。
【００３７】
また、上記実施の形態４においては、１枚のボードに２個のプロセッサが実装されている例を説明したが、１枚のボードに対して３個以上の連続する番号のプロセッサが実装されていてもよく、また、プロセッサの実装個数が異なっているボードを混在させた構成であってもよい。
【００３８】
以上のように、実施の形態４の並列信号処理装置によれば、連続する番号の複数のプロセッサを１枚のボードに実装したので、ボードを並べて並列信号処理装置を実現する場合、その規模を柔軟に変化させることができる。
【００３９】
また、実施の形態４の並列信号処理装置によれば、複数枚のボードに対して、番号が小さいプロセッサを有するボードから番号が大きいプロセッサを有するボードへと昇順でボード番号を付与し、かつ、複数のプロセッサのうち、番号が最大値のプロセッサと、番号が最小値のプロセッサは、番号が最大値のプロセッサから番号が最小値のプロセッサに番号が連続していると見なしてデータ転送路を接続する場合、複数枚のボードの配置を、一方端のボードから他方端のボードの方向に、一つおきに番号が昇順となるようボードを配置し、他方端まで達したら、他方端のボードから一方端のボード方向の残っている位置にボードを昇順に配置するようにしたので、より効率的な信号処理を行うことができると共に、この場合のデータ転送路の長さも最小限に抑えることができる。
【００４０】
実施の形態５．
以上の実施形態では、全てのプロセッサが、プロセッサ群に属する自分以外のプロセッサと直接転送路を持つプロセッサ群を構成できるのは、プロセッサの数が３個までのプロセッサ群であり、また、プロセッサ群の一つをマスタとして、マスタが全てのスレーブと直接転送路を持つプロセッサ群を構成できるのは、プロセッサの数が５個までのプロセッサ群という制限があった。そこで、本実施の形態５では、このような制限を無くすため、プロセッサ番号の差が３であるプロセッサ同士を接続するデータ転送路を設けたものである。
【００４１】
図７は、実施の形態５の並列信号処理装置を示す構成図である。
図７は、図２に示した実施の形態１の構成に加えて、番号の差が３であるプロセッサ同士を接続する第３のデータ転送路１２−１〜１２−７を備えている。ここで、第３のデータ転送路１２−１はプロセッサ１−１とプロセッサ１−３、第３のデータ転送路１２−２はプロセッサ１−２とプロセッサ１−５、第３のデータ転送路１２−３はプロセッサ１−３とプロセッサ１−６、第３のデータ転送路１２−４はプロセッサ１−４とプロセッサ１−７、第３のデータ転送路１２−５はプロセッサ１−５とプロセッサ１−８、第３のデータ転送路１２−６はプロセッサ１−６とプロセッサ１−９、第３のデータ転送路１２−７はプロセッサ１−７とプロセッサ１−１０とをそれぞれ接続している。
【００４２】
尚、上記構成では実施の形態１に対して第３のデータ転送路１２−１〜１２−７を付加するようにしたが、複数のプロセッサ１−１〜１−１０のうち、番号が最大値のプロセッサと、番号が最小値のプロセッサは、番号が最大値のプロセッサから番号が最小値のプロセッサに番号が連続していると見なし、データ転送路を接続するようにした実施の形態３の構成に対しても同様に適用可能である。この場合は、図７の構成に加えて、図４に示した第１のデータ転送路２−１０と、第２のデータ転送路３−９，３−１０とを付加すると共に、プロセッサ１−８とプロセッサ１−１を接続する第３のデータ転送路と、プロセッサ１−９とプロセッサ１−２を接続する第３のデータ転送路と、プロセッサ１−１０とプロセッサ１−３を接続する第３のデータ転送路とを付加することで実現可能である。
【００４３】
また、実施の形態４における図５および図６の構成に対してもプロセッサ番号の差が３であるプロセッサ同士を接続する第３のデータ転送路を設けることも可能である。
【００４４】
以上のように、実施の形態５の並列信号処理装置によれば、実施の形態１から４の構成に加えて、プロセッサ番号の差が３であるプロセッサ同士を接続するデータ転送路を設けたので、それぞれの関係が保証できるプロセッサ数の上限を増やすことができ、更に、信号処理の効率を向上させることができる。
【００４５】
尚、上記実施の形態５では、プロセッサ番号の差が３のプロセッサ同士を接続する第３のデータ転送路を設けたが、更に、プロセッサ番号の差が４以上の場合であっても同様に適用可能である。即ち、番号の差がＮ（Ｎは正の整数）であるプロセッサ同士を接続するデータ転送路を設けることによって、Ｎの値がどのようなものであっても同様に実現することができる。
【図面の簡単な説明】
【００４６】
【図１】この発明の実施の形態１による並列信号処理装置を示す構成図である。
【図２】この発明の実施の形態１による並列信号処理装置の信号処理を割り当てる際のプロセッサ群とプロセッサの関係の一例を示した説明図である。
【図３】１対１接続のデータ転送路を各プロセッサに４本設けた場合のメッシュ・トーラス・２重リングの構成を示す図である。
【図４】この発明の実施の形態３による並列信号処理装置の構成図である。
【図５】この発明の実施の形態４による並列信号処理装置の構成図である。
【図６】この発明の実施の形態４による並列信号処理装置の他の例の構成図である。
【図７】この発明の実施の形態５による並列信号処理装置の構成図である。
【符号の説明】
【００４７】
１−１〜１−１０  プロセッサ、２−１〜２−１０，１０−１〜１０−１０  第１のデータ転送路、３−１〜３−１０，１１−１〜１１−１０  第２のデータ転送路、４  内部ネットワーク、５  ハブ、７−１〜７−２，８−１〜８−２  プロセッサ群、９−１〜９−５  ボード、１２−１〜１２−７  第３のデータ転送路。
【図１】
2008090432.tif 000003
【図２】
2008090432.tif 000004
【図３】
2008090432.tif 000005
【図４】
2008090432.tif 000006
【図５】
2008090432.tif 000007
【図６】
2008090432.tif 000008
【図７】
2008090432.tif 000009