(57)【要約】【課題】検査途中に、複数の被測定半導体の中で、不良品の半導体があれば、即座に不良品半導体をその他の良品半導体から切り離して、不良品半導体から他の良品半導体に、電気特性的にも影響が及ばないようにすることができ、被測定半導体に対して、よりミスのないさらに正確な良否判定の検査を実行することができる半導体検査装置を提供する。【解決手段】複数の被測定半導体（１〜ｎ）１１０に対する同時測定において、被測定半導体１１０毎に、全電源共通の基準電位に対し異常検知回路１２０を挿入し、異常検知回路１２０の検知信号に従って、自動的に、検査装置本体１００内の全電源からの電源線に挿入された電源遮断回路１３０を動作させることにより、被測定半導体（１〜ｎ）１１０の中で不良品の半導体による異常電流発生時には、即座に不良品半導体を他の良品半導体から切り離す。【選択図】図１
2008268036.tif 000002
【特許請求の範囲】
【請求項１】
２つ以上の電源端子とこれら複数電源共通の基準電位をもつ被測定半導体を複数同時に検査する半導体検査装置において、
前記被測定半導体毎にもつ半導体の全電源共通の基準電位における異常状態を検知する異常検知回路と、
前記被測定半導体毎の電源を遮断する電源遮断回路とを有し、
前記異常検知回路は、
前記基準電位における異常状態の検知信号に基づいて、前記基準電位が異常状態にある半導体の前記電源遮断回路を動作させる
ことを特徴とする半導体検査装置。
【請求項２】
前記被測定半導体内部の各電源部に電気的に切断できる電気切断型のヒューズを有し、
前記ヒューズは、前記被測定半導体外部もしくは内部の前記異常検知回路より発生した検知信号に従って切断される
ことを特徴とする請求項１記載の半導体検査装置。
【請求項３】
前記異常検知回路は、前記被測定半導体の前記基準電位に接続された配線に流れる電流量に対応して、その配線と平行に配置した配線に生じた誘電電流に基づいて、その誘電電流に対応する電圧と異常検知電圧との比較結果から前記基準電位の異常状態を検知する異常電流検知回路からなる
ことを特徴とする請求項１記載の半導体検査装置。
【請求項４】
前記異常検知回路は、前記被測定半導体の基準端子直近の前記基準電位と印加基準電位との電位差に基づいて、その電位差と異常判定レベルとの比較結果から前記基準電位の異常状態を検知する異常電圧検知回路からなる
ことを特徴とする請求項１記載の半導体検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の製造工程における良否検査を目的とした半導体検査装置に関し、複数個同時測定時の不良半導体からの基準電位変動の影響を低減させる半導体検査技術に関するものである。
【背景技術】
【０００２】
従来から、半導体集積回路の例えば製造工程で広く利用されている半導体検査装置において、その構造は、ある１端子の基準電圧に対する相対的な電位によって、半導体検査装置からの全ての出力電位を決定する。
【０００３】
そのため、複数の被測定半導体を半導体検査装置で同時測定する場合、各被測定半導体の基準電位を共通接続する必要があり、不良半導体で流れた異常な大電流が他の良品半導体の基準電位レベルに影響を与えてしまう。
【０００４】
このように、複数の被測定半導体の中に含まれている不良品半導体が他の良品の半導体に電気特性的な影響を与えないように、従来技術１（例えば、特許文献１を参照）の半導体検査装置では、図６に示すように、被測定半導体装置としてパッケージ６１０に収納された状態で検査装置６００に接続された半導体チップ６２０において、検査対象であり例えば複数の半導体回路（図示せず）からなる回路群Ｈ１と各端子Ｔ１、Ｔ２との間に、例えばトランジスタによるスイッチ素子からなる遮断回路ＴＳ１、ＴＳ２を設け、回路群Ｈ１に対する各検査結果に基づいて、遮断回路ＴＳ１、ＴＳ２により回路群Ｈ１のうちで不良半導体回路への電源線を切断することにより、それらの不良半導体回路を他の良品の半導体回路から切り離すことができるようにしていた。
【０００５】
もしくは、従来技術２（例えば、特許文献２を参照）の半導体検査装置では、被測定半導体への各電源毎に電流検知回路を挿入し、被測定半導体において異常電流が発生した場合に、その被測定半導体（不良品半導体）への電源供給を自動的に遮断することにより、不良品半導体から他の良品半導体に対する電気特性的な影響を抑えていた。
【特許文献１】特開２００６−１９４６７６号公報
【特許文献２】特開平１０−２０６４８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら上記のように、従来技術では、半導体検査装置の検査結果に基づいて、不良半導体を遮断していたが、半導体検査においては、機能テストを実施している場合や、他の端子の特性検査を実施している場合など、常に電源電流をモニタしていないため、全ての検査で電流異常を判断することが困難である。
【０００７】
また、異常電流が流れた検査では、良品半導体における基準電位へ影響を与えているため、半導体検査装置の基準電位との電位差が生じ、正常な検査電圧で検査できていないことになる。そのため、他の良品半導体に対しては、不良半導体を切り離した上で、再度、検査を実行しなければならなかった。
【０００８】
これは、被測定半導体への電源毎に異常検知回路と遮断回路を挿入し、異常電流発生時に、即座にかつ自動的に不良品半導体を切り離すことで、不良品半導体から良品半導体に対する電気特性的な影響を遮断することができるが、１つの被測定半導体が複数の電源を持つ半導体の場合、その被測定半導体を切断するためには、１つの被測定半導体への各電源端子毎に異常検知回路と遮断回路の両方を配置しなければならず、多くの素子を検査基板上に配置しなければならなかった。
【０００９】
また、基準電位に対しては、被測定半導体のもつ全ての電源の電流が流れることから、全電源の電流総和による管理が必要なため、異常検知回路に対する電流許容量は本来の電流許容量よりも小さく設定する必要があった。
【００１０】
本発明は、上記従来の問題点を解決するもので、検査途中に、複数の被測定半導体の中で、不良品の半導体があれば、即座に不良品半導体をその他の良品半導体から切り離して、不良品半導体から他の良品半導体に、電源配線等を通じて電気特性的にも影響が及ばないようにすることができ、被測定半導体に対して、よりミスのないさらに正確な良否判定の検査を実行することができる半導体検査装置を提供する。
【課題を解決するための手段】
【００１１】
上記の課題を解決するために、本発明の請求項１記載の半導体検査装置は、２つ以上の電源端子とこれら複数電源共通の基準電位をもつ被測定半導体を複数同時に検査する半導体検査装置において、前記被測定半導体毎にもつ半導体の全電源共通の基準電位における異常状態を検知する異常検知回路と、前記被測定半導体毎の電源を遮断する電源遮断回路とを有し、前記異常検知回路は、前記基準電位における異常状態の検知信号に基づいて、前記基準電位が異常状態にある半導体の前記電源遮断回路を動作させることを特徴とする。
【００１２】
また、本発明の請求項２記載の半導体検査装置は、請求項１記載の半導体検査装置であって、前記被測定半導体内部の各電源部に電気的に切断できる電気切断型のヒューズを有し、前記ヒューズは、前記被測定半導体外部もしくは内部の前記異常検知回路より発生した検知信号に従って切断されることを特徴とする。
【００１３】
また、本発明の請求項３記載の半導体検査装置は、請求項１記載の半導体検査装置であって、前記異常検知回路は、前記被測定半導体の前記基準電位に接続された配線に流れる電流量に対応して、その配線と平行に配置した配線に生じた誘電電流に基づいて、その誘電電流に対応する電圧と異常検知電圧との比較結果から前記基準電位の異常状態を検知する異常電流検知回路からなることを特徴とする。
【００１４】
また、本発明の請求項４記載の半導体検査装置は、請求項１記載の半導体検査装置であって、前記異常検知回路は、前記被測定半導体の基準端子直近の前記基準電位と印加基準電位との電位差に基づいて、その電位差と異常判定レベルとの比較結果から前記基準電位の異常状態を検知する異常電圧検知回路からなることを特徴とする。
【発明の効果】
【００１５】
以上のように本発明によれば、検査途中であっても、複数の被測定半導体の中で、例えば異常電流の流れる不良品の半導体があれば、自動的にかつ即座に、その不良半導体への電源供給を遮断することができる。
【００１６】
そのため、検査途中に、複数の被測定半導体の中で、不良品の半導体があれば、即座に不良品半導体をその他の良品半導体から切り離して、不良品半導体から他の良品半導体に、電源配線等を通じて電気特性的にも影響が及ばないようにすることができ、被測定半導体に対して、よりミスのないさらに正確な良否判定の検査を実行することができる。
【００１７】
さらに、請求項１記載の発明により、複数の被測定半導体に対する同時測定検査において、各被測定半導体毎の基準電位に対して唯一つの異常検知回路のみを挿入することで、複数の電源を持つ被測定半導体毎の異常電流を検知できる。この異常電流が検知されると、自動的に電源を遮断して不良半導体のみが切り離されるため、異常電流が他の良品半導体に対して異常状態を伝播することなく、１度の検査で半導体の良否判定をすることが可能となる。
【００１８】
また、請求項２記載の発明により、被測定半導体内部に電気ヒューズを持つことで、不良半導体全体に対する電源印加を行わないため、再度半導体の検査を実施した場合には、異常電流を流すことが全くなくなるとともに、単純な導電検査にて不良判別をすることが可能となる。
【００１９】
また、請求項３記載の発明により、被測定半導体の基準電位に対する影響を最小限にした異常電流検知回路を実現することが可能となる。
また、請求項４記載の発明により、被測定半導体の基準電位に対する影響に対し、異常電圧検知回路により直接基準電位の判定を行うことで、基準電位の影響に対して、最も適正な異常検知をすることが可能となる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態を示す半導体検査装置について、図面を参照しながら具体的に説明する。
はじめに、本実施の形態の半導体検査装置を説明する前に、本発明の半導体検査装置の基本概念を説明する。
【００２１】
請求項１記載のように、被測定半導体は、半導体に印加される電源電位の基準電位に対する電位差により動作するため、図１に示す通り、複数の被測定半導体１１０に対する同時測定において、複数の被測定半導体１１０のうちで、被測定半導体１１０毎に、共通に接続される基準電位の電流異常もしくは電圧異常を検知する異常検知回路１２０を１つずつ挿入し、その異常検知回路１２０によって異常検知されたことを示す異常検知信号に従って、自動的に、被測定半導体１１０毎の各電源線に共通に挿入された遮断回路１３０を動作させることにより、検査途中でも、異常電流発生時には、即座に不良品半導体を他の良品半導体から切り離すことができる半導体検査装置を構成する。
【００２２】
また、請求項２では、請求項１記載の半導体検査装置であって、電源遮断回路１３０に対して、被測定半導体１１０内部に、異常検知回路１２０からの異常検知信号によって切断することが可能な電気ヒューズ（以下、「ＦＵＳＥ」のように記載する）を持つことによって、被測定半導体１１０毎に各電源に共通の基準電位を切り離すことにより、異常状態にある不良半導体内部に対し、電源部から基準電位に対して電流が流れないようにすることにより、その電流を遮断することができる半導体検査装置を構成する。
【００２３】
また、例えば異常電流検知回路において、基準電位に対し直接的に異常電流検知回路を挿入すると、異常電流検知回路の影響により、基準電位の変動が大きくなることがある。そこで、請求項３では、請求項１記載の半導体検査装置であって、図２のように、被測定半導体２００の基準電位に接続された基準電源線Ｓに流れる電流量によって生じた磁界によりその配線と平行に配置した配線Ｃに対し誘電電流を生じさせ、その配線Ｃの誘電電流を増幅器Ｄによって増幅した信号と異常判定電圧とを電圧比較機ＥＩに入力して比較を行い、その比較結果をレジスタＦＩで保持するように構成された異常電流検知回路２１０を用いて、異常電流を検知する半導体検査装置を構成する。
【００２４】
請求項４では、請求項３の異常電流検知回路２１０の代わりに、図３のように、被測定半導体３００の基準端子直近の基準電位と印加基準電位ＶＳとの電位差を、基準電位の配線に対して非常に大きい入力インピーダンスを持つ電位差測定器Ｇにて測定し、測定した電位差が異常判定レベルＶＮ以上になった場合に比較器ＥＶよりパルスを発生させ、判定結果をレジスタＦＶで保持するように構成された異常電圧検知回路３１０により、基準電位の異常を検知する半導体検査装置を構成する。
次に、本実施の形態の半導体検査装置の具体例を説明する。
【００２５】
図４は本実施の形態の半導体検査装置において異常電流検知型遮断回路付きの場合の具体構成例を示すブロック図である。また、図５は本実施の形態の半導体検査装置において異常電圧検知型遮断回路付きの場合の具体構成例を示すブロック図である。
【００２６】
図４に示す半導体検査装置において、４００は検査装置本体、４１０は半導体検査基板、４２０は被測定半導体、４２１は回路（１）、４２２は回路（２）、４２３は電源遮断回路、４２４は電気ヒューズ（Ｆｕｓｅ）、４２５は抵抗、４３０は異常電流検知回路である。
【００２７】
図４に示すように構成された半導体検査装置においては、検査開始前に、検査装置本体４００から、異常電流検知回路４３０内のフリップフロップ回路（以下、「ＦＦ回路」のように略記する）ｆのＲＥＳＥＴ端子に、ＲＥＳＥＴ信号として０Ｖを印加することにより、ＦＦ回路ｆをリセット状態にしておく。
【００２８】
次に、検査を開始するために、検査装置本体４００から、ＦＦ回路ｆへのＲＥＳＥＴ信号をＨ（ハイレベル）とするとともに、半導体検査基板４１０へ必要な信号を供給すると、半導体検査基板４１０上に形成され被測定半導体４２０の基準電位に接続されている基準電源線Ｓに平行させて配置された配線Ｃに、基準電源線Ｓに流れる電流Ｉに対して誘電効果により誘電電流ｉが流れる。
【００２９】
ここで、被測定半導体４２０が例えば正常動作状態にある場合、配線Ｃに流れる誘電電流ｉは非常に微小な電流のため、抵抗ｒによって電流−電圧変換した後、増幅器ａによって電圧増幅させる。増幅器ａによって増幅された電圧ＶＡは比較器ｃの一方の入力となる。
【００３０】
次に比較器ｃのもう一方の入力として、異常検知電圧ＶＥを印加する。これにより、比較器ｃは、異常検知電圧ＶＥと増幅器ａの出力電圧ＶＡとの差である比較電圧ＶＣ＝ＡＣ×（ＶＥ−ＶＡ）の電圧を出力する（ＡＣは増幅器ａの増幅度である）。比較電圧ＶＣはＡＮＤ回路ｎの一方の入力信号とする。
【００３１】
ここで、被測定半導体４２０が例えば異常動作状態にある場合で、その基準電位が異常状態であり、そのため基準電源線Ｓに流れる電流Ｉとして正常な電流量より大きな電流が流れていることにより、比較電圧ＶＣがＡＮＤ回路ｎの入力閾値Ｖｔ以上である場合は、比較電圧ＶＣはＡＮＤ回路ｎにおいてＨレベルと認識される。
【００３２】
ＡＮＤ回路ｎのもう一方の入力ＶＦＦＱＢは初期状態ではリセットされているためＨレベルとなっており、比較電圧ＶＣがＨとなった時点で、ＡＮＤ回路ｎの出力はＨとなる。ＡＮＤ回路ｎの出力がＨとなっている状態で、ＦＦ回路ｆのＣＫ端子にＣＫ信号（図示せず）が印加されると、ＦＦ回路ｆの保持データはＬからＨへと変化する。
【００３３】
これにより、ＦＦ回路ｆにおいて、出力ＱはＨとなり、その信号を異常検知信号ＶＥＥとして出力する。
また、ＦＦ回路ｆの反転出力ＱＢは、ＦＦ回路ｆの保持データ（出力Ｑ）の反転信号が出力されるため、ＶＦＦＱＢはＬレベルとなり、今後、比較信号ＶＣがどのような状態であっても、再度ＦＦ回路ｆのＲＥＳＥＴ端子に０Ｖを印加して、ＦＦ回路ｆをリセットしない限り、上記の状態を保持することができる。
【００３４】
次に、異常電流検知回路４３０によって被測定半導体４２０の異常が検知された場合の異常検知信号ＶＥＥは、被測定半導体４２０の電源遮断回路４２３へ電源遮断信号として印加される。このように被測定半導体４２０の電源遮断回路４２３に電源遮断信号として異常検知信号ＶＥＥの電位が印加されると、被測定半導体４２０内部の電気ＦＵＳＥ４２４を介して基準電位との間に電位差が生じ、電気ＦＵＳＥ４２４に電流が流れ、この電流により電気ＦＵＳＥ４２４が切断される。
【００３５】
電気ＦＵＳＥ４２４が切断されると、被測定半導体４２０の内部にある抵抗４２５を介して電源遮断回路４２３への印加電圧がＨレベルに変更される。被測定半導体４２０内部で、電源遮断回路４２３への印加電圧がＨレベルに変更されると、電源遮断回路４２３が動作し、検査装置本体４００から電源（１、２）による回路（１）４２１、回路（２）４２２への各電源供給が遮断される。
【００３６】
上記のように、被測定半導体４２０内部で、回路（１）４２１、回路（２）４２２への電源供給が遮断されたことにより、不良品である被測定半導体は各電源（１、２）から基準電位に対して電流が流れることがなくなり、基準電源線Ｓに流れる電流が少なくなることで、他の被測定半導体の各デバイスへの電気特性的な影響を抑えることができる。
【００３７】
また、図５に示すように構成された半導体検査装置においては、図４の半導体検査装置における異常電流検知回路の代わりに異常電圧検知回路を使用しており、この場合でも不良品の半導体を正確に判別することができる。また、図５の半導体検査装置における電源遮断回路については、半導体内部ではなく、半導体検査基板上に構成し、異常電圧検知回路からの異常検知信号に基づいて不良品半導体への電源を遮断することができ、図４の場合と同様の効果を得ることができる。
【００３８】
図５に示す半導体検査装置において、５００は検査装置本体、５１０はレベル発生器、５２０は半導体検査基板、５２１は被測定半導体、５３０は異常電圧検知回路である。なお、半導体検査基板５２０における被測定半導体５２１の基準電位には、そのインピーダンスに対し十分大きな抵抗値を有する抵抗ｒｉと抵抗ｒｖとが直列に接続されている。
【００３９】
図５に示すように構成された半導体検査装置においては、検査開始前に、検査装置本体５００のレベル発生器５１０から、フリップフロップ回路（以下、「ＦＦ回路」のように略記する）ＦのＲＥＳＥＴ端子に０Ｖを印加して、ＦＦ回路Ｆをリセットしておく。
【００４０】
次に、検査を開始するために、検査装置本体５００のレベル発生器５１０から、ＲＥＳＥＴ信号をＨ（ハイレベル）とするとともに、異常電圧検知回路５３０および半導体検査基板５２０へ必要な信号を供給すると、印加基準電位ＶＧに対して被測定半導体５２１の基準電位により抵抗ｒｉを通じて抵抗ｒｖに微小電流ｉが流れる。
【００４１】
このとき、印加基準電圧ＶＧは被測定半導体５２１の正常動作時の基準電位と同一電位（０Ｖ）を供給しておき、電流はほとんど流れないようにしておく。そのため、被測定半導体５２１が例えば正常動作状態にある場合、被測定半導体５２１の基準電位と印加基準電位との間に電位差が生じないため、比較器ｃｖ１およびｃｖ２に印加される電圧Ｖｃはほぼ０Ｖとなる。
【００４２】
被測定半導体５２１の基準電位が変動する異常動作時は、被測定半導体５２１の基準電位と印加基準電位との間に電位差が生じ、抵抗ｒｖに対して電流ｉが流れることにより、比較器ｃｖ１およびｃｖ２に印加される電圧Ｖｃは、Ｖｃ＝ｉ×ｒｖ＋ＶＧ＝ｉ×ｒｖとなる。
【００４３】
この電圧Ｖｃが比較器ｃｖ１に対して印加されるもう一方の異常判定レベル（１）ＶＨよりも大きい場合、それらの電位差に対応して比較器ｃｖ１からＶｃ１を出力する。同様に、電圧Ｖｃが比較器ｃｖ２に対して印加されるもう一方の異常判定レベル（２）ＶＬよりも小さい場合、それらの電位差に対応して比較器ｃｖ２からＶｃ２を出力する。これらの出力Ｖｃ１およびＶｃ２はＯＲ回路Ｏに印加される。異常判定レベル（１）ＶＨを異常判定レベル（２）ＶＬよりも大きく設定することにより、比較器ｃｖ１および比較器ｃｖ２からの出力Ｖｃ１およびＶｃ２は同時に発生することはない。
【００４４】
これにより、ＯＲ回路Ｏは、印加基準電位ＶＧと被測定半導体５２１の基準電位により発生するＶｃが、異常判定レベル（１）ＶＨから異常判定レベル（２）ＶＬの間の電位であればＬ（ローレベル）を出力し、異常判定レベル（１）ＶＨから異常判定レベル（２）ＶＬの範囲を超える電位であればＨ（ハイレベル）を出力することになる。
【００４５】
ＯＲ回路Ｏの出力信号Ｖｄは、図４に示す異常電流検知回路４３０の場合と同様に、ＦＦ回路Ｆの出力レベルが保持されて異常電圧検知信号ＶＥＥとして出力される。この異常電圧検知信号ＶＥＥは、半導体検査基板５２０上に構成され被測定半導体５２１への電源毎に挿入されたリレー回路Ｒ１、Ｒ２のコイルに印加される。
【００４６】
このコイルのもう一方はＨレベルが印加されているため、異常電圧検知信号ＶＥＥの電位がＬレベルからＨレベルに変化することにより、これまでリレー回路Ｒ１、Ｒ２のコイルに流れていた電流が遮断され、リレースイッチがＯＦＦされることによって、被測定半導体５２１から電源（１、２）を切り離すことができ、異常状態にある不良半導体をその他の良品半導体から完全に切り離すことができる。
【産業上の利用可能性】
【００４７】
本発明の半導体検査装置は、検査途中での異常検知により即座に不良品半導体の電源遮断回路が自動的に不良半導体を切り離す機構を有することで、複数個同時測定時に、不良品半導体から基準電位への影響を抑えるとともに、実装すべき異常検知回路を最小限に抑えることができるもので、半導体集積回路の製造工程における良品不良品判定の検査を目的とした半導体テストシステム等に適用できる。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施の形態の半導体検査装置において電源遮断回路付きの場合の概略構成を示すブロック図
【図２】本発明の実施の形態の半導体検査装置において異常電流検知型遮断回路付きの場合の概略構成を示すブロック図
【図３】本発明の実施の形態の半導体検査装置において異常電圧検知型遮断回路付きの場合の概略構成を示すブロック図
【図４】本発明の実施の形態の半導体検査装置において異常電流検知型遮断回路付きの場合の具体構成例を示すブロック図
【図５】本発明の実施の形態の半導体検査装置において異常電圧検知型遮断回路付きの場合の具体構成例を示すブロック図
【図６】従来の半導体検査装置において電源遮断回路付きの場合の具体構成例を示す回路図
【符号の説明】
【００４９】
１００    検査装置本体
１１０    被測定半導体
１２０    異常検知回路
１３０    電源遮断回路
２００    被測定半導体
２１０    異常電流検知回路
３００    被測定半導体
３１０    異常電圧検知回路
４００    検査装置本体
４１０    半導体検査基板
４２０    被測定半導体
４２１    回路（１）
４２２    回路（２）
４２３    電源遮断回路
４２４    電気ヒューズ（Ｆｕｓｅ）
４２５    抵抗
４３０    異常電流検知回路
５００    検査装置本体
５１０    レベル発生器
５２０    半導体検査基板
５２１    被測定半導体
５３０    異常電圧検知回路
６００    検査装置
６１０    パッケージ
６２０    半導体チップ（被測定半導体装置）
ａ    増幅器
ｃ    比較器
ｃｖ１、ｃｖ２    比較器
ｆ    フリップフロップ（ＦＦ回路）
ｎ    ＡＮＤ回路
ｒｉ、ｒｖ    抵抗
Ｃ    配線
Ｄ    増幅器
Ｄ１    ダイオード
ＥＩ、ＥＶ    比較器
Ｆ    フリップフロップ（ＦＦ回路）
ＦＩ、ＦＶ    レジスタ
Ｇ    電位差測定器
Ｈ１    （検査対象の）回路群
Ｎ    ＡＮＤ回路
Ｏ    ＯＲ回路
Ｒ１、Ｒ２    リレー回路
Ｓ    基準電源線
Ｔ１、Ｔ２    端子
ＴＳ１、ＴＳ２    遮断回路
ＶＥ    異常検知電圧
ＶＧ    印加基準電位
ＶＨ    異常判定レベル（１）
ＶＬ    異常判定レベル（２）
ＶＮ    異常判定レベル
ＶＳ    印加基準電位
【図１】
2008268036.tif 000003
【図２】
2008268036.tif 000004
【図３】
2008268036.tif 000005
【図４】
2008268036.tif 000006
【図５】
2008268036.tif 000007
【図６】
2008268036.tif 000008