(57)【要約】【課題】負荷への出力電流を高い精度で既定値に維持すると共に，圧電トランスへの発振周波数を外部要因の影響を受けない高い精度で制御することのできる回路を簡単且つ低コストな構成で実現することのできる定電流電源装置を提供すること。【解決手段】圧電トランス４から出力された交流電圧を少なくとも二つの抵抗Ｒ１３，１４によって分圧することにより前記交流電圧を降圧して出力する抵抗分圧回路５を設けておき，該抵抗分圧回路５によって出力された前記交流電圧を帰還回路９を通じて発振回路２に帰還させる。そして，前記発振回路２は，前記帰還回路９によって帰還された交流電圧を制御信号として任意の発振周波数を生成して前記圧電トランス４に出力する。【選択図】図２
2008125303.tif 000002
【特許請求の範囲】
【請求項１】
入力された制御信号に基づいて任意の発振周波数の交流電圧を生成する発振回路と，前記発振回路から出力された交流電圧に基づいて出力電圧を変圧する圧電トランスと，前記圧電トランスから出力された交流電圧を直流電圧に変換する整流回路と，前記整流回路から出力される直流電圧の電流値に基づいて前記圧電トランスの駆動を制御することにより該整流回路から出力される直流電圧の電流値が既定値となるように制御する定電流制御回路と，を備えてなる定電流電源装置であって，
前記圧電トランスから出力された交流電圧を少なくとも二つの抵抗によって分圧することにより前記交流電圧を降圧して出力する抵抗分圧回路と，前記抵抗分圧回路によって出力された前記交流電圧を前記発振回路に帰還させる帰還回路と，を備えてなり，前記発振回路が前記帰還回路によって帰還された交流電圧を前記制御信号として任意の発振周波数を生成してなることを特徴とする定電流電源装置。
【請求項２】
請求項１に記載の定電流電源装置と該定電流電源装置から出力される前記直流電圧が印加される帯電器及び／又は転写装置とを備えてなる画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，入力された交流電圧に基づいて出力電圧を変圧する圧電トランスを有する電源装置に関し，特に，前記圧電トランスの出力電圧を直流電圧に変換する整流回路と，該整流回路から出力される直流電圧の電流値を既定値に維持する定電流制御回路とを有する定電流電源装置及びこれを備えた画像形成装置に関するものである。
【背景技術】
【０００２】
従来から，複写機やプリンタ装置，ファクシミリ装置などの電子写真方式の画像形成装置は，帯電器の帯電ローラや転写装置の転写ローラに既定値の電流を印加する定電流電源装置を備えて構成される。前記画像形成装置では，この定電流電源装置により印加される電流が精度よく既定値に維持されることが画像形成の精度に重要である。
ところで，近年，前記定電流電源装置には，高効率でノイズの発生が少なく小型の圧電トランスが用いられることがある。この圧電トランスは，発振回路から入力される任意の周波数の交流電圧による圧電振動体の共振現象を利用して出力電圧を変圧する。このとき，圧電トランスを効率良く駆動させるためには，該圧電トランス固有の共振周波数で交流電圧を入力する必要がある。そこで，前記圧電トランスから出力された交流電圧を整流して負荷に直流電圧を出力する整流回路の出力電圧を，発振回路に帰還させて発振周波数を制御する方法が知られている。しかし，この手法では，前記負荷に供給される直流電圧を分岐しているため，該負荷に供給される直流電流の定電流制御の精度が低下するという問題がある。
そこで，例えば，特許文献１には，圧電トランスの出力電圧を静電誘導によって帰還信号として検出して発振回路に帰還させることが提案されている。この場合には，負荷へ出力される直流電流の定電流制御の精度の低下を防止することができる。
【特許文献１】特開２００５−１８４８９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら，前記特許文献１の技術では，前記圧電トランスの出力を静電誘導によって検出しているため，前記圧電トランスと静電誘導用の電極との距離のバラツキや前記圧電トランスの周囲環境（温度や湿度など）の変動に伴う誘電率の変動などの外部要因によって，前記圧電トランスと前記電極との間の静電容量が変動することになり，発振回路に帰還される交流電圧の位相にバラツキが発生して精度の高い制御が出来ないという問題がある。
一方，圧電トランスから出力される交流電圧を，整流回路の前段で分岐して発振回路にそのまま帰還させることにより，前記外部要因による発振周波数制御の精度低下を防止することはできるが，圧電トランスから出力される交流電圧は高圧であるため，その発振回路や発振回路への帰還経路上に設けられるコンデンサなどの電子部品に，定格電圧の高いものを用いる必要があり，高コストとなるという問題が生じる。
従って，本発明は上記事情に鑑みてなされたものであり，その目的とするところは，負荷への出力電流を高い精度で既定値に維持すると共に，圧電トランスへの発振周波数を外部要因の影響を受けない高い精度で制御することのできる回路を簡単且つ低コストな構成で実現することのできる定電流電源装置及びこれを備えた画像形成装置を提供することにある。
【課題を解決するための手段】
【０００４】
上記目的を達成するために本発明は，入力された制御信号に基づいて任意の発振周波数の交流電圧を生成する発振回路と，前記発振回路から出力された交流電圧に基づいて出力電圧を変圧する圧電トランスと，前記圧電トランスから出力された交流電圧を直流電圧に変換する整流回路と，前記整流回路から出力される直流電圧の電流値に基づいて前記圧電トランスの駆動を制御することにより該整流回路から出力される直流電圧の電流値が既定値となるように制御する定電流制御回路と，を備えてなる定電流電源装置に適用されるものであって，前記圧電トランスから出力された交流電圧を少なくとも二つの抵抗によって分圧することにより前記交流電圧を降圧して出力する抵抗分圧回路と，前記抵抗分圧回路によって出力された前記交流電圧を前記発振回路に帰還させる帰還回路と，を備えてなり，前記発振回路が前記帰還回路によって帰還された交流電圧を前記制御信号として任意の発振周波数を生成してなることを特徴とする定電流電源装置として構成される。
本発明によれば，前記圧電トランスから出力されて前記抵抗分圧回路で分圧された後の低い交流電圧を前記発振回路に帰還させることが可能となるため，前記発振回路や前記帰還回路上に設けられるコンデンサ等の電子部品に要求される定格電圧を下げることができる。したがって，前記圧電トランスへ入力する周波数を該圧電トランスの共振周波数に維持するための制御を高精度で行うことのできる回路を簡単且つ低コストな構成で実現することができる。さらに，前記圧電トランスからの交流電圧を，前記整流回路の前段で分岐して帰還させているため，前記定電流制御回路への悪影響を防止することができ，負荷への出力電流を高い精度で既定値に維持することができる。
また，本発明は，前記定電流電源装置を備えてなる画像形成装置の発明として捉えることができる。具体的に，前記画像形成装置では，画像形成に用いられる帯電器や転写装置に定電流の直流電圧を供給するために，前記定電流電源装置を用いることが考えられる。これにより，前記帯電器や転写装置に，高い精度で既定値に維持された直流電流が供給されるため，高い画像形成精度を維持することができる。
【発明の効果】
【０００５】
本発明によれば，前記圧電トランスから出力されて前記抵抗分圧回路で分圧された後の低い交流電圧を前記発振回路に帰還させることが可能となるため，前記発振回路や前記帰還回路上に設けられるコンデンサ等の電子部品に要求される定格電圧を下げることができる。したがって，前記圧電トランスへ入力する周波数を該圧電トランスの共振周波数に維持するための制御を高精度で行うことのできる回路を簡単且つ低コストな構成で実現することができる。さらに，前記圧電トランスからの交流電圧を，前記整流回路の前段で分岐して帰還させているため，前記定電流制御回路への悪影響を防止することができ，負荷への出力電流を高い精度で既定値に維持することができる。
【発明を実施するための最良の形態】
【０００６】
以下，添付図面を参照しながら，本発明の実施の形態について説明し，本発明の理解に供する。尚，以下の実施の形態は，本発明を具体化した一例であって，本発明の技術的範囲を限定する性格のものではない。
ここに，図１は本発明の実施の形態に係る定電流電源装置Ｘの概略構成を示すブロック図，図２は前記定電流電源装置Ｘの具体例を説明するための電気回路図，図３は図２の電気回路図におけるポイントＰ１〜Ｐ４各々の電圧波形を示す図である。
まず，図１を用いて，本発明の実施の形態に係る定電流電源装置Ｘの概略構成について説明する。
図１に示すように，前記定電流電源装置Ｘは，基準電圧生成回路１，発振回路２，共振回路３，圧電トランス４，抵抗分圧回路５，整流回路６，直流電流検出回路７，定電流制御回路８，帰還回路９などを備えて構成されている。前記定電流電源装置Ｘは，直流電源Ｖｃｃから供給される直流電圧（ＤＣ２４Ｖ）を高電圧に昇圧して出力端子Ｖｏｕｔから出力するものである。なお，前記出力端子Ｖｏｕｔからは負極性の電圧（−５００Ｖ〜−１０００Ｖ程度）が出力される。
具体的に，前記定電流電源装置Ｘは，例えば複写機やプリンタ装置，ファクシミリ装置などの電子写真方式の画像形成装置において，帯電器の帯電ローラや転写装置の転写ローラに既定値の電流を印加する電源として用いられる。
【０００７】
前記基準電圧生成回路１は，所謂シャントレギュレータであって，前記直流電源Ｖｃｃから供給される直流電圧に基づいて基準電圧を生成する。
前記発振回路２は，入力された制御信号に基づいて任意の発振周波数で交流電圧を生成して前記圧電トランス４に入力するものである。具体的には，前記帰還回路９によって帰還される前記圧電トランス４の出力電圧の周波数に基づいて発振周波数が制御される所謂自励式の発振回路である。
前記共振回路３は，前記圧電トランス４の内部容量と共に共振となるように設定されたコイルやコンデンサを有するものである。
【０００８】
前記圧電トランス４は，ＰＺＴ等の圧電セラミックスからなる板状の圧電振動体を備えており，前記圧電振動体の共振現象を利用して，入力された交流電圧に基づいて出力電圧を変圧するものである。前記圧電トランス４から出力された交流電圧は，前記抵抗分圧回路５及び前記整流回路６に印加される。
前記抵抗分圧回路５は，前記圧電トランス４から出力された交流電圧を少なくとも二つの抵抗によって分圧することにより前記交流電圧を降圧して出力するものであって，その降圧された交流電圧は，前記帰還回路９に出力される。
前記帰還回路９は，前記抵抗分圧回路５から出力された低圧の交流電圧を前記発振回路２に帰還するための回路である。前記発振回路２では，前記帰還回路９によって帰還された交流電圧の周波数を前記制御信号として任意の発振周波数で交流電圧が生成される。
ここで，従来（例えば，特許文献１参照）のように，前記圧電トランス４の出力を静電誘導によって検出する場合には，外部要因によって静電容量が変動して，前記発振回路２に帰還される交流電圧の位相にバラツキが発生するという問題があった。一方，前記圧電トランス４の出力を直接取り出す場合には，前記発振回路２や前記帰還回路９上に設けられるコンデンサなどの電子部品に定格電圧の高いものを用いる必要があった。
しかしながら，前記定電流電源装置Ｘでは，前記圧電トランス４の出力を前記整流回路６の前段に接続された前記抵抗分圧回路５による分圧によって降圧された低圧の交流電圧が前記帰還回路９を通じて前記発振回路２に帰還されるため，外部要因による位相の変動を防止しつつ，前記発振回路２や前記帰還回路９上に設けられるコンデンサなどに要求される定格電圧を下げることができる。
【０００９】
一方，前記整流回路６は，前記圧電トランス４から出力された交流電圧を直流電圧に整流して，不図示の負荷に接続される出力端子Ｖｏｕｔに出力するものである。前記直流電流検出回路７及び前記定電流制御回路８は，この整流回路６から出力される直流電圧の電流値を一定に維持するためのものである。
前記直流電流検出回路７は，前記整流回路６から前記出力端子Ｖｏｕｔを介して接続された負荷に流れる電流を検出するためのものであって，該直流電流検出回路７によって検出された電流値は，前記定電流制御回路８に入力される。
前記定電流制御回路８は，前記直流電流検出回路７によって検出される電流値に基づいて，前記出力端子Ｖｏｕｔに出力される電流値が予め設定された既定値となるように，前記圧電トランス４の駆動，即ち前記圧電トランス４への印加電圧を制御する。
これにより，前記定電流電源装置Ｘでは，前記出力端子Ｖｏｕｔに接続された負荷が変動しても，前記直流電流検出回路７及び前記定電流制御回路８によって，該負荷に供給される電流値が一定に維持される。
【００１０】
以下，図２及び図３を用いて，前記定電流電源装置Ｘの具体例について説明する。ここに，図２は前記定電流電源装置Ｘの具体例を説明するための電気回路図であって，図３は図２の電気回路図におけるポイントＰ１〜Ｐ４各々の電圧波形を示す図である。なお，ここで説明する各回路については，単なる一例に過ぎず，同様に作用するものであれば従来周知の他の回路を用いてもかまわない。
前記基準電圧生成回路１は，抵抗Ｒ１〜４とツェナーダイオードＺＤ１を有しており，前記直流電源Ｖｃｃからの直流電圧の入力に応じて基準電圧Ｖｒｅｆを生成する。
前記発振回路２は，抵抗Ｒ５〜Ｒ１２，コンデンサＣ１，Ｃ２，方形波生成用のコンパレータＵ１，緩衝増幅用のコンパレータＵ２，圧電トランス駆動用のＦＥＴＱ１などを有している。前記発振回路２において，前記帰還回路９からの電圧が印加されていない状態で生成される方形波の発振周波数は，図２におけるポイントＰ１，Ｐ３の直流電圧，前記抵抗Ｒ５，Ｒ６，Ｒ９，Ｒ１２及び前記コンデンサＣ２で設定される。ここに，図３（ａ）は，図２におけるポイントＰ１の電圧波形を示している。前記ＦＥＴＱ１には，図３（ａ）に示す方形波が前記コンパレータＵ２で緩衝増幅された後の方形波が駆動信号として入力される。
【００１１】
ここで，前記発振回路２の具体的な動作について説明する。
前記発振回路２では，前記電源Ｖｃｃから直流電圧が印加されると，オープンコレクタである前記コンパレータＵ１の出力に位置するポイントＰ１の電圧は，前記基準電圧Ｖｒｅｆまで上昇する。従って，前記コンパレータＵ２の出力電圧も前記基準電圧Ｖｒｅｆまで上昇する。この基準電圧Ｖｒｅｆで前記抵抗Ｒ１２を介して前記コンデンサＣ２が充電されるとポイントＰ５の電圧が徐々に上昇してポイントＰ３の電圧を越える。これにより，ポイントＰ１の電圧が低下して０Ｖになる。このポイントＰ１の電圧が０ＶになればコンパレータＵ２の出力も０Ｖになり，前記抵抗Ｒ１２を介して前記コンデンサＣ２が放電する。
そして，前記ポイントＰ５の電圧が前記ポイントＰ３の電圧より低くなると，前記ポイントＰ１の電圧が前記基準電圧Ｖｒｅｆまで上昇して再び前記コンデンサＣ２を充電することになる。このように，前記ポイントＰ３の電圧を基準に充放電が繰り返され，ＦＥＴＱ１がＯＮ／ＯＦＦされることにより一定周期で発振が持続される。前記ポイントＰ３の電圧は前記基準電圧Ｖｒｅｆを前記抵抗Ｒ３，Ｒ４で分圧した電圧である。なお，前記抵抗Ｒ５,Ｒ６,Ｒ７で一定のヒステリシス幅を持たせることで，前記発振回路２を安定化させると共に発振周波数を基本周波数に設定する。
【００１２】
前記共振回路３は，コイルＬ１及びコンデンサＣ３を備えている。前記コイルＬ１，前記コンデンサＣ３は，前記圧電トランス４の内部の静電容量と共に共振するように設定される。
ここに，図３（ｂ）は，図２におけるポイントＰ２の電圧波形，即ち前記圧電トランス４に入力される電圧波形を示している。図３（ａ），（ｂ）に示すように，前記圧電トランス４への駆動電圧は，前記ＦＥＴＱ１がＯＮからＯＦＦになった場合に前記圧電トランス４に印加される。
そして，前述したように，前記圧電トランス４に駆動電圧が印加されると，該圧電トランス４では，前記圧電振動体の共振現象により，高圧の交流電圧が出力される。ここに，図３（ｄ）は，前記圧電トランス４から出力電圧，即ち図２におけるポイントＰ４の電圧波形を示している。前記圧電トランス４から出力された高圧の交流電圧（図３（ｄ））は，前記抵抗分圧回路５及び前記整流回路６に入力される。
【００１３】
前記抵抗分圧回路５は，前記圧電トランス４からの高圧の交流電圧を分圧するための二つの抵抗Ｒ１３，Ｒ１４を備えており，前記抵抗Ｒ１３の終端は前記抵抗Ｒ１４及び前記帰還回路９に並列接続されている。ここで，前記抵抗Ｒ１３は，前記抵抗Ｒ１４に比べて十分に大きい値に設定されている。これにより，前記抵抗Ｒ１３から出力される交流電圧は十分に小さい値に降圧されたものとなる。
前記抵抗Ｒ１４の終端は図２におけるポイントＰ６を介してコンデンサＣ７に接続されている。前記圧電トランス４からの交流電圧は，コンデンサＣ４を経由して，Ｒ１４を経由した後，前記コンデンサＣ７を介してグランドに流れる。
一方，前記帰還回路９上にはコンデンサＣ４が設けられており，前記圧電トランス４からの交流電圧は，前記コンデンサＣ４を介して前記共振回路２のポイントＰ３に流れる。前記コンデンサＣ４は，前記帰還回路９上の直流成分を除去するために用いられるものである。
このように，前記定電流電源装置Ｘでは，前記抵抗Ｒ１３から出力された低圧の交流電圧が，前記帰還回路９を通じ，前記コンデンサＣ４を介して前記発振回路２のポイントＰ３に帰還される。したがって，前記発振回路２や前記帰還回路９上に設けられた前記コンデンサＣ４に印加される交流電圧は，前記抵抗分圧回路５によって降圧された十分に低いものであるため，前記発振回路２や前記コンデンサＣ４に定格電圧（許容電圧）の低いものを用いることができ，回路の簡素化及び低コスト化を実現することができる。また，前記コンデンサＣ４で，前記交流電圧を降圧させる必要がないため，該コンデンサＣ４に静電容量が十分に大きなもの（即ち容量性リアクタンスが小さいもの）を用いることで安定した制御を行うことが可能である。
【００１４】
ここに，図３（ｃ）は，前記発振回路２のポイントＰ３における電圧波形を示している。図３（ｃ）に示す電圧波形は，前記基準電圧生成回路１から入力された直流電圧に，前記帰還回路９を通じて帰還された前記交流電圧（以下「帰還電圧」という）を重畳させたものである。前記発振回路２では，この重畳された電圧波形に基づいて前記ＦＥＴＱ１の駆動信号を生成する。
【００１５】
ここで，前記発振回路２における前記帰還電圧に基づく前記ＦＥＴＱ１の駆動信号の制御について説明する。
まず，前記電源Ｖｃｃから直流電圧が印加されると，前記ポイントＰ１の電圧が上昇して時間と共に前記コンデンサＣ２が充電され，前記ポイントＰ５の電圧が上昇する。一方，前記ポイントＰ３に印加される電圧（図３（ｃ）参照），即ち前記コンパレータＵ１の閾値は，前記ポイントＰ３に帰還される前記帰還電圧によって変動する。そして，前記ポイントＰ５の電圧が前記ポイントＰ３の電圧を越えるまで上昇すると，前記ポイントＰ１の電圧が０Ｖになり前記コンデンサＣ２が放電する。即ち，前記発振回路２では，前記ポイントＰ１の電圧が反転するタイミングが，前記ポイントＰ３の電圧に重畳された前記帰還電圧によって制御されることになる。
また，前記コンデンサＣ２が放電するタイミングも同様に，前記ポイントＰ３に重畳された前記帰還電圧の負の方向の電圧が前記コンパレータＵ１の閾値を決めるため，前記帰還電圧の振幅と位相に依存した周波数に方形波の発振周波数が引き込まれることになる。したがって，前記出力端子Ｖｏｕｔに接続された負荷が増大して前記帰還電圧の振幅が低くなれば，該帰還電圧の位相が遅れて方形波の発振周波数が低くなる。このように，前記圧電トランス４への駆動電圧の周波数が，前記発振回路２によって該圧電トランス４固有の共振周波数になるように制御されることにより，常に前記圧電トランス４を高効率の状態に維持することが可能になる。
【００１６】
一方，前記整流回路６は，前記圧電トランス４から入力された交流電圧を直流電圧に整流した後，前記出力端子Ｖｏｕｔに出力するものであって，整流用のダイオードＤ１，Ｄ２と，平滑用のコンデンサＣ５とを備えている。この整流回路６から出力される直流電圧の電流値は，前記出力端子Ｖｏｕｔに接続された負荷の変動に伴って変動することになる。
しかし，前記定電流電源装置Ｘには，前記直流電流検出回路７及び前記定電流制御回路８が設けられているため，前記出力端子Ｖｏｕｔから出力される直流電圧の電流値が予め設定された既定値に維持される。なお，前記整流回路６，前記直流電流検出回路７，前記定電流制御回路８には，抵抗Ｒ２０，Ｒ２１，ダイオードＤ３，ツェナーダイオードＺＤ２が付随して設けられている。また，前記出力端子Ｖｏｕｔには，前記ダイオードＤ３を介して外部の逆バイアス電源から＋５００Ｖの直流電圧が常時印加されている。
【００１７】
前記直流電流検出回路７は，前記整流回路６から出力された直流電圧の電流値を検出するための抵抗Ｒ１５を備えている。具体的には，前記抵抗Ｒ１５に生じる電圧降下によって電流値を検出する。
ここで，前記抵抗Ｒ１５に流れる電流は，前記出力端子Ｖｏｕｔから負荷に流れる電流値と同じである。具体的に，前記圧電トランス４の出力電圧の正の半サイクルでは，前記ダイオードＤ１，抵抗Ｒ２０及びツェナーダイオードＺＤ２，抵抗Ｒ１５に電流Ｉ1（図２の破線矢印）が流れることにより，前記圧電トランス４の内部容量が充電される。そして，次の負の半サイクルでは，前記圧電トランス４の内部容量の電荷を含めた電流Ｉ2（図２の破線矢印）で前記コンデンサＣ５が充電される。そして，前記コンデンサＣ５に充電されていた電荷は電流Ｉ3（図２の破線矢印）として，抵抗Ｒ２１及び前記出力端子Ｖｏｕｔに接続された負荷に流れて放電する。前記圧電トランス４及び前記整流回路６では，このような充放電作用が繰り返される。
このとき，前記圧電トランス４の出力電圧が正弦波であることから，前記圧電トランス４の内部容量を充電する電流Ｉ1と，前記コンデンサＣ５を充電する電流Ｉ2と，前記コンデンサＣ５から放電される電流Ｉ3とは等しい（Ｉ1＝Ｉ2＝Ｉ3）。したがって，前記ダイオードＤ１から流れ込む電流による前記抵抗Ｒ１５の両端の電圧降下を一定に保てば前記出力端子Ｖｏｕｔに接続された負荷に流れる電流を一定に保つ事が可能になる。
【００１８】
前記定電流制御回路８は，前記抵抗Ｒ１５の両端の電圧降下を一定に保つための回路であって，抵抗Ｒ１６〜Ｒ１９と，コンデンサＣ６と，オペアンプＵ３とを備えている。
前記オペアンプＵ３は，前記抵抗Ｒ１５の両端電圧を，外部から入力されるコントロール電圧と比較して，前記トランジスタＴＲ１のベース電圧を制御することで，前記コントロール信号に応じて前記整流回路６からの出力電流を既定値に維持する。ここに，前記コントロール電圧は，予め設定された既定値の電流値，例えば画像形成装置における帯電器や転写ローラに必要な１０μＡ程度の電流値を負荷に供給するための電圧値として予め設定されたものである。
このとき，前述したように，前記定電流電源装置Ｘでは，前記整流回路６の前段で分岐された交流電圧が，前記帰還回路９を通じて前記発振回路２に帰還されるため，該帰還回路９が前記直流電流検出回路７による検出値に影響せず，前記定電流制御回路８による定電流制御を高い精度で行うことが可能である。これにより，例えば前記定電流電源装置Ｘを前記画像形成装置の帯電器や転写装置に用いることにより，該画像形成装置において高い画像形成精度を得ることができる。
【００１９】
ところで，前記出力端子Ｖｏｕｔには，外部の逆バイアス電源から＋５００Ｖの直流電圧が，前記ダイオードＤ３を介して常時印加されている。ここで，前記定電流制御回路８からの出力がＯＦＦの状態，即ち前記圧電トランス４からの出力がＯＦＦの状態では，前記ダイオードＤ１に電流が流れない。そのため，前記逆バイアス電源からの直流電圧は，前記ダイオードＤ３を介して前記出力端子Ｖｏｕｔに印加される。
一方，前記定電流制御回路８からの出力がＯＮの状態，即ち前記圧電トランス４からの出力がＯＮの状態では，前記ダイオードＤ１を介して電流がポイントＰ６に流れる。このとき，前記抵抗Ｒ２０の値を，前記ダイオードＤ３の両端に電圧降下が生じないように，十分に大きな値に設定しておくことにより，前記抵抗Ｒ１５に前記逆バイアス電源からの直流電圧が流れ込むことを防止して，前記定電流制御回路８の定電流制御への影響を防止することができる。なお，前記ツェナーダイオードＺＤ２は，前記逆バイアス電源の直流電圧＋５００Ｖが流れ込まない程度，例えば５５０Ｖ程度をクランプするものであり，このツェナーダイオードＺＤ２の作用により，負電圧を生成する当該定電流電源装置Ｘの損失が低減される。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施の形態に係る定電流電源装置Ｘの概略構成を示すブロック図。
【図２】本発明の実施の形態に係る定電流電源装置Ｘの具体例を説明するための電気回路図。
【図３】図２の電気回路図におけるポイントＰ１〜Ｐ４各々の電圧波形を示す図。
【符号の説明】
【００２１】
１…基準電圧生成回路
２…発振回路
３…共振回路
４…圧電トランス
５…抵抗分圧回路
６…整流回路
７…直流電流検出回路
８…定電流制御回路
９…帰還回路
Ｃ１〜Ｃ７…コンデンサ
Ｄ１〜Ｄ３…ダイオード
Ｉ1〜Ｉ3…電流
Ｌ１…コイル
Ｑ１…ＦＥＴ
Ｒ１〜Ｒ２１…抵抗
ＴＲ１…トランジスタ
Ｕ１，Ｕ２…コンパレータ
Ｕ３…オペアンプ
ＺＤ１，ＺＤ２…ツェナーダイオード
【図１】
2008125303.tif 000003
【図２】
2008125303.tif 000004
【図３】
2008125303.tif 000005