(57)【要約】【課題】ＭＡＰ実装気泡が発生しないＭＡＰ型半導体パッケージを提供する。【解決手段】チップキャリア２１０、少なくとも一つのチップ２２０、及び封止体２３０を備える。チップキャリア２１０は上表面２１１、下表面２１２、及び上表面２１１と下表面２１２との間にある複数個の分割縁部２１３を有する。チップ２２０はチップキャリア２１０上に設置され且つ電気的にチップキャリア２１０と接続される。封止体２３０は実質的にチップキャリア２１０の上表面２１１を覆いながらチップ２２０を密封し、封止体２３０両側にそれぞれモルド流動限定部２３１が形成され、このモルド流動限定部２３１は封止体２３０の中央頂面２３３より低くなって対応のチップキャリア２１０の分割縁部２１３と一列に並んでいる。【選択図】図３
2008053612.tif 000002
【特許請求の範囲】
【請求項１】
上表面、下表面、及び上表面と下表面との間にある複数個の分割縁部を有するチップキャリアと、
チップキャリアの上表面に設置され且つ電気的にチップキャリアと接続される少なくとも一つのチップと、
実質的にチップキャリアの上表面を覆いながらチップを封止し、両側にそれぞれモルド流動限定部が形成され、各モルド流動限定部が中央頂面より低くなり且つ対応のチップキャリアの分割縁部と一列に並んでいる封止体と、
を備えることを特徴とするＭＡＰ型半導体パッケージ。
【請求項２】
各モルド流動限定部は、側頂面を有し、各側頂面からチップキャリアの上表面までの高さを第一高度と呼び、封止体の中央頂面からチップの能動面までの高さを第二高度と呼び、第一高度と第二高度とが接近するように第一高度を低くすることを特徴とする請求項１に記載のＭＡＰ型半導体パッケージ。
【請求項３】
長方体の形であり、両モルド流動限定部は帯状となり、また、封止体（２３０）の他の両側にはモルド流動限定部を形成しないことを特徴とする請求項１に記載のＭＡＰ型半導体パッケージ。
【請求項４】
各モルド流動限定部の広さはチップの側面に超えず、また、各モルド流動限定部と対応のチップ側面との隙間は前記第一高度と大体一致或いはより短いことを特徴とする請求項２に記載のＭＡＰ型半導体パッケージ。
【請求項５】
他に複数個のボンディングワイヤを有し、前記ボンディングワイヤが電気的にチップとチップキャリアとの接続用として用いられることを特徴とする請求項１に記載のＭＡＰ型半導体パッケージ。
【請求項６】
チップの能動面がチップキャリアの上表面に貼着され、チップの複数個のボンディングパッドはチップキャリアの孔に位置合わせされて前記ボンディングワイヤで孔を貫通して電気的に前記ボンディングパッドとチップキャリアとを接続することを特徴とする請求項５に記載のＭＡＰ型半導体パッケージ。
【請求項７】
チップの能動面はチップキャリアの上表面から離れ、ボンディングワイヤを用いてチップ能動面上にあるボンディングパッドとチップキャリアとを電気的に接続することを特徴とする請求項５に記載のＭＡＰ型半導体パッケージ。
【請求項８】
他にチップキャリアの下表面に接合される複数個の外接端子を有することを特徴とする請求項１に記載のＭＡＰ型半導体パッケージ。
【請求項９】
前記外接端子は半田ボールを有することを特徴とする請求項８に記載のＭＡＰ型半導体パッケージ。
【請求項１０】
アレイに設置され、且つ一体化されて連結され上表面と下表面とを有する複数個のチップキャリアを備える基板を提供するステップと、
複数個のチップを前記チップキャリアの上表面に設置するステップと、
前記チップと前記チップキャリアとを電気的に接続するステップと、
一体化且つ実質的に前記チップキャリアの上表面を覆いながら前記チップを密封し、各チップキャリアに対応する両側にそれぞれモルド流動限定部が形成され、各モルド流動限定部が中央頂面より低くなることで両側モルドフロウ速度を緩めることが可能である封止体をトランスファーモルディング（Transfer Molding）方式を用いて形成するステップと、
封止体と基板とを分割し、各チップキャリアが上表面と下表面との間にある複数個の分割縁部を有し、個別的に切開された後に封止体のモルド流動限定部が対応のチップキャリアの分割縁部と一列に並べられるステップと、
を少なくとも含むことを特徴とする半導体パッケージのＭＡＰ製造方法。
【請求項１１】
各モルド流動限定部は側頂面を有し、各側頂面からチップキャリアの上表面までの高さを第一高度と呼び、封止体の中央頂面からチップの能動面までの高さを第二高度と呼び、第一高度が第二高度に接近するように第一高度を低くすることを特徴とする請求項１０に記載の半導体パッケージのＭＡＰ製造方法。
【請求項１２】
分割した後に複数個のパッケージは長方体の形であり、前記モルド流動限定部は帯状となり、また、封止体（２３０）の他の両側にはモルド流動限定部を形成しないことを特徴とする請求項１０に記載の半導体パッケージのＭＡＰ製造方法。
【請求項１３】
前記モルド流動限定部の広さはチップの側面に超えず、また、前記モルド流動限定部と対応のチップ側面との隙間は前記第一高度と大体一致或いはより短くなることを特徴とする請求項１２に記載の半導体パッケージのＭＡＰ製造方法。
【請求項１４】
電気的に接続するステップにおいて、複数個のボンディングワイヤを用いて電気的にチップとチップキャリアとを接続することを特徴とする請求項１０に記載の半導体パッケージのＭＡＰ製造方法。
【請求項１５】
チップの能動面がチップキャリアの上表面に貼着され、チップの複数個のボンディングパッドはチップキャリアの孔に位置合わせされて前記ボンディングワイヤで孔を貫通して電気的にそれらのボンディングパッドとチップキャリアとを接続することを特徴とする請求項１４に記載の半導体パッケージのＭＡＰ製造方法。
【請求項１６】
チップの能動面はチップキャリアの上表面から離れ、ボンディングワイヤを用いてチップ能動面上にあるボンディングパッドとチップキャリアとを電気的に接続することを特徴とする請求項１４に記載の半導体パッケージのＭＡＰ製造方法。
【請求項１７】
他にチップキャリアの下表面に接合される複数個の外接端子を有することを特徴とする請求項１０に記載の半導体パッケージのＭＡＰ製造方法。
【請求項１８】
前記外接端子は半田ボールを有することを特徴とする請求項１７に記載の半導体パッケージのＭＡＰ製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体パッケージに関し、特にＭＡＰ型半導体パッケージおよびそれの製造方法に関する。
【背景技術】
【０００２】
半導体実装の分野において、ＭＡＰ（Mold Array Process）技術を利用して封止体の製造コストを大幅に低減すること及び実装効率を向上させることができる。基板内には一体化された複数個のチップキャリアを有し、半導体チップをチップキャリア上に貼着した後、モルド技術を用いて封止体で基板の大部分表面を覆い、また、チップキャリアの縁部に沿って封止体と基板とを分割すれば立方体形のＭＡＰ半導体パッケージを得ることができる。
【０００３】
図１に示すように、周知のＭＡＰ型半導体パッケージ構造１００は、チップキャリア１１０、チップ１２０、及び封止体１３０を有し、伝統的な単一個モルド（Single-Mold）で出来る半導体パッケージ構造との最大差別は、封止体１３０が周囲に分割面を有したり、チップキャリア１１０の分割縁部と縦方向に一致したりすることである。チップキャリア１１０上にチップ１２０が設置され、ワイヤボンディング方式で形成される複数個のボンディングワイヤ１４０で電気的にチップ１２０のボンディングパッド１２１とチップキャリア１１０とを接続する。モルド方式でチップキャリア１１０上に封止体１３０が形成され、チップキャリア１１０の下方に複数個の外接端子１５０（例えば半田ボールを使う）を設置することができる。封止体１３０はチップキャリア１１０と縦方向に一致する分割面を有する。しかしながら、ＭＡＰの製造過程には、チップ１２０の側辺に実装気泡１３１を形成し易くなる。図２に示すように、ＭＡＰの製造過程において、複数個のチップキャリア１１０はアレイに配置され且つ一体化されて連結されて基板になり、また、加熱硬化される前の封止体１３０を使ってモルド方式でモルド方向１３２に従ってそれらのチップキャリア１１０の大部分面積を覆う。それらのチップは加熱硬化前封止体のモルドフロウ（mold flow）を塞ぐため、加熱硬化前封止体においてチップキャリア中央（チップを持つ所）のモルドフロウ速度はそれらのチップキャリア両側のモルドフロウ速度より遅くなり、しかも、チップは後ろに並べば並ぶほど、それらのチップキャリア中央のモルドフロウ速度とそれらのチップキャリア両側のモルドフロウ速度との差は大きくなる。ゆえに、チップ両側の空気は排出し難くＭＡＰ実装気泡の現象が起きて１つの問題となる。
【０００４】
特許文献１の「アレイ型基板上の封止方法」にＭＡＰ実装気泡を解決する半導体実装技術が提出されている。ＭＡＰの製造過程中において、各チップキャリアの上表面の中央と両側のモルドフロウ速度を対等にするように両側のモルドフロウ速度を低下させるため、両側に障碍物が設置されてＭＡＰ実装気泡という問題を解決する。しかし、問題の解決と伴に障碍物の使用は製造過程ステップが増加し、製造コストも上がることになる。他に厚膜の半田マスク層（Solder Mask Layer）をも１つの解決方法として採用され、厚さはあまり足りなくてモルドフロウ速度を低くさせる効果が著しくならない。
【０００５】
【特許文献１】中華民国特許第Ｉ２４０，３９５号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
前記の問題を解決するため、本発明の主な目的はＭＡＰ型半導体パッケージ構造およびそれの製造方法を提供する。前記障碍物を使用しなくても加熱硬化前封止体はチップキャリア両側に流れる速度を遅らせてチップキャリアの中央と両側のモルドフロウ速度のバランスを取ることができ、チップキャリア両側にＭＡＰ実装気泡が発生しなくなる。このように封止体形状を変化させるだけで従来の障碍物使用技術による効果を実現することができる。
【課題を解決するための手段】
【０００７】
先ず、本発明によるＭＡＰ型半導体パッケージ構造は、チップキャリア、少なくとも一つのチップ、及び封止体を備える。チップキャリアは上表面、下表面、及び上表面と下表面との間にある複数個の分割縁部を有する。チップはチップキャリア上に設置され且つ電気的にチップキャリアと接続される。封止体は実質的にチップキャリアの上表面を覆いながらチップを密封し、封止体両側にそれぞれモルド流動限定部が形成され、このモルド流動限定部は封止体の中央頂面より低くなって対応のチップキャリアの分割縁部と一列に並んでいる。
【０００８】
本発明の目的と問題解決において、もっと実現できる技術をこれから説明する。
前記のＭＡＰ型半導体パッケージ構造には、各モルド流動限定部は側頂面を有し、各側頂面からチップキャリアの上表面までの高さを第一高度と呼び、封止体の中央頂面からチップの能動面までの高さを第二高度と呼び、第一高度が第二高度に接近するように第一高度を低くする。
【０００９】
前記のＭＡＰ型半導体パッケージ構造では、パッケージ構造は長方体の形であり、両モルド流動限定部は帯状となり、封止体の他の両側はモルド流動限定部を形成しない。
前記のＭＡＰ型半導体パッケージ構造では、各モルド流動限定部の広さはチップの側面を越えず且つ各モルド流動限定部とチップの側面との隙間は前記の第一高度と大体一致或いはより短い。
【００１０】
前記のＭＡＰ型半導体パッケージ構造は、他に複数個のボンディングワイヤを備え、電気的にチップとチップキャリアとの接続用として使われる。
前記のＭＡＰ型半導体パッケージ構造では、チップキャリアの上表面にチップの能動面が貼着され、チップの複数個のボンディングパッドはチップキャリアの孔に位置合わせされてそれらのボンディングワイヤで孔を貫通して電気的にそれらのボンディングパッドとチップキャリアとを接続する。
【００１１】
前記のＭＡＰ型半導体パッケージ構造では、チップの能動面はチップキャリアの上表面から離れ、そして、ボンディングワイヤを用いてチップ能動面上にあるボンディングパッドとチップキャリアとを電気的に接続する。
前記のＭＡＰ型半導体パッケージ構造には、他にチップキャリアの下表面に接合される複数個の外接端子を有する。
前記のＭＡＰ型半導体パッケージ構造では、それらの外接端子は半田ボールを有する。
【発明を実施するための最良の形態】
【００１２】
本発明の第一実施例において、ＭＡＰ型半導体パッケージ構造２００は主にチップキャリア２１０、少なくとも一つのチップ２２０、及び封止体２３０を有する。この半導体パッケージ構造２００はモルドアレイプロセス（Mold Array Process）で封止体２３０を形成するので、封止体２３０はチップキャリア２１０の大部分面積を覆い、且つ封止体２３０の周囲縁部はチップキャリア２１０の四辺分割縁部２１３と一列に並んでいる。
チップキャリア２１０は上表面２１１、下表面２１２、及び上表面２１１と下表面２１２との間にある複数個の分割縁部２１３を有する。本実施例には、チップキャリア２１０の材料は内部に線路を持つ印刷回路基板、セラミク回路基板、リードフレーム、或いは金属キャリアボードを使うことができる。
【００１３】
チップ２２０はチップキャリア２１０の上表面２１１に設置され、電気的にチップキャリア２１０と接続される。具体に言えば、チップ２２０は能動面２２１と能動面２２１の反対側の背面２２２を有し、複数個のボンディングパッド２２３は能動面２２１上に形成され、且つ周知のワイヤボンディング或いはフリップチップ接合方式を用いてチップキャリア２１０と電気的に接続される。本実施例では、チップ２２０の能動面２２１はチップキャリア２１０の上表面２１１から離れて、従来のダイアタッチ材料を用いてチップ２２０の背面２２２をチップキャリア２１０の上表面２１１或いは他のチップ上に粘着し（図に示していない）、且つ伝統的なワイヤボンディングで形成した複数のボンディングワイヤ２４０を使ってそれらのボンディングパッド２２３とチップキャリア２１０のインナーフィンガー（inner finger、図に示していない）とを接続する。
【００１４】
なお、図３に示すように、封止体２３０はモルドアレイプロセス（Mold Array Process）技術で実質的にチップキャリア２１０の上表面２１１を覆いながらチップ２２０を密封する。図４を参考にして、封止体２３０の両側にそれぞれモルド流動限定部２３１が形成され、それらのモルド流動限定部２３１は封止体２３０の中央頂面２３３より低くなり且つ対応のチップキャリア２１０の分割縁部２１３と一列に並んでいる。本実施例では、半導体パッケージ構造２００は長方体の形であり、両モルド流動限定部２３１は帯状となり、そして、封止体２３０の他の両側にはモルド流動限定部２３１を形成しない。図３に示すように、それらの側頂面２３４からチップキャリア２１０の上表面２１１までの第一高度Ｈ１は、封止体２３０の中央頂面２３３からチップ２２０の能動面２２１までの第二高度Ｈ２に接近するため、低くされることによって、モルドアレイプロセスで封止体２３０を形成する過程でチップ２２０の厚さに一致或いは接近するように両モルド流動限定部２３１の高さを下げることが可能である。図６に示すモルドフロウ方向２３２では、チップキャリア２１０の両側モルドフロウ速度は、チップ２２０に障害されるチップキャリア２１０の中央モルドフロウ速度に相当するように、遅くされる。従って、後段製造工程に対しチップ２２０の側面に起きるＭＡＰ実装気泡を防止することが可能である。
【００１５】
また、図３と図４を参考にして、それらのモルド流動限定部２３１の広さはチップ２２０の側面を超えず、且つそれらのモルド流動限定部２３１とチップ２２０の側面との隙間Ｓ１は前記第一高度Ｈ１と大体一致或いはより短いので、封止体２３０は帽子形断面が有るようになりチップキャリア２１０の両側モルドフロウ速度は中央モルドフロウ速度ともっと一致する。
それ以外に、半導体パッケージ構造２００は、他にチップキャリア２１０の下表面２１２上に接合される複数個の外接端子２５０を有し、本実施例においてそれらの外接端子２５０は半田ボールを有する。
【００１６】
故に、前記の半導体パッケージ構造２００において、ＭＡＰで封止体２３０を形成する時にチップキャリア２１０の中央と側辺のモルドフロウ速度はほぼ一致しチップ２２０の側面にＭＡＰ実装気泡という現象は発生しなくなる。このように封止体２３０形状を変化させることだけで周知の障碍物使用技術によりチップキャリア２１０の両側で封止体２３０が流れる速度を遅らせる効果を達成することができる。
【００１７】
以下、半導体パッケージ構造２００のＭＡＰ製造過程について更に説明する。まず、図５Ａと図６を参考にして、基板を提供して、この基板はアレイ（Array）に配置され且つ一体化されて連結される複数個のチップキャリア２１０を有する。また、図５Ｂに示すように、それらのチップキャリア２１０の上表面２１１に複数個のチップ２２０が設置され、それらのボンディングワイヤ２４０で電気的にそれらのチップ２２０とそれらのチップキャリア２１０とを接続する。なお、図５Ｃと図６に示すように、トランスファーモルディング（Transfer Molding）方式を用いて封止体２３０を形成し、つまり、上鋳型１０と下鋳型２０を用いて基板を挟持し、封止体２３０の形成用として上鋳型１０は非平面なキャビティ（cavity）を有する。封止体２３０は一体化且つ実質的にそれらのチップキャリア２１０の上表面２１１を覆いながらそれらのチップ２２０を密封する。各チップキャリア２１０に対応する封止体２３０の両側にそれぞれモルド流動限定部２３１が形成され、各モルド流動限定部２３１は封止体２３０の中央頂面２３３より低くになることで両側のモルドフロウ速度を緩めることが可能である。図６に示すように、モルドフロウ方向によれば、各チップキャリア２１０に対応する封止体２３０の両側モルドフロウ速度は封止体２３０の中央モルドフロウ速度に相当するように緩められる。図５Ｄに示すように、鋳型から取り出した後、障碍物使用技術の代わりに周知のＭＡＰ実装気泡の問題を解決することができる。最後に、ソーイング（sawing）方式で封止体２３０と基板とを個別的に分離させて図３及び図４に示すような複数個の半導体パッケージ構造２００を得ることができる。よって、各チップキャリア２１０は上表面２１１と下表面２１２との間にある複数個の分割縁部２１３を有して、個別的に切開された後に封止体２３０のモルド流動限定部２３１は対応のチップキャリア２１０の分割縁部２１３と一列に並んでいる。
【００１８】
図７に参考にして、本発明の第二実施例において、ＭＡＰ型半導体パッケージ構造３００は、チップキャリア３１０、少なくとも一つのチップ３２０、及び封止体３３０を備える。チップキャリア３１０は上表面３１１、下表面３１２、及び上表面３１１と下表面３１２との間にある複数個の分割縁部３１４を有する。チップ３２０はチップキャリア３１０の上表面３１１に設置され、また、電気的にチップキャリア３１０と接続される。本実施例では、パッケージ構造はウインドウボールグリッドアレイ（Window Ball Grid Array、ＢＧＡ）である。チップ３２０の能動面３２１はチップキャリア３１０の上表面３１１に貼着され、チップ３２０の複数個のボンディングパッド３２２はチップキャリア３１０の孔３１３に位置合わせされて複数個のボンディングワイヤ３４０で孔３１３を貫通して電気的にそれらのボンディングパッド３２２とチップキャリア３１０とを接続する。
【００１９】
封止体３３０は、実質的にチップキャリア３１０の上表面３１１を覆い、孔３１３を充填してチップ３２０とそれらのボンディングワイヤ３４０を密封する。封止体３３０の上表面３１１両側にそれぞれモルド流動限定部３３１が形成され、各モルド流動限定部３３１は封止体３３０の中央頂面３３２より低くなり且つ対応のチップキャリア３１０の分割縁部３１４と一列に並んでいる。
【００２０】
従って、障碍物を使用しない限り中央と側辺とのモルドフロウがお互いにバランスを取ることができ、チップ３２０の側辺にＭＡＰ実装気泡の現象は発生しなくなる。また、両側のモルド流動限定部３３１は封止体３３０の中央より低くなって、より小さい分割面を得ること及び切断工具の研磨損失を低減することができる。
本発明の保護範囲は特許申請範囲で限定されて、この保護範囲に基準して、本発明の精神と範囲内に触れるどんな変更や修正も本発明の保護範囲に属する。
【図面の簡単な説明】
【００２１】
【図１】周知のＭＡＰ型半導体パッケージ構造を示す断面図である。
【図２】周知のＭＡＰ製造過程中に封止体がアレイ型基板上に流れる速度の差を示す平面図である。
【図３】本発明の第一実施例によるＭＡＰ型半導体パッケージ構造を示す断面図である。
【図４】本発明の第一実施例によるＭＡＰ型半導体パッケージ構造を示す上面図である。
【図５Ａ】本発明の第一実施例によるＭＡＰ型半導体パッケージ構造の製造過程を示す断面図である。
【図５Ｂ】本発明の第一実施例によるＭＡＰ型半導体パッケージ構造の製造過程を示す断面図である。
【図５Ｃ】本発明の第一実施例によるＭＡＰ型半導体パッケージ構造の製造過程を示す断面図である。
【図５Ｄ】本発明の第一実施例によるＭＡＰ型半導体パッケージ構造の製造過程を示す断面図である。
【図６】本発明の第一実施例によるＭＡＰ型半導体パッケージ構造の製造過程中に封止体がアレイ型基板上に流れる速度の一致を示す平面図である。
【図７】本発明の第二実施例によるＭＡＰ型半導体パッケージ構造を示す断面図である。
【符号の説明】
【００２２】
１０  上鋳型、２０  下鋳型、２００  ＭＡＰ型半導体パッケージ構造、２１０  チップキャリア、２１１  上表面、２１２  下表面、２１３  分割縁部、２２０  チップ、２２１  能動面、２２２  背面、２２３  ボンディングパッド、２３０  封止体、２３１  モルド流動限定部、２３２  モルドフロウ方向、２３３  中央頂面、２３４  側頂面、２４０  ボンディングワイヤ、２５０  外接端子、３００  ＭＡＰ型半導体パッケージ構造、３１０  チップキャリア、３１１  上表面、３１２  下表面、３１３  孔、３１４  分割縁部、３２０  チップ、３２１  能動面、３２２  ボンディングパッド、３３０  封止体、３３１  モルド流動限定部、３３２  中央頂面、３４０  ボンディングワイヤ、３５０  外接端子、Ｈ１  第一高度、Ｈ２  第二高度、Ｓ１  隙間
【図１】
2008053612.tif 000003
【図２】
2008053612.tif 000004
【図３】
2008053612.tif 000005
【図４】
2008053612.tif 000006
【図５Ａ】
2008053612.tif 000007
【図５Ｂ】
2008053612.tif 000008
【図５Ｃ】
2008053612.tif 000009
【図５Ｄ】
2008053612.tif 000010
【図６】
2008053612.tif 000011
【図７】
2008053612.tif 000012