(57)【要約】【課題】記憶容量を増加させずにインプリントの発生を抑制して信頼性を向上するための対策を施した半導体記憶装置を提供すること。【解決手段】半導記憶装置１００は、記憶部１０と、記憶部１０に対するデータの書き込み及び読み出しを制御する制御部２０とを含む。記憶部１０は、第１の分極状態と第２の分極状態に対応して２値データを記憶する不揮発性のメモリセルにより構成される第１の記憶領域１２を含む。制御部２０は、第１の記憶領域１２に含まれるすべてのメモリセルについて、外部から入力される新たなデータ３２に基づいて各メモリセルにデータを書き込む前に、当該メモリセルを第１の分極状態に分極させた後、さらに当該メモリセルを第２の分極状態に分極させる制御を行う。【選択図】図１
2008090933.tif 000002
【特許請求の範囲】
【請求項１】
記憶部と、前記記憶部に対するデータの書き込み及び読み出しを制御する制御部とを含む半導体記憶装置であって、
前記記憶部は、
第１の分極状態と第２の分極状態に対応して２値データを記憶する不揮発性のメモリセルにより構成される第１の記憶領域を含み、
前記制御部は、
前記第１の記憶領域に含まれるすべてのメモリセルについて、外部から入力される新たなデータに基づいて各メモリセルにデータを書き込む前に、当該メモリセルを前記第１の分極状態に分極させた後、さらに当該メモリセルを前記第２の分極状態に分極させる制御を行うことを特徴とする半導体記憶装置。
【請求項２】
請求項１において、
前記制御部は、
外部から入力されたデータに基づいて、前記第１の記憶領域にデータを書き込む場合には、前記第１の記憶領域の所定の位置から一定の順にデータを書き込み、前記第１の記憶領域のすべての領域にデータを書き込むと、再び、前記所定の位置から一定の順にデータを書き込む制御を繰り返し行うことを特徴とする半導体記憶装置。
【請求項３】
請求項１又は２において、
前記制御部は、
前記第１の記憶領域に含まれるすべてのメモリセルについて、外部から入力される新たなデータに基づいて各メモリセルにデータを書き込む前に、当該メモリセルに書き込まれたデータを読み出すことにより、当該メモリセルを前記第１の分極状態に分極させた後、当該メモリセルに所定のデータを書き込むことにより、当該メモリセルを前記第２の分極状態に分極させる制御を行うことを特徴とする半導体記憶装置。
【請求項４】
請求項１又は２において、
前記制御部は、
前記第１の記憶領域に含まれるすべてのメモリセルについて、外部から入力される新たなデータに基づいて各メモリセルにデータを書き込む前に、当該メモリセルに所定のデータを書き込むことにより、当該メモリセルを前記第１の分極状態に分極させた後、当該メモリセルに所定のデータを書き込むことにより、当該メモリセルを前記第２の分極状態に分極させる制御を行うことを特徴とする半導体記憶装置。
【請求項５】
請求項１又は２において、
前記制御部は、
前記第１の記憶領域に含まれる所定のメモリセルについては、外部から入力される新たなデータに基づいて各メモリセルにデータを書き込む前に、当該メモリセルに書き込まれたデータを読み出すことにより、当該メモリセルを前記第１の分極状態に分極させた後、当該メモリセルに所定のデータを書き込むことにより、当該メモリセルを前記第２の分極状態に分極させる制御を行い、
前記第１の記憶領域に含まれる、前記所定のメモリセル以外のすべてのメモリセルについては、外部から入力される新たなデータに基づいて各メモリセルにデータを書き込む前に、当該メモリセルに所定のデータを書き込むことにより、当該メモリセルを前記第１の分極状態に分極させた後、当該メモリセルに所定のデータを書き込むことにより、当該メモリセルを前記第２の分極状態に分極させる制御を行うことを特徴とする半導体記憶装置。
【請求項６】
請求項１乃至５において、
前記第１の記憶領域は強誘電体メモリセルにより構成されることを特徴とする半導体記憶装置。
【請求項７】
請求項１乃至６において、
前記記憶部は、
２つの分極状態に対応して２値データを記憶する不揮発性のメモリセルにより構成される第２の記憶領域を含み、
前記第２の記憶領域は、
前記第１の記憶領域に含まれるメモリセルよりも読み出しマージンの大きいメモリセルで構成されることを特徴とする半導体記憶装置。
【請求項８】
請求項１乃至６において、
前記記憶部は、
２つの分極状態に対応して２値データを記憶する不揮発性のメモリセルにより構成される第２の記憶領域を含み、
前記制御部は、
前記第２の記憶領域にデータを書き込む場合は、複数の異なる記憶領域に重複して当該データを書き込む制御を行い、
前記第２の記憶領域に書き込まれたデータを読み出す場合は、当該データが書き込まれた複数の異なる記憶領域の中の一つの記憶領域に書き込まれたデータのみを読み出す制御を行うことを特徴とする半導体記憶装置。
【請求項９】
請求項７又は８において、
前記第２の記憶領域は強誘電体メモリセルにより構成されることを特徴とする半導体記憶装置。
【請求項１０】
請求項１乃至９に記載の半導体記憶装置と、
前記半導体記憶装置が転送するデータを保存するための記憶装置とを含むことを特徴とするデータ記録装置。
【請求項１１】
第１の分極状態と第２の分極状態に対応して２値データを記憶する不揮発性のメモリセルにより構成される記憶領域を含む半導体記憶装置の制御方法であって、
前記記憶領域に含まれるすべてのメモリセルについて、外部から入力される新たなデータに基づいて各メモリセルにデータを書き込む前に、当該メモリセルを前記第１の分極状態に分極させた後、さらに当該メモリセルを前記第２の分極状態に分極させる制御を行うことを特徴とする半導体記憶装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体記憶装置、データ記録装置、半導体記憶装置の制御方法に関する。
【背景技術】
【０００２】
各種装置の修理等に有用な情報を提供することを目的として、装置の使用履歴、使用方法の誤りや故障の予兆の有無、故障直前の稼働状況などのデータを収集し蓄積するデータ記録装置が使用される。また、航空機のブラックボックスや地震計などにもデータ記録装置が利用されている。
【０００３】
故障や事故などの突発的なイベントが発生した際に、そうしたイベントが発生するまでのデータログを残すためには、常時、一定期間前からのデータを蓄積していなくてはならない。イベントが発生する直前の一定期間のデータのみ蓄積しておけばよく、過去の古いデータは順次上書きすることができるので、このような用途に使用される記憶装置はリングバッファとして構成することができる。そして、この記憶装置を１次記憶装置として使用し、古いデータが上書きされる前に必要なデータは大容量の２次記憶装置に転送することにより、イベントが発生するまでのデータを保管することができる。
【特許文献１】特開２００５−２５９０４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
この際、故障等で装置が停止してもデータが保持されていなければならないので、記憶装置は不揮発性メモリによって構成されなければならない。従来、不揮発性メモリとして、フラッシュメモリやＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）が使用されてきた。しかし、これらのメモリでは書き換え回数に制限があるため、データの変化を正確に捉えるために短い時間間隔でデータを蓄積する必要がある場合には、記憶容量を大きくせざるを得ない。
【０００５】
そこで、フラッシュメモリやＥＥＰＲＯＭと比較して、書き換え可能な回数が格段に多い強誘電体メモリを使用することにより、記憶容量の増加を防ぐことが可能である。
【０００６】
強誘電体メモリは、強誘電体を材料とするキャパシタ（強誘電体キャパシタ）を含むメモリセルにより構成され、メモリセルとして１つのトランジスタと１つのキャパシタを使用する１Ｔ１Ｃ構造のものや２つのトランジスタと２つのキャパシタを使用する２Ｔ２Ｃ構造のものが知られている。
【０００７】
強誘電体は、方向の異なる２つの分極状態（正方向の分極と負方向の分極）において安定する性質を有することが知られている。強誘電体メモリは、強誘電体キャパシタの２つの分極状態を‘０’と‘１’に対応づけることで各メモリセルに２値データを記憶する不揮発性メモリである。
【０００８】
図６は、強誘電体キャパシタに印加される電圧と強誘電体キャパシタの分極値（電荷量）に関するヒステリシスループ特性を示す図である。
【０００９】
図６において、横軸は強誘電体キャパシタに印加される電圧を表し、縦軸は強誘電体キャパシタの分極値（電荷量）を表す。また、強誘電体が正方向の分極状態にある時が‘０’に対応し、強誘電体が負方向の分極状態にある時が‘１’に対応するものとする。
【００１０】
強誘電体キャパシタは、Ａ点またはＣ点において安定状態にある。
【００１１】
Ａ点は強誘電体キャパシタに‘０’が書き込まれた状態であり、強誘電体キャパシタに印加される電圧は０で（電圧はかかっていない）、強誘電体キャパシタは正方向に分極している。
【００１２】
一方、Ｃ点は強誘電体キャパシタに‘１’が書き込まれた状態であり、強誘電体キャパシタに印加される電圧は０で（電圧はかかっていない）、強誘電体キャパシタは負方向に分極している。
【００１３】
強誘電体キャパシタがＡ点の状態またはＣ点の状態にある時に、‘０’を書き込むためには、強誘電体キャパシタに正方向の所定の電圧が印加される。そうすると、強誘電体キャパシタはＡ点またはＣ点の状態からＢ点の状態に移行する。その後、強誘電体キャパシタに印加される電圧を０にすると、強誘電体キャパシタはＢ点の状態からＡ点の状態に移行し、‘０’が書き込まれた状態になる。
【００１４】
一方、強誘電体キャパシタがＡ点またはＣ点の状態にある時に、‘１’を書き込むためには、強誘電体キャパシタに負方向の所定の電圧が印加される。そうすると、強誘電体キャパシタはＡ点またはＣ点の状態からＤ点の状態に移行する。その後、強誘電体キャパシタに印加される電圧を０にすると、強誘電体キャパシタはＤ点の状態からＣ点の状態に移行し、‘１’が書き込まれた状態になる。
【００１５】
強誘電体キャパシタに記憶されたデータを読み出すためには、強誘電体キャパシタに正方向の所定の電圧が印加される。
【００１６】
強誘電体キャパシタがＡ点の状態にある時に正方向の所定の電圧を印加すると、強誘電体キャパシタはＡ点の状態からＢ点の状態に移行する。この時、Ｂ点の電荷量とＡ点の電荷量の差に相当する読み出し電荷量が小さいので、‘０’が読み出されたと判定される。
【００１７】
一方、強誘電体キャパシタがＣ点の状態にある時に正方向の所定の電圧を印加すると、強誘電体キャパシタはＣ点の状態からＢ点の状態に移行する。この時、Ｂ点の電荷量とＣ点の電荷量の差に相当する読み出し電荷量が大きいので、‘１’が読み出されたと判定する。
【００１８】
ここで、強誘電体キャパシタがＡ点の状態にあった場合とＣ点の状態にあった場合のいずれであっても、データ読み出し後、強誘電体キャパシタに印加される電圧を０にすると、強誘電体キャパシタはＡ点の状態に移行する。すなわち、記憶されていたデータが‘０’又は‘１’のどちらであったとしても、読み出し後には‘０’が記憶されることになるので、データの読み出しは破壊読み出しである。従って、あるメモリセルから‘１’を読み出した時は、データを保持する必要があれば、読み出し直後に同じメモリセルに‘１’を再書き込みする必要がある。ただし、強誘電体メモリを一時的なデータ記録装置として使用し、必要なデータは定期的に大容量の記憶装置に転送するような場合は、強誘電体メモリに記憶されたデータを一度だけ読み出せばよいので、破壊読み出し後の再書き込みは不要である。
【００１９】
ところで、強誘電体キャパシタに同一データを繰り返し書き込んだ場合や、強誘電体キャパシタに書き込まれたデータを特に高温で長時間保管した場合には、強誘電体キャパシタが一方向の分極状態に保持されてしまい、強誘電体キャパシタを逆方向に分極させることができなくなるとういうインプリント（焼付き）の問題がある。
【００２０】
図７は、強誘電体キャパシタにインプリントが発生する具体的な状況を説明するための図である。
【００２１】
強誘電体キャパシタに‘０’が書き込まれている場合は、図７（Ａ）に示すように、強誘電体キャパシタはＡ点の状態にある。この状態でデータ読み出しを行うと、図７（Ｂ）に示すように、強誘電体キャパシタはＡ点の状態からＢ点の状態に移行する。データ読み出し後、図７（Ｃ）に示すように、強誘電体キャパシタはＢ点の状態からＡ点の状態に移行する。次に、強誘電体キャパシタに‘０’を書き込むと、図７（Ｄ）に示すように、強誘電体キャパシタはＡ点の状態からＢ点の状態に移行する。そして、書き込み終了後、強誘電体キャパシタはＢ点の状態からＡ点の状態に移行し、図７（Ａ）に示す状態に戻る。すなわち、‘０’の書き込みが繰り返されると、強誘電体キャパシタはＡ点とＢ点の状態遷移を繰り返すことになり、常に正方向に分極している状態になる。そのため、正方向の分極状態のインプリントが発生し、負方向に分極させることができなくなる（‘１’を書き込むことができなくなる）。
【００２２】
強誘電体メモリにインプリントが発生した場合を考慮して、各データごとにＥＣＣ（Error Correction Code）を付加する等の対策がなされる場合もあるが、各データごとにＥＣＣを付加するためには記憶容量を増やす必要があり、記憶容量を極力削減するためには採用できる対策法ではない。
【００２３】
本発明は、以上のような問題点に鑑みてなされたものであり、記憶容量を増加させずにインプリントの発生を抑制して信頼性を向上するための対策を施した半導体記憶装置を提供することを目的とする。
【課題を解決するための手段】
【００２４】
（１）本発明の半導体記憶装置は、
記憶部と、前記記憶部に対するデータの書き込み及び読み出しを制御する制御部とを含む半導体記憶装置であって、
前記記憶部は、
第１の分極状態と第２の分極状態に対応して２値データを記憶する不揮発性のメモリセルにより構成される第１の記憶領域を含み、
前記制御部は、
前記第１の記憶領域に含まれるすべてのメモリセルについて、外部から入力される新たなデータに基づいて各メモリセルにデータを書き込む前に、当該メモリセルを前記第１の分極状態に分極させた後、さらに当該メモリセルを前記第２の分極状態に分極させる制御を行うことを特徴とする。
【００２５】
本発明によれば、記憶部は、第１の分極状態と第２の分極状態に対応して２値データを記憶する不揮発性のメモリセルにより構成される第１の記憶領域を含む。
【００２６】
記憶部に含まれる記憶領域のすべてが第１の記憶領域であってもよいし、記憶部が第１の記憶領域以外の記憶領域を含んでもよい。また、記憶部に含まれる、第１の記憶領域以外の記憶領域は、第１の分極状態と第２の分極状態に対応して２値データを記憶する不揮発性のメモリセルにより構成されていてもよいし、他の特性を示すメモリセルであってもよい。
【００２７】
第１の分極状態と第２の分極状態に対応して２値データを記憶する不揮発性のメモリセルは、例えば、強誘電体キャパシタを含むメモリセル（強誘電体メモリセル）であってもよい。
【００２８】
メモリセルは、第１の分極状態と第２の分極状態以外の分極状態を含んでいてもよい。また、２値データを‘０’と‘１’とすると、第１の分極状態を‘０’に対応させ、第２の分極状態を‘１’に対応させてもよいし、第１の分極状態を‘１’に対応させ、第２の分極状態を‘０’に対応させてもよい。
【００２９】
本発明によれば、制御部は、第１の記憶領域に含まれるすべてのメモリセルについて、外部から入力される新たなデータに基づいて各メモリセルにデータを書き込む前に、当該メモリセルを第１の分極状態に分極させた後、さらに当該メモリセルを第２の分極状態に分極させる制御を行う。
【００３０】
すなわち、第１の記憶領域に含まれるすべてのメモリセルが、新たなデータにより上書きされるまでに、２値データに対応づけられた２つの分極方向に分極するので、上書きが頻繁に起こるような場合には、長時間にわたり同じ分極方向を有するメモリセルをなくすことができる。例えば、所定の時間間隔で計測データを記録するデータ記録装置において、本発明に係る半導体記憶装置を使用し、第１の記憶領域に所定の時間間隔で計測データを書き込む場合、所定の位置から順に計測データを書き込むことにより、各メモリセルに対して所定の時間間隔で頻繁に上書きが発生する。
【００３１】
本発明によれば、第１の記憶領域に含まれるすべてのメモリセルが２つの分極状態を頻繁に繰り返すことができるので、インプリントの発生を抑制することができる。
【００３２】
第１の記憶領域に含まれるメモリセルを第１の分極状態に分極させるために、破壊読み出しを行ってもよいし、所定のデータを書き込んでもよい。第１の記憶領域に含まれるメモリセルを第２の分極状態に分極させるために、所定のデータを書き込んでもよい。
【００３３】
第１の記憶領域に含まれるメモリセルを第１の分極状態にさせた後、第２の分極状態に分極させる処理は、一連の処理として行ってもよいし、第１の分極状態に分極させた後、所定の時間の経過後に第２の分極状態に分極させてもよい。また、すべてのメモリセルについて第１の分極状態に分極させた後に、すべてのメモリセルについて第２の分極状態に分極させてもよい。
【００３４】
なお、制御部は、外部から入力されたデータに基づいて、当該データをそのまま第１の記憶領域に書き込むように制御してもよいし、当該データを加工したデータを書き込むように制御してもよい。
【００３５】
（２）本発明の半導体記憶装置は、
前記制御部は、
外部から入力されたデータに基づいて、前記第１の記憶領域にデータを書き込む場合には、前記第１の記憶領域の所定の位置から一定の順にデータを書き込み、前記第１の記憶領域のすべての領域にデータを書き込むと、再び、前記所定の位置から一定の順にデータを書き込む制御を繰り返し行うことを特徴とする。
【００３６】
本発明によれば、制御部は、外部から入力されたデータに基づいて、データを書き込む場合には、第１の記憶領域を、いわゆるリングバッファとして書き込みを行うように制御する。外部から入力された時系列のデータを古い順に記憶するような場合には、リングバッファとしてデータの書き込みを行うのが効率がよい。例えば、所定の時間間隔で計測データを記録するデータ記録装置に本発明に係る半導体記憶装置を使用する場合には、リングバッファとして第１の記憶領域にデータを書き込むのが効率がよい。
【００３７】
データを書き込む位置を順次変更する専用回路を用意することにより、リングバッファを実現することができる。また、ランダムアクセス可能なメモリに対して、例えば、ＣＰＵが書き込みアドレスを生成することにより、仮想的にリングバッファを構成するようにしてもよい。
【００３８】
第１の記憶領域は、データ読み出しにおいてもリングバッファとなるようにしてもよいし、データ読み出しにおいてはランダムアクセスできるようにしてもよい。例えば、第１の記憶領域に書き込まれたすべてのデータを書き込まれた順に読み出す場合は、データ読み出しにおいてもリングバッファとなるように構成するのが効率がよい。また、第１の記憶領域に書き込まれたデータの一部のみを選択して読み出す場合は、データ読み出しにおいては、ランダムアクセスが可能な構成にしてもよい。
【００３９】
また、インプリントの発生を抑制するために、強制的に所定のデータを書き込む時や、破壊読み出しを行う時もリングバッファとなるようにしてもよいし、ランダムアクセスできるようにしてもよい。
【００４０】
（３）本発明の半導体記憶装置は、
前記制御部は、
前記第１の記憶領域に含まれるすべてのメモリセルについて、外部から入力される新たなデータに基づいて各メモリセルにデータを書き込む前に、当該メモリセルに書き込まれたデータを読み出すことにより、当該メモリセルを前記第１の分極状態に分極させた後、当該メモリセルに所定のデータを書き込むことにより、当該メモリセルを前記第２の分極状態に分極させる制御を行うことを特徴とする。
【００４１】
本発明によれば、制御部は、第１の記憶領域に含まれるすべてのメモリセルについて、外部から入力される新たなデータに基づいて各メモリセルにデータを書き込む前に、当該メモリセルに書き込まれたデータを読み出す。従って、例えば、強誘電体メモリのように破壊読み出しがされるメモリセルの場合には、各メモリセルからデータを読み出すことにより、当該メモリセルを第１の分極状態に分極させることができる。
【００４２】
また、制御部は、その後、外部から入力される新たなデータに基づいて各メモリセルにデータを書き込む前に、当該メモリセルに所定のデータを書き込むことにより、当該メモリセルを第２の分極状態に分極させる。
【００４３】
すなわち、第１の記憶領域に含まれるすべてのメモリセルが、新たなデータにより上書きされるまでに、２値データに対応づけられた２つの分極方向に分極するので、上書きが頻繁に起こるような場合には、長時間にわたり同じ分極方向を有するメモリセルをなくすことができる。従って、本発明によれば、インプリントの発生を抑制することができる。
【００４４】
本発明によれば、本発明に係る半導体記憶装置を、第１の記憶領域に書き込まれたデータを必ずすべて読み出すような用途に使用する場合には、データ読み出しの制御を第１の分極状態に分極させる制御に兼用することができる。
【００４５】
（４）本発明の半導体記憶装置は、
前記制御部は、
前記第１の記憶領域に含まれるすべてのメモリセルについて、外部から入力される新たなデータに基づいて各メモリセルにデータを書き込む前に、当該メモリセルに所定のデータを書き込むことにより、当該メモリセルを前記第１の分極状態に分極させた後、当該メモリセルに所定のデータを書き込むことにより、当該メモリセルを前記第２の分極状態に分極させる制御を行うことを特徴とする。
【００４６】
本発明によれば、制御部は、第１の記憶領域に含まれるすべてのメモリセルについて、外部から入力される新たなデータに基づいて各メモリセルにデータを書き込む前に、当該メモリセルに所定のデータを書き込むことにより、当該メモリセルを強制的に第１の分極状態に分極させる。
【００４７】
また、制御部は、その後、外部から入力される新たなデータに基づいて各メモリセルにデータを書き込む前に、当該メモリセルに所定のデータを書き込むことにより、当該メモリセルを強制的に第２の分極状態に分極させる。
【００４８】
すなわち、第１の記憶領域に含まれるすべてのメモリセルが、新たなデータにより上書きされるまでに、２値データに対応づけられた２つの分極方向に分極するので、上書きが頻繁に起こるような場合には、長時間にわたり同じ分極方向を有するメモリセルをなくすことができる。従って、本発明によれば、インプリントの発生を抑制することができる。
【００４９】
本発明によれば、本発明に係る半導体記憶装置を、第１の記憶領域に書き込まれたデータの一部のみを読み出すような用途に使用する場合であっても、すべてのメモリセルを強制的に第１の分極状態に分極させた後、第２の分極状態に分極させるので、インプリントの発生を抑制することができる。
【００５０】
（５）本発明の半導体記憶装置は、
前記制御部は、
前記第１の記憶領域に含まれる所定のメモリセルについては、外部から入力される新たなデータに基づいて各メモリセルにデータを書き込む前に、当該メモリセルに書き込まれたデータを読み出すことにより、当該メモリセルを前記第１の分極状態に分極させた後、当該メモリセルに所定のデータを書き込むことにより、当該メモリセルを前記第２の分極状態に分極させる制御を行い、
前記第１の記憶領域に含まれる、前記所定のメモリセル以外のすべてのメモリセルについては、外部から入力される新たなデータに基づいて各メモリセルにデータを書き込む前に、当該メモリセルに所定のデータを書き込むことにより、当該メモリセルを前記第１の分極状態に分極させた後、当該メモリセルに所定のデータを書き込むことにより、当該メモリセルを前記第２の分極状態に分極させる制御を行うことを特徴とする。
【００５１】
本発明によれば、制御部は、第１の記憶領域に含まれる所定のメモリセルについては、外部から入力される新たなデータに基づいて各メモリセルにデータを書き込む前に、当該メモリセルに書き込まれたデータを読み出す。従って、例えば、強誘電体メモリのように破壊読み出しがされるメモリセルの場合には、各メモリセルからデータを読み出すことにより、当該メモリセルを第１の分極状態に分極させることができる。
【００５２】
また、制御部は、その後、外部から入力される新たなデータに基づいて各メモリセルにデータを書き込む前に、当該メモリセルに所定のデータを書き込むことにより、当該メモリセルを第２の分極状態に分極させる。
【００５３】
すなわち、第１の記憶領域に含まれる所定のメモリセルについては、新たなデータにより上書きされるまでに、２値データに対応づけられた２つの分極方向に分極するので、上書きが頻繁に起こるような場合には、長時間にわたり同じ分極方向を有するメモリセルをなくすことができる。
【００５４】
さらに、本発明によれば、制御部は、第１の記憶領域に含まれる所定のメモリセル以外のすべてのメモリセルについて、外部から入力される新たなデータに基づいて各メモリセルにデータを書き込む前に、当該メモリセルに所定のデータを書き込むことにより、当該メモリセルを強制的に第１の分極状態に分極させる。
【００５５】
また、制御部は、その後、外部から入力される新たなデータに基づいて各メモリセルにデータを書き込む前に、当該メモリセルに所定のデータを書き込むことにより、当該メモリセルを強制的に第２の分極状態に分極させる。
【００５６】
すなわち、第１の記憶領域に含まれる所定のメモリセル以外のすべてのメモリセルが、新たなデータにより上書きされるまでに、２値データに対応づけられた２つの分極方向に分極するので、上書きが頻繁に起こるような場合には、長時間にわたり同じ分極方向を有するメモリセルをなくすことができる。従って、本発明によれば、インプリントの発生を抑制することができる。
【００５７】
本発明によれば、本発明に係る半導体記憶装置を、第１の記憶領域に書き込まれたデータの一部のみを読み出すような用途に使用する場合であっても、すべてのメモリセルを強制的に第１の分極状態に分極させた後、第２の分極状態に分極させるので、インプリントの発生を抑制することができる。さらに、データ読み出しがされるメモリセルについては、データ読み出しの制御を第１の分極状態に分極させる制御に兼用することができるので、無駄な書き込みを抑制することができる。
【００５８】
（６）本発明の半導体記憶装置は、
前記第１の記憶領域は強誘電体メモリセルにより構成されることを特徴とする。
【００５９】
強誘電体メモリは、フラッシュメモリやＥＥＰＲＯＭと比べて書き換え可能な回数が格段に多く、かつ、書き換えに要する時間が短いことが知られている。
【００６０】
従って、第１の記憶領域を強誘電体メモリで構成すれば、短い時間間隔で入力されるデータを第１の記憶領域に書き込んで一時的に保存することができる。例えば、本発明に係る半導体記憶装置を一次記憶装置として使用することにより、書き換え回数の制限、及び、データの取得時間間隔の制限が小さいデータ記録装置を提供することができる。
【００６１】
（７）本発明の半導体記憶装置は、
前記記憶部は、
２つの分極状態に対応して２値データを記憶する不揮発性のメモリセルにより構成される第２の記憶領域を含み、
前記第２の記憶領域は、
前記第１の記憶領域に含まれるメモリセルよりも読み出しマージンの大きいメモリセルで構成されることを特徴とする。
【００６２】
本発明によれば、第２の記憶領域は、第１の記憶領域に含まれるメモリセルよりも読み出しマージンの大きいメモリセルで構成される。そのため、第２の記憶領域に含まれるメモリセルに多少のインプリントが発生しても、データを正常に読み出すことができる。
【００６３】
例えば、強誘電体メモリの場合は、強誘電体キャパシタの容量が大きいほど読み出し電荷量が大きくなるので、読み出しマージンが大きくなる。また、２Ｔ２Ｃ構造の強誘電体メモリセルでは２つの強誘電体キャパシタを異なる方向に分極させてデータを記憶し、読み出し時は２つの強誘電体キャパシタの読み出し電荷量の差から‘０’または‘１’と判断する。そのため、１つの強誘電体キャパシタの読み出し電荷量により‘０’または‘１’と判断する１Ｔ１Ｃ構造の強誘電体メモリセルに比べて、読み出しマージンが大きい。
【００６４】
すなわち、記憶部が強誘電体メモリで構成されている場合、第２の記憶領域に含まれるメモリセルが有する強誘電体キャパシタの容量が第１の記憶領域に含まれるメモリセルが有する強誘電体キャパシタの容量よりも大きければ、第２の記憶領域に含まれるメモリセルは第１の記憶領域に含まれるメモリセルよりも読み出しマージンが大きい。
【００６５】
また、第１の記憶領域に含まれるメモリセルが１Ｔ１Ｃ構造のメモリセルである場合は、第２の記憶領域に含まれるメモリセルが２Ｔ２Ｃ構造のメモリセルであれば、第２の記憶領域に含まれるメモリセルは第１の記憶領域に含まれるメモリセルよりも読み出しマージンが大きい。
【００６６】
第２の記憶領域に記憶されるデータ量が第１の記憶領域に記憶されるデータ量に比べて格段に少ないような場合には、第２の記憶領域のメモリセルをこれらの強誘電体メモリセルとすることによる面積の増加は、コストにほとんど影響しない。
【００６７】
本発明に係る半導体記憶装置を使用するデータ記録装置では、例えば、計測データを書き込むために第１の記憶領域を使用し、計測時間間隔などの固定パラメータを格納するために第２の記憶領域を使用する。この場合、第１の記憶領域に書き込まれる計測データは一時的なものであり、破壊読み出し後に再書き込みする必要はないが、第２の記憶領域に書き込まれる固定パラメータは、破壊読み出し後に再書き込みする必要がある。しかし、破壊読み出し時に故障が発生し、書き込まれていたパラメータが不明の状態になると再書き込みができなくなり、誤動作の原因となる。そのため、第２の記憶領域に含まれるメモリセルに対しては、必要最小限のアクセスしかできない場合がある。この場合、所定の時間間隔で、第２の記憶領域に含まれるメモリセルを２つの分極方向に強制的に分極させることができない。本発明によれば、このような場合であっても、第２の記憶領域に含まれるメモリセルについて多少のインプリントが発生しても、データを正常に読み出すことができるので、より信頼性の高い半導体記憶装置を提供することができる。
【００６８】
（８）本発明の半導体記憶装置は、
前記記憶部は、
２つの分極状態に対応して２値データを記憶する不揮発性のメモリセルにより構成される第２の記憶領域を含み、
前記制御部は、
前記第２の記憶領域にデータを書き込む場合は、複数の異なる記憶領域に重複して当該データを書き込む制御を行い、
前記第２の記憶領域に書き込まれたデータを読み出す場合は、当該データが書き込まれた複数の異なる記憶領域の中の一つの記憶領域に書き込まれたデータのみを読み出す制御を行うことを特徴とする。
【００６９】
本発明によれば、第２の記憶領域にデータを書き込む場合は、複数の異なる記憶領域に重複してデータを書き込むので、当該データの各ビットに対応して、物理的に異なる複数のメモリセルに同一の２値データが記憶される。
【００７０】
また、第２の記憶領域に書き込まれたデータを読み出す場合は、当該データが書き込まれた複数の異なる記憶領域の中の一つの記憶領域に書き込まれたデータのみ読み出しを行うので、破壊読み出しであっても、当該データの各ビットに対応して他のメモリセルに書き込まれた同一の２値データは、この読み出し操作により消失しない。従って、例えば、データ読み出し中に故障が発生し、読み出されたデータが書き込まれていたデータと異なる場合であっても、データが消失していない他のメモリセルからデータを読み出して再書き込みすればデータを復活することができるので、より信頼性の高い半導体記憶装置を提供することができる。
【００７１】
本発明のメモリシステムは、例えば、第２の記憶領域に含まれる複数の記憶領域について、書き込みアドレスは同一とし、読み出しアドレスは異なる構成とすることにより実現することができる。第２の記憶領域に記憶されるデータ量が第１の記憶領域に記憶されるデータ量に比べて格段に少ないような場合には、第２の記憶領域をこのような構成とすることによる面積の増加は、コストにほとんど影響しない。
【００７２】
（９）本発明の半導体記憶装置は、
前記第２の記憶領域は強誘電体メモリセルにより構成されることを特徴とする。
【００７３】
（１０）本発明は、
上記のいずれかに記載の半導体記憶装置と、
前記半導体記憶装置が転送するデータを保存するための記憶装置とを含むことを特徴とするデータ記録装置である。
【００７４】
本発明によれば、本発明に係る半導体記憶装置を一次記憶装置とし、長期保存用の記憶装置を二次記憶装置として使用するデータ記録装置を提供することできる。
【００７５】
本発明に係る半導体記憶装置は、例えば、計測機器が所定時間間隔で出力する計測データを、所定時間間隔で記憶部に書き込んだ後、所定時間経過後に記憶部から所定のデータを読み出して二次記憶装置に転送する一次記憶装置として機能することができる。
【００７６】
さらに、本発明に係る半導体記憶装置の記憶部を、第１の記憶領域はリングバッファとして構成して計測データを書き込むために使用し、第２の記憶領域はランダムアクセス可能な構成として計測時間間隔などのパラメータを格納するために使用することにより、信頼性の高いデータ記録装置を提供することができる。
【００７７】
（１１）本発明は、
第１の分極状態と第２の分極状態に対応して２値データを記憶する不揮発性のメモリセルにより構成される記憶領域を含む半導体記憶装置の制御方法であって、
前記記憶領域に含まれるすべてのメモリセルについて、外部から入力される新たなデータに基づいて各メモリセルにデータを書き込む前に、当該メモリセルを前記第１の分極状態に分極させた後、さらに当該メモリセルを前記第２の分極状態に分極させる制御を行うことを特徴とする半導体記憶装置の制御方法である。
【００７８】
本発明によれば、すべてのメモリセルについて、外部から入力される新たなデータに基づいて各メモリセルにデータを書き込む前に、当該メモリセルが２値データに対応する２つの分極状態に分極する。従って、すべてのメモリセルについて、インプリントの発生を抑制することができる。
【発明を実施するための最良の形態】
【００７９】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００８０】
また、以下では、第１の分極状態は、メモリセルが正方向に分極した状態又はメモリセルに‘０’が書き込まれた状態を表すものとし、第２の分極状態は、メモリセルが負方向に分極した状態又はメモリセルに‘１’が書き込まれた状態を表すものとして説明する。
【００８１】
１．半導体記憶装置
図１は、本実施の形態に係る半導体記憶装置の機能ブロック図である。
【００８２】
本実施の形態に係る半導体記憶装置１００は、記憶部１０を含む。
【００８３】
記憶部１０は、第１の記憶領域１２を含む。第１の記憶領域１２は、第１の分極状態と第２の分極状態に対応して２値データを記憶する不揮発性のメモリセルにより構成される。第１の記憶領域１２は、例えば、強誘電体メモリセルで構成される。
【００８４】
記憶部１０は、第２の記憶領域１４を含んでもよい。第２の記憶領域１４は、２つの分極状態に対応して２値データを記憶する不揮発性のメモリセルにより構成される。第２の記憶領域１４は、例えば、強誘電体キャパシタを含むメモリセル（強誘電体メモリセル）で構成される。
【００８５】
本実施の形態に係る半導体記憶装置１００は、制御部２０を含む。制御部２０は、記憶部１０に対するデータの書き込み及び読み出しを制御する。制御部２０は、さらに、第１の記憶領域１２に含まれるすべてのメモリセルについて、外部から入力される新たなデータ３２に基づいて各メモリセルにデータを書き込む前に、当該メモリセルを第１の分極状態に分極させた後、さらに当該メモリセルを第２の分極状態に分極させる制御を行う。
【００８６】
また、制御部２０は、外部から入力されたデータ３２に基づいて、前記第１の記憶領域にデータ３４を書き込む場合には、第１の記憶領域１２の所定の位置（例えば、先頭アドレス）から一定の順にデータを書き込み、第１の記憶領域１２のすべての領域にデータを書き込むと、再び、所定の位置（例えば、先頭アドレス）から一定の順にデータを書き込む制御を繰り返し行うようにしてもよい。すなわち、第１の記憶領域１２をリングバッファとして使用するように制御してもよい。例えば、データ記録装置において本実施の形態に係る半導体記憶装置１００を使用する場合、外部から入力されたデータ３２を時系列の順に第１の記憶領域１２に記憶する場合は、第１の記憶領域１２をリングバッファとして使用するのが効率がよい。過去のデータは順次上書きされるので、必要なデータが上書きされる前に外部に転送することができればよい。すなわち、データ転送の必要性の判断に十分な数の過去のデータを記憶するために十分なサイズの記憶領域をリングバッファとして構成することで、効率よくデータを記録することができる。
【００８７】
制御部２０は、種々の構成とすることができる。
【００８８】
制御部２０は、書き込み制御部３０を含んでもよい。書き込み制御部３０は、記憶部１０に対するデータの書き込みを制御する。書き込み制御部３０は、例えば、外部から入力されたデータ３２に基づいて、第１の記憶領域１２にデータ３４を書き込む制御を行う。また、書き込み制御部３０は、例えば、計測時間間隔などのパラメータを第２の記憶領域１４に書き込む制御を行う。書き込み制御部３０は、さらに、第１の記憶領域１２に含まれる各メモリセルを第１の分極状態または第２の分極状態に分極させるために、所定のデータを第１の記憶領域１２に書き込む制御を行う。
【００８９】
制御部２０は、読み出し制御部４０を含んでもよい。読み出し制御部４０は、記憶部１０に対するデータの読み出しを制御する。読み出し制御部４０は、例えば、第１の記憶領域１２または第２の記憶領域１４に書き込まれたデータから一つのデータ４２を選択して読み出す。読み出し制御部４０は、さらに、第１の記憶領域１２に含まれる各メモリセルを第１の分極状態に分極させるために、第１の記憶領域１２からデータを読み出す制御を行ってもよい。例えば、強誘電体メモリセルは、データを読み出した後は‘０’が書き込まれたのと同じ分極状態になる。すなわち、読み出し制御部４０は、データを読み出すことにより、第１の分極状態に分極させる制御を行うようにしてもよい。
【００９０】
制御部２０は、転送制御部５０を含んでもよい。転送制御部５０は、記憶部１０から読み出されたデータ４２のうち、必要なデータを選択して転送データ５２を出力する。
【００９１】
図２は、本実施の形態に係る半導体記憶装置において、インプリントの発生を抑制できることを説明するための図である。
【００９２】
図２（Ａ）は、記憶部１０に含まれる第１の記憶領域１２を構成するある一つのメモリセルに‘０’が書き込まれている状態を示す。当該メモリセルはＡ点の分極状態（第１の分極状態）にある。
【００９３】
この状態で、転送制御部５０が当該メモリセルに書き込まれた‘０’を含むデータを外部に転送するために、読み出し制御部４０が当該メモリセルから‘０’を読み出すと、図２（Ｂ）に示すように、当該メモリセルはＡ点の状態からＢ点の状態に移行する。
【００９４】
読み出し制御部４０が‘０’を読み出した後、図２（Ｃ）に示すように、当該メモリセルはＢ点の状態からＡ点の状態に移行する。
【００９５】
次に、書き込み制御部３０が当該メモリセルに‘１’を書き込むと、図２（Ｄ）に示すように、当該メモリセルはＡ点の状態からＤ点の状態に移行する。‘１’書き込み終了後、図２（Ｅ）に示すように、当該メモリセルはＤ点の状態からＣ点の状態（第２の分極状態）に移行する。図２（Ｅ）におけるＣ点の分極状態は、図２（Ａ）におけるＡ点の分極状態に対して分極の向きが反転している。
【００９６】
この状態で、書き込み制御部３０が、外部から入力された新たなデータ３２に基づいて当該メモリセルに‘０’を上書きすると、図２（Ｆ）に示すように、当該メモリセルはＣ点の状態からＢ点の状態に移行する。書き込む終了後、当該メモリセルはＢ点の状態からＡ点の状態に移行し、図２（Ａ）の状態に戻る。
【００９７】
以上の通り、第１の記憶領域１２を構成するある一つのメモリセルに、上書きされるデータが常に‘０’であったとしても、図２（Ａ）〜（Ｆ）に示す状態を繰り返すので、第１の分極状態（Ａ点）と第２の分極状態（Ｃ点）を遷移し続ける。従って、一方向の分極状態が保持され続けることにより発生するインプリントを抑制することができる。
【００９８】
図３（Ａ）は、図１において説明した本実施の形態に係る半導体記憶装置において、第１の記憶領域をリングバッファとして構成した場合の書き込み及び読み出しを制御する具体的な構成例について説明するための図である。以下、図１及び図３（Ａ）を参照しながら具体的に説明する。
【００９９】
本実施の形態に係る半導体記憶装置１００において、第１の記憶領域１２はリングバッファとして構成されている。書き込み制御部３０は、所定の時間間隔で外部から入力されたデータ３２に基づいて、所定の時間間隔で第１の記憶領域にデータ３４を書き込む。書き込み制御部３０は、データの書き込みを種々の方法で制御することができるが、例えば、データ書き込みポインタＰ１で指される記憶領域に対してデータの書き込みを行うように制御してもよい。データ書き込みポインタＰ１は、初期状態において、リングバッファの先頭の記憶領域（Ｍ１）を指している。書き込み制御部３０は、一つのデータの書き込みを終了すると、データ書き込みポインタＰ１が次の記憶領域（Ｍ２）を指すように制御する。書き込み制御部３０は、以下同様に、データ書き込みを制御し、リングバッファの最後の記憶領域（Ｍ６）へのデータ書き込みが終了すると、データ書き込みポインタＰ１が先頭の記憶領域（Ｍ１）を指すように制御する。すなわち、リングバッファのすべての記憶領域にデータが書き込まれると、先頭の記憶領域（Ｍ１）から順に次のデータが上書きされる。所定の時間間隔で書き込みを行う限り、所定の時間間隔で第１の記憶領域１２に含まれるすべてのメモリセルに対する上書きが発生する。
【０１００】
読み出し制御部４０は、各記憶領域に書き込まれたデータが上書きされる前に読み出しを行うように制御する。読み出し制御部４０は、データ読み出しポインタＰ２で指される記憶領域のデータを読み出すように制御し、データ読み出しポインタＰ２が、常に、一定の時間前にデータ書き込みがされた記憶領域を指すように制御してもよい。例えば、データ書き込みポインタＰ１が記憶領域Ｍ５を指している時は、データ読み出しポインタＰ２は、一定時間Ｔ１だけ前にデータ書き込みがされた記憶領域Ｍ４を指す。
【０１０１】
強誘電体メモリセルの場合は、データが‘０’又は‘１’のいずれの場合であっても、データ読み出しにより、各メモリセルは、例えば、第１の分極状態になる。
【０１０２】
さらに、書き込み制御部３０は、第２の分極状態書き込みポインタＰ３で指される記憶領域に強制的に‘１’を書き込むように制御し、第２の分極状態書き込みポインタＰ３が、常に、一定時間前にデータ読み出しがされた記憶領域を指すように制御してもよい。例えば、データ読み出しポインタＰ２が記憶領域Ｍ４を指している時は、第２の分極状態書き込みポインタＰ３は、一定時間Ｔ２だけ前にデータ読み出しがされた記憶領域Ｍ３を指す。記憶領域Ｍ３に含まれるメモリセルに強制的に‘１’を書き込むことにより、各メモリセルは第２の分極状態になる。
【０１０３】
ここで、あるデータを所定の記憶領域に書き込んでから当該データを読み出すまでの時間Ｔ１と、当該データを読み出してから当該所定の記憶領域に含まれるメモリセルを第２の分極状態に分極させるために強制的に‘１’を書き込むまでの時間Ｔ２の和（Ｔ１＋Ｔ２）が、第１の記憶領域のすべての記憶領域にデータを書き込むのに必要な時間よりも小さければ、上書きが発生するまでに各メモリセルを両方向の分極状態に分極させることができる。
【０１０４】
すなわち、本実施の形態に係る半導体記憶装置１００において、制御部２０は、第１の記憶領域１２に含まれるすべてのメモリセルについて、書き込み制御部３０が外部から入力される新たなデータ３２に基づいて各メモリセルにデータを書き込む前に、読み出し制御部４０が当該メモリセルに書き込まれたデータを読み出すことにより、当該メモリセルを第１の分極状態に分極させた後、書き込み制御部３０が当該メモリセルに‘１’を書き込むことにより、当該メモリセルを第２の分極状態に分極させる制御を行うようにしてもよい。この場合、第１の記憶領域１２に含まれるすべてのメモリセルが、上書きされる前に、両方向の分極状態に分極する。例えば、リングバッファとして使用される第１の記憶領域１２にデータ３４が一定の時間間隔で書き込まれるような場合には、リングバッファへの書き込みが１周する一定の時間間隔で必ずすべてのメモリセルが両方向の分極状態に分極する。従って、インプリントの発生を抑制することができる。
【０１０５】
図３（Ｂ）は、図１において説明した本実施の形態に係る半導体記憶装置において、第１の記憶領域をリングバッファとして構成した場合の書き込み及び読み出しを制御する具体的な他の構成例について説明するための図である。以下、図１及び図３（Ｂ）を参照しながら具体的に説明する。なお、図３（Ｂ）において、図３（Ａ）と同じ構成には同じ番号を付しており説明を省略する。
【０１０６】
図３（Ｂ）の構成では、第１の記憶領域１２に書き込まれたデータの一部のみが読み出される場合を想定している。
【０１０７】
読み出し制御部４０は、データ読み出しポインタＰ２で指される記憶領域のデータを常に読み出すわけではなく、必要なデータのみ選択して読み出すように制御する。データ読み出しポインタＰ２は、常に、一定時間前にデータ書き込みがされた記憶領域を指すように制御してもよい。例えば、データ書き込みポインタＰ１が記憶領域Ｍ５を指している時は、データ読み出しポインタＰ２は、一定時間Ｔ１だけ前にデータ書き込みがされた記憶領域Ｍ４を指すが、必要なデータでなければ記憶領域Ｍ４からは読み出しが行われない。従って、記憶領域Ｍ４に含まれるメモリセルが第２の分極状態であれば、当該メモリセルは第１の分極状態になる保証がない。
【０１０８】
そこで、図３（Ｂ）の構成では、図３（Ａ）の構成に対して空読み出しポインタＰ４が追加されている。
【０１０９】
読み出し制御部４０は、空読み出しポインタＰ４により指される記憶領域から常にデータを読み出すように制御を行う。空読み出しポインタＰ４が、常に、一定時間前にデータ読み出しポインタＰ２が指していた記憶領域を指すように制御してもよい。例えば、データ読み出しポインタＰ２が記憶領域Ｍ４を指している時は、空読み出しポインタＰ４は、一定時間Ｔ２だけ前にデータ読み出しがされた記憶領域Ｍ３を指す。記憶領域Ｍ３から強制的にデータを読み出すことにより、記憶領域Ｍ３に含まれるすべてのメモリセルが第１の分極状態になる。
【０１１０】
書き込み制御部３０は、第２の分極状態書き込みポインタＰ３で指される記憶領域に含まれるメモリセルに強制的に‘１’を書き込むように制御し、第２の分極状態書き込みポインタＰ３が、常に、一定の時間前に空読み出しがされた記憶領域を指すように制御してもよい。例えば、空読み出しポインタＰ４が記憶領域Ｍ３を指している時は、第２の分極状態書き込みポインタＰ３は、一定時間Ｔ３だけ前にデータ読み出しがされた記憶領域Ｍ１を指す。記憶領域Ｍ１に含まれるメモリセルに強制的に‘１’を書き込むことにより、各メモリセルは第２の分極状態になる。
【０１１１】
従って、リングバッファとして構成された第１の記憶領域１２に含まれるすべてのメモリセルが常に一定の時間間隔で両方向の分極状態に分極するので、インプリントの発生を抑制することができる。
【０１１２】
なお、読み出し制御部４０が、空読み出しポインタＰ４により指される記憶領域から常にデータを読み出すように制御を行う代わりに、書き込み制御部３０が、第１の分極状態書き込みポインタで指される記憶領域に含まれるすべてのメモリセルに強制的に‘０’を書き込むように制御することもできる。
【０１１３】
ここで、あるデータを所定の記憶領域に書き込んでから当該データを選択的に読み出すまでの時間Ｔ１と、当該データを選択的に読み出してから当該所定の記憶領域に含まれるメモリセルを第１の分極状態に分極させるために空読み出しをするまでの時間Ｔ２と、空読み出しをしてから当該メモリセルを第２の分極状態に分極させるために強制的に‘１’を書き込むまでの時間Ｔ３の和（Ｔ１＋Ｔ２＋Ｔ３）が、第１の記憶領域のすべての記憶領域にデータを書き込むのに必要な時間よりも小さければ、上書きが発生するまでに各メモリセルを両方向の分極状態に分極させることができる。
【０１１４】
すなわち、本実施の形態に係る半導体記憶装置１００において、制御部２０は、第１の記憶領域１２に含まれるすべてのメモリセルについて、書き込み制御部３０が外部から入力される新たなデータ３２に基づいて各メモリセルにデータを書き込む前に、書き込み制御部３０が当該メモリセルに‘０’を書き込むことにより、当該メモリセルを正方向の分極状態（第１の分極状態）に分極させた後、書き込み制御部３０が当該メモリセルに‘１’を書き込むことにより、当該メモリセルを第２の分極状態に分極させる制御を行うようにしてもよい。この場合、第１の記憶領域１２に含まれるすべてのメモリセルが、上書きされる前に、両方向の分極状態に分極する。例えば、リングバッファとして使用される第１の記憶領域１２に一定の時間間隔でデータ３４が書き込まれるような場合には、リングバッファへの書き込みが１周する一定の時間間隔で必ずすべてのメモリセルが両方向の分極状態に分極する。従って、インプリントの発生を抑制することができる。
【０１１５】
さらに、書き込み制御部３０は、データ読み出しがされなかった記憶領域に含まれるメモリセルに対してのみ強制的な‘０’書き込みを行うように制御してもよい。
【０１１６】
すなわち、本実施の形態に係る半導体記憶装置１００において、制御部２０は、第１の記憶領域１２に含まれる所定のメモリセルについては、書き込み制御部３０が外部から入力される新たなデータ３２に基づいて各メモリセルにデータを書き込む前に、読み出し制御部４０が当該メモリセルに書き込まれたデータを読み出すことにより、当該メモリセルを第１の分極状態に分極させた後、書き込み制御部３０が当該メモリセルに‘１’を書き込むことにより、当該メモリセルを第２の分極状態に分極させる制御を行い、第１の記憶領域１２に含まれる、所定のメモリセル以外のすべてのメモリセルについては、書き込み制御部３０が外部から入力される新たなデータ３２に基づいて各メモリセルにデータを書き込む前に、書き込み制御部３０が当該メモリセルに‘０’を書き込むことにより、当該メモリセルを第１の分極状態に分極させた後、書き込み制御部３０が当該メモリセルに‘１’を書き込むことにより、当該メモリセルを第２の分極状態に分極させる制御を行うようにしてもよい。この場合、第１の記憶領域１２に含まれるすべてのメモリセルが、上書きされる前に、両方向の分極状態に分極する。例えば、リングバッファとして使用される第１の記憶領域１２にデータ３４が一定の時間間隔で書き込まれるような場合には、リングバッファへの書き込みが１周する一定の時間間隔で必ずすべてのメモリセルが両方向の分極状態に分極する。従って、インプリントの発生を抑制することができる。
【０１１７】
２．データ記録装置
図４は本実施の形態に係るデータ記録装置の具体的な構成の一例を示すブロック図である。
【０１１８】
本実施の形態に係るデータ記録装置２００は、ＦｅＲＡＭ１００を含む。ＦｅＲＡＭ１００は本実施の形態に係る半導体記憶装置として機能する。ＦｅＲＡＭ１００は制御部（図示せず）と記憶部（図示せず）を含み、記憶部は強誘電体メモリセルにより構成される第１の記憶領域を含む。ＦｅＲＡＭ１００は、計測機器１６０が所定の時間間隔で計測したデータに基づいて、所定の時間間隔で第１の記憶領域に所定のデータを書き込んで一次的に保存するために使用される。制御部は、記憶部に対するデータの書き込み及び読み出しを制御する。制御部は、第１の記憶領域に含まれるすべてのメモリセルについて、新たな計測データに基づいて各メモリセルにデータを書き込む前に、当該メモリセルを第１の分極状態に分極させた後、さらに当該メモリセルを第２の分極状態に分極させる制御を行う。制御部は、第１の記憶領域をリングバッファとして、図３（Ａ）又は（Ｂ）に示すような制御を行う専用回路であってもよい。
【０１１９】
本実施の形態に係るデータ記録装置２００は、長期保管用メモリ１１０を含む。長期保管用メモリ１１０は、ＦｅＲＡＭ１００が転送するデータを保存するための記憶装置として機能する。
【０１２０】
本実施の形態に係るデータ記録装置２００は、ＲＡＭ１２０を含む。ＲＡＭ１２０は、例えば、計測パラメータを保存するために使用される。ＲＡＭ１２０は、ＥＥＰＲＯＭやＦｅＲＡＭで構成してもよい。また、ＲＡＭ１２０を使用せずにＦｅＲＡＭ１００が第２の記憶領域を含むようにして、第２の記憶領域に計測パラメータを保存してもよい。
【０１２１】
本実施の形態に係るデータ記録装置２００は、計測機器１６０を含む。計測機器１６０は所定の時間間隔で所定の計測を行い、所定の時間間隔で計測データを出力する。
【０１２２】
本実施の形態に係るデータ記録装置２００は、ＲＯＭ１３０を含む。ＲＯＭ１３０には、計測を制御するプログラムが格納される。
【０１２３】
本実施の形態に係るデータ記録装置２００は、ＣＰＵ１４０を含む。ＣＰＵ１４０は、ＲＯＭ１３０に格納された制御プログラムに従い、キー１８０により入力される計測パラメータを使用し、計測機器が所定の時間間隔で出力する計測データを入出力インターフェース１５０を介して受け取り、ＦｅＲＡＭ１００に転送する制御や、ＦｅＲＡＭからデータを読み出して長期保管用メモリ１１０に転送する制御等を行う。また、ＣＰＵ１４０はタイマー１７０やディスプレー１９０の制御を行う。
【０１２４】
以下、本実施の形態に係るデータ記録装置２００の動作について説明する。
【０１２５】
図５（Ａ）は、本実施の形態に係るデータ記録装置の動作フローの一例を説明するための図である。図５（Ａ）は、ＦｅＲＡＭ１００に書き込まれたデータはすべて破壊読み出しされる場合を想定している。
【０１２６】
計測機器１６０は、所定の時間間隔で計測を行い計測データを出力する（ステップＳ１００）。
【０１２７】
ＣＰＵ１４０は、計測機器が所定の時間間隔で出力する計測データを受け取り、必要に応じて計測データを加工して、ＦｅＲＡＭ１００に転送する（ステップＳ１０２）。
【０１２８】
ＦｅＲＡＭ１００は、ＣＰＵ１４０が転送したデータを取り込み（ステップＳ１０４）、取り込だデータを第１の記憶領域に書き込む（ステップＳ１０６）。
【０１２９】
ＦｅＲＡＭ１００にはＣＰＵ１４０から所定の時間間隔でデータが転送されるので、時系列にデータを記憶するためにＦｅＲＡＭ１００の第１の記憶領域はリングバッファで構成されているのが望ましい。ＦｅＲＡＭ１００に書き込まれたデータは、所定の時間Ｔ１だけＦｅＲＡＭ１００に保管される（ステップＳ１０８）。所定の時間Ｔ１は、例えば、ＣＰＵ１４０が過去のデータを分析して、各データを長期保管用メモリ１１０に転送するか否かを決定するような場合に、分析に必要十分なデータ数を確保するために十分な時間であればよい。
【０１３０】
Ｔ１時間経過後、ＣＰＵ１４０は、ステップＳ１０６においてＦｅＲＡＭ１００に書き込まれたデータの読み出し命令をＲＯＭ１３０から読み出して実行する（ステップＳ１１０）。
【０１３１】
ＦｅＲＡＭ１００は、ＣＰＵ１４０の指示に従い、第１の記憶領域からデータを破壊読み出しする（ステップＳ１１２）。ここで、破壊読み出しされたデータが書き込まれていたメモリセルは第１の分極状態に分極する。
【０１３２】
ＦｅＲＡＭ１００は、読み出したデータをＣＰＵ１４０に転送する（ステップＳ１１４）。
【０１３３】
ＣＰＵ１４０は、ＦｅＲＡＭ１００が転送したデータを受け取る（ステップＳ１１６）。
【０１３４】
ＣＰＵ１４０は、ＦｅＲＡＭ１００より受け取ったデータから必要なデータを選択し、長期保管メモリ１１０に転送し（ステップＳ１１８）、当該データは長期保管メモリ１１０に保管される（ステップＳ１２０）。
【０１３５】
所定の時間Ｔ２が経過した後（ステップＳ１２２）、ＣＰＵ１４０は、ＦｅＲＡＭ１００に対する逆方向分極命令をＲＯＭ１３０から読み出して実行する（ステップＳ１２４）。
【０１３６】
ＦｅＲＡＭ１００は、ＣＰＵ１４０の指示に従い、ステップＳ１１２において破壊読み出しされたデータが書き込まれていたメモリセルを逆方向に分極させる（ステップＳ１２６）。ここで、ステップＳ１１２において破壊読み出しされたデータが書き込まれていたメモリセルは第２の分極状態に分極する。
【０１３７】
以上の動作フローによると、本実施の形態に係るデータ記録装置２００が、各計測データについて、ステップＳ１００からステップＳ１２６を行うことにより、ＦｅＲＡＭ１００の第１の記憶領域に含まれるすべてのメモリセルを第１の分極状態と第２の分極状態に分極させることができる。すなわち、本実施の形態に係るデータ記録装置２００は、インプリントの発生を抑制することができる。
【０１３８】
なお、データ記録装置２００が、正常に動作するためには、ステップＳ１０６で書き込まれたデータが、ステップＳ１１２で読み出される前に破壊されないことが必要である。従って、第１の記憶領域は、ステップＳ１００からステップＳ１２６に至るまでに、新たな計測データによる上書きが発生しないような十分なサイズを用意する必要がある。
【０１３９】
図５（Ｂ）は、本実施の形態に係るデータ記録装置の他の動作フローの一例を説明するための図である。図５（Ｂ）は、ＦｅＲＡＭ１００に書き込まれたデータの一部のデータのみが破壊読み出しされる場合を想定している。例えば、異常なイベントが発生するまでは計測データを選択的に読み出して長期保管用メモリ１１０に転送し、異常なイベントが発生した直後はすべての計測データを長期保管用メモリ１１０に転送するようなデータ記録装置において、このような状況が考えられる。
【０１４０】
計測機器１６０は、所定の時間間隔で計測を行い計測データを出力する（ステップＳ２００）。
【０１４１】
ＣＰＵ１４０は、計測機器が所定の時間間隔で出力する計測データを受け取り、必要に応じて計測データを加工して、ＦｅＲＡＭ１００に転送する（ステップＳ２０２）。
【０１４２】
ＦｅＲＡＭ１００は、ＣＰＵ１４０が転送したデータを取り込み（ステップＳ２０４）、取り込だデータを第１の記憶領域に書き込む（ステップＳ２０６）。
【０１４３】
ＦｅＲＡＭ１００にはＣＰＵ１４０から所定の時間間隔でデータが転送されるので、時系列にデータを記憶するためにＦｅＲＡＭ１００の第１の記憶領域はリングバッファで構成されているのが望ましい。ＦｅＲＡＭ１００に書き込まれたデータは、所定の時間Ｔ１だけＦｅＲＡＭ１００に保管される（ステップＳ２０８）。所定の時間Ｔ１は、例えば、ＣＰＵ１４０が過去のデータを分析して、各データを長期保管用メモリ１１０に転送するか否かを決定するような場合に、分析に必要十分なデータ数を確保するために十分な時間であればよい。
【０１４４】
Ｔ１時間経過後、ＣＰＵ１４０は、ステップＳ２０６においてＦｅＲＡＭ１００に書き込まれたデータの読み出し命令をＲＯＭ１３０から読み出して実行する（ステップＳ２１０）。ここで、ステップＳ２０６においてＦｅＲＡＭ１００に書き込まれたデータの一部のみに対してこの読み出し命令が実行される。
【０１４５】
ＦｅＲＡＭ１００は、ＣＰＵ１４０の指示に従い、第１の記憶領域からデータを破壊読み出しする（ステップＳ２１２）。ここで、読み出しの対象となるデータが書き込まれていたメモリセルについては、破壊読み出しにより第１の分極状態に分極する。しかし、読み出しの対象とならないデータが書き込まれていたメモリセルについては、破壊読み出しされないので、第１の分極状態に分極する保証はない。
【０１４６】
ＦｅＲＡＭ１００は、読み出したデータをＣＰＵ１４０に転送する（ステップＳ２１４）。
【０１４７】
ＣＰＵ１４０は、ＦｅＲＡＭ１００が転送したデータを受け取り、必要なデータを選択して長期保管メモリ１１０に転送し、当該データは長期保管メモリ１１０に保管される（ステップＳ２１６）。
【０１４８】
所定の時間Ｔ２が経過した後（ステップＳ２１８）、ＣＰＵ１４０は、ＦｅＲＡＭ１００に対する読み出し方向への分極命令（空読み出し命令）をＲＯＭ１３０から読み出して実行する（ステップＳ２２０）。当該命令は、すべてのメモリセルを強制的に第１の分極状態に分極させるために行われる。ここで、ステップＳ２１２において選択的に読み出されたデータが書き込まれていたメモリセルは、ステップＳ２１２において破壊読み出しされており、すでに第１の分極状態に分極しているが、制御を単純化するためにすべてのメモリセルについて空読み出しを行う。
【０１４９】
ＦｅＲＡＭ１００は、ＣＰＵ１４０の指示に従い、ステップＳ２２２において空読み出し（破壊読み出し）を行い、メモリセルを第１の分極状態に分極させる。
【０１５０】
所定の時間Ｔ３が経過した後（ステップＳ２２４）、ＣＰＵ１４０は、ＦｅＲＡＭ１００に対する逆方向分極命令をＲＯＭ１３０から読み出して実行する（ステップＳ２２６）。
【０１５１】
ＦｅＲＡＭ１００は、ＣＰＵ１４０の指示に従い、ステップＳ２２２において破壊読み出しされたデータが書き込まれていたメモリセルを逆方向に分極させる（ステップＳ２２８）。ここで、ステップＳ２２２において破壊読み出しされたデータが書き込まれていたメモリセルは第２の分極状態に分極する。
【０１５２】
以上の動作フローによると、本実施の形態に係るデータ記録装置２００が、各計測データについて、ステップＳ２００からステップＳ２２８を行うことにより、ＦｅＲＡＭ１００の第１の記憶領域に含まれるすべてのメモリセルを第１の分極状態と第２の分極状態に分極させることができる。すなわち、本実施の形態に係るデータ記録装置２００は、インプリントの発生を抑制することができる。
【０１５３】
なお、データ記録装置２００が、正常に動作するためには、ステップＳ２０６で書き込まれたデータが、ステップＳ２１２で読み出される前に破壊されないことが必要である。従って、第１の記憶領域は、ステップＳ２００からステップＳ２２８に至るまでに、新たな計測データによる上書きが発生しないような十分なサイズを用意する必要がある。
【０１５４】
なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【０１５５】
【図１】本実施の形態に係る半導体記憶装置の機能ブロック図。
【図２】本実施の形態に係る半導体記憶装置において、インプリントの発生を抑制できることを説明するための図。
【図３】図３（Ａ）は、第１の記憶領域をリングバッファとして構成した場合の書き込み及び読み出しを制御する具体的な構成例について説明するための図であり、図３（Ｂ）は、第１の記憶領域をリングバッファとして構成した場合の書き込み及び読み出しを制御する具体的な他の構成例を説明するための図である。
【図４】本実施の形態に係るデータ記録装置の具体的な構成の一例を示すブロック図。
【図５】図５（Ａ）は、本実施の形態に係るデータ記録装置の動作フローの一例を説明するための図であり、図５（Ｂ）は、本実施の形態に係るデータ記録装置の他の動作フローの一例を説明するための図である。
【図６】強誘電体キャパシタに印加される電圧と強誘電体キャパシタの分極値（電荷量）に関するヒステリシスループ特性を示す図。
【図７】強誘電体キャパシタにインプリントが発生する具体的な状況を説明するための図。
【符号の説明】
【０１５６】
１０  記憶部、１２  第１の記憶領域、１４  第２の記憶領域、２０  制御部、３０  書き込み制御部、３２  外部から入力されたデータ、３４  データ、４０  読み出し制御部、４２  データ、５０  転送制御部、５２  転送データ、１００  半導体記憶装置、１１０  長期保管用メモリ、１２０  ＲＡＭ、１３０  ＲＯＭ、１４０  ＣＰＵ、１５０  入出力インターフェース、１６０  計測機器、１７０  タイマー、１８０  キー、１９０  ディスプレー、２００  データ記録装置
【図１】
2008090933.tif 000003
【図２】
2008090933.tif 000004
【図３】
2008090933.tif 000005
【図４】
2008090933.tif 000006
【図５】
2008090933.tif 000007
【図６】
2008090933.tif 000008
【図７】
2008090933.tif 000009