(57)【要約】【課題】  マイコン内臓のI/O回路は、マイコンのハードウェア仕様での動作範囲に制限されるため、新規の通信プロトコルや従来ある通信仕様に比べて、更に高速になった通信プロトコルを検出するには、一度、設計/製作した通信ラインモニター装置としての電子回路を変更、もしくは、電子回路の追加を行う必要があり、通信ラインモニター装置の再設計/製作しなければならないという問題を有していた。【解決手段】FPGA内部のUSER LOGIC回路4は、通信プロトコルに合わせて、プログラムにより通信信号検出の論理回路を変更できるため、通信ラインモニター装置としての電子回路を変更、もしくは、回路の追加が容易となり、通信ラインモニター装置の再設計/製作の必要が無くなり、複数の通信プロトコルに対応できる汎用的な使い方ができる。【選択図】  図１
2008090582.tif 000002
【特許請求の範囲】
【請求項１】
USB仕様のケーブルコネクタでパソコンと接続するためのUSBドライバー回路ブロックをFPGA内部に設計し、USB通信にてFPGAとBUS接続されたRAMにプログラムを書き込んでから、FPGAがRAMのプログラムを読み込むことでFPGA内部のUSER LOGIC回路ブロックを変更できる手段を用いて、USER LOGIC回路ブロックに通信信号の検出を目的とした論理回路を設計することで、複数の通信プロトコルに対して汎用的に使用できることを特徴とした通信ラインモニター装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器の開発現場に使用され、デバイス間の通信状態を監視・解析を行う為の通信ラインモニター装置に関する。
【背景技術】
【０００２】
図２は、従来技術の実施例である。
従来の技術で製作した通信ラインモニター装置101は、マイコン102を搭載しており、マイコン102が通信信号の検出、検出したデータの加工、検出したデータの保管をソフトウェア処理で行っていた。
【０００３】
ターゲット機器のデバイスA112とデバイスB114間の通信バスライン113のデータ通信をモニターする場合、通信ラインモニター装置101と通信バスライン113をプローブ111を使用して接続する。
I/O部108は、物理的に安定して信号を伝達する為の回路である。
通信ラインモニター装置101のI/O部108を経由して、通信バスライン113上の信号がマイコンの内臓I/O回路104へ入力される。
【０００４】
CPU103は、BUS107でI/O回路108、及びRAM105と接続され、I/O回路108、及びRAM105制御を行う。
CPU103は、マイコンの内臓I/O回路104の状態を監視する制御を行い、検出した通信データを内部のBUS107で送信できるデータに加工し、RAM105へ保管する。
また、その保管されたデータをUART通信ドライバー回路106へ送信する制御を行う。
【０００５】
UART通信ドライバー回路106は、RS232C仕様のケーブルコネクタ109でパソコン110と接続される。パソコン110のアプリケーションとUART通信を行い、保管されていたデータがパソコン110へ送信され、パソコン110で起動しいているアプリケーションでデータの加工を行い、パソコン110のモニターに表示される。
上記の処理を繰り返し行い、通信バスライン113をモニタリングしている。
【特許文献１】特開２００１−２２８１７９号公報
【特許文献２】特開２００１−２２８１７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記のような、ハードウェアで構成された通信ラインモニターでは、マイコンのCPUの動作時間よりも高速な周波数での通信信号が検出できないという問題を有していた。
【０００７】
マイコン内臓のI/O回路は、マイコンのハードウェア仕様での動作範囲に制限されるため、新規の通信プロトコルや従来ある通信仕様に比べて、更に高速になった通信プロトコルを検出するには、一度、設計/製作した通信ラインモニター装置としての電子回路を変更、もしくは、電子回路の追加を行う必要があり、通信ラインモニター装置の再設計/製作しなければならないという問題を有していた。
【課題を解決するための手段】
【０００８】
以上の課題を解決するために、本発明は、通信ラインモニター装置の再設計/製作をすることなく、新規の通信プロトコルにも対応できる汎用的な通信ラインモニター装置を提供しようとするものである。
【０００９】
USB仕様のケーブルコネクタでパソコンと接続するためのUSBドライバー回路ブロックをFPGA内部に設計し、USB通信にてFPGAとBUS接続されたRAMにプログラムを書き込んでから、FPGAがRAMのプログラムを読み込むことでFPGA内部のUSER LOGIC回路ブロックを変更できる手段を用いて、USER LOGIC回路ブロックに通信信号の検出を目的とした論理回路を設計することで、複数の通信プロトコルに対して汎用的に使用できることを特徴とした通信ラインモニター装置である。
【発明の効果】
【００１０】
通信ラインモニター装置のCPUをFPGAに置き換えて、通信信号の検出、データの加工、データの保管をハードウェア処理で行うことで、ソフトウェア処理よりも高速に処理できるようになり、従来よりも高速な通信信号が検出できるようになる。
【００１１】
FPGA内部のCPUブロック周辺の論理回路を新規の通信プロトコルに合わせて、プログラムにより回路を変更することができるため、シミュレーション上で回路の動作確認が効率的に行うことができ、装置の再設計/製作に要する時間とコストを削減できる。
【発明を実施するための最良の形態】
【００１２】
図１は、本案件が提供する通信ラインモニター装置のハードウェア構成を示す。
ターゲット機器のデバイスA12とデバイスB14間の通信バスライン13のデータ通信をモニターする場合、通信ラインモニター装置1と通信バスライン13をプローブ11を使用して接続する。
I/O部8は、物理的に安定して信号を伝達する為の回路である。
通信ラインモニター装置1のI/O部8を経由して、通信バスライン13上の信号がFPGA内部のUSER LOCIG回路4へ入力される。
【００１３】
FPGA内のCPUブロック3は、FPGA専用BUS7でUSER LOGIC回路4、及びRAM5と接続され、USER LOGIC回路4、及びRAM5の制御を行う。
FPGA内のCPUブロック3は、USER LOGIC回路4で検出、及び、専用BUS7で送信できるデータに加工されたデータをRAM5へ保管する。また、その保管されたデータをUSBドライバー回路ブロック6へ送信する制御を行う。
【００１４】
USBドライバー回路ブロック6は、USB仕様のケーブルコネクタ9でパソコン10と接続される。
パソコン10のアプリケーションとUSB通信を行い、保管されていたデータがパソコン10へ送信され、パソコン10で起動しいているアプリケーションでデータの加工を行い、パソコン10のモニターに表示される。
上記の処理を繰り返し行い、通信バスライン13をモニタリングする。
【００１５】
上記の回路構成で通信ラインモニター装置を設計することで、以下のように発明が解決しようとする課題を改善することができる。
FPGA内部のUSER LOGIC回路4は、通信プロトコルに合わせて、プログラムにより通信信号検出の論理回路を変更できるため、通信ラインモニター装置としての電子回路を変更、もしくは、回路の追加が容易となり、通信ラインモニター装置の再設計/製作の必要が無くなり、複数の通信プロトコルに対応できる汎用的な使い方ができる。
【００１６】
論理回路プログラムの変更は、USB仕様のケーブルコネクタ9をパソコン10と接続し、パソコン10のアプリケーションからUSB通信にてRAMに書き込むことで、FPGA2がRAM5からプログラムを読み込み、論理回路の変更ができる。
【００１７】
また、USER LOGIC回路ブロックは、CPU3の処理時間に制限されずにリアルタイムで動作してハードウェア処理で信号を検出する為、従来のマイコンのCPUの動作時間よりも高速な周波数での通信信号の検出ができるようになる。
【図面の簡単な説明】
【００１８】
【図１】本発明の通信ラインモニター装置の内部ブロック図、及び装置の動作環境である。
【図２】従来の通信ラインモニター装置の内部ブロック図、及び装置の動作環境である。
【符号の説明】
【００１９】
１  通信ラインモニター装置本体
２  FPGA
３  FPGA内のCPUブロック
４  FPGA内のUSER LOGIC回路ブロック
５  RAM
６  FPGA内のUSBドライバー回路ブロック
７  FPGA専用 BUSライン
８  I/O回路ブロック
９  USBケーブルコネクタ
１０  パソコン
１１  通信ラインモニター装置専用プローブ
１２  ターゲット機器のデバイスA
１３  ターゲット機器のデバイス間での通信バスライン
１４  ターゲット機器のデバイスB１
１０１  従来の通信ラインモニター装置本体
１０２  マイコン
１０３  マイコン内臓のCPUブロック
１０４  マイコン内臓のI/O回路ブロック
１０５  マイコン内臓のRAMブロック
１０６  マイコン内臓のUARTドライバー回路ブロック
１０７  マイコン内部BUSライン
１０８  I/O回路ブロック
１０９  RS232Cケーブルコネクタ
１１０  パソコン
１１１  通信ラインモニター装置専用プローブ
１１２  ターゲット機器のデバイスA
１１３  ターゲット機器のデバイス間での通信バスライン
１１４  ターゲット機器のデバイスB
【図１】
2008090582.tif 000003
【図２】
2008090582.tif 000004