(57)【要約】【課題】部品点数の増加を抑えつつ力率を改善し、ノイズが発生することを抑えるＡＣ−ＤＣコンバータを提供する。【解決手段】ＡＣ−ＤＣコンバータが、交流電圧を整流する整流回路と、整流回路の直流出力に並列に接続されたトランスの１次巻線及び第１のスイッチング素子からなる第１の直列回路と、トランスの１次巻線に並列接続された入力用平滑コンデンサ及び第２のスイッチング素子からなる第２の直列回路と、トランスの２次巻線に第１のダイオードと第２のダイオードとが逆向きで直列に接続され、第１のダイオードと第２のダイオードとの接続点からチョークコイルを介して出力用平滑コンデンサに接続され、出力電圧を取り出す整流平滑回路と、出力電圧の信号に基づいて第１のスイッチング素子及び第２のスイッチング素子に駆動信号を与える制御回路と、を有する。【選択図】図１
2008061349.tif 000002
【特許請求の範囲】
【請求項１】
交流電圧を整流する整流回路と、
前記整流回路の直流出力に並列に接続されたトランスの１次巻線及び第１のスイッチング素子からなる第１の直列回路と、
前記トランスの１次巻線に並列接続された入力用平滑コンデンサ及び第２のスイッチング素子からなる第２の直列回路と、
前記トランスの２次巻線に第１のダイオードと第２のダイオードとが逆向きで直列に接続され、前記第１のダイオードと前記第２のダイオードとの接続点からチョークコイルを介して出力用平滑コンデンサに接続され、出力電圧を取り出す整流平滑回路と、
前記出力電圧の信号に基づいて前記第１のスイッチング素子及び第２のスイッチング素子に駆動信号を与える制御回路と、
を有するＡＣ−ＤＣコンバータであって、
前記制御回路が、前記第１及び第２のスイッチング素子を同時に駆動させることはなく、前記第１及び第２のスイッチング素子を駆動させる周期に対して、前記出力電圧が一定になるように前記第１又は第２のスイッチング素子の何れか一方のスイッチング素子を駆動し、前記一方のスイッチング素子の駆動時間に対して所定の比率で他方のスイッチング素子を駆動する、
ことを特徴とするＡＣ−ＤＣコンバータ。
【請求項２】
交流電圧を整流する整流回路と、
前記整流回路の直流出力に並列に接続されたトランスの１次巻線及び第１のスイッチング素子からなる第１の直列回路と、
前記トランスの１次巻線に並列接続された入力用平滑コンデンサ及び第２のスイッチング素子からなる第２の直列回路と、
前記トランスの第１の２次巻線と第２の２次巻線とが直列に接続され、前記第１の２次巻線が前記１次巻線と同極性に巻かれており、前記第２の２次巻線が前記１次巻線と逆極性に巻かれており、前記第１の２次巻線に第１のダイオード及び出力用平滑コンデンサからなる第３の直列回路が接続され、前記第２の２次巻線は第２のダイオードを介して前記第１のダイオードと前記出力用平滑コンデンサとの接続点に接続され、出力電圧を取り出す整流平滑回路と、
前記出力電圧の信号に基づいて前記第１のスイッチング素子及び第２のスイッチング素子に駆動信号を与える制御回路と、
を有するＡＣ−ＤＣコンバータであって、
前記トランスの第１の２次巻線と前記１次巻線及び第２の２次巻線とはそれぞれ疎結合であり、
前記制御回路が、前記第１及び第２のスイッチング素子を同時に駆動させることはなく、前記第１及び第２のスイッチング素子を駆動させる周期に対して、前記出力電圧が一定になるように前記第１又は第２のスイッチング素子の何れか一方のスイッチング素子を駆動し、前記一方のスイッチング素子の駆動時間に対して所定の比率で他方のスイッチング素子を駆動する、
ことを特徴とするＡＣ−ＤＣコンバータ。
【請求項３】
交流電圧を整流する整流回路と、
前記整流回路の直流出力に並列に接続されたリアクトル、トランスの１次巻線及び第１のスイッチング素子からなる第１の直列回路と、
前記リアクトル及び前記トランスの１次巻線に並列接続された入力用平滑コンデンサ及び第２のスイッチング素子からなる第２の直列回路と、
前記１次巻線と同極性に巻かれた前記トランスの第１の２次巻線と第２の２次巻線とが直列に接続され、前記第１の２次巻線に第１のダイオード及び出力用平滑コンデンサからなる第３の直列回路が接続され、前記第２の２次巻線が前記第１のダイオードと前記出力用平滑コンデンサとの接続点に第２のダイオードを介して接続され、前記第３の直列回路から出力電圧を取り出す整流平滑回路と、
前記出力電圧の信号に基づいて前記第１のスイッチング素子及び第２のスイッチング素子に駆動信号を与える制御回路と、
を有するＡＣ−ＤＣコンバータであって、
前記制御回路が、前記第１及び第２のスイッチング素子を同時に駆動させることはなく、前記第１及び第２のスイッチング素子を駆動させる周期に対して、前記出力電圧が一定になるように前記第１又は第２のスイッチング素子の何れか一方のスイッチング素子を駆動し、前記一方のスイッチング素子の駆動時間に対して所定の比率で他方のスイッチング素子を駆動する、
ことを特徴とするＡＣ−ＤＣコンバータ。
【請求項４】
前記トランスの１次巻線と第１及び第２の２次巻線とは互いに疎結合であり、前記リアクトルは前記１次巻線と第１及び第２の２次巻線の漏洩インダクタンスであることを特徴とする請求項３に記載のＡＣ−ＤＣコンバータ。
【請求項５】
前記制御回路が、
前記入力電圧を監視し、
前記出力電圧が一定になるように前記第１又は第２のスイッチング素子の何れか一方のスイッチング素子を駆動し、
前記一方のスイッチング素子の駆動時間と前記他方のスイッチング素子の駆動時間との比率が、前記監視した入力電圧に応じて調整されるように、前記他方のスイッチング素子を駆動する、
ことを特徴とする請求項１から請求項４に記載のＡＣ−ＤＣコンバータ。
【請求項６】
前記制御回路が、
前記第二の直列回路の入力用平滑コンデンサの電圧を監視し、
前記出力電圧が一定になるように前記第１又は第２のスイッチング素子の何れか一方のスイッチング素子を駆動し、
前記一方のスイッチング素子の駆動時間と前記他方のスイッチング素子の駆動時間との比率が、前記監視した入力電圧に応じて調整されるように、前記他方のスイッチング素子を駆動する、
ことを特徴とする請求項１から請求項４に記載のＡＣ−ＤＣコンバータ。
【請求項７】
前記制御回路が、
前記第１及び第２のスイッチング素子を同時に駆動させることはなく、
前記第１のスイッチング素子と第２のスイッチング素子の駆動時間が所定の比率になるように前記第１のスイッチング素子及び第２のスイッチング素子を駆動し、
前記第１及び第２のスイッチング素子を駆動する周期に対して、前記出力電圧が一定になるように、前記第１及び第２のスイッチング素子を共に駆動しない期間を調整する、
ことを特徴とする請求項１から請求項４に記載のＡＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、力率を改善するＡＣ−ＤＣコンバータ、特にスイッチング電源の技術に関する。
【背景技術】
【０００２】
図１６に従来のＡＣ−ＤＣコンバータであるスイッチング電源の例を示す。交流入力電圧ＡＣを全波整流器ＤＢで整流し、平滑化用のコンデンサであるコンデンサＣ１（平滑化コンデンサＣ１）で平滑して直流電圧Ｖｉｎを得る。コンデンサＣ１に、トランスＴ１の１次巻線Ｎ１及びスイッチング素子Ｑ１が直列に接続される。トランスＴ１の２次巻線Ｎ２には、ダイオードＤ２およびコンデンサＣ２から構成される整流平滑回路が接続される。
【０００３】
図１６に示すような従来のスイッチング電源においては、スイッチング素子Ｑ１がオンのとき、直流電圧Ｖｉｎから、トランスＴ１の１次巻線Ｎ１、スイッチング素子Ｑ１に電流が流れ、トランスＴ１にエネルギが蓄えられる。スイッチング素子Ｑ１がオフすると、トランスＴ１の２次巻線Ｎ２に発生した電圧をダイオードＤ２及びコンデンサＣ２から構成される整流平滑回路で整流平滑し、直流電圧Ｖｏを得る。制御回路１１は直流出力Ｖｏを監視し、基準電圧との誤差信号から、スイッチング素子Ｑ１をオンまたはオフするオンオフ信号を作る。
【０００４】
制御回路１１は、具体的には、出力電圧Ｖｏが予め決められた所定の電圧より高い場合は、スイッチング素子Ｑ１のオン期間を減らし、出力電圧を低下させ、出力電圧Ｖｏが予め決められた所定の電圧より低い場合はスイッチング素子Ｑ１のオン期間を増やし、出力電圧Ｖｏを上昇させ、出力電圧Ｖｏを一定に制御する。
【０００５】
図１６に示すような従来のスイッチング電源は、交流入力電圧がコンデンサＣ１の電圧より低い場合は入力電流が流れず、交流入力電圧がピーク値付近でありコンデンサＣ１の電圧より高い僅かな期間のみ入力電流が流れる。
例えば、図１７に、図１６の回路の電圧Ｖ（ＡＣ）と入力電流Ｉ（ＡＣ）とコンデンサＣ１の電圧Ｖ（Ｃ１）との時間変化を示す。図１７のＩ（ＡＣ）に示すように、Ｔ１７０１、Ｔ１７０２、Ｔ１７０３、１７０４、の区間のみに、入力電流Ｉ（ＡＣ）が流れる。
このため図１７のＩ（ＡＣ）に示すように入力電流が大きく歪み、力率が悪くなる。
【０００６】
このような問題を解決する方法として、図１８に示すように、リアクトルＬ１、スイッチング素子Ｑ２、ダイオードＤ１、制御回路１２から成る力率改善回路を用いて、入力電流を正弦波にして、力率を改善するスイッチング電源が知られている。このようなスイッチング電源は、例えば特許文献１に示される技術として知られている。
【特許文献１】特開２００６−０８７２３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に示すスイッチング電源にあっては、力率はよくなるものの、力率改善回路を設けるため、部品点数が増加しコストアップになるという問題がある。
【０００８】
また、特許文献１に示すスイッチング電源にあっては、力率改善回路での損失により効率が低下する、また、ノイズが発生する、という問題がある。つまり、特許文献１に示すスイッチング電源の力率改善回路は、スイッチング素子Ｑ１、Ｑ２、ダイオードＤ１のスイッチング動作によりサージが発生し、ノイズの発生源になるという問題がある。また、スイッチング素子に印加させる電圧を抑えるためにスナバ回路が必要であり、スナバ回路による損失が効率の低下を招いていた。
【０００９】
本発明は、このような事情に鑑みてなされたもので、その目的は、部品点数の増加を抑えつつ力率を改善し、ノイズが発生することを抑えるＡＣ−ＤＣコンバータを提供することにある。
【課題を解決するための手段】
【００１０】
この発明は上述した課題を解決するためになされたもので、請求項１に記載の発明は、交流電圧を整流する整流回路と、前記整流回路の直流出力に並列に接続されたトランスの１次巻線及び第１のスイッチング素子からなる第１の直列回路と、前記トランスの１次巻線に並列接続された入力用平滑コンデンサ及び第２のスイッチング素子からなる第２の直列回路と、前記トランスの２次巻線に第１のダイオードと第２のダイオードとが逆向きで直列に接続され、前記第１のダイオードと前記第２のダイオードとの接続点からチョークコイルを介して出力用平滑コンデンサに接続され、出力電圧を取り出す整流平滑回路と、前記出力電圧の信号に基づいて前記第１のスイッチング素子及び第２のスイッチング素子に駆動信号を与える制御回路と、を有するＡＣ−ＤＣコンバータであって、前記制御回路が、前記第１及び第２のスイッチング素子を同時に駆動させることはなく、前記第１及び第２のスイッチング素子を駆動させる周期に対して、前記出力電圧が一定になるように前記第１又は第２のスイッチング素子の何れか一方のスイッチング素子を駆動し、前記一方のスイッチング素子の駆動時間に対して所定の比率で他方のスイッチング素子を駆動する、ことを特徴とするＡＣ−ＤＣコンバータである。
【００１１】
請求項２に記載の発明は、交流電圧を整流する整流回路と、前記整流回路の直流出力に並列に接続されたトランスの１次巻線及び第１のスイッチング素子からなる第１の直列回路と、前記トランスの１次巻線に並列接続された入力用平滑コンデンサ及び第２のスイッチング素子からなる第２の直列回路と、前記トランスの第１の２次巻線と第２の２次巻線とが直列に接続され、前記第１の２次巻線が前記１次巻線と同極性に巻かれており、前記第２の２次巻線が前記１次巻線と逆極性に巻かれており、前記第１の２次巻線に第１のダイオード及び出力用平滑コンデンサからなる第３の直列回路が接続され、前記第２の２次巻線は第２のダイオードを介して前記第１のダイオードと前記出力用平滑コンデンサとの接続点に接続され、出力電圧を取り出す整流平滑回路と、前記出力電圧の信号に基づいて前記第１のスイッチング素子及び第２のスイッチング素子に駆動信号を与える制御回路と、を有するＡＣ−ＤＣコンバータであって、前記トランスの第１の２次巻線と前記１次巻線及び第２の２次巻線とはそれぞれ疎結合であり、前記制御回路が、前記第１及び第２のスイッチング素子を同時に駆動させることはなく、前記第１及び第２のスイッチング素子を駆動させる周期に対して、前記出力電圧が一定になるように前記第１又は第２のスイッチング素子の何れか一方のスイッチング素子を駆動し、前記一方のスイッチング素子の駆動時間に対して所定の比率で他方のスイッチング素子を駆動する、ことを特徴とするＡＣ−ＤＣコンバータである。
【００１２】
請求項３に記載の発明は、交流電圧を整流する整流回路と、前記整流回路の直流出力に並列に接続されたリアクトル、トランスの１次巻線及び第１のスイッチング素子からなる第１の直列回路と、前記リアクトル及び前記トランスの１次巻線に並列接続された入力用平滑コンデンサ及び第２のスイッチング素子からなる第２の直列回路と、前記１次巻線と同極性に巻かれた前記トランスの第１の２次巻線と第２の２次巻線とが直列に接続され、前記第１の２次巻線に第１のダイオード及び出力用平滑コンデンサからなる第３の直列回路が接続され、前記第２の２次巻線が前記第１のダイオードと前記出力用平滑コンデンサとの接続点に第２のダイオードを介して接続され、前記第３の直列回路から出力電圧を取り出す整流平滑回路と、前記出力電圧の信号に基づいて前記第１のスイッチング素子及び第２のスイッチング素子に駆動信号を与える制御回路と、を有するＡＣ−ＤＣコンバータであって、前記制御回路が、前記第１及び第２のスイッチング素子を同時に駆動させることはなく、前記第１及び第２のスイッチング素子を駆動させる周期に対して、前記出力電圧が一定になるように前記第１又は第２のスイッチング素子の何れか一方のスイッチング素子を駆動し、前記一方のスイッチング素子の駆動時間に対して所定の比率で他方のスイッチング素子を駆動する、ことを特徴とするＡＣ−ＤＣコンバータである。
【００１３】
請求項４に記載の発明は、前記トランスの１次巻線と第１及び第２の２次巻線とは互いに疎結合であり、前記リアクトルは前記１次巻線と第１及び第２の２次巻線の漏洩インダクタンスであることを特徴とする請求項３に記載のＡＣ−ＤＣコンバータである。
【００１４】
請求項５に記載の発明は、前記制御回路が、前記入力電圧を監視し、前記出力電圧が一定になるように前記第１又は第２のスイッチング素子の何れか一方のスイッチング素子を駆動し、前記一方のスイッチング素子の駆動時間と前記他方のスイッチング素子の駆動時間との比率が、前記監視した入力電圧に応じて調整されるように、前記他方のスイッチング素子を駆動する、ことを特徴とする請求項１から請求項４に記載のＡＣ−ＤＣコンバータである。
【００１５】
請求項６に記載の発明は、前記制御回路が、前記第二の直列回路の入力用平滑コンデンサの電圧を監視し、前記出力電圧が一定になるように前記第１又は第２のスイッチング素子の何れか一方のスイッチング素子を駆動し、前記一方のスイッチング素子の駆動時間と前記他方のスイッチング素子の駆動時間との比率が、前記監視した入力電圧に応じて調整されるように、前記他方のスイッチング素子を駆動する、ことを特徴とする請求項１から請求項４に記載のＡＣ−ＤＣコンバータである。
【００１６】
請求項７に記載の発明は、前記制御回路が、前記第１及び第２のスイッチング素子を同時に駆動させることはなく、前記第１のスイッチング素子と第２のスイッチング素子の駆動時間が所定の比率になるように前記第１のスイッチング素子及び第２のスイッチング素子を駆動し、前記第１及び第２のスイッチング素子を駆動する周期に対して、前記出力電圧が一定になるように、前記第１及び第２のスイッチング素子を共に駆動しない期間を調整する、ことを特徴とする請求項１から請求項４に記載のＡＣ−ＤＣコンバータである。
【発明の効果】
【００１７】
この発明によれば、第２のスイッチング素子に直列に接続された平滑化用の平滑化コンデンサの電圧を、交流入力電圧を第１のスイッチング素子と第２のスイッチング素子のオン期間の比率で決まる係数を乗じた電圧とし、第１又は第２のスイッチング素子の何れか一方のスイッチング素子のデューティにより出力電圧を安定化するとともに、入力電流は他方のスイッチング素子が駆動される間、トランスの励磁インダクタンスを介して流れるので、入力の力率を改善できるという効果を奏する。
【００１８】
また、請求項２の発明あるいは請求項３の発明のように構成しても同じ効果を得られる。
また、請求項１から請求項３の発明は、他方のスイッチング素子のオン期間は、一方のスイッチング素子のオン期間と他方のスイッチング素子のオン期間の比率が、所定の比率で一定であるだけではなく、請求項５のように入力電圧に応じて比率を調整しても良い。或いは、請求項６のように前記コンデンサの両端電圧に応じて調整しても良い。請求項５から請求項６の発明は前記コンデンサの電圧が一定になるので、制御範囲が広くすることが可能になり、また、安定した出力の制御が可能となる。
また、請求項４の発明によれば、漏れインダクタンスを利用するので別にリアクトルを設ける必要がないという効果を奏する。
【発明を実施するための最良の形態】
【００１９】
（第１の実施形態の構成）
以下、図面を参照して、本発明の実施の形態について説明する。図１は、この発明の第１の実施形態によるＡＣ−ＤＣコンバータの構成を示す概略図である。同図において図１８の各部に対応する部分には同一の符号を付け、その説明を省略する。
交流入力電圧ＡＣが全波整流器ＤＢ（ダイオードブリッジ）に入力され、全波整流器ＤＢの出力には、トランスＴ１の１次巻線Ｎ１とスイッチング素子Ｑ１が直列に接続される。トランスＴ１の１次巻線Ｎ１には、スイッチング素子Ｑ２とコンデンサＣ１が直列に接続される。トランスＴ１の２次巻線Ｎ２はダイオードＤ２及びＤ３が直列に逆向きで接続される。ダイオードＤ２とダイオードＤ３の接続点は、リアクトルＬ２を介してコンデンサＣ２の一方の端子に接続される。コンデンサＣ２の他方の端子は、トランスＴ１の２次巻線Ｎ２に接続される。
なお、コンデンサＣ１は平滑用のコンデンサである。また、リアクトルＬ２はチョークコイルである。
【００２０】
第１のＡＣ−ＤＣコンバータの構成を、より詳細に説明する。
交流入力電圧ＡＣが全波整流器ＤＢ（ダイオードブリッジ）の入力端に接続され、全波整流器ＤＢの正極性出力端が、コンデンサＣ３の一端と、トランスＴ１の１次巻線Ｎ１の一端と、コンデンサＣ１の一端と、に接続される。一方、全波整流器ＤＢの負極性出力端が、コンデンサＣ３の他端と、スイッチング素子Ｑ１の入力端に接続される。
【００２１】
コンデンサＣ１の他端は、スイッチング素子Ｑ２の出力端に接続される。また、スイッチング素子Ｑ２の入力端とスイッチング素子Ｑ１の出力端とが接続され、スイッチング素子Ｑ２の入力端とスイッチング素子Ｑ１との接続点で、トランスＴ１の１次巻線Ｎ１の他端とが接続される。
【００２２】
トランスＴ１の２次巻線Ｎ２の一端は、ダイオードＤ２のアノード端子と接続され、ダイオードＤ２のカソード端子はリアクトルＬ２の一端に接続される。リアクトルＬ２の他端は、コンデンサＣ２の一端と、出力端子の一端に接続される。
一方トランスＴ１の２次巻線Ｎ２の他端は、ダイオードＤ３のアノード端子と、コンデンサＣ２の他端と、出力端子の他端に接続される。
また、ダイオードＤ３のカソード端子は、ダイオードＤ２のカソード端子とリアクトルＬ２の一端との接続点に接続される。
【００２３】
また、リアクトルＬ２の他端およびコンデンサＣ２の一端と接続される出力端子の一端は、制御回路１のＶｏ入力端子２に接続される。
また、トランスＴ１の２次巻線Ｎ２の他端およびダイオードＤ３のアノード端子およびコンデンサＣ２の他端と接続される出力端子の他端は、制御回路１のＶｏ入力端子１に接続される。
制御回路１のＱ１ゲート出力端子はスイッチング素子Ｑ１のゲート端子に接続され、制御回路１のＱ２ゲート出力端子はスイッチング素子Ｑ２のゲート端子に接続される。
【００２４】
つまり、ダイオードＤ２のカソード端子とダイオードＤ３のカソード端子とが、接続されている。つまり、ダイオードＤ２とダイオードＤ３とは、逆向きに直列に、それぞれのカソード端子が接続されている。
また、つまり、制御回路１のＶｏ入力端子１と２には、Ｖｏの２つの出力端子、または、コンデンサＣ２の２つの端子が、それぞれ接続されている。
【００２５】
ここで、コンデンサＣ３はトランスの励磁エネルギの回生エネルギを吸収するためのコンデンサで数ｎＦから数百ｎＦ程度の容量を用いる。
なお、図１のコンデンサＣ１は、図１６または図１８に示すコンデンサＣ１と同様なものであり、平滑用のコンデンサである。
なお、出力端子の一方と他方の端子の電位差が出力電圧Ｖｏである。
【００２６】
また、説明のために、実施形態において、トランスＴ１の１次巻線Ｎ１に接続される回路を１次側回路とし、トランスＴ１の２次巻線Ｎ２に接続される回路を２次側回路とする。
【００２７】
制御回路１は、Ｖｏ入力端子から入力される出力電圧Ｖｏを検出して、制御回路１内に設けた基準電圧Ｖｒｅｆと比較し、その誤差信号に応じて、スイッチング素子Ｑ２のオン期間ｔｏｎ２を決定し、駆動信号をスイッチング素子Ｑ２へ送る。
また、制御回路１は、スイッチング素子Ｑ１のオン期間ｔｏｎ１をスイッチング素子Ｑ２のオン期間ｔｏｎ２の変化に応じて変化させ、比率が同じになるようにスイッチング素子Ｑ１のオン期間ｔｏｎ１を決定し、駆動信号をスイッチング素子Ｑ１へ送る。
制御回路１は、このような制御を実現するため、スイッチング素子Ｑ１とＱ２が同時にオフする期間ｔｏｆｆを設ける。
なお、スイッチング素子Ｑ１とＱ２は同時にオンすることは無く、スイッチング素子Ｑ１のオン期間ｔｏｎ１と、スイッチング素子Ｑ２のオン期間ｔｏｎ２と、同時にオフしている期間ｔｏｆｆとで、スイッチング動作の１周期Ｔを形成する。
【００２８】
次に、制御回路１の構成を、図２を用いて説明する。
ＰＣ１は、出力電圧Ｖｏからの帰還信号を１次側に伝達する手段として一般的に用いられているフォトカプラである。制御回路１では、ＰＣ１を介して、Ｖｏ入力端子１及び２による出力電圧Ｖｏからの帰還信号が入力される。
ＣＶは帰還信号を生成するもので、内部の基準電圧Ｖｒｅｆと（一般的には抵抗分圧された）出力電圧Ｖｏとを比較し、その誤差に応じて１次側へ伝達する帰還信号の大きさが変わる。
また、制御回路１の出力端子は、Ｑ１ゲート出力端子とＱ２ゲート出力端子とであり、図１において、それぞれ、スイッチング素子Ｑ１とＱ２のゲート端子に接続される端子である。
【００２９】
図２の説明に戻り、また、制御回路１の内部には定電流源Ｉｒｅｆがあり、定電流源Ｉｒｅｆからの電流は抵抗Ｒ２とＲ３および抵抗Ｒ１とＰＣ１に流れ、抵抗Ｒ２とＲ３には、定電流源Ｉｒｅｆの電流からＰＣ１に流れる電流を引いた電流に応じた電圧降下が発生する。
また、抵抗Ｒ２とＲ３の接続点はコンパレータｃｏｍｐ１の＋入力端子に接続され、定電流源Ｉｒｅｆと抵抗Ｒ２の接続点はコンパレータｃｏｍｐ２の＋入力端子に接続されている。コンパレータｃｏｍｐ１とｃｏｍｐ２の−入力端子は発振器ＯＳＣ接続されている。ＯＳＣは内部で設定された一定の周期で鋸波を発生させる発振器である。
【００３０】
ＡＮＤ回路１の２つの入力端子にはコンパレータｃｏｍｐ１とｃｏｍｐ２との出力が入力されていて、ＡＮＤ回路１の出力端子はＱ１ゲート出力端子に接続されている。
ＡＮＤ回路２には、コンパレータｃｏｍｐ２の出力と、ＮＯＴ回路を介し反転されたコンパレータｃｏｍｐ１の出力とが入力されていて、ＡＮＤ回路２の出力端子はハイサイドドライバーＨＤを介してＱ２ゲート出力端子に接続されている。
【００３１】
次に、図３のタイミングチャートを用いて、図２の制御回路１の動作を説明する。
周期の初めには（図３のＴ３１の期間）、ＯＳＣの電圧は０Ｖであるのでコンパレータｃｏｍｐ１、コンパレータｃｏｍｐ２ともに＋入力端子の電圧が高くなりハイが出力されている。
そのためＡＮＤ回路１の入力端子は両方ハイとなり、ＡＮＤ回路１の出力であるＱ１ゲート出力端子にハイが出力される。一方ＡＮＤ回路２にはコンパレータｃｏｍｐ１の出力がＮＯＴ回路で反転されて入力されるため、ＡＮＤ回路２の出力であるＱ２ゲート出力端子はローとなっている。
【００３２】
その後ＯＳＣの電圧が徐々に増加し、コンパレータｃｏｍｐ１の＋入力端子の電圧を越える（図３のＴ３２の期間）と、コンパレータｃｏｍｐ１の出力がローとなり、ＡＮＤ回路１にローが入力されるため、ＡＮＤ回路１の出力であるＱ１ゲート出力端子はローとなる。
一方、ＮＯＴ回路の出力は反転してハイとなるため、ＡＮＤ回路２の出力はハイとなり、ハイサイドドライバーＨＤを介してＱ２ゲート出力端子はハイとなる。
【００３３】
その後さらにＯＳＣの電圧が上昇していき、コンパレータｃｏｍｐ２の＋入力端子の電圧を越える（図３のＴ３３の期間）と、コンパレータｃｏｍｐ２の出力はローとなり、ＡＮＤ回路２の出力がローとなりＱ２ゲート出力端子をローにする。このときＡＮＤ回路１の入力端子は両方ローとなり、Ｑ１のゲート出力端子はローのままとなる。
その後一定の周期に達すると、ＯＳＣの電圧は０Ｖになり、制御回路１は先と同じ動作を操り返す。
【００３４】
なお、Ｑ１ゲート出力端子およびＱ２ゲート出力端子のハイの出力が、それぞれ、スイッチング素子Ｑ１とＱ２とをオンとする入力となる。説明のため、Ｑ１ゲート出力端子およびＱ２ゲート出力端子において、ハイの出力の期間をオン期間として説明する。また、実施の形態においては、スイッチング素子Ｑ１およびＱ２のオンが、それぞれを駆動することである。
また、上記のＴ３１の期間がｔｏｎ１であり、Ｔ３２の期間ｔｏｎ２であり、Ｔ３３の期間がｔｏｆｆである。
【００３５】
また図３に示すように、重負荷時には２次側からの帰還信号が小さくＰＣ１に流れる電流が少なく、定電流源Ｉｒｅｆの電流の大部分が抵抗Ｒ２とＲ３に流れるため、コンパレータｃｏｍｐ１とｃｏｍｐ２との＋入力端子の電圧が高く、Ｑ１ゲート出力端子とＱ２ゲート出力端子とのオン期間が長くなる。
一方、負荷が軽くなり２次側からの期間信号が多くなると、ＰＣ１に流れる電流が増え、抵抗Ｒ２とＲ３に流れる電流が減るため、コンパレータｃｏｍｐ１とｃｏｍｐ２との＋入力端子の電圧が同じ割合で低くなる。
【００３６】
ゲート出力端子Ｑ１とゲート出力端子Ｑ２とのオン期間は、コンパレータｃｏｍｐ１とｃｏｍｐ２との＋入力端子の電圧に依存し、コンパレータｃｏｍｐ１とｃｏｍｐ２との＋入力端子の電圧が同じ割合で低くなるため、ゲート出力端子Ｑ１とゲート出力端子Ｑ２とのオン期間の比率を同じとすることが出来る。
このような制御をすることでゲート出力端子Ｑ２のオン期間とゲート出力端子Ｑ１のオン期間との比率は同じままに、１周期に対する比率を可変することができる。
そのため、制御回路１は、ｔｏｎ１とｔｏｎ２との比率を同じにしたまま、負荷に応じてｔｏｎ１とｔｏｎ２との合計の時間を可変とすることができる。また、ＯＳＣの１周期の時間は固定であるので、１周期からｔｏｎ１とｔｏｎ２との時間を引いた時間に等しいｔｏｆｆも可変となる。
【００３７】
（第１の実施形態の動作）
次に、第１の実施形態によるＡＣ−ＤＣコンバータの動作を、図４から図７を用いて説明する。
図４は、第１の実施形態によるＡＣ−ＤＣコンバータの波形を示す波形図である。図５は正弦波で変化する交流入力電圧がピーク値付近における、第１の実施形態によるＡＣ−ＤＣコンバータの動作を示す波形である。図６は正弦波で変化する交流入力電圧がゼロボルト付近の、第１の実施形態によるＡＣ−ＤＣコンバータの動作を示す波形である。また図７は、第１の実施形態によるＡＣ−ＤＣコンバータの軽負荷のときの動作を示す波形である。
【００３８】
図５は正弦波で変化する交流入力電圧がピーク値付近における、第１の実施形態によるＡＣ−ＤＣコンバータの動作を示す波形である。例えば、図４において、Ｐ１、Ｐ２、Ｐ３、Ｐ４に相当する期間における動作である。なお、負荷は重い場合である。
図５の説明に戻り、期間Ｉは、スイッチング素子Ｑ１及びＱ２がオフの状態の期間（ｔｏｆｆ）である。この期間においては、リアクトルＬ２に蓄積されていたエネルギによって、コンデンサＣ２（及び負荷）、トランスＴ１の２次巻線Ｎ２、ダイオードＤ２の経路で電流が流れ、エネルギを放出する。
【００３９】
期間ＩＩは、スイッチング素子Ｑ１がオン、スイッチング素子Ｑ２がオフのとき（ｔｏｎ１）である。この期間においては、トランスＴ１の１次巻線Ｎ１に入力交流電圧ＡＣを整流した電圧Ｖｉｎが印加され、２次巻線Ｎ２にはダイオードＤ２がオフする方向の電圧が発生する。また、トランスＴ１の１次巻線Ｎ１には電圧Ｖｉｎによって励磁電流が流れ、エネルギを蓄積する。
一方、リアクトルＬ２からコンデンサＣ２（負荷）、トランスＴ１の２次巻線Ｎ２、ダイオードＤ２の経路で流れていた電流は滅少し、リアクトルＬ２の蓄積エネルギはコンデンサＣ２（負荷）、ダイオードＤ３の経路になる。
【００４０】
期間ＩＩＩは、スイッチング素子Ｑ１がオフ、スイッチング素子Ｑ２がオンのとき（ｔｏｎ２）である。この期間においては、トランスＴ１の１次巻線Ｎ１にフライバック電圧が発生し、スイッチング素子Ｑ２を介してコンデンサＣ１を充電する。同時に２次巻線Ｎ２には、ダイオードＤ２をオンさせる電圧が発生し、リアクトルＬ２、コンデンサＣ２（負荷）、ダイオードＤ３の経路で流れていた電流は減少し、ダイオードＤ２、リアクトルＬ２およびコンデンサＣ２（負荷）の経路で電流が流れ、負荷に電流を供給すると共にリアクトルＬ２にエネルギを蓄積する。
【００４１】
トランスＴ１の１次巻線Ｎ１のフライバックエネルギの放出が終わると、１次巻線Ｎ１の電流がゼロになり、コンデンサＣ１の電圧が放電し、スイッチング素子Ｑ２を介して１次巻線Ｎ１に電流が流れる。図５においては、フライバックエネルギの放出が完了する前に、スイッチング素子Ｑ２がオフしている。
次に再び期間Ｉに戻り、スイッチング素子Ｑ１及びＱ２がオフになる。
以降、期間Ｉ、ＩＩ、ＩＩＩが繰り返される。
【００４２】
以上のように動作するので、トランスＴ１の１次巻線Ｎ１にはスイッチング素子Ｑ１がオンの期間ｔｏｎ１に、交流入力電圧を整流した電圧Ｖｉｎが印加され、スイッチング素子Ｑ２がオンの期間ｔｏｎ２に、コンデンサＣ１でクランプされた電圧が発生する。このため、コンデンサＣ１の電圧Ｖｃ１は、次の式により求められる値となる。
Ｖｃ１＝Ｖｉｎ×（ｔｏｎ１／ｔｏｎ２）
【００４３】
ここでコンデンサＣ１の静電容量を、交流入力電圧の周波数に基づいて発生するリプル電圧が十分小さくなる程度に選択すると、コンデンサＣ１の電圧Ｖｃ１は、交流入力電圧のピーク時の電圧が保持されるので、交流入力電圧のピーク電圧をＶｉｎｐとすると、コンデンサＣ１の電圧Ｖｃ１は次の式により求められる値となる。
Ｖｃ１＝Ｖｉｎｐ（ｔｏｎ１／ｔｏｎ２）
【００４４】
第１の実施形態では、スイッチング素子Ｑ１がオンの期間ｔｏｎ１とスイッチング素子Ｑ２がオンの期間ｔｏｎ２との比率が一定になるように制御するので、コンデンサＣ１の電圧Ｖｃ１は、交流入力電圧のピーク電圧Ｖｉｎｐにほぼ比例した電圧になる。
一方、トランスＴ１の２次巻線Ｎ２に発生した電圧は、ダイオードＤ２、Ｄ３、リアクトルＬ２、コンデンサＣ２で構成されたチョークインプット型の整流平滑回路で直流に変換するので、出力電圧Ｖｏは、スイッチング素子Ｑ２がオンの期間に２次巻線に発生する電圧の平均値となる。
【００４５】
つまり、出力電圧Ｖｏは、次の式により求められる値となる。
Ｖｏ＝Ｖｃ１×（Ｎ２／Ｎ１）×（ｔｏｎ２／Ｔ）
ここで、Ｎ２は２次巻線Ｎ２の巻数、Ｎ１は１次巻線Ｎ１の巻数、Ｔはスイッチング素子Ｑ１およびＱ２がスイッチング動作をする周期である。なお、周期Ｔは、ｔｏｎ１とｔｏｎ２とｔｏｆｆを加算した時間と一致する。
本発明では、スイッチング素子Ｑ２のオン期間ｔｏｎ２を、出力電圧Ｖｏに基づいて調整することが可能であるため、出力電圧Ｖｏを一定に制御することが出来る。    
【００４６】
図６は正弦波で変化する交流入力電圧がゼロボルト付近の、第１の実施形態によるＡＣ−ＤＣコンバータの動作を示す波形である。例えば、図４において、Ｚ１、Ｚ２、Ｚ３に相当する期間における動作である。なお、負荷は重い場合である。
図６の説明に戻り、図６のおいては図５に比較して、交流入力電圧からトランスＴ１の１次巻線に印加される電圧が低いので、スイッチング素子Ｑ１に流れる電流は少ない。このため、スイッチング素子Ｑ２がオンしたときのコンデンサＣ１の充電電流も少なくなり、直ちにコンデンサＣ１から放電電流が流れる。
この放電電流でトランスＴ１は励磁されるので、スイッチング素子Ｑ２がオフしたときに、スイッチング素子Ｑ１のボディダイオードを介して励磁エネルギが入力に回生される。このとき、トランスＴ１の２次巻線Ｎ２に逆方向の電圧が発生するので、リアクトルＬ２に蓄積されたエネルギはダイオードＤ３を介して放出される。
【００４７】
一方、コンデンサＣ１は交流入力電圧の１周期で電圧の低下が少なくなるように静電容量を選定しているので、コンデンサＣ１の電圧は、放電による電圧低下は少なく、再び、交流入力電圧がピーク値付近になった時に十分充電されるので、コンデンサＣ１の電圧変動は少ない。
つまり、交流入力電圧のゼロボルト付近においてもスイッチング素子Ｑ２のオン期間ｔｏｎ２に２次巻線Ｎ２に発生する電圧は、交流入力電圧のピーク付近と同じ電圧が発生するので、スイッチング素子Ｑ２のオン期間ｔｏｎ２が変化することなく出力を安定化することができる。
【００４８】
また、入力電流は、スイッチング素子Ｑ１がオンの期間ｔｏｎ１に、交流入力電圧から全波整流器ＤＢ、トランスＴ１の１次巻線Ｎ１、スイッチング素子Ｑ１、全波整流器ＤＢの経路で流れる。このときの入力電流は、交流入力電圧とトランスＴ１の１次巻線Ｎ１のインダクタンスによって決まる電流が流れる。
スイッチング素子Ｑ１のオン期間ｔｏｎ１はスイッチング素子Ｑ２のオン期間ｔｏｎ２と同じ比率に制御され、スイッチング素子Ｑ２のオン期間ｔｏｎ２はコンデンサＣ１の電圧変動に対して出力電圧を一定にするように制御される。
【００４９】
つまり、交流入力電圧に変動が無ければ、コンデンサＣ１の電圧Ｖｃ１は交流入力電圧のピーク電圧にほぼ比例する電圧で一定となり、スイッチング素子Ｑ２のオン期間ｔｏｎ２及び同じ比率で変化するスイッチング素子Ｑ１のオン期間ｔｏｎ１も一定になる。
つまり、交流入力電圧が正弦波で変化しても、コンデンサＣ１の電圧は変化しないのでスイッチング素子Ｑ１のオン期間ｔｏｎ１は一定となり、入力電流は、交流入力電圧の正弦波で変化する電圧に応じて変化する。
【００５０】
このため、入力電流は図４のＩｉｎに示すようになり、従来例の入力電流である図１７のＩ（ＡＣ）と比較すると、電流が流れている期間が長くなり、力率が改善される。
例えば、第１の実施形態の波形である図４において電流Ｉｉｎが流れている期間（Ｔ４０１からＴ４０４）は、従来のものの波形である図１７において電流Ｉ（ＡＣ）が流れている期間（Ｔ１７０１からＴ１７０４）より長い。
【００５１】
図５と図６を用いて説明したように、交流入力電圧の正弦波状のピーク付近またはゼロボルト付近での変化に対しても、第１の実施形態によるＡＣ−ＤＣコンバータは、出力電圧を安定化し、入力の力率を改善することが可能である。
【００５２】
図７は、第１の実施形態を軽負荷で動作させたときの波形図である。図７では、２次側のリアクトルＬ２はカットオフしているので、スイッチング素子Ｑ２のオン期間を短くして、２次側へ送るエネルギを制御し、出力電圧を調整する。
このときも、スイッチング素子Ｑ１のオン期間はスイッチング素子Ｑ１のオン期間に合わせて、同じ比率になるように制御されるので、コンデンサＣ１の電圧はほぼ同じ電圧に保たれる。
【００５３】
以上、図５と６および図７とを用いて説明したように、第１の実施形態では、負荷の大きさに関わらず、また、交流入力電圧の正弦波状の変化に対しても、コンデンサＣ１の電圧は一定に保たれるので、急激な負荷変動に対してはスイッチング素子Ｑ２のオン期間を調整することで十分に追従できる。また、入力の瞬時停電時にもコンデンサＣ１に蓄えられた電荷により一定期間出力を保持することができる。
【００５４】
また、第１の実施形態によるＡＣ−ＤＣコンバータは、スイッチング素子のオンオフ動作の際のサージ電圧がコンデンサＣ１或いはコンデンサＣ３で吸収されるので、ノイズの発生は少ない。また、吸収されたエネルギは、次の周期で２次側への電力伝達に再利用されるので、高効率になる。
【００５５】
（第２の実施形態）
次に、図８に本発明の第２の実施形態を示す。同図において図１の各部に対応する部分には同一の符号を付け、その説明を省略する。
第２の実施形態では、第１の実施形態の制御回路１に、更に入力電圧監視機能を持たせた制御回路２を用いる。制御回路２は、交流入力電圧の瞬時値を監視し、その瞬時値に基づいて、スイッチング素子Ｑ１のオン期間を制御する。
図８の説明にもどり、制御回路２には、制御回路１に設けられている端子に加えて、更に電圧入力端子を設ける。この電圧入力端子は、全波整流器ＤＢの正極性出力端に接続される。
【００５６】
図９は、図８の制御回路２の一例としての構成を説明する図である。同図において図２の各部に対応する部分には同一の符号を付け、その説明を省略する。
第１の実施形態の制御回路１では、コンパレータｃｏｍｐ１の＋入力端子は、抵抗Ｒ２と抵抗Ｒ３の接続点に接続され、コンパレータｃｏｍｐ２の＋入力端子は、定電流源Ｉｒｅｆと抵抗Ｒ２との接続点に接続されていた。
これに対して、第２の実施形態の制御回路２では、コンパレータｃｏｍｐ１の＋入力端子は、定電流源Ｉｒｅｆと抵抗Ｒ２との接続点に接続され、コンパレータｃｏｍｐ２の＋入力端子は加算器ＡＤＤの出力が接続されている。
【００５７】
なお、加算器ＡＤＤの入力端子には、乗算器ＭＵＬＴの出力と、定電流源Ｉｒｅｆと抵抗Ｒ２との接続点とが接続され、加算器ＡＤＤは、乗算器ＭＵＬＴの出力電圧と、定電流源Ｉｒｅｆと抵抗Ｒ２との接続点とのの電圧とが加算された電圧を出力する。
また、コンデンサＣ３の一端に抵抗Ｒ４とＲ５とが直列に接続される。乗算器ＭＵＬＴの入力端子には、抵抗Ｒ４とＲ５との接続点と、定電流源Ｉｒｅｆと抵抗Ｒ２との接続点とが接続される。つまり、乗算器ＭＵＬＴには、コンデンサＣ３の電圧（入力電圧）を抵抗Ｒ４とＲ５とにより分圧した電圧と、抵抗Ｒ２の電圧とが入力される。
【００５８】
なお、図９に波線Ａで囲まれる領域に示されるコンデンサＣ３は、図８に示すコンデンサＣ３である。説明のために、図８に示すコンデンサＣ３を、図９にも示している。
【００５９】
次に、制御回路２の動作を説明する。例えば、抵抗Ｒ４と抵抗Ｒ５とが、Ｒ４：Ｒ５＝１４０：１となるような分圧比とすると、コンデンサＣ３の電圧Ｖｃ３が１４０Ｖのとき、乗算器ＭＵＬＴには１Ｖが入力され、抵抗Ｒ２の電圧をＶｒ２とすると、乗算器ＭＵＬＴの出力はＶｒ２×１となり、加算器ＡＤＤによりコンパレータｃｍｏｐ１の＋入力端子には２×Ｖｒ２が入力されるので、Ｑ１とＱ２のオンＤｕｔｙ（比率）は１：１となり、コンデンサＣ１の電圧は１４０Ｖとなる。
また、Ｖｃ３＝３５０Ｖのときは、乗算器ＭＵＬＴには２．５Ｖが入力され、乗算器ＭＵＬＴの出力はＶｒ２×２．５となり、加算器ＡＤＤによりコンパレータｃｍｏｐ１の＋入力端子には３．５×Ｖｒ２が入力されるので、Ｑ１とＱ２のオンＤｕｔｙは１：２．５となるのでＣ１の電圧は３５０×１／２．５＝１４０Ｖとなる。
つまり、入力電圧であるＶｃ３の入力変動があってもコンデンサＣ１の電圧を一定に保つことができる。
【００６０】
このように制御をすると、入力電圧の変動に合わせてＱ２のオン期間が変化し出力電圧が変動するが、出力電圧からの帰還信号の量が変わりＰＣ１に流れる電流も変化するので、１周期に対するＱ２のオン期間の比率が一定になるように制御し、出力電圧Ｖｏが一定に保たれる。
【００６１】
図１０は、図９の制御回路２の動作を説明するフローチャート図である。図１０に示すように、入力電源を監視することにより、入力電源の電圧が低い場合と高い場合において、ｔｏｎ１とｔｏｎ２との比率を変えることが可能である。
【００６２】
第１の実施形態ではスイッチング素子Ｑ１及びＱ２のオン期間の比率が一定になるように制御していたので、交流入力電圧の変動に応じてコンデンサＣ１の電圧が変化したが、第２の実施形態では、交流入力電圧が高いときはスイッチング素子Ｑ１のオン期間に対するスイッチング素子Ｑ２のオン期間の比率を上げ、交流入力電圧が低いときはスイッチング素子Ｑ１のオン期間に対するスイッチング素子Ｑ２のオン期間の比率を下げるように動作させ、コンデンサＣ１の電圧を一定に保つことができる。
【００６３】
そのため、出力電圧の安定度が増すと共に、コンデンサＣ１の電圧を低く設定でき、コンデンサＣ１、スイッチング素子Ｑ１、Ｑ２の耐圧を低く抑えることができる。
なお、第２の実施形態で制御回路２は交流入力電圧ではなく、コンデンサＣ１の電圧を監視しても、同様の効果がある。
コンデンサＣ１の電圧を監視する方法としては、直接コンデンサＣ１の両端電圧を検出するほかに、第２の１次巻線等を設け、スイッチング素子Ｑ２のオン期間に第２の１次巻線に発生する電圧、つまりコンデンサＣ１の電圧に比例した電圧を制御回路２に入力して、コンデンサＣ１の電圧が一定になるようにスイッチング素子Ｑ1とスイッチング素子Ｑ２のオン期間の比率を調整する方法がある。
【００６４】
（第３の実施形態）
次に図１１を用いて、本発明の第３の実施形態を説明する。同図において図８の各部に対応する部分には同一の符号を付け、その説明を省略する。
第３の実施形態は、第２の実施形態に対し、トランスＴ１の第１の２次巻線Ｎ２とダイオードＤ２との接続点に一端を接続し、他端にダイオードＤ３を接続した第２の２次巻線Ｎ３を追加する。第１の２次巻線Ｎ２と第２の２次巻線Ｎ３とは、同じ巻数で極性が逆になるように直列に接続される。なお、リアクトルＬ２は設けられていない。
なお、第１の２次巻線Ｎ２と第２の２次巻線Ｎ３とで極性が逆とは、巻き方が逆ということである。
【００６５】
次に、第３の実施形態の構成をより詳細に説明する。図１１の第３の実施形態は、図８の第２の実施形態において、２次側回路のみが異なる。
第３の実施形態の２次側回路においては、トランスＴ１の第１の２次巻線Ｎ２の一端とダイオードＤ２のアノード端子とが接続される。トランスＴ１の第１の２次巻線Ｎ２の一端とダイオードＤ２のアノード端子との接続点に、トランスＴ１の第２の２次巻線Ｎ３の一端が接続される。トランスＴ１の第２の２次巻線Ｎ３の他端に、ダイオードＤ３のアノード端子が接続される。
【００６６】
また、ダイオードＤ２のカソード端子とダイオードＤ３のカソード端子とが、コンデンサＣ２の一端に接続される。
トランスＴ１の第１の２次巻線Ｎ２の他端がコンデンサＣ２の他端に接続される。トランスＴ１の第１の２次巻線Ｎ２と第２の２次巻線Ｎ３は互いに疎結合に巻かれるので、トランスＴ１の第１の２次巻線Ｎ２の他端とコンデンサＣ２の他端との間に、等価的に漏れインダクタンスＬｒ２が接続されることになる。
なお、漏れインダクタンスＬｒ２は、説明のために明示的に図示してあるものである。
【００６７】
第３の実施形態のトランスＴ１は、例えば、図１２に示すように巻かれる。すなわち、第１の２次巻線Ｎ２は、１次巻線Ｎ１、第２の２次巻線Ｎ３とは異なるコアの脚に巻く。
このように巻かれたトランスＴ１は、１次巻線Ｎ１と第１の２次巻線Ｎ２が疎結合になり、漏れインダクタンスＬｒ２ができる。この漏れインダクタンスＬｒ２は第２の実施形態のリアクトルＬ２と同じ作用をする。
スイッチング素子Ｑ１がオフでスイッチング素子Ｑ２がオンのときは、ダイオードＤ２はオンで、ダイオードＤ３はオフになるように各２次巻線に電圧が発生し、第１の２次巻線からダイオードＤ２、コンデンサＣ２、漏れインダクタンスＬｒ２の経路で電流が流れ、漏れインダクタンスＬｒ２は第２の実施形態のリアクトルＬ２と同じ働きになる。
【００６８】
また、スイッチング素子Ｑ１がオン、スイッチング素子Ｑ２がオフのときは、ダイオードＤ２がオフするように第１の２次巻線Ｎ２に電圧が発生し、ダイオードＤ２の経路の電流は流れなくなる。
また、第１の２次巻線Ｎ２と第２の２次巻線Ｎ３の間は、互いに逆極性で同じ電圧が発生するので、互いに打ち消しあい、何も作用しない。
そこで、漏れインダクタンスＬｒ２に蓄積されたエネルギが、第１の２次巻線Ｎ２、第２の２次巻線Ｎ３、ダイオードＤ３、コンデンサＣ２の経路で放出されて電流が流れる。
漏れインダクタンスＬｒ２は、第２の実施形態のＬ２と同じ作用をするので、図１１に示す第３の実施形態においても、第２の実施形態と同じ効果がある。
【００６９】
（第４の実施形態）
次に、図１３を用いて本発明の第４の実施形態を説明する。同図において図８の各部に対応する部分には同一の符号を付け、その説明を省略する。
図１３の第４の実施形態において、図８の第２の実施形態と異なる点は、第２の２次巻線Ｎ３を第１の２次巻線Ｎ２と互いに同極になるように直列に接続し、接続点とは異なる両端子にダイオードＤ２、Ｄ３を接続して、両波整流回路を構成し、また、トランスＴ１の１次巻線に直列にリアクトルＬr１を設けた点である。なお、１次巻線Ｎ１と第１の２次巻線Ｎ２及び第２の２次巻線Ｎ３とを疎結合とし、生じた漏れインダクタンスをリアクトルＬｒ１としても良い。図１３では漏れインダクタンスをＬｒ１とする。
なお、第２の２次巻線Ｎ３を第１の２次巻線Ｎ２と互いに同極になるように直列に接続するとは、第２の２次巻線Ｎ３と第１の２次巻線Ｎ２との巻き方が同じということである。
【００７０】
次に、第４の実施形態の構成をより詳細に説明する。図１３の第４の実施形態は、図８の第２の実施形態に対して、２次側回路が異なり、また、１次側回路においてトランスＴ１に、漏れインダクタンスＬｒ１がある点が異なる。
第４の実施形態の１次側回路においては、コンデンサＣ１の一端とトランスＴ１の第１の１次巻線Ｎ１の一端とが、漏れインダクタンスＬｒ１を介して接続される。
【００７１】
第４の実施形態の２次側回路においては、トランスＴ１の第１の２次巻線Ｎ２の一端とトランスＴ１の第２の２次巻線Ｎ３の一端とが接続される。
トランスＴ１の第１の２次巻線Ｎ２の他端には、ダイオードＤ２のアノード端子が接続される。トランスＴ１の第２の２次巻線Ｎ３の他端には、ダイオードＤ３のアノード端子が接続される。
ダイオードＤ３のカソード端子とダイオードＤ２のカソード端子とが、コンデンサＣ２の一端に接続される。
トランスＴ１の第１の２次巻線Ｎ２とトランスＴ１の第２の２次巻線Ｎ３との接続点が、コンデンサＣ２の他端に接続される。
【００７２】
このように構成された第４の実施形態においては、スイッチング素子Ｑ１がオン、スイッチング素子Ｑ２がオフの場合、漏れインダクタンスＬｒ１及び１次巻線Ｎ１に交流入力電圧を整流した電圧が印加され、励磁電流が流れる。
このとき、第１の２次巻線Ｎ２には、ダイオードＤ２をオンする方向に電圧が発生し出力される。１次巻線には第１の２次巻線Ｎ２に発生した電圧の巻数比倍の電圧が１次巻線に発生し、交流入力電圧を整流した電圧と１次巻線Ｎ１の電圧との差の電圧が漏れインダクタンスＬｒ１に印加され、漏れインダクタンスＬｒ１で制限された電流が２次側に伝達するので、第１の２次巻線Ｎ２から、ダイオードＤ２、コンデンサＣ２（負荷）へ流れる。
【００７３】
一方、スイッチング素子Ｑ１がオフ、スイッチング素子Ｑ２がオンすると、１次巻線Ｎ１及び漏れインダクタンスＬｒ１に蓄積された励磁エネルギ放出され、スイッチング素子Ｑ２を介してコンデンサＣ１を充電する。
１次巻線Ｎ１及び漏れインダクタンスＬｒ１に蓄積された励磁エネルギ放出が完了すると、コンデンサＣ１の電圧によって、スイッチング素子Ｑ２、１次巻線Ｎ１、漏れインダクタンスＬｒ１の経路で、コンデンサＣ１の電圧を漏れインダクタンスＬｒ１で制限した電流が流れ、トランスＴ１を励磁する。このとき、第２の２次巻線Ｎ３にはダイオードＤ３をオンにする方向に電圧が発生する。
１次巻線Ｎ１には第２の２次巻線Ｎ３に発生した電圧の巻数比倍の電圧が１次巻線Ｎ１に発生し、コンデンサＣ１の電圧と１次巻線Ｎ１の電圧の差の電圧が漏れインダクタンスＬｒ１に印加され、漏れインダクタンスＬｒ１で制限した電流が２次側に伝達するので、ダイオードＤ３、コンデンサＣ２（負荷）の経路で電流が流れる。
【００７４】
図１４は、交流入力電圧がピーク値付近での、図１３の第４の実施形態によるＡＣ−ＤＣコンバータの動作を示す波形図である。
図１４に示すように、交流入力電圧がピーク値付近では、入力電圧が大きいので、Ｑ１がオンしたときに、ダイオードＤ２から出力される電流が負荷に供給する量が大きくなる。このときの励磁電流も大きいのでコンデンサＣ１も十分に充電される。
【００７５】
図１５は、交流入力電圧がゼロボルト付近での、図１３の第４の実施形態によるＡＣ−ＤＣコンバータの動作を示す波形図である。
図１５に示すように、交流入力電圧がゼロボルト付近では、入力電圧が小さいので、Ｑ１がオンした時にダイオードＤ２から負荷に供給される電流は少なく、Ｑ２がオンしたときに、Ｃ１の電圧によってＤ３から負荷に供給される電流が多くなる。
【００７６】
第４の実施形態においても、スイッチング素子Ｑ１のオン期間とスイッチング素子Ｑ２のオン期間の比率を制御することで、コンデンサＣ１の電圧を調整でき、スイッチング素子Ｑ１のオン期間とスイッチング素子Ｑ２のオン期間を変える事で出力電圧を調整することができる。
【００７７】
第４の実施形態によると、スイッチング素子Ｑ１及びＱ２がオンの期間に電力を負荷へ伝達するので、コンデンサＣ１へ蓄えるエネルギが少なくてよい。このため、コンデンサＣ１の容量を小さくすることができる。
また、１次巻線のインダクタンスを大きくしてトランスＴ１の励磁電流を減らし効率を向上することができる。
２次側は両波整流になるため、サージ電圧が例えばダイオードＤ２に印加されても、もう一方の第２の２次巻線Ｎ３、コンデンサＣ２で出力電圧にクランプされるので、Ｄ２に印加されるサージ電圧は低く抑えられので、耐圧を低くすることができる。
【００７８】
次に、図２に説明した制御回路１とは構成が異なる第２の制御回路１の構成を、図１９を用いて説明する。同図において図２の各部に対応する部分には同一の符号を付け、その説明を省略する。
なお、説明のため、図２の制御回路１を第１の制御回路１、図１９の制御回路１を第２の制御回路１として説明する。なお、第２の制御回路１が適応される構成は、図１の第１の実施形態の構成と同一である。
【００７９】
図２の第２の実施例の制御回路１では、フォトカプラＰＣ１の出力は、抵抗Ｒ1を介して定電流源Ｉｒｅｆと抵抗Ｒ２の接続点に接続されていたが、図１９の第２の制御回路１ではフォトカプラＰＣ１の出力は発振器ＯＳＣに接続されている。フォトカプラＰＣ１の出力は発振器ＯＳＣの内部で周期Ｔを決定する基準電源Ｖｒｅｆ２（図示せず）を生成する定電流源に変換される。
【００８０】
図２０に第２の制御回路１の動作であるタイミングチャートを示す。Ｑ１ゲート出力およびＱ２ゲ−ト出力が出力されるタイミングは、図３を用いて説明した第１の制御回路１と同じなので説明は省略する。
【００８１】
また図３では図示は省略したが、発振器ＯＳＣの内部には周期Ｔを決定する基準電源Ｖｒｅｆ２が設けられていて、発振器ＯＳＣの出力は予め設定された所定の単位時間あたりの増加量で増加し、発振器ＯＳＣの出力が基準電源Ｖｒｅｆ２の電圧に達すると、発振器ＯＳＣの出力はリセットされ、再度、発振器ＯＳＣの出力はリセットされた電圧から予め設定された所定の単位時間あたりの増加量で増加する。以上の動作により、発振器ＯＳＣの１周期が決定されている。
また、図３の第１の制御回路１では基準電源Ｖｒｅ２は一定の電圧であったが、図１９の第２の制御回路１では、フォトカプラＰＣ１に流れる電流により基準電源Ｖｒｅｆ２が可変される。またコンパレータｃｏｍｐ１、コンパレータｃｏｍｐ２の＋入力端子に入力される電圧は常に一定なので、Ｑ１ゲート出力及びＱ２ゲート出力の出力がオンである期間は常に一定となる。
【００８２】
図２０に示すうように、第２の制御回路１は、重負荷時は、二次側からの帰還信号が小さく、フォトカプラＰＣ１に流れる電流が少なく、基準電源Ｖｒｅｆ２の電圧は低く設定される。そのため周期Ｔは短く、１周期Ｔに対するＱ２ゲート出力のオン期間ｔｏｎ２のデューティが大きく、二次側へ伝達する電力が大きくなる。
一方、軽負荷時には二時側からの帰還信号が大きくなり、フォトカプラＰＣ１に流れる電流が増加し、Ｖｒｅｆ２の電圧が高く設定される。そのため周期Ｔが長くなり、１周期Ｔに対するＱ２のオン期間ｔｏｎ２のデューティが小さくなり、二次側へ伝達する電力量を減らすことができる。
【００８３】
またＱ１ゲート出力のオン期間は常に一定であるので、Ｑ１ゲート出力のオン期間にトランスＴ１の１次巻線を通して流れる励磁電流は、交流入力電圧を整流した電圧Ｖｉｎに比例した電流となり、第１の制御回路１と同様に力率を改善することができる。
第２の制御回路１は、第１の制御回路１を変形した回路構成となっているが、図９の制御回路２のように、交流入力電圧の瞬時値に応じてスイッチング素子Ｑ１のオン期間ｔｏｎ１とスイッチング素子Ｑ２のオン期間ｔｏｎ２の比率を変える制御方式に適用しても同様の効果が得られる。
【００８４】
以上、この発明の実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
なお、上記に説明した本発明は、スイッチング電源に適応可能である。
【産業上の利用可能性】
【００８５】
本発明は、ＡＣ−ＤＣコンバータに用いて好適である。
【図面の簡単な説明】
【００８６】
【図１】この発明の第１の実施形態によるＡＣ−ＤＣコンバータの構成を示す構成図である。
【図２】図１の制御回路１の構成を示す構成図である。
【図３】図２の制御回路１の動作を示すタイミングチャートである。
【図４】図１の第１の実施形態によるＡＣ−ＤＣコンバータの波形を示す波形図である。
【図５】図１の第１の実施形態によるＡＣ−ＤＣコンバータの第１の動作を示す波形図である。
【図６】図１の第１の実施形態によるＡＣ−ＤＣコンバータの第２の動作を示す波形図である。
【図７】図１の第１の実施形態によるＡＣ−ＤＣコンバータの第３の動作を示す波形図である。
【図８】この発明の第２の実施形態によるＡＣ−ＤＣコンバータの構成を示す構成図である。
【図９】図８の制御回路１の構成を示す構成図である。
【図１０】図９の制御回路１の動作を示すタイミングチャートである。
【図１１】この発明の第３の実施形態によるＡＣ−ＤＣコンバータの構成を示す構成図である。
【図１２】図１１のトランスＴ３の構造を説明する説明図である。
【図１３】この発明の第４の実施形態によるＡＣ−ＤＣコンバータの構成を示す構成図である。
【図１４】図１３の第４の実施形態によるＡＣ−ＤＣコンバータの第１の動作を示す波形図である。
【図１５】図１３の第４の実施形態によるＡＣ−ＤＣコンバータの第２の動作を示す波形図である。
【図１６】従来の第１のＡＣ−ＤＣコンバータの構成図である。
【図１７】従来の第１のＡＣ−ＤＣコンバータの動作を示す波形図である。
【図１８】従来の第２のＡＣ−ＤＣコンバータの構成図である。
【図１９】図１の制御回路１の第２の構成を示す構成図である。
【図２０】図１９の第２の制御回路１の動作を示すタイミングチャートである。
【符号の説明】
【００８７】
ＡＣ  交流入力電圧
ＤＢ  全波整流器
Ｃ１、Ｃ２、Ｃ３  コンデンサ
Ｑ１、Ｑ２  スイッチング素子
Ｔ１  トランス
Ｌ２  リアクトル
Ｄ２、Ｄ３  ダイオード
【図１】
2008061349.tif 000003
【図２】
2008061349.tif 000004
【図３】
2008061349.tif 000005
【図４】
2008061349.tif 000006
【図５】
2008061349.tif 000007
【図６】
2008061349.tif 000008
【図７】
2008061349.tif 000009
【図８】
2008061349.tif 000010
【図９】
2008061349.tif 000011
【図１０】
2008061349.tif 000012
【図１１】
2008061349.tif 000013
【図１２】
2008061349.tif 000014
【図１３】
2008061349.tif 000015
【図１４】
2008061349.tif 000016
【図１５】
2008061349.tif 000017
【図１６】
2008061349.tif 000018
【図１７】
2008061349.tif 000019
【図１８】
2008061349.tif 000020
【図１９】
2008061349.tif 000021
【図２０】
2008061349.tif 000022