(57)【要約】【課題】低コストで安定的に高速で記録が可能なヘッド基板を提供することである。【解決手段】ヘッド基板に、その長手方向に沿って細長いインク供給口と、そのインク供給口に沿ってインクを吐出して記録を行なう複数の記録素子と、これら記録素子の配列方向に沿って、複数の記録素子を駆動する複数の駆動素子とを設ける。また、複数の駆動素子の配列方向に沿って、複数の駆動素子を複数のブロックに分割し、各ブロックに属する駆動素子を時分割駆動する論理回路を設ける。さらに、複数の駆動素子の配列方向に沿って、各ブロックに対応して前記論理回路にデータを供給する複数のシフトレジスタを設ける。そして、複数のシフトレジスタ間に、これらシフトレジスタにデータを入力するために用いるクロック信号をバッファするバッファ回路と設け、このバッファ回路を介してクロック信号を複数のシフトレジスタに供給する。【選択図】  図４
2008142897.tif 000002
【特許請求の範囲】
【請求項１】
予め定められた方向に沿って設けられたインク供給口と、前記インク供給口の長手方向に沿って配列され、前記インク供給口から供給されたインクを吐出して記録を行なう複数の記録素子と、前記複数の記録素子の配列方向に沿って設けられ、前記複数の記録素子を駆動する複数の駆動素子と、前記複数の駆動素子の配列方向に沿って設けられ、前記複数の駆動素子を複数のブロックに分割し、各ブロックに属する複数の駆動素子を時分割駆動する論理回路とを有したヘッド基板であって、
前記複数の駆動素子の配列方向に沿って、前記各ブロックに対応して設けられ、前記論理回路にデータを供給する複数のシフトレジスタと、
前記複数のシフトレジスタ間に配置され、前記複数のシフトレジスタにデータを入力するために用いるクロック信号をバッファするバッファ回路とを有し、
前記バッファ回路を介して前記クロック信号が前記複数のシフトレジスタに供給されることを特徴とするヘッド基板。
【請求項２】
前記複数のシフトレジスタ各々は、前記クロック信号と前記クロック信号の論理を反転させた反転クロック信号とにより動作することを特徴とする請求項１に記載のヘッド基板。
【請求項３】
前記バッファ回路は、
入力されるクロック信号を反転して該バッファ回路が担当するシフトレジスタにクロック信号を供給する第１のインバータと、
前記入力されるクロック信号を反転して次段のシフトレジスタにクロックを供給する第２のインバータとを有することを特徴とする請求項１又は２に記載のヘッド基板。
【請求項４】
前記バッファ回路は前記複数のシフトレジスタ各々の間に配置されることを特徴とする請求項１乃至３のいずれか１項に記載のヘッド基板。
【請求項５】
前記バッファ回路は前記複数のシフトレジスタに関し、２つ以上のシフトレジスタの間隔をおいて配置され、該バッファ回路が前記２つ以上のシフトレジスタに対してクロック信号を供給することを特徴とする請求項１乃至３のいずれか１項に記載のヘッド基板。
【請求項６】
前記複数のシフトレジスタ各々に対応したラッチ回路と、
前記ラッチ回路に対して前記第１のインバータが有する信号転送遅延時間と同等の遅延時間を有する遅延回路とを有することを特徴とする請求項３に記載のヘッド基板。
【請求項７】
前記複数のシフトレジスタのゲート容量及び配線容量、抵抗が全て等しいことを特徴とする請求項１乃至６のいずれか１項に記載のヘッド基板。
【請求項８】
前記複数の記録素子各々はインクを吐出するために利用される熱エネルギーを発生する電気熱変換素子であることを特徴とする請求項１乃至７のいずれか１項に記載のヘッド基板。
【請求項９】
請求項１乃至８のいずれか１項に記載のヘッド基板を用いた記録ヘッド。
【請求項１０】
請求項９に記載の記録ヘッドと、該記録ヘッドに供給するためのインクを収容したインクタンクとを一体化したヘッドカートリッジ。
【請求項１１】
請求項９に記載の記録ヘッド又は請求項１０に記載のヘッドカートリッジを搭載した記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はヘッド基板、記録ヘッド、ヘッドカートリッジ、及び記録装置に関する。本発明は、特に、記録に必要な熱エネルギーを発生する電気熱変換素子とそれを駆動する駆動回路を同一基板上に形成したヘッド基板、そのヘッド基板を用いた記録ヘッド、その記録ヘッドを用いたヘッドカートリッジ、及び記録装置に関するものである。
【背景技術】
【０００２】
インクジェット記録装置は記録信号に応じて記録ヘッドの微細な複数のノズルからインクを吐出して記録媒体に画像を記録するように構成されており、用紙などの記録媒体に非接触記録が可能で、カラー化が容易、静粛性に富んでいる等の利点がある。
【０００３】
ここでは、熱エネルギーを利用して記録を行うインクジェット記録ヘッド（以下、記録ヘッド）を例に挙げて説明する。この記録ヘッドは記録素子としてインク液滴を吐出する吐出口と、この吐出口に連通する部位に抵抗体などで構成される発熱素子（ヒータ）を設けている。そして、この発熱素子に電流を印加し、発熱させインクを発泡させインク液滴を吐出させ記録を行う。このような記録ヘッドは多数の吐出口、発熱素子（ヒータ）を高密度に配置することが容易であり、これにより高精細な記録画像を得ることができる。
【０００４】
図１１は従来の記録ヘッドの回路構成を示すブロック図である。
【０００５】
また、図１２は図１１に示す記録ヘッドのレイアウト概略を示す図である。
【０００６】
このような記録ヘッドで高速に記録を行うためには、できるだけ多くの数のヒータ１１０を同時駆動することが望ましい。しかしながら、電源電圧（ＶＨ）を印加する配線１０７を介した電流の供給能力に制限があることや、電流が増大することで配線の寄生抵抗による電圧降下が増大し所望のエネルギーをヒータ１１０に供給できない。このため、同時駆動できるヒータ１１０の数は制限される。このため、複数のヒータ１１０をＭ個のブロック（ＢＬＫ：１〜Ｍ）に分割し、各ブロック内のヒータ１１０が同時駆動しないように時間をずらして駆動し瞬間的に流れる電流の最大値を押えている。
【０００７】
このような駆動を行う回路構成の代表的な例が特許文献１に開示されている。
【０００８】
特許文献１では、Ｍ×Ｎ個のヒータをＭ個づつＮ回に分けて、時分割駆動する場合、Ｍ個のデータを格納するレジスタの出力（ＤＡＴＡ）１１３とＮ個のデコーダ信号（ＢＬＥ）１１２の出力との論理積により任意のヒータを選択するマトリックス駆動を行う。この構成により回路規模を縮小することができ、時間的にデータを分割して転送するため、誤動作が少ない利点がある。
【０００９】
この記録ヘッドでは、画像データに応じたデータ信号（ＤＡＴＡ）１０３がクロック信号（ＣＬＫ）１０１、反転クロック信号（ＣＬＫＢ）１０２のタイミングに同期して２つのシフトレジスタにシリアル転送される。その２つのシフトレジスタとは、Ｍビットのシフトレジスタ１０５ａと、数ビットのシフトレジスタ１０５ｂである。データ信号（ＤＡＴＡ）１０３のはじめのＭビットはそのデータに応じたＤＡＴＡ信号をＭビットのシフトレジスタ１０５ａに対応したＭビットのラッチから出力する。データ信号の残りのビットはデコーダ１０６によりデコードされたＮビットのＢＬＥ信号をラッチ信号が“Ｈ”になったタイミングで出力する。Ｎ本あるＢＬＥ信号１１２は同時に２本が“Ｈ”になることはなく１本のみが“Ｈ”となる。
【００１０】
ＢＬＥが“Ｈ”である１本のデコーダ線に共通に接続され、Ｍ個のＤＡＴＡ信号が“Ｈ”となった信号線に接続されたＡＮＤ回路１１４によって駆動するヒータが選択される。選択されたヒータはヒートイネーブル信号（ＨＥ）信号に従い電流が流れヒータ１１０が駆動される。
【００１１】
以上のような動作を順次Ｎ回繰り返すことで、Ｍ×Ｎ個のヒータをＭ個ずつのヒータをＮ回のタイミングで時分割駆動することで全て選択することができる。
【００１２】
このような駆動方式の記録ヘッドを用いて更なる高速高画質の記録ヘッドを構成するための一つの方法としてヒータ数を増やし、さらにヒータ密度を増加させることが挙げられる。
【００１３】
しかし、ヒータ数を増加させるとそれらを駆動する信号を入力するためのシフトレジスタ１０５ａ、１０５ｂ、デコーダ１０６のいずれか、もしくは両方のビット数を増やす必要がある。
【００１４】
これらの回路の増加により基板端部のレイアウト面積は増加するため基板面積は増加し、ウエハ一枚あたりの基板取り個数が減少し、基板一枚あたりのコストが上昇してしまう。
【００１５】
このような問題に対応するための回路構成が、特許文献２に開示されている。
【００１６】
これによるとＭビットの記録データを保持するシフトレジスタとラッチ１０５ｂを１ビット単位のシフトレジスタ毎に各ブロックのロジック回路に隣接して配置する。これにより基板面積を増やすことなくヒータ数の増加に対応でき、高速高画質化を達成することができる。
【００１７】
このような記録装置で使用されている記録ヘッドの素子基板の回路構成を図１３に、そのレイアウトについて図１４に示す。
【００１８】
このような回路によれば、従来の構成ではデータ配線が通っていた領域に１ブロック分のシフトレジスタ１０５ｂ−ｉ（ｉ＝１，Ｍ）を１ビット毎に各ブロックの配置位置の近傍に対応して配置している。このことで基板の長手方向と交差する方向での基板の幅を増加させることなく数多くのヒータを駆動できる回路構成にすることができる。
【００１９】
この他に高画質化のための技術として特許文献３、特許文献４等が開示されている。
【００２０】
これによればヒータに流れる電流値、電圧値を一定にし、インクに与える吐出エネルギーを全てのヒータにおいて一定にすることができる。
【００２１】
これらの回路を使えばインク吐出の安定化ができ、インク液滴量のバラツキも低減されるため、より高画質が達成することができる。
【００２２】
また、インクジェット記録装置には高速高画質低コスト化が求められており、その記録ヘッドは従来以上の数のヒータを高速に駆動することを求められている。
【００２３】
また、コストを上げずに、つまり基板面積を増やすことなく従来以上の数のヒータを駆動するためには図１４に示したようなヒータアレイ１１０ａ、１１０ｂと平行にシフトレジスタ１０５ｂ−ｉ（ｉ＝１，Ｍ）を配置する構成が必要となる。
【特許文献１】特開平９−３２７９１４号公報
【特許文献２】特開２００５−１９９７０３号公報
【特許文献３】特開２００１−２７７５１６号公報
【特許文献４】特開２００４−１８１６７９号公報
【発明の開示】
【発明が解決しようとする課題】
【００２４】
しかしながら上記構成を採用するとシフトレジスタ１０５ｂ−ｉ（ｉ＝１，Ｍ）の動作速度を制御するクロック信号（ＣＬＫ，ＣＬＫＢ）の配線をヘッド基板の長手方向に長くなってしまう。このため、特に、記録幅が１インチを超すような長尺ヘッドの場合、このブロック信号の配線の抵抗や寄生容量が大きくなる。このため信号波形が鈍り、従来の代表的な構成である図１２と比較するとシフトレジスタ１０５ｂ−ｉ（ｉ＝１，Ｍ）の動作速度は低下し、高速駆動が困難となる。
【００２５】
また、クロック信号の配線３０２を長く引き回すことは配線抵抗や配線寄生容量による信号波形が鈍るだけでなく、ヘッド基板の上層もしくは下層を通る信号配線とのクロストークなどによりノイズ等の影響を受けやすくなることにつながる。その結果、シフトレジスタ１０５ｂ−ｉ（ｉ＝１，Ｍ）の誤動作を招く可能性がある。
【００２６】
また、クロック信号の配線３０２を長く引き回してシフトレジスタを駆動するためには基板端部に大容量のバッファ３０１を配置する必要がある。バッファ３０１のサイズは配線距離が長ければ長いほど、駆動シフトレジスタ数が多ければ多いほど大容量にする必要があり、これがヘッド基板面積を増やす要因の一つとなる。
【００２７】
特に、特許文献３、特許文献４等で開示されているような回路を搭載する場合、これら回路はヘッド基板端部に配置する場合が多くバッファ３０１のサイズが大きいとこれらの回路の配置の大きな妨げとなる。
【００２８】
本発明は上記従来例に鑑みてなされたもので、低コストで安定的に高速で記録が可能なヘッド基板を提供することを目的としている。また、そのヘッド基板を用いた記録ヘッド、ヘッドカートリッジ、及び記録装置を提供することも目的としている。
【課題を解決するための手段】
【００２９】
上記目的を達成するために本発明のヘッド基板は、以下のような構成からなる。
【００３０】
即ち、予め定められた方向に沿って設けられたインク供給口と、前記インク供給口の長手方向に沿って配列され、前記インク供給口から供給されたインクを吐出して記録を行なう複数の記録素子と、前記複数の記録素子の配列方向に沿って設けられ、前記複数の記録素子を駆動する複数の駆動素子と、前記複数の駆動素子の配列方向に沿って設けられ、前記複数の駆動素子を複数のブロックに分割し、各ブロックに属する複数の駆動素子を時分割駆動する論理回路とを有したヘッド基板であって、前記複数の駆動素子の配列方向に沿って、前記各ブロックに対応して設けられ、前記論理回路にデータを供給する複数のシフトレジスタと、前記複数のシフトレジスタ間に配置され、前記複数のシフトレジスタにデータを入力するために用いるクロック信号をバッファするバッファ回路とを有し、前記バッファ回路を介して前記クロック信号が前記複数のシフトレジスタに供給されることを特徴とする。
【００３１】
また他の発明によれば、上記構成のヘッド基板を用いた記録ヘッドを備える。
【００３２】
さらに他の発明によれば、上記記録ヘッドとその記録ヘッドに供給するインクを収容したインクタンクとを一体化したヘッドカートリッジを備える。
【００３３】
またさらに他の発明によれば、上記記録ヘッド又はヘッドカートリッジを搭載した記録装置を備える。
【発明の効果】
【００３４】
従って本発明によれば、シフトレジスタを駆動するクロック信号を安定的に供給転送することができるという効果がある。これにより、記録幅が長く多数の記録素子を駆動するために大容量のシフトレジスタを動作させることが必要な記録ヘッドにおいても高速に安定してそのシフトレジスタを駆動できる。
【００３５】
また、複数のシフトレジスタ間にクロック信号をバッファするバッファ回路を設けることにより、クロック配線を長く引き回すときに必要となる場合でも、従来はヘッド基板の端部に設けていたバッファの容量を削減することができる。これにより、ヘッド基板をより効率的に用いることができ、その結果、ヘッド基板のレイアウト面積を削減することができ、ヘッド基板の生産コストの低減に資することになる。
【発明を実施するための最良の形態】
【００３６】
以下添付図面を参照して本発明の好適な実施例について、さらに具体的かつ詳細に説明する。なお、既に説明した部分には同一符号を付し重複説明を省略する。
【００３７】
なお、この明細書において、「記録」（「プリント」という場合もある）とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わない。また人間が視覚で知覚し得るように顕在化したものであるか否かを問わず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。
【００３８】
また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。
【００３９】
さらに、「インク」（「液体」と言う場合もある）とは、上記「記録（プリント）」の定義と同様広く解釈されるべきものである。従って、記録媒体上に付与されることによって、画像、模様、パターン等の形成または記録媒体の加工、或いはインクの処理（例えば記録媒体に付与されるインク中の色剤の凝固または不溶化）に供され得る液体を表すものとする。
【００４０】
またさらに、「記録要素」とは、特にことわらない限り吐出口ないしこれに連通する液路およびインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。
【００４１】
以下に用いる記録ヘッド用基板（ヘッド基板）とは、シリコン半導体からなる単なる基体を指し示すものではなく、各素子や配線等が設けられた構成を差し示すものである。
【００４２】
さらに、基板上とは、単に素子基板の上を指し示すだけでなく、素子基板の表面、表面近傍の素子基板内部側をも示すものである。また、本発明でいう「作り込み」とは、別体の各素子を単に基体表面上に別体として配置することを指し示している言葉ではなく、各素子を半導体回路の製造工程等によって素子板上に一体的に形成、製造することを示すものである。
【００４３】
＜インクジェット記録装置の説明（図１）＞
図１は本発明の代表的な実施例であるインクジェット記録装置１の構成の概要を示す外観斜視図である。
【００４４】
図１に示すように、インクジェット記録装置（以下、記録装置という）は、インクジェット方式に従ってインクを吐出して記録を行なう記録ヘッド３をキャリッジ２に搭載し、キャリッジ２を矢印Ａ方向に往復移動させて記録を行う。記録紙などの記録媒体Ｐを給紙機構５を介して給紙し、記録位置まで搬送し、その記録位置において記録ヘッド３から記録媒体Ｐにインクを吐出することで記録を行なう。
【００４５】
記録装置１のキャリッジ２には記録ヘッド３を搭載するのみならず、記録ヘッド３に供給するインクを貯留するインクカートリッジ６を装着する。インクカートリッジ６はキャリッジ２に対して着脱自在になっている。
【００４６】
図１に示した記録装置１はカラー記録が可能であり、そのためにキャリッジ２にはマゼンタ（Ｍ）、シアン（Ｃ）、イエロ（Ｙ）、ブラック（Ｋ）のインクを夫々、収容した４つのインクカートリッジを搭載している。これら４つのインクカートリッジは夫々独立に着脱可能である。
【００４７】
この実施例の記録ヘッド３は、熱エネルギーを利用してインクを吐出するインクジェット方式を採用している。このため、電気熱変換体を備えている。この電気熱変換体は各吐出口のそれぞれに対応して設けられ、記録信号に応じて対応する電気熱変換体にパルス電圧を印加することによって対応する吐出口からインクを吐出する。
【００４８】
＜インクジェット記録装置の制御構成（図２）＞
図２は図１に示した記録装置の制御構成を示すブロック図である。
【００４９】
図２に示すように、コントローラ６００は、ＭＰＵ６０１、ＲＯＭ６０２、特殊用途集積回路（ＡＳＩＣ）６０３、ＲＡＭ６０４、システムバス６０５、Ａ／Ｄ変換器６０６などで構成される。ここで、ＲＯＭ６０２は後述する制御シーケンスに対応したプログラム、所要のテーブル、その他の固定データを格納する。ＡＳＩＣ６０３は、キャリッジモータＭ１の制御、搬送モータＭ２の制御、及び、記録ヘッド３の制御のための制御信号を生成する。ＲＡＭ６０４は、画像データの展開領域やプログラム実行のための作業用領域等として用いられる。システムバス６０５は、ＭＰＵ６０１、ＡＳＩＣ６０３、ＲＡＭ６０４を相互に接続してデータの授受を行う。Ａ／Ｄ変換器６０６は以下に説明するセンサ群からのアナログ信号を入力してＡ／Ｄ変換し、デジタル信号をＭＰＵ６０１に供給する。
【００５０】
また、図２において、６１０は画像データの供給源となるコンピュータ（或いは、画像読取り用のリーダやデジタルカメラなど）でありホスト装置と総称される。ホスト装置６１０と記録装置１との間ではインタフェース（Ｉ／Ｆ）６１１を介して画像データ、コマンド、ステータス信号等を送受信する。この画像データは、例えば、ラスタ形式で入力される。
【００５１】
さらに、６２０はスイッチ群であり、電源スイッチ６２１、プリントスイッチ６２２、回復スイッチ６２３などから構成される。
【００５２】
６３０は装置状態を検出するためのセンサ群であり、位置センサ６３１、温度センサ６３２等から構成される。
【００５３】
さらに、６４０はキャリッジ２を矢印Ａ方向に往復走査させるためのキャリッジモータＭ１を駆動させるキャリッジモータドライバ、６４２は記録媒体Ｐを搬送するための搬送モータＭ２を駆動させる搬送モータドライバである。
【００５４】
ＡＳＩＣ６０３は、記録ヘッド３による記録走査の際に、ＲＡＭ６０２の記憶領域に直接アクセスしながら記録ヘッドに対して記録素子（吐出ヒータ）の駆動データ（ＤＡＴＡ）を転送する。
【００５５】
なお、図１に示す構成は、インクカートリッジ６と記録ヘッド３とが分離可能な構成であるが、これらが一体的に形成されて交換可能なヘッドカートリッジを構成しても良い。
【００５６】
図３は、インクタンクと記録ヘッドとが一体的に形成されたヘッドカートリッジＩＪＣの構成を示す外観斜視図である。図３において、点線ＫはインクタンクＩＴと記録ヘッドＩＪＨの境界線である。ヘッドカートリッジＩＪＣにはこれがキャリッジ２に搭載されたときには、キャリッジ２側から供給される電気信号を受け取るための電極（不図示）が設けられており、この電気信号によって、前述のように記録ヘッドＩＪＨが駆動されてインクが吐出される。
【００５７】
なお、図３において、５００はインク吐出口列である。
【実施例１】
【００５８】
図４は素子基板上に作り込まれた本発明の実施例１に従うクロック信号（ＣＬＫ，ＣＬＫＢ）の信号転送を実現する回路の構成を示すブロック図である。
【００５９】
図４において、インバータ５０１はシフトレジスタ５０２を高速に駆動でき、さらに次段のシフトレジスタにデータを高速転送できる程度の容量、抵抗を持ち、シフトレジスタ５０２間に二つずつ等間隔で挿入される。
【００６０】
クロック信号転送に用いるブロック用のバッファは、各ブロックにおいて全て同サイズのインバータ１段のみである。そして、各ブロック毎に反転したクロックを次のブロックのシフトレジスタ及びインバータ（バッファ）に転送する。
【００６１】
次ブロックに転送するクロックの配線距離や容量、駆動容量を揃え、また、インバータ一段ずつクロック信号（ＣＬＫ）と反転クロック信号（ＣＬＫＢ）とを次ブロックのシフトレジスタに転送する。
【００６２】
従って、図４に示すように、シフトレジスタ５０２の前後に夫々備えられる２つのインバータに関し、前側のインバータを第１のインバータ、後側のインバータを第２のインバータとすると、各ブロックの２つのインバータは次のように機能する。即ち、第１のインバータは前段の第２のインバータから入力されたクロック信号（ＣＬＫ）を反転して、同じブロックのシフトレジスタに供給する。第２のインバータは前段の第２のインバータから入力されたクロック信号（ＣＬＫ）を反転して次のブロックの第１のインバータに供給する。
【００６３】
これにより抵抗、容量によるパルスデューティの変動を防ぐことができ、また、各ブロックでクロック反転信号を転送していることからプロセス起因のＰＭＯＳ，ＮＭＯＳのオン抵抗のばらつきも吸収することができる。これにより、パルスのデューティを保ったまま正確なクロックの転送が可能となる。
【００６４】
また、次のブロックのシフトレジスタにクロックを転送するためバッファがインバータ１段のみなので、クロック転送の遅延を最小限に抑えることができる。
【００６５】
図５は画像データが１ビットに対応した１ブロック分のシフトレジスタの構成を示す回路図である。
【００６６】
この実施例で用いているシフトレジスタはクロック信号（ＣＬＫ）と反転クロック信号（ＣＬＫＢ）が反転するタイミングで駆動される。このため、２つの信号のタイミングや波形が重要となり、クロック信号（ＣＬＫ）と反転クロック信号（ＣＬＫＢ）のタイミングのずれやそれぞれの波形の崩れが正常駆動の妨げになる。
【００６７】
この実施例ではシフトレジスタ５０２へのクロック信号入力の直前でインバータ５０１がクロック信号の反転信号（ＣＬＫＢ）を生成している。このため、これら２つの信号のずれはインバータ１段分の遅延程度、つまりほぼ無視できる程度のずれであると言え、高速駆動が可能となる。
【００６８】
また、シフトレジスタへのクロック信号入力直前にインバータ５０１を形成しているためノイズ等の影響も少なく、整形された矩形パルスをシフトレジスタ５０２に入力することが可能であり、シフトレジスタ５０２の高安定駆動、高速駆動が可能となる。
【００６９】
図１４に示すように従来の回路構成ではヘッド基板の端部にクロックバッファ３０１を配置している。このクロックバッファのサイズは駆動シフトレジスタ数が増えれば増えるほど、クロック引き回し配線長が長ければ長いほど大きく配置する必要があり、クロックバッファ３０１がヘッド基板端部の面積を大きくする要因の一つとなっていた。
【００７０】
しかし、この実施例のクロックの転送方法を用いれば、端部の大容量バッファが必要なく、配線長やシフトレジスタの数の増加によるヘッド基板の端部に設けたクロックバッファの面積増加はない。
【００７１】
特に、機能回路を搭載したヘッド基板ではこの実施例は効果的である。
【００７２】
この実施例で用いるヘッド基板は、少なくとも以下の構成要素を備える。即ち、予め定められた方向に沿って設けられた細長いインク供給口と、そのインク供給口の長手方向に沿って配列され、そのインク供給口から供給されたインクを吐出して記録を行なう複数の記録素子とを備える。さらに、これら複数の記録素子の配列方向に沿って設けられ、複数の記録素子を駆動する複数の駆動素子（例えば、ＭＯＳＦＥＴトランジスタ）と、複数の駆動素子の配列方向に沿って設けられた論理回路とを備える。この論理回路は、複数の駆動素子を複数のブロックに分割し、各ブロックに属する複数の駆動素子を時分割駆動するよう動作する。
【００７３】
図６は、特許文献３、特許文献４等で開示されているような機能回路を搭載する場合の回路レイアウトの一例を示す図である。
【００７４】
このように機能回路はヘッド基板端部に配置する場合が多く、クロックバッファ３０１のサイズが大きいとこれら機能回路の配置の大きな妨げとなり、ヘッド基板端部の面積増加の原因となる。しかし、この実施例に従えば、ヘッド基板端部に大容量のバッファを設ける必要がないため効率よく機能回路配置が可能となる。
【００７５】
特に、配線の長い記録幅が１インチを超える長尺ヘッドや同時駆動ヒータ数（Ｍ）が多い記録ヘッドであっても、ヘッド基板端部の面積の多くを機能回路に使用できるため、この実施例は大変有効となる。
【実施例２】
【００７６】
図７は本発明の実施例２に従うクロック信号（ＣＬＫ，ＣＬＫＢ）の信号転送を実現する回路の構成を示すブロック図である。
【００７７】
なお、以下の説明では実施例１と同様な部分は説明を省略し、実施例２の特徴的な部分を中心に説明する。
【００７８】
図４と図７とを比較すると分かるように、実施例１では１つのインバータ（バッファ）に対して一つのシフトレジスタを駆動している。一方、この実施例では一つのインバータ（バッファ）に対して２つのブロックに対応した２つのシフトレジスタ（１ビット×２）を駆動する。
【００７９】
このように１つのインバータ（バッファ）に対して駆動するシフトレジスタの数を増やせばシフトレジスタ間に挿入するインバータ（バッファ）の数も減少するため、回路レイアウト面積が減少し、ヘッド基板の生産コストを低減することが可能となる。
【００８０】
また、インバータ（バッファ）の数を減少することができるため、クロック転送の遅延を実施例１よりもさらに短く抑えることが可能となる。
【実施例３】
【００８１】
図８は本発明の実施例３に従うクロック信号（ＣＬＫ，ＣＬＫＢ）の信号転送を実現する回路の構成を示すブロック図である。
【００８２】
なお、以下の説明では実施例１、２と同様な部分は説明を省略し、実施例３の特徴的な部分を中心に説明する。
【００８３】
この実施例では図８に示すように、クロック信号（ＣＬＫ）を入力するインバータ５０１と同様の遅延を伴う遅延回路７０１をシフトレジスタ間のラッチ信号（ＬＴ）の配線およびヒートイネーブル信号（ＨＥ）の配線に挿入する。
【００８４】
ここでの目的はクロック信号（ＣＬＫ）と同様の遅延を各信号につけることで信号転送速度を速めることにある。
【００８５】
図９は実施例１、２に従う各シフトレジスタに入力される各信号を示すタイムチャートである。図１０は実施例３に従う各シフトレジスタに入力される各信号を示すタイムチャートである。
【００８６】
実施例１、２では図９に示すように全てのシフトレジスタにデータ（ＤＡＴＡ）が入り終わってからラッチ信号（ＬＴ）を入力する必要があった。
【００８７】
しかし、実施例３ではラッチ信号にクロック信号（ＣＬＫ）と同様の遅延がかかるため、全てのシフトレジスタにデータが入り終わる前にラッチ信号（ＬＴ）を入力しても問題がない。また、実施例３では図１０に示すように、ヒートイネーブル信号（ＨＥ）も同様に遅延を伴うため、ラッチ信号（ＬＴ）によりデータ（ＤＡＴＡ）が保持される前にヒートイネーブル信号（ＨＥ）が入力されることはない。
【００８８】
シフトレジスタへのデータ入力後、ラッチ信号（ＬＴ）入力までの時間をｔ１、ラッチ信号（ＬＴ）の入力後、次のデータ入力までの時間をｔ２とするとき、図１０に示すｔ１＋ｔ２の時間は図９に示すｔ１＋ｔ２の時間と比較し非常に短くすることができる。
【００８９】
そのため、一回の吐出のデータを転送するのに必要な時間ｆＬＴは実施例１、２（図９）と比べて実施例３（図１０）ではさらに短縮することが可能であり、記録ヘッドの高速駆動が可能となる。
【００９０】
なお、以上の実施例において、記録ヘッドから吐出される液滴はインクであるとして説明し、さらにインクタンクに収容される液体はインクであるとして説明したが、その収容物はインクに限定されるものではない。例えば、記録画像の定着性や耐水性を高めたり、その画像品質を高めたりするために記録媒体に対して吐出される処理液のようなものがインクタンクに収容されていても良い。
【００９１】
以上の実施例は、特にインクジェット記録方式の中でも、インク吐出のために熱エネルギーを発生する手段（例えば電気熱変換体等）を備え、その熱エネルギーによりインクの状態変化を生起させる方式を用いて記録の高密度化、高精細化が達成できる。
【００９２】
さらに加えて、本発明のインクジェット記録装置の形態としては、コンピュータ等の情報処理機器の画像出力装置として用いられるものの他、リーダ等と組合せた複写装置、さらには送受信機能を有するファクシミリ装置の形態を採るもの等であってもよい。
【図面の簡単な説明】
【００９３】
【図１】本発明の代表的な実施の形態であるインクジェット記録装置の構成の概要を示す外観斜視図である。
【図２】記録装置の制御回路の構成を示すブロック図である。
【図３】インクタンクと記録ヘッドとが一体的に形成されたヘッドカートリッジＩＪＣの構成を示す外観斜視図である。
【図４】本発明の実施例１に従うクロック信号（ＣＬＫ，ＣＬＫＢ）の信号転送を実現する回路の構成を示すブロック図である。
【図５】シフトレジスタの内部構成を示す回路図である。
【図６】特許文献３、特許文献４等で開示されているような機能回路を搭載する場合の回路レイアウトの一例を示す図である。
【図７】本発明の実施例２に従うクロック信号（ＣＬＫ，ＣＬＫＢ）の信号転送を実現する回路の構成を示すブロック図である。
【図８】本発明の実施例３に従うクロック信号（ＣＬＫ，ＣＬＫＢ）の信号転送を実現する回路の構成を示すブロック図である。
【図９】実施例１、２に従う各シフトレジスタに入力される各信号を示すタイムチャートである。
【図１０】実施例３に従う各シフトレジスタに入力される各信号を示すタイムチャートである。
【図１１】従来の記録ヘッドの回路構成を示すブロック図である。
【図１２】図１１に示す記録ヘッドの回路レイアウトの概略を示す図である。
【図１３】従来の記録ヘッドの回路構成の別の例を示すブロック図である。
【図１４】図１３に示す記録ヘッドの回路レイアウトの概略を示す図である。
【符号の説明】
【００９４】
３０１  クロックバッファ
５０１  インバータ（バッファ）
５０２  シフトレジスタ
６００  コントローラ
６０１  ＭＰＵ
６０２  ＲＯＭ
６０３  ＡＳＩＣ
６０４  ＲＡＭ
６０５  システムバス
６０５  Ａ／Ｄ変換器
６１０  ホスト装置
６１１  インタフェース
７０１  遅延回路
【図１】
2008142897.tif 000003
【図２】
2008142897.tif 000004
【図３】
2008142897.tif 000005
【図４】
2008142897.tif 000006
【図５】
2008142897.tif 000007
【図６】
2008142897.tif 000008
【図７】
2008142897.tif 000009
【図８】
2008142897.tif 000010
【図９】
2008142897.tif 000011
【図１０】
2008142897.tif 000012
【図１１】
2008142897.tif 000013
【図１２】
2008142897.tif 000014
【図１３】
2008142897.tif 000015
【図１４】
2008142897.tif 000016