(57)【要約】【課題】スイッチング素子の発熱およびスイッチング損失を低減可能なスイッチング素子の駆動装置を提供する。【解決手段】制御回路５３は、出力端子Ｖoutの電圧に基づいて、適切なデューティ比でハイレベルまたはローレベルに切り替えられる制御信号CSを生成する。駆動回路５２は、制御回路５３の制御信号CSに従い、トランジスタ５１を駆動するための駆動信号DSを生成し、その駆動信号DSを出力端子５２ｃから出力してトランジスタ５１のゲートに印加する。そして、トランジスタ５１のオン・オフ動作は、駆動信号DS（制御信号CS）に従って切り替えられる。昇圧回路１１は、直流電源Ｖccの電源電圧を昇圧した昇圧電圧VPを生成し、その昇圧電圧VPを駆動回路５２の高電位側電源端子５２ａへ供給する。駆動回路５２の高電位側電源端子５２ａとグランドとの間には、コンデンサ１２が接続されている。【選択図】  図１
2008029085.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子と、
そのスイッチング素子を駆動する駆動回路と
を備えたスイッチング素子の駆動装置であって、
前記駆動回路にプラスの高電位電源を供給する高電位側電源回路を備え、
前記高電位側電源回路の電源電圧は、前記スイッチング素子の動作をオフからオンに切り替えさせる電圧であることを特徴とするスイッチング素子の駆動装置。
【請求項２】
請求項１に記載のスイッチング素子の駆動装置において、
前記高電位側電源回路とグランドとの間に接続されたコンデンサを備えたことを特徴とするスイッチング素子の駆動装置。
【請求項３】
請求項１または請求項２に記載のスイッチング素子の駆動装置において、
前記高電位側電源回路は、昇圧型チャージポンプ回路を備えた昇圧回路であることを特徴とするスイッチング素子の駆動装置。
【請求項４】
スイッチング素子と、
そのスイッチング素子を駆動する駆動回路と
を備えたスイッチング素子の駆動装置であって、
前記駆動回路にマイナスの低電位電源を供給する低電位側電源回路を備え、
前記低電位側電源回路の電源電圧は、前記スイッチング素子の動作をオンからオフに切り替えさせる電圧であることを特徴とするスイッチング素子の駆動装置。
【請求項５】
請求項４に記載のスイッチング素子の駆動装置において、
前記低電位側電源回路とグランドとの間に接続されたコンデンサを備えたことを特徴とするスイッチング素子の駆動装置。
【請求項６】
請求項４または請求項５に記載のスイッチング素子の駆動装置において、
前記低電位側電源回路は、降圧型チャージポンプ回路を備えた降圧回路であることを特徴とするスイッチング素子の駆動装置。
【請求項７】
請求項４〜６のいずれか１項に記載のスイッチング素子の駆動装置において、
前記駆動回路と前記低電位側電源回路とは１個の半導体チップ上に集積化され、その半導体チップに形成された前記各回路の構成素子は、絶縁体から成るアイソレーション領域を備えた絶縁分離を用いて素子分離されていることを特徴とするスイッチング素子の駆動装置。
【請求項８】
請求項１〜７のいずれか１項に記載のスイッチング素子の駆動装置と、
前記スイッチング素子に接続されたインダクタンスと、
そのインダクタンスに流された電流を蓄積する平滑コンデンサと、
その平滑コンデンサに発生する出力電圧に基づいて前記駆動回路を制御する制御回路と
を備えたことを特徴とするスイッチング定電圧電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスイッチング素子の駆動装置およびスイッチング定電圧電源装置に係り、詳しくは、スイッチング素子の駆動装置と、そのスイッチング素子の駆動装置を用いたスイッチング定電圧電源装置とに関するものである。
【背景技術】
【０００２】
従来より、スイッチング定電圧電源装置（スイッチングレギュレータ）として、直流電源から供給される電源電流の全部または一部が負荷に流れる非絶縁方式のチョッパ回路が広く使用されている。
チョッパ回路には、直流電源の電源電圧を降圧して負荷へ供給する降圧型チョッパ回路と、直流電源の電源電圧を昇圧して負荷へ供給する昇圧型チョッパ回路とがある。
そして、チョッパ回路は直流電源からの電源電流の供給をオン・オフ切替するスイッチング素子を用いるが、降圧型ではスイッチング素子が入力と負荷の間に直列に接続され、昇圧型ではスイッチング素子が入力と負荷の間に並列に接続される。
【０００３】
ここで、スイッチング素子としてＮチャネルＭＯＳトランジスタを用い、そのＮチャネルＭＯＳトランジスタをハイサイド駆動する場合、ＮチャネルＭＯＳトランジスタをオンさせるには、ゲート電圧をソース電圧よりも高くする必要がある。
また、スイッチング素子としてＮＰＮトランジスタを用い、そのＮＰＮトランジスタをハイサイド駆動する場合、ＮＰＮトランジスタをオンさせるには、ベース電圧をエミッタ電圧よりも高くする必要がある。
【０００４】
そこで、ＮチャネルＭＯＳトランジスタのゲート電圧をソース電圧よりも高くしたり、ＮＰＮトランジスタのベース電圧をエミッタ電圧よりも高くするため、従来よりブートストラップ回路が一般的に用いられている。
すなわち、ブートストラップ回路を用いて直流電源の電源電圧を昇圧し、その昇圧した電源電圧をスイッチング素子の駆動回路へ供給するようにした技術が利用されている（例えば、特許文献１，２参照）。
【特許文献１】特開２００５−２１０７６８号公報（第２〜４頁、図１）
【特許文献２】特開２００５−３０４２１０号公報（第２〜１２頁、図４）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図８は、降圧型チョッパ回路を用いた従来のスイッチング定電圧電源装置５０の概略構成を示す回路図である。
従来のスイッチング定電圧電源装置５０は、Ｎチャネル・パワーＭＯＳトランジスタ５１、駆動回路５２、制御回路（制御信号発生回路）５３、インダクタンス５４、フライホイールダイオード５５、平滑コンデンサ５６、ブートストラップ回路５７（コンデンサ５７ａ、ダイオード５７ｂ）、出力端子Ｖoutから構成され、直流電源Ｖccから電源が供給されている。
【０００６】
スイッチング素子としてのＮチャネル・パワーＭＯＳトランジスタ５１において、ゲートは駆動回路５２の出力端子５２ｃに接続され、ドレインは直流電源Ｖccに接続され、ソースはインダクタンス５４を介して出力端子Ｖoutに接続されると共にフライホイールダイオード５５のカソードに接続されることにより、トランジスタ５１はハイサイド駆動されている。
フライホイールダイオード５５のアノードはグランド（ＧＮＤ）に接続されている。
出力端子Ｖoutとグランドとの間には平滑コンデンサ５６が接続されている。
【０００７】
駆動回路５２の高電位側電源端子５２ａはブートストラップ回路５７に接続され、駆動回路５２の低電位側電源端子５２ｂはグランドに接続されている。
ブートストラップ回路５７は、コンデンサ５７ａおよびダイオード５７ｂから構成されている。
コンデンサ５７ａは、駆動回路５２の高電位側電源端子５２ａとトランジスタ５１のソースとの間に接続されている。
ダイオード５７ｂのカソードは駆動回路５２の高電位側電源端子５２ａに接続され、ダイオード５７ｂのアノードは直流電源Ｖccに接続されている。
【０００８】
制御回路５３は、出力端子Ｖoutの電圧（平滑コンデンサ５６に発生する出力電圧）に基づいて、適切なデューティ（Duty）比でハイレベルまたはローレベルに切り替えられる制御信号CSを生成し、その制御信号CSを駆動回路５２へ出力する。
駆動回路５２は、制御回路５３から出力された制御信号CSに従い、トランジスタ５１を駆動するための駆動信号DSを生成し、その駆動信号DSを出力端子５２ｃから出力してトランジスタ５１のゲートに印加する。
【０００９】
すなわち、制御信号CSがハイレベル時にはトランジスタ５１をオンさせるのに必要な高電位の駆動信号DSが生成され、制御信号CSがローレベル時にはトランジスタ５１をオフさせるのに必要な低電位の駆動信号DSが生成される。
そして、トランジスタ５１のオン・オフ動作は、駆動信号DS（制御信号CS）に従って切り替えられる。
【００１０】
トランジスタ５１のオン時には直流電源Ｖccからトランジスタ５１を介してインダクタンス５４へ電流が供給され、トランジスタ５１のオフ時にはインダクタンス５４への電流供給が停止される。
フライホイールダイオード５５は、トランジスタ５１のオフ時にインダクタンス５４へ電流を供給する。
平滑コンデンサ５６は、インダクタンス５４に流された電流を蓄積し、その電流の脈動によって出力端子Ｖoutの出力電圧に生じるリップルを吸収して低減する。
【００１１】
このように、降圧型チョッパ回路を用いたスイッチング定電圧電源装置５０では、出力端子Ｖoutの出力電圧に基づいてトランジスタ５１のオン・オフ動作を繰り返させることにより、直流電源Ｖccの電源電圧を降圧した出力電圧を生成し、その出力電圧を出力端子Ｖoutに接続された負荷（図示略）へ出力する。尚、降圧型チョッパ回路の降圧動作は周知であるため説明を省略する。
【００１２】
従来のスイッチング定電圧電源装置５０には、以下の問題点がある。
［第１の問題点］
ブートストラップ回路５７において、トランジスタ５１のオフ時には直流電源Ｖccからダイオード５７ｂを介してコンデンサ５７ａに電流が流れて充電される。
そのため、ブートストラップ回路５７によって直流電源Ｖccの電源電圧を昇圧することが可能になり、その昇圧した電源電圧を駆動回路５２の高電位側電源端子５２ａへ供給できる。
【００１３】
しかし、ブートストラップ回路５７では、直流電源Ｖccの電源電圧を約２倍までしか昇圧できない。
そのため、直流電源Ｖccの電源電圧が低下すると、ブートストラップ回路５７の昇圧電圧も低下することになる。
【００１４】
そして、ブートストラップ回路５７の昇圧電圧が低下すると、駆動回路５２が生成する駆動信号DSの電圧（＝トランジスタ５１のゲート電圧）も低下し、トランジスタ５１を十分にオンさせることができなくなるため、トランジスタ５１のオン抵抗が増加し、トランジスタ５１の発熱が非常に大きくなってしまうという問題が発生する。
【００１５】
［第２の問題点］
トランジスタ５１の動作をオンからオフへ切り替える際のスイッチング速度は、トランジスタ５１のゲートに蓄積された電荷を引き抜いて当該ゲート容量を放電するのに要する時間によって決定される。
そして、従来のスイッチング定電圧電源装置５０では、駆動回路５２の低電位側電源端子５２ｂがグランドに接続されているため、トランジスタ５１のゲートに蓄積された電荷は、駆動回路５２によって引き抜かれ、低電位側電源端子５２ｂを介してグランドへ放電される。
【００１６】
従って、前記スイッチング速度は、トランジスタ５１のゲート電圧とグランド電圧（＝０Ｖ）との電位差と、トランジスタ５１をオフさせるための駆動信号DSの出力時における駆動回路５２の出力インピーダンスとによって決定される。
すなわち、トランジスタ５１のゲート電圧とグランド電圧との電位差が大きいほど、前記スイッチング速度を速くできる。また、前記出力インピーダンスが小さいほど、前記スイッチング速度を速くできる。
【００１７】
ところで、前記スイッチング速度が遅いほどトランジスタ５１のスイッチング損失が増大する。
そのため、スイッチング損失を低減するには、トランジスタ５１のゲート電圧とグランド電圧との電位差を小さくするか、前記出力インピーダンスを小さくしなければならない。
【００１８】
しかし、トランジスタ５１をオフさせるにはゲート電圧を所定電圧（例えば、０．７Ｖ程度）まで低下させる必要があるが、グランド電圧は一定であるため、トランジスタ５１のゲート電圧とグランド電圧との電位差を小さくすることは困難である。
また、前記出力インピーダンスは、駆動回路５２の内部回路における出力端子５２ｃと低電位側電源端子５２ｂとの間のインピーダンスに等しいため、小さくすることは困難である。
従って、従来のスイッチング定電圧電源装置５０では、トランジスタ５１をオンからオフへ切り替える際（オン→オフ時）のスイッチング速度を速くするのに限界があり、トランジスタ５１のスイッチング損失を十分に低減できないという問題があった。
【００１９】
本発明は上記問題を解決するためになされたものであって、以下の目的を有するものである。
（１）スイッチング素子の発熱を低減可能なスイッチング素子の駆動装置を提供する。
（２）スイッチング素子のスイッチング損失を低減可能なスイッチング素子の駆動装置を提供する。
（３）上記（１）（２）のスイッチング素子の駆動装置を用いたスイッチング定電圧電源装置を提供する。
【課題を解決するための手段】
【００２０】
請求項１に記載の発明は、
スイッチング素子（５１）と、
そのスイッチング素子を駆動する駆動回路（５２）と
を備えたスイッチング素子の駆動装置であって、
前記駆動回路にプラスの高電位電源を供給する高電位側電源回路（１１）を備え、
前記高電位側電源回路の電源電圧（VP）は、前記スイッチング素子の動作をオフからオンに切り替えさせる電圧であることを技術的特徴とする。
【００２１】
請求項２に記載の発明は、
請求項１に記載のスイッチング素子の駆動装置において、
前記高電位側電源回路（１１）とグランドとの間に接続されたコンデンサ（１２）を備えたことを技術的特徴とする。
【００２２】
請求項３に記載の発明は、
請求項１または請求項２に記載のスイッチング素子の駆動装置において、
前記高電位側電源回路は、昇圧型チャージポンプ回路（１１ａ）を備えた昇圧回路（１１）であることを技術的特徴とする。
【００２３】
請求項４に記載の発明は、
スイッチング素子（５１）と、
そのスイッチング素子を駆動する駆動回路（５２）と
を備えたスイッチング素子の駆動装置であって、
前記駆動回路にマイナスの低電位電源を供給する低電位側電源回路（２１）を備え、
前記低電位側電源回路の電源電圧（VM）は、前記スイッチング素子の動作をオンからオフに切り替えさせる電圧であることを技術的特徴とする。
【００２４】
請求項５に記載の発明は、
請求項４に記載のスイッチング素子の駆動装置において、
前記低電位側電源回路（２１）とグランドとの間に接続されたコンデンサ（２２）を備えたことを技術的特徴とする。
【００２５】
請求項６に記載の発明は、
請求項４または請求項５に記載のスイッチング素子の駆動装置において、
前記低電位側電源回路は、降圧型チャージポンプ回路（２１ａ）を備えた降圧回路（２１）であることを技術的特徴とする。
【００２６】
請求項７に記載の発明は、
請求項４〜６のいずれか１項に記載のスイッチング素子の駆動装置において、
前記駆動回路（５２）と前記低電位側電源回路（２１）とは１個の半導体チップ（４１）上に集積化され、その半導体チップに形成された前記各回路の構成素子（４４）は、絶縁体から成るアイソレーション領域（４５）を備えた絶縁分離を用いて素子分離されていることを技術的特徴とする。
【００２７】
請求項８に記載の発明は、
請求項１〜７のいずれか１項に記載のスイッチング素子の駆動装置と、
前記スイッチング素子（５１）に接続されたインダクタンス（５４）と、
そのインダクタンスに流された電流を蓄積する平滑コンデンサ（５６）と、
その平滑コンデンサに発生する出力電圧に基づいて前記駆動回路を制御する制御回路（５３）と
を備えたスイッチング定電圧電源装置を技術的特徴とする。
【発明の効果】
【００２８】
＜請求項１：第１実施形態および第３実施形態に該当（図１，図７参照）＞
従来のスイッチング定電圧電源装置（５０）において、駆動回路（５２）へ昇圧電圧を供給するブートストラップ回路（５７）は、スイッチング素子（５１）に供給される直流電源（Ｖcc）の電源電圧を約２倍までしか昇圧できない。
それに対して、請求項１の発明において、高電位側電源回路（１１）は、スイッチング素子の動作をオフからオンに切り替えさせるに必要な電圧である電源電圧（VP）を駆動回路（５２）へ供給する。
【００２９】
そのため、請求項１の発明では、スイッチング素子に供給される直流電源（Ｖcc）の電源電圧が低下しても、高電位側電源回路（１１）が生成する高電位電源の電源電圧（VP）を、従来技術のブートストラップ回路（５７）の昇圧電圧よりも高い電圧にできる。
従って、請求項１の発明によれば、直流電源（Ｖcc）の電源電圧が低下しても、スイッチング素子を十分にオンさせることが可能であるため、スイッチング素子のオン抵抗が増加せず、スイッチング素子の発熱を大幅に低減できる。よって、請求項１の発明によれば、従来技術の前記第１の問題点を解決できる。
【００３０】
＜請求項２＞
請求項２の発明では、高電位側電源回路（１１）とグランドとの間に接続されたコンデンサ（１２）を備えているため、高電位側電源回路の瞬間的な能力不足を補うことが可能になり、請求項１の発明の前記作用・効果を更に確実に得ることができる。
すなわち、スイッチング素子（５１）の動作をオフからオンに切り替える際のスイッチング速度は、例えば、スイッチング素子としてＭＯＳトランジスタを使用した場合、そのゲートに電荷を蓄積して当該ゲート容量を充電するのに要する時間によって決定される。
そして、前記スイッチング速度が遅いほどスイッチング素子のスイッチング損失が増大するため、そのスイッチング損失を低減するにはスイッチング素子のゲート容量を急速に充電する必要がある。
【００３１】
請求項１の発明において、スイッチング素子のゲート容量を急速に充電するには、高電位側電源回路（１１）が瞬間的に大きな電流供給能力を有する必要がある。
そこで、請求項２の発明において、高電位側電源回路の電流供給能力が不足する場合には、コンデンサ（１２）の容量をスイッチング素子のゲート容量に対して十分に大きな容量値に設定しておく。
【００３２】
このようにすれば、高電位側電源回路（１１）の電流供給能力によらず、コンデンサ（１２）に蓄積されている電荷だけでスイッチング素子のゲート容量を急速に充電させ、スイッチング素子のゲート電圧を瞬間的に上昇させることが可能になるため、スイッチング素子をオフからオンに切り替える際（オフ→オン時）のスイッチング速度を速くしてスイッチング損失を低減できる。
【００３３】
＜請求項３（図２参照）＞
請求項３の発明では、昇圧型チャージポンプ回路（１１ａ）を備えた昇圧回路（１１）によって高電位側電源回路を具体化しているため、高電位側電源回路を簡単な構成で低コストに実現できる。
【００３４】
＜請求項４：第２実施形態および第３実施形態に該当（図３，図７参照）＞
スイッチング素子（５１）の動作をオンからオフへ切り替える際のスイッチング速度は、例えば、スイッチング素子としてＭＯＳトランジスタを使用した場合、そのゲートに蓄積された電荷を引き抜いて当該ゲート容量を放電するのに要する時間によって決定される。
従来のスイッチング定電圧電源装置(５０)では、駆動回路(５２）の低電位側電源端子（５２ｂ）がグランドに接続されているため、スイッチング素子のゲートに蓄積された電荷は、駆動回路（５２）によって引き抜かれ、低電位側電源端子（５２ｂ）を介してグランドへ放電される。
そのため、スイッチング素子のゲート電圧とグランドとの電位差が大きいほど前記スイッチング速度を速くできるが、グランド電圧は一定であるため、スイッチング素子のゲート電圧とグランドとの電位差を小さくすることは困難であった。
【００３５】
それに対して、請求項４の発明では、駆動回路（５２）にマイナスの低電位電源を供給する低電位側電源回路（２１）を備えているため、スイッチング素子のゲートに蓄積された電荷は、駆動回路によって引き抜かれ、低電位側電源回路を介してグランドへ放電される。
そのため、スイッチング素子のゲート電圧と、低電位側電源回路（２１）の電源電圧（VM）との電位差が大きいほど、前記スイッチング速度を速くできる。
そして、低電位側電源回路（２１）は、スイッチング素子の動作をオンからオフに切り替えさせるに必要な電圧である電源電圧（VP）を駆動回路（５２）へ供給する。
【００３６】
従って、請求項４の発明によれば、低電位側電源回路（２１）の電源電圧（VM）を適宜設定することにより、従来技術に比べて、スイッチング素子をオンからオフへ切り替える際（オン→オフ時）のスイッチング速度を速くことが可能になるため、スイッチング素子のスイッチング損失を大幅に低減できる。
【００３７】
＜請求項５＞
請求項５の発明では、低電位側電源回路（２１）とグランドとの間に接続されたコンデンサ（２２）を備えているため、低電位側電源回路の瞬間的な能力不足を補うことが可能になり、請求項４の発明の前記作用・効果を更に確実に得ることができる。
【００３８】
すなわち、請求項４の発明において、スイッチング素子のゲート容量を急速に放電するには、低電位側電源回路（２１）が瞬間的に大きな電流供給能力を有する必要がある。
そこで、請求項５の発明において、低電位側電源回路（２１）の電流供給能力が不足する場合には、コンデンサ（２２）の容量をスイッチング素子のゲート容量に対して十分に大きな容量値に設定しておく。
【００３９】
このようにすれば、低電位側電源回路（２１）の電流供給能力によらず、コンデンサ（２２）の容量分だけでスイッチング素子のゲート容量を急速に放電させ、スイッチング素子のゲート電圧を瞬間的に下降させることが可能になるため、スイッチング素子をオンからオフに切り替える際のスイッチング速度を速くしてスイッチング損失を低減できる。
【００４０】
＜請求項６（図４参照）＞
請求項６の発明では、降圧型チャージポンプ回路（２１ａ）を備えた降圧回路（２１）によって低電位側電源回路を具体化しているため、低電位側電源回路を簡単な構成で低コストに実現できる。
【００４１】
＜請求項７（図６参照）＞
請求項７の発明では、駆動回路（５２）および低電位側電源回路（２１）の構成素子（４４）が、絶縁体から成るアイソレーション領域（４５）を備えた絶縁分離を用いて素子分離されている。
そのため、ＰＮ接合分離のような寄生ダイオード（PD）が半導体チップ（４１）に形成されず、構成素子（４４）をマイナスの低電位電源で確実に動作させることが可能であり、各回路（５２，２１）を正常に動作させることができる。
従って、請求項７の発明によれば、各回路（５２，２１）を１個の半導体チップ（ワンチップ）上に集積化されたモノリシックＩＣによって構成可能であるため、小型化できると共に低コストに提供できる。
【００４２】
＜請求項８＞
請求項８の発明によれば、請求項１〜７の発明におけるスイッチング素子の駆動装置を使用することで、降圧型チョッパ回路または昇圧型チョッパ回路を用いたスイッチング定電圧電源装置を提供できる。
【００４３】
＜用語の説明＞
上術した［課題を解決するための手段］［発明の効果］に記載した（  ）内の符号等は、上述した［背景技術］と後述する［発明を実施するための最良の形態］に記載した構成部材・構成要素の符号等に対応したものである。
そして、［課題を解決するための手段］［発明の効果］に記載した構成部材・構成要素と、［発明を実施するための最良の形態］に記載した構成部材・構成要素との対応関係は以下のようになっている。
【００４４】
「スイッチング素子」は、トランジスタ５１に該当する。
「高電位側電源回路」は、昇圧回路１１に該当する。
「高電位側電源回路の電源電圧」は、昇圧電圧VPに該当する。
「低電位側電源回路」は、降圧回路２１に該当する。
「低電位側電源回路の電源電圧」は、降圧電圧VMに該当する。
【発明を実施するための最良の形態】
【００４５】
以下、本発明を具体化した各実施形態について図面を参照しながら説明する。尚、各実施形態において、図８に示した従来技術と同一の構成部材および構成要素については符号を等しくして説明を省略してある。また、各実施形態において、同一の構成部材および構成要素については符号を等しくすると共に、同一内容の箇所については重複説明を省略してある。
【００４６】
＜第１実施形態＞
図１は、降圧型チョッパ回路を用いた第１実施形態のスイッチング定電圧電源装置１０の概略構成を示す回路図である。
スイッチング定電圧電源装置１０は、Ｎチャネル・パワーＭＯＳトランジスタ５１、駆動回路５２、制御回路（制御信号発生回路）５３、インダクタンス５４、フライホイールダイオード５５、平滑コンデンサ５６、出力端子Ｖout、昇圧回路１１、コンデンサ１２から構成され、直流電源Ｖccから電源が供給されている。
各回路５２，５３，１１は、１個の半導体チップ（ワンチップ）上に集積化されたモノリシックＩＣ（Integrated Circuit）によって構成されている。
【００４７】
第１実施形態のスイッチング定電圧電源装置１０において、図８に示した従来のスイッチング定電圧電源装置５０と異なるのは、ブートストラップ回路５７が省かれ、その代わりに昇圧回路１１およびコンデンサ１２が設けられている点だけである。
【００４８】
昇圧回路１１は、直流電源Ｖccの電源電圧を昇圧したプラスの昇圧電圧VPを生成し、その昇圧電圧VPを駆動回路５２の高電位側電源端子５２ａへ供給する。
また、駆動回路５２の高電位側電源端子５２ａとグランドとの間には、コンデンサ１２が接続されている。
【００４９】
図２は、昇圧回路１１の概略構成を示す回路図である。
昇圧回路１１は、昇圧型チャージポンプ回路１１ａ、昇圧駆動回路１１ｂ、発振器OCから構成されている。
【００５０】
昇圧型チャージポンプ回路１１ａは、直列接続された各ダイオードＤ１〜Ｄ５と、各ダイオードＤ１〜Ｄ５の各接続点にそれぞれ接続された各コンデンサＣ１〜Ｃ４とを有し、各コンデンサＣ１〜Ｃ４を繰り返し充放電させることで、ダイオードＤ１のアノードに接続された直流電源Ｖccの電源電圧をより高い電圧VPに昇圧してダイオードＤ５のカソードから出力する。尚、昇圧型チャージポンプ回路の昇圧動作は周知であるため説明を省略する。
【００５１】
昇圧駆動回路１１ｂは、直列接続された各バッファ回路１１ｃ，１１ｄから構成されている。尚、各バッファ回路１１ｃ，１１ｄは、例えば、１段のＣＭＯＳインバータによって構成されている。
【００５２】
バッファ回路１１ｃには、発振器OCが生成したクロック信号CLKが入力されている。尚、発振器OCは、例えば、リングオシレータによって構成されている。
バッファ回路１１ｃの出力信号は、バッファ回路１１ｄへ出力されると共に、各コンデンサＣ１，Ｃ３の一端（ダイオードＤ１〜Ｄ４に接続されている電極の反対側の電極）に印加されている。
バッファ回路１１ｄの出力信号は、各コンデンサＣ２，Ｃ４の一端（ダイオードＤ２〜Ｄ５に接続されている電極の反対側の電極）に印加されている。
【００５３】
［第１実施形態の作用・効果］
従来のスイッチング定電圧電源装置５０において、駆動回路５２の高電位側電源端子５２ａへ昇圧電圧を供給するブートストラップ回路５７は、直流電源Ｖccの電源電圧を約２倍までしか昇圧できない。
【００５４】
それに対して、第１実施形態のスイッチング定電圧電源装置５０において、駆動回路５２の高電位側電源端子５２ａへ昇圧電圧VPを供給する昇圧回路１１は、直列接続された各ダイオード（Ｄ１〜Ｄ５）の段数を適宜設定することにより、昇圧電圧VPを自由に設定可能である。
【００５５】
そのため、第１実施形態では、直流電源Ｖccの電源電圧が低下しても、昇圧回路１１が生成する昇圧電圧VPを、従来技術のブートストラップ回路５７の昇圧電圧よりも高い電圧にできる。
従って、第１実施形態によれば、直流電源Ｖccの電源電圧が低下しても、駆動回路５２が生成する駆動信号DSの電圧（＝トランジスタ５１のゲート電圧）を低下させずにトランジスタ５１を十分にオンさせることが可能であるため、トランジスタ５１のオン抵抗が増加せず、トランジスタ５１の発熱を大幅に低減できる。よって、第１実施形態によれば、従来技術の前記第１の問題点を解決できる。
【００５６】
加えて、第１実施形態では、コンデンサ１２が設けられているため、昇圧回路１１の瞬間的な能力不足を補うことが可能になり、前記作用・効果を更に確実に得ることができる。
すなわち、トランジスタ５１の動作をオフからオンに切り替える際のスイッチング速度は、トランジスタ５１のゲートに電荷を蓄積して当該ゲート容量を充電するのに要する時間によって決定される。
そして、前記スイッチング速度が遅いほどトランジスタ５１のスイッチング損失が増大するため、そのスイッチング損失を低減するにはトランジスタ５１のゲート容量を急速に充電する必要がある。
【００５７】
第１実施形態では、駆動回路５２の高電位側電源端子５２ａが昇圧回路１１に接続されているため、トランジスタ５１のゲート容量を急速に充電するには、昇圧回路１１が瞬間的に大きな電流供給能力を有する必要がある。
そこで、昇圧回路１１の電流供給能力が不足する場合には、コンデンサ１２の容量をトランジスタ５１のゲート容量に対して十分に大きな容量値に設定しておく。
【００５８】
このようにすれば、昇圧回路１１の電流供給能力によらず、コンデンサ１２に蓄積されている電荷だけでトランジスタ５１のゲート容量を急速に充電させ、トランジスタ５１のゲート電圧を瞬間的に上昇させることが可能になるため、トランジスタ５１をオフからオンに切り替える際（オフ→オン時）のスイッチング速度を速くしてスイッチング損失を低減できる。
【００５９】
＜第２実施形態＞
図３は、降圧型チョッパ回路を用いた第２実施形態のスイッチング定電圧電源装置２０の概略構成を示す回路図である。
スイッチング定電圧電源装置２０は、Ｎチャネル・パワーＭＯＳトランジスタ５１、駆動回路５２、制御回路５３、インダクタンス５４、フライホイールダイオード５５、平滑コンデンサ５６、ブートストラップ回路５７（コンデンサ５７ａ、ダイオード５７ｂ）、出力端子Ｖout、降圧回路２１、コンデンサ２２から構成され、直流電源Ｖccから電源が供給されている。
各回路５２，５３，２１は、１個の半導体チップ上に集積化されたモノリシックＩＣによって構成されている。
【００６０】
第２実施形態のスイッチング定電圧電源装置２０において、図８に示した従来のスイッチング定電圧電源装置５０と異なるのは、降圧回路２１およびコンデンサ２２が設けられている点だけである。
【００６１】
降圧回路２１は、マイナスの降圧電圧VMを生成し、その降圧電圧VMを駆動回路５２の低電位側電源端子５２ｂへ供給する。
また、駆動回路５２の低電位側電源端子５２ｂとグランドとの間には、コンデンサ２２が接続されている。
【００６２】
図３は、降圧回路２１の概略構成を示す回路図である。
降圧回路２１は、降圧型チャージポンプ回路２１ａ、降圧駆動回路２１ｂ、発振器OCから構成されている。
【００６３】
降圧型チャージポンプ回路２１ａは、直列接続された各ダイオードＤ６〜Ｄ１０と、各ダイオードＤ６〜Ｄ１０の各接続点にそれぞれ接続された各コンデンサＣ５〜Ｃ８とを有し、各コンデンサＣ５〜Ｃ８を繰り返し充放電させることで、ダイオードＤ１のカソードが接続されたグランドの電圧をより低い電圧VMに降圧してダイオードＤ１０のアノードから出力する。尚、降圧型チャージポンプ回路の降圧動作は周知であるため説明を省略する。
【００６４】
降圧駆動回路２１ｂは、直列接続された各バッファ回路２１ｃ，２１ｄから構成されている。尚、各バッファ回路２１ｃ，２１ｄは、例えば、１段のＣＭＯＳインバータによって構成されている。
【００６５】
バッファ回路２１ｃには、発振器OCが生成したクロック信号CLKが入力されている。
バッファ回路２１ｃの出力信号は、バッファ回路２１ｄへ出力されると共に、各コンデンサＣ５，Ｃ７の一端（ダイオードＤ６〜Ｄ９に接続されている電極の反対側の電極）に印加されている。
バッファ回路２１ｄの出力信号は、各コンデンサＣ６，Ｃ８の一端（ダイオードＤ７〜Ｄ１０に接続されている電極の反対側の電極）に印加されている。
【００６６】
［第２実施形態の作用・効果］
トランジスタ５１の動作をオンからオフへ切り替える際のスイッチング速度は、トランジスタ５１のゲートに蓄積された電荷を引き抜いて当該ゲート容量を放電するのに要する時間によって決定される。
従来のスイッチング定電圧電源装置５０では、駆動回路５２の低電位側電源端子５２ｂがグランドに接続されているため、トランジスタ５１のゲートに蓄積された電荷は、駆動回路５２によって引き抜かれ、低電位側電源端子５２ｂを介してグランドへ放電される。
そのため、トランジスタ５１のゲート電圧とグランドとの電位差が大きいほど前記スイッチング速度を速くできるが、グランド電圧は一定であるため、トランジスタ５１のゲート電圧とグランドとの電位差を小さくすることは困難であった。
【００６７】
それに対して、第２実施形態のスイッチング定電圧電源装置１０では、駆動回路５２の低電位側電源端子５２ｂに降圧回路２１が生成した降圧電圧VMが供給されているため、トランジスタ５１のゲートに蓄積された電荷は、駆動回路５２によって引き抜かれ、低電位側電源端子５２ｂから降圧回路２１を介してグランドへ放電される。
そのため、トランジスタ５１のゲート電圧と、降圧回路２１が生成したマイナスの降圧電圧VMとの電位差が大きいほど、前記スイッチング速度を速くできる。
そして、降圧回路２１は、直列接続された各ダイオード（Ｄ６〜Ｄ１０）の段数を適宜設定することにより、降圧電圧VMを自由に設定可能である。
【００６８】
従って、第２実施形態によれば、降圧電圧VMを適宜設定することにより、従来技術に比べて、トランジスタ５１をオンからオフへ切り替える際（オン→オフ時）のスイッチング速度を速くことが可能になるため、トランジスタ５１のスイッチング損失を大幅に低減できる。
【００６９】
加えて、第２実施形態では、コンデンサ２２が設けられているため、降圧回路２１の瞬間的な能力不足を補うことが可能になり、前記作用・効果を更に確実に得ることができる。
すなわち、第２実施形態では、駆動回路５２の低電位側電源端子５２ｂが降圧回路２１に接続されているため、トランジスタ５１のゲート容量を急速に放電するには、降圧回路２１が瞬間的に大きな電流供給能力を有する必要がある。
【００７０】
そこで、降圧回路２１の電流供給能力が不足する場合には、コンデンサ２２の容量をトランジスタ５１のゲート容量に対して十分に大きな容量値に設定しておく。
このようにすれば、降圧回路２１の電流供給能力によらず、コンデンサ２２の容量分だけでトランジスタ５１のゲート容量を急速に放電させ、トランジスタ５１のゲート電圧を瞬間的に下降させることが可能になるため、トランジスタ５１をオンからオフに切り替える際のスイッチング速度を速くしてスイッチング損失を低減できる。
【００７１】
ところで、モノリシックＩＣの素子分離には、図５に示すようなＰＮ接合分離が従来から主流として使用されている。
図５（Ａ）は、ＰＮ接合分離を用いて半導体チップ４１に形成されたラテラル構造のＰＮＰトランジスタ４４の概略構成を説明するための平面図である。
図５（Ｂ）は、トランジスタ４４の概略構成を説明するための縦断面図であり、図５（Ａ）に示すＺ−Ｚ線断面図である。
【００７２】
半導体チップ（半導体基板）４１には、低濃度のＮ型半導体領域（Ｎ−）および高濃度のＮ型半導体領域（Ｎ＋）によって複数個の島４２が形成されると共に、高濃度のＰ型半導体領域（Ｐ＋）によってアイソレーション領域４３が形成されている。
島４２の表面には高濃度のＰ型半導体領域（Ｐ＋）およびＮ型半導体領域（Ｎ＋）が形成され、これら領域によってＰＮＰトランジスタ４４が形成されている。
【００７３】
ここで、島４２とアイソレーション領域４３との間には、寄生ダイオードPDが形成されることになる。
通常、アイソレーション領域４３はグランドに接続されているため、トランジスタ４４をマイナス電圧で動作させると、島４２がマイナス電圧になって寄生ダイオードPDが動作してしまい、トランジスタ４４が本来の動作をできなくなってしまう。
【００７４】
第２実施形態では、各回路５２，５３，２１がモノリシックＩＣによって構成され、降圧回路２１がマイナスの降圧電圧VMを生成して駆動回路５２へ供給する。そのため、図５に示すようなＰＮ接合分離を用いた場合には、各回路５２，２１を正常に動作させることができない。
尚、トランジスタ４４は、各回路５２，５３，２１の構成素子の一例である。
【００７５】
そこで、第２実施形態では、各回路５２，５３，２１が構成されるモノリシックＩＣの素子分離に、図６に示すような絶縁分離を使用している。
図６（Ａ）は、絶縁分離を用いて半導体チップ４１に形成されたラテラル構造のＰＮＰトランジスタ４４の概略構成を説明するための平面図である。
図６（Ｂ）は、トランジスタ４４の概略構成を説明するための縦断面図であり、図６（Ａ）に示すＺ−Ｚ線断面図である。
【００７６】
半導体チップ４１には、複数個の島４２が形成されると共に、絶縁体から成るアイソレーション領域４５が形成されている。
アイソレーション領域４５は、島４２の下側に設けられた絶縁層４５ａと、島４２の外周を囲むように形成されたトレンチ内に埋め込まれた絶縁層４５ｂとから構成され、各絶縁層４５ａ，４５ｂは接続されている。すなわち、島４２の外周面および底面は、アイソレーション領域４５によって覆われている。
そのため、個々の島４２はアイソレーション領域４５によって互いに絶縁され、個々の島４２に形成されたトランジスタ４４は素子分離されている。
【００７７】
このように、絶縁体のアイソレーション領域４５を用いた絶縁分離では、ＰＮ接合分離のような寄生ダイオードPDが形成されないため、トランジスタ４４をマイナス電圧で確実に動作させることが可能であり、各回路５２，２１を正常に動作させることができる。
従って、第２実施形態によれば、各回路５２，５３，２１をモノリシックＩＣによって構成可能であるため、小型化できると共に低コストに提供できる。
【００７８】
＜第３実施形態＞
図７は、降圧型チョッパ回路を用いた第３実施形態のスイッチング定電圧電源装置３０の概略構成を示す回路図である。
スイッチング定電圧電源装置３０は、Ｎチャネル・パワーＭＯＳトランジスタ５１、駆動回路５２、制御回路５３、インダクタンス５４、フライホイールダイオード５５、平滑コンデンサ５６、出力端子Ｖout、昇圧回路１１、降圧回路２１、コンデンサ１２，２２から構成され、直流電源Ｖccから電源が供給されている。
各回路５２，５３，１１，２１は、１個の半導体チップ上に集積化されたモノリシックＩＣによって構成されている。
【００７９】
第３実施形態のスイッチング定電圧電源装置３０において、図８に示した従来のスイッチング定電圧電源装置５０と異なるのは、ブートストラップ回路５７が省かれ、その代わりに昇圧回路１１およびコンデンサ１２が設けられている点と、降圧回路２１およびコンデンサ２２が設けられている点だけである。
つまり、第３実施形態は、第１実施形態と第２実施形態を併用したものである。
従って、第３実施形態によれば、第１実施形態と第２実施形態の両方の作用・効果を得ることができる。
尚、第３実施形態では、昇圧回路１１と降圧回路２１とで発振器OCを共用できる。
【００８０】
＜別の実施形態＞
本発明は上記各実施形態に限定されるものではなく、以下のように具体化してもよく、その場合でも、上記各実施形態と同等もしくはそれ以上の作用・効果を得ることができる。
【００８１】
［１］Ｎチャネル・パワーＭＯＳトランジスタ５１は、Ｐチャネル・パワーＭＯＳトランジスタに比べ、オン抵抗が低く効率が高いことに加え、耐圧や電流定格が大きい上に安価であるため、スイッチング定電圧電源装置に好適である。
しかし、Ｎチャネル・パワーＭＯＳトランジスタ５１をＰチャネル・パワーＭＯＳトランジスタに置き換えてもよい。
また、トランジスタ５１は、バイポーラトランジスタ（ＮＰＮトランジスタ、ＰＮＰトランジスタ）に置き換えてもよい。
さらに、トランジスタ５１は、ＭＯＳトランジスタやバイポーラトランジスタに限らず、どのようなスイッチング素子（例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＳＩＴ（Static Induction Transistor）、サイリスタなど）に置き換えてもよい。
【００８２】
［２］昇圧型チャージポンプ回路１１ａを備えた昇圧回路１１は、簡単な構成で低コストに実現できる。
しかし、プラスの昇圧電圧VPを生成可能であれば、昇圧型チャージポンプ回路１１ａに限らず、どのような構成の昇圧回路を用いてもよい。また、昇圧回路１１を、直流電源Ｖccとは別個に昇圧電圧VPを生成する専用のプラス電源に置き換えてもよい。
【００８３】
［３］降圧型チャージポンプ回路２１ａを備えた降圧回路２１は、簡単な構成で低コストに実現できる。
しかし、マイナスの降圧電圧VMを生成可能であれば、降圧型チャージポンプ回路２１ａに限らず、どのような構成の降圧回路を用いてもよい。また、降圧回路２１を、直流電源Ｖccとは別個に降圧電圧VMを生成する専用のマイナス電源に置き換えてもよい。
【００８４】
［４］上記各実施形態は降圧型チョッパ回路を用いたスイッチング定電圧電源装置に適用したものであるが、本発明は昇圧型チョッパ回路を用いたスイッチング定電圧電源装置に適用してもよい。
【００８５】
［５］上記各実施形態はスイッチング定電圧電源装置に適用したものであるが、本発明は、スイッチング素子をオン・オフ動作させる駆動装置であれば、どのような駆動装置に適用してもよい。
【図面の簡単な説明】
【００８６】
【図１】降圧型チョッパ回路を用いて本発明を具体化した第１実施形態のスイッチング定電圧電源装置１０の概略構成を示す回路図。
【図２】第１実施形態における昇圧回路１１の概略構成を示す回路図。
【図３】降圧型チョッパ回路を用いて本発明を具体化した第２実施形態のスイッチング定電圧電源装置２０の概略構成を示す回路図。
【図４】第２実施形態における降圧回路２１の概略構成を示す回路図。
【図５】図５（Ａ）は、ＰＮ接合分離を用いて半導体チップ４１に形成されたラテラル構造のＰＮＰトランジスタ４４の概略構成を説明するための平面図。図５（Ｂ）は、トランジスタ４４の概略構成を説明するための縦断面図であり、図５（Ａ）に示すＺ−Ｚ線断面図。
【図６】図６（Ａ）は、絶縁分離を用いて半導体チップ４１に形成されたラテラル構造のＰＮＰトランジスタ４４の概略構成を説明するための平面図。図６（Ｂ）は、トランジスタ４４の概略構成を説明するための縦断面図であり、図６（Ａ）に示すＺ−Ｚ線断面図。
【図７】降圧型チョッパ回路を用いて本発明を具体化した第３実施形態のスイッチング定電圧電源装置３０の概略構成を示す回路図。
【図８】降圧型チョッパ回路を用いた従来のスイッチング定電圧電源装置５０の概略構成を示す回路図。
【符号の説明】
【００８７】
１０，２０，３０…スイッチング定電圧電源装置
１１…昇圧回路（高電位側電源回路）
１１ａ…昇圧型チャージポンプ回路
１１ｂ…昇圧駆動回路
OC…発振器
２１…降圧回路（低電位側電源回路）
２１ａ…降圧型チャージポンプ回路
２１ｂ…降圧駆動回路
１２，２２…コンデンサ
４１…半導体チップ
４２…島
４５…絶縁体から成るアイソレーション領域
５１…Ｎチャネル・パワーＭＯＳトランジスタ（スイッチング素子）
５２…駆動回路
５２ａ…高電位側電源端子
５２ｂ…低電位側電源端子
５２ｃ…出力端子
５３…制御回路
５４…インダクタンス
５５…フライホイールダイオード
５６…平滑コンデンサ
５７…ブートストラップ回路
５７ａ…コンデンサ
５７ｂ…ダイオード
Ｖout…出力端子
Ｖcc…直流電源
VP…昇圧電圧（高電位側電源回路の電源電圧）
VM…降圧電圧（低電位側電源回路の電源電圧）
CS…制御信号
DS…駆動信号
CLK…クロック信号
【図１】
2008029085.tif 000003
【図２】
2008029085.tif 000004
【図３】
2008029085.tif 000005
【図４】
2008029085.tif 000006
【図５】
2008029085.tif 000007
【図６】
2008029085.tif 000008
【図７】
2008029085.tif 000009
【図８】
2008029085.tif 000010