(57)【要約】【課題】回路規模の大型化を伴うことなく水平方向及び垂直方向に相関のないシエーデイング補正を有効に行うことができるシエーデイング補正回路を提案する。【解決手段】撮像素子１０２Ｒ、１０２Ｇ、１０２Ｂの各画素の撮像出力信号Ｓ１０２Ｒ、Ｓ１０２Ｇ、Ｓ１０２Ｂのシエーデイング成分に応じた離散的なシエーデイング補正データ間を補間することにより、離散的なシエーデイング補正データを連続的なシエーデイング補正データに変換し、当該連続的なシエーデイング補正データに基づいて撮像素子の出力信号をシエーデイング補正することにより、水平及び垂直方向に相関のないシエーデイング成分を小さな回路規模で有効に除去することができる。【選択図】図５
2008061273.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素がマトリクス状に配置された撮像素子の撮像出力信号のシエーデイング成分を除去するシエーデイング補正回路において、
上記複数の画素を複数の領域に分割し、各当該領域内における各画素に対するシエーデイング補正データを積分することによって各領域内における離散シエーデイング補正データを算出する離散シエーデイング補正データ算出手段と、
上記離散シエーデイング補正データを記憶する記憶手段と、
上記各離散シエーデイング補正データを用いて上記各離散シエーデイング補正データ間を補間することによって連続的な全ての上記画素に対応する画素シエーデイング補正データ算出する画素シエーデイング補正データ算出手段と、
上記各画素のシエーデイング補正データに基づいて上記撮像素子から出力される上記画素の映像信号を補正する補正手段と
を具えることを特徴とするシエーデイング補正回路。
【請求項２】
上記記憶手段に記憶される上記離散シエーデイング補正データは、上記撮像素子の各画素に対する各画素のシエーデイング補正データを画面の水平方向及び垂直方向に複数分割した領域内において積分してなる
ことを特徴とする請求項１に記載のシエーデイング補正回路。
【請求項３】
上記記憶手段に記憶される上記離散シエーデイング補正データは、上記撮像素子の撮像面への光の入射を遮蔽した状態での上記撮像素子から出力される上記撮像出力信号のレベルに基づいて生成されてなる
ことを特徴とする請求項１に記載のシエーデイング補正回路。
【請求項４】
上記記憶手段に記憶される離散的シエーデイング補正データは、上記撮像素子の撮像面の全面に均一な光量の光を入射させた状態での上記撮像素子から出力される上記撮像出力信号のレベルに基づいて生成されてなる
ことを特徴とする請求項１に記載のシエーデイング補正回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はシエーデイング補正回路に監視、例えばビデオカメラにおいて撮像素子が出力する映像信号のシエーデイング成分を除去するシエーデイング補正回路に適用して好適なものである。
【背景技術】
【０００２】
従来、ビデオカメラによつて被写体を撮像した際にＣＣＤ(Charge Coupled Device) 等の撮像素子から出力される撮像信号は、撮像素子の感度むらや水平転送レジスタに転送される時間に比例した暗電流等種々の原因により画面の比較的広い範囲にわたる明暗の歪み（シエーデイング）が発生することが知られている。
【０００３】
シエーデイングには、画面周辺部において出力が小さくなる白（変調）シエーデイングと、黒レベルが画面全体にわたつて均一でない黒（重畳）シエーデイングとがある。白シエーデイングに対しては乗算器を用い、黒シエーデイングに対しては加算器を用いてシエーデイング補正信号を撮像信号に混合することにより、シエーデイング補正処理が行われる。
【０００４】
かかるシエーデイング補正処理では、水平、垂直両方向の鋸歯状波信号とパラボラ波信号を発生し、これらを合成することによりシエーデイング補正信号を生成する。この場合、鋸歯状波信号及びパラボラ波信号の各信号発生器においてボリユーム等のレベル調整器が設けられ、このレベル調整器を手作業で調整することにより鋸歯状波信号及びパラボラ波信号の各出力レベルを調整するようになされている。オペレータは波形モニタを見ながら各信号発生器の出力レベルを調整して、適正なシエーデイング補正が行われるような補正信号を生成する。
【０００５】
また、被写体の色成分を、例えば赤色成分、緑色成分、青色成分に色分解して、各色成分の画素を３枚の撮像素子により個別に撮像する３板式のカラー撮像装置では、各撮像素子ごとにシエーデイング補正処理が行われる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、従来のシエーデイング補正回路では、適正なシエーデイング補正処理が行われるように、波形モニタを見ながら鋸歯状波信号及びパラボラ波信号の各信号発生器の出力レベルを手動操作により調整することにより、その調整作業には熟練が必要であると共に多大な手間と時間が必要であつた。
【０００７】
かかる問題点を解決するための一つの方法として、複数の画素がマトリクス状に配置された撮像素子の撮像出力信号のシエーデイング成分を除去するシエーデイング補正回路において、撮像素子により得られる撮像出力信号からシエーデイング補正に必要な水平方向及び垂直方向のシエーデイング補正データを形成してメモリ等の記憶手段に記憶し、実際の撮像時に記憶手段からシエーデイング補正データを読み出すと共に当該シエーデイング補正データを用いて、各撮像素子の撮像出力信号に黒シエーデイング補正や白シエーデイング補正を施すようにしたシエーデイング補正回路が提案されている（特開平3-262282号公報、特開平7-135600号公報) 。
【０００８】
これらのシエーデイング補正回路では、画面中央部分のレベルと、水平方向及び垂直方向の画素の平均レベルとのレベル差を算出して、シエーデイング補正に必要な水平方向及び垂直方向のシエーデイング補正データを形成する処理を行うことにより、水平方向及び垂直方向に相関が高いシエーデイングに対して有効に補正処理が行われる。
【０００９】
ところが、かかるシエーデイング補正回路では、水平方向及び垂直方向の補正データを用いてシエーデイング補正を行うことにより水平及び垂直方向に相関があるシエーデイングに対しては有効に補正し得るのに対して、点単位でのシエーデイング補正をおこなおうとすると、水平及び又は垂直方向に対して補正による変化が生じ、違和感のある画面となることを避け得ない。
【００１０】
また、かかるシエーデイング補正回路においては、水平及び垂直方向の補正データをメモリ等の記憶手段に記憶する必要があり、記憶手段を設ける分、回路規模が大型化する問題があつた。
【００１１】
本発明は以上の点を考慮してなされたもので、回路規模の大型化を伴うことなく水平方向及び垂直方向に相関のないシエーデイング補正を有効に行うことができるシエーデイング補正回路を提案しようとするものである。
【課題を解決するための手段】
【００１２】
かかる課題を解決するため本発明においては、複数の画素がマトリクス状に配置された撮像素子の撮像出力信号のシエーデイング成分を除去するシエーデイング補正回路において、複数の画素を複数の領域に分割し、各当該領域内におけるシエーデイング補正データを各々算出することによって各領域内における離散シエーデイング補正データを算出する離散シエーデイング補正データ算出手段と、離散シエーデイング補正データを記憶する記憶手段と、各離散シエーデイング補正データ間を補間することによって連続的な全ての画素に対応する画素シエーデイング補正データ算出する画素シエーデイング補正データ算出手段と、各画素のシエーデイング補正データに基づいて撮像素子から出力される各画素の映像信号を補正することにより、互いに相関が無い画素シエーデイング成分についても有効に補正することができる。
【発明の効果】
【００１３】
複数の画素に対して撮像素子から出力された複数の画素を所定の複数の領域に分割し、各当該領域の各々について領域シエーデイングレベルを算出し、算出された各領域シエーデイングレベルに基づいて各領域間の画素シエーデイングレベルを補間することにより上記複数の画素に対する画素シエーデイングレベルを算出し、当該画素シエーデイングレベルに基づいて撮像素子から出力された各画素の映像信号レベルを補正することにより、少ないシエーデイングレベルのデータによって互いに相関が無い画素シエーデイングについても有効に補正することができ、かくして相関がない画素のシエーデイング成分を除去できるシエーデイング補正回路を実現し得る。
【発明を実施するための最良の形態】
【００１４】
以下図面について、本発明の一実施の形態を詳述する。
【００１５】
（１）第１の実施の形態
図１において１００は全体としてシエーデイング補正部１００Ａを有する撮像装置を示し、光学系１０１に入射された被写体からの光は、光学系１０１に設けられたプリズムによる赤色成分光ＬＡＲ、緑色成分光ＬＡＧ及び青色成分光ＬＡＢに色分解され、それぞれの原色成分光は赤色成分用の撮像素子（ＣＣＤ）１０２Ｒ、緑色成分用の撮像素子（ＣＣＤ）１０２Ｇ及び青色成分用の撮像素子（ＣＣＤ）１０２Ｂの各撮像面に結像する。
【００１６】
撮像素子１０２Ｒは赤色成分光ＬＡＲを光電変換することにより赤色撮像信号Ｓ１０２Ｒを生成し、これをアナログ信号処理回路１０３Ｒに送出する。撮像素子１０２Ｇは緑成分光ＬＡＧを光電変換することにより緑色撮像信号Ｓ１０２Ｇを生成し、これをアナログ信号処理回路１０３Ｇに送出する。また、撮像素子１０２Ｂは青色成分光ＬＡＢを光電変換することにより青色撮像信号Ｓ１０２Ｂを生成し、これをアナログ信号処理回路１０３Ｂに送出する。
【００１７】
アナログ信号処理回路１０３Ｒは、赤色撮像信号Ｓ１０２Ｒに対して、ＣＤＳ回路やトラツプフイルタ等でノイズ除去処理を施すと共に増幅回路等でレベル調整を行つた後、これを加算器１０４Ｒに送出し、黒シエーデイング補正信号発生回路１１２から供給されるシエーデイング補正信号Ｓ１１２Ｒと加算することにより黒シエーデイング補正が行われる。
【００１８】
加算器１０４Ｒの加算器出力信号Ｓ１０４Ｒは、続く乗算器１０５Ｒにおいて白シエーデイング補正信号発生回路１１３から供給されるシエーデイング補正信号Ｓ１１３Ｒと乗算されることにより白シエーデイング補正が行われ、その結果が乗算器出力信号Ｓ１０５Ｒとしてローパスフイルタ（ＬＰＦ）１０６Ｒに送出される。ローパスフイルタ１０６Ｒは、乗算器出力信号Ｓ１０５Ｒの不要な高域周波数成分を除去する。
【００１９】
ローパスフイルタ１０６Ｒの出力信号は、アナログ／デイジタル変換回路１０７Ｒにおいてデイジタル信号（赤色デイジタル信号Ｓ１０７Ｒ）に変換され、デイジタル信号処理回路１０８Ｒに送出される。デイジタル信号処理回路１０８Ｒは、赤色デイジタル信号Ｓ１０７Ｒに対して輪郭強調、ガンマ補正、ニー補正、ホワイトバランス等の処理を行つた後、これをエンコーダ１０９に送出する。
【００２０】
また、これと同様にして、アナログ信号処理回路１０３Ｇは、緑色撮像信号Ｓ１０２Ｇに対して、ＣＤＳ回路やトラツプフイルタ等でノイズ除去処理を施すと共に増幅回路等でレベル調整を行つた後、これを加算器１０４Ｇに送出し、黒シエーデイング補正信号発生回路１１２から供給されるシエーデイング補正信号Ｓ１１２Ｇと加算することにより、黒シエーデイング補正が行われる。
【００２１】
加算器１０４Ｇの加算器出力信号Ｓ１０４Ｇは、続く乗算器１０５Ｇにおいて白シエーデイング補正信号発生回路１１３から供給されるシエーデイング補正信号Ｓ１１３Ｇと乗算されることにより白シエーデイング補正が行われ、その結果が乗算器出力信号Ｓ１０５Ｇとしてローパスフイルタ（ＬＰＦ）１０６Ｇに送出される。ローパスフイルタ１０６Ｇは、乗算器出力信号Ｓ１０５Ｇの不要な高域周波数成分を除去する。
【００２２】
ローパスフイルタ１０６Ｇの出力信号は、アナログ／デイジタル変換回路１０７Ｇにおいてデイジタル信号（緑色デイジタル信号Ｓ１０７Ｇ）に変換され、デイジタル信号処理回路１０８Ｇに送出される。デイジタル信号処理回路１０８Ｇは、緑色デイジタル信号Ｓ１０７Ｇに対して輪郭強調、ガンマ補正、ニー補正、ホワイトバランス等の処理を行つた後、これをエンコーダ１０９に送出する。
【００２３】
また、これと同様にして、アナログ信号処理回路１０３Ｂは、青色撮像信号Ｓ１０２Ｂに対して、ＣＤＳ回路やトラツプフイルタ等でノイズ除去処理を施すと共に増幅回路等でレベル調整を行つた後、これを加算器１０４Ｂに送出し、黒シエーデイング補正信号発生回路１１２から供給されるシエーデイング補正信号Ｓ１１２Ｂと加算することにより黒シエーデイング補正が行われる。
【００２４】
加算器１０４Ｂの加算器出力信号Ｓ１０４Ｂは、続く乗算器１０５Ｂにおいて白シエーデイング補正信号発生回路１１３から供給されるシエーデイング補正信号Ｓ１１３Ｂと乗算されることにより白シエーデイング補正が行われ、その結果が乗算器出力信号Ｓ１０５Ｂとしてローパスフイルタ（ＬＰＦ）１０６Ｂに送出される。ローパスフイルタ１０６Ｂは、乗算器出力信号Ｓ１０５Ｂの不要な高域周波数成分を除去する。
【００２５】
ローパスフイルタ１０６Ｂの出力信号は、アナログ／デイジタル変換回路１０７Ｂにおいてデイジタル信号（青色デイジタル信号Ｓ１０７Ｂ）に変換され、デイジタル信号処理回路１０８Ｂに送出される。デイジタル信号処理回路１０８Ｂは、青色デイジタル信号Ｓ１０７Ｂに対して輪郭強調、ガンマ補正、ニー補正、ホワイトバランス等の処理を行つた後、これをエンコーダ１０９に送出する。
【００２６】
エンコーダ１０９は、デイジタル信号処理回路１０８Ｒ、１０８Ｇ及び１０８Ｂから出力される赤色デイジタル信号Ｓ１０７Ｒ、緑色デイジタル信号Ｓ１０７Ｇ及び青色デイジタル信号Ｓ１０７ＢをＮＴＳＣ方式のデイジタル映像信号Ｓ１０９に変換する。このデイジタル映像信号Ｓ１０９は、続くデイジタル／アナログ変換回路１１０においてアナログ信号Ｓ１１０に変換されると共に、続くローパスフイルタ１１１において、ビデオテープレコーダやモニタ等に出画させる際に不要となる高域周波数成分を除去され、出力映像信号Ｓ１１１として出力される。
【００２７】
ここで、アナログ／デイジル変換回路１０７Ｒ、１０７Ｇ及び１０７Ｂから出力される赤色デイジタル信号Ｓ１０７Ｒ、緑色デイジタル信号Ｓ１０７Ｇ及び青色デイジタル信号Ｓ１０７Ｂは、シエーデイング検出回路１１５に供給される。シエーデイング検出回路１１５は、赤色デイジタル信号Ｓ１０７Ｒ、緑色デイジタル信号Ｓ１０７Ｇ及び青色デイジタル信号Ｓ１０７Ｂに基づいてこのとき撮像されている画面のシエーデイングレベルを各画素について検出し、これをシエーデイングレベル検出信号Ｓ１１５としてシステムコントローラ１１４に送出する。
【００２８】
システムコントローラ１１４はシエーデイングレベル検出信号Ｓ１１５に基づいてシエーデイング補正データＳ１１４Ａを算出し、これを黒シエーデイング補正信号発生回路１１２及び白シエーデイング補正信号発生回路１１３にそれぞれ送出する。
【００２９】
また、これと共にシステムコントローラ１１４は光学系制御信号Ｓ１１４Ｂによつて光学系１０１のレンズ絞りを制御したり、シエーデイング検出の実行受付等の処理を含む撮像装置全体の制御を行う。
【００３０】
黒シエーデイング補正信号発生回路１１２は、シエーデイング補正データＳ１１４Ａから黒シエーデイング補正信号Ｓ１１２Ｒ、Ｓ１１２Ｇ及びＳ１１２Ｂを生成し、これらを加算器１０４Ｒ、１０４Ｇ及び１０４Ｂに送出することにより、アナログ信号処理回路１０３Ｒ、１０３Ｇ及び１０３Ｂから出力される赤色撮像信号Ｓ１０２Ｒ、緑色撮像信号Ｓ１０２Ｇ及び青色撮像信号Ｓ１０２Ｂに対して黒シエーデイング補正を行う。
【００３１】
また、白シエーデイング補正信号発生回路１１３は、シエーデイング補正データＳ１１４Ａから黒シエーデイング補正信号Ｓ１１３Ｒ、Ｓ１１３Ｇ及びＳ１１３Ｂを生成し、これらを乗算器１０５Ｒ、１０５Ｇ及び１０５Ｂに送出することにより、加算器出力信号Ｓ１０４Ｒ、Ｓ１０４Ｇ及びＳ１０４Ｂに対して白シエーデイング補正を行う。
【００３２】
ここで、図２及び図３において、水平方向に２５画素、垂直方向に１５画素、全３７５画素の撮像素子について、撮像装置１００の例えば使用前の調整処理において、黒シエーデイング補正を行う場合を説明する。黒シエーデイング補正では、レンズ絞りが完全に閉じていて、撮像素子には光が入射していない状態での各画素に対応する映像信号レベルをシエーデイング検出回路１１５において検出する。
【００３３】
このとき検出された各画素の映像信号レベルは、図２において各画素に対応した「○」印内に付された数字である。この場合、多くの画素（特に中心付近）はレベル１０であるので、シエーデイング検出回路１１５は、各画素とレベル１０との差分をシエーデイングレベルとして検出する。例えば、画素（ＰＨ１、ＰＶ１）の映像信号レベルは１６であるので、これから１０を減算した＋６がシエーデイングレベルとなる。
【００３４】
シエーデイング検出回路１１５は、このようにして検出された各画素のシエーデイングレベルを、水平方向に５画素、垂直方向に３画素ごとに区切つた領域Ａ〔ｘ、ｙ〕（図３）内で積分し、当該積分結果をその領域Ａ〔ｘ、ｙ〕のシエーデイングレベルとして、システムコントローラ１１４に送出する。すなわち、図３に示すように、領域Ａ〔１、１〕を画素（ＰＨ１〜ＰＨ５、ＰＶ１〜ＰＶ３）、領域Ａ〔２、１〕を画素（ＰＨ６〜ＰＨ１０、ＰＶ１〜ＰＶ３）、……、領域Ａ〔１、２〕を画素（ＰＨ１〜ＰＨ５、ＰＶ４〜ＰＶ６）、……、領域Ａ〔５、５〕を画素（ＰＨ２１〜ＰＨ２５、ＰＶ１３〜ＰＶ１５）に分割して、それぞれの領域の各画素に対応するシエーデイングレベルを積分する。従つて、例えば領域Ａ〔１、１〕のシエーデイングレベルは＋３．９となる。
【００３５】
このようにしてシエーデイング検出回路１１５において得られた各領域のシエーデイングレベルは、システムコントローラ１１４において図４に示すように、各領域の中心画素のシエーデイングレベルとして扱われる。すなわち、システムコントローラ１１４は領域Ａ〔１、１〕の中心画素（ＰＨ３、ＰＶ２）におけるシエーデイングレベルを＋３．９として扱うことにより、当該中心画素（ＰＨ３、ＰＶ２）における補正データＣ〔３、２〕のシエーデイング補正データを−３．９とし、これを加算器１０４Ｒ、１０４Ｇ及び１０４Ｂにおいて赤色撮像信号Ｓ１０２Ｒ、緑色撮像信号Ｓ１０２Ｇ及び青色撮像信号Ｓ１０２Ｂにそれぞれ加算することにより、領域Ａ〔１、１〕の中心画素におけるシエーデイング補正が行われ、多くの画素の映像レベル１０にほぼ一致した映像信号レベルが得られる。
【００３６】
このようにして、システムコントローラ１１４は、各領域Ａ〔１、１〕〜Ａ〔５、５〕の中心画素（合計２５画素）におけるシエーデイング補正を行うことができるが、各領域Ａ〔１、１〕〜Ａ〔５、５〕の中心画素以外の画素については、黒シエーデイング補正信号発生回路１１２において、各領域Ａ〔１、１〕〜Ａ〔５、５〕の中心画素（合計２５画素）である水平方向に５画素ごと、垂直方向に３画素ごとの離散的なシエーデイング補正データを補間することにより、連続的なすべての画素に対応するシエーデイング補正データを算出する。
【００３７】
この場合、各領域Ａ〔１、１〕〜Ａ〔５、５〕の中心画素についてシエーデイング補正データが与えられていることにより、図４に示すように、撮像領域として与えられている全領域のうち、補正データＣ〔３、２〕、Ｃ〔２３、２〕、Ｃ〔３、１４〕及びＣ〔２３、１４〕で囲まれた領域の外側の画素のシエーデイング補正データを生成することが困難となる。従つて、システムコントローラ１１４は、全領域の外側に架空の領域を想定し、当該架空の外側領域の中心画素についてそのシエーデイング補正データＣ〔−２、−１〕、Ｃ〔３、−１〕、Ｃ〔８、−１〕、……、Ｃ〔−２、２〕、……、Ｃ〔２８、１７〕を算出する。
【００３８】
この算出方法としては、システムコントローラ１１４は領域内のシエーデイング補正データＣ〔３、２〕〜Ｃ〔２３、１４〕から、その連続性を重視して、領域内のシエーデイング補正データ間の変化量を一定に保つような算出を行う。
【００３９】
例えば、領域外のシエーデイング補正データＣ〔３−１〕を算出する場合、システムコントローラ１１４は、実在するシエーデイング補正データＣ〔３、２〕とＣ〔３、５〕との間の変化量と同じ変化量だけシエーデイング補正データＣ〔３、２〕及びＣ〔３、−１〕間の変化量を与えるように領域外のシエーデイング補正データＣ〔３、−１〕を算出すると、次式、
【００４０】
【数１】
2008061273.tif 000003
【００４１】
によつてシエーデイング補正データＣ〔３、−１〕が算出される。
【００４２】
また、システムコントローラ１１４は水平方向も同様にして領域外の架空の領域の各中心画素のシエーデイング補正データを算出する。例えば、シエーデイング補正データＣ〔２、−２〕について、次式、
【００４３】
【数２】
2008061273.tif 000004
【００４４】
によつて算出が行われる。
【００４５】
また領域外の架空の領域のうち、４つの角にある架空領域の中心画素のシエーデイング補正データＣ〔−２、−１〕、Ｃ〔２８、−１〕、Ｃ〔−２、１７〕、Ｃ〔２８、１７〕については、システムコントローラ１１４は、斜め方向に算出する。例えばシエーデイング補正データＣ〔−２、−１〕については、次式、
【００４６】
【数３】
2008061273.tif 000005
【００４７】
によつて算出が行われる。
【００４８】
かくしてシステムコントローラ１１４は、このようにして算出した各領域の中心画素のシエーデイング補正データを、黒シエーデイング補正信号発生回路１１２に送出する。
【００４９】
黒シエーデイング補正信号発生回路１１２は、同一構成の赤色用補正信号発生回路と緑色用補正信号発生回路と青色用補正信号発生回路とを有し、赤色用補正信号発生回路は、図５に示すように、システムコントローラ１１４から出力されるシエーデイング補正データＳ１１４Ａを補正データ記憶用メモリ（ＲＡＭ）２０１に記憶される。
【００５０】
ここで、補正データ記憶用メモリ２０１に記憶されるシエーデイング補正データＳ１１４Ａは、図４について上述したように、各領域の中心画素についての補正データである。従つて黒シエーデイング補正信号発生回路１１２の垂直補間回路２０２はローダ２０４によつてこれらのシエーデイング補正データＳ１１４Ａから、水平垂直に隣接する４つの領域のシエーデイング補正データ（Ｃ０、Ｃ１、Ｃ２、Ｃ３）（図６）を補正データ記憶用メモリ２０１から読み出して、データホールド回路２０５、２０６、２０７及び２０８に送出する。
【００５１】
ここで、図６は、図３及び図４について上述した全画素領域のうち、４つの領域を抽出した拡大図であり、ローダ２０４によつて補正データ記憶用メモリ２０１から読み出された４つのシエーデイング補正データＣ０〜Ｃ３は、図６に示すように、水平方向に４つの画素を挟み、垂直方向に２つの画素を挟んだ状態である。
【００５２】
そして４つのシエーデイング補正データＣ０（Ｃ〔ｍ、ｎ〕）〜Ｃ３（Ｃ〔ｍ＋５、ｎ＋３〕）によつて囲まれた領域の各画素のシエーデイング補正データＣ〔ｍ、ｎ〕〜Ｃ〔ｍ＋５、ｎ＋３〕は、補正データ記憶用メモリ２０１から読み出された４つのシエーデイング補正データＣ０〜Ｃ３に基づいて補間される。
【００５３】
この場合、映像信号は垂直方向には不連続な信号であるので、垂直方向に離散的なシエーデイング補正信号を発生するためには、同じ領域内の各ライン毎に同じシエーデイング補正データを読み出すことになる。すなわち、Ｃ〔ｍ、ｎ〕〜Ｃ〔ｍ＋４、ｎ〕を出力する場合においても、Ｃ〔ｍ、ｎ＋１〕〜Ｃ〔ｍ＋４、ｎ＋１〕を出力する場合においても、またＣ〔ｍ、ｎ＋２〕を出力する場合においても、Ｃ〔ｍ、ｎ〕、Ｃ〔ｍ＋５、ｎ〕、Ｃ〔ｍ、ｎ＋３〕、Ｃ〔ｍ＋５、ｎ＋３〕を補正データ記憶用メモリ２０１から読み出すことになる。
【００５４】
そして、これら４点のシエーデイング補正データから、先ず、垂直補間したシエーデイング補正データを算出する。例えば、Ｃ〔ｍ、ｎ＋１〕〜Ｃ〔ｍ＋４、ｎ〕を出力する場合には、Ｃ０（Ｃ〔ｍ、ｎ〕）とＣ１（Ｃ〔ｍ、ｎ＋３〕）からＶ０（Ｃ〔ｍ、ｎ＋１〕）を算出し、Ｃ２（Ｃ〔ｍ＋５、ｎ〕）とＣ３（Ｃ〔ｍ＋５、ｎ＋３〕）からＶ１（Ｃ〔ｍ＋５、ｎ＋１〕）を算出する（図６）。
【００５５】
この算出方法としては、直線補間が用いられ、次式、
【００５６】
【数４】
2008061273.tif 000006
【００５７】
及び、
【００５８】
【数５】
2008061273.tif 000007
【００５９】
となる。
【００６０】
この（４）式の演算は、データホールド回路２０５及び２０６と、乗算器２１１及び２１２と、これら乗算器２１１及び２１２の出力を加算する加算器２１３と、当該加算器２１３の加算結果を除算する除算器２１７とによつて実行され、この結果（Ｖ０）はデータホールド回路２１９に保持される。
【００６１】
また（５）式の演算は、データホールド回路２０７及び２０８と、乗算器２１４及び２１５と、これら乗算器２１４及び２１５の出力を加算する加算器２１６と、当該加算器２１６の加算結果を除算する除算器２１８とによつて実行され、この結果（Ｖ１）はデータホールド回路２２０に保持される。
【００６２】
乗算器２１１、２１２、２１４及び２１５に対して入力される係数は、映像信号に同期してシステムコントローラ１１４から出力されるパラメータｖｉｐであり、これによりシエーデイング補正データ間の位置関係が規定される。
【００６３】
このようにして垂直補間されたシエーデイング補正データＶ０及びＶ１は、水平補間回路２０３に出力される。水平補間回路２０３は、これら垂直補間されたシエーデイング補正信号に水平補間を行い、連続的に出力する。例えば、Ｃ〔ｍ、ｎ＋〕（＝Ｖ０）〜Ｃ〔ｍ＋５、ｎ＋１〕（＝Ｖ１）を出力する場合には、次式、
【００６４】
【数６】
2008061273.tif 000008
【００６５】
【数７】
2008061273.tif 000009
【００６６】
【数８】
2008061273.tif 000010
【００６７】
【数９】
2008061273.tif 000011
【００６８】
【数１０】
2008061273.tif 000012
【００６９】
となる。
【００７０】
この（６）式〜（１０）式の演算は、乗算器２２１及び２２２と、これら乗算器２２１及び２２２の出力を加算する加算器２２３と、当該加算器２２３の加算結果を除算する除算器２２４とによつて実行され、この結果（Ｈ０＝Ｃ〔ｍ、ｎ＋１〕、Ｃ〔ｍ＋１、ｎ＋１〕、Ｃ〔ｍ＋２、ｎ＋１〕、Ｃ〔ｍ＋３、ｎ＋１〕、Ｃ〔ｍ＋４、ｎ＋１〕）はフリツプフロツプ回路２２５に順次保持され、出力される。
【００７１】
このようにして、垂直補間回路２０２において垂直方向の２つのシエーデイング補正データに基づいてその間の各画素のシエーデイング補正データが直線補間によつて算出され、当該算出されたシエーデイング補正データのうち、水平方向に隣合う補正データ間をさらに水平補間回路２０３において直線補間することにより、全ての画素についてシエーデイング補正データが求まる。
【００７２】
このようにして求められたシエーデイング補正データＳ２２５（図５）は、フリツプフロツプ回路２２５からブランキング回路２３４に送出され、図４について上述した領域外に設けられた架空の領域のシエーデイング補正データが取り除かれ、デイジタル／アナログ変換回路２３５に送出される。
【００７３】
デイジタル／アナログ変換回路２３５はシエーデイング補正データをアナログ信号に変換し、これをローパスフイルタ２３６に送出する。ローパスフイルタ２３６はアナログのシエーデイング補正信号の不要な高域周波数成分を除去し、これをシエーデイング補正信号Ｓ１１２Ｒとして図１の加算器１０４Ｒに送出し、赤色撮像信号Ｓ１０２Ｒに加算することにより、シエーデイング補正を行う。
【００７４】
因みに、図７は黒シエーデイング補正信号発生回路１１２における全画素についてのシエーデイング補正データの算出例を示す。また図８は、シエーデイング補正信号発生回路１１２の垂直補間回路２０２及び水平補間回路２０３におけるタイミングチヤートを示し、クロツク信号ＣＬＫによつて各回路部が動作すると共に、垂直補間回路２０２のデータホールド回路２０５〜２０８に対して映像信号に同期したホールド制御信号ｖ−ｈｐがシステムコントローラ１１４から供給され、これにより各データホールド回路２０５〜２０８に補正データ記憶メモリ２０１からシエーデイング補正データ（Ｃ０〜Ｃ３）が保持される。
【００７５】
また映像信号に同期してシステムコントローラ１１４から供給されるパラメータｖｉｐによつて乗算器２１１、２１２、２１４及び２１５の演算が行われ、垂直補間回路２０２の演算結果（Ｖ０、Ｖ１）がシステムコントローラ１１４から映像信号に同期して供給される制御信号ｈ−ｈｐによつてホールド回路２１９及び２２０に保持される。
【００７６】
また水平補間回路２０３においては、システムコントローラ１１４から映像信号に同期して供給される制御信号ｈｉｐによつて乗算器２２１及び２２２の演算が実行され、各画素についての演算結果（シエーデイング補正データ）Ｈ０が求まる。
【００７７】
かくして、赤色撮像信号Ｓ１０２Ｒ（図１）に対するシエーデイング補正データＳ１１２Ｒが図５に示す黒シエーデイング補正信号発生回路１１２において生成される。また、黒シエーデイング補正データ発生回路１１２は、図５について上述した垂直補間回路２０２及び水平補間回路２０３と同様構成の緑色撮像信号Ｓ１０２Ｇに対するシエーデイング補正信号発生回路と青色撮像信号Ｓ１０２Ｂに対するシエーデイング補正信号発生回路と有し、各補間回路において生成されたシエーデイング補正信号Ｓ１１２Ｒ、Ｓ１１２Ｇ及びＳ１１２Ｂは、撮像装置１００を用いた実際の撮影時において、それぞれ加算器１０４Ｒ、１０４Ｇ及び１０４Ｂ（図１）に供給され、シエーデイング補正が自動で行われる。
【００７８】
また白シエーデイング補正信号発生回路１１３は、図５について上述した黒シエーデイング補正信号発生回路１１２と同様の構成を有し、白シエーデイング補正データ作成時において、撮像素子（ＣＣＤ）１０２Ｒ、１０２Ｇ及び１０２Ｂに対して均一な光量の光を入射させ、この状態で、シエーデイングレベル検出回路１１５及びシステムコントローラ１１４において算出されたシエーデイング補正データＳ１１４Ａに基づき、黒シエーデイングの場合と同様にして白シエーデイング補正データＳ１１３Ｒ、Ｓ１１３Ｇ及びＳ１１３Ｂが算出される。かくして実際の撮影時において、これらの白シエーデイング補正データＳ１１３Ｒ、Ｓ１１３Ｇ及びＳ１１３Ｂが乗算器１１５Ｒ、１１５Ｇ及び１１５Ｂに供給され白シエーデイング補正が行われる。
【００７９】
以上の構成において、シエーデイングレベル検出回路１１５において所定画素数ごとの領域ごとにシエーデイングレベルを積分した値を当該領域のシエーデイングレベルとしてシステムコントローラ１１４に送出し、システムコントローラ１１４はこのシエーデイングレベルを当該領域の中心画素のシエーデイングレベルとして、補正データを算出する。このときシステムコントローラ１１４は領域外の架空の領域の中心のシエーデイング補正データを算出して黒シエーデイング補正信号発生回路１１２及び白シエーデイング補正信号発生回路１１３にそれぞれ供給する。
【００８０】
かくして黒シエーデイング補正信号発生回路１１２及び白シエーデイング補正信号発生回路１１３では、入力された所定画素おきの間欠位置ごとのシエーデイング補正データに基づいて全ての画素のシエーデイング補正信号を補間演算によつて算出する。
【００８１】
このとき、補正データ記憶メモリ２０１に記憶されたシエーデイング補正データは、各領域の中心画素に対応した数のデータであり、そのデータ量はすべての画素のデータを記憶する場合に比べて格段的に少なくなる。また、各領域の中心画素ごとに算出されたシエーデイング補正データを用いて垂直方向及び水平方向に補間演算することにより、水平方向及び垂直方向に相関のないシエーデイング波形を発生させることができ、この分、水平方向及び垂直方向に相関のないシエーデイングを有効に補正し得る。
【００８２】
かくして以上の構成によれば、垂直及び水平方向に相関のないシエーデイングを少ないシエーデイング補正データ量で有効に補正できる。
【００８３】
なお上述の第１の実施の形態においては、垂直方向に３画素、水平方向に５画素で１つの領域を形成する場合について述べたが、本発明はこれに限らず、他の種々の画素数による領域を設定することができる。
【００８４】
また上述の第１の実施の形態においては、本発明を２板式の撮像装置１００に用いられるシエーデイング補正回路に適用した場合に付いて述べたが、本発明はこれに限らず、単板式の撮像装置においても適用することができる。この場合、黒シエーデイング補正信号発生回路１１２及び白シエーデイング補正信号発生回路１１３における回路を一系統のみとすれば良い。
【００８５】
（２）第２の実施の形態
図１について上述した撮像装置１００では、黒シエーデイング補正回路１１２及び白シエーデイング補正回路１１３として、各色成分ごとに同一構成の垂直補間回路２０２及び水平補間回路２０３（図５）を用いる場合について述べたが、本発明はこれに限らず、各色成分ごとのシエーデイング補正信号を一つの回路で生成することができる。
【００８６】
すなわち、図９は黒シエーデイング回路１１２（図１）の第２の実施の形態を示し、撮像装置１００のシエーデイング補正データ生成処理時において、撮像素子に光を入射しない状態において、システムコントローラ１１４から供給されるシエーデイング補正データＳ１１４Ａを補正データ記憶メモリ（ＲＡＭ）７０１に入力する。この実施の形態の場合、システムコントローラ１１４はシエーデイング補正データＳ１１４Ａとして、例えば図１０に示すように、水平方向に３２画素毎、垂直方向に８画素毎のデータＣ０、Ｃ１、Ｃ２及びＣ３とする。
【００８７】
垂直補間回路７０２は、先ず、出力するラインの上下にあるシエーデイング補正データを入力する。図１０において、例えばＣ〔ｍ−３２、ｎ＋３〕〜Ｃ〔ｍ、ｎ＋３〕の画素のシエーデイング補正データを算出する場合、垂直補間回路７０２のローダ７０５は、補正データ記憶メモリ７０１から、Ｃ０（＝Ｃ〔ｍ−３２、ｎ〕）及びＣ１（＝Ｃ〔ｍ−３２、ｎ＋８〕）を補正データ記憶メモリ７０１（図９）から読み出し、映像信号に同期してシステムコントローラ１１４から供給される制御信号ｖ−ｈｐによつてデータホールド回路７０６及び７０７に保持する。
【００８８】
そして垂直補間回路７０２はこれらのシエーデイング補正データＣ０及びＣ１に基づいてシエーデイング補正データＶ０（＝Ｃ〔ｍ−３２、ｎ＋３〕）を、次式、
【００８９】
【数１１】
2008061273.tif 000013
【００９０】
の演算式によつて算出する。
【００９１】
この（１１）式の演算は、乗算器７０８及び７０９と、これら乗算器７０８及び７０９の出力を加算する加算器７１０と、当該加算器７１０の加算結果を除算する除算器７１１とによつて実行され、この演算結果（Ｖ０）は垂直補間出力信号Ｓ７０２としてＰＳ変換回路７０３のデータホールド回路７１５に保持される。
【００９２】
ここで、図１に示すシエーデイングレベル検出回路１１５は各画素について赤色、緑色及び青色ごとにシエーデイングレベルを検出しており、この結果得られる各色成分ごとのシエーデイングレベルを順次シエーデイングレベル検出信号Ｓ１１５としてシステムコントローラ１１４に送出するようになされている。またシステムコントローラ１１４は当該各色成分ごとのシエーデイングレベル検出信号Ｓ１１５に基づいて、各色成分ごとの離散的なシエーデイング補正データを算出し、これを各色成分（赤色、緑色、青色）ごとに黒シエーデイング補正回路にシエーデイング補正データＳ１１４Ａとして供給するようになされている。
【００９３】
従つて、黒シエーデイング補正回路１１２の垂直補間回路７０２は、各画素について各色成分ごとに補正データ記憶メモリ７０１に格納されたシエーデイング補正データを各画素について順次赤色成分、緑色成分及び青色成分の順に読み出して、垂直補間演算を実行する。
【００９４】
従つて垂直補間回路７０２から垂直補間出力信号Ｓ７０２として出力される演算結果（Ｖ０）として、先ず赤色成分の演算結果が得られ、これに続いて緑色成分の演算結果が得られ、さらにこれに続いて青色成分の演算結果が得られる。
【００９５】
従つて、これらを順次データホールド回路７１５に供給することにより、当該データホールド回路７１５は、映像信号に同期したシステムコントローラ１１４からの制御信号ｖ−ｓｐによつて各色成分の演算結果（Ｖ０）を順次データホールド回路７１４及び７１３に転送する。
【００９６】
かくしてデータホールド回路７１３に赤色用の垂直補間演算結果（Ｖ０）が保持され、データホールド回路７１４に緑色用の垂直補間演算結果（Ｖ０）が保持され、さらにデータホールド回路７１５に青色用の垂直補間演算結果（Ｖ０）が保持された状態を得る。
【００９７】
そして、この状態において各データホールド回路７１３〜７１５に保持された各色成分ごとの垂直補間演算結果（Ｖ０）は、垂直補間データ用のデータホールド回路７２１、７２３及び７２５にそれぞれ転送される。垂直補間データ用のデータホールド回路７２１、７２３及び７２５は、それぞれ保持している各色成分ごとの垂直補間演算結果（ＶＯ）を、映像信号に同期してシステムコントローラ１１４から供給される制御信号ｈ−ｈｐに基づいて第２段目のデータホールド回路７２２、７２４及び７２６にそれぞれ転送する。
【００９８】
このとき、第１段目のデータホールド回路７２１、７２３及び７２５には、各色成分ごとの第１の垂直補間演算結果（Ｖ０）に続く第２の垂直補間演算結果（図１０に示すＶ１（Ｃ〔ｍ、ｎ＋３〕））が保持される状態となる。
【００９９】
そして、これら各色成分（赤色、緑色及び青色）ごとの各垂直補間演算結果（Ｖ０及びＶ１）は、続く切換回路ＳＷ１及びＳＷ２によつて赤色、緑色、青色及びデータ「０」の順に制御信号ｓｅｌによつて切り換えられることにより、それぞれ４画素おきに水平補間回路７０４に供給される。
【０１００】
水平補間回路７０４は、図５について上述した水平補間回路２０３の場合と同様にして、ＶＯ（Ｃ〔ｍ−３２、ｎ＋３〕）及びＶ１（Ｃ〔ｍ、ｎ＋３〕）の間における水平方向の補間演算を行う。この場合、４画素おきの各シエーデイング補正データが算出される。この水平補間回路７０４においては、システムコントローラ１１４から映像信号に同期して供給される制御信号ｈｉｐ及び８−ｈｉｐによつて乗算器７３１及び７３２の演算が実行され、当該乗算結果は、加算器７３３において加算される。そして当該加算結果は除算器７３４において除算された後、フリツプフロツプ７３５に保持される。
【０１０１】
かかる垂直補間回路７０２及びＰＳ変換回路７０３における補間動作を図１１に示す。図１１において、垂直補間回路７０２及びＰＳ変換回路７０３は、クロツク信号ＣＬＫによつて動作し、制御信号ｖ−ｈｐに基づいてデータホールド回路７０６及び７０７が垂直方向のシエーデイング補正データＣ０及びＣ１の保持を行う。
【０１０２】
そして制御信号ｖｉｐによるパラメータに基づいて乗算器７０８及び７０９での演算が行われる。垂直補間回路７０２における演算結果（Ｖ０）は、制御信号ｖ−ｓｐに基づいてＰＳ変換回路７０３のデータホールド回路７１５、７１４及び７１３に保持される。この状態を図１１（Ｇ）、（Ｈ）及び（Ｉ）に示す。
【０１０３】
そして制御信号ｈ−ｈｐによつてデータホールド回路７２１〜７２６のデータ保持動作が制御され、図１１（Ｋ）〜（Ｐ）に示すように、データホールド回路７２１〜７２６には水平方向に２つのシエーデイング補正データ（Ｖ０及びＶ１）が各色成分ごとに同時に存在することになる。そして、これらのシエーデイング補正データ（Ｖ０及びＶ１）を切換回路ＳＷ１０及びＳＷ１１において制御信号ｓｅｌによつて順次切り換えることにより、４画素おきの補間データに振り分けられ、制御信号ｈｉｐによつて与えられるパラメータによつて水平補間回路７０４の乗算を行うことにより、図１１（Ｓ）に示すように、水平方向に４画素おきの各画素について各色成分のシエーデイング補正データＨ０（Ｓ７３５）が順次連続して水平補間回路７０４から図１２に示す水平補間回路８０１に送出される。このように水平補間回路７０４においては、１つの画素について３つの色成分についてのシエーデイング補正データＨ０を順次出力する必要があることにより（実際にはデータ「０」を含めて４つのデータ）４画素おきの画素ごとのシエーデイング補正データＨ０が水平補間回路８０１に出力されることになる。
【０１０４】
図１２に示すように、水平補間回路８０１は水平補間回路７０４（図９）から出力されるシエーデイング補正データＳ７３５（Ｈ０）を４画素おきから２画素おきのデータに補間しながら分離する回路であり、当該水平補間回路８０１に順次供給される赤色成分のシエーデイング補正データと、緑色成分のシエーデイング補正データと、青色成分のシエーデイング補正データと、データ「０」とがフリツプフロツプ８１１〜８１４において同時に存在する状態となる。この場合の水平補間回路８０１に入力されるシエーデイング補正データ（Ｈ０）と、フリツプフロツプ８１２及び８１４に格納されるデータとを図１３（Ａ）、（Ｂ）及び（Ｃ）に示す。
【０１０５】
そしてフリツプフロツプ８１３及び８１４に保持されているデータと、新たに水平補間回路８０１に入力されるデータとを加算器８１５で加算すると共に続く除算器８１６において除算することにより、水平補間演算を行う。
【０１０６】
除算器８１６の出力と、フリツプフロツプ８１２の出力は、それぞれ切換回路ＳＷ２１及びＳＷ２２の切換入力端に送出され、映像信号に同期してシステムコントローラ１１４から供給される制御信号ｉｐ４２ｐ（図１３（Ｄ））に基づいて切り換えられる。
【０１０７】
これによりフリツプフロツプ８２１には、図１３（Ｅ）に示すように赤色成分のシエーデイング補正データ及び緑色成分のシエーデイング補正データが交互に保持される。また、フリツプフロツプ８２２には、図１３（Ｆ）に示すように青色成分のシエーデイング補正データ及びデータ「０」が交互に保持される。
【０１０８】
そしてフリツプフロツプ８２１の出力データは、水平補間回路８０２のプリツプフロツプ８２３及び８２４に順次入力され、フリツプフロツプ８２４の出力と、新たにフリツプフロツプ８２３に入力されるデータとが加算器８２７において加算された後、さらに除算器８２９で除算されることにより、水平補間が行われる。
【０１０９】
そして、フリツプフロツプ８２３の出力データ及び除算器８２９の出力データは切換回路ＳＷ３１及びＳＷ３２の各切換入力端に送出される。因みに、フリツプフロツプ８２３の保持データは、図１３（Ｇ）に示すように赤色成分のシエーデイング補正データと緑色成分のシエーデイング補正データとが交互に入れ代わる。また、フリツプフロツプ８２４の保持データは、図１３（Ｈ）に示すように赤色成分のシエーデイング補正データと緑色成分のシエーデイング補正データとがフリツプフロツプ８２３のデータに対して遅延した状態で保持される。
【０１１０】
これに対して、フリツプフロツプ８２２の出力データは、水平補間回路８０２のプリツプフロツプ８２５及び８２６に順次入力され、フリツプフロツプ８２６の出力と、新たにフリツプフロツプ８２５に入力されるデータとが加算器８２８において加算された後、さらに除算器８３０で除算されることにより、水平補間が行われる。
【０１１１】
そして、フリツプフロツプ８２５の出力データ及び除算器８３０の出力データは切換回路ＳＷ３３の切換入力端に送出される。因みに、フリツプフロツプ８２５の保持データは、図１３（Ｉ）に示すように青色成分のシエーデイング補正データとデータ「０」とが交互に入れ代わる。また、フリツプフロツプ８２６の保持データは、図１３（Ｊ）に示すように青色成分のシエーデイング補正データとデータ「０」とがフリツプフロツプ８２５のデータに対して遅延した状態で保持される。
【０１１２】
切換回路ＳＷ３１、ＳＷ３２及びＳＷ３３は、映像信号に同期してシステムコントローラ１１４から供給される制御信号ｉｐ２１ｐ（図１３（Ｋ））に基づいて切り換え制御され、切換回路ＳＷ３１から出力される赤色成分のシエーデイング補正データは、３つのフリツプフロツプ８３１、８３２及び８３３を介して３画素分遅延され、また、切換回路ＳＷ３２から出力される緑色成分のシエーデイング補正データは、２つのフリツプフロツプ８３４及び８３５を介して２画素分遅延され、さらに切換回路ＳＷ３３から出力される青色成分のシエーデイング補正データは、１つのフリツプフロツプ８３６で保持される。かくして、各色成分（赤色、緑色及び青色）のシエーデイング補正データは、図１３（Ｌ）、（Ｍ）及び（Ｎ）に示すように、各フリツプフロツプ８３１〜８３６において位相が合わせられ、それぞれブランキング回路８０３Ｒ、８０３Ｇ及び８０３Ｂにおいて必要領域外の不要部分が取り除かれ、デイジタル／アナログ変換回路８０４Ｒ、８０４Ｇ及び８０４Ｂにおいてアナログ信号に変換され、さらにローパスフイルタ８０５Ｒ、８０５Ｇ及び８０５Ｂにおいて不要な高域周波数成分が除去されることにより、赤色成分用のシエーデイング補正信号Ｓ１１２Ｒと緑色成分用のシエーデイング補正データＳ１１２Ｇと青色成分用のシエーデイング補正データＳ１１２Ｂとが得られ、撮像装置１００を用いた実際に撮影時において、図１に示した加算器１０４Ｒ、１０４Ｇ及び１０４Ｂにおいて赤色撮像信号Ｓ１０２Ｒ、緑色撮像信号Ｓ１０２Ｇ及び青色撮像信号Ｓ１０２Ｂと加算されることにより、黒シエーデイング補正が自動で行われる。
【０１１３】
また、白シエーデイング補正信号発生回路１１３も、図９及び図１２について上述した黒シエーデイング補正信号発生回路１１２と同様構成でなり、撮像素子に対して均一な光量の光を照射して白シエーデイング補正信号Ｓ１１３Ｒ、Ｓ１１３Ｇ及びＳ１１３Ｂを生成し、撮像装置１００を用いた実際の撮影時において、図１について上述した乗算器１０５Ｒ、１０５Ｇ及び１０５Ｂで加算出力信号Ｓ１０４Ｒ、Ｓ１０４Ｇ及びＳ１０４Ｂと乗算することにより白シエーデイング補正を自動で行うことができる。
【０１１４】
以上の構成において、黒シエーデイング補正信号発生回路１１２及び白シエーデイング補正信号発生回路１１３は、それぞれ複数のフリツプフロツプを用いて赤色用のシエーデイング補正データ、緑色用のシエーデイング補正データ及び青色用のシエーデイング補正データを補間しながら分離し、位相を合わせた状態で出力することにより、１つの回路構成で各色成分ごとのシエーデイング補正信号を生成することができる。
【０１１５】
かくして以上の構成によれば、水平及び垂直方向に相関を持たないシエーデイング補正を小さな回路規模で実現することができる。
【０１１６】
なお上述の実施の形態においては、システムコントローラ１１４において垂直方向に８画素、水平方向に３２画素おきにシエーデイング補正データを求めた場合について述べたが、本発明はこれに限らず、種々の画素間隔で求めたシエーデイング補正データを用いるようにしても良い。
【図面の簡単な説明】
【０１１７】
【図１】本発明によるシエーデイング補正回路を用いた撮像装置の一実施の形態を示すブロツク図である。
【図２】各画素の映像信号レベルを示す略線図である。
【図３】領域ごとのシエーデイングレベルの積分の説明に供する略線図である。
【図４】領域外の画素のシエーデイング補正データを示す略線図である。
【図５】第１の実施の形態による黒シエーデイング補正信号発生回路の構成を示すブロツク図である。
【図６】シエーデイング補正データの算出方法の説明に供する略線図である。
【図７】シエーデイング補正データの算出例を示す略線図である。
【図８】シエーデイング補正信号発生回路の動作を示すタイミングチヤートである。
【図９】第２の実施の形態による黒シエーデイング補正信号発生回路を示すブロツク図である。
【図１０】シエーデイング補正信号の生成の説明に供する略線図である。
【図１１】第２の実施の形態によるシエーデイング補正データの補間処理動作を示すタイミングチヤートである。
【図１２】第２の実施の形態による黒シエーデイング補正信号発生回路の水平補間回路の構成を示すブロツク図である。
【図１３】水平補間処理動作を示すタイミングチヤートである。
【符号の説明】
【０１１８】
１００……撮像装置、１０２Ｒ、１０２Ｇ、１０２Ｂ……撮像素子、１０４Ｒ、１０４Ｇ、１０４Ｂ……加算器、１０５Ｒ、１０５Ｇ、１０５Ｂ……乗算器、１１５……シエーデイング検出回路、１１４……システムコントローラ、１１２……黒シエーデイング補正信号発生回路、１１３……白シエーデイング補正信号発生回路、２０１、７０１……補正データ記憶メモリ、２０２、７０２……垂直補間回路、２０３、７０４、８０１、８０２……水平補間回路、７０３……ＰＳ変換回路。
【図１】
2008061273.tif 000014
【図２】
2008061273.tif 000015
【図３】
2008061273.tif 000016
【図４】
2008061273.tif 000017
【図５】
2008061273.tif 000018
【図６】
2008061273.tif 000019
【図７】
2008061273.tif 000020
【図８】
2008061273.tif 000021
【図９】
2008061273.tif 000022
【図１０】
2008061273.tif 000023
【図１１】
2008061273.tif 000024
【図１２】
2008061273.tif 000025
【図１３】
2008061273.tif 000026