(57)【要約】【課題】有機ＥＬ表示装置の表示領域を形成する画素の面積を小さくして高精細表示を可能にする。【解決手段】横方向に隣り合う画素１０Ａおよび画素１０Ｂにおいて、有機ＥＬ素子１１を駆動する駆動ＴＦＴ１２、駆動ＴＦＴ１２のゲートに接続する蓄積容量１８、走査線２２と接続するスイッチングＴＦＴ１３を共用することによって１画素当たりのこれらの素子の占める面積を小さくし、画素１０を小さくする。また、映像信号を供給するデータ線２４および有機ＥＬ素子１１に電流を供給する電源線２０を隣り合う画素間で共用することによってデータ線２４および電源線２０の数を半分に減らし、画素１０の面積を小さくする。本発明によって高精細表示が可能な有機ＥＬ表示装置を得ることが出来る。【選択図】図１
2008268437.tif 000002
【特許請求の範囲】
【請求項１】
有機ＥＬ素子を含む画素がマトリクス状に形成された有機ＥＬ表示装置において、
前記有機ＥＬ素子に流す電流の量を制御する駆動ＴＦＴは前記２個の画素によって共用されていることを特徴とする有機ＥＬ表示装置。
【請求項２】
走査線と接続し、走査線からの走査信号によって映像信号を前記画素内に取り込むスイッチングＴＦＴ、前記駆動ＴＦＴのゲートと接続し、映像信号によって電荷を蓄積する蓄積容量は前記２個の画素によって共用されていることを特徴とする請求項１に記載の有機ＥＬ表示装置。
【請求項３】
前記２個の画素は横方向に隣り合って配列していることを特徴とする請求項１に記載の有機ＥＬ表示装置。
【請求項４】
前記２個の画素の一方の画素には前記駆動ＴＦＴと前記有機ＥＬ素子の間に前記有機ＥＬ素子に前記駆動ＴＦＴからの電流を流すか否かを決定するＮ型の発光制御ＴＦＴが形成され、前記２個の画素の他方には前記駆動ＴＦＴと前記有機ＥＬ素子の間に前記有機ＥＬ素子に前記駆動ＴＦＴからの電流を流すか否かを決定するＰ型の発光制御ＴＦＴが形成されていることを特徴とする請求項１に記載の有機ＥＬ表示装置。
【請求項５】
前記２個の画素は縦方向に隣り合って配列していることを特徴とする請求項１に記載の有機ＥＬ表示装置。
【請求項６】
前記２個の画素は前記駆動ＴＦＴと前記有機ＥＬ素子の間に前記有機ＥＬ素子に前記駆動ＴＦＴからの電流を流すか否かを決定する発光制御ＴＦＴが形成されていることを特徴とする請求項１に記載の有機ＥＬ表示装置。
【請求項７】
前記発光制御ＴＦＴはＮ型ＴＦＴであることを特徴とする請求項６に記載の有機ＥＬ表示装置。
【請求項８】
前記発光制御ＴＦＴはＰ型ＴＦＴであることを特徴とする請求項６に記載の有機ＥＬ表示装置。
【請求項９】
有機ＥＬ素子を含む画素がマトリクス状に形成された表示領域において、水平方向には走査信号を供給する走査線が延在し、垂直方向には映像信号を供給するデータ線と有機ＥＬ素子に電流を供給する電源線が延在している有機ＥＬ表示装置であって、
前記データ線および前記電源線は横方向に隣り合う画素によって共有されていることを特徴とする有機ＥＬ表示装置。
【請求項１０】
前記横方向に隣り合う画素は走査信号によって映像信号を画素内に取り込むスイッチングＴＦＴを共有していることを特徴とする請求項９に記載の有機ＥＬ表示装置。
【請求項１１】
前記横方向に隣り合う画素は前記有機ＥＬ素子に流す電流の量を制御する駆動ＴＦＴと、前記駆動ＴＦＴのゲートと接続し、映像信号によって電荷を蓄積する蓄積容量を共有していることを特徴とする請求項１０に記載の有機ＥＬ表示装置。
【請求項１２】
前記表示領域の外側に映像信号を出力するデータ信号駆動回路を有し、前記データ信号駆動回路からは前記表示領域の水平方向の画素数分のデータ信号線が出力し、前記表示領域内においては、前記映像信号を伝えるデータ線の数は前記データ信号線の数の半分であることを特徴とする請求項９に記載の表示装置。
【請求項１３】
前記走査線は１フレームにおいて２回選択されることを特徴とする請求項９に記載の表示装置。
【請求項１４】
有機ＥＬ素子を含む画素がマトリクス状に形成された表示領域において、水平方向には走査信号を供給する走査線が延在し、垂直方向には映像信号を供給するデータ線と有機ＥＬ素子に電流を供給する電源線が延在している有機ＥＬ表示装置であって、
前記走査線は縦方向に隣り合う画素によって共有されていることを特徴とする有機ＥＬ表示装置。
【請求項１５】
前記走査線の数は前記表示領域内における縦方向の画素数の半分であることを特徴とする請求項１４に記載の表示装置。
【請求項１６】
前記走査線は１フレームにおいて２回走査されることを特徴とする請求項１４に記載の表示装置。
【請求項１７】
前記有機ＥＬ素子は画素毎に異なる色を発光し、前記有機ＥＬ素子と接続する前記電源線は前記異なる色を発光する有機ＥＬ素子毎に異なる電源に接続することを特徴とする請求項１４に記載の有機ＥＬ表示装置。
【請求項１８】
各々に有機ＥＬ素子を含む第１の画素群と、各々に有機ＥＬ素子を含む第２の画素群とを有する有機ＥＬ表示装置であって、
前記第１の画素群は１フレームの前半で駆動され、前記第２の画素群は１フレームの後半で駆動されることを特徴とする有機ＥＬ表示装置。
【請求項１９】
前記第１の画素群の画素および前記第２の画素群の画素を選択する走査線は１フレームにおいて２回選択されることを特徴とする請求項１８に記載の有機ＥＬ表示装置。
【請求項２０】
前記第１の画素群の画素と前記第２の画素群の画素は横方向に隣り合っていることを特徴とする請求項１８に記載の有機ＥＬ表示装置。
【請求項２１】
前記第１の画素群と前記第２の画素群に映像データを供給するデータ線は、前記第１の画素群の画素と前記第２の画素の画素群とで共有されていることを特徴とする請求項２０に記載の有機ＥＬ表示装置。
【請求項２２】
前記第１の画素群の画素と前記第２の画素群の画素は縦方向に隣り合っていることを特徴とする請求項１８に記載の有機ＥＬ表示装置。
【請求項２３】
前記第１の画素群と前記第２の画素群に走査信号を供給する走査線は、前記第１の画素群の画素と前記第２の画素群の画素とで共有されていることを特徴とする請求項２２に記載の有機ＥＬ表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は有機ＥＬ表示装置に係り、特に画素を小型化して表示画面を高精細化する技術に関する。
【背景技術】
【０００２】
従来表示装置の主流はＣＲＴであったが、これに代わって、フラットディスプレイ装置である、液晶表示装置、プラズマ表示装置等が実用化され、需要が増大している。さらにこれらの表示装置に加え、有機エレクトロルミネッセンスを用いた表示装置（以下有機ＥＬ表示装置という）や、フィールドエミッションを利用する電子源をマトリクス状に配置して陽極に配置された蛍光体を光らすことによって画像を形成する表示装置（以後ＦＥＤ表示装置という）の開発、実用化も進んでいる。
【０００３】
有機ＥＬ表示装置は（１）液晶と比較して自発光型であるので、バックライトが不要である、（２）発光に必要な電圧が１０Ｖ以下と低く、消費電力を小さくできる可能性がある、（３）プラズマ表示装置やＦＥＤ表示装置と比較して、真空構造が不要であり、軽量化、薄型化に適している、（４）応答時間が数マイクロ秒と短く、動画特性がすぐれている、（５）視野角が１７０度以上と広い、等の特徴がある。
【０００４】
有機ＥＬ表示装置では画素毎に有機ＥＬ層を形成し、有機ＥＬ層に流れる電流を画素回路で制御している。画素回路には有機ＥＬ層に流れる電流を制御する複数の薄膜トランジスタ（ＴＦＴ）、蓄積容量等を必要とする。ＴＦＴには有機ＥＬ層に流れる電流を制御する駆動ＴＦＴ、スイッチングＴＦＴ等がある。また、ＴＦＴは製造工程のバラつきによってスレッショルド電圧のバラつきが大きい。ＴＦＴのスレッショルド電圧のばらつきが大きいと画像の階調制御が正確に出来なくなる。このＴＦＴのスレッショルド電圧のバラつきを抑えるためにさらに別なＴＦＴ等を必要とする。このようにして、有機ＥＬ表示装置の各画素には多くの回路素子が存在する。
【０００５】
以上のような駆動回路を開示したものとして例えば、「特許文献１」を挙げることが出来る。
【０００６】
【特許文献１】特開２００３−００５７０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
このように、画素中に多くの回路素子が存在すると、画素の大きさを小さくすることには限界がある。画素を小さくすることが出来ないと高精細な画面を形成することが困難になる。この問題は特に小型の有機ＥＬ表示装置において重要な問題である。
【０００８】
さらに、有機ＥＬ表示装置では走査線、データ信号線のほかに有機ＥＬ層に電流を供給するための電流供給線が必要である。この電流供給線の存在は画素の面積に対してさらにマイナス要因になる。
【０００９】
現在開発が進んでいるいわゆるボトムエミッションタイプの有機ＥＬ表示装置では、画素駆動回路、電源線等が存在している部分からは光を外部にとりだすことが出来ないために、画素回路等によって発光面積が制限される問題はさらに深刻である。
【課題を解決するための手段】
【００１０】
本発明は以上のような課題を解決するものであって、駆動ＴＦＴ、スイッチングＴＦＴ、蓄積容量等を２つの画素で共通に使用することによって画素回路の画素において占める面積を低減して１個当たりの画素の面積を低減するものである。さらには、本発明の１形態によれば、データ線または電源線を２個の画素で共有することによって表示領域においてデータ線または電源線の占める面積を小さくすることが出来る。また、本発明の他の形態によれば、１本の走査線を２個の画素で共有することによって表示領域において走査線の占める面積を小さくすることが出来る。主な具体的手段は以下の通りである。
【００１１】
（１）有機ＥＬ素子を含む画素がマトリクス状に形成された有機ＥＬ表示装置において、前記有機ＥＬ素子に流す電流の量を制御する駆動ＴＦＴは前記２個の画素によって共用されていることを特徴とする有機ＥＬ表示装置。
【００１２】
（２）走査線と接続し、走査線からの走査信号によって映像信号を前記画素内に取り込むスイッチングＴＦＴ、前記駆動ＴＦＴのゲートと接続し、映像信号によって電荷を蓄積する蓄積容量は前記２個の画素によって共用されていることを特徴とする（１）に記載の有機ＥＬ表示装置。
【００１３】
（３）前記２個の画素は横方向に隣り合って配列していることを特徴とする（１）に記載の有機ＥＬ表示装置。
【００１４】
（４）前記２個の画素の一方の画素には前記駆動ＴＦＴと前記有機ＥＬ素子の間に前記有機ＥＬ素子に前記駆動ＴＦＴからの電流を流すか否かを決定するＮ型の発光制御ＴＦＴが形成され、前記２個の画素の他方には前記駆動ＴＦＴと前記有機ＥＬ素子の間に前記有機ＥＬ素子に前記駆動ＴＦＴからの電流を流すか否かを決定するＰ型の発光制御ＴＦＴが形成されていることを特徴とする（１）に記載の有機ＥＬ表示装置。
【００１５】
（５）前記２個の画素は縦方向に隣り合って配列していることを特徴とする（１）に記載の有機ＥＬ表示装置。
【００１６】
（６）前記２個の画素は前記駆動ＴＦＴと前記有機ＥＬ素子の間に前記有機ＥＬ素子に前記駆動ＴＦＴからの電流を流すか否かを決定する発光制御ＴＦＴが形成されていることを特徴とする（１）に記載の有機ＥＬ表示装置。
【００１７】
（７）前記発光制御ＴＦＴはＮ型ＴＦＴであることを特徴とする（６）に記載の有機ＥＬ表示装置。
【００１８】
（８）前記発光制御ＴＦＴはＰ型ＴＦＴであることを特徴とする（６）に記載の有機ＥＬ表示装置。
【００１９】
（９）有機ＥＬ素子を含む画素がマトリクス状に形成された表示領域において、水平方向には走査信号を供給する走査線が延在し、垂直方向には映像信号を供給するデータ線と有機ＥＬ素子に電流を供給する電源線が延在している有機ＥＬ表示装置であって、前記データ線および前記電源線は横方向に隣り合う画素によって共有されていることを特徴とする有機ＥＬ表示装置。
【００２０】
（１０）前記横方向に隣り合う画素は走査信号によって映像信号を画素内に取り込むスイッチングＴＦＴを共有していることを特徴とする（９）に記載の有機ＥＬ表示装置。
【００２１】
（１１）前記横方向に隣り合う画素は前記有機ＥＬ素子に流す電流の量を制御する駆動ＴＦＴと、前記駆動ＴＦＴのゲートと接続し、映像信号によって電荷を蓄積する蓄積容量を共有していることを特徴とする（１０）に記載の有機ＥＬ表示装置。
【００２２】
（１２）前記表示領域の外側に映像信号を出力するデータ信号駆動回路を有し、前記データ信号駆動回路からは前記表示領域の水平方向の画素数分のデータ信号線が出力し、前記表示領域内においては、前記映像信号を伝えるデータ線の数は前記データ信号線の数の半分であることを特徴とする（９）に記載の表示装置。
【００２３】
（１３）前記走査線は１フレームにおいて２回選択されることを特徴とする（９）に記載の表示装置。
【００２４】
（１４）有機ＥＬ素子を含む画素がマトリクス状に形成された表示領域において、水平方向には走査信号を供給する走査線が延在し、垂直方向には映像信号を供給するデータ線と有機ＥＬ素子に電流を供給する電源線が延在している有機ＥＬ表示装置であって、前記走査線は縦方向に隣り合う画素によって共有されていることを特徴とする有機ＥＬ表示装置。
【００２５】
（１５）前記走査線の数は前記表示領域内における縦方向の画素数の半分であることを特徴とする（１４）に記載の表示装置。
【００２６】
（１６）前記走査線は１フレームにおいて２回走査されることを特徴とする（１４）に記載の表示装置。
【００２７】
（１７）前記有機ＥＬ素子は画素毎に異なる色を発光し、前記有機ＥＬ素子と接続する前記電源線は前記異なる色を発光する有機ＥＬ素子毎に異なる電源に接続することを特徴とする（１４）に記載の有機ＥＬ表示装置。
【００２８】
（１８）各々に有機ＥＬ素子を含む第１の画素群と、各々に有機ＥＬ素子を含む第２の画素群とを有する有機ＥＬ表示装置であって、前記第１の画素群は１フレームの前半で駆動され、前記第２の画素群は１フレームの後半で駆動されることを特徴とする有機ＥＬ表示装置。
【００２９】
（１９）前記第１の画素群の画素および前記第２の画素群の画素を選択する走査線は１フレームにおいて２回選択されることを特徴とする（１８）に記載の有機ＥＬ表示装置。
【００３０】
（２０）前記第１の画素群の画素と前記第２の画素群の画素は横方向に隣り合っていることを特徴とする（１８）に記載の有機ＥＬ表示装置。
【００３１】
（２１）前記第１の画素群と前記第２の画素群に映像データを供給するデータ線は、前記第１の画素群の画素と前記第２の画素の画素群とで共有されていることを特徴とする（２０）に記載の有機ＥＬ表示装置。
【００３２】
（２２）前記第１の画素群の画素と前記第２の画素群の画素は縦方向に隣り合っていることを特徴とする（１８）に記載の有機ＥＬ表示装置。
【００３３】
（２３）前記第１の画素群と前記第２の画素群に走査信号を供給する走査線は、前記第１の画素群の画素と前記第２の画素群の画素とで共有されていることを特徴とする（２２）に記載の有機ＥＬ表示装置。
【発明の効果】
【００３４】
以上のように駆動ＴＦＴ、スイッチングＴＦＴ、蓄積容量等を２画素あるいは複数の画素で共用することによって一画素当たりのこれらの回路素子の面積の割合を小さくすることができるために、画素面積を小さく出来、高精細画面を実現することが出来る。
【００３５】
横方向に隣り合う画素で駆動ＴＦＴ、スイッチングＴＦＴ、蓄積容量等を共用する場合は、映像信号を供給するデータ線、有機ＥＬ素子に電流を供給する電源線の数を従来例に比して半分に減らすことが出来るので、この面からの画素面積の低減も図ることが出来る。
【００３６】
縦方向に隣り合う画素で駆動ＴＦＴ、スイッチングＴＦＴ、蓄積容量等を共有する場合は、走査線の数を従来例に比して半分に減らすことができるので、この面からの画素面積の低減も図ることが出来る。
【００３７】
以上のような構成は、現在開発が先行しているボトムエミッションタイプの有機ＥＬ表示装置においては特に効果が大きい。
【発明を実施するための最良の形態】
【００３８】
実施例にしたがって、本発明の詳細な内容を開示する。
【実施例１】
【００３９】
図１は本発明の第１の実施例を示す回路図である。図１において、点線で囲まれた部分が画素１０である。画素１０は縦方向と横方向に整列してマトリクス状に形成されて表示領域が形成されている。画素内には有機ＥＬ素子１１が形成されており、各画素における有機ＥＬ素子１１からの発光によって画像が形成される。縦方向に整列している画素１０には同一色の有機ＥＬ素子１１が形成されている。
【００４０】
図１の表示領域の左側には走査信号駆動回路２１が設置されており、走査信号駆動回路２１からは多数の走査線２２が水平方向に延在している。表示領域の下側にはデータ信号駆動回路２３が設置されており、データ信号駆動回路２３からは表示領域内の垂直方向にデータ線２４が延在している。表示領域の上方には有機ＥＬ素子１１に電流を供給するための電源母線２０１が形成されており、電源母線２０１からは有機ＥＬ素子１１に電流を供給するための電源線２０が下方に延在している。電源母線２０１には有機ＥＬ素子電源１９から電流が供給される。データ線２４、電源線２０、および２本の走査線２２で囲まれた領域が画素１０になる。
【００４１】
走査線２２はスイッチングＴＦＴ１３のゲートに接続している。走査信号がＨｉｇｈになるとスイッチングＴＦＴ１３がＯＮになり、データ線２４からデータ信号が書き込まれ、この信号は蓄積容量１８に蓄積される。蓄積容量１８の１端は駆動ＴＦＴ１２のゲートに接続される。駆動ＴＦＴ１２のソースは電源線２０と接続している。そして、蓄積容量１８に蓄積された電荷にしたがって、駆動ＴＦＴ１２に流れる電流が制御され、階調表示をすることが出来る。駆動ＴＦＴ１２のドレインは発光制御ＴＦＴ１４または１５のソースに接続される。発光制御ＴＦＴ１４または１５のゲートは発光制御回路２５から延在する発行制御線に接続し、発光制御ＴＦＴ１４または１５のドレインは有機ＥＬ素子１１の陽極に接続する。有機ＥＬ素子１１に流れる電流は陽極から図１のアース記号で示すカソードに向かって流れ、有機ＥＬ素子１１を発光させる。発光制御回路２５から延在する発光制御線２６上の信号によって発光制御ＴＦＴ１４または１５が制御され、有機ＥＬ素子１１に電流を流すか否かが決定される。
【００４２】
本発明の特徴は水平方向に隣り合う画素１０において、駆動回路を共有していることである。図１の画素１０Ａには有機ＥＬ素子１１の他、駆動ＴＦＴ１２と画素内Ｎ型発光制御ＴＦＴ１５が設置されている。画素１０ｂには有機ＥＬ表示装置の他、スイッチングＴＦＴ１３、蓄積容量１８、画素内Ｐ型発光制御ＴＦＴ１４が設置されている。従来例では各画素毎に駆動ＴＦＴ１２、蓄積容量１８、スイッチングＴＦＴ１３が設置されていたので画素内でこれらの素子が占有する面積が必要となるために画素の面積を一定の値以下にすることは困難であった。これに対して、本実施例ではこれらの素子を２画素で分担しているために画素１０の面積を小さくすることが出来る。
【００４３】
このような画素構成で画像を形成するためには動作方法に工夫が必要である。図２は図１のデータ信号駆動回路２３付近のＡ部の詳細である。図２において、データ信号駆動回路２３から横方向の画素数に対応する信号線２４１が延在し、各信号線はそれぞれ駆動回路側Ｎ型発光制御ＴＦＴ１７または駆動回路側Ｐ型発光制御ＴＦＴ１６のソースに接続する。データ信号駆動回路側発光制御線２７に加わる信号によって駆動回路側Ｎ型発光制御ＴＦＴ１７または駆動回路側Ｐ型発光制御ＴＦＴ１６がＯＮし、一つおきの信号線２４１のデータ信号がデータ線２４に出力される。
【００４４】
この場合、データ信号駆動回路側発光制御線２７がＨｉｇｈの場合は駆動回路側Ｎ型発光制御ＴＦＴ１７がＯＮして、例えば、奇数番目のデータ信号がデータ線２４に出力され、データ信号駆動回路側発光制御線２７がＬｏｗの場合は駆動回路側Ｐ型発光制御ＴＦＴ１６がＯＮして例えば、偶数番目のデータ信号がデータ線２４に出力される。そして画素側の発光制御線２６にも隣り合う画素ごとに画素内Ｎ型発光制御ＴＦＴ１５と画素内Ｐ型発光制御ＴＦＴ１４が順番に接続されているために、駆動回路側Ｎ型発光制御ＴＦＴ１７および駆動回路側Ｐ型発光制御ＴＦＴ１６と同期して、画素内Ｎ型発光制御ＴＦＴ１５と画素内Ｐ型発光制御ＴＦＴ１４がＯＮ、ＯＦＦとなる。したがって、隣り合う画素は発光制御線２６または２７の信号によって交互に発光することになる。
【００４５】
図３は実施例１における信号あるいは電流の流れを示す動作図である。図３の左側Ａは発光制御線２６または２７がＨｉｇｈの場合の信号あるいは電流の流れを示し、右側Ｂは発光制御線２６または２７がＬｏｗの場合の信号あるいは電流の流れを示す。
【００４６】
図３のＡにおいて、走査線２２はＨｉｇｈの状態で、走査線２２に接続するスイッチングＴＦＴ１３はＯＮの状態になっていると仮定する。この状態で発光制御線２７がＨｉｇｈの状態であると左側に示す、例えば奇数番目のデータ信号が駆動回路側Ｎ型発光制御ＴＦＴ１７を通って画素１０に向かって流れる。偶数番目のデータは駆動回路側Ｐ型発光制御ＴＦＴ１６がＯＦＦになっているために流れない。奇数番目の信号はデータ線２４およびスイッチングＴＦＴ１３を通して蓄積容量１８に電荷として蓄積される。この蓄積容量１８に蓄積された電荷による電位によって、駆動ＴＦＴ１２が有機ＥＬ素子１１に流す電流が決められる。
【００４７】
駆動ＴＦＴ１２のソースは有機ＥＬ素子１１に電流を供給する電源線２０に接続し、ドレインは画素内Ｎ型発光制御ＴＦＴ１５に接続している。この時発光制御線２６はＨｉｇｈになっているので、画素内Ｎ型発光制御ＴＦＴ１５はＯＮになっており、奇数番目の有機ＥＬ素子１１を発光させる。一方偶数番目の画素１０に存在している画素内Ｐ型発光制御ＴＦＴ１４はＰ型のＴＦＴであるから、発光制御線２６がＨｉｇｈであればＯＦＦの状態であり、偶数番目の有機ＥＬ素子１１には電流は流れない。
【００４８】
図３のＢは発光制御線２６、２７がＬｏｗの状態のときのデータ信号および有機ＥＬ素子１１に流れる電流を示す。この状態で発光制御線２７がＬｏｗの状態であると右側に示す、例えば偶数番目のデータ信号が駆動回路側Ｐ型発光制御ＴＦＴ１６を通って画素１０に向かって流れる。奇数番目のデータは駆動回路側Ｎ型発光制御ＴＦＴ１７がＯＦＦになっているために流れない。偶数番目の信号はデータ線２４およびスイッチングＴＦＴ１３を通して蓄積容量１８に電荷として蓄積される。この蓄積容量１８に蓄積された電荷による電位によって、駆動ＴＦＴ１２が有機ＥＬ素子１１に流す電流が決められる。
【００４９】
駆動ＴＦＴ１２のソースは有機ＥＬ素子１１に電流を供給する電源線２０に接続し、ドレインは画素内Ｎ型発光制御ＴＦＴ１５に接続している。この時発光制御線２６はＬｏｗになっているので、画素内Ｐ型発光制御ＴＦＴ１４はＯＮになっており、偶数番目の有機ＥＬ素子１１を発光させる。一方奇数番目の画素１０に存在している画素内Ｎ型発光制御ＴＦＴ１５はＮ型のＴＦＴであるから、発光制御線２６がＬｏｗであればＯＦＦの状態であり、奇数番目の有機ＥＬ素子１１には電流は流れない。
【００５０】
以上のように、発光制御線２６、２７がＨｉｇｈかＬｏｗかによって奇数番目の画素１０が発光するか偶数番目の画素１０が発光するかが決められる。そしていずれの画素１０が発光するときも駆動ＴＦＴ１２、スイッチングＴＦＴ１３、蓄積容量１８等は共用されている。本実施例では１フレームを２つに分け、例えば前半を奇数番目の画素１０を発光させ、後半を偶数番目の画素１０と発光させる等によって、１フレーム内で完全な画像を形成することが出来る。
【００５１】
図４は以上述べた内容を簡単に表示したものである。図４において、１フレーム内において、前半は発光制御線２６はＨｉｇｈであり、後半は発光制御線２６はＬｏｗである。そして、フレームの前半は奇数番目の列に存在する画素１０が発光し、フレームの後半は偶数番目の列に存在する画素１０が発光する。
【００５２】
ところで、カラー表示をするために、各画素には列ごとに赤、緑、青の発光をする有機ＥＬ素子１１が割り当てられている。したがって、各列毎に特定の色が発光することになる。この様子を図５に示す。図５は発光制御線２６、２７のレベルによってＰｉｘｅｌと表示している画素１０がどのように発光するかを示すものである。図５のＡは発光制御線２６、２７がＨｉｇｈの状態の時の画素１０の発光状態を示す。この状態では一番左の赤画素の列は発光状態であるが、その隣の緑画素の列は光らない。その隣の青画素は発光し、さらにその隣が赤画素の列は光らない。表示領域には多数の画素が存在しているので、１フレームの前半だけであっても全体としては白表示となる。
【００５３】
図５のＢは発光制御線２６、２７がＬｏｗの状態の時の画素１０の発光状態を示す。この状態ではＡの場合とは逆に、発光制御線２６、２７がＨｉｇｈのときには光らなかった画素が光り、発光制御線２６、２７がＨｉｇｈのときに光った画素が黒表示となる。そして、１フレーム内で発光制御線２６，２７がＨｉｇｈとＬｏｗの状態をとることによって１フレーム内では全画素がデータ信号に従って発光することになる。
【００５４】
図６は画素回路における各要素のタイミングチャートを示すものである。図６において、縦軸は各回路要素における信号のレベルを示す。横軸は時間である。縦の点線間の期間が２個で１フレームを形成する。図６において、走査線２２のパルスによって、特定走査線上の画素が選択されることを示す。１フレームの前半はデータ信号駆動回路側発光制御線２７がＨｉｇｈの状態である。この時は、駆動回路側Ｎ型発光制御ＴＦＴ１７はＯＮであるが、駆動回路側Ｐ型発光制御ＴＦＴ１６はＯＦＦである。したがってデータ線２４にはＤＡＴＡ１が流れる。
【００５５】
発光制御線２６は走査線２２がＨｉｇｈとなるタイミングでＨｉｇｈになる。そうすると画素内Ｎ型発光制御ＴＦＴ１５はＯＮになるが画素内Ｐ型発光制御ＴＦＴ１４はＯＦＦになる。したがって、有機ＥＬ素子１１ＡがＤＡＴＡ１の信号に従って発光することになる。
【００５６】
１フレームの後半において、再び同じ走査線２２が選択されている。１フレームの後半はデータ信号駆動回路側発光制御線２７がＬｏｗの状態である。この時は、駆動回路側Ｎ型発光制御ＴＦＴ１７はＯＦＦであるが、駆動回路側Ｐ型発光制御ＴＦＴ１６はＯＮである。したがってデータ線２４にはＤＡＴＡ２が流れる。
【００５７】
発光制御線２６は走査線２２がＬｏｗとなるタイミングでＬｏｗになる。そうすると画素内Ｎ型発光制御ＴＦＴ１５はＯＦＦになるが画素内Ｐ型発光制御ＴＦＴ１４はＯＮになる。したがって、有機ＥＬ素子１１ＢがＤＡＴＡ２の信号に従って発光することになる。
【００５８】
以上のように、本実施例では隣り合う画素間で駆動ＴＦＴ１２、スイッチングＴＦＴ１３、蓄積容量１８等を共用することによって、画素内におけるこれらの素子の占有面積を小さくすることにより、画素面積の縮小をすることが出来、高精細表示が可能になる。さらに、データ線２４、電源線２０の数を従来例の半分にすることが出来るので、さらに高精細化が可能である。
【００５９】
本実施例では１フレームを前半と後半に分けて奇数列の画素１０と偶数列を画素１０を交互に発光させることによってこれを実現している。各画素を１フレーム全期間発光させる場合に比較して輝度は半分になるが、その分は発光期間において有機ＥＬ素子１１に流す電流を多くする対処する。発光期間に多く電流を流しても、１フレームの半分は有機ＥＬ素子１１に電流が流れないので有機ＥＬ素子１１の寿命が短くなるということは無い。
【００６０】
実施例１の説明においては、横方向に隣り合う２つの画素によって、駆動ＴＦＴ１２、スイッチングＴＦＴ１３、蓄積容量１８等を共用するとして説明したが、同様の考えかたは横方向に隣り合う３個以上の画素においても同様に適用することが出来る。横方向に３個以上の画素でこれらの素子を共用する場合は、発光制御ＴＦＴ１４または１５に接続する発光制御線２６を１本で兼用するのではなく、共有する画素分、発光制御線２６と発光制御ＴＦＴ１４または１５を用意すればよい。なお、この場合は各走査線は１フレームにおいて、素子を共用する画素の数だけ選択されることになる。
【実施例２】
【００６１】
図７は本発明の第２の実施例を示す回路図である。実施例２の特徴は縦方向に隣り合う画素１０において駆動ＴＦＴ１２、スイッチングＴＦＴ１３、蓄積容量１８等を共用している点である。図７において、表示領域の左側に走査信号駆動回路２１が存在し、走査信号駆動回路２１から走査線２２が表示領域に延在しており、表示領域の右側には発光制御回路２５が存在して発光制御線２６が表示領域に延在していることは実施例１の図１と同じである。表示領域の下側にはデータ信号駆動回路２３が存在し、データ線２４が表示領域に延在している。
【００６２】
図７においては、図１に存在していたデータ信号駆動回路２３付近のデータ信号駆動回路側発光制御線２７、駆動回路側Ｐ型発光制御ＴＦＴ１６、駆動回路側Ｎ型発光制御ＴＦＴ１７等は存在していない。各画素ごとに全てデータ信号駆動回路２３からのデータ線２４が直接対応している。有機ＥＬ素子電源１９からの電源線２０も全ての画素毎に対応している。本実施例では電源線２０、データ線２４とも全ての画素分必要であるために、電源線２０およびデータ線２４の数は従来例と同じであり、実施例１の場合の２倍の数となっている。
【００６３】
本実施例においては、電源線２０は水平方向の画素１０の数分存在しているために、各色毎に有機ＥＬ素子電源１９を形成することが出来る。有機ＥＬ素子１１は発光色による材料によって特性が異なるために、色毎に電源を設けることは設計の自由度を増大させる利点がある。
【００６４】
図７において、画素１０ＡにはスイッチングＴＦＴ１３、蓄積容量１８、画素内Ｎ型発光制御ＴＦＴ１５、および有機ＥＬ素子１１が存在している。画素１０Ｂには駆動ＴＦＴ１２、画素内Ｎ型発光制御ＴＦＴ１５、および有機ＥＬ素子１１が存在している。駆動ＴＦＴ１２、スイッチングＴＦＴ１３、および蓄積容量１８を縦方向の２画素で共用している。
【００６５】
図７が図１と異なる点は、走査信号線２２が縦方向に一つおきに存在しているので、図１の場合の走査線数の半分であることである。一方、発光制御線１５は縦方向の画素毎に存在している。これは発光制御ＴＦＴ１５をＮ型ＴＦＴ１５のみに統一するためである。したがって、水平方向の配線の数は図１と同じになる。なお、図７では発光制御ＴＦＴはＮ型に統一されているが、発光制御ＴＦＴはＰ型に統一してもよい。また、図１のように、Ｎ型ＴＦＴとＰ型ＴＦＴの両方を用いて発光制御線２６の数を減らしてもよい。
【００６６】
本実施例においても１フレームを前半と後半の２つに分割する。そしてフレームの前半で例えば画素１０Ａを発光させ、後半で画素１０Ｂを発光させる。図７において、走査線２２がＨｉｇｈになると縦方向に隣り合う画素１０Ａおよび１０Ｂが同時に選択される。そしてデータ線２４を通して映像信号が蓄積容量１８に電荷として蓄積される。駆動ＴＦＴ１２はこの蓄積された電荷に基づく電位によって駆動される。
【００６７】
１フレームの前半においては、画素１０Ａに対応する発光制御線２６をＨｉｇｈにして、画素１０Ｂに対応する発光制御線２６をＬｏｗにする。そうすると画素１０Ａ内の有機ＥＬ素子１１が駆動ＴＦＴ１２によって、映像信号に応じた発光をする。一方、画素１０Ｂ内の有機ＥＬ素子１１は画素内Ｎ型発光制御ＴＦＴ１５がＯＦＦになっているために、電流が流れず発光しない。
【００６８】
１フレームの後半においては、画素１０Ｂに対応する発光制御線２６をＨｉｇｈにして、画素１０Ａに対応する発光制御線２６をＬｏｗにする。そうすると画素１０Ｂ内の有機ＥＬ素子１１が駆動ＴＦＴ１２によって、映像信号に応じた発光をする。一方、画素１０Ａ内の有機ＥＬ素子１１は画素内Ｎ型発光制御ＴＦＴ１５がＯＦＦになっているために、電流が流れず発光しない。
【００６９】
このようにして１フレームで全画素１０を映像信号に応じた発光をさせ、画像を形成する。走査線２２は１フレーム内において２回選択されるが、走査線２２の数は従来例に比べて半分なので、走査信号の周波数は従来と同様である。
【００７０】
以上のように、本実施例によれば、駆動ＴＦＴ１２、スイッチングＴＦＴ１３、および蓄積容量１８を縦方向の２画素で共用しているので、各画素の面積を小さくできるので、高精細な画面を形成することが可能である。また、各色毎に有機ＥＬ素子電源１９を形成することができるために、設計の自由度、寿命特性の向上を図ることが出来る。
以上の説明においては、縦方向に隣り合う２つの画素によって、駆動ＴＦＴ１２、スイッチングＴＦＴ１３、蓄積容量１８等を共用するとして説明したが、同様の考えかたは縦方向に隣り合う３個以上の画素によってこれらの素子を共用する場合においても同様に適用することが出来る。縦方向に３個以上の画素でこれらの素子を共用する場合は、発光制御ＴＦＴ１４または１５に接続する発光制御線２６を共有する画素分、発光制御線２６と発光制御ＴＦＴ１４または１５を用意すればよい。この場合は１フレームにおいて、各走査線は素子を共用している画素の数の分だけ選択されることになる。
【実施例３】
【００７１】
実施例１および実施例２は有機ＥＬ表示装置のもっとも基本的な画素回路について本発明を適用した場合について説明した。本発明は基本的な画素回路をもつ有機ＥＬ表示装置のみでなく、様々な改良を行なった画素回路を持つ有機ＥＬ表示装置についても適用可能である。
【００７２】
例えば、有機ＥＬ素子１１を駆動する駆動ＴＦＴ１２はスレッショルド電圧がばらつくが、このスレッショルド電圧のバラつきがあると、有機ＥＬ素子１１による階調表示が困難になる。図８は駆動ＴＦＴ１２のスレッショルド電圧のバラつきを対策した回路の例である。この回路は「特許文献１」に記載されている発明であるので、詳細は省略する。図８の特徴は次のとおりである。走査線２２をＨｉｇｈにしてスイッチングＴＦＴ１３をＯＮにさせると同時にリセット線２９をＨｉｇｈにしてリセットＴＦＴ２８をＯＮさせる。駆動ＴＦＴ１２とインバータ形成用ＴＦＴ１２１とでインバータ５０が形成され、リセットＴＦＴ２８がＯＮすると蓄積容量１８の駆動ＴＦＴ１２のゲートに接続する端子が強制的にインバータ５０の中点に設定される。これによって駆動ＴＦＴ１２のスレッショルド電圧のバラつきをキャンセルすることが出来る。
【００７３】
図９は本発明を図８の回路に適用した例である。図９において、隣り合う２つの画素１０Ａおよび１０Ｂにおいて、スイッチングＴＦＴ１３、蓄積容量１８、リセットＴＦＴ２８、および２個のＴＦＴを含むインバータ５０が共用されている。図９において、蓄積容量１８に蓄積された電荷による電位に応じて有機ＥＬ素子１１が発光するが、発光制御線２６のレベルによって画素１０Ａが発光するか画素１０Ｂが発光するかが決定される。
【００７４】
１フレームを２つの期間に分け、例えば、１フレームの前半は発光制御線２６のレベルをＨｉｇｈに、１フレームの後半は発光制御線２６のレベルをＬｏｗに設定する。１フレームの前半において発光制御線２６がＨｉｇｈの場合は画素１０Ａ内の有機ＥＬ素子１１が発光するが、画素１０Ｂ内の有機ＥＬ素子１１は発光しない。１フレームの後半において発光制御線２６がＬｏｗの場合は画素１０Ｂ内の有機ＥＬ素子１１が発光するが、画素１０Ａ内の有機ＥＬ素子１１は発光しない。そして、１フレームトータルにおいては、全画素の有機ＥＬ素子１１が映像信号に応じた発光をおこなう。
【００７５】
図８と図９とでＴＦＴの数を比較すると図８は１画素あたり４個であるのに対し、図９では２画素あたり６個であって、１画素あたりＴＦＴを１個減らすことが出来る。さらに図９においては、隣りあう画素においてデータ線２４、電源線２０Ａ、２０Ｂを共用しているために、データ線２４、電源線２０Ａ、２０Ｂの数を図８の場合の半分にすることができるので、この面からも画素１０のサイズを小さくすることが出来る。
【００７６】
図８は駆動ＴＦＴ１２のスレッショルド電圧のバラつきを補償して正確な階調表示を行う場合の回路であるが、この目的の回路は図８に限らず多数存在する、本発明は図８以外の回路に対しても適用できることはいうまでも無い。
【実施例４】
【００７７】
有機ＥＬ表示装置は有機ＥＬ素子１１、駆動ＴＦＴ１２等が形成されたＴＦＴ基板を封止基板によって封止した構造となっている。封止する目的は有機ＥＬ素子１１が水分によって劣化することを防止するためである。有機ＥＬ表示装置は発光をＴＦＴ基板側から取り出すボトムエミッション型と封止基板側から取り出すトップエミッション型とが存在する。本発明はボトムエミッション型の有機ＥＬ表示装置について特に効果がある。ボトムエミッション型の場合はＴＦＴ、データ線２４、電源線２０等が存在してれば、その部分からは有機ＥＬ素子１１からの発光を外部に取り出すことが困難だからである。
【００７８】
図１０はボトムエミッション型の有機ＥＬ表示装置の断面図である。図１０は画素１０の一部であり、有機ＥＬ素子とＴＦＴの断面が示されている。図１０において、ガラス基板であるＴＦＴ基板１の上に、アンダーコート１１２が施されている。このアンダーコート１１２はガラス基板からの不純物がＴＦＴや有機ＥＬ層１２１を汚染するのを防止する役目を有する。
【００７９】
半導体部１１３にはソース部、チャンネル部、ドレイン部が形成されている。半導体部１１３を覆ってゲート絶縁膜１１４が形成されており、このゲート絶縁膜１１４の上にはゲート電極１１５が形成され、このゲート電極１１５を覆って層間絶縁膜１１６が形成される。この層間絶縁膜１１６の上には、ＳＤ配線１１７が形成されるが、このＳＤ配線１１７は層間絶縁膜１１６に形成されたスルーホールを通して、半導体層１１３に形成されているソース部またはドレイン部と接続し、ＴＦＴから信号を取り出す役割をもつ。このＳＤ配線１１７を覆って、ＴＦＴ全体を保護するためのパッシベーション膜１１８が形成される。
【００８０】
有機ＥＬ層１２１の下部電極１１９となる透明電極ＩＴＯがパッシベーション膜１１８上に形成されるが、この透明電極はパッシベーション膜１１８に形成されたスルーホールを介してＳＤ配線１１７とつながる。さらに、透明電極ＩＴＯおよびパッシベーション膜１１８上には、各画素を分離するためのバンク１２０が形成される。バンク１２０が形成されていない部分には発光部である有機ＥＬ層１２１が堆積される。そして、有機ＥＬ層１２１上には上部電極１２２となる金属層が形成される。上部電極１２２となる金属層はＡｌまたはＡｌ合金で形成され、高い反射率を有する。有機ＥＬ素層１２１と下部電極１１９、上部電極１２２によって有機ＥＬ素子１１が形成される。
【００８１】
有機ＥＬ層１２１は一般には複数層となっており、陰極と陽極の間に電圧を印加することによって発光する。ここで、下部電極１１９は透明電極で形成されており、パッシベーション膜１１８、層間絶縁膜１１６、アンダーコート１１２いずれも透明であるので、有機ＥＬ層１２１で発した光は図４の矢印Ｌの方向に向かう（ボトムエミッション）。一方、上部電極１２２へ向かう光は上部電極である金属で反射されてやはり図４の矢印Ｌの方向に向かうことになる。そして、上部電極１２２の上にはギャップｇを隔てて乾燥剤が配置され、乾燥剤は両面接着テープ等の接着材によって対向電極に固定されている。このギャップｇは０．１ｍｍから０．２ｍｍである。
【００８２】
このように、ボトムエミッション型の有機ＥＬ表示装置では、ＴＦＴ等が存在するとその部分では有機ＥＬ素子からの光を外部に取り出すことが困難であるので、本発明のように、１画素当たりのＴＦＴの数を減らすことは表示装置の明るさ向上に大きな効果がある。さらに、データ線２４あるいは電源線２０等は電気抵抗を小さくするために金属によって形成する。したがって、データ線２４あるいは電源線２０の数を減らすことができれば、有機ＥＬ素子１１から外部に取り出す光の量を大きくすることが出来、有機ＥＬ表示装置の明るさを上げることが出来る。
【図面の簡単な説明】
【００８３】
【図１】実施例１の回路図である。
【図２】図１のＡ部詳細図である。
【図３】実施例１の動作を示す回路図である。
【図４】実施例１の動作を示す概略図である。
【図５】実施例１の画素毎の動作を示す図である。
【図６】実施例１のタイミングチャートである。
【図７】実施例２の回路図である。
【図８】実施例３が適用される従来の有機ＥＬ表示装置の回路図である。
【図９】実施例３を示す回路図である。
【図１０】ボトムエミッション型有機ＥＬ表示装置の断面図である。
【符号の説明】
【００８４】
１…ＴＦＴ基板、  ２…封止基板、  ５…乾燥材、  ６…接着材、  １０…画素、  １１…有機ＥＬ素子、  １２…駆動ＴＦＴ、  １３…スイッチングＴＦＴ、  １４…画素内Ｐ型発光制御ＴＦＴ、  １５…画素内Ｎ型発光制御ＴＦＴ  １６…駆動回路側Ｐ型発光制御ＴＦＴ、  １７…駆動回路側Ｎ型発光制御ＴＦＴ、  １８…蓄積容量、  １９…有機ＥＬ素子電源  ２０…電源線、  ２１…走査信号駆動回路、  ２２…走査線、  ２３…データ信号駆動回路、  ２４…データ線、  ２５…発光制御回路  ２６…発光制御線、  ２７…データ信号駆動回路側発光制御線、  ２８…リセットＴＦＴ、  ２９…リセット線、  ５０…インバータ、  ２０１…電源母線。
【図１】
2008268437.tif 000003
【図２】
2008268437.tif 000004
【図３】
2008268437.tif 000005
【図４】
2008268437.tif 000006
【図５】
2008268437.tif 000007
【図６】
2008268437.tif 000008
【図７】
2008268437.tif 000009
【図８】
2008268437.tif 000010
【図９】
2008268437.tif 000011
【図１０】
2008268437.tif 000012