(57)【要約】【課題】  実装の高密度化や多機能化が進む状況下においても、部品点数の増加や基板面積の拡大、基板数の増加を招くことなく、実行効率を向上可能とする。【解決手段】  基板Ａ上に搭載された論理動作回路１が、プログラム可能な論理回路であるプログラマブルデバイス（ＰＬＤ／ＦＰＧＡ）１０と、時系列的に同時動作しない論理グループが書き込まれた複数の記憶手段（ＲＯＭ２１〜２ｎ）と、指示信号にもとづき複数の記憶手段の中から一つの記憶手段を選択する選択手段と、選択された記憶手段内の論理をプログラマブルデバイスに書き込む書込手段とを備えた。【選択図】    図２
2008042546.tif 000002
【特許請求の範囲】
【請求項１】
プログラマブルデバイスを備えた論理動作回路であって、
時系列的に同時動作しない論理グループが書き込まれた複数の記憶手段と、
指示信号にもとづき前記複数の記憶手段の中から一つの記憶手段を選択する選択手段と、
選択された記憶手段内の論理を前記プログラマブルデバイスに書き込む書込手段とを備えた
ことを特徴とする論理動作回路。
【請求項２】
前記プログラマブルデバイスが、ＰＬＤ及び／又はＦＰＧＡを含む
ことを特徴とする請求項１記載の論理動作回路。
【請求項３】
前記プログラマブルデバイスにより動作する一又は二以上の周辺回路を備えた
ことを特徴とする請求項１又は２記載の論理動作回路。
【請求項４】
前記記憶手段が、ＲＯＭであり、
このＲＯＭは、前記周辺回路の数と同数備えられた
ことを特徴とする請求項３記載の論理動作回路。
【請求項５】
前記指示信号が、そのとき動作する論理グループだけを前記プログラマブルデバイスに書き込ませるように前記選択手段に指示する
ことを特徴とする請求項１〜４のいずれかに記載の論理動作回路。
【請求項６】
同時動作しない複数の論理グループが一つのプログラマブルデバイスを交互に使用するように、前記指示信号が前記選択手段に指示する
ことを特徴とする請求項１〜５のいずれかに記載の論理動作回路。
【請求項７】
プログラマブルデバイスに書き込まれる論理を切り換える論理切換方法であって、
時系列的に同時動作しない論理グループが、複数の記憶手段に書き込まれており、
指示信号にもとづき、選択手段が前記複数の記憶手段の中から一つの記憶手段を選択し、
この選択された記憶手段内の論理を、書込手段が前記プログラマブルデバイスに書き込む
ことを特徴とする論理切換方法。
【請求項８】
プログラマブルデバイスを有する論理動作回路を備えた電子機器であって、
前記論理動作回路が、前記請求項１〜６のいずれかに記載の論理動作回路からなる
ことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プログラマブルデバイスが搭載された論理動作回路、この論理動作回路における論理切換方法、及び、論理動作回路を備えた電子機器に関し、特に、基板サイズを拡大させることなく、基板の実装効率を向上させるのに好適な論理動作回路、論理切換方法及び電子機器に関する。
【背景技術】
【０００２】
ＩＴ時代のキーデバイスとして期待されているシステムＬＳＩのプラットホームとしてプログラマブルデバイスが挙げられる。
プログラマブルデバイスとは、ユーザが設計した任意のロジック回路を書き込んで、動作させることのできるデバイス（プログラム可能な論理回路）をいう。
このプログラマブルデバイスには、例えば、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）や、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）などがあり、ＰＬＤには、さらに、ＳＰＬＤ（Ｓｉｍｐｌｅ  ＰＬＤ）やＣＰＬＤ（Ｃｏｍｐｌｅｘ  ＰＬＤ）がある。
【０００３】
ＳＰＬＤは、ＡＮＤ−ＯＲアレイ型の構造（プロダクト・ターム・アーキテクチャ）を有したシンプルなＰＬＤであって、ＰＬＡ（Ｐｒｏｇｒａｍａｂｌｅ  Ｌｏｇｉｃ  Ａｒｒａｙ）、ＰＡＬ（Ｐｒｏｇｒａｍａｂｌｅ  Ａｒｒａｙ  Ｌｏｇｉｃ）、ＧＡＬ（Ｇｅｎｅｒｉｃ  Ａｒｒａｙ  Ｌｏｇｉｃ）などを含む。
ＣＰＬＤとは、ＡＮＤ−ＯＲアレイ＋レジスタ構成の基本論理ブロックを複数内蔵したものをいう。
【０００４】
ＦＰＧＡは、多数の小さな論理セル（論理ブロック）と、これら論理セルの間に縦横に張り巡らされた配線網とを有して構成されており、複数の論理セルを組み合わせ、チップ内部の自由な配線領域で接続することにより、非常に自由度が高く、大規模で高速な回路を実現できる。
【０００５】
このＦＰＧＡには、例えばＬＵＴ（ＬｏｏｋＵｐ  Ｔａｂｌｅ）アーキテクチャ構造のものが製品化されている。ＬＵＴとは、入力の組み合わせによって予め決められた出力が得られるメモリのことであり、ＬＵＴとフリップフロップやマルチプレクサを内蔵したＣＬＢ（Ｃｏｎｆｉｇｕｒａｔｉｏｎ  Ｌｏｇｉｃ  Ｂｌｏｃｋ）で論理セルを実現している。
【０００６】
このＬＵＴは、構造がＳＲＡＭと似ており、高集積化しやすいなどの特徴から、ＣＰＬＤよりも大規模なロジック回路を実現できる。
ただし、回路情報を記憶する部分がＳＲＡＭベースであるため、電源を切ってしまうと回路情報が失われてしまう。そのため、回路情報を保持するためのＲＯＭを外付けし、電源投入と同時にＲＯＭからＦＰＧＡにダウンロードする必要がある。この動作をコンフィグレーションという。
なお、ここまで説明したＰＬＤやＦＰＧＡに関しては、従来から種々の改良が提案されている（例えば、特許文献１、２参照。）。
【特許文献１】特開平１１−０２７２９７号公報
【特許文献２】特開平１１−２８４６８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来のプログラマブルデバイスにおいては、時系列的に同時動作をしない論理機能であっても、それぞれの機能毎にＩＣやＰＬＤ、ＦＰＧＡなどを使用し、機能を実現していた。その結果、多機能な基板ほど部品点数が増え、実装面積の狭い基板などでは、実装面積確保が非常に厳しく、基板面積の拡大を招いていた。
【０００８】
すなわち、従来、基板上に論理回路を組む場合、時系列的な動作は考慮せずに設計を行っていた。ところが、近年では、実装の高密度化、多機能化に伴い、実装エリアの確保が課題となってきている。このような中で、それぞれの機能単位で個別に回路を組むことは、部品点数の増加、基板サイズの拡大、載りきらなかった部品をドータカード化するなど、基板の品種数の増加に繋がっていた。
【０００９】
本発明は、上記の事情にかんがみなされたものであり、実装の高密度化や多機能化が進む状況下においても、部品点数の増加や基板面積の拡大、基板数の増加を招くことなく、実行効率を向上可能とする論理動作回路、論理切換方法及び電子機器の提供を目的とする。
【課題を解決するための手段】
【００１０】
この目的を達成するため、本発明の論理動作回路は、プログラマブルデバイスを備えた論理動作回路であって、時系列的に同時動作しない論理グループが書き込まれた複数の記憶手段と、指示信号にもとづき複数の記憶手段の中から一つの記憶手段を選択する選択手段と、選択された記憶手段内の論理をプログラマブルデバイスに書き込む書込手段とを備えた構成としてある。
【００１１】
論理動作回路をこのような構成とすると、時系列的に同時動作しないことを条件に論理が複数のグループに分けられ、それら複数の論理グループが複数の記憶手段にそれぞれ割り振られて書き込まれており、それら複数の記憶手段のうちの一つを選択して、この選択した記憶手段内の論理をプログラマブルデバイスに書き込むこととしたため、そのとき動作する論理グループだけをプログラマブルデバイスに書き込むことができる。これにより、同時動作しない複数の論理グループが、一つのプログラマブルデバイスを交互に（時間的に重複することなく）使用することができる。
したがって、実装の高密度化や多機能化が進む状況下においても、部品点数の増加や基板面積の拡大、基板数の増加を招くことなく、実装効率を向上できる。
【００１２】
また、本発明の論理動作回路は、プログラマブルデバイスが、ＰＬＤ及び／又はＦＰＧＡを含む構成とすることができる。
論理動作回路をこのような構成とすれば、プログラマブルデバイスであるＰＬＤやＦＰＧＡへの論理の書き込みにおいて、本発明を実施することができる。このため、ＰＬＤやＦＰＧＡが実装された論理動作回路について、部品点数の増加や基板面積の拡大、基板数の増加を招くことなく、実装効率を向上できる。
【００１３】
ここで、上述の特許文献２（特開平１１−２８４６８０号公報）と本発明とを比較すると、特許文献２では、各制御回路、インタフェイス毎にＦＰＧＡもしくはＰＬＤを備えているが、本発明は、一つのプログラマブルデバイス内の論理を書き換えることにより、排他的動作をする回路制御を行う。
また、特許文献２では、出荷後の装置メンテナンスと仕様変更の容易化としているのに対し、本発明では、プログラマブルデバイスを一つにすることにより実装の効率化を図り、基板サイズ拡大の防止、またはサイズ縮小を効果としている点で相違する。
【００１４】
また、本発明の論理動作回路は、プログラマブルデバイスにより動作する一又は二以上の周辺回路を備えた構成とすることができる。
論理動作回路をこのような構成とすると、プログラマブルデバイスに書き込まれた論理により周辺回路を動作させることができる。特にプログラマブルデバイスには、時系列的に同時動作しない論理が書き込まれるものであり、しかも、各周辺回路間でも時系列的に同時動作しないようになっているため、プログラマブルデバイスに論理が書き込まれると、この論理によりいずれか一つの周辺回路が動作するようになる。
【００１５】
また、本発明の論理動作回路は、記憶手段が、ＲＯＭであり、このＲＯＭは、周辺回路の数と同数備えられた構成とすることができる。
論理動作回路をこのような構成とすれば、ＲＯＭと周辺回路とは同数であるため、ＲＯＭと周辺回路とを一対一で対応させることができる。そして、一のＲＯＭ内の論理をプログラマブルデバイスに書き込むことで、その一のＲＯＭに対応する周辺回路をその論理で動作させることができる。また、このときの周辺回路の数は、時系列的に同時動作しないように区分けされた回路の数であり、すなわち論理が切り換えられる数と同数である。このため、各周辺回路は、時系列的に同時動作しないようになっている。
【００１６】
ここで、上述の特許文献１（特開平１１−０２７２９７号公報）と本発明とを比較すると、特許文献１においては、ＦＰＧＡにダウンロードするデータを格納するメモリが１つであるのに対し、本発明は、切り換える周辺回路の数と同数のＲＯＭを備えている。
ＲＯＭが１つの場合、ある回路の論理を変更したことにより、その論理部のために用意しておいたサイズをオーバーし、制御を含め全体を見直すことになったり、それまでのＲＯＭでは全データを格納しきれなくなり、さらに大きな容量のＲＯＭに変更しなければならない場合がある。これは僅かな容量オーバーでも大きなＲＯＭへ交換しなければならない。
これに対し、本発明は、各周辺回路に対応したＲＯＭに分割することで、どのような回路変更においても、ＦＰＧＡ書込み制御の変更は不要で、サイズ変更の際も該当回路のＲＯＭだけで済み、最小限のサイズ拡大で済む。
【００１７】
しかも、特許文献１では、発明の効果としてデータの送受信および処理の効率化としているのに対し、本発明は、実装の効率化による基板サイズ拡大の抑止もしくは基板サイズの縮小にある。
【００１８】
また、本発明の論理動作回路は、指示信号が、そのとき動作する論理グループだけをプログラマブルデバイスに書き込ませるように選択手段に指示する構成とすることができる。
論理動作回路をこのような構成とすると、そのとき動作する論理グループだけがプログラマブルデバイスに書き込まれるため、同時動作しない複数の論理グループが、一つのプログラマブルデバイスを交互に使用することができる。
【００１９】
また、本発明の論理動作回路は、同時動作しない複数の論理グループが一つのプログラマブルデバイスを交互に使用するように、指示信号が選択手段に指示する構成とすることができる。
論理動作回路をこのような構成とすれば、同時動作をしない論理を一つのプログラマブルデバイスで切り換えて実現するため、部品点数を減らすことができる。このため、実装効率を向上させ、基板サイズの拡大を防止でき、サイズ縮小にも寄与できる。
【００２０】
また、本発明の論理切換方法は、プログラマブルデバイスに書き込まれる論理を切り換える論理切換方法であって、時系列的に同時動作しない論理グループが、複数の記憶手段に書き込まれており、指示信号にもとづき、選択手段が複数の記憶手段の中から一つの記憶手段を選択し、この選択された記憶手段内の論理を、書込手段がプログラマブルデバイスに書き込む方法としてある。
【００２１】
論理切換方法をこのような方法とすると、時系列的に同時動作しない論理グループが互いに時間的に重複することなくプログラマブルデバイスに書き込まれて回路を動作させるため、時系列的な動作を考慮しなかった場合に比べて、基板サイズの拡大を防止し、実装効率を向上させることができる。
【００２２】
また、本発明の電子機器は、プログラマブルデバイスを有する論理動作回路を備えた電子機器であって、論理動作回路が、請求項１〜６のいずれかに記載の論理動作回路からなる構成とすることができる。
【００２３】
電子機器をこのような構成とすれば、請求項１〜６のいずれかに記載の論理動作回路が備えられているため、この論理動作回路が搭載された基板のサイズを拡大することなく、実装効率を向上させることができる。
【発明の効果】
【００２４】
以上のように、本発明によれば、同時動作をしない論理を１つのＰＬＤまたはＦＰＧＡで切り換えて実現することで、部品点数を削減できるため、実装効率が向上し、基板サイズの拡大を防止し、サイズ縮小の可能性もある。
【発明を実施するための最良の形態】
【００２５】
以下、本発明に係る論理動作回路の好ましい実施形態について、図面を参照して説明する。
【００２６】
［論理動作回路］
まず、本発明の論理動作回路の実施形態について、図１を参照して説明する。
同図は、本実施形態の論理動作回路の構成を示すブロック図である。
同図に示すように、論理動作回路１は、基板Ａ上に搭載することができ、プログラマブルデバイス１０と、ＲＯＭ２１〜２ｎと、周辺回路３１〜３ｍと、ＲＯＭ選択回路４０とを備えている。
【００２７】
プログラマブルデバイス１０には、ＰＬＤやＦＰＧＡなどが含まれる。これらＰＬＤ又はＦＰＧＡは、時系列的に同時動作しない回路とインタフェイスを有しており、書き込まれたＲＯＭ２１〜２ｎに依存し、いずれか１つの周辺回路３１〜３ｍを制御する。
なお、このプログラマブルデバイス１０については、［従来の技術］において既に説明を行っているため、ここでの説明は省略する。
【００２８】
ＲＯＭ２１〜２ｎは、時系列的に同時動作しない論理グループが書き込まれている。時系列的に同時動作しない論理グループが例えばＲ１，Ｒ２，Ｒ３・・・である場合、Ｒ１がＲＯＭ２１に、Ｒ２がＲＯＭ２２に、Ｒ３がＲＯＭ２３というように、ＲＯＭ２１〜２ｎ毎に論理グループが一つずつ割り振られて記憶されている。
これらＲＯＭ２１〜２ｎは、ＲＯＭ選択回路４０を通してプログラマブルデバイス１０に接続されている。
【００２９】
周辺回路３１〜３ｍは、プログラマブルデバイス１０には取り込めない特殊な部品やＩＣなどで構成されている。
各周辺回路３１〜３ｍは、時系列的に同時動作しない論理グループで動作する。そして、ＲＯＭ２１〜２ｎと周辺回路３１〜３ｍとはそれぞれ一対一で対応している。つまり、ＲＯＭ２１内の論理により周辺回路３１が動作し、ＲＯＭ２２内の論理により周辺回路３２が動作し、ＲＯＭ２３内の論理により周辺回路３３が動作するようになっている。このため、周辺回路３１〜３ｍのうちの二以上の周辺回路が同時期に動作することがないようになっている。
【００３０】
ＲＯＭ選択回路４０は、指示信号にもとづき、複数のＲＯＭ２１〜２ｎの中から一つのＲＯＭを選択し、その選択したＲＯＭに記憶されている論理グループをプログラマブルデバイス１０に書き込む。この書き込むＲＯＭ（論理）は、指示信号によって決まる。
このように、ＲＯＭ選択回路４０は、一つのＲＯＭを選択することから「選択手段」としての機能を有している。また、ＲＯＭ選択回路４０は、その論理グループをプログラマブルデバイス１０に書き込むことから「書込手段」としての機能を有している。
【００３１】
指示信号は、例えばパーソナルコンピュータ（ＰＣ）などから送信されてくる。
ＲＯＭ２１〜２ｎが選択される順番は、ファームウエア（ＦＷ）からの指示によって決定される。
ＦＷからの指示が、コントロールユニットを介して指示信号によりＲＯＭ選択手段４０を通じてＲＯＭ２１〜２ｎを選択する。
【００３２】
例えば、電源ＯＮ／ＯＦＦ論理がＲＯＭ２１に、通常動作時の論理がＲＯＭ２２に、障害処理論理がＲＯＭ２３に格納されているものとする。装置立ち上げ又は立ち下げの際に、ＦＷからの指示がコントロールユニットを介して指示信号によりＲＯＭ選択手段４０を通じてＲＯＭ２１〜２ｎを選択する。
同様にＦＷの指示によりＲＯＭ２１，ＲＯＭ２２を選択することになる。
「電源ＯＮ」→「通常動作」→「障害処理」→「通常動作」→「電源ＯＦＦ」
といった場合は、
ＲＯＭ２１→ＲＯＭ２２→ＲＯＭ２３→ＲＯＭ２２→ＲＯＭ２１
となる。
【００３３】
［論理切換方法］
次に、本発明の論理動作回路の動作（論理切換方法）について、図２を参照して説明する。
同図は、論理切換方法の動作手順を示すタイムチャートである。
【００３４】
同図の期間（ａ）においては、何も書かれていない初期状態のプログラマブルデバイス１０に、指示信号により、ＲＯＭ２１の論理が書き込まれ、周辺回路３１のみが動作する。
次に、期間（ｂ）の最初では、指示信号により、プログラマブルデバイス１０にはＲＯＭ２２の論理に書き換えられ、期間（ｂ）の間は周辺回路３２だけが動作する。
【００３５】
周辺回路３２の動作が完了すると、期間（ｃ）の最初では、指示信号により、ＲＯＭ２３の論理がプログラマブルデバイス１０に書き込まれ、期間（ｃ）では周辺回路３２だけが動作する。
以降、期間（ｄ、ｅ、・・・、ｘ）でも同様に、プログラマブルデバイス１０には、指示信号により、ＲＯＭ２１〜２ｎのいずれか１つの論理が書き込まれ、周辺回路３１〜３ｍのいずれか１つが動作する。
【００３６】
［電子機器］
上述した論理動作回路は、従来公知の任意好適な電子機器に使用可能である。
例えば、携帯電話の基地局やそれらを支える各種ネットワーク機器、地上波デジタル局など数多くの製品／組み込み機器に搭載可能である。
また、無人火星探索ロボット、フルデジタルギターなどにも利用されている。
さらに、家庭用電化製品や業務用機器などにも利用可能である。
そして、リコンフィギャラブルな特徴は、技術革新が早く、かつソフトウエア資産を利用する傾向が高まる電子機器において、さらに重要な機能として、評価を高めていくことが予想される。
【００３７】
以上説明したように、本実施形態の論理動作回路、論理切換方法及び電子機器によれば、同時動作をしない論理を１つのＰＬＤまたはＦＰＧＡで切り換えて実現することで、部品点数を削減できる。したがって、実装効率が向上し、基板サイズの拡大を防止できる。しかも、サイズ縮小の可能性もある。
【００３８】
なお、指示信号の送信については、プログラムにより制御されたコンピュータにより実行することができる。
プログラム（論理切換制御プログラム）は、例えば、記録媒体により提供される。記録媒体としては、たとえば、磁気ディスク，光ディスク，半導体メモリ，その他コンピュータ（パーソナルコンピュータ（ＰＣ）など）で読み取り可能な任意の手段を使用することができる。
【００３９】
また、記録媒体に記録されたプログラムは、記録媒体を直接コンピュータに装着して当該コンピュータに読み込ませることができ、また、通信回線を介してコンピュータに読み込ませるようにしても良い。
さらに、プログラムは、コンピュータに既に搭載された記憶手段（メモリ）に記憶させることができる。この記憶されたプログラムは、制御手段（ＣＰＵなど）に読み込まれることにより、コンピュータの各手段に所定の処理を実行させる。これにより、指示信号の送信処理は、ソフトウエア（プログラム）とハードウエア資源（コンピュータの各手段）とが協働して実現される。
【００４０】
以上、本発明の論理動作回路、論理切換方法及び電子機器の好ましい実施形態について説明したが、本発明に係る論理動作回路、論理切換方法及び電子機器は上述した実施形態にのみ限定されるものではなく、本発明の範囲で種々の変更実施が可能であることは言うまでもない。
例えば、上述した実施形態では、一つの基板にプログラマブルデバイス（ＰＬＤ／ＦＰＧＡ）が一つのみ搭載された構成を示したが、プログラマブルデバイスは一つに限定されるものではなく、複数備えることもできる。
また、一つの基板上には、ＰＬＤ又はＦＰＧＡを一方のみ搭載することもでき、また双方を搭載することもできる。
【産業上の利用可能性】
【００４１】
本発明は、プログラマブルデバイスを有する回路に関する発明であるため、その回路を備えた装置や機器に利用可能である。
【図面の簡単な説明】
【００４２】
【図１】本発明の論理動作回路の構成を示すブロック図である。
【図２】本発明の論理動作回路の動作手順を示すタイムチャートである。
【符号の説明】
【００４３】
Ａ  基板
１  論理動作回路
１０  プログラマブルデバイス（ＰＬＤ／ＦＰＧＡ）
２１〜２ｎ  記憶手段（ＲＯＭ）
３１〜３ｍ  周辺回路
４０  ＲＯＭ選択回路（選択手段、書込手段）
【図１】
2008042546.tif 000003
【図２】
2008042546.tif 000004