(57)【要約】【課題】特定の波長の光を放出するエレクトロルミネセンス素子を製造することを目的とする。【解決手段】本発明は、作成された基板上に、発光層として希土類がドープされ、且つシリコンリッチな層をゲート酸化物層上に蒸着し、構造体をアニールおよび酸化して上記希土類がドープされ且つシリコンリッチな層に引き起こされる損傷を修復し、ＣＭＯＳ  ＩＣに上記エレクトロルミネセンス素子を組み込むことを含むエレクトロルミネセンス素子の製造方法に関する。基板、所定の波長の光を放出するためのゲート酸化物層上に形成された、希土類がドープされ且つシリコンリッチな層、上記希土類がドープされ且つシリコンリッチな層上に形成された上端電極、およびそこに製造された連合されたＣＭＯＳ  ＩＣ構造体を有する本発明の方法によって製造されたエレクトロルミネセンス素子に関する。【選択図】図１
2008098146.tif 000002
【特許請求の範囲】
【請求項１】
ウェルが形成されている基板と、
上記基板上に形成されたゲート酸化物層と、
シリコンリッチなシリコン酸化物およびシリコンリッチなシリコン窒化物からなるシリコンリッチな層の群から選ばれ、所定の波長の光を放出するために上記ゲート酸化物層上に形成されている希土類がドープされ且つシリコンリッチな層と、
上記希土類がドープされ且つシリコンリッチな層上に形成された上端電極と、
その周辺に形成される付属のＣＭＯＳ  ＩＣ構造体と、
を備えるエレクトロルミネセンス素子。
【請求項２】
上記基板は、ｎ−型シリコンおよびｐ−型シリコンからなる基板の群より選ばれることを特徴とする請求項１に記載のエレクトロルミネセンス素子。
【請求項３】
上記希土類は、テルビウムであることを特徴とする請求項１に記載のエレクトロルミネセンス素子。
【請求項４】
上記希土類がドープされ且つシリコンリッチなシリコン酸化物層は、４００ｎｍ〜１６００ｎｍの間の波長の光を放出することを特徴とする請求項１に記載のエレクトロルミネセンス素子。
【請求項５】
上記希土類は、テルビウムであって、上記放出される光の波長は５５０ｎｍであることを特徴とする請求項４に記載のエレクトロルミネセンス素子。
【請求項６】
上記希土類がドープされ且つシリコンリッチなシリコン酸化物層の屈折率は、１．４６〜２．５の間であることを特徴とする請求項１に記載のエレクトロルミネセンス素子。
【請求項７】
上記希土類がドープされ且つシリコンリッチなシリコン酸化物層の厚みは、４０ｎｍ〜１５０ｍｍであることを特徴とする請求項１に記載のエレクトロルミネセンス素子。
【請求項８】
上記希土類がドープされ且つシリコンリッチな層と上記ゲート酸化物層との間に別のゲート層がさらに形成されていることを特徴とする請求項１に記載のエレクトロルミネセンス素子。
【請求項９】
上記ゲート酸化物層は、ＳｉＯ２、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｌａ２Ｏ３およびＳｉ３Ｎ４からなる群より選ばれる１つ以上の材料で形成されていることを特徴とする請求項８に記載のエレクトロルミネセンス素子。
【請求項１０】
上記別のゲート層は、ＳｉＯ２、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｌａ２Ｏ３およびＳｉ３Ｎ４からなる群より選ばれる１つ以上の材料で形成されており、上記別のゲート層に用いられる材料は、上記ゲート酸化物層に用いられる材料と異なっていることを特徴とする請求項９に記載のエレクトロルミネセンス素子。
【請求項１１】
上記希土類がドープされ且つシリコンリッチな層上に直接形成された制御酸化物層を備えることを特徴とする請求項１に記載のエレクトロルミネセンス素子。
【請求項１２】
上記制御酸化物層は、ＳｉＯ２、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｌａ２Ｏ３およびＳｉ３Ｎ４からなる群より選ばれる１つ以上の材料で形成されていることを特徴とする請求項１１に記載のエレクトロルミネセンス素子。
【請求項１３】
基板を作成する工程と、
上記基板上にゲート酸化物層を形成する工程と、
シリコンリッチなシリコン酸化物およびシリコンリッチなシリコン窒化物からなる群から選ばれる１つ以上の希土類がドープされ且つシリコンリッチな層を上記ゲート酸化物層上に発光層として蒸着する工程と、
上記希土類がドープされ且つシリコンリッチな層上に制御酸化物層を蒸着する工程と、
上記制御酸化物層上に上端電極を蒸着する工程と、
上端電極、制御酸化物層、希土類がドープされ且つシリコンリッチな層、およびゲート酸化物層をパターニングおよびエッチングする工程と、
構造体を希土類がドープされ且つシリコンリッチな層に引き起こされる損傷を修復するためにアニールして酸化する工程と、
エレクトロルミネセンス素子をＣＭＯＳ  ＩＣ内に組み込む工程とを含むエレクトロルミネセンス素子の製造方法。
【請求項１４】
上記ゲート酸化物層を形成する工程は、ＳｉＯ２、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｌａ２Ｏ３およびＳｉ３Ｎ４からなる群より選ばれる１つ以上の材料からゲート酸化物層を形成する工程を含むことを特徴とする請求項１３に記載の製造方法。
【請求項１５】
上記ゲート酸化物層上に別のゲート層を直接形成する工程をさらに含み、上記別のゲート層はＳｉＯ２、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｌａ２Ｏ３およびＳｉ３Ｎ４からなる群より選ばれる１つ以上の材料で形成されており、上記別のゲート層に用いられる材料は、上記ゲート酸化物層に用いられる材料と異なっていることを特徴とする請求項１３に記載の製造方法。
【請求項１６】
上記制御酸化物層を形成する工程は、ＳｉＯ２、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｌａ２Ｏ３およびＳｉ３Ｎ４からなる群より選ばれる１つ以上の材料から制御酸化物層を形成する工程を含むことを特徴とする請求項１３に記載の製造方法。
【請求項１７】
上記希土類がドープされ且つシリコンリッチな層を蒸着する工程は、テルビウムがドープされ且つシリコンリッチな層を蒸着する工程を含むこと特徴とする請求項１３に記載の製造方法。
【請求項１８】
上記希土類がドープされ且つシリコンリッチな層から放出される光の波長が５５０ｎｍであることを特徴とする請求項１３に記載の製造方法。
【請求項１９】
上記希土類がドープされ且つシリコンリッチな層を蒸着する工程は、１２５Ｗ〜３００Ｗの間の出力でＤＣスパッタリングによって希土類がドープされ且つシリコンリッチな層を蒸着する工程を含み、構造体をアニールし、および酸化して、希土類がドープされ且つシリコンリッチな層に引き起こされる損傷を修復する工程は、４分から１６０分間酸素雰囲気下で９００℃〜１０００℃の間の温度でアニールする工程を含んできることを特徴とする請求項１３に記載の製造方法。
【請求項２０】
上記希土類がドープされ且つシリコンリッチな層を蒸着する工程は、
１５０Ｗの出力でＤＣスパッタリングすることによって蒸着する工程と、
４分間湿潤酸素雰囲気下または８０分間から１６０分間乾燥酸素雰囲気下で、９００℃〜９５０℃の間の温度で酸化する工程とを含み、
その後に、最適な光ルミネセンス特性を提供するためにアルゴンおよび窒素からなる群から選ばれる雰囲気下で３分間９５０℃の温度で上記アニールをする工程が行われることを特徴とする請求項１３に記載の製造方法。
【請求項２１】
上記希土類がドープされ且つシリコンリッチな層を蒸着する工程は、
３００Ｗの出力で１００ｎｍの厚みにＤＣスパッタリングすることによって蒸着する工程と、湿潤酸素雰囲気下で４分間９５０℃の温度で酸化する工程を含み、
その後に、最適なエレクトロルミネセンス特性を提供するために窒素雰囲気下で３分間９００℃の温度で上記アニールをする工程が行われることを特徴とする請求項１３に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エレクトロルミネセンス素子に関し、特に希土類がドープされ且つシリコンリッチな層を発光素子として含むエレクトロルミネセンス素子に関するものである。
【背景技術】
【０００２】
集積回路工学において従来の銅配線から光学データ転送機構に替えることによりシグナルの整合性、通信速度、およびチップの信頼性に関する問題を解決することができる。しかしながら、シリコン基板上に組み立てられ、ＣＭＯＳ処理と互換性があり、信頼性を有する適切な光源を利用することができない。例えば、希土類がドープされた酸化物のような類の材料は電気で励起したときに発光することが示されている。また、異なる希土類素子では、異なる波長の光が放たれる。そのような周知の素子は、イオン注入、および高温アニール加工によって製造される。しかしながら、この技術では、希土類のイオン注入の深さ（ｄｅｐｔｈ）とイオン注入量とを制御することができず、高温処理によって必ず引き起こされる損傷を少しも修復することができない。
【０００３】
希土類がドープされ且つシリコンリッチな酸化物（ＳＲＯ）のエレクトロルミネセンス（ＥＬ）素子では、希土類がドープされたＳＲＯの中にホットエレクトロンを注入する間、高電界にしなければならず、エレクトロルミネセンスの光子を十分量発生させるために高電流が必要となる。それ故、高品質の希土類がドープされたＳＲＯを蒸着しなければならず、損傷を引き起こす組み込み工程を見直さなければならない。
【０００４】
シリコンリッチなシリコン酸化物を発光材料として用いた実用的なエレクトロルミネセンス（ＥＬ）素子が実証されている（非特許文献１参照）。従来のシリコンをベースとしたＩＣ製造工程に適合するという理由から、シリコンナノ粒子に基づくＥＬ素子に研究の焦点があてられてきた。ドープされていないシリコンナノ粒子では、粒子径分布の範囲が約１ｎｍ〜１０ｎｍと広いので、幅広い光スペクトルが発生する。希土類がドープされたＳＲＯからは、希土類原子の内部４ｆ遷移に対応した固有の波長の光が放出される。例えば、テルビウム、イッテルビウム、およびエルビウムがドープされたＳＲＯの発光主波長は、それぞれ５５０ｎｍ、９８３ｎｍ、および１５４０ｎｍである。希土類に基づく発光は相対的に単色になるので、波長の制御がより一層容易になり、光通信への応用範囲が広がる。ドープされたＳＲＯを製造するために、希土類のイオン注入が一般的に用いられている（非特許文献２参照）。イオン注入は純度が高く使いやすいが、高価であり、注入量に限界がある。ドーパントの濃度に対するドーパントの深度は均一ではなく、階段状に急峻にドーパント濃度を変えることは不可能である。
【０００５】
希土類がドープされたナノ‐ＳＲＯ  ＥＬ素子では、エレクトロルミネセンスを発生する、希土類がドープされたＳＲＯ内にホットエレクトロンを注入するために高電力を用いなければならない。そのため、高品質の希土類がドープされたＳＲＯ膜を蒸着しなければならず、組み込み工程によって引き起こされた損傷を除かなければならない。
【０００６】
われわれのうちの何人かは、以前に、「エレクトロルミネセンス適用のためのＤＣ反応性スパッタリングによるシリコンの多い酸化物からのシリコンナノ粒子の作成方法」を開示している（現在放棄されている）（特許文献１参照）。
【特許文献１】米国特許出願公開第２００６／０１７２５５５号明細書
【非特許文献１】Ｃａｓｔａｇｎａ  ｅｔ  ａｌ．，  Ｈｉｇｈ  ｅｆｆｉｃｉｅｎｃｙ  ｌｉｇｈｔ  ｅｍｉｓｓｉｏｎ  ｄｅｖｉｃｅｓ  ｉｎ  ｓｉｌｉｃｏｎ，  Ｍａｔ．  Ｒｅｓ．  Ｓｏｃ．  Ｓｙｍｐ，  Ｖｏｌ．  ７７０，  （２００３）
【非特許文献２】Ｃａｓｔａｇｎａ  ｅｔ  ａｌ．，  ｓｕｐｒａ，  ａｎｄ  Ｓｕｎ  ｅｔ  ａｌ．，  Ｂｒｉｇｈｔ  ｇｒｅｅｎ  ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ  ｆｒｏｍ  Ｔｂ３＋  ｉｎ  ｓｉｌｉｃｏｎ  ｍｅｔａｌ‐ｏｘｉｄｅ‐ｓｅｍｉｃｏｎｄｕｃｔｏｒ  装置，  Ｊ．  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  ９７  （２００５）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、特定の波長の光を放出するエレクトロルミネセンス素子を製造することを目的としている。また本発明のもう一つ別の目的は、希土類がドープされたＳＲＯ  ＥＬの製造方法を提供することである。
【課題を解決するための手段】
【０００８】
この課題を解決するための手段および上記発明が解決しようとする課題を参照することにより本発明の本質を早く理解することができる。
【０００９】
即ち、本発明のエレクトロルミネセンス素子は、ウェルが形成されている基板と、上記基板上に形成されたゲート酸化物層と、シリコンリッチなシリコン酸化物およびシリコンリッチなシリコン窒化物からなるシリコンリッチな層の群から選ばれ、所定の波長の光を放出するために上記ゲート酸化物層上に形成されている希土類がドープされ且つシリコンリッチな層と、上記希土類がドープされ且つシリコンリッチな層上に形成された上端電極と、その周辺に形成される付属のＣＭＯＳ  ＩＣ構造体とを備えることを特徴としている。それ故、特定の波長の光を放出するエレクトロルミネセンス素子を提供することができる。
【００１０】
また、本発明のエレクトロルミネセンス素子では、上記基板は、ｎ−型シリコンおよびｐ−型シリコンからなる基板の群より選ばれることが好ましい。
【００１１】
また、本発明のエレクトロルミネセンス素子では、上記希土類はテルビウムであることが好ましい。
【００１２】
また、本発明のエレクトロルミネセンス素子では、上記希土類がドープされ且つシリコンリッチなシリコン酸化物層が、４００ｎｍ〜１６００ｎｍの間の波長の光を放出することが好ましい。
【００１３】
また、本発明のエレクトロルミネセンス素子では、上記希土類はテルビウムであって、上記放出される光の波長は５５０ｎｍであることが好ましい。
【００１４】
また、本発明のエレクトロルミネセンス素子では、上記希土類がドープされ且つシリコンリッチなシリコン酸化物層の屈折率が１．４６〜２．５の間であることが好ましい。
【００１５】
また、本発明のエレクトロルミネセンス素子では、上記希土類がドープされ且つシリコンリッチなシリコン酸化物層の厚みが、４０ｎｍ〜１５０ｍｍであることが好ましい。
【００１６】
また、本発明のエレクトロルミネセンス素子では、上記希土類がドープされ且つシリコンリッチな層と上記ゲート酸化物層との間に別のゲート層がさらに形成されていることが好ましい。
【００１７】
また、本発明のエレクトロルミネセンス素子では、上記ゲート酸化物層はＳｉＯ２、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｌａ２Ｏ３およびＳｉ３Ｎ４からなる群より選ばれる１つ以上の材料で形成されていることが好ましい。
【００１８】
また、本発明のエレクトロルミネセンス素子では、上記別のゲート層はＳｉＯ２、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｌａ２Ｏ３およびＳｉ３Ｎ４からなる群より選ばれる１つ以上の材料で形成されており、上記別のゲート層に用いられる材料は、上記ゲート酸化物層に用いられる材料と異なっていることが好ましい。
【００１９】
また、本発明のエレクトロルミネセンス素子では、上記希土類がドープされ且つシリコンリッチな層上に直接形成された制御酸化物層を備えることが好ましい。
【００２０】
また、本発明のエレクトロルミネセンス素子では、上記制御酸化物層は、ＳｉＯ２、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｌａ２Ｏ３およびＳｉ３Ｎ４からなる群より選ばれる１つ以上の材料で形成されていることが好ましい。
【００２１】
また、本発明のエレクトロルミネセンス素子の製造方法は、基板を作成する工程と、上記基板上にゲート酸化物層を形成する工程と、シリコンリッチなシリコン酸化物およびシリコンリッチなシリコン窒化物からなる群から選ばれる１つ以上の希土類がドープされ且つシリコンリッチな層を上記ゲート酸化物層上に発光層として蒸着する工程と、上記希土類がドープされ且つシリコンリッチな層上に制御酸化物層を蒸着する工程と、上記制御酸化物層上に上端電極を蒸着する工程と、上端電極、制御酸化物層、希土類がドープされ且つシリコンリッチな層、およびゲート酸化物層をパターニングおよびエッチングする工程と、構造体を希土類がドープされ且つシリコンリッチな層に引き起こされる損傷を修復するためにアニールして酸化する工程と、エレクトロルミネセンス素子をＣＭＯＳ  ＩＣ内に組み込む工程とを含むことを特徴としている。それ故、特定の波長の光を放出するエレクトロルミネセンス素子を製造することができる。
【００２２】
また、本発明のエレクトロルミネセンス素子の製造方法は、上記ゲート酸化物層を形成する工程は、ＳｉＯ２、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｌａ２Ｏ３およびＳｉ３Ｎ４からなる群より選ばれる１つ以上の材料からゲート酸化物層を形成する工程を含むことが好ましい。
【００２３】
また、本発明のエレクトロルミネセンス素子の製造方法は、上記ゲート酸化物層上に別のゲート層を直接形成する工程をさらに含み、上記別のゲート層はＳｉＯ２、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｌａ２Ｏ３およびＳｉ３Ｎ４からなる群より選ばれる１つ以上の材料で形成されており、上記別のゲート層に用いられる材料は、上記ゲート酸化物層に用いられる材料と異なっていることが好ましい。
【００２４】
また、本発明のエレクトロルミネセンス素子の製造方法は、上記制御酸化物層を形成する工程は、ＳｉＯ２、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｌａ２Ｏ３およびＳｉ３Ｎ４からなる群より選ばれる１つ以上の材料から制御酸化物層を形成する工程を含むことが好ましい。
【００２５】
また、本発明のエレクトロルミネセンス素子の製造方法は、上記希土類がドープされ且つシリコンリッチな層を蒸着する工程は、テルビウムがドープされ且つシリコンリッチな層を蒸着する工程を含むことが好ましい。
【００２６】
また、本発明のエレクトロルミネセンス素子の製造方法は、上記希土類がドープされ且つシリコンリッチな層から放出される光の波長が５５０ｎｍであることが好ましい。
【００２７】
また、本発明のエレクトロルミネセンス素子の製造方法は、上記希土類がドープされ且つシリコンリッチな層を蒸着する工程は、１２５Ｗ〜３００Ｗの間の出力でＤＣスパッタリングによって希土類がドープされ且つシリコンリッチな層を蒸着する工程を含み、構造体をアニールし、および酸化して、希土類がドープされ且つシリコンリッチな層に引き起こされる損傷を修復する工程は、４分から１６０分間酸素雰囲気下で９００℃〜１０００℃の間の温度でアニールする工程を含んできることが好ましい。
【００２８】
また、本発明のエレクトロルミネセンス素子の製造方法は、上記希土類がドープされ且つシリコンリッチな層を蒸着する工程は、１５０Ｗの出力でＤＣスパッタリングすることによって蒸着する工程と、４分間湿潤酸素雰囲気下または８０分間から１６０分間乾燥酸素雰囲気下で、９００℃〜９５０℃の間の温度で酸化する工程とを含み、その後に、最適な光ルミネセンス特性を提供するためにアルゴンおよび窒素からなる群から選ばれる雰囲気下で３分間９５０℃の温度で上記アニールをする工程が行われることが好ましい。
【００２９】
また、本発明のエレクトロルミネセンス素子の製造方法は、上記希土類がドープされ且つシリコンリッチな層を蒸着する工程は、３００Ｗの出力で１００ｎｍの厚みにＤＣスパッタリングすることによって蒸着する工程を含み、湿潤酸素雰囲気下で４分間９５０℃の温度で酸化する工程と、その後に、最適なエレクトロルミネセンス特性を提供するために窒素雰囲気下で３分間９００℃の温度で上記アニールをする工程が行われることが好ましい。
【発明の効果】
【００３０】
本発明のエレクトロルミネセンス素子は、以上のように、ウェルが形成されている基板と、上記基板上に形成されたゲート酸化物層と、シリコンリッチなシリコン酸化物およびシリコンリッチなシリコン窒化物からなるシリコンリッチな層の群から選ばれ、所定の波長の光を放出するために上記ゲート酸化物層上に形成されている希土類がドープされ且つシリコンリッチな層と、上記希土類がドープされ且つシリコンリッチな層上に形成された上端電極と、その周辺に形成される付属のＣＭＯＳ  ＩＣ構造体とを備えるものである。
【００３１】
また、本発明のエレクトロルミネセンス素子の製造方法は、以上のように、基板を作成する工程と、上記基板上にゲート酸化物層を形成する工程と、シリコンリッチなシリコン酸化物およびシリコンリッチなシリコン窒化物からなる群から選ばれる１つ以上の希土類がドープされ且つシリコンリッチな層を上記ゲート酸化物層上に発光層として蒸着する工程と、上記希土類がドープされ且つシリコンリッチな層上に制御酸化物層を蒸着する工程と、上記制御酸化物層上に上端電極を蒸着する工程と、上端電極、制御酸化物層、希土類がドープされ且つシリコンリッチな層、およびゲート酸化物層をパターニングおよびエッチングする工程と、構造体を希土類がドープされ且つシリコンリッチな層に引き起こされる損傷を修復するためにアニールして酸化する工程と、エレクトロルミネセンス素子をＣＭＯＳ  ＩＣ内に組み込む工程とを含む方法である。
【００３２】
それ故、特定の波長の光を放出するエレクトロルミネセンス素子を提供することが出来るという効果を奏する。
【発明を実施するための最良の形態】
【００３３】
発明を実施するための最良の形態の記載と図面とを参照することによって本発明のさらなる詳細な理解が得られる。
【００３４】
本発明は、希土類がドープされたシリコンリッチな（ＳＲ）エレクトロルミネセンス（ＥＬ）素子を製造するための蒸着工程および組み込み工程を備え、希土類がドープされたシリコン酸化物、希土類がドープされたシリコン窒化物およびシリコンリッチな酸化物を蒸着するＤＣ−スパッタリング蒸着方法と、膜質を改善するための、アニール後の乾式酸化および湿式酸化と、製造後に引き起こされた損傷を修復するための適切な熱アニール処理とを含んでいる。本発明の他の実施の形態として、希土類がドープされ且つシリコンリッチな酸化物の厚さを形成するために容易に調整のきく、低コストな製造方法が提供される。
【００３５】
従来の方法では、注入酸化物を非常に薄い膜に形成することは不可能ではないにせよ、困難である。本発明は、高品質の希土類がドープされ且つシリコンリッチな層が形成されて、上記希土類がドープされたＳＲ層をＩＣに組み込む方法を開示している。そして、本発明では放出される光の特徴を記載している。素子の損傷のない程度の、高電流密度による電子の注入と高電力とに、膜は耐えなければならないので、蒸着される膜の質が主要な要因となる。本発明の詳細な製造工程の概要を図１の１０に示す。
【００３６】
図１の１２に示すように、本発明の方法は、（ｉ）ウェルの形成と、（ｉｉ）閾値電圧の調節と、（ｉｉｉ）ＳｉＯ２、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｌａ２Ｏ３およびＳｉ３Ｎ４を含む酸化物および絶縁物からなる群より選ばれるゲート酸化物層を形成するためのゲート酸化と、を含む基板の調製から始まる。トンネルチャンネル層をより機能的にするためにゲート酸化物層上にもう一つ別のゲート層が形成されても良い。これは、異なる酸化物／絶縁物の多重層を形成することにより達成される。上記ゲート層は、上記ゲート酸化物層として用いられている材料と異なる材料が選ばれていれば、ＳｉＯ２、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｌａ２Ｏ３およびＳｉ３Ｎ４の材料で形成されていても良い。図１の１４に示すように、希土類がドープされたＳＲ膜はＤＣスパッタリングを用いて蒸着される。上記希土類がドープされたＳＲ膜は、希土類がドープされたＳＲシリコン酸化物膜、または希土類がドープされたＳＲシリコン酸化窒化物膜であっても良い。本実施の形態では、上記希土類元素としてテルビウムが選択されているが、本発明の方法では、その他の希土類元素を選択することができる。また、上記ＳＲ膜はシリコンリッチなシリコン酸化物（ＳＲＯ）である。この後に、図１の１６に示すアニール工程、および図１の１８に示す酸化工程が行われる。
【００３７】
図１の２０に示すように制御酸化物（ｃｏｎｔｒｏｌ  ｏｘｉｄｅ）層が蒸着され、図１の２２に示すように、インジウム‐スズ酸化物（ＩＴＯ）の上端電極が蒸着される。上記制御酸化物は、シリコン基板からトンネルゲート酸化物までの電子の注入およびテルビウムがドープされたＳＲ層への電子の注入を制御し、上端電極からテルビウムがドープされたＳＲ層への電子の注入を避けるために用いられる。それゆえ、制御酸化層の厚さは、付加的なゲート層も含む上記ゲート酸化物層よりも１．５倍以上であるべきである。図１の２４に示すように、ゲート酸化物で止まるようにゲートはパターンニングされエッチングされる。図１の２６に示すように、もう一つ別のアニール工程（本明細書では、「修復または回復アニール工程」と記載する。）が行われて、本発明におけるこの時点での製造工程の間に生じた構造体への損傷が修復される。図１の２８に示すように、素子は直ちに集積回路内に組み込まれてＣＭＯＳ構造体が完成する。一般的に、希土類がドープされたＳＲＯ膜から約４００ｎｍ〜１６００ｎｍの間の波長の光が放出される。上記希土類がドープされたＳＲＯ膜の厚みは約４０ｎｍ〜１５０ｎｍの間である。希土類がドープされたＳＲＯ膜の厚みの増加に伴ってＥＬ強度が増加するが、希土類がドープされたＳＲＯ膜の厚みの増加に伴って、出来上がった素子の動作電圧も増加する。それ故、動作電圧を考慮して、希土類がドープされたＳＲＯ膜の厚みを、約４０ｎｍ〜１５０ｎｍの間の最適値に設定している。
【００３８】
次に図２に示すように、素子の基板３０として使用されるためのウエハが準備される。そして、ゲート酸化物３２が当該ウエハ上に形成され、さらにゲート材料３４で当該ゲート酸化物３２が覆われる。上述したように、ゲート酸化物の単層で十分であるが、ゲート酸化物とさらに異なるゲート材料との複数の層にすることにより、トンネル層の機能を向上させることができる。
【００３９】
図３は、希土類がドープされたＳＲ層３６の蒸着後の構造体を示す図である。本発明の好ましい実施の形態では、約５５０ｎｍの所定の且つ所望の波長の光がＥＬ素子から放出されるために希土類としてテルビウムが用いられており、ＳＲ層としてＳＲＯが用いられている。図４は、電子の注入を制御するために蒸着された制御酸化物層３８とＩＴＯの上端電極４０を蒸着した後の構造体を示す図である。
【００４０】
図５は、ゲートスタックにパターンニングおよびエッチングした後のＥＬ素子を示している。各図および本明細書には、本発明を実施するための最良の形態の工程が全て記載されている。それ故、工程をさらに追加することや、上述した種々の層の形成および／または蒸着は、その間に工程または層をはさむことなく、順序通り行われる。
【００４１】
ｎ型またはｐ型のシリコンウエハが基板３０として用いられても良い。ゲート酸化物を成長させるまたはさせずに２０：１に希釈されたＨＦでディップエッチング処理した後に、テルビウムがドープされたＳＲＯ膜をＤＣスパッタリング法により蒸着する。ここで、上記テルビウムがドープされたＳＲＯ膜は、表１に示すように１．４６〜２．５の範囲の屈折率を有している。また、表１は、テルビウムがドープされたＳＲＯ膜の特性およびＤＣスパッタリング処理のパラメーターを示す表である。
【００４２】
【表１】
2008098146.tif 000003
【００４３】
ＳＲＯ膜の膜品質を改善するために、酸化処理が行われる。本発明の方法に従って製造されたＥＬ素子に関する最適な処理パラメーターを決定するために、蒸着した上記テルビウムがドープされたＳＲＯ膜は、１．５６〜２．０７の屈折率を有している。なお、上記範囲の屈折率は、ＤＣ−スパッタリング蒸着出力によって制御される。一定の出力で蒸着されたテルビウムがドープされたＳＲＯに対して、様々な異なるアニールまたは酸化を行った。ここで、以下の「ＡＥＴ」および「ＭＲＬ」は、アニール加熱炉装置を表している。
【００４４】
１．アルゴン雰囲気下、９００℃で１０分間、ＡＥＴでアニールする。
【００４５】
２．アルゴン雰囲気下、１０００℃で１０分間、ＡＥＴでアニールする。
【００４６】
３．乾燥酸素雰囲気下、９５０℃で８０分間、ＭＲＬでアニールする。
【００４７】
４．乾燥酸素雰囲気下、１０５０℃で２０分間、ＭＲＬでアニールする。
【００４８】
５．湿潤酸素雰囲気下、９００℃で４分間、ＭＲＬでアニールする。
【００４９】
６．湿潤酸素雰囲気下、９５０℃で４分間、ＭＲＬでアニールする。
【００５０】
７．湿潤酸素雰囲気下、１０００℃で４分間、ＭＲＬでアニールする。
【００５１】
これら試料のＥＤＸを測定した。図６は、テルビウムがドープされたＳＲＯ膜が蒸着していることが確認されている、テルビウムがドープされたＳＲＯ試料の典型的なＥＤＸスペクトルを示している。上記テルビウムピーク強度は、アニール後の異なる処理においてほとんど変化していない。
【００５２】
テルビウムがドープされたＳＲＯ薄膜の膜品質を改善するために、テルビウムがドープされたＳＲＯ薄膜について、熱アニール、乾式酸化処理および湿式酸化処理を調べた。図７は、アニールの前（１）、および、アニール後または酸化処理（２〜８）のテルビウムがドープされたＳＲＯ試料の屈折率を示している。１２５Ｗおよび１５０Ｗのプラズマ出力で蒸着された、シリコンリッチ度が低い、即ち、屈折率の低い試料では、乾式酸化および湿式酸化をした後に、屈折率はおよそ１．４６に低下した。なお、この値はＳｉＯ２の化学量論値に近い値である。３００Ｗで蒸着された、よりシリコンリッチな試料では、乾式酸化および湿式酸化後の屈折率は減少したが、化学量論値ではなかった。湿式酸化において温度をより高くするおよび／または時間を長くすると、屈折率は減少して１．４６に近づくが、それでも試料はシリコンリッチな酸化物のままである。さらなる酸化により、３００Ｗで蒸着されたシリコンリッチな試料の屈折率は１．４６に低下し、シリコン基板も酸化される。これにより上記シリコン基板に、より高い動作電圧をかけることができる。
【００５３】
図８は、アニール前後、および酸化処理前後のテルビウムがドープされたＳＲＯ試料の２６６ｎｍで励起された光ルミネセンス（ＰＬ）強度を示している。ＤＣスパッタリング出力が増加すれば、ＰＬ強度は増加し、そして１５０ＷのＤＣプラズマ出力で最大値に達する。そしてその後、ＤＣプラズマ出力がさらに増加するとＰＬ強度は減少する。図７に示しているように、ＭＲＬで、１０００℃４分間の湿式酸化、および９５０℃８０分間の乾式酸化の後、１２５Ｗ、１５０Ｗ、および３００Ｗで蒸着された、テルビウムがドープされたＳＲＯ試料の屈折率は、おそよＳｉＯ２の化学量論値である１．４６に近くなる。テルビウムがドープされたＳＲＯ薄膜のＰＬの最高強度は、１５０ＷのＤＣスパッタリング出力、および９５０℃８０分間の乾式酸化後または９５０℃４分間の湿式酸化後のアニールから得られる。
【００５４】
もう一つの非常に重要な問題は、損傷を引き起こす組み込み工程である。フォトレジストを剥がすために用いられるプラズマ酸化処理、上端電極のエッチング、またはそれらに関するプラズマ処理によって、これらのテルビウムがドープされたＳＲＯ膜のＰＬ強度の低下が引き起こされる。上記ＰＬ信号レベルを適切な熱アニール処理を用いることによって回復させることができる。図９は、様々な熱アニール処理における、テルビウムがドープされたＳＲＯ薄膜のＰＬ強度を正規化して示している。テルビウムがドープされたＳＲＯ薄膜のアズデポでのＰＬの強度は、（１）に示されている。フォトレジストを剥がす処理をすることにより、ＰＬ強度は元々の強度の２０％に低下する（２）。フォーミングガス雰囲気下で４１０℃３０分間のアニールの後、上記ＰＬ強度は部分的に、元々の強度の約５３％にまで回復する（３）。ＡＥＴでアルゴン雰囲気下４００℃（４）または５００℃（５）３０分間の急速熱アニールの後、上記ＰＬ強度は、元々の強度の約６０％にまで回復する。ＭＲＬで乾燥酸素雰囲気下９００℃１０分間の炉内酸化の後、上記ＰＬ強度は元々の強度の約９１％にまで回復する（６）。ＲＰＴ（ＡＥＴ）でアルゴン雰囲気下（７）または窒素雰囲気下（８）３分間９００℃が、最も効果的なアニール処理である。これにより、ＰＬ強度をはじめの強度よりも良くすることができる。
【００５５】
図１０は、３００ＷのＤＣプラズマ出力、および様々な酸化パラメーターを用いて製造されたテルビウムがドープされたＳＲＯ素子の最も良いＩＶの結果を示す図である。図１０によれば、湿式酸化されたテルビウムがドープされたＳＲＯ  ＥＬ素子の最大破壊電界は、およそ１０ＭＶ／ｃｍであることが分かる。
【００５６】
図１１および図１２はテルビウムがドープされたＥＬ装置の発光を示している。図１１は、大きさが１００μｍ×１００μｍの、テルビウムがドープされたＥＬ素子における上端電極のプローブコンタクトの写真を示している。図１２は、テルビウムがドープされたＳＲＯ  ＥＬ素子の発光を示している。図１３はテルビウムがドープされたＳＲＯ  ＥＬ素子のスペクトルを示している。上記スペクトルは、典型的なテルビウムＥＬピークを示しており、これによって、放出光が、テルビウムがドープされたＳＲＯ  ＥＬ素子によって生成されていることを確認できる。
【００５７】
要約すれば、ｎ型シリコン／熱酸化物／テルビウムがドープされたＳＲＯ／熱酸化物／ＩＴＯの構造体を有するテルビウムがドープされたＳＲＯ  ＥＬ素子が作成された。本実施の形態の素子におけるテルビウム濃度は、テルビウム／（Ｔｂ＋Ｓｉ）では２％であるが、１０％にまで上げることができる。ＤＣスパッタリング蒸着、湿式酸化および回復アニール処理を含む組み込み工程は、テルビウムがドープされたＳＲＯ  ＥＬ素子の製造を成功させるための非常に重要な工程である。
【００５８】
テルビウムがドープされたＳＲＯ膜の損傷を引き起こす工程を減少させて、上記膜の品質を改善するために、蒸着されるシリコンの濃度が最適化される。また、熱アニールと酸化処理とに最適な処理パラメーターを規定することにより、テルビウムがドープされたＳＲＯ薄膜の膜品質を改善することができる。１５０ＷのＤＣスパッタリング出力、および９５０℃で約８０分と１６０分との間の乾式酸化または９５０℃で約４分間の湿式酸化によって、テルビウムがドープされたＳＲＯ薄膜のＰＬについて最高強度が得られる。また、組み込み工程によって引き起こされた損傷は、適正な熱アニール処理によって回復することができる。ＲＴＰ（ＡＥＴ）で、アルゴン雰囲気下または窒素雰囲気下、９００℃、約３分間の条件が最良のアニール工程の条件である。（ａ）３００ＷのＤＣプラズマ出力、（ｂ）約１００ｎｍの厚さ、（ｃ）約４分間９５０℃での湿式酸化、および（ｄ）ＡＥＴで窒素雰囲気下９００℃約３分間での修復アニールのパラメーターにより、テルビウムがドープされたＳＲＯ  ＥＬ素子から最良のＥＬ特性が得られる。そしてこれら（ａ）〜（ｄ）の正確なパラメーター以外を用いて製造された素子は、望ましい性能を有していないので、（ａ）〜（ｄ）は非常に重要な値である。
【００５９】
このように、テルビウムがドープされたＳＲＯ  ＥＬの製造方法および本発明の方法によって製造される素子が開示された。なお、本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００６０】
以上、説明したように、本発明によれば、特定の波長の光を放出するエレクトロルミネセンス素子を提供することが出来る。それ故、本発明を、光集積回路の発光光源として利用可能である。
【図面の簡単な説明】
【００６１】
【図１】本発明の方法のブロック図である。
【図２】本発明の方法に従って素子を製造する工程を示す図である。
【図３】本発明の方法に従って素子を製造する工程を示す図である。
【図４】本発明の方法に従って素子を製造する工程を示す図である。
【図５】本発明の方法に従って素子を製造する工程を示す図である。
【図６】テルビウムがドープされたＳＲＯ試料のＥＤＸスペクトルを示す図である。
【図７】熱アニール、乾式酸化処理および湿式酸化処理をする前後のテルビウム−ドープされた  ＳＲＯ試料の屈折率を示す図である。
【図８】熱アニール、乾式酸化処理および湿式酸化処理をする前後のテルビウム−ドープされた  ＳＲＯ試料ＰＬ強度を示す図である。
【図９】種々の熱アニール処理でのテルビウムがドープされたＳＲＯ薄膜の正規化されたＰＬ強度を示す図である。
【図１０】３００ＷのＤＣ−プラズマ出力および種々の酸化でのテルビウムがドープされＳＲＯ素子の破壊電界を示す図である。
【図１１】テルビウムがドープされたＥＬ素子の発光のフォトグラムを示す図である。
【図１２】テルビウムがドープされたＥＬ素子の発光のフォトグラムを示す図である。
【図１３】いくつかの電圧でのテルビウムがドープされたＳＲＯの発光スペクトルを示す図である。
【符号の説明】
【００６２】
３０    基板
３２    ゲート酸化物（ゲート酸化物層）
３４    ゲート材料（ゲート層）
３６    ＳＲ層（希土類がドープされ且つシリコンリッチな層）
３８    制御酸化物層
４０    上端電極
【図１】
2008098146.tif 000004
【図２】
2008098146.tif 000005
【図３】
2008098146.tif 000006
【図４】
2008098146.tif 000007
【図５】
2008098146.tif 000008
【図６】
2008098146.tif 000009
【図７】
2008098146.tif 000010
【図８】
2008098146.tif 000011
【図９】
2008098146.tif 000012
【図１０】
2008098146.tif 000013
【図１１】
2008098146.tif 000014
【図１２】
2008098146.tif 000015
【図１３】
2008098146.tif 000016