(57)【要約】【課題】スパッタリング時におけるチャージングダメージの発生を大幅に抑制することができる薄膜形成方法を提供する。【解決手段】被処理体Ｓの表面にスパッタリングにより薄膜を形成する薄膜形成方法において、前記薄膜８２を形成する薄膜形成工程の前工程として、前記被処理体の表面にチャージングダメージを防止するためのチャージングダメージ防止膜８０をスパッタリングにより形成する防止膜形成工程を行う。これにより、スパッタリング時におけるチャージングダメージの発生を大幅に抑制する。【選択図】図２
2008098378.tif 000002
【特許請求の範囲】
【請求項１】
被処理体の表面にスパッタリングにより薄膜を形成する薄膜形成方法において、
前記薄膜を形成する薄膜形成工程の前工程として、前記被処理体の表面にチャージングダメージを防止するためのチャージングダメージ防止膜をスパッタリングにより形成する防止膜形成工程を行うことを特徴とする薄膜形成方法。
【請求項２】
前記チャージングダメージ防止膜は、Ｃｏ（コバルト）、Ｇｅ（ゲルマニウム）、Ｒｕ（ルテニウム）よりなる群から選択される１の材料よりなることを特徴とする請求項１記載の薄膜形成方法。
【請求項３】
前記被処理体の表面には、絶縁層が形成されていることを特徴とする請求項１又は２記載の薄膜形成方法。
【請求項４】
前記薄膜形成工程は、１つの薄膜形成ステップ、或いは種類の異なる複数の薄膜を順次形成する複数の薄膜形成ステップを有することを特徴とする請求項１乃至３のいずれかに記載の薄膜形成方法。
【請求項５】
前記薄膜は、金属膜、或いは金属含有膜よりなることを特徴とする請求項１乃至４のいずれかに記載の薄膜形成方法。
【請求項６】
被処理体の表面にスパッタリングにより形成された薄膜の積層構造において、
前記被処理体の表面にスパッタリングにより形成されたチャージングダメージ防止膜と、
該チャージングダメージ防止膜上にスパッタリングにより形成された１層、或いは積層された複数の前記薄膜と、
よりなることを特徴とする薄膜の積層構造。
【請求項７】
前記積層された薄膜は、種類の異なる複数の薄膜よりなることを特徴とする請求項６記載の薄膜の積層構造。
【請求項８】
前記チャージングダメージ防止膜は、Ｃｏ（コバルト）、Ｇｅ（ゲルマニウム）、Ｒｕ（ルテニウム）よりなる群から選択される１の材料よりなることを特徴とする請求項６又は７記載の薄膜の積層構造。
【請求項９】
前記被処理体の表面には、絶縁層が形成されていることを特徴とする請求項６乃至８のいずれかに記載の薄膜の積層構造。
【請求項１０】
前記薄膜は、金属膜、或いは金属含有膜よりなることを特徴とする請求項６乃至９のいずれかに記載の薄膜の積層構造。
【請求項１１】
前記１層或いは積層された複数の薄膜は、下層より上層に向けて、ＴｉＮ膜よりなる層構造と、Ｔｉ膜／ＴｉＮ膜よりなる層構造と、ＴａＮ膜／Ｔａ膜よりなる層構造と、よりなる群より選択される１の層構造であることを特徴とする請求項６乃至１０のいずれかに記載の薄膜の積層構造。
【請求項１２】
前記層構造は、バリヤ層を形成することを特徴とする請求項６乃至１１のいずれかに記載の薄膜の積層構造。
【請求項１３】
前記層構造上には、配線層が形成されることを特徴とする請求項１２記載の薄膜の積層構造。
【請求項１４】
前記配線層は、Ａｌ（Ａｌ合金を含む）膜とＷ膜とＣｕ膜とよりなる群より選択される１の材料よりなることを特徴とする請求項６乃至１３のいずれかに記載の薄膜の積層構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ウエハ等の被処理体にバリヤ膜やシード膜等を形成するときの薄膜形成方法及び薄膜の積層構造に関する。
【背景技術】
【０００２】
一般に、半導体デバイスを製造するには、半導体ウエハに成膜処理やパターンエッチング処理等の各種の処理を繰り返し行って所望のデバイスを製造するが、半導体デバイスの更なる高集積化及び高微細化の要請より、線幅やホール径が益々微細化されている。そして、配線材料や埋め込み材料としては、一般的には、アルミニウムやアルミニウム合金が用いられているが、最近にあっては、各種寸法の微細化により、より電気抵抗を小さくする必要から電気抵抗が非常に小さくて且つ安価であるタングステンや銅を用いる傾向にある（特許文献１、２、３、４）。
【０００３】
そして、配線材料として、上記アルミニウム（Ａｌ合金を含む）、タングステン（Ｗ）、銅（Ｃｕ）等を用いる場合には、配線材料自体がシリサイド化することを防止すると共に、下地層との密着性を高くするために、上記配線材料を形成する前に下地膜として一般的にバリヤ層が形成される。このバリヤ層としては、配線材料がアルミニウム（Ａｌ合金を含む）やタングステンの場合にはＴｉ膜やＴｉＮ膜が用いられ、配線材料が銅の場合にはＴａ膜やＴａＮ膜等が用いられている。そして、上記各種の薄膜は、膜種に応じて熱ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法やプラズマＣＶＤ法やスパッタリング法などの成膜方法から最適な成膜方法を用いて成膜が行われる。
【０００４】
ところで、成膜法として熱ＣＶＤ法の他に、可能な場合には、プラズマＣＶＤ法やスパッタリング法が用いられるが、プラズマＣＶＤ法は、成膜中にウエハ自体が帯電し易く、この結果、絶縁膜が破壊される等のチャージングダメージが発生し易く、このため、膜種によってはウエハ自体に帯電が比較的生じ難いスパッタリング法が用いられる傾向にある。
【０００５】
ここで、上述したようなスパッタリング法による成膜方法の一例について説明する。図６はスパッタリング法による従来の成膜方法の一例を示す説明図である。図６（Ａ）に示すように、半導体ウエハＳの表面には、例えばＳｉＯ２ 膜等よりなる絶縁層２が形成されており、この絶縁層２にビアホールやスルーホールやコンタクトホールのような穴状の凹部４が形成され、この凹部４の底部に下層の電気的に接続されるべきコンタクト部６が露出している。このコンタクト部６は下層の配線層や下層の素子の電極、例えばトランジスタのソースやドレイン等が対応することになる。
【０００６】
成膜に際しては、図６（Ｂ）に示すように、まずウエハＳの表面に、上記凹部４内の内面も含めて略均一にスパッタリング法により例えばＴｉ膜を形成する。次に、またスパッタリング法を用いて上記Ｔｉ膜８の上にＴｉＮ膜１０を略均一に形成し、これにより、上記Ｔｉ膜８とＴｉＮ膜１０の積層構造よりなるバリヤ層１２を形成する。
【０００７】
このようにバリヤ層１２を形成したならば、例えば熱ＣＶＤ法等を用いて配線材料を成膜することにより、上記凹部４内を埋め込むと共に、ウエハＳの上面全体に配線層１４を形成する。この配線層１４は例えばアルミニウム（合金を含む）やタングステン等により形成される。以後は、上記配線層１４やバリヤ層１２が所望のパターンにエッチングされて所望の配線パターンが形成されることになる。
【０００８】
【特許文献１】特開２０００−７７３６５号公報
【特許文献２】特開平１０−７４７６０号公報
【特許文献３】特開平１０−２１４８３６号公報
【特許文献４】特開２００５−２８５８２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、上述したようなスパッタリング法を用いた成膜方法においては、チャージングダメージを受ける頻度はかなり少なくなっているが、それでも状況によってはチャージングダメージを受ける場合があった。このように、チャージングダメージを受けると、半導体素子の特性の劣化や信頼性の低下を生じ、特に、トランジスタ特性の劣化による消費電力の増加や動作速度の低下等の問題を引き起こしてしまっていた。
【００１０】
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、スパッタリング時におけるチャージングダメージの発生を大幅に抑制することができる薄膜形成方法及び薄膜の積層構造を提供することにある。
【課題を解決するための手段】
【００１１】
請求項１に係る発明は、被処理体の表面にスパッタリングにより薄膜を形成する薄膜形成方法において、前記薄膜を形成する薄膜形成工程の前工程として、前記被処理体の表面にチャージングダメージを防止するためのチャージングダメージ防止膜をスパッタリングにより形成する防止膜形成工程を行うことを特徴とする薄膜形成方法である。
【００１２】
このように、被処理体の表面にスパッタリングにより薄膜を形成する際に、その前工程としてチャージングダメージ防止膜をスパッタリングにより形成するようにしたので、スパッタリング時におけるチャージングダメージの発生を大幅に抑制することができる。
【００１３】
この場合、例えば請求項２に記載したように、前記チャージングダメージ防止膜は、Ｃｏ（コバルト）、Ｇｅ（ゲルマニウム）、Ｒｕ（ルテニウム）よりなる群から選択される１の材料よりなる。
また例えば請求項３に記載したように、前記被処理体の表面には、絶縁層が形成されている。
【００１４】
また例えば請求項４に記載したように、前記薄膜形成工程は、１つの薄膜形成ステップ、或いは種類の異なる複数の薄膜を順次形成する複数の薄膜形成ステップを有する。
また例えば請求項５に記載したように、前記薄膜は、金属膜、或いは金属含有膜よりなる。
【００１５】
請求項６に係る発明は、被処理体の表面にスパッタリングにより形成された薄膜の積層構造において、前記被処理体の表面にスパッタリングにより形成されたチャージングダメージ防止膜と、該チャージングダメージ防止膜上にスパッタリングにより形成された１層、或いは積層された複数の前記薄膜と、よりなることを特徴とする薄膜の積層構造である。
この場合、例えば請求項７に記載したように、前記積層された薄膜は、種類の異なる複数の薄膜よりなる。
【００１６】
また例えば請求項８に記載したように、前記チャージングダメージ防止膜は、Ｃｏ（コバルト）、Ｇｅ（ゲルマニウム）、Ｒｕ（ルテニウム）よりなる群から選択される１の材料よりなる。
また例えば請求項９に記載したように、前記被処理体の表面には、絶縁層が形成されている。
また例えば請求項１０に記載したように、前記薄膜は、金属膜、或いは金属含有膜よりなる。
【００１７】
また例えば請求項１１に記載したように、前記１層或いは積層された複数の薄膜は、下層より上層に向けて、ＴｉＮ膜よりなる層構造と、Ｔｉ膜／ＴｉＮ膜よりなる層構造と、ＴａＮ膜／Ｔａ膜よりなる層構造と、よりなる群より選択される１の層構造である。
また例えば請求項１２に記載したように、前記層構造は、バリヤ層を形成する。
また例えば請求項１３に記載したように、前記層構造上には、配線層が形成される。
また例えば請求項１４に記載したように、前記配線層は、Ａｌ（Ａｌ合金を含む）膜とＷ膜とＣｕ膜とよりなる群より選択される１の材料よりなる。
【発明の効果】
【００１８】
本発明に係る薄膜形成方法及び薄膜の積層構造によれば、被処理体の表面にスパッタリングにより薄膜を形成する際に、その前工程としてチャージングダメージ防止膜をスパッタリングにより形成するようにしたので、スパッタリング時におけるチャージングダメージの発生を大幅に抑制することができる。
【発明を実施するための最良の形態】
【００１９】
以下に、本発明に係る薄膜形成方法及び薄膜の積層構造の一実施例を添付図面に基づいて詳述する。
図１は本発明に係る薄膜形成方法を実施するためのプラズマ成膜装置の一例を示す断面図である。ここではプラズマ成膜装置としてＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）型プラズマスパッタ装置を例にとって説明する。図示するように、このプラズマ成膜装置１６は、例えばアルミニウム等により筒体状に成形された処理容器１８を有している。この処理容器１８は接地され、この底部２０には排気口２２が設けられて、圧力調整を行うスロットルバルブ２４を介して真空ポンプ２６により真空引き可能になされている。
【００２０】
この処理容器１８内には、円板状の載置台２８が設けられる。この載置台２８は、例えばアルミニウムよりなる載置台本体２８Ａと、この上面に設置される静電チャック２８Ｂとよりなり、この静電チャック２８Ｂ上に被処理体である半導体ウエハＳを吸着して保持できるようになっている。この静電チャック２８Ｂの上面側には、熱伝導ガスを流すガス溝３０が形成されており、必要に応じてＡｒガス等の熱伝導ガスをこのガス溝３０に供給してウエハＳと載置台２８側との熱伝導性を向上できるようになっている。尚、この静電チャック２８Ｂには、図示しない吸着用の直流電圧が必要に応じて印加される。この載置台２８は、この下面の中心部より下方へ延びる支柱３２により支持されており、この支柱３２の下部は、上記容器底部２０を貫通している。そして、この支柱３２は、図示しない昇降機構により上下移動可能になされており、上記載置台２８自体を昇降できるようにしている。
【００２１】
上記支柱３２を囲むようにして伸縮可能になされた蛇腹状の金属ベローズ３４が設けられており、この金属ベローズ３４は、その上端が上記載置台２８の下面に気密に接合され、また下端が上記底部２０の上面に気密に接合されており、処理容器１８内の気密性を維持しつつ上記載置台２８の昇降移動を許容できるようになっている。この載置台２８の載置台本体２８Ａには、ウエハＳを冷却する冷媒を流す冷媒循環路３６が冷却手段として形成されており、この冷媒は支柱３２内の図示しない流路を介して給排されている。
【００２２】
また容器底部２０には、これより上方に向けて例えば３本（図示例では２本のみ記す）の支持ピン３８が起立させて設けられており、また、この支持ピン３８に対応させて上記載置台２８にピン挿通孔４０が形成されている。従って、上記載置台２８を降下させた際に、上記ピン挿通孔４０を貫通した支持ピン３８の上端部でウエハＳを受けて、このウエハＳを外部より侵入する図示しない搬送アームとの間で移載ができるようになっている。このため、処理容器１８の下部側壁には、上記搬送アームを侵入させるために開閉可能になされたゲートバルブ４２が設けられている。
【００２３】
またこの載置台本体２８Ａ上に設けた上記静電チャック２８Ｂには、配線４４を介して例えば１３．５６ＭＨｚの高周波を発生する高周波電源よりなるバイアス電源４６が接続されており、上記載置台２８に対して所定のバイアス電力を印加できるようになっている。またこのバイアス電源４６はその出力されるバイアス電力を必要に応じて可変的に制御できるようになっている。
【００２４】
一方、上記処理容器１８の天井部には、例えば酸化アルミニウム等の誘電体よりなる高周波に対して透過性のある透過板４８がＯリング等のシール部材５０を介して気密に設けられている。そして、この透過板４８の処理容器１８内の処理空間５２に例えばプラズマ励起用ガスとしてのＡｒガスをプラズマ化してプラズマを発生するためのプラズマ発生源５４が設けられる。尚、このプラズマ励起用ガスとして、Ａｒに代えて他の不活性ガス、例えばＨｅ、Ｎｅ等を用いてもよい。具体的には、上記プラズマ発生源５４は、上記透過板４８の上部に設けた誘導コイル部５６を有しており、この誘導コイル部５６には、プラズマ発生用の例えば１３．５６ＭＨｚの高周波電源５８が接続されて、上記透過板４８を介して処理空間５２に高周波を導入できるようになっている。ここで、この高周波電源５８より出力されるプラズマ電力も必要に応じて制御できるようになっている。
【００２５】
また上記透過板４８の直下には、導入される高周波を拡散させる例えばアルミニウムよりなるバッフルプレート６０が設けられる。そして、このバッフルプレート６０の下部には、上記処理空間５２の上部側方を囲むようにして例えば断面が内側に向けて傾斜されて環状（截頭円錐殻状）になされた金属ターゲット６２が設けられており、この金属ターゲット６２には放電用電力を供給するターゲット用の可変になされた直流電源６４が接続されている。尚、この直流電源に代えて交流電源を用いてもよい。従って、この可変直流電源６４から出力される直流電力も必要に応じて制御できるようになっている。ここでは金属ターゲット６２として形成すべき膜種に応じて例えばコバルト、チタン、タンタル、銅等が用いられ、これら金属はプラズマ中のＡｒイオンにより金属原子、或いは金属原子団としてスパッタされると共に、プラズマ中を通過する際に多くはイオン化される。尚、チタンやタンタルはバリヤ層を形成する時に用いられ、銅はシード膜を形成する時に用いられる。
【００２６】
またこの金属ターゲット６２の下部には、上記処理空間５２を囲むようにして例えばアルミニウムよりなる円筒状の保護カバー６６が設けられており、この保護カバー６６は接地されると共に、この下部は内側へ屈曲されて上記載置台２８の側部近傍に位置されている。また処理容器１８の底部には、この処理容器１８内へ必要とされる所定のガスを導入するガス導入手段として例えばガス導入口６８が設けられる。このガス導入口６８からは、プラズマ励起用ガスとして希ガス、例えばＡｒガスや他の必要なガス例えばＮ２ ガス等が、ガス流量制御器、バルブ等よりなるガス制御部７０を通して供給される。
【００２７】
ここで成膜装置１６の各構成部は、例えばコンピュータ等よりなる装置制御部７２に接続されて制御される構成となっている。具体的には装置制御部７２は、バイアス電源４６、プラズマ発生用の高周波電源５８、可変直流電源６４、ガス制御部７０、スロットルバルブ２４、真空ポンプ２６等の動作を制御し、本発明方法により薄膜を成膜する時に次のように動作する。
【００２８】
まず装置制御部７２の支配下で、真空ポンプ２６を動作させることにより真空にされた処理容器１８内に、ガス制御部７０を動作させつつＡｒガスを流し、スロットルバルブ２４を制御して処理容器１８内を所定の真空度に維持する。その後、可変直流電源６４を介して直流電力を金属ターゲット６２に印加し、更に高周波電源５８を介して誘導コイル部５６に高周波電力（プラズマ電力）を印加する。
【００２９】
一方、装置制御部７２はバイアス電源４６にも指令を出し、載置台２８に対して所定のバイアス電力を印加する。このように制御された処理容器１８内においては、金属ターゲット６２、誘導コイル部５６に印加されたプラズマ電力によりアルゴンプラズマが形成されてアルゴンイオンが生成され、これらイオンは金属ターゲット６２に衝突し、この金属ターゲット６２がスパッタされて金属粒子が放出される。
【００３０】
また、スパッタされた金属ターゲット６２からの金属粒子である金属原子、金属原子団はプラズマ中を通る際に多くはイオン化される。ここで金属粒子は、イオン化された金属イオンと電気的に中性な中性金属原子とが混在する状態となって下方向へ飛散して行く。特に、この処理容器１８内の圧力は、比較的高く設定されて、例えば５０ｍＴｏｒｒ以上になされており、これによりプラズマ密度を高めて、金属粒子を高効率でイオン化できるようになっている。
【００３１】
そして、金属イオンは、載置台２８に印加されたバイアス電力により発生したウエハ面上の厚さ数ｍｍ程度のイオンシースの領域に入ると、強い指向性をもってウエハＳ側に加速するように引き付けられてウエハＳに堆積する。このように、高指向性を持った金属イオンにより堆積された薄膜は、基本的には垂直形状のカバレッジを得ることが可能となる。
【００３２】
ここで装置各構成部の制御は、装置制御部７２により、所定の条件で金属膜の成膜が行われるように作成されたプログラムに基づいて制御されるようになっている。この際、例えばフロッピーディスク（登録商標）（ＦＤ）やコンパクトディスク（登録商標）（ＣＤ）、フラッシュメモリー、ハードディスク等の記憶媒体７４に、各構成部の制御を行うための命令を含むプログラムを格納しておき、このプログラムに基づいて所定の条件で処理を行うように各構成部を制御させる。
【００３３】
次に、以上のように構成されたプラズマ成膜装置１６を用いて行われる本発明の薄膜形成方法及び薄膜の積層構造について説明する。
本発明方法の特徴は、薄膜を形成する薄膜形成工程の前工程として、半導体ウエハの表面にチャージングダメージを防止するためのチャージングダメージ防止膜をスパッタリングにより形成する防止膜形成工程を行うようにしたものである。
【００３４】
上記本発明方法を図２及び図３も参照して具体的には説明する。図２は本発明方法を用いて形成された薄膜の積層構造の一例を示す断面図、図３は本発明方法の一例を示す工程図である。
まず、図２に示す積層構造を形成する前の構造は図６（Ａ）に示すようになされている。すなわち、図６（Ａ）に示すように、半導体ウエハＳの表面には、例えばＳｉＯ２ 膜等よりなる絶縁層２が形成されており、この絶縁層２にビアホールやスルーホールやコンタクトホールのような穴状の凹部４が形成され、この凹部４の底部に下層の電気的に接続されるべきコンタクト部６が露出している。このコンタクト部６は下層の配線層や下層の素子の電極、例えばトランジスタのソースやドレイン等が対応することになる。
【００３５】
そして、上述のように形成されたウエハＳの上面に各種の成膜処理を行って、図２に示すような積層構造とする。ここでは第１〜第３実施例が示されており、まず、図２及び図３に示すように、第１〜第３の各実施例に共通して薄膜形成工程の前工程として、防止膜形成工程（Ｓ１）を行うことによって、スパッタリングによりチャージングダメージ防止膜８０を形成する。この防止膜８０は、ウエハＳの絶縁層２の表面のみならず、凹部４（図６参照）内の表面、すなわち底面及び側面にも全面に亘って形成される。
【００３６】
次に、第１〜第３の各実施例に共通して薄膜形成工程へ移行し、第１実施例の場合には、第１の薄膜形成ステップ（Ｓ２）を行うことによって、スパッタリングによって第１の薄膜８２を表面全面に形成し（図２（Ａ）参照）、更に上記凹部４内を埋め込むようにして配線層８４を全面に形成する（Ｓ３）。この場合には、第１の薄膜２８の１層でバリヤ層となる。
【００３７】
また第２実施例の場合には、上記スパッタリングによって第１の薄膜８２を表面全面に形成した後に、図２（Ｂ）に示すように第２の薄膜形成ステップ（Ｓ４）を行うことによって、第２の薄膜８６を表面全面に積層するように形成し、更に上記凹部４内を埋め込むようにして配線層８８を全面に形成する（Ｓ５）。この場合には、上記第１の薄膜８２と第２の薄膜８６の層構造がバリヤ層となる。また上記第２の薄膜形成ステップ（Ｓ４）の処理は、スパッタリングで行ってもよいし、或いは熱ＣＶＤ処理やプラズマＣＶＤ処理で行ってもよい。
【００３８】
また第３実施例の場合には、上記第２の薄膜形成ステップ（Ｓ４）を行うことよって第２の薄膜８６を表面全面に積層するように形成した後に、図２（Ｃ）に示すように第３の薄膜形成ステップ（Ｓ６）を行うことによって、第３の薄膜９０を表面全面に積層するように形成し、更に上記凹部４内を埋め込むようにして配線層９２を全面に形成する（Ｓ７）。この場合には、第１〜第２の各薄膜８２、８６の層構造、或いは第１〜第３の各層８２、８６、９０の層構造がバリヤ層となる。また上記第３の薄膜形成ステップ（Ｓ６）の処理は、スパッタリングで行ってもよいし、或いは熱ＣＶＤ処理やプラズマＣＶＤ処理で行ってもよい。尚、必要な場合には、薄膜を更に積層するようにしてから、配線層を形成するようにしてもよい。
【００３９】
上記第１〜第３の各実施例において、各薄膜８２、８６、９０の膜種は異なっており、これらの各薄膜８２、８６、９０は、金属膜、或いは金属含有膜よりなる。この金属含有膜としては、金属の窒化膜等が適用される。尚、窒化膜を形成する場合には、窒化ガスとして例えばＮ２ ガス等を用いればよい。また、上記各薄膜８２、８６、９０をスパッタリングで成膜する場合には、図１に示すようなプラズマ成膜装置１６で堆積する薄膜に対応させて金属ターゲット６２を交換して同一のプラズマ成膜装置１６を用いてもよいし、異種の金属汚染を防止するために堆積する膜種毎に異なるプラズマ成膜装置１６を用いてもよい。
【００４０】
このように、半導体ウエハＳの表面にスパッタリングにより薄膜８２を形成する際に、その前工程としてチャージングダメージ防止膜８０をスパッタリングにより形成するようにしたので、スパッタリング時におけるチャージングダメージの発生を大幅に抑制することができる。
【００４１】
ここで上記したチャージングダメージ防止膜８０としては、Ｃｏ（コバルト）、Ｇｅ（ゲルマニウム）、Ｒｕ（ルテニウム）よりなる群から選択される１の材料を用いることができる。このチャージングダメージ防止膜８０は、この上層に形成される第１の薄膜８２に対してチャージングダメージを引き起こさないように平面方向に対して僅かな導電性を確保できるような厚さでよく、例えば数原子層レベルの厚さ、具体的には１０〜５０Å程度の厚さでよい。このようにチャージングダメージ防止膜８０を薄くしているので、この上層に形成される配線層８４、８８、９２の構成材料よりも電気抵抗が高い材料よりなるチャージングダメージ防止膜８０であっても配線抵抗の上昇を極力抑制できる。また上記配線層８４、８８、９２をエッチング加工する時でも、これらの配線層８４、８８、９２のエッチングと同じプロセス条件で、チャージングダメージ防止膜８０をエッチングすることができる。
【００４２】
ここで上記チャージングダメージ防止膜８０の厚さが５０Åより大きくなると、上記したような配線抵抗の上昇や配線層のエッチング加工上の問題点を引き起こすので好ましくなく、また厚さが１０Åよりも小さくなると、チャージングダメージの発生を十分に抑制できなくなってしまう。
【００４３】
この場合、防止膜形成工程でチャージングダメージ防止膜８０を形成する場合には、スパッタリング収率が０．９〜１．１ａｔｏｍｓ／ｉｏｎの範囲内に設定するのが好ましい。つまり上記範囲内のスパッタリング収率の場合には、スパッタ中に発生する原子とイオンの量が釣り合いがとれているので、成膜中に帯電する電荷の偏りによるチャージアップを生じ難く、電気的に中和状態になっているからである。換言すれば、上記範囲外のスパッタリング収率の場合には、チャージングダメージ防止膜８０を形成している際に、このチャージングダメージ防止膜自体がチャージングダメージを受け易くなってしまう。ここでスパッタリング収率とは、スパッタのされ易さを数値的に表したものであり、このスパッタリング収率はプラズマ発生時に供給する希ガスの種類とイオンのエネルギー（ｅＶ）によって定まる。尚、このイオンエネルギー（ｅＶ）は図１中の直流電源６４によって金属ターゲット６２に印加される電圧に依存する。
【００４４】
このような各イオン毎のスパッタリング収率の一例は、「新版真空ハンドブック」（オーム社，株式会社アルバック編，平成１４年８月発行）の第８章（第２５７頁−第２５８頁）に示されており、例えばイオンエネルギーが４００ｅＶの場合には、スパッタリング収率が０．９〜１．１ａｔｏｍｓ／ｉｏｎの範囲内であって、且つ金属汚染の生じる恐れの少ない材料として、上述したように例えばＣｏ、Ｇｅ、Ｒｕ等をチャージングダメージ防止膜８０の構成材料として選択することができる。
【００４５】
また、最初にこのようなチャージングダメージ防止膜８０を下地膜として形成しておけば、この上層にチャージダメージを生じ易い金属膜、例えばＡｌ膜（Ａｌ合金を含む）、Ｗ（タングステン）膜、Ｃｕ（銅）膜、Ｔｉ（チタン）膜、Ｔａ（タンタル）膜や金属窒化膜、例えばＴｉＮ膜、ＴａＮ膜等をスパッタにより形成しても、チャージされた電荷が下層に位置する導電性の上記チャージングダメージ防止膜８０を介して分散されるので、チャージングダメージを引き起こすことはない。
【００４６】
ここで各実施例におけるより詳細な具体例について説明する。図２（Ａ）に示す第１実施例の具体例では、チャージングダメージ防止膜８０としてＣｏ膜を用い、第１の薄膜８２としてＴｉＮ膜を用い、配線層８４としてＡｌ層、或いはＷ層を用いることができる。尚、上記Ａｌ層にはＡｌ合金膜として例えばＣｕを含むＡｌ合金層が含まれる。この場合、ＴｉＮ膜がバリヤ層として機能することになる。またここでは少なくともチャージングダメージ防止膜８０と第１の薄膜８２であるＴｉＮ膜がスパッタリングにより成膜される。
【００４７】
また図２（Ｂ）に示す第２実施例の具体例では、チャージングダメージ防止膜８０としてＣｏ膜を用い、第１の薄膜８２としてＴｉ膜を用い、第２の薄膜８６としてＴｉＮ膜を用い、配線層８８としてＡｌ層、或いはＷ層を用いることができる。尚、この場合にも、Ａｌ層には合金層、例えばＣｕを含むＡｌ合金層が含まれる。この場合、Ｔｉ膜とＴｉＮ膜とよりなる層構造がバリヤ層として機能することになる。また、ここでは少なくともチャージングダメージ防止膜８０と第１の薄膜８２であるＴｉ膜とがスパッタリングにより成膜される。
【００４８】
また図２（Ｃ）に示す第３実施例の具体例では、チャージングダメージ防止膜８０としてＣｏ膜を用い、第１の薄膜８２としてＴａＮ膜を用い、第２の薄膜８６としてＴａ膜を用い、第３の薄膜としてシード膜となるＣｕ膜を用い、配線層９２としてＣｕ層を用いることができる。尚、この場合には、ＴａＮ膜とＴａ膜とよりなる層構造がバリヤ層として機能することになる。また、ここでは少なくともチャージングダメージ防止膜８０と第１の薄膜８２であるＴａＮ膜とがスパッタリングにより成膜される。また、第３の薄膜８６は、スパッタリングにより薄く形成されるＣｕ膜よりなるシード膜であり、このシード膜を起点として電気メッキにより上記Ｃｕ層よりなる配線層９２が形成されることになる。上記各具体例の積層構造は単に一例を示したに過ぎず、本発明は、上述したような積層構造に限定されるものではない。
【００４９】
＜本発明効果の確認のための実験＞
ここで上述した本発明の効果を確認するための実験を行ったので、その評価結果について説明する。ここでは実験として半導体ウエハ上に図２（Ａ）に示す第１実施例の薄膜の積層構造を形成した。ここで、チャージングダメージ防止膜８０としてスパッタリングでＣｏ膜を形成し、この上に第１の薄膜８２としてＴｉＮ膜をスパッタリングにより成膜した。このＴｉＮ膜を形成した後に、上記ＴｉＮ膜に関してリーク電流を測定した。ここでチャージングダメージ防止膜８０であるＣｏ膜は１０〜３０Å程度の膜厚であり、また第１の薄膜８２であるＴｉＮ膜は３００Å程度の膜厚である。また成膜を施す半導体ウエハとしてはチャージアップに対する耐性を測定するための特別な平面アンテナ基板を用いた。この平面アンテナ基板のアンテナ比（Ｓ１／Ｓ２）は”１０６ ”のものである。この平面アンテナ基板は、いわゆるＴＥＧと称されるものであり、そのアンテナ構造は図５に示すようになされ、上述のようにアンテナ面積Ｓ１とＳ２の比［Ｓ１／Ｓ２］の比が”１０６ ”となっている。
【００５０】
尚、ここでは配線層８４を形成してはいないが、その理由は、全体としてのチャージングダメージの発生の有無はチャージングダメージ防止膜８０上に直接形成される第１の薄膜８２におけるチャージングダメージの存否のみに依存するので、配線層８４の成膜は測定には必要ないからである。また比較例として、Ｃｏ膜を成膜しないでＴｉＮ膜をスパッタリングにより直接成膜した。
【００５１】
図４は上記チャージングダメージの発生の有無を示すグラフであり、横軸にリーク電流をとっており、縦軸に度数分布をとっている。リーク電流が１０−９Å以上になっているものは、Ｎ．Ｇ（ノーグッド）であって不良品である。図４において、曲線ＡはＴｉＮ膜よりなる比較例を示し、曲線ＢはＴｉＮ膜／Ｃｏ膜よりなる本発明方法により形成した膜構造を示す。図４に示すように、曲線Ａの比較例の場合には、合格率は１５％程度であって不良率は８５％程度にも達しており、好ましくない。これに対して、曲線Ｂの本発明方法の場合には、合格率は１００％であって不良率は０％であり、良好な結果を示すことを確認することができた。
【００５２】
また、第１の薄膜８２としてＴａＮ膜を成膜する場合や良好な導電性材料であるＴｉ膜を成膜する場合にも、上記実験を行ったＴｉＮ膜と同等、或いはそれ以上の良好な作用効果を発揮することができる。また、ここでは被処理体として半導体ウエハを例にとって説明したが、これに限定されず、ガラス基板、ＬＣＤ基板、セラミック基板等にも本発明を適用することができる。
【図面の簡単な説明】
【００５３】
【図１】本発明に係る薄膜形成方法を実施するためのプラズマ成膜装置の一例を示す断面図である。
【図２】本発明方法を用いて形成された薄膜の積層構造の一例を示す断面図である。
【図３】本発明方法の一例を示す工程図である。
【図４】チャージングダメージの発生の有無を示すグラフである。
【図５】ＴＥＧと称されるアンテナ基板のアンテナ構造を示す平面図である。
【図６】スパッタリング法による従来の成膜方法の一例を示す説明図である。
【符号の説明】
【００５４】
１６  プラズマ成膜装置
１８  処理容器
２８  載置台
４６  バイアス電源
５４  プラズマ発生源
５８  高周波電源
６２  金属ターゲット
６４  直流電源
７０  ガス制御部
８０  チャージングダメージ防止膜
８２  第１の薄膜
８４，８８，９２  配線層
８６  第２の薄膜
９０  第３の薄膜
Ｓ  半導体ウエハ（被処理体）
【図１】
2008098378.tif 000003
【図２】
2008098378.tif 000004
【図３】
2008098378.tif 000005
【図４】
2008098378.tif 000006
【図５】
2008098378.tif 000007
【図６】
2008098378.tif 000008