(57)【要約】【課題】基板の材料、基板の取り扱い、基板との組み合わせなどの影響に左右されることなく、子基板の良否を簡易な方法で確実に判別して、良好な基板にのみ半導体チップなどの部品を実装させることができる半導体装置の製造方法を提供する。【解決手段】本発明の半導体装置の製造方法は、基板シート１に対して個片基板２を複数枚面付けし、個片基板２に回路パターンを形成した後、基板シート１にＩＣタグ３を搭載するＩＣ搭載工程と、個片基板２に部品を実装する前に、各個片基板２の回路パターンを検査して良または不良の判定を行う判定工程と、判定工程の結果に応じて、ＩＣタグに各個片基板２の良または不良の判定情報を書き込む書き込み工程と、ＩＣタグから判定情報を読み取る読み取り工程と、読み取り工程で読み取った判定情報に基づき良判定の個片基板２上のみに部品を実装する実装工程と、を含む。【選択図】図１
2008053443.tif 000002
【特許請求の範囲】
【請求項１】
親基板に対して子基板を複数枚面付けし、前記子基板上に部品を実装して、半導体装置を製造する方法であって、
前記子基板に回路パターンを形成した後、前記親基板にＩＣタグを搭載する搭載工程と、
前記子基板に前記部品を実装する前に、各前記子基板の前記回路パターンを検査して良または不良の判定を行う判定工程と、
前記判定工程の結果に応じて、前記ＩＣタグに各前記子基板の良または不良の判定情報を書き込む書き込み工程と、
前記ＩＣタグから前記判定情報を読み取る読み取り工程と、
前記読み取り工程で読み取った前記判定情報に基づき良判定の子基板上のみに部品を実装する実装工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、
前記搭載工程では、前記ＩＣタグを前記親基板に形成した凹部に搭載することを特徴とする半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法であって、
前記ＩＣタグのアンテナを前記親基板に形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項４】
請求項１から３の何れか一項に記載の半導体装置の製造方法であって、
前記親基板における前記子基板の配列情報を、前記実装工程で用いる実装装置に記憶させておき、
前記書き込み工程では、前記配列情報に対応した前記子基板の識別情報を前記判定情報とともに前記ＩＣタグに書き込むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、１枚の基板シート（親基板）に対して、同種類の個片基板（子基板）を複数枚面付けし、その子基板上に部品を実装して、半導体装置を製造する方法に関する。
【背景技術】
【０００２】
従来、幅広い分野で半導体素子（半導体チップ）を搭載した各種の半導体装置が使用されている。このような半導体装置としては、例えば、ＤＩＰ（Dual Inline Package）やＱＦＰ（Quad Flat Package）などのリード型半導体装置の他、最近はさらに高密度での実装化を可能とするものとして、パッケージの底面にボール状の接続端子を格子状に配置したＢＧＡ（Ball Grid Array）などのようなパッケージが半導体チップサイズに小型化されたＣＳＰ（Chip Size Package）型のものなどが開発されている。
【０００３】
このＢＧＡ型半導体装置においては、種々な構造のものが提案され、製品化されているが、例えばその中の一つにフェースアップ構造がある。そして、このフェースアップ構造のＢＧＡ型半導体装置などでは、製造の際の生産効率の向上を図るため、例えば図３に示すように、複数の個片化領域（後に、パターンに部品を実装して製品を形成する領域）１０１を持つ多面取基板１００を使用し、この多面取基板１００の各個片化領域１０１にそれぞれ半導体チップを実装し、この半導体チップを片面モールドにより一括して樹脂封止して形成する方法（以下、一括製造方法という）が知られている（例えば、特許文献１参照）。
【０００４】
この一括製造方法を用いるＢＧＡ型半導体装置の製造は、多面取基板を準備し、多面取基板の主面の製品形成領域（以下、個片化領域）毎に電極パッドなどの回路パターンを設けて個片基板を形成した後、その個片化領域毎にそれぞれ半導体チップを搭載する。その後、個片化領域毎に、半導体チップの主面に形成された電極パッド（接続部）と個片化領域に形成された電極パッド（接続部）とをボンディングワイヤで電気的に接続する。その後、多面取基板の各個片化領域に夫々実装された半導体チップを一括して樹脂封止して、多面取基板の主面側に樹脂封止体を形成する。そして、多面取基板の裏面側に、その個片化領域毎にボール状バンプを形成した後、多面取基板の個片化領域毎に樹脂封止体を個片化（分割切断）する。
【０００５】
ところで、一括製造方法を採用するＢＧＡ型半導体装置の製造では、製品形成領域である回路パターンなどを設けてある各個片基板は、製造の途中で何らかの原因で不良箇所が発生している場合もあるので、良品ばかりとは限らない。
そのため、半導体チップの搭載に先立ち、個片基板の品質検査を行うことが必要になっている。通常、多面取基板に面付けされた（半導体チップ搭載前の）個片基板の品質検査はチェッカー（例えば、テスターやプローブ）などで行うが、全数良品の多面取基板のみならず、不良と判断された個片基板を含む多面取基板が製造されている場合もある。そこで、一般には、良品と不良品を区別するためのマークをつけることにより、個片基板の良品と不良品の区別を行っている。
【０００６】
ここで、従来の個片基板の良品、不良品を認識させる具体的な方法について説明する。
一般的に、良品と不良品を区別する方法としては、例えば図４（Ａ）に示すように、１枚の基板シートである多面取基板２００に設けた個片基板２０１のうち特に不良の個片基板２０１Ａ自体にインク等で×印を付けたり、図４（Ｂ）に示ように、多面取基板２００と個片基板２０１との連結部分や個片基板２０１同士の連結部分であるタイバー２０２などに形成しておいた画像認識用のマーク２０３をインク等で塗り潰すことにより、良品と不良品の判別を行うインクマーキング法や、ＹＡＧレーザなどで個片基板にレーザ光を照射してマーキングするレーザマーキング法等が可能である。
【０００７】
ところが、インクマーキング法では、基板の取り扱い方、基板とインクとの相性によっては、マークがはがれてしまうことがあったり、また、後工程で洗浄等を行うと、マークが取れてしまったり、洗浄液を汚染してしまう等の問題があり、マークの付け方に制限が生じてしまう。
【０００８】
一方、レーザマーキング法では、基板との組合せによっては画像認識で検出できないことがある。すなわち、基板材料、基板の処理（銅箔なし、銅箔あり、銅箔にメッキなど）の方法との組合せにより、マークを付けたにもかかわらず、コントラストが取れず、マークを認識できない場合が起きてしまうことがある。
【０００９】
このような事情は、リードフレームを用いてＤＩＰ（Dual Inline Package）やＱＦＰ（Quad Flat Package）などのリード型半導体装置の製造を一括に行う場合にも同じであり、ＢＧＡなどのようなＣＳＰ型の半導体装置の場合と同様、基板の材料、基板の取り扱い、基板との組み合わせなどの影響に左右されることなく、確実に、個々の基板の良否を判別する手段の開発が要望されている。
【００１０】
そこで、例えば不良箇所の座標データを作成してオンラインサーバのデータファイルに不良箇所の座標データと多面取り基板での基板識別データとを記録するとともに、多面取り基板での基板識別データを無線タグに記録して多面取り基板にこれを搭載するようにした半導体装置の製造方法が提案されている（例えば、特許文献１参照）。
【００１１】
また、基板シートの認識をバーコードもしくは二次元バーコードを用いて識別し、別途用意されたデータサーバ内のデータベースと基板の認識コードを照合することにより、基板内の良品、不良品等の情報を得る方法が提案されている（例えば、特許文献２参照）。
【００１２】
さらに、複数の子基板を有する親基板内にＩＣタグチップを埋め込み、当該タグチップに子基板の識別情報を書き込んでおき、これとは別に情報管理サーバ内に各子基板固有の情報、例えば位置基準マークの相対位置等、を記憶させておき、生産段階でその都度管理サーバから情報を読み出して子基板に対してプロセスを行う方法も提案されている（例えば、特許文献３参照）。
【００１３】
【特許文献１】特開２００４−１７９２３４号公報
【特許文献２】特開２００５−３３２２７８号公報
【特許文献３】特開２００４−０８７８５２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、このような方法で基板の良否を判断する場合には、無線タグまたはバーコードと、無線タグ用またはバーコード用の読み取り装置と、オンラインサーバとを用いて、どこの基板が良品であるかを判別しているものであり、無線タグやバーコードは単なる基板のＩＤ判別手段として機能するだけのものである。つまり、オンラインサーバで、基板識別データと基板の良否情報とを読み取る一方、読み取り装置で無線タグまたはバーコードから基板識別データを取得し、次に、オンラインサーバと読み取り装置での情報のやり取りを行い、オンラインサーバで基板識別データに対応するどこの基板が良品であるかを判別してから、チップマウンタを用いて、部品の実装を行うようになっている。
従って、良不良の情報伝達が煩雑化しており、その分、半導体装置の製造の際の部品実装方法が複雑となる。また、オンラインサーバ等の付加設備が必要になるので、半導体装置を製造するためのシステム全体の複雑化や大型化を招くとともに、半導体装置の製造コストの増大も招く虞がある。
【００１５】
そこで本発明の目的は、基板の材料、基板の取り扱い、基板との組み合わせなどの影響に左右されることなく、子基板の良否を簡易な方法で確実に判別して、良好な基板にのみ半導体チップなどの部品を実装させることができる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１６】
上記課題を解決することのできる本発明に係る半導体装置の製造方法は、親基板に対して子基板を複数枚面付けし、前記子基板上に部品を実装して、半導体装置を製造する方法であって、前記子基板に回路パターンを形成した後、前記親基板にＩＣタグを搭載する搭載工程と、前記子基板に前記部品を実装する前に、各前記子基板の前記回路パターンを検査して良または不良の判定を行う判定工程と、前記判定工程の結果に応じて、前記ＩＣタグに各前記子基板の良または不良の判定情報を書き込む書き込み工程と、前記ＩＣタグから前記判定情報を読み取る読み取り工程と、前記読み取り工程で読み取った前記判定情報に基づき良判定の子基板上のみに部品を実装する実装工程と、を含むことを特徴とする。
【００１７】
また、本発明に係る半導体装置の製造方法において、前記搭載工程では、前記ＩＣタグを前記親基板に形成した凹部に搭載することが好ましい。
【００１８】
また、本発明に係る半導体装置の製造方法において、前記ＩＣタグのアンテナを前記親基板に形成する工程を含むことも可能である。
【００１９】
また、本発明に係る半導体装置の製造方法において、前記親基板における前記子基板の配列情報を、前記実装工程で用いる実装装置に記憶させておき、前記書き込み工程では、前記配列情報に対応した前記子基板の識別情報を前記判定情報とともに前記ＩＣタグに書き込むことが好ましい。
【発明の効果】
【００２０】
本発明によれば、親基板に複数枚面付けされた子基板に対して、形成された回路パターンを検査して良または不良の判定を行い、親基板に搭載されたＩＣタグにその判定情報を書き込むため、子基板に部品を実装する前にＩＣタグから判定情報を読み取ることで、良品の子基板上のみに部品を実装することができる。したがって、子基板の良または不良の情報をやり取りするためのサーバ等の付加設備が必要なく、基板の材料、基板の取り扱い、基板との組み合わせなどの影響に左右されることなく、子基板の良否を簡易な方法で確実に判別することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明に係る半導体装置の製造方法な実施形態の例について、添付図面を参照しながら詳細に説明する。
図１は、本実施形態の半導体装置の製造方法における製造途中の基板の状態を示すものであり、親基板としての基板シート１に小基板としての個片基板２が複数枚面付けされている。
【００２２】
基板シート１は、個片基板２に部品を実装して半導体装置を製造する過程で使用され、その後、半導体装置の製造完了後には不要となる捨て基板であり、例えばプリント基板の基材と同様のもの、つまり絶縁性のシート又は絶縁性の樹脂を含浸させた板材などで形成されている。この基板シート１には、例えばプリント基板を製造して基板上にチップ部品を実装する際の実装効率を高めるため、図１に示すように、実際の製品のレベルで使われる個片基板２を中央部に整列状態で複数枚（５×２＝１０）形成したもので構成している。すなわち、この基板シート１を用いれば、同じ部品の実装作業を基板シート１にレイアウトされた個片基板２の枚数だけ繰り返すことにより、実装機での基板シート１の作業枚数を減らすことができるとともに、実装機にかける基板シート１のワークサイズを適正化して製造効率を上げることができる。なお、本実施形態では、単一の基板シート１に１０枚の同一の個片基板２をレイアウトしたプリント基板に本発明を適用した場合について説明する。
【００２３】
各個片基板２は、基板シート１に一体的に面付けされて形成されており、周囲がタイバー１１などで基板シート１と複数箇所連結された状態で繋ぎ止められている。また、各個片基板２には、半導体装置の部品となる半導体チップ（例えば、チップ抵抗、チップコンデンサ、ＩＣ、トランジスタ）などを搭載させる領域が設けられているとともに、この実装部品と外部との電気的な接続などを図るための回路パターンなどが所定位置に銅箔などで形成されている。個片基板２の回路パターンには、例えば、印刷マスクを介して半田ペーストが印刷される。各実装部品は、マウンタで所定の位置に搭載され、リフロー炉にて基板シート１の全体を加熱して半田ペーストを溶かし、この溶けた半田が固まって個片基板２上に固定される。
【００２４】
また、基板シート１には、ＩＣタグ３が搭載される。ＩＣタグ３は、データを記録（記憶，格納）するメモリ回路と、無線通信用のＲＦ（Radio Frequency）回路と、これらをつなぐロジック回路とを基本構成とする集積回路であり、必要において、アンテナを内蔵もしくは外部に取り付けた構造になっている。また、ＩＣタグ３は、内部に電池などの電源を備えておらず、例えば読み取り装置（タグリーダ）が発した電波を、アンテナを介して受け取り、受け取った電波を使って電磁誘導で起電力を発生し、発生した電力（電源）で上述の回路を動作し、記録した基板識別データを無線で読み取り装置へ送信するものである。本実施形態のＩＣタグ３は、基板シート１に形成された窪み１Ａに１個搭載されている。
【００２５】
このような基板シート１及び個片基板２を有するプリント基板は、回路パターンの印刷、露光、エッチング、積層、スルーホール形成、メッキなどの工程を何度か経た後に完成し、最終的に、電気的にプローブを当てて、回路パターンの接続、絶縁、短絡等の確認を行い、設定通りのパターンが形成できているか否かを確認する。したがって、この工程で、良好と判定されたものと不良と判定されたものが発生する。
【００２６】
基板シート１内に複数の個片基板２を有するプリント基板を製造する際、基板シート１内の全ての個片基板２が良好と判定されたものだけからなる基板シート１を使用するようにすれば、基板シート１内の各個片基板２に対する良品、不良品の判断を行う必要はない。ところが、基板シート１内の個片基板２の全数が良好なものしか使用しないとすると、仮に、基板シート１内の一部に不良の個片基板２が含まれていると、残りの全ての個片基板２が良品であってもこれらを取り付けてある基板シート１ごと捨てることとなる。このため、生産効率が非常に悪く、コストも嵩んでしまう。
【００２７】
そこで、本実施形態では、基板シート１内の個片基板２に回路パターンを形成した後に、ＩＣタグ３を基板シート１に搭載する工程（搭載工程）を行い、その後、各個片基板２の回路パターンを検査して良または不良の判定を行って（判定工程）、その判定結果に応じてＩＣタグ３に各個片基板２の良または不良の判定情報を書き込む（書き込み工程）。そして、個片基板２に部品を実装する前に、ＩＣタグ３から判定情報を読み取り（読み取り工程）、読み取った判定情報に基づき良判定の個片基板２上のみに部品を実装する（実装工程）。
【００２８】
次に、本実施形態の半導体装置の製造方法の各工程について、具体的に説明する。なお、本実施形態では、基板シート１内に、１０枚の個片基板２がレイアウトされており、各個片基板２には、個体を識別するために、１〜１０番の識別番号が予め付与されている。
【００２９】
まず、基板シート１内の個片基板２に回路パターンを形成した後、図１に示すように、基板シート１に、汎用のＩＣタグ３を取り付ける（搭載工程）。このＩＣタグ３は、チップとアンテナとが一体化されたパッケージ形状のものを、基板シート１上の窪み１Ａに取り付けるようにしている。このＩＣタグ３の取り付け部分は、基板シート１の表面から、基板を加工するか、または、窓が開いたプリプレグを積層することにより、窪み１Ａを設けた構造となっている。このように、窪み１Ａを設けることにより、この窪みにＩＣタグ３が設置できるので、例えば半田印刷マスクを基板表面に密着する際に、ＩＣタグ３が邪魔になってマスクが浮き上がってうまく密着できないといったトラブルが回避でき、半田印刷マスクを基板表面に密着するのを妨げない構造が実現できる。
【００３０】
なお、本実施例で用いたＩＣタグ３は、大きさが２０ｍｍ×５ｍｍ程度の大きさのものであって、１３．５６ＭＨｚの無線周波数でデータのやり取りを行なう。また、このＩＣタグ３のメモリ容量は１２８バイトで、アンテナはＩＣタグ３の内部に設けられている。基板シート１への取り付けは、細長いシート状のＩＣタグ３を、接着剤を用いることにより、基板シート１の窪み１Ａに貼り付けている。接着剤としては、３００℃程度まで加熱されても有害なガス等が発生しないものとして、シリコン系の接着剤を用いて固定している。
【００３１】
また、ＩＣタグがアンテナを内蔵していないタイプであれば、基板シート１の一部にＩＣタグ専用のアンテナのパターンを設けておき、このアンテナのパターンとＩＣタグを接続することにより、アンテナの機能を実現することができる。例えば、図２に示すように、基板シート１の窪みに汎用のＩＣタグ３１を直接マウントし、ＩＣタグ３１のアンテナ部分は、基板シート１を利用して銅箔のパターンで形成すると良い。つまり、基板シート１の内層もしくは外層にアンテナパターン３２を設け、ＩＣタグ３１とアンテナパターン３２が、別に設けた回路パターンで電気的に接続する構成としている。アンテナパターン３２は、ＩＣタグ３１の両側の基板シート１の内層部分に一定長さの電気長だけ形成されている。なお、このＩＣタグ３１は、図１のＩＣタグ３と異なり、内部回路が剥き出し状態で露出しているため、樹脂３１Ａによりモールディングされている。また、ＩＣタグの裏面、周辺等の基板シート１の部分は、銅箔を抜くことにより、電磁シールディング作用の発生が回避されるので、アンテナ感度が低下するのを防ぐことが可能となる。
【００３２】
図２の形態では、基板シート１の個片基板２の回路パターンなどを形成するのと同時にアンテナパターン３２を形成するとともに、このアンテナパターン３２とＩＣタグ３１とを接続する回路パターンも同時に形成すれば、工数を増大させずに済むので、便宜である。
【００３３】
搭載工程の次に、ＩＣタグ３が搭載された基板シート１に対してプロービングを行い、各個片基板２の回路パターンの接続、絶縁、短絡等の確認を行うことで、良品または不良品の判定を行い（判定工程）、例えば、個片基板２の３番及び５番が不良と判定されたとする。この場合、プロービングを行った検査機から、個片基板２の良品または不良品情報として、ＡＳＣＩＩコードで、“１１０１０１１１１１”という２０byteのデータが、検査機の制御装置へ出力される。ここで、“１”は、良品であって、実装部品を搭載可能な個片基板２である。一方、“０”は、不良であって、実装部品の搭載が不可能な個片基板２を表している。
【００３４】
このプロービング設備に隣接して、ＩＣタグ３へのデータ書き込みを行うデータ書き込み機を用意しておき、それにより、基板シート１上のＩＣタグ３へ、各個片基板２についての良または不良の判定結果についてデータの書き込みが行われる（書き込み工程）。本実施形態では、上記のように“１１０１０１１１１１”という、２０byteのデータの書き込みが行われる。
【００３５】
なお、ＩＣタグ３のメモリの容量に余裕があれば、個片基板２の良品、不良品情報だけではなく、個片基板２の種類、製造ロット番号等も書き込むことができる。例えば、基板シート１の種類をあらわす記号（基板シート名）を、ＳＵＢ１２３４、ロット番号を０６０５２２とすれば、
“ＳＵＢ１２３４□０６０５２２□１１０１０１１１１１”  （□はスペースを表す）
というようなデータも書き込むことが可能である。
【００３６】
次に、基板シート１上に、チップ抵抗、チップコンデンサ、ＩＣ、トランジスタなどの実装部品を搭載する工程（実装工程）に移行するが、それに先立ち、読み取り工程を行う。実装工程では、各基板シート１が順次搬送されていくとともに、各基板シート１には、メタルマスクを介して半田ペーストが印刷された後、部品実装を行うために実装部品がチップマウンタ（自動実装機）の基板搬送装置に乗せられる。そして、読み取り装置（タグリーダ）により、搬送中の各基板シート１のＩＣタグ３から、各個片基板２の良品または不良品情報を読み取り、チップマウンタの制御装置に準備された実装プログラムの中に、その個片基板２の良品または不良品情報として取り込まれる（読み取り工程）。
【００３７】
例えば、本実施形態では、
“ＳＵＢ１２３４□０６０５２２□１１０１０１１１１１”
というデータが取り込まれ、最初のスペース（□）までを、個片基板２の種類の情報、次のスペース（□）までが、製造ロット番号の情報、残る部分が、基板２の良品、不良品に関する情報で、ＡＳＣＩＩ文字にして１０文字分あることから、基板２の数量が１０枚で、基板２についての識別番号のうち、１，２，４，６，７，８，９，１０の８枚が良品、３，５の２枚が不良品であるというデータを示している。この良品、不良品のデータにしたがい、チップマウンタでは、基板２の個片の認識番号、３番及び５番に相当する部分の実装部品の搭載作業をスキップしながら、１番から１０番までの各個片基板２に、順次実装部品を搭載していく（実装工程）。
【００３８】
なお、ここで、半田ペーストとしては、Ｓｎ−Ａｇ−Ｃｕ系の半田や、Ｓｎ−Ｐｂ系の半田等、通常の部品実装で使用されているものと同様のものを使用している。基板搬送装置には、ＩＣタグ３の読み取り装置（タグリーダ）が設けられており、基板シート１の搬送中に、基板シート１に搭載されているＩＣタグ３のメモリ情報が読み取られる。チップマウンタには、チップ部品、チップコンデンサ、ＩＣ，トランジスタ等の実装部品をリールもしくはバルクケース等に入れた状態で、必要なものがすべて準備されているとともに、実装部品の実装位置データ、個片基板２の数量、個片基板２の基板シート１内での座標データが、別途作成された実装プログラムに従って準備され、チップマウンタの制御装置に読み込まれている。
【００３９】
実装工程において実装部品を搭載した後、外観検査を行い、必要な手直しがある場合は手直しを行ったうえで、半田リフロー装置へと実装部品を搭載した個片基板２を搬送し、実装部品が半田で個片基板２に固定されることとなる。なお、両面基板の場合は、裏面に関しても同様の半田リフロー実装プロセスを行い、個片基板２への実装部品の搭載が行われる。
【００４０】
実装部品の半田実装（リフロー）プロセスを終了後、次に、必要な目視もしくはＸ線観察等による外観検査などを実施し、この検査に合格した基板シート１は、基板シート１から個片基板２を、抜き金型もしくはルータ等の設備機器を用いて切断し、分割させていく。この段階で、個片基板２と、基板シート１及びこれに搭載されたＩＣタグ３とが分離される。
【００４１】
上記のように、本実施形態の半導体装置の製造方法によれば、部品の実装位置や個片基板２の座標情報等の位置情報は、すべてチップマウンタの制御装置のプログラム内に取り込まれている。一方、捨て基板である基板シート１内の個片基板２の良品、不良品情報については、個片基板２のＩＤ情報（個片情報）とともに基板シート１上のＩＣタグ３のメモリ内に収めている。したがって、既存のチップマウンタに、ＩＣタグ３の読み取り装置（タグリーダ）のみを追加することにより、個片基板２のＩＤ情報を取り込むことができ、個片基板２の良品、不用品情報を管理するためのサーバ等の付加設備を準備する必要がない。
【００４２】
また、従来のような良、不良を示す光学的な読み取りを行うためのマークを、基板シート１または個片基板２そのものに設けている場合、読み取り精度の問題、基板材質による読み取り基準の相違など、基板の種類により少しずつ変更が必要となることもあるが、本実施形態では、ＩＣタグ３から情報を読み取ることにより、読み取り方法は、電気磁気的な手段によって一意に、しかも、デジタル情報として取り込むことができる。したがって、読み取り精度の向上、基板材質による読取基準の相違がなくなるなど、今までにない利点が生まれるとともに、本発明では、ＩＣタグ３の読み書きの設備を除き、データサーバ等の大規模な付加設備を必要としない。
【図面の簡単な説明】
【００４３】
【図１】本発明に係る半導体装置の製造方法における製造途中の基板の状態を示す概略図であり、（Ａ）は平面図、（Ｂ）は（Ａ）におけるＩ−Ｉ線断面図である。
【図２】本発明に係る半導体装置の製造方法における製造途中の基板の状態を示す概略図であり、（Ａ）は平面図、（Ｂ）は（Ａ）におけるＩＩ−ＩＩ線断面図である。
【図３】従来の製造方法で半導体装置を製造するときに用いる基板シート及び基板を示す平面図である。
【図４】半導体装置を製造するときの不良基板を示す従来のマークによる表示方法を示す概略平面図である。
【符号の説明】
【００４４】
１  基板シート（親基板）
１Ａ  窪み
２  個片基板（小基板）
３，３１  ＩＣタグ
３２  アンテナパターン
【図１】
2008053443.tif 000003
【図２】
2008053443.tif 000004
【図３】
2008053443.tif 000005
【図４】
2008053443.tif 000006