(57)【要約】【課題】出力特性劣化などの不具合の発生を抑え、良好な信頼性を得ることが可能な高周波用半導体装置を提供する。【解決手段】化合物半導体基板１１に形成される動作領域１２と、動作領域１２上に形成されるゲート電極１３と、動作領域１２上にゲート電極１３を挟んで交互に形成されるソース電極１４及びドレイン電極１５と、外部回路と接続されるためのボンディングパッド１８、１９と、一方の端部がソース電極１４又はドレイン電極１５と動作領域１２外上で接続され、他方の端部がボンディングパッド１８、１９と接続されるエアブリッジ２０を備える。【選択図】図２
2008042184.tif 000002
【特許請求の範囲】
【請求項１】
化合物半導体基板に形成される動作領域と、
前記動作領域上に形成されるゲート電極と、
前記動作領域上に前記ゲート電極を挟んで交互に形成されるソース電極及びドレイン電極と、
外部回路と接続されるためのボンディングパッドと、
一方の端部が前記ソース電極又は前記ドレイン電極と前記動作領域外上で接続され、他方の端部が前記ボンディングパッドと接続されるエアブリッジを備えることを特徴とする高周波用半導体装置。
【請求項２】
前記エアブリッジは、Ａｕ層を備えることを特徴とする請求項１に記載の高周波用半導体装置。
【請求項３】
前記Ａｕ層は、単層メッキ層であることを特徴とする請求項２に記載の高周波用半導体装置。
【請求項４】
前記エアブリッジと前記ソース電極又は前記ドレイン電極との接続部の終端が、前記動作領域の前記エアブリッジ側の端部上に近接していることを特徴とする請求項１乃至請求項３のいずれか1項に記載の高周波用半導体装置。
【請求項５】
前記エアブリッジと、前記ソース電極又は前記ドレイン電極との接続面積が、前記エアブリッジの幅方向における断面の面積より大きいことを特徴とする請求項１乃至請求項４のいずれか1項に記載の高周波用半導体装置。
【請求項６】
前記化合物半導体基板はＧａＡｓ基板であることを特徴とする請求項１乃至請求項４のいずれか1項に記載の高周波用半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば高周波で用いられる電界効果トランジスタなどの高周波用半導体装置に関する。
【背景技術】
【０００２】
近年、インバータ回路やスイッチング素子の高機能化に伴い、電界効果トランジスタ（以下Field Effect Transistor：ＦＥＴと記す）において、さらなる高周波特性、信頼性の向上が要求されている。
【０００３】
そのため、例えば、マルチフィンガー型のＦＥＴが用いられる。マルチフィンガー型のＦＥＴにおいて、複数のゲート電極が動作領域を横切るように形成される。複数のゲート電極は、動作領域と平行に形成されるゲート配線と接続される。また、ソース電極／ドレイン電極は、動作領域上にゲート電極を挟んで交互に形成される。そして、それぞれソース／ドレイン配線によりボンディングパッドと接続される。このとき、ゲート配線とソース／ドレイン配線が交差してしまうが、これらを絶縁するために、ゲート配線上にＳｉＮなどのパシベーション膜が形成される。
【０００４】
しかしながら、このように、誘電率の高いＳｉＮなどのパシベーション膜上に、直接配線を形成することにより、浮遊容量が発生する。特に高周波領域において無視できなくなる。そこで、この浮遊容量を低減するために、空隙を介して上層配線を形成するエアブリッジ構造が用いられている（例えば特許文献１、２参照）。
【０００５】
このようなエアブリッジ構造におけるソース／ドレイン電極は、動作領域上に例えばＰｔ／ＡｕＧｅなどのオーミックコンタクトと、例えばＡｕ／Ｐｔ／Ｔｉなどのメタル層が順次積層されて形成される。そして、これらメタル層上全面とソース／ドレインボンディングパッドが形成される領域、及びこれらを接続する領域に、例えばＡｕの単層メッキ層が形成され、エアブリッジなどが形成される。
【０００６】
エアブリッジを構成するＡｕは、ＧａＡｓ基板など化合物半導体基板より熱膨張率が大きい。従って、メッキ形成温度（例えば６０℃）から、通電温度（例えば加速評価条件の２２５℃）や、非通電時の温度（例えば常温２５℃）のように温度が変動することにより、エアブリッジにおいて、熱膨張、熱収縮が生じる。そして、このような熱膨張、熱収縮により、動作領域に圧縮応力、引張り応力といった大きな内部応力が発生する。そのため、出力特性が劣化するなどの不具合が生じ、良好な信頼性を得ることが困難であるという問題がある。
【特許文献１】特開平９−８０６４号公報（図１など）
【特許文献２】特開２００１−１５５２６号公報（図１、［０００４］など）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、出力特性劣化などの不具合の発生を抑え、良好な信頼性を得ることが可能な高周波用半導体装置を提供することを目的とするものである。
【課題を解決するための手段】
【０００８】
本発明の一態様によれば、化合物半導体基板に形成される動作領域と、動作領域上に形成されるゲート電極と、動作領域上にゲート電極を挟んで交互に形成されるソース電極及びドレイン電極と、外部回路と接続されるためのボンディングパッドと、一方の端部がソース電極又はドレイン電極と動作領域外上で接続され、他方の端部がボンディングパッドと接続されるエアブリッジを備えることを特徴とする高周波用半導体装置が提供される。
【発明の効果】
【０００９】
本発明の一実施態様によれば、高周波用半導体装置において、出力特性劣化などの不具合の発生を抑え、良好な信頼性を得ることが可能となる。
【発明を実施するための最良の形態】
【００１０】
以下本発明の実施形態について、図を参照して説明する。
【００１１】
図１に本実施形態の高周波用半導体装置であるマルチフィンガー型のＦＥＴ素子の平面図を、図２にそのＡ−Ａ’断面図を示す。図に示すように、化合物半導体基板１１に動作領域１２が形成され、この動作領域１２上に、複数のゲート電極１３が形成されている。そして、動作領域１２上を含む領域に、ゲート電極１３を挟んで交互にそれぞれ複数のソース電極１４、ドレイン電極１５が形成されている。ソース電極１４、ドレイン電極１５は、例えばＰｔ／ＡｕＧｅなどのオーミックコンタクトと、例えばＡｕ／Ｐｔ／Ｔｉなどのメタル層が順次積層されて構成されている。ゲート電極１３は、ゲート配線１６を介して、外部にボンディングされ、信号を入出力するためのゲートパッド１７に接続されている。
【００１２】
そして、各ゲートパッド１７を挟むように、ソースパッド１８が形成され、ゲートパッド１７、ソースパッド１８と、動作領域を挟んで反対側にドレインパッド１９が形成されている。さらに、ゲート配線１６或いはＳｉＮ層などのパシベーション膜（図示せず）と接することなく、ソース電極１４とソースパッド１８、ドレイン電極１５とドレインパッド１９を接続するエアブリッジ２０が形成されている。エアブリッジ２０は、例えば単層金メッキ層より形成されている。このエアブリッジ２０の終端２０ａは、動作領域１２の端部１２ａ上に近接するように設けられる。エアブリッジ２０において、ソース電極１４及び／又はドレイン電極１５との接続部２０ｂは、動作領域１２上外に配置されている。
【００１３】
このような構造により、エアブリッジ２０において、温度の変動により基板との熱膨張率の差による熱膨張、熱収縮が生じた場合でも、動作領域１２における圧縮応力、引張り応力といった大きな内部応力の発生が抑えられる。従って、出力特性が劣化するなどの不具合を抑えることができ、良好な信頼性を得ることが可能となる。
【００１４】
本実施形態において、エアブリッジ２０の終端２０ａは、動作領域１２の端部１２ａ上に近接するように形成されているが、必ずしも一致する必要はない。図３に断面図を示すように、距離ｄ離間していてもよい。これは、エアブリッジ２０と、動作領域１２が重ならないように、位置合せ精度を考慮するためであり、ｄ≦０．２μｍ程度であればよい。合せずれにより動作領域１２と重なることによる不具合を抑えることができる。しかしながら、チップサイズの増大につながることから、できるだけ近接していることが好ましい。
【００１５】
また、図４に部分断面図を示すように、ソース電極１４（ドレイン電極１５）の端部と、エアブリッジ２０の下面の端部２０ｃとは、同一平面上に形成されていなくてもよい。さらに、エアブリッジ２０と、ソース電極１４との接続部の面積が、エアブリッジの幅方向における断面（Ｂ−Ｂ’断面）の面積より大きいことが好ましい。ドレイン電極１５との接続部分においても同様である。接続抵抗と電界集中を抑え、過電流による配線の溶断を防ぐためである。
【００１６】
また、エアブリッジは一体で金メッキにより形成されることが好ましい。しかしながら、図５に断面図を示すように、ソース電極１４との接続部分がスペーサとなる第１層２０ｄと、空中部分を構成する第２層２０ｅから構成されてもよい。ドレイン電極１５、ソースパッド１８、ドレインパッド１９との接続部分においても同様である。また、ソースパッド１８、ドレインパッド１９全面が、エアブリッジと一体で形成されてもよい。
【００１７】
また、本実施形態において、ソース電極１４、ドレイン電極１５は、夫々動作領域１２の形成されていない領域上まで突出するように形成されているが、必ずしも、両端が突出してなくてもよい。動作領域１２外に接続領域を設けるために、図６に平面図を示すように、少なくとも夫々ソース電極、ドレイン電極と接続されるソースパッド１８、ドレインパッド１９側に突出していればよい。
【００１８】
また、化合物半導体基板としては、ＧａＡｓを用いたが、これに限定されるものではなく、ＧａＮ、ＳｉＣなどの化合物半導体基板を用いることができる。エピタキシャルウェハを用いてもよい。また、各電極のオーミックコンタクトの下層に、イオン注入、高濃度エピタキシャル層の形成などにより、高濃度層を設けてもよい。
【００１９】
このような構成は、ＨＥＭＴ（High Electron Mobility Transistor）の他、ＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor）や、ＭＯＳＦＥＴ（Metal oxide、semiconductor field effect transistor）などのＦＥＴなどにおいて適用することが可能である。
【００２０】
尚、本発明は、上述した実施形態に限定されるものではない。その他要旨を逸脱しない範囲で種々変形して実施することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の一態様による高周波用半導体装置であるマルチフィンガー型のＦＥＴ素子の平面図。
【図２】図１のＡ−Ａ’断面図
【図３】本発明の一態様による高周波用半導体装置であるマルチフィンガー型のＦＥＴ素子の断面図。
【図４】本発明の一態様による高周波用半導体装置であるマルチフィンガー型のＦＥＴ素子の断面図。
【図５】本発明の一態様による高周波用半導体装置であるマルチフィンガー型のＦＥＴ素子の部分断面図。
【図６】本発明の一態様による高周波用半導体装置であるマルチフィンガー型のＦＥＴ素子の平面図。
【符号の説明】
【００２２】
１１…化合物半導体基板、１２…動作領域、１３…ゲート電極、１４…ソース電極、１５…ドレイン電極、１６…ゲート配線、１７…ゲートパッド、１８…ソースパッド、１９…ドレインパッド、２０…エアブリッジ。
【図１】
2008042184.tif 000003
【図２】
2008042184.tif 000004
【図３】
2008042184.tif 000005
【図４】
2008042184.tif 000006
【図５】
2008042184.tif 000007
【図６】
2008042184.tif 000008