(57)【要約】【課題】ワイドバンドギャップを有する半導体材料を使用しているため耐電圧特性等に優れ、大電力に使用すること等が可能、その上フラットバンドの位置も適切で、界面準位の低下が発生せず、高速作動する電子デバイスを提供する。【解決手段】半導体材料の層と金属酸化物または金属酸化物を含む物質製の絶縁膜を有する電子デバイスであって、半導体材料はバンドギャップが３ｅＶ以上であり、絶縁膜の材料はバンドギャップが６．５ｅＶ以上、誘電率が７以上であり、半導体材料の層と絶縁膜の間に半導体材料の酸化物層からなる領域を有している電子デバイス。半導体材料の層と金属酸化物または金属酸化物を含む物質製の絶縁膜を有する電子デバイスであって、半導体材料はバンドギャップが３ｅＶ以上であり、絶縁膜の材料はバンドギャップが６．５ｅＶ以上、誘電率が７以上であり、半導体材料の層と絶縁膜の間に絶縁中間層膜を有している電子デバイス。【選択図】図１
2008053554.tif 000002
【特許請求の範囲】
【請求項１】
半導体材料の層と、金属酸化物または金属酸化物を含む物質製の絶縁膜を有する電子デバイスであって、
前記半導体材料は、バンドギャップが３ｅＶ以上であり、
前記絶縁膜の材料は、バンドギャップが６．５ｅＶ以上、誘電率が７以上であり、
前記半導体材料の層と前記絶縁膜の間に前記半導体材料の酸化物層からなる領域を有していることを特徴とする電子デバイス。
【請求項２】
半導体材料の層と、金属酸化物または金属酸化物を含む物質製の絶縁膜を有する電子デバイスであって、
前記半導体材料は、バンドギャップが３ｅＶ以上であり、
前記絶縁膜の材料は、バンドギャップが６．５ｅＶ以上、誘電率が７以上であり、
前記半導体材料の層と前記絶縁膜の間に絶縁中間層膜を有していることを特徴とする電子デバイス。
【請求項３】
前記半導体材料の層と前記絶縁中間層膜の間に、前記半導体材料の酸化物層からなる領域を有していることを特徴とする請求項２に記載の電子デバイス。
【請求項４】
前記絶縁中間層は、１３族と１４族と１５族の元素を含む酸化物、１３族と１５族の元素を含む酸化物、ＣＮＯまたは酸化アルミニウムのうちの少なくとも１種からなることを特徴とする請求項２または請求項３に記載の電子デバイス。
【請求項５】
前記１３族、１４族、１５族の元素は、各々Ｂ、Ｃ、Ｎであることを特徴とする請求項４に記載の電子デバイス。
【請求項６】
前記絶縁膜は、Ａｌ２Ｏ３にＳｉ、Ｙ、Ｎ、Ｈｆの少なくとも１種の元素を添加した材料からなることを特徴とする請求項１ないし請求項５のいずれかに記載の電子デバイス。
【請求項７】
前記半導体材料は、ダイヤモンド、化合物系半導体のいずれかであることを特徴とする請求項１ないし請求項６のいずれかに記載の電子デバイス。
【請求項８】
バンドギャップが３ｅＶ以上の半導体材料と、半導体材料の酸化物層からなる領域と、バンドギャップが６．５ｅＶ以上、誘電率が７以上の金属酸化物または金属酸化物を含む物質製の絶縁膜を有する電子デバイスの製造方法であって、
前記半導体材料の表面に前記半導体材料の酸化物層からなる領域を形成する界面処理ステップと、
前記界面処理ステップがなされた半導体材料の表面に、バンドギャップが６．５ｅＶ以上、誘電率が７以上の金属酸化物または金属酸化物を含む物質製の絶縁膜を形成する絶縁膜形成ステップを有していることを特徴とする電子デバイスの製造方法。
【請求項９】
バンドギャップが３ｅＶ以上の半導体材料と、絶縁中間層と、バンドギャップが６．５ｅＶ以上、誘電率が７以上の金属酸化物または金属酸化物を含む物質製の絶縁膜を有する電子デバイスの製造方法であって、
前記半導体材料の表面に、１３族と１４族と１５族の元素を含む化合物、１３族と１５族の元素を含む化合物、ＣＮまたは酸化アルミニウムの少なくとも１種からなる絶縁中間層を形成する絶縁中間層形成ステップと、
前記絶縁中間層の表面にバンドギャップが６．５ｅＶ以上、誘電率が７以上の金属酸化物を含む物質製の絶縁膜を形成する絶縁膜形成ステップを有していることを特徴とする電子デバイスの製造方法。
【請求項１０】
前記半導体材料は、ダイヤモンド、化合物系半導体のいずれかであり、
前記界面処理ステップは、前記半導体材料の表面を酸化性薬液に晒すか、またはさらに紫外線にも晒すものであることを特徴とする請求項８または請求項９に記載の電子デバイスの製造方法。
【請求項１１】
前記半導体材料はダイヤモンド、化合物系半導体（但し、ＳｉＣを除く）のいずれかであり、
前記界面処理ステップは、前記半導体材料の表面を酸化性薬液に晒すか、またはさらに紫外線にも晒す酸化性処理と、
その後還元性薬液に晒す還元性処理を有していることを特徴とする請求項８または請求項９に記載の電子デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子デバイスとその製造方法に関し、特にワイドバンドギャップを有し、高誘電率の金属酸化物薄膜とワイドバンドギャップの半導体材料を有する電子デバイスとその製造方法に関する。
【背景技術】
【０００２】
近年、ＳｉＣ、ＧａＮ、ダイヤモンド等の優れた耐電圧性等を有する半導体材料（「半導体」と言う単語は、電気抵抗が絶縁体と導電体の中間である材料と、トランジスタやダイオードのような電子素子の何れの意味にも用いられているため、本出願書類では原則として、前者を指す場合には「半導体材料」と記し、後者を指す場合には「電子デバイス」あるいは「トランジスタ」と記す）を用いた電界効果トランジスタ（以下、「ＦＥＴ」とも記す）等の電子デバイス、特に金属酸化物薄膜を用いたワイドバンドギャップトランジスタ（以下、「ＭＩＳＦＥＴ」とも記す）等の電子デバイスの開発が盛んに行なわれている。これらの半導体材料を用いたＭＩＳＦＥＴの一層の高性能化のためには、バンドギャップ（Ｅｇ）が半導体材料よりも大きく、リーク電流を小さくするために誘電率（Ｋ）が充分に大きい材料をゲート絶縁膜（以下、「絶縁膜」とも記す）に用いる必要がある。
【０００３】
即ち、リーク電流を低減するためには絶縁膜の物理的な膜厚を厚くする必要があるが、膜厚が厚いと絶縁膜の容量が低下する。一方、ＦＥＴのスイッチング応答性を高めるためには、ゲート容量を高く保つ必要がある。そこで、絶縁膜の物理的な膜厚を厚く保ちつつ容量も高めるためには、誘電率（Ｋ）の高い材料を使用しなければならない。
【０００４】
このため、例えばワイドバンドギャップトランジスタの半導体材料がＳｉＣ（Ｅｇ＝３．３ｅＶ）である場合には絶縁膜としてＳｉＯ２膜やＳｉＯＮ膜を用いることが、同じくダイヤモンド（Ｅｇ＝５．５ｅＶ）である場合にはＳｉＯ２膜やＡｌ２Ｏ３膜を用いることが、同じくＧａＮ（Ｅｇ＝３．４ｅＶ）である場合にはＡｌ２Ｏ３膜を用いることが検討されている。
また、ＦＥＴの性能を高め、リーク電流を抑制するために、絶縁膜に高誘電率材料を用いることも検討されている。例えば、Ｓｉ半導体の分野では、ＨｆＳｉＯ、ＺｒＳｉＯ等が検討されている。
【特許文献１】特開２００４−７９９３１号公報
【非特許文献１】Ｇ．Ｄ．Ｗｉｌｋ、Ｒ．Ｍ．Ｗａｌｌａｃｅ、Ｊ．Ｍ．Ａｎｔｈｏｎｙ、「Ｈｉｇｈ−ｇａｔｅ  ｄｉｅｌｅｃｔｒｉｃｓ：Ｃｕｒｒｅｎｔ  ｓｔａｔｕｓ  ａｎｄ  ｍａｔｅｒｉａｌｓ  ｐｒｏｐｅｒｔｉｅｓ  ｃｏｎｓｉｄｅｒａｔｉｏｎｓ」、Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ、（２００１）、ｖｏｌ．８９、ｐ．５２４３
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、現在用いられている前記のＳｉＯ２、ＳｉＯＮ等の高絶縁性材料は、誘電率は各々３．９、５．５程度と必ずしも高くない。
また、ＨｆＳｉＯ、ＺｒＳｉＯは、２０前後の高誘電率を有するが、Ｅｇは５〜６ｅＶ程度と低い。
【０００６】
また、単に誘電率が高い材料で絶縁膜を形成しても、ゲート絶縁膜の材料元素であるＡｌ（１３族）がマイナスチャージを持つためフラットバンドがプラスにシフトしたり、半導体との界面が乱れて界面準位密度が大きくなるためキャリアの移動度が低下したりしかねない。
【０００７】
このため、ワイドバンドギャップを有する半導体材料を使用することにより耐電圧特性等に優れ、ひいては大電力に使用すること等が可能であり、その上フラットバンドの位置も適切であり、界面準位の上昇が発生せず、高速作動する電子デバイスの開発が望まれていた。
【課題を解決するための手段】
【０００８】
本発明は、以上の課題を解決することを目的としてなされてものであり、ワイドバンドギャップを有する半導体材料を使用した電子デバイスの絶縁膜の材料と形成方法に工夫を凝らしたものである。
以下、各請求項の発明を説明する。
【０００９】
請求項１に記載の発明は、
半導体材料の層と、金属酸化物または金属酸化物を含む物質製の絶縁膜を有する電子デバイスであって、
前記半導体材料は、バンドギャップが３ｅＶ以上であり、
前記絶縁膜の材料は、バンドギャップが６．５ｅＶ以上、誘電率が７以上であり、
前記半導体材料の層と前記絶縁膜の間に前記半導体材料の酸化物層からなる領域を有していることを特徴とする電子デバイスである。
【００１０】
本請求項の発明においては、半導体材料のバンドギャップが３ｅＶ以上と大きく、絶縁膜のバンドギャップが６．５ｅＶ以上とさらに大きいため、耐電圧特性が良好となる。
また、材料の誘電率は７以上であるため、ゲート絶縁膜の物理的膜厚さを大きくでき、リーク電流を少なくしつつ、電界効果型トランジスタの機能を充分発揮することとなる。
しかし、半導体材料の表面に単にワイドバンドギャップを有し、誘電率が高い材料の絶縁膜を形成するだけでは、フラットバンドがシフトしたり、界面準位密度が劣化したりする等の種々の不都合が生じかねず、納得がいく特性が得られるとは限らない。
【００１１】
このため、本発明ではさらに、半導体材料の層と前記絶縁膜の間に半導体材料の酸化物層からなる界面を制御された領域を有している。これにより、半導体材料表面の欠陥または未結合手を補償することで、界面準位密度が低下する。具体的には、例えばＧａＮの１３族や１５族が表面で不均一になったとしても１３族と１４族と１５族からなるＢＣＮ膜でいずれかの欠陥を補うことができる。
その結果、耐電圧特性が一層向上し、絶縁膜の耐電圧特性を一層向上させることでＦＥＴの容量を向上させることができ、ひいては大電力に使用すること等が可能であり、その上、界面準位の上昇が発生せず、高速作動する電子デバイスとなる。
【００１２】
なお、半導体材料の酸化物層からなる界面を制御された領域は、半導体材料の表面を例えばフッ酸溶液で洗浄後、過酸化水素水、硫酸過酸化水素水、硝酸、高濃度オゾン水等に晒し、表面に薄い酸化膜を設けることにより形成される。あるいは、それに併せてさらに紫外線を照射する。前記半導体材料が、ダイヤモンド、ＧａＮ等の化合物系半導体材料の場合には、その後、例えばアンモニア過酸化水素水、アンモニア水、アンモニア含有ガスや水素含有ガスに晒す還元性処理を行なうことにより、表面にある不均一な自然酸化膜が除去される。
【００１３】
請求項２に記載の発明は、
半導体材料の層と、金属酸化物または金属酸化物を含む物質製の絶縁膜を有する電子デバイスであって、
前記半導体材料は、バンドギャップが３ｅＶ以上であり、
前記絶縁膜の材料は、バンドギャップが６．５ｅＶ以上、誘電率が７以上であり、
前記半導体材料の層と前記絶縁膜の間に絶縁中間層膜を有していることを特徴とする電子デバイスである。
【００１４】
本請求項の発明においては、半導体材料のバンドギャップが３ｅＶ以上と大きく、絶縁膜のバンドギャップが６．５ｅＶ以上とさらに大きいため、耐電圧特性が良好となる。
また、絶縁膜の誘電率が７以上であるため、リーク電流が少なくなる。しかし、半導体材料の表面に単にワイドバンドギャップを有し、誘電率が高い材料の絶縁膜を形成するだけでは、フラットバンドがシフトしたり、界面準位密度が劣化したりする等の種々の不都合が生じかねず、納得がいく特性が得られるとは限らない。
【００１５】
このため、本発明ではさらに、半導体材料の層と前記絶縁膜の間に絶縁中間層膜を有している。これにより、ＰＶＤ法やＣＶＤ法にて絶縁膜を形成する過程で、界面にダメージを与えないようにすることができ、かつ金属酸化物製の絶縁膜の好ましくない特性を補償することが可能となる。また、前記絶縁中間層を有していることにより、半導体材料表面の欠陥または未結合手も補償され、界面準位密度が低下する。
その結果、耐電圧特性が一層向上し、ＦＥＴの容量を向上させることができ、ひいては小型で大電力用の電子デバイスを実現すること等が可能であり、その上フラットバンドの位置も適切であり、界面準位の上昇が発生せず、高速作動する電子デバイスとなる。
【００１６】
請求項３に記載の発明は、前記の電子デバイスであって、
前記半導体材料の層と前記絶縁中間層膜の間に、前記半導体材料の酸化物層からなる領域を有していることを特徴とする電子デバイスである。
【００１７】
本請求項の発明においては、請求項１と請求項２の性能を合わせ持った半導体デバイスとなる。
【００１８】
請求項４に記載の発明は、前記の電子デバイスであって、
前記絶縁中間層は、１３族と１４族と１５族の元素を含む酸化物、１３族と１５族の元素を含む酸化物、ＣＮＯまたは酸化アルミニウムのうちの少なくとも１種からなることを特徴とする電子デバイスである。
【００１９】
本請求項の発明においては、絶縁中間層は１３族と１４族と１５族の元素を含む酸化物、１３族と１５族の元素を含む酸化物、ＣＮＯまたは酸化アルミニウムの内少なくとも１種からなるため、高誘電率であって、かつ絶縁性が良好である。
なお、酸化物としているのは、絶縁性、誘電率ともに良好であるからであり、アモルファス状の膜であることがさらに好ましい。
【００２０】
請求項５に記載の発明は、前記の電子デバイスであって、
前記１３族、１４族、１５族の元素は、各々Ｂ、Ｃ、Ｎであることを特徴とする電子デバイスである。
【００２１】
本請求項の発明においては、前記１３族、１４族、１５族の元素は、各々Ｂ、Ｃ、Ｎであるため、元素の質量が小さいため半導体の表面にダメージを与えることなく成膜（蒸着）させることが容易である。なお、リモートプラズマのＣＶＤを使用して半導体材料の層の表面にＢ、Ｃ、Ｎを蒸着させると、前記半導体材料の層の表面にダメージを与えることがないので好ましい。
さらに、１３族、１４族、１５族の元素は、ＧａＮの１３族、１５族の元素、ＳｉＣの１４族の元素等と界面における整合を取り易く、材料の手配も容易である。
【００２２】
請求項６に記載の発明は、前記の電子デバイスであって、
前記絶縁膜は、Ａｌ２Ｏ３にＳｉ、Ｙ、Ｎ、Ｈｆの少なくとも１種の元素を添加した材料からなることを特徴とする電子デバイスである。
【００２３】
前記絶縁膜が、単なるＡｌ２Ｏ３で形成されていると、Ａｌ２Ｏ３の結晶化により、リーク電流が発生し易くなる。
しかし、本請求項の発明においては、Ａｌ２Ｏ３中にＳｉ、Ｙ、Ｎ、Ｈｆの少なくとも１種の元素が添加されている材料である（ＡｌＳｉＯ、ＡｌＹＯ、ＡｌＮＯ、ＡｌＨｆＯ等）ため、Ａｌ２Ｏ３のグレインバウンダリー(結晶粒界)にＳｉやＹ等が偏析して、粒界に沿って生じる電流パスを抑制できるため、リーク電流が減少し、優れた電子デバイスとなる。
なお、Ｓｉは全体の１０〜３０重量％程度が好ましい。
また、１３族のＡｌはマイナスチャージを持つため、１５族のＮを添加しても良い。
【００２４】
請求項７に記載の発明は、前記の電子デバイスであって、
前記半導体材料は、ダイヤモンド、化合物系半導体のいずれかであることを特徴とする電子デバイスである。
【００２５】
本請求項の発明においては、半導体材料としてバンドギャップが広いダイヤモンド、化合物系半導体を使用しているため、ワイドバンドギャップを有し、耐電圧性に優れた電子デバイスとなる。なお、ここに「化合物系半導体」としては、ＳｉＣ、ＧａＮ、ＺｎＯ等を挙げることができる。
ＳｉＣ、ダイヤモンドとも、バンドギャップが広く、半導体としての性質を示す限り、その結晶構造は問わない。
なお、ダイヤモンド、ＳｉＣ、ＧａＮ、ＺｎＯのバンドギャップは、各々５．５ｅＶ、３．３ｅＶ、３．４ｅＶ、５．９ｅＶである。
【００２６】
請求項８に記載の発明は、
バンドギャップが３ｅＶ以上の半導体材料と、半導体材料の酸化物層からなる領域と、バンドギャップが６．５ｅＶ以上、誘電率が７以上の金属酸化物または金属酸化物を含む物質製の絶縁膜を有する電子デバイスの製造方法であって、
前記半導体材料の表面に前記半導体材料の酸化物層からなる領域を形成する界面処理ステップと、
前記界面処理ステップがなされた半導体材料の表面に、バンドギャップが６．５ｅＶ以上、誘電率が７以上の金属酸化物または金属酸化物を含む物質製の絶縁膜を形成する絶縁膜形成ステップを有していることを特徴とする電子デバイスの製造方法である。
【００２７】
本請求項の発明は、物の発明である請求項１を、製造方法の発明として捉えたものである。
【００２８】
請求項９に記載の発明は、
バンドギャップが３ｅＶ以上の半導体材料と、絶縁中間層と、バンドギャップが６．５ｅＶ以上、誘電率が７以上の金属酸化物または金属酸化物を含む物質製の絶縁膜を有する電子デバイスの製造方法であって、
前記半導体材料の表面に、１３族と１４族と１５族の元素を含む化合物、１３族と１５族の元素を含む化合物、ＣＮまたは酸化アルミニウムの少なくとも１種からなる絶縁中間層を形成する絶縁中間層形成ステップと、
前記絶縁中間層の表面にバンドギャップが６．５ｅＶ以上、誘電率が７以上の金属酸化物を含む物質製の絶縁膜を形成する絶縁膜形成ステップを有していることを特徴とする電子デバイスの製造方法である。
【００２９】
本請求項の発明は、物の発明である請求項２または請求項３を、製造方法の発明として捉えたものである。
本請求項の発明においては、絶縁中間層をリモートプラズマによるＣＶＤを用いて形成するのが好ましい。また、絶縁中間層を形成させることで、半導体材料の表面の欠陥または未結合手が補償される。
【００３０】
請求項１０に記載の発明は、前記の電子デバイスの製造方法であって、
前記半導体材料は、ダイヤモンド、化合物系半導体のいずれかであり、
前記界面処理ステップは、前記半導体材料の表面を酸化性薬液に晒すか、またはさらに紫外線にも晒すものであることを特徴とする電子デバイスの製造方法である。
【００３１】
本請求項の発明は、物の発明である請求項１と請求項３から請求項８の特徴を、界面処理に限定した製造方法の発明として捉えたものである。
【００３２】
請求項１１に記載の発明は、前記の電子デバイスの製造方法であって、
前記半導体材料はダイヤモンド、化合物系半導体（但し、ＳｉＣを除く）のいずれかであり、
前記界面処理ステップは、前記半導体材料の表面を酸化性薬液に晒すか、またはさらに紫外線にも晒す酸化性処理と、
その後還元性薬液に晒す還元性処理を有していることを特徴とする電子デバイスの製造方法である。
【００３３】
本請求項の発明は、物の発明である請求項１と請求項３から請求項８の特徴を、界面処理に限定し、半導体材料はダイヤモンド、化合物系半導体（但し、ＳｉＣを除く）に限定した製造方法の発明として捉えたものである。
なお、かかる界面処理を行なう具体的な目的、なされる作用であるが、ダイヤモンドは成膜後の表面がＨで終端されているため、酸化性薬液処理によりＨを除去するためであり（Ｈがあると表面が導電性になる）、化合物系半導体（但し、ＳｉＣを除く）は、例えばＧａＮは、表面に不均一な自然酸化膜（ＧａＯ）が出来るため、還元性処理でこの不均一層を除去するためである。
【発明の効果】
【００３４】
本発明においては、ワイドバンドギャップを有する半導体材料を使用した電子デバイスの絶縁膜の材料と形成方法に工夫を凝らし、また半導体材料層と絶縁膜との界面を適切にすることに工夫を凝らしたため、耐電圧特性に優れ、ひいては大電力に使用すること等が可能であり、その上フラットバンドの位置も適切であり、界面準位の上昇が発生せず、高速作動する電子デバイスとなる。
【発明を実施するための最良の形態】
【００３５】
以下、本発明をその最良の実施の形態に基づいて説明する。なお、本発明は、以下の実施の形態に限定されるものではない。本発明と同一および均等の範囲内において、以下の実施の形態に対して種々の変更を加えることが可能である。
【００３６】
（第１の実施の形態）
本実施の形態は、半導体材料がＳｉＣであり、絶縁中間層はＢ−Ｃ−Ｎ−Ｏであり、絶縁膜はＡｌＳｉＯである半導体デバイス（電界効果型トランジスタ）に関する。
【００３７】
六方晶ＳｉＣ基板上で原料ガスを熱分解させて成分元素を基板上に堆積させる化学気相成長法、エッチング等を用いて、基板上にＳｉＣからなる電子デバイスの半導体材料層を形成した。
次いで、室温で５重量％フッ酸溶液に１０分間晒して表面の自然酸化膜を取去り、さらに室温で３０重量％過酸化水素水に３０分間晒して、半導体材料層の表面に半導体材料自身のごく薄い酸化皮膜（ＳｉＣＯ層）からなる領域を形成した。
酸化性処理によるごく薄い酸化皮膜からなる領域を形成することによって、半導体表面の欠陥または未結合手が、酸素により補償される。
【００３８】
次いで、酸化皮膜の形成された半導体材料層の表面に、半導体材料の表面がプラズマに直接晒されることがないリモートプラズマを使用して発生させた蒸気を蒸着させるＣＶＤ法により、厚さ５〜１０ｎｍのＢＣＮＯ層を形成した。なお、原料のＣＶＤガスは、ＢＣｌ３、Ｎ２、ＣＨ４、Ｈ２、Ｏ２の混合ガスであり、基板温度は４００℃である。
【００３９】
次いで、ＢＣＮＯ層の表面に、絶縁膜としてＰＶＤ法にてＳｉを含む厚さ２０〜６０ｎｍのＡｌＳｉＯ層を形成した。スパッタターゲットは、Ａｌ２Ｏ３とＳｉの混合物基板であり、成膜温度はおおよそ５０〜１００℃である。なお、既にＳｉＣ半導体材料層の表面にＢＣＮＯ層を形成しているため、ＡｌＳｉＯ層の成膜時に比較的原子重量が大きなＳｉやＡｌをＰＶＤ法で打ち込んでも、ＳｉＣ層の表面、あるいはＳｉＣ層とＢＣＮ層の界面に何らかの悪影響が生じることはない。
また、形成したＡｌＳｉＯ層からなる絶縁膜のＡｌとＳｉとＯの元素比率は、３：１：６である。ここに、絶縁膜としてＡｌ２Ｏ３中にＳｉを混入してＡｌＳｉＯとするのは、Ａｌ２Ｏ３のグレインバウンダリー(結晶粒界)にＳｉが偏析して、粒界に沿って生じる電流パスを抑制して、リーク電流を減少させるためである。
【００４０】
なお、ＢＣＮ層であるが、成膜時に原料ガス中の酸素分子が分解されて蒸着すること、ＢＣＮ層の表面にＡｌとＳｉとＯをＰＶＤ法にて打ち込まれることのため、ＯはＢＣＮ層に浸入する。このため、ＢＣＮ層は、最終的にはＢとＣとＮとＯの元素比率が３：２：３：２のＢＣＮＯ層となる。
【００４１】
この、ゲートが形成されていない状態（時点）での電子デバイスの各層の積層状態を、図１に示す。図１において、１０は半導体材料のＳｉＣ層であり、１１はＳｉＣ層の表面の界面処理層であり、１９は最初のＳｉＣ層の表面であり、２１は後記のようにＯの濃度が比較的少ないＢＣＮＯからなる下部絶縁中間層であり、２２はＢＣＮＯからなる絶縁中間層であり、３０はＡｌＳｉＯからなる絶縁膜である。なお、下部絶縁中間層２１と絶縁中間層２２の区別は、実際には困難である。
また、ＡｌＳｉＯの誘電率（Ｋ）は８〜１０であり、バンドギャップは８〜８．５ｅＶである。
図１において、ＳｉＣ層１０は、最初のＳｉＣ層の表面１９で示す位置まで積層されていたが、界面処理としてフッ酸溶液次いで過酸化水素水に晒されて、その表面が図１に示すように厚さδだけ侵食されたため、ＳｉＣ層１０の表面は図で下方に後退し、さらに下方に後退したＳｉＣ層１０の表面は過酸化水素水にて酸化されるため、ごく薄いＳｉＣの酸化物が形成された界面処理層１１となっている。
【００４２】
ＳｉＣ層１０の表面に、ＣＶＤ法にてＢＣＮが蒸着されて絶縁中間層２２形成されるが、この際界面処理層１１の欠陥、未結合手が補償され、界面準位密度を低下させることとなる。
絶縁中間層２２には、この後の工程で、表面にＡｌＳｉＯからなる絶縁膜３０がＰＶＤ法で形成されるが、この際Ｏ（酸素原子）がＢＣＮ層内に入り込む。このため、絶縁中間層２２の下部（反表面側方向）はＯの濃度が比較的少ない下部絶縁中間層２１となり、表面側はＢＣＮＯからなる絶縁中間層２２となる。
絶縁中間層２２が存在するため、絶縁膜３０をＰＶＤ法で形成しても、界面がダメージを受けるのが抑制される。
【００４３】
この状態の下部絶縁中間層２１と絶縁中間層２２と絶縁膜３０からなる絶縁用薄膜の絶縁特性の試験結果を、図２に示す。図２において、横軸は電圧（Ｖ）であり、縦軸は電流密度（Ａ／ｃｍ２）である。
なお、絶縁特性を調べるための実験であるため、基板はＳｉ基板とした。
また、実線が実施例の場合であり、破線は比較例としての厚さが１００ｎｍのＢＣＮＯ膜の場合である。
図２より、比較例のＢＣＮＯ膜では２Ｖ弱で絶縁性が損われているが、本実施の形態の絶縁用薄膜では、金属酸化物を含む膜、特にＡｌＳｉＯのために、少なくとも５Ｖまで良好な絶縁特性を有しているのが判る。
以上の他、このゲート絶縁膜では、容量を高めるためＢＣＮにＯを添加している。この際、下部絶縁中間層２１を形成するＯの濃度が少ないＢＣＮＯからなる下部絶縁層は、本来のＢＣＮＯからなる絶縁中間層に比べてＫが小さいため、絶縁膜と半導体材料間の寄生容量も小さくなる。
【００４４】
参考までに、同じ方法、条件でＡｌＳｉＯが２０ｎｍ、ＢＣＮＯが１０ｎｍの厚さとしたｎ−ＳｉＣのＣ−Ｖ特性を、図３に示す。図３において、横軸は電圧（ＭＶ／ｃｍ）であり、縦軸はリーク電流密度（Ａ／ｃｍ２）である。図３に示すように、電界０を中心にしてプラス方向とマイナス方向が対称な良好なカーブが得られた。
また、バンドギャップは６．５ｅＶ以上あり、ワイドバンドギャップ電子デバイス用の絶縁膜材料として充分であった。
【００４５】
完成させた電子デバイスを対象にして、容量−電圧特性の試験を行なった。その結果を、図４に示す。図４において、横軸は電圧（Ｖ）であり、縦軸はカーブが飽和した容量を１として規格化して表現した容量（Ｃ／Ｃ０）である。図４の実線が、実施例のＡｌＳｉＯが２０ｎｍ、ＢＣＮＯが１０ｎｍの厚さとしたｎ−ＳｉＣの場合であり、破線が比較例として製造したＡｌＳｉＯ層のみの絶縁膜を有する電子デバイスの場合である。Ａｌを含む高誘電率の絶縁膜を半導体材料層の表面に直接形成するとマイナスチャージによりフラットバンドがプラスにシフトするが、間にＢＣＮＯ層を形成すると、１５族のＮを含んでいるためそれを防止することが判る。
【００４６】
（その他の実施の形態）
ＡｌＳｉＯ層の厚さが２０ｎｍの他は第１の実施例と同じワイドギャップ電子デバイスのヒステリシス特性を調べたが、やはり良好であった。
また、Ａｌ膜を蒸着法にて厚さ１０ｎｍに堆積し、大気中に放置して酸化させ、その後ＡｌＳｉＯ膜を形成したが、優れた半導体デバイスとなった。
また、半導体材料層表面の界面処理は行なったが、ＢＣＮ膜は堆積させず、ＡｌＳｉＯ膜を形成した電子デバイスも製造したが、良好な耐電圧性等を有していた。
【００４７】
また、誘電率（Ｋ）が７以上、かつバンドギャップ（Ｅｇ）が６．５ｅＶ以上の金属酸化物としては、以下のような物質があることを確認した。
Ａｌ２Ｏ３（Ｋ＝９〜１２、Ｅｇ＝８．８ｅＶ）、
ＭｇＯ（Ｋ＝１０〜１２、Ｅｇ＝７．６ｅＶ）、
ＡｌＹＯ３（Ｋ＝１６〜１７、Ｅｇ＝７．５ｅＶ）、
なお、誘電率（Ｋ）が７以上、かつバンドギャップ（Ｅｇ）が５ｅＶ以上の金属酸化物として、以下のような物質があることを確認した。
ＳｉＮ（Ｋ＝７、Ｅｇ＝５ｅＶ）
ＺｒＳｉＯ４（Ｋ＝１２、Ｅｇ＝６ｅＶ）
Ｙ２Ｏ３（Ｋ＝１１、Ｅｇ＝６．１ｅＶ）
ＺｒＯ２（Ｋ＝２２、Ｅｇ＝５．９ｅＶ）
ＨｆＯ２（Ｋ＝２２、Ｅｇ＝５．６ｅＶ）
ＧｄＳｃＯ３（Ｋ＝１９〜２９、Ｅｇ＝６ｅＶ）
Ｌａ２Ｏ３（Ｋ＝２４、Ｅｇ＝５．４ｅＶ）
ＬａＡｌＯ３（Ｋ＝２５、Ｅｇ＝５．７ｅＶ）
【００４８】
従って、構造は多少複雑になるが、金属酸化物製絶縁膜を複数あるいはさらに多層に積み重ねて、一層の高誘電率と高絶縁性を有するゲート絶縁膜とすることも可能である。
またこの際、例えばゲート絶縁膜として、ＡｌＳｉＯのようにフラットバンドをシフトさせる等の特別な性質を示す材料を使用する場合に、ゲートの近傍は逆のチャージを有する等の反対の性質を示す元素を含む材料を使用して、シフト補償する等のごとく、各種材料を組合せて、好ましくない特性を補償したり、用途に応じて好ましい特性を発揮させたりすることも可能となる。
【図面の簡単な説明】
【００４９】
【図１】本発明の第１の実施の形態の電子デバイスの、ゲートが形成されていない状態での電子デバイスの各層の積層状態を概念的に示す図である。
【図２】前記実施の形態の電子デバイスの、下部絶縁中間層と絶縁中間層と絶縁膜からなる絶縁用薄膜の絶縁特性の試験結果を示す図である。
【図３】前記本発明の実施の形態の電子デバイスの絶縁膜に用いるＡｌＳｉＯのＣ−Ｖ特性を、概念的に示す図である。
【図４】前記実施の形態の電子デバイスに用いる、ＢＣＮＯとＡｌＳｉＯの積層構造の絶縁膜によるＣ−Ｖ特性を、概念的に示す図である。
【符号の説明】
【００５０】
１０    ＳｉＣ層
１１    ＳｉＣ層の界面処理層
１９    最初のＳｉＣ層の表面
２１    下部絶縁中間層
２２    絶縁中間層
３０    絶縁膜
【図１】
2008053554.tif 000003
【図２】
2008053554.tif 000004
【図３】
2008053554.tif 000005
【図４】
2008053554.tif 000006