(57)【要約】【課題】半導体装置の製造方法の１形態として、多結晶半導体を用いて薄膜トランジスタ（ＴＦＴ）を形成する工程で、ＴＦＴ内部にあるチャネル領域に、異なる結晶粒径を有する構造を形成することは困難であった。そのため、チャネル領域に電流駆動能力の大きい結晶粒の大きいＴＦＴを形成すると寄生バイポーラ効果により電気的な動作が不安定になる。又寄生バイポーラ効果を抑制可能な微細結晶を用いた場合には、電流駆動能力が小さくなるという課題がある。【解決手段】チャネル部分に半透過マスクを用いたパターンを形成し、レーザーアニールを行う場合に、チャネル近傍でのアニール後の結晶粒の分布を制御する。例えばチャネル中央領域に強いレーザーアニールを行い、ゲート端部に弱いレーザーアニールを施すことで寄生バイポーラ動作の発生を抑制し、且つ高い電流駆動能力を持つ半導体装置としてのＴＦＴの製造方法を提供することができる。【選択図】図１２
2008098464.tif 000002
【特許請求の範囲】
【請求項１】
基板上に半導体膜を形成する工程と、
前記半導体膜の一部上に光透過性を有するマスクを形成する工程と、
前記半導体膜のうち前記マスクと重なる第１部分と重ならない第２部分とに、前記基板とは反対の側から光を照射し、前記第１部分を構成する物質の結合状態および前記第２部分を構成する物質の結合状態を変化させる工程と、を有することを特徴とする半導体装置の製造方法。
【請求項２】
基板上に半導体膜を形成する工程と、
前記半導体膜の一部上に光透過性を有するマスクを形成する工程と、
前記半導体膜のうち前記マスクと重なる第１部分と重ならない第２部分とに、前記基板とは反対の側から光を照射し、前記第１部分と前記第２部分とで結晶状態を異ならせる工程と、を有することを特徴とする半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法において、
前記光を照射したあと、前記マスクを除去する工程と、
前記マスクを除去したあと、前記半導体膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、前記第２部分に重なるようゲート電極を形成する工程と、をさらに含むことを特徴とする半導体装置の製造方法。
【請求項４】
請求項３に記載の半導体装置の製造方法において、
前記第２部分のうち前記ゲート電極と重ならない部分を有するよう前記ゲート電極が形成されることを特徴とする半導体装置の製造方法。
【請求項５】
請求項３に記載の半導体装置の製造方法において、
前記第１部分のうち前記ゲート電極と重なる部分を有するよう前記ゲート電極が形成されることを特徴とする半導体装置の製造方法。
【請求項６】
請求項１または２に記載の半導体装置の製造方法において、
前記光を照射したあと、前記マスクを除去する工程と、
前記マスクを除去したあと、前記半導体膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、前記第１部分に重なる第１ゲート電極と、前記第２部分に重なる第２ゲート電極とを形成する工程と、をさらに含み、前記第１ゲート電極が第１トランジスタを構成し、前記第２ゲート電極が第２トランジスタを構成し、前記第１トランジスタと前記第２トランジスタの特性が異なることを特徴とする半導体装置の製造方法。
【請求項７】
請求項１ないし６のいずれかに記載の半導体装置の製造方法において、
前記半導体膜を形成する工程において形成される半導体膜が第１ポリシリコンであり、前記光を照射したあとの前記第１部分が前記第１ポリシリコンよりも粒径の大きい第２ポリシリコンであり、前記第２部分がマイクロクリスタルシリコンであることを特徴とする半導体装置の製造方法。
【請求項８】
請求項１ないし６のいずれかに記載の半導体装置の製造方法において、
前記半導体膜を形成する工程において形成される半導体膜がアモルファスシリコンであり、前記光を照射したあとの前記第１部分が第１ポリシリコンであり、前記第２部分が前記第１ポリシリコンよりも粒径の大きい第２ポリシリコンであることを特徴とする半導体装置の製造方法。
【請求項９】
請求項１ないし８のいずれかに記載の半導体装置の製造方法において、
前記マスクが酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜及びこれらの複層膜のいずれかからなることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項１ないし９のいずれかに記載の半導体装置の製造方法において、前記半導体膜は前記マスク形成工程よりも前にパターニングされていることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
Ｓｉ膜に代表される半導体膜の結晶性向上にはレーザーアニール法が採用されている。レーザーアニール法としては基板上全面に形成されたＳｉ膜をレーザーアニールする一般的な方法がある。また、特許文献１に示されるようにように半導体膜上に平行に形成される複数のストライプ状の透光性絶縁膜を反射防止層として用い、該透光性絶縁膜に覆われた領域（キャップ領域）を種結晶として該透光性絶縁膜に覆われた領域（ベア領域）を結晶性半導体膜に変換する結晶性半導体膜の製造方法がある。また、特許文献２のように、絶縁基板上に半導体膜を形成し、前記半導体膜の一部の上に絶縁膜からなる反射膜を形成し、前記反射膜をマスクとしてレーザー光を照射することにより半導体膜と平行な方向に温度勾配を形成し、前記半導体膜を制御性高く結晶化する半導体装置の作製方法が公知である。
【０００３】
【特許文献１】特開２００５−１２０３０号公報
【特許文献２】特開２００６−３２９２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記した特許文献１の製造方法では、結晶性の高い半導体膜を形成することはできるが、半導体膜そのものは半導体膜を平面視で見た場合、等質な性質の膜で構成され、異なる性質を有する半導体膜を制御して形成することが困難であるという課題がある。また、上記した特許文献２の製造方法では、半導体膜が露出している領域の結晶粒を大型化することはできるが、半導体膜のうち反射膜で覆われた領域の特性を変えることは困難であり、やはり異なる性質の半導体膜を制御して形成することが困難であるという課題がある。さらに、上記特許文献１、２とも、横方向に結晶成長させた領域に精確に対応させてトランジスタのチャネル領域を形成することが困難であるという課題がある。
【０００５】
そこで、本発明はこのような課題を解決し、基板上に形成された半導体膜に基板を平面視で見た場合に、均一なエネルギー光として、レーザー光を均一な強度で照射するレーザーアニール法（均一なエネルギー光を照射する方法）を用いて、レーザーアニール処理前の半導体膜と異なる状態を２水準以上含む半導体装置の製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００６】
本明細書において、「上」とは基板能動面側から離れていく方向を指すものと定義する。
【０００７】
上記した課題を解決するために、本発明の半導体装置の製造方法は、基板上に半導体膜を形成する工程と、前記半導体膜の一部上に光透過性を有するマスクを形成する工程と、前記半導体膜のうち前記マスクと重なる第１部分と重ならない第２部分とに、前記基板とは反対の側から光を照射し、前記第１部分を構成する物質の結合状態および前記第２部分を構成する物質の結合状態を変化させる工程と、を有することを特徴とする。
【０００８】
この製造方法によれば、光の照射による第１部分の結合状態及び、第２部分の結合状態の制御を、マスクの光透過率の制御により実現することができる。均一な強度分布を有する光の照射を行う工程を通して結合状態が異なる複数の領域を得ることができる。また、半導体膜をパターニングした後にマスクを形成するため、パターニングされた半導体膜をアライメントを行う際の合わせパターンとして用いることができる。そのため結合状態を変調する領域を精確に規定することが出来る。
【０００９】
また、本発明にかかる半導体装置の製造方法は、基板上に半導体膜を形成する工程と、前記半導体膜の一部上に光透過性を有するマスクを形成する工程と、前記半導体膜のうち前記マスクと重なる第１部分と重ならない第２部分とに、前記基板とは反対の側から光を照射し、前記第１部分と前記第２部分とで結晶状態を異ならせる工程と、を有することを特徴とする。
【００１０】
この製造方法によれば、光の照射により第１部分の結晶状態及び、第２部分の結晶状態の制御を、マスクの光透過率の制御により実現することができる。均一な強度分布を有する光の照射を行うことで結晶状態が異なる複数の領域を、マスク形成と光照射の工程のみで得ることができる。また、半導体膜をパターニングした後にマスクを形成できるため、パターニングされた半導体膜をアライメントを行う際の合わせパターンとして用いることが可能となり、結晶状態を変調する領域を精確に規定することが出来る。
【００１１】
また、本発明にかかる半導体装置の製造方法は、半導体装置の製造方法において、前記光を照射したあと、前記マスクを除去する工程と、前記マスクを除去したあと、前記半導体膜上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に、前記第２部分に重なるようゲート電極を形成する工程と、をさらに含むことが好ましい。
【００１２】
この製造方法によれば、ゲート電極を含むトランジスタのチャネル部分には光透過性を有するマスクの下にあった第２部分が含まれる。マスク下に位置している第２部分はチャネル下に収められ、マスク下に位置していた領域の結合（結晶）状態の変化を反映する半導体装置の製造方法を提供することが出来る。
【００１３】
また、本発明にかかる半導体装置の製造方法は、半導体装置の製造方法において、前記第２部分のうち前記ゲート電極と重ならない部分を有するよう前記ゲート電極が形成されることが好ましい。
【００１４】
この製造方法によれば、第２部分のうちゲート電極と重ならない部分を有しており、第２部分の一部はゲート電極からはみ出すよう形成される。従って、第２部分の電気的特性により支配されるトランジスタを得る製造方法を提供することができる。
【００１５】
また、本発明にかかる半導体装置の製造方法は、半導体装置の製造方法において、前記第１部分のうち前記ゲート電極と重なる部分を有するよう前記ゲート電極が形成されることが好ましい。
【００１６】
この製造方法によれば、第１部分はゲート電極と重なる部分を有しており、第１部分は電界が集中するゲート電極端を避けて配置されている。従って、第２部分のゲート電極下に位置する第１部分の電気的特性を反映した状態で動作するゲート電極を有するトランジスタを得る製造方法を提供することができる。
【００１７】
また、本発明にかかる半導体装置の製造方法は、半導体装置の製造方法において、前記光を照射したあと、前記マスクを除去する工程と、前記マスクを除去したあと、前記半導体膜上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に、前記第１部分に重なる第１ゲート電極と、前記第２部分に重なる第２ゲート電極とを形成する工程と、をさらに含み、前記第１ゲート電極が第１トランジスタを構成し、前記第２ゲート電極が第２トランジスタを構成し、前記第１トランジスタと前記第２トランジスタの特性が異なることを特徴とする。
【００１８】
この製造方法によれば、同一面内で、均一な光照射を行う工程を用いて特性の異なる第１トランジスタと第２トランジスタとを形成することができる。
【００１９】
また、本発明にかかる半導体装置の製造方法は、半導体装置の製造方法において、前記半導体膜を形成する工程において形成される半導体膜が第１ポリシリコンであり、前記光を照射したあとの前記第１部分が前記第１ポリシリコンよりも粒径の大きい第２ポリシリコンであり、前記第２部分がマイクロクリスタルシリコンであることが好ましい。
【００２０】
この製造方法によれば、マイクロクリスタル状態から粒径の大きい多結晶状態までの広い範囲で半導体膜の結晶性を制御することができるため、より多様な性能を有する半導体膜を提供することができる。
【００２１】
また、本発明にかかる半導体装置の製造方法は、半導体装置の製造方法において、前記半導体膜を形成する工程において形成される半導体膜がアモルファスシリコンであり、前記光を照射したあとの前記第１部分が第１ポリシリコンであり、前記第２部分が前記第１ポリシリコンよりも粒径の大きい第２ポリシリコンであることが好ましい。
【００２２】
この製造方法によれば、アモルファスシリコン膜に一回の光照射を行うことで粒径の異なる第１ポリシリコンと第２ポリシリコン半導体膜の結晶性を制御することができる。そのため、より多様な性能を有する半導体膜を提供することができる。
【００２３】
また、本発明にかかる半導体装置の製造方法は、半導体装置の製造方法において、前記マスクが酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜及びこれらの複層膜のいずれかからなることが好ましい。
【００２４】
この製造方法によれば、酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜は高温でも安定した物質であるため、半導体膜の特性に寄生的な影響を与えることなくエネルギー光を印加することができる。
【００２５】
また、本発明にかかる半導体装置の製造方法は、半導体装置の製造方法において、前記半導体膜は前記マスク形成工程よりも前にパターニングされていることが好ましい。
【００２６】
この製造方法によれば、パターニングされた半導体膜をアライメントマークとして用いてフォトリソグラフ工程を行うことができるため、マスクの配置をより精確に制御することができる。
【発明を実施するための最良の形態】
【００２７】
（第１の実施形態）
以下、第１の実施形態について図面を用いて説明する。本実施形態は２つの領域に区切られ、一方はマスクを介してレーザーアニール工程を受け、他方は直接レーザーアニール工程を受ける場合について説明するものである。ここで図１（ａ）〜図８（ａ）は第１の実施形態を説明するための模式平面図、図１（ｂ）〜図８（ｂ）は模式平面図のＡ−Ａ線での模式断面図である。
まず工程１として、図１に示すようにガラス基板１１にバッファ膜として酸化シリコン膜１２を形成する。酸化シリコン膜１２は例えばプラズマ化学気相成長法（プラズマＣＶＤ法）を用いて１００〜５００ｎｍの厚さに成膜される。酸化シリコン膜１２をプラズマ化学気相成長法で形成するための原料ガスとしては例えば、モノシランと笑気または酸素との混合ガスや、ＴＥＯＳ（テトラエトキシシラン、Ｓｉ（ＯＣ2Ｈ5）4）と酸素との混合ガスを用いることができる。
【００２８】
ここで、バッファ膜の材質として酸化シリコンに代えて窒化シリコンを用いても良く、この場合の原料ガスとしては例えばシランとアンモニアの混合ガスを用いることができる。また、バッファ膜の材質として酸窒化シリコンを用いても良い。さらに、酸化シリコン、窒化シリコン、酸窒化シリコンを組み合わせた多層膜構造を用いても良い。また、バッファ膜の製造方法はプラズマ化学気相成長法に限定されるものではなく、例えば熱化学気相成長法や蒸着法やスパッタ法を用いても良い。また、ガラス基板１１に溶融石英等、ガラス基板１１上に形成される半導体素子に影響を与える不純物の量が少ない物を用いた場合には、バッファ膜の成膜工程を省略することができる。
【００２９】
次に工程２として、図２に示すように半導体膜としてポリシリコン膜１３を形成する。本実施形態では半導体膜としてポリシリコン膜を用いているが、これはアモルファスシリコン膜を用いても良い。アモルファスシリコン膜を用いた場合には、アモルファス状態から多結晶状態までの広い範囲でシリコン膜の結晶性を制御することができるため、より多様な性能を有する半導体膜を提供することができる。
【００３０】
ポリシリコン膜１３の形成方法としては、ガラス基板１１の温度を５８０℃程度に加熱して気相成長法を用いて直接酸化シリコン膜１２上にポリシリコン膜１３を形成する方法を用いている。また、耐熱性の低いガラス基板１１を用いるためには、ガラス基板１１の温度を３００℃程度に抑えて一旦酸化シリコン膜１２上にプラズマ化学気相成長法を用いてアモルファスシリコン膜を形成した後、レーザーアニール法や熱処理法によりポリシリコン膜１３に変換する方法を用いることができる。特に、レーザーアニール法を用いる場合、ガラス基板１１に加えられる温度を３００℃程度に抑えることができるため、軟化点の低い低価格なガラス基板１１を使用することができ、コスト面で好適な成膜方法となる。
【００３１】
直接酸化シリコン膜１２上にポリシリコン膜１３を形成するための温度として、ガラス基板１１の温度を５８０℃程度に抑えた場合、粒径の小さなポリシリコン膜１３となる。従って後工程でさらにレーザーアニール法で処理することでさらに粒径を拡大し得る余地が残されており、多様な薄膜トランジスタを形成しうる状態に保持されている。
【００３２】
また、ポリシリコン膜１３、アモルファスシリコン膜を形成するための原料ガスとしては、ジシランやモノシランを好適に用いることができる。ここで、レーザーアニール法によりアモルファスシリコンをポリシリコンに改質するためのレーザーアニール法では、例えばＸｅＣｌエキシマレーザー（発振波長３０８ｎｍ）をエネルギー光源として用い２００から４００ｍＪ／ｃｍ2程度で処理して多結晶化する。
【００３３】
この条件で多結晶化した場合、初期のアモルファスシリコン膜の膜厚とエキシマレーザー光のエネルギーの組み合わせにより、適当な粒径を有するポリシリコン膜１３とすることができる。従って後工程でさらにレーザーアニール法で処理することでさらに粒径を拡大することもでき、また、後述するように部分的に形成するマスクとレーザーアニール法との組み合わせにより、部分的な非溶融部を形成して結晶化の種領域とし、隣接する領域を横方向の結晶成長により、より結晶性のよい領域を形成することもでき、多様な電気的特性を有する薄膜トランジスタを形成しうる結晶状態を作り出すことが出来る。ポリシリコン膜１３は、薄膜トランジスタを形成する場合に良好な電気特性が得られる５０ｎｍないし１００ｎｍ程度に形成する。なお、求める電気特性が異なる場合にはこの膜厚に限定することなく変更することが可能である。
【００３４】
また、ＧａＡｓ、ＡｌＡｓ、ＩｎＳｂ、ＧａＰ、ＧａＮ等に代表されるＩＩＩ−Ｖ族化合物半導体や、ＺｎＳｅ、ＣｄＴｅ、ＺｎＳ等に代表されるＩＩ−ＶＩ族化合物半導体、ＳｉＧｅ、ＳｉＧｅＣに代表されるＩＶ族化合物半導体を用いても良い。特にＳｉＧｅ、ＳｉＧｅＣはシリコンデバイス技術を流用してデバイス形成が可能であるため好ましい。また、半導体膜としてＳｉＧｅを形成する場合には、Ｓｉ源としてシラン、モノシラン等を用い、Ｇｅ源としてゲルマン（ＧｅＨ4）を原料ガスとして用い、ガラス基板１１の温度を５００ないし６００℃程度に加熱して気相成長法を用いることができる。この場合の製膜温度はポリシリコン膜１３の成膜工程と同様にガラス基板１１の温度を５８０℃程度に加熱することで多結晶ＳｉＧｅ膜を形成することができる。
【００３５】
また、化合物半導体膜を用いる場合には、有機金属化学気相成長法（ＭＯＣＶＤ法）や分子ビームエピタキシャル法（ＭＢＥ法）等を用いることができる。例えば有機金属化学気相成長法でＧａＡｓ膜を形成するためにはトリメチルアルミニウムとアルシン（水素化砒素、ＡｓＨ3）を用いて成膜することができる。
【００３６】
次に工程３として、図３に示すようにポリシリコン膜１３を通常のフォトリソグラフ法を用いてエッチングし、ポリシリコン膜１３ａとポリシリコン膜１３ｂを形成する。成膜方法としては例えば化学気相成長法を用いて形成する。マスク１５に用いる酸化シリコン膜は例えばプラズマ化学気相成長法で形成することができ、原料ガスとしては例えば、モノシランと笑気または酸素との混合ガスや、ＴＥＯＳ（テトラエトキシシラン、Ｓｉ（ＯＣ2Ｈ5）4）と酸素との混合ガスを用いることができる。また、成膜方法としては化学気相成長法に限定されることなく、例えば蒸着法やスパッタ法等を用いても良い。
【００３７】
次に工程４として、図４に示すようにマスク１５をポリシリコン膜１３ｂを覆うように形成する。ポリシリコン膜１３ａとポリシリコン膜１３ｂは平面視にて独立した矩形形状を有しているため、これらをフォトリソグラフ工程でのアライメントパターンとして用いることで、マスク１５のアライメントを精確に行うことができる。
【００３８】
ここで、マスク１５の材質としては、例えば酸化シリコン膜を用いることができる。マスク１５に用いる酸化シリコン膜は例えばプラズマ化学気相成長法で形成することができ、原料ガスとしては例えば、モノシランと笑気または酸素との混合ガスや、ＴＥＯＳ（テトラエトキシシラン、Ｓｉ（ＯＣ2Ｈ5）4）と酸素との混合ガスを用いることができる。また、成膜方法としては化学気相成長法に限定されることなく、例えば蒸着法やスパッタ法等を用いても良い。
【００３９】
マスク１５に酸化シリコン膜を用いる場合には、厚さとして例えば２００ｎｍ程度を用いる。酸化シリコン膜の厚さとして２００ｎｍ程度を選ぶ根拠として、図９にポリシリコン膜が再結晶（溶融）を開始するエネルギー光強度（ＸｅＣｌエキシマレーザー使用）と酸化シリコン膜厚との関係を示す。図９に示すように酸化シリコン膜により形成される酸化シリコン膜の厚さと正の相関を持って再結晶化が起こるエネルギー光量が上昇する。つまり酸化シリコン膜が厚いほど、より光透過率が落とされたマスクが形成される。つまり酸化シリコン膜の有無に対して、より大きな変化を発生させることができる。
【００４０】
また、図９は２５０ｍＪ／ｃｍ2から３００ｍＪ／ｃｍ2程度のエネルギーでシリコン膜にレーザー照射を行った場合、酸化シリコン膜の形成されていない部分に対し酸化シリコン膜が形成されてある部分に比べて強いレーザー光を照射することになるので、より結晶性のよい部分とすることが出来ることを示している。さらにまた、図９は酸化シリコン膜の形成されていない部分では、シリコン膜がマイクロクリスタルシリコンになるような高いエネルギーでレーザー光照射を行うと（例えば３５０ｍＪ／ｃｍ2）、酸化シリコン膜が形成されている部分のポリシリコン膜の結晶粒径を酸化シリコン膜のない部分に比べて大きくすることも出来ることも示している。
一方、酸化シリコン膜の厚さを５００ｎｍと厚くしても再結晶化が起こるエネルギー光の強度は厚さを２００ｎｍとした場合と大きな差はなく、２００ｎｍ程度でエネルギー光の透過強度を変える効果は飽和しているものと考えられる。従って、酸化シリコン膜を用いるマスク１５の膜厚を２００ｎｍ程度に選ぶことでエネルギー光の透過強度を十分に変え、且つ成膜時間や成膜に用いられるガスの使用量を抑えてマスクを形成することが可能となる。
【００４１】
また、ここではマスク１５として酸化シリコン膜を用いているが、マスク１５の材料としては酸化シリコンに代えて窒化シリコン、酸窒化シリコン、及びこれらの積層膜を用いても良い。特に、マスク１５の材料として窒化シリコンを用いる場合、窒化シリコンが極めて硬い材質であるため、ポリシリコン膜１３と窒化シリコンからなるマスクとの間に酸化シリコンや酸素比率が高い酸窒化シリコンを介在させることで窒化シリコンから受けるポリシリコン膜１３が受ける応力を緩和することができるため、好適である。
【００４２】
また、マスク１５の形成後、または形成前に化学気相成長法やスパッタ法等を用いて光学的な膜厚が異なる別のマスクを形成しパターニングする工程を繰り返し行うことで光透過率の異なる複数のマスクを形成することができ、ポリシリコン膜１３に由来する特性の異なる多水準の膜を得ることができる。
【００４３】
また、特にポリシリコン膜１３に代えてＧａＡｓ、ＡｌＡｓ、ＩｎＳｂ、ＧａＰ、ＧａＮ等に代表されるＩＩＩ−Ｖ族化合物半導体や、ＺｎＳｅ、ＣｄＴｅ、ＺｎＳ等に代表されるＩＩ−ＶＩ族化合物半導体を用いる場合、第１ステップとしてドライエッチングによりマスク１５のパターンを形成する。続けて、例えば４ｎｍ程度の酸化シリコン膜を化学気相成長法等を用いて成膜することで、各化合物半導体を構成する元素の蒸気圧差に起因する元素の揮発を抑えることができ、ストイキオメトリが保たれた状態に維持することができる。
【００４４】
次に、工程５として図５に示すようにエネルギー光としてＸｅＣｌエキシマレーザーを照射し、ポリシリコン膜１３ａ、１３ｂを改質する。ＸｅＣｌエキシマレーザーのエネルギーは、今回の条件では２７０ｍＪ／ｃｍ2程度を用いる。この場合、ポリシリコン膜１３が露出している領域（ポリシリコン膜１３ａ）では粒径が大きくなり、高い移動度を持つよう改質される。また、マスク１５に覆われている領域（ポリシリコン膜１３ｂ）も再結晶化されるが、ポリシリコン膜１３が露出している領域と比べ再結合中心を多く残し、且つ粒径が小さく抑えられており、ポリシリコン膜１３が露出している領域と比べポリシリコン膜１３の平坦性は高く保たれている。
【００４５】
次に、工程６として図６に示すようにマスク１５をエッチング除去し、次にポリシリコン膜１３のパターニングを行い、続けて酸化シリコンを材質とするゲート酸化膜１６を化学気相成長法で形成する。ゲート酸化膜１６は例えばプラズマ化学気相成長法を用いて５０〜１５０ｎｍ程度の厚さに成膜される。ゲート酸化膜１６をプラズマ化学気相成長法で形成するための原料ガスとしては例えば、モノシランと笑気または酸素との混合ガスや、ＴＥＯＳ（テトラエトキシシラン、Ｓｉ（ＯＣ2Ｈ5）4）と酸素との混合ガスを用いることができる。マスク１５が残されている領域では、ポリシリコン膜１３の粒径は小さく保たれているため、ゲート酸化膜１６の平坦性を高く保つことができる。
【００４６】
次に、工程７として図７に示すようにゲート電極１７ａ、１７ｂを形成する。ゲート電極１７ａ、ゲート電極１７ｂは例えばスパッタ法を用いてガラス基板１１の能動面側全体に金属タンタル膜を５００ｎｍ程度形成し、ゲート電極１７ａ、ゲート電極１７ｂ、または配線材として用いられる部分を残して例えばフォトリソグラフ工程を用いて除去することで形成される。ゲート電極１７ａはマスク１５を通して改質用のＸｅＣｌエキシマレーザーを照射された部分、ゲート電極１７ｂは直接改質用のＸｅＣｌエキシマレーザーを照射された部分に形成される。
【００４７】
次に、工程８として、図８に示すようにゲート電極１７ａ及びゲート電極１７ｂをセルフアラインマスクとしてイオン注入を行い、薄膜トランジスタ１９ａ及び薄膜トランジスタ１９ｂのソース・ドレイン領域１８ｂを形成する。イオン注入条件としては、イオン種として例えば燐を用い、ドーズ量としては１×１０15〜５×１０15ｃｍ-2程度を用いることができる。
【００４８】
薄膜トランジスタ１９ｂは、工程６で説明したようにゲート酸化膜１６の平坦性が薄膜トランジスタ１９ａと比較して高い。そのため、ゲート電極１７ａに加えられた電圧に対して発生するゲート酸化膜１６中での電界が部分的に集中する現象を防ぐことができゲート酸化膜１６の耐圧を高く保つことができる。そのため、昇圧回路等高い電圧が印加される場所に薄膜トランジスタ１９ｂを用いることで高い信頼性を有する回路を形成することができる。また、薄膜トランジスタ１９ａは、結晶粒径が大きく、高い移動度を有しているため、例えば高速性が要求される論理素子に用いることで高速演算可能な論理素子回路を形成することができる。
【００４９】
ここで、工程５に用いているＸｅＣｌエキシマレーザーのエネルギーを、２７０ｍＪ／ｃｍ2から３５０ｍＪ／ｃｍ2に上昇させると、マスク１５に覆われている部分のポリシリコンの粒径が大きくなり、高い移動度を有するようになる。一方マスク１５に覆われていない部分のポリシリコンは、種結晶を含めて一旦全て溶融するため、過冷却状態に関連して突発的で高密度の結晶核発生により、微細粒径を有するポリシリコン（マイクロクリスタルシリコン）となる。この場合、薄膜トランジスタ１９ｂは高い移動度を有し、高速動作用に適したトランジスタとなる。また、微細粒径を有するポリシリコンを用いて形成される薄膜トランジスタとなり、１９ａは平坦性の高いゲート酸化膜１６を有しているため、昇圧回路等高い電圧が印加される場所に適したトランジスタとなる。つまり薄膜トランジスタ１９ｂと薄膜トランジスタ１９ａとの長所が互いに入れ替わった状態を実現することができる。
【００５０】
（第２の実施形態）
以下、第２の実施形態について図面を用いて説明する。本実施形態は薄膜トランジスタを形成する領域にのみ半導体膜を配置して、ソース・ドレイン領域はマスクを介してレーザーアニール工程を受け、チャネル領域は直接レーザーアニール工程を受ける場合について説明するものである。ここで図１０（ａ）〜図１３（ａ）は第２の実施形態を説明するための模式平面図、図１０（ｂ）〜図１３（ｂ）は模式平面図のＡ−Ａでの模式断面図である。
【００５１】
まず、第１の実施形態の工程１と同様な工程１ａを実行する。
【００５２】
次に、工程２ａとして、図１０に示すように島状の形状を有する半導体島としてポリシリコン島２１を形成する。ポリシリコン島２１は、例えば第１の実施形態にかかる工程２を実行した後、フォトリソグラフ法によりポリシリコン島２１を残すようにエッチング除去することで製造することができる。
【００５３】
また、シクロペンタシランに代表される液体シリコン材料を含む溶液を用いてインクジェット法によりバッファ膜としての酸化シリコン膜１２上に液体状態として配置し、乾燥・アニール（レーザーアニールを用いても良い）を行い直接島状にシリコン膜を形成することもできる。この際、バンク構造の導入や、撥液性自己組織化単分子膜及び／または親液性自己組織化単分子膜を用いて液体シリコン材料の広がりを制御することでより高精度な形状再現性を持ったポリシリコン島２１を形成することもできる。
【００５４】
また、インクジェット法に代えてコンタクトプリント法、凸版印刷法、凹版印刷法、スクリーン印刷法、平板印刷法に代表される接触式印刷法を用い、後に同様のアニール等の処理を行いポリシリコン島２１を形成することができる。
【００５５】
また、ここでは半導体材料としてポリシリコンを用いたポリシリコン島２１を用いたが、これは第１の実施形態にかかる工程２で例示した半導体材料を用いることができる。
【００５６】
次に、第１の実施形態の工程３と同様な工程３ａを実行する。
【００５７】
次に、第１の実施形態の工程４と同様な工程４ａを実行する。ここでは図１１に示すようにポリシリコン島２１の両端を覆うよう形成されている。ポリシリコン島２１上に設けられたマスク２２の空隙の寸法は、工程８ａ（図１３参照）で形成される薄膜トランジスタ２３のゲート長と、マスク２２のパターンとゲート電極２７を形成する場合に発生するアライメントエラー分と、を加えてなる寸法が用いられる。例えば合わせずれが正負共に０．２５μｍである場合には０．５μｍ分を考慮してマスク２２の寸法を設計する。そのため、薄膜トランジスタ２３のゲート電極２７はマスク２２が無い領域と重なるよう配置される。なお、アライメントエラーが十分小さい場合には、薄膜トランジスタ２３のゲート長をマスク２２の空隙の寸法としても良い。
【００５８】
次に、第１の実施形態の工程５と同様な工程５ａを実行する。図１２に示すようにエネルギー光としてＸｅＣｌエキシマレーザーを照射し、ポリシリコン島２１を改質する。ＸｅＣｌエキシマレーザーのエネルギーは、今回の条件では２７０ｍＪ／ｃｍ2程度を用いる。この照射によりポリシリコン島２１が露出しているポリシリコン島２１ａの領域では粒径が大きくなり、高い移動度を持つよう改質される。また、マスク２２に覆われている部分もポリシリコン島２１ｂも粒径が大きくなるが、ポリシリコン島２１が露出している領域と比べ再結合中心を多く残し、且つ粒径が小さく抑えられており、且つポリシリコン島２１が露出している領域と比べポリシリコン島２１の平坦性は高く保たれている。
【００５９】
次に、第１の実施形態の工程６、７、８と同様な工程６ａ、７ａ、８ａを実行し、図１３に示す薄膜トランジスタ２３を形成する。薄膜トランジスタ２３のチャネル領域２４及びチャネル隣接ソース・ドレイン領域２８では強強度のＸｅＣｌエキシマレーザーアニールを受け粒径が大型化し、高い移動度を持つよう改質される。そのため、論理回路等に用いると高いスイッチング速度が得られ好適である。一方、ソース・ドレイン領域２８の大部分の領域は粒径が小さく、平坦性がよい状態となっているため、後の工程（図示せず）でソース・ドレイン領域にコンタクトホールを開口するとき、ソース・ドレイン領域の損傷を少なくすることが出来るためソース・ドレイン領域と電極との電気的接続を良好に形成する効果を奏することになる。
【００６０】
また、工程５ａに用いているＸｅＣｌエキシマレーザーのエネルギーを、２７０ｍＪ／ｃｍ2から３５０ｍＪ／ｃｍ2に上昇させると、マスク２２に覆われていないチャネル領域２４及びチャネル隣接ソース・ドレイン領域２８に用いられているポリシリコンは、種結晶を含めて一旦全て溶融する。その後、過冷却状態を経て固化するとき、隣接するマスクで覆われたソース・ドレイン部が結晶核として働くため、横方向の結晶成長が起こり、大粒径のシリコン膜となる。即ち、チャネル領域は通常のレーザー照射で得られる結晶粒より大きな結晶粒を有することになり、高移動度で且つソース・ドレイン間のリーク電流の少ない薄膜トランジスタを得ることが出来る。
【００６１】
レーザーアニール後はマスクが除去され、ゲート絶縁膜の形成、ゲート電極の形成と工程が進行することになるが、前記マスクパターンはシリコンパターンを基準に形成されているので、同じシリコンパターンを基準にパターン形成されるゲート電極とは、高精度でパターンを整合させて形成することが出来る。即ち、大粒径となるシリコン領域に整合してゲート電極を形成できるので、高性能の薄膜トランジスタを形成することができる。
【００６２】
（第３の実施形態）
以下、第３の実施形態について図面を用いて説明する。本実施形態は第２の実施形態同様薄膜トランジスタを形成する領域にのみ半導体膜を配置して、チャネル領域の中央部は直接レーザーアニール工程を受け、ソース・ドレイン領域及びチャネル領域のソース・ドレイン寄りの領域にはマスクを介してレーザーアニール工程を受ける製造方法について説明するものである。ここで図１４（ａ）、図１５（ａ）は第３の実施形態を説明するための模式平面図、図１４（ｂ）、図１５（ｂ）は模式平面図のＡ−Ａでの模式断面図である。
【００６３】
まず、第２の実施形態の工程１ａ〜３ａと同様な工程１ｂ〜３ｂを実行する。
【００６４】
次に、第２の実施形態の工程４ａと同様な工程４ｂを実行する。ここでマスク３２は図１４に示すようにポリシリコン島３１の両端を覆うよう形成されている。ポリシリコン島３１上に設けられたマスク３２の空隙の寸法は、工程８ｂ（図１５参照）で形成される薄膜トランジスタ３３のゲート長からゲート電極３７を形成する場合に発生するアライメントエラー分を引いた寸法を考慮し、尚且つゲート電極寸法より小さい寸法として設定される。そのため、薄膜トランジスタ３３のゲート電極３７はマスク３２がある領域と重なるよう配置される。例えば合わせずれが正負共に０．２５μｍである場合には０．５μｍ分を考慮してマスク３２の寸法を設計する。例えば、ゲート電極幅（チャネル長）を５μｍ、合わせずれが正負共に０．２５μｍである場合には、前記空隙の寸法を例えば３．６μｍとする。この場合、最終的にゲート電極とマスクが重なる部分の寸法は、片側で０．１μｍから０．６μｍの範囲となる。この寸法が本実施例では後述するように重要な意味を持つ。
【００６５】
次に、第２の実施形態の工程５ａ〜８ａと同様な工程５ｂ〜８ｂを実行し、図１５に示す薄膜トランジスタ３３を形成する。薄膜トランジスタ３３のチャネル領域３４の中央部はＸｅＣｌエキシマレーザーアニールにより粒径が大型化し、高い移動度を持つよう改質される。また、チャネル領域３４のソース・ドレイン領域３５に近いチャネル隣接ソース・ドレイン領域３８では粒径が小さめに保たれるため、ゲート絶縁膜３６もチャネル領域３４の平坦性を引き継ぐよう高い平坦性を有する。
【００６６】
つまり、最も高い電圧が掛かるチャネル領域３４の端部とゲート電極３７との間に電圧が印加された場合にゲート絶縁膜３６の信頼性を上げることができる。さらに、チャネル領域３４の中央部は大粒径化し高い移動度を有しているため、高いゲート絶縁膜３６の信頼性を有し且つ動作速度も高いバランスの良い薄膜トランジスタ３３を得ることができる。
【００６７】
また、工程５ｂに用いているＸｅＣｌエキシマレーザーのエネルギーを、２７０ｍＪ／ｃｍ2から３５０ｍＪ／ｃｍ2に上昇させると、マスク３２に覆われているチャネル隣接ソース・ドレイン領域３８とソース・ドレイン領域３５ではポリシリコンの粒径が大きくなり、高い移動度を有するようになる。一方マスク３２に覆われていないチャネル領域３４の中央部にあるポリシリコンは、種結晶を含めて一旦全て溶融する。その後、過冷却状態を経て固化するとき、隣接するマスクで覆われたソース・ドレイン部が結晶核として働くため、横方向の結晶成長が起こり、大粒径のシリコン膜となる。即ち、チャネル領域は通常のレーザー照射で得られる結晶粒より大きな結晶粒を有することになり、高移動度で且つソース・ドレイン間のリーク電流の少ない薄膜トランジスタを得ることが出来る。また、前述したように、本実施例ではチャネルの中央部の結晶性が良く、それに比べてソース・ドレイン近傍の領域は結晶性が少し劣ることになる。この結晶性が劣る領域が前述したゲート電極とマスクが重畳する領域となる。薄膜トランジスタがドレイン近傍の電界が強くインパクトイオン化が生じるような動作をしたとき、前記重畳領域はインパクトイオン化で生成されたマイノリティキャリアの再結合領域として働くため、キンク効果やバイポーラ動作を抑制する効果を奏する。
【００６８】
（第４の実施形態）
以下、第４の実施形態について図面を用いて説明する。本実施形態は第２の実施形態同様薄膜トランジスタを形成する領域にのみ半導体膜を配置して、チャネル領域及びソース・ドレイン領域のチャネル側の一部の領域はマスクを介してレーザーアニール工程を受け、ソース・ドレイン領域のチャネルから離れた領域には直接レーザーアニール工程を受ける製造方法について説明するものである。ここで図１６（ａ）、図１７（ａ）は第４の実施形態を説明するための模式平面図、図１６（ｂ）、図１７（ｂ）は模式平面図のＡ−Ａでの模式断面図である。
【００６９】
まず、第２の実施形態の工程１ａ〜３ａと同様な工程１ｃ〜３ｃを実行する。
【００７０】
次に、第２の実施形態の工程４ａと同様な工程４ｃを実行する。ここでマスク４２は図１６に示すようにポリシリコン島４１の中央部を覆うよう形成されている。ポリシリコン島４１上に設けられたマスク４２の寸法は、工程８ｃ（図１７参照）で形成される薄膜トランジスタ４３のゲート長からゲート電極４７を形成する場合に発生するアライメントエラー分を足した寸法が用いられる。例えば合わせずれが正負共に０．２５μｍである場合には０．５μｍ分を考慮してマスク４２の寸法を設計する。そのため、薄膜トランジスタ４３（図１７参照）のゲート電極４７（図１７参照）はマスク４２がある領域と重なるよう配置される。なお、アライメントエラーが十分小さい場合には、薄膜トランジスタ４３（図１７参照）のゲート長をマスク４２の寸法としても良い。
【００７１】
次に、第２の実施形態の工程５ａ〜８ａと同様な工程５ｃ〜８ｃを実行し、図１７に示す薄膜トランジスタ４３を形成する。
【００７２】
チャネル領域４４及びチャネル隣接ソース・ドレイン領域４８はマスク４２を介してレーザーアニール工程を受けるため結晶の粒径が小さく抑えられる。そのため多量の再結合中心が残る。従って、光照射を受けた場合に生じる光キャリアは再結合中心を介して速やかに再結合し、フォトカレントの発生が抑えられるため、例えば液晶装置等、光が照射される場所に用いる場合に好適となる薄膜トランジスタ４３を得ることができる。
【００７３】
また、同様の理由により寄生バイポーラ動作が起こり難いことから、電気的特性のキンクや、スナップバックによる耐圧の異常低下が抑制される。さらに、ソース・ドレイン領域４５ではポリシリコンの粒径が大きくなるため抵抗値を下げることが出来るので、オーム性コンタクトを容易にとることができる。また、チャネル領域４４及びチャネル隣接ソース・ドレイン領域４８は小さい粒径を持つためポリシリコン島４１の上部での平坦性を向上することができる。チャネル領域４４及びチャネル隣接ソース・ドレイン領域４８上に形成されるゲート絶縁膜４６もチャネル領域４４及びチャネル隣接ソース・ドレイン領域４８の平坦性を引き継ぐよう高い平坦性を有する。そのため電界集中が抑えられ、最も高い電圧が掛かるチャネル隣接ソース・ドレイン領域４８とゲート電極４７との間に電圧が印加された場合にゲート絶縁膜４６の信頼性を上げることができる。
【００７４】
また、工程５ｃに用いているＸｅＣｌエキシマレーザーのエネルギーを、２７０ｍＪ／ｃｍ2から３５０ｍＪ／ｃｍ2に上昇させると、マスク４２に覆われているチャネル領域４４とチャネル隣接ソース・ドレイン領域４８ではポリシリコンの粒径が大きくなり、高い移動度を有するようになる。そのため、論理回路等に用いると高いスイッチング速度が得られ好適である。
【００７５】
（第５の実施形態）
以下、第５の実施形態について図面を用いて説明する。本実施形態では第２の実施形態同様、薄膜トランジスタを形成する領域にのみ半導体膜を配置している。そしてチャネル領域の中央部はマスクを介してレーザーアニール工程を受け、ソース・ドレイン領域及びチャネル領域のソース・ドレイン寄りの領域は直接レーザーアニール工程を受けるようマスクが配置されている。ここで図１８（ａ）、図１９（ａ）は第５の実施形態を説明するための模式平面図、図１８（ｂ）、図１９（ｂ）は模式平面図のＡ−Ａでの模式断面図である。
【００７６】
まず、第２の実施形態の工程１ａ〜３ａと同様な工程１ｄ〜３ｄを実行する。
【００７７】
次に、第２の実施形態の工程４ａと同様な工程４ｄを実行する。ここでマスク５２は図１８に示すようにポリシリコン島５１のチャネル領域５４（図１９参照）の一部を覆うよう形成されている。ポリシリコン島５１上に設けられたマスク５２の寸法は、工程８ｄ（図１９参照）で形成される薄膜トランジスタ５３のゲート長から、ゲート電極５７を形成する場合に発生するアライメントエラー分を引いた寸法が用いられる。そのため、薄膜トランジスタ５３のゲート電極５７はマスク５２がある領域を覆うよう配置される。例えば合わせずれが正負共に０．２５μｍである場合には０．５μｍ分を考慮してマスク５２の寸法を設計する。なお、アライメントエラーが十分小さい場合には、薄膜トランジスタ５３のゲート長をマスク５２の寸法としても良い。
【００７８】
次に、第２の実施形態の工程５ａ〜８ａと同様な工程５ｄ〜８ｄを実行し、図１９に示す薄膜トランジスタ５３を形成する。薄膜トランジスタ５３のチャネル領域５４及びチャネル隣接ソース・ドレイン領域５８ではＸｅＣｌエキシマレーザーアニールにより粒径が大型化し、高い移動度を持つよう改質される。また、チャネル領域５４の中央部では粒径が小さめに保たれ、再結合中心が残る。そのため、チャネル領域５４中に発生、または流入してきた少数キャリアは速やかに再結合し消滅することから少数キャリアの存在下で発生する寄生バイポーラ動作が抑えられ、電気的特性のキンクや、スナップバックによる耐圧の異常低下が抑制される。さらに、ソース・ドレイン領域５５ではポリシリコンの粒径が大きくなるため、オーム性コンタクトを容易にとることができる。
【００７９】
また、工程５ｄに用いているＸｅＣｌエキシマレーザーのエネルギーを、２７０ｍＪ／ｃｍ2から３５０ｍＪ／ｃｍ2に上昇させると、チャネル領域５４の中央部に位置するマスク５２で覆われている領域ではポリシリコンの粒径が大きくなり、高い移動度を有するようになる。一方マスク５２に覆われていないチャネル隣接ソース・ドレイン領域５８、ソース・ドレイン領域５５では、種結晶を含めて一旦全て溶融される。その後、過冷却状態を経て固化するとき、隣接するマスクで覆われたチャネル領域５４が結晶核として働くため、横方向の結晶成長が起こり、大粒径のシリコン膜となる。即ち、ソース・ドレイン領域５５は通常のレーザー照射で得られる結晶粒より大きな結晶粒を有することになる。
この場合、さらに、ソース・ドレイン領域５５ではポリシリコンの粒径が大きくなるため抵抗値を下げることが出来るので、さらに容易にオーム性コンタクトを容易にとることができる。
【図面の簡単な説明】
【００８０】
【図１】（ａ）は第１の実施形態を説明するための模式平面図、（ｂ）は模式平面図のＡ−Ａ線での模式断面図。
【図２】（ａ）は第１の実施形態を説明するための模式平面図、（ｂ）は模式平面図のＡ−Ａ線での模式断面図。
【図３】（ａ）は第１の実施形態を説明するための模式平面図、（ｂ）は模式平面図のＡ−Ａ線での模式断面図。
【図４】（ａ）は第１の実施形態を説明するための模式平面図、（ｂ）は模式平面図のＡ−Ａ線での模式断面図。
【図５】（ａ）は第１の実施形態を説明するための模式平面図、（ｂ）は模式平面図のＡ−Ａ線での模式断面図。
【図６】（ａ）は第１の実施形態を説明するための模式平面図、（ｂ）は模式平面図のＡ−Ａ線での模式断面図。
【図７】（ａ）は第１の実施形態を説明するための模式平面図、（ｂ）は模式平面図のＡ−Ａ線での模式断面図。
【図８】（ａ）は第１の実施形態を説明するための模式平面図、（ｂ）は模式平面図のＡ−Ａ線での模式断面図。
【図９】はポリシリコン膜が再結晶（溶融）を開始するエネルギー光強度と酸化シリコン膜厚との関係を示すグラフ。
【図１０】（ａ）は第２の実施形態を説明するための模式平面図、（ｂ）は模式平面図のＡ−Ａ線での模式断面図。
【図１１】（ａ）は第２の実施形態を説明するための模式平面図、（ｂ）は模式平面図のＡ−Ａ線での模式断面図。
【図１２】（ａ）は第２の実施形態を説明するための模式平面図、（ｂ）は模式平面図のＡ−Ａ線での模式断面図。
【図１３】（ａ）は第２の実施形態を説明するための模式平面図、（ｂ）は模式平面図のＡ−Ａ線での模式断面図。
【図１４】（ａ）は第３の実施形態を説明するための模式平面図、（ｂ）は模式平面図のＡ−Ａ線での模式断面図。
【図１５】（ａ）は第３の実施形態を説明するための模式平面図、（ｂ）は模式平面図のＡ−Ａ線での模式断面図。
【図１６】（ａ）は第４の実施形態を説明するための模式平面図、（ｂ）は模式平面図のＡ−Ａでの模式断面図。
【図１７】（ａ）は第４の実施形態を説明するための模式平面図、（ｂ）は模式平面図のＡ−Ａでの模式断面図。
【図１８】（ａ）は第５の実施形態を説明するための模式平面図、（ｂ）は模式平面図のＡ−Ａでの模式断面図。
【図１９】（ａ）は第５の実施形態を説明するための模式平面図、（ｂ）は模式平面図のＡ−Ａでの模式断面図。
【符号の説明】
【００８１】
１１…ガラス基板、１２…酸化シリコン膜、１３…ポリシリコン膜、１３ａ…ポリシリコン膜、１３ｂ…ポリシリコン膜、１５…マスク、１６…ゲート酸化膜、１７ａ…ゲート電極、１７ｂ…ゲート電極、１９ａ…薄膜トランジスタ、１９ｂ…薄膜トランジスタ、２１…ポリシリコン島、２１ａ…ポリシリコン島、２１ｂ…ポリシリコン島、２２…マスク、２３…薄膜トランジスタ、２４…チャネル領域、２５…ソース・ドレイン領域、２６…ゲート絶縁膜、２７…ゲート電極、２８…チャネル隣接ソース・ドレイン領域、３２…マスク、３３…薄膜トランジスタ、３４…チャネル領域、３５…ソース・ドレイン領域、３６…ゲート絶縁膜、３７…ゲート電極、３８…チャネル隣接ソース・ドレイン領域、４１…ポリシリコン島、４２…マスク、４３…薄膜トランジスタ、４４…チャネル領域、４５…ソース・ドレイン領域、４６…ゲート絶縁膜、４７…ゲート電極、４８…チャネル隣接ソース・ドレイン領域、５１…ポリシリコン島、５２…マスク、５３…薄膜トランジスタ、５４…チャネル領域、５５…ソース・ドレイン領域、５７…ゲート電極、５８…チャネル隣接ソース・ドレイン領域。
【図１】
2008098464.tif 000003
【図２】
2008098464.tif 000004
【図３】
2008098464.tif 000005
【図４】
2008098464.tif 000006
【図５】
2008098464.tif 000007
【図６】
2008098464.tif 000008
【図７】
2008098464.tif 000009
【図８】
2008098464.tif 000010
【図９】
2008098464.tif 000011
【図１０】
2008098464.tif 000012
【図１１】
2008098464.tif 000013
【図１２】
2008098464.tif 000014
【図１３】
2008098464.tif 000015
【図１４】
2008098464.tif 000016
【図１５】
2008098464.tif 000017
【図１６】
2008098464.tif 000018
【図１７】
2008098464.tif 000019
【図１８】
2008098464.tif 000020
【図１９】
2008098464.tif 000021