(57)【要約】【課題】画素に流れる電流を正確に測定する。【解決手段】表示パネル１４から低電圧側に流出する電流ｉＣＶの値がＯＰアンプ１の出力に得られ、表示パネル１４に高電圧側から流入する電流ｉＰＶｄｄがＯＰアンプ２の出力に得られる。両電流がＯＰアンプ３によって加算され、この値がＣＰＵ１２に得られる。２つの電流を加算することで画素に流れる電流にのるノイズを低減することができる。【選択図】図１１
2008098057.tif 000002
【特許請求の範囲】
【請求項１】
アクティブマトリックス型有機ＥＬ表示パネルにおけるパネル電流測定方法であって、
１画素または複数画素を点灯した時に表示パネルに流れる電流を測定する際、
高電圧側から表示パネルに流れ込む流入電流と、低電圧側に向けて表示パネルから流れ出す流出電流を同時に測定し、
得られた両方の測定結果を用いてパネル電流の値を求めることを特徴とするパネル電流測定方法。
【請求項２】
請求項１に記載のパネル電流測定方法において、
パネル電流の値を求める場合に、流入電流の測定結果と、流出電流の測定結果の加算処理を行うことを特徴とするパネル電流測定方法。
【請求項３】
請求項２に記載のパネル電流測定方法において、
前記流入電流の測定結果と、流出電流の測定結果の加算処理は、重み付け加算であることを特徴とするパネル電流測定方法。
【請求項４】
アクティブマトリックス型の有機ＥＬ表示パネルにおけるパネル電流測定装置であって、
高電圧電源から前記表示パネルに流れ込む流入電流を測定する流入電流測定手段と、
低電圧電源に向けて表示パネルから流れ出す流出電流を測定する流出電流測定手段と、
同時に測定された流入電流と流出電流を加算する加算手段と、
を含み、
加算手段で得られる加算結果に基づいて、パネル電流を測定することを特徴とするパネル電流測定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリックス型有機ＥＬ表示パネルにおけるパネル電流測定に関する。
【背景技術】
【０００２】
図１に、アクティブ型の有機ＥＬ表示装置における１画素分の回路（画素回路）の基本的な構成を示す。
【０００３】
水平方向に伸びるゲートライン（Ｇａｔｅ）をハイレベルにして、選択ＴＦＴ２をオンし、その状態で垂直方向に伸びるデータライン（Ｄａｔａ）に表示輝度に応じたデータ信号電圧を載せることで、データ信号電圧が保持容量Ｃに蓄積される。保持容量に蓄積されたデータ信号電圧は駆動ＴＦＴ１のゲートに印加されるため、駆動ＴＦＴ１がデータ信号電圧に応じた駆動電流を有機ＥＬ素子に供給して、有機ＥＬ素子が発光する。ここで、ＰＶｄｄは、パネルの高電圧側電源、ＣＶはパネルの低電圧側電源である。
【０００４】
図２には、表示パネルの構成と入力信号を示す。このように、表示パネルには、画素部がマトリックス状に配置される。まず、ゲートドライバがゲートラインをハイレベルとし、ソースドライバが選択されている水平ラインの画素のデータ信号電圧をデータラインに供給する。次にゲートラインをローレベルに戻す。これによって、各画素部においてデータ信号電圧が記憶され、次のフレームまで各画素においてその画素のデータ信号電圧に応じた表示が行われる。
【０００５】
ソースドライバには、画像データ信号、水平同期信号、ドットクロック、その他駆動信号が供給され、ゲートドライバには水平同期信号、垂直同期信号、その他の駆動信号が供給される。
【０００６】
ここで、有機ＥＬ素子の発光量と駆動電流はほぼ比例関係にある。通常、駆動ＴＦＴ１のゲート−ＰＶｄｄ間には、画像の黒レベル付近でドレイン電流が流れ始めるような電圧（Ｖｔｈ）を与える。また、データ信号電圧の振幅としては、白レベル付近で所定の輝度となるような振幅を与える。
【０００７】
図３は、駆動ＴＦＴ１の入力信号電圧（データラインＤａｔａの電圧）に対する有機ＥＬ素子に流れる電流（ＣＶ電流）の関係を示している。なお、上述のようにＣＶ電流が有機ＥＬ素子の発光輝度に対応する。そして、黒レベル電圧として、Ｖｂを与え、白レベル電圧として、Ｖｗを与えるように、データ信号電圧を決定することで、有機ＥＬ素子における適切な階調制御を行うことができる。
【０００８】
画素をあるデータ信号電圧でドライブした時の電流は、駆動ＴＦＴ１のＶｔｈおよびＶ−Ｉカーブの傾き（μ）等の特性に依存しているので、パネル内の駆動ＴＦＴ１のＶｔｈやμ等の特性がばらつくと、輝度ムラとなる。この輝度ムラを補正するには、画素毎に同じ画像データ信号に対して同じ輝度が出るようなデータ信号電圧を入力する必要がある。そのため、パネルの１画素または所定の複数画素をいくつかの信号レベルで点灯し、各々の信号レベルでのパネル電流をもとに、ＴＦＴのＶ−Ｉカーブを求めることが行われている（特許文献１，２参照）。
【０００９】
【特許文献１】特開２００４−２６４７９３号公報
【特許文献２】特開２００５−２８４１７２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
１画素あたりの電流値は、使用する有機ＥＬ素子の効率や画素密度にもよるが、現状では通常使用するレベルで明るく光らせた時でも数μＡ以下であり、特に黒に近い部分の電流値のばらつきを求める場合には１μＡ以下の電流を測定する必要がある。この場合、パネル外部から飛び込むノイズや、パネル内部の駆動系回路からＣＶやＰＶｄｄ電源に流れ込むノイズなどが測定精度を落とす要因となる。
【課題を解決するための手段】
【００１１】
本発明は、アクティブマトリックス型有機ＥＬ表示パネルにおけるパネル電流測定方法であって、１画素または複数画素を点灯した時に表示パネルに流れる電流を測定する際、
高電圧側から表示パネルに流れ込む流入電流と、低電圧側に向けて表示パネルから流れ出す流出電流を同時に測定し、得られた両方の測定結果を用いてパネル電流の値を求めることを特徴とする。
【００１２】
また、パネル電流の値を求める場合に、流入電流の測定結果と、流出電流の測定結果の加算処理を行うことが好適である。
【００１３】
また、前記流入電流の測定結果と、流出電流の測定結果の加算処理は、重み付け加算であることが好適である。
【００１４】
また、本発明は、アクティブマトリックス型の有機ＥＬ表示パネルにおけるパネル電流測定装置であって、高電圧電源から前記表示パネル流れ込む流入電流を測定する流入電流測定手段と、低電圧電源に向けて表示パネルから流れ出す流出電流を測定する流出電流測定手段と、同時に測定された流入電流と流出電流を加算する加算手段と、を含み、加算手段で得られる加算結果に基づいて、パネル電流を測定することを特徴とする。
【発明の効果】
【００１５】
表示パネルへの流入電流と流出電流を加算して、画素に流れる電流を測定するため，ノイズの影響を低減することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施形態について、図面に基づいて説明する。
【００１７】
「原理の説明」
図４は、外部から商用電源のハム等のノイズが飛び込む様子を表している。ＰＶｄｄ電源ラインや有機ＥＬ素子のカソードはパネル全面にわたって配置されているので、外部のノイズを拾いやすく、これらのノイズは図５のようにパネルの各電流に重畳される。まず、有機ＥＬ素子に流れる電流は、駆動ＴＦＴ１のゲート電圧によって決定されるため、基本的に電源電圧にはよらない。従って、１画素の電流ｉＰｉｘは図５に示されるように、点灯開始時間時間ｔ０からデータ信号に応じた電流が流れる。一方、商用電源からの同様のノイズｉ１，ｉ２がＰＶｄｄ、ＣＶに入り込み、ＰＶｄｄラインおよびＣＶラインには逆相で現れる。従って、ｉＰＶｄｄと、ｉＣＶを加算することで、図６に示すように、ノイズが相殺され、２ｉＰｉｘが得られる。
【００１８】
また、パネル内部で使用している駆動信号のノイズが画素電流に重畳されるという問題もある。例えば、ＧａｔｅラインとＰＶｄｄおよびＣＶの間には図７に示すような浮遊容量があり、この容量を通して電圧源であるＧａｔｅ信号の微分波形がＰＶｄｄラインおよびＣＶラインに現れる。これらのノイズ成分は、画素電流のような微小電流を測定する場合にはＳ／Ｎ比を低下させる要因となる。
【００１９】
Ｇａｔｅラインの抵抗分と上記の浮遊容量を考慮し、点灯する画素のある水平ラインに関しての等価回路を描くと図８のようになり、これをさらに簡略化すれば図９のように描ける。この図に示すように、ＰＶｄｄとＣＶのラインには、Ｇａｔｅ信号の微分された成分が逆相で現れる。従って、この場合にも、ｉＰＶｄｄと、ｉＣＶを加算することで、図１０に示すように、ノイズが相殺され、２ｉＰｉｘが得られる。
【００２０】
このように、ＰＶｄｄ電流およびＣＶ電流に重畳されるノイズは、発生要因が内部か外部かによらず逆相となっている。従って、図６および図１０に示すように、ＣＶ電流測定値ｉＣＶとＰＶｄｄ電流ｉＰＶｄｄの測定値を加算することによって低減することができる。このため、ｉＣＶとｉＰＶｄｄの加算結果を利用して画素電流を求めることでノイズの影響を低減し、電流測定をより正確に行うことができ、表示素子に発生する輝度不均一性を正確に把握することができる。
【００２１】
ここで、ａとｂを定数として、ＣＶ端子とＰＶｄｄ端子に現れるノイズ電流成分をそれぞれ、ａ×Ｎ、ｂ×Ｎとすれば、ｉＣＶ、ｉＰＶｄｄは、
ｉＣＶ＝ｉＰｉｘ−ａ×Ｎ
ｉＰＶｄｄ＝ｉＰｉｘ＋ｂ×Ｎ
と表すことができる。
【００２２】
従って、ノイズ成分をキャンセルするためには以下の演算を行えばよい。
ｂ×ｉＣＶ＋ａ×ｉＰＶｄｄ＝ｂ×ｉＰｉｘ−ａｂ×Ｎ＋ａ×ｉＰｉｘ＋ａｂ×Ｎ
＝（ａ＋ｂ）×ｉＰｉｘ
【００２３】
定数ａ、ｂの最適な値は、パネル内部の配線の抵抗成分、浮遊容量、ＰＶｄｄラインとカソードの構成、最も低減したいノイズの成分などによってかわる。
【００２４】
図６および図１０は図５および図９においてＣ１＝Ｃ２である場合を示し、ａ＝ｂとしている。実際には、Ｃ１≠Ｃ２でありノイズの微分波形が異なるので、単純な加算演算でノイズを完全にキャンセルすることはできないが低減することは可能である。また、ｉＣＶとｉＰＶｄｄそれぞれに独立なランダムノイズが重畳されている場合もノイズの低減効果がある。例えば、ｉＣＶとｉＰＶｄｄを１：１で加算した場合にはｉＰｉｘ成分は２倍に、ノイズ成分は√２倍になるので、理論上Ｓ／Ｎ比が３ｄＢ向上する。
【００２５】
また、ノイズを強制的に印加するなどして、定数ａ，ｂを検出することもでき、ａ，ｂが求められた場合には、重み付け加算して（ａ＋ｂ）×ｉＰｉｘを求めることが好適である。
【００２６】
図１１は、ＣＶ電流測定値とＰＶｄｄ電流測定値を加算する回路を備えた画素電流測定回路の一例である。
【００２７】
信号発生回路１０は、ＣＰＵ１２の指令に従って１画素毎に点灯し、電流を測定するための画像データと制御信号を発生する。パネル１４のＣＶ端子は抵抗Ｒ１を介してＯＰアンプ１の−入力端子に接続されている。また、＋入力端子にはＣＶ電圧が入力され、出力は抵抗Ｒ３を介して負帰還されているため、ＯＰアンプ１の出力端子には、（ＣＶ電圧−ｉＣＶ×Ｒ３）の電圧が出力される。また、パネル１４のＰＶｄｄ端子は、抵抗Ｒ２を介してＯＰアンプ２の−入力端子に接続されている。また、＋入力端子にはＰＶｄｄ電圧が入力され、出力は抵抗Ｒ４を介して負帰還されているため、ＯＰアンプ２の出力端子には、（ＰＶｄｄ電圧＋ｉＰＶｄｄ×Ｒ４）の電圧が出力される。
【００２８】
抵抗Ｒ１とＲ２はなくても良いが、挿入することにより画素電流ｉＰｉｘに対する直流ゲインに影響を与えることなく、電圧源であるノイズに対する回路のゲインを小さくすることができる。ただし、パネル内部の容量（図９のＣ１、Ｃ２など）の影響により、これらの抵抗値が大きいほどｉＰｉｘに対応する出力の応答が遅くなるので注意が必要である。また、これらの抵抗により、パネルのＣＶおよびＰＶｄｄ端子の電圧はそれぞれ（ＣＶ電圧＋ｉＣＶｉ×Ｒ１）と（ＰＶｄｄ電圧−ＰＶｄｄ×Ｒ２）となるので、これらの電圧変化が測定結果に影響のない範囲で抵抗値を決定する必要がある。
【００２９】
ＯＰアンプ１とＯＰアンプ２の出力端子は、それぞれ抵抗Ｒ５，Ｒ６を介し、ＯＰアンプ３の−，＋入力端子に接続されている。従って、ＯＰアンプ１とＯＰアンプ２の出力は、ＯＰアンプ３で差動増幅され、次式で表される電圧（Ｖａｄｉｎ）が得られ、これがＡ／Ｄコンバータ１６に入力される。
【数１】
2008098057.tif 000003
ここで、ＯＰアンプ３は抵抗Ｒ７を介し負帰還されており、またＯＰアンプ３の＋入力端子には、基準電圧Vrが抵抗Ｒ８を介して供給されている。基準電圧Ｖｒは、後段のＡ／Ｄコンバータに入力するために最適なオフセット電圧となるように設定する。
【００３０】
ここで、Ｒ５＝Ｒ６、Ｒ７＝Ｒ８とすれば、ＯＰアンプ３の出力にはＯＰアンプ１とＯＰアンプ２の出力の差分に比例した電圧が出るので、ＶａｄｉｎはｉＣＶとｉＰＶｄｄをＲ３：Ｒ４の比で加算した値に｛（ＰＶｄｄ−ＣＶ）・Ｒ７／Ｒ５−Ｖｒ｝のＤＣオフセットを加算した電圧となる。
すなわち、基準電圧Ｖｒを適切な値に設定することによって、Ａ／Ｄコンバータ１６に入力される電圧のＤＣオフセット値を適切な電圧（例えば、０V）に設定することができ、Ａ／Ｄコンバータ１６から、（Ｒ３×ｉＣＶ＋Ｒ４×ｉＰＶｄｄ）Ｒ７／Ｒ５の電圧に対応するコードが得られるが、抵抗Ｒ３、Ｒ４の値をノイズの比率に応じて設定できていれば、ノイズが除去されて、駆動電流の（Ｒ３＋Ｒ４）Ｒ７／Ｒ５倍の電圧に対応するコードが得られる。
【００３１】
そして、１画素ずつ点灯して、各画素の電流量を検出し、この検出値またはこの検出値に基づく補償値をメモリ１８に記憶する。実際の表示の際には、メモリ１８に記憶されている値に基づき、各画素に供給するデータ信号を補正して、画素毎のばらつきを補償して、適切な表示が行われる。
【図面の簡単な説明】
【００３２】
【図１】画素回路の構成を示す図である。
【図２】表示パネルの構成を示す図である。
【図３】データ電圧とＣＶ電流の関係を示す図である。
【図４】表示パネルにノイズが入る状況を説明する図である。
【図５】外部からのノイズの状況を説明する図である。
【図６】２つの電流ｉＰＶｄｄ、ｉＣＶの加算を説明する図である。
【図７】内部回路の浮遊容量を説明する図である。
【図８】１画素電流を流した場合の表示パネルについての等価回路を示す図である。
【図９】内部回路からのノイズの状況を説明する図である。
【図１０】２つの電流ｉＰＶｄｄ、ｉＣＶの加算を説明する図である。
【図１１】実施形態の測定回路の構成を示す図である。
【符号の説明】
【００３３】
１０  信号発生回路、１２  ＣＰＵ、１４  表示パネル、１６  Ａ／Ｄコンバータ、１８  メモリ。
【図１】
2008098057.tif 000004
【図２】
2008098057.tif 000005
【図３】
2008098057.tif 000006
【図４】
2008098057.tif 000007
【図５】
2008098057.tif 000008
【図６】
2008098057.tif 000009
【図７】
2008098057.tif 000010
【図８】
2008098057.tif 000011
【図９】
2008098057.tif 000012
【図１０】
2008098057.tif 000013
【図１１】
2008098057.tif 000014