(57)【要約】【課題】  高力率形スイッチング電源装置（PFC）において、昇圧チョークを小型化・低コスト化し、且つ、電流によって発生する装置の損失低減を達成する。【解決手段】  本発明は、交流電源を入力とし、直流電圧を出力するコンバータであり、高域阻止フィルタを介して上記交流電源に電流検出素子と昇圧チョークを直列接続し、昇圧動作を行なうように構成した２つのスイッチ素子を有し、上記直流電圧出力の正負極に平滑用コンデンサを接続し、上記スイッチ素子がオフの時に上記昇圧チョークの電流を整流するように構成した、２つの整流ダイオードと上記平滑用コンデンサからなる整流回路をが有し、上記高域阻止フィルタを介して交流電源の電流波形が正弦波状になるように上記２つのスイッチ素子が制御されるスイッチング電源装置において、上記昇圧チョークの励磁がリセットされた後にオンが始まるように制御することを特徴とする。【選択図】図１
2008125312.tif 000002
【特許請求の範囲】
【請求項１】
交流電源を入力とし、直流電圧を出力するコンバータであり、高域阻止フィルタを介して上記交流電源に電流検出素子と昇圧チョークを直列接続し、昇圧動作を行なうように構成した２つのスイッチ素子を有し、上記直流電圧出力の正負極に平滑用コンデンサを接続し、上記スイッチ素子がオフの時に上記昇圧チョークの電流を整流するように構成した、２つの整流ダイオードと上記平滑用コンデンサからなる整流回路をが有し、上記高域阻止フィルタを介して交流電源の電流波形が正弦波状になるように上記２つのスイッチ素子が制御されるスイッチング電源装置において、上記昇圧チョークの励磁がリセットされた後にオンが始まるように制御することを特徴とするスイッチング電源装置。
【請求項２】
負極側を共通接続した２つのスイッチ素子により昇圧動作を行なう請求項１に記載のスイッチング電源装置。
【請求項３】
２つのスイッチ素子を直列接続した構成により昇圧動作を行なう請求項１に記載のスイッチング電源装置。
【請求項４】
上記昇圧チョークは電圧を検出する巻線を備え、上記昇圧チョークの励磁がリセットされたタイミングを上記交流電源の電圧が正負の期間に渡って検出する請求項１〜３のいずれか１のは請求項に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は交流電源を入力とする高力率形スイッチング電源装置（以下PFC）の改善に関するものである。
【背景技術】
【０００２】
従来のPFCとして図２、図3に示すような回路方式がある。
【０００３】
図２は１石式の電流臨界モードPFCで、図３はスイッチ素子を横に２つ配置した電流連続モードPFCである。
【０００４】
図２の電流臨界モードPFCの利点は、図３の電流連続モードPFCと比較して昇圧チョークのL値を小さくすることできることである。また、図３の電流連続モードPFCの利点は、入力にダイオードブリッジが無いため、図２と比較してダイオードのVF１個分だけ電流による損失を小さくすることができることである。そのため、電流の小さい小容量の装置では昇圧チョークが小型化・低コスト化できる図２の電流臨界モードPFCを採用し、電流の大きい大容量の装置では電流によって発生する損失を低減できる図３の電流連続モードPFCを採用するのが一般的である。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
大きな出力容量で装置の小型化・低コスト化と高い効率を実現するには、これらの回路方式においてそれぞれ問題がある。図２の電流臨界モードPFCで大きな電力を出力する場合、導通損による効率の低下という問題がある。図３の電流連続モードPFCで昇圧チョークを小型化するためにはスイッチング周波数を上げる必要があり、スイッチング損による効率の低下という問題がある。
【０００６】
本発明は上記課題を鑑みてなされたものであり、昇圧チョークに電圧検出用の巻線を追加することによって電流臨界モードを達成できるスイッチング電源装置を提供することを目的とするものである。
【課題を解決するための手段】
【０００７】
上記した目的を達成するため、本発明は、交流電源を入力とし、直流電圧を出力するコンバータであり、高域阻止フィルタを介して上記交流電源に電流検出素子と昇圧チョークを直列接続し、昇圧動作を行なうように構成した２つのスイッチ素子を有し、上記直流電圧出力の正負極に平滑用コンデンサを接続し、上記スイッチ素子がオフの時に上記昇圧チョークの電流を整流するように構成した、２つの整流ダイオードと上記平滑用コンデンサからなる整流回路をが有し、上記高域阻止フィルタを介して交流電源の電流波形が正弦波状になるように上記２つのスイッチ素子が制御されるスイッチング電源装置において、上記昇圧チョークの励磁がリセットされた後にオンが始まるように制御することを特徴とする。
【０００８】
そして、負極側を共通接続した２つのスイッチ素子により昇圧動作を行なってもよく、また、２つのスイッチ素子を直列接続した構成により昇圧動作を行なってもよく、さらに、上記昇圧チョークは電圧を検出する巻線を備え、上記昇圧チョークの励磁がリセットされたタイミングを上記交流電源の電圧が正負の期間に渡って検出してもよい。
【発明の効果】
【０００９】
本発明によれば、昇圧チョークの小型化・低コスト化を達成し、且つ、電流によって発生する損失を低減できる。
【発明を実施するための最良の形態】
【００１０】
図１に本発明を実施するための回路図を示す。
【００１１】
交流電源を入力とし、直流電圧を出力するコンバータの構成となっている。交流電源１は高域阻止フィルタ２を介し、一端は、電流検出素子３と昇圧チョーク４に接続される。昇圧チョーク４はスイッチ素子５の正極側と整流ダイオード６のアノードに接続され、カソードは直流出力に接続された平滑用コンデンサ７の正極に接続される。上記スイッチ素子５の負極側はもう一方のスイッチ素子５の負極側と上記平滑用コンデンサ７の負極に接続される。上記高域阻止フィルタ２のもう一端は、もう一方のスイッチ素子５の正極側ともう一方の整流ダイオード６のアノードに接続され、カソードは直流出力に接続された平滑用コンデンサ７の正極に接続される。上記直流出力に接続された平滑用コンデンサ７には電気的負荷８が接続される。
【００１２】
直流出力電圧を誤差増幅器９によって基準電圧Vref１８との電圧の誤差分を増幅・積分し、乗算器１０によって入力電圧の全波整流信号との乗算を行ない電流基準信号Irefを出力する。このIrefと、電流検出素子３によって検出した入力電流の全波整流信号をコンパレータ１２によって比較しRSラッチ回路１４のリセット信号とする。
【００１３】
また、オンするタイミングは昇圧チョーク４の電圧検出巻線により検出する。交流電源１の電圧極性の正負を検出し、正負の期間ごとに電圧検出巻線の電圧を分けて検出することで昇圧チョーク４の励磁のリセットを検出し、RSラッチ回路１４のセット信号とする。
【００１４】
本発明においてスイッチ素子の配置を縦に直列接続したアームを構成する回路図を図６に示す。交流電源１が正の期間はアームの下側のスイッチ素子５をオンし、交流電源１が負の期間はアームの上側のスイッチ素子５をオンさせる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施の形態に係るスイッチング電源装置において、昇圧チョークの小型化・低コスト化と装置全体の損失低減を達成する回路図である。
【図２】従来の１石式の電流臨界モードPFCの回路図である。
【図３】従来のスイッチ素子を横に２つ配置した電流連続モードPFCの回路図である。
【図４】図１、２の電流臨界モードPFCの電流波形を示す図である。
【図５】図３の電流連続モードPFCの昇圧チョークの電流波形を示す図である。
【図６】本発明の別の実施の形態に係るスイッチング電源装置において、スイッチ素子の配置を縦に直列接続した回路図である。
【符号の説明】
【００１６】
１  交流電源
２  高域阻止フィルタ
３  電流検出素子
４  昇圧チョーク
５  スイッチ素子
６  整流ダイオード
７  平滑用コンデンサ
８  電気的負荷
９  誤差増幅器
１０  乗算回路
１１  絶対値演算回路
１２  コンパレータ
１３  NOT論理回路
１４  RSラッチ回路
１５  OR論理回路
１６  AND論理回路
１７  差動増幅器
１８  基準電圧Vref
１９  タイマー回路
２０  ディレイ遅延回路
２１  閾値を設定する為のVｔｈの電圧源
２２  閾値を設定する為の−Vｔｈの電圧源
２３  ブリッジダイオード
２４  電流検出抵抗
２５  のこぎり波発振器
【図１】
2008125312.tif 000003
【図２】
2008125312.tif 000004
【図３】
2008125312.tif 000005
【図４】
2008125312.tif 000006
【図５】
2008125312.tif 000007
【図６】
2008125312.tif 000008