(57)【要約】【課題】信号伝達の高速化及び消費電力の低減を図ることができる表示装置及びその駆動方法を提供する【解決手段】表示コントローラ１、ソースドライバ２及び液晶パネル３を設け、表示コントローラ１とソースドライバ２との間には、２対の配線４ａ及び４ｂ並びに５ａ及び５ｂを設ける。表示コントローラ１には画像データ用Ｖ−Ｉ変換回路８及びモードレジスタ１０を設け、ソースドライバ２には画像データ用Ｉ−Ｖ変換回路２１を設ける。画像データ用Ｖ−Ｉ変換回路８は画像データに基づいて１対の配線４ａ及び４ｂのいずれか一方を接地電極に接続し、他方を浮遊状態とする。画像データ用Ｉ−Ｖ変換回路２１は、配線４ａ及び４ｂのうち、接地電極に接続されている配線に電流を流して、画像データを１対の相補の電流信号に変換して受信する。また、モードレジスタ１０からの制御信号により、画像データが伝送されていないときは、電流信号を停止する。【選択図】図１
2008090315.tif 000002
【特許請求の範囲】
【請求項１】
画像データ用配線と、この画像データ用配線の一端に接続された表示コントローラと、前記画像データ用配線の他端に接続され前記画像データ用配線に送出される画像データに基づいて駆動信号を生成するソースドライバと、前記駆動信号に基づいて画像を表示する表示パネルと、を有し、前記表示コントローラは、画像の表示モードに応じて前記画像データの周波数を調整するものであり、前記表示コントローラは、画像の表示モードに応じて制御信号を出力するモードレジスタと、前記画像データを前記制御信号に基づいて調整された周波数で順次出力すると共に前記画像の表示モードを示すレシーバ制御信号を出力するタイミングコントロール回路と、を有し、前記ソースドライバは、前記レシーバ制御信号が示す前記画像の表示モードに基づいて駆動信号を生成し、前記画像データ用配線は１対又は複数対設けられており、前記表示コントローラは、画像データに基づいて前記画像データ用配線の各対のいずれか一方を基準電位端子に接続し他方を浮遊状態とする画像データスイッチングコントロール回路を有し、前記ソースドライバは前記画像データ用配線のうち前記基準電位端子に接続された配線に電流を流すことにより前記画像データに基づいた１対又は複数対の相補の電流信号を生成し、これらの電流信号に基づいて駆動信号を生成し、前記レシーバ制御信号が示す前記画像の表示モードに応じて前記画像データ用配線に流す電流の大きさを制御するものであることを特徴とする表示装置。
【請求項２】
画像データに基づいて１対又は複数対の画像データ用配線の各対のいずれか一方を基準電位端子に接続して電流を流すと共に他方を浮遊状態とすることにより前記画像データに基づいた１対又は複数対の相補の電流信号を生成するか、又は、前記画像データ用配線のいずれの配線にも電流を流さない工程と、前記電流信号に基づいて駆動信号を生成する工程と、この駆動信号に基づいて画像を表示する工程と、を有することを特徴とする表示装置の駆動方法。
【請求項３】
クロック信号に基づいて１対のクロック信号用配線のいずれか一方を基準電位端子に接続して電流を流すと共に他方を浮遊状態とすることにより前記クロック信号に基づいた１対の相補の電流信号を生成し、画像データに基づいて１対又は複数対の画像データ用配線の各対のいずれか一方を基準電位端子に接続して電流を流すと共に他方を浮遊状態とすることにより前記画像データに基づいた１対又は複数対の相補の電流信号を生成するか、又は、前記クロック信号用配線及び画像データ用配線のいずれの配線にも電流を流さない工程と、前記電流信号に基づいて駆動信号を生成する工程と、この駆動信号に基づいて画像を表示する工程と、を有することを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は信号伝送手段として電流を使用するマトリクス型表示装置及びその駆動方法に関し、特に、消費電力の低減を図った表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
液晶表示装置及びプラズマディスプレイパネル（以下、ＰＤＰともいう）等のマトリクス型表示装置においては、画像データを順次出力する表示コントローラと、この表示コントローラから出力された画像データに基づいて表示パネルを駆動する駆動信号を生成するソースドライバと、この駆動信号により画像を表示する表示パネルとが設けられている。
【０００３】
従来、このような表示装置においては、表示コントローラとソースドライバとの間の信号の伝送は、電源電位及び接地電位の２値からなる電圧信号により行われていた。しかしながら、電圧信号を高速化しようとすると、伝送路の寄生容量により遅延が生じるため、電圧信号の高速化には限界がある。
【０００４】
そこで、本出願人は、電流により信号を伝送する技術を開発し、特許文献１において開示した。この技術により、伝送路の寄生容量の影響を抑制し、信号の高速化を図ることができる。また、この特許文献１において、送信部に電源を設けず、受信部に電源を設ける技術も開示した。これにより、受信部の個数が変化しても、送信部の仕様を変更する必要がなく、送信部の設計が容易になる。
【０００５】
具体的には、送信部と受信部との間に信号を伝送する１対の配線を設け、送信部において、送信したい信号に基づいて、前記配線の一方を接地電極に接続し、他方を浮遊状態（高インピーダンス状態）にする。これにより、受信部に設けられた電源から接地電極に接続されている配線に電流が流れ、他方の配線には電流が流れない。この結果、前記１対の配線により相補的な信号を伝送することができる。本出願人は、この伝送方式をＣＭＡＤＳ（Current Mode Advanced Differential Signaling：差動電流転送）と命名した。
【０００６】
図１５は、このＣＭＡＤＳを適用した従来の液晶表示装置を示すブロック図である。図１５に示すように、この従来の液晶表示装置においては、表示コントローラ１０１、ソースドライバ１０２及び液晶パネル１０３が設けられている。また、表示コントローラ１０１とソースドライバ１０２との間には、２対の配線１０４ａ及び１０４ｂ並びに１０５ａ及び１０５ｂが設けられている。
【０００７】
表示コントローラ１０１は外部からデジタルの２値電圧信号である画像データが入力され、この画像データを１ライン分ずつ出力するものである。表示コントローラ１０１においては、表示データメモリ１０６、タイミングコントロール回路１０７、画像データ用Ｖ−Ｉ変換回路１０８及びクロック信号用Ｖ−Ｉ変換回路１０９が設けられている。表示データメモリ１０６は、外部から画像データが入力され、１画面分の画像データを保持するものである。タイミングコントロール回路１０７は、表示データメモリ１０６から１ライン分の画像データを読み出すと共に、クロック信号用Ｖ−Ｉ変換回路１０９に対してクロック信号を出力し、このクロック信号に同期して前記１ライン分の画像データを画像データ用Ｖ−Ｉ変換回路１０８に対して順次出力するものである。画像データ用Ｖ−Ｉ変換回路１０８は１対の配線１０４ａ及び１０４ｂの一端に接続されており、画像データに基づいて配線１０４ａ及び１０４ｂのいずれか一方を接地電極に接続し、他方を浮遊状態とするものである。クロック信号用Ｖ−Ｉ変換回路１０９は１対の配線１０５ａ及び１０５ｂの一端に接続されており、クロック信号に基づいて１対の配線１０５ａ及び１０５ｂのいずれか一方を接地電極に接続し、他方を浮遊状態とするものである。
【０００８】
また、ソースドライバ１０２には、画像データ用Ｉ−Ｖ変換回路１２１、クロック信号用Ｉ−Ｖ変換回路１２２、シフトレジスタ１２３、データラッチ回路１２４、階調選択回路１２５及び出力回路１２６が設けられている。画像データ用Ｉ−Ｖ変換回路１２１は、１対の配線１０４ａ及び１０４ｂの他端に接続されており、画像データ用Ｖ−Ｉ変換回路１０８が配線１０４ａ又は１０４ｂを接地電極に接続すると、この接地電極に接続された配線に電流を流し、１対の配線１０４ａ及び１０４ｂに相補的な電流信号を発生させ、これにより、画像データ用Ｖ−Ｉ変換回路１０８から画像データを電流信号として受信するものである。そして、この電流信号に基づいて、画像データを２値電圧信号に再変換し、データラッチ回路１２４に対して出力するものである。クロック信号用Ｉ−Ｖ変換回路１２２は、１対の配線１０５ａ及び１０５ｂの他端に接続されており、クロック信号用Ｖ−Ｉ変換回路１０９が配線１０５ａ又は１０５ｂを接地電極に接続すると、この接地電極に接続された配線に電流を流し、１対の配線１０５ａ及び１０５ｂに相補的な電流信号を発生させ、これにより、クロック信号用Ｖ−Ｉ変換回路１０９からクロック信号を電流信号として受信するものである。そして、この電流信号に基づいて、クロック信号を２値電圧信号に再変換し、シフトレジスタ１２３に対して出力するものである。
【０００９】
シフトレジスタ１２３は、クロック信号が入力されて、複数の出力端子からパルス信号を順次データラッチ回路１２４に対して出力するものである。データラッチ回路１２４はこのパルス信号に同期して複数の画像データを取り込み、この複数の画像データを階調選択回路１２５に対して同時に出力するものである。階調選択回路１２５はＤＡコンバータであり、データラッチ回路１２４の出力信号をデジタル−アナログ変換（Ｄ／Ａ変換）してアナログの電圧信号である階調信号を出力回路１２６に対して出力するものである。この階調信号の電圧は、液晶パネル１０３の各画素に印加する電圧となっている。出力回路１２６は、この階調信号を電流増幅して駆動信号を生成し、液晶パネル１０３の各画素に対して出力するものである。
【００１０】
更に、液晶パネル１０３においては、対向して配列された２枚の透明基板（図示せず）と、この透明基板間に挟持された液晶層（図示せず）と、２枚の透明基板の後方に配置されたバックライト（図示せず）とが設けられている。また、液晶パネル１０３においては、マトリクス状に画素（図示せず）が配列されている。
【００１１】
次に、この従来の液晶表示装置の動作について説明する。先ず、表示データメモリ１０６に２値の電圧信号である画像データが入力され、１画面分保持される。そして、タイミングコントロール回路１０７が表示データメモリ１０６から１ライン分の画像データを読み出すと共に、２値の電圧信号であるクロック信号をクロック信号用Ｖ−Ｉ変換回路１０９に対して出力する。また、タイミングコントロール回路１０７は、このクロック信号に同期して画像データを画像データ用Ｖ−Ｉ変換回路１０８に対して順次出力する。
【００１２】
次に、画像データ用Ｖ−Ｉ変換回路１０８が、画像データに基づいて、１対の配線１０４ａ及び１０４ｂのうち一方を接地電極に接続すると共に、他方を浮遊状態とする。例えば、画像データがハイのとき、配線１０４ａを接地電極に接続し、配線１０４ｂを浮遊状態とし、画像データがロウのとき、配線１０４ａを浮遊状態とし、配線１０４ｂを接地電極に接続する。また、クロック信号用Ｖ−Ｉ変換回路１０９が、クロック信号に基づいて、１対の配線１０５ａ及び１０５ｂのうち一方を接地電極に接続すると共に、他方を浮遊状態とする。
【００１３】
これにより、画像データ用Ｉ−Ｖ変換回路１２１が、１対の配線１０４ａ及び１０４ｂのうち接地電極に接続されている配線に電流を流す。この電流は画像データ用Ｉ−Ｖ変換回路１２１から、配線１０４ａ又は１０４ｂを介して、接地電極に流れる。一方、浮遊状態にある配線には電流が流れない。この結果、電圧信号である画像データが相補的な１対の電流信号に変換され、１対の配線１０４ａ及び１０４ｂを介して、画像データ用Ｖ−Ｉ変換回路１０８から画像データ用Ｉ−Ｖ変換回路１２１に伝送される。そして、画像データ用Ｉ−Ｖ変換回路１２１は、この電流信号を２値電圧信号に再変換して画像データを再生成し、データラッチ回路１２４に対して出力する。
【００１４】
同様に、クロック信号用Ｉ−Ｖ変換回路１２２が、１対の配線１０５ａ及び１０５ｂのうち接地電極に接続されている配線に電流を流す。一方、浮遊状態にある配線には電流が流れない。この結果、電圧信号であるクロック信号が相補的な１対の電流信号に変換され、１対の配線１０５ａ及び１０５ｂを介して、クロック信号用Ｖ−Ｉ変換回路１０９からクロック信号用Ｉ−Ｖ変換回路１２２に伝送される。そして、クロック信号用Ｉ−Ｖ変換回路１２２は、この電流信号を２値電圧信号に再変換してクロック信号を再生成し、シフトレジスタ１２３に対して出力する。
【００１５】
そして、シフトレジスタ１２３がクロック信号用Ｉ−Ｖ変換回路１２２からクロック信号を取り込み、複数の出力端子からパルス信号を順次データラッチ回路１２４に対して出力する。そして、データラッチ回路１２４がこのパルス信号に同期して複数の画像データを画像データ用Ｉ−Ｖ変換回路１２１から取り込み、この複数の画像データを階調選択回路１２５に対して同時に出力する。次に、階調選択回路１２５がこの出力信号をＤ／Ａ変換してアナログの電圧信号である階調信号を生成し、出力回路１２６に対して出力する。次に、出力回路１２６が、この階調信号を電流増幅して駆動信号を生成し、液晶パネル１０３の各画素に印加する。
【００１６】
一方、液晶パネル１０３においては、バックライトが各画素に対して光を照射する。そして、各画素の液晶層が印加される駆動信号の電圧に応じて光の透過率を変化させ、液晶パネル１０３全体として画像を形成する。
【００１７】
【特許文献１】特開２００１−０５３５９８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかしながら、上述の従来の技術には、以下に示すような問題点がある。近時、特に携帯電話等の小型表示装置においては、減色モード等の画像データ量を節約する機能が標準的に搭載されている。これは、例えば２６万色の画像データを８色に減色することにより、画像データ量を１８ビットから３ビットに低減するものである。また、画像データを符号化して圧縮する技術も一般的に使用されつつある。
【００１９】
このように、画像データ量を低減する場合は、表示コントローラとソースドライバとの間の信号転送において、画像を表示するために必要なデータ以外は、ダミー転送を行っている。このとき、従来のように画像データを電圧信号により伝送する場合は、画像データ量を低減することにより、消費電力を低減することができる。しかしながら、上述のように画像データを電流信号により伝送する場合は、ダミー転送を行っている間も、表示コントローラとソースドライバとの間の配線に電流が流れ続けるため、消費電力を低減する効果が得られないという問題点がある。
【００２０】
本発明はかかる問題点に鑑みてなされたものであって、信号伝達の高速化及び消費電力の低減を図ることができる表示装置及びその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００２１】
本発明に係る表示装置は、画像データ用配線と、この画像データ用配線の一端に接続された表示コントローラと、前記画像データ用配線の他端に接続され前記画像データ用配線に送出される画像データに基づいて駆動信号を生成するソースドライバと、前記駆動信号に基づいて画像を表示する表示パネルと、を有し、前記表示コントローラは、画像の表示モードに応じて前記画像データの周波数を調整するものであり、前記表示コントローラは、画像の表示モードに応じて制御信号を出力するモードレジスタと、前記画像データを前記制御信号に基づいて調整された周波数で順次出力すると共に前記画像の表示モードを示すレシーバ制御信号を出力するタイミングコントロール回路と、を有し、前記ソースドライバは、前記レシーバ制御信号が示す前記画像の表示モードに基づいて駆動信号を生成し、前記画像データ用配線は１対又は複数対設けられており、前記表示コントローラは、画像データに基づいて前記画像データ用配線の各対のいずれか一方を基準電位端子に接続し他方を浮遊状態とする画像データスイッチングコントロール回路を有し、前記ソースドライバは前記画像データ用配線のうち前記基準電位端子に接続された配線に電流を流すことにより前記画像データに基づいた１対又は複数対の相補の電流信号を生成し、これらの電流信号に基づいて駆動信号を生成し、前記レシーバ制御信号が示す前記画像の表示モードに応じて前記画像データ用配線に流す電流の大きさを制御するものであることを特徴とする。
【００２２】
本発明においては、画像データに基づいた相補の電流信号を生成することにより、この電流信号が画像データ用配線を伝送する。これにより、画像データを高速で伝送することができる。また、前記表示コントローラが前記画像データに基づいて前記画像データ用配線の各対のいずれか一方を基準電位端子に接続し他方を浮遊状態としていないとき、即ち、画像データの出力が停止しているときは、画像データ用配線のいずれの配線にも電流を流さないことにより、消費電力を低減することができる。
【００２３】
また、前記表示装置は、１対のクロック信号用配線を有し、前記表示コントローラは前記クロック信号用配線の一端に接続され、クロック信号に基づいて前記１対のクロック信号用配線のいずれか一方を基準電位端子に接続し他方を浮遊状態とすることにより前記クロック信号を出力し、前記ソースドライバは前記クロック信号用配線の他端に接続され、前記表示コントローラがクロック信号出力中のときは前記１対のクロック信号用配線のうち前記基準電位端子に接続された配線に電流を流すことにより前記クロック信号に基づいた１対の相補の電流信号を生成し、前記表示コントローラがクロック信号停止中のときは前記クロック信号用配線のいずれの配線にも電流を流さないことが好ましい。
【００２４】
これにより、クロック信号に基づいた相補の電流信号を生成することにより、この電流信号がクロック信号用配線を伝送する。これにより、クロック信号を高速で伝送することができる。また、クロック信号の出力が停止しているときは、クロック信号用配線のいずれの配線にも電流を流さないことにより、消費電力を低減することができる。
【００２５】
更に、前記表示コントローラは、前記表示コントローラが画像データ出力中か画像データ出力停止中かを示すレシーバ制御信号を出力するタイミングコントロール回路と、前記タイミングコントロール回路から出力された画像データに基づいて前記画像データ用配線の各対のいずれか一方を基準電位端子に接続し他方を浮遊状態とする画像データスイッチング回路と、を有し、前記ソースドライバは、前記レシーバ制御信号が画像データ出力中を示す場合には前記１対又は複数対の画像データ用配線のうち前記基準電位端子に接続された配線に電流を流すことにより前記画像データに基づいた１対又は複数対の相補の電流信号を生成しこの電流信号に基づいて前記画像データを再生成し、前記レシーバ制御信号が画像データ出力停止中であることを示す場合には前記基準電位端子に接続された画像データ用配線に電流を流すことを停止してもよい。
【００２６】
又は、前記ソースドライバは、前記１対のクロック信号用配線のうち前記基準電位端子に接続された配線に電流を流すことにより前記クロック信号に基づいた１対の相補の電流信号を生成しこの電流信号に基づいて前記クロック信号を再生成するクロック信号変換回路と、このクロック信号変換回路が前記クロック信号に基づいた電流信号を生成しているか否かを検出するクロック信号停止検出回路と、を有し、前記検出結果によって前記表示コントローラがクロック信号出力中かクロック信号出力停止中かを判断してもよい。
【００２７】
又は、前記表示コントローラは、所定量の前記画像データを読み込みこの画像データを順次出力するタイミングコントロール回路と、このタイミングコントロール回路が１駆動タイミング前に読み込んだ所定量の画像データと現在読み込む所定量の画像データとを比較してその結果を前記タイミングコントロール回路に対して出力するデータ比較回路と、前記タイミングコントロール回路から出力された画像データに基づいて前記画像データ用配線の各対のいずれか一方を基準電位端子に接続し他方を浮遊状態とする画像データスイッチング回路と、を有し、前記タイミングコントロール回路は前記データ比較回路の比較結果に基づいて画像データ出力中か画像データ出力停止中かを示すレシーバ制御信号を出力し、前記ソースドライバは、前記レシーバ制御信号が画像データ出力中を示す場合には前記１対又は複数対の画像データ用配線のうち前記基準電位端子に接続された配線に電流を流すことにより前記画像データに基づいた１対又は複数対の相補の電流信号を生成しこの電流信号に基づいて前記画像データを再生成し、前記レシーバ制御信号が画像データ出力停止中であることを示す場合には前記基準電位端子に接続された画像データ用配線に電流を流すことを停止してもよい。
【００２８】
本発明においては、表示モードに応じて電流信号の周波数を調節することにより、画像データ量が少ない場合には電流信号の周波数を低くすることができる。
【００２９】
また、前記表示コントローラは、画像の表示モードに応じて制御信号を出力するモードレジスタと、前記画像データを前記制御信号に基づいて調整された周波数で順次出力すると共に前記画像の表示モードを示すレシーバ制御信号を出力するタイミングコントロール回路と、を有し、前記ソースドライバは、前記レシーバ制御信号が示す前記画像の表示モードに基づいて駆動信号を生成してもよい。更に、前記画像データ用配線は１対又は複数対設けられており、前記表示コントローラは、画像データに基づいて前記画像データ用配線の各対のいずれか一方を基準電位端子に接続し他方を浮遊状態とする画像データスイッチングコントロール回路を有し、前記ソースドライバは前記画像データ用配線のうち前記基準電位端子に接続された配線に電流を流すことにより前記画像データに基づいた１対又は複数対の相補の電流信号を生成し、これらの電流信号に基づいて駆動信号を生成し、前記レシーバ制御信号が示す前記画像の表示モードに応じて前記画像データ用配線に流す電流の大きさを制御するものであってもよい。これにより、画像データが少ない減色モード等の表示モードにおいては、電流信号を伝送するために必要な電流値が低減するため、この電流値を低くすることができる。この結果、消費電力を抑制することができる。
【００３０】
また、前記表示パネルが液晶表示パネルであってもよく、プラズマディスプレイパネルであってもよく、有機ＥＬ（Electro Luminescence：エレクトロルミネセンス）表示パネルであってもよい。
【００３１】
本発明に係る表示装置の駆動方法は、画像データに基づいて１対又は複数対の画像データ用配線の各対のいずれか一方を基準電位端子に接続して電流を流すと共に他方を浮遊状態とすることにより前記画像データに基づいた１対又は複数対の相補の電流信号を生成するか、又は、前記画像データ用配線のいずれの配線にも電流を流さない工程と、前記電流信号に基づいて駆動信号を生成する工程と、この駆動信号に基づいて画像を表示する工程と、を有することを特徴とする。
【００３２】
本発明に係る他の表示装置の駆動方法は、クロック信号に基づいて１対のクロック信号用配線のいずれか一方を基準電位端子に接続して電流を流すと共に他方を浮遊状態とすることにより前記クロック信号に基づいた１対の相補の電流信号を生成し、画像データに基づいて１対又は複数対の画像データ用配線の各対のいずれか一方を基準電位端子に接続して電流を流すと共に他方を浮遊状態とすることにより前記画像データに基づいた１対又は複数対の相補の電流信号を生成するか、又は、前記クロック信号用配線及び画像データ用配線のいずれの配線にも電流を流さない工程と、前記電流信号に基づいて駆動信号を生成する工程と、この駆動信号に基づいて画像を表示する工程と、を有することを特徴とする。
【発明の効果】
【００３３】
以上詳述したように、本発明によれば、表示装置において、表示コントローラとソースドライバとの間で画像データを伝送するときには、画像データを電流信号により伝送し、画像データを伝送しないときには電流を停止することにより、信号伝達の高速化及び消費電力の低減を図ることができる。
【発明を実施するための最良の形態】
【００３４】
以下、本発明の実施例について添付の図面を参照して具体的に説明する。先ず、本発明の第１の実施例について説明する。図１は本実施例に係る液晶表示装置を示すブロック図であり、図２は図１に示す液晶表示装置の画像データ用Ｖ−Ｉ変換回路を示す回路図であり、図３は図１に示す液晶表示装置の画像データ用Ｉ−Ｖ変換回路を示す回路図である。本実施例に係る液晶表示装置は、ＣＭＡＤＳを適用した液晶表示装置である。
【００３５】
図１に示すように、本実施例に係る液晶表示装置においては、表示コントローラ１、ソースドライバ２及び液晶パネル３が設けられている。また、表示コントローラ１とソースドライバ２との間には、２対の配線４ａ及び４ｂ並びに５ａ及び５ｂが設けられ、更に、配線１１が設けられている。なお、ソースドライバ２の数は液晶パネル３の大きさ及びソースドライバ２の性能に依存し、例えば、携帯電話等の小さい液晶パネルを備えた表示装置には１個のソースドライバが設けられており、大型ディスプレイには例えば１０乃至１２個程度のソースドライバが設けられている。
【００３６】
表示コントローラ１は外部からデジタルの２値電圧信号として画像データが入力され、この画像データを画像の１ライン分ずつ出力するものであり、表示データメモリ６、タイミングコントロール回路７、画像データ用Ｖ−Ｉ変換回路８、クロック信号用Ｖ−Ｉ変換回路９及びモードレジスタ１０が設けられている。表示データメモリ６は、外部から画像データが入力され、一定量の画像データ、例えば１画面分の画像データを保持するものである。モードレジスタ１０は、例えば減色モード等の画像の表示モードに関するデータが入力され、この表示モードに応じて、制御信号を表示データメモリ６及びタイミングコントロール回路７に対して出力するものである。表示データメモリ６及びモードレジスタ１０には入力端子が設けられている。
【００３７】
タイミングコントロール回路７は、モードレジスタ１０から出力される制御信号に基づいて表示データメモリ６から一定量の画像データ、例えば１ライン分の画像データを読み出すと共に、クロック信号用Ｖ−Ｉ変換回路９に対してクロック信号を出力し、このクロック信号に同期して前記制御信号に基づいて前記１ライン分の画像データを画像データ用Ｖ−Ｉ変換回路８に対して順次出力し、更に、クロック信号及び画像データが出力されているか否かを示すレシーバ制御信号を、配線１１を通じてソースドライバ２に対して出力するものである。また、タイミングコントロール回路７は、ソースドライバ２を起動させる信号ＳＴＨを出力する。信号ＳＴＨは配線（図示せず）を通じてソースドライバ２に伝送される。
【００３８】
図２に示すように、画像データ用Ｖ−Ｉ変換回路８においては、入力端子Ｔ１、２個のインバータＩＮＶ１及びＩＮＶ２、２個のＮチャネル型ＭＯＳトランジスタＱｎ９及びＱｎ１０、接地電極ＧＮＤ１及びＧＮＤ２が設けられている。インバータＩＮＶ１の入力端子は入力端子Ｔ１に接続され、出力端子はインバータＩＮＶ２の入力端子及びトランジスタＱｎ９のゲートに接続されている。インバータＩＮＶ２の出力端子はトランジスタＱｎ１０のゲートに接続されている。また、トランジスタＱｎ９のドレインは配線４ａに接続され、ソースは接地電極ＧＮＤ１に接続されており、トランジスタＱｎ１０のドレインは配線４ｂに接続され、ソースは接地電極ＧＮＤ２に接続されている。
【００３９】
クロック信号用Ｖ−Ｉ変換回路９の構成は、画像データ用Ｖ−Ｉ変換回路８の構成と同様であり、１対の配線５ａ及び５ｂの一端に接続されており、クロック信号に基づいて１対の配線５ａ及び５ｂのいずれか一方を接地電極（図示せず）に接続し、他方を浮遊状態とするものである。
【００４０】
ソースドライバ２には、画像データ用Ｉ−Ｖ変換回路２１、クロック信号用Ｉ−Ｖ変換回路２２、シフトレジスタ２３、データラッチ回路２４、階調選択回路２５及び出力回路２６が設けられている。
【００４１】
図３に示すように、画像データ用Ｉ−Ｖ変換回路２１においては、バイアス端子Ｔ２、配線４ａに接続された入力端子Ｔ３、配線４ｂに接続された入力端子Ｔ４、配線１１に接続された入力端子Ｔ５及び出力端子Ｔ６が設けられている。また、画像データ用Ｉ−Ｖ変換回路２１には、Ｐチャネル型ＭＯＳトランジスタＱｐ１〜Ｑｐ６、Ｎチャネル型ＭＯＳトランジスタＱｎ１〜Ｑｎ８、２出力のＮＡＮＤゲートＮＡＮＤ１及びＮＡＮＤ２、インバータＩＮＶ３が設けられている。トランジスタＱｐ５により電流検出部２７が構成され、トランジスタＱｐ６、Ｑｎ７、Ｑｎ８により電位制御部２８が構成され、トランジスタＱｐ１、Ｑｎ１、Ｑｐ３、Ｑｎ３により第１電流供給部が構成され、トランジスタＱｐ２、Ｑｎ２、Ｑｐ４、Ｑｎ４により第２電流供給部が構成されている。トランジスタＱｐ１乃至Ｑｐ４の夫々により定電流源が構成され、トランジスタＱｎ１〜Ｑｎ４の夫々によりスイッチングトランジスタが構成されている。即ち、各電流供給部には１対の定電流源及びスイッチングトランジスタが設けられている。また、ＮＡＮＤゲートＮＡＮＤ１及びＮＡＮＤ２並びにインバータＩＮＶ３によりＲＳラッチ回路２９が構成されている。
【００４２】
トランジスタＱｐ５のソース並びにトランジスタＱｎ７及びＱｎ８のゲートは、電源電極ＶＤＤ１に接続されている。トランジスタＱｐ５、Ｑｎ５、Ｑｎ６のゲートはバイアス端子Ｔ２に接続されている。トランジスタＱｐ５のドレイン並びにトランジスタＱｐ１〜Ｑｐ４及びＱｐ６のソースはノードＮｃに接続されている。
【００４３】
トランジスタＱｎ５、Ｑｎ６、Ｑｎ８のソース及びトランジスタＱｐ６のゲートは、スイッチＳ１に接続されており、スイッチＳ１は接地電極ＧＮＤ３又は電源電極ＶＤＤ２に接続されるようになっている。即ち、スイッチＳ１は、配線１１及び入力端子Ｔ５を通じて入力されたレシーバ制御信号により、トランジスタＱｎ８のソースを、接地電極ＧＮＤ３に接続するか電源電極ＶＤＤ２に接続するかを選択するようになっている。トランジスタＱｎ８のソースを接地電極ＧＮＤ３に接続することにより、第１電流供給部及び第２電流供給部が機能し、第１電流供給部及び第２電流供給部のどちらかに電流が流れる。トランジスタＱｎ８のソースを電源電極ＶＤＤ２に接続することにより、第１電流供給部及び第２電流供給部の機能が停止し、第１電流供給部及び第２電流供給部の双方に電流が流れなくなる。なお、第１電流供給部及び第２電流供給部の機能を停止させる方法には他の方法もある。例えば、ノードＮｄを接地電極に接続してもよく、バイアス端子Ｔ２を電源電極に接続してもよい。
【００４４】
トランジスタＱｐ１及びＱｎ１のドレインは、トランジスタＱｐ１及びＱｐ２のゲートに接続されている。トランジスタＱｎ１〜Ｑｎ４のゲート並びにトランジスタＱｐ６及びＱｎ７のドレインは、ノードＮｄに接続されている。トランジスタＱｎ１及びＱｎ３のソース並びにトランジスタＱｎ５のドレインは、入力端子Ｔ３に接続されている。トランジスタＱｎ２及びＱｎ４のソース並びにトランジスタＱｎ６のドレインは、入力端子Ｔ４に接続されている。トランジスタＱｐ２及びＱｎ２のドレイン並びにＲＳラッチ回路２９のリセット入力であるＮＡＮＤゲートＮＡＮＤ１の一方の入力端子は、ノードＮａに接続されている。
【００４５】
トランジスタＱｐ３及びＱｎ３のドレイン並びにＲＳラッチ回路２９のセット入力であるＮＡＮＤゲートＮＡＮＤ２の一方の入力端子は、ノードＮｂに接続されている。トランジスタＱｐ４及びＱｎ４のドレインは、トランジスタＱｐ３及びＱｐ４のゲートに接続されている。トランジスタＱｎ７のソースはトランジスタＱｎ８のドレインに接続されている。ＮＡＮＤゲートＮＡＮＤ１の出力端子はＮＡＮＤゲートＮＡＮＤ２の他方の入力端子及びインバータＩＮＶ３の入力端子に接続されており、ＮＡＮＤゲートＮＡＮＤ２の出力端子はＮＡＮＤゲートＮＡＮＤ１の他方の入力端子に接続されている。ＲＳラッチ回路２９の出力端子であるインバータＩＮＶ３の出力端子は、画像データ用Ｉ−Ｖ変換回路２１の出力端子Ｔ６となっている。なお、ノードＮａ、Ｎｂ、Ｎｃ、Ｎｄの電位を夫々電位Ｖａ、Ｖｂ、Ｖｃ、Ｖｄとする。
【００４６】
図１に示すクロック信号用Ｉ−Ｖ変換回路２２の構成は、画像データ用Ｉ−Ｖ変換回路２１の構成と同様であり、１対の配線５ａ及び５ｂ並びに配線１１に接続されている。
【００４７】
シフトレジスタ２３は、クロック信号用Ｉ−Ｖ変換回路２２からクロック信号が入力されて、複数の出力端子（図示せず）からパルス信号を順次データラッチ回路２４に対して出力するものである。シフトレジスタ２３には、クロック信号の取り込みを開始するための信号ＳＴＨも入力されるようになっている。データラッチ回路２４はこのパルス信号に同期して、画像データ用Ｉ−Ｖ変換回路２１から複数の画像データを取り込み、この複数の画像データを階調選択回路２５に対して同時に出力するものである。階調選択回路２５はＤＡコンバータであり、データラッチ回路２４の出力信号をＤ／Ａ変換してアナログの電圧信号である階調信号を生成し、これを出力回路２６に対して出力するものである。この階調信号の電圧は液晶パネル３の各画素に印加する電圧となっている。出力回路２６は、この階調信号を電流増幅して駆動信号を生成し、液晶パネル３の各画素に対して出力するものである。
【００４８】
更に、液晶パネル３においては、対向して配列された２枚の透明基板（図示せず）と、この透明基板間に挟持された液晶層（図示せず）と、２枚の透明基板の後方に配置されたバックライト（図示せず）とが設けられている。また、液晶パネル３においては、マトリクス状に画素（図示せず）が配列されている。なお、１画素は、例えばＲＢＧの３セルにより形成されている。
【００４９】
次に、本実施例に係る液晶表示装置の駆動方法について説明する。図４は本実施例に係る液晶表示装置の駆動方法を示すタイミングチャートであり、図５は本実施例に係る液晶表示装置の画像データ用Ｖ−Ｉ変換回路８及び画像データ用Ｉ−Ｖ変換回路２１の動作を示すタイミングチャートである。
【００５０】
図１及び図４に示すように、先ず、表示コントローラ１の表示データメモリ６に２値の電圧信号である画像データが入力され、表示データメモリ６が例えば１画面分の画像データを保持する。また、モードレジスタ１０には画像の表示モードを示す信号が入力され、モードレジスタ１０がこの表示モードに応じて表示データメモリ６及びタイミングコントロール回路７に対して制御信号を出力する。なお、表示モードには、２６万色で画像を表示する通常モード、及び例えば８色で画像を表示する減色モードがある。
【００５１】
次に、タイミングコントロール回路７が、モードレジスタ１０から出力された制御信号に基づいて、表示データメモリ６から１ライン分の画像データを読み出すと共に、２値の電圧信号であるクロック信号をクロック信号用Ｖ−Ｉ変換回路９に対して出力する。また、タイミングコントロール回路７は、このクロック信号に同期して画像データを画像データ用Ｖ−Ｉ変換回路８に対して順次出力する。タイミングコントロール回路７は、図４に示すように、表示モードが通常モードであるときは、２６万色分の画像データを順次出力し、表示モードが例えば８色の減色モードであるときは、８色分の画像データをまとめて出力し、余った時間はクロック信号及び画像データの出力を停止する。そして、タイミングコントロール回路７は、クロック信号及び画像データが出力されているか否かを示すレシーバ制御信号を、配線１１を通じてソースドライバ２に対して出力する。このレシーバ制御信号は２値の電圧信号であり、例えば、クロック信号及び画像データが出力されているときはロウ（Ｌ）になっており、出力されていないときはハイ（Ｈ）になっている。
【００５２】
次に、図２及び図５に示すように、画像データ用Ｖ−Ｉ変換回路８が、タイミングコントロール回路７から入力される画像データに基づいて、１対の配線４ａ及び４ｂのうち一方を接地電極に接続すると共に、他方を浮遊状態とする。例えば、入力端子Ｔ１に入力される画像データがハイのとき、インバータＩＮＶ１の出力端子がロウになり、トランジスタＱｎ９のゲートがロウになり、トランジスタＱｎ９のソース−ドレイン間がオフになる。これにより、配線４ａが浮遊状態となる。また、インバータＩＮＶ２の出力端子がハイになり、トランジスタＱｎ１０のゲートがハイになり、トランジスタＱｎ１０のソース−ドレイン間がオンになる。これにより、配線４ｂが接地電極ＧＮＤ２に接続される。同様に、画像データがロウのときには、配線４ａが接地電極ＧＮＤ１に接続され、配線４ｂが浮遊状態となる。
【００５３】
また、クロック信号用Ｖ−Ｉ変換回路９が、クロック信号に基づいて、１対の配線５ａ及び５ｂのうち一方を接地電極に接続すると共に、他方を浮遊状態とする。クロック信号用Ｖ−Ｉ変換回路９の動作は画像データ用Ｖ−Ｉ変換回路８の動作と同様である。
【００５４】
図３及び図５に示すように、画像データ用Ｉ−Ｖ変換回路２１においては、タイミングコントロール回路７からクロック信号及び画像データが出力されているとき、スイッチＳ１は接地電極ＧＮＤ３に接続される。そして、画像データがロウであり、配線４ａが接地電極ＧＮＤ１に接続されて接地電位になり、配線４ｂが浮遊状態となりフローティング電位となる場合、トランジスタＱｎ１及びＱｎ３のゲート・ソース間電圧がＶｄとなりオンし、電圧Ｖｄに基づく電流駆動能力を発揮する。これにより、トランジスタＱｐ１及びＱｐ３が、電圧Ｖｃに基づいた定電流動作により、入力端子Ｔ３、配線４ａを経由して画像データ用Ｖ−Ｉ変換回路８の接地電極ＧＮＤ１に向けて電流を流す。このとき、電圧Ｖｂはロウとなる。一方、配線４ｂには電流が流れない。即ち、第１電流供給部が電流を配線４ａに供給し、第２電流供給部が配線４ｂへの電流の供給を停止する。このとき、配線４ａの電位は接地電位になり、配線４ｂの電位はフローティング電位であるが接地電位よりは１００〜２００ｍＶ程度高い電位となる。
【００５５】
また、トランジスタＱｎ２及びＱｎ４は、ゲート・ソース間電圧がゼロになり、オフする。トランジスタＱｐ２及びＱｐ４は、定電流動作により、電位Ｖａをハイにする。これにより、ＲＳラッチ回路２９は、セット入力がハイとなり、リセット入力がロウとなる。
【００５６】
バイアス端子Ｔ２には、所定の値のバイアス電圧Ｖｓが印加される。これにより、トランジスタＱｐ５、Ｑｎ５、Ｑｎ６はゲート・ソース間電圧がＶｓになりオンし、電圧Ｖｓに基づく電流駆動能力を発揮する。
【００５７】
一方、画像データがハイであり、配線４ａが浮遊状態となりフローティング電位になり、配線４ｂが接地電極ＧＮＤ２に接続されて接地電位になる場合、トランジスタＱｎ１及びＱｎ３は、ゲート・ソース間電圧がゼロになりオフする。また、トランジスタＱｐ１及びＱｐ３は、定電流動作により、電位Ｖｂをハイレベルにする。また、トランジスタＱｐ２及びＱｎ４は、ゲート・ソース間電圧がＶｄになりオンし、電圧Ｖｄに基づく電流駆動能力を発揮する。これにより、トランジスタＱｐ２及びＱｐ４が、電圧Ｖｃに基づく定電流動作により、入力端子Ｔ４及び配線４ｂを経由して画像データ用Ｖ−Ｉ変換回路８の接地電極ＧＮＤ２に向けて電流を流す。一方、配線４ａには電流が流れない。即ち、第１電流供給部が配線４ａへの電流の供給を停止し、第２電流供給部が配線４ｂに電流を供給する。このとき、配線４ｂの電位は接地電位になり、配線４ａの電位はフローティング電位であるが接地電位よりは１００〜２００ｍＶ程度高い電位となる。また、このとき、電圧Ｖａはロウとなる。これにより、ＲＳラッチ回路２９は、セット入力がロウとなり、リセット入力がハイとなる。
【００５８】
このように、画像データに基づいて配線４ａ又は４ｂに電流が流れることにより、１対の配線４ａ及び４ｂに、画像データに基づいた相補的な電流信号が発生する。これにより、画像データ用Ｖ−Ｉ変換回路８に入力された２値電圧信号である画像データが相補的な電流信号に変換され、この電流信号が１対の配線４ａ及び４ｂを経由して画像データ用Ｖ−Ｉ変換回路８から画像データ用Ｉ−Ｖ変換回路２１に伝送される。例えば、画像データがハイのときは、配線４ａには電流が流れず、配線４ｂに電流が流れる。また、画像データがロウのときは、配線４ａに電流が流れ、配線４ｂには電流が流れない。
【００５９】
また、ＲＳラッチ回路２９は、セット入力又はリセット入力がハイレベルからロウレベルに変化するときに、保持する値を決定する。セット入力がロウからハイに変化するときに、出力端子Ｔ６の値はハイになり、リセット入力がロウからハイに変化するときに、出力端子Ｔ６の値はロウになる。この結果、画像データ用Ｉ−Ｖ変換回路２１は、１対の配線４ａ及び４ｂに流れる電流信号を２値の電圧信号に変換し、画像データを再生成する。そして、この再生成された画像データをデータラッチ回路２４に対して出力する。
【００６０】
また、タイミングコントロール回路７からクロック信号及び画像データが出力されていないときは、スイッチＳ１は電源電極ＶＤＤ２に接続される。これにより、第１電流供給部及び第２電流供給部はその機能を停止し、配線４ａ及び４ｂのいずれにも電流を流さない。
【００６１】
なお、伝送する画像データの周波数が決まると、必要な電流量が決まる。この電流量はバイアス端子Ｔ２を通じて入力されるバイアス信号に基づいて、電流検出部２７が制御する。
【００６２】
また、画像データ用Ｉ−Ｖ変換回路２１と同様な動作により、クロック信号用Ｉ−Ｖ変換回路２２が、１対の配線５ａ及び５ｂのうち接地電極に接続されている配線に電流を流す。一方、浮遊状態にある配線には電流が流れない。この結果、電圧信号であるクロック信号が相補的な１対の電流信号に変換され、クロック信号用Ｖ−Ｉ変換回路９からクロック信号用Ｉ−Ｖ変換回路２２に伝送される。そして、クロック信号用Ｉ−Ｖ変換回路２２は、この電流信号を２値電圧信号に再変換してクロック信号を再生成し、シフトレジスタ２３に対して出力する。なお、タイミングコントロール回路７からクロック信号及び画像データが出力されていないときは、クロック信号用Ｉ−Ｖ変換回路２２は配線５ａ及び５ｂのいずれにも電流を流さない。
【００６３】
そして、シフトレジスタ２３がクロック信号用Ｉ−Ｖ変換回路２２からクロック信号を取り込み、複数の出力端子からパルス信号を順次データラッチ回路２４に対して出力する。そして、データラッチ回路２４がこのパルス信号に同期して画像データ用Ｉ−Ｖ変換回路２１から複数の画像データを取り込み、この複数の画像データを階調選択回路２５に対して同時に出力する。次に、階調選択回路２５がこの出力信号をＤ／Ａ変換してアナログの電圧信号である階調信号を生成し、出力回路２６に対して出力する。次に、出力回路２６が、この階調信号を電流増幅して駆動信号を生成し、液晶パネル３の各画素に印加する。
【００６４】
一方、液晶パネル３においては、バックライトが各画素に対して光を照射する。そして、各画素に駆動信号が印加される。これにより、各画素の液晶層が駆動信号の電圧に応じて光の透過率を変化させ、液晶パネル３全体として画像を形成する。
【００６５】
本実施例においては、表示コントローラ１とソースドライバ２との間の画像データ及びクロック信号の伝送を、電流信号により行っている。このため、配線の寄生容量の影響を抑制して、信号の伝送を高速化することができる。この結果、従来の電圧伝送方式では、例えば１８ビットの画像データを伝送するためには、１８本の配線が必要であり、クロック信号伝送用の１本の配線と合わせて、合計１９本の配線が必要であったが、本実施例によれば、画像データ及びクロック信号の伝送を高速化することができるため、画像データ伝送用の１対の配線及びクロック信号伝送用の１対の配線の合計４本の配線のみで画像データ及びクロック信号を伝送することができる。この結果、配線の数を低減し、液晶表示装置の回路部分を小型化することができる。
【００６６】
また、前述の如く、配線対４ａ及び４ｂ並びに５ａ及び５ｂにおいて、電圧の振幅が１００乃至２００ｍＶ程度と小さいため、信号の伝送に伴う雑音が小さい。更に、送信側、即ち表示コントローラ１ではなく、受信側、即ちソースドライバ２に電流電源を設けているため、ソースドライバ２の数が変化しても表示コントローラの仕様を変更する必要がなく、表示コントローラの設計が容易である。
【００６７】
更にまた、本実施例においては、表示コントローラ１にモードレジスタ１０を設け、タイミングコントロール回路７から画像データ及びクロック信号が出力されているか否かを示すレシーバ制御信号を出力することにより、画像データ及びクロック信号が出力されていないときには、画像データ用Ｉ−Ｖ変換回路２１及びクロック信号用Ｉ−Ｖ変換回路２２が配線４ａ及び４ｂ並びに配線５ａ及び５ｂに電流を流すことを停止している。これにより、減色モード等の画像データが少ない表示モードを採用する場合に、画像データが伝送されていない期間中に配線に電流が流れることを停止することができる。この結果、消費電力の低減を図ることができる。
【００６８】
次に、本発明の第２の実施例について説明する。図６は本実施例に係る液晶表示装置を示すブロック図である。図６に示すように、本実施例に係る液晶表示装置においては、前述の第１の実施例に係る液晶表示装置（図１参照）と比較して、表示コントローラ１ａにおいてタイミングコントロール回路７の替わりにタイミングコントロール回路７ａが設けられ、ソースドライバ２ａにおいてＣＬＫ停止検出回路３０が設けられている。また、配線１１は設けられていない。本実施例の液晶表示装置における上記以外の構成は、前述の第１の実施例に係る液晶表示装置の構成と同じである。
【００６９】
タイミングコントロール回路７ａは、第１の実施例のタイミングコントロール回路７と比較して、レシーバ制御信号を出力しない点が異なっている。これ以外の構成及び動作は、タイミングコントロール回路７と同じである。また、ＣＬＫ停止検出回路３０は、クロック信号用Ｉ−Ｖ変換回路２２に接続されており、クロック信号用Ｉ−Ｖ変換回路２２にクロック信号に基づいた電流信号が入力されているか否かを検出し、その結果をレシーバ制御信号として、画像データ用Ｉ−Ｖ変換回路２１及びクロック信号用Ｉ−Ｖ変換回路２２に対して出力するものである。そして、クロック信号用Ｉ−Ｖ変換回路２２にクロック信号に基づいた電流信号が入力されていない場合には、画像データ用Ｉ−Ｖ変換回路２１が配線４ａ、４ｂに電流を流すことを停止させる。
【００７０】
次に、本実施例に係る液晶表示装置の駆動方法について説明する。図７は本実施例に係る液晶表示装置の駆動方法を示すタイミングチャートである。なお、本実施例の駆動方法における前述の第１の実施例の駆動方法と同様な部分は、その詳細な説明を省略する。
【００７１】
先ず、図６及び図７に示すように、前述の第１の実施例と同様に、表示データメモリ６が２値の電圧信号である画像データを保持する。また、モードレジスタ１０が表示モードに応じて表示データメモリ６及びタイミングコントロール回路７ａに対して制御信号を出力する。
【００７２】
次に、タイミングコントロール回路７ａが、この制御信号に基づいて、表示データメモリ６から１ライン分の画像データを読み出すと共に、２値の電圧信号であるクロック信号をクロック信号用Ｖ−Ｉ変換回路９に対して出力する。また、タイミングコントロール回路７ａは、このクロック信号に同期して画像データを画像データ用Ｖ−Ｉ変換回路８に対して順次出力する。このとき、表示モードが例えば８色の減色モードであるときは、図７に示すように、８色分の画像データをまとめて出力し、余った時間はクロック信号及び画像データの出力を停止する。なお、タイミングコントロール回路７ａは、第１の実施例のタイミングコントロール回路７と異なり、レシーバ制御信号は出力しない。
【００７３】
次に、画像データ用Ｖ−Ｉ変換回路８が、タイミングコントロール回路７ａから入力される画像データに基づいて、１対の配線４ａ及び４ｂのうち一方を接地電極に接続すると共に、他方を浮遊状態とする。同様に、クロック信号用Ｖ−Ｉ変換回路９が、クロック信号に基づいて、１対の配線５ａ及び５ｂのうち一方を接地電極に接続すると共に、他方を浮遊状態とする。
【００７４】
画像データ用Ｉ−Ｖ変換回路２１においては、タイミングコントロール回路７ａからクロック信号及び画像データが出力されているとき、スイッチＳ１は接地電極ＧＮＤ３に接続される。そして、前述の第１の実施例と同様な動作により、配線４ａ及び４ｂのうち接地電極に接続されている配線に電流を流す。これにより、電圧信号である画像データを相補の１対の電流信号に変換して受信すると共に、この電流信号を再び電圧信号に変換して画像データを再生成する。同様に、クロック信号用Ｉ−Ｖ変換回路２２がクロック信号を受信して再生成する。
【００７５】
このとき、ＣＬＫ停止検出回路３０が、クロック信号用Ｉ−Ｖ変換回路２２にクロック信号に基づく電流信号が入力されているか否かを検出し、その結果をレシーバ制御信号として画像データ用Ｉ−Ｖ変換回路２１のスイッチＳ１（図３参照）に対して出力する。そして、クロック信号用Ｉ−Ｖ変換回路２２に電流信号が入力されていない場合には、画像データ用Ｉ−Ｖ変換回路２１のスイッチＳ１（図３参照）を切り替えて、トランジスタＱｎ８のソースを電源電極ＶＤＤ２に接続する。これにより、画像データ用Ｉ−Ｖ変換回路２１が配線４ａ及び４ｂに電流を流すことを停止させる。なお、ＣＬＫ停止検出回路３０が、クロック信号用Ｉ−Ｖ変換回路２２にクロック信号に基づく電流信号が入力されているか否かを検出するために、クロック信号用Ｉ−Ｖ変換回路２２は、配線５ａ及び５ｂのいずれかに常に電流を流し続ける。
【００７６】
以後の工程は、前述の第１の実施例と同じである。即ち、シフトレジスタ２３がクロック信号を取り込み、データラッチ回路２４が画像データを取り込み、この画像データを階調選択回路２５に対して出力する。次に、階調選択回路２５がこの出力信号をＤ／Ａ変換してアナログの電圧信号である階調信号を生成し、出力回路２６に対して出力する。次に、出力回路２６が、この階調信号を電流増幅して駆動信号を生成し、液晶パネル３の各画素に印加する。そして、液晶パネル３が画像を表示する。
【００７７】
本実施例においては、受信側、即ち、ソースドライバ２ａにＣＬＫ停止検出信号３０を設け、クロック信号が停止しているか否かの判断をこのＣＬＫ停止検出信号３０が行っている。これにより、レシーバ制御信号を表示コントローラ１ａとソースドライバ２ａとの間で伝送させることが不要になる。この結果、本実施例においては、前述の第１の実施例の効果に加えて、レシーバ制御信号を伝送するための配線（図１に示す配線１１に相当）が不要になるという効果がある。
【００７８】
次に、本発明の第３の実施例について説明する。図８は本実施例に係る液晶表示装置を示すブロック図である。図８に示すように、本実施例に係る液晶表示装置においては、前述の第１の実施例に係る液晶表示装置（図１参照）と比較して、表示コントローラ１ｂにおいて、タイミングコントロール回路７の替わりにタイミングコントロール回路７ｂが設けられ、データ比較回路１２が設けられている。また、モードレジスタは設けられていない。本実施例の液晶表示装置における上記以外の構成は、前述の第１の実施例に係る液晶表示装置の構成と同じである。
【００７９】
データ比較回路１２は、表示データメモリ６及びタイミングコントロール回路７ｂに接続されており、タイミングコントロール回路７ｂが表示データメモリ６から読み込んだ画像データを保持し、この画像データとタイミングコントロール回路７ｂが次に表示データメモリ６から読み込む画像データとを比較し、その結果をタイミングコントロール回路７ｂに対して出力するものである。また、タイミングコントロール回路７ｂは、第１の実施例のタイミングコントロール回路７と比較して、データ比較回路１２の出力信号が入力され、これに基づいて画像データ及びクロック信号の出力を停止する点が異なっている。これ以外の構成及び動作は、タイミングコントロール回路７と同じである。
【００８０】
次に、本実施例に係る液晶表示装置の駆動方法について説明する。図９は本実施例に係る液晶表示装置の駆動方法を示すタイミングチャートである。なお、本実施例の駆動方法における前述の第１の実施例の駆動方法と同様な部分は、その詳細な説明を省略する。
【００８１】
先ず、図８及び図９に示すように、表示データメモリ６が２値の電圧信号である画像データを保持する。次に、タイミングコントロール回路７ｂが、表示データメモリ６から一定量の画像データを読み出す。このとき、この画像データは、データ比較回路１２に対しても出力され、データ比較回路１２がこの画像データを記憶する。そして、次にタイミングコントロール回路７ｂが表示データメモリ６から一定量の画像データを読み出すときに、データ比較回路１２が、この画像データと記憶されている１回前の画像データとを比較して、その結果をタイミングコントロール回路７ｂに対して出力する。このとき、データ比較回路１２は、例えば１画素分の画像データを、この画素に隣接する画素の画像データと比較し、相互に等しいかどうかを判断する。
【００８２】
そして、データ比較回路１２が隣接する画素の画像データが相互に等しくないと判断した場合に、タイミングコントロール回路７ｂはクロック信号をクロック信号用Ｖ−Ｉ変換回路９に対して出力すると共に、このクロック信号に同期して画像データを画像データ用Ｖ−Ｉ変換回路８に対して順次出力する。また、データ比較回路１２が隣接する画素の画像データが相互に等しいと判断した場合には、タイミングコントロール回路７ｂはクロック信号及び画像データの出力を停止する。更に、タイミングコントロール回路７ｂは、クロック信号及び画像データが出力されているか否かを示すレシーバ制御信号を、配線１１を通じてソースドライバ２に対して出力する。
【００８３】
以後の工程は、前述の第１の実施例と同様である。即ち、画像データ用Ｖ−Ｉ変換回路８が、画像データに基づいて、１対の配線４ａ及び４ｂのうち一方を接地電極に接続すると共に、他方を浮遊状態とする。同様に、クロック信号用Ｖ−Ｉ変換回路９が、クロック信号に基づいて、１対の配線５ａ及び５ｂのうち一方を接地電極に接続すると共に、他方を浮遊状態とする。
【００８４】
そして、ソースドライバ２が、画像データに基づく１対の電流信号及びクロック信号に基づく１対の電流信号を生成する。このとき、レシーバ制御信号に基づき、タイミングコントロール回路７ｂが画像データ及びクロック信号を出力していないときは、電流信号の生成を停止する。そして、これらの電流信号に基づいて液晶パネル３の駆動信号を生成し出力する。また、電流信号の生成が停止されているときは、前回の駆動信号と同じ駆動信号を出力する。そして、液晶パネル３がこの駆動信号に基づいて画像を表示する。例えば、１画素がＲＧＢの３表示素子から構成され、各表示素子を駆動するデータが夫々６ビットであり、１画素分のデータが１８ビットであるとすると、データラッチ回路２４は１８ビットのデータをラッチし、階調選択回路２５はＲＧＢ各６ビットのデータから３つのアナログ信号を生成し、出力回路２６はＲＧＢの３表示素子を駆動する。
【００８５】
このように、本実施例においては、隣接する画素間で画像データが等しい場合には、画素データを圧縮し、画像データの伝送を停止することができる。また、画像データが伝送されないときには、電流信号の生成を停止する。これにより、全白表示等の均一な画像を表示する場合に、伝送する画像データ量を減らし、画像データを伝送しないときには電流を停止することにより、画像データの伝送に伴う電力の消費を抑制することができる。
【００８６】
なお、本実施例においては、隣接する１画素間の画像データを比較する例を示したが、本発明はこれに限定されない。例えば、複数の画素からなる画素群の画像データを、この画素群と同数の画素からなりこの画素群に隣接する画素群の画像データと比較してもよく、１ライン分の画像データをこのラインに隣接する次の１ライン分の画像データを比較してもよい。また、本実施例においては、隣接する画素間の画像データが同一である場合に、タイミングコントロール回路７ｂが画像データ及びクロック信号の出力を停止する例を示したが、本発明はこれに限定されず、例えば、ある画素の画像データが、この画素に隣接する画素の画像データを反転した画像データに等しい場合に、タイミングコントロール回路７ｂが画像データ及びクロック信号の出力を停止するようにしてもよい。これにより、白黒モードの場合等に画像データ量を低減することができる。また、これ以外の方法により画素データを符号化して画像データを圧縮し、余った時間に画像データ及びクロック信号の出力を停止してもよい。
【００８７】
次に、本発明の第４の実施例について説明する。図１０は本実施例に係る液晶表示装置を示すブロック図である。図１０に示すように、本実施例に係る液晶表示装置においては、前述の第１の実施例に係る液晶表示装置（図１参照）と比較して、表示コントローラ１ｃにおいて、タイミングコントロール回路７の替わりにタイミングコントロール回路７ｃが設けられている。また、タイミングコントロール回路７ｃから出力されるレシーバ制御信号が、画像データ用Ｉ−Ｖ変換回路２１のバイアス端子Ｔ２（図３参照）及びクロック信号用Ｉ−Ｖ変換回路２２のバイアス端子に入力されるようになっている。本実施例の液晶表示装置における上記以外の構成は、前述の第１の実施例に係る液晶表示装置の構成と同じである。
【００８８】
タイミングコントロール回路７ｃは、モードレジスタ１０から出力される制御信号に基づいて表示データメモリ６から一定量の画像データを読み出すと共に、クロック信号用Ｖ−Ｉ変換回路９に対してクロック信号を出力し、このクロック信号に同期して前記制御信号に基づいて所定量の画像データを画像データ用Ｖ−Ｉ変換回路８に対して順次出力するものである。このとき、タイミングコントロール回路７ｃは、モードレジスタ１０から出力される制御信号に基づいて、画像データ及びクロック信号の周波数を調節する。即ち、表示モードが減色モードであり、通常モードのときと比較して画像データの量が少ない場合には、画像データ及びクロック信号の周波数を低くする。また、タイミングコントロール回路７ｃは、画像データ及びクロック信号の周波数を示すレシーバ制御信号を、配線１１を通じてソースドライバ２に対して出力する。また、画像データ用Ｉ−Ｖ変換回路２１及びクロック信号用Ｉ−Ｖ変換回路２２は、このレシーバ制御信号に基づいて、配線４ａ、４ｂ、５ａ、５ｂに流す電流の大きさを調整する。
【００８９】
次に、本実施例に係る液晶表示装置の駆動方法について説明する。図１１は本実施例に係る液晶表示装置の駆動方法を示すタイミングチャートであり、図１２は、横軸に伝送する電流信号の最大周波数ｆｍａｘをとり、縦軸にこの最大周波数の電流信号を伝送するのに必要な定電流値をとって、電流信号の最大周波数と必要電流との関係を示すグラフ図である。なお、本実施例の駆動方法における前述の第１の実施例の駆動方法と同様な部分は、その詳細な説明を省略する。
【００９０】
先ず、図１０及び図１１に示すように、前述の第１の実施例と同様に、表示データメモリ６が２値の電圧信号である画像データを保持する。また、モードレジスタ１０が表示モードに応じて表示データメモリ６及びタイミングコントロール回路７ｃに対して制御信号を出力する。
【００９１】
次に、タイミングコントロール回路７ｃが、この制御信号に基づいて、表示データメモリ６から所定量の画像データを読み出すと共に、クロック信号をクロック信号用Ｖ−Ｉ変換回路９に対して出力する。また、タイミングコントロール回路７ｃは、このクロック信号に同期して画像データを画像データ用Ｖ−Ｉ変換回路８に対して順次出力する。このとき、画像データ量に応じて、画像データ及びクロック信号の周波数を調節する。即ち、表示モードが例えば８色の減色モードであるときは、転送期間を最大限使用して８色分の画像データを送れるように、即ち、余剰時間が最小限になるように、周波数を低くする。
【００９２】
次に、画像データ用Ｖ−Ｉ変換回路８が、タイミングコントロール回路７ｃから入力される画像データに基づいて、１対の配線４ａ及び４ｂのうち一方を接地電極に接続すると共に、他方を浮遊状態とする。同様に、クロック信号用Ｖ−Ｉ変換回路９が、クロック信号に基づいて、１対の配線５ａ及び５ｂのうち一方を接地電極に接続すると共に、他方を浮遊状態とする。
【００９３】
画像データ用Ｉ−Ｖ変換回路２１においては、トランジスタＱｎ８のソースが常に接地電極ＧＮＤ３に接続されるように、スイッチＳ１が固定されている。そして、前述の第１の実施例と同様な動作により、配線４ａ及び４ｂのうち接地電極に接続されている配線に電流を流す。これにより、電圧信号である画像データを相補の１対の電流信号に変換して受信すると共に、この電流信号を再び電圧信号に変換して画像データを再生成する。同様に、クロック信号用Ｉ−Ｖ変換回路２２がクロック信号を受信して再生成する。
【００９４】
このとき、図１１に示すように、画像データ及びクロック信号の周波数は、伝送される画像データの量により変動し、例えば減色モードのときは周波数が低減する。図１２に示すように、伝送される電流信号の周波数が低ければ、この電流信号を伝送するために必要な定電流値は低くなる。本実施例においては、表示モードが減色モード等の画像データ量が少ないモードであるときは、レシーバ制御信号により、画像データ用Ｉ−Ｖ変換回路２１及びクロック信号用Ｉ−Ｖ変換回路２２の定電流値を低減する。例えば、画像データ用Ｉ−Ｖ変換回路２１において、レシーバ制御信号がバイアス端子Ｔ２を介して、電流検出部２７に入力される。これにより、画像データ用Ｉ−Ｖ変換回路２１の定電流値を調節することができる。以後の工程は、前述の第１の実施例と同じである。
【００９５】
本実施例においては、タイミングコントロール回路７ｃが画像データ量に応じて画像データ及びクロック信号の周波数を調節し、この周波数に基づいて、画像データ用Ｉ−Ｖ変換回路２１及びクロック信号用Ｉ−Ｖ変換回路２２がその定電流値を調節することにより、画像データ量が少ない場合には、定電流値を低くすることができる。これにより、消費電力を低減することができる。
【００９６】
なお、本実施例においては、前述の第３の実施例に示すように、画像データを符号化することにより、画像データ量の低減を図ってもよい。
【００９７】
次に、本発明の第５の実施例について説明する。図１３は、本実施例に係る液晶表示装置を示すブロック図である。図１３に示すように、本実施例は１台の液晶表示装置内に複数のソースドライバ２ｄが設けられている場合の例である。本出願人は、複数の受信機を効率的に駆動する技術として、受信機間で順次駆動信号を伝送する技術を開発し、特開２００２−０２６２３１号公報において開示した。本実施例は、この技術と本発明とを組み合わせた例である。本実施例に係る液晶表示装置においては、１個の表示コントローラ１、複数のソースドライバ２ｄ及び１個の液晶パネル３が設けられている。なお、表示コントローラ１とソースドライバ２ｄとの間には、配線４ａ、４ｂ、５ａ、５ｂ、１１が設けられているが、図１３においては、配線４ａ及び１１のみを示し、配線４ｂ、５ａ、５ｂは図示が省略されている。配線４ｂ、５ａ、５ｂの配設位置は配線４ａと同様である。各ソースドライバ２ｄは、液晶パネル３の一部の列の画素を駆動し、画像を表示するものである。そして、表示コントローラ１は、画像データ、クロック信号及びレシーバ制御信号を、複数のソースドライバ２ｄに対して並列に出力している。また、表示コントローラ１は、シフトレジスト２３（図１参照）の動作を開始させる信号ＳＴＨを、表示コントローラ１に最も近い位置に配置されているソースドライバ２ｄのみに対して出力する。そして、信号ＳＴＨが入力されたソースドライバ２ｄは、このソースドライバ２ｄの隣に配置されたソースドライバ２ｄに対して信号ＳＴＨを出力するようになっている。このようにして、全てのソースドライバ２ｄにおいて、順次信号ＳＴＨが入力されるようになっている。本実施例に係る液晶表示装置の上記以外の構成は、前述の第１の実施例に係る液晶表示装置の構成と同様である。
【００９８】
次に、本実施例に係る液晶表示装置の駆動方法について説明する。前述の第１の実施例と同様な方法により、表示コントローラ１が画像データに基づいて、配線４ａ及び４ｂの一方を浮遊状態にすると共に、他方を接地電極に接続する。また、クロック信号に基づいて、配線５ａ及び５ｂの一方を浮遊状態にすると共に、他方を接地電極に接続する。これにより、表示コントローラ１は、全てのソースドライバ２ｄに対して、同時に画像データ及びクロック信号を出力する。
【００９９】
また、表示コントローラ１は、信号ＳＴＨを１のソースドライバ２ｄに対して出力する。そうすると、この信号ＳＴＨが入力されたソースドライバ２ｄは動作を開始し、入力された画像データに基づいて液晶パネル３の所定の列に画像を表示する。このとき、他のソースドライバ２ｄは停止状態にあり、画像データが入力されても液晶パネル３を駆動することがない。
【０１００】
そして、この１のソースドライバ２ｄに必要な画像データがすべて入力されると、このソースドライバ２ｄは隣に配置された他の１のソースドライバ２ｄに対して信号ＳＴＨを出力し、それ自身は動作を停止する。これにより、新たに信号ＳＴＨが入力されたソースドライバ２ｄが動作を開始し、画像データに基づいて液晶パネル３を駆動する。そして、更に隣のソースドライバ２ｄに対して信号ＳＴＨを出力し、自分自身は動作を停止する。このようにして、全てのソースドライバ２ｄが順次１ずつ動作し、液晶パネル３を駆動する。これにより、液晶パネル３全体として画像が表示される。本実施例における上記以外の動作は、前述の第１の実施例と同様である。
【０１０１】
本実施例においては、複数のソースドライバが設けられている場合においても、同じ画像データが複数のソースドライバに取り込まれることなく、正しい画像を表示することができる。本実施例における上記以外の効果は、前述の第１の実施例の効果と同様である。
【０１０２】
次に、本発明の第６の実施例について説明する。図１４は本実施例に係るプラズマディスプレイパネル（ＰＤＰ）を示すブロック図である。本実施例は、本発明をＰＤＰに適用した例である。
【０１０３】
図１４に示すように、本実施例に係るＰＤＰにおいては、映像信号処理回路５１、データドライバ５２及びパネル５３が設けられている。また、映像信号処理回路５１とデータドライバ５２との間には、１対の配線５４ａ及び５４ｂが設けられている。映像信号処理回路５１においては、逆ガンマ処理ブロック３２、誤差拡散又はディザブロック３３、平均輝度レベル計算ブロック３４、ＳＦコーディングブロック３５、フレームメモリ３６、駆動制御ブロック３７及びＶ−Ｉ変換回路４３が設けられている。また、データドライバ５２においては、Ｉ−Ｖ変換回路４４及び内部回路４５が設けられている。Ｖ−Ｉ変換回路４３は配線５４ａ及び５４ｂの一端に接続されており、Ｉ−Ｖ変換回路４４は配線５４ａ及び５４ｂの他端に接続されている。Ｖ−Ｉ変換回路４３の構成は、前述の第１の実施例における画像データ用Ｖ−Ｉ変換回路８（図２参照）と同様であり、Ｉ−Ｖ変換回路４４の構成は、前述の第１の実施例における画像データ用Ｉ−Ｖ変換回路２１（図３参照）と同様である。更に、駆動制御ブロック３７の出力信号がパネル５３に入力するようになっている。
【０１０４】
次に、本実施例に係るＰＤＰの駆動方法について説明する。先ず、図１４に示すように、ＴＶ映像、ＰＣ画面等の映像信号である画像データ３１が逆ガンマ処理ブロック３２に入力される。逆ガンマ処理ブロック３２は、この映像信号の階調解像度を高める。例えば、映像信号はＲ、Ｂ、Ｇが夫々８ビットの階調を持つ信号として逆ガンマ処理ブロック３２に入力され、逆ガンマ処理ブロック３２がこの映像信号をｙ＝ｘ２．２の形に非線形変換する。このとき、入力階調精度と出力階調精度とが同じである場合、階調値が小さい入力映像、例えば、階調値０、２、５等は全て０となり、階調の違いを表現できず、階調劣化が起こる。この階調劣化を防止するために、逆ガンマ処理ブロック３２の出力は１０ビットとすることが一般的である。逆ガンマ処理ブロック３２はその出力信号（１０ビット）を、誤差拡散又はディザブロック３３に対して出力する。誤差拡散又はディザブロック３３は、例えば、入力された映像信号の階調解像度１０ビットのうち、下位２ビットを空間拡散させ、８ビットの信号として出力する。逆ガンマ処理及び誤差拡散又はディザ処理が施された映像信号は、平均輝度レベル計算ブロック３４に入力され、平均輝度レベル計算ブロック３４が映像の平均輝度レベル（Average Picture Level：ＡＰＬ）値３８を計算し、駆動制御ブロック３７及びＳＦコーディングブロック３５に対して出力する。
【０１０５】
駆動制御ブロック３７は、このＡＰＬ値８を映像の輝度を決定する維持パルス数に変換し、維持パルス出力４１としてパネル５３に対して出力する。また、サブフィールド（ＳＦ）コーディングブロック３５が、パネル５３において階調表現を行うため、映像信号をＳＦコーディングデータに変換して、フレームメモリ３６に対して出力する。一般的には、８ビットの映像信号を１２個のＳＦデータに変換する。フレームメモリ３６は、この１２個のＳＦデータを映像信号出力４２に変換し、Ｖ−Ｉ変換回路４３に対して出力する。Ｖ−Ｉ変換回路４３は、２値の電圧信号である映像信号出力４２に基づいて、１対の配線５４ａ及び５４ｂのうち、一方を接地電極（図示せず）に接続し、他方を浮遊状態とする。
【０１０６】
データドライバ５２のＩ−Ｖ変換回路４４は、１対の配線５４ａ及び５４ｂのうち接地電極に接続されている配線に電流を流す。これにより、Ｉ−Ｖ変換回路４４は映像信号出力４２を１対の相補的な電流信号に変換して受信し、この電流信号を電圧信号に変換して映像信号出力４２を再生成する。また、映像信号出力４２が伝送されていないときは、電流信号を停止する。そして、Ｉ−Ｖ変換回路４４は、再生成された映像信号出力４２を内部回路４５に対して出力する。
【０１０７】
次に、内部回路４５が映像信号出力４２の転送タイミング及び転送速度を調整してパネル５３のデータドライバ（図示せず）に対して転送する。これにより、パネル５３は、映像信号出力４２に基づいて、パネル５３の各表示セル（図示せず）において書込放電を発生させて壁電荷の書込みを行い、各表示セルの発光／非発光を決定する。一方、維持パルス出力４１はパネル５３の維持ドライバ（図示せず）に転送され、各表示セルにおける書込放電後の維持放電のパルス数を決定する。通常、パルス間隔は一定であるため、各ＳＦ（サブフィールド）のパルス数は各ＳＦの発光時間に対応する。これにより、各表示セルの輝度が制御される。このようにして、映像信号出力４２及び維持パルス出力４１によって、パネル５３を駆動して映像を表示する。
【０１０８】
本実施例においては、映像信号出力を映像信号処理回路５１からデータドライバ５２に転送する部分に、本発明の特徴であるＶ−Ｉ変換回路及びＩ−Ｖ変換回路を使用している。これにより、高速データ転送を実現することができると共に、消費電力の低減を図ることができる。ＰＤＰは液晶表示装置と異なり、データ書き込み時間は輝度に寄与しないため、書き込み不良を起こさない範囲でデータ書き込みを高速化することができる。即ち、データ書き込み速度は、パネルへの書き込み不良が起こるまで高速化することができ、データ書き込み速度は、パネルの性能により決まる。但し、下位ＳＦにおいては多少の書き込み不良があっても目立たないため、ある程度書き込み不良を許容して、高速書き込みを行うこともできる。
【０１０９】
なお、ＰＤＰにおいては、液晶表示装置と異なり、１ＳＦ毎にデータを転送する。従って、前述の第３の実施例に示すような方法により、１ＳＦ分のデータ同士を比較して符号化し、データ量を低減することができる。特に、上位ＳＦのデータは、自然画においても大きくは変化しないため、データ量の低減を効果的に行うことができる。
【０１１０】
また、ＰＤＰにおいては、書き込み時間（転送時間）と発光時間とが別々に設定されている。従って、転送時間以外の時間、即ち、維持期間及び予備放電期間等においては、データの転送が行われない。従って、これらの時間において、レシーバ（Ｉ−Ｖ変換回路）を停止させることができるため、消費電力の低減効果が大きい。
【０１１１】
なお、ＰＤＰにおいては、通常、１のデータドライバが駆動する画素数は例えば２５６又は１９２である。パネルの１ラインの画素数が６４０×３色であるとすると、１９２個の画素を駆動するデータドライバは１０個必要となる。従って、前述の第５の実施例に示すような方法により、１０個のデータドライバに並行してデータを転送することが好ましい。
【０１１２】
上述の第１乃至第６の実施例においては、本発明を液晶表示装置又はＰＤＰに適用する例を示したが、本発明はこれに限定されず、有機ＥＬ表示パネル等、他のマトリクス型表示装置に適用することも可能である。
【図面の簡単な説明】
【０１１３】
【図１】本発明の第１の実施例に係る液晶表示装置を示すブロック図である。
【図２】図１に示す液晶表示装置の画像データ用Ｖ−Ｉ変換回路を示す回路図である。
【図３】図１に示す液晶表示装置の画像データ用Ｉ−Ｖ変換回路を示す回路図である。
【図４】本実施例に係る液晶表示装置の駆動方法を示すタイミングチャートである。
【図５】本実施例に係る液晶表示装置の画像データ用Ｖ−Ｉ変換回路及び画像データ用Ｉ−Ｖ変換回路の動作を示すタイミングチャートである。
【図６】本発明の第２の実施例に係る液晶表示装置を示すブロック図である。
【図７】本実施例に係る液晶表示装置の駆動方法を示すタイミングチャートである。
【図８】本発明の第３の実施例に係る液晶表示装置を示すブロック図である。
【図９】本実施例に係る液晶表示装置の駆動方法を示すタイミングチャートである。
【図１０】本発明の第４の実施例に係る液晶表示装置を示すブロック図である。
【図１１】本実施例に係る液晶表示装置の駆動方法を示すタイミングチャートである。
【図１２】横軸に伝送する電流信号の最大周波数ｆｍａｘをとり、縦軸にこの最大周波数の電流信号を伝送するのに必要な定電流値をとって、電流信号の最大周波数と必要電流との関係を示すグラフ図である。
【図１３】本発明の第５の実施例に係る液晶表示装置を示すブロック図である。
【図１４】本発明の第６の実施例に係るプラズマディスプレイパネル（ＰＤＰ）を示すブロック図である。
【図１５】ＣＭＡＤＳを適用した従来の液晶表示装置を示すブロック図である。
【符号の説明】
【０１１４】
１、１ａ、１ｂ、１ｃ；表示コントローラ
２、２ａ、２ｄ；ソースドライバ
３；液晶パネル
４ａ、４ｂ、５ａ、５ｂ、１１；配線
６；表示データメモリ
７、７ａ、７ｂ、７ｃ；タイミングコントロール回路
８；画像データ用Ｖ−Ｉ変換回路
９；クロック信号用Ｖ−Ｉ変換回路
１０；モードレジスタ
１２；データ比較回路
２１；画像データ用Ｉ−Ｖ変換回路
２２；クロック信号用Ｉ−Ｖ変換回路
２３；シフトレジスタ
２４；データラッチ回路
２５；階調選択回路
２６；出力回路
２７；電流検出部
２８；電位制御部
２９；ＲＳラッチ回路
３０；ＣＬＫ停止検出回路
３１；画像データ
３２；逆ガンマ処理ブロック
３３；誤差拡散又はディザブロック
３４；平均輝度レベル計算ブロック
３５；ＳＦコーディングブロック
３６；フレームメモリ
３７；駆動制御ブロック
３８；平均輝度レベル（Average Picture Level：ＡＰＬ）値
４１；維持パルス出力
４２；映像信号出力
４３；Ｖ−Ｉ変換回路
４４；Ｉ−Ｖ変換回路
４５；内部回路
５１；映像信号処理回路
５２；データドライバ
５３；パネル
５４ａ、５４ｂ；配線
１０１；表示コントローラ
１０２；ソースドライバ
１０３；液晶パネル
１０４ａ、１０４ｂ、１０５ａ、１０５ｂ；配線
１０６；表示データメモリ
１０７；タイミングコントロール回路
１０８；画像データ用Ｖ−Ｉ変換回路
１０９；クロック信号用Ｖ−Ｉ変換回路
１２１；画像データ用Ｉ−Ｖ変換回路
１２２；クロック信号用Ｉ−Ｖ変換回路
１２３；シフトレジスタ
１２４；データラッチ回路
１２５；階調選択回路
１２６；出力回路
ＧＮＤ１、ＧＮＤ２、ＧＮＤ３；接地電極
ＩＮＶ１、ＩＮＶ２、ＩＮＶ３；インバータ
ＮＡＮＤ１、ＮＡＮＤ２；ＮＡＮＤゲート
Ｎａ、Ｎｂ、Ｎｃ、Ｎｄ；ノード
Ｑｎ１〜Ｑｎ１０；Ｎチャネル型ＭＯＳトランジスタ
Ｑｐ１〜Ｑｐ８；Ｐチャネル型ＭＯＳトランジスタ
Ｓ１；スイッチ
ＳＴＨ；信号
Ｔ１、Ｔ３、Ｔ４、Ｔ５；入力端子
Ｔ２；バイアス端子
Ｔ６；出力端子
ＶＤＤ１、ＶＤＤ２；電源電極
【図１】
2008090315.tif 000003
【図２】
2008090315.tif 000004
【図３】
2008090315.tif 000005
【図４】
2008090315.tif 000006
【図５】
2008090315.tif 000007
【図６】
2008090315.tif 000008
【図７】
2008090315.tif 000009
【図８】
2008090315.tif 000010
【図９】
2008090315.tif 000011
【図１０】
2008090315.tif 000012
【図１１】
2008090315.tif 000013
【図１２】
2008090315.tif 000014
【図１３】
2008090315.tif 000015
【図１４】
2008090315.tif 000016
【図１５】
2008090315.tif 000017