(57)【要約】【課題】ＩＣ試験装置の実機がなくともリダンダンシ演算プログラムのデバッグを可能とし、簡便かつ迅速にその動作を確認することが可能なデバッグシステムを提供する。【解決手段】被試験デバイス１０４のフェイル救済演算を行うリダンダンシ演算プログラム１０９のデバッグシステムであって、リダンダンシ演算プログラム１０９からの要求に応じて仮想の不良セルのアドレスを含むフェイル情報をリダンダンシ演算プログラム１０９に通知するフェイル情報通知手段１１と、リダンダンシ演算プログラム１０９が演算した救済パターンデータを受け取る救済パターン受領手段１２と、少なくとも救済パターンデータを出力する出力手段１３と、を備えたことを特徴とする。【選択図】図１
2008090969.tif 000002
【特許請求の範囲】
【請求項１】
被試験デバイスのフェイル救済演算を行うリダンダンシ演算プログラムのデバッグシステムであって、
前記リダンダンシ演算プログラムからの要求に応じて仮想の不良セルのアドレスを含むフェイル情報を該リダンダンシ演算プログラムに通知するフェイル情報通知手段と、
前記リダンダンシ演算プログラムが演算した救済パターンデータを受け取る救済パターン受領手段と、
少なくとも前記救済パターンデータを出力する出力手段と、
を備えたことを特徴とするリダンダンシ演算プログラムのデバッグシステム。
【請求項２】
さらに、
ホストコンピュータのメモリ上に領域を確保された仮想フェイルメモリと、
前記仮想フェイルメモリに前記フェイル情報を書き込むフェイル情報書込手段と、
前記仮想フェイルメモリに対して読み書きを行う仮想ドライバとを備え、
前記フェイル情報通知手段は、前記リダンダンシ演算プログラムからの要求に応じて、前記仮想ドライバを介して前記仮想フェイルメモリから前記フェイル情報を読み取って前記リダンダンシ演算プログラムに通知することを特徴とする請求項１記載のリダンダンシ演算プログラムのデバッグシステム。
【請求項３】
前記デバッグシステムはさらに前記リダンダンシ演算プログラムが対象とする被試験デバイスに応じたフェイル情報を格納するフェイル情報データベースを備え、
前記リダンダンシ演算プログラムからの要求があったとき、前記フェイル情報データベースを参照してフェイル情報を読み出し、該フェイル情報を前記リダンダンシ演算プログラムに通知することを特徴とする請求項１記載のリダンダンシ演算プログラムのデバッグシステム。
【請求項４】
前記フェイル情報通知手段は、さらに、前記リダンダンシ演算プログラムからの要求に応じて、指定されたアドレスの範囲、アドレスのサーチ方向、または圧縮の有無に従って前記フェイル情報を通知することを特徴とする請求項１記載のリダンダンシ演算プログラムのデバッグシステム。
【請求項５】
被試験デバイスのフェイル救済演算を行うリダンダンシ演算プログラムのデバッグするためのプログラムであって、
前記リダンダンシ演算プログラムからの要求に応じて仮想の不良セルのアドレスを含むフェイル情報を該リダンダンシ演算プログラムに通知する処理と、
前記リダンダンシ演算プログラムが演算した救済パターンデータを受け取る処理と、
少なくとも前記救済パターンデータを出力する処理と、
をコンピュータに実行させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、内部に予備回路を有するＩＣの不良を救済するためのデータを発生するリダンダンシ演算プログラムのデバッグシステムおよびプログラムに関する。
【背景技術】
【０００２】
被試験デバイス（Device Under Test：ＤＵＴ）であるメモリデバイス等のＩＣには予備のメモリセル（スペア）が用意されており、ＩＣ試験装置による試験で不良（フェイル）が検出された場合に、不良セルを予備セルに置き換えることにより、不良を救済するようにしている。こうした不良救済に必要となるデータを作成するユニットは、リダンダンシ演算装置（リダンダンシユニット：ＲＤＵ）と呼ばれている。
【０００３】
図４は従来のＩＣ試験装置の一例を説明する図、図５はＤＵＴのメモリセルを簡略に説明する概念図である。ＩＣ試験装置１００は、フェイル検出装置１０１、リダンダンシ演算装置（以下、ＲＤＵ１０２という。）、制御部１０３を備えている。
【０００４】
フェイル検出装置１０１は、被試験デバイス（以下、ＤＵＴ１０４という。）が有するメモリセルの不良（フェイル）を検出し、フェイル情報をＲＤＵ１０２に送る。図５に示すＤＵＴ１０４はメモリデバイスであって、メモリのセルは複数のセルアレイ１２０に分割されている。各々のセルアレイ１２０には、予備セルの一例として列スペア１２１および行スペア１２２が併設されている。フェイル検出装置１０１がセルアレイ１２０の各セルを順にサーチし、読み書きテストに失敗すると、不良セル１２３であると検出する。
【０００５】
ＲＤＵ１０２は、フェイル検出装置１０１から送られたフェイル情報に基づいてＤＵＴ１０４の不良救済に必要となるデータを作成するために、リダンダンシ演算（不良救済演算）と呼ばれる処理を行う。
【０００６】
ＲＤＵ１０２内には、フェイル検出装置１０１から送られたフェイル情報を格納するフェイルメモリ１０５、フェイルメモリ１０５にアクセスするためのＦＰＧＡ１０６（Field Programmable Gate Array：プログラム可能なＬＳＩ）、リダンダンシＣＰＵ（以下、ＲＤＣ１０７という。）、メモリ１０８を備えている。メモリ１０８上にはリダンダンシ演算プログラム１０９、リダンダンシ演算プログラム１０９からＦＰＧＡ１０６を制御するためのリダンダンシライブラリ１１０が読み出されて、ＲＤＣ１０７によって動作される。
【０００７】
フェイルメモリ１０５に格納されるフェイル情報は、主に不良セルのアドレスであるが、あわせてＤＵＴ情報（ＤＵＴの識別子）とページ情報（メモリのページの識別子）が含まれる。リダンダンシ演算プログラム１０９はリダンダンシライブラリ１１０を介してＦＰＧＡ１０６を駆動し、フェイルメモリ１０５から不良セルのフェイル情報を読み出す。ＦＰＧＡ１０６はフェイルメモリの任意のアドレスに対しフェイル情報を読み書きする機能を備える。また読み出す際には、マトリクス状のメモリアドレスに対してＸ方向またはＹ方向に逐次サーチする機能（アドレス順に読み出す機能）を備えている。
【０００８】
リダンダンシ演算プログラム１０９は、ＤＵＴ１０４から検出された各々の不良セルに対し、予備回路の列スペア、行スペアを組み合わせて割り当て、全てのフェイルを救済できるか否かを判断する。そして救済可と判断した場合には、割り当てた置換セル１２４（図５参照）のパターン（複数の置換情報の集合であって、以下、救済パターンという。）を制御部１０３に対して出力する。
【０００９】
制御部１０３は送られた救済パターンに従って、レーザ等を用いてＤＵＴ１０４内の所定のパターンを切断し、不良セルを予備セルに置き換える。なお、ＤＵＴ１０４は、不良を救済するための予備のメモリセル（スペア）を内蔵している。
【００１０】
従来からリダンダンシ演算装置については様々な提案がなされている。例えば特開２００２−３６７３９６（特許文献１）には、フェイルにスペアを割り当てた後に、反対側のスペアと置き換え、解放されたスペアを未救済のフェイルに割り当てることにより、救済率を向上させることが可能なリダンダンシ演算装置が提案されている。
【特許文献１】特開２００２−３６７３９６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかし、上記リダンダンシ演算プログラムは必ずしも汎用的なものではなく、ＩＣ試験装置１００のユーザーがテストするＤＵＴに特化する必要がある。これは、特定の不良セル群に対してどのように予備セルを割り当てるかというアルゴリズムを最適化して予備セルを有効に使い、１つでも多くのＤＵＴを救済して良品とするためである。従って、リダンダンシ演算プログラムのデバッグは重要な課題である。
【００１２】
従来においては、リダンダンシ演算プログラムのデバッグは次の手順で行われている。まずリダンダンシ演算プログラムのソースプログラムを修正してコンパイルする。実際のＩＣ試験装置１００を使用し、フェイルメモリ１０５に仮想の不良セルのビットパターンを書き込んでおく（図４参照）。そしてメモリ１０８にリダンダンシ演算プログラム１０９を読み込んで実行し、上記の段取りによって救済パターンを演算して、期待通りのデータが作成されたか否かを確認する。なお、言うまでもなく、このデバッグ作業においては制御部１０３によるＤＵＴ１０４への置換処理は行わない。
【００１３】
このように、従来はＩＣ試験装置１００の実機がないとリダンダンシ演算プログラム１０９のデバッグを行うことができない。しかしＩＣ試験装置１００は実際の試験作業も行わなくてはならないうえ、リダンダンシライブラリ１１０など他のプログラムのデバッグ時間も必要となり、リダンダンシ演算プログラム１０９のデバッグのために十分な使用時間を確保することは難しい。また実機ではハードウェアの故障などにより使用できる機能が制限されて、リダンダンシ演算プログラム１０９のデバッグができない場合もある。またフェイルメモリ１０５に不良セルのビットパターンを書き込むプログラムも必要となり、テスト項目が増えるにつれて管理も困難なものとなる。
【００１４】
そこで本発明は、ＩＣ試験装置の実機がなくともリダンダンシ演算プログラムのデバッグを可能とし、簡便かつ迅速にその動作を確認することが可能なデバッグシステムを提供することを目的としている。
【課題を解決するための手段】
【００１５】
上記課題を解決するために、本発明に係るリダンダンシ演算プログラムのデバッグシステムの代表的な構成は、被試験デバイスのフェイル救済演算を行うリダンダンシ演算プログラムのデバッグシステムであって、リダンダンシ演算プログラムからの要求に応じて仮想の不良セルのアドレスを含むフェイル情報をリダンダンシ演算プログラムに通知するフェイル情報通知手段と、リダンダンシ演算プログラムが演算した救済パターンデータを受け取る救済パターン受領手段と、少なくとも救済パターンデータを出力する出力手段と、を備えたことを特徴とする。
【００１６】
上記構成によれば、ＩＣ試験装置の実機がなくてもリダンダンシ演算プログラムを動作させ、その演算結果を確認することができる。従って実機の使用時間を確保する必要がなく、簡便かつ迅速にデバッグを行うことができ、ＩＣ試験装置で動作させる前に完成度を高めることができる。また実機の使用時間を占有しないことから、実機は本来の試験や他のプログラムのデバッグに使用することができ、限られた実機の使用時間を有効に活用することができる。
【００１７】
さらに、ホストコンピュータのメモリ上に領域を確保された仮想フェイルメモリと、仮想フェイルメモリにフェイル情報を書き込むフェイル情報書込手段と、仮想フェイルメモリに対して読み書きを行う仮想ドライバとを備え、フェイル情報通知手段は、リダンダンシ演算プログラムからの要求に応じて、仮想ドライバを介して仮想フェイルメモリからフェイル情報を読み取ってリダンダンシ演算プログラムに通知してもよい。上記構成によれば、実機のハードウェア構成と同様の構成をプログラムで仮想的に構築することができる。
【００１８】
また、デバッグシステムはさらにリダンダンシ演算プログラムが対象とする被試験デバイスに応じたフェイル情報を格納するフェイル情報データベースを備え、リダンダンシ演算プログラムからの要求があったとき、フェイル情報データベースを参照してフェイル情報を読み出し、フェイル情報をリダンダンシ演算プログラムに通知してもよい。上記構成によれば、リダンダンシ演算プログラムがアクセスするインターフェース（ＡＰＩ：Application Program Interface）のみを実機と同様にし、他の部分の構成を大幅に簡略化することができる。
【００１９】
フェイル情報通知手段は、さらに、リダンダンシ演算プログラムからの要求に応じて、指定されたアドレスの範囲、アドレスのサーチ方向、または圧縮の有無に従ってフェイル情報を通知してもよい。
【００２０】
本発明に係るプログラムの代表的な構成は、被試験デバイスのフェイル救済演算を行うリダンダンシ演算プログラムのデバッグするためのプログラムであって、リダンダンシ演算プログラムからの要求に応じて仮想の不良セルのアドレスを含むフェイル情報をリダンダンシ演算プログラムに通知する処理と、リダンダンシ演算プログラムが演算した救済パターンデータを受け取る処理と、少なくとも救済パターンデータを出力する処理と、をコンピュータに実行させるためのプログラムであればよい。上記構成によれば、本発明に係るデバッグシステムをコンピュータ上で動作するプログラムとして実現することができる。また、本発明に係るプログラムをコンピュータで読み取り可能な記録媒体に記録して配布することでもよい。
【発明の効果】
【００２１】
本発明によれば、ＩＣ試験装置の実機がなくてもリダンダンシ演算プログラムを動作させ、簡便かつ迅速にリダンダンシ演算プログラムのデバッグを行うことができる。
【発明を実施するための最良の形態】
【００２２】
［実施例１］
本発明に係るリダンダンシ演算プログラムのデバッグシステムの実施例１について説明する。図１はデバッグシステムの要部を説明する図、図２は実施例１に係るデバッグシステムの全体構成を説明する図である。上記背景技術と説明の重複する部分については同一の符号を付して説明を省略する。
【００２３】
図１に示すデバッグシステム１０は、ホストコンピュータ上で動作するプログラムとして実現される。コンパイラ１１１でコンパイルされたリダンダンシ演算プログラム１０９は、ホストコンピュータのメインメモリに読み込まれ、ホストコンピュータのＣＰＵによってデバッグシステム１０と共に動作させられる。
【００２４】
本実施例に係るデバッグシステム１０において、リダンダンシ演算プログラム１０９は、フェイル情報通知手段の例としての仮想ライブラリ１１と、救済パターン受領手段の例としての出力受領部１２に接続されている。仮想ライブラリ１１はリダンダンシ演算プログラム１０９からの要求に応じてフェイル情報をリダンダンシ演算プログラム１０９に通知するものであって、図４のリダンダンシライブラリ１１０に相当する。
【００２５】
出力受領部１２はリダンダンシ演算プログラムが演算した救済パターンデータを受け取るものであって、その意味において図４の制御部１０３に相当する。出力受領部１２は、図４に示したＤＵＴ１０４に対する置換処理の代わりに、演算結果としての救済パターンデータを出力手段の例としてのモニタ１３に出力する。
【００２６】
モニタ１３に出力するデータは救済パターンのみでなく、不良セルのビットパターンやその他の情報を併せて出力してもよい。ここで不良セルのビットパターンとは、フェイル情報の集合であって、ＤＵＴ単位またはメモリページ単位として把握することができる。また出力手段としてはモニタのみではなく、プリンタやファイル（データ）であってもよい。
【００２７】
上記構成によれば、リダンダンシ演算プログラム１０９は実機においてリダンダンシライブラリ１１０に対するのと同様に仮想ライブラリ１１に対して要求を発し、フェイル情報を取得することができる。フェイル情報には、不良セルのアドレス、ＤＵＴ情報（ＤＵＴの識別子）、ページ情報（メモリのページの識別子）が含まれる。仮想ライブラリ１１は、さらに、リダンダンシ演算プログラム１０９からの要求に応じて、指定されたアドレスの範囲、アドレスのサーチ方向（Ｘ方向またはＹ方向）、または圧縮の有無に従ってフェイル情報を通知してもよい。
【００２８】
そしてリダンダンシ演算プログラム１０９は、不良セルと予備セルとを置換させる救済パターンデータを算出すると、制御部１０３に対するのと同様に出力受領部１２に対して出力する。出力受領部１２は受け取ったデータをモニタ１３に出力し、これをオペレータが観察して適切な結果が得られたか否かを判断することができる。
【００２９】
すなわちリダンダンシ演算プログラム１０９にとって、これに対する仮想ライブラリ１１または出力受領部１２のＡＰＩが同じであれば、その先が実機であるかプログラムによる仮想モジュールであるかによらず、同様に動作し、結果を算出することができる。従ってＩＣ試験装置の実機がなくてもリダンダンシ演算プログラム１０９の演算結果を確認することができる。これにより、実機の使用時間を確保する必要がなく、簡便かつ迅速にデバッグを行うことができ、ＩＣ試験装置で動作させる前に完成度を高めることができる。また実機の使用時間を占有しないことから、実機は本来の試験や他のプログラムのデバッグに使用することができ、限られた実機の使用時間を有効に活用することができる。
【００３０】
また、上記した如く本実施例に係るデバッグシステムはコンピュータ上で動作するプログラムとして実現することができるから、リダンダンシ演算プログラムからの要求に応じて仮想の不良セルのアドレスを含むフェイル情報をリダンダンシ演算プログラム１０９に通知する処理と、リダンダンシ演算プログラム１０９が演算した救済パターンデータを受け取る処理と、少なくとも救済パターンデータを出力する処理と、をコンピュータに実行させるためのプログラムとして提供することができる。このプログラムはコンピュータで読み取り可能な記録媒体に記録して配布してもよいし、ネットワーク上のサーバーからオンラインで配布してもよい。
【００３１】
図２はデバッグシステムの全体構成を説明する図であって、仮想ライブラリ１１にフェイル情報を与えるための構成を示している。フェイル情報は、仮想ライブラリ１１に定数として格納することも可能だが、それではリダンダンシ演算プログラム１０９と同様にＤＵＴ１０４ごとに仮想ライブラリ１１を修正する必要が生じる。そこで、フェイル情報は仮想ライブラリ１１に外から与えることが好ましい。
【００３２】
仮想フェイルメモリ１４は図４のフェイルメモリ１０５に相当するものであって、ホストコンピュータのメモリ上に領域を確保して構成されている。仮想フェイルメモリ１４上のデータの読み書きは、図４のＦＰＧＡ１０６に相当する仮想ドライバ１５によって読み書きされる。従って仮想ライブラリ１１は、リダンダンシ演算プログラム１０９からの要求に応じて、仮想ドライバ１５を介して仮想フェイルメモリ１４からフェイル情報を読み取ってリダンダンシ演算プログラム１０９にフェイル情報を通知する。
【００３３】
またモニタ１３にはシステムを操作するための操作用インターフェース１３ａが表示されている。操作用インターフェース１３ａはＧＵＩ（グラフィカルユーザーインターフェース）であって、情報の表示と入力をあわせて行うことに有利である。オペレータは操作用インターフェース１３ａを見ながら、キーボードやポインティングデバイスなどの入力手段１６によって不良セルのビットパターンの入力やその他の操作を行うことができる。
【００３４】
また操作用インターフェース１３ａからフェイル情報書込手段の例としてのフェイルビットパターン入力部１７を操作して、仮想フェイルメモリ１４にフェイル情報を書き込むことができる。フェイルビットパターン入力部１７は、具体的には操作用インターフェース１３ａの一部としての入力画面として実現することができる。不良セルのビットパターンは、不図示の入出力を用いてファイルから読み込んでもよいし、操作用インターフェース１３ａを用いて入力または修正することでよい。このとき、マトリクス状のメモリアドレスを画像として表示し、これに対して視覚的に不良セルを設定（指定して入力）することができるため、不良セルのアドレスの数値をテキストエディタで指定する場合と比して、ビットパターンを容易に作成することができる。また実機であれば不良セルのビットパターンはプログラム単位で管理する必要があったが、本実施例ではファイルとして作成、保存、および読込みすることができるため、管理を容易なものとすることができる。
【００３５】
すなわち図２に示した構成によれば、実機のハードウェア構成と同様の構成をプログラムで仮想的に構築することができる。従ってＩＣ試験装置の実機がなくてもリダンダンシ演算プログラム１０９を簡便かつ迅速にデバッグを行うことができ、さらに、不良セルのビットパターンの作成および管理を容易なものとすることができる。
【００３６】
［実施例２］
本発明に係るリダンダンシ演算プログラムのデバッグシステムの実施例２について説明する。図３は実施例２に係るデバッグシステムの全体構成を説明する図であって、上記実施例１と説明の重複する部分については同一の符号を付して説明を省略する。
【００３７】
上記実施例１においては仮想ライブラリ１１にフェイル情報を与えるための構成として仮想フェイルメモリ１４を構築するよう説明したが、本実施例はデバッグシステムの構成をさらに簡略化したものである。
【００３８】
図３に示すように、本実施例において仮想ライブラリ１１は、仮想ドライバ１５を介して仮想フェイルメモリ１４からフェイル情報を読み出す代わりに（図２参照）、フェイル情報データベース２０からフェイル情報の読み出しを行う。フェイル情報データベース２０には、仮想フェイルメモリ１４から読み出されるのと同様のフェイル情報が格納されている。フェイル情報データベース２０には、操作用インターフェース１３ａからフェイルビットパターン入力部１７を操作してフェイル情報を書き込むことができる。
【００３９】
すなわち、リダンダンシ演算プログラムがアクセスする仮想ライブラリ１１または出力受領部１２のインターフェース（ＡＰＩ：Application Program Interface）を実機と同様にしておけば、リダンダンシ演算プログラム１０９のデバッグシステムを構成することができる。そして図３に示した構成によれば、実施例１の効果に加え、さらに、デバッグシステムの構成を大幅に簡略化することができる。
【００４０】
以上、添付図面を参照しながら本発明の好適な実施例について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【００４１】
本発明は、内部に予備回路を有するＩＣの不良を救済するためのデータを発生するリダンダンシ演算プログラムのデバッグに利用することができる。
【図面の簡単な説明】
【００４２】
【図１】デバッグシステムの要部を説明する図である。
【図２】実施例１に係るデバッグシステムの全体構成を説明する図である。
【図３】実施例２に係るデバッグシステムの全体構成を説明する図である。
【図４】従来のＩＣ試験装置を説明する図である。
【図５】ＤＵＴのメモリセルを簡略に説明する概念図である。
【符号の説明】
【００４３】
１０   …デバッグシステム
１１   …仮想ライブラリ
１２   …出力受領部
１３   …モニタ
１３ａ  …操作用インターフェース
１４   …仮想フェイルメモリ
１５   …仮想ドライバ
１６   …入力手段
１７   …フェイルビットパターン入力部
２０   …フェイル情報データベース
１００  …ＩＣ試験装置
１０１  …フェイル検出装置
１０２  …ＲＤＵ
１０３  …制御部
１０４     …ＤＵＴ
１０５  …フェイルメモリ
１０６  …ＦＰＧＡ
１０７  …ＲＤＣ
１０８  …メモリ
１０９  …リダンダンシ演算プログラム
１１０  …リダンダンシライブラリ
１１１  …コンパイラ
１２０  …セルアレイ
１２１  …列スペア
１２２  …行スペア
１２３  …不良セル
１２４  …置換セル
【図１】
2008090969.tif 000003
【図２】
2008090969.tif 000004
【図３】
2008090969.tif 000005
【図４】
2008090969.tif 000006
【図５】
2008090969.tif 000007