(57)【要約】【課題】半導体素子が内蔵されている多層プリント配線基板を歩留まりよくかつ低コストで製造することができる製造方法を提供する。【解決手段】  多層プリント配線基板１の製造方法は、正常な配線パターン１２，１３，１６を有する第１のシートサイズプリント配線基板１０の各第１のピースサイズプリント配線基板４４に半導体素子２を搭載し、前記半導体素子２の異常の有無を検査し、異常が検出された半導体素子２が搭載されている第１のピースサイズプリント配線基板４４に判別用の標識４５を付ける工程と、前記半導体素子２が各第１のピースサイズプリント配線基板４４に内蔵されているワークサイズ多層プリント配線基板４６をピースサイズ多層プリント配線基板１毎に分割し、前記標識４５の有無を検査し、前記標識４５が検出されたピースサイズ多層プリント配線基板１を除去する工程とを備える。【選択図】  図９
2008053653.tif 000002
【特許請求の範囲】
【請求項１】
第１の支持体の両面に互いに接続している所定の配線パターンを形成することにより、複数の第１のピースサイズプリント配線基板を備える第１のシートサイズプリント配線基板をさらに複数備える第１のワークサイズプリント配線基板を得る第１の工程と、
第１のワークサイズプリント配線基板を第１のシートサイズプリント配線基板毎に分割し、各第１のシートサイズプリント配線基板に形成されている配線パターンの異常の有無を検査し、異常が検出された配線パターンを有する第１のシートサイズプリント配線基板のみを除去し、除去された第１のシートサイズプリント配線基板に代えて予め用意しておいた正常な配線パターンを有する第１のシートサイズプリント配線基板を補充する第２の工程と、
前記正常な配線パターンを有する第１のシートサイズプリント配線基板の各第１のピースサイズプリント配線基板に半導体素子を搭載し、前記半導体素子の異常の有無を検査し、異常が検出された半導体素子が搭載されている第１のピースサイズプリント配線基板に判別用の標識を付ける第３の工程と、
第２の支持体の両面に互いに接続している所定の配線パターンを形成し、片面に前記半導体素子を収納可能な凹部を形成することにより、複数の第２のピースサイズプリント配線基板を備える第２のシートサイズプリント配線基板をさらに複数備える第２のワークサイズプリント配線基板を得る第４の工程と、
第２のワークサイズプリント配線基板に積層したときに前記凹部の開口端部に対応する位置に該開口端部と同一の大きさの開口端部を有するとともに、内部を厚さ方向に貫通する第１の貫通孔を備える第１のワークサイズ絶縁体層を得る第５の工程と、
前記第３の工程を経た複数の第１のシートサイズプリント配線基板を分割前の第１のワークサイズプリント配線基板に対応する位置に配置し、配置された複数の第１のシートサイズプリント配線基板に第１のワークサイズ絶縁体層を介して第２のワークサイズプリント配線基板を積層しプレスして一体化するとともに、各第２のピースサイズプリント配線基板の前記凹部と第１のワークサイズ絶縁体層の第１の貫通孔とから成る空間内に各第１のピースサイズプリント配線基板に搭載されている前記半導体素子を収納することにより、半導体素子が内蔵されているワークサイズ多層プリント配線基板を形成する第６の工程と、
前記半導体素子が内蔵されているワークサイズ多層プリント配線基板をピースサイズ多層プリント配線基板毎に分割し、前記標識の有無を検査し、前記標識が検出されたピースサイズ多層プリント配線基板を除去する第７の工程とを備えることを特徴とする半導体素子が内蔵されている多層プリント配線基板の製造方法。
【請求項２】
第１の支持体の両面に互いに接続している所定の配線パターンを形成することにより、複数の第１のピースサイズプリント配線基板を備える第１のシートサイズプリント配線基板をさらに複数備える第１のワークサイズプリント配線基板を得る第１の工程と、
第１のワークサイズプリント配線基板を第１のシートサイズプリント配線基板毎に分割し、各第１のシートサイズプリント配線基板に形成されている配線パターンの異常の有無を検査し、異常が検出された配線パターンを有する第１のシートサイズプリント配線基板のみを除去し、除去された第１のシートサイズプリント配線基板に代えて予め用意しておいた正常な配線パターンを有する第１のシートサイズプリント配線基板を補充する第２の工程と、
前記正常な配線パターンを有する第１のシートサイズプリント配線基板の各第１のピースサイズプリント配線基板に半導体素子を搭載し、前記半導体素子の異常の有無を検査し、異常が検出された半導体素子が搭載されている第１のピースサイズプリント配線基板を備える第１のシートサイズプリント配線基板のみを除去し、除去された第１のシートサイズプリント配線基板に代えて予め用意しておいた正常な半導体素子が搭載されている複数の第１のピースサイズプリント配線基板を備える第１のシートサイズプリント配線基板を補充する第３の工程と、
第２の支持体の両面に互いに接続している所定の配線パターンを形成し、片面に前記半導体素子を収納可能な凹部を形成することにより、複数の第２のピースサイズプリント配線基板を備える第２のシートサイズプリント配線基板をさらに複数備える第２のワークサイズプリント配線基板を得る第４の工程と、
第２のワークサイズプリント配線基板に積層したときに前記凹部の開口端部に対応する位置に該開口端部と同一の大きさの開口端部を有するとともに、内部を厚さ方向に貫通する第１の貫通孔を備える第１のワークサイズ絶縁体層を得る第５の工程と、
前記第３の工程を経た複数の第１のシートサイズプリント配線基板を分割前の第１のワークサイズプリント配線基板に対応する位置に配置し、配置された複数の第１のシートサイズプリント配線基板に第１のワークサイズ絶縁体層を介して第２のワークサイズプリント配線基板を積層しプレスして一体化するとともに、各第２のピースサイズプリント配線基板の前記凹部と第１のワークサイズ絶縁体層の第１の貫通孔とから成る空間内に各第１のピースサイズプリント配線基板に搭載されている前記半導体素子を収納することにより、半導体素子が内蔵されているワークサイズ多層プリント配線基板を形成する第６の工程と、
前記ワークサイズの多層プリント配線基板をシートサイズ毎に分割する第７の工程とを備えることを特徴とする半導体素子が内蔵されている多層プリント配線基板の製造方法。
【請求項３】
請求項１又は２記載の多層プリント配線基板の製造方法において、
第２のワークサイズプリント配線基板は、
第３の支持体の両面に互いに接続している所定の配線パターンを形成し、内部を厚さ方向に貫通し前記半導体素子を収納可能な第２の貫通孔を設けることにより、複数の第３のピースサイズプリント配線基板を備える第３のシートサイズプリント配線基板をさらに複数備える第３のワークサイズプリント配線基板を得る工程と、
第４の支持体の両面に互いに接続している所定の配線パターンを形成することにより、複数の第４のピースサイズプリント配線基板を備える第４のシートサイズプリント配線基板をさらに複数備える第４のワークサイズプリント配線基板を得る工程と、
第３のワークサイズプリント配線基板と第４のワークサイズプリント配線基板とを第２のワークサイズ絶縁体層を介して積層しプレスして一体化する工程とにより形成されることを特徴とする半導体素子が内蔵されている多層プリント配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子が内蔵されている多層プリント配線基板の製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体素子は、電子情報技術の急激な発達に伴い、従来と同一以上の性能を備えると共に、大きさを縮小し厚さを薄くすることが要求されている。これに伴い、前記半導体素子が搭載されるプリント配線基板に対しても、同様の要求がある。
【０００３】
前記プリント配線基板として、例えば、ＬＳＩをマザーボードに接続するために用いられるパッケージ基板がある。前記パッケージ基板は、ＬＳＩと同サイズのもの（ＣＳＰ：Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）を始めとして、平面視で２０ｍｍ角以下の大きさのものが殆どである。一方、前記パッケージ基板は、配線パターンが形成されている複数のプリント配線基板を絶縁体層を介して積層すると共に、各層の配線パターン間を導通させた構成を備える多層プリント配線基板であるので、前記大きさでこのような構成を備える前記パッケージ基板を１個ずつ製造したのでは、非常に手間が掛かり煩雑である。
【０００４】
そこで、前記問題を解決するために、次に示すように、ワークサイズプリント配線基板を用いて多層プリント配線基板を製造する方法が知られている。なお、ワークサイズプリント配線基板とは、複数の所定の大きさのシートサイズプリント配線基板が配列されているプリント配線基板を言い、シートサイズプリント配線基板とは、複数のピースサイズプリント配線基板、例えば２０ｍｍ角のパッケージ基板が配列されているプリント配線基板を言う。
【０００５】
まず、ワークサイズの支持体の両面に互いに接続している所定の配線パターンを形成することにより、複数のピースサイズプリント配線基板を備えるシートサイズプリント配線基板をさらに複数備える１つのワークサイズプリント配線基板を形成する。同様にして、多層プリント配線基板を構成する他のワークサイズプリント配線基板を形成する。
【０００６】
次に、１つのワークサイズプリント配線基板と他のワークサイズプリント配線基板とを、内部を厚さ方向に貫通する柱状導通部材を有するワークサイズ絶縁体層を介して積層し、プレスして一体化することにより、複数のピースサイズ多層プリント配線基板を備えるシートサイズ多層プリント配線基板をさらに複数備えるワークサイズ多層プリント配線基板が形成され、柱状導通部材によって１つのワークサイズ多層プリント配線基板の一方の配線パターンと他のワークサイズプリント配線基板の一方の配線パターンとが導通される。
【０００７】
次に、ワークサイズ多層プリント配線基板の配線パターンの異常の有無をワークサイズごと検査し、異常が検出された配線パターンを有するワークサイズ多層プリント配線基板をワークサイズごと廃棄する。
【０００８】
最後に、正常な配線パターンを有するワークサイズ多層プリント配線基板をシートサイズ多層プリント配線基板毎に分割し、さらにピースサイズ多層プリント配線基板毎に分割することにより、正常な配線パターンを有する多層プリント配線基板が完成する。
【０００９】
なお、この製造方法では、ワークサイズ多層プリント配線基板の配線パターンの異常の有無をシートサイズ毎にではなくワークサイズごと検査し、異常が検出された配線パターンを有するワークサイズ多層プリント配線基板をワークサイズごと廃棄する。これは、ワークサイズ多層プリント配線基板をシートサイズ毎に分割してシートサイズ多層プリント配線基板を得て、シートサイズ多層プリント配線基板をシートサイズ毎に検査し廃棄する作業に要する費用よりも、ワークサイズ多層プリント配線基板１つ分の材料費及びワークサイズ多層プリント配線基板をワークサイズごと検査し廃棄する作業に要する費用の方が安価であるためである。
【００１０】
ところで、多層プリント配線基板そのものが小型化しており、半導体素子を多層プリント配線基板の表面に高密度に実装するには実装面積の制約がある。そこで、前記問題を解決するために、半導体素子が内蔵されている多層プリント配線基板が提案されている（例えば特許文献１参照）。
【００１１】
半導体素子が内蔵されている多層プリント配線基板は、例えば前記従来の半導体素子が内蔵されていない多層プリント配線基板の製造方法を応用して、次のようにして製造することができる。
【００１２】
まず、ワークサイズの支持体の両面に互いに接続している所定の配線パターンを形成することにより、複数のピースサイズプリント配線基板を備えるシートサイズプリント配線基板をさらに複数備える１つのワークサイズプリント配線基板を形成する。同様にして、多層プリント配線基板を構成する他のワークサイズプリント配線基板を形成する。
【００１３】
次に、１つのワークサイズプリント配線基板の各シートサイズプリント配線基板の各ピースサイズプリント配線基板に半導体素子を搭載する。
【００１４】
次に、他のワークサイズプリント配線基板の各シートサイズプリント配線基板の各ピースサイズプリント配線基板の片面に、半導体素子を収納可能な凹部を形成する。
【００１５】
次に、内部を厚さ方向に貫通する柱状導通部材と、内部を厚さ方向に貫通し前記半導体素子の厚さ方向の断面形状よりも大きな開口端部を有する貫通孔とを備えるワークサイズ絶縁体層を介して、１つのワークサイズプリント配線基板の半導体素子が搭載されている面に、凹部が設けられた面を向けて他のワークサイズプリント配線基板を積層し、プレスして一体化する。これにより、複数のピースサイズ多層プリント配線基板を備えるシートサイズ多層プリント配線基板をさらに複数備えるワークサイズ多層プリント配線基板が形成され、柱状導通部材によって１つのワークサイズプリント配線基板の一方の配線パターンとの他のワークサイズプリント配線基板の一方の配線パターンとが導通される。さらに、各半導体素子が各ピースサイズ多層プリント配線基板の凹部に収納される。
【００１６】
最後に、ワークサイズ多層プリント配線基板をピースサイズ多層プリント配線基板毎に分割すると、半導体素子が内蔵されている多層プリント配線基板が形成される。
【００１７】
ここで、半導体素子自体は配線を有していないので、プリント配線基板に搭載されている状態でしか正常か否かを確認することはできない。よって、半導体素子を各ピースサイズプリント配線基板に搭載する時点では、半導体素子が正常か否かは不明な状態（以下、この状態を「不明」と記載する）である。
【００１８】
そこで、従来の半導体素子が内蔵されていない多層プリント配線基板の製造方法と同様に、半導体素子が内蔵されているワークサイズ多層プリント配線基板をシートサイズ多層プリント配線基板毎に分割する前に、ワークサイズ多層プリント配線基板の各シートサイズ多層プリント配線基板の各ピースサイズ多層プリント配線基板に内蔵されている半導体素子の異常の有無をワークサイズごと検査し、異常が検出された半導体素子が内蔵されているピースサイズ多層プリント配線基板を有するワークサイズ多層プリント配線基板をワークサイズごと廃棄することが考えられる。
【００１９】
しかしながら、異常な半導体素子が内蔵されているピースサイズ多層プリント配線基板と正常な半導体素子が内蔵されているピースサイズ多層プリント配線基板とが混在するワークサイズの多層プリント配線基板をワークサイズごと廃棄するのは、正常な半導体素子が内蔵されているピースサイズプリント配線基板までも廃棄することになるので、歩留まりが著しく低下するという不都合がある。また、半導体素子の価格は一般的にプリント配線基板の価格の１０倍程度とかなり高価であるので、正常な半導体素子を廃棄することにより製造コストが高くつくという不都合がある。
【特許文献１】特開２００５−３９０９４号公報
【発明の開示】
【発明が解決しようとする課題】
【００２０】
本発明は、かかる不都合を解消して、半導体素子が内蔵されている多層プリント配線基板を歩留まりよくかつ低コストで製造することができる製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２１】
かかる目的を達成するために、第１発明の半導体素子が内蔵されている多層プリント配線基板の製造方法は、第１の支持体の両面に互いに接続している所定の配線パターンを形成することにより、複数の第１のピースサイズプリント配線基板を備える第１のシートサイズプリント配線基板をさらに複数備える第１のワークサイズプリント配線基板を得る第１の工程と、第１のワークサイズプリント配線基板を第１のシートサイズプリント配線基板毎に分割し、各第１のシートサイズプリント配線基板に形成されている配線パターンの異常の有無を検査し、異常が検出された配線パターンを有する第１のシートサイズプリント配線基板のみを除去し、除去された第１のシートサイズプリント配線基板に代えて予め用意しておいた正常な配線パターンを有する第１のシートサイズプリント配線基板を補充する第２の工程と、前記正常な配線パターンを有する第１のシートサイズプリント配線基板の各第１のピースサイズプリント配線基板に半導体素子を搭載し、前記半導体素子の異常の有無を検査し、異常が検出された半導体素子が搭載されている第１のピースサイズプリント配線基板に判別用の標識を付ける第３の工程と、第２の支持体の両面に互いに接続している所定の配線パターンを形成し、片面に前記半導体素子を収納可能な凹部を形成することにより、複数の第２のピースサイズプリント配線基板を備える第２のシートサイズプリント配線基板をさらに複数備える第２のワークサイズプリント配線基板を得る第４の工程と、第２のワークサイズプリント配線基板に積層したときに前記凹部の開口端部に対応する位置に該開口端部と同一の大きさの開口端部を有するとともに、内部を厚さ方向に貫通する第１の貫通孔を備える第１のワークサイズ絶縁体層を得る第５の工程と、前記第３の工程を経た複数の第１のシートサイズプリント配線基板を分割前の第１のワークサイズプリント配線基板に対応する位置に配置し、配置された複数の第１のシートサイズプリント配線基板に第１のワークサイズ絶縁体層を介して第２のワークサイズプリント配線基板を積層しプレスして一体化するとともに、各第２のピースサイズプリント配線基板の前記凹部と第１のワークサイズ絶縁体層の第１の貫通孔とから成る空間内に各第１のピースサイズプリント配線基板に搭載されている前記半導体素子を収納することにより、半導体素子が内蔵されているワークサイズ多層プリント配線基板を形成する第６の工程と、前記半導体素子が内蔵されているワークサイズ多層プリント配線基板をピースサイズ多層プリント配線基板毎に分割し、前記標識の有無を検査し、前記標識が検出されたピースサイズ多層プリント配線基板を除去する第７の工程とを備えることを特徴とする。
【００２２】
第１工程では、第１の支持体の両面に互いに接続している所定の配線パターンを形成することにより、複数の第１のピースサイズプリント配線基板を備える第１のシートサイズプリント配線基板をさらに複数備える第１のワークサイズプリント配線基板を得る。
【００２３】
このとき、導電性支持体に金属バンプを形成した後に第１の支持体を積層し、該第１の支持体に他の導電性支持体を積層した後に各導電性支持体をエッチングすることにより配線パターンを形成してもよいし、第１の支持体の両面に配線パターンを形成した後にスルーホールを設けて各配線パターンを接続してもよい。また、第１のワークサイズプリント配線基板は、両面のみに配線パターンを有する２層板であってもよいし、第１の支持体の中間層にも配線パターンを有する多層板であってもよい。
【００２４】
第２の工程では、まず、第１のワークサイズプリント配線基板を第１のシートサイズプリント配線基板毎に分割する。次に、各第１のシートサイズプリント配線基板に形成されている配線パターンの異常の有無を検査し、異常が検出された配線パターンを有する第１のシートサイズプリント配線基板のみを除去する。最後に、除去された第１のシートサイズプリント配線基板に代えて、予め用意しておいた正常な配線パターンを有する第１のシートサイズプリント配線基板を補充する。
【００２５】
第２の工程によれば、除去された異常な配線パターンを有する第１のシートサイズプリント配線基板に代えて、予め用意しておいた正常な配線パターンを有する第１のシートサイズプリント配線基板が補充される。従って、所望数の正常な配線パターンを有する第１のシートサイズプリント配線基板が準備される。
【００２６】
第３の工程では、まず、前記正常な配線パターンを有する各第１のシートサイズプリント配線基板の各第１のピースサイズプリント配線基板に半導体素子を搭載する。次に、前記半導体素子の異常の有無を検査し、異常が検出された半導体素子が搭載されている第１のピースサイズプリント配線基板に判別用の標識を付ける。
【００２７】
第４の工程では、第２の支持体の両面に互いに接続している所定の配線パターンを形成し、片面に前記半導体素子を収納可能な凹部を形成することにより、複数の第２のピースサイズプリント配線基板を備える第２のシートサイズプリント配線基板をさらに複数備える第２のワークサイズプリント配線基板を得る。
【００２８】
このとき、前記凹部は、パンチで打ち抜くことにより第２のピースサイズプリント配線基板の片面に形成してもよいし、カッタで打ち抜くことにしてもよい。
【００２９】
第５の工程では、第２のワークサイズプリント配線基板に積層したときに前記凹部の開口端部に対応する位置に該開口端部と同一の大きさの開口端部を有するとともに、内部を厚さ方向に貫通する第１の貫通孔を備える第１のワークサイズ絶縁体層を得る。
【００３０】
このとき、第２のピースサイズプリント配線基板に前記凹部を形成するときと同様に、第１の貫通孔は、パンチで打ち抜くことにより第１のワークサイズ絶縁体層に形成してもよいし、カッタで打ち抜くことにしてもよい。
【００３１】
第６の工程では、まず、前記第３の工程を経た複数の第１のシートサイズプリント配線基板を分割前の第１のワークサイズプリント配線基板に対応する位置に配置する。次に、配置された複数の第１のシートサイズプリント配線基板に第１のワークサイズ絶縁体層を介して第２のワークサイズプリント配線基板を積層しプレスして一体化する。この結果、各第１のシートサイズプリント配線基板と第１のワークサイズ絶縁体層と第２のワークサイズプリント配線基板とが一体化されるとともに、各第２のピースサイズプリント配線基板の前記凹部と第１のワークサイズ絶縁体層の第１の貫通孔とから成る空間内に各第１のピースサイズプリント配線基板に搭載されている前記半導体素子が収納される。以上により、半導体素子が内蔵されている複数のピースサイズ多層プリント配線基板を備えるシートサイズ多層プリント配線基板をさらに複数備えるワークサイズ多層プリント配線基板が形成される。
【００３２】
第７の工程では、前記半導体素子が内蔵されているワークサイズ多層プリント配線基板をピースサイズ多層プリント配線基板毎に分割し、前記標識の有無を検査し、前記標識が検出されたピースサイズ多層プリント配線基板を除去する。
【００３３】
このとき、ワークサイズ多層プリント配線基板をシートサイズ多層プリント配線基板毎に分割した後にピースサイズ多層プリント配線基板毎に分割することにしてもよい。
【００３４】
したがって、第１発明によれば、以上の第１の工程〜第７の工程によって、所望数の正常な半導体素子が内蔵されている多層プリント配線基板が製造される。
【００３５】
第１発明では、前述の異常な半導体素子が内蔵されているピースサイズ多層プリント配線基板と正常な半導体素子が内蔵されているピースサイズ多層プリント配線基板とが混在するワークサイズの多層プリント配線基板をワークサイズごと廃棄する場合と比較すると、第２の工程で異常な配線パターンを有する第１のシートサイズプリント配線基板をシートサイズ毎に除去し、第７の工程で異常な半導体素子が内蔵されているピースサイズ多層プリント配線基板をピースサイズ毎に除去する。したがって、第１発明によれば、高価で利用可能な正常な半導体素子と、利用可能な前記正常な半導体素子が搭載され正常な配線パターンを有するピースサイズ多層プリント配線基板を除去することなく利用するので、製造工程全体における歩留まりをよくすることができるとともに、低コストで製造することができる。
【００３６】
一方、第２発明の半導体素子が内蔵されている多層プリント配線基板の製造方法は、第１の支持体の両面に互いに接続している所定の配線パターンを形成することにより、複数の第１のピースサイズプリント配線基板を備える第１のシートサイズプリント配線基板をさらに複数備える第１のワークサイズプリント配線基板を得る第１の工程と、第１のワークサイズプリント配線基板を第１のシートサイズプリント配線基板毎に分割し、各第１のシートサイズプリント配線基板に形成されている配線パターンの異常の有無を検査し、異常が検出された配線パターンを有する第１のシートサイズプリント配線基板のみを除去し、除去された第１のシートサイズプリント配線基板に代えて予め用意しておいた正常な配線パターンを有する第１のシートサイズプリント配線基板を補充する第２の工程と、前記正常な配線パターンを有する第１のシートサイズプリント配線基板の各第１のピースサイズプリント配線基板に半導体素子を搭載し、前記半導体素子の異常の有無を検査し、異常が検出された半導体素子が搭載されている第１のピースサイズプリント配線基板を備える第１のシートサイズプリント配線基板のみを除去し、除去された第１のシートサイズプリント配線基板に代えて予め用意しておいた正常な半導体素子が搭載されている複数の第１のピースサイズプリント配線基板を備える第１のシートサイズプリント配線基板を補充する第３の工程と、第２の支持体の両面に互いに接続している所定の配線パターンを形成し、片面に前記半導体素子を収納可能な凹部を形成することにより、複数の第２のピースサイズプリント配線基板を備える第２のシートサイズプリント配線基板をさらに複数備える第２のワークサイズプリント配線基板を得る第４の工程と、第２のワークサイズプリント配線基板に積層したときに前記凹部の開口端部に対応する位置に該開口端部と同一の大きさの開口端部を有するとともに、内部を厚さ方向に貫通する第１の貫通孔を備える第１のワークサイズ絶縁体層を得る第５の工程と、前記第３の工程を経た複数の第１のシートサイズプリント配線基板を分割前の第１のワークサイズプリント配線基板に対応する位置に配置し、配置された複数の第１のシートサイズプリント配線基板に第１のワークサイズ絶縁体層を介して第２のワークサイズプリント配線基板を積層しプレスして一体化するとともに、各第２のピースサイズプリント配線基板の前記凹部と第１のワークサイズ絶縁体層の第１の貫通孔とから成る空間内に各第１のピースサイズプリント配線基板に搭載されている前記半導体素子を収納することにより、半導体素子が内蔵されているワークサイズ多層プリント配線基板を形成する第６の工程と、前記ワークサイズの多層プリント配線基板をシートサイズ多層プリント配線基板毎に分割する第７の工程とを備えることを特徴とする。
【００３７】
第１工程では、第１の支持体の両面に互いに接続している所定の配線パターンを形成することにより、複数の第１のピースサイズプリント配線基板を備える第１のシートサイズプリント配線基板をさらに複数備える第１のワークサイズプリント配線基板を得る。
【００３８】
第２の工程では、まず、第１のワークサイズプリント配線基板を第１のシートサイズプリント配線基板毎に分割する。次に、各第１のシートサイズプリント配線基板に形成されている配線パターンの異常の有無を検査し、異常が検出された配線パターンを有する第１のシートサイズプリント配線基板のみを除去する。最後に、除去された第１のシートサイズプリント配線基板に代えて、予め用意しておいた正常な配線パターンを有する第１のシートサイズプリント配線基板を補充する。第２の工程によれば、所望数の正常な配線パターンを有する第１のシートサイズプリント配線基板が準備される。
【００３９】
第３の工程では、まず、前記正常な配線パターンを有する第１のシートサイズプリント配線基板の各第１のピースサイズプリント配線基板に半導体素子を搭載する。次に、前記半導体素子の異常の有無を検査し、異常が検出された半導体素子が搭載されている第１のピースサイズプリント配線基板を備える第１のシートサイズプリント配線基板のみを除去する。最後に、除去された第１のシートサイズプリント配線基板に代えて予め用意しておいた正常な半導体素子が搭載されている複数の第１のピースサイズプリント配線基板を備える第１のシートサイズプリント配線基板を補充する。
【００４０】
第３の工程によれば、除去された異常な半導体素子が搭載され正常な配線パターンを有する第１のピースサイズプリント配線基板を備える第１のシートサイズプリント配線基板に代えて、予め用意しておいた正常な半導体素子が搭載され正常な配線パターンを有する第１のピースサイズプリント配線基板を複数備える第１のシートサイズプリント配線基板が補充される。従って、所望数の正常な半導体素子が搭載され正常な配線パターンを有する第１のピースサイズプリント配線基板を複数備える第１のシートサイズプリント配線基板が準備される。
【００４１】
第４の工程では、第２の支持体の両面に互いに接続している所定の配線パターンを形成し、片面に前記半導体素子を収納可能な凹部を形成することにより、複数の第２のピースサイズプリント配線基板を備える第２のシートサイズプリント配線基板をさらに複数備える第２のワークサイズプリント配線基板を得る。
【００４２】
第５の工程では、第２のワークサイズプリント配線基板に積層したときに前記凹部の開口端部に対応する位置に該開口端部と同一の大きさの開口端部を有するとともに、内部を厚さ方向に貫通する第１の貫通孔を備える第１のワークサイズ絶縁体層を得る。
【００４３】
第６の工程では、まず、前記第３の工程を経た複数の第１のシートサイズプリント配線基板を分割前の第１のワークサイズプリント配線基板に対応する位置に配置する。次に、配置された複数の第１のシートサイズプリント配線基板に第１のワークサイズ絶縁体層を介して第２のワークサイズプリント配線基板を積層しプレスして一体化する。この結果、各第１のシートサイズプリント配線基板と第１のワークサイズ絶縁体層と第２のワークサイズプリント配線基板とが一体化されるとともに、各第２のピースサイズプリント配線基板の前記凹部と第１のワークサイズ絶縁体層の第１の貫通孔とから成る空間内に各第１のピースサイズプリント配線基板に搭載されている前記半導体素子が収納される。以上により、半導体素子が内蔵されている複数のピースサイズ多層プリント配線基板を備えるシートサイズ多層プリント配線基板をさらに複数備えるワークサイズ多層プリント配線基板が形成される。
【００４４】
第７の工程では、前記ワークサイズの多層プリント配線基板をシートサイズ多層プリント配線基板毎に分割する。
【００４５】
第２発明によれば、以上の第１の工程〜第７の工程によって、正常な半導体素子が内蔵されているピースサイズプリント配線基板をさらに複数備える所望数の多層プリント配線基板が製造される。
【００４６】
第２発明では、前述の異常な半導体素子が内蔵されているピースサイズ多層プリント配線基板と正常な半導体素子が内蔵されているピースサイズ多層プリント配線基板とが混在するワークサイズの多層プリント配線基板をワークサイズごと廃棄する場合と比較すると、第２の工程で異常な配線パターンを有する第１のシートサイズプリント配線基板を除去し、第３の工程で異常な半導体素子が搭載され正常な配線パターンを有する第１のシートサイズプリント配線基板を除去する。したがって、第２発明によれば、高価で利用可能な正常な半導体素子と、該正常な半導体素子が搭載され利用可能な正常な配線パターンを有する第１のシートサイズプリント配線基板とを除去することなく利用するので、製造工程全体における歩留まりをよくすることができるとともに、低コストで製造することができる。
【００４７】
ところで、第１発明及び第２発明の製造方法において、第２のワークサイズプリント配線基板の各第２のピースサイズプリント配線基板の片面に凹部を形成してもよいが、このようにするときには、凹部の天面を平坦に切削したり、切削時に凹部の天井面と側面との境界部に付着した削り屑を除去したりする必要があり煩雑である。
【００４８】
そこで、第２のワークサイズプリント配線基板は、第３の支持体の両面に互いに接続している所定の配線パターンを形成し、内部を厚さ方向に貫通し前記半導体素子を収納可能な第２の貫通孔を設けることにより、複数の第３のピースサイズプリント配線基板を備える第３のシートサイズプリント配線基板をさらに複数備える第３のワークサイズプリント配線基板を得る工程と、第４の支持体の両面に互いに接続している所定の配線パターンを形成することにより、複数の第４のピースサイズプリント配線基板を備える第４のシートサイズプリント配線基板をさらに複数備える第４のワークサイズプリント配線基板を得る工程と、第３のワークサイズプリント配線基板と第４のワークサイズプリント配線基板とを第２のワークサイズ絶縁体層を介して積層しプレスして一体化する工程とにより形成されることが望ましい。
【００４９】
このとき、まず、第３のワークサイズプリント配線基板の各第３のピースサイズプリント配線基板に第２の貫通孔を設けることにより前記凹部の側面が形成されるとともに、第２の貫通孔の一方の開口端部により前記凹部の開口端部が形成される。
【００５０】
次に、第３のワークワイズプリント配線基板に第２のワークサイズ絶縁体層を介して第４のワークサイズプリント配線基板を積層し、プレスして一体化することにより、第２のワークサイズ絶縁体層によって第２の貫通孔の他方の開口端部が塞がれ、前記凹部の天面が形成される。以上によって、第２のワークサイズプリント配線基板の各第２のピースサイズプリント配線基板の片面に半導体素子を収納可能な凹部が形成される。
【００５１】
第２の貫通孔は、例えばパンチで穿設することにより形成される。前述の各第２のピースサイズプリント配線基板の片面に凹部を直接形成する場合と比較すると、凹部の天面を平坦にしたり削り屑を除去したりすることなく、第２の貫通孔を容易に形成することができる。
【発明を実施するための最良の形態】
【００５２】
次に、添付の図面を参照しながら本発明の実施形態についてさらに詳しく説明する。図１は本実施形態の製造方法によって製造される、半導体素子が内蔵されているピースサイズ多層プリント配線基板の一例を示す説明的断面図であり、図２は第１実施形態の製造方法に用いられるワークサイズプリント配線基板を示す説明図である。図３〜図９は第１実施形態の製造方法の工程を示す説明的断面図であり、図１０〜図１３は第２実施形態の製造方法の工程を示す説明的断面図である。本実施形態では、図１の半導体素子が内蔵されているピースサイズ多層プリント配線基板を製造する場合を例として説明する。
【００５３】
まず、図１を参照して、ピースサイズ多層プリント配線基板１について説明する。ここで、ピースサイズとは例えば平面視で２０×２０ｍｍの大きさを言う。ピースサイズ多層プリント配線基板１は、両面に第１の配線パターン１２と第２の配線パターン１３とを有する第１の絶縁体層１１を備え、配線パターン１２，１３は第１の絶縁体層１１を厚さ方向に貫通する第１の柱状導電部材１４により電気的に接続されている。第１の絶縁体層１１上には、第２の配線パターン１３を介して、第２の絶縁体層１５が積層されている。第２の絶縁体層１５は、第２の配線パターン１３とは反対側の面に第３の配線パターン１６を有し、配線パターン１３，１６は第２の絶縁体層１５を厚さ方向に貫通する第２の柱状導通部材１７により電気的に接続されている。
【００５４】
第３の配線パターン１６上には、正常な半導体素子（図中では「ｇｏｏｄ」と記載する）２が搭載されている。ここで、正常な半導体素子とは、半導体として正常な機能を有することが電気的検査により確認されているものをいう。
【００５５】
第３の配線パターン１６上には、プリプレグ層２５を介して、両面に第４の配線パターン２２と第５の配線パターン２３とを有する第２の絶縁体層２１が積層されている。第４の配線パターン２２は、第２の絶縁体層２１のプリプレグ層２５側の面に形成されており、配線パターン１６，２２は、プリプレグ層２５を厚さ方向に貫通する第４の柱状導電部材２６により電気的に接続されている。また、配線パターン２２，２３は、第２の絶縁体層２１を厚さ方向に貫通する第３の柱状導電部材２４により電気的に接続されている。
【００５６】
第２の絶縁体層２１は内部を厚さ方向に貫通する第１の貫通孔２８を備え、プリプレグ層２５は第１の貫通孔２８に連通し、内部を厚さ方向に貫通する第２の貫通孔２９を備えている。そして、貫通孔２８，２９により形成されている空間（図中の二点鎖線で囲まれている部分）２７内に半導体素子２が収納されている。
【００５７】
第５の配線パターン２３上には、プリプレグ層３５を介して、両面に第６の配線パターン３２と第７の配線パターン３３とを有する第３の絶縁体層３１が積層されており、プリプレグ層３５により空間２７(第１の貫通孔２８)の開口端部を塞ぐ天面２７ａが形成されている。第６の配線パターン３２は、第３の絶縁体層３１のプリプレグ層３５側の面に形成されており、配線パターン２３，３２は、プリプレグ層３５を厚さ方向に貫通する第６の柱状導電部材３６により電気的に接続されている。また、配線パターン３２，３３は、第３の絶縁体層３１を厚さ方向に貫通する第５の柱状導電部材３４により電気的に接続されている。
【００５８】
次に、図２〜図９を参照して、第１実施形態の製造方法の工程について説明する。
【００５９】
まず、図２示の、例えば厚さ１８μｍの銅箔から成るワークサイズの導電性支持体１３を用意する。ワークサイズとは、前述のピースサイズが例えば縦８列横８列に６４個配列されている平面視で１６０×１６０ｍｍの大きさのシートサイズがさらに縦２列横３列に６個配列されている平面視で３４０×５１０ｍｍの大きさを言う。なお、図ではピースサイズを一部省略して記載している。また、図中の一点鎖線は、トリミング時の加工線を示している。
【００６０】
次に、図３（ａ）示のように、導電性支持体１３上の所定の位置に、第１の柱状導電部材１４としての銀バンプを複数形成する。第１の柱状導電部材１４は、例えば、導電性支持体１３上に、所定の位置に貫通孔を備えるメタルマスクを積層し、該メタルマスクの上から銀ペーストを個々が円錐形状になるようにスクリーン印刷して、乾燥することにより形成される。第１の柱状導電部材１４は、例えば導電性支持体１３に接触する部分の径が１５０μｍ、高さが２００μｍの大きさとなるように形成される。
【００６１】
次に、図３（ｂ）示のように、第１の柱状導電部材１４が形成された導電性支持体１３上にワークサイズのプリプレグ層４１を積層し、加圧することにより、第１の柱状導電部材１４をプリプレグ層４１の厚さ方向に貫通させ、第１の柱状導電部材１４の先端をプリプレグ層４１から露出せしめる。プリプレグ層４１は、例えば６０μｍの厚さを備える。
【００６２】
次に、図３（ｃ）示のように、第１の柱状導電部材１４が露出しているプリプレグ層４１上に、例えば厚さ１８μｍの銅箔から成るワークサイズの他の導電性支持体１２を積層し、圧着する。他の導電性支持体１２によって第１の柱状導電部材１４の先端が潰れ、プリプレグ層４１の表面に他の導電性支持体１２が積層されるとともに、第１の柱状導電部材１４によってプリプレグ層４１の裏面の導電性支持体１３と表面の他の導電性支持体１２とが導通される。
【００６３】
次に、図３（ｄ）示のように、導電性支持体１２，１３にエッチングを施すことにより、プリプレグ層４１の表面に第１の配線パターン１２が形成され、裏面に第２の配線パターン１３が形成される。エッチング方法は、従来公知の方法でよい。
【００６４】
次に、図３と同様の手順で、図４（ａ）示のワークサイズプリント配線基板４３を形成する。まず、ワークサイズの導電性支持体１６上の所定の位置に、第２の柱状導電部材１７としての銀バンプ１７を複数形成する。次に、第２の柱状導電部材１７が形成された導電性支持体１６上にワークサイズのプリプレグ層４２を積層し、加圧することにより、第２の柱状導電部材１７をプリプレグ層４２の厚さ方向に貫通させ、第２の柱状導電部材１７の先端をプリプレグ層４２から露出せしめる。次に、これをプリプレグ層４２側から前述の第２の配線パターン１３上に積層し、圧着する。第２の配線パターン１３によって第２の柱状導電部材１７の先端が潰れ、プリプレグ層４２の表面に他の第２の配線パターン１３が積層されるとともに、第２の柱状導電部材１７によってプリプレグ層４２の導電性支持体１６と表面の第２の配線パターン１３とが導通される。最後に、導電性支持体１６にエッチングを施すことにより第３の配線パターン１６が形成される。以上により、図４（ａ）示のワークサイズプリント配線基板４３が形成される。
【００６５】
次に、図４（ｂ）示のように、ワークサイズプリント配線基板４３を所定の大きさに切断し、シートサイズにトリミングする。これにより、ワークサイズのプリプレグ層４１とワークサイズのプリプレグ層４２とがシートサイズに分割されて、シートサイズの第１の絶縁体層１１とシートサイズの第２の絶縁体層１５が形成されるとともに、ワークサイズプリント配線基板４３がシートサイズに分割されて、複数のピースサイズプリント配線基板４４を備える第１のユニット１０が形成される。なお、配線パターン１２，１３，１６は電気的に検査されていない状態であるので、この時点では配線パターン１２，１３，１６が正常か否かは不明である。
【００６６】
次に、シートサイズの各第１のユニット１０に形成されている配線パターン１２，１３，１６の異常の有無を第１のユニット１０毎に電気的に検査する。次に、異常が検出された配線パターン１２，１３，１６を有する第１のユニット（図中では「ｂａｄ」と記載する）１０を廃棄する。次に、この廃棄された第１のユニット１０に代えて、予め用意しておいた正常な配線パターン１２，１３，１６を有する第１のユニット（図中では「ｇｏｏｄ」と記載する）１０を補充する。以上によって、正常な配線パターン１２，１３，１６を有する第１のユニット１０が形成され、所望数の第１のユニット１０が準備される。
【００６７】
次に、図５（ａ）示のように、正常な配線パターン１２，１３，１６を有する第１のユニット１０の各ピースサイズプリント配線基板４４の一部の第３の配線パターン１６に、半導体素子２を例えば半田付けすることによって搭載する。なお、前述のように、半導体素子２自体は配線を有していないために電気的に検査されていない状態であるので、この時点では半導体素子２が正常か否かは不明（図中では「ｕｎｋｎｏｗｎ」と記載する）である。
【００６８】
次に、各ピースサイズプリント配線基板４４に搭載されている半導体素子２の異常の有無を電気的に検査する。次に、図５（ｂ）示のように、異常が検出された半導体素子（図中では「ｂａｄ」と記載する）２が搭載されているピースサイズプリント配線基板４４に判別用の標識４５を付ける。標識４５は、例えばＸ線を透過させない性質を有するものであって、異常な半導体素子２が搭載されているピースサイズプリント配線基板４４の一部の第３の配線パターン１６の表面にレーザーマーキング等の処理を施すことにより形成される。以上によって、正常な半導体素子２が搭載され正常な配線パターン１２，１３，１６を有するピースサイズプリント配線基板４４と、異常な半導体素子２が搭載され正常な配線パターン１２，１３，１６を有するとともに標識４５を有するピースサイズプリント配線基板４４とを備える第１のユニット１０が形成される。
【００６９】
次に、図６（ｂ）示のワークサイズの第２のユニット２０を形成する。まず、図３と同様の手順で、両面に第４の配線パターン２２と第５の配線パターン２３とを有するとともに、内部を貫通し配線パターン２２，２３を接続する第３の柱状導電部材２４を有する第１のワークサイズ絶縁体層２１を形成する。次に、第４の配線パターン２２に第４の柱状導電部材２６を形成し、第１のワークサイズプリプレグ層２５を積層し、加圧する。これにより、図６（ａ）示のように、第４の柱状導電部材２６を第１のワークサイズプリプレグ層２５の厚さ方向に貫通させ、第４の柱状導電部材２６の先端を第１のワークサイズプリプレグ層２５から露出せしめる。
【００７０】
次に、図６（ｂ）示のように、第１のユニット１０の各ピースサイズプリント配線基板４４に搭載されている半導体素子２を収納するための空間２７として、第１のワークサイズ絶縁体層２１と第１のワークサイズプリプレグ層２５とを厚さ方向に貫通し、内部に半導体素子２が収納されたときに半導体素子２の周囲に隙間を有する大きさの貫通孔２７を、例えばパンチで打ち抜くことにより形成する。これにより、第１のワークサイズ絶縁体層２１を厚さ方向に貫通し、半導体素子２を収納可能な第１の貫通孔２８と、第１のワークサイズプリプレグ層２５とを厚さ方向に貫通し、第１の貫通孔２８の開口端部に対応する位置に該開口端部と同一の大きさの開口端部を有する第２の貫通孔２９とが形成される。以上によって、複数の空間２７を有するワークサイズの第２のユニット２０が形成される。
【００７１】
次に、図３と同様の手順で、両面に第６の配線パターン３２と第７の配線パターン３３とを有するとともに、内部を貫通し配線パターン３２，３３を接続する第５の柱状導電部材３４を有する第２のワークサイズ絶縁体層３１を形成する。次に、第６の配線パターン３２に第６の柱状導電部材３６を形成し、第２のワークサイズプリプレグ層３５を積層し、加圧する。これにより、図６（ｃ）示のように、第６の柱状導電部材３６を第２のワークサイズプリプレグ層３５の厚さ方向に貫通させ、第６の柱状導電部材３６の先端を第２のワークサイズプリプレグ層３５から露出せしめる。以上によって、ワークサイズの第３のユニット３０が形成される。
【００７２】
次に、図７示のように、半導体素子２が搭載されているピースサイズプリント配線基板４４を備える複数の第１のユニット１０を、図４（ａ）示のトリミング前のワークサイズプリント配線基板４３に対応する位置に配置する。次に、配置された複数のシートサイズの第１のユニット１０の第３の配線パターン１６上に、第１のワークサイズプリプレグ層２５側の面を向けてワークサイズの第２のユニット２０を積層し、さらに第２のユニット２０の第５の配線パターン２３上に、第２のワークサイズプリプレグ層３５側の面を向けてワークサイズの第３のユニット３０を積層し、プレスする。この結果、図８示のように、第１のワークサイズプリプレグ層２５の第４の柱状導電部材２６の先端が潰れて、第１のワークサイズプリプレグ層２５上に各第１のユニット１０が積層されることにより、第４の柱状導電部材２６を介して第２ユニット２０の第４の配線パターン２２と各第１のユニット１０の第３の配線パターン１６とが電気的に接続される。また、第２のワークサイズプリプレグ層３５の第５の柱状導電部材３６の先端が潰れて、第２のワークサイズプリプレグ層３５上に第２のユニット２０が積層されることにより、第６の柱状導電部材３６を介して第３ユニット３０の第６の配線パターン３２と第２のユニット２０の第５の配線パターン２３とが電気的に接続される。さらに、第１の貫通孔２８と第２の貫通孔２９とで形成されている空間２７の一方の開口端部が、第３のユニット３０の第２のワークサイズプリプレグ層３５によって塞がれることにより、空間２７に天面２７ａが形成される。そして、第１のユニット１０の各ピースサイズプリント配線基板４４に搭載されている半導体素子２が、空間２７内に収納される。以上によって、正常な半導体素子２が内蔵されているピースサイズ多層プリント配線基板１と異常な半導体素子２が内蔵されているピースサイズ多層プリント配線基板１とを備えるシートサイズ多層プリント配線基板４６をさらに複数備えるワークサイズ多層プリント配線基板４７が形成される。
【００７３】
次に、図９示のように、ワークサイズ多層プリント配線基板４７を所定の大きさに切断し、ピースサイズにトリミングする。次に、各ピースサイズ多層プリント配線基板１について、内蔵されている半導体素子２が異常であることを示す標識４５の有無を検査する。前記検査は、例えばＸ線カメラにより各ピースサイズ多層プリント配線基板１を撮像し、撮像された画像により標識４５の有無を検査する。次に、検出された標識４５を有するピースサイズ多層プリント配線基板１を除去する。以上によって、図１示の正常な半導体素子２が内蔵され正常な配線パターンを有するピースサイズ多層プリント配線基板１が製造される。
【００７４】
第１実施形態の製造方法では、異常な半導体素子が内蔵されているピースサイズ多層プリント配線基板と正常な半導体素子が内蔵されているピースサイズ多層プリント配線基板とが混在するワークサイズの多層プリント配線基板をワークサイズごと廃棄する場合と比較すると、異常な配線パターンを有する第１のユニット１０をシートサイズ毎に除去し、その後異常な半導体素子２が内蔵されているピースサイズ多層プリント配線基板１をピースサイズ毎に除去する。したがって、高価で利用可能な正常な半導体素子２と、利用可能な前記正常な半導体素子２が搭載され正常な配線パターンを有するピースサイズ多層プリント配線基板１を除去することなく利用するので、製造工程全体における歩留まりをよくすることができるとともに、低コストで製造することができる。
【００７５】
また、図５（ａ）の工程において、第１のユニット１０の各ピースサイズプリント配線基板４４に半導体素子２を搭載するとしたが、一部のピースサイズプリント配線基板４４のみに半導体素子２を搭載することにしてもよい。これにより、多品種のピースサイズ多層プリント配線基板１を同時に製造することができる。
【００７６】
さらに、図６（ａ）及び図６（ｂ）の工程において、第１のワークサイズ絶縁体層２１の第４の配線パターン２２上に第１のワークサイズプリプレグ層２５を積層した後で、第１のワークサイズ絶縁体層２１と第１のワークサイズプリプレグ層２５とを厚さ方向に貫通する貫通孔２７を形成したが、第１のワークサイズ絶縁体層２１に内部を厚さ方向に貫通する第１の貫通孔２８を形成し、第１のワークサイズプリプレグ層２５に内部を厚さ方向に貫通し、第１の貫通孔２８の開口端部に対応する位置に該開口端部と同一の大きさの開口端部を有する第２の貫通孔２９を形成した後に、第４の配線パターン２２上に第１のワークサイズプリプレグ層２５を積層することにしてもよい。
【００７７】
次に、図１０〜図１３を参照して、第２実施形態の製造方法の工程について説明する。第１実施形態の製造方法の工程と共通する部分については説明を省略する。
【００７８】
まず、図３と同様の手順で、図４（ａ）示のワークサイズプリント配線基板４３を形成する。次に、図４（ｂ）と同様の手順で、正常な配線パターン１２，１３，１６を有する第１のユニット１０が形成され、所望数の第１のユニット１０を準備する。次に、図５（ａ）示のように、第１のユニット１０の各ピースサイズプリント配線基板４４の一部の第３の配線パターン１６に、半導体素子２を搭載する。ただし、この時点では、半導体素子２が正常か否かは不明である。
【００７９】
次に、各ピースサイズプリント配線基板４４に搭載されている半導体素子２の異常の有無を第１のユニット１０毎に電気的に検査する。次に、図１０示のように、異常が検出された半導体素子（図中では「ｂａｄ」と記載する）２が搭載されているピースサイズプリント配線基板４４を備える第１のユニット１０を半導体素子２ごと廃棄する。次に、廃棄された第１のユニット１０に代えて、予め用意しておいた正常な半導体素子２が搭載されているピースサイズプリント配線基板４４を備える第１のユニット１０を補充する。以上によって、正常な半導体素子２が搭載され正常な配線パターン１２，１３，１６を有するピースサイズプリント配線基板４４を複数備える第１のユニット１０が形成され、所望数の第１のユニット１０が準備される。
【００８０】
次に、図１１示のように、半導体素子２が搭載されているピースサイズプリント配線基板４４を備える複数の第１のユニット１０を、図４（ａ）示のトリミング前のワークサイズプリント配線基板４３に対応する位置に配置する。次に、配置された複数のシートサイズの第１のユニット１０の第３の配線パターン１６上に、第１のワークサイズプリプレグ層２５側の面を向けてワークサイズの第２のユニット２０を積層し、さらに第２のユニット２０の第５の配線パターン２３上に、第２のワークサイズプリプレグ層３５側の面を向けてワークサイズの第３のユニット３０を積層し、プレスする。この結果、図１２示のように、正常な半導体素子２が内蔵されているピースサイズ多層プリント配線基板１を備えるシートサイズ多層プリント配線基板４６をさらに複数備えるワークサイズ多層プリント配線基板４７が形成される。
【００８１】
次に、ワークサイズ多層プリント配線基板４７を所定の大きさに切断し、図１３示のようにシートサイズにトリミングする。以上によって、正常な半導体素子２が内蔵され正常な配線パターンを有するピースサイズ多層プリント配線基板１を複数備える多層シートサイズ多層プリント配線基板４６が製造される。そして、必要に応じてピースサイズ毎に分割することにより、図１示のピースサイズ多層プリント配線基板１が製造される。
【００８２】
第２実施形態の製造方法では、異常な半導体素子が内蔵されているピースサイズ多層プリント配線基板と正常な半導体素子が内蔵されているピースサイズ多層プリント配線基板とが混在するワークサイズの多層プリント配線基板をワークサイズごと廃棄する場合と比較すると、異常な配線パターンを有する第１のユニット１０をシートサイズ毎に除去し、その後異常な半導体素子２が搭載され正常な配線パターンを有する第１のユニット１０を除去する。したがって、高価で利用可能な正常な半導体素子２と、該正常な半導体素子２が搭載され利用可能な正常な配線パターンを有する第１のユニット１０を除去することなく利用するので、製造工程全体における歩留まりをよくすることができるとともに、低コストで製造することができる。
【００８３】
なお、第２実施形態の製造方法において、図１０示のように、異常な半導体素子２が搭載され正常な配線パターン１２，１３，１６を有する第１のユニット１０を廃棄したが、廃棄する代わりに次のようにしてもよい。まず、第１のユニット１０から異常な半導体素子２を取り外して廃棄する。次に、半導体素子２が取り外された第１のユニット１０に正常か否かが不明な他の半導体素子２を搭載する。次に、この半導体素子２の異常の有無を第１のユニット１０毎に検査する。前記検査で異常が検出されなければ、この半導体素子２が搭載されている第１のユニット１０を、正常な半導体素子２が搭載され正常な配線パターン１２，１３，１６を有する第１のユニット１０として、図１１示の工程に利用する。このようにすることによって、正常な配線パターン１２，１３，１６を有する第１のユニット１０を廃棄することなく有効に利用することができる。
【００８４】
また、本実施形態の製造方法によって製造される半導体素子が内蔵されているピースサイズ多層プリント配線基板１は、半導体素子２が１つだけ内蔵されているものであるが、同一種類の半導体素子２が複数内蔵されているものであってもよいし、異なる種類の半導体素子２が複数内蔵されているものであってもよい。このようなピースサイズ多層プリント配線基板１は、第１実施形態又は第２実施形態の製造方法において、第１のユニット１０の各ピースサイズプリント配線基板４４の一部の第３の配線パターン１６に所望の数及び種類の半導体素子２を搭載することにより製造される。
【００８５】
さらに、本実施形態の製造方法によって製造される半導体素子が内蔵されているピースサイズ多層プリント配線基板１は７層板であるが、２個の半導体素子が内蔵されている１４層板のピースサイズ多層プリント配線基板を製造することも可能である。このようなピースサイズ多層プリント配線基板は次のようにして製造される。第２実施形態の製造方法において、まず、ワークサイズ多層プリント配線基板４７の第７の配線パターン３３に図示しない柱状導電部材を複数形成する。次に、柱状導電部材が形成された第７の配線パターン３３上に図示しないワークサイズのプリプレグ層を積層し、加圧することにより、柱状導電部材をワークサイズのプリプレグ層の厚さ方向に貫通させ、柱状導電部材の先端をワークサイズのプリプレグ層から露出せしめる。次に、これを前記ワークサイズのプリプレグ層側から他のワークサイズ多層プリント配線基板４７の第１の配線パターン１２上に積層し、圧着する。他のワークサイズ多層プリント配線基板４７の第１の配線パターン１２によって前記柱状導電部材の先端が潰れ、前記ワークサイズのプリプレグ層の表面に他のワークサイズ多層プリント配線基板４７の第１の配線パターン１２が積層されるとともに、前記柱状導電部材によってワークサイズ多層プリント配線基板４７の第７の配線パターン３３と他のワークサイズ多層プリント配線基板４７の第１の配線パターン１２とが導通される。次に、これをピースサイズ毎に分割することにより、２個の半導体素子が内蔵されている１４層板のピースサイズ多層プリント配線基板が製造される。
【図面の簡単な説明】
【００８６】
【図１】本実施形態の製造方法によって製造される、半導体素子が内蔵されているピースサイズ多層プリント配線基板の一例を示す説明的断面図。
【図２】第１実施形態の製造方法に用いられるワークサイズプリント配線基板を示す説明図。
【図３】第１実施形態の製造方法の工程を示す説明的断面図。
【図４】第１実施形態の製造方法の工程を示す説明的断面図。
【図５】第１実施形態の製造方法の工程を示す説明的断面図。
【図６】第１実施形態の製造方法の工程を示す説明的断面図。
【図７】第１実施形態の製造方法の工程を示す説明的断面図。
【図８】第１実施形態の製造方法の工程を示す説明的断面図。
【図９】第１実施形態の製造方法の工程を示す説明的断面図。
【図１０】第２実施形態の製造方法の工程を示す説明的断面図。
【図１１】第２実施形態の製造方法の工程を示す説明的断面図。
【図１２】第２実施形態の製造方法の工程を示す説明的断面図。
【図１３】第２実施形態の製造方法の工程を示す説明的断面図。
【符号の説明】
【００８７】
１，４６…多層プリント配線基板、  ２…半導体素子、  １０…第１のシートサイズプリント配線基板、  １１，１５…第１の支持体、  １２，１３，１６…第１の支持体に形成されている配線パターン、  ２１，３１，３５…第２の支持体、  ２２，２３，３２，３３…第２の支持体に形成されている配線パターン、  ２１…第３の支持体、  ２２，２３…第３の支持体に形成されている配線パターン、  ２５…第１のワークサイズ絶縁体層、  ２７…空間、２８…凹部及び第２の貫通孔、  ２９…第１の貫通孔、  ３１…第４の支持体、  ３２，３３…第４の支持体に形成されている配線パターン、  ３５…第２のワークサイズ絶縁体層、  ４３…第１のワークサイズプリント配線基板、  ４４…第１のピースサイズプリント配線基板、  ４５…標識、  ４７…ワークサイズ多層プリント配線基板。
【図１】
2008053653.tif 000003
【図２】
2008053653.tif 000004
【図３】
2008053653.tif 000005
【図４】
2008053653.tif 000006
【図５】
2008053653.tif 000007
【図６】
2008053653.tif 000008
【図７】
2008053653.tif 000009
【図８】
2008053653.tif 000010
【図９】
2008053653.tif 000011
【図１０】
2008053653.tif 000012
【図１１】
2008053653.tif 000013
【図１２】
2008053653.tif 000014
【図１３】
2008053653.tif 000015