(57)【要約】【課題】被試験デバイスである半導体装置の動作テストに必要なテスト情報を、容易に半導体装置に入力することのできる、半導体テスト装置を提供する。【解決手段】半導体テスト装置は、被試験デバイスである半導体装置の動作テストを行う際に必要となるテスト情報がアドレスに対応付けられて格納されており、前記動作テストの際に、半導体装置に前記テスト情報を出力する、テスト情報格納部と、前記テスト情報格納部にアドレス情報を出力するアドレス出力回路であって、前記テスト情報格納部は、前記アドレス情報で特定されるアドレスのテスト情報を出力する、アドレス出力回路と、を備えて、構成されている。【選択図】図６
2008076241.tif 000002
【特許請求の範囲】
【請求項１】
被試験デバイスである半導体装置の動作テストを行う際に必要となるテスト情報がアドレスに対応付けられて格納されており、前記動作テストの際に、半導体装置に前記テスト情報を出力する、テスト情報格納部と、
前記テスト情報格納部にアドレス情報を出力するアドレス出力回路であって、前記テスト情報格納部は、前記アドレス情報で特定されるアドレスのテスト情報を出力する、アドレス出力回路と、
を備えることを特徴とする半導体テスト装置。
【請求項２】
被試験デバイスである前記半導体装置には、ＢＩＳＴ（Built in Self Test）回路が内蔵されており、前記テスト情報格納部から出力された前記テスト情報は、前記ＢＩＳＴ回路に入力される、ことを特徴とする請求項１に記載の半導体テスト装置。
【請求項３】
前記テスト情報は、ＢＩＳＴ回路を動作させるのに必要なコマンド及びデータであることを特徴とする、請求項２に記載の半導体テスト装置。
【請求項４】
前記アドレス出力回路には、予め、アドレスの初期値が設定されており、前記動作テストの際には、このアドレス出力回路に入力されるインクリメント信号に基づいて、アドレスの初期値から、順次、アドレスをインクリメントすることにより、前記アドレス情報を生成する、ことを特徴とする請求項１乃至請求項３のいずれかに記載の半導体テスト装置。
【請求項５】
前記テスト情報は、ユーザにより、予め、前記テスト情報格納部に格納される、ことを特徴とする請求項１乃至請求項４のいずれかに記載の半導体テスト装置。
【請求項６】
１又は複数の前記半導体装置が装着された状態でバーンインボードが挿入される、１又は複数のスロットと、
前記バーンインボードを周囲から熱的に遮断して、前記半導体装置の周囲を所定の温度にするためのチャンバーと、
をさらに備えることを特徴とする請求項１乃至請求項５のいずれかに記載の半導体テスト装置。
【請求項７】
テスト情報格納部にアドレス出力回路からアドレス情報を出力するステップと、
被試験デバイスである半導体装置の動作テストを行う際に必要となるテスト情報がアドレスに対応付けられて格納されているテスト情報格納部から、前記アドレス情報で特定されるアドレスのテスト情報を、前記半導体装置に出力するステップと、
を備えることを特徴とする半導体テスト装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体テスト装置に関し、特に、被試験デバイスの動作テストの際に、被試験デバイスにテスト情報を入力することのできる半導体テスト装置に関する。
【背景技術】
【０００２】
電子部品等の半導体装置の初期不良を顕在化し、初期故障品の除去を行うためのスクリーニング試験の一種であるバーンイン（Burn-In）試験を行う装置として、バーンイン装置が知られている。このバーンイン装置は半導体テスト装置の一種であり、被試験デバイス（Device Under Test）である半導体装置を複数装着したバーンインボードをバーンイン装置内に収容し、被試験デバイスに、電圧を印加して電気的ストレスを与えるとともに、恒温槽内部の空気を加熱して所定の温度の熱ストレスを与えることにより、初期不良を顕在化させる。また、このバーンイン試験においては、被試験デイバスに、所定のテスト情報を印加して、被試験デバイスの動作テストを行い、被試験デイバスが正常に動作しているかどうかを試す試験を行う。
【０００３】
このようなバーンイン装置では、数時間から数十時間に亘る長時間のバーンイン試験が行われることから、試験効率を向上させるために、複数の被試験デバイスを１枚のバーンインボードに挿入するとともに、このバーンインボードを複数毎、バーンイン装置に収納して、バーンイン試験を行うのが一般的である（例えば、特許文献１：特開平１１−９４９００号公報参照）。
【０００４】
図１は、従来のバーンイン装置におけるアルゴリズミックパターンジェネレータ（ＡＬＰＧ）内に設けられているデータジェネレータ９００の内部構成を説明するブロック図である。この図１に示すように、データジェネレータ９００は、テスト情報発生回路９１０と出力同期回路９２０とを備えて構成されている。
【０００５】
テスト情報発生回路９１０が生成するテスト情報は、被試験デバイスの動作テストを行うために必要な情報であるデータやコマンドである。テスト情報発生回路９１０の内部で生成されたテスト情報は、レジスタ書き込み信号に同期して、レジスタ９３０に格納される。レジスタ９３０に格納されたテスト情報は、出力同期回路９２０に出力され、同期信号に同期して、この出力同期回路９２０から被試験デイバスに出力される。
【０００６】
しかしながら、このようなデータジェネレータ９００では、テスト情報発生回路９１０にテスト情報を生成させるためのプログラムを作成し、テスト情報発生回路９１０に予め組み込んでおく必要がある。一般に、半導体装置の動作テストをするためのプログラムは、複雑であり、また、ステップ数の多い長いプログラムが必要となる。このため、テスト情報発生回路９１０に適正なテスト情報を生成させるためのプログラムの作成に、多大な労力と時間が必要となる。
【０００７】
このことは、ＢＩＳＴ（Built in Self Test）回路を内蔵している半導体装置の動作テストを行う場合も、同様である。すなわち、近年の半導体装置の多機能化、大容量化に伴い、テスト時間の短縮を図るために、ＢＩＳＴ回路を半導体装置に内蔵させることが多くなっているが、このようなＢＩＳＴ回路を内蔵した半導体装置についても、動作テストを行うためには、テスト情報を外部から半導体装置に入力する必要がある。このため、たとえＢＩＳＴ回路を内蔵していたとしても、テスト情報発生回路１２に適正なテスト情報を生成させるためのプログラムの作成に、多大な労力と時間が必要となっている。
【０００８】
近年の半導体装置の多機能化及び大規模化に伴い、このような問題は、バーンイン装置に限らず、様々な種類の半導体テスト装置で生じている。
【特許文献１】特開平１１−９４９００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
そこで本発明は、前記課題に鑑みてなされたものであり、被試験デバイスである半導体装置の動作テストに必要なテスト情報を、容易に半導体装置に入力することのできる、半導体テスト装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するため、本発明に係る半導体テスト装置は、
被試験デバイスである半導体装置の動作テストを行う際に必要となるテスト情報がアドレスに対応付けられて格納されており、前記動作テストの際に、半導体装置に前記テスト情報を出力する、テスト情報格納部と、
前記テスト情報格納部にアドレス情報を出力するアドレス出力回路であって、前記テスト情報格納部は、前記アドレス情報で特定されるアドレスのテスト情報を出力する、アドレス出力回路と、
を備えることを特徴とする。
【００１１】
この場合、被試験デバイスである前記半導体装置には、ＢＩＳＴ（Built in Self Test）回路が内蔵されており、前記テスト情報格納部から出力された前記テスト情報は、前記ＢＩＳＴ回路に入力されるようにしてもよい。
【００１２】
さらに、前記テスト情報は、ＢＩＳＴ回路を動作させるのに必要なコマンド及びデータであるようにしてもよい。
【００１３】
また、前記アドレス出力回路には、予め、アドレスの初期値が設定されており、前記動作テストの際には、このアドレス出力回路に入力されるインクリメント信号に基づいて、アドレスの初期値から、順次、アドレスをインクリメントすることにより、前記アドレス情報を生成するようにしてもよい。
【００１４】
また、前記テスト情報は、ユーザにより、予め、前記テスト情報格納部に格納されるようにしてもよい。
【００１５】
また、半導体テスト装置は、
１又は複数の前記半導体装置が装着された状態でバーンインボードが挿入される、１又は複数のスロットと、
前記バーンインボードを周囲から熱的に遮断して、前記半導体装置の周囲を所定の温度にするためのチャンバーと、
をさらに備えるようにしてもよい。
【００１６】
本発明に係る半導体テスト装置の制御方法は、
テスト情報格納部にアドレス出力回路からアドレス情報を出力するステップと、
被試験デバイスである半導体装置の動作テストを行う際に必要となるテスト情報がアドレスに対応付けられて格納されているテスト情報格納部から、前記アドレス情報で特定されるアドレスのテスト情報を、前記半導体装置に出力するステップと、
を備えることを特徴とする。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照して、本発明の実施形態を説明する。なお、以下に説明する実施形態は、本発明の技術的範囲を限定するものではない。
【００１８】
図２は、本発明の一実施形態に係るバーンイン装置１０の全体的な正面図であり、ドア２０を閉じた状態を示している。図３は、バーンイン装置１０の内部構成の要部を説明するための正面レイアウト図であり、バーンイン装置１０にバーンインボードＢＩＢを挿入した状態を示している。これら図２及び図３に示したバーンイン装置１０は、半導体テスト装置の一例である。
【００１９】
図２及び図３に示すように、本実施形態に係るバーンイン装置１０の内部には、断熱壁３０で区画された空間により、チャンバ４０が形成されている。このチャンバ４０の内部には、１又は複数のバーンインボードＢＩＢが収納される。本実施形態の例では、バーンインボードＢＩＢを支持するためのスロット５０が、１２段×４組で配置されており、合計４８枚のバーンインボードＢＩＢを、これらのスロット５０に挿入することにより、チャンバ４０内に収納することが可能である。但し、このチャンバ４０内に収納することの可能なバーンインボードＢＩＢの枚数や、チャンバ４０内におけるバーンインボードＢＩＢの配置は、任意に変更可能である。
【００２０】
また、このバーンイン装置１０には、２枚のドア２０が設けられており、ドア２０を開状態にすることにより、バーンインボードＢＩＢをチャンバ４０から出し入れできるようになる。また、このドア２０にも断熱材が組み込まれており、ドア２０を閉状態にすることにより、周囲から熱的に遮断された空間であるチャンバ４０が構成される。
【００２１】
図３に示すように、本実施形態においては、キャリアラックＣＲごと、チャンバ４０に収納される。すなわち、１２枚のバーンインボードＢＩＢを格納したキャリアラックＣＲを、チャンバ４０に収納することにより、１２枚のバーンインボードＢＩＢが各スロット５０に挿入される。したがって、本実施形態に係るバーンイン装置１０には、４台のキャリアラックＣＲを収納することができることになる。
【００２２】
さらに、本実施形態に係るバーンイン装置１０においては、このチャンバ４０の左側、上側、右側と延びる空気循環ダクトＤＴが設けられている。空気循環ダクトＤＴの上側には、ファン７０が設けられている。また、空気循環ダクトＤＴの左側には、空気が通過できる通風板７２が設けられており、上側には空気が通過できない仕切板７４が設けられており、右側には空気が通過できる通風板７６が設けられている。また、ファン７０の下側にも、通気が通過できる通風板７８が設けられている。
【００２３】
このため、ファン７０が駆動すると、空気循環ダクトＤＴの左側から、バーンインボードＢＩＢのある領域の空気が吸引され、空気循環ダクトＤＴの上側及び右側を通って、再び、バーンインボードＢＩＢのある領域に送出される。つまり、ファン７０により、チャンバ４０内の空気の循環が形成され、チャンバ４０の内部の空気が攪拌されて、チャンバ４０の内部温度が場所によらずに均一になる。これにより、バーンインボードＢＩＢに装着された半導体装置の周囲の温度を、所定の温度にすることができるようになる。
【００２４】
また、バーンイン装置１０の左側には、冷却ユニット１００が設けられている。この冷却ユニット１００は、２台の冷却コンプレッサ１０２と、２台の熱交換器１０４とにより、構成されている。本実施形態においては、この冷却ユニット１００は、水冷式の冷却方式を採用している。このため、冷却コンプレッサ１０２は、冷却水を循環するためのコンプレッサであり、熱交換器１０４は、冷却水の冷熱を、チャンバ４０の内部の空気と交換するための交換器である。２台の熱交換器１０４は、空気循環ダクトＤＴ内に設けられている。このため、ファン７０により空気が循環すると、循環された空気が熱交換器１０４で冷却され、チャンバ４０の内部の温度を下げることができる。
【００２５】
また、空気循環ダクトＤＴの上側には、ヒーター１２０が設けられている。このヒーター１２０は、例えば電熱ヒーターにより構成されており、ヒーター１２０に電源が供給されると発熱するように構成されている。ヒーター１２０が発熱している状態で、空気循環ダクトＤＴ内の空気を循環させることにより、チャンバ４０内の空気の温度を上げることができる。
【００２６】
一方、バーンイン装置１０の右側には、制御部ＣＬが設けられている。この制御部ＣＬは、予め定められた設定に基づいて、このバーンイン装置１０の制御を行う。本実施形態においては、特に、冷却ユニット１００やヒーター１２０を制御して、バーンインボードＢＩＢの周囲の温度が、ユーザなどにより設定された目標温度になるようにする。
【００２７】
図４は、制御部ＣＬに設けられている制御回路２００の内部構成と、この制御回路２００とバーンインボードＢＩＢとの間の接続関係とを説明するための要部ブロック図である。この図４に示すように、制御部ＣＬには、制御回路２００が設けられている。この制御回路２００には、アルゴリズミックパターンジェネレータ２１０が形成されている。アルゴリズミックパターンジェネレータ２１０は、主として、アドレスジェネレータ２２０と、データジェネレータ２３０と、シーケンサ２４０とを備えて構成されている。
【００２８】
アドレスジェネレータ２２０は、被試験デイバスである半導体装置を動作テストさせるのに必要なテストアドレス情報を生成する回路である。データジェネレータ２３０は、被試験デバイスである半導体装置を動作テストさせるのに必要なテスト情報を生成する回路である。本実施形態においては、このテスト情報には、データとコマンドが含まれている。これらアドレスジェネレータ２２０とデータジェネレータ２３０とで生成されたテストアドレス情報とテスト情報は、バーンイン装置１０の内部配線を経由して、各スロット５０に対応して設けられているドライバボードＤＲＢに入力される。
【００２９】
バーンイン装置１０においては、バーンイン試験のために、ドライバボードＤＲＢには、バーンインボードＢＩＢが電気的に接続されるので、このドライバボードＤＲＢから、バーンインボードＢＩＢにテストアドレス情報とテスト情報とが入力されて、各バーンインボードＢＩＢのソケットに挿入されている被試験デバイスである半導体装置に印加される。すなわち、本実施形態では、４８枚のバーンインボードＢＩＢに、この制御回路２００から、テストアドレス情報とテスト情報とが印加されることとなる。
【００３０】
図５は、バーンインボードＢＩＢのソケットに装着される被試験デバイスである半導体装置３００の内部構成の一例を示す要部ブロック図である。１枚のバーンインボードＢＩＢには、１又は複数の半導体装置３００が装着されるが、その個数は任意である。
【００３１】
この図５に示すように、半導体装置３００は、例えば、メモリ領域３１０と、ＢＩＳＴ（Built in Self Test）回路３２０と、アドレスデコーダ３３０とを主として備えて構成されている。この構成から分かるように、本実施形態では、半導体装置３００が半導体メモリ装置である場合を想定してる。
【００３２】
メモリ領域３１０には、複数のメモリセルがマトリックス状に配置されている。アドレスデコーダ３３０には、アドレス情報が入力され、この入力されたアドレス情報がアドレスデコーダ３３０でデコードされ、メモリ領域３１０に設けられているアクセスすべき１又は複数のメモリセルが選択される。バーンイン試験においては、アドレスジェネレータ２２０で生成されたテストアドレス情報が、このアドレスデコーダ３３０に入力される。
【００３３】
また、バーンイン試験においては、データジェネレータ２３０で生成されたテスト情報が、ＢＩＳＴ回路３２０に入力される。すなわち、データジェネレータ２３０で生成されたデータとコマンドとが、ＢＩＳＴ回路３２０に入力される。ＢＩＳＴ回路は、一般に、テストパターンの発生や、出力と期待値との比較といった動作テストに必要な機能を、部分的に、或いは、全体的に行うために、半導体装置に組み込まれている回路である。このため、本実施形態に係るＢＩＳＴ回路３２０も、入力されたテスト情報に基づいて、動作テストに必要なテストパターンの発生や、出力と期待値との比較を実行するものとする。具体的にどのようなコマンドやデータで、このＢＩＳＴ回路３２０が動作するかは、半導体装置３００の種類に応じて様々である。
【００３４】
図６は、本実施形態に係るデータジェネレータ２３０の内部構成の一例を説明する要部ブロック図である。この図６に示すように、データジェネレータ２３０は、テスト情報格納部４００と、アドレスポインタ生成出力回路４１０と、出力同期回路４２０とを備えて構成されている。
【００３５】
テスト情報格納部４００は、テスト情報が格納されるメモリにより構成されている。テスト情報格納部４００は、アドレスポインタ生成出力回路４１０から入力されたアドレスポインタ情報に基づいて、出力同期回路４２０に、テスト情報を出力する。すなわち、アドレスポインタ情報で指定されたアドレスポインタに格納されたテスト情報を出力する。
【００３６】
図７は、本実施形態におけるテスト情報格納部４００に格納されるテスト情報の構成の一例を説明する図である。この図７に示すように、テスト情報格納部４００には、各アドレスポインタに対応付けられて、テスト情報が格納されている。すなわち、１つのアドレスポインタに対して、１つのコマンド又はデータが格納されている。このため、テスト情報格納部４００は、アドレスポインタ生成出力回路４１０から入力されたアドレスポインタ情報で特定されるアドレスポインタのテスト情報を、そのまま、出力同期回路４２０に出力する。したがって、１つの動作サイクルで、テスト情報格納部４００から出力同期回路４２０に出力されるテスト情報は、コマンド又はデータのいずれかである。
【００３７】
アドレスポインタ生成出力回路４１０には、予め、アドレスポインタの初期値であるアドレスポインタ設定値が設定されている。そして、アドレスポインタ生成出力回路４１０は、入力されるアドレスポインタインクリメント信号に基づいて、このアドレスポインタを順次インクリメントし、アドレスポインタ情報として、テスト情報格納部４００に出力する。テスト情報格納部４００は、このアドレスポインタ情報で特定されるアドレスポインタのテスト情報を、出力するのである。
【００３８】
テスト情報格納部４００から出力同期回路４２０に入力されたテスト情報は、出力同期回路４２０に入力されている同期信号に同期して、被試験デバイスである半導体装置３００に向けて出力される。
【００３９】
図７の例では、アドレスポインタ０に、テスト情報としてリフレッシュのコマンドが格納されており、アドレスポインタ１に、テスト情報として書き込みのコマンドが格納されており、アドレスポインタ２に、テスト情報としてアドレスポインタ１の書き込みコマンドで用いるデータが格納されている。同様に、アドレスポインタ３に、テスト情報として書き込みのコマンドが格納されており、アドレスポインタ４に、テスト情報としてアドレスポインタ３の書き込みコマンドで用いるデータが格納されている。したがって、これらのコマンドやデータをテスト情報として、被試験デバイスである半導体装置３００に出力することにより、半導体装置３００の動作テストが行われる。
【００４０】
どのようなコマンドやデータをテスト情報格納部４００に格納しておくかは、ユーザが任意に設定可能である。すなわち、被試験デバイスである半導体装置３００の種類に応じて、ユーザが任意のコマンドやデータをテスト情報として、予め、テスト情報格納部４００に格納しておく。アドレスポインタ生成出力回路４１０に設定するアドレスポインタ設定値についても、同様に、ユーザが予め任意に設定しておく。
【００４１】
以上のように、本実施形態に係るバーンイン装置１０によれば、データジェネレータ２３０のテスト情報格納部４００に、動作テストで必要となるテスト情報をコマンドやデータの形式で格納しておき、これを順番に出力させることで、被試験デバイスである半導体装置３００の動作テストを行うことができる。このため、ユーザにとっては、複雑なプログラムを作成して、アドレスジェネレータを動作させる必要が無くなり、動作テストを容易に実現することができる。換言すれば、動作テストの際には、テスト情報格納部４００は、アドレスポインタ情報で指定されたアドレスポインタにあるテスト情報を出力するだけであるので、アドレスジェネレータ２３０を動作させるプログラムは、非常に単純なものとなる。
【００４２】
なお、本発明は上記実施形態に限定されず種々に変形可能である。例えば、上述した実施形態では、被試験デバイスである半導体装置３００が、半導体メモリ装置である場合を例に説明したが、被試験デバイスは、半導体メモリに限るものではなく、ＣＰＵやロジック回路などの様々な種類の半導体装置でもよい。
【００４３】
また、上述した実施形態では、半導体装置３００の動作テストの際に、半導体装置３００にテスト情報としてコマンドとデータを入力する例を説明したが、テスト情報は、半導体装置３００で動作テストを行うために必要な情報の総称であり、実際には、動作テストに必要な情報は、動作テストを行う半導体装置の種類よって異なる。このため、テスト情報は、動作テストする半導体装置の種類に応じて、ユーザが、テスト情報格納部４００に適宜格納するようにすればよい。
【００４４】
また、被試験デバイスである半導体装置に、ＢＩＳＴ回路が内蔵されている場合を例に、本発明の実施形態を説明したが、ＢＩＳＴ回路が内蔵されていない半導体装置の動作テストを行うバーンイン装置に対しても、本発明を適用することができる。この場合、ＢＩＳＴ回路が内蔵されていない半導体装置の動作テストに必要なテスト情報を、テスト情報格納部４００に予め格納しておけばよい。
【００４５】
また、上述した実施形態では、半導体テスト装置の一例として、バーンイン装置１０を用いて、本発明を説明したが、本発明はバーンイン装置１０に限らず、様々な種類の半導体テスト装置に適用することができる。すなわち、被試験デバイスである半導体装置にテスト情報を印加する半導体テスト装置であれば、本発明を適用することができる。
【図面の簡単な説明】
【００４６】
【図１】従来のバーンイン装置に設けられているデータジェネレータの内部構成を説明するためのブロック図。
【図２】本実施形態に係るバーンイン装置の正面図。
【図３】図２のバーンイン装置の内部構成を説明するための正面レイアウト図。
【図４】図２のバーンイン装置におけるバーンインボードと制御回路との間の接続関係と制御回路の内部構成の一例とを説明するブロック図。
【図５】バーンインボードに装着される被試験デバイスである半導体装置の構成の一例を説明するブロック図。
【図６】図４の制御回路に設けられているデータジェネレータの内部構成の一例を説明するブロック図。
【図７】図６のデータジェネレータに設けられているテスト情報格納部のデータ構成の一例を説明する図。
【符号の説明】
【００４７】
１０  バーンイン装置
２０  ドア
３０  断熱壁
４０  チャンバー
５０  スロット
７０  ファン
１００  冷却ユニット
１２０  ヒーター
ＢＩＢ  バーンインボード
ＣＬ  制御部
ＣＲ  キャリアラック
ＤＴ  空気循環ダクト
【図１】
2008076241.tif 000003
【図２】
2008076241.tif 000004
【図３】
2008076241.tif 000005
【図４】
2008076241.tif 000006
【図５】
2008076241.tif 000007
【図６】
2008076241.tif 000008
【図７】
2008076241.tif 000009