(57)【要約】【課題】少ない処理回数で文書を検索することによって、レイアウト設計処理にかかる処理時間の短時間化を図ることができるだけでなく、より利便性を高めること。【解決手段】第２の回路のレイアウトを示す回路図６００上には、第１の回路の特定領域が表示されている。このように、第２の回路のレイアウト上に、第１の回路の特定領域が表示されることによって、ユーザはこの第１の回路の特定領域を把握することができるため、この第１の回路の特定領域を避けるように、配置処理や配線処理などの第２の回路のレイアウト設計をおこなえばよい。これにより、第１の回路に配置された回路部品と、第２の回路に配置された回路部品とのクロストークの生じにくい高品質な第２の回路のレイアウト設計をおこなうことができる。【選択図】図７
2008090446.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップのレイアウト上における任意の領域の入力を受け付けさせる入力工程と、
前記入力工程に入力された領域内の回路の種類を特定させる特定工程と、
前記領域に関する情報と前記特定工程によって特定された回路の種類に関する情報とを関連付けさせる関連付け工程と、
をコンピュータに実行させることを特徴とするレイアウト設計プログラム。
【請求項２】
半導体パッケージのレイアウト上における任意の領域の入力を受け付けさせる入力工程と、
前記入力工程に入力された領域内の回路の種類を特定させる特定工程と、
前記領域に関する情報と前記特定工程によって特定された回路の種類に関する情報とを関連付けさせる関連付け工程と、
をコンピュータに実行させることを特徴とするレイアウト設計プログラム。
【請求項３】
請求項１または２に記載のレイアウト設計プログラムを記録したコンピュータ読み取り可能な記録媒体。
【請求項４】
半導体チップのレイアウト上における任意の領域の入力を受け付ける入力工程と、
前記入力工程に入力された領域内の回路の種類を特定する特定工程と、
前記領域に関する情報と前記特定工程によって特定された回路の種類に関する情報とを関連付ける関連付け工程と、
を含んだことを特徴とするレイアウト設計方法。
【請求項５】
半導体チップのレイアウト上における任意の領域の入力を受け付ける入力手段と、
前記入力手段に入力された領域内の回路の種類を特定する特定手段と、
前記領域に関する情報と前記特定手段によって特定された回路の種類に関する情報とを関連付ける関連付け手段と、
を備えたことを特徴とするレイアウト設計装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体集積回路のレイアウトを設計するレイアウト設計プログラム、該プログラムを記録した記録媒体、レイアウト設計方法、およびレイアウト設計装置に関する。
【背景技術】
【０００２】
近年、半導体集積回路の高密度化、高速化に伴い、半導体チップや半導体パッケージにおけるクロストークに起因する回路の誤動作や性能劣化が顕著になっている。ゆえに、半導体集積回路の設計においてはクロストークの影響を事前に考慮してそれを低減するような対策を施しておくことが必要になっている。
【０００３】
従来技術では、半導体チップ内部の回路、配線についてのクロストークについては、半導体チップ内部のレイアウト設計前の段階で、半導体チップ内部の回路、配線についてクロストークが生じそうな配線をあらかじめ特定し、レイアウト設計時の設計制約として考慮するものがあった（たとえば、下記特許文献１を参照。）。
【０００４】
また、半導体パッケージの内部配線どうしの間で生じるクロストークについては電磁界解析プログラムを用いて、半導体パッケージ回路・配線のパターンから容量やインダクタンスを抽出し、これを用いた回路シミュレーションによりクロストークの影響を評価する手法が知られている。
【０００５】
従来技術では、上記の方法により半導体チップのレイアウトおよび半導体パッケージのパターン設計を行なうことによって、クロストークノイズの生じにくい高品質な半導体チップや半導体パッケージを有する半導体集積回路を開発することができるものとされている。
【０００６】
【特許文献１】特願２００１−２２７６１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記特許文献１に記載の従来技術にあっては、半導体チップおよび半導体パッケージの設計時に半導体チップのレイアウトと、半導体パッケージのレイアウトとを相互に考慮し、半導体チップと半導体パッケージの間で生じるクロストークによる不具合を未然に回避するレイアウト設計をおこなうことができない。このため、半導体チップに配置された回路部品もしくは配線と半導体パッケージに配置された回路部品もしくは配線との間でクロストークノイズが生じてしまい、低品質な半導体チップおよび半導体パッケージが製造されてしまうといった問題が生じる。
【０００８】
この問題について図を用いて説明する。図１３は、従来技術における半導体チップと半導体パッケージとの間で生じるクロストークを示す説明図である。図１３に示すように、半導体チップ１３０１の内部回路もしくは配線１３０３と、半導体チップ１３０１と接合部１３０５を介して接合され、かつプリント基板（図示せず）と接合部１３０６を介して接合される半導体パッケージ基板１３０２の内部回路もしくは配線１３０４とにクロストークが生じるという問題が生じる。
【０００９】
この発明は、上述した従来技術による問題点を解消するため、半導体チップに配置された回路部品と半導体パッケージに配置された回路部品とのクロストークノイズが生じにくい高品質な半導体チップおよび半導体パッケージのレイアウト設計をおこなうことができるレイアウト設計プログラム、該プログラムを記録した記録媒体、レイアウト設計方法、およびレイアウト設計装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上述した課題を解決し、目的を達成するため、この発明にかかるレイアウト設計プログラム、該プログラムを記録した記録媒体、レイアウト設計方法、およびレイアウト設計装置は、半導体チップのレイアウト上における任意の領域の入力を受け付け、領域内の回路の種類を特定し、領域に関する情報と回路の種類に関する情報とを関連付けることを特徴とする。
【００１１】
この発明によれば、半導体チップのレイアウト上における任意の領域と、当該領域内の回路の種類との関連付けをおこなうことができる。
【００１２】
また、上記発明において、関連付けられた領域に関する情報と回路の種類に関する情報とを取得し、取得された領域に関する情報（以下、「第１の領域情報」という）を、半導体パッケージのレイアウト上における第２の領域情報に変換し、半導体パッケージのレイアウトを設計する際に、当該半導体パッケージのレイアウト上に、前記第１の領域情報から変換された第２の領域情報と回路の種類に関する情報とを関連付けて表示することとしてもよい。
【００１３】
この発明によれば、半導体パッケージのレイアウトを設計する際に、半導体チップのレイアウト上における任意の領域を判断するための情報と、領域内の回路の種類を判断するための情報とを関連付けて、半導体パッケージのレイアウト上に表示することができる。
【００１４】
また、この発明にかかるレイアウト設計プログラム、該プログラムを記録した記録媒体、レイアウト設計方法、およびレイアウト設計装置は、半導体パッケージのレイアウト上における任意の領域の入力を受け付け、領域内の回路の種類を特定し、領域に関する情報と回路の種類に関する情報とを関連付けることを特徴とする。
【００１５】
この発明によれば、半導体パッケージのレイアウト上における任意の領域と、当該領域内の回路の種類との関連付けをおこなうことができる。
【００１６】
また、上記発明において、関連付けられた領域に関する情報と回路の種類に関する情報とを取得し、取得された領域に関する情報（以下、「第１の領域情報」という）を、半導体チップのレイアウト上における第２の領域情報に変換し、半導体チップのレイアウトを設計する際に、当該半導体チップのレイアウト上に、前記第１の領域情報から変換された第２の領域情報と回路の種類に関する情報とを関連付けて表示することとしてもよい。
【００１７】
この発明によれば、半導体チップのレイアウトを設計する際に、半導体パッケージのレイアウト上における任意の領域を判断するための情報と、領域内の回路の種類を判断するための情報とを関連付けて、半導体チップのレイアウト上に表示することができる。
【発明の効果】
【００１８】
本発明にかかるレイアウト設計プログラム、該プログラムを記録した記録媒体、レイアウト設計方法、およびレイアウト設計装置によれば、半導体チップに配置された回路部品と半導体パッケージに配置された回路部品とのクロストークノイズが生じにくい高品質な半導体チップおよび半導体パッケージのレイアウト設計をおこなうことができるという効果を奏する。
【発明を実施するための最良の形態】
【００１９】
以下に添付図面を参照して、この発明にかかるレイアウト設計プログラム、該プログラムを記録した記録媒体、レイアウト設計方法、およびレイアウト設計装置の好適な実施の形態を詳細に説明する。
【００２０】
（実施の形態）
（レイアウト設計装置のハードウェア構成）
まず、この発明の実施の形態にかかるレイアウト設計装置のハードウェア構成について説明する。図１は、この発明の実施の形態にかかるレイアウト設計装置のハードウェア構成を示すブロック図である。
【００２１】
図１において、レイアウト設計装置１００は、半導体チップ上または半導体パッケージ上におけるアグレッサ回路（ノイズを出しやすい回路）の影響領域またはビクティム回路（ノイズを受けやすい回路）の影響領域を決定する処理（以下、「マーキング処理」という）、および半導体チップまたは半導体パッケージのレイアウトを設計する処理（以下、「レイアウト設計処理」という）をおこなうパーソナル・コンピュータなどの装置であり、ＣＰＵ１０１と、ＲＯＭ１０２と、ＲＡＭ１０３と、ＨＤＤ（ハードディスクドライブ）１０４と、ＨＤ（ハードディスク）１０５と、ＦＤＤ（フレキシブルディスクドライブ）１０６と、着脱可能な記録媒体の一例としてのＦＤ（フレキシブルディスク）１０７と、ディスプレイ１０８と、Ｉ／Ｆ（インターフェース）１０９と、キーボード１１０と、マウス１１１と、スキャナ１１２と、プリンタ１１３と、を備えており、各構成部はバス１２０によってそれぞれ接続されている。
【００２２】
ここで、ＣＰＵ１０１は、レイアウト設計装置１００の全体の制御を司る。ＲＯＭ１０２は、ブートプログラムなどのプログラムを記憶している。ＲＡＭ１０３は、ＣＰＵ１０１のワークエリアとして使用される。ＨＤＤ１０４は、ＣＰＵ１０１の制御にしたがってＨＤ１０５に対するデータのリード／ライトを制御する。ＨＤ１０５は、ＨＤＤ１０４の制御で書き込まれたデータを記憶する。
【００２３】
ＦＤＤ１０６は、ＣＰＵ１０１の制御にしたがってＦＤ１０７に対するデータのリード／ライトを制御する。ＦＤ１０７は、ＦＤＤ１０６の制御で書き込まれたデータを記憶したり、ＦＤ１０７に記憶されたデータを読み取らせたりする。
【００２４】
また、着脱可能な記録媒体として、ＦＤ１０７のほか、ＣＤ−ＲＯＭ（ＣＤ−Ｒ、ＣＤ−ＲＷ）、ＭＯ、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｋ）、メモリーカードなどであってもよい。ディスプレイ１０８は、カーソル、アイコンあるいはツールボックスをはじめ、文章、画像、機能情報などのデータを表示する。このディスプレイ１０８は、たとえば、ＣＲＴ、ＴＦＴ液晶ディスプレイ、プラズマディスプレイなどを採用することができる。
【００２５】
Ｉ／Ｆ１０９は、通信回線を通じてインターネットなどのネットワーク１１４に接続され、このネットワーク１１４を介してユーザ端末装置などの他の装置に接続される。そして、Ｉ／Ｆ１０９は、ネットワーク１１４とレイアウト設計装置１００内部とのインターフェースを司り、外部装置からのデータの入出力を制御する。Ｉ／Ｆ１０９には、たとえばモデムやＬＡＮアダプタなどを採用することができる。
【００２６】
キーボード１１０は、文字、数字、各種指示などの入力のためのキーを備え、データの入力をおこなう。また、タッチパネル式の入力パッドやテンキーなどであってもよい。マウス１１１は、カーソルの移動や範囲選択、あるいはウィンドウの移動やサイズの変更などをおこなう。ポインティングデバイスとして同様に機能を備えるものであれば、トラックボールやジョイスティックなどであってもよい。
【００２７】
スキャナ１１２は、画像を光学的に読み取り、レイアウト設計装置１００内部に画像データを取り込む。なお、スキャナ１１２は、ＯＣＲ機能を持たせてもよい。また、プリンタ１１３は、画像データや文章データを印刷する。プリンタ１１３には、たとえば、レーザプリンタやインクジェットプリンタを採用することができる。
【００２８】
（レイアウト設計装置の機能的構成）
つぎに、この発明の実施の形態にかかるレイアウト設計装置１００の機能的構成について説明する。図２は、この発明の実施の形態にかかるレイアウト設計装置１００の機能的構成を示すブロック図である。図２において、レイアウト設計装置１００は、取得部２０１と、表示部２０２と、入力部２０３と、判断部２０４と、特定部２０５と、関連付け部２０６と、出力部２０７と、変換部２０８と、から構成されている。
【００２９】
図２において、取得部２０１は、マーキング処理において、第１の回路（本実施の形態においては半導体チップを第１の回路とし、半導体パッケージを第２の回路とする）のレイアウトに関する情報（以下、第１回路情報２２０という）を取得する。また、取得部２０１は、レイアウト設計処理において、マーキング情報２３０を取得する。
【００３０】
ここで、マーキング情報２３０とは、第１の回路上におけるアグレッサ回路の影響範囲またはビクティム回路の影響範囲（以下、「特定領域」という）に関する情報が示されたものであり、このマーキング情報２３０は、マーキング処理によって出力されたものである。なお、取得部２０１は、具体的には、たとえば図１に示したＲＯＭ１０２、ＲＡＭ１０３、ＨＤ１０５、ＦＤ１０７に記憶されたプログラムをＣＰＵ１０１が実行することによってその機能を実現する。
【００３１】
表示部２０２は、マーキング処理において、取得部２０１によって取得された第１回路情報２２０に基づく第１の回路のレイアウトを表示する。また、表示部２０２は、マーキング処理において、入力部２０３によって指定された特定領域を、取得部２０１によって取得された第１回路情報２２０に基づく第１の回路のレイアウトに重ねて表示する。なお、表示部２０２によって表示された第１の回路のレイアウトの一例については図３を用いて後述する。また、第１の回路のレイアウトに重ねて表示された特定領域の一例については図４を用いて後述する。
【００３２】
また、表示部２０２は、レイアウト設計処理において、第２の回路のレイアウト上における第１の回路のレイアウトの配置位置に、変換部２０８によって変換されたマーキング情報２３０によって特定される特定領域を表示する。また、表示部２０２は、レイアウト設計処理において、入力部２０３によって入力された回路部品を、同じく入力部２０３によって指定された第２の回路のレイアウト上の位置に表示する。なお、第２の回路のレイアウト上における第１の回路の配置位置の一例については図６を用いて後述する。また、第２の回路のレイアウト上に表示された特定領域の一例については図７を用いて後述する。そして、第２の回路のレイアウト上に表示された回路部品の一例については図８を用いて後述する。
【００３３】
そして、表示部２０２は、レイアウト設計処理において、判断部２０４によって判断された結果（当該レイアウト設計処理によって生成されるレイアウトの良否）に関する情報を表示する。たとえば、表示部２０２は、当該レイアウト設計処理によって生成されるレイアウトが不良であると判断部２０４によって判断された場合、警告情報を表示する。なお、表示部２０２は、具体的には、たとえば図１に示したディスプレイ１０８によってその機能を実現する。なお、表示部２０２によって表示された警告情報の一例については図９を用いて後述する。
【００３４】
入力部２０３は、マーキング処理において、第１の回路のレイアウトに対する特定領域の（任意の領域）指定を受け付ける。また、入力部２０３は、レイアウト設計処理において、第２の回路のレイアウト上に配置する回路部品およびその位置の指定を受け付ける。なお、入力部２０３は、具体的には、たとえば図１に示したキーボード１１０およびマウス１１１によってその機能を実現する。
【００３５】
判断部２０４は、レイアウト設計処理において、当該レイアウト設計処理によって生成される第２の回路のレイアウトの良否を判断する。具体的には、入力部２０３によって指定された第２の回路のレイアウト上に配置する回路部品の位置が、取得部２０１によって取得されたマーキング情報２３０によって特定される特定領域と重複するか否かを判断する。
【００３６】
そして、判断部２０４は、上記判断処理において重複すると判断した場合は、当該レイアウト設計処理によって生成される第２の回路のレイアウトが不良であると判断する。一方、重複しないと判断した場合は、当該レイアウト設計処理によって生成される第２の回路のレイアウトが優良であると判断する。なお、判断部２０４は、具体的には、たとえば図１に示したＲＯＭ１０２、ＲＡＭ１０３、ＨＤ１０５、ＦＤ１０７に記憶されたプログラムをＣＰＵ１０１が実行することによってその機能を実現する。
【００３７】
特定部２０５は、マーキング処理において、入力部２０３によって指定された特定領域がアグレッサ回路の影響領域かビクティム回路の影響領域かを特定する。なお、特定部２０５は、具体的には、たとえば図１に示したＲＯＭ１０２、ＲＡＭ１０３、ＨＤ１０５、ＦＤ１０７に記憶されたプログラムをＣＰＵ１０１が実行することによってその機能を実現する。
【００３８】
関連付け部２０６は、マーキング処理において、入力部２０３によって指定された第１の回路のレイアウトに対する特定領域に関する情報と、特定部２０５によって特定された結果に関する情報とが関連付けられたマーキング情報２３０を生成する。なお、関連付け部２０６は、具体的には、たとえば図１に示したＲＯＭ１０２、ＲＡＭ１０３、ＨＤ１０５、ＦＤ１０７に記憶されたプログラムをＣＰＵ１０１が実行することによってその機能を実現する。
【００３９】
出力部２０７は、マーキング処理において、関連付け部２０６によって生成されたマーキング情報２３０を出力する。また、出力部２０７は、レイアウト設計処理において、入力部２０３によって回路部品およびその位置が指定された第２の回路のレイアウトに関する情報（以下、第２回路情報２４０という）を出力する。なお、出力部２０７によって出力されたマーキング情報２３０の一例については図５を用いて後述する。
【００４０】
また、出力部２０７によって出力された第２回路情報２４０の一例については図１０を用いて後述する。なお、出力部２０７は、具体的には、たとえば図１に示したＲＯＭ１０２、ＲＡＭ１０３、ＨＤ１０５、ＦＤ１０７に記憶されたプログラムをＣＰＵ１０１が実行することによってその機能を実現する。
【００４１】
変換部２０８は、レイアウト設計処理において、取得部２０１によって取得されたマーキング情報２３０に示されている特定領域に関する情報を変換する。具体的には、マーキング情報２３０において、第１の回路の座標系によって示されている座標値を、第２の回路の座標系による座標値に変換する。なお、変換部２０８は、具体的には、たとえば図１に示したＲＯＭ１０２、ＲＡＭ１０３、ＨＤ１０５、ＦＤ１０７に記憶されたプログラムをＣＰＵ１０１が実行することによってその機能を実現する。
【００４２】
（表示部２０２によって表示された第１の回路のレイアウトの一例）
つぎに、表示部２０２によって表示された第１の回路のレイアウトの一例について説明する。図３は、表示部２０２によって表示された第１の回路のレイアウトの一例を示す説明図である。
【００４３】
図３において、回路図３００は、第１回路情報２２０基づく第１の回路のレイアウトを示したものである。回路図３００において、回路部品３０１，３０２は、当該半導体チップに配置されている回路部品のうち、たとえばＡＤ変換回路などの、アグレッサ回路またはビクティム回路（以下、「特定回路」という）を示したものである。ここで、第１回路情報２２０には、上述したように特定回路が配置されているレイアウトに関するものに限らず、ノイズの影響を受けやすい領域またはノイズを出しやすい領域が示されているレイアウトに関するものであってもよい。
【００４４】
（第１の回路のレイアウトに重ねて表示された特定領域の一例）
つぎに、第１の回路のレイアウトに重ねて表示された特定領域の一例について説明する。図４は、第１の回路のレイアウトに重ねて表示された特定領域の一例を示す説明図である。
【００４５】
図４に示す回路図３００は、図３に示した回路図３００に対して、入力部２０３によって指定された領域４０１，４０２が重ねて表示されたものである。図４に示す回路図３００において、領域４０１，４０２は、特定領域を示したものである。ここで、領域４０１は、名称「ｒａｃｔＡ」を有し、座標（ｘａ１，ｙａ１）および座標（ｘａ２，ｙａ２）によってその位置および範囲を特定することができる。また、領域４０２は、名称「ｒａｃｔＢ」を有し、座標（ｘｂ１，ｙｂ１）および座標（ｘｂ２，ｙｂ２）によってその位置および範囲を特定することができる。
【００４６】
そして、領域４０１は実線で示されており、アグレッサ回路の影響範囲であることを特定することができる。さらに、領域４０２は、領域４０１は二重線で示されており、ビクティム回路の影響範囲であることを特定することができる。なお、領域４０１，４０２は、ユーザによるＧＵＩ操作によって視覚的に指定されたものであってもよいし、第１回路情報２２０などに基づいて自動的に指定されたものであってもよい。
【００４７】
（出力部２０７によって出力されたマーキング情報２３０の一例）
つぎに、出力部２０７によって出力されたマーキング情報２３０の一例について説明する。図５は、出力部２０７によって出力されたマーキング情報２３０の一例を示す説明図である。
【００４８】
図５において、マーキング情報２３０は、図４を用いて説明した特定領域を特定するための情報が示されたものである。たとえば、名称「ｒａｃｔＡ」を有する特定領域については、座標（ｘａ１，ｙａ１）および座標（ｘａ２，ｙａ２）によってその位置および範囲を特定することができることが示されている。また、当該特定領域に対しては、アグレッサ回路の影響範囲であることを特定することができるように「ａｇ（ａｇｒｅｓｓｏｒ）」が設定されている。
【００４９】
また、名称「ｒａｃｔＢ」を有する特定領域については、座標（ｘｂ１，ｙｂ１）および座標（ｘｂ２，ｙｂ２）によってその位置および範囲を特定することができる。そして、当該特定領域に対しては、ビクティム回路の影響範囲であることを特定することができるように「ｖｃ（ｖｉｃｔｉｍ）」が設定されている。
【００５０】
このマーキング情報２３０は、図１１を用いて後述する手順によるマーキング処理において、出力部２０７によって、たとえば図１に示したＲＡＭ１０３に一時的に記録される。そして、ＲＡＭ１０３に記録されたマーキング情報２３０は、図１２を用いて後述する手順によるレイアウト設計処理において、取得部２０１によって、ＲＡＭ１０３から読み出される。なお、マーキング情報２３０が記録される記録媒体は、ＲＡＭ１０３に限らず、たとえば、図１に示したＨＤ１０５、ＦＤ１０７などであってもよい。
【００５１】
（第２の回路のレイアウト上における第１の回路の配置位置の一例）
つぎに、第２の回路のレイアウト上における第１の回路の配置位置の一例について説明する。図６は、第２の回路のレイアウト上における第１の回路の配置位置の一例を示す説明図である。
【００５２】
図６において、回路図６００は、回路部品が配置されていない状態の第２の回路のレイアウトを示したものである。回路図６００において、領域６１０は、第１の回路が配置される位置および範囲が示されたものである。この領域６１０は、たとえばユーザによるＧＵＩ操作によって視覚的に指定されたものである。
【００５３】
（第２の回路のレイアウト上に表示された特定領域の一例）
つぎに、第２の回路のレイアウト上に表示された特定領域の一例について説明する。図７は、第２の回路のレイアウト上に表示された特定領域の一例を示す説明図である。
【００５４】
図７に示す回路図６００は、図６に示した回路図６００の状態から、当該回路図６００に設けられた領域６１０に、図５に示したマーキング情報２３０によって特定される特定領域（領域４０１，４０２）が表示されたものである。ここで、領域４０１は実線で示されており、アグレッサ回路の影響範囲であることを特定することができる。さらに、領域４０２は、領域４０１は二重線で示されており、ビクティム回路の影響範囲であることを特定することができる。
【００５５】
このように、第２の回路のレイアウト上に、第１の回路の特定領域が表示されることによって、ユーザはこの特定領域を把握することができるため、この第１の回路の特定領域を避けるように、配置処理や配線処理などの第２の回路のレイアウト設計をおこなえばよい。これにより、第１の回路に配置された回路部品と、第２の回路に配置された回路部品とのクロストークの生じにくい高品質な第２の回路のレイアウト設計をおこなうことができる。
【００５６】
（第２の回路のレイアウト上に表示された回路部品の一例）
つぎに、第２の回路のレイアウト上に表示された回路部品の一例について説明する。図８は、第２の回路のレイアウト上に表示された回路部品の一例を示す説明図である。
【００５７】
図８に示す回路図６００は、図６に示した回路図６００の状態から、当該回路図６００に設けられた領域６１０において、特定領域（領域４０１，４０２）を避けるように、入力部２０３によって入力された回路部品８０１，８０２，８０３が表示されたものであり、クロストークの生じにくい高品質な第２の回路のレイアウトとなっている。
【００５８】
（表示部２０２によって表示された警告情報の一例）
つぎに、表示部２０２によって表示された警告情報の一例について説明する。図９は、表示部２０２によって表示された警告情報の一例を示す説明図である。
【００５９】
図９においては、表示部２０２によって表示された第２の回路のレイアウトを示す回路図６００上に、さらに、表示部２０２によって警告情報９００が重ねて表示されている。
この警告情報９００は、判断部２０４による第２の回路のレイアウトの判断処理によって、第２の回路のレイアウトが不良であると判断されたために、表示部２０２によって表示されたものである。
【００６０】
この警告情報９００は、たとえば入力部２０３によって指定された回路部品の配置位置が、第１の回路の特定領域と重複または近接する場合に表示される。なお、警告情報９００の出力方法は、上述したような画面表示に限らず、たとえばディスプレイ１０８に設けられたスピーカなどから音声出力するようにしてもよい。
【００６１】
（出力部２０７によって出力された第２回路情報２４０の一例）
つぎに、出力部２０７によって出力された第２回路情報２４０の一例について説明する。図１０は、出力部２０７によって出力された第２回路情報２４０の一例を示す説明図である。
【００６２】
図１０は、出力部２０７によって出力された第２回路情報２４０に基づく第２の回路のレイアウトを示したものである。図１０において、第２の回路のレイアウトには、入力部２０３によって入力された回路部品８０１，８０２，８０３が表示されている。この回路部品８０１，８０２，８０３は、第１の回路の特定領域を避けるように配置されている。これによって、第２の回路のレイアウトは、クロストークの生じにくい高品質なレイアウトとなっている。
【００６３】
（マーキング処理の手順）
つぎに、マーキング処理の手順について説明する。図１１は、マーキング処理の手順の一例を示すフローチャートである。
【００６４】
図１１において、まず、取得部２０１によって、第１回路情報２２０を取得する（ステップＳ１１０１）。次に、表示部２０２によって、ステップＳ１１０１で取得された第１回路情報２２０に基づく第１の回路のレイアウトを表示する（ステップＳ１１０２）。
【００６５】
つぎに、入力部２０３によって、ステップＳ１１０２で表示された第１の回路のレイアウトに対する特定領域の指定を受け付ける（ステップＳ１１０３）。つぎに、表示部２０２によって、ステップＳ１１０３で指定された特定領域を、すでに表示されている第１の回路のレイアウトに重ねて表示する（ステップＳ１１０４）。
【００６６】
つぎに、特定部２０５によって、ステップＳ１１０３で指定された特定領域がアグレッサ回路の影響領域かビクティム回路の影響領域かを特定する（ステップＳ１１０５）。そして、関連付け部２０６によって、ステップＳ１１０３で指定された特定領域に関する情報と、ステップＳ１１０５で特定された結果に関する情報とが関連付けられたマーキング情報２３０を生成して（ステップＳ１１０６）、さらに、出力部２０７によって、ステップＳ１１０６で生成されたマーキング情報２３０を出力して（ステップＳ１１０７）、一連の処理を終了する。
【００６７】
（レイアウト設計処理の手順）
つぎに、レイアウト設計処理の手順について説明する。図１２は、レイアウト設計処理の手順の一例を示すフローチャートである。
【００６８】
図１２において、まず、表示部２０２によって第２の回路のレイアウトを表示する（ステップＳ１２０１）。この時点では第２の回路のレイアウト上には回路部品は配置されておらず、第１の回路の配置位置のみが指定されている状態である。つぎに、取得部２０１によって、マーキング情報２３０を取得する（ステップＳ１２０２）。
【００６９】
つぎに、変換部２０８によって、ステップＳ１２０２で取得されたマーキング情報２３０に示されている特定領域に関する情報を変換する（ステップＳ１２０３）。つぎに、表示部２０２によって、第２の回路のレイアウト上における第１回路の配置位置に、ステップＳ１２０３で変換されたマーキング情報２３０によって特定される特定領域を表示する（ステップＳ１２０４）。つぎに、入力部２０３によって、第２の回路のレイアウト上に配置する回路部品およびその位置の指定を受け付ける（ステップＳ１２０５）。
【００７０】
つぎに、表示部２０２によって、第２の回路のレイアウト上のステップＳ１２０５で指定された位置に、ステップＳ１２０５で指定された回路部品を表示する（ステップＳ１２０６）。
【００７１】
つぎに、判断部２０４によって、当該レイアウト設計処理によって生成される第２の回路のレイアウトが優良であるか否かを判断する（ステップＳ１２０７）。ステップＳ１２０７において、当該レイアウト設計処理によって生成される第２の回路のレイアウトが優良であると判断した場合（ステップＳ１２０７：Ｙｅｓ）は、出力部２０７によって、第２回路情報２４０を出力して（ステップＳ１２１０）、一連の処理を終了する。
【００７２】
一方、ステップＳ１２０７において、当該レイアウト設計処理によって生成されるレイアウトが不良であると判断した場合（ステップＳ１２０７：Ｎｏ）は、表示部２０２によって、警告情報を表示して（ステップＳ１２０８）、入力部２０３によって、第２の回路のレイアウト上に配置する回路部品およびその位置の修正を受け付けて（ステップＳ１２０９）、ステップＳ１２０６に戻る。
【００７３】
以上説明したように、この発明の実施の形態にかかるレイアウト設計プログラム、該プログラムを記録した記録媒体、レイアウト設計方法、およびレイアウト設計装置によれば、マーキング処理によって出力されたマーキング情報を取得し、当該マーキング情報によって特定される半導体チップの特定領域を表示させたうえで、当該半導体チップの特定領域を回避するように半導体パッケージの回路部品の配置処理・配線処理おこなうことによって、半導体チップに配置された回路部品と半導体パッケージに配置された回路部品とのクロストークノイズが生じにくい高品質な半導体パッケージのレイアウト設計をおこなうことができる。
【００７４】
なお、本実施の形態においては、半導体チップを第１回路とし、半導体パッケージを第２回路としたが、反対に半導体パッケージを第１回路とし、半導体チップを第２回路としてもよい。この場合、マーキング処理によって出力されたマーキング情報を取得し、当該マーキング情報によって特定される半導体パッケージの特定領域を表示させたうえで、当該半導体パッケージの特定領域を回避するように半導体チップの回路部品の配置処理・配線処理おこなうことによって、半導体チップに配置された回路部品と半導体パッケージに配置された回路部品とのクロストークノイズが生じにくい高品質な半導体チップのレイアウト設計をおこなうことができる。
【００７５】
なお、本実施の形態で説明したレイアウト設計方法は、あらかじめ用意されたプログラムをパーソナル・コンピュータやワークステーション、ＣＡＤ等のコンピュータで実行することにより実現することができる。このプログラムは、ハードディスク、フレキシブルディスク、ＣＤ−ＲＯＭ、ＭＯ、ＤＶＤなどのコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。またこのプログラムは、インターネットなどのネットワークを介して配布することが可能な伝送媒体であってもよい。
【００７６】
（付記１）半導体チップのレイアウト上における任意の領域の入力を受け付けさせる入力工程と、
前記入力工程に入力された領域内の回路の種類を特定させる特定工程と、
前記領域に関する情報と前記特定工程によって特定された回路の種類に関する情報とを関連付けさせる関連付け工程と、
をコンピュータに実行させることを特徴とするレイアウト設計プログラム。
【００７７】
（付記２）前記関連付け工程によって関連付けられた前記領域に関する情報と前記回路の種類に関する情報とを取得させる取得工程と、
前記取得工程によって取得された前記領域に関する情報（以下、「第１の領域情報」という）を、半導体パッケージのレイアウト上における第２の領域情報に変換させる変換工程と、
前記半導体パッケージのレイアウトを設計する際に、当該半導体パッケージのレイアウト上に、前記変換工程によって前記第１の領域情報から変換された第２の領域情報と前記取得工程によって取得された前記回路の種類に関する情報とを関連付けて表示させる表示工程と、
をコンピュータに実行させることを特徴とする付記１に記載のレイアウト設計プログラム。
【００７８】
（付記３）半導体パッケージのレイアウト上における任意の領域の入力を受け付けさせる入力工程と、
前記入力工程に入力された領域内の回路の種類を特定させる特定工程と、
前記領域に関する情報と前記特定工程によって特定された回路の種類に関する情報とを関連付けさせる関連付け工程と、
をコンピュータに実行させることを特徴とするレイアウト設計プログラム。
【００７９】
（付記４）前記関連付け工程によって関連付けられた前記領域に関する情報と前記回路の種類に関する情報とを取得させる取得工程と、
前記取得工程によって取得された前記領域に関する情報（以下、「第１の領域情報」という）を、半導体チップのレイアウト上における第２の領域情報に変換させる変換工程と、
前記半導体チップのレイアウトを設計する際に、当該半導体チップのレイアウト上に、前記変換工程によって前記第１の領域情報から変換された第２の領域情報と前記取得工程によって取得された前記回路の種類に関する情報とを関連付けて表示させる表示工程と、
をコンピュータに実行させることを特徴とする付記３に記載のレイアウト設計プログラム。
【００８０】
（付記５）付記１〜４のいずれか一つに記載のレイアウト設計プログラムを記録したコンピュータ読み取り可能な記録媒体。
【００８１】
（付記６）半導体チップのレイアウト上における任意の領域の入力を受け付ける入力工程と、
前記入力工程に入力された領域内の回路の種類を特定する特定工程と、
前記領域に関する情報と前記特定工程によって特定された回路の種類に関する情報とを関連付ける関連付け工程と、
を含んだことを特徴とするレイアウト設計方法。
【００８２】
（付記７）半導体パッケージのレイアウト上における任意の領域の入力を受け付ける入力工程と、
前記入力工程に入力された領域内の回路の種類を特定する特定工程と、
前記領域に関する情報と前記特定工程によって特定された回路の種類に関する情報とを関連付ける関連付け工程と、
を含んだことを特徴とするレイアウト設計方法。
【００８３】
（付記８）半導体チップのレイアウト上における任意の領域の入力を受け付ける入力手段と、
前記入力手段に入力された領域内の回路の種類を特定する特定手段と、
前記領域に関する情報と前記特定手段によって特定された回路の種類に関する情報とを関連付ける関連付け手段と、
を備えたことを特徴とするレイアウト設計装置。
【００８４】
（付記９）半導体パッケージのレイアウト上における任意の領域の入力を受け付ける入力手段と、
前記入力手段に入力された領域内の回路の種類を特定する特定手段と、
前記領域に関する情報と前記特定手段によって特定された回路の種類に関する情報とを関連付ける関連付け手段と、
を備えたことを特徴とするレイアウト設計装置。
【産業上の利用可能性】
【００８５】
以上のように、本発明にかかるレイアウト設計プログラム、該プログラムを記録した記録媒体、レイアウト設計方法、およびレイアウト設計装置は、半導体集積回路のレイアウト設計業務に有用であり、特に、クロストークノイズの発生が生じにくい高品質な半導体集積回路のレイアウト設計業務への利用に適している。
【図面の簡単な説明】
【００８６】
【図１】この発明の実施の形態にかかるレイアウト設計装置のハードウェア構成を示すブロック図である。
【図２】この発明の実施の形態にかかるレイアウト設計装置の機能的構成を示すブロック図である。
【図３】表示部によって表示された第１の回路のレイアウトの一例を示す説明図である。
【図４】第１の回路のレイアウトに重ねて表示された特定領域の一例を示す説明図である。
【図５】出力部によって出力されたマーキング情報の一例を示す説明図である。
【図６】第２の回路のレイアウト上における第１の回路の配置位置の一例を示す説明図である。
【図７】第２の回路のレイアウト上に表示された特定領域の一例を示す説明図である。
【図８】第２の回路のレイアウト上に表示された回路部品の一例を示す説明図である。
【図９】表示部によって表示された警告情報の一例を示す説明図である。
【図１０】出力部によって出力された第２回路情報の一例を示す説明図である。
【図１１】マーキング処理の手順の一例を示すフローチャートである。
【図１２】レイアウト設計処理の手順の一例を示すフローチャートである。
【図１３】従来技術における半導体チップと半導体パッケージで生じるクロストークを示す説明図である。
【符号の説明】
【００８７】
１００  レイアウト設計装置
２０１  取得部
２０２  表示部
２０３  入力部
２０４  判断部
２０５  特定部
２０６  関連付け部
２０７  出力部
２２０  第１回路情報
２３０  マーキング情報
２４０  第２回路情報
【図１】
2008090446.tif 000003
【図２】
2008090446.tif 000004
【図３】
2008090446.tif 000005
【図４】
2008090446.tif 000006
【図５】
2008090446.tif 000007
【図６】
2008090446.tif 000008
【図７】
2008090446.tif 000009
【図８】
2008090446.tif 000010
【図９】
2008090446.tif 000011
【図１０】
2008090446.tif 000012
【図１１】
2008090446.tif 000013
【図１２】
2008090446.tif 000014
【図１３】
2008090446.tif 000015