(57)【要約】【課題】本願発明の目的は、インダクタンスを用いずに低電圧・大電流と、高電圧・小電流とを相互に変換しうる仕組みを実現することである。【解決手段】充電時にはキャパシタＣＢ０とＣＢ１とを並列に基本電圧に接続する。放電時にはキャパシタＣＢ０とＣＢ１との直列回路を２倍電圧に接続する。したがって、基本電圧の２倍の電圧を効率的に得ることができる。逆に、２倍電圧側に所定の電源を接続すれば、基本電圧側に１／２の電圧が得られるので、昇圧にも降圧にも用いることができる回路である。【選択図】図４
2008125145.tif 000002
【特許請求の範囲】
【請求項１】
第１のキャパシタと、
第２のキャパシタと、
充電時に、前記第１のキャパシタと前記第２のキャパシタとを並列に接続し、基本電圧を、前記第１のキャパシタと前記第２のキャパシタの並列回路と接続するためのＮＣスイッチ群と、
放電時に、前記第１のキャパシタと前記第２のキャパシタとを直列に接続し、２倍電圧を、前記第１のキャパシタと前記第２のキャパシタとの直列回路に接続するためのＮＯスイッチ群と、
前記充電時には、前記ＮＣスイッチ群を閉じ、前記ＮＯスイッチ群を開き、前記第１のキャパシタと前記第２のキャパシタの並列回路と基本電圧を接続し、前記放電時には、前記ＮＣスイッチ群を開き、前記ＮＯスイッチ群を閉じ、前記第１のキャパシタと前記第２のキャパシタの直列回路と２倍電圧を接続する制御回路と、
を含み、
前記ＮＣスイッチ群は、
前記第１のキャパシタの第１端子と基本電圧とを結ぶＮＣ第１スイッチと、
前記第２のキャパシタの第１端子と基本電圧とを結ぶＮＣ第２スイッチと、
前記第１のキャパシタの第２端子と接地とを結ぶＮＣ第３スイッチと、
を含み、
前記ＮＯスイッチ群は、
前記第１のキャパシタの第１端子と２倍電圧とを結ぶＮＯ第１スイッチと、
前記第２のキャパシタの第１端子と前記第１のキャパシタの第２端子とを結ぶＮＯ第２スイッチと、
を含むことを特徴とする昇圧回路。
【請求項２】
第１プレーンの昇圧回路と、
第２プレーンの昇圧回路と、
第３プレーンの昇圧回路と、
前記第１、第２、第３プレーンの昇圧回路を順番に放電状態に置き、放電状態に残りの前記昇圧回路は充電状態に置く制御回路と、
を含み、
前記第１、第２、第３プレーンの昇圧回路はいずれも、
第１のキャパシタと、
第２のキャパシタと、
充電時に、前記第１のキャパシタと前記第２のキャパシタとを並列に接続し、基本電圧を、前記第１のキャパシタと前記第２のキャパシタの並列回路と接続するためのＮＣスイッチ群と、
放電時に、前記第１のキャパシタと前記第２のキャパシタとを直列に接続し、２倍電圧を、前記第１のキャパシタと前記第２のキャパシタとの直列回路に接続するためのＮＯスイッチ群と、
を含み、
前記ＮＣスイッチ群は、
前記第１のキャパシタの第１端子と基本電圧とを結ぶＮＣ第１スイッチと、
前記第２のキャパシタの第１端子と基本電圧とを結ぶＮＣ第２スイッチと、
前記第１のキャパシタの第２端子と接地とを結ぶＮＣ第３スイッチと、
を含み、
前記ＮＯスイッチ群は、
前記第１のキャパシタの第１端子と２倍電圧とを結ぶＮＯ第１スイッチと、
前記第２のキャパシタの第１端子と前記第１のキャパシタの第２端子とを結ぶＮＯ第２スイッチと、
を含み、
前記制御回路は、
充電状態に置くプレーンの昇圧回路中の、前記ＮＣスイッチ群を閉じ、前記ＮＯスイッチ群を開き、前記第１のキャパシタと前記第２のキャパシタの並列回路と基本電圧を接続し、
放電状態に置くプレーンの昇圧回路中の、前記ＮＣスイッチ群を開き、前記ＮＯスイッチ群を閉じ、前記第１のキャパシタと前記第２のキャパシタの直列回路と２倍電圧を接続することを特徴とする３プレーン昇圧回路。
【請求項３】
請求項２記載の３プレーン昇圧回路において、
前記制御回路は、放電状態を切り換える際に、新しく放電状態に置く昇圧回路を放電状態に置いた後、所定のオーバーラップ時間経過後に、それまで放電状態であった昇圧回路を充電状態に置くことを特徴とする３プレーン昇圧回路。
【請求項４】
第１プレーンから第ｎプレーンまでのｎ個の昇圧回路と、
前記第１から第ｎプレーンまでの昇圧回路を順番に放電状態に置き、放電状態に残りの前記昇圧回路は充電状態に置く制御回路と、
を含み、
前記第１から第ｎプレーンの昇圧回路はいずれも、
第１のキャパシタと、
第２のキャパシタと、
充電時に、前記第１のキャパシタと前記第２のキャパシタとを並列に接続し、基本電圧を、前記第１のキャパシタと前記第２のキャパシタの並列回路と接続するためのＮＣスイッチ群と、
放電時に、前記第１のキャパシタと前記第２のキャパシタとを直列に接続し、２倍電圧を、前記第１のキャパシタと前記第２のキャパシタとの直列回路に接続するためのＮＯスイッチ群と、
を含み、
前記ＮＣスイッチ群は、
前記第１のキャパシタの第１端子と基本電圧とを結ぶＮＣ第１スイッチと、
前記第２のキャパシタの第１端子と基本電圧とを結ぶＮＣ第２スイッチと、
前記第１のキャパシタの第２端子と接地とを結ぶＮＣ第３スイッチと、
を含み、
前記ＮＯスイッチ群は、
前記第１のキャパシタの第１端子と２倍電圧とを結ぶＮＯ第１スイッチと、
前記第２のキャパシタの第１端子と前記第１のキャパシタの第２端子とを結ぶＮＯ第２スイッチと、
を含み、
前記制御回路は、
充電状態に置くプレーンの昇圧回路中の、前記ＮＣスイッチ群を閉じ、前記ＮＯスイッチ群を開き、前記第１のキャパシタと前記第２のキャパシタの並列回路と基本電圧を接続し、
放電状態に置くプレーンの昇圧回路中の、前記ＮＣスイッチ群を開き、前記ＮＯスイッチ群を閉じ、前記第１のキャパシタと前記第２のキャパシタの直列回路と２倍電圧を接続することを特徴とするｎプレーン昇圧回路。ここで前記ｎは２以上の正の整数である。
【請求項５】
請求項４記載のｎプレーン昇圧回路において、
前記制御回路は、放電状態を切り換える際に、新しく放電状態に置く昇圧回路を放電状態に置いた後、所定のオーバーラップ時間経過後に、それまで放電状態であった昇圧回路を充電状態に置くことを特徴とするｎプレーン昇圧回路。
【請求項６】
第１から第ｎまでのｎ個のキャパシタと、
充電時に、前記第１から第ｎまでのｎ個のキャパシタを並列に接続し、基本電圧を、前記第１から第ｎまでのｎ個のキャパシタの並列回路と接続するためのＮＣスイッチ群と、
放電時に、前記第１から第ｎまでのｎ個のキャパシタを直列に接続し、ｎ倍電圧を、前記第１から第ｎまでのｎ個のキャパシタの直列回路に接続するためのＮＯスイッチ群と、
前記充電時には、前記ＮＣスイッチ群を閉じ、前記ＮＯスイッチ群を開き、前記第１から第ｎまでのキャパシタの並列回路と基本電圧を接続し、前記放電時には、前記ＮＣスイッチ群を開き、前記ＮＯスイッチ群を閉じ、前記第１から第ｎまでのキャパシタの直列回路とｎ倍電圧を接続する制御回路と、
を含み、
前記ＮＣスイッチ群は、
前記第１から第ｎまでのキャパシタの第１端子と基本電圧とをそれぞれ結ぶＮＣ第ａ１からＮＣ第ａｎスイッチと、
前記第１から第ｎまでのキャパシタの第２端子と接地とをそれぞれ結ぶＮＣ第ｂ１からＮＣ第ｂｎスイッチと、
を含み、
前記ＮＯスイッチ群は、
前記第１のキャパシタの第１端子とｎ倍電圧とを結ぶＮＯ第１スイッチと、
前記第ｋのキャパシタの第１端子と前記第ｋ−１のキャパシタの第２端子とを結ぶＮＯ第２ｋスイッチと（ｋは２以上ｎ以下の整数）、
を含むことを特徴とする昇圧回路。ここで、前記ｎは２以上の正の整数である。
【請求項７】
第１のキャパシタと、
第２のキャパシタと、
放電時に、前記第１のキャパシタと前記第２のキャパシタとを並列に接続し、基本電圧を、前記第１のキャパシタと前記第２のキャパシタの並列回路と接続するためのＮＣスイッチ群と、
充電時に、前記第１のキャパシタと前記第２のキャパシタとを直列に接続し、２倍電圧を、前記第１のキャパシタと前記第２のキャパシタとの直列回路に接続するためのＮＯスイッチ群と、
前記放電時には、前記ＮＣスイッチ群を閉じ、前記ＮＯスイッチ群を開き、前記第１のキャパシタと前記第２のキャパシタの並列回路と基本電圧を接続し、前記充電時には、前記ＮＣスイッチ群を開き、前記ＮＯスイッチ群を閉じ、前記第１のキャパシタと前記第２のキャパシタの直列回路と２倍電圧を接続する制御回路と、
を含み、
前記ＮＣスイッチ群は、
前記第１のキャパシタの第１端子と基本電圧とを結ぶＮＣ第１スイッチと、
前記第２のキャパシタの第１端子と基本電圧とを結ぶＮＣ第２スイッチと、
前記第１のキャパシタの第２端子と接地とを結ぶＮＣ第３スイッチと、
を含み、
前記ＮＯスイッチ群は、
前記第１のキャパシタの第１端子と２倍電圧とを結ぶＮＯ第１スイッチと、
前記第２のキャパシタの第１端子と前記第１のキャパシタの第２端子とを結ぶＮＯ第２スイッチと、
を含むことを特徴とする降圧回路。
【請求項８】
第１プレーンの降圧回路と、
第２プレーンの降圧回路と、
第３プレーンの降圧回路と、
前記第１、第２、第３プレーンの降圧回路を順番に放電状態に置き、放電状態にない残りの前記降圧回路は充電状態に置く制御回路と、
を含み、
前記第１、第２、第３プレーンの降圧回路はいずれも、
第１のキャパシタと、
第２のキャパシタと、
放電時に、前記第１のキャパシタと前記第２のキャパシタとを並列に接続し、基本電圧を、前記第１のキャパシタと前記第２のキャパシタの並列回路と接続するためのＮＣスイッチ群と、
充電時に、前記第１のキャパシタと前記第２のキャパシタとを直列に接続し、２倍電圧を、前記第１のキャパシタと前記第２のキャパシタとの直列回路に接続するためのＮＯスイッチ群と、
を含み、
前記ＮＣスイッチ群は、
前記第１のキャパシタの第１端子と基本電圧とを結ぶＮＣ第１スイッチと、
前記第２のキャパシタの第１端子と基本電圧とを結ぶＮＣ第２スイッチと、
前記第１のキャパシタの第２端子と接地とを結ぶＮＣ第３スイッチと、
を含み、
前記ＮＯスイッチ群は、
前記第１のキャパシタの第１端子と２倍電圧とを結ぶＮＯ第１スイッチと、
前記第２のキャパシタの第１端子と前記第１のキャパシタの第２端子とを結ぶＮＯ第２スイッチと、
を含み、
前記制御回路は、
放電状態に置くプレーンの降圧回路中の、前記ＮＣスイッチ群を閉じ、前記ＮＯスイッチ群を開き、前記第１のキャパシタと前記第２のキャパシタの並列回路と基本電圧を接続し、
充電状態に置くプレーンの降圧回路中の、前記ＮＣスイッチ群を開き、前記ＮＯスイッチ群を閉じ、前記第１のキャパシタと前記第２のキャパシタの直列回路と２倍電圧を接続することを特徴とする３プレーン降圧回路。
【請求項９】
請求項８記載の３プレーン降圧回路において、
前記制御回路は、放電状態を切り換える際に、新しく放電状態に置く降圧回路を放電状態に置いた後、所定のオーバーラップ時間経過後に、それまで放電状態であった降圧回路を充電状態に置くことを特徴とする３プレーン降圧回路。
【請求項１０】
第１プレーンから第ｎプレーンまでのｎ個の降圧回路と、
前記第１から第ｎプレーンまでの降圧回路を順番に放電状態に置き、放電状態にない残りの前記降圧回路は充電状態に置く制御回路と、
を含み、
前記第１から第ｎプレーンの降圧回路はいずれも
第１のキャパシタと、
第２のキャパシタと、
放電時に、前記第１のキャパシタと前記第２のキャパシタとを並列に接続し、基本電圧を、前記第１のキャパシタと前記第２のキャパシタの並列回路と接続するためのＮＣスイッチ群と、
充電時に、前記第１のキャパシタと前記第２のキャパシタとを直列に接続し、２倍電圧を、前記第１のキャパシタと前記第２のキャパシタとの直列回路に接続するためのＮＯスイッチ群と、
を含み、
前記ＮＣスイッチ群は、
前記第１のキャパシタの第１端子と基本電圧とを結ぶＮＣ第１スイッチと、
前記第２のキャパシタの第１端子と基本電圧とを結ぶＮＣ第２スイッチと、
前記第１のキャパシタの第２端子と接地とを結ぶＮＣ第３スイッチと、
を含み、
前記ＮＯスイッチ群は、
前記第１のキャパシタの第１端子と２倍電圧とを結ぶＮＯ第１スイッチと、
前記第２のキャパシタの第１端子と前記第１のキャパシタの第２端子とを結ぶＮＯ第２スイッチと、
を含み、
前記制御回路は、
放電状態に置くプレーンの降圧回路中の、前記ＮＣスイッチ群を閉じ、前記ＮＯスイッチ群を開き、前記第１のキャパシタと前記第２のキャパシタの並列回路と基本電圧を接続し、
充電状態に置くプレーンの降圧回路中の、前記ＮＣスイッチ群を開き、前記ＮＯスイッチ群を閉じ、前記第１のキャパシタと前記第２のキャパシタの直列回路と２倍電圧を接続することを特徴とするｎプレーン降圧回路。ここで前記ｎは２以上の正の整数である。
【請求項１１】
請求項１０記載のｎプレーン降圧回路において、
前記制御回路は、放電状態を切り換える際に、新しく放電状態に置く降圧回路を放電状態に置いた後、所定のオーバーラップ時間経過後に、それまで放電状態であった降圧回路を充電状態に置くことを特徴とするｎプレーン降圧回路。
【請求項１２】
第１から第ｎまでのｎ個のキャパシタと、
放電時に、前記第１から第ｎまでのｎ個のキャパシタを並列に接続し、基本電圧を、前記第１から第ｎまでのｎ個のキャパシタの並列回路と接続するためのＮＣスイッチ群と、
充電時に、前記第１から第ｎまでのｎ個のキャパシタを直列に接続し、ｎ倍電圧を、前記第１から第ｎまでのｎ個のキャパシタの直列回路に接続するためのＮＯスイッチ群と、
前記放電時には、前記ＮＣスイッチ群を閉じ、前記ＮＯスイッチ群を開き、前記第１から第ｎまでのキャパシタの並列回路と基本電圧を接続し、前記充電時には、前記ＮＣスイッチ群を開き、前記ＮＯスイッチ群を閉じ、前記第１から第ｎまでのキャパシタの直列回路とｎ倍電圧を接続する制御回路と、
を含み、
前記ＮＣスイッチ群は、
前記第１から第ｎまでのキャパシタの第１端子と基本電圧とをそれぞれ結ぶＮＣ第ａ１からＮＣ第ａｎスイッチと、
前記第１から第ｎまでのキャパシタの第２端子と接地とをそれぞれ結ぶＮＣ第ｂ１からＮＣ第ｂｎスイッチと、
を含み、
前記ＮＯスイッチ群は、
前記第１のキャパシタの第１端子とｎ倍電圧とを結ぶＮＯ第１スイッチと、
前記第ｋのキャパシタの第１端子と前記第ｋ−１のキャパシタの第２端子とを結ぶＮＯ第２ｋスイッチと（ｋは２以上ｎ以下の整数）、
を含むことを特徴とする降圧回路。ここで、前記ｎは２以上の正の整数である。
【請求項１３】
請求項１から請求項６のいずれかに記載の昇圧回路において、
前記キャパシタに代えて、２次電池を用いたことを特徴とする昇圧回路。
【請求項１４】
請求項７から請求項１２のいずれかに記載の降圧回路において、
前記キャパシタに代えて、２次電池を用いたことを特徴とする降圧回路。
【請求項１５】
請求項１記載の昇圧回路を直列にｎ個接続した構成を有し、
前記昇圧回路群の内、１個以上の昇圧回路に昇圧動作を行わせる制御回路を含み、
前記制御回路は、昇圧動作を行わせない昇圧回路の前記ＮＯ第１スイッチを閉じた状態に維持し、前記ＮＯ第２スイッチを開いた状態に維持し、前記ＮＣスイッチ群を全て閉じた状態に維持することを特徴とする昇圧回路。ここで前記ｎは２以上の整数である。
【請求項１６】
請求項１〜請求項５のいずれかの請求項に記載の昇圧回路において、
前記第２のキャパシタを除去したことを特徴とする昇圧回路。
【請求項１７】
請求項６に記載の昇圧回路において、
前記ｎのキャパシタを除去したことを特徴とする昇圧回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、昇圧回路及び降圧回路に関する。特に変換効率が改善した昇圧回路・降圧回路に関する。
【背景技術】
【０００２】
近年、性能の向上した昇圧回路や降圧回路が求められている。
【０００３】
例えば、いわゆるハイブリッド・カーにおいては、バッテリーが用いられるがこれはセル当たり１．２Ｖ（ニッケル水素）−３．７Ｖ（リチウムイオン）程度である。一方、モーター効率を向上させるため、駆動モーターは数１００Ｖの電圧で駆動される。
【０００４】
したがって、ハイブリッド・カーにおいては、セルを数段直列接続し、数１０Ｖの電津を作り、これを昇圧回路で数１００Ｖまで昇圧することが一般的に行われている。したがって、そこに用いられる昇圧回路の性能は極めて重要である。
【０００５】
また例えば、近年パーソナルコンピュータに用いられるプロセッサは低電圧・大電流化が進んでいる。しかし、過度に低電圧・大電流の電源装置は電源コードが太くなる等、その取り扱いは煩雑である。そのため、従来の電源装置からの電力をプロセッサの近傍で降圧し、低電圧・大電流化する降圧回路が用いられる。したがって、この降圧回路の性能は極めて重要である。
【０００６】
先行技術文献
変換効率を向上する技術は種々のものが提案されている。
【０００７】
例えば、下記特許文献１には、昇圧回路・降圧回路の効率を改善する技術が開示されている。ショットキーダイオードに並列にＭＯＳＦＥＴを設け、ショットキーダイオードの順方向電圧降下の影響を排除する技術が開示されている。
【０００８】
また、例えば下記特許文献２には、サージ電圧を出力側に放出し、動作効率の向上を図ったＤＣ−ＤＣコンバータが開示されている。
【０００９】
【特許文献１】特開２００１−４５７４５号公報
【特許文献２】特開２００６−２０３９９６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
このように、従来からの昇圧回路、降圧回路は主としてインダクタンスを用いたものが多く、全ての稼働状態において良好な効率を実現することは困難であった。
【００１１】
本願発明の目的は、インダクタンスを用いずに低電圧・大電流と、高電圧・小電流とを相互に変換しうる仕組みを実現することである。
【課題を解決するための手段】
【００１２】
（１）本発明は、上記課題を解決するために、第１のキャパシタと、第２のキャパシタと、充電時に、前記第１のキャパシタと前記第２のキャパシタとを並列に接続し、基本電圧を、前記第１のキャパシタと前記第２のキャパシタの並列回路と接続するためのＮＣスイッチ群と、放電時に、前記第１のキャパシタと前記第２のキャパシタとを直列に接続し、２倍電圧を、前記第１のキャパシタと前記第２のキャパシタとの直列回路に接続するためのＮＯスイッチ群と、前記充電時には、前記ＮＣスイッチ群を閉じ、前記ＮＯスイッチ群を開き、前記第１のキャパシタと前記第２のキャパシタの並列回路と基本電圧を接続し、前記放電時には、前記ＮＣスイッチ群を開き、前記ＮＯスイッチ群を閉じ、前記第１のキャパシタと前記第２のキャパシタの直列回路と２倍電圧を接続する制御回路と、を含み、前記ＮＣスイッチ群は、前記第１のキャパシタの第１端子と基本電圧とを結ぶＮＣ第１スイッチと、前記第２のキャパシタの第１端子と基本電圧とを結ぶＮＣ第２スイッチと、前記第１のキャパシタの第２端子と接地とを結ぶＮＣ第３スイッチと、を含み、前記ＮＯスイッチ群は、前記第１のキャパシタの第１端子と２倍電圧とを結ぶＮＯ第１スイッチと、前記第２のキャパシタの第１端子と前記第１のキャパシタの第２端子とを結ぶＮＯ第２スイッチと、を含むことを特徴とする昇圧回路である。
【００１３】
２個のキャパシタを並列に充電し、直列で放電させたので、簡易な構成で容易に２倍の昇圧回路を実現することができる。
【００１４】
（２）また、本発明は、上記課題を解決するために、第１プレーンの昇圧回路と、第２プレーンの昇圧回路と、第３プレーンの昇圧回路と、前記第１、第２、第３プレーンの昇圧回路を順番に放電状態に置き、放電状態に残りの前記昇圧回路は充電状態に置く制御回路と、を含み、前記第１、第２、第３プレーンの昇圧回路はいずれも、第１のキャパシタと、第２のキャパシタと、充電時に、前記第１のキャパシタと前記第２のキャパシタとを並列に接続し、基本電圧を、前記第１のキャパシタと前記第２のキャパシタの並列回路と接続するためのＮＣスイッチ群と、放電時に、前記第１のキャパシタと前記第２のキャパシタとを直列に接続し、２倍電圧を、前記第１のキャパシタと前記第２のキャパシタとの直列回路に接続するためのＮＯスイッチ群と、を含み、前記ＮＣスイッチ群は、前記第１のキャパシタの第１端子と基本電圧とを結ぶＮＣ第１スイッチと、前記第２のキャパシタの第１端子と基本電圧とを結ぶＮＣ第２スイッチと、前記第１のキャパシタの第２端子と接地とを結ぶＮＣ第３スイッチと、を含み、前記ＮＯスイッチ群は、前記第１のキャパシタの第１端子と２倍電圧とを結ぶＮＯ第１スイッチと、前記第２のキャパシタの第１端子と前記第１のキャパシタの第２端子とを結ぶＮＯ第２スイッチと、を含み、前記制御回路は、充電状態に置くプレーンの昇圧回路中の、前記ＮＣスイッチ群を閉じ、前記ＮＯスイッチ群を開き、前記第１のキャパシタと前記第２のキャパシタの並列回路と基本電圧を接続し、放電状態に置くプレーンの昇圧回路中の、前記ＮＣスイッチ群を開き、前記ＮＯスイッチ群を閉じ、前記第１のキャパシタと前記第２のキャパシタの直列回路と２倍電圧を接続することを特徴とする３プレーン昇圧回路である。
【００１５】
３個の昇圧回路を用いて順番に放電させているのでより滑らかな出力電圧を得ることができる。
【００１６】
（３）また、本発明は、上記課題を解決するために、上記（２）記載の３プレーン昇圧回路において、前記制御回路は、放電状態を切り換える際に、新しく放電状態に置く昇圧回路を放電状態に置いた後、所定のオーバーラップ時間経過後に、それまで放電状態であった昇圧回路を充電状態に置くことを特徴とする３プレーン昇圧回路である。
【００１７】
出力がオーバーラップしているので、より滑らかな出力を得ることができる。
【００１８】
（４）また、本発明は、上記課題を解決するために、第１プレーンから第ｎプレーンまでのｎ個の昇圧回路と、前記第１から第ｎプレーンまでの昇圧回路を順番に放電状態に置き、放電状態に残りの前記昇圧回路は充電状態に置く制御回路と、を含み、前記第１から第ｎプレーンの昇圧回路はいずれも、第１のキャパシタと、第２のキャパシタと、充電時に、前記第１のキャパシタと前記第２のキャパシタとを並列に接続し、基本電圧を、前記第１のキャパシタと前記第２のキャパシタの並列回路と接続するためのＮＣスイッチ群と、放電時に、前記第１のキャパシタと前記第２のキャパシタとを直列に接続し、２倍電圧を、前記第１のキャパシタと前記第２のキャパシタとの直列回路に接続するためのＮＯスイッチ群と、を含み、前記ＮＣスイッチ群は、前記第１のキャパシタの第１端子と基本電圧とを結ぶＮＣ第１スイッチと、前記第２のキャパシタの第１端子と基本電圧とを結ぶＮＣ第２スイッチと、前記第１のキャパシタの第２端子と接地とを結ぶＮＣ第３スイッチと、を含み、前記ＮＯスイッチ群は、前記第１のキャパシタの第１端子と２倍電圧とを結ぶＮＯ第１スイッチと、前記第２のキャパシタの第１端子と前記第１のキャパシタの第２端子とを結ぶＮＯ第２スイッチと、を含み、前記制御回路は、充電状態に置くプレーンの昇圧回路中の、前記ＮＣスイッチ群を閉じ、前記ＮＯスイッチ群を開き、前記第１のキャパシタと前記第２のキャパシタの並列回路と基本電圧を接続し、放電状態に置くプレーンの昇圧回路中の、前記ＮＣスイッチ群を開き、前記ＮＯスイッチ群を閉じ、前記第１のキャパシタと前記第２のキャパシタの直列回路と２倍電圧を接続することを特徴とするｎプレーン昇圧回路である。ここで前記ｎは２以上の正の整数である。
【００１９】
ｎ個の昇圧回路を用いて順番に放電させているのでより滑らかな出力電圧を得ることができる。
【００２０】
（５）また、本発明は、上記課題を解決するために、上記（４）記載のｎプレーン昇圧回路において、前記制御回路は、放電状態を切り換える際に、新しく放電状態に置く昇圧回路を放電状態に置いた後、所定のオーバーラップ時間経過後に、それまで放電状態であった昇圧回路を充電状態に置くことを特徴とするｎプレーン昇圧回路である。
【００２１】
出力がオーバーラップしているので、より滑らかな出力を得ることができる。
【００２２】
（６）また、本発明は、上記課題を解決するために、第１から第ｎまでのｎ個のキャパシタと、充電時に、前記第１から第ｎまでのｎ個のキャパシタを並列に接続し、基本電圧を、前記第１から第ｎまでのｎ個のキャパシタの並列回路と接続するためのＮＣスイッチ群と、放電時に、前記第１から第ｎまでのｎ個のキャパシタを直列に接続し、ｎ倍電圧を、前記第１から第ｎまでのｎ個のキャパシタの直列回路に接続するためのＮＯスイッチ群と、前記充電時には、前記ＮＣスイッチ群を閉じ、前記ＮＯスイッチ群を開き、前記第１から第ｎまでのキャパシタの並列回路と基本電圧を接続し、前記放電時には、前記ＮＣスイッチ群を開き、前記ＮＯスイッチ群を閉じ、前記第１から第ｎまでのキャパシタの直列回路とｎ倍電圧を接続する制御回路と、を含み、前記ＮＣスイッチ群は、前記第１から第ｎまでのキャパシタの第１端子と基本電圧とをそれぞれ結ぶＮＣ第ａ１からＮＣ第ａｎスイッチと、前記第１から第ｎまでのキャパシタの第２端子と接地とをそれぞれ結ぶＮＣ第ｂ１からＮＣ第ｂｎスイッチと、を含み、前記ＮＯスイッチ群は、前記第１のキャパシタの第１端子とｎ倍電圧とを結ぶＮＯ第１スイッチと、前記第ｋのキャパシタの第１端子と前記第ｋ−１のキャパシタの第２端子とを結ぶＮＯ第２ｋスイッチと（ｋは２以上ｎ以下の整数）、を含むことを特徴とする昇圧回路である。ここで、前記ｎは２以上の正の整数である。
【００２３】
ｎ個のキャパシタを並列に充電し、直列で放電させたので、簡易な構成で容易にｎ倍の昇圧回路を実現することができる。
【００２４】
（７）また、本発明は、上記課題を解決するために、第１のキャパシタと、第２のキャパシタと、放電時に、前記第１のキャパシタと前記第２のキャパシタとを並列に接続し、基本電圧を、前記第１のキャパシタと前記第２のキャパシタの並列回路と接続するためのＮＣスイッチ群と、充電時に、前記第１のキャパシタと前記第２のキャパシタとを直列に接続し、２倍電圧を、前記第１のキャパシタと前記第２のキャパシタとの直列回路に接続するためのＮＯスイッチ群と、前記放電時には、前記ＮＣスイッチ群を閉じ、前記ＮＯスイッチ群を開き、前記第１のキャパシタと前記第２のキャパシタの並列回路と基本電圧を接続し、前記充電時には、前記ＮＣスイッチ群を開き、前記ＮＯスイッチ群を閉じ、前記第１のキャパシタと前記第２のキャパシタの直列回路と２倍電圧を接続する制御回路と、を含み、前記ＮＣスイッチ群は、前記第１のキャパシタの第１端子と基本電圧とを結ぶＮＣ第１スイッチと、前記第２のキャパシタの第１端子と基本電圧とを結ぶＮＣ第２スイッチと、前記第１のキャパシタの第２端子と接地とを結ぶＮＣ第３スイッチと、を含み、前記ＮＯスイッチ群は、前記第１のキャパシタの第１端子と２倍電圧とを結ぶＮＯ第１スイッチと、前記第２のキャパシタの第１端子と前記第１のキャパシタの第２端子とを結ぶＮＯ第２スイッチと、を含むことを特徴とする降圧回路である。
【００２５】
２個のキャパシタを直列に充電し、並列で放電させたので、簡易な構成で容易に１／２倍の降圧回路を実現することができる。
【００２６】
（８）また、本発明は、上記課題を解決するために、第１プレーンの降圧回路と、第２プレーンの降圧回路と、第３プレーンの降圧回路と、前記第１、第２、第３プレーンの降圧回路を順番に放電状態に置き、放電状態にない残りの前記降圧回路は充電状態に置く制御回路と、を含み、前記第１、第２、第３プレーンの降圧回路はいずれも第１のキャパシタと、第２のキャパシタと、放電時に、前記第１のキャパシタと前記第２のキャパシタとを並列に接続し、基本電圧を、前記第１のキャパシタと前記第２のキャパシタの並列回路と接続するためのＮＣスイッチ群と、充電時に、前記第１のキャパシタと前記第２のキャパシタとを直列に接続し、２倍電圧を、前記第１のキャパシタと前記第２のキャパシタとの直列回路に接続するためのＮＯスイッチ群と、を含み、前記ＮＣスイッチ群は、前記第１のキャパシタの第１端子と基本電圧とを結ぶＮＣ第１スイッチと、前記第２のキャパシタの第１端子と基本電圧とを結ぶＮＣ第２スイッチと、前記第１のキャパシタの第２端子と接地とを結ぶＮＣ第３スイッチと、を含み、前記ＮＯスイッチ群は、前記第１のキャパシタの第１端子と２倍電圧とを結ぶＮＯ第１スイッチと、前記第２のキャパシタの第１端子と前記第１のキャパシタの第２端子とを結ぶＮＯ第２スイッチと、を含み、前記制御回路は、放電状態に置くプレーンの降圧回路中の、前記ＮＣスイッチ群を閉じ、前記ＮＯスイッチ群を開き、前記第１のキャパシタと前記第２のキャパシタの並列回路と基本電圧を接続し、充電状態に置くプレーンの降圧回路中の、前記ＮＣスイッチ群を開き、前記ＮＯスイッチ群を閉じ、前記第１のキャパシタと前記第２のキャパシタの直列回路と２倍電圧を接続することを特徴とする３プレーン降圧回路である。
【００２７】
３個の降圧回路を用いて順番に放電させているのでより滑らかな出力電圧を得ることができる。
【００２８】
（９）また、本発明は、上記課題を解決するために、上記（８）記載の３プレーン降圧回路において、前記制御回路は、放電状態を切り換える際に、新しく放電状態に置く降圧回路を放電状態に置いた後、所定のオーバーラップ時間経過後に、それまで放電状態であった降圧回路を充電状態に置くことを特徴とする３プレーン降圧回路である。
【００２９】
出力がオーバーラップしているので、より滑らかな出力を得ることができる。
【００３０】
（１０）また、本発明は、上記課題を解決するために、第１プレーンから第ｎプレーンまでのｎ個の降圧回路と、前記第１から第ｎプレーンまでの降圧回路を順番に放電状態に置き、放電状態にない残りの前記降圧回路は充電状態に置く制御回路と、を含み、前記第１から第ｎプレーンの降圧回路はいずれも、第１のキャパシタと、第２のキャパシタと、放電時に、前記第１のキャパシタと前記第２のキャパシタとを並列に接続し、基本電圧を、前記第１のキャパシタと前記第２のキャパシタの並列回路と接続するためのＮＣスイッチ群と、充電時に、前記第１のキャパシタと前記第２のキャパシタとを直列に接続し、２倍電圧を、前記第１のキャパシタと前記第２のキャパシタとの直列回路に接続するためのＮＯスイッチ群と、を含み、前記ＮＣスイッチ群は、前記第１のキャパシタの第１端子と基本電圧とを結ぶＮＣ第１スイッチと、前記第２のキャパシタの第１端子と基本電圧とを結ぶＮＣ第２スイッチと、前記第１のキャパシタの第２端子と接地とを結ぶＮＣ第３スイッチと、を含み、前記ＮＯスイッチ群は、前記第１のキャパシタの第１端子と２倍電圧とを結ぶＮＯ第１スイッチと、前記第２のキャパシタの第１端子と前記第１のキャパシタの第２端子とを結ぶＮＯ第２スイッチと、を含み、前記制御回路は、放電状態に置くプレーンの降圧回路中の、前記ＮＣスイッチ群を閉じ、前記ＮＯスイッチ群を開き、前記第１のキャパシタと前記第２のキャパシタの並列回路と基本電圧を接続し、充電状態に置くプレーンの降圧回路中の、前記ＮＣスイッチ群を開き、前記ＮＯスイッチ群を閉じ、前記第１のキャパシタと前記第２のキャパシタの直列回路と２倍電圧を接続することを特徴とするｎプレーン降圧回路である。ここで前記ｎは２以上の正の整数である。
【００３１】
ｎ個の降圧回路を用いて順番に放電させているのでより滑らかな出力電圧を得ることができる。
【００３２】
（１１）また、本発明は、上記課題を解決するために、上記（１０）記載のｎプレーン降圧回路において、前記制御回路は、放電状態を切り換える際に、新しく放電状態に置く降圧回路を放電状態に置いた後、所定のオーバーラップ時間経過後に、それまで放電状態であった降圧回路を充電状態に置くことを特徴とするｎプレーン降圧回路である。
【００３３】
出力がオーバーラップしているので、より滑らかな出力を得ることができる。
【００３４】
（１２）また、本発明は、上記課題を解決するために、第１から第ｎまでのｎ個のキャパシタと、放電時に、前記第１から第ｎまでのｎ個のキャパシタを並列に接続し、基本電圧を、前記第１から第ｎまでのｎ個のキャパシタの並列回路と接続するためのＮＣスイッチ群と、充電時に、前記第１から第ｎまでのｎ個のキャパシタを直列に接続し、ｎ倍電圧を、前記第１から第ｎまでのｎ個のキャパシタの直列回路に接続するためのＮＯスイッチ群と、前記放電時には、前記ＮＣスイッチ群を閉じ、前記ＮＯスイッチ群を開き、前記第１から第ｎまでのキャパシタの並列回路と基本電圧を接続し、前記充電時には、前記ＮＣスイッチ群を開き、前記ＮＯスイッチ群を閉じ、前記第１から第ｎまでのキャパシタの直列回路とｎ倍電圧を接続する制御回路と、を含み、前記ＮＣスイッチ群は、前記第１から第ｎまでのキャパシタの第１端子と基本電圧とをそれぞれ結ぶＮＣ第ａ１からＮＣ第ａｎスイッチと、前記第１から第ｎまでのキャパシタの第２端子と接地とをそれぞれ結ぶＮＣ第ｂ１からＮＣ第ｂｎスイッチと、を含み、前記ＮＯスイッチ群は、前記第１のキャパシタの第１端子とｎ倍電圧とを結ぶＮＯ第１スイッチと、前記第ｋのキャパシタの第１端子と前記第ｋ−１のキャパシタの第２端子とを結ぶＮＯ第２ｋスイッチと（ｋは２以上ｎ以下の整数）、を含むことを特徴とする降圧回路である。ここで、前記ｎは２以上の正の整数である。
【００３５】
ｎ個のキャパシタを並列に充電し、直列で放電させたので、簡易な構成で容易にｎ倍の昇圧回路を実現することができる。
【００３６】
（１３）また、本発明は、上記課題を解決するために、上記（１）から（６）までのいずれかに記載の昇圧回路において、前記キャパシタに代えて、２次電池を用いたことを特徴とする昇圧回路である。
【００３７】
キャパシタだけでなく２次電池も電力を蓄え、また放出することができるのでキャパシタと同様に用いることができる。
【００３８】
（１４）また、本発明は、上記課題を解決するために、上記（７）から（１２）までのいずれかに記載の降圧回路において、前記キャパシタに代えて、２次電池を用いたことを特徴とする降圧回路である。
【００３９】
キャパシタだけでなく２次電池も電力を蓄え、また放出することができるのでキャパシタと同様に用いることができる。
【００４０】
（１５）また、本発明は、上記課題を解決するために、上記（１）記載の昇圧回路を直列にｎ個接続した構成を有し、前記昇圧回路群の内、１個以上の昇圧回路に昇圧動作を行わせる制御回路を含み、前記制御回路は、昇圧動作を行わせない昇圧回路の前記ＮＯ第１スイッチを閉じた状態に維持し、前記ＮＯ第２スイッチを開いた状態に維持し、前記ＮＣスイッチ群を全て閉じた状態に維持することを特徴とする昇圧回路である。ここで前記ｎは２以上の整数である。
【００４１】
このような構成によって、昇圧動作を行わせない昇圧回路をいわゆるスルー回路として動作させることができるので、昇圧の倍率を柔軟に設定することができる。
【００４２】
（１６）また、本発明は、上記（１）〜（５）のいずれかに記載の昇圧回路において、前記第２のキャパシタを除去したことを特徴とする昇圧回路である。
【００４３】
第２のキャパシタは、もとの基本電圧が存在していますので、第２のキャパシタの充電電圧はいらないことから、これを除去してもかまわない。
【００４４】
（１７）また、本発明は、上記（６）に記載の昇圧回路において、前記第ｎのキャパシタを除去したことを特徴とする昇圧回路である。
【００４５】
第ｎのキャパシタは、もとの基本電圧が存在していますので、第ｎのキャパシタの充電電圧はいらないことから、これを除去してもかまわない。
【発明の効果】
【００４６】
以上述べたように、本発明によれば、蓄電器や蓄電池（２次電池）を用いて効率的な昇圧・降圧が可能な回路を提供することができる。
【発明を実施するための最良の形態】
【００４７】
以下、本発明の好ましい形態を図面に基づいて説明する。
【００４８】
第１  利用形態
図１には、本実施の形態にかかる電圧マルチ・デバイド回路１０の利用形態を示す説明図が示されている。この電圧マルチ・デバイド回路１０は、電源１２から電力を供給され昇圧又は降圧した電圧を外部に出力する。また、電圧マルチ・デバイド回路１０の動作を制御するためのＳＷタイミング発生コントロール回路１４が、所定のクロック信号を電圧マルチ・デバイド回路１０に供給している。なお、電圧マルチ・デバイド回路１０及びＳＷタイミング発生コントロール回路１４は、請求の範囲の昇圧回路、降圧回路の好適な一例に相当する。特に、ＳＷタイミング発生コントロール回路１４は、請求の範囲の制御回路の好適な一例に相当する。
【００４９】
第２  原理
図２には、本実施の形態の電圧マルチ・デバイド回路１０の基本原理でもある蓄電器とスイッチとの関係を説明する説明図が示されている。この図に示すように、蓄電器ＣにスイッチＳＷ１、ＳＷ２、ＳＷ３が接続された回路において、ＳＷ１・ＳＷ２＝バー（ＳＷ３）の関係にある。ここでバーとは否定（反転）を意味する。
【００５０】
この回路において蓄電器Ｃの定電流負荷放電の場合の放電時間ｔは、
ｔ＝Ｃ・（Ｅ０−Ｅ１）／Ｉ
で表される。ここで、ｔは求める放電時間であり、Ｃは蓄電器Ｃの静電容量である。また、Ｉは要求される放電電流であり、Ｅ０は蓄電器を充電する充電電圧であり、Ｅ１は蓄電器Ｃを放電する際の電圧である。
【００５１】
一方、定抵抗負荷放電の場合の放電時間ｔは、
ｔ＝−Ｃ・Ｒ・Ｉｘ（Ｅ１／Ｅ０）
で表される。ここでＲは接続する負荷抵抗である。
【００５２】
なお、上では放電時間のみ説明したが、蓄電器Ｃの充電時間は電源インピーダンスに依存する。
【００５３】
このような蓄電器の性質を利用して、本実施の形態では、複数の蓄電器に並列に充電し、直列に放電することによって昇圧を実現している。逆に、複数の蓄電器に直列に充電し、並列に放電することによって降圧を実現している。
【００５４】
第３  コンポーネンツ
本実施の形態で用いる主要なコンポーネンツの説明を行う。主要コンポーネンツは、Ｃ、ＳＷ、ドライブ回路、の３種である。
【００５５】
・Ｃはキャパシタ（蓄電器）又は２次電池（充電池）ある。目的や容量等に応じて種々のキャパシタや２次電池を用いる。小容量・低電圧の電源の場合は電気二重層キャパシタを用いることも好ましい。近年では極めて大容量の電気二重層キャパシタが得られている。また、用途によってはニッケル水素充電池（２次電池）やリチウムイオン充電池（２次電池）等を利用することも好適である。（鉛）蓄電池でもかまわない。
【００５６】
・ＳＷは高速動作が可能なスイッチである。機械的スイッチでも利用可能であるが、一般には高集積化が容易な半導体スイッチ、例えばフォトＭＯＳリレーなどが好適である。
【００５７】
・ＳＷを駆動するドライブ回路は従来から知られている種々のドライブ回路を利用可能である。例えばフォトＭＯＳリレーを駆動するための知られているドライブ回路を適宜利用することが好適である。
【００５８】
第４  基本コンポーネンツ動作
図３には、本実施の形態の基本回路が示されている。この図に示すように、基本回路は、蓄電器又は蓄電池であるＣと、そのＣに接続する４個のＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、とから構成される。
【００５９】
ＳＷ１とＳＷ３とは常に同じ開閉状態を取り、Ｎｏｐｅｎと呼ぶグループを形成している。Ｎｏｐｅｎとは、Ｎｏｒｍａｌｙ  Ｏｐｅｎ  すなわち通常は「開」状態となっているスイッチ群である。
【００６０】
ＳＷ２とＳＷ４とは常に同じ開閉状態を取り、Ｎｃｌｏｓｅと呼ぶグループを形成している。Ｎｃｌｏｓｅとは、Ｎｏｒｍａｌｙ  Ｃｌｏｓｅ  すなわち通常は「閉」状態となっているスイッチ群である。
【００６１】
ＮｏｐｅｎグループとＮｃｌｏｓｅグループとは逆位相で駆動され、Ｎｏｐｅｎグループが「開」状態の時はＮｃｌｏｓｅグループは「閉」状態を取る。逆にＮｏｐｅｎグループが「閉」状態の時はＮｃｌｏｓｅグループは「開」状態を取る。このように交互に開状態と閉状態とを交互に繰り返すのである。このようにＳＷ群を駆動する駆動信号の様子を示すグラフも図３に示されている。
【００６２】
このグラフから明らかなように、Ｎｏｐｅｎグループの駆動信号がＬであり、ＮｏｐｅｎグループのスイッチＳＷ１とＳＷ３とが開状態の時は、ＮｃｌｏｓｅグループのスイッチＳＷ２とＳＷ４は閉状態である。この状態で、入力電圧がＣに印加され、Ｃは充電される。
【００６３】
一方、Ｎｏｐｅｎグループの駆動信号がＨであり、ＮｏｐｅｎグループのスイッチＳＷ１とＳＷ３とが閉状態の時は、ＮｃｌｏｓｅグループのスイッチＳＷ２とＳＷ４は開状態である。この状態で、Ｃは出力に接続され、Ｃは放電状態となる。
【００６４】
図３ではＣが１個の例を示したが、Ｃを複数個設けることによって、昇圧動作、降圧動作が可能である。
【００６５】
なお、図３における入力電圧は昇圧動作時の入力電圧である。この昇圧動作をマルチ電圧動作と呼ぶ。また、図３における電圧出力は、昇圧動作（マルチ電圧動作）時の出力である。マルチ電圧とはMultiply電圧、すなわち電圧を逓倍化する動作を意味し、昇圧の好適な一例である。
【００６６】
なお、駆動信号を生成する制御回路は図示されていないが、ＯＮ／ＯＦＦ交互に繰り返す信号を出力する回路は、従来から種々の電源回路等で広く知られているのでそのような回路を適宜利用すれば良い。
【００６７】
第５  ２倍マルチ電圧基本回路
図４には、Ｃを２個用いて２倍の電圧に昇圧する例（２倍マルチ電圧基本回路と呼ぶ）が示されている。この図に示すように、２倍マルチ電圧基本回路は、２個のＣを備えている。一方はＣＢ０であり、ＣＢ１である。また、２倍マルチ電圧基本回路は、ＮｃｌｏｓｅグループのスイッチＳＷＮＣａと、ＳＷＮＣｂと、ＳＷＮＣｃと、を備えている。また、２倍マルチ電圧基本回路は、ＮｏｐｅｎグループのスイッチＳＷＮＯａと、ＳＷＮＯｂと、の２個のスイッチを備えている。
【００６８】
動作
まず、Ｎｃｌｏｓｅグループの各スイッチを「閉」状態とし、Ｎｏｐｅｎグループの各スイッチを「開」状態とする。この状態で、２個のＣには充電電圧はＶＣＢが印加され充電される。この基本電圧入力ＶＣＢは、図中に示すように、蓄電器や２次電池等を用いるのが好適であるが、その他の電源でもかまわない。
【００６９】
次に、Ｎｃｌｏｓｅグループの各スイッチを「開」状態とし、Ｎｏｐｅｎグループの各スイッチを「閉」状態とする。この状態で、２個のＣは直接に接続され、その両端から、出力電圧ＨＶＩＯが出力される。この電圧は基本電圧入力の２倍の電圧となるので、２倍電圧出力と呼ぶ。
【００７０】
なおＣＢ０とＣＢ１とは同一容量のキャパシタ、又は充電電池等である。
【００７１】
このような２個の状態を繰り返すことによって、基本電圧の２倍の電圧が得られる。
【００７２】
ＣＢ０の省略
図４の２倍マルチ電圧基本回路においては、キャパシタＣＢ０は、次で述べる降圧回路として用いる場合を除き、省略可能である。これは、もとの基本電圧が存在しているのでキャパシタＣＢ０での充電電圧はいらないからである。また、省略する場合は、キャパシタＣＢ０と基本電圧を結ぶスイッチは常に「閉」状態とする必要がある。
【００７３】
第６  １／２デバイド電圧基本回路
図４の回路は、電圧を１／２にする回路としても利用することが可能である。この様子が図５に示されている。この図５に示す回路（１／２デバイド電圧基本回路）は図４の回路と基本的に同様の回路構成である。
【００７４】
図５に示す回路においては、図４に示す回路の出力に基本電圧入力を印加し、図４の回路の入力から１／２電圧出力を得ている。すなわち、回路のスイッチ動作自体はまったく同様でありながら、電圧を１／２にするという異なる結果が得られている。
【００７５】
動作
まず、ＨＶＩＯに基本電圧を印加する。
【００７６】
そして、次に、Ｎｃｌｏｓｅグループの各スイッチを「開」状態とし、Ｎｏｐｅｎグループの各スイッチを「閉」状態とする。この状態で、２個のＣには「直列に」、充電電圧・ＨＶＩＯ（基本電圧）が印加され充電される。
【００７７】
次に、Ｎｃｌｏｓｅグループの各スイッチを「閉」状態とし、Ｎｏｐｅｎグループの各スイッチを「開」状態とする。この状態で、２個のＣは並列に接続され、その両端から、１／２電圧出力ＶＣＢが出力される。これはＣＢ０とＣＢ１とが同容量であるので、入力電圧が分圧されて１／２となるからである。
【００７８】
このような２個の状態を繰り返すことによって、基本電圧の１／２倍の電圧が得られる。
【００７９】
このように、図４及び図５に示す回路は、ＶＣＢ側に電圧を印加すればその２倍の電圧がＨＶＩＯに出力され、ＨＶＩＯ側に電圧を印加すればその１／２の電圧がＶＣＢ側に得られるのである。
【００８０】
したがって、単一の回路（駆動信号を生成する制御回路も同一）で電圧を２倍、１／２倍にすることができ、利便性の高い回路が得られる。特にインダクタンスを使用していないので、より効率の向上した電圧昇圧回路、降圧回路が提供可能である。
【００８１】
第７  ３プレーン構成
上述した図４及び図５においては充電と放電とを交互に行う回路を示したが、この動作を行う回路を複数組用意し、順番に充電・放電を行わせれば滑らかな出力電圧が得られるであろう。
【００８２】
図６には、図４・図５の基本回路を３個備えた例を示す。これを３プレーン構成と呼ぶ。
【００８３】
図６から容易に理解できるように、図６の回路は図４（図５）の回路を並列に３組接続した者である。そして、図示されていない制御回路によって、各回路のスイッチを制御し、充電状態・放電状態をそれぞれ制御している。
【００８４】
具体的な制御動作を示すタイミングチャートが図６の下部に示されている。このタイミングチャートは、３組ある各回路に対する制御信号の値（縦軸）の変化を時間軸（横軸）に沿って描いたものである。
【００８５】
まず、３個の基本回路をそれぞれＡプレーン、Ｂプレーン、Ｃプレーンと呼ぶ。つまり３相で昇圧・降圧回路を構成している。
【００８６】
まず、Ａプレーンを「放電」状態とし、Ｂプレーン、Ｃプレーンを「充電」状態とする。次に、Ｂプレーンを「放電」状態とし、Ｃプレーン、Ａプレーンを「充電」状態とする。さらに次に、Ｃプレーンを「放電」状態とし、Ａプレーン、Ｂプレーンを「充電」状態とする。以下、これを繰り返すのである。
【００８７】
この結果、常にいずれかのプレーンが出力（放電）状態にあるので、出力電圧をより安定化させることができる。なお、図４・図５と同様にこの回路も昇圧回路、降圧回路として利用可能であるが、どちらに用いるかによって、同じ「放電」の場合でもスイッチのＯＮ／ＯＦＦ状態が反対になることは言うまでもない。
【００８８】
図６の例では、３相の例を示したが、２相を実現するために２プレーンで構成しても良いし、４プレーン以上に増やすことももちろん好ましい。但し、プレーンが増えれば、制御する制御回路もそれに合わせて多相の駆動信号を出力できる構成とする必要がある。
【００８９】
そのような多相の信号を出力する制御回路は従来からスイッチング電源等の各種の回路で利用されているので、そのような回路を利用すれば良い。
【００９０】
ＣＢ０の省略
なお図６の３プレーン構成においても、図４の場合と同様に、各プレーンのキャパシタＣＢ０は、降圧回路として用いる場合を除き、省略可能である。これは、もとの基本電圧が存在しているのでキャパシタＣＢ０での充電電圧は不要だからである。また、省略する場合は、キャパシタＣＢ０と基本電圧を結ぶスイッチは常に「閉」状態とする必要がある。
【００９１】
第８  電圧１０×マルチ構成
図４や図５の回路では、Ｃを２個用いたため、電圧は２倍、又は１／２倍のいずれかになった。一方、Ｃをｎ個（ｎは３以上の整数）用いれば電圧をｎ倍、又は１／ｎ倍のいずれかにする回路が得られる。
【００９２】
図７には、Ｃを１０個用いて電圧を１０倍する回路が示されている。この図から明らかなように、この回路には、１０個のＣを並列に接続するためのＮｃｌｏｓｅグループのスイッチ群と、１０個のＣを直列に接続するためのＮｏｐｅｎグループの２種のスイッチ群が備えられている。図７において、縦方向に接続しているスイッチは全てＮｃｌｏｓｅグループのスイッチであり、横方向に接続しているスイッチは全てＮｏｐｅｎグループのスイッチである。
【００９３】
まず、Ｎｃｌｏｓｅグループの全スイッチを「閉」状態とし、Ｎｏｐｅｎグループの各スイッチを「開」状態とする。この状態で、１０個のＣには充電電圧はＶＣＢが印加され充電される。この基本電圧入力ＶＣＢは、図中に示すように、蓄電器や２次電池等を用いるのが好適であるが、その他の電源でもかまわない。
【００９４】
次に、Ｎｃｌｏｓｅグループの全スイッチを「開」状態とし、Ｎｏｐｅｎグループの各スイッチを「閉」状態とする。この状態で、１０個のＣは直接に接続され、その両端から、出力電圧ＨＶＩＯが出力される。この電圧は基本電圧入力の１０倍の電圧となる。したがって、図７に示す回路を電圧１０×マルチ構成と呼ぶ。
【００９５】
なお、１０個のＣは同一容量のキャパシタ、又は充電池等である。
【００９６】
このような２個の状態を繰り返すことによって、基本電圧の１０倍の電圧が得られる。２個の状態を繰り返すので、これらのスイッチ群を制御する制御回路としては、図４・図５の２倍、１／２倍回路の制御回路が基本的にそのまま利用可能である。但し、駆動するスイッチの数が多くなるので、駆動能力はより大きなものが要求される。
【００９７】
１０番目のキャパシタの省略
なお図７の電圧１０×マルチ構成においても、図４の場合と同様に、基本電圧に最も近い第１０番目のキャパシタは、降圧回路として用いる場合を除き、省略可能である。これは、基本電圧にもとの基本電圧が存在しているので第１０番目のキャパシタの充電電圧はいらないからである。省略する場合は、第１０番目のキャパシタと基本電圧を結ぶスイッチは常に「閉」状態とする必要がある。
【００９８】
第９  バイナリマルチ電圧構成
上述した図４では２倍の電圧に変換する昇圧回路説明した。この回路を多段階に接続すれば、４倍、８倍、１６倍・・・の昇圧回路が得られる。このような回路の例が図８に示されている。
【００９９】
図８に示す例では、２倍マルチ電圧基本回路（図４）を４段接続して、最大１６倍電圧を得る回路が示されている。なお、図８中の４段の２倍マルチ電圧基本回路は共通の制御回路を利用することができる。
【０１００】
なお、４段ある２倍マルチ電圧基本回路の内、いずれか１段を停止させれば、電圧を８倍に昇圧する回路が得られる。ここで、「停止」とは、格段のＮｏｐｅｎグループに属するスイッチの内、最終出力部のスイッチが「閉」状態に固定され、他のＮｏｐｅｎグループに属するスイッチが全て「開」状態に固定され、Ｎｃｌｏｓｅグループに属するスイッチが全て「閉」状態に固定されている状態を言う。
【０１０１】
この停止状態では、格段の回路は昇圧も降圧もしないで、単なるスルー回路となる。
【０１０２】
同様に、いずれかの２段を「停止」させれば、電圧を４倍に昇圧する回路となる。
【０１０３】
このように昇圧の倍数を変更可能にするには、制御回路が生成する駆動信号を制御する新しい回路が必要となる。この新しい回路は（図示されていないが）、一般的には、利用者によって制御されるスイッチであって、駆動信号を所定の値に固定する働きをするスイッチが好ましいであろう。このようなスイッチを利用者が操作することによって、いずれかの段のスイッチ農場対が「開」又は「閉」に固定され上述のようにスルー回路として働くようにするのである。
【０１０４】
このように、図８に記載の回路によれば、昇圧の段数を調整することによって昇圧の倍数を選択することができ、利便性の高い昇圧回路が得られる。
【０１０５】
ＣＢ０の省略
なお、図８のバイナリマルチ電圧構成においても、図４の場合と同様に、各段のキャパシタＣＢ０は、降圧回路として用いる場合を除き、省略可能である。また、省略する場合は、キャパシタＣＢ０と基本電圧（２×前の電圧）を結ぶスイッチは常に「閉」状態とする必要がある。
【０１０６】
第１０  ３プレーン構成の変形例
上述した図６の例では、３個の各プレーン例が順番に放電・充電を繰り返す構成を示したが、繰り返しの切換の際に、出力を所定時間オーバーラップさせればより滑らかな出力を得ることができると考えられる。
【０１０７】
このように、出力を所定時間オーバーラップさせた例が図９に示されている。この図９の下部には、駆動信号の値の時間変化を示すタイムチャートが示されている。
【０１０８】
動作
まず、Ａプレーンが出力状態、すなわち「放電」状態とし、Ｂプレーン、Ｃプレーンを「充電」状態とする。これはＡプレーン放電状態である。
【０１０９】
次に、Ａプレーンを放電状態に維持したまま、Ｂプレーンを「放電」状態とし、Ｃプレーンを、「充電」状態とする。これがオーバーラップ状態であり、切換の際には、このように２個のプレーンの出力が同時に出力される期間がある。
【０１１０】
オーバーラップ状態から、Ａプレーンを「充電」状態とすることによって、Ｂプレーンのみが出力、すなわち「放電」状態となる。これがＢプレーン放電状態である。
【０１１１】
次に、Ｂプレーンを放電状態に維持したまま、Ｃプレーンを「放電」状態とし、Ａプレーンを、「充電」状態とする。これもオーバーラップ状態であり、２個のプレーン（Ｂプレーン、Ｃプレーン）の出力が同時に出力される瞬間である。
【０１１２】
このオーバーラップ状態から、Ｂプレーンを「充電」状態とすることによって、Ｃプレーンのみが出力、すなわち「放電」状態となる。これがＣプレーン放電状態である。
【０１１３】
このような動作を行わせるには、図示していない制御回路が各制御信号に対して、切換時に重なりを設ける必要がある。この重なりがオーバーラップであり、重なりが多ければ、オーバーラップ時間が増え、より滑らかな出力が得られる。このように駆動信号にある程度のオーバーラップ時間を持たせることは各駆動信号の切換のタイミングを調整することによって容易に実現することができる。
【図面の簡単な説明】
【０１１４】
【図１】本実施の形態にかかる電圧マルチ・デバイド回路の利用形態を示す説明図である。
【図２】本実施の形態の電圧マルチ・デバイド回路の基本原理でもある蓄電器とスイッチとの関係を説明する説明図である。
【図３】本実施の形態の基本回路を示す図である。
【図４】Ｃを２個用いて２倍の電圧に昇圧する例（２倍マルチ電圧基本回路と呼ぶ）が示されている回路図である。
【図５】図４の回路を電圧を１／２にする回路として利用する例（１／２デバイド電圧基本回路）を示す回路図である。
【図６】図４・図５の基本回路を３個備えた例（３プレーン構成と呼ぶ）を示す回路図である。
【図７】Ｃを１０個用いて電圧を１０倍する回路を示す回路図である。
【図８】２倍マルチ電圧基本回路（図４）を４段接続して、最大１６倍電圧を得る回路を示す回路図である。
【図９】図６に示す３プレーン構成において、出力を所定時間オーバーラップさせた例を示す回路図である。
【符号の説明】
【０１１５】
１０  電圧マルチ・デバイド回路
１２  電源
１４  ＳＷタイミング発生コントロール
Ｃ    キャパシタ  又は  ２次電池（充電池）
【図１】
2008125145.tif 000003
【図２】
2008125145.tif 000004
【図３】
2008125145.tif 000005
【図４】
2008125145.tif 000006
【図５】
2008125145.tif 000007
【図６】
2008125145.tif 000008
【図７】
2008125145.tif 000009
【図８】
2008125145.tif 000010
【図９】
2008125145.tif 000011