(57)【要約】【課題】 簡素な回路処理によりデータ送信信頼性を更に向上可能な複数回送信方式によるデータ通信方式を提供すること。【解決手段】 同一内容を複数回送信する場合に、正常な内容を含む最初の正常論理フレームに続いて、各ビットが論理反転した論理反転フレームを送信し、受信にて、両フレームの各ビットごとの一致、不一致を調べて、各ビットがそれぞれ不一致の場合に通信正常と判定する。【選択図】図２
2008098901.tif 000002
【特許請求の範囲】
【請求項１】
同一の通信経路を通じて送信回路部から受信回路部へ同一内容の情報を時間を隔てて少なくとも２回送信するデータ通信方式において、
１回目の前記送信における前記情報を示す第１ビット列の各ビットと、２回目の前記送信における前記情報を示す第２ビット列の各ビットに対して反対のビット状態とされていることを特徴とするデータ通信方式。
【請求項２】
請求項１記載のデータ通信方式において、
前記第１ビット列は、第１フレームであることを示す第１フレームコードと、送信すべきデータと、前記データの送り先を示すアドレスとを含む第１フレームをなし、
前記第２ビット列は、第２フレームであることを示す第２フレームコードと、送信すべきデータと、前記データの送り先を示すアドレスとを含む第２フレームをなし、
前記第２フレームは、他のフレームを介することなく前記第１フレームに続いて送信されるデータ通信方式。
【請求項３】
請求項１記載のデータ通信方式において、
前記第１フレームと前記第２フレームとからなるフレーム対を複数回送信するデータ通信方式。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ通信形式に関し、特に同一内容の情報を複数回送信することにより、受信側にてそれらの一致を確認してノイズによる誤送信が無い場合にのみ受信データを利用する同一内容複数回通信方式の改良に関する。
【背景技術】
【０００２】
従来のデータ通信方式において、送信側から受信側に送った内容を受信側から送信側に送り返し、送信側にて受信した内容が前に送った内容と一致する場合に、送信側から送信が正常であることを通知する通信プロトコルを採用することが一般的である。
【０００３】
例えば、CPUが相手回路にデータを書き込む場合、CPUは、複数のフレームからなる書込みコマンドを送信し、相手回路は1ビット遅れてエコーバックをCPUに送り返す。CPUは、受け取った受信内容と送信内容との一致により正常通信を確認した場合にのみ書込み許可信号を相手回路に送信し、相手回路が自己の内部レジスタへの書込みを行う。これによって、誤書込みが防止される。
【０００４】
また、下記の特許文献１は、同一内容のデータとパリティチェックビットを送信することにより、送信信頼性を向上するデータ通信方式を提案している。以下、送信側から同一内容のデータは複数回送信し、受信側にてそれらの内容一致を行うデータ通信方式を複数回送信方式と略称するものとする。
【特許文献１】特開平１０−４１９２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記したエコーバックは、送信側から受信側へのデータ送信動作のみにおいても、送信側における受信処理と受信側における送信処理が必要となり、回路規模及び処理負担が増大するという問題があった。また、送信データとエコーバックデータとが時間的に近接して通信経路に流れるため、通信経路に重畳するノイズが両データに同時に影響し、両者が同時に書き換えられてしまう可能性もあった。
【０００６】
これに対して、上記した複数回送信方式では、所定長のビット列からなるデータをたとえば２回一方向へ送信する方式であるため、上記した回路規模及び処理負担は軽減する。また、２回目のデータは、少なくとも上記した所定長のビット列の送信時間だけ１回目のデータより遅れて送信されるため、ある時間続くノイズが、両ビット列の同番目のビットに同時に影響する可能性が軽減される。
【０００７】
しかし、たとえば周期性をもつノイズや比較的長い時間続くノイズが両データの所定番目のビットに重畳することにより、両データの所定番目のビットが同一ビット状態となる可能性が存在した。
【０００８】
本発明は上記問題点に鑑みなされたものであり、簡素な回路処理によりデータ送信信頼性を更に向上可能な複数回送信方式によるデータ通信方式を提供することをその目的としている。
【課題を解決するための手段】
【０００９】
上記課題を解決する本発明は、同一の通信経路を通じて送信回路部から受信回路部へ同一内容の情報を時間を隔てて少なくとも２回送信するデータ通信方式において、１回目の前記送信における前記情報を示す第１ビット列の各ビットと、２回目の前記送信における前記情報を示す第２ビット列の各ビットに対して反対のビット状態とされていることを特徴としている。
【００１０】
すなわち、この発明は、複数回送信方式において、２回目の送信の各ビットに、１回目の送信における各ビットのビット状態と反対のビット状態を与える。これにより、周期性をもつノイズや比較的長い時間続くノイズが両データの所定番目のビットに重畳して、両データの所定番目のビットが同一ビット状態となっても、受信側にてこの所定番目のビットが情報不一致となるため送信異常と判定することができ、簡単な回路処理により通信信頼性を向上することができる。
【００１１】
好適な態様において、前記第１ビット列は、第１フレームであることを示す第１フレームコードと、送信すべきデータと、前記データの送り先を示すアドレスとを含む第１フレームをなし、前記第２ビット列は、第２フレームであることを示す第２フレームコードと、送信すべきデータと、前記データの送り先を示すアドレスとを含む第２フレームをなし、前記第２フレームは、他のフレームを介することなく前記第１フレームに続いて送信される。すなわち、この態様では、送信データだけでなく、アドレスやフレームコードもビット反転させるため、通信異常の検出精度を向上することができる。
【００１２】
好適な態様において、前記第１フレームと前記第２フレームとからなるフレーム対を複数回送信するので、最初のフレーム対が内容不一致となっても、同一内容の次のフレーム対が正常に通信されれば、問題なく正常通信を完了することができる。
【発明を実施するための最良の形態】
【００１３】
本発明のデータ通信方式の好適な実施態様を図面を参照して以下に説明する。ただし、本発明は、下記の実施形態に限定解釈されるべきではなく、本発明の技術思想を他の技術の組み合わせにて実施してもよいことは明白である。
【００１４】
図１は、このデータ通信方式を用いる回路装置を示すブロック図である。１チップマイクロコンピュータからなる送信ＩＣ１は、所定の受信側回路部である受信ＩＣ２にバス構成の通信線３にて接続されている。通信線は、データを伝送するデータ線、クロック信号を伝送するクロック線、ＩＣ（チップ）選択信号を伝送するチップセレクト信号伝送線などを有する。なお、送信ＩＣ１は、受信ＩＣ２以外の複数の受信側回路部にもバス構成の通信線３にて接続されているが、１対１通信かバスによる通信かは発明の要旨ではないため図示説明は省略する。
【００１５】
送信ＩＣ１から受信ＩＣ２へ送信される通信内容と、受信ＩＣ２の受信内容保持レジスタの保持状態とを図２に示す。
【００１６】
Ａ、Ａ’、Ｂ、Ｂ’は、それぞれ書き込み番地を指定するためのアドレスと書き込み内容を示すデータとを含む所定ビット長のフレーム信号（フレームと称する）である。
【００１７】
送信ＩＣ１は、フレームＡを送信した後、続いてフレームＡ’を送信し、続いて、再度、フレームＡとフレームＡ’とを順次送信してから、次の内容のフレームＢを送信し、その後、上記と同様に、フレームＢ’、フレームＢ、フレームＢ’を送信する。
【００１８】
ただし、フレームＡ’の各番目のビットは、フレームＡの同一番目のビット状態を論理反転したビット状態をもつ。以下、フレームＡ、Ｂを正常論理フレーム、フレームＡ’をフレームＡの論理反転フレーム、フレームＢ’をフレームＢの論理反転フレームと称する。
【００１９】
送信ＩＣ１側における上記多重回送信処理は、送信ＩＣ１であるマイクロコンピュータのソフトウエア処理乃至その出力インターフェイスにおけるハードウエア処理により簡単に実行できるため、その詳細説明は省略する。
【００２０】
正常論理フレームのビット構造を図３に、その論理反転フレームのビット構造を図４に示す。
【００２１】
正常論理フレームは、正常論理フレームであることを示す第１フレームコードを示すフレームコードビットと、書き込みアドレスを示すアドレス表示ビット列と、書き込みデータを示すデータ表示ビット列とからなる。
【００２２】
論理反転フレームは、論理反転フレームであることを示す第２フレームコードを示すフレームコードビットと、書き込みアドレスを示すアドレス表示ビット列と、書き込みデータを示すデータ表示ビット列とからなる。
【００２３】
論理反転フレームアドレス表示ビット列の各ビットは、正常論理フレームアドレス表示ビット列の同一番目のビットを論理反転したビット状態をもつ。論理反転フレームデータ表示ビット列の各ビットは、正常論理フレームデータ表示ビット列の同一番目のビットを論理反転したビット状態をもつ。
【００２４】
受信ＩＣ２は、受信した正常論理フレームと、それに続く論理反転フレームとの内容一致を行い、内容が一致した場合にのみ自己の受信内容保持レジスタにそれを書き込む。図２は各ビットが正常に送信された場合を示す。したがって、正常送信の場合には、受信ＩＣ２の受信内容保持レジスタの保持状態は図２に示すようになる。なお、ＸはフレームＡ受信前の受信内容である。
【００２５】
上記した正常論理フレームと、それに続く論理反転フレームとの内容一致判定と、内容が一致した場合の受信内容保持レジスタへの書き込み処理とは、受信ＩＣ２においてソフトウエア処理により行うこともできるが、受信ＩＣ２がＣＰＵ構成でない場合などではハードウエアにより処理することもできる。このハードウエア処理の例を図５を参照して説明する。ただし、図５の各部を制御する細かい制御信号の流れについては説明を省略する。まず、正常論理フレームである送信ＩＣ１からの送信データＭＯＳＩが、同期クロックＳＣＫとともにシフトレジスタ４に入力され、シフトレジスタ４は同期クロックＳＣＫのタイミングにて入力データをシフトしつつ正常論理フレームを保持する。シフトレジスタ４は、正常論理フレームを受信した直後にそれをフレーム一時保持用のラッチ５に転送する。ラッチ５は、１ビットのフレームコード保持用ラッチと、２０ビットのデータ保持用ラッチと、６ビットのアドレス保持ラッチとをもち、各ラッチは、入力された正常論理フレームの各ビットを保持する。シフトレジスタ４からラッチ５へのフレーム書き込みが完了した後のタイミングにて、上記正常論理フレームの論理反転フレームである送信ＩＣ１からの送信データＭＯＳＩがシフトレジスタ４に書き込まれる。その後、ラッチ５の正常論理フレームとシフトレジスタ４の論理反転フレームとが一致判別回路部６に送られ、両フレームのアドレス及びデータのビット毎の一致を判別する。両フレームは各ビットごとに論理反転しているため、一致判別回路部６は、両フレームの全ビットが各ビットごとに不一致である場合に、両フレームの内容が一致していると判定して一致信号をアンドゲート７を開き、正常論理フレームのアドレスとデータとがラッチ５から書き込みレジスタ８に送られる。一致判別回路部６の回路機能は簡単なロジック構成であるため、図示を省略する。
【００２６】
書き込みレジスタ８への書き込みが完了したタイミングにて、次の正常論理フレームがシフトレジスタ４に書き込まれる。なお、無駄な情報転送を減らすために、この正常論理フレームをシフトレジスタ４へ書き込む前にシフトレジスタ４に保持されている論理反転フレームをラッチ５に転送するのを禁止することが好適であるが、禁止しなくてもよい。また、一致判別回路部６は、正常論理フレームがシフトレジスタ４に転送され、その後、正常論理フレームがシフトレジスタ４からラッチ５に転送され、その後、論理反転フレームがシフトレジスタ４に転送された段階にてのみ一致判別を行うことが好適であるが、それ以外の種々の処理を行うことも可能である。
【００２７】
たとえば、正常論理フレームと論理反転フレームとを示すフレームコードビットは、フレームごとに反転するのが正常であるため、これが一致する場合には、アンドゲート７を開かず受信した正常論理フレーム及び論理反転フレームを廃棄するなどの処理も可能である。正常論理フレームの一例を図６に示し、その論理反転フレームを図７に示す。
【００２８】
（効果）
上記した複数回送信方式において、シーケンシャルに送信される同一内容の二つのフレームの各ビットの論理状態を反転させたこの実施例の複数回送信方式によれば、各ビットの論理状態を反転させない場合に比べて耐ノイズ信頼性を一層向上することができる。すなわち、論理反転フレームの各ビットの論理状態を正常論理フレームのそれに対して論理反転する本発明によれば、正常論理フレームから論理反転フレームにまたがる長時間ノイズや周期性ノイズにより、両フレームの同一番目のビットの論理状態が同一値となる通信異常を検出することができる。この効果について、図８を参照して説明する。
【００２９】
Ａは、最初のフレームペアの正常論理フレームＡの一部のビットへのノイズ被害により、最初のフレームペアの正常論理フレームＡの内容だけがノイズにより論理変化した場合である。この場合には、次のフレームペアの一致確認により正常論理フレームＡの内容を正常通信することができる。
【００３０】
Ｂは、最初のフレームペアの正常論理フレームＡの一部と論理反転フレームＡ’の一部とにまたがるノイズ被害により、最初のフレームペアの正常論理フレームＡ及び論理反転フレームＡ’の内容が両方ともノイズにより論理変化した場合である。この場合にも、次のフレームペアの一致確認により正常論理フレームＡの内容を正常通信することができる。
【００３１】
Ｃは、最初のフレームペアの正常論理フレームＡと論理反転フレームＡ’のすべてにノイズ被害により、最初のフレームペアの正常論理フレームＡ及び論理反転フレームＡ’の内容が両方ともノイズにより論理変化した場合である。この場合にも、次のフレームペアの一致確認により正常論理フレームＡの内容を正常通信することができる。
【００３２】
Ｄは、最初のフレームペアの正常論理フレームＡの一部と論理反転フレームの一部とに周期性ノイズが散発的に被害を与えた場合である。この場合にも、次のフレームペアの一致確認により正常論理フレームＡの内容を正常通信することができる。
【００３３】
（変形態様）
上記実施形態では、送信ＩＣ１である１チップマイクロコンピュータ（又はそのＣＰＵ）から別チップである受信ＩＣ２へのデータ送信について説明したが、逆の送信において同じ処理や、他の種々のデータ送信において同様の論理反転型複数回送信方式を採用できることは明白である。
【００３４】
ただ、受信ＩＣ２が受信機能だけもち、送信機能を持たない場合でも、データ通信信頼性を向上できるため、この用途への利用は特に好適である。また、送信ＩＣ１であるマイクロコンピュータの処理負担が大きい場合でもそれを軽減できることは、従来の複数回送信方式と同様である。
【図面の簡単な説明】
【００３５】
【図１】実施形態の論理反転型複数回送信方式を示すブロック図である。
【図２】論理反転型複数回送信方式における通信内容とレジスタ保持状態との変化を示す図である。
【図３】正常論理フレームのビット構造を示す図である。
【図４】論理反転フレームのビット構造を示す図である。
【図５】受信ＩＣにおけるフレーム間の内容一致を行うブロック回路図である。
【図６】正常論理フレームの一例を示す図である。
【図７】論理反転フレームの一例を示す図である。
【図８】実施例の論理反転型複数回送信方式における効果を示す図である。
【符号の説明】
【００３６】
Ａ      正常論理フレーム
Ａ’    論理反転フレーム
Ｂ      正常論理フレーム
B’    論理反転フレーム
１    送信ＩＣ
２    受信ＩＣ      
ＭＯＳＩ      送信データ
ＳＣＫ      同期クロック
３      通信線
４      シフトレジスタ
５      ラッチ
６      一致判別回路部
７      アンドゲート
８      レジスタ
【図１】
2008098901.tif 000003
【図２】
2008098901.tif 000004
【図３】
2008098901.tif 000005
【図４】
2008098901.tif 000006
【図５】
2008098901.tif 000007
【図６】
2008098901.tif 000008
【図７】
2008098901.tif 000009
【図８】
2008098901.tif 000010