(57)【要約】【課題】  積層型圧電素子において、素子の破壊を防止しながら、飽和分極に近い十分な分極を実現し、特に低圧力下での駆動による素子破壊を防止する。【解決手段】  圧電セラミック層と内部電極層とが交互に積層されてなる積層型圧電素子を分極するに際し、直流電圧を印加する第１の直流分極、パルス電圧を印加するパルス分極、及び直流電圧を印加する第２の直流分極をこの順に行う。第１の直流分極及び第２の直流分極は積層型圧電素子に圧力を加えることなく行い、パルス分極は積層型圧電素子に所定の圧力を加えて行う。パルス分極は、素子温度が１２０℃〜２００℃の範囲となるような条件で行う。【選択図】  図２
2008053285.tif 000002
【特許請求の範囲】
【請求項１】
圧電セラミック層と内部電極層とが交互に積層されてなる積層型圧電素子を分極するに際し、
直流電圧を印加する第１の直流分極、パルス電圧を印加するパルス分極、及び直流電圧を印加する第２の直流分極をこの順に行うことを特徴とする積層型圧電素子の分極方法。
【請求項２】
前記第１の直流分極及び第２の直流分極は積層型圧電素子に圧力を加えることなく行い、前記パルス分極は積層型圧電素子に所定の圧力を加えて行うことを特徴とする請求項１記載の積層型圧電素子の分極方法。
【請求項３】
前記パルス分極は、素子温度が１２０℃〜２００℃の範囲となるような条件で行うことを特徴とする請求項１または２記載の積層型圧電素子の分極方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電セラミック層と内部電極層とを交互に積層することにより構成される積層型圧電素子の分極方法に関するものであり、特に、積層型圧電素子を破壊することなく飽和分極に近づけるための技術に関する。
【背景技術】
【０００２】
例えばアクチュエータや圧電ブザー、発音体、センサ等の各種圧電素子の開発が進められており、電圧印加により変位する圧電セラミックスを電極を介して積層することにより構成される積層アクチュエータ（積層型圧電素子）等も提案されている。例えば逆圧電効果によって発生する変位を機械的な駆動源として利用したアクチュエータは、消費電力や発熱量が少なく、応答性も良好であること、小型化や軽量化が可能であること等の利点を有しており、実用性が高い。特に、前記積層アクチュエータは、変位効率や位置精度が高く、応答が高速である等の特徴を有することから、燃料噴射システム用インジェクタ等、広範な分野への応用が期待されている。
【０００３】
ところで、この種の圧電素子の製造に際しては、分極処理が必須の工程となる。分極処理は、焼成後の圧電素子に一定方向に高電圧を印加することにより行われ、当該分極処理によって分極方向を揃えることによって圧電素子は圧電特性を示すようになる。
【０００４】
従来、分極処理の方法としては、直流高電圧を印加する直流分極を行うのが一般的である。直流分極では、直流高電圧を印加することにより分極を行うが、分極に伴う急激な歪みや内部応力によって素子が破壊されることがあり、これを緩和するために、所定の圧力を加えながら直流分極を行うことが試みられている（例えば特許文献１等を参照）。特許文献１記載の発明では、上下各層間に内部電極を有する積層セラミック圧電素子用積層体であってかつ一方の側面の近傍の部分およびその一方の側面と平行な他の側面の近傍の部分では内部電極を形成した電極形成部分と内部電極を形成していない電極非形成部分とが上下に交互に位置するようになされた積層セラミック圧電素子用積層体に対して分極処理を施すにあたり、積層体の上面と下面との間に５０〜１０００ｋｇｆ／ｃｍ２の範囲内の一定の荷重を均一に加えながら内部電極間に所定の分極電圧を印加するようにしている。荷重を加えた状態で分極を行うことによって、分極に伴う急激な歪みや内部応力を緩和することができ、積層体内部破壊の発生を防止できるとしている。
【０００５】
前記分極処理の方法としては、前記直流分極の他、いわゆるパルス分極も提案されている（例えば、特許文献２や特許文献３等を参照）。パルス分極では、パルス状の波形を有するパルス電圧を印加することで分極を行う。特許文献２記載の発明では、圧電磁器にパルス状の電圧波形を有するパルス電圧を印加して分極する圧電磁器の分極法であって、前記パルス電圧が高周波数成分を含むことを特徴としている。高周波数成分を含むパルス電圧を印加して分極することにより、圧電磁器に含まれる多くの結晶粒やドメインを振動させることができ、圧電磁器に損傷を生じることなく短時間で十分な分極処理が行えるとしている。
【０００６】
また、特許文献３には、圧電体に、実効電圧が該圧電体の最小破壊電圧の２／３以下である条件で直流パルス電圧を印加することでパルス分極を行うことが開示されている。特許文献３に記載されるパルス分極では、圧電体の発熱を決定する実効電圧が抑制されているので、分極処理中に絶縁破壊が起こらず、一方、ピーク電圧を分極に必要な大きさとすることにより、絶縁抵抗が比較的小さい圧電体でも効果的に分極処理を行うことができるとしている。
【特許文献１】特開平２−１６３９８３号公報
【特許文献２】特開２００４−２９６７８４号公報
【特許文献３】特開昭６１−２６８０８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、飽和分極及び破壊防止の両立を考えた場合、従来の分極方法（直流分極やパルス分極）では必ずしも十分な結果が得られていないのが実情である。例えば、直流分極においては、特許文献１等にも記載されるように、素子の破壊を防ぐためには加圧しながら分極を行う必要があるが、加圧条件下では分極が十分に進み難く、飽和分極まで到達させることは難しい。例えば燃料噴射システム用インジェクタ等に用いられる積層型圧電素子において、分極が不十分で飽和分極に到達していないと、使用に伴って分極が進み、特性が経時的に変化してしまうという不都合が生ずる。このような不都合を解消するために、加圧することなく飽和分極に十分な直流電圧を印加すると、素子の破壊が避けられない。
【０００８】
パルス分極についても同様である。これまでパルス分極の優位性のみが着目されてきたが、本発明者らが検討した結果、パルス分極においても飽和分極に必要な電圧を印加すると、簡単に素子破壊が起こることがわかってきた。パルス分極においては、パルス波形の電圧の切り替わりの際に一瞬高電圧が加わり、これが原因で素子破壊が起こる。前記素子破壊を解消するには、結局はパルス電圧を低くせざるを得ず、その結果、分極が不十分となり飽和分極に到達させることが難しくなる。
【０００９】
本発明は、前述の従来技術の有する不都合に鑑みて提案されたものであり、素子破壊を防止しながら、飽和分極に近い十分な分極を実現することが可能な積層型圧電素子の分極方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
前述の目的を達成するために、本発明の積層型圧電素子の分極方法は、圧電セラミック層と内部電極層とが交互に積層されてなる積層型圧電素子を分極するに際し、直流電圧を印加する第１の直流分極、パルス電圧を印加するパルス分極、及び直流電圧を印加する第２の直流分極をこの順に行うことを特徴とする。
【００１１】
本発明においては、先ず、第１の直流分極を行うが、この第１の直流分極によって飽和分極とする必要はない。第１の直流分極によって素子が伸びることにより、例えば圧電セラミック層の内部電極が存在しない領域において、積層部分が剥がれるような（層間剥離するような）形でクラックが発生する。次いで、パルス分極を行うことで十分な分極を行い、飽和分極あるいは飽和分極に近い状態とする。
【００１２】
前述のように、第１の直流分極とパルス分極とをこの順で行うことにより、飽和分極に近い十分な分極が実現される。また、実際の素子駆動において、駆動中の印加圧力がパルス分極の際の印加圧力と同等、あるいはそれ以上であれば、第１の直流分極により形成されたクラックによって、素子の駆動時に素子が伸びることにより生じる積層内部の応力が緩和され、層間に跨ったクラックが発生することにより内部電極がショートして駆動が停止するといった事態が起こることもない。
【００１３】
しかしながら、本発明者らがさらに検討を重ねた結果、前述の第１の直流電極とパルス分極の組み合わせのみでは、特に駆動の際の印加圧力がパルス分極時の印加圧力よりも低い場合等において、素子の駆動時に素子が伸びることにより生じる応力の緩和が不十分であり、使用を繰り返した場合にクラックの発生によるショートの発生を排除しきれないことがわかってきた。駆動の印加圧力がパルス分極時の印加圧力よりも低い場合には、駆動中の素子の全長がパルス分極中の素子の全長より長くなるように伸び、前記第１の直流分極時に形成されるクラックでは、駆動時の素子の伸びから生じる応力を緩和することが不十分であることが原因と考えられる。
【００１４】
そこで、本発明においては、前記第１の直流分極及びパルス分極に加えて、第２の直流分極を行う。前記第２の直流分極を行うことで、駆動中全長と同程度以上に素子が伸び、第１の直流分極で生じた層間剥離する形のクラックが十分に拡大される。その結果、例えば駆動の際の印加圧力がパルス分極時の印加圧力よりも低い場合であっても、層間に跨るクラックの発生が抑制され、駆動停止等の事態が確実に回避される。
【００１５】
一般に、積層型圧電素子においては、セラミック層にクラックが入っていないことが理想とされており、クラックの存在を排除する方向にある。しかしながら、本発明者らが検討したところ、全てのクラックが特性に悪影響を及ぼすわけではなく、特定の方向のクラックに関しては、その存在が分極の促進に必要不可欠であることがわかった。すなわち、本発明の分極方法により分極された積層型圧電素子においては、圧電セラミック層の少なくとも一部に、当該圧電セラミック層を厚さ方向において横切ることのないクラック（層間剥離する形のクラック）が形成されており、前記クラックの存在により十分な分極が実現されている。また、前記クラックが存在することにより、層間に跨る形で形成されるクラックの発生が抑制され、内部電極がショートすることにより駆動停止等の事態が引き起こされることもない。
【発明の効果】
【００１６】
本発明の積層型圧電素子の分極方法によれば、素子の破壊を防止しながら、飽和分極に近い十分な分極を実現することが可能である。また、本発明によれば、例えばパルス分極時の印加圧力よりも低い印加圧力下で駆動した場合にも、層間に跨る形でクラックが形成されることがなく、内部電極がショートすることにより駆動が停止することのない信頼性の高い積層型圧電素子を実現することが可能である。
【発明を実施するための最良の形態】
【００１７】
以下、本発明を適用した積層型圧電素子の分極方法ついて、図面を参照して詳細に説明する。
【００１８】
本実施形態において、分極対象となる積層型圧電素子１は、例えば燃料噴射システム用インジェクタのようなアクチュエータとして使用されるものであり、図１に示すように、圧電セラミック層２と内部電極層３とが交互に積層された積層体４と、この積層体４の両側面に形成された外部電極５とから構成されるものである。
【００１９】
ここで、前記積層体４の圧電セラミック層２を構成するセラミック材料としては、圧電特性を有するセラミック材料全般を使用することが可能であり、例えば還元雰囲気で焼成される圧電セラミック材料等も使用可能である。
【００２０】
還元雰囲気で焼成される圧電セラミック材料としては、例えばチタン酸ジルコン酸鉛系の圧電セラミック材料等を挙げることができる。チタン酸ジルコン酸鉛系の圧電セラミック材料は、Ｐｂ、Ｔｉ、及びＺｒを構成元素とする複合酸化物を主成分とする圧電セラミック材料である。ここで、前記複合酸化物は、例えばチタン酸鉛（ＰｂＴｉＯ３）とジルコン酸鉛（ＰｂＺｒＯ３）、及び亜鉛・ニオブ酸鉛［Ｐｂ（Ｚｎ１／３Ｎｂ２／３）Ｏ３］により構成される３元系の複合酸化物や、前記３元系の複合酸化物においてＰｂの一部をＳｒ、Ｂａ、Ｃａ等で置換した複合酸化物である。
【００２１】
具体的な組成としては、下記（１）式、あるいは（２）式で表される複合酸化物等を挙げることができる。なお、これら（１）式、あるいは（２）式において、酸素の組成は化学量論的に求めたものであり、実際の組成においては、化学量論組成からのずれは許容されるものとする。
【００２２】
Ｐｂａ［（Ｚｎ１／３Ｎｂ２／３）ｘＴｉｙＺｒｚ］Ｏ３  ・・・（１）
（ただし、０．９６≦ａ≦１．０３、０．０５≦ｘ≦０．１５、０．２５≦ｙ≦０．５、０．３５≦ｚ≦０．６、ｘ＋ｙ＋ｚ＝１である。）
【００２３】
（Ｐｂａ−ｂＭｅｂ）［（Ｚｎ１／３Ｎｂ２／３）ｘＴｉｙＺｒｚ］Ｏ３  ・・・（２）
（ただし、０．９６≦ａ≦１．０３、０＜ｂ≦０．１、０．０５≦ｘ≦０．１５、０．２５≦ｙ≦０．５、０．３５≦ｚ≦０．６、ｘ＋ｙ＋ｚ＝１である。また、式中のＭｅは、Ｓｒ、Ｃａ、Ｂａから選ばれる少なくとも１種を表す。）
【００２４】
前記複合酸化物は、いわゆるペロブスカイト構造を有しており、Ｐｂ、及び（２）式における置換元素Ｍｅについては、ペロブスカイト構造のいわゆるＡサイトに位置する。ＺｎやＮｂ、Ｔｉ、Ｚｒは、ペロブスカイト構造のいわゆるＢサイトに位置する。
【００２５】
前記圧電セラミック層２は、前記圧電セラミック材料を含むグリーンシートを焼成することにより形成されるが、焼成後の圧電セラミック層２の厚さは、例えば８０μｍ〜１００μｍ程度とされる。圧電セラミック層２の厚さは、これに限定されるものではなく、積層数等に応じて所望の圧電特性（変位量等）が得られるように設計すればよい。
【００２６】
一方、内部電極層３は、例えば銀やパラジウム等の貴金属を導電材料として含む導電ペースト等を前記グリーンシート上にスクリーン印刷等の手法により所定のパターンで印刷することにより形成される。また、圧電セラミック材料として前記還元雰囲気で焼成される圧電セラミック材料を用いた場合には、Ｃｕ等の卑金属を導電材料として含む導電ペーストを使用することも可能である。内部電極層３の厚さとしては、例えば０．５μｍ〜５μｍ程度とされるが、これに限定されるものではない。
【００２７】
前記内部電極層３は、前記積層体４の両側面に交互に引き出され、各側面に形成された外部電極５と電気的に接続されている。したがって、外部電極５に電圧を印加することで、内部電極層３間の各圧電セラミック層２に電圧が印加され、前記積層体４が圧電セラミック層２の積層方向に変位する。外部電極５は、例えば銀を導電材料とする導電ペーストを印刷し、これを焼き付けることにより形成される。
【００２８】
前述の構成の積層型圧電素子１においては、各圧電セラミック層２の圧電特性を発揮させるために、使用前に分極処理を行う。以下、本実施形態における分極方法について説明する。
【００２９】
分極処理は、前記外部電極５間に所定の電圧を印加することにより行われ、前記圧電セラミック層２と内部電極層３の積層方向に電圧が印加され、圧電セラミック層２の分極ベクトルの方向が当該方向に揃うことで圧電特性が発現する。分極処理の方法としては、直流電圧を印加する直流分極やパルス電圧を印加するパルス分極が知られているが、本実施形態においては直流分極とパルス分極とを組み合わせることで、積層型圧電素子１を破壊することなく飽和分極あるいは飽和分極に近い状態とする。具体的には、直流電圧を印加する第１の直流分極、パルス電圧を印加するパルス分極、及び直流電圧を印加する第２の直流分極をこの順に行う。
【００３０】
図２は、本実施形態の分極処理における印加電圧プロファイルを示すものである。本実施形態においては、先ず、積層型圧電素子１に対して第１の直流分極（ＤＣ分極）を行う。第１の直流分極は、前記外部電極５間に直流電圧を印加することにより行うが、このとき積層体４を加圧しないで直流分極を行う。なお、第１の直流分極においては、前述の通り積層体４に対して圧力を印加しないことが望ましいが、積層部分が剥がれるようなクラックの発生を妨げないのであれば、ある程度の圧力を印加しても構わない。
【００３１】
一般的に、圧力を開放した状態で飽和分極に至るまで直流分極を行うと、素子が伸びすぎて層間を跨ぐクラックが発生し、素子破壊に至るおそれがある。そこで、積層体４を加圧することでクラックが入ることを抑制し、前記素子破壊を解消するというのが従来の考えである。これに対して、本実施形態では、前記直流分極を加圧することなく開放状態で行い、これによって素子破壊や短絡等に繋がることのないクラックを積極的に形成し、分極を促進するようにする。
【００３２】
前記第１の直流分極では、飽和分極に必要なほどの条件は不要であり、層間剥離される形のクラックが形成される程度の条件で行えばよい。第１の直流分極を飽和分極させるような条件で行うと、積層体４を加圧していないので、簡単に素子破壊が引き起こされてしまう。そこで、第１の直流分極に際しては、通常の直流分極の場合よりも緩やかに電圧を上昇させることが重要になる。このような観点から、第１の直流分極の際の電圧印加速度は、２０Ｖ／秒以下とすることが好ましい。
【００３３】
また、前記第１の直流分極における到達電圧は、あまり低すぎるとクラックの発生が不足し、その後のパルス分極によって飽和分極に近い状態とすることが難しくなるおそれがある。実用的な観点からは、積層型圧電素子１の駆動電圧以上とすることが好ましい。第１の直流分極の際の温度については、例えば高温（１５０℃程度）とする必要はなく、室温（２５℃程度）で行えばよい。
【００３４】
前記第１の直流分極により圧電セラミック層２にはクラックが形成されるが、例えば駆動時のクラック（層間を跨ぐ形のクラック）の入り方とは異なり、形成されるクラックは層間が剥がれる形で形成され、圧電セラミック層２を厚さ方向に横切ることがなく、素子破壊や短絡等の原因となることはない。
【００３５】
第１の直流分極の後、パルス分極を行うが、パルス分極の際に印加するパルス電圧の波形は任意である。例えば矩形波であってもよいし、サイン波であってもよい。パルス電圧（直流パルス電圧）は、急激に立ち上がり、極短い継続時間でまた急激に降下するような波形の電圧であり、直流電圧の１種である。当該パルス分極の際に印加するパルス電圧においては、立ち上がりの際の印加電圧速度が５０ｋＶ／秒以上であることが好ましい。
【００３６】
本実施形態においては、積層体４を加圧しながらパルス電圧を印加する。これは次のような理由による。通常、パルス分極においては、分極を促進するために加圧を行わずにパルス電圧の印加を行う。この場合、飽和分極に必要な条件でパルス電圧の印加を行うと、直流分極の場合と同様、素子破壊が引き起こされる可能性がある。これを解消するためには、積層体４を加圧しながらパルス電極の印加を行わざるを得ないが、パルス分極のみにより分極を行う場合、加圧すると結局は飽和分極に到達させることが難しくなる。これに対して、本実施形態の場合、予め第１の直流分極により圧電セラミック層２の分極が進んでいるので、加圧しながらパルス電圧を印加しても十分に飽和分極に到達させることができる。また、加圧を行うので、素子破壊も防ぐことができる。
【００３７】
前記パルス分極の条件としては、印加する圧力、到達電圧、周波数等を挙げることができるが、積層型圧電素子１の素子温度が１２０℃〜２００℃となる範囲でこれら条件を設定することが好ましい。さらに、積層型圧電素子１の素子温度が１４０℃〜２００℃となるように条件を設定することがより好ましい。パルス分極においては、圧力や到達電圧、印加するパルス電圧の周波数に応じて積層体４が発熱する。前記素子温度は、印加するパルス電圧の圧力や到達電圧、パルスの周波数が高いほど高くなるので、前記温度範囲となるように圧力や到達電圧、周波数を適宜設定すればよい。
【００３８】
以上のように、直流分極とパルス分極を併用し、第１の直流分極によりクラックを形成した状態でパルス分極を行うことで、素子破壊を引き起こすことなく、十分な分極（飽和分極、あるいは飽和分極に近い分極）を実現することができる。すなわち、積層型圧電素子１においては、積層方向とほぼ直交するクラック（圧電セラミック層２と内部電極層３の界面とほぼ平行なクラック）は、駆動時に悪影響を及ぼすことがなく、素子がフリーな状態で直流電圧を印加して前記クラックを入れ、その後圧力を加えながらパルス電圧を印加することにより、積層型圧電素子１を壊さずに飽和分極に近づけることができる。
【００３９】
ただし、前記第１の直流分極とパルス分極の組み合わせのみでは、駆動の際の印加圧力がパルス分極時の印加圧力よりも低い場合等において、層間剥離する形のクラックの入り方が不十分となり、層を跨ぐ形のクラックの発生によるショートの発生を排除しきれない可能性がある。
【００４０】
そこで、前記パルス分極の後、第２の直流分極を行う。この第２の直流分極は、積層型圧電素子１の全長が、駆動時の最も伸張した状態での全長とほぼ等しくなるような電圧、あるいはそれ以上となるような電圧を加える。第２の直流分極における最適印加電圧は、積層型圧電素子１を構成する圧電セラミック層２の組成や積層型圧電素子１の素子形状、寸法等によって異なるが、一例として２．０ｋＶ／ｍｍ〜２．５ｋＶ／ｍｍとすればよい。また、第１の直流分極の際の印加電圧Ｖ１との比較で言えば、第２の直流分極の際の印加電圧Ｖ２は、Ｖ２＜Ｖ１とすることが好ましい。なお、第２の直流分極の際に印加する電圧が高すぎると、層間に跨るクラックが発生し易くなるので、注意を要する。
【００４１】
第２の直流分極では、先の第１の直流分極と同様、圧力を加えない無負荷圧力下で分極を行うが、積層部分が剥がれるようなクラックの発生を妨げないのであれば、ある程度の圧力を印加しても構わない。
【００４２】
前記第２の直流分極を行うことにより、十分に層間剥離が発生し、例えばパルス分極時の印加圧力よりも低い圧力下で駆動したとしても、駆動中に層間を跨ぐクラックが発生することがなくなる。
【００４３】
図３（ａ）は、前述の一連の分極処理により形成されるクラックＣを模式的に示すものである。図３（ａ）に示す例の場合、圧電セラミック層２と内部電極層３の境界に沿って、あるいは内部電極層３が存在しない部分において圧電セラミック層２間の境界に沿って、ほぼ水平方向（図中横方向）にクラックＣが形成されている。ここで、前記クラックＣについては、図３（ａ）に示すように圧電セラミック層２と内部電極層３の境界に沿ってほぼ水平方向に形成されていることが重要であり、例えば図３（ｂ）に示すように圧電セラミック層２の層間を跨ぐ形でクラックＣが入ると、当該クラックＣが形成された圧電セラミック層２を挟む形で形成される一対の内部電極層３間の短絡等が問題になるおそれがある。
【実施例】
【００４４】
以下、本発明の具体的な実施例について、実験結果に基づいて説明する。
【００４５】
＜実施例１〜実施例４＞
積層型圧電素子の作製
６ｍｍ×６ｍｍのＰＺＴ（チタン酸ジルコン酸鉛）圧電セラミック材料を含むグリーンシート上に内部電極層を形成し、これを３００層重ねて積層体を形成した。ＰＺＴ圧電セラミック材料の組成は、（Ｐｂ０．９６５Ｓｒ０．０３）［（Ｎｂ２／３Ｚｎ１／３）０．１０Ｔｉ０．４３０Ｚｒ０．４６０］Ｏ３＋Ｔａ２Ｏ５（０．４質量％）である。内部電極層は、Ａｇ／Ｐｄ（７０：３０）を導電材料として含む導電ペーストを所定パターンで印刷することにより形成した。層間（各圧電セラミック層の厚さ）は８０μｍとした。
【００４６】
分極処理
圧力を開放した状態（印加圧力なし）で第１の直流分極を行い、次いで圧力を加えながらパルス分極を行った。第１の直流分極では、層間（各圧電セラミック層の厚さ）に対する到達電圧は２．５ｋＶ／ｍｍ（積層型圧電素子に対して２００Ｖ）とした。また、前記到達電圧までの昇電時間を１００秒とし、前記到達電圧での保持時間は０秒とした。すなわち、昇圧後、直ちに降圧した。この第１の直流分極によって、積層型圧電素子の圧電セラミック層と内部電極層の界面に沿ってクラック（層間剥離）が形成されたのが観察された。
【００４７】
パルス分極は、２０ＭＰａ（実施例１）〜５０ＭＰａ（実施例４）の圧力を加えながら、２．５ｋＶ／ｍｍのパルス電圧を印加した。パルス波形の形状は、０．２−１−０．２ｍｓｅｃの台形波とした。
【００４８】
その後、さらに圧力を開放した状態（印加圧力なし）で第２の直流分極を行った。第２の直流分極の条件としては、到達電圧２．３ｋＶ／ｍｍ（積層型圧電素子に対して１８４Ｖ）とした以外は第１の直流分極と同様に行った。
【００４９】
積層型圧電素子の温度測定
パルス分極中の積層型圧電素子の温度を測定した。測定には、横河メータ＆インスツルメンツ社製のデジタル放射温度計を使用した。
【００５０】
駆動試験
１５ＭＰａの圧力を加えながら、２．５ｋＶ／ｍｍ（積層型圧電素子に対して２００Ｖ）のパルス電圧を印加し、パルス駆動を１０８回まで行った。
【００５１】
駆動前後の変位の大きさ（ｄ３３）における変化率
分極後の積層型圧電素子の変位の大きさ（ｄ３３）と、パルス駆動を行った後の積層型圧電素子の変位の大きさ（ｄ３３）を測定し、駆動前の変位と駆動後の変位の変化率を計算した。変化率は、（駆動後ｄ３３−駆動前ｄ３３）／駆動前ｄ３３により算出した。結果を表１に示す。
【００５２】
【表１】
2008053285.tif 000003
【００５３】
実施例１では、駆動時の印加圧力を１５ＭＰａとした場合にも、駆動試験で１０８回の間、問題なく動作し、層間を跨ぐクラックが発生していないことが確認された。これは、パルス分極後、第２の直流分極により積層型圧電素子をゆっくりと伸ばすことで、十分な層間剥離を発生させたためと考えられる。実施例１では、パルス分極の際の素子温度が１２０℃に到達したが、駆動前後の変化率は１．２％であり、第１の直流分極、パルス分極、及び第２の直流分極を順次行うことで、十分な分極が行われたことがわかる。なお、駆動試験後に変位の大きさｄ３３が大きくなるのは、分極が不十分であることを意味する。ここでは、変化率が３．０％を越えた場合に、分極が不十分と判断した。
【００５４】
実施例２〜実施例４では、パルス分極の際の圧力を表１に示す通り変更したが、いずれの場合にも駆動試験で１０８回の間、問題なく動作し、層間を跨ぐクラックが発生していないことが確認された。また、実施例１に比べて実施例２〜実施例４では駆動試験前の変位の大きさｄ３３が大きくなっていた。これは、パルス分極の際の素子温度が影響しているものと考えられ、前記結果に鑑みると、パルス分極の際の素子温度は１４０℃〜２００℃とすることがより好ましいことがわかる。
【００５５】
＜比較例１＞
先の実施例と同様の積層型圧電素子を作製し、分極処理を行った。分極処理において、第１の直流分極は先の実施例と同様に行った。パルス分極は、圧力４０ＭＰａとし、他は実施例と同様に行った。パルス分極の際の素子温度は１６０℃であった。第２の直流分極は行わなかった。
【００５６】
分極処理後の積層型圧電素子の変位の大きさｄ３３（駆動前）は、８１８ｐＣ／Ｎであり、圧力４０ＭＰａで駆動したところ、駆動後の変位の大きさｄ３３は８１９ｐＣ／Ｎ、変化率０．１％と良好な結果を示した。しかしながら、圧力１５ＭＰａで駆動を行うと、１０３回でショートしてしまい、積層型圧電素子が破壊されてしまった。破壊された積層型圧電素子を調べたところ、素子内部において層間を跨ぐクラックが形成され、ショートが発生していることがわかった。
【００５７】
＜比較例２＞
先の実施例と同様の積層型圧電素子を作製し、分極処理を行った。分極処理において、第１の直流分極は先の実施例と同様に行った。パルス分極は、圧力１５ＭＰａとし、他は実施例と同様に行った。パルス分極の際の素子温度は１１０℃であった。第２の直流分極は行わなかった。
【００５８】
本例の場合、印加圧力１５ＭＰａの駆動において、駆動前の変位の大きさｄ３３が６４７ｐＣ／Ｎ、駆動後の変位の大きさｄ３３が７２８ｐＣ／Ｎであり、駆動可能ではあったが、分極が不十分であり、変化率が１２．５％にもなった。
【図面の簡単な説明】
【００５９】
【図１】積層型圧電素子の概略構成を示す斜視図である。
【図２】本発明を適用した分極方法における印加電圧プロファイルを示す図である。
【図３】クラックの入る様子を示す模式図であり、（ａ）は圧電セラミック層と内部電極層の界面に沿って形成されるクラックの模式図、（ｂ）は層間に跨る形で形成されたクラックの模式図である。
【符号の説明】
【００６０】
１  積層型圧電素子、２  圧電セラミック層、３  内部電極層、４  積層体、５  外部電極
【図１】
2008053285.tif 000004
【図２】
2008053285.tif 000005
【図３】
2008053285.tif 000006