(57)【要約】【課題】  高力率形スイッチング電源装置（PFC）において、入力フィルタの小型化・低コスト化し、且つ、半導体によって発生する装置の損失低減を達成する。【解決手段】  本発明に係るスイッチング電源装置は、１石式臨界モードPFCのインターリーブ方式を２石式の臨界モードPFCにすることによって、ダイオードブリッジによるVFの損失を低減し、高効率化を達成することができるスイッチング電源装置。【選択図】図１
2008125313.tif 000002
【特許請求の範囲】
【請求項１】
交流電源を入力とし、直流電圧を出力するコンバータであり、上記直流電圧出力の正負極に平滑用コンデンサと２つ直列のスイッチ素子のアームと２つ直列の整流ダイオードを接続し、高域阻止フィルタを介した上記交流電源に電流検出素子と昇圧チョークを直列接続し、上記昇圧チョークの一端と上記高域阻止フィルタの一端を上記アームの中間点と上記整流ダイオードの中間点に接続し、上記昇圧チョークの励磁がリセットされた後にオンが始まるように制御された臨界制御モード高力率形スイッチング電源に、電流検出素子と昇圧チョークと２つ直列のスイッチ素子のアームによって構成される昇圧動作を行なう回路が上記高域阻止フィルタの出力と上記直流電圧出力の正負極に複数台接続されたスイッチング電源装置において、
上記アームの電流を別のアームを制御する電流閾値に減算することによってオフタイミングをずらす制御をループ状に構成し、全ての昇圧チョークのリップル電流の位相差を均等に制御することを特徴とするスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は交流電源を入力とする高力率形スイッチング電源装置（以下PFC）の改善に関するものである。
【背景技術】
【０００２】
従来のPFCとして図４、図６に示すような回路方式がある。
【０００３】
図４は１石式の電流臨界モードPFCで、図６は図4のPFCを複数並列接続し、それぞれの昇圧チョークのリップル電流の位相差を均等に制御する。これにより、入力フィルタに流れる高周波リップル電流の周波数を上げ、且つ高周波成分の振幅を小さくすることができ、入力フィルタの小型化・低コスト化を達成するものである。（特許文献１参照）
【特許文献１】特開２００６−２０４００８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、大きな出力容量で高い効率を実現するには、これらの１石式の回路方式ではダイオードブリッジによるVF２個分で発生する損失が大きいという問題がある。
【０００５】
本発明は上記課題を鑑みてなされたものであり、入力フィルタの小型化・低コスト化、且つ、半導体によって発生する装置の損失低減を達成可能なスイッチング電源装置を提供することを目的とするものである。
【課題を解決するための手段】
【０００６】
上記した目的を達成するため、本発明は、交流電源を入力とし、直流電圧を出力するコンバータであり、上記直流電圧出力の正負極に平滑用コンデンサと２つ直列のスイッチ素子のアームと２つ直列の整流ダイオードを接続し、高域阻止フィルタを介した上記交流電源に電流検出素子と昇圧チョークを直列接続し、上記昇圧チョークの一端と上記高域阻止フィルタの一端を上記アームの中間点と上記整流ダイオードの中間点に接続し、上記昇圧チョークの励磁がリセットされた後にオンが始まるように制御された臨界制御モード高力率形スイッチング電源に、電流検出素子と昇圧チョークと２つ直列のスイッチ素子のアームによって構成される昇圧動作を行なう回路が上記高域阻止フィルタの出力と上記直流電圧出力の正負極に複数台接続されたスイッチング電源装置において、上記アームの電流を別のアームを制御する電流閾値に減算することによってオフタイミングをずらす制御をループ状に構成し、全ての昇圧チョークのリップル電流の位相差を均等に制御することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、入力フィルタの小型化・低コスト化を達成し、且つ、半導体によって発生する損失を低減できる。
【発明を実施するための最良の形態】
【０００８】
図１に本発明を実施するための回路図を示す。
【０００９】
交流電源を入力とし、直流電圧を出力するコンバータの構成となっている。直流電圧出力の正負極に平滑用コンデンサ７と２つ直列のスイッチ素子５のアームと２つ直列の整流ダイオード６を接続する。交流電源１は高域阻止フィルタ２を介し、電流検出素子３と昇圧チョーク４に直列接続する。昇圧チョーク４の一端と高域阻止フィルタ２の一端を、アームの中間点と整流ダイオード６の中間点に接続する。直流出力に接続された平滑用コンデンサ７には電気的負荷８が接続される。
【００１０】
直流出力電圧を誤差増幅器９によって基準電圧Vref１８との電圧の誤差分を増幅・積分し、乗算器１０によって入力電圧の全波整流信号との乗算を行ない電流基準信号Irefを出力する。このIrefと、電流検出素子３によって検出した入力電流の全波整流信号をコンパレータ１２によって比較しRSラッチ回路１４のリセット信号とする。
【００１１】
また、オンするタイミングは昇圧チョーク４の電圧検出巻線により検出する。交流電源１の電圧極性の正負を検出し、正負の期間ごとに電圧検出巻線の電圧を分けて検出することで昇圧チョーク４の励磁のリセットを検出し、RSラッチ回路１４のセット信号とする。RSラッチ回路１４の出力により、交流電源１の電圧が正の期間はアームの下側のスイッチ素子５をオンオフし、負の期間はアームの上側のスイッチ素子５をオンオフする。
【００１２】
各スイッチ素子５には電流検出素子３を接続し、検出した電流信号を加算回路２３により加算する。さらに、もう一組の電流検出素子と昇圧チョークと２つ直列のスイッチ素子のアームによって構成される回路と、それを臨界モードで制御する制御回路から成る昇圧回路を高域阻止フィルタの出力と直流電圧出力の正負極に複数台接続する。
【００１３】
アームの電流をもう一組のアームを制御する電流閾値である電流基準信号Irefに加減算回路２４によって減算することによってオフタイミングをずらす制御を行なう。この制御をループ状に構成することによって、全ての昇圧チョークのリップル電流の位相差を均等に制御することができる。
【００１４】
本発明は昇圧回路が複数台接続できる特徴があるが、図２は最小の構成となる昇圧回路が２組の時の本発明の実施例である。図３は図２の各部の波形である。
【００１５】
図３に示すように、Irip(1)とIrip(2)の和がIrippleとなり、昇圧チョークのリップル電流の位相差を均等に制御している。昇圧回路が２組の例では、Irippleの高周波リップル成分の周波数は２倍となる。そのため、昇圧回路の組数を増やすほど本発明の効果を大きくすることができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態に係るスイッチング電源装置を示す回路図である。
【図２】本発明の別の実施の形態に係るスイッチング電源装置であって、昇圧回路がふたつの時の回路図である。
【図３】図２の各部の波形を示す図である。
【図４】従来例の１石式の電流臨界モードPFCの回路図である。
【図５】図４の電流臨界モードPFCの昇圧チョークの電流波形を示す図である。
【図６】別の従来例（特許文献１）の回路図である。
【図７】図６の昇圧チョークの電流波形を示す図である。
【符号の説明】
【００１７】
１  交流電源
２  高域阻止フィルタ
３  電流検出素子
４  昇圧チョーク
５  スイッチ素子
６  整流ダイオード
７  平滑用コンデンサ
８  電気的負荷
９  誤差増幅器
１０  乗算回路
１１  絶対値演算回路
１２  コンパレータ
１３  NOT論理回路
１４  RSラッチ回路
１５  OR論理回路
１６  AND論理回路
１７  差動増幅器
１８  基準電圧Vref
１９  タイマー回路
２０  ディレイ遅延回路
２１  閾値を設定する為のVｔｈの電圧源
２２  閾値を設定する為の−Vｔｈの電圧源
２３  加算回路
２４  加減算回路
２５  ブリッジダイオード
２６  電流検出抵抗
２７  臨界制御モードPFC
【図１】
2008125313.tif 000003
【図２】
2008125313.tif 000004
【図３】
2008125313.tif 000005
【図４】
2008125313.tif 000006
【図５】
2008125313.tif 000007
【図６】
2008125313.tif 000008
【図７】
2008125313.tif 000009