(57)【要約】      （修正有）【課題】書込放電を安定して生起させることが可能なプラズマディスプレイパネルの駆動方法を提供する。【解決手段】単位表示期間内の第１サブフィールドＳＦ１及び第２サブフィールドＳＦ２では、負極性の各書込走査パルスＳＰＷ、ＳＰＷＷを各行電極対の一方の行電極に印加しつつ画素データパルスＤＰを列電極に印加してこの放電セルを消灯モードから点灯モードの状態に遷移させる書込アドレス行程を実行する。又、第３サブフィールドＳＦ３では、負極性の消去走査パルスＳＰＤを各行電極対の一方の行電極に印加しつつ画素データパルスＤＰをその列電極に印加してこの放電セルを点灯モードから消灯モードの状態に遷移させる消去アドレス行程を実行する。この際、上記ＳＦ１の書込走査パルスＳＰＷＷにおける負極性のピーク電位を、上記ＳＦ２の書込走査パルスＳＰＷにおける負極性のピーク電位よりも高くする。【選択図】図８
2008268443.tif 000002
【特許請求の範囲】
【請求項１】
放電ガスが封入された放電空間を挟んで対向配置されている第１及び第２基板の内の第１基板に形成されている複数の行電極対と前記第２基板に形成されている複数の列電極との各交叉部に、その表面が前記放電ガスに接触している蛍光体層を含む放電セルが形成されているプラズマディスプレイパネルを、前記映像信号における単位表示期間毎に複数のサブフィールドにて階調駆動するプラズマディスプレイパネルの駆動方法であって、
前記単位表示期間内の複数の前記サブフィールド各々の内の第１のサブフィールド及び前記第１のサブフィールドに後続する第２のサブフィールド各々では、前記行電極対の一方の行電極に順次負極性の書込走査パルスを印加しつつ前記映像信号に基づく各画素毎の画素データに応じた画素データパルスを前記列電極に印加することにより前記放電セルを選択的に書込アドレス放電させて前記放電セルを消灯モードの状態から点灯モードの状態に遷移させる書込アドレス行程を実行し、
前記第２のサブフィールドに後続する第３のサブフィールドでは、前記行電極対の一方の行電極に順次負極性の消去走査パルスを印加しつつ前記映像信号に基づく各画素毎の画素データに応じた画素データパルスを前記列電極に印加することにより前記放電セルを選択的に消去アドレス放電させて前記放電セルを前記点灯モードの状態から前記消灯モードの状態に遷移させる消去アドレス行程を実行し、
前記第１のサブフィールドの前記書込アドレス行程にて印加される前記書込走査パルスにおける負極性のピーク電位を、前記第２のサブフィールドの前記書込アドレス行程にて印加される前記書込走査パルスにおける負極性のピーク電位よりも高くすることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記第１のサブフィールドの前記書込アドレス行程にて印加される前記書込走査パルスのパルス幅を、前記第２のサブフィールドの前記書込アドレス行程にて印加される前記書込走査パルスのパルス幅よりも小にすることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
放電ガスが封入された放電空間を挟んで対向配置されている第１及び第２基板の内の第１基板に形成されている複数の行電極対と前記第２基板に形成されている複数の列電極との各交叉部に、その表面が前記放電ガスに接触している蛍光体層を含む放電セルが形成されているプラズマディスプレイパネルを、前記映像信号における単位表示期間毎に複数のサブフィールドにて階調駆動するプラズマディスプレイパネルの駆動方法であって、
前記単位表示期間内の複数の前記サブフィールド各々の内の第１のサブフィールド及び前記第１のサブフィールドに後続する第２のサブフィールド各々では、前記行電極対の一方の行電極に順次負極性の書込走査パルスを印加しつつ前記映像信号に基づく各画素毎の画素データに応じた画素データパルスを前記列電極に印加することにより前記放電セルを選択的に書込アドレス放電させて前記放電セルを消灯モードの状態から点灯モードの状態に遷移させる書込アドレス行程を実行し、
前記第２のサブフィールドに後続する第３のサブフィールドでは、前記行電極対の一方の行電極に順次負極性の消去走査パルスを印加しつつ前記映像信号に基づく各画素毎の画素データに応じた画素データパルスを前記列電極に印加することにより前記放電セルを選択的に消去アドレス放電させて前記放電セルを前記点灯モードの状態から前記消灯モードの状態に遷移させる消去アドレス行程を実行し、
前記第１のサブフィールドの前記書込アドレス行程にて印加される前記書込走査パルスのパルス幅を、前記第２のサブフィールドの前記書込アドレス行程にて印加される前記書込走査パルスのパルス幅よりも小にすることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項４】
前記第１のサブフィールドの前記書込アドレス行程にて印加される前記書込走査パルスにおける負極性のピーク電位と、前記第２のサブフィールドの前記書込アドレス行程にて印加される前記書込走査パルスにおける負極性のピーク電位とが同一であることを特徴とする請求項３記載のプラズマディスプレイパネルの駆動方法
【請求項５】
前記第３のサブフィールドに後続する全ての前記サブフィールド各々では、前記消去アドレス行程を実行することを特徴とする請求項１又は３に記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
前記第１及び第２のサブフィールド各々では前記書込アドレス行程の直前において、前記列電極を陽極側としたリセット放電を前記列電極及び前記一方の行電極間に生起させるべきリセットテイルパルスを前記一方の行電極に印加するリセット行程を含み、
前記第１のサブフィールドで印加される前記リセットテイルパルスにおける負極性のピーク電位が、前記第２のサブフィールドで印加される前記リセットテイルパルスにおける負極性のピーク電位以上の電位であることを特徴とする請求項１又は３に記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
前記蛍光体層には、蛍光体材料と二次電子放出材料とが含まれることを特徴とする請求項１又は３に記載のプラズマディスプレイパネルの駆動方法。
【請求項８】
前記二次電子放出材料は酸化マグネシウムからなることを特徴とする請求項７記載のプラズマディスプレイパネルの駆動方法。
【請求項９】
前記酸化マグネシウムは、電子線によって励起されて波長域200〜300nm内にピークを有するカソード・ルミネッセンス発光を行う酸化マグネシウム結晶体を含むことを特徴とする請求項８記載のプラズマディスプレイパネルの駆動方法。
【請求項１０】
前記酸化マグネシウム結晶体が、気相酸化法によって生成された酸化マグネシウム単結晶体であることを特徴とする請求項９記載のプラズマディスプレイパネルの駆動方法。
【請求項１１】
前記放電空間内において前記二次電子放出材料が前記放電ガスに接触していることを特徴とする請求項７に記載のプラズマディスプレイパネルの駆動方法。
【請求項１２】
前記リセット行程では、全ての前記放電セルを前記消灯モードの状態に初期化することを特徴とする請求項６に記載のプラズマディスプレイパネルの駆動方法。
【請求項１３】
前記第２のサブフィールドのリセット行程では、前記リセットテイルパルスの印加直前に、前記一方の行電極を陽極側、前記列電極を陰極側とした電圧を前記一方の行電極及び前記列電極間に生じさせるべきリセットヘッドパルスを前記一方の行電極に印加することにより、前記一方の行電極及び前記列電極間においてリセット放電を生起させることを特徴とする請求項６に記載のプラズマディスプレイパネルの駆動方法。
【請求項１４】
前記第１及び第２のサブフィールド各々のリセット行程では、前記リセットテイルパルスの印加直前に、前記一方の行電極を陽極側、前記列電極を陰極側とした電圧を前記一方の行電極及び前記列電極間に生じさせるべきリセットヘッドパルスを前記一方の行電極に印加することにより、前記一方の行電極及び前記列電極間においてリセット放電を生起させることを特徴とする請求項６に記載のプラズマディスプレイパネルの駆動方法。
【請求項１５】
前記リセット行程では、前記リセット放電が生起されている間に亘り、前記行電極対の他方の行電極及び前記一方の行電極間での放電を防止させる電位を前記他方の行電極に印加することを特徴とする請求項１３又は１４に記載のプラズマディスプレイパネルの駆動方法。
【請求項１６】
前記第１のサブフィールドは前記単位表示期間中の先頭のサブフィールドであり、前記第２のサブフィールドは前記先頭のサブフィールドの直後に設けられたサブフィールドであることを特徴とする請求項１又は３に記載のプラズマディスプレイパネルの駆動方法。
【請求項１７】
前記単位表示期間内の前記サブフィールド各々の内の前記第１のサブフィールド及び前記第２のサブフィールドのみに前記リセット行程を含むことを特徴とする請求項１４記載のプラズマディスプレイパネルの駆動方法。
【請求項１８】
前記リセット行程では、前記リセットヘッドパルスの前縁部の電位を時間経過に伴い徐々に増加することにより、前記リセット放電を生起させ得る電圧を前記列電極及び前記一方の行電極間に生じさせることを特徴とする請求項１３又は１４記載のプラズマディスプレイパネルの駆動方法。
【請求項１９】
前記リセットヘッドパルスは正極性のピーク電位を有し、
前記リセット行程では、前記リセットヘッドパルスを前記一方の行電極に印加している間に亘り正極性の電位を前記他方の行電極に印加することを特徴とする請求項１３又は１４記載のプラズマディスプレイパネルの駆動方法。
【請求項２０】
前記第１のサブフィールドにおいて、前記行電極対の一方の行電極を陽極側、前記列電極を陰極側とした電圧を前記一方の行電極及び前記列電極間に印加することにより、前記点灯モードの状態に設定されている前記放電セル内の前記列電極及び前記一方の行電極間にて微小発光放電を生起させる微小発光行程を更に備えたことを特徴とする請求項１又は３記載のプラズマディスプレイパネルの駆動方法。
【請求項２１】
前記微小発光放電は、輝度レベル０よりも１段階だけ高輝度な階調に対応した発光を伴う放電であることを特徴とする請求項２０記載のプラズマディスプレイパネルの駆動方法。
【請求項２２】
前記第１のサブフィールドでは前記書込アドレス行程の実行期間中に亘り前記行電極対の他方の行電極に負極性のベースパルスを印加し、
前記第２のサブフィールドでは前記書込アドレス行程の実行期間中に亘り前記他方の行電極に正極性のベースパルスを印加することを特徴とする請求項１又は３に記載のプラズマディスプレイパネルの駆動方法。
【請求項２３】
放電ガスが封入された放電空間を挟んで対向配置されている第１及び第２基板の内の第１基板に形成されている複数の行電極対と前記第２基板に形成されている複数の列電極との各交叉部に、その表面が前記放電ガスに接触している蛍光体層を含む放電セルが形成されているプラズマディスプレイパネルを、前記映像信号における単位表示期間毎に複数のサブフィールドにて階調駆動するプラズマディスプレイパネルの駆動方法であって、
前記単位表示期間内の複数の前記サブフィールド各々の内の第１のサブフィールド及び前記第１のサブフィールドに後続する第２のサブフィールド各々では、前記行電極対の一方の行電極に順次負極性の書込走査パルスを印加しつつ前記映像信号に基づく各画素毎の画素データに応じた画素データパルスを前記列電極に印加することにより前記放電セルを選択的に書込アドレス放電させて前記放電セルを消灯モードの状態から点灯モードの状態に遷移させる書込アドレス行程を実行し、
前記第２のサブフィールドに後続する第３のサブフィールドでは、前記行電極対の一方の行電極に順次負極性の消去走査パルスを印加しつつ前記映像信号に基づく各画素毎の画素データに応じた画素データパルスを前記列電極に印加することにより前記放電セルを選択的に消去アドレス放電させて前記放電セルを前記点灯モードの状態から前記消灯モードの状態に遷移させる消去アドレス行程を実行し、
前記第１のサブフィールドでは前記書込アドレス行程の実行期間に亘り前記行電極対の他方の行電極に負極性のベースパルスを印加し、前記第２のサブフィールドでは前記書込アドレス行程の実行期間に亘り前記他方の行電極に正極性のベースパルスを印加することを特徴とするプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
プラズマディスプレイパネルの駆動方法に関する。
【背景技術】
【０００２】
現在、薄型表示装置として、ＡＣ型(交流放電型)のプラズマディスプレイパネル（以下、ＰＤＰと称する）が製品化されてきている。ＰＤＰ内には、２枚の基板、すなわち前面透明基板及び背面基板が所定間隙を介して対向配置されている。表示面としての上記前面透明基板の内面（背面基板と対向する面）には、互いに対をなして夫々画面左右方向に伸長する行電極対の複数が形成されている。更に、かかる前面透明基板の内面には、行電極対の各々を被覆する誘電体層が形成されている。一方、背面基板側には、行電極対と交叉するように画面上下方向に伸長する列電極の複数が形成されている。上記表示面側から見た場合、行電極対と列電極との交叉部に、画素に対応した放電セルが形成されている。
【０００３】
このようなＰＤＰに対して、入力映像信号に対応した中間調の表示輝度を得るべく、サブフィールド法を用いた階調駆動を実施する。
【０００４】
サブフィールド法に基づく階調駆動では、発光を実施すべき回数（又は期間）が夫々に割り当てられている複数のサブフィールド各々にて、１フィールド分の映像信号に対する表示駆動を実施する。各サブフィールドでは、アドレス行程と、サスティン行程とを順次実行する。アドレス行程では、入力映像信号に応じて、選択的に各放電セル内の行電極及び列電極間で選択放電を生起させて所定量の壁電荷を形成（又は消去）させる。この際、所定量の壁電荷が形成された放電セルは点灯モード、壁電荷量が所定量に満たない放電セルは消灯モードに設定される。サスティン行程では、所定量の壁電荷が形成されている放電セル、つまり点灯モードに設定されている放電セルのみを繰り返しサスティン放電させてその放電に伴う発光状態を維持する。更に、少なくとも先頭のサブフィールドにおいて上記アドレス行程に先立ち、リセット行程を実行する。かかるリセット行程では、全ての放電セル内において、対を為す行電極間にリセット放電を生起させることにより全放電セル内に残留する壁電荷の量を初期化して、全放電セルを上記点灯モード及び消灯モードの内の一方の状態にする。
【０００５】
ここで、上記リセット放電は比較的強い放電であり、且つ表示すべき画像の内容には何ら関与しないものである為、この放電に伴う発光が画像のコントラストを低下させてしまうという問題があった。
【０００６】
そこで、黒表示を行う場合、つまり１フィールド表示期間に亘り放電セルを消灯状態に維持させる場合に限り、リセット放電を生起させないようにした駆動方法が提案された（特許文献１の図９参照）。かかる駆動では、１４個のサブフィールドにて最低輝度（黒表示）〜最高輝度なる輝度範囲を１５段階（第１〜第１５階調）で表現するようにしている。この際、最低輝度（黒表示）の表示を担う第１階調駆動を除く第２〜第１５階調駆動では、先頭のサブフィールドＳＦ１のみで上記リセット放電に相当する選択書込放電（二重丸にて示す）を生起さて、各放電セルを点灯モードの状態に初期化させるようにしている。そして、サブフィールドＳＦ２〜ＳＦ１４の内のいずれか１のＳＦのみで放電セルを消灯モードに遷移させるべき選択消去放電（黒丸にて示す）を生起させることにより、各階調に対応した数だけ連続したＳＦ各々でサスティン放電（白丸にて示す）が生起される。
【０００７】
上記の如き駆動を採用すれば、放電セルの状態を初期化すべき書込放電の機会は、先頭サブフィールドＳＦ１だけであり、且つ黒表示を行う場合にはこの書込放電さえ実施しないようにしたので、コントラストが向上する。
【０００８】
ところが、かかる駆動によると、放電セルを消灯モードから点灯モード状態に遷移させることができる機会は先頭サブフィールドＳＦ１の書込放電だけである。よって、サブフィールドＳＦ１で書込放電が失敗すると、入力映像信号に拘わらず黒表示となってしまい、画質劣化が顕著に表れてしまうという問題が生じた。
【特許文献１】特開２００１−３１２２４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、入力映像信号に基づき各放電セルを選択的に消灯モード状態から点灯モード状態に遷移させるべき書込放電を安定して生起させることが可能なプラズマディスプレイパネルの駆動方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１０】
請求項１記載によるプラズマディスプレイパネルの駆動方法は、放電ガスが封入された放電空間を挟んで対向配置されている第１及び第２基板の内の第１基板に形成されている複数の行電極対と前記第２基板に形成されている複数の列電極との各交叉部に、その表面が前記放電ガスに接触している蛍光体層を含む放電セルが形成されているプラズマディスプレイパネルを、前記映像信号における単位表示期間毎に複数のサブフィールドにて階調駆動するプラズマディスプレイパネルの駆動方法であって、前記単位表示期間内の複数の前記サブフィールド各々の内の第１のサブフィールド及び前記第１のサブフィールドに後続する第２のサブフィールド各々では、前記行電極対の一方の行電極に順次負極性の書込走査パルスを印加しつつ前記映像信号に基づく各画素毎の画素データに応じた画素データパルスを前記列電極に印加することにより前記放電セルを選択的に書込アドレス放電させて前記放電セルを消灯モードの状態から点灯モードの状態に遷移させる書込アドレス行程を実行し、前記第２のサブフィールドに後続する第３のサブフィールドでは、前記行電極対の一方の行電極に順次負極性の消去走査パルスを印加しつつ前記映像信号に基づく各画素毎の画素データに応じた画素データパルスを前記列電極に印加することにより前記放電セルを選択的に消去アドレス放電させて前記放電セルを前記点灯モードの状態から前記消灯モードの状態に遷移させる消去アドレス行程を実行し、前記第１のサブフィールドの前記書込アドレス行程にて印加される前記書込走査パルスにおける負極性のピーク電位を、前記第２のサブフィールドの前記書込アドレス行程にて印加される前記書込走査パルスにおける負極性のピーク電位よりも高くする。
【００１１】
又、請求項３記載によるプラズマディスプレイパネルの駆動方法は、放電ガスが封入された放電空間を挟んで対向配置されている第１及び第２基板の内の第１基板に形成されている複数の行電極対と前記第２基板に形成されている複数の列電極との各交叉部に、その表面が前記放電ガスに接触している蛍光体層を含む放電セルが形成されているプラズマディスプレイパネルを、前記映像信号における単位表示期間毎に複数のサブフィールドにて階調駆動するプラズマディスプレイパネルの駆動方法であって、前記単位表示期間内の複数の前記サブフィールド各々の内の第１のサブフィールド及び前記第１のサブフィールドに後続する第２のサブフィールド各々では、前記行電極対の一方の行電極に順次負極性の書込走査パルスを印加しつつ前記映像信号に基づく各画素毎の画素データに応じた画素データパルスを前記列電極に印加することにより前記放電セルを選択的に書込アドレス放電させて前記放電セルを消灯モードの状態から点灯モードの状態に遷移させる書込アドレス行程を実行し、前記第２のサブフィールドに後続する第３のサブフィールドでは、前記行電極対の一方の行電極に順次負極性の消去走査パルスを印加しつつ前記映像信号に基づく各画素毎の画素データに応じた画素データパルスを前記列電極に印加することにより前記放電セルを選択的に消去アドレス放電させて前記放電セルを前記点灯モードの状態から前記消灯モードの状態に遷移させる消去アドレス行程を実行し、前記第１のサブフィールドの前記書込アドレス行程にて印加される前記書込走査パルスのパルス幅を、前記第２のサブフィールドの前記書込アドレス行程にて印加される前記書込走査パルスのパルス幅よりも小にする。
【００１２】
又、請求項２３記載によるプラズマディスプレイパネルの駆動方法は、放電ガスが封入された放電空間を挟んで対向配置されている第１及び第２基板の内の第１基板に形成されている複数の行電極対と前記第２基板に形成されている複数の列電極との各交叉部に、その表面が前記放電ガスに接触している蛍光体層を含む放電セルが形成されているプラズマディスプレイパネルを、前記映像信号における単位表示期間毎に複数のサブフィールドにて階調駆動するプラズマディスプレイパネルの駆動方法であって、前記単位表示期間内の複数の前記サブフィールド各々の内の第１のサブフィールド及び前記第１のサブフィールドに後続する第２のサブフィールド各々では、前記行電極対の一方の行電極に順次負極性の書込走査パルスを印加しつつ前記映像信号に基づく各画素毎の画素データに応じた画素データパルスを前記列電極に印加することにより前記放電セルを選択的に書込アドレス放電させて前記放電セルを消灯モードの状態から点灯モードの状態に遷移させる書込アドレス行程を実行し、前記第２のサブフィールドに後続する第３のサブフィールドでは、前記行電極対の一方の行電極に順次負極性の消去走査パルスを印加しつつ前記映像信号に基づく各画素毎の画素データに応じた画素データパルスを前記列電極に印加することにより前記放電セルを選択的に消去アドレス放電させて前記放電セルを前記点灯モードの状態から前記消灯モードの状態に遷移させる消去アドレス行程を実行し、前記第１のサブフィールドでは前記書込アドレス行程の実行期間に亘り前記行電極対の他方の行電極に負極性のベースパルスを印加し、前記第２のサブフィールドでは前記書込アドレス行程の実行期間に亘り前記他方の行電極に正極性のベースパルスを印加する。
【発明を実施するための最良の形態】
【００１３】
単位表示期間内の第１サブフィールド及びこれに後続する第２サブフィールド各々では、負極性の書込走査パルスをプラズマディスプレイパネルの各行電極対の一方の行電極に印加しつつ画素データパルスを列電極に印加することにより放電セルを選択的に書込アドレス放電させてこの放電セルを消灯モードから点灯モードの状態に遷移させる書込アドレス行程を実行する。又、第２サブフィールドに後続する第３サブフィールドでは、負極性の消去走査パルスを各行電極対の一方の行電極に印加しつつ画素データパルスをその列電極に印加することにより放電セルを選択的に消去アドレス放電させてこの放電セルを点灯モードから消灯モードの状態に遷移させる消去アドレス行程を実行する。この際、上記第１サブフィールドの書込アドレス行程にて印加される書込走査パルスにおける負極性のピーク電位を、上記第２サブフィールドの書込アドレス行程にて印加される書込走査パルスにおける負極性のピーク電位よりも高くする。
【００１４】
又、上記第１サブフィールドの書込アドレス行程にて印加される書込走査パルスのパルス幅を、上記第２サブフィールドの書込アドレス行程にて印加される書込走査パルスのパルス幅よりも小にする。
【００１５】
又、上記第１サブフィールドの書込アドレス行程の実行期間中は行電極対の他方の行電極に負極性のベースパルスを印加し、第２サブフィールドの書込アドレス行程の実行期間中は上記他方の行電極に正極性のベースパルスを印加する。
【００１６】
かかる駆動によれば、第１サブフィールドの書込アドレス行程で生起される書込アドレス放電に誘発されて行電極間で生起されてしまうという誤放電が防止されるので、次の第２サブフィールドの書込アドレス行程において確実に書込放電を生起させることが可能となる。
【実施例】
【００１７】
図１は、本発明による駆動方法に従ってプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成を示す図である。
【００１８】
図１に示す如く、かかるプラズマディスプレイ装置は、プラズマディスプレイパネルとしてのＰＤＰ５０、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３、アドレスドライバ５５、及び駆動制御回路５６から構成される。
【００１９】
ＰＤＰ５０には、２次元表示画面の縦方向（垂直方向）に夫々伸張して配列された列電極Ｄ1〜Ｄm、横方向（水平方向）に夫々伸張して配列された行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnが形成されている。この際、互いに隣接するもの同士で対を為す行電極対（Ｙ1，Ｘ1）、（Ｙ2，Ｘ2）、（Ｙ3，Ｘ3）、・・・、（Ｙn，Ｘn）が夫々、ＰＤＰ５０における第１表示ライン〜第ｎ表示ラインを担う。各表示ラインと列電極Ｄ1〜Ｄm各々との各交叉部(図１中の一点鎖線にて囲まれた領域)には、画素を担う放電セルＰＣが形成されている。すなわち、ＰＤＰ５０には、第１表示ラインに属する放電セルＰＣ1,1〜ＰＣ1,m、第２表示ラインに属する放電セルＰＣ2,1〜ＰＣ2,m、・・・・、第ｎ表示ラインに属する放電セルＰＣn,1〜ＰＣn,mの各々がマトリクス状に配列されているのである。
【００２０】
図２は、表示面側から眺めたＰＤＰ５０の内部構造を模式的に示す正面図である。尚、図２においては、夫々隣接する３つの列電極Ｄと、互いに隣接する２つの表示ラインとの各交叉部を抜粋して示すものである。又、図３は、図２のＶ−Ｖ線におけるＰＤＰ５０の断面を示す図であり、図４は、図２のＷ−Ｗ線におけるＰＤＰ５０の断面を示す図である。
【００２１】
図２に示すように、各行電極Ｘは、２次元表示画面の水平方向に伸張するバス電極Ｘｂと、かかるバス電極Ｘｂ上の各放電セルＰＣに対応した位置に夫々接触して設けられたＴ字形状の透明電極Ｘａと、から構成される。各行電極Ｙは、２次元表示画面の水平方向に伸張するバス電極Ｙｂと、かかるバス電極Ｙｂ上の各放電セルＰＣに対応した位置に夫々接触して設けられたＴ字形状の透明電極Ｙａと、から構成される。透明電極Ｘａ及びＹａは例えばＩＴＯ等の透明導電膜からなり、バス電極Ｘｂ及びＹｂは例えば金属膜からなる。透明電極Ｘａ及バス電極Ｘｂからなる行電極Ｘ、並びに透明電極Ｙａ及バス電極Ｙｂからなる行電極Ｙは、図３に示す如く、その前面側がＰＤＰ５０の表示面となる前面透明基板１０の背面側に形成されている。この際、各行電極対（Ｘ、Ｙ）における透明電極Ｘａ及びＹａは、互いに対となる相手の行電極側に伸張しており、その幅広部の頂辺同士が所定幅の放電ギャップｇ１を介して互いに対向している。又、前面透明基板１０の背面側には、行電極対（Ｘ、Ｙ）とこの行電極対に隣接する行電極対（Ｘ、Ｙ）との間に、２次元表示画面の水平方向に伸張する黒色または暗色の光吸収層（遮光層）１１が形成されている。さらに、前面透明基板１０の背面側には、行電極対（Ｘ，Ｙ）を被覆するように誘電体層１２が形成されている。この誘電体層１２の背面側（行電極対が接触する面とは反対側の面）には、図３に示す如く、光吸収層１１とこの光吸収層１１に隣接するバス電極Ｘｂ及びＹｂとが形成されている領域に対応した部分に、嵩上げ誘電体層１２Ａが形成されている。
【００２２】
誘電体層１２及び嵩上げ誘電体層１２Ａの表面上には、酸化マグネシウム層１３が形成されている。尚、酸化マグネシウム層１３は、電子線の照射によって励起されて波長２００〜３００ｎｍ内、特に２３０〜２５０ｎｍ内にピークを有するＣＬ（カソードルミネッセンス）発光を行う二次電子放出材としての酸化マグネシウム結晶体（以下、ＣＬ発光ＭｇＯ結晶体と称する）を含むものである。このＣＬ発光ＭｇＯ結晶体は、マグネシウムを加熱して発生するマグネシウム蒸気を気相酸化して得られるものであり、例えば立方体の結晶体が互いに嵌り込んだ多重結晶構造、あるいは立方体の単結晶構造を有する。ＣＬ発光ＭｇＯ結晶体の平均粒径は、２０００オングストローム以上（ＢＥＴ法による測定結果）である。
【００２３】
平均粒径が２０００オングストローム以上の大きな粒径の気相法酸化マグネシウム単結晶体を形成しようとする場合には、マグネシウム蒸気を発生させる際の加熱温度を高くする必要がある。このため、マグネシウムと酸素が反応する火炎の長さが長くなり、この火炎と周囲との温度差が大きくなることによって、粒径の大きい気相法酸化マグネシウム単結晶体ほど、上述した如きＣＬ発光のピーク波長（例えば、２３５ｎｍ付近、２３０〜２５０ｎｍ内）に対応したエネルギー準位を有するものが多く形成されることになる。
【００２４】
また、一般的な気相酸化法に比べ、単位時間当たりに蒸発させるマグネシウムの量を増加させてマグネシウムと酸素との反応領域をより増大させ、より多くの酸素と反応することによって生成された気相法酸化マグネシウム単結晶体は、上述したＣＬ発光のピーク波長に対応したエネルギー準位を有するものとなる。
【００２５】
このようなＣＬ発光ＭｇＯ結晶体を、スプレー法や静電塗布法等によって、誘電体層１２の表面に付着させることにより酸化マグネシウム層１３が形成されている。尚、誘電体層１２の表面に蒸着又はスパッタ法により薄膜酸化マグネシウム層を形成し、その上にＣＬ発光ＭｇＯ結晶体を付着させて酸化マグネシウム層１３を形成するようにしても良い。
【００２６】
一方、前面透明基板１０と平行に配置された背面基板１４上には、各行電極対（Ｘ，Ｙ）における透明電極Ｘａ及びＹａに対向する位置において、列電極Ｄの各々が行電極対（Ｘ，Ｙ）と直交する方向に伸張して形成されている。背面基板１４上には、更に列電極Ｄを被覆する白色の列電極保護層１５が形成されている。この列電極保護層１５上には隔壁１６が形成されている。隔壁１６は、各行電極対（Ｘ，Ｙ）のバス電極Ｘｂ及びＹｂに対応した位置において夫々２次元表示画面の横方向に伸張している横壁１６Ａと、互いに隣接する列電極Ｄ間の各中間位置において２次元表示画面の縦方向に伸張している縦壁１６Ｂとによって梯子形状に形成されている。更に、図２に示す如き梯子形状の隔壁１６がＰＤＰ５０の各表示ライン毎に形成されている。互いに隣接する隔壁１６の間には、図２に示す如き隙間ＳＬが存在する。又、梯子状の隔壁１６により、夫々独立した放電空間Ｓ、透明電極Ｘａ及びＹａを含む放電セルＰＣが区画されている。放電空間Ｓ内には、キセノンガスを含む放電ガスが封入されている。各放電セルＰＣ内における横壁１６Ａの側面、縦壁１６Ｂの側面、及び列電極保護層１５の表面には、これらの面を全て覆うように蛍光体層１７が形成されている。この蛍光体層１７は、実際には、赤色発光を為す蛍光体、緑色発光を為す蛍光体、及び青色発光を為す蛍光体の３種類からなる。
【００２７】
尚、蛍光体層１７内には、例えば図５に示す如き形態にて、二次電子放出材としてのＭｇＯ結晶体（ＣＬ発光ＭｇＯ結晶体を含む）が含まれている。この際、少なくとも蛍光体層１７の表面上、すなわち放電空間Ｓと接する面上には、放電ガスと接触するようにＭｇＯ結晶体が蛍光体層１７から露出している。
【００２８】
ここで、各放電セルＰＣの放電空間Ｓと隙間ＳＬとの間は、図３に示す如く酸化マグネシウム層１３が横壁１６Ａに当接されることによって互いに閉じられている。又、図４に示す如く、縦壁１６Ｂは酸化マグネシウム層１３に当接されていないので、その間に隙間ｒが存在する。すなわち、２次元表示画面の横方向において互いに隣接する放電セルＰＣ各々の放電空間Ｓは、この隙間ｒを介して互いに連通しているのである。
【００２９】
駆動制御回路５６は、先ず、入力映像信号を各画素毎にその全ての輝度レベルを２５６階調にて表現する８ビットの画素データに変換し、この画素データに対して誤差拡散処理及びディザ処理からなる多階調化処理を施す。すなわち、先ず、誤差拡散処理では、上記画素データの上位６ビット分を表示データ、残りの下位２ビット分を誤差データとし、周辺画素各々に対応した画素データにおける誤差データを重み付け加算したものを、上記表示データに反映させることにより６ビットの誤差拡散処理画素データを得る。かかる誤差拡散処理によれば、原画素における下位２ビット分の輝度が周辺画素によって擬似的に表現され、それ故に８ビットよりも少ない６ビット分の表示データにて、上記８ビット分の画素データと同等の輝度階調表現が可能になる。次に、駆動制御回路５６は、この誤差拡散処理によって得られた６ビットの誤差拡散処理画素データに対してディザ処理を施す。ディザ処理では、互いに隣接する複数の画素を１画素単位とし、この１画素単位内の各画素に対応した上記誤差拡散処理画素データに夫々、互いに異なる係数値からなるディザ係数を夫々割り当てて加算することによりディザ加算画素データを得る。かかるディザ係数の加算によれば、上記の如き画素単位で眺めた場合には、ディザ加算画素データの上位４ビット分だけでも８ビットに相当する輝度を表現することが可能となる。そこで、駆動制御回路５６は、上記ディザ加算画素データ中の上位４ビット分を、図６に示す如く全輝度範囲を１６段階の階調（第１〜第１６階調）にて表す多階調化画素データＰＤSとする。そして、駆動制御回路５６は、多階調化画素データＰＤSを図６に示す如きデータ変換テーブルに従って１４ビットの画素駆動データＧＤに変換する。駆動制御回路５６は、かかる画素駆動データＧＤにおける第１〜第１４ビットを夫々サブフィールドＳＦ１〜ＳＦ１４（後述する）の各々に対応させ、そのサブフィールドＳＦに対応したビット桁を画素駆動データビットとして１表示ライン分（ｍ個）ずつアドレスドライバ５５に供給する。
【００３０】
更に、駆動制御回路５６は、図７に示す如き発光駆動シーケンスに従って上記構造を有するＰＤＰ５０を駆動させるべき各種制御信号を、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３及びアドレスドライバ５５からなるパネルドライバに供給する。すなわち、駆動制御回路５６は、図７に示す如き１フィールド（１フレーム）表示期間内の先頭のサブフィールドＳＦ１では、第１リセット行程Ｒ１、第１選択書込アドレス行程Ｗ１W及び微小発光行程ＬＬ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。かかるサブフィールドＳＦ１に後続するＳＦ２では、第２リセット行程Ｒ２、第２選択書込アドレス行程Ｗ２W及びサスティン行程Ｉ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。又、サブフィールドＳＦ３〜ＳＦ１４各々では、選択消去アドレス行程ＷD及びサスティン行程Ｉ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。尚、１フィールド表示期間内の最後尾のサブフィールドＳＦ１４に限り、サスティン行程Ｉの実行後、駆動制御回路５６は、消去行程Ｅに従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。
【００３１】
パネルドライバ、すなわち、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３及びアドレスドライバ５５は、駆動制御回路５６から供給された各種制御信号に応じて、図８に示す如き各種駆動パルスを生成してＰＤＰ５０の列電極Ｄ、行電極Ｘ及びＹに供給する。
【００３２】
尚、図８においては、図７に示されるサブフィールドＳＦ１〜ＳＦ１４の内のＳＦ１〜ＳＦ３、並びに最後尾のサブフィールドＳＦ１４での動作のみを抜粋して示すものである。
【００３３】
先ず、サブフィールドＳＦ１の第１リセット行程Ｒ１の前半部では、Ｙ電極ドライバ５３が、後述するサスティンパルスに比して時間経過に伴う前縁部での電位推移が緩やかな波形を有する正極性のリセットパルスＲＰ１Y1を全ての行電極Ｙ1〜Ｙnに印加する。尚、リセットパルスＲＰ１Y1のピーク電位は、サスティンパルスのピーク電位よりも高電位であり、且つ後述するリセットパルスＲＰ２Y1のピーク電位よりも低電位である。又、この間、アドレスドライバ５５は、列電極Ｄ1〜Ｄmを接地電位（０ボルト）の状態に設定する。更に、この間、Ｘ電極ドライバ５１は、かかるリセットパルスＲＰ１Y1と同一極性であり、且つ、上記リセットパルスＲＰ１Y1の印加に伴う行電極Ｘ及びＹ間での面放電を防止し得るピーク電位を有するリセットパルスＲＰ１Xを全ての行電極Ｘ1〜Ｘn各々に印加する。尚、この間、行電極Ｘ及びＹ間で面放電が生じないのであれば、Ｘ電極ドライバ５１は、リセットパルスＲＰ１Xを印加する代わりに、全ての行電極Ｘ1〜Ｘnを接地電位（０ボルト）に設定するようにしても良い。ここで、第１リセット行程Ｒ１の前半部では、上述した如きリセットパルスＲＰ１Y1の印加に応じて、全ての放電セルＰＣ各々内の行電極Ｙ及び列電極Ｄ間において第１リセット放電が生起される。すなわち、第１リセット行程Ｒ１の前半部では、行電極Ｙが陽極側、列電極Ｄが陰極側となるように両電極間に電圧を印加することにより、行電極Ｙから列電極Ｄに向けて電流が流れる放電（以下、列側陰極放電と称する）を上記第１リセット放電として生起させるのである。かかる第１リセット放電に応じて、全ての放電セルＰＣ内の行電極Ｙ近傍には負極性の壁電荷、列電極Ｄ近傍には正極性の壁電荷が形成される。
【００３４】
次に、サブフィールドＳＦ１の第１リセット行程Ｒ１の後半部では、Ｙ電極ドライバ５３が、時間経過に伴う前縁部での電位推移が緩やかな負極性のリセットパルスＲＰ１Y2を発生し、これを全ての行電極Ｙ1〜Ｙnに印加する。尚、リセットパルスＲＰ１Y2における負のピーク電位は、後述する負極性の書込走査パルスＳＰWのピーク電位よりも高い電位、つまり０ボルトに近い電位に設定されている。すなわち、リセットパルスＲＰY2のピーク電位を書込走査パルスＳＰWのピーク電位よりも低くしてしまうと、行電極Ｙ及び列電極Ｄ間において強い放電が生起され、列電極Ｄ近傍に形成されていた壁電荷が大幅に消去されてしまい、第１選択書込アドレス行程Ｗ１Wでのアドレス放電が不安定となるからである。この間、Ｘ電極ドライバ５１は、全ての行電極Ｘ1〜Ｘnを接地電位（０ボルト）に設定する。尚、リセットパルスＲＰ１Y2のピーク電位は、上記第１リセット放電に応じて行電極Ｘ及びＹ各々の近傍に形成された壁電荷を考慮した上で、行電極Ｘ及びＹ間において確実に放電を生起させることができる最低の電位である。ここで、第１リセット行程Ｒ１の後半部では、上述した如きリセットパルスＲＰ１Y2の印加に応じて、全ての放電セルＰＣ内の行電極Ｘ及びＹ間において第２リセット放電が生起される。すなわち、第１リセット行程Ｒ１の後半部では、行電極Ｙが陰極側、列電極Ｄが陽極側となるように両電極間に電圧を印加することにより、列電極Ｄから行電極Ｙに向けて電流が流れる放電（以下、列側陽極放電と称する）を上記第２リセット放電として生起させるのである。かかる第２リセット放電により、各放電セルＰＣ内の行電極Ｘ及びＹ各々の近傍に形成されていた壁電荷が消去され、全ての放電セルＰＣが消灯モードに初期化される。更に、上記リセットパルスＲＰ１Y2の印加に応じて、全ての放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間においても微弱な放電が生起される。この微弱な放電により、列電極Ｄ近傍に形成されていた正極性の壁電荷の一部が消去され、後述する第１選択書込アドレス行程Ｗ１Wにおいて正しく選択書込アドレス放電を生起させ得る量に調整される。
【００３５】
このように、第１リセット行程Ｒ１では、全行電極Ｙに、リセットヘッドパルスとしてのリセットパルスＲＰ１Y1及びリセットテイルパルスとしてのリセットパルスＲＰ１Y2を連続印加することにより各放電セル内において第１及び第２リセット放電を順次生起させ、全放電セルを消灯モードに初期化する。
【００３６】
次に、サブフィールドＳＦ１の第１選択書込アドレス行程Ｗ１Wでは、Ｙ電極ドライバ５３が、図８に示す如き負極性の所定電位を有するベースパルスＢＰ-を行電極Ｙ1〜Ｙnに同時に印加しつつ、負極性のピーク電位を有する書込走査パルスＳＰWを行電極Ｙ1〜Ｙn各々に順次択一的に印加して行く。この間、アドレスドライバ５５は、先ず、サブフィールドＳＦ１に対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスＤＰに変換する。例えば、アドレスドライバ５５は、放電セルＰＣを点灯モードに設定させるべき論理レベル１の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスＤＰに変換する。一方、放電セルＰＣを消灯モードに設定させるべき論理レベル０の画素駆動データビットに対してはこれを低電圧(０ボルト)の画素データパルスＤＰに変換する。そして、アドレスドライバ５５は、かかる画素データパルスＤＰを１表示ライン分(ｍ個)ずつ、各書込走査パルスＳＰWの印加タイミングに同期して列電極Ｄ1〜Ｄmに印加して行く。この際、上記書込走査パルスＳＰWと同時に、点灯モードに設定させるべき高電圧の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間に選択書込アドレス放電が生起される。尚、この間、行電極Ｘ及びＹ間にも書込走査パルスＳＰWに応じた電圧が印加されることになるが、この段階では全ての放電セルＰＣは消灯モード、つまり壁電荷が消去された状態にあるので、かかる書込走査パルスＳＰWの印加だけでは行電極Ｘ及びＹ間には放電が生じない。従って、サブフィールドＳＦ１の第１選択書込アドレス行程Ｗ１Wでは、書込走査パルスＳＰW及び高電圧の画素データパルスＤＰの印加に応じて、放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間のみに選択書込アドレス放電が生起される。これにより、放電セルＰＣ内の行電極Ｘ近傍には壁電荷が存在していないものの、行電極Ｙ近傍には正極性の壁電荷、列電極Ｄ近傍には負極性の壁電荷が夫々形成された点灯モードの状態に設定される。一方、上記書込走査パルスＳＰWと同時に、消灯モードに設定させるべき低電圧（０ボルト）の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には上述した如き選択書込アドレス放電は生起されない。よって、この放電セルＰＣは、第１リセット行程Ｒ１において初期化された消灯モードの状態、つまり、行電極Ｙ及び列電極Ｄ間、並びに行電極Ｘ及びＹ間のいずれにおいても放電が生じない状態を維持する。
【００３７】
次に、サブフィールドＳＦ１の微小発光行程ＬＬでは、Ｙ電極ドライバ５３が、図８に示す如き正極性の所定のピーク電位を有する微小発光パルスＬＰを行電極Ｙ1〜Ｙnに同時に印加する。かかる微小発光パルスＬＰの印加に応じて、点灯モードに設定されている放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間において放電（以下、微小発光放電と称する）が生起される。つまり、微小発光行程ＬＬでは、放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間では放電が生起されるものの、行電極Ｘ及びＹ間には放電が生起させることのない電位を行電極Ｙに印加することにより、点灯モードに設定されている放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間のみで微小発光放電を生起させるのである。この際、微小発光パルスＬＰのピーク電位は、後述するサブフィールドＳＦ２以降のサスティン行程Ｉにて印加するサスティンパルスＩＰのピーク電位よりも低い電位であり、例えば、後述する選択消去アドレス行程ＷDにおいて行電極Ｙに印加されるベース電位と同一である。又、図８に示す如く、微小発光パルスＬＰにおける電位の立ち上がり区間での時間経過に伴う変化率は、リセットパルス（ＲＰ１Y1，ＲＰ２Y1）における立ち上がり区間での変化率よりも高くしている。つまり、微小発光パルスＬＰの前縁部における電位推移をリセットパルスの前縁部における電位推移よりも急峻にすることにより、第１リセット行程Ｒ１及び第２リセット行程Ｒ２で生起される第１リセット放電よりも強い放電を生起させるのである。ここで、かかる放電は、前述した如き列側陰極放電であり且つ、サスティンパルスＩＰよりもそのパルス電圧が低い微小発光パルスＬＰによって生起された放電である為、行電極Ｘ及びＹ間で生起されるサスティン放電（後述する）よりもその放電に伴う発光輝度が低い。すなわち、微小発光行程ＬＬでは、第１リセット放電よりも高い輝度レベルの発光を伴う放電であるものの、サスティン放電よりもその放電に伴う輝度レベルが低い放電、つまり表示用に利用できる程度の微小な発光を伴う放電を微小発光放電として生起させるのである。この際、微小発光行程ＬＬの直前において実施される第１選択書込アドレス行程Ｗ１Wでは、放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間で選択書込アドレス放電が生起される。よって、サブフィールドＳＦ１では、かかる選択書込アドレス放電に伴う発光と上記微小発光放電に伴う発光とによって、輝度レベル０よりも１段階だけ高輝度な階調に対応した輝度が表現されるのである。
【００３８】
尚、上記微小発光放電後、行電極Ｙ近傍には負極性の壁電荷、列電極Ｄ近傍には正極性の壁電荷が夫々形成される。
【００３９】
次に、サブフィールドＳＦ２の第２リセット行程Ｒ２の前半部では、Ｙ電極ドライバ５３が、後述するサスティンパルスに比して時間経過に伴う前縁部での電位推移が緩やかな波形を有する正極性のリセットパルスＲＰ２Y1を全ての行電極Ｙ1〜Ｙnに印加する。尚、リセットパルスＲＰ２Y1のピーク電位は、上記リセットパルスＲＰ１Y1のピーク電位よりも高い。又、この間、アドレスドライバ５５は、列電極Ｄ1〜Ｄmを接地電位（０ボルト）の状態に設定し、Ｘ電極ドライバ５１は、上記リセットパルスＲＰ２Y1の印加に伴う行電極Ｘ及びＹ間での面放電を防止し得るピーク電位を有する正極性のリセットパルスＲＰ２Xを全ての行電極Ｘ1〜Ｘn各々に印加する。尚、行電極Ｘ及びＹ間で面放電が生じないのであれば、Ｘ電極ドライバ５１は、上記リセットパルスＲＰ２Xを印加する代わりに、全ての行電極Ｘ1〜Ｘnを接地電位（０ボルト）に設定するようにしても良い。上記リセットパルスＲＰ２Y1の印加に応じて、放電セルＰＣ各々の内で上記微小発光行程ＬＬにて列側陰極放電が生起されなかった放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間において、かかる微小発光行程ＬＬでの列側陰極放電よりも弱い第１リセット放電が生起される。すなわち、第２リセット行程Ｒ２の前半部では、行電極Ｙが陽極側、列電極Ｄが陰極側となるように両電極間に電圧を印加することにより、行電極Ｙから列電極Ｄに向けて電流が流れる列側陰極放電を上記第１リセット放電として生起させるのである。一方、上記微小発光行程ＬＬにおいて既に微小発光放電が生起された放電セルＰＣ内では、上記リセットパルスＲＰ２Y1の印加が為されても放電は生起されない。従って、第２リセット行程Ｒ２の前半部の終了直後、全ての放電セルＰＣ内の行電極Ｙ近傍には負極性の壁電荷、列電極Ｄ近傍には正極性の壁電荷が形成された状態となる。
【００４０】
次に、サブフィールドＳＦ２の第２リセット行程Ｒ２の後半部では、Ｙ電極ドライバ５３が、時間経過に伴う前縁部での電位推移が緩やかな負極性のリセットパルスＲＰ２Y2を行電極Ｙ1〜Ｙnに印加する。尚、リセットパルスＲＰ２Y2における負極性のピーク電位は、図８に示す如く、第１リセット行程Ｒ１にて全行電極Ｙに印加されたリセットパルスＲＰ１Y2における負極性のピーク電位よりも低く、且つ第１選択書込アドレス行程Ｗ１Wにて行電極Ｙに印加された書込走査パルスＳＰWにおける負極性のピーク電位よりも高い。
【００４１】
更に、第２リセット行程Ｒ２の後半部では、Ｘ電極ドライバ５１が、正極性の所定電位を有するベースパルスＢＰ+を行電極Ｘ1〜Ｘn各々に印加する。この際、これら負極性のリセットパルスＲＰ２Y2及び正極性のベースパルスＢＰ+の印加に応じて、全ての放電セルＰＣ内の行電極Ｘ及びＹ間において第２リセット放電が生起される。すなわち、第２リセット行程Ｒ２の後半部では、行電極Ｙが陰極側、列電極Ｄが陽極側となるように両電極間に電圧を印加することにより、列電極Ｄから行電極Ｙに向けて電流が流れる列側陽極放電を上記第２リセット放電として生起させるのである。尚、リセットパルスＲＰ２Y2及びベースパルスＢＰ+各々のピーク電位は、上記第１リセット放電によって行電極Ｘ及びＹ各々の近傍に形成された壁電荷を考慮した上で、行電極Ｘ及びＹ間において確実に上記第２リセット放電を生起させることができる最低の電位である。又、リセットパルスＲＰ２Y2における負のピーク電位は、負極性の書込走査パルスＳＰWのピーク電位よりも高い電位、つまり０ボルトに近い電位に設定されている。すなわち、リセットパルスＲＰ２Y2のピーク電位を書込走査パルスＳＰWのピーク電位よりも低くしてしまうと、行電極Ｙ及び列電極Ｄ間において強い放電が生起され、列電極Ｄ近傍に形成されていた壁電荷が大幅に消去されてしまい、第２選択書込アドレス行程Ｗ２Wでのアドレス放電が不安定となるからである。ここで、第２リセット行程Ｒ２の後半部において生起された第２リセット放電により、各放電セルＰＣ内の行電極Ｘ及びＹ各々の近傍に形成されていた壁電荷が消去され、全ての放電セルＰＣが消灯モードに初期化される。更に、上記リセットパルスＲＰ２Y2の印加に応じて、全ての放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間においても微弱な放電が生起され、かかる放電により、列電極Ｄ近傍に形成されていた正極性の壁電荷の一部が消去され、第２選択書込アドレス行程Ｗ２Wにおいて正しく選択書込アドレス放電を生起させ得る量に調整される。
【００４２】
このように、第２リセット行程Ｒ２では、全行電極Ｙに、リセットヘッドパルスとしてのリセットパルスＲＰ２Y1及びリセットテイルパルスとしてのリセットパルスＲＰ２Y2を連続印加することにより各放電セル内において第１及び第２リセット放電を順次生起させ、全放電セルを消灯モードに初期化する。
【００４３】
次に、サブフィールドＳＦ２の第２選択書込アドレス行程Ｗ２Wでは、Ｙ電極ドライバ５３が、図８に示す如き負極性の所定電位を有するベースパルスＢＰ-を行電極Ｙ1〜Ｙnに同時に印加しつつ、負極性のピーク電位を有する書込走査パルスＳＰWWを行電極Ｙ1〜Ｙn各々に順次択一的に印加して行く。尚、かかる書込走査パルスＳＰWWにおける負極性のピーク電位は、図８に示す如く、第１選択書込アドレス行程Ｗ１Wにて各行電極Ｙに印加された書込走査パルスＳＰWにおける負極性のピーク電位よりも低い。Ｘ電極ドライバ５１は、第２リセット行程Ｒ２の後半部で行電極Ｘ1〜Ｘnに印加したベースパルスＢＰ+をこの第２選択書込アドレス行程Ｗ２Wにおいても引き続き行電極Ｘ1〜Ｘn各々に印加する。尚、上記ベースパルスＢＰ-及びベースパルスＢＰ+各々の電位は、書込走査パルスＳＰWWの非印加期間中における行電極Ｘ及びＹ間の電圧が放電セルＰＣの放電開始電圧よりも低くなるような電位に設定されている。更に、第２選択書込アドレス行程Ｗ２Wでは、アドレスドライバ５５が、先ず、サブフィールドＳＦ２に対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスＤＰに変換する。例えば、アドレスドライバ５５は、放電セルＰＣを点灯モードに設定させるべき論理レベル１の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスＤＰに変換する。一方、放電セルＰＣを消灯モードに設定させるべき論理レベル０の画素駆動データビットに対してはこれを低電圧(０ボルト)の画素データパルスＤＰに変換する。そして、アドレスドライバ５５は、かかる画素データパルスＤＰを１表示ライン分(ｍ個)ずつ、各書込走査パルスＳＰWWの印加タイミングに同期して列電極Ｄ1〜Ｄmに印加して行く。この際、上記書込走査パルスＳＰWWと同時に、点灯モードに設定させるべき高電圧の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には選択書込アドレス放電が生起される。更に、かかる選択書込アドレス放電の直後、この放電セルＰＣ内の行電極Ｘ及びＹ間にも微弱な放電が生起される。つまり、書込走査パルスＳＰWWが印加された後、行電極Ｘ及びＹ間にはベースパルスＢＰ-及びベースパルスＢＰ+に応じた電圧が印加されるが、この電圧は各放電セルＰＣの放電開始電圧よりも低い電圧に設定されている為、かかる電圧の印加だけでは放電セルＰＣ内で放電が生起されることはない。ところが、上記選択書込アドレス放電が生起されると、この選択書込アドレス放電に誘発されて、ベースパルスＢＰ-及びベースパルスＢＰ+による電圧印加だけで行電極Ｘ及びＹ間に放電が生起されるのである。このような放電は、ベースパルスＢＰ+が行電極Ｘに印加されることのない第１選択書込アドレス行程Ｗ１Wでは生起されない。かかる放電並びに上記選択書込アドレス放電により、この放電セルＰＣは、その行電極Ｙ近傍に正極性の壁電荷、行電極Ｘ近傍に負極性の壁電荷、列電極Ｄ近傍に負極性の壁電荷が夫々形成された状態、すなわち、点灯モードに設定される。一方、上記書込走査パルスＳＰWWと同時に、消灯モードに設定させるべき低電圧（０ボルト）の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ��び行電極Ｙ間には上述した如き選択書込アドレス放電は生起されず、それ故に行電極Ｘ及びＹ間でも放電が生じることはない。よって、この放電セルＰＣは、その直前までの状態、すなわち、第２リセット行程Ｒ２において初期化された消灯モードの状態を維持する。
【００４４】
次に、サブフィールドＳＦ２のサスティン行程Ｉでは、Ｙ電極ドライバ５３が、正極性のピーク電位を有するサスティンパルスＩＰを１パルス分だけ発生しこれを行電極Ｙ1〜Ｙn各々に同時に印加する。この間、Ｘ電極ドライバ５１は、行電極Ｘ1〜Ｘnを接地電位（０ボルト）の状態に設定し、アドレスドライバ５５は、列電極Ｄ1〜Ｄmを接地電位（０ボルト）の状態に設定する。上記サスティンパルスＩＰの印加に応じて、上述した如き点灯モードに設定されている放電セルＰＣ内の行電極Ｘ及びＹ間においてサスティン放電が生起される。かかるサスティン放電に伴って蛍光体層１７から照射される光が前面透明基板１０を介して外部に照射されることにより、このサブフィールドＳＦ１の輝度重みに対応した１回分の表示発光が為される。又、かかるサスティンパルスＩＰの印加に応じて、点灯モードに設定されている放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間においても放電が生起される。かかる放電並びに上記サスティン放電により、放電セルＰＣ内の行電極Ｙ近傍には負極性の壁電荷、行電極Ｘ及び列電極Ｄ各々の近傍には夫々正極性の壁電荷が形成される。そして、かかるサスティンパルスＩＰの印加後、Ｙ電極ドライバ５３は、図８に示す如く時間経過に伴う前縁部での電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスＣＰを行電極Ｙ1〜Ｙnに印加する。かかる壁電荷調整パルスＣＰの印加に応じて、上記の如きサスティン放電の生起された放電セルＰＣ内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、放電セルＰＣ内の壁電荷の量が、次の選択消去アドレス行程ＷDにおいて正しく選択消去アドレス放電を生起させ得る量に調整される。
【００４５】
次に、サブフィールドＳＦ３〜ＳＦ１４各々の選択消去アドレス行程ＷOでは、Ｙ電極ドライバ５３が、正極性の所定電位を有するベースパルスＢＰ+を行電極Ｙ1〜Ｙn各々に印加しつつ、図８に示す如き負極性のピーク電位を有する消去走査パルスＳＰDを行電極Ｙ1〜Ｙn各々に順次択一的に印加して行く。尚、ベースパルスＢＰ+のピーク電位は、この選択消去アドレス行程ＷOの実行期間中に亘り、行電極Ｘ及びＹ間での誤った放電を防止し得る電位に設定されている。又、選択消去アドレス行程ＷOの実行期間中に亘り、Ｘ電極ドライバ５１は、行電極Ｘ1〜Ｘn各々を接地電位（０ボルト）に設定する。又、この選択消去アドレス行程ＷDにおいて、アドレスドライバ５５は、先ず、そのサブフィールドＳＦに対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスＤＰに変換する。例えば、アドレスドライバ５５は、放電セルＰＣを点灯モードから消灯モードに遷移させるべき論理レベル１の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスＤＰに変換する。一方、放電セルＰＣの現状態を維持させるべき論理レベル０の画素駆動データビットが供給された場合にはこれを低電圧(０ボルト)の画素データパルスＤＰに変換する。そして、アドレスドライバ５５は、かかる画素データパルスＤＰを１表示ライン分(ｍ個)ずつ、各消去走査パルスＳＰDの印加タイミングに同期して列電極Ｄ1〜Ｄmに印加して行く。この際、上記消去走査パルスＳＰDと同時に、高電圧の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間に選択消去アドレス放電が生起される。かかる選択消去アドレス放電により、この放電セルＰＣは、その行電極Ｙ及びＸ各々の近傍に正極性の壁電荷、列電極Ｄ近傍に負極性の壁電荷が夫々形成された状態、すなわち、消灯モードに設定される。一方、上記消去走査パルスＳＰDと同時に、低電圧（０ボルト）の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には上述した如き選択消去アドレス放電は生起されない。よって、この放電セルＰＣは、その直前までの状態（点灯モード、消灯モード）を維持する。
【００４６】
次に、サブフィールドＳＦ３〜ＳＦ１４各々のサスティン行程Ｉでは、Ｘ電極ドライバ５１及びＹ電極ドライバ５３が、図８に示す如く、行電極Ｘ及びＹ交互に、そのサブフィールドの輝度重みに対応した回数（偶数回数）分だけ繰り返し、正極性のピーク電位を有するサスティンパルスＩＰを行電極Ｘ1〜Ｘn及びＹ1〜Ｙn各々に印加する。かかるサスティンパルスＩＰが印加される度に、点灯モードに設定されている放電セルＰＣ内の行電極Ｘ及びＹ間においてサスティン放電が生起される。かかるサスティン放電に伴って蛍光体層１７から照射される光が前面透明基板１０を介して外部に照射されることにより、そのサブフィールドＳＦの輝度重みに対応した回数分の表示発光が為される。この際、サブフィールドＳＦ２〜ＳＦ１４各々のサスティン行程Ｉにおいて最終に印加されるサスティンパルスＩＰに応じてサスティン放電が生起された放電セルＰＣ内の行電極Ｙ近傍には負極性の壁電荷、行電極Ｘ及び列電極Ｄ各々の近傍には正極性の壁電荷が形成される。そして、かかる最終サスティンパルスＩＰの印加後、Ｙ電極ドライバ５３は、図８に示す如く時間経過に伴う前縁部での電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスＣＰを行電極Ｙ1〜Ｙnに印加する。かかる壁電荷調整パルスＣＰの印加に応じて、上記の如きサスティン放電の生起された放電セルＰＣ内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、放電セルＰＣ内の壁電荷の量が、次の選択消去アドレス行程ＷDにおいて正しく選択消去アドレス放電を生起させ得る量に調整される。
【００４７】
そして、最終のサブフィールドＳＦ１４のサスティン行程Ｉの終了後、Ｙ電極ドライバ５３は、負極性のピーク電位を有する消去パルスＥＰを全ての行電極Ｙ1〜Ｙnに印加する。かかる消去パルスＥＰの印加に応じて、点灯モード状態にある放電セルＰＣのみに消去放電が生起される。かかる消去放電によって点灯モード状態にあった放電セルＰＣは消灯モードの状態に遷移する。
【００４８】
以上の如き駆動を、図６に示す如き１６通りの画素駆動データＧＤに基づいて実行する。
【００４９】
先ず、黒表示（輝度レベル０）を表現する第１階調よりも１段階だけ高輝度を表す第２階調では、図６に示す如く、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ１のみで放電セルＰＣを点灯モードに設定させる為の選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルＰＣを微小発光放電させる（□にて示す）。この際、これら選択書込アドレス放電及び微小発光放電に伴う発光時の輝度レベルは、１回分のサスティン放電に伴う発光時の輝度レベルよりも低い。よって、サスティン放電によって視覚される輝度レベルを「１」とした場合、第２階調では、輝度レベル「１」よりも低い輝度レベル「α」に対応した輝度が表現される。
【００５０】
次に、かかる第２階調よりも１段階だけ高輝度を表す第３階調では、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ２のみで放電セルＰＣを点灯モードに設定させる為の選択書込アドレス放電を生起させ（二重丸にて示す）、次のサブフィールドＳＦ３で放電セルＰＣを消灯モードに遷移させる為の選択消去アドレス放電を生起させる（黒丸にて示す）。よって、第３階調では、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ２のサスティン行程Ｉのみで１回分のサスティン放電に伴う発光が為され、輝度レベル「１」に対応した輝度が表現される。
【００５１】
次に、かかる第３階調よりも１段階だけ高輝度を表す第４階調では、先ず、サブフィールドＳＦ１において、放電セルＰＣを点灯モードに設定させる為の選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルＰＣを微小発光放電させる（□にて示す）。更に、かかる第４階調では、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ２のみで放電セルＰＣを点灯モードに設定させる為の選択書込アドレス放電を生起させ（二重丸にて示す）、次のサブフィールドＳＦ３で放電セルＰＣを消灯モードに遷移させる為の選択消去アドレス放電を生起させる（黒丸にて示す）。よって、第４階調では、サブフィールドＳＦ１にて輝度レベル「α」の発光が為され、ＳＦ２にて輝度レベル「１」の発光を伴うサスティン放電が１回分だけ実施されるので、輝度レベル「α」＋「１」に対応した輝度が表現される。
【００５２】
又、第５階調〜第１６階調各々では、サブフィールドＳＦ１において放電セルＰＣを点灯モードに設定させる選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルＰＣを微小発光放電させる（□にて示す）。そして、その階調に対応した１のサブフィールドのみで放電セルＰＣを消灯モードに遷移させる為の選択消去アドレス放電を生起させる（黒丸にて示す）。よって、第５階調〜第１６階調各々では、サブフィールドＳＦ１にて上記微小発光放電が生起され、ＳＦ２にて１回分のサスティン放電を生起された後、その階調に対応した数だけ連続したサブフィールド各々（白丸にて示す）でそのサブフィールドに割り当てられている回数分だけサスティン放電が生起される。これにより、第５階調〜第１６階調各々では、輝度レベル「α」＋「１フィールド（又は１フレーム）表示期間内において生起されたサスティン放電の総数」に対応した輝度が視覚される。
【００５３】
すなわち、図６に示す如き駆動によれば、輝度レベル「０」〜「２５５＋α」なる輝度範囲を図６に示す如き１６段階にて表すことが可能となるのである。
【００５４】
かかる駆動によれば、１フィールド表示期間内においてその発光パターン（点灯状態、消灯状態）が互いに反転している領域が１画面内に混在することは無いので、このような状態で生じる疑似輪郭が防止される。
【００５５】
ここで、図８に示される駆動では、サブフィールドＳＦ１の第１リセット行程Ｒ１及びＳＦ２の第２リセット行程Ｒ２各々において、列電極Ｄを陰極側、行電極Ｙを陽極側とした電圧を両電極間に印加することにより、行電極Ｙから列電極Ｄに向けて電流が流れる列側陰極放電を第１リセット放電として生起させている。よって、かかる第１リセット放電時には、放電ガス内の陽イオンが列電極Ｄへ向かう際に、図５に示す如き蛍光体層１７内に含まれている二次電子放出材料としてのＭｇＯ結晶体に衝突して、このＭｇＯ結晶体から二次電子を放出させる。特に、図１に示されるプラズマディスプレイ装置のＰＤＰ５０では、ＭｇＯ結晶体を図５に示す如く放電空間に露出させることにより、陽イオンとの衝突の確率を高め、二次電子を効率よく放電空間に放出させるようにしている。すると、かかる二次電子によるプライミング作用により放電セルＰＣの放電開始電圧が低くなるので、比較的弱いリセット放電を生起させることが可能となる。よって、リセット放電の微弱化によりその放電に伴う発光輝度が低下するので、暗い画像を表示する際のコントラスト、いわゆる暗コントラストを向上させた表示が可能となる。
【００５６】
更に、図８に示される駆動では、図３に示す如き前面透明基板１０側に形成されている行電極Ｙ、及び背面基板１４側に形成されている列電極Ｄ間で第１リセット放電を生起させている。よって、共に前面透明基板１０側に形成されている行電極Ｘ及びＹ間でリセット放電を生起させる場合に比して、前面透明基板１０側から外部に放出される放電光が少なくなるので、更なる暗コントラストの向上を図ることができる。
【００５７】
又、図６〜図８に示す駆動では、先頭のサブフィールドＳＦ１において、全放電セルＰＣを消灯モード状態に初期化すべきリセット放電を生起させた後、この消灯モード状態にある放電セルＰＣを点灯モード状態に遷移させるべき選択書込アドレス放電を生起させる。そして、ＳＦ２に後続するサブフィールドＳＦ３〜ＳＦ１４各々の内の１のサブフィールドにおいて、点灯モード状態にある放電セルＰＣを消灯モード状態に遷移させるべき選択消去アドレス放電を生起させるという選択消去アドレス法を採用した駆動を実施するようにしている。よって、図６に示す如き第１階調に従った駆動によって黒表示（輝度レベル０）を行うと、１フィールド表示期間を通して生起される放電は、先頭サブフィールドＳＦ１でのリセット放電だけとなる。従って、サブフィールドＳＦ１において全放電セルＰＣを点灯モード状態に初期化するリセット放電を生起させてから、消灯モード状態に遷移させるべき選択消去アドレス放電を生起させる駆動を採用した場合に比して、１フィールド表示期間を通して生起される放電回数が少なくなる。よって、暗コントラストを向上させることが可能となる。
【００５８】
又、図６〜図８に示される駆動においては、最も輝度重みが小なるサブフィールドＳＦ１では、表示画像に寄与する放電として、サスティン放電ではなく微小発光放電を生起させるようにしている。この際、微小発光放電は列電極Ｄ及び行電極Ｙ間で生起される放電である為、行電極Ｘ及びＹ間で生起されるサスティン放電に比べて、その放電に伴う発光時の輝度レベルが低い。よって、かかる微小発光放電によって黒表示（輝度レベル０）よりも１段階だけ高輝度を表す（第２階調）場合には、サスティン放電によってこれを表す場合に比して輝度レベル０との輝度差が小となる。従って、低輝度画像を表現する際の階調表現能力が高まる。又、第２階調においては、サブフィールドＳＦ１に後続するＳＦ２の第２リセット行程Ｒ２ではリセット放電が生起されないので、このリセット放電に伴う暗コントラストの低下が抑制される。
【００５９】
又、図８に示される駆動では、サブフィールドＳＦ１の第１リセット行程Ｒ１で第１リセット放電を生起させるべく行電極Ｙに印加するリセットパルスＲＰ１Y1のピーク電位を、ＳＦ２の第２リセット行程Ｒ２で第１リセット放電を生起させるべく行電極Ｙに印加するリセットパルスＲＰ２Y1のピーク電位よりも低くしている。これによりサブフィールドＳＦ１の第１リセット行程Ｒ１において、全放電セルＰＣを一斉にリセット放電させた際の発光を弱めて、暗コントラストの低下を抑制させている。
【００６０】
又、図６〜図８に示される駆動においては、輝度重みが第２番目に小なるサブフィールドＳＦ２のサスティン行程Ｉでは、サスティン放電を１回だけ生起させることにより、低輝度画像を表現する際の階調表現能力が高めている。尚、サブフィールドＳＦ２のサスティン行程Ｉでは、サスティン放電を生起させるべく印加されるサスティンパルスＩＰが１回だけなので、この１回分のサスティンパルスＩＰに応じて生起されたサスティン放電の終息後、行電極Ｙ近傍には負極性の壁電荷、列電極Ｄ近傍には正極性の壁電荷が夫々形成された状態となる。これにより、次のサブフィールドＳＦ３の選択消去アドレス行程ＷDでは、列電極Ｄ及び行電極Ｙ間において列電極Ｄを陽極側とした放電（以降、列側陽極放電と称する）を選択消去アドレス放電として生起させることが可能となる。一方、後続するサブフィールドＳＦ３〜ＳＦ１４各々のサスティン行程Ｉでは、サスティンパルスＩＰの印加回数を偶数としている。よって、各サスティン行程Ｉの終了直後は、行電極Ｙ近傍に負極性の壁電荷、列電極Ｄ近傍には正極性の壁電荷が形成された状態となるので、各サスティン行程Ｉに引き続き実施される選択消去アドレス行程ＷDでは、列側陽極放電が可能となる。従って、列電極Ｄに対しては正極性のパルスが印加されるだけとなり、アドレスドライバ５５の高コスト化が抑制される。
【００６１】
又、図１に示されるＰＤＰ５０においては、各放電セルＰＣ内の前面透明基板１０側に形成されている酸化マグネシウム層１３内のみならず、背面基板１４側に形成されている蛍光体層１７内にも、二次電子放出材料としてのＣＬ発光ＭｇＯ結晶体を含ませるようにしている。
【００６２】
以下に、かかる構成を採用したことによる作用効果について図９及び図１０を参照しつつ説明する。
【００６３】
尚、図９は、上述した如き酸化マグネシウム層１３及び蛍光体層１７各々の内の酸化マグネシウム層１３のみにＣＬ発光ＭｇＯ結晶体を含ませた、いわゆる従来のＰＤＰに図８に示す如きリセットパルスＲＰ１Y1又はＲＰ２Y1を印加した際に生起される列側陰極放電における放電強度の推移を表す図である。
【００６４】
一方、図１０は、酸化マグネシウム層１３及び蛍光体層１７の双方にＣＬ発光ＭｇＯ結晶体を含ませた、本発明によるＰＤＰ５０に、リセットパルスＲＰ１Y1又はＲＰ２Y1を印加した際に生起される列側陰極放電における放電強度の推移を表す図である。
【００６５】
図９に示されるように、従来のＰＤＰによると、リセットパルスＲＰ１Y1又はＲＰ２Y1の印加に応じて比較的強い列側陰極放電が１［ｍｓ］以上に亘って継続してしまうが、本発明によるＰＤＰ５０によると、図１０に示す如く列側陰極放電が約0.04［ｍｓ］以内に終息する。すなわち、従来のＰＤＰに比して列側陰極放電における放電遅れ時間を大幅に短縮できるのである。
【００６６】
従って、図８の如き、立ち上がり区間での電位推移が緩やかな波形を有するリセットパルスＲＰ１Y1又はＲＰ２Y1をＰＤＰ５０の行電極Ｙに印加することにより列側陰極放電を生起させると、行電極Ｙの電位がパルスのピーク電位に到る前にその放電が終息する。よって、行電極及び列電極間に印加される電圧が低い段階で、列側陰極放電が終息することになるので、図１０に示す如く、その放電強度も図９の場合よりも大幅に低下する。
【００６７】
すなわち、立ち上がり時の電位推移が緩やかな波形を有する図８に示す如きリセットパルスＲＰ１Y1又はＲＰ２Y1を、酸化マグネシウム層１３及び蛍光体層１７の双方にＣＬ発光ＭｇＯ結晶体が含まれているＰＤＰ５０に印加することにより、放電強度が弱い列側陰極放電を生起させるようにしたのである。従って、このように放電強度が極めて弱い列側陰極放電をリセット放電として生起させることができるので、画像のコントラスト、特に暗い画像を表示する際の暗コントラストを高めることが可能となる。
【００６８】
更に、図８に示される駆動では、サブフィールドＳＦ１の選択書込アドレス行程Ｗ１Wにて行電極Ｙに印加する書込走査パルスＳＰW、及びサブフィールドＳＦ２の選択書込アドレス行程Ｗ２Wにて行電極Ｙに印加する書込走査パルスＳＰWW各々における負極性のピーク電位を、
ＳＰWW＜ＳＰW
なる大小関係にすることにより、第２選択書込アドレス行程Ｗ２Wにおいて確実に選択書込アドレス放電が生起されるようにしている。
【００６９】
以下に、書込走査パルスＳＰW及びＳＰWW各々における負極性のピーク電位を上記の如き大小関係とすることにより、選択書込アドレス放電が確実に生起されるようになる理由について述べる。
【００７０】
図８に示す駆動によれば、サブフィールドＳＦ１の第１選択書込アドレス行程Ｗ１Wでは、高電圧の画素データパルスＤＰ及び書込走査パルスＳＰWの印加に応じて列電極Ｄ及び行電極Ｙ間において選択書込アドレス放電が生起される。この際、行電極Ｘ及びＹ間での誤放電を防止する為に、図８に示す如く行電極Ｘを接地電位に設定している。一方、サブフィールドＳＦ２の第２選択書込アドレス行程Ｗ２Wでは、高電圧の画素データパルスＤＰ及び書込走査パルスＳＰWWの印加に応じて列電極Ｄ及び行電極Ｙ間において選択書込アドレス放電が生起される。更に、かかる第２選択書込アドレス行程Ｗ２Wでは、この列電極Ｄ及び行電極Ｙ間のみならず行電極Ｘ及びＹ間でも放電を生起させることにより、放電セル内の壁電荷の形成状態を点灯モードに対応した状態に遷移させるべく、図８に示すように行電極Ｘには正極性のベースパルスBP＋を印加するようにしている。
【００７１】
ここで、サブフィールドＳＦ１の第１選択書込アドレス行程Ｗ１Wでは、書込走査パルスＳＰWにおける負極性のピーク電位が低いと、その分だけ行電極Ｘ及びＹ間の電圧が高くなるので、上記選択書込アドレス放電に誘発されて行電極Ｘ及びＹ間で微弱な誤放電が生起されてしまう可能性がある。かかる誤放電に伴い、行電極X近傍では、微量に存在する正極性の壁電荷が削られ逆に負極性の壁電荷が帯電してしまう。そして、引き続き実施されるサブフィールドＳＦ２の第２リセット行程Ｒ２の前半部では、行電極Ｘ及びＹ間での誤放電を防止すべく、行電極Ｙ及びＸ各々に対して互いに同極性のリセットパルス（ＲＰ２Y1、ＲＰ２X）を印加する。よって、行電極Ｘでは放電が生起されず、この行電極X近傍には正極性の壁電荷が削られたままの状態で、次の第２選択書込アドレス行程Ｗ２Wを実行しなければならなくなる。
【００７２】
このように、書込走査パルスＳＰWにおける負極性のピーク電位が低いと、行電極Ｘ及びＹ間において誤放電が生起され、この誤放電に伴い、行電極Ｘ近傍は、理想の状態に比べて負極性寄りの壁電荷形成状態となる。従って、この状態でＳＦ２の第２選択書込アドレス行程Ｗ２Wでは、行電極Ｘ及びＹ間で放電が生起されない、すなわち、書込放電が正しく生起されない可能性がある。この際、サブフィールドＳＦ３以降の各サブフィールドのアドレス行程は、全て、放電セルの状態を点灯モードから消灯モードに遷移させる選択消去アドレス行程ＷDである。よって、ＳＦ２の段階で選択書込アドレス放電が失敗してしまった放電セルは、ＳＦ３以降の各サスティン行程Ｉでは一切サスティン放電が生起されず、黒表示の状態となってしまい、表示品質を著しく悪化させる。
【００７３】
そこで、図８に示す如く、ＳＦ１の第１選択書込アドレス行程Ｗ１Wで行電極Ｙに印加する書込走査パルスＳＰWの負極性ピーク電位を、ＳＦ２の第２選択書込アドレス行程Ｗ２Wで行電極Ｙに印加する書込走査パルスＳＰWWの負極性ピーク電位よりも高くする。つまり、第１選択書込アドレス行程Ｗ１Wでは、選択書込アドレス放電が生起された際にもこの放電に誘発して行電極Ｘ及びＹ間で誤放電が生起されない程度に負極性のピーク電位を高めた書込走査パルスＳＰWを、行電極Ｙに印加するようにしたのである。一方、第２選択書込アドレス行程Ｗ２Wでは、行電極Ｘ及びＹ間において確実に放電が生起されるように、書込走査パルスＳＰWWの負極性ピーク電位を書込走査パルスＳＰWの負極性ピーク電位よりも低くしてある。
【００７４】
従って、第１選択書込アドレス行程Ｗ１Wでの選択書込アドレス放電に誘発されて行電極Ｘ及びＹ間で生起されてしまうという誤放電が防止されるので、放電セル内では理想の壁電荷形成状態が維持され、次の第２選択書込アドレス行程Ｗ２Wにおいて確実に選択書込アドレス放電を生起させることが可能となる。
【００７５】
尚、上述した如く、書込走査パルスＳＰWの負極性ピーク電位を書込走査パルスＳＰWWの負極性ピーク電位よりも高くすることに伴い、第１リセット行程Ｒ１でのリセットパルスＲＰ１Y2に対しても、その負極性ピーク電位の設定に配慮が必要になる。すなわち、リセットテイルパルスとしてのリセットパルスＲＰ１Y2の負極性ピーク電位を、リセットヘッドパルスとしてのリセットパルスＲＰ２Y2の負極性ピーク電位よりも低くしてしまうと、以下の如き弊害が生じるからである。
【００７６】
つまり、リセットテイルパルスとしてのリセットパルスＲＰ１Y2及びＲＰ２Y2各々は、その直後の書込アドレス行程（Ｗ１W、Ｗ２W）において安定して選択書込アドレス放電を生起させる為の壁電荷量調整を行うべく印加されるものである。
【００７７】
ところが、上述した如く、ＳＦ１の第１選択書込アドレス行程Ｗ１Wでは書込走査パルスＳＰWの負極性ピーク電位を高めに設定している為、その直前の段階（Ｒ１の後半部）で、リセットパルスＲＰ１Y2によって比較的強い放電を生起させてしまうと、選択書込アドレス放電が失敗する可能性が高まる。
【００７８】
そこで、リセットパルスＲＰ１Y2の印加に応じて生起される放電を弱めるべく、リセットパルスＲＰ１Y2における負極性ピーク電位を高めに設定する。具体的には、ＳＦ１の第１リセット行程Ｒ１でのリセットパルスＲＰ１Y2の負極性ピーク電位、及びＳＦ２の第２リセット行程Ｒ２でのリセットパルスＲＰ２Y2の負極性ピーク電位を、
ＲＰ２Y2≦ＲＰ１Y2
なる大小関係にする。
【００７９】
これにより、図８に示す如く第１選択書込アドレス行程Ｗ１Wでの書込走査パルスＳＰWの負極性ピーク電位を比較的高めに設定していても、確実に選択書込放電を生起させることが可能となる。更に、リセットパルスＲＰ１Y2の負極性ピーク電位をリセットパルスＲＰ２Y2の負極性ピーク電位よりも高めに設定することにより、リセットパルスＲＰ１Y2の印加に応じて生起される放電も弱まり、暗コントラストを更に向上させることが可能となる。
【００８０】
ところで、リセットパルスＲＰ１Y2及びＲＰ２Y2の負極性ピーク電位が、書込走査パルスＳＰW及びＳＰWW各々の負極性ピーク電位よりも低いと、書込アドレス行程（Ｗ１W、Ｗ２W）にて確実に選択書込アドレス放電を生起させることができなくなる。
【００８１】
そこで、かかる点をも考慮して、図８に示される駆動では、サブフィールドＳＦ１でのリセットパルスＲＰ１Y2及び書込走査パルスＳＰW、サブフィールドＳＦ２でのリセットパルスＲＰ２Y2及び書込走査パルスＳＰWW各々の負極性ピーク電位を、
ＳＰWW＜ＳＰW≦ＲＰ２Y2≦ＲＰ１Y2
なる大小関係にすることにより、第２選択書込アドレス行程Ｗ２Wにおいて確実に選択書込アドレス放電が生起されるようにしているのである。
【００８２】
尚、上記実施例では、書込走査パルスＳＰWの負極性ピーク電位を書込走査パルスＳＰWWの負極性ピーク電位よりも高くしているが、図１１に示すように、両者の負極性ピーク電位を同一とし、書込走査パルスＳＰWのパルス幅Ｔ１を書込走査パルスＳＰWのパルス幅Ｔ２より小にしても良い。この際、リセットパルスＲＰ１Y2、ＲＰ２Y2、書込走査パルスＳＰW、ＳＰWW各々の負極性ピーク電位は、
ＳＰWW＝ＳＰW≦ＲＰ２Y2≦ＲＰ１Y2
なる大小関係を有するものとなる。
【００８３】
かかる図１１に示す如き駆動によっても、図８に示される駆動方法を採用した場合と同様に、選択書込アドレス放電に誘発されて行電極Ｘ及びＹ間で生起されてしまうという誤放電が防止される。
【００８４】
又、図１２に示すように、書込走査パルスＳＰWの負極性ピーク電位を書込走査パルスＳＰWWの負極性ピーク電位よりも高くすると共に、書込走査パルスＳＰWのパルス幅Ｔ１を書込走査パルスＳＰWのパルス幅Ｔ２より小にしても良い。
【００８５】
又、図１３に示すように、書込走査パルスＳＰW及びＳＰWW各々の負極性ピーク電位を互いに同一とすると共に両者のパルス幅も同一とし、第１選択書込アドレス行程Ｗ１Wの実行期間中に亘り、行電極Ｙ1〜Ｙnのみならず行電極Ｘ1〜Ｘn各々にも負極性のベースパルスＢＰ-を印加するようにしても良い。すなわち、行電極Ｙ1〜Ｙnに印加されているベースパルスＢＰ-と同一極性のベースパルスを行電極Ｘ1〜Ｘnにも印加することにより、行電極Ｘ及びＹ間での誤放電を防止するのである。
【００８６】
又、図１３に示す如き、第１選択書込アドレス行程Ｗ１Wの実行期間中に亘り行電極Ｘ1〜Ｘn各々に負極性のベースパルスＢＰ-を印加する駆動を、図８、図１１又は図１２に示される駆動に組み合わせて実行するようにしても良い。
【００８７】
要するに、第１選択書込アドレス行程Ｗ１Wの実行期間中に亘り行電極Ｘ1〜Ｘn各々に負極性のベースパルスＢＰ-を印加すると共に、図８に示す如く書込走査パルスＳＰWの負極性ピーク電位を書込走査パルスＳＰWWの負極性ピーク電位よりも高くする、或いは、図１１に示す如く書込走査パルスＳＰWのパルス幅を書込走査パルスＳＰWWのパルス幅よりも小にした駆動を実施すれば良いのである。
【００８８】
又、上記実施例においては、リセットパルスＲＰ１X、ＲＰ２X、ＲＰ１Y1、ＲＰ１Y2、ＲＰ２Y1、ＲＰ２Y2各々のパルス立ち上がり（又は立ち下がり）区間では、時間経過に伴う電位変化量が一定であるが、図１４に示す如く、時間経過に伴い徐々に電位変化量が変化するものであっても良い。
【００８９】
又、図８、図１１〜図１３に夫々示される第１リセット行程Ｒ１では、その前半部においてリセットパルスＲＰ１Y1を行電極Ｙ1〜Ｙnへ印加することにより列側陰極放電としての第１リセット放電を生起させるようにしているが、これを省略しても良い。
【００９０】
例えば、図８、図１１〜図１３において夫々示される第１リセット行程Ｒ１に代わり、図１５に示す如き第１リセット行程Ｒ１を採用する。図１５に示すように、第１リセット行程Ｒ１の前半部では行電極Ｙ1〜Ｙnを接地電位に固定する。つまり、第１リセット行程Ｒ１の前半部での行電極Ｙから列電極Ｄへの列側陰極放電の目的は、第１選択書込アドレス行程Ｗ１Wにおける書込放電を安定化させる為の荷電粒子を放出されることにある。ここで、ＰＤＰの構造として、例えば図５に示す如きＣＬ発光ＭｇＯ結晶を含むＭｇＯ結晶体を蛍光体層内に含ませた場合には、このような構成を採用しない場合に比べて書込放電が安定化する。従って、第１リセット行程Ｒ１の前半部では、行電極Ｙ及び列電極Ｄを共に接地電位として列側陰極放電を生起させない構成を採用することが可能となる。この場合には行電極Ｘについても図１５の如く接地電位レベルとする。
【００９１】
又、上記実施例においては、先頭のサブフィールドＳＦ１及び第２番目のサブフィールドＳＦ２のみでリセット行程（Ｒ１，Ｒ２）及び選択書込アドレス行程（Ｗ１W,Ｗ２W）を順次実行するようにしているが、これら一連の動作を第３番目以降のサブフィールドにおいても同様に実行しても良い。
【００９２】
又、図８、図１１〜図１３に示される第１リセット行程Ｒ１及び第２リセット行程Ｒ２では、全ての放電セルに対して一斉にリセット放電を生起させるようにしているが、夫々が複数の放電セルからなる放電セルブロック毎に、リセット放電を時間的に分散させて実施するようにしても良い。
【００９３】
又、上記実施例では、先頭のサブフィールドＳＦ１に限り、表示画像に関与する発光を行う行程として、サスティン行程Ｉに代わり微小発光行程ＬＬを実施するようにしている。しかしながら、先頭のサブフィールド以外のサブフィールド、或いは先頭のサブフィールドを含む複数のサブフィールドにおいて、サスティン行程Ｉに代わり微小発光行程ＬＬを実行するようにしても良い。
【００９４】
又、図６に示される駆動では、第４階調以降の階調においてもサブフィールドＳＦ１の微小発光行程ＬＬにて、輝度レベルαの発光を伴う微小発光放電を生起するようにしているが、第３階調以降の階調では、この微小発光放電を生起させないようにしても良い。要するに、微小発光放電に伴う発光は極めて低輝度（輝度レベルα）であるため、これよりも高輝度な発光を伴うサスティン放電と併用する場合、つまり第３階調以降の階調において、「輝度レベルα」の輝度増加分を視覚することができない場合には、この微小発光放電を生起させる必要がなくなるからである。
【００９５】
又、図８、図１１〜図１３に示す実施例においては、微小発光パルスＬＰ及びリセットパルスＲＰ２Y1を連結させて行電極Ｙに印加するようにしているが、図１６に示す如く、両者を時間的に分散させて行電極Ｙに順次印加するようにしても良い。
【００９６】
又、図５に示す一例では、ＰＤＰ５０の背面基板１４側に設けられている蛍光体層１７内にＭｇＯ結晶体を含ませるようにしているが、図１７に示されるように、蛍光体層１７の表面を覆うように二次電子放出材からなる二次電子放出層１８を設けるようにしても良い。この際、二次電子放出層１８としては、蛍光体層１７の表面上に、二次電子放出材からなる結晶（例えば、ＣＬ発光ＭｇＯ結晶体を含んだＭｇＯ結晶）を敷き詰めて形成するようにしてもよく、或いは二次電子放出材を薄膜成膜して形成させるようにしても良い。
【図面の簡単な説明】
【００９７】
【図１】本発明によるプラズマディスプレイ装置の概略構成を示す図である。
【図２】表示面側から眺めたＰＤＰ５０の内部構造を模式的に示す正面図である。
【図３】図２に示されるＶ−Ｖ線上での断面を示す図である。
【図４】図２に示されるＷ−Ｗ線上での断面を示す図である。
【図５】蛍光体層１７内に含まれるＭｇＯ結晶体を模式的に表す図である。
【図６】各階調毎の発光パターンを示す図である。
【図７】図１に示されるプラズマディスプレイ装置において採用される発光駆動シーケンスの一例を示す図である。
【図８】図７に示される発光駆動シーケンスに従ってＰＤＰ５０に印加される各種駆動パルスを示す図である。
【図９】酸化マグネシウム層１３のみにＣＬ発光ＭｇＯ結晶体を含ませた従来のＰＤＰに対してリセットパルスＲＰY1を印加した際に生起される列側陰極放電における放電強度の推移を表す図である。
【図１０】酸化マグネシウム層１３及び蛍光体層１７の双方にＣＬ発光ＭｇＯ結晶体を含ませたＰＤＰ５０に対してリセットパルスＲＰY1を印加した際に生起される列側陰極放電における放電強度の推移を表す図である。
【図１１】図７に示される発光駆動シーケンスに従ってＰＤＰ５０に印加される各種駆動パルスの他の一例を示す図である。
【図１２】図７に示される発光駆動シーケンスに従ってＰＤＰ５０に印加される各種駆動パルスの他の一例を示す図である。
【図１３】図７に示される発光駆動シーケンスに従ってＰＤＰ５０に印加される各種駆動パルスの他の一例を示す図である。
【図１４】リセットパルスＲＰの他の波形を表す図である。
【図１５】第１リセット行程Ｒ１でのリセットパルスの他の印加方法を示す図である。
【図１６】微小発光パルスＬＰ及びリセットパルスＲＰ２Y1各々の印加タイミングの他の一例を示す図である。
【図１７】蛍光体層１７の表面に二次電子放出層１８を重ねて構築させた場合の形態を模式的に表す図である。
【主要部分の符号の説明】
【００９８】
１３    酸化マグネシウム層
１７    蛍光体層
５０    ＰＤＰ
５１    Ｘ電極ドライバ
５３    Ｙ電極ドライバ
５５    アドレスドライバ
５６    駆動制御回路
【図１】
2008268443.tif 000003
【図２】
2008268443.tif 000004
【図３】
2008268443.tif 000005
【図４】
2008268443.tif 000006
【図５】
2008268443.tif 000007
【図６】
2008268443.tif 000008
【図７】
2008268443.tif 000009
【図８】
2008268443.tif 000010
【図９】
2008268443.tif 000011
【図１０】
2008268443.tif 000012
【図１１】
2008268443.tif 000013
【図１２】
2008268443.tif 000014
【図１３】
2008268443.tif 000015
【図１４】
2008268443.tif 000016
【図１５】
2008268443.tif 000017
【図１６】
2008268443.tif 000018
【図１７】
2008268443.tif 000019