(57)【要約】【課題】キーマトリックス部を構成する回路の部品点数を削減する。【解決手段】キースキャン用のキーソース信号を、第１信号線群（４）に供給される第１キーソース信号と、第２信号線群（５）に供給される第２キーソース信号と、第３信号線群（６）に供給される第３キーソース信号とを含むように構成する。キーリターン信号は、第１キーソース信号が制御回路（３）から出力されたときに、第２信号線群（５）から入力される第１キーリターン信号と、第２キーソース信号が制御回路（３）から出力されたときに、第３信号線群（６）から入力される第２キーリターン信号と、第３キーソース信号が制御回路（３）から出力されたときに、第１信号線群（４）から入力される第３キーリターン信号とを含む。第１〜第３のキーリターン信号の状態に対応して、第１キースイッチ部（２１）、第２キースイッチ部（２２）および第３キースイッチ部（２３）の状態を判別する。【選択図】図５
2008090642.tif 000002
【特許請求の範囲】
【請求項１】
キースキャン用のキーソース信号を出力する制御回路と、
前記キーソース信号に応答してキーリターン信号を供給するキーマトリックス部と
を具備し、
前記キーマトリックス部は、
第１信号線群と、
第２信号線群と、
第３信号線群と、
前記第１信号線群と前記第２信号線群との接続を制御する第１キースイッチ部と、
前記第１信号線群と前記第２信号線群と前記第３信号線群との接続を制御する第２キースイッチ部と、
前記第１信号線群と前記第３信号線群との接続を制御する第３キースイッチ部と
を備え、
前記キーソース信号は、
前記第１信号線群に供給される第１キーソース信号と、
前記第２信号線群に供給される第２キーソース信号と、
前記第３信号線群に供給される第３キーソース信号と
を含み、
前記キーリターン信号は、
前記第１キーソース信号が前記制御回路から出力されたときに、第２信号線群から前記制御回路に入力される第１キーリターン信号と、
前記第２キーソース信号が前記制御回路から出力されたときに、第３信号線群から前記制御回路に入力される第２キーリターン信号と、
前記第３キーソース信号が前記制御回路から出力されたときに、第１信号線群から前記制御回路に入力される第３キーリターン信号と
を含み、
前記制御回路は、
前記キーリターン信号の状態に対応して、前記第１キースイッチ部、前記第２キースイッチ部および前記第３キースイッチ部の状態を判別する
キー入力装置。
【請求項２】
請求項１に記載のキー入力装置において、
前記制御回路は、
前記第１キーリターン信号がアクティブであるときに前記第３キーリターン信号のレベルに基づいて、前記第１キースイッチ部の状態を判別し、
前記第３キーリターン信号がアクティブであるときに前記第１キーリターン信号のレベルに基づいて、前記第３キースイッチ部の状態を判別する
キー入力装置。
【請求項３】
請求項２に記載のキー入力装置において、
前記制御回路は、
前記第１キーリターン信号と前記第２キーリターン信号と前記第３キーリターン信号とが全てアクティブになったことに応答して、前記第２キースイッチ部が押下されたことを判別する
キー入力装置。
【請求項４】
請求項３に記載のキー入力装置において、
待機モードと、
前記第１キースイッチ部、前記第２キースイッチ部および前記第３キースイッチ部の状態を判別するキースキャンモードとを含み、
前記制御回路は、前記待機モードにおいて、
前記第２信号線群に前記キーソース信号を供給し、
前記第１信号線群と前記第３信号線群とのそれぞれを介して供給される前記キーリターン信号を監視し、
その監視によって得られた前記キーリターン信号に応答して前記キースキャンモードに移行する
キー入力装置。
【請求項５】
請求項４に記載のキー入力装置において、
前記制御回路は、前記キースキャンモードにおいて、
第１期間と、
前記第１期間に続く第２期間と、
前記第２期間に続く第３期間と
を一つのサイクルとして特定し、
前記第１期間に前記第１キーソース信号を出力し、
前記第２期間に前記第２キーソース信号を出力し、
前記第３期間に前記第３キーソース信号を出力する前記サイクルを繰り返す
キー入力装置。
【請求項６】
請求項５に記載のキー入力装置において、
前記第１キースイッチ部は、行列状に配置された複数の第１キーを有し、
前記複数の第１キーの各々は、ユーザの操作に応答して、前記第１キーソース信号を前記第１キーリターン信号として前記制御回路に供給し、
前記第２キースイッチ部は、行列状に配置された複数の第２キーを有し、
前記複数の第２キーの各々は、ユーザの操作に応答して、前記第１キーソース信号、前記第２キーソース信号および前記第３キーソース信号の少なくとも一つを前記キーリターン信号として前記制御回路に供給し、
前記第３キースイッチ部は、行列状に配置された複数の第３キーを有し、
前記複数の第３キーの各々は、ユーザの操作に応答して、前記第３キーソース信号を前記第３キーリターン信号として前記制御回路に供給する
キー入力装置。
【請求項７】
請求項６に記載のキー入力装置において、
前記第１信号線群は、複数の第１信号配線を有し、
前記複数の第１信号配線は、
前記第２キースイッチ部において、第１方向に沿って平行に配置され、
前記第２信号配線は、複数の第２信号配線を有し、
前記複数の第２信号配線は、
前記第２キースイッチ部において、第２方向に沿って平行に配置され、
前記第３信号線群は、複数の第３信号配線を有し、
前記複数の第３信号配線は、
前記第２キースイッチ部において、前記第２方向に沿って平行に配置される
キー入力装置。
【請求項８】
請求項７に記載のキー入力装置において、
前記複数の第１信号配線は、
前記第１キースイッチ部において、前記複数の第２信号配線と交差し、
前記第３キースイッチ部において、前記複数の第３信号配線と交差する
キー入力装置。
【請求項９】
請求項１から８の何れか１項に記載のキー入力装置を搭載する
リモコン。
【請求項１０】
第１信号線群と、第２信号線群と、第３信号線群と、前記第１信号線群と前記第２信号線群との接続を制御する第１キースイッチ部と、前記第１信号線群と前記第２信号線群と前記第３信号線群との接続を制御する第２キースイッチ部と、前記第１信号線群と前記第３信号線群との接続を制御する第３キースイッチ部とを備えるキー入力装置のキースキャン方法であって、
（ａ）制御回路からキースキャン用のキーソース信号を出力するステップと、
（ｂ）前記キーソース信号に応答してキーリターン信号を供給するステップと
（ｃ）前記キーリターン信号の状態に対応して、前記第１キースイッチ部、前記第２キースイッチ部および前記第３キースイッチ部の状態を判別するステップと
を具備し、
前記（ａ）ステップは、
前記キーソース信号として、
前記第１信号線群に第１キーソース信号を供給するステップと、
前記第２信号線群に第２キーソース信号を供給するステップと、
前記第３信号線群に第３キーソース信号を供給するステップと
を含み、
前記（ｂ）ステップは、
前記キーリターン信号として、
前記第１キーソース信号が前記制御回路から出力されたときに、第１キーリターン信号を前記第２信号線群から前記制御回路に入力するステップと、
前記第２キーソース信号が前記制御回路から出力されたときに、第２キーリターン信号を前記第３信号線群から前記制御回路に入力するステップと、
前記第３キーソース信号が前記制御回路から出力されたときに、第３キーリターン信号を前記第１信号線群から前記制御回路に入力するステップと
を含む
キースキャン方法。
【請求項１１】
請求項１０に記載のキースキャン方法において、
前記（ｃ）ステップは、
前記第１キーリターン信号がアクティブであるときに前記第３キーリターン信号のレベルに基づいて、前記第１キースイッチ部の状態を判別するステップと、
前記第３キーリターン信号がアクティブであるときに前記第１キーリターン信号のレベルに基づいて、前記第３キースイッチ部の状態を判別するステップ
を具備する
キースキャン方法。
【請求項１２】
請求項１１に記載のキースキャン方法において、
前記（ｃ）ステップは、
前記第１キーリターン信号と前記第２キーリターン信号と前記第３キーリターン信号とが全てアクティブになったことに応答して、前記第２キースイッチ部が押下されたことを判別するステップ
を具備する
キースキャン方法。
【請求項１３】
請求項１２に記載のキースキャン方法において、
待機モードとキースキャンモードとを含み、
前記待機モードにおいて、
（ｄ）前記第２信号線群に前記キーソース信号を供給するステップと、
（ｅ）前記第１信号線群と前記第３信号線群とのそれぞれを介して供給される前記キーリターン信号を監視するステップと、
（ｆ）その監視によって得られた前記キーリターン信号に応答して前記キースキャンモードに移行するステップ
を具備する
キースキャン方法。
【請求項１４】
請求項１３に記載のキースキャン方法において、
前記キースキャンモードにおいて、
（ｇ）第１期間と、前記第１期間に続く第２期間と、前記第２期間に続く第３期間と
を一つのサイクルとして特定するステップ
を具備し、
前記（ａ）ステップは、
前記第１期間に前記第１キーソース信号を出力し、前記第２期間に前記第２キーソース信号を出力し、前記第３期間に前記第３キーソース信号を出力して前記サイクルを繰り返すステップを含む
キースキャン方法。
【請求項１５】
請求項１４に記載のキースキャン方法において、
前記（ｂ）ステップは、
前記第１キースイッチ部に行列状に配置された複数の第１キーの各々が、前記第１キーソース信号を前記第１キーリターン信号として前記制御回路に供給するステップと、
前記第２キースイッチ部に行列状に配置された複数の第２キーの各々が、前記第１キーソース信号、前記第２キーソース信号および前記第３キーソース信号の少なくとも一つを前記キーリターン信号として前記制御回路に供給するステップと、
前記第３キースイッチ部に行列状に配置された複数の第３キーの各々が、前記第３キーソース信号を前記第３キーリターン信号として前記制御回路に供給するステップを含む
キースキャン方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ユーザの操作に対応して入力された情報を、データに変換するキー入力装置に関する。
【背景技術】
【０００２】
キースイッチの操作（押下）により、処理装置に指令やデータなどキーコードの形で入力するキー入力装置（キーマトリックス）が知られている。キー入力装置は、複数のキースイッチが所定の配列で配置されたキーマトリックス部と、キースキャン（キーマトリックス部に配置されたキースイッチの押下の監視）を行い、押下されたキースイッチのキー位置を検出する制御部とを含んで構成されている。
【０００３】
キー入力装置は、例えば、コンピュターの入力装置のキーボード、電子計算機のキーパッド、家電製品を操作するためのリモコンのキーパッド、電子錠等に備えられている。上述のような機器に備えられるキー入力装置には、小型化・軽量化の要求があり、また同時にキー入力装置に対する多機能化が求められてきている（例えば、特許文献１、２参照。）。
【０００４】
キースキャンを行う制御部は、一般的に集積回路で構成されている。キー入力装置の制御部として機能する集積回路は、上述の小型化・軽量化の要求に対応して、より縮小化されてきている。そのため、キーマトリックス部から伝送されるキー信号を受ける端子数に制限が生じる場合がある。キー入力装置の小型化・軽量化を実現するために、集積回路側に備えられた端子を増加させること無く、キー入力装置の多機能化に対応する技術が求められてきている。
【０００５】
図１は、上記特許文献１（実開昭６２−１３８２３７号公報）の構成を例示するブロック図である。図１を参照すると、特許文献１に記載のキー入力装置は、二つのキーマトリックス回路（第１キーマトリックス回路１０１、第２キーマトリックス回路１０２）を備えるキー入力装置において、キー操作されたキーマトリックス回路を判別することができないという問題を解決するための構成を備えている。図１に示されているように。特許文献１に記載のキー入力装置は、標準装備用の第１キーマトリックス回路１０１と、拡張用の第２キーマトリックス回路１０２と、前記両マトリックス回路を同時に検索する制御部（送信用ＩＣ１０６）とを備えている。
【０００６】
その制御部は、検索手段とマトリックス回路判別手段とを含んで構成されている。その検索手段は、各１周期の前縁の所定期間にのみスキャンレベルになる１つまたは位相の異なる複数のスキャン信号を、スキャン信号別の１つまたは複数の共通スキャン出力端子から前記両マトリックス回路に同時に出力する。そしてその検索手段には前記両マトリックス回路を同時にスキャンし、前記両マトリックス回路の押されたキーを介したスキャン信号が共通スキャン入力端子に入力される。また、マトリックス回路判別手段は、前記各スキャン信号の出力開始から前記所定期間より遅れたタイミングでサンプリングしたマトリックス回路判別用の所定端子のレベルと判別しきいレベルとを比較し、キー操作されたマトリックス回路を判別する。また、そのキー入力装置は、前記スキャンレベルをハイレベルに設定するとともに、前記判別しきい値レベルをアースレベルと前記スキャンレベルとの間のレベルに設定している。
【０００７】
ここにおいて、従来のキー入力装置は、前記第１キーマトリックス回路１０１のスキャン信号の各出力端子を前記各共通スキャン入力端子それぞれに接続するとともに、前記第２キーマトリックス回路１０２のスキャン信号の各出力端子を逆流防止用の検索側ダイオードそれぞれのアノード、カソードを介して前記各共通スキャン端子に接続し、かつ、前記第２キーマトリックス回路１０２のスキャン信号の各出力端子それぞれにアノードが接続された逆流防止用の判別側ダイオードと、その判別側ダイオードのカソードのハイレベルを前記所定期間より長い期間遅延保持して前記所定端子に印加する送信用ＩＣ１０６とを備えている。
【０００８】
従来のキー入力装置では、第１キーマトリックス回路１０１のキーが押されると、当該キーを介したスキャン信号が共通スキャン入力端子に入力される。このとき、検索側ダイオードの遮断によって、そのスキャン信号は判別側ダイオードに入力されないため、その判別側ダイオードのカソードがローレベルに保持される。また、第２キーマトリックス回路１０２のキーが押された場合、そのキーを介したスキャン信号は、検索側ダイオードを介して共通スキャン入力端子に入力されるとともに、判別側ダイオードを介して信号保持回路に入力される。このとき、スキャン信号の前縁の所定期間のハイレベルに基づく判別側ダイオードのカソードのハイレベルが、信号保持回路によって遅延保持され、マトリクス回路判別手段のサンプリングのときにも、前記所定期間がハイレベルになる。
【０００９】
この構成によって、特許文献１に記載の技術では、第１キーマトリックス回路１０１と第２キーマトリックス回路１０２とを同時にスキャンする場合に、複数の検索側ダイオード（Ｄａ〜Ｄｈ）と判別側ダイオード（Ｄａ’〜Ｄｈ’）と送信用ＩＣ１０６との作用によってキー操作されたキーマトリックス回路を判別するキー入力装置を実現している。
【００１０】
上述した特許文献１に記載のキー入力装置では、第１キーマトリックス回路１０１と第２キーマトリックス回路１０２とにおける押下されたキーを判別するために、複数のダイオードを必須の構成要件としている。上述したように、キー入力装置自体の小型化・軽量化の要求に対応して、キー入力装置のキーマトリックス部を構成する回路に対する微細化の要求が高まってきている。
【００１１】
図２は、上記特許文献２（特開２００１−２５５９８３号公報）の構成を例示するブロック図である。図２を参照すると、特許文献２に記載のキー入力装置は、簡単なハードウェア回路の追加により、同一端子数で、より多くのキースイッチの押下を検出することを解決しようとする課題としている。特許文献２に記載のキー入力装置は、ラインの一本からパルス信号が入力されたときに、他の全てのラインよりキー状態に応じた信号が出力され、各ラインが順々にパルス信号入力と出力とが切り替わりながらキー状態をスキャンすることにより、キースイッチＫ００〜Ｋ５５の押下検出を行っている。
【００１２】
【特許文献１】実開昭６２−１３８２３７号公報
【特許文献２】特開２００１−２５５９８３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
特許文献１記載のキー入力装置では、多数のキーに対応したキースキャンを実行することができるが、押下されたキーを判別するために、複数のダイオードを必須の構成要件としている。したがって、キーマトリックス部を構成する回路の部品点数を削減する技術が望まれる。
【００１４】
また、近年のキー入力装置には、キーマトリックス部を構成する回路に対する微細化に加え、キー入力装置で消費される消費電力の低減化も要求されてきている。そのため、定常時はキースキャンを停止していて、キー操作（キーの押下）をトリガとしてキースキャンを開始するキー入力装置が求められている。
【００１５】
特許文献２に記載のキー入力装置のキーマトリックス部は、押下されたキーを判別するために、複数のダイオードを必要としているものの、特許文献１に記載のキー入力装置のキーマトリックス部よりも少ない部品点数で構成されている。しかしながら、特許文献２に記載のキー入力装置では、一旦キースキャンを停止してしまうと、全てのキーのうち何れかのキーの押下を検出して新たなキー操作に対応したキースキャンの開始を行うことが困難である。
【課題を解決するための手段】
【００１６】
以下に、［発明を実施するための最良の形態］で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１７】
上記課題を解決するために、キースキャン用のキーソース信号を出力する制御回路（３）と、前記キーソース信号に応答してキーリターン信号を供給するキーマトリックス部（２）とを具備するキー入力装置を構成する。
ここにおいて、前記キーマトリックス部（２）は、第１信号線群（４）と、第２信号線群（５）と、第３信号線群（６）と、前記第１信号線群（４）と前記第２信号線群（５）との接続を制御する第１キースイッチ部（２１）と、前記第１信号線群（４）と前記第２信号線群（５）と前記第３信号線群（６）との接続を制御する第２キースイッチ部（２２）と、前記第１信号線群（４）と前記第３信号線群（６）との接続を制御する第３キースイッチ部（２３）とを備えることが好ましい。
また、前記キーソース信号は、前記第１信号線群（４）に供給される第１キーソース信号と、前記第２信号線群（５）に供給される第２キーソース信号と、前記第３信号線群（６）に供給される第３キーソース信号とを含むように構成されることが好ましい。
また、前記キーリターン信号は、前記第１キーソース信号が前記制御回路（３）から出力されたときに、第２信号線群（５）から前記制御回路（３）に入力される第１キーリターン信号と、前記第２キーソース信号が前記制御回路（３）から出力されたときに、第３信号線群（６）から前記制御回路（３）に入力される第２キーリターン信号と、前記第３キーソース信号が前記制御回路（３）から出力されたときに、第１信号線群（４）から前記制御回路（３）に入力される第３キーリターン信号とを含むように構成されることが好ましい。
そして、前記制御回路（３）は、前記キーリターン信号の状態に対応して、前記第１キースイッチ部（２１）、前記第２キースイッチ部（２２）および前記第３キースイッチ部（２３）の状態を判別する。
【発明の効果】
【００１８】
本発明によると、部品点数を増加させることなく多数のキースイッチを備えるキー入力装置を構成することが可能となる。
また、本発明によると、定常時はキースキャンを停止していて、キー操作（キーの押下）をトリガとしてキースキャンを開始するキー入力装置を、部品点数を増加させることなく構成することが可能となる。
【発明を実施するための最良の形態】
【００１９】
以下に、図面を参照して本発明を実施するための形態について説明を行う。図３は、本発明のキー入力装置における実施形態の構成を例示するブロック図である。図３を参照すると、本実施形態のキー入力装置１は、キーマトリックス部２と、制御部３とを含んで構成されている。また、キーマトリックス部２と制御部３とは、第１信号線群４、第２信号線群５および第３信号線群６を介して接続されている。キーマトリックス部２には、複数のキースイッチが配置され、それらは、ユーザの操作に応答してキー入力のデータ（以下、キーリターン信号と呼ぶ）を制御部３に供給している。制御部３は、キースキャン用のデータ（以下、キーソース信号と呼ぶ。）を生成し、そのキーソース信号を第１信号線群４、第２信号線群５および第３信号線群６を介してキーマトリックス部２に供給している。
【００２０】
図４は、本実施形態の制御部３の構成を例示するブロック図である。図４を参照すると、制御部３は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）７と、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）８と、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）９と、クロック発生回路１０と、入出力回路群１１と、割り込み検出回路１２とを含んで構成され、それらは内部バス１３を介して接続されている。
【００２１】
ＣＰＵ７は、ＲＯＭ８に格納されたプログラムに基づいて、内部バス１３を介してＲＡＭ９や割り込み検出回路１２、入出力回路群１１などの周辺回路に対し、データの読み出し／書き込みを行っている。また、ＣＰＵ７は、入出力回路群１１を介してキーソース信号を出力し、キーリターン信号の読み出しを行っている。さらに、ＣＰＵ７は、予め設定されたスタンバイ状態への移行条件を満たしたときに、クロック発生回路１０に対し、動作クロックの供給停止を指示する。クロック発生回路１０が動作クロックの供給を停止することで、制御部３はスタンバイ状態に移行する。
【００２２】
ＲＯＭ８は、電源の供給が遮断された場合であっても、保持しているデータを記憶し続ける記憶装置である。本実施形態において、ＲＯＭ８に対する書き込み動作の可能／不可能の制限は無い。したがって、ＲＯＭ８が書き込み可能な不揮発性メモリ（例えば、Ｆｌａｓｈメモリ）で構成されていても良い。ＲＡＭ９は、データの書き込みと読み出しとができる記憶装置である。ＲＡＭ９は、キースキャンで入力されたキーリターン信号を所定の時間保持する。保持したキーリターン信号は、後述するキー判定処理において参照される。なお、本実施形態では、ＲＡＭ９が、ＳｔａｔｉｃＲＡＭなどの半導体記憶装置である場合を例示して説明を行う。
【００２３】
クロック発生回路１０は、制御部３の動作クロックを供給する回路である。本実施形態において、クロック発生回路１０は、割り込み信号に応答してスタンバイ状態が解除され、停止していた動作クロックの供給が再開される。
【００２４】
入出力回路群１１は、キーソース信号をキーマトリックス部２に出力している。また、入出力回路群１１は、制御部３から供給されるキーリターン信号を受け、そのキーリターン信号を内部バス１３を介して所定の回路（例えば、ＣＰＵ７）に供給している。
【００２５】
割り込み検出回路１２は、制御部３がスタンバイ状態の場合に、キーマトリックス部２が操作されたか否かを監視し、スタンバイ時にキーマトリックス部２が操作されると、その操作に応答して割り込み信号を出力する。
【００２６】
図５は、本実施形態のキーマトリックス部２の構成を例示するブロック図である。以下に述べる実施形態では、キーマトリックス部２に備えられた複数のキースイッチが、３つのグループ（第１キースイッチ群２１、第２キースイッチ群２２および第３キースイッチ群２３）に対応して構成されている場合を例示している。また、図５には、第１信号線群４が第１グループ第１信号線４−１〜第１グループ第３信号線４−３を含んで構成され、第２信号線群５が、第２グループ第１信号線５−１〜第２グループ第３信号線５−３を含んで構成され、第３信号線群６が、第３グループ第１信号線６−１〜第３グループ第３信号線６−３を含んで構成されている場合のキーマトリックス部２の構成を例示している。
【００２７】
図５を参照すると、キーマトリックス部２は、第１キースイッチ群２１と、第２キースイッチ群２２と、第３キースイッチ群２３とを含んで構成されている。各グループ（第１キースイッチ群２１〜第３キースイッチ群２３）には、それぞれ対応するキースイッチが、９個ずつ備えられている。なお、この構成は、本願発明におけるキーマトリックス部２の構成を制限するものではない。例えば、第１信号線群４が４本の信号線を含んで構成されていてもよく、その場合、第１キースイッチ群２１と第２キースイッチ群２２とを１２個のキースイッチのグループとして構成しても良い。
【００２８】
図５に示されているように、第１キースイッチ群２１は、第１キーグループ第１キースイッチ３１〜第１キーグループ第９キースイッチ３９に対応したグループである。第２キースイッチ群２２は、第２キーグループ第１キースイッチ４１〜第２キーグループ第９キースイッチ４９に対応したグループである。第３キースイッチ群２３は、第３キーグループ第１キースイッチ５１〜第３キーグループ第９キースイッチ５９に対応したグループである。また、第１信号線群４は、第１キースイッチ群２１と第２キースイッチ群２２に対応して配置されている。第２信号線群５は、第２キースイッチ群２２と第３キースイッチ群２３とに対応して配置されている。第３信号線群６は、第１キースイッチ群２１、第２キースイッチ群２２および第３キースイッチ群２３の各々に対応して配置されている。
【００２９】
キーマトリックス部２に備えられた複数のキースイッチは、ユーザの操作に応答して、対応する二つまたは三つの信号線を接続する。例えば、第１キースイッチ群２１の第１キーグループ第１キースイッチ３１が押下された場合、第１キーグループ第１キースイッチ３１は、第１グループ第１信号線４−１と第３グループ第１信号線６−１とを接続する。同様に、第３キースイッチ群２３の第３キーグループ第１キースイッチ５１が押下された場合、第３キーグループ第１キースイッチ５１は、第２グループ第１信号線５−１と第３グループ第１信号線６−１とを接続する。また、第２キースイッチ群２２の第２キーグループ第１キースイッチ４１が押下された場合には、第２キーグループ第１キースイッチ４１は、第１グループ第３信号線４−３と第２グループ第１信号線５−１と第３グループ第３信号線６−３とを接続する。
【００３０】
図６は、第１キースイッチ群２１（または第３キースイッチ群２３）のキースイッチの構成を例示する回路図である。図６は、第１キースイッチ群２１の第１キーグループ第１キースイッチ３１、第１キーグループ第２キースイッチ３２、第１キーグループ第４キースイッチ３４および第１キーグループ第５キースイッチ３５に対応した回路を示している。図６を参照すると、本実施形態における第１キースイッチ群２１（または第３キースイッチ群２３）キースイッチは、ノーマリーオープンのプッシュスイッチで構成されている。
【００３１】
図７は、第２キースイッチ群２２にキースイッチの構成を例示する回路図である。図７は、第２キースイッチ群２２の第２キーグループ第１キースイッチ４１、第２キーグループ第１キースイッチ４２、第２キーグループ第４キースイッチ４４および第２キーグループ第５キースイッチ４５に対応した回路を例示している。第２キースイッチ群２２に備えられた各キースイッチの構成は、それぞれ同様である。したがって、以下の実施形態では、第２キーグループ第１キースイッチ４１に対応して、それの構成に関して説明を行う。図７を参照すると、第２キーグループ第１キースイッチ４１は、第２キースイッチ第１部分４１ａと第２キースイッチ第２部分４１ｂとを含んで構成されている。第２キースイッチ第１部分４１ａは、第２キースイッチ第２部分４１ｂの上層に構成されている。第２キースイッチ第１部分４１ａは、ユーザの操作に対応して、第２キースイッチ第２部分４１ｂを介して各信号線（第１グループ第３信号線４−３、第２グループ第１信号線５−１および第３グループ第３信号線６−３）を接続する。
【００３２】
図８は、第２キーグループ第１キースイッチ４１の断面の構成を例示する断面図である。図８を参照すると、第２キーグループ第１キースイッチ４１は、基板４１ｃの上に配置されている第２キースイッチ第２部分４１ｂと、その第２キースイッチ第２部分４１ｂの上層に構成された第２キースイッチ第１部分４１ａとを含んで構成されている。第２キースイッチ第１部分４１ａは、通常時において、第２キースイッチ第２部分４１ｂと電気的に絶縁されている。また、第２キースイッチ第１部分４１ａは、ユーザの操作に対応して可動的に構成されている。
【００３３】
以下に、図面を参照して、入出力回路群１１の構成に関して説明を行う。図９は、入出力回路群１１の構成を例示する回路図である。入出力回路群１１は、第１信号線群４に接続される第１入出力回路ブロック１５と、第２信号線群５に接続される第２入出力回路ブロック１６と、第３信号線群６に接続される第３入出力回路ブロック１７とを含んで構成されている。ここにおいて、第１入出力回路ブロック１５、第２入出力回路ブロック１６および第３入出力回路ブロック１７は、各々同様の構成である。したがって、以下の実施形態においては、第１入出力回路ブロック１５に対応して、入出力回路群１１の内部の構成に関して説明を行っていく。さらにその第１入出力回路ブロック１５は、第１グループ第１信号線４−１に接続される第１回路ブロック第１入出力回路１５−１と、第１グループ第２信号線４−２に接続される第１回路ブロック第２入出力回路１５−２と、第１グループ第３信号線４−３に接続される第１回路ブロック第３入出力回路１５−３とを含んで構成されている。第１回路ブロック第１入出力回路１５−１、第１回路ブロック第２入出力回路１５−２および第１回路ブロック第３入出力回路１５−３は、それぞれ同様の構成である。したがって、以下の実施形態においては、第１回路ブロック第１入出力回路１５−１に対応して説明を行う。
【００３４】
図９を参照すると、第１回路ブロック第１入出力回路１５−１は、第１インバータ６１と、第２インバータ６２と、ＡＮＤ回路６３と、ＯＲ回路６４と、バッファ６５と、ＮチャネルＭＯＳトランジスタ６６と、抵抗６７とを含んで構成されている。第１インバータ６１の入力端は入力データ信号線７１に接続され、出力端はＡＮＤ回路６３の第１入力端に接続されている。第１インバータ６１には、入力データ信号線７１を伝播してくる出力データ（キーソース信号）が供給される。第２インバータ６２の入力端は切り換え信号供給線７２に接続され、出力端はＡＮＤ回路６３の第２入力端に接続されている。第２インバータ６２には、切り換え信号供給線７２を伝播してくる切り換え信号が供給される。ＡＮＤ回路６３の出力端は、ＮチャネルＭＯＳトランジスタ６６のゲート電極に接続されている。ＮチャネルＭＯＳトランジスタ６６は、そのゲート電極に供給される信号に応答して活性化する。
図９に示されているように、ＮチャネルＭＯＳトランジスタ６６のドレイン電極は第１グループ第１信号線４−１に接続されている。ＮチャネルＭＯＳトランジスタ６６が活性化することで、その第１グループ第１信号線４−１にキーソース信号（Ｌｏｗレベル）が供給される。抵抗６７は、切り替え信号供給線７２がＨｉｇｈレベルのとき、すなわちキーリターン信号を入力するときにプルアップ抵抗として機能し、切り替え信号供給線７２がＬｏｗレベルのとき、すなわちキーソース信号を出力するときには、プルアップ抵抗としての機能を停止するように構成されていることが望ましい。
このような機能を実現するには、例えば抵抗６７を、直列に接続された抵抗素子とトランジスタ（図示されず）とで構成する。そして、そのトランジスタのゲート電極と切り替え信号供給線７２とを接続する。この構成によって、切り替え信号供給線７２からの切り換え信号で、そのトランジスタのオンとオフを制御することできるようになる。ここにいおいて、キーリターン信号を制御部３の内部に入力するときには、そのトランジスタをオン状態とし、抵抗６７をプルアップ抵抗として作用させる。また、キーソース信号を制御部３の外部に出力するときには、そのトランジスタをオフ状態とし、プルアップ抵抗としての機能を停止させる。これによって、キーソース信号を出力するときに、抵抗６７を介してＮチャネルＭＯＳトランジスタ６６に電流が流れないようすることが可能となり、不要な電力消費を防止することができる。
【００３５】
出力データとしてＬｏｗレベルが供給され、切り換え信号としてＬｏｗレベルが供給されるとき、ＡＮＤ回路６３からは、Ｈｉｇｈレベルの信号がＮチャネルＭＯＳトランジスタ６６のゲート電極に供給されることになる。このとき、ＮチャネルＭＯＳトランジスタ６６は、そのＨｉｇｈレベルの信号に応答して活性化され、第１グループ第１信号線４−１にキーソース信号が供給される。
【００３６】
図９を参照すると、第２インバータ６２の出力端は、ＯＲ回路６４の第１入力端に接続されている。ＯＲ回路６４の第２入力端は、第１グループ第１信号線４−１に接続されている。ＯＲ回路６４の出力端は、バッファ６５に接続され、バッファ６５から出力される信号は、入力データとしてバッファ６５を介して出力データ信号線７３に供給される。また、ＯＲ回路６４の出力端は、第４ノードＮ４を介して割り込み検出用信号線７４に接続されている。割り込み検出用信号線７４は、スタンバイ状態のときにＯＲ回路６４から出力される信号を、割り込み検出用信号として、割り込み検出回路１２に供給する。なお、スタンバイ状態を解除するための構成・動作に関しては、後述する。
【００３７】
第２インバータ６２に、切り換え信号としてＨｉｇｈレベルが供給された場合、ＡＮＤ回路６３からはＬｏｗレベルの信号が出力される。それによってＮチャネルＭＯＳトランジスタ６６が非活性化され、第１回路ブロック第１入出力回路１５−１は、キーリターン信号の受信が可能となる。
【００３８】
このように、本実施形態における第１回路ブロック第１入出力回路１５−１は、切り換え信号に応答して、キーソース信号をキーマトリックス部２に出力する出力回路として作用する場合と、キーマトリックス部２からキーリターン信号を受ける入力回路として作用する場合とが切り替わっている。その切り換えは、時間経過に対応して行われる。本実施形態のキー入力装置１は、入出力回路群１１を構成する複数の入出力回路（例えば第１回路ブロック第１入出力回路１５−１）が、時間経過に対応して入力回路と出力回路とが切り替り、それぞれの入出力回路に供給されるキーリターン信号を所定の期間監視している。それによって、キーマトリックス部２に備えられた複数のキースイッチから、押下されたキースイッチを判定することが可能となる。
【００３９】
以下に、本実施形態のキー入力装置１の動作に関し、図面を参照して説明を行う。図１０は、本実施形態のキー入力装置１の、入出力回路群１１を構成する複数の入出力回路の切り替え動作を例示するタイミングチャートである。図１０を参照すると、時刻ｔ１以前は、スタンバイ状態であったことが示されている。時刻ｔ１においてＣＰＵ７が割り込み信号を受信した場合、制御部３は、キースキャン動作を開始する。このとき、ＣＰＵ７は、第１信号線群４を入力端子として作用させ、第３信号線群６を出力端子として作用させる切り換え信号を入出力回路群１１に供給する。上述の図９に示される回路を例示すると、第１入出力回路ブロック１５には、切り換え信号としてＨｉｇｈレベルが供給され、第３入出力回路ブロック１７には、切り換え信号としてＬｏｗレベルが供給される。予め決められた期間Ｔ１が経過した後、時刻ｔ２において、ＣＰＵ７は、第２信号線群５を入力端子として作用させ、第１信号線群４を出力端子として作用させる切り換え信号を入出力回路群１１に供給する。その後、時刻ｔ３において、ＣＰＵ７は、第３信号線群６を入力端子として作用させ、第２信号線群５を出力端子として作用させる切り換え信号を入出力回路群１１に供給する。
【００４０】
上述したように、入出力回路群１１を構成する複数の回路ブロック（第１入出力回路ブロック１５、第２入出力回路ブロック１６および第３入出力回路ブロック１７）には、各信号線に一対一に接続される入出力回路が備えられている。制御部３は、各期間（期間Ｔ１、期間Ｔ２および期間Ｔ３）におけるキーリターン信号を監視し、押下されたキーを判断している。
【００４１】
図１１は、押下キースイッチの判断動作に使用されるテーブルである。本実施形態のキー入力装置１において、第１キースイッチ群２１に属するキースイッチ（３１〜３９）が押下された場合、期間Ｔ１において第１信号線群４を介してキーリターン信号を検出する。このとき、期間Ｔ２および期間Ｔ３では、第２信号線群５、第３信号線群６を介してキーリターン信号を検出しない。第２キースイッチ群２２に属するキースイッチ（４１〜４９）が押下された場合、期間Ｔ１において第１信号線群４を介してキーリターン信号を検出する。さらに、期間Ｔ２において第２信号線群５を介してキーリターン信号を検出し、期間Ｔ３において第３信号線群６を介してキーリターン信号を検出する。第３キースイッチ群２３に属するキースイッチ（５１〜５９）が押下された場合、期間Ｔ３において第３信号線群６を介してキーリターン信号を検出する。このとき、期間Ｔ１および期間Ｔ１では、第１信号線群４、第２信号線群５を介してキーリターン信号を検出しない。
【００４２】
したがって、本実施形態のキー入力装置１は、図１１に示されているテーブルと同様のテーブル予めＲＯＭ８に備え、キースキャン時にそのテーブルを参照することによって、押下されたキースイッチを判断することができる。なお、このテーブルの構成は、本願発明の理解を容易にするために簡略した構成のテーブルである。上述のキーマトリックス部２の構成に対応させるためには、より詳細に（複数の信号線ごとに）キーリターンの検出／未検出を示すようなテーブルを構成することが好ましい。
【００４３】
図１２は、本実施形態における押下キースイッチの検出動作の詳細を示すタイミングチャートである。図１２を参照すると、期間Ｔ１において、第３信号線群６の第３グループ第１信号線６−１、第３グループ第２信号線６−２及び第３グループ第３信号線６−３がキーソース信号の供給端子として作用している。また期間Ｔ１において、第１信号線群４の第１グループ第１信号線４−１、第１グループ第２信号線４−２及び第１グループ第３信号線４−３がキーリターン信号の供給端子として作用している。図１２に示されているように、時刻ｔ１から時刻ｔ１１の間で、第３グループ第１信号線６−１にキーソース信号としてのパルスが供給されている。このとき、第１グループ第１信号線４−１を介してキーリターン信号を検出した場合、制御部３は、第３グループ第１信号線６−１と第１グループ第１信号線４−１との交点に配置されたキースイッチ（第１キーグループ第１キースイッチ３１または第２キーグループ第９キースイッチ４９）が押下されたと判断する（図５参照）。
【００４４】
同様に、時刻ｔ１から時刻ｔ１１の間において、第１グループ第２信号線４−２を介してキーリターン信号を検出した場合、制御部３は、第３グループ第１信号線６−１と第１グループ第２信号線４−２との交点に配置されたキースイッチ（第１キーグループ第４キースイッチ３４または第２キーグループ第８キースイッチ４８）が押下されたと判断し、第１グループ第３信号線４−３を介してキーリターン信号を検出した場合、制御部３は、第３グループ第１信号線６−１と第１グループ第３信号線４−３との交点に配置されたキースイッチ（第１キーグループ第７キースイッチ３７または第２キーグループ第７キースイッチ４７）が押下されたと判断する。
【００４５】
時刻ｔ１１と時刻ｔ１２の間では、第３グループ第２信号線６−２にキーソース信号としてのパルスが供給されている。したがって、制御部３は、このときにキーリターン信号を受けた端子を監視することで、第１キーグループ第２キースイッチ３２、第１キーグループ第５キースイッチ３５、第１キーグループ第８キースイッチ３８、第２キーグループ第４キースイッチ４４、第２キーグループ第５キースイッチ４５および第２キーグループ第６キースイッチ４６の何れかのキースイッチが押下されたか否かを判断することが可能となる。同様の動作を、時刻ｔ１２と時刻ｔ２との間でも行う。それによって、制御部３は、期間Ｔ１で第１キースイッチ群２１または第２キースイッチ群２２に属するキースイッチの何れかが押下されたか否かを記憶する。
【００４６】
時刻ｔ２において、ＣＰＵ７は切り替え信号を出力し、入出力回路群１１の複数の入出力回路の機能を切り替える。この切り替え動作によって、期間Ｔ２において、第１信号線群４の第１グループ第１信号線４−１、第１グループ第２信号線４−２及び第１グループ第３信号線４−３がキーソース信号の供給端子として作用する。また、第２信号線群５の第２グループ第１信号線５−１、第２グループ第２信号線５−２及び第２グループ第３信号線５−３がキーリターン信号の供給端子として作用する。
【００４７】
図１２に示されているように、時刻ｔ２と時刻ｔ２１との間では、第１グループ第１信号線４−１にキーソース信号としてのパルスが供給されている。また、時刻ｔ２１と時刻ｔ２２との間では、第１グループ第２信号線４−２にキーソース信号としてのパルスが供給されている。さらに、時刻ｔ２２と時刻ｔ３との間では、第１グループ第３信号線４−３にキーソース信号としてのパルスが供給されている。
【００４８】
制御部３は、期間Ｔ２において、キーリターン信号を受けた信号線とキーソース信号を供給した信号線とを対応させて記憶する。それによって、制御部３は、第３キースイッチ群２３または第２キースイッチ群２２に属するキースイッチのうちの何れかが押下されたか否かを記憶することが可能となる。期間Ｔ３において、期間Ｔ１（または期間Ｔ２）と同様にキーリターン信号を監視し、検出したキーリターン信号を記憶する。
【００４９】
制御部３は、期間Ｔ１から期間Ｔ３にかけて上述のようなキースキャン動を実行する。そのキースキャン動作によって記憶したキーリターン信号と、予め格納された参照テーブルとを比較することで、ユーザによって押下されたキースイッチを判断することができる。
【００５０】
以下に、上述のキースキャン動作を、フローチャートを参照して説明する。なお、以下の実施形態では、本願発明の動作の理解を容易にするために、期間Ｔ１におけるキースキャン動作に対応して説明を行う。図１３Ａは、期間Ｔ１におけるキースキャン動作の前半部分を示すフローチャートである。また、図１３Ｂは、期間Ｔ１におけるキースキャン動作の後半部分を示すフローチャートである。
【００５１】
図１３Ａを参照すると、ステップＳ１０１において、スタンバイ状態の制御部３は、割り込み信号が入力されたか否かの判断を行う。スタンバイ時に割り込み信号が入力されない場合は、処理は戻る。これによって、制御部３は、スタンバイ状態を継続する。その判断の結果、割り込み信号が入力されたと判断した場合、処理はステップＳ１０２に進む。
【００５２】
ステップＳ１０２において、制御部３は、第３グループ第１信号線６−１を出力端子として作用させてキーソース信号（以下、第１キーソース信号と呼ぶ。）をキーマトリックス部２に供給する。ステップＳ１０３において、制御部３は、第１信号線群４を介して入力されるキーリターン信号の監視動作を行う。このとき制御部３は、第１信号線群４を構成する複数の信号線をそれぞれ独立に監視する。
【００５３】
ステップＳ１０４において、制御部３は、第１キーソース信号に対応するキーリターン信号を受信したか否かの判断を実行する。制御部３が、時刻ｔ１から時刻ｔ１１の間にキーリターン信号を受信した場合、処理はステップＳ１０５に進む。キーリターン信号を受信しない場合には処理はステップＳ１０６に進む。ステップＳ１０５において、制御部３は、受信したキーリターン信号と、そのキーリターン信号を受信した信号線とを関連づけた情報を生成し、その情報をＲＡＭ９に格納する。
【００５４】
ステップＳ１０６において、制御部３は、時刻ｔ１１のタイミングで第１キーソース信号の供給を停止し、第３グループ第２信号線６−２を出力端子として作用させてキーソース信号（以下、第２キーソース信号と呼ぶ。）をキーマトリックス部２に供給する。ステップＳ１０７において、制御部３は、第１信号線群４を介して入力されるキーリターン信号の監視動作を行う。このとき制御部３は、ステップＳ１０３の動作と同様に、第１信号線群４を構成する複数の信号線をそれぞれ独立に監視する。
【００５５】
図１３Ｂを参照すると、ステップＳ１０８において、制御部３は、第２キーソース信号に対応するキーリターン信号を受信したか否かの判断を実行する。制御部３が、時刻ｔ１１から時刻ｔ１２の間にキーリターン信号を受信した場合、処理はステップＳ１０９に進む。キーリターン信号を受信しない場合には処理はステップＳ１１０に進む。ステップＳ１０９では、ステップＳ１０５の動作と同様に、制御部３は、受信したキーリターン信号と、そのキーリターン信号を受信した信号線とを関連づけた情報を生成し、その情報をＲＡＭ９に格納する。
【００５６】
ステップＳ１１０において、制御部３は、時刻ｔ１２のタイミングで第２キーソース信号の供給を停止し、第３グループ第３信号線６−３を出力端子として作用させてキーソース信号（以下、第３キーソース信号と呼ぶ。）をキーマトリックス部２に供給する。ステップＳ１１１において、制御部３は、第１信号線群４を介して入力されるキーリターン信号の監視動作を行う。このとき制御部３は、ステップＳ１０３やステップＳ１０７の動作と同様に、第１信号線群４を構成する複数の信号線をそれぞれ独立に監視する。
【００５７】
ステップＳ１１２において、制御部３は、第３キーソース信号に対応するキーリターン信号を受信したか否かの判断を実行する。制御部３が、時刻ｔ１２から時刻ｔ２の間にキーリターン信号を受信した場合、処理はステップＳ１１３に進む。キーリターン信号を受信しない場合には、期間Ｔ１におけるキースキャン処理は終了する。ステップＳ１１３において、制御部３は、受信したキーリターン信号と、そのキーリターン信号を受信した信号線とを関連づけた情報を生成する。制御部３が、その情報をＲＡＭ９に格納すると、処理は終了する。
【００５８】
本実施形態のキー入力装置１は、上述の動作を実行することによって、期間Ｔ１において第１キースイッチ群２１または第２キースイッチ群２２に属する複数のキースイッチが押下されたか否かを個々に監視することができる。その後、期間Ｔ２および期間Ｔ３においても同様のキースキャン動作を実行することによって、キーマトリックス部２に備えられた複数のキースイッチの全てに対し、押下されたか否かを監視することができる。また、期間Ｔ１から期間Ｔ３にかけてのキースキャン動作を所定の回数繰り返すことで、より高精度にキースイッチの押下を検出することができる。
【００５９】
以下に、図面を参照して本実施形態の割り込み信号について説明を行う。図１４は、割り込み検出回路１２の構成を例示する回路図である。図１２を参照すると、割り込み検出回路１２は、割り込み検出用ＡＮＤ回路８１とバッファ８２とを含んで構成されている。
【００６０】
割り込み検出用ＡＮＤ回路８１は、複数の入力端を備えている。図１４に示されているように、その複数の入力端の各々は、入出力回路群１１に備えられた複数の入出力回路（例えば、第１回路ブロック第１入出力回路１５−１）の割り込み検出用信号線７４に接続されている。割り込み検出用ＡＮＤ回路８１は、複数の割り込み検出用信号線７４を介して供給される信号の論理積を演算し、その演算結果をバッファ８２に供給する。
【００６１】
バッファ８２は、割り込み検出用ＡＮＤ回路８１から供給される信号に基づいて割り込み信号を出力する。また、バッファ８２は、バッファ８２の外部から供給される許可信号に基づいて、割り込み信号の出力許可／不許可を切り換えている。
【００６２】
先に述べたように、従来のキー入力装置（特許文献２に記載のキー入力装置）では、スタンバイ状態でのキー待ちうけをすることが困難であった。例えば、図２に示されるキーマトリックス回路において、Ｐｉｏ０を入力とし、その他を出力でキースキャン動作を停止した場合、キースイッチＫ００〜キースイッチＫ０６を認識することが困難であった。
【００６３】
上述したように、本実施形態におけるキー入力装置１は、キースキャン動作が停止し、スタンバイ状態に移行した場合、制御部３が、第１信号線群４と第２信号線群５とを入力端子として作用させ、第３信号線群６を出力端子として作用させている。この場合、キーマトリックス部２に備えられた複数のキースイッチの何れか一つが押下されると、キーマトリックス部２は、必ずキーリターン信号を制御部３に供給する。制御部３はそのキーリターン信号に応答して割り込み信号を生成する。この割り込み信号に対応して上述のキースキャン動作を開始することで、本実施形態のキー入力装置１は、キー操作（キーの押下）をトリガとしてキースキャンを開始するまでスタンバイ状態を維持することが可能となる。
【００６４】
なお、上述してきた複数の実施形態は、その構成、動作に矛盾が生じない範囲において組み合わせて実施することが可能である。また、上述の実施形態では、制御部３から供給されるキーソース信号に応答して、キーマトリックス部２が制御部３にキーリターン信号を供給するキー入力装置１の構成を例示している。本願発明は、制御部３がマイクロコンピュータである場合を例示してきたが、本願発明における制御部３は、マイクロコンピュータに制限されることは無い。例えば、制御部３を、キーマトリックス部２と同じ基板上の論理ブロックで構成しても、上述の実施形態と同様の効果を生じさせることが可能である。
【図面の簡単な説明】
【００６５】
【図１】図１は、従来のキー入力装置の構成を例示するブロック図である。
【図２】図２は、従来のキー入力装置の構成を例示するブロック図である。
【図３】図３は、キー入力装置の構成を例示するブロック図である。
【図４】図４は、制御部３の構成を例示するブロック図である。
【図５】図５は、キーマトリックス部２の構成を例示するブロック図である。
【図６】図６は、キースイッチの構成を例示する回路図である
【図７】図７は、キースイッチの構成を例示する回路図である。
【図８】図８は、キースイッチの構成を例示する断面図である。
【図９】図９は、入出力回路群１１の構成を例示する回路図である。
【図１０】図１０は、各端子における入力と出力との切り換え動作を示すタイミングチャートである。
【図１１】図１１は、押下キースイッチの判断動作に使用されるテーブルである。
【図１２】図１２は、押下キースイッチの検出動作を示すタイミングチャートである。
【図１３Ａ】図１３Ａは、キースキャン動作の前半を例示するフローチャートである。
【図１３Ｂ】図１３Ｂは、キースキャン動作の後半を例示するフローチャートである。
【図１４】図１４は、割り込み検出回路の構成を例示する回路図である。
【符号の説明】
【００６６】
１…キー入力装置
２…キーマトリックス部
３…制御部  （マイクロコンピュータ）
４…第１信号線群
４−１…第１グループ第１信号線
４−２…第１グループ第２信号線
４−３…第１グループ第３信号線
５…第２信号線群
５−１…第２グループ第１信号線
５−２…第２グループ第２信号線
５−３…第２グループ第３信号線
６…第３信号線群
６−１…第３グループ第１信号線
６−２…第３グループ第２信号線
６−３…第３グループ第３信号線
７…ＣＰＵ
８…ＲＯＭ  （Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）
９…ＲＡＭ  （Ｒａｎｄａｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）
１０…クロック発生回路
１１…入出力回路群
１２…割り込み検出回路
１３…内部バス
１４…キースキャンプログラム
１５…第１入出力回路ブロック
１５−１…第１回路ブロック第１入出力回路
１５−２…第１回路ブロック第２入出力回路
１５−３…第１回路ブロック第３入出力回路
１６…第２入出力回路ブロック
１７…第３入出力回路ブロック
２１…第１キースイッチ群
２２…第２キースイッチ群
２３…第３キースイッチ群
３１〜３９…第１キーグループ第１キースイッチ〜第１キーグループ第９キースイッチ
４１〜４９…第２キーグループ第１キースイッチ〜第２キーグループ第９キースイッチ
５１〜５９…第３キーグループ第１キースイッチ〜第３キーグループ第９キースイッチ
４１ａ…第２キースイッチ第１部分
４１ｂ…第２キースイッチ第２部分
４１ｃ…基板
６１…第１インバータ
６２…第２インバータ
６３…ＡＮＤ回路
６４…ＯＲ回路
６５…バッファ
６６…ＮチャネルＭＯＳトランジスタ
６７…抵抗
７１…入力データ信号線
７２…切り換え信号供給線
７３…出力データ信号線
７４…割り込み検出用信号線
８１…割り込み検出用ＡＮＤ回路
８２…バッファ
Ｎ１…第１ノード
Ｎ２…第２ノード
Ｎ３…第３ノード
Ｎ４…第４ノード
１０１…第１キーマトリックス回路
１０２…第２キーマトリックス回路
１０５…発振回路
１０６…送信用ＩＣ
１０７…信号保持回路
Ｔ１〜Ｔ３…期間
【図１】
2008090642.tif 000003
【図２】
2008090642.tif 000004
【図３】
2008090642.tif 000005
【図４】
2008090642.tif 000006
【図５】
2008090642.tif 000007
【図６】
2008090642.tif 000008
【図７】
2008090642.tif 000009
【図８】
2008090642.tif 000010
【図９】
2008090642.tif 000011
【図１０】
2008090642.tif 000012
【図１１】
2008090642.tif 000013
【図１２】
2008090642.tif 000014
【図１３Ａ】
2008090642.tif 000015
【図１３Ｂ】
2008090642.tif 000016
【図１４】
2008090642.tif 000017