(57)【要約】【課題】半導体素子への水分の浸入およびダイシング時のチッピングを防止し、信頼性の高い半導体装置を提供する。【解決手段】本発明の半導体装置は、素子形成領域２および素子形成領域２を囲むように位置するガードリング領域１を含む半導体基板１３と、半導体基板１３の素子形成領域２に形成された少なくとも１つの半導体素子４０と、ガードリング領域１において、半導体基板の第１の主面１３ｔと接し、素子形成領域２を囲むように設けられた金属層１１からなるガードリング構造とを備える。金属層１１は、ガードリング領域１において素子形成領域２側から外側に向けて配列された複数の細線部１１ａ、１１ｂを含み、半導体基板１３の外形を規定する複数の側面の少なくとも１つに近接して配置された複数の細線部の数は、他の少なくとも１つの側面に近接して配置された複数の細線部の数と異なっている。【選択図】図１
2008053559.tif 000002
【特許請求の範囲】
【請求項１】
対向する第１および第２の主面を有する半導体基板であって、前記第１の主面から前記第２の主面に達するように設けられた素子形成領域および前記素子形成領域を囲むように位置するガードリング領域を含む半導体基板と、
前記半導体基板の素子形成領域に形成された少なくとも１つの半導体素子と、
前記ガードリング領域において、前記半導体基板の第１の主面と接し、前記素子形成領域を囲むように設けられた金属層からなるガードリング構造と、
を備え、
前記金属層は、前記ガードリング領域において前記素子形成領域側から外側に向けて配列された複数の細線部を含み、前記半導体基板の外形を規定する複数の側面の少なくとも１つに近接して配置された複数の細線部の数は、他の少なくとも１つの側面に近接して配置された前記複数の細線部の数と異なっている、半導体装置。
【請求項２】
前記半導体基板の第１の主面を覆うように設けられた層間絶縁層を更に備え、
前記層間絶縁層は前記半導体基板の第１の主面の一部を露出する開口を有し、前記金属層の少なくとも一部は、前記開口内に設けられることにより、前記半導体基板の第１の主面と接している請求項１に記載の半導体装置。
【請求項３】
前記半導体基板の外形を規定する複数の側面は、互いに平行な一対の第１の側面および互いに平行な一対の第２の側面を含み、
前記一対の第１の側面のそれぞれに近接して配置された複数の第１の細線部および前記一対の第２の側面のそれぞれに近接して配置された複数の第２の細線部を含み、
前記第１の側面の少なくとも一方に近接して配置された第１の細線部の数は、前記一対の第２の側面の少なくとも一方に近接して配置された第２の細線部の数より少ない請求項２に記載の半導体装置。
【請求項４】
前記一対の第１の側面は、前記半導体基板の劈開方向と平行である請求項３に記載の半導体装置。
【請求項５】
前記第１の主面上の前記第１の側面と第２側面とが接する位置近傍において、前記第１の細線部と前記第２の細線部とが互いに交差するように前記第１の細線部および前記第２の細線部が配置されている請求項４に記載の半導体装置。
【請求項６】
対向する第１および第２の主面を有する半導体基板であって、前記第１の主面から前記第２の主面に達するように設けられた素子形成領域および前記素子形成領域を囲むように位置するスクライブ領域を含む半導体基板と、
前記半導体基板の素子形成領域に形成された少なくとも１つの半導体素子と、
を備え、
前記半導体基板の第１および第２の主面の少なくとも一方の表面近傍は、前記スクライブ領域において非晶質化されている半導体装置。
【請求項７】
対向する第１および第２の主面を有する半導体基板であって、前記第１の主面から前記第２の主面に達するように設けられた素子形成領域および前記素子形成領域を囲むように位置するスクライブ領域を含む半導体基板と、
前記半導体基板の素子形成領域に形成された少なくとも１つの半導体素子と、
を備え、
前記半導体基板において、前記素子形成領域を囲むように前記素子形成領域と前記スクライブ領域との間にガードリング領域が規定されている半導体装置。
【請求項８】
対向する第１および第２の主面を有する半導体基板であって、前記第１の主面から前記第２の主面に達するように設けられた素子形成領域および前記素子形成領域を囲むように位置するスクライブ領域を含む半導体基板と、
前記半導体基板の素子形成領域に形成された少なくとも１つの半導体素子と、
を備え、
前記半導体基板の第１および第２の主面の少なくとも一方は、前記ガードリング領域における表面よりも前記スクライブ領域における表面のほうが凹んでいる半導体装置。
【請求項９】
前記半導体基板の第１の主面を覆うように設けられた層間絶縁層と、
前記半導体基板の第１の主面の前記ガードリング領域に設けられ、前記素子形成領域を囲むように設けられた金属層からなるガードリング構造と、
前記ガードリング構造を覆うように前記層間絶縁層上に設けられた第１の保護層と、
を更に備え、
前記層間絶縁層は前記半導体基板の第１の主面の一部を露出する開口を有し、前記金属層の少なくとも一部は、前記開口内に設けられることにより、前記半導体基板の第１の主面と接している請求項８に記載の半導体装置。
【請求項１０】
前記第１の保護層を覆うように設けられた第２の保護層を更に備え、
前記層間絶縁層および前記第１の保護層は、前記素子形成領域および前記ガードリング領域にのみ設けられ、
前記第２の保護層は、前記層間絶縁層および前記第１の保護層の端面を覆っている請求項９に記載の半導体装置。
【請求項１１】
前記半導体基板は炭化珪素からなる請求項１から１０のいずれかに記載の半導体装置。
【請求項１２】
素子形成領域および前記素子形成領域を囲むように位置するガードリング領域が規定された半導体基板の前記素子形成領域に少なくとも１つの半導体素子を形成する工程と、
前記ガードリング領域において、前記半導体基板の第１の主面と接し、前記素子形成領域を囲むように設けられた金属層からなるガードリング構造を形成する工程と、
を包含し、
前記ガードリング領域において前記素子形成領域側から外側に向けて配列された複数の細線部を含む金属層は、前記半導体基板の外形を規定する複数の側面の少なくとも１つに近接して配置された複数の細線部の数が、他の少なくとも１つの側面に近接して配置された前記複数の細線部の数と異なるように形成されている、半導体装置の製造方法。
【請求項１３】
対向する第１および第２の主面を有する半導体基板であって、前記第１の主面から前記第２の主面に達するように設けられた素子形成領域および前記素子形成領域を囲むように位置するスクライブ領域を含む半導体基板の素子形成領域に少なくとも１つの半導体素子を形成する工程と（ａ）、
前記半導体基板の前記スクライブ領域における第１および第２の主面の少なくとも一方の表面近傍にチッピングを抑制する構造を形成する工程（ｂ）と、
を包含する半導体装置の製造方法。
【請求項１４】
前記工程（ｂ）は、前記半導体基板の前記スクライブ領域における第１および第２の主面の少なくとも一方の表面近傍を非晶質化する請求項１３に記載の半導体装置の製造方法。
【請求項１５】
前記非晶質化をイオン注入により行う請求項１４に記載の半導体装置の製造方法。
【請求項１６】
前記工程（ｂ）は、前記半導体基板の第１および第２の主面の少なくとも一方において、前記ガードリング領域における表面よりも前記スクライブ領域における表面のほうが凹むように、前記半導体基板の前記スクライブ領域における前記第１および第２の主面の少なくとも一方をエッチングする請求項１３に記載の半導体装置の製造方法。
【請求項１７】
前記エッチングはドライエッチングまたはウエットエッチングである請求項１６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置およびその製造方法に関し、特に炭化珪素半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
従来、ＭＯＳＦＥＴ等の半導体装置は、半導体基板の端部から半導体素子へ水分などが浸入し、半導体素子の特性が劣化するのを防止するため、半導体素子が形成された素子形成領域の周辺に沿って、アルミニウムや銅等の金属で形成されたガードリングを備えている。以下、このようなガードリングの形成された従来の半導体装置を図１３および図１４を参照して説明する。
【０００３】
図１３に示すように、ダイオードやＭＯＳＦＥＴなどの素子は破線で囲まれた素子形成領域８２内に形成されており、素子形成領域８２を囲むようにガードリング形成領域８１が設けられている。ガードリング形成領域８１にはガードリング１０１が設けられており、ガードリング形成領域８１の外側には、スクライブ領域８３が設けられている。
【０００４】
図１４は、図１３においてＡ−Ａ’線で示す部分の断面構造を示している。図１４に示すように、素子形成領域８２、ガードリング形成領域８１およびスクライブ領域８３が形成されており、半導体基板１０３の主面上に層間絶縁膜１０４が設けられている。
【０００５】
ガードリング形成領域８１内にある層間絶縁膜１０４には半導体基板１０３の一部を露出するコンタクトホールが設けられており、コンタクトホール内および層間絶縁膜１０４上に金属からなるガードリング１０１が設けられている。また、層間絶縁膜１０４およびガードリング１０１を覆う保護膜１０５が形成されている。
【０００６】
半導体基板１０３の素子形成領域８２には、イオン注入、エピタキシャル成長、エッチング、薄膜堆積、その他の半導体プロセスが施され、半導体素子が形成されている。また、半導体基板１０３の裏面には、半導体基板１０３に対してオーミック接合を形成する電極１０２などが設けられている。
【０００７】
半導体装置は、半導体ウエハ上に複数形成され、半導体素子が形成されたそれぞれの素子形成領域８２およびそれを囲むガードリング形成領域８１は、スクライブ領域８３を介して隣接する半導体装置のガードリング形成領域８１と接している。
【０００８】
半導体ウエハ上に形成された複数の半導体装置は、ダイサー等を用い、純水などをかけながらスクライブ領域８３に沿って半導体ウエハを切断することにより互いにに離される。この際、ダイサーによって半導体基板１０３や層間絶縁膜１０４、保護膜１０５に応力が集中し、半導体基板１０３や層間絶縁膜１０４、保護膜１０５の切削端部においてチッピング（欠け）や亀裂が生じる。半導体ウエハの切断には純水を用いるため、欠けが生じた部分や亀裂から水分が浸入する。その結果、素子形成領域８２内に形成された半導体素子の金属配線が腐食したり、ゲート酸化膜の特性が変化したりするという問題が生じる。
【０００９】
ガードリング形成領域８１のガードリング１０１は、このような半導体基板１０３や層間絶縁膜１０４、保護膜１０５の切削端部に生じる欠けや亀裂が素子形成領域８２にまで及ぶのを阻止するために設けられている。このような構造を備えた半導体装置はたとえば特許文献１に開示されている。
【特許文献１】特開平６−２６０５５４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
近年、次世代パワー半導体装置として、炭化珪素半導体を用いたパワー半導体装置が注目されている。炭化珪素からなる半導体基板は、シリコン半導体基板よりも欠けや亀裂が生じやすいことが知られている。
【００１１】
本願発明者が、上述のガードリング構造を備えた炭化珪素半導体装置を作製し、ゲート酸化膜の絶縁破壊耐圧を計測したところ、図１５に示すように初期状態に比べて半年後の値は著しく低下していることが分かった。これは、炭化珪素半導体基板に生じた欠けや亀裂から水分が浸入し、特性が劣化したものと考えられる。つまり、炭化珪素半導体装置に従来のガードリング構造を採用しただけでは、十分に水分の浸入を防止することができないと考えられる。
【００１２】
また、半導体装置が使用される環境によっては、シリコン半導体を用いた半導体装置においても、従来のガードリング構造では半導体基板の端部から半導体素子への水分の浸入を十分には防止できないことがあった。
【００１３】
本発明は、このような課題を解決し、半導体素子への水分の浸入およびダイシング時のチッピングを防止し、信頼性の高い半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明の半導体装置は、対向する第１および第２の主面を有する半導体基板であって、前記第１の主面から前記第２の主面に達するように設けられた素子形成領域および前記素子形成領域を囲むように位置するガードリング領域を含む半導体基板と、前記半導体基板の素子形成領域に形成された少なくとも１つの半導体素子と、前記ガードリング領域において、前記半導体基板の第１の主面と接し、前記素子形成領域を囲むように設けられた金属層からなるガードリング構造とを備え、前記金属層は、前記ガードリング領域において前記素子形成領域側から外側に向けて配列された複数の細線部を含み、前記半導体基板の外形を規定する複数の側面の少なくとも１つに近接して配置された複数の細線部の数は、他の少なくとも１つの側面に近接して配置された前記複数の細線部の数と異なっている。
【００１５】
ある好ましい実施形態において、半導体装置は、前記半導体基板の第１の主面を覆うように設けられた層間絶縁層を更に備え、前記層間絶縁層は前記半導体基板の第１の主面の一部を露出する開口を有し、前記金属層の少なくとも一部は、前記開口内に設けられることにより、前記半導体基板の第１の主面と接している。
【００１６】
ある好ましい実施形態において、前記半導体基板の外形を規定する複数の側面は、互いに平行な一対の第１の側面および互いに平行な一対の第２の側面を含み、前記一対の第１の側面のそれぞれに近接して配置された複数の第１の細線部および前記一対の第２の側面のそれぞれに近接して配置された複数の第２の細線部を含み、前記第１の側面の少なくとも一方に近接して配置された第１の細線部の数は、前記一対の第２の側面の少なくとも一方に近接して配置された第２の細線部の数より少ない。
【００１７】
ある好ましい実施形態において、前記一対の第１の側面は、前記半導体基板の劈開方向と平行である。
【００１８】
ある好ましい実施形態において、前記第１の主面上の前記第１の側面と第２側面とが接する位置近傍において、前記第１の細線部と前記第２の細線部とが互いに交差するように前記第１の細線部および前記第２の細線部が配置されている。
【００１９】
本発明の半導体装置は、対向する第１および第２の主面を有する半導体基板であって、前記第１の主面から前記第２の主面に達するように設けられた素子形成領域および前記素子形成領域を囲むように位置するスクライブ領域を含む半導体基板と、前記半導体基板の素子形成領域に形成された少なくとも１つの半導体素子とを備え、前記半導体基板の第１および第２の主面の少なくとも一方の表面近傍は、前記スクライブ領域において非晶質化されている。
【００２０】
本発明の半導体装置は、対向する第１および第２の主面を有する半導体基板であって、前記第１の主面から前記第２の主面に達するように設けられた素子形成領域および前記素子形成領域を囲むように位置するスクライブ領域を含む半導体基板と、前記半導体基板の素子形成領域に形成された少なくとも１つの半導体素子とを備え、前記半導体基板の前記素子形成領域を囲むように前記素子形成領域と前記スクライブ領域との間にガードリング領域が規定されている。
【００２１】
本発明の半導体装置は、対向する第１および第２の主面を有する半導体基板であって、前記第１の主面から前記第２の主面に達するように設けられた素子形成領域および前記素子形成領域を囲むように位置するスクライブ領域を含む半導体基板と、前記半導体基板の素子形成領域に形成された少なくとも１つの半導体素子とを備え、前記半導体基板の第１および第２の主面の少なくとも一方は、前記ガードリング領域における表面よりも前記スクライブ領域における表面のほうが凹んでいる。
【００２２】
ある好ましい実施形態において、半導体装置は、前記半導体基板の第１の主面を覆うように設けられた層間絶縁層と、前記半導体基板の第１の主面の前記ガードリング領域に設けられ、前記素子形成領域を囲むように設けられた金属層からなるガードリング構造と、前記ガードリング構造を覆うように前記層間絶縁層上に設けられた第１の保護層とを更に備え、前記層間絶縁層は前記半導体基板の第１の主面の一部を露出する開口を有し、前記金属層の少なくとも一部は、前記開口内に設けられることにより、前記半導体基板の第１の主面と接している。
【００２３】
ある好ましい実施形態において、半導体装置は、前記第１の保護層を覆うように設けられた第２の保護層を更に備え、前記層間絶縁層および前記第１の保護層は、前記素子形成領域および前記ガードリング領域にのみ設けられ、前記第２の保護層は、前記層間絶縁層および前記第１の保護層の端面を覆っている。
【００２４】
ある好ましい実施形態において、前記半導体基板は炭化珪素からなる。
【００２５】
本発明の半導体装置の製造方法は、素子形成領域および前記素子形成領域を囲むように位置するガードリング領域が規定された半導体基板の前記素子形成領域に少なくとも１つの半導体素子を形成する工程と、前記ガードリング領域において、前記半導体基板の第１の主面と接し、前記素子形成領域を囲むように設けられた金属層からなるガードリング構造を形成する工程とを包含し、前記ガードリング領域において前記素子形成領域側から外側に向けて配列された複数の細線部を含み、前記半導体基板の外形を規定する複数の側面の少なくとも１つに近接して配置された複数の細線部の数が、他の少なくとも１つの側面に近接して配置された前記複数の細線部の数と異なるように形成されている。
【００２６】
本発明の他の半導体装置の製造方法は、対向する第１および第２の主面を有する半導体基板であって、前記第１の主面から前記第２の主面に達するように設けられた素子形成領域および前記素子形成領域を囲むように位置するスクライブ領域を含む半導体基板の素子形成領域に少なくとも１つの半導体素子を形成する工程と（ａ）、前記半導体基板の前記スクライブ領域における第１および第２の主面の少なくとも一方の表面近傍にチッピングを抑制する構造を形成する工程（ｂ）とを包含する。
【００２７】
ある好ましい実施形態において、前記工程（ｂ）は、前記半導体基板の前記スクライブ領域における第１および第２の主面の少なくとも一方の表面近傍を非晶質化する。
【００２８】
ある好ましい実施形態において、前記非晶質化をイオン注入により行う。
【００２９】
ある好ましい実施形態において、前記工程（ｂ）は、前記半導体基板の第１および第２の主面の少なくとも一方において、前記ガードリング領域における表面よりも前記スクライブ領域における表面のほうが凹むように、前記半導体基板の前記スクライブ領域における前記第１および第２の主面の少なくとも一方をエッチングする。
【００３０】
ある好ましい実施形態において、前記エッチングはドライエッチングまたはウエットエッチングである。
【発明の効果】
【００３１】
本発明によれば、ガードリング構造の金属層は、ガードリング領域において素子形成領域側から外側に向けて配列された複数の細線部を含む。このため、ダイシングの際、チッピングがスクライブ領域に発生しても、複数の細線部によって、チッピングや亀裂が素子形成領域へ達し、水分が素子形成領域へ浸入する可能性を大幅に低減することができる。
【００３２】
また、チッピングの発生を抑制する構造を備えるため、ダイシングの際、チッピングそのものの発生も抑制することができる。
【発明を実施するための最良の形態】
【００３３】
（第１の実施形態）
本発明による半導体装置の第１の実施形態を説明する。図１は、半導体装置５１の平面図であり、図２は、図１のＡ−Ａ’線の位置における断面図である。
【００３４】
半導体装置５１は半導体基板１３を備える。図２に示すように、半導体基板１３は、対向する第１の主面１３ｔおよび第２の主面１３ｒを有し、第１の主面１３ｔから第２の主面１３ｒに達するように設けられた素子形成領域２、ガードリング領域１およびスクライブ領域３が半導体基板１３中に規定されている。図１に示すように、素子形成領域２はガードリング領域１に囲まれており、ガードリング領域１はスクライブ領域３に囲まれている。
【００３５】
なお、半導体装置５１は、半導体ウエハ上に複数作製された半導体装置５１をダイシングにより分離したチップである。図３に示すように、ダイシング前においては、半導体装置５１の半導体基板１３は隣接する半導体装置５１の半導体基板１３とつながっている。
隣接する２つの半導体装置５１の素子形成領域２およびそれを囲むガードリング領域１はスクライブ領域３を介して分離されている。スクライブ領域３は、ダイシングの際、ダイサーにより切り取られる切りしろとなる。通常マージンが設けられているため、ダイサーにより削られる部分４４の幅よりも広い幅のスクライブ領域３が設けられる。このため、ダイシングによりチップ化された半導体装置５１の半導体基板１３には、スクライブ領域３の一部が残っている。
【００３６】
半導体基板１３には、シリコン、ガリウム砒素、インジウムリン、炭化珪素など、種々の材料からなる半導体基板を用いることができる。本発明は、特に、シリコン半導体基板よりもチッピングが生じやすい半導体基板を備えた半導体装置に好適に適用することができる。具体的には、炭化珪素からなる半導体基板を好適に半導体基板１３に用いることができる。半導体基板１３は、バルク単結晶から切り出され、研磨されたウエハをダイシングしたものであってもよいし、ウエハ上に半導体層がエピタキシャル成長され、ダイシングされたものであってもよい。
【００３７】
図１に示すように、半導体基板１３の素子形成領域２には、少なくとも１つの半導体素子４０が形成されている。半導体素子４０は、半導体基板１３中にイオン注入を行うことにより不純物領域を形成したり、半導体基板１３上にエピタキシャル層を形成し、絶縁層や金属層を堆積し、パターニングすることにより形成される。
【００３８】
半導体素子４０は、具体的には、ＭＯＳＦＥＴやＭＥＳＦＥＴなどの電界効果型トランジスタ、バイポーラトランジスタ、ダイオードなどである。また、半導体素子４０は、半導体基板１３の厚さ方向に電子が移動する縦型デバイスであってもよいし、半導体基板１３と平行な方向に電子が移動する横型デバイスであってもよい。半導体素子４０が縦型デバイスである場合には、半導体基板１３の第２の主面１３ｂには電極１２が設けられる。
【００３９】
素子形成領域１には、パワートランジスタなどのように同じ機能を有する２つ以上半導体素子が並列に接続されて形成されていてもよいし、ＩＣなどのように、異なる機能を有する複数の半導体素子４０が、機能回路を構成するように形成されていてもよい。
【００４０】
ガードリング領域１には、金属層１１からなるガードリング構造が設けられている。ガードリング構造は、半導体ウエハに形成された複数の半導体装置をダイシングによって分離する際、半導体素子４０が形成された素子形成領域１にクラックやチッピングが生じるのを防止するとともに、水分が外部から半導体素子４０へ進入するのを防止する。
【００４１】
なお、図には示していないが半導体装置５１は、半導体素子４０の耐圧を向上させるために、半導体素子４０に逆バイアスが印加された場合、半導体基板１３中であって、ガードリング領域１の第１の主面１３ｔ近傍において、空乏層が素子形成領域２から外側に向かって伸びるのを促進するＦＬＲ（Field Limited Ring）構造が設けられている。ＦＬＲは、通常、半導体基板１３中のガードリング領域１において、素子形成領域２を囲むように設けられたリング状の不純物領域を含む。このＦＬＲ構造もガードリング構造と呼ばれることがあるが、この場合、電気的に半導体素子４０を保護するという意味で用いられ、本願明細書において用いるガードリング構造とは異なる働きをする。
【００４２】
金属層１１は、アルミニウム、銅、ニッケル、チタンなどの金属からなる。金属層１１は、ガードリング領域１において、第１の主面１３ｔに接し、素子形成領域２を囲むように設けられている。また、金属層１１は、ガードリング領域１において素子形成領域２側から外側に向けて配列された複数の細線部を含む。半導体基板１３の外形を規定する側面の少なくとも１つに近接して配置された細線部の数は、他の少なくとも１つの側面に近接して配置された細線部の数と異なっている。
【００４３】
より具体的には、半導体基板１３は、互いに平行な一対の第１の側面１３ａおよび互いに平行な一対の第２の側面１３ｂを含み、第１の側面１３ａおよび第２の側面１３ｂによって半導体基板１３の外形が規定されている。一対の第１の側面１３ａのそれぞれには、複数の第１の細線部１１ａが近接して配置されており、一対の２の側面１３ｂのそれぞれには、複数の第２の細線部１１ｂが近接して配置されている。第１の側面１３ａの少なくとも一方に近接して配置された第１の細線部１１ａの数は、第２の側面１３ｂの少なくとも一方に近接して配置された第２の細線部１１ｂの数より少なくなっている。本実施形態では、第１の側面１３ａに近接して配置された第１の細線部１１ａの数は２本であり、第２の側面１３ｂに近接して配置された第２の細線部１１ｂの数は３本である。
【００４４】
以下において詳細に説明するように、第１の細線部１１ａおよび第２の細線部１１ｂのうち、劈開方向と平行な側面に近接しているものの数が少ないほうが好ましい。本実施形態では、第１の側面１３ａは、半導体基板１３の劈開方向と平行である。したがって、第１の側面１３ａに近接して配置された第１の細線部１１ａの数のほうが第２の側面１３ｂに近接して配置された第２の細線部１１ｂの数より少なくなっており、劈開方向と平行な側面に近接した細線部の数が他の側面に近接した細線部の数より少なくなっている。
【００４５】
第１の細線部１１ａと第２の細線部１１ｂとは、図１において破線Ｂで示すように第１の側面１３ａと第２の側面１３ｂとが接している半導体基板１３の角近傍において、互いに交差している。図４は、半導体基板１３の１つの角近傍の平面構造を拡大して示している。図４に示すように、第１の側面１３ａに近接する２本の細線部１１ａと第２の側面１３ｂに近接する３本の細線部１１ｂとが互いに交差している。これにより、半導体基板１３の角近傍において、金属層１１は網目形状４１を備える。
【００４６】
半導体装置５１において、半導体基板１３は、矢印Ｃで示す方向に劈開しやすいとする。このため、第１の側面１３ａが形成されるようにダイサーによってスクライブ領域３を切断する場合、劈開方向とスクライブ領域３を切る方向が一致し、素子形成領域２へ向かう方向Ｄの亀裂や、チッピングは生じにくい。その結果、チッピングや亀裂を防止するための設ける第１の細線部１１ａの数は少なくてよい。劈開方向Ｃに沿って生じる亀裂は、半導体基板１３の素子形成領域２に向うようには伸びない。
【００４７】
一方、第２の側面１３ｂが形成されるようにダイサーによってスクライブ領域３を切断する場合、スクライブ領域３を切る方向は劈開方向Ｃと一致せず、ダイサーの応力によって劈開方向Ｃに亀裂、チッピングが生じやすい。しかし、第２の細線部１１ｂを多く配置しているため、確実にチッピングや亀裂が素子形成領域２にまで達するのを防止することができる。
【００４８】
また、２方向から切断される半導体基板１３の角近傍では、より応力が基板１３にかかりやすく、亀裂やチッピングが生じやすい。半導体装置５１では、半導体基板１３の角近傍に、細線部の密度を高めた網目形状４１が配置されているため、亀裂やチッピングが素子形成領域２に達するのを有効に防ぐことができる。
【００４９】
劈開方向は半導体基板１３を構成している半導体の種類およびは半導体基板１３の面方向に依存する。炭化珪素半導体ウエハを用いて半導体装置５１を作製する場合、一般に、＜１１−２０＞方向に２〜１２度オフセットされた（０００１）ウエハが用いられる。この場合、図５（ａ）および（ｂ）に示すように、オリエンテーションフラットは＜１１−２０＞または＜１−１００＞方向となる。図５（ａ）に示す方位を有するウエハの場合、オリエンテーションフラットと平行な方向が劈開方向Ｃとなる。したがって、第１の側面１３ａがオリエンテーションフラットと平行になるように、半導体基板１３となる領域の方向をウエハ４３上において確定し、半導体装置５１を作製することが好ましい。なお、この場合、ステップバンチングはオリエンテーションフラットと垂直な方向に伸びる。
【００５０】
また、図５（ｂ）に示す方位を有する基板の場合、オリエンテーションフラットと垂直な方向が劈開方向Ｃとなる。したがって、第１の側面１３ａがオリエンテーションフラットと垂直になるように、半導体基板１３となる領域の方向をウエハ４３’上において確定し、半導体装置５１を作製することが好ましい。この場合、ステップバンチングはオリエンテーションフラットと垂直な方向に伸びる。
【００５１】
図６は、炭化珪素ウエハから半導体装置をダイシングによって切り出す際に、半導体装置の半導体基板に生じるチッピングをチッピングが生じた位置に分類してその割合を示すグラフである。図６に示すように、劈開方向と垂直な側面に生じるチッピングが最も多く、次いで、角部における発生が多くなっている。
【００５２】
したがって、半導体装置５１に金属層１１からなるガードリング構造を設けることにより、半導体装置の劈開方向と垂直な側面や角近傍において生じるチッピングが素子形成領域に悪影響を与えるのを防止することができる。
【００５３】
一方、劈開方向と平行な方向へのチッピングは比較的少ないため、劈開方向と平行に形成されるガードリング構造の細線部の数を少なくすることができる。図４に示すように、第１の側面１３ａは劈開方向Ｃと平行であるため、第１の側面に近接した細線部１１ａの数は少なくてよい。これにより、第１の主面１３ａにおけるガードリング領域１の第１の側面１３ａと平行な部分の面積を小さくすることができる。図４に示すように、第２の細線部１１ｂが設けられた部分の幅Ｌｂに比べて第１の細線部１１ａが設けられた部分の幅Ｌａを小さくすることができる。その結果、ガードリング領域１の第１の主面１３ａにおける面積を小さくし、半導体装置５１全体のサイズを小さくすることができる。
【００５４】
半導体装置５１の半導体基板１３の面積は、１枚の半導体ウエハ上から作製できる半導体装置の数に影響する。半導体基板１３の面積が小さいほど多くの半導体装置を１枚の半導体ウエハから作製できるため、製造コストを大きく下げることができる要因となる。本発明によれば、ダイシング時に生じるチッピングによる影響をより低減することのできる構造を採用し、かつ、半導体基板１３の面積がそのような構造の採用によって大きくなるのを抑制することができる。したがって、信頼性が高く、製造コストの低い半導体装置を提供することができる。
【００５５】
図２に示すように、半導体装置５１は、好ましくは半導体基板１３の第１の主面１３ｔを覆うように設けられた層間絶縁層１４および金属層１１を覆うように層間絶縁層１４上に設けられた第１の保護層１５を更に備える。金属層１１は、より好ましくは、層間絶縁層１４に設けられたコンタクトを介して半導体基板１３と接する。具体的には、図２に示すように、層間絶縁層１４はガードリング領域１において、半導体基板の第１の主面の一部を露出する開口１４ａを有し、第１の細線部１１ａの一部は、開口１４ａ内に設けられている。このため細線部１１ａは、半導体基板の第１の主面と接している。第２の細線部１１ｂも同様に半導体基板１３の第１の主面１３ｔと接する。層間絶縁層１４および第１の保護層１５は、シリコン酸化膜やシリコン窒化膜などからなる。シリコン酸化膜には、ホウ素およびリンの少なくとも一方がドープされていてもよい。
【００５６】
このような構造を採用することによって、半導体基板１３のチッピングによりスクライブ領域３において層間絶縁層１４に亀裂が生じたり、層間絶縁層１４と半導体基板１３との密着性が低下しても、半導体基板１３と接するように設けられた第１の細線部１１ａが、層間絶縁層１４に生じた亀裂や層間絶縁層１４と半導体基板１３との間に生じた隙間が素子形成領域２にまで達するのを防止することができる。また、チッピングの生じやすさに応じて、第１の細線１１ａや第２の細線１１ｂが複数設けられているため、より確実に亀裂や隙間の伝播を防止することができる。
【００５７】
半導体装置５１は、半導体装置の製造に用いられる公知の方法により、半導体素子４０を作製し、その後、金属層１１からなるガードリング構造を半導体基板１３のガードリング領域１に形成することによって製造される。
【００５８】
シリコンウエハを用いて半導体装置５１を作製し、ゲート酸化膜の耐圧の変化を確認した結果を図７に示す。半導体素子４０として、半導体基板１３上にゲート酸化膜を堆積し、ゲート酸化膜上に電極を形成した。裏面に設けた電極１２とゲート酸化膜上の電極間の耐圧を計測し、半年が経過した半導体装置５１の耐圧の劣化を測定した。
【００５９】
図１１に示すように、半年が経過した半導体装置の耐圧は、初期値とほとんど変わっておらず、水分の浸入をほぼ完全に防止しており、Ｓｉ基板上に成長したゲート酸化膜の信頼性が向上できていることが分かる。
【００６０】
半導体装置５１によれば、ガードリング構造の金属層１１は、ガードリング領域において素子形成領域２側から外側に向けて配列された複数の細線部を含む。このため、ダイシングの際、チッピングがスクライブ領域に発生しても、複数の細線部によって、チッピングや亀裂が素子形成領域へ達し、水分が素子形成領域へ浸入する可能性を大幅に低減することができる。さらに、半導体基板の角近傍においてガードリング構造は網目形状を有しているため、細線部の密度が高まり、角部において発生しやすいチッピングが素子形成領域に及ぶのを有効に防止する。
【００６１】
また、半導体基板の劈開方向に応じて細線部の数を異ならせているため、半導体基板の面積を不必要に大きくすることなく、スクライブ領域を有効に利用して上述の効果を得ることができる。このため、半導体ウエハに作製できる半導体装置の数を多くし、半導体装置の製造コストを低減することができる。
【００６２】
（第２の実施形態）
本実施形態および以下の実施形態では、第１の実施形態の半導体装置のチッピングが素子形成領域に及ばないようにするためのガードリング構造に加えて、チッピングを抑制する構造を備えている。
【００６３】
図８は、本発明による半導体装置の第２の実施形態の一部分の断面を示している。第１の実施形態と同様、図１におけるＡ−Ａ’線部分の断面を示している。本実施形態の半導体装置５２は、第１の実施形態で説明した金属層１１からなるガードリング構造に加えて、スクライブ領域３においてチッピングを抑制する構造４６を備えている。チッピングを抑制する構造４６以外の構造は、第１の実施形態の半導体装置５１と同じである。
【００６４】
図８に示すように、半導体装置５２のスクライブ領域３において、半導体基板１３の第１の主面１３ｔの表面近傍が非晶質化されている。半導体基板１３の表面近傍が非晶質化されているため、非晶質化した部分は劈開しやすい方向を持たず、応力によるクラックが生じにくい。このため、図３に示すように、ウエハ上に複数形成された半導体装置をダイシングし、チップ化する際、スクライブ領域３をダイサーで切り取っても、チッピングの発生が抑制される。また、表面チッピングが拡大しにくい。
【００６５】
また第１の実施形態において詳細に説明したようにガードリング構造が素子形成領域へのチッピングが拡大したり、素子形成領域へ亀裂が生じるのを防止する。したがって本実施形態によれば、ダイシング時のチッピングを低減するとともに、素子形成領域にチッピングや亀裂が及ぶのを低減することができる。このため、ダイシング工程における歩留まりを高め、半導体装置の信頼性を向上させることができる。
【００６６】
チッピングを抑制する構造４６はたとえば以下の方法により作製することができる。
【００６７】
フォトレジストを半導体ウエハに塗布して、フォトリソグラフィーによりスクラブ領域３が露出するようにパターニングする。次にドライエッチングまたはウエットエッチングにより、スクライブ領域３内の第１の保護層１５および層間絶縁層１４を除去する。その後、露出した半導体基板１３の第１の主面１３ｔの表面近傍にイオン注入によって不純物イオンを注入する。これにより、スクライブ領域３の第１の主面１３ｔの表面近傍が非晶質化する。
【００６８】
あるいは、素子形成領域１の半導体素子４０を作製する工程において、半導体基板１３に不純物を注入する際、スクライブ領域３の第１の主面１３ｔの表面近傍に不純物を同時に注入してもよい。
【００６９】
（第３の実施形態）
図９は、本発明による半導体装置の第３の実施形態の一部分の断面を示している。第１の実施形態と同様、図１におけるＡ−Ａ’線部分の断面を示している。本実施形態の半導体装置５３は、第１の実施形態で説明した金属層１１からなるガードリング構造に加えて、スクライブ領域３においてチッピングを抑制する構造４７を備えている。チッピングを抑制する構造４７以外の構造は、第１の実施形態の半導体装置５１と同じである。
【００７０】
図９に示すように、半導体装置５３において、半導体基板１３の第１の主面は、ガードリング領域１における第１の主面１３ｔよりもスクライブ領域３における第１の主面１３’ｔのほうが凹んでいる。つまり、スライブ領域３における半導体基板１３の厚さがガードリング領域１における半導体基板１３の厚さよりも小さくなっている。スライブ領域３において半導体基板１３が薄くなっているため、ダイシングの際、切削に要する時間が短くなり、また、チッピングの発生が抑制できる。特に半導体基板１３が炭化珪素からなる場合、半導体基板１３の硬度が大きく、切削時要する時間が長くなるとともに切削による応力も大きくなる。しかし、スライブ領域３における半導体基板１３を薄くすることによって、切削に要する時間を短縮でき、また、応力も低減することができる。
【００７１】
また、第１の実施形態において詳細に説明したようにガードリング構造が素子形成領域へのチッピングが拡大したり、素子形成領域へ亀裂が生じるのを防止する。したがって本実施形態によれば、ダイシング時のチッピングを低減するとともに、素子形成領域にチッピングや亀裂が及ぶのを低減することができる。このため、ダイシング工程における歩留まりを高め、半導体装置の信頼性を向上させることができる。
【００７２】
スライブ領域３における半導体基板１３の厚さｔ１は、小さいほど上述の効果を得ることができるが、厚さｔ１が小さくなりすぎると、ダイシング前のウエハの取り扱いが難しくなる。このため、厚さｔ１は、３０μｍ以上、７００μｍ以下であることが好ましい。
【００７３】
チッピングを抑制する構造４７はたとえば以下の方法により作製することができる。
【００７４】
フォトレジストを半導体ウエハに塗布して、フォトリソグラフィーによりスクラブ領域３が露出するようにパターニングする。次にドライエッチングまたはウエットエッチングにより、スクライブ領域３内の第１の保護層１５、層間絶縁層１４および半導体基板１３の一部を除去する。これにより、チッピングを抑制する構造４７が得られる。
【００７５】
（第４の実施形態）
図１０は、本発明による半導体装置の第４の実施形態の一部分の断面を示している。第１の実施形態と同様、図１におけるＡ−Ａ’線部分の断面を示している。本実施形態の半導体装置５４は、第１の実施形態で説明した金属層１１からなるガードリング構造に加えて、スクライブ領域３においてチッピングを抑制する構造４８を備えている。チッピングを抑制する構造４８以外の構造は、第１の実施形態の半導体装置５１と同じである。
【００７６】
図１０に示すように、半導体装置５４において、半導体基板１３の第２の主面１３ｒは、素子形成領域２およびガードリング領域１において電極１２に覆われているが、スクライブ領域３においては、第２の主面１３ｒは電極１２に覆われておらず、露出している。
【００７７】
また、スクライブ領域３において、半導体基板１３の第２の主面１３ｒの表面近傍が非晶質化されている。非晶質化した半導体は劈開しやすい方向を持たず、応力によるクラックが生じにくいため、ダイシングの際、スクライブ領域３をダイサーで切り取っても、半導体基板１３の裏面（第２の主面１３ｒ）におけるチッピングの発生およびチッピングの拡大が抑制される。
【００７８】
また第１の実施形態において詳細に説明したようにガードリング構造が素子形成領域へのチッピングが拡大したり、素子形成領域へ亀裂が生じるのを防止する。したがって本実施形態によれば、ダイシング時のチッピングを低減するとともに、素子形成領域にチッピングや亀裂が及ぶのを低減することができる。このため、ダイシング工程における歩留まりを高め、半導体装置の信頼性を向上させることができる。
【００７９】
チッピングを抑制する構造４８はたとえば以下の方法により作製することができる。
【００８０】
フォトレジストを半導体ウエハの裏面の電極１２上に塗布して、フォトリソグラフィーによりスクラブ領域３が露出するようにパターニングする。次にドライエッチングまたはウエットエッチングにより、スクライブ領域３内の電極１２を除去する。その後、露出した半導体基板１３の第２の主面１３ｒの表面近傍にイオン注入によって不純物イオンを注入する。これにより、スクライブ領域３の第２の主面１３ｒの表面近傍が非晶質化する。
【００８１】
あるいは、素子形成領域１の半導体素子４０を作製する工程において、電極１２を第２の主面１３ｒに形成する前にスクライブ領域３の第２の主面１３ｒの表面近傍に不純物イオンを注入してもよい。この場合、スクライブ領域３の電極１２は除去しなくても上述した効果を得ることができる。しかし、スクライブ領域３に電極１２があると、ダイシングによって、電極１２の切削部分にバリが発生するのを防止できる、このため、電極１２は、スクライブ領域３においては除去しておくことが好ましい。また、電極１２の切削部分にバリが発生するのを防止ことができるという効果は、半導体基板１３を非晶質化しなくても得られる。
（第５の実施形態）
図１１は、本発明による半導体装置の第５の実施形態の一部分の断面を示している。半導体装置５５は、第１の保護層１５を覆う第２の保護層１６を更に有するチッピングを抑制する構造４７’を備えている点で、第３の実施形態の半導体装置５３と異なっている。
【００８２】
図１１に示すように、第２の保護層１６は、第１の保護層１５上に設けられ、第２の保護層１５の端面１５ｅおよび層間絶縁層１４の端面１４を覆い、さらにスクライブ領域３における第１の主面１３’ｔを覆っている。このため、第２の保護層１５の端面１５ｅと、層間絶縁層１４の端面１４との界面や層間絶縁層１４の端面１４と半導体基板１３との界面から水分が浸入するのを第２の保護層１５が防止する。
【００８３】
第２の保護層１６は、水分が透過しにくい絶縁膜からなることが好ましく、シリコン窒化膜、または、少なくともシリコン窒化膜を含む積層膜からなることが好ましい。また、十分な防湿性を確保するために、第２の保護層１６は１００ｎｍ以上の厚さであることが好ましい。また、あまり厚くなると生産性が低下するため、第２の保護層１６の厚さは、１μｍ以下であることが好ましい。
【００８４】
本実施形態によれば、第３の実施形態で説明したように、スライブ領域３において半導体基板１３が薄くなっているため、ダイシングの際、切削に要する時間が短くなり、チッピングの発生が抑制できる。また、第１の実施形態において詳細に説明したようにガードリング構造が素子形成領域へのチッピングが拡大したり、素子形成領域へ亀裂が生じるのを防止する。したがって本実施形態によれば、ダイシング時のチッピングを低減するとともに、素子形成領域にチッピングや亀裂が及ぶのを低減することができる。さらに、水分が素子形成領域２へ浸入する可能性を第２の保護層１６によって大幅に低減することができる。このため、ダイシング工程における歩留まりを高め、半導体装置の信頼性を向上させることができる。
【００８５】
チッピングを抑制する構造４７’はたとえば以下の方法により作製することができる。まず図１２（ａ）に示すように半導体基板１３上に層間絶縁層１４を形成する。図示しないレジストパターンを層間絶縁層１４上に形成し、レジストパターンを用いて層間絶縁層１４をエッチングすることにより、図１２（ｂ）に示すように、ガードリング領域１において半導体基板１３の第１の主面１３ｔの一部を露出する開口１４ａを形成する。
【００８６】
図１２（ｃ）に示すように、層間絶縁層１４上および開口１４ａ内に金属膜を形成し、パターニングすることにより、図１２（ｄ）に示すように、細線部１１ａを含む金属層１１を形成する。その後図１２（ｅ）に示すように金属層１１を覆うように層間絶縁層１４上に第１の保護層１５を形成する。続いて、フォトレジストを半導体ウエハに塗布して、フォトリソグラフィーによりスクラブ領域３が露出するようにパターニングする。次に、ドライエッチングまたはウエットエッチングにより、図１２（ｆ）に示すように、スクライブ領域３内の第１の保護層１５、層間絶縁層１４および半導体基板１３の一部を除去する。その後、第１の保護層１５上および第１の主面１３’ｔ上に第２の保護層１６を形成する。また、電極１２を半導体基板１３の第２の主面１３ｒに形成する。
【００８７】
なお、上記第２から第５の実施形態では、半導体装置は、第１の実施形態で説明したガードリング構造とチッピングを抑制する構造とを備えている。しかし、第１の実施形態で説明したガードリング構造の代わりに図１３に示すような従来のガードリング構造を備えていてもよい。チッピングを抑制する構造を備えている限り、ダイシングの際のチッピングが抑制されるため、従来の半導体装置に比べて、チッピングや亀裂が素子形成領域へ及び、水分が素子形成領域へ浸入する割合を低減することができる。
【産業上の利用可能性】
【００８８】
本発明は、種々の半導体装置に適用可能であり、特に、炭化珪素半導体からなる半導体装置に好適に用いられる。
【図面の簡単な説明】
【００８９】
【図１】本発明の半導体装置の第１の実施形態を示す平面図である。
【図２】図１におけるＡ−Ａ’線断面図である。
【図３】半導体ウエハ上に複数形成された半導体装置のスクライブ領域説明する平面図である。
【図４】第１の実施形態の半導体基板の角部分を拡大して示す平面図である。
【図５】（ａ）および（ｂ）は、炭化珪素半導体ウエハにおける劈開方向を説明する図である。
【図６】炭化珪素半導体基板においてチッピングが生じた場所を調べた結果を示すグラフである。
【図７】第１の実施形態の半導体装置を用いて絶縁破壊耐圧の変化を調べた結果を示すグラフである。
【図８】本発明の半導体装置の第２の実施形態を示す部分断面図である。
【図９】本発明の半導体装置の第３の実施形態を示す部分断面図である。
【図１０】本発明の半導体装置の第４の実施形態を示す部分断面図である。
【図１１】本発明の半導体装置の第５の実施形態を示す部分断面図である。
【図１２】第５の実施形態におけるチッピングを抑制する構造を作製する手順を示す工程断面図である。
【図１３】従来の半導体装置を示す平面図である。
【図１４】図１３におけるＡ−Ａ’線断面図である。
【図１５】従来の半導体装置を用いて絶縁破壊耐圧の変化を調べた結果を示すグラフである。
【符号の説明】
【００９０】
１        ガードリング領域
２        素子形成領域
３        スクライブ領域
１１      金属層
１１ａ    第１の細線部
１１ｂ    第２の細線部
１２      電極
１３      半導体基板
１３ｔ    第１の主面
１３ｒ    第２の主面
１４      層間絶縁層
１５      第１の保護膜
４０      半導体素子
【図１】
2008053559.tif 000003
【図２】
2008053559.tif 000004
【図３】
2008053559.tif 000005
【図４】
2008053559.tif 000006
【図５】
2008053559.tif 000007
【図６】
2008053559.tif 000008
【図７】
2008053559.tif 000009
【図８】
2008053559.tif 000010
【図９】
2008053559.tif 000011
【図１０】
2008053559.tif 000012
【図１１】
2008053559.tif 000013
【図１２】
2008053559.tif 000014
【図１３】
2008053559.tif 000015
【図１４】
2008053559.tif 000016
【図１５】
2008053559.tif 000017