(57)【要約】【課題】ディジタル制御のスイッチング電源において、複雑な演算を行うことなく、システムの遅延を補償して制御が行えるようにする。【解決手段】サンプリング部２１で出力電圧Ｖｏｕｔをサンプリングし（ステップＳ３）、基準電圧Ｖｒｅｆと出力電圧Ｖｏｕｔとの偏差を求め（ステップＳ４）、この偏差から、次周期の偏差ｅ（ｔ＋１）を線形予測により求める（ステップＳ５）。この予測された次周期の偏差（ｔ＋１）に基づいて、スイッチング素子Ｑ１、Ｑ２に与える駆動信号のパルス幅を制御するための制御信号を生成する（ステップＳ７）。このような処理では、先読みによる制御量となるため、遅れた時間を取り戻す補償効果があり、高周波域での可動な位相回りを抑え、動作の安定性を保つことができる。【選択図】図２
2008125286.tif 000002
【特許請求の範囲】
【請求項１】
駆動信号のパルス幅に基づいて出力電源電圧を制御するスイッチング素子を有し、制御量に基づくパルス幅の駆動信号に基づいて前記スイッチング素子を駆動して出力電圧を制御するスイッチング電源であって、
出力電圧をサンプリングするサンプリング手段と、
前記サンプリング手段から得られた出力電圧と、基準電圧との差分から偏差を求める偏差算出手段と、
前記求められた偏差から、次周期の偏差を予測により算出する偏差予測値算出手段と、
前記偏差予測値算出手段で予測された次周期の偏差に基づいて、前記スイッチング素子のパルス幅を制御する制御量を求める制御量演算手段と、
前記制御量演算手段からの制御量に基づくパルス幅の駆動信号を生成するドライブ手段と、
を備えることを特徴とするスイッチング電源。
【請求項２】
前記偏差予測値算出手段は、線形モデルにより次周期の偏差の予測値を算出することを特徴とする請求項１に記載のスイッチング電源。
【請求項３】
前記偏差予測値算出手段は、今周期の偏差と、今周期の偏差と前周期の偏差との差分にシステムの要素に起因した所定の係数を乗算した値とを加算して、次周期の偏差を推定することを特徴とする請求項１に記載のスイッチング電源。
【請求項４】
制御量に基づくパルス幅の駆動信号に基づいてスイッチング素子を駆動して出力電圧を制御するスイッチング電源の制御プログラムであって、
出力電圧をサンプリングする工程と、
前記サンプリングにより得られた出力電圧と、基準電圧との差分から偏差を求める工程と、
前記求められた偏差から、次周期の偏差を予測により算出する工程と、
前記予測された次周期の偏差に基づいて、スイッチング素子のパルス幅を制御する制御量を求める工程と、
を備えることを特徴とするスイッチング電源の制御方法。
【請求項５】
制御量に基づくパルス幅の駆動信号に基づいてスイッチング素子を駆動して出力電圧を制御するようにしたスイッチング電源の制御プログラムであって、
出力電圧をサンプリングするステップと、
前記サンプリングにより得られた出力電圧と、基準電圧との差分から偏差を求めるステップと、
前記求められた偏差から、次周期の偏差を予測により算出するステップと、
前記予測された次周期の偏差に基づいて、スイッチング素子のパルス幅を制御する制御量を求めるステップと、
を備えることを特徴とするスイッチング電源の制御プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディジタル制御方式のスイッチング電源、スイッチング電源の制御方法、スイッチング電源の制御プログラムに関する。
【背景技術】
【０００２】
ディジタル制御方式のスイッチング電源としては、特許文献１に示されるように、出力電圧やインダクタ電流を検出して、Ａ／Ｄコンバータでディジタル値に変換し、演算動作によりＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ)信号を生成して、スイッチング素子を駆動させる方式のものが知られている。
【０００３】
ところが、このような従来のスイッチング電源では、Ａ／Ｄ変換や演算動作等により、出力電圧やインダクタ電流の検出をしてから、スイッチング素子を駆動させるまでに、多くのシステムの遅延が発生する。このため、高いスイッチング周波数で動作させる場合や、速い応答動作が要求される場合に、制御が追いつかず、動作が不安定になる。
【特許文献１】特開２００４−２９７９４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このように、従来のディジタル制御方式のスイッチング電源は、Ａ／Ｄ変換や演算動作等、システムの動作遅延により、動作が不安定になるという問題がある。そこで、制御の遅れが生じることがないように、検出値を多次関数や三角関数で近似し、この近似値を使って制御を行うようにしたものが検討されている。
【０００５】
しかしながら、検出値を多次関数や三角関数で近似するためには、複雑な演算が必要になり、演算時間が長く必要になると共に、高速演算が可能な処理回路が要求され、高価になるという問題がある。
【０００６】
そこで、本発明は、上述の課題を鑑みてなされたものであり、複雑な演算を行うことなく、システムの遅延を補償して制御が行えるスイッチング電源、スイッチング電源の制御方法、スイッチング電源の制御プログラムを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、上述の課題を解決するために、以下の事項を提案している。
（１）本発明は、駆動信号のパルス幅に基づいて出力電源電圧を制御するスイッチング素子を有し、制御量に基づくパルス幅の駆動信号に基づいてスイッチング素子を駆動して出力電圧を制御するスイッチング電源であって、出力電圧をサンプリングするサンプリング手段と、サンプリング手段から得られた出力電圧と、基準電圧との差分から偏差を求める偏差算出手段と、求められた偏差から、次周期の偏差を予測により算出する偏差予測値算出手段と、偏差予測値算出手段で予測された次周期の偏差に基づいて、スイッチング素子のパルス幅を制御する制御量を求める制御量演算手段と、制御量演算手段からの制御量に基づくパルス幅の駆動信号を生成するドライブ手段とを備えることを特徴とするスイッチング電源を提案している。
【０００８】
（２）本発明は、（１）のスイッチング電源について、偏差予測値算出手段は、線形モデルにより次周期の偏差の予測値を算出することを特徴とするスイッチング電源を提案している。
【０００９】
（３）本発明は、（１）のスイッチング電源について、偏差予測値算出手段は、今周期の偏差と、今周期の偏差と前周期の偏差との差分にシステムの要素に起因した所定の係数を乗算した値とを加算して、次周期の偏差を推定することを特徴とするスイッチング電源を提案している。
【００１０】
（４）本発明は、制御量に基づくパルス幅の駆動信号に基づいてスイッチング素子を駆動して出力電圧を制御するスイッチング電源の制御プログラムであって、出力電圧をサンプリングする工程と、サンプリングにより得られた出力電圧と、基準電圧との差分から偏差を求める工程と、求められた偏差から、次周期の偏差を予測により算出する工程と、予測された次周期の偏差に基づいて、スイッチング素子のパルス幅を制御する制御量を求める工程とを備えることを特徴とするスイッチング電源の制御方法を提案している。
【００１１】
（５）本発明は、制御量に基づくパルス幅の駆動信号に基づいてスイッチング素子を駆動して出力電圧を制御するスイッチング電源の制御プログラムであって、出力電圧をサンプリングするステップと、サンプリングにより得られた出力電圧と、基準電圧との差分から偏差を求めるステップと、求められた偏差から、次周期の偏差を予測により算出するステップと、予測された次周期の偏差に基づいて、スイッチング素子のパルス幅を制御する制御量を求めるステップとを備えることを特徴とするスイッチング電源の制御プログラムを提案している。
【発明の効果】
【００１２】
本発明によれば、出力電圧をサンプリングし、基準電圧と出力電圧との偏差を求め、この偏差から、次周期の偏差を線形予測により求め、この予測された偏差に基づいて、スイッチング素子に与える駆動信号のパルス幅を制御するための制御信号を生成している。このような処理では、先読みによる制御量となるため、遅れた時間を取り戻す補償効果があり、高周波域での過度な位相回りを抑え、動作の安定性を保つことができるという効果がある。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施形態について図面を参照しながら説明する。
図１は、本実施形態に係るスイッチング電源の実施形態を示すものである。本実施形態のスイッチング電源は、図１に示すように、直流入力電源Ｖｉｎと並列に接続された入力コンデンサＣ１と、そのゲートに与えられる駆動パルス信号のパルス幅によりＰＷＭで出力電源電圧を制御するＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）からなる２つのスイッチング素子Ｑ１及びＱ２と、出力インダクタＬ１と、平滑コンデンサＣ２と、出力電源電圧を取り込み、この出力電源電圧に応じて、スイッチング素子Ｑ１とＱ２に与える駆動信号のパルス幅を制御するための制御信号を生成するディジタル制御回路１０と、ディジタル制御回路１０の制御信号に基づいて、スイッチング素子Ｑ１及びＱ２に駆動パルス信号を供給するドライバ１１とから構成される。
【００１４】
直流入力電源Ｖｉｎの正側は、正側の電源ラインＬＮ１１に接続され、直流入力電源Ｖｉｎ負側は、負側の電源ラインＬＮ２１に接続され、電源ラインＬＮ１１と電源ラインＬＮ２１との間に、入力コンデンサＣ１が接続される。電源ラインＬＮ１１と電源ラインＬＮ１２との間に、スイッチング素子Ｑ１が接続される。電源ラインＬＮ１２と電源ラインＬＮ２１との間に、スイッチング素子Ｑ２が接続される。スイッチング素子Ｑ１及びスイッチング素子Ｑ２のゲートには、ドライバ１１から、駆動パルス信号が供給される。電源ラインＬＮ１２と電源ラインＬＮ１３との間に、出力インダクタＬ１が接続される。電源ラインＬＮ１３と電源ラインＬＮ２１との間に、平滑コンデンサＣ２が接続される。また、電源ラインＬＮ１３と電源ラインＬＮ２１との間に、負荷ＲＬが接続される。
【００１５】
スイッチング電源回路の出力電圧Ｖｏｕｔは、電源ラインＬＮ１３から取り出され、この出力電圧Ｖｏｕｔは、ディジタル制御回路１０に送られる。ディジタル制御回路１０は、出力電圧ＶｏｕｔをサンプリングしてＡ／Ｄ変換するサンプリング部２１と、この出力電圧Ｖｏｕｔのサンプル値から、スイッチング素子Ｑ１とＱ２に与える駆動信号のパルス幅を制御するための制御信号を求める演算部２２とからなる。
【００１６】
演算部２２は、後に説明するように、基準電圧Ｖｒｅｆと出力電圧Ｖｏｕｔとの偏差を求め、この偏差から、次周期の偏差を線形（一次関数）モデルにより予測し、この予測された偏差に基づいて、スイッチング素子Ｑ１とＱ２に与える駆動信号のパルス幅を制御するための制御信号を生成する。
【００１７】
ディジタル制御回路１０からの制御信号は、ドライバ１１に送られる。ドライバ１１で、ディジタル制御回路１０からの制御信号に基づくパルス幅の駆動パルスが形成される。この駆動パルスがスイッチング素子Ｑ１及びＱ２のゲートに供給される。
【００１８】
図２は、本発明の実施形態のディジタル制御回路１０の処理を示すものである。
図２において、先ず、比例要素Ｋ０及び積分要素Ｋ１、システムの系に起因する所定の係数αを設定し（ステップＳ１）、所定のサンプリング間隔の時間が経過したかどうかを判断する（ステップＳ２）。所定のサンプリング間隔の時間が経過したら（ステップＳ２の「Ｙｅｓ」）、図１のサンプリング部２１のＡ／Ｄコンバータから出力電圧Ｖｏｕｔを取得する（ステップＳ３）。そして、基準電圧Ｖｒｅｆと出力電圧Ｖｏｕｔとの偏差ｅ（ｔ）を求める（ステップＳ４）。この偏差ｅ（ｔ）から、次周期の偏差ｅ（ｔ＋１）を、線形モデルにより予測する（ステップＳ５）。
【００１９】
ここで、ステップＳ５における次周期の偏差ｅ（ｔ＋１）予測値は、下式により求められる。
ｅ（ｔ＋１）＝ｅ（ｔ）＋α｛ｅ（ｔ）−ｅ（ｔ−１）｝  …（１）
なお、ここで、（ｔ）は今周期の時間を示し、（ｔ−１）は１サンプル前の前周期の時間を示し、（ｔ＋１）は１サンプル後の次周期の時間を示す。
【００２０】
そして、ステップＳ５により求められた予測値ｅ（ｔ＋１）を、偏差ｅ'（ｔ）として代入し（ステップＳ６）、偏差ｅ'（ｔ）を用いて、パルス幅の制御量を演算した後に（ステップＳ７）、ステップＳ２にリターンする。
【００２１】
ここで、制御量Ｕ（ｔ）の演算は、以下のようにして行われる。
Ｕ（ｔ）＝Ｋ０＊ｅ'（ｔ）＋Ｋ１＊ｅ'（ｔ−１）＋Ｕ（ｔ−１）  …（２）
【００２２】
このように、本発実施形態では、ステップＳ３でスイッチング電源回路の出力電圧Ｖｏｕｔを取り込み、ステップＳ４で、基準電圧Ｖｒｅｆと出力電圧Ｖｏｕｔとの偏差を求め、ステップＳ５で、次周期の偏差ｅ（ｔ＋１）の予測値を線形モデルにより求めている。
【００２３】
ここで、今周期の偏差をｅ（ｔ）とすると、次周期の偏差ｅ（ｔ＋１）は、今周期の偏差ｅ（ｔ）に、次周期の偏差ｅ（ｔ＋１）と今周期の偏差ｅ（ｔ）との差分（ｅ（ｔ＋１）−ｅ（ｔ））を加算したものである。
ｅ（ｔ＋１）＝ｅ（ｔ）＋（ｅ（ｔ＋１）−ｅ（ｔ））
【００２４】
次周期の偏差ｅ（ｔ＋１）と今周期の偏差ｅ（ｔ）との差分（ｅ（ｔ＋１）−ｅ（ｔ））は、今周期の偏差ｅ（ｔ）と前周期の偏差ｅ（ｔ−１）との差分（ｅ（ｔ）−ｅ（ｔ−１））と相関がある。
ｅ（ｔ＋１）−ｅ（ｔ）＝α（ｅ（ｔ）−ｅ（ｔ−１））
ここで、αは、システムの要素に起因した所定の係数である。
【００２５】
よって、次周期の偏差ｅ（ｔ＋１）は、（１）式に示すように、今周期の偏差ｅ（ｔ）に、今周期の偏差と前周期の偏差との差分にシステムの要素に起因した所定の係数αを乗算した値α（ｅ（ｔ）−ｅ（ｔ−１））を加算することで、推定することができる。
【００２６】
ステップＳ７で、このようにして予測された次周期の偏差を使って、制御量が求められる。この制御量に基づいて、スイッチング素子Ｑ１とＱ２に与える駆動信号のパルス幅が制御される。
【００２７】
このように、本実施形態では、スイッチング電源回路の出力電圧Ｖｏｕｔを取り込み、基準電圧Ｖｒｅｆと出力電圧Ｖｏｕｔとの偏差を求め、この偏差から、次周期の偏差を線形予測により求め、この予測された偏差に基づいて、スイッチング素子Ｑ１とＱ２に与える駆動信号のパルス幅を制御するための制御信号を生成している。このような処理では、先読みによる制御量となるため、遅れた時間を取り戻す補償効果があり、高周波域での過度な位相回りを抑え、動作の安定性を保つことができる。
【００２８】
図３は、上述のディジタル制御回路１０の処理を、機能ブロック図で示したものである。
図３において、サンプリング部２１からの出力電圧Ｖｏｕｔのサンプル値は、偏差算出手段である減算器３１に供給される。また、減算器３１には、基準電圧発生器３２から、基準電圧Ｖｒｅｆが供給される。減算器３１で、基準電圧Ｖｒｅｆと出力電圧Ｖｏｕｔとの偏差ｅ（ｔ）が求められる。
【００２９】
減算器３１で求められた基準電圧Ｖｒｅｆと出力電圧Ｖｏｕｔとの偏差ｅ（ｔ）は、偏差予測値算出部３３に送られる。偏差予測値算出部３３で、（１）式に基づいて、線形モデルにより、今周期の偏差ｅ（ｔ）から、次周期の偏差ｅ（ｔ＋１）が求められる。この次周期の偏差ｅ（ｔ＋１）の予測値が制御量演算部３４に送られる。制御量演算部３４で、（２）式に基づいて、パルス幅の制御量が求められる。この制御量がドライバ１１に送られ、この制御量に基づくパルス幅の駆動パルスで、スイッチング素子Ｑ１及びＱ２が駆動される。
【００３０】
なお、上述の例では、システムの要素に起因した所定の係数αを固定としているが、係数αを適応的に変動させるようにしても良い。すなわち、Ａ／Ｄ変換や演算動作等により発生するシステムの遅延時間に応じて、係数αを適応的に変動させるようにしても良い。また、電源立ち上がり時や負荷の変動が生じたときと、電源が安定しているとき等、システムの安定状態に応じて、係数αを適応的に変動させるようにしても良い。
【００３１】
図４及び図５は、本発明の制御による特性と、従来の制御による特性とを比較したものである。なお、ここで、従来の制御は、図６に示すように、取得された偏差ｅ（ｔ）をそのまま用いて制御を行ったものである。
【００３２】
すなわち、図６において、比例要素Ｋ０及び積分要素Ｋ１を設定し（ステップＳ１０１）、所定のサンプリング間隔の時間が経過したかどうかを判断する（ステップＳ１０２）。所定のサンプリング間隔の時間が経過したら（ステップＳ１０２の「Ｙｅｓ」）、出力電圧Ｖｏｕｔを取得し（ステップＳ１０３）、基準電圧Ｖｒｅｆと出力電圧Ｖｏｕｔとの偏差ｅ（ｔ）を求める（ステップＳ１０４）。この偏差ｅ（ｔ）を用いて、パルス幅の制御量を演算し（ステップＳ１０５）、ステップＳ１０２にリターンする。
【００３３】
このような制御では、ステップＳ１０３でスイッチング電源回路の出力電圧Ｖｏｕｔを取り込み、ステップＳ１０４で、基準電圧Ｖｒｅｆと出力電圧Ｖｏｕｔとの偏差ｅ（ｔ）を求め、ステップＳ１０５で、この偏差ｅ（ｔ）を使って、制御量を求めている。
【００３４】
図４は、本発明の制御（図２に示す制御）の応答波形と、従来の制御（図６に示す制御）による応答波形とを比較したものである。図４において、横軸は時間を示し、縦軸は出力電圧を示す。
【００３５】
図４（Ａ）のＡ１は従来の制御による応答波形を示し、図４（Ｂ）のＡ２は、α＝２としたときの本発明の制御での負荷変動による応答波形を示し、図４（Ｃ）のＡ３は、α＝４としたときの本発明の制御での負荷変動による応答波形を示している。図４（Ａ）〜図４（Ｃ）を比較すれば分かるように、本発明の制御では、負荷変動後、電源出力の電圧の落ち込み量が少なくなっている。
【００３６】
図５は、本発明の制御ゲイン・位相周波数特性と、従来の制御のゲイン・位相周波数特性とを比較したものである。図５において、横軸は周波数を示し、縦軸はゲイン及び位相を示す。
【００３７】
図５（Ａ）のＢ１は従来の制御によるゲイン特性を示し、Ｃ１はその位相特性を示している。図５（Ｂ）のＢ２は、α＝２としたときの本発明の制御によるゲイン特性を示し、Ｃ２はその位相特性を示している。図５（Ｃ）のＢ３は、α＝４としたときの本発明の制御によるゲイン特性を示し、Ｃ３はその位相特性を示している。
【００３８】
図５（Ａ）〜図５（Ｃ）を比較すれば分かるように、本発明の制御では、ゲインがゼロクロスした周波数での位相遅れ角（位相余裕）が大きくなり、安定した制御が行える。また、ゼロクロスする周波数が高くなり応答能力が高くなっている。
【００３９】
このように、従来の制御では、前の周期に求められた偏差ｅ（ｔ）を用いて制御を行うことになるため、遅れが生じる。このような遅れにより、高周波にて位相が回りやすく、安定性に欠けることになる。これに対して、本発明の制御では、次周期の偏差ｅ（ｔ＋１）を推測して制御を行うため、先読み制御となり、遅れが補償される。このため、安定した制御が行えることになる。
【００４０】
以上、この発明の実施形態につき、図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
【産業上の利用可能性】
【００４１】
本発明は、出力電圧を制御する処理をディジタル制御回路で行うようにしたディジタル制御方式のスイッチング電源に用いることができる。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施形態のスイッチング電源の構成を示す回路図である。
【図２】本発明の実施形態のスイッチング電源での電源制御処理の一例のフローチャートである。
【図３】本発明の実施形態のスイッチング電源での電源制御処理の説明に用いる機能ブロック図である。
【図４】本発明の実施形態のスイッチング電源の効果を示すグラフである。
【図５】本発明の実施形態のスイッチング電源の効果を示すグラフである。
【図６】従来のスイッチング電源での電源制御処理の一例を示すフローチャートである。
【符号の説明】
【００４３】
１０：ディジタル制御回路
１１：ドライバ
２１：サンプリング部
２２：演算部
３１：減算器
３２：基準電圧発生器
３３：偏差予測値算出部
３４：制御量演算部
Ｃ１：入力コンデンサ
Ｃ２：平滑コンデンサ
Ｌ１：出力インダクタ
Ｑ１、Ｑ２：スイッチング素子
【図１】
2008125286.tif 000003
【図２】
2008125286.tif 000004
【図３】
2008125286.tif 000005
【図４】
2008125286.tif 000006
【図５】
2008125286.tif 000007
【図６】
2008125286.tif 000008