(57)【要約】【課題】液晶表示装置の電源オフ時に、映像信号発生回路に過負荷を与えることなく、画素の残留電荷を速やかに放電させることを課題とする。【解決手段】スイッチ素子（２）と該スイッチ素子の第１の端子に接続された電極を有する画素（１）が行列状に複数配列された表示領域と、第１の配線を介して前記スイッチ素子の導通及び非導通を制御するための第１の走査回路（１３）と、映像信号を発生する映像信号発生回路と第２の配線との間の導通及び非導通を制御して前記映像信号を前記第２の配線を介して前記画素に与えるための第２の走査回路（１１）と、前記画素に与えられた前記映像信号を放電するための放電素子（８）と、電源電圧の低下を検出する検出回路からの検出信号に基づいて、前記スイッチ素子を導通とし、前記映像信号発生回路と前記第２の配線との間を非導通とし、前記放電素子を動作させる制御を行う制御回路（１４）とを有する。【選択図】図１
2008268671.tif 000002
【特許請求の範囲】
【請求項１】
スイッチ素子と該スイッチ素子の第１の端子に接続された電極を有する画素が行列状に複数配列された表示領域と、
第１の配線を介して前記スイッチ素子の導通及び非導通を制御するための第１の走査回路と、
映像信号を発生する映像信号発生回路と第２の配線との間の導通及び非導通を制御して前記映像信号を前記第２の配線を介して前記画素に与えるための第２の走査回路と、
前記画素に与えられた前記映像信号を放電するための放電素子と、
電源電圧の低下を検出する検出回路からの検出信号に基づいて、前記スイッチ素子を導通とし、前記映像信号発生回路と前記第２の配線との間を非導通とし、前記放電素子を動作させる制御を行う制御回路と
を有することを特徴とする液晶表示装置。
【請求項２】
前記映像信号発生回路と前記第２の配線との間に設けられた第３の配線と、前記第２の配線と前記第３の配線との間に設けられた第１のスイッチとを更に有することを特徴とする請求項１記載の液晶表示装置。
【請求項３】
前記放電素子は、一方の端子が前記第２の配線に接続され、他方の端子が基準電圧を供給するための電源線に接続された第２のスイッチであり、
前記制御回路は、前記検出信号に基づいて前記第２のスイッチを導通とすることを特徴とする請求項２記載の液晶表示装置。
【請求項４】
前記制御回路は、前記検出信号に基づいて前記第１のスイッチを非導通とすることを特徴とする請求項２記載の液晶表示装置。
【請求項５】
前記映像信号発生回路と前記第３の配線との間に第３のスイッチを更に有し、
前記制御回路は、前記検出信号に基づいて前記第３のスイッチを非導通とすることを特徴とする請求項２記載の液晶表示装置。
【請求項６】
前記放電素子は、一方の端子が前記第１のスイッチと前記第３のスイッチの間の前記第３の配線に接続され、他方の端子が基準電圧を供給するための電源線に接続された第２のスイッチであり、
前記制御回路は、前記検出信号に基づいて前記第２のスイッチを導通とすることを特徴とする請求項５記載の液晶表示装置。
【請求項７】
前記制御回路は、前記映像信号発生回路と前記第２の配線との間が非導通となった後、前記スイッチ素子を導通とし、且つ、前記放電素子を動作させることを特徴とする請求項１記載の液晶表示装置。
【請求項８】
前記画素毎に設けられた前記映像信号を保持するための容量の一方の端子に所定の電圧を供給するための電圧供給回路を更に有し、
前記制御回路は、前記検出信号に基づいて前記電圧供給回路から前記一方の端子に基準電圧を供給させることを特徴とする請求項３又は６記載の液晶表示装置。
【請求項９】
請求項１〜８のいずれか１項に記載の液晶表示装置と、
前記液晶表示装置に光を照射するための光源とを有し、
前記液晶表示装置からの反射光を投影することを特徴とする液晶プロジェクタシステム。
【請求項１０】
スイッチ素子と該スイッチ素子の第１の端子に接続された電極を有する画素が行列状に複数配列された表示領域と、
第１の配線を介して前記スイッチ素子の導通及び非導通を制御するための第１の走査回路と、
映像信号を発生する映像信号発生回路と第２の配線との間の導通及び非導通を制御して前記映像信号を前記第２の配線を介して前記画素に与えるための第２の走査回路と、
前記画素に与えられた前記映像信号を放電するための放電素子とを有する液晶表示装置の制御方法であって、
電源電圧の低下を検出する検出回路からの検出信号に基づいて、前記スイッチ素子を導通とし、前記映像信号発生回路と前記第２の配線との間を非導通とし、前記放電素子を動作させる制御ステップを有することを特徴とする液晶表示装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特に電源オフ時に各画素の電荷を放電する際に有効な技術に関する。
【背景技術】
【０００２】
液晶表示装置において、各画素に電荷を残したまま電源をオフすると、液晶層に直流電圧が掛かったままの状態で長時間放置されることになる。この状態での放置は、焼きつきを起こし液晶の寿命（信頼性）を低下させる。したがって、電源オフ時には、速やかに各画素の電荷（残存電荷）を放電させる必要がある。
【０００３】
従来、第１の方法として、電源オフ時の残存電荷の放電には、液晶表示装置の電源をオフする前に、パネルへの書き込みタイミングを制御して白信号（又は黒信号）を書き込む方法がある。第２の方法として、電源電圧の低下を監視し、その結果に基づいて各画素のスイッチングトランジスタを一斉にオンさせて、各画素に接続された複数のデータ信号線（以下、信号線と呼ぶ）に設けられた複数の放電スイッチを介して残像電荷を放電する方法がある。
【０００４】
第１の方法は、パネルへのデータ書き込みタイミングパルスの発生と書き込み終了後の電源の立ち下げタイミングの管理を必要とし、複雑なタイミング制御を行う必要がある。
【０００５】
第２の方法は、下記の特許文献１に示されるものであり、複雑なタイミング制御を必要としないで速やかに残像電荷を放電させることができる。特許文献１は、液晶表示装置内の電源電圧の低下を検出し、検出信号を出力する検出回路と、データ線のそれぞれに縦続接続され、検出信号に基づいてオンし、複数のデータ線を放電する複数の放電素子とを有する。ゲート制御回路は、検出回路により電源電圧のオフ時が検出されたときに、検出信号に基づいて複数のスイッチングトランジスタのゲートの印加電圧を制御して一斉にオンさせる。
【０００６】
【特許文献１】特開２００４−２２６５９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記した従来技術には、以下に示す問題点があった。特許文献１に示す構成では、電源電圧低下の検出に基づいて出力される放電信号により複数のデータ信号線に接続された放電スイッチがオン状態になり、信号線を所望の電位（放電電位）に放電する。しかし、このときの信号線を駆動するドライバ回路（ソースドライバ）と信号線を接続するセレクタスイッチ（以下、転送スイッチと呼ぶ）の状態と放電信号との関係が明確にされていない。
【０００８】
仮に、どこか一箇所でもソースドライバが１０Ｖ以上の電圧を信号線に供給している状態で、放電信号により放電スイッチがオン状態になり、放電電位が接地電位（ＧＮＤ）であった場合を考える。その場合、ソースドライバの出力は、転送スイッチと信号線を介してＧＮＤとショートすることになり、ソースドライバの出力回路に過負荷（過電流が流れる）を与え、出力回路を破壊する可能性がある。
【０００９】
本発明の目的は、上記問題点を解決する為になされたものであり、液晶表示装置の電源オフ時に、映像信号発生回路（ソースドライバ）に過負荷を与えることなく、画素の残留電荷を速やかに放電させることである。
【課題を解決するための手段】
【００１０】
本発明の液晶表示装置は、スイッチ素子と該スイッチ素子の第１の端子に接続された電極を有する画素が行列状に複数配列された表示領域と、第１の配線を介して前記スイッチ素子の導通及び非導通を制御するための第１の走査回路と、映像信号を発生する映像信号発生回路と第２の配線との間の導通及び非導通を制御して前記映像信号を前記第２の配線を介して前記画素に与えるための第２の走査回路と、前記画素に与えられた前記映像信号を放電するための放電素子と、電源電圧の低下を検出する検出回路からの検出信号に基づいて、前記スイッチ素子を導通とし、前記映像信号発生回路と前記第２の配線との間を非導通とし、前記放電素子を動作させる制御を行う制御回路とを有することを特徴とする。
【００１１】
また、本発明の液晶表示装置の制御方法は、スイッチ素子と該スイッチ素子の第１の端子に接続された電極を有する画素が行列状に複数配列された表示領域と、第１の配線を介して前記スイッチ素子の導通及び非導通を制御するための第１の走査回路と、映像信号を発生する映像信号発生回路と第２の配線との間の導通及び非導通を制御して前記映像信号を前記第２の配線を介して前記画素に与えるための第２の走査回路と、前記画素に与えられた前記映像信号を放電するための放電素子とを有する液晶表示装置の制御方法であって、電源電圧の低下を検出する検出回路からの検出信号に基づいて、前記スイッチ素子を導通とし、前記映像信号発生回路と前記第２の配線との間を非導通とし、前記放電素子を動作させる制御ステップを有することを特徴とする。
【発明の効果】
【００１２】
映像信号発生回路の出力が基準電圧と短絡状態にならないので、映像信号発生回路を破壊することなく、画素の保持電圧を速やかに放電することができ、寿命（信頼性）の低下を防止することができる。
【発明を実施するための最良の形態】
【００１３】
次に、本発明を実施するための最良の形態について図面を参照して詳細に説明する。
【００１４】
（第１の実施形態）
図１は、本発明の第１の実施形態による液晶表示装置の構成例を示す図である。１は、表示領域を構成する単位画素を示している。画素１は、スイッチング素子となる画素トランジスタ２と画素保持容量３と液晶４とで構成されている。画素保持容量２の対向電極は全画素共通となっている。図示していないが、画素トランジスタ２と画素保持容量３の接続端には電極が配置され、液晶４は前記電極と全画素共通の電極（一般的に透明電極で構成されている）に挟まれて配置されている。
【００１５】
上述した画素保持容量３の対向電極と液晶を挟む共通電極は、共に、アクティブマトリクス基板１７の外部に配置された共通電極用電圧発生回路１６に接続されている。画素保持容量３の対向電極には電圧ＶｃｏｍＣＰが、液晶を挟む共通電極には電圧ＶｃｏｍＬＣが供給されている。
【００１６】
Ｍ行×Ｎ列にマトリックス配列された画素１を構成する同一行の画素トランジスタ２のゲートは、全て同一のゲート線５に接続されており、同一列の画素トランジスタ２のソースは全て同一の信号線６に接続されている。
【００１７】
ゲート線５はアクティブマトリクス基板内に配置された垂直走査制御回路１２によって制御されている。信号線６には、第１のスイッチ（以降、転送スイッチと呼ぶ）７と第２のスイッチ（以降、放電スイッチと呼ぶ）８が接続されている。転送スイッチ７の他端は、アクティブマトリクス基板１７の外部に配置された画素電圧信号発生回路１３から出力される信号を伝送するビデオ線９に接続されている。放電スイッチ８の他端は、アクティブマトリクス基板１７の外部より供給される基準電圧を伝送する基準電圧線１０に接続されている。画素電圧信号発生回路１３には、表示したい画像ソースの信号が入力されている。
【００１８】
基準電圧は、電源オフ時等に画素保持容量３に保持された電圧を放電する際の放電電圧となる。転送スイッチ７の制御端子は、水平走査制御回路１１によって制御されている。また、全ての放電スイッチ８の制御端子には、アクティブマトリクス基板１７の外部に配置された制御信号発生回路１４から出力される制御信号Ｓ１が入力されている。
【００１９】
制御信号発生回路１４は、制御信号Ｓ１の他に、垂直走査スタート信号ＶＳＴ、垂直走査クロック信号ＶＣＫ、水平走査スタート信号ＨＳＴ、水平走査クロック信号ＨＣＫを出力している。
【００２０】
垂直走査制御回路１２は、垂直シフトレジスタＶＳＲとＯＲ回路で構成されており、垂直走査スタート信号ＶＳＴと垂直走査クロック信号ＶＣＫは垂直シフトレジスタＶＳＲに入力されている。垂直シフトレジスタＶＳＲの出力信号と制御信号Ｓ１はＯＲ回路に入力され、ＯＲ回路の出力信号がゲート線５に出力される。
【００２１】
水平走査制御回路１１は、水平走査シフトレジスタＨＳＲとＡＮＤ回路とインバータ回路で構成されており、水平走査スタート信号ＨＳＴと水平走査クロック信号ＨＣＫは水平走査シフトレジスタＨＳＲに入力されている。制御信号Ｓ１はインバータ回路に入力され、インバータ回路の出力信号と水平走査シフトレジスタＨＳＲの出力信号はＡＮＤ回路に入力され、ＡＮＤ回路の出力信号が各列の転送スイッチ７を制御している。
【００２２】
制御信号発生回路１４から出力される制御信号Ｓ１は、先述した共通電極用電圧発生回路１６にも接続されている。図示していないが、制御信号発生回路１４は、垂直走査及び水平走査と同期をとるために画素電圧信号発生回路１３にも別の制御信号を出力している。
【００２３】
制御信号発生回路１４には、液晶表示装置の電源電圧を検出する電源電圧検出回路１５の出力信号と製品本体からのオフ（ＯＦＦ）信号が入力されている。
【００２４】
電源電圧検出回路１５は、例えば、ロジック用の電源となる３Ｖ電圧、及び、液晶駆動用の１６Ｖの電源電圧を検出しており、電源電圧が所望の電圧以下に低下した場合に、制御信号発生回路１４に検出信号を出力する。
【００２５】
次に、本実施形態の液晶表示装置の制御方法による動作を説明する。製品本体から送られてくるオフ信号あるいは電源電圧検出回路１５の出力信号によって、画素保持容量３に保持されている電圧を放電するシーケンスが実行されるとき、制御信号発回路１４は、制御信号Ｓ１をハイレベルにする。
【００２６】
制御信号Ｓ１に基づいて、各列の信号線６に接続されている放電スイッチ８、及び、各画素の画素トランジスタ２は全て強制的に一斉にオン状態となる。また、転送スイッチ７は全て強制的に一斉にオフ状態になり、全画素の保持容量３に保持されていた電圧が所望の基準電圧に制御され、放電させられる。同時に、共通電極用電圧発生回路１６の出力電圧ＶｃｏｍＣＰ、ＶｃｏｍＬＣも所定の電圧に制御される。
【００２７】
本実施形態の構成を用いれば、仮に、水平走査動作中に転送スイッチ７の一箇所でもオン状態であったとしても、制御信号Ｓ１によって強制的に転送スイッチ７をオフ状態に制御するので、画素電圧信号発生回路１３と信号線６が電気的に遮断される。ゆえに、画素電圧信号発生回路１３の出力端が転送スイッチ７と放電スイッチ８とを介して基準電圧とショートすることがなく、画素電圧信号発生回路１３を過負荷による破壊から保護することができる。
【００２８】
また、放電シーケンスが実行される過渡状態を考えると、放電スイッチ８がオン状態になる前に、転送スイッチ７がオフ状態になっていることが望ましい。この順番で動作させることで、より確実に、画素電圧信号発生回路１３の過負荷を防ぐことができる。先述した順番で、各スイッチを動作させるためには、以下のようにすればよい。例えば、アクティブマトリクス基板１７内部に遅延回路を搭載し、制御信号Ｓ１を該遅延回路に入力し、遅延回路に入力される信号を水平走査制御回路１１へ入力し、遅延回路から出力される信号を放電スイッチ８と垂直走査制御回路１２に入力する。あるいは、制御信号発生回路１４の出力信号が制御信号Ｓ１の１つであるが、これを２つに分け、１つは水平走査制御回路１１に入力し、もう１つは、制御信号発生回路１４内部で遅延をかけて出力し放電スイッチ８と垂直走査制御回路１２に入力すればよい。
【００２９】
本実施形態の構成では、水平走査制御回路１１をシフトレジスタＨＳＲとＡＮＤ回路、インバータ回路で構成しているが、必ずしもこの構成に限定されるものではなく、別の構成としてもよい。例えば、リセット機能付シフトレジスタを用いて水平走査制御回路１１を構成し、制御信号Ｓ１をリセット信号として水平走査制御回路１１の出力信号を一斉にローレベルにしても構わない。
【００３０】
また、垂直走査制御回路１２をシフトレジスタＶＳＲとＯＲ回路で構成しているが、必ずしもこの構成に限定されるものではなく、別の構成としてもよい。例えば、セット機能付シフトレジスタを用いて垂直走査制御回路１２を構成し、制御信号Ｓ１をセット信号として垂直走査制御回路１２の出力信号を一斉にハイレベルにしても構わない。
【００３１】
（第２の実施形態）
図２は、本発明の第２の実施形態による液晶表示装置の構成例を示す図である。画素１の構成、垂直走査制御回路１２、ゲート線５、及び、アクティブマトリクス基板１７の外部の構成は、第１の実施形態と同じなので説明を省き、異なる点に関し、その構成を説明する。
【００３２】
第１の実施形態の構成と異なる大きな違いは、第３のスイッチ（以下、遮断スイッチと呼ぶ）１８が転送スイッチ７と画素電圧信号発生回路１３の間に配置したことである。遮断スイッチ１８の制御端子には、インバータ回路を通った制御信号Ｓ１が入力される。制御信号Ｓ１は、制御信号発生回路１４から出力される信号である。
【００３３】
信号線６には、第１のスイッチ回路（以下、転送スイッチと呼ぶ）７と第２のスイッチ回路（以下、放電スイッチと呼ぶ）８が接続されている。転送スイッチ７の他端は、画素電圧信号を伝送するビデオ線９に接続されており、放電スイッチ８の他端は、基準電圧線１０に接続されている。基準電圧線１０の電圧は、電源オフ時等に画素保持容量３に保持された電圧を放電する際の放電電圧となる。遮断スイッチ１８は、ビデオ線９及び画素電圧信号発生回路１３の間に接続される。
【００３４】
放電スイッチ８の制御端子には、全て、第１の実施形態と同様にアクティブマトリクス基板１７の外部に配置された制御信号発生回路１４から出力される制御信号Ｓ１が入力されている。
【００３５】
転送スイッチ７の制御端子は、水平走査制御回路１１によって制御されている。水平走査制御回路１１の構成は、第１の実施形態と同様であってもよいが、本実施形態では、水平走査シフトレジスタＨＳＲのみで構成しても構わない。
【００３６】
次に、本実施形態の液晶表示装置の制御方法による動作を説明する。第１の実施形態と同様に、製品本体から送られてくるオフ（ＯＦＦ）信号あるいは電源電圧検出回路１５の出力信号によって、画素保持容量３に保持されている電圧を放電するシーケンスが実行されるとき、制御信号発回路１４は、制御信号Ｓ１をハイレベルにする。
【００３７】
制御信号Ｓ１に基づいて、各列の信号線６に接続されている放電スイッチ８、及び、各画素の画素トランジスタ２は全て強制的に一斉にオン状態となる。また、遮断スイッチ１８はオフ状態となり、画素電圧信号をビデオ線９のアクティブマトリクス基板１７の入力端子付近で電気的に遮断し、全画素の保持容量３に保持されている電圧を所望の基準電圧に制御し、放電させることができる。同時に、共通電極用電圧発生回路１６の出力電圧ＶｃｏｍＣＰ、ＶｃｏｍＬＣも所望の基準電圧に制御される。
【００３８】
本実施形態の構成を用いれば、仮に、水平走査動作中に転送スイッチ７の一箇所でもオン状態であったとしても、制御信号Ｓ１によって遮断スイッチ１８をオフ状態に制御するので、画素電圧信号発生回路１３と信号線６が電気的に遮断される。ゆえに、画素電圧信号発生回路１３の出力端が転送スイッチ７と放電スイッチ８とを介して基準電圧とショートすることがなく、画素電圧信号発生回路１３を過負荷による破壊から保護することができる。
【００３９】
また、第１の実施形態と同様に放電シーケンスが実行される過渡状態を考えると、放電スイッチ８がオン状態になる前に、遮断スイッチ１８がオフ状態になっていることが望ましい。この順番で動作させることで、より確実に、画素電圧信号発生回路１３の過負荷を防ぐことができる。先述した順番で、各スイッチを動作させる方法は、第１の実施形態と同じ考えでできるので説明を省く。
【００４０】
また、垂直走査制御回路１２をシフトレジスタＶＳＲとＯＲ回路で構成しているが、必ずしもこの構成に限定されるものではなく、別の構成としてもよい。例えば、セット機能付シフトレジスタを用いて垂直走査制御回路１２を構成し、制御信号Ｓ１をセット信号として垂直走査制御回路１２の出力信号を一斉にハイレベルにしても構わない。
【００４１】
（第３の実施形態）
図３は、本発明の第３の実施形態による液晶表示装置の構成例を示す図である。画素１の構成、垂直走査制御回路１２、ゲート線５、及び、アクティブマトリクス基板１７の外部の構成は、第１の実施形態と同じなので説明を省き、異なる点に関し、その構成を説明する。
【００４２】
信号線６には、第１のスイッチ（以下、転送スイッチと呼ぶ）７が接続され、転送スイッチ７の他端は、画素電圧信号を伝送するビデオ線９に接続されている。ビデオ線９には、第２のスイッチ（以下、放電スイッチと呼ぶ）８と第３のスイッチ（以下、遮断スイッチ）１８が接続されている。
【００４３】
放電スイッチ８の他端は、基準電圧線１０に接続されている。基準電圧線１０の電圧は、電源オフ時等に画素保持容量３に保持された電圧を放電する際の放電電圧となる。遮断スイッチ１８の他端は、画素電圧信号発生回路１３の出力端に接続されている。
【００４４】
転送スイッチ７の制御端子には、水平走査制御回路１１の出力が接続されている。水平走査制御回路１１は、水平走査シフトレジスタＨＳＲとＯＲ回路で構成されている。水平走査制御回路１１には、アクティブマトリクス基板１７の外部に配置された制御信号発生回路１４から出力される水平走査スタート信号ＨＳＴと水平走査クロック信号ＨＣＫ、及び、制御信号Ｓ１が入力される。水平走査制御回路１１は、水平走査シフトレジスタＨＳＲの出力信号と制御信号Ｓ１とをＯＲ回路に入力し、該ＯＲ回路の出力が水平走査制御回路１１の出力信号となり、転送スイッチ７のオン／オフ状態を制御する。
【００４５】
放電スイッチ８の制御端子には、制御信号発生回路１４から出力される制御信号Ｓ１が入力される。遮断スイッチ１８の制御端子には、インバータ回路を介して制御信号Ｓ１が入力される。
【００４６】
次に、本実施形態の液晶表示装置の制御方法による動作を説明する。第１の実施形態と同様に、製品本体から送られてくるオフ信号あるいは電源電圧検出回路１５の出力信号によって、画素保持容量３に保持されている電圧を放電するシーケンスが実行されるとき、制御信号発回路１４は、制御信号Ｓ１をハイレベルにする。
【００４７】
制御信号Ｓ１に基づいて、遮断スイッチ１８はオフ状態となり、画素電圧信号をビデオ線９のアクティブマトリクス基板１７の入力端子付近で電気的に遮断する。また、各信号線に接続された転送スイッチ７と各画素の画素トランジスタ２は全て強制的に一斉にオン状態となり、放電スイッチ８もオン状態になるので、全画素の保持容量３に保持されていた電圧は所望の基準電圧に制御され、放電させられる。同時に、共通電極用電圧発生回路１６の出力電圧ＶｃｏｍＣＰ、ＶｃｏｍＬＣも所望の基準電圧に制御される。
【００４８】
本実施形態の構成を用いれば、制御信号Ｓ１によって遮断スイッチ１８がオフ状態となり、画素電圧信号発生回路１３とビデオ線９が電気的に遮断される。そのため、画素電圧信号発生回路１３の出力端が基準電圧とショートすることがなく、画素電圧信号発生回路１３を過負荷による破壊から保護することができる。
【００４９】
また、第１の実施形態と同様に放電シーケンスが実行される過渡状態を考えると、放電スイッチ８がオン状態になる前に、遮断スイッチ１８がオフ状態になっていることが望ましい。この順番で動作させることで、より確実に、画素電圧信号発生回路１３の過負荷による破壊から防ぐことができる。先述した順番で、各スイッチを動作させる方法は、第１の実施形態と同じ考えでできるので説明を省く。
【００５０】
また、垂直走査制御回路１２をシフトレジスタＶＳＲとＯＲ回路で構成しているが、必ずしもこの構成に限定されるものではなく、別の構成としてもよい。例えば、セット機能付シフトレジスタを用いて垂直走査制御回路１２を構成し、制御信号Ｓ１をセット信号として垂直走査制御回路１２の出力信号を一斉にハイレベルにしても構わない。
【００５１】
また、水平走査制御回路１１をシフトレジスタＨＳＲとＯＲ回路で構成しているが、必ずしもこの構成に限定されるものではなく、別の構成としてもよい。例えば、セット機能付シフトレジスタを用いて水平走査制御回路１１を構成し、制御信号Ｓ１をセット信号として水平走査制御回路１１の出力信号を一斉にハイレベルにしても構わない。
【００５２】
本実施形態の構成を用いれば、第１の実施形態又は第２の実施形態に比べ、各信号線６に放電スイッチ８を接続必要がなく、レイアウト面積を小さくすることができる。
【００５３】
なお、画素電圧信号発生回路１３が所定の制御信号を外部から入力することにより、その出力端をハイインピーダンス状態に制御することができるのであれば、遮断スイッチ１８は画素電圧信号発生回路１３内に取り込まれたと考えることができる。そこで、制御信号Ｓ１、あるいは、制御信号Ｓ１に相関のある信号を画素電圧信号発生回路１３に入力し、ビデオ線９への信号伝送を制御しても構わない。
【００５４】
（第４の実施形態）
図４は、本発明の第４の実施形態による液晶表示装置のシステムの構成例を示す図である。図４は、第１〜第３の実施形態に示すいずれかの構成を用いた液晶表示装置を示すものであり、特に、反射型液晶表示装置のシステムに用いた場合の一例を模式的に示している。
【００５５】
図４において、１０１は、駆動回路及び画素部が一体に形成された液晶表示基板（アクティブマトリクス基板）としてのシリコン基板（単結晶半導体基板）である。１０３は透明電極（対向基板）であり、液晶を反転駆動する際の共通電極となる。１０５は表示領域である。シリコン基板１０１と透明電極１０３との間に、表示領域１０５を囲むようにシール剤１０２が配置される。シリコン基板１０１とシール剤１０２と透明電極１０３で囲まれた空間に、液晶層が封止される。
【００５６】
さらに、シリコン基板１の四辺のうち一辺側に、電源電圧や各信号のパッド（ＰＡＤ）が集められる。このパッドに、フレキシブル配線１０４が接続される。この１つのフレキシブル配線１０４を介して、電源電圧や各信号が入力される。シリコン基板１０１の一辺に全ての信号及び電源電圧を集める理由は、実装上及びコストのことを考慮したことによる。
【００５７】
また、１０６はアクティブマトリクス基板を駆動するために必要なＩＣを搭載した駆動基板（外部駆動回路基板）である。１０７はクロックなどの制御信号を発生するタイミングジェネレータＩＣである。１０８は画像ソース信号に基づいて画素電圧信号を発生するドライバＩＣである。１０９はアクティブマトリクス基板内で使用される基準電圧を発生する電圧生成ＩＣである。１１０は電源電圧の低下を検出する検出ＩＣである。図４が示す構成では、駆動回路基板１０６上に４つのＩＣが搭載されているが、必ずしもこの構成に限定されるものではなく幾つかのＩＣを１つにまとめた構成でも構わない。
【００５８】
同一のシリコン基板１０１上には、走査回路等の駆動回路と画素電極が形成され、駆動回路一体型の反射型液晶表示装置を構成している。このように単結晶半導体基板を素子基板とした反射型液晶表示装置は、ＬＣＯＳ（Liquid Crystal On Silicon）とも呼ばれる。
【００５９】
本実施形態が示す液晶表示装置にも、本発明の第１から第３の実施形態は有効である。
【００６０】
（第５の実施形態）
図５は、本発明の第５の実施形態によるアクティブマトリックス基板を用いた反射型液晶表示装置を使用した液晶プロジェクタシステムの構成例を示す図であり、液晶プロジェクタ用光学システムの一例である。１１０１はランプ（光源）、１１０２はリフレクター、１１０３はロッドインテグレーター、１１０４はコリメーターレンズ、１１０５は偏光変換系、１１０６はリレーレンズ、１１０７はダイクロイックミラーである。また、１１０８は偏光ビームスプリッター、１１０９はクロスプリズム、１１１０は第１〜第３の実施形態のアクティブマトリックス基板を用いた反射型液晶パネル、１１１１は投影レンズ、１１１２は全反射ミラーである。
【００６１】
ランプ１１０１から出た光束はリフレクター１１０２で反射し、インテグレーター１１０３の入り口に集光する。このリフレクター１１０３は楕円リフレクターであり、発光部及びインテグレーター入り口にその焦点が存在する。インテグレーター１１０３に入った光束はインテグレーター内部で０〜数回反射を繰り返し、インテグレーター出口で２次光源像を形成する。２次光源形成法としてはフライアイを用いた方法も有るが、ここでは省略する。２次光源からの光束はコリメーターレンズ１１０４を通して、おおむね平行光とされ、偏光変換系の偏光ビームスプリッター１１０５に入射する。Ｐ波は偏光ビームスプリッター１１０５で反射し、λ／２板を通りＳ波となり、全てがＳ波となりリレーレンズ１１０６に入射する。光束はリレーレンズ１１０６により、パネルに集光される。パネルに集光される間に、色分解ダイクロイックミラー１１０７、偏光板（不図示）、偏光ビームスプリッター１１０８、クロスプリズム１１０９等で色分解系が構成され、Ｓ波がそれぞれ３枚の液晶パネル１１１０に入射する。液晶パネル１１１０では液晶シャッターが、映像に合わせて画素毎に電圧を制御する。液晶の作用によりＳ波を楕円偏光（もしくは直線偏光）に変調し、偏光ビームスプリッター１１０８でＰ波成分を透過させ、クロスプリズム１１０９で色合成した後投影レンズ１１１１から投影する形態が一般的である。
【００６２】
第１〜第５の実施形態の液晶表示装置及びその制御方法によれば、画素電圧信号発生回路１３の出力が所望の基準電圧と短絡状態にならないので、画素電圧信号発生回路１３を破壊することない。また、画素保持容量３の保持電圧を速やかに所望の電圧に放電することができ、液晶の寿命（信頼性）の低下を防止することができる。
【００６３】
表示領域１０５は、スイッチ素子（画素トランジスタ）２と該スイッチ素子２の第１の端子（ドレイン）に接続された電極を有する画素１が行列状に複数配列される。第１の走査回路（垂直走査制御回路）１３は、第１の配線（ゲート線）５を介して前記スイッチ素子２の導通（オン）及び非導通（オフ）を制御する。第２の走査回路（水平走査制御回路）１１は、映像信号を発生する映像信号発生回路（画素電圧信号発生回路）１３と第２の配線（信号線）６との間の導通及び非導通を制御して前記映像信号を前記第２の配線６を介して前記画素１に与える。放電素子（放電スイッチ）８は、前記画素１に与えられた前記映像信号を放電するための素子である。制御回路（制御信号発生回路）１４は、制御ステップにおいて、電源電圧の低下を検出する検出回路（電源電圧検出回路）１５からの検出信号に基づいて制御する。すなわち、制御回路１４は、前記検出信号に基づいて、前記スイッチ素子２を導通とし、前記映像信号発生回路１３と前記第２の配線６との間を非導通（オフ）とし、前記放電素子８を動作させる制御を行う。
【００６４】
また、液晶表示装置は、前記映像信号発生回路１３と前記第２の配線６との間に設けられた第３の配線（ビデオ線）９と、前記第２の配線６と前記第３の配線９との間に設けられた第１のスイッチ（転送スイッチ）７とを更に有する。
【００６５】
前記放電素子８は、一方の端子が前記第２の配線６に接続され、他方の端子が基準電圧を供給するための電源線（基準電圧線）１０に接続された第２のスイッチである。前記制御回路１４は、前記検出信号に基づいて前記第２のスイッチ８を導通（オン）とする。
【００６６】
前記制御回路１４は、前記検出信号に基づいて前記第１のスイッチ７を非導通（オフ）とする。
【００６７】
また、液晶表示装置は、前記映像信号発生回路１３と前記第３の配線９との間に第３のスイッチ（遮断スイッチ）１８を更に有する。前記制御回路１４は、前記検出信号に基づいて前記第３のスイッチ１８を非導通（オフ）とする。
【００６８】
前記放電素子８は、一方の端子が前記第１のスイッチ７と前記第３のスイッチ１８の間の前記第３の配線９に接続され、他方の端子が基準電圧を供給するための電源線（基準電圧線）１０に接続された第２のスイッチである。前記制御回路１４は、前記検出信号に基づいて前記第２のスイッチ８を導通（オン）とする。
【００６９】
前記制御回路１４は、前記映像信号発生回路１３と前記第２の配線６との間が非導通（オフ）となった後、前記スイッチ素子２を導通（オン）とし、且つ、前記放電素子８を動作させる。
【００７０】
また、液晶表示装置は、前記画素１毎に設けられた前記映像信号を保持するための容量（画素保持容量）３の一方の端子に所定の電圧を供給するための電圧供給回路（共通電極用電圧発生回路）１６を更に有する。前記制御回路１４は、前記検出信号に基づいて前記電圧供給回路１６から前記一方の端子に基準電圧を供給させる。
【００７１】
また、図６の液晶プロジェクタシステムは、第１〜第３の実施形態による液晶表示装置（反射型液晶パネル）１１１０と、前記液晶表示装置１１１０に光を照射するための光源（ランプ）１１０１とを有し、前記液晶表示装置１１１０からの反射光を投影する。
【００７２】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【図面の簡単な説明】
【００７３】
【図１】本発明の第１の実施形態による液晶表示装置の構成例を示す図である。
【図２】本発明の第２の実施形態による液晶表示装置の構成例を示す図である。
【図３】本発明の第３の実施形態による液晶表示装置の構成例を示す図である。
【図４】本発明の第４の実施形態による液晶表示装置のシステムの構成例を示す図である。
【図５】本発明の第５の実施形態による液晶プロジェクタシステムの構成例を示す図である。
【符号の説明】
【００７４】
１  画素
２  画素トランジスタ
３  画素保持容量
４  液晶
５  ゲート線
６  信号線
７  ＳＷ１（転送スイッチ）
８  ＳＷ２（放電スイッチ）
９  ビデオ線
１０  基準電圧線
１１  水平走査制御回路
１２  垂直走査制御回路
１３  画素電圧信号発生回路
１４  制御信号発生回路
１５  電源電圧検出回路
１６  共通電極用電圧発生回路
１７  アクティブマトリクス基板
１８  ＳＷ３（遮断スイッチ）
１０１  液晶表示装置
１０２  シール剤
１０３  透明電極
１０４  フレキシブル配線
１０５  表示領域
１０６  駆動基板
１０７  タイミングジェネレータＩＣ
１０８  ドライバＩＣ
１０９  電圧生成ＩＣ
１１０  電源電圧低下検出ＩＣ
【図１】
2008268671.tif 000003
【図２】
2008268671.tif 000004
【図３】
2008268671.tif 000005
【図４】
2008268671.tif 000006
【図５】
2008268671.tif 000007