(57)【要約】【課題】ＮＭＯＳトランジスタの電流駆動能力を向上することが可能な技術を提供する。【解決手段】半導体基板１にＮＭＯＳトランジスタ３を形成する。その後、引張応力が０．５ＧＰａ以下で、かつ結合水素濃度が少なくとも２．０×１０22ａｔｏｍｓ／ｃｃであるシリコン窒化膜２０を、ＮＭＯＳトランジスタ３のゲート構造６を覆って半導体基板１上に形成する。そして、シリコン窒化膜２０に対して、紫外線、電子ビーム及び赤外線の少なくとも一つを照射する。【選択図】図３
2008053587.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）半導体基板にＮＭＯＳトランジスタを形成する工程と、
（ｂ）引張応力が０．５ＧＰａ以下で、かつ結合水素濃度が少なくとも２．０×１０22ａｔｏｍｓ／ｃｃであるシリコン窒化膜を、前記ＮＭＯＳトランジスタのゲート構造を覆って前記半導体基板上に形成する工程と、
（ｃ）前記シリコン窒化膜に対して、紫外線、電子ビーム及び赤外線の少なくとも一つを照射する工程と
を備える、半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、
前記半導体基板上には、上端部にシリサイドを有する、前記ＮＭＯＳトランジスタのソース・ドレイン領域が形成されており、
前記工程（ｂ）において、処理温度が２００℃以上３００℃以下のプラズマＣＶＤ法を使用して前記シリコン窒化膜を形成し、
前記工程（ｃ）において、５００℃以下のサセプタ上に載置された前記半導体基板上の前記シリコン窒化膜に対して、紫外線、電子ビーム及び赤外線の少なくとも一つを照射する、半導体装置の製造方法。
【請求項３】
請求項１に記載の半導体装置の製造方法であって、
前記工程（ｃ）において、前記シリコン窒化膜に対して、紫外線、電子ビーム及び赤外線の少なくとも二つを照射する、半導体装置の製造方法。
【請求項４】
請求項１に記載の半導体装置の製造方法であって、
前記工程（ｃ）において、前記半導体基板をその上面に垂直な軸を回転軸として回転させながら、前記シリコン窒化膜の上方から当該シリコン窒化膜に対して紫外線、電子ビーム及び赤外線の少なくとも一つを照射する、半導体装置の製造方法。
【請求項５】
（ａ）半導体基板にＮＭＯＳトランジスタを形成する工程と、
（ｂ）前記ＮＭＯＳトランジスタのゲート構造を覆って前記半導体基板上にシリコン窒化膜を形成する工程と
を備え、
前記工程（ｂ）では、初期状態における引張応力が０．５ＧＰａ以下で、かつ初期状態の結合水素濃度が少なくとも２．０×１０22ａｔｏｍｓ／ｃｃである複数の部分シリコン窒化膜を積層することによって前記シリコン窒化膜を形成し、当該複数の部分シリコン窒化膜のそれぞれには、紫外線、電子ビーム及び赤外線の少なくとも一つが照射され、
前記工程（ｂ）は、
（ｂ−１）前記複数の部分シリコン窒化膜において、ある部分シリコン窒化膜を形成した後に、当該部分シリコン窒化膜に対して、窒素雰囲気中でのプラズマ処理、あるいは紫外線照射、電子ビーム照射及び赤外線照射の少なくとも一つを実行し、その後、当該部分シリコン窒化膜上に積層される他の部分シリコン窒化膜を形成する工程を含む、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＮＭＯＳトランジスタのゲート構造を覆って半導体基板上に形成された引張応力を有するシリコン窒化膜を備える半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来から、ＭＯＳトランジスタの電流駆動能力を向上するために様々な技術が提案されている。例えば、非特許文献１，２では、ＮＭＯＳトランジスタのゲート構造を覆って、引張応力を有するシリコン窒化膜を形成することによって、当該ＮＭＯＳトランジスタの電流駆動能力を向上させる技術が開示されている。引張応力を有するシリコン窒化膜をＮＭＯＳトランジスタのゲート構造を覆って形成することによって、当該ＮＭＯＳトランジスタのチャネル領域に引張応力が生じ、ピエゾ抵抗効果により当該チャネル領域の抵抗値が低減される。その結果、ＮＭＯＳトランジスタの電流駆動能力が向上する。なお、半導体装置に関する技術が特許文献１にも開示されている。
【０００３】
【非特許文献１】S.Pidin et al.,“A Novel Strain Enhanced CMOS Architecure Using Selectively Deposited High Tensile And High Compressive Silicon Nitride Films”, IEDM 2004
【非特許文献２】H.S.Yang et al.,“Dual Stress Liner for High Performance sub-45nm Gate Length SOI CMOS Manufacturing”, IEDM2004
【特許文献１】特開平８−２０３８９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の技術では、シリコン窒化膜での引張応力を十分に高めることができず、ＮＭＯＳトランジスタの電流駆動能力を十分に向上することができなかった。
【０００５】
そこで、本発明は上述の問題に鑑みて成されたものであり、ＮＭＯＳトランジスタの電流駆動能力を向上することが可能な技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明の第１の半導体装置の製造方法は、（ａ）半導体基板にＮＭＯＳトランジスタを形成する工程と、（ｂ）引張応力が０．５ＧＰａ以下で、かつ結合水素濃度が少なくとも２．０×１０22ａｔｏｍｓ／ｃｃであるシリコン窒化膜を、前記ＮＭＯＳトランジスタのゲート構造を覆って前記半導体基板上に形成する工程と、（ｃ）前記シリコン窒化膜に対して、紫外線、電子ビーム及び赤外線の少なくとも一つを照射する工程とを備える。
【０００７】
また、この発明の第２の半導体装置の製造方法は、（ａ）半導体基板にＮＭＯＳトランジスタを形成する工程と、ｂ）前記ＮＭＯＳトランジスタのゲート構造を覆って前記半導体基板上にシリコン窒化膜を形成する工程とを備え、前記工程（ｂ）では、初期状態における引張応力が０．５ＧＰａ以下で、かつ初期状態の結合水素濃度が少なくとも２．０×１０22ａｔｏｍｓ／ｃｃである複数の部分シリコン窒化膜を積層することによって前記シリコン窒化膜を形成し、当該複数の部分シリコン窒化膜のそれぞれには、紫外線、電子ビーム及び赤外線の少なくとも一つが照射され、前記工程（ｂ）は、（ｂ−１）前記複数の部分シリコン窒化膜において、ある部分シリコン窒化膜を形成した後に、当該部分シリコン窒化膜に対して、窒素雰囲気中でのプラズマ処理、あるいは紫外線照射、電子ビーム照射及び赤外線照射の少なくとも一つを実行し、その後、当該部分シリコン窒化膜上に積層される他の部分シリコン窒化膜を形成する工程を含む。
【発明の効果】
【０００８】
この発明の第１の半導体装置の製造方法によれば、引張応力が０．５ＧＰａ以下で、かつ結合水素濃度が少なくとも２．０×１０22ａｔｏｍｓ／ｃｃであるシリコン窒化膜に対して、紫外線、電子ビーム及び赤外線の少なくとも一つを照射しているため、シリコン窒化膜の引張応力を飛躍的に向上することができる。その結果、ＮＭＯＳトランジスタのチャネル領域における引張応力を向上することができ、ＮＭＯＳトランジスタの電流駆動能力を向上することができる。
【０００９】
また、この発明の第２の半導体装置の製造方法によれば、引張応力が０．５ＧＰａ以下で、かつ結合水素濃度が少なくとも２．０×１０22ａｔｏｍｓ／ｃｃである複数の部分シリコン窒化膜のそれぞれに対して、紫外線、電子ビーム及び赤外線の少なくとも一つが照射されるため、当該複数の部分シリコン窒化膜から成るシリコン窒化膜の引張応力を飛躍的に向上することができる。その結果、ＮＭＯＳトランジスタのチャネル領域における引張応力を向上することができ、ＮＭＯＳトランジスタの電流駆動能力を向上することができる。
【００１０】
さらに、部分シリコン窒化膜を形成した後に、当該部分シリコン窒化膜に対して窒素雰囲気中でのプラズマ処理、あるいは紫外線照射、電子ビーム照射及び赤外線照射の少なくとも一つを実行し、その後、当該部分シリコン窒化膜上に積層される他の部分シリコン窒化膜を形成するため、シリコン窒化膜を段階的に収縮させることができる。よって、シリコン窒化膜が一気に収縮する場合と比較して、シリコン窒化膜でのクラック発生を抑制することができるとともに、シリコン窒化膜が下地から剥がれることを抑制できる。
【発明を実施するための最良の形態】
【００１１】
実施の形態１．
図１〜６は本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。図１に示されるように、まず、例えばｐ型の半導体基板１に、活性領域を区画する素子分離絶縁膜２を形成する。素子分離絶縁膜２は例えばシリコン酸化膜から成る。そして、半導体基板１の活性領域に複数のＮＭＯＳトランジスタ３を形成する。
【００１２】
各ＮＭＯＳトランジスタ３は、ともにｎ型の２つのソース・ドレイン領域４と、ゲート構造６とを備えている。複数のソース・ドレイン領域４は、互いに所定距離を成して半導体基板１の上面内に形成されている。隣接する２つのＮＭＯＳトランジスタ３では、一方のソース・ドレイン領域４が共有されている。ソース・ドレイン領域４のそれぞれの上端部にはシリサイド５が形成されている。
【００１３】
ゲート構造６は、互いに隣り合う２つのソース・ドレイン領域の端部を覆いつつ、当該２つのソース・ドレイン領域４で挟まれた半導体基板１の上面上に形成されている。ゲート構造６は、互いに隣り合う２つのソース・ドレイン領域４で挟まれた半導体基板１の上面上に形成されたゲート絶縁膜７と、ゲート絶縁膜７上に形成されたゲート電極８と、ゲート絶縁膜７及びゲート電極８の側面上に形成されたサイドウォール１０とを備えている。ゲート電極８の上端部にはシリサイド９が形成されている。サイドウォール１０は、第１の絶縁膜１１と、第２の絶縁膜１２とで構成されている。第１の絶縁膜１１は、ゲート絶縁膜７及びゲート電極８の側面上と、ソース・ドレイン領域４の端部上とに設けられている。第２の絶縁膜１２は第１の絶縁膜１１上に設けられている。
【００１４】
半導体基板１は例えばシリコン基板であって、シリサイド５，９のそれぞれは例えばニッケルシリサイドやコバルトシリサイドである。また、ゲート絶縁膜７及び第１の絶縁膜１１は例えばシリコン酸化膜であって、第２の絶縁膜１２は例えばシリコン窒化膜である。そして、ゲート電極８においてシリサイド９を除く部分は、例えばポリシリコンで形成されている。
【００１５】
次に、図２に示されるように、各ＮＭＯＳトランジスタ３のゲート構造６を覆って半導体基板１上にシリコン窒化膜２０を形成する。このシリコン窒化膜２０は、シラン系化合物と、窒素（Ｎ2）または窒素系化合物とを原料とし、処理温度が２００℃以上３００℃以下のプラズマＣＶＤ法を使用して形成される。シラン系化合物としては例えばＳｉＨ4が使用され、窒素系化合物としては例えばＮ2０やＮＨ3が使用される。
【００１６】
本実施の形態１に係るシリコン窒化膜２０では、引張応力が０．５ＧＰａ以下であり、結合水素濃度、つまりシリコンあるいは窒素に結合している水素の濃度が少なくとも２．０×１０22ａｔｏｍｓ／ｃｃに設定されている。膜中の結合水素濃度は、例えばＦＴ−ＩＲ分析法（Fourier Transform Infrared Spectrosopy）を使用して定量的に測定することができる。また、本実施の形態１に係るシリコン窒化膜２０では、膜中での水素の組成比が２０％以上に設定されている。膜中での水素の組成比は、例えばＨＦＳ（Hydrogen Forward scattering Spectrometry）を使用して求めることができる。さらに、本実施の形態１に係るシリコン窒化膜２０では、シリコンに対する窒素の組成比が約“１”であり、若干シリコンリッチな膜であるが、窒素リッチな膜でも良い。また、本実施の形態１に係るシリコン窒化膜２０では、空孔などのマイクロボイドが確認される。マイクロボイドは例えば陽電子消滅法を使用して検出することができる。
【００１７】
本実施の形態１に係るシリコン窒化膜２０は、後述するように、ゲート構造６間のコンタクトホールを層間絶縁膜をエッチングして当該層間絶縁膜内に形成する際のエッチングストッパ膜として利用される。したがって、当該コンタクトホールを形成し易くするために、図２に示されるように、ゲート構造６の上面上の部分の膜厚ａを、ゲート構造６の側面上の部分の膜厚ｂよりも大きく設定する等によって、互いに隣り合う２つのゲート構造６の間がシリコン窒化膜２０で完全に充填されないようにする方が好ましい。
【００１８】
次に、図３に示されるように、シリコン窒化膜２０に対して紫外線を照射するポスト処理を行う。図４は当該ポスト処理の様子を詳細に示す図である。シリコン窒化膜２０の形成が終了すると、使用した成膜用のチャンバーから半導体基板１を取り出して、図４に示されるように、ポスト処理用のチャンバー１００内に半導体基板１を移動させる。そして、チャンバー１００内に設けられた、基板を支持するサセプタ１０１上に半導体基板１を載置する。このサセプタ１０１は加熱されており、その温度は、シリコン窒化膜２０を形成する際に使用されるプラズマＣＶＤ法での処理温度よりも大きく、かつ５００℃以下に設定されている。次に、ヘリウムガスや窒素ガス、あるいはそれらの混合ガスをキャリアガスとしてチャンバー１００内に導入する。そして、サセプタ１０１の上面に垂直な軸を回転軸１０３として当該サセプタ１０１を例えば１８０度ゆっくりと回転させながら、チャンバー１００の上方に設置された複数の紫外線ランプ１０２を使用して半導体基板１に紫外線を照射する。これにより、半導体基板１が回転軸１０３の周りを回転しながら、シリコン窒化膜２０の上方から当該シリコン窒化膜２０に対して紫外線が照射される。回転軸１０３の回転方向は時計回りでも反時計回りでも良い。ポスト処理では、波長が２００ｎｍ〜４００ｎｍの紫外線が使用され、当該紫外線のエネルギーは数ｅＶ〜数十ｅＶの範囲に設定される。また、紫外線は半導体基板１に対して１０分以上照射される。
【００１９】
なお、ポスト処理においては、紫外線の代わりに電子ビームあるいは赤外線をシリコン窒化膜２０に照射しても良い。また、紫外線、電子ビーム及び赤外線の少なくとも２つを組み合わせてシリコン窒化膜２０に照射しても良い。例えば、シリコン窒化膜２０に対して、紫外線を照射した後に電子ビームあるいは赤外線を照射しても良いし、赤外線を照射した後に紫外線あるいは電子ビームを照射しても良いし、紫外線、電子ビーム及び赤外線を順に照射しても良い。ポスト処理において、電子ビームのエネルギーは数ｋｅＶ〜数ＭｅＶの範囲に設定される。また、波長が７５０ｎｍ〜１００μｍの赤外線が使用され、当該赤外線のエネルギーは１ｅＶ以下に設定される。
【００２０】
以上のポスト処理が実行されると、シリコン窒化膜２０の引張応力は１．７ＧＰａ以上にまで向上する。そして、シリコン窒化膜２０中では結合水素が減少するとともにマイクロボイドの大きさが小さくなる。シリコン窒化膜２０中の結合水素濃度は、少なくとも０．５×１０22ａｔｏｍｓ／ｃｃとなる。また、シリコン窒化膜２０では、局所的にストイキオメトリーの膜構造となっている。つまり、シリコン窒化膜２０では、局所的に、シリコンと窒素との組成比が化学量論組成比、つまりＳｉ：Ｎ＝３：４となっている。さらに、シリコン窒化膜２０の機械的強度（弾性率）が向上し、２５０ＧＰａ以下となっている。
【００２１】
次に、図５に示されるように、シリコン窒化膜２０上に、例えばシリコン酸化膜から成る層間絶縁膜２１を形成する。そして、シリコン窒化膜２０をエッチングストッパ膜として使用して、層間絶縁膜２１をその上面からエッチングする。その後、露出したシリコン窒化膜２０を除去する。これにより、層間絶縁膜２１の上面からソース・ドレイン領域４中のシリサイド５にまで達する、ゲート構造６間に位置するコンタクトホール２２が、層間絶縁膜２１及びシリコン窒化膜２０内に形成される。
【００２２】
次に、図６に示されるように、コンタクトホール２２内にコンタクトプラグ２３を充填し、その後、層間絶縁膜２１上にコンタクトプラグ２３と接触する配線２４を形成する。
【００２３】
このように、本実施の形態１に係る半導体装置の製造方法では、引張応力が０．５ＧＰａ以下であり、かつ結合水素濃度が少なくとも２．０×１０22ａｔｏｍｓ／ｃｃであるシリコン窒化膜２０に対して、紫外線、電子ビーム及び赤外線の少なくとも一つを照射している。その結果、シリコン窒化膜２０の引張応力を飛躍的に向上することができる。以下に、この効果について詳細に説明する。
【００２４】
図７はシリコン窒化膜２０の引張応力及び結合水素濃度の測定結果の一例を示す図である。図７中の「ポスト処理前」のサンプルは、シリコン窒化膜２０を形成した直後の本実施の形態１に係る半導体装置、つまり図２に示される半導体装置を示しており、「ポスト処理後」のサンプルは、完成後の本実施の形態１に係る半導体装置、つまり図６に示される半導体装置を示している。また、図７中の「ポスト処理無し」のサンプルは、本実施の形態１に係る半導体装置において、ポスト処理を実行せずに、シリコン窒化膜２０の成膜条件だけを調整して当該シリコン窒化膜２０の引張応力を向上させた装置を示している。
【００２５】
図７に示されるように、ポスト処理の実行によって、０．３ＧＰａであったシリコン窒化膜２０の引張応力を、１．７ＧＰａまで向上することができるとともに、シリコン窒化膜２０の結合水素濃度を大きく低減することができる。
【００２６】
一方で、本実施の形態１とは異なりポスト処理を実行しない場合には、シリコン窒化膜２０の成膜条件を調整したとしても、シリコン窒化膜２０の引張応力を１．３ＧＰａまでしか向上させることができない。そして、引張応力を１．３ＧＰａまで向上させたシリコン窒化膜２０に対してポスト処理を仮に実行したとしても、その引張応力はほとんど変化しないことが実験で確認された。
【００２７】
このように、ＮＭＯＳトランジスタ３のゲート構造６を覆うシリコン窒化膜２０の引張応力を飛躍的に向上させることによって、ＮＭＯＳトランジスタ３のチャネル領域における引張応力を向上することができる、ＮＭＯＳトランジスタ３のチャネル領域における引張応力が向上すると、当該チャネル領域でシリコンの結晶格子が歪み、等方的であったシリコン結晶のバンド構造の対称性が崩れ、エネルギー準位の分裂が生じる。その結果、格子振動によるキャリア散乱の減少や有効質量の低減が生じ、チャネル領域での電子の移動度が向上する。これにより、ＮＭＯＳトランジスタ３の電流駆動能力が向上する。
【００２８】
図８はシリコン窒化膜２０に発生する応力に応じてＮＭＯＳトランジスタ３のドレイン電流Ｉｄが変化する様子を示す図である。図８の横軸はシリコン窒化膜２０の応力を示しており、引張応力をプラス、圧縮応力をマイナスで示している。また、図８の縦軸はＮＭＯＳトランジスタ３のドレイン電流Ｉｄの増加率を示しており、シリコン窒化膜２０に応力が発生していない場合のドレイン電流値からの増加率を示している。
【００２９】
図８中のサンプルＡ１は、本実施の形態１に係る製造方法で製造された半導体装置を示しており、サンプルＡ２，Ａ３のそれぞれは、本実施の形態１に係る半導体装置においてポスト処理を実行せずに、シリコン窒化膜２０の成膜条件だけを調整して当該シリコン窒化膜２０の引張応力を向上させた装置を示している。そして、サンプルＡ４は、本実施の形態１に係る半導体装置において、ポスト処理を実行せず、かつシリコン窒化膜２０に圧縮応力を発生させた装置を示している。なお、サンプルＡ１〜Ａ４のそれぞれのＮＭＯＳトランジスタ３では、ドレインとソース間の電圧Ｖｄｓは１．０Ｖ、ゲート長Ｌｇは４０ｎｍ、単位ゲート長あたりのリーク電流は５０ｎＡ／μｍとなっている。また、シリコン窒化膜２０の膜厚は３０ｎｍとなっている。
【００３０】
図８に示されるように、シリコン窒化膜２０に発生する引張応力が増加すると、ＮＭＯＳトランジスタ３のドレイン電流も増加している。つまり、ＮＭＯＳトランジスタ３の電流駆動能力が向上している。
【００３１】
なお、参考までに、シリコン窒化膜２０の膜厚に応じてＮＭＯＳトランジスタ３のドレイン電流Ｉｄがどのように変化するかについて図９に示しておく。図９中の横軸はサンプル名を示しており、縦軸は単位ゲート長あたりのドレイン電流Ｉｄを示している。図９のサンプルＢ１は、本実施の形態１に係る半導体装置において、ポスト処理を実行せず、シリコン窒化膜２０をＬＰＣＶＤ法（減圧ＣＶＤ法）で形成した装置を示している。またサンプルＢ２〜Ｂ６のそれぞれは、本実施の形態１に係る半導体装置において、ポスト処理を実行せずに、シリコン窒化膜２０の成膜条件だけを調整して当該シリコン窒化膜２０の引張応力を１．３ＧＰａまで向上させた装置を示している。サンプルＢ２〜Ｂ６でのシリコン窒化膜２０の膜厚は、３０ｎｍ，３０ｎｍ，４０ｎｍ，５０ｎｍ，６０ｎｍにそれぞれ設定されている。なお、サンプルＢ１〜Ｂ６のそれぞれのＮＭＯＳトランジスタ３のドレインとソース間の電圧Ｖｄｓ、ゲート長Ｌｇ、及び単位ゲート長あたりのリーク電流の値は、上述のサンプルＡ１〜Ａ４と同様である。
【００３２】
図９に示されるように、シリコン窒化膜２０の膜厚が増加すると、ＮＭＯＳトランジスタ３のドレイン電流Ｉｄは増加し、ＮＭＯＳトランジスタ３の電流駆動能力は向上する。これは、シリコン窒化膜２０の膜厚が増加すると、ＮＭＯＳトランジスタ３のチャネル領域での歪み量が増加するからである。
【００３３】
本実施の形態１に係る半導体装置の製造方法では、結合水素濃度が比較的高いシリコン窒化膜２０を形成した後に当該シリコン窒化膜２０に対してポスト処理を実行しているが、上述のように、ポスト処理後には、シリコン窒化膜２０の結合水素濃度は大きく低減するため、シリコン窒化膜２０が初期状態で比較的多くの水素を含んでいたとしても、それによってＮＭＯＳトランジスタ３におけるホットキャリア耐性等の信頼性が劣化することはほとんどない。
【００３４】
図１０は本実施の形態１に係る半導体装置に対してＮＢＴＩ（Negative Bias Temperature Instability）試験を行った際の結果を示す図である。図１０中の横軸は、ＮＭＯＳトランジスタ３に与えるゲート電圧Ｖｇの印加時間を示しており、縦軸はＮＭＯＳトランジスタ３のドレイン電流Ｉｄの変化率ΔＩｄを示している。図１０では、黒色の三角印が本実施の形態１に係る半導体装置の実験結果を示している。また、白色の丸印は、本実施の形態１に係る半導体装置において、ポスト処理を実行せずに、シリコン窒化膜２０の成膜条件だけを調整して当該シリコン窒化膜２０の引張応力を１．３ＧＰａまで向上させた装置の実験結果を示している。また、黒色の四角印は、本実施の形態に１係る半導体装置において、ポスト処理を実行せずに、シリコン窒化膜２０の成膜条件だけを調整して当該シリコン窒化膜２０の引張応力を向上させ、さらにシリコン窒化膜２０の形成直後に窒素雰囲気中でプラズマ処理を実行し、シリコン窒化膜２０の引張応力を１．４ＧＰａまで向上させた装置の実験結果を示している。図１０に示される結果は、ゲート電圧Ｖｇを１．７Ｖ、周囲温度Ｔを１００℃、シリコン窒化膜２０の膜厚を３０ｎｍに設定した際の結果を示している。
【００３５】
図１０に示される実験結果を参照すると、本実施の形態１に係る半導体装置の信頼性は、他の半導体装置と比較して劣化しておらず、逆に若干向上していることが理解できる。これは、上述の図７に示されるように、本実施の形態１に係る製造方法で製造された半導体装置では、ポスト処理を実行せずにシリコン窒化膜２０の成膜条件だけを調整して当該シリコン窒化膜２０の引張応力を向上させた半導体装置と比較して、シリコン窒化膜２０の結合水素濃度を低減することができるからである。
【００３６】
上述のように、シリコン窒化膜２０に対してポスト処理を実行すると、シリコン窒化膜２０中のマイクロボイドの大きさは小さくなる。図１１はその様子を示す図である。図１１は、陽電子消滅法を使用してシリコン窒化膜２０中に含まれるマイクロボイドを検出した結果を示す図である。図１１中の横軸はシリコン窒化膜２０に照射した陽電子のエネルギーを示しており、縦軸はＳパラメータの値を示している。図１１の黒色のひし形印は、シリコン窒化膜２０を形成した直後の本実施の形態１に係る半導体装置の実験結果を示しており、白色のひし形印は、完成後の本実施の形態１に係る半導体装置の実験結果を示している。そして、黒色の三角印は、本実施の形態１に係る半導体装置において、ポスト処理を実行せずに、シリコン窒化膜２０の成膜条件だけを調整して当該シリコン窒化膜２０の引張応力を１．３ＧＰａまで向上させた装置の実験結果を示している。
【００３７】
図１１に示されるように、シリコン窒化膜２０に対してポスト処理を実行すると、Ｓパラメータの値が減少している。ここで、Ｓパラメータの値は、空孔等のマイクロボイドの大きさが大きくなると増加する。したがって、図１１に示される結果を参照すると、ポスト処理の実行後、依然としてシリコン窒化膜２０にはマイクロボイドは存在するものの、ポスト処理によってシリコン窒化膜２０中のマイクロボイドの大きさが小さくなっていることが理解できる。
【００３８】
以上のように、本実施の形態１に係る半導体装置の製造方法では、引張応力が０．５ＧＰａ以下であり、かつ結合水素濃度が少なくとも２．０×１０22ａｔｏｍｓ／ｃｃであるシリコン窒化膜２０に対してポスト処理を実行することによって、当該シリコン窒化膜２０の引張応力を飛躍的に向上することができる。この理由として以下のことが考えられる。
【００３９】
シリコン窒化膜２０に対して、紫外線、電子ビームあるいは赤外線を照射すると、紫外線等のエネルギーがシリコン窒化膜２０で吸収され、シリコン窒化膜２０では架橋反応（クロスリンク）が促進される。そのため、シリコン窒化膜２０では、各種結合（シリコンと窒素の結合、シリコンと水素の結合、窒素と水素の結合）が一度切れ、新たな各種結合が生じて、アモルファス構造の再配列が生じる。その結果、シリコン窒化膜２０の組成比が局所的に化学量論組成比に近づき、シリコン窒化膜２０の引張応力が１．７ＧＰａ以上まで向上するものと考えられる。また、膜中のマクロボイド等の欠陥のサイズが減少し、アモルファス構造の再配列が生じて局所的に膜組成比が化学量論組成比に近づくことにより、シリコン窒化膜２０の機械的強度が向上するものと思われる。
【００４０】
本発明においては、引張応力が０．５ＧＰａ以下であり、かつ結合水素濃度が少なくとも２．０×１０22ａｔｏｍｓ／ｃｃであるシリコン窒化膜２０に対してポスト処理を実行することが重要である。つまり、初期状態でのシリコン窒化膜２０の引張応力と結合水素濃度の値が重要である。初期状態でのシリコン窒化膜２０の引張応力が高かったり、結合水素濃度が少なかったりすると、ポスト処理を実行したとしても、シリコン窒化膜２０の引張応力が１．７ＧＰａ以上に向上することはない。
【００４１】
本実施の形態１では、処理温度が２００℃以上３００℃以下のプラズマＣＶＤ法を使用してシリコン窒化膜２０を形成し、その後、５００℃以下のサセプタ１０１上に載置された半導体基板１上のシリコン窒化膜２０に対して、紫外線、電子ビーム及び赤外線の少なくとも一つを照射している。このように、シリコン窒化膜２０を形成する際の処理温度や、ポスト処理を行う際の処理温度を低温化することによって、サーマルバジェットを低減することができ、処理温度がＮＭＯＳトランジスタ３におけるソース・ドレイン領域４のシリサイド５やゲート電極８のシリサイド９に与える悪影響を抑制することができる。その結果、ＮＭＯＳトランジスタ３の性能を向上することができる。
【００４２】
また、ポスト処理においては、シリコン窒化膜２０に対して、紫外線、電子ビーム及び赤外線のいずれか一つを照射する場合よりも、紫外線、電子ビーム及び赤外線の少なくとも二つを照射する方が好ましい。紫外線、電子ビーム及び赤外線において、異なった種類のものを組み合わせて使用することにより、シリコン窒化膜２０での架橋反応をさらに促進することができ、シリコン窒化膜２０の引張応力をさらに向上することができる。
【００４３】
また、本実施の形態１では、半導体基板１をその上面に垂直な軸を回転軸１０３として回転させながら、シリコン窒化膜２０に対して紫外線、電子ビーム及び赤外線の少なくとも一つを照射している。半導体基板１を静止させた状態でシリコン窒化膜２０に紫外線等を照射した場合には、シリコン窒化膜２０において、紫外線等が照射されやすい部分と照射されにくい部分が生じる。つまり、シリコン窒化膜２０に対して照射むらが生じる。例えば、使用する装置によっては、ゲート構造６の側面上の部分や、ゲート構造６間の半導体基板１の上面上の部分は紫外線等が照射されにくいことがある。本実施の形態１のように、半導体基板１を回転軸１０３の周りに回転させながらシリコン窒化膜２０に対して紫外線等を照射することによって、シリコン窒化膜２０に対して紫外線等を均一に照射することができる。その結果、シリコン窒化膜２０に対する紫外線等の照射効率が向上し、ポスト処理の処理時間を短縮することができる。
【００４４】
さらに、シリコン窒化膜２０は紫外線、電子ビームあるいは赤外線が照射されると収縮するが、シリコン窒化膜２０に対して紫外線等を均一に照射することによって、シリコン窒化膜２０の収縮が均一に発生する。したがって、シリコン窒化膜２０の膜厚を均一化することもできる。
【００４５】
実施の形態２．
上述のように、シリコン窒化膜２０に対して紫外線、電子ビームあるいは赤外線を照射すると、当該シリコン窒化膜２０では膜収縮が発生する。したがって、シリコン窒化膜２０にクラックが発生したり、シリコン窒化膜２０が下地から剥がれてしまうことがある。
【００４６】
そこで、本実施の形態２に係る半導体装置の製造方法では、シリコン窒化膜２０を一気に収縮させるのではなく、段階的に収縮させることによって、シリコン窒化膜２０でのクラック発生や、シリコン窒化膜２０が下地から剥がれてしまうことを抑制する。以下に本実施の形態２に係る半導体装置の製造方法について詳細に説明する。
【００４７】
図１２〜１５は本発明の実施の形態２に係る半導体装置の製造方法を工程順に示す断面図である。本実施の形態２では、複数の部分シリコン窒化膜３０〜３２を積層することによってシリコン窒化膜２０を形成する。まず、上述の実施の形態１に係る半導体装置の製造方法と同様にして、半導体基板１に素子分離絶縁膜２と複数のＮＭＯＳトランジスタ３を形成する。
【００４８】
次に、図１２に示されるように、シリコン窒化膜２０の一部となる部分シリコン窒化膜３０を、ＮＭＯＳトランジスタ３のゲート構造６を覆って半導体基板１上に形成する。そして、図１３に示されるように、実施の形態１と同様にして、部分シリコン窒化膜３０に対して、紫外線、電子ビーム及び赤外線の少なくとも一つを照射する。
【００４９】
次に、図１４に示されるように、シリコン窒化膜２０の一部となる部分シリコン窒化膜３１を部分シリコン窒化膜３０上に積層する。そして、部分シリコン窒化膜３１に対して、紫外線、電子ビーム及び赤外線の少なくとも一つを照射する。
【００５０】
次に、図１５に示されるように、シリコン窒化膜２０の一部となる部分シリコン窒化膜３２を部分シリコン窒化膜３１上に積層する。そして、部分シリコン窒化膜３２に対して、紫外線、電子ビーム及び赤外線の少なくとも一つを照射する。これにより、複数の部分シリコン窒化膜３０〜３２から成るシリコン窒化膜２０が形成される。以後、実施の形態１と同様にして、層間絶縁膜２１、コンタクトホール２２、コンタクトプラグ２３及び配線２４を順次形成し、本実施の形態２に係る半導体装置が完成する。
【００５１】
本実施の形態２に係る部分シリコン窒化膜３０〜３２のそれぞれは、実施の形態１においてシリコン窒化膜２０を形成する工程と同様に、シラン系化合物と、窒素（Ｎ2）または窒素系化合物とを原料とし、処理温度が２００℃以上３００℃以下のプラズマＣＶＤ法を使用して形成される。シラン系化合物としては例えばＳｉＨ4が使用され、窒素系化合物としては例えばＮ2０やＮＨ3が使用される。そして、初期状態、つまり形成直後の部分シリコン窒化膜３０〜３２のそれぞれでは、引張応力が０．５ＧＰａ以下であり、かつ結合水素濃度が少なくとも２．０×１０22ａｔｏｍｓ／ｃｃに設定されている。また、初期状態の部分シリコン窒化膜３０〜３２のそれぞれでは、膜中での水素原子の組成比が２０％以上に設定されており、シリコンに対する窒素の組成比が約“１”であり、空孔などのマイクロボイドが確認される。
【００５２】
なお、本実施の形態２では、部分シリコン窒化膜３０〜３２を積層してシリコン窒化膜２０を形成しているため、各部分シリコン窒化膜３０〜３２に対して紫外線等を照射する際には、実施の形態１のように一度にシリコン窒化膜２０を形成する場合と比較して、照射時間を短くすることができる。
【００５３】
以上のように、本実施の形態２に係る半導体装置の製造方法では、引張応力が０．５ＧＰａ以下であり、かつ結合水素濃度が少なくとも２．０×１０22ａｔｏｍｓ／ｃｃである部分シリコン窒化膜３０〜３２のそれぞれに対して、紫外線、電子ビーム及び赤外線の少なくとも一つを照射しているため、部分シリコン窒化膜３０〜３２から成るシリコン窒化膜２０の引張応力を飛躍的に向上することができる。その結果、ＮＭＯＳトランジスタ３のチャネル領域における引張応力を向上することができ、ＮＭＯＳトランジスタ３の電流駆動能力を向上することができる。
【００５４】
さらに、部分シリコン窒化膜３０〜３２を積層する際には、部分シリコン窒化膜を形成した後に、当該部分シリコン窒化膜に対して、紫外線照射、電子ビーム照射及び赤外線照射の少なくとも一つを実行し、その後、当該部分シリコン窒化膜上に積層される他の部分シリコン窒化膜を形成しているため、シリコン窒化膜２０を段階的に収縮させることができる。したがって、シリコン窒化膜２０が一気に収縮する上述の実施の形態１に係る製造方法と比較して、シリコン窒化膜２０にクラックが発生したり、シリコン窒化膜２０が下地から剥がれることを防止することができる。
【００５５】
なお、シリコン窒化膜に対して窒素雰囲気中でプラズマ処理を行った場合であっても、当該シリコン窒化膜では膜収縮を生じるため、本実施の形態２に係るシリコン窒化膜２０を段階的に収縮させるという観点からは、部分シリコン窒化膜３０〜３２の少なくとも一つに対して、紫外線等を照射する代わりに、窒素雰囲気中でプラズマ処理を行っても良い。つまり、部分シリコン窒化膜３０〜３２のそれぞれに対して、窒素雰囲気中でのプラズマ処理、あるいは紫外線照射、電子ビーム照射及び赤外線照射の少なくとも一つを実行すれば、シリコン窒化膜２０を段階的に収縮させることができる。
【００５６】
ただし、シリコン窒化膜２０の引張応力を向上させるという観点からは、部分シリコン窒化膜３０〜３２のある部分シリコン窒化膜に対して窒素雰囲気中でのプラズマ処理を実行した後には、当該部分シリコン窒化膜に対して、紫外線、電子ビーム及び赤外線の少なくとも一つを照射する必要がある。つまり、当該プラズマ処理を実行する場合であっても、部分シリコン窒化膜３０〜３２のそれぞれには、必ず、紫外線、電子ビーム及び赤外線の少なくとも一つが照射される必要がある。
【００５７】
例えば、部分シリコン窒化膜３２に対して窒素雰囲気中でのプラズマ処理を実行した場合には、その後に部分シリコン窒化膜３２に対して紫外線等を照射する。また、部分シリコン窒化膜３１に対して窒素雰囲気中でのプラズマ処理を実行した場合には、部分シリコン窒化膜３１上に部分シリコン窒化膜３２を形成し、当該部分シリコン窒化膜３２に対して紫外線等を照射する際に、下層の部分シリコン窒化膜３１に対しても紫外線等を照射する。
【図面の簡単な説明】
【００５８】
【図１】本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。
【図２】本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。
【図３】本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。
【図４】本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。
【図５】本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。
【図６】本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。
【図７】本発明の実施の形態１に係る半導体装置の特性を示す図である。
【図８】本発明の実施の形態１に係る半導体装置の特性を示す図である。
【図９】シリコン窒化膜の膜厚を変化させた場合のＮＭＯＳトランジスタのドレイン電流の変化の様子を示す図である。
【図１０】本発明の実施の形態１に係る半導体装置の特性を示す図である。
【図１１】本発明の実施の形態１に係る半導体装置の特性を示す図である。
【図１２】本発明の実施の形態２に係る半導体装置の製造方法を工程順に示す断面図である。
【図１３】本発明の実施の形態２に係る半導体装置の製造方法を工程順に示す断面図である。
【図１４】本発明の実施の形態２に係る半導体装置の製造方法を工程順に示す断面図である。
【図１５】本発明の実施の形態２に係る半導体装置の製造方法を工程順に示す断面図である。
【符号の説明】
【００５９】
１  半導体基板、３  ＮＭＯＳトランジスタ、４  ソース・ドレイン領域、５  シリサイド、６  ゲート構造、２０  シリコン窒化膜、３０〜３１  部分シリコン窒化膜、１０１  サセプタ、１０３  回転軸。
【図１】
2008053587.tif 000003
【図２】
2008053587.tif 000004
【図３】
2008053587.tif 000005
【図４】
2008053587.tif 000006
【図５】
2008053587.tif 000007
【図６】
2008053587.tif 000008
【図７】
2008053587.tif 000009
【図８】
2008053587.tif 000010
【図９】
2008053587.tif 000011
【図１０】
2008053587.tif 000012
【図１１】
2008053587.tif 000013
【図１２】
2008053587.tif 000014
【図１３】
2008053587.tif 000015
【図１４】
2008053587.tif 000016
【図１５】
2008053587.tif 000017