(57)【要約】【課題】比較的小さい回路規模及び少ない消費電力でタイミング測定及びジッタ測定をすることが可能なジッタ測定装置を実現する。【解決手段】被試験対象から出力される電圧と予め設定された複数の電圧とを比較してそれぞれの比較結果を出力する電圧比較部と、ストローブ信号が入力したタイミングで前記電圧比較部から出力されるそれぞれの比較結果をラッチしてそれぞれのラッチ結果を出力するラッチ部と、このラッチ部から出力されるそれぞれのラッチ結果を積算して頻度分布を求める積算部と、それぞれタイミングが異なる第１及び第２のストローブ信号に基づいて得られた第３のストローブ信号を出力して得られた前記頻度分布からジッタ値を求める制御部とを備える。【選択図】                    図１
2008139049.tif 000002
【特許請求の範囲】
【請求項１】
ジッタを測定するジッタ測定装置において、
被試験対象から出力される電圧と予め設定された複数の電圧とを比較してそれぞれの比較結果を出力する電圧比較部と、
前記電圧比較部から出力されるそれぞれの比較結果をストローブ信号が入力されるタイミングでラッチしてそれぞれのラッチ結果を出力するラッチ部と、
このラッチ部から出力されるそれぞれのラッチ結果を積算して頻度分布を求める積算部と、
それぞれタイミングが異なる第１及び第２のストローブ信号に基づき第３のストローブ信号を出力して得られた前記頻度分布からジッタ値を求める制御部と
を備えることを特徴とするジッタ測定装置。
【請求項２】
前記電圧比較部が、
前記被試験対象から出力される電圧が反転入力端子に入力され、複数の可変電圧源の一つから出力される電圧が非反転入力端子に入力され、出力端子から前記比較結果を出力する複数のコンパレータから構成されることを特徴とする
請求項１記載のジッタ測定装置。
【請求項３】
前記ラッチ部が、
前記電圧比較部から出力される比較結果の一つがデータ入力端子に入力され、前記ストローブ信号がクロック端子にそれぞれ入力され、データ出力端子から前記ラッチ結果を出力する複数のフリップフロップから構成されることを特徴とする
請求項１記載のジッタ測定装置。
【請求項４】
前記積算部が、
前記ラッチ部から出力されるラッチ結果の一つが入力端子に入力され、出力端子から積算結果を出力する複数のカウンタから構成されることを特徴とする
請求項１記載のジッタ測定装置。
【請求項５】
前記制御部が、
前記第１のストローブ信号を複数回出力して第１の頻度分布を求め、
この第１の頻度分布における発生頻度が５０％となる第１の電圧を補間により算出し、
前記第２のストローブ信号を複数回出力して第２の頻度分布を求め、
この第２の頻度分布における発生頻度が５０％となる第２の電圧を補間により算出し、
前記第１及び第２のストローブ信号のタイミングと前記第１及び第２の電圧の関係を示す関係式を求め、
この関係式に基づき予め設定していた電圧からストローブ信号のタイミングを求め、
このタイミングに基づいて前記第３のストローブ信号を複数回出力して第３の頻度分布を求めて電圧幅を算出し、
この電圧幅を時間幅に変換してジッタを算出することを特徴とする
請求項１記載のジッタ測定装置。
【請求項６】
前記制御部が、
前記第３の頻度分布の発生頻度が０％を超え１００％未満となる電圧の範囲を前記電圧幅とすることを特徴とする
請求項５記載のジッタ測定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被測定信号のジッタを測定するジッタ測定装置に関して、特に回路の規模が小さく消費電力が少ないタイミング測定及びジッタ測定をするジッタ測定装置に関する。
【背景技術】
【０００２】
従来の被測定信号のジッタを測定するジッタ測定装置に関連する先行技術文献としては次のようなものがある。
【０００３】
【特許文献１】特開２００４−１２５５５２号公報
【０００４】
従来、半導体デバイス間でデータを受け渡す際にクロック及び出力信号等にジッタが生じていると半導体デバイスは精度よくデータを受け渡すことが出来ない。このため、クロック及び出力信号等のジッタを精度よく測定することが望まれている。このような中で、被測定信号のジッタを測定するジッタ測定装置がある。
【０００５】
図８は従来のジッタ測定装置の一例を示す構成図である。図８において、１はジッタ測定部、２はＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）等により構成された制御部である。また、３はジッタ測定部１及び制御部２から構成されるジッタ測定装置である。
【０００６】
クロック信号が制御部２のクロック出力端から図８中”ＤＵＴ１００”に示す被試験対象の入力端に入力され、被測定信号が図８中”ＤＵＴ１００”に示す被試験対象の出力端からジッタ測定部１の測定信号入力端に入力される。
【０００７】
ストローブ信号が制御部２のストローブ出力端からジッタ測定部１のストローブ入力端に入力される。また、ジッタ測定部１の出力端から測定結果が出力され制御部２の測定結果入力端に入力される。
【０００８】
図９は従来のジッタ測定装置の一例の具体的な構成図を示す構成図である。図９において、４はコンパレータ、５はフリップフロップである。図９において１、２及び３は図８と同一符号を付してある。
【０００９】
被測定信号が図９中”ＤＰ１００”に示す被試験対象の出力端からコンパレータ４の反転入力端子に入力される。また、図９中”ＶＳ１００”に示す可変電圧源の出力電圧はコンパレータ４の非反転入力端子に接続される。
【００１０】
コンパレータ４の出力端子はフリップフロップ５のデータ入力端子（Ｄ端子）に接続される。また、フリップフロップ５のデータ出力端子（Ｑ端子）は制御部２の入力端に接続され、フリップフロップ５のクロック端子は制御部２の出力端に接続される。
【００１１】
ここで、図８及び図９に示す従来例の動作を説明する。まず、コンパレータ４において比較電圧（閾値）が設定される。例えば、制御部２は図９中”ＶＳ１００”に示す可変電圧源を制御してコンパレータ４の非反転入力端子に入力される電圧を設定する。
【００１２】
制御部２によって図８中”ＤＵＴ１００”に示す被試験対象にクロック信号が出力される。図８中”ＤＵＴ１００”に示す被試験対象から被測定信号が出力されコンパレータ４の反転入力端子に入力される。
【００１３】
コンパレータ４は図８中”ＤＵＴ１００”に示す被試験対象から出力される電圧と図９中”ＶＳ１００”に示す可変電圧源の電圧の大きさを比較する。
【００１４】
図９中”ＶＳ１００”に示す可変電圧源の電圧よりも図８中”ＤＵＴ１００”に示す被試験対象から出力される電圧の方が大きい場合、コンパレータ４からローレベルの出力信号が出力され、フリップフロップ５のデータ入力端子に入力される。
【００１５】
図９中”ＶＳ１００”に示す可変電圧源の電圧よりも図８中”ＤＵＴ１００”に示す被試験対象から出力される電圧の方が小さい場合、コンパレータ４からハイレベルの出力信号が出力され、フリップフロップ５のデータ入力端子に入力される。
【００１６】
制御部２は図８中”ＤＵＴ１００”に示す被試験対象から出力される被測定信号をコンパレータで比較するタイミングを与えるストローブ信号を出力する。
【００１７】
フリップフロップ５はストローブ信号が入力したタイミングでコンパレータ４の出力値をラッチして出力する。例えば、フリップフロップ５はストローブ信号が入力したタイミングでコンパレータ４からの出力信号がハイレベルの場合にはハイレベルの出力信号を制御部２に出力し、ローレベルの場合にはローレベルの出力信号を制御部２に出力する。
【００１８】
これらの手順を繰り返して行い、制御部２は各ストローブのタイミング毎に出力されるフリップフロップ５の出力値から被測定信号のジッタを測定することができる。
【００１９】
また、被測定信号のジッタを測定するジッタ測定装置の従来例として特許文献１に示すジッタ測定装置がある。
【００２０】
特許文献１に示す従来例のジッタ測定装置は、複数のストローブ信号から構成されるマルチストローブ信号を複数回出力するマルチストローブ生成部と、各ストローブ信号が入力したタイミングでコンパレータから出力される比較結果をラッチしてラッチ結果を出力する複数のフリップフロップとを備えるものである。
【００２１】
また、特許文献１に示すジッタ測定装置はフリップフロップから出力されるラッチ結果に基づいてこのラッチ結果が変化するタイミングを検出して変化点検出結果を出力する変化点検出部と、変化点検出部から出力される変化点検出結果に基づいて各タイミング毎にラッチ結果の変化が検出された回数を積算し頻度分布を生成するヒストグラム生成部とを備えることにより、被測定信号のジッタを比較的高速に検出することが可能となる。
【発明の開示】
【発明が解決しようとする課題】
【００２２】
しかし、図８に示す従来例では、１つのコンパレータ、フリップフロップ及び制御部が上記のような動作を繰り返し行わなければならないことにより、ジッタを測定するには膨大な測定時間が必要であるという問題があった。
【００２３】
また、特許文献１に示す従来例では複数のストローブ信号を発生させるために複数の複雑な可変遅延回路が必要であり、回路の規模及び消費電力が大きくなるといった問題があった。
従って本発明が解決しようとする課題は、比較的小さい回路規模及び少ない消費電力でタイミング測定及びジッタ測定をすることが可能なジッタ測定装置を実現することにある。
【課題を解決するための手段】
【００２４】
上記のような課題を達成するために、本発明のうち請求項１記載の発明は、
ジッタを測定するジッタ測定装置において、
被試験対象から出力される電圧と予め設定された複数の電圧とを比較してそれぞれの比較結果を出力する電圧比較部と、前記電圧比較部から出力されるそれぞれの比較結果をストローブ信号が入力されるタイミングでラッチしてそれぞれのラッチ結果を出力するラッチ部と、このラッチ部から出力されるそれぞれのラッチ結果を積算して頻度分布を求める積算部と、それぞれタイミングが異なる第１及び第２のストローブ信号に基づき第３のストローブ信号を出力して得られた前記頻度分布からジッタ値を求める制御部とを備えることにより、比較的小さい回路規模及び少ない消費電力でタイミング測定及びジッタ測定をすることが可能となる。
【００２５】
請求項２記載の発明は、
請求項１記載の発明であるジッタ測定装置において、
前記電圧比較部が、前記被試験対象から出力される電圧が反転入力端子に入力され、複数の可変電圧源の一つから出力される電圧が非反転入力端子に入力され、出力端子から前記比較結果を出力する複数のコンパレータから構成されることにより、比較的小さい回路規模及び少ない消費電力でタイミング測定及びジッタ測定をすることが可能となる。
【００２６】
請求項３記載の発明は、
請求項１記載の発明であるジッタ測定装置において、
前記ラッチ部が、前記電圧比較部から出力される比較結果の一つがデータ入力端子に入力され、前記ストローブ信号がクロック端子にそれぞれ入力され、データ出力端子から前記ラッチ結果を出力する複数のフリップフロップから構成されることにより、比較的小さい回路規模及び少ない消費電力でタイミング測定及びジッタ測定をすることが可能となる。
【００２７】
請求項４記載の発明は、
請求項１記載の発明であるジッタ測定装置において、
前記積算部が、前記ラッチ部から出力されるラッチ結果の一つが入力端子に入力され、出力端子から積算結果を出力する複数のカウンタから構成されることにより、比較的小さい回路規模及び少ない消費電力でタイミング測定及びジッタ測定をすることが可能となる。
【００２８】
請求項５記載の発明は、
請求項１記載の発明であるジッタ測定装置において、
前記制御部が、前記第１のストローブ信号を複数回出力して第１の頻度分布を求め、この第１の頻度分布における発生頻度が５０％となる第１の電圧を補間により算出し、前記第２のストローブ信号を複数回出力して第２の頻度分布を求め、この第２の頻度分布における発生頻度が５０％となる第２の電圧を補間により算出し、前記第１及び第２のストローブ信号のタイミングと前記第１及び第２の電圧の関係を示す関係式を求め、この関係式に基づき予め設定していた電圧からストローブ信号のタイミングを求め、このタイミングに基づいて前記第３のストローブ信号を複数回出力して第３の頻度分布を求めて電圧幅を算出し、この電圧幅を時間幅に変換してジッタを算出することにより、比較的小さい回路規模及び少ない消費電力でタイミング測定及びジッタ測定をすることが可能となる。
【００２９】
請求項６記載の発明は、
請求項５記載の発明であるジッタ測定装置において、
前記制御部が、前記第３の頻度分布の発生頻度が０％を超え１００％未満となる電圧の範囲を前記電圧幅とすることにより、比較的小さい回路規模及び少ない消費電力でタイミング測定及びジッタ測定をすることが可能となる。
【発明の効果】
【００３０】
本発明によれば次のような効果がある。
請求項１、２、３、４、５及び請求項６の発明によれば、
電圧比較部が被試験対象から出力される電圧と予め設定された複数の電圧とを比較して結果を出力し、電圧比較部において得られた比較結果をラッチ部がストローブ信号の入力されるタイミングでラッチして結果を出力し、積算部がラッチ部で得られたラッチ結果を積算して頻度分布を求め、制御部がそれぞれタイミングの異なる第１及び第２のストローブ信号に基づいて得られた第３のストローブ信号を出力して得られた頻度分布からジッタ値を求めることにより、比較的小さい回路規模及び少ない消費電力でタイミング測定及びジッタ測定をすることが可能となる。
【発明を実施するための最良の形態】
【００３１】
以下本発明を図面を用いて詳細に説明する。図１は本発明に係るジッタ測定装置の一実施例を示す構成図である。
【００３２】
図１において６はジッタ測定部、７はＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）等により構成された制御部である。また、８はジッタ測定部６及び制御部７から構成されるジッタ測定装置である。
【００３３】
クロック信号が制御部７のクロック出力端から図１中”ＤＵＴ１１０”に示す被試験対象の入力端に入力され、被測定信号が図１中”ＤＵＴ１１０”に示す被試験対象の出力端からジッタ測定部６の測定信号入力端に入力される。
【００３４】
また、ストローブ信号が制御部７のストローブ出力端から出力されジッタ測定部６のストローブ入力端に入力され、ジッタ測定部６の出力端から測定結果が出力され制御部７の測定結果入力端に入力される。
【００３５】
図２は本発明に係るジッタ測定装置の一実施例の具体的な構成図である。図２において９、１０、１１、１２、１３及び１４はコンパレータ、１５、１６、１７、１８、１９及び２０はＤ型のフリップフロップ、２１は遅延素子２２、２３、２４、２５、２６、２７及び２８はカウンタである。図２において７及び８は図１と同一符号を付してある。
【００３６】
また、５０はコンパレータ９、１０、１１、１２、１３及び１４によって構成される電圧比較部５０はフリップフロップ１５、１６、１７、１８、１９及び２０によって構成されるラッチ部５１はカウンタ２２、２３、２４、２５、２６、２７及び２８によって構成される積算部である。
【００３７】
被測定信号が図２中”ＤＰ１１０”に示す被試験対象の出力端からコンパレータ９、１０、１１、１２、１３及び１４の反転入力端子に入力される。
【００３８】
図２中”ＶＳ１１１”、”ＶＳ１１２”、”ＶＳ１１３”、”ＶＳ１１４”、”ＶＳ１１５”及び”ＶＳ１１６”に示す可変電圧源の出力電圧はコンパレータ９、１０、１１、１２、１３及び１４の非反転入力端子にそれぞれに接続される。
【００３９】
また、コンパレータ９、１０、１１、１２、１３及び１４の出力端子からフリップフロップ１５、１６、１７、１８、１９及び２０のデータ入力端子（Ｄ端子）に出力信号が入力される。
【００４０】
フリップフロップ１５、１６、１７、１８、１９及び２０のクロック端子、遅延素子２１の入力端、カウンタ２８の入力端にストローブ信号がそれぞれ入力される。また、遅延素子２１の出力端からフリップフロップ１５、１６、１７、１８、１９及び２０のリセット信号入力端子（Ｒ端子）にリセット信号がそれぞれ入力される。
【００４１】
フリップフロップ１５、１６、１７、１８、１９及び２０のデータ出力端子（Ｑ端子）からカウンタ２２、２３、２４、２５、２６及び２７の入力端子に出力信号が入力される。
【００４２】
また、カウンタ２２、２３、２４、２５、２６、２７及び２８のリセット信号入力端子にリセット信号が入力される。
【００４３】
カウンタ２２、２３、２４、２５、２６、２７及び２８の出力端は図２中”ＩＰ１１０”、”ＩＰ１１１”、”ＩＰ１１２”、”ＩＰ１１３”、”ＩＰ１１４”、”ＩＰ１１５”及び”ＩＰ１１６”に示す制御部７の入力端にそれぞれ接続される。
【００４４】
ここで、図１及び図２に示す本発明に係るジッタ測定装置の一実施例の動作について簡単に説明する。
【００４５】
コンパレータ９、１０、１１、１２、１３及び１４において所定の比較電圧（閾値）が制御部７によってそれぞれ設定される。この時、予めジッタ値を算出する際に基準となる電圧を決めておき、その電圧に基づいて各比較電圧が設定される。
【００４６】
例えば、制御部７は予め”ＶＴ４”を基準の電圧として図２中”ＶＳ１１１”、”ＶＳ１１２”、”ＶＳ１１３”、”ＶＳ１１４”、”ＶＳ１１５”及び”ＶＳ１１６”に示す可変電圧源を制御してコンパレータ９、１０、１１、１２、１３及び１４の非反転入力端子に入力される電圧をそれぞれ”ＶＴ１”、”ＶＴ２”、”ＶＴ３”、”ＶＴ４”、”ＶＴ５”及び”ＶＴ”６に設定する。
【００４７】
また、制御部７によって図１中”ＤＵＴ１１０”に示す被試験対象にクロック信号が複数回出力される。図１中”ＤＵＴ１１０”に示す被試験対象から被測定信号が出力され、コンパレータ９、１０、１１、１２、１３及び１４の反転入力端子にそれぞれ入力される。
【００４８】
コンパレータ９、１０、１１、１２、１３及び１４では図１中”ＤＵＴ１１０”に示す被試験対象から被測定信号が入力される度に図１中”ＤＵＴ１１０”に示す被試験対象から出力された電圧と図２中”ＶＳ１１１”、”ＶＳ１１２”、”ＶＳ１１３”、”ＶＳ１１４”、”ＶＳ１１５”及び”ＶＳ１１６”に示す可変電圧源の電圧の大きさを比較する。
【００４９】
図２中”ＶＳ１１１”、”ＶＳ１１２”、”ＶＳ１１３”、”ＶＳ１１４”、”ＶＳ１１５”及び”ＶＳ１１６”に示す可変電圧源の電圧よりも図１中”ＤＵＴ１１０”に示す被試験対象から出力された電圧の方が大きい場合、コンパレータ９、１０、１１、１２、１３及び１４の出力端子からローレベルの出力信号がそれぞれ出力され、フリップフロップ１５、１６、１７、１８、１９及び２０のデータ入力端子に入力される。
【００５０】
また、図２中”ＶＳ１１１”、”ＶＳ１１２”、”ＶＳ１１３”、”ＶＳ１１４”、”ＶＳ１１５”及び”ＶＳ１１６”に示す可変電圧源の電圧よりも図１中”ＤＵＴ１１０”に示す被試験対象から出力された電圧の方が小さい場合、コンパレータ９、１０、１１、１２、１３及び１４の出力端子からハイレベルの出力信号がそれぞれ出力され、フリップフロップ１５、１６、１７、１８、１９及び２０のデータ入力端子に入力される。
【００５１】
さらに、図１及び図２に示す本発明に係るジッタ測定装置の一実施例の動作を図３、図４、図５、図６及び図７を用いて詳細に説明する。
【００５２】
図３は本発明に係るジッタ測定装置の一実施例の動作を説明するフロー図である。図４、図５、図６及び図７は本発明に係るジッタ測定装置の一実施例の動作を説明する説明図である。図４（ａ）及び図４（ｂ）はそれぞれストローブ信号の出力タイミングが”ｔ＝ａ”及び”ｔ＝ｂ”の場合のラッチ部５１の出力結果の頻度分布である。
【００５３】
図３中”Ｓ１０１”において制御部７は第１のタイミングでストローブ信号を出力する。例えば、制御部７は図１中”ＤＵＴ１１０”に示す被試験対象から出力される複数の被測定信号に同期して”ｔ＝ａ（ｔは時間）”のタイミングでストローブ信号を複数回出力する。ストローブ信号はフリップフロップ１５、１６、１７、１８、１９及び２０のクロック端子、遅延素子２１の一端及びカウンタ２８の入力端に入力される。
【００５４】
フリップフロップ１５、１６、１７、１８、１９及び２０ではストローブ信号が入力した時点でのコンパレータ９、１０、１１、１２、１３及び１４の出力値をラッチしたラッチ結果をカウンタ２２、２３、２４、２５、２６及び２７にそれぞれ出力する。
【００５５】
例えば、フリップフロップ１５ではストローブ信号が入力した時点におけるコンパレータ９からの出力信号がハイレベルの場合にはカウンタ２２にハイレベルの出力信号を出力する。
【００５６】
遅延素子２１はストローブ信号が入力した後に一定時間遅延させてフリップフロップ１５、１６、１７、１８、１９及び２０にリセット信号を出力する。
【００５７】
フリップフロップ１５、１６、１７、１８、１９及び２０は遅延素子２１からリセット信号が入力されてそれぞれラッチした値をリセットする。
【００５８】
また、カウンタ２２、２３、２４、２５、２６及び２７ではフリップフロップ１５、１６、１７、１８、１９及び２０からの出力信号がハイレベルの場合にはカウンタ値をインクリメントし、出力信号がローレベルの場合にはカウンタ値をインクリメントしない。すなわち、カウンタ２２、２３、２４、２５、２６及び２７はハイレベルの出力信号の発生回数を積算することになる。
【００５９】
カウンタ２８はストローブ信号が入力される度にカウンタ値をインクリメントしてストローブの回数を積算する。
【００６０】
制御部７は予め設定されたストローブの必要回数を超えたか否かを判断し、必要回数に到達した場合にリセット信号をカウンタ２２、２３、２４、２５、２６、２７及び２８に出力し、カウンタ２２、２３、２４、２５、２６、２７及び２８はカウンタ値をリセットする。
【００６１】
次に、図３中”Ｓ１０２”において制御部７は積算部５２から得られる頻度分布において発生頻度が５０％となる電圧を算出する。
【００６２】
例えば、制御部７はカウンタ２２、２３、２４、２５、２６、２７及び２８で積算したカウンタ値から図４（ａ）に示すようなラッチ部５１の出力結果の頻度分布を得る。制御部７はこの得られた頻度分布において発生頻度が５０％となる電圧”ＶＴａ”を補間により求める。
【００６３】
次に、図３中”Ｓ１０３”において制御部７は第２のタイミングでストローブ信号を出力する。例えば、制御部７は”ｔ＝ｂ”のタイミングでストローブ信号が複数回出力され、フリップフロップ１５、１６、１７、１８、１９及び２０のクロック端子、遅延素子２１及びカウンタ２８の一端に入力される。
【００６４】
また、図３中”Ｓ１０３”のステップの電圧比較部５０、ラッチ部５１及び積算部５２における動作は図３中”Ｓ１０１”のステップと同様の動作であるため説明を省略する。
【００６５】
次に、図３中”Ｓ１０４”において制御部７は積算部５２から得られる頻度分布において発生頻度が５０％となる電圧を算出する。
【００６６】
例えば、制御部７はカウンタ２２、２３、２４、２５、２６、２７及び２８で積算したカウンタ値から図４（ｂ）に示すようなラッチ部５１の出力結果の頻度分布を得る。制御部７はこの頻度分布において発生頻度が５０％となる電圧”ＶＴｂ”を補間により求める。
【００６７】
次に、図３中”Ｓ１０５”において制御部７では予め定めた基準となる電圧”ＶＴ４”におけるストローブタイミング（ｃ）を求める。
【００６８】
例えば、制御部７ではストローブ信号を出力する各タイミング”ｔ＝ａ”及び”ｔ＝ｂ”と各タイミングにおける頻度分布の発生頻度が５０％となる電圧”ＶＴａ”及び”ＶＴｂ”から、ストローブ信号を出力するタイミングと頻度分布の発生頻度が５０％となる電圧の関係を示す関係式は以下の式（１）のようになる。
ＳＲ＝（ＶＴｂ−ＶＴａ）／（ｂ−ａ）・・・（１）
【００６９】
そして、図５に示すように求めた関係式を用いることにより予め定めた基準となる電圧”ＶＴ４”におけるストローブのタイミング（ｃ）を以下の式（２）、若しくは、式（３）から求める。
ｃ＝（ＶＴ４−ＶＴａ）／ＳＲ＋ａ・・・（２）
ｃ＝（ＶＴ４−ＶＴｂ）／ＳＲ＋ｂ・・・（３）
【００７０】
次に、図３中”Ｓ１０６”において制御部７は”ｔ＝ｃ”のタイミングでストローブ信号を出力する。例えば、制御部７は”ｔ＝ｃ”のタイミングでストローブ信号が複数回出力され、フリップフロップ１５、１６、１７、１８、１９及び２０のクロック端子、遅延素子２１及びカウンタ２８の一端に入力される。
【００７１】
また、図３中”Ｓ１０６”のステップの電圧比較部５０、ラッチ部５１及び積算部５２の動作は図３中”Ｓ１０１”のステップと同様の動作であるため説明を省略する。
【００７２】
次に、図３中”Ｓ１０７”において制御部７は積算部５２から得られる頻度分布に基づいてジッタを算出する。
【００７３】
例えば、制御部７はカウンタ２２、２３、２４、２５、２６、２７及び２８で積算したカウンタ値から図６に示すようなラッチ部５１の出力結果の頻度分布を得る。また、発生頻度が０％を超え１００％未満（０％＜頻度＜１００％）となる電圧の範囲を電圧幅（ΔＶｊ）として算出する。
【００７４】
ちなみに、発生頻度が０％及び１００％であると求められた電圧は、電圧比較部５０の出力値が不変であることからジッタの範囲ではないものとみなして電圧幅（ΔＶｊ）から除外するものとする。
【００７５】
また、図７に示すように制御部７は求めた電圧幅（ΔＶｊ）及び図３中”Ｓ１０５”のステップで求めた関係式を用いて以下の式（４）によりジッタ値（Ｔｊ）を求める。
Ｔｊ＝ΔＶｊ／ＳＲ・・・（４）
【００７６】
この結果、電圧比較部が被試験対象から出力される電圧と予め設定された複数の電圧とを比較して結果を出力し、ラッチ部がストローブ信号の入力したタイミングで電圧比較部において得られた比較結果をラッチして結果を出力し、積算部がラッチ部で得られたラッチ結果を積算して頻度分布を求め、制御部がそれぞれタイミングの異なる第１及び第２のストローブ信号に基づいて得られた第３のストローブ信号を出力して得られた頻度分布からジッタ値を求めることにより、比較的小さい回路規模及び少ない消費電力でタイミング測定及びジッタ測定をすることが可能となる。
【００７７】
なお、図１等に示す実施例では、電圧比較部５０はコンパレータ９、１０、１１、１２、１３及び１４から構成されると例示されているが、特にこれに限定されるものではなく、電圧比較部は１個以上のコンパレータから構成されるものであっても構わない。
【００７８】
また、図１等に示す実施例では、ラッチ部５１はフリップフロップ１５、１６、１７、１８、１９及び２０から構成されると例示されているが、特にこれに限定されるものではなく、ストローブ信号が入力したタイミングで電圧比較部を構成するコンパレータの出力信号の値を検出するものであればラッチ部は１個以上のフリップフロップから構成されるものであっても構わない。
【００７９】
また、図１等に示す実施例では、制御部７では積算部５２から得られた各比較電圧におけるラッチ部５１の出力結果の頻度分布から発生頻度が０％を超え１００％未満となる電圧幅を求めると例示されているが、特にこれに限定されるものではなく、制御部は頻度５０％となる電圧を境界として正側電圧幅ΔＶｊｐ及び負側電圧幅ΔＶｊｎに分けて求めても構わない。
【００８０】
また、図１等に示す実施例では、コンパレータ９、１０、１１、１２、１３及び１４は反転入力端子が図２中”ＤＰ１１０”に示す被試験対象の出力端に、非反転入力端子が図２中”ＶＳ１１１”、”ＶＳ１１２”、”ＶＳ１１３”、”ＶＳ１１４”、”ＶＳ１１５”及び”ＶＳ１１６”に示す可変電圧源にそれぞれ接続されると例示されているが、特にこれに限定されるものではなく、制御部がラッチ部からの出力信号の発生頻度を積算することが可能であればコンパレータの極性は正負逆のものであっても構わない。
【００８１】
また、図１等に示す実施例では、制御部７はＡＳＩＣ等で構成されると例示されているが、特にこれに限定されるものではなく、制御部７は論理回路等で構成されたハードウェアで実現されるものであっても構わない。
【００８２】
また、図１等に示す実施例では、遅延素子２１はストローブ信号が入力された後に一定時間遅延させてリセット信号をラッチ部５１に出力すると例示されているが、特にこれに限定されるものではなく、制御部７がストローブ信号を出力した後に一定時間遅延させてリセット信号をラッチ部５１に出力するものであっても構わない。
【００８３】
また、図１等に示す実施例では、電圧比較部５０はコンパレータ９、１０、１１、１２、１３及び１４から構成されると例示されているが、特にこれに限定されるものではなく、電圧比較部は差動コンパレータによって構成され、被試験対象から出力される電圧と予め設定される比較電圧とを比較して電圧差が正の値であればハイレベルの信号を出力し、電圧差が負の値であればローレベルの信号を出力するものであっても構わない。また、差動コンパレータに設定される比較電圧は可変オフセット電圧によって設定されるものであっても構わない。
【００８４】
また、図１等に示す実施例では、図２中”ＤＰ１１０”に示す被試験対象の出力端がコンパレータに接続されると例示されているが、特にこれに限定されるものではなく、図２中”ＤＰ１１０”に示す被試験対象の出力端とコンパレータの間にバッファ回路を設置するものであっても構わない。
【図面の簡単な説明】
【００８５】
【図１】本発明に係るジッタ測定装置の一実施例を示す構成図である。
【図２】本発明に係るジッタ測定装置の一実施例の具体的な構成図である。
【図３】本発明に係るジッタ測定装置の一実施例の動作を説明するフロー図である。
【図４】本発明に係るジッタ測定装置の一実施例の動作を説明する説明図である。
【図５】本発明に係るジッタ測定装置の一実施例の動作を説明する説明図である。
【図６】本発明に係るジッタ測定装置の一実施例の動作を説明する説明図である。
【図７】本発明に係るジッタ測定装置の一実施例の動作を説明する説明図である。
【図８】従来のジッタ測定装置の一例を示す構成図である。
【図９】従来のジッタ測定装置の一例の具体的な構成図である。
【符号の説明】
【００８６】
１、６  ジッタ測定部
２、７  制御部
３、８  ジッタ測定装置
４、９、１０、１１、１２、１３、１４  コンパレータ
５、１５、１６、１７、１８、１９、２０  フリップフロップ
２１  遅延素子
２２、２３、２４、２５、２６、２７、２８  カウンタ
５０  電圧比較部
５１  ラッチ部
５２  積算部
【図１】
2008139049.tif 000003
【図２】
2008139049.tif 000004
【図３】
2008139049.tif 000005
【図４】
2008139049.tif 000006
【図５】
2008139049.tif 000007
【図６】
2008139049.tif 000008
【図７】
2008139049.tif 000009
【図８】
2008139049.tif 000010
【図９】
2008139049.tif 000011