(57)【要約】【課題】プロセス変動、温度変動及び電源電圧変動による基準電圧のばらつきを低減させることができる基準電圧発生回路を得る。【解決手段】トランジスタＭ１は、ｎ型基板のｐウエル内に形成されたデプレッション型トランジスタであり、ゲートとソースが接続され、サブストレートゲートは接地電圧に接続されている。トランジスタＭ２及びＭ３は、基板やチャネルドープの不純物濃度は等しく、ｎ型基板のｐウエル内に形成され、トランジスタＭ２は高濃度ｎ型ゲートを持ち、トランジスタＭ３は高濃度ｐ型ゲートを持つ。トランジスタＭ２と金属薄膜抵抗Ｒ１との接続部にトランジスタＭ２及びＭ３の各ゲート並びにトランジスタＭ２のサブストレートゲートが接続されている。抵抗Ｒ１とトランジスタＭ３との接続部が基準電圧Ｖｒｅｆを出力する出力端をなし、トランジスタＭ３のサブストレートゲートは接地電圧に接続されている。【選択図】図１
2008070953.tif 000002
【特許請求の範囲】
【請求項１】
所定の基準電圧を生成して出力する基準電圧発生回路において、
一端が所定の電源電圧に接続された、デプレッション型のｎチャネル型電界効果トランジスタである第１の電界効果トランジスタと、
一端が該第１の電界効果トランジスタの他端に接続された、高濃度ｎ型ゲートを有する第２の電界効果トランジスタと、
一端が該第２の電界効果トランジスタの他端に接続された抵抗と、
一端が該抵抗の他端に接続され、他端が接地電圧に接続された、高濃度ｐ型ゲートを有する第３の電界効果トランジスタと、
を備え、
前記第１の電界効果トランジスタのゲートは、該第１の電界効果トランジスタと前記第２の電界効果トランジスタとの接続部に接続されると共に、前記第１及び第３の各電界効果トランジスタのサブストレートゲートは、それぞれ接地電圧に接続され、前記第２の電界効果トランジスタのゲート及びサブストレートゲート、並びに前記第３の電界効果トランジスタのゲートは、前記第２の電界効果トランジスタと前記抵抗との接続部にそれぞれ接続され、該抵抗と前記第３の電界効果トランジスタとの接続部から前記基準電圧が出力されることを特徴とする基準電圧発生回路。
【請求項２】
所定の基準電圧を生成して出力する基準電圧発生回路において、
一端が所定の電源電圧に接続された、デプレッション型のｎチャネル型電界効果トランジスタである第１の電界効果トランジスタと、
一端が該第１の電界効果トランジスタの他端に接続された、高濃度ｎ型ゲートを有する第２の電界効果トランジスタと、
一端が該第２の電界効果トランジスタの他端に接続された抵抗と、
一端が該抵抗の他端に接続され、他端が接地電圧に接続された、高濃度ｐ型ゲートを有する第３の電界効果トランジスタと、
を備え、
前記第１の電界効果トランジスタのゲートは、該第１の電界効果トランジスタと前記第２の電界効果トランジスタとの接続部に接続されると共に、前記第１から第３の各電界効果トランジスタのサブストレートゲートは、それぞれ接地電圧に接続され、前記第２及び第３の各電界効果トランジスタのゲートは、前記第２の電界効果トランジスタと前記抵抗との接続部にそれぞれ接続され、該抵抗と前記第３の電界効果トランジスタとの接続部から前記基準電圧が出力されることを特徴とする基準電圧発生回路。
【請求項３】
前記抵抗は、金属薄膜抵抗であることを特徴とする請求項１又は２記載の基準電圧発生回路。
【請求項４】
前記抵抗は、ＣｒＳｉで形成されることを特徴とする請求項３記載の基準電圧発生回路。
【請求項５】
前記抵抗は、可変抵抗であることを特徴とする請求項３又は４記載の基準電圧発生回路。
【請求項６】
前記第２の電界効果トランジスタは、チャネル長可変の電界効果トランジスタであることを特徴とする請求項１、２、３、４又は５記載の基準電圧発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２つの電界効果トランジスタのゲート電極の仕事関数差の原理を用いた基準電圧発生回路に関する。
【背景技術】
【０００２】
従来、図１１で示すように、デプレッション型の電界効果トランジスタとエンハンスメント型の電界効果トランジスタを直列に接続し、これらの電界効果トランジスタのしきい値電圧Ｖｔｈの差を基準電圧Ｖｒｅｆとして取り出すようにした基準電圧発生回路があった（例えば、特許文献１参照。）。
図１１において、トランジスタ１０５はデプレッション型のｎ型電界効果トランジスタであり、トランジスタ１０７はエンハンスメント型のｎ型電界効果トランジスタである。
電界効果トランジスタは飽和状態では、ドレイン電流ｉｄは、下記（ａ）式のようになる。
ｉｄ＝Ｋ×（Ｖｇｓ−Ｖｔｈ）２………………（ａ）
但し、前記（ａ）式において、Ｋは導電係数を、Ｖｇｓはゲート‐ソース間電圧をそれぞれ示している。
【０００３】
トランジスタ１０５と１０７には同じ電流が流れることから、ノード１０８の電圧Ｖｇｓ７は、下記（ｂ）式のようになる。
Ｖｇｓ７＝Ｖｔｈ７−（Ｋ５／Ｋ７）１／２×Ｖｔｈ５………………（ｂ）
但し、前記（ｂ）式において、Ｋ５はトランジスタ１０５の導電係数を、Ｋ７はトランジスタ１０７の導電係数を、Ｖｔｈ５はトランジスタ１０５のしきい値電圧を、Ｖｔｈ７はトランジスタ１０７のしきい値電圧をそれぞれ示している。
ここで、導電係数Ｋ５とＫ７が等しくなるようにすると、前記（ｂ）式は下記（ｃ）式のようになる。
Ｖｇｓ７＝Ｖｔｈ７−Ｖｔｈ５………………（ｃ）
このように、ノード１０８の電圧Ｖｇｓ７は、トランジスタ１０５と１０７の各しきい値電圧の差になって基準電圧Ｖｒｅｆをなし、その様子を図１２に示す。
【０００４】
一方、図１３に示すように、ｎ型ゲートを持つトランジスタとｐ型ゲートを持つトランジスタにそれぞれ定電流を流して、これらトランジスタのしきい値電圧の差を基準電圧Ｖｒｅｆとして取り出す基準電圧発生回路があった（例えば、特許文献２参照。）。
図１３では、導電係数Ｋがほぼ等しいｎ型ゲートを持つトランジスタＴ１とｐ型ゲートを持つトランジスタＴ２にそれぞれ定電流Ｉｏを流すことにより、定電流Ｉｏは、下記（ｄ）式で示すことができる。
Ｉｏ＝Ｋ×（Ｖ１−Ｖｔｈ１）２＝Ｋ×（Ｖ２−Ｖｔｈ２）２………（ｄ）
但し、前記（ｄ）式において、Ｖ１はトランジスタＴ１のドレイン‐ソース間電圧を、Ｖｔｈ１はトランジスタＴ１のしきい値電圧を、Ｖ２はトランジスタＴ２のドレイン‐ソース間電圧を、Ｖｔｈ２はトランジスタＴ２のしきい値電圧をそれぞれ示している。
【０００５】
前記（ｄ）式より、
Ｖ２−Ｖ１＝Ｖｔｈ２−Ｖｔｈ１
となり、トランジスタＴ１及びＴ２のドレイン電圧の差を取り出すことにより、トランジスタＴ１及びＴ２のしきい値電圧の差を取り出すことができる。
図１４に、ドレインの電圧差を取り出す回路図を示す（例えば、特許文献２参照。）。図１４の回路では、デプレッション型とエンハンスメント型の２種類のトランジスタを使用するのではなく、トランジスタのゲート電極の組成を変えることにより、トランジスタＴ１とＴ２のしきい値電圧を異なる値にしている。
【特許文献１】特公平４−６５５４６号公報
【特許文献２】特開昭５４−１３２７５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、図１１の回路には次のような３つの課題があった。
第１の課題は、デプレッション型とエンハンスメント型の２種類のトランジスタを使用しているため、プロセス変動により、各トランジスタのしきい値電圧Ｖｔｈはそれぞれ独立して変動してしまい、基準電圧Ｖｒｅｆの初期精度が悪くなってしまうということである。図１５に示すように、各トランジスタのしきい値電圧ＶｔｈのばらつきをΔＶｔｈ５とΔＶｔｈ７とすると、基準電圧Ｖｒｅｆの変動は、−（ΔＶｔｈ５＋ΔＶｔｈ７）から（ΔＶｔｈ５＋ΔＶｔｈ７）まで変動することになる。例えば、Ｖｔｈ５＝−０.５Ｖ、Ｖｔｈ７＝０.５Ｖ、ΔＶｔｈ５＝ΔＶｔｈ７＝０.１５Ｖとすると、基準電圧Ｖｒｅｆは、０.７Ｖ〜１.３Ｖ（±３０％）まで変動することになり、基準電圧Ｖｒｅｆの変動が大きいという問題があった。
【０００７】
第２の課題は、デプレッション型とエンハンスメント型の２種類のトランジスタを使用していることから、これらトランジスタのチャネル領域のポテンシャル差の温度特性が同一でないため、温度特性が悪くなってしまうということである。そこで、温度特性を改善するために、トランジスタ１０５のチャネル幅Ｗとチャネル長Ｌの比Ｓ５（＝Ｗ／Ｌ）とトランジスタ１０７のチャネル幅Ｗとチャネル長Ｌの比Ｓ７（＝Ｗ／Ｌ）の比（Ｓ５／Ｓ７）を調整してもせいぜい約３００ｐｐｍ／℃にしかならなかった。このように、基準電圧Ｖｒｅｆの温度特性が大きいという問題があった。
【０００８】
第３の課題は、各トランジスタ１０５及び１０７のソース‐ドレイン間電圧Ｖｄｓ５及びＶｄｓ７が、
Ｖｄｓ５＝ＶＣＣ−Ｖｇ７
Ｖｄｓ７＝Ｖｇ７
となる。このため、電源電圧ＶＣＣが変動すると、トランジスタ１０５のソース‐ドレイン間電圧Ｖｄｓ５も変動してしまい、基準電圧Ｖｒｅｆが電源電圧ＶＣＣの変動に応じて変動することである。図１６に示すように、電源電圧ＶＣＣが大きくなると、トランジスタ１０５のゲート‐ソース間電圧Ｖｇｓとドレイン電流ｉｄとの関係を示した曲線がずれてしまい、基準電圧ＶｒｅｆがΔＶｒｅｆだけ大きくなるという問題があった。
【０００９】
一方、図１４の回路では、前記第１及び第２の各課題を解決することができるが、定電流源として抵抗を使用していることから、前記第３の課題を解決することができなかった。
【００１０】
本発明は、このような問題を解決するためになされたものであり、プロセス変動、温度変動及び電源電圧変動による基準電圧のばらつきを低減させることができる基準電圧発生回路を得ることを目的とする。
【課題を解決するための手段】
【００１１】
この発明に係る基準電圧発生回路は、所定の基準電圧を生成して出力する基準電圧発生回路において、
一端が所定の電源電圧に接続された、デプレッション型のｎチャネル型電界効果トランジスタである第１の電界効果トランジスタと、
一端が該第１の電界効果トランジスタの他端に接続された、高濃度ｎ型ゲートを有する第２の電界効果トランジスタと、
一端が該第２の電界効果トランジスタの他端に接続された抵抗と、
一端が該抵抗の他端に接続され、他端が接地電圧に接続された、高濃度ｐ型ゲートを有する第３の電界効果トランジスタと、
を備え、
前記第１の電界効果トランジスタのゲートは、該第１の電界効果トランジスタと前記第２の電界効果トランジスタとの接続部に接続されると共に、前記第１及び第３の各電界効果トランジスタのサブストレートゲートは、それぞれ接地電圧に接続され、前記第２の電界効果トランジスタのゲート及びサブストレートゲート、並びに前記第３の電界効果トランジスタのゲートは、前記第２の電界効果トランジスタと前記抵抗との接続部にそれぞれ接続され、該抵抗と前記第３の電界効果トランジスタとの接続部から前記基準電圧が出力されるものである。
【００１２】
また、この発明に係る基準電圧発生回路は、所定の基準電圧を生成して出力する基準電圧発生回路において、
一端が所定の電源電圧に接続された、デプレッション型のｎチャネル型電界効果トランジスタである第１の電界効果トランジスタと、
一端が該第１の電界効果トランジスタの他端に接続された、高濃度ｎ型ゲートを有する第２の電界効果トランジスタと、
一端が該第２の電界効果トランジスタの他端に接続された抵抗と、
一端が該抵抗の他端に接続され、他端が接地電圧に接続された、高濃度ｐ型ゲートを有する第３の電界効果トランジスタと、
を備え、
前記第１の電界効果トランジスタのゲートは、該第１の電界効果トランジスタと前記第２の電界効果トランジスタとの接続部に接続されると共に、前記第１から第３の各電界効果トランジスタのサブストレートゲートは、それぞれ接地電圧に接続され、前記第２及び第３の各電界効果トランジスタのゲートは、前記第２の電界効果トランジスタと前記抵抗との接続部にそれぞれ接続され、該抵抗と前記第３の電界効果トランジスタとの接続部から前記基準電圧が出力されるものである。
【００１３】
具体的には、前記抵抗は、金属薄膜抵抗であり、例えばＣｒＳｉで形成されるようにした。
【００１４】
また、前記抵抗が、可変抵抗であるようにしてもよい。
【００１５】
また、前記第２の電界効果トランジスタは、チャネル長可変の電界効果トランジスタであるようにしてもよい。
【発明の効果】
【００１６】
本発明の基準電圧発生回路によれば、例えば、基準電圧発生回路で生成される基準電圧は、従来回路に対して、初期精度が±３０％から±６％に、温度特性は３００ｐｐｍ／℃から４０ｐｐｍ／℃にそれぞれ改善され、更に電源電圧変動に対する基準電圧Ｖｒｅｆの変動が１／１０以下に低減させることができ、プロセス変動、温度変動及び電源電圧変動による基準電圧のばらつきを低減させることができ、更に、基準電圧の電圧を自由に設定することができるため、低電圧動作が求められる回路にも基準電圧を供給することができる。
【発明を実施するための最良の形態】
【００１７】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における基準電圧発生回路の例を示した回路図である。
図１において、基準電圧発生回路１は、ｎチャネル型の電界効果トランジスタＭ１〜Ｍ３及びＣｒＳｉで形成された金属薄膜抵抗の抵抗Ｒ１で構成され、電源電圧ＶＣＣと接地電圧ＧＮＤとの間に、電界効果トランジスタＭ１、電界効果トランジスタＭ２、抵抗Ｒ１及び電界効果トランジスタＭ３の順に直列に接続されている。なお、電界効果トランジスタＭ１は第１の電界効果トランジスタを、電界効果トランジスタＭ２は第２の電界効果トランジスタを、電界効果トランジスタＭ３は第３の電界効果トランジスタをそれぞれなす。
【００１８】
電界効果トランジスタＭ１は、ｎ型基板のｐウエル内に形成されたデプレッション型トランジスタであり、ゲートとソースが接続され、サブストレートゲートは接地電圧ＧＮＤに接続されている。電界効果トランジスタＭ２及びＭ３は、基板やチャネルドープの不純物濃度は等しく、ｎ型基板のｐウエル内にそれぞれ形成され、電界効果トランジスタＭ２は高濃度ｎ型ゲートを持ち、電界効果トランジスタＭ３は高濃度ｐ型ゲートを持つ。電界効果トランジスタＭ２と抵抗Ｒ１との接続ノードＡ１に電界効果トランジスタＭ２及びＭ３の各ゲート並びに電界効果トランジスタＭ２のサブストレートゲートがそれぞれ接続されている。抵抗Ｒ１と電界効果トランジスタＭ３との接続部が基準電圧Ｖｒｅｆを出力する出力端をなし、電界効果トランジスタＭ２は定電流源をなしている。また、電界効果トランジスタＭ３のサブストレートゲートは接地電圧に接続されている。
【００１９】
このような構成において、まず、図１の抵抗Ｒ１がない図２の構成の基準電圧発生回路について説明する。なお、図２では、図１と同じものは同じ符号で示している。
図２の場合、基準電圧Ｖｒｅｆは下記（１）式のようになる。
Ｖｒｅｆ＝ＶｔｈＭ３−（ＫＭ２／ＫＭ３）１／２×ＶｔｈＭ２………（１）
但し、前記（１）式において、ＫＭ２は電界効果トランジスタＭ２の導電係数 、ＫＭ３は電界効果トランジスタＭ３の導電係数、ＶｔｈＭ２は電界効果トランジスタＭ２のしきい値電圧、ＶｔｈＭ３は電界効果トランジスタＭ３のしきい値電圧をそれぞれ示している。
電界効果トランジスタＭ２及びＭ３の導電係数が等しくなるようにすると、前記（１）式は下記（２）式のようになる。
Ｖｒｅｆ＝ＶｔｈＭ３−ＶｔｈＭ２………………（２）
前記（２）式から、基準電圧Ｖｒｅｆは電界効果トランジスタＭ２とＭ３の各しきい値電圧の電圧差になる。
【００２０】
次に、図３は、電界効果トランジスタＭ２とＭ３におけるゲート‐ソース間電圧Ｖｇｓとドレイン電流ｉｄとの各関係を示したそれぞれのＶｇｓ‐ｉｄ特性を示している。
図３において、電界効果トランジスタＭ２は、ソースとゲートが接続されているため、ｉｄ２のドレイン電流が流れる。電界効果トランジスタＭ３は、電界効果トランジスタＭ２と直列に接続されていることから、同様にｉｄ２の電流が流れ、このときの電界効果トランジスタＭ２及びＭ３のゲート‐ソース間電圧Ｖｇｓの電圧差が基準電圧Ｖｒｅｆになる。
【００２１】
したがって、プロセスの変動によって、基板やチャネルドープの不純物濃度がばらついても、電界効果トランジスタＭ２とＭ３の該各濃度が同様にばらつく。このため、図４に示すように、電界効果トランジスタＭ２とＭ３の各Ｖｇｓ‐ｉｄ特性は、図３の関係を保ったまま、左右にずれるだけであり、基準電圧Ｖｒｅｆの絶対値にはほとんど影響を与えず安定した基準電圧Ｖｒｅｆを発生させることができる。また、実験結果からも、基準電圧Ｖｒｅｆのばらつきが±１％程度に収まり、基準電圧Ｖｒｅｆのばらつきを低減させることができる。
【００２２】
電界効果トランジスタＭ２及びＭ３は、基板やチャネルドープの不純物濃度が等しいデプレッション型トランジスタであり、電界効果トランジスタＭ２は高濃度ｎ型ゲートを持ち、電界効果トランジスタＭ３は高濃度ｐ型ゲートを持つ。電界効果トランジスタＭ２及びＭ３のチャネル領域のポテンシャル差の温度特性を等しくする、すなわち前記（１）式での導電係数が等しくなるようにしても、ゲートの仕事関数差が持つ温度特性のために、得られる基準電圧Ｖｒｅｆは約−５００ｐｐｍ／℃の温度特性を持ってしまう。しかし、該温度特性は、デプレッション型とエンハンスメント型の２種類の電界効果トランジスタを使用し、ゲートの仕事関数差が持つ温度特性はないが、各電界効果トランジスタＭ２及びＭ３のチャネル領域のポテンシャル差の温度特性が同一でない図１１の従来技術よりも小さい。
【００２３】
そこで、電界効果トランジスタＭ２のチャネル幅Ｗ２とチャネル長Ｌ２の比Ｓ２（＝Ｗ２／Ｌ２）と電界効果トランジスタＭ３のチャネル幅Ｗ３とチャネル長Ｌ３の比Ｓ３（＝Ｗ３／Ｌ３）をそれぞれ調整して、更に基準電圧Ｖｒｅｆの温度特性を改善させる。
図５は、Ｓ３／Ｓ２の比を変えたときの基準電圧Ｖｒｅｆの温度特性の実験データを示した図であり、図５では、２５℃をセンターにしたときの実験データを示している。
図５において、実線はＳ３／Ｓ２＝１.００のときを示しており、このときの基準電圧Ｖｒｅｆの温度特性は負を示し−５４５ｐｐｍ／℃である。また、図５の破線はＳ３／Ｓ２＝０.６７のときを示しており、このときの基準電圧Ｖｒｅｆの温度特性は負を示し−１９１ｐｐｍ／℃である。
【００２４】
図５の１点鎖線はＳ３／Ｓ２＝０.５０のときを示しており、このときの基準電圧Ｖｒｅｆの温度特性は正を示し６０ｐｐｍ／℃になる。図５の２点鎖線はＳ３／Ｓ２＝０.４５のときを示しており、このときの基準電圧Ｖｒｅｆの温度特性は正を示し１５４ｐｐｍ／℃になる。すなわち、Ｓ３／Ｓ２が０.５〜０.６７の間の値のときに基準電圧Ｖｒｅｆの温度特性の最小点があることが分かる。該最小点になるＳ３／Ｓ２の値を推定すると０.５４〜０.５８であり、そのときの基準電圧Ｖｒｅｆの温度特性は、約４０ｐｐｍ／℃になることが分かった。このように、Ｓ３／Ｓ２の値を変えることにより基準電圧Ｖｒｅｆの温度特性を小さくすることができる。但し、この場合、前記（１）式の導電係数が残るため、基準電圧Ｖｒｅｆのばらつきは±５〜６％程度に大きくなるが、従来よりも基準電圧Ｖｒｅｆのばらつきを小さくすることができる。
【００２５】
次に、図６は、電界効果トランジスタＭ１のソース電圧Ｖｓとソース電流ｉｓとの関係を示したＶｓ‐ｉｓ特性の例を示した図である。
図６では、電源電圧ＶＣＣの電圧をＶＡ、ＶＢ、ＶＣと変化させ、電界効果トランジスタＭ１において、ソース電圧Ｖｓを上昇させたときに流れるソース電流ｉｓを示している。例えば、電源電圧ＶＣＣがＶＡのときは、ソース電圧ＶｓがＶＡに近づくとソース電流ｉｓが急激に減少し、Ｖｓ＝ＶＡでソース電流ｉｓは０になる。図３で示したように、定電流源をなす電界効果トランジスタＭ２にはｉｄ２のドレイン電流が流れ、同じ電流パス上にある電界効果トランジスタＭ１にも同じｉｄ２の電流が流れる。
【００２６】
したがって、電界効果トランジスタＭ１のソース電圧Ｖｓは、電源電圧ＶＣＣに関係なくＶＣＣ２に固定される。但し、ｉｄ２が小さすぎて、ｉｄ２ａになったときの電界効果トランジスタＭ１のソース電圧Ｖｓの値はＶＣＣ２ａになることから、ＶＣＣ＝ＶＢ又はＶＣＣ＝ＶＣのときは、ＶＣＣ２ａ＜ＶＢ、ＶＣＣ２ａ＜ＶＣであり、電界効果トランジスタＭ１のソース電圧ＶｓはＶＣＣ２ａに固定される。しかし、ＶＣＣ＝ＶＡのときは、ＶＣＣ２ａ＞ＶＡであることから、電界効果トランジスタＭ１のソース電圧ＶｓはＶＡにしかならない。したがって、回路の最低動作電圧によって、必要な電流ｉｄ２、又はＶＣＣ２を設定しなければならないが、これは電界効果トランジスタＭ１のゲート幅Ｗ／ゲート長Ｌを調整することで、簡単に得ることができる。
【００２７】
以上のように、電界効果トランジスタＭ１を設けることにより、電界効果トランジスタＭ２及びＭ３の各ソース‐ドレイン間電圧ＶｄｓＭ２及びＶｄｓＭ３は、
ＶｄｓＭ２＝ＶＣＣ２−Ｖｒｅｆ
ＶｄｓＭ３＝Ｖｒｅｆ
となるため、電源電圧ＶＣＣが変動しても、電界効果トランジスタＭ２及びＭ３の各ソース‐ドレイン間電圧はそれぞれ影響を受けなくなり、基準電圧Ｖｒｅｆの変動が起こらない。
【００２８】
図７は、電界効果トランジスタＭ１がある場合とない場合における、基準電圧Ｖｒｅｆの電源電圧依存性を示した実験データである。
図７から分かるように、電界効果トランジスタＭ１がある場合の基準電圧Ｖｒｅｆの電圧変動は、電界効果トランジスタＭ１がない場合の１／１０以下である０.４ｍＶである。このように、電界効果トランジスタＭ１を設けることにより、電源電圧ＶＣＣの変動に対する基準電圧Ｖｒｅｆの変動を減少させることができる。
しかし、図２の回路の場合、基準電圧Ｖｒｅｆは、前記（２）式で示すように電界効果トランジスタＭ２とＭ３の各しきい値電圧の電圧差になるため、自由に電圧を設定することができず、特に低電圧動作が求められる回路に基準電圧Ｖｒｅｆを供給することができない。
【００２９】
そこで、本第１の実施の形態における基準電圧発生回路１では、図１のように、電界効果トランジスタＭ２とＭ３との間に抵抗Ｒ１を挿入した。以下、図１の基準電圧発生回路１について説明する。
図１の場合、接続ノードＡ１の電圧をＶ１とすると、電圧Ｖ１は図２の基準電圧Ｖｒｅｆと同じであることから下記（３）式のようになる。
Ｖ１＝ＶｔｈＭ３−（ＫＭ２／ＫＭ３）１／２×ＶｔｈＭ２………（３）
電界効果トランジスタＭ２及びＭ３の導電係数が等しくなるようにすると、前記（３）式は下記（４）式のようになる。
Ｖ１＝ＶｔｈＭ３−ＶｔｈＭ２………………（４）
前記（４）式から、電圧Ｖ１は電界効果トランジスタＭ２とＭ３の各しきい値電圧の電圧差になる。
【００３０】
電圧Ｖ１は、プロセスの変動によって基板やチャネルドープの不純物濃度がばらついても、電界効果トランジスタＭ２とＭ３の各濃度も同様にばらつくため、図４に示した基準電圧Ｖｒｅｆと同様に、電圧Ｖ１の絶対値にはほとんど影響を与えない。
次に、図１では、基準電圧Ｖｒｅｆと電圧Ｖ１との間には抵抗Ｒ１があり、抵抗Ｒ１による電圧降下が発生することから、基準電圧Ｖｒｅｆは、下記（５）式のようになる。
Ｖｒｅｆ＝Ｖ１−Ｒ×ｉｄ２………………（５）
なお、前記（５）式では、Ｒは抵抗Ｒ１の抵抗値であり、ｉｄ２は定電流である。
このように、抵抗Ｒ１による電圧降下分（＝Ｒ×ｉｄ２）だけ電圧が小さい基準電圧Ｖｒｅｆを得ることができる。抵抗Ｒ１による電圧降下分は、抵抗Ｒ１の抵抗値と電界効果トランジスタＭ２からの定電流ｉｄ２で制御することができる。
【００３１】
図８は、抵抗Ｒ１を可変抵抗にした場合の構成例を示した図である。
図８において、抵抗Ｒ１は、ＣｒＳｉで形成される金属薄膜抵抗である抵抗Ｒ１０〜Ｒ１６及びヒューズＦ１０，Ｆ１１で構成されている。
電界効果トランジスタＭ２とＭ３との間に、抵抗Ｒ１０、Ｒ１１及びＲ１３が直列に接続され、抵抗Ｒ１１には、抵抗Ｒ１２及びヒューズＦ１０がそれぞれ並列に接続されている。また、抵抗Ｒ１３には、抵抗Ｒ１４〜Ｒ１６及びヒューズＦ１１がそれぞれ並列に接続されている。
このような構成において、ヒューズＦ１０及び／又はＦ１１をレーザーでトリミングすることにより、抵抗Ｒ１の抵抗値を調整することができるため、抵抗Ｒ１の電圧降下を一定にすることができる。
【００３２】
また、図９は、図１の電界効果トランジスタＭ２のチャネル長を可変にした場合の構成例を示した図である。図９では、電界効果トランジスタＭ２は、高濃度ｎ型ゲートを持ったｎチャネル型の電界効果トランジスタＭ２０〜Ｍ２６とヒューズＦ２０，Ｆ２１で構成されている。
電界効果トランジスタＭ１と抵抗Ｒ１との間に、電界効果トランジスタＭ２０、Ｍ２１及びＭ２３が直列に接続され、電界効果トランジスタＭ２０、Ｍ２１及びＭ２３において、各ゲートが接続される共に各サブストレートゲートが接続され、該各接続部はそれぞれ接続ノードＡ１に接続されている。
【００３３】
電界効果トランジスタＭ２１には、電界効果トランジスタＭ２２及びヒューズＦ２０がそれぞれ並列に接続され、電界効果トランジスタＭ２２のゲート及びサブストレートゲートはそれぞれ接続ノードＡ１に接続されている。また、電界効果トランジスタＭ２３には、電界効果トランジスタＭ２４〜Ｍ２６及びヒューズＦ２１がそれぞれ並列に接続され、電界効果トランジスタＭ２４〜Ｍ２６において、各ゲート及び各サブストレートゲートはそれぞれ接続ノードＡ１に接続されている。
【００３４】
このような構成において、ヒューズＦ２０及び／又はＦ２１をレーザーでトリミングすることにより、電界効果トランジスタＭ２のチャネル長Ｌを調整してドレイン電流ｉｄ２を調整することができるので、抵抗Ｒ１の電圧降下分を一定にすることができる。
なお、図１の抵抗Ｒ１を図８のような構成にするか、及び／又は図１の電界効果トランジスタＭ２を図９のような構成にするようにすればよい。
【００３５】
このように、安定した電圧Ｖ１及び抵抗Ｒ１の電圧降下が得られることから、プロセス変動に強い安定した基準電圧Ｖｒｅｆを得ることができる。
また、図１の基準電圧発生回路１は、図２の回路に温度特性のほとんどない抵抗Ｒ１を追加しただけであることから、温度特性も図５で示したようになる。但し、図９に示したように電界効果トランジスタＭ２のチャネル長Ｌを調整するようにした場合、電界効果トランジスタＭ３も図９と同様の回路構成にしてチャネル長Ｌを調整し、Ｓ３／Ｓ２の比を０.５４〜０.５８になるようにする必要がある。しかし、このようにした場合、プロセスのばらつきで抵抗Ｒ１が温度特性を有するようになった場合でも、抵抗Ｒ１の温度特性をキャンセルするようにＳ３／Ｓ２の比を調整することができる。
【００３６】
更に、電界効果トランジスタＭ１のソース電圧は、図６で示すように、電源電圧ＶＣＣに関係なくＶＣＣ２に固定されるため、電界効果トランジスタＭ２とＭ３の各ソース‐ドレイン間電圧ＶｄｓＭ２，ＶｄｓＭ３は、
ＶｄｓＭ２＝ＶＣＣ２−（Ｒ×ｉｄ２＋Ｖｒｅｆ）
ＶｄｓＭ３＝Ｖｒｅｆ
となるため、電源電圧ＶＣＣが変動しても、電界効果トランジスタＭ２とＭ３の各ソース‐ドレイン間電圧はその影響を受けず一定となり、基準電圧Ｖｒｅｆの変動は起こらない。
【００３７】
このように、本第１の実施の形態における基準電圧発生回路は、従来回路に対して、初期精度は±３０％から±６％に、温度特性は３００ｐｐｍ／℃から４０ｐｐｍ／℃にそれぞれ改善され、更に電源電圧変動に対する基準電圧Ｖｒｅｆの変動を１／１０以下に低減させることができると共に、基準電圧Ｖｒｅｆの電圧を自由に設定することができるため、低電圧動作が求められる回路にも基準電圧Ｖｒｅｆを供給することができる。
【００３８】
第２の実施の形態．
前記第１の実施の形態では、電界効果トランジスタＭ２のサブストレートゲートは、電界効果トランジスタＭ２のソースに接続されていたが、電界効果トランジスタＭ２のサブストレートゲートを接地電圧ＧＮＤに接続するようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図１０は、本発明の第２の実施の形態における基準電圧発生回路の例を示した回路図である。なお、図１０では、図１と同じものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。
図１０における図１との相違点は、電界効果トランジスタＭ２のサブストレートゲートを接地電圧ＧＮＤに接続したことにある。これに伴って、図１の基準電圧発生回路１を基準電圧発生回路１ａにした。
【００３９】
このような構成において、前記図１と同様、プロセスの変動によって、基板やチャネルドープの不純物濃度がばらついても、電界効果トランジスタＭ２とＭ３の該各濃度は同様にばらつく。このため、図４に示すように、電界効果トランジスタＭ２とＭ３の各Ｖｇｓ‐ｉｄ特性は、図３の関係を保ったまま、左右にずれるだけであり、基準電圧Ｖｒｅｆの絶対値にはほとんど影響を与えず安定した基準電圧Ｖｒｅｆを発生させることができる。
また、電界効果トランジスタＭ２に基板バイアス効果が発生するため、前記第１の実施の形態と比較して、チャネル領域のポテンシャル差が若干温度特性を持つようになるが、従来よりも温度特性は小さい。
【００４０】
そこで、前記第１の実施の形態と同様にＳ３／Ｓ２の比を調整することにより基準電圧Ｖｒｅｆの温度特性を小さくすることができる。
また、電界効果トランジスタＭ２とＭ３のソース‐ドレイン間電圧ＶｄｓＭ２及びＶｄｓＭ３は、前記第１の実施の形態と同様であるため、電源電圧ＶＣＣが変動しても、電界効果トランジスタＭ２及びＭ３のソース‐ドレイン間電圧はそれぞれ影響を受けなくなり、基準電圧Ｖｒｅｆの変動が起こらない。
【００４１】
このように、本第２の実施の形態の基準電圧発生回路は、前記第１の実施の形態と同様の効果を得ることができると共に、例えば、ｐ型基板中に電界効果トランジスタＭ１〜Ｍ３を構成する場合等、電界効果トランジスタＭ２の基板電圧が接地電圧ＧＮＤに固定されてしまう場合に使用できる。更に、電界効果トランジスタＭ１〜Ｍ３の基板電圧がすべて接地電圧ＧＮＤであることから、電界効果トランジスタ間にスペースを設ける必要がなく、チップ面積を縮小させることができる。
【００４２】
なお、ノイズ特性等、ケースバイケースで前記第１の実施の形態又は第２の実施の形態を選択すればよい。
【図面の簡単な説明】
【００４３】
【図１】本発明の第１の実施の形態における基準電圧発生回路の例を示した回路図である。
【図２】図１の基準電圧発生回路１の基本動作を説明するための回路図である。
【図３】電界効果トランジスタＭ２とＭ３におけるそれぞれのＶｇｓ‐ｉｄ特性の例を示した図である。
【図４】電界効果トランジスタＭ２とＭ３のＶｇｓ‐ｉｄ特性におけるプロセス変動によるばらつきを示した図である。
【図５】Ｓ３／Ｓ２の比を変えたときの基準電圧Ｖｒｅｆの温度特性の実験データを示した図である。
【図６】電界効果トランジスタＭ１のＶｓ‐ｉｓ特性の例を示した図である。
【図７】電界効果トランジスタＭ１の有無による基準電圧Ｖｒｅｆの電源電圧依存性を示した実験データである。
【図８】図１の抵抗Ｒ１の構成例を示した図である。
【図９】図１の電界効果トランジスタＭ２の構成例を示した図である。
【図１０】本発明の第２の実施の形態における基準電圧発生回路の例を示した回路図である。
【図１１】従来の基準電圧発生回路の例を示した回路図である。
【図１２】図１１の電界効果トランジスタ１０５と１０７におけるそれぞれのＶｇｓ‐ｉｄ特性の例を示した図である。
【図１３】従来の基準電圧発生回路の他の例を示した回路図である。
【図１４】従来の基準電圧発生回路の他の例を示した回路図である。
【図１５】図１１の電界効果トランジスタ１０５と１０７のＶｇｓ‐ｉｄ特性におけるプロセス変動によるばらつきを示した図である。
【図１６】電源電圧変動に伴う図１１の電界効果トランジスタ１０５のＶｇｓ‐ｉｄ特性の変動を示した図である。
【符号の説明】
【００４４】
１，１ａ  基準電圧発生回路
Ｍ１〜Ｍ３，Ｍ２０〜Ｍ２６  電界効果トランジスタ
Ｒ１，Ｒ１０〜Ｒ１６  抵抗
Ｆ１０，Ｆ１１，Ｆ２０，Ｆ２１  ヒューズ
【図１】
2008070953.tif 000003
【図２】
2008070953.tif 000004
【図３】
2008070953.tif 000005
【図４】
2008070953.tif 000006
【図５】
2008070953.tif 000007
【図６】
2008070953.tif 000008
【図７】
2008070953.tif 000009
【図８】
2008070953.tif 000010
【図９】
2008070953.tif 000011
【図１０】
2008070953.tif 000012
【図１１】
2008070953.tif 000013
【図１２】
2008070953.tif 000014
【図１３】
2008070953.tif 000015
【図１４】
2008070953.tif 000016
【図１５】
2008070953.tif 000017
【図１６】
2008070953.tif 000018