(57)【要約】【課題】  抵抗値が所望の設計値に対して１％以下で、かつ寄生容量が小さく、比較的大きな電流を流すことができる、抵抗値調整可能な抵抗素子を容易に得る。【解決手段】  半導体基板に抵抗素子１、３が内蔵された半導体装置において、前記抵抗素子１、３はその抵抗値を一定範囲で調整可能な構造を有し、前記第１の抵抗素子と一対の第２の抵抗素子２が５００マイクロメートル以内に隣接して配置されていて、かつ前記第２の抵抗素子の両端子には各々２つのパッド端子が引き出されている。【選択図】  図１
2008042109.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にその抵抗値を一定範囲で調整可能な構造を有する第１の抵抗素子と、該第１の抵抗素子とその寸法、形状が同一の第２の抵抗素子が隣接して配置され、前記第２の抵抗素子は２つの端子を有し、該両端子には各々２つのパッド端子が引き出されており、第１の抵抗素子及び第２の抵抗素子は、互いに並列に接続された複数の抵抗値調整用の抵抗素子を有し、前記抵抗値調整用の抵抗素子自体がレーザにて切断可能なヒューズであり、前記複数の抵抗値調整用の抵抗素子は互いに同じ長さで幅が異なるレイアウトで構成されることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、前記第２の抵抗素子は、前記第１の抵抗素子に対して500マイクロメートル以内の距離に隣接して配置されていることを特徴とする半導体装置。
【請求項３】
請求項１記載の半導体装置において、前記第１の抵抗素子は、その抵抗値を所望の設計値に対して1%以下のばらつき精度で調整できることを特徴とする半導体装置。
【請求項４】
半導体基板上にその抵抗値を一定範囲で調整可能な構造を有する第１の抵抗素子と、該第１の抵抗素子とその寸法、形状が同一の第２の抵抗素子が隣接して配置され、前記第２の抵抗素子は２つの端子を有し、該両端子には各々２つのパッド端子が引き出されており、第１の抵抗素子及び第２の抵抗素子は、互いに並列に接続された複数の抵抗値調整用の抵抗素子を有し、前記抵抗値調整用の抵抗素子にはレーザにて切断可能なヒューズが直列して接続されており、前記複数の抵抗値調整用の抵抗素子は互いに同じ長さで幅が異なるレイアウトで構成されることを特徴とする半導体装置。
【請求項５】
請求項４記載の半導体装置において、前記第２の抵抗素子は、前記第１の抵抗素子に対して500マイクロメートル以内の距離に隣接して配置されていることを特徴とする半導体装置。
【請求項６】
請求項４記載の半導体装置において、前記第１の抵抗素子は、その抵抗値を所望の設計値に対して1%以下のばらつき精度で調整できることを特徴とする半導体装置。
【請求項７】
互いに並列に接続された複数の抵抗値調整用の抵抗素子を有し、前記抵抗値調整用の抵抗素子自体がレーザにて切断可能なヒューズであるか、レーザにて切断可能なヒューズが直列して接続されており、前記複数の抵抗値調整用の抵抗素子は互いに同じ長さで幅が異なるレイアウトで構成される、その寸法、形状が同一とみなせる２つの抵抗素子を隣接配置し、一方の抵抗素子の測定結果に会わせもう一方の抵抗値の調整を行うことを特徴とする半導体装置の製造方法。
【請求項８】
請求項７記載の半導体装置において、前記その寸法、形状が同一とは、理想的な完全同一構造に加えて、所定電圧の出力特性が同一であることを特徴とする半導体装置の製造方法。
【請求項９】
請求項７記載の半導体装置において、前記一方とは、ダミー素子を示し、もう一方とは回路と接続された実抵抗素子を示すことを特徴とする半導体装置の製造方法。
【請求項１０】
トリミングによりその抵抗値が調整できる、互いに並列に接続された複数の抵抗値調整用の抵抗素子を有し、前記抵抗値調整用の抵抗素子自体がレーザにて切断可能なヒューズであるか、レーザにて切断可能なヒューズが直列して接続されており、前記複数の抵抗値調整用の抵抗素子は互いに同じ長さで幅が異なるレイアウトで構成される、その寸法、形状が同一とみなせる２つの抵抗素子を隣接配置し、１つはダミー素子として４つの端子を引き出し、抵抗値を４端子法で求め、もう１つの抵抗素子を所望の値となるように、ダミー素子の抵抗値に合わせ調整を行うことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗値の精度が所望の設計値に対してばらつき量が１％以下で低寄生容量の抵抗素子を搭載した半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
図６はアクティブターミネータ用ＩＣ２３における終端抵抗の従来技術を示す。バスラインの各ラインに対応してバッファアンプ２５、バッファアンプ２６と終端抵抗２４が複数対設けられていて、バッファアンプ２５、２６及び終端抵抗２４はいずれも各々同一の構造である。バッファアンプ２５の出力には端子２７が接続されており、その出力電位（Ｖ１）が測定でき、バッファアンプ２６の出力には終端抵抗２４が接続されて、終端抵抗に流れる電流を測定する端子２８、及び電圧（Ｖ２）を測定する端子２９が接続されている。これにより、プローブテスト時にプローブとバッドの接触抵抗の影響を受けず、終端抵抗の抵抗値を式Ｒ＝（Ｖ１―Ｖ２）/Iで測定することができる。次に終端抵抗２４を所望の抵抗値に調整するために、終端抵抗を構成する抵抗値調整用の抵抗素子Ｒ１２、Ｒ１３…Ｒｎ２、Ｒｎ３に直列に接続されたヒューズ３２ａ、３３ａ…３２ｎ、３３ｎをレーザ等により切断する。例えば終端抵抗２４の理想値が５０Ωであっても４９〜５１Ωでばらつくような場合には、２．５ＫΩの抵抗値調整用の抵抗素子を並列に接続させておき、測定された終端抵抗２４の抵抗値が４８Ωの時にはヒューズを２本とも切断して５０Ωにし、抵抗値が４９Ωの時は１本だけを切断し、抵抗値が５０Ωの時はそのままとする。このような調整作業を各終端抵抗に行なう。この技術によれば、各終端抵抗２４の抵抗値を精度良く調整できるが、終端抵抗２４には電圧を測定する端子２９が接続されているために、寄生容量が増えてしまい、バス動作の高速性が劣化するという問題がある。
【０００３】
図７はこの問題を回避するために考案されたアクティブターミネータ用ＩＣ５０における終端抵抗の従来技術を示す。バスラインの各ラインに対応してバッファアンプ２５、ダミー抵抗３４と複数対のバッファアンプ２６と終端抵抗２４が設けられていて、バッファアンプ２５、２６及びダミー抵抗３４と終端抵抗２４はいずれも各々同一の構造である。バッファアンプ２５の出力に接続されたダミー抵抗３４は抵抗素子４０と抵抗値調整用の抵抗素子４０ａ、４０ｂからなり、抵抗素子４０には電圧測定用の端子２７、端子３９ｂ、及び電流測定用の端子３９ａが接続されている。さらに、終端抵抗を構成する抵抗値調整用の抵抗素子４１ａ、４１ｂ、…４ｎａ、４ｎｂは各々バッファアンプ２６ａｂ、２６ａｃ、…２６ｎｂ、２６ｎｃが接続されていて、その制御信号３６とヒューズ３７、３８を介して接続されている。
【０００４】
終端抵抗の抵抗値を調整するには、まず抵抗素子４０の抵抗値を式Ｒ＝（Ｖ１−Ｖ２）/Ｉで測定する。次にその測定値が理想値であれば、全てのヒューズを切断して抵抗値調整用の抵抗素子に接続されたバッファアンプの出力をフローティング状態にすることで、端子２８に接続された全ての終端抵抗を理想値とすることができる。抵抗素子４０の抵抗値が理想値に対して小さく、例えば先の例のように理想値５０Ωに対して、実測値が４８Ωであった場合は、ヒューズ３７、３８の切断を行なわず、バッファアンプ２６ａｂ、２６ａｃ、…２６ｎｂ、２６ｎｃの出力をアクティブ状態にすることで、バスラインに対する抵抗値を理想値に調整することができる。
【０００５】
ここで、抵抗素子４０、４１、…４ｎ及びバッファアンプ２５ａ、２６ａａ、…２６ｎａは同一の構造で同一ＩＣ内に形成されているため、別のＩＣのものと比較してばらつきが小さいので、４１、…４ｎは所望の抵抗値に調整することが可能である。
特許文献１は、図６、図７の従来例を表している。
【０００６】
【特許文献１】特開平１０−２６８９９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
このような第１の従来技術の抵抗素子の抵抗値を理想値に調整する技術においては、終端抵抗の抵抗値を測定するために、電圧測定用の端子を設けているために、終端抵抗の寄生容量が増えてしまい、バス動作の高速性が劣化するという問題がある。これを回避する第２の従来技術においては、同一ＩＣ内に形成される同一形状、同一構造の抵抗素子のばらつきが比較的小さいことを利用して、チップ内複数の抵抗素子を一律に調整している。これにより、電圧測定用の端子は不要となり、寄生容量が小さく、かつ抵抗調整が可能な終端抵抗を実現している。しかしながら、この技術では各抵抗素子に接続する増幅回路を設ける必要があるため、回路規模が増大し、チップサイズが増大してしまう欠点がある。また、同一ＩＣ内に形成された同一形状、同一構造の終端抵抗の抵抗値も、互いの配置距離が離れることで、ばらつきが増大する。図８は同一形状、同一構造のある抵抗素子の抵抗値のばらつきをウエハ内で観測したものを示す。この場合、例えば配置距離が１０mm離れた場合、最大約０.５％の抵抗値ばらつきがあることがわかる。この原因は、抵抗素子を構成するポリＳｉ層等の膜厚のばらつきや、不純物活性化を目的とした熱処理の分布ばらつき等に起因する。高速なバス動作を実現するために求められる終端抵抗の要求精度は増しており、１Ｇｂｐｓを超える高速バスに対しては、１％以下の精度が求められる。また、アナログＩＣにおけるゲインやオフセット調整用に用いられる抵抗においても、高い精度が求められており、前述した同一チップ内のばらつきの抵抗値精度に与える影響も無視できなくなってきている。
【０００８】
本発明は、この課題を解決するためになされたものであり、抵抗値の精度が設計値に対して１％以下で寄生容量の小さな抵抗素子を実現することを目的とする。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１０】
本願発明の抵抗素子は、その抵抗値を一定範囲で調整可能な構造を有し、第１の抵抗素子と一対の第２の抵抗素子が同一チップ内にて５００マイクロメートル以内に隣接して配置されており、かつ前記第２の抵抗素子の両端子には各々２つの端子が引き出されている。このような前記第２の抵抗素子の抵抗値は、前記各々２つの端子によって、電圧のモニタと電流の印加をそれぞれの端子で行なうことができるため精度の高い測定ができる。前記第１及び第２の抵抗素子はその抵抗値が調整できるように、並列した抵抗素子で構成されており、主抵抗素子を除いた抵抗調整用の抵抗素子にはヒューズが接続されている。このヒューズは、測定した抵抗値を元に切断され、第２の抵抗素子が所望の抵抗値になるように調整される。この時、切断した第２の抵抗素子のヒューズと一対の第１の抵抗素子のヒューズも切断することで、第２の抵抗素子と同一の抵抗値が得られる。第１と第２の抵抗素子は同一構造で、近接して配置されているため互いの抵抗値のばらつきは小さくできる。また、第１の抵抗素子には不要な寄生容量が付加されることがないため、高速なバス動作が維持できる。
【００１１】
また、この発明においては、第２の従来技術で用いられた、ダミーの抵抗となる抵抗素子や、抵抗調整用の抵抗素子にバッファアンプの回路を接続する必要が無いため、チップ面積の増大を抑えることができる。
【００１２】
また、この発明においては、並列する各抵抗素子の長さを同一とすることで、各抵抗素子に流れる電流密度を均一にできるため、大電流を流した場合の素子の信頼性を高めることができる。さらに、各抵抗素子の抵抗値に重み付けを持たせることによって、抵抗値に重み付けを持たせない場合と比較して、抵抗値を調整できる範囲を大きく、且つ抵抗素子の面積を小さくすることができる。
【００１３】
本発明の第１の発明の特徴は、（１）半導体基板上にその抵抗値を一定範囲で調整可能な構造を有する第１の抵抗素子と、該第１の抵抗素子とその寸法、形状が同一の第２の抵抗素子が隣接して配置され、前記第２の抵抗素子は２つの端子を有し、該両端子には各々２つのパッド端子が引き出されており、第１の抵抗素子及び第２の抵抗素子は、互いに並列に接続された複数の抵抗値調整用の抵抗素子を有し、前記抵抗値調整用の抵抗素子自体がレーザにて切断可能なヒューズであり、前記複数の抵抗値調整用の抵抗素子は互いに同じ長さで幅が異なるレイアウトで構成される半導体装置にある。
【００１４】
（１）において、（２）前記第２の抵抗素子は、前記第１の抵抗素子に対して500マイクロメートル以内の距離に隣接して配置されていることが望ましい。
【００１５】
（１）において、（３）前記第１の抵抗素子は、その抵抗値を所望の設計値に対して1%以下のばらつき精度で調整できる効果がある。
【００１６】
本発明の第１の発明の別の特徴は、（４）半導体基板上にその抵抗値を一定範囲で調整可能な構造を有する第１の抵抗素子と、該第１の抵抗素子とその寸法、形状が同一の第２の抵抗素子が隣接して配置され、前記第２の抵抗素子は２つの端子を有し、該両端子には各々２つのパッド端子が引き出されており、第１の抵抗素子及び第２の抵抗素子は、互いに並列に接続された複数の抵抗値調整用の抵抗素子を有し、前記抵抗値調整用の抵抗素子にはレーザにて切断可能なヒューズが直列して接続されており、前記複数の抵抗値調整用の抵抗素子は互いに同じ長さで幅が異なるレイアウトで構成される半導体装置にある。
（４）において、（５）  前記第２の抵抗素子は、前記第１の抵抗素子に対して500マイクロメートル以内の距離に隣接して配置されていることが望ましい。
【００１７】
（４）において、（６）前記第１の抵抗素子は、その抵抗値を所望の設計値に対して1%以下のばらつき精度で調整できる効果がある。
【００１８】
本発明の第２の発明の特徴は、（７）互いに並列に接続された複数の抵抗値調整用の抵抗素子を有し、前記抵抗値調整用の抵抗素子自体がレーザにて切断可能なヒューズであるか、レーザにて切断可能なヒューズが直列して接続されており、前記複数の抵抗値調整用の抵抗素子は互いに同じ長さで幅が異なるレイアウトで構成される、その寸法、形状が同一とみなせる２つの抵抗素子を隣接配置し、一方の抵抗素子の測定結果に会わせもう一方の抵抗値の調整を行う半導体装置の製造方法にある。
【００１９】
（７）において、（８）前記その寸法、形状が同一とは、理想的な完全同一構造に加えて、所定電圧の出力特性が同一であれば良いものとする。
（７）において、（９）前記一方とは、ダミー素子を示し、もう一方とは回路と接続された実抵抗素子を示すものとする。
【００２０】
本発明の第２の発明の別の特徴は、（１０）トリミングによりその抵抗値が調整できる、互いに並列に接続された複数の抵抗値調整用の抵抗素子を有し、前記抵抗値調整用の抵抗素子自体がレーザにて切断可能なヒューズであるか、レーザにて切断可能なヒューズが直列して接続されており、前記複数の抵抗値調整用の抵抗素子は互いに同じ長さで幅が異なるレイアウトで構成される、その寸法、形状が同一とみなせる２つの抵抗素子を隣接配置し、１つはダミー素子として４つの端子を引き出し、抵抗値を４端子法で求め、もう１つの抵抗素子を所望の値となるように、ダミー素子の抵抗値に合わせ調整を行う半導体装置の製造方法にある。
【発明の効果】
【００２１】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２２】
抵抗値が所望の設計値に対してばらつきを１％以下にでき、かつ寄生容量が小さく、比較的大きな電流を流すことができる抵抗素子を、チップサイズの増大を抑えて形成しすることができる。
【発明を実施するための最良の形態】
【００２３】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００２４】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００２５】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００２６】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２７】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【実施例１】
【００２８】
本実施の形態の半導体装置における抵抗素子を、図面を参照して説明する。
図１は、本発明の半導体装置（半導体集積回路装置）における抵抗素子の回路図である。図１の回路は、ドライバ回路であり、入力はＥＣＬの微小信号で出力は〜２．５Ｇｂｐｓ振幅１５V程度の信号となり、ＤＵＴに接続される。ドライバ回路にはインピーダンスマッチングのために高精度の５０Ω終端抵抗が接続されている。ダミー抵抗となる抵抗素子２は両端子が各々電圧モニタ用のバッド５、６及び電流印加用のパッド５ａ、６ａと接続されていて、プローブ針の接触抵抗のばらつきの影響を受けずに、抵抗値の正確な測定ができる。このダミー抵抗となる抵抗素子２に隣接して、バスラインに接続される終端抵抗１、３が隣接して配置されていて、１つの端子は回路に、１つの端子はバスラインに接続されるパッド７、８に接続されている。終端抵抗１、３はダミーの抵抗素子２と一対の構造で、並列接続された主抵抗Ｒ０と抵抗値調整用の抵抗素子Ｒ１、Ｒ２、、Ｒｎで構成され、さらに抵抗値調整用の抵抗素子にはヒューズＦ１、Ｆ２、、Ｆｎがそれぞれ直列に接続されている。終端抵抗１、３の抵抗値を調整するために、測定されたダミー抵抗素子２の抵抗値を元に、切断するヒューズを決定する。切断するヒューズは終端抵抗１、３及びダミー抵抗素子２において、同種の抵抗調整用の抵抗素子に接続されたものである。ヒューズ切断後、ダミー抵抗素子２の抵抗値が再度評価され、所望の抵抗値になっていることを確認する。ダミー抵抗素子２と終端抵抗１、３は同一構造で、かつ隣接して配置されているため、終端抵抗の抵抗値は、測定されたダミー抵抗素子のものと同一と推定される。この構成により終端抵抗１、３は、電圧測定用のパッドを付加することがないため寄生容量を増大させることがなく、高精度に抵抗値を測定、かつ調整することができる。本図では抵抗素子を終端抵抗として説明したが、アナログＩＣで用いられるゲイン調整や、オフセットキャンセル用の抵抗素子としても用いることができる。
【実施例２】
【００２９】
図２は、本発明の半導体装置における抵抗素子のレイアウト図、及び断面構造を示す。抵抗素子１とダミー抵抗２は一対をなすように同一の構造で、互いの距離１７が５００マイクロメートル以内になるように配置されている。抵抗素子はポリＳｉ層やＴａＮ、ＴｉＮ、ＳｉＣｒ等の金属層により構成されている。抵抗素子は主抵抗となるＲＯ（９ａ、９ｂ）とその抵抗体自体がヒューズとして機能する抵抗素子１０、１１、１２が並列して配線層１５、１６にて接続されて、その長さは主抵抗Ｒ０の長さと同一になっている。これにより抵抗素子に流れる電流密度は各抵抗ほぼ同一にすることができるため、大電流を流す必要のあるドライバ回路に接続される終端抵抗の信頼性を増すことができる。さらに、抵抗素子１０、１１、１２はその幅が変えられて、重み付けがされている。これにより抵抗値に重み付けを持たせない場合と比較して、抵抗値を調整できる範囲を大きく、且つ抵抗素子の面積を小さくすることができる。また、レーザにより切断できるようにその上部１３、１４の絶縁膜は除去されているか、膜厚が薄くなっている。この例ではレーザ切断歩留りを上げるために、開孔部を２つ設けている。
【実施例３】
【００３０】
図３は、本発明の半導体装置における抵抗素子のレイアウト図、及び断面構造の第２の例を示す。抵抗素子の構造、構成は図２と同一であるが、図３において、ヒューズは抵抗素子を接続する配線層２０により構成される。配線層上の絶縁膜２１はレーザ切断の歩留りを上げるために、除去、もしくは薄膜化されている。
【実施例４】
【００３１】
図４は、図２、３で説明した抵抗調整用の抵抗素子Ｒ１、Ｒ２、、Ｒｎの抵抗値に重み付けを持たせた回路図の１例を示す。抵抗素子１はヒューズを全て切断した場合は５５Ωとなり、ヒューズを全て切断しない場合は４５Ωとなるように抵抗調整用の抵抗素子の抵抗値が設計されている。この場合ヒューズ切断の条件は３２（２５）通りあり、抵抗値の精度は±０.４％以内に調整することができる。
【実施例５】
【００３２】
図５は、本発明の半導体装置における抵抗素子を形成する製造フローを示す。前工程を完成させたウエハは第１のプローブ検査にて、ダミー抵抗の抵抗値を測定する。次に、抵抗値を所望の値に調整するために、レーザにてヒューズを切断する。次に、第２のプローブ検査にて、ダミー抵抗の抵抗値を測定し、抵抗値が所望の抵抗調整範囲、例えば１％以内に入っていることを確認しウエハ製造を完成させる。この時、抵抗値が１％より大きく仕上がっていた場合はさらにヒューズ切断を行い抵抗値を調整することも可能である。また、第２のプローブ検査を省いてウエハ完成とすることも可能である。
【産業上の利用可能性】
【００３３】
抵抗値が所望の設計値に対して１％以下で、かつ寄生容量が小さく、比較的大きな電流を流すことができる、抵抗値調整可能な抵抗素子を容易に得ることができる。
【図面の簡単な説明】
【００３４】
【図１】本発明の抵抗素子が内蔵された半導体装置の回路図である。
【図２】本発明の第一の実施の形態である抵抗素子のレイアウト図（ａ）及び断面図（ｂ）である。
【図３】本発明の他の実施の形態である抵抗素子のレイアウト図（ａ）及び断面図（ｂ）である。
【図４】本発明の実施の形態である抵抗素子を構成する回路図の一例である。
【図５】本発明の実施の形態である抵抗素子の製造フローを示す図である。
【図６】従来の技術である抵抗素子を用いたアクティブターミネータICの回路図である。
【図７】従来の技術である他の抵抗素子を用いたアクティブターミネータICの回路図である。
【図８】同一構造を持つ抵抗素子の抵抗値のばらつきをウエハ内で観測した図である。
【符号の説明】
【００３５】
１…抵抗値調整が可能な抵抗素子１、２…抵抗値調整が可能なダミー抵抗素子、３…抵抗値調整が可能な抵抗素子２、４…抵抗値調整が可能な抵抗素子とダミー抵抗素子が隣接して配置された半導体集積回路、５…電流印加用パッド１、５ａ…電圧モニタ用パッド１、６…  電流印加用パッド２、６ａ…電圧モニタ用パッド２、
７…バスラインに接続されるバッド１、８…バスラインに接続されるバッド２、９…主な抵抗素子、１０…抵抗値調整用の抵抗素子１、１１…抵抗値調整用の抵抗素子２、１２…抵抗値調整用の抵抗素子３、１３…抵抗体をレーザにより切断する箇所１、１４…抵抗体をレーザにより切断する箇所２、１５…抵抗素子を並列に接続する配線層１、１６…抵抗素子を並列に接続する配線層２、１７…抵抗素子とダミー抵抗素子との距離、１８…半導体基板、１９…絶縁層、２０…抵抗素子を並列に接続し、かつヒューズの機能をもつ配線層、２１…ヒューズをレーザにより切断する箇所、２２…絶縁層、２３…アクティブターミネータＩＣ、２４…終端抵抗、２５…ダミーバッファアンプ、２６…バッファアンプ、２７…ダミーバッファアンプの出力電圧をモニタするパッド、２８…終端抵抗に流れる電流をモニタするパッド、２９…終端抵抗の出力電圧をモニタするパッド、３０…基準電圧発生回路、３１…バッファアンプ制御信号、３２…終端抵抗を構成する抵抗値調整用の抵抗素子に接続されたヒューズ１、３３…終端抵抗を構成する抵抗値調整用の抵抗素子に接続されたヒューズ２、３４…ダミー抵抗素子、３５…バッファアンプ電源、３６…バッファアンプ制御信号、３７…終端抵抗を構成する抵抗値調整用の抵抗素子に接続されたバッファアンプの制御信号に接続されたヒューズ１、３８…終端抵抗を構成する抵抗値調整用の抵抗素子に接続されたバッファアンプの制御信号に接続されたヒューズ２、３９…ダミー抵抗素子の出力電圧と電流値をモニタするためのパッド、４０…ダミー抵抗素子を構成する抵抗素子、４１…終端抵抗を構成する抵抗素子、５０…アクティブダーミネータＩＣ。
【図１】
2008042109.tif 000003
【図２】
2008042109.tif 000004
【図３】
2008042109.tif 000005
【図４】
2008042109.tif 000006
【図５】
2008042109.tif 000007
【図６】
2008042109.tif 000008
【図７】
2008042109.tif 000009
【図８】
2008042109.tif 000010