(57)【要約】【課題】本発明は、出力トランジスタのスイッチング制御に伴う不要輻射ノイズを低減するとともに、出力トランジスタのゲート浮きに起因する貫通電流の発生を防止することが可能な負荷駆動装置を提供することを目的とする。【解決手段】本発明に係る負荷駆動装置は、負荷Ｌに駆動電流を出力するトランジスタＱ１、Ｑ２と；制御信号Ｓ１、Ｓ２に基づいてトランジスタＱ１、Ｑ２のゲート電圧を出力するトランジスタＰ１、Ｎ１及びトランジスタＰ２、Ｎ２と；トランジスタＰ１、Ｐ２の電源側に接続された定電流源Ｉ１ａ、Ｉ２ａと；トランジスタＮ１、Ｎ２の接地側に各々接続された定電流源Ｉ１ｂ、Ｉ２ｂと；制御信号Ｓ２、Ｓ１に基づいて定電流源Ｉ１ａ、Ｉ２ｂを短絡するスイッチＳＷ１、ＳＷ２と；トランジスタＱ１、Ｑ２の同時オンを防止するように制御信号Ｓ１、Ｓ２を生成する同時オン防止回路ＣＴＲＬと；を有して成る。【選択図】図１
2008053782.tif 000002
【特許請求の範囲】
【請求項１】
電源ラインと接地ラインとの間に直列接続され、互いの接続ノードにインダクタンス成分を有する負荷の一端が接続される第１、第２出力トランジスタと；
前記電源ラインと前記接地ラインとの間に直列接続され、第１制御信号に基づく相補的なスイッチング制御によって、互いの接続ノードから第１出力トランジスタのゲート電圧を出力する第１、第２制御トランジスタと；
前記電源ラインと前記接地ラインとの間に直列接続され、第２制御信号に基づく相補的なスイッチング制御によって、互いの接続ノードから第２出力トランジスタのゲート電圧を出力する第３、第４制御トランジスタと；
前記電源ラインと第１制御トランジスタとの間に接続された第１定電流源と；
前記接地ラインと第２制御トランジスタとの間に接続された第２定電流源と；
前記電源ラインと第３制御トランジスタとの間に接続された第３定電流源と；
前記接地ラインと第４制御トランジスタとの間に接続された第４定電流源と；
前記電源ラインと第１制御トランジスタとの間に接続され、第２制御信号に基づくスイッチング制御によって、第１定電流源の短絡／非短絡を切り替える第１スイッチと；
前記接地ラインと第４制御トランジスタとの間に接続され、第１制御信号に基づくスイッチング制御によって、第４定電流源の短絡／非短絡を切り替える第２スイッチと；
第１、第２出力トランジスタの一方がオンするタイミングを他方がオフするタイミングよりも遅らせるように、第１、第２制御信号の論理変遷タイミングを互いにずらして生成する同時オン防止回路と；
を有して成ることを特徴とする負荷駆動装置。
【請求項２】
前記同時オン防止回路は、所定の基準電流を生成する定電流源と、前記基準電流に応じた第１ミラー電流を生成する第１カレントミラー回路と、第１ミラー電流に応じて第１、第２制御信号の論理変遷タイミングのずれ量を設定する設定回路と、を有して成り、第１〜第４定電流源の少なくとも一は、前記基準電流に応じた第２ミラー電流を生成する第２カレントミラー回路を有して成ることを特徴とする請求項１に記載の負荷駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インダクタンス成分を有する負荷（例えばモータを構成するモータコイル）の駆動制御を行う負荷駆動装置に関するものである。
【背景技術】
【０００２】
従来より、モータ駆動装置やスイッチング電源装置などの出力段（ドライバ）は、図５（ａ）に示すように、異なる２電源間に直列接続された出力トランジスタＱ１、Ｑ２を有して成り、各々のスイッチング制御を行うことで、互いの接続ノードから負荷Ｌの駆動電流を引き出す構成とされていることが多い。
【０００３】
ただし、上記構成から成る従来の負荷駆動装置では、出力トランジスタＱ１、Ｑ２のスイッチング制御に際して、負荷Ｌのインダクタンス成分に起因する不要輻射ノイズが発生し、これによって他の回路の誤動作を招来するおそれがあった。
【０００４】
そこで、従来の負荷駆動装置では、図５（ｂ）に示したように、出力トランジスタＱ１のゲート電圧を生成する制御トランジスタＰ１、Ｎ１と、それらの電流を制限する抵抗Ｒ１ａ、Ｒ１ｂと、出力トランジスタＱ２のゲート電圧を生成する制御トランジスタＰ２、Ｎ２と、それらの電流を制限する抵抗Ｒ２ａ、Ｒ２ｂと、を有して成り、抵抗Ｒ１ａ、Ｒ１ｂと出力トランジスタＱ１のゲート・ドレイン間に付随する寄生容量Ｃ１との時定数、並びに、抵抗Ｒ２ａ、Ｒ２ｂと出力トランジスタＱ２のゲート・ドレイン間に付随する寄生容量Ｃ２との時定数に応じて、出力トランジスタＱ１、Ｑ２のゲート電圧を緩やかに変化させる構成とされていた。なお、特許文献１では、当該回路構成に関連する従来技術が本願出願人によって開示・提案されている。
【０００５】
また、負荷駆動装置に関連するその他の従来技術としては、特許文献２、３などを挙げることができる。
【０００６】
特許文献２では、２つの電源電位の間に負荷と直列に接続され、制御電圧を入力してスイッチング動作するスイッチング素子と、入力スイッチング信号に応じて生成した制御電圧をスイッチング素子に入力する制御部と、を有し、制御部は、スイッチング素子がオン状態を維持する制御電圧である第１の制御電圧範囲内において、第１の時間微分値で制御電圧を変化させ、スイッチング素子がオン状態からオフ状態に変化し、及び／または、オフ状態からオン状態に変化する制御電圧を含む第２の制御電圧範囲内において、第１の時間微分値より緩やかな傾きである第２の時間微分値で制御電圧を変化させる駆動装置が開示・提案されている。
【０００７】
また、特許文献３では、半導体スイッチング素子のターンオフ時の電源となる一方の端子が半導体スイッチング素子のエミッタに接続されたオフゲート電源と、前記オフゲート電源の他方の端子と半導体スイッチング素子のゲートとを抵抗を介して接続するスイッチとから成るターンオフゲート回路を有するゲート回路において、前記オフゲート電源の他方の端子と半導体スイッチング素子のゲートとを接続する第２のスイッチを具備したことを特徴とするゲート回路が開示・提案されている。
【特許文献１】特開２００５−３４８０１９号公報
【特許文献２】特開２００５−８０４０７号公報
【特許文献３】特開２０００−５９１８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
確かに、図５（ｂ）に示した上記従来の負荷駆動装置であれば、抵抗Ｒ１ａ、Ｒ１ｂの抵抗値、並びに、抵抗Ｒ２ａ、Ｒ２ｂの抵抗値を各々大きく設定することによって、出力トランジスタＱ１、Ｑ２のゲート電圧を緩やかに変化させることができるので、上記の不要輻射ノイズを低減することが可能となる。
【０００９】
しかしながら、図５（ｂ）に示した上記従来の負荷駆動装置では、抵抗Ｒ１ａを設けたことで、出力トランジスタＱ１をオン状態からオフ状態へ切り替える際の不要輻射ノイズを低減し得る反面、出力トランジスタＱ２をオフ状態からオン状態へ切り替える際には、出力トランジスタＱ１のゲート電圧が寄生容量Ｃ１によって浮きやすくなるため、本来オフ状態でなければならない出力トランジスタＱ１が出力トランジスタＱ２と同時にオン状態となって、貫通電流による素子の破壊を生じるおそれがあった。
【００１０】
また、図５（ｂ）に示した上記従来の負荷駆動装置では、抵抗Ｒ２ｂを設けたことで、出力トランジスタＱ２をオン状態からオフ状態へ切り替える際の不要輻射ノイズを低減し得る反面、出力トランジスタＱ１をオフ状態からオン状態へ切り替える際には、出力トランジスタＱ２のゲート電圧が寄生容量Ｃ２によって浮きやすくなるため、本来オフ状態でなければならない出力トランジスタＱ２が出力トランジスタＱ１と同時にオン状態となって、貫通電流による素子の破壊を生じるおそれがあった。
【００１１】
なお、特許文献２の従来技術では、出力トランジスタのゲート電圧を任意に制御することができるので、上記課題を解決することも不可能ではないが、当該従来技術は、出力トランジスタの同時オフ期間（デッドタイム）を最小限に抑えるべく、出力トランジスタのゲート電圧を検出する電圧検出回路や、その検出結果に基づいて任意のゲート電圧を生成する複数の電圧電流変換増幅器を必要とする非常に複雑な構成とされていたため、回路規模の増大やコストの上昇を招来する結果となっていた。
【００１２】
また、特許文献３の従来技術では、出力トランジスタのゲートにオフゲート電源を接続する経路として、抵抗を介する第１経路と抵抗を介さない第２経路が並列に設けられているので、これらを適宜切り替えることにより、上記課題を解決することも不可能ではないが、当該従来技術は、図５（ｂ）と同様、抵抗を用いて電流を制限する構成であるため、電源電位や接地電位に変動が生じた場合には、出力トランジスタのゲート電圧が意図しない傾きで変化してしまい、出力トランジスタのスイッチング制御に伴う不要輻射ノイズを充分に低減することができなくなるおそれがあった。
【００１３】
本発明は、上記の問題点に鑑み、出力トランジスタのスイッチング制御に伴う不要輻射ノイズを低減するとともに、出力トランジスタのゲート浮きに起因する貫通電流の発生を防止することが可能な負荷駆動装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記の目的を達成すべく、本発明に係る負荷駆動装置は、電源ラインと接地ラインとの間に直列接続され、互いの接続ノードにインダクタンス成分を有する負荷の一端が接続される第１、第２出力トランジスタと；前記電源ラインと前記接地ラインとの間に直列接続され、第１制御信号に基づく相補的なスイッチング制御によって、互いの接続ノードから第１出力トランジスタのゲート電圧を出力する第１、第２制御トランジスタと；前記電源ラインと前記接地ラインとの間に直列接続され、第２制御信号に基づく相補的なスイッチング制御によって、互いの接続ノードから第２出力トランジスタのゲート電圧を出力する第３、第４制御トランジスタと；前記電源ラインと第１制御トランジスタとの間に接続された第１定電流源と；前記接地ラインと第２制御トランジスタとの間に接続された第２定電流源と；前記電源ラインと第３制御トランジスタとの間に接続された第３定電流源と；前記接地ラインと第４制御トランジスタとの間に接続された第４定電流源と；前記電源ラインと第１制御トランジスタとの間に接続され、第２制御信号に基づくスイッチング制御によって、第１定電流源の短絡／非短絡を切り替える第１スイッチと；前記接地ラインと第４制御トランジスタとの間に接続され、第１制御信号に基づくスイッチング制御によって、第４定電流源の短絡／非短絡を切り替える第２スイッチと；第１、第２出力トランジスタの一方がオンするタイミングを他方がオフするタイミングよりも遅らせるように、第１、第２制御信号の論理変遷タイミングを互いにずらして生成する同時オン防止回路と；を有して成る構成（第１の構成）とされている。
【００１５】
なお、本発明に係る負荷駆動装置において、前記同時オン防止回路は、所定の基準電流を生成する定電流源と、前記基準電流に応じた第１ミラー電流を生成する第１カレントミラー回路と、第１ミラー電流に応じて第１、第２制御信号の論理変遷タイミングのずれ量を設定する設定回路と、を有して成り、第１〜第４定電流源の少なくとも一は、前記基準電流に応じた第２ミラー電流を生成する第２カレントミラー回路を有して成る構成（第２の構成）にするとよい。
【発明の効果】
【００１６】
本発明に係る負荷駆動装置であれば、出力トランジスタのスイッチング制御に伴う不要輻射ノイズを低減するとともに、出力トランジスタのゲート浮きに起因する貫通電流の発生を防止することが可能となる。
【発明を実施するための最良の形態】
【００１７】
図１は、本発明に係る負荷駆動装置の一実施形態を示す回路ブロック図である。
【００１８】
本図に示すように、本実施形態の負荷駆動装置は、第１出力トランジスタＱ１と、第２出力トランジスタＱ２と、第１制御トランジスタＰ１と、第２制御トランジスタＮ１と、第３制御トランジスタＰ２と、第４制御トランジスタＮ２と、第１定電流源Ｉ１ａと、第２定電流源Ｉ１ｂと、第３定電流源Ｉ２ａと、第４定電流源Ｉ２ｂと、第１スイッチＳＷ１と、第２スイッチＳＷ２と、同時オン防止回路ＣＴＲＬと、を有して成る。
【００１９】
なお、本実施形態の負荷駆動装置では、第１出力トランジスタＱ１、第１制御トランジスタＰ１、第３制御トランジスタＰ２、及び、第１スイッチＳＷ１として、いずれも、Ｐチャネル型電界効果トランジスタが用いられており、第２出力トランジスタＱ２、第２制御トランジスタＮ１、第４制御トランジスタＮ２、及び、第２スイッチＳＷ２として、いずれも、Ｎチャネル型電界効果トランジスタが用いられている。また、いずれのトランジスタについても、そのインピーダンスは充分に低く設計されている。
【００２０】
第１出力トランジスタＱ１のソースは、電源ラインに接続されている。第２出力トランジスタＮ１のソースは、接地ラインに接続されている。第１出力トランジスタＱ１のドレインと第２出力トランジスタＮ２のドレインは、互いに接続されており、その接続ノードは、インダクタンス成分を有する負荷Ｌの一端に接続されている。
【００２１】
なお、第１出力トランジスタＱ１のゲート・ドレイン間には、寄生容量Ｃ１が付随している。同様に、第２出力トランジスタＱ２のゲート・ドレイン間には、寄生容量Ｃ２が付随している。
【００２２】
第１制御トランジスタＰ１のドレインと第２制御トランジスタＮ１のドレインは、互いに接続されており、その接続ノードは、第１出力トランジスタＱ１のゲートに接続されている。第１制御トランジスタＰ１のゲートと第２制御トランジスタＮ１のゲートは、互いに接続されており、その接続ノードには、同時オン防止回路ＣＴＲＬから第１制御信号Ｓ１が与えられている。
【００２３】
第１定電流源Ｉ１ａは、電源ラインと第１制御トランジスタＰ１のソースとの間に接続されている。第２定電流源Ｉ１ｂは、接地ラインと第２制御トランジスタＮ１のソースとの間に接続されている。
【００２４】
第１スイッチＳＷ１のソースは、電源ラインに接続されている。第１スイッチＳＷ１のドレインは、第１制御トランジスタＰ１のソースに接続されている。第１スイッチＳＷ１のゲートには、同時オン防止回路ＣＴＲＬから第２制御信号Ｓ２が与えられている。
【００２５】
第３制御トランジスタＰ２のドレインと第４制御トランジスタＮ２のドレインは、互いに接続されており、その接続ノードは、第２出力トランジスタＱ２のゲートに接続されている。第３制御トランジスタＰ２のゲートと第４制御トランジスタＮ２のゲートは、互いに接続されており、その接続ノードには、同時オン防止回路ＣＴＲＬから第２制御信号Ｓ２が与えられている。
【００２６】
第３定電流源Ｉ２ａは、電源ラインと第３制御トランジスタＰ２のソースとの間に接続されている。第４定電流源Ｉ２ｂは、接地ラインと第４制御トランジスタＮ２のソースとの間に接続されている。
【００２７】
第２スイッチＳＷ２のソースは、接地ラインに接続されている。第２スイッチＳＷ２のドレインは、第４制御トランジスタＮ２のソースに接続されている。第２スイッチＳＷ２のゲートには、同時オン防止回路ＣＴＲＬから第１制御信号Ｓ１が与えられている。
【００２８】
上記構成から成る負荷駆動装置の動作について、図２を参照しながら詳細に説明する。
【００２９】
図２は、負荷駆動装置の一動作例を説明するためのタイミングチャートである。なお、図２において、左端に記載された符号「Ｓ１」、「Ｓ２」は、それぞれ、第１、第２制御信号Ｓ１、Ｓ２の電圧波形を示しており、符号「Ｑ１」、「Ｑ２」は、それぞれ、第１、第２出力トランジスタＱ１、Ｑ２の各ゲート電圧波形を示している。また、符号「Ｖｏｕｔ」は、負荷Ｌの一端に与えられる出力電圧波形を示している。
【００３０】
時刻ｔ１まで、第１、第２制御信号Ｓ１、Ｓ２は、いずれもハイレベルとされているので、第１、第３制御トランジスタＰ１、Ｐ２は、いずれもオフ状態とされ、第２、第４制御トランジスタＮ１、Ｎ２は、いずれもオン状態とされている。すなわち、第１、第２出力トランジスタＱ１、Ｑ２のゲート電圧は、いずれもローレベルとされている。従って、第１出力トランジスタＱ１がオン状態となり、第２出力トランジスタＱ２がオフ状態となっているので、出力電圧Ｖｏｕｔは、ハイレベルとされている。なお、このとき、第１スイッチＳＷ１はオフ状態とされ、第２スイッチＳＷ２はオン状態とされている。
【００３１】
時刻ｔ１にて、第１制御信号Ｓ１がローレベルに変遷されると、遅滞なく第１制御トランジスタＰ１がオン状態とされ、第２制御トランジスタＮ１がオフ状態とされる。一方、第２制御信号Ｓ２は、時刻ｔ１から所定の遅延期間ｄ１が経過するまでハイレベルに維持されるため、第１スイッチＳＷ１は、オフ状態（すなわち、第１定電流源Ｉ１ａの非短絡状態）に維持される。
【００３２】
このような構成とすることにより、第１定電流源Ｉ１ａの能力に応じて、第１出力トランジスタＱ１のゲート電圧を緩やかに上昇させることができるので、負荷Ｌのインダクタンス成分に起因する不要輻射ノイズの発生を適切に抑えることが可能となる。
【００３３】
また、第１定電流源Ｉ１ａを用いてゲート電圧の傾き（ｄｖ／ｄｔ）を制御する本実施形態の構成であれば、抵抗を用いて電流を制限する従来構成（図５を参照）と比べて、電源電位や接地電位に変動に依ることなく、常に所望の傾きで第１出力トランジスタＱ１のゲート電圧を変化させることが可能となる。
【００３４】
なお、第２スイッチＳＷ２は、第１制御信号Ｓ１のローレベル遷移に応じて、時刻ｔ１の時点でオフ状態とされる。
【００３５】
時刻ｔ２にて、第１出力トランジスタＱ１のゲート電圧がオンスレッショルド電圧Ｖｔｈ（Ｑ１）を上回ると、第１出力トランジスタＱ１がオフ状態となる。以後、第２出力トランジスタＱ２がオン状態とされるまでの期間（ｔ２〜ｔ４）は、第１、第２出力トランジスタＱ１、Ｑ２がいずれもオフ状態とされた期間（同時オフ期間）となる。
【００３６】
時刻ｔ１から所定の遅延期間ｄ１が経過し、時刻ｔ３にて、第２制御信号Ｓ２がローレベルに変遷されると、遅滞なく第３制御トランジスタＰ２がオン状態とされ、第４制御トランジスタＮ２がオフ状態とされる。従って、第２出力トランジスタＱ２のゲート電圧は第３定電流源Ｉ２ａの能力に応じて緩やかに上昇を開始する。
【００３７】
また、時刻ｔ３では、第１スイッチＳＷ１が第２制御信号Ｓ２のローレベル遷移に応じて遅滞なくオン状態とされる。このような構成とすることにより、第２出力トランジスタＱ２がオフ状態からオン状態へ切り替えられるタイミング（後述する時刻ｔ４）よりも先に、第１スイッチＳＷ１をオン状態（すなわち、第１定電流源Ｉ１ａの短絡状態）としておくことが可能となる。
【００３８】
時刻ｔ４にて、第２出力トランジスタＱ２のゲート電圧がオンスレッショルド電圧Ｖｔｈ（Ｑ２）を上回ると、第２出力トランジスタＱ２がオン状態となる。従って、出力電圧Ｖｏｕｔは、それまでのハイレベルからローレベルに変遷される。このとき、第１出力トランジスタＱ１のゲートは、第１定電流源Ｉ１ａを介する経路ではなく、低インピーダンスの第１スイッチＳＷ１を介するバイパス経路で電源ラインに短絡されている。従って、寄生容量Ｃ１による第１出力トランジスタＱ１のゲート浮きを適切に抑制することができるので、これに起因する第１、第２出力トランジスタＱ１、Ｑ２の同時オンを防止して、貫通電流による素子の破壊を回避することが可能となる。
【００３９】
時刻ｔ５にて、第２制御信号Ｓ２がハイレベルに変遷されると、遅滞なく第３制御トランジスタＰ２がオフ状態とされ、第４制御トランジスタＮ２がオン状態とされる。一方、第１制御信号Ｓ１は、時刻ｔ５から所定の遅延期間ｄ２が経過するまでローレベルに維持されるため、第２スイッチＳＷ２は、オフ状態（すなわち、第４定電流源Ｉ２ｂの非短絡状態）に維持される。
【００４０】
このような構成とすることにより、第４定電流源Ｉ２ｂの能力に応じて、第２出力トランジスタＱ２のゲート電圧を緩やかに下降させることができるので、負荷Ｌのインダクタンス成分に起因する不要輻射ノイズの発生を適切に抑えることが可能となる。
【００４１】
また、第４定電流源Ｉ２ｂを用いてゲート電圧の傾き（ｄｖ／ｄｔ）を制御する本実施形態の構成であれば、抵抗を用いて電流を制限する従来構成（図５を参照）と比べて、電源電位や接地電位に変動に依ることなく、常に所望の傾きで第２出力トランジスタＱ２のゲート電圧を変化させることが可能となる。
【００４２】
なお、第１スイッチＳＷ１は、第２制御信号Ｓ２のハイレベル遷移に応じて、時刻ｔ５の時点でオフ状態とされる。
【００４３】
時刻ｔ６にて、第２出力トランジスタＱ２のゲート電圧がオンスレッショルド電圧Ｖｔｈ（Ｑ２）を下回ると、第２出力トランジスタＱ２がオフ状態となる。以後、第１出力トランジスタＱ１がオン状態とされるまでの期間は、第１、第２出力トランジスタＱ１、Ｑ２がいずれもオフ状態とされた期間（同時オフ期間）となる。
【００４４】
時刻ｔ５から所定の遅延期間ｄ２が経過し、時刻ｔ７にて、第１制御信号Ｓ１がハイレベルに変遷されると、遅滞なく第１制御トランジスタＰ１がオフ状態とされ、第２制御トランジスタＮ１がオン状態とされる。従って、第１出力トランジスタＱ１のゲート電圧は第２定電流源Ｉ１ｂの能力に応じて緩やかに下降を開始する。
【００４５】
また、時刻ｔ７では、第２スイッチＳＷ２が第１制御信号Ｓ１のハイレベル遷移に応じて遅滞なくオン状態とされる。このような構成とすることにより、第１出力トランジスタＱ１がオフ状態からオン状態へ切り替えられるタイミング（後述する時刻ｔ８）よりも先に、第２スイッチＳＷ２をオン状態（すなわち、第４定電流源Ｉ２ｂの短絡状態）としておくことが可能となる。
【００４６】
時刻ｔ８にて、第１出力トランジスタＱ１のゲート電圧がオンスレッショルド電圧Ｖｔｈ（Ｑ１）を下回ると、第１出力トランジスタＱ１がオン状態となる。従って、出力電圧Ｖｏｕｔは、それまでのローレベルからハイレベルに変遷される。このとき、第２出力トランジスタＱ２のゲートは、第４定電流源Ｉ２ｂを介する経路ではなく、低インピーダンスの第２スイッチＳＷ２を介するバイパス経路で接地ラインに短絡されている。従って、寄生容量Ｃ２による第２出力トランジスタＱ２のゲート浮きを適切に抑制することができるので、これに起因する第１、第２出力トランジスタＱ１、Ｑ２の同時オンを防止して、貫通電流による素子の破壊を回避することが可能となる。
【００４７】
上記で説明したように、本発明に係る負荷駆動装置は、電源ラインと接地ラインとの間に直列接続され、互いの接続ノードにインダクタンス成分を有する負荷Ｌの一端が接続される第１、第２出力トランジスタＱ１、Ｑ２と；電源ラインと接地ラインとの間に直列接続され、第１制御信号Ｓ１に基づく相補的なスイッチング制御によって、互いの接続ノードから第１出力トランジスタＱ１のゲート電圧を出力する第１、第２制御トランジスタＰ１、Ｎ１と；電源ラインと接地ラインとの間に直列接続され、第２制御信号Ｓ２に基づく相補的なスイッチング制御によって、互いの接続ノードから第２出力トランジスタＱ２のゲート電圧を出力する第３、第４制御トランジスタＰ２、Ｎ２と；電源ラインと第１制御トランジスタＰ１との間に接続された第１定電流源Ｉ１ａと；接地ラインと第２制御トランジスタＮ１との間に接続された第２定電流源Ｉ１ｂと；電源ラインと第３制御トランジスタＰ２との間に接続された第３定電流源Ｉ２ａと；接地ラインと第４制御トランジスタＮ２との間に接続された第４定電流源Ｉ２ｂと；電源ラインと第１制御トランジスタＰ１との間に接続され、第２制御信号Ｓ２に基づくスイッチング制御によって、第１定電流源Ｉ１ａの短絡／非短絡を切り替える第１スイッチＳＷ１と；接地ラインと第４制御トランジスタＮ２との間に接続され、第１制御信号Ｓ１に基づくスイッチング制御によって、第４定電流源Ｉ２ｂの短絡／非短絡を切り替える第２スイッチＳＷ２と；第１、第２出力トランジスタＱ１、Ｑ２の一方がオンするタイミングを他方がオフするタイミングよりも遅らせるように、第１、第２制御信号Ｓ１、Ｓ２の論理変遷タイミングを互いにずらして生成する同時オン防止回路ＣＴＲＬと；を有して成る構成とされている。
【００４８】
このような構成とすることにより、第１出力トランジスタＱ１をオン状態からオフ状態に切り替える際には、第１定電流源Ｉ１ａを用いて第１出力トランジスタＱ１のゲート電圧を緩やかに上昇させ、スイッチング制御に伴う不要輻射ノイズの発生を低減する一方、第２出力トランジスタＱ２がオン状態となるよりも前に、第１定電流源Ｉ１ａを短絡させることで、第１出力トランジスタＱ１のゲート浮きに起因する貫通電流の発生を防止することが可能となる。
【００４９】
同様に、第２出力トランジスタＱ２をオン状態からオフ状態に切り替える際には、第４定電流源Ｉ２ｂを用いて第２出力トランジスタＱ２のゲート電圧を緩やかに下降させ、スイッチング制御に伴う不要輻射ノイズの発生を低減する一方、第１出力トランジスタＱ１がオン状態となるよりも前に、第４定電流源Ｉ２ｂを短絡させることで、第２出力トランジスタＱ２のゲート浮きに起因する貫通電流の発生を防止することが可能となる。
【００５０】
また、本発明に係る負荷駆動装置であれば、第１、第２スイッチＳＷ１、ＳＷ２の開閉制御信号として、第１、第２制御信号Ｓ１、Ｓ２を流用することができるので、回路規模の不要な増大を招くことがない。
【００５１】
なお、上記構成から成る負荷駆動装置において、第１出力トランジスタＱ１のゲート電圧がローレベルからハイレベルに立ち上がる際の傾きを緩やかにするほど、第１トランジスタＱ１のオフタイミングが遅れるので、第１、第２出力トランジスタＱ１、Ｑ２の同時オンを防止するためには、より長い遅延期間ｄ１が必要となる。同様に、第２出力トランジスタＱ２のゲート電圧がハイレベルからローレベルに立ち下がる際の傾きを緩やかにするほど、第２トランジスタＱ２のオフタイミングが遅れるので、第１、第２出力トランジスタＱ１、Ｑ２の同時オンを防止するためには、より長い遅延期間ｄ２が必要となる。
【００５２】
そこで、本発明に係る負荷駆動装置では、第１、第２トランジスタＱ１、Ｑ２のゲート電圧の傾き（延いては、第１〜第４定電流源のうち、少なくとも一の定電流値）と、同時オン防止回路ＣＴＲＬで設定される遅延期間ｄ１、ｄ２との間に相関関係を持たせた回路構成が採用されている。
【００５３】
図３は、同時オン防止回路ＣＴＲＬ（特に遅延期間ｄ１の生成回路部分）、及び、第１定電流源Ｉ１ａの一構成例を示すブロック図である。また、図４は、遅延期間ｄ１の生成動作を説明するためのタイミングチャートである。
【００５４】
図３に示す通り、同時オン防止回路ＣＴＲＬは、遅延期間ｄ１の生成回路部分として、定電流源Ｉと、Ｐチャネル型電界効果トランジスタＰｘ、Ｐｙと、Ｎチャネル型電界効果トランジスタＮｘと、容量Ｃと、インバータＩＮＶと、を有して成る。一方、第１定電流源Ｉ１ａは、Ｐチャネル型電界効果トランジスタＰｚを有して成る。
【００５５】
トランジスタＰｘ、Ｐｙ、Ｐｚのソースは、いずれも電源ラインに接続されている。トランジスタＰｘ、Ｐｙ、Ｐｚのゲートは互いに接続されており、それらの接続ノードは、トランジスタＰｘのドレインに接続されている。トランジスタＰｘのドレインは、所定の基準電流ｉｘを生成する定電流源Ｉを介して、接地ラインに接続されている。
【００５６】
すなわち、トランジスタＰｘとトランジスタＰｙは、基準電流ｉｘに応じた第１ミラー電流ｉｙを生成する第１カレントミラー回路を形成している。また、トランジスタＰｘとトランジスタＰｚは、基準電流ｉｘに応じた第２ミラー電流ｉｚを生成する第２カレントミラー回路を形成している。なお、ｉｘ：ｉｙ：ｉｚ＝ｘ：ｙ：ｚとする。
【００５７】
トランジスタＰｙのドレインは、トランジスタＮｘのドレインと、容量Ｃの一端と、インバータＩＮＶの入力端に接続されている。トランジスタＮｘのソース、及び、容量Ｃの他端は、いずれも接地ラインに接続されている。トランジスタＮｘのゲートには、電圧信号Ｖａが印加されている。容量Ｃの一端からは、電圧信号Ｖｂ（容量Ｃの充電電圧）が引き出されている。インバータＩＮＶの出力端からは、電圧信号Ｖｃが引き出されている。
【００５８】
上記構成から成る同時オン防止回路ＣＴＲＬにおいて、図４に示すように、電圧信号Ｖａがハイレベルからローレベルに遷移されると、トランジスタＮｘがオン状態からオフ状態とされるため、ミラー電流ｉｙによる容量Ｃの充電が開始され、電圧信号Ｖｂがローレベルから徐々に上昇し始める。一方、電圧信号Ｖｃは、電圧信号ＶｂがインバータＩＮＶのスレッショルド電圧Ｖｔｈ（ＩＮＶ）に達した時点でハイレベルからローレベルに遷移される。すなわち、電圧信号Ｖａと電圧信号Ｖｃを比較した場合、その論理変遷タイミングは、電圧信号ＶｂがインバータＩＮＶのスレッショルド電圧Ｖｔｈ（ＩＮＶ）に達するまでの所要時間だけ遅延される形となる。言い換えれば、上記の所要時間が遅延期間ｄ１として設定される。
【００５９】
このように、上記構成から成る同時オン防止回路ＣＴＲＬでは、トランジスタＮｘ、容量Ｃ、インバータＩＮＶにより、第１ミラー電流ｉｙに応じて第１、第２制御信号Ｓ１、Ｓ２の論理変遷タイミングのずれ量（遅延期間ｄ１）を設定する設定回路が形成されており、第１ミラー電流ｉｙの電流値が大きいほど、遅延期間ｄ１は短く設定され、逆に、第１ミラー電流ｉｙの電流値が小さいほど、遅延期間ｄ１は長く設定されることになる。
【００６０】
一方、第１定電流源Ｉ１ａでは、第２ミラー電流ｉｚの電流値が大きいほど、第１出力トランジスタＱ１のゲート電圧の傾きを急峻とし、逆に、第２ミラー電流ｉｚの電流値が小さいほど、第１出力トランジスタＱ１のゲート電圧の傾きを緩慢とすることになる。
【００６１】
従って、第２ミラー電流ｉｚの電流値を小さくして、第１出力トランジスタＱ１のゲート電圧の傾きを緩慢にすべく、基準電流ｉｘの電流値を小さくすると、これに伴って第１ミラー電流ｉｙの電流値も小さくなるため、遅延期間ｄ１は長く設定されることになる。逆に、第２ミラー電流ｉｚの電流値を大きくして、第１出力トランジスタＱ１のゲート電圧の傾きを急峻にすべく、基準電流ｉｘの電流値を大きくすると、これに伴って第１ミラー電流ｉｙの電流値も大きくなるため、遅延期間ｄ１は短く設定されることになる。
【００６２】
このように、本発明に係る負荷駆動装置であれば、第１、第２カレントミラー回路のミラー比（ｘ：ｙ：ｚ）を適切に設定しておくことにより、複雑な制御を要することなく、第１、第２出力トランジスタＱ１、Ｑ２のゲート電圧の傾きに応じて、遅延期間ｄ１を適宜変化させることが可能となる。
【００６３】
なお、上記実施形態では、第１定電流源Ｉ１ａの定電流値と遅延期間ｄ１との相関関係についてのみ説明を行ったが、これと同様の考え方に基づいて、第１、第２トランジスタＱ１、Ｑ２のゲート電圧の傾き（延いては、第１〜第４定電流源のうち、少なくとも一の定電流値）と、同時オン防止回路ＣＴＲＬで設定される遅延期間ｄ１、ｄ２との間に相関関係を持たせた回路構成を採用することが可能である。
【００６４】
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
【産業上の利用可能性】
【００６５】
本発明は、インダクタンス成分を有する負荷の駆動制御を行う負荷駆動装置において、不要輻射ノイズの低減と貫通電流による破壊防止を両立する上で有用な技術である。
【図面の簡単な説明】
【００６６】
【図１】は、本発明に係る負荷駆動装置の一実施形態を示す回路ブロック図である。
【図２】は、負荷駆動装置の一動作例を説明するためのタイミングチャートである。
【図３】は、第１定電流源Ｉ１ａの一構成例を示すブロック図である。
【図４】は、遅延期間ｄ１の生成動作を説明するためのタイミングチャートである。
【図５】は、負荷駆動装置の一従来例を示す回路図である。
【符号の説明】
【００６７】
Ｑ１    第１出力トランジスタ（Ｐチャネル型電界効果トランジスタ）
Ｑ２    第２出力トランジスタ（Ｎチャネル型電界効果トランジスタ）
Ｐ１    第１制御トランジスタ（Ｐチャネル型電界効果トランジスタ）
Ｎ１    第２制御トランジスタ（Ｎチャネル型電界効果トランジスタ）
Ｐ２    第３制御トランジスタ（Ｐチャネル型電界効果トランジスタ）
Ｎ２    第４制御トランジスタ（Ｎチャネル型電界効果トランジスタ）
Ｉ１ａ    第１定電流源
Ｉ１ｂ    第２定電流源
Ｉ２ａ    第３定電流源
Ｉ２ｂ    第４定電流源
ＳＷ１    第１スイッチ（Ｐチャネル型電界効果トランジスタ）
ＳＷ２    第２スイッチ（Ｎチャネル型電界効果トランジスタ）
ＣＴＲＬ    同時オン防止回路
Ｌ    負荷（コイル）
Ｃ１、Ｃ２    寄生容量
Ｐｘ、Ｐｙ、Ｐｚ    Ｐチャネル型電界効果トランジスタ
Ｎｘ    Ｎチャネル型電界効果トランジスタ
Ｉ    定電流源
Ｃ    容量
ＩＮＶ    インバータ
【図１】
2008053782.tif 000003
【図２】
2008053782.tif 000004
【図３】
2008053782.tif 000005
【図４】
2008053782.tif 000006
【図５】
2008053782.tif 000007