(57)【要約】      （修正有）【課題】光露光で加工される形状に、電子線露光による形状を一致または近似させる。【解決手段】半導体装置の設計データを基に転写マスクに形成されたパターンをパターン形成剤が塗布された基板上に光によって投影したときに形成される光露光パターンの形状１Ａを記憶する光露光パターン記憶部と、設計データを基に電子線露光によって基板上に形成される電子線露光パターン２Ａの形状を記憶する電子線露光パターン記憶部と、光露光パターンの形状と電子線露光パターンの形状とから形状の相異部分を示す差分情報Ｓ６を抽出する差分抽出部と、差分情報にしたがって光露光パターンを模擬した形状に設計データを形状変化Ｓ８させるデータ修正部とを備える。【選択図】図６
2008053565.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の設計データを基に基板上に形成される光露光パターンの形状を模擬する模擬光パターンを取得する模擬光パターン取得ステップと、
前記設計データを基に電子線露光によって前記基板上に形成される電子線露光パターンの形状を模擬する模擬電子線露光パターンを取得する模擬電子線露光パターン取得ステップと、
前記模擬光パターン取得ステップによって得られた前記模擬光パターンと模擬電子線露光パターン取得ステップによって得られた前記模擬電子線露光パターンとの、形状の相異部分を示す差分情報を抽出する差分抽出ステップと、
前記差分情報にしたがって、前記設計データを形状変化させ、形状変化設計データを取得する形状変化設計データ取得ステップと、を含むデータ作成工程と、
前記形状変化設計データを用いて、基板上に電子線露光を行う工程と、を有する半導体デバイスの製造方法。
【請求項２】
前記データ作成工程は、
前記設計データから光露光の模擬に使用される光露光データを作成する光露光データ作成ステップと、
前記設計データまたは前記形状変化設計データから電子線露光の模擬に使用される電子線露光データを作成する電子線露光データ作成ステップとをさらに含み、
前記光露光データ作成ステップは、平坦化のためのダミーパターン発生、光近接効果補正、ローカルフレア補正、およびエッチングに対するマイクロローディング効果補正の少なくとも１つを含む補正処理を実行し、
電子線露光データ作成ステップは、平坦化のためのダミーパターン発生、近接効果補正、スティッチング補正、エッチングに対するマイクロローディング効果補正の少なくとも１つを含む補正処理を実行する請求項１に記載の半導体デバイスの製造方法。
【請求項３】
前記データ作成工程は、
前記光露光データから前記光露光パターンの形状を生成する光露光模擬ステップと、
前記電子線露光データから前記電子線露光パターンの形状を生成する電子線露光模擬ステップとをさらに含む請求項２に記載の半導体デバイスの製造方法。
【請求項４】
前記差分抽出ステップは、前記相異部分の寸法が所定の許容値より小さい場合に前記差分情報の抽出を抑制する抑制ステップを有する請求項１から３のいずれかに記載の半導体デバイスの製造方法。
【請求項５】
前記データ作成工程は、前記設計データのうち、複数の半導体装置において共通に使用される部分回路データから前記光露光パターンを模擬した形状に形状変化させたデータを電子線露光用ライブラリ記憶部に記憶するステップをさらに含む請求項１から４のいずれかに記載の半導体デバイスの製造方法。
【請求項６】
前記データ作成工程は、
前記部分回路データを参照して形成される半導体装置の設計データに対して、前記部分回路データを前記電子線露光用ライブラリ記憶部に記憶されたデータに置き換える置換ステップと、
前記部分回路データが前記電子線露光用ライブラリ記憶部に記憶されたデータに置き換えられた半導体装置の設計データを電子線露光用の露光データに変換する変換ステップと、をさらに含む請求項５に記載の半導体デバイスの製造方法。
【請求項７】
前記設計データは、ビアホールデータと配線データとを含み、
前記電子線露光用ライブラリ記憶部には、前記光露光パターンを模擬した形状に前記ビアホールデータを形状変化させたデータと、前記光露光パターンを模擬した形状に前記配線データを形状変化させたデータとが記憶される請求項５または６に記載の半導体デバイスの製造方法。
【請求項８】
半導体装置の設計データを基に光露光によって基板上に形成される光露光パターンの形状を記憶する光パターン記憶部と、
前記設計データを基に電子線露光によって前記基板上に形成される電子線露光パターンの形状を記憶する電子線露光パターン記憶部と、
前記光露光パターンの形状と前記電子線露光パターンの形状との相異部分を示す差分情報を抽出する差分抽出部と、
前記差分情報にしたがって前記光露光パターンの形状に前記設計データを形状変化させるデータ修正部と、を備えるデータ作成装置。
【請求項９】
半導体装置の設計データを基に光露光によって基板上に形成される光露光パターンの形状を記憶する光パターン記憶部と、前記設計データを基に電子線露光によって前記基板上に形成される電子線露光パターンの形状を記憶する電子線露光パターン記憶部とにアクセス可能なコンピュータが、
前記光露光パターン記憶部から光露光パターンの形状を読み出すステップと、
前記電子線露光パターン記憶部から電子線露光パターンの形状を読み出すステップと、
前記光露光パターンの形状と前記電子線露光パターンの形状との相異部分を示す差分情報を抽出する差分抽出ステップと、
前記差分情報にしたがって前記光露光パターンの形状に前記設計データを形状変化させるデータ修正ステップと、を実行するデータ作成方法。
【請求項１０】
半導体装置の設計データを基に光露光によって基板上に形成される光露光パターンの形状を記憶する光パターン記憶部と、前記設計データを基に電子線露光によって前記基板上に形成される電子線露光パターンの形状を記憶する電子線露光パターン記憶部とにアクセス可能なコンピュータに、
前記光露光パターン記憶部から光露光パターンの形状を読み出すステップと、
前記電子線露光パターン記憶部から電子線露光パターンの形状を読み出すステップと、
前記光露光パターンの形状と前記電子線露光パターンの形状との相異部分を示す差分情報を抽出する差分抽出ステップと、
前記差分情報にしたがって前記光露光パターンの形状に前記設計データを形状変化させるデータ修正ステップと、を実行させるデータ作成プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子線描画のためのデータ作成技術に関する。
【背景技術】
【０００２】
ＬＳＩの製造工程の一つであるリソグラフィー工程は、半導体デバイスを大量に生産する量産過程では光露光を使用するのが一般的である。しかし、光露光で量産する以前に、少量の半導体デバイスおよび半導体回路を製造する場合がある。
その目的は、エンジニアリングサンプル（ＥＳ）を製造するため、あるいは、マクロ検証、チップ検証をシリコン上で行うためである。このような少量品製造のためには、レチクルを作製する手間や期間、コストを削減するために、電子線露光を使用することの有効性が認められている。
【０００３】
その理由は、近年の半導体デバイスの微細化に伴い、１つの半導体デバイスが有する素子数が増大し、半導体デバイスを露光するために必要なレチクルの作製難易度が上がっているためである。作成難易度の上昇は、レチクル作製負荷となり、コスト高と作製期間の増加を招いている。このようなレチクル作製負荷が、半導体デバイスビジネスの収益を圧迫し、または納期に影響を与える要因の１つになり得る。
【０００４】
量産品の製造においては、生産性の高さゆえ、レチクルを用いて一括転写で露光する光露光技術を使用することの価値はある。一方、少量品においてはこのレチクル負荷が許容できない。そのため、少量品に対してはレチクルを介さずに半導体基板に対し直接露光する電子線露光を使用することで、レチクル作製負荷を回避することができる。
【０００５】
しかし、量産時と異なる露光技術を使用することで、リソグラフィー工程において異なる物理現象が生じ、出来上がり形状が一致しない（図１Ａ−１Ｅ、図２Ａ−２Ｅ参照）。図１Ａ−１Ｅは、光露光後に半導体基板に形成されるレジストパターンの形状を示している。また、図２Ａ−２Ｅは、電子線露光後に半導体基板に形成されるレジストパターンの形状を示している。
【０００６】
すなわち、設計データ中に矩形形状、あるいは、配線先端のような矩形部分が含まれていた場合、そのような設計データを電子線で露光した場合には、図２Ａ−２Ｅに示すように、頂点部分にやや丸みを生じるが、矩形形状が残存したパターンの形状となる。
【０００７】
一方、同一の設計データにてレチクルを作成し、例えば、ＫｒＦエキシマレーザで光露光した場合には、図１Ａ−１Ｅに示すように、矩形ホールは、円形に近づき、配線先端部も半円に近づいた形状となる。
【０００８】
このように、設計データが同一であっても、光露光と、電子線露光とで、形成されるパターンが大きく相異する。このため、リソグラフィー工程の後続の工程において、プロセス条件やパラメータを変える必要がある。または、半導体デバイスの特性や、歩留まりに違いが生じるなどの問題があった（図３、４参照）。
【０００９】
例えば、図３は、メタル配線パターンの線幅と、ピッチ（配線間隔）との関係を測定し、プロットした図である（単位はミクロン）。図３に示した範囲では、メタル配線パターンの線幅は、規格の最小値（規格ｍｉｎ）と規格の最大値（規格ｍａｘ）との範囲に収まっている。しかし、光露光でのメタル配線と、電子線露光でのメタル配線とで、線幅のピ
ッチ依存性が明らかに異なっている。すなわち、全体的な傾向として、光露光の方が、０．０４ミクロン程度太くなる傾向にある。
【００１０】
また、図４は、光露光で製造された半導体デバイスと、電子線露光で製造された半導体デバイスのスレショールド電圧（Ｖｔｈ）と、オン電流（Ｉｏｎ）との関係を示している。図４のように、すべての露光対象層を光露光した場合、すべての露光対象層を電子線露光した場合、バルクおよび下層配線を光露光し、その他の層を電子線露光した場合、およびバルクを光露光し、配線を含む他の層を電子線露光した場合について、互いに特性にずれが生じる。
【００１１】
このように、一般的に、光露光によってパターン形成するか、電子線露光によってパターン形成するかによって、線幅、パターン形状、および素子の特性に相異が生じる。このため、プロセスの最適条件についても、ずれが生じることになる。すなわち、少量品に対してはレチクルを介さずに半導体基板に対し直接露光する電子線露光を使用した製造ラインのプロセス条件が、量産用の光露光を使用した製造ラインのプロセス条件とは一致しないことになる。このため、結局のところ、少量品についてもレチクルを作製し光露光を使用して半導体デバイスを製造することが多く見られる。
【特許文献１】特開平０９−２４６１４４号公報
【特許文献２】特開平１０−１２５５７４号公報
【特許文献３】特開平１１−１１１５９４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上述した技術では、光露光と電子線露光では出来上がり形状が一致しないという問題があった。本発明の目的は、量産時の出来上がり形状、つまり、光露光で加工される形状に、電子線露光による形状が一致または近似するような電子線露光用の露光データを作成することにある。
【課題を解決するための手段】
【００１３】
本発明は前記課題を解決するために、以下の手段を採用した。すなわち、本発明は、半導体装置の設計データを基に光露光によって前記基板上に形成される光露光パターンの形状を記憶する電子線露光パターン記憶部と、前記設計データを基に電子線露光によって前記基板上に形成される電子線露光パターンの形状を記憶する電子線露光パターン記憶部と、前記光露光パターンの形状と前記電子線露光パターンの形状とから前記形状の相異部分を示す差分情報を抽出する差分抽出部と、前記差分情報にしたがって前記光露光パターンを模擬した形状に前記設計データを形状変化させるデータ修正部と、を備えるデータ作成装置である。
【００１４】
本発明によれば、光露光パターンの形状と電子線露光パターンの形状とから前記形状の相異部分を示す差分情報を抽出し、差分情報にしたがって光露光パターンを模擬した形状に設計データを形状変化させるので、そのような設計データを用いて電子線露光しても、光露光と同様のパターンを基板上に形成できる。
【００１５】
本発明は、以上のような処理をコンピュータに実行させるコンピュータ実行可能なプログラムであってもよい。また、本発明は、そのようなプログラムを記録したコンピュータが読み取り可能な記録媒体であってもよい。また、本発明は、コンピュータが以上のような処理を実行する方法であってもよい。
【００１６】
また、本発明は、以上のようなデータを作成するデータ作成工程と、このデータ作成工程で作成された形状変化したデータを用いて、基板上に電子線露光を行う工程と、を有す
る半導体デバイスの製造方法であってもよい。
【発明の効果】
【００１７】
本発明によれば、光露光で加工される形状に、電子線露光による形状を一致または近似させることができる。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照して本発明を実施するための最良の形態（以下、実施形態という）に係るデータ作成装置について説明する。以下の実施形態の構成は例示であり、本発明は実施形態の構成には限定されない。
【００１９】
《発明の骨子》
設計データから露光データに変換された各パターンが、それぞれのリソグラフィー手段により半導体基板上に露光された場合、どのような形状になるかを光強度シミュレーションと電子線露光による露光強度シミュレーションにより求める。シミュレーションから得られた夫々の形状データを比較し、違いがある箇所を修正するように設計データを変更し、電子線露光用設計データライブラリとして新たに登録しておく。なお、電子線露光を電子線描画ともいう。
【００２０】
電子線露光用の露光データを作成する際には、入力した本来の設計データに対して、電子線露光用設計データライブラリの中から対応するセルデータやホール形状データ、配線データを置き換えてから、露光データ作成処理を行う。図５Ａにビアホールについて、置き換え前と置き換え後のパターン形状を示す。図５Ａに示すように、置き換え前の設計データは、略正方形に近い矩形データである。また、置き換え後の設計データは、頂点数を８個とした８角形の外形を有する。
【００２１】
図５Ｂに、置き換え前の矩形データに基づいて作成した電子線露光データによる描画結果と、置き換え後の８角形データに基づいて作成した電子線露光データによる描画結果を示す。図５Ｂは、半導体基板上でレジストを現像したレジストパターンの形状を示している。
【００２２】
図５Ｂに示すように、置き換え後の８角形データに基づく描画結果は、図２Ａ−２Ｅに示した光露光の結果に近づいている。このように、本発明によれば、光露光を使用した場合と同等な形状を、電子線露光を使用して得ることができる。したがって、このような露光工程と、エッチング、レジスト除去、不純物の注入、ゲートの形成、メタル層の埋め込み、配線の形成、層間絶縁膜の形成、プラグ層の形成等、他の半導体デバイス製造工程と組み合わせて、光露光による場合と同等または類似した特性の半導体デバイスを製造することができる。
【００２３】
このため、少量品に対してはレチクルを作製することなく、低コストでかつ短納期に、光露光によって製造されたデバイスの特性に近い特性を有する半導体デバイス、または半導体回路を製造することができる。本発明は、半導体デバイスビジネスに極めて有効である。
【００２４】
《実施例》
以下、図面を参照して本発明の実施例に係るデータ作成装置を説明する。
【００２５】
＜ハードウェア構成＞
本データ作成装置は、パーソナルコンピュータ、サーバ等の通常のコンピュータ上でデータ作成プログラムを実行することにより実現される。このようなコンピュータは、いず
れも、ＣＰＵ、メモリ、入出力インターフェース、表示装置、ハードディスク、ネットワークとの通信インターフェース、着脱可能な可搬型記憶媒体の駆動装置等を有している。このようなコンピュータの構成要素および作用は広く知られているので、その説明は省略する。
【００２６】
ただし、本データ作成装置が処理する半導体デバイスの設計データは、本データ作成装置と同一のコンピュータ上で管理され、記憶されていてもよい。また、本データ作成装置が他のコンピュータと連係してコンピュータシステムを構成してもよい。例えば、半導体デバイスの設計データを作成し、管理する他のコンピュータが存在してもよい。本データ作成装置は、例えば、ネットワークを介してそのような他のコンピュータに管理される半導体デバイスの設計データにアクセスできればよい。
【００２７】
＜全体の処理手順＞
本発明の実施は、大きく分けて２種類の工程（以下、それぞれ工程１および工程２という）からなる。工程１では、本データ作成装置は、電子線露光用設計データライブラリを作成する。すなわち、本データ作成装置は、本来の設計データに含まれている部品データである設計用のセルライブラリ、設計用のビアホールパターン、設計用の配線パターンの形状を変更する。
【００２８】
ここで形状の変更とは、半導体基板上に電子線露光した場合であっても、光露光された場合に半導体基板上に形成されるパターンと同様のパターンを形成するようにパターン形状を変更することである。この場合、光露光され、現像された場合のレジストパターンの形状をシミュレーションで求めるとともに、電子線露光され、現像された場合のレジストパターンの形状をシミュレーションで求める。そして、両方のレジストパターンの形状から差分を抽出し、差分が小さくなるように、電子線露光されるパターンの形状を変更する。そして、本データ作成装置は、形状を変更されたこれらのパターンを電子線露光用設計データライブラリに登録する。ここでは、形状変更されたパターンを電子線露光用設計データと呼ぶ。
【００２９】
工程２では、データ作成装置は、設計データから電子線露光用データを作成する。ただし、従来とは異なり、本実施例の工程２では、本データ作成装置に入力される設計データに対して、電子線露光用設計データライブラリの中から対応する電子線露光用設計データを選択し置き換えてから、露光データ作成処理を行う。
【００３０】
＜各種補正処理＞
工程１では、光露光シミュレーションおよび電子線露光シミュレーションで、レジストパターンの形状を求める。その場合に、光露光シミュレーションで使用するレチクルパターンに対して、現在一般的に実施されている各種補正を実施する。この補正は、具体的には、レチクル作成用の電子線露光データに対して実施する。これらは、平坦化のためのダミーパターン発生、光近接効果補正、ローカルフレア補正、エッチングの影響を考慮するためのマイクロローディング効果補正などである。
【００３１】
また、電子線露光シミュレーションで使用する電子線露光データに対して、現在一般的に実施されている各種補正を実施する。これらの補正は、上記平坦化のためのダミーパターン発生、近接効果補正、スティッチング補正、上記エッチングに対するマイクロローディング効果補正などである。以下、これらの補正の概要を説明する。
【００３２】
なお、以下の補正は、テクノロジに応じたデザインルール、すなわち、テクノロジごとに規定される最小線幅、最小パターン間隔、パターン密度にしたがって実行される。したがって、補正後の設計データは、テクノロジごとに管理すればよい。
【００３３】
（１）平坦化のためのダミーパターン発生
平坦化のためのダミーパターン発生とは、ゲート層やメタル層（配線層、メタル配線層ともいう）に対して、パターンの面積密度を平準化する処理をいう。すなわち、半導体基板面に対応するデータ領域を定められた大きさの小領域に分割し、入力したパターン図形の各小領域中でのパターン面積を求め、小領域における面積密度を算出する。そして、各小領域の中で、基準面積密度に達していない小領域に対しては、基準面積密度に達するように、素子動作上影響のない箇所に、予め定義された構成のダミーのパターンを付加する。
【００３４】
（２）光近接効果補正（ＯＰＣ）
光近接効果補正（ＯＰＣ）とは、露光、現像の物理モデルに基づくシミュレーションによって光近接効果（ＯＰＥ）を予測し、その予測値に基づきマスクパターン補正量を割り出し、レチクル作成用のデータ上でパターンの辺を移動し、あるいはパターン形状を変更する処理である。このようなデータ上の補正により、半導体基板上に形成されるパターン形状が設計形状からずれる現象を抑制する。このような現象は、例えば、露光する光の波長と同程度または波長以下の寸法のパターン形成によって発生する。
【００３５】
光近接効果補正では、予め求めておいた補正ルール（ＯＰＣルール）に基づき設計パターンの補正を行うルールベースＯＰＣと、リソグラフィープロセスにおける現象をモデル化したシミュレータにより設計パターンの補正を行うモデルベースＯＰＣを対象層に応じて使い分ける。
【００３６】
ルールベースＯＰＣの手段としては、まず、種々の図形処理を組み合わせた補正ルールを実験などで作成しておく。具体的には、一対のラインパターンに対して、線幅又は隣接スペース寸法に基づいて線幅を狭めたり又は広げたりする変更量のルールである。このルールを基にライン補正を行う。また、ラインパターンの先端が細く転写（パターニング）されることを防ぐために、ラインパターンの先端に矩形図形を付加するハンマーヘッド補正を行う。また、方形状パターンのコーナー部分が後退した状態でパターニングされることを防ぐために、方形状パターンの凸型コーナー部に矩形を付加するセリフ補正を行う。またＬ字状パターンの凹型コーナーが太った状態でパターニングされることを防ぐために、凹型コーナーに削り込みを施すインセット補正を行う。
【００３７】
モデルベースＯＰＣは、オリジナルの設計データを元に、マスクパターンと転写された半導体基板上のパターンとの差異をシミュレーションによって計算して、設計データ通りの形状が得られるように、パターンデータの辺を移動する。
（３）ローカルフレア補正
ローカルフレア補正では、ショットの一定領域毎に設計パターンの開口率を計算し、１つのショット領域毎に、ダブルガウシアンを用いたPoint Spread Functionで転写パター
ンに対応するマスクパターンのフレア量を見積もる。そして、半導体基板に転写するショットのレイアウトをもとに、所定の寸法のパターンを得るためのマスク寸法を求め、その寸法になるようにパターンデータの辺を移動する。
（４）マイクロローディング効果補正
マイクロローディング効果補正では、パターンの寸法に応じてエッチング速度、形状が変化する現象を、予め実験で求めておく。そして、パターン寸法と隣接パターン間距離の組み合わせからなる表に線幅変動量（Ｘ）を設定しておく。データ作成装置に入力されたパターン図形の各辺に対して、隣接パターン間の距離を求め、上記事前に実験的に設定された表より線幅変動量（Ｘ）を得る。そして、マイクロローディング効果補正では、線幅変動量（Ｘ）に対して、辺の位置をパターンの外側（隣接パターン側）方向に −Ｘ／２ 移動する。ここで、−（マイナス符号）の意味は、マイクロローディング効果による線幅
変動量（Ｘ）と逆方向に移動するという意味である。
（５）近接効果補正
近接効果は、電子線の半導体基板での散乱に起因して、パターン密度、パターン寸法、パターン間隔に応じて露光強度分布が変動する現象をいう。近接効果補正では、電子線露光量をパターンごとに設定し、この現象によるレジストの吸収エネルギの変動を補正する。すなわち、予め実験により求めた露光強度分布（ＥＩＤ：Ｅｘｐｏｓｕｒｅ  Ｉｎｔｅｎｓｉｔｙ  Ｄｉｓｔｒｉｂｕｔｉｏｎ）関数に基づいて、各露光パターン毎の露光量を計算する。そして、最終的には各露光パターンが同じ吸収エネルギを得るように、各露光パターンの露光量を変化させながら自己整合計算を行い、最終的に各パターンの露光量を得る。
（６）スティッチング補正
スティッチング補正は、露光装置のステージの移動によってショットがつなぎ合わされるパターンに対し、つなぎ合わされる部分のパターン端を延長するか、または、つなぎ目を覆う位置に、露光量を半分程度下げた追加パターンを発生する。これによって、ショットとショットの間でステージ移動が発生しても、そのつなぎをスムーズなものとする。
【００３８】
＜工程１＞
以下、図６に基づいて、工程１を説明する。工程１では、データ作成装置は、まず、半導体デバイスの設計データをコピーして電子線露光用設計データライブラリファイルを作成する（Ｓ１）。設計データは、セルライブラリデータや配線層の配線データやビアホールデータを含む。
【００３９】
セルライブラリデータは、例えば、トランジスタ等の素子を構成する多角形のパターンの集合である。配線データも、多角形パターンで定義されることが多い。また、ビアホールデータは、例えば、矩形で定義されたパターンである。これらのセルライブラリデータ、配線データ、ビアホールデータには、それぞれ、階層名あるいは配線情報と呼ばれる識別情報を付与される。識別情報は、セル名とも呼ばれる。
【００４０】
これらの階層名あるいは配線情報は、設計データを構成する１つのデータファイル内でユニークに定義される。したがって、階層名あるいは配線情報を参照して、パターンを配置することができる。また、階層名あるいは配線情報を参照して、新たな部品を定義できる。そのような部品を組み合わせて半導体デバイスのレイアウトパターンが構成される。
【００４１】
本実施例では、コピーの際、これらの階層名の頭に“Ｅ"を付加し元データと区別でき
、かつ、元データとの対応をとることができるようにする。
【００４２】
次に、本データ作成装置は、設計データ中の露光対象の層に対する２種の露光データ作成処理を行う。一方は設計データを入力し光露光用データを作成する処理である（Ｓ２）。この処理は、例えば、レチクル作製用の露光データ作成処理と同様の処理である。この処理によって、データ作成装置の光露光用露光データ格納部１に光露光用露光データが格納される。この処理を実行するデータ作成装置のＣＰＵが、本発明の光露光データ作成部に相当する。
【００４３】
他方は、設計データの一部を電子線露光用設計データで置き換えて、電子線露光データを作成する処理である（Ｓ３）。この処理によって、データ作成装置の電子線露光データ格納部２に電子線露光データが格納される。この処理を実行するデータ作成装置のＣＰＵが、本発明の電子線露光データ作成部に相当する。
【００４４】
Ｓ２、Ｓ３の処理で、本データ作成装置は、平坦化のためのダミーパターン発生が必要な露光層においてはダミーパターン発生を行う。さらに、本データ作成装置は、レチクル
作製用の露光データ作成処理では、光近接効果補正、ローカルフレア補正、エッチングの影響を考慮するためのマイクロローディング効果補正など、レチクル作製のための露光データ作成に必要なデータ処理を施す。
【００４５】
また、本データ作成装置は、電子線露光データを作成する処理では、近接効果補正、スティッチング補正、エッチングの影響を考慮するためのマイクロローディング効果補正などを施す。
【００４６】
次に、本データ作成装置は、夫々に作成した露光データに対して、光露光および電子線露光による露光強度シミュレーションを用い、半導体基板上の形状を図形データ化して出力する（Ｓ４、Ｓ５）。Ｓ４の処理を実行するデータ作成装置のＣＰＵが本発明の光露光模擬部に相当する。また、Ｓ５の処理を実行するデータ作成装置のＣＰＵが本発明の電子線露光模擬部に相当する。
【００４７】
Ｓ４の処理の結果、光露光によるウェーハ形状データ１Ａが作成される。光露光によるウェーハ形状データ１Ａは、光露光による形状を模擬したデータである。光露光では、光露光用データからレチクルが作成され、そのレチクル上のパターンを光によって半導体基板に転写したときに、半導体基板上に塗付されたレジストにパターンが形成される。この光露光によるウェーハ形状データ１Ａを格納する格納部が本発明の光露光パターン記憶部に相当する。この格納部は、例えば、ハードディスク上に構成される。
【００４８】
また、Ｓ５の処理の結果、電子線露光によるウェーハ形状データ２Ａが作成される。この電子線露光によるウェーハ形状データ２Ａを格納する格納部が本発明の電子線露光パターン記憶部に相当する。電子線露光によるウェーハ形状データ２Ａは、電子線露光による形状を模擬したデータである。電子線露光では、電子線露光用データにしたがって電子線を半導体基板に照射したときに、半導体基板上に塗付されたレジストにパターンが形成される。この格納部も、例えば、ハードディスク上に構成される。
【００４９】
ここで、光露光用データに対しては、光強度シミュレータを用いる。本データ作成装置は、部分コヒーレント結像理論に基づいた光学像の計算モデル式（Yeungのモデル）を瞳
面上の焦点距離と複素振幅透過率分布でフーリエ積分し、２乗して半導体基板上の光学像を求める。さらに、本データ作成装置は、レジスト膜、下地基板の反射を考慮したレジスト内強度分布（Mackのモデル）により、半導体基板上の光強度分布を計算する。そして、本データ作成装置は、光強度分布の等高線を描くことで露光および現像されたレジスト形状を算出する。このような光強度シミュレータの処理そのものは、周知であるので、その詳細は、省略する。半導体基板に塗布されるレジストが本発明のパターン形成剤に相当する。
【００５０】
また、本データ作成装置は、電子線露光用データに対しては、電子線露光シミュレータを用い、シミュレーションによる吸収エネルギ分布を算出する。そして、本データ作成装置は、吸収エネルギ強度の等高線をパターン化した半導体基板上の形状データを出力する。ここでは、本データ作成装置は、入射電子の試料内における軌跡をモンテカルロ法により、電子の散乱角はScreened Rutherford 散乱公式で、エネルギ損失は Betheの阻止能の式にて計算する。また、本データ作成装置は、レジスト中の単位体積あたりの吸収エネルギ分布を位置の関数として求める。そして、本データ作成装置は、吸収エネルギ分布を現像液に対する溶解速度分布に変換して最終的に露光、現像されたレジスト形状を算出する。電子線露光シミュレータ自体は、周知であるのでその詳細は省略する。
【００５１】
そして、本データ作成装置は、夫々の形状データ同士を比較し、差分パターンを抽出する（Ｓ６）。比較方法としては、光露光による形状データと電子線露光による形状データ
とを図形論理処理にてＳＵＢ演算すればよい。Ｓ６の処理を実行するデータ作成装置のＣＰＵが本発明の差分抽出部に相当する。
【００５２】
なお、上記では、Ｓ２の処理で、レチクル作製用の露光データ作成処理と同様の処理を実行した。しかし、Ｓ２の処理は、レチクル作製用の露光データ作成処理に限定されるわけではなく、光露光シミュレータに入力可能なインターフェースフォーマットに設計データを変換する処理であればよい。また、Ｓ３の処理として、電子線露光データを作成する処理を実行した。しかし、Ｓ３の処理は、電子線露光データ作成処理に限定されるわけではなく、電子線露光シミュレータに入力可能なインターフェースフォーマットに設計データを変換する処理であればよい。
【００５３】
図７Ａに、光露光シミュレータおよび電子線露光シミュレータにからそれぞれ得られるレジスト形状のデータ例を示す。図７Ａで、点線のパターン１００は、設計データと同一寸法、同一形状のパターンを比較のために示したものである。また、実線のパターン１０１は、光強度シミュレータにより算出された半導体基板上のレジスト形状を示している。また、斜線でハッチングされたパターン１０２は、電子線露光シミュレータにより算出された半導体基板上のレジスト形状を示している。
【００５４】
本データ作成装置は、求められた差分データを以下のプラス(＋)差分パターンと、マイナス(−)差分パターンとに分類する。すなわち、電子線露光による形状パターンより外側にある光露光による形状パターンをプラス(＋)差分パターンという。プラス(＋)差分パターンは、光露光による形状データから電子線露光による形状データを図形論理処理にて減算するようにＳＵＢ演算すればよい。この処理を実行するデータ作成装置のＣＰＵが本発明の光増分生成部に相当する。
【００５５】
図７Ｃのパターン１０４は、光露光によるパターン１０１から電子線露光によるパターン１０２をＳＵＢ演算した形状である。図７Ｃは、プラス(＋)差分パターンの例を示している。本データ作成装置は、プラス(＋)差分パターンでは、パターンの輪郭のうち、電子線露光によるパターン１０２に接する隣接側を区別するフラグを立てて差分データを格納しておく。
【００５６】
すなわち、本データ作成装置は、光露光によるパターン１０１から電子線露光によるパターン１０２を減算するＳＵＢ演算を実行する際、残存パターンの電子線露光によるパターン１０２に接する隣接側にフラグを設定する。この処理を実行するデータ作成装置のＣＰＵが本発明の第１設定部に相当する。ここで、電子線露光によるパターン１０２に接する隣接側とは、図７Ｃでいう設計データ１００に隣接する側をいう。
【００５７】
したがって、フラグは、プラス(＋)差分パターンが形状変更対象のデータ、すなわち、設計データからコピーされた電子線露光用設計データのパターンに隣接する側が識別できるように設定する。このフラグを隣接フラグという。
【００５８】
また、光露光による形状パターンより外側にある電子線露光の形状パターン部分をマイナス(−)差分パターンという。マイナス(−)差分パターンは、電子線露光による形状データから光露光による形状データを図形論理処理にて減算するようにＳＵＢ演算すればよい。この処理を実行するデータ作成装置のＣＰＵが本発明の光増分生成部に相当する。
【００５９】
図７Ｂのパターン１０３は、電子線によるパターン１０２から光露光によるパターン１０１をＳＵＢ演算した形状である。図７Ｂは、マイナス(−)差分パターンの例を示している。本データ作成装置は、マイナス(−)差分パターンでは、パターンの輪郭のうち、光露光による形状パターンとの隣接側を区別し、隣接しない側にフラグを立てて差分データを
格納しておく。
【００６０】
すなわち、本データ作成装置は、電子線露光によるパターン１０２から光露光によるパターン１０１を減算するＳＵＢ演算を実行する際、残存パターンの光露光によるパターン１０１に接する辺以外の辺を隣接しない側としてフラグを設定する。この処理を実行するデータ作成装置のＣＰＵが本発明の第２設定部に相当する。
【００６１】
ここで、マイナス(−)差分パターンの輪郭で光露光による形状パターンに隣接しない側とは、図７Bでいう設計データ１００に隣接する側をいう。したがって、フラグは、マイ
ナス(−)差分パターンが形状変更対象のデータ、すなわち、設計データからコピーされた電子線露光用設計データのパターンに隣接する側が識別できるように設定する。このフラグも隣接フラグと呼ぶ。
【００６２】
図８は、このようにして作成された差分パターンの例である。差分パターンは、頂点列で規定される多角形データである。
【００６３】
図９は、差分パターンを格納する差分パターン格納テーブルのデータ構造を示している。差分パターン格納テーブルは、差分パターン管理情報と、テーブル本体とを有する。差分パターン管理情報は、差分フラグおよび頂点数を有する。差分フラグは、プラス（＋）差分パターンか、マイナス(−)差分パターンかを示す情報である。頂点数は、差分パターンを構成する多角形の頂点数である。また、テーブル本体は、頂点座標と隣接フラグとを組み合わせた要素情報（Ｘ、Ｙ、Ａ）を含む。
【００６４】
次に、本データ作成装置は、差分が許容値を超えるか否かを判定する（Ｓ７）。すなわち、本データ作成装置は、差分と判定するか否かの許容値(マージンの値)を保持しており、差分が許容値を超える場合に、差分ありと判定する。許容値は、レジストパターンの形状差が許容されるプロセスばらつきに収まる範囲を示す値や、特性差に影響を与えない範囲を示す値を外部指定で与える。このような許容値としては、実際の半導体プロセスで得られる経験値、あるいは、実験値を設定できるようにすればよい。
【００６５】
比較の結果、差分が認められない場合は（Ｓ７でＹＥＳ）、本データ作成装置は、電子線露光用設計データライブラリファイルを電子線露光用設計データライブラリに登録し、電子線露光用設計データ内の階層名を抽出した電子線露光用階層名・配線情報管理テーブル(図１６参照)を作成する（Ｓ９）。この場合には、差分データは使用されないことになる。Ｓ７の判定を実行するデータ作成装置のＣＰＵが本発明の抑制部に相当する。また、電子線露光用設計データライブラリが本発明の電子線露光用ライブラリ記憶部に相当する。
【００６６】
上述のように、電子線露光用設計データライブラリは、設計データライブラリが例えば、テクノロジノードや、デバイスの性能特性毎に補正され、管理されているのであれば、同様に管理される。すなわち、テクノロジノードや、デバイスの性能特性毎に個別に電子線露光用設計データライブラリを用意すればよい。
【００６７】
また、電子線露光用設計データライブラリは、配線、ビアホールについても、テクノロジに応じた寸法、およびパターン密度で補正し、個別に保持する。その場合に、少なくともそのテクノロジで定まる最も太い線幅と最も狭い配線間隔に該当する回路部分について、差分情報を抽出し、設計データの形状を変更してもよい。最も太い線幅と最も狭い配線間隔に該当する回路部分は、光露光と電子線露光との差異が大きくなる回路部分だからである。そのような回路部分のデータは、例えば、そのテクノロジで定まる最も太い線幅をそのテクノロジで定まる最も狭い配線間隔で配置して構成すればよい。また、そのような
回路部分を含む階層名でデータを特定して差分パターンを求めてもよい。
【００６８】
なお、電子線露光用階層名・配線情報管理テーブルも、電子線露光用設計データライブラリと同様に、テクノロジノードや、デバイスの性能特性に応じた区分で管理される。それぞれのテクノロジノードや、デバイスの性能特性に応じたテーブルにおいて、階層名と、その階層データの電子線露光用設計データ内における先頭アドレスと、データ量(バイ
ト数)とが格納される。階層名はアルファベット順にソーティングされる。
【００６９】
差分が認められる場合には（Ｓ７でＮＯ）、本データ作成装置は、差分データに従って電子線露光用設計データを修正する（Ｓ８）。Ｓ８の処理を実行するデータ作成装置のＣＰＵが本発明のデータ修正部に相当する。
【００７０】
さらに、本データ作成装置は、電子線露光用設計データライブラリファイルを修正したものに更新し、このデータにて再度電子線露光用データ作成を行う。そして、差分がなくなるまで、本データ作成装置は、Ｓ３、Ｓ５−Ｓ８の処理繰り返す。この処理を実行するデータ作成装置のＣＰＵが本発明の制御部に相当する。
【００７１】
図１０に、電子線露光用設計データの修正方法（図６のＳ８の詳細手順）を示す。この処理では、データ作成装置は、まず、差分データを入力し、差分パターンを矩形や三角形などの電子線露光に適した図形に近似する（Ｓ１１）。その際、近似係数を用いる。近似係数は０より大きく１以下の値で、例えば、＋差分係数と−差分係数の２種類を設け外部入力する。ただし、２種類以上の近似係数を外部入力するようにしてもよい。また、＋差分係数と−差分係数とを共通にして、近似係数を外部入力するようにしてもよい。
【００７２】
近似係数とは、どの程度の細かさで差分データを矩形や三角形で近似するかをデータ作成装置に指定するパラメータである。例えば、多頂点データを１つのエッジに近似する場合に、どの程度の割合で頂点数を減少させるかを示すパラメータある。ただし、このような割合を示すパラメータに代えて、所定の距離を指定し、その距離内で変動する折れ線上の頂点を１つのエッジに近似するようにしてもよい。また、頂点数を指定し、その頂点数の折れ線を１つのエッジとしてもよい。Ｓ１１の処理を実行するデータ作成装置のＣＰＵが近似部に相当する。
【００７３】
また、Ｓ１１の処理では、データ作成装置は、隣接フラグの情報をそのまま継承し、近似後の差分パターンの該当する頂点に隣接フラグを設定する。
【００７４】
図１１は、図８の差分パターンを矩形で近似した近似差分パターンの例である。図１１では、近似差分パターンは、パターン１、パターン２、およびパターン３の３つの矩形で構成されている。
【００７５】
図１２は、差分近似パターンを格納する近似差分パターン格納テーブルのデータ例である。近似差分パターン格納テーブルは、近似差分パターン管理情報と、テーブル本体とを含む。
【００７６】
近似差分パターン管理情報は、差分フラグおよびパターン数を含む。差分フラグは、差分パターン管理情報と同様であり、プラス（＋）差分パターンとマイナス（−）差分パターンとを識別するフラグである。また、パターン数は、テーブル本体に格納されている矩形数である。
【００７７】
テーブル本体は、差分パターン管理情報のパターン数分の矩形を含む。矩形は、４つの頂点で構成されている。各頂点は、その座標と隣接フラグによって（頂点Ｘ、頂点Ｙ、隣
接フラグ）のように定義される。したがって、１つの矩形につき、４組の要素（頂点Ｘ、頂点Ｙ、隣接フラグ）を有する。テーブル本体は、このような４組の要素をパターン数分だけ繰り返して格納している。
【００７８】
なお、差分パターンを矩形で近似する代わりに三角形、例えば、直角三角形で近似してもよい。また、差分パターンを矩形と三角形とを組み合わせて近似してもよい。例えば、図８に示した差分パターンの両端（座標ｘ１，ｙ１付近および座標ｘ９，ｙ９付近）では、矩形の代わりに直角三角形をそれぞれ設定すればよい。すなわち、１個の矩形に代えて、矩形を対角線で切断した三角形で、差分パターンの端部を近似すればよい。
【００７９】
本実施例では、このような三角形を近似差分パターン格納テーブルのテーブル本体に格納する場合にも、矩形を格納する場合と同様に、４頂点ごとにテーブル本体を占有するようにする。その場合、４頂点目の隣接フラグを隣接／非隣接以外の値に設定し、未使用であることを明示すればよい。例えば、図１２の例では、隣接＝１、非隣接＝０、未使用＝−１のように隣接フラグを設定すればよい。
【００８０】
次に、本データ作成装置は、近似後の差分パターンを使って、電子線露光用設計データに修正を加える（Ｓ１２）。該当する設計パターンの該当する辺に差分パターンの隣接辺を配置する。そして、本データ作成装置は、プラス（＋）差分パターンと電子線露光用設計データとの間で図形論理処理のＯＲ演算を行う。また、本データ作成装置は、電子線露光用設計データとマイナス（−）差分パターンとの間で図形論理処理のＳＵＢ演算を行う。これらの演算の結果、修正された電子線露光用設計データは、修正済み電子線露光用設計データとして格納する。Ｓ１２の処理を実行するデータ作成装置のＣＰＵが本発明の演算部に相当する。
【００８１】
図１３Ａは、図７Ｂのマイナス(−)差分パターンを近似したマイナス(−)近似差分図形１１１の例である。また、図１３Ｂは、図７Ｃのプラス(＋)差分パターンを近似したプラス(＋)近似差分図形１１２の例である。図１３Ｃは、修正前の電子線露光用設計データ１１０に、マイナス(−)近似差分図形１１１およびプラス(＋)差分図形１１２を重ねて示している。また、図１３Ｄは、修正前の電子線露光用設計データ１１０からマイナス(−)近似差分図形１１１をＳＵＢ演算するとともに、プラス(＋)近似差分図形１１２をＯＲ演算した結果の例を示している。
【００８２】
データ作成装置は、配線層のビアホール図形やメタル層図形についても同様に差分を求め、修正を行い、修正済み電子線露光用設計データライブラリファイルとして格納する。さらに、本データ作成装置は、修正済みのデータは、電子線露光用設計データライブラリに登録すると共に、該配線データ情報（例えば、データ量、先頭番地等の変更）を電子線露光用階層名・配線情報管理テーブルに格納する。
【００８３】
以上の処理により、セルライブラリ、配線データ、ビアホールについて、電子線露光した場合でも、光露光した形状と同様の形状とするための修正された設計データである電子線露光用設計データライブラリを得ることができる。
【００８４】
なお、図１３Ａでは、マイナス(−)近似差分図形１１１の隣接辺と電子線露光用設計データ中の図形の辺が一致している。図１３Ｂでは、プラス(＋)近似差分図形１１２の隣接辺と電子線露光用設計データ中の図形の辺が一致している。しかし、一般に、光露光シミュレータで得られたレジスト形状と、電子線露光シミュレータで得られたレジスト形状との差分パターンの辺が、電子線露光用設計データ中の図形の辺と一致することはまれである。
【００８５】
そこで、本データ作成装置は、図形のＯＲ演算およびＳＵＢ演算実行前に、近似差分パターンの隣接頂点を演算実行前の設計データ（修正前の電子線露光設計データ）の補正対象辺に位置づける処理を実行する。より具体的には、本データ作成装置は、近似差分パターンの２つの隣接頂点で挟まれた辺を隣接辺とする。そして、隣接辺のから所定距離内の修正前の電子線露光設計データの外形を構成する外形辺を探索する。そして、探索された修正前の電子線露光設計データの外形辺の位置に、近似差分パターンの隣接辺が重なるように近似差分パターンを移動する。
【００８６】
この場合の移動は、近似差分パターンを回転させることなく、そのまま平行移動する。なぜなら、光露光と電子線露光の相違による差分パターンは、例えば、矩形の長手方向に直交する方向に、パターン幅を増減するパターンである（図１３Ａ−図１３Ｃ参照）。したがって、近似差分パターンによる形状変更は、配線パターンの線幅を太くし、あるいは、細くする形状変更である。また、例えば、矩形の幅または高さを大ききし、または、小さくする形状変更である。したがって、近似差分パターンは、配線あるいは矩形の辺と、平行な隣接辺を有していることが多い。そこで、近似差分パターンの隣接辺を修正前の電子線露光設計データの外形辺に位置づけることによって、本来形状変更すべき修正前の電子線露光設計データの外形辺に位置づけることができる。
【００８７】
その場合に、近似差分パターンの隣接辺を位置づける外形辺は、隣接辺の近傍、例えば、所定の距離内に存在する外形辺のうち、最も近い外形辺を探索すればよい。ただし、例えば、図１３Ｃに示したプラス（＋）近似差分パターン１１２の場合には、プラス（＋）近似差分パターン１１２が、修正前の電子線露光設計データの外形辺の外側となる条件を満足するように探索すればよい。すなわち、プラス（＋）近似差分パターン１１２は、補正前のパターンの外側から外接することになる。
【００８８】
また、マイナス(−)近似差分パターン１１１の場合には、マイナス(−)近似差分パターン１１２が、修正前の電子線露光設計データの外形辺の内側となる条件を満足するように探索すればよい。すなわち、マイナス(−)近似差分パターン１１１は、補正前のパターンの内側から内接することになる。このような隣接辺を位置づける処理を実行するデータ作成装置のＣＰＵが本発明の位置補正部に相当する。また、このような隣接辺が位置づけられる、隣接辺の近傍の修正前の電子線露光設計データの外形辺が、本発明の被補正辺に相当する。
【００８９】
＜工程２＞
図１４に、工程２の処理概要を示す。この処理では、データ作成装置は、製品の設計データを基に実際に半導体基板に焼き付けるための電子線露光用データを作成する。この工程においては、データ作成装置は、まず、設計データに対して、電子線露光用設計データライブラリの中から対応する電子線露光用設計データを選択し置き換える（Ｓ３０）。Ｓ３０の処理を実行するデータ作成装置のＣＰＵが本発明の置換部に相当する。
【００９０】
次に、置き換え処理がなされた設計データを用いて、電子線露光される対象の層について、露光データ作成処理を行う（Ｓ３１）。Ｓ３１の処理をすべての露光対象の層について繰り返す。Ｓ３０の処理を実行するデータ作成装置のＣＰＵが本発明の変換部に相当する。
【００９１】
図１５は、置き換え処理の概念を示す図である。図１５に示すように、半導体デバイスの設計データは、一般的には、階層名／配線情報（セル名ともいう）で識別されるセルを階層的に組み合わせて構成される。図１５では、セル名ＡＡＡで識別されるセルが示されている。
【００９２】
一方、電子線露光用設計データライブラリには、工程１で修正されたデータが格納されている。電子線露光用設計データライブラリの階層名は、設計データ中の階層名の先頭にＥを付加した名称となっている。また、電子線露光用階層名／配線情報管理テーブルには、工程１の処理でデータが修正されたセルが電子線露光用設計データライブラリの階層名と同様に、設計データ中の階層名の先頭にＥを付加した名称で定義されている。したがって、データ作成装置は、設計データ中の階層名と、電子線露光用階層名／配線情報管理テーブルの階層名とを比較する。そして、本データ作成装置は、対応する階層名が存在した場合に、その階層名のデータを電子線露光用設計データライブラリから読み出し、設計データ中の対応する階層名のデータと置き換えればよい。
【００９３】
図１６に、電子線露光用階層名／配線情報管理テーブルのデータ例を示す。図１６の表で、第１行目は、便宜的にテーブル内のレコードの構成を明示するタイトル行である。したがって、本テーブルのデータの実体は、図１６の表の第２行目以降に示されている。
【００９４】
図１６のように、このテーブルの各行は、階層名／配線情報、アドレス、およびデータ量で示される３つの要素を有している。階層名／配線情報は、各行に対応する階層または配線情報を識別する設計データ内でユニークな名称である。アドレスは、設計データを格納するファイル内のアドレスである。データ量は、各行に対応する層または配線のパターンを定義する図形データのデータ量である。
【００９５】
したがって、データ作成装置は、階層名が与えられると、電子線露光用階層名／配線情報管理テーブルにアクセスすることにより、その階層名に対応するパターンを定義する図形データの先頭番地と、データ量を取得でき、該当するパターンを読み出すことができる。
【００９６】
図１７は、置き換え処理を示すフローチャートである。この処理では、本データ作成装置は、設計データを入力する（Ｓ４０）。次に、データ作成装置は、入力された設計データ中にＢｕｌｋ層が存在しているか否かを判定する（Ｓ４１）。ここで、Ｂｕｌｋ層とは、トランジスタ等の素子を含む層、例えば、ソース／ドレイン層、ゲート層等をいう。一方、素子と素子とを接続する配線層、ビアホール層、カバー層等はＢｕｌｋ層には含まない。
【００９７】
Ｂｕｌｋ層が存在している場合は、データ作成装置は、セルライブラリ単位での置き換えを実行する（Ｓ４２）。より具体的には、データ作成装置は、設計データ内の階層名と電子線露光用階層名・配線情報管理テーブル内にある階層名の二文字目以降を比較する。一致する階層名があった場合は、設計データ内のその階層データを、一致した電子線露光用設計データライブラリ内の階層データに置き換える。全ての階層データについての処理が終わると、該設計データのＢｕｌｋ層が電子線露光用に置き換えられた設計データを出力することになる。
【００９８】
次に、データ作成装置は、設計データ中に配線層が存在しているか否かを判定する（Ｓ４３）。設計データに配線層が存在している場合は、データ作成装置は、ビアホール層、メタル層単位での置き換えを行う。
【００９９】
ここで、ビアホール層およびメタル層は、設計データで定義されたレイヤ番号で識別される。より具体的には、データ作成装置は、設計データ内のビアホール層のレイヤ番号情報で、電子線露光用階層名・配線情報管理テーブル内にあるビアホール層のレイヤ番号を検索する。そして、そのレイヤ番号から、電子線露光用設計データライブラリ中に格納されたデータの先頭番地を求める。そして、データ作成装置は、その先頭番地から読み出したデータによって設計データ中のレイヤ番号情報で指定されるデータを置き換える（Ｓ４
４）。図５Ａは、置き換え前のビアホールの例と置き換え後のビアホールのデータの例を示している。置き換え前のビアホールパターンは、矩形であった。これに対して、置き換え後ビアホールパターンでは、元の矩形の辺部分が、光露光による端部の丸みを反映させた台形形状となっており、ビアホール全体で８頂点の多角形パターンとなっている。
【０１００】
ビアホール層のデータについての処理が終わると、メタル層の置き換えを行う。すなわち、設計データ内のメタル層のレイヤ番号情報で、電子線露光用階層名・配線情報管理テーブル内にあるビアホール層のレイヤ番号を検索する。そして、そのレイヤ番号から、電子線露光用設計データライブラリ中に格納されたデータの先頭番地を求める。そして、データ作成装置は、その先頭番地から読み出したデータによって設計データ中のレイヤ番号情報で指定されるデータを置き換える。
【０１０１】
そして、本データ作成装置は、メタル層のデータについての置き換えが終わり、電子線露光用に置き変えた設計データを出力する（Ｓ４５）。図１８は、置き換え前のメタル層パターンの例と置き換え後のメタル層パターンの例を示している。置き換え前のメタル層パターンでは、その先端部分が略長方形状に構成されていた。これに対して、置き換え後のメタル層パターンは、光露光による端部の丸みを反映させた台形形状を有している。
【０１０２】
なお、Ｂｕｌｋ層、ビアホール層、メタル層の置き換えの可否を、外部指定によって与えられた場合は、外部指示にしたがうようにすればよい。
【０１０３】
以上述べたように、本実施形態のデータ作成装置は、光露光シミュレータと電子線露光シミュレータによって、設計データが光露光された場合のレジスト形状と、電子線露光された場合のレジスト形状を算出し、その差分を求める。そして、その差分が所定の許容値より小さくなるように、電子線露光用の設計データを形状変更する。そのような形状変更されたデータを電子線露光設計データライブラリとして登録しておく。そして、電子線露光用の描画データ作成に際し、設計データ中のセル、ビアホール、および配線を形状変更された電子線露光設計データライブラリのデータに置き換える。このようにして、電子線露光によって半導体基板上のレジストを露光する場合でも、光露光と同様のレジスト形状を得ることができる。
【０１０４】
また、以上の電子線露光設計データライブラリは、線幅、パターン密度等のデザインルールで決まるテクノロジごと作成され、管理される。したがって、光露光シミュレーションにおいて、平坦化のためのダミーパターン発生、光近接効果補正、ローカルフレア補正、エッチングに対するマイクロローディング効果補正など、光露光のための補正も、テクノロジに応じた線幅、パターン密度を設定して、実施できる。
【０１０５】
また、電子線露光シミュレーションにおいて、近接効果補正、スティッチング補正、エッチングに対するマイクロローディング効果補正など、電子線露光のための補正も、テクノロジに応じた線幅、パターン密度を設定して、実施できる。
【０１０６】
《変形例》
本実施形態では光露光技術と電子線露光技術を例に本発明を説明したが、本発明は、他の組み合わせへも適用が可能である。
【０１０７】
《コンピュータが読み取り可能な記録媒体》
コンピュータその他の機械、装置（以下、コンピュータ等）に上記いずれかの機能を実現させるプログラムをコンピュータ等が読み取り可能な記録媒体に記録することができる。そして、コンピュータ等に、この記録媒体のプログラムを読み込ませて実行させることにより、その機能を提供させることができる。
【０１０８】
ここで、コンピュータ等が読み取り可能な記録媒体とは、データやプログラム等の情報を電気的、磁気的、光学的、機械的、または化学的作用によって蓄積し、コンピュータ等から読み取ることができる記録媒体をいう。このような記録媒体のうちコンピュータ等から取り外し可能なものとしては、例えばフレキシブルディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ／Ｗ、ＤＶＤ、ＤＡＴ、８ｍｍテープ、メモリカード等がある。
【０１０９】
また、コンピュータ等に固定された記録媒体としてハードディスクやＲＯＭ（リードオンリーメモリ）等がある。
【０１１０】
《その他》
本実施形態は、以下のような発明の態様（以下、付記という）を含む。
（付記１）
半導体装置の設計データを基に光露光によって基板上に形成される光露光パターンの形状を記憶する光パターン記憶部と、
前記設計データを基に電子線露光によって前記基板上に形成される電子線露光パターンの形状を記憶する電子線露光パターン記憶部と、
前記光露光パターンの形状と前記電子線露光パターンの形状との相異部分を示す差分情報を抽出する差分抽出部と、
前記差分情報にしたがって前記光露光パターンの形状に前記設計データを形状変化させるデータ修正部と、を備えるデータ作成装置。（８）
（付記２）
前記設計データから光露光の模擬に使用される光露光データを作成する光露光データ作成部と、
前記設計データまたは前記形状変化された設計データから電子線露光の模擬に使用される電子線露光データを作成する電子線露光データ作成部とをさらに備え、
前記光露光データ作成部は、平坦化のためのダミーパターン発生、光近接効果補正、ローカルフレア補正、およびエッチングに対するマイクロローディング効果補正の少なくとも１つを含む補正処理を実行し、
電子線露光データ作成部は、平坦化のためのダミーパターン発生、近接効果補正、スティッチング補正、エッチングに対するマイクロローディング効果補正の少なくとも１つを含む補正処理を実行する付記１に記載のデータ作成装置。
（付記３）
前記光露光データから前記光露光パターンの形状を生成する光露光模擬部と、
前記電子線露光データから前記電子線露光パターンの形状を生成する電子線露光模擬部とをさらに備える付記２に記載のデータ作成装置。
（付記４）
前記差分抽出部は、前記相異部分の寸法が所定の許容値より小さい場合に前記差分情報の抽出を抑制する抑制部を有する付記１から３のいずれかに記載のデータ作成装置。
（付記５）
前記設計データのうち、複数の半導体装置において共通に使用される部分回路データから前記光露光パターンを模擬した形状に形状変化させたデータを記憶する電子線露光用ライブラリ記憶部をさらに備える付記１から４のいずれかに記載のデータ作成装置。
（付記６）
前記部分回路データを参照して形成される半導体装置の設計データに対して、前記部分回路データを前記電子線露光用ライブラリ記憶部に記憶されたデータに置き換える置換部と、
前記部分回路データが前記電子線露光用ライブラリ記憶部に記憶されたデータに置き換えられた半導体装置の設計データを電子線露光用の露光データに変換する変換部と、をさらに備える付記５に記載のデータ作成装置。
（付記７）
前記設計データは、ビアホールデータと配線データとを含み、
前記電子線露光用ライブラリ記憶部は前記光露光パターンを模擬した形状に前記ビアホールデータを形状変化させたデータと、前記光露光パターンを模擬した形状に前記配線データを形状変化させたデータとを記憶する付記５または６に記載のデータ作成装置。
（付記８）
前記データ修正部は、前記光露光パターンの形状から前記電子線露光パターンの形状を減じた結果残存する光増分パターンを生成する光増分生成部と、
前記電子線露光パターンの形状から前記光露光パターンの形状を減じた結果残存する電子線増分パターンを生成する電子線増分生成部と、
前記光増分パターンに基づくデータを前記設計データに付加し、電子線増分パターンに基づくデータを前記設計データから減じる演算部と、を有する付記１から７のいずれかに記載のデータ作成装置。
（付記９）
前記光増分パターンの外形を形成している外形辺のうち、前記光露光パターンと前記電子線露光パターンとの境界線に対応する識別辺に識別情報を設定する第１設定部と、
前記電子線増分パターンの外形を形成している外形辺のうち、前記光露光パターンと前記電子線露光パターンとの境界線に対応する辺以外の識別辺に識別情報を設定する第２設定部と、
前記識別辺を、前記設計データまたは前記形状変更された設計データに含まれるパターンを形成している外形辺のうちの、前記識別辺の近傍に位置する被補正辺の位置に位置づける位置補正部とをさらに備える付記８に記載のデータ作成装置。
（付記１０）
半導体装置の設計データを基に基板上に形成される光露光パターンの形状を模擬する模擬光パターンを取得する模擬光パターン取得ステップと、
前記設計データを基に電子線露光によって前記基板上に形成される電子線露光パターンの形状を模擬する模擬電子線露光パターンを取得する模擬電子線露光パターン取得ステップと、
前記模擬光パターン取得ステップによって得られた前記模擬光パターンと模擬電子線露光パターン取得ステップによって得られた前記模擬電子線露光パターンとの、形状の相異部分を示す差分情報を抽出する差分抽出ステップと、
前記差分情報にしたがって、前記設計データを形状変化させ、形状変化設計データを取得する形状変化設計データ取得ステップと、を含むデータ作成工程と、
前記形状変化設計データを用いて、基板上に電子線露光を行う工程と、を有する半導体デバイスの製造方法。（１）
（付記１１）
前記データ作成工程は、
前記設計データから光露光の模擬に使用される光露光データを作成する光露光データ作成ステップと、
前記設計データまたは前記形状変化設計データから電子線露光の模擬に使用される電子線露光データを作成する電子線露光データ作成ステップとをさらに含み、
前記光露光データ作成ステップは、平坦化のためのダミーパターン発生、光近接効果補正、ローカルフレア補正、およびエッチングに対するマイクロローディング効果補正の少なくとも１つを含む補正処理を実行し、
電子線露光データ作成ステップは、平坦化のためのダミーパターン発生、近接効果補正、スティッチング補正、エッチングに対するマイクロローディング効果補正の少なくとも１つを含む補正処理を実行する付記１０に記載の半導体デバイスの製造方法。（２）
（付記１２）
前記データ作成工程は、
前記光露光データから前記光露光パターンの形状を生成する光露光模擬ステップと、
前記電子線露光データから前記電子線露光パターンの形状を生成する電子線露光模擬ステップとをさらに含む付記１１に記載の半導体デバイスの製造方法。（３）
（付記１３）
前記差分抽出ステップは、前記相異部分の寸法が所定の許容値より小さい場合に前記差分情報の抽出を抑制する抑制ステップを有する付記１０から１２のいずれかに記載の半導体デバイスの製造方法。（４）
（付記１４）
前記データ作成工程は、前記設計データのうち、複数の半導体装置において共通に使用される部分回路データから前記光露光パターンを模擬した形状に形状変化させたデータを電子線露光用ライブラリ記憶部に記憶するステップをさらに含む付記１０から１３のいずれかに記載の半導体デバイスの製造方法。（５）
（付記１５）
前記データ作成工程は、
前記部分回路データを参照して形成される半導体装置の設計データに対して、前記部分回路データを前記電子線露光用ライブラリ記憶部に記憶されたデータに置き換える置換ステップと、
前記部分回路データが前記電子線露光用ライブラリ記憶部に記憶されたデータに置き換えられた半導体装置の設計データを電子線露光用の露光データに変換する変換ステップと、をさらに含む付記１４に記載の半導体デバイスの製造方法。（６）
（付記１６）
前記設計データは、ビアホールデータと配線データとを含み、
前記電子線露光用ライブラリ記憶部には、前記光露光パターンを模擬した形状に前記ビアホールデータを形状変化させたデータと、前記光露光パターンを模擬した形状に前記配線データを形状変化させたデータとが記憶される付記１４または１５に記載の半導体デバイスの製造方法。（７）
（付記１７）
前記データ作成工程は、
前記光露光パターンの形状から前記電子線露光パターンの形状を減じた結果残存する光増分パターンを生成する光増分生成ステップと、
前記電子線露光パターンの形状から前記光露光パターンの形状を減じた結果残存する電子線増分パターンを生成する電子線増分生成ステップと、
前記光増分パターンに基づくデータを前記設計データに付加し、電子線増分パターンに基づくデータを前記設計データから減じる演算ステップと、を含む付記１０から１６のいずれかに記載の半導体デバイスの製造方法。
（付記１８）
前記データ作成工程は、
前記光増分パターンの外形を形成している外形辺のうち、前記光露光パターンと前記電子線露光パターンとの境界線に対応する識別辺に識別情報を設定する第１設定ステップと、
前記電子線増分パターンの外形を形成している外形辺のうち、前記光露光パターンと前記電子線露光パターンとの境界線に対応する辺以外の識別辺に識別情報を設定する第２設定ステップと、
前記識別辺を、前記設計データまたは前記形状変更された設計データに含まれるパターンを形成している外形辺のうちの、前記識別辺の近傍に位置する被補正辺の位置に位置づける位置補正ステップとをさらに含む付記１７に記載の半導体デバイスの製造方法。
（付記１９）
半導体装置の設計データを基に光露光によって基板上に形成される光露光パターンの形状を記憶する光パターン記憶部と、前記設計データを基に電子線露光によって前記基板上に形成される電子線露光パターンの形状を記憶する電子線露光パターン記憶部とにアクセス可能なコンピュータが、
前記光露光パターン記憶部から光露光パターンの形状を読み出すステップと、
前記電子線露光パターン記憶部から電子線露光パターンの形状を読み出すステップと、
前記光露光パターンの形状と前記電子線露光パターンの形状との相異部分を示す差分情報を抽出する差分抽出ステップと、
前記差分情報にしたがって前記光露光パターンの形状に前記設計データを形状変化させるデータ修正ステップと、を実行するデータ作成方法。（９）
（付記２０）
半導体装置の設計データを基に光露光によって基板上に形成される光露光パターンの形状を記憶する光パターン記憶部と、前記設計データを基に電子線露光によって前記基板上に形成される電子線露光パターンの形状を記憶する電子線露光パターン記憶部とにアクセス可能なコンピュータに、
前記光露光パターン記憶部から光露光パターンの形状を読み出すステップと、
前記電子線露光パターン記憶部から電子線露光パターンの形状を読み出すステップと、
前記光露光パターンの形状と前記電子線露光パターンの形状との相異部分を示す差分情報を抽出する差分抽出ステップと、
前記差分情報にしたがって前記光露光パターンの形状に前記設計データを形状変化させるデータ修正ステップと、を実行させるデータ作成プログラム。（１０）
【図面の簡単な説明】
【０１１１】
【図１Ａ】電子線で露光した場合のレジスト形状
【図１Ｂ】電子線で露光した場合のレジスト形状
【図１Ｃ】電子線で露光した場合のレジスト形状
【図１Ｄ】電子線で露光した場合のレジスト形状
【図１Ｅ】電子線で露光した場合のレジスト形状
【図２Ａ】ＫｒＦエキシマレーザで光露光した場合のレジスト形状
【図２Ｂ】ＫｒＦエキシマレーザで光露光した場合のレジスト形状
【図２Ｃ】ＫｒＦエキシマレーザで光露光した場合のレジスト形状
【図２Ｄ】ＫｒＦエキシマレーザで光露光した場合のレジスト形状
【図２Ｅ】ＫｒＦエキシマレーザで光露光した場合のレジスト形状
【図３】メタル配線パターンの線幅と、配線間隔との関係を測定し、プロットした図である。
【図４】光露光で製造された半導体デバイスと、電子線露光で製造された半導体デバイスのスレショールド電圧（Ｖｔｈ）と、オン電流（Ｉｏｎ）との関係を示す図である。
【図５Ａ】ビアホールについて、置き換え前と置き換え後のパターン形状を示す図である。
【図５Ｂ】置き換え前の矩形データに基づいて作成した電子線露光データによる描画結果と、置き換え後の８角形データに基づいて作成した電子線露光データによる描画結果を示す図である。
【図６】工程１を説明するフローチャートである。
【図７Ａ】光露光シミュレータおよび電子線露光シミュレータにから得られるレジスト形状のデータ例である。
【図７Ｂ】マイナス(−)差分パターンの例である。
【図７Ｃ】プラス(＋)差分パターンの例である。
【図８】差分パターンの例である。
【図９】差分パターンを格納する差分パターン格納テーブルのデータ構造を示す図である。
【図１０】電子線露光用設計データの修正方法を示す図である。
【図１１】差分パターンを矩形で近似した近似差分パターンの例である。
【図１２】差分近似パターンを格納する近似差分パターン格納テーブルのデータ例である。
【図１３Ａ】マイナス(−)近似差分図形の例である。
【図１３Ｂ】プラス(＋)近似差分図形の例である。
【図１３Ｃ】修正前の電子線露光用設計データに、マイナス(−)差分図形およびプラス(＋)差分図形を重ねて示す図である。
【図１３Ｄ】修正前の電子線露光用設計データからマイナス(−)差分図形をＳＵＢ演算するとともに、(＋)差分図形をＯＲ演算した結果の例である。
【図１４】工程２の処理概要を示す図である。
【図１５】置き換え処理の概念を示す図である。
【図１６】電子線露光用階層名／配線情報管理テーブルのデータ例を示す図である。
【図１７】置き換え処理を示すフローチャートである。
【図１８】置き換え前のメタル層パターンの例と置き換え後のメタル層パターンの例を示す図である。
【符号の説明】
【０１１２】
１  光露光用露光データ格納部
２  電子線露光データ格納部
１００  設計データ（補正前の電子線露光用設計データ）
１０１、１０２  パターン
１１０  設計データ（補正前の電子線露光用設計データ）
１１１  マイナス(−)近似差分パターン
１１２  プラス（＋）近似差分パターン
【図１Ａ】
2008053565.tif 000003
【図１Ｂ】
2008053565.tif 000004
【図１Ｃ】
2008053565.tif 000005
【図１Ｄ】
2008053565.tif 000006
【図１Ｅ】
2008053565.tif 000007
【図２Ａ】
2008053565.tif 000008
【図２Ｂ】
2008053565.tif 000009
【図２Ｃ】
2008053565.tif 000010
【図２Ｄ】
2008053565.tif 000011
【図２Ｅ】
2008053565.tif 000012
【図３】
2008053565.tif 000013
【図４】
2008053565.tif 000014
【図５Ａ】
2008053565.tif 000015
【図５Ｂ】
2008053565.tif 000016
【図６】
2008053565.tif 000017
【図７Ａ】
2008053565.tif 000018
【図７Ｂ】
2008053565.tif 000019
【図７Ｃ】
2008053565.tif 000020
【図８】
2008053565.tif 000021
【図９】
2008053565.tif 000022
【図１０】
2008053565.tif 000023
【図１１】
2008053565.tif 000024
【図１２】
2008053565.tif 000025
【図１３Ａ】
2008053565.tif 000026
【図１３Ｂ】
2008053565.tif 000027
【図１３Ｃ】
2008053565.tif 000028
【図１３Ｄ】
2008053565.tif 000029
【図１４】
2008053565.tif 000030
【図１５】
2008053565.tif 000031
【図１６】
2008053565.tif 000032
【図１７】
2008053565.tif 000033
【図１８】
2008053565.tif 000034