(57)【要約】【課題】相変化層の表面処理工程を含む相変化メモリ素子の製造方法を提供する。【解決手段】相変化層の表面処理工程を含む相変化メモリ素子の製造方法において、相変化層を形成する前に、相変化層が形成される下部膜の表面にコーティング膜を形成する工程を含み、コーティング膜は、下部膜の表面にアルキル系ラジカルの付着を容易にする化学構造を有することを特徴とする相変化メモリ素子の製造方法である。コーティング膜を形成した後、相変化層は、原子層堆積法を利用して形成する。【選択図】図２
2008098645.tif 000002
【特許請求の範囲】
【請求項１】
相変化層の表面処理工程を含む相変化メモリ素子の製造方法において、
前記相変化層を形成する前に前記相変化層が形成される下部膜の表面にコーティング膜を形成する工程を含み、
前記コーティング膜は、前記下部膜の表面にアルキル系ラジカルの付着を容易にする化学構造を有することを特徴とする相変化メモリ素子の製造方法。
【請求項２】
前記相変化層を形成する工程は、原子層堆積法を利用することを特徴とする請求項１に記載の相変化メモリ素子の製造方法。
【請求項３】
前記コーティング膜は、ディップコーティング方式及びスピンコーティング方式のうち何れか一つを利用して形成することを特徴とする請求項１に記載の相変化メモリ素子の製造方法。
【請求項４】
前記コーティング膜は、原子層堆積法で形成することを特徴とする請求項１に記載の相変化メモリ素子の製造方法。
【請求項５】
前記コーティング膜は、（ａｌｋｙｌ）ｘ（ＯＲ）ｙ（Ｃｌ）ｚＳｉ（ｘ＋ｙ＋ｚ＝４,ｙ≧１，ＯＲはアルコキシ基）で表現される物質群から選択された何れか一つの試薬で形成することを特徴とする請求項１に記載の相変化メモリ素子の製造方法。
【請求項６】
前記試薬は、ジエチルジエトキシシラン、ジイソプロピルジメトキシシラン及びジイソブチルジメトキシシランのうち何れか一つであることを特徴とする請求項５に記載の相変化メモリ素子の製造方法。
【請求項７】
前記コーティング膜は、一層の原子層で形成することを特徴とする請求項１に記載の相変化メモリ素子の製造方法。
【請求項８】
前記相変化層を形成する工程は、
前記相変化層のソース物質のうち少なくとも一つを供給する工程と、
第１パージガスを供給する工程と、
反応ガスを供給する工程と、
第２パージガスを供給する工程と、を含むことを特徴とする請求項２に記載の相変化メモリ素子の製造方法。
【請求項９】
前記反応ガスは、水素ガスまたはプラズマであることを特徴とする請求項８に記載の相変化メモリ素子の製造方法。
【請求項１０】
前記ソース物質は、ゲルマニウムとアリル基とを含む前駆体、アンチモンとアルキル基とを含む前駆体及び、テルルとアルキル基とを含む前駆体を含むことを特徴とする請求項８に記載の相変化メモリ素子の製造方法。
【請求項１１】
前記コーティング膜を形成する前に、
前記下部膜にビアホールを形成する工程と、
前記ビアホールに導電性プラグを充填する工程と、を実施することを特徴とする請求項１に記載の相変化メモリ素子の製造方法。
【請求項１２】
前記コーティング膜を形成する前に、
前記下部膜にビアホールを形成し、
前記コーティング膜を形成した後、
前記コーティング膜で覆われた前記下部膜上に前記ビアホールを充填する前記相変化層を形成することを特徴とする請求項１に記載の相変化メモリ素子の製造方法。
【請求項１３】
前記下部膜の上面に形成された前記相変化層を除去する工程をさらに含むことを特徴とする請求項１２に記載の相変化メモリ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体メモリ素子の製造方法に係り、さらに詳細には、相変化層の表面処理工程を含む相変化メモリ素子の製造方法に関する。
【背景技術】
【０００２】
相変化物質は、温度によって結晶状態または非晶質状態を有する物質である。相変化物質の結晶状態と非晶質状態とは、相互可逆的である。すなわち、相変化物質は、結晶状態から非晶質状態になり、再び非晶質状態から結晶状態になりうる。結晶状態の相変化物質の抵抗は、非晶質状態の相変化物質の抵抗より低い。相変化物質の有しうる前記二つの抵抗の値は、明確に区分される。
【０００３】
相変化メモリ素子、すなわち、ＰＲＡＭ（Ｐｈａｓｅ−ｃｈａｎｇｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）は、前記特性を有する相変化物質をストレージノードとして使用するメモリ素子である。
【０００４】
ＰＲＡＭは、一般的にトランジスタと、これに電気的に連結され、相変化物質を含むストレージノードとを備える。ＰＲＡＭは、相変化物質の結晶状態による抵抗差を利用してメモリ機能を行う。
【０００５】
現在、ＰＲＡＭに使われる多様な種類の相変化物質が知られている。この中で代表的なものがＧＳＴ（ＧｅＳｂＴｅ）系合金である。
【０００６】
ＰＲＡＭも、通常のメモリ素子と同様に、動作電流を減らす必要がある。ＰＲＡＭで、相変化物質を結晶状態から非晶質状態に変化させるための電流をリセット電流とし、非晶質状態から結晶状態に変化させるための電流をセット電流とする。
【０００７】
結晶状態を有する相変化物質を非晶質状態に変化させるために、相変化物質の温度は、融点以上にならなければならない。したがって、リセット電流は、結局、相変化物質の温度を融点以上に高めるための電流である。
【０００８】
非晶質状態を有する相変化物質を結晶状態に変化させるためにも、相変化物質の温度をある程度まで高めなければならないが、その温度は、相変化物質の融点よりはるかに低い。したがって、リセット電流は、セット電流よりはるかに大きい。リセット電流の大きさによって、ＰＲＡＭに使われるトランジスタの容量も制限される。したがって、ＰＲＡＭの消費電力を減らし、集積度を高めるためにも、ＰＲＡＭのリセット電流は、減らす必要がある。この場合にも、リセット電流は、セット電流より大きくなければならない。
【０００９】
一方、ＰＲＡＭで相変化物質として広く使われるＧＳＴ膜は、主に物理的気相蒸着（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ）法で形成される。
【００１０】
しかし、ＰＶＤ法でＧＳＴ膜が形成される場合、ＧＳＴ膜の成長制御が難しく、ＧＳＴ膜の蒸着速度が遅い。また、ＧＳＴ膜の緻密化が低下する。
【００１１】
このような問題は、原子層蒸着（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ）法を利用してＧＳＴ膜を形成することによってある程度解消される。
【００１２】
しかし、ＡＬＤ法を利用してＧＳＴ膜を形成する場合にも、次のような問題がある。
【００１３】
すなわち、ＧＳＴ膜は、下部電極コンタクト（Ｂｏｔｔｏｍ Ｅｌｅｃｔｒｏｄｅ Ｃｏｎｔａｃｔ：ＢＥＣ）上にのみ形成されるものではなく、前記ＢＥＣの周りのシリコン酸化膜（ＳｉＯ２）上にも蒸着される。そして、ＡＬＤ法を利用したＧＳＴ膜の形成にＧＳＴ膜のソース物質として有機金属化合物が使われる。前記有機金属化合物は、アルキル系ラジカルを有する物質である。このような有機金属化合物は、一般的に低温ではシリコン酸化膜に容易に吸着されないため、ＧＳＴ膜の厚さが均一でなく、段差被覆性も低下する。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明が解決しようとする技術的課題は、前記従来の技術の問題点を改善するためのものであって、相変化層の厚さ均一性と段差被覆性とを確保しつつ、リセット電流も減らせる相変化メモリ素子の製造方法を提供することである。
【課題を解決するための手段】
【００１５】
前記課題を達成するために、本発明は、相変化層の表面処理工程を含む相変化メモリ素子の製造方法において、前記相変化層を形成する前に前記相変化層が形成される下部膜の表面にコーティング膜を形成する工程を含み、前記コーティング膜は、前記下部膜の表面にアルキル系ラジカルの付着を容易にする化学構造を有することを特徴とする。
【００１６】
本発明によれば、前記相変化物質層を形成する工程は、原子層堆積法を利用する。
【００１７】
本発明によれば、前記コーティング膜は、ディップコーティング方式及びスピンコーティング方式のうち何れか一つを利用して形成しうる。
【００１８】
また、前記コーティング膜は、原子層堆積法で形成することもある。
【００１９】
前記コーティング膜は、（ａｌｋｙｌ）ｘ（ＯＲ）ｙ（Ｃｌ）ｚＳｉ（ｘ＋ｙ＋ｚ＝４,ｙ≧１）で表現される物質群から選択された何れか一つの試薬で形成される。ここで、“ａｌｋｙｌ”は、アルキル基を表し、“ＯＲ”はアルコキシ基を表す。
【００２０】
前記試薬は、ジエチルジエトキシシラン、ジイソプロピルジメトキシシラン及びジイソブチルジメトキシシランのうち何れか一つでありうる。
【００２１】
本発明によれば、前記コーティング膜は、一層の原子層で形成される。
【００２２】
本発明によれば、前記相変化層を形成する工程は、前記相変化層のソース物質のうち少なくとも一つを供給する工程と、第１パージガスを供給する工程と、反応ガスを供給する工程と、第２パージガスを供給する工程と、をさらに含む。
【００２３】
前記反応ガスは、水素（Ｈ２）ガスまたはプラズマでありうる。
【００２４】
前記ソース物質は、ゲルマニウミ（Ｇｅ）とアリル基とを含む前駆体、アンチモン（Ｓｂ）とアルキル基とを含む前駆体及び、テルル（Ｔｅ）とアルキル基とを含む前駆体を含む。
【００２５】
本発明の一局面によれば、前記コーティング膜を形成する前に、前記下部膜にビアホールを形成する工程と、前記ビアホールに導電性プラグを充填する工程と、を実施しうる。
【００２６】
本発明の他の局面によれば、前記コーティング膜を形成する前に、前記下部膜にビアホールを形成し、前記コーティング膜を形成した後、前記コーティング膜で覆われた前記下部膜上に前記ビアホールを充填する前記相変化層を形成しうる。
【００２７】
また、前記下部膜の上面に形成された前記相変化層を除去する工程をさらに含みうる。
【発明の効果】
【００２８】
本発明を利用すれば、下部膜の構造に関係なしに相変化層の厚さを均一に形成し、良好な段差被覆性が得られる。また、リセット電流を減らせるところ、ＰＲＡＭの集積度を高めうる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の実施例による相変化層の表面処理工程を含む相変化メモリ素子の製造方法を、添付された図面を参照して詳細に説明する。この過程で、図面に示された層や領域の厚さは、明細書の明確性のために誇張して図示した。
【００３０】
図１ないし図３は、本発明の実施例による相変化メモリ素子の製造方法を工程別に示す。
【００３１】
図１を参照すれば、基板４０の所定の領域上にゲート絶縁膜４２とゲート電極４４とを順次に積層する。活性領域を限定するフィールド酸化膜（図示せず）とゲート電極４４との間の基板４０に導電性不純物をイオン注入して第１及び第２不純物領域Ａ１，Ａ２を形成する。第１及び第２不純物領域Ａ１，Ａ２は、ゲート電極４４に分離されている。前記導電性不純物は、基板４０にドーピングされた不純物と逆タイプの不純物でありうる。例えば、基板４０がｐ型基板である場合、前記導電性不純物は、ｎ型でありうる。第１及び第２不純物領域Ａ１，Ａ２は、多様な形状を有しうる。第１及び第２不純物領域Ａ１，Ａ２のうち一つ、例えば、第１不純物領域Ａ１は、ソース領域であり、残りの領域Ａ２は、ドレイン領域でありうる。基板４０と第１及び第２不純物領域Ａ１，Ａ２及びゲート電極４４は、電界効果トランジスタ（以下、トランジスタ）を構成する。前記トランジスタの形成された基板４０上に前記トランジスタを覆う第１層間絶縁層４６を形成する。第１層間絶縁層４６に第１不純物領域Ａ１が露出されるコンタクトホールｈ１を形成する。コンタクトホールｈ１は、第１不純物領域Ａ１の代わりに、第２不純物領域Ａ２が露出される位置に形成されることもある。コンタクトホールｈ１は、導電性プラグ５０で充填する。
【００３２】
図２を参照すれば、第１層間絶縁層４６上に導電性プラグ５０の露出された上面を覆う下部電極６０を形成する。下部電極６０は、パッドの役割も兼ねる。第１層間絶縁層４６上に下部電極６０を覆う第２層間絶縁層６２を形成する。第２層間絶縁層６２は、例えば、シリコン酸化物層で形成しうる。第２層間絶縁層６２は、第１層間絶縁層４６と同じ絶縁層でありうる。第２層間絶縁層６２に下部電極６０の上面が露出されるビアホールｈ２を形成する。次いで、ビアホールｈ２を下部電極コンタクト（ＢＥＣ：Ｂｏｔｔｏｍ Ｅｌｅｃｔｒｏｄｅ Ｃｏｎｔａｃｔ）層６４で充填する。前記ＢＥＣ層６４は、導電性プラグで形成される。ビアホールｈ２をＢＥＣ層６４で充填した後、所定の試薬を利用して相変化層が形成される第２層間絶縁層６２の上面を表面処理する。このような表面処理は、後続の相変化層の積層工程で、第２層間絶縁層６２上に相変化層のソース物質を容易に付着させるためである。前記表面処理は、ディップコーティング方式またはスピンコーティング方式で行える。前記ディップコーティング方式またはスピンコーティング方式を利用した表面処理で、第２層間絶縁層６２の上面は、前記試薬でコーティングされる。このとき、前記試薬は、可能な限り薄くコーティングすることがよく、望ましくは、一層の試薬原子層が形成されるようにコーティングすることが望ましい。前記表面処理によって前記第２層間絶縁層６２の表面にコーティング膜（図示せず）が形成される。
【００３３】
前記試薬は、（ａｌｋｙｌ）ｘ（ＯＲ）ｙ（Ｃｌ）ｚＳｉで表記される物質群でありうる。このとき、前記物質群の表記で下添字ｘ，ｙ，ｚは、関係式、ｘ＋ｙ＋ｚ＝４、ｙ≧１を満足する。前記試薬としては、例えば、ジエチルジエトキシシラン、ジイソプロピルジメトキシシラン及びジイソプロピルジメトキシシランのうち何れか一つでありうる。
【００３４】
図５は、前記試薬のうちジエチルジエトキシシランの化学構造を、図６は、ジイソプロピルジエトキシシランの化学構造を、図７は、ジイソブチルジメトキシシランの化学構造を示す。
【００３５】
シリコン酸化膜（ＳｉＯ２）で形成された第２層間絶縁層６２と前記試薬との反応は、下記のような反応式で表現しうる。
【００３６】
ＳｉＯＲ＋ＳｉＯＨ→Ｓｉ−Ｏ−Ｓｉ＋ＲＯＨ  （反応式）
【００３７】
ここで、Ｒは、メチル基またはエチル基である。
【００３８】
図８ないし図１０は、前記試薬で第２層間絶縁層６２の上面を表面処理した後の第２層間絶縁層６２の上面の表面状態を示す。
【００３９】
図８は、前記試薬としてジエチルジエトキシシランを使用したとき、図９は、前記試薬としてジイソプロピルジメトキシシランを使用したとき、図１０は、前記試薬としてジイソブチルジメトキシシランを使用したときにおける、第２層間絶縁層６２の上面の表面状態を示す。
【００４０】
図８ないし図１０を参照すれば、前記試薬は、シリコン酸化膜（ＳｉＯ２）で形成された第２層間絶縁層６２の上面と反応して前記上面の表面にアルキル系ラジカルの吸着が容易な構造を形成するということが分かる。
【００４１】
前記試薬を相変化層の形成される下部膜、すなわち第２層間絶縁層６２の上面にコーティングする過程は、原子層堆積法に代替しうる。前記試薬を原子層堆積法を利用して蒸着する場合、前記試薬を一つの原子層レベルに形成しうる。
【００４２】
前述したように、前記試薬を利用して第２層間絶縁層６２の上面を表面処理した後、図３に示したように、第２層間絶縁層６２の上面上に相変化層６６と上部電極６８とを順次に形成する。相変化層６６は、ＢＥＣ層６４の上面を覆うように形成する。相変化層６６は、ＧＳＴ層で形成しうるが、相変化特性を有する他の相変化物質で形成することもある。相変化層６６は、例えば、原子層堆積法で形成しうる。
【００４３】
図４は、原子層堆積法を利用して相変化層６６を形成する過程を示す。図４の説明で、相変化層６６は、ＧＳＴ層と見なす。そして、前記表面処理後、基板４０は、原子層積層用のチャンバにローディングしたものと見なす。また、原子層積層の間に基板４０の温度は、２００℃〜３００℃に維持し、チャンバの圧力は、０.１〜１０ｔｏｒｒに維持する。
【００４４】
図４を参照すれば、第１工程Ｓ１として、相変化層６６の第１ソース物質をチャンバに所定時間供給する。前記第１ソース物質は、ゲルマニウム（Ｇｅ）を含む第１前駆体、アンチモン（Ｓｂ）を含む第２前駆体及びテルル（Ｔｅ）を含む第３前駆体のうち何れか一つでありうる。
【００４５】
本説明では、便宜上、前記第１ないし第３ソース物質は、それぞれ前記第１ないし第３前駆体と見なす。前記第１前駆体は、アリル基を有しているＧｅ（ａｌｌｙｌ）４でありうる。そして、前記第２前駆体は、アルキル基を有しているＳｂ（ｉＰｒ）３でありうる。また、前記第３前駆体は、アルキル基を有しているＴｅ（ｉＰｒ）２でありうる。ここで、“ｉＰｒ”は、イソプロピル基を表す。前記第１前駆体の化学構造は、図１１に示されており、前記第２及び第３前駆体の化学構造は、それぞれ図１２及び図１３に示されている。
【００４６】
このように前記第１ないし第３前駆体は、アルキル基またはアリル基を有しており、前記表面処理によって第２層間絶縁層６２の上面の表面状態は、アルキル系ラジカルの吸着が容易な化学構造であるところ、前記第１ないし第３前駆体は、第２層間絶縁層６２の上面に選択的に吸着される。
【００４７】
第１工程Ｓ１を実施した後、チャンバにパージガスを所定時間供給する（Ｓ２）。このとき、前記パージガスとしてアルゴン（Ａｒ）ガスを使用する。前記パージガスを利用して第２層間絶縁層６２の上面に物理吸着された第１前駆体を除去する。
【００４８】
第２工程Ｓ２を実施した後、チャンバに反応ガスを供給する（Ｓ３）。このとき、前記反応ガスとして、水素（Ｈ２）ガスを利用する。水素ガスの代りに、プラズマを利用して反応を容易にすることもある。すなわち、相変化層６６の形成にプラズマ原子層堆積法（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＡＬＤ：ＰＥＡＬＤ）を利用することもある。
【００４９】
第３工程Ｓ３を実施した後、前記チャンバにパージガスを供給する（Ｓ４）。この過程を通じてチャンバに残った水素ガスをチャンバ外に排出させる。第４工程Ｓ４のパージガスは、第２工程Ｓ２のパージガスと同じでありうる。
【００５０】
第４工程Ｓ４を実施した後、前記チャンバに前記第２ソース物質（第２前駆体）を供給する（Ｓ５）。
【００５１】
次いで、パージガス供給工程Ｓ６、反応ガス供給工程Ｓ７及びパージガス供給工程Ｓ８を順次に実施する。第６ないし第８工程Ｓ６〜Ｓ８は、それぞれ第２ないし第４工程Ｓ２〜Ｓ４と同一に実施しうる。
【００５２】
第８工程Ｓ８を実施した後、前記チャンバに第３ソース物質（第３前駆体）を供給する（Ｓ９）。
【００５３】
次いで、パージガス供給工程Ｓ１０、反応ガス供給工程Ｓ１１及びパージガス供給工程Ｓ１２を順次に実施する。第１０ないし第１２工程Ｓ１０〜Ｓ１２は、それぞれ第２ないし第４工程Ｓ２〜Ｓ４と同一に実施しうる。
【００５４】
次いで、第１ないし第１２工程Ｓ１〜Ｓ１２を１周期として、相変化層６６が所望の厚さに積層されるまで第１ないし第１２工程Ｓ１〜Ｓ１２を反復実施する（Ｓ１３）。
【００５５】
一方、原子層堆積法を利用する前記相変化層の形成工程で、前記第１ないし第３ソース物質（第１ないし第３前駆体）は、それぞれ異なる時間に供給されるが、それと同時に供給されることもある。
【００５６】
例えば、第１工程Ｓ１で第１及び第２ソース物質（第１及び第２前駆体）をチャンバに同時に供給しうる。または第５工程Ｓ５で第２及び第３ソース物質（第２及び第３前駆体）を前記チャンバに同時に供給しうる。または前記第１ないし第３ソース物質（第１ないし第３前駆体）を何れも第１工程Ｓ１で同時に供給することもある。
【００５７】
また、このようなソース物質供給方式は、毎周期別に異ならせることもある。例えば、ある一周期では、第１ないし第１２工程Ｓ１〜Ｓ１２によってソース物質を供給し、次の周期では、第１及び第２ソース物質、第２及び第３ソース物質、第１及び第３ソース物質または第１ないし第３ソース物質を一工程で同時に供給しうる。
【００５８】
また、毎回ソース物質供給後に実施されるパージガス供給工程／反応ガス供給工程／パージガス供給工程で二番目のパージガス供給工程は、省略することもある。
【００５９】
本発明者は、前記原子層堆積法を利用して、相変化層６６としてＧＳＴ層を形成する実験を実施した。この実験で、基板４０の温度は、２５０℃に維持し、第１ないし第１２工程Ｓ１〜Ｓ１２を一周期とする原子層積層を３００回実施した。
【００６０】
図１４は、本発明者の実験結果を示す。
【００６１】
図１４を参照すれば、第２層間絶縁層６２上に均一な厚さの相変化層１００が形成されたことが見られる。
【００６２】
図１５は、前記実験で得た相変化層１００の組成分析結果を示す。前記実験で得た相変化層１００の組成分析は、ＴＥＭ−ＥＤＸ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ−Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ-ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を利用して実施した。
【００６３】
図１５を参照すれば、得た相変化層１００にＧｅ、Ｓｂ、Ｔｅが何れも存在することが分かる。このような結果を通じて図１４で見られる均一な厚さの相変化層１００は、正常的なＧＳＴ層であるということが分かる。
【００６４】
一方、図３に示されたＰＲＡＭで、相変化層６６は、ＢＥＣ層６４の上面を覆うように第２層間絶縁層６２上に形成されているので、本発明の実施例による相変化メモリ素子の製造方法で、相変化層６６の形成位置または形成領域が変わるにつれて、リセット電流が変わる。
【００６５】
例えば、図１６に示したように、第２層間絶縁層６２の上面だけでなく、図３のＢＥＣ層６４の位置にも相変化層６６を充填する場合及び、図１７に示したように、図３のＢＥＣ層６４の位置にのみ相変化層６６を形成した場合、ＰＲＡＭのリセット電流は、従来の方式で形成した同じ構造のＰＲＡＭのリセット電流より５０％以上減少させうる。
【００６６】
前述したように、本発明の相変化メモリ素子の製造方法は、相変化層を形成する前に、相変化層の形成される下部膜の表面を試薬を利用して処理する。すなわち、前記試薬を前記下部膜の表面に薄く、望ましくは、一原子層にコーティングする。このような表面処理を通じて、前記下部膜の表面は、アルキル系ラジカルと容易に反応できる化学構造を有する。
【００６７】
したがって、本発明の製造方法を利用すれば、原子層堆積法を利用した相変化層を形成する過程で、アルキル基を有する相変化物質のソース物質を下部膜に容易に付着させうる。そして、原子層堆積法は、積層される膜の厚さの制御が容易である。
【００６８】
これにより、相変化層を均一な厚さに形成しうる。このような相変化層の厚さ均一性は、下部膜の構造と関係ないところ、相変化層の良好な段差被覆性も得られる。
【００６９】
また、原子層堆積法の特性によって相変化層６６をナノメートルサイズを有する限定された領域、例えば、図１６及び図１７に示したように、ビアホールｈ２に蒸着しうるところ、局部的な発熱による相変化も可能である。
【００７０】
図１６及び図１７に示したように、相変化層６６をビアホールｈ２を充填するように形成した場合、シミュレーションの結果は、リセット電流が５０％以上減少することが分かった。
【００７１】
前記説明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するものではなく、望ましい実施例の例示として解釈されねばならない。例えば、当業者ならば、相変化層の位置が図３、図１６及び図１７に示したものと異なる場合にも、本願発明の技術的思想を適用できるであろう。また、ＢＥＣ６４を下部電極６０を経ずに第１不純物領域Ａ１に直接接触させうる。したがって、本発明の範囲は、説明された実施例によって決定されず、特許請求の範囲に記載された技術的思想によって決定されねばならない。
【産業上の利用可能性】
【００７２】
本発明は、半導体メモリ素子関連の技術分野に適用可能である。
【図面の簡単な説明】
【００７３】
【図１】本発明の実施例による相変化メモリ素子の製造方法を工程別に示す断面図である。
【図２】本発明の実施例による相変化メモリ素子の製造方法を工程別に示す断面図である。
【図３】本発明の実施例による相変化メモリ素子の製造方法を工程別に示す断面図である。
【図４】図１ないし図３に示した本発明の相変化メモリ素子の製造方法で原子層堆積方法を利用して相変化層の形成過程を示すフローチャートである。
【図５】図１ないし図３に示した本発明の相変化メモリ素子の製造方法で、相変化層が形成される下部膜の表面処理に使われる試薬の化学構造図である。
【図６】図１ないし図３に示した本発明の相変化メモリ素子の製造方法で、相変化層が形成される下部膜の表面処理に使われる試薬の化学構造図である。
【図７】図１ないし図３に示した本発明の相変化メモリ素子の製造方法で、相変化層が形成される下部膜の表面処理に使われる試薬の化学構造図である。
【図８】図１ないし図３の相変化メモリ素子の製造方法で試薬を利用した表面処理結果であって相変化層が形成される下部膜の表面に形成された化学構造図である。
【図９】図１ないし図３の相変化メモリ素子の製造方法で試薬を利用した表面処理結果であって相変化層が形成される下部膜の表面に形成された化学構造図である。
【図１０】図１ないし図３の相変化メモリ素子の製造方法で試薬を利用した表面処理結果であって相変化層が形成される下部膜の表面に形成された化学構造図である。
【図１１】原子層堆積法で相変化層を形成する過程にソース物質として供給される前駆体の化学構造図である。
【図１２】原子層堆積法で相変化層を形成する過程にソース物質として供給される前駆体の化学構造図である。
【図１３】原子層堆積法で相変化層を形成する過程にソース物質として供給される前駆体の化学構造図である。
【図１４】図１ないし図３に示した本発明の相変化メモリ素子の製造方法に適用された相変化層の形成方法によって発明者の形成した相変化層についての透過電子顕微鏡（ＴＥＭ）写真である。
【図１５】ＴＥＭ−ＥＤＸ（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を利用した図１４の発明者の形成した相変化層についての組成分析結果を示す図面である。
【図１６】図１ないし図３に示した本発明の実施例による相変化メモリ素子の製造方法で、相変化層の形成位置が異なる場合を示す断面図である。
【図１７】図１ないし図３に示した本発明の実施例による相変化メモリ素子の製造方法で、相変化層の形成位置が異なる場合を示す断面図である。
【符号の説明】
【００７４】
４０  基板
４２  ゲート絶縁膜
４４  ゲート電極
４６  第１層間絶縁層
５０  導電性プラグ
６０  下部電極
６２  第２層間絶縁層
６４  ＢＥＣ層
Ｈ１  コンタクトホール
Ｈ２  ビアホール
Ａ１  第１不純物領域
Ａ２  第２不純物領域
【図１】
2008098645.tif 000003
【図２】
2008098645.tif 000004
【図３】
2008098645.tif 000005
【図４】
2008098645.tif 000006
【図５】
2008098645.tif 000007
【図６】
2008098645.tif 000008
【図７】
2008098645.tif 000009
【図８】
2008098645.tif 000010
【図９】
2008098645.tif 000011
【図１０】
2008098645.tif 000012
【図１１】
2008098645.tif 000013
【図１２】
2008098645.tif 000014
【図１３】
2008098645.tif 000015
【図１５】
2008098645.tif 000016
【図１６】
2008098645.tif 000017
【図１７】
2008098645.tif 000018
【図１４】
2008098645.tif 000019