(57)【要約】【課題】３相モータ制御装置において、あるタイミングで２相のＩＧＢＴが同時にターンオンすることで発生する可能性のある過大なサージ電流の発生を確実に回避する。【解決手段】Ｕ相ハイサイドＰＷＭ駆動信号ＳＵＨと、Ｖ相ハイサイドＰＷＭ駆動信号ＳＶＨのターンオンタイミングが同時である場合、タイミング修正回路により、Ｖ相ハイサイドＰＷＭ駆動信号ＤＶＨは、Ｕ相ハイサイドＰＷＭ駆動信号ＤＵＨに対して１クロックＣＬＫ分の遅延時間に対するオンディレイ時間Ｔｏｎが与えられた信号にし、Ｕ相とＶ相のハイサイドのＩＧＢＴが同時にターンオンにならないように制御する。【選択図】図３
2008125178.tif 000002
【特許請求の範囲】
【請求項１】
直流電源間にハイサイドスイッチング素子とローサイドスイッチング素子との直列回路を複数接続しブリッジ回路に構成したインバータ回路の前記ハイサイドスイッチング素子と前記ローサイドスイッチング素子との各中点にモータの各相のコイルを接続し、前記ハイサイドスイッチング素子及び前記ローサイドスイッチング素子にＰＷＭ駆動信号を与えてオン又はオフさせることで前記コイルに交流電流を供給し前記モータを駆動するモータ制御装置において、
前記ハイサイドスイッチング素子のそれぞれ、又は前記ローサイドスイッチング素子のそれぞれに対して、ある相のターンオンタイミングと、他の相のターンオンタイミングとがずれるように、前記ＰＷＭ駆動信号のタイミングを操作するタイミング修正回路
を備えることを特徴とするモータ制御装置。
【請求項２】
直流電源間にハイサイドスイッチング素子とローサイドスイッチング素子との直列回路を複数接続しブリッジ回路に構成したインバータ回路の前記ハイサイドスイッチング素子と前記ローサイドスイッチング素子との各中点にモータの各相のコイルを接続し、前記ハイサイドスイッチング素子及び前記ローサイドスイッチング素子にＰＷＭ駆動信号を与えてオン又はオフさせることで前記コイルに交流電流を供給し前記モータを駆動するモータ制御装置において、
前記ハイサイドスイッチング素子のそれぞれ、及び前記ローサイドスイッチング素子のそれぞれに対して、ある相のターンオンタイミングと、他の相のターンオンタイミングとがずれるように、前記ＰＷＭ駆動信号のタイミングを操作するタイミング修正回路
を備えることを特徴とするモータ制御装置。
【請求項３】
請求項１又は２記載のモータ制御装置において、
前記タイミング修正回路は、
該タイミング修正回路に供給されるある相のＰＷＭ駆動信号と他相のＰＷＭ駆動信号が同時にターンオンさせる信号であることを検出した場合、一方の相のＰＷＭ駆動信号にオンディレイ時間を付加してタイミングをずらす
ことを特徴とするモータ制御装置。
【請求項４】
請求項３記載のモータ制御装置において、
前記オンディレイ時間を、前記ハイサイドスイッチング素子又は前記ローサイドスイッチング素子にターンオン時に流れるサージ電流の発生時間に応じて設定する
ことを特徴とするモータ制御装置。
【請求項５】
請求項３又は４記載のモータ制御装置において、
前記オンディレイ時間は、前記タイミング修正回路が、基準クロックにより動作する論理回路で構成される場合、１クロック分遅れる時間に相当するよう前記基準クロックの周期が決定されている
ことを特徴とするモータ制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、供給される直流を、ブリッジ回路に構成したスイッチング素子の導通を切り替えて交流に変換してモータを駆動するインバータ回路に発生するサージ電流を低減するモータ制御装置に関する。
【背景技術】
【０００２】
従来から、インバータ回路により駆動されるモータが多用されている。このインバータ回路は、バッテリ等の直流電源から供給される直流を、ブリッジ回路を構成するスイッチング素子のオン／オフ（導通／遮断）により通電相を切り替えて交流に変換してモータを駆動する。
【０００３】
スイッチング素子のオン、オフは、スイッチング素子の制御端子、例えばＩＧＢＴ（絶縁ゲートトランジスタ）やＭＯＳＦＥＴの場合、ゲート端子に供給されるＰＷＭ（パルス幅変調）駆動信号によりなされる。
【０００４】
各相のＰＷＭ駆動信号のオンオフのタイミング（位相）を決定する際、例えば３相モータの場合、Ｕ、Ｖ、Ｗ相の各コイルに流れる相電流を検出し、ベクトル制御（弱め界磁制御）や１２０゜通電制御等の通電制御方式を採用して決定している。
【０００５】
一般に、ブリッジ回路型のインバータ回路では、同相上のハイサイド（上アーム側）スイッチング素子とローサイド（下アーム側）スイッチング素子とが同時にオンしないように、換言すれば、いわゆるアーム短絡を防止するように、各相のＰＷＭ駆動信号のタイミングが制御されている。
【０００６】
このため、同相上のハイサイドスイッチング素子用ＰＷＭ駆動信号又はローサイドスイッチング素子用ＰＷＭ駆動信号に対し、ハイサイドスイッチング素子とローサイドスイッチング素子とが同時にオフになることを保証するオンディレイ時間を付加してハイサイドスイッチング素子とローサイドスイッチング素子を駆動するようにしたモータ制御装置が提案されている（特許文献１）。
【０００７】
【特許文献１】特開平９−５６１７６号公報（段落［０００３］、［００２５］、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、上述したオンディレイ時間の付加制御は、直列に接続されるハイサイドスイッチング素子とローサイドスイッチング素子との短絡の防止、いわゆる同相上のアーム短絡防止のためであり、アーム短絡により直流電源が短絡されて過大な短絡電流が発生し、ひいては直流電源及び（又は）インバータ回路が故障することを未然に防止するようにしている。
【０００９】
この出願の発明者等は、多相（３相に限らず５相等も含む）のモータを駆動する際に、上述した同相上のアーム短絡以外に、直流電源に過大なサージ電流が流れる場合があることを見いだした。
【００１０】
以下、この発明の理解を容易化するために、上述した従来技術に係る同相上のアーム短絡を回避するオンディレイ時間の付加技術については言及しない。なお、この発明は、この周知技術（同相上のアーム短絡防止技術）の採用、不採用に拘わらず、モータ制御装置に適用できる。
【００１１】
図６は、直流電源４とその供給ライン上に、アーム短絡ではなく、動作としては正常であるが、過大なサージ電流が流れる場合があることを説明するための従来技術に係るモータ制御装置２の構成例を示している。
【００１２】
このモータ制御装置２は、基本的には、直流電源４と、Ｕ相アーム１１と、Ｖ相アーム１２と、Ｗ相アーム１３とからなるインバータ回路６と、このインバータ回路６により駆動されるモータ１４と、モータ１４の各相に流れる電流を電流センサ１６により検出して、各相、各ハイサイド・ローサイドスイッチング素子のＰＷＭ駆動信号ＳＵＨ、ＳＵＬ、ＳＶＨ、ＳＶＬ、ＳＷＨ、ＳＷＬを発生するモータ制御ＥＣＵ（モータ制御回路）１８と、ＰＷＭ駆動信号ＳＵＨ、ＳＵＬ、ＳＶＨ、ＳＶＬ、ＳＷＨ、ＳＷＬの振幅をそれぞれ増幅して、対応する各相、各ハイサイド・ローサイドスイッチング素子のＰＷＭ駆動信号ＵＨ、ＵＬ、ＶＨ、ＶＬ、ＷＨ、ＷＬ発生し、それぞれ、ＵＶＷ相アーム１１、１２、１３のハイサイド・ローサイドのスイッチング素子であるＩＧＢＴ２１ｕｈ、２１ｕｌ、２１ｖｈ、２１ｖｌ、２１ｗｈ、２１ｗｌの各ゲート端子に供給するゲート駆動回路２０とから構成される。
【００１３】
この場合、モータ制御ＥＣＵ１８内で、図７Ａに示す三角波２２と正弦波２４の電圧が比較器（不図示）により比較され、図７Ｂに示すＰＷＭ駆動信号が作成される。
【００１４】
ところで、図８Ａに示すように、例えば３相のモータを駆動しようとする場合、三角波２２に対して、Ｕ相正弦波２４ｕ、Ｖ相正弦波２４ｖ、Ｗ相正弦波２４ｗにより、図８Ｂに示すＵ相ハイサイドＰＷＭ駆動信号ＳＵＨと、図８Ｃに示すＶ相ハイサイドＰＷＭ駆動信号ＳＶＨと、図８Ｃに示すＷ相ハイサイドＰＷＭ駆動信号ＳＷＨが作成される。
【００１５】
しかしながら、３相波形を取り扱う場合、Ｕ相正弦波２４ｕ、Ｖ相正弦波２４ｖ、Ｗ相正弦波２４ｗの中、２つの相の正弦波と三角波２２が交差するタイミング（時点）ｔ１、ｔ２等が発生する。
【００１６】
この場合、タイミングｔ１では、ＰＷＭ駆動信号ＳＵＨにより駆動されるＵ相ハイサイドＩＧＢＴ２１ｕｈと、ＰＷＭ駆動信号ＳＷＨにより駆動されるＷ相ハイサイドＩＧＢＴ２１ｖｈが同時にターンオンする。また、タイミングｔ１では、ＰＷＭ駆動信号ＳＵＨにより駆動されるＵ相ハイサイドＩＧＢＴ２１ｕｈと、ＰＷＭ駆動信号ＳＶＨにより駆動されるＶ相ハイサイドＩＧＢＴｖｈが同時にターンオフする。
【００１７】
時点ｔ１、ｔ２に示すように、別の相のハイサイド同士あるいは別の相のローサイド同士の２つのＩＧＢＴが同時にターンオンしたりターンオフしたりすると、誘導性負荷であるコイルを駆動しているため、このタイミングでは通常より大きなサージ電流が流れることを見いだした。特に、ターンオン時においては、大きなサージ電流が流れ、コレクタ電流Ｉｃとして、例えば、安定時（整定時）のコレクタ電流Ｉｃの値が２５０［Ａ］（これは、オンになっている各相同じ値であり、直流電源４側から流れ出す安定時の電源電流Ｉａの値は、２相分で５００［Ａ］になる。）である場合に、２相のサージ電流が重ならない場合、サージ電流は、各相それぞれ５０［Ａ］であったが、２相のサージ電流が重なった場合には、図９に示すように、直流電源４側から流れ出す電源電流Ｉａ中のサージ電流Ｉｐの値が約１００［Ａ］と約２倍になることが分かった。なお、図９において、サージ電流Ｉｐが１０％程度にまで減衰する時間を遅延時間（減衰時間）Ｔｄという。遅延時間Ｔｄ経過後の安定時における電源電流Ｉａの値は５００［Ａ］になる。
【００１８】
この場合、過大なサージ電流Ｉｐは、直流電源４あるいは平滑コンデンサ５に対してダメージを与える可能性があり、また、そのようなサージ電流Ｉｐに耐える直流電源４又は平滑コンデンサ５は、高周波・広帯域に渡って低出力インピーダンスであることが要求され複雑かつ高価になる。また、サージ電流Ｉｐは電源ライン及び接地にも流れるので、このモータ制御装置２が搭載される機器、たとえば溶接機、ハイブリッド車両、燃料電池車両内の、特に制御装置の耐雑音性を向上させる必要がある。
【００１９】
すなわち、大きなサージ電流の発生は、電気装置、電気機器、電子機器の設計条件をより厳しい仕様とする。
【００２０】
この発明はこのような課題を考慮してなされたものであり、多相のモータ制御装置において、あるタイミングで複数の相のスイッチング素子が同時にターンオン又はターンオフすることで発生する可能性のある過大なサージ電流の発生を確実に回避することを可能とするモータ制御装置を提供することを目的とする。
【課題を解決するための手段】
【００２１】
この発明に係るモータ制御装置は、直流電源間にハイサイドスイッチング素子とローサイドスイッチング素子との直列回路を複数接続しブリッジ回路に構成したインバータ回路の前記ハイサイドスイッチング素子と前記ローサイドスイッチング素子との各中点にモータの各相のコイルを接続し、前記ハイサイドスイッチング素子及び前記ローサイドスイッチング素子にＰＷＭ駆動信号を与えてオン又はオフさせることで前記コイルに交流電流を供給し前記モータを駆動するモータ制御装置において、以下の特徴（１）〜（５）を有する。
【００２２】
（１）前記ハイサイドスイッチング素子のそれぞれ、又は前記ローサイドスイッチング素子のそれぞれに対して、ある相のターンオンタイミングと、他の相のターンオンタイミングとがずれるように、前記ＰＷＭ駆動信号のタイミングを操作するタイミング修正回路を備えることを特徴とする。
【００２３】
この特徴（１）を有する発明によれば、ハイサイド又はローサイドの相同士の同時ターンオンが確実に回避され、多相（２相以上、３相、５相等）のモータ制御装置において、あるタイミングで複数の相のスイッチング素子が同時にターンオンすることで発生する可能性のある過大なサージ電流の発生を確実に回避することができる。
【００２４】
なお、同時ターンオフの回避に対してもこの発明が適用されることはいうまでもない。この場合、タイミング修正回路を、前記ハイサイドスイッチング素子のそれぞれ、又は前記ローサイドスイッチング素子のそれぞれに対して、ある相のターンオフタイミングと、他の相のターンオフタイミングとがずれるように、前記ＰＷＭ駆動信号のタイミングを操作するように変更すればよい。
【００２５】
（２）前記ハイサイドスイッチング素子のそれぞれ、及び前記ローサイドスイッチング素子のそれぞれに対して、ある相のターンオンタイミングと、他の相のターンオンタイミングとがずれるように、前記ＰＷＭ駆動信号のタイミングを操作するタイミング修正回路を備えることを特徴とする。
【００２６】
この特徴（２）を有する発明によれば、ハイサイド及びローサイドの相同士の同時ターンオンが確実に回避され、多相（３相、５相等）のモータ制御装置において、あるタイミングで複数の相のスイッチング素子が同時にターンオンすることで発生する可能性のある過大なサージ電流の発生を確実に回避することができる。
【００２７】
なお、同時ターンオフの回避に対してもこの発明が適用されることはいうまでもない。
【００２８】
すなわち、ハイサイドスイッチング素子及びローサイドスイッチング素子のＰＷＭ信号（スイッチング波形）の始点及び終点を監視し、他の相のタイミングと重なる場合は、一方のタイミングをずらすように操作している。
【００２９】
（３）上記の特徴（１）又は（２）を有する発明において、前記タイミング修正回路は、該タイミング修正回路に供給されるある相のＰＷＭ駆動信号と他相のＰＷＭ駆動信号が同時にターンオンさせる信号であることを検出した場合、一方の相のＰＷＭ駆動信号にオンディレイ時間を付加してタイミングをずらすことを特徴とする。
【００３０】
この特徴（３）を有する発明によれば、タイミング修正回路の設計指針がより明確となり、かつ回路構成を簡単化できる。
【００３１】
（４）上記の特徴（３）を有する発明において、前記オンディレイ時間を、前記ハイサイドスイッチング素子又は前記ローサイドスイッチング素子にターンオン時に流れるサージ電流の発生時間に応じて設定することを特徴とする。
【００３２】
サージ電流は、オーバーシュートと減衰リンギングを伴う波形となるので、例えば、オーバーシュートが所定パーセントにまで減衰するまでの時間に設定することができる。サージ電流の発生時間は、個々のモータ制御装置により異なるので、その時間に合った時間に設定する（例えば、図９の場合には、時間Ｔｄ）。
【００３３】
（５）上記の特徴（３）又は（４）を有する発明において、前記オンディレイ時間は、前記タイミング修正回路が、基準クロックにより動作する論理回路で構成される場合、１クロック分遅れる時間に相当するように基準クロックの周期が決定されていることを特徴とする。
【００３４】
この特徴（５）を有する発明によれば、タイミング修正回路の設計指針がより一層明確となり、かつ回路構成を簡単化できる。１クロック分が、前記サージ電流の発生時間に対応した時間に設定されていることが好ましい。クロック周期とサージ電流の発生時間が対応していない場合には、サージ電流の発生時間に対応するクロック分だけの遅延時間を設定すればよい。
【発明の効果】
【００３５】
この発明によれば、相同士のスイッチング素子が同時にターンオンにならないようにＰＷＭ駆動信号のタイミングをずらしているので、多相のモータ制御装置において、あるタイミングで複数の相のスイッチング素子が同時にターンオン又はターンオフすることで発生する可能性のある過大なサージ電流の発生を確実に回避することができる。
【発明を実施するための最良の形態】
【００３６】
以下、この発明の実施形態について図面を参照して説明する。なお、以下に参照する図面において、上記図６〜図９に示したものと対応するものには同一の符号又は対応する符号を付けてその詳細な説明は省略する。また、繁雑さを避けるために、必要に応じて上記図６〜図９をも参照して説明する。
【００３７】
図１は、この発明の一実施形態に係るモータ制御装置５０の構成を示す回路ブロック図である。このモータ制御装置５０は、図６に示したモータ制御装置２に比較して、ハイサイドタイミング修正回路３０Ｈとローサイドタイミング修正回路３０Ｌとを、モータ制御ＥＣＵ（モータ制御回路）１８とゲート駆動回路２０との間に挿入した点が異なる。
【００３８】
ハイサイドタイミング修正回路３０Ｈとローサイドタイミング修正回路３０Ｌとは、それぞれ、モータ制御ＥＣＵ１８から供給される各相、各ハイサイド・ローサイドのＰＷＭ駆動信号ＳＵＨ、ＳＵＬ、ＳＶＨ、ＳＶＬ、ＳＷＨ、ＳＷＬのターンオンタイミングを、所定の規則（ハイサイドのＩＧＢＴ２１ｕｈ、２１ｖｈ、２１ｗｈ又はローサイドのＩＧＢＴ２１ｕｌ、２１ｖｌ、２１ｗｌにおいて、ある相のターンオンタイミングと他の相のターンオンタイミングが重ならないようにずらすという規則）に応じて修正した（波形のタイミングを操作した）各相、各ハイサイド・ローサイドのＰＷＭ駆動信号ＤＵＨ、ＤＵＬ、ＤＶＨ、ＤＶＬ、ＤＷＨ、ＤＷＬをゲート駆動回路２０に供給する。
【００３９】
このモータ制御装置５０は、上記のハイサイドタイミング修正回路３０Ｈとローサイドタイミング修正回路３０Ｌの他、以下の構成要素を備える。
【００４０】
すなわち、平滑コンデンサ５が並列に接続された直流電源４と、Ｕ相アーム１１と、Ｖ相アーム１２と、Ｗ相アーム１３とからなるインバータ回路６と、このインバータ回路６により駆動されるＵＶＷ相の各コイル５１ｕ、５１ｖ、５１ｗと各直列に接続される内部抵抗とを有するモータ１４と、モータ１４の各相に流れる電流を電流センサ１６により検出して、各相、各ハイサイド・ローサイドのＰＷＭ駆動信号ＳＵＨ、ＳＵＬ、ＳＶＨ、ＳＶＬ、ＳＷＨ、ＳＷＬを発生するモータ制御ＥＣＵ１８と、ハイサイドタイミング修正回路３０Ｈとローサイドタイミング修正回路３０Ｌとにより波形のタイミングが操作された各相、各ハイサイド・ローサイドのＰＷＭ駆動信号ＤＵＨ、ＤＵＬ、ＤＶＨ、ＤＶＬ、ＤＷＨ、ＤＷＬの振幅をそれぞれ増幅して、対応する各相、各ハイサイド・ローサイドのＰＷＭ駆動信号ＵＨｄ、ＵＬｄ、ＶＨｄ、ＶＬｄ、ＷＨｄ、ＷＬｄを発生し、それぞれ、ＵＶＷ相アーム１１、１２、１３の各ハイサイド・ローサイドのスイッチング素子であるＩＧＢＴ２１ｕｈ、２１ｕｌ、２１ｖｈ、２１ｖｌ、２１ｗｈ、２１ｗｌのゲート端子に供給するゲート駆動回路２０とから構成される。
【００４１】
ハイサイドタイミング修正回路３０Ｈとローサイドタイミング修正回路３０Ｌとは同一の回路構成であるので、以下、ハイサイドタイミング修正回路３０Ｈを代表として構成動作を説明する。
【００４２】
図２は、ハイサイドタイミング修正回路３０Ｈの論理回路による詳しい構成を示している。
【００４３】
図３は、ハイサイドタイミング修正回路３０Ｈのタイミングチャートである。
【００４４】
この場合、例えば、モータ制御ＥＣＵ１８から供給される時点ｔａ〜時点ｔｃまでのパルス幅を有するＰＷＭ駆動信号ＳＵＨは、遅延フリップフロップＵＤ１により時点ｔ１０のクロックＣＬＫの立ち上がりに同期した信号ＵＤ１ｏｕｔとされ、信号ＵＤ１ｏｕｔがアンドＵＡ３及び遅延フリップフロップＵＤ３を通じて、ゲート駆動回路２０に供給される時点ｔ１１まで遅延されたＰＷＭ駆動信号ＤＵＨとして出力される。
【００４５】
また、ＰＷＭ駆動信号ＳＵＨとターンオン（立ち上がり）のタイミングが一致する同時点ｔａに、モータ制御ＥＣＵ１８から供給された時点ｔａ〜時点ｔｃまでのパルス幅を有するＰＷＭ駆動信号ＳＶＨは、ターンオンのタイミングがずれるように操作される。この場合、ＰＷＭ駆動信号ＳＶＨは、遅延フリップフロップＶＤ１により時点ｔ１０のクロックＣＬＫの立ち上がりに同期した信号ＶＤ１ｏｕｔとされ、信号ＶＤ１ｏｕｔがアンドＶＡ３及び遅延フリップフロップＶＤ３を通じて、ゲート駆動回路２０に供給される時点ｔ１２まで遅延された（オンディレイ遅延時間Ｔｏｎを与えられた）ＰＷＭ駆動信号ＤＶＨとして出力される。
【００４６】
すなわち、ハイサイドタイミング修正回路３０Ｈの作用により、ＰＷＭ駆動信号ＳＵＨが約１クロックＣＬＫ分遅延したＰＷＭ駆動信号ＤＵＨと、ＰＷＭ駆動信号ＳＶＨが約２クロックＣＬＫ分（１クロック分は、オンディレイ時間Ｔｄ分）遅延したＰＷＭ駆動信号ＤＶＨでは、ターンオンタイミングがずれるように波形操作されている。
【００４７】
図４は、図２に示したハイサイドタイミング修正回路３０Ｈの論理回路をより簡易的に表現したハイサイドタイミング修正回路３０Ｈの構成を示している。図４中、クロックＣＬＫの図示は省略している。
【００４８】
図５は、図３に示したハイサイドタイミング修正回路３０Ｈのタイミングチャート中、時点ｔａ〜時点ｔ１６までの間を、より細分化したタイムチャートを示している。
【００４９】
以下、主に、図４、図５を参照して、時点ｔａ〜時点ｔ１６までのハイサイドタイミング修正回路３０Ｈ（論理回路）の動作について説明する。
【００５０】
この実施形態においては、ターンオン時にＵＶＷ相のＰＷＭ駆動信号ＳＵＨ、ＳＶＨ、ＳＷＨのタイミングを比較し、１クロックＣＬＫ分（１クロック周期分）タイムミングをずらす操作を行う。実際上、ＵＶ相、ＶＷ相、ＷＵ相の組み合わせのいずれか２相でターンオン同タイミングを判断し、同タイミングがＵＶ相のときには優先順位Ｕ→Ｖの順、ＶＷ相のときには優先順位Ｖ→Ｗの順、ＷＵ相の組み合わせのときには優先順次Ｗ→Ｕの順で→の右側に記載した相に、→の左側に記載した相に対して１クロック分のオンディレイ時間Ｔｄを付与するように操作している。
【００５１】
なお、実際上、入力側の遅延フリップフロップＵＤ１、ＶＤ１、ＷＤ１及び出力側の遅延フリップフロップＵＤ３、ＶＤ３、ＷＤ３は、設けなくとも動作は成立するが、ひげの発生等の確実な防止及び正確な１クロック分のオンディレイ時間Ｔｄを付与するための動作安定用として設けている。
【００５２】
そこでまず、図５に示すように、モータ制御ＥＣＵ１８から、時点ｔａ〜時点ｔｃまでのパルス幅を有するＰＷＭ駆動信号ＳＵＨ、ＳＶＨ、及び時点ｔｂ〜時点ｔｃまでのパルス幅を有するＰＷＭ駆動信号ＳＷＨがハイサイドタイミング修正回路３０Ｈに供給されるものとする。なお、以下の説明において、「時点」は、「タイミング」ともいう。
【００５３】
この場合、遅延フリップフロップＵＤ１、ＶＤ１にそれぞれ供給されるＰＷＭ駆動信号ＳＵＨ、ＳＶＨは、図５中、クロックＣＬＫの立ち上がりに「０」と表示している第０クロックＣＬＫの立ち上がりのタイミングｔ１０と、第５クロックＣＬＫのタイミングｔ１５でクロックＣＬＫに同期するように遅延され、時点ｔ１０〜時点ｔ１５までのパルス幅を有する信号ＵＤ１ｏｕｔ、ＶＤ１ｏｕｔに波形整形される。
【００５４】
また、遅延フリップフロップＷＤ１に供給されるＰＷＭ駆動信号ＳＷＨは、第２クロックＣＬＫの立ち上がりのタイミングｔ１２と、第５クロックＣＬＫのタイミングｔ１５でクロックＣＬＫに同期するように遅延された信号ＷＤ１ｏｕｔに波形整形される。
【００５５】
次に、インバータＵＶ１の出力側に現れる信号ＵＶ１ｏｕｔは、信号ＵＤ１ｏｕｔが遅延フリップフロップＵＤ２で１クロックＣＬＫ分遅延された信号の反転信号になる。
【００５６】
アンドＵＡ１の出力側に現れる信号ＵＡ１ｏｕｔは、信号ＵＤ１ｏｕｔと信号ＵＶ１ｏｕｔの論理積信号になる。
【００５７】
次に、インバータＶＶ１の出力側に現れる信号ＶＶ１ｏｕｔは、信号ＶＤ１ｏｕｔが遅延フリップフロップＶＤ２で１クロックＣＬＫ分遅延された信号の反転信号になる。
【００５８】
アンドＶＡ１の出力側に現れる信号ＶＡ１ｏｕｔは、信号ＶＤ１ｏｕｔと信号ＶＶ１ｏｕｔの論理積信号になる。
【００５９】
アンドＵＡ２の出力側に現れる信号ＵＡ２ｏｕｔは、信号ＵＡ１ｏｕｔと信号ＶＡ１ｏｕｔの論理積信号になる。インバータＶＶ２の出力側に現れる信号ＶＶ２ｏｕｔは、信号ＵＡ２ｏｕｔの反転信号になる。
【００６０】
アンドＶＡ３の出力側に現れる信号ＶＡ３ｏｕｔは、信号ＶＤ１ｏｕｔと信号ＶＶ２ｏｕｔの論理積信号になる。
【００６１】
結果、フリップフロップＶＤ３の出力側に現れるＰＷＭ駆動信号ＤＶＨは、信号ＶＡ３ｏｕｔを１クロックＣＬＫ分遅延した信号になる。
【００６２】
次に、インバータＷＶ１の出力側に現れる信号ＷＶ１ｏｕｔは、信号ＷＤ１ｏｕｔが遅延フリップフロップＷＤ２で１クロックＣＬＫ分遅延された信号の反転信号になる。アンドＷＡ１の出力側に現れる信号ＷＡ１ｏｕｔは、信号ＷＤ１ｏｕｔと信号ＷＶ１ｏｕｔの論理積信号になる。
【００６３】
アンドＷＡ２の出力側に現れる信号ＷＡ２ｏｕｔは、信号ＷＡ１ｏｕｔと信号ＵＡ１ｏｕｔの論理積信号であり、この場合、ローレベルＬが保持された信号になる。
【００６４】
また、インバータＵＶ２の出力側に現れる信号ＵＶ２ｏｕｔは、信号ＷＡ２ｏｕｔの反転信号になり、この場合、ハイレベルＨが保持された信号になる。
【００６５】
結果、フリップフロップＵＤ３の出力側に現れるＰＷＭ駆動信号ＤＵＨは、信号ＵＤ１ｏｕｔを１クロックＣＬＫ分遅延した信号になる。
【００６６】
さらに、アンドＶＡ２の出力側に現れる信号ＶＡ２ｏｕｔは、信号ＶＡ１ｏｕｔと信号ＷＡ１ｏｕｔの論理積信号であり、この場合、ローレベルＬが保持された信号になる。
【００６７】
また、インバータＷＶ２の出力側に現れる信号ＷＶ２ｏｕｔは、信号ＶＡ２ｏｕｔの反転信号になり、この場合、ハイレベルＨが保持された信号になる。
【００６８】
結果、フリップフロップＷＤ３の出力側に現れるＰＷＭ駆動信号ＤＷＨは、信号ＷＤ１ｏｕｔを１クロックＣＬＫ分遅延した信号になる。
【００６９】
ここで、ハイサイドタイミング修正回路３０Ｈから出力されるＵ相ハイサイドＰＷＭ駆動信号ＤＵＨと、Ｖ相ハイサイドＰＷＭ駆動信号ＤＶＨとを考察すると、Ｖ相ハイサイドＰＷＭ駆動信号ＤＶＨは、Ｕ相ハイサイドＰＷＭ駆動信号ＤＵＨに対して１クロックＣＬＫ分の遅延時間に対するオンディレイ時間Ｔｏｎが与えられた信号になっていることが分かる。
【００７０】
よって、Ｕ相ハイサイドＰＷＭ駆動信号ＤＵＨと、Ｖ相ハイサイドＰＷＭ駆動信号ＤＶＨの増幅信号である、Ｕ相ハイサイドＰＷＭ駆動信号ＵＨｄと、Ｖ相ハイサイドＰＷＭ駆動信号ＶＨｄとによりそれぞれ駆動されるＩＧＢＴ２１ｕｈとＩＧＢＴ２１ｖｈとは同時に（同じタイミングで）駆動されなくなり、換言すれば、ターンオンミングがすらされて駆動されることとなり、図９に示したターンオン時におけるサージ電流Ｉｐを約半分の振幅にすることができる。
【００７１】
以上説明したように、上述した実施形態では、直流電源４間にハイサイドＩＧＢＴ２１ｈ（２１ｕｈ、２１ｖｈ、２１ｗｈ）とローサイドＩＧＢＴ２１ｌ（２１ｕｌ、２１ｖｌ、２１ｗｌ）との直列回路を複数接続しブリッジ回路に構成したインバータ回路６のハイサイドＩＧＢＴ２１ｈとローサイドＩＧＢＴ２１ｌとの各中点にモータ１４のＵＶＷ各相のコイル５１ｕ、５１ｖ、５１ｗを接続し、ハイサイドＩＧＢＴ２１ｈ及びローサイドＩＧＢＴ２１ｌにＰＷＭ駆動信号Ｈｄ（ＵＨｄ、ＶＨｄ、ＷＨｄ）、Ｌｄ（ＵＬｄ、ＶＬｄ、ＷＬｄ）を与えてオン又はオフさせることでコイル５１ｕ、５１ｖ、５１ｗに交流電流を供給しモータ１４を駆動するモータ制御装置５０を備え、このモータ制御装置５０を構成するハイサイドタイミング修正回路３０Ｈとローサイドタイミング修正回路３０Ｌが、ハイサイドＩＧＢＴ２１ｈ（２１ｕｈ、２１ｖｈ、２１ｗｈ）のそれぞれ、及び（又は）ローサイドＩＧＢＴ２１ｌ（２１ｕｌ、２１ｖｌ、２１ｗｌ）のそれぞれに対して、ＵＶＷ相の２相中、ある相のターンオンタイミングと、他の相のターンオンタイミングとがずれるようにＰＷＭ駆動信号Ｈｄ（ＵＨｄ、ＶＨｄ、ＷＨｄ）、Ｌｄ（ＵＬｄ、ＶＬｄ、ＷＬｄ）のタイミングを操作するようにしている。
【００７２】
このためモータ制御装置５０において、あるタイミングで複数の相のスイッチング素子が同時にターンオンすることで発生する可能性のある過大なサージ電流の発生を確実に回避することができる。
【００７３】
なお、上述した実施形態では、同時ターンオンの回避について説明したが、同時ターンオフの回避についても容易に回路を変形して適用することができる。また、３相で説明しているが、５相等のモータ制御装置にも回路を変形して適用できることはいうまでもない。
【００７４】
上記の実施形態において、ハイサイドタイミング修正回路３０Ｈは、該ハイサイドタイミング修正回路３０Ｈに供給されるＵ相のＰＷＭ駆動信号ＳＵＨとＶ相のＰＷＭ駆動信号ＳＶＨが同時にターンオンさせる信号であることを検出し、一方の相、この場合Ｖ相のＰＷＭ駆動信号ＶＨｄにオンディレイ時間Ｔｏｎを付加してタイミングをずらすようにしているので、タイミング修正回路の設計指針がより明確となり、かつ回路構成を簡単化できる。
【００７５】
この場合、オンディレイ時間Ｔｏｎを、サージ電流Ｉｐの発生時間｛サージ電流Ｉｐが１０％程度にまで減衰する時間である遅延時間（減衰時間）Ｔｄ｝に等しい時間あるいはそれを僅かに上回る時間等、発生時間に応じて設定しているので、２倍のサージ電流の発生を確実に回避でき、かつモータ１４の変調、例えば、３次高調波の発生を最小限に抑制することができる。
【００７６】
ここで、１クロックＣＬＫ分遅れる時間に相当するように基準となるクロックＣＬＫの周期を、オンディレイ時間Ｔｏｎに合わせているので、ハイサイドタイミング修正回路３０Ｈの設計指針がより一層明確となり、かつ回路構成を簡単化できる。もちろん、クロックＣＬＫの周期とサージ電流Ｉｐの発生している遅延時間Ｔｄが対応していない場合には、サージ電流Ｉｐの発生している遅延時間Ｔｄに対応するクロック分だけのオンディレイ時間Ｔｏｎを設定すればよい。
【００７７】
このように、上述した実施形態によれば、相同士のＩＧＢＴ２１ｈ（２１ｕｈ、２１ｖｈ、２１ｗｈ）が同時にターンオンにならないようにＰＷＭ駆動信号ＵＨｄ、ＶＨｄ、ＷＨｄのタイミングをずらしているので、３相のモータ制御装置５０において、あるタイミングで２相のＩＧＢＴが同時にターンオンすることで発生する可能性のある過大なサージ電流（瞬間電流）の発生を確実に回避することができる。この実施形態では、サージ電流のピークを約半分に低減することができる。
【００７８】
なお、この発明は、上述の実施形態に限らず、この明細書の記載内容に基づき、種々の構成を採り得ることはもちろんである。
【図面の簡単な説明】
【００７９】
【図１】この発明の一実施形態に係るモータ制御装置の構成を示す回路ブロック図である。
【図２】図１例のモータ制御装置中、ハイサイドタイミング修正回路の構成を示す詳細な論理回路図である。
【図３】図２例のハイサイドタイミング修正回路のタイミングチャートである。
【図４】図２例のハイサイドタイミング修正回路の詳細な論理回路をより簡易的に表現した論理回路図である。
【図５】図３に示したタイミングチャート中、所定区間を、より細分化して示すタイムチャートである。
【図６】従来技術に係るモータ制御装置の構成例を示す回路ブロック図である。
【図７】図７Ａは、比較される三角波と正弦波を示す説明図、図７Ｂは、比較結果のＰＷＭ駆動信号の波形図である。
【図８】図８Ａは、比較される三角波と３相の正弦波を示す説明図、図８Ｂは、比較結果のＵ相ハイサイドＰＷＭ駆動信号の波形図、図８Ｃは、比較結果のＶ相ハイサイドＰＷＭ駆動信号の波形図、図８Ｄは、比較結果のＷ相ハイサイドＰＷＭ駆動信号の波形図である。
【図９】２相のハイサイドＩＧＢＴが同時にターンオンした場合のサージ電流の説明図である。
【符号の説明】
【００８０】
２、５０…モータ制御装置            ４…直流電源
５…平滑コンデンサ                  ６…インバータ回路
１１…Ｕ相アーム                    １２…Ｖ相アーム
１３…Ｗ相アーム                    １６…電流センサ
１８…モータ制御ＥＣＵ              ２０…ゲート駆動回路
２１ｕｈ、２１ｖｈ、２１ｗｈ、２１ｕｌ、２１ｖｌ、２１ｗｌ…ＩＧＢＴ
２２…三角波                        ２４…正弦波
２４ｕ…Ｕ相正弦波                  ２４ｖ…Ｖ相正弦波
２４ｗ…Ｗ相正弦波                  ３０Ｈ…ハイサイドタイミング修正回路
３０Ｌ…ローサイドタイミング修正回路
【図１】
2008125178.tif 000003
【図２】
2008125178.tif 000004
【図３】
2008125178.tif 000005
【図４】
2008125178.tif 000006
【図５】
2008125178.tif 000007
【図６】
2008125178.tif 000008
【図７】
2008125178.tif 000009
【図８】
2008125178.tif 000010
【図９】
2008125178.tif 000011