(57)【要約】【課題】例えば画像における縦方向の筋状のノイズを抑制できる光電変換装置を提供する。【解決手段】本発明の第１側面に係る光電変換装置は、光を電荷に変換する光電変換部と、前記電荷を電位に変換する電荷変換部と、前記電荷を前記光電変換部から前記電荷変換部に転送する転送部と、前記電荷変換部の電位に基づく信号を読み出す増幅部と、前記電荷変換部の電位をリセットするリセットトランジスタと、前記リセットトランジスタのゲートに、少なくとも３つの電圧を印加する制御部と、リセットされた前記電荷変換部の電位に基づく信号と、前記電荷が転送された電荷変換部の電位に基づく信号とを差分する差分回路とを備えたことを特徴とする。【選択図】図４
2008042673.tif 000002
【特許請求の範囲】
【請求項１】
光を電荷に変換する光電変換部と、
前記電荷を電位に変換する電荷変換部と、
前記電荷を前記光電変換部から前記電荷変換部に転送する転送部と、
前記電荷変換部の電位に基づく信号を読み出す増幅部と、
前記電荷変換部の電位をリセットするリセットトランジスタと、
前記リセットトランジスタのゲートに、少なくとも３つの電圧を印加する制御部と、
リセットされた前記電荷変換部の電位に基づく信号と、前記電荷が転送された電荷変換部の電位に基づく信号とを差分する差分回路と、
を備えたことを特徴とする光電変換装置。
【請求項２】
前記リセット部は、前記電荷変換部の電位をクリップする
ことを特徴とする請求項１に記載の光電変換装置。
【請求項３】
前記電荷は電子であり、
前記電荷の転送時に、前記リセットトランジスタのゲートに印加される電圧は、最も低い電圧であることを特徴とする請求項１又は２に記載の光電変換装置。
【請求項４】
前記電荷変換部へのフィードスルーを補償する補償部をさらに備えた
ことを特徴とする請求項１から３のいずれか１項に記載の光電変換装置。
【請求項５】
光を電荷に変換する光電変換部と、前記電荷を電位に変換する電荷変換部と、前記電荷を前記光電変換部から前記電荷変換部に転送する転送部と、前記電荷変換部の電位に基づく信号を読み出す増幅部と、前記電荷変換部の電位をリセットするリセットトランジスタとを有する光電変換装置の制御方法であって、
前記電荷は、電子であり、
第１電圧を前記リセットトランジスタのゲートに印加する第１ステップと、
前記第１電圧より低い電圧である第２電圧を、前記リセットトランジスタのゲートに印加する第２ステップと、
前記第２電圧より低い電圧である第３電圧を、前記リセットトランジスタのゲートに印加する第３ステップと、
を備えたことを特徴とする光電変換装置の制御方法。
【請求項６】
光学系と、
請求項１から３のいずれか１項に記載の光電変換装置と
を備えたことを特徴とする撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置及びその駆動方法に関する。
【背景技術】
【０００２】
ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ）を行う光電変換装置を用いて撮影を行う場合について以下に説明する。撮影領域内に非常に明るい被写体が存在する場合、それに対応した画素の光電変換部に強い光の像が結像することになる。そして、光電変換部では、その光の強さに応じた電荷が発生する。その光電変換部に隣接する電荷変換部（フローティングディフュージョン）がリセットされる期間において、光電変換部と電荷変換部とは電気的に遮断されている。この場合でも、非常に強い光が結像された画素において、光電変換部から電荷変換部へ電荷があふれ出すことがある。これにより、ノイズ読み出し期間において電荷変換部の電位がリセットレベルから減衰する（基底レベルへ近づく）ことがある。
【０００３】
また、通常、光電変換部が遮光されていないのに対して、電荷変換部は遮光されている。この場合でも、光電変換部へ照射される光の一部が電荷変換部へ漏れ込むことがある。これにより、ノイズ読み出し期間における電荷変換部の電位（ノイズ電位）がリセットレベルから減衰することがある。
【０００４】
ノイズ電位がリセットレベルから減衰すると、ノイズ読み出し期間において、電荷変換部の電位に基づく信号を増幅する増幅部から垂直信号線へ出力される電位（ノイズ出力電位）も減衰する。これにより、信号読み出し期間における垂直信号線の電位（信号出力電位）と、ノイズ出力電位との差を大きく取りにくくなり、垂直信号線のダイナミックレンジが圧迫される。結果として、強い光があたった画素からの光信号出力が減衰し、その画素の階調が黒諧調へ沈む現象が発生する（以下、高輝度黒沈み現象と呼ぶ）。
【０００５】
例えば太陽を撮影した場合には太陽の中心部分が黒い点となり不自然な画像になる。この問題は、被写体と光電変換部との間にメカニカルシャッターを設ければ、静止画に対して解決できる。静止画撮影時においても安価なカメラではメカニカルシャッターを省略する場合が多いので、静止画に対して高輝度黒沈み現象を抑制できないことがある。
【０００６】
また、動画撮影時にメカニカルシャッターを併用することは、露光時間、コマ速を確保する上で大きなデメリットとなるため、実現性が低い。これにより、動画に対して高輝度黒沈み現象を抑制できないことがある。
【０００７】
それに対して、垂直信号線の電位をクリップする方法が提案されている（例えば、特許文献１参照）。
【特許文献１】特開２００４−２２２２７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
特許文献１の技術では、ノイズ読み出し期間において垂直信号線の電位をクリップするクリップトランジスタが設けられている。これにより、光電変換部に強い光が照射された場合でも、ノイズ読み出し期間において垂直信号線の電位がクリップ電位以下に下がらないようにでき、高輝度黒沈み現象を抑制できる。
【０００９】
しかし、特許文献１の技術では、クリップトランジスタの製造ばらつきなどにより、１つの列のクリップトランジスタの閾値が、他の列のクリップトランジスタの閾値と異なる傾向にある。例えば、クリップトランジスタの閾値が他の列のクリップトランジスタの閾値より高い列において、その列の垂直信号線は、他の列の垂直信号線よりも低いクリップ電位にクリップされる。あるいは、例えば、クリップトランジスタの閾値が他の列のクリップトランジスタの閾値よりも低い列において、その列の垂直信号線は、他の列の垂直信号線よりも高いクリップ電位にクリップされる。これにより、垂直信号線を介して出力されるノイズ出力電位が列ごとにばらつく傾向にあり、ノイズ出力電位と信号出力電位との差分としてＣＤＳにより得られる画像信号も列ごとにばらつく傾向にある。このため、光電変換により得られる画像に、縦方向の筋状のノイズがのることがある。
【００１０】
本発明の目的は、例えば高輝度黒沈み現象を抑制しつつ、画像における縦方向の筋状のノイズを抑制できる光電変換装置を提供することにある。
【課題を解決するための手段】
【００１１】
本発明の第１側面に係る光電変換装置は、光を電荷に変換する光電変換部と、前記電荷を電位に変換する電荷変換部と、前記電荷を前記光電変換部から前記電荷変換部に転送する転送部と、前記電荷変換部の電位に基づく信号を読み出す増幅部と、前記電荷変換部の電位をリセットするリセットトランジスタと、前記リセットトランジスタのゲートに、少なくとも３つの電圧を印加する制御部と、リセットされた前記電荷変換部の電位に基づく信号と、前記電荷が転送された電荷変換部の電位に基づく信号とを差分する差分回路とを備えたことを特徴とする。
【発明の効果】
【００１２】
本発明の第１の側面に係る光電変換装置では、例えば画像における縦方向の筋状のノイズを抑制できる。
【発明を実施するための最良の形態】
【００１３】
本発明の第１実施形態に係る光電変換装置を、図１〜図５を用いて説明する。
【００１４】
図１は、第１実施形態に係るに係る光電変換装置の構成図である。図２は、画素セルの構成図である。図４は、光電変換装置の動作を示す波形図である。ここでは、トランジスタがＮＭＯＳ（ＮチャネルＭＯＳトランジスタ）である場合について説明するが、トランジスタのタイプとパルスの極性を反転した場合にも本実施形態と同様の効果を得る事ができる。
【００１５】
図１に示すように光電変換装置１００は、複数の画素セル１０１，１１１，１２１、複数の定電流源１５５、複数の垂直信号線Ｌ１、垂直走査回路（制御部）１７０及び水平走査回路１８０を備える。
【００１６】
画素セル１０１，１１１，１２１は、二次元的に（行方向及び列方向に）配列されている。画素セル１０１等の配列された二次元的な領域に対して、列方向端部近傍には垂直走査回路１７０が配置されており、行方向端部近傍には水平走査回路１８０が配置されている。列方向に並んだ画素セル１０１，１１１，１２１には、垂直信号線Ｌ１が列ごとに接続されている。各垂直信号線Ｌ１には、定電流源１５５及び出力線Ｌ４が接続されている。なお、図１に示された画素セル１０１等の配列は一例であり、３行４列に限定されるものではない。
【００１７】
垂直走査回路１７０は、各画素セル１０１等に制御用の信号（例えば、リセット信号Ｒｅｓ，転送信号Ｔｘ）を供給する。一方、水平走査回路１８０は、各画素セル１０１等から垂直信号線Ｌ１経由で出力された信号（出力信号）を順次読み出し出力線へ出力する。
【００１８】
定電流源１５５は、例えばトランジスタを含む。そのトランジスタのゲートには、ゲート線Ｌ２を介して、複数の列に共通のゲート電圧ＶＧが与えられる。定電流源１５５のトランジスタのソースには、複数の列に共通のグランド配線Ｌ３が接続されている。
【００１９】
出力線Ｌ４は、垂直信号線Ｌ１と出力端子１５９とを接続している。出力端子１５９の先には、ＣＤＳ回路１６０（図２参照）が接続されている。
【００２０】
次に、画素セル１０１の詳細な構成及び動作を説明する。なお、他の画素セル１１１，１２１についても同様である。
【００２１】
画素セル１０１は、図２に示すように、フォトダイオード（光電変換部）１０２、転送トランジスタ（転送部）１０４、リセットトランジスタ１０５、フローティングノード（電荷変換部）ＦＮ及び増幅トランジスタ（増幅部）１０６を含む。
【００２２】
フォトダイオード１０２は、そのカソードがグランド電位ＧＮＤに接続され、そのアノードが転送トランジスタ１０４に接続されている。フォトダイオード１０２は、受光した光を光電変換によって電荷に変換し蓄積する。
【００２３】
転送トランジスタ１０４は、そのソースがフォトダイオード１０２に接続され、そのドレインがフローティングノードＦＮに接続されている。例えば、フォトダイオード１０２が転送トランジスタ１０４のソースを兼ねていてもよい。転送トランジスタ１０４は、そのゲートに転送信号Ｔｘが供給されている。転送トランジスタ１０４は、転送信号Ｔｘに応じて、ノイズ読み出し期間においてＯＦＦされているが、信号読み出し期間においてＯＮされる。転送トランジスタ１０４は、ＯＮされることにより、フォトダイオード１０２に蓄積された電荷をフローティングノードＦＮへ転送する。
【００２４】
フローティングノードＦＮは、グランド電位ＧＮＤとの間で寄生容量１０３を形成する。フローティングノードＦＮは、リセットトランジスタ１０５のソースと増幅トランジスタ１０６のゲートとに接続されている。フローティングノードＦＮは、電荷を信号電位に変換して増幅トランジスタ１０６に供給する。
【００２５】
増幅トランジスタ１０６は、そのゲートがフローティングノードＦＮに接続され、そのドレインが電源１２０に接続され、そのソースが垂直信号線Ｌ１に接続されている。増幅トランジスタ１０６は、フローティングノードＦＮの出力電位を増幅して垂直信号線Ｌ１へ出力する。ここで、増幅トランジスタ１０６は、垂直信号線Ｌ１を介して定電流源１５５に接続されており、ソースフォロワ動作をする。垂直信号線Ｌ１の電位は、出力線Ｌ４を介して出力端子１５９へ伝達される。垂直信号線Ｌ１の電位は、ＣＤＳ回路１６０（図２参照）により、出力端子１５９から読み出される。
【００２６】
リセットトランジスタ１０５は、そのソースがフローティングノードＦＮに接続され、そのドレインが電源１２０に接続されている。リセットトランジスタ１０５は、そのゲートにリセット信号Ｒｅｓが供給されている。リセットトランジスタ１０５は、リセット信号Ｒｅｓに応じて、フローティングノードＦＮの電位を制御する。
【００２７】
ここで、行選択はフローティングノードＦＮの電位を制御することで行う。そのフローティングノードＦＮの電位の制御は、リセットトランジスタ１０５のゲートの電位を制御することにより行われる。すなわち、リセット信号Ｒｅｓにより、行選択が行われる（図４参照）。
【００２８】
具体的には、電源１２０に低い電圧（ＶｒｅｓＬ）が与えられ、全ての行のリセットトランジスタ１０５等に高い電圧（第１電圧）ＶＨが印加される。これにより、全ての行のフローティングノードＦＮに低い電圧（ＶｒｅｓＬ）が書き込まれる。
【００２９】
次に、電源１２０に高い電圧（ＶｒｅｓＨ）が与えられ、選択された行のリセットトランジスタ１０５のゲートにリセット信号Ｒｅｓとして高い電圧ＶＨが印加される。一方、選択されない行のリセットトランジスタ１０５のゲートにリセット信号Ｒｅｓとして低い電圧（第３電圧）ＶＬが印加される。これにより、選択された行のリセットトランジスタ１０５のみがＯＮされて、選択された行のフローティングノードＦＮのみに電位ＶｒｅｓＨ（又はＶＨ−Ｖｔ）が書き込まれる。ここで、Ｖｔはリセットトランジスタ１０５の閾値である。
【００３０】
以上の動作により、選択された行のフローティングノードＦＮの電位のみがリセットされ、垂直信号線Ｌ１の電位は選択された行における増幅トランジスタ１０６のソースフォロワ動作により決定される。
【００３１】
すなわち、リセットトランジスタ１０５は、ノイズ読み出し期間におけるフローティングノードＦＮの電位（ノイズ電位）をリセットする。増幅トランジスタ１０６は、そのノイズ電位を増幅した信号をノイズ出力電位として垂直信号線Ｌ１に出力する。ノイズ出力電位は、出力線Ｌ４を介して出力端子１５９に伝達される。
【００３２】
また、増幅トランジスタ１０６は、信号読み出し期間におけるフローティングノードＦＮの電位（信号電位）を増幅した信号を信号出力電位として出力する。信号出力電位は、出力線Ｌ４を介して出力端子１５９に伝達される。
【００３３】
ＣＤＳ回路１６０は、トランジスタ１６１、保持容量１６２、トランジスタ１６３及び保持容量１６４を備える。トランジスタ１６１は、そのソースが垂直信号線Ｌ１に接続され、そのドレインが保持容量１６２に接続される。トランジスタ１６１は、そのゲートにサンプルホールド信号Ｓ／Ｈ（Ｎ）が供給される。トランジスタ１６３は、そのソースが垂直信号線Ｌ１に接続され、そのドレインが保持容量１６４に接続される。トランジスタ１６３は、そのゲートにサンプルホールド信号Ｓ／Ｈ（Ｓ）が供給される。
【００３４】
ＣＤＳ回路１６０は、出力端子１５９から垂直信号線Ｌ１の電位を読み出す。すなわち、トランジスタ１６１及び保持容量１６２は、ノイズ読み出し期間において、垂直信号線Ｌ１の電位（ノイズ出力電位）をサンプルホールドする。トランジスタ１６３及び保持容量１６４は、信号読み出し期間において、垂直信号線Ｌ１の電位（信号出力電位）をサンプルホールドする。そして、それらノイズ出力電位と信号出力電位との差分を取る（不図示）。この差分を取る回路は、差動アンプ等があげられる。また、ＣＤＳ回路１６０には、トランジスタ及び保持容量を有さず、クランプ回路からなる場合もあり、適宜選択できる。さらに、出力端子１５９の後にＣＤＳ回路を接続しているが、このＣＤＳ回路を各垂直信号線Ｌ１に配していても良い。
【００３５】
次に、垂直走査回路１７０の詳細な構成及び動作を、図３を用いて説明する。図３は、垂直走査回路の構成図である。
【００３６】
垂直走査回路１７０は、転送ゲート１７１〜１７４と、入力端子１７５〜１７８とを備える。転送ゲート１７１〜１７４は、図示しないが制御信号が入力されるようになっている。
【００３７】
まず、転送ゲート１７１〜１７３は、所定のタイミングでいずれかが選択的にＯＮされる。転送ゲート１７１がＯＮされた場合、入力端子１７５に入力された高い電圧ＶＨがリセット信号Ｒｅｓにセットされる。転送ゲート１７２がＯＮされた場合、入力端子１７６に入力された中間電圧ＶＭがリセット信号Ｒｅｓにセットされる。転送ゲート１７３がＯＮされた場合、入力端子１７７に入力された低い電圧ＶＬがリセット信号Ｒｅｓにセットされる。これにより、リセットトランジスタ１０５のゲートに、リセット信号Ｒｅｓとして、少なくとも３つの電位から選択されるいずれかの電位を供給することができる。
【００３８】
一方、転送ゲート１７４は、所定のタイミングでＯＮされる。転送ゲート１７４がＯＮされた場合、入力端子１７８に入力された高い電圧ＶＨが転送信号Ｔｘにセットされる。これにより、転送トランジスタ１０４のゲートに、転送信号Ｔｘとして、高い電圧ＶＨを供給することができる。
【００３９】
光電変換装置の動作（光電変換装置の制御方法）を、図４を参照して説明する。図４において、選択信号Ｒｅｓ、サンプルホールド信号Ｓ／Ｈ（Ｎ）、転送信号Ｔｘ及びサンプルホールド信号Ｓ／Ｈ（Ｓ）は、いずれも、垂直走査回路１７０により供給される。図４は、光電変換装置の動作を示す波形図である。図４において、タイミングＴ２〜Ｔ５の期間をノイズ読み出し期間ＮＰと呼ぶ。また、タイミングＴ５以降の期間を信号読み出し期間ＳＰと呼ぶ。
【００４０】
タイミングＴ２１〜Ｔ２２の期間において、電源１２０に低い電圧（ＶｒｅｓＬ）が与えられ、垂直走査回路１７０により、全ての行のリセットトランジスタ１０５等に高い電圧（第１電圧）ＶＨが印加される。これにより、全ての行のフローティングノードＦＮに低い電圧（ＶｒｅｓＬ）が書き込まれる。
【００４１】
タイミングＴ２２〜Ｔ１の期間において、電源１２０の電位が低い電圧（ＶｒｅｓＬ）から高い電位（ＶｒｅｓＨ）に切り替えられる。
【００４２】
タイミングＴ１〜Ｔ２の期間において、電源１２０に高い電位（ＶｒｅｓＨ）が与えられ、垂直走査回路１７０により、選択された行のみのリセットトランジスタ１０５のゲートにリセット信号Ｒｅｓとして高い電圧ＶＨが印加される。一方、垂直走査回路１７０により、選択されない行のリセットトランジスタ１０５のゲートにリセット信号Ｒｅｓとして低い電圧ＶＬが印加される。これにより、選択された行のフローティングノードＦＮのみに、例えば、電位ＶｒｅｓＨ（又はＶＨ−Ｖｔ）が書き込まれる。
【００４３】
タイミングＴ２において、垂直走査回路１７０により、選択された行のリセットトランジスタ１０５のゲートに供給されるリセット信号Ｒｅｓが高い電圧ＶＨから中間電圧（第２電圧）ＶＭに変わる。これにより、選択された行のリセットトランジスタ１０５は、ゲートソース間電圧が閾値以下になり、ＯＦＦ状態になる。一方、垂直走査回路１７０により、選択されない行のリセットトランジスタ１０５のゲートにリセット信号Ｒｅｓとして低い電圧ＶＬが印加されたままである。
【００４４】
ここで、仮に、フォトダイオード１０２に強い光があたってフォトダイオード１０２からフローティングノードＦＮに電荷が漏れ出た場合を考える。このとき、フローティングノードＦＮの電位は、リセットレベルＶＨ−Ｖｔから低下し始める。しかし、フローティングノードＦＮの電位がグランド電位ＧＮＤに到達する前に、リセットトランジスタ１０５は、ゲートソース間電圧が閾値以上になり、ＯＮ状態になる。これにより、リセットトランジスタ１０５は、フローティングノードＦＮの電位をクリップすることにより、フローティングノードＦＮの電位の低下を制限する。すなわち、垂直走査回路１７０は、リセットトランジスタ１０５を介して（リセット信号Ｒｅｓを介して）、フローティングノードＦＮの電位の低下を制限する。具体的には、リセットトランジスタ１０５は、フローティングノードＦＮの電位の低下をクリップ電位ＶＭ−Ｖｔでクリップする。これにより、フローティングノードＦＮの電位がクリップ電位ＶＭ−Ｖｔ以下に下がることは抑制されている。
【００４５】
タイミングＴ３において、サンプルホールド信号Ｓ／Ｈ（Ｎ）が活性化状態になり、トランジスタ１６１は、ソースとドレインとを導通させて、垂直信号線Ｌ１の電位（ノイズ出力電位）を検出するとともに保持容量１６２へ出力する。ここで、ノイズ出力電位は、ノイズ読み出し期間ＮＰにおける垂直信号線Ｌ１の電位である。
【００４６】
タイミングＴ４において、信号Ｓ／Ｈ（Ｎ）が非活性化状態になり、トランジスタ１６１は、ソースとドレインとを遮断させる。これにより、保持容量１６２は、垂直信号線Ｌ１の電位（ノイズ出力電位）を保持する。
【００４７】
タイミングＴ５において、選択された行のリセットトランジスタ１０５のゲートに供給されるリセット信号Ｒｅｓが中間電圧ＶＭから低い電位（第２電圧）ＶＬに変わる。一方、選択されない行のリセットトランジスタ１０５のゲートにリセット信号Ｒｅｓとして低い電圧ＶＬが印加されたままである。これにより、選択された行のリセットトランジスタ１０５は、ＯＮされていればＯＦＦされ、ＯＦＦされていればＯＦＦ状態を維持する。なお、第２電圧（低い電圧ＶＬ）は、第１電圧（高い電圧ＶＨ）よりも基底レベル（例えば、グランド電位ＧＮＤ）に近い電位である。
【００４８】
タイミングＴ６において、転送信号Ｔｘが活性化状態になり、転送トランジスタ１０４は、ソースとドレインとを導通させて、フォトダイオード１０２に蓄積された電荷をフローティングノードＦＮへ転送する。
【００４９】
タイミングＴ７において、転送信号Ｔｘが非活性化状態になり、転送トランジスタ１０４は、ソースとドレインとを遮断させる。
【００５０】
タイミングＴ８において、信号Ｓ／Ｈ（Ｓ）が活性化状態になり、ＣＤＳ回路１６０のトランジスタ１６３は、ソースとドレインとを導通させて、垂直信号線Ｌ１の電位（信号出力電位）を検出するとともに保持容量１６４へ出力する。ここで、信号出力電位は、信号読み出し期間ＳＰにおける垂直信号線Ｌ１の電位である。
【００５１】
タイミングＴ９において、信号Ｓ／Ｈ（Ｓ）が非活性化状態になり、トランジスタ１６３は、ソースとドレインとを遮断させる。これにより、保持容量１６４は、垂直信号線Ｌ１の電位（信号出力電位）を保持する。
【００５２】
そして、ＣＤＳ回路１６０は、保持容量１６２に保持されたノイズ出力電位と、保持容量１６４に保持された信号出力電位との差分を演算する。ＣＤＳ回路１６０は、その演算結果を画像信号として出力する。
【００５３】
以上のように、クリップ用の回路を垂直信号線ごとに設けずに、フローティングノードの電位を画素ごとにクリップする。これにより、高輝度黒沈み現象を画素ごとに抑制できるので、列単位でノイズが同じになることを抑制できる。この結果、光電変換により得られた画像における縦方向の筋状のノイズを抑制できる。従って、高輝度時においても、高品質な画像を得ることが可能となる。
【００５４】
なお、図４における高い電圧ＶＨは、電源１２０と同電位であってもよい。低い電圧ＶＬは、グランド電位ＧＮＤと同電位であっても良い。
【００５５】
また、中間電圧ＶＭは、高い電圧ＶＨと低い電圧ＶＬとの間における適切な値に設定される。例えば、中間電圧ＶＭは、フローティングノードＦＮの電位がリセットレベル（電位ＶＨ−Ｖｔ）であるときにリセットトランジスタ１０５のゲートソース間電圧が閾値Ｖｔ未満となる電位に設定される。なおかつ、中間電圧ＶＭは、垂直信号線Ｌ１のダイナミックレンジを圧迫しないような値に設定される。
【００５６】
選択された行のリセットトランジスタ１０５のゲートには、信号読み出し期間ＳＰにおいて、リセット信号Ｒｅｓとして低い電圧ＶＬａが印加されても良い。低い電圧ＶＬａは、低い電圧ＶＬと異なる電位であってフローティングノードのクリップ動作が可能な電位であってもよい。これにより、光信号によって垂直信号線Ｌ１が飽和するような光量が照射された場合にも、低い電圧ＶＬａによるフローティングノードＦＮのクリップ効果により、光信号読み出し期間ＳＰにおける定電流源１５５の動作範囲の逸脱を防止できる。この結果、高輝度黒沈み現象が発生した画素セルに対して行方向に隣接した画素セルの階調が黒諧調へ近づく現象（ＣＭＯＳセンサにおけるスミア現象）を抑制できる。すなわち、光電変換された画像において横方向の筋状のノイズがのることを抑制できる。（ＣＭＯＳセンサにおけるスミア現象の詳細は特開２００１−２３０９７４に記述されている。）
各画素セル１０１等は、３トランジスタ方式である代わりに、選択トランジスタをさらに含む方式であってもよい。
【００５７】
クリップ電位ＶＭ−Ｖｔは、撮影モードによって可変になっていてもよい。ＣＤＳ回路１６０の下流に設けられた図示しない読み出し回路や信号処理回路においてゲインの切り替えが可能な場合、高輝度黒沈み現象がおこり始めるフローティングノードＦＮのバイアスポイントはゲイン設定により異なることがある。ノイズ出力電位が読み出される際に、垂直信号線Ｌ１、読み出し回路、信号処理回路等の経路中、いずれかの１ヶ所でも飽和してしまった場合に、高輝度黒沈み現象がおこり始める。そのためゲインを高く設定するほど、より小さいフローティングノードＦＮの変化に対して高輝度黒沈み現象がおこり始める。
【００５８】
よって、ゲインが高く設定される撮影モードでは、クリップ電位ＶＭ−Ｖｔがより高く設定されてもよい。一方、ゲインが低く設定される撮影モードでは、クリップ電位ＶＭ−Ｖｔがより低く設定されてもよい。この場合、撮影モード毎にクリップ電位ＶＭ−Ｖｔは適切に設定されるので、信号が飽和することを避け、高輝度黒沈み現象を抑制できる。この結果、画質の劣化を抑制できる。
【００５９】
次に、本発明の光電変換装置を適用した撮像システムの一例を図８に示す。
【００６０】
撮像システム９０は、図５に示すように、主として、光学系、撮像装置８６及び信号処理部を備える。光学系は、主として、シャッター９１、撮影レンズ９２及び絞り９３を備える。撮像装置８６は、光電変換装置１００を含む。信号処理部は、主として、撮像信号処理回路９５、Ａ／Ｄ変換器９６、画像信号処理部９７、メモリ部８７、外部Ｉ／Ｆ部８９、タイミング発生部９８、全体制御・演算部９９、記録媒体８８及び記録媒体制御Ｉ／Ｆ部９４を備える。なお、信号処理部は、記録媒体８８を備えなくても良い。
【００６１】
シャッター９１は、光路上において撮影レンズ９２の手前に設けられ、露出を制御する。
【００６２】
撮影レンズ９２は、入射した光を屈折させて、撮像装置８６の光電変換装置１００へ被写体の像を結像させる。
【００６３】
絞り９３は、光路上において撮影レンズ９２と光電変換装置１００との間に設けられ、撮影レンズ９２を通過後に光電変換装置１００へ導かれる光の量を調節する。
【００６４】
撮像装置８６の光電変換装置１００は、光電変換装置１００に結像された被写体の像を画像信号に変換する。撮像装置８６は、その画像信号を光電変換装置１００から読み出して出力する。
【００６５】
撮像信号処理回路９５は、撮像装置８６に接続されており、撮像装置８６から出力された画像信号を処理する。
【００６６】
Ａ／Ｄ変換器９６は、撮像信号処理回路９５に接続されており、撮像信号処理回路９５から出力された処理後の画像信号（アナログ信号）をデジタル信号へ変換する。
【００６７】
画像信号処理部９７は、Ａ／Ｄ変換器９６に接続されており、Ａ／Ｄ変換器９６から出力された画像信号（デジタル信号）に各種の補正等の演算処理を行い、画像データを生成する。この画像データは、メモリ部８７、外部Ｉ／Ｆ部８９、全体制御・演算部９９及び記録媒体制御Ｉ／Ｆ部９４などへ供給される。
【００６８】
メモリ部８７は、画像信号処理部９７に接続されており、画像信号処理部９７から出力された画像データを記憶する。
【００６９】
外部Ｉ／Ｆ部８９は、画像信号処理部９７に接続されている。これにより、画像信号処理部９７から出力された画像データを、外部Ｉ／Ｆ部８９を介して外部の機器（パソコン等）へ転送する。
【００７０】
タイミング発生部９８は、撮像装置８６、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７に接続されている。これにより、撮像装置８６、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７へタイミング信号を供給する。そして、撮像装置８６、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７がタイミング信号に同期して動作する。
【００７１】
全体制御・演算部９９は、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４に接続されており、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４を全体的に制御する。
【００７２】
記録媒体８８は、記録媒体制御Ｉ／Ｆ部９４に取り外し可能に接続されている。これにより、画像信号処理部９７から出力された画像データを、記録媒体制御Ｉ／Ｆ部９４を介して記録媒体８８へ記録する。
【００７３】
以上の構成により、光電変換装置１００において良好な画像信号が得られれば、良好な画像（画像データ）を得ることができる。
【００７４】
次に、本発明の第２実施形態に係る光電変換装置を、図６及び図７を用いて説明する。図６は、第２実施形態に係るに係る光電変換装置の構成図である。図７は、図６の光電変換装置の動作を示す波形図である。
【００７５】
光電変換装置２００は、基本的な構成は第１実施形態と同様であるが、画素セル１０１等の代わりに画素セル２０１等を備え、補償パルス配線Ｌ５をさらに備える点で、第１実施形態と異なる。
【００７６】
補償パルス配線Ｌ５は、画素セル２０１等の間を行方向に延びている。
【００７７】
画素セル２０１は、補償容量（補償部）２０９をさらに含む。補償容量２０９は、補償パルス配線Ｌ５とフローティングノードＦＮとの間に設けられている。これにより、補償容量２０９は、リセットトランジスタ１０５のゲート電位（リセット信号Ｒｅｓ）の変動によるフローティングノードＦＮのフィードスルーを補償する。この補償容量２０９は、例えば、リセットトランジスタ１０５のゲートとフローティングノードＦＮとの間の寄生容量と同等の容量になるよう設計される。
【００７８】
補償パルス配線Ｌ５を介して補償容量２０９の一方の電極に供給される補償パルスは、図７に示すように、選択された行のリセットトランジスタ１０５のゲートに供給されるリセット信号Ｒｅｓを論理的に反転した信号になっている。この補償パルスは、選択された行の補償パルス配線Ｌ５に印加される。一方、選択されていない行の補償パルス配線Ｌ５は非活性化状態になっている。
【００７９】
上記の第１実施形態では、ノイズ読み出し期間ＮＰと信号読み出し期間ＳＰにおけるリセットトランジスタ１０５のゲート電位（リセット信号Ｒｅｓの電位）が異なる。これにより、フローティングノードＦＮのフィードスルーの影響は、ＣＤＳ回路１６０によりノイズ出力電位と信号出力電位との差分が演算されて得られる画像信号に、オフセットとして重畳されてしまう。画像信号のオフセットにより、画像信号の入射光量に対するリニアリティが低下することがある。あるいは、画面信号のオフセット量が画素ごとに異なる場合、光電変換により得られた画像において、シェーディングが発生することがある。
【００８０】
それに対して、第２実施形態では、フローティングノードＦＮのフィードスルーを補償しているので、画像信号のオフセットを補償することができる。これにより、画像信号の入射光量に対するリニアリティの低下を抑制できる。あるいは、画面信号のオフセット量が画素ごとにばらつくことを低減できるので、光電変換により得られた画像において、シェーディングの発生を抑制することが可能である。
【００８１】
なお、補償パルスの振幅は、リセットトランジスタ１０５のゲート電位（リセット信号Ｒｅｓの電位）とフローティングノードＦＮとの間に形成されるフィードスルー容量と、補償容量２０９との容量比を考慮して決められた値であっても良い。
【００８２】
補償容量２０９は、リセットトランジスタ１０５と同様のＭＯＳトランジスタにより形成されてもよい。
【００８３】
補償パルスは、図８に示すように、簡略化された２値の単純なパルスとなっていてもよい。この場合でも、サンプルホールド信号Ｓ／Ｈ（Ｎ）が活性化される期間Ｔ３ａ〜Ｔ４ａと、サンプルホールド信号Ｓ／Ｈ（Ｓ）が活性化される期間Ｔ８ａ〜Ｔ９ａとにおいて、補償容量２０９に補償パルスが入力される。これにより、ＣＤＳ回路１６０によりノイズ出力電位と信号出力電位との差分が演算されて得られる画像信号のオフセット成分を補償することが可能である。
【００８４】
補償パルスは、選択された行の補償パルス配線Ｌ５毎に独立して印加されずに、複数行の補償パルス配線Ｌ５に一律に印加されてもよい。この場合でも、垂直信号線Ｌ１の電位は選択された行のフローティングノードＦＮの電位によって決定されるため、ノイズ出力電位と信号出力電位との差分が演算されて得られる画像信号のオフセット成分を補償することが可能である。また、補償パルスが全行一律に印加されるので、補償パルスを供給する回路（図示しない垂直選択回路）の簡素化をはかることができ、チップサイズを縮小することができる。
【図面の簡単な説明】
【００８５】
【図１】本発明の第１実施形態に係る光電変換装置の構成図。
【図２】画素セルの構成図。
【図３】垂直走査回路の構成図。
【図４】光電変換装置の動作を示す波形図。
【図５】撮像システムの構成図。
【図６】本発明の第２実施形態に係る光電変換装置の構成図。
【図７】光電変換装置の動作を示す波形図。
【図８】光電変換装置の動作を示す波形図。
【符号の説明】
【００８６】
９０  撮像システム。
１００，２００  光電変換装置。
１０２  フォトダイオード
１０４  転送トランジスタ
１０５  リセットトランジスタ
１０６  増幅トランジスタ
１７０  垂直走査回路
２０９  補償容量
ＦＮ  フローティングノード
【図１】
2008042673.tif 000003
【図２】
2008042673.tif 000004
【図３】
2008042673.tif 000005
【図４】
2008042673.tif 000006
【図５】
2008042673.tif 000007
【図６】
2008042673.tif 000008
【図７】
2008042673.tif 000009
【図８】
2008042673.tif 000010