(57)【要約】【課題】既存の配線を元にして、新しいプロセスに対応した配線レイアウトをより確実に作成する半導体集積回路装置の配線方法を提供する。【解決手段】移動元ＩＰコアの配置配線データを自動配線配置装置へ入力する工程（Ｓ１１）と、移動元ＩＰコアの配置配線データから移動元配線データを作成し、蓄積する工程（Ｓ１２）と、移動元配線データから、第１の配線を選択し、移動先ＩＰコアに第１の配線の移動可能な隙間を探索する工程（Ｓ１３）と、隙間に第１の配線を、隙間の大きさに合わせて移動させて第２の配線とする工程（Ｓ１４〜Ｓ１８）と、第２の配線と、第２の配線の周囲にある配線との配線間距離を算出する工程（Ｓ１９）と、配線間距離と設計基準とを比較して、設計基準に合うように第２の配線の位置調整を行う工程（Ｓ２０〜Ｓ２１）とを有する。【選択図】図３
2008098207.tif 000002
【特許請求の範囲】
【請求項１】
移動元ＩＰコアの配置配線データを自動配線配置装置へ入力する工程と、
前記移動元ＩＰコアの配置配線データから移動元配線データを作成し、蓄積する工程と、
前記移動元配線データから、第１の配線を選択し、移動先ＩＰコアに前記第１の配線の移動可能な隙間を探索する工程と、
前記隙間に前記第１の配線を、隙間の大きさに合わせて移動させて第２の配線とする工程と、
前記第２の配線と、前記第２の配線の周囲にある配線との配線間距離を算出する工程と、
前記配線間距離と設計基準とを比較して、前記設計基準に合うように前記第２の配線の位置調整を行う工程と、
を有することを特徴とする半導体集積回路装置の配線方法。
【請求項２】
移動元ＩＰコアの配置配線データを自動配線配置装置へ入力する工程と、
前記移動元ＩＰコアの配置配線データから所望の順番を付けた移動元配線データを作成し、蓄積する工程と、
前記移動先ＩＰコアに移動可能な隙間を抽出し、移動先配線データとして蓄積する工程と、
前記移動元配線データと前記移動先配線データから作成される変更配線データの順番に従って、前記移動元ＩＰコアの第１の配線を移動先ＩＰコアに第２の配線として移動する工程と、
前記第２の配線と、前記第２の配線の周囲にある配線との配線間距離を算出する工程と、
前記配線間距離と設計基準とを比較して、前記設計基準に合うように前記第２の配線の位置調整を行う工程と、
を有することを特徴とする半導体集積回路装置の配線方法。
【請求項３】
前記移動元配線データは、前記配置配線データに移動させる順に優先順位を付けたデータであることを特徴とする請求項１または２に記載の半導体集積回路装置の配線方法。
【請求項４】
前記移動元配線データは、配線間の配置密度が高い順に順位を付けたデータであることを特徴とする請求項１または２に記載の半導体集積回路装置の配線方法。
【請求項５】
前記第２の配線が前記移動先配線データとして確定した後、前記第１の配線は前記移動元配線データから消去、または、切断されることを特徴とする請求項１乃至４のいずれか１項に記載の半導体集積回路装置の配線方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置の配線方法に関し、特に、既存の半導体集積回路装置の配線を生かして、新しいプロセスに対応した配線を作成する配線方法に関する。
【背景技術】
【０００２】
半導体集積回路（ＬＳＩ）装置の半導体チッププロセスは、半導体集積回路装置の集積度の上昇要求に合わせて、使用する装置、方法、及び材料等の開発を行い、素子等の最小寸法（最小線幅）の縮小を行いながら、世代交代を繰り返している。
【０００３】
半導体集積回路装置の配線は、材料の物性に依存しているために、プロセス世代交代に合わせた素子等の微細化に比例して小さくすることが難しい。配線寸法が小さくなると配線抵抗が大きくなり、配線間距離が小さくなると配線間の容量が大きくなり、半導体集積回路装置の特性向上に逆行するためである。従って、半導体集積回路装置の集積度が上昇し、必要な配線数が増えると、例えば、配線層の平坦化技術等を取り込んで、配線層の層数を増やして配線数増加に対処してきた。
【０００４】
プロセス世代が更新された時、既存の半導体集積回路装置に、新しい世代のプロセスが適用できるように改善できれば、電気的特性の向上や半導体チップ面積の有効利用が図られた新しい半導体集積回路装置として蘇らせることができる。配線層に限っても、プロセス世代により、より多くの配線層が使用可能となるために、配線層間の密集度に余裕を持たせることが可能となり、配線抵抗を下げ、配線間の容量を下げることが可能となる。その結果、半導体集積回路装置の特性向上、例えば、動作安定や伝達効率の向上等を達成することが可能となる。
【０００５】
新世代のプロセスを、既存の半導体集積回路装置に適用して、その特性の向上を改善する方法が提案されている。例えば、集積回路のチップ設計において、チップに新たな配線層を追加し、金属配線の内の幾つかをこの新たな層へ選択的に移動させる方法である（例えば、特許文献１参照。）。
【０００６】
この開示された方法では、例えば、プロセスの世代が新しくなって、追加された新たな層に配線を移すことにより、接近して配置されていた配線間の距離をより長くすることが可能となり、配線間の容量を減少させることが可能と考えられるが、新しい配線層の追加が必須であるという問題がある。
【０００７】
また、この提案は、半導体チップ内の近接した金属配線を追加した新たな層に移す配線方法の開示ではあるが、具体的にどのような手順で行うのか明確に示されていない。従って、例えば、既存の半導体集積回路装置に新しいプロセスを適用しようとして、既にレイアウトされたたくさんある配線をどのように選び出し、それをどのように操作して新しい配線レイアウトを作成するのか十分に分からないという問題がある。
【特許文献１】特開２００１−２０３２６９号公報  （第３、４頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、既存の配線を元にして、新しいプロセスに対応した配線レイアウトをより確実に作成する半導体集積回路装置の配線方法を提供する。
【課題を解決するための手段】
【０００９】
本発明の一態様の半導体集積回路装置の配線方法は、移動元ＩＰコアの配置配線データを自動配線配置装置へ入力する工程と、前記移動元ＩＰコアの配置配線データから移動元配線データを作成し、蓄積する工程と、前記移動元配線データから、第１の配線を選択し、移動先ＩＰコアに前記第１の配線の移動可能な隙間を探索する工程と、前記隙間に前記第１の配線を、隙間の大きさに合わせて移動させて第２の配線とする工程と、前記第２の配線と、前記第２の配線の周囲にある配線との配線間距離を算出する工程と、前記配線間距離と設計基準とを比較して、前記設計基準に合うように前記第２の配線の位置調整を行う工程とを有することを特徴とする。
【００１０】
また、本発明の別態様の半導体集積回路装置の配線方法は、移動元ＩＰコアの配置配線データを自動配線配置装置へ入力する工程と、前記移動元ＩＰコアの配置配線データから所望の順番を付けた移動元配線データを作成し、蓄積する工程と、前記移動先ＩＰコアに移動可能な隙間を抽出し、移動先配線データとして蓄積する工程と、前記移動元配線データと前記移動先配線データから作成される変更配線データの順番に従って、前記移動元ＩＰコアの第１の配線を移動先ＩＰコアに第２の配線として移動する工程と、前記第２の配線と、前記第２の配線の周囲にある配線との配線間距離を算出する工程と、前記配線間距離と設計基準とを比較して、前記設計基準に合うように前記第２の配線の位置調整を行う工程とを有することを特徴とする。
【発明の効果】
【００１１】
本発明によれば、既存の配線を元にして、新しいプロセスに対応した配線レイアウトをより確実に作成する半導体集積回路装置の配線方法を提供することができる。
【発明を実施するための最良の形態】
【００１２】
多くの機能を１チップに集積したシステムＬＳＩ等の半導体集積回路装置は、機能の単位である機能回路ブロック（あるいはコア、セル）を組み合わせて、半導体チップの上に形成されることが少なくない。しかも、これらの機能回路ブロックの一部は、一から設計されるのではなく、既に開発済みの機能回路ブロックを再利用することによって済ませることが一般的になっている。この機能回路ブロックは、ＩＰ（Intellectual Property、設計資産）として、再利用され易いように、設計情報等が共有できる形になっており、ＩＰコアと呼ばれている。
【００１３】
ＩＰコアは、ハードＩＰ（あるいはハードマクロ）とソフトＩＰに分類されることもある。特定の半導体チッププロセスでレイアウトされるデータ（マスクデータ）として供給される。例えば、ハードＩＰコアには、アナログ処理を含むＩＰ、高速動作が必要なＩＰ等が含まれており、レイアウトを変更するとタイミング等を含む特性が確保できない可能性が高いため、レイアウト変更は注意深く行われる。
【００１４】
一方、ソフト対応が可能な比較的低速のデジタル処理可能なソフトＩＰでは、レイアウトの自由度等が高く、例えば、タイミング調整等は利用者がソフト的に行うことができる。従って、プロセス世代の変更に対して、比較的容易に移行できる。ただし、ハードＩＰとソフトＩＰとの境界は必ずしも明確でない場合がある。
【００１５】
図１に模式的に示すように、半導体集積回路装置１を構成する半導体チップ３の表面には、例えば、ＭＣＵコア、ＲＡＭ、ＲＯＭ等のＩＰコア５が配置され、周辺部には、ボンディングパッド６が配置されている。これらのＩＰコア５は、主としてハードＩＰに属するものが示されているが、半導体集積回路装置１には、その他に、入出力機能を有するソフトＩＰに属するＩＰコア（図示略）等が配置されている。
【００１６】
ＩＰコア５は、多層配線構造を採ることが多い。例えば、比較的簡単な２層配線の例を考えると、上位層の配線（上層配線）に電源配線やクロック配線、一方、下位層の配線（下層配線）に他のクロック配線や他の信号線等がレイアウトされている場合、配線の幅や厚さが異なり、配線の密集度、抵抗、配線間距離、配線−基板間容量に著しい差を内包したまま設計を完了する傾向にあった。
【００１７】
そして、開発済みのＩＰコアを、別の半導体集積回路装置に移植して、使おうとする場合、半導体チッププロセスの世代が進み、開発時点のプロセスとは異なることが少なくない。開発時のＩＰコアと比較すると、配線材料は、例えば、ＡｌからＣｕへ変更されている。
【００１８】
本発明者等は、新しい世代のプロセスを採用して、半導体集積回路装置に移植する時に、構成するＩＰコアを１つの単位として、配線の移動を考えることにより、半導体チップ全体の密集した配線をより迅速に見直すことができることを見出した。そこで、実施例では、ＩＰコアを単位として以下に説明する。しかしながら、本発明の意図するところは、ＩＰコアに限定されるものではないことは言うまでもない。
【００１９】
以下、本発明の実施例について、図面を参照しながら説明する。以下に示す図では、同一の構成要素には同一の符号を付す。
【実施例１】
【００２０】
本発明の実施例１に係る半導体集積回路装置１の配線方法について、図２乃至図４を参照しながら説明する。
【００２１】
図２は、配線の移動を含む回路設計を行うための自動配置配線装置（ＣＡＤ装置）の構成を、模式的に示すブロック図である。図３は、半導体集積回路装置１を構成するＩＰコアの内のハードＩＰの配線の移動方法を概略的に示すフローチャートである。図４は、配線の移動及びレイアウトを模式的に示すもので、図４（ａ）は、移動元のハードＩＰの下層メタル配線の一部を示す平面図、図４（ｂ）は、移植用のハードＩＰの下層メタル配線の一部を示す平面図、図４（ｃ）は、移動元のハードＩＰの上層メタル配線の一部を示す平面図、図４（ｄ）は、移植用のハードＩＰの上層メタル配線の一部を示す平面図、図４（ｅ）は、移動元のハードＩＰの下層及び上層メタル配線の一部を示すＡ−Ａ線に沿った断面図、図４（ｆ）は、移植用のハードＩＰの下層及び上層メタル配線の一部を示すＢ−Ｂ線に沿った断面図である。図４において、（ａ）と（ｂ）、（ｃ）と（ｄ）、及び（ｅ）と（ｆ）は、それぞれ対応した位置を示している。
【００２２】
ここで、配線を移動する前のハードＩＰ（移動元ハードＩＰ）が有する配線を元配線と称し、移植に適するように移動された配線を移動配線と称する。移植用に配線の再構成が完了したハードＩＰ（移植用ハードＩＰ）に至る過程にあるハードＩＰは、移動先ハードＩＰと称する。つまり、移動元ハードＩＰから、移動先ハードＩＰを経て、移植用ハードＩＰを作成することになり、移動元ハードＩＰは元配線で構成され、移動先ハードＩＰは、移動配線で構成されつつあり、移植用ハードＩＰは、移動配線で構成される。なお、第１の配線は元配線、第２の配線は移動配線に当たる。
【００２３】
図２に示すように、自動配置配線装置（ＣＡＤ装置）１０１は、プログラムを使用してデータ処理を行うデータ処理装置１１１、プログラムやデータ等を格納する記憶部１１２、処理の指示を行うキーボード及びマウス等からなる入力部１１３、入力、待機及び処理の状況や処理結果を表示する表示部１１４から構成されている。外部データの入力は、データ処理装置１１１の一角にあるデータ読込装置（図示略）に、記憶媒体（図示略）を挿入して実行することが可能であるが、データ処理装置１１１に接続されたネットワーク（図示略）等から実行することも可能である。また、データ処理装置１１１で作成したマスクパターンデータ等は、出力部１１５に出力することが可能であるし、必要に応じて、ネットワークを介して、他のコンピュータ等へ出力することが可能である。
【００２４】
次に、フローチャートを参照しながら、既に開発されたハードＩＰを、新しいプロセスに対応したハードＩＰとして、半導体集積回路装置１に適用させる配線方法を説明する。自動配置配線装置１０１にて使用するデータ処理プログラムは、例えば、市販されたＣＡＤプログラムに一部カスタマイズされた部分を加えてあり、以下に述べる処理を実行することが可能である。
【００２５】
図３に示すように、ＩＰコアの内の、例えば、開発済みのハードＩＰ（移動元ハードＩＰ）の配置配線データを外部データとして、データ処理装置１１１を介して取り込んで、記憶部１１２へ格納する（ステップＳ１１）。
【００２６】
次に、ハードＩＰの配置配線データから、配線（元配線）を抽出し、この配線データを抽出テーブルとして記憶部１１２に格納する（ステップＳ１２）。
【００２７】
次に、抽出テーブルの配線データから、任意の順番に沿って、半導体チップ３に組み込まれる移動先ハードＩＰの配線層の隙間を探索する（ステップＳ１３）。半導体チップ３が新世代のプロセスを適用して製造される場合、移動先ハードＩＰは、新世代のプロセスを適用した場合の配線層数、配線層間隔等を考慮に入れる。
【００２８】
次に、探索結果に従って、移動すべき配線の有無及び移動先ハードＩＰの配線層の隙間の有無を判断する（ステップＳ１４）。
【００２９】
次に、移動すべき配線があって、隙間がある場合、隙間は元配線を移動して配置するのに十分か、あるいは、一部の元配線を配置できるにすぎないかを判断する（ステップＳ１５）。
【００３０】
次に、十分な隙間がある場合、移動先の隙間に、元配線を移動して、移動配線として配置する（ステップＳ１６）。
【００３１】
一方、隙間があるが不十分な場合、元配線の内でこの隙間に移動可能な部分を取り出して、例えば、分割等の寸法調節をして、移動させて、移動配線として配置する（ステップＳ１７）。隙間が十分な広さになるまで繰り返す。
【００３２】
そして、ステップＳ１６の次に、移動済みの移動配線の元配線を抽出テーブルから消去、または、切り離す（ステップＳ１８）。
【００３３】
次に、移動された全配線あるいは部分配線からなる移動配線と、その周囲近傍にある配線との距離を計算し、記憶部１１２に格納する（ステップＳ１９）。
【００３４】
次に、配線間距離を予め用意した設計基準（デザインルール）と照合し、位置調整を行うかどうか判断する（ステップＳ２０）。配線間距離は、抽出した配線間距離に線幅等を考慮したマージンを乗せて、判定することが可能である。
【００３５】
次に、配線間距離が設計基準に合わなければ、移動配線と既存の配線との距離が設計基準に合うように、位置調整を行う（ステップＳ２１）。位置調整が済んだ場合、及び位置調整が不要な場合は、次の元配線の移動を行うために、移動先ハードＩＰの配線層の隙間を探索するステップ（ステップＳ１３）に戻り、ステップＳ１４以降を上述の場合と同様に進める。
【００３６】
そして、移動先に隙間がなくなった場合、あるいは、配線抽出テーブルの元配線を全て検証し終えた場合（ステップＳ１４）、配線の移動作業を終了する。この結果、新しい世代のプロセスに適応した移動先ハードＩＰの配線データが完成する。この後、周知の回路設計方法に従って、レイアウト設計等を経て、マスクパターンデータを完成させる。
【００３７】
上述した配線方法に従って作成したハードＩＰの配線を、図４を参照しながら説明する。テップＳ１２によって、図４（ａ）、図４（ｃ）及び図４（ｅ）に示すように、移動元のハードＩＰ７の下層配線層３０及び上層配線層３５の配線が抽出される。
【００３８】
下層及び上層メタル配線３１、３６は平面図上で、左右方向及び上下方向に伸長して配置されている。図４（ｅ）に示すように、下層及び上層メタル配線３１、３６のシリコン基板１１に垂直な方向、すなわち断面図上での上下方向には、例えば、シリコン基板１１上の素子領域と下層メタル配線３１の間にコンタクトプラグ２１、下層メタル配線３１と上層メタル配線３６の間にビアプラグ２２が配置される。下層及び上層メタル配線３１、３６は層間絶縁膜４１で分離されている。
【００３９】
そして、ステップＳ２１を経て、例えば、図４（ｂ）、図４（ｄ）及び図４（ｆ）に示すように、移動先のハードＩＰを経て、移植用のハードＩＰ８が作成される。下層メタル元配線３１−１（斜線表示）のほぼ直上にあたる上層配線層３５の隙間に、下層メタル元配線３１−１の全配線をそっくり移動して、図４（ｄ）に示すように、上層メタル移動配線３６−１（斜線表示）を形成する。図４（ｂ）に示すように、下層メタル元配線３１−１はコンタクトプラグ２１、ビアプラグ２２との接続部分を除いて消去されている。
【００４０】
なお、図４（ａ）、図４（ｂ）に示すように、上層メタル移動配線３６−１に接続するコンタクトプラグ２１は、下層メタル元配線３１−１とシリコン基板１１を接続するコンタクトプラグ２１であり、移動前後で変化がない。このコンタクトプラグ２１に接続される下層メタル配線３１は、図４（ｂ）に示すように、コンタクトプラグ２１位置より図面右側に伸ばして形成されている。更に、図４（ｄ）に示すように、この伸ばした下層メタル配線３１に接続したビアプラグ２２を新たに形成し、シリコン基板１１と上層メタル移動配線３６−１は接続されている。
【００４１】
また、図４（ｄ）に示すように、上層メタル移動配線３６−２（斜線表示）は、下層メタル元配線３１−２を分割移動して形成されている。図４（ａ）に示すように、下層メタル元配線３１−２（斜線表示）は左右方向に伸びる配線に、上下方向に伸びる配線が、逆Ｌ字形に接続された形状となっている。下層メタル元配線３１−２の左右に伸びる部分を移動可能な隙間が、ほぼ直上の上層配線層３５に見つかり、左右に伸びる部分だけを分割して、移動し、上層メタル移動配線３６−２として配置してある。コンタクトプラグ２１、ビアプラグ２２及びこれらに接続する下層メタル配線３１は、上層メタル移動配線３６−1と同様に形成されている。
【００４２】
その結果、図４（ｂ）、図４（ｄ）及び図４（ｆ）に示すように、ハードＩＰ８の上層メタル移動配線３６−１、３６−２は、移動する前の下層メタル元配線３１−１、３１−２に比較して、上層配線層３５内の隣接する他の配線との間隔は広くなり、断面積は大きく形成される。従って、配線間の容量や配線抵抗等が改善され、移植用のハードＩＰ８においても、更に、これを移植して組み込んだ半導体集積回路装置１においても特性改善が実現できる。
【００４３】
ただし、プロセス世代交代に伴い、配線材料が変更されて、配線材料の抵抗率が小さくなっている場合、配線抵抗を下げるために移動配線の断面積を大きくする必要は必ずしもない。移動配線の抵抗が元配線の抵抗と同じでよく、配線間容量を下げる目的であれば、断面積を小さくすることで効果が得られる。つまり、新しいプロセスに合わせた配線の設計基準に従って形成されるハードＩＰ８の配線の太さや配線間距離は、上述の例以外の形態を採ることが可能である。
【００４４】
上述した配線方法では、配線層の増加に関係なく、ハードＩＰ７の配置配線データ抽出から、移動先のハードＩＰ８の配線間の隙間の探索、隙間に見合う長さに調整された配線の移動、移動した後の、配線間距離を設計基準とした位置調整を行って、ハードＩＰ８に移動配線を配置している。つまり、配線層の増加がない場合でも、少配線層世代のハードＩＰ７の移動先ハードＩＰ８への変更あるいは改善が、容易に実行できる。ただし、配線層が増加されれば、移動先のハードＩＰ８の配線間の隙間が多くなり、ほとんど全ての元配線を移動の対象として検討することが可能となる。
【００４５】
しかも、移動元ハードＩＰ７の配線データに基づいて、系統的に配線の移動を検討、実行できるので、簡便で移動忘れが抑制される。
【００４６】
その上に、移動した後に、設計基準に基づく検証と位置調整を行うことにより、移動配線及びその周囲における特性低下等の不都合が起こる確率は低くなる。その結果、設計のやり直しを少なくできるので、設計時間短縮が可能となる。すなわち、半導体集積回路装置１の新しいプロセスに対応したハードＩＰ８の配線を、確実に作成する配線方法を提供することが可能となる。
【００４７】
更に、本実施例の配線方法は、ハードＩＰ８等のＩＰコアを１つの単位として検討、実行されているので、新たなプロセスに対応した、新たなＩＰコアを開発したことに相当する。従って、この新たなＩＰコアを必要とする別の種類の半導体集積回路装置に、ほとんどそのまま横展開が可能となり、例えば、多品種の製品展開等を図ろうとする時に、設計時間を大幅に短縮することができる。
【実施例２】
【００４８】
本発明の実施例２に係る半導体集積回路装置の配線方法について、図５を参照しながら説明する。図５は配線の移動方法を概略的に示すフローチャートである。図５に示すように、実施例１とは、ステップＳ１２に代えて、ハードＩＰの配線の優先順位テーブルを作成することが異なっている。以下、実施例１と同一構成部分には同一の符号を付して、その説明は省略し、異なる構成部分について説明する。
【００４９】
図５に示すように、実施例１に示したステップＳ１１の次に、ハードＩＰの配線の中で配線を行っていく順に、順位を付けた優先順位テーブルを作成する（ステップＳ３１）。優先順位テーブルは、ハードＩＰを作成するときに配線を割り当てる順位、例えば、上層配線層の抵抗と容量が少ない電源配線、次にクロックライン、そして、その他のロジック配線等の順に順位を付け、更に、ＩＰコア間を跨ぐ配線、ＩＰコアの内部の順に順位を付け、これらを組み合わせて作成される。
【００５０】
次に、抽出テーブルの配線データに沿って、半導体チップ３に組み込まれる移動先ハードＩＰの配線層の隙間を、探索する（ステップＳ１３）工程へと続き、以降は、実施例１と同様なステップを経て、配線の移動作業を行い、新しい世代のプロセスに適応したハードＩＰの配線データを作成できる。
【００５１】
本実施例では、優先順位テーブルを作成するために、実施例１に比較して、これを作成する時間が必要である。その他に関しては、実施例１と同様の効果を有しており、更に、重要と考えられる配線は優先的に検討、移動されるので、意図したハードＩＰの特性の改善をより確実に達成可能となる。
【実施例３】
【００５２】
本発明の実施例３に係る半導体集積回路装置の配線方法について、図６を参照しながら説明する。図６は配線の移動方法を概略的に示すフローチャートである。図６に示すように、実施例２とは異なり、ステップＳ３１の次に、ハードＩＰの高密度配線を抽出する工程、及び、その次に、高密度配線の抽出に基づき、優先順位テーブルの更新を行う工程が追加されている。以下、実施例１及び実施例２と同一構成部分には同一の符号を付して、その説明は省略し、異なる構成部分について説明する。
【００５３】
まず、図６に示すように、実施例２に示すステップＳ３１の次に、ハードＩＰの配線データの中から、配線間距離が小さな高密度に配線された部分の配線データを抽出する（ステップＳ４１）。
【００５４】
次に、ステップＳ３１及びステップＳ４１で作成された優先順位テーブルの配線データと高密度配線データをもとに、配線順位の高い配線、且つ高密度で配線された配線に優先順位を高くした新しい優先順位テーブルを作り直す（ステップＳ４２）。
【００５５】
次に、優先順位テーブルの配線データに沿って、半導体チップ３に組み込まれる移動先ハードＩＰの配線層の隙間を、探索する（ステップＳ１３）工程へと続き、以降は、実施例１及び実施例２と同様なステップを経て、配線の移動作業を行い、新しい世代のプロセスに適応した移動先ハードＩＰの配線データを作成できる。
【００５６】
本実施例では、優先順位テーブルの作成、高密度配線の抽出、及び優先順位テーブルの更新を行うために、実施例１に比較して、これらの工程を行う時間が必要である。その他に関しては、実施例１と同様の効果を有しており、更に、重要と考えられる配線であって、しかも、高密度配線は優先的に移動されるので、意図したハードＩＰの特性の改善を実施例２に比較して、より確実に達成可能となる。
【実施例４】
【００５７】
本発明の実施例４に係る半導体集積回路装置の配線方法について、図７を参照しながら説明する。図７は配線の移動方法を概略的に示すフローチャートである。図７に示すように、実施例３とは、ステップＳ４１の次に、ハードＩＰの移動元の高密度配線を抽出する工程、及び、その次に、移動先の低密度配線を抽出する工程が追加されて、移動先の隙間の探索方法が異なる。以下、実施例１乃至実施例３と同一構成部分には同一の符号を付して、その説明は省略し、異なる構成部分について説明する。
【００５８】
まず、図７に示すように、実施例３に示すステップＳ４１の次に、移動元の配線データの中から、配線間距離が小さい高密度配線を抽出する（ステップＳ５１）。ステップＳ４１で、ハードＩＰの配線データの中から、配線間距離が小さな高密度に配線された部分の配線データを抽出しているが、この中から、移動対象に限定した移動元の高密度配線を抽出する。
【００５９】
次に、移動先の配線データの中から、配線間距離が大きい低密度で配線された配線を抽出する（ステップＳ５２）。従って、実施例１乃至実施例３で行っていた移動先の隙間探索（ステップＳ１３）は省略できる。
【００６０】
次に、前のステップＳ３１、Ｓ５１及びＳ５２で作成されている優先順位テーブル、移動元の高密度配線データ、及び移動先の低密度配線データをもとに、配線順位の高い配線、且つ高密度で配線された配線からなる移動すべき優先順位と、移動先の移動配線を配置すべき優先順位の両方のデータを含んだ新しい優先順位テーブルを作り直す（ステップＳ４２）。
【００６１】
次に、優先順位テーブルに基づき、移動先の低密度配線部分が移動先の隙間に相当するので、この隙間があるかどうかを判断する（ステップＳ１４）。
【００６２】
以降は、実施例１乃至実施例３と同様なステップを経て、配線の移動作業を行い、新しい世代のプロセスに適応した移動先ハードＩＰの配線データを作成できる。
【００６３】
本実施例では、優先順位テーブルの作成、移動元の高密度配線の抽出、移動先の低密度配線の抽出、及び優先順位テーブルの更新等を行うために、実施例１に比較して、これらの工程を行う時間が必要である。ただし、移動先の隙間の抽出は、移動先の低密度配線の抽出で行うので、その分の時間短縮が可能である。その他に関しては、実施例１と同様の効果を有しており、更に、重要と考えられる配線であって、しかも、高密度配線は優先的に移動されるので、意図したハードＩＰの特性の改善を実施例２に比較して、より確実に達成可能となる。移動先の隙間の抽出は、移動先の低密度配線の抽出で行うので、設計時間は、実施例３に比較してより短縮される。
【実施例５】
【００６４】
本発明の実施例５に係る半導体集積回路装置の配線方法について、図８を参照しながら説明する。図８は配線の移動方法を概略的に示すフローチャートである。図８に示すように、実施例３とは、ステップＳ４１の次に、移動先の配線制約条件を抽出する工程が追加されていること、及び、配線制約条件を加えたことにより、ステップＳ１３、ステップＳ１９乃至ステップＳ２１が省略されていることが異なる。以下、実施例１乃至実施例３と同一構成部分には同一の符号を付して、その説明は省略し、異なる構成部分について説明する。
【００６５】
まず、図８に示すように、実施例３に示すステップＳ４１の次に、移動先ハードＩＰの配線データの中から、移動可能な隙間を算出し、その隙間に移動させることが可能な配線の条件（配線制約条件）を予め算出しておく（ステップＳ６１）。
【００６６】
次に、前のステップＳ３１、Ｓ４１、及びＳ６１で作成されている優先順位テーブル、高密度配線データ、及び移動先の配線制約条件をもとに、この配線制約条件に適する配線順位の高い配線を考慮した新しい優先順位テーブルを作り直す（ステップＳ４２）。
【００６７】
次に、優先順位テーブルに基づき、移動先の配線制約条件算出時の隙間が移動先隙間に相当するので、この隙間があるかどうかを判断する（ステップＳ１４）。
【００６８】
以降は、ステップＳ１８までは実施例１乃至実施例４と同様なステップを経て、配線の移動作業を行う。予め制約条件に合う配線が対象になっているために、その後の設計基準に照らした配線の位置調整等を行うステップＳ１９乃至ステップＳ２１は省略でき、新しい世代のプロセスに適応した移動先ハードＩＰの配線データを作成できる。
【００６９】
本実施例では、優先順位テーブルの作成、高密度配線の抽出、配線制約条件の抽出及び優先順位テーブルの更新を行うために、実施例１に比較して、これらの工程を行う時間が必要である。ただし、移動先の隙間の抽出は、移動先の配線制約条件の抽出で行い、設計基準に照らした配線の位置調整等を省略できるので、その分の時間短縮が可能である。その他に関しては、実施例１と同様の効果を有しており、更に、重要と考えられる配線であって、しかも、高密度配線は優先的に移動されるので、意図したハードＩＰの特性の改善を実施例２に比較して、より確実に達成可能となる。
【実施例６】
【００７０】
本発明の実施例６に係る半導体集積回路装置の配線方法について、図９を参照しながら説明する。図９は配線の移動方法を概略的に示すフローチャートである。図９に示すように、実施例３とは、ステップＳ１８の移動元にあった移動済み配線を消去する工程の代わりに、移動元にあった移動済み配線を切り離す工程と置き換えたことが異なる。以下、実施例１乃至実施例３と同一構成部分には同一の符号を付して、その説明は省略し、異なる構成部分について説明する。
【００７１】
図９に示すように、移動先の隙間検索（ステップＳ１３）後、十分な隙間がある場合、移動先の隙間に、元配線を移動して配置し（ステップＳ１６）次に、移動済み元配線を、移動先で使用する元配線あるいは移動配線とは切り離す（ステップＳ７１）。従って、移動元のハードＩＰで使用していたが、移動先のハードＩＰでは使用しない元配線が、他の配線には接続されずに残される。
【００７２】
次に、移動先に移動した全配線あるいは部分配線からなる移動配線と、その周囲近傍にある配線との距離を計算し、記憶部１１２に格納する（ステップＳ１９）工程へと続き、以降は、実施例３と同様なステップを経て、配線の移動作業を行い、新しい世代のプロセスに適応した移植用ハードＩＰの配線データを作成できる。
【００７３】
本実施例では、実施例３と同様の効果を有しており、更に、移動済み元配線の周囲にある配線への環境変化を小さく抑えることができるため、配線移動に伴う特性変動を抑制することが可能となる。すなわち、意図したハードＩＰの特性の改善を、実施例３に比較して、より確実に達成可能となる。
【００７４】
本発明は、上述した実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で、種々、変形して実施することができる。
【００７５】
例えば、上記各実施例において、配置配線データの入力の後、自動配置配線装置（ＣＡＤ装置）の所望のプログラムを使用して、新たに算出したデータを追加して、配線の移動を行うことは差し支えない。例えば、配置配線データをもとに、配線容量、抵抗値がより正確に求められ、シミュレーションを行うためのネットリストの作成を経て、高精度シミュレーションが可能となる。その結果、より正確なデータで優先順位テーブルが作成できるため、ハードＩＰの特性の改善をより確実に達成できることになる。
【００７６】
また、実施例では、ハードＩＰの新しいプロセスに対応した配線の作成例を示したが、ソフトＩＰの配線であっても差し支えない。
【００７７】
また、上記実施例の工程を組み合わせて、新しい配線方法を作成することが可能である。例えば、移動済み元配線を消去する工程、または、切り離して残しておく工程は、上記実施例のどの配線方法においても、いずれかを採用することが可能である。また、移動元配線データを目的に従って抽出、あるいは、抽出後加工して、新たな配線データを作成する工程を示したが、これらの工程を別の実施例の工程フローに採用して、配線を行うことが可能である。
【図面の簡単な説明】
【００７８】
【図１】本発明の実施例に係る半導体集積回路装置の模式的な構成図。
【図２】本発明を実行する自動配置配線装置（ＣＡＤ装置）の構成を模式的に示すブロック図。
【図３】本発明の実施例１に係る半導体集積回路装置の配線の移動方法を概略的に示すフローチャート。
【図４】本発明の実施例１に係る半導体集積回路装置の配線の移動及びレイアウトを模式的に示すもので、図４（ａ）は、移動元のハードＩＰの下層メタル配線の一部を示す平面図、図４（ｂ）は、移植用のハードＩＰの下層メタル配線の一部を示す平面図、図４（ｃ）は、移動元のハードＩＰの上層メタル配線の一部を示す平面図、図４（ｄ）は、移植用のハードＩＰの上層メタル配線の一部を示す平面図、図４（ｅ）は、移動元のハードＩＰの下層及び上層メタル配線の一部を示すＡ−Ａ線に沿った断面図、図４（ｆ）は、移植用のハードＩＰの下層及び上層メタル配線の一部を示すＢ−Ｂ線に沿った断面図。
【図５】本発明の実施例２に係る半導体集積回路装置の配線の移動方法を概略的に示すフローチャート。
【図６】本発明の実施例３に係る半導体集積回路装置の配線の移動方法を概略的に示すフローチャート。
【図７】本発明の実施例４に係る半導体集積回路装置の配線の移動方法を概略的に示すフローチャート。
【図８】本発明の実施例５に係る半導体集積回路装置の配線の移動方法を概略的に示すフローチャート。
【図９】本発明の実施例６に係る半導体集積回路装置の配線の移動方法を概略的に示すフローチャート。
【符号の説明】
【００７９】
１  半導体集積回路装置
３  半導体チップ
５  ＩＰコア
６  ボンディングパッド
ハードＩＰ
１１  シリコン基板
１２  素子領域
２１  コンタクトプラグ
２２  ビアプラグ
３０  下層配線層
３１  下層メタル配線
３１−１、３１−２  下層メタル元配線
３５  上層配線層
３６  上層メタル配線
３６−１、３６−２  上層メタル移動配線
４１  層間絶縁膜
１０１  自動配置配線装置(ＣＡＤ装置)
１１１  データ処理装置
１１２  記憶部
１１３  入力部
１１４  表示部
１１５  出力部
【図１】
2008098207.tif 000003
【図２】
2008098207.tif 000004
【図３】
2008098207.tif 000005
【図４】
2008098207.tif 000006
【図５】
2008098207.tif 000007
【図６】
2008098207.tif 000008
【図７】
2008098207.tif 000009
【図８】
2008098207.tif 000010
【図９】
2008098207.tif 000011