(57)【要約】【課題】カルコゲナイド層を有する薄膜トランジスタ及びその製造方法を提供する。【解決手段】チャンネル層を構成する非晶質のカルコゲナイド層と、非晶質のカルコゲナイド層の両側部にそれぞれ形成されてソース及びドレイン領域を構成する結晶質のカルコゲナイド層と、結晶質のカルコゲナイド層に連結されたソース電極及びドレイン電極と、非晶質のカルコゲナイド層の上部または下部に、ゲート絶縁層を介在して形成されたゲート電極とを備える薄膜トランジスタである。これにより、カルコゲナイド層を光伝導層として利用して光薄膜トランジスタを具現したり、非晶質のカルコゲナイド層と結晶質のカルコゲナイド層とによって、ダイオード整流機能を具備する電気薄膜トランジスタを具現できる。【選択図】図３
2008098638.tif 000002
【特許請求の範囲】
【請求項１】
チャンネル層を構成する非晶質のカルコゲナイド層と、
前記非晶質のカルコゲナイド層の両側部にそれぞれ形成されてソース及びドレイン領域を構成する結晶質状のカルコゲナイド層と、
前記非晶質のカルコゲナイド層の両側部に前記ソース及びドレイン領域を構成する前記結晶質状のカルコゲナイド層に連結されたソース電極及びドレイン電極と、
前記チャンネル層を構成する非晶質のカルコゲナイド層の上部または下部に、ゲート絶縁層を介在して形成されたゲート電極とを備えてなることを特徴とする薄膜トランジスタ。
【請求項２】
前記チャンネル層、ソース及びドレイン領域を構成するカルコゲナイド層は、ＧＳＴ層であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記ソース及びドレイン領域を構成する結晶質状のカルコゲナイド層と、チャンネル層を構成する非晶質のカルコゲナイド層との間の電位障壁によりダイオード整流機能を具備した電気薄膜トランジスタを備えることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項４】
前記チャンネル層、ソース及びドレイン領域を構成するカルコゲナイド層は、光を吸収して光電流を発生させることができる光伝導層であり、前記ゲート電極は、前記光電流をオンオフさせて光薄膜トランジスタを備えることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項５】
前記非晶質のカルコゲナイド層は、ガラス基板上に形成されていることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項６】
非晶質のカルコゲナイド層から構成されたチャンネル層と、
前記チャンネル層の両側部にそれぞれ結晶質のカルコゲナイド層から構成されたソース領域及びドレイン領域と、
前記非晶質のカルコゲナイド層の両側部に形成された前記ソース及びドレイン領域にそれぞれ連結されたソース電極及びドレイン電極と、
前記チャンネル層の上部または下部に、ゲート絶縁層を介在して形成されたゲート電極とを備えてなり、
前記チャンネル層、ソース及びドレイン領域を構成するカルコゲナイド層は、光を吸収して光電流を発生させることができる光伝導層であり、前記ゲート電極は、前記光電流をオンオフさせて光薄膜トランジスタを構成し、
前記ソース及びドレイン領域を構成する結晶質のカルコゲナイド層と、チャンネル層を構成する非晶質のカルコゲナイド層との間の電位障壁によりダイオード整流機能を具備する電気薄膜トランジスタを構成することを特徴とする薄膜トランジスタ。
【請求項７】
前記チャンネル層、ソース及びドレイン領域を構成する非晶質及び結晶質のカルコゲナイド層は、ＧＳＴ層であることを特徴とする請求項６に記載の薄膜トランジスタ。
【請求項８】
前記電位障壁は、前記ソース領域とドレイン領域を構成する結晶質のカルコゲナイド層の空乏状態と、チャンネル層を構成する非晶質のカルコゲナイド層の孤立電子対状態とによる電荷濃度差によるものであることを特徴とする請求項６に記載の薄膜トランジスタ。
【請求項９】
チャンネル層を構成する非晶質のカルコゲナイド層を形成する段階と、
前記非晶質のカルコゲナイド層の両側部を相変化させてソース及びドレイン領域を構成する結晶質のカルコゲナイド層を形成する段階と、
前記非晶質のカルコゲナイド層の両側部の前記ソース及びドレイン領域を構成する前記結晶質のカルコゲナイド層にソース電極及びドレイン電極を形成する段階と、
前記チャンネル層を構成する非晶質のカルコゲナイド層の上部または下部に、ゲート絶縁層を介在してゲート電極を形成する段階とを含んでなされることを特徴とする薄膜トランジスタの製造方法。
【請求項１０】
前記非晶質のカルコゲナイド層は、ガラス基板上に形成されることを特徴とする請求項９に記載の薄膜トランジスタの製造方法。
【請求項１１】
前記チャンネル層、ソース及びドレイン領域を構成する非晶質及び結晶質のカルコゲナイド層は、ＧＳＴ層から形成することを特徴とする請求項９に記載の薄膜トランジスタの製造方法。
【請求項１２】
前記結晶質のカルコゲナイド層は、前記非晶質のカルコゲナイド層の両側部にレーザや熱エネルギーを加えて行うことを特徴とする請求項９に記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ及びその製造方法に係り、さらに詳細には、カルコゲナイド層を有する薄膜トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
一般的に、薄膜トランジスタは、多様な用途に利用される。例えば、薄膜トランジスタは、液晶表示素子やイメージセンサなどに利用される。薄膜トランジスタは、一般的に半導体工程のＣＭＯＳ（Complementary Metal Oxide Semiconductor）工程を利用して製造される。
【０００３】
図１は、一般的なＣＭＯＳ工程を利用して製造される薄膜トランジスタ構造の概念図である。
【０００４】
具体的に、不純物がドーピングされたシリコン基板１００上に、非晶質のシリコン層１０５が形成されている。非晶質のシリコン層１０５の両側には、オーミックコンタクトのためのソース及びドレインオーミックコンタクト部１１５，１１０が形成されている。オーミックコンタクト部１１５，１１０は、非晶質シリコン層の一部に不純物をイオン注入して形成する。ソース及びドレインオーミックコンタクト部１１５，１１０には、それぞれソース電極１２５及びドレイン電極１２０が形成されている。非晶質シリコン層１０５、オーミックコンタクト部１１５，１１０、ソース及びドレイン電極１２５，１２０上に、ゲート絶縁層１３０が形成されている。ゲート絶縁層１３０は、シリコン酸化層を利用して形成する。ゲート絶縁層１３０上には、金属層を利用してゲート電極１３５が形成されている。
【０００５】
ところで、図１の薄膜トランジスタをフォト薄膜トランジスタとして利用する場合、非晶質シリコン層１０５が光に対して反応する光伝導度が低くて性能が良好ではないという短所がある。図１の薄膜トランジスタは、ＣＭＯＳ工程を利用して製造するために、高温、例えば５００ないし１，０００℃ほどの製造工程を要求する。
【０００６】
さらに、図１のＣＭＯＳ工程を利用して製造される薄膜トランジスタは、高価なシリコン基板を使用せねばならず、オーミックコンタクト部１１５，１１０を形成するためのイオン注入工程を絶対的に必要とする。これにより、図１のＣＭＯＳ工程を採用した薄膜トランジスタの製造コストは非常に高くなってしまう。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明がなそうとする技術的課題は、光伝導効率にすぐれたカルコゲナイド層を有する薄膜トランジスタを提供するところにある。
【０００８】
本発明がなそうとする技術的課題は、光伝導効率にすぐれたカルコゲナイド層を利用し、高温及び高価のＣＭＯＳ製造工程を利用せずとも製造できる薄膜トランジスタの製造方法を提供するところにある。
【課題を解決するための手段】
【０００９】
前述の技術的課題を達成するために、本発明の一例による薄膜トランジスタは、チャンネル層を構成する非晶質のカルコゲナイド層と、非晶質のカルコゲナイド層の両側部にそれぞれ形成されてソース及びドレイン領域を構成する結晶質のカルコゲナイド層とを備える。さらに、本発明の薄膜トランジスタは、非晶質のカルコゲナイド層の両側部にソース及びドレイン領域を構成する結晶質のカルコゲナイド層に連結されたソース電極及びドレイン電極と、チャンネル層を構成する非晶質のカルコゲナイド層の上部または下部に、ゲート絶縁層を介在して形成されたゲート電極とを備える。
【００１０】
また、本発明の他の例による薄膜トランジスタは、非晶質のカルコゲナイド層から構成されたチャンネル層と、チャンネル層の両側部にそれぞれ結晶質のカルコゲナイド層から構成されたソース領域及びドレイン領域とを備える。さらに、本発明の薄膜トランジスタは、非晶質のカルコゲナイド層の両側部に形成された前記ソース及びドレイン領域にそれぞれ連結されたソース電極及びドレイン電極と、チャンネル層の上部または下部に、ゲート絶縁層を介在して形成されたゲート電極とを備えてなる。
【００１１】
本発明の薄膜トランジスタにおいて、チャンネル層、ソース及びドレイン領域を構成するカルコゲナイド層は、光を吸収して光電流を発生させることができる光伝導層であり、ゲート電極は、前記光電流をオンオフさせて光薄膜トランジスタを構成する。本発明の薄膜トランジスタにおいて、ソース及びドレイン領域を構成する結晶質のカルコゲナイド層と、チャンネル層を構成する非晶質のカルコゲナイド層との間の電位障壁によりダイオード整流機能を具備する電気薄膜トランジスタを構成する。
【００１２】
前述の技術的課題を達成するために、本発明の薄膜トランジスタの製造方法は、チャンネル層を構成する非晶質のカルコゲナイド層を形成することを含む。非晶質のカルコゲナイド層の両側部を相変化させてソース及びドレイン領域を構成する結晶質のカルコゲナイド層を形成する。非晶質のカルコゲナイド層の両側部の前記ソース及びドレイン領域を構成する前記結晶質のカルコゲナイド層にソース電極及びドレイン電極を形成する。前記チャンネル層を構成する非晶質のカルコゲナイド層の上部または下部に、ゲート絶縁層を介在してゲート電極を形成する。
【００１３】
以上のように本発明は、カルコゲナイド層を光伝導層として利用して光薄膜トランジスタを具現したり、は非晶質のカルコゲナイド層と結晶質のカルコゲナイド層とにより、ダオード整流機能を具備する電気薄膜トランジスタを具現できる。
【発明の効果】
【００１４】
本発明の薄膜トランジスタは、光伝導効率にすぐれた周期律表上のカルコゲナイド系の元素を含むカルコゲナイド層を光伝導層として利用でき、非晶質のカルコゲナイド層の孤立電子対状態と、結晶質のカルコゲナイド層の空乏状態とを利用してダイオード整流機能を具備して光薄膜トランジスタや電気薄膜トランジスタを構成できる。
【００１５】
本発明は、高価なシリコン基板でないガラス基板を利用して低価格で薄膜トランジスタを製造できる。さらに、本発明は、ガラス基板を利用して低温工程が可能であり、ＣＭＯＳ工程を利用せずに、またオーミックコンタクト部を形成するためのイオン注入も必要ないので、低価格で薄膜トランジスタを製造できる。
【００１６】
また、本発明は、カルコゲナイド層を利用して光薄膜トランジスタ及び電気薄膜トランジスタを構成できるために、小型化及び低価格化された薄膜トランジスタを利用するあらゆる素子に活用可能である。
【発明を実施するための最良の形態】
【００１７】
以下、添付図面を参照しつつ、本発明の望ましい実施形態について詳細に説明する。しかし、次に例示する本発明の実施形態は、さまざまな他の形態に変形でき、本発明の範囲が後述の実施形態に限定されるものではなく、互いに異なる多様な形態に具現可能である。本発明の実施形態は、当業界で当業者に本発明をさらに完全に説明するために提供されるのである。図面で、膜（層）または領域の大きさまたは厚さは、明細書の明確性のために誇張されている。
【００１８】
本発明者は、情報保存分野で次世代不揮発性メモリ素子の素材として使われうるカルコゲナイド（Chalcogenide）層を薄膜トランジスタのチャンネル層、光伝導層、ソース及びドレイン領域として利用する。カルコゲナイド層の例として、ＧｅＴｅ−Ｓｂ２Ｔｅ３層（Ｇｅ２Ｓｂ２Ｔｅ５、以下、「ＧＳＴ層」と称する）を利用する。ＧＳＴ層をカルコゲナイド層の一例に挙げたが、本発明がこれに限定されるものではない。
【００１９】
本発明に利用されるカルコゲナイド層は、高効率の光伝導性を有し、光薄膜トランジスタ（Photo ＴＦＴ）の光伝導層として利用できる。さらに、本発明のカルコゲナイド層は、レーザあるいは熱エネルギーによって、非晶質（Amorphous）から結晶質（Crystalline）及び結晶質から非晶質への相変化が可能である。これにより、本発明は、非晶質のカルコゲナイド層と結晶質のカルコゲナイド層との電荷濃度差により発生する電位障壁を利用してダイオード整流（diode rectifying）機能を有する電気薄膜トランジスタ（electric ＴＦＴ）を構成できる。結果的に、本発明は、カルコゲナイド層を利用して光薄膜トランジスタまたは電気薄膜トランジスタをいずれも含むことができる薄膜トランジスタを構成する。もちろん、本発明の薄膜トランジスタは、ガラス基板上に低廉に低温工程で形成できる。
【００２０】
図２は、本発明の薄膜トランジスタのうち光薄膜トランジスタの構成を説明するために図示した断面図である。
【００２１】
具体的に、基板２００、例えばガラス基板上に光伝導層（ＯＣＬ：Optical Conductive Layer）の役割を行うカルコゲナイド層２０５が形成されている。ガラス基板は、後述の構成要素が高温工程が必要ない素材から構成されているために、低温工程基板に適している。ガラス基板は、光に対して透明なために光を利用した素子製作に適切である。
カルコゲナイド層２０５は光伝導効率に非常にすぐれ、ＧＳＴ層でもって構成することが望ましい。カルコゲナイド層２０５は、光に対して反応して光を吸収し、光電流を発生させる光伝導層である。カルコゲナイド層２０５は、加えられるレーザあるいは熱エネルギーの大きさや時間によって、非晶質から結晶質、または結晶質から非晶質への相変化が可能な薄膜である。図２のカルコゲナイド層２０５は、初期蒸着された非晶質の薄膜を利用することが望ましい。
【００２２】
カルコゲナイド層２０５と連結されて基板２００上には、それぞれソース電極２１０及びドレイン電極２１５が形成されている。ソース電極２１０及びドレイン電極２１５は、金属層、例えば金層やアルミニウム層により構成する。ソース電極２１０及びドレイン電極２１５は、カルコゲナイド層２０５で光を吸収して発生した光電流の電気的導通のためのものである。
【００２３】
カルコゲナイド層２０５上には、ゲート絶縁層２２０が形成されている。ゲート絶縁層２２０は、カルコゲナイド系絶縁層、例えばＡｓ２Ｓ３層や、有機物である高分子ＰＭＭＡ（Poly Methyl MmethAcrylate）膜、シリコン酸化層、シリコン絶縁層などで構成する。ゲート絶縁層２２０を構成する有機物高分子ＰＭＭＡ層は、透明な膜質である。ゲート絶縁層２２０は、カルコゲナイド層２０５との良好な接触を維持し、製造工程中にカルコゲナイド層２０５の性質を変化させない役割を行う。
【００２４】
ゲート絶縁層２２０上には、カルコゲナイド層２０５に流れる光電流をオンオフさせる役割を果たすゲート電極２２５が形成されている。ゲート電極２２５は、金属層、例えば金層、アルミニウム層またはクロム層により構成される。ゲート電極２２５やソース電極２１０及びドレイン電極２１５を構成する金属層は透明ではないが、透明な金属層を使用することも可能である。図２では、ゲート絶縁層２２０及びゲート電極２２５がカルコゲナイド層２０５の上部に形成される上部ゲート形態や、ゲート絶縁層２２０及びゲート電極２２５がカルコゲナイド層２０５の下部に形成される下部ゲート形態でも構成することが可能である。
【００２５】
前述の図２の薄膜トランジスタは、カルコゲナイド層２０５を利用したスイッチング機能を有する光薄膜トランジスタや、ダイオード整流機能を有する電気薄膜トランジスタについては説明されていない。以下では、光薄膜トランジスタに加えて、カルコゲナイド層２０５を利用してダイオード整流機能を有する薄膜トランジスタ、すなわち電気薄膜トランジスタがさらに含まれた薄膜トランジスタの構造及びその形成方法についてさらに詳細に説明する。
【００２６】
図３は、本発明による電気薄膜トランジスタの概念及びその構造を説明するための断面図である。図３で、図２と同じ参照番号は、同じ部材を表す。
【００２７】
具体的に、基板２００、例えばガラス基板上に結晶質のカルコゲナイド層２０５ｂ及び非晶質のカルコゲナイド層２０５ａを備えるカルコゲナイド層２０５が形成されている。すなわち、カルコゲナイド層２０５は、一側に結晶状のカルコゲナイド層２０５ｂが形成されており、他側に非晶質のカルコゲナイド層２０５ａが形成されている。結晶状のカルコゲナイド層２０５ｂは、基板２００上に非晶質のカルコゲナイド層を形成した後、不純物イオン注入ではないレーザや熱エネルギーを利用して相変化させて形成する。結晶質のカルコゲナイド層２０５ｂ及び非晶質のカルコゲナイド層２０５ａには、それぞれソース電極２１０及びドレイン電極２１５が形成されている。
【００２８】
このように、本発明による電気薄膜トランジスタは、結晶質のカルコゲナイド層２０５ｂ及び非晶質のカルコゲナイド層２０５ａが接している構造であり、結晶質のカルコゲナイド層２０５ｂ及び非晶質のカルコゲナイド層２０５ａ間の電位障壁により発生するダイオード整流機能を具備する。これについては後述する。
【００２９】
図４及び図５は、図３のように結晶質のカルコゲナイド層と非晶質のカルコゲナイド層とが接触するとき、接触前後のエネルギーバンドダイヤグラムを図示した図面である。
【００３０】
図４を参照すれば、図４の左側は、結晶質のカルコゲナイド層であり、右側は、非晶質のカルコゲナイド層のエネルギーバンドダイヤグラムである。カルコゲナイド層、すなわちＧＳＴ層は、原子構造によってｐ型半導体のみ可能である。ｐ型の多数の電荷は、非晶質では孤立電子対状態（Lone pair electron state）により左右される。非晶質のカルコゲナイド層は、孤立電子対状態によるｐ型半導体特性を表す。非晶質のカルコゲナイド層のフェルミレベルＥｆ（Fermi level）は、真性レベルＥｉ（Intrinsic level）に近いｐ型半導体形態であり、真性レベルＥｉとフェルミレベルＥｆとの電荷濃度差（キャリア濃度差）はΦｐ２であって小さな値を有する。非晶質のカルコゲナイド層の価電子帯Ｅｖ及び電導帯Ｅｃ間のバンドギャップＥｇｐ２は、０．７ｅＶである。
【００３１】
そして、結晶質のカルコゲナイド層の場合、非晶質での孤立電子対状態は消え、周期的な結晶状原子構造で発生する空乏状態（vacancy state）により発生する多数の電荷によりｐ型半導体特性を示す。結晶質のカルコゲナイド層は、空乏状態により電荷濃度が大きくなる。結晶質のカルコゲナイド層のフェルミ準位Ｅｆは、価電子帯Ｅｖ近くまで移動し、真性レベルＥｉとフェルミレベルＥｆとの電荷濃度差（キャリア濃度差）はΦｐ１であって大きい値を有する。結晶状及び非晶質のカルコゲナイド物質層の価電子帯Ｅｖ及び電導帯Ｅｃ間のバンドギャップＥｇｐ１はそれぞれ０．５ｅＶである。図４で、ΠＰ１及びΩｐ１は、結晶質の仕事関数及び電子親和力であり、ΠＰ２及びΩｐ２は、非晶質の仕事関数及び電子親和力である。
【００３２】
図５を参照すれば、図５は、図３のように結晶質のカルコゲナイド層２０５ｂと非晶質のカルコゲナイド層２０５ａとが接触するときのエネルギーバンドダイヤグラムである。図４のような構造を有する場合、電位障壁Ｘ（potential barrier）は、次の数式のように与えられる。
【００３３】
Ｘ＝（ΔＥｇｐ／２）＋ＫｂＴｌｎ（Ｐ１／Ｐ２）−ΔΦｐ
ここで、ΔＥｇｐはＥｇｐ２−Ｅｇｐ１であり、ΔΦｐはΦｐ２−Φｐ１であり、Ｐ１及びＰ２はキャリア濃度であり、Ｔは絶対温度であり、Ｋｂはボルツマン定数である。
【００３４】
図５のように、図３の構造を有する薄膜トランジスタにおいて、多数電荷であるホールの場合、電位障壁Ｘが発生してダイオード整流機能を有することが可能である。図３の構造において、電子の場合は、電位障壁が高くなくして多少ノイズ電流が発生しうる。図５で、Ｅｆｉは非晶質及び結晶質のカルコゲナイド層の真性レベルを連結したラインであり、ｅΦｐは、結晶質のカルコゲナイド層でのフェルミレベルとＥｆｉとの電位差を表したものである。
【００３５】
図６は図３の電気薄膜トランジスタのダイオード整流特性を図示したグラフである。
【００３６】
具体的に、図６は、図３に図示した電気薄膜トランジスタを利用してダイオード整流特性を測定したグラフである。ｃ、ｂ及びａは、それぞれ結晶質のカルコゲナイド物質層の抵抗が１００Ｋｏｈｍ、１０Ｋｏｈｍ、及び２．５Ｋｏｈｍであることを示す。図６に図示されているように、結晶質のカルコゲナイド層の抵抗が異なるとき、ダイオード整流特性曲線の差が現れる。特に、結晶質のカルコゲナイド層の抵抗が減るほどダイオード整流特性が鮮明に発生することが分かる。これにより、図６のようなダイオード整流特性曲線は、図３のカルコゲナイド層がいかほど完壁に結晶質と非晶質とに分かれるのかによって良好な結果を得ることができる。
【００３７】
図７は、本発明の一例による薄膜トランジスタの断面図である。
【００３８】
具体的に、本発明の薄膜トランジスタは、前記の光薄膜トランジスタ構造に加え、ダイオード整流機能を有する電気薄膜トランジスタを備える。図７は、上部ゲート型薄膜トランジスタである。
【００３９】
図７を参照すれば、基板２００、例えばガラス基板上にチャンネル層ＣＨを構成する非晶質のカルコゲナイド層２０５ａが形成されている。非晶質のカルコゲナイド層２０５ａの両側部にそれぞれ形成され、ソース領域Ｓ及びドレイン領域Ｄを構成する結晶質のカルコゲナイド層２０５ｂが形成されている。従って、基板２００上に非晶質のカルコゲナイド層２０５ａ及び結晶質のカルコゲナイド層２０５ｂを備えるカルコゲナイド層２０５が形成されている。結晶質のカルコゲナイド層２０５ｂは、非晶質のカルコゲナイド層２０５ａを形成した後、不純物イオン注入ではないレーザや熱エネルギーを加えて非晶質のカルコゲナイド層２０５ａを相変化させて形成する。
【００４０】
非晶質のカルコゲナイド層２０５ａの両側部に、ソース領域Ｓ及びドレイン領域Ｄを構成する結晶質のカルコゲナイド層２０５ｂに連結されたソース電極２１０及びドレイン電極２１５が形成されている。チャンネル層ＣＨを構成する非晶質のカルコゲナイド層２０５ａの上部に、ゲート絶縁層２２０を介在してゲート電極２２５が形成されている。
【００４１】
ソース電極２１０、ドレイン電極２１５、ゲート絶縁層２２０及びゲート電極２２５は、図２と同じ膜質を利用して構成する。図７の薄膜トランジスタは、図２で説明されているように、光薄膜トランジスタを備える。すなわち、図７の薄膜トランジスタで、チャンネル層ＣＨ、ソース領域Ｓ及びドレイン領域Ｄを構成するカルコゲナイド層２０５は、光を吸収して光電流を発生させることができる光伝導層であり、ゲート電極２２５は、光電流をオンオフさせて光薄膜トランジスタを備える。
【００４２】
そして、図７の薄膜トランジスタは、図３ないし図６で説明されているように、ダイオード整流機能を有する電気薄膜トランジスタを備える。すなわち、図７の薄膜トランジスタは、非晶質のカルコゲナイド層２０５ａの孤立電子対状態と結晶質のカルコゲナイド層２０５ｂの空乏状態とで発生する電荷濃度差による電位障壁によって、ダイオード整流機能を有する電気薄膜トランジスタを備える。
【００４３】
図８は、本発明の他の例による薄膜トランジスタの断面図である。
【００４４】
具体的に、図８の薄膜トランジスタは下部ゲート型であり、ゲート絶縁層２２５及びゲート電極２２０がカルコゲナイド層２０５の下部に形成されたことを除いては、図７と同一である。図８で、図７と同じ参照番号は同じ部材を示す。
【００４５】
基板２００、例えばガラス基板上にゲート電極２２０が形成されている。ゲート電極２２０の上部及び基板２００上に、ゲート絶縁層２２５が形成されている。ゲート電極２２０上部のゲート絶縁層２２５上に、チャンネル層ＣＨを構成する非晶質のカルコゲナイド層２０５ａが形成されている。非晶質のカルコゲナイド層２０５ａの両側部にそれぞれ形成され、ソース領域Ｓ及びドレイン領域Ｄを構成する結晶質のカルコゲナイド層２０５ｂが形成されている。
【００４６】
結晶質のカルコゲナイド層２０５ｂは、非晶質のカルコゲナイド層２０５ａを形成した後、不純物イオン注入ではないレーザや熱エネルギーを利用して相変化させて形成する。非晶質のカルコゲナイド層２０５ａの両側部に、ソース領域Ｓ及びドレイン領域Ｄを構成する結晶質のカルコゲナイド層２０５ｂに連結されたソース電極２１０及びドレイン電極２１５が形成されている。
【００４７】
図９ないし図１６は、図８の薄膜トランジスタの実際の製造方法を図示した断面図である。
【００４８】
具体的に、基板２００、例えばガラス基板上にゲート電極用金属層２０２を形成する。本実施形態では、ゲート電極用金属層２０２として１０ｎｍのクロム層と３００ｎｍのアルミニウム層との二重層から形成する。ゲート電極用金属層２０２は、スパッタリング法を利用して形成する（図９）。ゲート電極用金属層２０２をフォトリソグラフィ工程でパターニングしてゲート電極２２０を形成する。これにより、下部ゲート形態のゲート電極２２０が完成する。ゲート電極２２０の幅は、３０μｍに形成する（図１０）。
【００４９】
ゲート電極２２０及び基板２００上にゲート絶縁層２２５を形成する。ゲート絶縁層２２５は、前述の膜質が利用できるが、本実施形態では、シリコン酸化層を利用する。シリコン酸化層は、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）方法で形成する。ゲート絶縁層２２５は、２００ｎｍの厚さに形成する（図１１）。ゲート絶縁層２２５上に、非晶質の初期カルコゲナイド層２０４を形成する。初期カルコゲナイド層２０４はＧＳＴ層から形成し、スパッタリング方法で形成する（図１２）。
【００５０】
初期カルコゲナイド層２０４をパターニングし、ゲート電極２２０上のゲート絶縁層２２５上に、非晶質のカルコゲナイド層２０５ａを形成する。カルコゲナイド層２０４のパターニングは、フォトリソグラフィ工程及びウェットエッチング工程を利用して行う（図１３）。
【００５１】
非晶質のカルコゲナイド層２０５の両側部をレーザ２０６で照射して結晶質のカルコゲナイド層２０５ｂを形成する。これにより、ゲート電極上部のゲート絶縁層２２５上に、非晶質のカルコゲナイド層２０５ａ及び結晶質のカルコゲナイド層２０５ｂでカルコゲナイド層２０５が形成される。特に、ゲート電極２２０上に、非晶質のカルコゲナイド層２０５ａでチャンネル層ＣＨが形成され、非晶質のカルコゲナイド層２０５ａの両側に結晶質のカルコゲナイド層２０５ｂでソース領域Ｓ及びドレイン領域Ｄが形成される（図１４）。
【００５２】
カルコゲナイド層２０５及びゲート絶縁層２２５上に、ソース電極及びドレイン電極用金属層２０８、例えば金層を形成する。すなわち、カルコゲナイド層２０５及びゲート絶縁層２２５が形成された基板２００の全面に金属層２０８を形成する。ソース及びドレイン電極用金属層は前述の通りであり、蒸着法（evaporation）を利用して形成する（図１５）。ソース電極及びドレイン電極用金属層２０８をパターニングし、非晶質のカルコゲナイド層２０５ａの両側部に形成された結晶質のカルコゲナイド層２０５ｂ上に、ソース電極２１０及びドレイン電極２１５を形成して薄膜トランジスタを完成する（図１６）。
【００５３】
図１７は、図１６の薄膜トランジスタを利用し、ゲート電圧によるドレイン電流を図示したグラフである。
【００５４】
具体的に、図１７の参照番号ｃ及びｄは、ドレイン電圧が−１４Ｖ及び０Ｖである。図１７に図示されているように、ゲート電圧が正の値を有すれば、増加するときはゲート電圧によってドレイン電流が増加し、負の値を有しつつ減少するとき、ドレイン電流が減少する典型的なダイオード整流特性曲線である。これを介し、本発明の薄膜トランジスタがダイオード整流機能を有するというが分かる。
【産業上の利用可能性】
【００５５】
本発明のカルコゲナイド層を有する薄膜トランジスタ及びその製造方法は、例えば、トランジスタ関連の技術分野に効果的に適用可能である。
【図面の簡単な説明】
【００５６】
【図１】一般的なＣＭＯＳ工程を利用して製造される薄膜トランジスタ構造の概念図である。
【図２】本発明の薄膜トランジスタのうち、光薄膜トランジスタの構成を説明するために図示した断面図である。
【図３】本発明による電気薄膜トランジスタの概念及びその構造を説明するための断面図である。
【図４】図３のように結晶質のカルコゲナイド層と非晶質のカルコゲナイド層とが接触するとき、接触前後のエネルギーバンドダイヤグラムを図示した図面である。
【図５】図３のように結晶質のカルコゲナイド層と非晶質のカルコゲナイド層とが接触するとき、接触前後のエネルギーバンドダイヤグラムを図示した図面である。
【図６】図３の電気薄膜トランジスタのダイオード整流特性を図示したグラフである。
【図７】本発明の一例による薄膜トランジスタの断面図である。
【図８】本発明の他の例による薄膜トランジスタの断面図である。
【図９】図８の薄膜トランジスタの実際の製造方法を図示した断面図である。
【図１０】図８の薄膜トランジスタの実際の製造方法を図示した断面図である。
【図１１】図８の薄膜トランジスタの実際の製造方法を図示した断面図である。
【図１２】図８の薄膜トランジスタの実際の製造方法を図示した断面図である。
【図１３】図８の薄膜トランジスタの実際の製造方法を図示した断面図である。
【図１４】図８の薄膜トランジスタの実際の製造方法を図示した断面図である。
【図１５】図８の薄膜トランジスタの実際の製造方法を図示した断面図である。
【図１６】図８の薄膜トランジスタの実際の製造方法を図示した断面図である。
【図１７】図１６の薄膜トランジスタを利用してゲート電圧によるドレイン電流を図示したグラフである。
【符号の説明】
【００５７】
１００  シリコン基板
１０５  非晶質のシリコン層
１１０，１１５  オーミックコンタクト部
１２０，２１５  ドレイン電極
１２５，２１０  ソース電極
２００  基板
２０４  初期カルコゲナイド層
２０５  カルコゲナイド層
２０５ａ  非晶質のカルコゲナイド層
２０５ｂ  結晶質のカルコゲナイド層
２０６  レーザ
２０８  ドレイン電極用金属層
２２０  ゲート絶縁層
２２５  ゲート電極
【図１】
2008098638.tif 000003
【図２】
2008098638.tif 000004
【図３】
2008098638.tif 000005
【図４】
2008098638.tif 000006
【図５】
2008098638.tif 000007
【図６】
2008098638.tif 000008
【図７】
2008098638.tif 000009
【図８】
2008098638.tif 000010
【図９】
2008098638.tif 000011
【図１０】
2008098638.tif 000012
【図１１】
2008098638.tif 000013
【図１２】
2008098638.tif 000014
【図１３】
2008098638.tif 000015
【図１４】
2008098638.tif 000016
【図１５】
2008098638.tif 000017
【図１６】
2008098638.tif 000018
【図１７】
2008098638.tif 000019