(57)【要約】【課題】パイロット信号キャリアを合成受信するに際し、その受信性能を向上させることが可能なパイロット信号受信機を提供する。【解決手段】π／４シフト遅延検波回路６０が−π／４の位相回転補正を行う。これにより、有効シンボル長に１／８のガードインターバルが付加されていることに伴う位相回転を補正できる。また、２キャリア受信回路１１０及び１キャリア受信回路１２０，１３０が４キャリアのパイロット信号を検波し、加算器１４０〜１４２がこれらの信号を加算合成する。これにより、２キャリアを検波して加算合成する場合に比べて、より以上のキャリア合成利得が得られ、受信感度を一層向上させることができる。また、広帯域周波数補正回路７６及び複素乗算回路７５がキャリア間隔が±１／２以上の周波数ずれを補正する。これにより、受信チューナや発振器などにおいて温度ドリフトに対応することができる。【選択図】図９
2008098840.tif 000002
【特許請求の範囲】
【請求項１】
地上デジタルテレビジョン放送のパイロット信号キャリアを受信し、前記パイロット信号キャリアからパイロット信号を復調するパイロット信号受信機において、
１つのパイロット信号キャリアを受信するパイロット信号キャリア受信回路と、
前記パイロット信号キャリア受信回路により受信された１つのパイロット信号キャリアについて、位相回転による補正を行う検波回路を備えたことを特徴とするパイロット信号受信機。
【請求項２】
地上デジタルテレビジョン放送のパイロット信号キャリアを受信し、前記パイロット信号キャリアからパイロット信号を復調するパイロット信号受信機において、
２つのパイロット信号キャリアの中心周波数に設定された周波数信号を用いて、受信信号を直交復調する直交復調回路と、
前記直交復調回路の出力信号から、２つのパイロット信号キャリアを同時に受信するパイロット信号キャリア受信回路と、
前記パイロット信号キャリア受信回路により受信された２つのパイロット信号キャリアについて、位相回転による補正を行う検波回路を備えたことを特徴とするパイロット信号受信機。
【請求項３】
請求項１または２に記載のパイロット信号受信機において、
前記パイロット信号キャリア受信回路が、２つのパイロット信号キャリアを同時に受信する２キャリア受信回路、及び、他のパイロット信号キャリアについて、当該他のパイロット信号キャリア周波数と前記２キャリア受信回路における１つまたは２つのパイロット信号キャリア周波数との間の差分を予めキャリアシフトしてそれぞれ受信する１つまたは２つの１キャリア受信回路を有し、
さらに、パイロット信号受信機が、前記パイロット信号キャリア受信回路により受信されたパイロット信号キャリアを合成するキャリア合成回路を備えたことを特徴とするパイロット信号受信機。
【請求項４】
請求項１から３までのうちのいずれか一項に記載のパイロット信号受信機において、
さらに、キャリア間隔を最小単位として順次キャリアシフトさせるための係数を生成する広帯域周波数補正回路を備えたことを特徴とするパイロット信号受信機。
【請求項５】
請求項４に記載のパイロット信号受信機において、
前記広帯域周波数補正回路が、周波数軸上のキャリアシフト方向を、所定のキャリア周波数を中心として前後交互にキャリアサーチさせるための係数を生成することを特徴とするパイロット信号受信機。
【請求項６】
請求項５に記載のパイロット信号受信機において、
前記広帯域周波数補正回路が、パイロット信号同期が確立した後に、キャリアサーチさせる周波数範囲を制限した係数を生成することを特徴とするパイロット信号受信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、地上デジタルテレビジョン放送のパイロット信号の受信機及びそれを用いた地上デジタルテレビジョン受信機に関する。
【背景技術】
【０００２】
現在、地上デジタル放送の伝送方式として、ＩＳＤＢ−Ｔ（Ｉｎｔｅｇｒａｔｅｄ  Ｓｅｒｖｉｃｅｓ  Ｄｉｇｉｔａｌ  Ｂｒｏａｄｃａｓｔｉｎｇ−Ｔｅｒｒｅｓｔｒｉａｌ）と呼ばれるＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ）伝送方式が実用化されている。
【０００３】
電波産業会の標準規格ＡＲＩＢ  ＳＴＤ−Ｂ３１によると、このＩＳＤＢ−Ｔのパイロット信号として、スキャッタードパイロット（ＳＰ）、コンティニュアルパイロット（ＣＰ）、ＴＭＣＣ（Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ  Ｃｏｎｆｉｇｕｒａｔｉｏｎ  Ｃｏｎｔｒｏｌ）、ＡＣ（Ａｕｘｉｌｉａｔｙ  Ｃｈａｎｎｅｌ）の４つが記載されている。以下、パイロット信号受信機が扱うパイロット信号はＴＭＣＣを例にして説明することとする。
【０００４】
図１は、２つのＴＭＣＣキャリア合成受信する従来のパイロット信号受信機の構成を示すブロック図である。このパイロット信号受信機は、周波数変換回路１０、Ａ／Ｄ変換回路１１、直交復調回路１２、複素乗算回路１３、ＴＭＣＣキャリア受信回路１４、及び加算器３１を備えている。受信したＩＳＤＢ−Ｔ信号は、周波数変換回路１０にて中間周波数へ変換される。その後、Ａ／Ｄ変換回路１１にてデジタル信号に変換され、直交復調回路１２にてＩ，Ｑ信号が出力される。Ｉ，Ｑ信号は、それぞれ複素乗算回路１３に入力され、ＴＭＣＣキャリア受信回路１４に入力される。
【０００５】
ＴＭＣＣキャリア受信回路１４は、乗算器１５〜１８、平均加算回路１９〜２２、係数列発生回路２３，２４、減算器２５，２８、加算器２６，２７、及び遅延検波回路２９，３０を備えている。ＴＭＣＣキャリア受信回路１４において、Ｉ信号及びＱ信号と、係数列発生回路２３から供給される「１，０，−１，０，・・・」の係数列とが、乗算器１５，１７にて乗算され、また、Ｉ信号及びＱ信号と、係数列発生回路２４から供給される「０，−１，０，１，・・・」の係数列とが、乗算器１６、１８にて乗算され、平均加算回路１９〜２２に供給される。平均加算回路１９〜２２は平均加算を行う。平均加算後の信号は、減算器２５，２８にて減算され、加算器２６，２７にて加算され、遅延検波回路２９，３０に供給される。
【０００６】
ＴＭＣＣキャリアは、ＤＢＰＳＫ（Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｂｉｎａｒｙ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）変調されており、直交復調回路１２の出力の同相成分であるＩ信号のみに変調されているので、遅延検波回路２９，３０の出力信号のうち、Ｉ信号のみを加算器３１にて加算することにより、２キャリア合成受信が可能となる。
【０００７】
図２は、図１に示した遅延検波回路２９，３０の構成を示すブロック図である。この遅延検波回路２９，３０は、１シンボル遅延器３２，３３、乗算器３４〜３７、減算器３８、及び加算器３９を備えている。遅延検波回路２９と遅延検波回路３０の構成は同一である。Ｉ信号は１シンボル遅延器３２によって１シンボル遅延され、１シンボル遅延された前シンボルと現シンボルとが乗算器３６にて乗算される。また、Ｑ信号は１シンボル遅延器３３によって１シンボル遅延され、１シンボル遅延された前シンボルと現シンボルとが乗算器３７にて乗算される。そして、乗算器３６の出力と乗算器３７の出力とが加算器３９にて加算され、検波出力Ｉが得られる。
【０００８】
一方、Ｑ信号は１シンボル遅延器３３によって１シンボル遅延され、１シンボル遅延された前シンボルとＩ信号の現シンボルとが乗算器３４にて乗算される。また、Ｉ信号は１シンボル遅延器３２によって１シンボル遅延され、１シンボル遅延された前シンボルとＱ信号の現シンボルとが乗算器３５にて乗算される。乗算器３４の出力と乗算器３５の出力とが、減算器３８にて減算され、検波出力Ｑが得られる。
【０００９】
図３は、図１及び図２に示した遅延検波回路２９，３０によるＤＢＰＳＫ変調のＴＭＣＣキャリア検波出力のコンスタレーションを示す図である。ＩＳＤＢ−Ｔ方式はＯＦＤＭ信号が基本であり、送信されたＯＦＤＭ信号の中心周波数と、受信するＯＦＤＭのキャリア周波数との差分Δｆｃにより、ガードインターバル期間に受信側の位相がずれることになる。そのままでは、受信側の位相ずれがシンボル毎に毎回発生するため、図１に示したパイロット信号受信機及び図２に示した遅延検波回路２９，３０では、図３に示すようにπ／４の位相回転が生じてしまう。その結果、Ｉ軸方向の振幅が相対的に１／√２となってしまい、ＴＭＣＣキャリア合成による受信感度の向上を妨げていた。尚、位相ずれの詳細については、特許３０４６９６０号公報を参照されたい。
【００１０】
また、カバンやポケットの中など、携帯端末のアンテナを収納した状態でＩＳＤＢ−Ｔのパイロット信号キャリアを受信するには、２キャリア合成受信で得られた利得では十分ではなかった。
【００１１】
図４は、狭帯域周波数補正回路を含む従来のパイロット信号受信機の構成を示すブロック図である。このパイロット信号受信機は、周波数変換回路４０、Ａ／Ｄ変換回路４１、直交復調回路４２、複素乗算回路４３、ＴＭＣＣキャリア受信回路５０、及び狭帯域周波数補正回路５１を備えている。受信したＩＳＤＢ−Ｔ受信信号は、周波数変換回路４０にて中間周波数へ変換される。その後、Ａ／Ｄ変換回路４１にてデジタル信号に変換され、直交復調回路４２にてＩ，Ｑ信号が出力される。そして、複素乗算回路４３にて、この直交復調回路４２の出力であるＩ，Ｑ信号に対し、狭帯域周波数補正回路５１から供給される係数を乗算することにより、周波数が補正される。ここで、複素乗算回路４３は、乗算器４４〜４７、減算器４８、及び加算器４９を備えている。
【００１２】
狭帯域周波数補正回路５１は、有効シンボル長遅延器５２，５３、乗算器５４，５５、移動平均算出部５６，５７、周波数誤差検出部５８、及び適応位相制御回路５９を備えている。狭帯域周波数補正回路５１において、有効シンボル長遅延器５２、５３にて複素乗算回路４３の出力であるＩ，Ｑ信号をそれぞれ有効シンボル期間だけ遅延させる。有効シンボル期間だけ遅延させた前シンボルのＩ，Ｑ信号と現シンボルのＩ信号とを乗算器５４、５５にて乗算し、移動平均算出部５６，５７にて移動平均を求める。これにより、ガードインターバル期間の相関出力が得られる。その相関出力の逆正接を周波数誤差検出部５８にて求めることにより、周波数誤差が検出される。その周波数誤差を打ち消すように、適応位相制御回路５９にてループ利得が乗算され、その後ｓｉｎ，ｃｏｓに変換され、その係数が複素乗算器４３に供給される。
【００１３】
複素乗算回路４３において、狭帯域周波数補正回路５１から供給される係数は乗算器４４〜４７にて乗算され、減算器４８にて減算され、加算器４９にて加算される。これにより、周波数ずれを補正することができる。しかし、前記狭帯域周波数補正回路５１では、周波数補正可能な周波数範囲がキャリア間隔の±１／２までという制限があった。
【００１４】
複素乗算回路４３により周波数ずれが補正されたＩ，Ｑ信号は、ＴＭＣＣキャリア受信回路５０に供給される。ここで、ＴＭＣＣキャリア受信回路５０は図１に示したＴＭＣＣキャリア受信回路１４と同一の構成を有する。尚、図４において、ＴＭＣＣキャリア受信回路５０の後段に設けた加算器は省略してある。
【００１５】
ところで、前述したパイロット信号受信機に関連する先行技術文献には、例えば特許文献１，２に記載のものがある。
【００１６】
【特許文献１】特開２００５−２９５０５３号公報
【特許文献２】特開２００５―３３３５１２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
図１に示した従来のパイロット信号受信機では、有効シンボル長に１／８のガードインターバルが付加されているため、π／４の位相回転が生じ、その結果受信信号の検波出力の振幅が相対的に１／√２となり、２キャリア合成による性能向上が十分に発揮されないという問題があった。
【００１８】
また、携帯端末などのアンテナを収納した状態では、２キャリア合成受信による受信感度の向上が十分ではないという問題があった。
【００１９】
また、図４に示した従来のパイロット信号受信機に備えた狭帯域周波数補正回路５１では、周波数補正可能な周波数範囲がキャリア間隔の±１／２までという制限があり、受信機チューナの温度変化による周波数ドリフトなどには対応できないという問題があった。
【００２０】
そこで、本発明は前記問題を解決するためになされたものであり、その目的は、パイロット信号キャリアを合成受信するに際し、その受信性能を向上させることが可能なパイロット信号受信機を提供することにある。
【課題を解決するための手段】
【００２１】
上記課題を解決するため、本発明によるパイロット信号受信機は、地上デジタルテレビジョン放送のパイロット信号キャリアを受信し、前記パイロット信号キャリアからパイロット信号を復調するパイロット信号受信機において、１つのパイロット信号キャリアを受信するパイロット信号キャリア受信回路と、前記パイロット信号キャリア受信回路により受信された１つのパイロット信号キャリアについて、位相回転による補正を行う検波回路を備えたことを特徴とする。これにより、検波時に、位相回転補正項をパイロット信号キャリアに追加するようにしたから、キャリア合成により受信感度を損なうことがない。
【００２２】
また、本発明によるパイロット信号受信機は、地上デジタルテレビジョン放送のパイロット信号キャリアを受信し、前記パイロット信号キャリアからパイロット信号を復調するパイロット信号受信機において、２つのパイロット信号キャリアの中心周波数に設定された周波数信号を用いて、受信信号を直交復調する直交復調回路と、前記直交復調回路の出力信号から、２つのパイロット信号キャリアを同時に受信するパイロット信号キャリア受信回路と、前記パイロット信号キャリア受信回路により受信された２つのパイロット信号キャリアについて、位相回転による補正を行う検波回路を備えたことを特徴とする。
【００２３】
また、本発明によるパイロット信号受信機は、前記パイロット信号キャリア受信回路が、２つのパイロット信号キャリアを同時に受信する２キャリア受信回路、及び、他のパイロット信号キャリアについて、当該他のパイロット信号キャリア周波数と前記２キャリア受信回路における１つまたは２つのパイロット信号キャリア周波数との間の差分を予めキャリアシフトしてそれぞれ受信する１つまたは２つの１キャリア受信回路を有し、さらに、パイロット信号受信機が、前記パイロット信号キャリア受信回路により受信されたパイロット信号キャリアを合成するキャリア合成回路を備えたことを特徴とする。これにより、１つのセグメントに配置されているＴＭＣＣキャリア全てを合成受信するようにしたから、これまで以上のキャリア合成利得を得ることができ、カバンやポケットの中などアンテナが収納された状態であっても、受信感度を一層向上させることができる。
【００２４】
また、本発明によるパイロット信号受信機は、さらに、キャリア間隔を最小単位として順次キャリアシフトさせるための係数を生成する広帯域周波数補正回路を備えたことを特徴とする。これにより、特定の基準信号（パイロット信号）を用いない広帯域周波数補正回路において、キャリア同期後にキャリア間隔を最小単位としてキャリアシフトするようにしたから、キャリア間隔の±１／２以上の周波数ずれに対して周波数補正が可能となる。
【００２５】
この場合、前記広帯域周波数補正回路が、周波数軸上のキャリアシフト方向を、所定のキャリア周波数を中心として前後交互にキャリアサーチさせるための係数を生成することが好適である。これにより、ＴＭＣＣキャリア同期までの時間を短縮することができる。
【００２６】
また、前記広帯域周波数補正回路が、パイロット信号同期が確立した後に、キャリアサーチさせる周波数範囲を制限した係数を生成することが好適である。これにより、一瞬でもＴＭＣＣ同期確立したときには、キャリアシフトの周波数範囲を狭めることにより、ＴＭＣＣキャリア同期までの時間を一層短縮することができる。
【発明の効果】
【００２７】
以上のように、本発明によれば、パイロット信号キャリアを合成受信するに際し、その受信性能を向上させることが可能となる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明を実施するための最良の形態について図面を用いて詳細に説明する。
〔π／４位相回転補正〕
図５は、本発明の実施の形態によるパイロット信号受信機に備えたπ／４シフト遅延検波回路の構成を示すブロック図である。このパイロット信号受信機は、図１及び図２に示した従来のパイロット信号受信機における遅延検波回路２９，３０の代わりに、また、図４に示した従来のパイロット信号受信機におけるＴＭＣＣキャリア受信回路５０内に備えた遅延検波回路（図示せず）の代わりに、π／４シフト遅延検波回路６０を備えたものである。図５に示すように、π／４シフト遅延検波回路６０は、１シンボル遅延器６１，６２、加算器６３，６９、減算器６４，７０、及び乗算器６５〜６８を備えている。
【００２９】
ここでは、直交復調されたあるサンプル時刻ｎの同相成分の入力信号をＩｎ、１シンボル遅延器６１により１シンボル期間だけ遅延された信号をＩｎ−１、あるサンプル時刻ｎの直交成分の入力信号をＱｎ、１シンボル遅延器６２により１シンボル期間だけ遅延された信号をＱｎ−１とする。π／４シフト遅延検波回路６０の入力信号をＳｉｎ，ｎ、出力信号をＳｏｕｔ，ｎとすると、遅延検波出力は、現シンボルＳｉｎ，ｎ（Ｉｎ＋ｊＱｎ）と前シンボルの複素共役Ｓｉｎ，ｎ−１＊（Ｉｎ−１−ｊＱｎ−１）との乗算で表すことができる。
【００３０】
また、出力信号に対して−π／４の位相回転を与えることから、次式で表すことができる。ただし、Ｓ＊は、Ｓの複素共役を表す。
【数１】
2008098840.tif 000003
（１）式をブロック図にしたものが図５である。
【００３１】
ＴＭＣＣ信号はＤＢＰＳＫ変調された信号であり、同相成分のみに変調信号が含まれているため、Ｉ信号について符号判定を行えばよい。したがって、Ｑ信号出力系の回路を省略することにより、本回路を簡略化することができる。図６は、図５に示したπ／４シフト遅延検波回路６０を簡略化した回路の構成を示すブロック図である。この簡略化したπ／４シフト遅延検波回路６０は、１シンボル遅延器６１，６２、加算器６３，６９、減算器６４、及び乗算器６５，６７を備えている。図５と比較すると、図６のπ／４シフト遅延検波回路６０は、減算器７０及び乗算器６６，６８を備えていない点で簡略化されているといえる。
【００３２】
尚、図６に示した、Ｑ信号出力系の回路を省略して簡略化したπ／４シフト遅延検波回路６０は、ＴＭＣＣ信号だけでなく、ＡＣ信号及びＣＰ信号にも適用することができる。
【００３３】
図７は、図５及び図６に示したπ／４シフト遅延検波回路６０によるＴＭＣＣキャリア検波出力のコンスタレーションを示す図である。π／４シフト遅延検波回路６０により、図７に示すようなＤＢＰＳＫ変調のコンスタレーションを得ることができる。
【００３４】
このように、π／４シフト遅延検波回路６０が−π／４の位相回転補正を行うようにした。これにより、有効シンボル長に１／８のガードインターバルが付加されていることに伴うπ／４の位相回転を補正することができる。したがって、キャリア合成により受信感度を損なうことがない。
【００３５】
〔４キャリア合成受信〕
図８は、モード３、セグメント番号０におけるＴＭＣＣキャリア配置図である。図８から、ＴＭＣＣ信号は、キャリア番号が１０１，１３１，２８６，３４９のキャリアに割り当てられていることがわかる。図中のキャリア番号２２５は、ＴＭＣＣ４キャリアのうちの両端の１０１，３４９の中央に位置するキャリアの番号である。
【００３６】
図９は、図８に示したＴＭＣＣ４キャリアについて、これらのＴＭＣＣ４キャリアを合成受信する本発明の実施の形態によるパイロット信号受信機の構成を示すブロック図である。このパイロット信号受信機は、周波数変換回路１０１、Ａ／Ｄ変換回路１０２、直交復調回路１０３、複素乗算回路１０４、狭帯域周波数補正回路１０５、２キャリア受信回路１１０、１キャリア受信回路１２０，１３０、加算器１４０〜１４２、及びＴＭＣＣキャリア判定回路１４３を備えている。
【００３７】
周波数変換回路１０１は、ＩＳＤＢ−Ｔ受信信号を入力し、中間周波数ｆＩＦに周波数変換する。Ａ／Ｄ変換回路１０２は、周波数変換された中間周波数ｆＩＦ信号を入力し、Ａ／Ｄ変換する。直交復調回路１０３は、Ａ／Ｄ変換されたデジタル信号を入力し、Ｉ，Ｑ信号に直交復調する。複素乗算回路１０４は、Ｉ，Ｑ信号を入力し、狭帯域周波数補正回路１０５からサイン係数及びコサイン係数を入力し、Ｉ，Ｑ信号にこれらの係数を乗算して周波数ずれを補正する。ここで、複素乗算回路１０４及び狭帯域周波数補正回路１０５は、図４に示した複素乗算回路４３及び狭帯域周波数補正回路５１と同等の機能を有する。
【００３８】
２キャリア受信回路１１０は、キャリア番号１０１（＃１０１）のＴＭＣＣ信号及びキャリア番号３４９（＃３４９）のＴＭＣＣ信号の２キャリアを受信する回路であり、複素乗算回路１０４により周波数ずれが補正されたＩ，Ｑ信号を入力し、後述する処理を施し、ＴＭＣＣキャリアの２つのＩ信号を加算器１４０に出力する。
【００３９】
１キャリア受信回路１２０は、キャリア番号１３１（＃１３１）のＴＭＣＣ信号の１キャリアを受信する回路であり、複素乗算回路１０４により周波数ずれが補正されたＩ，Ｑ信号を入力し、後述する処理を施し、ＴＭＣＣキャリアの１つのＩ信号を加算器１４２に出力する。
【００４０】
１キャリア受信回路１３０は、キャリア番号２８６（＃２８６）のＴＭＣＣ信号の１キャリアを受信する回路であり、複素乗算回路１０４により周波数ずれが補正されたＩ，Ｑ信号を入力し、後述する処理を施し、ＴＭＣＣキャリアの１つのＩ信号を加算器１４２に出力する。
【００４１】
加算器１４０は、２キャリア受信回路１１０から２つのＴＭＣＣキャリアのＩ信号を入力して加算する。加算器１４２は、１キャリア受信回路１２０から１つのＴＭＣＣキャリアのＩ信号と、１キャリア受信回路１３０から１つのＴＭＣＣキャリアのＩ信号とを入力して加算する。そして、加算器１４１は、加算器１４０の加算結果と加算器１４２の加算結果とを加算し、ＴＭＣＣ４キャリアの合成出力のＩ信号を得る。
【００４２】
ＴＭＣＣキャリア判定回路１４３は、ＴＭＣＣ４キャリアの合成出力のＩ信号を入力し、この信号のビットストリームと予め設定されたＴＭＣＣ同期信号とをビット比較してＴＭＣＣ同期確立判定を行う。各ビットが一致している場合は同期確立しているとして、ＴＭＣＣ同期確立信号（以下、同期確立信号をいう。）を２キャリア受信回路１１０のキャリアシフト量指示回路１１６、１キャリア受信回路１２０のキャリアシフト量指示回路１２５及び１キャリア受信回路１３０のキャリアシフト量指示回路１３５に出力する。尚、ＴＭＣＣキャリア判定回路１４３の詳細については後述する。
【００４３】
ここで、２キャリア受信回路１１０は、複素乗算回路１１１、複素平均加算回路１１２、π／４シフト遅延検波回路１１３，１１４、係数発生回路１１５、及びキャリアシフト量指示回路１１６を備えている。１キャリア受信回路１２０は、複素乗算回路１２１、複素平均加算回路１２２、π／４シフト遅延検波回路１２３、係数発生回路１２４、及びキャリアシフト量指示回路１２５を備えている。１キャリア受信回路１３０は、複素乗算回路１３１、複素平均加算回路１３２、π／４シフト遅延検波回路１３３、係数発生回路１３４、及びキャリアシフト量指示回路１３５を備えている。
【００４４】
２キャリア受信回路１１０のキャリアシフト量指示回路１１６、１キャリア受信回路１２０のキャリアシフト量指示回路１２５、及び１キャリア受信回路１３０のキャリアシフト量指示回路１３５に与えられる初期値Ｎｉｎｉｔｉａｌは、それぞれ、０，−３０，＋６３である。キャリアシフト量指示回路１１６，１２５，１３５は、ＴＭＣＣキャリア判定回路１４３から同期確立信号を入力し、初期値Ｎｉｎｉｔｉａｌに応じたキャリアシフト量を生成して係数発生回路１１５，１２４，１３４にそれぞれ出力する。尚、キャリアシフト量指示回路１１６，１２５，１３５の詳細については後述する。
【００４５】
係数発生回路１１５，１２４，１３４は、キャリアシフト量指示回路１１６，１２５，１３５からキャリアシフト量を入力し、キャリアシフト量に応じたサイン（ｓｉｎ）の係数及びコサイン（ｃｏｓ）の係数を生成して複素乗算回路１１１，１２１，１３１にそれぞれ出力する。尚、係数発生回路１１５，１２４，１３４の詳細については後述する。
【００４６】
複素乗算回路１１１は、キャリアシフト量指示回路１１６によるシフト量０を初期値とし、係数発生回路１１５による係数を入力し、周波数シフトを行い、周波数シフトしたＩ，Ｑ信号を複素平均加算回路１１２に出力する。また、複素乗算回路１２１は、キャリアシフト量指示回路１２５によるシフト量−３０を初期値とし、係数発生回路１２４による係数を入力し、周波数シフトを行い、周波数シフトしたＩ，Ｑ信号を複素平均加算回路１２２に出力する。また、複素乗算回路１３１は、キャリアシフト量指示回路１３５によるシフト量＋６３を初期値とし、係数発生回路１３４による係数を入力し、周波数シフトを行い、周波数シフトしたＩ，Ｑ信号を複素平均加算回路１３２に出力する。尚、複素乗算回路１１１，１２１，１３１は、図４に示した複素乗算回路４３と同一の構成を有する。
【００４７】
図１０は、図９に示した２キャリア受信回路１１０に含まれる２キャリア用の複素平均加算回路１１２の構成を示すブロック図である。この複素平均加算回路１１２は、乗算器１５０〜１５３、平均加算回路１５４〜１５７、係数列発生回路１５８，１５９、減算器１６０，１６３、及び加算器１６１，１６２を備えている。ここで、複素平均加算回路１１２の構成は、図１に示したＴＭＣＣキャリア受信回路１４における乗算器１５〜１８、平均加算回路１９〜２２、係数列発生回路２３，２４、減算器２５，２８、及び加算器２６，２７による構成と同一であるので、ここでは説明を省略する。
【００４８】
図１１は、図９に示した１キャリア受信回路１２０に含まれる１キャリア用の複素平均加算回路１２２の構成を示すブロック図である。この複素平均加算回路１２２は、乗算器１７０〜１７３、平均加算回路１７４〜１７７、係数列発生回路１７８，１７９、減算器１８０、及び加算器１８１を備えている。ここで、複素平均加算回路１２２の構成は、図１に示したＴＭＣＣキャリア受信回路１４における乗算器１５〜１８、平均加算回路１９〜２２、係数列発生回路２３，２４、減算器２５、及び加算器２７による構成と同一であるので、ここでは説明を省略する。
【００４９】
図１２は、図９に示した１キャリア受信回路１３０に含まれる１キャリア用の複素平均加算回路１３２の構成を示すブロック図である。この複素平均加算回路１３２は、乗算器１９０〜１９３、平均加算回路１９４〜１９７、係数列発生回路１９８，１９９、減算器２０１、及び加算器２００を備えている。ここで、複素平均加算回路１３２の構成は、図１に示したＴＭＣＣキャリア受信回路１４における乗算器１５〜１８、平均加算回路１９〜２２、係数列発生回路２３，２４、加算器２６、及び減算器２８による構成と同一であるので、ここでは説明を省略する。
【００５０】
図１１に示した複素平均加算回路１２２及び図１２に示した複素平均加算回路１３２は、図１０に示した複素平均加算回路１１２の一部と同一の構成である。換言すれば、入力信号の周波数を−３０キャリア分オフセット付加することにより、つまり、キャリアシフト量指示回路１１６において初期値Ｎｉｎｉｔｉａｌの−３０を加算することにより、＃１０１の２キャリア受信回路１１０において＃１３１のＴＭＣＣキャリアを受信することができる。同様に、キャリアシフト量指示回路１１６において初期値Ｎｉｎｉｔｉａｌの＋６３を加算することにより、＃３４９の２キャリア受信回路１１０において＃２８６のＴＭＣＣキャリアを受信することができる。
【００５１】
π／４シフト遅延検波回路１１３，１１４，１２３，１３３は、入力したＩ，Ｑ信号に対し−π／４の位相回転補正を行い、補正したＩ信号をそれぞれ加算器１４０，１４２に出力する。π／４シフト遅延検波回路１１３，１１４，１２３，１３３は、図５及び図６に示したπ／４シフト遅延検波回路６０と同一の構成であるので、ここでは説明を省略する。
【００５２】
このように、図９に示したパイロット信号受信機によれば、２キャリア受信回路１１０及び１キャリア受信回路１２０，１３０が４キャリアのパイロット信号を検波し、加算器１４０〜１４２が検波された信号を加算合成するようにした。これにより、２キャリアを検波して加算合成する場合に比べて、より以上のキャリア合成利得が得られ、カバンやポケットの中などアンテナが収納された状態の携帯端末であっても、受信感度を一層向上させることができる。
【００５３】
尚、図９に示したパイロット信号受信機は、ＴＭＣＣ４キャリアを合成受信するものであるが、ＴＭＣＣ３キャリアを合成受信するように構成してもよい。この場合、２キャリア受信回路１１０及び１キャリア受信回路１２０を備えていればよく、１キャリア受信回路１３０は不要となる。
【００５４】
〔キャリア間隔の１／２以上の周波数補正〕  
図１３は、キャリア間隔の１／２以上の周波数ずれを周波数補正する広帯域周波数補正回路の動作を説明する図である。ここで、広帯域周波数補正とは、従来技術による周波数補正回路（図４に示した狭帯域周波数補正回路５１）によって同期のとれたキャリア周波数ｆＣから、キャリア間隔Δｆの整数（ｎ）倍離れたキャリアに同期するために、キャリア間隔Δｆ単位で周波数シフトすることをいう。つまり、同期しているキャリア周波数ｆＣからｆＣ＋ｎΔｆに周波数シフトするものである。
【００５５】
図１４は、広帯域周波数補正回路を含む本発明の実施の形態によるパイロット信号受信機の構成を示すブロック図である。このパイロット信号受信機は、周波数変換回路７０、Ａ／Ｄ変換回路７１、直交復調回路７２、複素乗算回路７３、狭帯域周波数補正回路７４、複素乗算回路７５、広帯域周波数補正回路７６、ＴＭＣＣキャリア受信回路７７、及び加算器８４を備えている。
【００５６】
周波数変換回路７０、Ａ／Ｄ変換回路７１、直交復調回路７２、複素乗算回路７３及び狭帯域周波数補正回路７４は、図９に示した周波数変換回路１０１、Ａ／Ｄ変換回路１０２、直交復調回路１０３、複素乗算回路１０４及び狭帯域周波数補正回路１０５とそれぞれ同一の構成であるので、ここでは説明を省略する。
【００５７】
複素乗算回路７５及び広帯域周波数補正回路７６は、複素乗算回路７３及び狭帯域周波数補正回路７４によりキャリア間隔の±１／２以内で周波数ずれが補正されたＩ，Ｑ信号を入力し、キャリア間隔の±１／２以上の周波数ずれを補正する。尚、複素乗算回路７５は、複素乗算回路７３と同一の構成を有し、これらの回路は、図４に示した複素乗算回路４３と同一の構成を有する。
【００５８】
ＴＭＣＣキャリア受信回路７７は、複素乗算回路７５及び広帯域周波数補正回路７６によりキャリア間隔の±１／２以上の周波数ずれが補正されたＩ，Ｑ信号を入力し、ＴＭＣＣ２キャリアのＩ信号を出力する。加算器８４は、ＴＭＣＣキャリア受信回路７７からのＴＭＣ２キャリアのＩ信号を加算する。これにより、ＴＭＣＣ２キャリアの合成受信が行われる。このパイロット信号受信機により、周波数間隔の±１／２以上の周波数ずれが発生しても、ＴＭＣＣを受信することができる。
【００５９】
図１５は、図１４に示した広帯域周波数補正回路７６の構成を示すブロック図である。この広帯域周波数補正回路７６は、ＴＭＣＣキャリア判定回路８５、キャリアシフト量指示回路８６、及び係数発生回路８７を備えている。広帯域周波数補正回路７６は、加算器８４により２つのキャリア合成出力のＩ信号を入力し、複素乗算回路７５において乗算するための係数を生成する。
【００６０】
図１６は、図１５に示したＴＭＣＣキャリア判定回路８５の構成を示すブロック図である。このＴＭＣＣキャリア判定回路８５は、ビット比較器８８、及び図示しないＴＭＣＣ同期信号発生器を備えている。ビット比較器８８は、加算器８４からのキャリア合成出力のＩ信号のみ符号判定を行うことにより得られたＴＭＣＣのビットストリームと、ＴＭＣＣ同期信号発生器からのフレーム毎で交互に送出される１６ビットの固定ビット列であるＴＭＣＣ同期信号ｗ０＝００１１０１０１１１１０１１１０及びｗ１＝１１００１０１００００１０００１とを比較する。比較したビットがＴＭＣＣ同期信号ｗ０またはｗ１に全て一致すれば、周波数同期しているキャリアがＴＭＣＣキャリアであると判定し、同期確立信号を出力する。
【００６１】
図１７は、図１５に示したキャリアシフト量指示回路８６の構成を示すブロック図である。このキャリアシフト量指示回路８６は、カウンタ８９、カウンタ幅制御回路９０、キャリアシフト変換回路９１、及び加算器９２を備えている。カウンタ８９及びカウンタ幅制御回路９０は、ＴＭＣＣキャリア判定回路８５から出力された同期確立信号を入力する。カウンタ８９は、同期確立信号を入力するまでカウント動作し、カウント値をキャリアシフト変換回路９１に出力する。そして、同期確立信号を入力するとカウンタ動作を停止してカウント値を保持する。カウンタ幅制御回路９０は、同期確立信号を１度でも入力すると、カウンタ数の上限値を下げるための制御信号をカウンタ８９に出力する。これは、一瞬でも同期確立したならば、周波数が比較的近いところまで周波数補正されていると判断し、カウンタ数の上限値を下げ、キャリアシフトの周波数範囲を狭める。これにより、ＴＭＣＣキャリア同期までの時間短縮を図ることができる。
【００６２】
例えば、カウンタ幅制御回路９０は、同期確立信号を入力するまでは、カウント値の上限を１００とする制御信号をカウンタ８９に出力し、カウンタ８９は、カウント値として０〜１００を用いる。そして、カウンタ幅制御回路９０は、同期確立信号を入力すると、カウント値の上限を４０とする制御信号をカウンタ８９に出力する。カウンタ８９は、カウンタ幅制御回路９０から制御信号を入力し、同期が外れた後にさらに同期確立信号を入力するまで、カウント値として０〜４０を用いる。
【００６３】
キャリアシフト変換回路９１は、カウンタ８９からカウント値を入力し、入力した正数であるカウンタ値をそれぞれｎｓｈｉｆｔ＝「０，＋１，−１，＋２，−２，＋３，−３・・・」または「０，−１，＋１，−２，＋２，−３，＋３，・・・」のように、正負の整数が交互に出力（ジグザグスキャン）するように変換する。このようなキャリアシフト変換回路９１を用いることにより、狭帯域周波数補正回路７４により同期したキャリア周波数ｆＣを中心として、周波数軸上に対して正負方向で交互に、キャリア周波数サーチが行われる。これにより、サーチ方向と逆方向の隣接キャリアがＴＭＣＣキャリアである場合、目的とするキャリア同期までの時間を大幅に短縮することができる。
【００６４】
加算器９２は、キャリアシフト変換回路９１の出力ｎｓｈｉｆｔと、初期値Ｎｉｎｉｔｉａｌとを加算し、キャリアシフト量ｎを出力する。この初期値Ｎｉｎｉｔｉａｌを加算するにより、キャリアシフトにオフセットを付加することができる。例えば、図９に示したキャリアシフト量指示回路１１６，１２５，１３５におけるＮｉｎｉｔｉａｌのように使用することができる。
【００６５】
図１８は、図１５に示した係数発生回路８７の構成を示すブロック図である。ここでは、１有効シンボルのサンプル数を４９６とした場合の例を示す。この係数発生回路８７は、加算器９３、１サンプル遅延器９４、剰余演算回路９５、ｓｉｎ発生器９６、及びｃｏｓ発生器９７を備えている。加算器９３は、キャリアシフト量指示回路８６からのキャリアシフト量ｎと、１サンプル遅延器９４により１サンプル遅延された１サンプル前の信号とを加算する。剰余演算回路９５は、加算器９３による加算結果を入力し、４９６の剰余を出力する。ｓｉｎ発生器９６及びｃｏｓ発生器９７は、剰余演算回路９５から剰余を入力し、それぞれサイン係数及びコサイン係数を複素乗算回路７５に出力する。
【００６６】
このように、図１４に示したパイロット信号受信機によれば、広帯域周波数補正回路７６及び複素乗算回路７５が、キャリア間隔が±１／２以上の周波数ずれを補正するようにした。これにより、受信チューナや発振器などにおいて温度ドリフトが発生しても、これに伴う周波数ずれを補正することができる。
【００６７】
また、図１４に示したパイロット信号受信機によれば、広帯域周波数補正回路７６のキャリアシフト量指示回路８６が、ＴＭＣＣ同期がなされるまでの間、複素乗算回路７５においてキャリア周波数ｆｃを中心に正負方向に交互に周波数シフトするように、キャリアシフト量を出力するようにした。これにより、複素乗算回路７５において一方向に周波数シフトするのではなく、正負方向に交互にシフトするようになるから、キャリア同期までの時間を短縮することができる。
【図面の簡単な説明】
【００６８】
【図１】２つのＴＭＣＣキャリア合成受信する従来のパイロット信号受信機の構成を示すブロック図である。
【図２】図１の遅延検波回路の構成を示すブロック図である。
【図３】図１及び図２の遅延検波回路によるＤＢＰＳＫ変調のＴＭＣＣキャリア検波出力のコンスタレーションを示す図である。
【図４】狭帯域周波数補正回路を含む従来のパイロット信号受信機の構成を示すブロック図である。
【図５】本発明の実施の形態によるパイロット信号受信機に備えたπ／４シフト遅延検波回路の構成を示すブロック図である。
【図６】簡略化したπ／４シフト遅延検波回路の構成を示すブロック図である。
【図７】π／４シフト遅延検波回路によるＴＭＣＣキャリア検波出力のコンスタレーションを示す図である。
【図８】モード３、セグメント番号０におけるＴＭＣＣキャリア配置図である。
【図９】ＴＭＣＣ４キャリアを合成受信する本発明の実施の形態によるパイロット信号受信機の構成を示すブロック図である。
【図１０】図９の複素平均加算回路（２キャリア用）の構成を示すブロック図である。
【図１１】図９の複素平均加算回路Ａ（１キャリア用）の構成を示すブロック図である。
【図１２】図９の複素平均加算回路Ｂ（１キャリア用）の構成を示すブロック図である。
【図１３】広帯域周波数補正回路の動作を説明する図である。
【図１４】広帯域周波数補正回路を含む本発明の実施の形態によるパイロット信号受信機の構成を示すブロック図である。
【図１５】図１４の広帯域周波数補正回路の構成を示すブロック図である。
【図１６】図１５のＴＭＣＣキャリア判定回路の構成を示すブロック図である。
【図１７】図１５のキャリアシフト量指示回路の構成を示すブロック図である。
【図１８】図１５の係数発生回路（サンプル数４９６の場合）の構成を示すブロック図である。
【符号の説明】
【００６９】
１０，４０，７０，１０１  周波数変換回路
１１，４１，７１，１０２  Ａ／Ｄ変換回路
１２，４２，７２，１０３  直交復調回路
１３，４３，７３，７５，１０４，１１１，１２１，１３１  複素乗算回路
１４，５０，７７  ＴＭＣＣキャリア受信回路
１５〜１８，３４〜３７，４４〜４７，５４，５５，６５〜６８，１５０〜１５３，１７０〜１７３，１９０〜１９３  乗算器
１９〜２２，１５４〜１５７，１７４〜１７７，１９４〜１９７  平均加算回路
２３，２４，１５８，１５９，１７８，１７９，１９８，１９９  係数列発生回路
２５，２８，３８，４８，６４，７０，７８，８１，１６０，１６３，１８０，２０１  減算器
２６，２７，３１，３９，４９，６３，６９，７９，８０，８４，９２，９３，１４０〜１４２，１６１，１６２，１８１，２００  加算器
２９，３０  遅延検波回路
３２，３３，６１，６２  １シンボル遅延器
５１，７４，１０５  狭帯域周波数補正回路
５２，５３  有効シンボル長遅延器
５６，５７  移動平均算出部
５８  周波数誤差検出部
５９  適応位相制御回路
６０，８２，８３，１１３，１１４，１２３，１３３  π／４シフト遅延検波回路
７６  広帯域周波数補正回路
８５，１４３  ＴＭＣＣキャリア判定回路
８６，１１６，１２５，１３５  キャリアシフト量指示回路
８７，１１５，１２４，１３４  係数発生回路
８８  ビット比較器
８９  カウンタ
９０  カウンタ幅制御回路
９１  キャリアシフト変換回路
９４  １サンプル遅延器
９５  剰余演算回路
９６  ｓｉｎ発生器
９７  ｃｏｓ発生器
１１０  ２キャリア受信回路
１１２，１２２，１３２  複素平均加算回路
１２０，１３０  １キャリア受信回路
【図１】
2008098840.tif 000004
【図２】
2008098840.tif 000005
【図３】
2008098840.tif 000006
【図４】
2008098840.tif 000007
【図５】
2008098840.tif 000008
【図６】
2008098840.tif 000009
【図７】
2008098840.tif 000010
【図８】
2008098840.tif 000011
【図９】
2008098840.tif 000012
【図１０】
2008098840.tif 000013
【図１１】
2008098840.tif 000014
【図１２】
2008098840.tif 000015
【図１３】
2008098840.tif 000016
【図１４】
2008098840.tif 000017
【図１５】
2008098840.tif 000018
【図１６】
2008098840.tif 000019
【図１７】
2008098840.tif 000020
【図１８】
2008098840.tif 000021