(57)【要約】【課題】昇降圧型の電源装置において入力電圧の変動に対処するための三角波を生成する。【解決手段】本昇降圧型の電源装置は、入力電圧をスイッチングにより変換して出力電圧を生成する主回路と、出力電圧を一定にするための制御を行う誤差制御部と、三角波信号を生成する三角波生成部と、誤差制御部の出力と三角波信号とを比較して、主回路のスイッチングに用いるパルス信号を生成するパルス生成部とを有する。そして、三角波信号の振幅が、入力電圧の減少に伴いその減少率が漸増する特性を有するものである。【選択図】図１１
2008061434.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧を変換して出力電圧を生成する主回路と、
前記主回路における前記入力電圧の変換を制御する制御部と、
を有し、
前記制御部のゲインが、前記入力電圧の減少に伴いその増加率が漸増する特性を有する
昇降圧型の電源装置。
【請求項２】
入力電圧をスイッチングにより変換して出力電圧を生成する主回路と、
前記出力電圧を一定にするための制御を行う誤差制御部と、
前記誤差制御部の出力から前記主回路のスイッチングに用いるパルス信号を生成するパルス生成部と、
を有し、
前記パルス生成部のゲインが、前記入力電圧の減少に伴いその増加率が漸増する特性を有する
昇降圧型の電源装置。
【請求項３】
入力電圧をスイッチングにより変換して出力電圧を生成する主回路と、
前記出力電圧を一定にするための制御を行う誤差制御部と、
三角波信号を生成する三角波生成部と、
前記誤差制御部の出力と前記三角波信号とを比較して、前記主回路のスイッチングに用いるパルス信号を生成するパルス生成部と、
を有し、
前記三角波信号の振幅が、前記入力電圧の減少に伴いその減少率が漸増する特性を有する
昇降圧型の電源装置。
【請求項４】
入力電圧を変換して出力電圧を生成する主回路と、
前記主回路における前記入力電圧の変換を制御する制御部と、
を有し、
前記制御部のゲインが、前記入力電圧の減少に伴い所定の値からの増加量が漸増する
昇降圧型の電源装置。
【請求項５】
入力電圧をスイッチングにより変換して出力電圧を生成する主回路と、
前記出力電圧を一定にするための制御を行う誤差制御部と、
前記誤差制御部の出力から前記主回路のスイッチングに用いるパルス信号を生成するパルス生成部と、
を有し、
前記パルス生成部のゲインが、前記入力電圧の減少に伴い所定の値からの増加量が漸増する
昇降圧型の電源装置。
【請求項６】
入力電圧をスイッチングにより変換して出力電圧を生成する主回路と、
前記出力電圧を一定にするための制御を行う誤差制御部と、
三角波信号を生成する三角波生成部と、
前記誤差制御部の出力と前記三角波信号とを比較して、前記主回路のスイッチングに用いるパルス信号を生成するパルス生成部と、
を有し、
前記三角波信号の振幅が、前記入力電圧の減少に伴い所定の値からの減少量が漸増する
昇降圧型の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、昇降圧型の電源装置に関する。
【背景技術】
【０００２】
スイッチング電源に代表されるような、定電圧制御を行う電力変換装置では、出力電圧を検出し、当該出力電圧と予め用意されている基準電圧とが一致するようにフィードバック制御が行われている。フィードバック制御においては、通常、誤差アンプによりゲイン及び位相が調整され、安定且つ応答性を両立した制御系が構成される。
【０００３】
このようなスイッチング電源を閉ループの系として考えた場合、ＰＷＭ（Pulse Width Modulation）部（誤差アンプの出力と基準となる三角波とを比較してパルス波形を生成する機能）もゲインとして影響する。従って、フィードバック制御を設計する場合には、誤差アンプのゲイン及び位相に加え、ＰＷＭ部のゲインも考慮して設計しなければならない。
【０００４】
このＰＷＭ部は、基準となる三角波と誤差アンプの出力とを比較して、時比率を表す矩形波を生成するため、ＰＷＭ部のゲインは１／（三角波の振幅）と考えられる。しかしながら、このようにして設計された制御系には、電源電圧（すなわち入力電圧）の影響が考慮されていないため、次のような現象が生じる。
【０００５】
すなわち、スイッチング電源の主回路側の動作は、このＰＷＭ部で決定された時比率に応じて電源電圧が供給されるため、同じ時比率であっても電源電圧が高ければより多くのエネルギーが供給され、電源電圧が低ければより少ないエネルギーが供給されることになる。スイッチング電源全体のゲイン特性を考えた場合、電源電圧の変動はゲインの変動として考えることができる。
【０００６】
このゲイン変動という現象は、フィードバック制御全体の安定性という観点から見ると、好ましくない。より具体的には、ゲインが変動しなければそのゲイン固定の状態で安定性を保証すれば良いが、ゲインが変動するということは、最小ゲインから最大ゲインの幅の中で安定性を保証しなければならなくなる。また、ゲインが変動してしまうということは、その分、誤差アンプのゲインを下げなければならず、結果として応答性を犠牲にすることになる。
【０００７】
このような問題に対処するため、特開２００２−２５２９７９号公報には、スイッチング素子のＯＮ幅信号により出力電圧を制御するスイッチング電源であって、ＯＮ幅を決定するＰＷＭコンパレータと、周波数一定、且つ入力電圧により三角波の傾斜が可変する発振器と、出力電圧と基準電圧の差を増幅する誤差増幅器とを備え、ＰＷＭコンパレータは発振器の出力波形と誤差増幅器の出力とを比較してＯＮ幅信号を形成するものである。具体的には、入力電圧に応じて三角波の振幅電圧を比例的に変化させるものである。
【特許文献１】特開２００２−２５２９７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上で述べたように入力電圧に応じて三角波の電圧を比例的に変化させることが有効なのは、本発明の発明者が導出した状態方程式から、降圧型及び昇圧型の電源装置のみであって、昇降圧型の電源装置では、不適切であることが分かった。
【０００９】
また、上で述べたような技術では、三角波を変化させなければならず、既存の回路に対する変更が大きい。従って、三角波を用いないような構成で入力電圧の変動に対処できれば、より好ましい。
【００１０】
従って、本発明の目的は、昇降圧型の電源装置において、入力電圧の変動に対処するための新たな技術を提供することである。
【００１１】
また、本発明の他の目的は、昇降圧型の電源装置において、入力電圧の変動に対処し且つ時比率を表すパルスを生成するパルス生成技術を提供することである。
【００１２】
さらに、本発明の他の目的は、昇降圧型の電源装置において、入力電圧の変動に対処するための三角波を生成する技術を提供することである。
【課題を解決するための手段】
【００１３】
本発明の第１の態様に係る昇降圧型の電源装置は、入力電圧を変換して出力電圧を生成する主回路と、主回路における入力電圧の変換を制御する制御部とを有する。そして、制御部のゲインが、入力電圧の減少に伴いその増加率が漸増する特性を有するものである。
【００１４】
昇降圧型の電源装置については、このようなゲイン特性（例えば実施の形態における周波数特性を無視できるようにした後のゲイン）を制御部により実現することによって、入力電圧変動時におけるゲイン変動という主回路の問題を解消し、入力電圧の変動に適切に対処できるようになる。制御部は、アナログ回路で実現するようにしても良いし、プロセッサと当該プロセッサで実行されるプログラムの組み合わせで実現しても良い。
【００１５】
また、本発明の第２の態様に係る昇降圧型の電源装置は、入力電圧をスイッチングにより変換して出力電圧を生成する主回路と、出力電圧を一定にするための制御を行う誤差制御部と、誤差制御部の出力から主回路のスイッチングに用いるパルス信号を生成するパルス生成部とを有する。そして、パルス生成部のゲインが、入力電圧の減少に伴いその増加率が漸増する特性を有するものである。
【００１６】
例えば誤差アンプに対応する誤差制御部と例えばＰＷＭ部に対応するパルス生成部とに分離して実施される場合においても、パルス生成部のゲイン特性を上で述べたようなものにすることによって、昇降圧型の電源装置における入力電圧の変動に適切に対処できるようになる。パルス生成部は、アナログ回路で実現するようにしても良いし、プロセッサと当該プロセッサで実行されるプログラムの組み合わせで実現しても良い。
【００１７】
本発明の第３の態様に係る昇降圧型の電源装置は、入力電圧をスイッチングにより変換して出力電圧を生成する主回路と、出力電圧を一定にするための制御を行う誤差制御部と、三角波信号を生成する三角波生成部と、誤差制御部の出力と三角波信号とを比較して、主回路のスイッチングに用いるパルス信号を生成するパルス生成部とを有する。そして、三角波信号の振幅が、入力電圧の減少に伴いその減少率が漸増する特性を有するものである。
【００１８】
このような三角波信号が生成できれば、昇降圧型の電源装置においても入力電圧の変動に適切に対処することができるようになる。
【００１９】
本発明の第４の態様に係る昇降圧型の電源装置は、入力電圧を変換して出力電圧を生成する主回路と、主回路における入力電圧の変換を制御する制御部とを有する。そして、制御部のゲイン（例えば実施の形態における周波数特性を無視できるようにした後のゲイン）が、入力電圧の減少に伴い所定の値からの増加量が漸増するものである。
【００２０】
さらに、本発明の第５の態様に係る昇降圧型の電源装置は、入力電圧をスイッチングにより変換して出力電圧を生成する主回路と、出力電圧を一定にするための制御を行う誤差制御部と、誤差制御部の出力から主回路のスイッチングに用いるパルス信号を生成するパルス生成部とを有する。そして、パルス生成部のゲインが、入力電圧の減少に伴い所定の値からの増加量が漸増するものである。
【００２１】
また、本発明の第６の態様に係る昇降圧型の電源装置は、入力電圧をスイッチングにより変換して出力電圧を生成する主回路と、出力電圧を一定にするための制御を行う誤差制御部と、三角波信号を生成する三角波生成部と、誤差制御部の出力と三角波信号とを比較して、主回路のスイッチングに用いるパルス信号を生成するパルス生成部とを有する。そして、三角波信号の振幅が、入力電圧の減少に伴い所定の値からの減少量が漸増するものである。
【００２２】
なお、プロセッサで実行させるプログラムは、例えばフレキシブル・ディスク、ＣＤ−ＲＯＭ、光磁気ディスク、半導体メモリ、ハードディスク等の記憶媒体又は記憶装置に格納される。また、ネットワークを介してディジタル信号にて頒布される場合もある。なお、処理途中のデータについては、プロセッサ内部又は外部のメモリ等の記憶装置に一時保管される。
【発明の効果】
【００２３】
本発明によれば、昇降圧型の電源装置において、入力電圧の変動に適切に対処できるようになる。
【００２４】
また、本発明の他の側面によれば、昇降圧型の電源装置のために、入力電圧の変動に適切に対処するためのパルス生成部を提供できるようになる。
【００２５】
さらに、本発明の他の側面によれば、昇降圧型の電源装置のために、入力電圧の変動に適切に対処するための三角波生成部を提供できるようになる。
【発明を実施するための最良の形態】
【００２６】
［本発明の原理］
図１に昇降圧型の電源装置のうちＳｅｐｉｃ方式の例を示す。入力電圧Ｖiを出力する入力電源Ｖiの正極側端子は、インダクタＬ1の一端に接続され、インダクタＬ1の他端は、ＦＥＴ（Field Effect Transistor）Ｑ1のドレインとコンデンサＣ2の一端に接続される。なお、抵抗ＲL1は、インダクタＬ1の内部抵抗を表す。ＦＥＴ  Ｑ1のソースは接地されており、ゲートはドライブ回路５の出力に接続されている。抵抗Ｒsは、ＦＥＴ  Ｑ1のＯＮ抵抗を表す。さらに、コンデンサＣ2の他端は、インダクタＬ2の一端及びダイオードＤ1のアノードに接続されている。抵抗ＲC2は、コンデンサＣ2の等価直列抵抗を表す。インダクタＬ2の他端は、接地されている。なお、抵抗ＲL2は、インダクタＬ2の内部抵抗を表す。また、ダイオードＤ1のカソードは、コンデンサＣ1の一端と負荷抵抗Ｒoの一端に接続されている。コンデンサＣ1の他端は接地されている。なお、抵抗ＲC1は、コンデンサＣ1の等価直列抵抗を表す。負荷抵抗Ｒoの他端は接地されている。以上の部分、すなわち、入力電源Ｖi、インダクタＬ1及びＬ2、コンデンサＣ1及びＣ2、ＦＥＴ  Ｑ1、ダイオードＤ1及び負荷抵抗Ｒo、並びにそれらの内部抵抗、等価直列抵抗及びＯＮ抵抗を含む回路を主回路１００と呼ぶものとする。
【００２７】
また、負荷抵抗Ｒoの両端に現れる出力電圧Ｖoは、誤差アンプ部１１０に入力される。誤差アンプ部１１０には、コンデンサＣｖ１及びＣｖ２、抵抗Ｒｖ１、Ｒｖ４及びＲｖ６、ＯＰアンプ１及び基準電圧Ｖrを出力する基準電源Ｖrとが含まれる。
【００２８】
主回路１００の出力は、抵抗Ｒｖ４の一端と、コンデンサＣｖ１の一端に接続されている。コンデンサＣｖ１の他端は抵抗Ｒｖ１の一端に接続されており、抵抗Ｒｖ１の他端は、抵抗Ｒｖ４の他端とＯＰアンプ１の負極側端子と、コンデンサＣｖ２の一端とに接続されている。ＯＰアンプ１の正極側端子は、基準電源Ｖｒの正極側端子に接続されている。コンデンサＣｖ２の他端は、抵抗Ｒｖ６の一端に接続され、抵抗Ｒｖ６の他端は、ＯＰアンプ１の出力端子と、コンパレータ３の第１の入力端子に接続されている。
【００２９】
ＯＰアンプ１の出力は、ＰＷＭ部１２０に入力される。ＰＷＭ部１２０には、コンパレータ３と、三角波を生成する三角波生成部（図示せず）と、ＦＥＴ  Ｑ1のゲートに接続され且つＦＥＴ  Ｑ1をスイッチングさせる信号を生成するドライブ回路５とが含まれる。
【００３０】
誤差アンプ部１１０の出力は、コンパレータ３の第１の入力端子に接続され、コンパレータ３の第２の入力端子には、三角波が入力される。コンパレータ３は、誤差アンプ部１１０の出力と三角波を比較して、例えば三角波の、誤差アンプ部１１０の出力より高い電圧となる時間においてＯＮとなる信号を出力する。コンパレータ３の出力は、ドライブ回路５に接続されている。
【００３１】
図１に示したインダクタ、コンデンサ、抵抗の値は、例えば図２に示すような値が用いられる。また、負荷抵抗Ｒoに流れる最大電流ＩｏＭａｘについても図２に示すような値となる。
【００３２】
このようなＳｅｐｉｃ型の昇降圧型電源装置における主回路１００の状態方程式は、以下に示すような式となる。
【００３３】
【数１】
2008061434.tif 000003
【００３４】
この状態方程式のα、β、γ、Ｄは以下のとおりである。
【００３５】
【数２】
2008061434.tif 000004
【００３６】
【数３】
2008061434.tif 000005
【００３７】
【数４】
2008061434.tif 000006
【００３８】
【数５】
2008061434.tif 000007
【００３９】
ここで注目すべきはβである。βは、時比率Ｄoと入力電圧Ｖiの関数であるが、Ｄoは単なる定数ではない。
【００４０】
すなわち、時比率から以下の式が導き出される。
【００４１】
【数６】
2008061434.tif 000008
【００４２】
【数７】
2008061434.tif 000009
【００４３】
さらに、Ｄoをβの式に代入すると、以下のとおりになる。
【００４４】
【数８】
2008061434.tif 000010
【００４５】
このβの式に、図２に示した値を入力すると、入力電圧Ｖiとβとの関係は図３に示すようなものとなる。直線Ａはプロットした点を直線近似したものである。これは従来技術のような入力電圧Ｖiに比例となるａＶｉ（ａは定数）特性ではなく、以下の式で表される特性のグラフである。
【００４６】
ａＶｉ−ｂ  （ａ，ｂともに定数）  （２）
【００４７】
このａＶｉ−ｂの特性であるが、ゲインとして考えた場合次のようなことが言える。入力電圧Ｖｉが小さいときは、−ｂの影響が大きいためａＶｉの比例に対してゲインはより低くなる。逆に入力電圧Ｖｉが大きいときは−ｂの影響は小さくなりａＶｉに漸近する。つまり、ゲインとして考えると図４の特性となる。
【００４８】
一方、ＰＷＭ部のゲインは、主回路１００の特性を打ち消すようにする必要があるので、図４の特性の逆となる。従って、ＰＷＭ部のゲイン及び主回路１００以外の制御部全体のゲインは、入力電圧Ｖiの減少に伴い、その増加率が次第に増加するような特性を有するようになる。
【００４９】
［実施の形態］
本実施の形態における昇降圧型の電源装置のブロック線図を図５に示す。図５によれば、出力電圧Ｖoと基準電圧Ｖrとの差を算出し、その差を制御部２００に入力する。制御部２００の実装の方法は、以下で述べるような特性を有するように制御を行うプログラムをプロセッサに実行させるようなディジタル方式であってもよいし、旧来からの区分に従った誤差アンプ部とＰＷＭ部とのいずれかをその機能を実施するプログラムをプロセッサに実行させ、他方をアナログ回路で実施するようなアナログ・ディジタル混合方式であってもよいし、旧来からの区分に従った誤差アンプ部とＰＷＭ部とを両方ともアナログ回路で実施するようなアナログ方式であってもよい。なお、ディジタル方式の場合、旧来からの区分に従った誤差アンプ部とＰＷＭ部といった明確な区分けは存在せず実現される場合もある。
【００５０】
制御部２００の出力は、主回路１００に入力される。主回路１００には、入力電圧Ｖiも入力される。そして、主回路１００の出力が出力電圧Ｖoとなり、フィードバックされる。
【００５１】
本発明の原理で述べたように、本実施の形態における制御部２００は、主回路１００の図４に示したような特性を打ち消すように構成される。
【００５２】
具体的に制御部２００の特性を述べる前に、以下の説明の前提について説明しておく。例えば、入力電圧Ｖiに比例的に三角波の振幅を変化させる従来技術における制御部部分のゲイン特性は図６に示すようになる。図６において、太線はＶi＝３Ｖ（最小値）の場合におけるゲインの周波数特性を表し、細線はＶi＝７Ｖ（最大値）の場合におけるゲインの周波数特性を表す。
【００５３】
主回路１００では入力電圧Ｖiが上昇すると、ゲインが高くなるので、制御部部分においては入力電圧Ｖiが上昇すると、ゲインが低くなる。
【００５４】
このように従来技術における制御部は入力電圧Ｖiに応じてゲインを変化させているのだが、制御部部分の誤差アンプ部分が周波数特性を有しているため、図６に示すようにゲインが周波数特性を有してしまう。これでは、主回路１００に対する制御部部分の動作比較、すなわち入力電圧Ｖi変動によるゲイン特性変化の比較が困難であるので、以下のように、誤差アンプ部分の周波数特性の影響を除去する。
Ｇａｉｎ１＝制御部ゲイン（Ｖi）／制御部ゲイン（ＶiＭｉｎ）
但し、ＶｉＭｉｎは、入力電圧Ｖiの最小値である。本出願においては、Ｇａｉｎ１についてもゲインと呼ぶ。
【００５５】
入力電圧Ｖiの変動によるＧａｉｎ１の変化は、例えば図７に示すようになる。図７のグラフにおいて、縦軸はＧａｉｎ１を表し、横軸は入力電圧Ｖiを表す。三角波の振幅を変動させない従来技術によれば、入力電圧Ｖiの変動には対応していないので、入力電圧Ｖiが変動しても、直線Ｂに示すようにＧａｉｎ１は変化しない。また、入力電圧Ｖiに比例的に三角波の振幅を変化させる従来技術では、入力電圧Ｖiが減少すると、直線Ｃに示すように、それに反比例してＧａｉｎ１は増加する。
【００５６】
これに対して昇降圧型の電源装置では主回路１００の特性を打ち消すためには、曲線Ｄに示すような特性が制御部２００に必要となる。すなわち、入力電圧Ｖiの減少に伴いその増加率が漸増する特性を有する。言い換えれば、入力電圧Ｖiの減少に伴い所定の値からの増加量が漸増する。さらに言い換えれば、１／（ｃＶｉ＋ｄ）＋ｅのような形のカーブを描く。なお、ｃ、ｄ及びｅは定数である。
【００５７】
このような制御部２００を実現すれば、昇降圧型の電源装置では主回路１００の、入力電圧に対する特性を打ち消すことができ、安定性を確保することが容易になり、結果として応答性を高める工夫を導入しやすくなる。
【００５８】
また、図５に示すように、制御部２００は、誤差アンプ部２１０とＰＷＭ部２２０とに分けるようにしても良い。この場合、入力電圧Ｖiと基準電圧Ｖrとの差は、誤差アンプ部２１０に入力され、誤差アンプ部２１０の出力はＰＷＭ部２２０に入力され、ＰＷＭ部２２０の出力は主回路１００に入力される。
【００５９】
このように誤差アンプ部２１０とＰＷＭ部２２０とに分ける場合には、ＰＷＭ部２２０によって、昇降圧型の電源装置における主回路１００の、入力電圧に対する特性を打ち消すようにする。この場合、誤差アンプ部２１０側に周波数特性があるが、ＰＷＭ部２２０には周波数特性はないので、通常のゲインを議論すればよい。
【００６０】
従来技術との比較を含め、入力電圧Ｖiの変動に対するＰＷＭ部２２０のゲイン変化を図８に示す。図８のグラフにおいて、縦軸はゲインを表し、横軸は入力電圧Ｖiを表す。三角波の振幅を変化させない従来技術によれば、入力電圧Ｖiの変動には対応していないので、入力電圧Ｖiが変動しても、直線Ｅで示されるようにゲインは変化しない。また、入力電圧Ｖiに比例的に三角波の振幅を変化させる従来技術では、入力電圧Ｖiが減少すると、一点鎖線の直線Ｆに示すように、それに反比例してゲインは増加する。
【００６１】
これに対して昇降圧型の電源装置では主回路１００の特性を打ち消すためには、曲線Ｈに示すような特性がＰＷＭ部２２０に必要となる。すなわち、入力電圧Ｖiの減少に伴いその増加率が漸増する特性を有する。言い換えれば、入力電圧Ｖiの減少に伴い所定の値からの増加量が漸増する。さらに言い換えれば、１／（ｍＶｉ＋ｎ）＋ｌのような形のカーブを描く。なお、ｌ、ｍ、ｎは定数である。
【００６２】
なお、入力電圧Ｖiに比例的に三角波の振幅を変化させる従来技術では、直線Ｆのようなゲイン特性を有するため、主回路１００とＰＷＭ部２２０とのゲインを併せると、曲線Ｇに表すように、入力電圧Ｖiの減少に伴い、飽和するようなカーブを描くことになる。
【００６３】
さらに、制御部２００をアナログ式で実現する場合には、図９に示すような構成となる。図９において主回路１００及び誤差アンプ部１１０については、図１と同様である。ＰＷＭ部２２０は、入力電圧Ｖiを入力とする三角波生成器２２１と、コンパレータ３と、ドライブ回路５とを有する。誤差アンプ部１１０の出力と、三角波生成器２２１の出力である三角波信号とはコンパレータ３に入力され、コンパレータ３の出力はドライブ回路５を介してＦＥＴ  Ｑ1のゲートに入力される。コンパレータ３とドライブ回路５の動作は従来と同じである。
【００６４】
三角波生成器２２１は、上で述べたａＶｉ−ｂ（（２）式）に対応して主回路１００の特性を打ち消すような三角波を生成する。
【００６５】
入力電圧Ｖiに比例的に三角波の振幅を変化させる従来技術では、図１０上段に示すように、入力電圧Ｖiが一点鎖線、実線、点線と減少すると、図１０下段に示すように、三角波も同様に一点鎖線、実線、点線のように振幅が比例的に小さくなる。すなわち、三角波の鋸歯の傾斜が低くなり、誤差アンプ部１１０の出力変化に応じてＰＷＭ部の出力変化は大きくなるため、ＰＷＭ部のゲイン自体は上がる。
【００６６】
一方、本実施の形態に係る三角波生成器２２１は、図１１上段に示すように、入力電圧Ｖiが一点鎖線、実線、点線と比例的に減少しても、図１１下段に示すように、三角波の振幅は一点鎖線、実線、点線のようにその減少率が高まる。すなわち、三角波の鋸歯の傾斜は、入力電圧Ｖiが減少するとより低くなり、上で述べた従来技術の場合に比してゲインがより高くなる。
【００６７】
より具体的には、図１２の曲線Ｋに示すように、三角波の振幅は、入力電圧Ｖiの減少に伴いその減少率が漸増する特性を有する。言い換えれば、入力電圧Ｖiの減少に伴い所定の値からの減少量が漸増する。さらに言い換えれば、入力電圧Ｖｉの減少に伴い、入力電圧Ｖｉに比例する直線からの乖離が大きくなるように減少する。なお、直線Ｊは、入力電圧Ｖiに比例的に三角波の振幅を変化させる従来技術を表す。
【００６８】
以上のような構成を採用することによって、入力電圧Ｖi変動による全体のゲイン変動を抑制することができるため、誤差アンプ部での最適な（すなわち限界点まで）ゲインを上昇することができ、結果として応答性の向上を図ることができるようになる。また、ゲイン変動が発生しないということは、安定性向上にも寄与する。
【００６９】
以上本発明の実施の形態を説明したが、本発明は、上で述べたような電源装置に限定されるものではない。例えば、Ｓｅｐｉｃ型だけではなく、Ｚｅｔａ、ＢｕｃｋＢｏｏｓｔなどの昇降圧型全般に適用可能である。
【００７０】
さらに、誤差アンプ部の構成も一例に過ぎず、図２に示したパラメータについても一例に過ぎない。
【図面の簡単な説明】
【００７１】
【図１】Ｓｅｐｉｃタイプの昇降圧型電源装置の一例を示す図である。
【図２】図１の昇降圧型電源装置に用いられるパラメータのテーブルを示す図である。
【図３】昇降圧型の電源装置における、入力電圧Ｖiとβとの関係を表す図である。
【図４】昇降圧型の電源装置における、入力電圧Ｖiとゲインの関係を表す図である。
【図５】本実施の形態におけるブロック線図を示す図である。
【図６】従来技術における制御部のボード線図（ゲイン周波数特性）を表す図である。
【図７】入力電圧Ｖi変動による制御部のＧａｉｎ１の変化を説明するための図である。
【図８】入力電圧Ｖi変動に対するＰＷＭ部のゲイン変化を説明するための図である。
【図９】制御部をアナログ式で実現する場合の回路構成例を示す図である。
【図１０】従来技術における入力電圧Ｖiの変化と、三角波の変化とを模式的に示した図である。
【図１１】本実施の形態における入力電圧Ｖiの変化と、三角波の変化とを模式的に示した図である。
【図１２】入力電圧Ｖi変動に対する三角波の振幅の変化を表すグラフを示す図である。
【符号の説明】
【００７２】
１００  主回路    ２００  制御部    ２１０  誤差アンプ部    ２２０  ＰＷＭ部
１  ＯＰアンプ  ３  コンパレータ    ５  ドライブ回路    ２２１  三角波生成器
【図１】
2008061434.tif 000011
【図２】
2008061434.tif 000012
【図３】
2008061434.tif 000013
【図４】
2008061434.tif 000014
【図５】
2008061434.tif 000015
【図６】
2008061434.tif 000016
【図７】
2008061434.tif 000017
【図８】
2008061434.tif 000018
【図９】
2008061434.tif 000019
【図１０】
2008061434.tif 000020
【図１１】
2008061434.tif 000021
【図１２】
2008061434.tif 000022