(57)【要約】【課題】制御周期やセンサノイズに影響されない、新規な過電流抑制方式を提供する。【解決手段】電源と負荷との間に介装されるスイッチ素子Ｓと、実電流値ｉ2と電流上限値Ｉlimitを比較するコンパレータ１１と、コンパレータ１１が出力信号の変化をトリガとしてスイッチ素子Ｓをオフする一方、このトリガの入力から所定時間ＴOFFが経過するとこれをトリガとしてスイッチ素子Ｓをオンするコントローラ１０と、を備える。【選択図】図１
2008125319.tif 000002
【特許請求の範囲】
【請求項１】
電源と負荷との間に介装されるスイッチ素子と、実電流値と電流上限値を比較するコンパレータと、コンパレータが出力信号の変化をトリガとしてスイッチ素子をオフする一方、このトリガの入力から所定時間が経過するとこれをトリガとしてスイッチ素子をオンするコントローラと、を備えることを特徴とする過電流保護装置。
【請求項２】
コントローラとしてマイクロコンピュータが用いられ、コンパレータの出力端子は、コントローラの外部割り込み端子に接続することを特徴とする請求項１に記載の過電流保護装置。
【請求項３】
コントローラが電流上限値をコンパレータへ与えることを特徴とする請求項１に記載の過電流保護装置。
【請求項４】
電源は燃料電池および電力変換装置を備える一方、負荷は電気二重層キャパシタであることを特徴とする請求項１に記載の過電流保護装置。
【請求項５】
負荷とスイッチ素子との間に介装されるインダクタンスと、リアクトル電流を維持する環流ダイオードと、を備えることを特徴とする請求項１に記載の過電流保護装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、初期充電時や過負荷時などの過電流抑制技術に関する。
【背景技術】
【０００２】
電源や回路の安全動作領域を確保するため、従来から、諸種の過電流保護回路が知られる（特許文献１〜特許文献４）。
【０００３】
図５において、Ｅ１は電源電圧であり、Ｅ２は負荷電圧であり、電源と負荷ＲＬとの間にスイッチ素子Ｓが介装され、スイッチ素子Ｓをバイパスする抵抗素子Ｒ１が設けられる。２０はコントローラであり、実電流値（電流センサ２１の測定値）から過電流を検出すると、スイッチ素子Ｓを開放して電流のパスに抵抗素子Ｒ１を直列に挿入することにより、電源や回路を過電流から保護する方式である（特許文献１〜特許文献３、参照）。図５において、（ａ）はスイッチ素子Ｓのオンする正常時、（ｂ）はスイッチ素子Ｓがオフする保護時、を表すものである。
【０００４】
図６の場合、定電流回路方式であり、吸い込み電流ｉ１が一定となるよう、スイッチ素子Ｓ（FET）の内部抵抗をOPアンプ３０が自動制御する。OPアンプ３０は、入力信号電圧Ｖｓと抵抗素子Ｒ１の電圧降下とが等しくなるよう動作するため、電流の上限値は、Ｉlimit［Ａ］＝Ｖｓ／Ｒ１、と定められる（特許文献４、参照）。
【特許文献１】特許第２９２６９３３号
【特許文献２】特許第２６３８９８２号
【特許文献３】特公平０７−０８９７１３号
【特許文献４】特開平１０−１２６９５８号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図５（抵抗素子挿入方式），図６（定電流回路方式）においては、抵抗素子Ｒ１のジュール損失が大きく、効率が良くない。このため、図７のようなヒステリシスコンパレータ方式が考えられる。
【０００６】
図７において、Ｅ１は電源電圧であり、Ｅ２は負荷Ｒの負荷電圧であり、電源と負荷Ｒとの間にスイッチ素子Ｓが介装され、電流センサ４１の測定信号に基づいてスイッチ素子Ｓをオン−オフするヒステリシスコンパレータ４０が備えられる。
【０００７】
負荷Ｒとスイッチ素子Ｓとの間にインダクタンスＬが介装され、ファラデーの電磁誘導の法則により、電流は連続的に変化しようとする。このため、スイッチ素子Ｓがオンすると、ｉ2は連続的に増加、スイッチ素子Ｓがオフすると、ｉ2は連続的に減少する。ｉ2の上昇率は、インダクタンスの定義式から、ｄｉ2／ｄｔ＝（Ｅ１−Ｅ２）／Ｌ、となる。ｉ2の下降率は、ｄｉ2／ｄｔ＝Ｅ２／Ｌ、となる。
【０００８】
このヒステリシスコンパレータ方式は、ｉ2が（ｉref＋ｉth）を上回ると、スイッチ素子Ｓがオフ、ｉ2が（ｉref−ｉth）を下回ると、スイッチ素子Ｓがオン、となるので、電流ｉ2はｉrefに追従するように制御される（図８、参照）。Ｅ１は電源電圧であり、Ｅ２は負荷電圧であり、ｉ1は電源の出力電流であり、Ｄはリアクトル電流を維持する環流ダイオードである。
【０００９】
この場合、ジュール損失は僅かである。理想スイッチを想定すると、スイッチの電圧と電流はいつも片方が０のため、スイッチの電力損失は０であり、実際のスイッチにおいても、抵抗を用いる場合に較べると、電力損失は遙かに小さい。
【００１０】
図８を見ると、スイッチングの能力があれば、電流を精度よく制御するため、ヒステリシス幅±ｉthを０に近づけることが望まれる。しかしながら、ヒステリシスコンパレータ方式の制御仕様をそのままマイクロコンピュータで実装しようとすると、制御周期やセンサノイズ（電流センサ４１の出力に含まれるノイズ）の影響により、スイッチング周波数が制限され、期待通りの過電流抑制動作が得られない。
【００１１】
図７において、（ａ）はスイッチ素子Ｓのオンする正常時、（ｂ）はスイッチ素子Ｓがオフする保護時、を表すものである。
【００１２】
この発明は、制御周期やセンサノイズに影響されない、新規な過電流抑制方式の提供を目的とする。
【課題を解決するための手段】
【００１３】
第１の発明は、過電流保護装置において、電源と負荷との間に介装されるスイッチ素子と、実電流値と電流上限値を比較するコンパレータと、コンパレータの出力信号の変化をトリガとしてスイッチ素子をオフする一方、このトリガの入力から所定時間が経過するとこれをトリガとしてスイッチ素子をオンするコントローラと、を備えることを特徴とする。
【００１４】
第２の発明は、第１の発明に係る過電流保護装置において、コントローラとしてマイクロコンピュータが用いられ、コンパレータの出力端子は、コントローラの外部割り込み端子に接続することを特徴とする。
【００１５】
第３の発明は、第１の発明に係る過電流保護装置において、コントローラが電流上限値をコンパレータへ与えることを特徴とする。
【００１６】
第４の発明は、第１の発明に係る過電流保護装置において、電源は燃料電池および電力変換装置を備える一方、負荷は電気二重層キャパシタであることを特徴とする。
【００１７】
第５の発明は、第１の発明に係る過電流保護装置において、負荷とスイッチ素子との間に介装されるインダクタンスと、リアクトル電流を維持する環流ダイオードと、を備えることを特徴とする。
【発明の効果】
【００１８】
第１の発明においては、スイッチをオフするトリガとして実電流値でなく、コンパレータの出力信号の変化、スイッチをオンするトリガとして実電流値でなく、所定時間の経過（タイマ）、を使用するため、制御周期やセンサノイズに影響されない、安定したリアルタイムな過電流抑制が可能となる。
【００１９】
第２の発明においては、実電流値が電流上限値以上になると、コンパレータの出力信号が変化する（「Ｈ」レベルの信号から「Ｌ」レベルの信号へ立ち下がるか、または「Ｌ」レベルの信号から「Ｈ」レベルの信号へ立ち上がる）ので、コントローラにおいて、コンパレータの出力信号の変化を判定すると、割り込み処理が開始され、所定時間が経過すると、割り込み処理が終了する。スイッチは、割り込み処理の開始時にオフされ、割り込み処理の終了時にオンされる。割り込み処理中は、スイッチがオフ状態に維持され、過電流保護が働くことになる。過電流保護プログラムは、割り込み処理のため、コントローラは、正常時に行うべき処理の制御プログラムが行えるのである。
【００２０】
第３の発明においては、電流上限値はコントローラからコンパレータへ与えられる。コントローラにおいては、例えば、電流上限値を徐々に増加させることにより、電流の立ち上がりを緩和するような制御も考えられる。
【００２１】
第４の発明においては、電気二重層キャパシタの貯蔵エネルギが空の場合、負荷は短絡と同様であり、燃料電池から電気二重層キャパシタへ過大な電流が流れようとするが、スイッチの過電流抑制動作により、電源の出力電流が制限されるため、燃料電池や電力変換器の保護が図れるのである。
【００２２】
第５の発明においては、電源の出力電流が電流上限値を上回ると、スイッチのオフにより、電源が回路から切り離され、リアクトル電流が所定の傾きで連続的に減少する。所定時間の経過後、スイッチのオンにより、電源が回路へ接続し直され、電源の出力電流が所定の傾きで連続的に上昇する。過負荷時などの際は、電源の出力電流が再び電流上限値を上回り、前記動作を繰り返すことになる。
【発明を実施するための最良の形態】
【００２３】
図に基づいて、この発明の実施形態に係る過電流保護回路を説明する。
【００２４】
図１において、Ｅ１は電源電圧であり、Ｅ２は負荷Ｒの負荷電圧であり、電源と負荷Ｒとの間にスイッチ素子Ｓが介装される。この場合、電源は燃料電池であり、電力変換装置（図示せず）と共に電源回路を構成する。負荷Ｒは蓄電装置であり、電気二重層キャパシタから構成される。スイッチ素子Ｓと負荷Ｒとの間（負荷回路）にインダクタンスＬが介装され、リアクトル電流を維持する環流ダイオードＤを備える。ｉ1は電源の出力電流である。
【００２５】
１０はコントローラであり、アナログ回路でなく、拡張性の面から、マイクロコンピュータが用いられる。１１は実電流値ｉ2と電流制限値Ｉlimitを比較するコンパレータであり、その出力端子はコントローラ１０の割り込み端子に接続される。
【００２６】
実電流値ｉ2は、電流センサ１２により測定され、コンパレータ１１の入力端子（−）へ出力される。電流制限値Ｉlimitは、コントローラ１０に設定され、コンパレータ１１の入力端子（＋）へ出力される。コンパレータ１１は、実電流値ｉ2と電流制限値Ｉlimitとの比較に基づいて、ｉ2＜Ｉlimitのときは「Ｈ」レベルの信号、ｉ2＞Ｉlimitのときは「Ｌ」レベルの信号を出力する。
【００２７】
コントローラ１０は、正常時は「default」状態であり、正常時に行うべき処理（例えば、昇圧チョッパの制御プログラム）を行う一方、割り込み要求が発生すると、正常時の「default」状態から「OCP」（過電流保護：Over Current Protect)へ遷移し、「OCP」の制御プログラムを処理する。その処理が終了すると、「default」状態へ復帰する。割り込み要求は、コンパレータ１１の出力レベルの立ち下がりを判定すると発生する。
【００２８】
図２は、コントローラの割り込み処理を説明するものであり、コンパレータ１１の出力レベルの立ち下がりを判定すると、正常時の「default」状態から「OCP」へ遷移する一方、図３の処理が終了する（所定時間ＴOFFが経過する）と、「default」状態へ復帰する。
【００２９】
図３は、「OPC」の制御プログラムを説明するものであり、割り込み要求により起動する。S1においては、割り込みフラグをオンすると共に、妨害が入らないよう全ての割り込みを禁止する。S2においては、スイッチ素子Ｓに対するオフ信号を出力すると共に正常時の処理の制御プログラムを停止する。S3においては、所定時間ＴOFF（スイッチ素子Ｓのオフ期間）の経過を待機する。S4においては、所定時間ＴOFFの経過により、割り込みフラグをオフすると共に全ての割り込みの禁止を解除する。S5においては、スイッチ素子Ｓに対するオン信号を出力すると共に正常時の処理の制御プログラムへ復帰する。
【００３０】
このような構成により、電流ｉ2が電流上限値Ｉlimitを上回ると、スイッチ素子Ｓのオフにより、電源が回路から切り離され、電流ｉ2が連続的に減少する。所定時間の経過後、スイッチ素子Ｓのオンにより、電源が回路へ接続し直され、電流ｉ2が連続的に上昇する。ｉ2の上昇率は、インダクタンスの定義式から、ｄｉ2／ｄｔ＝（Ｅ１−Ｅ２）／Ｌ、となる。ｉ2の下降率は、ｄｉ2／ｄｔ＝Ｅ２／Ｌ、となる。初期充電時や高負荷時などの際は、電流ｉ2が再び電流上限値Ｉlimitを上回り、スイッチ素子Ｓのオフ−オンを繰り返すことになる。
【００３１】
初期充電時においては、電気二重層キャパシタの貯蔵エネルギが空の場合、負荷Ｒは短絡と同様であり、燃料電池から電気二重層キャパシタ（負荷Ｒ）へ過大な電流が流れようとするが、スイッチ素子Ｓの過電流抑制動作により、電源の出力電流が制限されるため、燃料電池や電力変換器の保護が図れるのである。
【００３２】
図４は、過電流保護装置の作用を説明するものである。スイッチ素子Ｓのオフ時間ＴOFFは、電流ｉ2の平均値とスイッチ素子Ｓのオン時間ＴONに影響を与える。ＴOFFをＴOFF1と短くすれば、その間の負荷Ｒへの供給電力量は増やせるが、ＴONがＴON2よりも短くなる。その一方、ＴOFFをＴOFF2と長くすれば、ＴONはＴON2と長くなるが、その間の負荷Ｒへの供給電力量が減ってしまう。ＴOFFは、実験結果に基づいて、負荷短絡時や電気二重層キャパシタの貯蔵エネルギが空の初期充電時においても、スイッチ素子Ｓの過電流抑制動作が有効な最短時間に設定される。
【００３３】
この実施形態においては、スイッチ素子Ｓをオフするトリガとして実電流値でなく、コンパレータの出力（ディジタル信号）を使用するため、制御周期に関係ない、リアルタイムな過電流抑制が可能となり、スイッチ素子Ｓをオンするトリガとして実電流値でなく、所定時間の経過（タイマ）を使用するため、センサノイズに影響されない、安定な過電流抑制が可能となる。また、コントローラ１０としてマイクロコンピュータを用いるので、拡張性（設定の自由度など）が向上する。コントローラ１０として、アナログ回路を用いる場合、回路を組むと変更が困難なのである。
【００３４】
電流上限値Ｉlimitは、コントローラ１０からコンパレータ１１へ与えられるので、コントローラ１０において、電流上限値Ｉlimitを徐々に増加させることにより、電流ｉ2の立ち上がり（勾配）を緩和するような制御も可能となる。
【００３５】
スイッチ素子Ｓのオフ期間ＴOFFについては、既述のように実験結果から過電流抑制動作が有効な最短時間に設定されるが、ＴOFFの経過時において、ｉ2＜Ｉlimit、にならず、ｉ2＞Ｉlimit、に留まる可能性が考えられるので、図３のフローチャートにおいて、ＴOFFが経過すると、S3からS4へ進む先立ち、コンパレータの出力を確認することにより、コンパレータの出力が「Ｌ」レベルのときにのみ（「Ｈ」レベルのときは、「Ｌ」レベルになるのを待機する）、S4へ進むように設定すると良い。
【００３６】
この発明は、図１の実施形態に限定されるものでなく、新規な過電流抑制方式として広く適用可能である。
【図面の簡単な説明】
【００３７】
【図１】この発明に係る過電流保護装置を説明する概要構成図である。
【図２】同じく割り込み処理を説明する動作遷移図である。
【図３】同じくOCPの制御プログラムを説明する流れ図である。
【図４】同じく作用説明図である。
【図５】従来技術（抵抗素子挿入方式）の説明図である。
【図６】従来技術（定電流回路方式）の説明図である。
【図７】従来技術（ヒステリシスコンパレータ方式）の説明図である。
【図８】同じく作用説明図である。
【符号の説明】
【００３８】
１０  コントローラ
１１  コンパレータ
１２  電流センサ
Ｅ１  電源電圧
Ｅ２  負荷電圧
Ｌ  インダクタンス
Ｓ  スイッチ素子
Ｒ  負荷
Ｄ  環流ダイオード
【図１】
2008125319.tif 000003
【図２】
2008125319.tif 000004
【図３】
2008125319.tif 000005
【図４】
2008125319.tif 000006
【図６】
2008125319.tif 000007
【図５】
2008125319.tif 000008
【図７】
2008125319.tif 000009
【図８】
2008125319.tif 000010