(57)【要約】【課題】  メモリ構成及びその制御を煩雑化せずに液晶応答速度特性を向上することが可能な表示技術を提供する。【解決手段】  表示装置は、フレームデータを入力する入力手段と、フレームデータを記憶するフレームメモリと、前記入力されたフレームデータと、前記記憶された該入力されたフレームデータの直前のフレームデータと、を比較して補正データを決定する決定手段と、前記補正データを前記入力されたフレームデータに付加する付加手段と、前記補正データが付加されたフレームデータを、前記フレームメモリに記憶制御する記憶制御手段と、前記記憶制御手段により記憶制御されたフレームデータを予め定められたフレームレイトで読み出し、該フレームデータに付加された前記補正データに基づいて、該フレームデータを補正する補正手段と、補正された前記フレームデータに基づいて前記ディスプレイに画像を表示制御する表示制御手段と、を備える。【選択図】  図１
2008070561.tif 000002
【特許請求の範囲】
【請求項１】
複数のフレームデータを含む映像信号データを入力し、当該映像信号データに基づいてディスプレイに画像を表示する表示装置であって、
フレームデータを入力する入力手段と、
フレームデータを記憶するフレームメモリと、
前記入力手段で入力されたフレームデータと、前記フレームメモリに記憶された該入力されたフレームデータの直前のフレームデータと、を比較して補正データを決定する決定手段と、
決定された前記補正データを、前記入力されたフレームデータに付加する付加手段と、
前記補正データが付加された前記入力されたフレームデータを、前記フレームメモリに記憶制御する記憶制御手段と、
前記記憶制御手段により前記フレームメモリに記憶制御されたフレームデータを予め定められたフレームレイトで読み出し、該フレームデータに付加された前記補正データに基づいて、該フレームデータを補正する補正手段と、
補正された前記フレームデータに基づいて前記ディスプレイに画像を表示制御する表示制御手段と、
を備えることを特徴とする表示装置。
【請求項２】
前記決定手段は、前記入力手段によるフレームデータの入力に同期して、その直前のフレームデータを前記フレームメモリから読み出し、前記比較を行う
ことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記記憶制御手段は、
前記補正データが付加された前記入力されたフレームデータに含まれるラインデータを一時的に記憶する第１ラインメモリを備えることを特徴とする請求項１又は２に記載の表示装置。
【請求項４】
前記記憶制御手段により前記フレームメモリに記憶されたフレームデータに含まれるラインデータを一時的に記憶する第２ラインメモリを更に備え、
前記補正手段は、前記第２ラインメモリを介して前記フレームメモリから前記補正データが付加されたフレームデータを読み出す
ことを特徴とする請求項１乃至３のいずれか１項に記載の表示装置。
【請求項５】
前記フレームメモリは、第１フレームメモリと第２フレームメモリとを備え、
前記記憶制御手段は、
前記補正データが付加された前記入力されたフレームデータを、その直前のフレームデータが、前記第１フレームメモリに記憶されている場合は前記第２フレームメモリに、前記第２フレームメモリに記憶されている場合は前記第１フレームメモリに、記憶制御する
ことを特徴とする請求項１乃至４のいずれか１項に記載の表示装置。
【請求項６】
複数のフレームデータを含む映像信号データを入力し、当該映像信号データに基づいてディスプレイに画像を表示する表示装置であって、
フレームデータを入力する入力手段と、
フレームデータを記憶する第１フレームメモリと、
前記入力手段で入力されたフレームデータと、前記第１フレームメモリに記憶された該入力されたフレームデータの直前のフレームデータと、を比較して補正データを決定する決定手段と、
前記決定手段で決定された補正データを記憶する第２フレームメモリと、
前記入力されたフレームデータを、前記第１フレームメモリに記憶制御する記憶制御手段と、
前記第１フレームメモリよりフレームデータを予め定められたフレームレイトで読み出し、前記補正データに基づいて、フレームデータを補正する補正手段と、
前記補正手段で補正されたフレームデータに基づいて前記ディスプレイに画像を表示制御する表示制御手段と、
を備えることを特徴とする表示装置。
【請求項７】
前記ディスプレイは液晶パネルであることを特徴とする請求項１乃至６のいずれか１項に記載の表示装置。
【請求項８】
複数のフレームデータを含む映像信号データを入力し、当該映像信号データに基づいてディスプレイに画像を表示する、フレームデータを記憶するフレームメモリを備える表示装置の制御方法であって、
フレームデータを入力する入力工程と、
前記入力工程で入力されたフレームデータと、前記フレームメモリに記憶された該入力されたフレームデータの直前のフレームデータと、を比較して補正データを決定する決定工程と、
決定された前記補正データを、前記入力されたフレームデータに付加する付加工程と、
前記補正データが付加された前記入力されたフレームデータを、前記フレームメモリに記憶制御する記憶制御工程と、
前記記憶制御工程において前記フレームメモリに記憶制御されたフレームデータを予め定められたフレームレイトで読み出し、該フレームデータに付加された前記補正データに基づいて、該フレームデータを補正する補正工程と、
補正された前記フレームデータに基づいて前記ディスプレイに画像を表示制御する表示制御工程と、
を備えることを特徴とする表示装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に関し、特に、入力映像信号の変化に対する液晶応答速度を向上させる液晶表示技術に関する。
【背景技術】
【０００２】
近年、ＴＶの受像機やＰＣの表示装置として液晶表示装置が使用されている。液晶表示装置は、薄型で省スペース、且つ省電力であるため幅広く採用されている。しかしながら、液晶表示装置は、入力される映像信号の変化から実際の表示までの液晶応答速度が長いため、動画を表示した場合に残像が発生する等の問題を有している。そこで、この液晶応答速度を改善するために、次のフレームで表示する映像信号と直前のフレームで表示した映像信号とを比較し、その比較結果に応じて入力映像信号を補正して液晶を駆動する、所謂オーバードライブ駆動が提案されている（特許文献１）。また、オーバードライブ駆動は、短期間に行うことによって液晶応答速度の改善効果がより大きく得られる。このため、例えば入力の１フレームを複数のフィールドに分割して駆動し、最初のフィールドに対してオーバードライブ駆動を行う構成が知られている（特許文献２）。
【０００３】
オーバードライブ駆動の原理について、図９，１０を参照して簡単に説明する。図９は、入力映像信号と同一のフレームレイトでオーバードライブ駆動を行った場合の液晶駆動信号と液晶応答特性を例示する模式図である。また、図１０は、入力映像信号のフレームレイトに対して２倍のフレームレイトに変換し、変換後の初めのフィールドでオーバードライブ駆動を行った場合の液晶駆動信号と液晶応答特性を例示する模式図である。
【０００４】
図９において、横軸は時間を示しており、縦軸は信号及びそれに対する応答のレベルを示している。９０１は、通常の液晶駆動信号の変化を示しており、９０２は、液晶駆動信号９０１に対する液晶応答を示している。９０３は、オーバードライブ駆動された液晶駆動信号の変化を示しており、９０４は、液晶駆動信号９０３に対する液晶応答を示している。液晶応答９０２，９０４を比較して分かるように、オーバードライブ駆動された液晶駆動信号に対する液晶応答は、液晶応答速度が向上している。
【０００５】
図１０においても、横軸は時間を示しており、縦軸は信号及びそれに対する応答のレベルを示している。１００１は通常の液晶駆動信号の変化、１００２は液晶駆動信号１００１に対する液晶応答、１００３はオーバードライブ駆動された液晶駆動信号の変化、１００４は液晶駆動信号９０３に対する液晶応答をそれぞれ示している。液晶応答９０４，１００４を比較して分かるように、フレームレイトが２倍に変換されている図１０においては、液晶応答速度がさらに向上している。
【０００６】
このように１フレームを複数のフィールドに分割し、最初のフィールドに対してオーバードライブ駆動を行う構成は、反射型液晶表示パネル（ＬＣＯＳ：Liquid Crystal On Silicon）の駆動方法と親和性がある。反射型液晶表示パネルは、入力信号のフレームレイトを２倍のフレームレイトに変換し、該倍速のフレーム信号に対して倍速フレーム毎に極性反転を行うためである。
【０００７】
ところで入力信号を２倍のフレームレイトに変換（倍速変換）するためには１フレーム分の映像信号をフレームメモリに格納し、２倍速で読み出す必要がある。また、液晶応答速度を改善するためのオーバードライブ駆動を行うためには、現フレームの映像信号と１フレーム前の映像信号とを比較するために１フレーム前の映像信号をフレームメモリに格納する必要がある。つまり、それぞれの処理ブロックでフレームメモリが必要となり、各ブロックでフレームメモリを個別に備えることは、フレームメモリ及びその制御手段の規模が大きく制御が煩雑なものとなってしまう。
【０００８】
これに対し、倍速変換用のフレームメモリとオーバードライブ駆動用のフレームメモリを共通化した液晶表示装置が提案されている（特許文献３）。以下、図７を参照してこのような構成の従来技術を説明する。図７は、従来の液晶表示装置の倍速変換及びオーバードライブ駆動に関わる処理ブロックである。
【０００９】
入力映像信号データＤｉｎは、フレームメモリブロック２０を構成する第１フレームメモリ２１と第２フレームメモリ２２にそれぞれ供給される。フレームメモリ２１及び２２は、それぞれ独立して書き込みと読み出しの制御が可能な構成となっている。フレームメモリ２１及び２２の出力は、補正処理部２４へ共通に接続されている。補正処理部２４は、フレームメモリ２１及び２２から読み出された映像信号データを基に動画補正処理された表示データを生成し出力する。
【００１０】
次に、従来例における２つのフレームメモリ２１及び２２の書き込み、読み出し動作について、図８を参照して詳細に説明する。図８は、２つのフレームメモリ２１，２２の書き込み、読み出しに係る動作のタイミングを示す模式図である。
【００１１】
フレームＦn-1の入力時では第１フレームメモリ２１の書き込み制御がアクティブとなり、入力映像信号データＤｉｎは、第１フレームメモリ２１に図８（ａ）で示すように書き込まれる（８０１）。一方、第２フレームメモリ２２は書き込み動作を行わず、図８（ｄ）に示すように、前フレームＦn-2で格納された映像信号データの読み出しを２倍のレイトで行う（８０２）。
【００１２】
第１フレームメモリ２１では、映像信号データの書き込みがフレームＦn-1期間の半ばに達した時点で、図８（ｂ）に示すように読み出しを開始し（８０３）、フレームＦn-1の映像データが２倍のレイトで読み出される。このフレームＦn-1の映像信号データ読み出しは、第１フレームメモリ２１に格納された映像信号データがフレームＦn+1に更新されるまで、図８（ｂ）にＡ１、Ｂ１、Ｃ１、Ｄ１で表すように４回繰り返される。
【００１３】
同様に、次のフレームＦnの入力時では第２フレームメモリ２１の書き込み制御がアクティブとなり、入力映像信号データＤｉｎは、第２フレームメモリ２２に図８（ｃ）で示すように書き込まれる（８０４）。一方、第１フレームメモリ２１は書き込み動作を行わず、図８（ｂ）に示すように、前フレームＦn-1で格納された映像信号データの読み出しを２倍のレイトで行う（８０５）。
【００１４】
第２フレームメモリ２２では、映像信号データの書き込みが入力フレームＦn期間の半ばに達した時点で、図８（ｄ）に示すように読み出しを開始し（８０６）、フレームＦnの映像信号データが２倍のレイトで読み出される。このフレームＦnの映像信号データ読み出しは、第２フレームメモリ２２に格納された映像信号データがフレームＦn+2に更新されるまで、図８（ｄ）にＡ２、Ｂ２、Ｃ２、Ｄ２で表すように４回繰り返される。
【００１５】
ここで、図８（ｄ）に示す第２フレームメモリ２２からのフレームＦnの映像信号データ読み出し期間に着目する。４回の読み出しサイクルのうちＡ２、Ｂ２で示す期間は、図８（ｂ）に示すように、第１フレームメモリではフレームＦn-1の映像信号データのＣ１、Ｄ１で示す期間の読み出しが平行して行われている。
【００１６】
図７の補正処理部２４は、第２フレームメモリ２２からＡ２、Ｂ２期間に読み出されるフレームＦnの映像信号データを現フレームデータとする。また、第１フレームメモリ２１からＣ１、Ｄ１期間に読み出されるフレームＦn-1の映像信号データを前フレームデータとする。そして、これらの映像信号データを比較する。比較の結果、信号レベルに差分を生じた映像信号データの組み合わせに基づいて、変化を強調する補正処理を実施した映像信号データを生成して出力する。
【００１７】
第２フレームメモリ２２におけるＦnの読み出し期間Ｃ２、Ｄ２は、フレームＦn+1に対する前フレームデータとして補正処理部２４で利用される。このときの現フレームデータは、第１フレームメモリ２１における４回の読み出しサイクルのうち、前半２回のフレームＦn+1に対応する読み出し映像信号データが利用される。
【００１８】
以上の動作を繰り返すことによって、表示データのフレームレイト変換及び、オーバードライブ駆動を同時に実現している。
【特許文献１】特許第３３０５２４０号公報
【特許文献２】特開２００１−３４３９５６号公報
【特許文献３】特開２００５−３０９３２６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかしながら、上記特許文献３記載の構成においては、データ比較のためにフレームメモリから読み出されて来る現フレーム及び前フレームのデータパスが交互に入れ替わるため、補正処理部の制御が煩雑になる。更に、現フレームと前フレームの映像信号データを平行して読み出すため、２つの独立したフレームメモリが必要である。
【００２０】
本発明は上記問題に鑑みなされたものであり、メモリ構成及びその制御を煩雑化せずに液晶応答速度特性を向上することが可能な表示技術を提供することを目的とする。
【課題を解決するための手段】
【００２１】
上記目的を達成するため、本発明による表示装置は以下の構成を備える。即ち、
複数のフレームデータを含む映像信号データを入力し、当該映像信号データに基づいてディスプレイに画像を表示する表示装置であって、
フレームデータを入力する入力手段と、
フレームデータを記憶するフレームメモリと、
前記入力手段で入力されたフレームデータと、前記フレームメモリに記憶された該入力されたフレームデータの直前のフレームデータと、を比較して補正データを決定する決定手段と、
決定された前記補正データを、前記入力されたフレームデータに付加する付加手段と、
前記補正データが付加された前記入力されたフレームデータを、前記フレームメモリに記憶制御する記憶制御手段と、
前記記憶制御手段により前記フレームメモリに記憶制御されたフレームデータを予め定められたフレームレイトで読み出し、該フレームデータに付加された前記補正データに基づいて、該フレームデータを補正する補正手段と、
補正された前記フレームデータに基づいて前記ディスプレイに画像を表示制御する表示制御手段と、
を備える。
【００２２】
また、本発明による表示装置の制御方法は以下の構成を備える。即ち、
複数のフレームデータを含む映像信号データを入力し、当該映像信号データに基づいてディスプレイに画像を表示する、フレームデータを記憶するフレームメモリを備える表示装置の制御方法であって、
フレームデータを入力する入力工程と、
前記入力工程で入力されたフレームデータと、前記フレームメモリに記憶された該入力されたフレームデータの直前のフレームデータと、を比較して補正データを決定する決定工程と、
決定された前記補正データを、前記入力されたフレームデータに付加する付加工程と、
前記補正データが付加された前記入力されたフレームデータを、前記フレームメモリに記憶制御する記憶制御工程と、
前記記憶制御工程において前記フレームメモリに記憶制御されたフレームデータを予め定められたフレームレイトで読み出し、該フレームデータに付加された前記補正データに基づいて、該フレームデータを補正する補正工程と、
補正された前記フレームデータに基づいて前記ディスプレイに画像を表示制御する表示制御工程と、
を備える。
【発明の効果】
【００２３】
本発明によれば、メモリ構成及びその制御を煩雑化せずに液晶応答速度特性を向上することが可能な表示技術を提供することができる。
【発明を実施するための最良の形態】
【００２４】
以下、添付図面を参照して本発明に係る実施の形態を詳細に説明する。ただし、この実施の形態に記載されている構成要素はあくまでも例示であり、本発明の範囲をそれらのみに限定する趣旨のものではない。
【００２５】
＜＜第１の実施形態＞＞
（液晶表示装置の構成）
図１は、本実施形態に係る液晶表示装置の概略ブロック図である。１０は倍速変換部、２０はフレームメモリ、３０は補正データ決定部、４０は補正データ付加部、５０は補正処理部、６０は極性反転部、７０はＤＡ変換部、８０はパネルドライバ、９０は液晶パネルである。
【００２６】
本構成において、倍速変換部１０は、補正データ付加部４０から入力される映像信号データをフレームメモリ２０へ書き込む。更に、倍速変換部１０は、フレームメモリ２０に格納されている映像信号データを入力映像信号データのフレームレイトに対して倍のレイトで読み出すことによって倍速変換された映像信号データを生成し、補正処理部５０へ出力する。
【００２７】
補正データ決定部３０は、フレームメモリ２０に格納されている前フレームの映像信号データを入力のフレームレイトと同一レイトで読み出し、現フレームの映像信号データＤｉｎとの信号レベルの比較を行う。そして、その比較結果に基づいて、例えば４ビットの補正データとして補正データ付加部４０に出力する。補正データ付加部４０は、例えば１２ビットで入力される現フレームの映像信号データＤｉｎに対して、ＭＳＢあるいはＬＳＢに前記４ビットの補正データを付加した１６ビットのデータとして倍速変換部１０へ出力する。なお、補正データには、オーバードライブ駆動のレベルを示す情報などが含まれる。
【００２８】
補正処理部５０は、倍速変換されて入力される１６ビットのデータから、ＭＳＢあるいはＬＳＢ４ビットの補正データを参照し、応答速度を更新した１２ビットの映像信号データを生成する。ここで、映像信号データの補正は、倍速フレームレイトの映像信号に対して、最初の倍速フレームあるいは後の倍速フレームのいずれか一方のみで行うことが出来る。或いはまた、映像信号データの補正を両方の倍速フレームで行うことも、あるいは行わないことも可能である。
【００２９】
極性反転部６０は、液晶パネル９０に供給される電圧の極性がコモン電圧に対して、倍速フレームの一方がプラス、もう一方がマイナスとなるような映像信号データとしてＤＡ変換部７０へ出力する。ＤＡ変換部７０は、極性反転処理された映像信号データをアナログ信号に変換する。そして、このアナログ信号により、パネルドライバ８０を介して液晶パネル９０が駆動される。ここで、パネルドライバ８０はＤＡ変換部７０に含まれても良い。また、液晶パネル９０の入力がデジタル入力であった場合、ＤＡ変換部７０及びパネルドライバ８０は不要であることは言うまでもない。
【００３０】
（書き込み、読み出しの動作）
次に、本実施形態におけるフレームメモリ２０の書き込み、読み出し動作について図２及び図３を参照して詳細に説明する。図２は、フレーム期間におけるフレームメモリ２０の書き込み、読み出し動作を説明するタイミング図である。なお、本実施形態でフレームメモリ２０は、図示しない第１フレームメモリ２０ａと第２フレームメモリ２０ｂとで構成される。
【００３１】
ＤｉｎとしてフレームＦnが入力されているときは、第１フレームメモリ２０ａの書き込み制御がアクティブとなり、映像信号データは、第１フレームメモリ２０ａに図２（ａ）で示すように書き込まれる（２０１）。一方、このとき第２フレームメモリ２０ｂは書き込み動作を行わない。第２フレームメモリ２０ｂは、前フレームＦn-1で格納された映像信号データの読み出しを、図２（ｅ）のように入力映像信号Ｄｉｎと同一レイトで行う（等倍読み出し、２０２）と共に、図２（ｆ）のように２倍のレイトで行う（倍速読み出し、２０３）。ここで、図２（ｅ）に示すように入力映像信号Ｄｉｎと同一レイトで読み出された映像信号データ（２０２、２０４）は、前フレームデータとして補正データ決定部３０において現フレームデータである入力映像信号データＤｉｎとの比較に利用される。補正データ決定部３０は、現フレームデータと前フレームデータとの間で信号レベルに差分を生じた映像信号データの組み合わせに対して、補正処理部５０で補正処理を行うための補正データを決定する。また、第１フレームメモリ２０ａに書き込まれる映像信号データは、前記補正データ決定部３０で決定された補正データがＭＳＢ或いはＬＳＢに付加されたデータである。
【００３２】
同様に、次のフレームＦn+1では第２フレームメモリ２０ｂの書き込み制御がアクティブとなり、映像信号データは、第２フレームメモリ２０ｂに図２（ｄ）で示すように書き込まれる（２０５）。一方、第１フレームメモリ２０ａは書き込み動作を行わず、前フレームＦnで格納された映像信号データの読み出しを図２（ｂ）に示すように入力映像信号Ｄｉｎと同一レイトで行う（２０６）と共に図２（ｃ）に示すように２倍のレイトで行う（２０７）。
【００３３】
ここで、図２（ｂ）に示すように入力映像信号Ｄｉｎと同一レイトで読み出された映像信号データ（２０６）は、前フレームデータとして補正データ決定部３０において現フレームデータである入力映像信号データＤｉｎとの比較に利用される。補正データ決定部３０は、現フレームデータと前フレームデータとの間で信号レベルに差分を生じた映像信号データの組み合わせに対して、補正処理部５０で補正処理を行うための補正データを決定する。また、第２フレームメモリ２０ｂに書き込まれる映像信号データは、前記補正データ決定部３０で決定された補正データをＭＳＢあるいはＬＳＢに付加されたデータである。
【００３４】
映像信号データの書き込み、読み出しの更なる詳細について、図３を参照して説明する。図３は、フレームＦnのライン期間におけるフレームメモリ２０の書き込み、読み出し動作を説明するタイミング図である。フレームＦnでは第１フレームメモリ２０ａは書き込み制御がアクティブとなっており、映像信号データは、第１フレームメモリ２０ａに図３（ａ）で示すようにライン毎に書き込まれる（３０１）。一方、第２フレームメモリ２０ｂは書き込み動作を行わず、図３（ｇ）で示すように、ラインＬnの１／３期間に、前フレームＦn-1で格納された映像信号のラインＬn+1のデータを読み出す（３０２）。また、図３（ｈ）で示すように、ラインＬnの２／３期間に、前フレームＦn-1で格納された映像信号のラインＬm及びＬm+1のデータを読み出す（３０３）。
【００３５】
ここで、第２フレームメモリから読み出される映像信号データは、不図示のラインメモリにそれぞれ一旦格納される。そして、図３（ｇ）で読み出された映像信号データは、現フレームデータである入力映像信号ＤｉｎのラインＬn+1に同期して、図３（ｄ）の３０４で示すように前フレームＦn-1におけるラインＬn+1の映像信号データとして再生される。再生されたラインＬn+1の映像信号データは、補正データ決定部３０において現フレームのラインＬn+1における入力映像信号データＤｉｎとの比較に利用される。また、図３（ｈ）で読み出された映像信号データ（３０３）は、現フレームと１／２周期ずれたタイミングで図３（ｅ）の３０５で示すように前フレームＦn-1におけるラインＬm及びラインＬm+1の映像信号データとして再生される。
【００３６】
なお、図３（ｅ）で示すように読み出される前フレームＦn-1の映像信号データは、現フレームＦnの半分の周期で繰り返し読み出されることによって倍速映像信号データとなる。次のフレームＦn+1では、第２フレームメモリ２０ｂの書き込み制御がアクティブ、第１フレームメモリ２０ａの読み出し制御がアクティブとなり、上記と同様の書き込み、読み出し制御が行われる。図１の補正処理部５０は、第１フレームメモリ２０ａあるいは第２フレームメモリ２０ｂから倍速で読み出されるデータのうちＭＳＢあるいはＬＳＢに付加される補正データを参照して応答速度を改善するための補正処理を行う。以上の動作を繰り返すことによって、入力映像信号データのフレームレイト変換及び、応答速度補正処理を同時に実現している。
【００３７】
本実施形態に係る構成拠れば、倍速変換に使用するフレームメモリとオーバードライブ駆動に使用するフレームメモリとを共通にすることが可能である。また、オーバードライブ駆動のための映像信号データの比較を、入力映像信号のフレームレイトに同期して行うことが可能である。従って、メモリ構成及びその制御を煩雑化せずに液晶応答速度特性の向上が可能な表示技術を提供することができる。
【００３８】
また、倍速変換後のいずれのフレームにおいてもオーバードライブ駆動のための補正を行うことが可能である。従って、液晶応答速度特性の向上のための補正処理を適正に行うことが出来る表示技術を提供することができる。
【００３９】
なお、本実施形態においては、オーバードライブ駆動を行うために倍速でフレームを読み出す構成について例示的に説明したが、読み出し速度は倍速に限られず、用途や目的に応じて適切なレイトで読み出しを行うことができる。
【００４０】
＜＜第２の実施形態＞＞
第２の実施形態に係る液晶表示装置の基本構成は、図１に示す第１の実施形態と同じである。図４は、倍速変換部１０、フレームメモリ２０、補正データ決定部３０、補正データ付加部４０、及び補正処理部５０のより詳細なブロック図である。
【００４１】
倍速変換部１０は、第１ラインメモリ１１、第２ラインメモリ１２、第１セレクタ１３、メモリコントローラ１４、第３ラインメモリ１５、第４ラインメモリ１６、及び第２セレクタ１７で構成される。また、補正データ決定部３０は、メモリコントローラ１４、第５ラインメモリ３１、第６ラインメモリ３２、第３セレクタ３３、及び補正データ決定部３４で構成される。なお、フレームメモリ２０は、少なくとも２フレームデータを格納可能なメモリ容量を備える１個のフレームメモリである。
【００４２】
本構成において、補正データ付加部４０からの映像信号データは、ライン毎に交互に第１ラインメモリ１１及び第２ラインメモリ１２に格納される。第１セレクタ１３は、第１ラインメモリ１１へ映像信号データが書き込まれるラインにおいては第２ラインメモリ１２から映像信号データを読み出す。一方、第２ラインメモリ１２へ映像信号データが書き込まれるラインにおいては第１ラインメモリ１１から映像信号データを読み出すように制御される。第１セレクタ１３からの出力は、メモリコントローラ１４を介してフレームメモリ２０へフレームデータとして格納される。
【００４３】
ここで、第１ラインメモリ１１及び第２ラインメモリ１２からの読み出しは、連続する４画素分のデータを同時に読み出すように制御される。映像信号データが１相で入力される場合、例えば、ラインメモリ１１及び１２をそれぞれ４つのラインメモリで構成することができる。そして、４つのラインメモリに対して同一アドレスに画素順に映像信号データを格納し、読み出しは４つのラインメモリから同時に行うことで、連続する４画素分のデータを同時に読み出すことが出来る。映像信号が２相で入力される場合には、例えば、第１ラインメモリ１１及び第２ラインメモリ１２をそれぞれ２つのデュアルポートメモリで構成することができる。そして、入力映像信号と同一のクロックレイトで２つのデュアルポートメモリに対して同一アドレスに画素順に映像信号データを格納し、読み出しは倍のクロックレイトで２つのデュアルポートメモリから同時に行うように制御することで実現出来る。
【００４４】
また、メモリコントローラ１４は、４相で入力される映像信号データを２相づつ倍速でフレームメモリ２０へ書き込み、倍速で２相づつ読み出して４相に展開して出力するように制御する。
【００４５】
フレームメモリ２０に格納された映像信号データは、メモリコントローラ１４を介して、ライン毎に交互に倍速変換部１０を構成する第３ラインメモリ１５及び第４ラインメモリ１６に格納される。第２セレクタ１７は、フレームメモリ２０から読み出した映像信号データが第３ラインメモリ１５へ書き込まれるラインにおいては、第４ラインメモリ１６に格納されている映像信号データを読み出すように制御される。一方、第４ラインメモリ１６書き込まれるラインにおいては第３ラインメモリ１５から映像信号データを読み出すように制御される。第３ラインメモリ１５及び第４ラインメモリ１６からの読み出しは、入力フレームレイトに対して倍のフレームレイトとなるクロックレイトで読み出される。
【００４６】
ここで、第３ラインメモリ１５及び第４ラインメモリ１６から読み出される映像信号データは、４画素分並列の４相データとしている。従って、入力映像信号Ｄｉｎが１相の場合、フレームメモリ２０への書き込み／読み出しクロックは入力映像信号と同一レイトであり、入力映像信号のクロックレイトの実質４倍となっている。また、入力映像信号Ｄｉｎが２相の場合、フレームメモリ２０への書き込み／読み出しクロックは入力映像信号の倍のレイトであり、入力映像信号のクロックレイトの実質２倍となっている。
【００４７】
従って、入力フレームレイトに対して倍のフレームレイトで読み出しを行うために、例えば、第３ラインメモリ１５及び第４ラインメモリ１６をそれぞれデュアルポートメモリで構成することができる。そして、入力映像信号Ｄｉｎが１相の場合には入力映像信号のクロックレイトの１／２のクロックレイトで読み出し、２相の場合には入力映像信号のクロックレイトと同一クロックレイトで読み出すことで、必要なフレームレイトで読み出すことができる。
【００４８】
フレームメモリ２０に格納された映像信号データは、メモリコントローラ１４を介して、ライン交互に補正データ決定部３０を構成する第５ラインメモリ３１及び第６ラインメモリ３２に格納される。第３セレクタ３３は、フレームメモリ２０から読み出した映像信号データが第５ラインメモリ３１へ書き込まれるラインにおいては、第６ラインメモリ３２に格納されている映像信号データを読み出すように制御される。一方、第６ラインメモリ３２書き込まれるラインにおいては第５ラインメモリ３１から映像信号データを読み出すように制御される。ここで、第５ラインメモリ３１及び第６ラインメモリ３２からの読み出しは、フレームメモリ２０から４相で読み出されてくる映像信号データを入力映像信号データと同一タイミングで１相のデータとなるように制御される。これは、例えば、第５ラインメモリ３１及び第６ラインメモリ３２をそれぞれ４つのデュアルポートメモリで構成し、４つのデュアルポートメモリから順次に入力映像信号データと同一のクロックレイトで読み出すことで実現することが出来る。なお、入力映像信号データＤｉｎが２相の場合には、例えば、次のようにして実現することができる。即ち、第５ラインメモリ３１及び第６ラインメモリ３２をそれぞれ２つのデュアルポートメモリで構成し、２つのデュアルポートメモリから順次に入力映像信号データと同一のクロックレイトで読み出すことで実現することが出来る。
【００４９】
第３セレクタ３３からの映像信号データは、前フレームデータとして補正データ決定部３４へ入力され、現フレームデータＤｉｎとの間で信号レベル比較を行い、比較結果を例えば４ビットの補正データとして出力する。補正データ付加部４０は、例えば１２ビットで入力される現フレームの映像信号データＤｉｎに対して、ＭＳＢあるいはＬＳＢに前記４ビットの補正データを付加した１６ビットのデータとして倍速変換部１０へ出力する。
【００５０】
補正処理部５０は、入力される４相１６ビットのデータから、ＭＳＢあるいはＬＳＢ４ビットの補正データを参照し、応答速度を補正した１２ビットの映像信号データを生成する。ここで、映像信号データの補正は、倍速フレームレイトの映像信号に対して、最初の倍速フレームあるいは後の倍速フレームのいずれか一方のみで行うことが出来る。あるいはまた、両方の倍速フレームで映像信号データの補正を行うことも、あるいは行わないことも可能である。
【００５１】
なお、フレームメモリ２０は、ＤＤＲ−ＳＤＲＡＭとすることで、フレームメモリ２０への書き込み、及び読み出しを２相づつ倍速で行い、入力映像信号のクロックレイトの実質４倍で行うように制御することが出来る。ただし、ＤＤＲ−ＳＤＲＡＭは、Ｄｏｕｂｌｅ  Ｄａｔａ  Ｒａｔｅ−Ｓｙｎｃｈｒｏｎｏｕｓ  ＤＲＡＭの略称である。また、フレームメモリ２０をＳＤＲ−ＳＤＲＡＭとした場合、バス幅を倍にすることでフレームメモリ２０への書き込み、及び読み出しを、入力映像信号のクロックレイトの実質４倍で行うように制御することが出来る。ただし、ＳＤＲ−ＳＤＲＡＭは、Ｓｉｎｇｌｅ  Ｄａｔａ  Ｒａｔｅ−Ｓｙｎｃｈｒｏｎｏｕｓ  ＤＲＡＭの略称である。これにより入力フレーム期間の１／４期間で入力映像信号データをフレームメモリに書き込み、２／４期間で倍速フレームデータを生成するための読み出しを行い、残りの１／４期間で応答速度補正データを決定するための参照データを読み出す制御を行っている。また、フレームメモリ２０は、最低２フレーム分の容量を備え、書き込むフレームのメモリ空間と読み出すフレームのメモリ空間とを分けることにより１個のフレームメモリで倍速変換とオーバースキャン駆動を実現可能としている。
【００５２】
次に、各ラインメモリの動作について図５を参照して説明する。図５は、フレームＦnのライン期間におけるラインメモリ１１、１２、１５、１６、３１、３２におけるそれぞれの書き込み、読み出し動作を説明するタイミング図である。
【００５３】
フレームＦnのラインＬn期間では、第１ラインメモリ１１の書き込み制御がアクティブとなり、映像信号データは、第１ラインメモリ１１に図５（ａ）で示すように書き込まれる（５０１）。一方、第２ライメモリ１２は書き込み動作を行わず、図５（ｄ）で示すように、ラインＬnの１／４期間に前ラインＬn-1期間に格納された映像信号データを読み出す（５０２）。
【００５４】
フレームＦnの次のラインＬn+1期間では、第２ラインメモリ１２の書き込み制御がアクティブとなり、映像信号データは、第２ラインメモリ１２に図５（ｃ）で示すように書き込まれる（５０３）。一方、第１ライメモリ１１は書き込み動作を行わず、図５（ｂ）で示すように、ラインＬn+1の１／４期間に前ラインＬn期間に格納された映像信号データを読み出す（５０４）。なお、第１ラインメモリ１１及び第２ラインメモリ１２へ書き込まれる映像信号データは、補正データが付加されたデータであり、読み出されるデータはフレームメモリ２０へ格納される。
【００５５】
以上の動作をライン交互に繰り返し、第１セレクタ１３で第１ラインメモリ１１及び第２ラインメモリ１２からの読み出しデータを交互に選択することで入力映像データＤｉｎをフレームメモリ２０へ書き込む。
【００５６】
また、フレームＦnのラインＬn期間において、最初の１／４期間は、第３ラインメモリ１５の書き込み制御がアクティブとなる。そして、図５（ｅ）のようにフレームメモリ２０から読み出されるフレームＦn-1のラインＬmに対応する映像信号データが書き込まれる（５０５）。一方、第４ラインメモリ１６は書き込み動作を行わず、図５（ｈ）で示すように、２番目の１／４期間にかけてラインＬn-1期間に格納されたフレームＦn-1のラインＬm-1に対応する映像信号データを入力フレームレイトの倍のフレームレイトとなるように読み出す（５０６）。
【００５７】
フレームＦnのラインＬn期間において、３番目の１／４期間は、第４ラインメモリ１６の書き込み制御がアクティブとなる。そして、図５（ｇ）で示すようにフレームメモリ２０から読み出されるフレームＦn-1のラインＬm+1に対応する映像信号データが書き込まれる（５０７）。一方、第３ラインメモリ１５は書き込み動作を行わず、図５（ｆ）で示すように、４番目の１／４期間にかけてラインＬn期間に格納されたフレームＦn-1のラインＬmに対応する映像信号データを入力フレームレイトの倍のフレームレイトとなるように読み出す（５０８）。
【００５８】
以上の動作をライン交互に繰り返し、第２セレクタ１７で第３ラインメモリ１５及び第４ラインメモリ１６からの読み出しデータを交互に選択することで、連続したフレームデータを生成する。また、この動作を入力フレーム期間に２回行うことで入力フレームレイトに対して倍のフレームレイトの映像信号データを生成する。こうして生成された映像信号データは、補正処理部５０で応答速度補正処理される。
【００５９】
また、フレームＦnのラインＬn期間において、４番目の１／４期間は、第５ラインメモリ３１の書き込み制御がアクティブとなる。そして、図５（ｉ）で示すようにフレームメモリ２０から読み出されるフレームＦn-1のラインＬn+1に対応する映像信号データが書き込まれる（５０９）。一方、第６ラインメモリ３２は書き込み動作を行わず、図５（ｌ）で示すように、ラインＬn-1期間に格納されたフレームＦn-1のラインＬnに対応する映像信号データを入力フレームレイトと同一のフレームレイトとなるように読み出す（５１０）。
【００６０】
フレームＦnの次のラインＬn+1期間では、第６ラインメモリ３２の書き込み制御がアクティブとなる。そして、図５（ｋ）で示すようにフレームメモリ２０から読み出されるフレームＦn-1のラインＬn+2に対応するの映像信号データが書き込まれる（５１１）。一方、第５ラインメモリ３１は書き込み動作を行わず、図５（ｊ）で示すように、ラインＬn期間に格納されたフレームＦn-1のラインＬn+1に対応する映像信号データを入力フレームレイトと同一のフレームレイトとなるように読み出す（５１２）。
【００６１】
以上の動作をライン交互に繰り返し、第３セレクタ３３で第５ラインメモリ３１及び第６ラインメモリ３２からの読み出しデータを交互に選択することで、入力フレームレイトに同期する連続したフレームデータを生成する。こうして生成された映像信号データは、補正データ決定部３４において入力映像信号データＤｉｎとの間で信号レベル比較が行われ、比較結果を例えば４ビットの補正データとして出力する。
【００６２】
上記のように、本実施形態に係る構成に拠れば、１つのフレームメモリを使用して倍速変換及び液晶応答速度特性の向上のための補正処理を適正に行うことが可能な表示技術を提供することができる。
【００６３】
＜＜第３の実施形態＞＞
本実施形態では、映像信号データを格納するフレームメモリと補正データを格納するフレームメモリとが別個に設けられた構成について説明する。
【００６４】
図６は、第３の実施形態に係る液晶表示装置の概略ブロック図であり、図４と同一構成要素に関しては同一符号を付している。図６において、２１は少なくとも２フレーム分の映像信号データを格納可能なメモリ容量を備える第１フレームメモリ、２２は２フレーム分の補正データを格納可能なメモリ容量を備える第２フレームメモリである。
【００６５】
本構成において、映像信号データ及び該映像信号データに対応する補正データは、ライン交互に第１ラインメモリ１１及び第２ラインメモリ１２に格納される。第１セレクタ１３は、第１ラインメモリ１１へ映像信号データ及び補正データが書き込まれるラインにおいては第２ラインメモリ１２から映像信号データ及び補正データを読み出す。第２ラインメモリ１２へ映像信号データ及び補正データが書き込まれるラインにおいては第１ラインメモリ１１から映像信号データ及び補正データを読み出すように制御される。映像信号データ及び補正データは、メモリコントローラ１４を介してそれぞれ第１フレームメモリ２１及び第２フレームメモリ２２へフレームデータとして格納される。
【００６６】
ここで、第１ラインメモリ１１及び第２ラインメモリ１２からの読み出しは、連続する４画素に対応する映像信号データ及び補正データを同時に読み出すように制御される。映像信号データが１相で入力される場合は、例えば、ラインメモリ１１と１２をそれぞれ４つのラインメモリで構成し、４つのラインメモリに対して同一アドレスに画素順に映像信号データ及び補正データを格納し、読み出しは４つのラインメモリから同時に行う。映像信号が２相で入力される場合は、例えば、次のように制御する。即ち、ラインメモリ１１、１２をそれぞれ２つのデュアルポートメモリで構成する。そして、入力映像信号と同一のクロックレイトで２つのデュアルポートメモリに対して同一アドレスに画素順次に映像信号データ及び補正データを格納し、読み出しは倍のクロックレイトで２つのデュアルポートメモリから同時に行うように制御する。
【００６７】
また、メモリコントローラ１４は、４相で入力される映像信号データ及び補正データを２相づつ倍速でそれぞれ第１フレームメモリ２１及び第２フレームメモリ２２へ書き込み、倍速で２相づつ読み出して４相に展開して出力するように制御する。
【００６８】
第１フレームメモリ２１及び第２フレームメモリ２２に格納された映像信号データ及び補正データは、メモリコントローラ１４を介して、ライン交互に倍速変換部１０を構成する第３ラインメモリ１５及び第４ラインメモリ１６に格納される。第２セレクタ１７は、第１フレームメモリ２１及び第２フレームメモリから読み出した映像信号データ及び補正データが第３ラインメモリ１５へ書き込まれるラインにおいては、第４ラインメモリ１６に格納されている映像信号データを読み出す。第４ラインメモリ１６書き込まれるラインにおいては、第３ラインメモリ１５から映像信号データ及び補正データを読み出す。第３ラインメモリ１５及び第４ラインメモリ１６からの読み出しは、入力フレームレイトに対して倍のフレームレイトとなるクロックレイトで読み出される。
【００６９】
ここで、第３ラインメモリ１５及び第４ラインメモリ１６から読み出される映像信号データ及び補正データは、４画素分並列の４相データとしている。従って、入力映像信号Ｄｉｎが１相の場合、第１フレームメモリ２１及び第２フレームメモリへの書き込み／読み出しクロックは入力映像信号と同一レイトであり、入力映像信号のクロックレイトの実質４倍となる。また、入力映像信号Ｄｉｎが２相の場合、第１フレームメモリ２１及び第２フレームメモリへの書き込み／読み出しクロックは入力映像信号の倍のレイトであり、入力映像信号のクロックレイトの実質２倍となる。
【００７０】
従って、例えば、ラインメモリ１５、１６をそれぞれデュアルポートメモリで構成し、Ｄｉｎが１相の場合には入力映像信号のクロックレイトの１／２のクロックレイトで読み出すことで入力フレームレイトに対して倍のフレームレイトとすることが出来る。また、入力映像信号Ｄｉｎが２相の場合には入力映像信号のクロックレイトと同一クロックレイトで読み出すことで入力フレームレイトに対して倍のフレームレイトとすることが出来る。
【００７１】
第１フレームメモリ２１に格納された映像信号データは、メモリコントローラ１４を介して、ライン交互に補正データ決定部３０を構成する第５ラインメモリ３１及び第６ラインメモリ３２に格納される。第３セレクタ３３は、第１フレームメモリ２１から読み出した映像信号データが第５ラインメモリ３１へ書き込まれるラインにおいては、第６ラインメモリ３２に格納されている映像信号データを読み出す。第６ラインメモリ３２書き込まれるラインにおいては、第５ラインメモリ３１から映像信号データを読み出す。ここで、第５ラインメモリ３１及び第６ラインメモリ３２からの読み出しは、第１フレームメモリ２１から４相で読み出されてくる映像信号データを入力映像信号データと同一タイミングで１相のデータとなるように制御される。これは、例えば、第５ラインメモリ３１及び第６ラインメモリ３２をそれぞれ４つのデュアルポートメモリで構成し、４つのデュアルポートメモリから順次に入力映像信号データと同一のクロックレイトで読み出すことで実現することが出来る。なお、入力映像信号データＤｉｎが２相の場合には、例えば、ラインメモリ３１、３２をそれぞれ２つのデュアルポートメモリで構成し、２つのデュアルポートメモリから順次に入力映像信号データと同一のクロックレイトで読み出すことで実現することが出来る。
【００７２】
第３セレクタ３３からの映像信号データは、前フレームデータとして補正データ決定部３４へ入力され、現フレームデータＤｉｎとの間で信号レベル比較を行う。比較結果は、例えば４ビットの補正データとして出力され、第１ラインメモリ１１及び第２ラインメモリ１２へ入力される。
【００７３】
ここまで、映像信号データ及び補正データは、第１ラインメモリ１１、第２ラインメモリ１２、第３ラインメモリ１５及び第４ラインメモリ１６に共通に格納される形態として説明してきた。しかし、それぞれのラインメモリを映像信号データと補正データとで分けて格納するように構成しても良い。
【００７４】
補正処理部５０は、映像信号データと補正データとから応答速度を補正した１２ビットの映像信号データを生成する。ここで、映像信号データの補正は、倍速フレームレイトの映像信号に対して、最初の倍速フレームあるいは後の倍速フレームのいずれか一方のみで行うことが出来る。あるいはまた、両方の倍速フレームで映像信号データの補正を行うことも、あるいは行わないことも可能である。
【００７５】
なお、第１フレームメモリ２１及び第２フレームメモリ２２は、ＤＤＲ−ＳＤＲＡＭとすることで、フレームメモリへの書き込み、及び読み出しを２相づつ倍速で行い、入力映像信号のクロックレイトの実質４倍で行うように制御することが出来る。また、第１フレームメモリ２１及び第２フレームメモリ２２をＳＤＲ−ＳＤＲＡＭとした場合、バス幅を倍にすることでフレームメモリへの書き込み、及び読み出しを、入力映像信号のクロックレイトの実質４倍で行うように制御することが出来る。これにより入力フレーム期間の１／４期間で入力映像信号データをフレームメモリに書き込み、２／４期間で倍速フレームデータを生成するための読み出しを行い、残りの１／４期間で応答速度補正データを決定するための参照データを読出す制御を実現している。また、フレームメモリ２１、２２は、それぞれ最低２フレーム分の映像信号データ及び補正データを格納可能な容量を備え、書き込むフレームのメモリ空間と読み出すフレームのメモリ空間とを分けている。これにより１個のフレームメモリで倍速変換とオーバースキャン駆動を実現可能としている。
【００７６】
上記のように、本実施形態に係る構成に拠れば、倍速変換及び液晶応答速度特性の向上のための補正処理を適正に行うことが出来る表示技術を提供することができる。また、映像信号データを格納するフレームメモリと補正データを格納する補正データを独立にしている。このため、例えば、システム構成上オーバードライブが必要ない場合、補正データ格納用のフレームメモリを構成要素から容易に外すことが可能となり、コストダウン効果を見込むことが出来る。
【図面の簡単な説明】
【００７７】
【図１】第１の実施形態に係る液晶表示装置の概略構成を示すブロック図である。
【図２】フレームメモリの書き込み、読み出しに係る動作のタイミングを示す模式図である。
【図３】フレームメモリの書き込み、読み出しに係る動作のタイミングを示す模式図である。
【図４】第２の実施形態に係る液晶表示装置の概略構成を示すブロック図である。
【図５】フレームメモリの書き込み、読み出しに係る動作のタイミングを示す模式図である。
【図６】第３の実施形態に係る液晶表示装置の概略構成を示すブロック図である。
【図７】従来の液晶表示装置の構成を示すブロック図である。
【図８】フレームメモリの書き込み、読み出しに係る動作のタイミングを示す模式図である。
【図９】液晶駆動信号と液晶応答特性を例示する模式図である。
【図１０】液晶駆動信号と液晶応答特性を例示する模式図である。
【図１】
2008070561.tif 000003
【図２】
2008070561.tif 000004
【図３】
2008070561.tif 000005
【図４】
2008070561.tif 000006
【図５】
2008070561.tif 000007
【図６】
2008070561.tif 000008
【図７】
2008070561.tif 000009
【図８】
2008070561.tif 000010
【図９】
2008070561.tif 000011
【図１０】
2008070561.tif 000012