(57)【要約】【課題】正確な電流判定を行う。【解決手段】スイッチング素子１８，２０のスイッチングをＰＷＭ制御器６０により制御してコイル１４に所望の電流を流す。電圧センサ４２には、スイッチング素子１８，２０の中点電圧Ｖｏについて、予め決定された閾値電圧ΔＶとの差であるＶｏ−ΔＶと、上側ラインの電圧Ｖｃから閾値電圧ΔＶを減算したものとの差であるＶｏ−（Ｖｃ−ΔＶ）の値を検出する。そして、電圧センサの検出結果をフリップフロップ４４，４６を開始デッドタイム補償器４８を介しＰＷＭ制御器６０に入力し、例えばＰＷＭ制御信号生成における指令についてデッドタイム補償を行う。【選択図】図２
2008048472.tif 000002
【特許請求の範囲】
【請求項１】
高電圧の上側ラインと低電圧の下側ラインとの間に直列接続した２つのスイッチング素子を複数組有し、各々のスイッチング素子に逆並列接続された還流ダイオードを有し、スイッチング素子をオンオフし、直列接続したスイッチング素子が共にオンしないようにデッドタイムが設定され、２つのスイッチング素子の中点から出力を取り出す電力変換回路であって、
前記中点の電圧Ｖｏと、前記上下ライン間の電圧Ｖｃと、予め決定された閾値電圧ΔＶと、が入力され、Ｖｏ−ΔＶと、Ｖｏ−（Ｖｃ−ΔＶ）の値によって、Ｖｏの状態を検出する電圧センサを含み、
電圧センサの検出結果に基づいて、前記スイッチング素子のスイッチングを制御するための指令についてデッドタイム補償を行うことを特徴とする電力変換回路。
【請求項２】
請求項１に記載の電力変換回路において、
前記電圧センサは、
ＶｏとΔＶとが入力され、これらを比較する第１コンパレータと、
ＶｃとΔＶとが入力され、これらの差を出力するオペアンプを利用した減算器と、
この減算器の出力とＶｏが入力され、これらを比較する第２コンパレータと、
を含むことを特徴とする電力変換回路。
【請求項３】
請求項２に記載の電力変換回路において、
前記電圧センサは、
前記第１コンパレータの比較結果を取り込む第１フリップフロップと、
前記第２コンパレータの比較結果を取り込む第２フリップフロップと、
を含み、
第１フリップフロップと第２フリップフロップの出力を検出結果として出力することを特徴とする電力変換回路。
【請求項４】
請求項３に記載の電力変換回路において、
前記第１フリップフロップは、上側電源ライン側のスイッチング素子がオンするタイミングで第１コンパレータの比較結果を取り込み、
前記第２フリップフロップは、下側電源ライン側のスイッチング素子がオンするタイミングで第２コンパレータの比較結果を取り込むことを特徴とする電力変換回路。
【請求項５】
請求項４に記載の電力変換回路において、
前記電圧センサは、
前記第１コンパレータの比較結果を下側電源ライン側のスイッチング素子がオンするタイミングで取り込む第３フリップフロップをさらに含み、
第１〜第３フリップフロップの出力を検出結果として出力することを特徴とする電力変換回路。
【請求項６】
請求項１〜５のいずれか１つに記載の電力変換回路において、
前記電圧ＶｏおよびＶｃは、同一の分圧比で、抵抗分圧して低電圧化した電圧であることを特徴とする電力変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
上側電源ラインと下側電源ラインとの間に直列接続した２つのスイッチング素子をオンオフして、中点から出力を取り出す電力変換回路に関する。
【背景技術】
【０００２】
従来より、モータ駆動用のインバータや、コンバータなどにおいては、２つのスイッチング素子を直列接続し、この両端に入力電圧を印加し、中点より出力を得る構成が採用される。例えば、３相インバータであれば、入力電圧に対し、３組６つのスイッチング素子を用意し、６つのスイッチング素子をオンオフしてスイッチング素子の組の中点から３相の電流をそれぞれ出力する。
【０００３】
また、このような回路において、出力の電流を制御するために、ＰＷＭ（パルス幅変調）制御が行われる。このＰＷＭ制御では、通常三角波と指令電圧を比較してスイッチング素子のオン期間を決定する。そして、指令電圧を変更することで、出力を所定のものに制御することができる。
【０００４】
ここで、スイッチング素子を利用した電力変換回路においては、上下のスイッチング素子が同時オンすると、電源が短絡されてしまうため、これを避けなければならない。このため、スイッチングの際には上下のスイッチング素子が両方ともオフするデッドタイムが設けられる。
【０００５】
そして、デッドタイムを設けた場合、上側電源ラインと下側電源ラインとの間に直列接続した２つのスイッチング素子の中点から電流が流れ出る時、デッドタイム期間中は、下側電源ラインに逆並列接続されたダイオードを電流が流れるため、指令電圧に対し、デッドタイム期間分、出力電圧が下がる誤差が発生する。また、中点に電流が流れ込む時のデッドタイム期間中は、上側電源ラインに逆並列接続されたダイオードを電流が流れ、指令電圧に対しデッドタイム期間分出力電圧が上がる誤差が発生する。また、中点を流れる電流がゼロ付近では、指令電圧に対する出力電圧の誤差はない。このため、デッドタイム補償を行うことについて、従来から提案がある。
【０００６】
特許文献１では、デッドタイムの終わりのときに、出力端子の電圧を計測し、計測された電圧が閾値を超えたか否かでここに接続されている負荷電流の方向を判定し、判定結果に応じてデッドタイム補償を行っている。
【０００７】
また、特許文献２では、負荷に流れる電流を電流センサで検出し、電流の方向を判定し、その判定結果に応じてデッドタイム補償を行っている。
【０００８】
【特許文献１】特開平１０−２８５９３７号公報
【特許文献２】特開２００４−２４８４８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ここで、特許文献１において、上下ライン間の電圧が変化すると、出力端の電圧波形の電圧値も変化する。従って、出力端の電圧を一定値の閾値と比較するやり方では、負荷電流の方向を正しく検出できない場合が生じる。
【００１０】
また、特許文献２では、電流センサにオフセット誤差があると、電流方向を正確に判定できず、また電流リップルが大きいと確実な判定が難しい。
【課題を解決するための手段】
【００１１】
本発明は、高電圧の上側ラインと低電圧の下側ラインとの間に直列接続した２つのスイッチング素子を複数組有し、各々のスイッチング素子に逆並列接続された還流ダイオードを有し、スイッチング素子をオンオフし、直列接続したスイッチング素子が共にオンしないようにデッドタイムが設定され、２つのスイッチング素子の中点から出力を取り出す電力変換回路であって、前記中点の電圧Ｖｏと、前記上下ライン間の電圧Ｖｃと、予め決定された閾値電圧ΔＶと、が入力され、Ｖｏ−ΔＶと、Ｖｏ−（Ｖｃ−ΔＶ）の値によって、Ｖｏの状態を検出する電圧センサを含み、電圧センサの検出結果に基づいて、前記スイッチング素子のスイッチングを制御するための指令についてデッドタイム補償を行うことを特徴とする。
【００１２】
また、前記電圧センサは、ＶｏとΔＶとが入力され、これらを比較する第１コンパレータと、ＶｃとΔＶとが入力され、これらの差を出力するオペアンプを利用した減算器と、この減算器の出力とＶｏが入力され、これらを比較する第２コンパレータと、を含むことが好適である。
【００１３】
また、前記電圧センサは、前記第１コンパレータの比較結果を取り込む第１フリップフロップと、前記第２コンパレータの比較結果を取り込む第２フリップフロップと、を含み、第１フリップフロップと第２フリップフロップの出力を検出結果として出力することが好適である。
【００１４】
また、前記第１フリップフロップは、上側電源ライン側のスイッチング素子がオンするタイミングで第１コンパレータの比較結果を取り込み、前記第２フリップフロップは、下側電源ライン側のスイッチング素子がオンするタイミングで第２コンパレータの比較結果を取り込むことが好適である。
【００１５】
また、前記電圧センサは、前記第１コンパレータの比較結果を下側電源ライン側のスイッチング素子がオンするタイミングで取り込む第３フリップフロップをさらに含み、第１〜第３フリップフロップの出力を検出結果として出力することが好適である。
【００１６】
また、前記電圧ＶｏおよびＶｃは、同一の分圧比で、抵抗分圧して低電圧化した電圧であることが好適である。
【発明の効果】
【００１７】
本発明によれば、１つの閾値電圧ΔＶを用いて、電圧Ｖｏによる電流の状態を確実に検出できる。従って、適切なデッドタイム補償を行うことができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態について、図面に基づいて説明する。
【００１９】
図１は、実施形態に係る電力変換回路を含む、モータ駆動システムの構成を示す図である。
【００２０】
バッテリ１０は、ニッケル水素やリチウムイオンなどの二次電池であり、例えば２００Ｖ程度の電圧を有している。このバッテリ１０には、コンデンサ１２が並列接続されており、バッテリ１０の電圧変動を防止している。バッテリの正極側には、コイル１４の一端が接続されている。コイル１４の他端は、２つのスイッチング素子１８，２０の接続点に接続されている。
【００２１】
上下スイッチング素子１８，２０は、ＩＧＢＴなどのトランジスタから構成され、この例ではトランジスタと並列して逆方向の電流を許容するダイオードが並列接続されている。
【００２２】
上スイッチング素子１８は、コレクタが上側ライン２４に接続され、エミッタが下スイッチング素子２０のコレクタに接続されている。また、下スイッチング素子２０のエミッタは、バッテリ１０の陰極側である下側ライン２６に接続されている。なお、コイル１４および上下スイッチング素子１８，２０によってバッテリ１０の出力電圧を昇圧するＤＣ／ＤＣコンバータ２２が構成される。
【００２３】
上側ライン２４と下側ライン２６の間には、コンデンサ２８が配置され、上側ライン２４の電圧変動を抑制している。
【００２４】
さらに、上側ライン２４と下側ライン２６の間には、２つのスイッチング素子３０，３２の直列接続が３組並列して配置され、これによってインバータ３４が構成されている。そして、１組目のスイッチング素子３０，３２の組がＵ相用、２組目のスイッチング素子３０，３２の組がＶ相用、３組目のスイッチング素子３０，３２の組がＷ相用であって、各組のスイッチング素子３０，３２の中点が、モータ３６のＵ，Ｖ，Ｗ相のコイルに接続されている。
【００２５】
また、この例では、同様の構成のインバータ３８も上側ライン２４と下側ライン２６に接続されており、このインバータ３８にはモータ４０が接続されている。
【００２６】
このような回路において、ＤＣ／ＤＣコンバータ２２の上下スイッチング素子１８，２０を交互にオンすることで、コイル１４に流れる電流を制御し、このコイル１４に発生する逆起電力によって、上側ライン２４にバッテリ１０の電圧以上の昇圧された電圧を得る。この昇圧の程度は、上下スイッチング素子１８，２０のオン期間の比によって制御される。
【００２７】
また、インバータ３４は、上側ライン２４と下側ライン２６間の電圧を入力電圧として、所定の順番でスイッチング素子３０，３２を順次オンして、モータ３６に３相交流電流を供給する。また、インバータ３８も同様にして、モータ４０に３相交流電流を供給する。これによって、２つのモータ３６，４０がインバータ３４，３８の制御に応じて駆動する。
【００２８】
また、インバータ３４，３８の制御によって、モータ３６，４０を発電機として機能させ、回生制動することもでき、これによって電力をコンデンサ２８に回収することもできる。
【００２９】
このようなシステムは、例えばハイブリッド自動車の駆動系に利用することができる。この場合、主に発電機として機能させるモータ４０の出力軸を内側ギアに接続し、そのまわりに配置する遊星歯車をエンジンの出力軸に接続し、遊星歯車の外側の外側ギアをモータ３６の出力軸およびタイヤ駆動軸に接続する。これによって、モータ３６，４０の駆動、エンジンの駆動を制御して所望の駆動力の出力および発電を制御することができる。なお、ハイブリッド自動車のシステムの場合、例えば、バッテリ１０として、３００Ｖ程度のものを用い、上側ライン２４の電圧を３００Ｖ〜６００Ｖ程度の範囲での出力トルクに応じた適切な電圧に設定することができる。
【００３０】
図２は、図１におけるＤＣ／ＤＣコンバータ２２の上下スイッチング素子１８，２０についてのデッドタイム補償を行う機構を示している。なお、インバータ３４，３８についても同様にしてデッドタイム補償が行える。
【００３１】
上下スイッチング素子１８，２０のゲートには、ＰＷＭ制御器６０が接続されており、ＰＷＭ制御器６０からのＰＷＭ制御信号で上下スイッチング素子１８，２０がオンオフされる。コイル１４が接続される上スイッチング素子１８、２０の接続点（Ｃ点）には電圧センサ４２が接続され、Ｃ点の電圧が電圧センサ４２によって計測される。ここで、この電圧センサ４２は、Ｃ点の電圧について、後述するような判定を行い、その判定結果に基づいて、信号Ａ，Ｂを出力する。なお、この例では、Ｃ点からコイル１４に流れる電流をＩＬとして、その方向を正の方向とする。
【００３２】
信号Ａ、Ｂは、フリップフロップ４４，４６のデータ入力端Ｄに入力される。フリップフロップ４４，４６のクロック入力端には、上下スイッチング素子１８，２０のゲートに供給されるＰＷＭ制御信号が供給されており、フリップフロップ４４，４６は、２つのＰＷＭ制御信号の立ち上がりで、Ｄ入力端に供給されている信号Ａ，Ｂをそれぞれ取り込む。
【００３３】
フリップフロップ４４，４６のＱ出力Ｆ１，Ｆ２は、デッドタイム補償器４８に供給される。デッドタイム補償器４８は、その内部に入力されてくる信号Ｆ１，Ｆ２の状態に応じて、Ｃ点の電流方向を判定するテーブルを有しており、その判定結果に応じたデッドタイム補償の制御信号を生成する。
【００３４】
ＰＷＭ制御器６０は、デッドタイム補償器４８から供給される信号に応じて、デッドタイムの電流方向から三角波と比較する指令電圧を補正し、上下スイッチング素子１８，２０のデューティ比を変更してデッドタイム補償を行う。なお、この動作の詳細については、後述する。
【００３５】
次に、図３に基づいて、電圧センサ４２の構成について説明する。図２における上下スイッチング素子１８，２０の中点であるＣ点の電圧Ｖｏが、抵抗分圧器５０に印加される。この抵抗分圧器５０は、抵抗５０ａ，５０ｂの直列接続であり、一端がグランドに接続され、他端がＣ点に接続され、中点から抵抗５０ａ，５０ｂの抵抗比に応じた出力が取り出される。抵抗分圧器５０の分圧比は、入力電圧の最大電圧において、図３における回路（ロジック回路を構成するＩＣ）が十分に動作するように、そのＩＣの最大電圧（例えば、＋１５５Ｖ、１２Ｖ等）以下の適当な値とされる。抵抗分圧器５０の出力は、所定の抵抗を介し、第１コンパレータ５２の正入力端に入力される。
【００３６】
一方、上側ライン２４の電圧Ｖｃ（上スイッチング素子１８のコレクタの電圧）は、抵抗分圧器５４に印加される。抵抗分圧器５４は、抵抗５４ａ，５４ｂの直列接続であり、一端がグランドに接続され、他端がＣ点に接続され、中点から抵抗５０ａ，５０ｂの抵抗比に応じた出力が取り出される。ここで、この抵抗分圧器５４の分圧比は、抵抗分圧器５０の分圧比と同一とする。抵抗分圧器５４の出力は、抵抗を介し、減算器５６に入力される。
【００３７】
なお、抵抗分圧器５０の出力は分圧されたＶｏ、抵抗分圧器５４の出力は分圧されたＶｃであるが、その分圧比は同一であり、それらについて以下単にＶｏ、Ｖｃという。
【００３８】
減算器５６は、オペアンプ５６ａを有し、その出力端は抵抗を介し第１コンパレータ５２の負入力端に接続されている。そして、オペアンプ５６ａの正入力端に抵抗分圧器５４の出力が抵抗を介し入力され、負入力端には、所定の閾値電圧ΔＶが抵抗を介し入力されると共に、別の抵抗を介しグランドに接続されている。そして、オペアンプ５６ａの出力が減算器５６の出力になっている。このように、オペアンプ５６ａの正入力端の入力は抵抗分圧器５４の出力Ｖｃ、負入力端の入力は閾値電圧ΔＶとであり、オペアンプ５６ａは、増幅率１倍の反転増幅器となっており、減算器５６の出力は、Ｖｃ−ΔＶとなる。
【００３９】
ここで、閾値電圧ΔＶは、Ｖｃの最大電圧の１／１０〜１／３０程度の電圧値であって、抵抗分圧器５０，５４と同じ分圧比でその電圧を小さくした電圧になる。ただし、この数値に限定せず、電圧センサ４２の誤差およびノイズがある状態で、出力電圧がほぼゼロ電圧、出力電圧がほぼＶｃであることが検出できる数値に設定すればよい。
【００４０】
この減算器５６の出力Ｖｃ−ΔＶ（＝Ｙという）は第１コンパレータ５２の負入力端に入力され、また第１コンパレータ５２の出力端は、ロジック電圧５Ｖに引き上げられている。従って、第１コンパレータ５２は、Ｖｏ−（Ｖｃ−ΔＶ）の比較を行い、その結果が正であれば、５ＶのＨレベル（「１」）、負であれば０ＶのＬレベル（「０」）を出力する。この第１コンパレータ５２の出力は、図２におけるＢとなる。
【００４１】
また、抵抗分圧器５０の出力Ｖｏは抵抗を介し第２コンパレータ５８の正入力端に入力される。この第２コンパレータ５８の負入力端には、閾値電圧ΔＶが抵抗を介し入力されている。従って、この第２コンパレータ５８の出力端は、ロジック電圧５Ｖに引き上げられている。従って、第２コンパレータ５８は、Ｖｏ−ΔＶの比較を行い、その結果が正であれば、５ＶのＨレベル（「１」）、負であれば０ＶのＬレベル（「０」）を出力する。この第２コンパレータ５２の出力は、図２におけるＡとなる。
【００４２】
このように、図３の電圧センサ４２によれば、１つの閾値電圧ΔＶを設けただけではあるが、これを使ってそのときの状態に応じた電流方向の判定が行える。
【００４３】
図１３には、電流波形を示してある。この例では、上下スイッチング素子１８，２０の中点からコイル１４に向けて流れる電流をＩＬとし、電流ＩＬの中心となる基本波成分を電流ＩＢとしており、０Ａに対し、電流ＩＬが高い正電流である状態から高い負電流である状態までを徐々に変化した状態を模式的に示してある。この基本波成分ＩＢがデッドタイムにおける電流の方向に対応する。そこで、デッドタイム補償においては、高い正電流時において指令電圧を高くし、高い負電流時に指令電圧を低くすることになる。
【００４４】
図６には、高い正電流時の波形が示されている。電圧Ｖｏは、上スイッチング素子１８がオンになってから立ち上がり、上スイッチング素子１８がオフになると速やかに立ち下がる。従って、Ｆ１＝０、Ｆ２＝０となる。
【００４５】
図７には、低い正電流時の波形１が示されている。電圧Ｖｏは、上スイッチング素子１８がオンになる直前から立ち上がりオンになったときにはほぼＶｃであり、上スイッチング素子１８がオフになると速やかに立ち下がる。従って、Ｆ１＝１、Ｆ２＝０となる。
【００４６】
図８には、低い正電流時の波形２が示されている。電圧Ｖｏは、上スイッチング素子１８がオンになる前から立ち上がり、上スイッチング素子１８がオフになると速やかに立ち下がる。従って、Ｆ１＝１、Ｆ２＝０となる。
【００４７】
図９には、ほぼゼロ電流時の波形が示されている。電圧Ｖｏは、上スイッチング素子１８がオンになる前、下スイッチング素子２０がオフになった直後から立ち上がり、上スイッチング素子１８がオフになると速やかに立ち下がる。従って、Ｆ１＝１、Ｆ２＝０となる。
【００４８】
図１０には、低い負電流時の波形１が示されている。電圧Ｖｏは、上スイッチング素子１８がオンになる前、下スイッチング素子２０がオフになった直後から立ち上がり、上スイッチング素子１８がオフになった後で下スイッチング素子２０がオンになる前に立ち下がる。従って、Ｆ１＝１、Ｆ２＝０となる。
【００４９】
図１１には、低い負電流時の波形２が示されている。電圧Ｖｏは、上スイッチング素子１８がオンになる前、下スイッチング素子２０がオフになった直後から立ち上がり、上スイッチング素子１８がオフになった後で下スイッチング素子２０がオンになる直前に立ち下がる。従って、Ｆ１＝１、Ｆ２＝０となる。
【００５０】
図１２には、高い負電流時の波形が示されている。電圧Ｖｏは、上スイッチング素子１８がオンになる前、下スイッチング素子２０がオフになった直後から立ち上がり、下スイッチング素子２０がオンになった後に立ち下がる。従って、Ｆ１＝１、Ｆ２＝１となる。
【００５１】
このように、図１４に示すように、図６の高い正電流時には、Ｆ１＝０、Ｆ２＝０、図７〜図１１の低い正または負電流時には、Ｆ１＝１、Ｆ２＝０、図１２の高い負電流時には、Ｆ１＝１、Ｆ２＝１となる。なお、Ｆ１＝０、Ｆ２＝１は無効な組み合わせとなる。
【００５２】
そして、このようなＦ１、Ｆ２がデッドタイム補償器４８に供給されるため、デッドタイム補償器４８がＰＷＭ制御器６０に対し、高い正電流時に制御電圧を所定量だけ上昇させる制御信号を送り、高い負電流時に制御電圧を所定量だけ下降させる制御信号を送る。
【００５３】
このように、本実施形態においては、１つの閾値電圧ΔＶを利用しながらその時の電圧Ｖｏの大きさに応じて正電流か負電流かを識別して適切なデッドタイム補償を行うことができる。
【００５４】
図１５には、デッドタイム補償を行うための他の構成を示してある。この例では、第３フリップフロップ６２が設けられている。この第３フリップフロップ６２には、第２フリップフロップ４６と同様にＤ入力端に電圧センサ４２の出力Ｂが入力されている。また、この第３フリップフロップ６２のクロック入力端子には、上スイッチング素子１８のゲートに供給される制御信号が供給されている。
【００５５】
図１６に電流波形を示す。この図１６は、図１３と同様のものであり、それぞれの状態に対応する図の番号が示されている。
【００５６】
図１８には、高い正電流時の波形が示されている。電圧Ｖｏは、上スイッチング素子１８がオンになった時に、閾値Ｙにも達しておらず、従ってＦ１＝０、Ｆ２＝０、Ｆ３＝０となる。
【００５７】
図１９には、低い正電流時の波形１が示されている。電圧Ｖｏは、上スイッチング素子１８がオンになった時に、閾値Ｙには達しておらずＦ３＝０となり、従ってＦ１＝１、Ｆ２＝０、Ｆ３＝０となる。
【００５８】
図２０には、低い正電流時の波形２が示されている。電圧Ｖｏは、上スイッチング素子１８がオンになった時に、閾値Ｙにはまだ達しておらず、従ってＦ１＝１、Ｆ２＝０、Ｆ３＝０となる。
【００５９】
図２１には、ほぼゼロ電流時の波形が示されている。電圧Ｖｏは、上スイッチング素子１８がオンになった時に、閾値Ｙに達し、従ってＦ１＝１、Ｆ２＝０、Ｆ３＝１となる。
【００６０】
図２２には、低い負電流時の波形１が示されている。電圧Ｖｏは、上スイッチング素子１８がオンになった時に、閾値Ｙに達しており、従ってＦ１＝１、Ｆ２＝０、Ｆ３＝１となる。
【００６１】
図２３には、低い負電流時の波形２が示されている。電圧Ｖｏは、上スイッチング素子１８がオンになった時に、閾値Ｙに達しており、従ってＦ１＝１、Ｆ２＝０、Ｆ３＝１となる。そして、負電流がより大きくなる図２４においてもＦ３＝１である。
【００６２】
従って、電流判定の結果は、図１７に示すように、図１８の高い正電流時には、Ｆ１＝０、Ｆ２＝０、Ｆ３＝０、図１９〜図２０の低い正電流時には、Ｆ１＝１、Ｆ２＝０、Ｆ３＝０、図２２〜図２３の低い負電流時には、Ｆ１＝１，Ｆ２＝０、Ｆ３＝１、図２４の高い負電流時には、Ｆ１＝１、Ｆ２＝１、Ｆ３＝１となる。なお、ほぼ０電流時には、Ｆ３＝１または０となる。
【００６３】
このように、本実施形態によれば、電流状態について、４状態を判定することができる。従って、低い正電流時に小さな所定量だけ制御電圧を上昇し、低い負電流時に小さな所定量だけ制御電圧を下降させるなどの制御を行うことができる。また、同一の状態が一定期間（５回連続など）継続しない限りは制御電圧の変更を禁止する等の処理を付加することも好適である。
【００６４】
ここで、図４には、特許文献１のように、閾値として出力端電圧の最大値より若干低い電圧ＶTHを採用したり、最大値の１／２の電圧を採用した場合を示す。出力端電圧が所期の通りのものであり、出力端電圧が大きく変化する場合には図４の左図に示すように、閾値としてＶTH、Ｖ１のいずれを採用しても、出力端電圧が閾値を通過したことを検出できる。一方、入力電圧が低くなり、出力端電圧の変化が小さくなった場合、図４の右図に示すように、閾値としてＶTH、Ｖ１のいずれを採用しても、出力端電圧が閾値を通過したことを検出することができない。
【００６５】
また、図５には、特許文献２のように、出力端の電流を検出する例を示している。このように、ＰＷＭ制御では、三角波と指令電圧を比較して、三角波が指令電圧を上回る時において、下スイッチング素子をオフする。一方、この期間において、上スイッチング素子をオンするが、上スイッチング素子のオンは下スイッチング素子のオフに対しデッドタイム分遅らせ、上スイッチング素子のオフは下スイッチング素子のオンに対しデッドタイム分早くしてある。従って、上スイッチング素子および下スイッチング素子の両方がオフの期間が生じる。
【００６６】
そして、三角波の最下点で電流ＩＬをＡ／Ｄ変換すれば、その時の電流ＩＬは基本波成分ＩＢに対応しており、基本波成分ＩＢを検出できるはずである。
【００６７】
しかし、デッドタイム補償に必要な電流は、スイッチングの時の電流値であり、リップルが大きいとスイッチング時の電流がＩＬ＝ＩＢでなくなり、正しい電流方向の検出が行えない。
【００６８】
一方、本実施形態のよれば、図２５に示すように、電圧Ｖｏと比較する電圧として、（Ｖｃ−ΔＶ）と、ΔＶの２つを用いる。従って、電圧Ｖｃが変化しても適切な電圧比較が行える。
【図面の簡単な説明】
【００６９】
【図１】電力変換器であるＤＣ／ＤＣコンバータおよびインバータを含むモータ駆動システムの構成を示す図である。
【図２】デッドタイム補償を行うための構成を示す図である。
【図３】電圧センサ４２の構成を示す図である。
【図４】比較例における電圧比較を示す図である。
【図５】比較例における電流検出の動作を説明する図である。
【図６】高い正電流時の波形を示す図である。
【図７】低い正電流時の波形１を示す図である。
【図８】低い正電流時の波形２を示す図である。
【図９】ほぼゼロ電流時の波形を示す図である。
【図１０】低い負電流時の波形１を示す図である。
【図１１】低い負電流時の波形２を示す図である。
【図１２】高い負電流時の波形を示す図である。
【図１３】電流状態が変化した場合の電流波形を示す図である。
【図１４】電流状態判定結果を示す図である。
【図１５】デッドタイム補償を行うための他の構成を示す図である。
【図１６】電流状態が変化した場合の電流波形を示す図である。
【図１７】電流状態判定結果を示す図である。
【図１８】高い正電流時の波形を示す図である。
【図１９】低い正電流時の波形１を示す図である。
【図２０】低い正電流時の波形２を示す図である。
【図２１】ほぼゼロ電流時の波形を示す図である。
【図２２】低い負電流時の波形１を示す図である。
【図２３】低い負電流時の波形２を示す図である。
【図２４】高い負電流時の波形を示す図である。
【図２５】本実施形態において、電圧Ｖｃが変化しても適切な判定が行えることを説明する図である。
【符号の説明】
【００７０】
１０  バッテリ、１２  コンデンサ、１４  コイル、１８  上スイッチング素子、２０  下スイッチング素子、２２  ＤＣ／ＤＣコンバータ、２４  上側ライン、２６  下側ライン、２８  コンデンサ、３０，３２  スイッチング素子、３４，３８  インバータ、３６，４０  モータ、４２  電圧センサ、４４，４６，６２  フリップフロップ、４８  デッドタイム補償器、５０，５４  抵抗分圧器、５０ａ，５０ｂ，５４ａ，５４ｂ  抵抗、５２，５８  コンパレータ、５６  減算器、５６ａ  オペアンプ、６０  ＰＷＭ制御器。
【図１】
2008048472.tif 000003
【図２】
2008048472.tif 000004
【図３】
2008048472.tif 000005
【図４】
2008048472.tif 000006
【図５】
2008048472.tif 000007
【図６】
2008048472.tif 000008
【図７】
2008048472.tif 000009
【図８】
2008048472.tif 000010
【図９】
2008048472.tif 000011
【図１０】
2008048472.tif 000012
【図１１】
2008048472.tif 000013
【図１２】
2008048472.tif 000014
【図１３】
2008048472.tif 000015
【図１４】
2008048472.tif 000016
【図１５】
2008048472.tif 000017
【図１６】
2008048472.tif 000018
【図１７】
2008048472.tif 000019
【図１８】
2008048472.tif 000020
【図１９】
2008048472.tif 000021
【図２０】
2008048472.tif 000022
【図２１】
2008048472.tif 000023
【図２２】
2008048472.tif 000024
【図２３】
2008048472.tif 000025
【図２４】
2008048472.tif 000026
【図２５】
2008048472.tif 000027