(57)【要約】【課題】トレンチを中心に対称的に形成された複数個のフリップ電極のスイッチング動作だけでデータを読込及び書込可能なメモリ素子及びその製造方法を提供する。【解決手段】一方向に形成されたビットライン２０と、ビットライン２０の一側でビットライン２０と絶縁されて交差し、互いに所定間隔の空隙を置いて平行に形成された複数個のワードライン３０、４０と、ビットライン２０に一側が連結され、ビットライン２０に隣接するワードライン３０、４０を遠回りして、複数個のワードライン３０、４０間の空隙内に挿入される他側が複数個のワードライン３０、４０の間で誘導される電場により複数個のワードライン３０、４０に対しいずれ一方向に曲げられているフリップ電極５０と、を備えている。【選択図】図１
2008053688.tif 000002
【特許請求の範囲】
【請求項１】
一方向に形成されたビットラインと、
前記ビットラインの一側で前記ビットラインと絶縁されて交差しながら、互いに所定間隔の空隙を形成して平行に形成された複数個のワードラインと、
前記ビットラインに一側が連結され、前記ビットラインに隣接する前記ワードラインを遠回りして、前記複数個のワードライン間の前記空隙内に挿入される他側が前記複数個のワードラインの間で誘導される電場により前記複数個のワードラインに対しいずれか一方向に屈曲されるように形成されたフリップ電極と、
を備えることを特徴とするメモリ素子。
【請求項２】
前記複数個のワードラインのそれぞれを長さ方向に分離させ、前記フリップ電極を複数個に分離させて、前記複数個のワードラインと複数の前記フリップ電極を対称になるように形成されたトレンチを備えることを特徴とする請求項１に記載のメモリ素子。
【請求項３】
前記ビットラインが形成されるように所定の平坦面を有する基板と、前記基板上に形成される前記ビットライン及び該ビットラインに隣接する前記ワードライン間に形成された第１層間絶縁膜と、前記ワードラインの側壁で前記フリップ電極を所定間隔に離隔させるように形成されたスペーサと、前記スペーサに対応する前記フリップ電極の側面を覆うように形成された第２層間絶縁膜と、前記第２層間絶縁膜上で前記ビットラインに隣接するワードラインから離隔されるワードラインの側壁を支持して前記複数個のワードライン間の前記空隙を維持するように形成された第３層間絶縁膜と、を有することを特徴とする請求項１に記載のメモリ素子。
【請求項４】
前記第１層間絶縁膜、前記第２層間絶縁膜、または前記第３層間絶縁膜は、シリコン酸化膜を含むことを特徴とする請求項３に記載のメモリ素子。
【請求項５】
前記スペーサは、シリコン窒化膜またはポリシリコン膜を含むことを特徴とする請求項３に記載のメモリ素子。
【請求項６】
前記スペーサが前記ポリシリコン膜からなる場合、前記スペーサは前記ビットラインに隣接する前記ワードラインとフリップ電極との間で前記ポリシリコン膜が除去されて形成される空隙を有することを特徴とする請求項５に記載のメモリ素子。
【請求項７】
前記ビットラインに隣接する前記ワードライン上で前記ワードライン及び前記フリップ電極に絶縁されるように形成され、前記ワードライン方向に曲げられている前記フリップ電極を静電気的に固定させるように前記ビットラインに隣接する前記ワードラインまたは外部から印加される所定の電荷をトラッピングさせるトラップサイトをさらに備えることを特徴とする請求項１に記載のメモリ素子。
【請求項８】
前記トラップサイトは、前記ワードライン上に形成された第１シリコン酸化膜、シリコン窒化膜、及び第２シリコン酸化膜が積層された構造、或いは第１シリコン酸化膜、ポリシリコン膜、及び第２シリコン酸化膜が積層された構造を含むことを特徴とする請求項７に記載のメモリ素子。
【請求項９】
所定の平坦面を有する基板と、
前記基板上で所定の厚さを有して一方向に形成されたビットラインと、
前記ビットラインの上部で前記ビットラインと交差するように形成された第１ワードラインと、
前記第１ワードラインと前記ビットラインとの間に形成された第１層間絶縁膜と、
前記第１ワードラインの上部で所定の空隙を有するように浮揚され、前記第１ワードラインと平行な方向に形成された第２ワードラインと、
前記第２ワードラインを浮揚させるために前記第１ワードラインの側面の前記基板または前記ビットライン上で所定の高さを有し、前記第２ワードラインの側面を支持するように形成された第２層間絶縁膜及び第３層間絶縁膜と、
前記第２ワードライン及び前記第１ワードラインを長さ方向に分離させて対称になるようにし、前記第１層間絶縁膜が底部から露出するトレンチと、
前記トレンチにより複数個が対称的に分割されながら前記ビットラインに一側が連結され、前記ビットラインに隣接する前記第１ワードラインを遠回りして、前記空隙内に挿入される他側が前記複数個のワードラインの間で誘導される電場により前記複数個のワードラインに対し一方向に曲げられるように形成されたフリップ電極と、
を備えることを特徴とするメモリ素子。
【請求項１０】
前記ビットラインは、金、銀、銅、アルミニウム、タングステン、ケイ化タングステン、チタン、窒化チタン、タンタル、ケイ化タンタルを含む導電性金属材質、または導電性不純物でドーピングされた結晶シリコン或いはポリシリコン材質を含むことを特徴とする請求項９に記載のメモリ素子。
【請求項１１】
前記第１層間絶縁膜、前記第２層間絶縁膜、及び前記第３層間絶縁膜は、シリコン酸化膜を含むことを特徴とする請求項９に記載のメモリ素子。
【請求項１２】
前記第１ワードライン及び前記第２ワードラインは、金、銀、銅、アルミニウム、タングステン、ケイ化タングステン、チタン、窒化チタン、タンタル、ケイ化タンタルのような導電性金属材質を含むことを特徴とする請求項９に記載のメモリ素子。
【請求項１３】
前記第１ワードラインと前記第２ワードラインとの間で前記空隙を形成するために積層されて形成された後、前記トレンチから露出する側壁が食刻溶液または反応ガスにより前記空隙を形成するように除去される第１犠牲膜及び第２犠牲膜を有することを特徴とする請求項９に記載のメモリ素子。
【請求項１４】
前記第１犠牲膜及び前記第２犠牲膜は、ポリシリコン膜を含むことを特徴とする請求項１３に記載のメモリ素子。
【請求項１５】
前記第１層間絶縁膜、前記第１ワードライン、及び前記第１犠牲膜からなるスタックの側面と前記フリップ電極との間に形成されたスペーサを有することを特徴とする請求項１４に記載のメモリ素子。
【請求項１６】
前記スペーサは、シリコン窒化膜またはポリシリコン膜を含んでなることを特徴とする請求項１５に記載のメモリ素子。
【請求項１７】
前記スペーサが前記ポリシリコン膜からなる場合、前記スペーサは前記第１ワードラインと前記フリップ電極との間で前記ポリシリコン膜が除去されて形成される空隙を含むことを特徴とする請求項１６に記載のメモリ素子。
【請求項１８】
前記第２ワードライン上で前記第２ワードラインのパターニングの際に食刻マスクとして使用され、前記第２ワードラインの上部で前記第３層間絶縁膜から露出して前記トレンチの線幅を定義するように縮小された線幅を有して形成され、前記トレンチの形成時に除去されるハードマスク膜をさらに形成することを特徴とする請求項９に記載のメモリ素子。
【請求項１９】
前記第１ワードライン及び前記フリップ電極が電気的に接触した状態と、前記第１ワードライン及び前記フリップ電極が電気的に分離された状態とに対応する情報を獲得することを特徴とする請求項９に記載のメモリ素子。
【請求項２０】
所定の平坦面を有する基板と、
前記基板上で所定の厚さを有して一方向に形成されたビットラインと、
前記ビットラインの上部で前記ビットラインと交差するように形成された第１ワードラインと、
前記第１ワードラインと前記ビットライン間に形成された第１層間絶縁膜と、
前記第１ワードラインの上部で所定の空隙を有するように浮揚され、前記第１ワードラインと平行な方向に形成された第２ワードラインと、
前記第２ワードラインを浮揚させるために前記第１ワードライン側面の前記基板または前記ビットライン上で所定の高さを有し、前記第２ワードラインの側面を支持するように形成された第２層間絶縁膜及び第３層間絶縁膜と、
前記第２ワードライン及び前記第１ワードラインを長さ方向に分離して対称になるようにし、前記第１層間絶縁膜が底部から露出するトレンチと、
前記トレンチにより複数個が対称的に分けられながら前記ビットラインに一側が連結され、前記ビットラインに隣接する前記第１ワードラインを遠回りして、前記空隙内に挿入される他側が前記複数個のワードラインの間で誘導される電場により前記複数個のワードラインに対し一方向に曲げられるように形成されたフリップ電極と、
前記フリップ電極の下部の前記第１ワードライン上で前記第１ワードライン及び前記フリップ電極に絶縁されるように形成され、前記第１ワードライン方向に曲げられる前記フリップ電極を静電気的に固定されるように前記第１ワードラインまたは外部から印加される所定の電荷をトラッピングするトラップサイトと、
を備えることを特徴とするメモリ素子。
【請求項２１】
前記ビットラインは、金、銀、銅、アルミニウム、タングステン、ケイ化タングステン、チタン、窒化チタン、タンタル、ケイ化タンタルを含む導電性金属材質または導電性不純物でドーピングされた結晶シリコンまたはポリシリコン材質を含むことを特徴とする請求項２０に記載のメモリ素子。
【請求項２２】
前記第１層間絶縁膜、前記第２層間絶縁膜、及び前記第３層間絶縁膜は、シリコン酸化膜を含むことを特徴とする請求項２０に記載のメモリ素子。
【請求項２３】
前記第１ワードラインと前記第２ワードラインとの間で前記空隙を形成するために積層されて形成された後、前記トレンチから露出する側壁が食刻溶液または反応ガスにより前記空隙を形成するように除去される第１犠牲膜及び第２犠牲膜を含むことを特徴とする請求項２０に記載のメモリ素子。
【請求項２４】
前記第１層間絶縁膜、前記第１ワードライン、前記トラップサイト、及び前記第１犠牲膜からなるスタックの側面と前記フリップ電極との間に形成されたスペーサを含むことを特徴とする請求項２３に記載のメモリ素子。
【請求項２５】
前記第２ワードライン上で前記第２ワードラインのパターニングの際に食刻マスクとして使用され、前記第２ワードラインの上部で前記第３層間絶縁膜から露出して前記トレンチの線幅を定義するように縮小された線幅を有するように形成され、前記トレンチの形成の際に除去されるハードマスク膜をさらに含むことを特徴とする請求項２０に記載のメモリ素子。
【請求項２６】
前記第１ワードライン及び前記フリップ電極が電気的に接触した状態と、前記第１ワードライン及び前記フリップ電極が電気的に分離された状態とに対応する情報を獲得することを特徴とする請求項２０に記載のメモリ素子。
【請求項２７】
前記トラップサイトは第１シリコン酸化膜、シリコン窒化膜、及び第２シリコン酸化膜が積層された構造、または第１シリコン酸化膜、ポリシリコン膜、及び第２シリコン酸化膜が積層された構造を含むことを特徴とする請求項２０に記載のメモリ素子。
【請求項２８】
所定の平坦面を有する基板上に一方向のビットラインを形成する段階と、
前記ビットラインが形成された前記基板上で前記ビットラインと交差する方向に第１層間絶縁膜、第１ワードライン、及び第１犠牲膜からなるスタックを形成する段階と、
前記スタックの側壁にスペーサを形成する段階と、
前記スペーサに隣接する前記ビットラインに電気的に連結され、前記スペーサ及び前記スタックの外周面に沿って遠回りするようにフリップ電極を形成する段階と、
前記フリップ電極の形成された前記基板及び前記ビットラインの全面を覆い、前記スタック上部の前記フリップ電極が露出する第２層間絶縁膜を形成する段階と、
前記スタックに対応する前記フリップ電極の上部に第２犠牲膜及び第２ワードラインを形成する段階と、
前記第２犠牲膜及び前記第２ワードラインが形成された前記基板の全面を覆い、前記第２ワードラインの長さ方向中心上部を一部だけ開口させるように第３層間絶縁膜を形成する段階と、
前記第３層間絶縁膜を食刻マスクとして使用して、前記第２ワードライン、前記第２犠牲膜、前記フリップ電極、前記第１犠牲膜、及び前記第１ワードラインを順次除去して所定深さのトレンチを形成する段階と、
前記トレンチ内で側壁が露出する前記第１犠牲膜及び前記第２犠牲膜を除去して前記第１ワードラインと前記第２ワードラインとの間に空隙を形成し、前記空隙内で前記フリップ電極を浮揚させる段階と、
を含むことを特徴とするメモリ素子の製造方法。
【請求項２９】
前記スペーサは、前記スタックの形成された前記基板の全面に一定な厚さを有するシリコン窒化膜を化学気相蒸着方法により形成し、自己整列方法により非等方性食刻して前記スタックの側壁に選択的に形成することを特徴とする請求項２８に記載にメモリ素子の製造方法。
【請求項３０】
前記スペーサは、前記ビットライン上で前記ビットラインと交差する前記第１層間絶縁膜及び前記第１ワードラインを形成し、前記第１層間絶縁膜及び前記第１ワードラインの形成された前記基板の全面にポリシリコン膜を形成し、前記第１層間絶縁膜及び前記第１ワードラインの上部で形成される前記ポリシリコン膜からなる前記第１犠牲膜と連結されながら、前記第１層間絶縁膜及び前記第１ワードラインの側壁を覆うように前記ポリシリコン膜をパターニングして形成することを特徴とする請求項２９に記載のメモリ素子の製造方法。
【請求項３１】
前記第２犠牲膜及び前記第２ワードラインは、前記フリップ電極及び前記第２層間絶縁膜の形成された前記基板の全面に化学気相蒸着方法により所定の厚さを有するポリシリコン膜と導電性金属膜を形成し、前記第１犠牲膜及び前記第１ワードラインに対応する前記導電性金属膜を遮蔽する第３ハードマスク膜を形成し、前記ハードマスク膜を食刻マスクとして使用する乾式食刻方法または湿式食刻方法により前記ポリシリコン膜及び導電性金属膜を非等方性食刻して形成することを特徴とする請求項２８に記載のメモリ素子の製造方法。
【請求項３２】
前記第３層間絶縁膜は、前記基板の全面で前記ハードマスク膜を埋没させるシリコン酸化膜を形成し、前記ハードマスク膜が露出する平坦面を有するように前記シリコン酸化膜を除去して形成することを特徴とする請求項３１に記載のメモリ素子の製造方法。
【請求項３３】
前記トレンチは、前記第３層間絶縁膜を食刻マスク膜として使用し、前記第１層間絶縁膜を食刻停止膜として使用して前記ハードマスク膜、前記第２ワードライン、前記第２犠牲膜、前記フリップ電極、前記第１犠牲膜、前記第１ワードラインを順次非等方性食刻して形成することを特徴とする請求項３２に記載のメモリ素子の製造方法。
【請求項３４】
前記第１犠牲膜及び前記第２犠牲膜は、硝酸、フッ酸、及び酢酸のような強酸に脱イオン水が所定の濃度で混合された混合溶液を食刻溶液として使用して湿式食刻することを特徴とする請求項２８に記載のメモリ素子の製造方法。
【請求項３５】
前記トレンチの上段を覆って前記トレンチの内部を密封させる第４層間絶縁膜を形成する段階をさらに含むことを特徴とする請求項２８に記載のメモリ素子の製造方法。
【請求項３６】
所定の平坦面を有する基板上に一方向のビットラインを形成する段階と、
前記ビットラインの形成された前記基板上で前記ビットラインと交差する方向に第１層間絶縁膜、第１ワードライン、トラップサイト、及び第１犠牲膜からなるスタックを形成する段階と、
前記スタックの側壁にスペーサを形成する段階と、
前記スペーサに隣接する前記ビットラインに電気的に連結され、前記スペーサ及び前記スタックの外周面に沿って遠回りするようにフリップ電極を形成する段階と、
前記フリップ電極の形成された前記基板及び前記ビットラインの全面を覆い、前記スタック上部の前記フリップ電極が露出する第２層間絶縁膜を形成する段階と、
前記スタックに対応する前記フリップ電極の上部に第２犠牲膜及び第２ワードラインを形成する段階と、
前記第２犠牲膜及び前記第２ワードラインの形成された前記基板の全面を覆い、前記第２ワードラインの長さ方向中心上部を一部だけ開口させるように第３層間絶縁膜を形成する段階と、
前記第３層間絶縁膜を食刻マスクとして使用して前記第２ワードライン、前記第２犠牲膜、前記フリップ電極、前記第１犠牲膜、前記トラップサイト、及び前記第１ワードラインを順次除去して所定深さのトレンチを形成する段階と、
前記トレンチ内で側壁が露出する前記第１犠牲膜及び前記第２犠牲膜を除去して前記第１ワードラインと前記第２ワードラインとの間に空隙を形成し、前記空隙内で前記フリップ電極を浮揚させる段階と、
を含むことを特徴とするメモリ素子の製造方法。
【請求項３７】
前記トラップサイトは、第１シリコン酸化膜、シリコン窒化膜、第２シリコン酸化膜を化学気相蒸着方法または急速熱処理方法により積層して形成するか、或いは第１シリコン酸化膜、ポリシリコン膜、第２シリコン酸化膜を化学気相蒸着方法または急速熱処理方法により積層して形成することを特徴とする請求項３６に記載のメモリ素子の製造方法。
【請求項３８】
前記スペーサは、前記スタックの形成された前記基板の全面に一定厚さのシリコン窒化膜を化学気相蒸着方法により形成し、自己整列方法により非等方性食刻して前記スタックの側壁に選択的に形成することを特徴とする請求項３６に記載のメモリ素子の製造方法。
【請求項３９】
前記スペーサは、前記ビットライン上で前記ビットラインと交差する前記第１層間絶縁膜、前記第１ワードライン、及び前記トラップサイトを形成し、前記第１層間絶縁膜、前記第１ワードライン、及び前記トラップサイトが形成された前記基板の全面にポリシリコン膜を形成し、前記第１層間絶縁膜、前記第１ワードライン、及び前記トラップサイトの上部で形成される前記ポリシリコン膜からなる前記第１犠牲膜と連結されながら、前記第１層間絶縁膜、前記第１ワードライン、及び前記トラップサイトの側壁を覆うように前記ポリシリコン膜をパターニングして形成することを特徴とする請求項３８に記載のメモリ素子の製造方法。
【請求項４０】
前記第３層間絶縁膜は、前記基板の全面で前記ハードマスク膜を埋没させるシリコン酸化膜を形成し、前記ハードマスク膜が露出する平坦面を有するように前記シリコン酸化膜を除去して形成することを特徴とする請求項３６に記載のメモリ素子の製造方法。
【請求項４１】
前記トレンチは、前記第３層間絶縁膜を食刻マスク膜として使用し、前記第１層間絶縁膜を食刻停止膜として使用して前記ハードマスク膜、第２ワードライン、前記第２犠牲膜、前記フリップ電極、前記第１犠牲膜、前記トラップサイト、及び前記第１ワードラインを順次非等方性食刻して形成することを特徴とする請求項４０に記載のメモリ素子の製造方法。
【請求項４２】
前記第１犠牲膜及び前記第２犠牲膜は、硝酸、フッ酸、及び酢酸のような強酸に脱イオン水が所定濃度で混合された混合溶液を食刻溶液として使用して湿式食刻することを特徴とする請求項３６に記載のメモリ素子の製造方法。
【請求項４３】
前記スペーサがポリシリコン膜から形成される場合、前記スペーサは前記食刻溶液で食刻して空隙を形成することを特徴とする請求項３６に記載のメモリ素子の製造方法。
【請求項４４】
前記スペーサが除去されて形成される空隙の距離は、前記第１ワードラインと前記フリップ電極との間に形成される空隙の距離よりも大きく形成することを特徴とする請求項４３に記載のメモリ素子の製造方法。
【請求項４５】
前記トレンチの上段を覆って前記トレンチの内部を密封させる第４層間絶縁膜を形成する段階をさらに含むことを特徴とする請求項３６に記載のメモリ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリ素子及びその製造方法に係るもので、詳しくはトレンチを中心に対称に形成された複数個のフリップ電極のスイッチング動作だけでもデータをライト（書込）及びリード（読込）することができるメモリ素子及びその製造方法に関する。
【背景技術】
【０００２】
一般に、データを貯蔵するために使用されるメモリ素子は揮発性メモリ素子と非揮発性メモリ素子とに大別される。メモリ素子においてＤＲＡＭ及びＳＲＡＭに代表される揮発性メモリ素子はデータの入出力動作は速いものの、電源供給が中断されると貯蔵されたデータが消失されるという特性がある。しかし、ＥＰＲＯＭ及びＥＥＰＲＯＭなどに代表される非揮発性半導体メモリ素子は、データの入出力動作は遅いものの、電源供給が中断されても貯蔵されたデータがそのまま維持されるという特性がある。
【０００３】
一方、このような従来技術によるメモリ素子は、ＭＯＳ技術を根幹とするＭＯＳＦＥＴが基本的に採用されている。例えば、シリコン材質の半導体基板上で積層される構造のスタックゲート型トランジスタメモリ素子と、前記半導体基板の内部に埋設される構造のトレンチゲート型トランジスタメモリ素子とが開発されている。しかし、前記ＭＯＳＦＥＴは、短チャンネル効果を防ぐためにチャンネルの幅と長さとを一定以上の長さに設定する必要があり、前記チャンネル上段のゲート電極と前記半導体基板との間に形成されるゲート絶縁膜の厚さを極めて薄くする必要があるとの根本的な問題点のため、ナノ級超微細構造のメモリ素子を具現することが難しいとの問題点がある。
【０００４】
そこで、ＭＯＳＦＥＴを代替可能な構造のメモリ素子の研究が活発に行われている。最近では半導体技術の応用及び発展に負ってマイクロ電気機械システム技術及びナノ電気機械システム技術が台頭している。この中で炭素ナノチューブが採用されるメモリ素子が特許文献１に、「水平に配列されたナノ組織物を有する素子及びその製造方法」として開示されている。
【０００５】
以下、図面を参照して従来技術によるメモリ素子を説明する。
図１０は従来技術によるメモリ素子を示す断面図である。
図１０に示すように、従来のメモリ素子は所定の間隔を有し一方向に平行に形成された下部電極１１２及び上部電極１６８と、前記下部電極１１２及び上部電極１６８との間でそれぞれ離隔して通過し前記下部電極１１２または上部電極１６８から離れるかまたは接触しながら所定のデータを貯蔵するように形成されたナノチューブ片１５４と、から構成される。
【０００６】
ここで、前記下部電極１１２は、半導体基板上の第１層間絶縁膜に形成された空洞に形成される。例えば、前記下部電極１１２は導電性金属または半導体材質でなる。
前記上部電極１６８は、前記下部電極１１２上で前記下部電極１１２と一定な空隙１７４を有するように設計される。このとき、前記上部電極１６８は、前記第１層間絶縁膜１７６上に形成された第２層間絶縁膜（図示せず）により支持されるように形成される。
【０００７】
前記ナノチューブ片１５４は、前記下部電極１１２と前記上部電極１６８との間に形成された前記空隙１７４の中心を通過し、所定の条件で前記下部電極１１２または前記上部電極１６８に接触するように形成される。例えば、前記ナノチューブ片１５４は、前記下部電極１１２の両側縁部の前記第１層間絶縁膜１７６上に形成される窒化膜上に置かれ、前記下部電極１１２から所定の高さを有して浮揚されるように形成される。また、ナノチューブ片１５４は、前記ナノチューブ片１５４に印加される電荷と反対の電荷が印加される前記下部電極１１２または前記上部電極１６８の方向に曲げられて接触する。前記ナノチューブ１５４を前記下部電極１１２に接触するように構成する場合、前記下部電極１１２に対向する前記上部電極１６８には前記ナノチューブ片１５４に印加される電荷と同様の電荷が印加される。以後、前記ナノチューブ片１５４が前記下部電極１１２に継続して接触するためには、前記下部電極１１２に所定の電荷が印加されなければならない。勿論、前記ナノチューブ片１５４は前記上部電極１６８に接触する場合、前記ナノチューブ片１５４に印加される電荷と反対の電荷が前記上部電極１６８に印加され、前記ナノチューブ片１５４に印加される電荷と同様の電荷が前記下部電極１１２に印加される。
【０００８】
従って、従来技術によるメモリ素子は、ナノチューブ片１５４が下部電極１１２と上部電極１６８との間に浮揚された状態と、前記下部電極１１２または前記上部電極１６８に接触した状態のそれぞれ対応する１ビットに該当するデータを貯蔵できる。
【０００９】
【特許文献１】米国特許公開第２００４−１８１６３０号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１０】
然るに、このような従来技術によるメモリ素子は以下のような問題点がある。
第１に、従来のメモリ素子は、前記下部電極１１２の両側上段で支持される前記ナノチューブ片１５４の水平距離が上下方向に移動する垂直距離よりも大きく形成する必要があり、平面構造において隣接する前記下部電極１１２間の距離が拡大し、素子の集積度が落ちるとの短所がある。
【００１１】
第２に、従来のメモリ素子は、所定の情報が記録されたナノチューブ片１５４が形成された半導体基板を一方向に曲げた場合、下部電極１１２または上部電極１６８に接触するナノチューブ片１５４が水平方向に力を受けて離れることにより、前記ナノチューブ片１５４の接触状態によって記録された情報の損失を招くおそれがある。このため、シリコン材質の半導体基板のような硬い基板を使用する必要があり、空間的な制約が発生し、外部からの衝撃に敏感なので容易に損傷するため生産性が低下するとの短所がある。
【００１２】
第３に、従来のメモリ素子は、下部電極１１２または上部電極１６８にナノチューブ片１５４が接触した状態を維持させるために、前記ナノチューブ片１５４と接触する前記下部電極１１２または前記上部電極１６８及び前記ナノチューブ片１５４に、所定の電荷を連続的に供給する必要がある。そのため、待機電極の消耗が増加し、前記電荷の供給が中断されると、前記ナノチューブ片１５４の接触状態に対応する所定の情報を記録した状態を維持できず、非揮発性メモリ素子を具現することが難しい。
【００１３】
そこで、このような問題点を解決するための本発明の目的は、平面構造において隣接する電極または配線間の距離を低減することにより集積度を高めることができるメモリ素子及びその製造方法を提供することにある。
【００１４】
本発明の他の目的は、基板が曲げられても記録された情報が消失されないように空間的な制約を減らし、外部から加えられる衝撃による損傷を最小化して生産性を増大または極大化することができるメモリ素子を提供することにある。
【００１５】
本発明のまた他の目的は、所定の記録された情報を維持させるために待機電力消耗を減少させ、外部から供給される電荷なしにも所定の情報が損失されない非揮発性メモリ素子を提供することにある。
【課題を解決するための手段】
【００１６】
このような目的を達成するために本発明のによるメモリ素子は、一方向に形成されたビットラインと、前記ビットラインの一側で前記ビットラインと絶縁されて交差しながら、互いに所定間隔の空隙を形成して平行に形成された複数個のワードラインと、前記ビットラインに一側が連結され、前記ビットラインに隣接する前記ワードラインを遠回りして、前記複数個のワードライン間の前記空隙内に挿入される他側が前記複数個のワードラインの間で誘導される電場により前記複数個のワードラインに対しいずれか一方向に屈曲されるように形成されたフリップ電極と、を備えることを特徴とする。
【００１７】
ここで、前記複数個のワードラインのそれぞれを長さ方向に分離させ、前記フリップ電極を複数個に分離させて前記複数個のワードラインと複数個の前記フリップ電極とを対称になるように形成されたトレンチを含むのが好ましい。また、前記ビットラインに隣接する前記ワードライン上で前記ワードラインと前記フリップ電極に絶縁されるように形成され、前記ワードライン方向に曲げられる前記フリップ電極を静電気的に固定させるように前記ビットラインに隣接する前記ワードラインまたは外部から印加される所定の電荷をとラッピングさせるトラップサイトをさらに含むのが好ましい。
【００１８】
本発明によるメモリ素子は、所定の平坦面を有する基板と、前記基板上で所定の厚さを有して一方向に形成されたビットラインと、前記ビットラインの上部で前記ビットラインと交差するように形成された第１ワードラインと、前記第１ワードラインと前記ビットラインとの間に形成された第１層間絶縁膜と、前記第１ワードラインの上部で所定の空隙を有するように浮揚され、前記第１ワードラインと平行な方向に形成された第２ワードラインと、前記第２ワードラインを浮揚させるために前記第１ワードラインの側面の前記基板または前記ビットライン上で所定の高さを有し、前記第２ワードラインの側面を支持するように形成された第２層間絶縁膜及び第３層間絶縁膜と、前記第２ワードライン及び前記第１ワードラインを長さ方向に分離させて対称になるようにし、前記第１層間絶縁膜が底部から露出するトレンチと、前記トレンチにより複数個が対称的に分割されながら前記ビットラインに一側が連結され、前記ビットラインに隣接する前記第１ワードラインを遠回りして、前記空隙内に挿入される他側が前記複数個のワードラインの間で誘導される電場により前記複数個のワードラインに対しいずれ一方向に曲げられるように形成されたフリップ電極と、を備えることを特徴とする。
【００１９】
本発明によるメモリ素子は、所定の平坦面を有する基板と、前記基板上で所定の厚さを有して一方向に形成されたビットラインと、前記ビットラインの上部で前記ビットラインと交差するように形成された第１ワードラインと、前記第１ワードラインと前記ビットライン間に形成された第１層間絶縁膜と、前記第１ワードラインの上部で所定の空隙を有するように浮揚され、前記第１ワードラインと平行な方向に形成された第２ワードラインと、前記第２ワードラインを浮揚させるために前記第１ワードライン側面の前記基板または前記ビットライン上で所定の高さを有し、前記第２ワードラインの側面を支持するように形成された第２層間絶縁膜及び第３層間絶縁膜と、前記第２ワードライン及び前記第１ワードラインを長さ方向に分離して対称になるようにし、前記第１層間絶縁膜が底部から露出するトレンチと、前記トレンチにより複数個が対称的に分けられながら前記ビットラインに一側が連結され、前記ビットラインに隣接する前記第１ワードラインを遠回りして、前記空隙内に挿入される他側が前記複数個のワードラインの間で誘導される電場により前記複数個のワードラインに対しいずれ一方向に曲げられるように形成されたフリップ電極と、前記フリップ電極の下部の前記第１ワードライン上で前記第１ワードライン及び前記フリップ電極に絶縁されるように形成され、前記第１ワードライン方向に曲げられる前記フリップ電極を静電気的に固定されるように前記第１ワードラインまたは外部から印加される所定の電荷をトラッピングするトラップサイトと、を備えることを特徴とする。
【００２０】
本発明によるメモリ素子の製造方法は、所定の平坦面を有する基板上に一方向のビットラインを形成する段階と、前記ビットラインが形成された前記基板上で前記ビットラインと交差する方向に第１層間絶縁膜、第１ワードライン、及び第１犠牲膜からなるスタックを形成する段階と、前記スタックの側壁にスペーサを形成する段階と、前記スペーサに隣接する前記ビットラインに電気的に連結され、前記スペーサ及び前記スタックの外周面に沿って遠回りするようにフリップ電極を形成する段階と、前記フリップ電極の形成された前記基板及び前記ビットラインの全面を覆い、前記スタック上部の前記フリップ電極が露出する第２層間絶縁膜を形成する段階と、前記スタックに対応する前記フリップ電極の上部に第２犠牲膜及び第２ワードラインを形成する段階と、前記第２犠牲膜及び前記第２ワードラインが形成された前記基板の全面を覆い、前記第２ワードラインの長さ方向中心上部を一部だけ開口させるように第３層間絶縁膜を形成する段階と、前記第３層間絶縁膜を食刻マスクとして使用して、前記第２ワードライン、前記第２犠牲膜、前記フリップ電極、前記第１犠牲膜、及び前記第１ワードラインを順次除去して所定深さのトレンチを形成する段階と、前記トレンチ内で側壁が露出する前記第１犠牲膜及び前記第２犠牲膜を除去して前記第１ワードラインと前記第２ワードラインとの間に空隙を形成し、前記空隙内で前記フリップ電極を浮揚させる段階と、を含むことを特徴とする。
【００２１】
本発明によるメモリ素子の製造方法は、所定の平坦面を有する基板上に一方向のビットラインを形成する段階と、前記ビットラインの形成された前記基板上で前記ビットラインと交差する方向に第１層間絶縁膜、第１ワードライン、トラップサイト、及び第１犠牲膜からなるスタックを形成する段階と、前記スタックの側壁にスペーサを形成する段階と、前記スペーサに隣接する前記ビットラインに電気的に連結され、前記スペーサ及び前記スタックの外周面に沿って遠回りするようにフリップ電極を形成する段階と、前記フリップ電極の形成された前記基板及び前記ビットラインの全面を覆い、前記スタック上部の前記フリップ電極が露出する第２層間絶縁膜を形成する段階と、前記スタックに対応する前記フリップ電極の上部に第２犠牲膜及び第２ワードラインを形成する段階と、前記第２犠牲膜及び前記第２ワードラインの形成された前記基板の全面を覆い、前記第２ワードラインの長さ方向中心上部を一部だけ開口させるように第３層間絶縁膜を形成する段階と、前記第３層間絶縁膜を食刻マスクとして使用して前記第２ワードライン、前記第２犠牲膜、前記フリップ電極、前記第１犠牲膜、前記トラップサイト、及び前記第１ワードラインを順次除去して所定深さのトレンチを形成する段階と、前記トレンチ内で側壁が露出する前記第１犠牲膜及び前記第２犠牲膜を除去して前記第１ワードラインと前記第２ワードラインとの間に空隙を形成し、前記空隙内で前記フリップ電極を浮揚させる段階と、を含むことを特徴とする。
【発明の効果】
【００２２】
本発明は、所定の空隙を有するように形成されたリードワードライン及びライトワードラインを長さ方向の両側に分離させ、前記ライトワードライン下部のビットラインと電気的に連結されるフリップ電極とを分離させるように形成されたトレンチを備えて、前記トレンチを中心に対称的な構造を有する複数個のライン間距離を減らすことにより、単位素子の集積度を高めることができるとの効果がある。
【００２３】
また、複数個のライトワードライン上で接触するかまたは分離された状態を有するようにトレンチを中心に分離された複数個のフリップ電極を備えて、基板が曲げられても前記フリップ電極が前記ライトワードラインに接触するかまたは分離された状態を持続的に維持することにより、空間的な制約を減らし、外部から加えられる衝撃による損傷を最小化することにより生産性を増大または極大化できるとの効果がある。
【００２４】
そして、ライトワードラインに印加される電荷をトンネリングさせてトラップされるようにし、トラップされた前記電荷を用いてフリップ電極の屈曲された状態を持続させるトラップサイトを備えて、所定の情報を貯蔵するために印加されるべき待機電極の消耗を減らし、且つ前記ライトワードラインを通じて供給される電荷なしにも所定の情報が損失されないようにすることにより、非揮発性メモリ素子を具現できるとの効果がある。
【発明を実施するための最良の形態】
【００２５】
以下、添付図を参照して本発明の実施例によるメモリ素子及びその製造方法を詳しく説明する。本発明は以下に開示される実施例に限定されるものでなく、互いに異なった多様な形態で具現でき、但し、本実施例は本発明の開示が完全なものになるようにし、通常の知識を有したものに発明の範疇を完全に知らせるために提供されるものである。添付図において種々の膜と領域の厚さは明瞭性のために強調され、ある層が他の層及び基板の‘上’に存在すると記述されたときには他の層及び基板と直接接しながら存在することもできるし、その間に第３の層が存在することもできる。
【００２６】
（第１実施例）
図１は本発明の第１実施例によるメモリ素子を示す斜視図であり、図２は図１のＩ−Ｉ’線に沿って切断した断面図である。
図１及び図２に示すように、本発明の第１実施例によるメモリ素子は、所定の平坦面を有する基板１０と、前記基板１０上で一方向に形成されたビットライン２０と、前記ビットライン２０の上部で前記ビットライン２０と絶縁されて交差し所定間隔の空隙を有して互いに平行に形成されたライトワードライン（第１ワードラインに対応）３０及びリードワードライン（第２ワードラインに対応）４０と、前記ライトワードライン３０に隣接する前記ビットライン２０に一側が連結され、前記ライトワードライン３０の側面を遠回りして前記ライトワードライン３０及び前記リードワードライン４０の間の前記空隙に挿入される他側が前記ライトワードライン３０と前記リードワードライン４０との間で誘導される電場により上部または下部に屈曲可能に形成されたフリップ電極５０と、を備えている。
【００２７】
ここで、前記基板１０は前記ビットライン２０が一方向に形成されるように平坦面を提供する。例えば、前記基板１０は外力により曲げられる可撓性に優れた絶縁基板または半導体基板を含んでなる。
前記ビットライン２０は、前記基板１０上で所定の厚さを有して一方向に形成され、電気伝導度に優れた材質で形成される。例えば、導電性に優れた金、銀、銅、アルミニウム、タングステン、ケイ化タングステン、チタン、窒化チタン、タンタル、ケイ化タンタルのような導電性金属材質または導電性不純物でドーピングされた結晶シリコン或いはポリシリコン材質でなる。図示していないが、前記導電性金属材質または前記ポリシリコン材質を含んでなる前記ビットライン２０をパターニングするために使用される第１ハードマスク膜が前記ライトワードライン３０と前記ビットライン２０との間で前記ビットライン２０と同一または類似の線幅を有するように形成される。
【００２８】
前記ライトワードライン３０は、前記基板１０上部で前記ビットライン２０と交差し前記ビットライン２０から絶縁されて形成される。同様に、前記ライトワードライン３０は、金、銀、銅、アルミニウム、タングステン、ケイ化タングステン、チタン、窒化チタン、タンタル、ケイ化タンタルのような導電性金属材質からなる。このとき、前記ライトワードライン３０及び前記ビットライン２０は、互いの干渉を減らすために所定厚さの第１層間絶縁膜２２を介して互いに絶縁される。前記第１層間絶縁膜２２は、前記ライトワードライン３０と同一の方向を有するように形成される。なぜならば、前記ライトワードライン３０上部で形成される前記フリップ電極５０が前記ビットライン２０と互いに接触するようにするためには、前記フリップ電極５０の形成時に前記ライトワードライン３０の側面で前記ビットライン２０が露出しなければならないからである。また、前記第１層間絶縁膜２２は、前記ビットライン２０の上部で複数個のライトワードライン３０、複数個のフリップ電極５０、及び複数個のワードラインを対称的に分離させるトレンチ１００の形成時に食刻停止膜として使用することができる。例えば、前記第１層間絶縁膜２２は、シリコン酸化膜、シリコン窒化膜、またはシリコン酸窒化膜を含んでなる。
【００２９】
図示されていないが、本発明の第１実施例によるメモリ素子は、前記ライトワードライン３０上に積層されて前記フリップ電極５０が前記ライトワードライン３０上部で所定距離だけ離隔され、前記トレンチ１００を通じて前記ライトワードライン３０と前記フリップ電極５０との間に前記空隙が形成されるように除去される第１犠牲膜６０を含んでなる。ここで、前記第１犠牲膜６０は、前記ライトワードライン３０上で所定の厚さを有するように形成され、前記ライトワードライン３０と互いに同一または類似の線幅を有するように形成される。前記第１犠牲膜６０は、前記ライトワードライン３０の方向に前記第１層間絶縁膜２２を開放させるトレンチ１００を通じて流入し、食刻選択比が優秀な食刻溶液または反応ガスにより除去される。例えば、前記第１犠牲膜６０は、ポリシリコン材質でなる。従って、前記第１犠牲膜６０の厚さは、前記フリップ電極５０が前記ライトワードライン３０に曲げられる距離を定義する。
【００３０】
また、前記第１層間絶縁膜２２、前記ライトワードライン３０、及び前記第１犠牲膜６０からなるスタックの側面と前記フリップ電極５０との間には、スペーサ２４が形成される。ここで、前記スペーサ２４は、前記フリップ電極５０を前記ライトワードライン３０の側壁から所定の距離だけ離隔させるように形成される。前記スペーサ２４は、前記フリップ電極５０と前記ライトワードライン３０との間に形成される空隙の上段縁部または前記第１犠牲膜６０の上段縁部に対応する高さを有し、前記スタックの側面を覆うように形成される。例えば、前記スペーサ２４は、シリコン窒化膜のような絶縁膜材質からなる。また、前記スペーサ２４は、前記第１犠牲膜６０と同様にポリシリコン材質からなる場合、前記第１犠牲膜６０と同一または類似の食刻選択比を有する食刻溶液または反応ガスにより前記第１犠牲膜６０とともに除去されて、前記スタックの側壁と前記フリップ電極５０との間で前記空隙として形成されてもかまわない。
【００３１】
前記フリップ電極５０は、前記スタックに隣接する前記ビットライン２０に電気的に連結され、前記スタックの側面に沿って前記スタックの上部に延長されるように形成される。また、前記フリップ電極５０は、前記ビットライン２０と同一または類似の線幅を有して前記ビットライン２０方向に形成され、前記ビットライン２０と交差する前記第１層間絶縁膜２２及び前記ライトワードライン３０の上部を遠回りするように形成される。このとき、複数個の前記ライトワードライン３０を対称的に分離させるトレンチ１００を中心に両側から複数個の前記フリップ電極５０が対称的に分離される。前記フリップ電極５０は、前記ライトワードライン３０と前記リードワードライン４０との間に形成された空隙内で誘導される電場により上下方向に自由に移動可能な所定の弾性を有する導電体からなる。例えば、前記フリップ電極５０は、チタン、チタン窒化膜、または炭素ナノチューブ材質からなる。前記炭素ナノチューブは、炭素原子６個からなる六角形の環構造が互いに連結されて管形状をなし、前記管の直径が数ｎｍ〜数十ｎｍに過ぎないので炭素ナノチューブともいわれる。また、前記炭素ナノチューブは、電気伝導度が銅と類似であり、熱伝導率が自然界で一番優れたダイアモンドと同一であり、強度が鉄鋼よりも１００倍も優れている。そして、炭素繊維は１％だけ変更されても切断される反面、炭素ナノチューブは５％も変更されても耐えられる高い復元力を有する。
【００３２】
このとき、前記フリップ電極５０は、前記ライトワードライン３０上部で上下に屈折され、前記ライトワードライン３０の側面に形成された前記スペーサ２４により内側面が固定される。また、前記スペーサ２４に対応する前記フリップ電極５０の外側面に第２層間絶縁膜２６が形成される。従って、前記フリップ電極５０は、前記ライトワードライン３０の側面で前記スペーサ２４及び前記第２層間絶縁膜２６により固定され、前記ライトワードライン３０と前記リードワードライン４０との間の空隙内で上下に曲げられる。前記フリップ電極５０は、前記スペーサ２４が存在せずに前記スタックの側壁で空隙が形成される場合、前記フリップ電極５０の外側で前記第２層間絶縁膜２６により固定される。ここで、前記第２層間絶縁膜２６は、前記フリップ電極５０と同一または類似の高さを有するように形成される。図示していないが、前記フリップ電極５０をパターニングするために前記フリップ電極５０上に形成される第２ハードマスク膜と同一または類似の高さを有するように形成することもできる。例えば、前記第２層間絶縁膜２６はシリコン酸化膜材質でなる。このとき、前記第２層間絶縁膜２６は、後続の第２犠牲膜７０及びリードワードライン４０がパターニングされるように前記フリップ電極５０または前記フリップ電極５０上の前記第２ハードマスク膜とともに平坦面を有するように形成される。
【００３３】
図示していないが、本発明の第１実施例によるメモリ素子は、前記フリップ電極５０上で前記リードワードライン４０を所定の距離だけ離隔させるために前記フリップ電極５０上に形成され、前記トレンチ１００により露出される側壁に前記フリップ電極５０と前記リードワードライン４０の間に空隙が形成されるように除去される第２犠牲膜７０をさらに含んでなる。ここで、前記第２犠牲膜７０は前記第１犠牲膜６０と同様に前記トレンチ１００内部に流入される食刻溶液または反応ガスにより等方性食刻されて除去されることができる。例えば、前記第２犠牲膜７０は前記フリップ電極５０が前記リードワードライン４０の方向に曲げられる距離を定義し、前記第１犠牲膜６０と同様にポリシリコン材質からなる。
【００３４】
また、前記リードワードライン４０は、前記第２犠牲膜７０上に積層されて前記第２犠牲膜７０と同一または類似の線幅を有するように形成される。例えば、前記リードワードライン４０は、導電性に優れた金、銀、銅、アルミニウム、タングステン、ケイ化タングステン、チタン、窒化チタン、タンタル、ケイ化タンタルのような導電性金属材質からなる。このとき、前記リードワードライン４０は、前記フリップ電極５０の上部で所定の空隙を有するように形成される。従って、前記フリップ電極５０上の前記第２犠牲膜７０が除去されて空隙が形成されると、前記フリップ電極５０の上部で前記リードワードライン４０が浮揚されるようにするために前記第２層間絶縁膜２６上で前記リードワードライン４０の側面を支持する第３層間絶縁膜２８が形成される。ここで、前記第３層間絶縁膜２８は、前記トレンチ１００の形成の時にマスクとして複数個のリードワードライン４０、複数個のフリップ電極５０、及び複数個のライトワードライン３０が前記トレンチ１００を中心に互いに対称になるようにすることができる。このとき、前記第３層間絶縁膜２８は、前記リードワードライン４０上の第３ハードマスク膜４２が開口されるように平坦に形成される。また、前記第３層間絶縁膜２８は、前記リードワードライン４０上に形成された第３ハードマスク膜４２に対応する上部を開口させるフォトレジストパターンが形成されるように平坦化される。
【００３５】
前記トレンチ１００は、前記リードワードライン４０、フリップ電極５０、及びライトワードライン３０を分離させて複数個のリードワードライン４０、フリップ電極５０、及びライトワードライン３０をそれぞれ対称的に形成する。例えば、前記トレンチ１００は、前記ライトワードライン３０及び前記リードワードライン４０と同一または類似の方向を有するように形成され、前記フリップ電極５０及びビットライン２０に垂直に交差しながら前記フリップ電極５０を分離させるように形成される。このとき、前記トレンチ１００は、前記第１層間絶縁膜２２を底部に向けて露出させるように形成される。
【００３６】
従って、本発明の第１実施例によるメモリ素子は、所定の空隙を有するように形成されたリードワードライン４０及びライトワードライン３０を長さ方向の両側に分離させ、前記ライトワードライン３０下部のビットライン２０と電気的に連結されるフリップ電極５０を分離させるように形成されたトレンチ１００を備えており、前記トレンチ１００を中心に対称的な構造を有する複数個のライン間の距離を減らすことにより、単位素子の集積度を高めることができる。
【００３７】
このとき、前記フリップ電極５０は、前記ビットライン２０を通じて所定の電荷量を有する電荷が印加されると、前記ライトワードライン３０と前記リードワードライン４０との間の空隙内に誘導される電場により上下に曲げられながら前記ライトワードライン３０または前記リードワードライン４０に接触する。例えば、前記フリップ電極５０は数式１で表れるクーロン力Ｆにより曲げが生じる。
（数式１）
Ｆ＝−ｋ（ｑ1×ｑ2）／ｒ2＝−ｑ1Ｅ
【００３８】
ここで、ｋはクーロン常数であり、ｑ1はフリップ電極５０に印加される電荷であり、ｑ2はライトワードライン３０またはリードワードライン４０に印加される電荷である。また、ｒは、前記ライトワードライン３０と前記フリップ電極５０と間の直線距離、または前記リードワードライン４０とフリップ電極５０との間の直線距離である。また、Ｅは、前記ライトワードライン３０と前記フリップ電極５０との間、または前記リードワードライン４０とフリップ電極５０との間で誘導される電場である。クーロン力によると、前記ｑ1とｑ2とが反対の極性を有する場合、互いに引力が作用して互いに接近する。反面、ｑ1とｑ2とが同一の極性を有する場合、互いに斥力が作用して互いに離間する。従って、前記フリップ電極５０と前記ライトワードライン３０とが電気的に接触した状態と、電気的に分離された状態とをそれぞれ‘０’又は‘１’に対応させることにより、１ビットに該当するデジタル情報がライト（書込）またはリード（読込）される。
【００３９】
例えば、前記ライトワードライン３０と前記フリップ電極５０との間に作用するクーロン力を用いた本発明の第１実施例によるメモリ素子のライト及びリード動作に対し説明する。まず、前記フリップ電極５０と前記ライトワードライン３０との間に互いに異なった極性を有する電荷が印加されると、前記フリップ電極５０と前記ライトワードライン３０との間に引力が作用して、前記フリップ電極５０が前記ライトワードライン３０に接触するように曲げられる。また、前記フリップ電極５０と前記リードワードライン４０との間に斥力が作用して前記フリップ電極５０が前記ライトワードライン３０に曲げられるように前記リードワードライン４０に前記フリップ電極５０に印加される電荷と同一の極性の電荷が印加されてもかまわない。このとき、前記ライトワードライン３０とフリップ電極５０との距離が近くなるほど、前記ライトワードライン３０とフリップ電極５０との間に作用するクーロン力はさらに大きくなる。従って、前記ライトワードライン３０及びフリップ電極５０に互いに異なった極性の電荷が供給され、前記ライトワードライン３０とフリップ電極５０とが電気的に接触する状態を有するようにすることができる。また、前記フリップ電極５０とライトワードライン３０とが電気的に互いに接触した場合、前記フリップ電極５０及びライトワードライン３０に互いに異なった極性の電荷が所定の強さ以上に供給されると、前記フリップ電極５０と前記ライトワードライン３０とが接触した状態を持続的に維持させることができる。なぜならば、クーロン力に代表される静電気力は、一般の弾性力または復元力に比べ数万倍以上に強く作用するので、前記フリップ電極５０の弾性力を克服して前記フリップ電極５０と前記ライトワードライン３０とが接触した状態を維持することができる。
【００４０】
反面、前記フリップ電極５０及び前記ライトワードライン３０に同一の極性の電荷が供給されると、前記フリップ電極５０と前記ライトワードライン３０との間に斥力が作用して、前記フリップ電極５０と前記リードワードライン４０とが互いに離間する。また、前記フリップ電極５０が前記リードワードライン４０の方向に曲がるように前記フリップ電極５０に印加される電荷と異なった極性の電荷が前記リードワードライン４０に印加されてもかまわない。このとき、前記ライトワードライン３０に、前記フリップ電極５０に印加される電荷と互いに異なった極性の電荷が印加されても所定強さ以上の大きさを有さない場合、前記フリップ電極５０と前記ライトワードライン３０とが互いに接触することはできない。なぜならば、前記フリップ電極５０と前記ライトワードライン３０との間の距離ｒが一定以上に離間した場合、前記フリップ電極５０及び前記ライトワードライン３０に互いに異なった極性を有する所定強さ以下の電荷を印加しても、前記フリップ電極５０と前記リードワードライン４０との間に引力として作用するクーロン力を克服することができないからである。
【００４１】
従って、本発明の第１実施例によるメモリ素子は、フリップ電極５０及びライトワードライン３０に所定の極性を有する一定強さ以上の電荷を印加することにより、前記フリップ電極５０が前記ライトワードライン３０に電気的に接触するかまたは離間した状態に対応する１ビットの情報を書き込むことができる。また、前記ライトワードライン３０に前記フリップ電極５０から印加される電荷と異なった極性を有する所定強さ以下の電荷を印加しながら、前記フリップ電極５０から印加される電荷と異なった極性を有する所定強さ以上の電荷をリードワードライン４０に印加することにより、前記フリップ電極５０が前記ライトワードライン３０に電気的に接触するかまたは離間した状態に対応する情報を読み取ることができる。
【００４２】
このとき、前記フリップ電極５０は、前記ライトワードライン３０に接触した状態を有するかまたは分離された状態を有する場合、外力により容易に変形されないように構成される。例えば、前記フリップ電極５０が前記ライトワードライン３０に接触した状態で前記基板１０が上下に曲げられても、前記フリップ電極５０は前記トレンチ１００を中心に左右にスライディングするだけであり、前記ライトワードライン３０に接触した状態が維持される。また、前記フリップ電極５０が前記ライトワードライン３０から分離される場合も同様に、前記トレンチ１００を中心に左右に距離が変化するだけであり、前記フリップ電極５０と前記ライトワードライン３０とが分離された状態をそのまま維持することができる。
【００４３】
従って、本発明の第１実施例によるメモリ素子は、複数個のライトワードライン３０上で接触するかまたは離間した状態を有するようにトレンチ１００を中心に分離された複数個のフリップ電極５０を備えることにより、基板１０が曲げられても前記フリップ電極５０が前記ライトワードライン３０に接触するかまたは離間した状態を持続的に維持でき、空間的な制約を減らし、且つ外部から加えられる衝撃による損傷を最小化して生産性を増大または極大化することができる。
【００４４】
このように構成された本発明の第１実施例によるメモリ素子の製造方法を説明する。
図３Ａ〜図４Ｊは、図１〜図２のメモリ素子の製造方法を説明するための工程斜視図及び工程断面図である。ここで、図４Ａ〜図４Ｊの工程断面図は図３Ａ〜図３Ｊの工程斜視図から切取られて、順に図示される。
【００４５】
図３Ａ及び図４Ａに示すように、まず、水平状態の基板１０上に所定厚さのビットライン２０を形成する。ここで、前記ビットライン２０は、前記基板１０上で複数個が一方向に平行に形成される。例えば、前記ビットライン２０は、物理気相蒸着方法及び化学気相蒸着方法により形成された金、銀、銅、アルミニウム、タングステン、ケイ化タングステン、チタン、窒化チタン、タンタル、ケイ化タンタルのような導電性金属膜または導電性不純物のドーピングされたポリシリコン膜を含んでなる。図示されていないが、前記ビットライン２０は、前記基板１０の全面に所定厚さを有して形成される前記導電性金属層またはポリシリコン膜上で所定の線幅を有するように遮蔽させるフォトレジストパターンまたは第１ハードマスク膜を食刻マスク膜として用いる乾式食刻方法により非等方的に食刻されて形成される。例えば、前記導電性金属膜またはポリシリコン膜の前記乾式食刻方法に使用される反応ガスは、硫酸及び硝酸が混合された強酸ガスを含んでなる。また、前記ビットライン２０は約５００Å程度の厚さと約３０Å〜約５００Å程度の線幅を有するように形成される。
【００４６】
図３Ｂ及び図４Ｂに示すように、前記ビットライン２０が交差する方向に所定の線幅を有する第１層間絶縁膜２２、ライトワードライン３０、及び第１犠牲膜６０を形成する。ここで、前記第１層間絶縁膜２２、ライトワードライン３０、及び第１犠牲膜６０は、それぞれ所定の厚さに積層されて形成され、前記第１犠牲膜６０上に形成される１つのフォトレジストパターンを食刻マスク膜として用いる乾式食刻方法により非等方的に食刻されて形成されるスタックである。例えば、前記第１層間絶縁膜２２は、化学気相蒸着方法により約２００Å〜約８５０Å程度の厚さを有するように形成されたシリコン酸化膜またはシリコン窒化膜を含んでなる。このとき、前記第１層間絶縁膜２２は、後続で前記ライトワードライン３０を長さ方向に分離させるトレンチ１００の形成工程において食刻停止膜として機能を行うこともできる。また、前記ライトワードライン３０は、導電性に優れた物理気相蒸着方法または化学気相蒸着方法により約５００Å程度の厚さを有するように形成された金、銀、銅、アルミニウム、ケイ化タングステン、チタン、窒化チタン、タンタル、ケイ化タンタルのような導電性金属膜を含んでなる。前記第１犠牲膜６０は、原子層蒸着方法または化学気相蒸着方法により約５０Å〜約１５０Å程度の厚さを有するように形成されたポリシリコン膜を含んでなる。前記第１犠牲膜６０、前記ライトワードライン３０、及び前記第１層間絶縁膜２２は、約３０Å〜約１０００Å程度の線幅を有するように形成され、前記第１犠牲膜６０、前記ライトワードライン３０、及び前記第１層間絶縁膜２２をパターニングするために乾式食刻方法に使用される反応ガスは、ＣｘＦｙ（ｘ、ｙは整数：以下同じ）系ガスやＣａＨｂＦｃ（ａ、ｂ、ｃは整数：以下同じ）系などのようなフッ化炭素系ガスを使用できる。前記フッ化炭素系ガスはＣＦ４、ＣＨＦ３、Ｃ２Ｆ６、Ｃ４Ｆ８、ＣＨ２Ｆ２、ＣＨ３Ｆ、ＣＨ４、Ｃ２Ｈ２、Ｃ４Ｆ６などのようなガスまたはこれらの混合ガスからなる。
【００４７】
図３Ｃ及び図４Ｃに示すように、前記第１層間絶縁膜２２、ライトワードライン３０、及び第１犠牲膜６０を含んでなるスタックの側壁にスペーサ２４を形成する。
ここで、前記スペーサ２４は、前記基板１０上で所定の段差を有するように形成された前記第１層間絶縁膜２２、前記ライトワードライン３０、及び前記第１犠牲膜６０からなるスタックの側壁に選択的に形成されて、後続で形成されるフリップ電極５０が前記ライトワードライン３０と絶縁される。例えば、前記スペーサ２４は、化学気相蒸着方法により形成されたシリコン窒化膜またはポリシリコン膜からなる。このとき、前記スペーサ２４は、前記スタックを含む基板１０の全面に均一な厚さのシリコン窒化膜またはポリシリコン膜が形成され、垂直食刻特性に優れた乾式食刻方法により前記シリコン窒化膜を非等方性食刻して、前記スタックの側壁で自己整列されるように形成される。ここで、前記スペーサ２４が前記シリコン窒化膜からなる場合、前記ライトワードライン３０の側壁と後続でのフリップ電極５０とが一定距離を維持するようにすることができる。反面、前記スペーサ２４がポリシリコン膜からなる場合、後続で第１犠牲膜６０とともに除去されて空隙が形成されるようにすることができる。このとき、前記スペーサ２４が前記ポリシリコン膜からなる場合、前記第１層間絶縁膜２２及び前記ライトワードライン３０の形成工程の以後、前記第１犠牲膜６０と同一の工程で形成してもよい。例えば、前記スペーサ２４は、前記ビットライン２０上で前記ビットライン２０と交差する前記第１層間絶縁膜２２及び前記ライトワードライン３０を形成し、前記第１層間絶縁膜２２及び前記ライトワードライン３０が形成された前記基板１０の全面にポリシリコン膜を形成し、前記第１層間絶縁膜２２及び前記ライトワードライン３０の上部で形成される前記ポリシリコン膜からなる前記第１犠牲膜６０と連結されながら、前記第１層間絶縁膜２２及び前記ライトワードライン３０の側壁を覆うように前記ポリシリコン膜をパターニングして形成することができる。
【００４８】
図示されていないが、前記ビットライン２０の形成の際に前記ビットライン２０上で形成された第１ハードマスク膜は、前記スペーサ２４の形成の際に乾式食刻方法に使用される反応ガスにより除去することもできる。従って、前記ビットライン２０は前記スペーサ２４の形成のときに露出させることができる。
【００４９】
図３Ｄ及び図４Ｄに示すように、前記第１犠牲膜６０、ライトワードライン３０、及び第１層間絶縁膜２２を含んでなるスタックの上部を横切り、前記スタック側面のスペーサ２４に隣接するビットライン２０に電気的に連結されるフリップ電極５０を形成する。ここで、前記フリップ電極５０は、前記スタックの下部に形成された前記ビットライン２０に対応して、前記スタックを中心に置き前記スタックの上部に遠回りして前記スタックの両側に形成された前記ビットライン２０に電気的に連結されるように形成される。このとき、前記フリップ電極５０は、前記ビットライン２０と同一または類似の線幅を有し、前記スタックの両側前記スペーサ２４の外郭で前記ビットライン２０上に積層されるように形成される。例えば、前記フリップ電極５０は、前記スタック及びスペーサ２４が形成された基板１０の全面にチタン、ケイ化チタンのような導電性金属膜または炭素ナノチューブが所定の厚さに形成された後、前記ビットライン２０上部の前記導電性金属膜または炭素ナノチューブを遮蔽するフォトレジストパターンまたは第２ハードマスク膜が形成され、前記フォトレジストパターンまたは第２ハードマスク膜を食刻マスクとして使用した乾式食刻方法により前記導電性金属膜または炭素ナノチューブを非等方性食刻されて形成される。このとき、前記導電性金属膜は、物理気相蒸着方法または化学気相蒸着方法により形成され、前記炭素ナノチューブは電気放電方法により形成される。また、前記第２ハードマスク膜は、前記フリップ電極５０のパターニングの際に除去されるかまたは前記フリップ電極５０上に残留してもかまわない。
【００５０】
図３Ｅ及び図４Ｅに示すように、ビットライン２０が形成された基板１０の全面に所定厚さの第２層間絶縁膜２６を形成し、前記スタック上部の前記フリップ電極５０が露出するように前記第２層間絶縁膜２６を除去して平坦化する。ここで、前記第２層間絶縁膜２６は、基板１０から所定の段差を有する前記ライトワードライン３０及び第１犠牲膜６０の上部に交差されて形成されるフリップ電極５０の上部に、前記ライトワードライン３０及び第１犠牲膜６０と平行な方向に後続で第２犠牲膜７０及びリードワードライン４０が形成されるように平坦面を提供する。また、前記第２層間絶縁膜２６は、下部の前記フリップ電極５０と上部のリードワードライン４０のパターニング工程とを分離して実施することができる。なぜならば、前記フリップ電極５０及び前記リードワードライン４０はいずれも導電性に優れた導電性金属膜からなり、前記導電性金属膜をパターニングするために使用される多くの食刻溶液または反応ガスの選択食刻比は低いからである。従って、前記第２層間絶縁膜２６は、導電性金属膜からなった二つの積層されるラインまたはパターンを分離して形成する工程において必須に使用される。例えば、前記第２層間絶縁膜２６は、プラズマ化学気相蒸着方法により形成されたシリコン酸化膜からなる。このとき、前記第２層間絶縁膜２６は、前記フリップ電極５０及び前記第２ハードマスク膜が形成された前記基板１０の全面に前記フリップ電極５０以上の高さを有するように形成される。また、前記第１犠牲膜６０上の前記フリップ電極５０が露出するように前記第２層間絶縁膜２６を化学的機械的研磨方法により除去して平坦化する。
【００５１】
従って、本発明の第１実施例によるメモリ素子の製造方法は、フリップ電極５０が形成された全面に第２層間絶縁膜２６を形成し、ライトワードライン３０及び第１犠牲膜６０の上部に形成された前記フリップ電極５０が露出するように前記第２層間絶縁膜２６を平坦化して後続の第２犠牲膜７０及びリードワードライン４０がパターニングされる。
【００５２】
図３Ｆ及び図４Ｆに示すように、前記第２層間絶縁膜２６から露出する前記フリップ電極５０の上部で前記第１犠牲膜６０及び前記ライトワードライン３０と平行な方向に第２犠牲膜７０及びリードワードライン４０を形成する。ここで、前記第２犠牲膜７０及びリードワードライン４０は、前記フリップ電極５０を中心に前記第１犠牲膜６０及び前記ライトワードライン３０と対称に形成される。例えば、前記第２犠牲膜７０は、前記第１犠牲膜６０と同様に原子層蒸着方法または化学気相蒸着方法により形成されたポリシリコン材質からなり、約５０Å〜約１５０Å程度の厚さを有する。また、前記リードワードライン４０は約２００Å程度の厚さを有し、約３０Å〜約１０００Å程度の線幅を有するように形成される。このとき、前記第２犠牲膜７０及びリードワードライン４０は以下のように形成される。まず、前記第２層間絶縁膜２６上で化学気相蒸着方法により所定厚さのポリシリコン膜、導電性金属膜、及び第３ハードマスク膜４２を積層する。次いで、前記第１犠牲膜６０及び前記ライトワードライン３０上部の前記第３ハードマスク膜４２を遮蔽するフォトレジストパターンを形成し、前記フォトレジストパターンを食刻マスクとして使用する乾式食刻方法または湿式食刻方法により前記第３ハードマスク膜４２を除去した後、前記フォトレジストパターンをエッチング工程により除去する。最後に、第３ハードマスク膜４２を食刻マスクとして使用される乾式食刻方法または湿式食刻方法により前記ポリシリコン膜及び導電性金属膜を非等方性食刻させて前記第２犠牲膜７０及びリードワードライン４０を形成する。
【００５３】
図３Ｇ及び図４Ｇに示すように、前記リードワードライン４０上に形成された第３ハードマスク膜４２を所定の線幅に縮小パターニングする。ここで、パターニングされた前記第３ハードマスク膜４２は、後続でトレンチ１００の線幅を定義する。例えば、前記第３ハードマスク膜４２は、一方向に形成された前記リードワードライン４０の長さ方向の中心を遮蔽するように形成されたフォトレジストパターンを食刻マスクとして使用した乾式食刻方法または湿式食刻方法により非等方的に食刻されて、線幅が縮小されるように形成される。また、前記第３ハードマスク膜４２は、平面方向よりも側面方向の食刻特性に優れた乾式食刻方法または湿式食刻方法により等方的に食刻されて、線幅が縮小されるように形成される。このとき、等方的乾式食刻方法または湿式食刻方法の際に使用される反応ガスまたは食刻溶液は、前記基板１０と平行な方向に流動されながら、前記第３ハードマスク膜４２の側面を選択的に食刻する。
【００５４】
図３Ｈ及び図４Ｈに示すように、線幅が減った第３ハードマスク膜４２上に所定厚さの第３層間絶縁膜２８を形成し、前記第３ハードマスク膜４２が露出するように前記第３層間絶縁膜２８を平坦化する。ここで、前記第３層間絶縁膜２８は、前記第２犠牲膜７０及び前記リードワードライン４０以上の厚さを有するように形成される。従って、前記第３層間絶縁膜２８は、後続で前記第２犠牲膜７０が除去されれば、前記リードワードライン４０の側面を支持して前記フリップ電極５０から前記リードワードライン４０を浮揚させる。例えば、前記第３層間絶縁膜２８は、プラズマ化学気相蒸着方法により形成されたシリコン酸化膜を含んでなる。また、前記第３層間絶縁膜２８は化学的機械的研磨方法により平坦化される。このとき、前記リードワードライン４０を食刻停止膜として使用して前記第３層間絶縁膜２８を平坦化する場合、導電性金属膜からなった前記リードワードライン４０が損傷されるおそれがあるため、前記第３ハードマスク膜４２を食刻停止膜として使用すべきである。
【００５５】
図３Ｉ及び図４Ｉに示すように、第３層間絶縁膜２８を食刻マスクとして使用する乾式食刻方法を用いて前記第３ハードマスク膜４２、前記リードワードライン４０、前記第２犠牲膜７０、前記フリップ電極５０、前記第１犠牲膜６０、及び前記ライトワードライン３０を順次非等方的に食刻して、前記第１層間絶縁膜２２が底部から露出するトレンチ１００を形成する。ここで、前記トレンチ１００は、前記リードワードライン４０、前記第２犠牲膜７０、前記フリップ電極５０、前記第１犠牲膜６０、及び前記ライトワードライン３０を対称に複数個に分離するように形成される。前記トレンチ１００はシリコン酸化膜からなった前記第３層間絶縁膜２８及び前記第１層間絶縁膜２２に対応してポリシリコン及び導電性金属膜の選択食刻比が高い反応ガスを使用する乾式食刻方法により形成される。例えば、前記乾式食刻方法に使用される反応ガスはＣｘＦｙ系ガスやＣａＨｂＦｃ系などのようなフッ化炭素系ガスを使用することができる。前記フッ化炭素系ガスは、ＣＦ４、ＣＨＦ３、Ｃ２Ｆ６、ＣＨ２Ｆ２、ＣＨ３Ｆ、ＣＨ４、Ｃ２Ｈ２、Ｃ４Ｆ６などのようなガスまたはこれらの混合ガスからなる。前記トレンチ１００の幅が減った場合、隣接する前記ライトワードライン３０、前記リードワードライン４０、及び前記フリップ電極５０間には干渉が発生する。また、前記トレンチ１００を通じて後続で前記第１犠牲膜６０及び前記第２犠牲膜７０を食刻する食刻溶液または反応ガスが正常的に流動しないおそれもある。反面、前記トレンチ１００の幅が広くなる場合、単位素子の集積度が減少するが、前記第１犠牲膜６０及び前記第２犠牲膜７０を食刻する食刻溶液または反応ガスの流動が容易になる。前記トレンチ１００は、ライトワードライン３０、フリップ電極５０、及びリードワードライン４０を対称に分離させ、前記ライトワードライン３０と前記フリップ電極５０との間の第１犠牲膜６０、及び前記フリップ電極５０と前記リードワードライン４０との間の第２犠牲膜７０を除去する食刻溶液または反応ガスが正常的に流動できる線幅を有するように形成される。例えば、前記トレンチ１００は約３０Å〜８００Å程度の線幅を有するように形成される。
【００５６】
図示されていないが、前記第３ハードマスク膜４２の線幅が減少される工程が省略される場合、前記リードワードライン４０及び前記ライトワードライン３０の長さ方向の中心に形成された第３層間絶縁膜２８を露出させるフォトレジストパターンを食刻マスクとして使用する乾式食刻方法により、前記第３ハードマスク膜４２、前記リードワードライン４０、前記第２犠牲膜７０、前記フリップ電極５０、前記第１犠牲膜６０、及び前記ライトワードライン３０が順に非等方性食刻して前記トレンチ１００を形成してもよい。
【００５７】
図３Ｊ及び図４Ｊに示すように、前記トレンチ１００から露出する前記第１犠牲膜６０及び前記第２犠牲膜７０を除去して、前記ライトワードライン３０と前記リードワードライン４０との間で前記フリップ電極５０が浮揚する所定の空隙を形成する。例えば、前記第１犠牲膜６０及び前記第２犠牲膜７０は、湿式食刻方法または乾式食刻方法により前記トレンチ１００、８２の側壁において露出した面から側壁側に等方性食刻されて除去される。ポリシリコン材質からなる前記第１犠牲膜６０及び前記第２犠牲膜７０の湿式食刻方法に使用される食刻溶液は、硝酸、フッ酸、及び酢酸のような強酸に脱イオン水が所定の濃度に混合された混合溶液からなる。前記湿式食刻方法または乾式食刻方法で使用される食刻溶液または反応ガスは、前記トレンチ１００の側壁から露出する前記第１犠牲膜６０及び前記第２犠牲膜７０を水平方向に除去しながら、前記リードワードライン４０と前記ライトワードライン３０との間に前記空隙を形成する。前記スペーサ２４がポリシリコン材質から形成される場合、前記スペーサ２４が前記食刻溶液または前記反応ガスにより食刻されて空隙を形成してもかまわない。このとき、前記スペーサ２４が除去されて形成される空隙の距離が前記ライトワードライン３０と前記フリップ電極５０との間の空隙の距離に比べ顕著に小さい場合、前記フリップ電極５０が前記ライトワードライン３０の上部で電気的に接触することなく、前記ライトワードライン３０の側面で電気的に接触して情報のライト及びリードの不良が発生するおそれがある。従って、前記スペーサ２４を除去する場合、ライトワードライン３０の上部とフリップ電極５０との間の距離が前記ライトワードライン３０の側面と前記フリップ電極５０との間の距離に比べ大きく形成される。
【００５８】
図示されていないが、前記トレンチ１００の上段を覆う第４層間絶縁膜を形成して前記トレンチ１００内部を密封する。このとき、前記トレンチ１００内部の空隙は、大気中の窒素またはアルゴンなどの非反応性ガスを充填してもよく、前記フリップ電極５０の曲げ速度を増加させるために真空状態に設定してもよい。また、前記第４層間絶縁膜が形成された前記基板１０の上段にまた他のビットライン２０、ライトワードライン３０、フリップ電極５０、及びリードワードライン４０を順に形成して多層構造のメモリ素子を製造することができる。
【００５９】
従って、本発明の第１実施例によるメモリ素子の製造方法は、基板１０上に一方向に形成されたビットライン２０上部で交差する方向に形成されたトレンチ１００を用いて複数個のライトワードライン３０、フリップ電極５０、及びリードワードライン４０を対称的に形成することにより、素子の集積度を向上させることができる。
【００６０】
（第２実施例）
図５は本発明の第２実施例によるメモリ素子を示す斜視図であり、図６は図５のII−II’に沿って取った断面図である。ここで、本発明の第２実施例で説明される各要部の名称は第１実施例で説明される名称と同一である場合、前記第１実施例と同一の符号をもって説明される。
【００６１】
図５及び図６に示すように、本発明の第２実施例によるメモリ素子は、所定の平坦面を有する基板１０と、前記基板１０上で一方向に形成されたビットライン２０と、前記ビットライン２０の上部で前記ビットライン２０と絶縁されつつ交差して所定間隔の空隙を有して互いに平行に形成されたライトワードライン３０（第１ワードラインに対応）及びリードワードライン４０（第２ワードラインに対応）と、前記ライトワードライン３０に隣接する前記ビットライン２０に一側が連結され、前記ライトワードライン３０の側面を遠回りして前記ライトワードライン３０と前記リードワードラインとの間の前記空隙に挿入される他側が前記ライトワードライン３０と前記リードワードライン４０との間で誘導される電場により上部または下部に曲げられるフリップ電極５０と、前記ライトワードライン３０上で前記ライトワードライン３０及び前記フリップ電極５０と絶縁されて形成され、前記ライトワードライン３０方向に曲げられる前記フリップ電極５０を静電気的に固定するように前記ライトワードライン３０または外部から印加される所定の電荷をトラッピングさせるトラップサイト８０と、を含んでなる。
【００６２】
ここで、前記基板１０は、前記ビットライン２０が一方向に形成されるように平坦面を提供する。例えば、前記基板１０は、外力により曲げられる可撓性に優れた絶縁基板または半導体基板を含んでなる。
前記ビットライン２０は、前記基板１０上で所定の厚さを有して一方向に形成され、電気伝導度に優れた材質で形成される。例えば、導電性に優れた金、銀、銅、アルミニウム、タングステン、ケイ化タングステン、チタン、窒化チタン、タンタル、ケイ化タンタルのような導電性金属材質、または導電性不純物でドーピングされた結晶シリコンまたはポリシリコン材質からなる。図示されていないが、前記導電性金属材質または前記ポリシリコン材質を含んでなる前記ビットライン２０をパターニングするために使用される第１ハードマスク膜は、前記ライトワードライン３０と前記ビットライン２０との間で前記ビットライン２０と同一または類似の線幅を有するように形成される。
【００６３】
前記ライトワードライン３０は、前記基板１０上部で前記ビットライン２０と交差しながら前記ビットライン２０から絶縁されて形成される。同様に、前記ライトワードライン３０は、金、銀、銅、アルミニウム、タングステン、ケイ化タングステン、チタン、窒化チタン、タンタル、ケイ化タンタルのような導電性金属材質からなる。このとき、前記ライトワードライン３０及び前記ビットライン２０は、相互間の干渉を減らすために所定厚さの第１層間絶縁膜２２を介して互いに絶縁される。前記第１層間絶縁膜２２は、前記ライトワードライン３０と同一の方向を有するように形成される。なぜならば、前記ライトワードライン３０上部で形成される前記フリップ電極５０が前記ビットライン２０と互いに接触するようにするためには、前記フリップ電極５０の形成の際に前記ライトワードライン３０の側面で前記ビットライン２０が露出しなければならないからである。また、前記第１層間絶縁膜２２は、前記ビットライン２０の上部で複数個のライトワードライン３０、複数個のフリップ電極５０、及び複数個のワードラインを対称的に分離させるトレンチ１００の形成時に食刻停止膜として使用される。例えば、前記第１層間絶縁膜２２は、シリコン酸化膜、シリコン窒化膜、またはシリコン酸窒化膜を含んでなる。従って、前記ライトワードライン３０は、前記基板１０上に一方向に形成されたビットライン２０上で前記第１層間絶縁膜２２により絶縁され、前記ビットライン２０と交差するように形成される。また、前記ライトワードライン３０は、前記ビットライン２０と交差する前記第１層間絶縁膜２２上に形成されるトレンチ１００により複数個が互いに平行に分離されるように形成される。
【００６４】
前記トラップサイト８０は、前記ライトワードライン３０上に積層されて互いに同一または類似の方向に形成され、前記ライトワードライン３０と同一または類似の線幅を有するように形成される。例えば、前記トラップサイト８０は、前記第１層間絶縁膜２２上に形成されるトレンチ１００により前記ライトワードライン３０と同様に複数個が互いに平行に分離されるように形成される。また、前記トラップサイト８０は、前記ライトワードライン３０を通じて印加される電荷を所定の薄膜の内部にトンネリングさせてトラップするようにし、外部から供給される電荷がない場合にもトラップされた電荷を恒常的に拘束する。例えば、前記トラップサイト８０は、前記ライトワードライン３０上に形成された第１シリコン酸化膜８２、シリコン窒化膜８４、及び第２シリコン酸化膜８６が積層された“ＯＮＯ”構造の薄膜を含んでなる。また、前記トラップサイト８０は、第１シリコン酸化膜８２、ポリシリコン膜、及び第２シリコン酸化膜８６が積層された構造の薄膜をさらに含んでなる。前記ポリシリコン膜は、導電性不純物でドーピングされて導電性を有する。このとき、前記第１シリコン酸化膜８２及び前記第２シリコン酸化膜８６は、前記ライトワードライン３０と前記フリップ電極５０との間で前記シリコン窒化膜または前記ポリシリコン膜を電気的に絶縁させる絶縁膜である。特に、前記第１シリコン酸化膜８２は、前記シリコン窒化膜または前記ポリシリコン膜と前記ライトワードライン３０との間で印加される電場の方向と大きさに従い選択的に電荷をトンネリングさせるように形成されたトンネル絶縁膜である。
【００６５】
例えば、前記シリコン窒化膜または前記ポリシリコン膜は、前記第１シリコン酸化膜８２及び前記第２シリコン酸化膜８６により電気的に分離された状態を有し、特定電圧以上の条件で前記第１シリコン酸化膜を通じて電荷を流出入させるように形成されたフローティング電極となる。
従って、本発明の第２実施例によるメモリ素子は、ライトワードライン３０を通じて印加される電荷をトンネリングさせてトラップし、前記ライトワードライン３０から印加される電荷が除去されてもトラップされた電荷を拘束させるトラップサイト８０を備えており、前記ライトワードライン３０に対応する前記トラップサイト８０上部に形成された前記フリップ電極５０の屈折方向を電気的に維持させることにより、非揮発性メモリの設計が可能である。
【００６６】
図示されていないが、本発明の第２実施例によるメモリ素子は、第１犠牲膜６０を含んでいる。第１犠牲膜６０は、前記ライトワードライン３０及び前記トラップサイト８０上に積層されて前記フリップ電極５０が前記ライトワードライン３０上部で所定距離だけ離隔され、前記トレンチ１００を通じて前記トラップサイト８０と前記フリップ電極５０との間に前記空隙が形成されるように除去される。ここで、前記第１犠牲膜６０は、前記トラップサイト８０上で所定の厚さを有するように形成され、前記ライトワードライン３０及び前記トラップサイト８０と互いに同一または類似の線幅を有するように形成される。前記第１犠牲膜６０は、前記ライトワードライン３０及び前記トラップサイト８０の方向に前記第１層間絶縁膜２２を開放させるトレンチ１００を通じて流入する食刻選択比に優れた食刻溶液または反応ガスにより除去される。例えば、前記第１犠牲膜６０はポリシリコン材質でなる。従って、前記第１犠牲膜６０の厚さは、前記フリップ電極５０が前記ライトワードライン３０に曲げられる距離を定義する。
【００６７】
また、前記第１層間絶縁膜２２、前記ライトワードライン３０、前記トラップサイト８０、及び前記第１犠牲膜６０からなるスタックの側面と前記フリップ電極５０との間にスペーサ２４が形成される。ここで、前記スペーサ２４は、前記ライトワードライン３０及び前記トラップサイト８０の側壁から前記フリップ電極５０を所定の距離に離隔させるように形成される。前記スペーサ２４は、前記フリップ電極５０と前記ライトワードライン３０及び前記トラップサイト８０との間に形成される空隙の上段縁部、または前記第１犠牲膜６０の上段縁部に対応する高さを有し、前記スタックの側面を覆うように形成される。例えば、前記スペーサ２４は、シリコン窒化膜のような絶縁膜材質からなる。また、前記スペーサ２４は、前記第１犠牲膜６０と同様にポリシリコン材質からなる場合、前記第１犠牲膜６０と同一または類似の食刻選択比を有する食刻溶液または反応ガスにより前記第１犠牲膜６０とともに除去されて、前記スタックの側壁と前記フリップ電極５０との間に前記空隙が形成される。
【００６８】
前記フリップ電極５０は、前記スタックに隣接する前記ビットライン２０と電気的に連結され、前記スタックの側面に沿って前記スタックの上部に延長して形成される。また、前記フリップ電極５０は、前記ビットライン２０と同一または類似の線幅を有して前記ビットライン２０方向に形成され、前記ビットライン２０と交差する前記第１層間絶縁膜２２、前記ライトワードライン３０、及び前記トラップサイト８０の上部を遠回りするように形成される。このとき、複数個の前記ライトワードライン３０を対称的に分離させるトレンチ１００を中心に両側で複数個の前記フリップ電極５０が対称的に分離される。前記フリップ電極５０は、前記ライトワードライン３０と前記リードワードライン４０との間に形成された空隙内で誘導される電場により上下方向に自由に移動されるように所定の弾性を有する導電体からなる。例えば、前記フリップ電極５０は、チタン、チタン窒化膜、又は炭素ナノチューブ材質からなる。このとき、前記炭素ナノチューブは、炭素原子６個からなった六角形の環構造が互いに連結されて管形状をなし、前記管の直径が数ｎｍ〜数十ｎｍに過ぎないので炭素ナノチューブともいわれる。また、前記炭素ナノチューブは電気伝導度が銅と類似であり、熱伝導率は自然界で一番優れたダイアモンドと同一であり、強度は鉄鋼より１００倍も優れ、炭素繊維が１％だけ変形されても切断される反面、炭素ナノチューブは１５％だけ変更されても耐えられる高い復元力を有する。
【００６９】
このとき、前記フリップ電極５０は、前記ライトワードライン３０上部で上下に曲げられ、前記ライトワードライン３０の側面に形成された前記スペーサ２４により内側面が固定される。また、前記スペーサ２４に対応する前記フリップ電極５０の外側面には第２層間絶縁膜２６が形成される。従って、前記フリップ電極５０は、前記ライトワードライン３０の側面で前記スペーサ２４及び前記第２層間絶縁膜２６により固定され、前記ライトワードライン３０及び前記トラップサイト８０と前記リードワードライン４０との間の空隙内で曲げられる。
【００７０】
前記フリップ電極５０は、前記スペーサ２４が存在することなく前記スタックの側壁で空隙が形成される場合、前記フリップ電極５０の外側で前記第２層間絶縁膜２６により固定される。ここで、前記第２層間絶縁膜２６は、前記フリップ電極５０と同一または類似の高さを有するように形成される。図示されていないが、前記フリップ電極５０をパターニングするために前記フリップ電極５０上に形成される第２ハードマスク膜と同一または類似の高さを有するように形成することもできる。例えば、前記第２層間絶縁膜２６は、シリコン酸化膜材質からなる。このとき、前記第２層間絶縁膜２６は、後続の第２犠牲膜７０及びリードワードライン４０がパターニングされるように前記フリップ電極５０または前記フリップ電極５０上の前記第２ハードマスク膜とともに平坦面を有するように形成される。
【００７１】
図示されていないが、本発明の第２実施例によるメモリ素子は、前記フリップ電極５０上で前記リードワードライン４０を所定距離だけ離隔させるために前記フリップ電極５０上に形成され、前記トレンチ１００から露出する側壁に前記フリップ電極５０と前記リードワードライン４０との間に空隙が形成されるように除去される第２犠牲膜７０をさらに含んでなる。ここで、前記第２犠牲膜７０は、前記第１犠牲膜６０と同様に前記トレンチ１００内部に流入する食刻溶液または反応ガスにより等方性食刻されて除去できる。例えば、前記第２犠牲膜７０は、前記フリップ電極５０が前記リードワードライン４０の方向に曲げられる距離を定義し、前記第１犠牲膜６０と同様にポリシリコン材質からなる。
【００７２】
また、前記リードワードライン４０は、前記第２犠牲膜７０上に積層されて前記第２犠牲膜７０と同一または類似の線幅を有するように形成される。例えば、前記リードワードライン４０は、導電性に優れた金、銀、銅、アルミニウム、タングステン、ケイ化タングステン、チタン、窒化チタン、タンタル、ケイ化タンタルのような導電性金属材質からなる。このとき、前記リードワードライン４０は、前記フリップ電極５０上部で所定の空隙を有するように形成される。従って、前記フリップ電極５０上の前記第２犠牲膜７０が除去されて空隙が形成されると、前記フリップ電極５０上部で前記リードワードライン４０が浮揚するように、前記第２層間絶縁膜２６上で前記リードワードライン４０の側面を支持する第３層間絶縁膜２８が形成される。ここで、前記第３層間絶縁膜２８は、前記トレンチ１００の形成のときにマスク膜として複数個のリードワードライン４０、複数個のフリップ電極５０、及び複数個のライトワードライン３０が前記トレンチ１００を中心に互いに対称に形成される。このとき、前記第３層間絶縁膜２８は、前記リードワードライン４０上の第３ハードマスク膜４２が開口するように平坦に形成される。また、前記第３層間絶縁膜２８は、前記リードワードライン４０上に形成された第３ハードマスク膜４２に対応する上部を開口させるフォトレジストパターンが形成されるように平坦化される。
【００７３】
前記トレンチ１００は、前記リードワードライン４０、前記フリップ電極５０、前記トラップサイト８０、及び前記ライトワードライン３０を分離させて複数個のリードワードライン４０、フリップ電極５０、トラップサイト８０、及びライトワードライン３０がそれぞれ対称に形成される。例えば、前記トレンチ１００は、前記ライトワードライン３０、前記トラップサイト８０、及び前記リードワードライン４０と同一または類似の方向を有するように形成され、前記フリップ電極５０及びビットライン２０と垂直に交差しながら前記フリップ電極５０を対称的に分離するように形成される。
【００７４】
従って、本発明の第２実施例によるメモリ素子は所定の空隙を有するリードワードライン４０とトラップサイト８０及びライトワードライン３０とを長さ方向の両側に分離させ、前記ライトワードライン３０下部のビットライン２０と電気的に連結されるフリップ電極５０を分離するように形成されたトレンチ１００を備えており、前記トレンチ１００を中心に対称的な構造を有する複数個のライン間の距離を減らすことにより、単位素子の集積度を高めることができる。
【００７５】
一方、それぞれ外部から印加される電荷により電場を誘導するための下部電極及び上部電極が前記ライトワードライン３０及び前記リードワードライン４０に代わって使用してもよい。上述のように、前記トラップサイト８０は、前記ライトワードライン３０を通じて印加される電荷をトンネリングさせてトラップさせ、前記ライトワードライン３０で前記電荷が除去されても前記電荷をトラップされた状態を維持するように形成される。従って、本発明の第２実施例によるメモリ素子は、前記トラップサイト８０と前記リードワードライン４０との間の空隙内に形成されたフリップ電極５０が前記トラップサイト８０または前記リードワードライン４０に向って曲げられることにより、接触または非接触に対応する情報をライト及びリードすることができる。
【００７６】
ここで、前記フリップ電極５０の屈折方向に対応する情報のライト（書込）及びリード（読込）を順次説明する。前記フリップ電極５０、前記ビットライン２０、前記ライトワードライン３０、前記トラップサイト８０、及び前記リードワードライン４０を通じて印加される電荷に従い誘導される電場により変化する前記フリップ電極５０の屈折方法を説明した後、前記ビットライン２０、前記ライトワードライン３０、及び前記リードワードライン４０に印加されるべき具体的な電圧関係に対しても説明する。
【００７７】
まず、前記ライトワードライン３０に所定の大きさの電圧を有する電荷が印加されると、前記第１シリコン酸化膜８２を通じて前記電荷がトンネリングされて前記シリコン窒化膜８４またはポリシリコン膜にトラップされる。また、前記トラップサイト８０上部の前記フリップ電極５０に前記トラップサイト８０でトラップされた電荷と反対の極性を有する電荷が供給される場合、前記フリップ電極５０は前記トラップサイト８０の方向に移動する。反面、前記トラップサイト８０上部の前記フリップ電極５０に前記トラップサイト８０でトラップされた電荷と同一の極性の電荷が供給される場合、前記フリップ電極５０は前記トラップサイト８０上部のリードワードライン４０に移動する。ここで、前記フリップ電極５０の移動方法は上述の数式１のクーロン力（Ｆ）で示される。
【００７８】
クーロン力によると、前記フリップ電極５０に印加される電荷と、前記ライトワードライン３０及び前記トラップサイト８０に印加される電荷とが同一の極性である場合、前記フリップ電極５０は前記ライトワードライン３０及びトラップサイト８０との間に斥力が作用して互いに離間する。このとき、前記ライトワードライン３０及び前記トラップサイト８０に対応する前記フリップ電極５０の上側に形成された前記リードワードライン４０で前記フリップ電極５０に印加される電荷と反対の極性を有する電荷が印加されて、前記フリップ電極５０が前記リードワードライン４０の方向に移動されるようにしてもかわまない。
【００７９】
反面、前記フリップ電極５０に印加される電荷と前記ライトワードライン３０及び前記トラップサイト８０に印加される電荷とが互いに反対の極性である場合、前記フリップ電極５０は前記ライトワードライン３０とトラップサイト８０との間に引力が作用して互いに接近する。従って、前記トラップサイト８０と前記フリップ電極５０とに互いに異なった極性の電荷が印加されると、前記フリップ電極５０が前記トラップサイト８０の方向に曲がる。このとき、前記リードワードライン４０には前記フリップ電極５０から供給される電荷と同一の極性の電荷が供給され、前記フリップ電極５０が前記トラップサイト８０の方向に移動されるようにしてもかまわない。
【００８０】
また、前記フリップ電極５０が前記トラップサイト８０の方向に曲がって前記トラップサイト８０に接触するかまたは近接する場合、前記トラップサイト８０と前記フリップ電極５０との間の距離が近くなる。そのため、引力として作用するクーロン力はさらに大きくなる。このとき、前記クーロン力は、前記トラップサイト８０と前記フリップ電極５０との間の距離の２乗に反比例して増加する。このとき、前記トラップサイト８０下部のライトワードライン３０に電荷が印加されなくても前記トラップサイト８０にトラップされた電荷により前記フリップ電極５０が曲げられたままで存在する。なぜならば、クーロン力に代表される静電気力は、一般の弾性力または復元力に比べ数万倍以上に強く作用するので、前記トラップサイト８０とフリップ電極５０との静電気的な結合が前記弾性力または復元力により容易に断ち切られない。実際に、マイクロ以下のナノ級超微細素子の具現においてクーロン力は距離の二乗の逆数に比例する大きさを有するが、弾性力または復元力は単純距離に比例する大きさを有する。従って、超微細構造の前記フリップ電極５０は復元力を無視したクーロン力により前記トラップサイト８０の方向に移動、または前記リードワードライン４０の方向に移動するものとして表現されることができる。また、前記ライトワードライン３０及び前記フリップ電極５０に供給される電荷が存在しなくても、前記トラップサイト８０にトラップされた電荷に起因する電場により前記フリップ電極５０に前記トラップサイト８０の電荷と反対の電荷が誘導されることにより、前記トラップサイト８０と前記フリップ電極５０とが近接した状態が維持される。さらに、前記フリップ電極５０単独に一定大きさ以下の電流が継続して供給されても前記トラップサイト８０の電荷から起因する電場に束縛されることにより、前記フリップ電極５０がトラップサイト８０に近接した状態を持続的に維持することができる。
【００８１】
従って、本発明の第２実施例によるメモリ素子は、前記トラップサイト８０に近接または接触する前記フリップ電極５０の位置と、前記トラップサイト８０から分離されて離隔される前記フリップ電極５０の位置とをそれぞれ区分して、前記リードワードライン４０から１ビットに該当される情報を出力することができる。例えば、前記トラップサイト８０に近接または接触する前記フリップ電極５０と前記リードワードライン４０との間に誘導される電場の大きさに比例する第１電位（第１電圧）と、前記トラップサイト８０から分離されて離間するフリップ電極と前記リードワードライン４０との間に誘導される電場の大きさに比例する第２電位（第２電圧）とに対応する情報を出力することができる。前記第１電位は前記第２電位に比べ小さい値を有する。このとき、前記トラップサイト８０から離隔された前記フリップ電極５０で所定の情報をリードする場合、前記フリップ電極５０と前記リードワードライン４０との間に静電気的な引力が作用することにより、前記フリップ電極５０が前記リードワードライン４０の方向に移動する。
【００８２】
従って、本発明の第２実施例によるメモリ素子は、ライトワードライン３０に印加される電荷をトンネリングさせてトラップされるようにし、トラップされた前記電荷を用いてフリップ電極５０が曲げられた状態を持続するトラップサイト８０を備えており、所定の情報を貯蔵するために印加されるべき待機電力の消耗を減らすことができるとともに、前記ライトワードライン３０を通じて供給される電荷なしにも所定の情報が損失されないので、非揮発性メモリ素子を具現することができる。
【００８３】
図７は本発明の第２実施例によるメモリ素子のビットライン２０及びライトワードライン３０を通じて印加される電圧とフリップ電極５０が曲げられる距離との関係を示すグラフであって、前記ビットライン２０と前記ライトワードライン３０との間に正の値を有する“Ｖpull-in”の電圧が印加されると、前記フリップ電極５０と前記トラップサイト８０とが近接し“０”に対応する情報が記録され、前記ビットライン２０と前記ライトワードライン３０との間に負の値を有する“Ｖpull-out”の電圧が印加されると、前記フリップ電極５０と前記トラップサイト８０とが互いに離間し、“Ｉ”に対応する情報が記録される。
【００８４】
ここで、横軸は電圧の大きさを表し、縦側は前記トラップサイト８０の表面からリードワードライン４０までにフリップ電極５０が移動された距離（Ｔｇａｐ）を表す。従って、前記ビットライン２０に連結されるフリップ電極５０及びライトワードライン３０に正の値を有する“Ｖpull-in”の電圧を印加、または負の値を有する“Ｖpull-out”の電圧を印加すると、前記フリップ電極５０が前記ライトワードライン３０上のトラップサイト８０に接近または離間して、“０”または“１”の値を有する１ビットに対応するデジタル情報が記録される。
このとき、前記“Ｖpull-in”の電圧と前記“Ｖpull-out”の電圧は以下の数式２により決定される。
【００８５】
（数式２）
Ｖ＝ＶB/L−ＶWWL
ここで、前記“Ｖ”は“Ｖpull-in”の電圧または“Ｖpull-out”の電圧を表し、“ＶB/L”は前記ビットライン２０に印加される電圧であり、“ＶWWL”は前記ライトワードライン３０に印加される電圧である。このとき、前記“Ｖpull-in”の電圧は正の値を有し、前記“Ｖpull-out”の電圧は負の値を有する。例えば、前記“Ｖpull-in”の電圧と“Ｖpull-out”の電圧との絶対値が互いに同一または類似であれば、“０”の値に対応する情報を記録する場合、１／２“Ｖpull-in”の電圧を前記ビットライン２０に印加し、１／２“Ｖpull-out”の電圧をライトワードライン３０に印加して、フリップ電極５０とトラップサイト８０とを接触させることができる。
【００８６】
また、“１”に対応する情報を記録する場合、１／２“Ｖpull-out”の電圧をビットライン２０に印加し、１／２“Ｖpull-in”の電圧を印加して、前記フリップ電極５０と前記トラップサイト８０とを離間することができる。図示されていないが、前記“Ｖpull-in”の電圧または“Ｖpull-out”の電圧が印加されないビットライン２０、ライトワードライン３０、リードワードライン４０は接地された状態を有するように設定される。
【００８７】
従って、本発明の第２実施例によるメモリ素子は、ビットライン２０及びライトワードライン３０に所定大きさの電圧を印加して、前記ビットライン２０と連結されるフリップ電極５０が前記ライトワードライン３０上部のフリップ電極５０に接触するかまたは離隔されるようにして、“０”または“１”の１ビットに対応する情報をライト及びリードすることができる。
【００８８】
このとき、前記フリップ電極５０は、前記トレンチ１００を中心に分離され、前記トラップサイト８０に接触した状態を有するかまたは分離された状態を有する場合、外力により容易に変形されないように構成される。例えば、前記フリップ電極５０が前記ライトワードライン３０に接触した状態で前記基板１０が上下に曲げられても、前記フリップ電極５０は前記トレンチ１００を中心に左右にスライディングされるばかりで、前記ライトワードライン３０に接触した状態が維持される。また、前記フリップ電極５０が前記ライトワードライン３０から分離された場合も同様に、前記トレンチ１００を中心に左右に離間または接近するだけであり、前記フリップ電極５０と前記ライトワードライン３０とが離間した状態をそのまま維持することができる。
【００８９】
従って、本発明の第２実施例によるメモリ素子は、複数個のライトワードライン３０上で接触するかまたは離間した状態を有するようにトレンチ１００を中心に分離された複数個のフリップ電極５０を備えており、基板１０が曲げられても前記フリップ電極５０が前記ライトワードライン３０に接触するかまたは分離間した状態を持続的に維持することにより、空間的な制約を減らし且つ外部から加えられる衝撃による損傷を最小化して生産性を増大または極大化することができる。
【００９０】
このように構成された本発明の第２実施例によるメモリ素子の製造方法を説明すると以下のようである。
図８Ａ〜図９Ｊは図５〜図６のメモリ素子の製造方法を説明する工程斜視図及び工程断面図である。ここで、図９Ａ〜図９Ｊの工程断面図は図８Ａ〜図８Ｉの工程斜視図から切取って順次示した図である。
【００９１】
図８Ａ及び図９Ａに示すように、まず、水平状態の基板１０上に所定厚さのビットライン２０を形成する。ここで、前記ビットライン２０は、前記基板１０上で複数個が一方向に平行に形成される。例えば、前記ビットライン２０は、物理気相蒸着方法や化学気相蒸着方法により形成された金、銀、銅、アルミニウム、タングステン、ケイ化タングステン、チタン、窒化チタン、タンタル、ケイ化タンタルのような導電性金属膜、または導電性不純物のドーピングされたポリシリコン膜を含んでなる。図示されていないが、前記ビットライン２０は、前記基板１０の全面に所定厚さに形成される前記導電性金属層またはポリシリコン膜上で所定の線幅を有するように遮蔽させるフォトレジストパターン或いは第１ハードマスク膜を食刻マスク膜として利用する乾式食刻方法により非等方的に食刻されて形成される。例えば、前記導電性金属膜またはポリシリコン膜の前記乾式食刻方法に使用される反応ガスは、硫酸及び硝酸が混合された強酸ガスを含んでなる。また、前記ビットライン２０は、約５００Å程度の厚さと、約３０Å〜約５００Å程度の線幅を有するように形成される。
【００９２】
図８Ｂ及び図９Ｂに示すように、前記ビットライン２０が交差する方向に所定の線幅を有する第１層間絶縁膜２２、ライトワードライン３０、トラップサイト８０、及び第１犠牲膜６０を形成する。ここで、前記第１層間絶縁膜２２、ライトワードライン３０、トラップサイト８０、及び第１犠牲膜６０は、それぞれ所定の厚さを有して積層されて形成され、前記第１犠牲膜６０上に形成される１つのフォトレジストパターンを食刻マスクとして利用する乾式食刻方法により非等方的に食刻されて形成されるスタックである。例えば、前記第１層間絶縁膜２２は、化学気相蒸着方法により約２００Å〜約８５０Å程度の厚さを有するように形成されたシリコン酸化膜またはシリコン窒化膜を含んでなる。このとき、前記第１層間絶縁膜２２は、後続で前記ライトワードライン３０を長さ方向に分離させるトレンチ１００の形成工程において食刻停止膜として機能を行うこともできる。また、前記ライトワードライン３０は、導電性に優れた物理気相蒸着方法または化学気相蒸着方法により約５００Å程度の厚さを有するように形成された金、銀、銅、アルミニウム、タングステン、ケイ化タングステン、チタン、窒化チタン、タンタル、ケイ化タンタルのような導電性金属膜を含んでなる。前記トラップサイト８０は、金属熱処理方法、原子層蒸着方法、または化学気相蒸着方法によりそれぞれ約３０Å〜２００Å程度の厚さを有して積層される第１シリコン酸化膜８２、シリコン窒化膜８４、第２シリコン酸化膜８６の“ＯＮＯ”構造、または第１シリコン酸化膜８２、ポリシリコン膜、及び第２シリコン酸化膜８６の構造を有して形成される。そして、前記第１犠牲膜６０は、原子層蒸着方法または化学気相蒸着方法により約５０Å〜１５０Å程度の厚さを有するように形成されたポリシリコン膜を含んでなる。前記第１犠牲膜６０、前記トラップサイト８０、前記ライトワードライン３０、及び前記第１層間絶縁膜２２は、約３０Å〜約１０００Å程度の線幅を有して形成され、前記第１犠牲膜６０、前記トラップサイト８０、前記ライトワードライン３０、及び前記第１層間絶縁膜２２をパターニングするために乾式食刻方法に使用される反応ガスは、ＣｘＦｙ系ガスやＣａＨｂＦｃ系ガスなどのようなフッ化炭素系ガスが使用される。前記フッ化炭素系ガスは、ＣＦ４、ＣＨＦ３、Ｃ２Ｆ６、Ｃ４Ｆ８、ＣＨ２Ｆ２、ＣＨ３Ｆ、ＣＨ４、Ｃ２Ｈ２、Ｃ４Ｆ６などのようなガスまたはこれらの混合ガスからなる。
【００９３】
図８Ｃ及び図９Ｃに示すように、前記第１層間絶縁膜２２、ライトワードラインライン３０、トラップサイト８０、及び第１犠牲膜６０を含んでなるスタックの側壁にスペーサ２４を形成する。ここで、前記スペーサ２４は、前記基板１０上で所定の段差を有するように形成された前記第１層間絶縁膜２２、前記ライトワードライン３０、前記トラップサイト８０、及び前記第１犠牲膜６０からなるスタックの側壁に選択的に形成されて、後続で形成されるフリップ電極５０が前記ライトワードライン３０と絶縁される。例えば、前記スペーサ２４は、化学気相蒸着方法により形成されたシリコン窒化膜またはポリシリコン膜からなる。このとき、前記スペーサ２４は、前記スタックを含む基板１０の全面に均一な厚さを有するシリコン窒化膜又はポリシリコン膜が形成され、垂直食刻特性に優れた乾式食刻方向により前記シリコン窒化膜を非等方性食刻して、前記スタックの側壁で自己整列されるように形成される。ここで、前記スペーサ２４が前記シリコン窒化膜からなる場合、前記ライトワードライン３０及び前記トラップサイト８０の側壁と後続でフリップ電極５０とが一定距離を維持するようにすることができる。反面、前記スペーサ２４がポリシリコン膜からなる場合、後続で第１犠牲膜６０とともに除去されて空隙が形成される。このとき、前記スペーサ２４が前記ポリシリコン膜からなる場合、前記第１層間絶縁膜２２、前記ライトワードライン３０、及びトラップサイト８０の形成工程の以後、前記第１犠牲膜６０と同一の工程により形成されることもできる。例えば、前記スペーサ２４は、前記ビットライン２０上で前記ビットライン２０と交差する前記第１層間絶縁膜２２、前記ライトワードライン３０、及び前記トラップサイト８０を形成し、前記第１層間絶縁膜２２、前記ライトワードライン３０、及び前記トラップサイト８０が形成された前記基板１０の全面にポリシリコン膜を形成し、前記第１層間絶縁膜２２、前記ライトワードライン３０、及び前記トラップサイト８０の上部で形成される前記ポリシリコン膜からなる前記第１犠牲膜６０と連結されながら、前記第１層間絶縁膜２２、前記ライトワードライン３０、及び前記トラップサイト８０の側壁を覆うように前記ポリシリコン膜をパターニングして形成される。
【００９４】
図示されていないが、前記ビットライン２０の形成時に前記ビットライン２０上で形成された第１ハードマスク膜は、前記スペーサ２４の形成時に乾式食刻方法に使用される反応ガスにより除去してもよい。従って、前記ビットライン２０は前記スペーサ２４の形成の際に露出する。
【００９５】
図３Ｄ及び図４Ｄに示すように、前記第１犠牲膜６０、ライトワードライン３０、及び第１層間絶縁膜２２を含んでなるスタックの上部を横切り、前記スタック側面のスペーサ２４に隣接するビットライン２０に電気的に連結されるフリップ電極５０を形成する。ここで、前記フリップ電極５０は前記スタックの下部に形成された前記ビットライン２０に対応して前記スタックを中心に置き、前記スタックの上部を遠回りして前記スタックの両側に形成された前記ビットライン２０と電気的に連結されるように形成される。このとき、前記フリップ電極５０は、前記ビットライン２０と同一または類似の線幅を有し、前記スタック両側の前記スペーサ２４の外側で前記ビットライン２０上に積層される。例えば、前記フリップ電極５０は、前記スタック及びスペーサ２４が形成された基板１０の全面にチタン、ケイ化チタンのような導電性金属膜または炭素ナノチューブが所定の厚さを有して形成された後、前記ビットライン２０上部の前記導電性金属膜または炭素ナノチューブを遮蔽するフォトレジストパターンまたは第２ハードマスク膜が形成され、前記フォトレジストパターンまたは第２ハードマスク膜を食刻マスクとして使用した乾式食刻方法により前記導電性金属膜または炭素ナノチューブを非等方性食刻して形成される。このとき、前記導電性金属膜は物理気相蒸着方法または化学気相蒸着方法により形成され、前記炭素ナノチューブは電気放電方法により形成される。また、前記第２ハードマスク膜は、前記フリップ電極５０のパターニングの際に除去してもよく、前記フリップ電極５０上に残留してもかまわない。
【００９６】
図８Ｅ及び図９Ｅに示すように、前記フリップ電極５０が形成された基板１０の全面に所定の厚さを有する第２層間絶縁膜２６を形成し、前記スタック上部の前記フリップ電極５０が露出するように前記第２層間絶縁膜２６を除去して平坦化する。ここで、前記第２層間絶縁膜２６は、基板１０から所定の段差を有する前記ライトワードライン３０、前記トラップサイト８０、及び前記第１犠牲膜６０のスタック上部に交差して形成されるフリップ電極５０の上部に、前記スタックと平行な方向に後続で第２犠牲膜７０及びリードワードライン４０が形成されるように平坦面を提供する。また、前記第２層間絶縁膜２６は、下部の前記フリップ電極５０と上部のリードワードライン４０とのパターニング工程を分離して実行してもよい。なぜならば、前記フリップ電極５０と前記リードワードライン４０とは、導電性に優れた導電性金属膜からなり、前記導電性金属膜をパターニングするために使用される多くの食刻溶液または反応ガスの選択食刻比が低いからである。従って、前記第２層間絶縁膜２６は、導電性金属膜からなる二つの積層されるラインまたはパターンを分離して形成する工程において必須的に使用される。例えば、前記第２層間絶縁膜２６は、プラズマ化学気相蒸着方法により形成されたシリコン酸化膜からなる。このとき、前記第２層間絶縁膜２６は、前記フリップ電極５０及び前記第２ハードマスク膜が形成された前記基板１０の全面に前記フリップ電極５０以上の高さを有するように形成される。また、前記第１犠牲膜６０上の前記フリップ電極５０が露出するように前記第２層間絶縁膜２６を化学的機械的研磨方法により除去して平坦化できる。
【００９７】
従って、本発明の第２実施例によるメモリ素子の製造方法は、フリップ電極５０が形成された全面に第２層間絶縁膜２６を形成し、ライトワードライン３０及び第１犠牲膜６０の上部に形成された前記フリップ電極５０が露出するように前記第２層間絶縁膜２６を平坦化して後続の第２犠牲膜７０及びリードワードライン４０がパターニングされるようにすることができる。
【００９８】
図８Ｆ及び図９Ｆに示すように、前記第２層間絶縁膜２６から露出する前記フリップ電極５０の上部で前記第１犠牲膜６０、前記トラップサイト８０、及び前記ライトワードライン３０と平行な方向に第２犠牲膜７０及びリードワードライン４０を形成する。ここで、前記第２犠牲膜７０及びリードワードライン４０は、前記フリップ電極５０を中心に前記第１犠牲膜６０、前記トラップサイト８０、及び前記ライトワードライン３０と対称に形成される。例えば、前記第２犠牲膜７０は、前記第１犠牲膜６０と同様に原子層蒸着方法または化学気相蒸着方法により形成されたポリシリコン材質からなり、約５０Å〜約１５０Å程度の厚さに形成される。また、前記リードワードライン４０は、約２００Å程度の厚さを有し、約３０Å〜約１０００Å程度の線幅を有するように形成される。このとき、前記第２犠牲膜７０及びリードワードライン４０は、以下のように形成される。まず、前記第２層間絶縁膜２６上で化学気相蒸着方法により所定の厚さを有するポリシリコン膜、導電性金属膜、及び第３ハードマスク膜４２を積層させる。次いで、前記第１犠牲膜６０及び前記ライトワードライン３０上部の前記第３ハードマスク膜４２を遮蔽するフォトレジストパターンを形成し、前記フォトレジストパターンを食刻マスクとして使用する乾式食刻方法または湿式食刻方法により前記第３ハードマスク膜４２を除去した後、前記フォトレジストパターンをエッチング工程により除去する。最後に、第３ハードマスク膜４２を食刻マスクとして使用される乾式食刻方法または湿式食刻方向により前記ポリシリコン膜、導電性金属膜を非等方性食刻させて前記第２犠牲膜７０及びリードワードライン４０を形成する。
【００９９】
図８Ｇ及び図９Ｇに示すように、前記リードワードライン４０上に形成された第３ハードマスク膜４２を所定の線幅に縮小パターニングする。ここで、パターニングされた前記第３ハードマスク膜４２は、後続でトレンチ１００の線幅を定義する。例えば、前記第３ハードマスク膜４２は、一方向に形成された前記リードワードライン４０の長さ方向の中心を遮蔽するように形成されたフォトレジストパターンを食刻マスクを用いた乾式食刻方法または湿式食刻方法により非等方的に食刻されて線幅を縮小するように形成される。また、前記第３ハードマスク膜４２は、平面方向よりも側面方向の食刻特性に優れた乾式食刻方法または湿式食刻方法により等方的に食刻されて線幅が縮小されるように形成される。このとき、等方的乾式食刻方法または湿式食刻方法のときに使用される反応ガスまたは食刻溶液は、前記基板１０と平行な方向に流動されながら前記第３ハードマスク膜４２の側面を選択的に食刻する。
【０１００】
図８Ｈ及び図９Ｈに示すように、線幅が減少した第３ハードマスク膜４２上に所定厚さの第３層間絶縁膜２８を形成し、前記第３ハードマスク膜４２が露出するように前記第３層間絶縁膜２８を平坦化する。ここで、前記第３層間絶縁膜２８は、前記第２犠牲膜７０及び前記リードワードライン４０以上の厚さを有するように形成される。従って、前記第３層間絶縁膜２８は、後続で前記第２犠牲膜７０が除去されると、前記リードワードライン４０の側面を支持して前記フリップ電極５０から前記リードワードライン４０を浮揚させるようにする。例えば、前記第３層間絶縁膜２８は、プラズマ化学気相蒸着方法により形成されたシリコン酸化膜を含んでなる。また、前記第３層間絶縁膜２８は、化学的機械的研磨方法により平坦化できる。このとき、前記リードワードライン４０を食刻停止膜として使用して前記第３層間絶縁膜２８を平坦化する場合、導電性金属膜からなる前記リードワードライン４０が損傷するおそれがあるため、前記第３ハードマスク膜４２を食刻停止膜として使用すべきである。
【０１０１】
図８Ｉ及び図９Ｉに示すように、第３層間絶縁膜２８を食刻マスクとして使用する乾式食刻方法を用いて前記第３ハードマスク膜４２、前記リードワードライン４０、前記第２犠牲膜７０、前記フリップ電極５０、前記第１犠牲膜６０、前記トラップサイト８０、及び前記ライトワードライン３０を順次非等方的に食刻して、前記第１層間絶縁膜２２が底部から露出するトレンチ１００を形成する。ここで、前記トレンチ１００は、前記リードワードライン４０、前記第２犠牲膜７０、前記フリップ電極５０、前記第１犠牲膜６０、及び前記ライトワードライン３０が対称的に複数個に分離されるように形成される。前記トレンチ１００はシリコン酸化膜からなる前記第３層間絶縁膜２８及び前記第１層間絶縁膜２２に対応してポリシリコン及び導電性金属膜の選択食刻比の高い反応ガスを使用する乾式食刻方法により形成される。例えば、前記乾式食刻方法に使用される反応ガスは、ＣｘＦｙ系ガスやＣａＨｂＦｃ系などのようなフッ化炭素系ガスを使用することができる。前記フッ化炭素系ガスはＣＦ４、ＣＨＦ３、Ｃ２Ｆ６、Ｃ４Ｆ８、ＣＨ２Ｆ２、ＣＨ３Ｆ、ＣＨ４、Ｃ２Ｈ２、Ｃ４Ｆ６などのようなガスまたはこれらの混合ガスからなる。前記トレンチ１００の幅が減少した場合、隣接する前記ライトワードライン３０、前記リードワードライン４０、及び前記フリップ電極５０の間で干渉が起こるおそれがある。また、前記トレンチ１００を通じて後続で前記第１犠牲膜６０及び前記第２犠牲膜７０を食刻する食刻溶液または反応ガスが正常的に流動されない場合もある。反面、前記トレンチ１００の幅が広くなった場合、単位素子の集積度が減少するものの、前記第１犠牲膜６０と前記第２犠牲膜７０を食刻する食刻溶液または反応ガスが容易に流動する。従って、前記トレンチ１００は、ライトワードライン３０、フリップ電極５０、及びリードワードライン４０を対称的に分離させ、前記ライトワードライン３０と前記フリップ電極５０との間の第１犠牲膜６０、ならびに前記フリップ電極５０と前記リードワードライン４０との間の第２犠牲膜７０を除去する食刻溶液または反応ガスが正常的に流動できる線幅を有するように形成される。例えば、前記トレンチ１００は、約３０Å〜８００Å程度の線幅を有するように形成される。
【０１０２】
図示されていないが、前記第３ハードマスク膜４２の幅が減る工程が省略される場合、前記リードワードライン４０及び前記ライトワードライン３０の長さ方向の中心に形成された第３層間絶縁膜２８が露出するフォトレジストパターンを食刻マスクとして使用する乾式食刻方法により前記第３ハードマスク膜４２、前記リードワードライン４０、前記第２犠牲膜７０、前記フリップ電極５０、前記第１犠牲膜６０、前記トラップサイト８０、及び前記ライトワードライン３０が順次非等方性食刻されて前記トレンチ１００を形成することもできる。
【０１０３】
図８Ｊ及び図９Ｊに示すように、前記トレンチ１００から露出する前記第１犠牲膜６０及び前記第２犠牲膜７０を除去して前記ライトワードライン３０と前記リードワードラインとの間で前記フリップ電極５０が浮揚する所定の空隙を形成する。例えば、前記第１犠牲膜６０及び前記第２犠牲膜７０は、湿式食刻方法または乾式食刻方法により前記トレンチ１００、８２の側壁において露出する面から側面に等方性食刻されて除去される。ポリシリコン材質からなる前記第１犠牲膜及び前記第２犠牲膜７０の湿式食刻方法に使用される食刻溶液は、硝酸、フッ酸、及び酢酸のような強酸に脱イオン水が所定の濃度で混合された混合溶液からなる。前記湿式食刻方法または乾式食刻方法で使用される食刻溶液または反応ガスは、前記トレンチ１００の側壁から露出する前記第１犠牲膜６０及び前記第２犠牲膜７０を水平方向に除去しながら前記リードワードライン４０と前記ライトワードライン３０との間に前記空隙を形成する。前記スペーサ２４がポリシリコン材質から形成される場合、前記スペーサ２４も前記食刻溶液または前記反応ガスにより食刻されて空隙を形成してもよい。このとき、前記スペーサ２４が除去されて形成される空隙の距離が前記ライトワードライン３０と前記フリップ電極５０との間の空隙距離に比べ顕著に小さい場合、前記フリップ電極５０が前記ライトワードライン３０の上部で電気的に接触するのではなく、前記ライトワードライン３０の側面に電気的に接触して情報のライト及びリードの不良が発生するおそれがある。従って、前記スペーサ２４を除去する場合、ライトワードライン３０の上部とフリップ電極５０との間の距離を、前記ライトワードライン３０の側面と前記フリップ電極５０との間の距離に比べ大きく形成することが望ましい。
【０１０４】
図示されていないが、前記トレンチ１００の上段を覆う第４層間絶縁膜を形成して前記トレンチ１００内部を密封する。このとき、前記トレンチ１００内部の空隙は、大気中の窒素またはアルゴンのような非反応性ガスを充填、又は前記フリップ電極５０の屈折速度を増加させるために真空状態を有するように設定される。また、前記第４層間絶縁膜が形成された前記基板１０の上段にまた他のビットライン２０、ライトワードライン３０、フリップ電極５０、及びリードワードライン４０を順次的に形成して多層構造のメモリ素子を製作する。
【０１０５】
従って、本発明の第２実施例によるメモリ素子の製造方法は、基板１０上に一方向に形成されたビットライン２０の上部で交差する方向に形成されたトレンチ１００を用いて複数個のライトワードライン３０、フリップ電極５０、及びリードワードライン４０を対称的に形成することにより、素子の集積度を向上させることができる。
【０１０６】
また、上述の実施例の説明は本発明の徹底した理解を提供するために図面を参照にして挙げたものにすぎないので、本発明を限定する意味として解釈されてはいけない。そして、本発明の技術分野で通常の知識を有した者には本発明の基本的原理をはずれない範囲内で多様な変化と変更が可能なのは勿論のことである。
【図面の簡単な説明】
【０１０７】
【図１】本発明の第１実施例によるメモリ素子を示す斜視図である。
【図２】図１のＩ−Ｉ’線に沿って切断した断面図である。
【図３Ａ】図１〜図２のメモリ素子の製造方法を説明するために示した工程斜視図及び工程断面図である。
【図３Ｂ】図１〜図２のメモリ素子の製造方法を説明するために示した工程斜視図及び工程断面図である。
【図３Ｃ】図１〜図２のメモリ素子の製造方法を説明するために示した工程斜視図及び工程断面図である。
【図３Ｄ】図１〜図２のメモリ素子の製造方法を説明するために示した工程斜視図及び工程断面図である。
【図３Ｅ】図１〜図２のメモリ素子の製造方法を説明するために示した工程斜視図及び工程断面図である。
【図３Ｆ】図１〜図２のメモリ素子の製造方法を説明するために示した工程斜視図及び工程断面図である。
【図３Ｇ】図１〜図２のメモリ素子の製造方法を説明するために示した工程斜視図及び工程断面図である。
【図３Ｈ】図１〜図２のメモリ素子の製造方法を説明するために示した工程斜視図及び工程断面図である。
【図３Ｉ】図１〜図２のメモリ素子の製造方法を説明するために示した工程斜視図及び工程断面図である。
【図３Ｊ】図１〜図２のメモリ素子の製造方法を説明するために示した工程斜視図及び工程断面図である。
【図４Ａ】図１〜図２のメモリ素子の製造方法を説明するために示した工程斜視図及び工程断面図である。
【図４Ｂ】図１〜図２のメモリ素子の製造方法を説明するために示した工程斜視図及び工程断面図である。
【図４Ｃ】図１〜図２のメモリ素子の製造方法を説明するために示した工程斜視図及び工程断面図である。
【図４Ｄ】図１〜図２のメモリ素子の製造方法を説明するために示した工程斜視図及び工程断面図である。
【図４Ｅ】図１〜図２のメモリ素子の製造方法を説明するために示した工程斜視図及び工程断面図である。
【図４Ｆ】図１〜図２のメモリ素子の製造方法を説明するために示した工程斜視図及び工程断面図である。
【図４Ｇ】図１〜図２のメモリ素子の製造方法を説明するために示した工程斜視図及び工程断面図である。
【図４Ｈ】図１〜図２のメモリ素子の製造方法を説明するために示した工程斜視図及び工程断面図である。
【図４Ｉ】図１〜図２のメモリ素子の製造方法を説明するために示した工程斜視図及び工程断面図である。
【図４Ｊ】図１〜図２のメモリ素子の製造方法を説明するために示した工程斜視図及び工程断面図である。
【図５】本発明の第２実施例によるメモリ素子を示す斜視図である。
【図６】図５のII−II’線を取って示した断面図である。
【図７】本発明の第２実施例によるメモリ素子のビットライン及びライトワードラインを通じて印加される電圧とフリップ電極が曲げられる距離との関係をグラフ化した概略図である。
【図８Ａ】図５〜図６のメモリ素子の製造方法を説明するために示した工程斜視図及び工程断面図である。
【図８Ｂ】図５〜図６のメモリ素子の製造方法を説明するために示した工程斜視図及び工程断面図である。
【図８Ｃ】図５〜図６のメモリ素子の製造方法を説明するために示した工程斜視図及び工程断面図である。
【図８Ｄ】図５〜図６のメモリ素子の製造方法を説明するために示した工程斜視図及び工程断面図である。
【図８Ｅ】図５〜図６のメモリ素子の製造方法を説明するために示した工程斜視図及び工程断面図である。
【図８Ｆ】図５〜図６のメモリ素子の製造方法を説明するために示した工程斜視図及び工程断面図である。
【図８Ｇ】図５〜図６のメモリ素子の製造方法を説明するために示した工程斜視図及び工程断面図である。
【図８Ｈ】図５〜図６のメモリ素子の製造方法を説明するために示した工程斜視図及び工程断面図である。
【図８Ｉ】図５〜図６のメモリ素子の製造方法を説明するために示した工程斜視図及び工程断面図である。
【図８Ｊ】図５〜図６のメモリ素子の製造方法を説明するために示した工程斜視図及び工程断面図である。
【図９Ａ】図５〜図６のメモリ素子の製造方法を説明するために示した工程斜視図及び工程断面図である。
【図９Ｂ】図５〜図６のメモリ素子の製造方法を説明するために示した工程斜視図及び工程断面図である。
【図９Ｃ】図５〜図６のメモリ素子の製造方法を説明するために示した工程斜視図及び工程断面図である。
【図９Ｄ】図５〜図６のメモリ素子の製造方法を説明するために示した工程斜視図及び工程断面図である。
【図９Ｅ】図５〜図６のメモリ素子の製造方法を説明するために示した工程斜視図及び工程断面図である。
【図９Ｆ】図５〜図６のメモリ素子の製造方法を説明するために示した工程斜視図及び工程断面図である。
【図９Ｇ】図５〜図６のメモリ素子の製造方法を説明するために示した工程斜視図及び工程断面図である。
【図９Ｈ】図５〜図６のメモリ素子の製造方法を説明するために示した工程斜視図及び工程断面図である。
【図９Ｉ】図５〜図６のメモリ素子の製造方法を説明するために示した工程斜視図及び工程断面図である。
【図９Ｊ】図５〜図６のメモリ素子の製造方法を説明するために示した工程斜視図及び工程断面図である。
【図１０】従来のメモリ素子を示した断面図である。
【符号の説明】
【０１０８】
１０：基板、２０：ビットライン、３０：ライトワードライン、４０：リードワードライン、５０：フリップ電極、６０：第１犠牲膜、７０：第２犠牲膜、８０：トラップサイト、１００：トラップサイト
【図１】
2008053688.tif 000003
【図２】
2008053688.tif 000004
【図３Ａ】
2008053688.tif 000005
【図３Ｂ】
2008053688.tif 000006
【図３Ｃ】
2008053688.tif 000007
【図３Ｄ】
2008053688.tif 000008
【図３Ｅ】
2008053688.tif 000009
【図３Ｆ】
2008053688.tif 000010
【図３Ｇ】
2008053688.tif 000011
【図３Ｈ】
2008053688.tif 000012
【図３Ｉ】
2008053688.tif 000013
【図３Ｊ】
2008053688.tif 000014
【図４Ａ】
2008053688.tif 000015
【図４Ｂ】
2008053688.tif 000016
【図４Ｃ】
2008053688.tif 000017
【図４Ｄ】
2008053688.tif 000018
【図４Ｅ】
2008053688.tif 000019
【図４Ｆ】
2008053688.tif 000020
【図４Ｇ】
2008053688.tif 000021
【図４Ｈ】
2008053688.tif 000022
【図４Ｉ】
2008053688.tif 000023
【図４Ｊ】
2008053688.tif 000024
【図５】
2008053688.tif 000025
【図６】
2008053688.tif 000026
【図７】
2008053688.tif 000027
【図８Ａ】
2008053688.tif 000028
【図８Ｂ】
2008053688.tif 000029
【図８Ｃ】
2008053688.tif 000030
【図８Ｄ】
2008053688.tif 000031
【図８Ｅ】
2008053688.tif 000032
【図８Ｆ】
2008053688.tif 000033
【図８Ｇ】
2008053688.tif 000034
【図８Ｈ】
2008053688.tif 000035
【図８Ｉ】
2008053688.tif 000036
【図８Ｊ】
2008053688.tif 000037
【図９Ａ】
2008053688.tif 000038
【図９Ｂ】
2008053688.tif 000039
【図９Ｃ】
2008053688.tif 000040
【図９Ｄ】
2008053688.tif 000041
【図９Ｅ】
2008053688.tif 000042
【図９Ｆ】
2008053688.tif 000043
【図９Ｇ】
2008053688.tif 000044
【図９Ｈ】
2008053688.tif 000045
【図９Ｉ】
2008053688.tif 000046
【図９Ｊ】
2008053688.tif 000047
【図１０】
2008053688.tif 000048