(57)【要約】【課題】ＩｎＰ基板上にＩｎＧａＡｌＡｓ系材料を主たる構成要素とする導波路型光素子部をバットジョイント集積する場合に、接続部にマストランスポート現象でＩｎＰが挟まることがなく、二つの導波路を直接接続させることができる集積光デバイスの製造方法を提供し、さらに、光導波路内における光損失や光反射の少ない高性能な集積光デバイスを提供する。【解決手段】ＩｎＰ基板上にＩｎＧａＡｌＡｓ系導波路をバットジョイント集積する製造プロセスにおいて、ＩｎＧａＡｌＡｓの成長温度である７００℃前後に昇温する際に、ＩｎＧａＡｌＡｓ系導波路を成長する下地となるＩｎＰの上にＩｎＧａＡｓＰ層が形成されている構成とする。【選択図】図５
2008053501.tif 000002
【特許請求の範囲】
【請求項１】
ＩｎＰ基板上に第１の光導波路を形成する工程と、
前記第１の光導波路上に選択的にマスクパターンを形成する工程と、
前記マスクパターンに覆われていない前記第１の光導波路をエッチングにより除去して前記ＩｎＰ基板の表面を露出する工程と、
表面が露出した前記ＩｎＰ基板上にＩｎＧａＡｌＡｓを含有する材料を用いて第２の光導波路を結晶成長する工程を少なくとも一工程有し、
前記第２の光導波路の結晶成長を行なう前に、前記第２の光導波路の結晶成長温度より低い成長温度により、表面が露出した前記ＩｎＰ基板上にＩｎＧａＡｓＰ層を形成することを特徴とする集積光デバイスの製造方法。
【請求項２】
前記第２の光導波路の結晶成長温度が、６５０℃以上７５０℃以下であり、かつ前記ＩｎＧａＡｓＰ層の成長温度が５００℃以上６５０℃未満であることを特徴とする請求項１に記載の集積光デバイスの製造方法。
【請求項３】
前記第２の光導波路に量子井戸構造を形成する工程と、
前記量子井戸構造の形成工程後に、前記第１の光導波路と前記第２の光導波路との接続部、およびその近傍領域をマスクパターンを用いてエッチングにより選択的に除去する工程と、
前記エッチングにより除去した領域に、少なくともコア部がバルク結晶からなる第３の光導波路を形成する工程とを有することを特徴とする請求項１に記載の集積光デバイスの製造方法。
【請求項４】
ＩｎＰ基板上に予めＩｎＧａＡｓＰ層を形成する工程と、
前記ＩｎＧａＡｓＰ層上に第１の光導波路を形成する工程と、
前記第１の光導波路上に選択的にマスクパターンを形成する工程と、
前記マスクパターンに覆われていない前記第１の光導波路をエッチングにより除去し、前記ＩｎＧａＡｓＰ層を露出する工程と、
表面が露出した前記ＩｎＧａＡｓＰ層上にＩｎＧａＡｌＡｓを含有する材料を用いて第２の光導波路を結晶成長する工程を少なくとも一工程有することを特徴とする集積光デバイスの製造方法。
【請求項５】
前記第２の光導波路の結晶成長温度が、６５０℃以上７５０℃以下であり、かつ前記ＩｎＧａＡｓＰ層の成長温度が５００℃以上６５０℃未満であることを特徴とする請求項４に記載の集積光デバイスの製造方法。
【請求項６】
前記第２の光導波路に量子井戸構造を形成する工程と、
前記量子井戸構造の形成工程後に、前記第１の光導波路と前記第２の光導波路との接続部、およびその近傍領域をマスクパターンを用いてエッチングにより選択的に除去する工程と、
前記エッチングにより除去した領域に、少なくともコア部がバルク結晶からなる第３の光導波路を形成する工程とを有することを特徴とする請求項４に記載の集積光デバイスの製造方法。
【請求項７】
ＩｎＰ基板上に形成された第１の光導波路と、突き合わせ接合方式により前記第１の光導波路と接続されたＩｎＧａＡｌＡｓを含有する材料からなる層構造を有する第２の光導波路を少なくとも一つ備え、
前記第１および第２の光導波路の少なくともいずれか一方と前記ＩｎＰ基板との間にＩｎＧａＡｓＰ層が設けられていることを特徴とする集積光デバイス。
【請求項８】
前記第１の光導波路と前記第２の光導波路の少なくともコア部が、バルク結晶で接続されていることを特徴とする請求項７に記載の集積光デバイス。
【請求項９】
前記第１の光導波路が形成された領域と前記第２の光導波路が形成された領域との間に、ノンドープＩｎＧａＡｓＰ層が設けられていることを特徴とする請求項７に記載の集積光デバイス。
【請求項１０】
前記第１の光導波路を有する半導体レーザと前記第２の光導波路を有する変調器とが前記ＩｎＰ基板上に設けられていることを特徴とする請求項７に記載の集積光デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積光デバイスおよびその製造方法に係り、特に、半導体レーザや電界吸収型光変調器等の導波路型光素子部を複数集積形成した集積光デバイスおよびその製造方法に関する。
【背景技術】
【０００２】
半導体レーザや光変調器等の複数の導波路型光素子をＩｎＰ基板上に集積形成する手法の一つにバットジョイント技術がある。バットジョイント技術とは、同一基板上に光軸を揃えて、複数の光導波路を突き合わせ接合させる技術である。そのプロセス手順は、まず、第一の光導波路を半導体基板上に結晶成長し、つぎにその一部をマスクパターンで覆ってからマスクパターンに覆われていない部分をエッチング技術を用いて除去し、続いて第一の導波路をエッチング除去した部分に第二の光導波路層を有機金属気相成長法（ＭＯＶＰＥ：Ｍｅｔａｌｏｒｇａｎｉｃ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）を用いて成長して接続するということを必要回数繰り返すというものである。本技術を用いれば、それぞれの光導波路多層構造の材料、組成、層数、および膜厚を個別に最適化できる。このため、本技術は一回の選択成長で複数の導波路型光素子を一括形成する選択成長技術と比較して、高性能な集積光デバイスの製造方法として適している。なお、光導波路とはコア領域をそれより屈折率の低いクラッド領域で挟み込んだ多層構造をもつ光導波構造であり、コア領域にＩｎＧａＡｌＡｓ系材料の層を用いた光導波路や、コア領域にＩｎＧａＡｓＰ系材料の層を用いた光導波路では、基板側のクラッド領域としてＩｎＰ基板がこの役割を担う形態をとることが出来る。
【０００３】
従来のバットジョイント技術の公知例としては、ＩｎＧａＡｌＡｓ系多重量子井戸型レーザ導波路層とＩｎＧａＡｓＰ系バルク導波路層を複数集積したマルチバットジョイント型レーザの特性と、そのバットジョイント接合部の光結合効率の評価結果が、非特許文献１に報告されている。また、第二の公知例としては、上記のプロセス手順において第一の導波路型光素子と第二の導波路型光素子の接合部に生じる結晶欠陥の多い領域を除去して、除去した領域にバルク結晶からなる第三の光導波路を形成した集積光デバイスが、特許文献１に公開されている。
【０００４】
【特許文献１】特開２００２-３２４９３６号公報
【非特許文献１】「アイトリプルイー・フォトニクス・テクノロジー・レターズ(IEEE Photonics Technology Letters)」、第１７巻、p.1148
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来のバットジョイント技術では、成長温度が７００℃前後と高温なＩｎＧａＡｌＡｓ系材料の層を主たる構成要素として含む光導波路（以下、ＩｎＧａＡｌＡｓ導波路と略記する）を第二の光導波路として別の光導波路にバットジョイント接続しようとした場合に、直接接合されるべき二つの光導波路の間に、ＩｎＰが挟まった形状となるという問題がある。
【０００６】
このように、ＩｎＧａＡｌＡｓ導波路をバットジョイント接続しようとしたときに導波路接続部にＩｎＰが挟まる理由を以下に、二つのＩｎＧａＡｌＡｓ導波路を接続する場合のプロセスフローである図１を用いて説明する。
【０００７】
図１（ａ）は、ＩｎＰ基板１１上に、ＩｎＧａＡｌＡｓ導波路層１２、ＩｎＰクラッド層１３を形成した後、その一部に絶縁膜マスク１４を形成し、マスクで覆われていない部分のＩｎＰクラッド層１３およびＩｎＧａＡｌＡｓ導波路層１２を選択的にエッチング除去した後の断面形状模式図である。ＩｎＧａＡｌＡｓ導波路にＩｎＧａＡｌＡｓ導波路を接続する場合には、まず図１（ａ）の通り絶縁膜マスク１４を用いて第一のＩｎＧａＡｌＡｓ導波路１２の不要部分を選択的にエッチング除去した後、結晶成長炉に搬入してから第二のＩｎＧａＡｌＡｓ導波路を成長する温度まで昇温する。しかし、この際、図１（ｂ）に示す如く、第二のＩｎＧａＡｌＡｓ導波路の再成長が始まる前に，高温となって熱的に不安定になったＩｎＰ基板表面のＩｎＰが、マストランスポートと呼ばれる現象により接合部に移動して、第一のＩｎＧａＡｌＡｓ導波路層の端部の全てあるいは一部を覆ってしまうのである。この状態で第二のＩｎＧａＡｌＡｓ導波路層１６およびＩｎＰクラッド層１７を結晶成長すると図１（ｃ）に示す如く、第一のＩｎＧａＡｌＡｓ導波路層１２の端部を覆うＩｎＰ１５が、第一のＩｎＧａＡｌＡｓ導波路１２と第二のＩｎＧａＡｌＡｓ導波路１６の間に部分的あるいは全面的に挟まった形状となってしまうのである。
【０００８】
ＩｎＰのマストランスポート現象は高温ほど顕著になるため、結晶成長温度が約７００℃と高いＩｎＧａＡｌＡｓ系材料を第二の光導波路として第一の光導波路にバットジョイントする場合にこの問題は深刻な問題として表面化したのである。結晶成長温度が６００℃程度と比較的低いＩｎＧａＡｓＰ系材料の光導波路を第二の導波路としてバットジョイント接続する場合と比較して、ＩｎＰのマストランスポート現象が激しく生じるからである。
【０００９】
ここで、ＩｎＧａＡｌＡｓおよびＩｎＧａＡｓＰの成長温度範囲についてその詳細を説明する。ＩｎＧａＡｌＡｓの成長温度は通常６５０℃から７５０℃である。６５０℃よりも低い温度で成長しようとするとトリメチルアルミニウム等のＡｌ原料の分解効率が低下するために成長層内の酸素不純物が多くなって非発光センターが増加し、結晶性が悪くなるし、また７５０℃より高い温度で成長しようとすると下地のＩｎＰ基板の結晶が劣化するという問題がある。このためこの６５０℃から７５０℃の温度範囲で成長するのである。この６５０℃以上の温度領域はＩｎＰのマストランスポートが著しく生じる温度領域であるため、この温度範囲にある状態でＩｎＰが表面にさらされた状態にすることは避けなければならない。
【００１０】
一方のＩｎＧａＡｓＰの成長温度範囲は通常５００℃以上６５０℃未満である。５００℃以下の温度では原料として用いるフォスフィンやターシャルブチルフォスフィンといった材料の分解効率が低くなるため成長速度が遅くなるとともに結晶性が悪くなるし、また６５０℃以上の温度範囲では、たとえばＩｎＧａＡｓＰとＩｎＰのように５族組成の異なる層を積層しようとした場合に５族の置換現象が生じて界面で５族を切り替えることが困難になるという問題が生じる。このためこの５００℃以上６５０℃未満の温度範囲で成長するのである。ただし、好ましくは、フォスフィンの分解効率が十分確保できる５５０℃以上の温度で成長することが望ましい。
【００１１】
このように、直接接続されるべき二つの光導波路の間にＩｎＰが挟まった構造となった場合には、導波路接続部において光反射や光散乱がおこって光結合効率が低下し、レーザのスロープ効率に代表される集積光素子の性能が低下するという問題がおこる。
【００１２】
また、二番目の公知例に開示されているように、第一の光導波路と第二の光導波路の接続部近傍の欠陥の多い領域を除去して両者の間を第三のバルク導波路で接続する場合にも、この問題による悪影響を回避することはできない。なぜならＩｎＰが挟まった導波路接合部を選択的に完全に平坦にエッチング除去することは困難であり、欠陥を含んだ導波路接合領域をエッチング除去した跡に、ＩｎＰが突起状に残存する等の形状不良が生じるからである。このため、この部分に成長するバルク導波路の形状に乱れが生じて光散乱や光反射が起こり、光結合効率が低下するので、レーザのスロープ効率に代表される集積光素子の性能が低下するという問題が起こる。
【００１３】
このように従来技術では、ＩｎＧａＡｌＡｓ系材料を第二の導波路として成長させることが必要な、ＩｎＧａＡｌＡｓ系材料の導波路型光素子部が２つ以上集積形成された集積光デバイスを製造しようとしても、導波路内での光散乱や光反射の少ない高品質な集積光デバイスを製造することは出来なかった。
【００１４】
そこで、本発明の第一の目的は、ＩｎＰ基板上にＩｎＧａＡｌＡｓ系材料を主たる構成要素とする導波路型光素子部をバットジョイント集積する場合に、接続部にマストランスポート現象でＩｎＰが挟まることがなく、二つの導波路を直接接続させることができる集積光デバイスの製造方法を提供することにある。
また、本発明の第二の目的は、光導波路内における光損失や光反射の少ない高性能な集積光デバイスを提供することである。
【課題を解決するための手段】
【００１５】
本発明の第一の目的は、ＩｎＰ基板上に形成された第一の光導波路の一部にマスクパターンを形成し、該マスクパターンに覆われていない領域の第一の光導波路をエッチングにより除去してＩｎＰを露出させ、該エッチングで光導波路を除去してＩｎＰを露出させた領域に第二の光導波路を結晶成長する工程を繰り返すことにより、ＩｎＰ基板上に複数の導波路型光素子部を突き合わせ接合方式により集積する集積光デバイスの製造方法において、上記第二の光導波路の主たる構成材料がＩｎＧａＡｌＡｓ系材料であり、且つ該ＩｎＧａＡｌＡｓ系材料の結晶成長温度に昇温する前段階の低温状態においてＩｎＧａＡｓＰ層をＩｎＰ上に形成することにより達成される。また、上記の集積光デバイスの製造方法において、上記第二の光導波路の結晶成長温度を６５０℃以上７５０℃以下とし、かつ上記ＩｎＧａＡｓＰ層の成長温度を５００℃以上６５０℃未満とすることにより達成される。
【００１６】
また、本発明の第一の目的は、ＩｎＰ基板上に形成された第一の光導波路の一部にマスクパターンを形成し、該マスクパターンに覆われていない領域の第一の光導波路をエッチングにより除去し、該エッチングで光導波路を除去した領域に第二の光導波路を結晶成長する工程を繰り返すことにより、ＩｎＰ基板上に複数の導波路型光素子部を突き合わせ接合方式により集積する集積光デバイスの製造方法において、上記第一の光導波路のＩｎＰ基板と接する部分がＩｎＧａＡｓＰ層であり、該第一の光導波路をエッチング除去する際に上記ＩｎＧａＡｓＰ層の少なくとも一部をエッチング除去せずに残し、且つ上記第二の光導波路層の主たる構成材料がＩｎＧａＡｌＡｓ系材料であり、該第二の光導波路層の主たる構成材料であるＩｎＧａＡｌＡｓ系材料を上記ＩｎＧａＡｓＰ層の上部に形成することにより達成される。
【００１７】
また、本発明の第一の目的は、上記の集積光デバイスの製造方法において、上記第二の光導波路が量子井戸構造を有し、かつ該第二の量子井戸構造を有する光導波路を形成した後に、第一の光導波路と第二の光導波路の接続部、およびその近傍領域をマスクパターンを用いて選択的に除去し、続いて第一の光導波路と第二の光導波路の一部を除去した領域に少なくともコア部がバルク結晶からなる第三の光導波路を形成する製造方法とすることにより達成される。
【００１８】
また、本発明の第二の目的は、ＩｎＰ基板上に形成された、少なくとも二つの導波路型光素子部を突き合わせ接合方式により集積させた集積光デバイスにおいて、少なくとも一つの導波路型光素子の光導波路がＩｎＧａＡｌＡｓ系材料からなる層構造を主として構成されており、且つ該ＩｎＧａＡｌＡｓ系材料からなる層構造とＩｎＰ基板との間にＩｎＧａＡｓＰ層を形成することにより達成される。
【００１９】
また、本発明の第二の目的は、ＩｎＰ基板上に形成された、少なくとも二つの導波路型光素子部を突き合わせ接合方式により集積させた、少なくとも一つのＩｎＧａＡｌＡｓ系材料からなる層を含有する光導波路を備えた集積光デバイスにおいて、上記ＩｎＧａＡｌＡｓ系材料からなる層とＩｎＰ基板との間にＩｎＧａＡｓＰ層が形成されており、且つ該ＩｎＧａＡｓＰ層の少なくとも一部と同一構成の層が、少なくとも一つの、上記ＩｎＧａＡｌＡｓ系材料からなる層を含有する光導波路とは異なる光導波路とＩｎＰ基板との間に形成された構造とすることにより達成される。また、上記の集積光デバイスにおいて、少なくとも二つの導波路型光素子部が、少なくともコア部がバルク結晶で接続された構成とすることにより達成される。
【００２０】
以下、本発明の作用について説明する。本発明のポイントは、ＩｎＰのマストランスポートによって第一と第二の光導波路の接続部にＩｎＰが形成されることを防ぐために、ＩｎＧａＡｌＡｓ系材料を主体とする第二の光導波路層の結晶成長工程においてＩｎＧａＡｌＡｓ系材料を成長する温度まで昇温する前に、第一の光導波路を除去した部分の半導体表面をＩｎＰではなくＡｓを含有するＩｎＧａＡｓＰにしておくことにある。これにより、Ｖ族原子がＰだけの場合に起こりやすいマストランスポート現象が抑制されるので、ＩｎＰが第一と第二の光導波路の接続部に挟まって導波路同士の直接接続を妨げるということがなくなるのである。
【００２１】
このように第二の光導波路の結晶成長の昇温前に、第一の光導波路を除去した部分の表面がＩｎＧａＡｓＰで覆われた状態にする手法として我々は二通りの製造プロセスを考案した。
【００２２】
第一の製造プロセスは、ＩｎＧａＡｌＡｓ系材料を主体とする第二の光導波路の結晶成長の最初に、６００℃前後の低温の状態でＩｎＧａＡｓＰ層を成長してＩｎＰ表面をカバーした後、ＩｎＧａＡｌＡｓ系材料を成長する７００℃前後の温度まで昇温するという手法である。本プロセスを図２を用いて説明する。図２はＩｎＧａＡｌＡｓ系導波路にＩｎＧａＡｌＡｓ系導波路を接続するプロセスフローを示す図である。本プロセスではまず図２（ａ）に示すごとく、絶縁膜マスク１４を用いて選択的に、ＩｎＧａＡｌＡｓ系材料の光導波路１２の不要部分をエッチング除去する。次に第二のＩｎＧａＡｌＡｓ系導波路層１６を形成する前に、ＩｎＰのマストランスポートが生じにくい低温状態において、ＩｎＰのマストランスポートを抑制することのできるＩｎＧａＡｓＰ層２１をＩｎＰ上に形成する（図２（ｂ））。この後にＩｎＧａＡｌＡｓ系材料を成長する７００℃前後の高温に昇温して、第二のＩｎＧａＡｌＡｓ導波路１６を成長させるのである。これにより、７００℃前後の高温への昇温時にはＩｎＰ基板の表面がＡｓを含有する膜で覆われているので、ＩｎＰ基板からＩｎＰが這い上がるように動いて第一と第二のＩｎＧａＡｌＡｓ導波路の間に挟まるということがなくなるのである。ＩｎＰマストランスポートを抑制するためのＡｓを含有する層としてＩｎＧａＡｓＰを選択した理由は、本材料の成長温度が６００℃前後とＩｎＧａＡｌＡｓ系材料の典型的な成長温度である７００℃前後と比較して低く、ＩｎＰのマストランスポートを効果的に抑止できるからである。
【００２３】
第二の製造プロセスは、第一の光導波路を結晶成長する際にあらかじめＩｎＰ基板と接する部分にＩｎＧａＡｓＰ層を形成しておき、第一の光導波路の不要部分をエッチング除去する際にそのＩｎＧａＡｓＰ層の一部を残してＩｎＰの表面を露出させないという手法である。これにより第二の光導波路を結晶成長する際の昇温時にＩｎＰが表面に露出しておらずＡｓを含有する層で覆われているため、ＩｎＰのマストランスポートは起こらず、第一と第二の光導波路が良好に直接接続する形状を実現できる。
【００２４】
本プロセスを、図３を用いて説明する。図３（ａ）に示すごとく、本プロセスでは第一の導波路の下部にあらかじめＩｎＧａＡｓＰ層２１を形成しておく。次に、図３（ｂ）に示す如く絶縁膜で形成したマスクパターン１４で第一の光導波路の必要部分を保護してからドライエッチングやウェットエッチング技術を用いて上記のＩｎＧａＡｓＰ層の全てあるいは一部を残して第一のＩｎＧａＡｌＡｓ導波路１２の不要部分を除去する。この後に、結晶成長炉内に搬入し、必要な結晶成長温度まで昇温して第二の光導波路１６を成長するのである。
【００２５】
本手法を用いれば、昇温中にＩｎＰ基板表面がＡｓを含有する層でカバーされているので、ＩｎＰのマストランスポートが抑制されて、第一と第二の導波路が直接接続した良好な導波路接続形状を得ることができる。エッチングで一部残すＡｓを含有する層としてＩｎＧａＡｓＰを選択した理由は、ＩｎＧａＡｓＰはＩｎＧａＡｌＡｓと比較して酸化し難く有利だからである。Ａｌを含み酸化しやすい性質を持つＩｎＧａＡｌＡｓを採用した場合、結晶成長前に上記エッチングで表面に晒され酸化したＩｎＧａＡｌＡｓ表面のクリーニング処理が必要になる等、製造プロセスが複雑になるからである。
【発明の効果】
【００２６】
本発明によれば、光結合効率の高いＩｎＧａＡｌＡｓ系光素子の集積化技術を実現できる。さらに、ＩｎＧａＡｌＡｓ系集積光デバイスの高性能化に効果がある。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施例を以下に図を用いて説明する。
【実施例１】
【００２８】
本発明の第一の実施例を、図４〜７を用いて説明する。本実施例は電界吸収型（ＥＡ：Ｅｌｅｃｔｒｏ  Ａｂｓｏｒｐｔｉｏｎ）変調器と分布帰還型（ＤＦＢ：Ｄｉｓｔｒｉｂｕｔｅｄ    Ｆｅｅｄｂａｃｋ）半導体レーザを集積した波長１．５５μm帯のＥＡ変調器集積化半導体レーザである。図４は、本発明の第一の実施例の斜視図である。図５は、光導波路部分の光の進行方向に平行な面での断面図である。図６は、製造工程を説明する断面図である。図７は、光の進行方向に交差する面での断面図である。図４に示すように、素子はレーザ部４１と変調器部４２から構成され、レーザ用電極４３と変調器用電極４４が独立に形成されている。レーザ部４１と変調器部４２の間には、両者を電気的に分離するための溝４５が形成されている。素子の光導波路部分はストライプ状に加工され、埋込みヘテロ型（ＢＨ：Ｂｕｒｉｅｄ  Ｈｅｔｅｒｏ）構造４６を有する。この構造はよく知られたものである。この例では、埋込みへテロ構造におけるストライプ状の光導波路部分の周囲は、鉄をドープした高抵抗のＩｎＰ４７で埋め込まれている。
【００２９】
当該実施例における積層構造の断面図を図５に示す。素子特性を最適化するために、レーザ部４１とＥＡ変調器部４２を独立に最適な構造としているため、それぞれ異なった積層構造を有している。ただし、基板はｎ型ＩｎＰ基板５１で共通である。レーザ部４１はｎ型ＩｎＧａＡｌＡｓ光閉じ込め層５２、ＩｎＧａＡｌＡｓ歪多重量子井戸層５３、ｐ型ＩｎＧａＡｌＡｓ光閉じ込め層５４を有する。活性領域となる量子井戸層では、厚さ７ｎｍのウェル層と厚さ８ｎｍのバリア層を５周期積層し、レーザとして十分な特性を実現できるように設計した。これらの層の上方には、ＩｎＧａＡｓＰ系材料からなる回折格子層５５を形成した。活性層領域および回折格子層５５の構造は、室温でのＤＦＢレーザの発振波長が１５５０ｎｍとなるように形成した。
【００３０】
尚、ここで、量子井戸層を挟んで設けられた光閉じ込め層は、量子井戸層の光閉じ込めを強化するための層である。光導波機能はコア領域を、これより屈折率の低いクラッド層で挟み込むことによって生じるものであり、クラッド層／量子井戸層／クラッド層の積層構造により光導波機能が実現されるものであるが、具体的形態では、量子井戸層における光閉じ込めを強化するため、量子井戸層を挟んで光閉じ込め層を設けているのである。その目的より、クラッド層の屈折率は前記光閉じ込め層の屈折率より低い値とする。尚、本実施例では基板側のクラッド層は当該基板がこの役割を担っているが、勿論、半導体基板上に基板側クラッド層を別に設けることも可能である。
【００３１】
回折格子層５５の極性はｎ型、ｐ型のいずれでも良い。ｐ型の場合には、ＤＦＢレーザは、光の伝播方向に屈折率のみが周期的に変化する屈折率結合型となる。また、ｎ型の回折格子では、利得結合型ＤＦＢレーザとなる。それは、既に知られているように、回折格子が周期的な電流阻止層として機能するために、屈折率のみならず、活性層内の利得に周期的変化が生じるためである。また、本実施例では、回折格子がＤＦＢレーザの全領域で均一に形成されたものを説明したが、必要に応じて、領域の一部に回折格子の位相をずらして構成した、いわゆる位相シフト構造を設けても良い。
【００３２】
一方、ＥＡ変調器部４２では、ｎ型ＩｎＧａＡｓＰ層５６、ｎ型ＩｎＧａＡｌＡｓ光閉じ込め層５７、アンドープ光吸収層５８、アンドープＩｎＧａＡｌＡｓ光閉じ込め層５９を形成した。ｎ型ＩｎＧａＡｓＰ層５６はバットジョイント成長時にＩｎＰのマストランスポート現象が起こることを防止するために挿入した層であり、その膜厚は１０ｎｍである。光吸収層５８は、ＥＡ変調器として良好な特性を引き出すために、ＩｎＧａＡｌＡｓ系歪多重量子井戸構造とした。量子井戸の厚さは、８ｎｍ、バリア層の厚さは５ｎｍとし、これらを１０周期積層した。変調器部４２のバリア層をレーザ部４１と比較して薄くする理由は、吸収層内でのキャリアの移動を容易にして変調器特性を向上させるためである。
【００３３】
また、レーザ部４１と変調器部４２の接続部分には、当該箇所に発生する欠陥領域を除去するために、バットジョイント技術によりＩｎＧａＡｓＰバルクの光導波路層６０を形成している。
【００３４】
次に、本実施例の製造プロセスを、図６を用いて説明する。まず、レーザ部分の構造を形成するために、ｎ型ＩｎＰ基板５１上に、ｎ型ＩｎＧａＡｌＡｓ光閉じ込め層５２、ＩｎＧａＡｌＡｓ歪多重量子井戸層５３、ｐ型ＩｎＧａＡｌＡｓ光閉じ込め層５４を積層する。更に、この上方にＩｎＧａＡｓＰ系材料からなる回折格子層５５を含む多層構造を形成する（図６（ａ））。この多層構造を有するＩｎＰウェハ上に、二酸化珪素膜６１を被覆し、レーザ部とする部分に保護マスクを形成する。この二酸化珪素マスク６１を用いて、図６の（ｂ）に示すように、回折格子層５５と活性層領域とをエッチング除去する。エッチングはｎ型ＩｎＧａＡｌＡｓ光閉じ込め層５２まで行い、ｎ型ＩｎＰ基板５１上で選択的に停止させる。エッチングには、例えば反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）等のドライエッチング、あるいは過酸化水素を酸化剤とし、燐酸や硫酸を含んだ水溶液を用いた選択性のあるウェットエッチング、さらには両者の併用、いずれの手法を用いても良い。
【００３５】
次に、本試料を結晶成長炉に搬入してＭＯＶＰＥ法を用いて６００℃にてｎ型ＩｎＧａＡｓＰ層５６を形成した（図６（ｃ））。その後、７００℃まで昇温し、ＥＡ変調器の吸収層領域を形成した（図６（ｄ））。ＥＡ変調器の吸収層領域は、ｎ型ＩｎＧａＡｌＡｓ光閉じ込め層５７、ＩｎＧａＡｌＡｓ系多重量子井戸光吸収層５８、アンドープＩｎＧａＡｌＡｓ光閉じ込め層５９、ｐ型ＩｎＰクラッド層６２からなる。７００℃まで昇温する工程でＩｎＰ基板表面がＡｓを含有する膜で覆われた構成としたことにより、昇温時にＩｎＰがマストランスポートを起こしてレーザとＥＡ変調器の接合部に挟まる現象は発生せず、レーザ側のＩｎＧａＡｌＡｓ系導波路とＥＡ変調器側のＩｎＧａＡｌＡｓ系導波路が直接接続する良好な導波路接続形状を得ることができた。
【００３６】
この第一のバットジョイント工程で、ＥＡ部の多重量子井戸層を形成する際、レーザ部分の保護マスク近傍において、選択成長効果により結晶性の悪い欠陥領域６３が形成される。この領域では結晶性が悪く、また多重量子井戸の吸収端波長が長波長側にシフトしているため、素子内に残存させた場合には光の吸収損失の原因となる。本実施例ではこの欠陥領域を切除するため、図６（ｅ）にあるように、欠陥領域とその近傍のみを開口させた窒化珪素マスク６４を形成し、約５０μmの長さにわたり欠陥領域を除去した。この工程でも、第一のバットジョイント工程と同様にｎ型ＩｎＰ５１の表面でエッチングを選択的に停止させるのであるが、本発明の効果により、第一のバットジョイント工程において、その接続部にＩｎＰがマストランスポートして這い上がった形状が生じておらずＩｎＰ基板表面は平坦なので、欠陥領域除去後には、図６（ｅ）に示した如く、平坦なＩｎＰ面を得ることができた。この後、アンドープＩｎＧａＡｓＰからなるバルク光導波路層６０、アンドープＩｎＰ層６５を形成した（図６（ｆ））。この時、下地のＩｎＰ５１は本発明の効果により平坦な形状を保持しているので、その上部に形成したＩｎＧａＡｓＰバルク光導波路層６０にも形状の乱れは無く、レーザ側のＩｎＧａＡｌＡｓ光導波路とＥＡ変調器側のＩｎＧａＡｌＡｓ光導波路と、その間を接続するＩｎＧａＡｓＰバルク光導波路が直線的に接続された、光散乱や反射の少ない良好な導波路接続形状が得られた。
【００３７】
上記の手順で光導波路構造を形成した後、ｐ型ＩｎＰクラッド層６６、ｐ型ＩｎＧａＡｓコンタクト層６７を形成した。これらの結晶成長工程には、ＭＯＶＰＥ法を用いた。なお、ｐ型ＩｎＧａＡｓコンタクト層６７は、電極形成時に良好なオーミック接続を得るために形成した。
【００３８】
上記の結晶成長工程に引き続き、通例のドライエッチングを用いたメサストライプを形成する工程と、ＭＯＶＰＥ法による埋め込み層を再成長させるプロセスにより、埋込みヘテロ構造を形成した。埋込みへテロ構造は、光導波路の光の進行方向の両側を光を閉じ込め得る材料で埋め込んだ構造である。閉じ込めに用いる材料は、通例高抵抗の材料とする。本例では、Ｆｅをドープした高抵抗のＩｎＰ４７を用いた。図７はＥＡ変調器部の、光の進行方向と交差する面での断面図である。図７より埋込み構造が十分理解されるであろう。
【００３９】
これに引き続き、ウェハ表面を二酸化珪素７１により絶縁化処理した後、ｐ側電極７２、およびｎ側電極７３を形成した。又、素子の前端面および後端面には、それぞれ通例の半導体光素子で用いられる低反射膜７４および高反射膜７５を形成した。
【００４０】
本発明のＥＡ変調器集積レーザ素子は、光導波路の接続形状不良に起因する光損失が少ない本発明の効果を反映して、室温、連続条件におけるスロープ効率の平均値が０.４Ｗ／Ａであり、高効率な発振特性を示した。一方、本発明の効果を示すため比較用に作製した、ＩｎＧａＡｌＡｓ系ＥＡ変調器部の光導波路の下部にＩｎＰマストランスポート抑制用のＩｎＧａＡｓＰ層を形成しなかったレーザ素子では、スロープ効率の平均値は０．３Ｗ／Ａであった。
【００４１】
この結果、本発明の効果により、素子のスロープ効率が約１．３倍に改善することが分かった。これは、本発明を適用した素子では、光導波路上に光散乱や反射の原因となる形状の乱れや結晶欠陥領域がないために、導波路内の損失が従来の導波路接続方法に比べて極めて小さくなったことによるものである。また、本発明のＥＡ変調器集積レーザ素子に対し５０℃、５ｍＷでの一定光出力通電試験を行った結果、推定寿命として１００万時間が得られ、本発明のレーザ素子が高い信頼性を有することが実証された。
【実施例２】
【００４２】
本発明の第二の実施例を、図８〜１１を用いて説明する。本実施例は電界吸収型（ＥＡ：Ｅｌｅｃｔｒｏ  Ａｂｓｏｒｐｔｉｏｎ）変調器と分布帰還型（ＤＦＢ：Ｄｉｓｔｒｉｂｕｔｅｄ    Ｆｅｅｄｂａｃｋ）半導体レーザを集積した波長１．５５μm帯のＥＡ変調器集積化半導体レーザである。第一の実施例と比較した場合の本実施例の特徴は次の三つである。第一に、本実施例では、ＩｎＰマストランスポートを防ぐためのＩｎＧａＡｓＰ層を、第一の光導波路層の下部にあらかじめ形成しておくプロセスを採用していることである。第二に、横モード制御のためのストライプ構造が、第一の実施例では埋込みへテロ構造であるのに対し、本実施例ではリッジ導波路構造であることである。第三に、第一の実施例ではＥＡ変調器部と半導体レーザ部の接合部に生じる欠陥領域を除去してバルク導波路を形成しているのに対し、本実施例ではバルク導波路は形成せず、ＥＡ変調器部と半導体レーザ部が直接接続しており、接続部に量子井戸の欠陥領域がそのまま素子内に残る構造としていることである。図８は本発明の第二の実施例の斜視である。図９は光導波路部分の光の進行方向に平行な面での断面図である。図１０は製造工程を説明する断面図である。図１１は光の進行方向に交差する面での断面図である。
【００４３】
図８に示すように、素子はレーザ部４１と変調器部４２から構成され、レーザ用電極４３と変調器用電極４４が独立に形成されている。レーザ部４１と変調器部４２の間は電気的に分離している。素子は良く知られたリッジ導波路（ＲＷＧ：Ｒｉｄｇｅ  Ｗａｖｅｇｕｉｄｅ）構造８１を有する。この例では、リッジ導波路構造８１におけるストライプ状のリッジ導波路部分の周囲は、酸化珪素膜８２で半導体表面を保護した上でポリイミド８３で埋め込まれている。
【００４４】
当該実施例における積層構造の断面図を図９に示す。素子特性を最適化するために、レーザ部４１とＥＡ変調器部４２を独立に最適な構造としているため、それぞれ異なった積層構造を有している。ただし、基板はｎ型ＩｎＰ基板５１で共通である。レーザ部は、バットジョイント工程においてＩｎＰマストランスポートを抑制する機能を果たす膜厚５０ｎｍのｎ型ＩｎＧａＡｓＰ光閉じ込め層９１、ｎ型ＩｎＧａＡｌＡｓ光閉じ込め層５２、ＩｎＧａＡｌＡｓ歪多重量子井戸層５３、ｐ型ＩｎＧａＡｌＡｓ光閉じ込め層５４を有する。活性領域となる量子井戸層５３では、厚さ５ｎｍのウェル層と厚さ９ｎｍのバリア層を４周期積層し、レーザとして十分な特性を実現できるように設計した。これらの層の上方には、ＩｎＧａＡｓＰ系材料からなる回折格子層５５を形成した。活性層領域および回折格子層の構造は、室温でのＤＦＢレーザの発振波長が１５５０ｎｍとなるように形成した。
【００４５】
ＥＡ変調器部では、本発明のＩｎＰマストランスポート抑制の機能を果たすｎ型ＩｎＧａＡｓＰ光閉じ込め層９１、ｎ型ＩｎＧａＡｌＡｓ光閉じ込め層５７、アンドープ光吸収層５８、アンドープＩｎＧａＡｌＡｓ光閉じ込め層５９を形成した。光吸収層５８は、ＥＡ変調器として良好な特性を引き出すために、ＩｎＧａＡｌＡｓ系材料の歪多重量子井戸構造とした。量子井戸の厚さは７ｎｍ、バリア層の厚さは６ｎｍとし、これらを８周期積層した。
【００４６】
次に、本実施例の製造プロセスを図１０を用いて説明する。まず、レーザ部分を形成するために、ｎ型ＩｎＰ基板５１上に、本発明の特徴であるＩｎＰマストランスポートを抑制する機能を果たすｎ型ＩｎＧａＡｓＰ光閉じ込め層９１を形成し、続いてｎ型ＩｎＧａＡｌＡｓ光閉じ込め層５２、歪多重量子井戸層５３、ｐ型ＩｎＧａＡｌＡｓ光閉じ込め層５４を積層する。更に、この上方にＩｎＧａＡｓＰ系材料からなる回折格子層５５を含む多層構造を形成する（図１０（ａ））。この多層構造を有するＩｎＰウェハ上に、二酸化珪素膜を被覆し、レーザ部とする部分に保護マスク６１を形成する。この二酸化珪素マスク６１を用いて、図１０の（ｂ）に示すように、回折格子層５５と活性領域とをエッチング除去する。エッチング工程ではｎ型ＩｎＧａＡｌＡｓ層５２までを完全に除去し、ｎ型ＩｎＧａＡｓＰ層９１の一部または全てを残して停止させる。エッチングには、例えば平行平板型電極の容量結合型プラズマによるＲＩＥ等のドライエッチング、あるいは過酸化水素を酸化剤とし、燐酸や硫酸を含んだ水溶液を用いた選択性のあるウェットエッチング、さらには両者の併用、いずれの手法を用いても良い。
【００４７】
次に、本試料を結晶成長炉に搬入して６８０℃まで昇温し、ＭＯＶＰＥ法を用いてＥＡ変調器の吸収層領域を形成した（図１０（ｃ））。ＥＡ変調器の吸収層領域は、ｎ型ＩｎＧａＡｌＡｓ光閉じ込め層５７、ＩｎＧａＡｌＡｓ系多重量子井戸光吸収層５８、ｐ型ＩｎＧａＡｌＡｓ光閉じ込め層５９、ｐ型ＩｎＰクラッド層６２からなる。６８０℃まで昇温する工程においてＩｎＰ基板表面がＡｓを含有するＩｎＧａＡｓＰ層で覆われている状態としたことにより、昇温中にＩｎＰがマストランスポートを起こしてレーザ領域の端とＥＡ吸収層領域の接合部に挟まるという現象は発生せず、レーザ側のＩｎＧａＡｌＡｓ系導波路とＥＡ変調器側のＩｎＧａＡｌＡｓ系導波路が直接接続する良好な導波路接続形状を得ることができた。
【００４８】
上記の手順で光導波路構造を形成した後、ｐ型ＩｎＰクラッド層６６、ｐ型ＩｎＧａＡｓコンタクト層６７を形成した（図１０（ｄ））。これらの結晶成長工程には、ＭＯＶＰＥ法を用いた。なお、ｐ型ＩｎＧａＡｓコンタクト層６７は、電極形成時に良好なオーミック接続を得るために形成した。
【００４９】
上記の結晶成長工程に引き続き、通例のドライエッチングおよびウェットエッチングを用いたメサストライプを形成する工程と、ＥＡ変調器部４２とレーザ部４１の間のｐ型ＩｎＧａＡｓコンタクト層６７を除去して電気的に分離するアイソレーション工程、半導体表面を二酸化珪素膜８２で保護するパッシベーション工程、およびポリイミド８３を用いた埋込み平坦化工程によりリッジ導波路構造を形成した。図１１は、ＥＡ変調器部の、光の進行方向と交差する面での断面図である。図１１よりリッジ導波路構造が十分理解されるであろう。
【００５０】
これに引き続き、ｐ側電極７１、およびｎ側電極７３を形成した。又、素子の前端面および後端面には、それぞれ通例の半導体光素子で用いられる低反射膜７４および高反射膜７５を形成した。
【００５１】
本発明のＥＡ変調器集積レーザ素子は、光導波路の接続部における光の散乱損失が少ない本発明の効果を反映して、室温、連続条件におけるスロープ効率の平均値が０.３５Ｗ／Ａの高効率な発振特性を示した。また、本発明のＥＡ変調器集積レーザ素子に対し８０℃、１０ｍＷでの一定光出力通電試験を行った結果、推定寿命として１５０万時間が得られ、本発明のレーザ素子が高い信頼性を有することが実証された。
【００５２】
なお、本実施例では発振波長１．５５μm帯のＥＡ変調器集積レーザ素子について記載したが、本発明は発振波長が１．３μm帯の素子にも同様に適用可能である。また、本実施例では本発明のＥＡ変調器集積レーザ素子への適用例について述べたが、本発明はビーム拡大器集積レーザ素子等のその他の集積光デバイスにも同様に適用可能である。
【図面の簡単な説明】
【００５３】
【図１】本発明が解決しようとする課題を説明する図である。
【図２】本発明の作用を説明する図である。
【図３】本発明の作用を説明する図である。
【図４】本発明の第一の実施例を説明する図である。
【図５】本発明の第一の実施例を説明する図である。
【図６】本発明の第一の実施例を説明する図である。
【図７】本発明の第一の実施例を説明する図である。
【図８】本発明の第二の実施例を説明する図である。
【図９】本発明の第二の実施例を説明する図である。
【図１０】本発明の第二の実施例を説明する図である。
【図１１】本発明の第二の実施例を説明する図である。
【符号の説明】
【００５４】
１１…ＩｎＰ基板、１２…ＩｎＧａＡｌＡｓ導波路層、１３…ＩｎＰクラッド層、１４…絶縁膜マスク、１５…ＩｎＰ、１６…ＩｎＧａＡｌＡｓ導波路層、１７…ＩｎＰクラッド層、２１…ＩｎＧａＡｓＰ層、４１…半導体レーザ部、４２…変調器部、４３…レーザ用電極、４４…変調器用電極、４５…分離溝、４６…埋込みへテロ構造、４７…高抵抗ＩｎＰ、５１…ｎ型ＩｎＰ基板、５２…ｎ型ＩｎＧａＡｌＡｓ光閉じ込め層、５３…ＩｎＧａＡｌＡｓ歪多重量子井戸層、５４…ｐ型ＩｎＧａＡｌＡｓ光閉じ込め層、５５…回折格子層、５６…ｎ型ＩｎＧａＡｓＰ層、５７…ｎ型ＩｎＧａＡｌＡｓ光閉じ込め層、５８…アンドープ光吸収層、５９…アンドープＩｎＧａＡｌＡｓ光閉じ込め層、６０…バルク光導波路層、６１…二酸化珪素膜、６２…ｐ型ＩｎＰクラッド層、６３…欠陥領域、６４…窒化珪素マスク、６５…アンドープＩｎＰ層、６６…ｐ型ＩｎＰクラッド層、６７…ｐ型ＩｎＧａＡｓコンタクト層、７１…二酸化珪素膜、７２…ｐ側電極、７３…ｎ側電極、７４…低反射膜、７５…高反射膜、８１…リッジ導波路構造、９１…ｎ型ＩｎＧａＡｓＰ光閉じ込め層。
【図１】
2008053501.tif 000003
【図２】
2008053501.tif 000004
【図３】
2008053501.tif 000005
【図４】
2008053501.tif 000006
【図５】
2008053501.tif 000007
【図６】
2008053501.tif 000008
【図７】
2008053501.tif 000009
【図８】
2008053501.tif 000010
【図９】
2008053501.tif 000011
【図１０】
2008053501.tif 000012
【図１１】
2008053501.tif 000013