(57)【要約】【課題】メモリカードのコネクタ端子への接続時のオーバーシュートを安価な構成のコネクタ端子で抑制する。【解決手段】メモリカードを挿入するメモリカードスロットの電源端子に低抵抗コンタクトと、高抵抗コンタクトを順番に備え、メモリカード挿入時にメモリカードの電源端子が高抵抗コンタクト、低抵抗コンタクトの順に接触することにより、メモリカードへの電圧変化を２段階的にして、メモリカードに発生するオーバーシュートを半分程度に抑制することが出来る。【選択図】図１
2008098077.tif 000002
【特許請求の範囲】
【請求項１】
記録媒体が接続されるコネクタ端子において、
前記記録媒体の挿入時に前記記録媒体の電源供給部に順番に接触する第１のコンタクトと第２のコンタクトを備え、前記第１のコンタクトの抵抗値より前記第２のコンタクトの抵抗値が低いことを特徴とするコネクタ端子。
【請求項２】
記録媒体が接続されるコネクタ端子において、
前記記録媒体の挿入時に前記記録媒体の電源供給部に順番に接触する第１のコンタクトと第２のコンタクトと第３のコンタクトを備え、前記第１のコンタクト、第２のコンタクト、第３のコンタクトの順番に抵抗値が低くなることを特徴とするコネクタ端子。
【請求項３】
記録媒体が接続されるコネクタ端子において、
前記記録媒体の挿入時に前記記録媒体の電源供給部に接触する部分の抵抗値が徐々に低くなるコンタクトを備えたことを特徴とするコネクタ端子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電圧のオーバーシュートを抑える保護機能を有したコネクタ端子に関するものである。
【背景技術】
【０００２】
従来のメモリカードなどのコネクタ端子は、均等な同一の抵抗値を有する単一面接触であり、メモリカードの端子が接触すると急に抵抗値が変化するため大きな電圧のオーバーシュートを引き起こしていた。
【０００３】
ここで、図１０〜１２を用い、従来の技術について説明する。
【０００４】
図１０は従来の実施例におけるコネクタ端子の構成を上から見た図であり、図１１は従来の実施例におけるコネクタ端子の構成を横から見た図である。同じ構成要素については同じ符号を用い、説明を省略する。
【０００５】
図１０において、メモリカードスロット１０３は基板１０２に実装されており、メモリカード１００の電源端子１０１と接触する電源コンタクト１００１、および、メモリカード１００のその他の端子１０７と接触するその他のコンタクト１０６とを内部に備えている。メモリカード１００が挿入されると電源端子１０１は電源端子コンタクト１００１に接触し、その他の端子１０７はその他のコンタクト１０６に接触する。この時、電源端子１０１には接触抵抗無限大の状態からほとんど抵抗値の無い電源コンタクト１００１に接続されるため図１２のように電圧のオーバーシュートが発生する。
【０００６】
このオーバーシュートを防ぐために過電流検出の保護回路を用いたり（例えば、特許文献１参照）、インダクタ等を回路上に構成したりしていた（例えば、特許文献２参照）。
【特許文献１】特開２００４−０２９８９３号公報
【特許文献２】特開２００３−２８９６２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、前記従来の構成では、オーバーシュートを防ぐ回路を構成するのにコストや実装面積が大きくなってしまうという課題を有していた。
【０００８】
本発明は、前記従来の課題を解決するもので、コネクタ端子そのものだけでオーバーシュートを防ぐことが出来るコネクタ端子を提供することを目的とする
【課題を解決するための手段】
【０００９】
前記従来の課題を解決するために、本発明のコネクタ端子は、複数の接触抵抗を備えることで段階的な電圧変化をもたらし、全体としてのオーバーシュートを防ぐことを可能とする。
【発明の効果】
【００１０】
本発明のコネクタ端子によれば、安価で他の回路を用いることなく電圧のオーバーシュートを抑えることができる。
【発明を実施するための最良の形態】
【００１１】
以下本発明の実施の形態について、図面を参照しながら説明する。
【００１２】
（実施の形態１）
以下に、本発明の実施の形態１にかかるコネクタ端子について説明する。
【００１３】
図１は、本発明の実施の形態１におけるコネクタ端子の構成を上から見た図である。図２は、本発明の実施の形態１におけるコネクタ端子の構成を横から見た図である。
【００１４】
各図において、図１０、１１と同一または相当する構成要素においては同じ符号を用い、その説明を省略する。
【００１５】
図１および図２において、メモリカードスロット１０３は基板１０２上に実装されておりメモリカード１００の電源端子１０１と接触するコネクタ端子として、内部に低抵抗コンタクト１０４と高抵抗コンタクト１０５の２種類を備えている。
【００１６】
高抵抗コンタクト１０５は低抵抗コンタクト１０４よりメモリカード１００側に設置されている。つまり、メモリカード１００がメモリカードスロット１０３に挿入されたときメモリカード１００の電源端子１０１は、まず高抵抗コンタクト１０５に接触し、その後、高抵抗コンタクト１０５との接触を保ったまま低抵抗コンタクト１０４に接触するように配置されている。
【００１７】
高抵抗コンタクト１０５と低抵抗コンタクト１０４は基板１０３の電源に繋がっている。
【００１８】
メモリカード１００がメモリカードスロット１０３に差し込まれるとき、電源端子１０１はまず、高抵抗コンタクト１０５とのみ接触し、低抵抗コンタクト１０４とは接触していない状態になる。この時、すなわちメモリカード１００がメモリカードスロット１０３に挿入されて電源端子１０１が高抵抗コンタクト１０５とのみ接触している状態の等価回路は図３のようになる。
【００１９】
図３は、図１の構成においてメモリカード１００の電源端子１０１が高抵抗コンタクト１０５と接触した状態の等価回路を示した図である。
【００２０】
図３において、電源３０１は高抵抗コンタクトの抵抗３０２を介して、メモリカードの負荷インピーダンス３０３と接触している。
【００２１】
基板１０３上にある電源３０１は高抵抗コンタクトの抵抗を表している高抵抗コンタクト抵抗３０２を介してメモリカード１００の内部負荷インピーダンス３０３と接続されている状態になっている。
【００２２】
この状態でのメモリカード１００の電源端子１０１にかかる定常電圧は高抵抗コンタクト抵抗３０２と内部負荷インピーダンス３０３の比によって決まる分圧になる。
【００２３】
その後、メモリカード１００がメモリカードスロット１０３に最後まで挿入されると電源端子１０１は高抵抗コンタクト１０５のみならず低抵抗コンタクト１０４とも接触するようになる。
【００２４】
この時、すなわちメモリカード１００がメモリカードスロット１０３に挿入されて電源端子１０１が高抵抗コンタクト１０５と低抵抗コンタクト１０４とに接触している状態の等価回路は図４のようになる。
【００２５】
図４は、図１の構成においてメモリカード１００の電源端子１０１が高抵抗コンタクト１０５と低抵抗コンタクト１０４の両方に接触した状態の等価回路を示した図である。
【００２６】
基板１０３上にある電源３０１は高抵抗コンタクト抵抗３０２と低抵抗コンタクトの抵抗を表している低抵抗コンタクト抵抗４０１との並列接続回路を介してメモリカードの内部負荷インピーダンス３０３と接続されている状態になる。
【００２７】
ここで低抵抗コンタクト抵抗４０１は電源コネクタ端子１００１と同様にほとんど抵抗値がないので、高抵抗コンタクト抵抗３０２と低抵抗コンタクト抵抗４０１との合成抵抗は低抵抗コンタクト抵抗４０１の抵抗値が支配的になりほとんど抵抗値がなく、メモリカード１００の電源端子１０１には電源３０１による所望の定常電圧が得られる。
【００２８】
このように２段階の状態遷移を経て電源端子１０１は所望の電圧値になる。
【００２９】
図５は、本発明の実施の形態１における電源端子１０１の電圧変化図である。
【００３０】
図５のように、まず電源端子１０１が高抵抗コンタクト１０５とのみ接触している状態である高抵抗接続時のメモリカード電圧の状態を経て、次に電源端子１０１が低抵抗コンタクト１０４とも接触している状態の低抵抗接続時のメモリカード電圧に落ち着く。この低抵抗接続時のメモリカード電圧が所望の電圧値である。
【００３１】
ここで低抵抗時のメモリカード電圧のオーバーシュートは高抵抗接続時のメモリカード電圧からの差によって決まる。そこで高抵抗コンタクトの抵抗３０２を高抵抗接続時のメモリカード電圧のオーバーシュートが想定範囲内の電圧であり、かつ低抵抗接続時のメモリカード電圧のオーバーシュートも想定範囲内になるようにすれば、全体としてオーバーシュートを抑えることが出来る。
【００３２】
例えば、高抵抗コンタクトの抵抗３０２をメモリカードの負荷インピーダンス３０３の抵抗成分と同じ値になるようにしておくと、メモリカードの負荷インピーダンス３０３に掛かる電圧、すなわちメモリカード１００の電源端子１０１の電圧は高抵抗コンタクト１０５により半分に分圧された電圧となる。その後、メモリカード１００がメモリカードスロット１０３に最後まで差し込まれると、電源端子１０１は高抵抗コンタクト１０５および低抵抗コンタクト１０４との両方に接触するようになり、低抵抗コンタクトの抵抗４０１はほぼ０Ωであるので、低抵抗コンタクトの抵抗４０１と高抵抗コンタクトの抵抗３０２の合成抵抗値もほぼ０となる。このため、メモリカードの負荷インピーダンス３０３に掛かる電圧は所望の電圧である電源３０１と同じになり、この時発生するオーバーシュートは従来例と比べて半分程度になる。
【００３３】
かかる構成によれば、高抵抗コンタクト１０５がメモリカード１００の電源端子１０１との間に接触して、メモリが電源に接触する電圧変化を２段階にするので、オーバーシュートを半分程度に抑えることが出来る。
【００３４】
（実施の形態２）
以下に、本発明の実施の形態２にかかるコネクタ端子について説明する。
【００３５】
図６は、本発明の実施の形態２におけるコネクタ端子の構成を上から見た図である。図７は、本発明の実施の形態２におけるコネクタ端子の構成を横から見た図である。
【００３６】
各図において、図１，２，１０、１１と同一または相当する構成要素においては同じ符号を用い、その説明を省略する。
【００３７】
ここでメモリカードスロット１０３は低抵抗コンタクト１０４と高抵抗コンタクト１０５に加え、低抵抗コンタクトの抵抗４０１と高抵抗コンタクトの抵抗３０２の間の抵抗値を持つ中抵抗コンタクト６０１を備える。
【００３８】
中抵抗コンタクト６０１は低抵抗コンタクト１０４と高抵抗コンタクト１０５の間に配置され、メモリカード１００がメモリカードスロット１０３に挿入されるとまず、メモリカード１００の電源端子１０１が高抵抗コンタクト１０５に接触し、ついで高抵抗コンタクト１０５の接触を保ったまま中抵抗コンタクト６０１に接触し、その後、中抵抗コンタクト６０１の接触を保ったまま低抵抗コンタクト１０４が接触するような構造になっている。実施の形態１で述べたようにそれぞれのコンタクトが接触する過程における定常電圧はそれぞれのコンタクトの抵抗値によって決まる。そのため、最終段の低抵抗コンタクト１０４が接触したときのオーバーシュートは中抵抗コンタクト６０１とで発生する電圧値からの変化量で決まるので、中抵抗コンタクト６０１の抵抗値は高抵抗コンタクト１０５の抵抗値に比べて小さいので実施の形態１の場合と比べ更にオーバーシュートを抑えることが出来る。
【００３９】
かかる構成によれば、高抵抗コンタクト１０５がメモリカード１００の電源端子１０１との間に接触して、更に中抵抗コンタクト６０１がメモリカード１００の電源端子１０１との間に接触して、メモリが電源に接触する電圧変化を３段階にする。
【００４０】
例えば、高抵抗コンタクト１０５の抵抗値をメモリカードの負荷インピーダンス３０３の抵抗成分と同じ値になるようにし、中抵抗コンタクト６０１の抵抗値をその半分にした場合、オーバーシュートは３分の１程度に抑えることが出来る。
【００４１】
なお、ここでコンタクトを３つ備える例を示したが同様に、段階的に抵抗値が変化するコンタクトを４つ以上備えることでよりオーバーシュートを更に低減することが出来る。
【００４２】
また、低抵抗コンタクト１０４接触後にはその他のコンタクトは接触をしなくなっても良い。
【００４３】
なお、本実施の形態としてメモリカードでの実施例を示したが、メモリスティックやＵＳＢ端子のように電気部品同士が接触するコネクタを持つものであれば同様の構成が可能である。
【００４４】
（実施の形態３）
以下に、本発明の実施の形態３にかかるコネクタ端子について説明する。
【００４５】
図８は、本発明の実施の形態３におけるコネクタ端子の構成を上から見た図である。図９は、本発明の実施の形態３におけるコネクタ端子の構成を横から見た図である。
【００４６】
各図において、図１，２，１０、１１と同一または相当する構成要素においては同じ符号を用い、その説明を省略する。
【００４７】
図８において、メモリカードスロット１０３はメモリカード１００の電源端子１０１と接触する抵抗体コンタクト８０１を備え、抵抗体コンタクト８０１はメモリカード１００側に近い先端部分で抵抗値が増すように作られており、また根元付近では通常のコンタクトと接合されており抵抗値がほとんど無いように作られている。抵抗体コンタクトの抵抗成分は抵抗器と同様に炭素皮膜や金属皮膜や酸化金属皮膜などで構成されている。
【００４８】
ここでメモリカード１００がメモリカードスロット１０３に挿入されるとメモリカード１００の電源端子１０１は、まず抵抗体コンタクト８０１の先端に接触する。抵抗体コンタクト８０１の先端は実施の形態１で述べた高抵抗コンタクト１０５と同様にメモリカード負荷インピーダンスと同じ抵抗値をもつように作った場合、この時に電源端子１０１にかかる電圧は高抵抗コンタクト１０５と同様に分圧された電圧となる。その後、メモリカード１００の電源端子１０１は抵抗体コンタクト８０１の根元に接触し、この時、実施の形態１の低抵抗コンタクト１０４と接触した場合と同様に電源端子１０１にかかる電圧は所望の電圧になる。このように実施の形態１と同様の過程を経ることになるので最終的なオーバーシュートを抑えることが可能となる。
【００４９】
かかる構成によれば、コンタクトに抵抗体を用いることによって、電圧変化を２段階にするので、実施の形態１と同様オーバーシュートを半分程度に抑えることが出来る。
【産業上の利用可能性】
【００５０】
本発明にかかるコネクタ端子によれば、安価で他の回路を用いることなく電圧のオーバーシュートを抑えることができるものであり、本発明は電圧のオーバーシュートを抑える保護機能を有したコネクタ端子に関するもの等において有用である。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施の形態１におけるコネクタ端子の構成を上から見た図
【図２】本発明の実施の形態１におけるコネクタ端子の構成を横から見た図
【図３】図１の構成においてメモリカード１００の電源端子１０１が高抵抗コンタクト１０５と接触した状態の等価回路を示した図
【図４】図１の構成においてメモリカード１００の電源端子１０１が高抵抗コンタクト１０５と低抵抗コンタクト１０４の両方に接触した状態の等価回路を示した図
【図５】本発明の実施の形態１における電源端子１０１の電圧変化図
【図６】本発明の実施の形態２におけるコネクタ端子の構成を上から見た図
【図７】本発明の実施の形態２におけるコネクタ端子の構成を横から見た図
【図８】本発明の実施の形態２におけるコネクタ端子の構成を上から見た図
【図９】本発明の実施の形態２におけるコネクタ端子の構成を横から見た図
【図１０】従来の実施例におけるコネクタ端子の構成を上から見た図
【図１１】従来の実施例におけるコネクタ端子の構成を横から見た図
【図１２】従来の実施例における電源端子１０１の電圧変化図
【符号の説明】
【００５２】
１００    メモリカード
１０１    電源端子
１０２    基板
１０３    メモリカードスロット
１０４    低抵抗コンタクト
１０５    高抵抗コンタクト
１０６    その他のコンタクト
１０７    その他の端子
３０１    電源
３０２    高抵抗コンタクト抵抗
３０３    メモリカード１００の内部負荷インピーダンス
４０１    低抵抗コンタクト抵抗
５０１    本実施例の場合の電源端子１０１の電圧変化
６０１    中抵抗コンタクト
８０１    抵抗体コンタクト
１００１    電源コンタクト
１２０１    従来例の場合の電源端子１０１の電圧変化
【図１】
2008098077.tif 000003
【図２】
2008098077.tif 000004
【図３】
2008098077.tif 000005
【図４】
2008098077.tif 000006
【図５】
2008098077.tif 000007
【図６】
2008098077.tif 000008
【図７】
2008098077.tif 000009
【図８】
2008098077.tif 000010
【図９】
2008098077.tif 000011
【図１０】
2008098077.tif 000012
【図１１】
2008098077.tif 000013
【図１２】
2008098077.tif 000014