(57)【要約】【課題】  各色の階調数を維持した状態で、正しい白表示を行うこと。【解決手段】  プラズマディスプレイパネルの１画面を表示するための１フィールドは、予め設定された標準回数のサステイン放電を発生させる複数のサブフィールドで構成される。また、画素は、互いに異なる色の光をそれぞれ発生する複数のセルにより構成される。そして、画素を構成するセル毎に、使用するサブフィールドを選択することにより、多階調のカラー画像が表示される。例えば、制御部は、各色毎のセルの輝度を調整する輝度制御信号に基づいて、画素を構成する色別のセル群の１つである調整セル群を選択する。そして、制御部は、調整セル群では、サブフィールドの少なくとも１つで、サステイン放電の回数を標準回数より少ない回数に設定する。この結果、各色の階調数を維持した状態で、正しい白表示を行うことができる。【選択図】    図４
2008151908.tif 000002
【特許請求の範囲】
【請求項１】
第１基板上に互いに直交する方向に形成された第１電極および第２電極と、放電空間を介して前記第１基板に対向して配置される第２基板と、前記第１電極と前記第２電極との交差部分に形成されるセルと、互いに異なる色の光をそれぞれ発生する複数の前記セルにより構成される画素とを備え、１画面を表示するための１フィールドを、予め設定された標準回数のサステイン放電を発生させる複数のサブフィールドで構成し、前記画素を構成するセル毎に、使用するサブフィールドを選択することにより、多階調のカラー画像を表示するプラズマディスプレイパネルの駆動方法であって、
各色毎のセルの輝度を調整する輝度制御信号に基づいて、前記画素を構成する色別のセル群の１つである調整セル群を選択し、前記調整セル群では、サブフィールドの少なくとも１つで、サステイン放電の回数を前記標準回数より少ない回数に設定することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
請求項１記載のプラズマディスプレイパネルの駆動方法において、
前記調整セル群では、サブフィールドの少なくとも１つで、サステイン放電の回数を前記標準回数のうちの最少回数を整数倍した回数と異なる回数に設定することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項３】
請求項１記載のプラズマディスプレイパネルの駆動方法において、
前記調整セル群では、サブフィールドの少なくとも１つで、サステイン放電の回数を前記標準回数のうちの最少回数より少ない回数に設定することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項４】
請求項１記載のプラズマディスプレイパネルの駆動方法において、
前記画素は、赤、緑および青の光をそれぞれ発生するセルにより構成されることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項５】
請求項１記載のプラズマディスプレイパネルの駆動方法において、
前記第１電極は、１表示ラインを構成するセルに共通に接続され、
前記第２電極は、１表示ラインを構成するセル毎に接続され、
前記サステイン放電は、前記第１および第２電極にパルスを印加することにより行われ、
前記調整セル群では、サステイン放電の回数を前記標準回数より少なくするサブフィールドで、前記第２電極に印加されるパルスの数を減らすことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項６】
プラズマディスプレイパネルと、前記プラズマディスプレイパネルを駆動する駆動部と、前記駆動部の動作を制御する制御部とを備え、
前記プラズマディスプレイパネルは、
放電空間を介して互いに対向する第１基板および第２基板と、
前記第１基板上に、互いに直交する方向に配置された第１電極および第２電極と、
前記第１電極と、前記第２電極との交差部分に形成されるセルと、互いに異なる色の光をそれぞれ発生する複数の前記セルにより構成される画素とを備え、
１画面を表示するための１フィールドを、予め設定された標準回数のサステイン放電を発生させる複数のサブフィールドで構成し、前記画素を構成するセル毎に、使用するサブフィールドを選択することにより、多階調のカラー画像を表示し、
前記駆動部は、
前記第１電極に選択的にパルスを印加する第１駆動回路と、
前記第２電極に選択的にパルスを印加する第２駆動回路とを備え、
前記制御部は、各色毎のセルの輝度を調整する輝度制御信号に基づいて、前記画素を構成する色別のセル群の１つである調整セル群を選択し、前記調整セル群では、サブフィールドの少なくとも１つで、サステイン放電の回数を前記標準回数より少ない回数に設定し、前記サブフィールドに設定された回数のサステイン放電を発生させるために前記第１および第２駆動回路の動作を制御することを特徴とするプラズマディスプレイ装置。
【請求項７】
請求項６記載のプラズマディスプレイ装置において、
前記制御部は、前記調整セル群では、サブフィールドの少なくとも１つで、サステイン放電の回数を前記標準回数のうちの最少回数を整数倍した回数と異なる回数に設定することを特徴とするプラズマディスプレイ装置。
【請求項８】
請求項６記載のプラズマディスプレイ装置において、
前記制御部は、前記調整セル群では、サブフィールドの少なくとも１つで、サステイン放電の回数を前記標準回数のうちの最少回数より少ない回数に設定することを特徴とするプラズマディスプレイ装置。
【請求項９】
請求項６記載のプラズマディスプレイ装置において、
前記画素は、赤、緑および青の光をそれぞれ発生するセルにより構成されることを特徴とするプラズマディスプレイ装置。
【請求項１０】
請求項６記載のプラズマディスプレイ装置において、
前記第１電極は、１表示ラインを構成するセルに共通に接続され、
前記第２電極は、１表示ラインを構成するセル毎に接続され、
前記サステイン放電は、前記第１および第２電極にパルスを印加することにより行われ、
前記制御回路は、前記調整セル群では、サステイン放電の回数を前記標準回数より少なくするサブフィールドで、前記第２電極に印加されるパルスの数を減らすことを特徴とするプラズマディスプレイ装置。
【請求項１１】
請求項６記載のプラズマディスプレイ装置において、
前記第１電極は、１表示ラインを構成するセルに共通に接続され、
前記第２電極は、１表示ラインを構成するセル毎に接続され、
前記第２駆動回路は、
前記第２電極に印加するための共通の信号波形を生成するドライバと、
前記第２電極に対応してそれぞれ形成され、前記信号波形を前記第２電極に選択的に供給するためのスイッチとを備え、
前記制御回路は、前記調整セル群では、サステイン放電の回数を前記標準回数より少なくするサブフィールドで、対応するスイッチをオフすることにより、前記第２電極に印加されるパルスの数を減らすことを特徴とするプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（ＰＤＰ）は、２枚のガラス基板を互いに貼り合わせて構成されており、ガラス基板の間に形成される空間に放電光を発生させることで画像を表示する。画像における画素に対応するセルは、自発光型であり、放電により発生する紫外線を受けて赤、緑、青の可視光を発生する蛍光体が塗布されている。１画素は、これらの赤、緑、青の可視光を発生する３つのセルにより構成されている。なお、サステイン放電させるセルの選択およびサステイン放電の維持を、３電極（アドレス電極、Ｘ電極、Ｙ電極）で制御するＰＤＰと、２電極（アドレス電極を兼ねるＸ電極、Ｙ電極）で制御するＰＤＰがある（例えば、特許文献１参照）。
【０００３】
ＰＤＰでは、画像を多階調で表示するために、１画面を表示するためのフィールドは、複数のサブフィールドで構成される。例えば、サブフィールドの放電回数は、２のｎ乗回（ｎは正の整数）に順次設定される。そして、画像の表示に使用されるサブフィールドは、赤、緑、青の可視光を発生するセル毎に、画像の各色（赤、緑、青）の輝度に応じて選択される。これにより、多階調のカラー画像が表示される。また、ＰＤＰに正しい白を表示するために、各色の輝度を調整する場合、各色の最高輝度値の割合を調整する。例えば、白を表示するために、赤、緑、青のセルを全て点灯したときに、画像の赤みが強い場合がある。この場合、画像の赤みを減らすために、赤の可視光を発生するセルにおいて、１フィールドで発生させる放電の最高回数を、他のセルに比べて少なくする。
【０００４】
なお、３電極を有するＰＤＰにおいて、ＰＤＰに正しい白を表示するために、輝度の低い色に対応するセルのアドレス電極に、維持放電期間中にＹ電極と同期したタイミングでパルスを印加する技術が提案されている（例えば、特許文献２参照）。
【特許文献１】特開２００４−２７３２６５号公報
【特許文献２】特許第３５９８７９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
一般的に、ＰＤＰに正しい白を表示するために、１フィールドで発生させる放電の最高回数が減らされる場合、色の階調数は、少なくなる。また、特許文献２では、２電極構造のＰＤＰに正しい白を表示するために、各色の輝度を調整する手法は、提案されていない。なお、２電極構造のＰＤＰに、特許文献２の技術を適用するためには、例えば、Ｙ電極に同期したパルスが印加される第３の電極を色毎に設ける必要があり、構造が複雑になる。
【０００６】
本発明の目的は、各色の階調数を維持した状態で、正しい白表示を行うことである。
【課題を解決するための手段】
【０００７】
本発明では、プラズマディスプレイパネルの１画面を表示するための１フィールドは、予め設定された標準回数のサステイン放電を発生させる複数のサブフィールドで構成される。また、画素は、互いに異なる色の光をそれぞれ発生する複数のセルにより構成される。そして、画素を構成するセル毎に、使用するサブフィールドを選択することにより、多階調のカラー画像が表示される。例えば、制御部は、各色毎のセルの輝度を調整する輝度制御信号に基づいて、画素を構成する色別のセル群の１つである調整セル群を選択する。そして、制御部は、輝度制御信号に基づいて、調整セル群では、サブフィールドの少なくとも１つで、サステイン放電の回数を標準回数より少ない回数に設定する。制御部は、サブフィールドに設定された回数のサステイン放電を発生させるために第１および第２駆動回路の動作を制御する。
【発明の効果】
【０００８】
本発明では、各色の階調数を維持した状態で、正しい白表示を行うことができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施形態を図面を用いて説明する。
図１は、本発明の一実施形態を示している。プラズマディスプレイ装置（以下、ＰＤＰ装置とも称する）は、四角板形状を有するプラズマディスプレイパネル１０（以下、ＰＤＰとも称する）、ＰＤＰ１０の画像表示面１２側（光の出力側）に設けられる光学フィルタ２０、ＰＤＰ１０の画像表示面１２側に配置された前筐体３０、ＰＤＰ１０の背面１４側に配置された後筐体４０およびベースシャーシ５０、ベースシャーシ５０の後筐体４０側に取り付けられ、ＰＤＰ１０を駆動するための回路部６０、およびＰＤＰ１０をベースシャーシ５０に貼り付けるための両面接着シート７０を有している。回路部６０は、複数の部品で構成されるため、図では、破線の箱で示している。
【００１０】
ＰＤＰ１０は、画像表示面１２を構成する前面基板１６（第１基板）と、前面基板１６に対向する背面基板１８（第２基板）とにより構成されている。前面基板１６と背面基板１８の間に図示しない放電空間（セル）が形成されている。前面基板１６および背面基板１８は、例えば、ガラス基板により形成されている。光学フィルタ２０は、前筐体３０の開口部３２に取り付けられる保護ガラス（図示せず）に貼付される。
【００１１】
図２は、図１に示したＰＤＰ１０の要部の詳細を示している。前面基板１６は、繰り返して放電を発生させるために、ガラス基材１６ａ上（図では下側）に互いに直交する方向に形成されたＹ電極１６ｂ（第１電極、走査電極）およびＡＸ電極１６ｃ（第２電極、アドレス電極を兼ねる維持電極）を有している。なお、ＡＸ電極１６ｃは、後述するアドレス期間ＡＤＲにおいて、アドレス電極として機能し、その他の期間において、維持電極として機能する。Ｙ電極１６ｂは、図の横方向に延在するバス電極ＢＥ（電極線）とバス電極ＢＥに接続された透明電極ＴＥとにより構成されている。ＡＸ電極１６ｃも同様に、バス電極ＢＥ（電極線）とバス電極ＢＥに接続された透明電極ＴＥとにより構成されている。電極１６ｂ、１６ｃは、誘電体層１６ｄ、１６ｅにそれぞれ覆われており、誘電体層１６ｅの表面は、ＭｇＯ等の保護層１６ｆに覆われている。
【００１２】
放電空間ＤＳを介して前面基板１６に対向する背面基板１８は、互いに隣接するＡＸ電極１６ｃの間に対向する位置のガラス基材１８ａ上に、隔壁（リブ）１８ｂが形成されている。隔壁１８ｂは、ガラス基材１８ａをサンドブラスト法等により掘ることで形成される。隔壁１８ｂにより、セルの側壁が構成される。さらに、隔壁１８ｂの側面と、互いに隣接する隔壁１８ｂの間のガラス基材１８ａ上とには、紫外線により励起されて赤（Ｒ）、緑（Ｇ）、青（Ｂ）の可視光を発生する蛍光体１８ｃ、１８ｄ、１８ｅが、それぞれ塗布されている。すなわち、蛍光体１８ｃ、１８ｄ、１８ｅが発する光の波長は、それぞれ、赤、緑、青の光の波長である。
【００１３】
ＰＤＰ１０の１つのセル（一色の画素）は、互いに隣接する一対の隔壁１８ｂで挟まれる領域において、電極１６ｂと電極１６ｃの一対の透明電極ＴＥを含む領域に形成される。すなわち、セルは、電極１６ｂと電極１６ｃとの交差部分に形成される。このように、ＰＤＰ１０は、画像を表示するためにセルをマトリックス状に配置し、かつ互いに異なる色の光を発生する複数種のセルを交互に配列して構成されている。なお、後述する図５に示す１つの画素ＰＸは、赤、緑および青の光を発生する３つのセルにより構成される。以後、赤、緑および青の光を発生するセルを、赤のセル、緑のセルおよび青のセルともそれぞれ称する。特に図示していないが、電極１６ｂに沿って形成されたセルにより、表示ラインが構成される。
【００１４】
ＰＤＰ１０は、前面基板１６および背面基板１８を、保護層１６ｆと隔壁１８ｂが互いに接するように貼り合わせ、Ｎｅ、Ｘｅ等の放電ガスを封入することで構成される。バス電極ＢＥは、図５に示すＹドライバＹＤＲＶおよびＡＸドライバＡＸＤＲＶに接続される。
図３は、１画面の画像を表示するためのフィールドＦＬＤの構成例を示している。１つのフィールドＦＬＤの長さは、１／６０秒（約１６．７ｍｓ）であり、例えば、８個のサブフィールドＳＦ（ＳＦ１−ＳＦ８）で構成される。各サブフィールドＳＦは、リセット期間ＲＳＴ、アドレス期間ＡＤＲ、サステイン期間ＳＵＳおよび消去期間ＥＲＳにより構成される。なお、消去期間ＥＲＳは、点灯したセルのみの壁電荷を消去するための放電を発生させる期間のため、サステイン期間ＳＵＳに含めて定義される場合もある。ここで、壁電荷とは、例えば、各セルにおいて、図２に示したＭｇＯ等の保護層１６ｆ上に蓄積されるプラス電荷およびマイナス電荷である。
【００１５】
サステイン期間ＳＵＳの長さは、サブフィールドＳＦにより異なり、セルの放電回数（輝度）に依存する。このため、点灯させるサブフィールドＳＦの組み合わせを変えることにより、画像を多階調で表示することが可能になる。この例では、サブフィールドＳＦ１−８に予め設定されているサステイン放電の標準回数（標準の放電サイクル数）は、それぞれ４、８、１６、３２、６４、１２８、２５６、５１２である。このため、高輝度（高階調）の画像では、上位のサブフィールドＳＦ８やＳＦ７が使用され、低輝度（低階調）の画像では、上位のサブフィールドＳＦ８やＳＦ７は使用されない。ここで、放電サイクル数は、ＡＸ電極１６ｃ（またはＹ電極１６ｂ）に印加されるサステインパルスの数を示している。後述する図４に示すように１つの放電サイクルＣＹＣ中に、セルは２回放電する（図の星印）。
【００１６】
図４は、図３に示したサブフィールドＳＦの放電動作の例を示している。図中の星印は、放電の発生を示している。電圧Ｖｓ／２および−Ｖｓ／２は、サステインパルスの高レベルおよび低レベルをそれぞれ示している。以後、電圧を符号のみで称する場合もある（例えば、電圧Ｖｓ／２をＶｓ／２とも称する）。
まず、リセット期間ＲＳＴでは、緩やかに上昇する正の書き込み電圧（書き込み鈍波）が走査電極Ｙ（Ｙ電極１６ｂ）に印加され、負の書き込み電圧が電極ＡＸ（ＡＸ電極１６ｃ）に印加される（図４（ａ））。これにより、セルの発光を抑えながら電極ＡＸと走査電極Ｙに正と負の壁電荷がそれぞれ蓄積される。次に、負の調整電圧（調整鈍波）が走査電極Ｙに印加され、電極ＡＸに正の調整電圧が印加される（図４（ｂ））。これにより、壁電荷の量が減るとともに、全てセルの壁電荷が等しくなる。なお、例えば、正の調整電圧は、Ｖｓ／２より低い電圧であり、負の調整電圧は、−Ｖｓ／２より高い電圧である。
【００１７】
アドレス期間ＡＤＲでは、負のスキャンパルスが走査電極Ｙに印加され、正のアドレスパルス（電圧Ｖｓａ）が、点灯するセルに対応する電極ＡＸに印加される（図４（ｃ））。アドレスパルスにより選択されたセルは、一時的にアドレス放電が発生する。電極ＡＸの波形に示される２回目のアドレスパルスは、次の表示ラインのセルを選択するために印加される（図４（ｄ））。なお、本発明では、アドレス期間ＡＤＲのアドレス放電は、放電サイクルＣＹＣに含めない。
【００１８】
サステイン期間ＳＵＳでは、正および負のサステインパルスが、走査電極Ｙおよび電極ＡＸにそれぞれ印加される（図４（ｅ、ｆ））。これにより、点灯したセルの放電状態が維持される。互いに極性の異なるサステインパルスが、走査電極Ｙおよび電極ＡＸに繰り返して印加されることにより、サステイン期間ＳＵＳに点灯したセルの放電が繰り返し行われる。図３で説明したように、１放電サイクルＣＹＣ中に２回の放電が実施される。例えば、サブフィールドＳＦ４は、３２個の放電サイクルＣＹＣで構成され、６４回の放電が実施される。なお、図１０および図１４で詳細に説明するが、放電禁止期間ＤＩＳでは、電極ＡＸは、高電圧（ＶＳ／２）あるいは低電圧（−Ｖｓ／２）に維持されるため、放電は発生しない。
【００１９】
消去期間ＥＲＳでは、正の高電圧の消去前パルスと負の消去前パルスが、走査電極Ｙおよび電極ＡＸにそれぞれ印加され、放電が発生する（図４（ｇ））。これにより、壁電荷が、走査電極Ｙおよび電極ＡＸに蓄積される。この際、走査電極Ｙは、電圧Ｖｓ／２より高い電圧が印加されるため、蓄積される壁電荷の量は相対的に多くなる。次に、負の消去パルスと電圧Ｖｓ／２より低い正の消去パルスが、走査電極Ｙおよび電極ＡＸにそれぞれ印加される（図４（ｈ））。これにより、放電が起こり、壁電荷の量が減る。最後に、次のリセット期間ＲＳＴに移行するために、正のパルスが、走査電極Ｙに印加され、緩やかに下降する負の電圧（鈍波）が、電極ＡＸに印加される（図４（ｉ））。なお、本発明では、消去期間ＥＲＳの放電は、放電サイクルに含めない。これにより、１サブフィールド期間ＳＦが完了する。図に示した例では、放電サイクル数は、”３”（サステイン期間ＳＵＳの６回の放電）であり、電極ＡＸのパルス数と同じである。
【００２０】
なお、後述する図７に示すＹドライバＹＤＲＶおよびＡＸドライバＡＸＤＲＶには、リセット期間ＲＳＴおよび消去期間ＥＲＳに所定の電圧（例えば、正の調整電圧、負の調整電圧等）を走査電極Ｙおよび電極ＡＸに印加するための回路の記載を省略している。
図５は、図１に示した回路部６０の概要を示している。回路部６０は、Ｙ電極１６ｂに選択的にパルスを印加するＹドライバＹＤＲＶ（第１駆動回路）、ＡＸ電極１６ｃに選択的にパルスを印加するＡＸドライバＡＸＤＲＶ（第２駆動回路）、ドライバＹＤＲＶ、ＡＸＤＲＶの動作を制御する制御部ＣＮＴ、輝度制御信号ＢＣＮＴに対応する調整データを記憶するメモリ部ＭＥＭおよび電源部ＰＷＲを有している。ドライバＹＤＲＶ、ＡＸＤＲＶは、ＰＤＰ１０を駆動する駆動部として動作する。
【００２１】
１つの画素ＰＸは、図２で説明したように、赤、緑および青の光を発生する３つのセルにより構成される。なお、各画素ＰＸを３つ以上のセルにより構成してもよい。また、表示ラインは、上述したように、電極１６ｂに沿って配置される画素ＰＸにより構成される。
輝度制御信号ＢＣＮＴは、ＰＤＰに正しい白を表示するための調整データであり、メモリ部ＭＥＭから制御部ＣＮＴに伝えられる。ＰＤＰに正しい白を表示するための調整データは、例えば、赤、緑および青の光の輝度のバランスを示す調整データである。したがって、輝度制御信号ＢＣＮＴは、例えば、赤、緑および青のセルでそれぞれ発生させる放電の回数の調整値を示す。
【００２２】
なお、ＰＤＰに正しい白を表示するための調整データは、ＰＤＰの製造工程で調整され、メモリ部ＭＥＭに記憶される。あるいは、リモートコントローラ等の図示しない操作部が、ＰＤＰに正しい白を表示するためにユーザにより操作されたとき、正しい白を表示するための調整データがメモリ部ＭＥＭに記憶される。メモリ部ＭＥＭは、例えば、ＤＲＡＭ（Dynamic RAM）、ＳＲＡＭ（Static RAM）、フラッシュメモリやＲＯＭで形成され、ＰＤＰの各種パラメータ（例えば、正しい白を表示するための調整データや画面の明るさを示すデータ）を記憶する。
【００２３】
制御部ＣＮＴは、輝度制御信号ＢＣＮＴを、メモリ部ＭＥＭから受信する。そして、制御部ＣＮＴは、輝度制御信号ＢＣＮＴに基づいて、赤、緑および青の光を発生する３つのセル群から１つの調整セル群を選択する。ここで、調整セル群は、１フィールドで発生させるサステイン放電の回数が減らされるセル群である。例えば、白を表示するために、赤、緑、青のセルを全て点灯したときに、画像の赤みが強い場合がある。この場合、制御部ＣＮＴは、赤色の輝度を画面全体で低くするために、赤の光を発生するセル群を調整セル群として選択する。なお、赤色の輝度を画面全体で高くする場合、制御部ＣＮＴは、緑あるいは青の光を発生するセル群を調整セル群として選択してもよい。
【００２４】
そして、制御部ＣＮＴは、輝度制御信号ＢＣＮＴに基づいて、調整セル群のサブフィールドＳＦ１−８の少なくとも１つで、サステイン放電の回数を標準回数より少ない回数に設定する。例えば、制御部ＣＮＴは、赤色の輝度を画面全体で低くする場合、赤の光を発生するセル群（調整セル群）では、各サブフィールドＳＦ１−８のサステイン放電の回数を標準回数より少ない回数（例えば、標準回数の４分の３の回数）に設定する。また、制御部ＣＮＴは、調整セル群を除くセル群のサブフィールドＳＦ１−８において、サステイン放電の回数を、予め設定された標準回数に維持する。
【００２５】
これにより、ＰＤＰに表示される画像の赤色の輝度を、画面全体で低くできる（例えば、４分の３の輝度値）。また、各サブフィールドＳＦ１−８のサステイン放電の回数を少なくしているため、赤色の階調数は、他の色（緑、青）の階調数と同じ２５６に維持できる。換言すれば、各色の階調数を維持した状態で、ＰＤＰに正しい白を表示できる。
また、制御部ＣＮＴは、画像データＲ０−７、Ｇ０−７、Ｂ０−７を順次受信する。画像データＲ０−７、Ｇ０−７、Ｂ０−７は、赤、緑、青をそれぞれ表示するための８ビットからなるデータであり、図示しないチューナ部あるいは外部入力から制御部ＣＮＴに順次入力される。この例では、２５６通りの輝度（２５６階調）が、画像データＲ０−７、Ｇ０−７、Ｂ０−７のビット値に応じて表現される。ここで、数字の小さいビット（下位ビット）は、重みが小さく、数字の大きいビット（上位ビット）は、重みが大きい。
【００２６】
そして、制御部ＣＮＴは、画像データＲ０−７、Ｇ０−７、Ｂ０−７に基づいて、画像の表示に使用するサブフィールドＳＦをセル毎に求める。換言すれば、演算により画素ＰＸを構成するセル毎に点灯するサブフィールドＳＦを求める。例えば、画素ＰＸの赤色の輝度が最高輝度の半分以下の場合、赤の光を発生するセルのサブフィールドＳＦ８（あるいは、ＳＦ７−８）は、サステイン期間ＳＵＳにおいてサステイン放電（点灯）が不要なため、使用されない。
【００２７】
制御部ＣＮＴは、画像データＲ０−７、Ｇ０−７、Ｂ０−７に基づいて選択されたサブフィールドＳＦ１−８において、上述の処理により設定された回数のサステイン放電を発生させるために、ドライバＹＤＲＶ、ＡＸＤＲＶに制御信号ＹＣＮＴ、ＡＸＣＮＴを出力する。この際、制御部ＣＮＴは、８ビットの画像データＲ０−７、Ｇ０−７、Ｂ０−７に対応する２５６階調の画像を表示するために制御信号ＹＣＮＴ、ＡＸＣＮＴを出力する。
【００２８】
ここで、制御信号ＹＣＮＴは、後述する図９に示すスイッチ制御信号ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５ｍ、ＳＷ５ｎ、ＳＷ６ｍ、ＳＷ６ｎを含む。制御信号ＡＸＣＮＴは、後述する図９に示すスイッチ制御信号ＳＷ７、ＳＷ８、ＳＷ９、ＳＷ１０、ＳＷ１１、ＳＷ１２Ｒｉ、ＳＷ１２Ｇｉ、ＳＷ１２Ｂｉ、ＳＷ１２Ｂｊ、ＳＷ１３Ｒｉ、ＳＷ１３Ｇｉ、ＳＷ１３Ｂｉ、ＳＷ１３Ｂｊを含む。
【００２９】
電源部ＰＷＲは、ドライバＹＤＲＶ、ＡＸＤＲＶに供給する電源電圧Ｖｓｃ、Ｖｓ／２、−Ｖｓ／２、Ｖｓａを生成する。ＹドライバＹＤＲＶは、Ｙ電極１６ｂ毎にスキャンドライバ回路ＳＤを有している。これにより、Ｙ電極１６ｂ毎に所望の数のサステインパルスを選択的に印加できる。ＡＸドライバＡＸＤＲＶは、ＡＸ電極１６ｃ毎にアドレスドライバ回路ＡＤを有している。これにより、色毎（ＡＸ電極１６ｃ毎）に所望の数のサステインパルスを選択的に印加できる。
【００３０】
図６は、図５に示した制御部ＣＮＴの動作を示している。図６では、色別のセル群のサブフィールドＳＦ１−８のサステイン放電の回数を設定するための制御のみを示し、アドレス期間ＡＤＲおよびサステイン期間ＳＵＳに関する制御は示していない。なお、各セルのサブフィールドＳＦ１−８のサステイン放電の回数は、ステップＳ１０の前に、例えば、上述した図３に示した標準回数に予め設定され、図６のフローが実行されることにより再設定される。図６のフローは、ハードウエアのみで実現されてもよく、ハードウエアをソフトウエアにより制御することにより実現されてもよい。
【００３１】
まず、ステップＳ１０において、制御部ＣＮＴは、ＰＤＰに正しい白を表示するための輝度制御信号ＢＣＮＴを受信する。例えば、制御部ＣＮＴは、図示しないＰＤＰの電源を立ち上げたときに、メモリ部ＭＥＭから輝度制御信号ＢＣＮＴを受ける。このため、制御部ＣＮＴは、輝度制御信号ＢＣＮＴを受信する毎に、図６のフローを実施する。
ステップＳ１２において、制御部ＣＮＴは、輝度制御信号ＢＣＮＴに基づいて、赤、緑および青の光を発生する３つのセル群から調整セル群を選択する。例えば、輝度制御信号ＢＣＮＴが示す調整データが、基準となる画像データにおける赤色の輝度を他の色の輝度に比べて低くすることを示している場合、制御部ＣＮＴは、赤の光を発生するセル群を調整セル群として選択する。
【００３２】
ステップＳ１４において、制御部ＣＮＴは、色別のセル群毎に調整セル群か否かを判定する。調整セル群でない場合、そのセル群に関しての処理は、終了する。すなわち、制御部ＣＮＴは、そのセル群のサブフィールドＳＦ１−８のサステイン放電の回数を、予め設定された標準回数に維持する。この動作は、例えば、後述する図１１の緑あるいは青の光を発生するセル群の動作である。
【００３３】
一方、調整セル群では、ステップＳ１６において、制御部ＣＮＴは、輝度制御信号ＢＣＮＴに基づいて、サブフィールドＳＦ１−８の少なくとも１つのサステイン放電の回数（放電サイクル数）を、標準回数より少ない回数に設定する。これにより、各色の階調数を維持した状態で、ＰＤＰに正しい白を表示できる。ステップＳ１６の動作は、例えば、後述する図１１の赤の光を発生するセル群の動作である。
【００３４】
そして、制御部ＣＮＴは、画像データＲ０−７、Ｇ０−７、Ｂ０−７を受信したときに、サブフィールドＳＦ１−８を使用して、上述したフローにより設定された回数のサステイン放電を発生させるために、ドライバＹＤＲＶ、ＡＸＤＲＶの動作を制御する。
図７は、図５に示したＹドライバＹＤＲＶおよびＡＸドライバＡＸＤＲＶの詳細を示している。ＹドライバＹＤＲＶは、ドライバ回路ＤＲＶ（Ｙ）およびスキャンドライバ回路ＳＤを有している。ＡＸドライバＡＸＤＲＶは、ドライバ回路ＤＲＶ（Ｘ）およびアドレスドライバ回路ＡＤを有している。図に示すスイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ７、ＳＷ８、ＳＷ９、ＳＷ１０は、例えば、ｎＭＯＳトランジスタ（ＭＯＳＦＥＴ）により構成される。各ｎＭＯＳトランジスタは、図に示すように、ソース・ドレイン間を接続する寄生ダイオードを有している。
【００３５】
また、スイッチＳＷ５（ＳＷ５ｍ、ＳＷ５ｎ）、ＳＷ６（ＳＷ６ｍ、ＳＷ６ｎ）、ＳＷ１１、ＳＷ１２（ＳＷ１２Ｒｉ、ＳＷ１２Ｇｉ、ＳＷ１２Ｂｉ、ＳＷ１２Ｂｊ）、ＳＷ１３（ＳＷ１３Ｒｉ、ＳＷ１３Ｇｉ、ＳＷ１３Ｂｉ、ＳＷ１３Ｂｊ）は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）により構成される。ＩＧＢＴは、ゲートにＭＯＳＦＥＴを組み込んだバイポーラトランジスタである。ＩＧＢＴは、ｎＭＯＳトランジスタと異なり、ソース、ドレイン間に寄生ダイオードを持たない。
【００３６】
ドライバ回路ＤＲＶ（Ｙ）は、コイルＬａ、スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４およびダイオードを有している。コイルＬａ、スイッチＳＷ１−４は、Ｙ電極（Ｙｍ、Ｙｎ等）に共振パルスを生成するための共振回路として動作する。共振パルスは、全てのＹ電極に共通の信号である。スイッチＳＷ１−４は、高論理レベルのスイッチ制御信号を受けたときにオンし、低論理レベルのスイッチ制御信号を受けたときにオフする。
【００３７】
スイッチＳＷ１のドレインおよびスイッチＳＷ３のソースは、接地線ＧＮＤに接続されている。スイッチＳＷ１のソースは、順方向接続されたダイオードを介してコイルＬａの一端であるノードＮＤ１に接続されている。スイッチＳＷ３のドレインは、逆方向接続されたダイオードを介してノードＮＤ１に接続されている。ノードＮＤ１は、逆方向接続されたダイオードを介して電源Ｖｓ／２、−Ｖｓ／２にそれぞれ接続されている。スイッチＳＷ２は、ドレインを電源Ｖｓ／２に接続し、ソースをコイルＬａの他端であるノードＮＤ２に接続している。スイッチＳＷ４は、ソースを電源−Ｖｓ／２に接続し、ドレインをノードＮＤ２に接続している。ノードＮＤ２は、スキャンドライバ回路ＳＤにそれぞれ接続されている。
【００３８】
各スキャンドライバ回路ＳＤは、電源ＶｓｃとノードＮＤ２の間に直列に配置されたスイッチＳＷ５（ＳＷ５ｍ、ＳＷ５ｎ等）およびスイッチＳＷ６（ＳＷ６ｍ、ＳＷ６ｎ等）を有している。スイッチＳＷ５は、ドレインを順方向接続されたダイオードを介して電源Ｖｓｃに接続し、ソースをＹ電極（Ｙｍ、Ｙｎ等）に接続している。また、スイッチＳＷ５のドレインは、キャパシタＣａを介してノードＮＤ２に接続されている。スイッチＳＷ６は、ソースをノードＮＤ２に接続し、ドレインをＹ電極に接続している。
【００３９】
ＡＸドライバＡＸＤＲＶのドライバ回路ＤＲＶ（Ｘ）は、ドライバ回路ＤＲＶ（Ｙ）と同じ回路構成を有している。すなわち、ドライバ回路ＤＲＶ（Ｘ）は、コイルＬｂ、スイッチＳＷ７、ＳＷ８、ＳＷ９、ＳＷ１０およびダイオードを有している。コイルＬｂ、スイッチＳＷ７−１０は、ＡＸ電極（ＡＸＲｉ、ＡＸＧｉ、ＡＸＢｉ、ＡＸＢｊ等）に共振パルスを生成するための共振回路として動作する。ＡＸ電極の符号”ＡＸ”に続く”Ｒ”、”Ｇ”、”Ｂ”は、それらのＡＸ電極が赤、緑、青の光を発生するセルにそれぞれ接続されていることを示している。例えば、ＡＸ電極ＡＸＲｉ、ＡＸＧｉ、ＡＸＢｉ（ＡＸＢｊ）は、赤、緑、青の光を発生するセルにそれぞれ接続されている。スイッチＳＷ７−１０は、高論理レベルのスイッチ制御信号を受けたときにオンし、低論理レベルのスイッチ制御信号を受けたときにオフする。
【００４０】
スイッチＳＷ１１のドレインは、電源Ｖｓａに接続され、スイッチＳＷ１１のソースは、順方向接続されたダイオードを介してノードＮＤ４に接続されている。ノードＮＤ４は、アドレスドライバ回路ＡＤにそれぞれ接続されている。スイッチＳＷ１１および電源Ｖｓａは、図３に示したアドレス期間ＡＤＲ中に、ノードＮＤ４の電圧をアドレスパレスの高レベルである電圧Ｖｓａにするために使用される。
【００４１】
各アドレスドライバ回路ＡＤは、ノードＮＤ４と接地線ＧＮＤの間に直列に配置されたスイッチＳＷ１２（ＳＷ１２Ｒｉ、ＳＷ１２Ｇｉ、ＳＷ１２Ｂｉ、ＳＷ１２Ｂｊ等）およびスイッチＳＷ１３（ＳＷ１３Ｒｉ、ＳＷ１３Ｇｉ、ＳＷ１３Ｂｉ、ＳＷ１３Ｂｊ等）を有している。スイッチＳＷ１２は、ソースをノードＮＤ４に接続し、ドレインをＡＸ電極（ＡＸＲｉ、ＡＸＧｉ、ＡＸＢｉ、ＡＸＢｊ等）に接続している。スイッチＳＷ１３は、ソースを接地線ＧＮＤに接続し、ドレインをＡＸ電極（ＡＸＲｉ、ＡＸＧｉ、ＡＸＢｉ、ＡＸＢｊ等）に接続している。キャパシタＣｐは、ＰＤＰ１０の容量を示している。
【００４２】
図８は、図７に示したスキャンドライバ回路ＳＤ、アドレスドライバ回路ＡＤおよびスイッチＳＷ１１の一例を示している。スキャンドライバ回路ＳＤのスイッチＳＷ５ｍのドレイン（Ｄ）およびソース（Ｓ）は、ＩＧＢＴ５ｍ１のコレクタ（Ｃ）およびエミッタ（Ｅ）にそれぞれ接続される。換言すれば、スイッチＳＷ５ｍのドレイン（Ｄ）は、ＩＧＢＴ５ｍ１のコレクタ（Ｃ）であり、スイッチＳＷ５ｍのソース（Ｓ）はＩＧＢＴ５ｍ１のエミッタ（Ｅ）である。
【００４３】
スキャンドライバ回路ＳＤのスイッチＳＷ６ｍは、ＩＧＢＴ６ｍ１、ＩＧＢＴ６ｍ２、ダイオードＤ６ｍ１、Ｄ６ｍ２を有している。ＩＧＢＴ６ｍ１のコレクタ（Ｃ）は、スイッチＳＷ６ｍのドレイン（Ｄ）端子に接続され、ＩＧＢＴ６ｍ１のエミッタ（Ｅ）は、ＩＧＢＴ６ｍ２のエミッタ（Ｅ）に接続される。ＩＧＢＴ６ｍ２のコレクタ（Ｃ）は、スイッチＳＷ６ｍのソース（Ｓ）端子に接続される。また、ダイオードＤ６ｍ１のアノードおよびカソードは、ＩＧＢＴ６ｍ１のコレクタ（Ｃ）およびエミッタ（Ｅ）にそれぞれ接続される。ダイオードＤ６ｍ２も同様にＩＧＢＴ６ｍ２と並列に接続される。
【００４４】
スイッチＳＷ６ｍがオンのときは、Ｙ電極ＹｍとノードＮＤ２は、ＩＧＢＴ６ｍ１およびダイオードＤ６ｍ２（あるいは、ＩＧＢＴ６ｍ２およびダイオードＤ６ｍ１）を介して接続される。また、ダイオードＤ６ｍ１、Ｄ６ｍ２は、スイッチＳＷ６ｍがオフのときに、ＩＧＢＴ６ｍ１、ＩＧＢＴ６ｍ２に大きな逆バイアス電圧（例えば、電圧Ｖｓの大きさの逆バイアス電圧）が掛かることを防止する。
【００４５】
アドレスドライバ回路ＡＤのスイッチＳＷ１２ＲｉはスイッチＳＷ６ｍと同じ回路構成を有している。すなわち、アドレスドライバ回路ＡＤのスイッチＳＷ１２Ｒｉは、ＩＧＢＴ１２Ｒｉ１、ＩＧＢＴ１２Ｒｉ２、ダイオードＤ１２Ｒｉ１、Ｄ１２Ｒｉ２を有している。ＩＧＢＴ１２Ｒｉ１のコレクタ（Ｃ）は、スイッチＳＷ１２Ｒｉのドレイン（Ｄ）端子に接続され、ＩＧＢＴ１２Ｒｉ１のエミッタ（Ｅ）は、ＩＧＢＴ１２Ｒｉ２のエミッタ（Ｅ）に接続される。ＩＧＢＴ１２Ｒｉ２のコレクタ（Ｃ）は、スイッチＳＷ１２Ｒｉのソース（Ｓ）端子に接続される。また、ダイオードＤ１２Ｒｉ１のアノードおよびカソードは、ＩＧＢＴ１２Ｒｉ１のコレクタ（Ｃ）およびエミッタ（Ｅ）にそれぞれ接続される。ダイオードＤ１２Ｒｉ２も同様にＩＧＢＴ１２Ｒｉ２と並列に接続される。
【００４６】
アドレスドライバ回路ＡＤのスイッチＳＷ１３ＲｉはスイッチＳＷ６ｍと同じ回路構成を有している。すなわち、アドレスドライバ回路ＡＤのスイッチＳＷ１３Ｒｉは、ＩＧＢＴ１３Ｒｉ１、ＩＧＢＴ１３Ｒｉ２、ダイオードＤ１３Ｒｉ１、Ｄ１３Ｒｉ２を有している。ＩＧＢＴ１３Ｒｉ１のコレクタ（Ｃ）は、スイッチＳＷ１３Ｒｉのドレイン（Ｄ）端子に接続され、ＩＧＢＴ１３Ｒｉ１のエミッタ（Ｅ）は、ＩＧＢＴ１３Ｒｉ２のエミッタ（Ｅ）に接続される。ＩＧＢＴ１３Ｒｉ２のコレクタ（Ｃ）は、スイッチＳＷ１３Ｒｉのソース（Ｓ）端子に接続される。また、ダイオードＤ１３Ｒｉ１のアノードおよびカソードは、ＩＧＢＴ１３Ｒｉ１のコレクタ（Ｃ）およびエミッタ（Ｅ）にそれぞれ接続される。ダイオードＤ１３Ｒｉ２も同様にＩＧＢＴ１３Ｒｉ２と並列に接続される。
【００４７】
スイッチＳＷ１１のドレイン（Ｄ）およびソース（Ｓ）は、ＩＧＢＴ１１のコレクタ（Ｃ）およびエミッタ（Ｅ）にそれぞれ接続される。換言すれば、スイッチＳＷ１１のドレイン（Ｄ）は、ＩＧＢＴ１１のコレクタ（Ｃ）であり、スイッチＳＷ１１のソース（Ｓ）はＩＧＢＴ１１のエミッタ（Ｅ）である。さらに、ダイオードＤ１１のアノードおよびカソードは、ＩＧＢＴ１１のコレクタ（Ｃ）およびエミッタ（Ｅ）にそれぞれ接続される。ダイオードＤ１１は、ＩＧＢＴ１１に大きな逆バイアス電圧が掛かることを防止する。
【００４８】
図９は、図３に示したアドレス期間ＡＤＲおよびサステイン期間ＳＵＳの動作の詳細を示している。なお、図９は、各セルのサブフィールドＳＦ１−８に設定されたサステイン放電の回数が標準回数の場合を示している。図では、スイッチＳＷ１−１３のオン、オフを制御する信号を、スイッチ制御信号ＳＷ１−１３と称する。スイッチＳＷ１−１３は、スイッチ制御信号ＳＷ１−１３の高論理レベル中にオンし、スイッチ制御信号ＳＷ１−１３の低論理レベル中にオフする。図中の星印は、放電の発生を示している。
【００４９】
アドレス期間ＡＤＲでは、スイッチＳＷ４、ＳＷ１１は、常時オンする（図９（ａ、ｂ））。また、スイッチＳＷ１−３、ＳＷ７−１０は、常時オフする。このため、図７に示したノードＮＤ２の電圧は、−Ｖｓ／２に設定され、ノードＮＤ４の電圧は、Ｖｓａに設定される。アドレス期間ＡＤＲにおいて、画素ＰＸの選択動作を実施しない期間、スイッチＳＷ５ｍ、ＳＷ５ｎ、ＳＷ１３Ｒｉ、ＳＷ１３Ｇｉ、ＳＷ１３Ｂｉ、ＳＷ１３Ｂｊはオンし、スイッチＳＷ６ｍ、ＳＷ６ｎ、ＳＷ１２Ｒｉ、ＳＷ１２Ｇｉ、ＳＷ１２Ｂｉ、ＳＷ１２Ｂｊはオフする（図９（ｃ、ｄ））。このため、Ｙ電極Ｙｍ、Ｙｎの電圧は、−Ｖｓ／２にＶｓｃを加算した電圧に設定される（図９（ｅ、ｆ））。また、ＡＸ電極ＡＸＲｉ、ＡＸＧｉ、ＡＸＢｉ、ＡＸＢｊは、接地線ＧＮＤに接続される（図９（ｇ、ｈ、ｉ））。
【００５０】
そして、画素ＰＸを点灯するために各色のセルを選択するときに、対応するスイッチＳＷ５ｍ（またはＳＷ５ｎ）、ＳＷ１３Ｒｉ、ＳＷ１３Ｇｉ、ＳＷ１３Ｂｉ、ＳＷ１３Ｂｊがオフし、対応するスイッチＳＷ６ｍ（またはＳＷ６ｎ）、ＳＷ１２Ｒｉ、ＳＷ１２Ｇｉ、ＳＷ１２Ｂｉ、ＳＷ１２Ｂｊがオンする。これにより、Ｙ電極Ｙｍ（またはＹｎ）の電圧は、一時的に−Ｖｓ／２に設定される（図９（ｊ、ｋ））。また、ＡＸ電極ＡＸＲｉ、ＡＸＧｉ、ＡＸＢｉ、ＡＸＢｊの電圧は、一時的にＶｓａに設定される（図９（ｌ、ｍ、ｎ、ｏ））。そして、点灯するセルを選択するスキャン動作が、表示ライン毎に実施される。なお、図中の動作では、Ｙ電極ＹｍとＡＸ電極ＡＸＢｊとの交差部分に形成された青のセルおよびＹ電極ＹｎとＡＸ電極ＡＸＲｉとの交差部分に形成された赤のセルは、点灯しない。
【００５１】
アドレス期間ＡＤＲからサステイン期間ＳＵＳに切り替わるときに、Ｙ電極Ｙｍ、Ｙｎの電圧は、スイッチＳＷ６ｍ、ＳＷ６ｎをオンすることにより−Ｖｓ／２に初期化される（図９（ｐ、ｑ））。スイッチＳＷ５ｍ、ＳＷ５ｎは、サステイン期間ＳＵＳ中、常にオフされる。ＡＸ電極ＡＸＲｉ、ＡＸＧｉ、ＡＸＢｉ、ＡＸＢｊの電圧は、スイッチＳＷ１１をオフし、スイッチＳＷ１０、ＳＷ１２をオンすることにより、−Ｖｓ／２に初期化される（図９（ｒ、ｓ、ｔ））。スイッチＳＷ１１、ＳＷ１３Ｒｉ、ＳＷ１３Ｇｉ、ＳＷ１３Ｂｉ、ＳＷ１３Ｂｊは、サステイン期間ＳＵＳ中、常にオフされる。
【００５２】
この後、スイッチＳＷ１がオンし、スイッチＳＷ４がオフすることにより、キャパシタＣｐは、Ｙ電極Ｙｍ、Ｙｎ、スイッチＳＷ６ｍ、ＳＷ６ｎ、コイルＬａおよびスイッチＳＷ１を介して接地線ＧＮＤに接続される。Ｙ電極Ｙｍ、Ｙｎの電圧は、コイルＬａとキャパシタＣｐとのＬＣ共振作用により上昇する。次に、スイッチＳＷ２がオンすることにより、Ｙ電極Ｙｍ、Ｙｎの電圧は、Ｖｓ／２にクランプされる（図９（ｕ、ｖ））。
【００５３】
次に、スイッチＳＷ３がオンすることにより、キャパシタＣｐは、Ｙ電極Ｙｍ、Ｙｎ、スイッチＳＷ６ｍ、ＳＷ６ｎ、コイルＬａおよびスイッチＳＷ３を介して接地線ＧＮＤに接続される。Ｙ電極Ｙｍ、Ｙｎの電圧は、コイルＬａとキャパシタＣｐとのＬＣ共振作用により下降する。次に、スイッチＳＷ４がオンすることにより、Ｙ電極Ｙｍ、Ｙｎの電圧は、−Ｖｓ／２にクランプされる（図９（ｗ、ｘ））。このように、スイッチＳＷ１−４を順次にオンすることにより、Ｙ電極Ｙｍ、Ｙｎにサステインパルスが印加される。
【００５４】
ＡＸ電極ＡＸＲｉ、ＡＸＧｉ、ＡＸＢｉ、ＡＸＢｊのサステインパルスも、Ｙ電極Ｙｍ、Ｙｎのサステインパルスと同様に、スイッチＳＷ７−１０を順次にオンすることにより生成される。なお、スイッチＳＷ６ｍ、ＳＷ６ｎ、ＳＷ１２Ｒｉ、ＳＷ１２Ｇｉ、ＳＷ１２Ｂｉ、ＳＷ１２Ｂｊは、上述した図４に示した放電禁止期間ＤＩＳを設定しないときは、サステイン期間ＳＵＳ中、常にオンされる。
【００５５】
図１０は、図９に示したサステイン期間ＳＵＳに放電禁止期間ＤＩＳを設定するときの動作の詳細の一例を示している。なお、図１０は、赤の光を発生するセル群に放電禁止期間ＤＩＳを設定するときの動作を示している。図９で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。また、上述した図９と同じ動作については、詳細な説明を省略する。放電禁止期間ＤＩＳの設定方法（スイッチＳＷ１２Ｒｉの制御方法）および放電禁止期間ＤＩＳのＡＸ電極ＡＸＲｉの電圧が図９と異なる。その他の波形は、図９と同じである。
【００５６】
図５に示した制御部ＣＮＴにより選択された調整セル群（例えば、赤のセル群（ＡＸ電極ＡＸＲｉに接続されたセル群））では、サステインパルス（放電サイクル）の数は、他のセル群（例えば、緑あるいは青のセル群）に比べて少なく設定される。換言すれば、調整セル群（赤のセル群）では、サステイン期間ＳＵＳ中に、放電を禁止する放電禁止期間ＤＩＳが設定される。放電禁止期間ＤＩＳは、ＡＸ電極ＡＸＲｉの電圧をＶｓ／２にクランプした後、スイッチＳＷ９をオンする前にスイッチＳＷ１２Ｒｉをオフすることで生成される（図１０（ｙ））。
【００５７】
スイッチＳＷ１２Ｒｉのオフにより、ＡＸ電極ＡＸＲｉは、ハイインピーダンス状態となり、スイッチＳＷ７−１０の動作に関わりなく、オフする直前の状態（電圧）を維持する。これにより、ＡＸ電極ＡＸＲｉとＹ電極（ＹｍおよびＹｎ）間の電圧は、放電開始電圧に達しない。すなわち、放電禁止期間ＤＩＳ中、対応する色のセル群は、点灯しない。この結果、画素ＰＸの赤みを、放電禁止期間ＤＩＳを設定しないときに比べて減らすことができる。
【００５８】
放電禁止期間ＤＩＳは、スイッチＳＷ９のオンに同期して、スイッチＳＷ１２Ｒｉをオンすることにより終了する。図１０に示した例では、スイッチＳＷ１２Ｒｉのオフ期間を１放電サイクルと同じ長さに設定している。このため、調整セル群（ＡＸ電極ＡＸＲｉに接続されたセル群）の放電サイクル数は、他のセル群（ＡＸ電極ＡＸＧｉ、ＡＸＢｉ、ＡＸＢｊに接続されたセル群）に比べて１放電サイクルだけ少なく設定される。この実施形態では、放電禁止期間ＤＩＳは、サステイン期間ＳＵＳの最後に設定される。しかし、放電禁止期間ＤＩＳの位置は、サステイン期間ＳＵＳの最初でもよく、中間でもよい。
【００５９】
このように、本発明では、アドレス期間ＡＤＲに使用されるアドレスライバ回路ＡＤのスイッチＳＷ１２（ＳＷ１２Ｒｉ、ＳＷ１２Ｇｉ、ＳＷ１２Ｂｉ、ＳＷ１２Ｂｊ）をサステイン期間ＳＵＳ中にオフすることにより、ＡＸ電極に印加される共振パルスの数（放電サイクル数）を色別のセル群毎に容易に調整できる。換言すれば、全てのＡＸ電極に共通の共振パルスが、ドライバ回路ＤＲＶ（Ｘ）により生成される場合にも、サステイン期間ＳＵＳの放電サイクル数を、スイッチＳＷ１２の制御のみで独立に調整できる。さらに、放電サイクル数をスイッチＳＷ１２のオン／オフを制御するだけで調整できるため、制御部ＣＮＴにおける放電禁止期間ＤＩＳを生成する論理を簡易に構成できる。
【００６０】
図１１は、図６に示したフローが実施された場合の一例を示している。なお、図１１は、赤の光を発生するセル群のサステイン放電の回数を標準回数より少なくした場合を示している。図に示した１つの画素は、例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３つのセルで構成されている。説明を簡単にするために、８行（表示ラインＬ１−８）×６列（列Ｃ１−６）の画素を有するＰＤＰについて説明する。上述した図５に示したように、表示ラインＬ１−８は、Ｙ電極Ｙ１−８によりそれぞれ制御される。また、列Ｃ１−６の各色（赤（Ｒ）、緑（Ｇ）、青（Ｂ））は、ＡＸ電極ＡＸＲ、ＡＸＧ、ＡＸＢ（ＡＸＲ１−６、ＡＸＧ１−６、ＡＸＢ１−６）によりそれぞれ制御される。
【００６１】
左側の図は、正しい白表示をするための調整が実施される前の状態を示している。左側の図の黒い部分は、サブフィールドＳＦ１−８のサステイン放電の回数が標準回数に設定された赤のセル群を示している。その後、正しい白表示をするために画像の赤みを減らす調整がされる場合、調整セル群である赤のセル群のサブフィールドＳＦ１−８の少なくとも１つに設定されているサステイン放電の回数は、上述の図６に示したフローにより標準回数に比べて少ない回数に設定される。これにより、正しい白表示をするための調整が実施された後の状態は、右側の図に示した状態になる。
【００６２】
右側の図の網掛け部分は、１フィールドのサステイン放電の回数が標準回数より少ない回数に設定された赤のセル群（調整セル群）を示している。２電極構造のＰＤＰでは、上述したように、列Ｃ１−６の各色（赤、緑、青）は、ＡＸ電極により独立に制御される。このため、ＡＸ電極ＡＸＲ１−６に印加されるサステインパルスの数を減らすことにより、各サブフィールドＳＦ１−８において、列Ｃ１−６の緑および青のセル群のサステイン放電の回数を維持した状態で、列Ｃ１−６の赤のセル群のサステイン放電の回数を少なくできる。この結果、赤色の階調数を維持した状態で、ＰＤＰに表示される画像の赤みは、減らされる。
【００６３】
これに対し、各表示ラインＬ１−８に対応する一対の電極（例えば、Ｘ電極とＹ電極）と各列Ｃ１−６に対応する電極（例えば、アドレス電極）とを有する３電極構造のＰＤＰでは、一対の電極毎（表示ライン毎）にサステインパルスが印加される。このため、３電極構造のＰＤＰでは、特定の色のセル群のサステイン放電の回数のみを少なくすることが困難である。例えば、３電極構造のＰＤＰでは、表示ラインＬ１のサステインパルスの数が減らされた場合、表示ラインＬ１の全ての色（赤、緑、青）のセル群のサステイン放電の回数が一律で少なくなり、全色の輝度が一律に低くなるため、画像の色合いは調整されない。
【００６４】
２電極構造のＰＤＰでは、本発明を適用することにより、特定の色のセル群のサステイン放電の回数のみを簡易に少なくでき、各色の階調数を維持した状態で、正しい白を表示できる。
なお、列Ｃ１−６の赤（あるいは緑、青）のセル群のサステインパルスは、上述のようにＡＸ電極ＡＸＲ１−６（あるいはＡＸ電極ＡＸＧ１−６、ＡＸ電極ＡＸＢ１−６）で共通に制御されてもよいし、ＡＸ電極ＡＸＲ１−６（あるいはＡＸ電極ＡＸＧ１−６、ＡＸ電極ＡＸＢ１−６）毎に制御されてもよい。例えば、画面の左右の赤みだけを減らしたい場合、列Ｃ１、Ｃ６の赤のセル群を制御しているＡＸ電極ＡＸＲ１、ＡＸＲ６のみに印加されるサステインパルスの数を減らしてもよい。
【００６５】
図１２は、調整セル群が選択された場合の各サブフィールドの放電サイクル数を示している。図の網掛け部分は、放電禁止期間ＤＩＳが設定されたサブフィールドを示している。説明を簡単にするために、１つの画素が赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３つのセルで構成されているＰＤＰについて説明する。なお、図では、（１）から（５）までの５通りの制御手法を示している。
【００６６】
手法（１）、（２）、（３）、（４）は、調整セル群が赤のセル群のみの場合の例を示している。手法（５）は、調整セル群が赤のセル群および青のセル群の場合の例を示している。なお、手法（２）−（５）では、調整セル群でないセル群の放電制御は、後述する手法（１）と同じであるため、手法（１）で説明する。本発明では、図５に示した制御部ＣＮＴは、手法（１）−（５）の少なくとも１つを使用して調整セル群の放電制御を実施する。
【００６７】
手法（１）、（２）は、互いに同じ値を示す画像データＲ０−７、Ｇ０−７、Ｂ０−７に対して、赤の光の輝度を緑および青の光の輝度の２分の１に調整する場合を示している。すなわち、手法（１）、（２）は、図５に示した輝度制御信号ＢＣＮＴが、”赤：緑：青＝１：２：２”の輝度の比を示している場合である。
手法（１）において、調整セル群でない緑および青のセル群では、サブフィールドＳＦ１−８の放電サイクル数は、図３に示したように、４、８、１６、３２、６４、１２８、２５６、５１２にそれぞれ設定される（予め設定された標準回数）。一方、調整セル群である赤のセル群では、サブフィールドＳＦ８は、放電禁止期間ＤＩＳが設定され、サブフィールドＳＦ８の放電サイクル数は２に設定される。
【００６８】
これにより、制御部ＣＮＴは、例えば、受信した画像データＲ０−７、Ｇ０−７、Ｂ０−７が最大値（２５５）のときに、赤、緑および青のセル群で、５１０、１０２０および１０２０回のサステイン放電をそれぞれ発生させることができる。なお、本発明を適用しないときは、制御部ＣＮＴは、赤のセル群において、サブフィールドＳＦ１−７（１２８階調）を用いて、５０８回のサステイン放電を発生させる。したがって、本発明を適用しない場合、赤のセル群は、１２８階調となり階調数が少なくなる。
【００６９】
これに対し、手法（１）では、予め設定された標準の放電サイクル数の最少回数（＝４）より少ない放電サイクル数を有するサブフィールドＳＦ８を構成できる。したがって、赤色の画像の階調数を２５６階調に維持することができ、各色の階調数を維持した状態で、正しい白表示を行うことができる。
手法（２）では、調整セル群である赤のセル群において、サブフィールドＳＦ１−８は、放電禁止期間ＤＩＳがそれぞれ設定され、サブフィールドＳＦ１−８の放電サイクル数は、標準回数の半分にそれぞれ設定される。換言すれば、図３に示したサブフィールドＳＦ１−７の放電サイクル数は、サブフィールドＳＦ２−８に割り当てられ、サブフィールドＳＦ１の放電サイクル数は、２に設定される。これにより手法（１）と同じ効果を得ることができる。
【００７０】
さらに、手法（２）では、各色の輝度の調整前後で、制御部ＣＮＴが受信した画像データをＰＤＰに表示するときに点灯させるサブフィールドが同じため、制御部ＣＮＴによる画像表示のための論理を簡易に構成できる。
手法（３）は、互いに同じ値を示す画像データＲ０−７、Ｇ０−７、Ｂ０−７に対して、赤の光の輝度を緑および青の光の輝度の４分の３に調整する場合を示している。すなわち、手法（３）は、図５に示した輝度制御信号ＢＣＮＴが、”赤：緑：青＝３：４：４”の輝度の比を示している場合である。手法（３）では、調整セル群である赤のセル群において、サブフィールドＳＦ１−８は、放電禁止期間ＤＩＳがそれぞれ設定され、サブフィールドＳＦ１−８の放電サイクル数は、標準回数の４分の３にそれぞれ設定される。
【００７１】
これにより、赤色の階調数（２５６）を維持した状態で、赤の光の輝度を緑および青の光の輝度の４分の３に調整できる。例えば、制御部ＣＮＴは、受信した画像データＲ０−７、Ｇ０−７、Ｂ０−７が最大値（２５５）のときに、赤、緑および青のセル群で、７６５、１０２０および１０２０回のサステイン放電をそれぞれ発生させることができる。したがって、手法（３）においても手法（２）と同じ効果を得ることができる。
【００７２】
手法（４）は、互いに同じ値を示す画像データＲ０−７、Ｇ０−７、Ｂ０−７に対して、赤の光の輝度を緑および青の光の輝度の約１０分の９に調整する場合を示している。すなわち、手法（４）は、図５に示した輝度制御信号ＢＣＮＴが、”赤：緑：青＝９：１０：１０”の輝度の比を示している場合である。手法（４）では、調整セル群である赤のセル群において、サブフィールドＳＦ２−８は、放電禁止期間ＤＩＳがそれぞれ設定され、サブフィールドＳＦ２−８の放電サイクル数は、７、１４、２９、５８、１１５、２３０、４６１にそれぞれ設定される。また、サブフィールドＳＦ１の放電サイクル数は、標準回数と同じ４に設定される。換言すれば、サブフィールドＳＦ１−８の放電サイクル数は、標準回数の約１０分の９にそれぞれ設定される。
【００７３】
これにより、赤色の階調数（２５６）を維持した状態で、赤の光の輝度を緑および青の光の輝度の約１０分の９に調整できる。例えば、制御部ＣＮＴは、受信した画像データＲ０−７、Ｇ０−７、Ｂ０−７が最大値（２５５）のときに、赤、緑および青のセル群で、９１８、１０２０および１０２０回のサステイン放電をそれぞれ発生させることができる。したがって、手法（４）においても手法（２）と同じ効果を得ることができる。
【００７４】
手法（５）は、互いに同じ値を示す画像データＲ０−７、Ｇ０−７、Ｂ０−７に対して、赤および青の光の輝度を緑の光の輝度の４分の３および２分の１にそれぞれ調整する場合を示している。すなわち、手法（５）は、図５に示した輝度制御信号ＢＣＮＴが、”赤：緑：青＝３：４：２”の輝度の比を示している場合である。手法（５）では、調整セル群である赤のセル群の放電制御は、手法（３）と同じであり、調整セル群である青のセル群の放電制御は、手法（２）と同じである。手法（５）においても手法（２）と同じ効果を得ることができる。
【００７５】
図１３は、図１２に示したに手法（１）−（３）において、画像データを量子化するときの入力階調と表示階調（放電サイクル数）との関係の一例を示している。
一番左の図は、図１２に示した手法（１）−（３）の緑あるいは青のセル群の入力階調と表示階調との関係を示している。中央の図は、図１２に示した手法（１）、（２）、（３）の赤のセル群の入力階調と表示階調との関係を示している。一番右の図は、本発明を適用せずに各色の輝度が調整されたセル群の入力階調と表示階調との関係の一例を示している。なお、上の図（中央の上および右上の図）は、赤のセル群の輝度を緑および青の２分の１にする場合を示し、下の図（中央の下および右下の図）は、赤のセル群の輝度を緑および青のセル群の４分の３にする場合を示している。
【００７６】
一番左の図に示す緑および青のセル群では、画像データＲ０−７、Ｇ０−７、Ｂ０−７の値が、１つ増加する毎に表示階調が４つずつ増加する。したがって、緑および青のセル群では、表示階調は”２５６”である。一方、２分の１の輝度に調整された赤のセル群（中央の上の図）では、画像データＲ０−７、Ｇ０−７、Ｂ０−７の値が、１つ増加する毎に表示階調が２つずつ増加する。また、画像データＲ０−７、Ｇ０−７、Ｂ０−７の値が２５５（最大入力値）のときの５１０の放電サイクル数は、図１２に示した手法（１）、（２）の赤のセル群のサブフィールドＳＦ１−８を全て点灯させることにより実現される。したがって、赤のセル群においても、表示階調は”２５６”に維持される。
【００７７】
これに対し、比較例（１）のセル群（右上の図）では、画像データＲ０−７、Ｇ０−７、Ｂ０−７の値が、２つ増加する毎に表示階調が４つずつ増加する。また、画像データＲ０−７、Ｇ０−７、Ｂ０−７の値が２５５（最大入力値）のときの５０８の放電サイクル数は、上述した図３に示した標準回数の放電サイクル数が設定されたサブフィールドＳＦ１−７を点灯させることにより実現される。したがって、比較例（１）のセル群では、表示階調は”１２８”（＝２の７乗）に減少する。
【００７８】
また、４分の３の輝度に調整された赤のセル群（中央の下の図）では、画像データＲ０−７、Ｇ０−７、Ｂ０−７の値が、１つ増加する毎に表示階調が３つずつ増加する。なお、画像データＲ０−７、Ｇ０−７、Ｂ０−７の値が２５５（最大入力値）のときの７６５の放電サイクル数は、図１２に示した手法（３）の赤のセル群のサブフィールドＳＦ１−８を全て点灯させることにより実現される。したがって、この場合も、表示階調は”２５６”に維持される。
【００７９】
これに対し、比較例（２）のセル群（右下の図）では、４つの入力階調（例えば、０、１、２、３）は、３つの表示階調（例えば、０、４、８）に変換される。換言すれば、比較例（２）のセル群では、画像データＲ０−７、Ｇ０−７、Ｂ０−７の値が、１つ増加しても表示階調が増加しない場合がある。また、画像データＲ０−７、Ｇ０−７、Ｂ０−７の値が２５５（最大入力値）のときの７６４の放電サイクル数は、上述した図３に示した標準回数の放電サイクル数が設定されたサブフィールドＳＦ１−６、８を点灯させることにより実現される。
【００８０】
すなわち、比較例（２）のセル群では、サブフィールドＳＦ７、８の両方を点灯させることで得られる７６８から１０２０までの無駄な放電サイクル数（６４階調）を有している。ここで、無駄な放電サイクル数は、使用されない表示階調の輝度に対応する放電サイクル数である。したがって、比較例（２）のセル群では、表示階調は”１９２”（＝２５６−６４）に減少する。
【００８１】
本発明では、最高輝度が低く調整された調整セル群（例えば、赤のセル群）の１フィールド（サブフィールドＳＦ１−８）に、無駄な放電サイクル数が設定されず、全てのサブフィールドＳＦ１−８を活用できる。この結果、調整セル群は、各色の輝度を調整する前の階調数（例えば、２５６）を維持できる。なお、図１２に示した手法（４）、（５）においても、上述の手法（１）−（３）と同様に、調整セル群の表示階調は”２５６”に維持される。
【００８２】
図１４は、図９に示したサステイン期間ＳＵＳに放電禁止期間ＤＩＳを設定するときの動作の詳細の別の例を示している。上述した図１０と同じ動作については、詳細な説明を省略する。なお、図１４は、放電禁止期間ＤＩＳの設定方法（スイッチＳＷ１２Ｒｉの制御方法）および放電禁止期間ＤＩＳのＡＸ電極ＡＸＲｉの電圧が図１０と異なる。その他の波形は、図１０と同じである。
【００８３】
放電禁止期間ＤＩＳは、ＡＸ電極ＡＸＲｉの電圧を−Ｖｓ／２にクランプした後、スイッチＳＷ７をオンする前にスイッチＳＷ１２Ｒｉをオフすることで生成される。スイッチＳＷ１２Ｒｉのオフにより、ＡＸ電極ＡＸＲｉは、ハイインピーダンス状態となり、スイッチＳＷ１２Ｒｉをオフする直前の状態（電圧）を維持する。これにより、ＡＸ電極ＡＸＲｉとＹ電極（ＹｍおよびＹｎ）間の電圧は、放電開始電圧に達しない。
【００８４】
放電禁止期間ＤＩＳは、スイッチＳＷ１０のオンに同期して、スイッチＳＷ１２Ｒｉをオンすることにより終了する。図１４に示した例では、放電禁止期間ＤＩＳを１放電サイクルと同じ長さに設定している。また、この制御方法では、図に太い破線で示すように、サステイン期間ＳＵＳの最後までスイッチＳＷ１２Ｒｉをオフすることにより、サステイン期間ＳＵＳ中のサステイン放電を２分の１放電サイクルＣＹＣの単位で禁止できる。これにより、各色の輝度を細かく調整できる。
【００８５】
なお、図１４に示した制御方法においても、放電禁止期間ＤＩＳの位置は、サステイン期間ＳＵＳの最初でもよく、中間でもよい。
以上、この実施形態では、各色の輝度が調整されるときに、調整セル群のサブフィールドＳＦ１−８の少なくとも１つに放電禁止期間ＤＩＳを設定することにより、標準回数より少ない放電サイクル数を有するサブフィールドＳＦを構成できる。したがって、最高輝度が低く調整された色の調整セル群では、サブフィールドＳＦ１−８に無駄な放電サイクル数が設定されず、全てのサブフィールドＳＦ１−８を活用でき、調整前の階調数（例えば、２５６）を維持できる。
【００８６】
また、調整セル群のサブフィールドＳＦ１−８のみに放電禁止期間ＤＩＳを設定できるため、調整セル群でないセル群のサブフィールドＳＦ１−８の放電サイクル数は維持される。この結果、各色の階調数を維持した状態で、正しい白を表示できる。
全てのＡＸ電極に共通の共振パルスが、ドライバ回路ＤＲＶ（Ｘ）により生成される場合にも、サステイン期間ＳＵＳの放電サイクル数を、スイッチＳＷ１２の制御のみで色（赤（Ｒ）、緑（Ｇ）および青（Ｂ））別のセル群毎に独立に調整できる。また、ＡＸ電極の電圧をＶｓ／２および−Ｖｓ／２のどちらにクランプしても放電禁止期間ＤＩＳを生成できるため、放電サイクル数を調整するための制御を簡易にできる。換言すれば、制御部ＣＮＴにおいて、放電禁止期間ＤＩＳを生成する論理を簡易に構成できる。
【００８７】
さらに、ＡＸ電極の電圧を−Ｖｓ／２にクランプして放電禁止期間ＤＩＳを生成する場合、放電サイクル数を２分の１放電サイクルＣＹＣの単位で調整できる。したがって、各色の輝度を細かく調整できる。
なお、上述した実施形態では、本発明を、１フィールドが８個のサブフィールドＳＦ１−８で構成されるプラズマディスプレイパネルに適用する例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、本発明を、１フィールドが１０個あるいはそれ以上のサブフィールドで構成されるプラズマディスプレイパネルに適用してもよい。また、サブフィールドの放電サイクル数は、２のｎ乗（ｎ＝２以上の整数）に限定されない。さらに、フィールドＦＬＤ内のサブフィールドＳＦ１−８（図３）は、順次に配列されなくてもよい。例えば、サブフィールドＳＦ８がフィールドＦＬＤの中央付近に配置されてもよい。
【００８８】
上述した実施形態では、１つの画素ＰＸが、３つのセル（赤（Ｒ）、緑（Ｇ）、青（Ｂ））により構成される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、１つの画素ＰＸを４つ以上のセルにより構成してもよい。あるいは、１つの画素ＰＸが、赤（Ｒ）、緑（Ｇ）、青（Ｂ）以外の色を発生するセルにより構成されてもよく、１つの画素ＰＸが、赤（Ｒ）、緑（Ｇ）、青（Ｂ）以外の色を発生するセルを含んでもよい。
【００８９】
上述した実施形態では、調整セル群の放電サイクル数は、画像データＲ０−７、Ｇ０−７、Ｂ０−７の全ての範囲で、他のセル群より少なく調整される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、高い輝度を示す画像データＲ０−７、Ｇ０−７、Ｂ０−７のときのみ、調整セル群の放電サイクル数は、他のセル群より少なく調整されてもよい。例えば、サブフィールドＳＦ８の放電サイクル数のみを標準回数（５１２回）より少ない３８４回に設定してもよい。
【００９０】
また、サステイン放電の標準回数が少ないサブフィールド（例えば、サブフィールドＳＦ１−２）の放電サイクル数のみを標準回数（４および８回）より少ない回数（例えば、２および４回）に設定してもよい。この場合、輝度の低い画像に対して、調整効果を大きくできる。一般に、人間の目は、相対的に輝度が低い画像の方が、輝度の高い画像より輝度の変化に敏感である。例えば、放電サイクル数の差が”６”の場合、放電サイクル数６、１２の輝度差（５０％の輝度変化）の方が、放電サイクル数１０１４、１０２０の輝度差（約０．６％の輝度変化）より判別しやすいことから明らかである。この場合にも、上述した実施形態と同様の効果を得ることができる。
【００９１】
上述した実施形態では、スイッチＳＷ５、ＳＷ６、ＳＷ１１、ＳＷ１２、ＳＷ１３は、ＩＧＢＴにより構成される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、スイッチＳＷ５、ＳＷ６、ＳＷ１１、ＳＷ１２、ＳＷ１３は、図１５に示すように、ｎＭＯＳトランジスタ（ＭＯＳＦＥＴ）により構成されてもよい。図１５は、図７に示したスキャンドライバ回路ＳＤ、アドレスドライバ回路ＡＤおよびスイッチＳＷ１１の別の例を示している。各ｎＭＯＳトランジスタは、ソース・ドレイン間を接続する寄生ダイオードＰＤを有している。なお、ｎＭＯＳトランジスタＭＯＳ５ｍ１、ＭＯＳ６ｍ１、ＭＯＳ１１、ＭＯＳ１２Ｒｉ１−２、ＭＯＳ１３Ｒｉ１−２を符号のみで称する場合もある（例えば、ＭＯＳ５ｍ１）。
【００９２】
スイッチＳＷ５ｍ、ＳＷ６ｍ、ＳＷ１１のドレイン（Ｄ）およびソース（Ｓ）は、ＭＯＳ５ｍ１、ＭＯＳ６ｍ１、ＭＯＳ１１のドレイン（Ｄ）およびソース（Ｓ）にそれぞれ接続される。スイッチＳＷ１２Ｒｉは、ＭＯＳ１２Ｒｉ１、ＭＯＳ１２Ｒｉ２を有している。ＭＯＳ１２Ｒｉ１のドレイン（Ｄ）は、スイッチＳＷ１２Ｒｉのドレイン（Ｄ）端子に接続され、ＭＯＳ１２Ｒｉ１のソース（Ｓ）は、ＭＯＳ１２Ｒｉ２のソース（Ｓ）に接続される。ＭＯＳ１２Ｒｉ２のドレイン（Ｄ）は、スイッチＳＷ１２Ｒｉのソース（Ｓ）端子に接続される。寄生ダイオードＰＤの向きを互いに逆方向になるようにｎＭＯＳトランジスタを接続しているため、スイッチＳＷ１２Ｒｉがオフのときに、寄生ダイオードＰＤを通して電流が流れることを防止できる。スイッチＳＷ１３ＲｉはスイッチＳＷ１２Ｒｉと同じ回路構成のため、詳細な説明を省略する。この場合にも、上述した実施形態と同様の効果を得ることができる。
【００９３】
以上、本発明について詳細に説明してきたが、上記の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。
【産業上の利用可能性】
【００９４】
本発明は、プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置に適用できる。
【図面の簡単な説明】
【００９５】
【図１】本発明の一実施形態を示す分解斜視図である。
【図２】図１に示したＰＤＰの要部の詳細を示す分解斜視図である。
【図３】１画面の画像を表示するためのフィールドの構成例を示す説明図である。
【図４】図３に示したサブフィールドの放電動作の例を示す波形図である。
【図５】図１に示した回路部の概要を示すブロック図である。
【図６】図５に示した制御部の動作を示すフロー図である。
【図７】図５に示したＹドライバおよびＸドライバの詳細を示す回路図である。
【図８】図７に示したスキャンドライバ回路、アドレスドライバ回路等のスイッチの構成の一例を示す回路図である。
【図９】図３に示したアドレス期間およびサステイン期間の動作の詳細を示すタイミング図である。
【図１０】図９に示したサステイン期間に放電禁止期間を設定するときの動作の詳細の一例を示すタイミング図である。
【図１１】図６に示したフローが実施された場合の一例を示す説明図である。
【図１２】調整セル群が選択された場合の各サブフィールドの放電サイクル数を示す説明図である。
【図１３】図１２に示した手法（１）、（２）、（３）における画像データを量子化するときの入力階調と表示階調（放電サイクル数）との関係を示す特性図である。
【図１４】図９に示したサステイン期間に放電禁止期間を設定するときの動作の詳細の別の例を示すタイミング図である。
【図１５】図７に示したスキャンドライバ回路、アドレスドライバ回路等のスイッチの構成の別の例を示す回路図である。
【符号の説明】
【００９６】
１０‥プラズマディスプレイパネル（ＰＤＰ）；１２‥ＰＤＰの画像表示面；１４‥ＰＤＰの背面；１６‥前面基板；１６ａ、１８ａ‥ガラス基材；１６ｂ、１６ｃ、ＡＸＢ１−６、ＡＸＢｉ、ＡＸＢｊ、ＡＸＧ１−６、ＡＸＧｉ、ＡＸＲ１−６、ＡＸＲｉ、ＢＥ、Ｙ１−８、Ｙｍ、Ｙｎ、ＴＥ‥電極；１６ｄ、１６ｅ‥誘電体層；１６ｆ‥保護層；１８‥背面基板；１８ｂ‥隔壁；１８ｃ、１８ｄ、１８ｅ‥蛍光体；２０‥光学フィルタ；３０、４０‥筺体；３２‥筺体の開口部；５０‥ベースシャーシ；６０‥回路部；７０‥両面接着シート；ＡＤ、ＤＲＶ、ＳＤ‥ドライバ回路；ＡＤＲ‥アドレス期間；ＡＸＤＲＶ、ＹＤＲＶ‥ドライバ；Ｃ１−６‥表示列；Ｃａ、Ｃｐ‥キャパシタ；ＣＹＣ‥放電サイクル；ＣＮＴ‥制御部；Ｄ１１、Ｄ６ｍ１−２、Ｄ１２Ｒｉ１−２、Ｄ１３Ｒｉ１−２‥ダイオード；ＤＩＳ‥放電禁止期間；ＤＳ‥放電空間；ＥＲＳ‥消去期間；ＦＬＤ‥フィールド；ＩＧＢＴ１１、ＩＧＢＴ５ｍ１、ＩＧＢＴ６ｍ１−２、ＩＧＢＴ１２Ｒｉ１−２、ＩＧＢＴ１３Ｒｉ１−２‥ＩＧＢＴ；Ｌ１−８‥表示ライン；Ｌａ、Ｌｂ‥コイル；ＭＥＭ‥メモリ部；ＭＯＳ５ｍ１、ＭＯＳ６ｍ１、ＭＯＳ１２Ｒｉ１−２、ＭＯＳ１３Ｒｉ１−２‥ｎＭＯＳトランジスタ；ＰＤ‥寄生ダイオード；ＰＷＲ‥電源部；ＰＸ‥画素；ＲＳＴ‥リセット期間；ＳＦ‥サブフィールド；ＳＵＳ‥サステイン期間；ＳＷ１−１３‥スイッチ
【図１】
2008151908.tif 000003
【図２】
2008151908.tif 000004
【図３】
2008151908.tif 000005
【図４】
2008151908.tif 000006
【図５】
2008151908.tif 000007
【図６】
2008151908.tif 000008
【図７】
2008151908.tif 000009
【図８】
2008151908.tif 000010
【図９】
2008151908.tif 000011
【図１０】
2008151908.tif 000012
【図１１】
2008151908.tif 000013
【図１２】
2008151908.tif 000014
【図１３】
2008151908.tif 000015
【図１４】
2008151908.tif 000016
【図１５】
2008151908.tif 000017