(57)【要約】      （修正有）【課題】最適なヒータ電極の抵抗値により効率よく、最小の電流で加熱できる相変化メモリを備えた半導体装置及び量産しやすく、かつ安定動作可能な相変化メモリを備えた半導体装置の製造方法を提供する。【解決手段】ヒータ電極１は、高抵抗の金属材料からなる複数のヒータ電極層１−１〜１−６により構成する。複数のヒータ電極層１の比抵抗を下部電極側７から相変化膜側３へと徐々に高くし、相変化膜３と接触する領域２のヒータ電極層１−６の比抵抗を最大とする。最大の比抵抗を有する上層のヒータ電極層１−６により、効率的に高温とすることが可能となる。そのため小さな書換え電流で、効率よく書換え動作が実施できる。【選択図】  図６
2008053494.tif 000002
【特許請求の範囲】
【請求項１】
下部電極を覆うように半導体基板上に形成された層間絶縁膜と、前記下部電極を露出させるように層間絶縁膜に開口されたコンタクトホールに形成されたヒータ電極と、前記ヒータ電極の上面に接するように形成された相変化膜と、前記相変化膜の上面に形成された上部電極とを備え、前記ヒータ電極は前記下部電極から前記相変化膜に向って、順次高い比抵抗を有する積層された第１番目から第ｎ番目（ｎは３以上の正の整数）の複数のヒータ電極層からなることを特徴とする半導体装置。
【請求項２】
前記第ｎ番目のヒータ電極層の比抵抗は、１０００μΩ・ｃｍ以上であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第ｎ番目のヒータ電極層は金属を含む金属化合物であり、金属化合物の比抵抗は、前記金属の比抵抗の１００倍以上高いことを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記ヒータ電極層は、TiN（チタンナイトライド）、TiSiN(チタンシリコンナイトライド)、TiAlN（チタンアルミニュームナイトライド）、C（カーボン）、CN（カーボンナイトライド）、MoN（モリブデンナイトライド）、TaN（タンタルナイトライド）、PtIr（イリジューム白金）、TiCN（チタンカーボンナイトライド）、TiSiC（チタンシリコンカーボン）のうちいずれかを含むことを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記相変化膜は、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、テルル（Ｔｅ）、セレン（Ｓｅ）、ガリウム（Ｇａ）、インジュム（Ｉｎ）のうちいずれかを含むことを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記下部電極は、メモリセルトランジスタを形成する拡散層であることを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記上部電極はビット線に接続され、前記メモリセルトランジスタの他方の拡散層は定電位配線に接続されたことを特徴とする請求項６に記載の半導体装置。
【請求項８】
半導体基板に形成された拡散層と、前記拡散層を覆うように半導体基板上に形成された層間絶縁膜と、前記拡散層を露出させるように層間絶縁膜に開口されたコンタクトホールに形成されたヒータ電極と、前記ヒータ電極の上面に接するように形成された相変化膜と、前記相変化膜の上面に形成された上部電極とを備え、前記ヒータ電極は前記拡散層と前記相変化膜とを導通させる１つのコンタクトホール内に形成したことを特徴とする半導体装置。
【請求項９】
前記ヒータ電極は前記拡散層から前記相変化膜に向って、順次高い比抵抗を有する積層された第１番目から第ｎ番目（ｎは３以上の正の整数）の複数のヒータ電極層からなることを特徴とする請求項８に記載の半導体装置。
【請求項１０】
下部電極を覆うように層間絶縁膜を成膜する工程と、前記下部電極を露出させるように層間絶縁膜にコンタクトホールを開口する工程と、前記コンタクトホールに前記下部電極から前記相変化膜に向って、順次高い比抵抗を有する積層された第１番目から第ｎ番目（ｎは３以上の正の整数）の複数のヒータ電極層からなるヒータ電極を形成する工程と、前記ヒータ電極の上面に接するように相変化膜を形成する工程と、前記相変化膜の上面に上部電極を形成する工程と、を備えたことを特徴とする半導体装置の製造方法。
【請求項１１】
前記第ｎ番目のヒータ電極層の比抵抗は、１０００μΩ・ｃｍ以上であることを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記第ｎ番目のヒータ電極層は金属を含む金属化合物であり、金属化合物の比抵抗は、前記金属の比抵抗の１００倍以上高いことを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１３】
前記ヒータ電極層は、TiN（チタンナイトライド）、TiSiN(チタンシリコンナイトライド)、TiAlN（チタンアルミニュームナイトライド）、C（カーボン）、CN（カーボンナイトライド）、MoN（モリブデンナイトライド）、TaN（タンタルナイトライド）、PtIr（イリジューム白金）、TiCN（チタンカーボンナイトライド）、TiSiC（チタンシリコンカーボン）のうちいずれかを含むことを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１４】
前記ヒータ電極を形成する工程は、ＭＯＣＶＤ（有機金属気相成長）法を用いて形成することを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１５】
前記ＭＯＣＶＤ法のトリートメント時間を短くすることで、ヒータ電極層の比抵抗を高くすることを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１６】
前記第ｎ番目のヒータ電極層の上面を、酸素、窒素、カーボン、シリコンのいずれかをイオン注入し、さらに高い比抵抗とすることを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１７】
前記第ｎ番目のヒータ電極層の上面を、熱酸化法、プラズマ酸化法、プラズマ窒化法いずれかの方法を用いて、さらに高い比抵抗とすることを特徴とする請求項１１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法に関し、特に相変化材料を用いた不揮発性メモリを備えた半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置に使用される半導体メモリとして、電源をオフすると記憶情報が失われる揮発性メモリと、電源をオフしても記憶情報が保持される不揮発性メモリとがある。例えば、揮発性メモリはＤＲＡＭ（Dynamic Random Access Memory）やＳＲＡＭ（Static Random Access Memory）であり、不揮発性メモリはＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）やフラッシュメモリである。最近の携帯情報端末装置は、小型化と省電力化のために電源をオフしても記憶情報が保持されるフラッシュメモリが多く使用されている。
【０００３】
しかし最近は、さらなる小型化と省電力化のために、相変化材料を用いた相変化メモリが注目されている。相変化メモリは、相変化材料の２つの異なる結晶状態を記憶情報とする不揮発性メモリである。相変化材料を高抵抗値の非晶質状態、又は低抵抗値の結晶状態とすることで“１”、又は“０”の記憶情報としている。このような相変化材料としては、カルコゲナイド材料が使用されている。
【０００４】
相変化メモリの書換え動作は、相変化材料に十分なジュール熱を供給し一旦溶融させ、これを急冷することにより、高抵抗である非晶質状態（Reset状態）とする。また、これよりもやや少ないジュール熱を供給し徐冷することで低抵抗である結晶状態（Set状態）とする。供給する熱量及び冷却速度は、相変化材料に印加されるパルスの電流値及び長さ（印加時間）により制御される。このように相変化材料を異なる結晶状態とし、その抵抗値を変えることでメモリとしての書換え動作が行われる。相変化メモリの読み出し動作は、相変化材料の非晶質状態、又は結晶状態により流れる電流値が異なることを利用して行われる。
【０００５】
従来の相変化メモリセルの部分断面図を図１に示す。層間絶縁膜５にコンタクトホールを開口し、コンタクトホール内にヒータ電極１を形成する。ヒータ電極１及び層間絶縁膜５の上部表面の位置を同じ高さになるように平坦化し、相変化膜３と上部電極４を形成する。層間絶縁膜５は、例えばシリコン酸化膜(SiO2)である。ヒータ電極１は相変化膜３を適切に加熱するために、相変化膜３に接続され、その他端は下部電極（不図示）に接続される。
【０００６】
この下部電極１と上部電極４との間に電圧を印加したときのジュール熱により、ヒータ電極１が発熱し、相変化膜３の結晶状態を変化させる。相変化膜３の結晶状態を変化させることで、相変化膜３の電気抵抗が変化する。このとき、相変化膜３の結晶状態が変化する領域を相変化領域２として示している。相変化膜３の結晶状態を変えるためには約６００℃以上の温度が必要である。しかし限られた電流により６００℃以上の高温にできる相変化膜３の領域は限定された領域のみとなる。そのため図示するようにヒータ電極１と相変化膜３との接触面を中心とした領域の相変化膜３が相変化領域２となる。
【０００７】
このように相変化膜３を適切に加熱するためヒータ電極１は適切な抵抗値を有する材料、例えばチタンシリコン窒化物、タンタル窒化物等により構成される。ヒータ電極は相変化膜を抵抗加熱させるために、その抵抗値を最適化させる必要がある。このように相変化メモリにおいては、ヒータ電極の抵抗値の最適化が重要課題となっている。これらのヒータ電極に関する先行文献として、下記特許文献がある。特許文献１（特表２００６−５１０２１８号公報）では、層間絶縁膜中のコンタクトホール内に下部電極を形成し、その下部電極の上側一部をエッチングして凹ませ、ヒータ電極を形成している。
【０００８】
【特許文献１】特表２００６−５１０２１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記したように相変化メモリの書換え時には、ヒータ電極に電流を流して発熱させ、６００℃以上の温度にする必要がある。最小の電流で効率よく、高温に加熱するために、ヒータ電極の抵抗値の最適化が望まれているという課題がある。本発明の目的は、これらの課題に鑑み、最適なヒータ電極の抵抗値により効率よく、最小の電流で加熱できる相変化メモリを備えた半導体装置を提供することにある。本発明の他の目的は、量産しやすく、かつ安定動作可能な相変化メモリを備えた半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
本願は上記した課題を解決するため、基本的には下記に記載される技術を採用するものである。またその技術趣旨を逸脱しない範囲で種々変更できる応用技術も、本願に含まれることは言うまでもない。
【００１１】
本発明の半導体装置は、下部電極を覆うように半導体基板上に形成された層間絶縁膜と、前記下部電極を露出させるように層間絶縁膜に開口されたコンタクトホールに形成されたヒータ電極と、前記ヒータ電極の上面に接するように形成された相変化膜と、前記相変化膜の上面に形成された上部電極とを備え、前記ヒータ電極は前記下部電極から前記相変化膜に向って、順次高い比抵抗を有する積層された第１番目から第ｎ番目（ｎは３以上の正の整数）の複数のヒータ電極層からなることを特徴とする。
【００１２】
本発明の半導体装置の第ｎ番目のヒータ電極層の比抵抗は、１０００μΩ・ｃｍ以上であることを特徴とする。
【００１３】
本発明の半導体装置の第ｎ番目のヒータ電極層は、金属を含む金属化合物であり、金属化合物の比抵抗は、前記金属の比抵抗の１００倍以上高いことを特徴とする。
【００１４】
本発明の半導体装置のヒータ電極層は、TiN（チタンナイトライド）、TiSiN(チタンシリコンナイトライド)、TiAlN（チタンアルミニュームナイトライド）、C（カーボン）、CN（カーボンナイトライド）、MoN（モリブデンナイトライド）、TaN（タンタルナイトライド）、PtIr（イリジューム白金）、TiCN（チタンカーボンナイトライド）、TiSiC（チタンシリコンカーボン）のうちいずれかを含むことを特徴とする。
【００１５】
本発明の半導体装置の相変化膜は、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、テルル（Ｔｅ）、セレン（Ｓｅ）、ガリウム（Ｇａ）、インジュム（Ｉｎ）のうちいずれかを含むことを特徴とする。
【００１６】
本発明の半導体装置の下部電極は、メモリセルトランジスタを形成する拡散層であることを特徴とする。
【００１７】
本発明の半導体装置の上部電極は、ビット線に接続され、前記メモリセルトランジスタの他方の拡散層は定電位配線に接続されたことを特徴とする。
【００１８】
本発明の半導体装置は、半導体基板に形成された拡散層と、前記拡散層を覆うように半導体基板上に形成された層間絶縁膜と、前記拡散層を露出させるように層間絶縁膜に開口されたコンタクトホールに形成されたヒータ電極と、前記ヒータ電極の上面に接するように形成された相変化膜と、前記相変化膜の上面に形成された上部電極とを備え、前記ヒータ電極は前記拡散層と前記相変化膜とを導通させる１つのコンタクトホール内に形成したことを特徴とする。
【００１９】
本発明の半導体装置のヒータ電極は、前記拡散層から前記相変化膜に向って、順次高い比抵抗を有する積層された第１番目から第ｎ番目（ｎは３以上の正の整数）の複数のヒータ電極層からなることを特徴とする。
【００２０】
本発明の半導体装置の製造方法は、下部電極を覆うように層間絶縁膜を成膜する工程と、前記下部電極を露出させるように層間絶縁膜にコンタクトホールを開口する工程と、前記コンタクトホールに前記下部電極から前記相変化膜に向って、順次高い比抵抗を有する積層された第１番目から第ｎ番目（ｎは３以上の正の整数）の複数のヒータ電極層からなるヒータ電極を形成する工程と、前記ヒータ電極の上面に接するように相変化膜を形成する工程と、前記相変化膜の上面に上部電極を形成する工程と、を備えたことを特徴とする。
【００２１】
本発明の半導体装置の製造方法においては、前記第ｎ番目のヒータ電極層の比抵抗は、１０００μΩ・ｃｍ以上であることを特徴とする。
【００２２】
本発明の半導体装置の製造方法においては、前記第ｎ番目のヒータ電極層は金属を含む金属化合物であり、金属化合物の比抵抗は、前記金属の比抵抗の１００倍以上高いことを特徴とする。
【００２３】
本発明の半導体装置の製造方法においては、前記ヒータ電極層は、TiN（チタンナイトライド）、TiSiN(チタンシリコンナイトライド)、TiAlN（チタンアルミニュームナイトライド）、C（カーボン）、CN（カーボンナイトライド）、MoN（モリブデンナイトライド）、TaN（タンタルナイトライド）、PtIr（イリジューム白金）、TiCN（チタンカーボンナイトライド）、TiSiC（チタンシリコンカーボン）のうちいずれかを含むことを特徴とする。
【００２４】
本発明の半導体装置の製造方法においては、前記ヒータ電極を形成する工程は、ＭＯＣＶＤ（有機金属気相成長）法を用いて形成することを特徴とする。
【００２５】
本発明の半導体装置の製造方法においては、前記ＭＯＣＶＤ法のトリートメント時間を短くすることで、ヒータ電極層の比抵抗を高くすることを特徴とする。
【００２６】
本発明の半導体装置の製造方法においては、前記第ｎ番目のヒータ電極層の上面を、酸素、窒素、カーボン、シリコンのいずれかをイオン注入し、さらに高い比抵抗とすることを特徴とする。
【００２７】
本発明の半導体装置の製造方法においては、前記第ｎ番目のヒータ電極層の上面を、熱酸化法、プラズマ酸化法、プラズマ窒化法いずれかの方法を用いて、さらに高い比抵抗とすることを特徴とする。
【発明の効果】
【００２８】
本発明の半導体装置における相変化メモリは、下部電極上の層間絶縁膜に開口されたコンタクトホール内に複数のヒータ電極層からなるヒータ電極を備える。下部電極から相変化膜方向へ積層された第１番目から第ｎ番目のヒータ電極層は、順に高い比抵抗値を有する。相変化膜に接する第ｎ番目のヒータ電極層は最も高い比抵抗を有し、少ない電流で高い温度まで発熱可能となる。少ない電流で書換え動作できることから、セルトランジスタを小さくでき、セルサイズを小さくできる効果が得られる。大容量の相変化メモリを備えた半導体装置が得られる。
【発明を実施するための最良の形態】
【００２９】
本発明の半導体装置及びその製造方法について、図２〜９を参照して説明する。図２には相変化メモリのメモリセルの回路図を示す。図３，４、５には製造工程における本発明のヒータ電極構造を有する相変化メモリセルの断面図を示す。図６には本発明のヒータ電極構造を有する相変化メモリセルの断面図を示す。図７にはコンタクトホール内にシリンダ状に形成した電極膜を、縦方向に積層されたヒータ電極層へ変換を示す説明図を示す。図８には製造工程における本発明の他のヒータ電極構造を有する相変化メモリセルの断面図を示す。図９にはさらに本発明の他のヒータ電極構造を有する相変化メモリセルの断面図を示す。
【００３０】
図２に示すメモリセルは、相変化膜からなる可変抵抗の一端はビット線に、可変抵抗の他端はセルトランジスタのドレイン電極に、セルトランジスタのソース電極は定電位配線に、セルトランジスタのゲート電極はワード線にそれぞれ接続されている。可変抵抗は相変化膜の結晶状態により非晶質状態では高抵抗値、結晶状態では低抵抗値を示す。またメモリセル構成としてはビット線と定電位を交換して、可変抵抗の一端を定電位に、セルトランジスタのドレイン電極をビット線に接続してもよい。
【００３１】
メモリセルの読み出し動作は、ワード線を活性化させセルトランジスタをオン状態とし、ビット線に流れる電流によりメモリセルの記憶状態を読み出す。書換え動作は、ワード線を活性化させセルトランジスタをオン状態とし、ビット線に流れる電流により、相変化膜の結晶状態を変化させる。相変化膜に十分なジュール熱を供給し一旦溶融させ、これを急冷することにより、高抵抗値の非晶質状態とする。また、これよりもやや少ないジュール熱を供給し徐冷することで低抵抗値の結晶状態とする。供給する熱量及び冷却速度は、相変化膜に印加されるパルスの電流値及び長さ（印加時間）により制御する。
【００３２】
図６には相変化メモリセル断面図を示す。メモリセルは、ヒータ電極１、相変化膜３、上部電極４、層間絶縁膜５、ゲート電極６、ドレイン拡散層領域７、ソース拡散層領域８、コンタクトプラグ９及び定電位配線１０から構成される。また相変化膜３のうち相変化する領域を相変化領域２とする。セルトランジスタのゲート電極はワード線に、ドレイン拡散層領域７はヒータ電極１に、ソース拡散層領域はコンタクトプラグ９を介して定電位配線１０に接続される。ヒータ電極１は６層のヒータ電極層(1-1,1-2、・・、1-6)から構成され、一端をドレイン拡散層７に直接接続され、その他端は相変化膜３に接続される。さらに相変化膜３は上部電極４に接続される。上部電極４は、図示していないビット線に接続される。ヒータ電極１は、開口された１つのコンタクトホールにより、ドレイン拡散層７と相変化膜３とを直接接続するように形成される。
【００３３】
相変化メモリセルの書換え動作は、ビット線に接続された上部電極４と定電位配線１０との間に供給されるパルスの電圧値及び長さ（印加時間）により制御する。供給されたパルス電圧と、セルトランジスタの電流駆動能力とにより流れる電流値が決定される。ヒータ電極１の発熱量を考察すると、発熱量はＩ２Ｒｔに比例することが知られている。ヒータ電極に流れる電流Ｉ、ヒータ電極の抵抗Ｒ、パルスの印加時間ｔ、とすると、
ヒータ電極の発熱量  ∝  Ｉ２Ｒｔ
Ｉ      ∝  （（発熱量）／Ｒｔ）１／２  となる。
【００３４】
すなわちヒータ電極の抵抗が高いほど発熱量は上がるので、ヒータ電極の抵抗を高くすることで少ない電流でデータを書換える（相変化させる）ことが可能となる。そこでヒータ電極の比抵抗を、たとえば１０００μΩ・ｃｍ以上とすれば、通常の５００μΩ・cmのものと比較して、電流は通常の７０％でも必要な発熱量を得ることが可能となる。セルトランジスタのサイズとしては、電流供給能力を小さくできることから、セルトランジスタの幅Ｗを小さくすることが可能となる。小さなセルトランジスタによりメモリセルを構成可能となり、小さいサイズのメモリセルが実現出来る。
【００３５】
本発明はヒータ電極の抵抗値を大きくするために、ヒータ電極１の材料として、通常半導体で用いられている高い比抵抗を有する材料を使用することを特徴とする。具体的には、通常TiCl4（四塩化チタン）ガスを原料として堆積するＣＶＤ（Chemical Vapor Deposition）法で得られるTiN（窒化チタン）の比抵抗は、概略２００〜５００μΩ・ｃｍである。これよりも高い比抵抗の材料を相変化膜との接触領域のヒータ電極として用いることを特徴とする。例えば１０００μΩ・ｃｍ以上とする。また金属化合物の場合には、元来その金属が有する比抵抗の１００倍以上の比抵抗とする。
【００３６】
例えばヒータ電極１をＣＶＤ法によりTiNで構成した場合、TiNの比抵抗は２００μΩ・ｃｍとなる。ヒータ電極の直径が６０nm、高さが１００nmとした場合、ヒータ電極１の抵抗は７０．７Ωとなる。これを、例えば比抵抗１５００μΩ・cm、ヒータ電極の直径が６０nm、高さが１００nmとした場合、ヒータ電極の抵抗は５３０．５Ωとなる。すなわち同じ発熱量とするための電流値は、低い比抵抗の場合の約３６％となるので、より小さい電流での書換え（相変化）が実現できる。
【００３７】
本発明においては、ヒータ電極１の抵抗値を高くするとともに、その比抵抗を徐々に変えることを第２の特徴とする。ヒータ電極１を複数のヒータ電極層（図においては６層）により形成する。ドレイン拡散層領域側から、相変化膜側に向って（図においては縦方向に）、順にヒータ電極層(1-1、1-2、・・、1-6)を積層する。ヒータ電極において最も効率よく発熱してほしい場所は、ヒータ電極と相変化膜の接触領域である。そのために相変化膜の直下にあるヒータ電極層1-6の比抵抗を最大にする。ドレイン拡散層領域からの取り出し部分のヒータ電極層1-1は、拡散層領域との接触抵抗を小さくするために、低い比抵抗値とする。ドレイン拡散層領域側から、相変化膜側に向って（図においては縦方向に）、順にヒータ電極層(1-1、1-2、・・、1-6)の比抵抗を高くする。
【００３８】
本発明によるヒータ電極の比抵抗を徐々に変えた場合と、例えばヒータ電極１のドレイン拡散層の近い領域は低い比抵抗、相変化膜に近い領域を高い比抵抗と２層で構成した従来構造(２層構造)とを比較検討する。２層構造の場合には、高い比抵抗部分が発熱し、相変化領域が高温となる。この時低い比抵抗部分は熱伝導率が大きいことから、低い比抵抗部分を経由してドレイン拡散層までも高温となる。しかし本発明によるヒータ電極の比抵抗を徐々に変えた場合には、相変化膜直下のヒータ電極層1-6が最も高い比抵抗であることから相変化膜との直下領域が最も高温になる。ヒータ電極層1-5、1-4,・・、1-1と順にその温度は低くなる。さらにヒータ電極層の熱伝導率は比抵抗が高い場合には小さい。従ってヒータ電極層1-5の熱伝導率は従来の２層構成に比較して小さく、ドレイン拡散層側への熱伝導量は小さく、相変化膜側への熱伝導量が多くなる。そのため相変化膜の温度が高くなりやすく、さらに小さな電流により書換え動作が行えることになる。
【００３９】
これらのヒータ電極構造を有する相変化メモリの製造方法について、図３、４、５、６を参照して説明する。半導体基板上にゲート酸化膜、ゲート電極膜を成膜しゲート電極６を形成する。次にドレイン拡散層７、ソース拡散層８を形成し、層間絶縁膜１１を形成する。ソース拡散層８上の第１層間絶縁膜１１にコンタクトを開口し、コンタクトプラグ９を形成する。コンタクトプラグ９に接続された定電位配線１０を形成し、第２の層間絶縁膜１２を成膜する。第１層間絶縁膜１１と第２層間絶縁膜１２（以後、総称して層間絶縁膜５と称する）とにドレイン拡散層７に到達するコンタクトホール１３を開口する。
【００４０】
コンタクトホール１３にヒータ電極として、例えばTiNを埋め込む。例えば本発明においては、高抵抗の電極層を形成しやすいＭＯ−ＣＶＤ（Metal Organic Chemical Vapor Deposition）法で成膜する。原料ガスとしてTi(N(CH3)2)4（テトラキスジメチルアミノチタニウム：以下ＴＤＭＡＴと略記する）を用いる。ＭＯ−ＣＶＤ法により、例えば１０ｎｍ成膜し、トリートメントを行い、さらに成膜、トリートメントを複数回繰り返すことで所望の膜厚とする。これらの原料ガス流量等の成膜条件を変更することで、比抵抗を高くすることができる。またＭＯ−ＣＶＤ法の場合には、さらにトリートメントの時間を短縮することで、より効果的に高い比抵抗値が得られる。
【００４１】
ＭＯ−ＣＶＤ法は、有機金属ガスを用いて薄膜を成膜し、成膜した薄膜をトリートメントすることで有機ガスの昇華、低抵抗化及び膜質を安定化させる。ここでトリートメントの時間を短くすると、成膜された金属、あるいは金属化合物膜の比抵抗を大きくできる。例えば、トリートメント時間を通常は３０秒間実施する。順次２５秒、２０秒と段階的に短くすることで比抵抗を大きくできる。この時間は３秒〜１０秒程度まで短縮することができる。このようにトリートメント時間を短くしながら、成膜とトリートメントを複数回繰り返すことでヒータ電極の比抵抗を高くできる。例えばＭＯ−ＣＶＤ法により電極膜としてTiNを成膜する場合には、その比抵抗を４５００μΩ・cmと高くすることができる。
【００４２】
たとえば、図４に示すヒータ電極構造は、ＴＤＭＡＴを原料ガスとしたＭＯ−ＣＶＤ法によりTiNを成膜することで形成できる。最初にTiN(1-A)として１０ｎｍ成膜し、トリートメントを３０秒実施する。つづいて TiN (1-B)として１０ｎｍ成膜し、トリートメントを２５秒実施する。TiN (1-C) として１０ｎｍ成膜し、トリートメントを２０秒実施する。トリートメント時間を短くすることで、TiN(1-A)、 (1-B)、 (1-C)の比抵抗は順に高くなる。コンタクトホールの直径６０ｎｍの場合には、コンタクトホール内部がTiN(1-A)、 (1-B)、 (1-C)により充填される。このTiNをエッチバックし、層間絶縁膜５の上面及びコンタクトホール内のTiNの一部までエッチングする。このTiN(1-A)からTiN(1-C)までの成膜及びトリートメントと、エッチバック工程とを総称して第１ステップとする。
【００４３】
つづいて第２ステップとして、最初にTiN(1-D)を１０ｎｍ成膜し、トリートメントを１７秒実施する。TiN(1-E)を１０ｎｍ成膜し、トリートメントを１４秒実施する。TiN(1-F)を１０ｎｍ成膜し、トリートメントを１１秒実施する。トリートメント時間を短くすることで、TiN(1-D)、 (1-E)、 (1-F)の比抵抗は順に高くなる。コンタクトホールは、成膜されたTiN(1-D)、 (1-E)、 (1-F)により充填される。ヒータ電極１の上面の位置と、層間絶縁膜５の上面の位置とを同じ高さになるようにＣＭＰ（Chemical Mechanical Polishing）法により平坦化する（図５）。このTiN(1-D)からTiN(1-F) までの成膜及びトリートメントと、CMP工程とを総称して第２ステップとする。
【００４４】
図５に示すヒータ電極１は、コンタクトホール内にシリンダ状に第１ステップのTiN(1-A)、(1-B)、(1-C)と、第２ステップのTiN(1-D)、(1-E)、(1-F)から構成されている。このシリンダ状のTiN膜を図の縦方向に下側から上側に順次、同じ比抵抗を有する領域をそれぞれ１つの電極層として表した図を図７（Ａ）に示す。シリンダ状の膜に対応し、図の下側から順に、一番低い比抵抗を有するヒータ電極層1-1から、ヒータ電極層1-2、1-3、1-4、1-5、1-6と高い比抵抗を有することになる。
【００４５】
例えばヒータ電極層1-1の比抵抗はTiN(1-A)と同じ比抵抗であり、その厚さはTiN(1-A)の厚さと同じである。ヒータ電極層1-2の比抵抗はTiN(1-A)とTiN(1-B)との合成比抵抗であり、その厚さはTiN(1-B)の厚さと同じである。ヒータ電極層1-3の比抵抗はTiN(1-A)とTiN(1-B)とTiN(1-C)との合成比抵抗であり、その厚さは第１ステップのエッチバック時のエッチング深さにより決まる。このようにコンタクトホール内にシリンダ状に形成されたTiN膜(1-A)、(1-B)、(1-C)、 (1-D)、(1-E)、(1-F)は、等価な比抵抗を有するヒータ電極層1-1、1-2、1-3、1-4、1-5、1-6に置き換えることができる。
【００４６】
また、それぞれのTiNの成膜を同じ条件で成膜した場合には、例えば第１ステップのTiN(1-A)、(1-B)、(1-C)を第１の条件、第２ステップのTiN(1-D)、(1-E)、(1-F)を第２の条件で成膜した場合には、図７（Ｂ）に示すようにそれぞれのステップの比抵抗は同一となり、ヒータ電極層1-1、1-2の２つとなる。さらに、一般的なＣＶＤ法により、コンタクトホールを最初の低い比抵抗の電極層で充填し、エッチバックすることで第１のヒータ電極層1-1を形成し、順に高い比抵抗のヒータ電極層1-2,1-3、・・・、1-6を形成することもできる。
【００４７】
このようにヒータ電極１は、コンタクトホール内部に順次高い比抵抗を有する電極膜を成膜する。成膜された電極膜のそれぞれは、下側から上側に順に高い比抵抗を有する。図７に示すように下側から上側に順に、高い比抵抗のヒータ電極層1-1、1-2,1-3、・・・、1-6となる。このヒータ電極膜の材料は特に限定されるものでなく、比抵抗の高い膜であれば使用できる。
【００４８】
例えば、TiNの他にTiSiN(チタンシリコンナイトライド)、TiAlN（チタンアルミニュームナイトライド）、C（カーボン）、CN（カーボンナイトライド）、MoN（モリブデンナイトライド）、TaN（タンタルナイトライド）、PtIr（イリジューム白金）、TiCN（チタンカーボンナイトライド）、TiSiC（チタンシリコンカーボン）などの高抵抗材料を使用することが出来る。また電極層としては異なる材料を組み合わせて使用し、順次高い比抵抗とすることできる。成膜方法もＭＯ−ＣＶＤ法に限定されることなく、ＣＶＤ法や、スパッタリングなどのＰＶＰ（Physical Vapor Deposition）法が使用できる。
【００４９】
ヒータ電極層を形成した後で図６に示すように、相変化膜３と上部電極４を形成する。ドレイン拡散層７、ヒータ電極１、相変化膜３、上部電極４が１つのコンタクトホールにより導通接続される。本実施例ではドレイン拡散層が下部電極となる。上部電極４はタングステン(W)やアルミニウム(Al)などの導体膜にて形成する。相変化膜３の材料としては、ゲルマニウム(Ge)、アンチモン(Sb)、テルル(Te)、セレン(Se)、ガリウム(Ga)、インジュム(In)のうち少なくともいずれか２つ以上を含む材料を用いることができる。例えば、アンチモン化ガリウム(GaSb)、アンチモン化インジュム(InSb)、セレン化インジュム(InSe)，テルル化アンチモン(Sb2Te3)、テルル化ゲルマニウム(GeTe)、Ge2Sb2Te5、InSbTe、GaSeTe、SnSb2Te4、InSbGe等である。
【００５０】
本発明のヒータ電極は高い比抵抗を有した複数の電極層を備えている。さらに各電極層はドレイン拡散層から相変化膜方向の順に高い比抵抗とする。相変化膜との接触領域のヒータ電極の比抵抗を最大にすることで、小さな電流で効率よくヒータ電極を発熱させることができる。書換え電流が小さいことから、セルサイズの縮小が可能となり、コストパフォーマンスのよい相変化メモリが得られる。
【００５１】
図８に、本発明の他の製造方法におけるメモリセルの断面図を示す。図８のメモリセルは、相変化膜３との接触領域のヒータ電極１の最上部の電極層1-6の比抵抗をさらに高くしたヒータ電極構造である。図５においてヒータ電極１を形成した後、さらにヒータ電極１の上面から、例えば窒素をイオン注入することでヒータ電極上部の比抵抗をさらに高くできる。このとき電極層1-6の一部、又は全部の比抵抗をさらに高くすることができる。これらのヒータ電極上部の比抵抗を高くする方法としては、イオン注入により窒素（Ｎ）、酸素（Ｏ）、炭素（Ｃ）やシリコン（Ｓｉ）を注入する方法がある。またプラズマにより酸素や窒素を供給する方法や熱酸化する方法がある。
【００５２】
図９にさらに他の製造方法によるヒータ電極構造を有する相変化メモリセルの断面図を示す。図９に示すヒータ電極１は、特に低い比抵抗を有するヒータ電極層1-1の厚さを厚くしている。本発明のおけるヒータ電極はドレイン拡散層７から相変化膜３までを１つのコンタクトホール内に形成している。そのためにコンタクトホールのアスペクト比が大きくなることから、低い比抵抗を有するヒータ電極層1-1を厚くし、その後所望の高い比抵抗を有するヒータ電極層1-2,1-3,1-4を形成している。このようにコンタクトホールのアスペクト比に応じて各ヒータ電極層の厚は設定できる。
【００５３】
またヒータ電極層の数は４以上あることがより好ましいが、３以上でも十分効果が得られる。このときドレイン拡散層とヒータ電極との接触面にシリコンとの反応防止のためのバリア膜を有することもできる。このバリア膜は例えその比抵抗が高くても、膜厚が薄いことから実質的な抵抗値として無視できるものである。さらに本発明の説明では下部電極を拡散層として説明したが、拡散層以外の層間絶縁膜の中に形成された導電配線を下部電極とすることもできることは勿論である。
【００５４】
本発明のヒータ電極は、通常の半導体装置に用いられる金属又は金属化合物の比抵抗よりも高い、例えば１０００μΩ・ｃｍ以上の材料を使用する。さらに、ヒータ電極の比抵抗を下部電極から相変化膜の方向に順に高い比抵抗とし、相変化膜と接触する領域のヒータ電極層の比抵抗を最大にする。最大の比抵抗を有する上層のヒータ電極層により、効率的に高温にすることが可能となる。そのため小さな書換え電流で、効率よく書換え動作が実施できる。書換え電流が小さいことから、セルサイズの縮小が可能となり、コストパフォーマンスのよい相変化メモリが得られる。
【００５５】
以上、実施形態に基づき本発明を具体的に説明したが、本発明は上述の実施形態に制限されるものではなく、その要旨を逸脱しない範囲で種々の変更を施すことができ、これらの変更例も本願に含まれることはいうまでもない。
【図面の簡単な説明】
【００５６】
【図１】従来例における相変化メモリセルの部分断面図である。
【図２】相変化メモリセルの回路図である。
【図３】本発明の製造工程におけるヒータ電極構造を有する相変化メモリセルの断面図である。
【図４】本発明の製造工程におけるヒータ電極構造を有する相変化メモリセルの断面図である。
【図５】本発明の製造工程におけるヒータ電極構造を有する相変化メモリセルの断面図である。
【図６】本発明の製造工程におけるヒータ電極構造を有する相変化メモリセルの断面図である。
【図７】シリンダ状の電極膜を等価な比抵抗を有する電極層への変換を説明するための図である。
【図８】本発明における他のヒータ電極構造を有する相変化メモリセルの断面図である。
【図９】本発明におけるさらに異なる他のヒータ電極構造を有する相変化メモリセルの断面図である。
【符号の説明】
【００５７】
１    ヒータ電極
２    相変化領域
３    相変化膜
４    上部電極
５    層間絶縁膜
６    ゲート電極
７    ドレイン拡散層
８    ソース拡散層
９    コンタクトプラグ
１０    定電位配線
１１    第１層間絶縁膜
１２    第２層間絶縁膜
１３    コンタクトホール
【図１】
2008053494.tif 000003
【図２】
2008053494.tif 000004
【図３】
2008053494.tif 000005
【図４】
2008053494.tif 000006
【図５】
2008053494.tif 000007
【図６】
2008053494.tif 000008
【図７】
2008053494.tif 000009
【図８】
2008053494.tif 000010
【図９】
2008053494.tif 000011