(57)【要約】【課題】薄膜トランジスタと保持容量とで利用される半導体膜の断線を抑制可能な液晶パネルを提供することである。【解決手段】遮光膜１０２を覆って絶縁膜１０６，１０８，１１０と半導体膜１１４とが積層され、半導体膜１１４を利用して遮光膜１０２に対向する位置に画素ＴＦＴ９０が構成され、半導体膜１１４を利用して保持容量９２が構成されている。遮光膜１０２側に位置する絶縁膜１０６，１０８（下層絶縁部１１０）は保持容量９２の電極１０４上で開口しており、当該開口を介して電極１０４上に絶縁膜１１２（上層絶縁部１１２）が積層されている。保持容量９２は電極１０４と絶縁膜１１２と半導体膜１１４とによる積層構造を含んで構成されている。下層絶縁部１１０は上記開口付近が傾斜角５０°以下の傾斜面で構成され、当該傾斜面をわたって電極１０４上に絶縁膜１１２および半導体膜１１４が延在している。【選択図】図２
2008089718.tif 000002
【特許請求の範囲】
【請求項１】
遮光膜上に複数の絶縁膜と半導体膜とが積層され、前記半導体膜を利用して前記遮光膜に対向する位置に薄膜トランジスタが構成され、前記半導体膜を利用して保持容量が構成された、液晶パネルであって、
前記複数の絶縁膜のうちで前記遮光膜側に位置する下層絶縁部は前記保持容量の電極上に開口を有し、前記複数の絶縁膜のうちの上層絶縁部は前記開口を介して前記電極上に積層され、前記電極と前記上層絶縁部と前記半導体膜とによる積層構造を含んで前記保持容量が構成され、前記下層絶縁部は前記開口付近の傾斜面が傾斜角５０°以下であることを特徴とする液晶パネル。
【請求項２】
請求項１に記載の液晶パネルであって、
前記半導体膜の端部は前記電極を越えた側で前記傾斜面上に位置していることを特徴とする液晶パネル。
【請求項３】
請求項１または請求項２に記載の液晶パネルであって、
前記保持容量は、前記積層構造による第１容量と、前記半導体膜を利用し前記第１容量上に積層された第２容量と、を含んで構成されていることを特徴とする液晶パネル。
【請求項４】
請求項３に記載の液晶パネルであって、
前記第２容量は前記半導体膜に対向する第２容量用電極を含んで構成され、前記第２容量用電極の端部は前記傾斜面上に位置していることを特徴とする液晶パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶パネルに係り、特に遮光膜上に複数の絶縁膜と半導体膜とが積層され半導体膜を利用して遮光膜に対向する位置に薄膜トランジスタが構成され半導体膜を利用して保持容量が構成された液晶パネルに関する。
【背景技術】
【０００２】
ヘッドアップディスプレイ（Head  Up  Display：ＨＵＤ）やプロジェクタのように強い光源と組み合わされるライトバルブとして用いられる液晶パネルには、駆動素子である薄膜トランジスタ（Thin  Film  Transistor：ＴＦＴ）のオフ電流の増加によるコントラストの低下等を抑制するために、クロム（Ｃｒ）等の金属膜で構成される遮光膜を画素ＴＦＴに対向して設ける場合がある。この場合、遮光膜を覆って絶縁膜が配置され、当該絶縁膜上に画素ＴＦＴの半導体膜が積層される。上記の絶縁膜および半導体膜は保持容量の形成にも利用される場合があり、上記絶縁膜を積層構造にして上層の絶縁膜のみで保持容量を構成することによって保持容量の大容量化が図られる（特許文献１参照）。この場合、下層の絶縁膜は保持容量の電極上で開口され、当該電極と上層の絶縁膜と半導体膜との積層構造によって保持容量が構成される。
【０００３】
【特許文献１】特開２０００−２７６０７６号公報
【特許文献２】特開平８−１０７１０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
開口の断面が急峻な場合、半導体膜に断線が生じる可能性がある。このような断線は、半導体膜の成膜中だけでなく、アモルファスの半導体膜を結晶化するためのアニールによっても生じうる。
【０００５】
本発明の目的は、薄膜トランジスタと保持容量とで利用される半導体膜の断線を抑制可能な液晶パネルを提供することである。
【課題を解決するための手段】
【０００６】
本発明に係る液晶パネルは、遮光膜上に複数の絶縁膜と半導体膜とが積層され、前記半導体膜を利用して前記遮光膜に対向する位置に薄膜トランジスタが構成され、前記半導体膜を利用して保持容量が構成された、液晶パネルであって、前記複数の絶縁膜のうちで前記遮光膜側に位置する下層絶縁部は前記保持容量の電極上に開口を有し、前記複数の絶縁膜のうちの上層絶縁部は前記開口を介して前記電極上に積層され、前記電極と前記上層絶縁部と前記半導体膜とによる積層構造を含んで前記保持容量が構成され、前記下層絶縁部は前記開口付近の傾斜面が傾斜角５０°以下であることを特徴とする。
【０００７】
また、前記半導体膜の端部は前記電極を越えた側で前記傾斜面上に位置していることが好ましい。
【０００８】
また、前記保持容量は、前記積層構造による第１容量と、前記半導体膜を利用し前記第１容量上に積層された第２容量と、を含んで構成されていることが好ましい。
【０００９】
また、前記第２容量は前記半導体膜に対向する第２容量用電極を含んで構成され、前記第２容量用電極の端部は前記傾斜面上に位置していることが好ましい。
【発明の効果】
【００１０】
上記構成により、薄膜トランジスタと保持容量とで利用される半導体膜の断線を成膜中だけでなくアニール時も抑制可能な液晶パネルを提供することができる。
【発明を実施するための最良の形態】
【００１１】
以下に図面を用いて本発明に係る実施の形態について詳細に説明する。
【００１２】
図１に本発明の実施の形態に係る液晶パネル８０を説明するための断面図を示す。液晶パネル８０は、素子基板８２と、当該基板８２に対向して配置された対向基板８４と、両基板８２，８４間に封入された液晶８６と、を含んで構成されている。液晶パネル８０は、素子基板８２側に配置された不図示の光源とともに、液晶表示装置を構成する。液晶表示装置にはいわゆる直視型だけでなく投写型（プロジェクタ型）も含み、投写型の表示装置において液晶パネル８０はライトバルブとして利用される。
【００１３】
図２に素子基板８２を説明するための断面図を示し、図２中の一点鎖線で囲んだ部分３の拡大図を図３に示す。なお、図２には画素（サブピクセルとも呼ばれれる）１個分の構造を図示している。素子基板８２は画素ＴＦＴ（Thin  Film  Transistor）９０および保持容量９２を各画素に含んでいる。ここでは保持容量９２が第１容量９４と第２容量９６とが積層された構成を有する場合を例示するが、保持容量９２を構成する容量の数はこれに限られるものではない。
【００１４】
素子基板８２は、例えばガラス等で構成された透光性の基板１００と、遮光膜１０２と、第１ないし第３の絶縁膜１０６，１０８，１１２と、半導体膜１１４と、絶縁膜１１６と、ゲート電極１２０と、層間絶縁膜１２２と、ドレイン電極１２４と、ソース電極１２６と、パッシベーション膜１２８と、平坦化膜１３０と、画素電極１３２と、を含んで構成されている。素子基板８２は、さらに、第１容量９４用の電極１０４と、第２容量９６用の電極１１８と、を含んで構成されている。
【００１５】
遮光膜１０２は、基板１００上に配置され、例えばクロム（Ｃｒ）等の金属で構成されている。遮光膜１０２は画素ＴＦＴ９０に対向して配置され、これにより上記光源の光の入射を抑制して画素ＴＦＴ９０のオフ電流を低減する。
【００１６】
第１ないし第３の絶縁膜１０６，１０８，１１２は、遮光膜１０２を覆って基板１００上に積層されている。第１絶縁膜１０６は例えば厚さ５０ｎｍの窒化シリコンで構成され、第２絶縁膜１０８は例えば厚さ２００ｎｍの酸化シリコンで構成され、第３絶縁膜１１２は例えば厚さ５０ｎｍの酸化シリコンで構成されている。
【００１７】
ここで、第１ないし第３の絶縁膜１０６，１０８，１１２のうちで遮光膜１０２側に位置する２つの絶縁膜１０６，１０８の積層体を下層絶縁部１１０と呼ぶことにする。これに対して、第３絶縁膜１１２を上層絶縁部１１２とも呼ぶことにする。図３では図面の煩雑を避けるため下層絶縁部１１０を単層で図示している。なお、下層絶縁部を構成する絶縁膜の数および上層絶縁部を構成する絶縁膜の数は上記例示に限られるものではない。
【００１８】
半導体膜１１４は、第３絶縁膜１１２上に積層され、例えばアモルファスシリコン膜をエキシマレーザ（波長３０８ｎｍ）によって結晶化したポリシリコン等で構成されている。半導体膜１１４の厚さは例えば４０ｎｍないし５０ｎｍである。半導体膜１１４は画素ＴＦＴ９０を構成する部分を含んでおり、当該部分にはドレイン領域とソース領域と両領域間のチャネル領域（いずれも図示せず）とが設けられている。少なくともチャネル領域は遮光膜１０２に対向する位置に設けられている。
【００１９】
絶縁膜１１６は、半導体膜１１４を覆って絶縁膜１１２上に積層され、例えば酸化シリコン、窒化シリコン等で構成されている。絶縁膜１１６において上記チャネル領域に対向する部分は画素ＴＦＴ９０のゲート絶縁膜を構成する。
【００２０】
ゲート電極１２０は、絶縁膜１１６上に積層され、ゲート絶縁膜、チャネル領域および遮光膜１０２に対向している。ゲート電極１２０は、例えばモリブデン（Ｍｏ），クロム（Ｃｒ）等の金属の各種導電材料で構成されている。
【００２１】
層間絶縁膜１２２はゲート電極１２０を覆って絶縁膜１１６上に配置されている。ドレイン電極１２４、およびソース電極１２６は、層間絶縁膜１２２上に配置され、層間絶縁膜１２２および絶縁膜１１６を貫通して設けられたコンタクトホールを介して、それぞれ、半導体膜１１４のドレイン領域、ソース領域に接続されている。パッシベーション膜１２８は電極１２４，１２６を覆って層間絶縁膜１２２上に配置されている。平坦化膜１３０は、パッシベーション膜１２８上に配置されている。画素電極１３２は、平坦化膜１３０上に配置され、平坦化膜１３０およびパッシベーション膜１２８を貫通して設けられたコンタクトホールを介してソース電極１２６に接続されている。なお、ここではソース電極１２６およびソース領域に画素電極１３２が接続されるとしたが、これらをドレイン電極およびドレイン領域と呼んでも構わない。
【００２２】
第１容量９４用の電極１０４は、基板１００上に配置され、上層絶縁部１１２に覆われている。下層絶縁部１１０は電極１０４上で開口したパターンを有しており、このため上層絶縁部１１２が下層絶縁部１１０の当該開口を介して電極１０４上に延在している。電極１０４は、各種の導電材料で構成可能であり、遮光膜１０２と同じ材料で構成することも可能である。上記の半導体膜１１４および絶縁膜１１６は電極１０４に対向する位置にも延在している。
【００２３】
第２容量９６用の電極１１８は、絶縁膜１１６上に積層され、絶縁膜１１６を介して半導体膜１１４に対向し、さらに電極１０４に対向している。電極１１８は、各種の導電材料で構成可能であり、ゲート電極１２０と同じ材料で構成することも可能である。電極１１８は、層間絶縁膜１２２に覆われている。
【００２４】
この構造において、電極１０４と上層絶縁部１１２と半導体膜１１４との積層構造によって第１容量９４が構成され、半導体膜１１４と絶縁膜１１６と電極１１８との積層構造によって第２容量９６が構成されている。この場合、２つの容量９４，９６は、半導体膜１１４を電極として共用し、半導体膜１１４によって画素ＴＦＴ９０のドレイン領域に接続されている。また、半導体膜１１４および絶縁膜１１６は保持容量９２と画素ＴＦＴ９０とで共用している。
【００２５】
上記のように下層絶縁部１１０は電極１０４に対向する位置に開口を有している。下層絶縁部１１０のうちで当該開口付近の部分は順テーパ形状をしており半導体膜１１４に接する側が傾斜面１１０ｓによって構成されている。このとき、上層絶縁部１１２と半導体膜１１４と絶縁膜１１６とは傾斜面１１０ｓをわたって下層絶縁部１１０上および電極１０４上へ延在している。
【００２６】
図４にパネル８０の製造方法の手順を説明するフローチャートを示す。なお、図４には、素子基板８２の製造方法の一部の手順を図示している。この製造方法では、金属膜形成工程ＳＴ１と、絶縁膜形成工程ＳＴ２と、半導体膜形成工程ＳＴ３と、アニール工程ＳＴ４と、を含んでいる。
【００２７】
金属膜形成工程ＳＴ１では、基板１００上にクロム等の金属膜を成膜し当該金属膜をパターニングすることによって、遮光膜１０２および電極１０４を形成する。単一の金属膜をパターニングして遮光膜１０２および電極１０４を形成することによって、工程数を削減することができる。
【００２８】
絶縁膜形成工程ＳＴ２では、第１ないし第３の絶縁膜１０６，１０８，１１２を形成する。まず、遮光膜１０２および電極１０４を覆って基板１００上に、例えば窒化シリコンから成る第１絶縁膜１０６と例えば酸化シリコンから成る第２絶縁膜１０８とを順次、成膜し、これにより下層絶縁部１１０を形成する。次に、図５の断面図に示すように第２絶縁膜１０８上にフォトレジスト２００を電極１０４上方が開口したパターンで形成する。そして、フォトレジスト２００をマスクにして下層絶縁部１１０をエッチングすることにより、電極１０４を露出させるとともに下層絶縁部１１０に傾斜面１１０ｓを形成する（図６参照）。フォトレジスト２００の除去後、例えば酸化シリコンから成る第３絶縁膜１１２を積層する。なお、絶縁膜形成工程ＳＴ２については後にさらに説明する。
【００２９】
半導体膜形成工程ＳＴ３では、第３絶縁膜１１２上にアモルファスの半導体膜、例えばアモルファスシリコン膜を積層する。
【００３０】
アニール工程ＳＴ４では、上記アモルファス半導体膜に対して波長３０８ｎｍのエキシマレーザ光を照射して、アモルファス半導体膜をアニールする。このアニールによってアモルファス半導体膜は結晶化し、上記例示のポリシリコン膜が形成される。エキシマレーザ光の照射はアモルファス半導体膜の側から基板１００へ向かう方向で行う。なお、レーザ照射前に脱水素処理を行ってもよい。
【００３１】
アニールによって結晶化した半導体膜は、ドーピング、パターニング等が施されて半導体膜１１４になるが、ドーピング、パターニング等の各工程はアニール工程ＳＴ４の前後いずれにおいて実施してもよい。なお、液晶パネル８０のその他の部分については各種の方法を利用して形成可能である。
【００３２】
傾斜面１１０ｓの傾斜角θを種々に変えて下層絶縁部１１０を形成した結果、傾斜角θを５０°以下、より好ましくは５°ないし２０°の範囲に設定することが、アモルファス半導体膜の形成工程ＳＴ３だけでなくアニール工程ＳＴ４においても半導体膜１１４の断線の抑制に有効であることが分かった。これは、傾斜角θの上記設定によれば、第３絶縁膜１１２用の成膜下地面および半導体膜１１４用の成膜下地面において角部（特に半導体膜１１４の側へ向かって突出した角部）が緩やかになるためであると考えられる。ここで、第３絶縁膜１１２の上面（後にアモルファス半導体膜が堆積される表面）は当該絶縁膜１１２が成膜される下地面よりも急峻になることはないので、当該上面において傾斜面１１０ｓに対応する傾斜面も傾斜角は５０°以下になる。
【００３３】
また、半導体膜１１４の端部１１４ａを電極１０４を越えた側において傾斜面１１０ｓ上に位置させることによって（図２参照）、断線をさらに抑制可能である。これは、半導体膜１１４が突出した角部上に形成される箇所を減らすことができるからである。同様に、第２容量９６用の電極１１８の端部１１８ａを傾斜面１１０ｓ上に設けることによって（図２および図３参照）、電極１１８の断線を抑制可能である。
【００３４】
また、上記のように第１容量９４は上層絶縁部１１２を利用して構成される。このため、両絶縁部１１０，１１２を利用する場合に比べて、保持容量９２の容量を大きくすることが可能である。保持容量９２の大容量化は、液晶パネル８０の動作を安定化させるので、液晶パネル８０を強い光源と組み合わせる場合に、より効果的である。また、両絶縁部１１０，１１２を利用する場合に比べて、保持容量９２のサイズを小さくすることが可能であり、これにより開口率を増大または画素を小型化させることができる。
【００３５】
また、上記のように半導体膜１１４はアモルファスの半導体膜にエキシマレーザ光を照射することにより結晶化して形成される。この結晶化方法によればアモルファス半導体膜の下に金属膜（ここでは遮光膜１０２）がある部分とない部分とで半導体膜１１４の結晶粒径が異なる場合がある。これは、上記金属膜がヒートシンクとして働くことによって十分な結晶化の前に冷却されてしまうのが要因の一つと考えられる。これに対して、絶縁部１１０，１１２の合計厚さを遮光膜１０２上で２５０ｎｍ以上に設定することによって上記両部分で結晶粒径を揃えることができることを見出した。このとき、結晶粒径比（下方に金属膜がある部分の結晶粒径を下方に金属膜がない部分の結晶粒径で除算して得られる比）を実用レベルの０．８以上にすることができた。また、絶縁部１１０，１１２の合計厚さを３００ｎｍ以上に設定することによって結晶粒径を同等に揃えることができた（結晶粒径比を１にすることができた）。また、絶縁部１１０，１１２が厚くなると例えば外光が斜め方向から半導体膜１１４へ進入しやすくなるので、このような進入光も遮光膜１０２によって遮光するためには絶縁部１１０，１１２の合計厚さは５００ｎｍ以下であることが好ましい。
【００３６】
また、半導体膜１１４は傾斜面１１０ｓ上の部分が他の部分よりも結晶粒径が小さくなる場合があるが、傾斜角θを４０°以下にすることによって、傾斜面１１０ｓ上での結晶粒径を実用レベルの１６０ｎｍ以上４００ｎｍ以下の範囲にすることができることを見出した。傾斜角θが４０°以下の場合、半導体膜１１４において傾斜面１１０ｓ上の部分は他の部分よりも２０％以内の範囲で厚く形成される。
【００３７】
上記のように絶縁膜形成工程ＳＴ２では下層絶縁部１１０に傾斜面１１０ｓを形成する。傾斜面１１０ｓの形成は、例えば、上記エッチングとしてウェットエッチングを実施することにより可能である。ウェットエッチングは等方的に進行するので、下層絶縁部１１０とフォトレジスト２００との積層方向（以下、縦方向と呼ぶことにする）に垂直な方向（以下、横方向と呼ぶことにする）にもエッチングが進行しフォトレジスト２００の下の部分がエッチングされることにより、傾斜面１１０ｓが形成される。傾斜角θは例えばエッチング液の種類、濃度、浸漬時間等を調整することによって制御可能である。また、フォトレジスト２００と下層絶縁部１１０との密着性を調整することによっても傾斜角θを制御することは可能である。すなわち、密着性が低いほど、フォトレジスト２００と下層絶縁部１１０との界面へエッチング液が浸入しやすくなるので、横方向のエッチング速度が増加して傾斜角θを小さくすることができる。フォトレジスト２００と下層絶縁部１１０との密着性は、例えば、フォトレジスト２００の材料選定、下層絶縁部１１０の表面処理、下層絶縁部１１０を形成してからフォトレジスト２００を塗布するまでの時間の調整、等によって調整可能である。フォトレジスト２００の密着性を低くして傾斜角θを約１０°にした場合の傾斜部の断面ＳＥＭ写真を図７に示し、模写した図を図８に示す。傾斜角θが約１０°の場合はテーパ形状部分の長さは約１．５μｍ以上であった。なお、フォトレジスト２００の密着性を少し高くすれば、傾斜角θを約１５°の場合が形成でき傾斜面１１０ｓを有するテーパ形状の部分の長さは約１μｍ以下であった。
【００３８】
ここで、下層絶縁部１１０を構成する絶縁膜１０６，１０８のエッチングレートが異なる場合、例えば上記例示のように絶縁膜１０６が窒化シリコンで構成され第２絶縁膜１０８が酸化シリコンで構成された場合、絶縁膜１０６の傾斜角θ１と絶縁膜１０８の傾斜角θ２とが異なる場合がある（図９および図８参照）。そのような場合であっても、傾斜角θ１，θ２のいずれも５０°以下、より好ましくは５°ないし２０°の範囲に設定することによって、断線抑制効果が得られる。また、傾斜角θ１を傾斜角θ２よりも小さくすることによって、絶縁膜１０６，１０８の境界部分の角部が半導体膜１１４の側へ向かって突出するのが回避できるので、断線抑制がより確実になる。すなわち、下層絶縁部１１０のうちで下層の絶縁膜ほど傾斜角を小さくするのが、より好ましい。なお、θ１＞θ２で断線が生じた場合の断面部の斜め上方向からのＳＥＭ写真を図１０に示し、図１０を模写した図を図１１に示す。
【００３９】
傾斜面１１０ｓの形成は、ドライエッチングによっても可能であり、例えば特許文献２に紹介されたコンタクトホール形成のためのドライエッチングを利用することが可能である。
【００４０】
特許文献２のドライエッチングの一例を利用すれば、第１絶縁膜１０６を横方向にはほとんどエッチングが進行しない材料、例えばＴＥＯＳ（Tetra  Ethyl  Ortho  Silicate）で形成し、第２絶縁膜１０８を縦方向および横方向にエッチングが進行する材料、例えばホウ素−リンケイ酸ガラス（Boron  Phosphorous  Silicon  Glass：ＢＰＳＧ）で形成し、両絶縁膜１０８，１０６を同じ条件でエッチングする。この例の場合、第２絶縁膜１０８にはフォトレジスト２００の下に傾斜角θ２の傾斜面が形成されるので、当該傾斜面に対応して第１絶縁膜１０６は横方向にもエッチングされる。その結果、傾斜角θ１，θ２を有した傾斜面１１０ｓが形成される。当該一例の場合の断面部のＳＥＭ写真を図１２に示し、図１２を模写した図を図１３に示す。当該一例の場合、傾斜角θは傾斜角θ１，θ２にほぼ等しく、例えば約３０°に形成することができ、このときのテーパ形状部分の長さは約０．５μｍであった。
【００４１】
特許文献２のドライエッチングの他の一例を利用すれば、下層絶縁部１１０を単一の材料、例えば酸化シリコンで形成し、最初は縦方向および横方向にエッチングが進行する条件を用い途中で縦方向にのみエッチングが進行する条件に変えて下層絶縁部１１０をドライエッチングする。これにより傾斜角θ１，θ２を有した傾斜面１１０ｓが形成される。
【００４２】
その他のエッチング条件を用いたドライエッチングによって傾斜面１１０ｓを形成してもよい。例えば下層絶縁部１１０を単一の材料、例えば酸化シリコンまたは窒化シリコンで形成し（厚さは例えば２５０ｎｍ以上）、縦方向および横方向にエッチングが進行する条件で下層絶縁部１１０をドライエッチングした場合、傾斜角θを４０°以下に設定可能である。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施の形態に係る液晶パネルを説明するための断面図である。
【図２】本発明の実施の形態に係る液晶パネルの素子基板を説明するための断面図である。
【図３】図２中の一点鎖線で囲んだ部分３の拡大図である。
【図４】本発明の実施の形態に係る液晶パネルの製造方法の手順を説明するためのフローチャートである。
【図５】本発明の実施の形態に係る液晶パネルの製造方法において絶縁膜形成工程を説明するための断面図である。
【図６】本発明の実施の形態に係る液晶パネルの製造方法において絶縁膜形成工程を説明するための断面図である。
【図７】本発明の実施の形態についてのＳＥＭ写真である。
【図８】図７を模写した図である。
【図９】本発明の実施の形態に係る液晶パネルの素子基板を説明するための断面図である。
【図１０】断線が生じた場合のＳＥＭ写真である。
【図１１】図１０を模写した図である。
【図１２】本発明の実施の形態についてのＳＥＭ写真である。
【図１３】図１２を模写した図である。
【符号の説明】
【００４４】
８０  液晶パネル、９０  画素ＴＦＴ、９２  保持容量、９４  第１容量、９６  第２容量、１０２  遮光膜、１０４，１１８  電極、１０６，１０８  絶縁膜、１１０  下層絶縁部、１１０ｓ  傾斜面、１１２  絶縁膜（上層絶縁部）、θ，θ１，θ２  傾斜角、１１４  半導体膜、１１４ａ，１１８ａ  端部。
【図１】
2008089718.tif 000003
【図２】
2008089718.tif 000004
【図３】
2008089718.tif 000005
【図４】
2008089718.tif 000006
【図５】
2008089718.tif 000007
【図６】
2008089718.tif 000008
【図８】
2008089718.tif 000009
【図９】
2008089718.tif 000010
【図１１】
2008089718.tif 000011
【図１３】
2008089718.tif 000012
【図７】
2008089718.tif 000013
【図１０】
2008089718.tif 000014
【図１２】
2008089718.tif 000015