(57)【要約】【課題】動作電流が大きく且つスイッチング特性に優れたノーマリオフ型の窒化物半導体トランジスタを実現できるようにする。【解決手段】窒化物半導体トランジスタは、第１の窒化物半導体層１３と、第１の窒化物半導体層１３の上に形成され、第１の窒化物半導体層１３と比べてバンドギャップが大きい第２の窒化物半導体層１４と、第２の窒化物半導体層１４の上に形成された第３の窒化物半導体層１５とを備えている。第３の窒化物半導体層１５におけるゲート電極２０の下側の領域には、ｐ型の導電性を有するコントロール領域１５ａが形成され、第３の窒化物半導体層におけるゲート電極１５とソース電極１８及びドレイン電極１９との間の領域には、コントロール領域１５ａよりも抵抗値が高い高抵抗領域１５ｂが形成されている。【選択図】図１
2008098434.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に形成された第１の窒化物半導体層と、
前記第１の窒化物半導体層の上に形成され、前記第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層と、
前記第２の窒化物半導体層の上に形成された第３の窒化物半導体層と、
前記第１の窒化物半導体層における前記第２の窒化物半導体層との界面領域に生成されたチャネル領域と電気的に接続されると共に、互いに間隔をおいて形成されたソース電極及びドレイン電極と、
前記第３の窒化物半導体層の上における前記ソース電極と前記ドレイン電極との間に形成されたゲート電極とを備え、
前記第３の窒化物半導体層は、前記ゲート電極の下側の領域に形成され、ｐ型の導電性を有するコントロール領域と、少なくとも前記コントロール領域と前記ソース電極との間及び前記コントロール領域と前記ドレイン電極との間の領域に形成され、前記コントロール領域よりも抵抗値が高い高抵抗領域とを含むことを特徴とする窒化物半導体トランジスタ。
【請求項２】
前記ソース電極と前記ドレイン電極との間の電気伝導度の大きさは、前記チャネル領域に対して順方向のバイアス電圧を前記コントロール領域に印加して、前記チャネル領域に正孔を注入することにより制御されることを特徴とする請求項１に記載の窒化物半導体トランジスタ。
【請求項３】
前記第３の窒化物半導体層は、ｐ型不純物を含み、
前記ｐ型不純物は、前記コントロール領域においては活性化されており、前記高抵抗領域においては水素と結合した不活性な状態であることを特徴とする請求項１又は２に記載の窒化物半導体トランジスタ。
【請求項４】
前記高抵抗領域における少なくとも前記ゲート電極と前記ドレイン電極との間の領域には、前記コントロール領域よりも膜厚が薄い部分が形成されていることを特徴とする請求項１から３のいずれか１項に記載の窒化物半導体トランジスタ。
【請求項５】
前記コントロール領域に含まれる正孔の数が、前記第３の半導体層を形成する前に前記第１の窒化物半導体層と前記第２の窒化物半導体層との界面領域に生成される２次元電子ガスの電子の数よりも多いことを特徴とする請求項１から４のいずれか１項に記載の窒化物半導体トランジスタ。
【請求項６】
前記第３の窒化物半導体層の上に形成され、前記第３の窒化物半導体層が加熱された際に、前記高抵抗領域から水素が脱離することを防ぐ水素バリア膜をさらに備え、
前記水素バリア膜は、前記コントロール領域の少なくとも一部を露出する開口部を有していることを特徴とする請求項１から５のいずれか１項に記載の窒化物半導体トランジスタ。
【請求項７】
前記水素バリア膜は、窒化アルミニウム、酸化アルミニウム又は窒化シリコンからなることを特徴とする請求項６に記載の窒化物半導体トランジスタ。
【請求項８】
前記第３の窒化物半導体層の上に形成され、前記第３の窒化物半導体層が加熱された際に、前記高抵抗領域に水素を供給する水素拡散膜をさらに備え、
前記水素拡散膜は、少なくとも前記コントロール領域を露出する開口部を有していることを特徴とする請求項１から５のいずれか１項に記載の窒化物半導体トランジスタ。
【請求項９】
前記水素拡散膜は、水素を１×１０20個／ｃｍ3以上含むシリコン窒化膜であることを特徴とする請求項８に記載の窒化物半導体トランジスタ。
【請求項１０】
前記第１の窒化物半導体層は、ＧａＮからなり、
前記第２の窒化物半導体層は、ＡｌxＧａ1-xＮ（０＜ｘ≦１）からなり、
前記第３の窒化物半導体層は、ＡｌyＧａ1-yＮ（０≦ｙ≦１）からなることを特徴とする請求項１から９のいずれか１項に記載の窒化物半導体トランジスタ。
【請求項１１】
前記基板と前記第１の窒化物半導体層との間に形成され、前記第１の窒化物半導体層に対して価電子帯にポテンシャル障壁を形成する材料からなる第４の窒化物半導体層をさらに備えていることを特徴とする請求項１から９のいずれか１項に記載の窒化物半導体トランジスタ。
【請求項１２】
前記第１の窒化物半導体層は、ＧａＮからなり、
前記第２の窒化物半導体層は、ＡｌxＧａ1-xＮ（０＜ｘ≦１）からなり、
前記第３の窒化物半導体層は、ＡｌyＧａ1-yＮ（０≦ｙ≦１）からなり、
前記第４の窒化物半導体層は、ＡｌzＧａ1-zＮ（０＜ｚ≦１）からなることを特徴とする請求項１１に記載の窒化物半導体トランジスタ。
【請求項１３】
前記ソース電極及びドレイン電極は、前記第３の窒化物半導体層及び第２の窒化物半導体層を貫通し、前記第１の窒化物半導体層と接していることを特徴とする請求項１から１０のいずれか１項に記載の窒化物半導体トランジスタ。
【請求項１４】
基板の上に第１の窒化物半導体層及び該第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層を下側から順次形成する工程（ａ）と、
前記第２の窒化物半導体層の上に、水素と結合したｐ型不純物を含む第３の窒化物半導体層を形成する工程（ｂ）と、
前記第３の窒化物半導体層の一部において、前記ｐ型不純物から水素を脱離させることにより、ｐ型の導電性を有するコントロール領域を形成する工程（ｃ）と、
前記コントロール領域の上にゲート電極を形成する工程（ｄ）と、
前記ゲート電極の両側に、前記第１の窒化物半導体層と前記第２の窒化物半導体層との界面領域に生成するチャネル領域と電気的に接続されたソース電極及びドレイン電極を形成する工程（ｅ）とを備えていることを特徴とする窒化物半導体トランジスタの製造方法。
【請求項１５】
前記工程（ｃ）は、
前記第３の窒化物半導体層の上に、水素の透過を防止する水素バリア膜を形成した後、前記コントロール領域を形成する位置に開口部を形成する工程（ｃ１）と、
前記工程（ｃ１）よりも後に、前記第３の窒化物半導体層を熱処理する工程（ｃ２）とを含むことを特徴とする請求項１４に記載の窒化物半導体トランジスタの製造方法。
【請求項１６】
前記水素バリア膜は、窒化アルミニウム、酸化アルミニウム又は窒化シリコンからなることを特徴とする請求項１５に記載の窒化物半導体トランジスタの製造方法。
【請求項１７】
前記工程（ｃ）は、
前記第３の窒化物半導体層の上に、加熱により水素を脱離する水素拡散膜を形成した後、前記コントロール領域を形成する位置に開口部を形成する工程（ｃ１）と、
前記工程よりも後に、前記第３の窒化物半導体層を熱処理する工程（ｃ２）とを含むことを特徴とする請求項１４に記載の窒化物半導体トランジスタの製造方法。
【請求項１８】
前記水素拡散膜は、水素を１×１０20個／ｃｍ3以上含むシリコン窒化膜であることを特徴とする請求項１７に記載の窒化物半導体トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体トランジスタ及びその製造方法に関し、特に、パワーデバイスに応用可能なノーマリオフ型の窒化物半導体トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
近年、高周波デバイス及び大電力デバイスとして窒化ガリウム（ＧａＮ）系の材料を用いた電界効果トランジスタ（ＦＥＴ）の研究が活発に行われている。ＧａＮ系の窒化物半導体はＧａＮだけでなく、窒化アルミニウム（ＡｌＮ）及び窒化インジウム（ＩｎＮ）等がある。これらの窒化物半導体は様々な混晶を作ることができるので、従来の砒化ガリウム（ＧａＡｓ）等の砒素系半導体と同様にヘテロ接合を形成することができる。しかし、窒化物半導体のヘテロ接合においては、窒化物半導体がドーピングされていない場合にも、その界面に自発分極又はピエゾ分極による高濃度のキャリアが発生する。このため、窒化物半導体を用いて形成したＦＥＴは、デプレッション型（ノーマリオン型）になりやすく、エンハンスメント型（ノーマリオフ型）の特性を得ることが難しい。一方、現在パワーエレクトロニクス市場で使用されているデバイスのほとんどは、ノーマリオフ型であるため、ＧａＮ系の窒化物半導体デバイスにおいてもノーマリオフ型が強く求められている。
【０００３】
窒化物半導体を用いたノーマリーオフ型のＦＥＴの構造としては、単純にＡｌＧａＮとＧａＮとのヘテロ接合において障壁層となるＡｌＧａＮ層の膜厚又はＡｌ組成比を減少させる構造、ゲート部を掘り込むことによって閾値電圧をプラスにシフトさせる構造（例えば、非特許文献１を参照）、サファイア基板の（１０−１２）面上にＦＥＴを作製して窒化物半導体の結晶成長方向に分極電界を生じないようにした構造（例えば、非特許文献２を参照）等が知られている。
【０００４】
また、ノーマリーオフ型のＦＥＴを実現する有望な構造として、図１４に示すようなゲート部にｐ型ＧａＮ層を形成した接合型電界効果トランジスタ（ＪＦＥＴ：Junction Field Effect Transistor）が提案されている（例えば、特許文献１を参照）。図１４に示すように従来のＪＦＥＴ構造は、基板１０１の上に、バッファ層１０２と、アンドープＧａＮからなるチャネル層１０３と、ｎドープＡｌＧａＮからなるバリア層１０４とが順次形成されている。バリア層１０４の上には、ソース電極１０６及びドレイン電極１０７が互いに間隔をおいて形成され、ソース電極１０６とドレイン電極１０７との間には、ｐ−ＧａＮ層１０５を介在させてゲート電極１０８が形成されている。
【０００５】
従来のＪＦＥＴ構造は、アンドープＧａＮからなるチャネル層１０３とＡｌＧａＮからなるバリア層１０４とのヘテロ界面に発生するピエゾ分極は、ＡｌＧａＮからなるバリア層１０４とｐ型ＧａＮ層１０５とのヘテロ界面に発生するピエゾ分極によって打ち消される。このため、ゲート部直下において２次元電子ガス濃度を選択的に小さくすることができ、ノーマリーオフ特性が実現できる。また、ショットキー接合よりもビルトインポテンシャルの大きなｐｎ接合をゲートに用いることによって、ゲート立ち上がり電圧を大きくすることができ、正のゲート電圧を印加してもゲートリーク電流を小さく抑制できるという利点がある。
【非特許文献１】T. Kawasaki 他, "Solid State Devices and Materials 2005 tech. digest",  ２００５年, ｐ２０６
【非特許文献２】M. Kuroda 他, "Solid State Devices and Materials 2005 tech. digest", ２００５年, ｐ４７０
【特許文献１】特開２００５−２４４０７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、窒化物半導体はシリコン半導体のようにイオン注入又は不純物拡散により材料を選択的にｐ型化したりｎ型化したりすることが困難である。このため、ゲート部を局所的にｐ型化する方法として、例えばゲート部に局所的にｐ型の窒化物半導体を選択再成長させる方法が考えられる。しかし、ｐ型の窒化物半導体をゲート部に局所的に再成長させる方法には、再成長界面にｎ型不純物としてのシリコンが析出しやすく良好なｐｎ接合を得ることが困難であるという問題がある。
【０００７】
ゲート部を局所的にｐ型化する他の方法としては、ｐ型窒化物半導体を堆積した後に選択的にエッチングを行い、局所的にｐ型の窒化物半導体層を残す方法が考えられる。しかし、この場合には、ｐ型の窒化物半導体層をエッチングする際に、チャネル領域がエッチングによる損傷を受けやすく、またその損傷を回復させることが困難であるという問題がある。チャネル領域がエッチングにより損傷すると、ゲートドレイン間においてチャネル領域のキャリア濃度が低下し、ドレイン動作電流が減少する原因となる。また、チャネル領域の表面に形成された欠陥に電子がトラップされる等の影響により高速なスイッチング動作が阻害されてしまう、いわゆるコラプスが発生する。
【０００８】
本発明は、前記従来の問題を解決し、動作電流が大きく且つスイッチング特性に優れ、ノーマリオフ化することが容易な窒化物半導体トランジスタを実現できるようにすることを目的とする。
【課題を解決するための手段】
【０００９】
前記の目的を達成するため、本発明は、窒化物半導体トランジスタを、ゲート電極の下側の領域に、ｐ型不純物が活性化されたコントロール領域を有する構成とする。
【００１０】
具体的に、本発明に係る窒化物半導体トランジスタは、基板の上に形成された第１の窒化物半導体層と、第１の窒化物半導体層の上に形成され、第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層と、第２の窒化物半導体層の上に形成された第３の窒化物半導体層と、第１の窒化物半導体層における第２の窒化物半導体層との界面領域に生成されたチャネル領域と電気的に接続されるように互いに間隔をおいて形成されたソース電極及びドレイン電極と、第３の窒化物半導体層の上におけるソース電極とドレイン電極との間に形成されたゲート電極とを備え、第３の窒化物半導体層におけるゲート電極の下側の領域には、ｐ型の導電性を有するコントロール領域が形成され、第３の窒化物半導体層は、ゲート電極の下側の領域に形成され、ｐ型の導電性を有するコントロール領域と、少なくともコントロール領域とソース電極との間及びコントロール領域とドレイン電極との間の領域に形成され、コントロール領域よりも抵抗値が高い高抵抗領域とを含んでいることを特徴とする。
【００１１】
本発明の窒化物半導体トランジスタによれば、第３の窒化物半導体層におけるゲート電極の下側の領域には、ｐ型の導電性を有するコントロール領域が形成されているため、コントロール領域にチャネル領域に対して順方向のバイアス電圧を印加することにより、チャネル領域に正孔を注入することが可能となる。注入された正孔は、チャネル領域内に電子の発生を促すため、チャネル領域におけるキャリア濃度を高くすることができ、チャネル領域の電流を大幅に増大させることが可能となる。その結果、ノーマリオフ型の窒化物半導体トランジスタにおいても動作電流を大きくすることができる。また、第２の窒化物半導体層の上に第３の窒化物半導体層を形成しているため、第２の窒化物半導体層の表面がダメージを受け、チャネル領域のキャリア濃度が低下したりコラプスが発生したりすることを抑えることができる。
【００１２】
本発明の窒化物トランジスタにおいて、ソース電極とドレイン電極との間の電気伝導度の大きさは、チャネル領域に対して順方向のバイアス電圧をコントロール領域に印加して、チャネル領域に正孔を注入することにより制御されることが好ましい。
【００１３】
本発明の窒化物半導体トランジスタにおいて、第３の窒化物半導体層は、ｐ型不純物を含み、ｐ型不純物は、コントロール領域においては活性化されており、高抵抗領域においては水素と結合した不活性な状態であることが好ましい。このような構成とすることにより、第３の窒化物半導体層に選択的にｐ型の導電性を有する領域を形成することができる。従って、第３の窒化物半導体層をエッチングにより除去する必要がなく、チャネル領域がエッチングによるダメージを受けるおそれがない。
【００１４】
本発明の窒化物半導体トランジスタにおいて、高抵抗領域における少なくともゲート電極とドレイン電極との間の領域には、コントロール領域のよりも膜厚が薄い部分が形成されていることが好ましい。このような構成とすることにより、ゲートドレイン間の耐圧を向上させることができる。
【００１５】
本発明の窒化物半導体トランジスタにおいて、コントロール領域に含まれる正孔の数が、第３の半導体層を形成する前に第１の窒化物半導体層と第２の窒化物半導体層との界面領域に生成される２次元電子ガスの電子の数よりも多いことが好ましい。このような構成とすることにより、確実にノーマリオフ型の窒化物半導体トランジスタを実現できる。
【００１６】
本発明の窒化物半導体トランジスタにおいて、第３の窒化物半導体層の上に形成され、第３の窒化物半導体層が加熱された際に、高抵抗領域から水素が脱離することを防ぐ水素バリア膜をさらに備え、水素バリア膜は、コントロール領域の少なくとも一部を露出する開口部を有していることが好ましい。
【００１７】
本発明の窒化物半導体トランジスタにおいて、水素バリア膜は、窒化アルミニウム、酸化アルミニウム又は窒化シリコンからなることが好ましい。
【００１８】
本発明の窒化物半導体トランジスタにおいて、第３の窒化物半導体層の上に形成され、第３の窒化物半導体層が加熱された際に、高抵抗領域に水素を供給する水素拡散膜をさらに備え、水素拡散膜は、少なくともコントロール領域を露出する開口部を有していることが好ましい。
【００１９】
本発明の窒化物半導体トランジスタにおいて、水素拡散膜は、水素を１×１０20個／ｃｍ3以上含むシリコン窒化膜であることが好ましい。
【００２０】
本発明の窒化物半導体トランジスタにおいて、第１の窒化物半導体層は、ＧａＮからなり、第２の窒化物半導体層は、ＡｌxＧａ1-xＮ（０＜ｘ≦１）からなり、第３の窒化物半導体層は、ＡｌyＧａ1-yＮ（０≦ｙ≦１）からなることが好ましい。
【００２１】
本発明の窒化物半導体トランジスタにおいて、基板と第１の窒化物半導体層との間に形成され、第１の窒化物半導体層に対して価電子帯にポテンシャル障壁を形成する材料からなる第４の窒化物半導体層をさらに備えていることが好ましい。このような構成とすることにより、チャネル領域に注入された正孔が散逸することがなく、効果的にチャネル領域の電子濃度を増大させることが可能となる。
【００２２】
本発明の窒化物半導体トランジスタにおいて、第１の窒化物半導体層は、ＧａＮからなり、第２の窒化物半導体層は、ＡｌxＧａ1-xＮ（０＜ｘ≦１）からなり、第３の窒化物半導体層は、ＡｌyＧａ1-yＮ（０≦ｙ≦１）からなり、第４の窒化物半導体層は、ＡｌzＧａ1-zＮ（０＜ｚ≦１）からなることが好ましい。このような構成とすることにより、チャネル領域内の電子の濃度は、第２の窒化物半導体層と第４の窒化物半導体層との自発分極量の差に等しくなる。例えば、第２の窒化物半導体層と第４の窒化物半導体層とを同じ材料とすれば、無バイアス時にチャネル領域内の平均電子濃度がゼロとなり、確実にノーマリオフ動作の条件を満たすことができる。
【００２３】
本発明の窒化物半導体トランジスタにおいて、ソース電極及びドレイン電極は、第３の窒化物半導体層及び第２の窒化物半導体層を貫通し、第１の窒化物半導体層と接していることが好ましい。このような構成とすることにより、コンタクト抵抗が小さいソース電極及びドレイン電極が形成でき、オン抵抗が低い窒化物半導体トランジスタが実現できる。
【００２４】
本発明に係る窒化物半導体トランジスタの製造方法は、基板の上に第１の窒化物半導体層及び該第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層を下側から順次形成する工程（ａ）と、第２の窒化物半導体層の上に、水素と結合したｐ型不純物を含む第３の窒化物半導体層を形成する工程（ｂ）と、第３の窒化物半導体層の一部において、ｐ型不純物から水素を脱離させることにより、ｐ型の導電性を有するコントロール領域を形成する工程（ｃ）と、コントロール領域の上にゲート電極を形成する工程（ｄ）と、ゲート電極の両側に、第１の窒化物半導体層と第２の窒化物半導体層との界面領域に生成するチャネル領域と電気的に接続されたソース電極及びドレイン電極を形成する工程（ｅ）とを備えていることを特徴とする。
【００２５】
本発明の窒化物半導体トランジスタの製造方法によれば、第２の窒化物半導体層の上に、水素と結合したｐ型不純物を含む第３の窒化物半導体層を形成する工程と、第３の窒化物半導体層の一部において、ｐ型不純物から水素を脱離させることにより、ｐ型の導電性を有するコントロール領域を形成する工程とを備えているため、第３の窒化物半導体層をエッチングすることなく、ｐ型の導電性を有するコントロール領域を選択的に形成することができる。従って、第２の窒化物半導体層がエッチングによるダメージを受けることがなく、動作電流が大きく且つ高速なスイッチング動作を行う窒化物半導体トランジスタが実現できる。
【００２６】
本発明の窒化物半導体トランジスタの製造方法において、工程（ｃ）は、第３の窒化物半導体層の上に、水素の透過を防止する水素バリア膜を形成した後、コントロール領域を形成する位置に開口部を形成する工程（ｃ１）と、工程（ｃ１）よりも後に、第３の窒化物半導体層を熱処理する工程（ｃ２）とを含むことが好ましい。
【００２７】
この場合において、水素バリア膜は、窒化アルミニウム、酸化アルミニウム又は窒化シリコンからなることが好ましい。このような構成とすることにより、コントロール領域以外の部分において不純物が活性化されることを確実に防ぐことができる。
【００２８】
本発明の窒化物半導体トランジスタの製造方法において、工程（ｃ）は、第３の窒化物半導体層の上に、加熱により水素を脱離する水素拡散膜を形成した後、コントロール領域を形成する位置に開口部を形成する工程（ｃ１）と、工程よりも後に、第３の窒化物半導体層を熱処理する工程（ｃ２）とを含むことが好ましい。
【００２９】
この場合において、水素拡散膜は、水素を１×１０20個／ｃｍ3以上含むシリコン窒化膜であることが好ましい。このような構成とすることにより、コントロール領域以外の部分において不純物と水素とを結合させて、さらに不活性化することが可能となる。
【発明の効果】
【００３０】
本発明に係る窒化物半導体トランジスタ及びその製造方法によれば、動作電流が大きく且つスイッチング特性に優れ、ノーマリオフ化することが容易な窒化物半導体トランジスタを実現できる。
【発明を実施するための最良の形態】
【００３１】
(第１の実施形態)
本発明の第１の実施形態について図面を参照して説明する。図１は本発明の第１の実施形態に係る窒化物半導体トランジスタの断面構成を示している。
【００３２】
図１に示すように、シリコンからなり主面が（１１１）面である基板１１の主面上に膜厚が１００ｎｍのＡｌＮからなるバッファ層１２が形成されている。
【００３３】
バッファ層１２の上には、膜厚が２μｍのアンドープのＧａＮからなる第１の窒化物半導体層１３と、膜厚が２５ｎｍのアンドープのＡｌ0.15Ｇａ0.85Ｎからなる第２の窒化物半導体層１４とが形成されている。第１の窒化物半導体層１３と第２の窒化物半導体層１４との界面領域には、後で述べるように、トランジスタのチャネル領域が生成される。
【００３４】
第２の窒化物半導体層１４の上には、膜厚が２００ｎｍのマグネシウム（Ｍｇ）がドープされたＡｌ0.15Ｇａ0.85Ｎからなる第３の窒化物半導体層１５が形成されている。Ｍｇがドープされた第３の窒化物半導体層は、Ｍｇが活性化されてｐ型の導電性を有するコントロール領域１５ａと、Ｍｇが活性化されておらずコントロール領域１５ａよりも抵抗値が高い高抵抗領域１５ｂとからなる。コントロール領域１５ａは、例えば、幅が１μｍのストライプ状に形成する。
【００３５】
第３の窒化物半導体層１５の上には、膜厚が１００ｎｍのＡｌＮからなる水素バリア膜１６が形成されている。水素バリア膜１６は、コントロール領域１５ａを露出する開口部を有している。水素バリア膜１６の上には開口部を埋めるようにゲート電極２０が形成されている。ゲート電極２０は、パラジウム（Ｐｄ）からなりコントロール領域１５ａとオーミック接触している。
【００３６】
ゲート電極２０の両側には、ソース電極１８とドレイン電極１９とが形成されている。
ソース電極１８及びドレイン電極１９は、水素バリア膜１６、第３の窒化物半導体層１５の高抵抗領域１５ｂ及び第２の窒化物半導体層１４を貫通し、第１の窒化物半導体層１３の一部を掘り込むように形成された凹部に埋め込まれた、チタン（Ｔｉ）とアルミニウム（Ａｌ）とからなる。このような構成とすることにより、ソース電極１８及びドレイン電極１９が、第１の窒化物半導体層１３と第２の窒化物半導体層１４とのヘテロ界面に生成する２ＤＥＧからなるチャネル領域と良好なオーミック接触を形成できる。コントロール領域１５ａからドレイン電極１９の端までの距離は、３μｍ以上とすることがドレイン耐圧を大きくするために好ましい。
【００３７】
なお、１個のトランジスタのみを図示しているが、素子分離領域（図示せず）により分離された複数の素子領域を形成し、複数のトランジスタを基板の上に形成してもよい。
【００３８】
以下に、第１の実施形態に係るトランジスタの動作原理を説明する。図２（ａ）及び（ｂ）は本実施形態のトランジスタのエネルギーバンドであり、（ａ）はコントロール領域について示しており、（ｂ）はコントロール領域以外の素子領域について示している。
【００３９】
図２（ａ）及び（ｂ）に示すように、コントロール領域においても、それ以外の素子領域においても、第１の窒化物半導体層１３と第２の窒化物半導体層１４とのヘテロ界面には、伝導帯に溝が形成されている。これは、第１の窒化物半導体層１３と第２の窒化物半導体層１４との界面に、自発分極及びピエゾ分極により電荷が生じるためである。コントロール領域以外の素子領域においては、（ｂ）に示すように伝導帯の溝はフェルミレベルよりも低い位置にあり、２ＤＥＧが形成されている。これは、第３の窒化物半導体層１５に含まれるｐ型不純物が活性化されておらず、第３の窒化物半導体層１５が単なる高抵抗の窒化物半導体層として機能するためである。一方、コントロール領域においては、（ａ）に示すように第３の窒化物半導体層１５に含まれるｐ型不純物が活性化されているため、第２の窒化物半導体層１４及び第１の窒化物半導体層１３のエネルギーレベルが引き上げられる。このため、第１の窒化物半導体層１３と第２の窒化物半導体層１４とのヘテロ界面における伝導帯の溝が、フェルミレベルよりも高い位置になる。その結果、コントロール領域にバイアス電圧を印加しないときには、２ＤＥＧが形成されないため、ノーマリオフ型のトランジスタを実現できる。
【００４０】
例えば、膜厚が２μｍのアンドープのＧａＮと、膜厚が２５ｎｍのアンドープのＡｌ0.15Ｇａ0.85Ｎとの界面領域に生成される２ＤＥＧ層の電子の数は、１×１０13ｃｍ-2程度となる。第３の窒化物半導体層１５にドープするＭｇの濃度を１×１０19ｃｍ-3程度とし、コントロール領域１５ａにおけるキャリア濃度を、１×１０18ｃｍ-3程度とする。この際に、コントロール領域１５ａの膜厚を２００ｎｍとするとｐ型のキャリア濃度を２×１０13ｃｍ-2程度とすることができる。コントロール領域１５ａに含まれる正孔の数を、コントロール領域１５ａがない場合にチャネル領域に生成する電子の数よりも多くでき、ノーマリオフ型の窒化物半導体トランジスタを実現することが可能となる。
【００４１】
第１の実施形態のトランジスタは、コントロール領域をチャネル領域に対して順方向にバイアスすることにより、チャネル領域内に正孔を注入している。窒化物半導体においては正孔の移動度は、電子の移動度よりもはるかに低いため、チャネル領域に注入された正孔は電流を流す担体としてほとんど寄与しない。このため、コントロール領域から注入された正孔は同量の電子をチャネル領域内に発生させるため、チャネル領域の電流を飛躍的に増加させることが可能であり、動作電流が大きいトランジスタを実現できる。
【００４２】
さらに、コントロール領域のバンドギャップをチャネル領域におけるバンドギャップよりも大きくすることにより、コントロール領域からチャネル領域に注入される正孔の量を、チャネル領域からコントロール領域に注入される電子の量よりも大きくすることができる。これにより、チャネル領域内のキャリア濃度をさらに効率よく高くすることが可能となる。
【００４３】
チャネル領域内に注入された正孔の移動度がゼロに近いほど、チャネル領域内に電子を発生させる効果が高くなり、ドナーイオンのような機能を発揮する。つまり、チャネル領域内においてキャリア濃度の変調を行うことが可能となるため、動作電流が大きいノーマリオフ型の窒化物半導体トランジスタを実現することが可能となる。
【００４４】
本発明の構造はＪＦＥＴに類似しているが、キャリア注入を意図的に行うという点で、ゲート電界によりチャネル領域内のキャリア変調を行う接合型電界効果トランジスタ（ＪＦＥＴ）とは全く異なった動作原理により動作する。
【００４５】
図３（ａ）及び（ｂ）は、第１の実施形態におけるトランジスタの特性であり、（ａ）はゲート電圧とドレイン電流との相関を示し、（ｂ）はドレイン電圧とドレイン電流との相関を示している。図３（ａ）及び（ｂ）に示すように閾値電圧は約１Ｖであり、ノーマリオフ特性を実現している。ゲート電極に５Ｖ以上の正バイアスを印加しても顕著なゲートリーク電流は観測されず、３００ｍＡ／ｍｍ程度の最大ドレイン電流が得られている。
【００４６】
窒化物半導体トランジスタは、一般に、ＧａＮ層の上に、膜厚が２０ｎｍ〜３０ｎｍの薄いＡｌＧａＮ層が形成され、ＧａＮ層とＡｌＧａＮ層とのヘテロ界面がチャネル領域となっている。また、ＡｌＧａＮ層がトランジスタの最表面となる。このため、トランジスタの最表面からチャネル領域までの距離が非常に近くなり、窒化物半導体表面の結晶欠陥等に起因した電子トラップの影響を受けやすい。電子トラップの影響を受けると、トランジスタの電流をオンオフさせてスイッチング動作をさせる際に、電流のオンオフの切り替えを短時間で行うことができなくなり、駆動できる電流が大きく減少してしまうという、いわゆる、電流コラプス現象が生じ、高速なスイッチング動作が阻害されてしまう。本実施形態のトランジスタは、第２の窒化物半導体層の上に第３の窒化物半導体層が形成されているため、トランジスタの最表面とチャネル領域との距離を十分に離すことが可能となり、コラプス現象を抑制できるという効果も得られる。
【００４７】
以下に、本実施形態のトランジスタの製造方法を説明する。まず、有機金属気相堆積（ＭＯＣＶＤ）法等を用いて、基板１１の上にＡｌＮからなるバッファ層１２、アンドープのＧａＮからなる第１の窒化物半導体層１３及びアンドープのＡｌ0.15Ｇａ0.85Ｎからなる第２の窒化物半導体層１４を順次成長させる。この後、ｐ型不純物としてＭｇを添加してＡｌ0.15Ｇａ0.85Ｎからなる第３の窒化物半導体層１５を成長させる。続いて、ＡｌＮからなる水素バリア膜１６を形成する。
【００４８】
次に、水素バリア膜１６を選択的にエッチングすることにより、第３の窒化物半導体層１５を露出する開口部を形成する。
【００４９】
次に、窒素ガス（Ｎ2ガス）雰囲気において８００℃の温度で２０分〜６０分程度の熱処理を行う。これにより、第３の窒化物半導体層１５における開口部から露出した部分においては、Ｍｇが活性化されｐ型の導電性を有するコントロール領域１５ａが形成される。なお、Ｎ2ガスに代えてアルゴン等の不活性ガスを用いてもよい。
【００５０】
ＭＯＣＶＤ法により窒化物半導体層を結晶成長させる際に、例えばｐ型の不純物としてＭｇを添加すると、窒化物半導体中にＭｇが導入される。しかし、窒化物半導体中に導入されたＭｇは、水素原子と結合した不活性な状態である。不活性ガス雰囲気において８００℃の温度で２０分〜６０分程度の熱処理を行うと、Ｍｇから水素原子が脱離するため、不純物が活性化されて窒化物半導体層はｐ型の導電性を示す。
【００５１】
図４は、１×１０19ｃｍ-3程度の濃度となるようにＭｇをドープしたＡｌ0.15Ｇａ0.85Ｎ層を熱処理した場合の熱処理温度と抵抗率との相関を示している。なお、熱処理は窒素雰囲気において２０分間行った。図４に示すようにＡｌＮからなる水素バリア膜がない場合には、熱処理温度が高くなるに従い、Ａｌ0.15Ｇａ0.85Ｎ層の抵抗率が低下し、８００℃付近においてほぼ一定となった。一方、ＡｌＮからなる水素バリア膜を設けた場合には、熱処理温度が高くなってもＡｌ0.15Ｇａ0.85Ｎ層の抵抗率はほぼ一定であった。これは、水素バリア膜を設けることにより、Ｍｇから水素が脱離できなくなり、Ｍｇが不活性な状態に保たれることを示している。
【００５２】
本実施形態においては、Ｍｇが導入された第３の窒化物半導体層１５が、開口部を有する水素バリア膜１６により覆われた状態で熱処理を行っている。このため、第３の窒化物半導体層１５の開口部から露出した部分においては、Ｍｇから水素原子が脱離して、ｐ型の不純物が活性化される。しかし、第３の窒化物半導体層１５の水素バリア膜１６に覆われた部分においては、Ｍｇから水素が脱離できないため、ｐ型不純物が活性化されない。従って、ｐ型不純物が活性化され、ｐ型の導電性を有するコントロール領域１５ａと、ｐ型不純物が活性化されておらず、高抵抗の高抵抗領域１５ｂとを選択的に形成することができる。
【００５３】
このように、本実施形態のトランジスタの製造方法によれば、窒化物半導体をエッチング加工することなく、ｐ型のコントロール領域を局所的に形成でき、簡便なプロセスでダメージを与えることなくトランジスタのゲートを形成することができる。
【００５４】
なお、高抵抗領域の抵抗値は、高い方が望ましいが、少なくともコントロール領域よりも高いことが必要であり、高抵抗領域とコントロール領域との抵抗率の差が４桁以上あることが好ましい。
【００５５】
本実施形態においては、基板として主面が（１１１）面であるシリコン基板を用いたが、炭化硅素（ＳｉＣ）、窒化ガリウム（ＧａＮ）又はサファイア等からなる基板を用いてもよい。また、良好な結晶性を実現できる限り、主面はいかなる面方位でもよい。第２の窒化物半導体層１４と第３の窒化物半導体層とは、Ａｌ組成が同一である必要はなく、第３の窒化物半導体層は、Ａｌを含まないＧａＮであってもよい。第１の窒化物半導体層及び第２の窒化物半導体層がアンドープである例を説明したが、第２の窒化物半導体層がＳｉ等のｎ型不純物を含んでいる場合にも同様の効果が得られる。
【００５６】
水素バリア膜１６をＡｌＮとする例を示したが、ＡｌＮに代えて酸化アルミニウム（Ａｌ2Ｏ3）又は窒化硅素（ＳｉＮ）等を用いてもよい。コントロール領域１５ａを形成した後の工程において、４００℃以上の温度に曝される熱処理工程がない場合には、コントロール領域１５ａを形成した後に水素バリア膜１６を除去してもよい。
【００５７】
ゲート電極２０をＰｄとする例を示したが、コントロール領域とオーミック接触させることができればよく、ニッケル等を用いてもよい。また、複数の金属材料からなる積層膜としてもよい。ソース電極１８及びドレイン電極１９を、チャネル領域と直接接するように形成する例を示したが、チャネル領域に対してオーミック接触を形成できれば、必ずしもチャネル領域と接している必要はない。
【００５８】
(第２の実施形態)
以下に、本発明の第２の実施形態について図面を参照して説明する。図５は第２の実施形態に係る窒化物半導体トランジスタの断面構成を示している。図５において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。
【００５９】
図５に示すように第２の実施形態のトランジスタは、高抵抗領域１５ｂにおけるコントロール領域１５ａとドレイン電極１９及びソース電極１８との間の部分に、膜厚が薄い部分が形成されている。
【００６０】
コントロール領域１５ａとドレイン電極１９との間における高抵抗領域１５ｂの抵抗値が高いほどゲートドレイン間のリーク電流を減少させることができる。高抵抗領域１５ｂの抵抗値は、膜厚が薄いほど高くなる。このため、本実施形態のトランジスタは、コントロール領域１５ａとドレイン電極１９との間の領域において、膜厚が約１００ｎｍとなるまで高抵抗領域１５ｂをエッチングしている。
【００６１】
図６は第２の実施形態におけるトランジスタのオフ耐圧特性を示している。図６においてゲート電圧は０Ｖとした。図６に示すように高抵抗領域１５ｂの膜厚が薄い方がドレイン電圧を増加させた際のドレインリーク電流が小さく、トランジスタの耐圧特性が向上していることがわかる。
【００６２】
本実施形態においては、コントロール領域とソース電極との間においても高抵抗領域の膜厚を薄くしたが、ゲートドレイン間のリーク電流を減少させ、耐圧を向上させるためには、少なくともコントロール領域とドレイン電極との間における高抵抗領域の膜厚を薄くすればよい。
【００６３】
(第３の実施形態)
以下に、本発明の第３の実施形態について図面を参照して説明する。図７は第３の実施形態に係る窒化物半導体トランジスタの断面構成を示している。図７において図５と同一の構成要素には同一の符号を附すことにより説明を省略する。
【００６４】
図７に示すように本実施形態のトランジスタは、第３の窒化物半導体層１５の上に、水素バリア膜ではなく水素を供給するための水素拡散膜１７が形成されている。水素拡散膜１７は、例えば、プラズマＣＶＤ法により堆積され、水素を１×１０20個／ｃｍ3以上含む窒化硅素（ＳｉＮ）を用いればよい。水素を含むＳｉＮ膜は、熱処理により水素を放出する。従って、第３の窒化物半導体層１５の水素拡散膜１７に覆われた部分には、不純物を選択的に活性化する熱処理の際に、水素拡散膜１７から水素が供給される。このため、第３の窒化物半導体層１５の水素拡散膜１７に覆われた部分においては、不純物から水素が脱離せず、不純物が不活性な状態が保たれる。一方、第３の窒化物半導体層１５の開口部から露出した部分においては、不純物が活性化されｐ型の導電性を有するコントロール領域１５ａを選択的に形成することができる。
【００６５】
図８は、１×１０19ｃｍ-3程度の濃度となるようにＭｇをドープしたＡｌ0.15Ｇａ0.85Ｎ層を熱処理した場合の熱処理温度と抵抗率との相関を示している。なお、熱処理は窒素雰囲気において２０分間行った。図８に示すように水素を含むＳｉＮからなる水素拡散膜を設けた場合には、熱処理温度を高くするとＡｌ0.15Ｇａ0.85Ｎ層の抵抗率が若干上昇している。これは、水素拡散膜から水素が供給されＡｌ0.15Ｇａ0.85Ｎ層中のＭｇと結合することによると考えられる。
【００６６】
図９は、ＭｇをドープしたＡｌ0.15Ｇａ0.85Ｎ層を水素拡散膜により被覆して熱処理した際の、水素拡散膜に含まれる水素濃度と、Ａｌ0.15Ｇａ0.85Ｎ層の抵抗率との相関を示している。図９において熱処理温度は８００℃とし、熱処理時間は２０分とした。図９に示すように水素拡散膜に含まれる水素濃度を１×１０20ｃｍ-3以上とすることにより、Ｍｇの不活性化を促進し抵抗率を上昇させることができる。適切な濃度の水素を含むＳｉＮ膜は、プラズマＣＶＤ法を用いてＳｉＮ膜を形成する際の成膜条件を適切に設定することにより容易に形成することができる。
【００６７】
なお、第２の実施形態と同様に高抵抗領域１５ｂの一部の膜厚を薄くした例を示したが、第１の実施形態のように、高抵抗領域１５ｂの膜厚を一定としてもよい。また、コントロール領域１５ａを形成した後の工程において、４００℃以上の温度に曝される熱処理工程がない場合には、コントロール領域１５ａを形成した後に水素拡散膜１７を除去してもよい。
【００６８】
（第４の実施形態）
以下に、本発明の第４の実施形態について図面を参照して説明する。図１０は第４の実施形態に係る窒化物半導体トランジスタの断面構成を示している。図１０において図７と同一の構成要素には同一の符号を附すことにより説明を省略する。
【００６９】
図１０に示すように第４の実施形態のトランジスタは、ＧａＮからなる第１の窒化物半導体層１３の膜厚を１０ｎｍとし、第１の窒化物半導体層の下に、厚さが１μｍのアンドープのＡｌ0.08Ｇａ0.92Ｎからなる第４の窒化物半導体層２１を備えている。
【００７０】
図１１は本実施形態のトランジスタのコントロール領域におけるエネルギーバンドを示している。図１１に示すようにバンドギャップが大きいＡｌＧａＮからなる第４の窒化物半導体層２１と第２の窒化物半導体層１４との間に挟まれたているため、第１の窒化物半導体層１３においてバンドギャップにくぼみが生じ、伝導帯及び価電子帯にポテンシャル井戸が生じている。
【００７１】
本実施形態のトランジスタは、第１の窒化物半導体層１３と第４の窒化物半導体層２１との界面において、価電子帯にポテンシャル井戸が形成されている。このため、コントロール領域１５ａからチャネル領域に注入された正孔が、ポテンシャル井戸によって閉じ込められる。このため、チャネル領域に注入された正孔によるチャネル領域電流の増大をより効率よく行うことができる。
【００７２】
図１２はゲート電圧とドレイン電流との相関を示している。図１２に示すように第４の窒化物半導体層２１を設けることにより、閾値電圧が約２Ｖとなり、ゲート電極に５Ｖ以上の正バイアスを印加しても顕著なゲートリーク電流は流れず、４００ｍＡ／ｍｍ程度の最大ドレイン電流が得られた。
【００７３】
本実施形態において、第２の窒化物半導体層と第４の窒化物半導体層とのＡｌ組成比は、特に限定されないが、第２の窒化物半導体層のＡｌ組成比を第４の窒化物半導体層のＡｌ組成比よりも高くした方が、チャネル領域のキャリア濃度を高くするという観点からは好ましい。また、チャネル領域内の電子の濃度は第４の窒化物半導体層２１と第２の窒化物半導体層１４との自発分極量の差と等しくなる。従って、第４の窒化物半導体層２１を第２の窒化物半導体層と同一のＡｌ組成とすれば、コントロール領域にバイアスを印加しない場合にチャネル領域内の平均電子濃度をほぼゼロとすることが可能となる。これにより、コントロール領域からチャネル領域に注入された正孔の量に応じてチャネル領域の電流を増大させることが可能となる。
【００７４】
なお、図１０には水素拡散膜を設ける例を示しているが、水素バリア膜を設けた場合にも同様の効果が得られる。
【００７５】
(第５の実施形態)
以下に、本発明の第５の実施形態について図面を参照して説明する。図１３は第５の実施形態に係る窒化物半導体トランジスタの断面構成を示している。図１３において図７と同一の構成要素には同一の符号を附すことにより説明を省略する。
【００７６】
図１３に示すように本実施形態のトランジスタはソース電極１８が基板１１の裏面に引き出されている。高抵抗領域１５ｂ、第２の窒化物半導体層１４、第１の窒化物半導体層１３、バッファ層１２を貫通し、シリコンからなる基板１１の一部をエッチングするように形成されたビアホールに導電性材料が埋め込まれてビアプラグ２３が形成されている。ビアホールの底面である基板１１の上にはＡｌ等からなるビアホールメタル膜２４が形成されており、基板１１とビアプラグ２３とはオーミック接触している。
【００７７】
ビアプラグ２３とソース電極１８とは、トランジスタの上面を覆うＳｉＮからなるパッシベーション膜２５を貫通して形成されたメタル配線２６により電気的に接続されている。基板１１の裏面には、ＡｕＧｅＳｂ、Ｃｒ、ＮｉＣｒ及びＮｉの積層膜等からなる裏面電極２７が形成されており、ソース電極１８は、基板１１の裏面から接地することができる。
【００７８】
図１３には第３の実施形態のトランジスタについてソース電極を基板の裏面に引き出す例を示したが、他の実施形態のトランジスタについても同様にしてソース電極を基板の裏面に引き出すことができる。
【００７９】
なお、各実施形態においてノーマリオフ型のトランジスタについて説明を行ったが、コントロール領域におけるｐ型不純物の濃度並びに第２の窒化物半導体層となるＡｌＧａＮ層の膜厚及びＡｌ組成等を調整することによりノーマリオン型のトランジスタを形成することも可能である。ノーマリオン型のトランジスタにおいてもコントロール領域からチャネル領域に正孔が注入され、動作電流を増大させることが可能となるばかりでなく、ゲート電極に５Ｖ以上の大きな正バイアスを印加することが可能となり、窒化物半導体トランジスタのゲート駆動回路の設計が容易となる等の大きな効果が期待できる。
【産業上の利用可能性】
【００８０】
本発明に係る窒化物半導体トランジスタ及びその製造方法は、動作電流が大きく且つスイッチング特性に優れたノーマリオフ化することが容易な窒化物半導体トランジスタを実現でき、例えば、高耐圧パワートランジスタ等の窒化物半導体トランジスタ及びその製造方法等として有用である。
【図面の簡単な説明】
【００８１】
【図１】本発明の第１の実施形態に係る窒化物半導体トランジスタを示す断面図である。
【図２】（ａ）及び（ｂ）は本発明の第１の実施形態に係る窒化物半導体トランジスタのエネルギーバンド構造を示し、（ａ）はコントロール領域であり、（ｂ）はコントロール領域以外の素子領域の及びコントロール領域である。
【図３】（ａ）及び（ｂ）は本発明の第１の実施形態に係る窒化物半導体トランジスタの特性を示し、（ａ）はドレイン電流とゲート電圧との相関を示すグラフであり、（ｂ）はドレイン電流とドレイン電圧との相関を示すグラフである。
【図４】本発明の第１の実施形態に係る窒化物半導体トランジスタにおけるｐ型不純物を含む窒化物半導体層の抵抗率と熱処理温度との相関を示すグラフである。
【図５】本発明の第２の実施形態に係る窒化物半導体トランジスタを示す断面図である。
【図６】本発明の第２の実施形態に係る窒化物半導体トランジスタにおけるドレイン電流とドレイン電圧との相関を示すグラフである。
【図７】本発明の第３の実施形態に係る窒化物半導体トランジスタを示す断面図である。
【図８】本発明の第３の実施形態に係る窒化物半導体トランジスタにおけるｐ型不純物を含む窒化物半導体層の抵抗率と熱処理温度との相関を示すグラフである。
【図９】本発明の第１の実施形態に係る窒化物半導体トランジスタにおけるｐ型不純物を含む窒化物半導体層の抵抗率と水素拡散膜の水素濃度との相関を示すグラフである。
【図１０】本発明の第４の実施形態に係る窒化物半導体トランジスタを示す断面図である。
【図１１】本発明の第４の実施形態に係る窒化物半導体トランジスタのエネルギーバンド構造を示すバンド図である。
【図１２】本発明の第４の実施形態に係る窒化物半導体トランジスタにおけるドレイン電流とゲート電圧との相関を示すグラフである。
【図１３】本発明の第５の実施形態に係る窒化物半導体トランジスタを示す断面図である。
【図１４】従来例に係る窒化物半導体トランジスタを示す断面図である。
【符号の説明】
【００８２】
１１      基板
１２      バッファ層
１３      第１の窒化物半導体層
１４      第２の窒化物半導体層
１５      第３の窒化物半導体層
１５ａ    コントロール領域
１５ｂ    高抵抗領域
１６      水素バリア膜
１７      水素拡散膜
１８      ソース電極
１９      ドレイン電極
２０      ゲート電極
２１      第４の窒化物半導体層
２３      ビアプラグ
２４      ビアホールメタル膜
２５      パッシベーション膜
２６      メタル配線
２７      裏面電極
【図１】
2008098434.tif 000003
【図２】
2008098434.tif 000004
【図３】
2008098434.tif 000005
【図４】
2008098434.tif 000006
【図５】
2008098434.tif 000007
【図６】
2008098434.tif 000008
【図７】
2008098434.tif 000009
【図８】
2008098434.tif 000010
【図９】
2008098434.tif 000011
【図１０】
2008098434.tif 000012
【図１１】
2008098434.tif 000013
【図１２】
2008098434.tif 000014
【図１３】
2008098434.tif 000015
【図１４】
2008098434.tif 000016