(57)【要約】【課題】接地プレート或いは接地端子と接地用チップ端子を接続するボンディングワイヤのワイヤ状態をテスト可能にする。【解決手段】半導体装置４０には、基板１の表面にプレート２ａ及び２ｂが設けられ、基板１の裏面にボール端子ＰＢ１乃至６が設けられる。基板１には、ボール端子ＰＢ２とプレート２ａを接続する接続リード５ａが埋設され、ボール端子ＰＢ５とプレート２ｂを接続する接続リード５ｂが埋設される。接地用チップ端子であるチップ端子ＰＣａは、ボンディングワイヤ６ａによりプレート２ａに接続され、ボンディングワイヤ６ａ、プレート２ａ、及び接続リード５ａを介してボール端子ＰＢ２に接続される。接地用チップ端子であるチップ端子ＰＣｂは、ボンディングワイヤ６ｂによりプレート２ｂに接続され、ボンディングワイヤ６ｂ、プレート２ｂ、及び接続リード５ｂを介してボール端子ＰＢ５に接続される。【選択図】図２
2008098446.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に設けられ、互いに離間して形成される複数のプレートと、
前記複数のプレート上にまたがって載置され、前記プレートの数以上の複数のチップ端子を有する半導体チップと、
前記プレートと前記チップ端子とを、それぞれ接続するボンディングワイヤと、
前記プレートと前記ボンディングワイヤとを介して、前記チップ端子に電気的に接続される外部端子と、
を具備することを特徴とする半導体装置。
【請求項２】
互いに離間して形成される複数のプレートと、
前記複数のプレート上にまたがって載置され、前記プレートの数以上の複数のチップ端子を有する半導体チップと、
前記プレートと前記チップ端子とを、それぞれ接続するボンディングワイヤと、
前記プレートの端部に接して設けられるインナリードに接続され、前記インナリードと、前記プレートと、前記ボンディングワイヤとを介して、前記チップ端子に電気的に接続されるアウタリードと、
を具備することを特徴とする半導体装置。
【請求項３】
基板と、
前記基板上に設けられ、互いに離間して形成される第１乃至第４のプレートと、
前記第１及び第２のプレート上にまたがって載置され、第１及び第２のチップ端子を有する第１の半導体チップと、
前記第３及び第４のプレート上にまたがって載置され、第３及び第４のチップ端子を有し、前記第１の半導体チップと離間して形成される第２の半導体チップと、
前記第１のプレートと前記第１のチップ端子を接続する第１のボンディングワイヤと、
前記第２のプレートと前記第２のチップ端子を接続する第２のボンディングワイヤと、
前記第３のプレートと前記第３のチップ端子を接続する第３のボンディングワイヤと、
前記第４のプレートと前記第４のチップ端子を接続する第４のボンディングワイヤと、
前記第１のプレートと第１のボンディングワイヤとを介して、前記第１のチップ端子に電気的に接続される第１の外部端子と、
前記第２のプレートと第２のボンディングワイヤとを介して、前記第２のチップ端子に電気的に接続される第２の外部端子と、
前記第３のプレートと第３のボンディングワイヤとを介して、前記第３のチップ端子に電気的に接続される第３の外部端子と、
前記第４のプレートと第４のボンディングワイヤとを介して、前記第４のチップ端子に電気的に接続される第４の外部端子と、
を具備することを特徴とする半導体装置。
【請求項４】
前記プレート、前記半導体チップ、及び前記ボンディングは、モールド樹脂で封止されることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
前記ボンディングワイヤは、前記半導体チップの電源端子、入力端子、或いは出力端子に接続されるボンディングワイヤよりも短いことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップが封止された半導体装置に関するものである。
【背景技術】
【０００２】
半導体素子或いは半導体集積回路である半導体チップは、チップ端子と半導体パッケージの端子がボンディングワイヤで接続され、樹脂或いは金属キャップなどにより気密封止される（例えば、特許文献１参照。）。
【０００３】
特許文献１などに記載されている半導体装置では、気密封止後にチップ端子と半導体パッケージの端子を接続するボンディングワイヤのワイヤ状態を電気的に検査することは非常に困難である。ワイヤ状態の電気的検査では、何らかの原因でチップ端子と半導体パッケージの端子の間がオープンになったりしているか、或いは良好にボンディングされた状態を維持しているのかを判定する。特に、高周波特性を有する半導体チップでは、接地用チップ端子と半導体パッケージの接地プレート或いは接地端子の間を、複数本のワイヤ長の短いボンディングワイヤで接続して高周波特性を向上させている。
【０００４】
ところが、接地用チップ端子と半導体パッケージの接地プレート或いは接地端子の間を、ワイヤ長の短いボンディングワイヤで複数本接続する場合、気密封止後に、接地用のボンディングワイヤがそれぞれ良好な状態でボンディングされているか、或いはオープン状態になっているかの判別を行うことができないという問題点がある。更に、半導体パッケージの接地端子が複数設けられている場合、一層ワイヤ状態の判別が困難になるという問題点がある。
【特許文献１】特開平９−２１３８６８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、接地プレート或いは接地端子と接地用チップ端子を接続するボンディングワイヤのワイヤ状態をテストできる半導体装置を提供する。
【課題を解決するための手段】
【０００６】
本発明の一態様の半導体装置は、基板と、前記基板上に設けられ、互いに離間して形成される複数のプレートと、前記複数のプレート上にまたがって載置され、前記プレートの数以上の複数のチップ端子を有する半導体チップと、前記プレートと前記チップ端子とを、それぞれ接続するボンディングワイヤと、前記プレートと前記ボンディングワイヤとを介して、前記チップ端子に電気的に接続される外部端子とを具備することを特徴とする。
【０００７】
本発明の他態様の半導体装置は、互いに離間して形成される複数のプレートと、
前記複数のプレート上にまたがって載置され、前記プレートの数以上の複数のチップ端子を有する半導体チップと、前記プレートと前記チップ端子とを、それぞれ接続するボンディングワイヤと、前記プレートの端部に接して設けられるインナリードに接続され、前記インナリードと、前記プレートと、前記ボンディングワイヤとを介して、前記チップ端子に電気的に接続されるアウタリードとを具備することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、接地プレート或いは接地端子と接地用チップ端子を接続するボンディングワイヤのワイヤ状態をテストできる半導体装置を提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００１０】
まず、本発明の実施例１に係る半導体装置について、図面を参照して説明する。図１は、半導体装置を示す平面図、図２は図１のＡ−Ａ線に沿う半導体装置の断面図である。本実施例では、半導体チップの接地用チップ端子とプレートを１本のボンディングワイヤで接続し、このボンディングワイヤのワイヤ状態をＤＣテスト可能にしている。
【００１１】
図１に示すように、半導体装置４０には、基板１、プレート２ａ、プレート２ｂ、半導体チップ４、ボンディングワイヤ６ａ、ボンディングワイヤ６ｂ、ボンディングワイヤ６−１乃至６−４、及び接続端子１１ａ乃至１１ｄが設けられる。
【００１２】
ここで、プレート２ａ及びプレート２ｂは、半導体装置４０の外部と電気的に接続することができ、接地電位（グランドとも呼称される）に接続することができる。
【００１３】
半導体装置４０は、樹脂封止型ＢＧＡ（Ball  Grid  Array）であり、基板１表面、プレート２ａ、プレート２ｂ、半導体チップ４、ボンディングワイヤ６ａ、ボンディングワイヤ６ｂ、ボンディングワイヤ６−１乃至６−４、及び接続端子１１ａ乃至１１ｄはモールド樹脂にて封止されている。
【００１４】
基板１は、例えば、ガラスエポキシ基板から構成され、その表面（第一主面）に、例えばＣｕ（銅）からなるプレート２ａ、プレート２ｂ、及び接続端子１１ａ乃至１１ｄが設けられる。なお、ガラスエポキシ基板の代わりにポリイミド基板やセラミック基板などを用いてもよい。プレート２ａ及びプレート２ｂは、離間して配置され、略長方形を有する。ここで、プレート２ａ、プレート２ｂ、及び接続端子１１ａ乃至１１ｄは、接続リードを介して半導体装置４０の端子にそれぞれ接続される。
【００１５】
半導体チップ４は、例えばＧＨｚ帯で動作する高周波半導体集積回路であり、その表面（第一主面）にチップ端子ＰＣａ、チップ端子ＰＣｂ、チップ端子ＰＣ１−４が設けられ、プレート２ａ及び２ｂ上に載置される。ここで、チップ端子ＰＣａ及びチップ端子ＰＣｂは半導体チップ４の接地用チップ端子である。チップ端子ＰＣ１−４は、電源端子、入力端子、及び出力端子である。なお、チップ端子ＰＣａ、チップ端子ＰＣｂ、及びチップ端子ＰＣ１−４以外の端子の図示及び説明を省略する。
【００１６】
ボンディングワイヤ６−１乃至４よりもワイヤ長の短いボンディングワイヤ６ａは、一端が半導体チップ４の接地用チップ端子であるチップ端子ＰＣａに接続され、他端がチップ端子ＰＣａの側部のプレート２ａに接続される。ボンディングワイヤ６−１乃至４よりもワイヤ長の短いボンディングワイヤ６ｂは、一端が半導体チップ４の接地用チップ端子であるチップ端子ＰＣｂに接続され、他端がチップ端子ＰＣｂの側部のプレート２ｂに接続される。
【００１７】
ワイヤ長の比較的長いボンディングワイヤ６−１は、一端がチップ端子ＰＣ１に接続され、他端が接続端子１１ａに接続される。ワイヤ長の比較的長いボンディングワイヤ６−２は、一端がチップ端子ＰＣ２に接続され、他端が接続端子１１ｂに接続される。ワイヤ長の比較的長いボンディングワイヤ６−３は、一端がチップ端子ＰＣ３に接続され、他端が接続端子１１ｃに接続される。ワイヤ長の比較的長いボンディングワイヤ６−４は、一端がチップ端子ＰＣ４に接続され、他端が接続端子１１ｄに接続される。ここでは、接地用チップ端子（ＰＣａ及びＰＣｂ）をプレート（２ａ及び２ｂ）と同数にしているが、接地用チップ端子をプレートよりも多くしてもよい。
【００１８】
図２に示すように、半導体装置４０には、基板１の表面（第一主面）にプレート２ａ及び２ｂが設けられ、基板１の裏面（第一主面と相対向する第二主面）に外部端子としてのボール端子ＰＢ１乃至６が設けられる。基板１には、ボール端子ＰＢ２とプレート２ａを接続する接続リード５ａが埋設され、ボール端子ＰＢ５とプレート２ｂを接続する接続リード５ｂが埋設される。接続リード５ａ及び５ｂは、例えば銅（Ｃｕ）からなる。
【００１９】
半導体チップ４は、絶縁タイプポリイミド樹脂からなる接着層３により、プレート２ａ及び２ｂ上に接着固定される。なお、絶縁タイプポリイミド樹脂の代わりに絶縁性樹脂ペーストなどを用いてもよい。プレート２ａ、プレート２ｂ、接着層３、半導体チップ４、ボンディングワイヤ６ａ、及びボンディングワイヤ６ｂは、モールド樹脂７により気密封止される。
【００２０】
半導体チップ４の接地用チップ端子としてのチップ端子ＰＣａは、ボンディングワイヤ６ａによりプレート２ａに接続され、ボンディングワイヤ６ａ、プレート２ａ、及び接続リード５ａを介して半導体装置４０の外部端子としてのボール端子ＰＢ２に接続される。半導体チップ４の接地用チップ端子としてのチップ端子ＰＣｂは、ボンディングワイヤ６ｂによりプレート２ｂに接続され、ボンディングワイヤ６ｂ、プレート２ｂ、及び接続リード５ｂを介して半導体装置４０の外部端子としてのボール端子ＰＢ５に接続される。
【００２１】
上述したように、本実施例の半導体装置では、基板１、プレート２ａ、プレート２ｂ、半導体チップ４、ボンディングワイヤ６ａ、ボンディングワイヤ６ｂ、ボンディングワイヤ６−１乃至６−４、及び接続端子１１ａ乃至１１ｄが設けられる。基板１表面、プレート２ａ、プレート２ｂ、半導体チップ４、ボンディングワイヤ６ａ、ボンディングワイヤ６ｂ、ボンディングワイヤ６−１乃至６−４、及び接続端子１１ａ乃至１１ｄはモールド樹脂にて気密封止されている。接地用チップ端子であるチップ端子ＰＣａは、ボンディングワイヤ６ａによりプレート２ａに接続され、ボンディングワイヤ６ａ、プレート２ａ、及び接続リード５ａを介してボール端子ＰＢ２に接続される。接地用チップ端子であるチップ端子ＰＣｂは、ボンディングワイヤ６ｂによりプレート２ｂに接続され、ボンディングワイヤ６ｂ、プレート２ｂ、及び接続リード５ｂを介してボール端子ＰＢ５に接続される。ボール端子ＰＢ２とボール端子ＰＢ５は、ボンディングワイヤ６ａ及び６ｂを介して電気的に接続される。
【００２２】
このため、ボンディングワイヤ６ａ及び６ｂの接続状態がボンディング直後からモールド封止後まで、良好な状態に維持されているか、或いは何らかの原因でオープン状態になっているかを、ボール端子ＰＢ２とボール端子ＰＢ５の間にＤＣ印加することにより判定することができる。
【００２３】
なお、本実施例では樹脂封止型ＢＧＡに適用したが、面積が大きな半導体チップを内蔵したＬＧＡ（Land  Grid  Array）などにも適用できる。また、樹脂封止型パッケージの代わりに面積が大きな半導体チップを内蔵した気密封止型パッケージ（hermetic  sealing  package）にも適用できる。
【実施例２】
【００２４】
本発明の実施例２に係る半導体装置について図面を参照して説明する。図３は、半導体装置を示す平面図、図４は図３のＢ−Ｂ線に沿う半導体装置の断面図である。本実施例では、プレートと半導体チップの接地用チップ端子を複数設け、半導体チップの接地用チップ端子とプレートをそれぞれ１本のボンディングワイヤで接続し、このボンディングワイヤのワイヤ状態をＤＣテスト可能にしている。
【００２５】
図３に示すように、半導体装置４０ａには、プレート２ａ乃至２ｄ、半導体チップ４ａ、ボンディングワイヤ６ａ乃至６ｄ、ボンディングワイヤ６−１乃至６−１２、インナリードＩＬａ乃至ＩＬｄ、インナリードＩＬ１乃至ＩＬ１２、アウタリードＯＬａ乃至ＯＬｄ、アウタリードＯＬ１乃至ＯＬ１２、及びモールド樹脂７が設けられる。
【００２６】
半導体装置４０ａは、端子が２方向に設けられる樹脂封止型パッケージであり、プレート２ａ乃至２ｄ、半導体チップ４ａ、ボンディングワイヤ６ａ乃至６ｄ、ボンディングワイヤ６−１乃至６−１２、及びインナリードＩＬａ乃至ＩＬｄ、インナリードＩＬ１乃至ＩＬ１２は、モールド樹脂７にて気密封止される。モールド樹脂７にて気密封止されないアウタリードＯＬａ乃至ＯＬｄ、及びアウタリードＯＬ１乃至ＯＬ１２は、外部端子として用いられる。
【００２７】
プレート２ａ乃至２ｄは、互いに離間して配置され、略四角形を有する。プレート２ａの端部には、インナリードＩＬａ及びアウタリードＯＬａが延在して設けられる。プレート２ｂの端部には、インナリードＩＬｂ及びアウタリードＯＬｂが延在して設けられる。プレート２ｃの端部には、インナリードＩＬｃ及びアウタリードＯＬｃが延在して設けられる。プレート２ｄの端部には、インナリードＩＬｄ及びアウタリードＯＬｄが延在して設けられる。
【００２８】
インナリードＩＬ１は、プレート２ａと離間配置され、アウタリードＯＬ１に接続される。インナリードＩＬ２は、プレート２ａと離間配置され、アウタリードＯＬ２に接続される。インナリードＩＬ３は、プレート２ａと離間配置され、アウタリードＯＬ３に接続される。インナリードＩＬ４は、プレート２ｃと離間配置され、アウタリードＯＬ４に接続される。インナリードＩＬ５は、プレート２ｃと離間配置され、アウタリードＯＬ５に接続される。インナリードＩＬ６は、プレート２ｃと離間配置され、アウタリードＯＬ６に接続される。インナリードＩＬ７は、プレート２ｂと離間配置され、アウタリードＯＬ７に接続される。インナリードＩＬ８は、プレート２ｂと離間配置され、アウタリードＯＬ８に接続される。インナリードＩＬ９は、プレート２ｂと離間配置され、アウタリードＯＬ９に接続される。インナリードＩＬ１０は、プレート２ｄと離間配置され、アウタリードＯＬ１０に接続される。インナリードＩＬ１１は、プレート２ｄと離間配置され、アウタリードＯＬ１１に接続される。インナリードＩＬ１２は、プレート２ｄと離間配置され、アウタリードＯＬ１２に接続される。
【００２９】
半導体チップ４ａは、高周波半導体集積回路であり、その表面（第一主面）にチップ端子ＰＣａ乃至ＰＣｄ、及びチップ端子ＰＣ１乃至ＰＣ１２が設けられ、プレート２ａ乃至２ｄ上に載置される。ここで、チップ端子ＰＣａ乃至ＰＣｄは半導体チップ４ａの接地用チップ端子である。チップ端子ＰＣ１乃至ＰＣ１２は、電源端子、入力端子、及び出力端子である。ここでは、接地用チップ端子をプレートと同数にしているが、接地用チップ端子をプレートよりも多くしてもよい。
【００３０】
ワイヤ長の短いボンディングワイヤ６ａは、一端が半導体チップ４ａの接地用チップ端子であるチップ端子ＰＣａに接続され、他端がチップ端子ＰＣａの側部のプレート２ａに接続される。ワイヤ長の短いボンディングワイヤ６ｂは、一端が半導体チップ４ａの接地用チップ端子であるチップ端子ＰＣｂに接続され、他端がチップ端子ＰＣｂの側部のプレート２ｂに接続される。ワイヤ長の短いボンディングワイヤ６ｃは、一端が半導体チップ４ａの接地用チップ端子であるチップ端子ＰＣｃに接続され、他端がチップ端子ＰＣｃの側部のプレート２ｃに接続される。ワイヤ長の短いボンディングワイヤ６ｄは、一端が半導体チップ４ａの接地用チップ端子であるチップ端子ＰＣｄに接続され、他端がチップ端子ＰＣｄの側部のプレート２ｄに接続される。
【００３１】
ワイヤ長の比較的長いボンディングワイヤ６−１は、一端がチップ端子ＰＣ１に接続され、他端がインナリードＩＬ１に接続される。ワイヤ長の比較的長いボンディングワイヤ６−２は、一端がチップ端子ＰＣ２に接続され、他端がインナリードＩＬ２に接続される。ワイヤ長の比較的長いボンディングワイヤ６−３は、一端がチップ端子ＰＣ３に接続され、他端がインナリードＩＬ３に接続される。ワイヤ長の比較的長いボンディングワイヤ６−４は、一端がチップ端子ＰＣ４に接続され、他端がインナリードＩＬ４に接続される。ワイヤ長の比較的長いボンディングワイヤ６−５は、一端がチップ端子ＰＣ５に接続され、他端がインナリードＩＬ５に接続される。ワイヤ長の比較的長いボンディングワイヤ６−６は、一端がチップ端子ＰＣ６に接続され、他端がインナリードＩＬ６に接続される。ワイヤ長の比較的長いボンディングワイヤ６−７は、一端がチップ端子ＰＣ７に接続され、他端がインナリードＩＬ７に接続される。ワイヤ長の比較的長いボンディングワイヤ６−８は、一端がチップ端子ＰＣ８に接続され、他端がインナリードＩＬ８に接続される。ワイヤ長の比較的長いボンディングワイヤ６−９は、一端がチップ端子ＰＣ９に接続され、他端がインナリードＩＬ９に接続される。ワイヤ長の比較的長いボンディングワイヤ６−１０は、一端がチップ端子ＰＣ１０に接続され、他端がインナリードＩＬ１０に接続される。ワイヤ長の比較的長いボンディングワイヤ６−１１は、一端がチップ端子ＰＣ１１に接続され、他端がインナリードＩＬ１１に接続される。ワイヤ長の比較的長いボンディングワイヤ６−１２は、一端がチップ端子ＰＣ１２に接続され、他端がインナリードＩＬ１２に接続される。
【００３２】
図４に示すように、半導体装置４０ａには、半導体チップ４ａが絶縁タイプポリイミド樹脂からなる接着層３により、プレート２ａ及び２ｂ上に接着固定される。プレート２ａの端部には、延在してインナリードＩＬａ及びアウタリードＯＬａが設けられる。アウタリードＯＬａは折り曲げられ、その端部はモールド樹脂７の底部と同じ高さに形成される。プレート２ｂの端部には、延在してインナリードＩＬｂ及びアウタリードＯＬｂが設けられる。アウタリードＯＬｂは折り曲げられ、その端部はモールド樹脂７の底部と同じ高さに形成される。プレート２ａ、プレート２ｂ、インナリードＩＬａ、インナリードＩＬｂ、接着層３、半導体チップ４ａ、ボンディングワイヤ６ａ、及びボンディングワイヤ６ｂは、モールド樹脂７により気密封止される。
【００３３】
半導体チップ４ａの接地用チップ端子としてのチップ端子ＰＣａは、ボンディングワイヤ６ａによりプレート２ａに接続され、ボンディングワイヤ６ａ、プレート２ａ、及びインナリードＩＬａを介して半導体装置４０ａの外部端子としてのアウタリードＯＬａに接続される。半導体チップ４ａの接地用チップ端子としてのチップ端子ＰＣｂは、ボンディングワイヤ６ｂによりプレート２ｂに接続され、ボンディングワイヤ６ｂ、プレート２ｂ、及びインナリードＩＬｂを介して半導体装置４０ａの外部端子としてのアウタリードＯＬｂに接続される。図示しないが、半導体チップ４ａの接地用チップ端子としてのチップ端子ＰＣｃは半導体装置４０ａの外部端子としてのアウタリードＯＬｃに接続され、半導体チップ４ａの接地用チップ端子としてのチップ端子ＰＣｄは半導体装置４０ａの外部端子としてのアウタリードＯＬｄに接続される。
【００３４】
上述したように、本実施例の半導体装置では、プレート２ａ乃至２ｄ、半導体チップ４ａ、ボンディングワイヤ６ａ乃至６ｄ、ボンディングワイヤ６−１乃至６−１２、インナリードＩＬａ乃至ＩＬｄ、インナリードＩＬ１乃至ＩＬ１２、アウタリードＯＬａ乃至ＯＬｄ、アウタリードＯＬ１乃至ＯＬ１２、及びモールド樹脂７が設けられる。プレート２ａ、プレート２ｂ、インナリードＩＬａ、インナリードＩＬｂ、接着層３、半導体チップ４ａ、ボンディングワイヤ６ａ、及びボンディングワイヤ６ｂは、モールド樹脂７により気密封止される。チップ端子ＰＣａは、ボンディングワイヤ６ａによりプレート２ａに接続され、ボンディングワイヤ６ａ、プレート２ａ、及びインナリードＩＬａを介してアウタリードＯＬａに接続される。チップ端子ＰＣｂは、ボンディングワイヤ６ｂによりプレート２ｂに接続され、ボンディングワイヤ６ｂ、プレート２ｂ、及びインナリードＩＬｂを介してアウタリードＯＬｂに接続される。アウタリードＯＬａ乃至ＯＬｄは、ボンディングワイヤ６ａ乃至６ｄを介してそれぞれ電気的に接続される。
【００３５】
このため、ボンディングワイヤ６ａ乃至６ｄの接続状態がボンディング直後からモールド封止後まで、良好な状態に維持されているか、或いは何らかの原因でオープン状態になっているかを、例えばアウタリードＯＬａ乃至ＯＬｄの間のいずれか２つにＤＣ印加することにより判定することができる。
【００３６】
なお、本実施例では、端子が２方向に設けられ、リードフレームを用いた樹脂封止型パッケージに適用したが、ＱＦＮ（Quad  Flat  Non−leaded  package）、或いはＱＦＰ（Quad  Flat  Package）などにも適用できる。また、プレートを４個設けているが、必ずしもこれに限定されるものではなく、３個或いは５個以上設けてもよい。更に、半導体装置のリードフレームがインナーリードとアウターリードによる同形状２層以上の構成で、電気的に接続されるパッケージ構造などにも適用できる。
【実施例３】
【００３７】
次に、本発明の実施例３に係る半導体装置について図面を参照して説明する。図５は、半導体装置を示す平面図である。本実施例では、半導体チップ及びプレートを複数設け、半導体チップの接地用チップ端子とプレートをそれぞれ１本のボンディングワイヤで接続し、このボンディングワイヤのワイヤ状態をＤＣテスト可能にしている。
【００３８】
図５に示すように、半導体装置４０ｂには、基板１ａ、プレート２−１乃至２−４、半導体チップ４−１、半導体チップ４−２、ボンディングワイヤ６−１ａ、ボンディングワイヤ６−１ｂ、ボンディングワイヤ６−２ａ、ボンディングワイヤ６−２ｂ、ボンディングワイヤ６−１３乃至６−１５、ボンディングワイヤ６−２１乃至６−２３、及び接続端子１１−１乃至１１−６が設けられる。
【００３９】
半導体装置４０は、ＭＣＰ（Multi  Chip  Package）としての樹脂封止型ＢＧＡ（Ball  Grid  Array）であり、基板１ａ表面、プレート２−１乃至２−４、半導体チップ４−１、半導体チップ４−２、ボンディングワイヤ６−１ａ、ボンディングワイヤ６−１ｂ、ボンディングワイヤ６−２ａ、ボンディングワイヤ６−２ｂ、ボンディングワイヤ６−１３乃至６−１５、ボンディングワイヤ６−２１乃至６−２３、及び接続端子１１−１乃至１１−６はモールド樹脂にて気密封止されている。
【００４０】
基板１ａは、例えば、ガラスエポキシ基板から構成され、その表面（第一主面）に、例えばＣｕ（銅）からなるプレート２−１乃至２−４、及び接続端子１１−１乃至１１−６が設けられる。プレート２−１乃至２−４は、互いに離間して配置され、略長方形を有する。ここで、プレート２−１乃至２−４、及び接続端子１１−１乃至１１−６は、接続リードを介して半導体装置４０ｂの端子にそれぞれ接続される。
【００４１】
半導体チップ４−１は、例えば高周波信号を受信する高周波半導体集積回路であり、その表面（第一主面）にチップ端子ＰＣ１ａ、チップ端子ＰＣ１ｂ、チップ端子ＰＣ１３乃至ＰＣ１５が設けられ、プレート２−１及び２−２上に載置される。ここで、チップ端子ＰＣ１ａ及びチップ端子ＰＣ１ｂは半導体チップ４−１の接地用チップ端子である。チップ端子ＰＣ１３乃至１５は、電源端子、入力端子、及び出力端子である。
【００４２】
半導体チップ４−２は、例えば高周波信号を発信する高周波半導体集積回路であり、その表面（第一主面）にチップ端子ＰＣ２ａ、チップ端子ＰＣ２ｂ、チップ端子ＰＣ２１乃至ＰＣ２３が設けられ、プレート２−３及び２−４上に載置される。ここで、チップ端子ＰＣ２ａ及びチップ端子ＰＣ２ｂは半導体チップ４−２の接地用チップ端子である。チップ端子ＰＣ２１乃至ＰＣ２３は、電源端子、入力端子、及び出力端子である。
【００４３】
ワイヤ長の短いボンディングワイヤ６−１ａは、一端が半導体チップ４−１の接地用チップ端子であるチップ端子ＰＣ１ａに接続され、他端がチップ端子ＰＣ１ａの側部のプレート２−１に接続される。ワイヤ長の短いボンディングワイヤ６−１ｂは、一端が半導体チップ４−１の接地用チップ端子であるチップ端子ＰＣ１ｂに接続され、他端がチップ端子ＰＣ１ｂの側部のプレート２−２に接続される。ワイヤ長の短いボンディングワイヤ６−２ａは、一端が半導体チップ４−２の接地用チップ端子であるチップ端子ＰＣ２ａに接続され、他端がチップ端子ＰＣ２ａの側部のプレート２−３に接続される。ワイヤ長の短いボンディングワイヤ６−２ｂは、一端が半導体チップ４−２の接地用チップ端子であるチップ端子ＰＣ２ｂに接続され、他端がチップ端子ＰＣ２ｂの側部のプレート２−４に接続される。
【００４４】
ワイヤ長の比較的長いボンディングワイヤ６−１３は、一端がチップ端子ＰＣ１３に接続され、他端が接続端子１１−１に接続される。ワイヤ長の比較的長いボンディングワイヤ６−１４は、一端がチップ端子ＰＣ１４に接続され、他端が接続端子１１−２に接続される。ワイヤ長の比較的長いボンディングワイヤ６−１５は、一端がチップ端子ＰＣ１５に接続され、他端が接続端子１１−３に接続される。ワイヤ長の比較的長いボンディングワイヤ６−２１は、一端がチップ端子ＰＣ２１に接続され、他端が接続端子１１−４に接続される。ワイヤ長の比較的長いボンディングワイヤ６−２２は、一端がチップ端子ＰＣ２２に接続され、他端が接続端子１１−５に接続される。ワイヤ長の比較的長いボンディングワイヤ６−２３は、一端がチップ端子ＰＣ２３に接続され、他端が接続端子１１−６に接続される。
【００４５】
半導体チップ４−１の接地用チップ端子としてのチップ端子ＰＣ１ａは、ボンディングワイヤ６−１ａによりプレート２−１に接続され、半導体装置４０ｂの外部端子としての第１のボール端子に接続される。半導体チップ４−１の接地用チップ端子としてのチップ端子ＰＣ１ｂは、ボンディングワイヤ６−１ｂによりプレート２−２に接続され、半導体装置４０ｂの外部端子としての第２のボール端子に接続される。半導体チップ４−２の接地用チップ端子としてのチップ端子ＰＣ２ａは、ボンディングワイヤ６−２ａによりプレート２−３に接続され、半導体装置４０ｂの外部端子としての第３のボール端子に接続される。半導体チップ４−２の接地用チップ端子としてのチップ端子ＰＣ２ｂは、ボンディングワイヤ６−２ｂによりプレート２−４に接続され、半導体装置４０ｂの外部端子としての第４のボール端子に接続される。
【００４６】
上述したように、本実施例の半導体装置では、基板１ａ、プレート２−１乃至２−４、半導体チップ４−１、半導体チップ４−２、ボンディングワイヤ６−１ａ、ボンディングワイヤ６−１ｂ、ボンディングワイヤ６−２ａ、ボンディングワイヤ６−２ｂ、ボンディングワイヤ６−１３乃至６−１５、ボンディングワイヤ６−２１乃至６−２３、及び接続端子１１−１乃至１１−６が設けられる。基板１ａ表面、プレート２−１乃至２−４、半導体チップ４−１、半導体チップ４−２、ボンディングワイヤ６−１ａ、ボンディングワイヤ６−１ｂ、ボンディングワイヤ６−２ａ、ボンディングワイヤ６−２ｂ、ボンディングワイヤ６−１３乃至６−１５、ボンディングワイヤ６−２１乃至６−２３、及び接続端子１１−１乃至１１−６はモールド樹脂にて気密封止される。チップ端子ＰＣ１ａは、ボンディングワイヤ６−１ａによりプレート２−１に接続され、第１のボール端子に接続される。チップ端子ＰＣ１ｂは、ボンディングワイヤ６−１ｂによりプレート２−２に接続され、第２のボール端子に接続される。チップ端子ＰＣ２ａは、ボンディングワイヤ６−２ａによりプレート２−３に接続され、第３のボール端子に接続される。チップ端子ＰＣ２ｂは、ボンディングワイヤ６−２ｂによりプレート２−４に接続され、第４のボール端子に接続される。第１のボール端子と第２のボール端子は、ボンディングワイヤ６−１ａ及び６−１ｂを介して電気的に接続される。第３のボール端子と第４のボール端子は、ボンディングワイヤ６−２ａ及び６−２ｂを介して電気的に接続される。
【００４７】
このため、ボンディングワイヤ６−１ａ及び６−１ｂの接続状態がボンディング直後からモールド封止後まで、良好な状態に維持されているか、或いは何らかの原因でオープン状態になっているかを、第１のボール端子と第２のボール端子の間にＤＣ印加することにより判定することができる。また、ボンディングワイヤ６−２ａ及び６−２ｂの接続状態がボンディング直後からモールド封止後まで、良好な状態に維持されているか、或いは何らかの原因でオープン状態になっているかを、第３のボール端子と第４のボール端子の間にＤＣ印加することにより判定することができる。
【００４８】
また、半導体チップ４−１が載置されるプレート２−１及び２−２と、半導体チップ４−２が載置されるプレート２−３及び２−４とは、基板１ａ上に離間形成されているので、半導体チップ４−１と半導体チップ４−２の間の電気的な相互干渉を低減することができる。
【００４９】
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
【００５０】
例えば、本実施例では、樹脂封止型ＢＧＡやリードフレームを用いた樹脂封止型パッケージについて説明したが、ＳｉＰ（System  in  Package）やＭＣＭ（Multi  Chip  Module）等にも適用できる。
【００５１】
本発明は、以下の付記に記載されているような構成が考えられる。  
（付記１）  基板と、前記基板上に設けられ、互いに離間して形成される複数のプレートと、前記複数のプレート上にまたがって載置され、前記プレートの数以上の複数のチップ端子を有する半導体チップと、前記プレートと前記チップ端子とを、それぞれ接続するボンディングワイヤと、前記プレートと前記ボンディングワイヤとを介して、前記チップ端子に電気的に接続される外部端子とを具備し、前記プレート、前記半導体チップ、及び前記ボンディングワイヤは封止される半導体装置。
【００５２】
（付記２）  前記ボンディングワイヤは、前記半導体チップの電源端子、入力端子、或いは出力端子に接続されるボンディングワイヤよりも短いことを特徴とする付記１に記載の半導体装置。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施例１に係る半導体装置を示す平面図。
【図２】図１のＡ−Ａ線に沿う半導体装置の断面図。
【図３】本発明の実施例２に係る半導体装置を示す平面図。
【図４】図３のＢ−Ｂ線に沿う半導体装置の断面図。
【図５】本発明の実施例３に係る半導体装置を示す平面図。
【符号の説明】
【００５４】
１、１ａ  基板
２ａ〜ｄ、２−１〜４  プレート
３  接着層
４、４ａ、４−１、４−２  半導体チップ
５ａ、５ｂ  接続リード
６ａ〜ｄ、６−１〜１５、６−１ａ、６−１ｂ、６−２ａ、６−２ｂ、６−２１〜２３  ボンディングワイヤ
７  モールド樹脂
１１ａ〜ｄ、１１−１〜６  接続端子
４０、４０ａ、４０ｂ  半導体装置
ＩＬａ〜ｄ、ＩＬ１〜１２  インナリード
ＯＬａ〜ｄ、ＯＬ１〜１２  アウタリード
ＰＢ１〜６  ボール端子
ＰＣａからｄ、ＰＣ１〜１５、ＰＣ１ａ、ＰＣ１ｂ、ＰＣ２ａ、ＰＣ２ｂ、ＰＣ２１〜２３  チップ端子
【図１】
2008098446.tif 000003
【図２】
2008098446.tif 000004
【図３】
2008098446.tif 000005
【図４】
2008098446.tif 000006
【図５】
2008098446.tif 000007