(57)【要約】【課題】少ない試験サンプルで、実際の製品の信頼性を高い精度で見積もることが可能な電気光学装置の検査方法及び電気光学装置の品質管理方法を提供すること。【解決手段】画素毎に蓄積容量を備えた素子基板を有する電気光学装置において、以下の工程を含む方法よって検査を行う。上記素子基板において、蓄積容量に試験電圧を印加する（工程Ｓ１）。上記試験電圧の印加によって破壊された蓄積容量を画素毎に検出する（工程Ｓ２）。試験電圧を印加された蓄積容量のうち、破壊された蓄積容量の割合の経時変化からワイブルプロットを作成する（工程Ｓ４）。【選択図】図６
2008190886.tif 000002
【特許請求の範囲】
【請求項１】
各画素毎に蓄積容量を備えた素子基板を有する電気光学装置の検査方法であって、
前記素子基板において、前記蓄積容量に試験電圧を印加する第１の工程と、
前記試験電圧の印加によって破壊された前記蓄積容量を前記画素毎に検出する第２の工程と、
前記試験電圧を印加された前記蓄積容量のうち、破壊された前記蓄積容量の割合の経時変化から前記電気光学装置の信頼性を見積もる第３の工程とを有することを特徴とする電気光学装置の検査方法。
【請求項２】
請求項１に記載の電気光学装置の検査方法であって、
前記素子基板は、複数の前記電気光学装置の構成要素が形成されたウェハから製造される複数の素子基板のうちの１つであることを特徴とする電気光学装置の検査方法。
【請求項３】
請求項１又は２に記載の電気光学装置の検査方法であって、
前記第３の工程は、ワイブルプロットを作成する工程を含むことを特徴とする電気光学装置の検査方法。
【請求項４】
請求項３に記載の電気光学装置の検査方法によって得られる前記ワイブルプロットを、前記電気光学装置の製造ロット毎に少なくとも１つ作成する工程を有することを特徴とする電気光学装置の品質管理方法。
【請求項５】
請求項４に記載の電気光学装置の品質管理方法であって、
前記ワイブルプロットを電気通信回線を用いて顧客の電気通信端末に送信する工程と、
前記製造ロットの前記電気光学装置を前記顧客に送付する工程とを有することを特徴とする電気光学装置の品質管理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置の検査方法及び電気光学装置の品質管理方法に関する。
【背景技術】
【０００２】
上記電気光学装置の一つに、一対の基板の間に液晶が封入された構成を有する液晶装置がある。このような液晶装置は、表示の最小単位としての画素を複数有し、当該画素の液晶に駆動電圧を印加して表示を行う。このとき、液晶に印加された駆動電圧を保持するために、各画素に蓄積容量が形成されることがある（特許文献１参照）。
【０００３】
蓄積容量は、一対の電極間に誘電体膜が配置された構成を有し、この誘電体膜を薄膜化することで静電容量を増大させることができる。ただし、上記薄膜化は、液晶装置の信頼性、寿命の低下を招く場合があるため、こうした製品を製造する際には、事前に蓄積容量の破壊寿命を検査することが好ましい。当該検査の方法としては、検査用のＴＥＧ（Test Element Group）を別途製造し、これを用いて破壊検査を行うのが一般的である。
【０００４】
【特許文献１】特開２００５−５５６６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、ＴＥＧによる検査において適切な信頼性試験を行うためには、多数の破壊用サンプルが必要となるという問題点がある。また、ＴＥＧと実際の製品との間で製造工程に変化が生じると、ＴＥＧによる検査結果とは異なる信頼性を有する製品が製造されてしまうという問題点がある。
【０００６】
本発明は、以上の問題点に鑑みてなされたものであり、本発明の奏する効果の一つにより、少ない試験サンプルで、実際の製品の信頼性を高い精度で見積もることが可能となる。
【課題を解決するための手段】
【０００７】
本発明の電気光学装置の検査方法は、各画素毎に蓄積容量を備えた素子基板を有する電気光学装置の検査方法であって、前記素子基板において、前記蓄積容量に試験電圧を印加する第１の工程と、前記試験電圧の印加によって破壊された前記蓄積容量を前記画素毎に検出する第２の工程と、前記試験電圧を印加された前記蓄積容量のうち、破壊された前記蓄積容量の割合の経時変化から前記電気光学装置の信頼性を見積もる第３の工程とを有することを特徴とする。
【０００８】
このような方法によれば、単一の電気光学装置に含まれる多数の画素を母集団として電気光学装置の信頼性、寿命等を見積もることができる。すなわち、画素のそれぞれを１つのＴＥＧとみなすことにより、多数の破壊サンプルによる検査と同様の検査結果を、単一の素子基板から得ることができる。より詳しくは、第１の工程における試験電圧の印加によって破壊された蓄積容量の割合が、時間とともにどのように変化するかを観測することによって、電気光学装置の破壊強度を見積もることができる。このようにすれば、単一の電気光学装置に対応する素子基板から検査結果を得ることができる。よって、多数のＴＥＧを検査し、それを母集団として故障率を求める検査方法に比べて、検査が容易であるとともに、少ないサンプルによって検査を行うことができる。
【０００９】
上記電気光学装置の検査方法において、前記素子基板は、複数の前記電気光学装置の構成要素が形成されたウェハから製造される複数の素子基板のうちの１つであってもよい。このようにすれば、ＴＥＧ等ではなく、実際の電気光学装置を用いて検査を行うこととなる。すなわち、他の複数の素子基板と同一の製造工程を経て製造された素子基板を用いて検査を行うこととなるため、より信頼できる検査結果を得ることができる。これにより、検査に用いたサンプルと同一のウェハから製造された電気光学装置や、同一ロットの電気光学装置の信頼性及び寿命を正確に見積もることができる。上記においては、検査に用いる素子基板がウェハから分割されたものであるか、ウェハから分割される前の状態にあるかは問わない。
【００１０】
上記電気光学装置の検査方法において、前記第３の工程は、ワイブルプロットを作成する工程を含んでいてもよい。このようにすれば、単一の素子基板を用いて、ワイブルプロットによる故障強度分析を行うことができる。
【００１１】
本発明の電気光学装置の品質管理方法は、上記電気光学装置の検査方法によって得られる前記ワイブルプロットを、前記電気光学装置の製造ロット毎に少なくとも１つ作成する工程を有することを特徴とする。このようにすれば、ワイブルプロットを用いて、各製造ロットの電気光学装置の信頼性を管理することができる。
【００１２】
上記電気光学装置の品質管理方法においては、前記ワイブルプロットを電気通信回線を用いて顧客の電気通信端末に送信する工程と、前記製造ロットの前記電気光学装置を前記顧客に送付する工程とを有していてもよい。このようにすれば、送付する製造ロットの電気光学装置の信頼性を予め顧客に周知させることができる。
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照し、本発明の実施形態について説明する。なお、以下に示す各図においては、各構成要素を図面上で認識され得る程度の大きさとするため、各構成要素の寸法や比率を実際のものとは適宜に異ならせてある。
【００１４】
（Ａ．電気光学装置）
図１は、本発明の電気光学装置としての液晶装置１００を示す図であり、（ａ）は平面図、（ｂ）は（ａ）中のＨ−Ｈ’線の位置で切断して示す断面図である。
【００１５】
液晶装置１００は、石英やガラス等の基板１０を含む素子基板１０ａと、石英やガラス等の基板２０を含む対向基板２０ａとを備えている。素子基板１０ａと対向基板２０ａとは、枠状のシール材５２を介して互いに対向した状態で貼り合わされており、このシール材５２によって区画された画像表示領域５内に液晶５０が封入されている。シール材５２の外側の周辺回路領域には、データ線駆動回路１０１及び外部接続端子１０２が素子基板１０ａの一辺に沿って形成されており、この一辺に隣接する２辺に沿って走査線駆動回路１０４が形成されている。また、対向基板２０ａの角部においては、素子基板１０ａと対向基板２０ａとの間で電気的な導通を取るための上下導通材１０６が配設されている。上記素子基板１０ａは、一般に図９に示すような円盤状のウェハ１０Ａから製造される。すなわち、ウェハ１０Ａ内には、複数の素子基板１０ａに対応する構成要素が形成され、その後、ウェハ１０Ａに対向基板２０ａを貼り合わせ、ウェハ１０Ａをブレイクすることによって液晶装置１００が製造される。
【００１６】
図２は、液晶装置１００を構成する画素及び周辺回路領域における各種素子、配線等の等価回路図である。液晶装置１００の画像表示領域５を構成するマトリクス状に形成された複数の画素には、それぞれ、画素電極９ａ、及び画素電極９ａをスイッチング制御するためのＴＦＴ素子３０が形成されている。ＴＦＴ素子３０のソースには、画像信号を供給すデータ線６ａが電気的に接続されている。データ線６ａに書き込まれる画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないが、本実施形態では特に、画像信号Ｓ１、Ｓ２、…、Ｓｎは、Ｎ個のパラレルな画像信号にシリアル−パラレル展開される。すなわち、画像信号Ｓ１、Ｓ２、…、Ｓｎは、隣接するＮ本のデータ線６ａに対して、Ｎ本の画像信号線１１５からグループ毎に供給される。図２においては、Ｎ＝６であり、６本の画像信号線１１５には、それぞれビデオ信号ＶＩＤ１〜ＶＩＤ６のいずれかが供給される。
【００１７】
データ線６ａの一端（図２中で下端）は、上記周辺回路領域において、サンプリング回路３０１を構成するＴＦＴ素子２０２に電気的に接続されている。このＴＦＴ素子２０２としては、ｎチャネル型のＴＦＴでも良いし、ｐチャネル型のＴＦＴでもよい。また、相補型等のＴＦＴ等をあてることができる。ＴＦＴ素子２０２のドレインは、上記データ線６ａに電気的に接続され、ＴＦＴ素子２０２のソースは、引き出し配線１１６を介して画像信号線１１５に電気的に接続され、ＴＦＴ素子２０２のゲートは、データ線駆動回路１０１に電気的に接続されたサンプリング回路駆動信号線１１４に電気的に接続されている。そして、画像信号線１１５上の画像信号Ｓ１、Ｓ２、…、Ｓｎは、データ線駆動回路１０１からサンプリング回路駆動信号線１１４を通じてサンプリング信号が供給されるのに応じ、サンプリング回路３０１によりサンプリングされて、各データ線６ａに供給されるように構成されている。
【００１８】
このように、データ線６ａに書き込まれる画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、隣接する複数のデータ線６ａに対して、グループ毎に供給するようにしてもよい。本実施形態では、図２に示すように、６本のデータ線６ａを一組として、これに対して一時に画像信号が供給されるようになっている。
【００１９】
データ線６ａの他端（図２中で上端）近傍には、コンデンサ５０１が付設されている。このコンデンサ５０１には、各データ線６ａに対して画像信号Ｓ１、Ｓ２、…、Ｓｎを供給すると、そのそれぞれに対応した電位と、コンデンサ電極用配線５０３の固定電位との差に応じた電荷が蓄積されることになる。これにより、データ線６ａ周りにおける容量は適切に確保されることになり、該データ線６ａにおける不定な電圧変動、ひいては画素電極９ａにおける電位変動を抑制することができ、画像上にデータ線６ａに沿った表示ムラ等が発生することを未然に防止することが可能となる。データ線６ａは、図２中の上端において、複数のＴＦＴ素子を含む検査回路７０１に電気的に接続されている。
【００２０】
ＴＦＴ素子３０のゲートは、走査線１１ａに電気的に接続されている。走査線１１ａには、所定のタイミングでパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍが、この順に線順次で印加される。画素電極９ａは、ＴＦＴ素子３０のドレインに電気的に接続されている。スイッチング素子であるＴＦＴ素子３０を一定期間だけＯＮ状態とする（閉じる）ことにより、画素電極９ａには、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎが所定のタイミングで書き込まれる。
【００２１】
画素電極９ａを介して液晶５０に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板２０ａに形成された対向電極２１（図３）との間で一定期間保持される。液晶５０は、印加される電圧レベルにより分子集合の配向や秩序が変化し、これによって透過光を変調し、階調表示を可能とする。
【００２２】
ここで保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極２１との間には、液晶容量と並列に蓄積容量７０が設けられている。蓄積容量７０は、走査線１１ａに並んで設けられ、固定電位側容量電極を含むとともに定電位に固定された容量電極３００に電気的に接続されている。
【００２３】
以下では、上記データ線６ａ、走査線１１ａ、ＴＦＴ素子３０等による、上述のような回路動作が実現される液晶装置１００の実際の構成について、図３から図５を参照して説明する。図３は、液晶装置１００の画素構造を詳細に示す断面図である。また、図４は、素子基板１０ａに形成される隣接した複数の画素に対応する部分について各層の成膜パターンを示す平面図である。図４中のＡ−Ａ’線の位置で切断して示す断面図が図３に相当する。図５は、図４中の要部の成膜パターンを示す平面図である。
【００２４】
図４において、画素電極９ａは、素子基板１０ａに、マトリクス状に複数設けられている。また、画素電極９ａの縦横の境界に沿って、データ線６ａ及び走査線１１ａ等が設けられている。
【００２５】
図３に示すように、素子基板１０ａには、各種の構成要素が積層構造をなして配置されている。この積層構造は、下から順に、走査線１１ａを含む第１層、ＴＦＴ素子３０等を含む第２層、蓄積容量７０を含む第３層、データ線６ａ等を含む第４層、シールド層４００等を含む第５層、画素電極９ａ及び配向膜１６等を含む第６層からなる。また、第１層と第２層との間には下地絶縁膜１２が、第２層と第３層との間には第１層間絶縁膜４１が、第３層と第４層との間には第２層間絶縁膜４２が、第４層と第５層との間には第３層間絶縁膜４３が、第５層と第６層との間には第４層間絶縁膜４４が、それぞれ設けられており、前述の各層間が短絡することを防止している。また、これら各種の絶縁膜１２，４１，４２，４３，４４には、例えば、ＴＦＴ素子３０の半導体層１ａ中の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続するコンタクトホール８１等も設けられている。以下では、これらの各要素について、下層から順に説明を行う。
【００２６】
第１層には、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、あるいは導電性ポリシリコン等からなる走査線１１ａが設けられている。この走査線１１ａは、平面的にみて、図４のＸ方向に沿うように、ストライプ状にパターニングされている。より詳しく見ると、ストライプ状の走査線１１ａは、図４のＸ方向に沿うように延びる本線部と、データ線６ａあるいはシールド層４００が延在する図４のＹ方向に延びる突出部とを備えている。なお、隣接する走査線１１ａから延びる突出部は相互に接続されることはなく、したがって、走査線１１ａは１本１本分断された形となっている。
【００２７】
これにより、走査線１１ａは、同一行に存在するＴＦＴ素子３０のＯＮ／ＯＦＦを一斉に制御する機能を有することになる。また、走査線１１ａは、画素電極９ａが形成されない領域を略埋めるように形成されていることから、ＴＦＴ素子３０に下側から入射しようとする光を遮る機能をも有している。これにより、ＴＦＴ素子３０の半導体層１ａにおける光リーク電流の発生を抑制することができ、フリッカ等のない高品質な画像表示が可能となる。
【００２８】
第２層には、ゲート電極３ａを含むＴＦＴ素子３０が設けられている。ＴＦＴ素子３０は、ＬＤＤ（Lightly Doped Drain）構造を有している。ＴＦＴ素子３０は、上述したゲート電極３ａ、ゲート電極３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、半導体層１ａにおける低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃ、高濃度ソース領域１ｄ、高濃度ドレイン領域１ｅを備えている。これらの構成要素は、例えばポリシリコン膜からなる。また、ＴＦＴ素子３０は、ゲート電極３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁膜２も備えている。
【００２９】
そして、この第２層には、上述のゲート電極３ａと同一膜として中継電極７１９が形成されている。この中継電極７１９は、平面的に見て、図４に示すように、各画素電極９ａの一辺の略中央に位置するように、島状に形成されている。中継電極７１９とゲート電極３ａとは同一膜として形成されているから、後者が例えば導電性ポリシリコン膜等からなる場合においては、前者もまた、導電性ポリシリコン膜等からなる。
【００３０】
以上説明した走査線１１ａの上、かつ、ＴＦＴ素子３０の下には、例えばシリコン酸化膜等からなる下地絶縁膜１２が設けられている。この下地絶縁膜１２には、平面的にみて半導体層１ａの両脇に、後述するデータ線６ａに沿って延びる半導体層１ａのチャネル長と同じ幅の溝（コンタクトホール）１２ｃｖが掘られており、この溝１２ｃｖに対応して、その上方に積層されるゲート電極３ａは下側に凹状に形成された部分を含んでいる。また、この溝１２ｃｖ全体を埋めるようにして、ゲート電極３ａが形成されていることにより、該ゲート電極３ａには、これと一体的に形成された側壁部３ｂが延設されるようになっている。これにより、ＴＦＴ素子３０の半導体層１ａは、図４に示されているように、平面的にみて側方から覆われるようになっており、少なくともこの部分からの光の入射が抑制されるようになっている。
【００３１】
また、この側壁部３ｂは、前記の溝１２ｃｖを埋めるように形成されているとともに、その下端が前記の走査線１１ａと接するように形成されている。ここで走査線１１ａは上述のようにストライプ状に形成されていることから、ある行に存在するゲート電極３ａ及び走査線１１ａは、当該行に着目する限り、常に同電位となる。
【００３２】
第３層には、蓄積容量７０が設けられている。蓄積容量７０は、ＴＦＴ素子３０の高濃度ドレイン領域１ｅ及び画素電極９ａに電気的に接続された画素電位側容量電極としての下部電極７１と、固定電位側容量電極としての容量電極３００とが、誘電体膜７５を介して対向配置されることにより形成されている。また、蓄積容量７０は、図４の平面図に示すように、画素電極９ａの形成領域に対応する光透過領域には至らないように形成されているため（換言すれば、遮光領域内に収まるように形成されているため）、電気光学装置全体の画素開口率は比較的大きく維持され、これにより、より明るい画像を表示することが可能である。
【００３３】
より詳細には、下部電極７１は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。ただし、下部電極７１は、金属又は合金を含む単一層膜又は多層膜から構成してもよい。また、この下部電極７１は、画素電位側容量電極としての機能のほか、画素電極９ａとＴＦＴ素子３０の高濃度ドレイン領域１ｅとを中継接続する機能をもつ。この中継接続は、後述するように、前記中継電極７１９を介して行われている。
【００３４】
容量電極３００は、蓄積容量７０の固定電位側容量電極として機能する。容量電極３００は、これを固定電位とするために、固定電位とされたシールド層４００と電気的に接続されている。
【００３５】
そして、この容量電極３００は、例えば導電性のポリシリコン膜からなり、基板１０上において、各画素に対応するように島状に形成されている。下部電極７１は、当該容量電極３００と略同一形状を有するように形成されている。これにより、蓄積容量７０は、平面的に無駄な広がりを有さず、即ち画素開口率を低落させることなく、且つ、当該状況下で最大限の容量値を実現し得ることになる。
【００３６】
誘電体膜７５は、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。蓄積容量７０を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜７５は薄いほどよい。そして、この誘電体膜７５は、酸化シリコン膜７５ａを下層とし、窒化シリコン膜７５ｂを上層とする２層構造を有する。
【００３７】
以上説明したＴＦＴ素子３０ないしゲート電極３ａ及び中継電極７１９の上、かつ、蓄積容量７０の下には、例えば、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＮＳＧからなる第１層間絶縁膜４１が形成されている。そして、この第１層間絶縁膜４１には、ＴＦＴ素子３０の高濃度ソース領域１ｄと後述するデータ線６ａとを電気的に接続するコンタクトホール８１が、後述する第２層間絶縁膜４２を貫通しつつ開孔されている。また、第１層間絶縁膜４１には、ＴＦＴ素子３０の高濃度ドレイン領域１ｅと蓄積容量７０を構成する下部電極７１とを電気的に接続するコンタクトホール８３が開孔されている。
【００３８】
さらに、この第１層間絶縁膜４１には、蓄積容量７０を構成する画素電位側容量電極としての下部電極７１と中継電極７１９とを電気的に接続するためのコンタクトホール８８１が開孔されている。また、第１層間絶縁膜４１には、中継電極７１９と後述する第２中継電極６ａ２とを電気的に接続するコンタクトホール８８２が、後述する第２層間絶縁膜を貫通しつつ開孔されている。
【００３９】
また、第１層間絶縁膜４１の上、すなわち上記第３層と後述する第４層との間には、例えば酸化シリコン膜等からなる第２層間絶縁膜４２が形成されている。この第２層間絶縁膜４２には、ＴＦＴ素子３０の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続するコンタクトホール８１が開孔されているとともに、シールド層用中継層６ａ１と蓄積容量７０の上部電極たる容量電極３００とを電気的に接続するコンタクトホール８０１が開孔されている。さらに、第２層間絶縁膜４２には、第２中継電極６ａ２と中継電極７１９とを電気的に接続するためのコンタクトホール８８２が形成されている。
【００４０】
第４層には、データ線６ａが設けられている。このデータ線６ａは、ＴＦＴ素子３０の半導体層１ａの延在する方向に一致するように、すなわち図４中Ｙ方向に重なるようにストライプ状に形成されている。このデータ線６ａは、図３に示すように、下層より順に、チタンと窒化チタンとがこの順に積層された複合チタン層４１ＴＮ、アルミニウム層４１Ａ、窒化チタン層４０１が積層されてなる。窒化チタン層４０１は、その下層のアルミニウム層４１Ａと複合チタン層４１ＴＮを覆うように少し大きなサイズにパターンニングされている。このデータ線６ａは、コンタクトホール８１を介してＴＦＴ素子３０の高濃度ソース領域１ｄに電気的に接続されている。
【００４１】
第４層には、データ線６ａと同一膜として、シールド層用中継層６ａ１及び第２中継電極６ａ２が形成されている。これらは、図４に示すように、平面的に見ると、データ線６ａと連続した平面形状を有するように形成されているのではなく、各構成要素間はパターニング上分断されるように形成されている。すなわち、図５中最左方に位置するデータ線６ａに着目すると、その直右方に略四辺形状を有するシールド層用中継層６ａ１、さらにその右方にシールド層用中継層６ａ１よりも若干大きめの面積をもつ略四辺形状を有する第２中継電極６ａ２が形成されている。シールド層用中継層６ａ１及び第２中継電極６ａ２は、データ線６ａと同一工程で、下層より順に、チタンの層４１ａと窒化チタンの層４１ｂとを含む複合チタン層４１ＴＮ、アルミニウム層４１Ａ、窒化チタン層４０１からなる積層構造を有する膜として形成されている。そして、窒化チタン層４０１は、その下層のアルミニウム層４１Ａと複合チタン層４１ＴＮを覆うように少し大きなサイズにパターンニングされている。複合チタン層４１ＴＮは、シールド層用中継層６ａ１、第２中継電極６ａ２に対して形成するコンタクトホール８０３，８０４のエッチングの突き抜け防止のためのバリアメタルとして機能する。
【００４２】
第５層には、シールド層４００が形成されている。このシールド層４００は、平面的にみると、図４及び図５に示すように、図中Ｘ方向及びＹ方向それぞれに延在するように、格子状に形成されている。シールド層４００のうち図中Ｙ方向に延在する部分については特に、データ線６ａを覆うように、且つ、該データ線６ａよりも幅広に形成されている。また、図中Ｘ方向に延在する部分については、後述の第３中継電極４０２を形成する領域を確保するために、各画素電極９ａの一辺の中央付近に切り欠き部を有している。
【００４３】
このシールド層４００は、画素電極９ａが配置された画像表示領域５からその周囲に延設され、定電位源と電気的に接続されることで、固定電位とされている。なお、定電位源としては、データ線駆動回路１０１に供給される正電源や負電源の定電位源でもよいし、対向基板２０ａの対向電極２１に供給される定電位源でも構わない。
【００４４】
このように、データ線６ａの全体を覆うように形成されているとともに（図５）、固定電位とされたシールド層４００の存在によれば、データ線６ａ及び画素電極９ａ間に生じる容量カップリングの影響を排除することが可能となる。シールド層４００は格子状に形成されていることから、走査線１１ａが延在する部分についても無用な容量カップリングが生じないように、これを抑制することが可能となっている。
【００４５】
また、第５層には、このようなシールド層４００と同一膜として、中継層としての第３中継電極４０２が形成されている。この第３中継電極４０２は、後述のコンタクトホール８９を介して、第２中継電極６ａ２及び画素電極９ａ間の電気的接続を中継する機能を有する。なお、これらシールド層４００及び第３中継電極４０２間は、平面形状的に連続して形成されているのではなく、両者間はパターニング上分断されるように形成されている。
【００４６】
上述のシールド層４００及び第３中継電極４０２は、アルミニウムからなる下層と、窒化チタンからなる上層の２層構造を有している。また、第３中継電極４０２において、下層のアルミニウムからなる層は、第２中継電極６ａ２と電気的に接続され、上層の窒化チタンからなる層は、ＩＴＯ等からなる画素電極９ａと電気的に接続されるようになっている。
【００４７】
さらには、シールド層４００及び第３中継電極４０２は、光反射性能に比較的優れたアルミニウムを含み、且つ、光吸収性能に比較的優れた窒化チタンを含むことから、遮光層として機能し得る。このような遮光機能は、上述した容量電極３００及びデータ線６ａについても同様にいえる。これらシールド層４００、第３中継電極４０２、容量電極３００及びデータ線６ａが、素子基板１０ａ上に構築される積層構造の一部をなしつつ、ＴＦＴ素子３０に対する上側からの光入射を遮る上側遮光膜として機能する。
【００４８】
データ線６ａの上、かつ、シールド層４００の下には、酸化シリコン膜等からなる第３層間絶縁膜４３が形成されている。この第３層間絶縁膜４３には、シールド層４００とシールド層用中継層６ａ１とを電気的に接続するためのコンタクトホール８０３、及び、第３中継電極４０２と第２中継電極６ａ２とを電気的に接続するためのコンタクトホール８０４がそれぞれ開孔されている。
【００４９】
第６層には、上述したように画素電極９ａがマトリクス状に形成され、画素電極９ａ上に配向膜１６が形成されている。そして、この画素電極９ａ下には、酸化シリコン膜等からなる第４層間絶縁膜４４が形成されている。この第４層間絶縁膜４４には、画素電極９ａ及び第３中継電極４０２間を電気的に接続するためのコンタクトホール８９が開孔されている。
【００５０】
一方、対向基板２０ａは、基板２０と、基板２０上に形成された対向電極２１、ポリイミド系の配向膜２２を有している。対向電極２１は、ＩＴＯ等の透明導電性膜からなる。配向膜１６，２２は、液晶５０に含まれる液晶分子に所定のプレティルト角を付与するように、所定方向にラビング処理されている。
【００５１】
（Ｂ．電気光学装置の検査方法）
続いて、電気光学装置としての上記液晶装置１００の検査方法について、図６のフローチャートを参照して説明する。液晶装置１００においては、蓄積容量７０の静電容量を増大させることを目的として誘電体膜７５が薄膜化される傾向にあり、製品の出荷にあったっては、上記薄膜化に伴う信頼性寿命の低下の有無を確認することが好ましい。本実施形態の検査方法は、この点に鑑みて、蓄積容量７０の破壊寿命を検査するものである。また、本実施形態の検査方法は、検査用のＴＥＧ（Test Element Group）を別途製造してこれを用いて検査するのではなく、実際の製品の１つを用いて検査を行う点に特徴がある。以下、図６のフローチャートに沿って説明する。
【００５２】
工程Ｓ１では、液晶装置１００の素子基板１０ａにおける各蓄積容量７０に、試験電圧を印加する。工程Ｓ１は、本発明における第１の工程に対応する。図７（ａ）は、液晶装置１００のうち、工程Ｓ１の実施に関係する部分を示す回路図である。この図は、図２の回路図から、１つの画素と、当該画素に接続されたデータ線６ａ、走査線１１ａ、ＴＦＴ素子２０２を抽出したものである。また、上記画素の構成要素としては、ＴＦＴ素子３０及び蓄積容量７０が示されている。
【００５３】
本工程Ｓ１では、データ線駆動回路１０１（図２）によりＴＦＴ素子２０２をＯＮ状態とし、かつ走査線１１ａに走査信号を供給してＴＦＴ素子３０をＯＮ状態とした上で、データ線６ａにビデオ信号ＶＩＤ１〜ＶＩＤ６のいずれかを供給する。このときのＶＩＤ１〜ＶＩＤ６は、約１５Ｖで一定とする。また、蓄積容量の一端Ｖｃを０Ｖ〜−３Ｖ程度の一定電圧に保つ。こうすることにより、蓄積容量７０に一定の試験電圧を印加し続けることができる。
【００５４】
上記したように、この工程Ｓ１は、液晶装置１００の実際の製品の１つに対して行う。そして、上記試験電圧の印加を、液晶装置１００の素子基板１０ａに含まれる全ての蓄積容量７０に対して行う。この工程Ｓ１を通じて、蓄積容量７０にはストレスが印加され続けるため、一部の蓄積容量７０は、その破壊寿命に応じて破壊されることとなる。蓄積容量７０が破壊されるとその部位が短絡されるが、ＴＦＴ素子３０がリミッタの役割を果たすため、短絡された蓄積容量７０には約１０μＡ程度の電流しか流れない。したがって、同一のデータ線６ａに電気的に接続された多数の蓄積容量７０が破壊されたとしても、多大な電流が流れることはない。
【００５５】
なお、工程Ｓ１は、図７（ｂ）に示すように、検査回路７０１に含まれるＴＦＴ素子７０２をスイッチング素子として実施することもできる。
【００５６】
次に、工程Ｓ２では、上記工程Ｓ１における試験電圧の印加によって破壊された蓄積容量７０を画素毎に検出する。より詳しくは、試験電圧を所定の時間だけ印加し続けた後に、アレイテスタを用いて、各蓄積容量７０の誘電体膜７５が破壊され、短絡されているか否かを検出する。ここで、所定の期間としては、例えば数百秒から数千秒程度の期間とすることができる。工程Ｓ２は、本発明における第２の工程に対応する。
【００５７】
この工程Ｓ２は、例えば次のようにして行うことができる。まず、図２、図７（ａ）に示すＴＦＴ素子２０２の１つをＯＮとしてあるデータ線６ａを選択した上で、走査線１１ａに線順次に走査信号を印加することにより、ＴＦＴ素子３０を順次ＯＮとして画素を選択し、選択された画素に含まれる蓄積容量７０に検査電流を流す。このとき、蓄積容量７０が破壊されずに残っている場合には蓄積容量７０に電荷が蓄積され、蓄積容量７０が破壊されていた場合には蓄積容量７０が短絡しているため電荷が蓄積されない。その後、ＴＦＴ素子３０をＯＦＦにし、さらにＯＮにする。このとき、蓄積容量７０に電荷が蓄積されていれば、つまり蓄積容量７０が破壊されていない場合であれば、データ線６ａに検出電流が流れるため、これを検出する。蓄積容量７０が破壊されている場合は、電荷が蓄積されていないため検出電流も流れない。このように、当該検出電流の有無によって、破壊された蓄積容量７０を画素毎に検出することができる。この作業を全ての蓄積容量７０に対して行い、全蓄積容量７０のうち破壊された蓄積容量７０の割合を算出する。
【００５８】
次に、工程Ｓ３では、電圧印加期間が終了したか否か、すなわち、工程Ｓ１における試験電圧の印加期間の合計が、所定の長さに達しているか否かを判断する。当該所定の長さとしては、例えば数万秒程度とすることができる。試験電圧の印加期間の合計が所定の長さに達していない場合には、再度工程Ｓ１、工程Ｓ２を行う。試験電圧の印加期間の合計が所定の長さに達した場合には、工程Ｓ４に進む。
【００５９】
工程Ｓ４では、試験電圧の印加時間と、破壊された蓄積容量７０の割合（蓄積容量の故障率、又は画素の故障率）とから、いわゆるワイブルプロットを作成する。工程Ｓ４は、本発明における第３の工程に対応する。図８は、工程Ｓ４で作成されるワイブルプロットの例を示す図である。図８の横軸は時間ｔ（秒）、縦軸は故障分布関数（ないしは不信頼度関数）Ｆ（ｔ）で表される”ｌｎ（−ｌｎ（１−Ｆ（ｔ）））”である。ここで、関数Ｆ（ｔ）は、ワイブル分布の故障分布関数であり、Ｆ（ｔ）＝１−［ｅｘｐ｛−（ｔ−γ）／η｝m］（ただし、ｍは形状パラメータ、ηは尺度パラメータ、γは位置パラメータ）と表される。上記縦軸に係る式”ｌｎ（−ｌｎ（１−Ｆ（ｔ）））”は、上記のＦ（ｔ）においてγ＝０とし、適当な移項操作及び両辺の対数を２回とることなどにより得られる。ワイブルプロットにおいては、縦軸の増加は故障率の増加を意味する。
【００６０】
図８におけるプロット７ａは、正常な液晶装置１００の素子基板１０ａにおいて得られたプロットを示し、プロット７ｂは、異常を有する液晶装置１００の素子基板１０ａにおいて得られたプロットを示す。プロット７ｂでは、時間ｔが小さい段階から故障率が増加していることから、液晶装置１００の信頼性に問題があることがわかる。このように、ワイブルプロットを作成することによって、検査が行われた液晶装置１００に異常があるか否かを判断することができる。
【００６１】
以上の工程により、液晶装置１００の検査が終了する。このような検査方法によれば、液晶装置１００に含まれる多数の画素を母集団として故障率を求めることができる。すなわち、液晶装置１００の画素のそれぞれを１つのＴＥＧとみなして、単一の液晶装置１００から、多数の破壊サンプルによる検査と同様の検査結果を得ることができる。このため、多数の液晶装置１００や多数のＴＥＧを検査し、それを母集団として故障率を求める従来の検査方法に比べて、検査が容易であるとともに、少ないサンプルによって検査を行うことができる。また、ＴＥＧ等ではなく液晶装置１００の実際の製品を用いて検査を行うことで、製品と同一の製造工程を経て製造されたサンプルを用いて検査を行うこととなるため、より信頼できる検査結果を得ることができる。すなわち、検査サンプルと同一のウェハ１０Ａ（図９）から製造された液晶装置１００や、同一ロットの液晶装置１００の故障寿命を正確に予測することができる。
【００６２】
（Ｃ．電気光学装置の品質管理方法）
続いて、上記検査方法による検査結果を用いた、電気光学装置としての液晶装置１００の品質管理方法について説明する。
【００６３】
まず、上記検査方法によって得られるワイブルプロットを、液晶装置１００の製造ロット毎に少なくとも１つ作成する。ここで、製造ロットは任意に設定することができ、例えば図９に示す単一のウェハ１０Ａから製造された液晶装置１００を１つの製造ロットとしてもよいし、２以上の一定数のウェハ１０Ａから製造された液晶装置１００を１つの製造ロットとしてもよい。このようにすれば、ワイブルプロットと製造ロットとを同一の番号等を用いて管理することにより、各製造ロットの液晶装置１００の信頼性を管理することができる。
【００６４】
また、上記検査結果を、液晶装置１００を納入する顧客との間で共有させることもできる。図１０は、このような液晶装置１００の品質管理方法を説明するための模式図である。まず、図１０（ａ）のように、上記方法によって得られたワイブルプロットが保存された電気通信端末９０Ａと、顧客の電気通信端末９０Ｂとを電気通信回線によって接続し、電気通信端末９０Ａから電気通信端末９０Ｂへ、上記ワイブルプロットのデータを送信する。続いて、当該ワイブルプロットを求めた試験サンプルと同一の製造ロットの液晶装置１００の製品９５を製造元から顧客に送付する（図１０（ｂ））。このようにすれば、送付する液晶装置１００の製品９５の信頼性を予め顧客に周知させることができる。
【００６５】
以上、本発明の実施形態について説明したが、上記実施形態に対しては、本発明の趣旨から逸脱しない範囲で様々な変形を加えることができる。変形例としては、例えば以下のようなものが考えられる。
【００６６】
（変形例１）
上記実施形態では、完成した液晶装置１００を試験サンプルとして用いているが、これに限定する趣旨ではなく、液晶装置１００の完成前における素子基板１０ａを用いて検査を行ってもよい。例えば、図９に示すウェハ１０Ａに含まれる単一の素子基板１０ａに対し、ウェハ１０Ａから分割する前の段階において上記検査を行ってもよい。この場合は、ウェハ１０Ａに検査用の端子を露出させておき、当該端子に検査用の信号を供給すればよい。
【００６７】
（変形例２）
上記実施形態は、本発明を電気光学装置としての液晶装置１００に適用した例であるが、これに限定する趣旨ではなく、本発明は、画素毎に蓄積容量を備えた素子基板を有する電気光学装置であれば、種々の電気光学装置に適用可能である。
【図面の簡単な説明】
【００６８】
【図１】電気光学装置としての液晶装置を示し、（ａ）は平面図、（ｂ）は断面図。
【図２】液晶装置を構成する画素及び周辺回路領域における各種素子、配線等の等価回路図。
【図３】液晶装置の画素構造を詳細に示す断面図。
【図４】素子基板に形成される隣接した複数の画素に対応する部分について各層の成膜パターンを示す平面図。
【図５】図４中の要部の成膜パターンを示す平面図。
【図６】液晶装置の検査方法を示すフローチャート。
【図７】液晶装置のうち、工程Ｓ１の実施に関係する部分を示す回路図。
【図８】工程Ｓ４で作成されるワイブルプロットの例を示す図。
【図９】素子基板の基体となる円盤状のウェハを示す平面図。
【図１０】液晶装置の品質管理方法を説明するための模式図。
【符号の説明】
【００６９】
６ａ…データ線、９ａ…画素電極、１０Ａ…ウェハ、１０ａ…素子基板、１１ａ…走査線、２０ａ…対向基板、２１…対向電極、３０，２０２，７０２…ＴＦＴ素子、５０…液晶、５２…シール材、７０…蓄積容量、７５…誘電体膜、９０Ａ，９０Ｂ…電気通信端末、１００…電気光学装置としての液晶装置、１０１…データ線駆動回路、１０４…走査線駆動回路、３００…容量電極。
【図１】
2008190886.tif 000003
【図２】
2008190886.tif 000004
【図３】
2008190886.tif 000005
【図４】
2008190886.tif 000006
【図５】
2008190886.tif 000007
【図６】
2008190886.tif 000008
【図７】
2008190886.tif 000009
【図８】
2008190886.tif 000010
【図９】
2008190886.tif 000011
【図１０】
2008190886.tif 000012