(57)【要約】【課題】  ＢＧＡ型パッケージの内部空間を有効利用してコストダウンを図る。【解決手段】  ＢＧＡ型パッケージ１の下面１ａの中心区画Ｄ１と外周区画Ｄ２とに多数のボール状端子２が複数列で格子状に配列されると共に、該下面１ａの中心区画Ｄ１と外周区画Ｄ２との間に略ロ字状中空区画Ｄ３が形成され、ＢＧＡ型パッケージ１に対向してプリント配線基板３の表面３ａの適所に実装区域Ｅが形成され、該実装区域Ｅの中心エリアＥ１と外周エリアＥ２とに前記各ボール状端子２に対向して多数のランド５が複数列で格子状に配列されると共に、該実装区域Ｅの中心エリアＥ１と外周エリアＥ２との間に略ロ字状中間エリアＥ３が形成され、ＢＧＡ型パッケージ１がプリント配線基板３の表面３ａに実装されるようにした半導体集積回路装置において、各種電子部品Ｃａを含む周辺回路Ｃが実装区域Ｅの中間エリアＥ３に設けられている。【選択図】        図４
2008098531.tif 000002
【特許請求の範囲】
【請求項１】
ＢＧＡ型パッケージの下面の中心区画と外周区画とに多数のボール状端子が複数列で格
子状に配列されると共に、該下面の中心区画と外周区画との間に略ロ字状中空区画が形成
され、ＢＧＡ型パッケージに対向してプリント配線基板の表面の適所に実装区域が形成さ
れ、該実装区域の中心エリアと外周エリアとに前記各ボール状端子に対向して多数のラン
ドが複数列で格子状に配列されると共に、該実装区域の中心エリアと外周エリアとの間に
略ロ字状中間エリアが形成されており、ＢＧＡ型パッケージの各ボール状端子を前記各ラ
ンドに半田付けすることにより、そのＢＧＡ型パッケージがプリント配線基板の表面に実
装されるようにした半導体集積回路装置において、プリント配線基板上の実装区域の外側
に位置していた各種電子部品を含む周辺回路が該実装区域の中間エリアに移設されている
ことを特徴とする半導体集積回路装置。
【請求項２】
ＢＧＡ型パッケージの下面の中心区画と外周区画とに多数のボール状端子が複数列で格
子状に配列されると共に、該下面の中心区画と外周区画との間に略ロ字状中空区画が形成
され、ＢＧＡ型パッケージに対向してプリント配線基板の表面の適所に実装区域が形成さ
れ、該実装区域の中心エリアと外周エリアとに前記各ボール状端子に対向して多数のラン
ドが複数列で格子状に配列されると共に、該実装区域の中心エリアと外周エリアとの間に
略ロ字状中間エリアが形成されており、ＢＧＡ型パッケージの各ボール状端子を前記各ラ
ンドに半田付けすることにより、そのＢＧＡ型パッケージがプリント配線基板の表面に実
装されるようにした半導体集積回路装置において、前記プリント配線基板上の実装区域の
中間エリアに各種電子部品を含む周辺回路が設けられていることを特徴とする半導体集積
回路装置。
【請求項３】
前記各種電子部品を含む周辺回路が、プリント配線基板上の実装区域の外側から該実装
区域の中間エリアに移設されていることを特徴とする請求項２に記載の半導体集積回路装
置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばディスク装置（ＤＶＤレコーダやＤＶＤプレーヤなど）に使用される
半導体集積回路装置に関し、特に、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）型パッケ
ージの内部空間を有効利用してコストダウンを図るようにしたものである。
【背景技術】
【０００２】
従来、半導体集積回路装置の技術として特許文献１に記載したものがある。これは、図
５（ａ）の側面図及び図５（ｂ）のＣ−Ｃ矢視図に示すように、半導体チップを内蔵する
ＢＧＡ型パッケージ１の下面１ａに多数のボール状端子２が複数列（この例では３列）ｎ
１〜ｎ３で格子状に配列され、該ＢＧＡ型パッケージ１に対向してプリント配線基板３の
表面３ａの適所に実装区域Ｅが形成され、該実装区域Ｅ内に前記各ボール状端子２に対向
して多数のランド５が複数列（この例では３列）ｎ１〜ｎ３で格子状に配列されており、
ＢＧＡ型パッケージ１の各ボール状端子２を前記各ランド５にフロリー炉で半田付けする
ことにより、そのＢＧＡ型パッケージ１がプリント配線基板３の表面３ａに実装されてい
る。
【０００３】
上記構成では、ボール状端子２の個数及び配列数ｎ１〜ｎ３が少なく、半導体集積回路
装置を概略的に示してものであって、実際のＢＧＡ型パッケージ１では半導体集積回路に
合わせてボール状端子２を数百（例えば４００程度）有しており、その従来の一例を図６
〜図９に基づいて説明する。
【０００４】
図６は半導体集積回路装置の斜視図、図７は同分解斜視図、図８はＤ−Ｄ矢視図、図９
はＥ−Ｅ拡大矢視図であって、ボール状端子２の個数が多いため、その各ボール状端子２
を２グループに分け、それに合わせてＢＧＡ型パッケージ１の下面１ａが中心区画Ｄ１と
外周区画Ｄ２とに分けられ、その各区画Ｄ１，Ｄ２内に各グループのボール状端子２が複
数列（中心区画Ｄ１では５列、外周区画Ｄ２では６列）ｎ１〜５ｎ，ｎ６〜ｎ１１で格子
状に配列され、該下面１ａの中心区画Ｄ１と外周区画Ｄ２との間に略ロ字状中空区画Ｄ３
が形成されている。
【０００５】
また、ＢＧＡ型パッケージ１に対向してプリント配線基板３の表面３ａの中央適所に実
装区域Ｅが形成され、該実装区域Ｅの中心エリアＥ１と外周エリアＥ２とに前記各ボール
状端子２に対向して多数のランド５が複数列（中心エリアＥ１では５列、外周エリアＥ２
では６列）ｎ１〜５ｎ，ｎ６〜ｎ１１で格子状に配列されると共に、該実装区域Ｅの中心
エリアＥ１と外周エリアＥ２との間に略ロ字状中間エリアＥ３が形成されている。
【０００６】
更に、図７及び図８に示すように、プリント配線基板３の表面３ａの実装区域Ｅの外側
に各種電子部品Ｃａ（チップコンデンサ、チップ抵抗など）を含む周辺回路Ｃが設けられ
ている。なお、図７中、Ｆはプリント配線基板３の表面３ａの実装区域Ｅ及び周辺回路Ｃ
の外側に広がる外側集積回路である。
【特許文献１】特開２０００−２９９４０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記従来の構成では、図９に示すように、ＢＧＡ型パッケージ１をプリント配線基板３
の表面３ａに実装したときに、そのＢＧＡ型パッケージ１内に中空区画Ｄ３と中間エリア
Ｅ３とで形成された四角ドーナツ状の空間Ｋが有効利用されることなく放置されている。
その一方で、実装区域Ｅの外側に各種電子部品Ｃａ（チップコンデンサ、チップ抵抗など
）を含む周辺回路Ｃが設けられているから、その周辺回路Ｃの分だけプリント配線基板３
の面積（ａ×ｂ）が大きくなり（図６参照）、コストアップになっている。
【０００８】
本発明は、上記従来の欠点に鑑み、ＢＧＡ型パッケージの内部空間を有効利用してコス
トダウンを図るようにした半導体集積回路装置を提供することを目的としている。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、請求項１記載の発明は、ＢＧＡ型パッケージの下面の中心区
画と外周区画とに多数のボール状端子が複数列で格子状に配列されると共に、該下面の中
心区画と外周区画との間に略ロ字状中空区画が形成され、ＢＧＡ型パッケージに対向して
プリント配線基板の表面の適所に実装区域が形成され、該実装区域の中心エリアと外周エ
リアとに前記各ボール状端子に対向して多数のランドが複数列で格子状に配列されると共
に、該実装区域の中心エリアと外周エリアとの間に略ロ字状中間エリアが形成されており
、ＢＧＡ型パッケージの各ボール状端子を前記各ランドに半田付けすることにより、その
ＢＧＡ型パッケージがプリント配線基板の表面に実装されるようにした半導体集積回路装
置において、プリント配線基板上の実装区域の外側に位置していた各種電子部品を含む周
辺回路が該実装区域の中間エリアに移設されていることを特徴としている。
【００１０】
請求項２に記載の発明は、ＢＧＡ型パッケージの下面の中心区画と外周区画とに多数の
ボール状端子が複数列で格子状に配列されると共に、該下面の中心区画と外周区画との間
に略ロ字状中空区画が形成され、ＢＧＡ型パッケージに対向してプリント配線基板の表面
の適所に実装区域が形成され、該実装区域の中心エリアと外周エリアとに前記各ボール状
端子に対向して多数のランドが複数列で格子状に配列されると共に、該実装区域の中心エ
リアと外周エリアとの間に略ロ字状中間エリアが形成されており、ＢＧＡ型パッケージの
各ボール状端子を前記各ランドに半田付けすることにより、そのＢＧＡ型パッケージがプ
リント配線基板の表面に実装されるようにした半導体集積回路装置において、前記プリン
ト配線基板上の実装区域の中間エリアに各種電子部品を含む周辺回路が設けられているこ
とを特徴としている。
【００１１】
請求項３に記載の発明は、請求項２に記載の発明において、前記各種電子部品を含む周
辺回路が、プリント配線基板上の実装区域の外側から該実装区域の中間エリアに移設され
ていることを特徴としている。
【発明の効果】
【００１２】
請求項１に記載の発明によれば、プリント配線基板上の実装区域の中間エリアに各種電
子部品を含む周辺回路が設けられており、該プリント配線基板にＢＧＡ型パッケージを実
装したときに、該ＢＧＡ型パッケージの中空区画内に前記各種電子部品を含む周辺回路が
収納されるようになっているから、そのＢＧＡ型パッケージの従来放置されていた内部空
間を有効利用することができる。
【００１３】
また、実装区域の外側に位置していた各種電子部品を含む周辺回路が該実装区域の中間
エリアに移設されているから、その移設した分だけプリント配線基板の面積を小さくして
、コストダウンを図ることができる。
【００１４】
更に、チップコンデンサやチップ抵抗などの電子部品を実装区域の中間エリアに配置す
ることにより、その電子部品の効率のよい回路設計が容易となり、特に、電子部品のうち
のバイパスコンデンサでは可能な限りＩＣ近傍に配置することによりノズルを減少させる
ことができる。
【００１５】
請求項２に記載の発明によれば、プリント配線基板上の実装区域の中間エリアに各種電
子部品を含む周辺回路が設けられており、該プリント配線基板にＢＧＡ型パッケージを実
装したときに、該ＢＧＡ型パッケージの中空区画内に前記各種電子部品を含む周辺回路が
収納されるようになっているから、そのＢＧＡ型パッケージの従来放置されていた内部空
間を有効利用することができる。
【００１６】
また、チップコンデンサやチップ抵抗などの電子部品を実装区域の中間エリアに配置す
ることにより、その電子部品の効率のよい回路設計が容易となり、特に、電子部品のうち
のバイパスコンデンサでは可能な限りＩＣ近傍に配置することによりノズルを減少させる
ことができる。
【００１７】
請求項３に記載の発明によれば、実装区域の外側に位置していた各種電子部品を含む周
辺回路が該実装区域の中間エリアに移設されているから、その移設した分だけプリント配
線基板の面積を小さくして、コストダウンを図ることができる。
【発明を実施するための最良の形態】
【００１８】
図１〜図４は例えばディスク装置（ＤＶＤレコーダやＤＶＤプレーヤなど）に使用され
る本発明の実施の一形態である半導体集積回路装置を示すものであって、図１は半導体集
積回路装置の斜視図、図２は同分解斜視図、図３はＡ−Ａ矢視図、図４はＢ−Ｂ拡大矢視
図であり、図６に示す従来例のように実装区域Ｅの外側に設けられていた各種電子部品Ｃ
ａ（チップコンデンサ、チップ抵抗など）を含む周辺回路Ｃが該実装区域Ｅの中間エリア
Ｅ３に移設されている。上記以外の構成は図６〜図９に示す構成とほぼ同じであるから、
同一部分に同一符号を付してその説明を省略する。
【００１９】
具体的寸法の一例を示すと、図３において、ボール状端子２の直径ｄが０．６ｍｍ、ボ
ール状端子２間の間隔αが１ｍｍである。また、図２において、中心エリアＥ１の縦幅（
及び横幅）ｅが９ｍｍ、外周エリアＥ２の縦幅（及び横幅）ｆが３０ｍｍ、中間エリアＥ
３の幅ｇが４．５ｍｍである。更に、周辺回路Ｃには、例えば横幅及び縦幅が０．６×０
．３ｍｍサイズで高さ０．２３ｍｍの電子部品Ｃａや横幅及び縦幅が０．４×０．２ｍｍ
サイズで高さ０．１３ｍｍの電子部品Ｃａが使用されている。
【００２０】
上記構成によれば、プリント配線基板３上の実装区域Ｅの中間エリアＥ３に各種電子部
品Ｃａを含む周辺回路Ｃが設けられており、該プリント配線基板３にＢＧＡ型パッケージ
１を実装したときに、図３及び図４に示すように、ＢＧＡ型パッケージ１の中空区画Ｄ３
内に前記周辺回路Ｃが収納されるようになっているから、そのＢＧＡ型パッケージ１の従
来放置されていた内部空間を有効利用することができる（図８及び図９参照）。
【００２１】
また、図６に示す従来例のように実装区域Ｅの外側に位置していた各種電子部品Ｃａを
含む周辺回路Ｃが該実装区域Ｅの中間エリアＥ３に移設されているから（図１参照）、そ
の移設した分だけプリント配線基板３の面積（ａ×ｂ）を小さくして、コストダウンを図
ることができる。
【００２２】
更に、チップコンデンサやチップ抵抗などの電子部品Ｃａを実装区域Ｅの中間エリアＥ
３に配置することにより、その電子部品Ｃａの効率のよい回路設計が容易となり、特に、
電子部品Ｃａのうちのバイパスコンデンサでは可能な限りＩＣ近傍に配置することにより
ノズルを減少させることができる。
【００２３】
上記の実施の形態では、プリント配線基板３上の実装区域Ｅの外側に位置していた周辺
回路Ｃを該実装区域Ｅの中間エリアＥ３に移設させたが、これに限定されるわけではなく
、例えば外側集積回路Ｆの各種電子部品Ｃａを実装区域Ｅの中間エリアＥ３に移設する場
合も含まれる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施の一形態である半導体集積回路装置を示す斜視図である。
【図２】同分解斜視図である。
【図３】図１のＡ−Ａ矢視図である。
【図４】図３のＢ−Ｂ拡大矢視図である。
【図５】（ａ）は従来の一例を示す側面図、（ｂ）はＣ−Ｃ矢視図である。
【図６】従来の他の例を示す斜視図である。
【図７】同分解斜視図である。
【図８】図６のＤ−Ｄ矢視図である。
【図９】図８のＥ−Ｅ拡大矢視図である。
【符号の説明】
【００２５】
１        ＢＧＡ型パッケージ
１ａ      ＢＧＡ型パッケージの下面
２        ボール状端子
３        プリント配線基板
３ａ      プリント配線基板の表面
５        ランド
Ｃ        周辺回路
Ｃａ      電子部品
Ｄ１      中心区画
Ｄ２      外周区画
Ｄ３      中空区画
Ｅ        実装区域
Ｅ１      中心エリア
Ｅ２      外周エリア
Ｅ３      中間エリア
【図１】
2008098531.tif 000003
【図２】
2008098531.tif 000004
【図３】
2008098531.tif 000005
【図４】
2008098531.tif 000006
【図５】
2008098531.tif 000007
【図６】
2008098531.tif 000008
【図７】
2008098531.tif 000009
【図８】
2008098531.tif 000010
【図９】
2008098531.tif 000011