(57)【要約】【課題】ＩＣへの集積化も容易で、かつ、浮遊容量の発振周波数への影響も効果的に低減することが可能な電圧制御発振器を提供する。【解決手段】バリキャップＶＣ３，ＶＣ４のアノード共通接続点に設けられた第１のスイッチ回路Ｐ１と、第１の制御電圧Ｖｔの供給配線上に設けられた第２のスイッチ回路Ｐ２と、バリキャップＶＣ３，ＶＣ４の各アノードと第２の制御電圧ＶＣＯＮＴの入力端子との間にそれぞれ接続された複数の抵抗Ｒ１，Ｒ２とを備え、バリキャップＶＣ３，ＶＣ４を切り離すために第１のスイッチ回路Ｐ１をオフにしたときは、バリキャップＶＣ３，ＶＣ４が抵抗Ｒ１，Ｒ２を介して第２の制御電圧ＶＣＯＮＴの入力端子に接続されるようにし、バリキャップＶＣ３，ＶＣ４を使用するときは第１および第２のスイッチ回路Ｐ１，Ｐ２をオンとし、同調電圧Ｖｔによって発振周波数を制御できるようにする。【選択図】        図１
2008098732.tif 000002
【特許請求の範囲】
【請求項１】
アノードが共通に接続された一対の可変容量素子を複数組備え、当該複数組の可変容量素子が一対の差動入力端子の間に並列に接続され、
上記複数組の可変容量素子のそれぞれのアノード共通接続点に対して第１の制御電圧が印加されるように成されており、
上記複数組の可変容量素子のうち少なくとも１組の可変容量素子のアノード共通接続点に設けられた第１のスイッチ回路と、
上記少なくとも１組の可変容量素子のアノード共通接続点に印加される上記第１の制御電圧の供給配線上に設けられた第２のスイッチ回路と、
上記少なくとも１組の可変容量素子の各アノードと、上記第１のスイッチ回路および上記第２のスイッチ回路のオン／オフを制御する第２の制御電圧の入力端子との間にそれぞれ接続された複数の抵抗とを備えたことを特徴とする電圧制御発振器。
【請求項２】
カソードが共通に接続された一対の可変容量素子を複数組備え、当該複数組の可変容量素子が一対の差動入力端子の間に並列に接続され、
上記複数組の可変容量素子のそれぞれのカソード共通接続点に対して第１の制御電圧が印加されるように成されており、
上記複数組の可変容量素子のうち少なくとも１組の可変容量素子のカソード共通接続点に設けられた第１のスイッチ回路と、
上記少なくとも１組の可変容量素子のカソード共通接続点に印加される上記第１の制御電圧の供給配線上に設けられた第２のスイッチ回路と、
上記少なくとも１組の可変容量素子の各カソードと、上記第１のスイッチ回路および上記第２のスイッチ回路のオン／オフを制御する第２の制御電圧の入力端子との間にそれぞれ接続された複数の抵抗とを備えたことを特徴とする電圧制御発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電圧制御発振器に関し、特に、発振周波数の切り替え機能を有する電圧制御発振器に用いて好適なものである。
【背景技術】
【０００２】
ラジオ受信機やテレビ受像機などの無線通信装置に代表される多くのアプリケーションでは、発振器が同調可能なこと、すなわち、発振周波数を制御電圧によって切り替え可能であることが要求される。そのための発振器として、電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator）が用いられる。例えば、複数のキャパシタの接続をスイッチで切り替えることにより発振周波数を同調制御できるようにした回路が提案されている（例えば、特許文献１参照）。
【特許文献１】特開２０００−６８４５２号公報
【０００３】
図２は、上記特許文献１の図２に示される回路を示す図である。図２の回路では、２つのキャパシタＣ１，Ｃ２の間にスイッチ用のトランジスタＱ１が接続されている。また、抵抗値の大きい抵抗ＲＤＣ１，ＲＤＣ２が設けられている。これにより、トランジスタＱ１がオフのときに、キャパシタＣ１，Ｃ２が抵抗ＲＤＣ１，ＲＤＣ２を通じてグランドに接続されるため、キャパシタＣ１，Ｃ２の一端が開放されたときの浮遊容量の発振周波数への影響が低減される構成となっている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、キャパシタの切り替えにより発振周波数を同調制御する回路の場合、周波数可変範囲を拡大するためには、多くのキャパシタを用いる必要がある。そのため、集積化してもＩＣチップのサイズが大きくなってしまうという問題があった。また、容量値の大きなキャパシタを用いる必要がある場合は、ＩＣへの集積化が困難であるという問題もあった。
【０００５】
本発明は、このような問題を解決するために成されたものであり、可変周波数範囲を大きくしてもチップサイズの増大を抑制でき、ＩＣへの集積化も容易で、かつ、浮遊容量の発振周波数への影響も効果的に低減することが可能な電圧制御発振器を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記した課題を解決するために、本発明の電圧制御発振器では、アノードまたはカソードが共通に接続された一対の可変容量素子を複数組備え、当該複数組の可変容量素子が一対の差動入力端子の間に並列に接続され、複数組の可変容量素子のアノードまたはカソードの共通接続点に対してそれぞれ第１の制御電圧が印加されるように成されており、複数組の可変容量素子のうち少なくとも１組の可変容量素子の共通接続点に設けられた第１のスイッチ回路と、１組の可変容量素子の共通接続点に印加される第１の制御電圧の供給配線上に設けられた第２のスイッチ回路と、１組の可変容量素子の各アノードまたは各カソードと、第１のスイッチ回路および第２のスイッチ回路のオン／オフを制御する第２の制御電圧の入力端子との間にそれぞれ接続された複数の抵抗とを備えている。
【発明の効果】
【０００７】
上記のように構成した本発明によれば、１組の可変容量素子が発振周波数の同調制御に使用されない場合は（１組の可変容量素子を他の可変容量素子から切り離す場合）、第１のスイッチ回路および第２のスイッチ回路がオフとされる。このとき、第１のスイッチ回路がオフとなって切り離された１組の可変容量素子は、複数の抵抗を通じて第２の制御電圧の入力端子に接続されるため、１組の可変容量素子の一端が開放されたときの浮遊容量の発振周波数への影響を効果的に低減することができる。
【０００８】
一方、１組の可変容量素子を発振周波数の同調制御に使用する場合は（１組の可変容量素子を他の可変容量素子に対して並列に接続する場合）、第１のスイッチ回路および第２のスイッチ回路がオンとされる。そして、第２のスイッチ回路を経由して１組の可変容量素子にも第１の制御電圧が印加されることにより、当該第１の制御電圧により発振周波数の同調制御が実現される。このように、可変周波数範囲を大きくするために複数のキャパシタを用いていないので、チップサイズの増大を抑制でき、ＩＣへの集積化を容易にすることができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の一実施形態を図面に基づいて説明する。図１は、本実施形態による電圧制御発振器の構成例を示す図である。図１において、ＶＣ１〜ＶＣ４は可変容量ダイオード（バリキャップ）である。このうち、第１および第２の可変容量ダイオードＶＣ１，ＶＣ２の各アノードは共通に接続され、そのアノード共通接続点に対して第１の制御電圧（同調電圧）Ｖｔが印加されるように成されている。
【００１０】
また、第３および第４の可変容量ダイオードＶＣ３，ＶＣ４の各アノードは、後述する第１のスイッチ回路（ｐＭＯＳトランジスタ）Ｐ１を介して共通に接続されている。また、そのアノード共通接続点に対して、後述する第２のスイッチ回路（ｐＭＯＳトランジスタ）Ｐ２を介して第１の制御電圧（同調電圧）Ｖｔが印加されるように成されている。
【００１１】
このように、本実施形態では、アノードが共通に接続された一対の可変容量ダイオード（ＶＣ１，ＶＣ２），（ＶＣ３，ＶＣ４）を２組備え、当該２組の可変容量ダイオード（ＶＣ１，ＶＣ２），（ＶＣ３，ＶＣ４）が一対の差動入力端子ＩＮ１，ＩＮ２の間に並列に接続されている。すなわち、第３および第４の可変容量ダイオードＶＣ３，ＶＣ４が、可変周波数の範囲を拡大するために第１および第２の可変容量ダイオードＶＣ１，ＶＣ２に対して並列に接続されている。
【００１２】
第１のスイッチ回路Ｐ１は、第３および第４の可変容量ダイオードＶＣ３，ＶＣ４のアノード共通接続点に設けられている。具体的には、第１のスイッチ回路Ｐ１のソースおよびドレインが、それぞれ第３および第４の可変容量ダイオードＶＣ３，ＶＣ４の各アノードに接続されている。
【００１３】
第２のスイッチ回路Ｐ２は、上述した１組の可変容量ダイオードＶＣ３，ＶＣ４のアノード共通接続点に印加される第１の制御電圧Ｖｔの供給配線上に設けられている。具体的には、第２のスイッチ回路Ｐ２のドレインおよびソースが、第３および第４の可変容量ダイオードＶＣ３，ＶＣ４のアノード共通接続点および第１の制御電圧Ｖｔの入力端子にそれぞれ接続されている。
【００１４】
次いで、ＩＮＶはインバータ（論理反転器）であり、第２の制御電圧ＶＣＯＮＴの論理レベルを反転する。インバータＩＮＶの出力は、第１のスイッチ回路Ｐ１のゲートおよび第２のスイッチ回路Ｐ２のゲートにそれぞれ接続されている。すなわち、第１のスイッチ回路Ｐ１および第２のスイッチ回路Ｐ２のオン／オフが第２の制御電圧ＶＣＯＮＴによって制御されるようになっている。
【００１５】
Ｒ１，Ｒ２は抵抗であり、上述した第３および第４の可変容量ダイオードＶＣ３，ＶＣ４の各アノードと、第２の制御電圧ＶＣＯＮＴの入力端子との間にそれぞれ接続されている。この抵抗Ｒ１，Ｒ２は、抵抗値が比較的大きいものを用いるのが好ましい。
【００１６】
以上に示した本実施形態の電圧制御発振器は、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）プロセスまたはＢｉ−ＣＭＯＳ（Bipolar-CMOS）プロセスによって１つのＩＣチップに集積化されている。
【００１７】
次に、上記のように構成した本実施形態による電圧制御発振器の動作を説明する。本実施形態では、第１および第２の可変容量ダイオードＶＣ１，ＶＣ２は、発振周波数の同調制御に常に使用される。これに対して、第３および第４の可変容量ダイオードＶＣ３，ＶＣ４は、第１のスイッチ回路Ｐ１のオン／オフを切り替えることにより、使用するか否かが決められる。第３および第４の可変容量ダイオードＶＣ３，ＶＣ４を使用すると、使用しない場合に比べて、発振周波数の可変範囲を拡大することができる。
【００１８】
第３および第４の可変容量ダイオードＶＣ３，ＶＣ４を発振周波数の同調制御に使用しないときは、第２の制御電圧ＶＣＯＮＴがロウレベル（例えば、グランド電位）とされる。このとき、第１のスイッチ回路Ｐ１および第２のスイッチ回路Ｐ２のゲートに入力される電圧がハイレベルとなり、両スイッチ回路Ｐ１，Ｐ２はオフとなる。
【００１９】
これにより、第３および第４の可変容量ダイオードＶＣ３，ＶＣ４は、第１および第２の可変容量ダイオードＶＣ１，ＶＣ２から切り離される。また、第３および第４の可変容量ダイオードＶＣ３，ＶＣ４に対して第１の制御電圧（同調電圧）Ｖｔが供給される配線もオープン状態となる。
【００２０】
このとき、第１のスイッチ回路Ｐ１がオフとなって切り離された第３および第４の可変容量ダイオードＶＣ３，ＶＣ４の各アノードは、それぞれ抵抗Ｒ１，Ｒ２を通じて、ロウレベル（グランド電位）に設定されている第２の制御電圧ＶＣＯＮＴの入力端子に接続される。このため、第１のスイッチ回路Ｐ１がオフとなることによって第３および第４の可変容量ダイオードＶＣ３，ＶＣ４の一端が開放されても、グランド電位側から第３および第４の可変容量ダイオードＶＣ３，ＶＣ４の浮遊容量（残留容量）は見えず、抵抗Ｒ１，Ｒ２の抵抗成分しか見えない状態となる。これにより、浮遊容量の発振周波数への影響を効果的に低減することができる。
【００２１】
一方、第３および第４の可変容量ダイオードＶＣ３，ＶＣ４を発振周波数の同調制御に使用するときは、第２の制御電圧ＶＣＯＮＴがハイレベル（例えば、電源ＶＤＤ電位）とされる。このとき、第１のスイッチ回路Ｐ１および第２のスイッチ回路Ｐ２のゲートに入力される電圧がロウレベルとなり、両スイッチ回路Ｐ１，Ｐ２はオンとなる。
【００２２】
これにより、第３および第４の可変容量ダイオードＶＣ３，ＶＣ４は、第１および第２の可変容量ダイオードＶＣ１，ＶＣ２に対して並列に接続された状態となる。また、第３および第４の可変容量ダイオードＶＣ３，ＶＣ４のアノード共通接続点に対して第１の制御電圧（同調電圧）Ｖｔが第２のスイッチ回路Ｐ２を介して印加されることにより、当該第１の制御電圧Ｖｔにより発振周波数の同調制御が実現される。
【００２３】
このように、本実施形態では、可変周波数範囲を大きくするために第３および第４の可変容量ダイオードＶＣ３，ＶＣ４を第１および第２の可変容量ダイオードＶＣ１，ＶＣ２に対して並列に接続し、各可変容量ダイオードＶＣ１〜ＶＣ４に対する印加電圧Ｖｔによって発振周波数を制御するようにしている。このため、キャパシタの切り替えにより発振周波数を制御する従来の回路に比べて、チップサイズの増大を抑制でき、ＩＣへの集積化を容易にすることができる。
【００２４】
なお、上記実施形態では、２組の可変容量ダイオードを並列接続する例について説明したが、３組以上の可変容量ダイオードを並列接続するようにしても良い。３組以上の可変容量ダイオードを並列に接続した場合には、その中の少なくとも１組（２組以上であっても良い）の可変容量ダイオードのアノード共通接続点に第１のスイッチ回路Ｐ１がそれぞれ設けられる。また、当該少なくとも１組の可変容量ダイオードのアノード共通接続点にそれぞれ印加される第１の制御電圧Ｖｔの各供給配線上に第２のスイッチ回路Ｐ２がそれぞれ設けられる。
【００２５】
この場合、少なくとも１つ以上のスイッチ回路Ｐ１，Ｐ２に対して全て同じ論理レベルの第２の制御電圧ＶＣＯＮＴを供給するようにしても良いし、論理レベルが異なる第２の制御電圧ＶＣＯＮＴを適宜供給するようにしても良い。すなわち、アノード共通接続点に第１のスイッチ回路Ｐ１が接続された少なくとも１組の可変容量ダイオードを全て同期してオン／オフするようにしても良いし、必ずしも全てを同期させなくても良い。
【００２６】
また、上記実施形態では、第１のスイッチ回路Ｐ１および第２のスイッチ回路Ｐ２としてｐＭＯＳトランジスタを用いる例について説明しているが、ｎＭＯＳトランジスタを用いても良い。この場合にインバータＩＮＶは不要となる。
また、上記実施形態では、１対の可変容量ダイオードのアノードどうしを共通に接続する構成について説明したが、カソードどうしを共通に接続するようにしても良い。
【００２７】
その他、上記実施形態は、何れも本発明を実施するにあたっての具体化の一例を示したものに過ぎず、これによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその精神、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【産業上の利用可能性】
【００２８】
本発明は、発振周波数の切り替え機能を有する電圧制御発振器に有用である。
【図面の簡単な説明】
【００２９】
【図１】本実施形態による電圧制御発振器の構成例を示す図である。
【図２】従来の電圧制御発振器の構成例を示す図である。
【符号の説明】
【００３０】
ＶＣ１〜ＶＣ４  可変容量ダイオード
Ｐ１  第１のスイッチ回路
Ｐ２  第２のスイッチ回路
Ｒ１，Ｒ２  抵抗
ＩＮＶ  インバータ
Ｖｔ  第１の制御電圧
ＶＣＯＮＴ  第２の制御電圧
【図１】
2008098732.tif 000003
【図２】
2008098732.tif 000004