(57)【要約】      （修正有）【課題】フォトダイオードと共に形成したバイポーラ接合トランジスタを提供する。【解決手段】第２導電型基板に第１導電型のイオンを注入して第１コレクタ領域２０２を形成し、該基板上に第１エピ層２００を形成し、第１エピ層に第１導電型のイオンを注入し、第１コレクタ領域と連結された第１コレクタ連結領域を形成し、第１エピ層に第１導電型のイオンを注入し、エミッタ領域２１４を形成し、第１エピ層の上に第２エピ層を形成し、ＳＴＩ領域２６０を形成し、第２エピ層２１０にＰ−ウェルを形成し、第１コレクタ連結領域と連結された第２コレクタ連結領域２１２、エミッタ領域と連結されたエミッタ連結領域を形成し、第２エピ層に第１導電型のイオンを注入して第２コレクタ領域及びこれと連結されたコレクタコンタクト領域、エミッタ連結領域上にエミッタコンタクト領域を形成し、第２エピ層に第２導電型のイオンを注入し、ベースコンタクト領域を形成する。【選択図】図３
2008053721.tif 000002
【特許請求の範囲】
【請求項１】
互いに異なるエピ層に形成された第１及び第２コレクタ領域と、
前記第１及び第２コレクタ領域の間に形成されたエミッタ領域と、
前記第１コレクタ領域と前記エミッタ領域、前記第２コレクタ領域と前記エミッタ領域に形成されたベース領域と、
を含むことを特徴とする垂直型バイポーラ接合トランジスタ。
【請求項２】
前記第１コレクタ領域、エミッタ領域、及び第２コレクタ領域は、第１乃至第３エピ層に形成されたことを特徴とする請求項１記載の垂直型バイポーラ接合トランジスタ。
【請求項３】
前記第１コレクタ領域、エミッタ領域、及び第２コレクタ領域は第１導電型からなり、前記ベース領域は第２導電型からなることを特徴とする請求項１記載の垂直型バイポーラ接合トランジスタ。
【請求項４】
前記第１導電型はＮ型イオンが注入され、前記第２導電型はＰ型イオンが注入されたことを特徴とする請求項３記載の垂直型バイポーラ接合トランジスタ。
【請求項５】
前記第１コレクタ領域と第２コレクタ領域は、第１導電型のコレクタ連結領域に連結されたことを特徴とする請求項１記載の垂直型バイポーラ接合トランジスタ。
【請求項６】
前記第３エピ層の上に前記エミッタ領域と連結された第１導電型のエミッタコンタクト領域、前記第１及び第２コレクタ領域と連結された第１導電型のコレクタコンタクト領域、前記ベース領域と連結された第２導電型のベースコンタクト領域を形成することを特徴とする請求項２記載の垂直型バイポーラ接合トランジスタ。
【請求項７】
前記第１コレクタ領域、エミッタ領域、及び第２コレクタ領域は、基板に対して垂直な方向に重畳して形成されたことを特徴とする請求項１記載の垂直型バイポーラ接合トランジスタ。
【請求項８】
第２導電型基板を用意する段階と、
前記第２導電型基板に第１導電型のイオンを注入して第１コレクタ領域を形成する段階と、
前記第２導電型基板の上に第１エピ層を形成し、第２導電型のドーパントを注入する段階と、
前記第１エピ層に第１導電型のイオンを注入して前記第１コレクタ領域と連結された第１コレクタ連結領域を形成する段階と、
前記第１エピ層に第１導電型のイオンを注入してエミッタ領域を形成する段階と、
前記第１エピ層の上に第２エピ層を形成し、ＳＴＩ領域を形成する段階と、
前記第２エピ層に第２導電型のドーパントを注入してＰ−ウェルを形成し、第１導電型のドーパントを注入して第１コレクタ連結領域と連結された第２コレクタ連結領域、前記エミッタ領域と連結されたエミッタ連結領域を形成する段階と、
前記第２エピ層に第１導電型のイオンを注入して第２コレクタ領域及びこれと連結されたコレクタコンタクト領域、そして前記エミッタ連結領域の上にエミッタコンタクト領域を形成する段階と、
前記第２エピ層に第２導電型のイオンを注入してベースコンタクト領域を形成する段階と、
を形成することを特徴とする垂直型バイポーラ接合トランジスタの製造方法。
【請求項９】
前記第１コレクタ領域、エミッタ領域、及び第２コレクタ領域は、基板に対して垂直な方向に重畳して形成されたことを特徴とする請求項８記載の垂直型バイポーラ接合トランジスタの製造方法。
【請求項１０】
前記第１コレクタ領域と前記エミッタ領域、前記第２コレクタ領域と前記エミッタ領域との間にベース領域を形成することを特徴とする請求項８記載の垂直型バイポーラ接合トランジスタの製造方法。
【請求項１１】
前記第１導電型はＮ型イオンが注入され、前記第２導電型はＰ型イオンが注入されたことを特徴とする請求項８記載の垂直型バイポーラ接合トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フォトダイオード領域と大きい電流利得が得られる垂直型バイポーラ接合トランジスタ（bipolar junction transistor）に関する。
【背景技術】
【０００２】
一般に、イメージセンサは、光学映像（optical image）を電気信号に変換させる半導体素子であって、個別ＭＯＳ（metaloxide-silicon）キャパシタ（capacitor）が互いに非常に近接した位置におり、かつ電荷キャリヤがキャパシタに格納され移送される電荷結合素子（ＣＣＤ：charge coupled device）、制御回路（control circuit）、及び信号処理回路（signal processing circuit）を周辺回路に使用するＣＭＯＳ技術を利用して画素数だけＭＯＳトランジスタを作り、これを利用して順次に出力を検出するスイッチング方式を採用したＣＭＯＳ（complementary MOS）イメージセンサがある。
【０００３】
ＣＭＯＳイメージセンサは、単位画素内にフォトダイオードとＭＯＳトランジスタを形成させて、スイッチング方式により信号を検出することで、イメージを具現することになる。
【０００４】
従来には、上記のようなＣＭＯＳイメージセンサ製造工程でエピ層にＣＭＯＳ工程を使用して一般的なＮＰＮ素子を製造することができた。
【０００５】
図１は従来の垂直型ＮＰＮバイポーラ接合トランジスタ素子を示す平面図であり、図２は図１で従来の垂直型ＮＰＮバイポーラ接合トランジスタ素子を示す断面図である。
【０００６】
図１及び図２に示すように、従来の垂直型ＮＰＮバイポーラ接合トランジスタ素子は、基板１００上にディープＮ−ウェル層（deep N−Well）１０２を形成し、ディープＮ−ウェル層１０２の上にＰ−ウェル１１２及びＮ−ウェル１１０を形成する。
【０００７】
Ｐ−ウェル１１２の中にＮ型エミッタ（Ｅ）とＰ型ベース（Ｂ）を形成し、Ｎ−ウェル１１０の内にＮ型コレクタ（Ｃ）を形成する。
【０００８】
上記エミッタ（Ｅ）、ベース（Ｂ）及びコレクタ（Ｃ）の間には各領域を仕分けてくれるＳＴＩ領域１２０が形成されている。
【０００９】
そして、上記エミッタ、ベース、及びコレクタ領域の各上層には高濃度のＮ型イオンが注入されたエミッタコンタクト領域１２６及びコレクタコンタクト領域１３０、Ｐ型イオンが注入されたベースコンタクト領域１２８が形成されている。
【００１０】
ディープＮ−ウェル層１０２は、Ｎ型エミッタ（Ｅ）から注入された電子をＮ型コレクタ（Ｃ）側に流れるようにする役割をする。これで、正常動作モード（active mode）で垂直型コレクタ電流（ＩＣ）を形成する。
【００１１】
しかしながら、一般にバイポーラ接合トランジスタ素子（ＢＪＴ）において、ベース電流（ＩＢ）とコレクタ電流（ＩＣ）の比率、即ちＩＣ／ＩＢを共通エミッタ電流利得（common emitter current gain、beta）といい、素子のＤＣ性能を決定する重要なスペックということができる。
【００１２】
従来の垂直型バイポーラ接合トランジスタ（ＢＪＴ）素子の電流利得は単一ベース層の厚み、及び幅が製造工程により固定されるので、一般的なＣＭＯＳ工程では大きい電流利得が得られないという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明は、フォトダイオードと同時に形成して製造工程が単純であるだけでなく、電流利得の大きいバイポーラ接合トランジスタを有する垂直型バイポーラ接合トランジスタ を提供することをその目的とする。
【課題を解決するための手段】
【００１４】
前述した目的を達成するために、本発明による垂直型バイポーラ接合トランジスタは、互いに異なるエピ層に形成された第１及び第２コレクタ領域と、第１及び第２コレクタ領域の間に形成されたエミッタ領域と、第１コレクタ領域とエミッタ領域、第２コレクタ領域とエミッタ領域に形成されたベース領域と、を含むことを特徴とする。
【００１５】
前述した目的を達成するために、本発明による垂直型バイポーラ接合トランジスタの製造方法は、第２導電型基板を用意する段階と、第２導電型基板に第１導電型のイオンを注入して第１コレクタ領域を形成する段階と、第２導電型基板の上に第１エピ層を形成し、第２導電型のドーパントを注入する段階と、第１エピ層に第１導電型のイオンを注入して第１コレクタ領域と連結された第１コレクタ連結領域を形成する段階と、第１エピ層に第１導電型のイオンを注入してエミッタ領域を形成する段階と、第１エピ層の上に第２エピ層を形成し、ＳＴＩ領域を形成する段階と、第２エピ層に第２導電型のドーパントを注入してＰ−ウェルを形成し、第１導電型のドーパントを注入して第１コレクタ連結領域と連結された第２コレクタ連結領域、エミッタ領域と連結されたエミッタ連結領域を形成する段階と、第２エピ層に第１導電型のイオンを注入して第２コレクタ領域及びこれと連結されたコレクタコンタクト領域、そしてエミッタ連結領域の上にエミッタコンタクト領域を形成する段階と、第２エピ層に第２導電型のイオンを注入してベースコンタクト領域を形成する段階と、を形成することを特徴とする。
【００１６】
また、前述した目的を達成するために、本発明によるＣＭＯＳイメージセンサは、第２導電型基板に形成された第１導電型の赤色フォトダイオード及び第１導電型の第１コレクタ領域と、赤色フォトダイオードと連結された第１導電型の第１プラグ及び第１コレクタ領域と連結された第１コレクタ連結領域を有する第２導電型の第１エピ層と、第１エピ層の上に形成される第１導電型の緑色フォトダイオード及び第１導電型のエミッタ領域と、緑色フォトダイオードと連結された第１導電型の第２プラグ及びエミッタ領域と連結されたエミッタ連結領域、第１コレクタ連結領域と連結された第２コレクタ連結領域を有する第２導電型の第２エピ層と、第２エピ層の上に形成された第１導電型の青色フォトダイオード及びエミッタ連結領域の上に形成された第１導電型のエミッタコンタクト領域、第２コレクタ連結領域と連結された第２コレクタ領域、これと連結されたコレクタコンタクト領域と、第２エピ層の上に形成された第２導電型のベースコンタクト領域と、を含むことを特徴とする。
【００１７】
また、前述した目的を達成するために、本発明によるＣＭＯＳイメージセンサの製造方法は、フォトダイオード領域とバイポーラ接合トランジスタ形成領域を定義するＣＭＯＳイメージセンサの製造方法であって、第２導電型基板を用意する段階と、第２導電型基板に第１導電型のイオンを注入して赤色フォトダイオードと第１コレクタ領域を形成する段階と、第２導電型基板の上に第１エピ層を形成し、第２導電型のドーパントを注入する段階と、第１エピ層に第１導電型のイオンを注入して赤色フォトダイオードと連結された第１プラグ及び第１コレクタ領域と連結された第１コレクタ連結領域を形成する段階と、第１エピ層に第１導電型のイオンを注入して緑色フォトダイオードとエミッタ領域を形成する段階と、第１エピ層の上に第２エピ層を形成し、ＳＴＩ領域を形成する段階と、第２エピ層に第２導電型のドーパントを注入してウェル（well）を形成し、第１導電型のドーパントを注入して第２プラグ及び第１コレクタ連結領域と連結された第２コレクタ連結領域、エミッタ領域と連結されたエミッタ連結領域を形成する段階と、第２エピ層に第１導電型のイオンを注入して青色フォトダイオード及び第２コレクタ連結領域と連結された第２コレクタ領域、これと連結されたコレクタコンタクト領域、エミッタ連結領域の上にエミッタコンタクト領域を形成する段階と、第２エピ層に第２導電型のイオンを注入してベースコンタクト領域を形成する段階と、を形成することを特徴とする。
【発明の効果】
【００１８】
本発明による垂直型バイポーラ接合トランジスタ素子（ＢＪＴ）は、フォトダイオード形成と同時にバイポーラ接合トランジスタを形成できるのみならず、二重ベース構造によってコレクタ電流が上・下に流れるために、全体電流の量が増加することになるので、既存のバイポーラ接合トランジスタ素子と同一面積で製作した時、大きな電流利得が得られる効果がある。
【発明を実施するための最良の形態】
【００１９】
以下、添付図面を参照しつつ本発明による垂直型バイポーラ接合トランジスタに関して具体的に説明する。
【００２０】
図３は、本発明において、フォトダイオード領域とバイポーラ接合トランジスタ領域を示す断面図である。
【００２１】
図３に示すように、フォトダイオード領域において、半導体基板上に形成されたＰ型の第１エピ層（epitaxial layer）２００に赤色フォトダイオード領域（red photo diode area）２５２を形成し、第２エピ層２１０を成長させ、第２エピ層２１０にＰ型イオン注入されて形成されたＰ型の第２エピ層２１０に赤色フォトダイオード領域２５２と連結されて信号（signal）を抽出するようにＰ型の第２エピ層２１０に高濃度のイオンを注入して第１プラグ２５４を形成する。
【００２２】
以後、Ｐ型の第２エピ層２１０の上に感光膜パターン（図示せず）をし、一部にイオン注入して、Ｐ型の第２エピ層２１０に緑色フォトダイオード領域（green photo diode area）２５６を形成し、緑色フォトダイオード領域２５６を含んだＰ型の第２エピ層２１０の上に第３エピ層２２０を成長させ、アクティブ領域を定義するように第３エピ層２２０にＳＴＩ（shallow trench isolation）２６０領域を形成する。
【００２３】
第３エピ層２２０の上に感光膜パターン（図示せず）を形成し、イオン注入して第３エピ層２２０に第２プラグ２５８を形成する。
【００２４】
この後、ウェル（well）工程を進行してＳＴＩ２６０を含むＰ型の第３エピ層２２０の上に感光膜パターン（図示せず）を形成し、イオン注入して赤色フォトダイオード領域２５２と連結された第１プラグ２５４の上に第２プラグ２５８を形成し、緑色フォトダイオード領域２５６と連結される第２プラグ２５８を形成する。
【００２５】
以後、Ｐ型の第３エピ層２２０の上に感光膜パターンを形成し、イオン注入して青色フォトダイオード領域（blue photo diode area）２５９を形成する。
【００２６】
赤色フォトダイオード領域２５２、緑色フォトダイオード領域２５６、青色フォトダイオード領域２５９は、垂直に配列されて１つのピクセル（pixel）を形成する。
【００２７】
上記フォトダイオード領域製造工程により形成されるＮＰＮバイポーラ接合トランジスタ領域でＰ型の第１エピ層２００に赤色フォトダイオード領域２５２の形成時、Ｎ型の第１コレクタ領域２０２を形成する。
【００２８】
以後、第１プラグ２５４の形成時に、第１コレクタ領域２０２と連結されるようにＮ型の第１コレクタ連結領域２１２を形成する。
【００２９】
そして、緑色フォトダイオード領域２５６の形成時に、Ｎ型のエミッタ領域２１４を形成する。
【００３０】
この際、エミッタ領域２１４は、第１コレクタ領域２０２と垂直な方向に重畳するように形成される。
【００３１】
そして、第２プラグ２５８の形成時に、第１コレクタ連結領域２１２と接触し、上部層に連結できるように第２コレクタ連結領域２２２を形成し、エミッタ領域２１４と接触し、上部層に連結できるようにエミッタ連結領域２２２を形成する。
【００３２】
以後、青色フォトダイオード領域２５９の形成時に、エミッタ連結領域２２２の上にＮ型エミッタコンタクト領域２２６を形成し、第２コレクタ連結領域２２２と接触するようにＮ型コレクタコンタクト領域２２４及びこれと連結された第２コレクタ領域２２５を形成する。
【００３３】
第２コレクタ領域２２４は、第１コレクタ領域２０２及びエミッタ領域２１４と垂直な方向に重畳するように形成する。
【００３４】
そして、エミッタ領域２１４及び第２コレクタ領域２２４などに別途の感光膜パターンを形成し、Ｐ型のベースコンタクト領域２２８を形成する。
【００３５】
そして、エミッタ（Ｅ）、ベース（Ｂ）、及びコレクタ（Ｃ）の間には各領域を仕分けてくれるＳＴＩ領域２６０が形成されている。
【００３６】
上記ベース領域は、エミッタ領域２１４と第１コレクタ領域２０２の上下に形成されたＰ型の第２エピ層２１０、Ｐ型の第３エピ層２２０と連結されて、二重ベース（double base）構造が形成される。
【００３７】
したがって、エミッタ領域２１４を基準にして、上側の第２コレクタ領域２２４と下側の第１コレクタ領域２０２に電子が注入されて移動することになる。
【００３８】
したがって、ＮＰＮバイポーラ接合トランジスタ素子（ＢＪＴ）において、ベース電流（ＩＢ）とコレクタ電流（ＩＣ）の比率、即ちＩＣ／ＩＢを共通エミッタ電流利得（common emitter current gain、beta）というので、本発明の二重ベース構造によってコレクタ電流が上、下に流れるために、全体電流の量が増加することになるので、既存のバイポーラ接合トランジスタ素子と同一面積で製作した時、大きな電流利得が具現できる長所がある。
【００３９】
図４ａ乃至図４ｎは、本発明によるバイポーラ接合トランジスタを製造する工程を示す順序図である。
【００４０】
まず、図４ａに示すように、半導体基板を用意するか、半導体基板上に第１エピ層を成長させる。
【００４１】
そして、図４ｂに示すように、第１エピ層２００ａの上にＰ型イオン、例えば、Ｂ（Boron）イオンを注入してＰ型の第１エピ層２００を用意する。
【００４２】
図４ｃに示すように、Ｐ型の第１エピ層２００の上に第１感光膜パターン２８１を形成し、第１感光膜パターン２８１の開口部を通じて露出したＰ型の第１エピ層２００に、Ｎ型イオン、例えばＡｓイオンを数十ｋｅＶエネルギーで注入して赤色フォトダイオード２５２（図３参照）を形成すると共に、第１コレクタ領域２０２を形成する。
【００４３】
第１感光膜パターン２８１を除去する。
【００４４】
以後、図４ｄに示すように、第１コレクタ領域２０２が形成されたＰ型の第１エピ層２００の上に第２エピ層２１０ａを形成する。
【００４５】
そして、図４ｅに示すように、第２エピ層２１０ａの上に第２感光膜パターン２８２を形成し、第２感光膜パターン２８２の開口部を通じて露出した第２エピ層２１０ａの上にＮ型イオン、例えばＡｓイオンを数百〜数千ｋｅＶエネルギーで注入して第１プラグ２５４（図３参照）を形成すると共に、第１コレクタ連結領域２１２を形成する。
【００４６】
第２感光膜パターン２８２を除去する。
【００４７】
以後、図４ｆに示すように、第２エピ層２１０ａの全面にＰ型イオン、例えば、Ｂ（Boron）イオンを注入してＰ型の第２エピ層２１０を形成する。
【００４８】
そして、図４ｇに示すように、Ｐ型の第２エピ層２１０の上に第３感光膜パターン２８３を形成し、第３感光膜パターン２８３の開口部を通じて露出したＰ型の第２エピ層２１０にＮ型イオン、例えばＡｓイオンを数十ｋｅＶエネルギーで注入して緑色フォトダイオード２５６（図３参照）を形成すると共に、エミッタ領域２１４を形成する。
【００４９】
第３感光膜パターン２８３を除去する。
【００５０】
以後、図４ｈに示すように、エミッタ領域２８３が形成されたＰ型の第２エピ層２１０の上に第３エピ層２２０を形成する。
【００５１】
そして、図４ｉに示すように、第３エピ層２２０の上に隔離領域であるＳＴＩ（shallow trench isolation）２６０を形成する。
【００５２】
以後、図４ｊに示すように、第３エピ層２２０の上に第４感光膜パターン２８４を形成し、第４感光膜パターン２８４の開口部を通じて露出した第３エピ層２２０にＰ型イオンを注入してＰ−ウェル２２１を形成する。
【００５３】
第４感光膜パターン２８４を除去する。
【００５４】
以後、図４ｋに示すように、Ｐ−ウェル２２１が形成された第３エピ層２２０に第５感光膜パターン２８５を形成し、第５感光膜パターン２８５の開口部を通じて露出した第３エピ層２２０の上にＮ型イオン、例えばＡｓイオンを数百〜数千ｋｅＶエネルギーで注入して第２プラグ（図３参照）を形成すると共に、第２コレクタ連結領域２２２ａ及びエミッタ連結領域２２２ｂを形成する。
【００５５】
第５感光膜パターン２８５を除去する。
【００５６】
以後、図４ｌに示すように、第３エピ層２２０に第６感光膜パターン２８６を形成し、Ｎ型イオンを注入して青色フォトダイオード領域２５９（図３参照）を形成すると共に、エミッタ連結領域２２２ｂの上にエミッタコンタクト領域２２６を形成し、Ｐ−ウェル２２１領域の上に第２コレクタ領域２２４と、コレクタコンタクト領域２２５を形成する。
第６感光膜パターン２８６を除去する。
【００５７】
そして、図４ｍに示すように、第３エピ層２２０の上に第７感光膜パターン２８７を形成し、第７感光膜パターン２８７の開口部を通じて第３エピ層２２０の一部にＰ型イオンを注入してベースコンタクト領域２２８を形成し、最終的に図４ｎのように、フォトダイオード工程を用いた二重ベース構造のＮＰＮバイポーラ接合トランジスタを形成することができる。
【００５８】
以後、第７感光膜パターン２８７を除去する。
【００５９】
したがって、本発明によるＮＰＮバイポーラ接合トランジスタ素子（ＢＪＴ）において、二重ベース構造によってコレクタ電流が上・下に流れるために、全体電流の量が増加することになるので、既存のバイポーラ接合トランジスタ素子と同一面積で製作した時、大きな電流利得を具現できる長所がある。
【００６０】
本発明による垂直型バイポーラ接合トランジスタ素子（ＢＪＴ）は、フォトダイオード形成と共に、バイポーラ接合トランジスタを形成できるのみならず、二重ベース構造によってコレクタ電流が上・下に流れるために、全体電流の量が増加することになるので、既存のバイポーラ接合トランジスタ素子と同一面積で製作した時、大きな電流利得が得られる効果がある。
【００６１】
以上、本発明を具体的な実施形態を通じて詳細に説明したが、これは本発明を具体的に説明するためのものであって、本発明による垂直型バイポーラ接合トランジスタ（bipolar junction transistor）及びその製造方法、そしてこれを有するＣＭＯＳイメージセンサ及びその製造方法は、これに限るのでなく、本発明の技術的思想内で当分野の通常の知識を有する者によりその変形及び改良が可能であることは明らかである。
【図面の簡単な説明】
【００６２】
【図１】従来の垂直型ＮＰＮバイポーラ接合トランジスタ素子を示す平面図である。
【図２】図１において、従来の垂直型ＮＰＮバイポーラ接合トランジスタ素子を示す断面図である。
【図３】本発明において、フォトダイオード領域とバイポーラ接合トランジスタ領域を示す断面図である。
【図４ａ】図４ａは、本発明によるバイポーラ接合トランジスタを製造する工程を示す順序図である。
【図４ｂ】図４ｂは、本発明によるバイポーラ接合トランジスタを製造する工程を示す順序図である。
【図４ｃ】図４ｃは、本発明によるバイポーラ接合トランジスタを製造する工程を示す順序図である。
【図４ｄ】図４ｄは、本発明によるバイポーラ接合トランジスタを製造する工程を示す順序図である。
【図４ｅ】図４ｅは、本発明によるバイポーラ接合トランジスタを製造する工程を示す順序図である。
【図４ｆ】図４ｆは、本発明によるバイポーラ接合トランジスタを製造する工程を示す順序図である。
【図４ｇ】図４ｇは、本発明によるバイポーラ接合トランジスタを製造する工程を示す順序図である。
【図４ｈ】図４ｈは、本発明によるバイポーラ接合トランジスタを製造する工程を示す順序図である。
【図４ｉ】図４ｉは、本発明によるバイポーラ接合トランジスタを製造する工程を示す順序図である。
【図４ｊ】図４ｊは、本発明によるバイポーラ接合トランジスタを製造する工程を示す順序図である。
【図４ｋ】図４ｋは、本発明によるバイポーラ接合トランジスタを製造する工程を示す順序図である。
【図４ｌ】図４ｌは、本発明によるバイポーラ接合トランジスタを製造する工程を示す順序図である。
【図４ｍ】図４ｍは、本発明によるバイポーラ接合トランジスタを製造する工程を示す順序図である。
【図４ｎ】図４ｎは、本発明によるバイポーラ接合トランジスタを製造する工程を示す順序図である。
【符号の説明】
【００６３】
２００  第１エピ層
２０２  第１コレクタ領域
２１０  第２エピ層
２１２  第１コレクタ連結領域
２１４  エミッタ領域
２２０  第３エピ層
２２２  第２コレクタ連結領域
２２５  第２コレクタ領域
２２６  エミッタコンタクト領域
２２８  ベースコンタクト領域
２５２  赤色フォトダイオード領域
２５４  第１プラグ
２５６  緑色フォトダイオード領域
２５８  第２プラグ
２５９  青色フォトダイオード領域
２６０  ＳＴＩ（shallow trench isolation）
【図１】
2008053721.tif 000003
【図２】
2008053721.tif 000004
【図３】
2008053721.tif 000005
【図４ａ】
2008053721.tif 000006
【図４ｂ】
2008053721.tif 000007
【図４ｃ】
2008053721.tif 000008
【図４ｄ】
2008053721.tif 000009
【図４ｅ】
2008053721.tif 000010
【図４ｆ】
2008053721.tif 000011
【図４ｇ】
2008053721.tif 000012
【図４ｈ】
2008053721.tif 000013
【図４ｉ】
2008053721.tif 000014
【図４ｊ】
2008053721.tif 000015
【図４ｋ】
2008053721.tif 000016
【図４ｌ】
2008053721.tif 000017
【図４ｍ】
2008053721.tif 000018
【図４ｎ】
2008053721.tif 000019