(57)【要約】【課題】新規な２次電池用保護回路を有するバッテリーパックを提供すること【解決手段】２次電池と、該２次電池の各極に接続された１対の外部接続用入出力端子とを有するバッテリーパックであって、放電時及び充電時の異常状態から前記２次電池を保護する電池保護回路と、前記電池保護回路が異常状態を検出したとき、前記２次電池と前記入出力端子の間の回路に流れる電流を制御するスイッチングＦＥＴとを備え、前記電池保護回路は、前記スイッチングＦＥＴに対するゲート電圧を昇圧するゲート電圧昇圧手段を有し、前記スイッチングＦＥＴの比較的低いゲート電圧におけるブレークダウン電圧を、該スイッチングＦＥＴの耐圧値として規定して、該耐圧値に基づき該スイッチングＦＥＴが選定され、前記スイッチングＦＥＴの比較的低いゲート電圧におけるブレークダウン電圧を、該スイッチングＦＥＴの耐圧値として規定して、該耐圧値に基づき該スイッチングＦＥＴが選定されている。【選択図】  図２
2008029067.tif 000002
【特許請求の範囲】
【請求項１】
２次電池と、該２次電池の各極に接続された１対の外部接続用入出力端子とを有するバッテリーパックにおいて、
放電時及び充電時の異常状態から前記２次電池を保護する電池保護回路と、
前記電池保護回路が異常状態を検出したとき、前記２次電池と前記入出力端子の間の回路に流れる電流を制御するスイッチングＦＥＴとを備え、
前記電池保護回路は、前記スイッチングＦＥＴに対するゲート電圧を昇圧するゲート電圧昇圧手段を有している、バッテリーパック。
【請求項２】
２次電池と、該２次電池の各極に接続された１対の外部接続用入出力端子とを有するバッテリーパックにおいて、
放電時及び充電時の異常状態から前記２次電池を保護する電池保護回路と、
前記電池保護回路が異常状態を検出したとき、前記２次電池と前記入出力端子の間の回路に流れる電流を制御するスイッチングＦＥＴとを備え、
前記スイッチングＦＥＴの比較的低いゲート電圧におけるブレークダウン電圧を、該スイッチングＦＥＴの耐圧値として規定して、該耐圧値に基づき該スイッチングＦＥＴが選定されている、バッテリーパック。
【請求項３】
２次電池と、該２次電池の各極に接続された１対の外部接続用入出力端子とを有するバッテリーパックにおいて、
放電時及び充電時の異常状態から前記２次電池を保護する電池保護回路と、
前記電池保護回路が異常状態を検出したとき、前記２次電池と前記入出力端子の間の回路に流れる電流を制御するスイッチングＦＥＴとを備え、
前記電池保護回路は、前記スイッチングＦＥＴに対するゲート電圧を昇圧するゲート電圧昇圧手段を有し、
前記スイッチングＦＥＴの比較的低いゲート電圧におけるブレークダウン電圧を、該スイッチングＦＥＴの耐圧値として規定して、該耐圧値に基づき該スイッチングＦＥＴが選定されている、バッテリーパック。
【請求項４】
請求項１〜３のいずれか一項記載のバッテリーパックにおいて、
前記スイッチングＦＥＴは、ＭＯＳ  ＦＥＴである、バッテリーパック。
【請求項５】
請求項１〜３のいずれか一項記載のバッテリーパックにおいて、
前記放電時及び充電時の異常状態は、放電時の過放電、充電時の過充電、及び放電時及び充電時の過電流のいずれかである、バッテリーパック。
【請求項６】
請求項１〜３のいずれか一項記載のバッテリーパックにおいて、
前記ＭＯＳ  ＦＥＴは１個であり、
前記電池保護回路は、前記ＭＯＳ  ＦＥＴに対して基板ゲート切換え信号を送り、放電時と充電時とでＭＯＳ  ＦＥＴのソースとドレインを切り換えている、バッテリーパック。
【請求項７】
請求項１〜３のいずれか一項記載のバッテリーパックにおいて、
前記電池保護回路は、定電流制御回路を有し、前記２次電池と前記入出力端子の間の回路に過電流を検出したとき、前記ＭＯＳ  ＦＥＴのゲート電圧を制御して、該回路に流れる電流を一定にしている、バッテリーパック。
【請求項８】
請求項１〜３のいずれか一項記載のバッテリーパックにおいて、
前記ＭＯＳ  ＦＥＴは、ゲート電圧のしきい値を下げる基板バイアス手段を有し、該ＭＯＳ  ＦＥＴのＯＮ抵抗を下げて、損失の少ない回路電流としている、バッテリーパック。
【請求項９】
請求項１〜８のいずれか一項記載のバッテリーパックを利用した携帯用電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２次電池用保護回路を有するバッテリーパックに関する。
【背景技術】
【０００２】
最近、携帯電話、ノート型パーソナルコンピュータ（「ノート型パソコン」ともいう。）、デジタルスチルカメラ、携帯オーディオ、無線機等のような種々の携帯用電子機器が使用されている。このような携帯用電子機器の電源装置として、多くの場合充放電可能な電池である２次電池が使用されている。
【０００３】
２次電池は、最初に自動車に使用される鉛蓄電池があり、近年になってニカド電池(NiCd)が登場し、ニッケル水素電池(NiMH)、リチウムイオン電池(Li-ion)へと進化してきている。特に、リチウムイオン電池は、他の２次電池と比較して、小型、軽量、高電圧、メモリー効果なしという利点を有しているため、現在において、携帯用電子機器の電源として主流になっている。リチウムイオン電池の形状は、円筒形、角型（鉄缶、アルミ缶）、ラミネート型等があり、使用される正極材料として、コバルト系、マンガン系、ニッケル系、負極材料としてグラファイト系、コークス系がある。
【０００４】
このリチウムイオン電池は、セル当たりの平均電圧3.5〜3.6Ｖであり、これを必要に応じて１個又は複数個直列に接続して使用される。取り扱いの容易さのため、１個又は複数個のリチウムイオン電池がケースに収納されたバッテリーパックとして、多くの電子機器の電源として使用されている。最近では、携帯電話（セルラーフォン）用の電池パック及びノート型パソコン用の電池パックとしては、ほぼ全面的にリチウムイオン電池が使用されている。なお、電解液をポリマ状にし、プラスチックとアルミニウムのラミネート・フィルムに封入したポリマ電池の動作原理はリチウムイオン電池と同じものであり、本出願書類ではリチウムイオン電池に含まれるものとする。
【０００５】
このような２次電池では、放電時に過放電を起こしたり、又は充電時に過充電を起こすと、電池を劣化し、又は損傷する場合がある。例えば、リチウムイオン電池は、セル当たりの電池電圧が4.5Ｖを超えるとガスの発生が現れ、電池内圧の上昇のおそれがある。また、セル当たりの電池電圧が2.0Ｖ以下になると、電池内部の集電体が溶解するおそれもある。従って、２次電池に対する過放電及び過充電は、電池保護のために避けなければならない。
【０００６】
図１は、従来の２次電池に対する過放電及び過充電を回避する電池保護回路を有するバッテリーパックを示す図である。このバッテリーパック１は、１個又は複数個のリチウムイオン電池を直列接続した２次電池２と、２次電池の過放電及び過充電を検出する電池保護回路３と、過放電が検出されたときにスイッチング素子として機能するＦＥＴ４と、過充電が検出されたときにスイッチング素子として機能するＦＥＴ５とを備えている。
【０００７】
電池保護回路３は、リチウムイオン電池２の電圧を監視し、放電時に過放電状態を検出するとＦＥＴ４をＯＦＦにして、リチウムイオン電池２とマイナス(−)側入出力端子７との間を遮断する。同様に、電池保護回路３は、リチウムイオン電池２の電圧を監視し、充電時に過充電状態を検出するとＦＥＴ５をＯＦＦにして、リチウムイオン電池２とマイナス(−)側入出力端子７との間を遮断する。
【０００８】
こうして、リチウムイオン電池３は、過放電状態における更なる放電、又は過充電状態における更なる充電を回避することができ、電池の劣化又は損傷を防止できる。
【特許文献１】特開2002-17630「従放電保護回路、該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた電子機器」（公開日：2002年6月21日）
【特許文献２】特開平11-103528「充放電保護回路及びバッテリーパック」（公開日：1999年4月13日）
【特許文献３】特開2001-268810「充放電保護回路、該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた電子機器」（公開日：2001年9月28日）
【特許文献４】特開2001-136665「充放電保護回路および該充放電保護回路を有するバッテリーパック」（公開日：2001年5月18日）
【特許文献５】特開2005-073497「充放電保護回路」（公開日：2005年3月17日）
【特許文献６】特開平06-284594「充電式電源装置」（公開日：1994年10月7日）
【特許文献７】特開平10-225007「充電式電源装置」（公開日：1998年8月21日）
【特許文献８】特開平11-318034「充放電制御回路と充電式電源装置」（公開日：1999年11月16日）
【特許文献９】特開2000-152509「充放電制御回路と充電式電源装置」（公開日：2000年5月30日）
【特許文献１０】特開2000-358335「充放電制御用半導体装置」（公開日：2000年12月26日）
【特許文献１１】特開2002-034163「充放電制御回路と充電式電源装置」（公開日：2002年1月31日）
【特許文献１２】特開2002-238174「充放電制御回路と充電式電源装置」（公開日：2002年8月23日）
【特許文献１３】特開2002-320335「充放電制御回路と充電式電源装置」（公開日：2002年10月31日）
【特許文献１４】US PATENT No.5,581,170 "Battery Protector" (Date of Patent: Dec. 3, 1996)  これらの特許文献１乃至１４を精査した結果、特許文献１乃至１３は２個のスイッチング素子を利用しており、本実施形態に紹介する１個のスイッチング素子を利用するものと、その構成が異なっている。特許文献１４は、本実施形態に紹介する、ゲート電圧の昇圧、低耐圧のＭＯＳ  ＳＷの採用、定電流制御回路、基板バイアス等に関する記載はない。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、２次電池に対する過放電及び過充電を回避する電池保護回路に関して、構成する素子の適用等に着目すると、幾つかの問題点があることが判明した。
【課題を解決するための手段】
【００１０】
従って、本発明は、新規な２次電池用保護回路を有するバッテリーパックを提供することを目的とする。
【００１１】
上記目的に鑑みて、本発明に係る２次電池用保護回路を有するバッテリーパックは、２次電池と、該２次電池の各極に接続された１対の外部接続用入出力端子とを有するバッテリーパックであって、放電時及び充電時の異常状態から前記２次電池を保護する電池保護回路と、前記電池保護回路が異常状態を検出したとき、前記２次電池と前記入出力端子の間の回路に流れる電流を制御するスイッチングＦＥＴとを備え、前記電池保護回路は、前記スイッチングＦＥＴに対するゲート電圧を昇圧するゲート電圧昇圧手段を有している。
【００１２】
更に、本発明に係る２次電池用保護回路を有するバッテリーパックは、２次電池と、該２次電池の各極に接続された１対の外部接続用入出力端子とを有するバッテリーパックであって、放電時及び充電時の異常状態から前記２次電池を保護する電池保護回路と、前記電池保護回路が異常状態を検出したとき、前記２次電池と前記入出力端子の間の回路に流れる電流を制御するスイッチングＦＥＴとを備え、前記スイッチングＦＥＴの比較的低いゲート電圧におけるブレークダウン電圧を、該スイッチングＦＥＴの耐圧値として規定して、該耐圧値に基づき該スイッチングＦＥＴが選定されている。
【００１３】
更に、本発明に係る２次電池用保護回路を有するバッテリーパックは、２次電池と、該２次電池の各極に接続された１対の外部接続用入出力端子とを有するバッテリーパックであって、放電時及び充電時の異常状態から前記２次電池を保護する電池保護回路と、前記電池保護回路が異常状態を検出したとき、前記２次電池と前記入出力端子の間の回路に流れる電流を制御するスイッチングＦＥＴとを備え、前記電池保護回路は、前記スイッチングＦＥＴに対するゲート電圧を昇圧するゲート電圧昇圧手段を有し、前記スイッチングＦＥＴの比較的低いゲート電圧におけるブレークダウン電圧を、該スイッチングＦＥＴの耐圧値として規定して、該耐圧値に基づき該スイッチングＦＥＴが選定されている。
【００１４】
更に、上記バッテリーパックでは、前記スイッチングＦＥＴは、ＭＯＳ  ＦＥＴであってよい。
【００１５】
更に、上記バッテリーパックでは、前記放電時及び充電時の異常状態は、放電時の過放電、充電時の過充電、及び放電時及び充電時の過電流のいずれかであってよい。
【００１６】
更に、上記バッテリーパックでは、前記ＭＯＳ  ＦＥＴは１個であり、前記電池保護回路は、前記ＭＯＳ  ＦＥＴに対して基板ゲート切換え信号を送り、放電時と充電時とでＭＯＳ  ＦＥＴのソースとドレインを切り換えてもよい。
【００１７】
更に、上記バッテリーパックでは、前記電池保護回路は、定電流制御回路を有し、前記２次電池と前記入出力端子の間の回路に過電流を検出したとき、前記ＭＯＳ  ＦＥＴのゲート電圧を制御して、該回路に流れる電流を一定にしてもよい。。
【００１８】
更に、上記バッテリーパックでは、前記ＭＯＳ  ＦＥＴは、ゲート電圧のしきい値を下げる基板バイアス手段を有し、該ＭＯＳ  ＦＥＴのＯＮ抵抗を下げて、損失の少ない回路電流としてもよい。
【００１９】
更に、本発明に係る携帯用電子機器は、上記バッテリーパックを利用した携帯用電子機器である。
【発明の効果】
【００２０】
本発明によれば、新規な２次電池用保護回路を有するバッテリーパックを提供することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明に係る２次電池用保護回路を有するバッテリーパックの実施形態に関して、添付の図面を参照しながら詳細に説明する。なお、図中、同じ要素に対しては同じ符号を付して、重複した説明を省略する。
【００２２】
図２は、本実施形態に係る２次電池に対する過放電及び過充電の回避並びに２次電池短絡時等の過電流を防止する電池保護回路を有するバッテリーパックを示す図である。このバッテリーパック１０は、例えば、２次電池２０と、２次電池の過放電、過充電及び過電流を検出する電池保護回路３０と、過放電、過充電及び過電流が検出されたときにスイッチング素子として機能するＦＥＴ４０とを備えている。
【００２３】
図２に示すバッテリーパック１０は、図１のバッテリーパック１と比較すると、バッテリーパック１は２個のスイッチング素子（即ち、ＦＥＴ４及び５）を備えているのに対して、バッテリーパック１０は１個のスイッチング素子（即ち、ＦＥＴ４０）しか備えていない点、電池保護回路３０がゲート電圧に関する昇圧回路３２及び制御回路３３を有する点等で相違する。
【００２４】
このバッテリーパック１０は、携帯電話、ノート型パソコン等の電子機器(図示せず。)に内蔵され、放電時にはプラス（＋）側入出力端子６０とマイナス(−)側入出力端子７０との間に所定の電圧を出力して、電子機器に供給する。一方、充電時には、充電器(図示せず。)からの直流電圧を、バッテリーパック１０の（＋）側入出力端子６０と(−)側入出力端子７０との間に印加して、２次電池２０を充電する。充電器は、電子機器内蔵形式又は外部接続のアクセサリー（付属器具）形式でよく、商用交流電源を所定電圧に逓減・整流して所定の直流電圧・電流（例えば、１セルからなる２次電池に対しては、4.2Ｖ，定電流）を出力するものである。
【００２５】
なお、バッテリーパック１０は、一般に、電子機器に対して装着及び取り外し可能であり、交換可能な形態を採用している。しかし、これに限定されない。本出願書類では、「バッテリーパック」は、予め電子機器に対して組み込まれ、取り外し出来ない形態の物も含む。更に、２次電池２０の部分（周辺の要素を含んでもよい。）を取り外して交換可能な形態の物も含む。
【００２６】
バッテリーパック１０内の２次電池２０の正極は、プラス(＋)側入出力端子６０を介して外部機器（例えば、電子機器，充電器等）と接続される。同様に、２次電池２０の負極は、スイッチングＦＥＴ４０を介してマイナス(−)側入出力端子７０に接続され、更に外部機器と接続される。スイッチングＦＥＴ４０は、電池保護回路３０から制御端子４０Ｇへの制御信号（例えば、制御電圧）により、その導通・非導通が制御される。
【００２７】
２次電池２０は、好ましくは、１個又はそれ以上のリチウムイオン電池セルを直列接続したものである。
【００２８】
電池保護回路３０は、２次電池２０を保護する回路であり、好ましくは、ＩＣ化されている。具体的には、電池保護回路３０は、２次電池２０の端子間電圧を監視し、放電時に過放電状態を検出するとスイッチング素子であるＦＥＴ４０をＯＦＦにして、２次電池２０とマイナス側入力端子７との間を遮断する。同様に、電池保護回路３０は、２次電池２０の端子間電圧を監視し、充電時に過充電状態を検出するとスイッチング素子であるＦＥＴ４０をＯＦＦにして、２次電池２０とマイナス側入力端子７との間を遮断する。更に、電池保護回路３０は、放電時及び充電時のいずれにおいても、（＋）側入出力端子６０と(−)側入出力端子７０の間の短絡等により２次電池２０に過電流が流れると、これを検出してＦＥＴ４０をＯＦＦにし、放電回路又は充電回路を遮断する。
【００２９】
電池保護回路３０は、更に、スイッチングＦＥＴ４０に対する制御信号（例えば、ゲート電圧）に関する昇圧回路３２及び制御回路３３を有していてもよい。昇圧回路３２及び制御回路３３に関しては、後で説明する。
【００３０】
電池保護回路３０は、原則として、２次電池２０を構成する１個のリチウムイオン電池セルに対して１組用意される。従って、２次電池２０が２個以上のリチウムイオン電池セルを直列接続して構成されている場合、各リチウムイオン電池セルに対して、電池保護回路３０が接続される。なお、ここでは、説明を簡単にするため、２次電池２０が１個のリチウムイオン電池セルで構成されている場合について説明する。
【００３１】
スイッチングＦＥＴ４０は、ＦＥＴ（電界効果トランジスタ）をいう。ＦＥＴの中でも、典型的には、ＭＯＳ  ＦＥＴ（ＭＯＳ形電界効果トランジスタ）が使用さる。ｎチャンネルＭＯＳ  ＦＥＴ及びｐチャンネルＭＯＳのいずれも使用できるが、正孔に比べ電子は移動度が大きいため同じサイズのＦＥＴではｎチャンネルの方が駆動能力が高いのでｎチャンネルＭＯＳ  ＦＥＴが好ましい。しかし、これに限定されない。
【００３２】
こうして、リチウムイオン電池３は、過放電状態又は過電流状態における更なる放電又は過充電状態又は過電流状態における更なる充電を回避することができ、電池の劣化又は損傷を防止できる。
【００３３】
更に、最終的な安全装置として、過電流からの保護のため、２次電池２０と(＋)側入出力端子６０又は(−)側入出力端子７０との間に、例えば、ポリフューズのような回復形のヒューズ３５を設けてもよい。放電時又は充電時において、このヒューズ３５に過電流が流れると、温度上昇により一時的に電流が遮断されて２次電池２０が保護され、温度が冷えると再接続する。
【００３４】
次に、この電池保護回路を有するバッテリーパック１０に関する特徴を、項目別に説明する。
（基板切換え）
前述したように、このバッテリーパック１０は、１個のスイッチングＦＥＴ４０しか設けていない。従って、例えば、スイッチング素子４０にＭＯＳ  ＦＥＴを使用する場合、放電時と充電時とで、ＭＯＳ  ＦＥＴ４０のソース及びドレインを変更する手段が必要となる。この変更手段は、基板４６を、ソース及びドレインの一方４２につながる端子５０と、他方４４につながる端子５２との間で切換える手段である。即ち、ＭＯＳ  ＦＥＴ４０の基板４６につながる端子４８を、電池保護回路３０からの基板ゲート切換信号３４により、(−)側端子７０につながる端子５２と２次電池２０の陰極側につながる端子５０との間で切換えて接続する。
【００３５】
具体的には、電池保護回路３０は、端子４３と端子４５の電圧を比較して、端子４３が高ければ放電時と判断し、基板ゲート切換信号３４により基板ゲート側端子４８と２次電池陰極側の端子５０とが接続され、ソース４２とドレイン４４となる。反対に、端子４５が高ければ充電時と判断し、基板ゲート切換信号３４により基板ゲート側端子４８と(−)側端子７０につながる端子５２とが接続され、ソース４４とドレイン４２となる。
【００３６】
なお、一般に、半導体装置では基板がｐｎ接合を逆バイアスする状態で動作させる。この電池保護回路のＭＯＳ  ＦＥＴ４０では、ソースとドレインは、充電時と放電時とで逆の状態になるので、常時固定しておくことはできない。その観点より、このＭＯＳ  ＦＥＴの接続の変更を「基板切換え」とも言う。
（ゲート電圧の昇圧）
従来、ＭＯＳ  ＦＥＴの使用に際しては、電池の電圧をそのままゲートに印加してＯＮさせ、電圧を印加させないでＯＦＦにしていた。
【００３７】
しかし、本実施形態に係るバッテリーパック１０においては、更に、電池保護回路３０にゲート電圧を昇圧する昇圧回路３２を有していてもよい。この昇圧回路３２は、例えば、電源電圧に充電したキャパシタを所定数だけ直列接続して形成する。
【００３８】
ＭＯＳ  ＦＥＴに流れるソース−ドレイン間の電流は、一般に次式(1)で表される。
【００３９】
【数１】
2008029067.tif 000003
【００４０】
ここで、Ｉ：ドレイン電流
ｋ：定数
Ｗ：ＭＯＳ  ＦＥＴのチャネル幅
Ｌ：ＭＯＳ  ＦＥＴのチャネル長さ
ＶG：ゲート電圧
ＶTH：しきい値
ＶD：ドレイン電圧
ＶDが非常に小さいときは、ＶD2の項を無視することができる。従って、
【００４１】
【数２】
2008029067.tif 000004
【００４２】
ＭＯＳ  ＦＥＴがＯＮのときのＶDがゼロ近くの抵抗値をＯＮ抵抗Ｒonとすると、ＲonはＦＥＴのドレイン電圧ＶDに比例し、電流値Ｉに反比例する。従って、
【００４３】
【数３】
2008029067.tif 000005
【００４４】
式(3)から分かる通り、ＭＯＳ  ＦＥＴでは、ゲート電圧ＶGが高ければ高いほど、ＯＮ抵抗Ｒonを下げることができる。一方、ＯＮ抵抗Ｒonを一定にした場合、ゲート電圧ＶGを上げると、チップサイズ（Ｗ／Ｌ）を小さくすることが出来ることが分かる。
【００４５】
従って、ゲート電圧ＶGを高くすることにより、ＯＮ抵抗Ｒonを下げることができ、更に多くの電流を流すことができる。或いは、流れる電流を予め定めた電流値とした場合、ゲート電圧ＶGを高くすることにより、チップサイズ（Ｗ／Ｌ）を小さくできる。即ち、ＭＯＳ  ＦＥＴとして廉価なものを使用することができる。
【００４６】
本実施形態に係るバッテリーパック１０では、スイッチングＦＥＴ４０のゲート電圧をを昇圧する昇圧回路３２を設けることにより、比較的高いゲート電圧ＶGを用いて大きな回路電流を流すことができ、或いは所定の回路電流を流すために廉価なＭＯＳ  ＦＥＴを使用することができる・
（低耐圧のＭＯＳ  ＦＥＴの採用）
本実施形態に係る電池保護回路３０では、比較的低耐圧のＭＯＳ  ＦＥＴを採用している。
【００４７】
図３は、一般的なＭＯＳ  ＦＥＴのゲート電圧ＶGをパラメータとしたドレイン電流とドレイン電圧の関係（ＩD−ＶD特性）を示した図である。
【００４８】
よく知られているように、ＭＯＳ  ＦＥＴの特性は、ゲート電圧ＶGがしきい値電圧ＶTHより小さな場合はソースとドレイン間にチャネルは形成されず、ドレイン電圧ＶDに無関係にドレイン電流ＩDはほとんど流れない（遮断領域）。ゲート電圧ＶGがしきい値電圧ＶTHを超えてソースとドレイン間にチャネルが形成されると、ピンチ・オフを生じない範囲ではドレイン電流ＩDはドレイン電圧ＶDにほぼ比例する（線形領域）。しかし、ピンチ・オフを超えて更にゲート電圧ＶGを増加しても空乏層が拡がるだけでドレイン電流ＩDは増加しない（飽和領域）。更に、ドレイン電圧ＶDを上げると、ＭＯＳ  ＦＥＴはブレークダウン領域に入って電流が制御不能となり、ドレイン電流ＩDは急激に上昇する。この制御不能時のドレイン電圧ＶDをブレークダウン電圧ＶDBといっている。
【００４９】
図３に示すように、ブレークダウン電圧ＶDBは一定ではない。ゲート電圧ＶGが高くなると（ＶG0→ＶG1→…→ＶG5）、そのゲート電圧におけるブレークダウン電圧ＶGBは低くなる傾向にある（ＶDB0→ＶDB1→…→ＶDB5）。
【００５０】
一般に、ＭＯＳ  ＦＥＴを使用する場合、設計仕様値として、動作状態による比較的高いゲート電圧ＶGにおける比較的低いブレークダウン電圧ＶGBが、そのＭＯＳ  ＦＥＴの耐圧値として規定されている。例えば、ＭＯＳ  ＦＥＴの耐圧は、ゲート電圧ＶG5で使用される場合には、ブレークダウン電圧ＶDB5がこの素子の耐圧値として規定される。
【００５１】
しかし、本発明者等は、このバッテリーパック１０に使用されるＭＯＳ  ＦＥＴ４０の場合、ＦＥＴの動作領域が図３の点線内に限定されており、もしその領域外にあるときは異常状態として急速にＯＦＦになる過程に着目すると、比較的ゲート電圧ＶGの低い場合の比較的高いブレークダウン電圧ＶGBを耐圧値として採用出来ることを発見したのである。例えば、図２のバッテリーパック１０で使用されるＭＯＳ  ＦＥＴ４０の耐圧は、比較的高いゲート電圧ＶG5における比較的低いブレークダウン電圧ＶGB5ではなくて、比較的低いゲート電圧ＶD0における比較的高いブレークダウン電圧ＶDB0を耐圧値として規定することができることを発見したのである。
【００５２】
ＭＯＳ  ＦＥＴ４０のＯＮ動作中に、ドレイン電圧ＶDが上昇して過電圧となった場合、電池保護回路３０は、この過電圧を検出するとゲート電圧ＶGを下げて閾値以下（又はゼロ）にして、ＭＯＳ  ＦＥＴ４０をＯＦＦにする。この過電圧検出からゲート電圧ＶGを下げる迄に要する時間は、瞬間的なものであり、且つ、ゲート電圧ＶGの低下に伴い、ブレークダウン電圧ＶDBは上昇する。
【００５３】
一方、  ＭＯＳ  ＦＥＴ４０のＯＮ動作中に、ドレイン電圧ＶDが過電圧となった場合、瞬間的には、そのゲート電圧ＶGにおけるブレークダウン電圧ＶDBを超える可能性はある。このとき、ＭＯＳ  ＦＥＴ４０は発熱して破壊へと進む。
【００５４】
過電圧又は過電流を検出してゲート電圧ＶGを低下させる電子的応答時間と、瞬時的ではあるが、ブレークダウン電圧ＶDBを超えて発熱する熱的応答時間とを比較すると、この熱的応答時間に比べて電子的応答時間は遙かに短いと思われる。
【００５５】
従って、図２のバッテリーパック１０に使用されるＭＯＳ  ＦＥＴの耐圧は、比較的ゲート電圧ＶGの低い場合のブレークダウン電圧ＶGB、例えばゲート電圧ＶD0における比較的高いブレークダウン電圧ＶDB0を耐圧値として使用して設計している。同じＭＯＳ  ＦＥＴを使用する場合、一般に規定されている比較的高いゲート電圧における比較的低い耐圧値を使用するのでなく、比較的低い又はゼロのゲート電圧における比較的高い耐圧値を使用することにより、設計の自由度を向上させることができる。
【００５６】
一方、ＭＯＳ  ＦＥＴでは耐圧は、半導体基板の大きさに依存しており、更に、基板の大きさは価格にそのまま反映する。図２のバッテリーパック１０において所望の耐圧値を確保するため、例えば比較的低いゲート電圧ＶD0における比較的高いブレークダウン電圧ＶDB0を耐圧値として規定することにより、比較的サイズの小さい、そのため比較的廉価なＭＯＳ  ＦＥＴを採用することができる。
【００５７】
この条件下で製造されたバッテリーパック１０に対して複数回の信頼度試験を実施して、ＭＯＳ  ＦＥＴ４０が安全に動作することを確認している。
（定電流制御回路）
図２のバッテリーパック１０では、回路に流れる電流を制御する定電流制御回路（図示せず。）を採用している。図４は、回路に流れる電流ｉの経過時間ｔ特性を説明した図である。図１に示す従来のバッテリーパック１では、過電流を検出すると、回路をＯＦＦにして回路電流ｉを遮断している。
【００５８】
図２に示すバッテリーパック１０は、定電流制御回路を採用して、過電流を検出すると、直ちに定電流制御を行っている。具体的には、電池保護回路３０は、２次電池２０の端子間電圧を監視し、この端子間電圧が異常に低下したとき２次電池２０の短絡が発生し大電流が流れたと判断し、定電流制御に移行する。この定電流制御は、ゲート電圧ＶGを制御することにより行っている。
【００５９】
式(3)より分かるように、ゲート電圧ＶGが低ければ低いほど、ＭＯＳ  ＦＥＴ４０のＯＮ抵抗Ｒonを上げることができる。従って、通常の使用状態では、昇圧回路３２により昇圧された高いゲート電圧ＶGを利用している。そして、電池保護回路３０は、過電流を検出すると、これに対応してゲート電圧ＶGを下げてＭＯＳ  ＦＥＴ４０のＯＮ抵抗Ｒonを上げ、回路電流ｉを小さくしている。このように、回路電流ｉを一定になるように制御して、過電流を制御している。その後、過電流状態が一定期間経過すると判断したとき、回路を遮断する。
【００６０】
定電流制御回路の採用により、過電流が発生したとき、直ちに回路を遮断するのではなく、一定期間定電流制御を行い、その後、過電流が２次電池の短絡等に起因する場合には回路を遮断する。これにより、バッテリーパック１０は、一時的な過電流の場合には定電流制御を経て通常状態に復帰することが出来る。反対に、過電流が継続的な場合には、回路が遮断される。定電流制御を採用することにより、過電流発生時及びその後の一定期間に、バッテリーパック１０を構成する回路、構成素子等に損傷を与えることはない。
（基板バイアス）
図５は、本実施形態に係る別の実施形態に係るバッテリーパックを示す図である。図５に示すバッテリーパック１０-1は、図２のバッテリーパック１０と比較すると、基板ゲート４６に電圧源４８を設けている点で相違する。ここでは、電圧源４８を基板バイアスという。
【００６１】
再び式(3)を参照すと、スイッチングＦＥＴ４０のゲート電圧のしきい値電圧ＶTHが高くなると、ＯＮ抵抗Ｒonは大きくなることが分かる。このしきい値電圧ＶTHはスイッチングＦＥＴ４０を形成する半導体基板の電位に依存する傾向にある。即ち、基板に対して順方向バイアスをかけると、しきい値電圧ＶTHは小さくなる。反対に、逆方向バイアスをかけるとしきい値電圧ＶTHは大きくなる。
【００６２】
本実施形態では、基板に対して順方向バイアスをかけるため、基板バイアス４８を設けることにより、しきい値電圧ＶTHを小さくしている。しきい値電圧ＶTHが小さくなると、式(3)に示すように、ＯＮ抵抗Ｒonは小さくなり、バッテリーパック内に損失のない大きな電流を通すことができる。
【００６３】
なお、基板バイアス４８は、ｐｎ接合の順方向電圧を超えることはできない。常時、ＭＯＳ  ＦＥＴ４０に対して、ソース・ドレインのｐｎ接合の順方向電圧を超える基板バイアス４８を加えると、ＭＯＳ  ＦＥＴ４０は基板からソース・ドレインに対して電流が流れるからである。
［半導体回路ブロック］
図６は、上述した実施形態を取り込んで設計された電池保護回路３０及びその周辺部品を示す図である。図２及び図５で示した、２次電池２０，電池保護回路３０，スイッチングＦＥＴ４０，(＋)側入出力端子６０及び(−)側入出力端子７０は、図６に対応する要素として示されている。
【００６４】
更に、ＯＳＣ６１は、例えば1ｋＨｚの発振器であり、各構成要素はこの信号を用いての時間的制御を行っている。
【００６５】
過放電検出用比較器６５は、（＋）入力端子に２次電圧２０の正極電圧を入力し、（−）入力端子に基準電圧Ｖref1を入力して比較し、過放電により２次電圧２０の電圧が基準電圧Ｖref1より低下したとき、制御手段６３に過放電警報信号を送る。
【００６６】
過充電検出用比較器６６は、（＋）入力端子に２次電圧２０の正極電圧を入力し、（−）入力端子に基準電圧Ｖref2を入力して比較し、過充電により２次電圧２０の電圧が基準電圧Ｖref2より上昇したとき、制御手段６３に過充電警報信号を送る。
【００６７】
放電時過電流検出用比較器６７は、（＋）入力端子に（−）側入出力端子７０の電圧を入力し、（−）入力端子に基準電圧Ｖref3を入力して比較し、過電流を検出したとき、制御手段６３に過電流警報信号を送る。同様に、充電時過電流検出用比較器７０は、（＋）入力端子に２次電池２０の負極側電圧を入力し、（−）入力端子に基準電圧Ｖref3を入力して比較し、（＋）側入出力端子６０と（−）側入出力端子７０間の電圧が基準電圧Ｖref3を下回ったとき過電流を検出したとして、制御手段６３に過電流警報信号を送る。これら放電時過電流検出用比較器６７及び充電時過電流検出用比較器７０の過電流検出の原理は、２次電池２０の負極側と(−)側入出力端子７０間の回路に過電流が流れたとき、この過電流の大きさに対応してスイッチングＦＥＴ４０の両端間で電圧降下が生じるので、各基準電圧Ｖref3，Ｖref4と夫々比較して検出している。
【００６８】
制御手段６３は、これらの警報信号を受けたとき、タイマ６２により異常状態の継続期間を計測する。警報信号が一定期間継続したとき、制御手段６３は、ゲートバイアス制御手段３２，３３を介して、スイチィングＦＥＴ４０のゲート電圧を下げて定電流制御を行い、更に所定期間を超えて警報信号が継続したときＭＯＳ  ＦＥＴをＯＦＦにする。
【００６９】
図２乃至図５に関連して説明した各特徴は、図６の次のブロックにおいて実現される。
【００７０】
「基板切換え」は、基板バイアス制御手段４８他により実現される。基板バイアス制御手段４８他は、内部に比較器及びスイッチを有する。この比較器は、端子４３と端子４５の電圧を比較し、端子４３が高ければ放電時と判断し、端子４５が高ければ充電時と判断する。このスイッチは、放電時には基板ゲート４６を２次電池２０の負極側に接続し、充電時には（−）側入出力端子７０に接続される。
【００７１】
「ゲート電圧の昇圧」は、ゲートバイアス制御手段３２，３３により実現される。ゲートバイアス制御手段３２，３３は、昇圧回路３２を有し、昇圧したゲート電圧をスイチィングＦＥＴ４０に印加する。これにより、大きな回路電流を流すことが出来る。或いは、所定の回路電流を流すために廉価なスイチィングＦＥＴ４０を使用することが出来る。
【００７２】
「低耐圧ＭＯＳ  ＦＥＴの採用」は、スイッチングＦＥＴ４０により実現される。本発明者等は、このバッテリーパック１０に使用されるスイッチングＦＥＴ４０の場合、比較的ゲート電圧ＶGの低い場合のブレークダウン電圧ＶGBを耐圧値として採用出来ることを発見したのである。従って、スイッチングＦＥＴ４０において所望の耐圧値を確保するため、例えば比較的低いゲート電圧ＶD0における比較的高いブレークダウン電圧ＶDB0を耐圧値として規定することにより、比較的サイズの小さい、そのため比較的廉価なＦＥＴを採用することができる。
【００７３】
「定電流制御回路」は、制御手段６３，ゲートバイアス制御手段３２，３３等により実現される。制御手段６３は、ＣＰＵを有する。このＣＰＵは、過放電検出用比較器６５、過充電検出用比較器６６、放電時過電流検出用比較器６７及び充電時過電流検出用比較器７０のいずれかから警報信号を受けたとき、ゲートバイアス制御手段３２，３３に対してゲート電圧を下げる指令を発する。ゲートバイアス制御手段３２，３３は、スイッチングＦＥＴ４０に対するゲート電圧を低めに調整して定電流制御を行う。更に、このＣＰＵは、タイマ６２で計時して、この警報信号が所定期間以上継続したとき、ゲートバイアス制御手段３２，３３に対してスイッチングＦＥＴ４０を遮断する指令を発し、ゲートバイアス制御手段３２，３３はゲート電圧下げて、スイッチングＦＥＴ４０を遮断する。
【００７４】
「基板バイアス」は、基板バイアス制御手段４８他により実現される。基板バイアス制御手段４８他は、内部に電圧源を有し、基板ゲート４６に印加されている。これにより、基板に対して順方向バイアスをかけている。
【００７５】
これにより、２次電池２０は、放電時における過放電及び過電流、並びに充電時における過放電及び過電流による、損傷・破壊を回避することができる。
［実施形態の利点・効果］
(1)「基板切換え」により、バッテリーパック１０は、放電時及び充電時において、１個のスイッチングＦＥＴにより回路の遮断が出来る。
【００７６】
(2)「ゲート電圧の昇圧」により、更に大きな回路電流を流すことができる。
【００７７】
(3)「低耐圧ＭＯＳ  ＦＥＴ」の採用により、設計の自由度を高めることが出来る。更に、所望の耐圧値を得るために、比較的サイズの小さな、そのため一層廉価なＭＯＳ  ＦＥＴを採用することができる。
【００７８】
(4)「定電流制御回路」の採用により、一時的な過電流の場合には定電流制御を経て通常状態に復帰することができ、過電流が継続的な場合には回路が遮断される。定電流制御を採用することにより、バッテリーパック１０を構成する回路、構成素子等に損傷を与えることはない。
【００７９】
(5)「基板バイアス」の採用により、基板に順方向バイアスをかけてＭＯＳ  ＦＥＴのしきい値電圧ＶTHを下げて、ＯＮ抵抗Ｒonを小さくし、バッテリーパック内に損失のない大きな電流を流すことができる。
［変形例等］
以上により本発明に係る２次電池用保護回路を有するバッテリーパックの実施形態に関して説明したが、これらは例示であって、本発明を限定するものではない。本発明は、当業者が日常的になしえる追加・削除・変更・改良等を含むものである。
【００８０】
(1)例えば、スイッチング素子としてｎ−ＭＯＳ  ＦＥＴを例示して説明したが、これに限定されない。ｐ−ＭＯＳ  ＦＥＴを利用できることは勿論であるが、更に、他のスイッチングＦＥＴも利用できる。
【００８１】
従って、本発明の技術的範囲は、添付の特許請求の範囲の記載によって定められる。
【図面の簡単な説明】
【００８２】
【図１】図１は、従来の２次電池に対する過放電及び過充電を回避する電池保護回路を有するバッテリーパックを示す図である。
【図２】図２は、本実施形態に係る２次電池に対する過放電及び過充電の回避並びに２次電池短絡時等の過電流を防止する電池保護回路を有するバッテリーパックを示す図である。
【図３】図３は、ＭＯＳ  ＦＥＴのゲート電圧ＶGをパラメータとしたドレイン電流とドレイン電圧の関係（ＩD−ＶD特性）を示した図である。
【図４】図４は、バッテリーパック内の回路に流れる電流ｉの経過時間ｔ特性を説明した図である。
【図５】図５は、本実施形態に係る別の実施形態に係るバッテリーパックを示す図である。
【図６】図６は、これらの実施形態を取り込んで設計された電池保護回路及びその周辺部品を示す図である。
【符号の説明】
【００８３】
１，１０，１０-1：バッテリーパック、  ２，２０：２次電池，リチウムイオン電池、  ３：電池保護回路、  ４，５，４０：スイッチング素子，ＦＥＴ（電界効果トランジスタ），ＭＯＳ  ＦＥＴ、  ６，６０：プラス(＋)側入出力端子、  ７，７０：マイナス(−)側入出力端子、  ３０：電池保護回路、  ３２：昇圧回路、  ３３制御回路、  ３４：基板ゲート切換信号、  ３５：ヒューズ、  ４２：ソース，ドレイン、  ４４：ドレイン，ソース、  ４６：基板ゲート、  ５０，５２：端子、  ４８：基板バイアス、  ６１：ＯＳＣ、  ６３：制御手段、  ６７：放電時過電流検出用比較器、  、７０：充電時過電流検出用比較器、  ６５：過放電検出用比較器、
【図１】
2008029067.tif 000006
【図２】
2008029067.tif 000007
【図３】
2008029067.tif 000008
【図４】
2008029067.tif 000009
【図５】
2008029067.tif 000010
【図６】
2008029067.tif 000011