(57)【要約】【課題】プログラムクロック端子にノイズやサージなどの影響でパルスが発生すると、非プログラムモード時に電気ヒューズ素子のプログラムを不測に実行してしまう。【解決手段】電気ヒューズ素子Ｆおよび電気ヒューズ素子に直列接続されたスイッチング素子Ｑを有する複数のヒューズコア１と、実効プログラムクロック信号ＰＫに同期してプログラムコントロール伝達信号Ａｉを順次にシフトさせてプログラム用シフト信号Ｓｉを生成し、プログラムデータＤｉとプログラム用シフト信号により複数のヒューズコアにおける個々のスイッチング素子に対するプログラム信号Ｐｉを生成出力するプログラム制御回路２０と、プログラムクロックイネーブル信号ＥＣによってプログラムクロック信号ＰＫ０の導通・遮断を制御し、導通時にプログラムクロック信号を実効プログラムクロック信号としてプログラム制御回路に送出するプログラムクロック制御回路３０とを備える。【選択図】図１
2008042054.tif 000002
【特許請求の範囲】
【請求項１】
電気ヒューズ素子および前記電気ヒューズ素子に直列接続されたスイッチング素子を有する複数のヒューズコアと、
実効プログラムクロック信号に同期してプログラムコントロール伝達信号を順次にシフトさせてプログラム用シフト信号を生成し、プログラムデータと前記プログラム用シフト信号により前記複数のヒューズコアにおける個々のスイッチング素子に対するプログラム信号を生成出力するプログラム制御回路と、
プログラムクロックイネーブル信号によってプログラムクロック信号の導通・遮断を制御し、導通時に前記プログラムクロック信号を前記実効プログラムクロック信号として前記プログラム制御回路に送出するプログラムクロック制御回路とを備えた電気ヒューズ装置。
【請求項２】
さらに、前記プログラムクロック制御回路の前段に、プログラムモード切替パターン信号の入力パルス数をカウントし所定値をカウントアップしたときに前記プログラムクロック制御回路に対して前記プログラムクロックイネーブル信号をアサートして出力するカウンタ回路を備えている請求項１に記載の電気ヒューズ装置。
【請求項３】
前記プログラムクロック制御回路は、前記プログラムクロックイネーブル信号として最終段のヒューズコアにおける前記電気ヒューズ素子の出力を用いるように構成されている請求項１に記載の電気ヒューズ装置。
【請求項４】
電気ヒューズ素子および前記電気ヒューズ素子に直列接続されたスイッチング素子を有する複数のヒューズコアと、
実効プログラムクロック信号に同期してプログラムコントロール伝達信号を順次にシフトさせてプログラム用シフト信号を生成し、プログラムデータと前記プログラム用シフト信号によりプログラム用制御信号を生成出力するプログラム制御回路と、
プログラムイネーブル信号によって前記プログラム制御回路からの前記プログラム用制御信号の導通・遮断を制御し、導通時に前記プログラム用制御信号をプログラム信号として前記複数のヒューズコアにおける個々のスイッチング素子に出力するプログラムモード制御回路とを備えた電気ヒューズ装置。
【請求項５】
さらに、プログラムクロックイネーブル信号によってプログラムクロック信号の導通・遮断を制御し、導通時に前記プログラムクロック信号を前記実効プログラムクロック信号として前記プログラム制御回路に送出するプログラムクロック制御回路を備えている請求項４に記載の電気ヒューズ装置。
【請求項６】
さらに、前記プログラムクロック制御回路の前段に、プログラムモード切替パターン信号の入力パルス数をカウントし所定値をカウントアップしたときに前記プログラムクロック制御回路に対して前記プログラムクロックイネーブル信号をアサートして出力するカウンタ回路を備えている請求項５に記載の電気ヒューズ装置。
【請求項７】
前記プログラムクロック制御回路は、前記プログラムクロックイネーブル信号として最終段のヒューズコアにおける前記電気ヒューズ素子の出力を用いるように構成されている請求項５に記載の電気ヒューズ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気ヒューズ素子とスイッチング素子の直列接続からなるヒューズコアを複数段備え、プログラムクロック信号に同期してプログラムデータを順次に各スイッチング素子に与えて各電気ヒューズ素子をプログラムする電気ヒューズ装置に関する。
【背景技術】
【０００２】
電気ヒューズ装置は、高周波のトリミング用プログラムデバイス等の半導体集積回路（ＬＳＩ）に広く使用されている。電気ヒューズ装置において、ポリシリコン等で形成された電気ヒューズ素子は、バイポーラトランジスタに直列に接続され、１アンペア程度の大電流を流して溶断やシリサイド化するなどしてプログラムされる。
【０００３】
近年、半導体集積回路の分野において、ゲート材料としてポリシリコン上に金属材料をシリサイド化して形成し、ゲート材料を低抵抗化するプロセスが開発された。そして、ゲート材料に電流を流すことにより、上面のシリサイド層を溶断し、高抵抗化するような仕組みを利用した電気ヒューズ素子の技術が開発されている。１３０ｎｍや９０ｎｍプロセス世代では、通電により電気ヒューズ素子をプログラムする際に必要な瞬時電流は、電気ヒューズ素子１個当たり１０〜３０ミリアンペアである。
【０００４】
図１７は従来から半導体集積回路に使用されている電気ヒューズ装置の構成例を示す回路図である。図１７において、Ｆは電気ヒューズ素子、Ｑは電気ヒューズ素子Ｆと直列に接続されたＰＭＯＳトランジスタからなるスイッチング素子、６１は出力がスイッチング素子Ｑのゲートに接続されたＮＡＮＤゲートである。
【０００５】
選択された電気ヒューズ素子Ｆに対して、ＮＡＮＤゲート６１にプログラム信号が入力されると、ＮＡＮＤゲート６１の導通によりスイッチング素子Ｑがオンして電気ヒューズ素子Ｆに電流が流れる。電気ヒューズ素子Ｆは、シリサイドやポリシリコンまたはメタルの微細パターンで形成され、所定の電流が流されると、断線や抵抗上昇によって熱的にプログラムされる。これにより、電気ヒューズ素子Ｆのプログラムされない初期の抵抗値とプログラムで高抵抗化されたときの抵抗値を読み出すことで、信号状態の０／１を認識することが可能となる（例えば、特許文献１参照）。
【０００６】
また、複数のヒューズコアに接続されたシフトレジスタに外部からプログラムクロック信号を入力し、シフトレジスタからのプログラム信号とプログラムデータとに従って、電気ヒューズ素子に直列のスイッチング素子を順次に導通させる。
【特許文献１】特表平１１−５１２８７９号公報（第１３−１４頁、第３図）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、従来の構成では、プログラムクロック信号を入力するプログラムクロック端子にノイズやサージなどの影響でパルスが発生すると、非プログラムモード時に電気ヒューズ素子のプログラムを不測に実行してしまう可能性がある。電気ヒューズ素子は通電により電気的（物理的）に溶断されてしまうので、一度プログラムされたデータは二度と元に戻ることがなく、致命的な欠損となる。
【０００８】
本発明は、このような事情に鑑みて創作したものであり、ノイズやサージに対する耐久性の高い電気ヒューズ装置を提供することを目的としている。
【課題を解決するための手段】
【０００９】
本発明による電気ヒューズ装置は、
電気ヒューズ素子および前記電気ヒューズ素子に直列接続されたスイッチング素子を有する複数のヒューズコアと、
実効プログラムクロック信号に同期してプログラムコントロール伝達信号を順次にシフトさせてプログラム用シフト信号を生成し、プログラムデータと前記プログラム用シフト信号により前記複数のヒューズコアにおける個々のスイッチング素子に対するプログラム信号を生成出力するプログラム制御回路と、
プログラムクロックイネーブル信号によってプログラムクロック信号の導通・遮断を制御し、導通時に前記プログラムクロック信号を前記実効プログラムクロック信号として前記プログラム制御回路に送出するプログラムクロック制御回路とを備えたものである。
【００１０】
この構成において、プログラムモード時には、プログラムクロックイネーブル信号をアサートすることにより、プログラムクロック制御回路においてプログラムクロック信号をスルーさせ、実効プログラムクロック信号としてプログラム制御回路に与える。プログラム制御回路では、複数のヒューズコアに対するプログラムデータが設定されるとともに、プログラムコントロール信号が入力される。プログラム対象の電気ヒューズ素子に対してはプログラムデータはアサートされ、プログラム対象でない電気ヒューズ素子に対してはプログラムデータはネゲートされる。プログラム制御回路において、実効プログラムクロック信号はプログラムコントロール信号をプログラムコントロール伝達信号として順次にシフトさせ、各ヒューズコアに対するプログラム用シフト信号を生成する。そして、プログラム用シフト信号によってプログラムデータがプログラム信号としてゲートスルーされ、ヒューズコアにおける個々のスイッチング素子に与えられる。プログラム対象の電気ヒューズ素子に対応するスイッチング素子はプログラム信号によって導通され、プログラム対象の電気ヒューズ素子に電流が流れて、電気ヒューズ素子がプログラム（溶断または高抵抗化）される。プログラム対象でない電気ヒューズ素子に対応するスイッチング素子は非導通のままであり、プログラムはなされない。
【００１１】
一方、非プログラムモード時には、プログラムクロックイネーブル信号をネゲートしてプログラムクロック制御回路を無効化する。これにより、プログラムクロック制御回路からプログラム制御回路に与えられる実効プログラムクロック信号はネゲートされる。実効プログラムクロック信号がネゲートされると、プログラム制御回路自体が無効化され、プログラム用シフト信号もプログラム信号もすべてネゲートされ、複数のヒューズコアにおけるすべてのスイッチング素子には電流が流れることはない。
【００１２】
以上のように、プログラムクロック制御回路を追加して、プログラムクロックイネーブル信号によってプログラム制御回路に対する実効プログラムクロック信号の転送を制御している。非プログラムモード時には実効プログラムクロック信号をネゲートすることにより、プログラムクロック端子にノイズやサージなどの影響でパルスが発生するとしても、プログラム対象でない電気ヒューズ素子が誤ってプログラムされてしまうことを確実に防止することが可能となる。
【００１３】
上記構成の電気ヒューズ装置において、さらに、前記プログラムクロック制御回路の前段に、プログラムモード切替パターン信号の入力パルス数をカウントし所定値をカウントアップしたときに前記プログラムクロック制御回路に対して前記プログラムクロックイネーブル信号をアサートして出力するカウンタ回路を備えているという態様がある。
【００１４】
このように構成した場合、プログラムクロック制御回路の前段のカウンタ回路は、入力されてくるパルス数をカウントするが、入力される信号が所定の信号パターンを有するプログラムモード切替パターン信号でありパルス数が所定値になる場合に限って、プログラムクロックイネーブル信号をアサートしてプログラムクロック制御回路に出力する。これによって、プログラムモード時のモードに移行する。すなわち、プログラムモード時には、所定数以上のパルスを伴うプログラムモード切替パターン信号をカウンタ回路に入力する。これに対して、非プログラムモード時には、カウンタ回路に所定の信号パターンを有するプログラムモード切替パターン信号は入力しない。プログラムクロックイネーブル信号をアサートするのに、直ちにアサートする場合に比べて、プログラムモード切替パターン信号の入力パルス数を所定値カウントして初めてアサートするので、プログラムクロックイネーブル信号のアサートの成立の確率は随分低いものとなる。したがって、プログラムクロック端子およびプログラムクロックイネーブル端子におけるノイズやサージなどの影響を排除することがより確実化される。したがって、電気ヒューズ素子に対する誤プログラムに対する防止効果が向上する。
【００１５】
また上記構成の電気ヒューズ装置において、前記プログラムクロック制御回路は、前記プログラムクロックイネーブル信号として最終段のヒューズコアにおける前記電気ヒューズ素子の出力を用いるように構成されているという態様がある。
【００１６】
このように構成すれば、最終段の電気ヒューズ素子の出力をプログラムクロックイネーブル信号として利用しプログラムクロック信号を制御するので、最終段以外の所望の電気ヒューズ素子をプログラムした後、最終段の電気ヒューズ素子のプログラムによって電気ヒューズ素子の出力をネゲートし、結果としてプログラムクロックイネーブル信号をネゲートすることにより、プログラムクロック信号を論理的に完全にシャットアウトする。したがって、プログラム後に誤ってプログラムモードに移行して予期せぬ電気ヒューズ素子をプログラムしてしまうことを防ぐことが可能となる。加えて、プログラムクロックイネーブル信号を外部から入力するためのプログラムクロックイネーブル端子を設けなくてもよく、回路構成の簡素化が図られる。
【００１７】
上記では、プログラムコントロール伝達信号をシフトさせるプログラム制御回路に入力する実効プログラムクロック信号を制御することを主旨としているが、これに代えて、プログラム制御回路の出力側でプログラム信号を制御する方式もある。これを以下に説明する。
【００１８】
すなわち、さらに、本発明による電気ヒューズ装置は、
電気ヒューズ素子および前記電気ヒューズ素子に直列接続されたスイッチング素子を有する複数のヒューズコアと、
実効プログラムクロック信号に同期してプログラムコントロール伝達信号を順次にシフトさせてプログラム用シフト信号を生成し、プログラムデータと前記プログラム用シフト信号によりプログラム用制御信号を生成出力するプログラム制御回路と、
プログラムイネーブル信号によって前記プログラム制御回路からの前記プログラム用制御信号の導通・遮断を制御し、導通時に前記プログラム用制御信号をプログラム信号として前記複数のヒューズコアにおける個々のスイッチング素子に出力するプログラムモード制御回路とを備えたものである。これは、プログラムコントロール伝達信号をシフトさせるプログラム制御回路の後段にプログラムモード制御回路を配置している点が特徴である。
【００１９】
この構成において、プログラムモード時には、プログラムイネーブル信号をアサートすることにより、プログラムモード制御回路においてプログラム制御回路からのプログラム用制御信号をスルーさせ、プログラム信号としてヒューズコアにおける個々のスイッチング素子に与える。すなわち、すべてのヒューズコアを同時にプログラム可能状態にする。一方、非プログラムモード時には、プログラムイネーブル信号をネゲートしてプログラムモード制御回路からのプログラム用制御信号をすべてネゲートする。これにより、プログラム信号もすべてネゲートされ、複数のヒューズコアにおけるすべてのスイッチング素子には電流が流れることはない。すなわち、すべてのヒューズコアを同時にプログラム不能状態にする。
【００２０】
以上のように、プログラムイネーブル信号によって全電気ヒューズ素子を一括してプログラム可能状態かプログラム不能状態に切り替える。非プログラムモード時にはプログラムイネーブル信号をネゲートすることにより、プログラムクロック端子にノイズやサージなどの影響でパルスが発生するとしても、プログラム対象でない電気ヒューズ素子が誤ってプログラムされてしまうことを確実に防止することが可能となる。
【００２１】
上記構成のプログラムモード制御回路を備えた電気ヒューズ装置において、さらに、プログラムクロックイネーブル信号によってプログラムクロック信号の導通・遮断を制御し、導通時に前記プログラムクロック信号を前記実効プログラムクロック信号として前記プログラム制御回路に送出するプログラムクロック制御回路を備えているという態様がある。これは、誤プログラム抑制要素として、プログラムクロック制御回路とプログラムモード制御回路との２つをもたせたもので、二重の誤プログラム抑制システムが機能する。
【００２２】
この構成において、非プログラムモード時に、プログラムモード制御回路にかかわるプログラム制御端子に設定ミスでアサートされたプログラムクロックイネーブル信号が入力されたとする。このような場合でも、プログラム制御回路の前段側のプログラムクロック制御回路での制御がサポートするので、電気ヒューズ素子に対する誤プログラムは起こらず、信頼性をさらに高めることが可能となる。
【００２３】
また、上記構成のプログラムモード制御回路を備えた電気ヒューズ装置において、さらに、前記プログラムクロック制御回路の前段に、プログラムモード切替パターン信号の入力パルス数をカウントし所定値をカウントアップしたときに前記プログラムクロック制御回路に対して前記プログラムクロックイネーブル信号をアサートして出力するカウンタ回路を備えているという態様がある。これは、誤プログラム抑制要素として、プログラムクロック制御回路とプログラムモード制御回路とカウンタ回路の３つをもたせたもので、三重の誤プログラム抑制システムが機能する。
【００２４】
この構成において、非プログラムモード時に、プログラムモード制御回路にかかわるプログラム制御端子に設定ミスでアサートされたプログラムクロックイネーブル信号が入力され、かつ、プログラムクロック制御回路にかかわるプログラムクロック端子が設定ミスでアサート状態に固定化したとする。このような場合でも、カウンタ回路に所定数以上のパルスを伴うプログラムモード切替パターン信号が入力されない限り、プログラムクロック制御回路は実効プログラムクロック信号を出力しないので、電気ヒューズ素子に対する誤プログラムは起こらず、信頼性をさらに高めることが可能となる。
【００２５】
また、上記構成のプログラムモード制御回路を備えた電気ヒューズ装置において、前記プログラムクロック制御回路は、前記プログラムクロックイネーブル信号として最終段のヒューズコアにおける前記電気ヒューズ素子の出力を用いるように構成されているという態様がある。
【００２６】
この構成によれば、プログラムクロックイネーブル信号を外部から入力するためのプログラムクロックイネーブル端子を設けなくてもよく、回路構成の簡素化が図られる。
【発明の効果】
【００２７】
本発明によれば、外部端子にノイズやサージなどの影響でパルスが発生するとしても、また、端子モードの設定間違いなどが発生するとしても、プログラム対象でない電気ヒューズ素子を誤ってプログラム（溶断または高抵抗化）してしまうことを確実に防止することができ、信頼性に優れた電気ヒューズ装置を実現することができる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明にかかわる電気ヒューズ装置の実施の形態について、図面を参照しながら具体的に説明する。
【００２９】
（実施の形態１）
図１は本発明の実施の形態１における電気ヒューズ装置の構成を示す回路図である。
【００３０】
図１において、Ｘ１は電気ヒューズ装置、１０は電気ヒューズモジュール、２０はプログラム制御回路、３０はプログラムクロック制御回路である。Ｆはシリサイド、ポリシリコンまたはメタルで形成され、一端が外部電源端子に接続された電気ヒューズ素子、Ｑはドレインが電気ヒューズ素子Ｆの他端に接続され、ソースが接地端子に接続されたＮＭＯＳトランジスタからなるスイッチング素子であり、電気ヒューズ素子Ｆとスイッチング素子Ｑとでヒューズコア１が構成されている。このようなヒューズコア１がｎ段（ｎは２以上の自然数）設けられている。
【００３１】
プログラム制御回路２０は、ｎ段のシフトレジスタＳＲと２入力アンドゲート２から構成されている。ＡＮＤゲート２の一方の入力端子には、プログラムデータＤｉ（ｉ＝１〜ｎ）が入力されるようになっている。シフトレジスタＳＲは、１段目からｎ段目まで、前段の出力を次段の入力に接続する構成でシリアルにつながれており、初段にプログラムコントロール信号ＰＣを入力し、実効プログラムクロック信号ＰＫに同期して各段毎にプログラムコントロール伝達信号Ａ１〜Ａｎ−１を出力するように構成されている。実効プログラムクロック信号ＰＫは、１段目からｎ段目までのすべてのシフトレジスタＳＲの共通に入力されている。さらに、シフトレジスタＳＲから出力されるプログラム用シフト信号Ｓｉ（ｉ＝１〜ｎ）は、それぞれＡＮＤゲート２に入力され、ＡＮＤゲート２から出力されるプログラム信号Ｐｉ（ｉ＝１〜ｎ）は、それぞれヒューズコア１におけるスイッチング素子Ｑのゲートに入力されている。
【００３２】
このように、プログラム制御回路２０は、実効プログラムクロック信号ＰＫに同期してプログラムコントロール伝達信号Ａｉ（ｉ＝１〜ｎ）を順次にシフトさせてプログラム用シフト信号Ｓｉを生成し、ＡＮＤゲート２において、プログラムデータＤｉとプログラム用シフト信号Ｓｉにより複数のヒューズコア１における個々のスイッチング素子Ｑに対するプログラム信号Ｐｉを生成出力するものとして構成されている。
【００３３】
Ｔ１は外部端子として設けられプログラムクロック信号ＰＫ０が入力されるプログラムクロック端子、Ｔ２はプログラムクロックイネーブル信号ＥＣが入力されプログラムクロック信号ＰＫ０を制御するプログラムクロックイネーブル端子である。プログラムクロック制御回路３０は、入力されるプログラムクロック信号ＰＫ０を入力されるプログラムクロックイネーブル信号ＥＣで制御するもので、ＮＡＮＤゲートで構成されている。このプログラムクロック制御回路３０は、プログラムモード時には、プログラムクロックイネーブル信号ＥＣをアサートしてプログラムクロック信号ＰＫ０をスルーさせ、実効プログラムクロック信号ＰＫとしてプログラム制御回路２０に与え、プログラム制御回路２０をアクティブにし、また、非プログラムモード時には、プログラムクロックイネーブル信号ＥＣをネゲートしてプログラム制御回路２０に対してプログラムクロック信号ＰＫ０を遮断し、実効プログラムクロック信号ＰＫをネゲートすることにより、プログラム制御回路２０をインアクティブにする。非プログラムモード時にプログラム制御回路２０をインアクティブに制御するのは、プログラムクロック端子Ｔ１にノイズやサージなどの影響でパルスが発生することに起因して、実効プログラムクロック信号ＰＫがアサートされてしまい、電気ヒューズ素子Ｆが不測に誤プログラムされてしまうことを防止するためである。
【００３４】
プログラムクロック制御回路３０は、プログラムクロックイネーブル信号ＥＣによってプログラムクロック信号ＰＫの導通・遮断を制御し、導通時に実効プログラムクロック信号ＰＫとしてプログラム制御回路２０に送出するものとして構成されている。
【００３５】
次に、図２を用いて、図１のｉ段目のシフトレジスタＳＲの具体的な回路構成について説明する。図２において、２１，２４はＰＭＯＳトランジスタとＮＭＯＳトランジスタとの並列接続からなるトランスミッションゲート、２２，２５はインバータ、２３，２６はトライステート型インバータである。（ｉ−１）段目の出力であるプログラムコントロール伝達信号Ａｉ−１を入力するトランスミッションゲート２１は、そのＰＭＯＳトランジスタのゲートに実効プログラムクロック信号ＰＫが入力され、ＮＭＯＳトランジスタのゲートに実効プログラムクロック信号ＰＫの反転信号ＮＰＫが入力されている。トランスミッションゲート２４では、制御入力が逆となっている。インバータ２２は、入力がトランスミッションゲート２１の出力に接続され、出力がトランスミッションゲート２４の入力に接続されている。トライステート型インバータ２３は、実効プログラムクロック信号ＰＫがアサートされると導通するもので、インバータ２２に逆並列に接続されている。インバータ２５は、入力がトランスミッションゲート２４の出力に接続され、出力が次段のシフトレジスタＳＲの入力に接続されている。トライステート型インバータ２６は、実効プログラムクロック信号の反転信号ＮＰＫがアサートされると導通するもので、インバータ２５に逆並列に接続されている。インバータ２５の出力はプログラムコントロール伝達信号Ａｉとプログラム用シフト信号Ｓｉとなる。
【００３６】
次に、上記のように構成された本実施の形態の電気ヒューズ装置Ｘ１の動作を図３の波形図を用いて説明する。
【００３７】
（１）プログラムモード時の動作
プログラム（溶断または高抵抗化）したい電気ヒューズ素子Ｆに対応するプログラムデータＤｉを“Ｈ”にし、プログラムしたくない電気ヒューズ素子Ｆに対応するプログラムデータＤｉを“Ｌ”にして、ＡＮＤゲート２の一方の入力端子に入力しておく。
【００３８】
プログラムクロックイネーブル信号ＥＣが“Ｈ”である間だけプログラムが可能であり、プログラムデータＤｉが“Ｈ”である場合、ＡＮＤゲート２から出力されるプログラム信号Ｐｉが“Ｈ”となってスイッチング素子Ｑがオンされ、電気ヒューズ素子Ｆに電流が流れることによって電気ヒューズ素子Ｆがプログラムされる。一方、プログラムデータＤｉが“Ｌ”である場合は、プログラム用シフト信号Ｓｉが“Ｈ”であってもＡＮＤゲート２から出力されるプログラム信号Ｐｉは“Ｌ”となり、スイッチング素子Ｑはオフのままであるので電気ヒューズ素子Ｆには電流が流れず、電気ヒューズ素子Ｆはプログラムされない。
【００３９】
例えば、ｎ個の電気ヒューズコア１に対して、１〜ｎ段目まで（１，０，…，１）とプログラムする場合、プログラムデータとして、（Ｄ１，Ｄ２，…，Ｄｎ）＝（１，０，…，１）と入力しておく。次に、プログラムクロックイネーブル信号ＥＣを“Ｈ”にしてプログラムクロック制御回路３０を有効にし、プログラムクロック端子Ｔ１からのプログラムクロック信号ＰＫ０が実効プログラムクロック信号ＰＫとしてプログラム制御回路２０に入力される状態にする。
【００４０】
次いで、プログラム制御回路２０における初段のシフトレジスタＳＲに初期のプログラムコントロール信号ＰＣを、実効プログラムクロック信号ＰＫの立ち上がりエッジに対して十分セットアップを保って、“Ｌ”から“Ｈ”に立ち上げる。
【００４１】
初段のシフトレジスタＳＲにおいて、実効プログラムクロック信号ＰＫが“Ｌ”の間にトランスミッションゲート２１がオンされ、プログラムコントロール信号ＰＣの“Ｈ”が入力される。実効プログラムクロック信号ＰＫが“Ｌ”から“Ｈ”に立ち上がると、トランスミッションゲート２１はオフされ、インバータ２２およびトライステート型インバータ２３によりラッチされ、インバータ２２の出力に“Ｌ”が出力される。また、トランスミッションゲート２４がオンされることで、プログラム信号Ｓ１およびプログラムコントロール伝達信号Ａ１には“Ｈ”が出力される。プログラムコントロール信号ＰＣは、実効プログラムクロック信号ＰＫが“Ｈ”の区間に“Ｌ”へ立ち下げられる。
【００４２】
次に、実効プログラムクロック信号ＰＫが“Ｈ”から“Ｌ”に立ち下がると、再びトランスミッションゲート２１がオンし、プログラムコントロール信号ＰＣの“Ｌ”が入力される。トランスミッションゲート２４はオフし、インバータ２５およびトライステート型インバータ２６によりラッチされ、プログラム用シフト信号Ｓ１およびプログラムコントロール伝達信号Ａ１は“Ｈ”で保持される。実効プログラムクロック信号ＰＫが“Ｌ”の区間に、２段目のシフトレジスタの入力にはプログラムコントロール伝達信号Ａ１＝“Ｈ”が入力される。
【００４３】
上で述べたように、実効プログラムクロック信号ＰＫの周期的なクロック動作を繰り返すたびに、実効プログラムクロック信号ＰＫの１周期分の幅を持つパルス信号としてプログラム用シフト信号Ｓｉ（ｉ＝１〜ｎ）が順次生成され、同様にプログラムコントロール伝達信号Ａｉ（ｉ＝１〜ｎ）が順次次段のシフトレジスタＳＲに伝達されていく。
【００４４】
プログラム制御回路２０におけるＡＮＤゲート２にプログラム用シフト信号Ｓｉのパルス信号が入力されると、先に述べたようにプログラムが可能な状態になるので、プログラムデータ（Ｄ１，Ｄ２，…，Ｄｎ）＝（１，０，…，１）に応じて、ＡＮＤゲート２の出力の状態が、実効プログラムクロック信号ＰＫの立ち上がりエッジに同期して決められていく。図３では、プログラム信号Ｐ１が“Ｈ”になり、そのパルス幅の区間だけスイッチング素子Ｑがオンし、１段目の電気ヒューズ素子Ｆがプログラムされる。また、プログラム信号Ｐ２は“Ｌ”になり、スイッチング素子Ｑはオフし、２段目の電気ヒューズ素子Ｆはプログラムされない。プログラム信号Ｐｎは、プログラム信号Ｐ１と同様であり、ｎ段目の電気ヒューズ素子Ｆはプログラムされる。
【００４５】
（２）非プログラムモード時の動作
非プログラムモード時にはプログラムクロックイネーブル信号ＥＣを“Ｌ”に制御する。それにより、プログラムクロック制御回路３０の出力である実効プログラムクロック信号ＰＫは“Ｈ”固定になる。その結果、プログラム用シフト信号Ｓｉはネゲート状態となり、プログラムは実行されないこととなる。
【００４６】
このように本実施の形態によれば、プログラムクロック制御回路３０を追加して、プログラムクロック端子Ｔ１からのプログラムクロック信号ＰＫ０を、プログラムクロックイネーブル端子Ｔ２からのプログラムクロックイネーブル信号ＥＣで制御することにより、非プログラムモード時には実効プログラムクロック信号ＰＫを論理的に完全に止めることが可能となる。本実施の形態の電気ヒューズ装置Ｘ１をシステムＬＳＩに搭載したときに、外部端子にノイズやサージなどの影響で間違ってパルスが発生してしまう現象が起きたとしても、電気ヒューズ素子Ｆに誤プログラムを起こさせない、信頼性に優れた電気ヒューズ装置を実現することができる。
【００４７】
なお、プログラムクロック制御回路３０についてはＮＡＮＤゲートに限るものではなく、実効プログラムクロック信号ＰＫを制御できるのであれば、例えばＮＯＲ回路のような他の回路で構成してもよい。
【００４８】
（実施の形態２）
上記の実施の形態１においては、なお、次のような不都合が想定される。非プログラムモード時にはプログラムクロックイネーブル信号ＥＣをネゲート状態の“Ｌ”に設定するが、外部端子Ｔ１，Ｔ２にノイズやサージなどの影響で間違ってパルスが発生すると、これがアサートされたプログラムクロックイネーブル信号ＥＣとしてプログラムクロック制御回路３０に入力されることが想定される。そうなると、非プログラムモード時に電気ヒューズ素子Ｆの誤プログラムを引き起こすことがないとはいえない。そこで、この不都合も含めて検討するのが、本発明の実施の形態２である。
【００４９】
図４は本発明の実施の形態２における電気ヒューズ装置Ｘ２の構成を示す回路図である。なお、図１と同一のものには同一の符号を付している。図４において、４０はカウンタ回路であり、プログラムクロックイネーブル端子Ｔ２とプログラムクロック制御回路３０におけるＮＡＮＤゲートとの間に挿入されている。このカウンタ回路４０は、プログラムモード切替パターン信号ＭＰの入力パルス数をカウントし所定値をカウントアップしたときにプログラムクロック制御回路３０に対してプログラムクロックイネーブル信号ＥＣをアサートして出力するようになっている。本実施の形態の特徴は、このカウンタ回路４０の挿入にある。その他の構成については、実施の形態１と同様であるので、説明を省略する。
【００５０】
図５は図４に示すカウンタ回路４０の構成を示す回路図の一例である。図５において、４１はＤ−フリップフロップであり、５つがシリーズに接続されている。初段のＤ−フリップフロップ４１のデータ入力が電源に接続され、次段のデータ入力が前段のデータ出力に接続されている。プログラムクロックイネーブル端子Ｔ２から入力されるプログラムモード切替パターン信号ＭＰがすべてのＤ−フリップフロップ４１のクロック入力端子に共通に入力されている。
【００５１】
次に、上記のように構成された本実施の形態の電気ヒューズ装置Ｘ２の動作を図６の波形図を用いて説明する。
【００５２】
（１）プログラムモード時の動作
プログラムモード時には、プログラムクロックイネーブル端子Ｔ２にプログラムモード切替パターン信号ＭＰを入力する。ここでは、プログラムモード切替パターン信号ＭＰは、図５に示したカウンタ回路４０に対応させて、４クロック後に“Ｈ”固定となるパターンであるとする。プログラムクロックイネーブル端子Ｔ２からプログラムモード切替パターン信号ＭＰが入力されると、カウンタ回路４０は４クロック後の立ち上がりタイミングで“Ｈ”にアサートされたプログラムクロックイネーブル信号ＥＣを出力する。その結果、プログラムクロック制御回路３０が有効になり、プログラムクロック端子Ｔ１からのプログラムクロック信号ＰＫ０がプログラムクロック制御回路３０をスルーして実効プログラムクロック信号ＰＫとしてプログラム制御回路２０におけるシフトレジスタＳＲに入力される状態になる。その他の動作については、実施の形態１と同様であるので説明を省略する。
【００５３】
（２）非プログラムモード時の動作
非プログラムモード時には、カウンタ回路４０に所定のパターンのプログラムモード切替パターン信号ＭＰが入力されない。したがって、プログラムクロック制御回路３０が有効にならず、実効プログラムクロック信号ＰＫがプログラム制御回路２０に転送されないので、ヒューズコア１に対するプログラムはいずれも実行されないことになる。すなわち、プログラムクロックイネーブル信号ＥＣのアサートにおいてノイズやサージなどの影響を排除することがより確実化される。したがって、電気ヒューズ素子の誤プログラムに対する防止効果が向上する。
【００５４】
このように本実施の形態によれば、非プログラムモード時には、カウンタ回路４０がプログラムクロックイネーブル端子Ｔ２からある特定のパターンのプログラムモード切替パターン信号ＭＰを入力しない限り、プログラムクロック制御回路３０は無効状態を保ち、実効プログラムクロック信号ＰＫを論理的に完全に止めることが可能となる。プログラムクロック端子Ｔ１およびプログラムクロックイネーブル端子Ｔ２にノイズやサージなどの影響で間違ってパルスが発生したとしても、プログラムクロックイネーブル端子Ｔ２におけるパターンはプログラムモード切替パターン信号ＭＰとは相違するものとなるので、プログラムクロックイネーブル信号ＥＣは不測にアサートされることがない。また、検査時には、多数の端子の設定が必要で、外部端子Ｔ１，Ｔ２の状態につき“Ｈ”固定／“Ｌ”固定を間違って指定したとしても、プログラムクロックイネーブル信号ＥＣは不測にアサートされることがない。すなわち、非プログラムモード時に電気ヒューズ素子Ｆに誤プログラムを起こさせない、さらに信頼性に優れた電気ヒューズ装置を実現することができる。
【００５５】
なお、カウンタ回路４０としては、複数段のＤ−フリップフロップ４１の構成に限定する必要性はなく、同様の機能をもつカウンタ回路であればよい。
【００５６】
（実施の形態３）
本発明の実施の形態３は、複数あるヒューズコア１における最終段の非プログラム状態のヒューズコア１から出力される“Ｈ”レベルをもってプログラムクロックイネーブル信号ＥＣに兼用するものである。シフトレジスタＳＲを有するプログラム制御回路２０は、複数段のヒューズコア１に対するプログラムを１段目から順次に行うものである。したがって、最終段のヒューズコア１をプログラムするにせよ、しないにせよ、プログラムモード時において、最後まで非プログラムの状態にあるのは最終段のヒューズコア１であり、その出力は“Ｈ”レベルとなっている。この“Ｈ”レベルの最終段のヒューズコア１の出力をプログラムクロックイネーブル信号ＥＣに利用するのが本発明の実施の形態３である。
【００５７】
図７は本発明の実施の形態３における電気ヒューズ装置Ｘ３の構成を示す回路図である。なお、図１と同一のものには同一の符号を付している。図７において、１′はヒューズコアの最終段を示す。３０ａは２入力ＡＮＤゲートからなるプログラムクロック制御回路である（ＮＡＮＤゲートではない）。最終段のヒューズコア１′における電気ヒューズ素子Ｆとスイッチング素子Ｑとの接続点がプログラムクロック制御回路３０ａにおけるＡＮＤゲートの１入力に接続され、他の１入力はプログラムクロック端子Ｔ１に接続されている。その他の構成については、実施の形態１と同様であるので、説明を省略する。
【００５８】
次に、上記のように構成された本実施の形態の電気ヒューズ装置Ｘ３の動作を図８の波形図を用いて説明する。
【００５９】
当初のプログラムモード時には、最終段のヒューズコア１′における電気ヒューズ素子Ｆは非プログラムのため、最終段の電気ヒューズ素子Ｆからの出力は“Ｈ”であり、これがプログラムクロック制御回路３０ａのＡＮＤゲートに入力される。したがって、プログラムクロック制御回路３０ａはプログラムクロック端子Ｔ１から入力されるプログラムクロック信号ＰＫ０をスルーさせ、実効プログラムクロック信号ＰＫとしてプログラム制御回路２０に与えることになる。その結果として、実施の形態１の場合と同様に動作する。最終段のヒューズコア１′以外のヒューズコア１に対する所望のプログラムが終わったら、最終段のヒューズコア１′に対してもプログラムを実行する。最終段の電気ヒューズ素子Ｆがプログラムされると、その電気ヒューズ素子Ｆの出力は“Ｈ”から“Ｌ”へ遷移する。遷移した結果、プログラムクロック制御回路３０ａの出力である実効プログラムクロック信号ＰＫが“Ｌ”固定される。その結果、プログラム制御回路２０は無効化され、それ以降は、プログラムの実行が禁止されることになる。
【００６０】
このように本実施の形態によれば、最終段の電気ヒューズ素子Ｆの“Ｈ”出力をプログラムクロックイネーブル信号ＥＣとして用いることによって、実効プログラムクロック信号ＰＫを論理的に完全に止めることが可能となり、所望のプログラム後の誤動作による追記書き込み間違いを防止することができる。加えて、プログラムクロックイネーブル信号ＥＣを外部から入力するための実施の形態１のようなプログラムクロックイネーブル端子Ｔ２を設けなくてもよく、回路構成の簡素化を図ることができる。
【００６１】
なお、実施の形態１，２による効果と同様の効果も発揮することができ、信頼性に優れた電気ヒューズ装置を実現することができる。
【００６２】
（実施の形態４）
図９は本発明の実施の形態４における電気ヒューズ装置Ｘ４の構成を示す回路図である。図９において、Ｔ３は複数のヒューズコア１のすべてに対してプログラム／非プログラムを制御するプログラム制御端子、５０はプログラムモード制御回路、３はＡＮＤゲートである。
【００６３】
上記の実施の形態１では、実効プログラムクロック信号ＰＫを制御するためのプログラムクロック制御回路３０をプログラム制御回路２０の前段に設けたが、本発明の実施の形態４は、プログラムクロック制御回路３０を設ける代わりに、プログラム制御回路２０の後段でヒューズコア１群との間にプログラムモード制御回路５０を挿入している。このプログラムモード制御回路５０は、プログラム制御回路２０のＡＮＤゲート２からのプログラム用制御信号Ｃｉ（ｉ＝１〜ｎ）とプログラム制御端子Ｔ３からのプログラムイネーブル信号ＥＰとを入力とするＡＮＤゲート３をｎ段分有している。すなわち、プログラムモード制御回路５０は、プログラムイネーブル信号ＥＰによってプログラム制御回路２０からのプログラム用制御信号Ｃｉの導通・遮断を制御し、導通時にプログラム用制御信号Ｃｉをプログラム信号Ｐｉとして複数のヒューズコア１における個々のスイッチング素子Ｑに出力する。その他の構成については、実施の形態１の場合の図１と同様であるので、同一の構成要素について同一の参照符号を付すにとどめ、詳しい説明は省略する。
【００６４】
次に、上記のように構成された本実施の形態の電気ヒューズ装置Ｘ４の動作を図１０の波形図を用いて説明する。
【００６５】
（１）プログラムモード時の動作
電気ヒューズ素子Ｆをプログラムする際、最初に、プログラム制御端子Ｔ３にプログラムイネーブル信号ＥＰとして“Ｈ”データを入力し、プログラムモード制御回路５０におけるＡＮＤゲート３の一方の入力端子に入力しておく。次いで、プログラム制御回路２０のＡＮＤゲート２のそれぞれに対してプログラムデータＤｉを入力する。
【００６６】
次いで、プログラムクロック端子Ｔ１から実効プログラムクロック信号ＰＫ（プログラムクロック信号ＰＫ０）を入力する。その結果、実施の形態１の場合と同様に、プログラム制御回路２０の各ＡＮＤゲート２から順次にプログラムデータＤｉに応じたプログラム用制御信号Ｃｉがプログラムモード制御回路５０に出力される。すると、プログラムモード制御回路５０の導通状態にあるＡＮＤゲート３から順次にプログラムデータＤｉに応じたプログラム信号Ｐｉがヒューズコア１のスイッチング素子Ｑに印加され、電気ヒューズ素子Ｆがプログラムされる。
【００６７】
（２）非プログラムモード時の動作
非プログラムのときは、最初に、プログラム制御端子Ｔ３におけるプログラムイネーブル信号ＥＰを“Ｌ”固定とし、プログラムモード制御回路５０におけるＡＮＤゲート３をすべて非導通状態にする。したがって、ＡＮＤゲート３はどのようなプログラム用制御信号Ｃｉが入力されようとも、“Ｌ”固定を出し続け、すべてのスイッチング素子Ｑをオフ状態に保つ。
【００６８】
このように本実施の形態によれば、プログラム制御端子Ｔ３のプログラムイネーブル信号ＥＰによる制御のみですべてのヒューズコア１のプログラムを制御することが可能になり、プログラムクロック端子Ｔ１にノイズやサージなどの影響で間違ってパルスが発生したとしても、非プログラムモード時に電気ヒューズ素子Ｆに誤プログラムを起こさせない、信頼性に優れた電気ヒューズ装置を実現することができる。
【００６９】
（実施の形態５）
本発明の実施の形態５は、上記の図９の実施の形態４の構成と図１の実施の形態１の構成とをハイブリッド化したものに相当する。
【００７０】
図１１は本発明の実施の形態５における電気ヒューズ装置Ｘ５の構成を示す回路図である。なお、図１、図９と同一のものには同一の符号を付している。本実施の形態においては、誤プログラム抑制要素として、プログラムクロック制御回路３０とプログラムモード制御回路５０との２つをもたせている。
【００７１】
次に、上記のように構成された本実施の形態の電気ヒューズ装置Ｘ５の動作を図１２の波形図を用いて説明する。
【００７２】
（１）プログラムモード時の動作
電気ヒューズ素子Ｆをプログラムする際、最初に、プログラム制御端子Ｔ３にプログラムイネーブル信号ＥＰとして“Ｈ”データを入力するとともに、プログラムクロックイネーブル端子Ｔ２にプログラムクロックイネーブル信号ＥＣとして“Ｈ”データを入力する。その結果として、プログラムクロック端子Ｔ１からのプログラムクロック信号ＰＫ０がプログラムクロック制御回路３０をスルーし、実効プログラムクロック信号ＰＫとしてプログラム制御回路２０に与えられる。プログラムモード制御回路５０におけるＡＮＤゲート３はすべて導通状態になっているから、実施の形態１の場合と同様にして、ヒューズコア１が順次にプログラムされる。
【００７３】
（２）非プログラムモード時の動作
非プログラムのときは、実施の形態４の場合と同様に、最初に、プログラム制御端子Ｔ３におけるプログラムイネーブル信号ＥＰを“Ｌ”固定とし、プログラムモード制御回路５０におけるＡＮＤゲート３をすべて非導通状態にするとともに、プログラムクロックイネーブル端子Ｔ２におけるプログラムクロックイネーブル信号ＥＣを“Ｌ”固定とする。したがって、ＡＮＤゲート３はどのようなプログラム用制御信号Ｃｉが入力されようとも、“Ｌ”固定を出し続け、スイッチング素子Ｑをオフ状態に保つ。
【００７４】
この場合、仮に設定ミスでプログラム制御端子Ｔ３が“Ｈ”に固定されてプログラムモードに入ってしまったとしても、プログラムクロックイネーブル端子Ｔ２のプログラムクロックイネーブル信号ＥＣが“Ｌ”固定であるので、プログラムクロック制御回路３０は無効化されていることから、実効プログラムクロック信号ＰＫはネゲート状態を保ち、電気ヒューズ素子Ｆをプログラムすることはない。
【００７５】
このように本実施の形態によれば、プログラムクロック制御回路３０とプログラムモード制御回路５０との二重の誤プログラム抑制システムが機能するので、非プログラムモード時に設定ミスでプログラムクロック端子Ｔ１やプログラム制御端子Ｔ３が誤設定されてプログラムモードに入ってしまったとしても、電気ヒューズ素子Ｆに対して誤プログラムは起こらず、さらにノイズやサージなどの影響に対する信頼性を高めることが可能となる。
【００７６】
（実施の形態６）
本発明の実施の形態６は、上記の図１１の実施の形態５の構成と図４の実施の形態２の構成とをハイブリッド化したものに相当する。
【００７７】
図１３は本発明の実施の形態６における電気ヒューズ装置Ｘ６の構成を示す回路図である。なお、図４、図１１と同一のものには同一の符号を付している。本実施の形態においては、誤プログラム抑制要素として、プログラムクロック制御回路３０とカウンタ回路４０とプログラムモード制御回路５０との３つをもたせている。
【００７８】
次に、上記のように構成された本実施の形態の電気ヒューズ装置Ｘ６の動作を図１４の波形図を用いて説明する。
【００７９】
（１）プログラムモード時の動作
電気ヒューズ素子Ｆをプログラムする際、最初に、プログラム制御端子Ｔ３にプログラムイネーブル信号ＥＰとして“Ｈ”データを入力するとともに、プログラムクロックイネーブル端子Ｔ２にプログラムモード切替パターン信号ＭＰを入力する。その結果として、実施の形態２の場合と同様にして、プログラムデータＤｉに応じてヒューズコア１の電気ヒューズ素子Ｆが順次にプログラムされる。
【００８０】
（２）非プログラムモード時の動作
非プログラムのときは、実施の形態４の場合と同様に、最初に、プログラム制御端子Ｔ３におけるプログラムイネーブル信号ＥＰを“Ｌ”固定とし、プログラムモード制御回路５０におけるＡＮＤゲート３をすべて非導通状態にするとともに、カウンタ回路４０には所定のパターンのプログラムモード切替パターン信号ＭＰは入力しない。したがって、ＡＮＤゲート３はどのようなプログラム用制御信号Ｃｉが入力されようとも、“Ｌ”固定を出し続け、スイッチング素子Ｑをオフ状態に保つ。
【００８１】
この場合、仮に設定ミスでプログラム制御端子Ｔ３が“Ｈ”に固定されてプログラムモードに入ってしまったとしても、非プログラムモード時には、カウンタ回路４０がプログラムクロックイネーブル端子Ｔ２からある特定のパターンのプログラムモード切替パターン信号ＭＰを入力しない限り、プログラムクロック制御回路３０を無効状態に保ち、実効プログラムクロック信号ＰＫを論理的に完全に止めることが可能となる。プログラムクロック端子Ｔ１およびプログラムクロックイネーブル端子Ｔ２にノイズやサージなどの影響で間違ってパルスが発生したとしても、プログラムクロックイネーブル端子Ｔ２におけるパターンはプログラムモード切替パターン信号ＭＰとは相違するものとなるので、プログラムクロックイネーブル信号ＥＣは不測にアサートされることがない。また、検査時に、外部端子Ｔ１，端子Ｔ２の状態につき“Ｈ”固定／“Ｌ”固定を間違って指定したとしても、プログラムクロックイネーブル信号ＥＣは不測にアサートされることがない。
【００８２】
このように本実施の形態によれば、プログラムクロック制御回路３０とカウンタ回路４０とプログラムモード制御回路５０との三重の誤プログラム抑制システムが機能するので、非プログラムモード時に設定ミスでプログラムクロック端子Ｔ１やプログラムクロックイネーブル端子Ｔ２やプログラム制御端子Ｔ３が誤設定されてプログラムモードに入ってしまったとしても、電気ヒューズ素子Ｆに対して誤プログラムは起こらず、さらにノイズやサージなどの影響に対する信頼性を高めることが可能となる。
【００８３】
（実施の形態７）
本発明の実施の形態７は、上記の図９の実施の形態４の構成と図７の実施の形態３の構成とをハイブリッド化したものに相当する。
【００８４】
図１５は本発明の実施の形態７における電気ヒューズ装置Ｘ７の構成を示す回路図である。なお、図７、図９と同一のものには同一の符号を付している。本実施の形態においては、誤プログラム抑制要素として、プログラムクロック制御回路３０ａとプログラムモード制御回路５０との２つをもたせるとともに、複数あるヒューズコア１における最終段の非プログラム状態のヒューズコア１から出力される“Ｈ”レベルをもってプログラムクロック制御回路３０ａのプログラムクロックイネーブル信号ＥＣに兼用するように構成している。
【００８５】
次に、上記のように構成された本実施の形態の電気ヒューズ装置Ｘ７の動作を図１６の波形図を用いて説明する。
【００８６】
（１）プログラムモード時の動作
プログラム制御端子Ｔ３におけるプログラムイネーブル信号ＥＰをアサートするとともに、ＡＮＤゲートで構成されたプログラムクロック制御回路３０ａに対するプログラムクロックイネーブル信号ＥＣとして最終段のヒューズコア１′における電気ヒューズ素子Ｆからの“Ｈ”を入力する。その結果、プログラムクロック端子Ｔ１からのプログラムクロック信号ＰＫ０がプログラムクロック制御回路３０ａをスルーし、実効プログラムクロック信号ＰＫとしてプログラム制御回路２０に与えられる。その結果、上記と同様に、プログラムデータＤｉに応じて電気ヒューズ素子Ｆがプログラムされる。
【００８７】
最終段のヒューズコア１′以外のヒューズコア１に対する所望のプログラムが終わったら、最終段のヒューズコア１′に対してもプログラムを実行する。最終段の電気ヒューズ素子Ｆがプログラムされると、その電気ヒューズ素子Ｆの出力は“Ｈ”から“Ｌ”へ遷移する。遷移した結果、プログラムクロック制御回路３０ａの出力である実効プログラムクロック信号ＰＫが“Ｌ”固定される。その結果、プログラム制御回路２０は無効化され、それ以降は、プログラムの実行が禁止されることになる。
【００８８】
（２）非プログラムモード時の動作
非プログラムのときは、プログラム制御端子Ｔ３におけるプログラムイネーブル信号ＥＰをネゲートして、プログラムモード制御回路５０におけるＡＮＤゲート３をすべて非導通状態にする。さらに、プログラムクロックイネーブル信号ＥＣが“Ｌ”固定であるので、プログラムクロック信号ＰＫはネゲートされる。
【００８９】
したがって、非プログラムモード時に設定ミスで仮にプログラム制御端子Ｔ３、プログラムクロック端子Ｔ１がそれぞれ“Ｈ”に固定されてしまったとしても、最終段の電気ヒューズ素子Ｆが溶断され出力が“Ｌ”固定であれば、プログラムクロック制御回路３０ａが無効状態に保持されるため、プログラムは実行されないことになる。
【００９０】
このように本実施の形態によれば、プログラムクロック制御回路３０ａとプログラムモード制御回路５０との二重の誤プログラム抑制システムが機能するので、非プログラムモード時に設定ミスでプログラムクロック端子Ｔ１やプログラム制御端子Ｔ３が誤設定されてプログラムモードに入ってしまったとしても、電気ヒューズ素子Ｆに対して誤プログラムは起こらず、さらにノイズやサージなどの影響に対する信頼性を高めることが可能となる。
【００９１】
加えて、プログラムクロックイネーブル信号ＥＣを外部から入力するためのプログラムクロックイネーブル端子Ｔ２を設けなくてもよく、回路構成の簡素化を図ることができる。
【産業上の利用可能性】
【００９２】
本発明の電気ヒューズ装置は、外部端子にノイズやサージが印加されても、また、検査時に端子設定を間違っても、誤プログラムを確実に防止することができるので、高い信頼性の電気ヒューズ機能が求められるシステムＬＳＩなどにおいて有用である。
【図面の簡単な説明】
【００９３】
【図１】本発明の実施の形態１の電気ヒューズ装置の構成を示す回路図
【図２】同実施の形態１の電気ヒューズ装置におけるシフトレジスタの構成を示す回路図
【図３】同実施の形態１の電気ヒューズ装置の動作を示す波形図
【図４】本発明の実施の形態２の電気ヒューズ装置の構成を示す回路図
【図５】同実施の形態２の電気ヒューズ装置におけるカウンタ回路の構成を示す回路図
【図６】同実施の形態２の電気ヒューズ装置の動作を示す波形図
【図７】本発明の実施の形態３の電気ヒューズ装置の構成を示す回路図
【図８】同実施の形態３の電気ヒューズ装置の動作を示す波形図
【図９】本発明の実施の形態４の電気ヒューズ装置の構成を示す回路図
【図１０】同実施の形態４の電気ヒューズ装置の動作を示す波形図
【図１１】本発明の実施の形態５の電気ヒューズ装置の構成を示す回路図
【図１２】同実施の形態５の電気ヒューズ装置の動作を示す波形図
【図１３】本発明の実施の形態６の電気ヒューズ装置の構成を示す回路図
【図１４】同実施の形態６の電気ヒューズ装置の動作を示す波形図
【図１５】本発明の実施の形態７の電気ヒューズ装置の構成を示す回路図
【図１６】同実施の形態７の電気ヒューズ装置の動作を示す波形図
【図１７】従来の電気ヒューズ装置の構成を示す回路図
【符号の説明】
【００９４】
１  ヒューズコア
１′  最終段のヒューズコア
２，３  ＡＮＤゲート
１０  電気ヒューズモジュール
２０  プログラム制御回路
３０，３０ａ  プログラムクロック制御回路
４０  カウンタ回路
４１  Ｄ−フリップフロップ回路
５０  プログラムモード制御回路
Ａｉ  プログラムコントロール伝達信号
Ｃｉ  プログラム用制御信号
Ｄｉ  プログラムデータ
ＥＣ  プログラムクロックイネーブル信号
ＥＰ  プログラムイネーブル信号
Ｆ  電気ヒューズ素子
ＭＰ  プログラムモード切替パターン信号
ＰＣ  プログラムコントロール信号
Ｐｉ  プログラム信号
ＰＫ０  プログラムクロック信号
ＰＫ  実効プログラムクロック信号
Ｑ  スイッチング素子
Ｓｉ  プログラム用シフト信号
ＳＲ  シフトレジスタ  
Ｔ１  プログラムクロック端子
Ｔ２  プログラムクロックイネーブル端子
Ｔ３  プログラム制御端子
Ｘ１〜Ｘ７  電気ヒューズ装置
【図１】
2008042054.tif 000003
【図２】
2008042054.tif 000004
【図３】
2008042054.tif 000005
【図４】
2008042054.tif 000006
【図５】
2008042054.tif 000007
【図６】
2008042054.tif 000008
【図７】
2008042054.tif 000009
【図８】
2008042054.tif 000010
【図９】
2008042054.tif 000011
【図１０】
2008042054.tif 000012
【図１１】
2008042054.tif 000013
【図１２】
2008042054.tif 000014
【図１３】
2008042054.tif 000015
【図１４】
2008042054.tif 000016
【図１５】
2008042054.tif 000017
【図１６】
2008042054.tif 000018
【図１７】
2008042054.tif 000019