(57)【要約】【課題】熱電変換素子の高密度化および小型化を図ると共に、熱電半導体エレメント間を接続する電極に供給される電力のロスを低減することで、高能率化、低コスト化を達成することが可能な熱電変換素子およびその製造方法を提供する。【解決手段】熱電変換素子は、上部基板側の上部電極２０とｎ型およびｐ型熱電半導体エレメント１６，１８との間に絶縁層５０が介挿されて構成される。上部電極２０は、絶縁材料からなる上部基板と絶縁層５０とに狭持され、ｎ型およびｐ型熱電半導体エレメント１６，１８と直接接触しない構造となる。上部電極２０とｎ型およびｐ型熱電半導体エレメント１６，１８との接続は、絶縁層５０の導電部５４を介して行われる。これにより、従来と比較して上部電極２０の幅を広く形成することができる。【選択図】図４
2008098197.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板および第２の基板間に複数のｎ型熱電半導体およびｐ型熱電半導体が狭持された熱電変換素子であって、
前記ｎ型熱電半導体および前記ｐ型熱電半導体のそれぞれの端面を交互に接続する第１の電極および第２の電極と、
前記第２の電極と前記ｎ型熱電半導体および前記ｐ型熱電半導体との間に介挿された絶縁層とを備え、
前記ｎ型熱電半導体および前記ｐ型熱電半導体の前記第２の基板側の端面に対向した前記絶縁層のそれぞれの位置には穿孔部が設けられており、
前記第１の電極は、前記第１の基板側の前記ｎ型熱電半導体および前記ｐ型熱電半導体のそれぞれの端面と電気的に接続され、
前記第２の電極は、前記絶縁層の前記穿孔部に設けられた導電材料を介して、前記第２の基板側の前記ｎ型熱電半導体および前記ｐ型熱電半導体のそれぞれの端面と電気的に接続されたこと
を特徴とする熱電変換素子。
【請求項２】
前記ｎ型熱電半導体および前記ｐ型熱電半導体はマトリクス状に配列されており、
行方向には、隣接間において極性が異なる少なくとも一対の前記ｎ型熱電半導体およびｐ型熱電半導体が配列され、
列方向には、行方向に配列された前記ｎ型熱電半導体および前記ｐ型熱電半導体と極性が同じ前記ｎ型熱電半導体およびｐ型熱電半導体が配列され、
前記第１の電極は、前記一対のｎ型熱電半導体とｐ型熱電半導体とを電気的に接続し、
前記第２の電極は、列方向に隣接する極性の異なる前記ｎ型熱電半導体と前記ｐ型熱電半導体とを電気的に接続すること
を特徴とする請求項１に記載の熱電変換素子。
【請求項３】
前記第２の電極の幅は、前記第２の電極の延在方向に対して交差する方向に隣接して配列された前記ｎ型熱電半導体と前記ｐ型熱電半導体との間隔よりも広く設けられたこと
を特徴とする請求項１に記載の熱電変換素子。
【請求項４】
前記第２の基板は高分子材からなることを特徴とする請求項１に記載の熱電変換素子。
【請求項５】
前記第２の基板はセラミックス材からなることを特徴とする請求項１に記載の熱電変換素子。
【請求項６】
前記第２の基板の前記第１の基板と対向する面と反対側の面に高熱伝導シートが積層されたことを特徴とする請求項１に記載の熱電変換素子。
【請求項７】
第１の基板および第２の基板間に複数のｎ型熱電半導体およびｐ型熱電半導体が狭持された熱電変換素子の製造方法であって、
前記ｎ型熱電半導体および前記ｐ型熱電半導体のそれぞれの端面を交互に接続する第１の電極を前記第１の基板に形成する工程と、
前記ｎ型熱電半導体および前記ｐ型熱電半導体のそれぞれの端面を交互に接続する第２の電極を前記第２の基板に形成する工程と、
ｎ型熱電半導体部材およびｐ型熱電半導体部材を前記第１の基板上に交互に配置して前記第１の電極と電気的に接続する工程と、
前記ｎ型熱電半導体部材および前記ｐ型熱電半導体部材を切断して、前記第１の電極で接続された一対の前記ｎ型熱電半導体および前記ｐ型熱電半導体が複数配列された状態とする工程と、
前記一対のｎ型熱電半導体およびｐ型熱電半導体が配列された前記第１の基板と、前記第２の電極が形成された前記第２の基板との間に、穿孔部が形成された絶縁層を介挿した状態で、前記ｎ型熱電半導体および前記ｐ型熱電半導体と前記第２の電極とを前記絶縁層の前記穿孔部を介して電気的に接続する工程と
を有することを特徴とする熱電変換素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、熱電変換素子およびその製造方法に関し、詳細には、熱電半導体と電極との間に導電部が形成された絶縁層を介挿し、熱電半導体と電極との上下導通を確保しつつ、電極を幅広に形成することにより、電極に供給される電力のロスを低減させると共に、熱電半導体の高密度化を図った熱電変換素子等に関する。
【背景技術】
【０００２】
従来から、ペルチェ効果を利用したペルチェ素子は、熱電（変換）半導体を利用したヒートポンプの一種として知られており、直流電圧を印加することにより、素子の一方の面においては発熱し、他方の面においては吸熱するという特徴を有している。このペルチェ素子は、半導体プロセス用恒温プレート、保温庫およびＣＰＵ（Central Processing Unit）クーラー等に広く応用されている。
【０００３】
これとは別に、素子の片面に熱を加え、素子の上部と下部とで温度差をつけることにより、効率は低いが発電させる、ゼーベック効果を利用したゼーベック発電素子が広く利用されている。このゼーベック発電素子は、例えば発電式の腕時計等に広く活用されている。
【０００４】
ここで、上記のペルチェ効果およびゼーベック効果等を総称して熱電変換効果と称し、これらの効果を利用したペルチェ冷却素子およびゼーベック発電素子を熱電変換素子と称する。ペルチェ素子とゼーベック発電素子とは、動作方法が異なるが、全く同じ構造を有している。
【０００５】
ここで、従来の熱電変換素子１００の具体的構成を説明する。図１７は、熱電変換素子の構成を示す。熱電変換素子１００は、セラミックス材からなる上部基板１０８および下部基板１１０間にｎ型熱電半導体エレメント１０２とｐ型熱電半導体エレメント１０４とが交互に配列されて構成される。ｎ型およびｐ型熱電半導体エレメント１０２，１０４の端面は、上部電極１０６および下部電極１１４にて相互に接続されている。そして、上部基板１０８上には半導体発熱部品等の発熱体が設置され、下部基板１１０の下部電極１１４には熱電変換素子１００に電圧を印加するためのリード線１１２が接続される。この熱電変換素子１００の一方のリード線１１２側から電流を流すと、ｎ型およびｐ型熱電半導体エレメント１０２，１０４の一方の端面側では、ｎ型熱電半導体エレメント１０２からｐ型熱電半導体エレメント１０４へと電流が流れて吸熱が行われる。また、ｎ型およびｐ型熱電半導体エレメント１０２，１０４の他方の端面側では、ｐ型熱電半導体エレメント１０４からｎ型熱電半導体エレメント１０２へと電流が流れて発熱が行われる。
【０００６】
次に、上述した従来の熱電変換素子１００の製造方法について説明する。まず、セラミック材からなる所定寸法の上部基板１０８および下部基板１１０を用意し、これらの上部基板１０８および下部基板１１０の互いの対向面側に所定パターンの上部電極１０６および下部電極１１４を形成する。そして、下部基板１１０の下部電極１１４上に、ｎ型およびｐ型熱電半導体エレメント１０２，１０４を手作業若しくはロボットを用いて配置する。次に、これらの熱電半導体エレメント１０２，１０４を上部基板１０８および下部基板１１０で上下方向から挟持した状態で、はんだリフローにより熱電半導体エレメント１０２，１０４と上部電極１０６および下部電極１１４とをはんだ付けすることで、熱電変換素子１００を組み立てる。この場合、ｎ型およびｐ型熱電半導体エレメント１０２，１０４は交互に配置されており、複数のｎ型およびｐ型熱電半導体エレメント１０２，１０４は上部電極１０６および下部電極１１４によって直列接続される。
【０００７】
しかし、上述した熱電変換素子１００では、熱電変換素子１００を小型化しようとすると、これに応じて各熱電半導体エレメント１０２，１０４を小型にする必要がある。ところが、ｐ型熱電半導体エレメント１０４に使用されるＢｉ2Ｔｅ3系材料は、へき開性があり脆いために、微細加工は困難である。また、同形状、同色のｎ型熱電半導体エレメント１０２とｐ型熱電半導体エレメント１０４を交互に下部電極１１４および上部電極１０６パターン上に配置しなければならないので、各熱電半導体エレメント１０２，１０４を誤った位置に配置するおそれがある。また、小型化した半導体エレメントを扱うために、熱電半導体エレメント１０２，１０４の割れや欠けなどの品質上の問題が発生したり、組立作業に多大の手数を要するという欠点がある。さらに、ｐ型およびｎ型半導体エレメント１０２，１０４間の隙間が狭いと、はんだ付けしたときに、本来接続されてはならない電極間にはんだが付いてしまい、はんだのブリッジが起こる可能性がある。一方、熱電半導体エレメント１０２，１０４の配置にロボットを用いた場合、熱電半導体エレメント１０２，１０４間の間隔がロボットのアームの寸法に依存するために高密度実装には不向きである。
【０００８】
そこで、特許文献１には、棒状のｐ型およびｎ型半導体エレメントを交互に配置し、これらを個々のｐ型およびｎ型熱電半導体エレメント素子に切断することで、各電極ごとにｐ型熱電半導体エレメントおよびｎ型熱電半導体エレメントを形成する熱電変換モジュールの製造方法が提案されている。
【０００９】
また、他の方法として、特許文献２には、ｎ型およびｐ型の熱電半導体エレメントにそれぞれ細かいピッチで細い溝加工を施し、ｎ型溝入ブロックとｐ型溝入ブロックを形成し、この加工部同士を垂直に嵌め合わせてから接着剤で固着一体化し、熱電変換素子を形成する方法が提案されている。
【００１０】
この方法によれば、予め基板の電極上にｐ型およびｎ型熱電半導体エレメントを配置した後にこれらを切断するため、手作業やロボットによって個々にｐ型およびｎ型熱電半導体エレメントを配置する必要がなく、容易に狭ピッチでｎ型およびｐ型熱電半導体エレメントを基板上に配列することができる。
【００１１】
【特許文献１】特許第３２２３２５７号公報
【特許文献２】特許第３２２４１３５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、上記特許文献１および２に開示の熱電変換素子では以下のような問題がある。図１８は、ｎ型およびｐ型熱電半導体エレメントを接続する上部電極２１４の構成を示す。特許文献１および２では、列方向に同一極性の熱電半導体エレメントが配列されている。このような配列の熱電半導体エレメントを直列に接続するためには、図１８に示すように、熱電半導体エレメントの一方の端面側において、斜め方向に配列された極性の異なるｎ型およびｐ型熱電半導体エレメント間を接続する必要がある。このとき、上部電極２１４は、隣接する電極２１４ａ、電極２１４ｂと接触（導通）しないように形成しなければならない。そのため、上部電極２１４の幅Ｓは、電極２１４ａと電極２１４ｂのそれぞれの間隙Ｂよりも狭い範囲に規制されてしまう。また、一般的に、ｐ型およびｎ型熱電半導体エレメント間の隙間を狭くして、熱電半導体エレメントの実装密度を高めた方が、熱電変換素子の上下を流れる熱流を受ける面積が大きくなるため、熱電変換効率が高くなる。したがって、上述した熱電半導体エレメントの配列を採用すると共に熱電半導体エレメントの実装密度を高めると、上部電極２１４の幅をより狭くしなければならず、上部電極２１４の抵抗値が高くなってしまう。これに伴い、上部電極２１４に対して同じ電流を流すためには上部電極２１４への印加電圧を高くしなければならず、上部電極２１４に供給される電力のロスが増大するという問題が発生する。
【００１３】
本願発明は、上記課題に鑑みてなされたものであり、その目的は、熱電変換素子の高密度化および小型化を図ると共に、熱電半導体エレメント間を接続する電極に供給される電力のロスを低減することで、高能率化、低コスト化を達成することが可能な熱電変換素子およびその製造方法を提供することにある。
【課題を解決するための手段】
【００１４】
本発明は、上記課題を解決するために、第１の基板および第２の基板間に複数のｎ型熱電半導体およびｐ型熱電半導体が狭持された熱電変換素子であって、前記ｎ型熱電半導体および前記ｐ型熱電半導体のそれぞれの端面を交互に接続する第１の電極および第２の電極と、前記第２の電極と前記ｎ型熱電半導体および前記ｐ型熱電半導体との間に介挿された絶縁層とを備え、前記ｎ型熱電半導体および前記ｐ型熱電半導体の前記第２の基板側の端面に対向した前記絶縁層のそれぞれの位置には穿孔部が設けられており、前記第１の電極は、前記第１の基板側の前記ｎ型熱電半導体および前記ｐ型熱電半導体のそれぞれの端面と電気的に接続され、前記第２の電極は、前記絶縁層の前記穿孔部に設けられた導電材料を介して、前記第２の基板側の前記ｎ型熱電半導体および前記ｐ型熱電半導体のそれぞれの端面と電気的に接続されたことを特徴とする。
【００１５】
また本発明の熱電変換素子の製造方法は、第１の基板および第２の基板間に複数のｎ型熱電半導体およびｐ型熱電半導体が狭持された熱電変換素子の製造方法であって、前記ｎ型熱電半導体および前記ｐ型熱電半導体のそれぞれの端面を交互に接続する第１の電極を前記第１の基板に形成する工程と、前記ｎ型熱電半導体および前記ｐ型熱電半導体のそれぞれの端面を交互に接続する第２の電極を前記第２の基板に形成する工程と、ｎ型熱電半導体部材およびｐ型熱電半導体部材を前記第１の基板上に交互に配置して前記第１の電極と電気的に接続する工程と、前記ｎ型熱電半導体部材および前記ｐ型熱電半導体部材を切断して、前記第１の電極で接続された一対の前記ｎ型熱電半導体および前記ｐ型熱電半導体が複数配列された状態とする工程と、前記一対のｎ型熱電半導体およびｐ型熱電半導体が配列された前記第１の基板と、前記第２の電極が形成された前記第２の基板との間に、穿孔部が形成された絶縁層を介挿した状態で、前記ｎ型熱電半導体および前記ｐ型熱電半導体と前記第２の電極とを前記絶縁層の前記穿孔部を介して電気的に接続する工程とを有することを特徴とする。
【００１６】
また、第２の基板には高分子材、例えばポリイミドからなる基板を用いても良い。
【００１７】
また、前記第２の電極の幅は、前記第２の電極の延在方向に対して交差する方向に隣接して配列された前記ｎ型熱電半導体と前記ｐ型熱電半導体との間隔よりも広く設けられていても良い。
【００１８】
本発明の熱電変換素子は、第２の基板側の第２の電極とｎ型熱電半導体およびｐ型熱電半導体との間に絶縁層が介挿されて構成される。そのため、第２の電極は、セラミックス材等の絶縁材料からなる第２の基板と絶縁層とに狭持され、ｎ型熱電半導体およびｐ型熱電半導体と直接接触しない構造となる。また、第２の電極とｎ型熱電半導体およびｐ型熱電半導体との接続は、絶縁層に設けた導電部を介して行われる。このように、本発明において絶縁層は、第２の電極とｎ型熱電半導体およびｐ型熱電半導体との間の短絡（ショート）を防止すると共に、上下導通のための中継層として機能する。これにより、第２の電極を形成する際には、熱電半導体との短絡を考慮することなく、同層に形成される他の（隣接する）第２の電極との絶縁のみを考慮すれば良いため、従来と比較して第２の電極を幅広に形成することができる。
【００１９】
また、絶縁層が介挿されるため、第２の基板にポリイミド等からなる基板を用いることができる。これにより、通常のフレキシブル基板と同様のプロセスで熱電変換素子を形成することが可能となると共に、従来の例えばセラミックス基板を用いる場合と比較して低コスト化を図ることができる。
【発明の効果】
【００２０】
本発明によれば、熱電半導体の高密度実装を図ると共に、第２の電極の抵抗値を低く抑えて電力のロスを低減し、しかも高能率化、低コスト化を達成することが可能な熱電変換素子およびその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施形態につき、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
【００２２】
［第１の実施の形態］
（熱電変換素子の構成）
図１（ａ）は本発明の一実施形態に係る熱電変換素子１０の構成を示す斜視図であり、図１（ｂ）は図１（ａ）に示す熱電変換素子１０のＡ−Ａ’線に沿った断面図である。図２は、熱電変換素子１０の構成を示す分解斜視図である。図３（ａ）は下部電極２２の配列パターンを示す平面図であり、図３（ｂ）は、上部電極２０の配列パターンを示す平面図である。なお、図２ではヒートスプレッダ層３４を省略し、図３では、下部電極２２および上部電極２０において、ｎ型熱電半導体エレメント１６およびｐ型熱電半導体エレメント１８と電気的に接続されるそれぞれの位置をｎおよびｐの文字で表記している。
【００２３】
図１に示すように、熱電変換素子１０は、対向配置された上部基板１２と下部基板１４との間に複数のｎ型熱電半導体エレメント１６およびｐ型熱電半導体エレメント１８とが狭持されて構成されている。なお、上部基板１２は第２の基板の一例を構成し、下部基板１４は第１の基板の一例を構成する。また、ｎ型熱電半導体エレメント１６はｎ型熱電半導体の一例を構成し、ｐ型熱電半導体エレメント１８はｐ型熱電半導体の一例を構成する。
【００２４】
下部基板１４は、良熱伝導性材料のセラミックス材料、例えば、アルミナ、ジルコニア、窒化ケイ素、窒化アルミニウムまたは炭化ケイ素等からなる。下部基板１４の対向面側の表面には、後述する切断器具によってｎ型およびｐ型熱電半導体エレメント１６，１８を切断する際に同時に切り込まれた溝２６，２８が格子状に形成される。なお、本実施の形態において、上部基板１２および下部基板１４の互いに対向する側の面を対向面と称する。
【００２５】
下部基板１４の対向面側の格子状の溝に囲まれた被溝領域には、例えば銅や金等の導電材料からなる下部電極２２が設けられる。図２，図３（ａ）に示すように、下部電極２２は、エレメント接合体４０の切断時に同時にエレメント接合体４０の数に対応して例えば８行×４列のマトリクス状に分割形成され、それぞれがエレメント接合体４０の端面と略同一の平面視長方形状をなしている。この下部電極２２によって、行方向に配列された異なる極性のｎ型熱電半導体エレメント１６およびｐ型熱電半導体エレメント１８間が電気的に接続される。なお、下部電極２２は第１の電極の一例を構成する。
【００２６】
下部電極２２上のそれぞれには、後述するように切断器具によって個片化された直方体状のエレメント接合体４０がはんだ等によって固着されている。エレメント接合体４０は、極性が異なるｎ型熱電半導体エレメント１６およびｐ型熱電半導体エレメント１８と、これらに狭持された高分子材３０とが一体化されて構成される。高分子材３０を介在させることで、ｎ型熱電半導体エレメント１６およびｐ型熱電半導体エレメント１８間の絶縁性が確保される。エレメント接合体４０は、図２に示すように、例えば行方向に溝２６を隔てて４列配列されており、行方向に隣接するエレメント接合体４０，４０のそれぞれの対向した熱電半導体エレメント同士の極性が同一となっている。また、列方向には、行方向に配列されたｎ型熱電半導体エレメント１６およびｐ型熱電半導体エレメント１８と同一の極性のｎ型熱電半導体エレメント１６またはｐ型熱電半導体エレメント１８が８行配列されている。ｎ型熱電半導体エレメント１６には例えばＳｂ2Ｔｅ3−Ｂｉ2Ｔｅ3合金が用いられ、ｐ型熱電半導体エレメント１８には例えばＢｉ2Ｔｅ3−Ｂｉ2Ｓｅ3合金が用いられる。その他にも、例えば、Ｓｉ−Ｇｅ合金、ＣｏＳｂ3系合金、ＦｅＳｉ2系合金、ＹｂＡｌ3系合金、ＮａＣｏ2Ｏ4などの酸化物熱電変換材料および導電性ポリマーからなる有機物熱電変換材料が好適に用いられる。
【００２７】
ｎ型熱電半導体エレメント１６およびｐ型熱電半導体エレメント１８上には、下部基板１４の寸法と略同一寸法の絶縁層５０が設けられる。絶縁層５０は、例えば、ポリイミド、ＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）等の高分子シートから構成される。絶縁層５０のｎ型熱電半導体エレメント１６およびｐ型熱電半導体エレメント１８の端面に対向する位置には、その厚さ方向に貫通する穿孔部５２が形成されており、この穿孔部５２にはクリームはんだ、ボールはんだや鉛フリーはんだ等からなる導電部５４が形成される。これにより、ｎ型熱電半導体エレメント１６およびｐ型熱電半導体エレメント１８と上部電極２０との間に絶縁層５０を介挿させた場合でも、この導電部５４を設けることで、ｎ型熱電半導体エレメント１６およびｐ型熱電半導体エレメント１８と上部電極２０とが電気的に接続される。また、導電部５４以外は絶縁されるため、ｎ型熱電半導体エレメント１６およびｐ型熱電半導体エレメント１８と上部電極２０との短絡が防止される。なお、導電部５４は導電材料の一例を構成する。
【００２８】
上部基板１２は、下部基板１４の寸法と略同一寸法からなり、絶縁層５０と同様に、例えばポリイミド、ＰＥＴ、ＰＥＮ等の高分子シートから構成される。
【００２９】
上部基板１２の対向面側には、銅や金等からなる複数の上部電極２０がマトリクス状に形成されている。上部電極２０は、図２，図３（ｂ）に示すように、列方向に隣接するエレメント接合体４０，４０のうち、一方のエレメント接合体４０のｐ型熱電半導体エレメント１８（またはｎ型熱電半導体エレメント１６）と他方のエレメント接合体４０のｎ型熱電半導体エレメント１６（またはｐ型熱電半導体エレメント１８）との間に跨って形成される。これにより、列方向に配列されたエレメント接合体４０を構成するｎ型熱電半導体エレメント１６およびｐ型熱電半導体エレメント１８間が電気的に接続される。また、この斜め方向に延びる上部電極２０によって接続されない部分では、コの字状をなす上部電極２０ｂによって行方向に隣接するエレメント接合体４０のｐ型熱電半導体エレメント１８とｎ型熱電半導体エレメント１６とが電気的に接続される。なお、上部電極２０は第２の電極の一例を構成する。
【００３０】
このように上部電極２０を配列形成することで、複数のｎ型熱電半導体エレメント１６およびｐ型熱電半導体エレメント１８が直列に接続され、一方のリード線２４（２４ａ）に電流を流すと直流の電流が流れる。これにより、ペルチェ素子として、電流の向きが上部基板１２の側（発熱体側）ではｎ型熱電半導体エレメント１６からｐ型熱電半導体エレメント１８へと流れて吸熱し、下部基板１４の側（放熱側）ではｐ型熱電半導体エレメント１８からｎ型熱電半導体エレメント１６へと流れて発熱する。したがって、吸熱する上部基板１２側に熱源を配置することで、熱源の放熱を図ることができる。
【００３１】
上部基板１２の対向面と反対側の面には、図１に示すように、ヒートスプレッダ層３４を設けても良い。このヒートスプレッダ層３４はグラファイトシート、銅箔、アルミニウム箔等の熱伝導率の高い高熱伝導シート等の材料からなる。これにより、上部基板１２の全体に均一に熱が広がって熱電変換効率を高めつつ、熱膨張・収縮により熱電変換素子１０が反ることによる寿命低下を防ぐことが可能となる。
【００３２】
次に、上部電極２０側の構成について詳細に説明する。
【００３３】
図４（ａ）は上部電極２０側の構成を示す平面図であり、図４（ｂ）は図４（ａ）のＢ−Ｂ’線に沿った断面図である。図５（ａ）はエレメント接合体４０の平面図であり、図５（ｂ）はエレメント接合体４０上に絶縁層５０を積層したときの構成を示す平面図であり、図５（ｃ）は絶縁層５０上に上部電極２０を形成したときの構成を示す平面図である。
【００３４】
図４（ａ），（ｂ）および図５（ａ）に示すように、図示しない下部基板の下部電極上には、ｎ型熱電半導体エレメント１６およびｐ型熱電半導体エレメント１８とこれに狭持される高分子材３０とから構成されるエレメント接合体４０が設けられており、これらの外周は個片化する際に切断器具によって形成された溝２６，２８となっている。
【００３５】
ｎ型熱電半導体エレメント１６およびｐ型熱電半導体エレメント１８の上層には、図４（ａ），（ｂ）および図５（ｂ）に示すように、絶縁層５０が設けられる。この絶縁層５０には穿孔部５２が設けられ、この穿孔部５２には上下導通を図るためのクリームはんだ等から構成された導電部５４が設けられる。導電部５４は、ｎ型熱電半導体エレメント１６およびｐ型熱電半導体エレメント１８の端面の略中央部上方に位置するように設けられる。
【００３６】
絶縁層５０の上層には、図４（ａ），（ｂ）および図５（ｃ）に示すように、細長の楕円形状をなす上部電極２０が設けられる。上部電極２０の両端部には、絶縁層５０に形成された導電部５４と電気的に接続される電極パッド部２０ａ（図４（ａ）中の導電部５４を示す破線で囲まれた領域）が設けられる。また、本実施の形態では、上部電極２０とｎ型熱電半導体エレメント１６およびｐ型熱電半導体エレメント１８との間には絶縁層５０が介挿されるため、上部電極２０とｎ型熱電半導体エレメント１６およびｐ型熱電半導体エレメント１８とは直接接触（ショート）しない構造となる。そのため、上部電極２０は、電気的に接続されない隣り合ったｎ型熱電半導体エレメント１６ｃおよびｐ型熱電半導体エレメント１８ｃの一部（図中斜線部分）と平面視で重なる位置に形成されても、介挿される絶縁層５０によってｎ型熱電半導体エレメント１６ｃおよびｐ型熱電半導体エレメント１８ｃとの絶縁が確保される。これにより、上部電極２０の幅Ｗは、上部電極２０の延在方向に対して直交する方向に隣接して配列されたｎ型熱電半導体エレメント１６ｃとｐ型熱電半導体エレメント１８ｃとの間隔Ｅよりも広く形成することが可能となる。ここで、上述した図１８で示した従来例と比較すると、本実施の形態の上部電極２０は、図１８で示す上部電極２１４の幅Ｓよりも広い幅Ｗで形成できることが分かる。なお、図４（ａ）と図１８の熱電半導体エレメント、高分子材等の大きさ等は同一であるものとする。
【００３７】
次に、上部電極２０、ｎ型熱電半導体エレメント１６およびｐ型熱電半導体エレメント１８の好適な寸法の一例について説明する。図６は、上部電極２０等の寸法を示す平面図である。ｎ型熱電半導体エレメント１６およびｐ型熱電半導体エレメント１８（平面視正方形）の一辺の長さを長さｗ、切断時に形成される溝２８の幅を幅ｕ、隣接する上部電極２０，２０間を間隙ｂと設定する。このとき、上部電極２０の電極パッド部２０ａの半径ｒはｒ＝１／２（（ｗ＋ｕ）／√２−ｂ）となる。また、上部電極２０の両端の電極パッド部２０ａ，２０ａのそれぞれの中心Ｏ１，Ｏ２間の距離は√２（ｗ＋ｕ）となる。さらに、隣接する上部電極２０，２０のそれぞれの幅方向に直交する中心軸Ｃ１，Ｃ２間の距離は、（ｗ＋ｕ）／√２となる。このように、上部電極２０等の寸法を設定することで、隣接する上部電極２０，２０間の絶縁を確保しつつ、上部電極２０の幅を広く設定することが可能となる。
【００３８】
（熱電変換素子の製造方法）
次に、上述した熱電変換素子１０の製造方法について説明する。図７〜図１４は、熱電変換素子１０の製造工程の一例を示す図である。
【００３９】
まず、下部基板１４側にエレメント接合体４０を形成する方法について説明する。図７（ａ）に示すように、ｎ型熱電半導体薄板６２およびｐ型熱電半導体薄板６４を用意する。このとき、この例では矩形上のエレメントとするため両端部に配置されるｎ型熱電半導体薄板６２，６２を除いて、薄板の厚さＴは、最終的なｎ型熱電半導体エレメントおよびｐ型熱電半導体エレメントの厚さｔの２倍以上としておくことが好ましい。次に、所定寸法に形成したｎ型熱電半導体薄板６２およびｐ型熱電半導体薄板６４を、図７（ｂ）に示すように、カプトン（登録商標）フィルム等からなる所定厚さの高分子薄板６６を介して貼り合わせて一体化し、接合体ブロック６０を形成する。なお、ｎ型熱電半導体薄板６２はｎ型熱電半導体部材の一例を構成し、ｐ型熱電半導体薄板６４はｐ型熱電半導体部材の一例を構成する。
【００４０】
次に、図８（ａ）に示すように、接合体ブロック６０を薄板の厚みＴ方向（図８（ａ）中矢印方向）にダイシングカッター等を用いて所定幅Ｈで切断する。これにより、図８（ｂ）に示すように、ｎ型熱電半導体エレメント材７６、ｐ型熱電半導体エレメント材７８および高分子材６６とからなる複数の分割ブロック３２を形成する。
【００４１】
次に、図９（ａ），（ｂ）に示すように、分割ブロック３２の一方の面に金からなる保護膜４２ａ（反応防止層）と銅からなる電極層４２ｂとを積層した下部電極材料層４２を形成する。
【００４２】
次に、図１０に示すように、下部電極材料層４２が形成された分割ブロック３２を、保護板として機能する下部基板１４に接着剤を介して貼り合わせる。
【００４３】
次に、図１１（ａ）に示すように、ｐ型熱電半導体薄板６４（図７（ａ）参照）の厚さＴ方向の中央部を、ｐ型熱電半導体エレメント材７８の長さ（奥行き）方向（図１１（ａ）中矢印方向）に沿って切断器具７０によって下部電極材料層４２と共に切断する。これによって、図１１（ｂ）に示すように、目的とする厚さ（ｔ）のエレメント材接合体７４を形成する。このエレメント材接合体７４は、ｎ型熱電半導体エレメント材７６およびｐ型熱電半導体エレメント材７８とこれらに狭持された高分子材６６とが一体化されて接合されたものである。各エレメント材接合体７４，７４間は、切断器具７０である切断刃の刃厚に相当する間隔ｕにより互いに切断される。このとき、下部基板１４の対向面側には切断器具７０の切断刃による溝２６がその刃厚相当幅で形成される。
【００４４】
次に、図１２（ａ）に示すように、切断器具７０によってエレメント材接合体７４をエレメント材接合体７４の幅方向（図１２（ａ）中矢印方向）に沿って切断する。これによって、図１２（ｂ）に示すように、エレメント材接合体７４は、目的とする寸法の複数のエレメント接合体４０に下部電極材料層４２と共に切断される。そして、下部基板１４の対向面側には、切断刃により溝２８が形成される。このエレメント接合体４０は、ｎ型熱電半導体エレメント１６およびｐ型熱電半導体エレメント１８とこれらに狭持された高分子材３０が一体化されて接合されたものである。
【００４５】
次に、図１３に示すように、所定のエレメント接合体４０の下部電極２２にそれぞれリード線２４を接続する。
【００４６】
続けて、下部基板１４に形成されたエレメント接合体４０と上部基板１２に形成された上部電極２０とを電気的に接続する工程について１４（ａ）〜（ｄ）を参照して説明する。
【００４７】
まず、下部基板１４と略同じ寸法のポリイミド等からなる上部基板１２を用意し、この上部基板１２の対向面側の一面に、銅箔を貼り付けるか、または銅や金等の導電材料をめっき法等により成膜して導電層を形成する。そして、フォトリソグラフィー法により導電層をパターニングして、図１４（ａ）および図３（ｂ）に示す配列パターンの上部電極２０を形成する。
【００４８】
次に、上部基板１２と略同一寸法のポリイミド等からなる絶縁層５０を用意し、例えば、フォトリソグラフィー法により絶縁層５０に複数の穿孔部５２を形成する（図２参照）。この穿孔部５２は、上部電極２０の電極パッド部２０ａ（ｎ型およびｐ型熱電半導体エレメント１６，１８の端面１６ａ，１８ａ）に対向した位置に形成する。なお、絶縁層５０に形成する穿孔部５２は、後述するように、上部基板１２に絶縁層５０を貼り合わせた後に形成しても良い。
【００４９】
次に、図１４（ａ）に示すように、上部基板１２側に形成された上部電極２０の電極パッド部２０ａと、絶縁層５０に形成された穿孔部５２とを対向して配置し、上部基板１２の上部電極２０を絶縁層５０によって被覆するようにして接着剤等を介して貼り合わせる。上部基板１２と絶縁層５０との貼り合わせは、後述する絶縁層５０の穿孔部５２に充填するはんだ等が上部基板１２と絶縁層５０との隙間から漏れ出さないように、確実に密着させて貼り合わせることが好ましい。このように、本実施の形態では、上部基板１２および絶縁層５０がポリイミド等の材料からなるため、通常のフレキシブル基板と同様のプロセスを採用することができる。これにより、製造の簡略化や低コストが図られる。
【００５０】
次に、図１４（ｂ）に示すように、はんだ印刷法やめっき法等により、クリームはんだや鉛フリーはんだ等の導電材料を絶縁層５０の穿孔部５２に充填させて導電部５４を形成する。
【００５１】
次に、図１４（ｃ）に示すように、上部基板１２の対向面と反対側の全面に、銅箔やアルミニウム箔等からなるヒートスプレッダ層３４を貼り付ける。
【００５２】
最後に、図１４（ｄ）に示すように、エレメント接合体４０が貼り付けられた下部基板１４と、絶縁層５０が貼り付けられた上部基板１２とを対向させて配置する。そして、エレメント接合体４０の端面１６ａ，１８ａと絶縁層５０の導電部５４とを当接（電気的に接続）させた後、はんだリフローにより過熱して、上部基板１２と下部基板１４とを貼り合わせる。このように、導電部５４の材料としてクリームはんだ等を用いた場合でも、絶縁層５０で区画された穿孔部５２内の領域にはんだ等が充填されるため、はんだリフロー時に、はんだ等が穿孔部５２から流れ出ることがなく、他の電極や熱電半導体等との短絡を大幅に減少させることができる。なお、接続方法としては、はんだリフローの他に、導電性接着剤、メタライズされた電極面の熱拡散接合、超音波接合等による方法が好適に利用できる。
【００５３】
以上説明した製造工程により、本発明の熱電変換素子１０（図１参照）を形成する。
【００５４】
本実施の形態では、熱電変換素子１０は、ｎ型熱電半導体エレメント１６およびｐ型熱電半導体エレメント１８と、上部電極２０と間に絶縁層５０が介挿されており、ｎ型熱電半導体エレメント１６およびｐ型熱電半導体エレメント１８と上部電極２０とが直接接触しないような構造となっている。そのため、上部電極２０とｎ型熱電半導体エレメント１６およびｐ型熱電半導体エレメント１８は電気的な接続を目的としない部分で互いに短絡することがない。また、上部電極２０を形成する際には、隣接する上部電極２０，２０間の絶縁を確保しさえすれば良いため、従来と比較して上部電極２０を幅広に形成することができる。これにより、熱電半導体エレメントの高密度実装を図ると共に、上部電極２０の抵抗値を低く抑えて、上部電極２０に供給される電力のロスを抑制することができ、高能率化、低コスト化を達成することが可能な熱電変換素子１０およびその製造方法を提供することができる。
【００５５】
［第２の実施の形態］
次に、本実施形態について図面を参照して説明する。
本実施の形態では、ｎ型熱電半導体エレメント１６およびｐ型熱電半導体エレメント１８を上記第１の実施の形態とは異なる形成方法により形成している。なお、その他の熱電変換素子１０の構成は、上記第１実施の形態と同一であるため、共通の構成要素には同一の符号を付し、上部基板１２側の構成等の詳細な説明は省略する。
【００５６】
図１５（ａ）〜図１５（ｄ）は、下部基板１４に下部電極２２を形成する工程を示す斜視図である。図１６（ａ）は下部電極２２の配列構成を示す図であり、図１６（ｂ）は上部電極２０の配列構成を示す図である。
【００５７】
図１５（ａ）に示すように、セラミックス材からなる下部基板１４の対向面側にフォトリソグラフィー法により複数の下部電極２２を形成する。下部電極２２は、図１６（ａ）に示すように、上記第１の実施の形態と同様に、互いに一定の間隔を隔ててマトリクス状に形成する。
【００５８】
次に、図１５（ｂ）に示すように、棒状のｎ型熱電半導体エレメント材７６およびｐ型熱電半導体エレメント材７８を下部電極２２上に交互に配置する。このとき、一列の下部電極２２上に一対のｎ型熱電半導体エレメント材７６およびｐ型熱電半導体エレメント材７８を対応させて配置する。なお、ｎ型熱電半導体エレメント材７６はｎ型熱電半導体部材の一例を構成し、ｐ型熱電半導体エレメント材７８はｐ型熱電半導体部材の一例を構成する。
【００５９】
次に、図１５（ｃ）に示すように、ｎ型熱電半導体エレメント材７６およびｐ型熱電半導体エレメント材７８を、ｎ型熱電半導体エレメント材７６の幅方向（図１５（ｃ）中矢印方向）に沿って、切断器具７０により切断する。これにより、図１５（ｄ）に示すように、ｎ型熱電半導体エレメント材７６およびｐ型熱電半導体エレメント材７８が個片化され、一個の下部電極２２上に一対のｎ型熱電半導体エレメント１６およびｐ型熱電半導体エレメント１８が配置される。
【００６０】
次に、上記第１実施の形態において説明したように、ポリイミド、ＰＥＮ、ＰＥＴからなる上部基板１２を用意し（図１参照）、この上部基板１２上に図１６（ｂ）で示すような配列パターンからなる上部電極２０を形成する。本実施の形態では、行方向に隣接する熱電半導体エレメントは交互に極性が異なって配置されるため、上部電極２０のそれぞれは逆ハの字状に配置される。
【００６１】
次に、上部電極２０上が形成された上部基板１２上に、複数の穿孔部５２が形成された絶縁層５０を貼り付け、この穿孔部５２に導電材料からなる導電部５４を形成する（図１４参照）。最後に、上部基板１２と下部基板１４とをはんだリフロー等により貼り合わせて熱電変換素子１０を形成する。
【００６２】
以上、この発明の熱電変換素子１０とその製造方法の一実施例の説明をしたが、この発明の熱電変換素子１０とその製造方法は、上記実施の形態に限られるものではなく、種々変更して実施することが可能である。例えば、上記第１および第２の実施の形態で説明したｎ型熱電半導体エレメント１６およびｐ型熱電半導体エレメント１８の配列順序を逆にしても、上記実施の形態と全く同様に実施が可能である。また、発熱側の下部基板１４や吸熱側の上部基板１２に形成する上部電極２０および下部電極２２のパターンも種々変更して実施可能である。また、上部基板１２、下部基板１４や熱電半導体エレメント１６，１８の厚みをより薄くしたり厚くしたりしても良いし、切断する際に形成される溝２６，２８の幅も広くしたり深くしても良い。また、ｎ型熱電半導体エレメント１６およびｐ型熱電半導体エレメント１８の対の数はいくらであってもかまわない。
【００６３】
さらに、上記第１および第２の実施の形態では、上部基板１２の材料にポリイミド等からなる基板を用いたが、これに限定されることはない。例えば、下部基板１４と同様にセラミックス基板を用いても良い。セラミックス基板を用いる場合、上部電極の形成方法としては、めっきを用いたり、導電性ペーストを印刷したり、メタライズやＤＢＣ（Direct Bonding‐Copper）等で設けても良い。もちろん、反応防止層を上部電極２０の上に設けても良い。
【図面の簡単な説明】
【００６４】
【図１】本発明の一実施形態に係る熱電変換素子の構成を示す図である。
【図２】図１に示す熱電変換素子の分解斜視図である。
【図３】下部電極および上部電極の配列パターンを示す概略図である。
【図４】上部電極側の構成例を示す要部拡大図である。
【図５】熱電変換素子の各層の構成を示す平面図である。
【図６】上部電極等の寸法例を示す平面図である。
【図７】熱電変換素子の製造工程を示す斜視図である（その１）。
【図８】熱電変換素子の製造工程を示す斜視図である（その２）。
【図９】熱電変換素子の製造工程を示す斜視図である（その３）。
【図１０】熱電変換素子の製造工程を示す斜視図である（その４）。
【図１１】熱電変換素子の製造工程を示す斜視図である（その５）。
【図１２】熱電変換素子の製造工程を示す斜視図である（その６）。
【図１３】熱電変換素子の製造工程を示す斜視図である（その７）。
【図１４】熱電変換素子の製造工程を示す斜視図である（その８）。
【図１５】本発明の他の一実施形態に係る熱電変換素子の製造工程を示す斜視図である。
【図１６】下部電極および上部電極の配列パターンを示す概略図である。
【図１７】従来の熱電変換素子の構成を示す概略図である。
【図１８】従来の上部電極の構成を示す要部拡大図である。
【符号の説明】
【００６５】
１０・・・熱電変換素子、１２・・・上部基板（第２の基板）、１４・・・下部基板（第１の基板）、１６・・・ｎ型熱電半導体エレメント（ｎ型熱電半導体）、１６ａ・・・端面、１８・・・ｐ型熱電半導体エレメント（ｐ型熱電半導体）、１８ａ・・・端面、２０・・・上部電極（第２の電極）、２２・・・下部電極（第１の電極）、５０・・・絶縁層、５２・・・穿孔部、５４・・・導電部
【図１】
2008098197.tif 000003
【図２】
2008098197.tif 000004
【図３】
2008098197.tif 000005
【図４】
2008098197.tif 000006
【図５】
2008098197.tif 000007
【図６】
2008098197.tif 000008
【図７】
2008098197.tif 000009
【図８】
2008098197.tif 000010
【図９】
2008098197.tif 000011
【図１０】
2008098197.tif 000012
【図１１】
2008098197.tif 000013
【図１２】
2008098197.tif 000014
【図１３】
2008098197.tif 000015
【図１４】
2008098197.tif 000016
【図１５】
2008098197.tif 000017
【図１６】
2008098197.tif 000018
【図１７】
2008098197.tif 000019
【図１８】
2008098197.tif 000020