(57)【要約】【課題】テストプログラム記述における「待ち時間設定」を最適化してテストプログラムプログラム実行時間を短縮することにより生産性を改善できるＬＳＩテストシステムを提供すること。【解決手段】テスト対象半導体のテストに必要なパラメータが各種レジスタに設定され、テスト対象半導体について指定された電気的条件が整ってから所定のテストを実行するように構成されたＬＳＩテストシステムにおいて、各種レジスタ設定から測定開始までの無駄時間を測定する時間測定部と、この時間測定部で測定した無駄時間を表示する表示部を設け、これら無駄時間に基づいてテストプログラム記述により待ち時間が設定されることを特徴とするもの。【選択図】                    図１
2008076233.tif 000002
【特許請求の範囲】
【請求項１】
テスト対象半導体のテストに必要なパラメータが各種レジスタに設定され、テスト対象半導体について指定された電気的条件が整ってから所定のテストを実行するように構成されたＬＳＩテストシステムにおいて、
各種レジスタ設定から測定開始までの無駄時間を測定する時間測定部と、
この時間測定部で測定した無駄時間を表示する表示部を設け、
これら無駄時間に基づいてテストプログラム記述により待ち時間が設定されることを特徴とするＬＳＩテストシステム。
【請求項２】
前記所定のテストは直流テストであり、前記無駄時間は後処理時間Ｔｅと測定準備時間Ｔｍの和であることを特徴とする請求項１記載のＬＳＩテストシステム。
【請求項３】
前記所定のテストはファンクションテストであり、前記無駄時間は後処理時間Ｔｅと前処理時間Ｔｓと準備時間Ｔｐの和であることを特徴とする請求項１記載のＬＳＩテストシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＳＩテストシステムに関し、詳しくは、テストの高速化に関するものである。
【背景技術】
【０００２】
ＬＳＩテストシステムでは、テスト対象半導体（以下ＤＵＴという）に対するテストとして、電圧・電流値測定による直流テストやパターン走行によるファンクションテストなどが行われる。図３は各テスト系統のブロック図であり、（Ａ）は直流テスト系統、（Ｂ）はファンクションテスト系統を示している。図４は各テスト系統の波形図であり、（Ａ）は直流テスト系統、（Ｂ）はファンクションテスト系統を示している。
【０００３】
直流テストにおいて、テストシステム１０の制御部１１により制御されるソース・メジャー部１２の出力端子からＤＵＴ２０の所定のピンに電圧出力ＶＦおよび電流出力ＩＦが入力されると、これら電圧出力ＶＦおよび電流出力ＩＦに基づきＤＵＴ２０の所定のピンからソース・メジャー部１２の入力端子に電圧出力ＶＦおよび電流出力ＩＦに基づく電圧入力ＶＳおよび電流入力ＩＳが出力される。ここで、電圧出力ＶＦおよび電流出力ＩＦを印加してから所定時間経過後のソース・メジャー部１２における電圧入力ＶＳおよび電流入力ＩＳの測定結果が規定範囲内の値であれば、制御部１１はＤＵＴ２０が良品と判定する。
【０００４】
ファンクションテストにおいて、テストシステム１０のパターン発生部１３の所定の出力端子からピン・エレクトロニクス部１４を介してＤＵＴ２０の所定のピンにパターン出力ＰＯ１およびパターン出力ＰＯ２が入力されると、これらパターン出力ＰＯ１およびパターン出力ＰＯ２に基づきＤＵＴ２０の所定のピンからピン・エレクトロニクス部１４の所定の入力端子を介して図示しない比較器にパターン入力ＰＩが出力される。ここで、パターン出力ＰＯ１およびパターン出力ＰＯ２を印加して所定時間経過した時点でピン・エレクトロニクス部１４に入力されるパターン入力ＰＩがパターン発生部１３から出力される期待パターンと一致すると、ピン・エレクトロニクス部１４はＤＵＴ２０が良品と判定する。
【０００５】
図５はこれらテスト系統におけるテスト実行処理のフローチャートであり、（Ａ）は直流テスト系統、（Ｂ）はファンクションテスト系統を示している。なお図５において、実行処理の流れに沿って、テストプログラム記述と制御処理と時間計測とを併記している。
【０００６】
直流テストにおいて、制御処理の流れに着目すると、直流テストに必要なパラメータを各種レジスタに設定した後（ステップＳＰ１）、一定の後処理時間を設定する（ステップＳＰ２）。次に所定の待ち時間を設定する（ステップＳＰ３）。その後、測定準備処理を行い（ステップＳＰ４）、測定開始処理を実行する（ステップＳＰ５）。これにより、ソース・メジャー部１２から所定の電圧出力ＶＦおよび電流出力ＩＦをＤＵＴ２０に加え、ソース・メジャー部１２はＤＵＴ２０からソース・メジャー部１２に出力される電圧入力ＶＳおよび電流入力ＩＳを測定するという一連の直流テストの測定処理を終了する（ステップＳＰ６）。
【０００７】
ここで、直流テストのテストプログラム記述に着目すると、制御処理のステップＳＰ１とステップＳＰ２は「設定」、ステップＳＰ３は「待ち時間設定」、ステップＳＰ４からステップＳＰ６は「電圧・電流測定」になる。
【０００８】
さらに、直流テストの時間計測に着目すると、制御処理のステップＳＰ１とステップＳＰ２は「設定時間」、ステップＳＰ３は「無処理時間」、ステップＳＰ４からステップＳＰ６は「測定時間」になる。
【０００９】
ファンクションテストにおいて、制御処理の流れに着目すると、ファンクションテストに必要なパラメータを各種レジスタに設定した後（ステップＳＰ１）、一定の後処理時間を設定する（ステップＳＰ２）。次に所定の待ち時間を設定する（ステップＳＰ３）。その後、前処理を行い（ステップＳＰ４）、パターン走行準備処理を実行した後（ステップＳＰ５）、パターン走行開始処理を実行し（ステップＳＰ６）、所定時間後に各種レジスタに設定されたファンクションテストに必要なパラメータに基づく一連のパターン走行処理を終了する（ステップＳＰ７）。
【００１０】
ここで、ファンクションテストのテストプログラム記述に着目すると、制御処理のステップＳＰ１とステップＳＰ２は「設定」、ステップＳＰ３は「待ち時間設定」、ステップＳＰ４からステップＳＰ７は「パターン走行」になる。
【００１１】
さらに、ファンクションテストの時間計測に着目すると、制御処理のステップＳＰ１とステップＳＰ２は「設定時間」、ステップＳＰ３は「無処理時間」、ステップＳＰ４からステップＳＰ７は「パターン走行時間」になる。
【００１２】
図６は図５のファンクションテストのフローチャートに対応するタイミングチャート例である。各種レジスタ設定が時刻ｔ２で実行されるものとすると、ソフト処理時間は時刻ｔ２に先行する時刻ｔ１から開始されてセトリング時間に対応する後処理時間Ｔｅが経過する時刻ｔ３に終了する。後処理時間Ｔｅに続く時刻ｔ４までの前処理時間Ｔｓはソフト処理時間に対して無処理時間になる。時刻ｔ４から所定のパターン走行が開始する時刻ｔ５まではパターン走行準備時間Ｔｐである。
【００１３】
【特許文献１】特開２００１−２９６３３３
【発明の開示】
【発明が解決しようとする課題】
【００１４】
ところで、テストシステム１０のユーザーがテストプログラム記述により設定したい待ち時間は、指定した電気的条件が整ってからテスト開始直前までの時間であり、これらの関係を式で表すと次のようになる。
直流テストの待ち時間設定値＝
ＤＵＴ２０仕様待ち時間−(後処理時間Ｔｅ＋測定準備時間Ｔｍ)
ファンクションテストの待ち時間設定値＝
ＤＵＴ２０仕様待ち時間−(後処理時間Ｔｅ＋前処理時間Ｔｓ＋準備時間Ｔｐ)
【００１５】
ところが、図５のテストプログラム記述における「待ち時間設定」は、ＤＵＴ２０の電気的仕様によって決まる値になっている。すなわち、図５の制御処理における「前処理」、「後処理」、「測定準備」、「パターン走行準備」に要する時間は、いずれもユーザーが設定したい待ち時間以外の無駄時間であってＤＵＴ２０をテストするためのテストプログラムプログラム実行時間を長くするものであり、生産性向上の阻害要因の一因になっている。
【００１６】
本発明は、このような従来の問題点に着目したものであり、その目的は、テストプログラム記述における「待ち時間設定」を最適化してテストプログラムプログラム実行時間を短縮することにより生産性を改善できるＬＳＩテストシステムを提供することにある。
【課題を解決するための手段】
【００１７】
このような課題を達成する請求項１の発明は、テスト対象半導体のテストに必要なパラメータが各種レジスタに設定され、テスト対象半導体について指定された電気的条件が整ってから所定のテストを実行するように構成されたＬＳＩテストシステムにおいて、
各種レジスタ設定から測定開始までの無駄時間を測定する時間測定部と、
この時間測定部で測定した無駄時間を表示する表示部を設け、
これら無駄時間に基づいてテストプログラム記述により待ち時間が設定されることを特徴とする。
【００１８】
請求項２の発明は、請求項１記載のＬＳＩテストシステムにおいて、前記所定のテストは直流テストであり、前記無駄時間は後処理時間Ｔｅと測定準備時間Ｔｍの和であることを特徴とする。
【００１９】
請求項３の発明は、請求項１記載のＬＳＩテストシステムにおいて、前記所定のテストはファンクションテストであり、前記無駄時間は後処理時間Ｔｅと前処理時間Ｔｓと準備時間Ｔｐの和であることを特徴とする。
【発明の効果】
【００２０】
これらにより、テストプログラム記述における「待ち時間設定」を最適化してテストプログラムプログラム実行時間を短縮できるＬＳＩテストシステムを実現できる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明について、図面を用いて説明する。図１は本発明の一実施例の主要部を示すブロック図であり、図３と共通する部分には同一の符号を付けている。設定部１５により、各種レジスタ１６に所望の直流テストやファンクションテストに必要な所定のパラメータを設定格納する。
【００２２】
時間測定部１７は、図５に示した直流テストにおける後処理時間Ｔｅと測定準備時間Ｔｍおよびファンクションテストにおける後処理時間Ｔｅと前処理時間Ｔｓと準備時間Ｔｐを測定し、これらの測定結果をファイル格納部１８に格納する。
【００２３】
制御部１１は、ファイル格納部１８に格納されたこれらの測定結果に基づき、前述のようなテストシステム１０のユーザーがテストプログラム記述により設定したい待ち時間である指定した電気的条件が整ってからテスト開始直前までの時間を表す次式の演算を行い、演算結果をファイル格納部１８に格納するとともに「無駄時間」として表示部１９に表示する。
直流テストの待ち時間設定値＝
ＤＵＴ２０仕様待ち時間−(後処理時間Ｔｅ＋測定準備時間Ｔｍ)
ファンクションテストの待ち時間設定値＝
ＤＵＴ２０仕様待ち時間−(後処理時間Ｔｅ＋前処理時間Ｔｓ＋準備時間Ｔｐ)
【００２４】
テストシステム１０のユーザーは、時間測定部１７の実測により表示部１９に表示される無駄時間を目視確認するとともに、これらの無駄時間を反映させたこれらの演算結果に基づき、直流テストおよびファンクションテストのテストプログラム記述における最適な待ち時間を設定する。
直流テストの待ち時間設定値＝ＤＵＴ２０仕様待ち時間−無駄時間
ファンクションテストの待ち時間設定値＝ＤＵＴ２０仕様待ち時間−無駄時間
【００２５】
これにより、テストプログラム記述における最適な待ち時間は、直流テストについては従来のＤＵＴ２０仕様待ち時間よりも(後処理時間Ｔｅ＋測定準備時間Ｔｍ)の無駄時間を短縮でき、ファンクションテストについては従来のＤＵＴ２０仕様待ち時間よりも(後処理時間Ｔｅ＋前処理時間Ｔｓ＋準備時間Ｔｐ)の無駄時間を短縮できるので、テストプログラムプログラム実行時間を短縮できて生産性を高めることができる。
【００２６】
図２は本発明に基づくテスト実行処理のフローチャートであり、（Ａ）は直流テスト系統、（Ｂ）はファンクションテスト系統を示している。なお図２においても、図５と同様に実行処理の流れに沿って、テストプログラム記述と制御処理と時間計測とを併記している。
【００２７】
直流テストにおいて、制御処理の流れに着目すると、直流テストに必要なパラメータを各種レジスタに設定した後（ステップＳＰ１）、一定の後処理時間を設定する（ステップＳＰ２）。その後、測定準備処理を行い（ステップＳＰ３）、測定開始処理を実行する（ステップＳＰ４）。これにより、ソース・メジャー部１２から所定の電圧出力ＶＦおよび電流出力ＩＦをＤＵＴ２０に加え、ソース・メジャー部１２はＤＵＴ２０からソース・メジャー部１２に出力される電圧入力ＶＳおよび電流入力ＩＳを測定するという一連の直流テストの測定処理を終了する（ステップＳＰ５）。
【００２８】
ここで、直流テストのテストプログラム記述に着目すると、制御処理のステップＳＰ１とステップＳＰ２は「設定」、ステップＳＰ３からステップＳＰ５は「電圧・電流測定」になる。
【００２９】
さらに、直流テストの時間計測に着目すると、制御処理のステップＳＰ１とステップＳＰ２は「設定時間」、ステップＳＰ３からステップＳＰ５は「測定時間」になり、ステップＳＰ２とステップＳＰ３は本発明に基づく設定から測定までの間の「無駄時間計測」になる。
【００３０】
ファンクションテストにおいて、制御処理の流れに着目すると、ファンクションテストに必要なパラメータを各種レジスタに設定した後（ステップＳＰ１）、一定の後処理時間を設定する（ステップＳＰ２）。その後、前処理を行い（ステップＳＰ３）、パターン走行準備処理を実行した後（ステップＳＰ４）、パターン走行開始処理を実行し（ステップＳＰ５）、所定時間後に各種レジスタに設定されたファンクションテストに必要なパラメータに基づく一連のパターン走行処理を終了する（ステップＳＰ６）。
【００３１】
ここで、ファンクションテストのテストプログラム記述に着目すると、制御処理のステップＳＰ１とステップＳＰ２は「設定」、ステップＳＰ３からステップＳＰ６は「パターン走行」になる。
【００３２】
さらに、ファンクションテストの時間計測に着目すると、制御処理のステップＳＰ１とステップＳＰ２は「設定時間」、ステップＳＰ３からステップＳＰ６は「パターン走行時間」になり、ステップＳＰ２からステップＳＰ４は本発明に基づく設定からパターン走行開始までの間の「無駄時間計測」になる。
【００３３】
以上説明したように、本発明によれば、テストプログラム記述における「待ち時間設定」を最適化してテストプログラムプログラム実行時間を短縮することにより生産性を改善できるＬＳＩテストシステムを提供することができる。
【図面の簡単な説明】
【００３４】
【図１】本発明の一実施例の主要部を示すブロック図である。
【図２】本発明に基づくテスト実行処理のフローチャートである。
【図３】ＬＳＩテストシステムにおける各テスト系統のブロック図である。
【図４】各テスト系統の波形図である。
【図５】各テスト系統におけるテスト実行処理のフローチャートである。
【図６】図５のファンクションテストのフローチャートに対応するタイミングチャート例である。
【符号の説明】
【００３５】
１０  テストシステム
１１  制御部
１２  ソース・メジャー部
１３  パターン発生部
１４  ピン・エレクトロニクス部
１５  各種レジスタ
１６  設定部
１７  時間測定部
１８  時間データ格納部
１９  表示部
２０  ＤＵＴ
【図１】
2008076233.tif 000003
【図２】
2008076233.tif 000004
【図３】
2008076233.tif 000005
【図４】
2008076233.tif 000006
【図５】
2008076233.tif 000007
【図６】
2008076233.tif 000008