(57)【要約】【課題】  耐熱シールド低電力ＰＣＭベース再プログラム可能ｅＦＵＳＥデバイスを提供する。【解決手段】  集積回路デバイス用の電気的再プログラム可能ヒューズ（ｅＦＵＳＥ）デバイスは、細長いヒータ要素と、細長いヒータ要素の両端部が第１および第２のヒータ電極と電気的に接触した状態のままで、細長いヒータ要素の外面を細長いヒータ要素の縦軸に沿って取り囲む電気絶縁ライナーを備える。相変化物質（ＰＣＭ）は、電気絶縁ライナーの外面の一部を取り囲み、熱および電気絶縁層は、第１および第２のヒューズ電極がＰＣＭの両端部と電気的に接触した状態で、ＰＣＭの外面を取り囲んでいる。ＰＣＭは、電気絶縁ライナー、熱および電気絶縁層、ならびに第１および第２のヒューズ電極の中に閉じ込められている。【選択図】図４
2008053717.tif 000002
【特許請求の範囲】
【請求項１】
細長いヒータ要素と、
前記細長いヒータ要素の両端部が第１および第２のヒータ電極と電気的に接触した状態のままで、前記細長いヒータ要素の外面を前記細長いヒータ要素の縦軸に沿って取り囲む電気絶縁ライナーと、
前記電気絶縁ライナーの外面の一部を取り囲む相変化物質（ＰＣＭ）と、
前記ＰＣＭの外面を取り囲む熱および電気絶縁層と、
前記ＰＣＭの両端部と電気的に接触する第１および第２のヒューズ電極とを含み、
前記ＰＣＭが、前記電気絶縁ライナーと、前記熱および電気絶縁層と、前記第１および第２のヒューズ電極の中に閉じ込められている、集積回路デバイス用の電気的再プログラム可能ヒューズ（ｅＦＵＳＥ）デバイス。
【請求項２】
前記第１および第２のヒータ電極が、前記第１および第２のヒューズ電極から電気的に絶縁されている、請求項１に記載のｅＦＵＳＥデバイス。
【請求項３】
前記ＰＣＭが、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、およびテルル（Ｔｅ）（ＧＳＴ）の三元合金と、ＧｅおよびＳｂの化合物のうちの１つである、請求項１に記載のｅＦＵＳＥデバイス。
【請求項４】
前記ヒータ要素が、ＴａｘＳｉｙＮｚから形成され、ここで、ｘ、ｙ、およびｚが、前記ヒータ要素の抵抗率および熱抵抗係数を調節するために選択的に可調整である、請求項１に記載のｅＦＵＳＥデバイス。
【請求項５】
前記熱および電気絶縁層が、約０．００８Ｗａｔｔ・ｃｍ−１・Ｋ−１以下の熱伝導率を有する、請求項１に記載のｅＦＵＳＥデバイス。
【請求項６】
前記熱および電気絶縁層が、Ｓｉ−Ｃ−Ｈ−Ｎの化合物または、熱サイクルに対して、前記Ｓｉ−Ｃ−Ｈ−Ｎの化合物と類似の熱および電気伝導率と、前記Ｓｉ−Ｃ−Ｈ−Ｎの化合物と類似の抵抗とを有する物質を含む、請求項５に記載のｅＦＵＳＥデバイス。
【請求項７】
前記電気絶縁ライナーがＳｉＯ２を含む、請求項６に記載のｅＦＵＳＥデバイス。
【請求項８】
集積回路デバイスであって、
前記集積回路デバイスのバック・エンド・オブ・ライン（ＢＥＯＬ）領域の中に形成される電気的再プログラム可能ヒューズ（ｅＦＵＳＥ）デバイスを含み、前記ｅＦＵＳＥデバイスが、さらに、
細長いヒータ要素と、
前記細長いヒータ要素の両端部が第１および第２のヒータ電極と電気的に接触した状態のままで、前記細長いヒータ要素の外面を前記細長いヒータ要素の縦軸に沿って取り囲む電気絶縁ライナーと、
前記電気絶縁ライナーの外面の一部を取り囲む相変化物質（ＰＣＭ）と、
前記ＰＣＭの外面を取り囲む熱および電気絶縁層と、
前記ＰＣＭの両端部と電気的に接触する第１および第２のヒューズ電極とを含み、
前記ＰＣＭが、前記電気絶縁ライナーと、前記熱および電気絶縁層と、前記第１および第２のヒューズ電極との中に閉じ込められており、前記ｅＦＵＳＥデバイスのプログラミングの結果、前記ヒータ要素から発生される動作温度から、前記ＢＥＯＬ領域の中の誘電体を保護するようになされている、前記集積回路デバイス。
【請求項９】
前記第１および第２のヒータ電極が、前記第１および第２のヒューズ電極から電気的に絶縁されている、請求項８に記載の集積回路デバイス。
【請求項１０】
前記ＰＣＭが、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、およびテルル（Ｔｅ）（ＧＳＴ）の三元合金と、ＧｅおよびＳｂの化合物のうちの１つである、請求項８に記載の集積回路デバイス。
【請求項１１】
前記ヒータ要素が、ＴａｘＳｉｙＮｚから形成され、ここで、ｘ、ｙ、およびｚが、前記ヒータ要素の抵抗率および熱抵抗係数を調節するために選択的に可調整である、請求項１０に記載の集積回路デバイス。
【請求項１２】
前記熱および電気絶縁層が、Ｓｉ−Ｃ−Ｈ−Ｎの化合物または、熱サイクルに対して、前記Ｓｉ−Ｃ−Ｈ−Ｎの化合物と類似の熱および電気伝導率と、前記Ｓｉ−Ｃ−Ｈ−Ｎの化合物と類似の抵抗とを有する物質を含む、請求項１１に記載の集積回路デバイス。
【請求項１３】
前記電気絶縁ライナーがＳｉＯ２を含む、請求項１２に記載の集積回路デバイス。
【請求項１４】
前記ｅＦＵＳＥデバイスが、２ミリアンペア以下のヒータ電流で、抵抗性のアモルファス状態と、導電性の結晶状態の間での前記ＰＣＭの変換を促進するように構成されている、請求項８に記載の集積回路デバイス。
【請求項１５】
前記ｅＦＵＳＥデバイスが、約５００ナノ秒以下のプログラミング中に、抵抗性のアモルファス状態と、導電性の結晶状態の間でのＰＣＭの変換を促進するように構成されている、請求項８に記載の集積回路デバイス。
【請求項１６】
前記ヒータ要素の前記縦軸が、前記ＢＥＯＬ領域の中に水平に配設され、前記第１および第２のヒータ電極が、互いに対して同じ金属レベルの中に位置するようになされている、請求項８に記載の集積回路デバイス。
【請求項１７】
前記ヒータ要素の前記縦軸が、前記ＢＥＯＬ領域の中に垂直に配設され、前記第１および第２のヒータ電極が、互いに対して異なる金属レベルの中に位置するようになされている、請求項８に記載の集積回路デバイス。
【請求項１８】
細長いヒータ要素の両端部が第１および第２のヒータ電極と電気的に接触した状態のままになるように、前記細長いヒータ要素の外面を前記細長いヒータ要素の縦軸に沿って電気絶縁ライナーで取り囲むことと、
前記電気絶縁ライナーの外面の一部を相変化物質（ＰＣＭ）で取り囲むことと、
前記ＰＣＭの外面を、熱および電気絶縁層で取り囲むことと、
第１および第２のヒューズ電極を前記ＰＣＭの両端部と電気的に接触するように形成することとを含み、
前記ＰＣＭが、前記電気絶縁ライナーと、前記熱および電気絶縁層と、前記第１および第２のヒューズ電極との中に閉じ込められており、前記第１および第２のヒータ電極が、前記第１および第２のヒューズ電極から電気的に絶縁されている、集積回路デバイス用の電気的再プログラム可能ヒューズ（ｅＦＵＳＥ）デバイスを形成する方法。
【請求項１９】
前記ＰＣＭが、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、およびテルル（Ｔｅ）（ＧＳＴ）の三元合金と、ＧｅおよびＳｂの化合物のうちの１つであり、
かつ前記ヒータ要素が、ＴａｘＳｉｙＮｚから形成され、ここで、ｘ、ｙ、およびｚが、前記ヒータ要素の抵抗率および熱抵抗係数を調節するために選択的に可調整である、請求項１８に記載の方法。
【請求項２０】
前記熱および電気絶縁層が、Ｓｉ−Ｃ−Ｈ−Ｎの化合物または、熱サイクルに対して、前記Ｓｉ−Ｃ−Ｈ−Ｎの化合物と類似の熱および電気伝導率と、前記Ｓｉ−Ｃ−Ｈ−Ｎの化合物と類似の抵抗とを有する物質を含み、かつ前記電気絶縁ライナーがＳｉＯ２を含む、請求項１９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、集積回路用の電気的プログラム可能ヒューズ（ｅＦＵＳＥ）デバイスに関し、さらに詳細には、耐熱シ−ルド相変化物質（ＰＣＭ）に基づく低所要電力の再プログラム可能ヒューズ・デバイスに関する。
【背景技術】
【０００２】
プログラム可能ヒューズを用いた論理およびメモリ回路の製造後修復は、現在、マイクロチップ技術において許容歩留まりをサポートする有益な機能である。完全なビルト・イン・セルフ・テスト（ＢＩＳＴ）へと向かうこの修復機能の将来の拡張では、おそらく、ｅＦＵＳＥのさらに徹底した開発および使用が要求されるようになり、それによって、現在使用されているシングル・ショット・ヒューズと対照的に、再プログラム可能な（すなわち、「マルチショットの」）このようなデバイスが必要となりうる。また、ＢＩＳＴにおけるｅＦｕｓｅ技術の使用のさらなる拡大は、低占有面積および高スイッチング速度を有するヒューズに対する需要を生じうる。
【０００３】
ヒューズ・ベースの修理技術は、現在、製作された構造内の電気接続をつないだり（「ヒューズ」）、切ったり（「アンチヒューズ」）するいくつかの方法を基にする。例えば、レーザ・ヒュージブル・リンクは、今では、完全にチップの内部的な電気的技術に取って代わられた初期の手法を表す。さらに、エレクトロマイグレーション・ヒューズ（チップ・ロジックを別ルートに切り替えるＩＢＭ社のｅＦＵＳＥ技術のような）が、現在、使用されている。エレクトロマイグレーション・ヒューズは、比較的大面積を占有するとともに、ヒューズを飛ばすために高電流を必要とする。また、エレクトロマイグレーション・ヒューズは「１回限り」であり、ヒューズが飛ぶと、それを伝導状態に戻すことができない。さらに、ｅＦＵＳＥの特性の変化は比較的広範であるため、各ヒューズの状態は、弁別回路で検知され、デジタル結果をラッチ内に保存する必要がある。また、エレクトロマイグレーション・ヒューズが飛んだ状態になるには、比較的時間がかかり、例えば、約２００マイクロ秒程度である。
【０００４】
対照的に、アンチ・ヒューズ手法（例えば、いくつかのＤＲＡＭ修復動作に使用される）は、通常、２つの導体の間に、二酸化シリコンのような非常に薄い誘電体、または酸化シリコンー窒化シリコンー酸化シリコン（ＯＮＯ）のサンドイッチ構造結合体を含む。アンチ・ヒューズは、伝導端子部を介して比較的高い電圧を印加することによりプログラムされ、アンチ・ヒューズの抵抗値が、高抵抗から低抵抗に恒久的に変化するとき、誘電体内に絶縁破壊を引き起こす。また、これは、高電圧を必要とする１回限りの技術である。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
残念ながら、上述した既存の制御可能なリンク技術は、ヒューズにより占有される必要以上の面積、ヒューズ・プログラミングで必要とされうる標準的でない高電圧／高電流の「ｓｕｎｓｅｔｔｉｎｇ」、「マルチショット」再プログラム可能ヒューズの好ましさ、および将来のＢＩＳＴに対する不十分なスピードなどの要素のために、将来のマイクロチップ世代に対する最適の特性を有していない。
【０００６】
カルコゲナイド物質を利用する再プログラム可能ヒューズ（および抵抗ヒータによる間接加熱）については、デイヴィス他に対する米国特許第６，４４８，５７６号で説明されている。しかしながら、ロジック層内に使用される物質（例えば、シリコン、酸化物、金属）だけが、カルコゲナイド切り換え操作時に生じる高温（例えば、約１０００℃程度）に耐えることができるため、米国特許第６，４４８，５７６号で説明したような再プログラム可能ヒューズの使用は、半導体基板上において、本質的にデバイスの下部ロジック層内の位置に限定されている。
【０００７】
しかしながら、チップの上端領域（バック・オブ・ザ・ライン・セクション）内の既存のｅＦＵＳＥの位置に対応する物質は、通常、低Ｋ物質が伝導ラインとビアの間の絶縁体として使用されている点で、ロジック・レベル・デバイスと異なっている。この種類の低Ｋ物質は熱に弱い（例えば、４００℃以上に耐えられない）ため、非常に短い継続時間ではあってもプログラミング時の最高デバイス温度が１０００℃に達する場合がある熱駆動デバイスの使用を厳しく制限する。さらに、米国特許第６，４４８，５７６号のこのようなカルコゲナイドのヒューズ物質は大量の熱を放出するため、所要の熱を作り出すために必要なスイッチング電流は、約１５ミリアンペア程度と推定される。この推定に基づくと、１５ミリアンペアの所要のヒータ電流は、約１５ミクロン程度のドライバＦＥＴ幅を必要とし、大きくて不都合な設計をもたらすであろう。
【課題を解決するための手段】
【０００８】
したがって、半導体デバイスのバック・エンド・オブ・ライン（ＢＥＯＬ）領域内に設置されうるとともに、ＢＩＳＴアプリケーションに適した再プログラム可能ヒューズ（ｅＦＵＳＥ）を提供することが好ましいであろう。
【０００９】
上述した先行技術の欠点および欠陥は、集積回路デバイス用の電気的再プログラム可能ヒューズ（ｅＦＵＳＥ）デバイスで克服され、または軽減される。模範的実施形態では、デバイスは、細長いヒータ要素と、細長いヒータ要素の両端部が第１および第２のヒータ電極と電気的に接触した状態のままで、細長いヒータ要素の外面を細長いヒータ要素の縦軸に沿って取り囲む電気絶縁ライナーを備える。相変化物質（ＰＣＭ）は、電気絶縁ライナーの外面の一部を取り囲み、熱および電気絶縁層は、第１および第２のヒューズ電極がＰＣＭの両端部と電気的に接触した状態で、ＰＣＭの外面を取り囲んでいる。ＰＣＭは、電気絶縁ライナー、熱および電気絶縁層、ならびに第１および第２のヒューズ電極の中に閉じ込められている。
【００１０】
他の実施形態では、集積回路デバイスは、集積回路デバイスのバック・エンド・オブ・ライン（ＢＥＯＬ）領域の中に形成される電気的再プログラム可能ヒューズ（ｅＦＵＳＥ）デバイスを備える。さらに、ｅＦＵＳＥデバイスは、細長いヒータ要素と、細長いヒータ要素の両端部が第１および第２のヒータ電極と電気的に接触した状態のままで、細長いヒータ要素の外面を細長いヒータ要素の縦軸に沿って取り囲む電気絶縁ライナーを備える。相変化物質（ＰＣＭ）は、電気絶縁ライナーの外面の一部を取り囲み、熱および電気絶縁層は、ＰＣＭの外面を取り囲み、第１および第２のヒューズ電極は、ＰＣＭの両端部と電気的に接触している。ＰＣＭは、電気絶縁ライナー、熱および電気絶縁層、ならびに第１および第２のヒューズ電極の中に閉じ込められており、ｅＦＵＳＥデバイスのプログラミングの結果、ヒータ要素から発生される動作温度から、ＢＥＯＬ領域の中の誘電体を保護するようになされている。
【００１１】
さらに他の実施形態では、集積回路デバイス用の電気的再プログラム可能ヒューズ（ｅＦＵＳＥ）デバイスを形成する方法は、細長いヒータ要素の両端部が第１および第２のヒータ電極と電気的に接触した状態のままになるように、細長いヒータ要素の外面を細長いヒータ要素の縦軸に沿って電気絶縁ライナーで取り囲むことと、電気絶縁ライナーの外面の一部を相変化物質（ＰＣＭ）で取り囲むことと、ＰＣＭの外面を、熱および電気絶縁層で取り囲むことと、第１および第２のヒューズ電極をＰＣＭの両端部と電気的に接触するように形成することとを含む。ＰＣＭは、電気絶縁ライナー、熱および電気絶縁層、ならびに第１および第２のヒューズ電極の中に閉じ込められており、第１および第２のヒータ電極が、第１および第２のヒューズ電極から電気的に絶縁されている。
【発明を実施するための最良の形態】
【００１２】
いくつかの図面において類似の要素が同様に番号付けされている模範的図面を参照する。
【００１３】
本明細書に開示されているのは、より新規に利用可能な相変化物質（ＰＣＭ）のスイッチング特性を使用するｅＦＵＳＥデバイス、およびその製造方法である。模範的実施形態では、相変化物質は、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、およびテルル（Ｔｅ）（ＧＳＴ）の模範的組成Ｇｅ２Ｓｂ２Ｔｅ５を有する三元合金である。しかしながら、また、ＧｅＳｂ４のような他の組成（他の元素の代替／追加を含む）が想定される。
【００１４】
室温では（および適度に高められた温度まで）、ＰＣＭは、アモルファス、および結晶（立方晶系と六方晶系の両方）の二相で安定している。図１のグラフに示したように、これらの相は、これらに関連して著しく異なった抵抗率を有する。特に、結晶相は適度に良好な電気導体であり、他方、ＰＣＭのアモルファス相は絶縁性である。しかしながら、アモルファス相は、図２のグラフに示したような、適度の温度での比較的ゆっくりとしたアニーリング（ＳＥＴプロセスと呼ばれる）により、結晶相に変換されうる。逆に、結晶相は、図２に示したように、ＰＣＭの変化可能部を溶融温度まで加熱し、その後に急冷（ナノ秒の時間尺度で）することにより、アモルファス相に変換されうる（ＲＥＳＥＴプロセスと呼ばれる）。ラピッド・クエンチの結果、溶融によるＰＣＭの原子の無秩序な配置が保持される。
【００１５】
本明細書で説明したように、ＰＣＭヒューズ構造は、チップの熱に弱い上部配線層の領域の中で、４端子設計の優れた制御で作動できるプログラム可能デバイスを提供する。さらに、本明細書で説明したヒューズ実施形態は、上述した米国特許第６，４４８，５７６号で開示されたデバイスより著しく低い電力レベルで作動でき、かつ極めてスケーラブルである。簡潔に述べれば、本開示のヒューズ実施形態は、中央芯材内部のヒータの位置付け、および耐熱シールドの提供（シミュレーションで示したように、熱的に弱い低Ｋ物質の温度を物質が劣化する点より低く保持する）のような特徴を具体化する。
【００１６】
さらに、本明細書で説明したヒューズ実施形態の特徴は、ヒータ端子およびヒューズ入出力端子が、相互に電気的に絶縁されている４端子設計であり、改良された制御およびプログラミング機能を提供する配置である。一例として、本ヒューズ設計の実施形態は、約２ミリアンペア以下程度のヒータ電流を利用する（詳細な数値シミュレーションにより決定されるように）とともに、寸法縮小のさらなる縮減の可能性を有する。このような機能は、間接的ヒータ抵抗体が、ＰＣＭの中に覆われるか、または埋め込まれる「オニオン・スキン」様式における構造部品のネスティングにより促進される。次に、ヒータは、低熱伝導率誘電体層と、良好な熱伝導率を有する金属物質から形成されかつ適切に位置付けられたヒート・シンクとにより取り囲まれている。適切な熱拡散率を有する熱境界および物質の効果的な選定により、既存のエレクトロマイグレーション・ヒューズ技術を超える多数の利点が達成される。
【００１７】
ここで図３および図４を参照すると、本発明の実施形態の、ＰＣＭベースのｅＦＵＳＥデバイス３００の斜視図および断面図が（それぞれ）示されている。図示した実施形態では、ヒューズ構造は、円柱対称性を有するように示されている（また、後述するように平面の入れ子構造も想定される）。構造の中心から放射状に外側に向かって、デバイス３００は、細長いヒータ３０２、ヒータ３０２をその縦軸に沿って（ヒータ３０２の外端部を除いて）取り囲み、ヒータ３０２をシステムの残りから電気的に絶縁する薄い電気絶縁層３０４、絶縁層３０４を取り囲む有効なＰＣＭ３０６の円筒形シェル、ＰＣＭ３０６を取り囲む熱および電気絶縁材層３０８、ならびに被覆低Ｋ物質３１０（図３には図示せず）を含む。特に図４に示したように、電極の第１のセットのｈ１およびｈ２は、ヒータ３０２の軸方向に接続し、他方、電極の第２のセットの「イン」および「アウト」は、ＰＣＭ３０６の円筒形シェルの端部に接続する。
【００１８】
ヒート・シンクは、ＰＣＭ電極「イン」および「アウト」の半径方向の延長により効果的に形成されるため、ＰＣＭ３０６は、絶縁層３０４、熱および電気絶縁体３０８、ならびにＰＣＭ（ヒューズ）電極「イン」および「アウト」の組み合わせにより閉じ込められる。シンクが、デバイスを取り囲む円筒または部分的な円筒を形成するように、さらに延長されるとき、過度の熱伝導をもたらし、ヒューズ動作に必要とされる温度に達することが困難になると判断された。したがって、図４に示した上端および下端の円板シンク（すなわち、電極「イン」および「アウト」）は、名目上、周囲温度に保持されており、半径方向の温度の拡散を制御する十分な能力を有するとともに、また、効率的なデバイス動作を可能にする。
【００１９】
図３および図４のＰＣＭベースのｅＦＵＳＥデバイスの動作は、以下のように理解されるであろう。ＰＣＭシェル３０６のバルクが結晶状態のとき、「イン」と「アウト」端子の間の抵抗は、比較的低い。ヒータ端子ｈ１およびｈ２に対して電気的ＲＥＳＥＴパルス（上述したような）を加えると、ヒータ中心部から溶融領域が広がり、この溶融領域は、冷却するとき、アモルファス領域４０２になる。アモルファス領域４０２は、高抵抗を有しており、「イン」と「アウト」端子の間の電流経路をブロックするため、デバイスは、ＲＥＳＥＴ後には、電気的に非伝導性のＯＦＦ状態になる。逆に、より低温の、よりゆっくりとしたＳＥＴパルスを加えると、システムは、結晶性で、電気的に伝導性のＯＮ状態に戻る。
【００２０】
図５は、図３および図４のｅＦＵＳＥデバイス３００の等価回路を示す略図であり、特に、独立しているヒータおよびＰＣＭ回路を示しており、この図５は、ｅＦＵＳＥ用途にとって好ましくかつ便利な配置である。ＲＥＳＥＴ動作に利用されるヒータ電力は、シミュレーションによれば、約１．３ミリワット程度であり、ＳＥＴ動作に利用される電力は、より少ない。ｅＦＵＳＥ３００のプログラミング（例えば、ＢＩＳＴプロトコルの一部として）は、ヒータ３０２の入力端子の電極ｈ１、ｈ２に対して電圧源５０２から適切な電気パルスを印加することにより実行される。ｅＦＵＳＥ端子「イン」および「アウト」の間の抵抗値は、大きな電圧パルスＶを短い時間の間、印加する（ＰＣＭ３０６をアモルファスにする）ことにより、高い値に設定され、より長くて、より低い電圧パルスを印加する（ＰＣＭ３０６を結晶性にする）ことにより、低い値に設定されうる。
【００２１】
模範的デバイス寸法は、ヒータ半径約２５〜８０ナノメートル、絶縁物（例えば、酸化物）の厚さ約５〜１０ナノメートル、ＰＣＭの厚さ約２０〜８０ナノメートル、全体的なデバイスの高さ約２００〜５００ナノメートル程度でありうる。しかしながら、この点について、開示を制限的な意味で解釈するべきではない。具体的な例として、デバイスのシミュレーション寸法は、ヒータ半径５０ナノメートル、酸化物の厚さ５ナノメートル、ＰＣＭの厚さ２５ナノメートル、デバイスの高さ４００ナノメートルを含む。規定された３００Ｋの外部境界条件を用いると、３５０℃の等温線の最大半径（温度誘起相転移動作時のＰＣＭの温度フロントを表す）は、約１３５ナノメートルである。したがって、デバイス半径（すなわち、ヒータ中心部３０２の中心と、熱／電気絶縁物質３０８と低Ｋ物質３０６の間の境界面との間の距離）は、この例では約２７０ナノメートルであろう。
【００２２】
物質選択に関しては、ヒータ３０２は、例えば、金属／半導体境界の抵抗率（例えば）約１．５×１０−３Ω・ｃｍを有するＴａＳｉＮのような耐熱物質で製作されうる。これは、１．３ミリワットのヒータ電力（シミュレーションから推定されたＲＥＳＥＴ動作に対応する電力）を１．０Ｖの電圧で達成できるであろう。ＴａＳｉＮの場合では、その抵抗率は、温度が上がるにつれて、わずかに低下し、かつ組成により調整できる。ＳｉＯ２は、約５ナノメートルの模範的厚さでヒータに対する十分な電気絶縁を提供すべきである薄い電気絶縁層３０４に好適な物質である。ＰＣＭ３０６は、例えば、ＧｅＳｂ４のような低抵抗率タイプの物質である。ＧｅＳｂ４の結晶の抵抗率を５×１０−４Ω・ｃｍとし、そのアモルファスの抵抗率を１．０Ω・ｃｍとすると、ヒューズ・デバイス３００の「ＯＮ」および「ＯＦＦ」の抵抗は、それぞれ２００Ωおよび４．０×１０５Ωと推定される。
【００２３】
電気絶縁の提供に加えて、層３０８は、また、熱的にも絶縁しているように設計される。その結果、Ｎ−ＢＬｏＫ（登録商標）（Ｓｉ−Ｃ−Ｈ−Ｎ化合物）のような物質は、ＳｉＯ２の約半分の熱伝導率（例えば、約０．００８Ｗａｔｔ・  ｃｍ−１・Ｋ−１以下）を有し、酸化物よりも良い断熱を提供する。ヒューズ・デバイス設計は、Ｎ−ＢＬｏＫを、その最高動作温度である約１０００℃をかなり下回る温度に保持する。Ｎ−ＢＬｏＫの代わりに使用でき、また低い熱伝導率および電気伝導率を有し、かつ約１０００℃の温度に耐えることができる物質も好ましい。
【００２４】
理解されるように、ｅＦＵＳＥデバイス３００の上述の模範的実施形態は、様々な特徴において既存のデバイスよりも有利である。例えば、デバイス３００により占有される面積を非常に小さくできる（例えば、約０．３ｘ０．３平方マイクロメートル）。デバイス３００をプログラムするヒータ３０２は、標準的な入出力電圧供給電源を用いて作動されうる。従来のエレクトロマイグレーション・ヒューズは、約１０ミリアンペアのプログラミング電流を必要とするのに対して、本ＰＣＭベースの構造は、約２ミリアンペアだけを使用し、プログラミングは約５００ナノ秒以下で実行される（エレクトロマイグレーション・ヒューズの約２００マイクロ秒と比較して）。さらに、１回限りのエレクトロマイグレーション・ヒューズと異なり、ＰＣＭベースのヒューズ３００は、約１０１１回程度で再プログラムされうる。
【００２５】
さらに、ＰＣＭ３０６と金属電極の間の境界面は、比較的丈夫であり、室温付近に保たれるため、信頼性問題の潜在的な原因をもたらす界面反応の影響を受けにくい。デバイス３００は、比較的低くかつ安定したＯＮ抵抗と、比較的高くかつ安定したＯＦＦ抵抗の両方を有するため、意図した回路応用とのインタフェースをとることは比較的容易であり、ラッチのない動作が可能となりうる。
【００２６】
最後に、図６〜図１６、および図１７〜図２６は、半導体デバイスのＢＥＯＬ領域の中にＰＣＭベースのｅＦＵＳＥデバイスを製作できる模範的集積技術を示す一連のプロセス・フロー図である。最初に図６を参照すると、誘電体層６０２（例えば、低Ｋ物質、ＳｉＯ２、ＳｉＮなど）が、論理またはメモリ・チップの最上（ＢＥＯＬ）層６００上に形成される。トレンチ（開口部）６０４が、誘電体層６０２の中にパターン形成され、図７に示したようなｅＦＵＳＥデバイスのヒータ部に対する下部電極接点用の金属（例えば、図４のヒータ端子ｈ１）が形成される予定の開口部（例えば、深さ約１００ナノメートル）になる。図８では、トレンチが、ダマシンプロセスにより適切な接点物質６０６（例えば、Ｗ、Ｃｕ、ＴｉＷ）で充填され、その後、化学機械研磨（ＣＭＰ）により平坦化される。一例として、下部ヒータ接点物質６０６が、デバイスの金属レベルＭ１に形成されているところが示されているが、異なった開始位置を使用することもできる。この後に、図９に示したように、ヒータおよびＰＣＭに対する接点を電気的に絶縁するために使用される比較的薄い（例えば、約５００〜１０００オングストローム）誘電体層６０８（例えば、ＳｉＯ２）が続いている。
【００２７】
図１０では、誘電体層６０８に、パターン形成により円形のトレンチが開けられ、その中に下部ヒューズ電極接点金属６１０（例えば、Ｗ、ＴｉＷ、Ｔｉなど）が蒸着されて、ＰＣＭヒューズの片端用の電気接点（例えば、図４のヒューズ端子「アウト」）として機能する。次に示したように、ＰＣＭは、垂直に配設されたヒータ構造を取り囲む。誘電体層６０８内のパターン形成では、下部ヒューズ電極接点金属６１０（例えばＭ２レベルにおいて）が、層６０８全体を貫通することなく、下部ヒータ電極６０６の金属から電気的に絶縁されたままで残るようになされていることが注目されるであろう。
【００２８】
図１１に示したように、比較的厚い（例えば、約２００〜４００ナノメートル）熱および電気絶縁体６１２（例えば、Ｎ−ＢＬｏＫ）が、低Ｋ誘電体層６１４内に形成された開口部の中に蒸着され、この低Ｋ誘電体層６１４は、加熱されたＰＣＭの熱的影響から保護されるべき領域を表す。低Ｋ誘電体層６１４およびＮ−ＢＬｏＫ絶縁体６１２が、誘電体層６０８および下部ヒューズ電極接点金属６１０上に形成される。その後、図１２では、Ｎ−ＢＬｏＫ絶縁体６１２の一部が、それ自体パターン形成され、下部ヒューズ電極６１０までエッチングされ、ＰＣＭ６１６で充填され、その後ＰＣＭ６１６が平坦化される。Ｎ−ＢＬｏＫとＰＣＭ形成は、共にダマシン処理技術に基づいて行われうる。
【００２９】
図１３に進むと、他の誘電体層６１８（例えば、ＳｉＯ２）が、Ｎ−ＢＬｏＫ絶縁体６１２およびＰＣＭ６１６を覆って形成される。誘電体層６１８は、上部ヒューズ電極６２０（模範的金属レベルＭ３において）を形成するために、パターン形成され、エッチングされ、導電性物質（例えば、Ｗ、Ｃｕ、ＴｉＷ）で充填される。図示した実施形態では、上部ヒューズ電極６２０の形状は、下部ヒューズ電極６１０と同じ円形パターンを有する。図１４では、高アスペクト比（例えば、４：１）のｖｉａ６２２が、上部ヒューズ電極６２０、ＰＣＭ６１６、下部ヒューズ電極６１０、および誘電体層６０８を貫通してエッチングされ、下部ヒータ電極６０６上で止まる。この後に、例えばシリコンの酸化物のような電気絶縁ライナー物質６２４の絶縁保護蒸着（例えば、原子層蒸着（ＡＬＤ）、プラズマ化学気相成長法（ＰＥＣＶＤ）など）が行われる。ライナー物質６２４は、約１０ナノメートルの模範的厚さを有する。絶縁保護酸化物の蒸着に適した多くの化学反応があるが、そのうちのいくつかを以下に示す。
ＳｉＯ２ 化学的性質 蒸着温度
ＴＥＯＳ Ｓｉ（ＯＣ２Ｈ５）４ ２００℃または４００℃
シラン シラン ４００℃
ＯＭＣＴＳ ＳｉＣＯＨ ３５０℃
プラズマサーム シラン ２００℃〜４００℃
【００３０】
また、図１４に示したように、露出した下部ヒータ電極６０６を覆って当初形成されているライナー６２４の一部を除去するために、方向性（異方性）エッチングが使用される。その後、図１５では、ビア６２２は、電気的性能が低下することなく約１０００℃まで繰り返されうる導電性ヒータ物質６２６で（例えば、ブランケット蒸着により）充填される。模範的実施形態では、ヒータ物質６２６は、ＴａｘＳｉｙＮｚであり、ここで、ｘ、ｙ、およびｚは、抵抗率および熱抵抗係数が所望の用途に適した範囲に適合するように調整されうる。例えば、Ｔａ３７Ｓｉ１４Ｎ４９は、約６００℃で約４０Ω／□のシート抵抗を有し、他方、Ｔａ２９Ｓｉ２５Ｎ４７は、より抵抗が大きく、同じ温度で約３００Ω／□のＲ□を有する。
【００３１】
さらに図１５で、ヒータ物質６２６の最初のブランケット蒸着は、まず初めに上部ヒューズ電極６２０および誘電体層６１８の上端に対して平坦化されることが注目されるであろう。次に、上部ヒューズ電極６２０およびその後に形成される上部ヒータ電極の間に電気絶縁をもたらすために、他の誘電体層６２８（例えば、ＳｉＯ２）が、誘電体層６１８、上部ヒューズ電極６２０、およびヒータ物質６２６を覆って形成される。誘電体層６２８は、ヒータ物質６２６を再露出するためにエッチングされ、追加のＴａｘＳｉｙＮｚの蒸着および平坦化により、ヒータ物質６２６にヒータ延長部６３０が付加されうる。ヒータ延長部６３０の形成に続いて、最後の誘電体層６３２（例えば、ＳｉＯ２）が、誘電体層６２８およびヒータ延長部６３０を覆って金属レベルＭ４に形成される。その後、誘電体層６３２が、上部ヒータ電極接点６３４を形成するために、エッチングされ、導電性物質（例えば、Ｗ、Ｃｕ、ＴｉＷ）で充填される。
【００３２】
上述したように、ｅＦＵＳＥデバイスの円筒形の実施形態は、平面図における円形の横断面要素を特徴とする。図１６は、上述したプロセス・フロー例のＭ３レベルにおける上部ヒューズ電極６２０、電気絶縁ライナー６２４、およびヒータ物質６２６の上部横断面図を示す。ランド領域６３６が、ヒューズ電極６２０の全体として円形のパターンの中に備えられ、デバイスのＢＥＯＬ領域の付加的な金属レベルに対する接点を提供するようにしてもよい。また、同様の形態のランド領域が、Ｍ２配線レベルにおける下部ヒューズ電極６１０に対して使用されうる。
【００３３】
ｅＦＵＳＥの占有面積が制約要素ではないデバイス応用では、もう一つの方法として、全体の構造を基板に対して水平方向に構成できる。すなわち、ヒータ要素の縦軸は、垂直に配設される代わりに、単一のデバイス・レベルに方向づけられうる。このような模範的実施形態の製作は、図１７〜図２６に示されており、（ａ）および（ｂ）表示を有するそれらの図に対して、（ａ）の切り口は側面横断面図を表し、（ｂ）の表示は平面図である。
【００３４】
ここで図１７を参照すると、低Ｋ誘電体層１７０２が、論理またはメモリ・チップの最上（ＢＥＯＬ）層１７００上に形成される。トレンチが、低Ｋ誘電体層の中にパターン形成され、そこに熱および電気絶縁物質（例えば、Ｎ−ＢＬｏＫ）（図１７には図示せず）を収容し、この熱および電気絶縁物質は、蒸着後に平坦化される。その後、図１８（ａ）に示したように、Ｎ−ＢＬｏＫ層１７０４自体が、パターン形成され、エッチングされて、ｅＦＵＳＥのＰＣＭの下半分を収容する開口部１７０６を形成する。図１８（ｂ）は、図１８（ａ）の平面図である。ＰＣＭ１７０８の蒸着および平担化は、図１９（ａ）および図１９（ｂ）に示されている。
【００３５】
図２０（ａ）および図２０（ｂ）に進むと、ヒューズ接点電極１７１０「イン」および「アウト」は、ＰＣＭ１７０８およびＮ−ＢＬｏＫ層１７０４の両端部に形成される。ここでもまた、先に示した実施形態と対照的に、ヒューズ・デバイスの両方の端子は、同じデバイス・レベルに配設される。その後、図２１（ａ）および図２１（ｂ）に示したように、細長いヒータ・トレンチが、ＰＣＭ１７０８の中に形成され、ヒューズ接点電極１７１０を完全に貫通している。ヒータ・トレンチは、電気絶縁ライナー物質１７１２（例えば、ＳｉＯ２のＡＬＤ）で充填され、その後にヒータ物質１７１４（例えば、ＴａｘＳｉｙＮｚ）で充填される。ヒータ物質１７１４が平坦化されると、その後、ヒータ物質１７１４を完全に閉じ込めるために、付加的なライナー物質１７１２が蒸着されうる。わかり易くするために、図２１（ｂ）は、図２１（ａ）の矢「Ｂ」に沿った平面図であり、ライナー物質１７１２のトレンチ部だけを示している。
【００３６】
その後、図２２（ａ）および図２２（ｂ）に示したように、ヒータ物質１７１４を直接に取り囲んでいないライナー物質の一部が除去される。これは、例えば、ヒータ・トレンチをパターン形成するために使用されたマスクを介してエッチングすることにより達成されうる。ここで図２３を参照すると、低Ｋ誘電体１７０２、Ｎ−ＢＬｏＫ層１７０４、およびＰＣＭ１７０８の高さを追加するために、図１７〜図１９に概説されたステップが繰り返される。この後に、図２３で追加された高さと一致するように、図２４のヒューズ電極物質１７１０が追加的に構築される。その後、図２５では、低Ｋ誘電体１７０２およびＮ−ＢＬｏＫ１７０４の他の付加的な高さが、ヒューズ電極材１７１０およびＰＣＭ１７０８の最終的な高さ（破線で示す）の上方に追加され、その後に、低Ｋ誘電体１７０２の最上層がＮ−ＢＬｏＫ１７０４の最終的な高さを被覆する。その結果、ヒータ１７１４の縦軸に関して、低Ｋ物質１７０２が、Ｎ−ＢＬｏＫ１７０４を取り囲み、次にこのＮ−ＢＬｏＫ１７０４が、ＰＣＭ１７０８（図２６では、「イン」ヒューズ電極１７１０で覆い隠されている）を取り囲み、次にこのＰＣＭ１７０８が、ライナー物質１７１２を取り囲み、次にこのライナー物質１７１２が、ヒータ物質１７１４を取り囲むことが理解されるであろう。
【００３７】
最後に、図２６（ａ）および図２６（ｂ）に示したように、垂直なビア１７１６が構造の中に形成され、ヒータの端部（すなわち、Ｈ１、Ｈ２）ならびにヒューズ電極１７１０に対するＢＥＯＬ配線接点を提供する。また、図２６（ｂ）は、デバイス内の異なる物質の各々を示すために、図２６（ａ）内を複数の面で切る線Ｂ−Ｂに沿った平面図であることが注目されるであろう。
【産業上の利用可能性】
【００３８】
本発明は、好ましい実施形態に関して説明されたが、当業者は、本発明の範囲を逸脱することなく、様々な変更を行うことができるとともに、本発明の要素の代わりに均等物を代用できることを理解するであろう。さらに、特定の状況または物質を本発明の開示に適合させるために、本発明の本質的な範囲を逸脱することなく、多数の修正を行うことができる。したがって、本発明は、本発明を実施するために想定される最良の形態として開示された特定の実施形態に限定されるべきではなく、むしろ本発明は、添付クレームの範囲内にあるすべての実施形態を含むものである。
【図面の簡単な説明】
【００３９】
【図１】相変化物質のアモルファス相、および結晶（立方晶系、および六方晶系の）相の間の温度制御遷移、ならびに関連する抵抗率を示すグラフである。
【図２】本発明の実施形態の、ｅＦＵＳＥデバイスで使用される相変化物質の模範的熱サイクル動作を示すグラフである。
【図３】本発明の実施形態の、ＰＣＭベースのｅＦＵＳＥデバイスの断面斜視図である。
【図４】模範的電極および低Ｋ誘電体位置の描写を含む、図３のＰＣＭベースのｅＦＵＳＥデバイスの横断面図である。
【図５】図３および図４のｅＦＵＳＥデバイスの等価回路図である。
【図６】本発明の他の実施形態の、半導体デバイスのＢＥＯＬ領域の中にＰＣＭベースのｅＦＵＳＥデバイスを製作できる模範的集積技術を示す一連のプロセス・フロー図である。
【図７】本発明の他の実施形態の、半導体デバイスのＢＥＯＬ領域の中にＰＣＭベースのｅＦＵＳＥデバイスを製作できる模範的集積技術を示す一連のプロセス・フロー図である。
【図８】本発明の他の実施形態の、半導体デバイスのＢＥＯＬ領域の中にＰＣＭベースのｅＦＵＳＥデバイスを製作できる模範的集積技術を示す一連のプロセス・フロー図である。
【図９】本発明の他の実施形態の、半導体デバイスのＢＥＯＬ領域の中にＰＣＭベースのｅＦＵＳＥデバイスを製作できる模範的集積技術を示す一連のプロセス・フロー図である。
【図１０】本発明の他の実施形態の、半導体デバイスのＢＥＯＬ領域の中にＰＣＭベースのｅＦＵＳＥデバイスを製作できる模範的集積技術を示す一連のプロセス・フロー図である。
【図１１】本発明の他の実施形態の、半導体デバイスのＢＥＯＬ領域の中にＰＣＭベースのｅＦＵＳＥデバイスを製作できる模範的集積技術を示す一連のプロセス・フロー図である。
【図１２】本発明の他の実施形態の、半導体デバイスのＢＥＯＬ領域の中にＰＣＭベースのｅＦＵＳＥデバイスを製作できる模範的集積技術を示す一連のプロセス・フロー図である。
【図１３】本発明の他の実施形態の、半導体デバイスのＢＥＯＬ領域の中にＰＣＭベースのｅＦＵＳＥデバイスを製作できる模範的集積技術を示す一連のプロセス・フロー図である。
【図１４】本発明の他の実施形態の、半導体デバイスのＢＥＯＬ領域の中にＰＣＭベースのｅＦＵＳＥデバイスを製作できる模範的集積技術を示す一連のプロセス・フロー図である。
【図１５】本発明の他の実施形態の、半導体デバイスのＢＥＯＬ領域の中にＰＣＭベースのｅＦＵＳＥデバイスを製作できる模範的集積技術を示す一連のプロセス・フロー図である。
【図１６】本発明の他の実施形態の、半導体デバイスのＢＥＯＬ領域の中にＰＣＭベースのｅＦＵＳＥデバイスを製作できる模範的集積技術を示す一連のプロセス・フロー図である。
【図１７】本発明の他の実施形態の、半導体デバイスのＢＥＯＬ領域の中にＰＣＭベースのｅＦＵＳＥデバイスを製作できる模範的集積技術を示す一連の他のプロセス・フロー図である。
【図１８】本発明の他の実施形態の、半導体デバイスのＢＥＯＬ領域の中にＰＣＭベースのｅＦＵＳＥデバイスを製作できる模範的集積技術を示す一連の他のプロセス・フロー図である。
【図１９】本発明の他の実施形態の、半導体デバイスのＢＥＯＬ領域の中にＰＣＭベースのｅＦＵＳＥデバイスを製作できる模範的集積技術を示す一連の他のプロセス・フロー図である。
【図２０】本発明の他の実施形態の、半導体デバイスのＢＥＯＬ領域の中にＰＣＭベースのｅＦＵＳＥデバイスを製作できる模範的集積技術を示す一連の他のプロセス・フロー図である。
【図２１】本発明の他の実施形態の、半導体デバイスのＢＥＯＬ領域の中にＰＣＭベースのｅＦＵＳＥデバイスを製作できる模範的集積技術を示す一連の他のプロセス・フロー図である。
【図２２】本発明の他の実施形態の、半導体デバイスのＢＥＯＬ領域の中にＰＣＭベースのｅＦＵＳＥデバイスを製作できる模範的集積技術を示す一連の他のプロセス・フロー図である。
【図２３】本発明の他の実施形態の、半導体デバイスのＢＥＯＬ領域の中にＰＣＭベースのｅＦＵＳＥデバイスを製作できる模範的集積技術を示す一連の他のプロセス・フロー図である。
【図２４】本発明の他の実施形態の、半導体デバイスのＢＥＯＬ領域の中にＰＣＭベースのｅＦＵＳＥデバイスを製作できる模範的集積技術を示す一連の他のプロセス・フロー図である。
【図２５】本発明の他の実施形態の、半導体デバイスのＢＥＯＬ領域の中にＰＣＭベースのｅＦＵＳＥデバイスを製作できる模範的集積技術を示す一連の他のプロセス・フロー図である。
【図２６】本発明の他の実施形態の、半導体デバイスのＢＥＯＬ領域の中にＰＣＭベースのｅＦＵＳＥデバイスを製作できる模範的集積技術を示す一連の他のプロセス・フロー図である。
【図１】
2008053717.tif 000003
【図２】
2008053717.tif 000004
【図３】
2008053717.tif 000005
【図４】
2008053717.tif 000006
【図５】
2008053717.tif 000007
【図６】
2008053717.tif 000008
【図７】
2008053717.tif 000009
【図８】
2008053717.tif 000010
【図９】
2008053717.tif 000011
【図１０】
2008053717.tif 000012
【図１１】
2008053717.tif 000013
【図１２】
2008053717.tif 000014
【図１３】
2008053717.tif 000015
【図１４】
2008053717.tif 000016
【図１５】
2008053717.tif 000017
【図１６】
2008053717.tif 000018
【図１７】
2008053717.tif 000019
【図１８】
2008053717.tif 000020
【図１９】
2008053717.tif 000021
【図２０】
2008053717.tif 000022
【図２１】
2008053717.tif 000023
【図２２】
2008053717.tif 000024
【図２３】
2008053717.tif 000025
【図２４】
2008053717.tif 000026
【図２５】
2008053717.tif 000027
【図２６】
2008053717.tif 000028