(57)【要約】【課題】簡易な構成により表示素子のＤＣオフセット成分を低減することが可能なＤＣバランス回路を提供する。【解決手段】ＤＣオフセット算出部３２が、液晶表示素子１の駆動信号Ｓ１の駆動波形に基づいてその駆動波形における接地レベルＶＧからのＤＣオフセット成分Ｖosを算出する。また、ＤＣオフセット算出部３２およびＤＣオフセット保持部３３が、検出されたＤＣオフセット成分Ｖosに基づいて新たな接地レベルＶＧ’を設定する。実際に液晶表示素子１に供給される駆動信号Ｓ１の駆動波形に基づいてその接地レベルが随時設定され、駆動波形におけるＤＣオフセット成分が低減される。また、回路構成が複雑化することはない。【選択図】図１
2008090211.tif 000002
【特許請求の範囲】
【請求項１】
交流の駆動波形により動作する表示素子に適用される回路であって、
前記表示素子の駆動波形に基づいて、その駆動波形における接地レベルからのＤＣオフセット成分を検出する検出手段と、
検出されたＤＣオフセット成分に基づいて前記接地レベルを新たに設定する設定手段と
を備えたことを特徴とするＤＣバランス回路。
【請求項２】
前記検出手段は、前記表示素子の駆動波形に基づいてその駆動波形よりも高周波の発振パルス波形を生成し、この発振パルス波形に基づいて前記ＤＣオフセット成分を検出する
ことを特徴とする請求項１に記載のＤＣバランス回路。
【請求項３】
検出されたＤＣオフセット成分を所定期間保持する保持手段を備え、
前記設定手段は、保持されたＤＣオフセット成分を新たな接地レベルに設定する
ことを特徴とする請求項１に記載のＤＣバランス回路。
【請求項４】
前記設定手段は、検出されたＤＣオフセット成分が所定の閾値よりも大きくなった場合、新たな接地レベルを強制的に初期値に設定する
ことを特徴とする請求項１に記載のＤＣバランス回路。
【請求項５】
前記表示素子が、強誘電性液晶を含む液晶表示素子である
ことを特徴とする請求項１に記載のＤＣバランス回路。
【請求項６】
液晶表示素子と、
前記液晶表示素子を交流の駆動波形により駆動する駆動手段と、
前記液晶表示素子の駆動波形に基づいて、その駆動波形における接地レベルからのＤＣオフセット成分を検出する検出手段と、
検出されたＤＣオフセット成分に基づいて前記接地レベルを新たに設定する設定手段と
を備えたことを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示素子のＤＣバランスを制御するＤＣバランス回路、およびそのようなＤＣバランス回路を有する液晶表示装置に関する。
【背景技術】
【０００２】
近年、画像表示装置の１つとして、低消費電力、省スペース等の利点や低価格化等により、液晶表示素子を用いた液晶表示装置が用いられている（例えば、特許文献１）。
【０００３】
【特許文献１】特開２０００−１９４３３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このような液晶表示装置では、液晶表示素子のＤＣ（直流）バランスを保つため、交流駆動がなされている。しかし、交流駆動を行ったとしても、厳密にＤＣバランスを保つのは難しい。設計の際に、駆動信号の電圧波形に加えて波形のタイミングをも調整するのは難しく、回路構成も複雑化してしまうからである。
【０００５】
また、そのような設計を行ったとしても、現実にはノイズの影響等により過大なＤＣオフセット成分が生じてしまい、所望通りにＤＣバランスを保つのは困難である。
【０００６】
このように従来の技術では、液晶表示素子等の交流駆動が必要な表示素子において、簡易な構成により表示素子のＤＣオフセット成分を低減するのは困難であった。
【０００７】
本発明はかかる問題点に鑑みてなされたもので、その目的は、簡易な構成により表示素子のＤＣオフセット成分を低減することが可能なＤＣバランス回路および液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明のＤＣバランス回路は、交流の駆動波形により動作する表示素子に適用される回路であって、上記表示素子の駆動波形に基づいてその駆動波形における接地レベルからのＤＣオフセット成分を検出する検出手段と、検出されたＤＣオフセット成分に基づいて上記接地レベルを新たに設定する設定手段とを備えたものである。なお、「接地レベル」とは、絶対的な接地レベルではなく表示素子内における相対的な接地レベルを意味し、その表示素子内での基準レベルのことである。
【０００９】
本発明の液晶表示装置は、液晶表示素子と、この液晶表示素子を交流の駆動波形により駆動する駆動手段と、上記液晶表示素子の駆動波形に基づいてその駆動波形における接地レベルからのＤＣオフセット成分を検出する検出手段と、検出されたＤＣオフセット成分に基づいて上記接地レベルを新たに設定する設定手段とを備えたものである。
【００１０】
本発明のＤＣバランス回路および液晶表示装置では、表示素子の駆動波形に基づいて、その駆動波形における接地レベルからのＤＣオフセット成分が検出される。そして検出されたＤＣオフセット成分に基づいて、上記接地レベルが新たに設定される。これにより、実際の駆動波形に基づいてその接地レベルが随時設定され、駆動波形におけるＤＣオフセット成分が低減する。
【発明の効果】
【００１１】
本発明のＤＣバランス回路または液晶表示装置によれば、表示素子の駆動波形に基づいてその駆動波形における接地レベルからのＤＣオフセット成分を検出すると共に、検出されたＤＣオフセット成分に基づいて上記接地レベルを新たに設定するようにしたので、実際の駆動波形に基づいてその接地レベルを随時設定し、駆動波形におけるＤＣオフセット成分を低減することができる。また、これにより回路構成が複雑化することはない。よって、簡易な構成により表示素子のＤＣオフセット成分を低減することが可能となる。
【発明を実施するための最良の形態】
【００１２】
図１は、本発明の一実施の形態に係る液晶表示装置の全体構成を表すものである。この液晶表示装置は、液晶表示素子１と、駆動部２と、ＤＣバランス制御部３とを備えている。
【００１３】
液晶表示素子１は、いわゆる単純（パッシブ）マトリクス型の表示素子であり、走査電極１１と、データ電極１２とを有している。なお、この液晶表示素子１は、例えば、強誘電性の液晶素子を含んで構成される。
【００１４】
駆動部２は、駆動信号Ｓ１に基づいて液晶表示素子１を駆動（線順次駆動）し、液晶表示素子１に画像を表示させるものである。
【００１５】
ＤＣバランス制御部３は、駆動部２から液晶表示素子１へ供給される駆動信号Ｓ１を参照すると共にこの駆動信号Ｓ１に基づいて液晶表示素子１のＤＣバランスを制御するものであり、波形変換部３１と、ＤＣオフセット算出部３２と、ＤＣオフセット保持部３３とを有している。
【００１６】
波形変換部３１は、入力される駆動信号Ｓ１をパルス信号Ｓ２に波形変換するものであり、例えば発振回路を含んで構成される。なお、この波形変換部３１による波形変換動作の詳細については、後述（図３）する。
【００１７】
ＤＣオフセット算出部３２は、入力されるパルス信号Ｓ２に基づいて、パルス信号Ｓ２（および駆動信号Ｓ１）における接地レベルからのＤＣオフセット成分Ｖosを算出するものであり、例えば積分回路を含んで構成される。また、このＤＣオフセット算出部３２は、算出されたＤＣオフセット成分Ｖosが所定の閾値よりも大きくなった場合に、このＤＣオフセット成分を強制的に初期値に設定して出力するリセット部３２Ａを含んでいる。なお、ＤＣオフセット算出部３２の動作の詳細については、後述（図４）する。
【００１８】
ＤＣオフセット保持部３３は、後述する所定の期間、ＤＣオフセット算出部３２から出力されるＤＣオフセット成分Ｖosを保持すると共に、その保持するＤＣオフセット成分を液晶表示素子１の新たな接地レベルＶＧ’として液晶表所素子１へ出力するものであり、例えばボルテージ・フォロワを含んで構成される。なお、このＤＣオフセット保持部３３の動作の詳細については、後述（図５）する。
【００１９】
ここで、液晶表示素子１が本発明における「表示素子」の一具体例に対応し、ＤＣバランス制御部３が本発明における「ＤＣバランス回路」の一具体例に対応する。また、ＤＣオフセット算出部３２が本発明における「検出手段」の一具体例に対応し、ＤＣオフセット保持部３３が本発明における「保持手段」の一具体例に対応し、ＤＣオフセット算出部３２およびＤＣオフセット保持部３３が本発明における「設定手段」の一具体例に対応する。
【００２０】
次に、本実施の形態の液晶表示装置の動作について詳細に説明する。
【００２１】
この液晶表示装置では、駆動部２から所定の駆動信号Ｓ１が液晶表示素子１に印加され、これにより液晶表示素子１に、駆動信号Ｓ１に基づく画像が表示される。
【００２２】
具体的には、例えば液晶表示素子１が強誘電性の液晶素子を含んで構成されている場合、例えば図２に示したような接地レベルＶＧに対する所定の交流駆動が、駆動信号Ｓ１により液晶表示素子１になされる。より具体的には、図２に示したように、正極性のオン電圧（＋Ｖon）（例えば、＋５Ｖ程度）および正極性の保持電圧（＋Ｖsus）（例えば、＋２．５Ｖ程度）により表される正極性の駆動波形と、負極性のオン電圧（−Ｖon）（例えば、−５Ｖ程度）および負極性の保持電圧（―Ｖsus）（例えば、−２．５Ｖ程度）により表される負極性の駆動波形とが、交互に出現するようになっている。
【００２３】
ここで、このような駆動信号Ｓ１の駆動波形では、接地レベルＶＧに対してＤＣオフセット成分が０となり、液晶表示素子１でのＤＣバランスが保たれるようになるのが望ましい。接地レベルＶＧに対する交流駆動がなされていたとしても、実際には、例えば図２中の正極性および負極性の駆動波形のように、波形の幅（それぞれ、Δｔ１およびΔｔ２）が互いに異なるなどして、接地レベルＶＧからのＤＣオフセット成分Ｖosが生じてしまっているからである（図２の例では、正極性の駆動波形の幅Δｔ１よりも負極性の駆動波形の幅Δｔ２のほうが大きいため、負極性のＤＣオフセット成分Ｖosが生じている）。このようなＤＣオフセット成分Ｖosが生じ、液晶表示素子１でのＤＣバランスが保たれなくなると、液晶表示素子１に電荷が蓄積され、劣化してしまうことになる。
【００２４】
そこで本実施の形態の液晶表示装置では、ＤＣバランス制御部３によって、駆動信号ＶＳ１に基づく新たな接地レベルＶＧが設定され、これにより液晶表示素子１でのＤＣバランスが低減されるようになっている。
【００２５】
具体的には、まず、駆動部２から液晶表示素子１へ供給される駆動信号Ｓ１がＤＣバランス制御部３へも入力され、例えば図３に示したように、波形変換部３１によって駆動信号Ｓ１（図３（Ａ））が、より高周波の発振パルス波形からなるパルス信号Ｓ２（図３（Ｂ））に波形変換される。このパルス信号Ｓ２では、駆動信号Ｓ１の駆動波形の極性に同期しており、例えば、タイミングｔ１〜ｔ２では、駆動信号Ｓ１の駆動波形が負極性であるため、パルス信号Ｓ２もピーク電圧（−Ｖp２），（＋Ｖp２）により表される負極性のパルス信号となり、タイミングｔ２〜ｔ３では、駆動信号Ｓ１の駆動波形が正極性であるため、パルス信号Ｓ２もピーク電圧（−Ｖp１），（＋Ｖp１）により表される正極性のパルス信号となり、タイミングｔ３〜ｔ４ではタイミングｔ１〜ｔ２と同様の負極性のパルス信号、…となっている。また、このパルス信号Ｓ２におけるＤＣオフセット成分は、もとの駆動信号Ｓ１におけるＤＣオフセット成分と等しくなっている。さらに、パルス信号Ｓ２のほうが駆動信号Ｓ１よりも高周波の波形となっているため、後述するＤＣオフセット算出部３２において、より高精度にＤＣオフセット成分が算出されるようになっている。
【００２６】
次に、ＤＣオフセット算出部３２では、波形変換部３１から出力されるパルス信号Ｓ２の発振パルス波形に対して積分計算がなされ、これにより例えば図４に示したように、パルス信号Ｓ２およびもとの駆動信号Ｓ１のＤＣオフセット成分Ｖosが求められる。
【００２７】
なお、このＤＣオフセット算出部３２内のリセット部３２Ａでは、算出されたＤＣオフセット成分Ｖosが所定の閾値よりも大きくなった場合、ＤＣオフセット成分が強制的に初期値に設定されるようになっている。これにより、例えばノイズ等を起因として極端に大きなＤＣオフセット成分が算出されてしまった場合などに、このＤＣオフセット成分に基づいて後述するように液晶表示素子１の新たな接地レベルＶＧ’が設定され、過大な駆動信号Ｓ１’の駆動波形が液晶表示素子１に供給されることによる液晶表示素子１の破壊等が回避される。
【００２８】
次に、ＤＣオフセット保持部３３では、ＤＣオフセット算出部３２から出力されるＤＣオフセット成分Ｖosが所定期間保持されると共にその保持するＤＣオフセット成分が液晶表示素子１の新たな接地レベルＶＧ’に設定され、これにより新たな接地レベルＶＧ’が液晶表所素子１へ出力される。具体的には、例えば図５に示したように、まず、所定期間ごとに、パルス形状のホールド信号Ｓhold（図５（Ａ））、およびこのホールド信号Ｓholdからわずかに遅れて出現するパルス形状のリセット信号Ｓres（図５（Ｂ））がそれぞれ出現し、これによりオフセット成分Ｖos（図５（Ｃ））のラッチ動作およびリセット動作がなされる。より具体的には、例えばタイミングｔ１１においてホールド信号Ｓholdが出現すると、入力されたオフセット成分Ｖosが新たに読み込まれると共に保持され、その保持されたオフセット成分が新たな接地レベルＶＧ’（図５（Ｄ））に設定され、液晶表示素子１へ出力される。そして例えばタイミングｔ１からわずか後のタイミングｔ２において、リセット信号Ｓresetが出現すると、入力されたオフセット成分Ｖosが一旦初期化される（もとの接地レベルＶＧに設定される）ようになっている。なお、このときタイミングｔ１においてオフセット成分Ｖosは既に読み込まれて保持されているため、出力される新たな接地レベルＶＧ’は、例えばタイミングｔ３において新たなオフセット成分が読み込まれるまでは、値は変化しない。
【００２９】
このようにして、本実施の形態の液晶表示装置では、例えば図６に示したように、液晶表示素子１の駆動信号Ｓ１（図６（Ａ））の駆動波形に基づいて、その駆動波形における接地レベルＶＧからのＤＣオフセット成分Ｖos（図６（Ｂ））が検出される。そして検出されたＤＣオフセット成分Ｖosに基づいて、液晶表示素子１の新たな接地レベルＶＧ’（図６（Ｂ））が設定される。したがって、実際に液晶表示素子１に供給される駆動信号Ｓ１の駆動波形に基づいて、例えば図６（Ｂ）中の接地レベルＶＧ’１‘やＶＧ’２のように駆動波形の接地レベルが随時設定され（タイミングｔ２１，ｔ２２において、接地レベルＶＧの値が更新されている）、新たな接地レベルＶＧ’に基づく新たな駆動信号Ｓ１’（図６（Ｃ））が液晶表示素子１に供給される。これにより、算出されたＤＣオフセット成分Ｖosとは逆極性の方向に駆動信号が移動し（図６の例では、算出されたＤＣオフセット成分Ｖosが負極性であるため、新たな駆動信号Ｓ１’の駆動波形は、もとの駆動信号Ｓ１の駆動波形に対して正極性の方向（＋方向）にシフトしている）、その結果、駆動波形におけるＤＣオフセット成分が打ち消され、低減する。
【００３０】
以上のように本実施の形態では、液晶表示素子１の駆動信号Ｓ１の駆動波形に基づいてその駆動波形における接地レベルＶＧからのＤＣオフセット成分Ｖosを算出すると共に、検出されたＤＣオフセット成分Ｖosに基づいて新たな接地レベルＶＧ’を設定するようにしたので、実際に液晶表示素子１に供給される駆動信号Ｓ１の駆動波形に基づいてその接地レベルを随時設定し、駆動波形におけるＤＣオフセット成分を低減することができる。また、これにより回路構成が複雑化することはない。よって、簡易な構成により表示素子のＤＣオフセット成分を低減することが可能となる。
【００３１】
また、波形変換部３１によって、駆動信号Ｓ１をより高周波の発振パルス波形からなるパルス信号Ｓ２に波形変換すると共に、ＤＣオフセット算出部３２がこのパルス信号Ｓ２に基づいてＤＣオフセット成分Ｖosを算出するようにしたので、駆動信号Ｓ１から直接ＤＣオフセット成分を算出する場合と比べ、ＤＣオフセット成分をより高精度に算出することが可能となる。
【００３２】
また、ＤＣオフセット算出部３２によって算出されたＤＣオフセット成分Ｖosを、ＤＣオフセット保持部３３によって保持し、この保持したＤＣオフセット成分を新たな接地レベルＶＧ’として液晶表示素子１へ出力するようにしたので、ＤＣオフセット算出部３２から出力されるＤＣオフセット成分Ｖosをそのまま新たな接地レベルとして液晶表示素子１へ出力する場合と比べてノイズ等の影響を受けにくくし、より安定化された接地レベルＶＧ’を液晶表示素子１へ供給することが可能となる。
【００３３】
さらに、ＤＣオフセット算出部３２内のリセット部３２Ａによって、算出されたＤＣオフセット成分Ｖosが所定の閾値よりも大きくなった場合に、ＤＣオフセット成分を強制的に初期値に設定して出力するようにしたので、例えばノイズ等を起因として極端に大きなＤＣオフセット成分が算出されてしまった場合などに、過大な駆動信号Ｓ１’の駆動波形を液晶表示素子１に供給することを回避し、液晶表示素子１の破壊等を防ぐことが可能となる。
【００３４】
以上、実施の形態を挙げて本発明を説明したが、本発明はこの実施の形態に限定されるものではなく、種々の変形が可能である。
【００３５】
例えば、上記実施の形態では、ＤＣバランス制御部３内に、波形変換部３１およびＤＣオフセット保持部３３を設けた場合で説明したが、例えば、算出されるＤＣオフセット成分の精度や出力される新たな接地レベルＶＧ’の安定性がそれほど問題とならないような場合などには、ＤＣバランス制御部３内に波形変換部３１やＤＣオフセット保持部３３を設けないようにしてもよい。また、例えば他の方法によりノイズの影響等を回避することができるような場合などには、ＤＣオフセット算出部３２内にリセット部３２Ａを設けないようにしてもよい。
【００３６】
また、上記実施の形態では、液晶表示素子１が単純（パッシブ）マトリクス型のものである場合について説明したが、例えば各表示画素に薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）等を設け、アクティブ型の液晶表示素子としてもよい。
【００３７】
さらに、上記実施の形態では、表示素子の一例として液晶表示素子（特に、強誘電性の液晶表示素子）の場合について説明したが、本発明は、液晶表示素子以外にも、素子のＤＣバランスを保つ必要がある全ての表示素子に適用することが可能である。
【図面の簡単な説明】
【００３８】
【図１】本発明の一実施の形態に係る液晶表示装置の全体構成を表すブロック図である。
【図２】強誘電性の液晶素子の駆動波形について説明するためのタイミング波形図である。
【図３】図１に示した波形変換部の動作を説明するためのタイミング波形図である。
【図４】図１に示したＤＣオフセット算出部の動作を説明するためのタイミング波形図である。
【図５】図１に示したＤＣオフセット保持部の動作を説明するためのタイミング波形図である。
【図６】液晶表示装置全体の動作について説明するためのタイミング波形図である。
【符号の説明】
【００３９】
１…液晶表示素子、１１…走査電極、１２…データ電極、２…駆動部、３１…波形変換部、３２…ＤＣオフセット算出部、３２Ａ…リセット部、３３…ＤＣオフセット保持部、Ｓ１，Ｓ１’…駆動信号、Ｓ２…パルス信号、Ｓhold…ホールド信号、Ｓres…リセット信号、ＶＳ１，ＶＳ１’…駆動電圧、ＶＳ２…パルス電圧、Ｖos，Ｖos１，Ｖos２，Ｖos３…オフセット成分、ＶＧ，ＶＧ１，ＶＧ２…接地レベル、（＋Ｖon），（−Ｖon）…オン電圧、（＋Ｖsus），（−Ｖsus）…保持電圧、（＋Ｖp１），（＋Ｖp２），（−Ｖp１），（−Ｖp２）…ピーク電圧、Δｔ１，Δｔ２…駆動波形の幅、ｔ１〜ｔ４，ｔ１１〜ｔ１３，ｔ２１，ｔ２２…タイミング。
【図１】
2008090211.tif 000003
【図２】
2008090211.tif 000004
【図３】
2008090211.tif 000005
【図４】
2008090211.tif 000006
【図５】
2008090211.tif 000007
【図６】
2008090211.tif 000008