(57)【要約】      （修正有）【課題】電源変動に起因して生じる高調波ノイズのない水晶発振回路を提供する。【解決手段】水晶発振回路１００は、電流モードロジック（ＣＭＬ：Ｃｕｒｒｅｎｔ  Ｍｏｄｅ  Ｌｏｇｉｃ）で構成されたインバータ１０２と、インバータ１０２に対して並列に接続された帰還抵抗Ｒ２と、インバータ１０２に対して出力用抵抗Ｒ１を通して並列に接続された共振回路１０１とを備え、共振回路１０１は、インバータ１０２に対して出力用抵抗Ｒ１を通して並列に接続された水晶振動子１０３と、水晶振動子１０３の両端とグランド間にそれぞれ接続されたキャパシタＣ１及びＣ２とを備える。【選択図】図１
2008263312.tif 000002
【特許請求の範囲】
【請求項１】
水晶振動子とキャパシタとを直列に接続した共振回路と、
該共振回路に対して並列に接続する定電流特性を有するインバータ回路と、
を備える水晶発振回路。
【請求項２】
前記インバータ回路は、ドレインが抵抗を介して電源と接続されるＭＯＳトランジスタで構成される差動増幅回路であって、
入力電圧としてゲートにバイアス電圧が入力される第１のトランジスタと、
ゲートに入力信号が入力される第２のトランジスタと、
前記第１のトランジスタおよび前記第２のトランジスタのソースに共通に接続される電流源回路と、からなり、
前記第２のトランジスタのドレイン電圧を出力電圧とする、
ことを特徴とする請求項１に記載の水晶発振回路。
【請求項３】
前記電流源回路は、可変電流源回路であることを特徴とする請求項２に記載の水晶発振回路。
【請求項４】
前記電流源回路は、第３のトランジスタと、複数の第４のトランジスタと、で構成されたカレントミラー回路であって、該第４のトランジスタの少なくとも１つ以上にスイッチを備える、
ことを特徴とする請求項２に記載の水晶発振回路。
【請求項５】
前記スイッチは、所定の周波数が、前記水晶振動子が生成する発振周波数の整数倍である場合に前記インバータ回路に流れる電流が最小となるように切替えられ、前記所定の周波数の整数倍以外である場合に前記インバータ回路に流れる電流が最大となるように切替えられる、
ことを特徴とする請求項４に記載の水晶発振回路。
【請求項６】
前記スイッチは、発振開始時には前記インバータ回路に流れる電流が最大となるように切替えられ、定常時には前記インバータ回路に流れる電流が最小となるように切替えられる、
ことを特徴とする請求項４に記載の水晶発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ラジオの受信機などに用いられる水晶発振回路に関する。
【背景技術】
【０００２】
従来、周波数安定度が高いことから、ラジオなどの送受信機における発振器、測定器の基準発振器などに水晶発振器が用いられている。
図４に示すように、一般に水晶発振回路４００は、水晶振動子１０３と、コンデンサＣ１及びＣ２と、インバータ４０１と、出力抵抗Ｒ１と、帰還抵抗Ｒ２と、を備える。
【０００３】
ここで、インバータ４０１は、同一又は異なるサイズの複数のインバータ４０１ａ、４０２ｂ、・・・、からなり、各インバータが有するスイッチによってインバータのサイズを切り替え可能となっている。このような構成にすることにより、回路の負性抵抗を可変にしている。
【０００４】
例えば、起動時にはインバータ４０１が最大サイズとなるようにスイッチを切替えて、水晶振動子１０３の等価抵抗に対して回路の負性抵抗を十分大きくすることで、十分な発振余裕度を確保することができる。また、定常時等にはインバータ４０１のサイズを小さくするようにスイッチを切替えることで、各インバータ４０１ａ、４０１ｂ、・・・を構成するＣＭＯＳを貫通する貫通電流を小さく抑制し、貫通電流による電源（又はグランド）の電圧変動に起因して発生する高調波（以下、「高調波ノイズ」という）を抑制することができる。
【０００５】
ここで、貫通電流とは、ＣＭＯＳ回路への入力信号が反転（ＯＮからＯＦＦ、ＯＦＦからＯＮ）する瞬間に、ＣＭＯＳ回路を構成するＰ型ＭＯＳトランジスタとＮ型ＭＯＳトランジスタとが同時にＯＮする事象が生じ、電源−Ｐ型ＭＯＳトランジスタ−Ｎ型ＭＯＳトランジスタ−グランドを貫通する電流をいう。この貫通電流の変化により電源電圧等が変動する結果、水晶発振回路で生じる高調波ノイズが装置（半導体ＩＣ）内の他の回路の回路動作（特性）へ悪影響を与える。
【０００６】
上述した技術に関連して、特許文献１には、第２トランジスタ側に生ずる共振子の容量成分と帰還用の抵抗とにより形成されるローパスフィルタ特性と等価な特性のローパスフィルタを第１トランジスタ側にも設けることにより、高調波の発振を抑止して単一周波数での発振を可能にする正弦波発振器について開示されている。
【０００７】
また、特許文献２には、利得可変機能を持つ第１の増幅回路の入力と出力との間に設けられた発振動作を行わせる共振子を設けて発振動作を行わせるとともに、第１の増幅回路の出力信号を受けてこれを増幅する利得可変機能を持つ第２の増幅回路の出力信号を受けて、第２の増幅回路の発振出力信号が一定となるように制御する利得制御回路を設けることにより、共振子の損失バラツキや変動に対応して発振出力信号が一定になるよう第１及び第２の増幅回路の利得を制御し、発振動作の安定化を図りつつ高調波成分を抑える発振回路について開示されている。
【０００８】
また、特許文献３には、発振用増幅器としたＥＣＬ（エミッタカップリングロジック）の出力端とアースとの間に設けたプルダウン抵抗を直列接続の第１と第２の分割抵抗として、分割抵抗の接続点とアースとの間にバイパスコンデンサを設けることにより、出力レベルを維持して電源電圧の変動による発振周波数の変化を防止できる水晶発振回路について開示されている。
【０００９】
しかし、図４に示したように、インバータ４０１をＣＭＯＳで構成する以上、貫通電流を０にすることはできない（このインバータを「ＣＭＯＳインバータ」という）。例えば、水晶発振回路４００を発振させると、図５の（ａ）に示す貫通電流がインバータ４０１に生じる。その結果、図５の（ｂ）に示すように、貫通電流による電源電圧等の変動に起因して発生する高調波ノイズが、受信チャネルの感度を劣化させる、という問題があった。
【特許文献１】特開平０５−１５２８４８号公報
【特許文献２】特開平１０−０８４２２２号公報
【特許文献３】特開２００４−３２０３２１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、上述した問題に鑑みてなされたものであり、その解決しようとする課題は、ＣＭＯＳインバータで発生する貫通電流による電源変動に起因する高調波ノイズの少ない水晶発振回路を提供することである。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本発明に係る水晶発振回路は、水晶振動子とキャパシタとを直列に接続した共振回路と、該共振回路に対して並列に接続する定電流特性を有するインバータ回路と、を備える。
【発明の効果】
【００１２】
上述したように、本発明によると、インバータ回路が定電流特性を有する回路なので、ＣＭＯＳインバータのように貫通電流が発生することがない。そのため、貫通電流による電源電圧（又はグランド）の変動に起因して生じる高調波ノイズのない水晶発振回路を提供することが可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の態様について図１〜図３に基づいて説明する。
図１は、本発明の実施例に係る水晶発振回路１００の全体構成を示す図である。
図１に示す水晶発振回路１００は、共振回路１０１と、共振回路１０１と並列に接続され電流モードロジック（ＣＭＬ：Ｃｕｒｒｅｎｔ  Ｍｏｄｅ  Ｌｏｇｉｃ）で構成されたインバータ１０２と、を備える水晶発振回路である。さらに、本実施例に係る水晶発振回路１００は、共振回路１０１−インバータ１０２間に出力用抵抗Ｒ１と、インバータ１０２に対して並列に帰還抵抗Ｒ２と、を備えている。
【００１４】
共振回路１０１は、水晶振動子１０３と、キャパシタＣ１及びＣ２と、を備える。水晶振動子１０３の両端は、それぞれキャパシタＣ１とＣ２とに接続されている。また、キャパシタＣ１とＣ２の他端はグランドに接続されている。水晶振動子１０３とインバータ１０２とが並列接続となるように、共振回路１０１とインバータ１０２とが接続されている。
【００１５】
図２は、本発明の実施例に係るインバータ１０２の具体的な構成を示す図である。
図２に示すインバータ１０２は、入力信号Ｖｉｎに対して反転信号Ｖｏｕｔを生成する信号反転回路２０１と、信号反転回路２０１に接続する電流源回路２０２と、を備える。
【００１６】
信号反転回路２０１は、Ｎ型ＭＯＳトランジスタＴｒａ１、Ｔｒａ２、抵抗Ｒ３及びＲ４で構成される。
信号反転回路２０１は、ＭＯＳトランジスタＴｒａ１のドレインとＴｒａ２のドレインが、それぞれ抵抗Ｒ３、Ｒ４を介して電源（Ｖｄｄ）と接続され、ＭＯＳトランジスタＴｒａ１のソースとＴｒａ２のソースとが互いに接続された差動回路を構成する。
【００１７】
電流源回路２０２は、Ｎ型ＭＯＳトランジスタＴｒｂ１、Ｎ型ＭＯＳトランジスタＴｒｃ１〜Ｔｒｃｎ（ｎは２以上の整数、以下同じ）及び電源Ｊで構成される。
ＭＯＳトランジスタＴｒｂ１のドレインは、電流源Ｊを介して電源（Ｖｄｄ）と接続され、ソースは、グランドに接続されている。また、ＭＯＳトランジスタＴｒｃ１、Ｔｒｃ２、・・・、Ｔｒｃｎのドレインは、信号反転回路２０１（ＭＯＳトランジスタＴｒａ１及びＴｒａ２のソース）と接続され、ソースはグランドに接続されている。
【００１８】
そして、ＭＯＳトランジスタＴｒｂ１とＴｒｃ１とは、カレントミラー回路を構成している。同様に、ＭＯＳトランジスタＴｒｂ１と、各ＭＯＳトランジスタＴｒｃ２、・・・、Ｔｒｃ１とは、カレントミラー回路を構成している。
【００１９】
また、ＭＯＳトランジスタＴｒｃ１のゲートとＴｒｃ２のゲートの間には、スイッチＳＷ１１及びＳＷ１２を備える。同様に、ＭＯＳトランジスタＴｒｃ１のゲートと、ＭＯＳトランジスタＴｒｃ３、Ｔｒｃ４、・・・、Ｔｒｃｎの各ゲートとの間には、それぞれスイッチＳＷ２１及びＳＷ２２、ＳＷ３１及びＳＷ３２、・・・、ＳＷ（ｎ−１）１及びＳＷ（ｎ−１）２を備える。
【００２０】
以上の構成において、ＭＯＳトランジスタＴｒａ１のゲートに所定のバイアス電圧Ｖｂｉａが入力される。そして、ＭＯＳトランジスタＴｒａ２のゲートに入力信号が入力される。ＭＯＳトランジスタＴｒａ２への入力信号ＶｉｎがＨｉｇｈになると、ＭＯＳトランジスタＴｒａ２がＯＮとなるのでドレイン−ソース間が導通し、出力信号ＶｏｕｔがＬｏｗとなる。同様に、ＭＯＳトランジスタＴｒａ２への入力信号ＶｉｎがＬｏｗになると、ＭＯＳトランジスタＴｒａ２はＯＦＦとなるので、出力信号ＶｏｕｔがＨｉｇｈとなる。
【００２１】
そして、スイッチＳＷ１１及びＳＷ１２、ＳＷ２１及びＳＷ２２、・・・、ＳＷ（ｎ−１）１及びＳＷ（ｎ−１）２のＯＮ／ＯＦＦを切替えることにより、ＭＯＳトランジスタＴｒｂ１を流れる電流Ｉ１と、信号反転回路２０１に流れる電流Ｉ２と、の電流比Ｉ１：Ｉ２を、１：１から１：ｎまで切替えることができる。
【００２２】
したがって、スイッチＳＷ１１及びＳＷ１２、ＳＷ２１及びＳＷ２２、・・・、ＳＷ（ｎ−１）１及びＳＷ（ｎ−１）２を切替えることによって、ＣＭＬで構成されたインバータ１０２の出力振幅と消費電流を段階的に変更することが可能となる。
【００２３】
ここで、本実施例に係る水晶発振回路１００を、例えば、ＦＭラジオ受信機の受信回路に使用する場合、当該受信回路の受信周波数が水晶振動子１０３の発振周波数のｎ倍になるときには、スイッチＳＷ１１、ＳＷ２１、・・・、ＳＷ（ｎ−１）１をＯＦＦ（スイッチＳＷ１２、ＳＷ２２、・・・、ＳＷ（ｎ−１）２をＯＮ）にして、インバータ１０２のゲインと消費電流を下げて高調波ノイズを少なくし、ｎ倍以外の時に、スイッチＳＷ１１、ＳＷ２１、・・・、ＳＷ（ｎ−１）１をＯＮ（スイッチＳＷ１２、ＳＷ２２、・・・、ＳＷ（ｎ−１）２をＯＦＦ）にして、インバータ１０２のゲインと消費電流を上げて発振動作の安定性を向上させるように制御できる。  また、例えば、起動時（発振開始時）にはスイッチＳＷ１１、ＳＷ２１、・・・、ＳＷ（ｎ−１）１をＯＮ（スイッチＳＷ１２、ＳＷ２２、・・・、ＳＷ（ｎ−１）２をＯＦＦ）にすることで、インバータ１０２のサイズを大きくして十分な負性抵抗を確保し、定常時にはスイッチＳＷ１１、ＳＷ２１、・・・、ＳＷ（ｎ−１）１をＯＦＦ（スイッチＳＷ１２、ＳＷ２２、・・・、ＳＷ（ｎ−１）２をＯＮ）にして、水晶発振回路１００で消費される電力を抑えるように、スイッチＳＷ１１及びＳＷ１２、ＳＷ２１及びＳＷ２２、・・・、ＳＷ（ｎ−１）１及びＳＷ（ｎ−１）２をデジタル的に制御してもよい。
【００２４】
なお、上述のスイッチの制御を行う装置は図示していないが、例えば、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）等を利用した論理回路やＭＰＵに所定のプログラムを実行させることによってスイッチＳＷ１１及びＳＷ１２、ＳＷ２１及びＳＷ２２、・・・、ＳＷ（ｎ−１）１及びＳＷ（ｎ−１）２を制御すればよい。
【００２５】
図３は、本発明の実施例に係る水晶発振回路１００の特性を示す図である。
図３の（ａ）に示す出力電圧Ｖｏｕｔを生成する定常時では、インバータ１０２を流れる電流Ｉ２は、図３の（ｂ）に示す電流波形となる。図５の（ａ）と比較すると、インバータ１０２には貫通電流が流れていないことが分かる。
【００２６】
図３の（ｃ）は、インバータ１０２の消費電流のスペクトラムであり、電源に生じる高調波ノイズの大きさに比例する。図５の（ｂ）と比較すると、おおよそ１００（ｄＢ）程度の高調波ノイズが低減されていることが分かる。
【００２７】
以上に説明したように、本実施例に係る水晶発振回路１００を構成するインバータ１０２は、ＣＭＬで構成されているので、ＣＭＯＳインバータのように貫通電流を発生することがない。したがって、貫通電流による電源電圧（又はグランド）の変動がなく、当該変動に起因して発生する高調波ノイズをなくすことが可能となる。
【００２８】
また、インバータ１０２は、抵抗Ｒ４だけ電圧降下したＭＯＳトランジスタＴｒａ２のドレイン電圧を出力電圧としているので、ＣＭＯＳインバータと比較して小さい振幅の出力電圧で発振することが可能となる。その結果、水晶発振回路１００で消費される電力を小さくすることが可能となる。
【００２９】
また、インバータ１０２は、複数のスイッチＳＷ１１及びＳＷ１２、ＳＷ２１及びＳＷ２２、・・・、ＳＷ（ｎ−１）１及びＳＷ（ｎ−１）２を備えるので、このスイッチをデジタル的に切替えることによって、容易にゲイン（出力振幅）の調整をすることが可能となる。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施例に係る水晶発振回路の全体構成を示す図である。
【図２】本発明の実施例に係るインバータの具体的な構成を示す図である。
【図３】本発明の実施例に係る水晶発振回路の特性を示す図である。
【図４】水晶発振回路の従来例を示す図である。
【図５】図４に示した水晶発振回路の特性を示す図である。
【符号の説明】
【００３１】
１００    ・・・  水晶発振回路
１０１    ・・・  共振回路
１０２    ・・・  インバータ
１０３    ・・・  水晶振動子
２０１    ・・・  信号反転回路
２０２    ・・・  電流源回路
【図２】
2008263312.tif 000003
【図１】
2008263312.tif 000004
【図３】
2008263312.tif 000005
【図４】
2008263312.tif 000006
【図５】
2008263312.tif 000007