(57)【要約】【課題】発熱による出力特性劣化などの不具合の発生を抑え、高周波においても良好な特性を得ることが可能な高周波用半導体装置を提供する。【解決手段】化合物半導体基板１に形成される動作領域２と、動作領域２上に形成されるゲート電極３と、動作領域２上にゲート電極３を挟んで交互に形成されるソース電極４及びドレイン電極５と、化合物半導体基板１の動作領域２の外部に設けられる放熱部１３と、ゲート電極３−ソース電極４間またはゲート電極３−ドレイン電極５間の化合物半導体基板１上に、絶縁保護膜１０を介して設けられる放熱領域１１と、放熱領域１１と放熱部１３を接続し、ゲート電極３、ソース電極４よびドレイン電極５と電気的に絶縁された放熱線路１２を備える。【選択図】図２
2008112793.tif 000002
【特許請求の範囲】
【請求項１】
化合物半導体基板に形成される動作領域と、
前記動作領域上に形成されるゲート電極と、
前記動作領域上に前記ゲート電極を挟んで交互に形成されるソース電極及びドレイン電極と、
前記化合物半導体基板の前記動作領域の外部に設けられる放熱部と、
前記ゲート電極−前記ソース電極間または前記ゲート電極−前記ドレイン電極間の前記化合物半導体基板上に、絶縁保護膜を介して設けられる放熱領域と、
前記放熱領域と前記放熱部を接続し、前記ゲート電極、前記ソース電極および前記ドレイン電極と電気的に絶縁された放熱線路を備えることを特徴とする高周波用半導体装置。
【請求項２】
前記放熱線路は、放熱板を備えることを特徴とする請求項１に記載の高周波用半導体装置。
【請求項３】
前記放熱線路は、前記ゲート電極、前記ソース電極および前記ドレイン電極と、空間または絶縁保護膜により絶縁されていることを特徴とする請求項１または２に記載の高周波用半導体装置。
【請求項４】
前記絶縁保護膜は、ＳｉＯ２膜、ＳｉＮ膜、ＳｉＯＮ膜の少なくともいずれかを含むことを特徴とする請求項１から３のいずれかに記載の高周波用半導体装置。
【請求項５】
前記化合物半導体基板は、窒化物半導体基板であることを特徴とする請求項１から４のいずれかに記載の高周波用半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば高周波電力増幅素子として用いられる電界効果トランジスタなどの高周波用半導体装置に関する。
【背景技術】
【０００２】
近年、大電力用のインバータ回路やスイッチング素子などの高機能化に伴い、電界効果トランジスタ（以下Field Effect Transistor：ＦＥＴと記す）において、さらなる高周波特性、信頼性の向上が要求されている。
【０００３】
例えば、化合物半導体基板上に形成された複数の単位ＦＥＴ同士を接続して単一の大きなＦＥＴとして動作するマルチフィンガータイプのＦＥＴにおいて、動作領域を横切るように複数のゲート電極が形成され、このゲート電極を挟むように、ソース電極或いはドレイン電極が交互に形成されている。
【０００４】
このような構造のＦＥＴにおいて、駆動時には電流が流れるチャネル領域に熱が集中することにより、素子温度が上昇し、移動度の低下、耐圧の低下、素子の劣化などが生じる。通常、発生する熱は基板裏面から放出されるため、基板の厚さを薄くして熱抵抗を下げたり、熱密度の集中を回避するために単位素子間隔を広げるなどの対策が採られている。しかしながら、単位素子間隔の拡張により、素子が大型化し、ドレインコンダクタンス、ソースコンダクタンスの増大によるＲＦ性能の低下を生じてしまう。
【０００５】
そこで、電極パッド（ボンディングパッド）から熱を放出する手法が提案されている（例えば特許文献１[請求項１]、特許文献２［請求項１］など参照）。しかしながら、ゲート−ソース間にキャパシタンスが生じ、特に素子の高周波化に伴い、位相遅れが顕著となり、ゲインの低下などの特性劣化を生じるという問題がある。
【特許文献１】特開２０００−１２４２２９号公報
【特許文献２】特開平１１−２７４３８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、発熱による出力特性劣化などの不具合の発生を抑え、高周波においても良好な特性を得ることが可能な高周波用半導体装置を提供することを目的とするものである。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、化合物半導体基板に形成される動作領域と、動作領域上に形成されるゲート電極と、動作領域上にゲート電極を挟んで交互に形成されるソース電極及びドレイン電極と、化合物半導体基板の動作領域の外部に設けられる放熱部と、ゲート電極−ソース電極間またはゲート電極−ドレイン電極間の化合物半導体基板上に、絶縁保護膜を介して設けられる放熱領域と、放熱領域と放熱部を接続し、ゲート電極、ソース電極およびドレイン電極と電気的に絶縁された放熱線路を備えることを特徴とする高周波用半導体装置が提供される。
【発明の効果】
【０００８】
本発明の一実施態様によれば、高周波用半導体装置において、発熱による出力特性劣化などの不具合の発生を抑え、高周波においても良好な特性を得ることが可能となる。
【発明を実施するための最良の形態】
【０００９】
以下本発明の実施形態について、図を参照して説明する。
【００１０】
（実施形態１）
図１に本実施形態の高周波用半導体装置であるマルチフィンガー型のＦＥＴ素子の平面図を、図２にそのＡ−Ａ’断面図を示す。図に示すように、例えばＧａＮ／ＡｌＧａＮ半導体層（図示せず）が形成されたＳｉＣからなる化合物半導体基板１に、動作領域２が形成され、この動作領域２上に、ゲート電極３が形成されている。そして、動作領域２上を含む領域に、ゲート電極３を挟んで交互にソース電極４、ドレイン電極５が形成されている。ゲート電極３は、ゲート配線６を介して外部とボンディングされ入出力するためのゲートパッド７と接続されている。そして、ゲートパッドに隣接して、ソースパッド８が形成され、ゲートパッド７、ソースパッド８と、動作領域を挟んで反対側にドレインパッド９が形成されている。さらに、ゲート配線６或いはＳｉＮ層などのパシベーション膜（図示せず）と接することなく、ソース電極４とソースパッド８が接続され、ドレイン電極５とドレインパッド９が接続されている。
【００１１】
そして、ゲート電極３−ソース電極４間またはゲート電極３−ドレイン電極５間の化合物半導体基板１上に、例えばＳｉＮからなる絶縁保護膜１０を介して放熱領域１１が設けられ、例えばＴｉ／Ａｕなどから構成されるエアブリッジ構造の放熱線路１２と接続されている。放熱線路１２は、動作領域２外の化合物半導体基板１上に設けられ、例えばＴｉ／Ａｕなどから構成される放熱部１３と接続されている。放熱線路１２の一部には、化合物半導体基板１表面側に熱を放出するための例えば金メッキを施した放熱板１２ａが設けられている。放熱線路１２とゲート電極３、ソース電極４およびドレイン電極５間には空隙１４が設けられ、電気的に絶縁されている。
【００１２】
このように構成されたマルチフィンガー型のＦＥＴ素子における熱分布を図３に示す。また、比較例として、従来の放熱線路を設けないマルチフィンガー型のＦＥＴ素子における熱分布を図４に示す。図に示すように、ゲート電極の位置に相当する温度のピーク位置は変わらないが、ピーク温度、ピーク間温度とも従来より低下していることがわかる。これは、ゲート電極３−ソース電極４間、ゲート電極３−ドレイン電極５間に設けられた放熱領域１１において、放熱線路１２を経て放熱板１２ａから、そして放熱部１３を経て化合物半導体基板１から熱が放出され、素子全体として効率よく放熱することが可能となるためである。
【００１３】
そして、このような構成のマルチフィンガー型のＦＥＴ素子において、素子特性は従来の構成のものと同等であった。
【００１４】
本実施形態において、化合物半導体基板としてＧａＮ／ＡｌＧａＮ半導体層が形成されたＳｉＣ基板を用いたが、これに限定されるものではなく、ＡｌＧａＡｓ／ＧａＡｓ半導体層が形成された半絶縁性ＧａＡｓ基板などを用いることができる。
【００１５】
また、放熱線路１２、放熱部１３はＴｉ／Ａｕなどから構成されているが、熱伝導性の高い部材であれば、特に限定されるものではなく、また、放熱線路１２、放熱部１３は異なる構成としてもよい。
【００１６】
また、放熱線路１２は、ゲート電極３、ソース電極４およびドレイン電極５と空隙１４により絶縁されているが、放熱線路１２は各電極から離間する必要がある。これは、ゲート電極３−ソース電極４間のキャパシタンスを抑えるためである。しかしながら、必ずしも空隙である必要はなく、例えば図５に示すように、絶縁膜１５を介して形成されていてもよい。
【００１７】
また、絶縁保護膜１０として、ＳｉＮ膜を用いているが、半導体層において動作時に形成される空乏層の広がりを抑え、外部からの汚染を防止することができ、電極間を絶縁することができる絶縁保護膜であれば特に限定されるものではなく、その他ＳｉＯ２、ＳｉＯＮなどを用いることが可能である。また、このような絶縁保護膜は、必ずしも単層である必要はなく、異なる２層以上の膜から構成されていてもよい。
【００１８】
このような構成のマルチフィンガー型のＦＥＴ素子において、ＨＥＭＴ（High Electron Mobility Transistor）の他、ＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor）や、ＭＩＳＦＥＴ（Metal insulator semiconductor field effect transistor）などのＦＥＴ素子を用いることが可能である。そして、このように構成されたマルチフィンガー型のＦＥＴ素子は、例えば電力増幅装置として用いられる。
【００１９】
尚、本発明は、上述した実施形態に限定されるものではない。その他要旨を逸脱しない範囲で種々変形して実施することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一態様による高周波用半導体装置であるマルチフィンガー型のＦＥＴ素子の平面図。
【図２】図１のＡ−Ａ’断面図
【図３】本発明の一態様による高周波用半導体装置であるマルチフィンガー型のＦＥＴ素子における温度分布を示す図。
【図４】従来の高周波用半導体装置であるマルチフィンガー型のＦＥＴ素子における温度分布を示す図。
【図５】本発明の一態様による高周波用半導体装置であるマルチフィンガー型のＦＥＴ素子の断面図。
【符号の説明】
【００２１】
１…化合物半導体基板、２…動作領域、３…ゲート電極、４…ソース電極、５…ドレイン電極、６…ゲート配線、７…ゲートパッド、８…ソースパッド、９…ドレインパッド、１０…絶縁保護膜、１１…放熱領域、１２…放熱線路、１３…放熱部、１４…空隙、１５…絶縁膜
【図１】
2008112793.tif 000003
【図２】
2008112793.tif 000004
【図３】
2008112793.tif 000005
【図４】
2008112793.tif 000006
【図５】
2008112793.tif 000007