(57)【要約】【課題】ＬＳＩを配線基板上に実装する半導体装置の回路設計の検証を、短いＴＡＴで且つ高い精度で検証するシステムを提供する。【解決手段】論理情報展開手段２１は、ＰＫＧネットリスト１１から、共通信号端子を抽出し、共通信号端子に接続する抵抗、コンデンサ、スイッチの物理情報を、抵抗・コンデンサライブラリ１２を参照して、電気特性情報に置き換える。ネットリスト・ルール整合検証手段２２は、抽出した各共通信号端子について、その電気特性情報が、ＬＳＩルールファイル１３に記述された制約ルールを満たすか否かを判定することで、論理及び回路検証に代える。論理・電気ＳＩＭ実行手段２４は、ネットリストから、検証が終了した共通信号端子の接続部分を除いた未検証ネットリスト３３について、論理検証及び電気検証を行う。【選択図】図１
2008242903.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の回路設計を検証する回路設計検証システムにおいて、
半導体装置のネットリストから該ネットリストに含まれる共通信号端子を抽出する共通信号端子抽出手段と、
部品ライブラリを記憶する記憶装置を参照して、前記抽出された共通信号端子に接続する部品の情報を、電気的特性情報に置き換える情報変換手段と、
前記共通信号端子の電気的制約ルールを記述するルールファイルを記憶する記憶装置を参照し、前記電気的特性情報が電気的制約ルールを満たすか否かを判定する整合検出手段と、
前記ネットリストから、前記抽出された共通信号端子及び対応する部品の情報を除いて未検証ネットリストを作成する未検証ネットリスト作成手段と、
前記作成した未検証ネットリストに基づいて、少なくとも論理シミュレーションを実行するシミュレーション実行手段と、を有することを特徴とする回路設計検証システム。
【請求項２】
前記シミュレーション実行手段は、前記論理シミュレーションに加えて、ＬＳＩのＩ／Ｏバッファの情報を付加して電気シミュレーションを実行する、請求項１に記載の回路設計検証システム。
【請求項３】
前記部品ライブラリは、抵抗部品の抵抗値、定格値及び接続電圧の情報、並びに、コンデンサ部品の容量、定格値及び接続電圧の情報の少なくとも一部を含む、請求項１又は２に記載の回路設計検証システム。
【請求項４】
前記電気的制約ルールが、前記共通信号端子に許容されるファンアウト数、抵抗部品の抵抗値、定格値及び接続電圧の情報、並びに、コンデンサ部品の容量、定格値及び接続電圧の情報の少なくとも一部を含む、請求項３に記載の回路設計検証システム。
【請求項５】
半導体装置の回路設計を検証する回路設計検証方法において、
半導体装置のネットリストから該ネットリストに含まれる共通信号端子を抽出するステップと、
部品ライブラリを記憶する記憶装置を参照して、前記抽出された共通信号端子に接続する部品の情報を、電気的特性情報に置き換えるステップと、
前記共通信号端子の電気的制約ルールを記述するルールファイルを記憶する記憶装置を参照し、前記電気的特性情報が電気的制約ルールを満たすか否かを判定するステップと、
前記ネットリストから、前記抽出された共通信号端子及び対応する部品の情報を除いて未検証ネットリストを作成するステップと、
前記作成した未検証ネットリストに基づいて、少なくとも論理シミュレーションを実行するステップと、を有することを特徴とする回路設計検証方法。
【請求項６】
半導体装置の回路設計を検証するコンピュータのためのプログラムであって、前記コンピュータに、
半導体装置のネットリストから該ネットリストに含まれる共通信号端子を抽出するステップと、
部品ライブラリを記憶する記憶装置を参照して、前記抽出された共通信号端子に接続する部品の情報を、電気的特性情報に置き換えるステップと、
前記共通信号端子の電気的制約ルールを記述するルールファイルを記憶する記憶装置を参照し、前記電気的特性情報が電気的制約ルールを満たすか否かを判定するステップと、
前記ネットリストから、前記抽出された共通信号端子及び対応する部品の情報を除いて未検証ネットリストを作成するステップと、
前記作成した未検証ネットリストに基づいて、少なくとも論理シミュレーションを実行するステップと、を実行させることを特徴とするプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路設計検証システム、方法、及び、プログラムに関し、更に詳しくは、配線基板（回路基板）上にＬＳＩチップを実装する半導体装置における設計の妥当性を検証する際に好適な回路設計検証システム、方法、及び、プログラムに関する。
【背景技術】
【０００２】
半導体装置は、一般的に１つ以上のＬＳＩや、実装部品を印刷配線基板（ＰＷＢ）上に実装して、電子機器に搭載される。近年のＰＷＢの開発においては、半導体装置の高速化、高密度化、要求機能の複雑化に伴い、設計がより複雑化している。特に、ＰＷＢでは、基板上に抵抗やコンデンサなどの実装部品が実装される結果、その設計検証に際して、論理シミュレーション及び電気シミュレーションの双方が必要であり、検証に多大の時間（ＴＡＴ）を要していた。
【０００３】
従来の検証手法では、装置レベルの論理シミュレーションはＴＡＴが膨大であり、このＴＡＴ短縮のために、シミュレーションモデルを擬似モデル化する手法が採用されている。この擬似モデル化では、抵抗やコンデンサ、電源端子や接地端子などを含む共通信号端子が、装置シミュレーションの対象外になるため、目視による確認が不可欠である。また、アナログ回路は、そもそも論理シミュレーションが出来ず、抵抗や、コンデンサ、電源端子、接地端子などと共に、目視確認に頼る必要があり、目視確認による検証のため大きなＴＡＴを要していた。
【０００４】
また、論理検証が終わった後の電気的検証においては、双方向バッファ間に終端接続などがある場合は、クランプか終端かを回路構成のみから完全に識別することは不可能であり、論理情報を付与しないと検証できない。従って、この面からも、検証に大きなＴＡＴを要していた。
【０００５】
更には、アナログ信号や、電流信号、電圧信号が通過する共通信号端子の接続は、ＬＳＩベンダーからその仕様が提示され、仕様通りに実装することが優先されることが多々ある。ここでも、その接続の検証は、一般に目視に頼る必要があり、ヒューマンエラーを引き起こす問題があった。
【０００６】
特許文献１には、デジタル・アナログ混載回路をシミュレーションする際に、アナログ回路部分を、デジタル・シミュレーションに適した回路モデルに変換する技術が記載されている。この文献では、その変換ルールとして、例えば、電源回路やグランドネットを削除し、且つ、抵抗やコンデンサを、自動的にスルーゲートやディレイゲートなどに置き換えることを提案している。
【特許文献１】特開平１０−２５４９３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載の技術によると、アナログ信号が通過する共通信号端子を有する回路部分を、論理シミュレーションに適した回路モデルに変換することで、シミュレーションにおけるＴＡＴの短縮を可能とする。しかし、アナログ回路部分を適当なゲートなどに変換するモデルでは、得られる検証結果がその正確さに欠ける問題がある。また、電源回路やグランドネットなどを検証の対象から除外するので、その部分を目視などによって確認する必要があり、その結果、ＴＡＴの短縮には限界があった。
【０００８】
本発明は、上記従来技術の問題に鑑み、特に、論理的及び電気的に正しい回路構成であることを検証するＰＷＢなどの設計検証のためのシミュレーションに好適に使用でき、そのようなシミュレーションに際して、目視点検の必要性をより省くことでシミュレーションによる自動設計検証を容易とする回路設計検証システム、方法、及び、プログラムを提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明の回路設計検証システムは、半導体装置の回路設計を検証する回路設計検証システムにおいて、
半導体装置のネットリストから該ネットリストに含まれる共通信号端子を抽出する共通信号端子抽出手段と、
部品ライブラリを記憶する記憶装置を参照して、前記抽出された共通信号端子に接続する部品の情報を、電気的特性情報に置き換える情報変換手段と、
前記共通信号端子の電気的制約ルールを記述するルールファイルを記憶する記憶装置を参照し、前記電気的特性情報が電気的制約ルールを満たすか否かを判定する整合検出手段と、
前記ネットリストから、前記抽出された共通信号端子及び対応する部品の情報を除いて未検証ネットリストを作成する未検証ネットリスト作成手段と、
前記作成した未検証ネットリストに基づいて、少なくとも論理シミュレーションを実行するシミュレーション実行手段と、を有することを特徴とする。
【００１０】
また、本発明の回路設計検証方法は、半導体装置の回路設計を検証する回路設計検証方法において、
半導体装置のネットリストから該ネットリストに含まれる共通信号端子を抽出するステップと、
部品ライブラリを記憶する記憶装置を参照して、前記抽出された共通信号端子に接続する部品の情報を、電気的特性情報に置き換えるステップと、
前記共通信号端子の電気的制約ルールを記述するルールファイルを記憶する記憶装置を参照し、前記電気的特性情報が電気的制約ルールを満たすか否かを判定するステップと、
前記ネットリストから、前記抽出された共通信号端子及び対応する部品の情報を除いて未検証ネットリストを作成するステップと、
前記作成した未検証ネットリストに基づいて、少なくとも論理シミュレーションを実行するステップと、を有することを特徴とする。
【００１１】
更に、本発明のプログラムは、半導体装置の回路設計を検証するコンピュータのためのプログラムであって、前記コンピュータに、
半導体装置のネットリストから該ネットリストに含まれる共通信号端子を抽出するステップと、
部品ライブラリを記憶する記憶装置を参照して、前記抽出された共通信号端子に接続する部品の情報を、電気的特性情報に置き換えるステップと、
前記共通信号端子の電気的制約ルールを記述するルールファイルを記憶する記憶装置を参照し、前記電気的特性情報が電気的制約ルールを満たすか否かを判定するステップと、
前記ネットリストから、前記抽出された共通信号端子及び対応する部品の情報を除いて未検証ネットリストを作成するステップと、
前記作成した未検証ネットリストに基づいて、少なくとも論理シミュレーションを実行するステップと、を実行させることを特徴とする。
【００１２】
本発明の回路設計検証システム、方法、プログラムによると、ネットリストに記載された端子のうち共通信号端子については、その共通信号端子に接続する部品の物理情報を電気特性情報に置き換え、ルールファイルを参照してその電気特性情報が電気制約ルールを満たすか否かを判定する。この判定による検証が行われると、その共通信号端子及び部品の情報はネットリストから除くことができ、それ以外の端子を含む未検証のネットリストについて、従来と同様なシミュレーションによる検証を行うことが出来る。
【００１３】
本発明の回路設計検証システムでは、前記シミュレーション実行手段が、前記論理シミュレーションに加えて、ＬＳＩのＩ／Ｏバッファの情報を付加して電気シミュレーションを実行する構成を採用できる。
【００１４】
また、前記部品ライブラリが、抵抗部品の抵抗値、定格値及び電圧値の情報、並びに、コンデンサ部品の容量、定格値及び接続電圧の情報の少なくとも一部を含む構成を採用してもよい。
【００１５】
更に、前記電気的制約ルールが、前記共通信号端子に許容されるファンアウト数、抵抗部品の抵抗値及び定格値、並びに、コンデンサ部品の容量、定格値及び接続電圧を含む構成を採用してもよい。
【発明の効果】
【００１６】
本発明の回路設計検証システム、方法、及び、プログラムによると、共通信号端子に接続する部品の電気的特性情報を求め、その電気的特性情報が電気的制約ルールを満たすか否かを判定することにより、共通信号端子に対応するネットリストの部分をネットリストから除いたシミュレーションによる検証が可能になる。このため、回路設計検証の効率が向上し、回路設計検証におけるＴＡＴが短縮できる。また、擬似モデルを最初から使用する従来の手法に比して、検証品質が向上し、設計修正の後戻り発生を抑えることが可能になる。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照し、本発明の実施の形態に係る回路設計検証システム、方法、及び、プログラムについて説明する。図１は、本発明の一実施形態に係る回路設計検証システムを示す。回路設計検証システムは、ＰＫＧネットリスト１１を入力し、抵抗・コンデンサライブラリ１２、及び、ＬＳＩルールファイル１３を参照して、共通信号端子に接続する実装部品を電気特性情報に変換する抵抗・コンデンサ接続部物理→論理情報展開手段（以下、論理情報展開手段）２１と、論理情報展開手段２１の出力である中間ネットリストを、ＬＳＩルールファイル１３を参照して検証するネットリスト・ルール整合検証手段（以下、ルール整合検証手段）２２と、ＰＫＧネットリスト１１から未検証ネットリスト３３を抽出する未検証ネットリスト作成手段２３と、未検証ネットリスト３３に、Ｉ／Ｏバッファモデル１５を加えた従来の手法で、シミュレーション（ＳＩＭ）検証を行う論理・電気ＳＩＭ実行手段２４とを備える。
【００１８】
論理情報展開手段２１は、半導体装置のネットリストから共通信号端子を抽出する共通信号端子抽出手段と、抽出された共通信号端子に接続する部品の情報を、電気的特性情報に置き換える情報変換手段とを構成する。論理・電気ＳＩＭ実行手段２４は、装置論理検証結果３４を出力する。上記各手段は、回路設計検証を実行するコンピュータに搭載されるプログラムによって実現できる。
【００１９】
図３〜図６は、上記実施形態の回路設計検証システムで使用される入力データ、回路設計検証システムで得られる中間データ、及び、出力データを例示している。ＰＫＧネットリスト１１には、設計検証の対象である、配線基板の回路上で記述された全部品の接続関係が定義される。図３（ａ）に、ＰＫＧネットリスト１１に記述される回路の構成を示した。この例では、ＰＷＢ上にＬＳＩ１及びＬＳＩ２が実装され、ＬＳＩ１は、抵抗モジュール１によって、電源（１．２Ｖ）にプルアップされ、グランド（ＧＮＤ）にプルダウンされる。抵抗・コンデンサライブラリ１２は、抵抗値、容量や定格値といった電気的な特性と、端子の接続関係とを定義している。抵抗・コンデンサライブラリ１２は、過去の設計に際して既に検証され、その検証によって正当性が確認された部品の定格や、接続関係が定義される。抵抗・コンデンサライブラリ１２の内容を図３（ｂ）に示している。この例では、抵抗・コンデンサライブラリ１２は、抵抗及びコンデンサの定格値、スイッチやコネクタ等の縮退可能な部品の接続関係を定義している。例えば抵抗１は、２つの抵抗器を含むモジュールを構成している。
【００２０】
ＬＳＩルールファイル１３は、過去に実機に採用され、その結果としてライブラリ情報として取り込まれた全てのＬＳＩについて、ＬＳＩの共通信号端子に対する接続ルールを定義している。図４（ａ）に示した例では、ＬＳＩの各共通信号通端子について、その端子の用途が、プルアップ接続か、プルダウン接続かの区別や、接続される抵抗器の抵抗値、定格値、及び接続電圧、接続されるコンデンサの容量、定格値、及び接続電圧、端子に許容できるファンアウト数などの電気的制約ルールが示されている。
【００２１】
中間ネットリスト３１は、論理情報展開手段２１から出力されるもので、例えば図４（ｂ）に示すように、ネットリストに電気的特性情報を付加したものである。同図には、ネットリストから抽出された共通信号端子に接続する実装部品である抵抗、コンデンサの電気的特性情報が示され、また、スイッチ、コネクタ部品については、接続を縮退した状態で示される。共通信号検証結果３２には、検証が完了した共通信号端子の検証結果が示される（図５（ａ））。中間ネットリスト３１から、検証が終了した共通信号端子の情報を除くことにより、図５（ｂ）に示す未検証ネットリスト３３が得られる。未検証ネットリスト３３に対して、既に論理検証が完了している、図５（ｃ）に示すような擬似装置ＳＩＭモデル１４を適用することで、論理検証を実行する。その結果、図６（ａ）に示した装置論理検証結果３４が得られる。この装置論理検証が行われたＬＳＩに、図６（ｂ）に示すようなＩ／Ｏモデル１５の情報が付加されて、電気検証のシミュレーションが実行される。Ｉ／Ｏモデル１５には、Ｉ／Ｏバッファの入力／出力の区別や、バッファ構成などが定義される。
【００２２】
論理情報展開手段２１は、上述のＰＫＧネットリスト１１と抵抗・コンデンサライブラリ１２とＬＳＩルールファイル１３とから、共通信号端子に接続される回路構成を抽出し、縮退可能部品を縮退して物理情報を排除し、電気特性情報を付与して、中間ネットリスト３１を生成する機能を有する。ルール整合検証手段２２は、中間ネットリスト３１を入力し、ＬＳＩルールファイル１３で定義される接続ルールとの整合チェックを実施し、共通信号検証結果３２を生成する機能を有する。
【００２３】
図２は、図１の回路設計検証システムの処理を示すフローチャートである。まず、回路設計検証システムは、ＰＫＧネットリスト１１、抵抗・コンデンサライブラリ１２、及び、ＬＳＩルールファイル１３を入力する（ステップＡ１〜Ａ３）。ＰＫＧネットリスト１１に記述された端子を順次に選択し、その選択した端子が、ＬＳＩルールファイル１３に定義される共通信号端子か否かを判定する（ステップＡ４）。ステップＡ４で、共通信号端子と判定された場合にはステップＡ５へ、そうでない場合にはステップＡ９へ進む。
【００２４】
論理情報展開手段２１は、ステップＡ５で、共通信号端子を物理情報→論理情報に展開する。このステップでは、接続される抵抗、コンデンサ、コネクタ、スイッチ部品、コネクタのピンなどの接続関係を、抵抗・コンデンサライブラリ１２より入手する。抵抗部品には、抵抗値、定格値、接続電圧の情報を付与し、コンデンサ部品には、容量、定格値、接続電圧の情報を付与し、スイッチ部品やコネクタについては縮退し、その先の接続に対しも再度同様の処理を行い、得られた結果を中間ネットリスト３１として出力する（ステップＡ６）。
【００２５】
次に、ルール整合検証手段２２が、中間ネットリスト３１とＬＳＩルールファイル１３との整合関係をチェックする。抵抗部品については、抵抗値、定格値、接続電圧、ファンアウト数が守られていること、コンデンサ部品については、容量値、定格値、接続電圧、ファンアウト数が守られてることを検証する（ステップＡ７）。ルール整合検証手段２２による整合結果は、共通信号検証結果３２として出力される（ステップＡ８）。
【００２６】
一方、ネットリストから選択された端子が、ステップＡ４において共通信号端子でないと判定された場合には、未検証ネットリスト作成手段２３が、その選択された端子の接続情報を未検証ネットリスト３３に出力する（ステップＡ９）。ステップＡ１０で、全端子の処理が完了したか否かをチェックし、完了してない場合には、未処置の端子に対しステップＡ４の判定を行い、また、それに後続する処理を行い、全ての端子の処理が完了した後にはステップＡ１１に進む。全端子の処理が完了すると、共通信号端子に対する論理検証及び電気検証に相当する検証処理が完了しており、検証結果は共通信号検証結果３２に出力される。検証された共通信号端子以外の端子の接続については、未検証ネットリスト３３内にリストアップされている。
【００２７】
次に、論理・電気ＳＩＭ実行手段２４が、未検証ネットリスト３３に対する検証を行う。検証は論理及び電気検証の双方を含む。論理検証では、従来技術を用いて、論理ＳＩＭ済みの擬似装置ＳＩＭモデル１４を入力し（ステップＡ１１）、擬似装置ＳＩＭモデル１４と未検証ネットリスト３３の一致チェックを行い、論理検証する（ステップＡ１２）。図５（ｃ）に、擬似装置ＳＩＭモデル１４の例を示している。ここでは、既に診断が完了した共通信号端子は除かれている。なお、この論理検証では、一致チェックではなく、未検証ネットリスト３３（図５（ｂ））について、通常の論理検証を行っても良い。検証結果は、装置論理検証結果３４として出力する（ステップＡ１３）。装置論理検証結果３４では、例えば論理シミュレーションが良好であった旨、及び、ＬＳＩ１の＃２ピンのデータが存在しないとしてエラーが出力される（図６（ａ））。これは、ルールファイルには、＃２ピンを有するＬＳＩがライブラリ登録されていないことを意味し、この場合には、そのルールファイルを作成するか、或いは、目視などによる検証処理が行われる。
【００２８】
電気的検証については、まず、図５（ｂ）の未検証ネットリスト３３にＩ／Ｏバッファモデル１５を入力し（ステップＡ１４）、伝送路シミュレーション等の従来技術を用いて検証する（ステップＡ１５）。Ｉ／Ｏバッファモデル１５の例を図６（ｂ）に示した。検証結果は、装置論理検証結果３４（図６（ａ））に出力する（ステップＡ１６）。
【００２９】
図３〜図６を更に参照して、ネットリストの具体的な検証処理の例を説明する。まず、ＰＫＧネットリスト１１（図３（ａ））の入力、抵抗・コンデンサライブラリ１２（図３（ｂ））の入力、及び、ＬＳＩルールファイル１３（図４（ａ））の入力を行う（ステップＡ１〜Ａ３）。次いで、ＰＫＧネットリスト１１の全接続情報を認識する。ＰＫＧネットリスト１１に記述された端子が、共通信号端子か否かを順次にチェックする（ステップＡ４）。ここで、ＬＳＩ１の＃１ピンは、ＬＳＩルールファイル１３に定義されていないため、共通信号端子ではないと判断し、ＬＳＩ１の＃１ピンからの接続であるＬＳＩ２の＃１ピンまでを未検証ネットリスト３３に登録する（ステップＡ９）。
【００３０】
同様に、ＬＳＩ１の＃２ピンは、共通信号端子ではないため（ステップＡ４）、ＬＳＩ２の＃２ピンまでの接続を、未検証ネットリスト３３に登録する（ステップＡ９）。ＬＳＩ１の＃３ピンは、ＬＳＩルールファイル１３に定義されているため、共通信号端子と判定する（ステップＡ４）。また、接続先が抵抗・コンデンサライブラリ１２に定義されている抵抗１の＃１−＃２ピンであるから、この抵抗１の物理情報を、抵抗・コンデンサライブラリ１２に定義される抵抗値である５０Ω、定格値０．６Ｗと、ＰＫＧネットリスト１１に記載される接続先の電圧である１．２Ｖに変換し（ステップＡ５）、中間ネットリスト３１に出力する（ステップＡ６）。
【００３１】
次いで、中間ネットリスト３１の情報と、ＬＳＩルールファイル１３のＬＳＩ１の＃１ピンとの整合チェックを実施し、抵抗値は５０Ωで一致、定格値も０．６Ｗで確保、接続電圧は１．２Ｖで一致、ファンアウト数も制限の１以内であるから、問題がないと判定する（ステップＡ７）。このため、共通信号検証結果３２に、“ＬＳＩ１…ＯＫ”として出力する（ステップＡ８）。同様に、ＬＳＩ１の＃４ピンを中間ネットリスト３１に展開する（ステップＡ４〜Ａ６）。ここで、中間ネットリスト３１の抵抗値は１００Ω、ＬＳＩルールファイル１３の抵抗値は５０Ωと一致しないため、共通信号検証結果３２に“ＬＳＩ２…ＮＧ、抵抗値が不正”として出力する（ステップＡ８）。
【００３２】
全端子の判定処理又は中間ネットリストへの出力処理が完了すると（ステップＡ１０）、共通信号端子の検証は完了しており、未検証部分は、未検証ネットリスト３３に抽出された状態となる。以降は、従来手法を用いた検証を実施する。論理検証については、共通信号端子の接続を省略した擬似装置ＳＩＭモデル１４を入力（ステップＡ１１）し、一致判定により、未検証ネットリスト３３の論理を検証する（ステップＡ１２）。検証結果を、“論理シミュレーション…ＯＫ”とし、装置論理検証結果３４に出力する（ステップＡ１３）。電気検証についても、同様に従来手法を用いて検証する。より詳細には、Ｉ／Ｏバッファモデル１５を入力し（ステップＡ１４）、伝送路シミュレーションを実施する（ステップＡ１５）。検証結果を、先の装置論理検証結果３４に出力する（ステップＡ１６）。ＬＳＩ１の＃２ピンは、バッファモデルが特定できないため、検証できなかったことを装置論理検証結果３４に出力する。
【００３３】
本実施形態では、上記のようにして、ネットリストに記述された端子を、共通信号端子と共通信号端子以外の端子とに分類し、共通信号端子に対してはルールファイルによる判定を行い、共通信号端子以外の端子については従来のシミュレーションを適用する。このようなシミュレーションを用いることで、論理及び回路シミュレーションにおける検証項目を減らすことなく、また、不完全な簡易検証モデルを用いることなく、検証効率を改善することが可能である。
【００３４】
論理情報展開手段２１で生成される中間ネットリスト３１について、ネットリスト・ルール整合検証手段２２で共通信号に対する検証を行い、共通信号検証結果３２を作成することで、電気検証シミュレーションに代える。また、未検証ネットリスト作成手段２３で、まだ検証の終わってない未検証ネットリスト３３については、論理・電気ＳＩＭ実行手段２４を用いて未検証箇所を検証する。これによって、検証品質を損なうことなく、検証効率を向上させることが出来る。
【００３５】
以上、説明したように、上記実施形態では、抵抗などを近似して論理シミュレーションを行う従来の共通信号端子の論理検証を、ルールベースに記述された電気制約ルールを用いた接続チェックに置き換えることにより、検証品質を損なうことなく、ＴＡＴを短縮できる検証が可能になる。
【００３６】
また、共通信号端子について、従来の目視によるチェックを、ルールベースの接続チェックに置き換えることにより、人為的なミスがなくなるため、検証品質が向上する。
【００３７】
更に、従来は電気シミュレーションを行っていた共通信号端子の電気的検証を、ルールベースの接続チェックとすることにより、検証モデルの作成が不要となり、検証ＴＡＴが短縮する。
【００３８】
更に、電気シミュレーションを行っていた従来の共通信号端子の電気的検証が、論理情報を付与した双方向信号のルールベースの接続チェックに置き換わるので、論理情報を付与する必要がなくなり、検証効率が改善される。
【００３９】
更に、従来のルールベースの接続チェックにおいて、接続先の物理情報の定義を、論理及び電気情報の定義とすることで、設計の物理的な自由度を確保し、ルール作成効率を改善することが出来る。
【００４０】
以上、本発明をその好適な実施態様に基づいて説明したが、本発明の回路設計検証システム、方法、及び、プログラムは、上記実施態様の構成にのみ限定されるものではなく、上記実施態様の構成から種々の修正及び変更を施したものも、本発明の範囲に含まれる。
【図面の簡単な説明】
【００４１】
【図１】本発明の一実施形態に係る回路設計検証システムのブロック図。
【図２】図１の回路設計検証システムの処理を示すフローチャート。
【図３】（ａ）はＰＫＧネットリストに記述される回路を例示する回路図、（ｂ）は抵抗・コンデンサライブラリのデータを例示するデータリスト。
【図４】（ａ）はＬＳＩルールファイルを例示するデータリスト、（ｂ）は中間ネットリストに記述される回路を示す回路図。
【図５】（ａ）は共通信号端子の検証結果を示すデータリスト、（ｂ）は未検証ネットリストに記述される回路を示す回路図、（ｃ）は擬似装置ＳＩＭモデルを示す回路図。
【図６】（ａ）は装置論理検証結果を示すデータリスト、（ｂ）はＩ／Ｏモデルを示すデータリスト。
【符号の説明】
【００４２】
１１：ＰＫＧネットリスト
１２：抵抗・コンデンサライブラリ
１３：ＬＳＩルールファイル
１４：擬似装置ＳＩＭモデル
１５：Ｉ／Ｏバッファモデル
２１：抵抗・コンデンサ接続部物理→論理情報展開手段
２２：ネットリスト・ルール整合検証手段
２３：未検証ネットリスト作成手段
２４：論理・電気ＳＩＭ実行手段
３１：中間ネットリスト
３２：共通信号検証結果
３３：未検証ネットリスト
３４：装置論理検証結果
【図１】
2008242903.tif 000003
【図２】
2008242903.tif 000004
【図３】
2008242903.tif 000005
【図４】
2008242903.tif 000006
【図５】
2008242903.tif 000007
【図６】
2008242903.tif 000008