(57)【要約】【課題】縦長表示にも横長表示にも対応可能な表示制御回路と、この表示制御回路を有する表示装置とを提供する。【解決手段】ＬＣＤドライバ２は、ＲＧＢ画素データを格納するＲＡＭ（メモリ）６と、ＲＡＭ６の書込を制御する書込制御回路７と、ホストコンピュータ（ＣＰＵ）８からＲＧＢ画素データ等を受け取るインターフェース回路９と、複数の画素電圧供給部１０とを有する。各画素電圧供給部１０は、第１のセレクタ１１と、第２のセレクタ１２と、Ｄ／Ａ変換器１３と、アンプ１４とを有する。ＬＣＤドライバ２内に、縦長表示用の液晶パネル１駆動時と横長表示用の液晶パネル１駆動時で選択動作を変更可能な第２のセレクタ１２を設け、ＲＡＭ６に格納するＲＧＢ画素データのビット数も縦長表示用の液晶パネル１駆動時と横長表示用の液晶パネル１駆動時で変更するため、ＲＡＭ６への書込順序やＲＡＭ６からの読出順序を変えなくても、同じＬＣＤドライバ２を用いて、両方のタイプの液晶パネル１を駆動可能である。【選択図】図３
2008262090.tif 000002
【特許請求の範囲】
【請求項１】
３色画素データを格納するメモリと、
表示パネルに縦長表示を行う場合には前記メモリから読み出したｍ画素分の３色画素データの中からいずれか一色のｍ（ｍは１以上の整数）画素分の画素データを順に選択し、前記表示パネルに横長表示を行う場合には前記メモリから読み出したｎ（ｎは１以上のｍとは異なる整数）画素分の３色画素データの中からいずれか一色のｎ画素分の画素データを順に選択する第１の選択手段と、
縦長表示の場合には前記第１の選択手段が選択した前記ｍ画素分の画素データの中から１画素の画素データを順に選択し、横長表示の場合には前記第１の選択手段が選択した前記ｎ画素分の画素データの中から１画素の画素データを順に選択する第２の選択手段と、
前記第２の選択手段が選択した画素データをアナログ画素電圧に変換するＤ／Ａ変換器と、
縦長表示と横長表示とで互いに異なるビット数の３色画素データを前記メモリに格納する制御を行う書込制御手段と、を備えることを特徴とする表示制御回路。
【請求項２】
前記第１の選択手段に入力される画素データのビット総数は、縦長表示の場合も横長表示の場合も同じであり、
前記第２の選択手段に入力される画素データのビット総数は、縦長表示の場合も横長表示の場合も同じであることを特徴とする請求項１に記載の表示制御回路。
【請求項３】
前記第１の選択手段は、前記表示装置の１水平表示期間中に、３色画素データを各色ごとに交互に、縦長表示の場合にはｍ×３回選択し、横長表示の場合にはｎ×３回選択し、
前記第２の選択手段は、前記表示装置の１水平表示期間中に、前記第１の選択手段が選択した画素データを画素ごとに交互に、縦長表示の場合にはｍ回選択し、横長表示の場合にはｎ回選択することを特徴とする請求項１または２に記載の表示制御回路。
【請求項４】
前記書込制御手段は、同一画素の３色画素データを全ビット同時に前記メモリに格納する制御を行い、
前記第１の選択手段は、前記メモリから読み出した３色画素データをビット単位に色ごとに順に選択することを特徴とする請求項１乃至３のいずれかに記載の表示制御回路。
【請求項５】
縦横に列設された信号線および走査線の各交点に対応して設けられる複数の画素スイッチを有する表示パネルと、
前記複数の画素スイッチに供給されるアナログ画素電圧を生成する表示制御回路と、を備えた表示制御回路と、を備え、
前記表示制御回路は、
３色画素データを格納するメモリと、
表示パネルに縦長表示を行う場合には前記メモリから読み出したｍ画素分の３色画素データの中からいずれか一色のｍ画素分の画素データを順に選択し、前記表示パネルに横長表示を行う場合には前記メモリから読み出したｎ画素分の３色画素データの中からいずれか一色のｎ画素分の画素データを順に選択する第１の選択手段と、
縦長表示の場合には前記第１の選択手段が選択した前記ｍ画素分の画素データの中から１画素の画素データを順に選択し、横長表示の場合には前記第１の選択手段が選択した前記ｎ画素分の画素データの中から１画素の画素データを順に選択する第２の選択手段と、
前記第２の選択手段が選択した画素データをアナログ画素電圧に変換するＤ／Ａ変換器と、
縦長表示と横長表示とで互いに異なるビット数の３色画素データを前記メモリに格納する制御を行う書込制御手段と、を有することを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示パネルを駆動する表示制御回路と、この表示制御回路を備えた表示装置とに関する。
【背景技術】
【０００２】
従来、携帯電話には、縦長の液晶パネルが用いられてきた。この種の液晶パネルの上端または下端付近には、ＲＡＭ内蔵型液晶ディスプレイドライバ（以下、ＬＣＤドライバ）が配置されている。従来のＬＣＤドライバは、液晶パネルで縦長表示を行うことを想定して設計されており、ＴＶ画面のような横長の表示を行うことは想定していなかった（特許文献１参照）。
【０００３】
液晶パネルに横長の表示を行うやり方として、以下の３つのいずれかの手法が考えられる。
（１）ＬＣＤドライバの配置は変えずに、液晶パネルを横向きに配置して、表示メモリへのデータ書き込み方向も横から縦に変更する。
（２）液晶パネルの短辺を、横長表示用の長辺として、縦長の液晶パネルの表示領域の一部を利用して横長表示を行う。
（３）横長表示の液晶パネルを駆動するためのＬＣＤドライバを新規に開発する。
【０００４】
しかしながら、（１）の場合、複数の画素データをまとめて表示メモリに書き込むことが容易には行えなくなる。（２）の場合、横長表示の際には画面の全表示領域を利用できず、解像度も低下する。（３）の場合、開発費用が増大するとともに、開発にも時間がかかり、デメリットが大きい。
【特許文献１】特開２００６−２０８９９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、縦長表示にも横長表示にも対応可能な表示制御回路と、この表示制御回路を有する表示装置とを提供するものである。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、３色画素データを格納するメモリと、表示パネルに縦長表示を行う場合には前記メモリから読み出したｍ画素分の３色画素データの中からいずれか一色のｍ（ｍは１以上の整数）画素分の画素データを順に選択し、前記表示パネルに横長表示を行う場合には前記メモリから読み出したｎ（ｎは１以上のｍとは異なる整数）画素分の３色画素データの中からいずれか一色のｎ画素分の画素データを順に選択する第１の選択手段と、縦長表示の場合には前記第１の選択手段が選択した前記ｍ画素分の画素データの中から１画素の画素データを順に選択し、横長表示の場合には前記第１の選択手段が選択した前記ｎ画素分の画素データの中から１画素の画素データを順に選択する第２の選択手段と、前記第２の選択手段が選択した画素データをアナログ画素電圧に変換するＤ／Ａ変換器と、縦長表示と横長表示とで互いに異なるビット数の３色画素データを前記メモリに格納する制御を行う書込制御手段と、を備えることを特徴とする表示制御回路が提供される。
【発明の効果】
【０００７】
本発明によれば、メモリに対する書込順序と読出順序を変えることなく、縦長表示用の表示パネルと横長表示用の表示パネルの両方を駆動可能な表示制御回路を提供でき、縦長表示専用または横長表示専用の表示制御回路を開発しなくて済む。
【発明を実施するための最良の形態】
【０００８】
以下、図面を参照しながら、本発明の実施形態について説明する。
【０００９】
（本発明の原理）
本発明は、同じ表示制御回路を用いて、縦長表示用の表示パネルと横長表示用の表示パネルを駆動できることを特徴としている。
【００１０】
図１（ａ）はＲＧＢの各色が８ビットの３画素分のＲＧＢ画素データ（計８×３×３＝７２ビット）を示している。このような画素データを縦長表示のために１フレーム分、メモリに格納しているものとする。一方、図１（ｂ）はＲＧＢの各色が６ビットの４画素分のＲＧＢ画素データ（計６×３×４＝７２ビット）を示している。
【００１１】
図１（ａ）の３画素分の総ビット数と図１（ｂ）の４画素分の総ビット数は、いずれも７２ビットである。
【００１２】
表示パネルの表示制御を行う場合、通常は１水平ライン分の画素データをメモリに格納して、１水平ラインごとにメモリから画素データを読み出して表示パネルに供給する。
【００１３】
図２（ａ）は縦３２０×横２４０ドットの縦長表示用の表示パネルに表示可能なデータ容量を持つメモリの記憶領域を示す図である。メモリの１行（１読出単位）には、表示パネルの１水平ライン分（各画素２４ビットで２４０画素分の画素データ）が格納されているものとする。この場合、例えば、各画素１８ビットの画素データをメモリに格納する場合、メモリの１行には、３２０画素分の画素データを格納することができる。
【００１４】
したがって、縦２４０×横３２０ドットの横長表示用の表示パネルを駆動する場合には、画素データのビット数を２４ビットから１８ビットに変更すれば、メモリの１行に、表示パネルの１水平ライン分（３２０画素分）の画素データを格納することができる。この場合、図２（ｂ）に示すように、縦長表示用の表示パネルに対応したメモリの記憶領域の２４０／３２０＝３／４だけを使用して、横長表示用の表示パネル駆動用の画素データを格納することになる。
【００１５】
このように、縦長表示用の表示パネルと横長表示用の表示パネルの縦横比に応じて、メモリに格納する画素データのビット数を変えれば、同じメモリと表示制御回路を用いて、メモリの書込順序を変更することなく、縦長表示用と横長表示用のどちらの表示パネルでも駆動可能となる。
【００１６】
本発明は、この点に着目したものであり、縦長表示用の表示パネルを駆動する場合と、横長表示用の表示パネルを駆動する場合とで、表示パネルの縦横比に応じて、メモリに格納する画素データのビット数を変えるようにし、どちらの表示パネルを駆動する場合でも、メモリへの画素データの書込順序と読出順序を同じにして、表示パネルを駆動するものである。
【００１７】
以下、本発明の具体的な実施形態について説明する。
【００１８】
（第１の実施形態）
図３は本発明の第１の実施形態による表示装置の概略構成を示すブロック図である。この表示装置は、縦長表示を行うものであり、液晶パネル１と、この液晶パネル１に対してアナログ画素電圧を供給するＬＣＤドライバ２とを備えている。
【００１９】
液晶パネル１は、縦横に列設された信号線および走査線の各交点に対応して設けられる複数の画素スイッチ３と、走査線を駆動するゲート駆動回路４と、信号線にアナログ画素電圧を供給するか否かを切り替える複数のアナログスイッチ５とを有する。
【００２０】
液晶パネル１の表示解像度は特に問わないが、以下では、縦３２０×横２４０ドットの表示解像度を持つ縦長表示用の液晶パネル１を用いる例について説明する。
【００２１】
ＬＣＤドライバ２は、縦長表示用の液晶パネル１と横長表示用の液晶パネル１のどちらでも駆動することができるが、第１の実施形態は縦長表示用の液晶パネル１を駆動する例を示している。
【００２２】
ＬＣＤドライバ２は、ＲＧＢ画素データを格納するＲＡＭ（メモリ）６と、ＲＡＭ６の書込を制御する書込制御回路７と、ホストコンピュータ（ＣＰＵ）８からＲＧＢ画素データ等を受け取るインターフェース回路９と、複数の画素電圧供給部１０とを有する。
【００２３】
ＲＡＭ６には、例えば２４ビットカラー（各色８ビット）のＲＧＢ画素データが格納される。複数の画素電圧供給部１０は、例えば３画素に１個の割合で設けられる。複数の画素電圧供給部１０はそれぞれ、第１のセレクタ（第１の選択手段）１１と、第２のセレクタ（第２の選択手段）１２と、Ｄ／Ａ変換器（ＤＡＣ）１３と、アンプ（ＡＭＰ）１４とを有する。
【００２４】
第１のセレクタ１１には、ＲＡＭ６から読み出された３画素分のＲＧＢ画素データが供給される。第１のセレクタ１１は、入力された３画素分のＲＧＢ画素データ（２４×３＝７２ビット）の中から、ＲＧＢのいずれか一色の画素データを順に選択する。
【００２５】
第２のセレクタ１２は、第１のセレクタ１１が選択した３画素分の特定色の画素データの中から１画素分の画素データを順に選択する。
【００２６】
Ｄ／Ａ変換器１３は、第２のセレクタ１２が選択した画素データをアナログ画素電圧に変換してアンプ１４に供給する。アンプ１４は、アナログ画素電圧のゲイン調整を行った上で、液晶パネル１に供給する。
【００２７】
ＬＣＤドライバ２から液晶パネル１に供給されたアナログ画素電圧は、アナログスイッチ５を介して、対応する信号線に供給される。
【００２８】
画素電圧供給部１０のそれぞれに対応して、９個のアナログスイッチ５が設けられている。これらアナログスイッチ５はそれぞれ、３色３画素（計９画素）分の画素スイッチ３に接続されている。アナログスイッチ５のオン・オフは、ＬＣＤドライバ２から供給される制御信号ＡＳＷ１〜ＡＳＷ９にて行う。
【００２９】
画素電圧供給部１０はそれぞれ３色３画素（計９画素）分のアナログ画素電圧を供給するため、縦方向の画素数が２４０であれば、合計で８０個の画素電圧供給部１０が必要となる。これら画素電圧供給部１０はいずれも、ＲＡＭ６からＲＧＢ画素データの供給を受ける。
【００３０】
図４は第１のセレクタ１１と第２のセレクタ１２の内部構成の一例を示す回路図である。図示のように、第１および第２のセレクタ１１，１２は、複数のクロックトインバータ２０を用いて構成される。信号ＬＳは、縦長表示と横長表示のいずれかを選択する信号である。
【００３１】
第１のセレクタ１１は、制御信号ＳＥＬＲ，ＳＥＬＧ，ＳＥＬＢの論理に応じて、特定色の画素データを選択する。ＲＡＭ６から第１のセレクタ１１には、各８ビットのＲＧＢ画素データを、ビットごとに交互に順に並べたパラレルデータが供給される。第１のセレクタ１１は、ＲＧＢ画素データの最上位ビットＲ２３，Ｇ２３，Ｂ２３の３ビットのいずれか一つを制御信号ＳＥＬＲ，ＳＥＬＧ，ＳＥＬＢの論理に応じて選択する。同様の選択動作を、ＲＧＢの各ビットごとに行う。このような各ビットごとに選択動作は、並列して行われる。
【００３２】
このように、第１のセレクタ１１は、ＲＧＢ画素データをビットごとに分類して色選択を行うため、ＲＡＭ６には、３画素分の各８ビットのＲＧＢ画素データを、Ｒ２３，Ｇ２３，Ｂ２３，…，Ｒ０，Ｇ０，Ｂ０の順に並べて格納しておくのが望ましい。
【００３３】
図５はＲＡＭ６の記憶領域の一例を示す図である。図示のように、ＲＡＭ６内に、Ｒ２３，Ｇ２３，Ｂ２３，…，Ｒ０，Ｇ０，Ｂ０の順にＲＧＢ画素データを格納しておけば、第１のセレクタ１１の入力段でデータの並べ替えを行う必要がなくなり、パターンの引き回しも不要となって、回路面積の削減が図れる。
【００３４】
第２のセレクタ１２は、制御信号ｐ０〜ｐ２の論理に応じて、第１のセレクタ１１が選択した画素データの中から特定画素の画素データを選択する。より詳細には、第２のセレクタ１２は、信号ＬＳが例えばロウのとき（縦長表示の場合）は、制御信号ｐ０〜ｐ２の論理に応じて３画素の中から特定画素の画素データを選択し、信号ＬＳがハイのとき（横長表示の場合）は、制御信号Ｐ０〜Ｐ３の論理に応じて４画素の中から特定画素の画素データを選択する。
【００３５】
図６は図３のＬＣＤドライバ２の動作タイミング図である。時刻ｔ１〜ｔ２は１ライン目の表示期間であり、時刻ｔ２〜ｔ３は２ライン目の表示期間である。
【００３６】
第１のセレクタ１１の選択動作を制御する制御信号ＳＥＬＲ，ＳＥＧ，ＳＥＬＢは、図６に示すように、時刻ｔ１〜ｔ２の間に３通りに変化する動作を３回繰り返す。これにより、時刻ｔ１〜ｔ２の間に、３画素分のＲＧＢ画素データが色ごとに交互に３回ずつ選択される。
【００３７】
第２のセレクタ１２の選択動作を制御する制御信号ｐ０〜ｐ２は、図６に示すように、時刻ｔ１〜ｔ２の間に３通りに変化する。これにより、時刻ｔ１〜ｔ２の間に、第１のセレクタ１１で選択した画素データが画素ごとに交互に選択される。
【００３８】
図３の左端の画素電圧供給部１０は、時刻ｔ１〜ｔ２の間に、先頭画素Ｒ１＿１，Ｇ１＿１，Ｂ１＿１を順に出力した後、２番目の画素Ｒ２＿１，Ｇ２＿１，Ｂ２＿１を順に出力し、次に３番目の画素Ｒ３＿１，Ｇ３＿１，Ｂ３＿１を順に出力する。それに並行して、左から２番目の画素電圧供給部１０は、４番目の画素Ｒ４＿１，Ｇ４＿１，Ｂ４＿１を順に出力した後、５番目の画素Ｒ５＿１，Ｇ５＿１，Ｂ５＿１を順に出力し、次に６番目の画素Ｒ６＿１，Ｇ６＿１，Ｂ６＿１を順に出力する。
【００３９】
アナログスイッチ５のオン・オフを制御する制御信号ＡＳＷ１〜ＡＳＷ９は、時刻ｔ１〜ｔ２の期間内に順にハイになるため、アナログスイッチ５は、時刻ｔ１〜ｔ２の間に１回ずつ順にオンする。これにより、信号線Ｓ１〜Ｓ９には、時刻ｔ１〜ｔ２の間に、３画素分で計９個のアナログ画素電圧Ｒ１＿１，Ｇ１＿１，Ｂ１＿１，Ｒ２＿１，Ｇ２＿１，Ｂ２＿１，Ｒ３＿１，Ｇ３＿１，Ｂ３＿１が順に供給される。
【００４０】
図６では、左端の画素電圧供給部１０により駆動される信号線Ｓ１〜Ｓ９の駆動波形しか図示していないが、時刻ｔ１〜ｔ２には、計８０個の画素電圧供給部１０のそれぞれが９本ずつ信号線を駆動し、結果として、１水平ライン分の画素表示が行われる。
【００４１】
次に、時刻ｔ２〜ｔ３では、２ライン目のＲＧＢ画素データについて、１ライン目と同様の動作が行われる。
【００４２】
このように、第１の実施形態では、ＬＣＤドライバ２内に、縦長表示用の液晶パネル１駆動時と横長表示用の液晶パネル１駆動時で選択動作を変更可能な第２のセレクタ１２を設け、ＲＡＭ６に格納するＲＧＢ画素データのビット数も縦長表示用の液晶パネル１駆動時と横長表示用の液晶パネル１駆動時で変更するため、ＲＡＭ６への書込順序やＲＡＭ６からの読出順序を変えなくても、同じＬＣＤドライバ２を用いて、両方のタイプの液晶パネル１を駆動可能である。したがって、縦長表示用または横長表示用に特化したＬＣＤドライバ２が不要となり、部品の共通化による部品コスト削減が図れる。
【００４３】
（第２の実施形態）
第２の実施形態では、第１の実施形態と同じＬＣＤドライバ２を用いて、横長表示用の液晶パネル１を駆動するものである。
【００４４】
図７は本発明の第２の実施形態による表示装置の概略構成を示すブロック図である。図７の表示装置内のＬＣＤドライバ２は図３のＬＣＤドライバ２と同じものであるが、ＲＡＭ６に格納されるデータと、第２のセレクタ１２の動作と、ＬＣＤドライバ２から液晶パネル１に供給されるアナログスイッチ５制御用の制御信号の数が異なる。
【００４５】
第１の実施形態では、液晶パネル１の表示解像度が縦３２０×横２４０ドットで、縦長表示用の液晶パネル１を駆動するために、ＲＡＭ６に各色８ビットのＲＧＢ画素データを格納する例を説明したが、本実施形態では、横３２０×縦２４０ドットの液晶パネル１を駆動する場合には、ＲＡＭ６に各色６ビットのＲＧＢ画素データを格納する。
【００４６】
図７の第２のセレクタ１２は、第１のセレクタ１１が選択した特定色の画素データを、制御信号Ｐ０〜Ｐ３の論理に応じて、画素ごとに順次選択する。第２のセレクタ１２が選択した画素データは、Ｄ／Ａ変換器１３でアナログ画素電圧に変換され、アンプ１４でゲイン調整された後、液晶パネル１に供給される。
【００４７】
第２のセレクタ１２は、信号ＬＳの論理によって、縦長表示用に３画素から１画素を選択するか、横長表示用に４画素から１画素を選択するかを切り替える。
【００４８】
図３の液晶パネル１では、ＬＣＤドライバ２内の各画素電圧供給部１０に９個のアナログスイッチ５が接続されているが、図７の液晶パネル１では、各画素電圧供給部１０に１２個のアナログスイッチ５が接続されている。したがって、図７のＬＣＤドライバ２は、１２個のアナログスイッチ５を制御するための制御信号ＡＳＷ１〜ＡＳＷ１２を出力する。
【００４９】
図８は図７のＬＣＤドライバ２の動作タイミング図である。時刻ｔ１〜ｔ２は１ライン目の表示期間であり、時刻ｔ２〜ｔ３は２ライン目の表示期間である。ＬＣＤドライバ２内の各画素電圧供給部１０の出力は、１水平ライン期間内に４画素分のアナログ画素電圧（ＲＧＢで計１２個のアナログ画素電圧）を出力する。これら１２個のアナログ画素電圧は、１２個のアナログスイッチ５により順に選択されて、信号線Ｓ１〜Ｓ１２に順に供給される。
【００５０】
このように、横長表示用の液晶パネル１を駆動する場合でも、第１の実施形態と同じＬＣＤドライバ２を用いることができ、単に、ＲＡＭ６に格納する画素データのビット数と第２のセレクタ１２に入力される信号ＬＳの論理を切り替えるだけでよい。
【００５１】
上述した第１および第２の実施形態では、一つの画素電圧供給部１０から３画素または４画素分のアナログ画素電圧を供給する例を説明したが、各画素電圧供給部１０が供給するアナログ画素電圧の数には特に制限はない。また、液晶パネル１の表示解像度や縦横画素比にも特に制限はないが、本発明は、縦横画素比が１：１でない場合に効果がある。
【図面の簡単な説明】
【００５２】
【図１】（ａ）はＲＧＢの各色が８ビットの３画素分のＲＧＢ画素データを示す図、（ｂ）はＲＧＢの各色が６ビットの４画素分のＲＧＢ画素データを示す図。
【図２】（ａ）は縦３２０×横２４０ドットの縦長表示用の表示パネルに表示可能なデータ容量を持つメモリの記憶領域を示す図、（ｂ）は縦長表示用の表示パネルに対応したメモリを使用して、横長表示用の表示パネル駆動用の画素データを格納する場合の記憶領域を示す図。
【図３】本発明の第１の実施形態による表示装置の概略構成を示すブロック図。
【図４】第１のセレクタ１１と第２のセレクタ１２の内部構成の一例を示す回路図。
【図５】ＲＡＭ６の記憶領域の一例を示す図。
【図６】図３のＬＣＤドライバ２の動作タイミング図。
【図７】本発明の第２の実施形態による表示装置の概略構成を示すブロック図。
【図８】図７のＬＣＤドライバ２の動作タイミング図。
【符号の説明】
【００５３】
１  液晶パネル
２  ＬＣＤドライバ
３  画素スイッチ
４  ゲート駆動回路
５  アナログスイッチ
６  ＲＡＭ
７  書込制御回路
１０  画素電圧供給部
１１  第１のセレクタ
１２  第２のセレクタ
１３  Ｄ／Ａ変換器
１４  アンプ
【図１】
2008262090.tif 000003
【図２】
2008262090.tif 000004
【図３】
2008262090.tif 000005
【図４】
2008262090.tif 000006
【図５】
2008262090.tif 000007
【図６】
2008262090.tif 000008
【図７】
2008262090.tif 000009
【図８】
2008262090.tif 000010