(57)【要約】【課題】ＣＶＤ法で製膜を繰り返すような多くの工程を必要とせずに製造することができ、比較的短波長領域で発光する発光素子を提供する。【解決手段】本発明の発光素子は、第１電極と、第２電極と、第１及び第２電極間に設けられ且つ微粒子を含む絶縁層を備え、前記微粒子は、Ｇｅの酸化物であり、その平均酸化率が３５〜７０％であることを特徴とする。【選択図】図１
2008305914.tif 000002
【特許請求の範囲】
【請求項１】
第１電極と、第２電極と、第１及び第２電極間に設けられ且つ微粒子を含む絶縁層を備え、前記微粒子は、Ｇｅの酸化物であり、その平均酸化率が３５〜７０％であることを特徴とする発光素子。
【請求項２】
前記平均酸化率は、３５〜６０％である請求項１に記載の発光素子。
【請求項３】
前記微粒子の最大粒径は、１〜２０ｎｍである請求項１又は２に記載の発光素子。
【請求項４】
前記微粒子の最大粒径は、１〜６ｎｍである請求項３に記載の発光素子。
【請求項５】
第１電極は、Ｎ型半導体からなり、第２電極は、Ｐ型半導体からなる請求項１〜４の何れか１つに記載の発光素子。
【請求項６】
半導体基板と、前記半導体基板上に形成された半導体回路と、前記半導体回路に電気的に接続された発光部を備え、前記発光部は、請求項１〜５に記載の発光素子で構成されている半導体チップ。
【請求項７】
前記半導体回路に電気的に接続された受光部をさらに備える請求項６に記載の半導体チップ。
【請求項８】
前記受光部は、第３電極と、第４電極と、第３及び第４電極間に設けられ且つ微粒子を含む絶縁層を備える受光素子からなる請求項７に記載の半導体チップ。
【請求項９】
第１半導体チップと、第１半導体チップ上に面付けされた第２半導体チップとを備え、
第１半導体チップ及び第２半導体チップは、それぞれ、請求項７又は８に記載の半導体チップからなり、
第１半導体チップの発光部と第２半導体チップの受光部は、光学的に接続されており、
第１半導体チップの受光部と第２半導体チップの発光部は、光学的に接続されているチップモジュール。
【請求項１０】
第１半導体チップが表面に面付けされた搭載基板をさらに備え、
前記搭載基板と第１半導体チップは、少なくとも２箇所において互いに電気的に接続されている請求項９に記載のチップモジュール。
【請求項１１】
前記搭載基板は、発光部及び受光部を有し、
前記搭載基板の発光部と第１半導体チップの受光部は、光学的に接続されており、
前記搭載基板の受光部と第１半導体チップの発光部は、光学的に接続されている請求項１０に記載のチップモジュール。
【請求項１２】
第１半導体チップは、前記発光部及び受光部をそれぞれ複数有し、
第２半導体チップは、前記発光部及び受光部をそれぞれ複数有し、
第１半導体チップの複数の発光部と第２半導体チップの複数の受光部は、それぞれ、
光学的に接続されており、
第１半導体チップの複数の受光部と第２半導体チップの複数の発光部は、それぞれ、
光学的に接続されている請求項９〜１１の何れか１つに記載のチップモジュール。
【請求項１３】
第１半導体チップ及び第２半導体チップは、一体としてパッケージングされている請求項９〜１２の何れか１つに記載のチップモジュール。
【請求項１４】
搭載基板と、前記搭載基板上に面付けされた請求項７又は８に記載の半導体チップとを備え、
前記搭載基板は、発光部及び受光部を備え、
前記搭載基板の発光部と前記半導体チップの受光部は、光学的に接続されており、
前記搭載基板の受光部と前記半導体チップの発光部は、光学的に接続されているチップモジュール。
【請求項１５】
第１電極と、第２電極と、第１及び第２電極間に設けられ且つ微粒子を含む絶縁層を備える発光素子の製造方法であって、
前記絶縁層にＧｅイオンを注入し、その後、平均酸化率が３５〜７０％であるＧｅ酸化物からなる微粒子が形成されるように熱処理を行う工程を備える発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子及びその製造方法、半導体チップ及びチップモジュールに関し、特に、簡易に製造でき且つ４００ｎｍ程度の短波長領域で高効率で発光する発光素子及びその製造方法、及びこの発光素子を利用した半導体チップ及びチップモジュールに関する。
【背景技術】
【０００２】
近年、電子機器の小型化に伴い、電子機器に搭載される部品をいかにコンパクトにするかが課題となっている。発光部品では固体素子の開発によって小型化が進んでいる。更に半導体のチップ間通信を光で行う技術や、光コンピューターなどが提案されているが、その実用性を高めるためには半導体基板上に直接作製することができる発光素子が望まれる。
【０００３】
このような発光素子の一例としては、特許文献１に開示されているような半導体微粒子を用いたものが挙げられる。
【特許文献１】特開平１１−３１０７７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１などの従来の半導体微粒子を用いた発光は可視光領域であり、そのほとんどは赤色など波長の比較的長い領域の発光であり、通信速度の向上等の観点から、より短波長領域で発光する発光素子が望まれている。
【０００５】
本発明はこのような事情に鑑みてなされたものであり、ＣＶＤ法で製膜を繰り返すような多くの工程を必要とせずに製造することができ、４００ｎｍ程度の短波長領域で高効率で発光する発光素子を提供するものである。
【課題を解決するための手段】
【０００６】
本発明の発光素子は、第１電極と、第２電極と、第１及び第２電極間に設けられ且つ微粒子を含む絶縁層を備え、前記微粒子は、Ｇｅの酸化物であり、その平均酸化率が３５〜７０％であることを特徴とする。
【０００７】
本発明者は、鋭意研究を行ったところ、絶縁層中に平均酸化率が３５〜７０％であるＧｅ酸化物からなる微粒子を含ませることによって、４００ｎｍ程度の短波長領域で且つ高効率で発光する発光素子が得られることを見出し、本発明の完成に到った。本発明の発光素子は、例えば、Ｇｅを絶縁層にイオン注入して、その後熱処理を行うことによって製造することができ、ＣＶＤ法による製膜を繰り返して製造するような発光素子に比べて簡易な方法で製造することができる。
【０００８】
以下、本発明の種々の実施形態を例示する。
【０００９】
前記平均酸化率は、３５〜６０％であってもよい。
前記微粒子の最大粒径は、１〜２０ｎｍであってもよく、１〜６ｎｍであってもよい。  第１電極は、Ｎ型半導体からなり、第２電極は、Ｐ型半導体からなってもよい。
【００１０】
本発明は、半導体基板と、前記半導体基板上に形成された半導体回路と、前記半導体回路に電気的に接続された発光部を備え、前記発光部は、上記記載の発光素子で構成されている半導体チップも提供する。
【００１１】
前記半導体回路に電気的に接続された受光部をさらに備えてもよい。
【００１２】
前記受光部は、第３電極と、第４電極と、第３及び第４電極間に設けられ且つ微粒子を含む絶縁層を備える受光素子からなってもよい。
【００１３】
本発明は、第１半導体チップと、第１半導体チップ上に面付けされた第２半導体チップとを備え、第１半導体チップ及び第２半導体チップは、それぞれ、上記記載の半導体チップからなり、第１半導体チップの発光部と第２半導体チップの受光部は、光学的に接続されており、第１半導体チップの受光部と第２半導体チップの発光部は、光学的に接続されているチップモジュールも提供する。
【００１４】
第１半導体チップが表面に面付けされた搭載基板をさらに備え、前記搭載基板と第１半導体チップは、少なくとも２箇所において互いに電気的に接続されていてもよい。
【００１５】
前記搭載基板は、発光部及び受光部を有し、前記搭載基板の発光部と第１半導体チップの受光部は、光学的に接続されており、前記搭載基板の受光部と第１半導体チップの発光部は、光学的に接続されていてもよい。
【００１６】
第１半導体チップは、前記発光部及び受光部をそれぞれ複数有し、第２半導体チップは、前記発光部及び受光部をそれぞれ複数有し、第１半導体チップの複数の発光部と第２半導体チップの複数の受光部は、それぞれ、光学的に接続されており、第１半導体チップの複数の受光部と第２半導体チップの複数の発光部は、それぞれ、光学的に接続されていてもよい。
【００１７】
第１半導体チップ及び第２半導体チップは、一体としてパッケージングされていてもよい。
【００１８】
本発明は、搭載基板と、前記搭載基板上に面付けされた上記記載の半導体チップとを備え、前記搭載基板は、発光部及び受光部を備え、前記搭載基板の発光部と前記半導体チップの受光部は、光学的に接続されており、前記搭載基板の受光部と前記半導体チップの発光部は、光学的に接続されているチップモジュールも提供する。
【００１９】
本発明は、第１電極と、第２電極と、第１及び第２電極間に設けられ且つ微粒子を含む絶縁層を備える発光素子の製造方法であって、前記絶縁層にＧｅイオンを注入し、その後、平均酸化率が３５〜７０％であるＧｅ酸化物からなる微粒子が形成されるように熱処理を行う工程を備える発光素子の製造方法も提供する。
【００２０】
ここで示した種々の実施形態は、適宜組み合わせることができる。
【発明を実施するための最良の形態】
【００２１】
以下，本発明の一実施形態を図面を用いて説明する。図面や以下の記述中で示す内容は，例示であって，本発明の範囲は，図面や以下の記述中で示すものに限定されない。
【００２２】
１．発光素子
１−１．第１実施形態
図１を用いて本発明の第１実施形態の発光素子について説明する。図１は、本実施形態の発光素子１０の構造を示す断面図である。
【００２３】
本実施形態の発光素子１０は、第１電極１と、第２電極３と、第１及び第２電極１，３間に設けられ且つ微粒子５を含む絶縁層７を備え、前記微粒子５は、Ｇｅ酸化物からなり、その平均酸化率が３５〜７０％である。第１及び第２電極１，３間に電圧が印加されると、微粒子５を含む絶縁層７から発光が得られる。
【００２４】
第１電極１の種類は、特に限定されない。本実施形態では、第１電極１は、半導体基板９の表面層に形成された高濃度不純物領域からなる。
【００２５】
半導体基板９は、全体が半導体からなる基板や半導体層を有する基板からなり、その種類は、特に限定されない。半導体基板９は、例えば、例えば、シリコン基板や、絶縁体基板（ガラス基板、サファイア基板等）上にシリコン層を形成した基板からなる。このような基板であれば、ロジック回路や不揮発性メモリ回路との混載が容易となる。
【００２６】
第２電極３の種類は、特に限定されず、種々の材料で形成することができる。第２電極は、ＩＴＯ、ＳｎＯ2などの透明電極からなることが好ましい。この場合、微粒子５を含む絶縁層７で発生した光を効率良く取り出すことができるからである。また、透明電極は、主として用いる光に対して透過度の高い材質が好ましいのは言うまでもない。
【００２７】
絶縁層７の種類は、特に限定されない。絶縁層７は、例えば、半導体酸化物や半導体窒化物、例えばＳｉＯ2やＳｉＮからなる。絶縁層７は、ＣＶＤ法や半導体基板９の熱酸化等によって形成することができる。
【００２８】
微粒子５は、絶縁層７中に含まれており、絶縁層７中に均一に分散していることが好ましい。絶縁層７中の微粒子５の数密度は、特に限定されない。微粒子５は、一例では、数密度が１×１０16個／ｃｍ3〜１×１０21個／ｃｍ3となるように絶縁層中に含める。
【００２９】
微粒子５は、好ましくは、最大粒径が１〜２０ｎｍである。この場合、発光効率が特に高くなるからである。本発明において、「最大粒径」とは、絶縁層７の任意の断面（図１のような断面であってもよく、紙面に垂直な断面であってもよい。）の１００ｎｍ角の範囲をＴＥＭ観察した場合に観察できた微粒子のうち粒径が最も大きいものの粒径を意味する。また、本発明において「粒径」とは、断面ＴＥＭ写真で見た場合に、ＴＥＭ写真に射影され微粒子の平面像が含むことのできる最も長い線分の長さを意味する。微粒子５の最大粒径は、例えば１〜６ｎｍ又は３〜６ｎｍであってもよい。微粒子５の最大粒径は、例えば、１，２，３，４，５，６，７，８，９，１０，１１，１２，１３，１４，１５，１６，１７，１８，１９又は２０ｎｍである。微粒子５の最大粒径は、ここで例示した何れか２つの数値の間の範囲内であってもよく、何れか１つの数値以下であってもよい。
【００３０】
微粒子５は、Ｇｅ酸化物からなり、その平均酸化率が３５〜７０％である。この場合、４００ｎｍ程度の短波長領域での発光強度が高くなることが実験的に実証された。Ｇｅ酸化物の酸化率は、絶縁層７の表面からの深さに依存するところ、Ｇｅ酸化物の平均酸化率とは、絶縁層７中のＧｅ注入範囲内でのＧｅ酸化物の酸化率の平均である。Ｇｅ酸化物の平均酸化率は、例えば、絶縁層７の深さ方向の一定間隔の複数の位置でＧｅ酸化物の酸化率の測定を行い、この測定で得られた測定値を代数平均することによって求めることができる。測定を行う位置の間隔は、できるだけ狭い方が好ましく、例えば、１０ｎｍ以下とする。酸化率の測定は、例えば、絶縁層のエッチングを同条件で一定時間行う度に行ってもよい。エッチング条件は、例えば、４ｅＶでのアルゴンエッチングを５分間にする。
Ｇｅ酸化物の平均酸化率は、３５〜６０％が好ましい。この場合、発光効率が特に高くことが実験的に実証されたからである。Ｇｅ酸化物の平均酸化率は、例えば、３５，４０，４５，５０，５５，６０，６５又は７０％である。Ｇｅ酸化物の平均酸化率は、ここで例示した何れか２つの数値の間の範囲内であってもよい。
【００３１】
酸化率は、ＸＰＳスペクトルにおいてＧｅに起因するピークの面積ＳGeと、ＧｅＯに起因するピークの面積ＳGeOを求め、ＳGeO／（ＳGe＋ＳGeO）を算出することによって求めることができる。Ｇｅに起因するピークとＧｅＯに起因するピークは、裾野が重なるが、図２に示すようにガウスフィッティングを行ってＧｅに起因するピークとＧｅＯに起因するピークとを波形分離することによって面積ＳGe及びＳGeOを求めることができる。なお、酸化率の測定に用いるピークは、特に限定されないが、一例では、Ｇｅ ２ｐピークとそれに対応するＧｅＯのピークである。
【００３２】
絶縁層７中に微粒子５を含有させる方法は、特に限定されないが、一例では、絶縁層７に対してＧｅ原子をイオン注入し、その後、平均酸化率が３５〜７０％であるＧｅ酸化物からなる微粒子が形成されるように熱処理を行う方法が考えられる。イオン注入後の熱処理によってイオンが凝集して多数の微粒子が絶縁層中に形成されるとともにＧｅが酸化されてＧｅ酸化物からなる微粒子が形成される。Ｇｅ原子のイオン注入は、例えば、注入エネルギー５〜１００ｋｅＶで注入量１×１０14〜１×１０17ｉｏｎｓ／ｃｍ2の条件で行うことができる。Ｇｅのイオン注入は、注入エネルギーと注入量を変化させて多重に行うことが好ましい。熱処理は、例えば、７００〜９００℃程度の温度で行うことが好ましい。但し、Ｇｅの注入量やエネルギー、熱処理時間、熱処理雰囲気等によって好ましい熱処理温度は、変化し得る。Ｇｅ酸化物の平均酸化率を適切な値にするには、ある条件でイオン注入及び熱処理を行い、そのときのＧｅ酸化物の平均酸化率を測定し、平均酸化率が所望の値でないときは、イオン注入又は熱処理の条件を変更する、という作業をＧｅ酸化物の平均酸化率が適切な値になるまで繰り返せばよい。
【００３３】
１−２．第２実施形態
図３を用いて本発明の第２実施形態の発光素子１０について説明する。図３は、本実施形態の発光素子１０の構造を示す断面図である。本実施形態の発光素子１０は、第１実施形態の発光素子に類似しているが、第１電極１及び第２電極３の配置が主に異なっている。第１実施形態で述べた内容は、基本的に本実施形態の発光素子についても当てはまる。
【００３４】
本実施形態の発光素子１０では、第１電極１及び第２電極３は、半導体基板９の表面に平行な面内において、微粒子５を含む絶縁層７を挟むように配置されている。
【００３５】
第１実施形態では、微粒子５を含む絶縁層７からの面発光は、第２電極３を通って外部に取り出されるので、第２電極３は透明であることが好ましかったが、本実施形態では、微粒子５を含む絶縁層７からの面発光は、第２電極３を介さずに外部に取り出されるので、第２電極３は、透明でなくてもよい。
【００３６】
本実施形態では、好ましくは、第１電極１は、Ｎ型半導体からなり、第２電極３は、Ｐ型半導体からなる。この場合、絶縁層７中の微粒子５に対して、Ｎ型半導体から電子が効率的に供給され、Ｐ型半導体からホールが効率的に供給されるので、発光効率が特に高くなる。
【００３７】
２．半導体チップ
図４を用いて本発明の一実施形態の半導体チップ２０について説明する。図４は、本実施形態の半導体チップ２０の構造を示す断面図である。
【００３８】
本実施形態の半導体チップ（以下、「チップ」とも呼ぶ。）は、半導体基板９と、半導体基板９上に形成された半導体回路と、半導体回路に電気的に接続された発光部を備え、発光部は、本発明の第１実施形態の発光素子１０で構成されている。発光素子１０は、半導体基板９上に半導体回路と共に形成することが比較的容易である。
【００３９】
半導体回路は、ＤＲＡＭ、ＥＥＰＲＯＭ又はＣＰＵ等のための回路であり、一般に、多数のＦＥＴ、キャパシタ及び抵抗等が互いに配線で接続されて形成されるが、図４では、図示の便宜上、ＦＥＴ８を１つだけ示している。ＦＥＴ８は、ソース及びドレイン電極１１，１２と、ゲート絶縁膜１３と、ゲート電極１５とを有している。ソース及びドレイン電極１１，１２は、半導体基板９の表面層に形成された高濃度不純物領域からなる。本実施形態では、１つの高濃度不純物領域が、ＦＥＴ８の電極１２と、発光素子１０の第１電極１によって共用されている。
【００４０】
ＦＥＴ８を含む半導体回路と、発光素子１０からなる発光部は、層間絶縁膜１７で覆われている。発光素子１０の上方の領域１９は、用いる波長の光（発光素子１０からの光）が透過できる必要がある。従って、領域１９は、空孔であるか、用いる波長に対して透明である材料で埋められている。層間絶縁膜１７が用いる波長に対して透明であれば、領域１９にも層間絶縁膜１７が形成されていてもよい。しかし、漏れる光によって周辺の回路等に影響を与える場合には遮光材料で発光素子１０や領域１９の周りを囲むことが好ましい。
【００４１】
図５は、発光部をできるだけチップの表面近くに形成した場合の実施形態である。図５の実施形態では、ＦＥＴ８の電極１２と、発光素子１０の第１電極１は、離れた位置にあり、両者は、配線２１によって電気的に接続されている。本実施形態では、第１電極１は、金属や、不純物をドープした半導体等の導電材料で形成することができる。
【００４２】
チップ２０は、受光部を有してもよい。この場合、半導体回路に発光部及び受光部が電気的に接続されるので、外部との信号の授受が容易になる。また、発光部及び受光部が光学的に接続されるように配置すれば、チップ内の信号も光信号で処理することが可能となり、配線遅延問題が大幅に改善することができる。
【００４３】
受光部は、一例では、第３電極と、第４電極と、第３及び第４電極間に設けられ且つ微粒子を含む絶縁層を備える受光素子にすることができる。微粒子に光が入ると電子−ホールのペアが生成され、それらが第３及び第４電極それぞれの電極に到達することで電流・電圧が発生し、光の受光が検出される。このような構成の受光部は、発光部と似た工程で作ることができるため必要となる製造装置や条件を減らすことができ、量産性に優れる。また、半導体基板内に受光部を作る必要がないため、半導体回路を作り、多層配線を行った後のチップ表面近くに受光部を作ることができる。したがって実質的な占有面積を大幅に縮小することができる。上記受光素子の微粒子は、発光素子１０と同様の微粒子であってもよく、これ以外の微粒子、例えば、シリコンの微粒子であってもよい。
【００４４】
また、受光部は、図６のようにｐｉｎ型で作成してもよい。ｐｎ型でもよいがより高速性に優れるｐｉｎ型がより好ましい。図６では、半導体基板９の表層部にｉ型層２７を介してｐ型拡散層２５とｎ型拡散層２８を形成することでｐｉｎ構造の受光部を形成している。回路の他の動作速度やその他感度等を考慮しても受光部がｐｎ構造で十分な場合にはｐｎ型でもよい。この場合は、ｐ型拡散層２５とｎ型拡散層２８を接触させた構造とする。図６には、半導体回路中の素子であるＦＥＴ２３も示している。ＦＥＴ２３は、ソース及びドレイン電極３１，３２と、ゲート絶縁膜３３と、ゲート電極３５とを有している。ソース及びドレイン電極３１，３２は、半導体基板９の表面層に形成された高濃度不純物領域からなる。本実施形態では、１つの高濃度不純物領域が、ＦＥＴ２３の電極３２と、ｐｉｎ構造のｐ型拡散層２５によって共用されている。また、ｎ型拡散層２８は、配線２９を介して半導体回路（図示せず）に電気的に接続されている。
【００４５】
図７（ａ）に示すように、ｐ型拡散層２５上には使用する光の波長に応じた反射防止膜３７を形成することが望ましい。反射防止膜３７としてはシリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、あるいはこれらの積層膜を用いることができる。例えば波長４０５ｎｍの光を使用する場合には膜厚１６ｎｍのシリコン酸化膜と膜厚３０ｎｍのシリコン窒化膜を積層すれば反射率が５％以下になる。このように膜質と膜厚を調節することにより反射率を低く抑えることができる。また開口部は使用する光をあまり吸収しない材料でコーティングされることがある。その場合はコーティング材料を含めて反射率がもっとも低くなるように反射防止膜の設計を行う。なお、膜厚は屈折率によって最適値が異なるので使用する装置および成膜条件によって試作を行って決定すること望まれる。また必要に応じて、図７（ｂ）に示す遮光膜３９や、図７（ｃ）に示す遮光膜４１を形成してもよい。例えば使用する光に対して層間絶縁膜が透明な場合には遮光膜を形成することで他の光を誤って検知してしまうことを抑制できる。
【００４６】
３．チップモジュール
３−１．第１実施形態
図８を用いて本発明の第１実施形態のチップモジュール３０について説明する。図８は、本実施形態のチップモジュール３０の構造を示す断面図である。
【００４７】
本実施形態のチップモジュール３０は、第１チップＣ１と、第１チップＣ１上に面付けされた第２チップＣ２とを備え、第１チップＣ１及び第２チップＣ２は、それぞれ、上記記載のチップ２０からなり、第１チップＣ１の発光部Ｅ１と第２チップＣ２の受光部Ｒ２は、光学的に接続されており、第１チップＣ１の受光部Ｒ１と第２チップＣ２の発光部Ｅ２は、光学的に接続されている。
【００４８】
一方のチップの発光部で発生した光は、他方のチップの受光部で受光される。このため、各チップが発光部及び受光部を有すれば、チップ間に入力用の光接続部と出力用の光接続部の対（「以下、入出力用光接続部対」と呼ぶ。）が形成され、チップ間通信が可能になる。なお、図８中の発光部から受光部に向かう方向の矢印は、信号が伝達する方向を示している。他の図面についても同様である。
【００４９】
本実施形態のチップモジュール３０では、第１半導体チップＣ１と第２チップＣ２の間での信号の授受が容易である。また、光を利用した通信なので、従来の電気的通信に比べて信号の遅延の問題が大幅に改善する。また、光によりチップ間通信を行えば、従来の電気信号を用いる場合と違って、多重伝送が可能であるので、最小で一本の経路でチップ間通信が可能になる。したがって、多数のバンプや配線を行う必要がなく非常に効率よくマルチチップモジュールを作製できる。チップ間通信をすべて光で行うとすれば、電気的配線としては電力供給線やアース線を配線する程度で済む。
【００５０】
また、チップモジュール３０は、第１チップＣ１が表面に面付けされた搭載基板Ｓをさらに備え、搭載基板Ｓと第１チップＣ１は、少なくとも２箇所において互いに電気的に接続されている。具体的には、チップＣ１上の図示しない電極と、搭載基板Ｓ上の電極５７とが導電ワイヤ５９で接続されている。搭載基板Ｓと第１チップＣ１が少なくとも２箇所において互いに電気的に接続されているので、２箇所の電気的接続部の一方を電力供給用とし、他方を電気的通信用とすることが可能である。これにより、例えば光接続部が機能しているかどうかテストすることが可能となり、また万が一、光通信が不調の場合などのバックアップ回線として機能させることも可能となる。また、光接続部に対応した数だけ電気的接続部を設ければ、各発光部または受光部に電力供給を行うことで安定した動作を行うことができる。
【００５１】
また、第１チップＣ１は、発光部Ｅ１及び受光部Ｒ１をそれぞれ複数有し、第２チップＣ２は、発光部Ｅ２及び受光部Ｒ２をそれぞれ複数有し、第１チップＣ１の複数の発光部Ｅ１と第２チップＣ２の複数の受光部Ｒ２は、それぞれ、光学的に接続されており、第１チップＣ１の複数の受光部Ｒ１と第２チップＣ２の複数の発光部Ｅ２は、それぞれ、光学的に接続されている。
【００５２】
この場合、チップ間には、入出力用光接続部対が２つ以上形成される。入出力用光接続部対が１つであってもチップ間通信は可能であるが、入出力用光接続部対が２つ以上あれば、万が一、入出力用光接続部対の１つが不良を起こしても全機能が不全に陥ることを防ぐことが可能である。また、１つのチップ上に幾つかの機能を分けて搭載する場合には機能別に接続した方がチップ間で並列処理がやりやすくなる。また、１チップ上に大規模な回路を搭載する場合には、回路内での電気信号の遅延が問題となる。しかし、入出力用光接続部対が２つ以上あれば、光接続部までの配線長が短くなり、最大遅延時間も短くなる。
【００５３】
なお、第１チップＣ１と第２チップＣ２は、一体としてパッケージングして、高機能且つ小型化されたチップモジュール部品としてもよい。
【００５４】
３−２．第２実施形態
図９を用いて本発明の第２実施形態のチップモジュール３０について説明する。図９は、本実施形態のチップモジュール３０の構造を示す断面図である。
【００５５】
本実施形態のチップモジュール３０は、第１実施形態に類似しているが、本実施形態では、第１チップＣ１は、バンプ６１を介して搭載基板Ｓに電気的に接続されている。また、発光部Ｅ１と受光部Ｒ２、及び発光部Ｅ２と受光部Ｒ１は、それぞれ、第１チップＣ１に設けられた導波路５４を介して光学的に接続されている。
【００５６】
３−３．第３実施形態
図１０を用いて本発明の第３実施形態のチップモジュール３０について説明する。図１０は、本実施形態のチップモジュール３０の構造を示す断面図である。
【００５７】
本実施形態のチップモジュール３０は、第２実施形態に類似しているが、本実施形態では、搭載基板Ｓは、発光部ＥＳ及び受光部ＲＳを有し、搭載基板Ｓの発光部ＥＳと第１チップＣ１の受光部Ｒ１は、光学的に接続されており、搭載基板Ｓの受光部ＲＳと第１チップＣ１の発光部Ｅ１は、光学的に接続されている。従って、本実施形態のチップモジュール３０では、搭載基板Ｓと第１チップＣ１の間でも高速な光通信が可能である。
【００５８】
なお、ここでは、チップ数が２つである場合を示しているが、チップ数は、１つであっても３つ以上であってもよい。
【００５９】
３−４．第４実施形態
図１１を用いて本発明の第４実施形態のチップモジュール３０について説明する。図１１は、本実施形態のチップモジュール３０の構造を示す断面図である。
【００６０】
本実施形態のチップモジュール３０は、第２実施形態に類似しているが、本実施形態のチップモジュール３０は、４つのチップＣ１〜Ｃ４を有している。このように３つ以上のチップをマウントするマルチチップモジュールも可能である。
【００６１】
各チップが入出力用光接続部対を１つ有していれば、上下のチップ間の通信が可能である。しかし、各チップは、チップ数以上の入出力用光接続部対を有することが好ましい。例えば、チップ数が３つである場合、各チップは、３つ以上の入出力用光接続部対を有することが好ましい。入出力用光接続部対が１つの場合には第１チップと第２チップが通信している間、第３チップが第１チップまたは第２チップと通信することが困難であるが、チップ数だけ入出力用光接続部対があれば、第３チップは第１チップ及び第２チップと通信でき、さらに搭載基板との通信も可能となる。
【００６２】
３−５．第５実施形態
図１２を用いて本発明の第５実施形態のチップモジュール３０について説明する。図１２は、本実施形態のチップモジュール３０の構造を示す断面図である。
【００６３】
本実施形態のチップモジュール３０は、第１実施形態のチップモジュール３０に類似している。本実施形態では、発光部Ｅ１と受光部Ｒ２、及び発光部Ｅ２と受光部Ｒ１は、それぞれ、光ファイバー７１を介して光学的に接続されている。このように発光部と受光部を備えたチップを光ファイバーにより結合することでマルチチップモジュール化が可能である。本実施形態では２チップの例を示したが、３チップ以上であっても同様の方法が適用できる。本実施形態では、発光部Ｅ１と受光部Ｒ２、及び発光部Ｅ２と受光部Ｒ１は、それぞれ、光ファイバー７１を介して光学的に接続されている。
【００６４】
３−６．第６実施形態
図１３を用いて本発明の第６実施形態のチップモジュール３０について説明する。図１３は、本実施形態のチップモジュール３０の構造を示す断面図である。
【００６５】
本実施形態のチップモジュール３０は、第５実施形態のチップモジュール３０に類似している。本実施形態では、発光部Ｅ１と受光部Ｒ２、及び発光部Ｅ２と受光部Ｒ１は、それぞれ、導波路７３を介して光学的に接続されている。導波路７３は、発光部Ｅ１と受光部Ｒ２、及び発光部Ｅ２と受光部Ｒ１をそれぞれ光学的に接続するように後付けすることができる。本実施形態では導波路を用いているので更にコンパクトにチップモジュールを作製できる。
【００６６】
３−７．第７実施形態
図１４を用いて本発明の第７実施形態のチップモジュール３０について説明する。図１４は、本実施形態のチップモジュール３０の構造を示す断面図である。
【００６７】
本実施形態のチップモジュール３０は、第６実施形態のチップモジュール３０に類似している。本実施形態では、チップ数が３枚であり、第１チップＣ１と第２チップＣ２、第２チップＣ２と第３チップＣ３がそれぞれ導波路７３によって光学的に接続されている。
【００６８】
３−８．第８実施形態
図１５を用いて本発明の第８実施形態のチップモジュール３０について説明する。図１５は、本実施形態のチップモジュール３０の構造を示す平面図である。
【００６９】
本実施形態のチップモジュール３０は、第７実施形態のチップモジュール３０に類似している。本実施形態では、チップ数が４枚である。第１〜第４チップＣ１〜４は、発光部Ｅ１〜Ｅ４と、受光部Ｒ１〜Ｒ４を有している。第１チップＣ１と第２チップＣ２、第２チップＣ２と第３チップＣ３、及び第３チップＣ３と第４チップＣ４がそれぞれ導波路７３によって光学的に接続されている。
【００７０】
なお、図１２〜１４では、分かりやすい様に両側に発光部と受光部を設置した実施形態を示している。また、図１５では片側に受光部、発光部を集めた実施形態を示している。図８〜１５では分かりやすいように受光部、発光部を配置した実施形態を示しているが、実際にはチップ面積ができるだけ大きくなるように配置することが好ましい。
【００７１】
以上の実施形態で示した種々の特徴は，互いに組み合わせることができる。１つの実施形態中に複数の特徴が含まれている場合，そのうちの１又は複数個の特徴を適宜抜き出して，単独で又は組み合わせて，本発明に採用することができる。
【００７２】
４．実証実験
以下、本発明の効果の実証実験について説明する。以下の実験では、絶縁層中にＧｅをイオン注入し、その後、種々の温度で熱処理を行うことによって、部分的に酸化されたＧｅ酸化物からなる微粒子を含む絶縁層を作製した。次に、この微粒子を含む絶縁層について光ルミネッセンス測定を行い、Ｇｅ酸化物の平均酸化率と発光強度との関係を調べた。
【００７３】
４−１．微粒子を含む絶縁層の作製
以下の方法により、部分的に酸化されたＧｅ酸化物からなる微粒子を含む絶縁層を作製した。
【００７４】
まず、酸素雰囲気中，１０５０℃、１００分でシリコン基板を熱酸化することによって絶縁層を形成した。
【００７５】
次に、Ｇｅ負イオン、５０ｋｅＶで１．４ｘ１０16ｉｏｎｓ／ｃｍ2、２０ｋｅＶで３．２ｘ１０15ｉｏｎｓ／ｃｍ2、１０ｋｅＶで２．２ｘ１０15ｉｏｎｓ／ｃｍ2、をこの順番で多重に注入した。
【００７６】
次に、ロータリーポンプで引きながら、窒素を流入させ、１時間熱処理することによってＧｅを部分的に酸化させた。温度については７００、８００、９００又は１０００℃にし、熱処理無しのものを含めて合計５種類の試料を作製した。なお、熱処理装置内に残留している酸素、イオン注入時にＳｉＯ2から解離した酸素、窒素ガス中に微量に存在する不純物としての酸素がＧｅの酸化に寄与したと考えられる。
【００７７】
以上の工程によって、部分的に酸化されたＧｅ酸化物からなる微粒子を含む絶縁層を作製した。
【００７８】
４−２．平均酸化率測定
次に、各試料についてＧｅ酸化物の平均酸化率を求めた。平均酸化率は、酸化率測定と、５分間のアルゴンイオン（４ｅＶ）エッチングをシリコン基板に到達するまで繰り返し、表面からの深さが０−５０ｎｍの範囲（Ｇｅ注入範囲）での各酸化率測定で得られた酸化率を代数平均することによって求めた。
酸化率は、島津製作所製のＡＸＩＳ１６５Ｓで測定したＸＰＳスペクトルにおいてＧｅに起因するピークの面積ＳGeと、ＧｅＯに起因するピークの面積ＳGeOを求め、ＳGeO／（ＳGe＋ＳGeO）を算出することによって求めた。酸化率の測定には、Ｇｅ ２ｐピークとそれに対応するＧｅＯのピークを用いた。
ここで、熱処理無しの試料と９００℃で熱処理を行った試料についての、絶縁層７の表面からの深さと、各深さで測定した酸化率との関係を示すグラフを図１６に示す。図１６によると、９００℃で熱処理を行った試料では、絶縁層７表面近傍での酸化率が高いのに対して熱処理無しの試料では絶縁層７表面近傍での酸化率が低いことが分かる。また、どちらの場合も絶縁層の内部に向かうにつれて、酸化率が４０％程度に近づいていることが分かる。
【００７９】
Ｇｅ酸化物の平均酸化率を測定した結果を図１７に示す。図１７は、熱処理温度とＧｅ酸化物の平均酸化率との関係を示すグラフである。熱処理無しの試料で平均酸化率が３０％となっているのは、Ｇｅイオン注入の際にＳｉＯ2から解離した酸素原子とＧｅとが結合したためであると推測される。
【００８０】
４−３．光ルミネッセンス測定
次に、各試料について光ルミネッセンス測定を行った。この測定は、レーザー光を励起光に用いて行った。チタンサファイアレーザーから３倍高調波の波長２６６ｎｍの光を２５ｍＷの強度で微粒子を含む絶縁層に向けて照射した。微粒子を含む絶縁層から放出された光を浜松ホトニクス製Ｃ５０９４で検出し、スペクトルの波長４００ｎｍ近傍のピーク強度を測定した。
【００８１】
その結果を図１８に示す。図１８を参照すると、平均酸化率が３５〜７０％である場合に高い発光強度で発光しており、平均酸化率が３５〜６０％である場合に特に高い発光強度で発光していることが分かる。光ルミネッセンスで発光しやすい素子は、エレクトロルミネッセンスでも発光しやすいと考えられる。従って、上記平均酸化率のＧｅ酸化物からなる微粒子を含む絶縁層を用いて発光素子を作製すれば、比較的短波長の光を効率的に放出する発光素子が得られることが分かる。
【図面の簡単な説明】
【００８２】
【図１】本発明の第１実施形態の発光素子の構造を示す断面図である。
【図２】ガウスフィッティングを説明するためのＸＰＳスペクトルの一例である。
【図３】本発明の第２実施形態の発光素子の構造を示す断面図である。
【図４】本発明の一実施形態の半導体チップの発光部を含む部分の構造を示す断面図である。
【図５】本発明の一実施形態の半導体チップの発光部の変形例を示す断面図である。
【図６】本発明の一実施形態の半導体チップの受光部を含む部分の構造を示す断面図である。
【図７】（ａ）〜（ｃ）は、本発明の一実施形態の半導体チップの受光部の変形例を示す断面図である。
【図８】本発明の第１実施形態のチップモジュールの構造を示す断面図である。
【図９】本発明の第２実施形態のチップモジュールの構造を示す断面図である。
【図１０】本発明の第３実施形態のチップモジュールの構造を示す断面図である。
【図１１】本発明の第４実施形態のチップモジュールの構造を示す断面図である。
【図１２】本発明の第５実施形態のチップモジュールの構造を示す断面図である。
【図１３】本発明の第６実施形態のチップモジュールの構造を示す断面図である。
【図１４】本発明の第７実施形態のチップモジュールの構造を示す断面図である。
【図１５】本発明の第８実施形態のチップモジュールの構造を示す断面図である。
【図１６】本発明の効果実証実験に係る、絶縁層表面からの深さと酸化率との関係を示すグラフである。
【図１７】本発明の効果実証実験に係る、熱処理温度と、Ｇｅ酸化物の平均酸化率との関係を示すグラフである。
【図１８】本発明の効果実証実験に係る、Ｇｅ酸化物の平均酸化率と、発光強度の相対値との関係を示すグラフである。
【符号の説明】
【００８３】
１：第１電極  ３：第２電極  ５：微粒子  ７：絶縁層  ８：ＦＥＴ  ９：半導体基板  １０：発光素子  １１，１２：ソース及びドレイン電極  １３：ゲート絶縁膜  １５：ゲート電極  １７：層間絶縁膜  １９：発光素子の上方の領域  ２０：半導体チップ  ２１：配線  ２３：ＦＥＴ  ２５：ｐ型拡散層  ２７：ｉ型層  ２８：ｎ型拡散層  ２９：配線  ３０：チップモジュール  ３１，２２：ソース及びドレイン電極  ３３：ゲート絶縁膜  ３５：ゲート電極  ３７：反射防止膜  ３９：遮光膜  ４１：遮光膜  ５４：導波路  ５７：搭載基板上の電極  ５９：導電ワイヤ  ６１：バンプ  ７１：光ファイバー  ７３：導波路  Ｃ１〜Ｃ４：半導体チップ  Ｅ１〜Ｅ４：半導体チップの発光部    Ｒ１〜Ｒ４：半導体チップの受光部  Ｓ：搭載基板  ＥＳ：搭載基板の発光部  ＲＳ：搭載基板の受光部
【図１】
2008305914.tif 000003
【図２】
2008305914.tif 000004
【図３】
2008305914.tif 000005
【図４】
2008305914.tif 000006
【図５】
2008305914.tif 000007
【図６】
2008305914.tif 000008
【図７】
2008305914.tif 000009
【図８】
2008305914.tif 000010
【図９】
2008305914.tif 000011
【図１０】
2008305914.tif 000012
【図１１】
2008305914.tif 000013
【図１２】
2008305914.tif 000014
【図１３】
2008305914.tif 000015
【図１４】
2008305914.tif 000016
【図１５】
2008305914.tif 000017
【図１６】
2008305914.tif 000018
【図１７】
2008305914.tif 000019
【図１８】
2008305914.tif 000020