(57)【要約】【課題】クリティカルパスの性能を維持しつつ低消費電力化をはかることができる半導体装置を実現する。【解決手段】本発明の半導体装置は、ロジック回路やメモリで構成されるＬＳＩコア部１２と、ＬＳＩコア部１２へ電源を供給するＤＣ-ＤＣコンバータ１５と、ＬＳＩコア部１２におけるクリティカルパスの電気的な特性を再現するためのレプリカ回路１３と、レプリカ回路１３の特性を判定し、当該判定結果に基づいて、ＬＳＩコア部１２のクリティカルパスに見合うようにＤＣ-ＤＣコンバータ１５の出力電圧値ＶＤＤ-ＬＰを制御する制御信号を生成し、ＤＣ-ＤＣコンバータ１５へ出力する判定回路１４を有する。【選択図】図１
2008305925.tif 000002
【特許請求の範囲】
【請求項１】
ロジック回路やメモリで構成されるＬＳＩコア部と、
前記ＬＳＩコア部へ電源を供給するＤＣ-ＤＣコンバータと、
前記ＬＳＩコア部におけるクリティカルパスの電気的な特性を再現するためのレプリカ回路と、
前記レプリカ回路の前記特性を判定し、当該判定結果に基づいて、前記ＬＳＩコア部の前記クリティカルパスに見合うように前記ＤＣ-ＤＣコンバータの出力電圧値を制御する制御信号を生成し、前記制御信号を前記ＤＣ-ＤＣコンバータへ出力する判定手段を有することを特徴とする半導体装置。
【請求項２】
ロジック回路やメモリで構成され、独立して外部から専用の電源が供給されるＬＳＩコア部と、
前記ＬＳＩコア部におけるクリティカルパスの電気的な特性を再現するためのレプリカ回路と、
前記レプリカ回路の前記特性を判定し、当該判定結果に基づいて、前記ＬＳＩコア部の前記クリティカルパスに見合うように前記専用の電源を制御する制御信号を生成する判定手段を有することを特徴とする半導体装置。
【請求項３】
ロジック回路やメモリで構成されるＬＳＩコア部と、
前記ＬＳＩコア部へ電源を供給するＤＣ-ＤＣコンバータと、
前記ＬＳＩコア部における複数のクリティカルパスからの出力を受けて、前記複数のクリティカルパスの中からワーストパスを抽出し、当該ワーストパスの電気的な特性を出力する合成手段と、
前記合成手段からの前記特性を判定し、当該判定結果に基づいて、前記ＬＳＩコア部の前記ワーストパスに見合うように前記ＤＣ-ＤＣコンバータの出力電圧値を制御する制御信号を生成し、前記制御信号を前記ＤＣ-ＤＣコンバータへ出力する判定手段を有することを特徴とする半導体装置。
【請求項４】
ロジック回路やメモリで構成され、独立して外部から専用の電源が供給されるＬＳＩコア部と、
前記ＬＳＩコア部における複数のクリティカルパスからの出力を受けて、前記複数のクリティカルパスの中からワーストパスを抽出し、当該ワーストパスの電気的な特性を出力する合成手段と、
前記合成手段からの前記特性を判定し、当該判定結果に基づいて、前記ＬＳＩコア部の前記ワーストパスに見合うように前記専用の電源を制御する制御信号を生成する判定手段を有することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低消費電力を必要とする半導体装置に係わり、特に、大規模なシステムＬＳＩや携帯用のシステムＬＳＩ等の半導体装置に関する。
【背景技術】
【０００２】
携帯用システムＬＳＩのシステム規模は高機能化により近年拡大し、電池駆動のための低消費電力化設計が必要になっている。また、大規模でかつ高速動作のハイエンドのシステムＬＳＩ製品においてもトータルの電力が大きくなりすぎて、パッケージや信頼性対応のためにも、低消費電力化設計が必要になっている。近年の設計技術としては、（１）ゲーテッドクロックと呼ばれる必要な時以外はクロックをとめてシステムとしての動作を停止させ低消費電力をはかる技術（例えば、「特許文献１」を参照。）、（２）Ｂｌｏｃｋ毎に電源を遮断して電力を制御する技術、（３）周波数や電圧の値を動作モードの状況に応じて制御する技術などがあり、実製品への適用が検討されている。
【０００３】
しかしながら、これら従来の設計技術は技術的な難易度が高く、実製品での低消費電力化は容易ではないという問題があった。また、これらの技術を駆使して低消費電力化を図っても、例えば、携帯用システムＬＳＩなどの半導体装置では、製品によっては必ずしも十分ではないという問題があった。今後、システムＬＳＩが大規模化の一途をたどることは明らかで、低消費電力化の技術はますます重要になっていくと考えられる。
【特許文献１】特開２００５−２９３３７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、クリティカルパスの性能を維持しつつ低消費電力化をはかることができる半導体装置を提供する。
【課題を解決するための手段】
【０００５】
本発明の一態様によれば、ロジック回路やメモリで構成されるＬＳＩコア部と、前記ＬＳＩコア部へ電源を供給するＤＣ-ＤＣコンバータと、前記ＬＳＩコア部におけるクリティカルパスの電気的な特性を再現するためのレプリカ回路と、前記レプリカ回路の前記特性を判定し、当該判定結果に基づいて、前記ＬＳＩコア部の前記クリティカルパスに見合うように前記ＤＣ-ＤＣコンバータの出力電圧値を制御する制御信号を生成し、前記制御信号を前記ＤＣ-ＤＣコンバータへ出力する判定手段を有することを特徴とする半導体装置が提供される。
【０００６】
また、本発明の別の一態様によれば、ロジック回路やメモリで構成され、独立して外部から専用の電源が供給されるＬＳＩコア部と、前記ＬＳＩコア部におけるクリティカルパスの電気的な特性を再現するためのレプリカ回路と、前記レプリカ回路の前記特性を判定し、当該判定結果に基づいて、前記ＬＳＩコア部の前記クリティカルパスに見合うように前記専用の電源を制御する制御信号を生成する判定手段を有することを特徴とする半導体装置が提供される。
【０００７】
さらに、本発明の別の一態様によれば、ロジック回路やメモリで構成されるＬＳＩコア部と、前記ＬＳＩコア部へ電源を供給するＤＣ-ＤＣコンバータと、前記ＬＳＩコア部における複数のクリティカルパスからの出力を受けて、前記複数のクリティカルパスの中からワーストパスを抽出し、当該ワーストパスの電気的な特性を出力する合成手段と、前記合成手段からの前記特性を判定し、当該判定結果に基づいて、前記ＬＳＩコア部の前記ワーストパスに見合うように前記ＤＣ-ＤＣコンバータの出力電圧値を制御する制御信号を生成し、前記制御信号を前記ＤＣ-ＤＣコンバータへ出力する判定手段を有することを特徴とする半導体装置が提供される。
【０００８】
さらに、本発明の別の一態様によれば、ロジック回路やメモリで構成され、独立して外部から専用の電源が供給されるＬＳＩコア部と、前記ＬＳＩコア部における複数のクリティカルパスからの出力を受けて、前記複数のクリティカルパスの中からワーストパスを抽出し、当該ワーストパスの電気的な特性を出力する合成手段と、前記合成手段からの前記特性を判定し、当該判定結果に基づいて、前記ＬＳＩコア部の前記ワーストパスに見合うように前記専用の電源を制御する制御信号を生成する判定手段を有することを特徴とする半導体装置が提供される。
【発明の効果】
【０００９】
本発明によれば、クリティカルパスの動作性能を自己判定して電源電圧にフイードバックをかけるので、クリティカルパスの性能を維持しつつ低消費電力化をはかることができる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照しながら、本発明の実施例を説明する。
【実施例１】
【００１１】
図１は、本発明の実施例１に係わる半導体装置を示す回路ブロック図である。ここでは、主に、クリティカルパス回路１１を有するＬＳＩコア部１２とその電源電圧制御にかかわる部分を示した。
【００１２】
本発明の実施例１に係わる半導体装置は、クリティカルパス回路１１を有するＬＳＩコア部１２、クリティカルパス回路１１のレプリカ回路１３、レプリカ回路１３の電気的特性を判定する判定回路１４、ＬＳＩコア部１２へ電源電圧ＶＤＤ-ＬＰを供給するＤＣ-ＤＣコンバータ１５、およびチップ周辺回路部１６とアナログ回路部１７を備えている。
【００１３】
チップ周辺回路部１６には周辺電源ＶＤＤ-Ｉ/０およびＧＮＤ-Ｉ/０が外部から供給され、アナログ回路部１７にはアナログ電源ＶＤＤ-ＡおよびＧＮＤ-Ａが外部から供給され、ＤＣ-ＤＣコンバータ１５には専用の電源ＶＤＤおよびＧＮＤが外部から供給されている。
【００１４】
ＤＣ-ＤＣコンバータ１５の出力は内部電源ＶＤＤ-ＬＰとしてクリティカルパス回路１１、ＬＳＩコア部１２、レプリカ回路１３、および判定回路１４へ供給されている。レプリカ回路１３の出力は判定回路１４へ入力され、判定回路１４の出力はＤＣ-ＤＣコンバータ１５へ入力されている。
【００１５】
ＬＳＩコア部１２は、ロジック回路やメモリで構成され、ＤＣ-ＤＣコンバータ１５によって電源電圧ＶＤＤ-ＬＰが供給されている。
【００１６】
クリティカルパス回路１１は、製造される半導体装置の素子特性に依存して動作速度などの電気的特性がクリティカルになるＬＳＩコア部１２の回路である。
【００１７】
レプリカ回路１３は、ＬＳＩコア部１２にあるクリティカルパス回路１１の電気的な特性を具現化した模擬回路であり、製造される半導体装置の素子特性に依存して、動作速度などの電気的特性がクリティカルパス回路１１と同等になるよう構成されている。
【００１８】
判定回路１４は、レプリカ回路１３からの出力を受けて、所望の動作速度などが半導体装置の仕様を満たしているかどうかなどの動作特性を判定する。そして、その判定結果に基づいて、クリティカルパス回路１１の動作能力を損なわない範囲でＶＤＤ-ＬＰの電圧を低くする制御信号を生成し、ＤＣ-ＤＣコンバータ１５へ出力する。
【００１９】
ＤＣ-ＤＣコンバータ１５は、判定回路１４の出力を受けて外部から供給されるＶＤＤをＶＤＤ-ＬＰに変換してＬＳＩコア部１２へ供給する。
【００２０】
チップ周辺回路部１６は、外部インターフェースなどの回路で構成され、インターフェース用の周辺電源ＶＤＤ-Ｉ/Ｏが供給されている。
【００２１】
アナログ回路部１７は、アナログ動作する回路で構成され、ＬＳＩコア部１２やチップ周辺回路部１６などのデジタル回路との干渉を避けるためアナログ電源ＶＤＤ-Ａが供給されている。
【００２２】
このような構成でレプリカ回路１３および判定回路１４によりＤＣ-ＤＣコンバータ１５を制御し、ＶＤＤ-ＬＰをＬＳＩコア部１２の動作能力に見合った電圧とすることで、半導体装置の性能を維持しつつ低消費電力化をはかっている。
【００２３】
すなわち、例えば、チップ内の素子が規定の寸法で製造され、回路閾値も規定の値となっており、温度も最悪の状態でなく、供給される外部からの電源電圧ＶＤＤも最悪でない場合には、クリティカルパス回路１１の動作能力は充分に仕様をクリアした数値となるはずである。
【００２４】
したがって、判定回路１４はＬＳＩコア部１２に供給される電源電圧ＶＤＤ-ＬＰをもっと低電圧にするような制御信号を出力し、それを受けてＤＣ-ＤＣコンバータ１５がＬＳＩコア部１２への供給電圧を低下させる。
【００２５】
上記実施例１によれば、クリティカルパス回路１１の動作性能をレプリカ回路１３および判定回路１４によって自己判定し、電源電圧ＶＤＤ-ＬＰにフイードバックをかけるので、クリティカルパス回路１１の性能を維持しつつＬＳＩコア部１２の低消費電力化をはかることができる。
【００２６】
上述の実施例１では、ＤＣ-ＤＣコンバータ１５が半導体装置に内蔵されるとしたが、本発明はこれに限られるものではなく、例えば図２に示したように、外部のＤＣ-ＤＣコンバータ１５からＬＳＩコア部１２へＶＤＤ-ＬＰを供給するようにし、判定回路１４の出力で外部のＤＣ-ＤＣコンバータ１５を制御するように構成することもできる。
【実施例２】
【００２７】
図３は、本発明の実施例２に係わる半導体装置を示す回路ブロック図である。ここでは、主に、クリティカルパス回路２１ａおよび２１ｂを有するＬＳＩコア部２２とその電源電圧制御にかかわる部分を示した。
【００２８】
本発明の実施例２に係わる半導体装置は、クリティカルパス回路２１ａおよび２１ｂを有するＬＳＩコア部２２、クリティカルパス回路２１ａおよび２１ｂの合成回路２３、クリティカルパス回路２１ａおよび２１ｂの電気的特性を判定する判定回路２４、ＬＳＩコア部２２へ電源電圧ＶＤＤ-ＬＰを供給するＤＣ-ＤＣコンバータ２５、およびチップ周辺回路部２６とアナログ回路部２７を備えている。
【００２９】
チップ周辺回路部２６には周辺電源ＶＤＤ-Ｉ/０およびＧＮＤ-Ｉ/０が外部から供給され、アナログ回路部２７にはアナログ電源ＶＤＤ-ＡおよびＧＮＤ-Ａが外部から供給され、ＤＣ-ＤＣコンバータ２５には専用の電源ＶＤＤおよびＧＮＤが外部から供給されている。
【００３０】
ＤＣ-ＤＣコンバータ２５の出力は内部電源ＶＤＤ-ＬＰとしてクリティカルパス回路２１ａおよび２１ｂ、ＬＳＩコア部２２、合成回路２３、および判定回路２４へ供給されている。クリティカルパス回路２１ａの出力は合成回路２３の第１の入力へ入力され、クリティカルパス回路２１ｂの出力は合成回路２３の第２の入力へ入力され、合成回路２３の出力は判定回路２４へ入力され、判定回路２４の出力はＤＣ-ＤＣコンバータ２５へ入力されている。
【００３１】
合成回路２３とその判定にかかわる部分を除いて各部の構成、機能、および動作は実施例１と同様であるので、詳しい説明は省略する。
【００３２】
クリティカルパス回路２１ａおよび２１ｂでは、ＬＳＩコア部２２にあるワーストパスとなりうるクリティカルパスをメインの信号の流れとは分岐させて引き出し、合成回路２３へ入力している。
【００３３】
合成回路２３は、クリティカルパス回路２１ａおよび２１ｂからの出力を取りまとめ、これらの中からこのチップのワーストパスを選択しその結果を判定回路２４へ出力する。
【００３４】
判定回路２４は、合成回路２３からの出力を受けて、所望の動作速度などが半導体装置の仕様を満たしているかどうかなどの動作特性を判定する。そして、その判定結果に基づいて、クリティカルパス回路２１ａおよび２１ｂの動作能力を損なわない範囲でＶＤＤ-ＬＰの電圧を低くする制御信号を生成し、ＤＣ-ＤＣコンバータ２５へ出力する。
【００３５】
ＤＣ-ＤＣコンバータ２５は、判定回路２４の出力を受けて外部から供給されるＶＤＤをＶＤＤ-ＬＰに変換してＬＳＩコア部２２へ供給する。
【００３６】
このような構成で合成回路２３および判定回路２４によりＤＣ-ＤＣコンバータ２５を制御し、ＶＤＤ-ＬＰをＬＳＩコア部２２の動作能力に見合った電圧とすることで、半導体装置の性能を維持しつつ低消費電力化をはかっている。
【００３７】
上記実施例２によれば、クリティカルパス回路２１ａおよび２１ｂの動作性能を合成回路２３および判定回路２４によって自己判定し、電源電圧ＶＤＤ-ＬＰにフイードバックをかけるので、クリティカルパス回路２１ａおよび２１ｂの性能を維持しつつＬＳＩコア部２２の低消費電力化をはかることができる。
【００３８】
上述の実施例２では、クリティカルパス回路は２つであるとしたが、本発明はこれに限られるものではなく、ＬＳＩコア部２２の動作性能を左右する可能性があるクリティカルパスであれば、原理的にはいくつでも適用可能である。
【００３９】
また、上述の実施例２では、ＤＣ-ＤＣコンバータ２５が半導体装置に内蔵されるとしたが、本発明はこれに限られるものではなく、例えば図４に示したように、外部のＤＣ-ＤＣコンバータ２５からＬＳＩコア部２２へＶＤＤ-ＬＰを供給するようにし、判定回路２４の出力で外部のＤＣ-ＤＣコンバータ２５を制御するように構成することもできる。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施例１に係わる半導体装置を示す回路ブロック図。
【図２】本発明の実施例１に係わる半導体装置の別の一例を示す回路ブロック図。
【図３】本発明の実施例２に係わる半導体装置を示す回路ブロック図。
【図４】本発明の実施例２に係わる半導体装置の別の一例を示す回路ブロック図。
【符号の説明】
【００４１】
１１、２１ａ、２１ｂ  クリティカルパス回路
１２、２２  ＬＳＩコア部
１３  レプリカ回路
１４、２４  判定回路
１５、２５  ＤＣ-ＤＣコンバータ
１６、２６  チップ周辺回路部
１７、２７  アナログ回路部
２３  合成回路
【図１】
2008305925.tif 000003
【図２】
2008305925.tif 000004
【図３】
2008305925.tif 000005
【図４】
2008305925.tif 000006