(57)【要約】【課題】シリコン表面で発生する暗電流が光電変換部の電荷蓄積層に流れ込むのを低減し、ＳＮ比を高める。【解決手段】フォトダイオード１５は、Ｐ型ウエル５２に形成されたＮ型の電荷蓄積層５３と、電荷蓄積層５３上に配置されたＰ型の空乏化防止層５４と、空乏化防止層５４上に配置されたＮ型の表面層５５とを有する。フォトダイオード１５には、表面層５５の電荷を排出する電荷排出用トランジスタ４０が設けられる。電荷排出用トランジスタ４０は、表面層５５をソース、電源電圧が印加される電源拡散部３３をドレインとするＭＯＳトランジスタである。電荷排出用トランジスタ４０のゲート４１は、増幅トランジスタをなすソースフォロワトランジスタのゲートと一体に連続して構成される。【選択図】図４
2008263086.tif 000002
【特許請求の範囲】
【請求項１】
入射光に応じて生成された信号電荷を蓄積する第１導電型の電荷蓄積層と、
前記電荷蓄積層上に配置された第２導電型の空乏化防止層と、
前記空乏化防止層上に配置された前記第１導電型の半導体層と、
少なくとも所定期間において前記半導体層の電荷を排出させる電荷排出部と、
を備えたことを特徴とするフォトダイオード。
【請求項２】
前記電荷排出部は、前記半導体層をソース及びドレインの一方とするトランジスタであって、所定電位が印加される半導体領域をソース及びドレインの他方とするトランジスタを、含むことを特徴とする請求項１記載のフォトダイオード。
【請求項３】
前記電荷排出部は、所定電位が印加される前記第１導電型の半導体領域であって、前記半導体層と連続した半導体領域であることを特徴とする請求項１記載のフォトダイオード。
【請求項４】
入射光に応じた電荷を生成して蓄積する光電変換部を有する画素を複数備えた固体撮像素子であって、前記光電変換部が請求項１乃至３のいずれかに記載のフォトダイオードであることを特徴とする固体撮像素子。
【請求項５】
入射光に応じた信号電荷を生成し蓄積する光電変換部、前記信号電荷を受け取って前記信号電荷を電圧に変換する電荷電圧変換部、該電荷電圧変換部の電位に応じた信号を出力する増幅トランジスタ、前記光電変換部から前記電荷電圧変換部に電荷を転送する電荷転送部、及び、前記電荷電圧変換部の電位をリセットするリセットトランジスタを有する画素を、複数備えた固体撮像素子であって、
前記光電変換部は、請求項１記載のフォトダイオードであることを特徴とする固体撮像素子。
【請求項６】
前記電荷排出部は、前記半導体層をソース及びドレインの一方とするトランジスタであって、前記増幅トランジスタのソース又はドレインとなり所定電位が印加される半導体領域を、ソース及びドレインの他方とするトランジスタを、含み、
前記電荷排出部の前記トランジスタのゲートは、前記増幅トランジスタのゲートと電気的に接続されたことを特徴とする請求項５記載の固体撮像素子。
【請求項７】
前記電荷排出部は、前記半導体層をソース及びドレインの一方とするトランジスタであって、前記リセットトランジスタのソース又はドレインとなり所定電位が印加される半導体領域を、ソース及びドレインの他方とするトランジスタを、含み、
前記電荷排出部の前記トランジスタのゲートは、前記リセットトランジスタのゲートと電気的に接続されたことを特徴とする請求項５記載の固体撮像素子。
【請求項８】
前記電荷排出部は、所定電位が印加される前記第１導電型の半導体領域であって、前記半導体層と連続した半導体領域であることを特徴とする請求項５記載の固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フォトダイオード及びこれを用いた固体撮像素子に関するものである。
【背景技術】
【０００２】
近年、ビデオカメラや電子スチルカメラなどが広く一般に普及している。これらのカメラには、ＣＣＤ型の固体撮像素子や増幅型の固体撮像素子が使用されている。固体撮像素子は、光電変換部を有する画素がマトリクス状に複数配置されており、各画素の光電変換部にて信号電荷を生成する。
【０００３】
増幅型固体撮像素子は、画素の光電変換部にて生成・蓄積された信号電荷を画素に設けられた増幅部に導き、増幅部で増幅した信号を画素から出力する。増幅型固体撮像素子では、一般的に、各画素は、入射光に応じた信号電荷を生成し蓄積する光電変換部、前記信号電荷を受け取って前記信号電荷を電圧に変換する電荷電圧変換部、該電荷電圧変換部の電位に応じた信号を出力する増幅部、前記光電変換部から前記電荷電圧変換部に電荷を転送する電荷転送部、及び、前記電荷電圧変換部の電位をリセットするリセット部を、有している。
【０００４】
このような増幅型固体撮像素子には、増幅部に接合型電界効果トランジスタ（ＪＦＥＴ）を用いた固体撮像素子（特許文献１）や、増幅部にＭＯＳトランジスタを用いた固体撮像素子（特許文献２）などが提案されている。増幅部にＪＦＥＴを用いた固体撮像素子では、ＪＦＥＴのゲート領域が前記電荷電圧変換部となっている。増幅部にＭＯＳトランジスタを用いた固体撮像素子では、フローティングディフュージョンが前記電荷電圧変換部となっている。
【０００５】
シリコン表面にはダングリングボンドが存在するため、電子−正孔対が発生している。光電変換部をなすフォトダイオードはＰＮ接合で形成されるが、空乏層が表面まで達した状態では、シリコン表面で発生した電荷が暗電流として光電変換部の電荷蓄積層に蓄積されてしまう。この現象を防ぐため、シリコン表面に、光電変換部の電荷蓄積層と逆の導電型の拡散領域（光電変換部の電荷蓄積層がＮ型ならＰ型の拡散領域、光電変換部の電荷蓄積層がＰ型ならＮ型の拡散領域）を空乏化防止層として形成した埋め込みフォトダイオードを、画素の光電変換部として採用する場合がほとんどである（特許文献１）。
【特許文献１】特開平１１−１７７０７６号公報
【特許文献２】特開２００２−４３５５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、電荷は濃度や熱的エネルギーの拡散により移動するため、光電変換部の空乏層がシリコン表面に達しなくても、暗電流として光電変換部の電荷蓄積層に流れ込む成分は存在していた。したがって、前述した従来の固体撮像素子のように画素の光電変換部として埋め込みフォトダイオードを採用しても、暗電流によるＳＮ比の低下は免れなかった。
【０００７】
また、固体撮像素子のみならず例えば各種の測定装置等においても、光検出のためにフォトダイオードが用いられるが、固体撮像素子以外の用途のフォトダイオードにおいても、光電変換部の電荷蓄積層に流れ込む暗電流を低減してＳＮ比を高めることが好ましいことは、言うまでもない。
【０００８】
本発明は、このような事情に鑑みてなされたもので、シリコン表面で発生する暗電流が光電変換部の電荷蓄積層に流れ込むのをより低減することができ、これによりＳＮ比を更に高めることができるフォトダイオード及びこれを用いた固体撮像素子を提供することを目的とする。
【課題を解決するための手段】
【０００９】
前記課題を解決するため、本発明の第１の態様によるフォトダイオードは、入射光に応じて生成された信号電荷を蓄積する第１導電型の電荷蓄積層と、前記電荷蓄積層上に配置された第２導電型の空乏化防止層と、前記空乏化防止層上に配置された前記第１導電型の半導体層と、少なくとも所定期間において前記半導体層の電荷を排出させる電荷排出部と、を備えたものである。
【００１０】
本発明の第２の態様によるフォトダイオードは、前記第１の態様において、前記電荷排出部は、前記半導体層をソース及びドレインの一方とするトランジスタであって、所定電位が印加される半導体領域をソース及びドレインの他方とするトランジスタを、含むものである。
【００１１】
本発明の第３の態様によるフォトダイオードは、前記第１の態様において、前記電荷排出部は、所定電位が印加される前記第１導電型の半導体領域であって、前記半導体層と連続した半導体領域であるものである。
【００１２】
本発明の第４の態様による固体撮像素子は、入射光に応じた電荷を生成して蓄積する光電変換部を有する画素を複数備えた固体撮像素子であって、前記光電変換部が前記第１乃至第３のいずれかの態様によるフォトダイオードであるものである。
【００１３】
本発明の第５の態様による固体撮像素子は、入射光に応じた信号電荷を生成し蓄積する光電変換部、前記信号電荷を受け取って前記信号電荷を電圧に変換する電荷電圧変換部、該電荷電圧変換部の電位に応じた信号を出力する増幅トランジスタ、前記光電変換部から前記電荷電圧変換部に電荷を転送する電荷転送部、及び、前記電荷電圧変換部の電位をリセットするリセットトランジスタを有する画素を、複数備えた固体撮像素子であって、前記光電変換部は、前記第１の態様によるフォトダイオードであるものである。
【００１４】
本発明の第６の態様による固体撮像素子は、前記第５の態様において、前記電荷排出部は、前記半導体層をソース及びドレインの一方とするトランジスタであって、前記増幅トランジスタのソース又はドレインとなり所定電位が印加される半導体領域を、ソース及びドレインの他方とするトランジスタを、含み、前記電荷排出部の前記トランジスタのゲートは、前記増幅トランジスタのゲートと電気的に接続されたものである。
【００１５】
本発明の第７の態様による固体撮像素子は、前記第５の態様において、前記電荷排出部は、前記半導体層をソース及びドレインの一方とするトランジスタであって、前記リセットトランジスタのソース又はドレインとなり所定電位が印加される半導体領域を、ソース及びドレインの他方とするトランジスタを、含み、前記電荷排出部の前記トランジスタのゲートは、前記リセットトランジスタのゲートと電気的に接続されたものである。
【００１６】
本発明の第８の態様による固体撮像素子は、前記第５の態様において、前記電荷排出部は、所定電位が印加される前記第１導電型の半導体領域であって、前記半導体層と連続した半導体領域であるものである。
【発明の効果】
【００１７】
本発明によれば、シリコン表面の界面準位を介して発生する暗電流成分が光電変換部の電荷蓄積層に流れ込むのをより低減することができ、これによりＳＮ比を更に高めることができるフォトダイオード及びこれを用いた固体撮像素子を提供することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明によるフォトダイオード及びこれを用いた固体撮像素子について、図面を参照して説明する。
【００１９】
［第１の実施の形態］
【００２０】
図１は、本発明の第１の実施の形態による固体撮像素子１を示す概略構成図である。この固体撮像素子１は、ＣＭＯＳ型固体撮像装置として構成されている。
【００２１】
図１に示すように、この固体撮像素子１は、一般的なＣＭＯＳ型固体撮像素子と同様に、垂直走査回路２と、水平走査回路３と、２次元状に配置された複数の単位画素４と、周知のＣＤＳ回路等を含む読み出し回路５と、出力アンプ６とを有している。各画素４のフォトダイオード１５（図１では図示せず。後述する図２参照）が出力する電気信号が垂直走査回路２によって読み出し回路５に行単位で取り出され、水平走査回路３によって列単位で出力アンプ６を介して出力端子７に画像信号として出力されるようになっている。このように、垂直走査回路２及び水平走査回路３は、画素４を駆動する回路を構成している。画素４が２次元状に配置された領域が画素領域１０である。この固体撮像素子１では、垂直走査回路２、水平走査回路３、読み出し回路５及び出力アンプ６が周辺回路を構成している。周辺回路が配置された領域が周辺回路領域である。周辺回路領域は、画素領域１０の周辺に配置されている。
【００２２】
図２は、図１中の単位画素４を示す回路図である。各画素４は、図２に示すように、選択トランジスタ１１と、増幅トランジスタ１２と、リセットトランジスタ１３と、転送トランジスタ１４と、入射光に応じた信号電荷を生成し蓄積する光電変換部としてのフォトダイオード１５と、前記信号電荷を受け取って前記信号電荷を電圧に変換する電荷電圧変換部としてのフローティングディフュージョン１６とを有している。増幅トランジスタ１２は、フローティングディフュージョン１６の電位に応じた信号を出力するものであり、本実施の形態ではソースフォロワトランジスタとなっている。転送トランジスタ１４は、フォトダイオード１５からフローティングディフュージョン１６に電荷を転送する。リセットトランジスタ１３は、フローティングディフュージョン１６の電位をリセットする。図２において、ＶＤＤは電源である。なお、図２において、後述する電荷排出用トランジスタ４０の図示は省略している。
【００２３】
図１及び図２に示すように、画素４の選択トランジスタ１１のゲートは行毎に選択線２０に共通に接続されている。画素４のリセットトランジスタ１３のゲートは、行毎にリセット線２１に共通に接続されている。画素４の転送トランジスタ１４のゲートは、行毎に転送線２２に共通に接続されている。画素４の選択トランジスタ１１のソースは、列毎に垂直信号線２３に共通に接続されている。選択線２０、リセット線２１及び転送線２２は、垂直走査回路２に接続されている。垂直信号線２３は、読み出し回路５に接続されている。
【００２４】
図３は、図１中の単位画素４を模式的に示す概略平面図である。図４は、図３中のＡ−Ａ’線に沿った概略断面図である。図３及び図４では、一部の配線層等は省略して示している。また、実際には、フォトダイオード１５の上部にはカラーフィルタやマイクロレンズが配置されるが、ここでは省略する。
【００２５】
図３において、符号３０はアクティブ領域（フィールド酸化膜５６が形成されていない領域）である。また、符号３１〜３３は、Ｎ型のシリコン基板５１上に形成されたＰ型ウエル５２（図４参照）に形成されたＮ型不純物拡散領域である。フローティングディフュージョン１６も、Ｐ型ウエル５２に形成されたＮ型不純物拡散領域である。なお、Ｐ型ウエル５２に代えてＰ型エピタキシャル成長層を形成してもよい。また、拡散領域（半導体領域）３３は、図示しない配線により所定電位としての電源電圧ＶＤＤが印加される電源拡散部である。符号３４〜３７は、ポリシリコンで構成された前記各トランジスタのゲート（電極）である。
【００２６】
フォトダイオード１５は、図４に示すように、Ｐ型ウエル５２にＮ型の電荷蓄積層５３が形成され、電荷蓄積層５３の基板表面側に高濃度のＰ型層からなる空乏化防止層５４が形成され、更にＮ型層からなる表面層（半導体層）５５が空乏化防止層５４の基板表面側に付加されることで、構成されている。図３では図示を省略しているが、空乏化防止層５４は、電荷蓄積層５３を覆うように形成されている。図５は、本実施の形態による固体撮像素子１のフォトダイオード１５の領域における各深さ位置の電位を示す図である。フォトダイオード１５は、入射する光を光電変換し、生じた電荷を電荷蓄積層５３に蓄積する。フォトダイオード１５の電荷蓄積層５３に蓄積された電荷は、転送トランジスタ１４がオン状態とされることによってフローティングディフュージョン１６に転送される。
【００２７】
本実施の形態では、フォトダイオード１５には、図３及び図４に示すように、表面層５５の電荷を排出する電荷排出部として、電荷排出用トランジスタ４０が設けられている。電荷排出用トランジスタ４０は、表面層５５をソース、電源拡散部３３をドレインとするＭＯＳトランジスタである。電荷排出用トランジスタ４０のゲート４１は、ポリシリコンで、増幅トランジスタ１２のゲート３６と一体に連続して構成されている。これにより、電荷排出用トランジスタ４０のゲート４１が増幅トランジスタ１２のゲート３６と電気的に接続されている。増幅トランジスタ１２は、ソースフォロワトランジスタとなっており、常に飽和領域で動作している。これに伴い、電荷排出用トランジスタ４０も常に飽和領域で動作するように構成されている。したがって、電荷排出用トランジスタ４０は、常にオン状態となり、表面層５５の電荷を電源拡散部３３に排出させる。
【００２８】
転送トランジスタ１４は、フォトダイオード１５の電荷蓄積層５３をソース、フローティングディフュージョン１６をドレインとするＭＯＳトランジスタである。転送トランジスタ１４は、そのゲート３４に印加される駆動信号により駆動される。
【００２９】
増幅トランジスタ１２は、電源拡散部３３をドレイン、拡散領域３２をソースとするＭＯＳトランジスタである。増幅トランジスタ１２のゲート３６は、配線４５によって、フローティングディフュージョン１６に電気的に接続されている。そして、増幅トランジスタ１２は、そのゲート３６の電圧に応じた電気信号を出力する。したがって、増幅トランジスタ１２は、フォトダイオード１５で生成・蓄積された電荷の量に応じた電気信号を出力する。
【００３０】
選択トランジスタ１１は、拡散領域３２をドレイン、拡散領域３１をソースとするＭＯＳトランジスタである。選択トランジスタ１１は、オン状態にされることで、増幅トランジスタ１２の出力を垂直信号線２３に出力する。すなわち、増幅トランジスタ１２と選択トランジスタ１１によって、ソースフォロワによる読み出しが可能となっている。
【００３１】
リセットトランジスタ１３は、電源拡散部３３をドレイン、フローティングディフュージョン１６をソースとするＭＯＳトランジスタである。リセットトランジスタ１３は、オン状態にされることで、フローティングディフュージョン１６に蓄積されている電荷をリセットする。
【００３２】
図４において、５６はＬＯＣＯＳによるフィールド酸化膜、５７は高濃度のＰ型の素子分離領域、５８は酸化膜である。図面には示していないが、フィールド酸化膜５６や酸化膜５８上には、層間絶縁膜や配線等が形成され、さらに、その上に必要に応じてカラーフィルタやマイクロレンズ等が設けられている。
【００３３】
図６は、本実施の形態による固体撮像素子１の動作の一例を示すタイミングチャートである。本実施の形態による固体撮像素子１は、図６に示すように、一般的なＣＭＯＳ型固体撮像素子と同様に駆動されるので、その詳細な説明は省略する。なお、図６では、ｎ行目のみについて記載している。図６において、蓄積期間は、メカニカルシャッタ（図示せず）が開いている期間である。読み出し回路５は、図６中の期間１（丸付き数字１）においてダークレベルを読み出し、図６中の期間２（丸付き数字２）において真の光信号レベルにダークレベルが重畳したレベルを読み出す。そして、読み出し回路５は、これらの両レベルの差分を取って真の光信号レベルを得る相関二重サンプリング処理を行う。
【００３４】
なお、電荷排出用トランジスタ４０のオン期間（すなわち、表面層５５の電荷を排出している期間）の理解を容易にするため、図６には、フローティングディフュージョン（ＦＤ）１６の電位（＝ソースフォロワトランジスタ（増幅トランジスタ）１２のゲート電位＝電荷排出用トランジスタ４０のゲート電位）も示している。各行の電荷排出用トランジスタ４０は、期間２（丸付き数字２）でも飽和状態で動作するように設計され、常にオン状態となる。
【００３５】
本実施の形態では、前述したように、フォトダイオード１５において、表面層５５が空乏化防止層５４の基板表面側に配置されている。そして、フォトダイオード１５には、電荷排出用トランジスタ４０が設けられている。前述したように、電荷排出用トランジスタ４０は、常にオン状態にある。したがって、常に表面層５５と電源拡散部３３とが導通しており、表面層５５は空乏化した状態にある。それゆえ、図５に示すように、表面層５５の電位は、その下側のＰ型領域である空乏化防止層５４の電位よりも高くなる。したがって、シリコン表面の界面準位を介して発生する暗電流成分は、表面層５５に吸い寄せられることになる。このような効果によって、信号電荷に暗電流が混じるのを防ぐことが可能となる。さらに、表面層５５に吸い寄せられた電荷はより電位の高い電源拡散部３３に排出されるため、暗電流成分で表面層５５が溢れ出てしまうことはない。
【００３６】
以上のように、本実施の形態によれば、シリコン表面で発生する暗電流は電荷蓄積層５３に蓄積されてしまうことなく電源拡散部３３に排出されるので、高いＳＮ比を得ることができる。
【００３７】
ここで、本実施の形態による固体撮像素子１と比較される比較例による固体撮像素子について、図７乃至図９を参照して説明する。この比較例は、従来の固体撮像素子に相当している。図７は、この比較例による固体撮像素子の単位画素を模式的に示す概略平面図であり、図３に対応している。図８は、図７中のＢ−Ｂ’線に沿った概略断面図であり、図４に対応している。図９は、この比較例による固体撮像素子のフォトダイオード１５の領域における各深さ位置の電位を示す図であり、図５に対応している。図７乃至図９において、図３乃至図５中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【００３８】
この比較例が本実施の形態と異なる所は、以下に説明する点のみである。本実施の形態では、フォトダイオード１５において表面層５５が空乏化防止層５４の基板表面側に配置されているのに対し、この比較例では、フォトダイオード１５において表面層５５が形成されずに空乏化防止層５４がシリコン表面に現れている。すなわち、この比較例におけるフォトダイオード１５は、通常の埋め込みフォトダイオードとして構成されている。これに伴い、この比較例では、本実施の形態で設けられていた電荷排出用トランジスタ４０が除去され、電荷排出用トランジスタ４０のゲート電極４１及び排出経路となるアクティブ領域が除去されている。
【００３９】
したがって、この比較例では、シリコン表面側の電位分布が図９に示すようになる。このため、シリコン表面の界面準位を介して発生する暗電流成分は、電荷蓄積層５３に流れ込んでしまい、信号電荷に暗電流が混じり、ＳＮ比が低下してしまう。
【００４０】
これに対し、本実施の形態では、前述したように、表面層５５及び電荷排出用トランジスタ４０によって、信号電荷に暗電流が混じるのを防ぐことが可能となり、高いＳＮ比を得ることができるのである。
【００４１】
［第２の実施の形態］
【００４２】
図１０は、本発明の第２の実施の形態による固体撮像素子の単位画素を模式的に示す概略平面図であり、図３に対応している。図１１は、図１０中のＣ−Ｃ’線に沿った概略断面図であり、図４に対応している。図１０及び図１１において、図３及び図４中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【００４３】
本実施の形態が前記第１の実施の形態と異なる所は、以下に説明する点のみである。本実施の形態では、前記第１の実施の形態で設けられている電荷排出用トランジスタ４０の代わりに、表面層５５の電荷を排出する電荷排出部として、電荷排出用トランジスタ６０が設けられている。電荷排出用トランジスタ６０も、電荷排出用トランジスタ４０と同じく、表面層５５をソース、電源拡散部３３をドレインとするＭＯＳトランジスタである。しかし、電荷排出用トランジスタ４０のゲート４１が増幅トランジスタ１２のゲート３６と一体に連続して構成されているのに対し、電荷排出用トランジスタ６０のゲート６１は増幅トランジスタ１２のゲート３６から分離されてリセットトランジスタ１３のゲート３７と一体に連続して構成されている。これにより、電荷排出用トランジスタ６０のゲート６１がリセットトランジスタ１３のゲート３７と電気的に接続されている。よって、電荷排出用トランジスタ６０は、リセットトランジスタ１３と同時にオンオフする。
【００４４】
本実施の形態による固体撮像素子も、前記第１の実施の形態による固体撮像素子１と同じく、図６に示すように、一般的なＣＭＯＳ型固体撮像素子と同様に駆動される。図６からわかるように、各行の電荷排出用トランジスタ６０は、当該行の読み出し期間を除く大半の期間においてオン状態となる。
【００４５】
本実施の形態によっても、前記第１の実施の形態と同様に、シリコン表面で発生する暗電流は電荷蓄積層５３に蓄積されてしまうことなく電源拡散部３３に排出されるので、高いＳＮ比を得ることができる。
【００４６】
［第３の実施の形態］
【００４７】
図１２は、本発明の第３の実施の形態による固体撮像素子の単位画素を模式的に示す概略平面図であり、図３に対応している。図１３は、図１２中のＤ−Ｄ’線に沿った概略断面図であり、図４に対応している。図１２及び図１３において、図３及び図４中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【００４８】
本実施の形態が前記第１の実施の形態と異なる所は、以下に説明する点のみである。本実施の形態では、前記第１の実施の形態で設けられている電荷排出用トランジスタ４０が除去され、電荷排出用トランジスタ４０のゲート電極４１が除去されている。そして、本実施の形態では、図１２及び図１３に示すように、表面層５５の一部が電源拡散部３３に到達するように延ばされている。これにより、本実施の形態では、電源拡散部３３が表面層５５と連続して繋がっており、電源拡散部３３が、表面層５５の電荷を常時排出する電荷排出部となっている。
【００４９】
本実施の形態によっても、前記第１の実施の形態と同様に、シリコン表面で発生する暗電流は電荷蓄積層５３に蓄積されてしまうことなく電源拡散部３３に排出されるので、高いＳＮ比を得ることができる。
【００５０】
以上、本発明の各実施の形態について説明したが、本発明はこれらの実施の形態に限定されるものではない。
【００５１】
例えば、各半導体層等の導電型は、前述した例とは逆の導電型にしてもよい。
【００５２】
また、前記各実施の形態は、本発明によるフォトダイオードを固体撮像素子において採用した例であったが、本発明によるフォトダイオードは、固体撮像素子以外の用途、例えば各種の測定装置などにおいても用いることができる。
【００５３】
さらに、本発明は、特許文献１に開示されているような、増幅部に接合型電界効果トランジスタを用いた固体撮像素子にも、適用することができる。また、本発明は、ＣＣＤ型の固体撮像素子にも適用することができる。
【図面の簡単な説明】
【００５４】
【図１】本発明の第１の実施の形態による固体撮像素子を示す概略構成図である。
【図２】図１中の単位画素を示す回路図である。
【図３】図１中の単位画素を模式的に示す概略平面図である。
【図４】図３中のＡ−Ａ’線に沿った概略断面図である。
【図５】本発明の第１の実施の形態による固体撮像素子のフォトダイオードの領域における各深さ位置の電位を示す図である。
【図６】本発明の第１の実施の形態による固体撮像素子の動作の一例を示すタイミングチャートである。
【図７】比較例による固体撮像素子の単位画素を模式的に示す概略平面図である。
【図８】図７中のＢ−Ｂ’線に沿った概略断面図である。
【図９】図７に示す比較例による固体撮像素子のフォトダイオードの領域における各深さ位置の電位を示す図である。
【図１０】本発明の第２の実施の形態による固体撮像素子の単位画素を模式的に示す概略平面図である。
【図１１】図１０中のＣ−Ｃ’線に沿った概略断面図である。
【図１２】本発明の第３の実施の形態による固体撮像素子の単位画素を模式的に示す概略平面図である。
【図１３】図１２中のＤ−Ｄ’線に沿った概略断面図である。
【符号の説明】
【００５５】
１  固体撮像素子
４  単位画素
１２  増幅トランジスタ
１３  リセットトランジスタ
１４  転送トランジスタ
１５  フォトダイオード
１６  フローティングディフュージョン
３３  電源拡散部
４０，６０  電荷排出用トランジスタ
５３  電荷蓄積層
５４  空乏化防止層
５５  表面層
【図１】
2008263086.tif 000003
【図２】
2008263086.tif 000004
【図３】
2008263086.tif 000005
【図４】
2008263086.tif 000006
【図５】
2008263086.tif 000007
【図６】
2008263086.tif 000008
【図７】
2008263086.tif 000009
【図８】
2008263086.tif 000010
【図９】
2008263086.tif 000011
【図１０】
2008263086.tif 000012
【図１１】
2008263086.tif 000013
【図１２】
2008263086.tif 000014
【図１３】
2008263086.tif 000015