(57)【要約】【課題】フレームレートを低下させることなく広ＤＲ画像を再生するとともに、線形特性部分のゲインを増加させて撮影する場合であっても広ＤＲを確保する。【解決手段】一次元又は二次元の画素配列を有するとともに、２つ以上の異なる光電変換特性を有する画素部と、前記画素部からの画素信号をアナログの状態で増幅するアナログ増幅部と、前記２つ以上の異なる光電変換特性の前記画素信号それぞれを、該各光電変換特性に対応するアナログゲインを用いて前記アナログ増幅部により増幅させて出力する出力回路とを備えた固体撮像装置とする。【選択図】図１
2008263546.tif 000002
【特許請求の範囲】
【請求項１】
一次元又は二次元の画素配列を有するとともに、２つ以上の異なる光電変換特性を有する画素部と、
前記画素部からの画素信号をアナログの状態で増幅するアナログ増幅部と、
前記２つ以上の異なる光電変換特性の前記画素信号それぞれを、該各光電変換特性に対応するアナログゲインを用いて前記アナログ増幅部により増幅させて出力する出力回路とを備えることを特徴とする固体撮像装置。
【請求項２】
前記出力回路は、
前記画素部における各列の各画素に接続された複数の垂直信号線と、
前記各垂直信号線に接続され、前記各画素の画素信号を読み出す垂直出力回路と、
前記垂直出力回路に対する列選択動作を行う水平シフトレジスタとを備えたものであり、
前記垂直出力回路は、該垂直出力回路内に、前記各光電変換特性の画素信号に対する個別のサンプリング回路を備えていることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記出力回路は、
前記画素部における各列の各画素に接続された複数の垂直信号線と、
前記各垂直信号線に接続され、前記各画素の画素信号を読み出す垂直出力回路と、
前記垂直出力回路に対する列選択動作を行う水平シフトレジスタとを備えたものであり、
前記垂直出力回路は、該垂直出力回路内にサンプリング回路を備えた、前記各光電変換特性の画素信号に対する個別の垂直出力回路であることを特徴とする請求項１に記載の固体撮像装置。
【請求項４】
前記垂直出力回路は、該垂直出力回路内にＡ／Ｄ変換回路を備え、
前記Ａ／Ｄ変換回路は、コンパレータ部と、前記サンプリング回路としてのラッチ部とを備えることを特徴とする請求項２に記載の固体撮像装置。
【請求項５】
前記サンプリング回路はサンプルホールド回路であることを特徴とする請求項２又は３に記載の固体撮像装置。
【請求項６】
前記サンプリング回路はクランプ回路であることを特徴とする請求項２又は３に記載の固体撮像装置。
【請求項７】
前記出力回路は、
前記垂直出力回路に接続された水平信号線をさらに備え、
前記アナログ増幅部は、前記水平信号線上に又は該水平信号線以降の信号線上に設けられていることを特徴とする請求項５又は６に記載の固体撮像装置。
【請求項８】
前記アナログ増幅部は、前記垂直出力回路内に設けられていることを特徴とする請求項２〜６のいずれかに記載の固体撮像装置。
【請求項９】
前記垂直出力回路に読み出された画素信号を、前記各光電変換特性毎に個別に出力するための出力用信号線をさらに備えることを特徴とする請求項２〜８のいずれかに記載の固体撮像装置。
【請求項１０】
前記出力回路は、
前記垂直出力回路に読み出された、前記２つ以上の異なる光電変換特性のうちの少なくとも２つの異なる光電変換特性を有する画素信号を、シリアル化して出力するシリアル化回路をさらに備えることを特徴とする請求項２〜８のいずれかに記載の固体撮像装置。
【請求項１１】
前記アナログ増幅部におけるアナログゲインを制御するゲイン制御部をさらに備えることを特徴とする請求項１〜１０のいずれかに記載の固体撮像装置。
【請求項１２】
前記出力回路は、
同一フレームにおいて、前記２つ以上の異なる光電変換特性の前記画素信号それぞれを前記増幅して出力することを特徴とする請求項１〜１１のいずれかに記載の固体撮像装置。
【請求項１３】
前記出力回路は、
一水平ブランク期間内において、
前記２つ以上の異なる光電変換特性のうちの一の光電変換特性に対する積分期間終了後、当該一の光電変換特性の画素信号を前記サンプリング回路によりサンプリングし、これに引き続いて他の光電変換特性の画素信号を前記サンプリング回路によりサンプリングし、この後、前記サンプリング回路によりサンプリングされた各光電変換特性の画素信号を前記水平シフトレジスタによる列選択動作に応じて出力することを特徴とする請求項１２に記載の固体撮像装置。
【請求項１４】
前記異なる光電変換特性は線形特性及び対数特性であることを特徴とする請求項１〜１３のいずれかに記載の固体撮像装置。
【請求項１５】
前記各画素は、
入射光に対して光電流を発生させ蓄積する光電変換部と、前記光電変換部からの電荷を電圧に変換するフローティングノードと、前記フローティングノードの電圧を増幅して出力するアンプトランジスタと、転送ゲート及びリセットゲートとを備えたものであって、
露光中に前記転送ゲートの電位をハイ電位及びロー電位間の中間電位にすることで前記アンプトランジスタから前記対数特性の前記画素信号を出力することを特徴とする請求項１４に記載の固体撮像装置。
【請求項１６】
前記各画素は、
前記線形特性の画素信号が前記サンプリングされた後、前記光電変換部の電位を所定の電位で初期化し、該初期化された光電変換部の電位を前記転送ゲートの電位と入射光量とで決まる電位まで上昇させることで前記対数特性の画素信号を出力することを特徴とする請求項１５に記載の固体撮像装置。
【請求項１７】
前記各画素は、
入射光に対して光電流を発生させ蓄積する光電変換部と、前記光電変換部からの電荷を電圧に変換するフローティングノードと、前記フローティングノードの電圧を増幅して出力するアンプトランジスタと、転送ゲート及びリセットゲートとを備えたものであって、
露光中に前記リセットゲートの電位をハイ電位及びロー電位間の中間電位にすることで前記アンプトランジスタから前記対数特性の画素信号を出力することを特徴とする請求項１４に記載の固体撮像装置。
【請求項１８】
前記各画素は、
前記線形特性の画素信号が前記サンプリングされた後、前記フローティングノードの電位を所定の電位で初期化し、該初期化されたフローティングノードの電位を前記リセットゲートの電位と入射光量とで決まる電位まで上昇させることで前記対数特性の画素信号を出力することを特徴とする請求項１７に記載の固体撮像装置。
【請求項１９】
画素部からの２つ以上の異なる光電変換特性の画素信号それぞれを、該各光電変換特性に対応するアナログゲインを用いてアナログ増幅部により増幅させて出力する出力工程を有する固体撮像装置の駆動方法であって、
前記出力工程は、同一フレームにおいて、前記２つ以上の異なる光電変換特性の前記画素信号それぞれを前記増幅して出力する工程であることを特徴とする固体撮像装置の駆動方法。
【請求項２０】
前記出力工程は、
一水平ブランク期間内において、
前記２つ以上の異なる光電変換特性のうちの一の光電変換特性に対する積分期間終了後、当該一の光電変換特性の画素信号をサンプリングし、これに引き続いて他の光電変換特性の画素信号をサンプリングし、この後、サンプリングされた各光電変換特性の画素信号を水平シフトレジスタによる列選択動作に応じて出力する工程であることを特徴とする請求項１９に記載の固体撮像装置の駆動方法。
【請求項２１】
２つ以上の異なる光電変換特性の画素信号を個別に出力することが可能に構成された固体撮像装置と、
前記固体撮像装置から出力された前記各光電変換特性の画素信号に対して個別に画像処理を行うとともに、該個別に画像処理された各光電変換特性の画素信号データを合成する処理を行う画像処理部とを備えることを特徴とする撮像システム。
【請求項２２】
前記画像処理部は、
前記固体撮像装置からの各光電変換特性の出力を処理する出力処理部を備え、
該出力処理部による処理に基づいて算出した各光電変換特性用のアナログ増幅度の情報を前記固体撮像装置に入力することを特徴とする請求項２１に記載の撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に係り、特に、異なる２つ以上の特性領域からなる光電変換特性を有する固体撮像装置、固体撮像装置の駆動方法、及びこれを用いた撮像システムに関するものである。
【背景技術】
【０００２】
近年、デジタルカメラ等の撮像装置においては、高画質化の要請に伴い、固体撮像装置（撮像センサ）が扱うことのできる被写体の輝度範囲、すなわちダイナミックレンジ（ＤＲ）を拡大させることが１つの大きなテーマとなっている。このＤＲの拡大に関し、例えば図１８に示すような線形特性９０１及び対数特性９０２（線形／対数特性という）からなる光電変換特性を有する、すなわち線形出力と対数出力とが可能な固体撮像装置（リニアログセンサという）が知られている（例えば特許文献１参照）。ただし、リニアログセンサによる線形／対数特性を有した撮影画像のことを線形／対数画像という。また、符号９０３で示す点はこれら特性の切り替わり点（変曲点９０３）であり、リニアログセンサでは、この変曲点９０３の位置を任意に変化させることができる。これにより、線形特性９０１と対数特性９０２との比率が変化し、線形特性の割合が大きな光電変換特性、或いは対数特性領域の割合が大きな光電変換特性を得ることができる。
【特許文献１】特開２００６−５０５４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記固体撮像装置では、被写体の暗い部分での階調性（コントラスト）を確保しようとして、例えば固体撮像装置の列回路における例えば列アンプによってゲイン（増幅率）を増加させると、線形特性９０１と対数特性９０２との両方に対して同様にゲインの増加効果が生じる（線形特性９０１’及び対数特性９０２’の光電変換特性に変化する）。固体撮像装置の出力飽和レベルは限られているので、この場合、対数特性９０２’の多くの部分が出力飽和レベルを超えてしまうことになり、結果として、ＤＲがゲイン増加前の符号９０４の矢印範囲で示すＤＲからゲイン増加後の符号９０５の矢印範囲で示すＤＲとなる、すなわちＤＲが狭くなってしまう。
【０００４】
また、上記特許文献１における固体撮像装置を用いれば、各素子（画素）の駆動方法によって、フレーム毎に各素子の出力を上記線形出力と対数出力とに切り替え可能である。しかしながらこの場合、最終的に、線形特性及び対数特性の両特性を有する１フレームの画像を再生するためには、線形特性画像に対応する１フレームと対数特性画像に対応する１フレームとの合計２フレーム分の特性画像を使用する必要があるため、再生画像のフレームレートが、何れか一方の特性画像を出力して画像を再生する場合と比較して半分に低下することになる。すなわち、広ＤＲの画像を再生することは可能であっても、そのフレームレートは低いものとなってしまう。
【０００５】
本発明は、上記事情に鑑みてなされたもので、フレームレートを低下させることなく広ＤＲの画像を再生することができるとともに、線形特性部分のゲインを増加させて撮影する場合であっても広ＤＲを確保することができる撮像性能を有した固体撮像装置、固体撮像装置の駆動方法、及びこれを用いた撮像システムを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る固体撮像装置は、一次元又は二次元の画素配列を有するとともに、２つ以上の異なる光電変換特性を有する画素部と、前記画素部からの画素信号をアナログの状態で増幅するアナログ増幅部と、前記２つ以上の異なる光電変換特性の前記画素信号それぞれを、該各光電変換特性に対応するアナログゲインを用いて前記アナログ増幅部により増幅させて出力する出力回路とを備えることを特徴とする。
【０００７】
上記構成によれば、固体撮像装置が、一次元又は二次元の画素配列を有するとともに、２つ以上の異なる光電変換特性を有する画素部と、画素部からの画素信号をアナログの状態で増幅するアナログ増幅部と、２つ以上の異なる光電変換特性の画素信号それぞれを、該各光電変換特性に対応するアナログゲインを用いてアナログ増幅部により増幅させて出力する出力回路とを備えたものとされるので、すなわち、各光電変換特性に対して“個別に出力する”、且つ、当該出力時にアナログゲインで増幅させたものを出力することが可能であるので、同一フレーム期間中に各特性を出力することができるとともに、例えば階調性を向上させるために何れか１つの特性出力画像のゲインを増加させたとしても、各特性出力画像を合成した全体の画像においてはＤＲが損われることのない、広ＤＲな撮影が可能となる。また、このように１フレーム期間中に両特性を出力する方法を用いれば、１フレーム期間中に１つの特性しか出力できない場合と比べて、フレームレートを損なうことなく各特性の出力を得ることが可能となる。したがって、ひいては各特性部分において所望の階調を有しながら全体として広ＤＲであり、且つ高フレームレートな撮影が行えるようになる。
【０００８】
また、上記構成において、前記出力回路は、前記画素部における各列の各画素に接続された複数の垂直信号線と、前記各垂直信号線に接続され、前記各画素の画素信号を読み出す垂直出力回路と、前記垂直出力回路に対する列選択動作を行う水平シフトレジスタとを備えたものであり、前記垂直出力回路は、該垂直出力回路内に、前記各光電変換特性の画素信号に対する個別のサンプリング回路を備えるようにしてもよい（請求項２）。
【０００９】
これによれば、出力回路が、画素部における各列の各画素に接続された複数の垂直信号線と、各垂直信号線に接続され、各画素の画素信号を読み出す垂直出力回路と、垂直出力回路に対する列選択動作を行う水平シフトレジスタとを備えたものとされ、垂直出力回路が、該垂直出力回路内に、各光電変換特性の画素信号に対する個別のサンプリング回路を備えたものとされるので、画素部から出力された各光電変換特性の画素信号を特性毎に個別にサンプリングすることができる。なお、垂直出力回路内に各光電変換特性用の個別のサンプリング回路が設けられていることから、垂直出力回路の設置個数に拘わらず、垂直出力回路内には各特性用のサンプリング回路が存在することになる。
【００１０】
また、上記構成において、前記出力回路は、前記画素部における各列の各画素に接続された複数の垂直信号線と、前記各垂直信号線に接続され、前記各画素の画素信号を読み出す垂直出力回路と、前記垂直出力回路に対する列選択動作を行う水平シフトレジスタとを備えたものであり、前記垂直出力回路は、該垂直出力回路内にサンプリング回路を備えた、前記各光電変換特性の画素信号に対する個別の垂直出力回路であるようにしてもよい（請求項３）。
【００１１】
これによれば、出力回路が、画素部における各列の各画素に接続された複数の垂直信号線と、各垂直信号線に接続され、各画素の画素信号を読み出す垂直出力回路と、垂直出力回路に対する列選択動作を行う水平シフトレジスタとを備えたものとされ、垂直出力回路が、該垂直出力回路内にサンプリング回路を備えた、各光電変換特性の画素信号に対する個別の垂直出力回路とされる。すなわち、各特性毎に個別の垂直出力回路を用いてサンプリングすることができ、また、画素部に対して例えばその両側に１対の垂直出力回路を配置する構成とすることができるので、垂直出力回路のレイアウト（設計；配線）が容易となる。
【００１２】
また、上記構成において、前記垂直出力回路は、該垂直出力回路内にＡ／Ｄ変換回路を備え、前記Ａ／Ｄ変換回路は、コンパレータ部と、前記サンプリング回路としてのラッチ部とを備えてもよい（請求項４）。
【００１３】
これによれば、垂直出力回路が、該垂直出力回路内にＡ／Ｄ変換回路を備え、Ａ／Ｄ変換回路が、コンパレータ部と、サンプリング回路としてのラッチ部とを備えたものとされるので、各特性出力のサンプリングを、Ａ／Ｄ変換回路のラッチ部で行えるとともに、このＡ／Ｄ変換回路以降においてノイズの発生を防止することができる。
【００１４】
また、上記構成において、前記サンプリング回路はサンプルホールド回路であってもよい（請求項５）。
【００１５】
これによれば、サンプリング回路がサンプルホールド回路で構成されるので、サンプリングを行う回路をサンプルホールド回路によって容易に実現できる。
【００１６】
また、上記構成において、前記サンプリング回路はクランプ回路であってもよい（請求項６）。
【００１７】
これによれば、サンプリング回路がクランプ回路で構成されるので、サンプリングを行う回路をクランプ回路によって一層容易に実現できる。
【００１８】
また、上記構成において、前記出力回路は、前記垂直出力回路に接続された水平信号線をさらに備え、前記アナログ増幅部は、前記水平信号線上に又は該水平信号線以降の信号線上に設けられていてもよい（請求項７）。
【００１９】
これによれば、出力回路が、垂直出力回路に接続された水平信号線を備えたものとされ、アナログ増幅部が、水平信号線上に又は該水平信号線以降の信号線上に設けられているので、垂直出力回路中にアナログ増幅部を設けることなく、回路構成をより簡易なものにすることができる。
【００２０】
また、上記構成において、前記アナログ増幅部は、前記垂直出力回路内に設けられていてもよい（請求項８）。
【００２１】
これによれば、アナログ増幅部が垂直出力回路内に設けられているので、例えばアナログ増幅部が垂直出力回路外に設けられた場合の垂直出力回路とアナログ増幅部との間の信号線で拾われるノイズの発生を抑えることができる。
【００２２】
また、上記構成において、前記垂直出力回路に読み出された画素信号を、前記各光電変換特性毎に個別に出力するための出力用信号線をさらに備えていてもよい（請求項９）。
【００２３】
これによれば、垂直出力回路に読み出された画素信号が各光電変換特性毎に個別に出力するための出力用信号線を備えているので、出力信号線が１本である場合のようにデータをシリアル化して出力するような構成を備える必要がなく、簡易な構成で特性毎に個別に出力することができる。
【００２４】
また、上記構成において、前記出力回路は、前記垂直出力回路に読み出された、前記２つ以上の異なる光電変換特性のうちの少なくとも２つの異なる光電変換特性を有する画素信号を、シリアル化して出力するシリアル化回路をさらに備えていてもよい（請求項１０）。
【００２５】
これによれば、出力回路が、垂直出力回路に読み出された、２つ以上の異なる光電変換特性のうちの少なくとも２つの異なる光電変換特性を有する画素信号をシリアル化して出力するシリアル化回路を備えているので、当該各特性を出力するための信号線の本数を少なくする（１本化する）ことが可能となり、配線が簡易なものとなる。
【００２６】
また、上記構成において、前記アナログ増幅部におけるアナログゲインを制御するゲイン制御部をさらに備えてもよい（請求項１１）。
【００２７】
これによれば、アナログ増幅部におけるアナログゲインを制御するゲイン制御部が備えられるので、アナログ増幅部のゲインを制御する構成を、ゲイン制御部を用いて容易に実現できる。
【００２８】
また、上記構成において、前記出力回路は、同一フレームにおいて、前記２つ以上の異なる光電変換特性の前記画素信号それぞれを前記増幅して出力してもよい（請求項１２）。
【００２９】
これによれば、出力回路によって、同一フレームにおいて、２つ以上の異なる光電変換特性の画素信号それぞれが増幅されて出力されるので、フレームレートを低下させることなく各特性の画素信号を出力することができる。
【００３０】
また、上記構成において、前記出力回路は、一水平ブランク期間内において、前記２つ以上の異なる光電変換特性のうちの一の光電変換特性に対する積分期間終了後、当該一の光電変換特性の画素信号を前記サンプリング回路によりサンプリングし、これに引き続いて他の光電変換特性の画素信号を前記サンプリング回路によりサンプリングし、この後、前記サンプリング回路によりサンプリングされた各光電変換特性の画素信号を前記水平シフトレジスタによる列選択動作に応じて出力するようにしてもよい（請求項１３）。
【００３１】
これによれば、出力回路によって、一水平ブランク期間内において、２つ以上の異なる光電変換特性のうちの一の光電変換特性に対する積分期間終了後、当該一の光電変換特性の画素信号がサンプリング回路によりサンプリングされ、これに引き続いて他の光電変換特性の画素信号がサンプリング回路によりサンプリングされ、この後、サンプリング回路によりサンプリングされた各光電変換特性の画素信号が水平シフトレジスタによる列選択動作に応じて出力されるので、上記同一フレームにおいて２つ以上の異なる光電変換特性の画素信号それぞれを出力する構成を容易に実現できる。
【００３２】
また、上記構成において、前記異なる光電変換特性は線形特性及び対数特性であってもよい（請求項１４）。
【００３３】
これによれば、異なる光電変換特性が線形特性及び対数特性であるので、上記固体撮像装置によって個別に出力される特性を線形特性及び対数特性とすることができる。
【００３４】
また、上記構成において、前記各画素は、入射光に対して光電流を発生させ蓄積する光電変換部と、前記光電変換部からの電荷を電圧に変換するフローティングノードと、前記フローティングノードの電圧を増幅して出力するアンプトランジスタと、転送ゲート及びリセットゲートとを備えたものであって、露光中に前記転送ゲートの電位をハイ電位及びロー電位間の中間電位にすることで前記アンプトランジスタから前記対数特性の前記画素信号を出力するようにしてもよい（請求項１５）。
【００３５】
これによれば、各画素が、入射光に対して光電流を発生させ蓄積する光電変換部と、光電変換部からの電荷を電圧に変換するフローティングノードと、フローティングノードの電圧を増幅して出力するアンプトランジスタと、転送ゲート及びリセットゲートとを備えたものとされ、各画素によって、露光中に転送ゲートの電位をハイ電位及びロー電位間の中間電位にすることでアンプトランジスタから対数特性の画素信号が出力されるので、画素から対数特性（線形特性及び対数特性）での出力が行える構成を容易に実現できる。
【００３６】
また、上記構成において、前記各画素は、前記線形特性の画素信号が前記サンプリングされた後、前記光電変換部の電位を所定の電位で初期化し、該初期化された光電変換部の電位を前記転送ゲートの電位と入射光量とで決まる電位まで上昇させることで前記対数特性の画素信号を出力するようにしてもよい（請求項１６）。
【００３７】
これによれば、各画素によって、線形特性の画素信号がサンプリングされた後、光電変換部の電位が所定の電位（低電位）で初期化され、該初期化された光電変換部の電位が転送ゲートの電位と入射光量とで決まる電位まで上昇されることで対数特性の画素信号が出力されるので、光電変換部の初期化電位（低電位のレベル）を制御することにより、対数特性出力のＤＣ成分を所望の値に制御することが可能となる。
【００３８】
また、上記構成において、前記各画素は、入射光に対して光電流を発生させ蓄積する光電変換部と、前記光電変換部からの電荷を電圧に変換するフローティングノードと、前記フローティングノードの電圧を増幅して出力するアンプトランジスタと、転送ゲート及びリセットゲートとを備えたものであって、露光中に前記リセットゲートの電位をハイ電位及びロー電位間の中間電位にすることで前記アンプトランジスタから前記対数特性の画素信号を出力するようにしてもよい（請求項１７）。
【００３９】
これによれば、各画素が、入射光に対して光電流を発生させ蓄積する光電変換部と、光電変換部からの電荷を電圧に変換するフローティングノードと、フローティングノードの電圧を増幅して出力するアンプトランジスタと、転送ゲート及びリセットゲートとを備えたものとされ、各画素によって、露光中にリセットゲートの電位をハイ電位及びロー電位間の中間電位にすることでアンプトランジスタから対数特性の画素信号が出力されるので、画素から対数特性（線形特性及び対数特性）での出力が行える構成を容易に実現できる。
【００４０】
また、上記構成において、前記各画素は、前記線形特性の画素信号が前記サンプリングされた後、前記フローティングノードの電位を所定の電位で初期化し、該初期化されたフローティングノードの電位を前記リセットゲートの電位と入射光量とで決まる電位まで上昇させることで前記対数特性の画素信号を出力するようにしてもよい（請求項１８）。
【００４１】
これによれば、各画素によって、線形特性の画素信号がサンプリングされた後、フローティングノードの電位が所定の電位（低電位）で初期化され、該初期化されたフローティングノードの電位がリセットゲートの電位と入射光量とで決まる電位まで上昇されることで対数特性の画素信号が出力されるので、フローティングノードの初期化電位（低電位のレベル）を制御することにより、対数特性出力のＤＣ成分を所望の値に制御することが可能となる。
【００４２】
また、本発明の固体撮像装置の駆動方法によれば、画素部からの２つ以上の異なる光電変換特性の画素信号それぞれを、該各光電変換特性に対応するアナログゲインを用いてアナログ増幅部により増幅させて出力する出力工程を有する固体撮像装置の駆動方法であって、前記出力工程は、同一フレームにおいて、前記２つ以上の異なる光電変換特性の前記画素信号それぞれを前記増幅して出力する工程であることを特徴とする（請求項１９）。
【００４３】
上記構成によれば、出力工程において、同一フレーム内で、２つ以上の異なる光電変換特性の画素信号それぞれが、各光電変換特性に対応するアナログゲインを用いてアナログ増幅部により増幅されて出力されるので、フレームレートを低下させることなく各特性の画素信号を出力することができる。
【００４４】
また、上記構成において、前記出力工程は、一水平ブランク期間内において、前記２つ以上の異なる光電変換特性のうちの一の光電変換特性に対する積分期間終了後、当該一の光電変換特性の画素信号をサンプリングし、これに引き続いて他の光電変換特性の画素信号をサンプリングし、この後、サンプリングされた各光電変換特性の画素信号を水平シフトレジスタによる列選択動作に応じて出力する工程であるようにしてもよい（請求項２０）。
【００４５】
これによれば、上記出力工程において、一水平ブランク期間内で、２つ以上の異なる光電変換特性のうちの一の光電変換特性に対する積分期間終了後、当該一の光電変換特性の画素信号がサンプリングされ、これに引き続いて他の光電変換特性の画素信号がサンプリングされ、この後、サンプリングされた各光電変換特性の画素信号が水平シフトレジスタによる列選択動作に応じて出力されるので、上記同一フレームにおいて２つ以上の異なる光電変換特性の画素信号それぞれを出力する駆動方法を容易に実現できる。
【００４６】
また、本発明の撮像システムによれば、２つ以上の異なる光電変換特性の画素信号を個別に出力することが可能に構成された固体撮像装置と、前記固体撮像装置から出力された前記各光電変換特性の画素信号に対して個別に画像処理を行うとともに、該個別に画像処理された各光電変換特性の画素信号データを合成する処理を行う画像処理部とを備えることを特徴とする（請求項２１）。
【００４７】
上記構成によれば、撮像システムが、２つ以上の異なる光電変換特性の画素信号を個別に出力することが可能に構成された固体撮像装置と、固体撮像装置から出力された各光電変換特性の画素信号に対して個別に画像処理を行うとともに、該個別に画像処理された各光電変換特性の画素信号データを合成する処理を行う画像処理部とを備えたものとされる。これによれば、固体撮像装置から特性毎に出力された画素信号に対する所定の処理、例えば或る１つの特性出力画像のゲインを増加させ、他の特性出力画像と合成して出力するといった画像処理を当該撮像システムを用いて容易に行えるようになる。
【００４８】
また、上記構成において、前記画像処理部は、前記固体撮像装置からの各光電変換特性の出力を処理する出力処理部を備え、該出力処理部による処理に基づいて算出した各光電変換特性用のアナログ増幅度の情報を前記固体撮像装置に入力するようにしてもよい（請求項２２）。
【００４９】
これによれば、画像処理部が、固体撮像装置からの各光電変換特性の出力を処理する出力処理部を備えたものとされ、該出力処理部による処理に基づいて算出した各光電変換特性用のアナログ増幅度の情報が固体撮像装置に入力されるので、固体撮像装置からの各特性の出力に基づいて各特性のアナログ増幅度（増幅率）を算出し、このアナログ増幅度情報を固体撮像装置へフィードバックして各特性毎にこのアナログ増幅度に応じて増幅を行い出力処理部へ出力するといったことが可能となり、ひいては、固体撮像装置による実際の露光（撮像）に合わせて所望の画像が得られるようにゲイン調整することが容易に行える、或いは撮像ダイナミックレンジを変化させることなく撮像感度制御（感度補正）が行えるようになる。
【発明の効果】
【００５０】
本発明によれば、各光電変換特性に対して個別に出力する、且つ、当該出力時にアナログゲインで増幅させたものを出力することが可能であるので、同一フレーム期間中に各特性を出力することができるとともに、例えば階調性を向上させるために何れか１つの特性出力画像のゲインを増加させたとしても、各特性出力画像を合成した全体の画像においてはＤＲが損われることのない（増幅処理してもＤＲが変化しないようにすることができる）、広ＤＲな撮影が可能となる。また、このように１フレーム期間中に両特性を出力する方法を用いれば、１フレーム期間中に１つの特性しか出力できない場合と比べて、フレームレートを損なうことなく各特性の出力を得ることが可能となる。したがって、ひいては各特性部分において所望の階調を有しながら全体として広ＤＲであり、且つ高フレームレートな撮影が行えるようになる。
【発明を実施するための最良の形態】
【００５１】
図１は、本実施形態に係る固体撮像装置の一例である撮像センサの概略構成図である。撮像センサ１は、被写体光を撮像して撮影画像を得るものである。撮像センサ１は、２つ以上の異なる光電変換特性を有している。本実施形態では、センサ入射輝度が低い場合（暗時）に画素信号（光電変換により発生する電気信号）が線形的に変換されて出力される線形特性と、センサ入射輝度が高い場合（明時）に画素信号が対数的に変換されて出力される対数特性との光電変換特性を有している。この撮像センサ１は、フォトダイオード等の光電変換素子やＰ型（又はＮ型）のＭＯＳＦＥＴ等を備える複数の画素がマトリクス（行列）状に配置されたＭＯＳ型固体撮像素子であり、所謂Ｘ−Ｙアドレスタイプのイメージセンサである。ただし、これに限らず、ＶＭＩＳイメージセンサ等を採用してもよい。
【００５２】
撮像センサ１は、上記線形／対数特性からなる光電変換特性だけでなく、線形特性のみ、或いは対数特性のみからなる光電変換特性に任意に切り替えることも可能である。また、光電変換特性における変曲点は、撮像センサ１の各画素回路に対する制御信号に基づいて任意に制御可能とされている。また、撮像センサ１は、例えばカラーフィルタ構造としてＧが市松状でＲ、Ｂが線順次配列された所謂ベイヤー配列が採用されており、被写体光像の光量に応じ、Ｒ、Ｇ、Ｂ各色成分の画像信号に光電変換して出力する。
【００５３】
撮像センサ１は、具体的には、図１に示すように画素部２、垂直走査回路３、第１水平走査回路４、第２水平走査回路５、第１読出し回路６及び第２読出し回路７を備えている。画素部２は、上記マトリクス配置された複数の画素２１（ピクセル）を備え、被写体光像の光量に応じて画像信号に光電変換して出力するものである。各画素２１の詳細な構成は後述する。なお、画素部２は負荷回路２２を含んで備えているものとする。負荷回路２２は、ゲートに負荷電圧（信号ＶＤ）が印加されて所謂電子負荷として機能する負荷トランジスタＱａを有する複数の定電流負荷２２１からなるものである。信号ＶＤは、後述のソースフォロワアンプの動作範囲に合わせ込むべく、電位操作を行うものである。信号ＶＰＳは、負荷トランジスタＱａのソースに印加される電圧を示している。
【００５４】
垂直走査回路３は、画素部２における各画素２１（全画素行）に対する垂直走査を行う垂直シフトレジスタであって、各画素２１に対応する行選択信号線２１１を順次走査するものである。第１水平走査回路４及び第２水平走査回路５はそれぞれ、画素部２の各画素２１に対する水平走査（列選択動作）を行う水平シフトレジスタであって、各垂直信号線２１２（列選択信号線；出力信号線）を順次走査するものである。ただし、第１水平走査回路４は各画素２１からの線形特性での出力（線形特性出力）に対する水平走査を行い、一方、第２水平走査回路５は各画素２１からの対数特性での出力（対数特性出力；対数圧縮特性出力）に対する水平走査を行う。なお、各画素２１は電源ライン（図示省略）により電力供給がなされている。また、各画素２１には、上記信号線だけでなく他の信号線例えばクロック信号線等も接続されている。
【００５５】
第１読出し回路６は、垂直走査回路３によって走査された或る画素行の各画素２１から垂直信号線２１２に導出された上記線形特性出力による画像信号（線形出力データ）を、第１水平走査回路４による水平走査に従って画素毎に順次読み出すための回路である。第２読出し回路７は、垂直走査回路３によって走査された或る画素行の各画素２１から垂直信号線２１２に導出された上記対数特性出力による画像信号（対数出力データ）を、第２水平走査回路５による水平走査に従って画素毎に順次読み出すための回路（水平読出し回路ともいう）である。このように、本実施形態では、上記画素部２（全画素列）に対して各画素２１における異なる光電変換特性毎に、すなわち線形及び対数特性それぞれに対応した専用の読出し回路（第１読出し回路６、第２読出し回路７）が設けられている。第１及び第２読出し回路６、７はそれぞれ、各画素２１からの線形特性出力及び対数特性出力による画像信号とノイズ信号とをサンプルホールド（サンプリング）する所謂サンプルホールド回路として機能する。
【００５６】
具体的には、第１読出し回路６は、線形特性出力用のサンプルホールド回路６１及びアンプ６２を備えている。このサンプルホールド回路６１は、複数のシグナルサンプルホールド回路６１１及びノイズサンプルホールド回路６１２から構成されている。シグナルサンプルホールド回路６１１は、入力されたアナログ信号としてのシグナル（画像信号）をサンプリング（標本化）し、この値を一時的に保持する。また、シグナルサンプルホールド回路６１１は、シグナルサンプルホールド用スイッチＳａ１及びシグナルサンプルホールド容量Ｃａ１（キャパシタＣａ１）等からなり、シグナルサンプルホールド用スイッチＳａ１のオン、オフに応じて、シグナルサンプルホールド容量Ｃａ１の充電、充電電位の保持、放電を行うことで当該シグナルサンプルホールド機能を実現する。
【００５７】
一方、ノイズサンプルホールド回路６１２は、入力されたノイズ（ノイズ信号）をサンプリングし、この値を一時的に保持する。ノイズサンプルホールド回路６１２３は、ノイズサンプルホールド用スイッチＳａ２、ノイズサンプルホールド容量Ｃａ２（キャパシタＣａ２）等からなり、ノイズサンプルホールド用スイッチＳａ２のオン、オフに応じて、ノイズサンプルホールド容量Ｃａ２の充電、充電電位の保持、放電を行うことで当該ノイズサンプルホールド機能を実現する。
【００５８】
アンプ６２は、サンプルホールド回路６１からの各信号が出力されてくる水平信号線６２１の出力側の端部位置（水平信号線６２１以降の位置）に設けられており、各画素２１の感度バラツキによるノイズ成分を除去するノイズ除去機能を有するとともに、各画素２１の信号をアナログの状態で増幅するつまりアナログゲインをかけて増幅させるアナログ増幅機能（ゲイン調整機能）を有するもの（アナログ増幅部；差動アンプ）である。ノイズ除去機能は、具体的には、サンプルホールド回路６１によるサンプルホールドによって得られた線形特性出力での画像信号とノイズ信号との差分をとることで、各画素２１におけるリセットゲート（トランジスタＴ１１）によってリセットされた、ＦＤ電位のばらつきが除去された画像信号を得る。アンプ６２によりノイズ除去及びゲイン調整された後に出力された画像データ（画像信号）は、画素毎に後段の処理部に入力される。
【００５９】
なお、上記アンプ６２が“水平信号線６２１以降の位置”に設けられているとは、アンプ６２が、水平信号線６２１の出力側の一端に接続されている、或いは水平信号線６２１から後段の処理部に至るまでの信号線上に設けられていることを示している。ただし、当該水平信号線６２１以降でなくともよく、水平信号線６２１上に設けられていてもよい。また、サンプルホールド回路６１における１つのシグナルサンプルホールド回路６１１及びノイズサンプルホールド回路６１２からなる回路のことを垂直出力回路６１０と表現する。サンプルホールド回路６１は各画素列（各垂直信号線２１２）に対応する垂直出力回路６１０を複数個備えてなるものであると言える。
【００６０】
一方、第２読出し回路７は、対数特性出力用のサンプルホールド回路７１及びアンプ（差動アンプ）７２を備えており、このサンプルホールド回路７１は、上記サンプルホールド回路６１と同様、複数のシグナルサンプルホールド回路７１１及びノイズサンプルホールド回路７１２から構成されている。また、シグナルサンプルホールド回路７１１及びノイズサンプルホールド回路７１２も上記と同様、シグナルサンプルホールド回路７１１については、シグナルサンプルホールド用スイッチＳｂ１及びシグナルサンプルホールド容量Ｃｂ１（キャパシタＣｂ１）等からなり、シグナルサンプルホールド用スイッチＳｂ１のオン、オフに応じて、シグナルサンプルホールド容量Ｃｂ１の充電、充電電位の保持、放電を行うことで当該シグナルサンプルホールド機能を実現し、ノイズサンプルホールド回路７１２については、ノイズサンプルホールド用スイッチＳｂ２、ノイズサンプルホールド容量Ｃｂ２（キャパシタＣｂ２）等からなり、ノイズサンプルホールド用スイッチＳｂ２のオン、オフに応じて、ノイズサンプルホールド容量Ｃｂ２の充電、充電電位の保持、放電を行うことで当該ノイズサンプルホールド機能を実現する。また、アンプ７２についても同様、水平信号線７２１以降の位置或いは水平信号線７２１上に設けられており、サンプルホールド回路７１により得られた対数特性出力での画像信号及びノイズ信号に対して、各画素２１の感度バラツキによるノイズ成分を除去するとともに、各画素２１の信号をアナログの状態で増幅する（ゲイン調整を行う）。
【００６１】
この対数特性側についても同様に、サンプルホールド回路７１における１つのシグナルサンプルホールド回路７１１及びノイズサンプルホールド回路７１２からなる回路のことを垂直出力回路７１０と表現する。サンプルホールド回路７１は各画素列（各垂直信号線２１２）に対応する垂直出力回路７１０を複数個備えてなるものであると言える。
【００６２】
また、第１読出し回路６及び第２読出し回路７には、それぞれ出力用信号線（後述する撮像センサ１から後段の処理部に至るまでの信号線；図示省略）が接続されている。ここではアンプ６２及びアンプ７２にこのが出力用信号線が接続されている。これにより、各特性出力が、後段の処理部へ向けて、各出力用信号線によって個別に出力される。なお、図１で示す撮像センサ１の構成と同等の機能を有するものであれば任意の構成が採用可能である。撮像センサ１は画素２１が謂わば２次元に配列されたものであるが、画素２１が１次元（１列）に配列された、すなわち一次元の画素配列を有した撮像センサ１であってもよい。
【００６３】
図２は、各画素２１の回路構成の一例を示すものである。画素２１は、フォトダイオードＰＤ１、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）としてのトランジスタＴ１０〜Ｔ１３、及びＦＤ（Floating Diffusion）から構成されている。トランジスタＴ１０〜Ｔ１３は、ここではＮチャンネルＭＯＳＦＥＴが採用されている（ＰチャンネルＭＯＳＦＥＴを採用した回路でもよい）。ＶＤＤ、φＲＳＢ、φＲＳＴ、φＴＸ及びφＶは、各トランジスタに対する信号（電圧）を示し、ＧＮＤは接地を示している。
【００６４】
フォトダイオードＰＤ１は、光電変換部（感光部）であり、被写体からの入射光量に応じた電気信号すなわち光電流ＩＰＤ１を発生させる。トランジスタＴ１２（アンプトランジスタ）は、上記定電流負荷５１と対になってソースフォロワ増幅用のソースフォロワアンプ（増幅回路）を構成するものであり、後述する電圧Ｖ１ＯＵＴに対する増幅を行う。トランジスタＴ１３は、ゲートに印加する電圧（信号φＶ）に応じてオン、オフされるスイッチとして動作する信号読み出し用のトランジスタである。トランジスタＴ１３のソースは上記垂直信号線２１２に接続されており、トランジスタＴ１３がオンされると、トランジスタＴ１２で増幅された電流が出力電流としてこの垂直信号線２１２へ導出される。トランジスタＴ１０は、同トランジスタのゲートに印加される電圧に応じてオン、オフされるスイッチとして動作するものであって、当該ゲート電位の高低によるオン、オフ切り替えに応じて、フォトダイオードＰＤ１で発生した光電流ＩＰＤ１（電荷）のＦＤに対する転送、非転送の切り替えを行う所謂転送ゲートとなるものである。
【００６５】
フォトダイオードＰＤ１で発生した光電流ＩＰＤ１はフォトダイオードＰＤ１の寄生容量に流れてその電荷が蓄積され、蓄積電荷量に応じた電圧が発生する。このときトランジスタＴ１０がオン状態であれば、この寄生容量に蓄積された電荷（負電荷）がＦＤへ向けて移動する。ＦＤは、この電荷を一旦保持しておく謂わば電荷保持部であり、保持した電荷を電圧に変えるキャパシタの役割を担うものである。トランジスタＴ１１（リセットゲートトランジスタ）は、同トランジスタのゲート電圧の高低によるオン、オフ切り替えに応じてＦＤに対するリセットバイアスの印加、非印加の切り替えを行う所謂リセットゲートとなるものである。なお、トランジスタＴ１１におけるドレインをリセットドレインという。また、図２で示す回路以外であっても、同等の機能を有するものであれば任意の回路が採用可能である。
【００６６】
ところで、図２で示すトランジスタＴ１０（転送トランジスタ）又はトランジスタＴ１１（リセットトランジスタ）のゲート電圧を、光電変換部（フォトダイオードＰＤ１）が蓄積期間（電荷蓄積期間）の間、中間電位に設定することで対数特性出力を得ることができる。このことについて説明する。図３は、画素２１の光電変換部周辺の画素断面、具体的には、図２に示すフォトダイオードＰＤ１、トランジスタＴ１０、ＦＤ及びトランジスタＴ１１を含む範囲の画素断面を概略的に示す図である。図３における画素断面には、Ｐ型のＳｉ基板２４０と、光電変換部２４１すなわちＰ型領域２４１１及びＮ型領域２４１２からなる埋め込み型フォトダイオード（フォトダイオードＰＤ１；埋め込み型フォトダイオードとすることで暗電流の発生が抑止される）と、隣接する画素同士の分離のための素子分離領域２４２と、上記転送ゲート２４３（トランジスタＴ１０）と、フローティングノード２４４（上記ＦＤ）と、上記リセットゲート２４５（トランジスタＴ１１）と、上記リセットドレイン２４６（トランジスタＴ１１）とが示されている。ただし、フローティングノード２４４には、該フローティングノード２４４の蓄積電荷（電圧）を増幅させて出力するための上記トランジスタＴ１２（アンプトランジスタ）が接続されている。
【００６７】
図４は、図３に示す画素断面におけるポテンシャルを概略的に示すポテンシャル図（電位分布図）であって、図４（ａ）は、転送ゲート２４３の電位を上げてゲートを閉じた状態とし、光量に比例する線形特性での出力がなされる場合、図４（ｂ）は、転送ゲート２４３の電位を中間電位とし、光量が対数圧縮された対数特性での出力がなされる場合を示している。図５（ａ）は、線形特性での出力がなされる場合の光電変換特性、図５（ｂ）は対数特性での出力がなされる場合の光電変換特性を示している。
【００６８】
この図４（ａ）、（ｂ）における線形特性出力及び対数特性出力に関する撮像動作を図６を用いて説明する。図６は、画素２１の撮像動作時におけるタイミングチャートの一例であり、特に、一水平ブランク期間中における各画素２１の信号読出し（電荷掃き出し）動作に関するタイミングチャート、すなわち線形特性出力と対数特性出力とをサンプリングするための画素２１各部に対する駆動パルス（駆動信号）を示している。図中、リセットパルスはリセットゲート２４５（φＲＳＴ）に対する駆動パルスを、転送パルスは転送ゲート２４３（φＴＸ）に対する駆動パルスを、また、ノイズサンプルホールドパルスはノイズサンプルホールド回路６１２、７１２に対する駆動パルスを、シグナルサンプルホールドパルスはシグナルサンプルホールド回路７１１、７１２に対する駆動パルスを示している。ここではＮチャンネルＭＯＳＦＥＴの極性上、駆動パルスがＨｉ（ハイ）のときが“オン”、Ｌｏｗ（ロー）のときが“オフ”となる。
【００６９】
ただし、上記水平ブランク期間とは、画素部２における或る画素列のデータ読み出しが終了してから次の画素列のデータ読み出しが開始されるまでの期間、すなわち或る画素行の各画素２１から垂直信号線２１２を経て第１読出し回路６又は第２読出し回路７へのデータ転送が終了してから、次の画素行に対する当該データ転送が開始されるまでの期間を示している。第１水平走査回路４或いは第２水平走査回路５による水平走査動作が行われていない期間とも言える。
【００７０】
先ず、転送パルスが符号３０１で示すタイミングでオフ（Ｌｏｗ）の状態のとき、図４（ａ）に示すように転送ゲート２４３は上がった状態（閉じた状態、電位が低くなった状態）となっており、このとき光電変換部２４１は、線形特性出力用の蓄積（露光）期間にある（光電変換部２４１に電荷が蓄積される）。蓄積期間終了前に、符号３０２に示すようにリセットパルスをオン（Ｈｉ）することでリセットゲート２４５の電位（リセット電位）を上げた状態（ゲートを開いた状態、電位が低くなった状態）にして、フローティングノード２４４の電位をリセットドレイン２４６の電位（リセットドレイン電位）に固定する（同じ電位にする）。次に、符号３０３に示すようにリセットパルスをオフにしてリセットゲート２４５の電位を下げた後、符号３０４に示すようにノイズサンプルホールドパルスをオンにすることで、上記リセットドレイン電位（線形特性におけるノイズ電圧）をノイズとしてサンプルホールドする。当該ノイズのサンプルホールド終了後に、符号３０５に示すように転送パルスをオンして転送ゲート２４３の電位を上げる（例えば符号Ｐ１で示す電位、具体的には光電変換部２４１の底の電位よりも若干高い電位まで上げる）ことで、上記蓄積期間を終了して確定している光電変換部２４１の蓄積電荷をフローティングノード２４４に転送する。その後、符号３０６に示すように転送パルスをオフにして転送ゲート２４３の電位を下げて、符号３０７に示すようにシグナルサンプルホールドパルスをオンすることで、その時のフローティングノード２４４の電位（フローティングノード電位）を（トランジスタＴ１２により増幅させた）線形特性出力としてサンプルホールドする。ここまでで線形特性出力に関するサンプリング動作を完了する。
【００７１】
続いて、符号３１１に示すように転送パルスを中間電位Ｍ（Ｈｉにおける電位とＬｏｗにおける電位との中間における電位；Middle電位）にセットして、すなわち転送ゲート２４３の電位を符号Ｐ２で示す電位まで上げて画素２１を対数圧縮動作状態にする。転送パルスが当該中間電位とされている間（期間Ｘ１）、この対数圧縮動作が実行される。具体的には、光電変換部２４１の電位と転送ゲートの電位との差が或る閾値電圧以下となった場合に光量が対数圧縮された対数特性での出力が得られる。このとき、図４（ｂ）に示すように光電変換部２４１の蓄積電荷がフローティングノード２４４に流入する。上記対数圧縮動作は、各時間（瞬間）での光電流に対する対数圧縮値を電圧変換できるので線形特性出力のような長い蓄積時間（期間Ｘ２；線形特性出力蓄積期間；積分期間）は不要となり、期間Ｘ１に示すような短時間で出力を確定することができる。これは、線形特性では所謂積分性があり、長時間に亘って蓄積された電荷に基づく出力がなされ、一方、対数特性では積分性が無く、謂わば電荷の瞬時値が出力されることによる。
【００７２】
その後、一旦、符号３１２に示すように転送パルスをオフにした状態で、符号３１３に示すようにリセットパルスをオンにしてリセットゲート２４５の電位（リセット電位）を上げることで、再度、フローティングノード２４４の電位をリセットする（上記リセットドレイン電位にする）。そして、符号３１４に示すようにリセットパルスをオフにしてリセットゲート２４５の電位を下げた後、符号３１５に示すようにノイズサンプルホールドパルスをオンにすることで、このリセットドレイン電位（対数特性におけるノイズ電圧）をノイズとしてサンプルホールドする。当該ノイズのサンプルホールド終了後に、符号３１６に示すように転送パルスをオンして転送ゲート２４３の電位を上げて（符号Ｐ１で示す電位にして）、光電変換部２４１において確定している蓄積電荷（対数圧縮電圧）をフローティングノード２４４に転送する。その後、符号３１７に示すように転送パルスをオフにして転送ゲート２４３の電位を下げて、符号３１８に示すようにシグナルサンプルホールドパルスをオンすることで、その時のフローティングノード電位を（トランジスタＴ１２により増幅させた）対数特性出力としてサンプルホールドする。ここまでで対数特性出力に関するサンプリング動作も完了する。
【００７３】
上記サンプリングされた線形特性出力のノイズ（ノイズ信号）及びシグナル（画像信号）は、それぞれ図１に示すノイズサンプルホールド容量Ｃａ２及びシグナルサンプルホールド容量Ｃａ１に保持され、また、サンプリングされた対数特性出力のノイズ及びシグナルは、ノイズサンプルホールド容量Ｃｂ２及びシグナルサンプルホールド容量Ｃｂ１に保持される。その後、第１水平走査回路４及び第２水平走査回路５による水平走査動作を行うことで、これらサンプリングされた両特性のノイズとシグナルとがそれぞれ水平信号線６２１、７２１を経てアンプ６２、７２に入力され、アンプ６２、７２によりノイズ除去及びアナログ増幅が行われて出力される。
【００７４】
図１に示すように、画素部２を挟んだ両側の位置（上下位置；対向位置）に配置された第１水平走査回路４と第２水平走査回路５とを同時に駆動させれば、線形特性出力と対数特性出力とが同時に出力されることになる。これにより、フレームレートの低下を招くことなく、線形特性出力と対数特性出力とを互いに別出力として１フレーム期間中に出力することが可能となる。
【００７５】
上記線形特性出力及び対数特性出力を得るための画素２１各部に対する駆動パルス（タイミングチャート）はこれに限らず、例えば図７に示すものでもよい。すなわち、図７は、上記対数圧縮動作（対数圧縮特性駆動）を行う前に光電変換部２４１を低電位で初期化する方法を採る場合のタイミングチャートである。ただし、図７には、リセットドレイン２４６に対する駆動パルスであるリセットドレインパルスも併せて示している。この場合、転送パルスを上記実施形態のように中間電位Ｍとして対数圧縮動作状態とする前に、符号３３１〜３３３で示すようにリセットドレインパルスをオフにするとともに、リセットパルス及び転送パルスを共にオンにすることで、リセットドレイン２４６の電位（リセットドレイン電位）が低電位であり、且つ、転送ゲート２４３とリセットゲート２４５との電位が共に下げられた状態である期間Ｘ３が得られるようにする。これにより、光電変換部２４１がリセットドレイン２４６における上記低電位に初期化される。したがって、上記中間電位Ｍにして対数圧縮動作が開始される前に光電変換部２４１が低電位となっている、すなわち光電変換部２４１を低電位にした状態から対数圧縮動作を開始させることができるので、当該光電変換部２４１の初期化電位（低電位のレベル）を制御することにより、対数特性出力のＤＣ（直流）成分を所望の値に制御することが可能となる。
【００７６】
なお、上記期間Ｘ３の動作が終了した後、転送パルスは符号３３４に示すようにＨｉから中間電位Ｍに下げられる。リセットパルスは、上記符号３３２でオンにされた状態のまま中間電位Ｍの期間Ｘ１が経過した後、符号３３５に示すように（上記ノイズサンプルホールドパルスを符号３１５でオンにする前に、符号３１４で示すタイミングでリセットパルスをオフとすることに対応する）でオンからオフにされる。また、リセットドレインパルスは符号３３６で示すように中間電位Ｍの期間Ｘ１が終了する前にオフからオンに戻される。
【００７７】
このように、線形特性及び対数特性の両特性の出力を出力可能とする固体撮像素子において、各画素の撮像データを出力する出力回路に、これら両特性に対して個別（専用）に用意された出力回路部分を備えており、１フレーム期間において両特性の出力が可能であるため、少なくとも何れか一方の特性においてアナログゲインを増加させたとしても、両者（両特性の光電変換特性）を合わせた全体のＤＲは維持される（広ＤＲな撮影が可能となる）。すなわち、線形特性及び対数特性の各特性を個別に扱うことができるつまり特性毎に増幅処理（増幅制御）することが可能となるため、例えば図１７に示すように、初め、各特性が線形特性５０１及び対数特性５０２であるとすると、例えば一方の線形特性５０１のゲインを増加して線形特性５０１’に変化させたとしても（線形特性５０１のゲイン増加に伴って対数特性５０２もゲイン増加して対数特性５０２’に変化させてもよい）、両特性を合わせた全体のＤＲは、ゲイン増加前のＤＲ５０３とゲイン増加後のＤＲ５０４とで変化しない。また、このように１フレーム期間中に両特性を出力する方法を用いれば、１フレーム期間中に何れか一方の特性しか出力できない場合と比べて、フレームレートを損なうことなく両特性の出力を得ることが可能となる。したがって、ひいては各特性部分において所望の階調を有しながら全体として広ＤＲであり、且つ高フレームレートな撮影が行えるようになる。
【００７８】
ところで、上記実施形態では、アナログ増幅部（アンプ６２、７２）を水平信号線６２１以降の位置に設けているが、この位置に設けずに、アナログ増幅部を例えば垂直出力回路（上記垂直出力回路６１０、７１０）中に設けてもよい。すなわち、例えば図８に示すように、線形特性出力側の各垂直出力回路６１０’（上記垂直出力回路６１０に相当）が、１つのシグナルサンプルホールド回路６１１及びノイズサンプルホールド回路６１２からなるサンプルホールド回路６１と、このサンプルホールド回路６１に接続されたアナログ増幅部６５とから構成されるようにしてもよい。ただし、アナログ増幅部６５は画素部２からの垂直信号線２１２と接続されている。また、サンプルホールド回路６１には第１水平走査回路４からの列選択パルスが入力される。一方、対数特性出力側も同様に、各垂直出力回路７１０’（上記垂直出力回路７１０に相当）が、シグナルサンプルホールド回路７１１及びノイズサンプルホールド回路７１２からなるサンプルホールド回路７１と、このサンプルホールド回路７１に接続されたアナログ増幅部７５とから構成されてもよい。なお、図８では、アナログ増幅部６５、７５はサンプルホールド回路６１、７１の前段側（画素部２側）に配設されているが、後段側（第１水平走査回路４側）に配設されてもよい。
【００７９】
このような構成を備えた撮像センサ１は、例えば図９に概略的に示すブロック構成を有する撮像システム１００に適用される。すなわち、撮像システム１００は、上述のように異なる２つの特性を出力する撮像センサ１と、撮像センサ１から出力された画像データを特性毎に画像処理する画像処理部１０とを備えている。この撮像システム１００においては、撮像センサ１は上記構成の他に第１増幅率制御部４０１及び第２増幅率制御部４０２を備えている（図９に示す撮像センサ１では、これら第１及び第２増幅率制御部４０１、４０２並びに画素部２及びアンプ６２、７２以外は図示省略している）。第１及び第２増幅率制御部４０１、４０２はそれぞれ、後述する第１及び第２特性増幅率算出部１０２、１０３から与えられたゲイン情報に基づいて、線形特性出力用のアンプ６２及び対数特性出力用のアンプ７２の増幅率（アナログゲイン）を制御する（ゲイン調整を行う）ものである。なお、図９に示す撮像センサ１は、アンプ６２、７２がそれぞれ水平信号線６２１、７２１以降の位置に設けられた場合を示している。
【００８０】
一方、画像処理部１０は、出力処理部１０１並びに第１及び第２特性増幅率算出部１０２、１０３を備えている。出力処理部１０１は、アンプ６２から出力された線形特性の画像信号（線形画像データという）と、アンプ７２から出力された対数特性の画像信号（対数画像データという）とを受けて該各特性の画像信号に対する所定の処理（演算）を行うものである。この処理は、具体的には、例えば色補正処理やホワイトバランス処理等の画像処理であり、また、画像処理後の各特性の画素信号データに対する合成処理等である。当該合成処理後の画像データは後段の処理部に送出される。また、出力処理部１０１は、例えば線形画像データ及び対数画像データに応じた増幅率に関する評価値を算出し、それぞれ第１及び第２特性増幅率算出部１０２、１０３に出力する。第１及び第２特性増幅率算出部１０２、１０３はそれぞれ、出力処理部１０１から出力された上記評価値を受けて、第１及び第２増幅率制御部４０１、４０２へ出力するための各特性用の増幅率を算出するとともに、この増幅率の情報を撮像センサ１（第１及び第２増幅率制御部４０１、４０２）に入力（送信）する。なお、撮像システム１００は、撮像センサ１により出力される両特性の画像データから得られた各特性のゲイン情報を個々にアンプ６２、７２にフィードバックさせる（各特性に個別の）フィードバック系を備えたものであると言える。
【００８１】
図１０は、図８での説明したナログ増幅部（６５、７５）が垂直出力回路（６１０’、７１０’）中に設けられている場合の撮像センサ１ａを適用した撮像システム１００ａを概略的に示すブロック構成図である。図１０中、画素部２の下側に、当該ナログ増幅部６５、７５をそれぞれ備えた垂直出力回路６１０’、７１０’を示している。第１及び第２増幅率制御部４０１、４０２によって、それぞれ垂直出力回路６１０’、７１０’中の線形特性出力用のアナログ増幅部６５と対数特性出力用のアナログ増幅部７５とに対するゲインが制御される。当該ゲイン制御及び上記ノイズ除去がなされて垂直出力回路６１０’、７１０’から出力された線形画像データ及び対数画像データは出力処理部１０１に入力され、後は上記と同様の処理が行われる。なお、図９に示す撮像システム１００の場合は、垂直出力回路中にアナログ増幅部を備える構成ではないので、撮像センサ１各部の設計（レイアウト）が容易となる。一方、図１０に示す撮像システム１００ａの場合は、垂直出力回路中にアナログ増幅部を備える構成であるものの、画素部２（画素２１）により近い位置にアナログ増幅部が設けられることになるので、画素２１から出力された信号がアナログ増幅部に入力されるまで間にノイズを拾ってしまう確率が下がり、トータルのＳ／Ｎが良い（ＳＮ比が高い）ものとなる。
【００８２】
以上のように本実施形態に係る固体撮像装置（撮像センサ１、１ａ）によれば、固体撮像装置が、一次元又は二次元の画素配列を有するとともに、２つ以上の異なる光電変換特性を有する画素部２と、画素部２からの画素信号をアナログの状態で増幅するアナログ増幅部（アンプ６２、７２或いはアナログ増幅部６５、７５）と、２つ以上の異なる光電変換特性の画素信号それぞれを、該各光電変換特性に対応するアナログゲインを用いてアナログ増幅部により増幅させて出力する出力回路（撮像センサ１、１ａにおける画素部２及びアナログ増幅部以外の回路；各回路３〜７）とを備えたものとされるので、すなわち、各光電変換特性に対して“個別に出力する”、且つ、当該出力時にアナログゲインで増幅させたものを出力することが可能であるので、同一フレーム期間中に各特性を出力することができるとともに、例えば階調性（コントラスト）を向上させるために何れか１つの特性出力画像のゲインを増加させたとしても、各特性出力画像を合成した全体の画像においてはＤＲが損われることのない、広ＤＲな撮影が可能となる。また、このように１フレーム期間中に両特性を出力する方法を用いれば、１フレーム期間中に１つの特性しか出力できない場合と比べて、フレームレートを損なうことなく各特性の出力を得ることが可能となる。したがって、ひいては各特性部分において所望の階調を有しながら全体として広ＤＲであり、且つ高フレームレートな撮影が行えるようになる。
【００８３】
また、上記出力回路が、画素部２における各列の各画素２１に接続された複数の垂直信号線２１２と、各垂直信号線２１２に接続され、各画素２１の画素信号を読み出す垂直出力回路（垂直出力回路６１０、７１０）と、この垂直出力回路に対する列選択動作を行う水平シフトレジスタ（第１及び第２水平走査回路４、５）とを備えたものとされ、垂直出力回路が、該垂直出力回路内に、各光電変換特性の画素信号に対する個別のサンプリング回路を備えたものとされるので、画素部２から出力された各光電変換特性の画素信号を特性毎に個別にサンプリングすることができる。なお、垂直出力回路内に各光電変換特性用の個別のサンプリング回路が設けられていることから、垂直出力回路の設置個数に拘わらず、垂直出力回路内には各特性用のサンプリング回路が存在することになる（少なくとも垂直出力回路が１つ有れば各特性出力のサンプリングが可能である）。
【００８４】
また、上記出力回路が、画素部２における各列の各画素２１に接続された複数の垂直信号線２１２と、各垂直信号線２１２に接続され、各画素２１の画素信号を読み出す垂直出力回路（垂直出力回路６１０、７１０）と、この垂直出力回路に対する列選択動作を行う水平シフトレジスタ（第１及び第２水平走査回路４、５）とを備えたものとされ、垂直出力回路が、該垂直出力回路内にサンプリング回路を備えた、各光電変換特性の画素信号に対する個別の垂直出力回路とされる。すなわち、各特性毎に個別の垂直出力回路を用いてサンプリングすることができ、また、画素部２に対して例えばその両側に１対（ペア）の垂直出力回路（垂直出力回路６１０と垂直出力回路７１０、或いは第１読出し回路６と第２読出し回路７）を配置する構成とすることができるので、垂直出力回路のレイアウト（設計；配線）が容易となる。
【００８５】
また、上記サンプリング回路がサンプルホールド回路（サンプルホールド回路６１、７１）で構成されるので、サンプリングを行う回路をサンプルホールド回路によって容易に実現できる。
【００８６】
また、上記出力回路が、垂直出力回路に接続された水平信号線（水平信号線６２１、７２１）を備えたものとされ、アナログ増幅部（アンプ６２、７２）が、この水平信号線上に又は水平信号線以降の信号線上に設けられているので、垂直出力回路中にアナログ増幅部を設けることなく、回路構成をより簡易なものにすることができる。
【００８７】
また、アナログ増幅部（アナログ増幅部６５、７５）が垂直出力回路内に設けられているので、例えばアナログ増幅部が垂直出力回路外に設けられた場合の垂直出力回路とアナログ増幅部との間の信号線で拾われるノイズの発生を抑えることができる。
【００８８】
また、上記垂直出力回路に読み出された画素信号が各光電変換特性毎に個別に出力するための出力用信号線を備えているので、出力信号線が１本である場合のようにデータをシリアル化して出力するような構成を備える必要がなく、簡易な構成で特性毎に個別に出力することができる。
【００８９】
また、上記アナログ増幅部におけるアナログゲインを制御するゲイン制御部（第１及び第２増幅率制御部４０１、４０２）が備えられるので、アナログ増幅部のゲインを制御する構成を、ゲイン制御部を用いて容易に実現できる。
【００９０】
また、上記出力回路によって、同一フレームにおいて、２つ以上の異なる光電変換特性の画素信号それぞれが増幅されて出力されるので、フレームレートを低下させることなく各特性の画素信号を出力することができる。
【００９１】
また、上記出力回路によって、一水平ブランク期間内において、２つ以上の異なる光電変換特性のうちの一の光電変換特性（例えば線形特性）に対する積分期間（蓄積期間）終了後、当該一の光電変換特性の画素信号がサンプリング回路によりサンプリングされ、これに引き続いて他の光電変換特性（例えば対数特性）の画素信号がサンプリング回路によりサンプリングされ、この後、サンプリング回路によりサンプリングされた各光電変換特性の画素信号が水平シフトレジスタによる列選択動作に応じて出力されるので、上記同一フレームにおいて２つ以上の異なる光電変換特性の画素信号それぞれを出力する構成を容易に実現できる。
【００９２】
また、上記各画素２１が、入射光に対して光電流を発生させ蓄積する光電変換部２４１と、光電変換部２４１からの電荷を電圧に変換するフローティングノード２４４と、フローティングノード２４４の電圧を増幅して出力するアンプトランジスタ（トランジスタＴ１２）と、転送ゲート２４３及びリセットゲート２４５とを備えたものとされ、各画素２１によって、露光中に転送ゲート２４３の電位をハイ電位及びロー電位間の中間電位Ｍにすることでアンプトランジスタから対数特性の画素信号が出力されるので、画素２１から対数特性（線形特性及び対数特性）での出力が行える構成を容易に実現できる。
【００９３】
各画素によって、線形特性の画素信号がサンプリングされた後、光電変換部の電位が所定の電位（低電位）で初期化され、該初期化された光電変換部の電位が転送ゲートの電位と入射光量とで決まる電位まで上昇されることで対数特性の画素信号が出力されるので、光電変換部の初期化電位（低電位のレベル）を制御することにより、対数特性出力のＤＣ成分を所望の値に制御することが可能となる。
【００９４】
また、上記各画素２１が、入射光に対して光電流を発生させ蓄積する光電変換部２４１と、光電変換部２４１からの電荷を電圧に変換するフローティングノード２４４と、フローティングノード２４４の電圧を増幅して出力するアンプトランジスタ（トランジスタＴ１２）と、転送ゲート２４３及びリセットゲート２４５とを備えたものとされ、各画素２１によって、露光中にリセットゲート２４５の電位をハイ電位及びロー電位間の中間電位Ｍにすることでアンプトランジスタから対数特性の画素信号が出力されるので、画素２１から対数特性（線形特性及び対数特性）での出力が行える構成を容易に実現できる。
【００９５】
また、上記各画素２１によって、線形特性の画素信号がサンプリングされた後、フローティングノード２４４の電位が所定の電位（低電位）で初期化され、該初期化されたフローティングノード２４４の電位がリセットゲート２４５の電位と入射光量とで決まる電位まで上昇されることで対数特性の画素信号が出力されるので、フローティングノード２４４の初期化電位（低電位のレベル）を制御することにより、対数特性出力のＤＣ成分を所望の値に制御することが可能となる。
【００９６】
また、本実施形態に係る固体撮像装置（撮像センサ１、１ａ）の駆動方法によれば、画素部２からの２つ以上の異なる光電変換特性の画素信号それぞれを、該各光電変換特性に対応するアナログゲインを用いてアナログ増幅部（アンプ６２、７２或いはアナログ増幅部６５、７５）により増幅させて出力する出力工程を有する固体撮像装置の駆動方法であって、上記出力工程は、同一フレームにおいて、２つ以上の異なる光電変換特性の画素信号それぞれを増幅して出力する工程とされる。このように、出力工程において、同一フレーム内で、２つ以上の異なる光電変換特性の画素信号それぞれが、各光電変換特性に対応するアナログゲインを用いてアナログ増幅部により増幅されて出力されるので、フレームレートを低下させることなく各特性の画素信号を出力することができる。
【００９７】
また、上記出力工程において、一水平ブランク期間内で、２つ以上の異なる光電変換特性のうちの一の光電変換特性（例えば線形特性）に対する積分期間終了後、当該一の光電変換特性の画素信号がサンプリングされ、これに引き続いて他の光電変換特性（例えば対数特性）の画素信号がサンプリングされ、この後、サンプリングされた各光電変換特性の画素信号が水平シフトレジスタ（第１及び第２水平走査回路４、５）による列選択動作に応じて出力されるので、上記同一フレームにおいて２つ以上の異なる光電変換特性の画素信号それぞれを出力する駆動方法を容易に実現できる。
【００９８】
また、本実施形態に係る撮像システム（撮像システム１００、１００ａ）によれば、撮像システムが、２つ以上の異なる光電変換特性の画素信号を個別に出力することが可能に構成された固体撮像装置（撮像センサ１、１ａ）と、固体撮像装置から出力された各光電変換特性の画素信号に対して個別に画像処理を行うとともに、該個別に画像処理された各光電変換特性の画素信号データを合成する処理を行う画像処理部１０とを備えたものとされる。これによれば、固体撮像装置から特性毎に出力された画素信号に対する所定の処理、例えば或る１つの特性出力画像のゲインを増加させ、他の特性出力画像と合成して出力するといった画像処理を当該撮像システムを用いて容易に行えるようになる。
【００９９】
さらに、上記画像処理部１０が、上記固体撮像装置からの各光電変換特性の出力を処理する出力処理部１０１を備えたものとされ、該出力処理部１０１による処理に基づいて算出した各光電変換特性用のアナログ増幅度の情報が固体撮像装置に入力されるので、固体撮像装置からの各特性の出力に基づいて各特性のアナログ増幅度（増幅率）を算出し、このアナログ増幅度情報を固体撮像装置へフィードバックして各特性毎にこのアナログ増幅度に応じて増幅を行い出力処理部１０１へ出力するといったことが可能となり、ひいては、固体撮像装置による実際の露光（撮像）に合わせて所望の画像が得られるようにゲイン調整することが容易に行える、或いは撮像ＤＲを変化させることなく撮像感度制御（感度補正）が行えるようになる。
【０１００】
なお、本発明の趣旨を逸脱しない範囲において各種構成の追加、変更を伴うことが可能であり、例えば以下の変形態様をとることができる。
（Ａ）上記実施形態では、図１に示すように１つの画素部２に対して第１及び第２読出し回路６、７というように各特性出力用の２つの読出し回路（線形特性出力用の垂直出力回路６１０及び対数特性出力用の垂直出力回路７１０）を備える構成であるが、これに限らず、両特性出力の読出しが可能に構成された１つの読出し回路によって当該読み出しを行う構成としてもよい（１ペアで構成される垂直出力回路でなくてもよい）。この場合、１つの読出し回路内に、各特性出力用の個別の垂直出力回路が設けられていてもよい。
【０１０１】
（Ｂ）上記実施形態では、各画素２１からの線形特性出力（対数特性出力）による画像信号とノイズ信号とを読み出すもの（サンプリングする回路；サンプリング回路）としてサンプルホールド回路６１（７１）を用いたが、このサンプルホールド回路６１（７１）の代わりに、図１１に示すようなクランプ回路６４０（線形特性出力用及び対数特性出力用）を用いてもよい。クランプ回路６４０は、各垂直信号線２１２に接続されたコンデンサ６４１と、切り替え用のスイッチＳ１〜Ｓ３とから構成されており、ノイズ信号と、後から入力されてきた画像信号との差分をとった信号（画像信号）を第１水平走査回路４（第２水平走査回路５）へ出力する。サンプリング回路がクランプ回路で構成されるので、サンプリングを行う回路をクランプ回路によって一層容易に実現できる。
【０１０２】
（Ｃ）上記各特性用の垂直出力回路が、それぞれ垂直出力回路内にＡ／Ｄ変換回路（Ａ／Ｄ変換部）を備えた構成とされ、例えば図１２に示すように、このＡ／Ｄ変換回路６５０を、コンパレータ６５１とラッチ回路６５２とを備えたものとしてもよい。コンパレータ６５１は、各垂直信号線２１２と接続されるコンデンサ６５３と、反転アンプ６５４と、切り替え用のスイッチＳ４、Ｓ５とから構成されている。この場合、コンパレータ回路６５１の出力までに、ノイズ信号と画像信号との差分動作及びＡ／Ｄ変換動作が行われる。なお、アナログ増幅部については、垂直出力回路内においてこのＡ／Ｄ変換回路６５０の前段側或いは後段側に配置されてもよい。このように、垂直出力回路が、該垂直出力回路内にＡ／Ｄ変換回路を備え、Ａ／Ｄ変換回路が、コンパレータ部と、サンプリング回路としてのラッチ部とを備えたものとされるので、各特性出力のサンプリングを、Ａ／Ｄ変換回路のラッチ部で行えるとともに、このＡ／Ｄ変換回路以降においてノイズの発生を防止することができる。
【０１０３】
（Ｄ）上記実施形態では、図４（ｂ）及び図６、７で説明したように、蓄積期間中の転送ゲートを中間電位に設定することで対数特性出力が得られる構成としたが、これに限らず、例えば図１３に示すように、蓄積期間中のリセットゲート２４５の電位（リセット電位）を所定の中間電位に設定することで対数特性出力が得られる構成としてもよい。ただし、このとき転送ゲート２４３は電位を上げた状態にする。この場合、図４（ｂ）の場合と比べて、電荷の蓄積容量が大きくなるため、ＤＲをより広くすることが可能となる。図７の場合と同様に、線形特性出力をサンプリングした後（対数圧縮動作を行う前）にフローティングノード電位を一旦、低電位（所定の電位）にして初期化し、その後、上記リセットゲート２４５の電位と入射光量とで決まる電位（中間電位）まで上昇させて対数圧縮出力を出力するようにしてもよい。これにより、フローティングノード２４４を低電位にした状態から対数圧縮動作を開始させることができるので、当該フローティングノード２４４の初期化電位（電位レベル）を制御することにより、対数特性出力のＤＣ（直流）成分を所望の値に制御することが可能となる。なお、上記転送ゲート２４３を中間電位にする方法では、電荷蓄積容量はこの場合よりも小さいものの、光電変換部２４１が埋め込み型フォトダイオードとなっており、つまり埋め込まれた場所で電荷が蓄積されるので（図３に示すように電荷蓄積部の上部が全てＰ型領域２４１１で覆われているので）暗電流の発生を抑えることができる。図１３の場合、符号２４１３で示す範囲が埋め込まれておらず、すなわちこの範囲の表面がＰ型領域２４１１のようなもので被覆されておらず露出した状態となっているため、暗電流が発生する可能性がある。
【０１０４】
図１４は、上記図６、７と同様、上記変形態様（Ｄ）における一水平ブランク期間中に線形特性出力と対数特性出力とをサンプリングする駆動パルスのタイミングチャートを示している。先ず、転送パルスが符号７０１で示すタイミングでオフ（Ｌｏｗ）の状態のとき、光電変換部２４１は、線形特性出力用の蓄積（露光）期間にある。蓄積期間終了前に、符号７０２に示すようにリセットパルスをオンすることでフローティングノード２４４の電位をリセットドレイン電位に固定する。その後、符号７０３に示すようにノイズサンプルホールドパルスをオンにすることで、上記リセットドレイン電位をノイズとしてサンプルホールドする。ノイズのサンプルホールド終了後に、符号７０４に示すように転送パルスをオンし、蓄積期間を終了して確定している光電変換部２４１の蓄積電荷をフローティングノード２４４に転送する。その後、符号７０５に示すようにシグナルサンプルホールドパルスをオンすることで、その時のフローティングノード２４４の電位（フローティングノード電位）を線形特性出力としてサンプルホールドする。ここまでで線形特性出力に関するサンプリング動作を完了する。
【０１０５】
続いて、符号７０６に示すようにリセットパルスを中間電位Ｍに、且つ、符号７０７に示すように転送パルスをオンしてハイ（Ｈｉ）電位にセットすることで、光電変換部２４１とフローティングノード２４４とを（画素２１を）対数圧縮動作状態にする。この場合も対数圧縮動作は、各時間での光電流に対する対数圧縮値を電圧変換することができるので線形特性出力のような蓄積時間（期間Ｘ２；積分期間）は不要となり、期間Ｘ１に示すような短時間で出力を確定することができる。そして、符号７０８に示すようにシグナルサンプルホールドパルスをオンにして対数特性出力をサンプルホールドする。その後、符号７０９に示すようにリセットパルスをオンにすることで、光電変換部２４１（フォトダイオードＰＤ１）とフローティングノード２４４（ＦＤ）とをリセットし、再度、符号７１０に示すように転送パルスをオフにする。このときから次フレームの線形特性出力の蓄積期間がスタートする。その後、リセットパルスを符号７１１に示すように再度、中間電位Ｍに、且つ、リセットドレインパルスを符号７１２に示すようにオフにした後（リセットドレイン電位をＬｏｗにした後）、オン（Ｈｉ）に戻すことで、フローティングノード２４４に、対数特性の基準レベルに相当する電荷が注入される（所定の電位まで低下される）。このとき符号７１３に示すようにノイズサンプルホールドパルスをオンにすることで、対数特性出力のノイズレベルをサンプルホールドする。ここまでで対数特性出力に関するサンプリング動作も完了する。その後、再度、リセットパルスを符号７１４にすようにオンにすることでフローティングノード２４４をリセットする。
【０１０６】
図１５は、上記図１４に示す場合の変形態様であって、上記対数圧縮動作状態（対数圧縮特性駆動）を行う前に、光電変換部２４１及びフローティングノード２４４を一旦所定の電位（低電位）で初期化する方法を採る場合のタイミングチャートを示している。この場合、対数圧縮動作状態とする前に、符号７３１に示すようにリセットドレインパルスをオフ（リセットドレイン電位をＬｏｗ）に、且つ、符号７３２に示すように転送パルスをオフに、且つ、符号７３３に示すようにリセットパルスを中間電位Ｍにする期間Ｘ４を設けることで、光電変換部２４１とフローティングノード２４４とに、対数特性の基準レベルに相当する電荷が注入される（上記所定の電位（低電位）まで低下されることで上記初期化が行われる）。
【０１０７】
（Ｅ）上記撮像センサ１（１ａ）が、アンプ６２（水平信号線６２１）から出力された画像データとアンプ７２（水平信号線７２１）から出力された画像データとが入力される例えばマルチプレクサ（シリアル化回路）をさらに備え、このマルチプレクサによって線形特性出力の画像データと対数特性出力の画像データとがシリアル化されて（出力切り替えが行われて）後段の処理部へ出力される構成としてもよい。これにより、マルチプレクサ以降の出力信号線を一本化することができる、すなわち出力信号線の数を減らすことができ、ひいては配線が簡易となる。出力回路が、垂直出力回路に読み出された、２つ以上の異なる光電変換特性のうちの少なくとも２つの異なる光電変換特性を有する画素信号をシリアル化して出力するシリアル化回路を備えているので、当該各特性を出力するための信号線の本数を少なくする（１本化する）ことが可能となり、配線が簡易なものとなる。
【０１０８】
（Ｆ）上記実施形態では、広ＤＲな撮影が可能な、複数の異なる光電変換特性を有する撮像センサ１（１ａ）として、低輝度側（光量が少ない側）が線形特性、高輝度側（光量が多い側）が対数特性の光電変換特性を有するリニアログセンサを用いたが、これに限らず、例えば低輝度側及び高輝度側共に線形特性である光電変換特性、すなわち図１６に示すように、互いにグラフ上の傾きが異なる第１線形特性８０１及び第２線形特性８０２からなる光電変換特性を有したセンサ（リニアリニアセンサ）を用いてもよい。この場合も同様に、各特性毎に専用のサンプリング回路（読出し回路；垂直出力回路）で画像データがサンプリングされる。また、上記線形／対数特性、第１線形／第２線形特性というように必ずしも２種類の特性を有する光電変換特性でなくともよく、３種類以上の特性を有する光電変換特性であってもよい。
【図面の簡単な説明】
【０１０９】
【図１】本実施形態に係る固体撮像装置の一例である撮像センサの概略構成図である。
【図２】上記撮像センサにおける各画素の回路構成の一例を示す図である。
【図３】上記画素の光電変換部周辺の画素断面を概略的に示す図である。
【図４】上記画素断面におけるポテンシャルを概略的に示すポテンシャル図であり、（ａ）は転送ゲートの電位を上げてゲートを閉じた状態にして線形特性出力を得る場合、（ｂ）は転送ゲート電位を中間電位にして対数特性出力を得る場合を示す図である。
【図５】各画素（撮像センサ）の光電変換特性を示すグラフ図であり、（ａ）は線形特性の光電変換特性、（ｂ）は対数特性の光電変換特性を示す図である。
【図６】上記画素の撮像動作時における各駆動パルスの一例を示すタイミングチャートである。
【図７】上記図６に示すタイミングチャートの一変形例を示す図である。
【図８】上記図１に示す垂直出力回路中にアナログ増幅部を有する場合の該垂直出力回路の概略構成図である。
【図９】撮像センサから出力された異なる特性出力を特性毎に画像処理するシステム構成例を示すブロック図である。
【図１０】上記図９に示すシステム構成の一変形例を示すブロック図である。
【図１１】クランプ回路の一例を示す図である。
【図１２】Ａ／Ｄ変換回路の一例を示す図である。
【図１３】リセットゲートの電位を中間電位にして対数特性出力を得る場合のポテンシャル図である。
【図１４】上記図１３に示す場合の各駆動パルスの一例を示すタイミングチャートである。
【図１５】上記図１４に示すタイミングチャートの一変形例を示す図である。
【図１６】光電変換特性（撮像センサ）の一変形例を示すグラフ図である。
【図１７】本実施形態におけるダイナミックレンジの維持について説明するグラフ図である。
【図１８】従来の固体撮像装置を用いた場合の不具合（ダイナミックレンジ）について説明するグラフ図である。
【符号の説明】
【０１１０】
１、１ａ  撮像センサ（固体撮像装置）
２  画素部
２１  画素
２１１  行選択信号線
２１２  垂直信号線
２２  負荷回路
２２１  定電流負荷
２４１  光電変換部
２４２  素子分離領域
２４３  転送ゲート
２４４  フローティングノード
２４５  リセットゲート
２４６  リセットドレイン
３  垂直走査回路（出力回路）
４  第１水平走査回路（出力回路、水平シフトレジスタ）
５  第２水平走査回路（出力回路、水平シフトレジスタ）
６  第１読出し回路（出力回路）
７  第２読出し回路（出力回路）
６１、７１  サンプルホールド回路（サンプリング回路）
６１０、７１０  垂直出力回路
６１１  シグナルサンプルホールド回路
６１２  ノイズサンプルホールド回路
６２、７２  アンプ（アナログ増幅部）
６２１、７２１  水平信号線
７１１  シグナルサンプルホールド回路
７１２  ノイズサンプルホールド回路
Ｓａ１、Ｓｂ１  シグナルサンプルホールド用スイッチ
Ｃａ１、Ｃｂ１  シグナルサンプルホールド容量
Ｓａ２、Ｓｂ２  ノイズサンプルホールド用スイッチ
Ｃａ２、Ｃｂ２  ノイズサンプルホールド容量
６５、７５  アナログ増幅部
６１０’、７１０’  垂直出力回路
６４０  クランプ回路
６５０  Ａ／Ｄ変換回路
６５１  コンパレータ（コンパレータ部）
６５２  ラッチ回路（ラッチ部、サンプリング回路）
６５４  反転アンプ
１０  画像処理部
１００、１００ａ  撮像システム
１０１  出力処理部
４０１  第１増幅率制御部（ゲイン制御部）
４０２  第２増幅率制御部（ゲイン制御部）
Ｔ１２  トランジスタ（アンプトランジスタ）
Ｍ  中間電位
【図１】
2008263546.tif 000003
【図２】
2008263546.tif 000004
【図３】
2008263546.tif 000005
【図４】
2008263546.tif 000006
【図５】
2008263546.tif 000007
【図６】
2008263546.tif 000008
【図７】
2008263546.tif 000009
【図８】
2008263546.tif 000010
【図９】
2008263546.tif 000011
【図１０】
2008263546.tif 000012
【図１１】
2008263546.tif 000013
【図１２】
2008263546.tif 000014
【図１３】
2008263546.tif 000015
【図１４】
2008263546.tif 000016
【図１５】
2008263546.tif 000017
【図１６】
2008263546.tif 000018
【図１７】
2008263546.tif 000019
【図１８】
2008263546.tif 000020