(57)【要約】【課題】  ２次相互変調歪を抑制した上で、高い量子効率、低い素子容量を実現することができる半導体受光素子を提供する。【解決手段】  ｎ型バッファ層２と、ｎ型ＩｎＧａＡｓ受光層３と、ｎ型窓層４と、ｎ型窓層４からＩｎＧａＡｓ受光層３に届くように形成されたｐ型領域５と、ｐ型領域に電気的に接続されるｐ部電極１５ａとを備えるアナログ伝送用のＩＩＩ−Ｖ族化合物半導体の受光素子において、バッファ層のｎ型キャリア濃度が１．０×１０１７ｃｍ−３以上であることを特徴とする。【選択図】        図１
2008047580.tif 000002
【特許請求の範囲】
【請求項１】
基板上に位置するｎ型バッファ層と、該バッファ層上に位置するｎ型ＩｎＧａＡｓ受光層と、前記ＩｎＧａＡｓ受光層上に位置するｎ型窓層と、前記ｎ型窓層から前記ＩｎＧａＡｓ受光層に届くように形成されたｐ型領域と、前記ｐ型領域に電気的に接続されるｐ部電極とを備えるアナログ伝送用のＩＩＩ−Ｖ族化合物半導体の受光素子において、
前記バッファ層のｎ型キャリア濃度が１．０×１０１７ｃｍ−３以上であることを特徴とする、半導体受光素子。
【請求項２】
前記ＩｎＧａＡｓ受光層は、厚み２．５μｍ〜２．９μｍで、ｎ型キャリア濃度５×１０１５ｃｍ−３以下であることを特徴とする、請求項１に記載の半導体受光素子。
【請求項３】
前記ｐ型領域上に位置するＩｎＧａＡｓコンタクト層を備え、前記ｐ部電極はそのＩｎＧａＡｓコンタクト層上に位置することを特徴とする、請求項１または２に記載の半導体受光素子。
【請求項４】
前記ｐ部電極の電極パッドは、厚み３μｍ以上の樹脂層上に配置されることを特徴とする、請求項１〜３のいずれかに記載の半導体受光素子。
【請求項５】
前記ｐ型領域を囲むように位置するｐ型の拡散遮蔽領域を備えることを特徴とする、請求項１〜４のいずれかに記載の半導体受光素子。
【請求項６】
前記ｐ部電極が、Ａｕ／Ｚｎ／Ａｕ／Ｔｉ／Ａｕから形成されることを特徴とする、請求項１〜５のいずれかに記載の半導体受光素子。
【請求項７】
前記ｐ部電極との間に前記ＩｎＧａＡｓ受光層を電気的に挟むように位置するｎ部電極が、ＡｕＧｅＮｉから形成されることを特徴とする、請求項１〜６のいずれかに記載の半導体受光素子。
【請求項８】
前記ｐ型領域の表面側または前記ｐ型領域と反対側の基板裏面側に、反射防止膜を備えることを特徴とする、請求項１〜７のいずれかに記載の半導体受光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体受光素子に関し、より具体的には光通信用の長波長域の半導体受光素子に関するものである。
【背景技術】
【０００２】
光通信には、光ファイバー内で低損失とするために、長波長域の光が用いられ、受光素子には、ＩｎＰ基板上に形成されたＩｎＧａＡｓ受光層を含むエピタキシャル積層構造のＰＩＮ型フォトダイオードが用いられる。とくにアナログ伝送光通信のように、大きなフォトカレントを生じる光を受光するフォトダイオードでは、２次相互変調歪が大きくなるという問題がある。フォトダイオードで２次相互変調歪が大きくなる原因は次のとおりである。
【０００３】
上記のＰＩＮ型フォトダイオードでは、動作時にｐｎ接合に逆バイアス電圧を加えることによって、ｐｎ接合のｎ型領域のＩｎＧａＡｓ受光層（バッファ層）側に空乏層を広げ、この空乏層内に電界を形成している。この状態で信号光が入射されると、空乏層において光電効果によるキャリアが生成する。生成したキャリアは、空乏層内の電界によって飽和速度まで加速され、フォトカレントとして外部回路に取り出される。できるだけ小さい逆バイアス電圧で、上記のフォトカレントを十分取り出すことが、逆バイアス電圧の供給装置の制約から好ましい。上記のようなアナログ伝送光通信で用いられる光の受光では、大きなフォトカレントを生じ、これが大きな空間電荷効果を生じる。すなわち、ＩｎＧａＡｓ受光層内に高密度にキャリアが生成し、その空間電荷効果によってＩｎＧａＡｓ層内の上記電界が打ち消される。このため、空乏層内の電界分布が歪み、空乏層内を走行するキャリアに、速度大のものと速度小のものとができる。これが２次相互変調歪の原因となり、アナログ伝送特性を劣化させる。
【０００４】
上記のような空間電荷効果を抑制するには、ＩｎＧａＡｓ受光層の厚みを薄くして、かつキャリア濃度を低く、たとえば５×１０１５ｃｍ−３以下にすることが有効である。しかしながら、ＩｎＧａＡｓ受光層の厚みを薄くして、キャリア濃度を低くした場合、光の吸収領域が減少するため量子効率の低下を生じ、またｐｎ接合からＩｎＧａＡｓ受光層側（バッファ層側）へ広がる空乏層の厚みが減少するため素子容量が増大し、高速動作に支障をきたすという問題が生じる。
【０００５】
上記の問題を解決するために、ｐ部電極をＡｕＺｎで形成することにより接触抵抗を低下させ、ＩｎＧａＡｓ受光層の下に位置するＩｎＰバッファ層のキャリア濃度を減少させた受光素子の提案がなされた（特許文献１）。この受光素子によれば、ｐ部電極の接触抵抗を低下させ、かつ受光層の厚みを薄くすることにより、２次相互変調歪を抑制することができる。また、バッファ層のキャリア濃度を低くして空乏層を受光層内だけでなく、バッファ層にまで広げることにより、量子効率を高め、かつ素子容量を低くすることができる。
【特許文献１】特許３１８３９３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記特許文献１に開示された受光素子では、空乏層をＩｎＧａＡｓ受光層／ＩｎＰバッファ層のヘテロ界面を越えてＩｎＰバッファ層内に広げることを改良の大きなポイントにしている。しかしながら、空乏層をＩｎＰバッファ層に広げても、ＩｎＰのエネルギーギャップより小さいエネルギーの長波長側の光に対してはＩｎＰ内の空乏層で、キャリアが生じることはない。したがって長波長域の信号光に対する検出感度は増加しない。また、ＩｎＧａＡｓ受光層／ＩｎＰバッファ層の界面はヘテロ界面であり、空乏層がヘテロ界面を含むことに起因する問題が生じる可能性がある。そこで、２次相互変調歪を抑制するのに空乏層をＩｎＧａＡｓ受光層内に留めた上で、高い量子効率、低い素子容量を実現する受光素子の開発が要望されてきた。
【０００７】
本発明は、２次相互変調歪を抑制するのに空乏層をＩｎＧａＡｓ受光層内に留めた上で、高い量子効率、低い素子容量を実現することができる半導体受光素子を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の半導体受光素子は、基板上に位置するｎ型バッファ層と、該バッファ層上に位置するｎ型ＩｎＧａＡｓ受光層と、ＩｎＧａＡｓ受光層上に位置するｎ型窓層と、ｎ型窓層からＩｎＧａＡｓ受光層に届くように形成されたｐ型領域と、ｐ型領域に電気的に接続されるｐ部電極とを備えるアナログ伝送用のＩＩＩ−Ｖ族化合物半導体の受光素子である。この半導体受光素子では、バッファ層のｎ型キャリア濃度が１．０×１０１７ｃｍ−３以上であることを特徴とする。
【０００９】
上記の半導体受光素子では、ｎ型キャリア濃度１．０×１０１７ｃｍ−３以上と、これまで類をみないほど高いキャリア濃度のバッファ層を備える。このような高キャリア濃度のバッファ層は電気抵抗値が低いため、大きな電圧がかからず（完全導体では各部同一電圧）、ＩｎＧａＡｓ受光層に実効的に大きな電圧を印加することができる。すなわち逆バイアス電圧供給装置の制約から限定される、外部からの小さな逆バイアス電圧でも十分大きい電圧を受光層に印加できる。このため、受光層内の電界強度を高めることができ、その結果、空間電荷効果による電界打消しの影響を抑制することができ、２次相互変調歪を低減することができる。
【００１０】
さらに、ＩｎＧａＡｓ受光層内に形成されたｐｎ接合からバッファ層側に広がる空乏層は、バッファ層のｎ型キャリア濃度が高濃度であることにより、上記の電圧印加の下で受光層内に留めやすく、また、受光層／バッファ層のヘテロ界面を越えてバッファ層にまで広げなくてよい。このため長波長側の光に感度を有するＩｎＧａＡｓ受光層内にのみ空乏層を厚く形成することにより、長波長光に対する量子効率を高めることができる。さらに空乏層がＩｎＧａＡｓ受光層／（ＩｎＰやＩｎＡｌＡｓなどのバッファ層）のヘテロ界面を含むように形成されることに起因する暗電流増大の弊害を避けることができるを除くことができる。
【００１１】
バッファ層のｎ型キャリア濃度を１．０×１０１７ｃｍ−３以上とするのは、作動中にＩｎＧａＡｓ受光層内に高電界を形成することができ、かつ空乏層の広がりが受光層／バッファ層のヘテロ界面を越えることを防止できるからである。より好ましいバッファ層のｎ型キャリア濃度は２．０×１０１７ｃｍ−３以上であり、さらに好ましいのは５．０×１０１７ｃｍ−３以上である。
【００１２】
上記のＩｎＧａＡｓ受光層を、厚み２．５μｍ〜２．９μｍで、ｎ型キャリア濃度５×１０１５ｃｍ−３以下とすることができる。このように、受光層のｎ型キャリア濃度を低くすることにより、空間電荷効果の原因となる光電効果で生じるキャリアを低くして、高密度のキャリアに起因する２次相互変調歪をさらに抑制することができる。また、ＩｎＧａＡｓ受光層の厚みが、上記のように十分厚いために、空乏層を受光層内に十分厚く広げることができる。このため、量子効率を高くでき、また素子容量を低下させることができる。
【００１３】
また、上記のｐ型領域上に位置するＩｎＧａＡｓコンタクト層を備え、ｐ部電極はそのＩｎＧａＡｓコンタクト層上に位置することができる。このように、ｐ部電極とｐ型領域との間にＩｎＧａＡｓコンタクト層を介在させることにより、ｐ部電極とｐ型領域との間の接触抵抗を低減することができ、このため、外部からの小さな逆バイアス電圧でも、上述の高濃度バッファ層のみによる場合に比較して、さらに大きな電圧を受光層に印加できる。この結果、空間電荷効果をさらに抑制して、２次相互変調歪を低く抑えることができる。
【００１４】
上記のｐ部電極の電極パッドを、厚み３μｍ以上の樹脂層上に配置することができる。上記の樹脂層に、比誘電率（ε）が低く、かつ誘電正接（ｔａｎδ）が低い樹脂を選ぶことにより、電極パッド形成に伴う寄生容量を低減することができる。この結果、高速応答に高感度の受光素子とすることができる。上記の樹脂層には、最も好ましいものとしてポリイミドを用いることができる。その他、ＢＣＢ（ベンゾシクロブテン）などを用いてもよい。
【００１５】
上記のｐ型領域を囲むように位置するｐ型の拡散遮蔽領域を備えてもよい。この構成により、外部からのかく乱要因を遮蔽し、とくに遅いキャリアを捕獲することができる。またＩｎＧａＡｓ受光層のキャリア濃度が低い場合には外部からかく乱要因の影響を大きく受けるので、上記拡散遮蔽領域はとくに重要な役割を果たすことになる。
【００１６】
上記のｐ部電極を、Ａｕ／Ｚｎ／Ａｕ／Ｔｉ／Ａｕから形成することができる。この構成によれば、ｐ部電極のコンタクト抵抗を下げることができ、さらに空間電荷効果を抑えることができる。
【００１７】
また、上記のｐ部電極との間にＩｎＧａＡｓ受光層を電気的に挟むように位置するｎ部電極を、ＡｕＧｅＮｉから形成することができる。これにより、これまで実績のある電極材料により、ｎ部電極のコンタクト抵抗を下げることができる。ｎ部電極は、基板裏面に配置してもよいし、またバッファ層上に配置させてもよい。どちらの場合も、ｐ部電極との間にＩｎＧａＡｓ受光層を電気的に挟むように位置している。
【００１８】
上記のｐ型領域の表面側またはｐ型領域と反対側の基板裏面側に、反射防止膜を備えることができる。これにより、ＩｎＧａＡｓ受光層に到達する光量を増やして、実効感度を向上させることができる。
【発明の効果】
【００１９】
本発明の半導体受光素子によれば、２次相互変調歪を抑制するのに、空乏層をＩｎＧａＡｓ受光層内に留めた上で、高い量子効率、低い素子容量を実現することができる。
【発明を実施するための最良の形態】
【００２０】
（実施の形態１）
図１は、本発明の実施の形態１における半導体受光素子（フォトダイオード）１０である。ＩｎＰ基板１の上にＩｎＰバッファ層２が位置しているが、このＩｎＰバッファ層２の厚みは２．１μｍ〜２．３μｍであることが望ましく、またそのｎ型キャリア濃度は１．０×１０１７ｃｍ−３以上とする。バッファ層のキャリア濃度は、望ましくは２．０×１０１７ｃｍ−３〜５．０×１０１７ｃｍ−３とするのがよい。このような高キャリア濃度をもつバッファ層は、これまできわめて稀である。本発明において、高キャリア濃度をもつバッファ層２は基本的に重要であり、順次、説明してゆく。
【００２１】
上記のバッファ層２の上にＩｎＧａＡｓ受光層３が位置し、このＩｎＧａＡｓ受光層３の厚みは２．５μｍ〜２．９μｍと厚く、またそのｎ型キャリア濃度は５×１０１５ｃｍ−３以下、望ましくは２×１０１５ｃｍ−３以下と低くするのがよい。ＩｎＧａＡｓ受光層３の上にはＩｎＰ窓層４が位置し、ＩｎＰ窓層４の厚みは１．５μｍ〜１．７μｍとし、そのｎ型キャリア濃度は２．０×１０１５ｃｍ−３〜４．０×１０１５ｃｍ−３とするのがよい。ＩｎＰ窓層４の上に保護膜１２が形成され、上記のエピタキシャル積層構造を保護している。保護膜１２の開口部からＺｎ等のｐ型キャリアが窓層４を経由してＩｎＧａＡｓ受光層３にまで届くように導入され、ｐ型領域５が形成されている。ｐ型領域５のｐ型キャリア層濃度は、１×１０１８ｃｍ−３〜１×１０２０ｃｍ−３と高濃度にするのがよい。ｐ型領域５は、ＩｎＧａＡｓ受光層３とＩｎＰ窓層４との界面からＩｎＧａＡｓ受光層３側に０．１μｍ〜０．２μｍ程度入るように形成される（図２のｄ１）。この結果、ｎ型ＩｎＧａＡｓ受光層３とｐ型領域５との間にｐｎ接合２１が形成される。また、ｐ型領域５を周りから囲むように拡散遮蔽領域１８が形成される。拡散遮蔽領域１８は、ｐ型領域５と同じ深さでもよいし、ｐ型領域５より深くてもよい。同じ深さの場合にはｐ型領域５を形成するのと同じ工程において、同じ不純物拡散処理で形成できる利点がある。
【００２２】
ｐ型領域５にはＩｎＧａＡｓコンタクト層１３が配置され、ｐ型領域５と電気的に接続される。ｐ部電極１５ａおよびｐ部電極パッド１５ｂは、ＩｎＧａＡｓコンタクト層１３を介在させて、ｐ型領域５と電気的に接続される。そしてｐ部電極パッド１５ｂは、厚み３μｍ以上のポリイミド樹脂層１４の上に配置されることが望ましい。また、ＩｎＰ基板１の裏面にはｎ部電極１６が形成されている。図１では示していないが、光が入射されるｐ型領域の表面側にＡＲ膜（Anti-Reflection反射防止膜）を配置してもよい。次に、上記半導体受光素子の各部分がどのような作用を奏するのか説明する。
【００２３】
図２は、図１に示す半導体受光素子の各部分の作用を説明するための図である。図２では、ｐｎ接合２１に逆バイアス電圧が印加され、空乏層２５が、ｐ型領域５に少し、またｎ型ＩｎＧａＡｓ受光層３に大きく、それぞれに張り出している。ｐ型領域５のｐ型キャリア濃度をＮｐとし、ｎ型ＩｎＧａＡｓ受光層３のｎ型キャリア濃度をＮｎとして、空乏層２５にかかる電圧Ｖとする。この場合、上記の各層のキャリア濃度の説明より、ＮｐがＮｎより１０３倍〜１０５倍大きく、Ｎｐ≫Ｎｎが成立する。空乏層２５の、ＩｎＧａＡｓ受光層３の側に張り出す厚み（張り出し幅）ｄｎと、ｐ型領域５の側に張り出す厚みｄｐの比（ｄｎ／ｄｐ）≒（Ｎｐ／Ｎｎ）１／２であるため、上記の各部分のキャリア濃度を反映して、空乏層２５は、ＩｎＧａＡｓ受光層３に圧倒的に大きく張り出す（ｄｎ≫ｄｐ）。ｐ型領域の空乏層の厚みｄｐはほとんど無視してよい。またｄｎ、ｄｐともに、電圧の１／２乗（Ｖ１／２）に比例して大きくなる。
【００２４】
本発明の半導体受光素子では、ＩｎＧａＡｓ受光層３の厚みＤを、２．５μｍ〜２．９μｍと厚くしているので、空乏層２５の上記厚みｄｎは、ほとんどＤに近い範囲にまで張り出すように、上述の電圧を加えて使用することができる。言い換えると、空乏層を広くして使用できる。
【００２５】
一方、電圧は、半導体受光素子が組み込まれる装置上の制約（逆バイアス電圧電源の制約）から、外から供給される電圧をできるだけ低くすることが望ましい。すなわち、外部から加える逆バイアス電圧を低くしながら、空乏層に加わる逆バイアス電圧を大きくできれば、商品価値を高めた半導体受光素子ということになる。
【００２６】
信号光が、上記の空乏層２５に入射され、キャリアが生成すると、キャリアは空乏層にかかっている電圧、すなわち空乏層内の電界により加速され、フォトカレントとして外部に取り出される。上記キャリアが高密度で生成したとき空間電荷効果により、空乏層２５内の電界が打ち消され、速度大のキャリアと速度小のキャリアが生じ、２次相互変調歪が生じることが問題となる。本発明では、バッファ層２のｎ型キャリア濃度を、１．０×１０１７ｃｍ−３以上とすることにより、空間電荷効果を抑制することができる。すなわち、本発明ではこれまで類をみないほどバッファ層のキャリア濃度が高いので、バッファ層には電圧がかからない。そのために外部から印加された電圧が従来より実効的に大きく空乏層２５に印加され、空乏層内の電界を高くすることができる。バッファ層のキャリア濃度が１．０×１０１７ｃｍ−３未満では、上記の空間電荷効果の抑制は不十分である。より望ましくは２．０×１０１７ｃｍ−３〜５．０×１０１７ｃｍ−３とするのがよい。また、上限は製造可能であれば、どこまで高い濃度であってもよいが、結晶性の良好なエピタキシャル膜を形成するという趣旨を全うするためには、１．０×１０１９ｃｍ−３程度が上限と考えられるが、結晶性の良いエピタキシャル膜が形成されるのであれば、その上限値にはこだわらない。
【００２７】
また、本発明の実施の形態１では、上記のＩｎＧａＡｓ受光層３のｎ型キャリア濃度は、２×１０１５ｃｍ−３以下と低くされているため、上記の光入射によって高密度にキャリアが生成することがなく、さらに空間電荷効果は小さく抑制される。ＩｎＧａＡｓ受光層３のキャリア濃度を低くした弊害として、量子効率または検出感度が低下するという問題が生じるが、この問題に対しては、ＩｎＧａＡｓ受光層３の厚みＤを厚くして、空乏層２５をＩｎＧａＡｓ受光層３内に厚く張り出させることにより、光電効果によるキャリア生成の機会を増やすことにより対処できる。すなわち空乏層のＩｎＧａＡｓ受光層３の側への張り出し厚みｄｎを大きくすることにより対処でき、さらにその空乏層の厚みｄｎの中の電界強度の確保は、上記バッファ層における高いキャリア濃度により解決できる。そして、従来の空間電荷効果抑制の対処策における、空乏層厚みを薄くすることに起因する容量の増大については、本実施の形態では、上記のように空乏層を厚く受光層内に張り出させるので、空乏層厚みに関連する容量増大の問題は大きくない。
【００２８】
さらに、ＩｎＧａＡｓ受光層内に形成されたｐｎ接合から受光層内に広がる空乏層は、バッファ層のｎ導電型キャリア濃度が高濃度であることにより、上記電圧供給装置の下、受光層内に留めやすく、また受光層／バッファ層のヘテロ界面を越えてバッファ層にまで広がる必要はない。このため長波長側の光に感度を有するＩｎＧａＡｓ受光層内にのみ空乏層を形成することができ、長波長光に対する量子効率を高めることができる。
【００２９】
また、図１の半導体受光素子１０では、ｐ型領域５上に位置するＩｎＧａＡｓコンタクト層１３を備える。ｐ部電極１５ａはそのＩｎＧａＡｓコンタクト層１３上に位置して、ｐ部電極１５ａとｐ型領域５との間にＩｎＧａＡｓコンタクト層１３を介在させることにより、ｐ部電極１５ａとｐ型領域５との間の接触抵抗を低減することができる。このため、外部からの小さな逆バイアス電圧でも、上述の高キャリア濃度バッファ層２のみによる場合に比較して、さらに大きな電圧を受光層３または空乏層２５に印加できる。この結果、空間電荷効果をさらに抑制して、２次相互変調歪を低く抑えることができる。
【００３０】
上記のｐ部電極１５ａの電極パッド１５ｂを、厚み３μｍ以上のポリイミド樹脂層１４上に配置するのがよい。ポリイミド樹脂が最も好ましいが、比誘電率（ε）が低く、かつ誘電正接（ｔａｎδ）が低ければどのような樹脂であってもよい。このような厚く、比誘電率、誘電正接が小さい樹脂層上に電極パッドを形成することにより、寄生容量を低減することができる。この結果、高速応答に高感度の受光素子とすることができる。樹脂層には、上述のように最も好ましいものとしてポリイミドを用いることができる。その他、ＢＣＢ（ベンゾシクロブテン）などを用いてもよい。
【００３１】
本発明における高キャリア濃度のバッファ層２は、ｐ部電極パッド１５ｂとの間の素子容量を高める可能性があるが、上記のように厚み３μｍ以上のポリイミド樹脂層の上にｐ部電極パッド１５ｂを配置することにより、素子容量の増大を防ぐことができる。すなわちｐ部電極パッド１５ｂと、高キャリア濃度のバッファ層２と間の距離を大きくし、かつ比誘電率および誘電正接の小さい物質（ポリイミド）を間に挟むことにより、上記の原因（高キャリア濃度バッファ層２）による素子容量の増大を防止することができる。
【００３２】
上記のｐ部電極１５ａは、Ａｕ／Ｚｎ／Ａｕ／Ｔｉ／Ａｕから形成するのがよい。また、ｐ部電極との間にＩｎＧａＡｓ受光層を電気的に挟むように位置する（図１の場合は、ＩｎＰ基板裏面に形成された）ｎ部電極１６を、ＡｕＧｅＮｉから形成することができる。この構成によれば、ｐ部電極およびｎ部電極のコンタクト抵抗を下げることができ、上述のフォトカレントによる電圧降下を低くでき、さらに空間電荷効果を抑えることができる。
【００３３】
上記の半導体受光素子は、これまで知られている任意の製造方法を用いて製造することができる。たとえば半導体基板１に形成するエピタキシャル積層構造２，３，４は、ＭＢＥ（Molecular
Beam Epitaxy)法、ＭＯＶＰＥ(Metalorganic Vapor Phase Epitaxy)法などを用いて形成することができる。ｐ型キャリアの導入についても、Ｚｎを拡散して窓層４を経由してＩｎＧａＡｓ受光層３に届くように時間−温度制御などにより実現することができる。拡散遮蔽領域１８は、マスクパターンを適宜変えることにより。ｐ型領域５のＺｎ拡散処理と同じ工程で形成することができる。この場合、ｐ型領域５と同じ深さの拡散遮蔽領域１８が形成される。
【００３４】
ＩｎＧａＡｓ受光層３の厚みＤにわたって空乏層２５を張り出して、十分利用するためには、ＩｎＧａＡｓ受光層３内へｐ型領域が入り込む深さｄ１の精度が重要である。すなわち、空乏層のＩｎＧａＡｓ受光層内の張り出し厚みｄを大きくして、ＩｎＧａＡｓ受光層３の厚みＤにわたって利用するには、ｐ型領域が受光層内に入り込む深さｄ１は、必要最小限にすることが望ましく、０．１５μｍ〜０．４μｍとするのがよく、さらに望ましくは０．１５μｍ〜０．３μｍとするのがよい。このようなｐ型不純物導入の拡散処理における寸法精度を高めるためには、温度を低目にして時間の余裕をもって行うことが望ましい。しかし、Ｚｎの拡散速度はとくに大きいわけではなく、これまで行ってきた方法で、十分高い精度でｐ型領域を形成し、ＩｎＧａＡｓ受光層内の上端部にｐｎ接合を形成することができる。
【００３５】
ＩｎＧａＡｓコンタクト層１３は成膜時にキャリア（不純物）を導入する必要はなく、ドーパントなしで成膜後に熱処理時に高キャリア濃度のｐ型領域５からの不純物（Ｚｎ）拡散により、結果的に高キャリア濃度にすることができる。また、上記のバッファ層２または窓層４には、ＩｎＰ層を用いたが、材料の限定は重要ではなく、ＩｎＡｌＡｓ層などを用いてもよい。また、ｐ型領域５の表面を覆うようにＡＲ（Anti-Reflection)膜を配置して、受光領域または空乏層に到達する信号光の量を多くすることも望ましい。
【００３６】
上記の本実施の形態における半導体受光素子は、高いキャリア濃度のバッファ層２のために空間電荷効果または２次相互変調歪を抑制でき、ＩｎＧａＡｓ受光層の低いキャリア濃度のために２次相互変調歪を抑制でき、ＩｎＧａＡｓ受光層の大きい厚みのために厚い空乏層を形成できて量子効率および端子間容量を改善できる。さらにＩｎＧａＡｓコンタクト層を用い、またｐ部電極およびｎ部電極に上記特定材料を用いることにより、接触抵抗を減らして、光電変換部への電圧印加を実効的に向上させることができる。さらにｐ部電極パッドを厚み３μｍ以上のポリイミド樹脂層の上に配置することにより、電極パッドに伴う寄生容量を低減することができる。
【００３７】
図３は、本発明の実施の形態１の受光素子の変形例を示す図である。図１に示す半導体受光素子１０は、エピタキシャル層アップの姿勢で実装され、エピタキシャル層側から入射光を受けるが、図３では、エピタキシャル層ダウン実装され、ＩｎＰ基板の裏面にて、入射光を受ける。図３の受光素子１０の構成は、光入射面、電極配置、電極パッド配置、コンタクト層などを除いて、図１の半導体受光素子と同じである。ｐ型電極パッドを厚み３μｍ以上のポリイミド樹脂の上に配置してもよいし、ＩｎＧａＡｓコンタクト層を介在させてｐ部電極をｐ型領域に電気的に接続してもよい。
【００３８】
図３の半導体受光素子では、ＩｎＰ基板１の裏面にｎ部電極１６が、ｐ型領域に対応する開口領域を除いて配置され、その開口領域にはＡＲ膜１９が配置され、入射光量を増大させるのがよい。また実装面側では、ｐ型領域５に接触して、入射光の妨げにならないことに配慮することなくほぼ全面的に、ｐ部電極１５ａが設けられ、その上にｐ部電極パッド１５ｂが設けられる。
【００３９】
上記の構成においても、高いキャリア濃度のバッファ層２、低いキャリア濃度で、大きい厚みの受光層３により、２次相互変調歪を抑制し、端子間素子容量を抑制することができる。さらに、ｐ部電極１５ａを大面積で形成することにより、接触抵抗を減らすことができる。また、図１の半導体受光素子に比べて、構造が簡単である。
【００４０】
（実施の形態２）
図４は、本発明の実施の形態２における半導体受光素子１０を示す図である。本実施の形態における半導体受光素子１０は、実施の形態１に比べて、ｎ部電極１６がバッファ層２上に位置している点に特徴がある。（１）ＩｎＰバッファ層２のキャリア濃度および厚み、（２）ＩｎＧａＡｓ受光層３のキャリア濃度および厚み、（３）ＩｎＰ窓層のキャリア濃度および厚み、（４）ｐ型領域のキャリア濃度、（５）ＩｎＧａＡｓコンタクト層１３、（６）厚み３μｍ以上のポリイミド樹脂１４上へのｐ部電極パッド１５ｂの配置、（７）拡散遮蔽領域１８、などは、図１に示した受光素子の構成と同じであり、その作用も同様である。図４の光入射面（ｐ型領域５の表面）にはＡＲ膜を配置してもよく、これにより受光層３に至る光量をより多くすることができる。
【００４１】
バッファ層２の上面に位置するｎ部電極１６は、高キャリア濃度のバッファ層２に接触するため接触抵抗を低くすることができる。さらに半導体基板１という厚い部分を介在させずに、ｎ部電極１６／バッファ層２／ＩｎＧａＡｓ受光層３／ｐ型領域５／ＩｎＧａＡｓコンタクト層１３／ｐ部電極１５ａという、電気的構造のもとで電圧を加えることになる。このため、同じ電圧供給装置の下、図１の構造よりも、より一層高い電圧を空乏層に印加でき、空乏層における空間電荷効果の影響を、より確実に小さくすることができ、２次相互変調歪をより一層抑えることができる。
【００４２】
上記のｎ部電極１６をバッファ層２上に配置した効果に加えて、図１の半導体受光素子について説明した各部分の作用を得ることができる。すなわち、（１）バッファ層２の高いキャリア濃度、（２）ＩｎＧａＡｓ受光層３の低いキャリア濃度および大きな厚み、（４）ｐ型領域の高いキャリア濃度、（５）ＩｎＧａＡｓコンタクト層１３、（６）厚み３μｍ以上のポリイミド樹脂１４上へのｐ部電極パッド１５ｂの配置、（７）拡散遮蔽領域、に起因する、図１の半導体受光素子と同じ作用を得ることができる。
【００４３】
図５は、本発明の実施の形態２の受光素子の変形例を示す図である。図４に示す半導体受光素子１０は、エピタキシャル層アップの姿勢で実装され、エピタキシャル層側から入射光を受けるが、図５では、エピタキシャル層ダウン実装され、ＩｎＰ基板の裏面にて、入射光を受ける。図５の受光素子１０の構成は、光入射面、電極配置、電極パッド配置、コンタクト層、拡散遮蔽領域などを除いて、図４の半導体受光素子と同じである。ｐ型電極パッドを厚み３μｍ以上のポリイミド樹脂の上に配置してもよいし、ＩｎＧａＡｓコンタクト層を介在させてｐ部電極をｐ型領域に電気的に接続してもよいし、また拡散遮蔽領域を設け、その拡散遮蔽領域をよりバッファ層側に深く設けてもよい。
【００４４】
上記の本実施の形態における半導体受光素子は、高いキャリア濃度のバッファ層２のために空間電荷効果または２次相互変調歪を抑制でき、ＩｎＧａＡｓ受光層の低いキャリア濃度のために２次相互変調歪を抑制でき、ＩｎＧａＡｓ受光層の大きい厚みのために厚い空乏層を形成できて量子効率および端子間容量を改善できる。さらにＩｎＧａＡｓコンタクト層を用い、またｐ部電極およびｎ部電極に上記特定材料を用いることにより、接触抵抗を減らして、光電変換部への電圧印加を実効的に向上させることができる。さらにｐ部電極パッドを厚み３μｍ以上のポリイミド樹脂層の上に配置することにより、電極パッドに伴う寄生容量を低減することができる。
【００４５】
図５の半導体受光素子では、ＩｎＰ基板１の裏面にｎ部電極１６が、ｐ型領域に対応する開口領域を除いて配置され、その開口領域にはＡＲ膜１９が配置され、入射光量を増大させるのがよい。また実装面側では、ｐ型領域５に接触して、入射光の妨げにならないことに配慮することなくほぼ全面的に、ｐ部電極１５ａが設けられ、その上にｐ部電極パッド１５ｂが設けられる。
【００４６】
上記の構成においても、高いキャリア濃度のバッファ層２、低いキャリア濃度で、大きい厚みの受光層３により、２次相互変調歪を抑制し、端子間素子容量を抑制することができる。さらに、ｐ部電極１５ａを大面積で形成することにより、接触抵抗を減らすことができる。また、図４の半導体受光素子に比べて、構造が簡単である。
【００４７】
上記において、本発明の実施の形態および実施例について説明を行ったが、上記に開示された本発明の実施の形態および実施例は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
【産業上の利用可能性】
【００４８】
本発明の半導体受光素子では、高キャリア濃度のバッファ層により２次相互変調歪を抑制しすることができ、さらに低キャリア濃度で大きい厚みのＩｎＧａＡｓ受光層を用いることにより量子効率および素子容量を改善することができる。またＩｎＧａＡｓコンタクト層や厚いポリイミド層をｐ部電極パッド下に配置することにより、さらに２次相互変調歪および素子容量を低減することが可能となる。これらの改良により、光通信分野とくにアナログ伝送分野での大きな貢献が期待される。
【図面の簡単な説明】
【００４９】
【図１】本発明の実施の形態１における半導体受光素子を示す図である。
【図２】図１の半導体受光素子における各部分の作用を説明するための図面である。
【図３】本発明の実施の形態１における半導体受光素子の変形例を示す図である。
【図４】本発明の実施の形態２における半導体受光素子を示す図である。
【図５】本発明の実施の形態２における半導体受光素子の変形例を示す図である。
【符号の説明】
【００５０】
１  ＩｎＰ基板、２  ＩｎＰバッファ層、３  ＩｎＧａＡｓ受光層、４  ＩｎＰ窓層、５  ｐ型領域、１０  半導体受光素子（フォトダイオード）、１２  保護膜、１３  ＩｎＧａＡｓコンタクト層、１４  ポリイミド層、１５ａ  ｐ部電極、１５ｂ  ｐ部電極パッド、１６  ｎ部電極、１８  拡散遮蔽領域、１９  ＡＲ膜、２１  ｐｎ接合、２５  空乏層。
【図１】
2008047580.tif 000003
【図２】
2008047580.tif 000004
【図３】
2008047580.tif 000005
【図４】
2008047580.tif 000006
【図５】
2008047580.tif 000007