(57)【要約】【課題】オン抵抗を低減しつつ、微細化が可能な半導体装置の製造方法を提供することにある。【解決手段】  本発明では、炭化珪素エピタキシャル層２の表面とヘテロ接合を形成し、且つ、炭化珪素エピタキシャル層２とバンドギャップの異なる多結晶シリコンからなる第１のヘテロ半導体層３を形成する工程と、第１のヘテロ半導体層３の表面の所定の位置に、多結晶シリコンとエッチングレートの異なる材料である酸化シリコンからなるエッチングストッパ層４を形成する工程と、第１のヘテロ半導体層３の表面およびエッチングストッパ層４に接するように多結晶シリコンからなる第２のヘテロ半導体層５を形成する工程と、エッチングストッパ層４を除去する工程と、第１のヘテロ半導体層３を熱酸化する工程と、第１のヘテロ半導体層３の熱酸化された部分をウエットエッチングで除去する工程を有する。【選択図】図３
2008211042.tif 000002
【特許請求の範囲】
【請求項１】
半導体基体と、
前記半導体基体の第１主面とヘテロ接合を形成し、且つ、前記半導体基体を構成する半導体材料とバンドギャップの異なるヘテロ半導体材料からなるヘテロ半導体領域と、
前記半導体基体と前記ヘテロ半導体領域とのヘテロ接合部に接するように形成されたゲート絶縁膜と、
前記ゲート絶縁膜に接して形成されたゲート電極と、
前記ヘテロ半導体領域に接触するように形成されたソース電極と、
前記半導体基体に接触するように形成されたドレイン電極とを有する半導体装置の製造方法において、
前記半導体基体の前記第１主面に前記へテロ半導体材料からなる第１のヘテロ半導体層を形成する工程と、
前記第１のヘテロ半導体層の前記第１主面の所定の位置に、前記へテロ半導体材料とエッチングレートの異なる材料からなるエッチングストッパ層を形成する工程と、
前記第１のヘテロ半導体層の前記第１主面および前記エッチングストッパ層に接触するように前記へテロ半導体材料からなる第２のヘテロ半導体層を形成する工程と、
前記エッチングストッパ層を除去する工程と、
前記第１のヘテロ半導体層を熱酸化する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
前記エッチングストッパ層を除去する工程は、前記エッチングストッパ層の第１主面上の前記第２のヘテロ半導体層の一部、もしくは全てを前記エッチングストッパ層に到達するようにエッチングする工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記エッチングストッパ層を除去する工程は、前記エッチングストッパ層の第１主面上の前記第２のヘテロ半導体層全てを、前記エッチングストッパ層に到達するように、研磨する工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第１のヘテロ半導体層の熱酸化された部分をウエットエッチングで除去する工程を含むことを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記へテロ半導体材料とエッチングレートの異なる材料は、酸化シリコンまたは窒化シリコンであることを特徴とする請求項１乃至４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記第１のヘテロ半導体層の厚さが、
前記第１のヘテロ半導体層を熱酸化する工程において、前記第１のヘテロ半導体層が完全に熱酸化され、シリコン酸化膜層に変化する厚さ
であることを特徴とする請求項１乃至５のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記へテロ半導体材料が、単結晶シリコン、多結晶シリコン、アモルファスシリコンのいずれかであることを特徴とする請求項１乃至６のいずれかに記載の半導体装置の製造方法。
【請求項８】
前記半導体基体を構成する半導体材料が、炭化珪素、窒化ガリウム、ダイヤモンドのいずれかであることを特徴とする請求項１乃至７のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基体とヘテロ接合するヘテロ半導体領域を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
炭化珪素は、シリコンと比較して絶縁破壊電界強度がひと桁大きく、またシリコンと同様に熱酸化が行えることから、次世代の半導体材料として注目されている。中でも電力変換用素子への応用への期待が高く、近年、炭化珪素を材料に用いた高耐圧かつ低損失のパワートランジスタが提案されている。パワートランジスタの低損失化には、低オン抵抗化が必須であり、効果的にオン抵抗を低減可能なパワートランジスタが望まれている。そこで、従来技術として、高濃度のＮ型炭化珪素基板上に炭化珪素基板より不純物濃度が低いＮ型の炭化珪素エピタキシャル層が形成された炭化珪素半導体基体の第１主面側の所定領域に、炭化珪素とバンドギャップの異なる多結晶シリコンからなるヘテロ半導体領域が接するように形成された半導体装置がある（特許文献１参照）。
【０００３】
当該半導体装置において、炭化珪素エピタキシャル層とヘテロ半導体領域とはヘテロ接合している。また、炭化珪素エピタキシャル層とヘテロ半導体領域とのヘテロ接合部に隣接して、ゲート絶縁膜を介してゲート電極が形成されている。ヘテロ半導体領域に接触するようにソース電極が形成されている。炭化珪素基板に接触、すなわち炭化珪素半導体基体に接触するようにドレイン電極が形成されている。また、ソース電極とゲート電極は層間絶縁膜によって電気的に絶縁されている。これから、当該半導体装置は電界効果トランジスタとして機能する。上記のような構成の半導体装置は、ヘテロ半導体領域と炭化珪素エピタキシャル層とのヘテロ接合部の障壁高さを、ゲート電極からの電界によって変化させることでスイッチ動作を行うため、チャネル領域における電圧降下がない分、オン抵抗の低減を可能としている。また、ソース電極−ドレイン電極間に高電圧が印加された場合、ヘテロ接合界面のヘテロ半導体領域側に形成される蓄積層に電界が終端されて、ヘテロ半導体領域はブレークダウンを生じないことから、ソース電極−ドレイン電極間の高い耐圧を確保している。
【特許文献１】特開２００３−３１８３９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した従来の半導体装置を製造する半導体装置の製造方法では、上記ヘテロ半導体領域と炭化珪素半導体基体とのヘテロ接合部の内、ゲート絶縁膜と接する部分をドライエッチングで形成しているが、上記ヘテロ接合部の内、ゲート絶縁膜と接する部分近傍のヘテロ半導体領域および炭化珪素エピタキシャル層に、ドライエッチングによるプラズマダメージが生じるといった虞を否定できないといった問題があった。上記ヘテロ接合部は電界効果トランジスタのチャネル領域に相当することから、上記ヘテロ接合部にプラズマダメージが生じた場合、オン抵抗を低下できない虞を否定できないといった問題があった。
【０００５】
また、上述した従来の半導体装置を製造する他の半導体装置の製造方法では、上記ヘテロ接合部の内、ゲート絶縁膜と接する部分をドライエッチングの代わりに、ウエットエッチングで形成している。そのため、上記ヘテロ接合部の内、ゲート絶縁膜と接する部分近傍のヘテロ半導体領域および炭化珪素エピタキシャル層に、ドライエッチングによるプラズマダメージが生じない。しかし、本製造方法では、ウエットエッチングが等方性エッチングであることから、所望の範囲以外の範囲もウエットエッチングされる虞を否定できず、微細化に限界があるといった問題があった。
【０００６】
本発明は、こうした問題に鑑みてなされたものであり、オン抵抗を低減しつつ、微細化が可能な半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的達成のため、本発明に係る半導体装置の製造方法では、半導体基体の第１主面にへテロ半導体材料からなる第１のヘテロ半導体層を形成する工程と、第１のヘテロ半導体層の第１主面の所定の位置に、へテロ半導体材料とエッチングレートの異なる材料からなるエッチングストッパ層を形成する工程と、第１のヘテロ半導体層の第１主面およびエッチングストッパ層に接触するようにへテロ半導体材料からなる第２のヘテロ半導体層を形成する工程と、エッチングストッパ層を除去する工程と、第１のヘテロ半導体層を熱酸化する工程とを有することを特徴としている。
【発明の効果】
【０００８】
本発明により、炭化珪素とバンドギャップの異なる半導体材料からなるヘテロ半導体領域と炭化珪素半導体基体とのヘテロ接合部の内、ゲート絶縁膜と接する部分近傍のヘテロ半導体領域および炭化珪素半導体基体にドライエッチングによるプラズマダメージが生じることを抑制することができる。よって、オン抵抗を低減することができる。また、本発明では、所望の範囲以外の範囲をウエットエッチングすることなく、エッチングストッパ層だけをウエットエッチングできる。よって、微細化が可能な半導体装置の製造方法を実現できる。
【発明を実施するための最良の形態】
【０００９】
以下に、本発明の第１乃至第２の実施形態に係る半導体装置の製造方法について、図１乃至図５を参照して説明する。
【００１０】
（第１の実施形態）
まず、第１の実施形態に係る半導体装置の製造方法で製造された半導体装置について図１を参照して説明する。図１は、本発明の第１の実施形態に係る半導体装置の製造方法を用いて製造した半導体装置の断面構造図である。第１の実施形態に係る半導体装置では、高濃度のＮ型の炭化珪素基板１の第１主面、すなわち表面側に、炭化珪素基板１より不純物濃度が低いＮ型の炭化珪素エピタキシャル層２が積層され、炭化珪素半導体基体１００が構成されている。更に、第１の実施形態に係る半導体装置は、炭化珪素半導体基体１００の第１主面、すなわち表面とヘテロ接合を形成し、且つ、炭化珪素半導体基体１００を構成する半導体材料である炭化珪素とバンドギャップの異なるヘテロ半導体材料である多結晶シリコンからなるＮ型のヘテロ半導体領域１０を備えている。ここで、ヘテロ半導体領域１０は、炭化珪素半導体基体１００の炭化珪素エピタキシャル層２の表面に形成されたＮ型の第１のヘテロ半導体層３と、第１のヘテロ半導体層３の第１主面、すなわち表面に形成されたＮ型の第２のヘテロ半導体層５からなる。すなわち、第１のヘテロ半導体層３および第２のヘテロ半導体層５は、多結晶シリコンから形成されている。
【００１１】
また、第１の実施形態に係る半導体装置は、炭化珪素半導体基体１００の炭化珪素エピタキシャル層２とヘテロ半導体領域１０の第１のヘテロ半導体層３とのヘテロ接合部に接するように形成されたゲート絶縁膜６と、ゲート絶縁膜６に接して形成されたゲート電極７と、ヘテロ半導体領域１０の第２のヘテロ半導体層５に接触するように形成されたソース電極８と、炭化珪素半導体基体１００の炭化珪素基板１の裏面に接触するように形成されたドレイン電極９とを備えている。ゲート電極７とソース電極８が層間絶縁膜３３によって電気的に絶縁されている。また、図１では、第２のヘテロ半導体層５とソース電極８がゲート絶縁膜６で絶縁された構成を示しているが、ヘテロ半導体領域１０の第２のヘテロ半導体層５とソース電極８は紙面奥行き方向で接触している。ここで、当該半導体装置は、炭化珪素エピタキシャル層２と第１のヘテロ半導体層３とのヘテロ接合部の障壁高さを、ゲート電極７からの電界によって変化させることで、縦型構造の電界効果トランジスタとして機能している。なお、以降、炭化珪素エピタキシャル層２と第１のヘテロ半導体層３とのヘテロ接合部であるヘテロ接合界面の内、ゲート絶縁膜６と接する部分をヘテロ接合駆動端部とする。
【００１２】
次に、第１の実施形態に係る半導体装置の製造方法について、図２乃至図４を参照して説明する。図２は図１に示す半導体装置の製造方法を示す断面構造図、図３は図２に続く製造方法を示す断面構造図、図４は図３に続く製造方法を示す断面構造図である。まず、図２（Ａ）に示すように、炭化珪素基板１の第１主面側、すなわち表面側に、炭化珪素エピタキシャル層２を積層した炭化珪素半導体基体１００を用意する。炭化珪素半導体基体１００の炭化珪素エピタキシャル層２の表面にヘテロ半導体材料である多結晶シリコンを例えば２００Å堆積し、第１のヘテロ半導体層３を形成する。次に、図２（Ｂ）に示すように、第１のヘテロ半導体層３の第１主面、すなわち表面の所定の位置に、ヘテロ半導体材料である多結晶シリコンとエッチングレートの異なる材料である酸化シリコンからなるエッチングストッパ層４を例えば０．１μｍ形成する。次に、図２（Ｃ）に示すように、第１のヘテロ半導体層３の第１主面、すなわち表面およびエッチングストッパ層４に接するように多結晶シリコンを例えば０．４μｍ堆積し、例えば加速電圧：７０ＫｅＶ、ドーズ量：５×１０１５ｃｍ−３で不純物ドーピングとして砒素イオン３０をイオン注入し、Ｎ型の第１のヘテロ半導体層３およびＮ型の第２のヘテロ半導体層５を形成する。
【００１３】
次に、図２（Ｄ）に示すように、フォトリソグラフィとドライエッチングにより、第２のヘテロ半導体層５上にフォトレジスト３１を塗布し、エッチングストッパ層４の第１主面、すなわち第１のヘテロ半導体層３との接触面対向面である表面上の第２のヘテロ半導体層５の一部をエッチングする。第１の実施形態では、エッチングストッパ層４を構成する酸化シリコンに対して、第２のヘテロ半導体層５を構成する多結晶シリコンのエッチング選択比が大きくなるように、ドライエッチングに用いられるエッチングガスを選択していることから、オーバーエッチング量を大きくしても、エッチングストッパ層４は殆どエッチングされない。すなわち、エッチングストッパ層４の表面の第２のヘテロ半導体層５の一部を安定してエッチングすることができる。また、エッチングストッパ層４の厚さを例えば０．１μｍにしているので、エッチングストッパ層４に覆われた第１のヘテロ半導体層３の部分に、ドライエッチングによるプラズマダメージが生じない。なお、フォトリソグラフィとドライエッチングの代わりに、ＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）などを塗布して、第２のヘテロ半導体層５の表面を平坦化した後、平坦化した面全面をエッチバックして、エッチングストッパ層４を剥き出しにしても良い。
【００１４】
次に、図３（Ｅ）に示すように、酸化シリコンからなるエッチングストッパ層４を、バッファード弗化水素酸水溶液などを用いたウエットエッチングで、選択的に除去する。ここで、第１のヘテロ半導体層３および第２のヘテロ半導体層５を構成する多結晶シリコンに対して、エッチングストッパ層４を構成する酸化シリコンのエッチング選択比が大きくなるように、ウエットエッチングに用いられる水溶液をバッファード弗化水素酸水溶液などに選択していることから、オーバーエッチング量を大きくしても、第１のヘテロ半導体層３および第２のヘテロ半導体層５は殆どエッチングされない。すなわち、エッチングストッパ層４を選択的に安定してエッチングすることができる。次に、図３（Ｆ）に示すように、第１のヘテロ半導体層３および第２のヘテロ半導体層５を熱酸化する。この際、熱酸化の条件は、エッチングストッパ層４に覆われた第１のヘテロ半導体層３の部分が、厚さ方向に完全に酸化される条件とする。これにより、エッチングストッパ層４に覆われた第１のヘテロ半導体層３の部分が厚さ方向に完全に熱酸化膜である酸化シリコン層３２に変質する。なお、第１のヘテロ半導体層３の厚さに応じて熱酸化の条件を設定しているが、熱酸化後、エッチングストッパ層４に覆われた第１のヘテロ半導体層３の部分を厚さ方向に完全に酸化できれば、熱酸化の条件に応じて第１のヘテロ半導体層３の厚さを決定しても良い。
【００１５】
次に、図３（Ｇ）に示すように、バッファード弗化水素酸水溶液などを用いたウエットエッチングで、酸化シリコン層３２を除去し、炭化珪素エピタキシャル層２を剥き出しにする。これから、第１のヘテロ半導体層３の表面にエッチングストッパ層４を形成し、第１のヘテロ半導体層３およびエッチングストッパ層４に接するように第２のヘテロ半導体層５を形成し、エッチングストッパ層４を除去し、エッチングストッパ層４に覆われた第１のヘテロ半導体層３の部分を熱酸化して、酸化シリコン層３２に変質させた後、ウエットエッチングによって除去する手法を用いることで、ヘテロ接合駆動端部近傍の第１のヘテロ半導体層３および炭化珪素エピタキシャル層２に、ドライエッチングによるプラズマダメージが生じることを抑制しつつ、ヘテロ接合駆動端部を形成している。次に、図３（Ｈ）に示すように、炭化珪素半導体基体１００とヘテロ半導体領域１０とのヘテロ接合部に接するように、炭化珪素エピタキシャル層２および第２のヘテロ半導体層５にゲート絶縁膜６を例えば厚さ１０００Å堆積する。次に、図４（Ｉ）に示すように、ゲート絶縁膜６に接して多結晶シリコンを例えば厚さ５０００Å堆積し、多結晶シリコン層４０を形成する。次に、図４（Ｊ）に示すように、多結晶シリコン層４０に不純物を導入した後、フォトリソグラフィとエッチングによりパターニングしてゲート電極７を形成する。これにより、ゲート電極７は、炭化珪素半導体基体１００とヘテロ半導体領域１０とのヘテロ接合部にゲート絶縁膜６を介して隣接する。最後に、図４（Ｋ）に示すように、ゲート絶縁膜６およびゲート電極７の表面に層間絶縁膜３３を例えば２μｍ堆積する。その後、層間絶縁膜３３にコンタクトホールを開孔した後、ヘテロ半導体領域１０に接触するようにアルミニウムを例えば２μｍ堆積してソース電極８を形成する。ヘテロ半導体領域１０とソース電極８は紙面奥行き方向で接触している。更に、炭化珪素基板１の裏面に接触するように、チタン／アルミニウムを例えば０．２μｍ／２μｍ堆積してドレイン電極９を形成する。上記に示す工程を実施することで、図１に示した半導体装置が完成する。
【００１６】
以上より、上記に示した第１の実施形態に係る半導体装置の製造方法では、従来の半導体装置の製造方法であるドライエッチングでヘテロ接合駆動端部を形成する方法と異なり、ドライエッチングを用いる必要が無くなることから、炭化珪素エピタキシャル層２とヘテロ半導体領域１０の第１のヘテロ半導体層３のヘテロ接合部であるヘテロ接合界面の内、ゲート絶縁膜６と接する部分であるヘテロ接合駆動端部近傍の第１のヘテロ半導体層３および炭化珪素エピタキシャル層２に、ドライエッチングによるプラズマダメージが生じることを抑制しつつ、ヘテロ接合駆動端部を形成することができる。また、第１の実施形態では、エッチングストッパ層４の厚さを、０．１μｍにしているので、フォトリソグラフィとドライエッチングを用いて第２のヘテロ半導体層５をエッチングした場合でも、エッチングストッパ層４に覆われた第１のヘテロ半導体層３の部分にドライエッチングのプラズマダメージが生じないことから、ヘテロ接合駆動端部近傍の第１のヘテロ半導体層３および炭化珪素エピタキシャル層２に、ドライエッチングによるプラズマダメージが生じることを抑制することができる。更に、本発明では、ゲート電極７の電界が印加されるヘテロ接合部であるヘテロ接合界面の内、ゲート絶縁膜６と接する部分であるヘテロ接合駆動端部を形成する際、プラズマダメージを抑制できるため、駆動電流の増大を図ることができる。すなわち、従来の半導体装置の製造方法を用いて製造した半導体装置より、オン抵抗を低減することができる。
【００１７】
また、本発明に係る半導体装置の製造方法では、従来の半導体装置の製造方法であるドライエッチングでヘテロ半導体領域１０の一部を薄化した後、薄化した部分を熱酸化してヘテロ接合駆動端部を形成する方法と異なり、炭化珪素エピタキシャル層２の表面に第１のヘテロ半導体層３を形成し、第１のヘテロ半導体層３の材料である多結晶シリコンとエッチングレートの異なる材料である酸化シリコンからなるエッチングストッパ層４を第１のヘテロ半導体層３の表面に形成し、第１のヘテロ半導体層３およびエッチングストッパ層４に接するように第２のヘテロ半導体層５を形成し、エッチングストッパ層４を除去して第１のヘテロ半導体層３を剥き出しにして、ヘテロ半導体領域１０の一部を薄化しているので、薄化する部分のエッチング制御（残し膜厚の制御）を、第１のヘテロ半導体層３の厚さを変えることで容易に制御でき、ドライエッチングによるプラズマダメージが生じることを確実に抑制できる。よって、制御性が高く、より歩留の高いプロセスを実現できる。
【００１８】
更に、第１の実施形態では、従来の半導体装置の製造方法であるドライエッチングの代わりにウエットエッチングで、ヘテロ半導体領域１０の一部を薄化した後、薄化した部分を熱酸化してヘテロ接合駆動端部を形成する方法と異なり、炭化珪素エピタキシャル層２の表面に第１のヘテロ半導体層３を形成し、第１のヘテロ半導体層３の材料である多結晶シリコンとエッチングレートの異なる材料である酸化シリコンからなるエッチングストッパ層４を第１のヘテロ半導体層３の表面に形成し、第１のヘテロ半導体層３およびエッチングストッパ層４に接するように第２のヘテロ半導体層５を形成し、エッチングストッパ層４を除去して第１のヘテロ半導体層３を剥き出しにして、ヘテロ半導体領域１０の一部を薄化しているので、第１のヘテロ半導体層３および第２のヘテロ半導体層５をエッチングすることなく、エッチングストッパ層４だけをウエットエッチングでき、エッチングストッパ層４に覆われた第１のヘテロ半導体層３の部分を確実に剥き出しにでき、ヘテロ半導体領域１０の一部を確実に薄化することができる。よって、制御性が高く、微細化が可能で、より歩留まりの高いプロセスを実現できる。
【００１９】
更に、第１の実施形態では、従来の半導体装置の製造方法であるヘテロ半導体領域１０全面を初めから薄く形成した後、薄く形成されたヘテロ半導体領域１０の一部を熱酸化してヘテロ接合駆動端部を形成する方法と異なり、２００Åの第１のヘテロ半導体層３の表面に０．４μｍの第２のヘテロ半導体層５を形成することで、ヘテロ半導体領域１０の厚さを所定値以上とすることができ、ソース抵抗を低減することが可能となる。同様に、従来の半導体装置の製造方法であるヘテロ半導体領域１０全面を初めから薄く形成した後、薄く形成されたヘテロ半導体領域１０の一部を熱酸化してヘテロ接合駆動端部を形成する方法と異なり、ヘテロ半導体領域１０の厚さを所定値以上とすることができるので、不純物である砒素イオン３０をイオン注入してヘテロ半導体領域１０を形成する工程で、イオン注入される砒素イオン３０がヘテロ半導体領域１０を突き抜け、炭化珪素エピタキシャル層２に注入されることを防止できる。
【００２０】
また、第１の実施形態では、エッチングストッパ層４を構成する酸化シリコンに対して、第２のヘテロ半導体層５を構成する多結晶シリコンのエッチング選択比が大きくなるように、エッチングガスを選択していることから、オーバーエッチング量を大きくしても、エッチングストッパ層４は殆どエッチングされないので、エッチングストッパ層４の表面の第２のヘテロ半導体層５を安定してエッチングすることができる。また、エッチングストッパ層４を酸化シリコンで形成しているので、第１のヘテロ半導体層３および第２のヘテロ半導体層５を構成する多結晶シリコンに対して、エッチングストッパ層４を構成する酸化シリコンのエッチング選択比が大きくなるバッファード弗化水素酸水溶液などを用いたウエットエッチングにより、第１のヘテロ半導体層３および第２のヘテロ半導体層５をエッチングすることなく、エッチングストッパ層４を選択的且つ容易に安定して除去することが可能となる。
【００２１】
また、第１の実施形態では、炭化珪素半導体基体１００を構成する半導体材料に炭化珪素を用いることで、より高耐圧な半導体装置を実現できる。また、ヘテロ半導体領域１０を構成するヘテロ半導体材料に多結晶シリコンを用いることで、ヘテロ半導体領域１０の伝導度制御などのプロセスを簡便に行うことができる。
【００２２】
（第２の実施形態）
次に、第２の実施形態に係る半導体装置の製造方法について、第１の実施形態に係る半導体装置の製造方法と異なる点を中心に図５を参照して説明する。また、第２の実施形態に係る半導体装置の製造方法で製造された半導体装置について、第１の実施形態に係る半導体装置の製造方法で製造された半導体装置と同様の構造には同じ番号を付し、説明を省略する。なお、第２の実施形態に係る半導体装置の製造方法で製造された半導体装置は、第１の実施形態とほとんど同じ構造を有している。第２の実施形態に係る半導体装置の製造方法で製造された半導体装置が第１の実施形態と異なる点は、第２のヘテロ半導体層５の形状が異なるだけである。
【００２３】
図５は、本発明の第２の実施形態に係る半導体装置の製造方法を示す断面構造図である。第２の実施形態に係る半導体装置の製造方法では、第１の実施形態と異なり、エッチングストッパ層４の表面上の第２のヘテロ半導体層５をエッチングする工程で、エッチングストッパ層４の表面上の第２のヘテロ半導体層５を研磨する場合を示している。具体的には、図２（Ｃ）に示した工程の後、図５（Ａ）に示すように、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）などで、エッチングストッパ層４の表面上の第２のヘテロ半導体層５を研磨する。次に、図５（Ｂ）に示すように、第１の実施形態と同様に、酸化シリコンからなるエッチングストッパ層４を、バッファード弗化水素酸水溶液などを用いたウエットエッチングで、選択的に除去する。最後に、第１の実施形態と同様に、図３（Ｆ）乃至図４（Ｋ）と同様の工程を実施し、第２の実施形態の半導体装置を完成させる。これにより、第２のヘテロ半導体層５を平坦化することができる。また、第１の実施形態と同様の効果も取得することができる。
【００２４】
なお、以上に述べた実施形態は、本発明の実施の一例であり、本発明の範囲はこれらに限定されるものでなく、特許請求の範囲に記載した範囲内で、他の様々な実施形態に適用可能である。例えば、第１乃至第２の実施形態の半導体装置の製造方法で製造された半導体装置では、本発明の特徴的部分をわかりやすく説明するために、基本的な構造を具備した半導体装置について説明したが、特にこれに限定されるものでなく、ヘテロ半導体領域１０と炭化珪素半導体基体１００とのヘテロ接合部の障壁高さを電界によって変化させることでスイッチとして機能する半導体装置であれば、半導体装置としてどのような構造が付加されていても、またどのように変形されていても同様の効果を得ることができる。例えば、第１乃至第２の実施形態の半導体装置の製造方法で製造された半導体装置では、本発明の特徴的部分をドレイン電極９とソース電極８とを炭化珪素エピタキシャル層２を挟んで対向するように配置し、電流を縦方向に流す所謂縦型構造の電界効果トランジスタに適用しているが、例えばドレイン電極９とソース電極８とを同一主面上に配置し、電流を横方向に流す所謂横型構造の電界効果トランジスタにも適用可能である。
【００２５】
また、第１乃至第２の実施形態の半導体装置の製造方法で製造された半導体装置では、炭化珪素半導体基体１００、ヘテロ半導体領域１０、第１のヘテロ半導体層３および第２のヘテロ半導体層５をＮ型として説明しているが、特にこれに限定されるものでなく、Ｐ型を用いても良い。
【００２６】
また、第１乃至第２の実施形態の半導体装置の製造方法では、炭化珪素半導体基体１００を構成する半導体材料に炭化珪素を用いているが、特にこれに限定されるものでなく、窒化ガリウム、ダイヤモンドなどを用いても良い。更に、第１乃至第２の実施形態の半導体装置の製造方法では、ヘテロ半導体領域１０を構成するヘテロ半導体材料に多結晶シリコンを用いているが、特にこれに限定されるものでなく、単結晶シリコン、アモルファスシリコン、シリコンゲルマニウムおよび砒化ガリウムなどを用いても良い。
【００２７】
また、第１乃至第２の実施形態の半導体装置の製造方法では、エッチングストッパ層４の材料に酸化シリコンを用いているが、特にこれに限定されるものでなく、ヘテロ半導体材料である多結晶シリコンとエッチングレートの異なる材料であれば、例えば、窒化シリコンを用いても良い。
【００２８】
また、第１乃至第２の実施形態の半導体装置の製造方法では、不純物（砒素イオン３０）をイオン注入して、Ｎ型の第１のヘテロ半導体層３およびＮ型の第２のヘテロ半導体層５を形成しているが、特にこれに限定されるものでなく、拡散法で不純物導入しても良い。
【００２９】
また、第１の実施形態の半導体装置の製造方法では、フォトリソグラフィとドライエッチングにより、エッチングストッパ層４の表面上の第２のヘテロ半導体層５の一部をエッチングしているが、特にこれに限定されるものでなく、第２のヘテロ半導体層５の表面上にＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）などを塗布して、第２のヘテロ半導体層５の表面を平坦化した後、平坦化した面全面をエッチバックして、エッチングストッパ層４を剥き出しにして、図５に示した構成を実現しても良い。
【００３０】
また、第１乃至第２の実施形態の半導体装置の製造方法では、図３（Ｆ）に示した第１のヘテロ半導体層３を熱酸化する工程において、第１のヘテロ半導体層３の厚さに応じて熱酸化の条件を設定しているが、特にこれに限定されるものでなく、本工程によりエッチングストッパ層４に覆われた第１のヘテロ半導体層３の部分を厚さ方向に完全に酸化できれば、熱酸化の条件に応じて第１のヘテロ半導体層３の厚さを決定しても良い。
【図面の簡単な説明】
【００３１】
【図１】本発明の第１の実施形態に係る半導体装置の製造方法を用いて製造した半導体装置の断面構造図
【図２】図１に示す半導体装置の製造方法を示す断面構造図
【図３】図２に続く製造方法を示す断面構造図
【図４】図３に続く製造方法を示す断面構造図
【図５】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面構造図
【符号の説明】
【００３２】
１  炭化珪素基板、２  炭化珪素エピタキシャル層、
３  第１のヘテロ半導体層、４  エッチングストッパ層、
５  第２のヘテロ半導体層、６  ゲート絶縁膜、７  ゲート電極、
８  ソース電極、９  ドレイン電極、１０  ヘテロ半導体領域、
３０  砒素イオン、３１  フォトレジスト、３２  酸化シリコン層、
３３  層間絶縁膜、４０  多結晶シリコン層、１００  炭化珪素半導体基体
【図１】
2008211042.tif 000003
【図２】
2008211042.tif 000004
【図３】
2008211042.tif 000005
【図４】
2008211042.tif 000006
【図５】
2008211042.tif 000007