(57)【要約】【課題】コンデンサの電荷配置に起因する輝度ムラの解消を図った液晶表示装置を提供する。【解決手段】回路節点Ｐ６４でこれに応じた配置状況をアンプ回路３１Ｌにつくり、次に回路節点Ｐ１でこれに応じた配置状況をつくる場合、まずは、回路節点Ｐ６４に応じた配置状況が電源ＶＣＯＭに応じた配置状況に変化する。この期間を戻り期間という。次に、それが回路節点Ｐ１に応じた配置状況に変化する。電源ＶＣＯＭからの電荷配置をすることで、ラダー抵抗６２を介さなくてよいので、戻り期間が短縮される。よって、回路節点Ｐ６４に応じた配置状況が回路節点Ｐ１に応じた配置状況になるまでの時間が、戻り期間の短縮分だけ短くなる。【選択図】図２
2008185997.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素で構成された表示部と、
予め定められた数の前記画素ごとに該画素に接続された信号線と、
ラダー抵抗における複数の回路節点に電圧を発生させる階調電圧生成回路と、
前記複数の回路節点から、画素の輝度を定めるデジタルデータで定まる電位が生じる回路節点を選択するＤＡ変換回路と、
コンデンサを備え、前記選択された回路節点から、当該コンデンサに電荷を配置するアンプ回路と、
該アンプ回路で増幅された後の電圧を信号線に与える電圧供給手段と、
前記複数の回路節点の電圧の中での最大電圧と最小電圧の間の中間電圧を出力する電源と、
前記選択された回路節点から前記コンデンサへの電荷配置に先立ち、前記電源から前記コンデンサに電荷を配置する回路と
を備えることを特徴とする液晶表示装置。
【請求項２】
複数の画素で構成された表示部と、
予め定められた数の前記画素ごとに該画素に接続された信号線と、
ラダー抵抗における複数の回路節点に電圧を発生させる階調電圧生成回路と、
前記複数の回路節点から、画素の輝度を定めるデジタルデータの上位ビットで定まる電圧範囲の両端電位が生じる回路節点を選択する上位ビット変換部と、
複数のコンデンサを備え、前記選択された回路節点から、当該コンデンサに電荷を配置し、１つの当該コンデンサの電極の電圧が前記デジタルデータに応じたものとなるように、当該デジタルデータの下位ビットに応じた電荷の再配置を行う下位ビット変換部と、
前記電極の電圧を増幅するアンプ回路と、
該アンプ回路で増幅された後の電圧を信号線に与える電圧供給手段と、
前記複数の回路節点の電圧の中での最大電圧と最小電圧の間の中間電圧を出力する電源と、
前記選択された回路節点から前記コンデンサへの電荷配置に先立ち、前記電源から前記コンデンサに電荷を配置する回路と
を備えることを特徴とする液晶表示装置。
【請求項３】
前記電圧供給手段は、前記複数の信号線を組分けした各組で信号線を順次に選択し、選択された信号線に接続された画素の輝度を定めるデジタルデータにより得た電圧を当該信号線に与える選択回路であることを特徴とする請求項１または２記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンデンサの電荷配置に起因する輝度ムラの解消を図った液晶表示装置に関する。
【背景技術】
【０００２】
従来の液晶表示装置にあっては、例えば、図５のように画素が配置される。そして、画素Ｂ１１〜Ｂ１ｎ、Ｇ１１〜Ｇ１ｎ、Ｒ１１〜Ｒ１ｎ、Ｂ２１〜Ｂ２ｎ、Ｇ２１〜Ｇ２ｎ、Ｒ２１〜Ｒ２ｎからなる部分の輝度が、画素Ｂ３１〜Ｂ３ｎ、Ｇ３１〜Ｇ３ｎ、Ｒ３１〜Ｒ３ｎ、Ｂ４１〜Ｂ４ｎ、Ｇ４１〜Ｇ４ｎ、Ｒ４１〜Ｒ４ｎからなる部分の輝度よりも低くなる場合がある。つまり、前者の部分が暗く、後者の部分が明るく、他の部分でも同様の輝度分布となる場合がある。つまり、垂直走査方向に伸びる筋状の輝度ムラが発生するという問題がある。
【０００３】
この出願の発明に関連する先行技術文献情報としては次のものがある。
【特許文献１】特開２００２−３２８６５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図５では、例えば、画素Ｇ１１と画素Ｇ１３で輝度を最大に設定しようとしても、画素Ｇ１１の輝度の方が低くなり、他でも同様となっており、それが輝度ムラとして認識されるのである。
【０００５】
画素Ｇ１１の輝度の方が低くなる理由を説明する前に、画素Ｇ１１に最大の輝度を設定するときの概略動作を説明する。
【０００６】
図６は、図５に示す液晶表示装置の一部を示す図である。
【０００７】
画素Ｇ１１の輝度を定める期間ＴＧ１１が訪れると、信号処理回路５１Ｌは、デジタルデータをＤＡ変換回路４１Ｌ’に送信する。
【０００８】
ＤＡ変換回路４１Ｌ’は、アナログスイッチＳＷ０１〜ＳＷ６４から、デジタルデータに応じたもの（例えば、アナログスイッチＳＷ０１）を選択し、そのアナログスイッチでは、その回路節点間（例えば、回路節点Ｔ０１Ａ、Ｔ０１Ｂ間）を接続する。このとき、残りのアナログスイッチ（アナログスイッチＳＷ０２など）では、回路節点をフローティングにする。
【０００９】
回路節点Ｐ１〜Ｐ６４では、デジタルデータにより選択された回路節点だけが、アンプ回路３１Ｌの入力回路節点に接続される。
【００１０】
アンプ回路３１Ｌは、その回路節点からＤＡ変換回路４１Ｌ’を介して、自身のコンデンサに電荷を配置する。
【００１１】
アンプ回路３１Ｌは、自身の入力回路節点の電圧を増幅し、増幅後の電圧を出力回路節点に出力する。
【００１２】
選択回路２１Ｌは、アナログスイッチＳＷＡの回路節点ＴＣと回路節点ＴＧ１を接続する。これにより、増幅後の電圧が信号線ＸＧ１に与えられる。
【００１３】
かくして、画素Ｇ１１の輝度がデジタルデータに応じたものとなる。
【００１４】
次に、画素Ｇ１１と画素Ｇ１３で輝度を最大に設定しようとしても、画素Ｇ１１の輝度の方が低くなる理由を説明する。
【００１５】
図７は、図６に示すアンプ回路３１Ｌの出力回路節点に現れる電圧を示す図である。
【００１６】
まず、期間ＴＢ３１では、アンプ回路３１Ｌにおいて、例えば、回路節点Ｐ６４からの電荷配置により、回路節点Ｐ６４に応じた電荷の配置状況がつくられる。これにより、アンプ回路３１Ｌの出力回路節点に電圧が現れ、この電圧により画素Ｂ３１の輝度が設定される。
【００１７】
続く期間ＴＧ１１では、例えば、回路節点Ｐ１に応じた電荷の配置状況がつくられ、これにより、アンプ回路３１Ｌの出力回路節点には、最大の輝度を定める電圧Ｖｍａｘを理想とする電圧が現れ、この電圧により画素Ｇ１１の輝度が設定される。
【００１８】
このように、回路節点Ｐ６４に応じた電荷の配置状況をつくり、次に回路節点Ｐ１に応じた電荷の配置状況をつくると、後者の電荷配置においては、アンプ回路３１Ｌの入力回路節点を出入りする電荷量が比較的多くなる。そのため、電圧Ｖｍａｘとの電位差が大きく。
【００１９】
続く期間ＴＧ３１でも、例えば、回路節点Ｐ１に応じた電荷の配置状況がつくられ、これにより、アンプ回路３１Ｌの出力回路節点には、電圧Ｖｍａｘを理想とする電圧が現れ、この電圧により画素Ｇ３１の輝度が設定される。
【００２０】
続く期間ＴＲ１１では、例えば、回路節点Ｐ６４に応じた電荷の配置状況がつくられ、これにより、これにより、アンプ回路３１Ｌの出力回路節点に電圧が現れ、この電圧により画素Ｒ１１の輝度が設定される。
【００２１】
つまり、期間ＴＧ３１と比較して、期間ＴＧ１１では、電圧Ｖｍａｘとの電位差が大きくなることで、画素Ｇ１１の輝度が低くなるのである。
【００２２】
ましては、複数の信号線を順次に選択するので、そうでない場合に比べて、期間ＴＧ１１などの期間が短く、これが、電圧Ｖｍａｘとの電位差が大きくなる一因にもなっている。
【００２３】
ここでは、抵抗分圧の原理だけを用いるＤＡ変換回路４１Ｌ’つまり抵抗分圧の原理だけを用いるＲＤＡＣ（アールダック）での不都合を説明した。
【００２４】
このように、デジタルデータをアナログの電圧に変換するＤＡ変換回路としては、コンデンサへの電荷配置を利用するものがあり、これはＣＤＡＣ（シーダック）と称される。  そして、そのＣＤＡＣでも、デジタルデータにより、電荷の配置状況が変化する。つまり、アンプ回路３１Ｌにおいて電荷の配置状況が変化するのと同じ状況変化が、ＣＤＡＣでも発生するのである。
【００２５】
本発明は、上記の課題に鑑みてなされたものであり、その目的とするところは、コンデンサの電荷配置に起因する輝度ムラの解消を図った液晶表示装置を提供することにある。
【課題を解決するための手段】
【００２６】
上記の課題を解決するために、請求項１記載の液晶表示装置は、複数の画素で構成された表示部と、予め定められた数の前記画素ごとに該画素に接続された信号線と、ラダー抵抗における複数の回路節点に電圧を発生させる階調電圧生成回路と、前記複数の回路節点から、画素の輝度を定めるデジタルデータで定まる電位が生じる回路節点を選択するＤＡ変換回路と、コンデンサを備え、前記選択された回路節点から、当該コンデンサに電荷を配置するアンプ回路と、該アンプ回路で増幅された後の電圧を信号線に与える電圧供給手段と、前記複数の回路節点の電圧の中での最大電圧と最小電圧の間の中間電圧を出力する電源と、前記選択された回路節点から前記コンデンサへの電荷配置に先立ち、前記電源から前記コンデンサに電荷を配置する回路とを備えることを特徴とする。
【００２７】
この請求項１の液晶表示装置では、例えば、中間電圧より大きい電圧が生じるラダー抵抗の回路節点により、その電圧に応じた電荷の配置状況をアンプ回路においてつくり、次に、中間電圧より小さい電圧が生じるラダー抵抗の回路節点により、その電圧に応じた電荷の配置状況をアンプ回路においてつくる場合、まずは、中間電圧より大きい電圧に応じた配置状況が中間電圧に応じた配置状況に変化する。この期間を戻り期間という。次に、それが中間電圧より小さい電圧に応じた配置状況に変化する。
【００２８】
この液晶表示装置では、中間電圧を出力する電源から予めアンプ回路のコンデンサに電荷を配置することで、ラダー抵抗での電圧降下がなくなり、戻り期間が短縮される。よって、中間電圧より大きい電圧に応じた配置状況から中間電圧より小さい電圧に応じた配置状況に変化するまでの時間が、戻り期間の短縮分だけ短くなる。
【００２９】
これにより、アンプ回路の出力回路節点では、理想の電圧との電位差が小さくなり、画素の輝度が理想の輝度に近づく。その結果、輝度ムラの解消を図ることができる。
【００３０】
請求項２記載の液晶表示装置は、複数の画素で構成された表示部と、予め定められた数の前記画素ごとに該画素に接続された信号線と、ラダー抵抗における複数の回路節点に電圧を発生させる階調電圧生成回路と、前記複数の回路節点から、画素の輝度を定めるデジタルデータの上位ビットで定まる電圧範囲の両端電位が生じる回路節点を選択する上位ビット変換部と、複数のコンデンサを備え、前記選択された回路節点から、当該コンデンサに電荷を配置し、１つの当該コンデンサの電極の電圧が前記デジタルデータに応じたものとなるように、当該デジタルデータの下位ビットに応じた電荷の再配置を行う下位ビット変換部と、前記電極の電圧を増幅するアンプ回路と、該アンプ回路で増幅された後の電圧を信号線に与える電圧供給手段と、前記複数の回路節点の電圧の中での最大電圧と最小電圧の間の中間電圧を出力する電源と、前記選択された回路節点から前記コンデンサへの電荷配置に先立ち、前記電源から前記コンデンサに電荷を配置する回路とを備えることを特徴とする。
【００３１】
この請求項２の液晶表示装置では、例えば、中間電圧より大きい電圧が生じるラダー抵抗の回路節点により、その電圧に応じた電荷の配置状況を下位ビット変換部においてつくり、次に、中間電圧より小さい電圧が生じるラダー抵抗の回路節点により、その電圧に応じた電荷の配置状況を下位ビット変換部においてつくる場合、まずは、中間電圧より大きい電圧に応じた配置状況が中間電圧に応じた配置状況に変化する。この期間を戻り期間という。次に、それが中間電圧より小さい電圧に応じた配置状況に変化する。
【００３２】
この液晶表示装置では、中間電圧を出力する電源から予め下位ビット変換部のコンデンサに電荷を配置することで、ラダー抵抗での電圧降下がなくなり、戻り期間が短縮される。よって、中間電圧より大きい電圧に応じた配置状況から中間電圧より小さい電圧に応じた配置状況に変化するまでの時間が、戻り期間の短縮分だけ短くなる。
【００３３】
これにより、アンプ回路の出力回路節点では、理想の電圧との電位差が小さくなり、画素の輝度が理想の輝度に近づく。その結果、輝度ムラの解消を図ることができる。
【００３４】
請求項３記載の液晶表示装置は、請求項１または２記載の液晶表示装置において、前記電圧供給手段は、前記複数の信号線を組分けした各組で信号線を順次に選択し、選択された信号線に接続された画素の輝度を定めるデジタルデータにより得た電圧を当該信号線に与える選択回路であることを特徴とする。
【００３５】
この請求項３記載の液晶表示装置によれば、画素に輝度を設定する期間が短く、理想の電圧との電位差が大きくなりやすい状況にあっても、実際には電位差は小さくなり、画素の輝度が理想の輝度に近づく。その結果、輝度ムラが発生しやすい状況にあっても、それを発生しにくくすることとができる。
【発明の効果】
【００３６】
本発明の液晶表示装置によれば、中間電圧を出力する電源から予めアンプ回路や下位ビット変換部のコンデンサに電荷を配置することで、アンプ回路や下位ビット変換部では、電荷配置完了までの時間が短くなる。これにより、アンプ回路の出力回路節点では、理想の電圧との電位差が小さくなり、画素の輝度が理想の輝度に近づく。その結果、輝度ムラとしての認識をされにくくすることができる。
【発明を実施するための最良の形態】
【００３７】
以下、本発明の実施の形態を図面を参照して説明する。
【００３８】
［第１の実施の形態］
図１は、第１の実施の形態に係る液晶表示装置の概略の構成図である。
【００３９】
図１に示すように、この液晶表示装置は、画素Ｂ１１などで構成された表示部１と、画素Ｂ１１〜Ｂ１ｎに接続された信号線ＸＢ１などと、信号線ＸＢ１、ＸＧ１、ＸＲ１、ＸＢ３、ＸＧ３、ＸＲ３に接続された選択回路２１Ｌなどと、この選択回路２１Ｌに接続されたアンプ回路３１Ｌなどと、このアンプ回路３１Ｌに接続されたＤＡ変換回路４１Ｌなどとを備える。
【００４０】
全信号線は複数の組に組み分けされ、例えば、その１つは、信号線ＸＢ１、ＸＧ１、ＸＲ１、ＸＢ３、ＸＧ３およびＸＲ３で構成される。これらの信号線に接続された画素の輝度設定には、選択回路２１Ｌ、アンプ回路３１ＬおよびＤＡ変換回路４１Ｌが使用される。
【００４１】
信号線ＸＢ２、ＸＧ２、ＸＲ２、ＸＢ４、ＸＧ４およびＸＲ４で構成された信号線の組について言えば、これらの信号線に接続された画素の輝度設定には、選択回路２１Ｕ、アンプ回路３１ＵおよびＤＡ変換回路４１Ｕが使用される。
【００４２】
他の組の信号線に接続された画素の輝度設定にも、同様に、その組に専用の選択回路、アンプ回路およびＤＡ変換回路が使用される。
【００４３】
符号に「Ｕ」または「Ｌ」を付けることにより分けて示したように、選択回路、アンプ回路、ＤＡ変換回路は、表示部１を挟んで、一方の側に配置されたものと、他方の側に配置されたものに２分されている。
【００４４】
図示しないが、画素Ｂ１１、Ｇ１１、Ｒ１１、〜に接続された走査線などと、これらの走査線に接続された走査回路が設けられる。
【００４５】
図２は、図１の選択回路２１Ｌ、アンプ回路３１ＬおよびＤＡ変換回路４１Ｌ、ならびに、そのＤＡ変換回路４１Ｌに接続された信号処理回路５１Ｌおよび階調電圧生成回路６（ＤＡ変換回路４１Ｌ以下は、図１では不図示）を示す図である。
【００４６】
選択回路２１Ｌは、信号線に電圧を与えるものであり、これを電圧供給手段と称してもよい。
【００４７】
階調電圧生成回路６は、ラダー抵抗６２、反転回路６３、６４、６５を備える。反転回路６３の出力節点は、ラダー抵抗６２の一方の端点に接続される。また、反転回路６４、６５が直列接続され、後段の反転回路６５の出力節点が、ラダー抵抗６２の他方の端点に接続される。ラダー抵抗６２では、６４箇所の回路節点Ｐ１〜Ｐ６４が設定される。
【００４８】
ＤＡ変換回路４１Ｌは、アナログスイッチＳＷ０１〜ＳＷ６４、ＳＷ１を備える。
【００４９】
アナログスイッチＳＷ０１の回路節点Ｔ０１Ａが回路節点Ｐ１に接続される。アナログスイッチＳＷ０２〜ＳＷ６４も同様に回路節点Ｐ２〜Ｐ６４に接続される。
【００５０】
アナログスイッチＳＷ０１の回路節点Ｔ０１Ｂが、アナログスイッチＳＷ１の回路節点Ｔ１Ａに接続される。アナログスイッチＳＷ０２〜ＳＷ６４も同様に回路節点Ｔ１Ａに接続される。
【００５１】
アナログスイッチＳＷ１の回路節点Ｔ１Ｂは、アンプ回路３１Ｌの入力回路節点に接続される。
【００５２】
第１の実施の形態では、画素に最小輝度を設定するときに信号線に与えるべき電圧を出力する電源ＶＣＯＭが用いられる。かかる電圧は、回路節点Ｐ１〜Ｐ６４の電圧の中での最大電圧と最小電圧の間に存在する電圧であり、最大電圧と最小電圧の間という意味で、これを中間電圧という。
【００５３】
アナログスイッチＳＷ１の回路節点Ｔ１Ｃは電源ＶＣＯＭに接続される。
【００５４】
選択回路２１Ｌは、回路節点ＴＢ１、ＴＧ１、ＴＲ１、ＴＢ３、ＴＧ３、ＴＲ３およびＴＣを備えたアナログスイッチＳＷＡを備える。回路節点ＴＢ１が信号線ＸＢ１に接続され、回路節点ＴＧ１が信号線ＸＧ１に接続され、回路節点ＴＲ１が信号線ＸＲ１に接続され、回路節点ＴＢ３が信号線ＸＢ３に接続され、回路節点ＴＧ３が信号線ＸＧ３に接続され、回路節点ＴＲ３が信号線ＸＲ３に接続され、回路節点ＴＣがアンプ回路３１Ｌの出力回路節点に接続されている。
【００５５】
（第１の実施の形態の動作）
次に、第１の実施の形態の動作を説明する。
【００５６】
図２の信号処理回路５１Ｌに、例えば、図１に示す画素Ｇ１１の輝度を定めるデジタルデータが送信される。デジタルデータは、例えば、液晶表示装置とは別の制御装置から送信される。
【００５７】
画素の輝度は、その画素が接続された信号線の電圧に応じたものとなるので、デジタルデータはその電圧に応じた数値となる。デジタルデータは、ここでは、６ビットで構成され、これにより、例えば６４階調を表現する。
【００５８】
例えば、あるフレーム期間では、反転回路６３、６４の入力接点にハイレベルの極性反転信号が入力される。これにより、回路節点Ｐ１〜Ｐ６４では、回路節点Ｐ１の電圧が最も高くなり、回路節点Ｐ２からＰ６４の順で低くなる。
【００５９】
画素Ｇ１１の輝度を定める期間ＴＧ１１が訪れると、信号処理回路５１Ｌは、デジタルデータをＤＡ変換回路４１Ｌに送信する。
【００６０】
ＤＡ変換回路４１Ｌは、まず、アナログスイッチＳＷ１の回路節点Ｔ１Ｂ、Ｔ１Ｃ間を接続し、回路節点Ｔ１Ａをフローティングにする。
【００６１】
これにより、電源ＶＣＯＭが、アナログスイッチＳＷ１を介して、アンプ回路３１Ｌの入力回路節点に接続される。
【００６２】
アンプ回路３１Ｌは、電源ＶＣＯＭからＤＡ変換回路４１Ｌを介して、自身のコンデンサに電荷を配置する。
【００６３】
電源ＶＣＯＭからの電荷配置をすると、ラダー抵抗６２の抵抗値で電圧降下が生じるようなことがないので、電荷配置が短時間でなされる。
【００６４】
電源ＶＣＯＭからの電荷配置の期間の長さは予め定められており、その期間が終了する。
【００６５】
すると、ＤＡ変換回路４１Ｌは、アナログスイッチＳＷ１の回路節点Ｔ１Ａ、Ｔ１Ｂ間を接続し、回路節点Ｔ１Ｃをフローティングにする。
【００６６】
また、ＤＡ変換回路４１Ｌは、アナログスイッチＳＷ０１〜ＳＷ６４から、デジタルデータに応じたもの（例えば、アナログスイッチＳＷ０１）を選択し、そのアナログスイッチでは、その回路節点間（例えば、回路節点Ｔ０１Ａ、Ｔ０１Ｂ間）を接続する。このとき、残りのアナログスイッチ（アナログスイッチＳＷ０２など）では、回路節点をフローティングにする。
【００６７】
回路節点Ｐ１〜Ｐ６４では、デジタルデータにより選択された回路節点だけが、アンプ回路３１Ｌの入力回路節点に接続される。
【００６８】
アンプ回路３１Ｌは、その回路節点からＤＡ変換回路４１Ｌを介して、自身のコンデンサに電荷を配置する。
【００６９】
このとき、デジタルデータに応じた電荷の配置状況がつくられるのだが、電源ＶＣＯＭからの電荷配置をすることで、そうしない場合に比べて、デジタルデータに応じた電荷の配置状況がつくられるまでの時間の長さが短くなる場合がある。
【００７０】
ここで、その理由を説明する。
【００７１】
例えば、回路節点Ｐ６４でこれに応じた配置状況をつくり、次に回路節点Ｐ１でこれに応じた配置状況をつくる場合、まずは、回路節点Ｐ６４に応じた配置状況が電源ＶＣＯＭに応じた配置状況に変化する。この期間を戻り期間という。次に、それが回路節点Ｐ１に応じた配置状況に変化する。電源ＶＣＯＭからの電荷配置をすることで、ラダー抵抗６２を介さなくてよいので、ラダー抵抗６２の抵抗値で電圧降下が生じず、戻り期間が短縮される。よって、回路節点Ｐ６４に応じた配置状況が回路節点Ｐ１に応じた配置状況になるまでの時間が、戻り期間の短縮分だけ短くなる。
【００７２】
さて、アンプ回路３１Ｌは、入力回路節点の電圧を増幅し、増幅後の電圧を出力回路節点に出力する。
【００７３】
選択回路２１Ｌは、アナログスイッチＳＷＡの回路節点ＴＣと回路節点ＴＧ１を接続し、その他の回路節点をフローティングにする。これにより、増幅後の電圧が信号線ＸＧ１に与えられる。
【００７４】
かくして、画素Ｇ１１の輝度がデジタルデータに応じたものとなる。
【００７５】
図３は、図２に示すアンプ回路３１Ｌの出力回路節点に現れる電圧を示す図である。
【００７６】
まず、期間ＴＢ３１では、例えば、回路節点Ｐ６４に応じた電荷の配置状況がつくられる。これにより、アンプ回路３１Ｌの出力回路節点に電圧が現れ、この電圧により画素Ｂ３１の輝度が設定される。
【００７７】
続く期間ＴＧ１１では、例えば、回路節点Ｐ１に応じた電荷の配置状況がつくられ、これにより、アンプ回路３１Ｌの出力回路節点には、最大の輝度を定める電圧Ｖｍａｘを理想とする電圧が現れ、この電圧により画素Ｇ１１の輝度が設定される。
【００７８】
このように、回路節点Ｐ６４に応じた電荷の配置状況をつくり、次に回路節点Ｐ１に応じた電荷の配置状況をつくると、後者の電荷配置においては、アンプ回路３１Ｌの入力回路節点を出入りする電荷量が比較的多くなる。
【００７９】
電源ＶＣＯＭからの電荷配置をしないと、ラダー抵抗６２の抵抗値による電圧降下が生じ、電圧Ｖｍａｘとの電位差が大きくなってしまうのだが、電源ＶＣＯＭからの電荷配置をすることで、ラダー抵抗６２の抵抗値による電圧降下がなく、電荷の配置完了までの時間が短くなる。よって、電圧Ｖｍａｘとの電位差が短時間で小さくなる。つまり、アンプ回路３１Ｌの出力回路節点の電圧が短時間で電圧Ｖｍａｘに近づくこととなる。
【００８０】
なお、図３では、それでも電圧は電圧Ｖｍａｘに届かないが、電源ＶＣＯＭからの電荷配置をしない場合（図６）に比べて改善がみられる。
【００８１】
こうして、画素Ｇ１１の輝度は、電源ＶＣＯＭからの電荷配置をしない場合に比べて、最大の輝度に近いものとなる。
【００８２】
続く期間ＴＧ３１でも、例えば、回路節点Ｐ１に応じた電荷の配置状況がつくられ、これにより、アンプ回路３１Ｌの出力回路節点には、電圧Ｖｍａｘを理想とする電圧が現れ、この電圧により画素Ｇ３１の輝度が設定される。
【００８３】
続く期間ＴＲ１１では、例えば、回路節点Ｐ６４に応じた電荷の配置状況がつくられ、これにより、アンプ回路３１Ｌの出力回路節点に電圧が現れ、この電圧により画素Ｒ１１の輝度が設定される。
【００８４】
かくして、選択回路２１Ｌが信号線の組で順次に信号線を選択し、選択された信号線に接続された画素の輝度を定めるデジタルデータにより得た電圧を当該信号線に与えることで、各画素の輝度が設定される。
【００８５】
そして、期間ＴＧ３１のように、期間ＴＧ１１でも、電圧Ｖｍａｘとの電位差が小さくなるので、画素Ｇ１１の輝度を高めて、画素Ｇ３１の輝度に近づけることができるのである。
【００８６】
同様にして、画素Ｂ１１〜Ｂ１ｎ、Ｇ１１〜Ｇ１ｎ、Ｒ１１〜Ｒ１ｎ、Ｂ２１〜Ｂ２ｎ、Ｇ２１〜Ｇ２ｎ、Ｒ２１〜Ｒ２ｎからなる部分の輝度を、画素Ｂ３１〜Ｂ３ｎ、Ｇ３１〜Ｇ３ｎ、Ｒ３１〜Ｒ３ｎ、Ｂ４１〜Ｂ４ｎ、Ｇ４１〜Ｇ４ｎ、Ｒ４１〜Ｒ４ｎからなる部分の輝度に近づけることができる。よって、垂直走査方向に伸びる筋状の輝度ムラの解消を図ることができる。
【００８７】
また、第１の実施の形態のような場合、つまり、複数の信号線を組分けした各組で信号線を順次に選択し、選択された信号線に接続された画素の輝度を定めるデジタルデータにより得た電圧を当該信号線に与える場合は、画素に輝度を設定する期間が短く、理想の電圧との電位差が大きくなりやすいのだが、そのような状況にあっても、実際には電位差は小さくなり、画素の輝度が理想の輝度に近づく。その結果、輝度ムラが発生しやすい状況にあっても、それを発生しにくくすることとができる。
【００８８】
［第２の実施の形態］
次に、第２の実施の形態に係る液晶表示装置について説明する。なお、第１の実施の形態で説明したものと同一あるいは類似のものには同一符号を付与することで便宜を図ることとする。
【００８９】
第２の実施の形態の液晶表示装置は、図１と同様に構成されるので、図１の説明を省略する。
【００９０】
図４は、第２の実施の形態の階調電圧生成回路６、ＤＡ変換回路４１Ｌ、信号処理回路５１Ｌ、アンプ回路４１Ｌ、選択回路２１Ｌを示す図である。階調電圧生成回路６とＤＡ変換回路４１Ｌは、第１の実施の形態のものとは異なるが、便宜的に同一符号をつけることとする。
【００９１】
階調電圧生成回路６は、ラダー抵抗６２、反転回路６３、６４、６５を備える。反転回路６３の出力節点が、ラダー抵抗６２の一方の端点に接続される。また、反転回路６４、６５が直列接続され、後段の反転回路６５の出力節点が、ラダー抵抗６２の他方の端点に接続される。ラダー抵抗６２では、回路節点Ｐ１〜Ｐ９が設定される。
【００９２】
ＤＡ変換回路４１Ｌは、信号処理回路５１Ｌから送信されるデジタルデータの上位ビットにより動作する上位ビット変換部４Ａと、信号処理回路５１Ｌから送信されるデジタルデータの下位ビットにより動作する下位ビット変換部４Ｂを備える。
【００９３】
上位ビット変換部４Ａは、回路節点Ｐ１〜Ｐ９から２つを選択して、自身の出力回路節点４Ａ１１および４Ａ１２に接続する回路４Ａ１と、アナログスイッチＳＷ１０１、ＳＷ１０２を備える。
【００９４】
アナログスイッチＳＷ１０１の回路節点Ｔ１１Ａが回路４Ａ１の出力回路節点４Ａ１１に接続され、アナログスイッチＳＷ１０１の回路節点Ｔ１１Ｂが下位ビット変換部４Ｂの入力回路節点４Ｂ１に接続されている。
【００９５】
アナログスイッチＳＷ１０２の回路節点Ｔ２１Ａが回路４Ａ１の出力回路節点４Ａ１２に接続され、アナログスイッチＳＷ１０２の回路節点Ｔ２１Ｂが下位ビット変換部４Ｂの入力回路節点４Ｂ２に接続されている。
【００９６】
アナログスイッチＳＷ１０１の回路節点Ｔ１１Ｃと、アナログスイッチＳＷ１０２の回路節点Ｔ２１Ｃとが、電源ＶＣＯＭに接続される。
【００９７】
下位ビット変換部４Ｂは、入力回路節点４Ｂ１、４Ｂ２および複数のコンデンサを備える。
【００９８】
（第２の実施の形態の動作）
次に、第２の実施の形態の動作を説明する。
【００９９】
図４の信号処理回路５１Ｌに、例えば、図１に示す画素Ｇ１１の輝度を定めるデジタルデータが送信される。デジタルデータは、例えば、液晶表示装置とは別の制御装置から送信される。
【０１００】
画素の輝度は、その画素が接続された信号線の電圧に応じたものとなるので、デジタルデータはその電圧に応じた数値となる。デジタルデータは、ここでは、６ビットで構成され、これにより、例えば６４階調を表現する。
【０１０１】
デジタルデータが信号線の電圧に応じた数値であるから、その上位３ビットは、信号線の電圧範囲を定めるものである。ラダー抵抗６２の回路節点Ｐ１〜Ｐ９は、その１つの電位がデジタルデータで定まる信号線の電圧範囲の一方端の電位と同じになり、その回路節点に隣り合うものの電位が電圧範囲の他方端の電位と同じになるように定められている。  例えば、あるフレーム期間では、反転回路６３、６４の入力接点にハイレベルの極性反転信号が入力される。これにより、回路節点Ｐ１〜Ｐ９では、回路節点Ｐ１の電圧が最も高くなり、回路節点Ｐ２からＰ９の順で低くなる。
【０１０２】
画素Ｇ１１の輝度を定める期間ＴＧ１１が訪れると、信号処理回路５１Ｌは、上位３ビットを上位ビット変換部４Ａに送信し、残りの下位３ビットを下位ビット変換部４Ｂに送信する。
【０１０３】
上位ビット変換部４Ａは、まず、アナログスイッチＳＷ１０１の回路節点Ｔ１１Ｂ、Ｔ１１Ｃ間を接続し、回路節点Ｔ１１Ａをフローティングにする。
【０１０４】
また、上位ビット変換部４Ａは、アナログスイッチＳＷ１０２の回路節点Ｔ２１Ｂ、Ｔ２１Ｃ間を接続し、回路節点Ｔ２１Ａをフローティングにする。
【０１０５】
これにより、電源ＶＣＯＭが、アナログスイッチＳＷ１０１、ＳＷ１０２を介して、下位ビット変換部４Ｂの入力回路節点４Ｂ１、４Ｂ２に接続される。
【０１０６】
下位ビット変換部４Ｂは、電源ＶＣＯＭから上位ビット変換部４Ａを介して、自身の複数のコンデンサに電荷を配置する。
【０１０７】
電源ＶＣＯＭからの電荷配置をすると、ラダー抵抗６２の抵抗値で電圧降下が生じるようなことがないので、電荷配置が短時間でなされる。
【０１０８】
電源ＶＣＯＭからの電荷配置の期間の長さは予め定められており、その期間が終了する。
【０１０９】
すると、上位ビット変換部４Ａは、アナログスイッチＳＷ１０１の回路節点Ｔ１１Ａ、Ｔ１１Ｂ間を接続し、回路節点Ｔ１１Ｃをフローティングにする。
【０１１０】
また、上位ビット変換部４Ａは、アナログスイッチＳＷ１０２の回路節点Ｔ２１Ａ、Ｔ２１Ｂ間を接続し、回路節点Ｔ２１Ｃをフローティングにする。
【０１１１】
また、上位ビット変換部４Ａの回路４Ａ１は、回路節点Ｐ１〜Ｐ９から上位３ビットに応じた２つを選択し、出力回路節点４Ａ１１および４Ａ１２に接続する。例えば、回路節点Ｐ１を出力回路節点４Ａ１１に接続し、回路節点Ｐ２を出力回路節点４Ａ１２に接続する。
【０１１２】
これにより、２つの回路節点が、アナログスイッチＳＷ１、ＳＷ２を介して、下位ビット変換部４Ｂの入力回路節点４Ｂ１、４Ｂ２に接続される。
【０１１３】
下位ビット変換部４Ｂは、２つの回路節点と上位ビット変換部４Ａを介して、自身の複数のコンデンサに電荷を配置する。
【０１１４】
このとき、上位３ビットに応じた電荷の配置状況がつくられるのだが、電源ＶＣＯＭからの電荷配置をすることで、そうしない場合に比べて、上位３ビットに応じた電荷の配置状況がつくられるまでの時間の長さが短くなる場合がある。
【０１１５】
ここで、その理由を説明する。
【０１１６】
例えば、回路節点Ｐ８とＰ９でこれに応じた配置状況をつくり、次に回路節点Ｐ１とＰ２でこれに応じた配置状況をつくる場合、まずは、回路節点Ｐ８とＰ９に応じた配置状況が電源ＶＣＯＭに応じた配置状況に変化する。この期間を戻り期間という。次に、それが回路節点Ｐ１とＰ２に応じた配置状況に変化する。電源ＶＣＯＭからの電荷配置をすることで、ラダー抵抗６２を介さなくてよいので、ラダー抵抗６２の抵抗値で電圧降下が生じず、戻り期間が短縮される。よって、回路節点Ｐ８とＰ９に応じた配置状況が回路節点Ｐ１とＰ２に応じた配置状況になるまでの時間が、戻り期間の短縮分だけ短くなる。
【０１１７】
さて、上位３ビットに応じた電荷の配置状況がつくられると、下位ビット変換部４Ｂは、下位３ビットにより複数のコンデンサの中で電荷を再配置する。これにより、予め定められた１つのコンデンサの電極（電極Ｐｃという）の電圧がデジタルデータに応じたものとなる。
【０１１８】
下位ビット変換部４Ｂは、この電極をアンプ回路３１Ｌの入力回路節点に接続する。
【０１１９】
こうして、ＤＡ変換回路４１Ｌは、デジタルデータを該デジタルデータに応じた大きさの電圧に変換し、それをアンプ回路３１Ｌに与えるのである。
【０１２０】
アンプ回路３１Ｌは、この電極Ｐｃが接続された入力回路節点の電圧を増幅し、増幅後の電圧を出力回路節点に出力する。
【０１２１】
選択回路２１Ｌは、アナログスイッチＳＷＡの回路節点ＴＣと回路節点ＴＧ１を接続し、その他の回路節点をフローティングにする。これにより、増幅後の電圧が信号線ＸＧ１に与えられる。
【０１２２】
かくして、画素Ｇ１１の輝度がデジタルデータに応じたものとなる。
【０１２３】
次に、図３を第２の実施の形態でのものと考え、同図を参照しながら、第２の実施の形態の動作を説明する。
【０１２４】
まず、期間ＴＢ３１では、例えば、回路節点Ｐ８とＰ９に応じた電荷の配置状況がつくられ、これにより、アンプ回路３１Ｌの出力回路節点に電圧が現れ、この電圧により画素Ｂ３１の輝度が設定される。
【０１２５】
続く期間ＴＧ１１では、例えば、回路節点Ｐ１とＰ２に応じた電荷の配置状況がつくられ、これにより、アンプ回路３１Ｌの出力回路節点には、最大の輝度を定める電圧Ｖｍａｘを理想とする電圧が現れ、この電圧により画素Ｇ１１の輝度が設定される。
【０１２６】
このように、回路節点Ｐ８とＰ９に応じた電荷の配置状況をつくり、次に回路節点Ｐ１とＰ２に応じた電荷の配置状況をつくると、後者の電荷配置においては、下位ビット変換部４Ｂの入力回路節点４Ｂ１、４Ｂ２から出入りする電荷量が比較的多くなる。
【０１２７】
電源ＶＣＯＭからの電荷配置をしないと、ラダー抵抗６２の抵抗値による電圧降下が生じ、電圧Ｖｍａｘとの電位差が大きくなってしまうのだが、電源ＶＣＯＭからの電荷配置をすることで、ラダー抵抗６２の抵抗値による電圧降下がなく、電荷の配置完了までの時間が短くなる。よって、電圧Ｖｍａｘとの電位差が短時間で小さくなる。つまり、アンプ回路３１Ｌの出力回路節点の電圧が短時間で電圧Ｖｍａｘに近づくこととなる。
【０１２８】
こうして、画素Ｇ１１の輝度は、回路節点Ｐ５を介した電荷配置をしない場合に比べて、最大の輝度に近いものとなる。
【０１２９】
続く期間ＴＧ３１でも、例えば、回路節点Ｐ１、Ｐ２に応じた電荷の配置状況がつくられ、これにより、アンプ回路３１Ｌの出力回路節点には、電圧Ｖｍａｘを理想とする電圧が現れ、この電圧により画素Ｇ３１の輝度が設定される。
【０１３０】
続く期間ＴＲ１１では、例えば、回路節点Ｐ８、Ｐ９に応じた電荷の配置状況がつくられ、これにより、アンプ回路３１Ｌの出力回路節点に電圧が現れ、この電圧により画素Ｒ１１の輝度が設定される。
【０１３１】
かくして、選択回路２１Ｌが信号線の組で順次に信号線を選択し、選択された信号線に接続された画素の輝度を定めるデジタルデータにより得た電圧を当該信号線に与えることで、各画素の輝度が設定される。
【０１３２】
そして、期間ＴＧ３１のように、期間ＴＧ１１でも、電圧Ｖｍａｘとの電位差が小さくなるので、画素Ｇ１１の輝度を高めて、画素Ｇ３１の輝度に近づけることができるのである。
【０１３３】
同様にして、画素Ｂ１１〜Ｂ１ｎ、Ｇ１１〜Ｇ１ｎ、Ｒ１１〜Ｒ１ｎ、Ｂ２１〜Ｂ２ｎ、Ｇ２１〜Ｇ２ｎ、Ｒ２１〜Ｒ２ｎからなる部分の輝度を、画素Ｂ３１〜Ｂ３ｎ、Ｇ３１〜Ｇ３ｎ、Ｒ３１〜Ｒ３ｎ、Ｂ４１〜Ｂ４ｎ、Ｇ４１〜Ｇ４ｎ、Ｒ４１〜Ｒ４ｎからなる部分の輝度に近づけることができる。よって、垂直走査方向に伸びる筋状の輝度ムラの解消を図ることができる。
【０１３４】
また、第２の実施の形態でも、画素に輝度を設定する期間が短く、輝度ムラが発生しやすいのだが、そのような状況にあっても、輝度ムラを発生しにくくすることとができる。  以上、第１、第２の実施の形態では、選択回路により、信号線の数より少ない数のＤＡ変換回路などで画素の輝度を設定するようにしているが、選択回路を用いず、信号線の数と同数のＤＡ変換回路などで画素の輝度を設定するようにしてもよい。
【０１３５】
また、各実施の形態では、デジタルデータを６ビットで構成したが、それより多いまたは少ない数のビットでデジタルデータを構成してもよい。
【０１３６】
また、各実施の形態では、ラダー抵抗６２に回路節点を９点設けたが、回路節点をそれより多くまたは少くしてもよい。
【０１３７】
また、各実施の形態では、表示部１を挟んで、ＤＡ変換回路などを２分したが、一方の側だけに設けてもよい。
【０１３８】
また、各実施の形態では、反転回路６３、６４の入力接点に入力される極性反転信号のレベルがフレーム期間ごとに反転することを前提としたが、レベルが水平走査期間ごとに反転するようにしてもよい。また、極性反転信号や反転回路を用いず、ラダー抵抗６２の両端の電位を一定としてもよい。
【図面の簡単な説明】
【０１３９】
【図１】第１の実施の形態に係る液晶表示装置の概略の構成図である。
【図２】図１に示す液晶表示装置の一部を示す図である。
【図３】図２に示すアンプ回路３１Ｌの出力回路節点に現れる電圧を示す図である。
【図４】第２の実施の形態に係る液晶表示装置の一部を示す図である。
【図５】従来の液晶表示装置で認識される輝度ムラを示す図である。
【図６】図５に示す液晶表示装置の一部を示す図である。
【図７】図６に示すアンプ回路３１Ｌの出力回路節点に現れる電圧を示す図である。
【符号の説明】
【０１４０】
１…表示部
４Ａ…上位ビット変換部
４Ｂ…下位ビット変換部
６…階調電圧生成回路
２１Ｌ、２１Ｕ…選択回路
３１Ｌ、３１Ｕ…アンプ回路
４１Ｌ、４１Ｕ…ＤＡ変換回路
５１Ｌ…信号処理回路
６１…電源
６２…ラダー抵抗
【図１】
2008185997.tif 000003
【図２】
2008185997.tif 000004
【図３】
2008185997.tif 000005
【図４】
2008185997.tif 000006
【図５】
2008185997.tif 000007
【図６】
2008185997.tif 000008
【図７】
2008185997.tif 000009