(57)【要約】【課題】少ない記憶容量で良好な画像品質の階調表示ができる液晶表示制御装置を実現する。【解決手段】本発明の液晶表示制御装置は、オン状態の画素とオフ状態の画素を複数のフレームおよび複数の画素に分散させることで、液晶表示パネル上に総階調レベル数がＮの画像を表示するように構成された液晶表示制御装置であって、複数の基本画素それぞれにオン状態およびオフ状態の一方を設定した２値表示パターンを、複数の基本フレームそれぞれについて設定したパターン情報を階調レベルごとに記憶した記憶部１２と記憶部１２に記憶されたパターン情報のなかから指定された階調レベルに対応したパターン情報を選択する選択部１３と、を備え、記憶部１２は基本フレームの数が基本画素の数より多く設定されたパターン情報を有する第１のテーブル１４および１５と、基本フレームの数が基本画素の数と等しく設定されたパターン情報を有する第２のテーブル１６を有する。【選択図】図１
2008203662.tif 000002
【特許請求の範囲】
【請求項１】
オン状態の画素とオフ状態の画素を複数のフレームおよび複数の画素に分散させることで、液晶表示パネル上に総階調レベル数がＮの画像を表示するように構成された液晶表示制御装置であって、
複数の基本画素それぞれにオン状態およびオフ状態の一方を設定した２値表示パターンを、複数の基本フレームそれぞれについて設定することで得られたパターン情報を、階調レベルごとに記憶した記憶手段と、
前記記憶手段に記憶されたパターン情報のなかから、指定された階調レベルに対応したパターン情報を選択する選択手段と、
を備え、
前記記憶手段は、
前記基本フレームの数が前記基本画素の数より多く設定された前記パターン情報を有する第１のテーブルと、
前記基本フレームの数が前記基本画素の数と等しく設定された前記パターン情報を有する第２のテーブルを有することを特徴とする液晶表示制御装置。
【請求項２】
階調レベルｎ（ただし、ｎは整数で０＜ｎ＜Ｎ。）について、ｋ＝２ａ（ただし、ａは０以上の整数。）を満たすｎの最大約数をｋとして、前記基本フレームの数はＮ／ｋであることを特徴とする請求項１に記載の液晶表示制御装置。
【請求項３】
前記第１のテーブルは、前記基本画素の数をＭ（ただし、Ｍ＝ｂ２、ｂは２以上の整数。）として、Ｎ／（ｋ×Ｍ）フレームごとの少なくとも１つの前記基本フレームにおいてオン状態の画素数が他の前記基本フレームとは異なることを特徴とする請求項２に記載の液晶表示制御装置。
【請求項４】
前記第２のテーブルは、前記基本画素の数をＭ（ただし、Ｍ＝２×ｂ、ｂは１以上の整数。）、前記複数の基本フレームにおいてそれぞれ（（ｎ×Ｍ）／Ｎ）個の画素がオン状態に設定されていることを特徴とする請求項２に記載の液晶表示制御装置。
【請求項５】
ｃ（ただし、ｃは整数で０＜ｃ＜Ｎ／２。）で表される階調レベルとＮ−ｃで表される階調レベルとで、前記パターン情報が共通化されていることを特徴とする請求項１乃至請求項４のいずれか１項に記載の液晶表示制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示パネル（ＬＣＤパネル）に画像を階調表示する液晶表示制御装置に関する。
【背景技術】
【０００２】
単独画素では２値表示（オン状態の表示とオフ状態の表示）しかできないマトリクス型の液晶表示パネル（ＬＣＤパネル）において階調表示を行う方法として、フレーム変調方式の階調表示方法が知られている。このフレーム変調方式では、時間軸方向でオン表示とオフ表示を組み合わせることで、擬似的に階調表示を可能としている。例えば、１６階調の画像を表示する場合には、１６フレームを１周期とし、階調レベルに応じてオン状態およびオフ状態のフレームを規定することで、１６フレームの平均値として所望の階調が得られる。
【０００３】
このように、フレーム変調方式では、複数のフレームを１周期として表示を行うため、階調レベル数が増加すると、フリッカー等が目立ちやすくなり、表示品質が悪化する。そのため、例えば１６階調の画像を表示する場合には、水平方向４画素、垂直方向４画素の合計４×４＝１６画素を用いて表示パターンを作成し、表示品質の悪化を抑制するようにしている。
【０００４】
階調ごとに複数の表示パターン情報をルックアップテーブルとして用意し、良好な表示品質を実現する方法には、（ａ）すべての階調レベルで同じ画素数を有する表示パターンをその画素数と同じ数の基本フレーム分用意しておく方法と、（ｂ）階調レベルごとに異なる基本画素数の表示パターンをその画素数と同じ数の基本フレーム分用意しておく方法（例えば、「特許文献１」を参照。）がある。
【０００５】
前者（ａ）の方法では、ルックアップテーブルに基づいて液晶表示パネルを制御する機構が比較的単純に構成できる反面、ルックアップテーブルには総階調数Ｎの３乗の記憶容量が必要となる。例えば、１６階調の画像を表示する場合には、各階調レベルごとに１６画素で構成された表示パターンを１６フレーム分用いる必要がある。したがって、１６（表示パターンの画素数）×１６（フレーム数）×１６（階調レベル数）＝４０９６ビット分の記憶容量が必要となる。
【０００６】
一方、後者（ｂ）の方法では、制御機構が（ａ）に比べ多少複雑になるものの、必要となる記憶容量が大幅に減少する。例えば、「特許文献１」に記載された方法を用いれば、必要な記憶容量はおよそ（Ｎ３／２）ビットとなり、１６階調の画像を表示する場合に、約２Ｋビット（１Ｋビット＝１０２４ビット）の記憶容量で良好な表示品質が実現される。
【０００７】
しかしながら、ルックアップテーブルに必要な記憶容量はＮの３乗に比例するため、従来の液晶表示制御装置では、総階調数Ｎの増加に伴って必要な記憶容量が急激に増大するという問題があった。例えば、６４階調の表示には、上述した（ｂ）の方法を用いてもおよそ（６４３／２＝１２８Ｋ）ビットの記憶容量が必要となる。メモリを内蔵したマイクロコンピュータによって表示制御を行う場合、内蔵されるメモリの容量が少ないため、表示パターン情報を保持するルックアップテーブルのための記憶容量をできるだけ少なくすることが好ましい。
【特許文献１】特開２００３−３０２９４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、階調表示における良好な表示品質を少ない記憶容量で実現することができる液晶表示制御装置を提供する。
【課題を解決するための手段】
【０００９】
本発明の一態様によれば、オン状態の画素とオフ状態の画素を複数のフレームおよび複数の画素に分散させることで、液晶表示パネル上に総階調レベル数がＮの画像を表示するように構成された液晶表示制御装置であって、複数の基本画素それぞれにオン状態およびオフ状態の一方を設定した２値表示パターンを、複数の基本フレームそれぞれについて設定することで得られたパターン情報を、階調レベルごとに記憶した記憶手段と、前記記憶手段に記憶されたパターン情報のなかから、指定された階調レベルに対応したパターン情報を選択する選択手段と、を備え、前記記憶手段は、前記基本フレームの数が前記基本画素の数より多く設定された前記パターン情報を有する第１のテーブルと、前記基本フレームの数が前記基本画素の数と等しく設定された前記パターン情報を有する第２のテーブルを有することを特徴とする液晶表示制御装置が提供される。
【発明の効果】
【００１０】
本発明によれば、良好な表示品質を実現するための表示パターン情報が保持されるルックアップテーブルの記憶容量を大幅に削減することができる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照しながら、本発明の実施例を説明する。
【実施例】
【００１２】
図１は、本発明の実施例に係わる液晶表示制御装置を示す回路ブロック図である。ここでは、一例として、単独画素では２値表示しかできないマトリクス型の液晶表示パネルに、６４階調の画像を表示する場合を想定して、その階調表示の制御にかかわる部分を示した。
【００１３】
なお、（８×８）画素の表示領域に６４階調の画像を表示する場合、その領域にあるすべての画素がオフ状態である第０階調レベル［０／６４］（以下、［］内の数値は［オン状態の画素数／総画素数］を表す。）からその領域にあるすべての画素がオン状態である第６４階調レベル［６４／６４］まで合計６５の階調レベルが存在し得る。
【００１４】
このため、実際に実装する際には、高輝度となる階調レベルの内の１つを使用せずに、階調レベルの合計数が６４になるようにしている。すなわち、例えば、６３の画素がオン状態である場合［６３／６４］は用いずに、すべての画素がオン状態である場合［６４／６４］を第６３階調レベルとし、階調レベルの合計数が６４になるようにする。
【００１５】
本発明の実施例に係わる液晶表示制御装置は、制御部１１、各階調レベルの２値表示パターン（以下、「表示パターン」という。）が記憶された記憶部１２、および指示された階調レベルに応じてパターン情報（表示パターンの集合）を選択する選択部１３を備えており、これらの構成要素は単一のＩＣチップに内蔵されている。
【００１６】
制御部１１の第１の出力は記憶部１２の入力へ供給され、制御部１１の第２の出力は選択部１３の第１の入力へ供給され、記憶部１２の出力は選択部１３の第２の入力へ供給され、選択部１３の第３の入力には階調レベルが入力され、選択部１３の出力は表示部（図示していない。）のドライバへ出力されている。
【００１７】
記憶部１２は、パターン情報が格納された３種類のルックアップテーブル１４〜１６（以下、「テーブル１４〜１６」という。）を有し、制御部１１からの制御信号に基づいてパターン情報を選択部１３へ出力する。
【００１８】
本発明の実施例に係わる液晶表示制御装置におけるパターン情報は、階調レベルｎ（ただし、ｎは整数で０＜ｎ＜６４。）が持つ最大の約数ｋ（ただし、ｋ＝２ａで、ａは０以上の整数。）によって構成が異なっている。すなわち、ｋ＝１のＴｙｐｅ-Ａ、ｋ＝２のＴｙｐｅ-Ｂ、およびｋ＝２ａ（ただし、ａは２以上の整数。）のＴｙｐｅ-Ｃである。
【００１９】
言い換えると、Ｔｙｐｅ-Ｃに属する階調レベルｎは、４の倍数
ｎ＝４ｍ  （ただしｍは、１以上の整数。）……………………（１）
であり、Ｔｙｐｅ-Ｂに属する階調レベルｎは、（１）を除いた２の倍数
ｎ＝４ｍ＋２  （ただしｍは、０以上の整数。）………………（２）
であり、Ｔｙｐｅ-Ａに属する階調レベルｎは、奇数
ｎ＝４ｍ±１  （ただしｍは、０以上の整数。）………………（３）
である。
【００２０】
テーブル１４はＴｙｐｅ-Ａのパターン情報を有し、テーブル１５はＴｙｐｅ-Ｂのパターン情報を有し、テーブル１６はＴｙｐｅ-Ｃのパターン情報を有している。
【００２１】
パターン情報中の各表示パターンは、その時点における最も暗い画素を点灯するという原則に基づいて生成されている。この生成原則に従えば、オン状態の画素が時間的および空間的に均一に分散配置されるので、最適な画像品質の表示パターンが得られる。
【００２２】
これは、オン状態の画素（点灯画素）とオフ状態の画素（非点灯画素）を時間的および空間的に分散させて階調表示を行う場合、点灯画素ができるだけ分散されている方が、人間の眼の特性上、良好な画像が認識されるからである。パターン情報の具体的な生成方法は、例えば、「特許文献１」に記載された方法が用いられる。
【００２３】
本発明の実施例に係わる液晶表示制御装置では、上述したＴｙｐｅ-Ａ〜Ｔｙｐｅ-Ｃごとに、表示パターンを構成するための画素（以下、「基本画素」といい、基本画素で構成される領域を「基本パターン領域」という。）の数Ｍを階調レベルｎに応じて変えている。また、各階調レベルｎにおける表示パターンの数（基本フレームの数Ｆ）もｎに応じて変えている。
【００２４】
例えば、Ｔｙｐｅ-Ａに属する第１階調レベル［１／６４］では基本パターン領域が４×４（基本画素数Ｍ＝１６）で基本フレーム数Ｆが６４であり、Ｔｙｐｅ-Ｂに属する第２階調レベル［２／６４］では基本パターン領域が４×４（Ｍ＝１６）でＦが３２となっている。また、Ｔｙｐｅ-Ｃに属する階調レベルでは、Ｍ＝６４／ｋでかつＭ＝Ｆに設定されている。
【００２５】
さらに、Ｔｙｐｅ-ＡおよびＴｙｐｅ-Ｂでは、基本フレーム中の各表示パターンにおいて、オン状態である画素（点灯画素）の数が他のフレームと異なるフレームが存在する。これは、（８×８）画素の領域を（４×４）画素の基本パターン領域で展開して表示するために、オン状態の画素数を時間的に分散、つまり、フレームごとにオン状態の画素数を変化させているためである。
【００２６】
以下、Ｔｙｐｅ-Ａ、Ｔｙｐｅ-Ｂ、およびＴｙｐｅ-Ｃそれぞれについて、その構成を説明する。
【００２７】
図２は、本発明の実施例に係わる液晶表示制御装置のテーブル１４におけるＴｙｐｅ-Ａパターン情報の構成を示すイメージ図である。  
本発明の実施例に係わる液晶表示制御装置のテーブル１４におけるＴｙｐｅ-Ａのパターン情報は、６４フレーム分の表示パターンで構成され、１フレーム分の表示パターンは、（４×４）の基本画素からなる基本パターン領域について各基本画素のオン/オフ状態を示している。
【００２８】
液晶表示パネル上では、図２に示したように、選択された表示パターンが２行２列で展開されて（８×８）の領域に表示される。なお、図２において、各画素内に示した数値“ｘ，ｙ”は、基本パターン領域におけるＸ方向およびＹ方向の画素位置を表している。
【００２９】
Ｔｙｐｅ-Ａでは、上述したように、基本パターン領域が実際の表示領域の１／４に設定されているため、時間方向で輝度を分散させて、つまり、連続する４フレーム中でオン状態の基本画素数を変えることで細かい階調表示を実現している。
【００３０】
フレームごとの具体的な点灯画素数は、（３）式から求めることができ、
ｎ／６４＝（ｍ±１／４）／１６…………………………………（４）
となる。ただし、ｍは０以上の整数である。
【００３１】
（４）式は、ｍ個の画素がオン状態である３つの基本フレームと（ｍ±１）個の画素がオン状態である１つの基本フレームとからなる１６セットのフレームセットで１つの階調レベルｎのパターン情報が構成されていることを意味している。
【００３２】
例えば、第１階調レベル［１／６４］では、（４）式から（０＋１／４）／１６となるので、第０〜２フレームはすべての基本画素がオフ状態［０／１６］であり、第３フレームは１つの基本画素がオン状態［１／１６］になっている。同様に、第４、第８、…、第６０フレームは１つの基本画素がオン状態であり、その他のフレームはすべての基本画素がオフ状態になっている。
【００３３】
したがって、基本パターン領域が展開された（８×８）の表示領域でみれば、第０〜２フレームはすべての基本画素がオフ状態［０／６４］であり、第３フレームは４つの画素がオン状態［４／６４］になっている。そして、以後、これらが繰り返えされる。このように、オン状態にある基本画素数を時間軸で分散することで、［１／６４］の階調を実現している。（（４＋３×０）／４フレーム→１）
【００３４】
第３階調レベルも同様に、（４）式から（１−１／４）／１６となるので、第０〜２フレームで［４／６４］を表示し、第３フレームで［０／６４］を表示し、これらを第６３フレームまで繰り返すことで［３／６４］を実現している。（（４×３＋０）／４フレーム→３）
【００３５】
また、例えば、第５階調レベルでは、（４）式から（１＋１／４）／１６となるので、第０〜２フレームで［４／６４］を表示し、第３フレームで［８／６４］を表示し、これらを第６３フレームまで繰り返すことで［５／６４］を実現している。（（８＋３×４）／４フレーム→５）
【００３６】
第７階調レベルも同様に、（４）式から（２−１／４）／１６となるので、第０〜２フレームで［８／６４］を表示し、第３フレームで［４／６４］を表示し、これらを第６３フレームまで繰り返すことで［７／６４］を実現している。（（８×３＋４）／４フレーム→７）
【００３７】
このように、Ｔｙｐｅ-Ａでは、４フレームごとに、その内の１フレームで基本画素のオン状態が１つ多いか、あるいは１つ少ない表示パターンが存在している。なお、オン状態の画素数が同じ場合であっても、各表示パターンでの点灯画素の配置はすべての基本フレームで異なっており、上述したパターン生成の原則に基づいて、良好な表示品質が得られるよう最適なパターンが生成されている。
【００３８】
図３は、本発明の実施例に係わる液晶表示制御装置におけるＴｙｐｅ-Ａパターン情報の特徴を示す表である。  
Ｔｙｐｅ-Ａには、図３に示したように、その階調レベルｎが１以外にｋを持たない、つまり、ｎが奇数である３２個の階調レベルが属している。これらのパターン情報を格納するために必要な記憶容量は、４×４（基本画素数）×１６（階調レベルの数／２）×６４（基本フレームの数）＝１６Ｋビットである。
【００３９】
ここで、階調レベルの数を１／２にしているのは、第３２階調レベルを中心にして、（３２−ｃ）と（３２＋ｃ）の関係（ただし、ｃは整数で、０＜ｃ＜３２。以下、「ペア階調」という。）にある２つの階調レベルについて、そのパターン情報を共有しているためである。すなわち、第（３２＋ｃ）階調レベルの各表示パターンは、ペア階調である第（３２−ｃ）階調レベルの対応する表示パターンを反転させる（オン表示画素をオフ表示画素に、オフ表示画素をオン表示画素にする。）ことで得ることができるため、パターン情報としては共有して選択部１３で信号の反転操作を行っている。
【００４０】
例えば、図４に示したように、第５階調レベルの基本パターン情報は、第０〜２フレームとしてオン状態の基本画素が１つの表示パターン（図４には一例として第０フレームを示した。第１および第２フレームは点灯画素の配置が異なっている。）と第３フレームとしてオン状態の基本画素が２つの表示パターンを有している。これに対し、第５９階調レベルの基本パターン情報は、第０〜２フレームとしてオフ状態の基本画素が１つの表示パターンと第３フレームとしてオフ状態の基本画素が２つの表示パターンを有しており、これらはペア階調である第５階調レベルの表示パターンをそれぞれ反転することで容易に生成することができる。
【００４１】
図５は、本発明の実施例に係わる液晶表示制御装置のテーブル１５におけるＴｙｐｅ-Ｂパターン情報の構成を示すイメージ図である。  
本発明の実施例に係わる液晶表示制御装置のテーブル１５におけるＴｙｐｅ-Ｂのパターン情報は、３２フレーム分の表示パターンで構成され、１フレーム分の表示パターンは、（４×４）の基本画素からなる基本パターン領域について各基本画素のオン/オフ状態を示している。
【００４２】
液晶表示パネル上では、Ｔｙｐｅ-Ａと同様に、選択された表示パターンが２行２列で展開されて表示され、連続する２フレーム中でオン状態の基本画素数を変えることで細かい階調表示を実現している。
【００４３】
フレームごとの具体的な点灯画素数は、（２）式から求めることができ、
ｎ／６４＝（ｍ＋１／２）／１６…………………………………（５）
となる。ただし、ｍは０以上の整数である。
【００４４】
（５）式は、ｍ個の画素がオン状態である基本フレームと（ｍ＋１）個の画素がオン状態である基本フレームとからなる１６セットのフレームセットで１つの階調レベルｎのパターン情報が構成されていることを意味している。
【００４５】
例えば、第２階調レベル［２／６４］では、（５）式から（０＋１／２）／１６となるので、第０フレームはすべての基本画素がオフ状態［０／１６］であり、第１フレームは１つの基本画素がオン状態［１／１６］になっている。同様に、偶数フレームはすべての基本画素がオフ状態であり、奇数フレームは１つの基本画素がオン状態になっている。
【００４６】
したがって、基本パターン領域が展開された（８×８）の表示領域でみれば、第０フレームはすべての基本画素がオフ状態［０／６４］であり、第１フレームは４つの画素がオン状態［４／６４］になっている。そして、以後、これらが繰り返えされる。このように、オン状態にある基本画素数を時間軸で分散することで、［２／６４］の階調を実現している。（（０＋４）／２フレーム→２）
【００４７】
第６階調レベルも同様に、（５）式から（１＋１／２）／１６となるので、第０フレームで［４／６４］を表示し、第１フレームで［８／６４］を表示し、これらを第３１フレームまで繰り返すことで［３／６４］を実現している。（（４＋８）／２フレーム→６）
【００４８】
このように、Ｔｙｐｅ-Ｂでは、２フレームごとに基本画素のオン状態が１つ多い表示パターンが存在している。なお、Ｔｙｐｅ-Ａと同様に、Ｔｙｐｅ-Ｂのパターン情報においても、パターン生成の原則に基づいてすべての基本フレームで異なる最適な表示パターンが生成されている。
【００４９】
図６は、本発明の実施例に係わる液晶表示制御装置におけるＴｙｐｅ-Ｂパターン情報の特徴を示す表である。  
Ｔｙｐｅ-Ｂには、図６に示したように、その階調レベルｎがｋ＝２を満たす１６個の階調レベルが属している。ただし、ここでは、Ｔｙｐｅ-Ａの図４と同様に、ペア階調は省略してある。
【００５０】
これらのパターン情報を格納するために必要な記憶容量は、４×４（基本画素数）×８（階調レベルの数／２）×３２（基本フレームの数）＝４Ｋビットである。
【００５１】
図７は、本発明の実施例に係わる液晶表示制御装置のテーブル１６におけるＴｙｐｅ-Ｃパターン情報の特徴を示す表である。ただし、第０階調レベル｛０／６４｝および第６４階調レベル｛６４／６４］については、簡単な回路で実装できるため、テーブル１６にパターン情報は格納されていない。
【００５２】
本発明の実施例に係わる液晶表示制御装置のテーブル１６におけるＴｙｐｅ-Ｃのパターン情報は、Ｔｙｐｅ-Ａ、Ｔｙｐｅ-Ｂとは異なり、階調レベルｎに応じて基本フレームの数Ｆと基本パターン領域における基本画素数Ｍが等しく設定されており、各階調レベルですべての基本フレームが同じ数の点灯画素を有している。そして、液晶表示パネル上では、（８×８）の表示領域に選択された表示パターンが展開される。
【００５３】
さらに、Ｔｙｐｅ-Ｃのパターン情報はｋの値によって図７に示したようにグループ分けされ、それぞれが異なる基本フレーム数Ｆで構成されている。すなわち、ｋ＝４である第４階調レベル｛４／６４｝、第１２階調レベル｛１２／６４｝、第２０階調レベル｛２０／６４｝、第２８階調レベル｛２８／６４｝、およびそれらのペア階調（以下、「グループ１」という。）はＦ＝Ｍ＝１６であり、ｋ＝８である第８階調レベル｛８／６４｝、第２８階調レベル｛２８／６４｝、およびそれらのペア階調（以下、「グループ２」という。）はＦ＝Ｍ＝８であり、ｋ＝１６である第１６階調レベル｛１６／６４｝、およびそのペア階調（以下、「グループ３」という。）はＦ＝Ｍ＝４であり、ｋ＝３２である第３２階調レベル｛３２／６４｝（以下、「グループ４」という。）はＦ＝Ｍ＝２となっている。
【００５４】
そして、Ｔｙｐｅ-Ｃでは、基本パターン領域における点灯画素数は、ｎ／ｋに設定されている。例えば、グループ１の第２０階調レベル［２０／６４］では、Ｍ＝１６であり、ｎ／ｋ＝５であるので、（４×４）の基本画素のうち常に５つがオン状態にあり、同様に、グループ２の第２４階調レベル［２４／６４］では、Ｍ＝８であり、ｎ／ｋ＝３であるので、（４×２）の基本画素のうち常に３つがオン状態にある。
【００５５】
また、グループ３の第１６階調レベル［１６／６４］では、Ｍ＝４であり、ｎ／ｋ＝１であるので、（２×２）の基本画素のうち常に１つがオン状態にあり、同様に、グループ４の第３２階調レベル［３２／６４］では、Ｍ＝２であり、ｎ／ｋ＝１であるので、（２×１）の基本画素のうち常に１つがオン状態にある。
【００５６】
これらのパターン情報を格納するために必要な記憶容量は、図７に示したように、グルーブ１が２×１（基本画素数）×１（階調レベルの数）×２（基本フレームの数）＝４ビットであり、グルーブ２が２×２（基本画素数）×１（階調レベルの数／２）×４（基本フレームの数）＝１６ビットであり、グルーブ３が４×２（基本画素数）×２（階調レベルの数／２）×８（基本フレームの数）＝１２８ビットであり、グルーブ４が４×４（基本画素数）×４（階調レベルの数／２）×１６（基本フレームの数）＝１Ｋビットである。
【００５７】
なお、Ｔｙｐｅ-Ａと同様に、Ｔｙｐｅ-Ｃのパターン情報においても、パターン生成の原則に基づいてすべての基本フレームで異なる最適な表示パターンが生成されている。
【００５８】
図２、図５、および図７で説明したように、本発明の実施例に係わる発明の名称では、２値の６４階調表示を行うために、およそ２３Ｋビットの記憶容量が必要である。従来の発明の名称では、同じ階調表示を行うためには、１２８Ｋビットの記憶容量が必要であるので、本実施例によれば、パターン情報のための記憶容量をおよそ１／６にすることができる。
【００５９】
図８は、本発明の実施例に係わる液晶表示制御装置の具体的な構成と動作を示す論理的な回路図である。ここでは、主に、図１に相当する部分の回路図を示し、以下、図１の構成要素に対応する部分には図１と同じ符号を使用する。
【００６０】
本発明の実施例に係わる液晶表示制御装置は、記憶部１２に格納されたテーブル１４〜１６、フレームカウンタ８１、テーブル１４〜１６の各制御回路８４〜８６、および選択部１３を備えている。そして、選択部１３は、テーブル１４〜１６からの出力信号を選択するためのセレクタ８２ａ〜８２ｃ、選択回路８３ａ〜８３ｃ、選択回路８３ａ〜８３ｃを制御するための演算回路８７、および選択回路８３ａ〜８３ｃからの出力を合成するＯＲ回路８８ａ〜８８ｄ（以下、「ＯＲ８８ａ〜８８ｄ」という。）を備えている。
【００６１】
フレームカウンタ８１の入力にはフレーム変化の同期信号であるフレームクロック（ＦＲＡＭＥ＿ＣＬＫ）が入力され、フレームカウンタ８１の出力（Ｆｒａｍｅ）は制御回路８４の第１の入力、制御回路８５の第１の入力、および制御回路８６の第１の入力へ供給されている。
【００６２】
制御回路８４の第１の入力には６ビットのＦｒａｍｅ［５：０］（以下、［５：０］など表記は信号がバス構成であることを表す。）が入力され、第２の入力には表示する現画素のＹ座標値の下位２ビットであるｙ［１：０］が入力され、制御回路８４の出力はテーブル１４（Ｔｙｐｅ-Ａ）へのアドレスデータとして記憶部１２へ供給されている。
【００６３】
制御回路８５の第１の入力にはＦｒａｍｅの下位５ビット（Ｆｒａｍｅ［４：０］）が入力され、第２の入力にはｙ［１：０］が入力され、制御回路８５の出力はテーブル１５（Ｔｙｐｅ-Ｂ）へのアドレスデータとして記憶部１２へ供給されている。
【００６４】
制御回路８６の第１の入力にはＦｒａｍｅの下位４ビット（Ｆｒａｍｅ［３：０］）が入力され、第２の入力にはｙ［１：０］が入力され、制御回路８６の出力はテーブル１６（Ｔｙｐｅ-Ｃ）へのアドレスデータとして記憶部１２へ供給されている。なお、テーブル１６には、図７に示した４グループの異なる構成を持つパターン情報が存在するが、ここでは一例として、グループ１に対応する構成を示した。
【００６５】
テーブル１４〜１６の出力は、階調レベルごとに４ビットのデータとして選択部１３のセレクタ８２ａ〜８２ｃへそれぞれ供給され、セレクタ８２ａ〜８２ｃの出力ＴＯｉ［３：０］（ｉは、階調レベルを示すサフィックスで、１≦ｉ≦３２。）は選択回路の入力へそれぞれ供給されている。
【００６６】
（１）〜（３）式で示したように、テーブル１４〜１６は、それぞれに属する階調レベルの数が異なるので、それに対応して出力ビット数も異なっている。例えば、テーブル１４にはベア階調を除いて（３）式で表される１６階調レベルのパターン情報が格納されているので、テーブル１４の出力ビット数は４×１６＝６４ビットとなる。
【００６７】
選択部１３の演算回路８７の入力には６ビットの階調レベル（Ｌ［５：０］）が入力され、演算回路８７の第１の出力Ｂａｓｓ＿Ｌ［５：０］は選択回路８３ａ〜８３ｃの制御入力へ供給され、第２の出力Ｌ［５］はセレクタ８２ａ〜８２ｃの制御入力へ供給されている。
【００６８】
選択回路８３ａ〜８３ｃの出力Ｏｉ［３：０］（１≦ｉ≦３２。）はＯＲ８８ａ〜８８ｄの入力へそれぞれ異なる階調レベルのセットとして供給されている。すなわち、ＯＲ８８ａには３２ビットのＯｉ［０］が入力され、ＯＲ８８ｂには３２ビットのＯｉ［１］が入力され、ＯＲ８８ｃには３２ビットのＯｉ［２］が入力され、ＯＲ８８ｄには３２ビットのＯｉ［３］が入力されている。
【００６９】
そして、ＯＲ８８ａ〜８８ｄの出力Ｌｏｕｔ［ｊ］（ｊ＝０，１，２，３。）は、現在の表示画素の表示状態（１：点灯、０：点灯しない。）を制御する。すなわち、ＯＲ８８ａの出力Ｌｏｕｔ［０］はＸ方向に連続する４画素の最初の画素として表示部へ供給され、ＯＲ８８ｂの出力Ｌｏｕｔ［１］はＸ方向に連続する４画素の２番目の画素として表示部へ供給され、ＯＲ８８ｃの出力Ｌｏｕｔ［２］はＸ方向に連続する４画素の３番目の画素として表示部へ供給され、ＯＲ８８ｄの出力Ｌｏｕｔ［３］はＸ方向に連続する４画素の４番目の画素として表示部へ供給されている。
【００７０】
テーブル１４〜１６は、制御回路８４〜８６からのアドレスデータに基づいて、それぞれ階調レベルごとに４ビットの表示パターンを出力する。
【００７１】
演算回路８７に入力されるＬ［５：０］は、その時点で液晶パネル上に表示する座標が（Ｘ，Ｙ）である画素の階調レベルｎ（Ｍａｘ：６４階調）を表している。そして、演算回路８７は、階調レベルｎがｎ＞３２である場合に、補数式（ｐ＝６４−ｎ）によりペア階調ｐを求めて出力する。
【００７２】
セレクタ８２ａ〜８２ｃは、演算回路８７からのＬ［５］に基づいて、Ｌ［５］が“１”（ｎ＞３２））の場合に、テーブル１４〜１６からの入力をそれぞれ反転して出力する。
【００７３】
選択回路８３ａ〜８３ｃは、演算回路８７からのＢａｓｓ＿Ｌ［５：０］に基づいて、選択されている階調レベルについてはセレクタ８２ａ〜８２ｃの入力をそのまま出力し、それ以外の階調レベルについては４ビットのＯｉ［３：０］をすべて“０”に設定して出力する。
【００７４】
例えば、Ｌ「３：０」として２１（第２１階調レベル）が指定されると、セレクタ８２ａはテーブル１４からの入力をそのまま選択回路８３ａへ出力し、選択回路８３ａはセレクタ８２ａからの入力のうち第２１階調レベルに対応する入力をＯｉ［３：０］（ｉ＝２１）へ出力する。
【００７５】
また、選択回路８３ａは、第２１階調レベル以外の出力Ｏｉ［３：０］（ｉ≠２１）を“０”に設定し、さらに、選択回路８３ｂおよび８３ｃは、すべてのＯｉ［３：０］（１≦ｉ≦３２）を“０”に設定する。
【００７６】
ＯＲ８８ａ〜８８ｄは、Ｘ方向の画素ごとに、Ｏｉ［ｊ］（１≦ｉ≦３２、ｊ＝０，１，２，または３。）を合成する。すなわち、ＯＲ８８ａはＯｉ［０］（１≦ｉ≦３２。）を合成し、ＯＲ８８ｂはＯｉ［１］（１≦ｉ≦３２。）を合成し、ＯＲ８８ｃはＯｉ［２］（１≦ｉ≦３２。）を合成し、ＯＲ８８ｄはＯｉ［３］（１≦ｉ≦３２。）を合成する。
【００７７】
上述したように、選択されている階調レベル以外のＯｉ［ｊ］はすべて“０”に設定されているので、Ｌｏｕｔ［ｊ］として、選択されている階調レベルに対応したパターン情報が出力される。
【００７８】
なお、ここで説明した図８は、本発明の実施例に係わる液晶表示制御装置の具体的な構成と動作を説明するための論理的な回路図であり、実際にはその一部または全部を内蔵したマイクロコンピュータのプログラムとして実装している。
【００７９】
上記実施例によれば、（８×８）画素の表示領域を表示品質を低下させずに（４×４）画素以下の表示パターンで６４階調表示するので、良好な表示品質を実現するためのルックアップテーブルの記憶容量を大幅に削減することができる。
【００８０】
したがって、特にメモリを内蔵したマイクロコンピュータによって液晶表示パネルの表示制御を行う場合等、メモリ容量が少ない場合に効果的である。
【００８１】
上述の実施例では、表示パネルは２値表示を行うとしたが、本発明はこれに限られるものではなく、例えば、３原色（Ｒ、Ｇ、Ｂ）それぞれに同様の構成を適用して容易にカラー表示に対応することができる。
【００８２】
また、上述の実施例では、一例として、６４階調表示（総階調レベル数Ｎ＝６４）について説明したが、本発明はこれに限られるものではなく、原理的にはより高い階調表示に対しても適用することができる。特に、総階調レベル数Ｎが４ｎ２（ただし、ｎは２以上の整数）で表される場合、基本パターン領域の構成をｎ×ｎ（Ｘ方向ｎ画素、Ｙ方向ｎ画素）にできるため、表示品質の劣化が少ない階調表示が得られる。ただし、ｎ２が奇数の場合には、総階調レベル数Ｎは、Ｎ＝４ｎ２＋１であることが好ましい。
【００８３】
以上、本発明の実施例を説明したが、本発明は上記実施例に限定されるものではなく、その主旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施例には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
【図面の簡単な説明】
【００８４】
【図１】本発明の実施例に係わる液晶表示制御装置を示す回路ブロック図。
【図２】本発明の実施例に係わる液晶表示制御装置のテーブル１４におけるＴｙｐｅ-Ａパターン情報の構成を示すイメージ図。
【図３】本発明の実施例に係わる液晶表示制御装置におけるＴｙｐｅ-Ａパターン情報の特徴を示す表。
【図４】本発明の実施例に係わる液晶表示制御装置におけるペア階調の一例を示す図。
【図５】本発明の実施例に係わる液晶表示制御装置のテーブル１５におけるＴｙｐｅ-Ｂパターン情報の構成を示すイメージ図。
【図６】本発明の実施例に係わる液晶表示制御装置におけるＴｙｐｅ-Ｂパターン情報の特徴を示す表。
【図７】本発明の実施例に係わる液晶表示制御装置のテーブル１６におけるＴｙｐｅ-Ｃパターン情報の特徴を示す表。
【図８】本発明の実施例に係わる液晶表示制御装置の具体的な構成と動作を示す論理的な回路図。
【符号の説明】
【００８５】
１１  制御部
１２  記憶部
１３  選択部
１４  パターン情報テーブル（Ｔｙｐｅ-Ａ）
１５  パターン情報テーブル（Ｔｙｐｅ-Ｂ）
１６  パターン情報テーブル（Ｔｙｐｅ-Ｃ）
８１  フレームカウンタ
８２ａ〜８２ｃ  セレクタ
８３ａ〜８３ｃ  選択回路
８４〜８６  制御回路
８７  演算回路
８８ａ〜８８ｄ  ＯＲ回路
【図１】
2008203662.tif 000003
【図２】
2008203662.tif 000004
【図３】
2008203662.tif 000005
【図４】
2008203662.tif 000006
【図５】
2008203662.tif 000007
【図６】
2008203662.tif 000008
【図７】
2008203662.tif 000009
【図８】
2008203662.tif 000010