(57)【要約】【課題】密着性が高く、比抵抗が低い導電膜を成膜する。【解決手段】本発明のターゲット１１はＣｕを主成分とし、第一の添加金属であるＺｒが添加されており、このターゲットをスパッタリングして得られる第一の導電膜はＣｕを主成分とし、Ｚｒを含有する。このような膜はシリコンやガラスに対する密着性が高いだけでなく、比抵抗も低く、Ｃｕがシリコン層に拡散し難いので、シリコン層やガラス基板表面に形成される電極や金属配線に特に適している。ターゲット１１に更に、Ｍｎと、Ｚｎと、Ｓｎ等の第二の添加金属を添加すればシリコン、ガラス、ＩＴＯに対する密着性がより高くなる。【選択図】図２
2008112989.tif 000002
【特許請求の範囲】
【請求項１】
Ｃｕを主成分とし、
第一の添加金属が添加されたターゲットであって、
前記第一の添加金属はＺｒであるターゲット。
【請求項２】
前記第一の添加金属の含有量は、前記ターゲット全体の０．１原子％以上１０原子％以下である請求項１記載のターゲット。
【請求項３】
Ｍｎと、Ｚｎと、Ｓｎとからなる群より選択されるいずれか１種類以上の第二の添加金属が添加された請求項１又は請求項２のいずれか１項記載のターゲット。
【請求項４】
表面にシリコン層と、ガラス基板と、透明導電膜のいずれか１つ又は２つ以上が露出した成膜対象物を、真空雰囲気が形成された真空槽内に配置した状態で、前記真空槽内部に配置された請求項１乃至請求項３のいずれか１項記載の前記ターゲットをスパッタリングして、前記成膜対象物表面に導電膜を形成する成膜方法。
【請求項５】
前記スパッタリングは、前記真空槽内に酸化ガス又は窒化ガスのいずれか一方又は両方を含有する反応ガスを導入して行う請求項４記載の成膜方法。
【請求項６】
請求項１乃至請求項３のいずれか１項記載のターゲットが配置された真空槽内に、成膜対象物を配置した状態で、前記ターゲットをスパッタリングし、前記成膜対象物の表面上に導電膜を成膜した後、
前記導電膜の表面に透明導電膜からなる電極を配置する透明電極の成膜方法。
【請求項７】
ゲート電極と、シリコンを主成分とするドレイン領域と、シリコンを主成分とするソース領域とを有し、
前記ゲート電極に電圧を印加すると、前記ドレイン領域と前記ソース領域が導通する薄膜トランジスタを成膜対象物とし、
請求項１乃至請求項３のいずれか１項記載のターゲットが配置された真空槽内に、前記成膜対象物を配置した状態で、前記ターゲットをスパッタリングして、前記ドレイン領域の表面と、前記ソース領域の表面のいずれか一方又は両方に導電膜が形成された薄膜トランジスタ。
【請求項８】
ゲート電極と、シリコンを主成分とするドレイン領域と、シリコンを主成分とするソース領域とを有し、
前記ゲート電極に電圧を印加すると、前記ドレイン領域と前記ソース領域が導通する薄膜トランジスタであって、
前記ゲート電極はガラス基板に密着する導電膜を有し、
前記導電膜は、ガラス基板を真空槽内に配置した状態で、請求項１乃至請求項３のいずれか１項記載のターゲットを前記真空槽内でスパッタリングして形成された薄膜トランジスタ。
【請求項９】
基板と、基板表面上に配置された請求項７又は請求項８のいずれか１項記載の薄膜トランジスタとを有する薄膜トランジスタ付パネルであって、
前記導電膜の表面上には、前記導電膜と電気的に接続された上部導電膜が配置され、
前記上部導電膜は、Ｃｕを主成分とし、第一の金属であるＺｒが添加されたターゲットを真空槽内でスパッタリングして形成された薄膜トランジスタ付パネル。
【請求項１０】
前記導電膜と、前記上部導電膜の間には、銅を主成分とする銅膜が前記導電膜と前記上部導電膜の両方に密着配置された請求項９記載の薄膜トランジスタ付パネル。
【請求項１１】
基板を有し、
前記基板表面上には、ゲート電極と、
シリコンを主成分とするドレイン領域と、
シリコンを主成分とするソース領域と、
透明導電膜とがそれぞれ配置され、
前記ゲート電極に電圧を印加すると、前記ドレイン領域と前記ソース領域とが導通し、前記透明導電膜に電流が流れるように構成された薄膜トランジスタ付パネルであって、
前記透明導電膜と前記ゲート電極に亘って配置された導電膜を有し、
前記導電膜は請求項１乃至請求項３のいずれか１項記載のターゲットをスパッタリングして形成された薄膜トランジスタ付パネル。
【請求項１２】
シリコンを主成分とするシリコン層と接触する導電膜を有する薄膜トランジスタの製造方法であって、
銅を主成分とし、Ｚｒを含有するターゲットを真空雰囲気中でスパッタリングして、前記導電膜を形成する薄膜トランジスタの製造方法。
【請求項１３】
透明導電膜に接触する導電膜を有する薄膜トランジスタの製造方法であって、
銅を主成分とし、Ｚｒを含有するターゲットを真空雰囲気中でスパッタリングして、前記導電膜を形成する薄膜トランジスタの製造方法。
【請求項１４】
シリコンを主成分とするシリコン層と、透明導電膜と、導電膜とを有し、
前記導電膜は前記シリコン層と前記透明導電膜に接触する薄膜トランジスタの製造方法であって、
銅を主成分とし、Ｚｒを含有するターゲットを真空雰囲気中でスパッタリングして、前記導電膜を形成する薄膜トランジスタの製造方法。
【請求項１５】
ガラス基板と接触する導電膜を有する薄膜トランジスタの製造方法であって、
銅を主成分とし、Ｚｒを含有するターゲットを真空雰囲気中でスパッタリングして、前記導電膜を形成する薄膜トランジスタの製造方法。
【請求項１６】
シリコンを主成分とするシリコン層と、ガラス基板と、透明導電膜のうち、いずれか１つ又は２つ以上に接触する下部導電膜と、
銅を主成分し、前記下部導電膜の表面に形成された銅膜と、
前記銅膜の表面に形成された上部導電膜とを有し、
前記上部導電膜に透明導電膜が接触する薄膜トランジスタの製造方法であって、
銅を主成分とし、Ｚｒを含有するターゲットを真空雰囲気中でスパッタリングして、前記下部導電膜と前記上部導電膜のいずれか一方又は両方を形成する薄膜トランジスタの製造方法。 
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品向け金属配線膜、ならびに、その成膜方法としてのスパッタリングプロセスに関するものである。
【背景技術】
【０００２】
従来、電子部品用の金属配線膜には、ＡｌやＣｕなどの低抵抗材料やＭｏ、Ｃｒ等が使用されている。たとえばＴＦＴ（Ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ）液晶ディスプレイではパネルの大型化とともに、配線電極の低抵抗化の要求が大きくなってきており、低抵抗配線としてＡｌやＣｕを用いる必要性が高まっている。
【０００３】
ＴＦＴで用いられているＡｌ配線では後工程でのヒロック発生や、Ａｌ配線をソースドレイン電極として用いた場合の下地Ｓｉ層への拡散の問題、ＩＴＯ（インジウム・錫酸化物）からなる透明電極とのコンタクト抵抗の劣化などの問題があり、それらを回避するため、ＭｏやＣｒ及びそれらを主成分とする合金膜を前後に積層するバリア層が必要となる。
【０００４】
一方、Ｃｕ配線に関しては、ＣｕはＡｌより低抵抗な材料である。ＡｌはＩＴＯ透明電極とのコンタクト抵抗の劣化が問題とされるが、Ｃｕは酸化しにくいためコンタクト抵抗も良好である。
【０００５】
従って、Ｃｕを低抵抗配線膜として用いる必要性が高まっている。しかし、Ｃｕは他の配線材料と比べて、ガラスやＳｉ等の下地材料との密着性が悪いという問題や、ソースドレイン電極として用いた場合、Ｓｉ層にＣｕが拡散するという問題があるため、Ｃｕ配線と他の層との界面に密着性の向上や拡散防止のためのバリア層が必要となる。
また半導体で用いられているＣｕメッキの下地Ｃｕシード層に関しても、上記と同様に拡散の問題から、ＴｉＮやＴａＮ等の拡散防止のバリア層が必要となっている。
【０００６】
Ｃｕを主成分とした電子部品向け金属配線膜の関連特許としては、ＣｕにＭｏ等の元素を添加することを特徴とする技術(特開２００５−１５８８８７)や、純粋なＣｕのスパッタリングによる成膜プロセス中に窒素や酸素を導入することを特徴とする技術(特開平１０−１２１５１)が知られているが、いずれも密着性や低抵抗化及びヒロックに対する耐性に問題がある。
【特許文献１】特開２００５−１５８８８７号公報
【特許文献２】特開平１０−１２１５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、上記のような従来技術の課題を解決し、低抵抗、ＩＴＯ透明電極とのコンタクト抵抗、ガラスやＳｉとの密着性、ソースドレイン電極として用いた場合のＳｉ層との拡散防止、ヒロック耐性、これらデバイスに対して要求される膜特性の優れたＣｕ系配線膜およびＣｕ系バリア層膜の製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明はターゲットであって、Ｃｕを主成分とし、第一の添加金属が添加されたターゲットであって、前記第一の添加金属はＺｒであるターゲットである。
本発明はターゲットであって、前記第一の添加金属の含有量は、前記ターゲット全体の０．１原子％以上１０原子％以下のターゲットである。
本発明はターゲットであって、Ｍｎと、Ｚｎと、Ｓｎとからなる群より選択されるいずれか１種類以上の第二の添加金属が添加されたターゲットである。
本発明は成膜方法であって、表面にシリコン層と、ガラス基板と、透明導電膜のいずれか１つ又は２つ以上が露出した成膜対象物を、真空雰囲気が形成された真空槽内に配置した状態で、前記真空槽内部に配置された前記ターゲットをスパッタリングして、前記成膜対象物表面に導電膜を形成する成膜方法である。
本発明は成膜方法であって、前記スパッタリングは、前記真空槽内に酸化ガス又は窒化ガスのいずれか一方又は両方を含有する反応ガスを導入して行う成膜方法である。
本発明は透明電極の成膜方法であって、前記ターゲットが配置された真空槽内に、成膜対象物を配置した状態で、前記ターゲットをスパッタリングし、前記成膜対象物の表面上に導電膜を成膜した後、前記導電膜の表面に透明導電膜からなる電極を配置する透明電極の成膜方法である。
本発明は薄膜トランジスタであって、ゲート電極と、シリコンを主成分とするドレイン領域と、シリコンを主成分とするソース領域とを有し、前記ゲート電極に電圧を印加すると、前記ドレイン領域と前記ソース領域が導通する薄膜トランジスタを成膜対象物とし、前記ターゲットが配置された真空槽内に、前記成膜対象物を配置した状態で、前記ターゲットをスパッタリングして、前記ドレイン領域の表面と、前記ソース領域の表面のいずれか一方又は両方に導電膜が形成された薄膜トランジスタである。
本発明は、ゲート電極と、シリコンを主成分とするドレイン領域と、シリコンを主成分とするソース領域とを有し、前記ゲート電極に電圧を印加すると、前記ドレイン領域と前記ソース領域が導通する薄膜トランジスタであって、前記ゲート電極はガラス基板に密着する導電膜を有し、前記導電膜は、ガラス基板を真空槽内に配置した状態で、前記ターゲットを前記真空槽内でスパッタリングして形成された薄膜トランジスタである。
本発明は基板と、基板表面上に配置された前記薄膜トランジスタとを有する薄膜トランジスタ付パネルであって、前記導電膜の表面上には、前記導電膜と電気的に接続された上部導電膜が配置され、前記上部導電膜は、Ｃｕを主成分とし、第一の金属であるＺｒが添加されたターゲットを真空槽内でスパッタリングして形成された薄膜トランジスタ付パネルである。
本発明は薄膜トランジスタ付パネルであって、前記導電膜と、前記上部導電膜の間には、銅を主成分とする銅膜が前記導電膜と前記上部導電膜の両方に密着配置された薄膜トランジスタ付パネルである。
本発明は、基板を有し、前記基板表面上には、ゲート電極と、シリコンを主成分とするドレイン領域と、シリコンを主成分とするソース領域と、透明導電膜とがそれぞれ配置され、前記ゲート電極に電圧を印加すると、前記ドレイン領域と前記ソース領域とが導通し、前記透明導電膜に電流が流れるように構成された薄膜トランジスタ付パネルであって、前記透明導電膜と前記ゲート電極に亘って配置された導電膜を有し、前記導電膜は前記ターゲットをスパッタリングして形成された薄膜トランジスタ付パネルである。
本発明は、シリコンを主成分とするシリコン層と接触する導電膜を有する薄膜トランジスタの製造方法であって、銅を主成分とし、Ｚｒを含有するターゲットを真空雰囲気中でスパッタリングして、前記導電膜を形成する薄膜トランジスタの製造方法である。
本発明は、透明導電膜に接触する導電膜を有する薄膜トランジスタの製造方法であって、銅を主成分とし、Ｚｒを含有するターゲットを真空雰囲気中でスパッタリングして、前記導電膜を形成する薄膜トランジスタの製造方法である。
本発明は、シリコンを主成分とするシリコン層と、透明導電膜と、導電膜とを有し、前記導電膜は前記シリコン層と前記透明導電膜に接触する薄膜トランジスタの製造方法であって、銅を主成分とし、Ｚｒを含有するターゲットを真空雰囲気中でスパッタリングして、前記導電膜を形成する薄膜トランジスタの製造方法である。
本発明は、ガラス基板と接触する導電膜を有する薄膜トランジスタの製造方法であって、銅を主成分とし、Ｚｒを含有するターゲットを真空雰囲気中でスパッタリングして、前記導電膜を形成する薄膜トランジスタの製造方法である。
本発明は、シリコンを主成分とするシリコン層と、ガラス基板と、透明導電膜のうち、いずれか１つ又は２つ以上に接触する下部導電膜と、銅を主成分し、前記下部導電膜の表面に形成された銅膜と、前記銅膜の表面に形成された上部導電膜とを有し、前記上部導電膜に透明導電膜が接触する薄膜トランジスタの製造方法であって、銅を主成分とし、Ｚｒを含有するターゲットを真空雰囲気中でスパッタリングして、前記下部導電膜と前記上部導電膜のいずれか一方又は両方を形成する薄膜トランジスタの製造方法である。
【発明の効果】
【０００９】
本発明によれば、低抵抗で、かつ成膜対象物に対して密着性の高い導電膜が得られる。また、導電膜をシリコン層と密着するよう形成した場合、そのシリコン層に銅の拡散が起こらない。導電膜を透明導電膜と密着するよう形成した場合、透明導電膜に対するコンタクト抵抗も低い。従って、シリコン層や透明導電膜に密着する膜、具体的には、ＴＦＴのソース電極やドレイン電極や、それら電極のバリア膜として特に適している。
【発明を実施するための最良の形態】
【００１０】
本発明により導電膜を形成する工程について詳細に説明する。
図１の符号１は本発明に用いる成膜装置の一例を示している。成膜装置１は真空槽からなる第一の成膜室２を有しており、第一の成膜室２には真空排気系９と、スパッタガス供給系６と、反応ガス供給系８とが接続されている。
【００１１】
この成膜装置１を用いて導電膜を成膜するには、先ず、真空排気系９によって第一の成膜室２の内部を真空排気し、真空排気を続けながらスパッタガス供給系６からスパッタガスを供給し、必要に応じて反応ガス供給系８から反応ガス（ここでは酸素ガス、Ｏ2）を第一の成膜室２内部に導入し、所定圧力の第一の真空雰囲気を形成する。
第一の成膜室２の内部には、後述する本発明のターゲット１１が配置されている。ターゲット１１は板状であって、第一の成膜室２の内部には、ターゲット１１の表面と対面する位置に基板ホルダ７が配置されている。
【００１２】
図２（ａ）の符号２１は基板２２の表面にシリコン層２３（ここではアモルファスシリコン層）が形成された成膜対象物を示しており、上記第一の真空雰囲気を維持したまま成膜対象物２１を第一の成膜室２内部に搬入し、シリコン層２３が形成された面をターゲット１１に向けた状態で該成膜対象物２１を基板ホルダ７に保持させる。
基板ホルダ７の裏面側には加熱手段４が配置されており、加熱手段４に通電して基板ホルダ７上の成膜対象物２１を所定の成膜温度に加熱する。
【００１３】
本発明のターゲット１１は銅を主成分とし、第一の添加金属であるＺｒを含有している。後述するように、透明導電膜と接触する第二の導電膜を形成する場合には、Ｚｒに加え、Ｍｎと、Ｚｎと、Ｓｎとからなる群より選択されるいずれか１種類以上の第二の添加金属もターゲット１１に含有される。
【００１４】
ターゲット１１は第一の成膜室２の外部に配置された電源５に接続されており、第一の真空雰囲気を維持しながら、電源５からターゲット１１に電圧を印加すると、ターゲット１１がスパッタリングされる。
ターゲット１１に第一の添加金属だけが添加された場合にはスパッタリングによってＣｕのスパッタ粒子とＺｒのスパッタ粒子とが放出され、第一の添加金属に加えて第二の添加金属が添加された場合には、Ｃｕのスパッタ粒子と、Ｚｒのスパッタ粒子に加え、第二の添加金属のスパッタ粒子も放出される。
【００１５】
上述したように、成膜対象物２１はシリコン層２３が配置された側の面がターゲット１１に向けられているので、ターゲット１１から放出されたスパッタ粒子はシリコン層２３の表面に到達し、薄膜が成長する。
【００１６】
薄膜の組成はターゲット１１の組成と略等しくなるので、ターゲット１１に第一の添加金属だけが添加された場合には、シリコン層２３表面に銅を主成分とし、Ｚｒが含有された第一の導電膜２５が成長し（図２（ｂ））、第一の添加金属に加え、第二の添加金属も添加された場合には、シリコン層２３表面に銅を主成分とし、Ｚｒと第二の添加金属とが含有された第二の導電膜（ここでは不図示）が成長する。
尚、本発明は、第一の導電膜２５又は第二の導電膜をシリコン層表面に成長させるだけでなく、ガラス基板の表面に成長させることもできる。
第一、第二の導電膜２５が成長している間、成膜対象物２１を上述した成膜温度に維持すると、第一、第二の導電膜２５のシリコン層２３や基板２２（例えばガラス基板）に対する密着性がより高くなる。
【００１７】
第一の成膜室２には真空槽で構成された第二の成膜室３が接続されている。第二の成膜室３には真空排気系９とスパッタガス供給系６とが接続されており、真空排気系９で第二の成膜室３内部を真空排気した後、真空排気を続けながらスパッタガス供給系６からスパッタガスを供給して、第二の成膜室３内部に反応ガスを含有しない第二の真空雰囲気を形成しておく。
【００１８】
第一の導電膜２５又は第二の導電膜を所定膜厚まで成長させた後、成膜対象物２１の一部を後述する「密着性」と、「比抵抗」と、「拡散防止」、「反応ガスの導入」の各試験のために成膜装置１から取り出し、不図示の加熱装置に搬入して加熱処理（アニール処理）を行い、残りの成膜対象物２１を第二の真空雰囲気を維持したまま第二の成膜室３内部に搬入する。
【００１９】
第二の成膜室３内部には銅を主成分とし、Ｚｒと添加金属のいずれも含有しない銅ターゲット１５が配置されており、第二の真空雰囲気を維持しながら、第二の成膜室３を接地電位に置いた状態で銅ターゲット１５に負電圧を印加してスパッタリングすると、第一の導電膜２５又は第二の導電膜の表面に、銅を主成分とし、Ｚｒと添加金属のいずれも含有しない銅膜が成長する。
図２（ｃ）は銅膜２６が形成された状態を示しており、この状態の成膜対象物２１を成膜装置１から取り出し、後述する「電極評価試験」に用いた。
【実施例】
【００２０】
銅を主成分とし、Ｚｒと、添加金属（Ｍｎ、Ｓｎ、又はＺｎ）の添加量がそれぞれ異なるターゲット１１を作製し、各ターゲット１１を用いて図２（ａ）、（ｂ）に示した工程で、ガラス基板表面に第一の導電膜２５又は第二の導電膜を成膜した後、更にアニール処理を行い、試験片を作製した。
【００２１】
ターゲット１１中のＺｒの含有量と、添加金属の種類と、添加金属の含有量と、後アニール温度（アニール処理の時の加熱温度）をそれぞれ下記表１、２に記載する。
【００２２】
【表１】
2008112989.tif 000003
【００２３】
【表２】
2008112989.tif 000004
【００２４】
上記表１、２中の「後アニール温度、０℃」とは第一、第二の導電膜２５成膜後に加熱を行わなかった場合である。また、第一、第二の導電膜２５の成膜条件は、ターゲット１１の形状は直径７インチの円盤状であり、第一、第二の導電膜２５の目標膜厚はそれぞれ３００ｎｍであり、スパッタガスの種類がＡｒガスであり、成膜時における第一の成膜室２内部の全圧が０．４Ｐａであった。
各試験片について下記の条件で「密着性試験」を行った。
【００２５】
＜密着性試験＞
ガラス基板の第一の導電膜２５又は第二の導電膜を形成した面に先端が鋭利なカッタナイフで１ｍｍ角のマスを１０行×１０列、計１００個の刻みを入れ、粘着テープ（型番６１０のスコッチテープ）を貼り付けた後、粘着テープを剥がした時に残存する膜の個数で評価した。全部剥離した場合は０／１００、１つも剥離しない場合は１００／１００となり、分子の数が大きい程密着性が高いことになる。その結果を上記表１、２に記載した。
【００２６】
上記表１、２から分かるように、Ｚｒも添加金属も含有しない銅ターゲットを用いた場合、形成された薄膜はＺｒも添加金属も含有しておらず、後アニール温度を高くしても密着性は悪かった。
これに対し、Ｚｒを含有する第一の導電膜２５は密着性が高かった。更に、Ｚｒと第二の添加金属とを含有する第二の導電膜は、後アニール温度が低くても密着性が高かった。
【００２７】
以上のことから、Ｚｒをターゲットに含有させるだけでも密着性の改善は見られるが、Ｚｒに加えて第二の添加金属をターゲットに含有させれば、Ｓｉやガラスに対してより密着性の高い導電膜が得られることが分かった。
【００２８】
＜比抵抗試験＞
上記密着性試験で作製した試験片のうち、ターゲット１１のＭｎ含有量が１．０原子％（ａｔ％）であった試験片と、Ｚｒの含有量がそれぞれ１．０ａｔ％であった試験片について第一、第二の導電膜２５の比抵抗を測定した。
【００２９】
これとは別に、純銅からなるターゲット１１で銅膜を形成して比較対照の試験片とし、該試験片の銅膜の比抵抗も測定した。それらの結果を図３、４に記載する。
図３、４から分かるように、Ｚｒや添加金属の含有量が多くなる程比抵抗が増加したが、後アニール温度が高くなる程比抵抗は減少する傾向があった。これは、Ｚｒのような添加金属は、第一、第二の導電膜２５の主成分であるＣｕと固溶しない性質を持つため、アニール処理によってＺｒや添加金属が析出してＣｕ単体としての抵抗値に近づいたためである。
【００３０】
＜拡散防止試験＞
成膜対象物をガラス基板からシリコン基板に代え、後アニール温度を全て４５０℃に設定した以外は、上記「密着性試験」、「比抵抗試験」に用いた試験片と同じ条件で、第一又は第二の導電膜を成膜し、シリコン基板のシリコン層（アモルファスシリコン層）２３表面に、第一又は第二の導電膜が密着形成された試験片を得た。
各試験片について、該試験片から第一、第二の導電膜２５をエッチング除去した後のシリコン層（アモルファスシリコン層）２３表面を電子顕微鏡で観察し、表面が平滑なものを拡散「無し」とし、表面に凹凸が形成されたものを拡散「有り」として評価した。
【００３１】
その評価結果を、ターゲット１１中の第一、第二の添加金属の添加量と共に下記表３に記載する。尚、表３には、同じターゲット１１、同じ後アニール温度でガラス基板表面に第一、第二の導電膜を成膜した試験片の「密着性試験」の結果も合わせて記載した。
ＺｒとＭｎの含有量がそれぞれ１ａｔ％のターゲット１１を用いた場合と、純銅ターゲットを用いた場合の、エッチング後のシリコン層２３の表面を撮影した電子顕微鏡写真を図５、６に示す。
【００３２】
【表３】
2008112989.tif 000005
【００３３】
上記表３と、図５、６から明らかなように、Ｚｒを含有するターゲット１１を用いた試験片では、ＭｎやＳｎやＺｎ等の添加金属の含有量がゼロであっても、シリコン層表面は平滑なままであり、シリコン層への銅の拡散は確認されなかった。
【００３４】
これに対し、Ｚｒを含有しないターゲット１１を用いた試験片では、ターゲット１１にＭｎやＳｎやＺｎが添加されていても、シリコン層表面でＣｕとの反応による組成変化が起こって表面が粗面化し、シリコン層に銅が拡散したことが確認された。
以上のことから、ターゲット１１にＺｒが含有されていれば、第一、第二の導電膜２５からシリコン層２３への銅の拡散が防止されることが確認された。
【００３５】
＜反応ガス導入試験＞
上記密着性試験に用いたターゲット１１のうち、ＺｒとＭｎとがそれぞれ１．０ａｔ％含有されたターゲット１１を用い、スパッタリング時に反応ガス（ここでは酸素ガス、Ｏ2）を導入した以外は、上記「密着性試験」と同じ条件で第二の導電膜を形成した後、成膜対象物２１を３５０℃、真空雰囲気中でアニール処理を行い、試験片を得た。これとは別に、ＺｒとＭｎを含有しない純銅ターゲットを用いた以外は同じ条件で銅膜を形成し、比較対照の試験片を得た。
【００３６】
各試験片について第二の導電膜及び銅膜の比抵抗を測定した。その測定結果を図７のグラフに示す。図７の縦軸は比抵抗を示し、横軸はスパッタリング時の酸素添加量を示しており、ここで酸素添加量とは第一の成膜室２の全圧から、第一の成膜室２内の酸素分圧を除した値に１００を乗じた値である。
【００３７】
図７から明らかなように、成膜時の酸素ガス導入量がゼロのときには、第二の導電膜は銅膜に比べて比抵抗は高かったが、酸素ガスの導入量が増えると比抵抗は下がり、酸素ガス分圧が３％の時には、第二の導電膜の比抵抗は銅膜と略等しくなった。
これは、ＣｕはＯ2との化合物を作りにくく、ＺｒやＭｎと優先的に反応して形成された酸化物は、Ｃｕと積極的に分離するためと考えられる。
【００３８】
酸素ガス分圧１０％の時までは、第二の導電膜の比抵抗は銅膜と略等しかったが、酸素ガス分圧が１０％を超えると、第二の導電膜の比抵抗は銅膜よりも高くなった。これは、所定量以上の酸素ガスを添加するとＣｕの酸化が進行し、その結果、第二の導電膜全体の比抵抗が上昇するためと考えられる。
【００３９】
＜電極評価試験＞
上記「密着性試験」で用いたターゲット１１のうち、Ｚｒと添加金属（Ｍｎ、Ｓｎ、Ｚｎ）の含有量がそれぞれ１ａｔ％である３種類のターゲット１１を用い、目標を膜厚を３５０ｎｍへ変えた以外は上記「密着性試験」と同じ条件で、シリコン基板のシリコン層表面と、ガラス基板の表面に第二の導電膜からなる電極を形成し、試験片を得た。
【００４０】
これとは別に、上記３種類のターゲット１１を用いて膜厚５０ｎｍの第二の導電膜をシリコン基板のシリコン層２３表面とガラス基板表面にそれぞれに形成した後、上記図２（ｃ）に示したように、純銅ターゲットを用いて第二の導電膜表面に膜厚３００ｎｍの銅膜２６を形成し、第二の導電膜と、銅膜２６の積層膜からなる電極が形成された試験片を得た。
【００４１】
比較対照として、シリコン基板のシリコン層２３表面とガラス基板表面に膜厚３５０ｎｍの銅膜からなる電極が形成された試験片を作成した。
試験片のうち、成膜対象物がガラス基板のものについて上記「密着性試験」と「比抵抗試験」を行い、成膜対象物がシリコン基板のものについて「拡散防止試験」を行った。その評価結果を下記表４に記載する。
【００４２】
【表４】
2008112989.tif 000006
【００４３】
上記表４から明らかなように、シリコン層２３の表面に直接銅膜２６を形成した試験片では、シリコン層への銅の拡散が起こったが、シリコン層２３表面に第二の導電膜を形成してから銅膜２６を形成した試験片では、シリコン層２３への銅の拡散が起こらなかった。
【００４４】
また、薄膜の第二の導電膜と厚膜の銅膜２６とで電極を構成した場合には、厚膜の第二の導電膜だけで電極を構成した場合と比べ比抵抗が小さく、その値は銅膜２６で電極を構成した場合と略等しかった。以上のことから、電極を第一又は第二の導電膜と銅膜２６とで構成すれば、シリコン層への銅の拡散が防止され、かつ比抵抗が小さく、ガラス基板やシリコン層２３表面に形成する電極として特に優れていることが確認された。
【００４５】
＜ＩＴＯコンタクト抵抗＞
上記「密着性試験」で用いたターゲット１１のうち、Ｚｒと添加金属（Ｍｎ、Ｓｎ、Ｚｎ）の含有量がそれぞれ１ａｔ％である３種類のターゲット１１を用い、成膜対象物であるガラス基板の表面に第二の導電膜を形成した後、該導電膜をパターニングして薄膜電極を作成した。尚、第二の導電膜の成膜条件は、成膜対象物をガラス基板に変えた以外は、上記「密着性試験」と同じとした。
【００４６】
次いで、ガラス基板の薄膜電極が形成された側の面にＩＴＯ薄膜を成膜後、該ＩＴＯ薄膜をパターニングして、ＩＴＯからなり、薄膜電極と接触する接続電極を作成し、３種類の試験片を得た。
更に、比較対照として、Ａｌターゲットと、純銅ターゲットを用いて、上記と同様の条件で２種類の試験片を作成した。これら５種類の試験片について、アニール処理前とアニール処理後（後アニール温度２５０℃）のコンタクト抵抗（薄膜電極と接続電極の間の抵抗）を測定した。その結果を下記表５に記載する。
【００４７】
【表５】
2008112989.tif 000007
【００４８】
尚、上記表５の「ａｓ  ｄｅｐｏ．」とは、アニール処理前の測定結果である。
【００４９】
上記表５から明らかなように、第二の導電膜（薄膜電極）は、アニール処理前もアニール処理後も、Ａｌターゲットを用いた場合に比べてコンタクト抵抗が小さかった。以上のことから、本発明のターゲット１１を用いれば、ＩＴＯのような透明導電膜に対するコンタクト抵抗の小さい電極が得られることが確認された。
尚、第二の導電膜に代え、第二の添加金属を含有しない第一の導電膜２５を形成した試験片では、第一の導電膜２５のＩＴＯに対する密着性が悪かった。
【００５０】
第二の導電膜の方が第一の導電膜２５よりもＩＴＯに対する密着性に優れているのは、第二の導電膜に含有されるＺｎ、Ｍｎ、Ｓｎのような第二の添加金属が、ＩＴＯやＺｎＯ等の透明酸化物に含有される金属成分が導電膜に拡散するのを防止するためと考えられる。
尚、第一、第二の導電膜を成膜する時には、成膜対象物を加熱することが望ましい。本発明者等が成膜時の加熱温度について検討したところ、スパッタリング時に成膜対象物を１２０℃以上にすれば、加熱しない場合に比べ密着性が顕著に向上することが分かった。
【００５１】
次に、本発明のＴＦＴ（薄膜トランジスタ）の一例について説明する。
図８（ａ）の符号４１は表面に絶縁層（例えばＳｉＯ2層）４２が形成された透明基板を示しており、絶縁層４２の表面の所定領域にはＳｉを主成分とし、ドーパントが添加されたシリコン層６１が配置されている。
シリコン層６１にはソース領域６２と、ドレイン領域６４とが形成され、ソース領域６２とドレイン領域６４との間にはチャネル領域６３が形成されている。
シリコン層６１の表面にはソース領域６２と、チャネル領域６３と、ドレイン領域６４に亘ってゲート酸化膜６６が形成され、ゲート酸化膜６６の表面にはゲート電極６７が配置されている。
【００５２】
絶縁層４２のゲート電極６７が配置された側の面は第一の層間絶縁膜４３で覆われている。ソース領域６２の一部と、ドレイン領域６４の一部はゲート酸化膜６６からはみ出しており、第一の層間絶縁膜４３には、ソース領域６２がゲート酸化膜６６からはみ出た部分が底面に露出する第一の貫通孔６９ａと、底面にドレイン領域６４のゲート酸化膜６６からはみ出した部分が露出する第二の貫通孔６９ｂとが形成されている。
【００５３】
この状態の透明基板４１を成膜対象物として図１に示した成膜装置１に搬入し、Ｃｕを主成分とし、Ｚｒが含有されたターゲット１１を用いて図２（ｂ）に示した工程で、第一の層間絶縁膜４３が形成された側の面に第一の導電膜を形成し、更に図２（ｃ）に示した工程で第一の導電膜の表面に銅膜を形成する。
【００５４】
図８（ｂ）は第一の導電膜５２と銅膜５３が形成された状態を示しており、第一の導電膜５２は第一の層間絶縁膜４３の表面と、第一、第二の貫通孔６９ａ、６９ｂの内壁面及び底面と密着している。従って、第一の導電膜５２は第一、第二の貫通孔６９ａ、６９ｂの底面でソース領域６２の表面とドレイン領域６４の表面にそれぞれ密着している。また、この状態では、第一、第二の貫通孔６９ａ、６９ｂの内部は第一の導電膜５２と銅膜５３とで充填されている。
【００５５】
次に、その状態の透明基板４１を不図示の成膜室へ送る。その成膜室内には、銅を主成分とし、Ｚｒに加え第二の添加金属が含有されたターゲットが配置されており、成膜室の内部にスパッタガスを含む真空雰囲気を形成した状態でターゲットをスパッタリングして、銅を主成分とし、Ｚｒと第二の添加金属を含有する上部導電膜（ここでは第二の導電膜５４）を銅膜５３表面に形成する（図８（ｃ））。
図８（ｃ）の符号５０は第一、第二の導電膜５２、５４と銅膜５３とからなる導電体を示している。尚、上部導電膜は第二の添加金属を含有しない第一の導電膜５２で構成してもよく、また第一の導電膜５２の代わりに、ソース領域６２及びドレイン領域６４に密着する導電膜（下部導電膜）を第二の導電膜５４で構成してもよい。上部導電膜と下部導電膜の位置関係も特に限定されず、下部導電膜が下、上部導電膜が上にあってもよい。
【００５６】
次に、この導電体５０をパターニングして、導電体５０の第一の貫通孔６９ａに充填された部分と、第二の貫通孔６９ｂに充填された部分を分離する。図８（ｄ）の符号５１は導電体５０の第一の貫通孔６９ａに充填された部分と、その周囲に残った部分とからなるソース電極を示し、同図の符号５５は導電体５０の第二の貫通孔６９ｂに充填された部分と、その周囲に残った部分とからなるドレイン電極を示している。
【００５７】
上述したように、第一の導電膜５２は第一、第二の貫通孔６９ａ、６９ｂの底面でソース領域６２とドレイン領域６４に密着するから、ソース電極５１の第一の導電膜５２がソース領域６２に、ドレイン電極５５の第一の導電膜５２がドレイン領域６４に電気的に接続されている。
【００５８】
銅膜５３と第二の導電膜５４は第一の導電膜５２に電気的に接続されているから、ソース電極５１の銅膜５３と第二の導電膜５４は第一の導電膜５２を介してソース領域６２に電気的に接続され、ドレイン電極５５の銅膜５３と第二の導電膜５４は第一の導電膜５２を介してドレイン領域６４に電気的に接続されている。従って、ソース電極５１全体がソース領域６２に電気的に接続され、ドレイン電極５５全体がドレイン領域６４に電気的に接続されている。
【００５９】
次に、透明基板４１のソース電極５１とドレイン電極５５が形成された側の面に第二の層間絶縁膜４４を形成し、第二の層間絶縁膜４４表面の所定位置に遮蔽膜７６を配置した後、第二の層間絶縁膜４４の遮蔽膜７６が配置された側の面に第三の層間絶縁膜４６を形成する（図９（ｅ））。
【００６０】
次いで、ドレイン電極５５の真上に位置で第二、第三の層間絶縁膜４４、４６を連通する第三の貫通孔７２を形成し、該第三の貫通孔７２の底面にドレイン電極５５の第二の導電膜５４を露出させた後、第三の貫通孔７２が形成された側の面に、スパッタリング法等によってＩＴＯの透明導電膜を形成し、該透明導電膜をパターニングして、第三の貫通孔７２を充填するＩＴＯと、第三の貫通孔７２上とその周囲に残った透明導電膜とで透明電極７１を構成する（図９（ｆ））。
【００６１】
図９（ｆ）の符号４０は透明電極７１が形成された状態のＴＦＴパネル（薄膜トランジスタ付パネル）を示している。上述したように、第三の貫通孔７２の底面にはドレイン電極５５の第二の導電膜５４の表面が位置するから、透明電極７１はドレイン電極５５の第二の導電膜５４に電気的に接続されている。
【００６２】
従って、ドレイン電極５５の銅膜５３と第一の導電膜５２は第二の導電膜５４を介して透明電極７１に電気的に接続され、ドレイン電極５５全体が透明電極７１に電気的に接続され、ドレイン電極５５を介して透明電極７１とドレイン領域６４とが電気的に接続されている。
【００６３】
ソース電極５１は不図示のソース配線に接続されている。ソース電極５１とドレイン電極５５の間に電圧を印加した状態で、ゲート電極６７に電圧を印加すると、チャネル領域６３に電流が流れ、ソース電極５１からドレイン電極５５に電流が流れる。ドレイン電極５５は透明電極７１に電気的に接続されているから、透明電極７１に電流が流れる。
【００６４】
上述したように、Ｚｒを含有する第一の導電膜５２はＳｉに対する密着性が高く、拡散防止性にも優れているので、ソース電極５１とドレイン電極５５はシリコン層６１から剥がれ難く、しかもシリコン層６１に銅が拡散しない。
【００６５】
また、Ｚｒに加え、第二の添加金属を含有する第二の導電膜５４は、ガラス、Ｓｉ、ＩＴＯ等に対する密着性が高く、透明電極７１はドレイン電極５５から剥がれ難く、透明電極７１とドレイン電極５５との間の導通性も優れている。
【００６６】
このように、本発明により成膜された第一、第二の導電膜５２、５４は、シリコン層６１と接触する電極や配線のバリア膜として優れており、特に第二の導電膜５４は透明電極７１と接触する電極や配線のバリア膜としても優れている。
【００６７】
尚、ＴＦＴパネル４０の透明基板４１表面上には、ＴＦＴ６０から離間した位置にゲート配線膜やソース配線膜等他の配線や他の電気部品も配置されている。ここでは、ゲート配線膜７４を図示した。
以上は、ゲート電極６７がシリコン層６１の表面に形成された所謂トップゲート型ＴＦＴ付パネルについて説明したが、本発明はこれに限定されない。ゲート電極６７がガラス基板の表面に密着形成されたボトムゲート型ＴＦＴ付パネルも本発明には含まれる。
第一、第二の導電膜はガラス基板に対する密着性も高いので、ボトムゲート型ＴＦＴ付パネルのゲート電極の少なくともガラス基板と密着する部分を、第一又は第二の導電膜で構成すれば、ゲート電極がガラス基板から剥がれ難くなる。
具体的には、ガラス基板の表面が露出する成膜対象物を、真空雰囲気が形成された真空槽内に配置し、該真空槽内部でターゲット１１をスパッタリングし、下部導電膜をガラス基板の表面に密着形成する。
ターゲット１１に第一の添加金属だけが添加された場合には、下部導電膜は、銅を主成分とし、Ｚｒを含有する第一の導電膜で構成され、ターゲット１１に第一、第二の添加金属の両方が添加された場合には、下部導電膜は、銅を主成分とし、第一、第二の添加金属を含有する第二の導電膜で構成される。
ゲート電極は例えば、上記下部導電膜をパターニングして形成される。
また、ゲート電極の製造方法の他の例について説明すると、ガラス基板の表面に下部導電膜が形成された状態の成膜対象物を、真空雰囲気が形成された真空槽内部に配置し、該真空槽内部で純銅ターゲットをスパッタリングして、下部導電膜の表面に銅膜を形成する。
銅膜が形成された状態の成膜対象物を真空雰囲気が形成された真空槽内部に配置し、該真空槽内部で、ターゲット１１をスパッタリングして、第一又は第二の導電膜からなる上部導電膜を形成する。下部導電膜と、銅膜と、上部導電膜とからなる積層体を、パターニングしてゲート電極を形成する。
いずれの場合も、ゲート電極のガラス基板と密着する面と、その反対側の他の部材（例えばシリコン層）と密着する面には、第一又は第二の導電膜がそれぞれ位置するため、ガラス基板や他の部材に対して密着性が高い。
ゲート電極の膜厚が同じ場合には、ゲート電極を下部導電膜だけで構成するよりも、下部導電膜と銅膜と上部導電膜の積層体で構成する方が比抵抗が小さい。
尚、下部導電膜と上部導電膜のいずれか一方又は両方を形成する際に、真空槽内部に、酸素等の酸化ガスと窒素等の窒化ガスのいずれか一方又は両方を含む反応ガスを導入しながら、ターゲット１１をスパッタリングしてもよい。
以上は、ソース電極５１とドレイン電極５５の表面と裏面に、それぞれ第一、第二の導電膜を形成する場合について説明したが本発明はこれに限定されるものではない。
図１０の符号８０は本発明により製造されるＴＦＴパネルの第二例を示している。このＴＦＴパネル８０は、透明基板８２と、透明基板８２表面に配置されたＴＦＴ９０とを有している。
このＴＦＴ９０のゲート電極８３は透明基板８２表面に配置されており、透明基板８２のゲート電極８３が配置された側の面には、ゲート電極８３の表面及び側面を覆う絶縁膜８４が形成され、絶縁膜８４表面のゲート電極８３上の位置にはシリコン層８６が配置され、絶縁膜８４表面のシリコン層８６から離間した位置には、透明導電膜からなる透明電極８５が配置されている。
【００６８】
シリコン層８６には、図９（ｆ）に示したシリコン層６１と同様にソース領域８７と、チャネル領域８８と、ドレイン領域８９とが形成されている。ソース領域８７の表面にはソース電極９１の底面が密着し、ドレイン領域８９の表面にはドレイン電極９２の底面が密着している。ドレイン電極９２は一部が透明電極８５まで伸ばされ、その底面が透明電極８５の表面と密着しており、従ってドレイン電極９２の底面は、ドレイン領域８９と透明電極８５の両方に密着している。
【００６９】
ソース電極９１とドレイン電極９２は、銅を主成分とし、Ｚｒと第二の添加金属が含有された第二の導電膜９３と、第二の導電膜９３表面に配置された銅膜９４とを有している。
ソース電極９１とドレイン電極９２とは、例えば、透明基板８２の表面上に透明電極８５と、シリコン層８６とが露出された物を成膜対象物として用い、該成膜対象物の透明電極８５とシリコン層８６とが露出する面全部に第二の導電膜を形成し、その表面に銅膜を形成した後、第二の導電膜と銅膜とを一緒にパターニングして形成されている。尚、第二の導電膜の代わりに、第一の導電膜を形成して、ソース電極９１とドレイン電極９２を形成してもよい。
ソース電極９１とドレイン電極９２に銅膜を用いず、第一又は第二の導電膜の単層で構成してもよいが、第一及び又は第二の導電膜と、銅膜との積層構造にした方が、ソース及びドレイン電極９１、９２の比抵抗が小さくなる。
【００７０】
ドレイン電極９２とソース電極９１の底面にはそれぞれ第二の導電膜９３が位置している。上述したようにドレイン電極９２の底面はドレイン領域８９と透明電極８５の両方に密着しているから、ドレイン電極９２の第二の導電膜９３は、透明電極８５とドレイン領域８９の両方に電気的に接続されている。
【００７１】
銅膜９４は第二の導電膜９３と密着しているから、ドレイン電極９２の銅膜９４は第二の導電膜９３を介して透明電極８５とドレイン領域８９の両方に電気的に接続され、ドレイン電極９２全体がドレイン領域８９と透明電極８５の両方に電気的に接続されている。
【００７２】
また、ソース電極９１は底面がソース領域８７に密着しているから、ソース電極９１の第二の導電膜９３はソース領域８７に電気的に接続され、ソース電極９１の銅膜９４は第二の導電膜９３を介してソース領域８７に電気的に接続され、ソース電極９１全体がソース領域８７に電気的に接続されている。
【００７３】
上述したように、Ｚｒと第二の添加金属を含有する第二の導電膜９３は透明導電膜に対するコンタクト抵抗が低いので、ドレイン電極９２と透明電極８５との導通性は優れている。また、第二の導電膜２５はシリコン層８６に対する密着性が高く、拡散防止性も高いので、ドレイン電極９２とソース電極９１はシリコン層８６から剥がれ難く、銅がシリコン層８６に拡散することもない。
【００７４】
このＴＦＴパネル８０においても、ソース電極９１は不図示のソース配線に接続されており、ソース電極５１とドレイン電極５５の間に電圧を印加した状態で、ゲート電極６７に電圧を印加すると、ソース領域８７からチャネル領域８８を通ってドレイン領域８９に電流が流れ、その電流がドレイン電極９２を通って透明電極８５に供給される。
【００７５】
以上は、ソース電極とドレイン電極を第一、第二の導電膜と、銅膜とで構成した場合について説明したが本発明はこれに限定されるものではない。図１１の符号１４０は本発明の第三例のＴＦＴパネルを示している。このＴＦＴパネル１４０はソース電極１５１とドレイン電極１５５が、第一の導電膜、又は第二の導電膜で構成された以外は、上記図９（ｆ）に示したＴＦＴパネル４０と同じ構成を有しており、シリコン層６１と、透明電極７１には第一の導電膜、又は第二の導電膜が接触することになる。
【００７６】
上述したように、第一、第二の導電膜はＩＴＯに対するコンタクト抵抗が低く、シリコン層に対する密着性や拡散防止性にも優れているので、このＴＦＴパネル１４０は電極は剥がれ難く、電極間の導通性にも優れている。
【００７７】
尚、このＴＦＴパネル１４０において、ソース電極１５１とドレイン電極１５５を第二の導電膜でなく、第二の添加金属を含有しない第一の導電膜で構成することも可能であるが、ＩＴＯに対する密着性を考慮すると、ドレイン電極１５５のように透明電極７１と接触する電極は、第二の導電膜で構成することが好ましい。
第二の導電膜はガラス基板に対しても密着性が高いので、透明導電膜とガラス基板がそれぞれ露出する成膜対象物を真空雰囲気が形成された真空槽内に配置し、該真空槽内で第一、第二の添加金属が添加されたターゲット１１をスパッタリングし、透明導電膜とガラス基板の両方に密着する第二の導電膜を形成してもよい。
更に、成膜対象物を、透明導電膜とガラス基板とシリコン層がそれぞれ露出する成膜対象物、又は透明導電膜だけが露出する成膜対象物に代えて、透明導電膜とガラス基板とシリコン層にそれぞれ密着する第二の導電膜、又は透明導電膜だけに密着する第二の導電膜を形成してもよい。
本発明のＴＦＴパネルは、例えば、液晶ディスプレイや有機ＥＬ表示装置等に用いられる。
【００７８】
以上は透明電極７１、８５の構成材料としてＩＴＯを用いたが本発明はこれに限定されず、ＩＴＯ以外にも酸化亜鉛膜等、種々の透明酸化物からなる透明導電膜を用いることができる。
【００７９】
以上は、ターゲット１１に第二の添加金属が１種類だけ含まれる場合について説明したが、本発明はこれに限定されず、第二の添加金属であるＳｎ、Ｍｎ、Ｚｎのうち、２種類以上を同じターゲットに含有させ、２種類以上の添加金属を含む第二の導電膜を成膜することもできる。
【００８０】
本発明のターゲット１１は銅と第一、第二の添加金属が同じターゲットに含有されるものに限定されない。例えば、銅を主成分とする主ターゲット（例えば銅の純度９９．９％以上）と、該主ターゲットよりも平面形状の小さい副ターゲット（チップ）とを有し、チップが純銅ターゲットの表面に密着配置されたものを用いることが可能である。
【００８１】
この場合、第一の添加金属（Ｚｒ）を主成分とするチップだけを配置すれば、Ｃｕを主成分とし、Ｚｒが含有された導電膜が形成され、第一の添加金属を主成分とするチップの他に、第二の添加金属を主成分とするチップを配置すれば、Ｃｕを主成分とし、Ｚｒと第二の添加金属が含有された導電膜が形成される。
【００８２】
また主ターゲットと副ターゲットを第一の成膜室２内部に離間して配置してもよく、この場合は主ターゲットと副ターゲットに同時に電圧を印加すれば、銅を主成分とし、Ｚｒを含有する導電膜が得られる。更に、主ターゲットには、銅の他にＺｒ又は第二の添加金属を含有させてもよい。
【００８３】
図９（ｆ）に示したように、本発明の導電膜（第一の導電膜又は／及び第二の導電膜）を２層以上積層させる場合、各導電膜毎にＺｒの含有量や、添加金属の種類及び含有量や、反応ガスの導入量及び種類や、成膜時の真空雰囲気の圧力を変えてもよい。
アニール処理の方法は特に限定されないが、真空雰囲気中で行うことが好ましく、また、第一、第二の導電膜が形成された状態の成膜対象物を、他の成膜室や加熱装置へ搬送する間、成膜対象物を大気に晒さず、真空雰囲気中で搬送することが好ましい。
【００８４】
スパッタガスはＡｒに限定されず、Ａｒ以外にもＮｅ、Ｘｅ等を用いることもできる。また、第一、第二の導電膜は、ＴＦＴや、ＴＦＴパネルの電極やバリア膜だけではなく、半導体素子や配線板等の他の電子部品のバリア膜や電極（配線膜）に用いることもできる。
反応ガスの種類は特に限定されないが、化学構造中に酸素原子を含む酸化ガス、又は化学構造中に窒素原子を含む窒化ガスのいずれか一方又は両方を用いることができる。
【００８５】
酸化ガスとしては、酸素（Ｏ2）以外にも、Ｏ3、Ｈ2Ｏ等を用いることもできる。窒化ガスとしては、Ｎ2、ＮＨ3、ヒドラジン、アミン系アルキル化合物、アジ化合物等を用いることもできる。酸化ガスと窒化ガスはそれぞれ単独で用いてもよいし、２種類以上を用いてもよい。
成膜対象物に用いる透明基板はガラス基板に限定されず、例えば石英基板、プラスチック基板を用いることもできる。
【００８６】
本発明に用いるシリコン層の種類や製造方法は特に限定されず、例えば、スパッタ法や蒸着法等で堆積させたシリコン層（アモルファスシリコン層、ポリシリコン層）等、ＴＦＴのシリコン層に用いられるものを広く用いることができる。
【００８７】
上述したように、導電膜（第一、第二の導電膜）と銅膜の積層膜で１つの電極や配線を構成する場合、導電膜の膜厚は特に限定されないが、膜厚が厚すぎると電極全体の比抵抗が高くなりすぎるので、導電膜の膜厚は電極全体の膜厚の１／３以下が好ましい。また、シリコン層やガラス基板に対する密着性と拡散防止性を考慮すると、導電膜の膜厚は１０ｎｍ以上であることが好ましい。
【図面の簡単な説明】
【００８８】
【図１】本発明に用いる成膜装置の一例を説明する断面図
【図２】（ａ）〜（ｃ）：導電膜と銅膜を成膜する工程を説明する断面図
【図３】Ｚｒの含有量と比抵抗と後アニール温度との関係を示すグラフ
【図４】Ｍｎの含有量と比抵抗と後アニール温度との関係を示すグラフ
【図５】導電膜のシリコン層拡散性を示す電子顕微鏡写真
【図６】銅膜のシリコン層拡散性を示す電子顕微鏡写真
【図７】反応ガスの分圧と、比抵抗との関係を示すグラフ
【図８】（ａ）〜（ｄ）：ＴＦＴパネルを製造する工程の前半を説明する断面図
【図９】（ｅ）、（ｆ）：ＴＦＴパネルを製造する工程の後半を説明する断面図
【図１０】本発明により製造されるＴＦＴパネルの一例を説明する断面図
【図１１】本発明により製造されるＴＦＴパネルの他の例を説明する断面図
【符号の説明】
【００８９】
１……成膜装置    ２……第一の成膜室（真空槽）  １１……ターゲット    ２２、４１、８２……基板    ２３、６１、８６……シリコン層    ２５、５２……第一の導電膜    ２６、５３……銅膜    ４０、８０……ＴＦＴパネル    ５４、９３……第二の導電膜    ６０、９０……ＴＦＴ    ６２、８７……ソース領域    ６４、８９……ドレイン領域    ７１、８５……透明電極（透明導電膜）
【図１】
2008112989.tif 000008
【図２】
2008112989.tif 000009
【図３】
2008112989.tif 000010
【図４】
2008112989.tif 000011
【図７】
2008112989.tif 000012
【図８】
2008112989.tif 000013
【図９】
2008112989.tif 000014
【図１０】
2008112989.tif 000015
【図１１】
2008112989.tif 000016
【図５】
2008112989.tif 000017
【図６】
2008112989.tif 000018