(57)【要約】【課題】デシベル線形特性を有する可変利得増幅器を提供する。【解決手段】自動利得制御装置に含まれる可変利得増幅器は、制御電圧の指数関数として表現される可変利得をそれぞれ制御電圧の３次多項式である分母及び分子の比で近似した時、分母に対応する分母電流を生成する分母電流生成部と、分子に対応する分子電流を生成する分子電流生成部と、分母電流及び分子電流の比として表現される電圧利得で前記入力電圧を増幅して前記入力電圧に対してデシベル線形的である前記出力電圧を生成する増幅部を含む。【選択図】    図４
2008048393.tif 000002
【特許請求の範囲】
【請求項１】
制御電圧の指数関数として表現される可変利得をそれぞれ前記制御電圧の３次多項式である分母及び分子の比で近似する段階と、
前記分母に対応する分母電流を生成する段階と、
前記分子に対応する分子電流を生成する段階と、
入力電圧を前記分母電流及び分子電流の比として表現される電圧利得で増幅する段階と、
前記入力電圧に対してデシベル線形的である出力電圧を生成する段階と、を含む可変利得増幅方法。
【請求項２】
前記分子電流を生成する段階は、
前記分子の３次多項式を前記制御電圧の逆１次項、２次項、及び１次項を有するように変換する段階と、
変換後の各項に対応する電流を生成する段階と、を含むことを特徴とする請求項１記載の可変利得増幅方法。
【請求項３】
前記分母電流を生成する段階は、
前記分母の３次多項式を前記制御電圧の逆１次項、２次項、及び１次項を有するように変換する段階と、
変換後の各項に対応する電流を生成する段階と、を含むことを特徴とする請求項１記載の可変利得増幅方法。
【請求項４】
前記可変利得増幅方法は、
３次多項式である分母及び分子の比で近似された前記可変利得を数式（１）のように表現される分母及び分子の比に変換する段階を更に含むことを特徴とする請求項１記載の可変利得増幅方法。
【数１】
2008048393.tif 000023
（但し、ａは比例係数、Ｖｃは前記制御電圧）
【請求項５】
前記分子電流を生成する段階は、
前記分子の第１項に対応する第２逆比例電流をアナログディバイダを利用して生成する段階と、
前記分子の第２項に対応する第２二乗電流を第２ＭＯＳトランジスタを利用して生成する段階と、
前記分子の第３項に対応する第２常数電流を第２電流源を利用して生成する段階と、を含むことを特徴とする請求項４記載の可変利得増幅方法。
【請求項６】
前記分母電流を生成する段階は、
前記分母の第１項に対応する第１逆比例電流をアナログディバイダを利用して生成する段階と、
前記分母の第２項に対応する第１二乗電流を第１ＭＯＳトランジスタを利用して生成する段階と、
前記分母の第３項に対応する第１常数電流を第１電流源を利用して生成する段階と、を含むことを特徴とする請求項４記載の可変利得増幅方法。
【請求項７】
前記分母電流を生成する段階は、前記第１二乗電流及び前記第１常数電流の和から前記第１逆比例電流を引くことにより前記分母電流を生成し、
前記分子電流を生成する段階は、前記第２二乗電流、前記第２常数電流、及び前記第２逆比例電流を足すことにより前記分子電流を生成することを特徴とする請求項５又は請求項６記載の可変利得増幅方法。
【請求項８】
前記入力電圧及び出力電圧は、差動信号であることを特徴とする請求項１記載の可変利得増幅方法。
【請求項９】
制御電圧の指数関数として表現される可変利得をそれぞれ前記制御電圧の３次多項式である分母及び分子の比で近似した時、
前記分母に対応する分母電流を生成する分母電流源と、
前記分子に対応する分子電流を生成する分子電流源と、
前記分母電流及び分子電流の比として表現される電圧利得で入力電圧を増幅するように構成される増幅部と、を含む可変利得増幅器。
【請求項１０】
前記入力電圧は差動電圧で、前記増幅部は、前記入力電圧に対してデシベル線形的である出力電圧を生成するように構成される差動増幅部であることを特徴とする請求項９記載の可変利得増幅器。
【請求項１１】
前記分母と分子の３次多項式を前記制御電圧の逆比例項、２次項及び１次項を有するように変換した時、前記分母電流源及び分子電流源は、変換後の各項に相応する電流を生成するように構成されることを特徴とする請求項９記載の可変利得増幅器。
【請求項１２】
前記分母電流源及び分子電流源は、
前記可変利得を近似した数式（１）の分母及び分子に相応する分母電流及び分子電流をそれぞれ生成することを特徴とする請求項１１記載の可変利得増幅器。
【数２】
2008048393.tif 000024
（但し、ａは比例係数、Ｖｃは制御電圧）
【請求項１３】
前記分母電流源は、
前記数式１の分母の第１項に対応する第１逆比例電流を生成する第１逆比例電流生成部と、
前記数式１の分母の第２項に対応する第１二乗電流を生成する第１二乗電流生成部と、
前記数式１の分母の第３項に対応する第１常数電流を生成する第１常数電流生成部と、
前記第１二乗電流と前記第１常数電流との和から前記第１逆比例電流を引くことにより前記分母電流を生成する第１合成部と、を含むことを特徴とする請求項１２記載の可変利得増幅器。
【請求項１４】
前記第１逆比例電流生成部は、前記制御電圧の印加を受けて前記制御電圧の逆数に該当する値の電流を出力するアナログディバイダを含むことを特徴とする請求項１３記載の可変利得増幅器。
【請求項１５】
前記第１二乗電流生成部は、ゲートには２／３×Ｖｃの電圧が印加され、ソースには電源電圧が印加され、ドレインでは前記第１二乗電流を出力するＰＭＯＳトランジスタを含み、前記ＰＭＯＳトランジスタは、数式（２）の関係を有するように実現されることを特徴とする請求項１３記載の可変利得増幅器。
【数３】
2008048393.tif 000025
（但し、Ｋｐは前記ＰＭＯＳトランジスタの工程パラメータ、
Ｖｔｈは前記ＰＭＯＳトランジスタのしきい値電圧、
Ｖｄｄは前記電源電圧、ａは前記可変利得の比例常数）
【請求項１６】
前記分子電流源は、
前記数式１の分子の第１項に対応する第２逆比例電流を生成する第２逆比例電流生成部と、
前記数式１の分子の第２項に対応する第２二乗電流を生成する第２二乗電流生成部と、
前記数式１の分子の第３項に対応する第２常数電流を生成する第２常数電流生成部と、
前記第２逆比例電流、第２二乗電流、及び第２常数電流を足して前記分子電流を生成する第２合成部と、を含むことを特徴とする請求項１２記載の可変利得増幅器。
【請求項１７】
前記第２二乗電流生成部は、ゲートには２／３×Ｖｃの電圧が印加され、ソースには電源電圧が印加され、ドレインでは前記第２二乗電流を出力するＮＭＯＳトランジスタを含み、前記ＮＭＯＳトランジスタは数式（３）の関係を有するように実現されることを特徴とする請求項１６記載の可変利得増幅器。
【数４】
2008048393.tif 000026
（但し、Ｋｎは前記ＮＭＯＳトランジスタの工程パラメータ、
Ｖｔｈは前記ＮＭＯＳトランジスタのしきい値電圧、
Ｖｓｓは前記電源電圧、ａは前記可変利得の比例常数）
【請求項１８】
前記入力電圧及び出力電圧は、差動信号であることを特徴とする請求項１０記載の可変利得増幅器。
【請求項１９】
前記増幅部は、
それぞれダイオードに連結され、前記分母電流によってバイアスされるように構成された第１ＭＯＳトランジスタ差動対と、
前記入力電圧がゲートで差動入力され、前記分子電流によってバイアスされ、前記第１ＭＯＳトランジスタ差動対とドレインが互いに連結され、前記ドレインで前記出力電圧を出力するように構成された第２ＭＯＳトランジスタ差動対と、を含むことを特徴とする請求項１５記載の可変利得増幅器。
【請求項２０】
制御電圧によって可変する可変利得で入力電圧を増幅した出力電圧を生成する可変利得増幅器と、
前記出力電圧の強度を検出する信号強度検出器と、
前記検出された出力電圧の強度と基準信号とを比較して、制御電圧を生成する基準信号比較器と、を含み、
前記可変利得増幅器は、前記制御電圧の指数関数として表現される前記可変利得をそれぞれ前記制御電圧の３次多項式である分母及び分子の比で近似した時、
前記分母に対応する分母電流を生成する分母電流源と、
前記分子に対応する分子電流を生成する分子電流源と、
前記分母電流及び分子電流の比として表現される電圧利得で前記入力電圧を増幅して、前記入力電圧に対してデシベル線形的である前記出力電圧を生成するように構成される増幅部と、を含むことを特徴とする自動利得制御装置。
【請求項２１】
前記分母の３次多項式を前記制御電圧の逆比例項、２次項、及び１次項を有するように変換した時、前記分母電流生成部及び分子電流生成部は、変換後の各項に対応する電流を生成するように構成されることを特徴とする請求項１７記載の自動利得制御装置。
【請求項２２】
前記分母電流源及び分子電流源は、
前記可変利得を近似した数式（１）の分母及び分子に対応する分母電流及び分子電流をそれぞれ生成することを特徴とする請求項１８記載の自動利得制御装置。
【数５】
2008048393.tif 000027
（但し、ａは比例係数、Ｖｃは前記制御電圧）
【請求項２３】
前記分母電流源は、
前記数式（１）の分母の第１項に対応する第１逆比例電流を生成する第１逆比例電流生成部と、
前記数式（１）の分母の第２項に対応する第１二乗電流を生成する第１二乗電流生成部と、
前記数式（１）の分母の第３項に対応する第１常数電流を生成する第１常数電流生成部と、
前記第１二乗電流と前記第１常数電流の和から前記第１逆比例電流を引くことにより前記分母電流を生成する第１合成部と、を含むことを特徴とする請求項１９記載の自動利得制御装置。
【請求項２４】
前記第１二乗電流生成部は、ゲートには２／３×Ｖｃの電圧が印加され、ソースには電源電圧が印加され、ドレインでは前記第１二乗電流を出力するＰＭＯＳトランジスタを含み、前記ＰＭＯＳトランジスタは数式（２）の関係を有するように実現されることを特徴とする請求項２０記載の自動利得制御装置。
【数６】
2008048393.tif 000028
（但し、Ｋｐは前記ＰＭＯＳトランジスタの工程パラメータ、
Ｖｔｈは前記ＰＭＯＳトランジスタのしきい値電圧、
Ｖｄｄは前記電源電圧、ａは前記可変利得の比例常数）
【請求項２５】
前記分子電流源は、
前記数式（１）の分子の第１項に対応する第２逆比例電流を生成する第２逆比例電流生成部と、
前記数式（１）の分子の第２項に対応する第２二乗電流を生成する第２二乗電流生成部と、
前記数式（１）の分子の第３項に対応する第２常数電流を生成する第２常数電流生成部と、
前記第２逆比例電流、第２二乗電流、及び第２常数電流を足して前記分子電流を生成する第２合成部と、を含むことを特徴とする請求項１９記載の自動利得制御装置。
【請求項２６】
前記第２二乗電流生成部は、ゲートには２／３×Ｖｃの電圧が印加され、ソースには電源電圧が印加され、ドレインでは前記第２二乗電流を出力するＮＭＯＳトランジスタを含み、前記ＮＭＯＳトランジスタは数式（３）の関係を有するように実現されることを特徴とする請求項２３記載の自動利得制御装置。
【数７】
2008048393.tif 000029
（Ｋｎは前記ＮＭＯＳトランジスタの工程パラメータ、
Ｖｔｈは前記ＮＭＯＳトランジスタのしきい値電圧、
Ｖｓｓは前記電源電圧、ａは前記可変利得の比例常数）
【請求項２７】
前記増幅部は、
それぞれダイオードに連結され、前記分母電流によってバイアスされるように構成された第１ＭＯＳトランジスタ差動対と、
前記入力電圧をゲートで差動入力され、前記分子電流によってバイアスされ、前記第１ＭＯＳトランジスタ差動対とドレインが互いに連結され、前記ドレインで前記出力電圧を出力するように構成された第２ＭＯＳトランジスタ差動対と、を含むことを特徴とする請求項２６記載の自動利得制御装置。
【請求項２８】
制御電圧の３次多項式の分母に対応する分母電流を生成する分母電流源と、
前記制御電圧の３次多項式の分子に対応する分子電流を生成する分子電流源と、
前記分子電流を前記分母電流で割った比として表現される可変電圧利得で入力電圧を増幅するように構成される増幅部と、を含む可変利得増幅器。
【請求項２９】
前記分母電流源は、
前記分母の第１項に対応する第１逆比例電流を生成する第１逆比例電流生成部と、
前記分母の第２項に対応する第１二乗電流を生成する第１二乗電流生成部と、
前記分母の第３項に対応する第１常数電流を生成する第１常数電流生成部と、
前記第１二乗電流と前記第１常数電流との和から前記第１逆比例電流を引くことにより前記分母電流を生成する第１合成部と、を含むことを特徴とする請求項２８記載の可変利得増幅器。
【請求項３０】
前記分子電流源は、
前記分子の第１項に対応する第２逆比例電流を生成する第２逆比例電流生成部と、
前記分子の第２項に対応する第２二乗電流を生成する第２二乗電流生成部と、
前記分子の第３項に対応する第２常数電流を生成する第２常数電流生成部と、
前記第２逆比例電流、第２二乗電流、及び第２常数電流を足して前記分子電流を生成する第２合成部と、を含むことを特徴とする請求項２９記載の可変利得増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は自動利得制御回路に関し、より詳細には、自動利得制御回路に含まれる可変利得増幅器に関する。
【背景技術】
【０００２】
自動利得制御（ＡＧＣ）回路は、ある入力信号の振幅がその入力信号を処理する信号処理回路のダイナミックレンジ内で維持されるように、又は、スペックで規定する所定の大きさを有するようにするために、前記信号処理回路の前端部でその信号の振幅を予め調節する回路である。例えば、アナログ回路では、アナログ音声又は画像信号を処理する時、出力信号が飽和されないように入力信号の振幅を調節するのに使用することもできる。又は、デジタル回路では損失が多いチャンネルを通じて入力デジタル信号が減殺され入力される時、デジタル値に所定のスペックに合うように入力デジタル信号を増幅するのに使用することもできる。
【０００３】
図１は、従来技術による自動利得制御回路のブロック図である。
【０００４】
図１を参照すると、従来の技術による自動利得制御回路１０は、可変利得増幅器１１、信号強度検出器１２、差動増幅器１３、及び低域通過フィルタ（ＬＰＦ）１４を含む。
【０００５】
可変利得増幅器１１は、ＡＧＣ制御信号によって可変する利得を有し、入力信号を増幅する。信号強度検出器１２は、可変利得増幅器１１の出力信号の強度を検出する。前記差動増幅器１３は、信号強度検出器１２の出力と基準電圧Ｖｒｅｆとの差異を差動増幅してＡＧＣ信号を出力し、低域通過フィルタ１４は、ＡＧＣ信号に含まれている高周波成分を除去して、可変利得増幅器１１が高周波ノイズによって利得を可変しないようにする。
【０００６】
このような自動利得制御回路は、内部に可変利得増幅器を含むことにより、入力信号の振幅が小さくなると増幅器の利得を高くし、入力信号の振幅が大きくなると増幅器の利得を低くすることができる。この際、可変利得増幅器の利得値が適切な目標値に至るまでにかかる時間、即ち、セトリングタイム（ｓｅｔｔｌｉｎｇ  ｔｉｍｅ）は、どんな利得値であっても一定に維持されることが好ましい。なぜなら、自動利得制御回路が使用される全体装置の性能は、自動利得制御回路が有する一番長いセトリングタイムを考慮して決定されるためである。
【０００７】
セトリングタイムを一定に維持するためには、可変利得増幅器の利得のデシベル（ｄＢ）の数値が線形に近いことを要する。即ち、利得が指数関数に近い特性を有しなければならない。
【０００８】
バイポーラジャンクショントランジスタ（ＢＪＴ）は、コレクタ電流がベースとエミッタとの間の電圧に対して指数関数の関係を有しており、従来はこのようなＢＪＴの特性を可変利得増幅器に容易に活用した。
【０００９】
相補性金属酸化膜半導体（ＣＭＯＳ）工程で可変利得増幅器を設計する場合には、ＭＯＳトランジスタの特性、即ち、ソース電流がゲートとソースとの間の電圧としきい値電圧との差、又はその二乗と比例する特性のため、前述したデシベル線形特性を実現しにくい。
【００１０】
従来は、数式（Ａ）のように指数関数を１次関数からなる分数で近似し、ＭＯＳトランジスタの電圧−電流関係が１次関数として表現される回路を利用した。
【００１１】
【数１】
2008048393.tif 000003
【００１２】
しかし、ＭＯＳトランジスタは、トライオードモードで動作する時にのみ、数式（Ａ）のような分子及び分母を有する１次多項式として表現される電圧−電流関係を有するので、広い電圧範囲で指数関数特性を有するのが困難であった。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明の目的は、指数関数を近似した３次多項式を利用して利得を可変する方法を提供することにある。
【００１４】
本発明の他の目的は、指数関数を近似した３次多項式を利用して利得を可変する可変利得増幅器を提供することにある。
【００１５】
また、本発明の他の目的は、指数関数を近似した３次多項式を利用して利得を可変する可変利得増幅器を含む自動利得制御回路を提供することにある。
【課題を解決するための手段】
【００１６】
本発明の一実施例による可変利得増幅方法は、制御電圧の指数関数として表現される可変利得をそれぞれ前記制御電圧の３次多項式である分母及び分子の比で近似する段階、前記分母に対応する分母電流を生成する段階、前記分子に対応する分子電流を生成する段階、入力電圧を前記分母電流及び分子電流の比として表現される電圧利得で増幅する段階、及び前記入力電圧に対してデシベル線形的である出力電圧を生成する段階を含む。
【００１７】
この実施例によれば、前記分子電流を生成する段階は、前記分子の３次多項式を前記制御電圧の逆１次項、２次項、及び１次項を有するように変換する段階、及び変換後の各項に対応する電流を生成する段階を含むことができる。
【００１８】
この実施例によれば、前記分母電流を生成する段階は、前記分母の３次多項式を前記制御電圧の逆１次項、２次項、及び１次項を有するように変換する段階、及び変換後の各項に対応する電流を生成する段階を含むことができる。
【００１９】
この実施例によれば、前記可変利得増幅方法は、３次多項式である分母及び分子の比で近似された前記可変利得を数式（１）のように表現される分母及び分子の比に変換する段階を更に含むことができる。
【００２０】
【数２】
2008048393.tif 000004
（但し、ａは比例係数、Ｖｃは前記制御電圧）
【００２１】
この実施例によれば、前記分子電流を生成する段階は、前記分子の第１項に対応する第２逆比例電流をアナログディバイダを利用して生成する段階、前記分子の第２項に対応する第２二乗電流を第２ＭＯＳトランジスタを利用して生成する段階、及び前記分子の第３項に対応する第２常数電流を第２電流源を利用して生成する段階を含むことができる。
【００２２】
この実施例によれば、前記分母電流を生成する段階は、前記分母の第１項に対応する第１逆比例電流をアナログディバイダを利用して生成する段階、前記分母の第２項に対応する第１二乗電流を第１ＭＯＳトランジスタを利用して生成する段階、及び前記分母の第３項に対応する第１常数電流を第１電流源を利用して生成する段階を含むことができる。
【００２３】
この実施例によれば、前記分母電流を生成する段階は、前記第１二乗電流と前記第１常数電流との和から前記第１逆比例電流を引くことにより前記分母電流を生成することができる。
【００２４】
この実施例によれば、前記分子電流を生成する段階は、前記第２二乗電流、前記第２常数電流、及び前記第２逆比例電流を足すことにより前記分子電流を生成することができる。
【００２５】
この実施例によれば、前記入力電圧及び出力電圧は、差動信号であり得る。
【００２６】
本発明の他の実施例による可変利得増幅器は、制御電圧の指数関数として表現される可変利得をそれぞれ前記制御電圧の３次多項式である分母及び分子の比で近似した時、前記分母に対応する分母電流を生成する分母電流源、前記分子に対応する分子電流を生成する分子電流源、及び前記分母電流及び分子電流の比として表現される電圧利得で入力電圧を増幅するように構成される増幅部を含む。
【００２７】
この実施例によれば、前記入力電圧は差動電圧で、前記増幅部は、前記入力電圧に対してデシベル線形的である出力電圧を生成するように構成される差動増幅部であり得る。
【００２８】
この実施例によれば、前記分母と分子の３次多項式を前記制御電圧の逆比例項、２次項及び１次項を有するように変換した時、前記分母電流源及び分子電流源は、変換後の各項に対応する電流を生成するように構成されることができる。
【００２９】
この実施例によれば、前記分母電流源及び分子電流源は、前記可変利得を近似した数式（１）の分母及び分子に対応する分母電流及び分子電流をそれぞれ生成することができる。
【００３０】
【数３】
2008048393.tif 000005
（但し、ａは比例係数、Ｖｃは制御電圧）
【００３１】
この実施例によれば、前記分母電流源は、前記数式（１）の分母の第１項に対応する第１逆比例電流を生成する第１逆比例電流生成部、前記数式（１）の分母の第２項に対応する第１二乗電流を生成する第１二乗電流生成部、前記数式（１）の分母の第３項に対応する第１乗数電流を生成する第１常数電流生成部、及び前記第１二乗電流と前記第１常数電流との和から前記第１逆比例電流を引くことにより前記分母電流を生成する第１合成部を含むことができる。
【００３２】
この実施例によれば、前記第１逆比例電流生成部は、前記制御電圧の印加を受けて前記制御電圧の逆数に該当する値の電流を出力するアナログディバイダを含むことができる。
【００３３】
この実施例によれば、前記第１二乗電流生成部は、ゲートには２／３×Ｖｃの電圧が印加され、ソースには電源電圧が印加され、ドレインでは前記第１二乗電流を出力するＰＭＯＳトランジスタを含み、前記ＰＭＯＳトランジスタは、数式（２）の関係を有するように実現することができる。
【００３４】
【数４】
2008048393.tif 000006
（但し、Ｋｐは前記ＰＭＯＳトランジスタの工程パラメータ、
Ｖｔｈは前記ＰＭＯＳトランジスタのしきい値電圧、
Ｖｄｄは前記電源電圧、ａは前記可変利得の比例常数）
【００３５】
この実施例によれば、前記分子電流源は、前記数式（１）の分子の第１項に対応する第２逆比例電流を生成する第２逆比例電流生成部、前記数式（１）の分子の第２項に対応する第２二乗電流を生成する第２二乗電流生成部、前記数式（１）の分子の第３項に相応する第２常数電流を生成する第２常数電流生成部、及び前記第２逆比例電流、第２二乗電流、及び第２常数電流を足して前記分子電流を生成する第２合成部を含むことができる。
【００３６】
この実施例によれば、前記第２二乗電流生成部は、ゲートには２／３×Ｖｃの電圧が印加され、ソースには電源電圧が印加され、ドレインでは前記第２二乗電流を出力するＮＭＯＳトランジスタを含み、前記ＮＭＯＳトランジスタは数式（３）の関係を有するように実現することができる。
【００３７】
【数５】
2008048393.tif 000007
（但し、Ｋｎは前記ＮＭＯＳトランジスタの工程パラメータ、
Ｖｔｈは前記ＮＭＯＳトランジスタのしきい値電圧、
Ｖｓｓは前記電源電圧、ａは前記可変利得の比例常数）
【００３８】
この実施例によれば、前記入力電圧及び出力電圧は差動信号であり得る。
【００３９】
この実施例によれば、前記増幅部はそれぞれダイオードに連結され、前記分母電流によってバイアスされるように構成された第１ＭＯＳトランジスタ差動対、及び前記入力電圧をゲートで差動入力され、前記分子電流によってバイアスされ、前記第１ＭＯＳトランジスタ差動対とドレインが互いに連結され、前記ドレインで前記出力電圧を出力するように構成された第２ＭＯＳトランジスタ差動対を含むことができる。
【００４０】
本発明の他の実施例による差動利得制御装置は、制御電圧によって可変する可変利得で入力電圧を増幅した出力電圧を生成する可変利得増幅器、前記出力電圧の強度を検出する信号強度検出器、及び前記検出された出力電圧の強度と基準信号とを比較して制御電圧を生成する基準信号比較器を含む。この際、前記可変利得増幅器は、前記制御電圧の指数関数として表現される前記可変利得をそれぞれ前記制御電圧の３次多項式である分母及び分子の比で近似した時、前記分母に対応する分母電流を生成する分母電流源、及び前記分子に対応する分子電流を生成する分子電流源、及び前記分母電流及び分子電流の比として表現される電圧利得で前記入力電圧を増幅して前記入力電圧に対してデシベル線形的である前記出力電圧を生成するように構成される増幅部を含む。
【００４１】
この実施例によれば、前記分母の３次多項式を前記制御電圧の逆比例項、２次項、及び１次項を有するように変換した時、前記分母電流生成部及び分子電流生成部は、変換後の各項に対応する電流を生成するように構成されることができる。
【００４２】
この実施例によれば、前記分母電流源及び分子電流源は、前記可変利得を近似した数式（１）の分母及び分子に対応する分母電流及び分子電流をそれぞれ生成することができる。
【００４３】
【数６】
2008048393.tif 000008
（但し、ａは比例係数、Ｖｃは前記制御電圧）
【００４４】
この実施例によれば、前記分母電流源は、前記数式（１）の分母の第１項に対応する第１逆比例電流を生成する第１逆比例電流生成部、前記数式（１）の分母の第２項に対応する第１二乗電流を生成する第１二乗電流生成部、前記数式（１）の分母の第３項に対応する第１常数電流を生成する第１常数電流生成部、及び前記第１二乗電流と前記第１常数電流の和から前記第１逆比例電流を引くことにより前記分母電流を生成する第１合成部を含むことができる。
【００４５】
この実施例によれば、前記第１二乗電流生成部は、ゲートには２／３×Ｖｃの電圧が印加され、ソースには電源電圧が印加され、ドレインでは前記第１二乗電流を出力するＰＭＯＳトランジスタを含み、前記ＰＭＯＳトランジスタは数式（２）の関係を有するように実現することができる。
【００４６】
【数７】
2008048393.tif 000009
（但し、Ｋｐは前記ＰＭＯＳトランジスタの工程パラメータ、
Ｖｔｈは前記ＰＭＯＳトランジスタのしきい値電圧、
Ｖｄｄは前記電源電圧、ａは前記可変利得の比例常数）
【００４７】
この実施例によれば、前記分子電流源は、前記数式（１）の分子の第１項に対応する第２逆比例電流を生成する第２逆比例電流生成部、前記数式（１）の分子の第２項に対応する第２二乗電流を生成する第２二乗電流生成部、前記数式（１）の分子の第３項に対応する第２常数電流を生成する第２常数電流生成部、及び前記第２逆比例電流、第２二乗電流、及び第２常数電流を合成して前記分子電流を生成する第２合成部を含むことができる。
【００４８】
この実施例によれば、前記第２二乗電流生成部は、ゲートには２／３×Ｖｃの電圧が印加され、ソースには電源電圧が印加され、ドレインでは前記第２二乗電流を出力するＮＭＯＳトランジスタを含み、前記ＮＭＯＳトランジスタは数式（３）の関係を有するように実現することができる。
【００４９】
【数８】
2008048393.tif 000010
（Ｋｎは前記ＮＭＯＳトランジスタの工程パラメータ、
Ｖｔｈは前記ＮＭＯＳトランジスタのしきい値電圧、
Ｖｓｓは前記電源電圧、ａは前記可変利得の比例常数）
【００５０】
この実施例によれば、前記増幅部は、それぞれダイオードに連結され、前記分母電流によってバイアスされるように構成された第１ＭＯＳトランジスタ差動対、及び前記入力電圧をゲートで差動入力され、前記分子電流によってバイアスされ、前記第１ＭＯＳトランジスタ差動対とドレインが互いに連結され、前記ドレインで前記出力電圧を出力するように構成された第２ＭＯＳトランジスタ差動対を含むことができる。
【００５１】
本発明の他の実施例による可変利得増幅器は、制御電圧の３次多項式の分母に対応する分母電流を生成する分母電流源、前記制御電圧の３次多項式の分子に対応する分子電流を生成する分子電流源、及び前記分子電流を前記分母電流で割った比として表現される可変電圧利得で入力電圧を増幅するように構成される増幅部を含む。
【００５２】
この実施例によれば、前記分母電流源は、前記分母の第１項に対応する第１逆比例電流を生成する第１逆比例電流生成部、前記分母の第２項に対応する第１二乗電流を生成する第１二乗電流生成部、前記分母の第３項に対応する第１常数電流を生成する第１常数電流生成部、及び前記第１二乗電流と前記第１常数電流との和から前記第１逆比例電流を引くことにより前記分母電流を生成する第１合成部を含むことができる。
【００５３】
この実施例によれば、前記分子電流源は、前記分子の第１項に対応する第２逆比例電流を生成する第２逆比例電流生成部、前記分子の第２項に対応する第２二乗電流を生成する第２二乗電流生成部、前記分子の第３項に対応する第２常数電流を生成する第２常数電流生成部、及び前記第２逆比例電流、第２二乗電流、及び第２常数電流を合成して前記分子電流を生成する第２合成部を含むことができる。
【００５４】
本文に開示している本発明の実施例において、特定の構造的乃至機能的説明は、ただ本発明の実施例を説明するための目的として例示されたものであって、本発明の実施例は、多様な形態で実施することができ、本文に説明した実施例に限定されることはない。
【００５５】
本発明は、多様な変更を加えることができ、多様な形態を有することができ、特定の実施例を図面に例示し、本文で詳細に説明する。しかし、これは、本発明の特定の開示形態に対して限定するものではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物乃至代替物を含むものと理解すべきである。各図面を説明しながら類似の参照符号を構成要素に付与した。
【００５６】
第１、第２などの用語は、様々な構成要素を説明するのに用いられるが、各構成要素はこれらの用語によって限定されるものではなく、一つの構成要素を他の構成要素から区別することのみを目的として用いられる。例えば、本発明の権利範囲から逸脱することなく、第１構成要素は第２構成要素と称することができ、同様に第２構成要素も第１構成要素と称することができる。
【００５７】
いずれかの構成要素が他の構成要素に「連結」されているとか「接続」していると言及したときには、その他の構成要素に直接的に連結されているかまたは接続されていることもあるが、中間に他の構成要素が存在することもあると理解すべきである。反面、いずれかの構成要素が他の構成要素に「直接連結」されているか「直接接続」されていると言及されたときには、中間に他の構成要素が存在しないものと理解すべきである。構成要素間の関係を説明する他の表現、即ち、「〜間に」と「すぐ〜間に」または「〜に隣接する」と「〜に直接隣接する」なども同様に解釈すべきである。
【００５８】
本出願で用いた用語は、ただ特定の実施例を説明するために盛り込まれるものであって、本発明を限定しようとする意図はない。単数の表現は、文脈上明確に異なるように意味しない限り、複数の表現を含む。本出願において、「含む」または「有する」などの用語は、説示した特徴、数字、段階、動作、構成要素、部分品またはこれらを組み合わせたものの存在または付加可能性を予め排除しないものと理解すべきである。
【００５９】
異なるものとして定義しない限り、技術的または科学的な用語を含めてここで用いられる全ての用語は、本発明が属する技術分野において通常の知識を有する者によって一般的に理解されるものと同一の意味を有している。一般的に用いられる辞典に定義されているもののような用語は、関連技術の文脈上で有する意味と一致する意味を有するものと解釈すべきであり、本出願で明白に定義されない限り、異常的であるか過度に形式的な意味で解釈されない。
【発明を実施するための最良の形態】
【００６０】
以下、添付図面を参照して、本発明の好ましい実施例をより詳細に説明する。図面上の同じ構成要素には同じ参照符号を使用して、同じ構成要素についての重複説明は省略する。
【００６１】
一般的に、可変利得増幅器の利得は、入力信号の電圧と出力信号の電圧との比で、デシベル線形特性を有する場合、ＡＧＣ信号の電圧値の指数関数として示すことができる。ＡＧＣ信号の電圧値をＶｃ、所定の比例係数を２ａとすると、利得は数式（Ｂ）のように示すことができる。
【００６２】
【数９】
2008048393.tif 000011
【００６３】
この際、一般的にａは１より小さい数である。Ｖｃの指数関数は数式（Ｃ）のようにＶｃの３次多項式でそれぞれ近似することができる。
【００６４】
【数１０】
2008048393.tif 000012
【００６５】
数式（Ｃ）を数式（Ｂ）に適用すると、利得は数式（Ｄ）のように近似的に表現されることができる。
【００６６】
【数１１】
2008048393.tif 000013
【００６７】
数式（Ｄ）の分子に示された式において、それぞれＶｃでくくると、数式（Ｅ）のように２次関数の形態で書くことができる。
【００６８】
【数１２】
2008048393.tif 000014
【００６９】
ＭＯＳ飽和モード時、電圧−電流特性を利用するために、数式（Ｅ）のＶｃの２次項を変形すると、分母は数式（Ｆ）のように書くことができる。
【００７０】
【数１３】
2008048393.tif 000015
【００７１】
数式（Ｆ）を参照すると、１項の逆比例項（１／Ｖｃ）は、アナログディバイダで具現することができ、２項はＶｃの２次項なので、ＭＯＳの飽和モード電圧−電流特性を利用して実現することができ、３項の常数項は生成する電流又は電圧値が固定されている電圧源又は電流源を利用すると実現することができる。
【００７２】
数式（Ｅ）の分子に示された式に対しても、数式（Ｆ）と同じ方法を適用して変形すると、数式（Ｇ）のようである。
【００７３】
【数１４】
2008048393.tif 000016
【００７４】
数式（Ｆ）および数式（Ｇ）を利用すると、可変利得増幅器の利得は、数式（Ｈ）のように近似して示すことができる。
【００７５】
【数１５】
2008048393.tif 000017
【００７６】
従って、数式（Ｈ）の各項によって決定されるように電流を生成する電流生成回路と、この電流の比として示される利得を有するように設計された増幅器を利用することにより、利得がデシベル線形に可変される可変利得増幅器と、これを含む自動利得制御回路を実現することができる。
【００７７】
図２は、本発明の一実施例による可変利得増幅器のブロック図である。図２を参照すると、可変利得増幅器２０は、分母電流源２１、分子電流源２５、及び差動増幅器（差動増幅部）２９を含み、入力信号Ｖｉｎの印加を受け、制御電圧Ｖｃにデシベル線形的な利得を有して前記入力信号を増幅した信号である出力信号Ｖｏｕｔを生成する。
【００７８】
分母電流源２１は、数式（Ｆ）に示された式で表現される分母電流ＩＣ１を生成するために、制御電圧Ｖｃに逆比例する電流を生成する第１逆比例電流生成部２２、制御電圧Ｖｃの二乗関係にある電流を生成する第１二乗電流生成部２３、及び第１常数電流生成部２４を含む。
【００７９】
分子電流源２５は、数式（Ｇ）に示された式で表現される分子電流ＩＣ２を生成するために、制御電圧Ｖｃに逆比例する電流を生成する第２逆比例電流生成部２６、制御電圧Ｖｃの二乗関係にある電流を生成する第２二乗電流生成部２７、及び第２常数電流生成部２８を含む。
【００８０】
差動増幅部２９は、分母電流ＩＣ１と分子電流ＩＣ２の比として表現される利得を有して入力差動信号（Ｖｉｎ＋、Ｖｉｎ−）を増幅して出力差動信号（Ｖｏｕｔ＋、Ｖｏｕｔ−）で出力する。
【００８１】
図３は、図２の分母電流源の一実施例のブロック図である。図３を参照すると、前記分母電流源２１は次のように動作する。
【００８２】
第１逆比例電流生成部２２は、アナログディバイダ２２１、電圧−電流変換器２２２、及び電流ミラー２２３を利用して、数式（Ｆ）の第１項に該当する電流を生成する。前記アナログディバイダ２２１は、入力される２つの電圧の比に比例する出力電圧を生成する回路で、多様な構造が知られているので、その動作に関する具体的な説明は省略する。
前記アナログディバイダ２２１は、基準電圧Ｖｒと制御電圧Ｖｃの入力を受け、基準電圧Ｖｒ／制御電圧Ｖｃの値を有する電圧を出力する。この際、基準電圧Ｖｒを１Ｖとすると、前記電圧は制御電圧Ｖｃに逆比例する値を有する。この逆比例電圧（１／Ｖｃ）は前記電圧−電流変換器２２２で電流に変換され、前記電流ミラー２２３を通じて第１逆比例電流Ｉｉｎｖ１に出力される。第１逆比例電流Ｉｉｎｖ１は、制御電圧Ｖｃと反比例する関係を有する。
【００８３】
前記第１二乗電流生成部２３は、ＭＯＳトランジスタを利用して数式（Ｆ）の第２項である二乗項に該当する二乗電流Ｉｓｑ１を生成することができる。これを確認するために、数式（Ｆ）の第３項を数式（Ｉ）のように変形して見る。
【００８４】
【数１６】
2008048393.tif 000018
【００８５】
ＭＯＳトランジスタは、飽和モードで動作する場合、ドレイン電流がゲート−ソース電圧としきい値電圧との差異の二乗に比例する電圧−電流関係がある。例えば、ｐ型ＭＯＳトランジスタでドレイン電流は数式（Ｊ）のように表現することができる。
【００８６】
【数１７】
2008048393.tif 000019
【００８７】
ここで、μｐは正孔の移動度、Ｃｏｘは酸化膜の単位面積当たりキャパシタンス、Ｗはゲートの幅、Ｌはゲートの長さ、Ｖｇはゲート電圧、Ｖｓはソース電圧、Ｖｔｈはしきい値電圧で、ＫｐはＰＭＯＳパラメータである。
【００８８】
数式（Ｊ）でＫｐはトランジスタのサイズ（Ｗ及びＬ）によって設計者が所望する値に定めることができる。
【００８９】
ＰＭＯＳのソースが電源電位ＶＤＤに連結され、数式（Ｋ）のような関係にあると、数式（Ｊ）の電流は数式（Ｉ）のように表現することができる。
【００９０】
【数１８】
2008048393.tif 000020
【００９１】
数式（Ｋ）を参照すると、ａはドレイン電圧としきい値電圧との差の逆数と同じであり、Ｋｐに密接な関連がある。このように、与えられたａによって決定されたＫｐ、Ｖｄｄ、及びＶｔｈを有して、制御電圧Ｖｃの２／３に該当するゲート−ソース電圧が供給されるＰＭＯＳトランジスタを利用して、前記第１二乗電流生成部２３は、数式（Ｆ）の第２項に該当する電流を生成することができる。ＰＭＯＳトランジスタが生成する電流は数式（Ｌ）のように表現することができる。
【００９２】
【数１９】
2008048393.tif 000021
【００９３】
次に、第１常数電流生成部２４は、数式（Ｆ）の第３項に該当する常数電流Ｉｓ１を提供する。
【００９４】
分母電流源２１は、第１逆比例電流生成部２２、第１二乗電流生成部２３、及び第１常数電流生成部２４がそれぞれ生成した第１逆比例電流Ｉｉｎｖ１、第１二乗電流Ｉｓｑ１、及び第１常数電流Ｉｓ１を利用して分母電流ＩＣ１を生成する。
【００９５】
分子電流源２５も分母電流源２１と事実上同じ方法を通じてＮＭＯＳトランジスタで実現することができる。従って、説明は省略する。但し、より正確な近似のため、分子電流源２５を構成するＮＭＯＳトランジスタは、そのＫｎ値がＫｐと同じ値を有し、ソースに連結される基準電位ＶＳＳは−ＶＤＤの値を有し、しきい電圧の絶対値の大きさも前記ＰＭＯＳトランジスタのしきい値電圧と同じである。分子電流源２５は、第２逆比例電流生成部２６、第２二乗電流生成部２７、及び第２常数電流生成部２８がそれぞれ生成した電流を利用して分子電流ＩＣ２を生成する。
【００９６】
図４は、本発明の一実施例による可変利得増幅器の詳細な回路図を例示した図である。図４を参照すると、可変利得増幅器４０は、分母電流源４１、分子電流源４５、及び差動増幅部４９を含む。
【００９７】
分母電流源４１は、第１逆比例電流生成部４１１、第１二乗電流生成部４１２、及び第１常数電流生成部４１３を含む。第１電流ミラー４２は、分母電流源４１から出力された電流をミラーリングして、分母電流ＩＣ１に出力する。分母電流ＩＣ１は、ダイオード連結された第５ＮＭＯＳトランジスタＭＮ５と第７ＮＭＯＳトランジスタＭＮ７によって差動増幅部４９にミラーリングされる。
【００９８】
第１逆比例電流生成部４１１は、逆比例電流源４３から出力される逆比例電流Ｉｉｎｖを電流ミラーリングして、数式（Ｆ）の第１項に該当する第１逆比例電流を出力する。逆比例電流源４３は、アナログディバイダ２２１と電圧−電流変換器２２２を含むことができる。
【００９９】
第１二乗電流生成部４１２は、第１ＰＭＯＳトランジスタＭＰ１を含む。第１ＰＭＯＳトランジスタＭＰ１のゲートには、２／３×Ｖｃに該当する電圧が供給され、そのドレインでは数式（Ｆ）の第２項に該当する第１二乗電流が出力される。
【０１００】
第１常数電流生成部４１３は、数式（Ｆ）の第３項に該当する第１常数電流を供給する。
【０１０１】
第１逆比例電流、第１二乗電流、及び第１常数電流は、第１ノードＮ１で合成され第１電流ミラー４２に印加される。
【０１０２】
分子電流源４５は、第２逆比例電流生成部４５１、第２二乗電流生成部４５２、及び第２常数電流生成部４５３を含む。第２電流ミラー４６は、分子電流源４５から出力された電流をミラーリングして、分子電流ＩＣ２を出力する。分子電流ＩＣ２は、ダイオード連結された第３ＮＭＯＳトランジスタＭＮ３と第６ＮＭＯＳトランジスタＭＮ６によって差動増幅部４９にミラーリングされる。
【０１０３】
第２逆比例電流生成部４５１は、逆比例電流源４３から出力される逆比例電流Ｉｉｎｖを電流ミラーリングして、数式（Ｇ）の第１項に該当する第２逆比例電流を出力する。実施例によって、第２逆比例電流生成部４５１は、第１逆比例電流生成部４１１と逆比例電流Ｉｉｎｖを共有することもでき、逆比例電流源を追加的に形成して、別に供給を受けることもできる。
【０１０４】
第２二乗電流生成部４５２は、第１ＮＭＯＳトランジスタＭＮ１を含む。第１ＮＭＯＳトランジスタＭＮ１のゲートには、２／３×Ｖｃに該当する電圧が供給され、そのドレインでは数式（Ｇ）の第２項に該当する第２二乗電流が出力される。
【０１０５】
第２常数電流生成部４５３は、数式（Ｇ）の第３項に該当する第２常数電流を供給する。
【０１０６】
第２逆比例電流、第２二乗電流、及び第２常数電流は、第２ノードＮ２で合成され第２電流ミラー４６に印加される。
【０１０７】
このような方法で生成された分子電流ＩＣ１と分母電流ＩＣ２は、それぞれ第５及び第７ＮＭＯＳトランジスタＭＮ５、ＭＮ７、そして第３及び第６ＮＭＯＳトランジスタＭＮ３、ＭＮ６によって差動増幅部４９にバイアス電流として印加される。
【０１０８】
差動増幅部４９は、差動入力信号（Ｖｉｎ＋、Ｖｉｎ−）の入力を受けて、差動出力信号（Ｖｏｕｔ＋、Ｖｏｕｔ−）に出力する。差動増幅部４９は、バイアス電圧ＶＢＩＡＳによってその抵抗値が決定される能動負荷（ＭＰ２、ＭＰ３）を有することができる。
【０１０９】
差動増幅部４９は、その電圧利得が印加されるバイアス電流の比として表現される構造を有する。例えば、差動増幅部４９において、分子電流ＩＣ２は、第８及び第９ＮＭＯＳトランジスタ（ＭＮ８、ＭＮ９）からなる差動対をバイアスし、分母電流ＩＣ１は、ダイオード連結された第１０及び第１１ＮＭＯＳトランジスタ（ＭＮ１０、ＭＮ１１）に提供される。ダイオード連結された第１０及び第１１ＮＭＯＳトランジスタ（ＭＮ１０、ＭＮ１１）は、それぞれ出力抵抗が小信号利得の逆数に該当し、そのサイズは、負荷である第６及び第７ＰＭＯＳトランジスタ（ＭＰ６、ＭＰ７）に対して非常に小さい。従って、差動増幅部４９の電圧利得は、第８ＮＭＯＳトランジスタＭＮ８の小信号利得を第１０ＮＭＯＳトランジスタＭＮ１０の小信号利得で割ったものと同一である。そして、第８及び第１０ＮＭＯＳトランジスタ（ＭＮ８、ＭＮ１０）の小信号利得は、それぞれ分子電流ＩＣ２と分母電流ＩＣ１の二乗根に比例する。そうすると、前記差動増幅部４９の電圧利得は、前記分子電流ＩＣ２を前記分母電流ＩＣ１で割った値の二乗根、即ち、
【数２０】
2008048393.tif 000022
に比例する。この際、二乗根は、指数関数で１／２の係数に変更されるので、差動増幅部４９でデシベル線形特性を得るのには問題にならない。
【０１１０】
図５及び図６は、従来の１次多項式を利用して近似する場合と本発明の実施例によって３次多項式を利用して近似する場合にデシベル線形性を比較したグラフである。
【０１１１】
図５を参照すると、従来の１次多項式を利用して近似する場合には、低い範囲の制御電圧では利得が線形性を有して変化するが、制御電圧が高くなると、利得が線形性なしに変わる。これに対し、図６の３次多項式を利用して近似する場合には、低い範囲のみならず、高い範囲の制御電圧でも利得が線形性を維持した状態で変わる。
【産業上の利用可能性】
【０１１２】
本発明の一実施例による利得可変方法、可変利得増幅器、及び自動利得制御回路は、３次多項式を利用して指数関数に近いように利得を可変することができる。本発明の一実施例では、指数関数を３次多項式の比で近似し、この３次多項式を逆比例項、２次項、及び常数項で表現することにより、ＣＭＯＳ素子を利用して指数関数に近似した３次多項式を実現することができる。本発明の一実施例による利得可変方法、可変利得増幅器、及び自動利得制御回路は、広い範囲の制御電圧に対して線形的に変わる利得を得ることができる。
【０１１３】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。
【図面の簡単な説明】
【０１１４】
【図１】従来技術による自動利得制御回路のブロック図である。
【図２】本発明の一実施例による可変利得増幅器のブロック図である。
【図３】図２の分母電流源の一実施例のブロック図である。
【図４】本発明の一実施例による可変利得増幅器の詳細な回路図を例示した図である。
【図５】従来の１次多項式を利用して近似する場合のデシベル線形性を表したグラフである。
【図６】本発明の実施例によって３次多項式を利用して近似する場合のデシベル線形性を表したグラフである。
【符号の説明】
【０１１５】
１１    可変利得増幅器
２１、４１    分母電流源
２５、４５    分子電流源
２９、４９    差動増幅部
２２、２６、４１１、４５１    逆比例電流生成部
２３、２７、４１２、４５２    二乗電流生成部
２４、２８、４１３、４５３    常数電流生成部
【図１】
2008048393.tif 000030
【図２】
2008048393.tif 000031
【図３】
2008048393.tif 000032
【図４】
2008048393.tif 000033
【図５】
2008048393.tif 000034
【図６】
2008048393.tif 000035