(57)【要約】【課題】従来のシステムリセットに専用のスイッチ手段を設ける技術や、機能を変更する手段を別途接続する技術では、時計用としては用いることができなかった。【解決手段】本発明の時計用電子回路は、時計動作に必要な複数の動作プログラムを記憶する第１の記憶手段と、時計のシステムリセット動作に関するキーアサイン情報を記憶する第２の記憶手段と、外部スイッチ手段からの入力信号を受信する入力回路とを有し、入力回路より入力された情報と時計のシステムリセットに関するキーアサイン情報とを比較し、これら情報の内容が一致したときにシステムリセット動作を行う。このような構成とすることにより、外部スイッチ手段を設ける数が制限されても、確実にシステムをリセットすることができる。【選択図】図１
2008241329.tif 000002
【特許請求の範囲】
【請求項１】
時計動作に必要な複数の動作プログラムおよび時計のリセット動作に関する動作プログラムを記憶する第１の記憶手段と、
時計の全部の機能または一部の機能をリセットするリセット動作に関するキーアサイン情報を記憶する第２の記憶手段と、
少なくとも１つの外部スイッチ手段からの入力信号を受信する入力回路とを有し、
前記入力回路より入力された情報と前記キーアサイン情報とを比較し、これら情報の内容が一致したときに前記リセット動作に関する動作プログラムを呼び出して時計のリセット動作を実行することを特徴とする時計用電子回路。
【請求項２】
前記キーアサイン情報は、前記スイッチ手段のオンまたはオフの状態を示す情報を含むことを特徴とする請求項１に記載の時計用電子回路。
【請求項３】
前記第１の記憶手段と前記第２の記憶手段とは、同一のメモリ手段の異なる記憶領域に格納することを特徴とする請求項１に記載の時計用電子回路。
【請求項４】
前記第１の記憶手段と前記第２の記憶手段とは、ＭＯＮＯＳ型半導体不揮発性メモリであることを特徴とする請求項３に記載の時計用電子回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部スイッチ手段から入力回路に入力された情報に基づいてシステムリセットに関する動作を行う電子回路に関し、特に時計用電子回路に関する。
【背景技術】
【０００２】
近年、時計の機能は多様化している。多機能化に伴い、その操作も複雑化しているが、時計に対してその持つ機能や動作を作動させようとすると、外部スイッチ手段を操作して、機能を動作させることがほとんどである。これらの操作は、例えば、ストップウォッチの機能や水深計測，高度計測などの操作、電波受信機能の強制受信操作や受信確認などである。
【０００３】
一般に知られている携帯電話やＰＤＡなどの小型情報端末の携帯機器も多機能化が進み、複雑な操作を要求される場合もあるが、多くは時計と同様に外部スイッチ手段を操作して、機能を動作させている。このような携帯機器に対する情報入力の構成は多くの提案がある（例えば、特許文献１参照。）。
【０００４】
［従来技術の動作説明：図２］
特許文献１に示した従来技術を図２を用いて説明する。図２において、２０は携帯電話機本体である。２１は無線部、２２は制御部、２３はメモリ部、２４は機能部専用メモリ部、２５はタッチパネル部、２６は表示部、２７は音声部、２８は外部コネクタ、３１はハードリセットスイッチである。これらは携帯電話機本体２０を構成する要素である。２９はケーブル、３０は機能変更用装置である。
【０００５】
特許文献に示した従来技術では、携帯電話機本体２０の構成要素である外部コネクタ部２８に携帯電話機本体２０とは別に設ける機能変更用装置３０をケーブル２９で接続している。
機能変更用装置３０を操作することにより、機能部専用メモリ部２４に記憶されているタッチパネル部２５の各キーやそのキーに割り当てられている機能の変更をすることができ、使用者の趣向に合わせて携帯電話機本体２０の操作感を変えることができる。
【０００６】
【特許文献１】特開２００２−２２９７１９号公報（第３頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、時計は、携帯電話や小型情報端末に比してその筐体が小さく、外部から進入するノイズや静電気などの外乱が、内部の回路基板に伝達することが多い。このため、内部の電子回路が誤動作を引き起こす場合がある。
このような問題を解消するには、そもそも内部の電子回路に外乱が到達しないようにするのが根本解決であるが、実際は外乱の進入を完全に防ぐことは難しく、誤動作が起きてしまった後、如何に早く誤動作状態から復帰するかが重要である。
このため、システムの状態を一旦リセットするシステムリセットを行うことが広く用いられている。
【０００８】
時計のシステムをリセットする操作は、誤動作が起きてしまった後、なるべく早く誤動作状態から復帰するために速やかに操作されなければならないが、例えば、時計に設けているリューズ状のスイッチ手段を１回押しただけなどの簡単な操作でシステムリセットがかかってしまうと、逆に不具合も起こる。
それは、通常の時計の使用状態に、誤ってその操作をしてしまい、期せずしてシステムリセットがかかってしまう場合である。時計を掴むとき、手首に装着するとき、使用状態で何か別の物体に触れてしまったときなど、システムリセットが安易にかかってしまっては、不便である。
システムリセットがかかると、多くの場合、時刻情報やカレンダー情報などが失われ、初期状態に戻る。誤った操作によるシステムリセットが頻繁に発生すると、そのたびに時刻合わせなどの操作が必要になり、時計としての利便性が悪くなる。
【０００９】
そこで、時計を通常使用している状態では、誤った操作でシステムリセットがかからないようにしなくてはならない。そのため、システムリセット専用の外部スイッチ手段を設けるなどの配慮が必要である。
【００１０】
ところで、時計は、その特徴として、装飾性及び使用者の嗜好に合わせるため、外部スイッチ手段の配置場所やその数には制限がある場合が多い。例えば、デザインを優先する時計にあっては、外部スイッチ手段の数そのものを少なくすることが要求される場合がある。
また、時計の構造上の特徴として、微細且つ小面積の基板上に電子回路を構成するため、外部スイッチ手段を配置するためのスペースや配置数に制限が加わることもある。
【００１１】
このような事情から、時計は、外乱による誤動作状態からの復帰にシステムリセットが必要な場合があると判っていながら、時計本体にシステムリセット専用の外部スイッチ手段を設けることはできないのである。
【００１２】
また、特許文献１に示した従来技術のように、タッチパネルなどのスイッチ手段に割り当てられている機能を、機能変更用装置を外側に接続して変更するとしても、そもそも時計に機能変更用装置を接続する外部コネクタを搭載することもできない。
【００１３】
したがって、時計のように小型で外乱に弱く、システムリセットが必要な電子機器に、外部スイッチ手段を増やすことなくシステムリセットなどの機能を割り当てる手段が強く望まれていた。
【００１４】
本発明の時計用電子回路は、上記のような要求に対してなされたものであって、そしてその目的は、時計用電子回路としてシステムリセット専用スイッチを設けられない状況の中でもシステムリセット機能を盛り込み、時計としての機能と趣向性とを両立させることである。
【課題を解決するための手段】
【００１５】
上記の課題を解決する手段として、時計用電子回路は、下記記載の構造を採用するものである。
【００１６】
時計動作に必要な複数の動作プログラムおよび時計のリセット動作に関する動作プログラムを記憶する第１の記憶手段と、時計の全部の機能または一部の機能をリセットするリセット動作に関するキーアサイン情報を記憶する第２の記憶手段と、少なくとも１つの外部スイッチ手段からの入力信号を受信する入力回路とを有し、入力回路より入力された情報とキーアサイン情報とを比較し、これら情報の内容が一致したときにリセット動作に関する動作プログラムを呼び出して時計のリセット動作を実行することを特徴とする。
【００１７】
キーアサイン情報は、スイッチ手段のオンまたはオフの状態を示す情報を含むことを特徴とする。
【００１８】
第１の記憶手段と第２の記憶手段とは、同一のメモリ手段の異なる記憶領域に格納することを特徴とする。
【００１９】
第１の記憶手段と第２の記憶手段とは、ＭＯＮＯＳ型半導体不揮発性メモリであることを特徴とする。
【発明の効果】
【００２０】
本発明の時計用電子回路は、外部スイッチ手段からの入力信号と予め格納しているキーアサイン情報とを比較してリセット動作を行う。キーアサイン情報は、特別外部に機器を別途用いることなく自由に変更が可能である。
これにより、本発明の時計用電子回路によれば、一般的に装飾性が求められ、また使用者の嗜好にあわせ、そのデザインの多様性が求められる時計においても、デザイン性や多様性を損なうことなく確実にリセットを行うことができる。
【発明を実施するための最良の形態】
【００２１】
［全体説明：図１］
以下、図面に基づいて本発明のの実施の形態を説明する。図１は本発明の時計用電子回路を示すブロック図である。なお、本発明の時計用電子回路は、回路を半導体基板に集積してなる半導体集積回路として説明する。
【００２２】
図１において、１１は時計用半導体集積回路であり、１２ａ〜１２ｃは外部スイッチ手段である。１３は外部スイッチ手段１２ａ〜１２ｃと時計用半導体集積回路１１とを接続するパッドである。１４は複数の動作プログラムを記憶する第１の記憶手段である。１５は時計の動作を制御する論理回路である。１６は外部スイッチ手段１２ａ〜１２ｃからの入力信号を受信する入力回路である。１８は時計回路のシステムリセット動作に関するキーアサイン情報を記憶する第２の記憶手段である。１７は入力回路１６からの信号と時計回路のシステムリセット動作に関するキーアサイン情報を記憶する第２の記憶手段１８との信号を比較する比較回路である。
【００２３】
時計用半導体集積回路１１は、図示しない回路基板に搭載されており、この回路基板は、図示しない時刻報知手段などとともに、図示しない時計外装に組み込まれている。このような回路基板や時計を構成する部品を１つにまとめた機能部品をムーブメントと呼ぶこともある。
【００２４】
その時計外装には、外部スイッチ手段１２ａ〜１２ｃが設けてあり、図１に示す例では３つ設けている。外部スイッチ手段１２ａ〜１２ｃは、特に限定しないが、プッシュボタン構造を有しており、もちろん、防水仕様などの知られている時計のスイッチ構造も有しているとともに、その数も時計の仕様に応じて変更することができる。
【００２５】
外部スイッチ手段１２ａ〜１２ｃは、基準電源ＶＤＤにその一端を接続し、他端を図示しない配線手段により時計用半導体集積回路１１に設けるパッド１３に接続している。パッド１３は、入力回路１６に接続しており、外部スイッチ手段１２ａ〜１２ｃからの入力信号は、パッド１３を介して入力回路１６が受信する。
【００２６】
第１の記憶手段１４は、時計動作に必要な複数の動作プログラムやシステムリセット動作に関する動作プログラムを記憶している。後述する外部スイッチ手段１２ａ〜１２ｃから入力された情報と第２の記憶手段１８に記憶しているキーアサイン情報との比較を行う動作プログラムなども記憶している。もちろん、時計として動作するため論理回路１５が用いる運針プログラムも記憶している。
【００２７】
このようなプログラムのほか、時計の付加機能を制御するプログラムも記憶している。例えば、ストップウォッチの機能や水深計測，高度計測などの機能、電波受信機能の強制受信操作や受信確認などであり、もちろん、それらは時計の仕様に合わせて記憶されているプログラムは異なる。
第１の記憶手段１４は、特に限定しないが、ＲＯＭや書き換え可能なＰＲＯＭ、電気的に書き換え消去可能なＥＥＰＲＯＭなどのメモリ手段を用いることができる。
【００２８】
第２の記憶手段１８は、論理回路１５のシステムリセット動作に関するキーアサイン情報を記憶する記憶手段である。システムリセット動作そのものを実施するプログラムは、第１の記憶手段１４に格納している。
システムリセットを行うための動作は、時計の仕様に合わせてそれぞれ異なる。使用している時計に合わせ適するシステムリセット動作に関わるキーアサイン情報を記憶している。
システムリセット動作とは、例えば、表示に関する表示リセット動作やシステムをオールリセットするオールリセット動作などを言う。要するに、時計の全部の機能または一部の機能をリセットする動作ということであるが、これらを総じてシステムリセット動作と称することにする。
第２の記憶手段１８には、システムリセット動作を起動するために必要なキーアサイン情報が格納してある。外部スイッチ手段１２ａ〜１２ｃの入力パターン（例えば、どんなスイッチをどのように何回押したか）をキーアサイン情報として格納しているのである。
【００２９】
第２の記憶手段１８は、第１の記憶手段１４と同様に、特に限定しないが、ＲＯＭや書き換え可能なＰＲＯＭ、電気的に書き換え消去可能なＥＥＰＲＯＭなどのメモリ手段を用いることができ、第１の記憶手段１４ともどもＭＯＮＯＳ型半導体不揮発性メモリを用いることができる。
【００３０】
第１の記憶手段１４と第２の記憶手段１８とを同一のメモリ手段を用いたとき、これら２つの記憶手段は、１つのメモリ手段の領域を分割して用いることができる。その場合、メモリ手段の記憶アドレスを分けて行えばよい。例えば、メモリ手段の上位アドレス空間に第１の記憶手段１４の内容を記憶し、下位アドレス空間には第２の記憶手段１８の内容を記憶する。
【００３１】
第２の記憶手段１８に格納しているキーアサイン情報は、自由に変更が可能である。第１の記憶手段１４には、このキーアサイン情報の変更に関わる動作に必要なキーアサイン変更動作プログラムが格納されている。外部スイッチ手段１２ａ〜１２ｃを操作し、時計の仕様や使用者の使用状態に応じて自由に変更することができる。
【００３２】
比較回路１７は、入力回路１６から入力された情報と、論理回路１５のシステムリセット動作に関するキーアサイン情報を記憶する第２の記憶手段１８の内容とを比較する回路である。
【００３３】
論理回路１５は、時計回路として動作するための回路のほか、図示はしないが制御回路も設けてある。この制御回路の動作によって、外部スイッチ手段１２ａ〜１２ｃ，入力回路１６，比較回路１７，第１の記憶手段１４，第２の記憶手段１８は動作することができる。図１では、これらの電気信号の流れを矢印で示している。
【００３４】
［動作の説明］
次に、本発明の時計用電子回路の動作を説明する。外部スイッチ手段１２ａ〜１２ｃより、時計使用者の操作により入力されたスイッチ操作の情報は、パッド１３を介して時計用半導体集積回路１１内部にある複数の動作プログラムを記憶する第１の記憶手段１４と
入力回路１６とに入力される。
【００３５】
入力された情報が格納されている複数の動作プログラムにおける命令に一致した場合は、複数の動作プログラムのうち該当する命令により動作するプログラムが実行される。
例えば、第１の記憶手段１４には「ストップウォッチ機能を起動する」というストップウォッチ動作プログラムと、「タイマーを起動する」というタイマー動作プログラムと、「カレンダー機能を起動する」というカレンダー動作プログラムとが格納されているとする。
【００３６】
外部スイッチ手段１２ａ〜１２ｃの操作により、これら動作プログラムに相当するボタン操作がなされたとき、その動作プログラムを実行するのである。例えば、外部スイッチ手段１２ａを続けて２回押すとストップウォッチ機能が起動し、外部スイッチ手段１２ｂを続けて２回押すとタイマー機能が起動し、外部スイッチ手段１２ｃを続けて２回押すとカレンダー機能が起動するなどと予め設定しておき、これらの操作がなされたときに該当する機能が起動するのである。
【００３７】
入力された情報が複数の動作プログラムにおけるどの命令とも一致しない場合は、動作プログラムは動作せず、通常の時計運針動作を行う。
【００３８】
入力された情報が第２の記憶手段１８に記憶されている時計回路のシステムリセット動作に関するキーアサイン情報と一致した場合、比較回路１７よりシステムリセット命令が出力され複数ある動作プログラムのうちシステムリセットに関するプログラムが実行され、時計回路のシステムリセット動作が機能する。
【００３９】
例えば、第１の記憶手段１４には「時刻報知手段のみリセットする」という表示に関する表示リセット動作プログラムと、「システム全体をリセットする」というシステムオールリセットに関するオールリセット動作プログラムとが格納されているとする。
第２の記憶手段１８には、外部スイッチ手段１２ａ〜１２ｃの操作パターン（キーアサイン）が記憶されている。これら動作プログラムに相当する外部スイッチ手段の操作パターンが入力されたとき、その動作プログラムを実行するのである。
【００４０】
例えば、外部スイッチ手段１２ａと外部スイッチ手段１２ｂとを同時に１回押すと表示リセット動作プログラムが起動し、外部スイッチ手段１２ａと外部スイッチ手段１２ｂと外部スイッチ手段１２ｃとを同時に１回押すとオールリセット動作プログラムが起動するなどと予め設定しておき、これらの操作がなされたときに該当する機能が起動するのである。
【００４１】
本発明の時計用電子回路は、このように、リセットに関する動作プログラム自体は第１の記憶手段１４に格納してあり、そのリセットに関する動作プログラムを起動するための外部スイッチ手段１２ａ〜１２ｃからの操作パターンに関するキーアサイン情報は、第２の記憶手段１８に格納してある。
【００４２】
そして、第２の記憶手段１８に格納しているキーアサイン情報は、自由に変更が可能である。時計の仕様や使用者の使用状態に応じて変えることができる。特に、使用者が自分の好みに合わせてキーアサイン情報を変更することができるため、実使用環境において外部環境からのノイズ，静電気，衝撃などの外乱が発生し、時計が誤動作しても速やかにリセットをおこなうことができる。
【００４３】
本発明の時計用電子回路のこのような特徴は、この回路を搭載した時計を使う使用者の身体的な癖などにも対応できる。例えば、使用者の利き腕である。使用者の利き腕が左手
だとすると、多くの場合、時計を右手首に装着する。その際、リセットを行うための外部スイッチ手段の操作パターンを利き腕に合わせて変更することで、時計が誤動作しても速やかにリセットを行うことができるのである。
【００４４】
また、本発明の時計用電子回路を搭載した時計にあっては、それが趣向品である時計であっても、リセットに必要な操作スイッチを別途設ける必要がないため、時計としてのデザインを制限することもない。
【００４５】
時計用電子回路の場合、人が携帯するためが発生する過酷な環境での使用により、電子回路が誤動作し、時計動作プログラムが暴走した場合、外部スイッチ手段１２ａ〜１２ｃから操作による命令では、時計動作プログラムが制御できなくなる。時計用電子回路の状態を初期状態に戻し正常な動作とするため、システムリセット動作を行なう必要がある。
【００４６】
その場合、第２の記憶手段１８に記憶したシステムリセット動作のキーアサインと一致するキーアサイン情報を外部スイッチ手段１２ａ〜１２ｃより入力することで、第１の記憶手段１４に記憶されている複数ある動作プログラムのうちリセットに関するプログラムを実行することが可能となる。
【００４７】
第１の記憶手段１４には、キーアサイン変更のためのプログラムも格納されており、第２の記憶手段１８に記憶したシステムリセット動作のためのキーアサインを、外部スイッチ手段１２ａ〜１２ｃの操作によって自由に変更が可能である。第２の記憶手段１８を、特にＭＯＮＯＳ型半導体不揮発性メモリを用いて構成すると、このキーアサイン変更に関する情報の消去や記憶を低電圧で行うことができ、本発明の時計用電子回路を搭載した時計を低消費電力化することができる。
【産業上の利用可能性】
【００４８】
本発明の時計用電子回路によれば、一般的に装飾性が求められ、また使用者の嗜好にあわせ、そのデザインの多様性が求められる時計において、デザイン性を損なうことなくシステムをリセットする機能を有することができる。特に、システムのリセットが必要になるような原因となる外乱は、時計が小型化するほど影響が強くなる。このため、小型化が要求される腕時計用電子回路として好適である。
【図面の簡単な説明】
【００４９】
【図１】本発明の時計用電子回路を説明するブロック図である。
【図２】特許文献１に示した従来技術を説明するブロック図である。
【符号の説明】
【００５０】
１１  時計用電子回路
１２ａ〜１２ｃ  外部スイッチ手段
１３  パッド
１４  第１の記憶手段
１５  論理回路
１６  入力回路
１７  比較回路
１８  第２の記憶手段
【図１】
2008241329.tif 000003
【図２】
2008241329.tif 000004