(57)【要約】【課題】ＳｉＰ形態の半導体素子から容易に熱を放出させることができる半導体素子及びその製造方法を提供するためのものである。【解決手段】半導体素子は、インターポーザー（interposer）と、インターポーザーの上に積層形成された複数の素子と、複数の素子のうち、少なくとも１つの素子内に形成され、冷却物質移動通路を備える冷却手段と、各素子の間に形成され、上部素子に形成された信号電極と下部素子に形成された信号電極とを連結する連結電極とを含む。【選択図】図２
2008047894.tif 000002
【特許請求の範囲】
【請求項１】
インターポーザー（interposer）と、
前記インターポーザーの上に積層形成された複数の素子と、
前記複数の素子のうち、少なくとも１つの素子内に形成され、冷却物質移動通路を備える冷却手段と、
前記各素子の間に形成され、上部素子に形成された信号電極と下部素子に形成された信号電極とを連結する連結電極と、
を含むことを特徴とする半導体素子。
【請求項２】
前記複数の素子内に各々形成され、各素子を貫通して形成された貫通電極を更に含むことを特徴とする請求項１記載の半導体素子。
【請求項３】
前記貫通電極は、Ｗ、Ｃｕ、Ａｌ、Ａｇ、Ａｕを含むグループの中から選択された少なくとも１つの物質で形成されたことを特徴とする請求項２記載の半導体素子。
【請求項４】
前記冷却手段は、前記冷却手段を備える素子の最上部に位置した保護層に形成されたことを特徴とする請求項１記載の半導体素子。
【請求項５】
前記インターポーザーの上に積層形成された複数の素子の中で、最下部に位置した素子の下部面に形成された放熱手段を更に含むことを特徴とする請求項１記載の半導体素子。
【請求項６】
前記放熱手段は、ヒートシンクであることを特徴とする請求項５記載の半導体素子。
【請求項７】
前記放熱手段は、ヒートパイプであることを特徴とする請求項５記載の半導体素子。
【請求項８】
前記冷却手段に冷却物質を供給する冷却物質供給手段を更に含むことを特徴とする請求項１記載の半導体素子。
【請求項９】
前記複数の素子は、ＣＰＵ、ＳＲＡＭ、ＤＲＡＭ、Ｆｌaｓｈ Ｍｅｍｏｒｙ、Ｌｏｇｉｃ ＬＳＩ、Ｐｏｗｅｒ ＩＣ、Ｃｏｎｔｒｏｌ ＩＣ、Ａｎａｌｏｇ ＬＳＩ、ＭＭ ＩＣ、ＣＭＯＳ ＲＦ−ＩＣ、Ｓｅｎｓｏｒ Ｃｈｉｐ、ＭＥＭＳ Ｃｈｉｐの中から独立的に選択されることを特徴とする請求項１記載の半導体素子。
【請求項１０】
少なくとも１つの素子が冷却物質移動通路を有する冷却手段を備えるように複数の素子を形成する段階と、
前記複数の素子をインターポーザー（interposer）の上に積層形成する段階と、
を含むことを特徴とする半導体素子の製造方法。
【請求項１１】
前記複数の素子をインターポーザーの上に積層形成する段階において、前記各素子の間には連結層を形成し、前記連結層に形成された連結電極を通じて上部素子と下部素子に形成された信号電極を連結させる段階を含むことを特徴とする請求項１０記載の半導体素子の製造方法。
【請求項１２】
前記複数の素子を形成する段階において、前記冷却手段は、前記冷却手段を備える素子の最上部に位置した保護層に形成される段階を含むことを特徴とする請求項１０記載の半導体素子の製造方法。
【請求項１３】
前記複数の素子を形成する段階において、前記複数の素子内に各々形成され、各素子を貫通する貫通電極を形成する段階を含むことを特徴とする請求項１０記載の半導体素子の製造方法。
【請求項１４】
前記貫通電極は、Ｗ、Ｃｕ、Ａｌ、Ａｇ、Ａｕを含むグループの中から選択された少なくとも１つの物質で形成されることを特徴とする請求項１３記載の半導体素子の製造方法。
【請求項１５】
前記複数の素子を形成する段階において、前記インターポーザーの上に積層形成される複数の素子の中で、最下部に位置する素子の下部面に放熱手段を形成する段階を含むことを特徴とする請求項１０記載の半導体素子の製造方法。
【請求項１６】
前記放熱手段は、ヒートシンクであることを特徴とする請求項１５記載の半導体素子の製造方法。
【請求項１７】
前記放熱手段は、ヒートパイプであることを特徴とする請求項１５記載の半導体素子の製造方法。
【請求項１８】
前記冷却手段に冷却物質を供給する冷却物質供給手段を連結する段階を更に含むことを特徴とする請求項１０記載の半導体素子の製造方法。
【請求項１９】
前記複数の素子は、ＣＰＵ、ＳＲＡＭ、ＤＲＡＭ、Ｆｌaｓｈ Ｍｅｍｏｒｙ、Ｌｏｇｉｃ ＬＳＩ、Ｐｏｗｅｒ ＩＣ、Ｃｏｎｔｒｏｌ ＩＣ、Ａｎａｌｏｇ ＬＳＩ、ＭＭ ＩＣ、ＣＭＯＳ ＲＦ−ＩＣ、Ｓｅｎｓｏｒ Ｃｈｉｐ、ＭＥＭＳ Ｃｈｉｐ中から独立的に選択されることを特徴とする請求項１０記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子及びその製造方法に関するものである。
【背景技術】
【０００２】
図１は、従来の半導体素子の製造方法により製造されたＳｉＰ（System In a Package）形態の半導体素子を概念的に示す図である。
【０００３】
従来のＳｉＰ形態の半導体素子は、図１に示すように、インターポーザー（interposer）１１、第１素子１３、第２素子１５、及び第３素子１７を含む。
【０００４】
第１乃至第３素子１３、１５、１７は、例えば、ＣＰＵ、ＳＲＡＭ、ＤＲＡＭ、Ｆｌaｓｈ Ｍｅｍｏｒｙ、Ｌｏｇｉｃ ＬＳＩ、Ｐｏｗｅｒ ＩＣ、Ｃｏｎｔｒｏｌ ＩＣ、Ａｎａｌｏｇ ＬＳＩ、ＭＭ ＩＣ、ＣＭＯＳ ＲＦ−ＩＣ、Ｓｅｎｓｏｒ Ｃｈｉｐ、ＭＥＭＳ Ｃｈｉｐなどから選択されたどれか１つでありうる。
【０００５】
第１素子１３と第２素子１５、第２素子１５と第３素子１７の間には各素子間の信号連結のための連結手段が形成されている。
【０００６】
このような構造を有するＳｉＰ形態の半導体素子の常用化を具現するためには放熱問題を解決しなければならない。特に、第２素子１５のように、中間層に形成された素子の熱放出問題は常用化において大きい障害物として指摘されている。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、ＳｉＰ形態の半導体素子から容易に熱を放出させることができる半導体素子及びその製造方法を提供することをその目的とする。
【課題を解決するための手段】
【０００８】
本発明による半導体素子は、インターポーザー（interposer）と、インターポーザーの上に積層形成された複数の素子と、複数の素子の中で、少なくとも１つの素子内に形成され、冷却物質移動通路を備える冷却手段と、各素子の間に形成され、上部素子に形成された信号電極と下部素子に形成された信号電極を連結する連結電極とを含む。
【０００９】
本発明による半導体素子の製造方法は、少なくとも１つの素子が冷却物質移動通路を有する冷却手段を備えるように複数の素子を形成する段階と、複数の素子をインターポーザー（interposer）の上に積層形成する段階とを含む。
【発明の効果】
【００１０】
本発明に係る半導体素子及びその製造方法によると、ＳｉＰ形態の半導体素子から容易に熱を放出させることができる長所がある。
【発明を実施するための最良の形態】
【００１１】
本発明の説明において、各層（膜）、領域、パターン、または構造物が、基板、各層（膜）、領域、パッド、またはパターンの“上”に、または“下”に形成されることと記載される場合において、その意味は各層（膜）、領域、パッド、パターン、または構造物が、直接、基板、各層（膜）、領域、パッド、またはパターンに接触して形成される場合と解釈されることができ、他の層（膜）、他の領域、他のパッド、他のパターン、または他の構造物がその間に追加に形成される場合と解釈されることもできる。したがって、その意味は実施形態の技術的思想により判断されなければならない。
【００１２】
以下、添付した図面を参照しつつ本発明の実施形態を詳細に説明する。
【００１３】
図２は本発明に係る半導体素子の製造方法により製造されたＳｉＰ（System In a Package）形態の半導体素子を概念的に示す図であり、図３は本発明に係る半導体素子における冷却物質移動通路が形成された素子の構造を概念的に示す図であり、図４は本発明に係る半導体素子における冷却物質移動通路が形成された保護層を概念的に示す図である。
【００１４】
本発明による半導体素子は、図２乃至図４に示すように、インターポーザー２００、第１素子２１０、第２素子２３０、第３素子２５０、及び第４素子２７０を含む。第１素子２１０、第２素子２３０、第３素子２５０には、冷却物質移動通路２１１、２３１、２５１が各々形成されている。
【００１５】
また、本発明による半導体素子は、第１素子２１０に形成された信号電極と第２素子２３０に形成された信号電極とを連結する第１連結層２２０を含む。半導体素子は、第２素子２３０に形成された信号電極と第３素子２５０に形成された信号電極とを連結する第２連結層２４０を含む。半導体素子は、第３素子２５０に形成された信号電極と第４素子２７０に形成された信号電極とを連結する第３連結層２６０を含む。
【００１６】
第１素子２１０には、冷却物質移動通路２１１を備える冷却手段が形成されている。冷却手段は、第１素子２１０の上部に形成される保護層２１３に形成されることができる。一般に、素子の最上部には保護層２１３が形成されるので、このような保護層２１３に対するエッチング及び洗浄により冷却物質移動通路２１１を容易に形成できることになる。冷却手段は、第１素子２１０の最上部に形成されないで、他の位置に形成されることができる。
【００１７】
図２には、第２素子２３０及び第３素子２５０にも冷却物質移動通路２３１、２５１が形成された場合を示す。しかしながら、冷却物質移動通路が少なくても１つの素子に形成されるだけでも全体半導体素子の熱放出に大いに寄与できるようになる。また、図２において、最上部に位置する第４素子２７０にも冷却物質移動通路が形成されるように具現することができる。
【００１８】
本発明による半導体素子は、冷却手段に連結されて冷却物質を供給する冷却物質供給手段を更に含むことができる。冷却物質供給手段から提供される冷却物質は、各素子に形成された冷却物質移動通路２１１、２３１、２５１を通過することになる。冷却物質としては、低温の気体、低温の液体などが利用されることができ、例えば、液体窒素が利用されることができる。これによって、本発明に係る半導体素子によれば、発生する熱を容易に外部へ効率のよく放出できることになる。
【００１９】
また、各素子には各素子を貫通する貫通電極が更に形成されることができる。貫通電極は、上部に形成された素子と下部に形成された素子との間の信号連結を遂行することができる。
【００２０】
以上、第１乃至第４素子２１０、２３０、２５０、２７０が積層形成されたＳｉＰ形態の半導体素子に関して説明したが、積層される素子の数字は多様に変形できるものである。各素子は、例えば、ＣＰＵ、ＳＲＡＭ、ＤＲＡＭ、Ｆｌaｓｈ Ｍｅｍｏｒｙ、Ｌｏｇｉｃ ＬＳＩ、Ｐｏｗｅｒ ＩＣ、Ｃｏｎｔｒｏｌ ＩＣ、Ａｎａｌｏｇ ＬＳＩ、ＭＭ ＩＣ、ＣＭＯＳ ＲＦ−ＩＣ、Ｓｅｎｓｏｒ Ｃｈｉｐ、ＭＥＭＳ Ｃｈｉｐなどから選択されたどれか１つでありうる。
【００２１】
また、本発明に係る半導体素子の製造方法によると、少なくとも１つの素子が冷却物質移動通路を有する冷却手段を備えるように複数の素子を形成する段階と、複数の素子をインターポーザー（interposer）の上に積層形成する段階とを含む。本発明に係る半導体素子の製造方法によると、複数の素子をインターポーザーの上に積層形成する段階において、各素子の間には連結層を形成し、連結層に形成された連結電極を通じて上部素子と下部素子に形成された信号電極を連結させる段階を含む。
【００２２】
本発明に係る半導体素子の製造方法によると、複数の素子を形成する段階において、冷却手段は、冷却手段を備える素子の最上部に位置した保護層に形成される段階を含む。
【００２３】
そして、各素子から発生する熱をより効率のよく放出させるための方案として、図５に示すような構造を有する半導体素子を製造することができる。図５は、本発明に係る半導体素子の製造方法により製造されたＳｉＰ形態の半導体素子の他の例を概念的に示す図である。
【００２４】
本発明に係る半導体素子は、図５に示すように、インターポーザー３００、第１素子３１０、第２素子３３０、第３素子３５０、及び第４素子３７０を含む。半導体素子は、第１素子３１０を貫通する第１貫通電極３１５、第２素子３３０を貫通する第２貫通電極３３５、第３素子３５０を貫通する第３貫通電極３５５、及び第４素子３７０を貫通する第４貫通電極３７５を含む。第１素子３１０、第２素子３３０、及び第３素子３５０には、冷却物質移動通路３１１、３３１、３５１が各々形成されている。
【００２５】
また、本発明に係る半導体素子は、第１素子３１０に形成された信号電極と第２素子３３０に形成された信号電極とを連結する第１連結層３２０を含む。半導体素子は、第２素子３３０に形成された信号電極と第３素子３５０に形成された信号電極とを連結する第２連結層３４０を含む。半導体素子は、第３素子３５０に形成された信号電極と第４素子３７０に形成された信号電極とを連結する第３連結層３６０を含む。
【００２６】
第１素子３１０には、冷却物質移動通路３１１を備える冷却手段が形成されている。冷却手段は、第１素子３１０の上部に形成される保護層に形成されることができる。一般的に、素子の最上部には保護層が形成されるので、このような保護層に対するエッチング及び洗浄により冷却物質移動通路３１１を容易に形成できることになる。もちろん、冷却手段は第１素子３１０の最上部に形成されないで、他の位置に形成されることもできる。
【００２７】
図５には、第２素子３３０及び第３素子３５０にも冷却物質移動通路３３１、３５１が形成された場合を示す。しかしながら、冷却物質移動通路が少なくても１つの素子に形成されるだけでも全体半導体素子の熱放出に大いに寄与できるようになる。また、図５において、最上部に位置する第４素子３７０にも冷却物質移動通路が形成されるように具現することができる。
【００２８】
本発明に係る半導体素子は、冷却手段に連結されて冷却物質を供給する冷却物質供給手段を更に含むことができる。冷却物質供給手段から提供される冷却物質は、各素子に形成された冷却物質移動通路３１１、３３１、３５１を通過することになる。冷却物質としては、低温の気体、低温の液体などが利用されることができ、例えば液体窒素が利用されることができる。これによって、本発明に係る半導体素子によると、発生する熱を容易に外部へ効率のよく放出できることになる。
【００２９】
また、本発明に係る半導体素子は、第１素子３１０と第２素子３３０とを連結する第１連結層３２０を含む。半導体素子は、第２素子３３０と第３素子３５０とを連結する第２連結層３４０を含む。半導体素子は、第３素子３５０と第４素子３７０を連結する第３連結層３６０を含む。第１連結層３２０には第１連結電極３２５が形成されている。第２連結層３４０には第２連結電極３４５が形成されており、第３連結層３６０には第３連結電極３６５が形成されている。第１連結電極３２５により第１素子３１０と第２素子３３０が電気的に連結される。第２連結電極３４５により第２素子３３０と第３素子３５０が電気的に連結される。第３連結電極３６５により第３素子３５０と第４素子３７０が連結される。第１連結電極３２５は、第１貫通電極３１５と第２貫通電極３３５とを連結させることができる。第２連結電極３４５は、第２貫通電極３３５と第３貫通電極３５５とを連結させることができる。第３連結電極３６５は、第３貫通電極３５５と第４貫通電極３７５とを連結させることができる。
【００３０】
貫通電極は、半導体基板に対するパターン工程、エッチング工程、メタル形成工程、ＣＭＰ工程などを順次に進行することにより形成されることができる。このような工程は、既に公知されたものであって、本発明の主要関心事でないので、ここではその詳細な説明は省略する。
【００３１】
この際、貫通電極は、Ｗ、Ｃｕ、Ａｌ、Ａｇ、Ａｕなどの物質の中から選択されたどれか１つ以上の物質で形成されることができる。貫通電極は、ＣＶＤ、ＰＶＤ、蒸発（Evaporation）、ＥＣＰなどの方法により蒸着されることができる。また、貫通電極のバリアー金属には、ＴａＮ、Ｔａ、ＴｉＮ、Ｔｉ、ＴｉＳｉＮなどが利用されることができ、ＣＶＤ、ＰＶＤ、ＡＬＤなどの方法により形成されることもできる。
【００３２】
そして、第１素子３１０の下部面には別途の放熱手段３８０が形成されている。放熱手段３８０は貫通電極を通じて各素子に連結されることができ、各素子から発生する熱をより効率のよく放出できることになる。放熱手段３８０は、ヒートシンク（heat sink）であることができ、ヒートパイプ（heat pipe）であることができる。
【図面の簡単な説明】
【００３３】
【図１】従来の半導体素子の製造方法により製造されたＳｉＰ（System In a Package）形態の半導体素子を概念的に示す図である。
【図２】本発明に係る半導体素子の製造方法により製造されたＳｉＰ（System In a Package）形態の半導体素子を概念的に示す図である。
【図３】本発明に係る半導体素子における冷却物質移動通路が形成された素子の構造を概念的に示す図である。
【図４】本発明に係る半導体素子における冷却物質移動通路が形成された保護層を概念的に示す図である。
【図５】本発明に係る半導体素子の製造方法により製造されたＳｉＰ形態の半導体素子の他の例を概念的に示す図である。
【符号の説明】
【００３４】
１１、２００、３００  インターポーザー
１３、２１０、３１０  第１素子
１５、２３０、３３０  第２素子
１７、２５０、３５０  第３素子
２１１、２３１、２５１、３１１、３３１、３５１  冷却物質移動通路
２２０、３２０  第１連結層
２４０、３４０  第２連結層
２６０、３６０  第３連結層
２７０、３７０  第４素子
３１５  第１貫通電極
３３５  第２貫通電極
３５５  第３貫通電極
３７５  第４貫通電極
３２５  第１連結電極
３４５  第２連結電極
３６５  第３連結電極  
【図１】
2008047894.tif 000003
【図２】
2008047894.tif 000004
【図３】
2008047894.tif 000005
【図４】
2008047894.tif 000006
【図５】
2008047894.tif 000007