(57)【要約】【課題】送受信データ、あるいは再送不要なデータに誤りが発生した場合においても、再送制御を破綻させることなく実施することが可能なデータ送受信装置を提供する。【解決手段】ＮＡＣＫメッセージを受信した場合には、次の周期において、前々周期に送信したシーケンスナンバーのＰＬＣＭＡＣフレームデータの受信待ちを解除するコマンドを送信側の端末から送信する（Ｓ６３）。このコマンドを受けた受信側の端末は、例えばＣＰＵ１１の指示を受けてＰＬＣ受信用メモリ制御回路５０６がこれに対するＡＣＫメッセージを生成して出力することで、コマンドを正常に受信したとこを通知する。管理端末１において上記ＡＣＫメッセージを受信した場合は（Ｓ６４）、ＣＰＵ１１が受信側で正常に受信処理ができているものと判断して、ＰＬＣ送信用メモリ制御回路４０９に指示して送信を完了する。【選択図】図１３
2008263511.tif 000002
【特許請求の範囲】
【請求項１】
ネットワークシステムの複数の端末のそれぞれに含まれるデータ送受信装置であって、  前記複数の端末は、他の端末を管理する管理端末と、該管理端末により管理されるクライアント端末を複数含み、
前記管理端末より出力されるスケジュール情報に基づいて前記複数の端末間でのデータの送受信が実行され、
前記データ送受信装置は、
前記スケジュール情報に基づいて、前記データの送信タイミングおよび受信タイミングを決定し、
前記データが正常に受信されたか否かを確認するとともに、前記データのヘッダ情報に付加され、前記データが正常に受信できなかった場合に、再送信を要求すべき再送要のデータか、再送信を要求しない再送不要のデータかを示す再送要否情報に基づいて、前記データが再送要のデータか前記再送不要のデータかについての確認を行う制御部と、
前記制御部の指示を受け、前記データが正常に受信されたか否かをそれぞれ示す、ＡＣＫメッセージおよびＮＡＣＫメッセージを生成する制御データ生成部と、
前記送信タイミングに基づいて前記データの送信を制御する送信制御部と、
前記データが正常に受信できていない場合は、前記データを正常に受信するまで、後の前記送信タイミングで与えられるデータについての処理を停止して受信待ち状態となる受信制御部と、を備え、
前記データ送受信装置は、前記クライアント端末として機能する場合に、前記データが正常に受信されていない場合に、前記管理端末に対してＮＡＣＫメッセージを出力し、
前記データ送受信装置は、前記管理端末として機能する場合に、前記送信制御部において、前記データの送信に際して、前記再送要否情報を含む前記ヘッダ情報を前記データに付加するとともに、前記クライアント端末から前記ＮＡＣＫメッセージを受けた場合であって、前記データが前記再送不要のデータである場合は、前記再送不要のデータの受信待ち状態を解除する解除コマンドを前記ヘッダ情報に含めて、前記ＮＡＣＫメッセージを出力した前記クライアント端末に送信して、前記クライアント端末での前記再送不要のデータの受信待ち状態を解除する、データ送受信装置。
【請求項２】
前記データの前記ヘッダ情報には、連続性を示すシーケンスナンバーが付加され、
前記データ送受信装置は、
前記ヘッダ情報を解析して前記シーケンスナンバーを読み出すヘッダ解析部を備え、
前記データ送受信装置は、前記クライアント端末として機能する場合に、
前記制御部は、
前記ヘッダ解析部が読み出した前記シーケンスナンバーの連続性が確認できた場合は、前記データが正常に受信されたものと判断し、
前記シーケンスナンバーの連続性が確認できなかった場合は、前記データが正常に受信できなかったものと判断し、前記受信制御部を介して、受信データ記憶部に保存するとともに、前記受信制御部を制御して前記受信待ち状態に入り、前記管理端末から前記解除コマンドを受けた場合は、受信待ちしている前記データの受信待ちを解除するとともに、前記解除コマンドを正常に受信できたことを示す前記ＡＣＫメッセージを、次の送信タイミングにおいて送信する、請求項１記載のデータ送受信装置。
【請求項３】
前記データ送受信装置は、前記管理端末として機能する場合に、前記ＮＡＣＫメッセージを出力した前記クライアント端末に前記解除コマンドを送信した後は、前記ＮＡＣＫメッセージを出力した前記クライアント端末から、前記解除コマンドを正常に受信できたことを示す前記ＡＣＫメッセージを受けるまで、前記解除コマンドの送信を繰り返す、請求項２記載のデータ送受信装置。
【請求項４】
前記データ送受信装置は、前記クライアント端末として機能する場合に、
前記解除コマンドに含まれている、前記シーケンスナンバーが、前記受信待ち状態を解除すべき前記データのシーケンスナンバーではない場合も、前記解除コマンドを正常に受信できたことを示す前記ＡＣＫメッセージを、次の送信タイミングにおいて送信する、請求項２記載のデータ送受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデータ送受信装置に関し、特に、無線通信あるいは高速ＰＬＣ（Power Line Communication）などのネットワークシステムにおけるデータ送受信装置に関する。
【背景技術】
【０００２】
無線通信あるいは高速ＰＬＣなどのネットワークシステムでは、その伝送路の特性は時々刻々と変化する。そのため、一般的に伝送路で送信パケット中に誤りが発生した場合、ＭＡＣ（Media Access Control）レイヤーレベルでのパケットの再送信（以下、再送と記す場合あり）が実施される。
【０００３】
また、無線通信あるいは高速ＰＬＣなどのネットワークシステムでは、映像や音声などのリアルタイム性を要求されるデータの送受信のため、ＴＤＭＡ（Time Division Multiple Access）方式を採用してデータを伝送する方式なども導入されつつある。具体的には、例えばＡＲＩＢ（社団法人電波産業会）にて標準規格化されたＨｉＳＷＡＮａ（High Speed Wireless Access Networking Type a：ARIB STD-T70 1.0版）などがある。
【０００４】
以下、上記ＨｉＳＷＡＮａ規格に採用されたＴＤＭＡ方式の概要を簡単に説明する。ＨｉＳＷＡＮａで採用されたＴＤＭＡ方式は、管理端末と呼ばれる１台の端末（データ送受信装置）によりネットワーク内の各端末（データ送受信装置）が管理される。なお、管理端末により管理される端末をクライアント端末と呼称する。
【０００５】
管理端末は、ネットワーク全体の時刻同期を管理するために、Ｂｅａｃｏｎ信号と呼ばれるパケットデータ（以下、ＢＣＨ：Broadcast CHannelと表記）を予め定められた周期で同報通信する（ＨｉＳＷＡＮａでは２ｍｓ周期）。
【０００６】
ネットワーク内に配置された各クライアント端末は、ＢＣＨを受信すると、それを基準に、端末内の基準時刻情報をリセットするとともに、管理端末より送信される各種制御パケットの受信準備を開始する。管理端末は、ＢＣＨ送出後、ネットワークに接続された各クライアント端末のデータ送信スケジュールを含むネットワークシステム制御用のパケットデータ（以下、ＦＣＨ：Frame CHannelと表記）を、各クライアント端末に対して同報通信する。
【０００７】
上記ＦＣＨには、ネットワークに接続された各クライアント端末のデータ送信、および受信のスケジュール（データの送受信スロット情報（送受信開始タイミング情報、データ送受信時間情報など））が付加され送信される。各クライアント端末は、ＦＣＨを受信すると、自端末がデータを受信するタイミングおよび自端末がデータを送信するタイミングを検出する。
【０００８】
管理端末は、ＦＣＨの送信に引き続き、各クライアント端末に対して送信要求受信通知のパケットデータ（以下、ＡＣＨ：Access feedback CHannelと表記）を送信する。管理端末より、上記ＢＣＨ、ＦＣＨ、ＡＣＨの各パケットデータの送信が完了すると、ＦＣＨにて通知されたスケジュールに基づき各クライアント端末はパケットデータの受信、および送信動作を開始する（以下、各端末間でデータの送受信を行う期間をＴＣＨと表記）。
【０００９】
ＴＤＭＡ方式では、管理端末は送信したいデータを持つクライアント端末についてのみデータ送信スロットをスケジューリングする。従って、送信したいデータを持つクライアント端末は、管理端末に対して自端末のデータを送信するためのスロットを割り振るよう要求する必要がある。上記ＨｉＳＷＡＮａ規格で採用されたＴＤＭＡ方式では、各クライアント端末より送信リクエストを受け付けるため、１Ｂｅａｃｏｎ周期内（以下、１フレームと表記）の最後に、各端末からの上記送信スロット要求リクエスト（帯域割り当て要求）を受け付けるためのＣＳＭＡ（Carrier Sense Multiple Access）期間（以下、ＲＣＨ：Random access CHannel期間と表記）を準備している。
【００１０】
管理端末は、ＲＣＨ期間に上記送信スロット要求リクエストを受け取った端末に対しては、次のＢｅａｃｏｎ周期内のＡＣＨにて帯域割り当て要求を受け取った旨を通知する。
【００１１】
次に、上述したＨｉＳＷＡＮａ規格をベースとしたＴＤＭＡ方式を、例えば高速ＰＬＣに適用した従来のデータ送受信装置におけるデータ再送制御方法について説明する。
【００１２】
電灯線を用いたデータ通信では、電源コンセントに接続された機器の動作状況に応じて伝送路の特性が時事刻々と変化する。従って、従来の高速ＰＬＣモデムでは、刻々と変化する伝送路特性に合わせて、伝送路に送出するデータに施す変調方式を切り換えていた。
【００１３】
また、高速ＰＬＣモデムでは、無線ＬＡＮ（Local Area Network）などと同様に、受信したパケットが伝送路で混入された誤りなどにより消失した場合、ＭＡＣレイヤーにて再送制御が実施される。このため、高速ＰＬＣシステムにおいては再送制御方式としては、伝送効率などを考慮して、ＳＲ（Selective Repeat）方式、あるいはＧｏ−Ｂａｃｋ−Ｎ方式が用いられる。
【００１４】
一方、無線ＬＡＮなどに採用されている再送方式であるＳｔｏｐ  ＆  Ｗａｉｔ方式では、データを受信した端末は、受信直後に送信側の端末に対してＡＣＫパケット（データが正常受信できたことを通知するパケット）を送出する。無線ＬＡＮの場合、物理層での変調方式として最大６４ポイントのＯＦＤＭ変調方式を採用しているとともにシンボル長が短い。それに対して、高速ＰＬＣなどに用いられる物理層での変調方式は最大１０２４ポイントのＯＦＤＭ変調方式を採用しており、シンボル長が長い。従って、高速ＰＬＣでは、無線ＬＡＮと比較して、データを受信した際の物理層での受信データの復調処理に時間がかかるため、効率よくデータ通信を実施する必要があり、管理端末は上記物理層でのデータ処理時間を考慮し、送受信スケジュールを決定する。その結果として、ＴＤＭＡ方式を採用する高速ＰＬＣでは、受信側の端末が受信直後に上記ＡＣＫパケットを送出するとは限らない。
【００１５】
具体的には、１フレーム周期内に同一端末に対して複数回に分けてデータを送信する場合、複数のＭＡＣフレームデータに対して、受信側の端末より送信側の端末へ、受信した各々のＭＡＣフレームデータが正常受信されたか否かをまとめて１つのＡＣＫパケットを用いて通知する。一方、上述のような高速ＰＬＣで、無線ＬＡＮに採用されている再送方式であるＳｔｏｐ ＆ Ｗａｉｔ方式を使用した場合、物理層での受信データの復調時間を考慮してスケジュールを組むため、送信パケットデータとＡＣＫパケットデータの間隔を大きく取る必要があり、データの伝送効率が落ちる。例えば、ＯＦＤＭのシンボル長が５０μｓで、物理層での処理時間が４ＯＦＤＭシンボル必要である場合は、送信パケットデータとＡＣＫパケットデータの間隔を２００μｓ以上あける必要がある。
【００１６】
このように、例えば高速ＰＬＣでＴＤＭＡ方式を採用すると、送信データの効率を上げるため、再送制御方式としては、ＳＲ方式、あるいはＧｏ−Ｂａｃｋ−Ｎ方式が用いられる。
【００１７】
例えば、特許文献１および２においては、ＳＲ方式およびＧｏ−Ｂａｃｋ−Ｎ方式による再送制御について説明している。また、特許文献３は、データを受信した端末は送信側の端末に対して、データが正常受信できたか否かをＡＣＫ／ＮＡＣＫパケットを使用し、送信側の端末に対して通知し、送信側の端末は受信したＡＣＫ／ＮＡＣＫパケットを使用して再送制御を実施する方式が記載されている。
【００１８】
また、無線ＬＡＮや高速ＰＬＣなどを使用したネットワークを用いて、音声あるいは映像などのリアルタイム性が要求されるデータを送受信する場合は、ＭＡＣレイヤーでの再送制御を実施しない場合がある。特に、ＴＤＭＡ方式を採用した高速ＰＬＣネットワークでは、上述したように、ＡＣＫパケットが受信されるまで１フレーム周期以上の遅延が発生する場合がある。特に、ＶｏＩＰ（Voice over Internet Protocol）などの電話関連のアプリケーションは、パケットの遅延量を最小限に抑える必要がある。
【００１９】
すなわち、ＨｉＳＷＡＮａなどに採用されているＴＤＭＡ方式を採用するＭＡＣ制御方式では、送信側の端末がＮＡＣＫパケットを受信した後、再送パケットを送出する場合、ＮＡＣＫパケット受信から少なくとも１フレーム周期程度は送信タイミングが遅れる。具体的には、再送パケットに対する帯域割り当ては、ＮＡＣＫパケットを受信した次のフレーム周期以降になるため１フレーム周期程度は送信タイミングが遅れる。特に、高速ＰＬＣでは、上述したように無線ＬＡＮとは異なり１ＯＦＤＭのシンボル長が長いため、データの伝送効率を考慮し、１ＭＡＣフレームデータのデータ長が、例えば２０ｍｓ（ＨｉＳＷＡＮａの１０倍程度）と非常に長い。よって、ＶｏＩＰデータの伝送されるＭＡＣフレームデータに誤りが発生し、再送制御を実施した場合、パケットは２フレーム周期程度（４０ｍｓ程度）遅れる。従って、高速ＰＬＣではＭＡＣレイヤーでの再送制御を用いたとしても、再送パケットは２フレーム周期程度遅れるので、ＶｏＩＰなどデータ遅延量の制約の厳しいデータについては再送制御を実施しない場合がある。
【００２０】
特許文献４では、上記ＶｏＩＰなどの再送制御を行わないパケットが送信データ内に存在する場合の制御方法について記載されている。
【００２１】
【特許文献１】特開平１０−２４７９０１号公報
【特許文献２】特開平１１−２１５１９２号公報
【特許文献３】特開２００１−６９１５６号公報
【特許文献４】特開２００５−６４５９４号公報
【発明の開示】
【発明が解決しようとする課題】
【００２２】
ここで、特許文献３に開示されるＡＣＫ／ＮＡＣＫパケットを用いた送達確認制御方式を、特許文献１および２記載の再送制御方式（ＳＲ再送制御方式）に適用した場合、再送不要の上記ＶｏＩＰなどが含まれるパケットに伝送路で誤りが発生した場合、受信側の端末では当該ＰＬＣＭＡＣフレームデータが誤りにより、受信できなかったものと判断してＮＡＣＫパケットを送出し、ＳＲ再送制御を実施する。
【００２３】
すなわち、受信側の端末では、ＰＬＣＭＡＣヘッダに挿入されたシーケンスナンバーを確認しており、シーケンスナンバーがスキップされたことが判ると、スキップしたデータを正常に受信できなかったものと判断し、次のフレーム周期の送信タイミングでＮＡＣＫパケットを送信側の端末に対して出力すると共に、伝送路で失われたシーケンス番号のパケットが再送されてくるのを待ち、以降のシーケンス番号のパケットを受信バッファに一旦蓄える。
【００２４】
その際、送信側の端末では、再送不要のデータは再送用にデータを保持していないので、ＮＡＣＫパケットを受信しても再送することができない。この場合、受信側の端末では、送信側の端末から受信エラーの発生した再送不要のＰＬＣＭＡＣフレームデータが再送されてこないので、受信待ち状態が続き、受信側の端末内の受信用フレームバッファがオーバフローを起こすといった問題点があった。
【００２５】
本発明は上記のような問題点を解消するためになされたものであり、ＶｏＩＰなどの再送不要のＰＬＣＭＡＣフレームデータと、再送必要なＰＬＣＭＡＣフレームデータとが混在した状態で送受信を実施するデータ送受信装置において、再送制御方式として、ＳＲ方式を採用する場合、送受信データ、あるいは再送不要なデータに誤りが発生した場合においても、再送制御を破綻させることなく実施することが可能なデータ送受信装置を提供することを目的とする。
【課題を解決するための手段】
【００２６】
本発明に係る請求項１記載のデータ送受信装置は、ネットワークシステムの複数の端末のそれぞれに含まれるデータ送受信装置であって、前記複数の端末は、他の端末を管理する管理端末と、該管理端末により管理されるクライアント端末を複数含み、前記管理端末より出力されるスケジュール情報に基づいて前記複数の端末間でのデータの送受信が実行される。前記データ送受信装置は、前記スケジュール情報に基づいて、前記データの送信タイミングおよび受信タイミングを決定し、前記データが正常に受信されたか否かを確認するとともに、前記データのヘッダ情報に付加され、前記データが正常に受信できなかった場合に、再送信を要求すべき再送要のデータか、再送信を要求しない再送不要のデータかを示す再送要否情報に基づいて、前記データが再送要のデータか前記再送不要のデータかについての確認を行う制御部と、前記制御部の指示を受け、前記データが正常に受信されたか否かをそれぞれ示す、ＡＣＫメッセージおよびＮＡＣＫメッセージを生成する制御データ生成部と、前記送信タイミングに基づいて前記データの送信を制御する送信制御部と、前記データが正常に受信できていない場合は、前記データを正常に受信するまで、後の前記送信タイミングで与えられるデータについての処理を停止して受信待ち状態となる受信制御部と、を備え、前記データ送受信装置は、前記クライアント端末として機能する場合に、前記データが正常に受信されていない場合に、前記管理端末に対してＮＡＣＫメッセージを出力し、前記データ送受信装置は、前記管理端末として機能する場合に、前記送信制御部において、前記データの送信に際して、前記再送要否情報を含む前記ヘッダ情報を前記データに付加するとともに、前記クライアント端末から前記ＮＡＣＫメッセージを受けた場合であって、前記データが前記再送不要のデータである場合は、前記再送不要のデータの受信待ち状態を解除する解除コマンドを前記ヘッダ情報に含めて、前記ＮＡＣＫメッセージを出力した前記クライアント端末に送信して、前記クライアント端末での前記再送不要のデータの受信待ち状態を解除する。
【発明の効果】
【００２７】
本発明に係る請求項１記載のデータ送受信装置によれば、クライアント端末からＮＡＣＫメッセージを受けた場合であって、当該データが再送不要のデータである場合は、再送不要のデータの受信待ち状態を解除する解除コマンドをヘッダ情報に含めて、ＮＡＣＫメッセージを出力したクライアント端末に送信して、クライアント端末での再送不要のデータの受信待ち状態を解除するので、受信側のクライアント端末でデータの受信ができなかった場合に、当該データが再送不要のデータであっても、受信側の端末内の受信用バッファがオーバフローを起こすことなく、再送制御方式が破綻することなくデータの送受信を実施することができる。
【発明を実施するための最良の形態】
【００２８】
＜Ａ−１．ネットワークシステムの構成＞
図１は、本発明の実施の形態に係るデータ送受信装置を備えた高速ＰＬＣネットワークシステムの構成を概略的に示す図である。なお、以下においては、データ送受信装置を端末と呼称する。
【００２９】
図１に示すように、当該高速ＰＬＣネットワークシステムは、ネットワーク全体を管理する管理端末１、ＰＬＣネットワークシステムに接続されたクライアント端末Ａ３、クライアント端末Ｂ５およびクライアント端末Ｂ７と、信号ラインともなる電灯線９とを備え、管理端末１、クライアント端末Ａ３、クライアント端末Ｂ５およびクライアント端末Ｂ７と電灯線９との間は、それぞれ電源コンセント２、４、６および８によって電気的に接続されている。
【００３０】
なお、図１に示された高速ＰＬＣネットワークシステムの構成は、本発明のデータ送受信装置が適用できるシステム構成の一例であり、本発明のデータ送受信装置は、他の構成を持つ高速ＰＬＣネットワークシステム、無線ＬＡＮを用いたネットワークシステム、Ｅｔｈｅｒｎｅｔ（登録商標）を用いたネットワークシステムなどの他のシステムにも適用可能である。
【００３１】
また、図２には、１フレーム周期内での各種データの送信に対する時間の割り当てを示しており、ＢＣＨ（Broadcast CHannel）、ＦＣＨ（Frame CHannel）およびＡＣＨ（Access feedback CHannel）の順にネットワーク管理情報を送信した後、データ送受信期間にｎ個の通信スロットＬ１〜Ｌｎを送信し、最後にＲＣＨ（Random access CHannel）を送信することとなる。
【００３２】
＜Ａ−２．ネットワークシステムの概略動作＞
次に、図１および図２を用いて高速ＰＬＣネットワーク内での管理端末１の動作を中心として、当該ネットワークシステムの概略動作について説明する。なお、実施の形態では、ＭＡＣ方式として、従来技術として説明したＨｉＳＷＡＮａ規格で採用されたＴＤＭＡ方式を採用した場合を例に説明する。
【００３３】
＜Ａ−２−１．管理端末の動作＞
管理端末１は、最初にネットワーク全体の時刻同期を管理するために同期情報としてＢｅａｃｏｎ信号（ＢＣＨ）を予め定められた周期で同報通信する。ＢＣＨ送信後、管理端末１は高速ＰＬＣネットワーク内の各クライアント端末のデータ受信およびデータ送信のタイミング情報（ＦＣＨ）を同報通信する。ＦＣＨ送信後、前フレームで各クライアント端末より出力されるＲＣＨを受信した場合、ＲＣＨの送信クライアント端末に対して正常受信したことを通知するＡＣＨを出力する。
【００３４】
ＲＣＨを受信しなかった場合や正常受信できなかった場合は、その旨を通知するＡＣＨを同報通信することにより、前周期にＲＣＨを送信した端末は、正常に送信できなかったものと判断して、再度ＲＣＨを送信する。
【００３５】
ＡＣＨ送信後は、ＦＣＨにて送信されたスケジュールに基づき管理端末１、クライアント端末Ａ３、クライアント端末Ｂ５およびクライアント端末Ｃ７は、各クライアント端末間でのデータの送受信を実施する。なお、ＦＣＨの詳細については後述する。
【００３６】
ＦＣＨでのスケジュールに基づくデータの送受信が終了すると、各クライアント端末は送信データを持っている場合はＲＣＨの期間に管理端末１に対して帯域割り当て要求を出力する。
【００３７】
＜Ａ−２−２．クライアント端末の動作＞
次に、クライアント端末の動作について説明する。クライアント端末は、管理端末１より出力されるＢＣＨを受信すると、そのＢＣＨに基づいてクライアント端末内の基準時刻の補正を実施して、管理端末１との同期を取る。
【００３８】
基準時刻の補正後、各クライアント端末は管理端末１より出力されるＦＣＨに基づいて、それぞれのデータ送信タイミングおよびデータ受信タイミングを、ＭＡＣ部（詳細は後述）および変復調部（詳細は後述）に通知する。
【００３９】
変復調部は、データ送信タイミングおよびデータ受信タイミングの通知を受けるとＢＣＨにより補正された基準時刻情報に基づいてデータの送信および受信の準備を開始する。
【００４０】
具体的には、データ受信の場合、ＦＣＨに基づく受信時刻になると、ＰＬＣ復調回路部（詳細は後述）はデータ受信動作を開始し、データの先頭にあらかじめ付加されているプリアンブル情報の検出を実施する。プリアンブル情報が所定のタイミングで検出されると、ＰＬＣ復調回路部は、検出したプリアンブル情報に基づいて受信データの先頭を検出して受信データを復調し、復調したデータをＭＡＣ部に出力する。一方、所定のタイミングでプリアンブルが検出できない場合は、ＰＬＣ復調回路部はＭＡＣ部に対して受信できなかった旨を通知する。
【００４１】
一方、データ送信の場合は、ＦＣＨに基づく送信時刻が近づくと、ＭＡＣ部が送信データの生成を開始する。ＭＡＣ部にて送信データの生成が完了すると、ＰＬＣ変調回路部に生成されたタイミングで出力する。ＰＬＣ変調回路部ではＰＬＣ送信制御回路（詳細は後述）から出力される送信データに対して、例えばＯＦＤＭ変調などのデジタル変調を施すとともに、プリアンブル情報を付加して所定のタイミングで電灯線９（図１）に送信データを送出する。
【００４２】
＜Ａ−３．高速ＰＬＣ端末の構成＞
＜Ａ−３−１．データ送受信装置の構成＞
次に、図３〜図５を用いて高速ＰＬＣ端末の構成を説明する。
図３は本発明に係るデータ送受信装置を高速ＰＬＣ端末に適用した場合のデータ送受信装置１０の構成を示すブロック図である。
【００４３】
図３に示すように、データ送受信装置１０は、ＣＰＵ（Central Processing Unit）１１、Ｅｔｈｅｒｎｅｔインターフェイス回路１２、ブリッジ回路１３、ブリッジ用メモリ１４、ＰＬＣ送信制御回路１５、ＰＬＣ受信制御回路１６、ＰＬＣ送信用メモリ１７、ＰＬＣ受信用メモリ１８、ＰＬＣ変調回路１９、ＰＬＣ復調回路２０およびＣＰＵバス２１を備えている。
【００４４】
ここで、ブリッジ回路１３は、Ｅｔｈｅｒｎｅｔインターフェイス回路１２より入力されるＥｔｈｅｒｎｅｔフレームデータ、Ｅｔｈｅｒｎｅｔインターフェイス回路１２へ出力されるＥｔｈｅｒｎｅｔフレームデータ、ＰＬＣ送信制御回路１５へ出力されるＥｔｈｅｒｎｅｔフレームデータ、ＰＬＣ受信制御回路１６から入力されるＥｔｈｅｒｎｅｔフレームデータを宛先ごとに振り分けて転送するブリッジ回路である。
【００４５】
また、ブリッジ用メモリ１４は、ブリッジ回路１３に入力されたＥｔｈｅｒｎｅｔフレームが、宛先ごとに振り分けられて記憶するメモリであり、ＰＬＣ送信用メモリ１７は、電灯線９（図１）を介して送出するＭＡＣフレームデータを記憶するメモリであり、ＰＬＣ受信用メモリ１８は、電灯線９を介して受信したＭＡＣフレームデータを記憶するメモリである。
【００４６】
そして、Ｅｔｈｅｒｎｅｔインターフェイス回路１２は、入力端子２２および出力端子２３を介してＥｔｈｅｒｎｅｔフレームデータを、外部からデータ送受信装置１０に入力およびデータ送受信装置１０から外部に出力する回路であり、ＰＬＣ送信制御回路１５は、フレームデータの外部への送信を制御する回路であり、ＰＬＣ受信制御回路１６は、外部からのフレームデータの受信を制御する回路である。
【００４７】
また、ＰＬＣ変調回路１９は、ＣＰＵバス２１を介してＣＰＵ１１に接続され、ＣＰＵ１１によって動作を制御されることで、ＰＬＣ送信制御回路１５から出力されるＰＬＣＭＡＣフレームデータに変調処理を施して、出力端子２４を介して電灯線９に送出する回路である。
【００４８】
また、ＰＬＣ復調回路２０は、ＣＰＵバス２１を介してＣＰＵ１１に接続され、ＣＰＵ１１によって動作を制御されることで、電灯線９から入力端子２５を介して受信したデータを復調し、ＰＬＣ受信制御回路１６にＰＬＣＭＡＣフレームデータとして与える回路である。
【００４９】
一般に、高速ＰＬＣネットワークでは、電灯線９（図１）に接続された各端末を論理ポートという概念を用いて、ブリッジ回路１３において、宛先（図１中の管理端末１、クライアント端末Ａ３、クライアント端末Ｂ５およびクライアント端末Ｃ７）ごとにデータを振り分けて、ブリッジ用メモリ１４内にキューイングする。
【００５０】
具体的にはＥｔｈｅｒｎｅｔインターフェイス回路１２より入力されるＥｔｈｅｒｎｅｔフレームデータを、その行き先ごとにブリッジ用メモリ１４内に振り分けて記憶する処理である。
【００５１】
＜Ａ−３−２．ＰＬＣ送信制御回路の構成＞
図４は、図３に示したＰＬＣ送信制御回路１５の構成を示すブロック図である。
図４に示すようにＰＬＣ送信制御回路１５は、ＰＬＣＭＡＣフレームデータに付加するＰＬＭＡＣヘッダを生成するＰＬＣＭＡＣヘッダ生成回路４０１、ブリッジ回路１３から入力端子３０を介して入力されるＥｔｈｅｒｎｅｔフレームデータや、ＰＬＣネットワーク制御データ生成回路４０８から出力されるＡＣＫ／ＮＡＣＫの要否フラグ情報、および、管理端末１および各クライアント端末との間で、情報を交換するために生成するメッセージ情報などを複数個集めて送信データを生成すると共に、ＰＬＣＭＡＣヘッダに挿入するシーケンスナンバー情報などをＰＬＣＭＡＣヘッダ生成回路４０１に出力するパケットデータ生成回路４０２、パケットデータ生成回路４０２から出力されるデータに暗号化を施す暗号化回路４０３、後述するＰＬＣネットワーク制御データ生成回路４０８より出力されるＢｅａｃｏｎフレームデータやスケジュールデータと、暗号化回路４０３より出力される暗号化されたデータとの切り換えを行うセレクタ４０４、セレクタ４０４より出力されるデータの先頭にＰＬＣＭＡＣヘッダ生成回路４０１にて生成されたＰＬＣＭＡＣヘッダを付加するヘッダ付加回路４０５、ヘッダ付加回路４０５より出力されるデータと、後述するＰＬＣ送信用メモリ制御回路４０９より出力されるデータとの切り換えを行うセレクタ４０６、ＰＬＣネットワーク制御データ生成回路４０８からのスケジュール情報およびＣＰＵ１１からの設定情報に基づいて、データ送受信装置１０よりＰＬＣネットワークへ出力するデータの送出タイミングを生成するＰＬＣ送信タイミング生成回路４０７、ＰＬＣネットワーク制御データ生成回路４０８、ＰＬＣ送信用メモリ制御回路４０９および、出力端子２２を介して外部に送信するＰＬＣＭＡＣフレームデータにＣＲＣ符号（誤り検出符号）を付加するＣＲＣ符号付加回路４１０を備えている。
【００５２】
ここで、ＰＬＣネットワーク制御データ生成回路４０８は、送信するデータに付加するシーケンスナンバー、自端末の基準時刻情報、前回の受信タイミングで、ＢＣＨないしＦＣＨが正常受信されたか否かを示すフラグ情報、前回の受信タイミングで、受信データが正常受信されたか否かを示すＡＣＫ／ＮＡＣＫメッセージ、ＢＣＨ、ＦＣＨ等の制御チャンネルに付加するＢｅａｃｏｎ制御データ、１フレーム周期内のスケジュール情報などを生成して出力する回路である。
【００５３】
また、ＰＬＣ送信用メモリ制御回路４０９は、再送制御時に使用する送信ＰＬＣＭＡＣフレームデータを、ＰＬＣ送信用メモリ１７に記憶する際の書き込み制御信号を発生するとともに、再送時にＰＬＣ送信用メモリ１７内に記憶されているデータを読み出すための読み出し制御信号を発生する回路である。
【００５４】
＜Ａ−３−３．ＰＬＣ受信制御回路の構成＞
図５は、図３に示したＰＬＣ受信制御回路１６の構成を示すブロック図である。
図５に示すようにＰＬＣ受信制御回路１６は、入力端子３１を介して入力されたＰＬＣＭＡＣフレームデータからＰＬＣＭＡＣヘッダを分離し、その内容を解析するＰＬＣＭＡＣヘッダ解析回路５０１、受信されたＰＬＣＭＡＣフレームデータに付加されたＣＲＣ情報に基づいて受信されたＰＬＣＭＡＣフレームデータ内に発生した誤りを検出するＣＲＣ復号回路５０２、ＰＬＣＭＡＣヘッダ解析回路５０１より出力される暗号化の施されたデータを復号する暗号復号回路５０３、ＰＬＣＭＡＣフレームデータに付加されているスケジュール情報などの制御フレーム情報を分離するＰＬＣ制御フレーム分離回路５０４、ＰＬＣ制御フレーム分離回路５０４により分離されたＰＬＣ制御フレーム情報を一時的に記憶するＰＬＣ制御フレームデータ記憶回路５０５、ＰＬＣ受信用メモリ制御回路５０６およびＰＬＣ受信タイミング生成回路５０７を備えている。なお、ＰＬＣＭＡＣヘッダ解析回路５０１、暗号復号回路５０３およびＰＬＣ制御フレーム分離回路５０４は、ＢＣＨ、ＦＣＨ等の制御フレーム情報を検出する制御情報検出部を構成している。
【００５５】
ここで、ＰＬＣ受信用メモリ制御回路５０６は、ＰＬＣ制御フレーム分離回路５０４より出力されるＥｔｈｅｒｎｅｔフレームデータを再構成し、一旦、ＰＬＣ受信用メモリ１７に記憶させるための制御信号を生成するとともに、ＣＲＣ復号回路５０２より出力される誤り検出結果に基づいて、ＰＬＣ受信用メモリ１８に記憶されているＥｔｈｅｒｎｅｔフレームデータの読み出し制御を実施する回路である。
【００５６】
また、ＰＬＣ受信タイミング生成回路５０７は、ＰＬＣ制御フレームデータ記憶回路５０５、またはＣＰＵ１１がアクセス可能なメモリ等の記憶回路に記憶されたスケジュールデータを、ＣＰＵ１１によってＣＰＵバス２１を介して読み出し、ＰＬＣからのデータ受信タイミングを生成して、ＰＬＣＭＡＣヘッダ解析回路５０１、ＣＲＣ復号回路５０２、暗号復号回路５０３、ＰＬＣ制御フレーム分離回路５０４およびＰＬＣ受信用メモリ制御回路５０６に与える回路である。
【００５７】
＜Ａ−４．送信動作＞
次に、図３および図４を参照しつつ、図６〜図１１を用いてデータ送受信装置１０の送信時の動作について説明する。なお、本実施の形態では従来例と同様に、ＰＬＣネットワークでのＭＡＣ制御方式としてはＴＤＭＡ方式を採用するものとする。
【００５８】
まず、図３を参照して送信動作の概略について説明する。
入力端子２２を介して入力されたＥｔｈｅｒｎｅｔフレームデータは、Ｅｔｈｅｒｎｅｔインターフェイス回路１２において、予めデータに付加されているＥｔｈｅｒｎｅｔ用ＭＡＣヘッダ情報に基づいてデータ長などの情報が分離解析されてブリッジ回路１３へ入力される。
【００５９】
ブリッジ回路１３では、Ｅｔｈｅｒｎｅｔインターフェイス回路１２よりＥｔｈｅｒｎｅｔフレームデータが入力されると、Ｅｔｈｅｎｅｔ用のＭＡＣヘッダからデータの優先度情報を分離する。同様に送信先ＭＡＣアドレス情報を用いて送り先のポートアドレスを検索する。上記、Ｅｔｈｅｒｎｅｔフレームに付加されているＭＡＣヘッダ情報の解析が終了すると、ブリッジ回路１３は、受信したＥｔｈｅｒｎｅｔフレームデータを、上記優先度情報、および送り先ポートの検出結果をブリッジ用メモリ１４内に記憶する。
【００６０】
また、ブリッジ回路１３はデータ送受信装置１０内のＰＬＣ送信制御回路１５より出力される送り先ポート情報、およびＥｔｈｅｒｎｅｔフレームデータ要求信号に基づいて、ブリッジ用メモリ１４内に格納されたＥｔｈｅｒｎｅｔフレームデータを優先順位の高い順に読み出してＰＬＣ送信制御回路１５へ出力する。
【００６１】
＜Ａ−４−１．ＰＬＣ送信制御回路の動作＞
次に、図４を参照して管理端末１（図１）におけるＰＬＣ送信制御回路１５の動作を説明する。
【００６２】
管理端末１では、ＰＬＣネットワーク全体の時刻同期を管理するため、従来の技術としても説明したように、周期的にＢＣＨにによりＢｅａｃｏｎフレームを、またＦＣＨによりスケジュール情報を出力してネットワークを管理する。
【００６３】
図６には、１フレーム内の各種データの送信タイミングを示す。
図６に示すように、１フレームにおいては、ＢＣＨ、ＦＣＨおよびＡＣＨの順にネットワーク管理情報を送信した後、データ送受信期間にｎ個の通信スロットＬ１〜Ｌｎを送信し、最後にＲＣＨを送信することとなる。
【００６４】
実施の形態では、ＢＣＨなどのＰＬＣネットワーク管理情報は２０ｍｓ周期で出力されるものとする。よって、管理端末１内のＰＬＣ送信制御回路４０ではＢｅａｃｏｎフレーム、およびスケジュール情報を２０ｍｓに一度の間隔で生成することになる。
【００６５】
また、実施の形態では、Ｂｅａｃｏｎフレーム情報としては、Ｂｅａｃｏｎフレームを送出する際の管理端末１の時刻情報をペイロード情報として送出するものとする。
【００６６】
具体的には、Ｂｅａｃｏｎフレーム送出時のＰＬＣネットワーク制御データ生成回路４０８（図４）内の基準時刻情報を、ペイロード情報としてセレクタ４０４に出力する。一方、受信側となるクライアント端末では、Ｂｅａｃｏｎフレーム情報を受信すると、内部の受信基準時刻をＢｅａｃｏｎフレームに付加された送信側基準時刻に同期させる。管理端末１はＢＣＨの送信に引き続きＦＣＨ（スケジュール情報）の送信を実施する。
【００６７】
図６に示すように、ＦＣＨ内には受信時に受信データの先頭位置、およびクロック位相を検出するためのプリアンブル情報と、プリアンブル情報に続いて送信されるスケジュール情報とが含まれている。そして、スケジュール情報には、データ送受信期間に設けられた通信スロットＬ１〜Ｌｎにそれぞれ対応させて、送信開始時間、送信時間、どの端末（送信端末）からどの端末（受信端末）へのデータ送信かを示す端末情報、およびデータを送受信する際の送受信関連情報が含まれている。
【００６８】
実施の形態では、送信側の端末情報および受信側の端末情報については、各端末の持つＭＡＣアドレス情報を用いるものとする。なお、ＭＡＣアドレス情報以外に、例えばそのＰＬＣネットワーク内の論理ポート番号、あるいはネットワーク内でプライベートに定められた識別情報であっても良い。
【００６９】
また、送信側の端末情報または受信側の端末情報については、必ずしも必要な情報ではなく、どちらかの情報のみを使用することとしても良い。
【００７０】
なお、通信スロットについては、データを持つ各クライアント端末が管理端末１に対して従来例と同様にＲＣＨ情報、あるいは実際にデータの送信を行っているクライアント端末の場合は、そのＰＬＣＭＡＣフレームデータの一部にメッセージ情報として帯域割り当て要求を付加して伝送することにより、送信スロットを割り当てる。
【００７１】
＜Ａ−４−１−１．スケジュール情報の生成＞
次に、図７に示すフローチャートを用いて、ＰＬＣ送信制御回路１５におけるスケジュール情報の生成方法について説明する。
【００７２】
データの送受信を開始すると、管理端末１内のＣＰＵ１１（図２）がスケジュール情報の生成開始タイミングであるか否かを確認し（ステップＳ１０）、生成開始タイミングに達していない場合は生成開始タイミングに達するまで待機し、生成開始タイミングである場合にはステップＳ１１に進む。
【００７３】
ステップＳ１１においては、管理端末１内のＣＰＵ１１は、前回のフレームデータで割り当てた送信スロットに対するＡＣＫ／ＮＡＣＫパケット送信のための帯域（タイムスロット）、および今回送信するデータに対するＡＣＫ／ＮＡＣＫパケット送信のための帯域割り当てを実施する。
【００７４】
ＡＣＫ／ＮＡＣＫパケット用のタイムスロット割り当てが完了すると、各クライアント端末からの再送要求、および各クライアント端末への再送要求があるか否かを確認する（ステップＳ１２）。
【００７５】
そして、何れの再送要求もない場合はステップＳ１４に進み、何れかの再送要求がある場合は、再送用データに対して、再送用のタイムスロットを割り当てる（ステップＳ１３）。
【００７６】
再送用のタイムスロットの割り当てが終了すると、管理端末１のＣＰＵ１１は、ＲＣＨにより帯域割り当てを要求してきた新規な通信要求端末が存在するか否かを確認する（ステップＳ１４）。
【００７７】
そして、新規な通信要求端末がない場合はステップＳ１６に進み、新規な通信要求端末がある場合は、ＰＬＣネットワーク制御データ生成回路４０８（図４）を制御して、その端末に対する送信用のタイムスロットを割り当てる（ステップＳ１５）。
【００７８】
新規な通信要求端末への送信用のタイムスロットの割り当てが完了すると、管理端末１のＣＰＵ１１は、ＰＬＣネットワーク制御データ生成回路４０８を制御して、管理端末１の送信用のタイムスロットを割り当てる（ステップＳ１６）。
【００７９】
その後に、各クライアント端末に対する送信用のタイムスロットを割り当てる（ステップＳ１７）。
【００８０】
送信用のタイムスロットの割り当てが完了すると、ＰＬＣネットワーク制御データ生成回路４０８は割り当てた送信用のタイムスロット情報に基づいてＦＣＨフレームを生成する（ステップＳ１８）。
【００８１】
ＰＬＣネットワーク制御データ生成回路４０８内に生成されたＦＣＨフレームはＰＬＣ送信タイミング生成回路４０７より出力されるタイミング情報に基づいてＦＣＨフレームをセレクタ４０４に出力する（ステップＳ１９）。
【００８２】
ＦＣＨフレームを出力した後は、ステップＳ１０に戻り、次のスケジュール生成開始タイミングになるまで待機する。
【００８３】
また、ＰＬＣネットワーク制御データ生成回路４０８は、ＦＣＨフレームの送信時に、本フレーム周期で各クライアント端末に送信するデータのスケジュール（送信タイムスロット情報）をＰＬＣ送信タイミング生成回路４０７に出力する。なお、本実施の形態では、ＢＣＨ、ＦＣＨなどの固定スロットの送受信タイミングについては、ＣＰＵ１１から、予めＰＬＣ送信タイミング生成回路４０７、およびＰＬＣ受信タイミング生成回路５０７内に設定されているものとする。また、データ受信用のタイムスロット情報に関しては、ＰＬＣ受信制御回路１６内の後述するＰＬＣ受信タイミング生成回路５０７へＣＰＵ１１を介して設定される。
【００８４】
＜Ａ−４−１−２．Ｅｔｈｅｒｎｅｔフレームデータの送信動作＞
次に、図３〜図５を参照して、図８に示すフローチャートを用いて、ＰＬＣ送信制御回路１５にブリッジ回路１３より入力されるＥｔｈｅｒｎｅｔフレームデータの送信動作について説明する。
【００８５】
管理端末１では、上述したようにＦＣＨ送信時にＰＬＣネットワーク制御データ生成回路４０８からスケジュール情報がＰＬＣ送信タイミング生成回路４０７に出力される。
【００８６】
一方、ＰＬＣネットワークに参加している各クライアント端末は、ＦＣＨを受信すると、それぞれのＣＰＵ１１において、自機がデータを送信あるいは受信するためのタイムスロット情報を分離し、送信用のタイムスロットに関してはＰＬＣネットワーク制御データ生成回路４０８を介してＰＬＣ送信タイミング生成回路４０７にセットする。なお、受信用のタイムスロットに関しては、ＣＰＵ１１からＰＬＣ受信制御回路１６（図５）内のＰＬＣ受信タイミング生成回路５０７に直接に受信スケジュールを設定する。
【００８７】
上記ＰＬＣ送信タイミング生成回路４０７への送信用のタイムスロットの設定動作以外は、管理端末１およびクライアント端末でのＥｔｈｅｒｎｅｔフレームデータのＰＬＣネットワークへの送信動作は同様であるので、管理端末１での送信動作についてのみ、図８を用いて説明する。
【００８８】
ＭＡＣフレームの生成を開始すると、ＰＬＣ送信タイミング生成回路４０７は、ＰＬＣネットワーク制御データ生成回路４０８より出力されるスケジュール情報、次に送信する宛先端末情報を確認し、送信時間に基づいて送信可能バイト数を算出する（ステップＳ３０）。ＰＬＣネットワークでは、無線ＬＡＮと同様に、接続するクライアント端末ごとに送信データのＰＨＹ速度（ＰＨＹ変復調パラメータ）が異なるので、宛先端末情報の確認が必要である。
【００８９】
送信バイト数の算出が終了すると、ＰＬＣ送信タイミング生成回路４０７は、ブリッジ回路１３に対してブリッジ用メモリ１４内に記憶されている、送信先のクライアント端末宛のＥｔｈｅｒｎｅｔフレームデータを優先度の高い順にその長さを通知するよう要求する。
【００９０】
ＰＬＣ送信タイミング生成回路４０７では、ブリッジ回路１３から出力される上記Ｅｔｈｅｒｎｅｔフレームデータのバイト数情報に基づいて、今回送信するＥｔｈｅｒｎｅｔフレームの連結数を算出する（ステップＳ３１）。
【００９１】
ここで、  実施の形態では、ＰＬＣネットワーク上に効率よくデータを伝送するため、ＰＬＣＭＡＣフレームデータを生成する際に、複数のＥｔｈｅｒｎｅｔフレームデータを連結して１つのＰＬＣＭＡＣフレームデータとする。
【００９２】
図９には、上記連結処理を模式的に表す。図９に示すように、ＰＬＣＭＡＣフレームデータは、ＰＬＣＭＡＣヘッダに引き続き、パケットデータとして、管理端末１と各クライアント端末間での情報を交換するためのメッセージ情報やＥｔｈｅｒｎｅｔフレームが幾つ連結されているかを示す連結情報と、複数個（Ｆ１〜Ｆｎ）のＥｔｈｅｒｎｅｔフレームとを連結して１つのＰＬＣＭＡＣフレームデータを生成している。
【００９３】
なお、ＰＬＣＭＡＣヘッダは、送信元または送り先を識別するための端末情報と、そのＰＬＣＭＡＣフレームデータが再送を行うフレームか再送を行わないフレームであるかを示す再送の要／不要ビットと、パケットデータ生成回路４０２において連結したＰＬＣＭＡＣフレームデータごとに送信順に付与するシーケンスナンバー情報などにより構成される。
【００９４】
ここで、図８の説明に戻る。ＰＬＣ送信タイミング生成回路４０７では、Ｅｔｈｅｒｎｅｔフレームの連結数の算出が終了すると、ＰＬＣＭＡＣヘッダ生成回路４０１に対してＰＬＣＭＡＣフレームデータを生成する指示を出す。ＰＬＣＭＡＣヘッダ生成回路４０１への指示を完了すると、ＰＬＣ送信タイミング生成回路４０７はデータの送信時刻になるまで待機する。
【００９５】
一方、ＰＬＣネットワーク制御データ生成回路４０８は、ＰＬＣＭＡＣヘッダ生成回路４０１に対して、シーケンスナンバー（ＳＮと呼称）の読み込み（ステップＳ３２１）、送信データの種別の確認（ステップＳ３２２）を指示し、また、ＡＣＫ／ＮＡＣＫの応答の要否についての確認を行う（ステップＳ３２３）。
【００９６】
そして、ＡＣＫ／ＮＡＣＫの応答が必要な場合には、ステップＳ３２４において、ＡＣＫ／ＮＡＣＫの応答フラグをセットし、ＡＣＫ／ＮＡＣＫの応答が不要な場合には、ステップＳ３２５において、ＡＣＫ／ＮＡＣＫの応答フラグをリセットする。
【００９７】
ＰＬＣＭＡＣヘッダ生成回路４０１は、上記処理に基づいてＰＬＣＭＡＣヘッダ情報を生成し、データの送信時刻まで待機する。
【００９８】
なお、上述したステップＳ３２１〜Ｓ３２６の処理をＰＬＣＭＡＣヘッダ情報の生成処理（ステップＳ３２）と総称する。
【００９９】
データ送信時刻になるとＰＬＣ送信タイミング生成回路４０７は、ＰＬＣＭＡＣヘッダ生成回路４０１およびパケットデータ生成回路４０２に対して、ステップＳ３２で生成したＰＬＣＭＡＣヘッダ情報に基づいて、送信用ＰＬＣＭＡＣフレームデータを生成する指示を出すとともに、ブリッジ回路１３に対して、Ｅｔｈｅｒｎｅｔフレームデータを出力する指示を出し、連結情報に基づいてＥｔｈｅｒｎｅｔフレームデータを連結する（ステップＳ３３）。
【０１００】
具体的には、ブリッジ回路１３は、ＰＬＣ送信タイミング生成回路４０７から出力されるデータ要求指示に従って、ブリッジ用メモリ１４から所定のＥｔｈｅｒｎｅｔフレームデータを読み出して連結し、パケットデータ生成回路４０２に出力する。パケットデータ生成回路４０２では、ブリッジ用メモリ１４から読み出されたＥｔｈｅｒｎｅｔフレームデータを、一旦、内部のメモリ（図示せず）に記憶し、予め定められた大きさのブロックに変換し（例えば１２８ビット単位や３２ビット単位等）、暗号化回路４０３へ出力する。
【０１０１】
暗号化回路４０３では、予め定められたサイズにブロック化されたデータに対して暗号化を施す（ステップＳ３４）。
【０１０２】
暗号化回路４０３において暗号化の施されたデータはセレクタ４０４に入力される。セレクタ４０４は、暗号化回路４０３から出力される暗号化されたＥｔｈｅｒｎｅｔフレームデータと、ＰＬＣネットワーク制御データ生成回路４０８で生成されたＢＣＨ、ＦＣＨなどのＰＬＣネットワーク制御データとを切り換えて出力する。具体的には、図６に示すデータ送受信期間については暗号化回路４０３が出力する暗号化されたＥｔｈｅｒｎｅｔフレームデータを選択して出力し、ＢＣＨ、ＦＣＨ、ＡＣＨおよびＲＣＨの期間ではＰＬＣネットワーク制御回路４０８が出力するＢＣＨ、ＦＣＨ、ＡＣＨおよびＲＣＨのＰＬＣネットワーク制御データを選択して出力する。なお、セレクタ４０４のセレクト信号は、図４に示すようにＰＬＣ送信タイミング生成回路４０７から与えられる。
【０１０３】
セレクタ４０４の出力はＰＬＣＭＡＣヘッダ付加回路４０５に入力され、ＰＬＣＭＡＣヘッダ付加回路４０５において、ＰＬＣ送信タイミング生成回路４０７から出力されるタイミング信号に基づいて、セレクタ４０４から出力されるパケットデータの前方に、ＰＬＣＭＡＣヘッダ生成回路４０１から出力されるＰＬＣＭＡＣヘッダ情報を付加する（ステップＳ３５）。
【０１０４】
なお、本実施の形態では、パケットデータ生成回路４０２において、予め定められたサイズにブロック化されたＥｔｈｅｒｎｅｔフレームデータは、ＰＬＣＭＡＣヘッダ付加回路４０５内に設けられたメモリ（図示せず）に一旦記憶され、Ｅｔｈｅｒｎｅｔフレームデータのサイズに復元される。
【０１０５】
また、ＰＬＣネットワーク制御データ生成回路４０８から出力されるＰＬＣネットワーク制御データに関しても、同様にＰＬＣＭＡＣヘッダ付加回路４０５においてＰＬＣＭＡＣヘッダが付加される。
【０１０６】
ＰＬＣＭＡＣヘッダ情報の付加されたＰＬＣＭＡＣフレームデータは、セレクタ４０６およびＰＬＣ送信用メモリ制御回路４０９に入力される。セレクタ４０６では、ＰＬＣ送信用メモリ制御回路４０９から出力される切り換え信号に基づき、ＰＬＣＭＡＣヘッダ付加回路４０５からの出力とＰＬＣ送信用メモリ制御回路４０９からの出力を切り換えて出力する。なお、ＰＬＣ送信用メモリ制御回路４０９の制御の詳細は後述する。
【０１０７】
セレクタ４０６の出力は、ＣＲＣ符号回路４１０に入力される。ＣＲＣ符号回路４１０では、セレクタ４０６から出力されたＰＬＣＭＡＣヘッダの付加されたＰＬＣＭＡＣフレームデータに、ＰＬＣネットワークに送出した際にＰＬＣネットワークで発生する誤りを検出するためのＣＲＣ符号を付加した後、ＣＲＣ符号回路４１０内のＰＨＹヘッダ付加回路（図示せず）でＰＨＹヘッダを付加して出力する。
【０１０８】
ＰＬＣ送信制御回路１５内のＣＲＣ符号回路４１０から出力されたＰＨＹヘッダが付加ＰＬＣＭＡＣフレームデータは、図３に示すＰＬＣ変調回路１９において、例えばＯＦＤＭ変調などのデジタル変調を施され、ＰＨＹヘッダを含む送信データとなる。
【０１０９】
デジタル変調の施された送信データは、ＰＬＣ変調回路１９内のプリアンブル付加回路（図示せず）において、ＰＬＣＭＡＣフレームデータの前方に所定シンボル数のプリアンブルが付加されて電灯線９（図１）上に送出される。ＰＬＣＭＡＣフレームデータの電灯線９への送出が完了すると、パケットデータ生成回路４０２は、次のＰＬＣＭＡＣフレームデータ生成に備えてシーケンスナンバー（ＳＮ）を１つインクリメントして（ステップＳ３６）、ＰＬＣＭＡＣフレームデータの生成を終了する。
【０１１０】
なお、上記においては、ステップＳ３６のシーケンスナンバーをインクリメントするタイミングは、ＰＬＣＭＡＣフレームデータの電灯線９への送出後として説明したが、ステップＳ３２において、ステップＳ３２１でシーケンスナンバーを読み込んだ後、ステップＳ３２６でＰＬＣＭＡＣヘッダを生成するまでの期間にシーケンスナンバーをインクリメントすることにしても良い。
【０１１１】
ここで、ＰＬＣ送信制御回路１５内のＰＬＣ送信用メモリ制御回路４０９の動作について説明する。本実施の形態では、送信するＰＬＣＭＡＣフレームデータの種別により再送制御の有無を設定することを特徴としている。
【０１１２】
具体的には、ＶｏＩＰのように遅延量を予め定められた時間以下に抑える必要のあるパケットの場合は、再送制御を実施したとしても上記時間内に再送処理が完了しないので再送制御は実施しない。また、ＡＣＫ／ＮＡＣＫなどの、管理端末１と各クライアント端末間で実施されるＰＬＣのＭＡＣ制御などに使用されるプロトコルのみを送信する場合にも同様に再送制御は実施しない。従って、本実施の形態では、Ｅｔｈｅｒｎｅｔフレームの種類によって再送制御の要否を決定するものとし、再送の必要のあるＰＬＣＭＡＣフレームデータは、ＰＬＣＭＡＣヘッダ付加回路４０５から出力された後、セレクタ４０６に与えられるとともに、ＰＬＣ送信用メモリ制御回路４０９を介して、ＰＬＣ送信用メモリ１７に与えられ、送信が正常と確認されるまで保存される。
【０１１３】
そして、正常送信が確認されなかった場合には、ＰＬＣ送信用メモリ制御回路４０９は、再送用のスロットが与えられたタイミングでＰＬＣ送信用メモリ１７からデータを読み出し、セレクタ４０６に出力する。なお、再送の必要のないデータは、送信が完了すると送信結果に関わらずデータを廃棄する。
【０１１４】
＜Ａ−５．受信動作＞
次に、図３および図５を参照しつつ、図１０に示すフローチャートを用いてデータ送受信装置１０をクライアント端末Ａ（図１）として使用する場合の受信時の動作について説明する。
【０１１５】
ＰＬＣネットワークから入力端子２５を介してＰＬＣ復調回路２０へ入力された（デジタル変調を施された）ＰＬＣＭＡＣフレームデータは、ＰＬＣ復調回路２０において復調され、ＰＬＣ受信制御回路１６に出力される。入力端子３１を介してＰＬＣ受信制御回路１６に入力された（復調済みの）ＰＬＣＭＡＣフレームデータは、ＰＬＣＭＡＣヘッダ解析回路５０１およびＣＲＣ復号回路５０２に与えられる。
【０１１６】
ここで、ＰＬＣ受信タイミング生成回路５０７は、図１０に示すステップＳ４０において、ＦＣＨが正常に受信できたか否かを確認する。
【０１１７】
そして、ＦＣＨが正常に受信できなかった場合は、正常に受信できるまで待機し、ＦＣＨが正常に受信できた場合は、図６に示す通信スロットのスケジュール情報を確認し、自機宛の通信スロットがある場合には、受信タイミングを生成して（ステップＳ４１）、ＰＬＣＭＡＣフレームデータを受信するようにＰＬＣＭＡＣヘッダ解析回路５０１、ＣＲＣ復号回路５０２、暗号復号回路５０３、ＰＬＣ制御フレーム分離回路、およびＰＬＣ受信用メモリ制御回路に与える。
【０１１８】
ＰＬＣＭＡＣフレームデータを受信（ステップＳ４２）した後は、ＰＬＣＭＡＣヘッダ解析回路５０１では、ＰＬＣＭＡＣフレームデータからＭＡＣヘッダ部分を分離してその内容を解析する（ステップ４３）。
【０１１９】
そして、ＰＬＣＭＡＣヘッダ内の宛先情報に基づいて、自機宛のデータであるか否かの精査を行い（ステップＳ４４）、自機宛のデータは受け取り、他のクライアント端末へのデータであった場合は、受信データを廃棄するように動作する（ステップＳ５６）。
【０１２０】
また、ＰＬＣＭＡＣヘッダ解析回路５０１は、ＰＬＣＭＡＣヘッダ内の再送の要／不要ビットおよびシーケンス番号情報を読み取り、ＰＬＣ受信用メモリ制御回路５０６に出力する。
【０１２１】
ＰＬＣＭＡＣヘッダが分離されたＰＬＣＭＡＣフレームデータは、暗号復号回路５０３に入力され、暗号化されたデータか否かについて確認される（ステップＳ４５）。
【０１２２】
そして、暗号化されたデータの場合は復号化され（ステップＳ４６）、ステップＳ４７において正常に復号できたか否かについて確認を行い、復号できなかった場合は受信データを廃棄し（ステップＳ５６）、正常に復号できた場合はＰＬＣ制御フレーム分離回路５０４に出力される。なお、暗号化されていないデータの場合はそのままＰＬＣ制御フレーム分離回路５０４に出力される。
【０１２３】
ＰＬＣ制御フレーム分離回路５０４では、ＰＬＣＭＡＣフレームデータに付加されているＰＬＣ制御フレーム情報やメッセージ情報などを分離し（ステップＳ４８）、ＰＬＣ制御フレームデータ記憶回路５０５に記憶する。
【０１２４】
また、ＰＬＣ制御フレーム分離回路５０４で、ＰＬＣ制御フレームと分離されたＰＬＣＭＡＣフレームデータは、ＰＬＣ受信用メモリ制御回路５０６に出力される（ステップＳ４９）。
【０１２５】
また、ＣＲＣ復号回路５０２では、受信されたＰＬＣＭＡＣフレームデータに送信時に付加されたＣＲＣ情報に基づいて、伝送中にＰＬＣＭＡＣフレームデータ内に誤りが発生したか否かを確認し（ステップＳ５５）、誤りを検出した場合は受信データを廃棄し（ステップＳ５６）、誤りを検出しなかった場合はステップＳ４５に進むとともに、検出結果をＰＬＣ受信用メモリ制御回路５０６に出力する。
【０１２６】
ＰＬＣ受信用メモリ制御回路５０６では、ＰＬＣ制御フレーム分離回路５０４から出力される（分離済みの）ＰＬＣＭＡＣフレームデータからＥｔｈｅｒｎｅｔフレームデータを再構成し（ステップＳ５０）、ＰＬＣ受信用メモリ１８に記憶する制御信号を生成するとともに、ＣＲＣ復号回路５０２から出力される誤り検出結果に基づき、受信したＰＬＣＭＡＣフレームデータが正常受信されたデータか否かについて確認を行う（ステップＳ５１）。正常受信されたデータである場合は、ＥｔｈｅｒｎｅｔフレームデータをＰＬＣ受信用メモリ１８に格納し、誤りが検出されたデータである場合は、Ｅｔｈｅｒｎｅｔフレームデータを廃棄し（ステップＳ５６）、また、一旦格納されたデータについても誤りが検出されたデータである場合は廃棄する（ステップＳ５６）。
【０１２７】
また、ＰＬＣ受信用メモリ制御回路５０６においては、ＰＬＣＭＡＣヘッダ解析回路５０１から与えられる再送の要／不要ビットの情報に基づいて、再構成されたＥｔｈｅｒｎｅｔフレームデータが再送が必要なデータであるか否かについて確認を行い（ステップＳ５２）、再送が必要なデータである場合は、ＰＬＣＭＡＣヘッダ解析回路５０１から与えられるシーケンス番号に基づいて、送信側の端末が送信した順にＰＬＣＭＡＣフレーム単位で並び替えを行い（ステップＳ５３）、受信用メモリ１８からＥｔｈｅｒｎｅｔフレームデータを読み出してブリッジ回路１３に出力する（ステップＳ５４）。なお、再送が不要なデータの場合は、並び替えを行わずに受信用メモリ１８からＥｔｈｅｒｎｅｔフレームデータを読み出してブリッジ回路１３に出力する（ステップＳ５４）。
【０１２８】
ブリッジ回路１３への出力が完了すると、ＰＬＣＭＡＣフレームデータの受信開始まで待機する。
【０１２９】
＜Ａ−６．ＳＲ（SelectiveRepeat）方式における従来の通信シーケンス＞
次に、図１１および図１２を用いて、ＳＲ方式を採用した場合の従来の通信シーケンスについて説明する。なお、以下の説明においては、説明を簡単にするため管理端末１（図１）からクライアント端末Ａ３（図１）へのデータ送信の例を示し、また、図６に示されているＢＣＨ、ＦＣＨ、ＡＣＨおよびＲＣＨのＰＬＣ制御フレーム情報の送受信については省略している。
【０１３０】
＜Ａ−６−１．伝送時にエラーが発生しなかった場合＞
まず、図１１を用いてデータの伝送時にエラーが発生しなかった場合の通信シーケンスについて説明する。
【０１３１】
管理端末１は、ＢＣＨ、ＦＣＨおよびＡＣＨの送信後、クライアント端末Ａ３に向けて、図８を用いて説明したＭＡＣフレームデータの生成フローに基づいてＰＬＣＭＡＣフレームデータを生成してＰＬＣネットワークに出力する。
【０１３２】
クライアント端末Ａ３では、管理端末１から出力されたＰＬＣＭＡＣフレームデータを受信すると、ＰＬＣＭＡＣヘッダを分離、解析し、シーケンスナンバーを読み取る。
【０１３３】
図１１において、Ｍ〜Ｍ＋４で示している番号がＰＬＣＭＡＣフレームデータごとに付与されるシーケンスナンバーを示しており、１周期内において１つのＰＬＣＭＡＣフレームデータを送信することとしている。なお、１周期に１つのＰＬＣＭＡＣフレームデータの送信に限定されるものではなく、１周期に複数のＰＬＣＭＡＣフレームデータを送信するようにしても良い。
【０１３４】
図１１において、まず周期１において、管理端末１からクライアント端末Ａ３に対して再送が必要なシーケンスナンバーＭのＰＬＣＭＡＣフレームデータを送信する。次に、周期２においては、管理端末１からクライアント端末Ａ３に対して再送が不要なシーケンスナンバーＭ＋１のＰＬＣＭＡＣフレームデータを送信すると共に、クライアント端末Ａからは、管理端末１に対して、周期１で受信したシーケンスナンバーＭのＰＬＣＭＡＣフレームデータに対して、正常受信したことを示すシーケンスナンバーＭのＡＣＫメッセージをＰＬＣＭＡＣフレームデータとして送信する。
【０１３５】
同様に、周期３においては、管理端末１からクライアント端末Ａ３に対して再送が必要なシーケンスナンバーＭ＋２のＰＬＣＭＡＣフレームデータを送信すると共に、クライアント端末Ａ３からは、管理端末１に対して、周期２で受信したシーケンスナンバーＭ＋１のＰＬＣＭＡＣフレームデータに対して、正常受信したことを示すシーケンスナンバーＭ＋１のＡＣＫメッセージをＰＬＣＭＡＣフレームデータとして送信する。
【０１３６】
さらに、周期４においては、管理端末１からクライアント端末Ａ３に対して再送が必要なシーケンスナンバーＭ＋３のＰＬＣＭＡＣフレームデータを送信すると共に、クライアント端末Ａ３からは、管理端末１に対して、周期３で受信したシーケンスナンバーＭ＋２のＰＬＣＭＡＣフレームデータに対して正常受信したことを示すシーケンスナンバーＭ＋２のＡＣＫメッセージをＰＬＣＭＡＣフレームデータとして送信する。
【０１３７】
さらに、周期５においては、管理端末１からクライアント端末Ａ３に対して再送が必要なシーケンスナンバーＭ＋４のＰＬＣＭＡＣフレームデータを送信すると共に、クライアント端末Ａ３からは、管理端末１に対して、周期４で受信したシーケンスナンバーＭ＋３のＰＬＣＭＡＣフレームデータに対して正常受信したことを示すシーケンスナンバーＭ＋３のＡＣＫメッセージをＰＬＣＭＡＣフレームデータとして送信する。
【０１３８】
最後に、周期６においては、管理端末１からクライアント端末Ａ３に対しての送信はなく、クライアント端末Ａ３から管理端末１に対して、周期５で受信したシーケンスナンバーＭ＋４のＰＬＣＭＡＣフレームデータに対して正常受信したことを示すＭ＋４のＡＣＫメッセージをＰＬＣＭＡＣフレームデータとして送信する。
【０１３９】
このように管理端末１は、再送が必要なＰＬＣＭＡＣフレームデータを送信した場合、次の周期にＡＣＫメッセージをクライアントＡ３から受信することにより、送信を完了する。この際、再送が必要なＰＬＣＭＡＣフレームデータは、送信に先立って、ＰＬＣ送信用メモリ制御回路４０９（図４）を介して、ＰＬＣＭＡＣ送信用メモリ１７（図４）に保存される。
【０１４０】
この再送用に保存されたデータは、次の周期でＡＣＫメッセージを受信すると、ＰＬＣ送信用メモリ制御回路４０９により送信用メモリ１７から破棄される。
【０１４１】
また、再送が不要なＰＬＣＭＡＣフレームデータについては、ＡＣＫメッセージの受信を待たず、ＰＬＣＭＡＣ送信用メモリ１７にも保存せず、廃棄する。
【０１４２】
＜Ａ−６−２．伝送時にエラーが発生した場合＞
次に、図１２を用いて、データの伝送時に伝送路においてエラーが発生した場合の通信シーケンスについて説明する。
【０１４３】
図１２において、まず周期１において、管理端末１からクライアント端末Ａ３に対して再送が必要なシーケンスナンバーＭのＰＬＣＭＡＣフレームデータを送信する。次に、周期２においては、管理端末１からクライアント端末Ａ３に対して再送が不要なシーケンスナンバーＭ＋１のＰＬＣＭＡＣフレームデータを送信すると共に、クライアント端末Ａからは、管理端末１に対して、周期１で受信したシーケンスナンバーＭのＰＬＣＭＡＣフレームデータに対して、正常受信したことを示すシーケンスナンバーＭのＡＣＫメッセージをＰＬＣＭＡＣフレームデータとして送信する。
【０１４４】
このとき、管理端末１から送信したシーケンスナンバーＭ＋１のＰＬＣＭＡＣフレームデータは、伝送路においてノイズ等の影響を受けエラーが発生しており、クライアント端末Ａ３では正常に受信できず、クライアント端末Ａ３では自機宛のデータが送信されていることが判らないので、クライアント端末Ａ３は、次のシーケンスナンバーＭ＋１のＰＬＣＭＡＣフレームデータの受信を待つことになる。
【０１４５】
次に、周期３においては、管理端末１からクライアント端末Ａ３に対して再送が必要なシーケンスナンバーＭ＋２のＰＬＣＭＡＣフレームデータが送信されるが、クライアント端末Ａ３側では、シーケンスナンバーの連続性により、シーケンスナンバーＭ＋２のＰＬＣＭＡＣフレームデータを正常に受信した時点で、シーケンスナンバーＭ＋１のＰＬＣＭＡＣフレームデータが伝送路においてエラーが発生して正常に受信できなかったことが判るので、シーケンスナンバーＭ＋１のＰＬＣＭＡＣフレームデータを正常に受信するまで受信待ち状態として管理する。
【０１４６】
このように、連続性を有するシーケンスナンバーによりデータの受信状況を確認する方式を採ることで、装置構成を大幅に変更することなく、比較的簡単に受信状況の確認が可能となる。
【０１４７】
また、再送制御方式としてＳＲ方式を採用する場合は、受信側ではシーケンスナンバーの順番にブリッジ回路１３にデータを転送する。この場合は、シーケンスナンバーＭ＋１のＰＬＣＭＡＣフレームデータを受信していないため、シーケンスナンバーＭ＋２のＰＬＣＭＡＣフレームデータを正常に受信しても、すぐにブリッジ回路１３（図３）への転送は行わず、転送待ち状態としてＰＬＣ受信用メモリ１８に一旦保存する。
【０１４８】
また、クライアント端末Ａ３において、シーケンスナンバーＭ＋１のＰＬＣＭＡＣフレームデータを正常に受信していれば、クライアント端末Ａ３から管理端末１に対してＭ＋１のＡＣＫメッセージを周期３において送信するが、シーケンスナンバーＭ＋２のＰＬＣＭＡＣフレームデータを受信をした時点で初めてＭ＋１が受信できていなかったことが判るため、周期３においては、高速で処理できた場合には、シーケンスナンバーＭ＋１のＰＬＣＭＡＣフレームデータが正常に受信できなかったことを管理端末１に通知するため、シーケンスナンバーＭ＋１のＮＡＣＫメッセージの送信を行う。なお、周期３において高速の処理が不可能な場合は、周期４でシーケンスナンバーＭ＋１のＮＡＣＫメッセージを送信することになる。
【０１４９】
次に、周期４においては、管理端末１からクライアント端末Ａ３に対して再送が必要なシーケンスナンバーＭ＋３のＰＬＣＭＡＣフレームデータを送信し、クライアント端末Ａ３では正常に受信する。また、クライアント端末Ａ３から管理端末１に対して、周期３で受信したシーケンスナンバーＭ＋２のＰＬＣＭＡＣフレームデータに対して正常受信したことを示すシーケンスナンバーＭ＋２のＡＣＫメッセージをＰＬＣＭＡＣフレームデータとして送信する。なお、周期３において高速で処理ができなかった場合には、シーケンスナンバーＭ＋１のＮＡＣＫメッセージも送信する。
【０１５０】
このとき、管理端末１からクライアント端末Ａ３に送信されたシーケンスナンバーＭ＋３のＰＬＣＭＡＣフレームデータは、シーケンスナンバーＭ＋１のＰＬＣＭＡＣフレームデータを受信していないことにより、転送待ち状態として管理され、ＰＬＣ受信用メモリ１８に一旦保存される。
【０１５１】
さらに、周期５においては、管理端末１からクライアント端末Ａ３に対して再送が必要なシーケンスナンバーＭ＋４のＰＬＣＭＡＣフレームデータを送信し、クライアント端末Ａ３で正常に受信する。このとき、管理端末１からクライアント端末Ａ３に送信されたシーケンスナンバーＭ＋４のＰＬＣＭＡＣフレームデータは、Ｍ＋１を受信していないことにより、転送待ち状態として管理され、ＰＬＣ受信用メモリ１８に一旦保存される。また、クライアント端末Ａ３から管理端末１に対して、周期４で受信したシーケンスナンバーＭ＋３のＡＣＫメッセージをＰＬＣＭＡＭＡＣフレームデータとして送信する。
【０１５２】
最後に、周期６においては、管理端末１からクライアント端末Ａ３に対しての送信はなく、クライアント端末Ａ３から管理端末１に対して、周期５で受信したシーケンスナンバーＭ＋４のＰＬＣＭＡＣフレームデータに対して正常受信したことを示すシーケンスナンバーＭ＋４のＡＣＫメッセージをＰＬＣＭＡＣフレームデータとして送信する。
【０１５３】
以上のような従来の通信シーケンスにおいては、管理端末１では、周期３または周期４で、シーケンスナンバーＭ＋１のＰＬＣＭＡＣフレームデータが正常に送信できなかったことを通知するＮＡＣＫメッセージを受信するが、シーケンスナンバーＭ＋１のＰＬＣＭＡＣフレームデータは、再送が不要なデータとして周期２での送信が終了すると、すぐに破棄されてしまうため再送ができない。一方、クライアント端末Ａ３側においては、シーケンスナンバーＭ＋１のＰＬＣＭＡＣフレームデータが正常に受信できていないため、シーケンスナンバーＭ＋２以降、Ｍ＋３、Ｍ＋４と転送待ち状態でＰＬＣ受信用メモリ１８に滞留していることになる。
【０１５４】
＜Ａ−７．本発明に係る通信シーケンス＞
次に、本実施の形態に係るデータ送受信装置において、ＴＤＭＡ方式での再送制御方式としてＳＲ方式を採用した場合の通信シーケンスについて説明する。
【０１５５】
本実施の形態に係るデータ送受信装置においては、ＰＬＣ受信用メモリ１８（図５）に受信データが滞留して容量オーバーしないように、ＰＬＣ送信制御回路１５内のＰＬＣ送信用メモリ制御回路４０９における再送不要データの送信制御を構成したものである。
【０１５６】
以下、図１３に示すフローチャートを用いて、再送不要データの送信制御について説明する。
【０１５７】
送信側の端末となる管理端末１（図１）において、図８を用いて説明したＭＡＣフレームデータの生成フローに基づいてＰＬＣＭＡＣフレームデータを生成した後は、電灯線９へ送出されるが、図１３のステップＳ６０に示されるように、再送不要のＰＬＣＭＡＣフレームデータを送信した場合は、再送不要のデータであるため、ＰＬＣ送信用メモリ制御回路４０９はＰＬＣ送信用メモリ１７から当該送信データの廃棄を行う（ステップＳ６１）。
【０１５８】
そして、次の周期において、送信したＰＬＣＭＡＣフレームデータのシーケンスナンバーに対応した（シーケンスナンバーをデータの一部に含んでいる）ＡＣＫメッセージを送信先の端末（クライアント端末Ａ３）から受信できたか否かの確認を行い（ステップＳ６２）、当該ＡＣＫメッセージの受信を確認できた場合は送信を完了する。ここまでは、従来の通信シーケンスと同じである。
【０１５９】
一方、送信先の端末からＮＡＣＫメッセージを受信した場合、あるいは、何のメッセージも受信されない場合には、前周期で送信したＰＬＣＭＡＣフレームデータが正常に送信先の端末に届いていないと判断でき、送信先の端末では受信待ち状態になっていることが予想される。しかし、再送不要のＰＬＣＭＡＣフレームデータは、送信後に廃棄されているので、再送を行うことができない。
【０１６０】
このため、ＮＡＣＫメッセージを受信した場合、あるいは何のメッセージも受信されない場合には、次の周期において、前々周期（ｎ回前の周期：ｎ＝２から始まる自然数）に送信したシーケンスナンバーのＰＬＣＭＡＣフレームデータの受信待ちを解除するコマンドを送信側の端末から送信する（ステップＳ６３）。このコマンドは、例えばＣＰＵ１１の指示を受けてＰＬＣ送信用メモリ制御回路４０９が出力するように構成すれば良い。
【０１６１】
このコマンドを受けた受信側の端末は、例えばＣＰＵ１１の指示を受けてＰＬＣ受信用メモリ制御回路５０６がこれに対するＡＣＫメッセージを生成して出力することで、コマンドを正常に受信したとこを通知する。
【０１６２】
管理端末１において上記ＡＣＫメッセージを受信した場合は（ステップＳ６４）、ＣＰＵ１１が受信側で正常に受信処理ができているものと判断して、ＰＬＣ送信用メモリ制御回路４０９に指示して送信を完了する。
【０１６３】
一方、上記ＡＣＫメッセージを受信できない場合は、受信側のクライアント端末Ａ３に受信待ちを解除するコマンドが正常に送信できなかったと判断し、さらに次の周期で、受信待ち解除コマンドを送信する（ステップＳ６３）。送信側となる管理端末１においては、受信待ち解除コマンドに対するＡＣＫが返信されるまで、この動作を続け、ＡＣＫを受信することにより一連の送信動作を完了する。
【０１６４】
このように、受信待ち解除コマンドを繰り返して送信することで、例え伝送路で、受信待ち解除コマンドが消失することがあっても、何れは受信待ち解除コマンドが受信側のクライアント端末Ａ３にて受信されることになるので、受信待ち解除コマンドを確実に与えることが可能となる。
【０１６５】
なお、繰り返して受信待ち解除コマンドを送信する場合は、２回目の送信からは、受信待ちを解除すべきシーケンスナンバーのＰＬＣＭＡＣフレームデータを送った周期の番号（ｎ）を１つずつインクリメントして、送信することになる。
【０１６６】
次に、受信側の端末となるクライアント端末Ａ３（図１）において、上述した受信待ち解除コマンドを受信した場合の動作について、図１４に示すフローチャートを用いて説明する。
【０１６７】
クライアント端末Ａ３においては、再送不要のＰＬＣＭＡＣフレームデータを正常に受信できず、受信待ち状態となっている場合は（ステップＳ７０）、管理端末１からの受信待ち解除コマンドの受信を待つ（ステップＳ７１）。そして、当該受信待ち解除コマンドを受信した場合は、当該受信待ち解除コマンドに含まれる解除すべきデータのシーケンスナンバーが、受信待ち状態のＰＬＣＭＡＣフレームデータに一致するか否かについて確認を行う（ステップＳ７２）。
【０１６８】
そして、シーケンスナンバーが一致する場合には、当該シーケンスナンバーに対応するＰＬＣＭＡＣフレームデータの受信待ちを解除し（ステップＳ７３）、さらには、当該シーケンスナンバーのＰＬＣＭＡＣフレームデータの受信待ち待ちのため、ブリッジ回路１３への転送待ち状態にある次のシーケンスナンバー以降の転送処理を開始する（ステップＳ７４）。
【０１６９】
その後、例えばＣＰＵ１１の指示を受けてＰＬＣ受信用メモリ制御回路５０６がこれに対するＡＣＫメッセージを生成して出力することで、コマンドを正常に受信したとこを通知する（ステップＳ７５）。
【０１７０】
なお、ステップＳ７２において、受信待ち解除コマンドに含まれるシーケンスナンバーが、既に受信確認済みのデータのシーケンスナンバーである場合や、受信待ちを解除すべきデータのシーケンスナンバーではない場合にも、受信待ち解除コマンドを含むＰＬＣＭＡＣフレームデータに対するＡＣＫを返信する（ステップＳ７５）。
【０１７１】
この処理により、受信待ち解除コマンドに誤ったシーケンスナンバーが含まれていた場合でも、受信待ちを解除することができ、転送処理が滞ることを防止できる。
【０１７２】
次に、図１５を用いて、受信待ち解除コマンドの使用により、受信側のクライアント端末のＰＬＣ受信用メモリ１８（図５）に受信データが滞留することを解消するシーケンスについて説明する。
【０１７３】
まず周期１において、管理端末１からクライアント端末Ａ３に対して再送が必要なシーケンスナンバーＭのＰＬＣＭＡＣフレームデータを送信する。次に、周期２においては、管理端末１からクライアント端末Ａ３に対して再送が不要なシーケンスナンバーＭ＋１のＰＬＣＭＡＣフレームデータを送信すると共に、クライアント端末Ａからは、管理端末１に対して、周期１で受信したシーケンスナンバーＭのＰＬＣＭＡＣフレームデータに対して、正常受信したことを示すシーケンスナンバーＭのＡＣＫメッセージをＰＬＣＭＡＣフレームデータとして送信する。
【０１７４】
このとき、管理端末１から送信したシーケンスナンバーＭ＋１のＰＬＣＭＡＣフレームデータは、伝送路においてノイズ等の影響を受けてエラーが発生しており、クライアント端末Ａ３では正常に受信できず、クライアント端末Ａ３では自機宛のデータが送信されていることが判らないので、クライアント端末Ａ３は、次のシーケンスナンバーＭ＋１のＰＬＣＭＡＣフレームデータの受信を待つことになる。
【０１７５】
次に、周期３においては、管理端末１からクライアント端末Ａ３に対して再送が必要なシーケンスナンバーＭ＋２のＰＬＣＭＡＣフレームデータが送信されるが、クライアント端末Ａ３側では、シーケンスナンバーＭ＋２のＰＬＣＭＡＣフレームデータを正常に受信した時点で、シーケンスナンバーＭ＋１のＰＬＣＭＡＣフレームデータが伝送路においてエラーが発生して正常に受信できなかったことが判るので、シーケンスナンバーＭ＋１のＰＬＣＭＡＣフレームデータを正常に受信するまで受信待ち状態として管理する。
【０１７６】
この場合、シーケンスナンバーＭ＋２のＰＬＣＭＡＣフレームデータを正常に受信しても、すぐにブリッジ回路１３（図３）への転送は行わず、転送待ち状態としてＰＬＣ受信用メモリ１８に一旦保存する。また、クライアント端末Ａ３において、シーケンスナンバーＭ＋２のＰＬＣＭＡＣフレームデータを受信をした時点でシーケンスナンバーＭ＋１のＰＬＣＭＡＣフレームデータが受信できていなかったことが判るため、周期３においては、高速で処理できた場合には、シーケンスナンバーＭ＋１のＰＬＣＭＡＣフレームデータが正常に受信できなかったことを管理端末１に通知するため、シーケンスナンバーＭ＋１のＮＡＣＫメッセージの送信を行う。
【０１７７】
なお、周期３において高速の処理が不可能な場合は、周期４でシーケンスナンバーＭ＋１のＮＡＣＫメッセージを送信することになる。
【０１７８】
管理端末１では、図１３を用いて説明したフローに従って、周期３においてシーケンスナンバーＭ＋１のＰＬＣＭＡＣフレームデータに対するＡＣＫメッセージを受信できなかった場合、もしくは、ＮＡＣＫメッセージを受信した場合は、受信側でシーケンスナンバーＭ＋１のＰＬＣＭＡＣフレームデータが受信待ち状態にあることが予想されるため、周期４において、管理端末１からクライアント端末Ａ３に対して再送が必要なシーケンスナンバーＭ＋３のＰＬＣＭＡＣフレームデータに、シーケンスナンバーＭ＋１のＰＬＣＭＡＣフレームデータの受信待ち解除コマンドを含めて送信する。
【０１７９】
クライアント端末Ａ３では、この受信待ち解除コマンドを正常に受信すると、図１４を用いて説明したフローに従って、受信待ち状態になっているシーケンスナンバーＭ＋１のＰＬＣＭＡＣフレームデータの受信待ちを解除し、転送待ち状態にある次のシーケンスナンバーＭ＋２およびＭ＋３のデータをブリッジ回路１３に順次転送する。
【０１８０】
また、クライアント端末Ａ３は、周期４において、管理端末１に対して、周期３で受信したシーケンスナンバーＭ＋２のＰＬＣＭＡＣフレームデータを正常受信したことを示すシーケンスナンバーＭ＋２のＡＣＫメッセージを送信する。
【０１８１】
以上の動作により、ＰＬＣ受信用メモリ１８に受信データが滞留している状態が解消される。
【０１８２】
次に周期５においては、管理端末１からクライアント端末Ａ３に対して再送が必要なシーケンスナンバーＭ＋４のＰＬＣＭＡＣフレームデータを送信し、クライアント端末Ａ３において正常に受信した場合、管理端末１からクライアント端末Ａ３に送信されたシーケンスナンバーＭ＋４のＰＬＣＭＡＣフレームデータは、シーケンスナンバーＭ＋３までのデータの転送を完了しているので、シーケンスナンバーＭ＋４のＰＬＣＭＡＣフレームデータは、直ちに、ブリッジ回路１３に転送される。
【０１８３】
また、クライアント端末Ａ３からは、管理端末１に対して、周期４で受信したシーケンスナンバーＭ＋３のＡＣＫメッセージをＰＬＣＭＡＭＡＣフレームデータとして送信する。管理端末１においては、シーケンスナンバーＭ＋１の受信解除待ちコマンドを含むＰＬＣＭＡＣフレームデータである、シーケンスナンバーＭ＋３のＡＣＫメッセージがクライアント端末Ａ３から返信されたことにより、シーケンスナンバーＭ＋１のＰＬＣＭＡＭＡＣフレームデータの送信に関する一連の動作を完了する。
【０１８４】
最後に、周期６においては、管理端末１からクライアント端末Ａ３に対しての送信はなく、クライアント端末Ａ３から管理端末１に対して、周期５で受信したシーケンスナンバーＭ＋４のＰＬＣＭＡＣフレームデータに対して正常受信したことを示すシーケンスナンバーＭ＋４のＡＣＫメッセージをＰＬＣＭＡＣフレームデータとして送信する。
【０１８５】
以上説明した通信シーケンスを用いることで、再送不要のデータが正常受信できなかった場合に、クライアント端末Ａ３においてＰＬＣ受信用メモリ１８にデータが滞留してメモリの容量オーバーを起こすことを防止できる。
【図面の簡単な説明】
【０１８６】
【図１】本発明に係るデータ送受信装置を適用した高速ＰＬＣネットワークシステムの構成を示す図である。
【図２】高速ＰＬＣを用いたデータ送受信装置にてデータ送受信を行う際の、１フレーム内のデータフォーマットの構成を示す図である。
【図３】本発明に係るデータ送受信装置の構成を説明するブロック図である。
【図４】本発明に係るデータ送受信装置内のＰＬＣ送信制御回路の構成を示すブロック図である。
【図５】本発明に係るデータ送受信装置内のＰＬＣ受信制御回路の構成を示すブロック図である。
【図６】高速ＰＬＣを用いたデータ送受信装置にてデータ送受信を行う際の、１フレーム内のデータフォーマットおよびＦＣＨ内のスケジュールデータの構成を示す図である。
【図７】本発明に係るデータ送受信装置の実施の形態において、送信用ＰＬＣＭＡＣフレームデータの生成を説明するフローチャートである。
【図８】本発明に係るデータ送受信装置の実施の形態において、Ｅｔｈｅｒｎｅｔフレームデータの送信動作を説明するフローチャートである。
【図９】ＰＬＣＭＡＣフレームデータのデータフォーマットの構成を概略的に示す図である。
【図１０】本発明に係るデータ送受信装置をクライアント端末として使用する場合の受信時の動作を説明するフローチャートである。
【図１１】通信エラーなしで正常に通信ができている場合の動作を概念的に説明する図である。
【図１２】通信エラーが発生して受信待ち状態が発生する場合の動作を概念的に説明する図である。
【図１３】本発明に係るデータ送受信装置の実施の形態において、再送不要なデータを送信した場合に、受信待ち解除コマンドを送信するシーケンスを説明するフローチャートである。
【図１４】本発明に係るデータ送受信装置の実施の形態において、受信待ち解除コマンドを受信した場合のシーケンスを説明するフローチャートである。
【図１５】本発明に係るデータ送受信装置の実施の形態において、受信待ち状態が発生した場合に、受信待ち解除コマンドにより受信待ちが解消する場合の動作を概念的に説明する図である。
【図１】
2008263511.tif 000003
【図２】
2008263511.tif 000004
【図３】
2008263511.tif 000005
【図４】
2008263511.tif 000006
【図５】
2008263511.tif 000007
【図６】
2008263511.tif 000008
【図７】
2008263511.tif 000009
【図８】
2008263511.tif 000010
【図９】
2008263511.tif 000011
【図１０】
2008263511.tif 000012
【図１１】
2008263511.tif 000013
【図１２】
2008263511.tif 000014
【図１３】
2008263511.tif 000015
【図１４】
2008263511.tif 000016
【図１５】
2008263511.tif 000017