(57)【要約】【課題】  半導体単結晶基板の表面に、超薄膜で高い膜厚均一性を有する酸化膜と半導体単結晶層が形成された半導体基板を、低コストで製造する方法を提供する。【解決手段】  半導体単結晶基板の表面に酸化膜と半導体単結晶層を順次形成することによって、酸化膜上に半導体単結晶層を有する半導体基板を製造する方法であって、少なくとも、半導体単結晶基板を熱処理炉内に投入後、酸化性雰囲気下で所定の酸化温度まで昇温することによって、前記半導体単結晶基板の表面に前記半導体単結晶基板とエピタキシャルな関係を保持した酸化膜を形成する工程と、前記酸化温度で所定時間保持することによって、前記半導体単結晶基板とエピタキシャルな関係を保持した酸化膜を成長させて所望の膜厚とする工程と、前記熱処理炉内の雰囲気ガスを半導体単結晶層成長用ガスに切り替え、前記酸化膜上に半導体単結晶層をエピタキシャル成長する工程とを有する半導体基板の製造方法。【選択図】  図１
2008263025.tif 000002
【特許請求の範囲】
【請求項１】
半導体単結晶基板の表面に酸化膜と半導体単結晶層とを順次形成することによって、酸化膜上に半導体単結晶層を有する半導体基板を製造する方法であって、少なくとも、
半導体単結晶基板を熱処理炉内に投入した後、酸化性雰囲気下で所定の酸化温度まで昇温することによって、前記半導体単結晶基板の表面に前記半導体単結晶基板とエピタキシャルな関係を保持した酸化膜を形成する工程と、
前記酸化温度で所定時間保持することによって、前記半導体単結晶基板とエピタキシャルな関係を保持した酸化膜を成長させて所望の膜厚とする工程と、
前記熱処理炉内の雰囲気ガスを半導体単結晶層成長用ガスに切り替え、前記酸化膜上に半導体単結晶層をエピタキシャル成長する工程と
を有することを特徴とする半導体基板の製造方法。
【請求項２】
前記酸化温度を６００℃以上９００℃以下とし、該酸化温度までの昇温速度を５℃／秒以上とすることを特徴とする請求項１に記載の半導体基板の製造方法。
【請求項３】
前記半導体単結晶層の成長温度を、６００℃以上９００℃以下とすることを特徴とする請求項１または請求項２に記載の半導体基板の製造方法。
【請求項４】
前記半導体単結晶基板を、Ｓｉ単結晶基板とすることを特徴とする請求項１ないし請求項３のいずれか一項に記載の半導体基板の製造方法。
【請求項５】
前記半導体単結晶層を、Ｓｉ層、ＳｉＧｅ層、Ｇｅ層のいずれかとすることを特徴することを特徴とする請求項１ないし請求項４のいずれか一項に記載の半導体基板の製造方法。
【請求項６】
前記酸化温度と前記半導体単結晶層の成長温度とを同一の温度とすることを特徴とする請求項１ないし請求項５のいずれか一項に記載の半導体基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板等の、酸化膜上に半導体単結晶層を有する半導体基板の製造方法に関する。
【背景技術】
【０００２】
半導体素子用の基板の一つとして、絶縁膜であるシリコン酸化膜の上にシリコン層（以下、ＳＯＩ層と呼ぶことがある）を形成したＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板がある。このＳＯＩ基板は、デバイス作製領域となる基板表層部のＳＯＩ層が埋め込み酸化膜層（ＢＯＸ層）により基板内部と電気的に分離されているため、寄生容量が小さく、耐放射性能力が高いなどの特徴を有する。そのため、高速・低消費電力動作、ソフトエラー防止などの効果が期待され、高性能半導体素子用の基板として有望視されている。
【０００３】
このＳＯＩ基板を製造する代表的な方法として、ウェーハ貼り合わせ法やＳＩＭＯＸ法が挙げられる。ウェーハ貼り合わせ法は、例えば２枚の単結晶シリコン基板（シリコンウェーハ）のうちの一方の表面に熱酸化膜を形成した後、この形成した熱酸化膜を介して２枚のウェーハを密着させ、結合熱処理を施すことによって結合力を高め、その後に片方のウェーハ（ＳＯＩ層を形成するウェーハ（以下、ボンドウェーハ））を鏡面研磨等により薄膜化することによってＳＯＩ基板を製造する方法である。この薄膜化の方法としては、ボンドウェーハを所望の厚さまで研削、研磨する方法や、ボンドウェーハの内部に水素イオンまたは希ガスイオンの少なくとも１種類を注入してイオン注入層を形成しておき、貼り合わせた後にイオン注入層においてボンドウェーハを剥離するイオン注入剥離法と呼ばれる方法等がある。
一方、ＳＩＭＯＸ法は、単結晶シリコン基板の内部に酸素をイオン注入し、その後に高温熱処理（酸化膜形成熱処理）を行って注入した酸素とシリコンとを反応させてＢＯＸ層を形成することによってＳＯＩ基板を製造する方法である。
【０００４】
近年、ＳＯＩ基板の主要な用途であるＣＭＯＳ−ＬＳＩ等においては、素子の微細化及び高集積化の傾向はますます著しくなっており、数年前まで１００ｎｍ程度で超薄膜と称されていたものも、今ではさして驚くに値するものではなくなってしまった。現在、超薄膜ＳＯＩ層として求められている平均膜厚は１００ｎｍを大きく下回り、数１０ｎｍにもなっている。同時に、ＢＯＸ層の薄膜化の要求も高まっており、２０１５年頃には、１０ｎｍのＳＯＩ層と１０ｎｍのＢＯＸ層が要求されることが予想され、その際の膜厚均一性としては±０．１ｎｍレベルが必要とされる。
【０００５】
形成されるＳＯＩ層とＢＯＸ層の品質や膜厚の自由度や均一性を考慮すると、前述した現行のＳＯＩ基板の製造方法の中では、イオン注入剥離法が最も有望であるが、１０ｎｍのＳＯＩ層を得るためには、それよりも厚いＳＯＩ層を形成した後に、犠牲酸化処理を行なって膜厚調整する必要があるため、工程が複雑となりコスト高は避けられない上、イオン注入剥離法を用いても、ＳＯＩ層の膜厚均一性は、特許文献１に記載されている様に、現状では±０．６ｎｍレベル（標準偏差σ＝０．２ｎｍ）が限度である。
【０００６】
【特許文献１】国際公開公報第ＷＯ０３／００９３８６号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明はこのような問題に鑑みてなされたもので、半導体単結晶基板の表面に、超薄膜で高い膜厚均一性を有する酸化膜と半導体単結晶層が形成された半導体基板を、低コストで製造する方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的達成のため、本発明は、半導体単結晶基板の表面に酸化膜と半導体単結晶層とを順次形成することによって、酸化膜上に半導体単結晶層を有する半導体基板を製造する方法であって、少なくとも、半導体単結晶基板を熱処理炉内に投入した後、酸化性雰囲気下で所定の酸化温度まで昇温することによって、前記半導体単結晶基板の表面に前記半導体単結晶基板とエピタキシャルな関係を保持した酸化膜を形成する工程と、前記酸化温度で所定時間保持することによって、前記半導体単結晶基板とエピタキシャルな関係を保持した酸化膜を成長させて所望の膜厚とする工程と、前記熱処理炉内の雰囲気ガスを半導体単結晶層成長用ガスに切り替え、前記酸化膜上に半導体単結晶層をエピタキシャル成長する工程とを有することを特徴とする半導体基板の製造方法を提供する（請求項１）。
【０００９】
このように、半導体単結晶基板を熱処理炉内に投入した後、酸化性雰囲気下で所定の酸化温度まで昇温することによって、その昇温中に、半導体単結晶基板の表面に、該半導体単結晶基板とエピタキシャルな関係を保持した酸化膜を形成するようにする。そして、その酸化温度で所定時間保持することにより、半導体単結晶基板とエピタキシャルな関係を保持した酸化膜を、目的とする膜厚まで均一性よく成長することができる。その後、熱処理炉内の雰囲気ガスを半導体単結晶層成長用ガスに切り替えて続けて熱処理を行えば、酸化膜上に半導体単結晶層がエピタキシャル成長するので、その状態で所定時間保持することによって、半導体単結晶層を目的とする膜厚まで均一性よく成長することができる。
尚、本明細書中において「半導体単結晶基板とエピタキシャルな関係を保持した酸化膜」とは、その酸化膜上に半導体単結晶基板と同一の結晶構造を有する半導体単結晶層をエピタキシャル成長できる程度の構造を有する酸化膜を意味する。
また、このような工程を有する半導体基板の製造方法であれば、この他にイオン注入や二枚の基板の貼り合わせ等の特別な工程を必要とせず、簡単な工程によって上記のような超薄膜、高膜厚均一性の半導体単結晶層を有する半導体基板を、低コストで製造することができる。
【００１０】
この場合、前記酸化温度を６００℃以上９００℃以下とし、該酸化温度までの昇温速度を５℃／秒以上とすることが好ましい（請求項２）。
このように、酸化温度を６００℃以上９００℃以下とし、酸化温度までの昇温速度を５℃／秒以上とすれば、より確実に、半導体単結晶基板とエピタキシャルな関係を保持した酸化膜を、半導体単結晶基板上に形成することができる。
【００１１】
また、前記半導体単結晶層の成長温度を、６００℃以上９００℃以下とすることが好ましい（請求項３）。
このように、半導体単結晶層の成長温度を、６００℃以上９００℃以下とすれば、効率よく、酸化膜上に半導体単結晶層をエピタキシャル成長することができる。
【００１２】
また、前記半導体単結晶基板を、Ｓｉ単結晶基板とすることが好ましい（請求項４）。
このように、半導体単結晶基板を、Ｓｉ単結晶基板とすれば、直径３００ｍｍといった大直径で結晶性にも優れた半導体単結晶基板が比較的容易に得られるため、その表面にエピタキシャルな関係を保持した酸化膜や半導体単結晶層をエピタキシャル成長するのに好適である。
【００１３】
また、前記半導体単結晶層を、Ｓｉ層、ＳｉＧｅ層、Ｇｅ層のいずれかとすることが好ましい（請求項５）。
これらの半導体層は、原料ガスの汎用性も高く、半導体単結晶層としての物性も熟知されており、電子デバイスへの適用範囲も広い。
【００１４】
また、前記酸化温度と前記半導体単結晶層の成長温度とを同一の温度とすることが好ましい（請求項６）。
このように、酸化温度と半導体単結晶層の成長温度とを同一の温度とすることにより、半導体単結晶基板と酸化膜との熱膨張係数の差の影響によるエピタキシャル構造の崩れを効果的に抑制することができる。
【発明の効果】
【００１５】
本発明によれば、その膜厚が例えば１０ｎｍレベルのような極めて薄い超薄膜であり、かつ、例えば±０．１ｎｍレベルのような高い膜厚均一性を有する半導体単結晶層（ＳＯＩ層等）を酸化膜（ＢＯＸ層）上に有する半導体基板を簡単な工程により得ることができる。その結果、次世代の高性能デバイスを作製することが可能な半導体基板を極めて低コストで提供することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明について詳細に説明する。
前述のように、ＳＯＩ基板におけるＳＯＩ層とＢＯＸ層の薄膜化への要求はますます著しくなり、近い将来において１０ｎｍのＳＯＩ層、１０ｎｍのＢＯＸ層のような超薄膜ＳＯＩ構造、±０．１ｎｍレベルの膜厚均一性を有するＳＯＩ層が必要とされると予想されるが、現行のＳＯＩ基板の製造方法では、上記のような超薄膜ＳＯＩ構造を得るためにはどうしてもコスト高となる上、その膜厚均一性も要求を満足するレベルに到底達しないものであった。
【００１７】
本発明者は、Ｓｉ単結晶基板を酸化性雰囲気中で熱処理する際（すなわち、熱酸化する際）、酸化の初期段階の１ｎｍ程度（５層程度のＳｉ原子層）では、酸化膜はＳｉの単結晶構造とエピタキシャルな関係を保持して緻密な構造になっていることに注目し、この酸化膜の構造状態を維持したままその表面にＳｉ層を気相成長させれば、酸化膜上にＳｉ単結晶層を形成することができることを発想し、本発明を完成させた。
【００１８】
以下、本発明について図面を参照しながらさらに詳細に説明するが、本発明はこれらに限定されるものではない。
図１（ａ）〜（ｄ）は、本発明に係る半導体基板の製造方法の一例を示すフロー図である。
【００１９】
まず、図１（ａ）のように、表面に酸化膜及び半導体単結晶層を順次形成するための半導体単結晶基板１１を準備する。
この半導体単結晶基板１１としては、Ｓｉ単結晶基板を用いることが好ましいが、Ｇｅや化合物半導体などの半導体単結晶基板を用いることもできる。
【００２０】
次に、以下のようにして半導体単結晶基板１１の表面上に酸化膜を形成する。
まず、準備した半導体単結晶基板１１を、酸化膜及び半導体単結晶層を形成するための熱処理炉に投入する。この熱処理炉としては、５℃／秒以上の昇温速度で急速加熱が可能な熱処理炉を使用することが望ましい。このような熱処理炉としては、Ｓｉ基板にエピタキシャル成長を行なう一般的なエピタキシャル成長装置のように、ランプ加熱などを用いたＲＴＰ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ｐｒｏｃｅｓｓｉｎｇ）装置を用いることができる。このような装置を用い、雰囲気ガスを例えばドライ酸素ガス１００％のような酸化性雰囲気にして、室温から所定の酸化温度（例えば６００℃以上９００℃以下）まで昇温する。この昇温工程により、半導体単結晶基板１１の全表面には厚さが１ｎｍ程度以下の酸化膜１２が形成される（図１（ｂ））。
このようにして酸化膜１２を形成すれば、酸化膜１２に、半導体単結晶基板１１とエピタキシャルな関係を保持させることが可能である。
【００２１】
このとき、より確実に、酸化膜１２と半導体単結晶基板１１とにエピタキシャルな関係を保持させるには、５℃／秒以上の昇温速度で上記の酸化温度まで昇温することが望ましい。一方、半導体単結晶基板とエピタキシャルな関係の酸化膜を得るための昇温速度の上限は特に限定されないが、装置の仕様等により制限されるため、好適な昇温速度としては１０〜１５０℃／秒であり、より好ましくは３０〜１００℃／秒である。
【００２２】
上記の昇温工程が完了した後、例えば６００℃以上９００℃以下の温度範囲で所定時間保持することにより、酸化膜１２を成長させる酸化膜成長工程を行い、酸化膜１２を所望の膜厚、例えば、１０ｎｍ程度の厚さまで成長させる（図１（ｃ））。この酸化膜成長工程により形成した酸化膜１２が、最終的に製造される半導体基板の埋め込み酸化膜（ＢＯＸ層）となり、その膜厚も反映される。
【００２３】
この際、所定時間保持する温度としては好ましくは６００℃以上９００℃以下であるが、昇温工程が完了した際の到達温度をそのまま保持することが工程上最も簡便であり好ましい。一方、６００℃未満の温度では酸化膜の成長に長時間を要するため効率的ではない。また、９００℃を超える温度の場合、酸化膜の成長が速いため、半導体単結晶基板とエピタキシャルな関係を維持することが難しく、クリストバライトが形成されてしまいやすい。
また、このような温度範囲で保持する時間は、目的とする酸化膜厚及び保持温度等により決定することができる。
【００２４】
上記のように酸化膜１２が所定の厚さに成長した後は、半導体単結晶基板１１の温度を好ましくは６００℃以上９００℃以下の温度範囲に保った状態のまま、熱処理炉内の雰囲気ガスを半導体単結晶層成長用ガスに切り替えれば、酸化膜１２上に半導体単結晶層１３がエピタキシャル成長する（図１（ｄ））。
例えば、半導体単結晶層１３をＳｉ層とする場合は、ドライ酸素ガスからモノシランガスに切り替え、その状態で所定時間保持することによって、Ｓｉ層を目的とする膜厚まで膜厚均一性よく成長することができる。
半導体単結晶層１３は、上記のＳｉ層の他、ＳｉＧｅ層、Ｇｅ層等の半導体単結晶層とすることができる。これらの各種半導体単結晶層を成長する場合は、それぞれに対応する半導体単結晶層成長用ガスを適宜選択して使用する。
【００２５】
この場合、半導体単結晶層１３の成長温度を６００℃未満、あるいは、９００℃を超える温度にすると、半導体単結晶基板１１と酸化膜１２との熱膨張係数の差の影響により、エピタキシャル構造を維持することができなくなることがある。従って、酸化温度と半導体単結晶層の成長温度を同一の温度とすることが好ましい。このようにすれば、エピタキシャル構造の崩れを最も効果的に抑制することができる。
【００２６】
そして、以上のような工程を経ることによって、半導体単結晶基板１１上に酸化膜（埋め込み酸化膜）１２が形成され、酸化膜１２上に半導体単結晶層１３が形成された半導体基板２０を製造することができる。
この本発明にかかる半導体基板２０の半導体単結晶層１３は、膜厚が極めて薄く（例えば１０ｎｍレベル以下）、かつ、±０．１ｎｍレベルのような高い膜厚均一性を有するものとすることができる。
【００２７】
また、このような工程を有する半導体基板の製造方法であれば、イオン注入や二枚の基板の貼り合わせ等の特別な工程を必要とせず、簡単な工程によって超薄膜、高膜厚均一性の半導体単結晶層１３を酸化膜１２上に有する半導体基板２０を製造することができる。そのため、従来よりも極めて低コストで上記のような半導体基板２０を製造することができる。
【実施例】
【００２８】
以下、本発明の実施例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
【００２９】
（実施例）
半導体単結晶基板１１として、直径２００ｍｍのＳｉ単結晶基板を準備した（図１（ａ）参照）。このＳｉ単結晶基板１１を希フッ酸で洗浄して基板表面の自然酸化膜を除去した後純水リンスを行なって撥水性を確認し、その後、１分以内にＲＴＰ装置に室温で投入した。ＲＴＰ装置内の雰囲気ガスはドライ酸素１００％とした。
【００３０】
Ｓｉ単結晶基板１１を投入したＲＴＰ装置をドライ酸素１００％雰囲気下で５０℃／秒の昇温速度で８７０℃まで昇温し、そのままの温度で３０分間保持することにより、Ｓｉ単結晶基板１１とエピタキシャルな関係を保持した厚さ約１０ｎｍの酸化膜１２を形成した（図１（ｂ）（ｃ）参照）。
【００３１】
その後、基板温度を８７０℃に維持したまま高真空引きを行って雰囲気ガスを排除した後にモノシランガスを導入し、酸化膜１２上に約１０ｎｍのエピタキシャルＳｉ層１３を形成した。これにより、Ｓｉ単結晶基板１１の一方の主表面の全面に、酸化膜１２と単結晶Ｓｉ層１３とが順次形成された半導体基板（ＳＯＩ基板）２０を作製することができた（図１（ｄ）参照）。
【００３２】
作製されたＳＯＩ基板２０のＳＯＩ層（単結晶Ｓｉ層）１３については、Ｘ線回折法、および、透過型電子顕微鏡を用いて評価することによって、単結晶が形成されており、膜厚均一性は±０．１ｎｍ以内に入っていることを確認した。
【００３３】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【図面の簡単な説明】
【００３４】
【図１】本発明に係る半導体基板の製造方法の一例を示すフロー図である。
【符号の説明】
【００３５】
１１…半導体単結晶基板、  １２…酸化膜、  １３…半導体単結晶層、
２０…半導体基板。
【図１】
2008263025.tif 000003