(57)【要約】【課題】フォトダイオードを有する半導体装置の性能を向上させる。【解決手段】ｐ型の半導体基板１にｎ−型半導体領域２が形成され、高不純物濃度のｎ＋型半導体領域４がｎ−型半導体領域２内に形成され、ｎ−型半導体領域２の平面的に周囲の位置に高不純物濃度のｐ＋型半導体領域５が形成されている。プラグ部１１ａの底部のバリア導体膜８は、ｎ＋型半導体領域４とオーミック接続している。プラグ部１１ｂの底部のバリア導体膜８は、ｎ−型半導体領域２とｐ＋型半導体領域５の両者に接し、ｐ＋型半導体領域５とオーミック接続するが、ｎ−型半導体領域２との間にショットキ接合が形成されている。ｎ＋型半導体領域４、ｎ−型半導体領域２、ｐ型の半導体基板１およびｐ＋型半導体領域５により、プラグ部１１ａ，１１ｂ間にフォトダイオードが形成される。【選択図】図４
2008112791.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１半導体領域を有する半導体基板と、
前記第１半導体領域に形成され、前記第１導電型とは逆の第２導電型の第２半導体領域と、
前記第１半導体領域に前記第２半導体領域から離間して形成され、前記第１半導体領域よりも高不純物濃度の第１導電型の第３半導体領域と、
前記第１半導体領域に形成され、前記第２半導体領域と前記第３半導体領域の間に介在し、前記第２半導体領域よりも低不純物濃度の第２導電型の第４半導体領域と、
前記第２半導体領域上に形成された第１金属部と、
前記第３および第４半導体領域上に形成された第２金属部と、
を有し、
前記第２金属部と前記第４半導体領域との間にショットキ接合が形成されていることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記第２金属部と前記第３半導体領域とは、オーミック接続されていることを特徴とする半導体装置。
【請求項３】
請求項１記載の半導体装置において、
前記第１、第２、第３および第４半導体領域により、前記第１金属部と前記第２金属部の間に、フォトダイオードが形成されていることを特徴とする半導体装置。
【請求項４】
請求項１記載の半導体装置において、
前記第１金属部と前記第２半導体領域とは、オーミック接続されていることを特徴とする半導体装置。
【請求項５】
請求項１記載の半導体装置において、
前記第４半導体領域と前記第１半導体領域の間にはＰＮ接合が形成され、前記第４半導体領域と前記第３半導体領域の間にはＰＮ接合が形成されていることを特徴とする半導体装置。
【請求項６】
請求項５記載の半導体装置において、
前記第２金属部と前記第４半導体領域との間のショットキ接合の順方向立上り電圧は、前記第４半導体領域と前記第１半導体領域との間のＰＮ接合の順方向立上り電圧よりも低く、かつ前記第４半導体領域と前記第３半導体領域との間のＰＮ接合の順方向立上り電圧よりも低いことを特徴とする半導体装置。
【請求項７】
請求項１記載の半導体装置において、
前記第２半導体領域を囲むように前記第４半導体領域が形成され、
前記第３半導体領域は、前記第４半導体領域の平面的に周囲の位置に形成されていることを特徴とする半導体装置。
【請求項８】
請求項１記載の半導体装置において、
前記半導体基板上に形成された絶縁膜と、
前記絶縁膜に形成され、その底部で前記第２半導体領域を露出する第１開口部と、
前記絶縁膜に形成され、その底部で前記第３および第４半導体領域を露出する第２開口部と、
前記第１開口部を埋める第１導体部と、
前記第２開口部を埋める第２導体部と、
を更に有し、
前記第１金属部は、前記第１導体部の少なくとも一部であり、
前記第２金属部は、前記第２導体部の少なくとも一部であることを特徴とする半導体装置。
【請求項９】
請求項１記載の半導体装置において、
前記第２金属部は、チタンタングステンから形成されていることを特徴とする半導体装置。
【請求項１０】
請求項１記載の半導体装置において、
前記半導体基板に前記第２、第３および第４半導体領域から離間して形成された第２導電型の第５半導体領域を更に有し、
前記第５半導体領域は、素子形成用の半導体領域であることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、フォトダイオードを有する半導体装置に適用して有効な技術に関する。
【背景技術】
【０００２】
光を受光して電気信号に変換する光電変換素子としてフォトダイオードが知られている。フォトダイオードは、半導体基板のｐ型領域にｎ型領域を形成することで形成でき、そのｐ型領域とｎ型領域の接合界面近傍に形成される空乏層に光を入射することで、光電変換によりキャリアを発生させることができる。フォトダイオードに流れる電流（光電流）は、ｐ型領域およびｎ型領域にそれぞれ電極を接続することで取り出すことができる。フォトダイオードは、入射光に応じて光電変換により発生するキャリアの量が変化するので、入射光に応じてフォトダイオードに流れる電流が変化し、光センサなどに用いることができる。
【０００３】
特開平１０−２８４７１２号公報（特許文献１）、特開平１０−２８４７５２号公報（特許文献２）および特開２００４−１５２８８９号公報（特許文献３）には、フォトダイオードに関する技術が記載されている。
【特許文献１】特開平１０−２８４７１２号公報
【特許文献２】特開平１０−２８４７５２号公報
【特許文献３】特開２００４−１５２８８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明者の検討によれば、次のことが分かった。
【０００５】
通常の使用状態では、フォトダイオードは、アノード側に対してカソード側を正電位にした逆バイアス状態で使用される。しかしながら、過大な強度の入射光をフォトダイオードが受光したとき、大きな光電流が発生することによる電位ドロップで、フォトダイオードのアノード／カソード間が瞬間的に順バイアス状態になる可能性がある。フォトダイオードのアノード／カソード間が順バイアス状態になると、フォトダイオードのカソード領域をエミッタとし、アノード領域をベースとし、他の半導体領域をコレクタとする寄生トランジスタが動作する可能性がある。これは、他の半導体領域に形成した素子の誤動作やクロストークを引き起こし、半導体装置の性能を低下させる可能性がある。
【０００６】
これを防止するために、回路的な工夫を行って、上記誤動作を防止するのに必要な回路素子を半導体基板に形成することが考えられるが、これは、半導体装置の平面寸法を大きくしてしまう可能性がある。
【０００７】
また、過大な強度の入射光をフォトダイオードが受光しないような対策を行うことも考えられるが、これは、半導体装置の製造コストを増大させてしまう。
【０００８】
本発明の目的は、半導体装置の性能を向上させることができる技術を提供することにある。
【０００９】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１１】
本発明は、フォトダイオードのカソード領域を高不純物濃度領域と低不純物濃度領域に分け、カソード領域の高不純物濃度領域にカソード電極を接続し、アノード電極をカソード領域の低不純物濃度領域とフォトダイオードのアノード領域の両方に接するように形成し、カソード領域の低不純物濃度領域とアノード電極との間にショットキ接合を形成させたものである。
【００１２】
また、本発明は、第１導電型の第１半導体領域を有する半導体基板と、前記第１半導体領域に形成され前記第１導電型とは逆の第２導電型の第２半導体領域と、前記第１半導体領域に前記第２半導体領域から離間して形成され前記第１半導体領域よりも高不純物濃度の第１導電型の第３半導体領域と、前記第１半導体領域に形成され前記第２半導体領域と前記第３半導体領域の間に介在し前記第２半導体領域よりも低不純物濃度の第２導電型の第４半導体領域と、前記第２半導体領域上に形成された第１金属部と、前記第３および第４半導体領域上に形成された第２金属部とを有し、前記第２金属部と前記第４半導体領域との間にショットキ接合が形成されたものである。
【発明の効果】
【００１３】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１４】
半導体装置の性能を向上させることができる。
【００１５】
また、半導体装置を小型化することができる。
【発明を実施するための最良の形態】
【００１６】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１７】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１８】
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
【００１９】
本発明の一実施の形態の半導体装置およびその製造方法を図面を参照して説明する。
【００２０】
図１は、フォトダイオードを有する本実施の形態の半導体装置の一例として、光センス用Ｉ／Ｖ変換回路を示す回路図である。
【００２１】
図１に示される光センス用Ｉ／Ｖ変換回路は、フォトダイオードＦＤ１と、抵抗素子Ｒ１，Ｒ２と、トランジスタ（オペアンプ）Ｔｒ１とを有している。フォトダイオードＦＤ１のカソードは、抵抗素子Ｒ１を介して電源電圧Ｖｃｃに接続されている。フォトダイオードＦＤ１のアノードは、トランジスタＴｒ１や抵抗素子Ｒ２に接続されている。フォトダイオードＦＤ１への入射光に応じてフォトダイオードＦＤ１に流れる電流（光電流）ＩＬが変化し、出力Ｖ０＝−ＩＬ×Ｒ１を検出することができる。また、本実施の形態では、フォトダイオードＦＤ１と並列にショットキバリアダイオードＳＢＤ１が形成されている。このショットキバリアダイオードＳＢＤ１については、後でより詳細に説明する。
【００２２】
図２および図３は、本発明の一実施の形態である半導体装置の要部平面図、図４はその要部断面図である。図２と図３は、同じ領域を示している。図２は、ダイオード形成領域１Ａにおけるｎ−型半導体領域２、ｎ＋型半導体領域４およびｐ＋型半導体領域５の平面レイアウト（形成位置）が示され、更にコンタクトホール７ａ，７ｂの形成位置（平面レイアウト）を点線で示したものである。図３は、図２に更に配線１０ａ，１０ｂを示した平面図に対応する。なお、図２は、平面図であるが、図面を見やすくするために、半導体基板１、ｎ−型半導体領域２、ｎ＋型半導体領域４およびｐ＋型半導体領域５に、それぞれハッチングを付してある。図２および図３のＡ−Ａ線の断面が、図４のダイオード形成領域１Ａの断面にほぼ対応する。図４では、絶縁膜６および配線１０よりも上層の構造は、図示を省略している。また、図面を見やすくするために、図４に示されるコンタクトホール７ａの数を、図２および図３で配列する数よりも少なくしている（図４では２つ、図２および図３では３つで図示している）が、実際には両者は一致する。但し、ｎ＋型半導体領域４上に形成されるコンタクトホール７ａの数は、必要に応じて種々変更可能である。
【００２３】
本実施の形態の半導体装置が形成される半導体基板１は、フォトダイオード素子が形成されるダイオード形成領域１Ａと、他の回路素子が形成される回路素子形成領域１Ｂを有している。回路素子形成領域１Ｂは、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）のようなトランジスタや抵抗素子など、フォトダイオード以外の素子が形成される領域である。半導体基板１に図１のような回路を形成する場合は、ダイオード形成領域１Ａにフォトダイオード素子ＦＤ１が形成され、回路素子形成領域１Ｂに抵抗素子Ｒ１，Ｒ２やトランジスタＴｒ１などが形成される。
【００２４】
半導体基板１は、例えばｐ型の単結晶シリコンなどにより構成されている。このため、半導体基板１をｐ型の半導体領域とみなすことができる。
【００２５】
図２〜図４に示されるように、ダイオード形成領域１Ａにおいて、半導体基板（第１半導体領域）１には、ｎ＋型半導体領域（高濃度ｎ型拡散領域、第２半導体領域）４と、ｎ＋型半導体領域４を囲むｎ−型半導体領域（低濃度ｎ型拡散領域、第４半導体領域）２とが形成されている。ｎ＋型半導体領域４の不純物濃度（ｎ型不純物濃度）は、ｎ−型半導体領域２の不純物濃度（ｎ型不純物濃度）よりも高い。例えば、ｎ−型半導体領域２の不純物濃度（ｎ型不純物濃度）を５×１０１５／ｃｍ３程度とし、ｎ＋型半導体領域４の不純物濃度（ｎ型不純物濃度）を１×１０２０／ｃｍ３程度とすることができる。
【００２６】
ｎ＋型半導体領域４は、半導体基板１の主面から所定の深さに渡って形成されているが、ｎ＋型半導体領域４の深さ（半導体基板１の主面からの深さ）は、ｎ−型半導体領域２の深さ（半導体基板１の主面からの深さ）よりも浅く形成されている。また、平面的にｎ−型半導体領域２に内包される領域（位置）に、ｎ＋型半導体領域４が形成されている。このため、ｎ＋型半導体領域４の側方と下方をｎ−型半導体領域２が囲んだ状態となっている。
【００２７】
また、ダイオード形成領域１Ａにおいて、半導体基板１のｎ−型半導体領域２に隣接する領域（位置）にｐ＋型半導体領域（高濃度ｐ型拡散領域、第３半導体領域）５が形成されている。すなわち、ｐ＋型半導体領域５は、ｎ＋型半導体領域４から離間して形成されており、ｐ＋型半導体領域５とｎ＋型半導体領域４との間に、ｎ−型半導体領域２が介在した状態となっている。図２では、ｐ＋型半導体領域５は、平面的にｎ−型半導体領域２の周囲（外周）を囲む位置（領域）に、ｎ−型半導体領域２に隣接して形成されている。ｐ＋型半導体領域５の不純物濃度（ｐ型不純物濃度）は、半導体基板１の不純物濃度（ｐ型不純物濃度）よりも高い。また、ｐ＋型半導体領域５の不純物濃度（ｐ型不純物濃度）は、ｎ−型半導体領域２の不純物濃度（ｎ型不純物濃度）よりも高い。例えば、ｐ＋型半導体領域５の不純物濃度（ｐ型不純物濃度）を１×１０１９／ｃｍ３程度とすることができる。
【００２８】
半導体基板１の主面上には、層間絶縁膜としての絶縁膜６が形成されている。絶縁膜６は、例えば酸化シリコン膜の単体膜または窒化シリコン膜と酸化シリコン膜の積層膜などにより形成することができる。
【００２９】
絶縁膜６には、コンタクトホール（開口部、スルーホール、貫通孔）７が形成されている。コンタクトホール７のうち、コンタクトホール（第１開口部）７ａは、ダイオード形成領域１Ａに形成され、コンタクトホール７ａの底部でｎ＋型半導体領域４が露出されている。コンタクトホール７のうち、コンタクトホール（第２開口部）７ｂは、ダイオード形成領域１Ａに形成され、コンタクトホール７ｂの底部でｎ−型半導体領域２およびｐ＋型半導体領域５が露出されている。
【００３０】
絶縁膜６上には、配線１０が形成されており、この配線１０は、コンタクトホール７内を埋めるプラグ部（導体部、コンタクト部、接続部）１１と、絶縁膜６上に延在する配線部１２とを有している。本実施の形態では、プラグ部１１と配線部１２とが一体的に形成されているが、他の形態として、コンタクトホール７内を埋めるプラグ部１１と絶縁膜６上に延在する配線部１２とを別個に形成することもできる。
【００３１】
配線１０（プラグ部１１および配線部１２）は、バリア導体膜８と主導体膜９の積層膜（積層体）により形成されている。主導体膜９上に更にバリア導体膜を形成してもよい。バリア導体膜８は、金属材料により形成されるが、後述するように、ｎ−型半導体領域２との間でショットキ接合を形成できるような金属材料により形成されており、例えばチタンタングステン（ＴｉＷ）などにより形成することができる。主導体膜９は、バリア導体膜８とは異なる金属材料（好ましくはバリア導体膜８よりも低抵抗率の金属材料）により形成され、例えばアルミニウム単体膜またはアルミニウム合金膜などのアルミニウムを主成分とする導体膜などからなる。なお、本実施の形態では、金属とは、金属伝導を示すものであり、金属元素単体で構成されるものだけでなく、合金や金属化合物（例えば金属窒化物）などを含むものとする。
【００３２】
配線１０のうちの配線１０ａは、コンタクトホール７ａ内を埋める導体部であるプラグ部（第１導体部）１１ａ（プラグ部１１に対応する部分）と、プラグ部１１ａと一体的に形成されて絶縁膜６上に延在する配線部１２ａ（配線部１２に対応する部分）とにより構成されている。また、配線１０のうちの配線１０ｂは、コンタクトホール７ｂ内を埋める導体部であるプラグ部（第２導体部）１１ｂ（プラグ部１１に対応する部分）と、プラグ部１１ｂと一体的に形成されて絶縁膜６上に延在する配線部１２ｂ（配線部１２に対応する部分）とにより構成されている。
【００３３】
プラグ部１１ａ，１１ｂは、コンタクトホール７ａ，７ｂを埋めるバリア導体膜８および主導体膜９により構成されているが、コンタクトホール７ａ，７ｂの底部および側壁上にバリア導体膜８が形成され、バリア導体膜８上に主導体膜９がコンタクトホール７ａ，７ｂ内を埋めるように形成された状態となっている。配線１０ａのプラグ部１１ａの底部のバリア導体膜８は、ｎ＋型半導体領域４に接している。配線１０ｂのプラグ部１１ｂの底部のバリア導体膜８は、ｎ−型半導体領域２およびｐ＋型半導体領域５の両者に接している。
【００３４】
ｎ−型半導体領域２はｐ型の半導体領域である半導体基板１内に形成されているので、ｎ−型半導体領域２は半導体基板１（ｐ型半導体領域）と隣接し、ｎ−型半導体領域２とｐ型の半導体基板１（ｐ型半導体領域）との間には、ＰＮ接合が形成されている。また、ｐ＋型半導体領域５はｎ−型半導体領域２と隣接しているので、ｐ＋型半導体領域５とｎ−型半導体領域２との間には、ＰＮ接合が形成されている。
【００３５】
また、ｎ＋型半導体領域４はｎ型不純物濃度が高く、配線１０ａのプラグ部１１ａの底部のバリア導体膜８とｎ＋型半導体領域４との間は、オーミック接続されている。なお、プラグ部１１ａの底部のバリア導体膜８は、配線１０ａのプラグ部１１ａの少なくとも一部（ｎ＋型半導体領域４に接する部分）であり、ｎ＋型半導体領域４上にｎ＋型半導体領域４に接して形成された金属部（第１金属部、電極、カソード電極）とみなすことができる。
【００３６】
また、ｐ＋型半導体領域５はｐ型不純物濃度が高く、配線１０ｂのプラグ部１１ｂの底部のバリア導体膜８とｐ＋型半導体領域５との間は、オーミック接続されている。また、ｎ−型半導体領域２はｎ型不純物濃度が低く、配線１０ａのプラグ部１１ａの底部のバリア導体膜８とｎ−型半導体領域２との間には、ショットキ接合（Schottky Junction）が形成されている。従って、プラグ部１１ｂの底部のバリア導体膜８は、ｐ＋型半導体領域５およびｎ−型半導体領域２の両方に接して、ｎ−型半導体領域２との間にショットキ接合が形成され、ｐ＋型半導体領域５との間でオーミック接続している。なお、プラグ部１１ｂ底部のバリア導体膜８は、配線１０ｂのプラグ部１１ｂの少なくとも一部（ｐ＋型半導体領域５およびｎ−型半導体領域２に接する部分）であり、ｐ＋型半導体領域５およびｎ−型半導体領域２上に形成された金属部（第２金属部、電極、アノード電極）とみなすことができる。
【００３７】
一方、図４に示されるように、ダイオード形成領域１Ａのｎ−型半導体領域２、ｎ＋型半導体領域４およびｐ＋型半導体領域５から離間して、回路素子形成領域１Ｂの半導体基板１に、ｎ−型半導体領域３が形成されている。ｎ−型半導体領域３は、素子形成用の半導体領域であり、図示はしていないけれども種々の素子（回路素子）がｎ−型半導体領域３に形成されている。例えば、回路素子形成領域１Ｂのｎ−型半導体領域３に、抵抗素子Ｒ１，Ｒ２やトランジスタＴｒ１などに相当する素子（半導体素子）が形成され、ｎ−型半導体領域３に形成された素子に接続する配線（配線１０に相当するもの）がｎ−型半導体領域３の上部に形成される。そして、図１からもわかるように、配線１０ａは、回路素子形成領域１Ｂに形成された抵抗素子Ｒ１に接続され、更に回路素子形成領域１Ｂに形成された回路部に接続され、配線１０ｂは、回路素子形成領域１Ｂに形成された抵抗素子Ｒ２やトランジスタＴｒ１などに接続されるが、ここではその図示および説明は省略する。
【００３８】
また、ダイオード形成領域１Ａおよび回路素子形成領域１Ｂにおいて、絶縁膜６上には、必要に応じて更に層間絶縁膜や配線層が形成されているが、ここではその図示および説明は省略する。
【００３９】
本実施の形態の半導体装置では、ｐ型の半導体領域である半導体基板１（第１半導体領域）に、ｎ＋型半導体領域４（第２半導体領域）と、ｎ＋型半導体領域４から離間したｐ＋型半導体領域５（第３半導体領域）と、ｎ＋型半導体領域４とｐ＋型半導体領域５との間に介在するｎ−型半導体領域２（第４半導体領域）とが形成され、ｎ＋型半導体領域４上に配線１０ａのプラグ部１１ａが形成され、ｐ＋型半導体領域５およびｎ−型半導体領域２上に配線１０ｂのプラグ部１１ｂが形成されている。
【００４０】
そして、ｎ＋型半導体領域４、ｎ−型半導体領域２、ｐ型の半導体基板１（ｐ型半導体領域）およびｐ＋型半導体領域５により、配線１０ａのプラグ部１１ａ（の底部のバリア導体膜８）と配線１０ｂのプラグ部１１ｂ（の底部のバリア導体膜８）との間に、フォトダイオード（上記フォトダイオード素子ＦＤ１に対応するもの）が形成されている。ｎ＋型半導体領域４およびｎ−型半導体領域２がフォトダイオードのカソード領域となり、ｐ型の半導体基板１（ｐ型半導体領域）およびｐ＋型半導体領域５がフォトダイオードのアノード領域となる。また、配線１０ａのプラグ部１１ａ（の底部のバリア導体膜８）は、ｎ＋型半導体領域４に接してオーミック接続されているので、フォトダイオードのカソード電極となり、配線１０ｂのプラグ部１１ｂ（の底部のバリア導体膜８）は、ｐ＋型半導体領域５に接してオーミック接続されているので、フォトダイオードのアノード電極となる。ｎ−型半導体領域２とｐ型の半導体基板１（ｐ型半導体領域）との間にはＰＮ接合が形成され、ｎ−型半導体領域２とｐ型の半導体基板１（ｐ型半導体領域）との接合面の近傍に空乏層が形成される。
【００４１】
また、本実施の形態の半導体装置では、配線１０ｂのプラグ部１１ｂ（の底部のバリア導体膜８）は、コンタクトホール７ｂの底部で、ｐ＋型半導体領域５だけでなくｎ−型半導体領域２とも接しており、配線１０ｂのプラグ部１１ｂ（の底部のバリア導体膜８）とｎ−型半導体領域２との間に、ショットキ接合が形成されている。このため、配線１０ｂのプラグ部１１ｂ（の底部のバリア導体膜８）とｎ−型半導体領域２とにより、ショットキバリアダイオード（上記ショットキバリアダイオードＳＢＤ１に対応するもの）が形成されている。配線１０ｂのプラグ部１１ｂのうちのｎ−型半導体領域２に接する部分、すなわちプラグ部１１ｂの底部のバリア導体膜８は、ショットキバリアダイオードのショットキ電極（金属電極、アノード領域、アノード電極）とみなすことができる。すなわち、配線１０ｂのプラグ部１１ｂ（の底部のバリア導体膜８）がショットキバリアダイオードのアノード領域となり、ｎ−型半導体領域２がショットキバリアダイオードのカソード領域となる。また、カソード領域であるｎ−型半導体領域２は、ｎ＋型半導体領域４を介して配線１０ａのプラグ部１１ａ（の底部のバリア導体膜８）に接続されているので、配線１０ａのプラグ部１１ａ（の底部のバリア導体膜８）をショットキバリアダイオードのカソード電極、配線１０ｂのプラグ部１１ｂ（の底部のバリア導体膜８）をショットキバリアダイオードのアノード電極とみなすこともできる。ｎ−型半導体領域２の不純物濃度（ｎ型不純物濃度）は、配線１０ｂのプラグ部１１ｂ（の底部のバリア導体膜８）との間にショットキ接合を形成できるような不純物濃度に調整され、ｐ＋型半導体領域５の不純物濃度（ｐ型不純物濃度）は、配線１０ｂのプラグ部１１ｂ（の底部のバリア導体膜８）との間にオーミック接続を形成できるような不純物濃度に調整されている。
【００４２】
このように、配線１０ａのプラグ部１１ａから、ｎ＋型半導体領域４、ｎ−型半導体領域２、ｐ型の半導体基板１（ｐ型半導体領域）およびｐ＋型半導体領域５を経て、配線１０ｂのプラグ部１１ｂに至る経路で、フォトダイオード（ＦＤ１）が形成され、配線１０ａのプラグ部１１ａから、ｎ＋型半導体領域４およびｎ−型半導体領域２を経て、配線１０ｂのプラグ部１１ｂに至る経路で、ショットキバリアダイオード（ＳＢＤ１）が形成されている。従って、配線１０ａのプラグ部１１ａと配線１０ｂのプラグ部１１ｂとの間に、フォトダイオード（ＦＤ１）とショットキダイオード（ＳＢＤ１）とが並列に形成された状態となり、上記図１の回路図のうち、点線で囲まれた領域２０に対応するものが、ダイオード形成領域１Ａに形成される。
【００４３】
次に、本実施の形態の半導体装置の製造工程の一例について図面を参照して説明する。図５〜図１０は、本実施の形態の半導体装置の製造工程中の要部断面図であり、上記図４に対応する領域の断面図が示されている。ここでは主としてダイオード形成領域１Ａの製造工程について説明するが、回路素子形成領域１Ｂにも、公知の手法を用いて、種々の素子や配線などが形成される。
【００４４】
まず、図５に示されるように、ｐ型の単結晶シリコンなどからなる半導体基板（半導体ウエハ）１を準備する。それから、フォトレジストパターン（図示せず）をイオン注入阻止マスクにして半導体基板１の一部にリン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することによって、ダイオード形成領域１Ａの半導体基板１にｎ−型半導体領域２を形成し、回路素子形成領域１Ｂの半導体基板１にｎ−型半導体領域３を形成する。ｎ−型半導体領域２とｎ−型半導体領域３は、同じフォトレジストパターンを用いて同じイオン注入工程で形成すれば、製造工程数を低減できるのでより好ましいが、別々のフォトレジストパターンを用いて異なるイオン注入工程で形成することもできる。
【００４５】
次に、図６に示されるように、フォトレジストパターン（図示せず）をイオン注入阻止マスクにしてダイオード形成領域１Ａのｎ−型半導体領域２にリン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することによって、ｎ−型半導体領域２内にｎ＋型半導体領域４を形成する。
【００４６】
また、ダイオード形成領域１Ａにｎ＋型半導体領域４を形成するイオン注入工程と同じイオン注入工程で、回路素子形成領域１Ｂにｎチャネル型ＭＩＳＦＥＴ用のソース・ドレイン用のｎ＋型半導体領域（図示せず）を形成することもできる。
【００４７】
次に、フォトレジストパターン（図示せず）をイオン注入阻止マスクにして半導体基板１のｎ−型半導体領域２に隣接する領域（位置）にホウ素（Ｂ）などのｐ型の不純物をイオン注入することによって、半導体基板１のダイオード形成領域１Ａにｐ＋型半導体領域５を形成する。
【００４８】
また、ダイオード形成領域１Ａにｐ＋型半導体領域５を形成するイオン注入工程と同じイオン注入工程で、回路素子形成領域１Ｂにｐチャネル型ＭＩＳＦＥＴ用のソース・ドレイン用のｐ＋型半導体領域（図示せず）を形成することもできる。また、先にｐ＋型半導体領域５を形成してから、ｎ＋型半導体領域４を形成することもできる。
【００４９】
次に、図７に示されるように、半導体基板１の主面上に、ＣＶＤ法などを用いて絶縁膜（層間絶縁膜）６を形成する。絶縁膜６の形成後、必要に応じてＣＭＰ（Chemical Mechanical Polishing）処理などを用いて、絶縁膜６の表面を平坦化することもできる。
【００５０】
次に、図８に示されるように、フォトレジストパターン（図示せず）をエッチングマスクにして絶縁膜６をドライエッチングすることにより、絶縁膜６にコンタクトホール７を形成する。コンタクトホール７のうちのコンタクトホール７ａの底部でｎ＋型半導体領域４が露出され、コンタクトホール７のうちのコンタクトホール７ｂの底部でｎ−型半導体領域２およびｎ＋型半導体領域４が露出される。
【００５１】
次に、図９に示されるように、コンタクトホール７の内部（底部および側壁上）を含む絶縁膜６上にバリア導体膜８を形成する。バリア導体膜８は、例えばスパッタリング法などを用いて形成することができる。それから、バリア導体膜８上にコンタクトホール７内を埋めるように主導体膜９を形成する。
【００５２】
次に、図１０に示されるように、主導体膜９上に形成したフォトレジストパターン（図示せず）をエッチングマスクとしたドライエッチングにより、バリア導体膜８および主導体膜９の積層膜をパターニングすることにより、配線１０を形成する。配線１０は、パターニングされたバリア導体膜８および主導体膜９の積層膜からなる。
【００５３】
配線１０は、絶縁膜６に形成されたコンタクトホール７内を埋めるバリア導体膜８および主導体膜９からなるプラグ部１１と、絶縁膜６上に延在する配線部１２とを有している。すなわち、配線１０のうちの配線１０ａは、コンタクトホール７ａ内を埋めるバリア導体膜８および主導体膜９からなるプラグ部１１ａと、絶縁膜６上に延在する配線部１２ａとを有し、配線１０のうちの配線１０ｂは、コンタクトホール７ｂ内を埋めるバリア導体膜８および主導体膜９からなるプラグ部１１ｂと、絶縁膜６上に延在する配線部１２ｂとを有している。配線１０ａのプラグ部１１ａの底部のバリア導体膜８は、ｎ＋型半導体領域４に接し、配線１０ｂのプラグ部１１ｂの底部のバリア導体膜８は、ｎ−型半導体領域２およびｐ＋型半導体領域５の両者に接している。他の形態として、先にコンタクトホール７ａ，７ｂ内を埋めるプラグ部１１ａ，１１ｂを形成した後で、プラグ部１１ａ，１１ｂが埋め込まれた絶縁膜６上に配線部１２ａ，１２ｂを形成することもできる。
【００５４】
その後、絶縁膜６上に更に層間絶縁膜や配線層を形成することができるが、ここではその図示および説明は省略する。
【００５５】
図１１は、本実施の形態の半導体装置の変形例を示す要部断面図であり、図１２は本実施の形態の半導体装置の更に他の変形例を示す要部断面図であり、それぞれ上記図４に対応するものである。
【００５６】
図１１では、ｐ型の半導体基板１よりも高不純物濃度で、ｐ＋型半導体領域５よりも低不純物濃度のｐ型半導体領域２１を、ｐ＋型半導体領域５の周囲に、ガードリング層として形成している。他の構成は図２〜図４の半導体装置と同じであるので、ここではその説明は省略する。図１１の半導体装置では、ガードリング層としてｐ型半導体領域２１を形成したことで、ｐ＋型半導体領域５の周囲での反転層の形成を防止し、寄生トランジスタの発生をより的確に防止できる。
【００５７】
図１２では、半導体基板１にｐ型の半導体基板１よりも高不純物濃度のｐ型半導体領域２２を設け、ｐ型半導体領域２２にｎ−型半導体領域２、ｎ＋型半導体領域４およびｐ＋型半導体領域５を形成している。他の構成は図２〜図４の半導体装置と同じであるので、ここではその説明は省略する。図１２の半導体装置では、半導体基板１に形成したｐ型半導体領域２２にｎ−型半導体領域２、ｎ＋型半導体領域４およびｐ＋型半導体領域５を形成しているので、ｐ型半導体領域２２の不純物濃度を調整しやすくなる。ｐ型半導体領域２２の不純物濃度（ｐ型不純物濃度）は、例えば１×１０１７／ｃｍ３程度とすることができる。
【００５８】
本実施の形態では、半導体基板１が有するｐ型半導体領域（第１半導体領域）にｎ−型半導体領域２、ｎ＋型半導体領域４およびｐ＋型半導体領域５を形成するが、図２〜図４の半導体装置の場合は、半導体基板１全体がｐ型半導体領域（第１半導体領域）であり、半導体基板１自身にｎ−型半導体領域２、ｎ＋型半導体領域４およびｐ＋型半導体領域５を形成する。図１２の半導体装置の場合は、半導体基板１の一部に形成したｐ型半導体領域２２（第１半導体領域）に、ｎ−型半導体領域２、ｎ＋型半導体領域４およびｐ＋型半導体領域５を形成する。
【００５９】
次に、本実施の形態の半導体装置の効果について、より詳細に説明する。
【００６０】
図１３は、比較例の半導体装置の回路図であり、図１４は、比較例の半導体装置の要部断面図であり、それぞれ本実施の形態の図１および図４に対応するものである。
【００６１】
図１４の比較例の半導体基板１０１、ｎ−型半導体領域１０２、ｎ−型半導体領域１０３、ｎ＋型半導体領域１０４およびｐ＋型半導体領域１０５は、本実施の形態の半導体基板１、ｎ−型半導体領域２、ｎ−型半導体領域３、ｎ＋型半導体領域４およびｐ＋型半導体領域５にそれぞれ相当するものである。また、図１４の比較例の絶縁膜１０６、コンタクトホール１０７ａ，１０７ｂ、バリア導体膜１０８、主導体膜１０９、配線１１０ａ，１１０ｂ、プラグ部１１１ａ，１１１ｂおよび配線部１１２ａ，１１２ｂは、本実施の形態の絶縁膜６、コンタクトホール７ａ，７ｂ、バリア導体膜８、主導体膜９、配線１０ａ，１０ｂ、プラグ部１１ａ，１１ｂおよび配線部１２ａ，１２ｂにそれぞれ相当するものである。また、図１４の比較例のダイオード形成領域１０１Ａおよび回路素子形成領域１０１Ｂは、本実施の形態のダイオード形成領域１Ａおよび回路素子形成領域１Ｂにそれぞれ対応する。
【００６２】
図１４の比較例では、本実施の形態とは異なり、ｐ＋型半導体領域１０５は、ｎ−型半導体領域１０２から離れた位置に形成されており、配線１１０ｂのプラグ部１１１ｂは、ｐ＋型半導体領域１０５だけに接し、ｐ＋型半導体領域１０５との間でオーミック接続しているが、ｎ−型半導体領域１０２には接していない。また、比較例の半導体装置は、回路上は、図１３に示されるように、ショットキバリアダイオードＳＢＤ１が形成されていないこと以外は、図１の回路とほぼ同じである。
【００６３】
図１３および図１４の比較例では、ｎ＋型半導体領域１０４、ｎ−型半導体領域１０２、ｐ型の半導体基板１０１およびｐ＋型半導体領域１０５により、配線１１０ａのプラグ部１１１ａと配線１１０ｂのプラグ部１１１ｂとの間に、フォトダイオード（フォトダイオード素子ＦＤ１に対応するもの）が形成されている。ｎ−型半導体領域１０２とｐ型の半導体基板１０１との間にはＰＮ接合が形成され、ｎ−型半導体領域１０２とｐ型の半導体基板１０１との接合面の近傍に空乏層が形成される。通常動作時には、半導体基板１０１の主面の上方から半導体装置内に入射する入射光は、ｎ−型半導体領域１０２とｐ型の半導体基板１０１との間の空乏層内で光電変換によりキャリアを発生させ、ｐ型の半導体基板１０１からｐ＋型半導体領域１０５を経て、配線１１０ｂのプラグ部１１１ｂから光電流を取り出すことができる。入射光に応じて光電変換により発生するキャリアの量が変化するので、入射光に応じてフォトダイオードに流れる電流（光電流）ＩＬが変化し、入射光の強度に応じた出力Ｖ０＝−ＩＬ×Ｒ１を検出することができる。
【００６４】
しかしながら、過大な強度の入射光をフォトダイオードが受光したとき、大きな光電流（ＩＬ）による電流ドロップで、フォトダイオードのカソード電極（配線１１０ａのプラグ部１１１ａ）とアノード電極（配線１１０ｂのプラグ部１１１ｂ）との間の電位差（Ｖａ−Ｖｂ）が瞬間的に負（Ｖａ−Ｖｂ＜０）になるバイアス状態が発生する。ここで、比較例の場合は、Ｖａは配線１１０ａのプラグ部１１１ａの電位に対応し、Ｖｂは配線１１０ｂのプラグ部１１１ｂの電位に対応し、本実施の形態の場合は、Ｖａは配線１０ａのプラグ部１１ａの電位に対応し、Ｖｂは配線１０ｂのプラグ部１１ｂの電位に対応する。Ｖａ−Ｖｂが負（Ｖａ−Ｖｂ＜０）になると、図１３および図１４の比較例の半導体装置では、カソード領域（ｎ＋型半導体領域１０４およびｎ−型半導体領域１０２）がエミッタとなり、アノード領域（ｐ型の半導体基板１０１およびｐ＋型半導体領域１０５）がベースとなり、回路素子形成領域１０１Ｂのｎ−型半導体領域１０３がコレクタとなる寄生トランジスタ（ＮＰＮトランジスタ）が動作してしまう。これは、回路素子形成領域１０１Ｂのｎ−型半導体領域１０３に形成した回路素子の誤動作やクロストークを引き起こす可能性がある。
【００６５】
それに対して、本実施の形態の半導体装置では、図１〜図４に示されるように、ｎ＋型半導体領域４と、ｎ＋型半導体領域４から離間して形成されたｐ＋型半導体領域５との間に、ｎ−型半導体領域２が介在しており、ｐ＋型半導体領域５およびｎ−型半導体領域２の両者の上部に配線１０ｂのプラグ部１１ｂが形成されている。このため、配線１０ｂのプラグ部１１ｂ（の底部のバリア導体膜８）は、ｐ＋型半導体領域５およびｎ−型半導体領域２の両者に接しており、ｐ＋型半導体領域５との間はオーミック接続されているが、ｎ−型半導体領域２との間にはショットキ接合が形成されている。これにより、配線１０ａのプラグ部１１ａと配線１０ｂのプラグ部１１ｂとの間に、フォトダイオードＦＤ１とショットキダイオードＳＢＤ１とが並列に形成された状態となっている。
【００６６】
本実施の形態の半導体装置では、通常動作時（通常強度の入射光の受光時）には、半導体基板１の主面の上方から半導体装置内に入射する入射光は、ｎ−型半導体領域２とｐ型の半導体基板１（ｐ型半導体領域）との間の空乏層内で光電変換によりキャリアを発生させ、ｐ型の半導体基板１（ｐ型半導体領域）からｐ＋型半導体領域５を経て、配線１０ｂのプラグ部１１ｂから光電流を取り出すことができる。入射光に応じて光電変換により発生するキャリアの量が変化するので、入射光に応じてフォトダイオードＦＤ１に流れる電流（光電流）ＩＬが変化し、入射光の強度に応じた出力Ｖ０＝−ＩＬ×Ｒ１を検出することができる。
【００６７】
また、通常動作時には、配線１０ａのプラグ部１１ａの電位Ｖａと配線１０ｂのプラグ部１１ｂの電位Ｖｂとの電位差（Ｖａ−Ｖｂ）は正である（Ｖａ−Ｖｂ＞０）。このため、ショットキバリアダイオードＳＢＤ１は、アノード（配線１０ｂのプラグ部１１ｂ）側に対してカソード（ｎ−型半導体領域２）側が正の電位となるので、通常動作時に、ショットキバリアダイオードＳＢＤ１は逆バイアス状態となって、ほとんど電流が流れない。すなわち、通常強度の入射光の受光時には、配線１０ｂのプラグ部１１ｂ（の底部のバリア導体膜８）とｎ−型半導体領域２の間のショットキ接合の耐圧範囲内であれば、ショットキバリアダイオードＳＢＤ１はフォトダイオードＦＤ１の動作に影響を及ぼさず、フォトダイオードＦＤ１を利用して形成した回路（ここでは光センス用Ｉ／Ｖ変換回路）の正常動作が可能である。但し、逆バイアス状態でショットキバリアダイオードＳＢＤ１に発生するリーク電流が、フォトダイオードＦＤ１の暗電流として見えてしまうので、ショットキバリアダイオードＳＢＤ１は、逆バイアス状態で発生するリーク電流が小さいことが好ましい。
【００６８】
図１５は、本実施の形態の半導体装置において、フォトダイオードが過大な強度の入射光を受光して内部のＰＮ接合ダイオードＰＮＤ１が順バイアス化した状態の等価回路図である。図１６は、図１３および図１４の比較例の半導体装置において、フォトダイオードが過大な強度の入射光を受光して内部のＰＮ接合ダイオードＰＮＤ１０１が順バイアス化した状態の等価回路図である。ここで、本実施の形態の場合は、図１５のＰＮ接合ダイオードＰＮＤ１は、ｎ−型半導体領域２とｐ型の半導体基板１（ｐ型半導体領域）との間のＰＮ接合により形成されるダイオードおよびｎ−型半導体領域２とｐ＋型半導体領域５との間のＰＮ接合により形成されるダイオードに対応する。また、図１６の比較例の場合は、ＰＮ接合ダイオードＰＮＤ１０１は、ｎ−型半導体領域１０２とｐ型の半導体基板１０１との間のＰＮ接合により形成されるダイオードに対応する。
【００６９】
過大な強度の入射光をフォトダイオードＦＤ１が受光したときには、大きな光電流（ＩＬ）による電流ドロップで、フォトダイオードＦＤ１のカソード電極（配線１０ａのプラグ部１１ａ）とアノード電極（配線１０ｂのプラグ部１１ｂ）との間の電位差（Ｖａ−Ｖｂ）が瞬間的に負（Ｖａ−Ｖｂ＜０）になるバイアス状態が発生する。
【００７０】
本実施の形態の半導体装置では、過大な強度の入射光をフォトダイオードＦＤ１が受光したことでＶａ−Ｖｂが負（Ｖａ−Ｖｂ＜０）になると、ショットキバリアダイオードＳＢＤ１は、カソード（ｎ−型半導体領域２）側に対してアノード（配線１０ｂのプラグ部１１ｂ）側が正の電位となり、ショットキバリアダイオードＳＢＤ１が順バイアス化する。このため、過大な強度の入射光を受光したことでＶａ−Ｖｂが負（Ｖａ−Ｖｂ＜０）になると、図１５からも分かるように、ショットキバリアダイオードＳＢＤ１に電流（順方向電流）が流れ、配線１０ｂのプラグ部１１ｂから、ｎ−型半導体領域２およびｎ＋型半導体領域４を介して、配線１０ａのプラグ部１１ａに電流が流れることになる。ショットキバリアダイオードＳＢＤ１に電流（順方向電流）が流れる分、ＰＮ接合ダイオードＰＮＤ１に流れる電流は抑制される。このため、配線１０ｂのプラグ部１１ｂから、ｐ＋型半導体領域５、ｐ型の半導体基板１（ｐ型半導体領域）、ｎ−型半導体領域２およびｎ＋型半導体領域４を経由して配線１０ａのプラグ部１１ａに電流が流れるのを抑制または防止することができる。これにより、フォトダイオードＦＤ１のカソードからアノードへの少数キャリア（ここでは電子）の注入現象が抑制または防止され、上記比較例で生じたような寄生トランジスタ（ＮＰＮトランジスタ）が動作するのを防止することができる。このため、回路素子形成領域１Ｂのｎ−型半導体領域３に形成した回路素子の誤動作を防止することができる。従って、半導体装置の性能を向上させることができる。また、半導体装置の信頼性を向上させることができる。
【００７１】
一方、図１３および図１４の比較例の場合は、図１６のようにショットキバリアダイオードＳＢＤ１が無いので、過大な強度の入射光を受光したことでＶａ−Ｖｂが負（Ｖａ−Ｖｂ＜０）になると、ｎ−型半導体領域１０２とｐ型の半導体基板１０１との間のＰＮ接合ダイオードＰＮＤ１０１が順方向動作し、フォトダイオードＦＤ１のカソードからアノードへの少数キャリア（ここでは電子）の注入が行われる。このため、上記寄生トランジスタ（ＮＰＮトランジスタ）が動作してしまい、回路素子形成領域１０１Ｂのｎ−型半導体領域１０３に形成した回路素子の誤動作を招いてしまう。
【００７２】
本実施の形態では、配線１０ｂのプラグ部１１ｂ（の底部のバリア導体膜８）を、ｐ＋型半導体領域５だけでなくｎ−型半導体領域２にも接触させ、ｎ−型半導体領域２との間にショットキ接合を形成したことにより、過大な強度の入射光を受光することによりｎ−型半導体領域２とｐ型の半導体基板１（ｐ型半導体領域）との間のＰＮ接合が順バイアスとなったときには、ショットキ接合も順バイアス状態とすることができる。これにより、ショットキ接合を介して電流を流すことで、フォトダイオードＦＤ１のカソードからアノードへの少数キャリア（ここでは電子）の注入を抑制または防止でき、寄生トランジスタ（ＮＰＮトランジスタ）が動作するのを防止し、回路素子形成領域１Ｂの回路素子の誤動作を防止することができる。従って、半導体装置の性能を向上させることができ、また、半導体装置の信頼性を向上させることができる。
【００７３】
また、本実施の形態では、配線１０ｂのプラグ部１１ｂ（の底部のバリア導体膜８）とｎ−型半導体領域２との間のショットキ接合の順方向立上り電圧ＶＦ１は、ｎ−型半導体領域２とｐ型の半導体基板１（ｐ型半導体領域）との間のＰＮ接合の順方向立上り電圧ＶＦ２よりも低く、かつｎ−型半導体領域２とｐ＋型半導体領域５との間のＰＮ接合の順方向立上り電圧ＶＦ３よりも低く（ＶＦ１＜ＶＦ２，ＶＦ３）することが好ましい。ここで、ショットキ接合またはＰＮ接合の順方向立上り電圧ＶＦ１，ＶＦ２，ＶＦ３とは、ショットキ接合またはＰＮ接合に順方向電圧を印加して順方向に電流を流す際に、接合面（ショットキ接合またはＰＮ接合の接合面）の単位面積当たりの電流値（電流密度）が０．５Ａ／ｃｍ２であるときの順方向電圧に対応する。
【００７４】
ショットキバリアダイオードＳＢＤ１のショットキ接合の順方向立上り電圧ＶＦ１を、上記ＰＮ接合の順方向立上り電圧ＶＦ２，ＶＦ３よりも低く（ＶＦ１＜ＶＦ２，ＶＦ３）することにより、過大な強度の入射光を受光することでＶａ−Ｖｂが負（Ｖａ−Ｖｂ＜０）になった際に、ショットキバリアダイオードＳＢＤ１に電流（順方向電流）が流れるが、ｎ−型半導体領域２とｐ型の半導体基板１（ｐ型半導体領域）との間のＰＮ接合およびｎ−型半導体領域２とｐ＋型半導体領域５との間のＰＮ接合には電流（順方向電流）がほとんど流れないようにすることができる。これにより、フォトダイオードＦＤ１のカソードからアノードへの少数キャリア（ここでは電子）の注入現象をより的確に防止でき、上記比較例で生じたような寄生トランジスタ（ＮＰＮトランジスタ）が動作するのをより的確に防止することができる。このため、回路素子形成領域１Ｂのｎ−型半導体領域３に形成した回路素子の誤動作を、より的確に防止することができる。従って、半導体装置の性能をより向上させることができる。また、半導体装置の信頼性をより向上させることができる。
【００７５】
また、ｐ＋型半導体領域５はｐ型の半導体基板１（ｐ型半導体領域）よりも高不純物濃度であるので、ｎ−型半導体領域２とｐ＋型半導体領域５との間のＰＮ接合の順方向立上り電圧ＶＦ３は、ｎ−型半導体領域２とｐ型の半導体基板１（ｐ型半導体領域）との間のＰＮ接合の順方向立上り電圧ＶＦ２よりも高くなる（ＶＦ３＞ＶＦ２）。このため、配線１０ｂのプラグ部１１ｂ（の底部のバリア導体膜８）とｎ−型半導体領域２との間のショットキ接合の順方向立上り電圧ＶＦ１を、ｎ−型半導体領域２とｐ型の半導体基板１（ｐ型半導体領域）との間のＰＮ接合の順方向立上り電圧ＶＦ２よりも低く（ＶＦ１＜ＶＦ２）すればよく、これにより、上記の関係式ＶＦ１＜ＶＦ２，ＶＦ３を成り立たせることができる。
【００７６】
また、ショットキバリアダイオードＳＢＤ１のショットキ電極として機能する配線１０ｂのプラグ部１１ｂの底部のバリア導体膜８の材料とｎ−型半導体領域２の不純物濃度は、両者の間に適正なショットキ接合を形成できるように選択される。配線１０ｂのプラグ部１１ｂの底部のバリア導体膜８とｎ−型半導体領域２との間のショットキ接合は、順方向立上がり電圧に上記のような関係式ＶＦ１＜ＶＦ２，ＶＦ３が成り立ち、また、逆バイアス時のリーク電流（逆方向電流）が小さいことが好ましい。配線１０ｂのプラグ部１１ｂの底部のバリア導体膜８の材料として、好ましくはチタンタングステン（ＴｉＷ）などを用いることができる。チタンタングステン（ＴｉＷ）を用いれば、配線１０ｂのプラグ部１１ｂの底部のバリア導体膜８とｎ−型半導体領域２との間のショットキ接合の障壁高さを０．６Ｖ（０．６ｅＶ）程度とすることができ、順方向立上り電圧ＶＦ１を０．４Ｖ程度として上記関係式ＶＦ１＜ＶＦ２，ＶＦ３を成り立たせることができ、逆バイアス時のリーク電流を１ｎＡ以下の低い値とすることができる。
【００７７】
また、本実施の形態では、図２に示されるように、ｐ＋型半導体領域５は、ｎ−型半導体領域２の平面的に周囲の位置（平面的に見てｎ−型半導体領域２の周囲の位置）に形成されている。そして、ｎ−型半導体領域２およびｐ＋型半導体領域５の両者を露出するコンタクトホール７ｂ（プラグ部１１ｂ）は、平面的に見てｎ−型半導体領域２とそれを囲むｐ＋型半導体領域５の境界に沿って、ｎ−型半導体領域２の周囲を一部を除いて囲むように形成されている。これにより、プラグ部１１ｂとｎ−型半導体領域２およびｐ＋型半導体領域５との間の接触面積を大きくすることができ、プラグ部１１ｂとｐ＋型半導体領域５とのコンタクト抵抗を低減できるとともに、プラグ部１１ｂとｎ−型半導体領域２との間のショットキ接合の面積を大きくすることができる。このため、Ｖａ−Ｖｂ＞０のときに、フォトダイオードＦＤ１を的確に動作させることができるとともに、Ｖａ−Ｖｂ＜０になったときに、ショットキバリアダイオードＳＢＤ１に電流を的確に流すことができるようになる。
【００７８】
また、本実施の形態では、ｎ−型半導体領域２、ｐ＋型半導体領域５およびコンタクトホール７ｂ（プラグ部１１ｂ）の形成位置などを調整することにより、フォトダイオードＦＤ１に加えてショットキダイオードＳＢ１を形成できるので、半導体装置の製造工程数が増加するのを防止でき、また、半導体装置の製造コストが増加するのを防止できる。
【００７９】
また、本実施の形態では、ｐ＋型半導体領域５をｎ−型半導体領域２に隣接させ、ｐ＋型半導体領域５およびｎ−型半導体領域２上にコンタクトホール７ｂ（プラグ部１１ｂ）を形成すればよいので、フォトダイオードに加えてショットキバリアダイオードを形成するのに、別途ショットキバリアダイオード形成用の領域を設ける必要がない。また、ｐ＋型半導体領域５をｎ−型半導体領域２に隣接させた分、フォトダイオードの形成に要する面積を縮小することができる。このため、半導体装置を小型化（小面積化）することができる。
【００８０】
また、本実施の形態では、フォトダイオードが過大な強度の入射光を受光するのを許容することができるので、半導体装置の使用制限を緩やかにでき、半導体装置の使用が容易になる。
【００８１】
また、本実施の形態は、過大な強度の入射光をフォトダイオードが受光しないような対策を行わなくとも、フォトダイオードが過大な強度の入射光を受光するのを許容することができるので、半導体装置の製造コストの面で有利である。
【００８２】
また、本実施の形態は、シリコンフォトダイオードを内蔵する光センサ用半導体装置、特に受光部面積の大きなフォトダイオードを有する半導体装置に適用すれば、効果が大きい。これは、過大な強度の入射光を受光したときに光電流が大きいのでフォトダイオードが順バイアス化しやすいため、またＰＮ接合面積が大きいので寄生ＮＰＮトランジスタが影響を及ぼす領域が大きくなるためである。
【００８３】
また、本実施の形態において、半導体装置を構成する各半導体領域のｐ型とｎ型の導電型を逆にすることもできる。
【００８４】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【産業上の利用可能性】
【００８５】
本発明は、例えばフォトダイオードを有する半導体装置に適用して有効である。
【図面の簡単な説明】
【００８６】
【図１】本発明の一実施の形態である半導体装置の回路図である。
【図２】本発明の一実施の形態である半導体装置の要部平面図である。
【図３】本発明の一実施の形態である半導体装置の要部平面図である。
【図４】本発明の一実施の形態である半導体装置の要部断面図である。
【図５】本発明の一実施の形態の半導体装置の製造工程中の要部断面図である。
【図６】図５に続く半導体装置の製造工程中の要部断面図である。
【図７】図６に続く半導体装置の製造工程中の要部断面図である。
【図８】図７に続く半導体装置の製造工程中の要部断面図である。
【図９】図８に続く半導体装置の製造工程中の要部断面図である。
【図１０】図９に続く半導体装置の製造工程中の要部断面図である。
【図１１】本発明の一実施の形態の半導体装置の変形例の要部断面図である。
【図１２】本発明の一実施の形態の半導体装置の他の変形例の要部断面図である。
【図１３】比較例の半導体装置の回路図である。
【図１４】比較例の半導体装置の要部断面図である。
【図１５】本発明の一実施の形態である半導体装置において、過大な強度の入射光を受光してダイオードが順バイアス化した状態を示す等価回路図である。
【図１６】比較例の半導体装置において、過大な強度の入射光を受光してダイオードが順バイアス化した状態を示す等価回路図である。
【符号の説明】
【００８７】
１  半導体基板
１Ａ  ダイオード形成領域
１Ｂ  回路素子形成領域
２  ｎ−型半導体領域
３  ｎ−型半導体領域
４  ｎ＋型半導体領域
５  ｐ＋型半導体領域
６  絶縁膜
７，７ａ，７ｂ  コンタクトホール
８  バリア導体膜
９  主導体膜
１０，１０ａ，１０ｂ  配線
１１，１１ａ，１１ｂ  プラグ部
１２，１２ａ，１２ｂ  配線部
２０  領域
２１  ｐ型半導体領域
２２  ｐ型半導体領域
１０１  半導体基板
１０１Ａ  ダイオード形成領域
１０１Ｂ  回路素子形成領域
１０２  ｎ−型半導体領域
１０３  ｎ−型半導体領域
１０４  ｎ＋型半導体領域
１０５  ｐ＋型半導体領域
１０６  絶縁膜
１０７ａ，１０７ｂ  コンタクトホール
１０８  バリア導体膜
１０９  主導体膜
１１０ａ，１１０ｂ  配線
１１１ａ，１１１ｂ  プラグ部
１１２ａ，１１２ｂ  配線部
ＦＤ１  フォトダイオード
Ｒ１，Ｒ２  抵抗素子
ＰＮＤ１、ＰＮＤ１０１  ＰＮ接合ダイオード
ＳＢＤ１  ショットキバリアダイオード
Ｔｒ１  トランジスタ
【図１】
2008112791.tif 000003
【図２】
2008112791.tif 000004
【図３】
2008112791.tif 000005
【図４】
2008112791.tif 000006
【図５】
2008112791.tif 000007
【図６】
2008112791.tif 000008
【図７】
2008112791.tif 000009
【図８】
2008112791.tif 000010
【図９】
2008112791.tif 000011
【図１０】
2008112791.tif 000012
【図１１】
2008112791.tif 000013
【図１２】
2008112791.tif 000014
【図１３】
2008112791.tif 000015
【図１４】
2008112791.tif 000016
【図１５】
2008112791.tif 000017
【図１６】
2008112791.tif 000018