(57)【要約】【課題】表示基板、表示基板の製造方法及び表示装置が開示される。【解決手段】表示基板２００は、ベース基板、ガードリング２０、及び接続ライン１５を含む。基板は、複数の単位画素の定義された画素領域および画素領域に信号を印加するためのパッドの形成された周辺領域を含む複数のアクティブ領域１０を含む。ガードリングは、アクティブ領域を囲むように基板上に形成され、単位画素に形成された画素電極と同一層に形成される。接続ラインは、ガードリングとは異なる層に形成され、ガードリングとパッドとを電気的に接続させる接続ラインを含む。ガードリングとパッドとを電気的に接続する接続ラインを有機絶縁層１４０の形成の前に形成することで、接続ラインを画素電極と同一層から形成する場合に有機絶縁層の段差部で発生しうる接続ラインのパターニング不良を防止し、データ配線の腐食進行の速度を遅くすることによって表示装置の耐腐食性を向上させることができる。【選択図】図２
2008203856.tif 000002
【特許請求の範囲】
【請求項１】
複数の単位画素の定義された画素領域と、前記画素領域に信号を印加するためのパッドが形成された周辺領域と、を有する複数のアクティブ領域を含む基板と、
前記アクティブ領域を囲むように前記基板上に形成され、前記単位画素に形成された画素電極と同一層から形成されたガードリングと、
前記ガードリングとは異なる層から形成され、前記ガードリングと前記パッドとを電気的に接続する接続ラインと、を含むことを特徴とする表示基板。
【請求項２】
前記画素領域は信号ラインを含み、前記信号ラインは、
前記基板上に第１金属パターンから形成されたゲートラインと、
前記基板上に第２金属パターンから形成されたデータラインと、を含むことを特徴とする請求項１に記載の表示基板。
【請求項３】
前記第１金属パターンと前記第２金属パターンとの間に形成された第１絶縁層と、
前記第２金属パターンと前記画素電極との間に形成された第２絶縁層と、を更に含むことを特徴とする請求項２に記載の表示基板。
【請求項４】
前記第２絶縁層は、有機絶縁層を含むことを特徴とする請求項３に記載の表示基板。
【請求項５】
前記接続ラインは、前記第２金属パターンから形成され、前記第２絶縁層の下部に形成されることを特徴とする請求項４に記載の表示基板。
【請求項６】
前記パッドは、
前記第２金属パターンから形成され、前記接続ラインに直接接続される第１パッド層と、
前記画素電極と同一層から形成され、前記第１パッド層と電気的に接続する第２パッド層と、を含むことを特徴とする請求項５に記載の表示基板。
【請求項７】
前記第２絶縁層には、前記ガードリングと前記接続ラインとを接続する第１ホールが形成されることを特徴とする請求項６に記載の表示基板。
【請求項８】
前記接続ラインは、前記第１金属パターンから形成され、前記第２絶縁層の下部に形成されることを特徴とする請求項４に記載の表示基板。
【請求項９】
前記パッドは、
前記第１金属パターンに形成され、前記接続ラインに直接接続される第１パッド層と、
前記画素電極と同一層に形成され、前記接続ラインと前記第１パッド層に同時に接続される第２パッド層と、を含むことを特徴とする請求項８に記載の表示基板。
【請求項１０】
前記第２絶縁層内には、前記ガードリングと前記接続ラインとを接続する第１ホールと、
前記接続ラインと前記第２パッド層とを接続する第２ホールと、
前記第１パッド層と前記第２パッド層とを接続する第３ホールが形成されることを特徴とする請求項９に記載の表示基板。
【請求項１１】
前記パッドは、
前記第１金属パターンから形成され、前記接続ラインに直接接続される第１パッド層と、
前記第２金属パターンから形成され、前記第１絶縁層内に形成された第１絶縁層ホールを通じて前記第１パッド層と接続する第２金属パッド層と、
前記画素電極と同一層から形成され、前記接続ラインと前記第１パッド層に同時に接続する第２パッド層と、を含むことを特徴とする請求項８に記載の表示基板。
【請求項１２】
前記第２絶縁層内には、
前記ガードリングと前記接続ラインとを接続する第１ホールと、
前記接続ラインと前記第２パッド層とを接続する第２ホールと、
前記第１パッド層と前記第２パッド層とを接続させる第３ホールとが形成されることを特徴とする請求項１１に記載の表示基板。
【請求項１３】
前記第２金属パターンは、
前記第１ホールに対応して形成され、前記接続ラインと接続する第１カバーパターンと、
前記第２ホールに対応して形成され、前記接続ラインと接続する第２カバーパターンと、を更に含むことを特徴とする請求項１２に記載の表示基板。
【請求項１４】
前記パッドは、可撓性プリント回路基板と接続するＦＰＣパッドであることを特徴とする請求項１に記載の表示基板。
【請求項１５】
画素領域及び周辺領域を含むアクティブ領域の定義された基板上にゲートラインを含む第１金属パターンを形成する段階と、
前記基板上に第１絶縁層を形成する段階と、
前記第１絶縁層上にデータラインを含む第２金属パターンを形成する段階と、
前記第２金属パターンを形成した前記基板上に第２絶縁層を形成する段階と、
前記第２絶縁層上に単位画素に対応する画素電極及び前記アクティブ領域を囲むガードリングを形成する段階と、
前記周辺領域に前記第１金属パターンと前記第２金属パターンのうち、少なくとも一つで形成された第１パッド層を含むパッドを形成する段階と、
前記ガードリングと異なる層に、前記ガードリングと前記パッドとを電気的に接続する接続ラインを形成する段階と、を含むことを特徴とする表示基板の製造方法。
【請求項１６】
前記接続ラインは、前記第２金属パターンから形成され、前記第１パッド層に直接接続されることを特徴とする請求項１５に記載の表示基板の製造方法。
【請求項１７】
前記パッドを形成する段階は、
前記画素電極と同一層から前記第１パッド層をカバーする第２パッド層を形成する段階を更に含むことを特徴とする請求項１５に記載の表示基板の製造方法。
【請求項１８】
前記第２絶縁層をパターニングして
前記ガードリングと前記接続ラインとを接続する第１ホールと、
前記第１パッド層と前記第２パッド層とを接続する第２ホールと、を形成する段階を更に含むことを特徴とする請求項１７に記載の表示基板の製造方法。
【請求項１９】
前記接続ラインは、前記第１金属パターンに形成され、前記第１パッド層から延長して形成されることを特徴とする請求項１７に記載の表示基板の製造方法。
【請求項２０】
前記第２絶縁層上においてパターニングにより、
前記ガードリングと前記接続ラインとを接続する第１ホールと、
前記接続ラインと前記第２パッド層とを接続する第２ホールと、
前記第１パッド層と前記第２パッド層とを接続する第３ホールと、を形成する段階を更に含むことを特徴とする請求項１７に記載の表示基板の製造方法。
【請求項２１】
前記第２金属パターンを形成する段階は、
前記第１ホールに対応して前記接続ラインと接続する第１カバーパターンと、
前記第２ホールに対応して前記接続ラインと接続する第２カバーパターンと、を形成する段階を更に含むことを特徴とする請求項２０に記載の表示基板の製造方法。
【請求項２２】
前記第２絶縁層を形成する段階は、
前記第２金属パターンの形成された前記基板上にパッシベーション層を形成する段階を含むことを特徴とする請求項１５に記載の表示基板の製造方法。
【請求項２３】
前記パッシベーション層に第３絶縁層を形成する段階を更に含むことを特徴とする請求項２２に記載の表示基板の製造方法。
【請求項２４】
複数の単位画素の定義された画素領域及び前記画素領域に信号を印加するためのパッドの形成された周辺領域を含む第１基板と、
前記パッドにそれぞれ接続され、前記第１基板の縁部方向に延長し、前記第１基板の縁部で切断され、前記第１基板を囲むように第１基板用母基板に形成されたガードリングとは異なる層から形成される接続ライン残留部と、を含むことを特徴とする表示装置。
【請求項２５】
前記接続ライン残留部は、
前記第１基板を囲むように形成されたガードリングと、前記パッドを電気的に接続させるために形成された接続ラインがスクライビング工程によって切断されて残留する部位であることを特徴とする請求項２４に記載の表示装置。
【請求項２６】
前記第１基板は、
ゲートラインを含む第１金属パターンと、
前記第１金属パターン上に形成された第１絶縁層と、
前記第１絶縁層上に形成され、データラインを含む第２金属パターンと、
前記第２金属パターン上に形成された第２絶縁層と、
前記単位画素に対応して前記第２絶縁層上に形成された画素電極と、を更に含むことを特徴とする請求項２５に記載の表示装置。
【請求項２７】
前記接続ライン残留部は、前記第１金属パターンと第２金属パターンのうち、少なくとも一つから形成され、前記第２絶縁層の下部に形成されることを特徴とする請求項２６に記載の表示装置。
【請求項２８】
前記画素領域に対応して前記第１基板上に配置された第２基板と、
前記第１基板と前記第２基板との間に介在された液晶層と、を更に含むことを特徴とする請求項２４に記載の表示装置。
【請求項２９】
駆動チップの実装された第１表示パネルと、
データ配線の端部に形成されたＦＰＣパッドと接続された第１接続ライン、前記第１接続ラインから離隔してベース基板の外郭に形成されたショーティングバーと接続された第２接続ライン、前記第１接続ラインと第２接続ラインとを接続するブリッジ、を含む第２表示パネルと、
前記第１表示パネルと前記第２表示パネルとを電気的に接続し、前記ＦＰＣパッドと電気的に接着され前記駆動チップから伝達された駆動信号を前記第２表示パネルに伝達する可撓性プリント回路基板と、を含むことを特徴とする表示装置。
【請求項３０】
前記第１接続ライン及び前記第２接続ラインは、
前記データ配線と同一のソース金属層から形成されることを特徴とする請求項２９に記載の表示装置。
【請求項３１】
前記ブリッジは、
前記データ配線と交差するゲート配線と同一のゲート金属層から形成されることを特徴とする請求項２９に記載の表示装置。
【請求項３２】
前記ＦＰＣパッドは、
前記ソース金属層から形成され、前記データ配線と接続された金属パッド層と、
前記金属パッド層上に形成され、前記可撓性プリント回路基板と接触する電極パターンと、を含むことを特徴とする請求項３０に記載の表示装置。
【請求項３３】
前記ショーティングバーは、
奇数番目の第２接続ラインと接続され、奇数番目のデータ配線に第１検査信号を伝達する第１検査配線と、
互いに隣接する奇数番目のデータ配線の間に配置され、偶数番目の第２接続ラインに接続されて偶数番目のデータ配線に第２検査信号を伝達する第２検査配線と、を含むことを特徴とする請求項２９に記載の表示装置。
【請求項３４】
駆動チップの実装された第１表示パネルと、
データ配線の端部に形成された金属パッド層と、前記金属パッド層上に透明導電層から形成された電極パターンと、を含むＦＰＣパッドと、前記透明導電層から形成されて前記電極パターンと、ベース基板の外郭に形成されたショーティングバーを接続する接続配線と、を含む第２表示パネルと、
前記第１表示パネルと前記第２表示パネルとを電気的に接続し、各ＦＰＣパッドと電気的に接着され前記駆動チップから伝達された駆動信号を前記第２表示パネルに伝達する可撓性プリント回路基板と、
を含むことを特徴とする表示装置。
【請求項３５】
前記第２表示パネルは、
前記透明導電層に形成された画素電極を更に含むことを特徴とする請求項３４に記載の表示装置。
【請求項３６】
前記ショーティングバーは、
奇数番目の接続配線と接続され、奇数番目のデータ配線に第１検査信号を伝達する第１検査配線と、
互いに隣接した奇数番目のデータ配線の間に配置され、偶数番目の接続配線と接続されて偶数番目のデータ配線に第２検査信号を伝達する第２検査配線と、を含むことを特徴とする請求項３４に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示基板及びその製造方法、表示装置に係り、より詳細には静電気性不良を減少させるための表示基板及びその製造方法、表示装置に関する。
【背景技術】
【０００２】
一般的に、液晶表示パネルに適用される表示基板の製造工程の中には、配向膜に一定方向の溝構造を形成するためのラビング工程が含まれ、このような配向膜ラビング工程の進行中に静電気が最もよく発生する。即ち、配向膜ラビング工程中には、正電荷に帯電された表示基板と負電荷に帯電されたラビング布との強い摩擦によって電荷の均衡が崩れかつラビング布にチャージされた電荷が表示基板に放電される。これによって、表示基板には静電気不良が発生し、このような静電気不良は特に表示基板に形成された金属薄膜が絶縁層の間に露出した部分でよく発生する。したがって、表示基板の製造工程のうちには、電気発生の時、基板全面に静電気を分散させるために画素電極と同一の材質で表示基板の縁部にガードリングを形成することが一般的である。しかし、表示基板がガードリングを含む場合、不良が増加するという短所がある。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明の技術的な課題は、このような従来技術の問題に着眼したものであって、本発明の目的は、静電気による不良を改善するための表示基板を提供することにある。
【０００４】
本発明の他の目的は、静電気による不良を改善するための表示基板の製造方法を提供することにある。
【０００５】
本発明の更に他の目的は、静電気による不良を改善するための表示装置を提供することにある。
【０００６】
本発明の更に他の目的は、耐腐食性の向上した表示装置を提供することにある。
【課題を解決するための手段】
【０００７】
前記の本発明の目的を実現するために、実施形態による表示基板は、基板、ガードリング、及び接続ラインを含む。前記基板は、複数の単位画素の定義された画素領域と、前記画素領域に信号を印加するためのパッドの形成された周辺領域と、を含む複数のアクティブ領域を含む。前記ガードリングは、前記アクティブ領域を囲むように前記基板上に形成され、前記単位画素に形成された画素電極と同一層から形成される。前記接続ラインは、前記ガードリングとは異なる層に形成され、前記ガードリングと前記パッドとを電気的に接続する。
【０００８】
前記本発明の他の目的を実現するために実施形態による表示基板の製造方法は、画素領域及び周辺領域を含むアクティブ領域の定義された基板上にゲートラインを含む第１金属パターンを形成する段階と、前記基板上に第１絶縁層を形成する段階と、第１絶縁層上にデータラインを含む第２金属パターンを形成する段階と、前記第２金属パターンを形成した前記基板上に第２絶縁層を形成する段階と、第２絶縁層上に単位画素に対応する画素電極及びアクティブ領域を囲むガードリングを形成する段階と、周辺領域に第１金属パターンと第２金属パターンのうち、少なくとも一つで形成された第１パッド層を含むパッドを形成する段階と、ガードリングと異なる層に、ガードリングと前記パッドとを電気的に接続させる接続ラインを形成する段階と、を含む。
【０００９】
前記の本発明の更に他の目的を実現するための実施形態による表示装置は、複数の単位画素の定義された画素領域及び前記画素領域に信号を印加するためのパッドの形成された周辺領域を含む第１基板と、前記パッドにそれぞれ接続され、前記第１基板の縁部方向に延長し、前記第１基板の縁部で切断され、前記第１基板を囲むように第１基板用母基板に形成されたガードリングとは異なる層から形成される接続ライン残留部と、を含む。ここで、前記接続ライン残留部は、前記第１基板を囲むように前記第１基板用母基板に形成されたガードリングと、前記パッドを電気的に接続させるために形成された接続ラインがスクライビング工程によって切断されて残留する部位である。
【００１０】
前記の本発明の更に他の目的を実現するための他の実施形態による表示装置は、駆動チップの実装された第１表示パネルと、データ配線の端部に形成されたＦＰＣパッドと接続された第１接続ライン、前記第１接続ラインから離隔してベース基板の外郭に形成されたショーティングバーと接続された第２接続ライン、前記第１接続ラインと第２接続ラインとを接続するブリッジ、を含む第２表示パネルと、前記第１表示パネルと前記第２表示パネルとを電気的に接続し、前記ＦＰＣパッドと電気的に接続され前記駆動チップから伝達された駆動信号を前記第２表示パネルに伝達する可撓性プリント回路基板と、を含む。
【００１１】
前記本発明の更に他の目的を実現するための更に他の実施形態による表示装置は、駆動チップの実装された第１表示パネルと、データ配線の端部に形成された金属パッド層と、前記金属パッド層上に透明導電層から形成された電極パターンと、を含むＦＰＣパッドと、前記透明導電層から形成されて前記電極パターンと、ベース基板の外郭に形成されたショーティングバーとを接続する接続配線と、を含む第２表示パネルと、前記第１表示パネルと前記第２表示パネルとを電気的に接続し各ＦＰＣパッドと電気的に接着され前記駆動チップから伝達された駆動信号を前記第２表示パネルに伝達する可撓性プリント回路基板と、を含む。
【００１２】
このような表示基板及びその製造方法、表示装置によると、ガードリングとパッドとを電気的に接続させる接続ラインを第２絶縁層の形成の前に形成することによって、第２絶縁層の段差部で発生するおそれがある接続ラインのパターニング不良を防止することができる。これによって、パッド間のショートを防止することができるので、製造工程中のパッドから流入された静電気をガードリングを通じて効果的に分散させることができる。
【００１３】
また、前記ショーティングバーとコンタクトする前記第２接続ラインを前記ブリッジに前記第１接続ラインと接続するか、あるいは前記ＦＰＣパッドと前記ショーティングバーを前記接続配線によって接続することで、前記データ配線の腐食進行の速度を最小化して製品の耐腐食性を向上させることができる。
【発明の効果】
【００１４】
以上で説明したように、ガードリングとパッドとを電気的に接続する接続ラインを有機絶縁層の形成の前に形成することで、有機絶縁層の段差部で発生しうる接続ラインのパターニングの不良を防止することができる。これによって、パッド間のショートを防止することができるので、静電気を効果的に分散させることができる。
【００１５】
また、本発明の他の実施形態では、接続ラインと第１パッド層とが互いに離隔して形成され、ＩＴＯのように腐食に強い材質で形成された第２パッド層を通じて接続ラインと第２パッド層とが電気的に接続される。したがって、接続ラインに沿って腐食が進行してもパッドに腐食が進行することを防止することができる。
【００１６】
また、第１表示パネルの駆動チップを通じて第２表示パネルを駆動する１セットモジュール（１Ｓｅｔ  Ｍｏｄｕｌｅ）の前記第２表示パネルのＦＰＣパッドとショーティングバーとの接続構造を変更することでデータ配線の腐食速度を遅くして製品の耐腐食性及び信頼性を向上させることができる。
【００１７】
以上、本発明の実施形態によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
【発明を実施するための最良の形態】
【００１８】
以下、添付する図面を参照して、本発明をより詳細に説明する。
【００１９】
図１は、本発明の実施形態による表示基板の概略図である。
【００２０】
図１を参照すると、表示基板２００はベース基板（ＧＳ）を含む。前記ベース基板（ＧＳ）内には複数のアクティブ領域１０が形成されている。
【００２１】
前記アクティブ領域１０は、薄膜トランジスタと、画素電極を含む単位画素の定義された画素領域（ＰＡ）と、前記画素領域（ＰＡ）に駆動信号を印加するための周辺領域（ＣＡ）とを含む。
【００２２】
前記周辺領域（ＣＡ）は、画像を制御するための制御信号を発生させるプリント回路基板（ＰＣＢ）と、前記プリント回路基板と前記画素領域とを電気的に接続させる可撓性プリント回路基板と、前記制御信号を駆動信号に変更させる駆動チップ（Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ、ＩＣ）などが配置される領域であって、前記駆動チップと前記データラインとを電気的に接続させるためのＩＣパッド及び前記可撓性プリント回路基板を装着させるためのＦＰＣパッド（可撓性プリント回路用パッド）のような複数のパッド１１が形成される。
【００２３】
また、前記ベース基板（ＧＳ）上には前記表示基板２００の製造工程時に発生する静電気をベース基板（ＧＳ）全面に分散させるために、前記それぞれのアクティブ領域１０を囲むようにガードリング２０が形成される。それぞれのアクティブ領域１０を囲むそれぞれのガードリング２０は、電気的に互いに接続される。
【００２４】
一方、前記表示基板２００の全体領域のうち、液晶表示装置のような表示装置に実質的に適用される領域は、前記アクティブ領域１０であり、前記アクティブ領域１０は、スクライビング工程によって切断され、表示装置のアレイ基板に用いられる。
【００２５】
したがって、前記ガードリング２０の形成された領域は、前記スクライビング工程の後に廃棄される領域であり、前記接続ライン１５は、前記スクライビング工程時に切断される。
【００２６】
前記スクライビング工程によって前記アクティブ領域１０をアレイ基板に用いる複数の表示装置が形成され、それぞれの表示装置には前記接続ライン１５の一部のみが残留するようになる。
【００２７】
図２は、図１の領域Ａを拡大して示した拡大図である。図３は、図２のI-I’及びII-II’に沿って見た断面図である。
【００２８】
図１ないし図３を参照すると、前記画素領域（ＰＡ）にはゲートライン（ＧＬ）が第１方向に延長され、データライン（ＤＬ）が前記第１方向と交差する第２方向に延長される。また、前記画素領域（ＰＡ）には複数の単位画素（Ｐ）が定義される。前記ゲートライン（ＧＬ）は、ベース基板（ＧＳ）上に形成され、第１金属パターンから形成される。前記第１金属パターンの形成された前記ベース基板（ＧＳ）上にはゲート絶縁層１１０が形成される。前記ゲート絶縁層１１０は、例えば、窒化シリコン（ＳｉＮｘ）または酸化シリコン（ＳｉＯｘ）で形成することができる。
【００２９】
前記データライン（ＤＬ）は、前記ゲート絶縁層１１０上に形成され、第２金属パターンに形成される。換言すれば、本実施形態においては、第１金属パターンと第２金属パターンとの間にゲート絶縁層１１０が第１絶縁層として形成されることとなる。前記単位画素（Ｐ）には、スイッチング素子である薄膜トランジスタ（ＴＦＴ）及び前記薄膜トランジスタ（ＴＦＴ）と電気的に接続された画素電極（ＰＥ）が形成される。
【００３０】
具体的に、各薄膜トランジスタ（ＴＦＴ）は、ゲート電極（Ｇ）、チャンネル層（Ａ）、ソース電極（Ｓ）、及びドレイン電極（Ｄ）を含む。前記ゲート電極（Ｇ）は、前記ゲートライン（ＧＬ）から突出して形成された第１金属パターンである。
【００３１】
前記チャンネル層（Ａ）は、前記ゲート電極（Ｇ）に重なるように前記ゲート絶縁層１１０上に形成され、一例として非晶質シリコンからなる半導体１２１層及びイオンドープされた非晶質シリコンからなるオーミックコンタクト層１２２の積層された構造に形成される。
【００３２】
前記ソース電極（Ｓ）は、データライン（ＤＬ）から突出して形成された第２金属パターンである。ここで、前記ソース電極（Ｓ）は、前記チャンネル層（Ａ）と一部が重なる。前記ドレイン電極（Ｄ）は、前記ソース電極（Ｓ）と同様に第２金属パターンから形成され、前記ソース電極（Ｓ）から所定間隔に離隔して前記チャンネル層（Ａ）と一部が重なる。
【００３３】
ここで、前記ソース電極（Ｓ）と前記ドレイン電極（Ｄ）の離隔部では、前記オーミックコンタクト層１２２が除去され、前記半導体層１２１が露出される。
【００３４】
本実施形態において、前記薄膜トランジスタ（ＴＦＴ）が形成されたベース基板（ＧＳ）上には、第２絶縁層としてパッシベーション層１３０が形成される。前記パッシベーション層１３０は、一例として、窒化シリコン（ＳｉＮｘ）ないし酸化シリコン（ＳｉＯｘ）で形成することができる。また、前記パッシベーション層１３０上に第２絶縁層として有機組成物からなる有機絶縁層１４０がさらに形成される。前記パッシベーション層１３０と前記有機絶縁層１４０内には前記ドレイン電極（Ｄ）の一端部を露出させるコンタクトホール（ＣＨ）が形成される。一方、前記周辺領域は、駆動チップや可撓性プリント回路基板のような駆動のための部品が装着される領域であるので、装着の容易性のために、前記周辺領域（ＣＡ）に対応する前記有機絶縁層１４０は、その他の領域に比べて薄い厚さに形成されることが望ましい。
【００３５】
前記有機絶縁層１４０上には、単位画素（Ｐ）に対応して前記画素電極（ＰＥ）が形成される。前記画素電極（ＰＥ）は透明で導電性である物質で形成される。一例として、前記画素電極（ＰＥ）はインジウムスズ酸化物（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ、ＩＴＯ）、インジウム亜鉛酸化物（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ、ＩＺＯ）、非晶質インジウムスズ酸化物（Ａｍｏｒｐｈｏｕｓ  Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ、ａ−ＩＴＯ）などで形成することができる。前記画素電極（ＰＥ）は、前記パッシベーション層１３０及び前記有機絶縁層１４０内に形成されたコンタクトホール（ＣＨ）を通じて前記ドレイン電極（Ｄ）と電気的に接続される。
【００３６】
前記周辺領域（ＣＡ）には、図１で前述したように駆動チップと前記データライン（ＤＬ）とを電気的に接続させるためのＩＣパッド及び前記可撓性プリント回路基板を装着させるためのＦＰＣパッドのような複数のパッド１１が形成される。ここで、図２ないし図３では、前記複数のパッド１１のうち、ＦＰＣパッドを例に挙げて図示及び説明し、前記ＦＰＣパッド１２は別途の図面符号を付与する。
【００３７】
具体的に、前記ＦＰＣパッド１２は、前記ゲートライン（ＧＬ）を形成する第１金属パターンや前記データライン（ＤＬ）を形成する第２金属パターンの少なくともいずれから形成された金属パッド層１３と、前記金属パッド層１３に電気的に接続され、前記画素電極（ＰＥ）と同一層から形成された透明パッド層１４を含む。本実施形態においては、金属パッド層１３は、第１パッド層となり、透明パッド層１４は、第２パッド層となる。
【００３８】
図３では、前記金属パッド層１３を前記第２金属パターンのみで示したが、前記金属パッド層１３は、前記第２金属パターンのみから形成することもでき、前記第１金属パターン上に第２金属パターンの積層された構造に形成することもできる。前記金属パッド層１３が第１金属パターン上に第２金属パターンの積層された構造に形成される場合、前記ゲート絶縁層１１０内には、前記金属パッド層１３を構成する第１金属パターンと第２金属パターンとを電気的に接続させるためのホールが形成される。換言すれば、第１金属パターンから形成される第１金属パッドと第２金属パターンから形成される第１パッドが、第１絶縁層ホールを通じて電気的に接続される。
【００３９】
前記金属パッド層１３と前記透明パッド層１４との間には、前記パッシベーション層１３０及び前記有機絶縁層１４０が形成されており、前記パッシベーション層１３０及び前記有機絶縁層１４０内には前記金属パッド層１３を一部露出させる第２ホール（Ｈ２）が形成される。
【００４０】
前記透明パッド層１４は、第２ホール（Ｈ２）を通じて前記金属パッド層１３と接続する。また、前記透明パッド層１４は、前記金属層１３より広い面積に形成することが望ましい。
【００４１】
一方、前記画素電極（ＰＥ）と前記透明電極パッド層１４の形成されたベース基板（ＧＳ）上には液晶分子を一定方向に配列するための配向膜１６０を更に形成することができる。前記配向膜１６０は、液晶と接する画素領域（ＰＡ）にのみ形成される。前記配向膜１６０の表面には液晶分子を配列するための一定方向の溝構造が形成されるべきであり、表示基板の製造工程中には、前述した溝構造を形成するためにラビング布で前記配向膜１６０をこするラビング工程が行われる。しかし、ラビング工程中には静電気がよく発生し、前記パッド１１のように導電性物質が表面に露出された領域で更に頻繁に発生する。
【００４２】
したがって、前記表示基板２００上には図１で前述したように、表示基板２００の全面に静電気を分散させることで前記アクティブ領域１０の損傷を減少させるためのガードリング２０を形成する。前記ガードリング２０は、前記それぞれのアクティブ領域１０を囲むように形成され、前記画素電極（ＰＥ）及び前記透明電極パッド１４と同一層に形成される。前記ガードリング２０は、接続ライン１５によって前記ＦＰＣパッド１２にそれぞれ接続され、静電気発生のとき、前記ＦＰＣパッド１２に放電された電荷は前記接続ライン１５によって前記ガードリング２０に分散される。
【００４３】
一方、前記有機絶縁層１４０内には、可撓性プリント回路基板の装着を容易にするために、前記ガードリング２０と前記ＦＰＣパッド１２との間に対応して第１開口パターン（ＯＰＡ１）が形成される。
【００４４】
したがって、前記ガードリング２０と前記ＦＰＣパッド１２との間には、有機絶縁層１４０の厚さだけの段差が発生する。従来には、前記透明電極パッド１４及び前記ガードリング２０と同一層に前記接続ライン１５を形成することが一般的であった。しかし、有機絶縁層１４０の第１開口パターン（ＯＰＡ１）によって前述した段差が発生する場合、接続ライン１５を形成するための透明導電性物質が第１開口パターン（ＯＰＡ１）の縁部に残渣され、接続ライン１５のパターニング不良が発生するおそれがある。接続ライン１５のパターニング不良が発生する場合、ＦＰＣパッド１２間にショートが発生し表示基板の製造工程中に発生した静電気の分散が阻害される。
【００４５】
したがって、本発明では、前記接続ライン１５を前記有機絶縁層１４０の形成の前に形成することによって、前述したパターニング不良を減少させるかまたは防止する。
【００４６】
具体的に、本発明の実施形態による前記接続ライン１５は、前記第２金属パターンから形成され、前記ＦＰＣパッドの金属パッド層１３に直接接続される。
【００４７】
また、前記パッシベーション層１３０と前記有機絶縁層１４０内には前記ガードリング２０と前記接続ライン１５とを接続するための第１ホール（Ｈ１）が形成される。これによって、それぞれのＦＰＣパッド１２と前記ガードリング２０とが電気的に接続され、前記ＦＰＣパッド１２に放電された静電気は第２金属パターンから形成された接続ライン１５に沿って前記ガードリング２０に分散される。
【００４８】
このように、本発明の実施形態によると、前記接続ライン１５を有機絶縁層１４０の形成の前に形成することで、接続ライン１５のパターニング不良によるＦＰＣパッド１２間のショートを減少させるかまたは防止することができ、静電気を効果的に分散させることができる。これによって、表示基板の静電気による不良を減少させることができる。
【００４９】
一方、本発明の実施形態では、ＦＰＣパッド１２とガードリング２０とを接続させる接続ライン１５のみを例に挙げて説明したが、本発明はこれに限定されることなく、周辺領域（ＣＡ）に形成されるその他のパッドとガードリング２０とを接続する接続ラインにも適用することができるのは勿論である。
【００５０】
図４ないし図９は、本発明の実施形態による表示基板の製造方法を示す工程図である。
【００５１】
図２及び図４を参照すると、ベース基板（ＧＳ）上に第１金属層（図示せず）を形成する。前記第１金属層は、例えば、クロム、アルミニウム、タンタル、モリブデン、チタン、タングステン、銅、銀などの金属またはこれらの合金などで形成することができ、物理的な性質の異なる二つ以上に層から形成することができる。
【００５２】
その後、第１マスクを用いたフォトリソグラフィ工程によって前記第１金属層（図示せず）をパターニングして、ゲートライン（ＧＬ）、ゲート電極（Ｇ）を含む第１金属パターンを形成する。前記第１金属パターンを形成するエッチング工程は一例として、湿式エッチング工程によって実施される。
【００５３】
図２及び図５を参照すると、前記第１金属パターンの形成されたベース基板（ＧＳ）上に化学気相蒸着方法によって、第１絶縁層、半導体層１２１、及びオーミックコンタクト層１２２を連続に形成する。一例として、前記第１絶縁層は、ゲート絶縁層１１０で、窒化シリコンまたは酸化シリコンからなる。前記半導体層１２１は、非晶質シリコンからなる。前記オーミックコンタクト層１２２は、イオンドープされた非晶質シリコンからなる。
【００５４】
その後、第２マスクを用いるフォトリソグラフィ工程によって、前記オーミックコンタクト層１２２及び前記半導体層１２１を同時にパターニングして前記ゲート電極（Ｇ）と重なるチャンネル層（Ａ）を形成する。
【００５５】
前記チャンネル層（Ａ）を形成するエッチング工程は、乾式工程によって実施されることが望ましい。
【００５６】
図２及び図６を参照すると、前記チャンネル層（Ａ）の形成されたベース基板（ＧＳ）上に第２金属層（図示せず）を形成する。前記第２金属層は、例えば、クロム、アルミニウム、タンタル、モリブデン、タングステン、銅、銀などの金属またはこれらの合金などで形成することができ、物理的な性質の異なる二つ以上の層から形成することができる。
【００５７】
その後、第３マスクを用いたフォトリソグラフィ工程で前記第２金属層をパターニングしてデータライン（ＤＬ）、ソース電極（Ｓ）、ドレイン電極（Ｄ）、ＦＰＣパッド１２の金属パッド層１３及び接続ライン１５を含む第２金属パターンを形成する。前記接続ライン１５は、前記金属パッド層１３に直接接続されて形成される。
【００５８】
一方、図６では、前記金属層１３を第２金属パターンのみから形成したが、前記金属パッド層１３は、第１金属パターンと第２金属パターンとの積層された構造に形成することができる。第１金属パターンと第２金属パターンとの積層された構造に形成する場合、前記ゲート絶縁層１１０内に前記第１金属パターンと第２金属パターンとを電気的に接続するホールを形成するためのフォトリソグラフィ工程を更に行う。換言すれば、第１金属パターンから形成される第１金属パッドと第２金属パターンから形成される第１パッドが、第１絶縁層ホールを通じて電気的に接続される。
【００５９】
その後、前記ソース電極（Ｓ）と前記ドレイン電極（Ｄ）の離隔部から露出された前記オーミックコンタクト層１２２をエッチングする。前記オーミックコンタクト層１２２のエッチングは、乾式エッチングで実施することが望ましい。
【００６０】
これによって、ベース基板（ＧＳ）上には、ゲート電極（Ｇ）、チャンネル層（Ａ）、ソース電極（Ｓ）、及びドレイン電極（Ｄ）を含む薄膜トランジスタ（ＴＦＴ）が形成される。
【００６１】
図２及び図７を参照すると、本実施形態において、前記薄膜トランジスタ（ＴＦＴ）の形成されたベース基板（ＧＳ）上に化学気相蒸着方法を用いて、第２絶縁層としてのパッシベーション層１３０を形成する。前記パッシベーション層１３０は、一例として、窒化シリコンまたは酸化シリコンで形成することができる。
【００６２】
その後、前記パッシベーション層１３０上にさらに第３絶縁層としての有機組成物からなる有機絶縁層１４０を形成する。前記有機絶縁層１４０は、感光性有機組成物からなることが望ましく、前記有機絶縁層１４０によって前記薄膜トランジスタ（ＴＦＴ）の形成されたベース基板（ＧＳ）の表面が平坦化する。
【００６３】
その後、第４マスクを用いた写真工程を用いて前記有機絶縁層１４０をパターニングする。前記有機絶縁層１４０をパターニングするための写真工程のうちには、前記周辺領域（ＣＡ）と、前記周辺領域（ＣＡ）を除いた残りの領域に照射される光量を調節して現像後に残る有機絶縁層１４０の領域別厚さを調節することが望ましい。
【００６４】
具体的に、前記周辺領域（ＣＡ）は、駆動チップ、可撓性プリント回路基板のような駆動に必要な部品の装着される領域であるので、前記部品の装着を容易にするために前記周辺領域（ＣＡ）に対応する有機絶縁層１４０は、前記周辺領域（ＣＡ）を除いた残りの領域に比べて相対的に低い厚さに残るようにパターニングすることが望ましい。
【００６５】
また、前記写真工程によって前記有機絶縁層１４０内には、ガードリング２０形成予定部と前記ＦＰＣパッド１２の形成予定部との間に対応する第１開口パターン（ＯＰＡ１）、前記ドレイン電極（Ｄ）の一端部に対応する第２開口パターン（ＯＰＡ２）、前記金属パッド層１３に対応する第３開口パターン（ＯＰＡ３）、前記接続ライン１５と前記ガードリング２０形成予定部とが重なる領域に対応する第４開口パターン（ＯＰ４）が形成される。
【００６６】
図２、図７、及び図８を参照すると、前記有機絶縁層１４０をエッチングマスクに用いた乾式エッチング工程によって前記第１、第２、第３、及び第４開口パターン（ＯＰ１、ＯＰ２、ＯＰ３、ＯＰ４）から露出したパッシベーション１３０をエッチングする。これによって、前記有機絶縁層１４０及び前記パッシベーション層１３０内には、前記ドレイン電極（Ｄ）の一端部を露出するコンタクトホール（ＣＨ）、前記金属パッド層１３を露出する第２ホール（Ｈ２）、前記接続ライン１５と前記ガードリング２０形成予定部とが重なる領域を露出する第１ホール（Ｈ１）が形成される。ここで、図７の第１開口パターン（ＯＰＡ１）は、露出面積が第２、第３、及び第４開口パターン（ＯＰＡ２、ＯＰＡ３、ＯＰＡ４）に比べて相対的に広いので、第１開口パターン（ＯＰＡ１）から露出したパッシベーション層１３０がエッチングされる量は、同一のエッチング時間を適用しても他の開口パターンがエッチングされる量より少ない。したがって、前記第１開口パターン（ＯＰＡ１）に対応するパッシベーション層１３０は、乾式工程が終了した後にも所定厚さに残留して前記接続ライン１５を保護する。
【００６７】
図２及び図９を参照すると、前記コンタクトホール（ＣＨ）、第１ホール（Ｈ１）、及び第２ホール（Ｈ２）の形成された有機絶縁層１４０上に透明な導電性物質層（図示せず）を蒸着する。前記透明な導電性物質層は、一例として、インジウムスズ酸化物、インジウム亜鉛酸化物、非晶質インジウムスズ酸化物などで形成することができ、スパッタリング方法で蒸着する。
【００６８】
その後、第５マスク（ＭＡＳＫ５）を用いたフォトリソグラフィ工程で前記透明な導電性物質層をエッチングして前記単位画素（Ｐ）に対応する画素電極（ＰＥ）と、前記金属パッド層１３に対応する透明パッド層１４及び前記アクティブ領域１０を囲むガードリング２０を形成する。
【００６９】
前記画素電極（ＰＥ）は、前記コンタクトホール（ＣＨ）を通じて前記ドレイン電極（Ｄ）と接続して前記薄膜トランジスタ（ＴＦＴ）から画素電極の印加を受ける。前記透明パッド層１４は、前記第２ホール（Ｈ２）を通じて前記金属パッド層１３と電気的に接続され、前記金属パッド層１３と前記透明パッド層１４は、ＦＰＣパッド１２を形成する。前記ガードリング２０は、前記第１ホール（Ｈ１）を通じて前記接続ライン１５と電気的に接続される。
【００７０】
一方、示していないが、表示基板２００の製造工程は、前記画素電極（ＰＥ）の形成された画素領域（ＰＡ）上に配向膜を形成する工程及び配向膜に一定方向の溝構造を形成するラビング工程を更に含む。
【００７１】
本発明によると、前記接続ライン１５を有機絶縁層１４０の形成前に形成することで、第１開口パターン（ＯＰＡ１）のような段差部で発生する可能性がある接続ライン１５のパターニング不良を防止することができる。したがって、接続ライン１５のパターニング不良によるＦＰＣパッド１２間のショートを減少させるかまたは防止することができ、前記配向膜ラビング工程中に静電気が発生しても静電気を効果的に分散させることができる。これによって、表示基板２００の静電気による不良を減少させることができる。
【００７２】
図１０は、図１の領域Ａを本発明の他の実施形態によって示した拡大図である。図１１は、図１０のIII-III’及びIV-IV’に沿って見た断面図である。本発明の更に他の実施形態による液晶表示パネル用表示基板は、周辺領域（ＣＡ）に形成されたＦＰＣパッド１２と接続ライン１５との接続関係を除くと、前述した本発明の実施形態と同一の構成を有するので、それの重複される説明は省略し、同一の構成要素に対しては同一の図面符号及び名称を付与する。
【００７３】
図１０及び図１１を参照すると、前記ＰＦＣパッド１２は、周辺領域（ＣＡ）に形成された回路線（ＣＬ）に接続されて形成される。前記ＦＰＣパッド１２は、前記ゲートライン（ＧＬ）を形成する第１金属パターンや前記データライン（ＤＬ）を形成する第２金属パターンのうち、少なくとも一つで形成された金属パッド層１３と、前記金属パッド層１３に電気的に接続され、前記画素電極（ＰＥ）と同一層から形成された透明パッド層１４を含む。
【００７４】
図１１では、前記金属パッド層１３を前記第２金属パターンのみで示したが、前記金属パッド層１３は、前記第２金属パターンのみから形成することができ、前記第１金属パターン上に第２金属パターンの積層された構造に形成することもできる。前記金属パッド層１３が第１金属パターン上に第２金属パターンの積層された構造に形成される場合、ゲート絶縁層１１０内には前記金属パッド層１３を構成する第１金属パターンと第２金属パターンとを電気的に接続するためのホールが形成される。換言すれば、第１金属パターンから形成される第１パッドと第２金属パターンから形成される第２金属パッドが、第１絶縁層ホールを通じて電気的に接続される。
【００７５】
前記金属パッド層１３と前記透明パッド層１４との間には、前記パッシベーション層１３０及び有機絶縁層１４０が形成されており、前記パッシベーション層１３０及び前記有機絶縁層１４０内には、前記金属パッド層１３を一部露出させる第３ホール（Ｈ３）が形成される。
【００７６】
前記透明パッド層１４は、第３ホール（Ｈ３）を通じて前記金属パッド層１３と電気的に接続され、前記金属パッド層１３より狭い面積に形成することが望ましい。
【００７７】
前記接続ライン１５は、前記ＦＰＣパッド１２の金属パッド層１３から所定間隔に離隔して形成され、ゲートライン（ＧＬ）と同様に第１金属パターンから形成される。ここで、前記ゲート絶縁層１１０上には、前記接続ライン１５の両端部に対応して第１カバーパターン１７及び第２カバーパターン１８を形成することができる。前記第１カバーパターン１７と前記第２カバーパターン１８は第２金属パターンから形成され、前記ゲート絶縁層１１０内に形成されたホール（図示せず）を通じて前記接続ライン１５と接続する。
【００７８】
また、前記パッシベーション層１３０及び有機絶縁層１４０内には、前記第１カバーパターン１７を露出させる第１ホール（Ｈ１）及び第２カバーパターン１８を露出させる第２ホール（Ｈ２）が形成される。前記第１ホール（Ｈ１）及び第２ホール（Ｈ２）それぞれは、一つのホールとして形成することができ、図１０に示したように複数のホールとして形成することもできる。
【００７９】
前記透明パッド層１４は、前記第２ホール（Ｈ２）を通じて前記第２カバーパターン１８と接続する。前記ガードリング２０は、前記第１ホール（Ｈ１）を通じて前記第１カバーパターン１７と接続する。
【００８０】
これによって、前記ＦＰＣパッド１２、前記接続ライン１５、及び前記ガードリング２０は電気的に接続される。したがって、表示基板２００の製造工程中に静電気が発生する場合、表示基板２００の表面に放電された静電気は、前記透明パッド層１４、接続ライン１５、ガードリング２０を通じてベース基板（ＧＳ）の全面に分散することができる。
【００８１】
このように、本発明の他の実施形態によると、有機絶縁層１４０の形成の前に、接続ライン１５を形成することで、有機絶縁層１４０内の段差部で発生しうる接続ライン１５のパターニング不良を減少させるか防止することができる。したがって、接続ライン１５のパターニング不良によるＦＰＣパッド１２間のショートを防止することができ、表示基板の製造工程中に静電気が発生しても静電気を効果的に分散させることができる。これによって、表示基板２００の静電気による不良を減少させることができる。
【００８２】
また、ＦＰＣパッド１２の金属パッド層１３と接続ライン１５とを分離して形成し、接続ライン１５とＦＰＣパッド１２は腐食に強い透明パッド層１４を通じて電気的に接続させる。よって、ベース基板（ＧＳ）上に形成された金属ラインに沿って腐食が進行しても接続ライン１５から金属ラインが互いに分離するので、ベース基板（ＧＳ）の全面に腐食が進行することを防止することができる。
【００８３】
図１２ないし図１８は、本発明の他の実施形態による表示基板の製造方法を示した工程図である。
【００８４】
図１０及び図１２を参照すると、ベース基板上に第１金属層（図示せず）を形成する。前記第１金属層は、例えば、クロム、アルミニウム、タンタル、モリブデン、チタン、タングステン、銅、銀などの金属またはこれらの合金などで形成することができ、物理的性質の異なる二つ以上の層から形成することができる。
【００８５】
その後、第１マスクを用いたフォトリソグラフィ工程によって前記第１金属層（図示せず）をパターニングして、ゲートライン（ＧＬ）、ゲート電極（Ｇ）、及び接続ライン１５を含む第１金属パターンを形成する。
【００８６】
前記第１金属パターンを形成するエッチング工程は、一例として、湿式エッチング工程によって実施される。
【００８７】
図１０及び図１３を参照すると、前記第１金属パターンの形成されたベース基板（ＧＳ）上に化学気相蒸着方法を用いてゲート絶縁層１１０を形成する。
【００８８】
その後、第２マスクを用いたフォトリソグラフィ工程によって前記ゲート絶縁層１１０をパターニングして前記接続ライン１５の両端部を露出させるホール（Ｈ）を形成する。
【００８９】
図１０及び図１４を参照すると、前記ホール（Ｈ）の形成されたゲート絶縁層１１０上に半導体層１２１及びオーミックコンタクト層１２２を連続に形成する。一例として、前記半導体層１２１は、非晶質シリコンからなり、前記オーミックコンタクト層１２２は、イオンドープされた非晶質シリコンからなる。前記半導体層１２１及びオーミックコンタクト層１２２は、化学気相蒸着方法によって形成することができる。
【００９０】
その後、第３マスクを用いたフォトリソグラフィ工程によって前記オーミックコンタクト層１２２及び前記半導体層１２１を同時にパターニングして前記ゲート電極（Ｇ）と重なるチャンネル層（Ａ）を形成する。
【００９１】
図１０及び図１５を参照すると、前記チャンネル層（Ａ）の形成されたゲート絶縁層１１０上に第２金属層（図示せず）を形成する。前記第２金属層は、例えば、クロム、アルミニウム、タンタル、モリブデン、チタン、タングステン、銅、銀などの金属またはこれらの合金などで形成することができ、物理的な性質の異なる二つの以上の層から形成することができる。
【００９２】
その後、第４マスクを用いたフォトリソグラフィ工程によって前記第２金属層をパターニングしてデータライン（ＤＬ）、ソース電極（Ｓ）、ドレイン電極（Ｄ）、ＦＰＣパッド１２の金属パッド層１３、第１カバーパターン１７、及び第２カバーパターン１８を含む第２金属パターンを形成する。前記金属パッド層１３は、前記接続ライン１５から所定間隔に離隔して形成される。
【００９３】
一方、図１５では、前記金属パッド層１３を第２金属パターンのみから形成したが、前記金属パッド層１３は、第１金属パターンと第２金属パターンとが積層された構造に形成することもできる。第１金属パターンと第２金属パターンとが積層された構造に前記金属パッド層１３が形成される場合、図１４で説明した第３マスクを用いたフォトリソグラフィ工程中に、前記第１金属パターンと第２金属パターンとを電気的に接続させるためのホール（図示せず）を更に形成することが望ましい。換言すれば、第１金属パターンから形成される第１金属パッドと第２金属パターンから形成される第１パッドが、第１絶縁層ホールを通じて電気的に接続される。
【００９４】
その後、前記ソース電極（Ｓ）と前記ドレイン電極（Ｄ）の離隔部で露出された前記オーミックコンタクト層１２２をエッチングする。前記オーミックコンタクト層１２２のエッチングは、乾式エッチングによって実施することが望ましい。
【００９５】
これによって、ベース基板（ＧＳ）上には、ゲート電極（Ｇ）、チャンネル層（Ａ）、ソース電極（Ｓ）、及びドレイン電極（Ｄ）を含む薄膜トランジスタ（ＴＦＴ）が形成される。
【００９６】
図１０及び図１６を参照すると、前記薄膜トランジスタ（ＴＦＴ）の形成されたベース基板（ＧＳ）上に化学気相蒸着方法を用いてパッシベーション層１３０を形成する。前記パッシベーション層１３０は、一例として、窒化シリコンまたは酸化シリコンで形成することができる。
【００９７】
その後、前記パッシベーション層１３０上に有機組成物からなる有機絶縁層１４０を形成する。前記有機絶縁層１４０は、感光性有機組成物からなることが望ましく、前記有機絶縁層１４０によって前記薄膜トランジスタ（ＴＦＴ）の形成されたベース基板（ＧＳ）の表面が平坦化する。
【００９８】
その後、第５マスクを用いた写真工程を行って前記有機絶縁層１４０をパターニングする。前記有機絶縁層１４０をパターニングするための写真工程中には、前記周辺領域（ＣＡ）と、前記周辺領域（ＣＡ）を除いた残りの領域に照射される光量を調節して現像後に残る有機絶縁層１４０の領域別厚さを調節することが望ましい。
【００９９】
具体的に、前記周辺領域（ＣＡ）は、駆動チップ、可撓性プリント回路基板のような駆動に必要な部品が装着される領域であるので、前記部品の装着を容易にするために、前記周辺領域（ＣＡ）に対応する有機絶縁層１４０は相対的に低い厚さに残るようにパターニングすることが望ましい。また、前記写真工程によって前記有機絶縁層１４０内には、ガードリング２０形成予定部と前記ＦＰＣパッド１２形成予定部との間に対応する第１開口パターン（ＯＰＡ１）、前記ドレイン電極（Ｄ）の一端部に対応する第２開口パターン（ＯＰＡ２）、前記金属パッド層１３に対応する第３開口パターン（ＯＰＡ３）、前記接続ライン１５の第１カバーパターン１７に対応する第４開口パターン（ＯＰＡ４）、及び前記第２カバーパターン１８に対応する第５開口パターン（ＯＰＡ５）が形成される。
【０１００】
図１０及び図１７を参照すると、前記有機絶縁層１４０をエッチングマスクに用いた乾式エッチング工程によってパッシベーション層１３０をエッチングして前記ドレイン電極（Ｄ）の一端部を露出させるコンタクトホール（ＣＨ）、前記金属パッド層１３を露出させる第３ホール（Ｈ３）、前記接続ライン１５の第２カバーパターン１８を露出させる第２ホール（Ｈ２）、及び前記第１カバーパターン１７を露出させる第１ホール（Ｈ１）を形成する。
【０１０１】
図１、図１０、及び図１８を参照すると、前記コンタクトホール（ＣＨ）、第１ホール（Ｈ１）、第２ホール（Ｈ２）、及び第３ホール（Ｈ３）の形成された有機絶縁層１４０上に透明な導電性物質層（図示せず）を蒸着する。前記透明な導電性物質層は一例として、インジウムスズ酸化物、インジウム亜鉛酸化物、非晶質インジウムスズ酸化物などで形成することができ、スパッタリング方法で蒸着する。
【０１０２】
その後、第６マスク（ＭＡＳＫ６）を用いたフォトリソグラフィ工程によって前記透明な導電性物質層をエッチングして前記単位画素（Ｐ）に対応する画素電極（ＰＥ）と、前記金属パッド層１３に対応する透明パッド層１４及び前記アクティブ領域１０を囲むガードリング２０を形成する。
【０１０３】
前記画素電極（ＰＥ）は、前記コンタクトホール（ＣＨ）を通じて前記ドレイン電極（Ｄ）と接続して前記薄膜トランジスタ（ＴＦＴ）から画素電圧の印加を受ける。
【０１０４】
前記透明パッド層１４は、前記第３ホール（Ｈ３）を通じて前記金属パッド層１３と電気的に接続され、前記金属パッド層１３と前記透明パッド層１４はＦＰＣパッド１２を形成する。ここで、前記金属パッド層は、前記第２ホール（Ｈ２）を通じて前記第２カバーパターン１８と接続し、前記第２カバーパターン１８は、前記接続ライン１５と接続するので、前記ＦＰＣパッド１２と前記接続ライン１５は電気的に接続される。
【０１０５】
前記ガードリング２０は、前記第１ホール（Ｈ１）を通じて前記第１カバーパターン１７と接続し、前記第１カバーパターン１７は前記接続ライン１５と接続するので、前記ガードリング２０は接続ライン１５と電気的に接続する。したがって、ＦＰＣパッド１２、接続ライン１５、及びガードリング２０が電気的に接続されるので、表示基板２００の製造工程中に静電気が発生する場合、アクティブ領域１０の損傷を減少しかつベース基板（ＧＳ）の全面に静電気を分散させることができる。
【０１０６】
一方、図示していないが、表示基板２００の製造工程は、前記画素電極（ＰＥ）の形成された画素領域（ＰＡ）上に配向膜を形成する工程及び配向膜に一定方向の溝構造を形成するラビング工程を更に含む。前記ラビング工程が終了すると、表示基板２００が完成する。
【０１０７】
このように、本発明に他の実施形態によると、有機絶縁層１４０の形成前に接続ライン１５を形成することで、有機絶縁層１４０内の段差部で発生しうる接続ライン１５のパターニング不良を減少させるか防止することができる。したがって、接続ライン１５のパターニング不良によるＦＰＣパッド１２間のショート不良を防止することができ、前述したラビング工程中に静電気が発生しても静電気を効果的に分散させることができる。これによって、表示基板２００の静電気による不良を減少させるか防止することができる。
【０１０８】
また、ＦＰＣパッド１２の金属パッド層１３と接続ライン１５とを分離して形成することで、接続ライン１５とＦＰＣパッド１２は、腐食に強い透明パッド層１４を通じて電気的に接続される。したがって、ベース基板（ＧＳ）上に形成された金属ラインに沿って腐食が進行しても接続ライン１５から金属ラインが互いに分離するので、ベース基板（ＧＳ）の全面に腐食が進行することを防止することができる。
【０１０９】
一方、表示基板２００の完成後には、前記アクティブ領域１０をアレイ基板に用いる表示装置を製造するために、前記表示基板２００を切断する工程を行うことができる。
【０１１０】
図１９は、本発明の実施形態による表示装置の概略図である。
【０１１１】
図１及び図１９参照すると、本発明の実施形態による表示装置６００は、一例として、第１基板３００、第２基板４００、及び前記第１基板３００と第２基板４００との間に介在された液晶層（図示せず）を含む液晶表示装置６００である。ここで、前記液晶表示装置６００は、図１で前述した表示基板２００のアクティブ領域１０を前記第１基板３００に用いる。
【０１１２】
具体的に、前記第１基板３００は、図１の表示基板２００のうち、アクティブ領域１０に沿って切断して形成した基板であって、薄膜トランジスタ及び信号ラインの形成されたアレイ基板である。換言すれば、表示基板２００は第１基板用母基板となる。
【０１１３】
第１基板３００に含まれた構成要素は、図１ないし図３でアクティブ領域１０を用いて説明したので、これに対する重複される説明は省略する。
【０１１４】
前記第２基板４００は、前記第１基板３００の画素領域（ＰＡ）に対応して配置され、一例として単位画素に対応するカラーフィルタの形成されたカラーフィルタ基板である。
【０１１５】
前記液晶表示装置６００は、図１ないし図３で説明した表示基板２００の画素領域（ＰＡ）に対応して前記第２基板４００を装着し、前記表示基板２００と第２基板４００との間に液晶層（図示せず）を注入した後、前記アクティブ領域１０に沿って前記表示基板２００を切断する方式で製造することができる。
【０１１６】
図２０は、図１９の領域Ｂを拡大して示した拡大図である。
【０１１７】
図１、図２、及び図２０を参照すると、前記アクティブ領域１０に沿って前記表示基板２００を切断するスクライビング工程によって前記表示基板２００上に形成された接続ライン１５が切断され、前記表示装置６００の第１基板３００上には接続ライン１５の一部である接続ライン残留部３０のみが残留する。
【０１１８】
即ち、前記接続ライン残留部３０は、ＦＰＣパッド１２のようなパッド１１にそれぞれ接続され、前記第１基板３００の縁部方向に延長し、前記第１基板３００の縁部で切断された形状に残る。
【０１１９】
前記接続ライン残留部３０は、本発明の第１実施形態ないし第２実施形態による表示基板で前述した接続ライン１５と同一の層に形成され、同様の工程によって形成されるので、これに対する詳細な説明は省略する。
【０１２０】
図２１は、本発明の更に他の実施形態による表示装置の平面図である。
【０１２１】
図２１を参照すると、本発明による表示装置は、駆動チップ５４０の実装された第１表示パネル５１０、可撓性プリント回路基板５３０、及び第２表示パネル５２０を含む。
【０１２２】
第１表示パネル５１０は、複数の単位画素（図示せず）の形成された第１表示領域（ＰＡ１）を通じて第１画像を表示する。第１表示領域（ＰＡ１）には複数の配線（図示せず）と、各単位画素をスイッチングする薄膜トランジスタ（図示せず）と、各薄膜トランジスタと電気的に接続された画素電極（図示せず）が形成される。第１表示パネル５１０の第１表示領域（ＰＡ１）の第１周辺領域（ＣＡ１）には、駆動チップ５４０が実装され、第２周辺領域（ＣＡ２）には可撓性プリント回路基板５３０が装着される。
【０１２３】
駆動チップ５４０は、第１表示パネル５１０の前記複数の配線と電気的に接続され第１表示領域（ＰＡ１）に駆動信号を伝達する。駆動チップ５４０の実装された第１周辺領域（ＣＡ１）には、前記配線と電気的に接続され、外観検査（ビジュアルインスペクション）のためのビジュアルパッド部（図示せず）を形成することができる。
【０１２４】
可撓性プリント回路基板５３０は、第１表示パネル５１０の第２周辺領域（ＣＡ２）に装着される。可撓性プリント回路基板５３０は、例えば、第１表示パネル５１０の第２周辺領域（ＣＡ２）と可撓性プリント回路基板５３０との間に介在された異方性導電フィルム（図示せず）を高温に加圧して接続させることができる。可撓性プリント回路基板５３０は、第２表示パネル５２０の第２表示領域（ＰＡ２）の第３周辺領域（ＣＡ３）に装着され、第１表示パネル５１０及び第２表示パネル５２０を電気的、物理的に接続させる。
【０１２５】
第２表示パネル５２０は、複数の単位画素（図示せず）の形成された第２表示領域（ＰＡ２）を通じて第２画像を表示する。第２表示領域（ＰＡ２）には複数の配線（図示せず）と、各単位画素をスイッチングする薄膜トランジスタ（図示せず）と、各薄膜トランジスタと電気的に接続された画素電極（図示せず）が形成される。第１表示パネル５１０に実装された駆動チップ５４０の前記駆動信号は、第２表示パネル５２０の第３周辺領域（ＣＡ３）と接続された可撓性プリント回路基板５３０を通じて第２表示パネル５２０に伝達される。可撓性プリント回路基板５３０を通じて第２表示パネル５２０に伝達された前記駆動信号によって第２表示パネル５２０が駆動される。
【０１２６】
図２２は、図２１の表示装置の一実施形態による第２表示パネルの拡大平面図である。
【０１２７】
図２２を参照すると、本発明の一実施形態による第２表示パネル５２０の第２表示領域（ＰＡ２）は、ゲート配線（ＧＬ）、データ配線（ＤＬ）、薄膜トランジスタ（ＴＦＴ）、及び画素電極（ＰＥ）が形成され、第３周辺領域（ＣＡ３）には、ＦＰＣパッド１２、第１接続ライン１５０、第２接続ライン１５１、ブリッジ１５２、及びショーティングバー（１２４、１２６）が形成される。本発明の実施形態による第２表示パネルは、第１及び第２接続ライン（１５０、１５１）を除くと、前述した本発明の実施形態と同一の構成を有するので、それの重複される説明は省略し、同一の構成要素に対しては同一の図面番号及び名称を用いる。
【０１２８】
各ＦＰＣパッド１２は、第２表示領域（ＰＡ２）から第３周辺領域（ＣＡ３）まで延長されたデータ配線（ＤＬ）の一端部に形成される。ＦＰＣパッド１２は、データ配線（ＤＬ）と接続された金属パッド層１３と、金属パッド層１３とコンタクトする第１透明パッド層１４を含む。
【０１２９】
第１接続ライン１５０は、第３周辺領域（ＣＡ３）に金属パッド層１３と接続して形成される。第１接続ライン１５０は、例えば、ＦＰＣパッド１２からベース基板（ＧＳ）の外郭部（ＳＡ）に向って延長して形成される。第２接続ライン１５１は、第１接続ライン１５０から離隔して第３周辺領域（ＣＡ３）に形成される。第１接続ライン１５０と第２接続ライン１５１は互いに離隔して配置されることによって物理的に分離する。第１接続ライン１５０及び第２接続ライン１５１はブリッジ１５２を通じて電気的に接続される。
【０１３０】
ブリッジ１５２は、第３周辺領域（ＣＡ３）に形成され、第１接続ライン１５０と第２接続ライン１５１とを電気的に接続させる。ブリッジ１５２の一端は第１接続ライン１５０とコンタクトし、前記一端の他端は第２接続ライン１５１とコンタクトして、ブリッジ１５２が第１接続ライン１５０と第２接続ライン１５１とを電気的に接続する。
【０１３１】
ショーティングバー（１２４、１２６）は、第３周辺領域（ＣＡ３）に形成され、第２接続ライン１５１とコンタクトする。ショーティングバー（１２４、１２６）は、外観検査のための検査信号を印加するビジュアルパッド（図示せず）と接続される。ショーティングバー（１２４、１２６）は第１方向（Ｄ１）に延長され、第２方向（Ｄ２）に互いに平行に配置された第１検査配線１２４及び第２検査配線１２６を含む。
【０１３２】
一例として、第１検査配線１２４はｋ番目のデータ配線（ＤＬｋ）に接続され、第２検査配線１２６は前記ｋ番目のデータ配線（ＤＬｋ）を基準に第１方向（Ｄ１）に隣接するように配置されたｋ＋１番目のデータ配線（ＤＬｋ＋１）と接続してもよい。前記ｋ＋１番目のデータ配線（ＤＬｋ＋１）に隣接して第１方向（Ｄ１）に沿って配置されたｋ＋２番目のデータ配線（ＤＬｋ＋２）は、第１検査配線１２４と接続される。前記ｋ番目のデータ配線（ＤＬｋ）及び前記ｋ＋２番目のデータ配線（ＤＬｋ＋２）は例えば、奇数番目のデータ配線であり、前記ｋ＋１番目のデータ配線（ＤＬｋ＋１）は偶数番目のデータ配線であってもよい。前記第１検査配線１２４及び第２検査配線１２６は、例えば、それぞれベース基板の外郭部（ＳＡ）に沿ってバー（ｂａｒ）状に形成することができる。ショーティングバー（１２４、１２６）は、検査信号を印加する検査パッド（図示せず）と電気的に接続される。
【０１３３】
ショーティングバー（１２４、１２６）は第２接続ライン１５１とコンタクトして複数のデータ配線（ＤＬ）を互いに電気的に接続させる。ショーティングバー（１２４、１２６）は、前記検査信号を印加する前記ビジュアルパッドと電気的に接続され、前記検査信号をデータ配線（ＤＬ）に伝達する。前記外観検査の後には、第２接続ライン１５１をそれぞれ切断してショーティングバー（１２４、１２６）と第２接続ライン１２４とを電気的に分離する。第２接続ライン１５１は、例えば、レーザトリミングによってデータ配線（ＤＬ）と電気的に分離してもよい。
【０１３４】
図２３は、図２２のV-V’及びVI-VI’に沿って見た断面図である。
【０１３５】
図２２及び図２３を参照すると、本発明の一実施形態による第２表示パネル５２０のベース基板（ＧＳ）上にはゲート配線（ＧＬ）と接続された薄膜トランジスタ（ＴＦＴ）のゲート電極（Ｇ）、ブリッジ１５２、及び第１検査配線１２４が形成される。以下、ショーティングバー（１２４、１２６）のうち、第１検査配線１２４を一例にして説明する。
【０１３６】
ベース基板（ＧＳ）は、透明な材質で形成することができる。ベース基板（ＧＳ）は、例えば、ガラス基板、プラスチック基板、ソーダライムガラス基板などであってもよい。
【０１３７】
ゲート電極（Ｇ）、ブリッジ１５２、及び第１検査配線１２４は、ベース基板（ＧＳ）上に形成されたゲート金属層をパターニングして形成する。
【０１３８】
ゲート電極（Ｇ），ブリッジ１５２、及び第１検査配線１２４の形成されたベース基板（ＧＳ）上には、ゲート絶縁層１１０が形成される。ゲート絶縁層１１０は、例えば、窒化シリコン（ＳｉＮｘ０で形成することができる。ゲート絶縁層１１０は、ブリッジ１５２の一部を露出させる第１１ホール（Ｈ１１）及び第１２ホール（Ｈ１２）と、第１検査配線１２４の一部を露出させる第１３ホール（Ｈ１３）を含む。
【０１３９】
ゲート絶縁層１１０の形成されたベース基板（ＧＳ）上には、チャンネル層（Ａ）が形成される。
【０１４０】
チャンネル層（Ａ）の形成されたベース基板（ＧＳ）上には、薄膜トランジスタ（ＴＦＴ）のソース電極（Ｓ）、及びドレイン電極（Ｄ）と、データ配線（ＤＬ）と接続された金属パッド層１３、第１接続ライン１５０、及び第２接続ライン１５１が形成される。ソース電極（Ｓ）、ドレイン電極（Ｄ）、金属パッド層１３、第１及び第２接続ライン（１５０、１５１）は、ソース金属層をフォトリソグラフィ工程によってパターニングして形成する。
【０１４１】
ソース電極（Ｓ）及びドレイン電極（Ｄ）は、ゲート電極（Ｇ）と対応して配置されたチャンネル層（Ａ）上に形成され、それぞれゲート電極（Ｇ）と重なる。ソース電極（Ｓ）及びドレイン電極（Ｄ）は互いに離隔して配置される。金属パッド層１３は、データ配線（ＤＬ）と接続される。
【０１４２】
第１接続ライン１５０は、金属パッド層１３と接続される。第１接続ライン１５０は、ゲート絶縁層１１０の第１１ホール（Ｈ１１）を通じてブリッジ１５２とコンタクトする。第２接続ライン１５１は第１接続ライン１５０から離隔し、第２接続ライン１５１はゲート絶縁層１１０の第１２ホール（Ｈ１２）を通じてブリッジ１５２とコンタクトする。第１及び第２接続ライン（１５０、１５１）はブリッジ１５２を通じて互いに電気的に接続される。第２接続ライン１５１は、ゲート絶縁層１１０の第１３ホール（Ｈ１３）を通じて第１検査配線１２４とコンタクトする。
【０１４３】
ソース電極（Ｓ）、ドレイン電極（Ｄ）、金属パッド層１３、第１及び第２接続ライン（１５０、１５１）の形成されたベース基板（ＧＳ）上にはパッシベーション１３０が形成される。パッシベーション層１３０は、ドレイン電極（Ｄ）の一端部を露出させるコンタクトホール（ＣＨ）と、金属パッド層１３を露出させる第１４ホール（Ｈ１４）と、第１検査配線１２４とコンタクトする第２接続ライン１５１の一端を露出する第１５ホール（Ｈ１５）を含む。パッシベーション層１３０は、ソース電極（Ｓ）及びドレイン電極（Ｄ）をカバーし、第１及び第２接続ライン（１５０、１５１）をカバーする。パッシベーション層１３０は、例えば、窒化シリコン（ＳｉＮｘ）で形成することができる。
【０１４４】
図示していないが、パッシベーション１３０上には他の層に比べて相対的に厚い厚さを有する有機絶縁層（図示せず）を形成することができる。第２表示パネル５２０が前記有機層を含む場合には、前記有機層はパッシベーション層１３０のコンタクトホール（ＣＨ）及び第１５ホール（Ｈ１５）と対応するホールを更に含むことができる。
【０１４５】
パッシベーション層１３０の形成されたベース基板（ＧＳ）上には画素電極（ＰＥ）、ＦＰＣパッド１２の第１透明パッド層１４、及び第２透明パッド層１６が形成される。画素電極（ＰＥ）は、単位画素（Ｐ）に形成され、パッシベーション層１３０のコンタクトホール（ＣＨ）を通じてドレイン電極（Ｄ）の一端部とコンタクトする。第１透明パッド層１４は、第１４ホール（Ｈ１４）を通じて金属パッド層１３とコンタクトする。第２透明パッド層１６は、第１５ホール（Ｈ１５）を通じて第２接続ライン１５１の一端とコンタクトする。画素電極（ＰＥ）、第１及び第２透明パッド層（１４、１６）は、透明で導電性のある物質からなる透明導電層をパターニングして形成することができる。前記透明導電層は、例えば、インジウムスズ酸化物、またはインジウム亜鉛酸化物などで形成することができる。
【０１４６】
本発明の一実施形態によると、第１接続ライン１５０と第２接続ライン１５１とを互いに離隔して配置し、ブリッジ１５２を用いて第１接続ライン１５０と第２接続ライン１５１とを電気的に接続させることでデータ配線（ＤＬ）の腐食速度を最小化することができる。即ち、後でレーザートリミングされ、トリミングされた第２接続ライン１５１が水分に露出されても前記水分はトリミングされた第２接続ライン１５１からブリッジ１５２及び第１接続ライン１５０順に浸透するので、前記水分が金属パッド層１３まで到達するのに長い時間がかかる。これによって、金属パッド層１３及びデータ配線（ＤＬ）の腐食速度を最小化することができる。
【０１４７】
図２４は、図２１の表示装置の他の実施形態による第２表示パネルの拡大平面図である。
【０１４８】
図２４に示した本発明の他の実施形態による第２表示パネル５２０は、ＦＰＣパッド１２、接続配線１５、及びショーティングバー（１２４、１２６）を除いては、図２２に示した一実施形態による第２表示パネルと同一であるので、重複される詳細な説明は省略する。
【０１４９】
図２４を参照すると、本発明の他の実施形態による第２表示パネル５２０の第２表示領域（ＰＡ２）には、ゲート配線（ＧＬ）、データ配線（ＤＬ）、薄膜トランジスタ（ＴＦＴ）、及び画素電極（ＰＥ）が形成され、第３周辺領域（ＣＡ３）には、ＦＰＣパッド１２、接続配線１５、及びショーティングバー（１２４、１２６）が形成される。
【０１５０】
各ＦＰＣパッド１２は、第２表示領域（ＰＡ２）から第３周辺領域（ＣＡ３）まで延長されたデータ配線（ＤＬ）の一端部に形成される。ＦＰＣパッド１２は、データ配線（ＤＬ）と接続された金属パッド層１３と、金属パッド層１３とコンタクトする第１透明パッド層１４を含む。
【０１５１】
各接続配線１５は、第３周辺領域（ＣＡ３）に第１透明パッド層１４と接続されて形成される。接続配線１５は、例えば、ＦＰＣパッド１２からベース基板（ＧＳ）の外郭部（ＳＡ）に向って延長して形成される。
【０１５２】
ショーティングバー（１２４、１２６）は、第３周辺領域（ＣＡ３）に形成され、接続配線１５とコンタクトする。ショーティングバー（１２４、１２６）は、第１方向（Ｄ１）に延長し、第２方向（Ｄ２）に互いに平行に配置された第１検査配線１２４及び第２検査配線１２６を含むことができる。第１検査配線１２４は、例えば、奇数番目のデータ配線（ＤＬ）と接続され、第２検査配線１２６は、第１検査配線１２４と平行に配置され、偶数番目のデータ配線（ＤＬ）と接続することができる。ショーティングバー（１２４、１２６）は、ベース基板の外郭部（ＳＡ）に沿って棒（ｂａｒ）状に形成することができる。
【０１５３】
一方、本発明の他の実施形態によるＦＰＣパッド１２及びショーティングバー（１２４、１２６）の距離は、本発明の一実施形態または既存のＦＰＣパッド及びショーティングバーの距離より相対的に短く形成することで、接続配線１５の抵抗を減少させることができる。
【０１５４】
ショーティングバー（１２４、１２６）は、接続配線１５とコンタクトして複数のデータ配線（ＤＬ）を電気的に接続させる。ショーティングバー（１２４、１２６）は、外観検査のための検査信号をデータ配線（ＤＬ）に伝達する。前記ビジュアルインスペクションの後には、接続配線１５をそれぞれ伝達してショーティングバー（１２４、１２６）と接続配線１５を電気的に分離する。接続配線１５は、例えば、レーザートリミングによってデータ配線（ＤＬ）と電気的に分離することができる。
【０１５５】
図２５は、図２４のV-V’及びVI-VI’に沿って見た断面図である。
【０１５６】
図２５に示した本発明の他の実施形態による第２表示パネル５２０は、ＦＰＣパッド１２、接続配線１５、及びショーティングバー（１２４、１２６）を除いては、図２３に示した一実施形態による第２表示パネルと同一であるので、重複される詳細な説明は省略する。
【０１５７】
図２４及び図２５を参照すると、本発明の他の実施形態による第２表示パネル５２０のベース基板（ＧＳ）上にはゲート配線（ＧＬ）と接続された薄膜トランジスタ（ＴＦＴ）のゲート電極（Ｇ）及び第１検査配線１２４が形成される。ゲート電極（Ｇ）及び第１検査配線１２４は、ゲート金属層から形成される。
【０１５８】
ゲート電極（Ｇ）及び第１検査配線１２４の形成されたベース基板（ＧＳ）上には、ゲート絶縁層１１０が形成される。ゲート絶縁層１１０は、第１検査配線１２４の一部を露出させる第１６ホール（Ｈ１６）を含む。
【０１５９】
ゲート絶縁層１１０の形成されたベース基板（ＧＳ）上には薄膜トランジスタ（ＴＦＴ）のソース電極（Ｓ）及びドレイン電極（Ｄ）と、データ配線（ＤＬ）の一端部と接続された金属パッド層１３が形成される。ソース電極（Ｓ）、ドレイン電極（Ｄ）、及び金属パッド層１３は、ソース金属層に形成される。
【０１６０】
ソース電極（Ｓ）、ドレイン電極（Ｄ）、及び金属パッド層１３の形成されたベース基板（ＧＳ）上には、パッシベーション層１３０が形成される。パッシベーション層１３０は、ドレイン電極（Ｄ）の一端を露出させるコンタクトホール（ＣＨ）と、金属パッド層１３の一部を露出させる第１７ホール（Ｈ１７）と、ゲート絶縁層１１０の第１６ホール（Ｈ１６）と対応して第１検査配線１２４を露出させる第１８ホール（Ｈ１８）を含む。
【０１６１】
図面に示していないが、パッシベーション層１３０上には、他の層に比べて相対的に厚い厚さを有する有機層（図示せず）を形成することができる。第２表示パネル５２０が前記有機層を含む場合には前記有機層は、パッシベーション層１３０のコンタクトホール（ＣＨ）及び第１７ホール（Ｈ１７）と対応するホールを更に含むことができる。
【０１６２】
パッシベーション層１３０の形成されたベース基板（ＧＳ）上には、画素電極（ＰＥ）、第１透明パッド層１４、及び接続配線１５が形成される。画素電極（ＰＥ）は、コンタクトホール（ＣＨ）を通じてドレイン電極（Ｄ）と接続し、第１透明パッド層１４は、第１７ホール（Ｈ１７）を通じて金属パッド層１３と接続する。接続配線１５は、第１透明パッド層１４と接続され、接続配線１５の一端部は、ゲート絶縁層１１０の第１６ホール（Ｈ１６）及びパッシベーション層１３０の第１８ホール（Ｈ１８）を通じて露出される第１検査配線１２４と接続する。
【０１６３】
本発明の他の実施形態によると、ＦＰＣパッド１２の第１透明パッド層１４と接続された接続配線１５を第１検査配線１２４と接続させることでデータ配線（ＤＬ）の腐食速度を最小化することができる。即ち、接続配線１５を耐腐食性の良い物質であるＩＴＯまたはＩＺＯなどで形成された透明導電層をパターニングして形成することで接続配線１５をレーザートリミングしても水分が浸透して接続配線１５及び第１透明パッド層１４が腐食することを減少させるかまたは防止することができる。これによって、金属パッド層１３及びデータ配線（ＤＬ）の腐食速度を最小化することができる。
【図面の簡単な説明】
【０１６４】
【図１】本発明の実施形態による表示基板の概略図である。
【図２】図１の領域Ａを拡大して示した拡大図である。
【図３】図２のI-I’及びII-II’に沿って見た断面図である。
【図４】本発明の実施形態による表示基板の製造方法を示す工程図である。
【図５】本発明の実施形態による表示基板の製造方法を示す工程図である。
【図６】本発明の実施形態による表示基板の製造方法を示す工程図である。
【図７】本発明の実施形態による表示基板の製造方法を示す工程図である。
【図８】本発明の実施形態による表示基板の製造方法を示す工程図である。
【図９】本発明の実施形態による表示基板の製造方法を示す工程図である。
【図１０】図１の領域Ａを本発明の他の実施形態によって示した拡大図である。
【図１１】図１０のIII-III’及びIV-IV’に沿って見た断面図である。
【図１２】本発明の他の実施形態による表示基板の製造方法を示した工程図である。
【図１３】本発明の他の実施形態による表示基板の製造方法を示した工程図である。
【図１４】本発明の他の実施形態による表示基板の製造方法を示した工程図である。
【図１５】本発明の他の実施形態による表示基板の製造方法を示した工程図である。
【図１６】本発明の他の実施形態による表示基板の製造方法を示した工程図である。
【図１７】本発明の他の実施形態による表示基板の製造方法を示した工程図である。
【図１８】本発明の他の実施形態による表示基板の製造方法を示した工程図である。
【図１９】本発明の実施形態による表示装置の概略図である。
【図２０】図１９の領域Ｂを拡大して示した拡大図である
【図２１】本発明の更に他の実施形態による表示装置の平面図である。
【図２２】図２１の表示装置の一実施形態による第２表示パネルの拡大平面図である。
【図２３】図２２のV-V’及びVI-VI’に沿って見た断面図である。
【図２４】図２１の表示装置の他の実施形態による第２表示パネルの拡大平面図である。
【図２５】図２４のV-V’及びVI-VI’に沿って見た断面図である。
【符号の説明】
【０１６５】
１０  アクティブ領域、
１１  パッド層、
１２  ＦＰＣパッド、
１３  金属パッド層、
１４  透明パッド層、
１５  接続ライン、
２０  ガードリング
３０  接続ライン残留部、
１５０  第１接続ライン、
１５１  第２接続ライン、
１５２  ブリッジ、
２００  表示基板、
３００  第１基板、
４００  第２基板、
５１０  第１表示パネル、
５２０  第２表示パネル、
５３０  可撓性プリント回路基板、
５４０  駆動チップ。
【図１】
2008203856.tif 000003
【図２】
2008203856.tif 000004
【図３】
2008203856.tif 000005
【図４】
2008203856.tif 000006
【図５】
2008203856.tif 000007
【図６】
2008203856.tif 000008
【図７】
2008203856.tif 000009
【図８】
2008203856.tif 000010
【図９】
2008203856.tif 000011
【図１０】
2008203856.tif 000012
【図１１】
2008203856.tif 000013
【図１２】
2008203856.tif 000014
【図１３】
2008203856.tif 000015
【図１４】
2008203856.tif 000016
【図１５】
2008203856.tif 000017
【図１６】
2008203856.tif 000018
【図１７】
2008203856.tif 000019
【図１８】
2008203856.tif 000020
【図１９】
2008203856.tif 000021
【図２０】
2008203856.tif 000022
【図２１】
2008203856.tif 000023
【図２２】
2008203856.tif 000024
【図２３】
2008203856.tif 000025
【図２４】
2008203856.tif 000026
【図２５】
2008203856.tif 000027