(57)【要約】【課題】複数の電源受給領域間での信号の行き来の発生を検出し、実デバイスにおいて、予測不能なタイミング違反が発生することを防止できるレイアウト設計方法およびレイアウト設計装置を提供する。【解決手段】複数の電源受給領域のそれぞれに、対応する電源の供給を受けて動作する回路セルを配置し、回路セル間の接続の情報を含む第１のレイアウトデータを作成し、回路が動作タイミングの仕様を満たすように回路セル間に追加セルを配置し、回路セルおよび追加セル間の接続の情報、並びに、回路セルおよび追加セルのそれぞれが複数の電源受給領域のいずれに位置するかを示す電源受給領域情報を含む第２のレイアウトデータを作成し、第１のレイアウトデータと第２のレイアウトデータとを比較して追加セルを把握するとともに、追加セルの後段および前段に接続される回路セルであるレシーバセルとドライバセルとの間で異なる電源受給領域間の行き来が発生している箇所を抽出する。【選択図】図２
2008262268.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ別系統の電源が供給される複数の電源受給領域が設けられた半導体集積回路のレイアウト設計方法において、
前記複数の電源受給領域のそれぞれに、対応する電源の供給を受けて動作する回路セルを配置し、該回路セル間の接続の情報を含む第１のレイアウトデータを作成し、記憶手段に記憶し、
前記回路セル間を接続することによって形成される回路が動作タイミングの仕様を満たすように前記回路セル間に追加して接続する、信号伝達特性を変化させる追加セルを配置し、前記回路セルおよび追加セル間の接続の情報、並びに、前記回路セルおよび追加セルのそれぞれが前記複数の電源受給領域のいずれに位置するかを示す電源受給領域情報を含む第２のレイアウトデータを作成し、
前記第１のレイアウトデータと第２のレイアウトデータとを比較して前記追加セルを把握するとともに、該追加セルの後段および前段に接続される前記回路セルであるレシーバセルとドライバセルとの間の接続経路を追跡し、該レシーバセルとドライバセルとの間で異なる電源受給領域間の行き来が発生している箇所を抽出することを特徴とするレイアウト設計方法。
【請求項２】
前記抽出した箇所の前記追加セルの配置を、異なる電源受給領域間の行き来が発生しないように修正し、修正済みレイアウトデータを作成することを特徴とする請求項１記載のレイアウト設計方法。
【請求項３】
それぞれ別系統の電源が供給される複数の電源受給領域が設けられた半導体集積回路のレイアウト設計を行うレイアウト設計装置において、
前記複数の電源受給領域のそれぞれに、対応する電源の供給を受けて動作する回路セルを配置し、該回路セル間の接続の情報を含む第１のレイアウトデータを作成する配置手段と、
前記第１のレイアウトデータを記憶する記憶手段と、
前記回路セル間を接続することによって形成される回路が動作タイミングの仕様を満たすように前記回路セル間に追加して接続する、信号伝達特性を変化させる追加セルを配置し、前記回路セルおよび追加セル間の接続の情報、並びに、前記回路セルおよび追加セルのそれぞれが前記複数の電源受給領域のいずれに位置するかを示す電源受給領域情報を含む第２のレイアウトデータを作成する最適化手段と、
前記第１のレイアウトデータと第２のレイアウトデータとを比較して前記追加セルを把握するとともに、該追加セルの後段および前段に接続される前記回路セルであるレシーバセルとドライバセルとの間の接続経路を追跡し、該レシーバセルとドライバセルとの間で異なる電源受給領域間の行き来が発生している箇所を抽出するレイアウト検証手段とを有することを特徴とするレイアウト設計装置。
【請求項４】
前記抽出した箇所の前記追加セルの位置を、異なる電源受給領域間の行き来が発生しないように修正し、修正済みレイアウトデータを作成する修正手段をさらに有することを特徴とする請求項３記載のレイアウト設計装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、それぞれ別系統の電源が供給される複数の電源受給領域が設けられた半導体集積回路のレイアウト設計方法およびこの半導体集積回路のレイアウト設計を行うレイアウト設計装置に関するものである。
【背景技術】
【０００２】
複数の電源系統を有する半導体集積回路の電源分離レイアウト設計では、電源分離を行うブロック数の電源受給領域を設け、特定の領域に特定の回路を構成する回路セルを配置する。このようにして、電源ノイズによる特定の回路の遅延変動を抑制している。
【０００３】
自動配置配線ツールによる最適化では、タイミング、デザインルール違反の改善に最適と判断する場所に追加セルを配置する。この時は、信号の流れ（配線経路）を考慮することができないので、追加セルによって電源受給領域境界で信号の行き来が発生する場合がある。信号の行き来が発生すると、それぞれの電源受給領域では、互いに関連性の無いタイミングで電源電圧変動が発生するため、この電源電圧変動によって発生する遅延時間の変動により、設計時には予測不可能なタイミング違反が、実デバイスで発生する可能性がある。
【０００４】
これに対し、複数の電源受給領域間での追加セルによる信号の行き来が発生した場所を考慮して、電圧降下（ＩＲ−ＤＲＯＰ）解析ツールを使用して、電圧降下による遅延の時間的変化を解析し、最大遅延変化分のマージンを持たせてタイミング解析を行う方法がある。しかし、ＩＲ−ＤＲＯＰ解析や、マージンを考慮した最適化処理には比較的長い時間がかかるという問題がある。
【０００５】
ここで、本発明に関わる先行技術文献として、特許文献１および２がある。
【０００６】
特許文献１は、例えば、その請求項１において、複数の電源系統を有する半導体集積回路のレイアウト設計に際して、プリミティブ・セルに電源を供給する電源ラインの配線を、電源系統毎のフロアプラン工程とプリミティブ・セル配置工程との間で行い、前記プリミティブ・セル配置工程では、前記電源ラインに付加された配線名と、プリミティブ・セルが有する電源情報とが一致する領域を探索し、プリミティブ・セルの配置を確定することで、電源分離を実現する、ことを特徴とするレイアウト方法を開示する。
【０００７】
また、特許文献２は、例えば、その請求項１において、各々電源ラインを有するマクロ・セルを配置し、所望マクロ・セル間を配線で接続するセルベースＩＣ方式による半導体集積回路のレイアウト方法において、複数の電源系統に接続されるマクロ・セルを識別する工程と、異電源系に接続される前記マクロ・セルの配置領域に電源分離用マクロ・セルを配置する工程と、前記マクロ・セル内部に電源系の異なるマクロ・セルを配置する工程とを有することを特徴とする半導体集積回路のレイアウト方法を開示する。
【０００８】
しかし、現実には、前述のように、これらの特許文献に開示された回路セルの配置工程完了後に、動作タイミングを満たすために最適化が行われる。この時に、回路セル間にバッファ等の追加セルが、信号伝達時間の調整のために追加される。
【０００９】
この追加セルに、分離された電源のいずれが供給されるかは、様々な条件によって変化する。分離された電源の電圧は、平均的な電圧は同じであるとしても、それぞれが供給する回路の動作タイミングに応じて、異なるタイミングで変動する。このため、追加セルは、供給される電源によって異なる遅延特性を持つことになるので、実デバイスにおける正確なタイミング予測が困難になる。
【００１０】
従来は、複数の電源受給領域間での追加セルによる信号の行き来の発生を検出することができず、実デバイスにおいて、予測不能なタイミング違反が発生することがあった。また、実デバイスにおいて、予測不能なタイミング違反が発生することを防止するために、複数の電源受給領域間での追加セルの行き来の発生の可能性を考えて余裕を持たせた解析を行う必要があった。
【００１１】
【特許文献１】特開平１１−２９７８４４号公報
【特許文献２】特開平９−１５３５４８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明の目的は、前記従来技術に基づく問題点を解消し、複数の電源受給領域間での信号の行き来の発生を検出し、実デバイスにおいて、予測不能なタイミング違反が発生することを防止できるレイアウト設計方法およびレイアウト設計装置を提供することにある。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本発明は、それぞれ別系統の電源が供給される複数の電源受給領域が設けられた半導体集積回路のレイアウト設計方法において、
前記複数の電源受給領域のそれぞれに、対応する電源の供給を受けて動作する回路セルを配置し、該回路セル間の接続の情報を含む第１のレイアウトデータを作成し、記憶手段に記憶し、
前記回路セル間を接続することによって形成される回路が動作タイミングの仕様を満たすように前記回路セル間に追加して接続する、信号伝達特性を変化させる追加セルを配置し、前記回路セルおよび追加セル間の接続の情報、並びに、前記回路セルおよび追加セルのそれぞれが前記複数の電源受給領域のいずれに位置するかを示す電源受給領域情報を含む第２のレイアウトデータを作成し、
前記第１のレイアウトデータと第２のレイアウトデータとを比較して前記追加セルを把握するとともに、該追加セルの後段および前段に接続される前記回路セルであるレシーバセルとドライバセルとの間の接続経路を追跡し、該レシーバセルとドライバセルとの間で異なる電源受給領域間の行き来が発生している箇所を抽出することを特徴とするレイアウト設計方法を提供するものである。
【００１４】
ここで、前記抽出した箇所の前記追加セルの配置を、異なる電源受給領域間の行き来が発生しないように修正し、修正済みレイアウトデータを作成することが好ましい。
【００１５】
また、本発明は、それぞれ別系統の電源が供給される複数の電源受給領域が設けられた半導体集積回路のレイアウト設計を行うレイアウト設計装置において、
前記複数の電源受給領域のそれぞれに、対応する電源の供給を受けて動作する回路セルを配置し、該回路セル間の接続の情報を含む第１のレイアウトデータを作成する配置手段と、
前記第１のレイアウトデータを記憶する記憶手段と、
前記回路セル間を接続することによって形成される回路が動作タイミングの仕様を満たすように前記回路セル間に追加して接続する、信号伝達特性を変化させる追加セルを配置し、前記回路セルおよび追加セル間の接続の情報、並びに、前記回路セルおよび追加セルのそれぞれが前記複数の電源受給領域のいずれに位置するかを示す電源受給領域情報を含む第２のレイアウトデータを作成する最適化手段と、
前記第１のレイアウトデータと第２のレイアウトデータとを比較して前記追加セルを把握するとともに、該追加セルの後段および前段に接続される前記回路セルであるレシーバセルとドライバセルとの間の接続経路を追跡し、該レシーバセルとドライバセルとの間で異なる電源受給領域間の行き来が発生している箇所を抽出するレイアウト検証手段とを有することを特徴とするレイアウト設計装置を提供する。
【００１６】
ここで、前記抽出した箇所の前記追加セルの位置を、異なる電源受給領域間の行き来が発生しないように修正し、修正済みレイアウトデータを作成する修正手段をさらに有することが好ましい。
【発明の効果】
【００１７】
本発明では、それぞれ別系統の電源が供給される複数の電源系統を有する半導体集積回路の電源分離レイアウト設計において、タイミング、デザインルールの最適化で追加（挿入）された追加セルによって、異なる電源受給領域境界に信号の行き来が発生していないかどうかを確認する。発生している場合、その原因となっている追加セルを、行き来が発生しないように移動することで、設計時に予測不能なタイミング違反が、実デバイスで発生することを防止することができる。
【発明を実施するための最良の形態】
【００１８】
以下に、添付の図面に示す好適実施形態に基づいて、本発明のレイアウト設計方法およびレイアウト設計装置を詳細に説明する。
【００１９】
図１は、本発明のレイアウト設計装置の構成を表す一実施形態のブロック概念図である。同図に示すレイアウト設計装置１０は、配置手段１２と、記憶手段１４と、最適化手段１６と、レイアウト検証手段１８と、修正手段２０とによって構成されている。レイアウト設計装置１０は、本発明のレイアウト設計方法を適用して、それぞれ別系統の電源が供給される複数の電源受給領域（電源分離領域）が設けられた半導体集積回路のレイアウト設計を行う。
【００２０】
ここで、ネットリストは、半導体集積回路を構成する回路セルと、その回路セル間の接続情報を表すものである。ネットリストには、各々の回路セルが接続される電源配線の情報も含まれており、半導体集積回路のレイアウト設計時には、各々の回路セルが接続される電源配線の情報に応じて、それぞれ別系統の電源が供給される複数の電源受給領域が設けられる。
【００２１】
配置手段１２には、半導体集積回路のネットリストが入力される。配置手段１２は、ネットリストに基づいて、半導体集積回路内に設けられた複数の電源受給領域のそれぞれに、対応する電源（別系統の電源）の供給を受けて動作する回路セルを配置し、回路セル間の接続の情報を含む第１のレイアウトデータを作成して出力する。
【００２２】
ここで、電源系統が異なる回路セルは、ガードリングもしくはシールドリングによって、それぞれ異なる領域に分けることができる。一方、回路セルが接続される電源配線によって、電源系統が異なる回路セルを分けることもできる。
【００２３】
電源系統が異なる回路セルを、それぞれ異なる領域に分ける場合、回路セルおよび追加セルが配置された位置（電源受給領域）の情報によって供給される電源系統が分かるので、その間の行き来の有無を容易に検出できる。一方、接続される電源配線によって、電源系統が異なる回路セルを分ける場合、それぞれの回路セルおよび追加セルが、どの電源配線に接続されているのかの情報を参照して行き来の有無を検出する。
【００２４】
電源受給領域は、説明の都合上、領域という表現を使用しているが、電源系統が異なる回路セルを、それぞれ異なる領域に分ける場合だけではなく、接続される電源配線によって、電源系統が異なる回路セルを分ける場合の両方の意味を含む。
【００２５】
続いて、記憶手段１４には、配置手段１２から第１のレイアウトデータが入力される。記憶手段１４は、配置手段１２から入力される第１のレイアウトデータを記憶し、記憶した第１のレイアウトデータを出力する。
【００２６】
最適化手段１６には、記憶手段１４から第１のレイアウトデータが入力される。最適化手段１６は、記憶手段１４から入力される第１のレイアウトデータに基づき、回路セル間を接続することによって形成される回路が動作タイミングの仕様を満たすように回路セル間に追加して接続する、信号伝達特性を変化させる追加セルを配置し、回路セルおよび追加セル間の接続の情報、並びに、回路セルおよび追加セルのそれぞれが複数の電源受給領域のいずれに位置するかを示す電源受給領域情報を含む第２のレイアウトデータを作成して出力する。
【００２７】
ここで、回路セル間には、上記動作タイミングの仕様に応じて、追加セルが追加されない（追加する必要がない）場合もあるし、追加セルが１つ、ないしは、２つ以上直列に接続されて追加される場合もある。ここでは、信号を出力する側の回路セルをドライバセルと呼び、これに対して、信号が入力される側の回路セルをレシーバセルと呼ぶ。つまり、信号は、ドライバセルから直接、あるいは、所定数の追加セルを介してレシーバセルに伝達される。
【００２８】
レイアウト検証手段１８には、記憶手段１４から第１のレイアウトデータが入力され、最適化手段１６から第２のレイアウトデータが入力される。レイアウト検証手段１８は、第１のレイアウトデータと第２のレイアウトデータとを比較して追加セルを把握する、すなわち、追加セルの位置（電源受給領域）とその接続情報を把握するとともに、レシーバセルとドライバセルとの間の接続経路を追跡し、レシーバセルとドライバセルとの間で異なる電源受給領域間の行き来が発生している箇所を抽出する。そして、回路セルおよび追加セルの接続情報、信号の行き来の発生箇所の情報、並びに、電源受給領域情報を含む検証データを作成して出力する。
【００２９】
修正手段２０には、レイアウト検証手段１８から検証データが入力される。修正手段２０は、レイアウト検証手段１８から入力される検証データに基づいて、レイアウト検証手段１８が抽出した、レシーバセルとドライバセルとの間で異なる電源受給領域間の行き来が発生している箇所の追加セルの位置を、異なる電源受給領域間の行き来が発生しないように修正する。そして、回路セルおよび追加セルの接続情報、並びに、電源受給領域情報を含む修正済みレイアウトデータを作成して出力する。
【００３０】
以下、電源受給領域が２つの場合（領域１、領域２）を例に挙げて、レイアウト設計装置１０の動作とともに、本発明のレイアウト設計方法を適用する半導体集積回路のレイアウト設計の各工程について、図２および図３を参照して説明する。図２は、本発明のレイアウト設計方法を適用する半導体集積回路のレイアウト設計の各工程を表す一実施形態のフローチャートである。図３（ａ）〜（ｄ）は、本発明のレイアウト設計方法を適用する半導体集積回路のレイアウト設計の各工程を示す一実施形態のレイアウト概念図である。
【００３１】
半導体集積回路のネットリストに基づいて、半導体集積回路のレイアウトのフロアプランを決定し、複数の電源受給領域（領域１、領域２）の配置箇所の設定を行う（ステップＳ１）。例えば、図３（ａ）に示すように、それぞれ別系統の電源が供給される領域１および領域２の範囲を設定する。
【００３２】
続いて、各々の領域１および領域２において、それぞれ別系統の電源、および、グランドＧＮＤの配線を行う（ステップＳ２）。
【００３３】
続いて、配置手段１２が、各々の領域１および領域２においてプリミティブセル（回路セル）の配置を行い、第１のレイアウトデータを作成する（ステップＳ３）。図３（ａ）の例では、（１）〜（６）の回路セルペアが示されている。（１）〜（６）は、いずれも、その両端の、信号の出力側の回路セルがドライバセル３０であり、入力側の回路セルがレシーバセル３２である。
【００３４】
図２では省略しているが、配置手段１２によって作成された第１のレイアウトデータは記憶手段１４に入力され、記憶（保持）される。そして、記憶手段１４に記憶された第１のレイアウトデータは、最適化手段１６およびレイアウト検証手段１８に入力される。
【００３５】
続いて、最適化手段１６によって、回路セル配置後のネットリストに基づいてタイミング解析を行う（ステップＳ４）。この時点では、早期にタイミングの改善を行う目的から、詳細配線ではなく、仮配線の状態のネットリストでタイミング解析を行う。
【００３６】
引き続き、最適化手段１６が、タイミング、デザインルール等を考慮した最適化を行い、第２のレイアウトデータを作成する（ステップＳ５）。この最適化によって、ドライバセル３０とレシーバセル３２との間に所定数の追加セルが追加される場合がある。図３（ｂ）の例では、ドライバセル３０とレシーバセル３２との間に、１つないしは２つの追加セル３４、３６が追加されている。
【００３７】
ここで、図３（ｂ）の（１）の例は、共に領域２に配置されたドライバセル３０とそのレシーバセル３２である２個の回路セル（バッファ）間に、同じ領域２に配置された１個の追加セル（バッファ）３４が、ドライバセル３０からレシーバセル３２へ向かって追加されている。
【００３８】
同（２）の例は、共に領域１に配置されたドライバセル３０とレシーバセル３２である２個の回路セルの間に、同じ領域１に配置された１個の追加セル３４が、ドライバセル３０からレシーバセル３２へ向かって追加されている。
【００３９】
同（３）の例は、一方が領域２に配置されたドライバセル３０で、他方が領域１に配置されたレシーバセル３２である２個の回路セル間に、領域２に配置された１個の追加セル３４と領域１に配置された１個の追加セル３６が、ドライバセル３０からレシーバセル３２へ向かって追加されている。
【００４０】
同（４）の例は、共に領域２に配置されたドライバセル３０とレシーバセル３２である２個の回路セルの間に、領域１に配置された１個の追加セル３４が、ドライバセル３０からレシーバセル３２へ向かって追加されている。
【００４１】
同（５）の例は、共に領域１に配置されたドライバセル３０とレシーバセル３２である２個の回路セルの間に、領域２に配置された１個の追加セル３４が、ドライバセル３０からレシーバセル３２へ向かって追加されている。
【００４２】
同（６）の例は、一方が領域２に配置されたドライバセル３０で、他方が領域１に配置されたレシーバセル３２である２個の回路セル間に、領域１に配置された１個の追加セル３４と領域２に配置された１個の追加セル３６が、ドライバセル３０からレシーバセル３２へ向かって追加されている。
【００４３】
続いて、レイアウト検証手段１８が、第１のレイアウトデータと第２のレイアウトデータとを比較して追加セル３４、３６の状態を把握し、かつ、レシーバセル３２からドライバセル３０へ向かって経路を追跡（図３（ｃ）に点線矢印で示す）して、電源受給領域境界（領域１と領域２との間）で信号の行き来が発生しているかいないかをチェックして検証データを作成する（ステップＳ６）。図３（ｂ）の例の場合、同図（ｃ）に○で囲んで示すように、行き来が発生しているのは、（４）〜（６）の例である。
【００４４】
図３（ｃ）の（４）の例は、領域２（ドライバセル３０）→領域１（追加セル３４）→領域２（レシーバセル３２）の順に、電源受給領域境界で信号が２回行き来している。
【００４５】
同（５）の例は、領域１（ドライバセル３０）→領域２（追加セル３４）→領域１（レシーバセル３２）の順に、電源受給領域境界で信号が２回行き来している。
【００４６】
同（６）の例は、領域２（ドライバセル３０）→領域１（追加セル３４）→領域２（追加セル３６）→領域１（レシーバセル３２）の順に、電源受給領域境界で信号が３回行き来している。
【００４７】
その結果、電源受給領域境界で信号の行き来が発生している場合（ステップＳ７で‘ＹＥＳ’）にはステップＳ８へ進む。一方、信号の行き来が発生していない場合（ステップＳ７で‘ＮＯ’）にはステップＳ９へ進む。
【００４８】
信号の行き来が発生している場合には、信号の行き来の原因となっている追加セルの位置を、行き来が発生しないように修正し（配置する領域を移動し）、修正済みレイアウトデータを作成する（ステップＳ８）。
【００４９】
図３（ｃ）の（４）の例では、ドライバセル３０およびレシーバセル３２の回路セルが領域２に配置されているのに対して、追加セル３４が領域１に配置されていることが行き来の原因であるから、図３（ｄ）に示すように、追加セル３４を領域２へ移動する。
【００５０】
同（５）の例は、ドライバセル３０およびレシーバセル３２が領域１に配置されているのに対して、追加セル３４が領域２に配置されていることが行き来の原因であるから、図３（ｄ）に示すように、追加セル３４を領域１へ移動する。
【００５１】
同（６）の例は、ドライバセル３０が領域２に配置され、レシーバセル３２が領域１に配置されているのに対して、前段の追加セル３４が領域１に配置され、後段の追加セル３６が領域２に配置されていることが行き来の原因であるから、図３（ｄ）に示すように、前段の追加セル３４を領域２へ移動する。あるいは、後段の追加セル３６を領域１へ移動しても良い。
【００５２】
その後、再度、電源受給領域境界での信号の行き来をチェックする（ステップＳ６）。その結果、信号の行き来が発生している場合（ステップＳ７で‘ＹＥＳ’）には再度ステップＳ８へ進み、上記追加セルの移動を繰り返し行う。一方、信号の行き来が発生していない場合（ステップＳ７で‘ＮＯ’）にはステップＳ９へ進む。
【００５３】
信号の行き来が発生していない場合には、詳細配線を行う（ステップＳ９）。
【００５４】
以上のように、それぞれ別系統の電源が供給される複数の電源系統を有する半導体集積回路の電源分離レイアウト設計において、タイミング、デザインルールの最適化で追加された追加セルによって、異なる電源受給領域境界に信号の行き来が発生していないかどうかを確認する。発生している場合、その原因となっている追加セルを、行き来が発生しないように移動することで、設計時に予測不能なタイミング違反が、実デバイスで発生することを防止することができる。
【００５５】
なお、上記実施形態では、電源受給領域の数が、領域１および領域２の、２つの場合を説明したが、本発明において、電源受給領域の数は２以上であれば良く、その数の上限はない。図３では、それぞれの回路セル３０，３２をバッファの記号を用いて模式的に示したが、実際には、さまざまな機能を有する回路セルを配置の対象とすることができる。また、追加セルとしてバッファを例に挙げたが、これも限定されず、追加セルは、タイミング調整や、デザインルール違反の改善のための専用のセルなどであっても良い。
【００５６】
また、ドライバセルとレシーバセルの間に追加される追加セルの個数も０〜２個に限定されず、３個以上の場合もある。追加される追加セルの個数が増えるに従って、複数の電源受給領域を横切る可能性も高くなるが、基本的に、ドライバセルに近い側の追加セルはドライバセルの電源受給領域に移動し、レシーバセルに近い側の追加セルはレシーバセルの電源受給領域に移動する。もしくは、全ての追加セルをドライバセル側、もしくは、レシーバセル側へ移動する。
【００５７】
また、実施形態では、仮配線でタイミング解析をしているが、詳細配線を行ってからタイミング解析を行っても良い。この場合、追加セルを移動する時同時に、詳細配線も修正する。また、ステップＳ９の詳細配線は不要である。
【００５８】
本発明のレイアウト設計方法は、その一部ないしは全部を、コンピュータ（制御手段）上で動作するソフトウェアで実現することができる。この場合、修正手段を実装することは必須ではない。例えば、オペレータによって入力される修正の指示命令に応じて、レイアウト設計装置が修正を実行することも可能である。
【００５９】
本発明は、基本的に以上のようなものである。
以上、本発明のレイアウト設計方法およびレイアウト設計装置について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
【図面の簡単な説明】
【００６０】
【図１】本発明のレイアウト設計装置の構成を表す一実施形態のブロック概念図である。
【図２】本発明のレイアウト設計方法を適用する半導体集積回路のレイアウト設計の各工程を表す一実施形態のフローチャートである。
【図３】（ａ）、（ｂ）、（ｃ）および（ｄ）は、本発明のレイアウト設計方法を適用する半導体集積回路のレイアウト設計の各工程を表す一実施形態のレイアウト概念図である。
【符号の説明】
【００６１】
１０  レイアウト設計装置
１２  配置手段
１４  記憶手段
１６  最適化手段
１８  レイアウト検証手段
２０  修正手段
３０  ドライバセル
３２  レシーバセル
３４、３６  追加セル
【図１】
2008262268.tif 000003
【図２】
2008262268.tif 000004
【図３】
2008262268.tif 000005