(57)【要約】【課題】  画面サイズが拡大しても例えば容量駆動結合に好適なソースドライバ、電気光学装置及び電子機器を提供する。【解決手段】  液晶容量と、該液晶容量に並列に設けられ一端に極性反転タイミングに同期して変化する電圧が印加される蓄積容量とに階調電圧を供給するためのソースドライバは、１画素を構成する色成分毎に、階調データに基づいてオフセット値を求めるオフセット値演算部と、色成分毎に、オフセット値を用いて階調データを補正する階調データ補正部と、階調データ補正部により補正された階調データに基づいて、色成分毎にソース線を駆動するための制御を行うソース線駆動部とを含む。ソース線駆動部が、階調データ補正部により補正された階調データに基づいて色成分毎にソース線の駆動制御を行った後に、補正前の階調データに基づいて色成分毎にソース線の駆動制御を行う。【選択図】      図９
2008203826.tif 000002
【特許請求の範囲】
【請求項１】
液晶容量と、該液晶容量に並列に設けられ一端に極性反転タイミングに同期して変化する電圧が印加される蓄積容量とに階調電圧を供給するためのソースドライバであって、
１画素を構成する色成分毎に、階調データに基づいてオフセット値を求めるオフセット値演算部と、
前記色成分毎に、前記オフセット値を用いて前記階調データを補正する階調データ補正部と、
前記階調データ補正部により補正された階調データに基づいて、前記色成分毎にソース線を駆動するための制御を行うソース線駆動部とを含み、
前記ソース線駆動部が、
前記階調データ補正部により補正された階調データに基づいて前記色成分毎にソース線を駆動するための制御を行った後に、前記階調データ補正部による補正前の階調データに基づいて前記色成分毎にソース線を駆動するための制御を行うことを特徴とするソースドライバ。
【請求項２】
請求項１において、
前記オフセット値演算部が、
当該走査ラインの駆動直前のソース線の寄生容量に蓄積された電荷量に対応したオフセット値を求めることを特徴とするソースドライバ。
【請求項３】
請求項１又は２において、
前記オフセット値演算部が、
１走査ライン分の階調データのうち第１の色成分の階調データを加算して第１の色成分用加算データを求め、該第１の色成分用加算データに対応したオフセット値を出力することを特徴とするソースドライバ。
【請求項４】
請求項１乃至３のいずれかにおいて、
前記ソース線駆動部が、１水平走査期間内に、第１の色成分、第２の色成分、第３の色成分の順番に時分割でソース線を駆動する制御を行う場合に、
前記オフセット値演算部が、
１走査ライン分の階調データのうち第１〜第３の色成分の各色成分の階調データ毎に加算して第１〜第３の色成分用加算データを求めると共に、
少なくとも、現走査ラインの第１の色成分用加算データ、該現走査ラインの直前の１走査ライン前の第２の色成分用加算データ、及び該現走査ラインの直前の１走査ライン前の第２の色成分用加算データに基づいて第１の色成分用オフセット値を求め、
前記階調データ補正部が、
前記第１の色成分用オフセット値を用いて、前記第１の色成分用の階調データを補正し、
前記ソース線駆動部が、
補正された前記第１の色成分用の階調データに基づいてソース線を駆動することを特徴とするソースドライバ。
【請求項５】
請求項４において、
前記オフセット値演算部が、
少なくとも、現走査ラインの第２の色成分用加算データ、及び該現走査ラインの直前の１走査ライン前の第３の色成分用加算データに基づいて第２の色成分用オフセット値を求め、
前記階調データ補正部が、
前記第２の色成分用オフセット値を用いて、前記第２の色成分用の階調データを補正し、
前記ソース線駆動部が、
補正された前記第２の色成分用の階調データに基づいてソース線を駆動することを特徴とするソースドライバ。
【請求項６】
請求項４又は５において、
前記オフセット値演算部が、
少なくとも、現走査ラインの第３の色成分用加算データに基づいて第３の色成分用オフセット値を求め、
前記階調データ補正部が、
前記第３の色成分用オフセット値を用いて、前記第３の色成分用の階調データを補正し、
前記ソース線駆動部が、
補正された前記第３の色成分用の階調データに基づいてソース線を駆動することを特徴とするソースドライバ。
【請求項７】
請求項１において、
前記オフセット値演算部が、
当該垂直走査期間の駆動直前の画素電極に蓄積された電荷量に対応したオフセット値を求めることを特徴とするソースドライバ。
【請求項８】
請求項７において、
前記オフセット値演算部が、
１走査ライン分の階調データのうち第１の色成分の階調データを加算して第１の色成分用加算データを求めると共に、
現垂直走査期間における現走査ラインの第１の色成分用加算データと、現垂直走査期間の直前の垂直走査期間における現走査ラインの第１の色成分用加算データとに基づいて、オフセット値を出力することを特徴とするソースドライバ。
【請求項９】
請求項１乃至８のいずれかにおいて、
前記オフセット値演算部が、
階調データに対応した電圧値データを生成する変換電圧値生成部を含み、
前記階調データに代えて、前記電圧値データに基づいて、１画素を構成する色成分毎に、オフセット値を求めることを特徴とするソースドライバ。
【請求項１０】
請求項１乃至９のいずれかにおいて、
前記階調データ補正部が、
前記オフセット値と前記階調データとを加算する加算処理を行うことで、該階調データを補正することを特徴とするソースドライバ。
【請求項１１】
請求項１乃至１０のいずれかにおいて、
前記蓄積容量の一端に、前記極性反転タイミングに同期して供給される高電位側電圧及び低電位側電圧の少なくとも１つの電圧レベルを、前記オフセット値に応じて変更することを特徴とするソースドライバ。
【請求項１２】
請求項１乃至１１のいずれかにおいて、
前記蓄積容量の一端に、前記極性反転タイミングに同期して供給される高電位側電圧及び低電位側電圧の少なくとも１つの電圧レベルを、前記オフセット値に対応した期間だけ変更することを特徴とするソースドライバ。
【請求項１３】
素子容量と、該素子容量に並列に設けられ一端に極性反転タイミングに同期して変化する信号が印加される蓄積容量とに階調信号を供給するためのソースドライバであって、
１画素を構成する色成分毎に、階調データに基づいてオフセット値を求めるオフセット値演算部と、
前記色成分毎に、前記オフセット値を用いて前記階調データを補正する階調データ補正部と、
前記階調データ補正部により補正された階調データに基づいて、前記色成分毎にソース線を駆動するための制御を行うソース線駆動部とを含み、
前記ソース線駆動部が、
前記階調データ補正部により補正された階調データに基づいて前記色成分毎にソース線を駆動するための制御を行った後に、前記階調データ補正部による補正前の階調データに基づいて前記色成分毎にソース線を駆動するための制御を行うことを特徴とするソースドライバ。
【請求項１４】
複数のゲート線と、
複数のソース線と、
複数の液晶容量と、
複数の蓄積容量と、
各スイッチング素子が各ゲート線により選択されたときに、各ソース線の電圧を各液晶容量の一端及び各蓄積容量の一端に供給するための複数のスイッチング素子と、
前記複数のゲート線を走査するゲートドライバと、
前記複数のソース線を駆動する請求項１乃至１３のいずれか記載のソースドライバとを含み、
極性反転タイミングに同期して、前記複数の蓄積容量の他端に、高電位側電圧又は低電位側電圧が印加されることを特徴とする電気光学装置。
【請求項１５】
請求項１乃至１３のいずれか記載のソースドライバを含むことを特徴とする電子機器。
【請求項１６】
請求項１４記載の電気光学装置を含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ソースドライバ、電気光学装置及び電子機器等に関する。
【背景技術】
【０００２】
アクティブマトリクス型の液晶表示装置は、マトリクス状に形成された複数のゲート線及び複数のソース線を有する。そして、各スイッチ素子が各ゲート線及び各ソース線に接続された複数のスイッチ素子と、各画素電極が各スイッチ素子に接続された複数の画素電極とを有する。画素電極は、液晶（広義には電気光学物質）を挟んで対向電極と対向している。
【０００３】
このような構成の液晶表示装置では、選択されたゲート線によりオン状態となったスイッチ素子を介して、ソース線に供給された電圧が画素電極に印加される。そして、該画素電極と対向電極との間の印加電圧に応じて、画素の透過率が変化するようになっている。
【０００４】
ところで、液晶表示装置では、液晶の劣化を防止するため、該液晶が交流で駆動される必要がある。そのため、液晶表示装置では、１フレーム、或いは１又は複数の水平走査期間ごとに、画素電極と対向電極との間の電圧の極性を反転させる極性反転駆動が行われる。例えば極性反転タイミングに同期して対向電極に供給する電圧を変化させることで、極性反転駆動が実現される。
【０００５】
この極性反転駆動が行われる液晶表示装置の低消費電力化技術として、いわゆる容量結合駆動方式やその類似技術が知られている。例えば容量結合駆動方式は、特許文献１の記載されているように、まずスイッチ素子である薄膜トランジスタのオン期間に、画像信号電圧を画素電極に伝達させる。そして、該薄膜トランジスタのオフ期間に、極性反転する電圧を与えることにより画素電極の電位を変化させ、該電位の変化と画素信号電圧とを重畳又は相殺させて画素の透過率を変化させる。このように、極性反転する電圧による電荷の移動によって、画像信号電圧の振幅を低減させることで低消費電力化を実現する。
【特許文献１】特開平２−２５７８１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、極性反転する電圧を印加するためには、予め用意された各電圧を切り替えるスイッチ回路が必要となる。液晶表示装置の駆動制御の低消費電力化のために、このスイッチ回路の低インピーダンス化が必須となる。そのため、該スイッチ回路を構成するトランジスタ素子のサイズを大きくする必要がある。しかしながら、液晶表示装置の画面サイズが拡大すると、例えば走査ライン毎に設けられる、上記のスイッチ回路を構成するトランジスタ素子のサイズを大きくすることが困難となってくる。しかも、画面サイズの拡大は、画像信号の書き込み時間の短縮化も招く。特に、いわゆるマルチプレクス駆動を行う場合には、より一層、画像信号の書き込み時間の不足が顕著となる。その結果、クロストークを発生させ、画質を劣化させるという問題がある。
【０００７】
本発明の幾つかの態様によれば、画面サイズが拡大しても例えば容量駆動結合に好適なソースドライバ、電気光学装置及び電子機器を提供できる。
【課題を解決するための手段】
【０００８】
上記課題を解決するために本発明は、
液晶容量と、該液晶容量に並列に設けられ一端に極性反転タイミングに同期して変化する電圧が印加される蓄積容量とに階調電圧を供給するためのソースドライバであって、
１画素を構成する色成分毎に、階調データに基づいてオフセット値を求めるオフセット値演算部と、
前記色成分毎に、前記オフセット値を用いて前記階調データを補正する階調データ補正部と、
前記階調データ補正部により補正された階調データに基づいて、前記色成分毎にソース線を駆動するための制御を行うソース線駆動部とを含み、
前記ソース線駆動部が、
前記階調データ補正部により補正された階調データに基づいて前記色成分毎にソース線を駆動するための制御を行った後に、前記階調データ補正部による補正前の階調データに基づいて前記色成分毎にソース線を駆動するための制御を行うソースドライバに関係する。
【０００９】
本発明においては、ソース線や画素電極に階調電圧が供給されることに起因して、容量結合される蓄積容量の他端の電圧が変動する。そこで、本発明によれば、階調データに基づいてオフセット値を求め、該オフセット値により該階調データを補正したデータに対応した階調電圧で、ソース線を駆動するようにしたので、蓄積容量の他端の寄生容量や寄生抵抗によって、容量結合で変動した後に元の電位への変動が遅れた場合であっても、ソース線を早期に安定化させることで、蓄積容量の他端の電圧の変動分を抑えることができる。その結果、液晶の印加電圧が不十分となる事態を回避し、クロストークの発生を抑えられるようになる。そのため、画面サイズが拡大しても例えば容量駆動結合に好適なソースドライバを提供できる。
【００１０】
また本発明に係るソースドライバでは、
前記オフセット値演算部が、
当該走査ラインの駆動直前のソース線の寄生容量に蓄積された電荷量に対応したオフセット値を求めることができる。
【００１１】
本発明によれば、当該走査ラインの駆動直前のソース線の寄生容量に蓄積された電荷量に対応したオフセット値を求め、該オフセット値を用いて階調データを補正するようにしたので、より確実に、蓄積容量の他端の電圧の変動分を抑えることができるようになる。
【００１２】
また本発明に係るソースドライバでは、
前記オフセット値演算部が、
１走査ライン分の階調データのうち第１の色成分の階調データを加算して第１の色成分用加算データを求め、該第１の色成分用加算データに対応したオフセット値を出力することができる。
【００１３】
本発明によれば、簡素な構成で、オフセット値を求めるための評価値を求めることができるようになる。
【００１４】
また本発明に係るソースドライバでは、
前記ソース線駆動部が、１水平走査期間内に、第１の色成分、第２の色成分、第３の色成分の順番に時分割でソース線を駆動する制御を行う場合に、
前記オフセット値演算部が、
１走査ライン分の階調データのうち第１〜第３の色成分の各色成分の階調データ毎に加算して第１〜第３の色成分用加算データを求めると共に、
少なくとも、現走査ラインの第１の色成分用加算データ、該現走査ラインの直前の１走査ライン前の第２の色成分用加算データ、及び該現走査ラインの直前の１走査ライン前の第２の色成分用加算データに基づいて第１の色成分用オフセット値を求め、
前記階調データ補正部が、
前記第１の色成分用オフセット値を用いて、前記第１の色成分用の階調データを補正し、
前記ソース線駆動部が、
補正された前記第１の色成分用の階調データに基づいてソース線を駆動することができる。
【００１５】
また本発明に係るソースドライバでは、
前記オフセット値演算部が、
少なくとも、現走査ラインの第２の色成分用加算データ、及び該現走査ラインの直前の１走査ライン前の第３の色成分用加算データに基づいて第２の色成分用オフセット値を求め、
前記階調データ補正部が、
前記第２の色成分用オフセット値を用いて、前記第２の色成分用の階調データを補正し、
前記ソース線駆動部が、
補正された前記第２の色成分用の階調データに基づいてソース線を駆動することができる。
【００１６】
また本発明に係るソースドライバでは、
前記オフセット値演算部が、
少なくとも、現走査ラインの第３の色成分用加算データに基づいて第３の色成分用オフセット値を求め、
前記階調データ補正部が、
前記第３の色成分用オフセット値を用いて、前記第３の色成分用の階調データを補正し、
前記ソース線駆動部が、
補正された前記第３の色成分用の階調データに基づいてソース線を駆動することができる。
【００１７】
上記のいずれかの発明によれば、マルチプレクス駆動による画素電極の書き込み時間が短い場合であっても、蓄積容量の他端の電圧が変動分を確実に抑えることができるようになる。
【００１８】
また本発明に係るソースドライバでは、
前記オフセット値演算部が、
当該垂直走査期間の駆動直前の画素電極に蓄積された電荷量に対応したオフセット値を求めることができる。
【００１９】
また本発明に係るソースドライバでは、
前記オフセット値演算部が、
１走査ライン分の階調データのうち第１の色成分の階調データを加算して第１の色成分用加算データを求めると共に、
現垂直走査期間における現走査ラインの第１の色成分用加算データと、現垂直走査期間の直前の垂直走査期間における現走査ラインの第１の色成分用加算データとに基づいて、オフセット値を出力することができる。
【００２０】
上記のいずれかの発明によれば、当該垂直走査期間の駆動直前の画素電極に蓄積された電荷量に対応したオフセット値を求め、該オフセット値を用いて階調データを補正するようにしたので、より確実に、蓄積容量の他端の電圧の変動分を抑えることができるようになる。
【００２１】
また本発明に係るソースドライバでは、
前記オフセット値演算部が、
階調データに対応した電圧値データを生成する変換電圧値生成部を含み、
前記階調データに代えて、前記電圧値データに基づいて、１画素を構成する色成分毎に、オフセット値を求めることができる。
【００２２】
本発明によれば、駆動対象の電気光学装置の階調特性に応じて電圧値データを出力させることで、階調データの加算結果を評価してオフセット値を求める場合に該オフセット値による誤差を低減させることができる。
【００２３】
また本発明に係るソースドライバでは、
前記階調データ補正部が、
前記オフセット値と前記階調データとを加算する加算処理を行うことで、該階調データを補正することができる。
【００２４】
本発明によれば、簡素な構成で、オフセット値を用いて階調データを補正することができるようになる。
【００２５】
また本発明に係るソースドライバでは、
前記蓄積容量の一端に、前記極性反転タイミングに同期して供給される高電位側電圧及び低電位側電圧の少なくとも１つの電圧レベルを、前記オフセット値に応じて変更することができる。
【００２６】
また本発明に係るソースドライバでは、
前記蓄積容量の一端に、前記極性反転タイミングに同期して供給される高電位側電圧及び低電位側電圧の少なくとも１つの電圧レベルを、前記オフセット値に対応した期間だけ変更することができる。
【００２７】
上記のいずれかの発明によれば、蓄積容量の他端の電圧レベルの変動を、より確実に、且つ高速に抑えることができるようになる。
【００２８】
また本発明は、素子容量と、該素子容量に並列に設けられ一端に極性反転タイミングに同期して変化する信号が印加される蓄積容量とに階調信号を供給するためのソースドライバであって、
１画素を構成する色成分毎に、階調データに基づいてオフセット値を求めるオフセット値演算部と、
前記色成分毎に、前記オフセット値を用いて前記階調データを補正する階調データ補正部と、
前記階調データ補正部により補正された階調データに基づいて、前記色成分毎にソース線を駆動するための制御を行うソース線駆動部とを含み、
前記ソース線駆動部が、
前記階調データ補正部により補正された階調データに基づいて前記色成分毎にソース線を駆動するための制御を行った後に、前記階調データ補正部による補正前の階調データに基づいて前記色成分毎にソース線を駆動するための制御を行うソースドライバに関係する。
【００２９】
また本発明は、
複数のゲート線と、
複数のソース線と、
複数の液晶容量と、
複数の蓄積容量と、
各スイッチング素子が各ゲート線により選択されたときに、各ソース線の電圧を各液晶容量の一端及び各蓄積容量の一端に供給するための複数のスイッチング素子と、
前記複数のゲート線を走査するゲートドライバと、
前記複数のソース線を駆動する上記のいずれか記載のソースドライバとを含み、
極性反転タイミングに同期して、前記複数の蓄積容量の他端に、高電位側電圧又は低電位側電圧が印加される電気光学装置に関係する。
【００３０】
本発明によれば、画面サイズが拡大しても例えば容量駆動結合に好適なソースドライバが適用された電気光学装置を提供できる。
【００３１】
また本発明は、
上記のいずれか記載のソースドライバを含む電子機器に関係する。
【００３２】
また本発明は、
上記記載の電気光学装置を含む電子機器に関係する。
【００３３】
上記のいずれかの発明によれば、画面サイズが拡大しても例えば容量駆動結合に好適なソースドライバが適用された電子機器を提供できる。
【発明を実施するための最良の形態】
【００３４】
以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。
【００３５】
１．  液晶表示装置
図１に、本実施形態における液晶表示装置の原理的な構成例のブロック図を示す。
【００３６】
液晶表示装置１０（液晶装置。広義には電気光学装置）は、表示パネル１２（狭義には液晶パネル、ＬＣＤ（Liquid Crystal Display）パネル、広義には電気光学パネル）、ソースドライバ２０（広義にはデータ線駆動回路）、ゲートドライバ３８（広義には走査線駆動回路）、表示コントローラ４０、電源回路５０を含む。なお、液晶表示装置１０にこれらのすべての回路ブロックを含める必要はなく、その一部の回路ブロックを省略する構成にしてもよい。電気光学装置は、有機ＥＬ（Electro Luminescence）、無機ＥＬ素子等の発光素子を用いた装置を含むことができる。
【００３７】
ここで表示パネル１２（電気光学装置）は、複数のゲート線（広義には走査線）と、複数のソース線（広義にはデータ線）と、ゲート線及びソース線により特定される画素電極を含む。この場合、ソース線に薄膜トランジスタＴＦＴ（Thin Film Transistor、広義にはスイッチング素子）を接続し、このＴＦＴに画素電極を接続することで、アクティブマトリクス型の液晶装置を構成できる。
【００３８】
より具体的には、表示パネル１２は、アクティブマトリクス基板（例えばガラス基板）上に形成された液晶パネルである。アクティブマトリクス基板には、図１のＹ方向に複数配列されそれぞれＸ方向に伸びるゲート線Ｇ１〜ＧＭ（Ｍは２以上の自然数）と、Ｘ方向に複数配列されそれぞれＹ方向に伸びるソース線ＳＲ１、ＳＧ１、ＳＢ１、ＳＲ２、ＳＧ２、ＳＢ２、・・・、ＳＲＮ、ＳＧＮ、ＳＢＮ（Ｎは２以上の自然数）とが配置されている。また、アクティブマトリクス基板には、ソース電圧供給線Ｓ１〜ＳＮが設けられている。更に、このアクティブマトリクス基板には、各ソース電圧供給線に対応してデマルチプレクサが設けられている。
【００３９】
また、ゲート線ＧＫ（１≦Ｋ≦Ｍ、Ｋは自然数）とソース線ＳＲＬ（ソース線ＳＧＬ、ＳＢＬ）（１≦Ｌ≦Ｎ、Ｌは自然数）との交差点に対応する位置に、薄膜トランジスタＴＦＴＫＬ−Ｒ（薄膜トランジスタＴＦＴＫＬ−Ｇ、ＴＦＴＫＬ−Ｂ）（広義にはスイッチング素子）が設けられている。
【００４０】
例えばＴＦＴＫＬ−Ｒのゲート電極はゲート線ＧＫに接続され、ＴＦＴＫＬ−Ｒのソース電極はソース線ＳＲＬに接続され、ＴＦＴＫＬ−Ｒのドレイン電極は画素電極ＰＥＫＬ−Ｒに接続されている。この画素電極ＰＥＫＬ−Ｒと、画素電極ＰＥＫＬ−Ｒと液晶（広義には電気光学物質）を挟んで対向する対向電極ＣＥ（共通電極、コモン電極）との間には、素子容量である液晶容量ＣＬＫＬ−Ｒ（液晶素子）が形成されている。そして、ＴＦＴＫＬ−Ｒ、画素電極ＰＥＫＬ−Ｒ等が形成されるアクティブマトリクス基板と対向電極ＣＥが形成される対向基板との間に液晶が封入されるように形成され、画素電極ＰＥＫＬ−Ｒと対向電極ＣＥとの間の印加電圧に応じて画素の透過率が変化するようになっている。素子容量は、液晶素子に形成される液晶容量や、無機ＥＬ素子等のＥＬ素子に形成される容量を含むことができる。
【００４１】
また、画素電極ＰＥＫＬ−Ｒには、蓄積容量（スイング容量）ＣＳＫＬ−Ｒの一端が接続されている。蓄積容量ＣＳＫＬ−Ｒの他端には、高電位側電圧ＶＣＯＭＨ又は低電位側電圧ＶＣＯＭＬが供給されるようになっている。高電位側電圧ＶＣＯＭＨ、低電位側電圧ＶＣＯＭＬは、電源回路５０に含まれる極性反転電圧生成回路により生成される。そして、表示パネル１２には、走査ライン毎に（例えばゲート線に対応して）、極性反転タイミングに応じて高電位側電圧ＶＣＯＭＨ又は低電位側電圧ＶＣＯＭＬ（広義には信号）を切り替えて蓄積容量ＣＳＫＬ−Ｒの他端に供給するためのスイッチ回路が設けられている。
【００４２】
ゲート線毎に設けられたスイッチ回路は、それぞれ同様の構成を有しているものとする。例えばゲート線ＧＫに対応して設けられたスイッチ回路は、スイッチ素子ＳＷＨＫ、ＳＷＬＫを含む。スイッチ素子ＳＷＨＫの一端には、高電位側電圧ＶＣＯＭＨが供給される。スイッチ素子ＳＷＨＫの他端は、ゲート線ＧＫにより選択可能な画素電極と並列に設けられるすべての蓄積容量の他端に電気的に接続される。スイッチ素子ＳＷＬＫの一端には低電位側電圧ＶＣＯＭＬが供給される。スイッチ素子ＳＷＬＫの他端は、ゲート線ＧＫにより選択可能な画素電極と並列に設けられるすべての蓄積容量の他端に電気的に接続される。
【００４３】
デマルチプレクサＤＭＵＸＬは、ソース電圧供給線ＳＬに時分割で供給された階調電圧を、ソース線ＳＲＬ、ＳＧＬ、ＳＢＬに分割して供給する。デマルチプレクサＤＭＵＸＬは、ソースドライバ２０からのマルチプレクス制御信号に基づいて、ソース電圧供給線ＳＬの階調電圧を各ソース線に分離する。
【００４４】
なお、対向電極ＣＥには、所与の固定電圧ＬＣＣＯＭが供給される。固定電圧ＬＣＣＯＭは、電源回路５０に含まれる固定電圧生成回路により生成される。
【００４５】
ソースドライバ２０は、階調データに基づいて表示パネル１２のソース電圧供給線Ｓ１〜ＳＮを駆動する。ソースドライバ２０がソース電圧供給線Ｓ１〜ＳＮを駆動するとき、上述のようにデマルチプレクサＤＭＵＸ１〜ＤＭＵＸＮにより分離制御されるため、ソースドライバ２０は、ソース線ＳＲ１、ＳＧ１、ＳＢ１、ＳＲ２、ＳＧ２、ＳＢ２、・・・、ＳＲＮ、ＳＧＮ、ＳＢＮを駆動できる。一方、ゲートドライバ３８は、表示パネル１２のゲート線Ｇ１〜ＧＭを走査（順次駆動）する。
【００４６】
表示コントローラ４０は、図示しない中央演算処理装置（Central Processing Unit：ＣＰＵ）等のホストにより設定された内容に従って、ソースドライバ２０、ゲートドライバ３８及び電源回路５０を制御する。より具体的には、表示コントローラ４０は、ソースドライバ２０及びゲートドライバ３８に対しては、例えば動作モードの設定や内部で生成した垂直同期信号や水平同期信号の供給を行い、電源回路５０に対しては、極性反転電圧ＶＣＯＭの電圧レベルの極性反転タイミングの制御を行う。
【００４７】
電源回路５０は、外部から供給される基準電圧に基づいて、表示パネル１２の駆動に必要な各種の電圧レベル（階調電圧）や、対向電極ＣＥの固定電圧や、極性反転電圧ＶＣＯＭ（高電位側電圧ＶＣＯＭＨ、低電位側電圧ＶＣＯＭＬ）の電圧レベルを生成する。
【００４８】
このような構成の液晶表示装置１０は、表示コントローラ４０の制御の下、外部から供給される階調データに基づいて、ソースドライバ２０、ゲートドライバ３８及び電源回路５０が協調して表示パネル１２を駆動する。
【００４９】
図１では、ＲＧＢの各色成分を表示するために１画素が３ドットで構成され、各色成分毎にソース線が設けられているものとして説明したが、１画素が２ドット、４ドット以上のドット数で構成されていてもよい。
【００５０】
なお、図１では、液晶表示装置１０が表示コントローラ４０を含む構成になっているが、表示コントローラ４０を液晶表示装置１０の外部に設けてもよい。或いは、表示コントローラ４０と共にホストを液晶表示装置１０に含めるようにしてもよい。また、ソースドライバ２０、ゲートドライバ３８、表示コントローラ４０、電源回路５０の一部又は全部を表示パネル１２上に形成してもよい。
【００５１】
また図１において、ソースドライバ２０、ゲートドライバ３８及び電源回路５０を集積化して、半導体装置（集積回路、ＩＣ）として表示ドライバ６０を構成してもよい。
【００５２】
図２に、本実施形態における液晶表示装置の他の構成例を示す。
【００５３】
図２では、表示パネル１２上（パネル基板上）に、ソースドライバ２０、ゲートドライバ３８及び電源回路５０を含む表示ドライバ６０が形成されている。このように表示パネル１２は、複数のゲート線と、複数のソース線と、複数のゲート線の各ゲート線及び複数のソース線の各ソース線とに接続された複数の画素（画素電極）と、複数のソース線を駆動するソースドライバと、複数のゲート線を走査するゲートドライバとを含むように構成することができる。表示パネル１２の画素形成領域４４に、複数の画素が形成されている。各画素は、ソースにソース線が接続されゲートにゲート線が接続されたＴＦＴと、該ＴＦＴのドレインに接続された画素電極とを含むことができる。
【００５４】
なお図２では、表示パネル１２上においてゲートドライバ３８及び電源回路５０のうち少なくとも１つが省略された構成であってもよい。
【００５５】
また図１又は図２において、表示ドライバ６０が、表示コントローラ４０を内蔵してもよい。或いは図１又は図２において、表示ドライバ６０が、ソースドライバ２０及びゲートドライバ３８のいずれか一方と、電源回路５０とを集積化した半導体装置であってもよい。
【００５６】
図３に、図１又は図２のゲートドライバ３８の構成例を示す。
【００５７】
ゲートドライバ３８は、シフトレジスタ５２、レベルシフタ５４、出力バッファ５６を含む。
【００５８】
シフトレジスタ５２は、各ゲート線に対応して設けられ、順次接続された複数のフリップフロップを含む。このシフトレジスタ５２は、クロック信号ＣＬＫに同期してイネーブル入出力信号ＥＩＯをフリップフロップに保持すると、順次クロック信号ＣＬＫに同期して隣接するフリップフロップにイネーブル入出力信号ＥＩＯをシフトする。ここで入力されるイネーブル入出力信号ＥＩＯは、表示コントローラ４０から供給される垂直同期信号である。
【００５９】
レベルシフタ５４は、シフトレジスタ５２からの電圧レベルを、表示パネル１２の液晶素子とＴＦＴのトランジスタ能力とに応じた電圧レベルにシフトする。この電圧レベルとしては、高い電圧レベルが必要とされるため、他のロジック回路部とは異なる高耐圧プロセスが用いられる。
【００６０】
出力バッファ５６は、レベルシフタ５４によってシフトされた走査電圧をバッファリングしてゲート線に出力し、ゲート線を駆動する。
【００６１】
図４に、図１又は図２の電源回路５０の構成例を示す。
【００６２】
電源回路５０は、正方向２倍昇圧回路６２、走査電圧生成回路６４、固定電圧生成回路６６、極性反転電圧生成回路６８を含む。この電源回路５０には、システム接地電源電圧ＶＳＳ及びシステム電源電圧ＶＤＤが供給される。
【００６３】
正方向２倍昇圧回路６２には、システム接地電源電圧ＶＳＳ及びシステム電源電圧ＶＤＤが供給される。そして正方向２倍昇圧回路６２は、システム接地電源電圧ＶＳＳを基準に、システム電源電圧ＶＤＤを正方向に２倍に昇圧した電源電圧ＶＯＵＴを生成する。即ち正方向２倍昇圧回路６２は、システム接地電源電圧ＶＳＳとシステム電源電圧ＶＤＤとの間の電圧差を２倍に昇圧する。このような正方向２倍昇圧回路６２は、公知のチャージポンプ回路により構成できる。電源電圧ＶＯＵＴは、ソースドライバ２０、走査電圧生成回路６４、固定電圧生成回路６６や極性反転電圧生成回路６８に供給される。なお正方向２倍昇圧回路６２は、２倍以上の昇圧倍率で昇圧後にレギュレータで電圧レベルを調整して、システム電源電圧ＶＤＤを正方向に２倍に昇圧した電源電圧ＶＯＵＴを出力することが望ましい。
【００６４】
走査電圧生成回路６４には、システム接地電源電圧ＶＳＳ及び電源電圧ＶＯＵＴが供給される。そして走査電圧生成回路６４は、走査電圧を生成する。走査電圧は、ゲートドライバ３８によって駆動されるゲート線に印加される電圧である。この走査電圧の高電位側電圧はＶＤＤＨＧであり、低電位側電圧はＶＥＥである。
【００６５】
固定電圧生成回路６６には、システム接地電源電圧ＶＳＳ及び電源電圧ＶＯＵＴが供給される。そして固定電圧生成回路６６は、例えばシステム接地電源電圧ＶＳＳ及び電源電圧ＶＯＵＴの中間電圧（＝（ＶＯＵＴ＋ＶＳＳ）／２）を固定電圧ＬＣＣＯＭとして生成する。この固定電圧ＬＣＣＯＭは、極性反転タイミングにかかわらず対向電極ＣＥに印加される。
【００６６】
極性反転電圧生成回路６８は、極性反転電圧ＶＣＯＭの高電位側電圧ＶＣＯＭＨ、該極性反転電圧の低電位側電圧ＶＣＯＭＬを生成する。高電位側電圧ＶＣＯＭＨ又は低電位側電圧ＶＣＯＭＬは、例えば表示パネル１２において極性反転信号ＰＯＬに基づいて、蓄積容量の他端に印加されるようになっている。極性反転信号ＰＯＬは、極性反転タイミングに合わせて表示コントローラ４０によって生成される。
【００６７】
図５に、図１又は図２の表示パネル１２の駆動波形の一例を示す。
【００６８】
ソース線には、階調データの階調値に応じた階調電圧（広義には階調信号）ＤＬＶが印加される。図５では、システム接地電源電圧ＶＳＳ（＝０Ｖ）を基準に、５Ｖの振幅の階調電圧ＤＬＶが印加されている。
【００６９】
ゲート線には、非選択時において非選択電圧として低電位側電圧ＶＥＥ（＝−１０Ｖ）、選択時において選択電圧として高電位側電圧ＶＤＤＨＧ（＝１５Ｖ）の走査電圧ＧＬＶが印加される。
【００７０】
また、極性反転電圧ＶＣＯＭとして、高電位側電圧ＶＣＯＭＨ（＝３Ｖ）又は低電位側電圧ＶＣＯＭＬ（＝−２Ｖ）が蓄積容量の他端に印加される。そして所与の電圧を基準とした液晶の電圧レベルの極性が、極性反転タイミングに合わせて反転している。図５では、いわゆる走査ライン反転駆動時の波形を示している。この極性反転タイミングに合わせて、ソース線の階調電圧ＤＬＶもまた、所与の電圧を基準に、その極性が反転している。
【００７１】
ところで液晶素子は、直流電圧を長時間印加すると劣化するという性質がある。このため、液晶素子に印加する電圧の極性を所定期間毎に反転させる駆動方式が必要になる。このような駆動方式としては、フレーム反転駆動、走査（ゲート）ライン反転駆動、データ（ソース）ライン反転駆動、ドット反転駆動等がある。
【００７２】
このうち、フレーム反転駆動は、消費電力は低いが、画質がそれほど良くないという不利点がある。また、データライン反転駆動、ドット反転駆動は、画質は良いが、表示パネルの駆動に高い電圧が必要になるという不利点がある。
【００７３】
本実施形態では、走査ライン反転駆動を採用している。この走査ライン反転駆動では、液晶素子に印加される電圧が走査期間毎（走査線毎）に極性反転される。例えば、第１の走査期間（走査線）では正極性の電圧が液晶素子に印加され、第２の走査期間では負極性の電圧が印加され、第３の走査期間では正極性の電圧が印加される。一方、次のフレームにおいては、今度は、第１の走査期間では負極性の電圧が液晶素子に印加され、第２の走査期間では正極性の電圧が印加され、第３の走査期間では負極性の電圧が印加されるようになる。
【００７４】
そして、この走査ライン反転駆動では、極性反転電圧の電圧レベルが走査期間毎に極性反転される。
【００７５】
より具体的には図６に示すように、正極の期間Ｔ１（第１の期間）では極性反転電圧の電圧レベルは低電位側電圧ＶＣＯＭＬになり、負極の期間Ｔ２（第２の期間）では高電位側電圧ＶＣＯＭＨになる。そして、このタイミングに合わせてソース線に印加される階調電圧も、その極性が反転する。なお、低電位側電圧ＶＣＯＭＬは、所与の電圧レベルを基準として高電位側電圧ＶＣＯＭＨの極性を反転した電圧レベルである。
【００７６】
ここで、正極の期間Ｔ１は、ソース線の階調電圧が供給された画素電極の電圧レベルが対向電極ＣＥの電圧レベルよりも高くなる期間である。この期間Ｔ１では液晶素子に正極性の電圧が印加されることになる。一方、負極の期間Ｔ２は、ソース線の階調電圧が供給された画素電極の電圧レベルが対向電極ＣＥの電圧レベルよりも低くなる期間である。この期間Ｔ２では液晶素子に負極性の電圧が印加されることになる。
【００７７】
このように極性反転電圧を用いることで、表示パネルの駆動に必要な電圧を低くすることができる。これにより、駆動回路の耐圧を低くでき、駆動回路の製造プロセスの簡素化、低コスト化を図ることができる。
【００７８】
図７に、本実施形態における液晶表示装置の制御例のタイミング図を示す。
【００７９】
図７では、ゲート線ＧＫに対応して設けられたスイッチ回路の制御例のみを示すが、他のゲート線についても同様である。スイッチ素子ＳＷＨＫ、ＳＷＬＫは、排他的にオンするようになっている。即ち、スイッチ素子ＳＷＨＫがオフのときスイッチ素子ＳＷＬＫがオンとなり、スイッチ素子ＳＷＨＫがオンのときスイッチ素子ＳＷＬＫがオフとなる。スイッチ素子ＳＷＨＫがオンのときスイッチ回路は高電位側電圧ＶＣＯＭＨを出力し、スイッチ素子ＳＷＬＫがオンのときスイッチ回路は低電位側電圧ＶＣＯＭＬを出力する。
【００８０】
ゲート線ＧＫが選択される１水平走査期間内に、デマルチプレクサＤＭＵＸＬに入力されるマルチプレクス制御信号ＲＳＥＬ、ＧＳＥＬ、ＢＳＥＬが順番にオンとなる。マルチプレクス制御信号ＲＳＥＬがオンのとき、ソース電圧供給線ＳＬの電圧がソース線ＳＲＬに供給される。マルチプレクス制御信号ＧＳＥＬがオンのとき、ソース電圧供給線ＳＬの電圧がソース線ＳＧＬに供給される。マルチプレクス制御信号ＢＳＥＬがオンのとき、ソース電圧供給線ＳＬの電圧がソース線ＳＢＬに供給される。
【００８１】
１．１  容量結合駆動方式の概略
ここで、容量結合駆動方式の概略について説明する。
【００８２】
まず、液晶容量（広義には素子容量）ＣＬＫＬ−Ｒの容量値をＣＬ、蓄積容量ＣＳＫＬ−Ｒの容量値をＣＳ、画素電極に供給される階調電圧をＧＶとする。ここで、極性反転電圧ＶＣＯＭが高電位側電圧ＶＣＯＭＨ（例えば５Ｖ）、低電位側電圧ＶＣＯＭＬ（例えば０Ｖ）とすると、電荷量保存の法則により、極性反転タイミングの前後において下記の式が成立する。
【００８３】
ＣＬ×ＧＶ＋ＣＳ×（ＧＶ＋０）＝ＣＬ×ＧＶ＋ＣＳ×（ＧＶ＋５）
＝ＣＬ×ＧＶ＋ＣＳ×ＧＶ＋５×ＣＳ    ・・・（１）
（１）式において、ＣＬとＣＳとが等しいと仮定すると、５×ＣＳの電荷量が液晶容量ＣＬＫＬ−Ｒと蓄積容量ＣＳＫＬ−Ｒとに再分配される。そのため、画素電極ＰＥＫＬ−Ｒの電圧が、例えば２．５（＝５／２）Ｖだけ上昇する。このように、ＣＬ、ＣＳ、ＶＣＯＭＨ、ＶＣＯＭＬにより定まる一定電圧だけ、画素電極ＰＥＫＬ−Ｒの電圧を変化させることができる。例えば、極性反転電圧ＶＣＯＭを低電位側電圧ＶＣＯＭＬから高電位側電圧ＶＣＯＭＨに切り替えることで、画素電極の電圧を一定電圧だけ上げることができる。また、極性反転電圧ＶＣＯＭを高電位側電圧ＶＣＯＭＨから低電位側電圧ＶＣＯＭＬに切り替えることで、画素電極の電圧を一定電圧だけ下げることができる。
【００８４】
このように、階調電圧にかかわらず画素電極の電圧を一定電圧だけ上げたり下げたりできるため、階調電圧ＧＶの振幅を下げることができるようになり、より一層の低消費電力化を実現できるようになる。
【００８５】
１．２  本実施形態の説明
ところで、ソース線と対向電極、ソース線と極性反転電圧ＶＣＯＭが印加される電極は、容量結合されている。そのため、ソース線の電位が変動すると、極性反転電圧ＶＣＯＭの電位もまた変動してしまう。
【００８６】
図８に、本実施形態の比較例における液晶表示装置の動作説明図を示す。
【００８７】
例えば、デマルチプレクサＤＭＵＸＬのマルチプレクス制御信号ＲＳＥＬがオンとなって、ソース線ＳＲＬの電位が変動すると、極性反転電圧ＶＣＯＭの電位もまた変動する。図８では、ソース線ＳＲＬの電位が上昇すると、容量結合された極性反転電圧ＶＣＯＭの印加電極の電位もまた上昇している（ＣＰ１）。極性反転電圧ＶＣＯＭの電位は、スイッチ回路のスイッチ素子ＳＷＨＫ、ＳＷＬＫを介して元に戻る。
【００８８】
ところが、スイッチ回路のスイッチ素子ＳＷＨＫ、ＳＷＬＫのオン抵抗が大きい場合、極性反転電圧ＶＣＯＭの印加電極の寄生容量とスイッチ素子のオン抵抗との積で定まる時定数に従って、該印加電極の電圧が変動する。その結果、図８に示すように、極性反転電圧ＶＣＯＭの電位が元の電位に戻らない事態が発生する（ＣＰ２）。これにより、液晶の印加電圧が不十分となり、クロストークの発生の要因となる。この現象は、表示パネル１２の高解像度、多階調化が進むほど顕著となり、画質の劣化を招く。
【００８９】
そこで、本実施形態では、上記のような容量結合駆動方式に好適な液晶表示装置等を提供する。
【００９０】
図９に、本実施形態における液晶表示装置の駆動原理の説明図を示す。
【００９１】
図９に示すようにマルチプレクス制御信号ＲＳＥＬがオンとなってソース線ＳＲＬの電位が上昇すると、容量結合された極性反転電圧ＶＣＯＭの印加電極の電位もまた上昇する。このとき、本実施形態におけるソースドライバ２０は、当該走査ラインのＲ成分の階調データ（又は階調データを電圧値に変換した電圧値変換データ）の評価値（例えば当該走査ラインのＲ成分の階調データ又は電圧値変換データの加算値）に基づいて、オフセット値を求める。そして、ソースドライバ２０は、該オフセット値とＲ成分の各階調データとを加算したデータに対応した階調電圧（階調信号）をソース線ＳＲＬに供給する。こうすることで、例えばソース線ＳＲＬの電位は、本来与えるべき階調電圧より高電位側にシフトする（ＣＰ１０）。その後、ソースドライバ２０は、オフセット値をキャンセルして本来与えるべき階調電圧をソース線ＳＲＬに印加する（ＣＰ１１）。
【００９２】
この結果、極性反転電圧ＶＣＯＭの電位は、スイッチ回路のスイッチ素子ＳＷＨＫ、ＳＷＬＫを介して元に戻る。しかしながら、オフセット値を与えて駆動した後に、該オフセット値をキャンセルして駆動させるため、ソース線ＳＲＬが早期に安定化し、極性反転電圧ＶＣＯＭの変動分が抑えられる（ＣＰ１２）。従って、たとえスイッチ回路のスイッチ素子ＳＷＨＫ、ＳＷＬＫのオン抵抗が大きい場合であっても、極性反転電圧ＶＣＯＭの印加電極の電圧変動をより短い時間で抑えられるようになる。これにより、液晶の印加電圧が不十分となる事態を回避し、クロストークの発生を抑えられるようになる。
【００９３】
１．３  ソースドライバ
１．３．１  第１の構成例
図１０に、本実施形態の第１の構成例におけるソースドライバの構成例のブロック図を示す。
【００９４】
第１の構成例におけるソースドライバ１００は、図１又は図２のソースドライバ２０として液晶表示装置への適用が可能となっている。以下では、１画素が３ドットで構成されているものとし、Ｒ成分、Ｇ成分、Ｂ成分の順番にソース線が駆動されるものとする。
【００９５】
第１の構成例におけるソースドライバ１００は、シフトレジスタ２２、ラインラッチ２４、２６、Ｒ成分用オフセット値演算部（広義にはオフセット値演算部）２８Ｒ、Ｇ成分用オフセット値演算部２８Ｇ、Ｂ成分用オフセット値演算部２８Ｂ、多重化回路３０、階調データ補正部３２１〜３２Ｎ、基準電圧発生回路３３、ＤＡＣ３４（Digital-to-Analog Converter）（広義にはデータ電圧生成回路）、ソース線駆動回路３５、マルチプレクス駆動制御部３６を含む。即ち、オフセット値演算部が、１画素を構成する色成分毎に設けられる。
【００９６】
シフトレジスタ２２は、各ソース線に対応して設けられ、順次接続された複数のフリップフロップを含む。このシフトレジスタ２２は、クロック信号ＣＬＫに同期してイネーブル入出力信号ＥＩＯを保持すると、順次クロック信号ＣＬＫに同期して隣接するフリップフロップにイネーブル入出力信号ＥＩＯをシフトする。
【００９７】
ラインラッチ２４には、表示コントローラ４０から例えば１８ビット（６ビット（階調データ）×３（ＲＧＢ各色））単位で階調データ（ＤＩＯ）が入力される。ラインラッチ２４は、この階調データ（ＤＩＯ）を、シフトレジスタ２２の各フリップフロップで順次シフトされたイネーブル入出力信号ＥＩＯに同期してラッチする。
【００９８】
ラインラッチ２６は、表示コントローラ４０から供給される水平同期信号ＬＰに同期して、ラインラッチ２４でラッチされた１水平走査単位の階調データをラッチする。
【００９９】
Ｒ成分用オフセット値演算部２８Ｒは、Ｒ成分用の階調データに基づいてＲ成分用のオフセット値（第１の色成分用オフセット値）を求める。より具体的には、Ｒ成分用オフセット値演算部２８Ｒは、１走査ライン（１水平走査）分のＲ成分用階調データに基づいてＲ成分用のオフセット値を求める。例えばＲ成分用オフセット値演算部２８Ｒは、１走査ライン（１水平走査）分のＲ成分用階調データを加算し、加算結果に対応したオフセット値を出力できる。
【０１００】
Ｇ成分用オフセット値演算部２８Ｇは、Ｇ成分用の階調データに基づいてＧ成分用のオフセット値（第２の色成分用オフセット値）を求める。より具体的には、Ｇ成分用オフセット値演算部２８Ｇは、１走査ライン（１水平走査）分のＧ成分用階調データに基づいてＧ成分用のオフセット値を求める。例えばＧ成分用オフセット値演算部２８Ｇは、１走査ライン（１水平走査）分のＧ成分用階調データを加算し、加算結果に対応したオフセット値を出力できる。
【０１０１】
Ｂ成分用オフセット値演算部２８Ｂは、Ｂ成分用の階調データに基づいてＢ成分用のオフセット値（第３の色成分用オフセット値）を求める。より具体的には、Ｂ成分用オフセット値演算部２８Ｂは、１走査ライン（１水平走査）分のＢ成分用階調データに基づいてＢ成分用のオフセット値を求める。例えばＢ成分用オフセット値演算部２８Ｂは、１走査ライン（１水平走査）分のＢ成分用階調データを加算し、加算結果に対応したオフセット値を出力できる。
【０１０２】
なお、Ｒ成分用オフセット値演算部２８Ｒ、Ｇ成分用オフセット値演算部２８Ｇ及びＢ成分用オフセット値演算部２８Ｂの各色成分用オフセット値演算部は、クロック信号ＣＬＫ、イネーブル入出力信号ＥＩＯ、階調データＤＩＯから、直接、順次１ライン分の総和データを生成するようにしてもよい。この場合、各色成分用オフセット値演算部は、例えば、クロック信号ＣＬＫ及びイネーブル入出力信号ＥＩＯにより生成されたタイミングで、階調データＤＩＯを順次加算していけばよい。
【０１０３】
多重化回路３０は、各色成分の階調データ及びオフセット値をソース出力毎に時分割多重する。より具体的には、多重化回路３０は、１画素を構成するＲ成分用の階調データ、Ｇ成分用の階調データ及びＢ成分用の階調データを時分割多重する。また多重化回路３０は、１画素を構成するＲ成分用のオフセット値、Ｇ成分用のオフセット値及びＢ成分用のオフセット値を時分割多重する。時分割多重タイミングは、マルチプレクス駆動制御部３６により規定される。
【０１０４】
マルチプレクス駆動制御部３６は、ソース電圧供給線の階調電圧の時分割タイミングを規定するマルチプレクス制御信号ＲＳＥＬ、ＧＳＥＬ、ＢＳＥＬを生成する。より具体的には、マルチプレクス駆動制御部３６は、１水平走査期間内に、マルチプレクス制御信号ＲＳＥＬ、ＧＳＥＬ、ＢＳＥＬの１つが順番にアクティブとなるようにマルチプレクス制御信号ＲＳＥＬ、ＧＳＥＬ、ＢＳＥＬを生成する。多重化回路３０は、マルチプレクス制御信号ＲＳＥＬ、ＧＳＥＬ、ＢＳＥＬに基づいて、階調電圧を時分割でソース電圧供給線に供給するように多重化を行う。なお、マルチプレクス制御信号ＲＳＥＬ、ＧＳＥＬ、ＢＳＥＬは、表示パネル１２のデマルチプレクサＤＭＵＸ１〜ＤＭＵＸＮにも供給される。
【０１０５】
階調データ補正部３２１〜３０Ｎの各階調データ補正部は、時分割多重された各色成分の階調データを、同様に時分割多重された各色成分のオフセット値を用いて補正する。より具滝には、各階調データ補正部は、各色成分の階調データと各色成分のオフセット値とを加算することで、各色成分の階調データを補正する。
【０１０６】
基準電圧発生回路３３は、６４（＝２６）種類の基準電圧を生成する。基準電圧発生回路３３によって生成された６４種類の基準電圧は、ＤＡＣ３４に供給される。
【０１０７】
ＤＡＣ（データ電圧生成回路）３４は、各ソース線に供給すべきアナログのデータ電圧を生成する。具体的にはＤＡＣ３４は、多重化回路３０からのデジタルの階調データに基づいて、基準電圧発生回路３３からの基準電圧のいずれかを選択し、デジタルの階調データに対応するアナログのデータ電圧を出力する。
【０１０８】
ソース線駆動回路３５は、ＤＡＣ３４からのデータ電圧をバッファリングしてソース線に出力し、ソース線を駆動する。具体的には、ソース線駆動回路３５は、各ソース線毎に設けられたボルテージフォロワ接続の演算増幅器ＯＰＣ（広義にはインピーダンス変換回路）を含み、これらの各演算増幅器ＯＰＣが、ＤＡＣ３４からのデータ電圧をインピーダンス変換して、各ソース線に出力する。
【０１０９】
なお、図１０では、デジタルの階調データをデジタル・アナログ変換して、ソース線駆動回路３５を介してソース線に出力する構成を採用しているが、アナログの映像信号をサンプル・ホールドして、ソース線駆動回路３５を介してソース線に出力する構成を採用することもできる。
【０１１０】
図１０において、１画素を構成する３ドット分の階調データとオフセット値とをそれぞれ多重化する多重化回路３０の回路部分と、ＤＡＣ３４の１ソース出力分の回路部分と、ソース線駆動回路３５の演算増幅器ＯＰＣとを、ソース線駆動部とを言うことができる。
【０１１１】
図１１に、Ｒ成分用オフセット値演算部２８Ｒの構成例のブロック図を示す。図１１のＧ成分用オフセット値演算部２８Ｇ、Ｂ成分用オフセット値演算部２８Ｂは、それぞれＲ成分用オフセット値演算部２８Ｒと同様の構成を有している。
【０１１２】
Ｒ成分用オフセット値演算部２８Ｒには、１走査ライン分のＲ成分用の階調データが順番に入力されるようになっている。より具体的には、階調データがクロック信号ＣＬＫ（ドットクロックＤＣＫ）に同期して順番に入力される。Ｒ成分用オフセット値演算部２８Ｒは、変換電圧値生成部１１０Ｒ、ラッチ１１２Ｒ、加算器１１４Ｒ、ラッチ１１６Ｒ、上位ビットラッチ１１８Ｒ、オフセット値変換部１２０Ｒを含む。
【０１１３】
変換電圧値生成部１１０Ｒは、階調データの加算結果を評価してオフセット値を求める場合に該オフセット値による誤差を低減させるために、階調データを変換電圧値データに変換する処理を行う。これ以降、変換電圧値データを、補正後の階調データとして用いる。
【０１１４】
図１２に、図１１の変換電圧値生成部１１０Ｒの動作説明図を示す。
【０１１５】
図１１の変換電圧値生成部１１０Ｒは、図１２に示す表示パネル１２の階調特性に従って、階調データを変換電圧値データに変換する。こうすることで、表示パネル１２の階調特性が加味されてオフセット値が求められるため、オフセット値による極性反転電圧ＶＣＯＭの変動を確実に抑えることが可能となる。
【０１１６】
図１１において、ラッチ１１２Ｒは、ドットクロックＤＣＫに同期して変換電圧値生成部１１０Ｒからの変換電圧値データを、補正後の階調データとして取り込む。またラッチ１１６Ｒは、ドットクロックＤＣＫを反転させた反転ドットクロックＸＤＣＫに同期して、ラッチパルスＬＰの変化タイミングで入力データを取り込む。加算器１１４Ｒは、ラッチ１１２Ｒのデータと、ラッチ１１６Ｒのデータとを加算する。この加算器１１４Ｒの加算結果が、ラッチ１１６Ｒの入力データとなる。
【０１１７】
上位ビットラッチ１１８Ｒは、データイネーブル信号ＸＤＥにより、ラッチ１１６Ｒに取り込まれた例えば加算データのうち例えば上位４ビットを取り込む。オフセット値変換部１２０Ｒは、上位ビットラッチ１１８Ｒで取り込まれた加算データの上位ビットデータに対応したオフセット値を、Ｒ成分用オフセット値として出力する。
【０１１８】
図１３に、図１１のオフセット値変換部１２０Ｒの動作説明図を示す。
【０１１９】
図１１のオフセット値変換部１２０Ｒは、図１３に示すテーブルに従って、上位ビットラッチ１１８Ｒに取り込まれた加算データの上位ビットデータＲＳＵＭに対応したオフセット値Ｒｏｆｆｓｅｔを出力する。
【０１２０】
図１３では、上位ビットラッチ１１８Ｒが、加算データの上位４ビットのデータを取り込むものとする。このとき、上位ビットデータＲＳＵＭとして１６（＝２４）種類のデータが入力されるのに対し、オフセット値変換部１２０Ｒは、１６種類より少ない、例えば８種類のオフセット値Ｒｏｆｆｓｅｔを出力できる。
【０１２１】
こうして変換されたＲ成分用オフセット値、Ｇ成分用オフセット値、Ｂ成分用オフセット値は、当該水平走査期間の各色成分用オフセット値として多重化回路３０に供給される。
【０１２２】
図１４に、図１０の多重化回路３０、階調データ補正部３２１〜３２Ｎの構成例を示す。
【０１２３】
多重化回路３０は、オフセット値用マルチプレクサ１２１と、ソース出力毎に設けられた階調データ用マルチプレクサ１２２１〜１２２Ｎとを含む。
【０１２４】
オフセット値用マルチプレクサ１２１は、図１０のＲ成分用オフセット値演算部２８ＲからのＲ成分用オフセット値Ｒｏｆｆｓｅｔ、Ｇ成分用オフセット値演算部２８ＧからのＧ成分用オフセット値Ｇｏｆｆｓｅｔ、Ｂ成分用オフセット値演算部２８ＢからのＢ成分用オフセット値Ｇｏｆｆｓｅｔを、マルチプレクス駆動制御部３６からのマルチプレクス制御信号ＲＳＥＬ、ＧＳＥＬ、ＢＳＥＬにより規定される時分割タイミングで多重化する。オフセット値用マルチプレクサ１２１により多重化されたオフセット値は、階調データ補正部３２１〜３２Ｎの各階調データ補正部に供給される。
【０１２５】
階調データ用マルチプレクサ１２２１〜１２２Ｎの各階調データ用マルチプレクサは、１画素を構成するＲ成分用階調データＲＤＡＴＡ、Ｇ成分用階調データＧＤＡＴＡ及びＢ成分用階調データＢＤＡＴＡを、マルチプレクス駆動制御部３６からのマルチプレクス制御信号ＲＳＥＬ、ＧＳＥＬ、ＢＳＥＬにより規定される時分割タイミングで多重化する。各階調データ用マルチプレクサにより多重化された階調データは、階調データ補正部３２１〜３２Ｎの各階調データ補正部に供給される。
【０１２６】
図１５に、図１４の各階調データ用マルチプレクサの動作説明図を示す。
【０１２７】
図１５において、各階調データ用マルチプレクサによって多重化されるＲ成分用階調データ、Ｇ成分用階調データ及びＢ成分用階調データを、ＧＤ１、ＧＤ２、ＧＤ３とする。マルチプレクス駆動制御部３６によって生成されたマルチプレクス制御信号ＲＳＥＬ、ＧＳＥＬ、ＢＳＥＬは、それぞれ１水平走査期間内に例えば１度ずつアクティブとなる信号である。各階調データ用マルチプレクサでは、マルチプレクス制御信号ＲＳＥＬがアクティブとなったときはＲ成分用の階調データＧＤ１が選択出力され、マルチプレクス制御信号ＧＳＥＬがアクティブとなったときはＧ成分用の階調データＧＤ２が選択出力され、マルチプレクス制御信号ＢＳＥＬがアクティブとなったときはＢ成分用の階調データＧＤ３が選択出力される。その結果、各階調データ用マルチプレクサは、Ｒ成分用、Ｇ成分用及びＢ成分用の階調データＧＤ１〜ＧＤ３が時分割多重化された多重化データを生成し、該多重化データを階調データ補正部３２１〜３２Ｎに供給することができる。
【０１２８】
階調データ補正部３２１〜３２Ｎの各階調データ補正部は、ソース出力毎に多重化された多重化データと、多重化されたオフセット値とを加算する。各階調データ補正部は、多重化データのＲ成分用階調データと多重化されたオフセット値のうちＲ成分用オフセット値とを加算し、多重化データのＧ成分用階調データと多重化されたオフセット値のうちＧ成分用オフセット値とを加算し、多重化データのＢ成分用階調データと多重化されたオフセット値のうちＢ成分用オフセット値とを加算する。この結果、時分割多重された状態で、各階調データにオフセット値が加算される。こうして補正された階調データは、ＤＡＣ３４に供給される。
【０１２９】
なお、ＤＡＣ３４には、階調データ補正部３２１〜３２Ｎの各階調データ補正部により補正された階調データを多重化したデータが供給された後、所定期間が経過した後に、各階調データ補正部による補正前の階調データを多重化したデータが供給されるようになっている。
【０１３０】
図１０では、多重化回路３０の後段側に階調データ補正部３２１〜３２Ｎを設けることで、加算器をソース出力分だけ設けるだけで済む。なお、多重化回路３０の前段側に階調データ補正部を設けてもよい。この場合、多重化前の１走査ラインのドット数分だけ加算器を用意する必要がある。
【０１３１】
ＤＡＣ３４の各デコーダは、多重化データに多重化された階調データＧＤ１〜ＧＤ３の各階調データに対応する階調電圧を、６４種類の基準電圧の中から選択する。その結果、ＤＡＣ３４の各デコーダは、多重化データに対し、第１〜第３の階調電圧が多重化された階調電圧を出力する。即ち、ＤＡＣ３４は、各階調電圧が、多重化回路３０によって多重化された各階調データに対応した第１〜第３の階調電圧を生成する。
【０１３２】
図１６に、図１０の基準電圧発生回路３３、ＤＡＣ３４及びソース線駆動回路３５の構成例を示す。図１６において、階調データが６ビットのデータＤ０〜Ｄ５であり、各ビットのデータの反転データをＸＤ０〜ＸＤ５と示している。また図１６において、図１０と同一部分には同一符号を付し、適宜説明を省略する。
【０１３３】
基準電圧発生回路３３は、両端の電圧ＶＤＤＨ、ＶＳＳＨを抵抗分割して６４種類の基準電圧を生成する。各基準電圧は、６ビットの階調データにより表される各階調値に対応している。各基準電圧は、ソース電圧供給線Ｓ１〜ＳＮの各ソース線に共通に供給される。
【０１３４】
ＤＡＣ３４は、ソース電圧供給線（ソース線）毎に設けられたデコーダを含み、各デコーダは、階調データに対応した基準電圧を演算増幅器ＯＰＣに出力する。このようなＤＡＣ３４の各デコーダの出力は、ソース線駆動回路３５の各演算増幅器によって、第１〜第３の階調電圧がインピーダンス変換される。ソース線駆動回路３５の各演算増幅器ＯＰＣの出力は、ソース電圧供給線を介して表示パネル１２のデマルチプレクサに供給される。
【０１３５】
図１７に、図１又は図２のデマルチプレクサの動作説明図を示す。
【０１３６】
図１７では、ソース電圧供給線ＳＬに時分割で供給された階調電圧をソース線ＳＲＬ、ＳＧＬ、ＳＢＬに分離するデマルチプレクサＤＭＵＸＬの動作例を示すが、他のデマルチプレクサも同様である。
【０１３７】
デマルチプレクサＤＭＵＸＬは、マルチプレクス制御信号ＲＳＥＬ、ＧＳＥＬ、ＢＳＥＬを用いて、階調電圧ＧＤＶ１、ＧＤＶ２、ＧＤＶ３が多重化されたソース電圧供給線ＳＬの階調電圧を分離して、各階調電圧をソース線ＳＲＬ、ＳＧＬ、ＳＢＬに出力する。
【０１３８】
より具体的には、デマルチプレクサＤＭＵＸＬは、マルチプレクス制御信号ＲＳＥＬがアクティブのときは多重化された階調電圧（第１の階調電圧ＧＤＶ１）を第１のソース線であるソース線ＳＲＬに出力し、マルチプレクス制御信号ＧＳＥＬがアクティブのときは多重化された階調電圧（第２の階調電圧ＧＤＶ２）を第２のソース線であるソース線ＳＧＬに出力し、マルチプレクス制御信号ＢＳＥＬがアクティブのときは多重化された階調電圧（第３の階調電圧ＧＤＶ３）を第３のソース線であるソース線ＳＢＬに出力する。
【０１３９】
こうすることで、表示パネル１２において選択されたゲート線に接続されるＴＦＴのソースに階調電圧を供給できる。
【０１４０】
以上のような構成を有する第１の構成例のソースドライバ１００は、各色成分の１走査ライン分の階調データに基づいてオフセット値を求め、該オフセット値を与えて駆動した後に、該オフセット値を元に戻して駆動させることができる。そのため、オフセット値により階調電圧を高電位側又は低電位側にシフトさせて駆動できるため、ソース線ＳＲＬの電位が高速に変動させることができ、ソース線ＳＲＬが早期に安定化し、極性反転電圧ＶＣＯＭの変動分が抑えられる。従って、たとえスイッチ回路のスイッチ素子ＳＷＨＫ、ＳＷＬＫのオン抵抗が大きい場合であっても、極性反転電圧ＶＣＯＭの印加電極の電圧変動をより短い時間で抑えられるようになる。これにより、液晶の印加電圧が不十分となる事態を回避し、クロストークの発生を抑えられるようになる。
【０１４１】
１．３．２  第２の構成例
第１の構成例では、１走査ライン分の階調データに基づいてオフセット値を求めるものとして説明したが、第２の構成例では、当該走査ラインの駆動直前のソース線の寄生容量に蓄積された電荷量に対応したオフセット値を求める。そして、該オフセット値に基づいて階調データを補正してソース線を駆動できる。
【０１４２】
このような第２の構成例におけるソースドライバが、図１０の第１の構成例におけるソースドライバ１００と異なる点は、Ｒ成分用オフセット値演算部２８Ｒ、Ｇ成分用オフセット値演算部２８Ｇ及びＢ成分用オフセット値演算部２８Ｂである。
【０１４３】
図１８に、第２の構成例におけるソースドライバのＲ成分用オフセット値演算部２８Ｒ、Ｇ成分用オフセット値演算部２８Ｇ及びＢ成分用オフセット値演算部２８Ｂの構成例のブロック図を示す。図１８において、図１１と同一部分には同一符号を付し、適宜説明を省略する。また、図１８では、１水平走査期間のマルチプレクス駆動が、Ｒ成分（第１の色成分）、Ｇ成分（第２の色成分）、Ｂ成分（第３の色成分）の順番に時分割でソース線を駆動する場合について説明する。
【０１４４】
第２の構成例におけるＲ成分用オフセット値演算部が第１の構成例におけるＲ成分用オフセット値演算部と異なる点は、上位ビットラッチ１１８ＲがラッチパルスＬＰの変化タイミングでラッチ１１６Ｒのラッチデータの上位ビットデータを取り込む点である。また、オフセット値変換部１４０Ｒは、当該走査ライン（現ライン）のＲ成分の上位ビットデータ（加算データ）と、当該走査ラインの１ライン前のＧ成分の上位ビットデータ（加算データ）と、当該走査ラインの１ライン前のＢ成分の上位ビットデータ（加算データ）とに基づいて、Ｒ成分用オフセット値を出力する。
【０１４５】
第２の構成例におけるＧ成分用オフセット値演算部が第１の構成例におけるＧ成分用オフセット値演算部と異なる点は、上位ビットラッチ１１８ＧがラッチパルスＬＰの変化タイミングでラッチ１１６Ｇのラッチデータの上位ビットデータを取り込む点である。また、オフセット値変換部１４０Ｇは、当該走査ライン（現ライン）のＧ成分の上位ビットデータ（加算データ）と、当該走査ラインの１ライン前のＢ成分の上位ビットデータ（加算データ）とに基づいて、Ｇ成分用オフセット値を出力する。更に、ラッチ１３０Ｇには、ラッチパルスＬＰの変化タイミングで、上位ビットラッチ１１８Ｇのラッチデータを取り込み、当該走査ラインの１走査ライン前の上位ビットデータが保持される。
【０１４６】
第２の構成例におけるＢ成分用オフセット値演算部が第１の構成例におけるＢ成分用オフセット値演算部と異なる点は、上位ビットラッチ１１８ＢがラッチパルスＬＰの変化タイミングでラッチ１１６Ｂのラッチデータの上位ビットデータを取り込む点である。また、オフセット値変換部１４０Ｂは、当該走査ライン（現ライン）のＢ成分の上位ビットデータ（加算データ）に基づいて、Ｂ成分用オフセット値を出力する。更に、ラッチ１３０Ｂには、ラッチパルスＬＰの変化タイミングで、上位ビットラッチ１１８Ｂのラッチデータを取り込み、当該走査ラインの１走査ライン前の上位ビットデータが保持される。
【０１４７】
図１９（Ａ）に、オフセット値変換部１４０Ｒの動作説明図を示す。
【０１４８】
図１８のオフセット値変換部１４０Ｒは、図１９（Ａ）に示すテーブルに従って、上位ビットラッチ１１８Ｒに取り込まれた加算データの上位ビットデータＲＳＵＭｎ、ラッチ１３０Ｇに取り込まれた１走査ライン前のＧ成分の加算データの上位ビットデータＧＳＵＭｎ−１、ラッチ１３０Ｂに取り込まれた１走査ライン前のＢ成分の加算データの上位ビットデータＢＳＵＭｎ−１に対応したオフセット値Ｒｏｆｆｓｅｔを出力する。即ち、Ｒ成分のソース線を駆動する場合には、直前の走査ラインの駆動により蓄積されたＲ成分のソース線の電荷量、Ｇ成分のソース線の電荷量、Ｂ成分のソース線の電荷量を考慮して、当該走査ラインのＲ成分の階調電圧に対してオフセット値を重畳させる。
【０１４９】
例えば、オフセット値変換部１４０Ｒは、第１の構成例のように上位ビットデータＲＳＵＭｎからオフセット値Ｒｏｆｆｓｅｔを求め、予め用意された上位ビットデータＧＳＵＭｎ−１、ＢＳＵＭｎ−１に対応したオフセット値ＧＢＳＵＭｎ−１ｏｆｆｓｅｔとオフセット値Ｒｏｆｆｓｅｔとを加算するようにしてもよい。
【０１５０】
図１９（Ｂ）に、オフセット値変換部１４０Ｇの動作説明図を示す。
【０１５１】
図１８のオフセット値変換部１４０Ｇは、図１９（Ｂ）に示すテーブルに従って、上位ビットラッチ１１８Ｇに取り込まれた加算データの上位ビットデータＧＳＵＭｎ、ラッチ１３０Ｂに取り込まれた１走査ライン前のＢ成分の加算データの上位ビットデータＢＳＵＭｎ−１に対応したオフセット値Ｇｏｆｆｓｅｔを出力する。即ち、Ｇ成分のソース線を駆動する場合には、既にＲ成分の階調電圧が供給されているため、直前の走査ラインの駆動により蓄積されたＧ成分のソース線の電荷量、Ｂ成分のソース線の電荷量を考慮して、当該走査ラインのＧ成分の階調電圧に対してオフセット値を重畳させる。
【０１５２】
図１９（Ｃ）に、オフセット値変換部１４０Ｂの動作説明図を示す。
【０１５３】
図１８のオフセット値変換部１４０Ｂは、図１９（Ｃ）に示すテーブルに従って、上位ビットラッチ１１８Ｂに取り込まれた加算データの上位ビットデータＢＳＵＭｎに対応したオフセット値Ｂｏｆｆｓｅｔを出力する。即ち、Ｂ成分のソース線を駆動する場合には、既にＲ成分及びＧ成分の階調データが供給されているため、第１の構成例と同様に、当該走査ラインのＧ成分の階調電圧に対してオフセット値を重畳させる。
【０１５４】
即ち、Ｒ成分用オフセット値演算部２８Ｒは、１走査ライン分の階調データのうち第１〜第３の色成分の各色成分の階調データ毎に加算して第１〜第３の色成分用加算データを求めると共に、少なくとも、現走査ラインの第１の色成分用加算データ、該現走査ラインの直前の１走査ライン前の第２の色成分用加算データ、及び該現走査ラインの直前の１走査ライン前の第２の色成分用加算データに基づいて第１の色成分用オフセット値を求める。そして、階調データ補正部が、第１の色成分用オフセット値を用いて、第１の色成分用の階調データを補正する。また、Ｇ成分用オフセット値演算部２８Ｇが、少なくとも、現走査ラインの第２の色成分用加算データ、及び該現走査ラインの直前の１走査ライン前の第３の色成分用加算データに基づいて第２の色成分用オフセット値を求め、階調データ補正部が、第２の色成分用オフセット値を用いて、第２の色成分用の階調データを補正する。更に、Ｂ成分用オフセット値演算部２８Ｂが、少なくとも、現走査ラインの第３の色成分用加算データに基づいて第３の色成分用オフセット値を求め、階調データ補正部が、第３の色成分用オフセット値を用いて、第３の色成分用の階調データを補正する。
【０１５５】
以上のような構成を有する第２の構成例のソースドライバ１００によれば、当該走査ラインの駆動直前のソース線の寄生容量に蓄積された電荷量に対応したオフセット値を求めるようにしたので、第１の構成例に比べて、より確実に、ソース線ＳＲＬを早期に安定化させて、極性反転電圧ＶＣＯＭの変動分が抑えられるようになる。
【０１５６】
１．３．３  第３の構成例
第１の構成例では、１走査ライン分の階調データに基づいてオフセット値を求めるものとして説明したが、第３の構成例では、当該垂直走査期間の駆動直前の画素電極に蓄積された電荷量に対応したオフセット値を求める。そして、該オフセット値に基づいて階調データを補正してソース線を駆動できる。
【０１５７】
このような第３の構成例におけるソースドライバが、図１０の第１の構成例におけるソースドライバ１００と異なる点は、Ｒ成分用オフセット値演算部２８Ｒ、Ｇ成分用オフセット値演算部２８Ｇ及びＢ成分用オフセット値演算部２８Ｂである。
【０１５８】
図２０に、第３の構成例におけるソースドライバのＲ成分用オフセット値演算部２８Ｒの構成例のブロック図を示す。図２０において、図１１と同一部分には同一符号を付し、適宜説明を省略する。第３の構成例におけるＧ成分用オフセット値演算部２８Ｇ、Ｂ成分用オフセット値演算部２８Ｂは、図２０のＲ成分用オフセット値演算部２８Ｒと同様の構成を有している。
【０１５９】
第３の構成例におけるＲ成分用オフセット値演算部が第１の構成例におけるＲ成分用オフセット値演算部と異なる点は、上位ビットラッチ１１８ＲがラッチパルスＬＰの変化タイミングでラッチ１１６Ｒのラッチデータの上位ビットデータを取り込む点である。また、第３の構成例におけるＲ成分用オフセット値演算部は、縦方向カウンタ１６０Ｒ、アドレスデコーダ１６２Ｒ、メモリ１６４Ｒを含み、オフセット値変換部１７０Ｒが、当該走査ライン（現ライン）のＲ成分の上位ビットデータ（加算データ）と、１垂直走査期間前の当該走査ラインのＲ成分の上位ビットデータ（加算データ）とに基づいて、Ｒ成分用オフセット値を出力する。
【０１６０】
縦方向カウンタ１６０Ｒは、ラッチパルスＬＰに基づいて、１垂直走査期間内の走査ライン位置を求める。アドレスデコーダ１６２Ｒは、縦方向カウンタ１６０Ｒのカウント値に基づいて、メモリ１６４Ｒのアドレスを生成する。メモリ１６４Ｒには、アドレスデコーダ１６２Ｒによって生成されたアドレスにより特定される記憶位置に、上位ビットラッチ１１８Ｒに保持された上位ビットデータが書き込まれる。このメモリ１６４Ｒには、当該垂直走査期間の直前の垂直走査期間における各走査ラインの上位ビットデータが格納される。
【０１６１】
オフセット値変換部１７０Ｒは、上位ビットラッチ１１８Ｒに保持された上位ビットデータと、メモリ１６４Ｒから読み出された１垂直走査期間前の当該走査ラインの上位ビットデータとに基づいてＲ成分用オフセット値を求める。
【０１６２】
図２１に、オフセット値変換部１７０Ｒの動作説明図を示す。
【０１６３】
図２０のオフセット値変換部１７０Ｒは、図２１に示すテーブルに従って、上位ビットラッチ１１８Ｒに取り込まれた加算データの上位ビットデータＲＳＵＭｐ、メモリ１６４Ｒから読み出された１垂直走査期間前の当該走査ラインのＲ成分の加算データの上位ビットデータＧＳＵＭｐ−１に対応したオフセット値Ｒｏｆｆｓｅｔを出力する。即ち、直前の垂直走査期間に画素電極に充電された電荷量を考慮して、当該走査ラインのＲ成分の階調電圧に対してオフセット値を重畳させる。
【０１６４】
即ち、Ｒ成分用オフセット値演算部２８Ｒが、１走査ライン分の階調データのうち第１の色成分の階調データを加算して第１の色成分用加算データを求めると共に、現垂直走査期間における現走査ラインの第１の色成分用加算データと、現垂直走査期間の直前の垂直走査期間における現走査ラインの第１の色成分用加算データとに基づいて、オフセット値を出力する。
【０１６５】
以上のような構成を有する第３の構成例のソースドライバによれば、当該垂直走査期間の駆動直前の画素電極に蓄積された電荷量に対応したオフセット値を求めるようにしたので、第１の構成例に比べて、より確実に、ソース線ＳＲＬを早期に安定化させて、極性反転電圧ＶＣＯＭの変動分が抑えられるようになる。
【０１６６】
なお、第３の構成例におけるメモリ１６４Ｒを、第２の構成例に組み合わせて、当該走査ラインの駆動直前のソース線の寄生容量に蓄積された電荷量、及び当該垂直走査期間の駆動直前の画素電極に蓄積された電荷量に対応したオフセット値を求めてもよい。
【０１６７】
２．  変形例
２．１  第１の変形例
なお、本実施形態において、極性反転電圧ＶＣＯＭの戻りが間に合わない場合には、例えば、オフセット値に対応した期間だけ低電位側電圧ＶＣＯＭＬより低電位の電圧ＶＣＯＭＬ０を極性反転電圧ＶＣＯＭとして出力し、その後、元の低電位側電圧ＶＣＯＭＬに戻すようにしてもよい。同様に、オフセット値に対応した期間だけ高電位側電圧ＶＣＯＭＨより高電位の電圧ＶＣＯＭＨ０を極性反転電圧ＶＣＯＭとして出力し、その後、元の高電位側電圧ＶＣＯＭＨに戻すようにしてもよい。
【０１６８】
図２２に、本実施形態の第１の変形例における液晶表示装置の動作説明図を示す。なお、図２２において、図８と同一部分には同一符号を付し、適宜説明を省略する。
【０１６９】
図２２では、低電位側電圧ＶＣＯＭＬに代えて電圧ＶＣＯＭＬ０を出力する例を示している。まず、第１の変形例では、ソース線ＳＲＬの電位が上昇すると、容量結合された極性反転電圧ＶＣＯＭの印加電極の電位もまた上昇している（ＣＰ１）。極性反転電圧ＶＣＯＭの電位は、スイッチ回路のスイッチ素子ＳＷＨＫ、ＳＷＬＫを介して元に戻る。
【０１７０】
上述の実施形態に比べて、より一層極性反転電圧ＶＣＯＭの電位を判定化させるためには、上述のように求められたオフセット値に対応した期間だけ、低電位側電圧ＶＣＯＭＬの代わりに予め用意された電圧ＶＣＯＭＬ０を極性反転電圧ＶＣＯＭとして出力する。そして、上記の期間経過後、低電位側電圧ＶＣＯＭＬを極性反転電圧ＶＣＯＭとして出力する。例えば、図４の極性反転電圧生成回路６８に、高電位側電圧ＶＣＯＭＨ、低電位側電圧ＶＣＯＭＬの他に、電圧ＶＣＯＭＨ０、ＶＣＯＭＬ０を生成させて、上記の期間に応じて切り替えるようにしてもよい。
【０１７１】
即ち、ソースドライバ６８０は、蓄積容量の一端に、極性反転タイミングに同期して供給される高電位側電圧ＶＣＯＭＨ及び低電位側電圧ＶＣＯＭＬの少なくとも１つの電圧レベル（信号レベル）を、オフセット値に応じて変更することができる。より具体的には、ソースドライバ６８０は、蓄積容量の一端に、極性反転タイミングに同期して供給される高電位側電圧ＶＣＯＭＨ及び低電位側電圧ＶＣＯＭＬの少なくとも１つの電圧レベルを、オフセット値に対応した期間だけ変更する。この場合、オフセット値に対応した期間データを予めテーブルとして用意しておき、上述のようにして求められたオフセット値をインデックスとして期間データを出力させるようにすればよい。
【０１７２】
第１の変形例によれば、電位差が広がって、より急速に電荷の充放電が行われるようになり、極性反転電圧ＶＣＯＭを高速に安定化させることができるようになる。
【０１７３】
２．２  第２の変形例
本実施形態では、表示パネル１２において、時分割多重された階調電圧を分離していたが、本発明がこれに限定されるものではない。
【０１７４】
図２３に、本実施形態の第２の変形例における液晶表示装置の他の構成の概要を示す。図２３において、図１と同一部分には同一符号を付し、適宜説明を省略する。
【０１７５】
図２３では、液晶表示装置１０が、表示パネル１２に代えて表示パネル６５０、ソースドライバ２０に代えてソースドライバ６６０を備えている。表示パネル６５０は、複数のゲート線と、複数のソース線と、ゲート線及びソース線により特定される画素電極を含む。この場合、ソース線に薄膜トランジスタＴＦＴを接続し、このＴＦＴに画素電極を接続することで、アクティブマトリクス型の液晶装置を構成できる。
【０１７６】
より具体的には、表示パネル６５０は、アクティブマトリクス基板（例えばガラス基板）上にアモルファスシリコン薄膜が形成されたアモルファスシリコン液晶パネルである。アクティブマトリクス基板には、図２３のＹ方向に複数配列されそれぞれＸ方向に伸びるゲート線Ｇ１〜ＧＭ（Ｍは２以上の自然数）と、Ｘ方向に複数配列されそれぞれＹ方向に伸びるソース線Ｓ１〜ＳＮ（Ｎは２以上の自然数）とが配置されている。また、ゲート線ＧＫ（１≦Ｋ≦Ｍ、Ｋは自然数）とソース線ＳＬ（１≦Ｌ≦Ｎ、Ｌは自然数）との交差点に対応する位置に、薄膜トランジスタＴＦＴＫＬ（広義にはスイッチング素子）が設けられている。
【０１７７】
また、ゲート線ＧＫ（１≦Ｋ≦Ｍ、Ｋは自然数）とソース線ＳＬ（１≦Ｌ≦Ｎ、Ｌは自然数）との交差点に対応する位置に、薄膜トランジスタＴＦＴＫＬ（広義にはスイッチング素子）が設けられている。
【０１７８】
ソースドライバ６６０は、階調データに基づいて表示パネル６５０のソース線Ｓ１〜ＳＮを駆動する。一方、ゲートドライバ３８は、表示パネル６５０のゲート線Ｇ１〜ＧＭを走査（順次駆動）する。
【０１７９】
表示ドライバ６７０は、ソースドライバ６６０、ゲートドライバ３８及び電源回路５０を含むことができる。
【０１８０】
図２４に、図２３の液晶表示装置の更に他の構成例のブロック図を示す。図２４において、図２３と同一部分には同一符号を付し、適宜説明を省略する。
【０１８１】
図２４では、表示パネル６５０上（パネル基板上）に、ソースドライバ６６０、ゲートドライバ３８及び電源回路５０を含む表示ドライバ６７０が形成されている。このように表示パネル６５０は、複数のゲート線と、複数のソース線と、複数のゲート線の各ゲート線及び複数のソース線の各ソース線とに接続された複数の画素（画素電極）と、複数のソース線を駆動するソースドライバと、複数のゲート線を走査するゲートドライバとを含むように構成することができる。表示パネル６５０の画素形成領域４４に、複数の画素が形成されている。各画素は、ソースにソース線が接続されゲートにゲート線が接続されたＴＦＴと、該ＴＦＴのドレインに接続された画素電極とを含むことができる。
【０１８２】
なお図２４では、表示パネル６５０上においてゲートドライバ３８及び電源回路５０のうち少なくとも１つが省略された構成であってもよい。
【０１８３】
図２５に、図２３又は図２４のソースドライバ６６０の構成例のブロック図を示す。図２５において、図１０と同一部分には同一符号を付し、適宜説明を省略する。
【０１８４】
図２５の示すソースドライバ６６０が図１０のソースドライバ１００と異なる点は、ソース線駆動回路３５の出力側に分離回路６６２が設けられている点である。分離回路６６２は、各デマルチプレクサがソース線駆動回路３５の各演算増幅器に対応して設けられた複数のデマルチプレクサを含む。分離回路６６２の各デマルチプレクサは、図１又は図２の表示パネル１２の各デマルチプレクサと同様の機能を有する。従って、分離回路６６２の各デマルチプレクサは、マルチプレクス駆動制御部３６からのマルチプレクス制御信号ＲＳＥＬ、ＧＳＥＬ、ＢＳＥＬに基づいて、各演算増幅器からの時分割多重された階調電圧を分離する制御を行う。
【０１８５】
図２３〜図２５に示す表示パネル６５０を含む液晶表示装置１０、ソースドライバ６６０で駆動される場合でも、上述の液晶表示装置１０、ソースドライバ２０で駆動される場合と同様の効果を得ることができる。しかも、図２３〜図２５の場合では、より低コストのアモルファスシリコンの液晶パネルを用いることができる上に、ソースドライバ６６０の回路規模を大幅に削減できるという効果も得ることができる。
【０１８６】
２．３  第３の変形例
なお、上記の本実施形態では、マルチプレクス駆動が行われる液晶表示装置を例に説明したが、本発明は通常駆動が行われる液晶表示装置にも適用できる。
【０１８７】
図２６に、本実施形態の第３の変形例におけるソースドライバの構成例のブロック図を示す。図２６において、図１０と同一部分には同一符号を付し、適宜説明を省略する。
【０１８８】
図２６のソースドライバ６８０は、図２３又は図２４に示す表示パネル６５０の複数のソース線を駆動することができる。図２６のソースドライバ６８０が図１０のソースドライバ２０と異なる点は、多重化回路３０、マルチプレクス駆動制御部３６が省略された構成を有する点である。
【０１８９】
第３の変形例によれば、液晶表示装置を通常駆動する場合にも、上述の効果を得ることができるようになる。
【０１９０】
３．  電子機器
次に、上述の液晶表示装置（ソースドライバ、電源回路等）が適用される電子機器について説明する。
【０１９１】
３．１  投写型表示装置
上述の液晶表示装置を用いて構成される電子機器として、投写型表示装置がある。
【０１９２】
図２７に、上述の実施形態における液晶表示装置が適用された投写型表示装置の構成例のブロック図を示す。
【０１９３】
投写型表示装置７００は、表示情報出力源７１０、表示情報処理回路７２０、表示駆動回路７３０（表示ドライバ）、液晶パネル７４０（広義には表示パネル）、クロック発生回路７５０及び電源回路７６０を含んで構成される。表示情報出力源７１０は、ＲＯＭ（Read Only Memory）及びＲＡＭ（Random Access Memory）、光ディスク装置等のメモリ、画像信号を同調して出力する同調回路等を含み、クロック発生回路７５０からのクロック信号に基づいて、所定フォーマットの画像信号等の表示情報を表示情報処理回路７２０に出力する。表示情報処理回路７２０は、増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、或いはクランプ回路等を含むことができる。表示駆動回路７３０は、ゲートドライバ及びソースドライバを含んで構成され、液晶パネル７４０を駆動する。電源回路７６０は、上述の各回路に電力を供給する。
【０１９４】
図２８に、投写型表示装置の要部の概略構成図を示す。
【０１９５】
投写型表示装置は、光源８１０、ダイクロイックミラー８１３、８１４、反射ミラー８１５、８１６、８１７、入射レンズ８１８、リレーレンズ８１９、出射レンズ８２０、液晶光変調装置８２２、８２３、８２４、クロスダイクロイックプリズム８２５、投写レンズ８２６を含む。光源８１０は、メタルハライド等のランプ８１１とランプの光を反射するリフレクタ８１２とを含む。青色光・緑色光反射のダイクロイックミラー８１３は、光源８１０からの光束のうち赤色光を透過させるとともに、青色光と緑色光とを反射する。透過した赤色光は反射ミラー８１７で反射されて、赤色光用液晶光変調装置８２２に入射される。一方、ダイクロイックミラー８１３で反射された色光のうち緑色光は緑色光反射のダイクロイックミラー８１４によって反射され、緑色光用液晶光変調装置８２３に入射される。一方、青色光は第２のダイクロイックミラー８１４も透過する。青色光に対しては、長い光路により光損失を防ぐため、入射レンズ８１８、リレーレンズ８１９、出射レンズ８２０を含むリレーレンズ系からなる導光手段８２１が設けられ、これを介して青色光が青色光用液晶光変調装置８２４に入射される。各光変調回路により変調された３つの色光はクロスダイクロイックプリズム８２５に入射する。このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が形成される。以上のように、投写型表示装置の投写手段が構成される。この投写手段によって合成された光は、投写光学系である投写レンズ８２６によってスクリーン８２７に投写され、画像が拡大されて表示される。
【０１９６】
３．２  携帯電話機
また上述の液晶表示装置を用いて構成される電子機器として、携帯電話機がある。
【０１９７】
図２９に、上述の実施形態における液晶表示装置が適用された携帯電話機の構成例のブロック図を示す。図２９において、図１、図２、図２３又は図２４と同一部分には同一符号を付し、適宜説明を省略する。
【０１９８】
携帯電話機９００は、カメラモジュール９１０を含む。カメラモジュール９１０は、ＣＣＤカメラを含み、ＣＣＤカメラで撮像した画像のデータを、ＹＵＶフォーマットで表示コントローラ４０に供給する。
【０１９９】
携帯電話機９００は、表示パネル１２（表示パネル６５０。以下同様）を含む。表示パネル１２は、ソースドライバ２０（ソースドライバ６６０、６８０。以下同様）及びゲートドライバ３８によって駆動される。表示パネル１２は、複数のゲート線、複数のソース線、複数の画素を含む。
【０２００】
表示コントローラ４０は、ソースドライバ２０及びゲートドライバ３８に接続され、ソースドライバ２０に対してＲＧＢフォーマットの階調データを供給する。
【０２０１】
電源回路５０は、ソースドライバ２０及びゲートドライバ３８に接続され、各ドライバに対して、駆動用の電源電圧を供給する。また表示パネル１２に、固定電圧、極性反転電圧ＶＣＯＭを供給する。
【０２０２】
ホスト９４０は、表示コントローラ４０に接続される。ホスト９４０は、表示コントローラ４０を制御する。またホスト９４０は、アンテナ９６０を介して受信された階調データを、変復調部９５０で復調した後、表示コントローラ４０に供給できる。表示コントローラ４０は、この階調データに基づき、ソースドライバ２０及びゲートドライバ３８により表示パネル１２に表示させる。
【０２０３】
ホスト９４０は、カメラモジュール９１０で生成された階調データを変復調部９５０で変調した後、アンテナ９６０を介して他の通信装置への送信を指示できる。
【０２０４】
ホスト９４０は、操作入力部９７０からの操作情報に基づいて階調データの送受信処理、カメラモジュール９１０の撮像、表示パネル１２の表示処理を行う。
【０２０５】
図２９では、ホスト９４０又は表示コントローラ４０が、階調データを供給する手段ということができる。
【０２０６】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述の液晶表示パネルの駆動に適用されるものに限らず、エレクトロルミネッセンス、プラズマディスプレイ装置の駆動に適用可能である。また、本発明は上述の走査ライン反転駆動に適用されるものに限らず、極性反転駆動方式に限定されるものではない。
【０２０７】
また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。
【図面の簡単な説明】
【０２０８】
【図１】本実施形態における液晶表示装置の原理的な構成例のブロック図。
【図２】本実施形態における液晶表示装置の他の構成例を示す図。
【図３】図１又は図２のゲートドライバの構成例のブロック図。
【図４】図１又は図２の電源回路の構成例のブロック図。
【図５】図１又は図２の表示パネルの駆動波形の一例を示す図。
【図６】本実施形態の極性反転駆動の説明図。
【図７】本実施形態における液晶表示装置の制御例のタイミング図。
【図８】本実施形態の比較例における液晶表示装置の動作説明図。
【図９】本実施形態における液晶表示装置の駆動原理の説明図。
【図１０】本実施形態の第１の構成例におけるソースドライバの構成例のブロック図。
【図１１】Ｒ成分用オフセット値演算部の構成例のブロック図。
【図１２】図１１の変換電圧値生成部の動作説明図。
【図１３】図１１のオフセット値変換部の動作説明図。
【図１４】図１０の多重化回路、階調データ補正部の構成例を示す図。
【図１５】図１４の各階調データ用マルチプレクサの動作説明図。
【図１６】図１０の基準電圧発生回路、ＤＡＣ及びソース線駆動回路の構成例を示す図。
【図１７】図１又は図２のデマルチプレクサの動作説明図。
【図１８】本実施形態の第２の構成例におけるソースドライバのＲ成分用オフセット値演算部、Ｇ成分用オフセット値演算部及びＢ成分用オフセット値演算部の構成例のブロック図。
【図１９】図１９（Ａ）、図１９（Ｂ）、図１９（Ｃ）はオフセット値変換部の動作説明図。
【図２０】本実施形態の第３の構成例におけるソースドライバのＲ成分用オフセット値演算部の構成例のブロック図。
【図２１】図２０のオフセット値変換部の動作説明図。
【図２２】本実施形態の第１の変形例における液晶表示装置の動作説明図。
【図２３】本実施形態の第２の変形例における液晶表示装置の他の構成の概要を示す図。
【図２４】図２３の液晶表示装置の更に他の構成例のブロック図。
【図２５】図２３又は図２４のソースドライバの構成例のブロック図。
【図２６】本実施形態の第３の変形例におけるソースドライバの構成例のブロック図。
【図２７】本実施形態における液晶表示装置が適用された投写型表示装置の構成例のブロック図。
【図２８】投写型表示装置の要部の概略構成図。
【図２９】本実施形態における液晶表示装置が適用された携帯電話機の構成例のブロック図。
【符号の説明】
【０２０９】
１０  液晶表示装置、  １２  表示パネル、  ２０  ソースドライバ、
２２  シフトレジスタ、  ２４、２６  ラインラッチ、
２８Ｒ  Ｒ成分用オフセット値演算部、  ２８Ｇ  Ｇ成分用オフセット値演算部、
２８Ｂ  Ｂ成分用オフセット値演算部、  ３０  多重化回路、
３２１〜３２Ｎ  階調データ補正部、  ３３  基準電圧発生回路、  ３４  ＤＡＣ、
３５  ソース線駆動回路、  ３６  マルチプレクス駆動制御部、
３８  ゲートドライバ、  ４０  表示コントローラ、  ５０  電源回路、
６０  表示ドライバ、  １００  ソースドライバ、  １１０Ｒ  変換電圧値生成部、
１１２Ｒ、１１６Ｒ  ラッチ、  １１４Ｒ  加算器、  １１８Ｒ  上位ビットラッチ、
１２０Ｒ  オフセット値変換部、
ＣＬＫＬ−Ｒ、ＣＬＫＬ−Ｇ、ＣＬＫＬ−Ｂ  液晶容量、
ＣＳＫＬ−Ｒ、ＣＳＫＬ−Ｇ、ＣＳＫＬ−Ｂ  蓄積容量、
ＤＭＵＸＬ  デマルチプレクサ、  Ｇ１〜ＧＭ、ＧＫ  ゲート線、
ＯＰＣ  演算増幅器、
ＰＥＫＬ−Ｒ、ＰＥＫＬ−Ｇ、ＰＥＫＬ−Ｂ  画素電極、
ＲＳＥＬ、ＧＳＥＬ、ＢＳＥＬ  マルチプレクス制御信号、
Ｓ１〜ＳＮ、ＳＬ  ソース電圧供給線、ソース線、ＳＲＬ、ＳＧＬ、ＳＢＬ  ソース線、
ＳＷＨＫ、ＳＷＬＫ、ＳＷＨＫ−１、ＳＷＬＫ−１  スイッチ素子、
ＴＦＴＫＬ−Ｒ  薄膜トランジスタ、  ＶＣＯＭ  極性反転電圧、
ＶＣＯＭＨ  高電位側電圧、  ＶＣＯＭＬ  低電位側電圧
【図１】
2008203826.tif 000003
【図２】
2008203826.tif 000004
【図３】
2008203826.tif 000005
【図４】
2008203826.tif 000006
【図５】
2008203826.tif 000007
【図６】
2008203826.tif 000008
【図７】
2008203826.tif 000009
【図８】
2008203826.tif 000010
【図９】
2008203826.tif 000011
【図１０】
2008203826.tif 000012
【図１１】
2008203826.tif 000013
【図１２】
2008203826.tif 000014
【図１３】
2008203826.tif 000015
【図１４】
2008203826.tif 000016
【図１５】
2008203826.tif 000017
【図１６】
2008203826.tif 000018
【図１７】
2008203826.tif 000019
【図１８】
2008203826.tif 000020
【図１９】
2008203826.tif 000021
【図２０】
2008203826.tif 000022
【図２１】
2008203826.tif 000023
【図２２】
2008203826.tif 000024
【図２３】
2008203826.tif 000025
【図２４】
2008203826.tif 000026
【図２５】
2008203826.tif 000027
【図２６】
2008203826.tif 000028
【図２７】
2008203826.tif 000029
【図２８】
2008203826.tif 000030
【図２９】
2008203826.tif 000031