(57)【要約】【課題】PCI Expressシリアルバスを用いるデータ転送装置で、高速にデータを転送する。【解決手段】画像処理部３と画像メモリアクセス制御部11とが、PCI Expressシリアルバスで結ばれている。画像処理部３からデータを転送する場合は、従来と同様にPCI Expressシリアルバスを介する書込処理により、画像メモリアクセス制御部11にデータを転送する。画像メモリアクセス制御部11からデータを転送する場合は、転送すべきデータを予めデータバッファー26に用意しておく。画像処理部３から通知される書込タイミングの割込信号を割込検知部27で検知するか、専用の同期信号をデータバッファー26で検知すると、データバッファー26からPCI Expressシリアルバスを介する書込処理により画像処理部３にデータを転送する。【選択図】図１
2008112413.tif 000002
【特許請求の範囲】
【請求項１】
データ処理を行うデータ処理部と、データの保持管理を行うメモリ制御部と、前記データ処理部と前記メモリ制御部とを結ぶPCI Expressシリアルバスと、前記PCI Expressシリアルバスを介する書込処理により前記データ処理部から前記メモリ制御部にデータを転送する処理部書込回路と、前記PCI Expressシリアルバスを介する書込処理により前記メモリ制御部から前記データ処理部にデータを転送するメモリ側書込回路とを具備することを特徴とするデータ転送装置。
【請求項２】
データ処理を行うデータ処理部と、データの保持管理を行うメモリ制御部と、前記データ処理部と前記メモリ制御部とを結ぶPCI Expressシリアルバスと、前記PCI Expressシリアルバスを介する書込処理により前記データ処理部から前記メモリ制御部にデータを転送する処理部書込回路と、前記PCI Expressシリアルバスを介する書込処理により前記メモリ制御部から前記データ処理部にデータを転送するメモリ側書込回路と、前記メモリ制御部が書込処理を開始すべき書込タイミングを前記データ処理部から前記メモリ制御部に通知するタイミング通知手段とを具備することを特徴とするデータ転送装置。
【請求項３】
前記タイミング通知手段は割込信号線であり、前記メモリ制御部に、前記割込信号線により前記書込タイミングを検知するハードウエア手段である割込検知手段を備えることを特徴とする請求項２記載のデータ転送装置。
【請求項４】
前記割込信号線は、標準規格のバスを介して前記データ処理部から前記メモリ制御部に接続されていることを特徴とする請求項３記載のデータ転送装置。
【請求項５】
前記メモリ制御部に、転送すべき書込データをあらかじめ準備しておき前記書込タイミングの検知に応じて直ちに前記書込データを転送するように制御する手段を備えることを特徴とする請求項３記載のデータ転送装置。
【請求項６】
前記タイミング通知手段は専用の同期信号線であり、前記メモリ制御部に、前記同期信号線により前記書込タイミングを検知するハードウエア手段と、転送すべき書込データをあらかじめ準備しておき前記書込タイミングの検知に応じて直ちに前記書込データを転送するように制御する手段とを備えることを特徴とする請求項２記載のデータ転送装置。
【請求項７】
請求項１〜６のいずれかに記載のデータ転送装置を備え、前記データを画像データとし、前記データ処理部として画像処理部を備え、前記メモリ制御部として画像メモリアクセス制御部を備えることを特徴とする画像処理装置。
【請求項８】
データ処理を行うデータ処理部とデータの保持管理を行うメモリ制御部との間でPCI Expressシリアルバスを介して相互にデータを転送するデータ転送方法であって、前記データ処理部から前記メモリ制御部にデータを転送する場合は、前記PCI Expressシリアルバスを介する書込処理により前記データ処理部から前記メモリ制御部にデータを転送し、前記メモリ制御部から前記データ処理部にデータを転送する場合は、転送すべき書込データを前記メモリ制御部で準備し、前記書込データが準備でき次第直ちに、前記PCI Expressシリアルバスを介する書込処理により、前記メモリ制御部から前記データ処理部に前記書込データを転送することを特徴とするデータ転送方法。
【請求項９】
データ処理を行うデータ処理部とデータの保持管理を行うメモリ制御部との間でPCI Expressシリアルバスを介して相互にデータを転送するデータ転送方法であって、前記データ処理部から前記メモリ制御部にデータを転送する場合は、前記PCI Expressシリアルバスを介する書込処理により前記データ処理部から前記メモリ制御部にデータを転送し、前記メモリ制御部から前記データ処理部にデータを転送する場合は、転送すべき書込データを前記メモリ制御部であらかじめ準備しておき、前記データ処理部から前記メモリ制御部に割込信号線で書込タイミングを通知し、前記メモリ制御部のハードウエア手段で、前記割込信号線により書込タイミングを検知し、前記書込タイミングの検知に応じて直ちに、前記PCI Expressシリアルバスを介する書込処理により、前記メモリ制御部から前記データ処理部に前記書込データを転送することを特徴とするデータ転送方法。
【請求項１０】
データ処理を行うデータ処理部とデータの保持管理を行うメモリ制御部との間でPCI Expressシリアルバスを介して相互にデータを転送するデータ転送方法であって、前記データ処理部から前記メモリ制御部にデータを転送する場合は、前記PCI Expressシリアルバスを介する書込処理により前記データ処理部から前記メモリ制御部にデータを転送し、前記メモリ制御部から前記データ処理部にデータを転送する場合は、転送すべき書込データを前記メモリ制御部であらかじめ準備しておき、前記データ処理部から前記メモリ制御部に専用の同期信号線を介して書込タイミングを通知し、前記メモリ制御部のハードウエア手段で、前記同期信号線により書込タイミングを検知し、前記書込タイミングの検知に応じて直ちに、前記PCI Expressシリアルバスを介する書込処理により、前記メモリ制御部から前記データ処理部に前記書込データを転送することを特徴とするデータ転送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ転送装置に関し、特に、デジタル画像処理装置やデータ処理装置において、PCI Expressシリアルバスを介して双方向にデータ転送を行うデータ転送装置に関する。
【背景技術】
【０００２】
従来、デジタル画像処理装置やデータ処理装置においては、データ転送にPCIパラレルバスが利用されていた。PCIパラレルバスでは、32本あるいは64本の信号線を使ってデータを並列に転送する。しかし、PCIパラレルバスは並列転送のため信号線の数が多く、クロック周波数も高くできないので、転送効率が悪い。そこで、少ない信号線で高速に転送できるPCI Expressシリアルバスが用いられるようになった。図５に、PCI Expressシリアルバスを用いるデータ転送装置を備えたデジタル画像処理システムの全体構成を示す。
【０００３】
PCI ExpressシリアルバスはPCI-SIGの規格であり、周波数2.5GHzのクロックで動作する１bit幅の直列伝送路である。PCI Expressシリアルバスの基本となるのは、片方向のポイント・ツー・ポイント接続を、双方向分となるように２本単位でまとめた伝送路(レーン)である。８ビットのデータを送るのに、クロック信号など２ビットを追加した10ビットを費やすため、実効データ転送レートは、片方向250MB/s(双方向500MB/s)となる。実際のPCI Expressポートは、このレーンを複数束ねた構成になっている。データ転送レートは、16レーン構成のPCI Express x16で片方向４GB/s、PCI Express x32で８GB/sになる。
【０００４】
データをリードする場合は、要求側からリードリクエストを出す。応答側はリードリクエストを解釈して、約１μｓ後に512バイトのデータを512nsで返す。１回のデータ転送が終わると、40ns後に次のデータのリードリクエストを出す。このように、要求から応答までの反応時間は約１μｓかかる。これは、応答側で、リクエストを解釈する時間と、データを準備してパラレルからシリアルに変換する時間がかかるからである。大量のデータを転送する場合は、これらのオーバヘッドは無視できる程度になるが、バッファメモリが大量に必要になる。少量のデータ転送では、データが実際に転送される時間は１μｓよりはるかに短いのでオーバヘッドが無視できず、データ量にかかわらず１回のデータ転送に約１μｓかかることになる。
【０００５】
画像処理部で４色のデータを転送すると、１回に４μｓかかり、高速のPCI Expressシリアルバスを使っても、従来のPCIパラレルバスより遅くなってしまう。また、４色の画像データをまとめて転送すると、処理回路が複雑になり、データの合成と分解の処理時間がオーバヘッドとなり、やはりデータを高速に転送することができない。このように、従来のPCI Expressシリアルバスでは、画像データを高速に転送できない。
【０００６】
そこで、本発明者は、特許文献１において、PCI Expressシリアルバスを用いるデータ転送装置の簡単なハードウエアで、高速にデータ転送する方法を提案した。このデータ転送装置は、PCI Expressシリアルバスを介して連続して複数のリードリクエストを発行するリクエスト手段と、リードリクエストに応答してデータ応答側回路からPCI Expressシリアルバスを介して転送されてくるデータを受信してデータ要求側回路に渡す受信手段とを備え、簡単なハードウエアで高速にデータ転送できる。図５のHDD12に格納されている画像データを、画像処理部３で、画像メモリアクセス制御部11とシリアルバス10を介して読み出す。このとき、画像処理部３側からリードリクエストを４回連続して発行する。
【０００７】
図６に、データ転送装置で用いるデータ要求側送受信回路のブロック図を示す。図７に、データ転送装置の動作タイミングを示す。リード動作時には、画像データ制御信号＃１〜＃４を、リードリクエスト用コントローラ21に与え、リードリクエスト用コントローラ21から、４つのリクエストを連続して発行する。MUX回路22は、各チャンネルを順次選択して、リードリクエストをPCI Expressシリアルバスに送出する。すなわち、画像データ制御信号＃１に基づく１つのリードリクエスト送出後のデータ待ち時間の間に、次のリードリクエストを発行する。その約１μｓ後に、受信MUX回路24は、PCI Expressシリアルバスからデータを受信し、リードリクエストに対応する画像転送用バッファー23に受信データを渡す。リードリクエストを連続して発行し、データを連続して受け取ることにより、従来のPCIパラレルバス相当のスピードでデータ転送できる。
【０００８】
リードリクエストには、PCI-SIG規格のタグを添付することで、データ要求元を識別できる。受信したデータのヘッダには、リードリクエストに添付したタグが添付されているので、受け取ったデータがどのデータ要求元に対応するのかを判別することができる。図７（ｂ）に示すように、リードリクエストを４回連続して発行すると、約１μｓ後に対応するデータを４回受信する。通常は、図７（ｂ）に示すように、リードリクエストと同じ順番で対応するデータを４回受信する。しかし、条件によっては、図７（ｃ）に示すように、リードリクエストの順番に対応しない順番でデータを受信する場合もある。このような場合でも、受信MUX回路24により、受信データに添付されたタグに基づいて、受信データを画像転送用バッファー23の対応するチャンネルに振り分けるので、図６（ｄ）に示すように、リードリクエストの順番に関係なく、対応するチャンネルに受信データを正しく渡すことができる。
【特許文献１】特願2006-128412号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、従来のPCI Expressシリアルバスでは、リード動作を開始するたびに約１μｓの待ち時間が発生するので、十分高速にデータを転送することができないという問題がある。すなわち、従来の転送方法では、画像処理部３がデータを送信したい時にライト動作を行い、データを受信したい時にリード動作を行っている。リード動作のときは、図７（ａ）に示すように、リードリクエストを発行してから、実データが戻ってくるまでの時間が約１μｓかかる。
【００１０】
これは、画像処理部３のみをバスマスターとしてリード動作とライト動作を行っているからである。すなわち、画像処理部３が動作する前に、画像転送することをCPU16からプロセスコントローラ７へ通知し、画像処理部３にバスマスターとなるようにプロセスコントローラ７が指示をしている。しかし、データ転送のたびにバスマスターを切り替えることはできない。画像処理部３では、スキャン動作を停止させたり印刷を中断させたりすると画像が劣化するので、データを止めることができない。そのため、データを止めてバスマスターを切り替えるという方法をとることができない。
【００１１】
本発明の目的は、上記従来の問題を解決して、PCI Expressシリアルバスによりデータ転送を行うデータ転送装置において、リード動作の場合にも十分高速にデータを転送できるようにすることである。
【課題を解決するための手段】
【００１２】
上記の課題を解決するために、本発明では、データ転送装置を、データ処理を行うデータ処理部と、データの保持管理を行うメモリ制御部と、データ処理部とメモリ制御部とを結ぶPCI Expressシリアルバスと、PCI Expressシリアルバスを介する書込処理によりデータ処理部からメモリ制御部にデータを転送する処理部書込回路と、PCI Expressシリアルバスを介する書込処理によりメモリ制御部からデータ処理部にデータを転送するメモリ側書込回路とを具備する構成とした。
【００１３】
また、メモリ制御部が書込処理を開始すべき書込タイミングをデータ処理部からメモリ制御部に通知するタイミング通知手段を備える。タイミング通知手段を割込信号線とし、メモリ制御部に、割込信号線により書込タイミングを検知するハードウエア手段である割込検知手段を備える。割込信号線は、標準規格のバスを介してデータ処理部からメモリ制御部に接続される。メモリ制御部に、転送すべき書込データをあらかじめ準備しておき書込タイミングの検知に応じて直ちに書込データを転送するように制御する手段を備える。あるいは、タイミング通知手段を専用の同期信号線とする。このデータ転送装置を画像処理装置に備える。
【発明の効果】
【００１４】
上記のように構成したことにより、PCI Expressシリアルバスによるデータ転送を行うデータ転送装置において、リード動作の場合にも十分高速にデータを転送できるので、システム全体の処理速度が速くなる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明を実施するための最良の形態について、図１〜図４を参照しながら詳細に説明する。
【実施例】
【００１６】
本発明の実施例は、画像処理部と画像メモリアクセス制御部の双方向から、PCI Expressシリアルバスを介して互いに書込動作を行って画像データを転送するデータ転送装置である。
【００１７】
図１は、本発明の実施例におけるデータ転送装置の概念図とタイミング図である。図１（ａ）は、画像処理部と画像メモリアクセス制御部との間でのデータ転送方法を示す概念図である。図１（ｂ）は、データ転送のタイミングを説明する図である。図１において、データ制御部25は、RAMとの間のデータ転送を制御する手段である。データバッファー26は、画像処理部にデータを書き込む手段である。割込検知部27は、データ書込みのタイミングを通知する割込信号を検知して、データバッファーにデータ転送を指示する手段である。その他の基本的な構成は、図５に示した従来の装置と同様である。画像データの転送を例として説明するが、画像データ以外のデータの転送でも同様である。
【００１８】
図２は、画像処理部の処理部書込回路の概念図である。図３（ａ）は、画像メモリアクセス制御部のメモリ側書込回路の概念図である。図３（ｂ）は、画像メモリアクセス制御部から画像処理部への書込動作のための割込検知部を備えた構成を示す図である。図３（ｃ）は、画像メモリアクセス制御部から画像処理部への書込動作のための専用の同期信号を伝える制御線を備えた構成を示す図である。図４は、画像メモリアクセス制御部のメモリ側書込回路の動作手順を示す流れ図である。
【００１９】
上記のように構成された本発明の実施例におけるデータ転送装置の機能と動作を説明する。最初に、書込動作のみでデータを転送する方法の概要を説明する。図５に示したものと同様に、デジタル画像処理システムのデータ転送装置で、PCI Expressシリアルバス10を介して画像データを転送する。データ処理部である画像処理部３と、メモリ制御部である画像メモリアクセス制御部11とが、PCI Expressシリアルバス10で結ばれている。画像処理部３から画像メモリアクセス制御部11にデータを転送する場合は、画像処理部３にある処理部書込回路で、PCI Expressシリアルバス11を介する書込処理により、画像メモリアクセス制御部11にデータを転送する。
【００２０】
画像メモリアクセス制御部11から画像処理部３にデータを転送する場合は、転送すべき書込データを、予めデータバッファー26に準備しておく。書込タイミングが自由であれば、直ちに転送を開始する。書込タイミングが自由でなければ、画像処理部３から、標準規格のバスを介して割込信号で書込動作の開始タイミングを、画像メモリアクセス制御部11に通知する。画像メモリアクセス制御部11にあるハードウエアの割込検知部27で、書込タイミングを検知する。割込信号により書込タイミングを検知したら即時に、画像メモリアクセス制御部11にあるメモリ側書込回路であるデータバッファー26で、PCI Expressシリアルバス11を介する書込処理により、画像処理部３にデータを転送する。または、専用の制御信号を介して書込タイミングを通知し、それをデータバッファー26で検知して転送を開始する。受信した複数の画像データを所定の順番に並べる方法は従来と同じである。
【００２１】
次に、図１（ａ）を参照しながら、書込処理のみでデータを転送する方法を説明する。画像処理部３と画像メモリアクセス制御部11との間で互いに書込処理を行うことで、高速通信を実現するが、画像処理部３から画像メモリアクセス制御部11へのデータ転送に関しては何ら問題がないので、従来と同様に書込処理を行う。画像メモリアクセス制御部11から画像処理部３へデータを転送する場合、データ要求の制御信号がないので、画像データを転送するタイミングは、画像メモリアクセス制御部11では決められない。書込タイミングが自由であれば直ちに転送を開始できるが、書込タイミングが自由でなければ、何らかの方法で、画像処理部３の動作タイミングに合わせて画像データを転送しなければならない。そのため、画像処理部３から画像メモリアクセス制御部11へ書込タイミングを通知する。詳しくは後述する。
【００２２】
次に、図１（ｂ）を参照しながら、データ転送のタイミングを説明する。画像処理部３の処理部書込回路で、８nsの時間を使って制御信号を送出する。制御信号は、何10ビットかのシリアルデータである。処理部書込回路は、８ns後に512バイトの画像データを512nsの時間で、PCI Expressシリアルバス11を介する書込処理により、画像メモリアクセス制御部11に画像データを転送する。１つの画像データの転送が終わると、40ns後に次の画像データを書き込む制御信号を出す。このようにして、画像処理部３から画像メモリアクセス制御部11に画像データを転送する。画像メモリアクセス制御部11から画像処理部３に画像データを転送する場合も同様であるが、転送開始のタイミングを決める方法は異なる。
【００２３】
次に、図２を参照しながら、画像処理部３から画像メモリアクセス制御部11への書込処理を説明する。この場合は、従来同様の書込回路で従来同様の書込処理によりデータを転送する。受信回路は省略してあるが、これも従来と同様である。画像処理部３は、転送すべきデータも、転送を開始するタイミングも、すべて自身で管理し把握しているので、何の問題もなくデータ転送を実行できる。この部分は従来と同様であるので、詳しい説明は省略する。
【００２４】
次に、図３を参照しながら、画像メモリアクセス制御部11から画像処理部３への書込処理を説明する。データバッファー26は、メモリ側書込回路を１つにまとめて示したものである。内部に、複数のバッファーとMUX回路と、書込み開始を制御する回路などを含んでいる。画像メモリアクセス制御部11は、転送すべき書込データを、予めデータバッファー26に準備しておく。書込タイミングが自由であれば、直ちに転送を開始する。書込タイミングが自由でなければ、画像処理部３は、画像メモリアクセス制御部11に、画像データを転送して欲しいタイミングで、書込タイミングを知らせる割込信号を発生する。割込信号をCPU16が読み取って確認していると時間がかかるので、専用のハードウエアである割込検知部27で割込信号を検知し、データバッファー26に伝える。画像メモリアクセス制御部11で予めデータバッファー26に用意しておいた画像データを、割込信号の検知に応じて直ちに転送する。
【００２５】
すなわち、CPU16は、画像処理部３と通信して画像転送を行う条件を取得して、その条件に従って、転送すべきデータをRAM14からデータバッファー26へ格納するように、データ制御部25にCPU16が命令する。ただし、画像転送条件が画像メモリアクセス制御部11において既知であれば、画像処理部３と通信する必要はない。例えば、画像データの１ライン分や１ページ分、あるいは矩形領域の画像データを転送する場合は、データのアドレスなどの画像転送条件を１度取得しておけば、すべてのデータを転送し終わるまで、改めて画像転送条件を取得する必要はない。データ準備の指示に応じて、データ制御部25は、転送する画像データをデータバッファー26へ転送する。こうして、従来のデータ要求の制御信号に対応する処理を行う。データバッファー26は、割込検知部27が転送開始命令を出すのを待ち、転送開始命令が来たら画像データを転送する。こうすることで、従来方法より速く画像データを転送することができるようになる。
【００２６】
割込信号を使ってもデータ転送が遅くなってしまう場合は、図３（ｃ）に示すように、専用の同期信号を利用して書込タイミングを通知する。専用の同期信号を画像処理部３から画像メモリアクセス制御部11へ伝え、この同期信号に合わせてデータ転送を開始する。画像処理部３は、画像メモリアクセス制御部11に、画像データを書き込んで欲しいタイミングで、専用の同期信号を発生する。データバッファー26で同期信号を検知し、画像メモリアクセス制御部11でデータバッファー26に予め用意しておいた画像データを、同期信号の検知に応じて直ちに転送する。こうすることで、いっそう速くデータを転送できる。
【００２７】
次に、図４を参照しながら、画像メモリアクセス制御部から画像処理部へデータを転送する場合の書込処理手順を説明する。ステップ１で、転送すべき書込データを準備する。すなわち、画像処理部３から取得した画像転送条件に従って、転送すべきデータをデータバッファー26へ格納しておく。ステップ２で、画像処理部３から書込タイミングを通知する。割込信号または専用の同期信号を利用する。これは画像処理部３側の処理である。ステップ３で、書込タイミングを検知する。割込検知部27で割込信号を検知してデータバッファー26へ通知するか、データバッファー26で同期信号を検知する。ステップ４で、制御信号を送出する。８nsの時間で制御信号をPCI Expressシリアルバス10に送出する。ステップ５で、画像処理部３にデータを転送する。制御信号送出の８ns後に、512バイトのデータを512nsの時間でPCI Expressシリアルバス10に送出する。ステップ６で、全データの書込みが完了したか否かを調べる。書き込むべきデータが残っている場合は、ステップ２からステップ５を繰り返す。連続して転送できる条件であれば、ステップ４とステップ５を繰り返すこともできる。この場合は、２回目以降の制御信号を、前のデータ転送の40ns後に送出する。
【００２８】
上記のように、本発明の実施例では、データ転送装置を、画像処理部と画像メモリアクセス制御部の双方向から、PCI Expressシリアルバスを介して互いに書込動作を行って画像データを転送する構成としたので、画像処理部が画像データを読み出す場合にも、十分高速に画像データを転送できる。
【産業上の利用可能性】
【００２９】
本発明のデータ転送装置は、デジタル画像処理装置やデータ処理装置において、PCI Expressシリアルバスで複数チャンネルの画像データを高速に転送する装置として最適である。PCI Expressを利用したグラフィックカードやLANカードにも適用できる。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施例におけるデータ転送装置の概念図とデータ転送のタイミング図である。
【図２】本発明の実施例におけるデータ転送装置の処理部書込回路の概念図である。
【図３】本発明の実施例におけるデータ転送装置のメモリ側書込回路の概念図である。
【図４】本発明の実施例におけるデータ転送装置のメモリ側書込回路の動作手順を示す流れ図である。
【図５】従来のPCIExpressシリアルバスを用いるデータ転送装置を備えたデジタル画像処理システムの全体構成を示す図である。
【図６】従来のPCIExpressシリアルバスを用いるデータ転送装置のデータ要求側送受信回路の概念図である。
【図７】従来のPCIExpressシリアルバスを用いるデータ転送装置の転送タイミング図である。
【符号の説明】
【００３１】
１・・・読取ユニット、２・・・センサーボードユニット、３・・・画像処理部、４・・・ビデオ・データ制御部、５・・・作像ユニット、６・・・エンジンCPUバス、７・・・プロセスコントローラ、８・・・RAM、９・・・ROM、10・・・シリアルバス、11・・・画像メモリアクセス制御部、12・・・HDD、13・・・メモリモジュール、14・・・RAM、15・・・ROM、16・・・CPU、17・・・コントローラCPUバス、18・・・データ要求側送受信回路、19・・・画像転送用バッファー、20・・・MUX回路、21・・・リードリクエスト用コントローラ、22・・・MUX回路、23・・・画像転送用バッファー、24・・・受信MUX回路、25・・・データ制御部、26・・・データバッファー、27・・・割込検知部。
【図１】
2008112413.tif 000003
【図２】
2008112413.tif 000004
【図３】
2008112413.tif 000005
【図４】
2008112413.tif 000006
【図５】
2008112413.tif 000007
【図６】
2008112413.tif 000008
【図７】
2008112413.tif 000009