(57)【要約】【課題】読み出し方向と書き込み方向とが異なる場合であっても、ノイズ（ちらつき）の発生を防止することを第１の課題とし、利用者に違和感を与えないことを第２の課題とする。【解決手段】入出力制御回路１３が、ＣＰＵ２から送信された画像データを受信した場合に、受信した画像データをＲＡＭ１４に書き込むと共に、書き込みを開始してから終了するまで黒色の画像を表示する表示信号をＤ／Ａコンバータ１６に送信し、Ｄ／Ａコンバータ１６により、その表示信号に対応する電圧を表示部２０に供給する。【選択図】図１
2008185794.tif 000002
【特許請求の範囲】
【請求項１】
画像データを格納可能な格納手段と、
画像データの読み出しを指示するリード信号を所定の間隔で出力するタイミング手段と、
出力された前記リード信号に基づいて、前記格納手段に格納されている画像データを読み出す入出力制御手段と、
読み出された前記画像データを受信した場合に、当該画像データに対応する電圧を表示手段に供給するＤ／Ａ変換手段と、を有する表示装置において、
前記入出力制御手段は、処理装置から送信された画像データを受信した場合に、当該画像データを前記格納手段に書き込むと共に、書き込みを開始してから終了するまで黒色又は白色の画像を表示する表示信号を前記Ｄ／Ａ変換手段に送信し、
前記Ｄ／Ａ変換手段は、前記表示信号を受信した場合に、当該表示信号に対応する電圧を前記表示手段に供給する表示装置。
【請求項２】
処理装置から送信される画像データ及び信号に基づいて、格納されている画像データを更新する表示装置において、
画像データを格納可能な格納手段と、
前記処理装置から所定の間隔で送信された同期信号と同等の間隔で画像データの読み出しを指示するリード信号を出力するタイミング手段と、
出力された前記リード信号を受信した時に、前記格納手段に格納されている画像データの読み出しを開始して、前記処理装置から送信された開始アドレスと終了アドレスとで指定された書き込み領域における終了アドレスまでに格納された画像データの読み出しを終了した後、前記処理装置から送信された画像データを受信して、受信した当該画像データを当該書き込み領域に書き込む入出力制御手段と、
を有することを特徴とする表示装置。
【請求項３】
処理装置と、当該処理装置から送信される画像データ及び信号に基づいて、格納されている画像データを更新する表示装置と、を備えた携帯端末において、
前記処理装置は、
所定の間隔で同期信号を送信する第１送信手段と、
開始アドレスと終了アドレスとで指定された書き込み領域を送信する第２送信手段と、
前記同期信号を送信した後、画像データを送信する第３送信手段と、を有し、
前記表示装置は、
画像データを格納可能な格納手段と、
前記第１送信手段により送信された前記同期信号と同等の間隔で画像データの読み出しを指示するリード信号を出力するタイミング手段と、
出力された前記リード信号を受信した時に、前記格納手段に格納されている画像データの読み出しを開始して、前記第２送信手段により送信された書き込み領域で指定された終了アドレスまでに格納された画像データの読み出しを終了した後、前記第３送信手段により送信された画像データを受信して、受信した当該画像データを当該書き込み領域に書き込む入出力制御手段と、
を有することを特徴とする携帯端末。
【請求項４】
処理装置と、当該処理装置から送信される画像データ及び信号に基づいて、格納されている画像データを更新する表示装置と、で処理する画像データ更新方法において、
前記処理装置により、
所定の間隔で同期信号を送信する第１ステップと、
開始アドレスと終了アドレスとで指定された書き込み領域を送信する第２ステップと、
前記同期信号を送信した後、画像データを送信する第３ステップと、を有し、
前記表示装置により、
画像データを格納手段に格納可能な第４ステップと、
前記第１ステップにより送信された前記同期信号と同等の間隔で画像データの読み出しを指示するリード信号を出力する第５ステップと、
出力された前記リード信号を受信した時に、前記格納手段に格納されている画像データの読み出しを開始して、前記第２ステップにより送信された書き込み領域で指定された終了アドレスまでに格納された画像データの読み出しを終了した後、前記第３ステップにより送信された画像データを受信して、受信した当該画像データを当該書き込み領域に書き込む第６ステップと、
を有することを特徴とする画像データ更新方法。
【請求項５】
処理装置から送信される画像データ及び制御コマンドに基づいて、格納されている画像データを更新する表示装置において、
画像データを格納可能な格納手段と、
垂直同期期間における垂直フロントポーチ期間を、画像データの書き込みを終了することが可能な程度に延長するタイミング制御コマンドを前記処理装置から受信し、当該タイミング制御コマンドに基づいて延長された垂直フロントポーチ期間を有する垂直同期期間と同等の間隔で画像データの読み出しを指示するリード信号を出力するタイミング手段と、
出力された前記リード信号を受信して、延長された垂直フロントポーチ期間内に、前記処理装置により送信された画像データを前記格納手段に書き込む入出力制御手段と、
を有することを特徴とする表示装置。
【請求項６】
処理装置と、当該処理装置から送信される画像データ及び制御コマンドに基づいて、格納されている画像データを更新する表示装置と、を備えた携帯端末において、
前記処理装置は、
垂直同期期間における垂直フロントポーチ期間を、画像データの書き込みを終了することが可能な程度に延長するタイミング制御コマンドを送信する第１送信手段と、
画像データを送信する第２送信手段と、を有し、
前記表示装置は、
画像データを格納可能な格納手段と、
前記第１送信手段により送信された前記タイミング制御コマンドを受信し、当該タイミング制御コマンドに基づいて延長された垂直フロントポーチ期間を有する垂直同期期間と同等の間隔で画像データの読み出しを指示するリード信号を出力するタイミング手段と、
出力された前記リード信号を受信して、延長された垂直フロントポーチ期間内に、前記第２送信手段により送信された画像データを前記格納手段に書き込む入出力制御手段と、
を有することを特徴とする携帯端末。
【請求項７】
処理装置と、当該処理装置から送信される画像データ及び制御コマンドに基づいて、格納されている画像データを更新する表示装置と、で処理する画像データ更新方法において、
前記処理装置により、
垂直同期期間における垂直フロントポーチ期間を、画像データの書き込みを終了することが可能な程度に延長するタイミング制御コマンドを送信する第１ステップと、
画像データを送信する第２ステップと、を有し、
前記表示装置により、
画像データを格納可能な第３ステップと、
前記第１ステップにより送信された前記タイミング制御コマンドを受信し、当該タイミング制御コマンドに基づいて延長された垂直フロントポーチ期間を有する垂直同期期間と同等の間隔で画像データの読み出しを指示するリード信号を出力する第４ステップと、
出力された前記リード信号を受信して、延長された垂直フロントポーチ期間内に、前記第２ステップにより送信された画像データを前記格納手段に書き込む第５ステップと、
を有することを特徴とする画像データ更新方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送信された画像データをメモリに書き込むと共に、そのメモリから読み出して画面に表示する技術に関する。
【背景技術】
【０００２】
映像データ、即ち動画は、高速に連続した静止画を用いて代替可能である。カメラは、レンズを用いて被写体を結像して光の強弱を電気信号に変換し、この２次元情報である静止画（以下、「画像データ」と称する）を、時間軸上の１次元情報として送信する。
【０００３】
すなわち、受光面の平面を左上から右上へ、そして上から下へ順次走査することで画像データを１次元情報に変換する。つまり、画像データを横方向に細かく分割し、分割した右端を直下の分割部の左端につなげて１本の紐のような１次元の信号の流れに変換する。
【０００４】
液晶ディスプレイ（以下、「液晶表示装置」と称する）は、この１次元信号を受信後、画面の左右を区切りとして一本一本切り離し、もとの順番に並べて１枚の画像データの再構築を行う。画像データの再構築を実現するに際し、液晶表示装置には、受信した画像データをメモリに一旦書き込むと共に、そのメモリから画像データを読み出して画面に表示する技術が用いられている（特許文献１参照）。
【０００５】
画像データをメモリに書き込む方向とメモリから読み出す方向とに関し、一般的には、同じ方向で行う方法が用いられている。図１２は、書き込み方向と読み出し方向とが同じ場合の動作を示す説明図である。同図（ａ）はメモリへの書き込み方向を示しており、左上に位置する開始点から右下に位置する終了点までの間に、最上位行の左側から右側方向へ書き込みを行った後、次の下位行の左側から右側方向へ書き込み、同様の動作を最下位行まで繰り返す。同図（ｂ）は読み出し方向を示しており、同図（ａ）に示す書き込み方向と同じ方向で画像データを読み出す。
【０００６】
ここで、既にメモリに書き込まれている画像データを図１３（ａ）に示す初期画像とし、次に書き換えられる画像データを同図（ｂ）に示す書き換え画像とする場合、図１４に示す読み出された画像は、図１３（ｂ）に示す書き換え画像と同じ画像となる。即ち、書き込み開始時刻と読み出し開始時刻とが同じ場合であっても、通常、読み出し速度よりも書き込み速度の方が速く、書き込み方向と読み出し方向とが同じ方向なので、書き込みと読み出しとが排他的に行われることになる。
【特許文献１】特開平８−３２０６８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、書き込み方向と読み出し方向とが異なる場合には、次に説明する問題が発生する。
【０００８】
図１５は、書き込み方向と読み出し方向とが異なる場合の第１の動作を示す説明図である。同図（ａ）はメモリへの書き込み方向を示しており、右下に位置する開始点から左上に位置する終了点までの間に、最下位行の右側から左側方向へ書き込みをした後、次の上位行の右側から左側方向へ書き込みし、同様の動作を最上位行まで繰り返す。同図（ｂ）は読み出し方向を示しており、図１２（ｂ）を用いて説明した読み出し方向と同じ方向で画像データを読み出す。
【０００９】
図１５で示す方向で書き込みと読み出しとを行う場合には、図１６（ａ）に示すように書き込みと読み出しとが競合する画素が必ず一箇所存在するので、同図（ｂ）に示すように、その競合エリアでは、ノイズ（ちらつき）が発生するという問題があった。
【００１０】
図１７は、書き込み方向と読み出し方向とが異なる場合の第２の動作を示す説明図である。同図（ａ）はメモリへの書き込み方向を示しており、左上に位置する開始点から右下に位置する終了点までの間に、最左列の上側から下側方向へ書き込みをした後、次の右列の上側から下側方向へ書き込みし、同様の動作を最右列まで繰り返す。同図（ｂ）は読み出し方向を示しており、図１２（ｂ）を用いて説明した読み出し方向と同じ方向で画像データを読み出す。
【００１１】
図１７で示す方向で書き込みと読み出しとを行う場合には、図１８（ａ）に示すように書き込みと読み出しとが競合する画素が必ず複数存在し、同図（ｂ）に示すように、読み出しの前に書き込みが起こるエリアと読み出しの後に書き込みが起こるエリアとが存在するので、図１３の初期画像と書き換え画像とを用いる場合、図１８（ｃ）に示すように、書き換え前後の画像が混在して斜め状態で画面が切り替わるので、上下方向または左右方向に画面がスクロールされることが一般的という認識を有する利用者に違和感を与えるという問題があった。
【００１２】
本発明は、上記に鑑みてなされたものであり、読み出し方向と書き込み方向とが異なる場合であっても、ノイズ（ちらつき）の発生を防止することを第１の課題とし、利用者に違和感を与えないことを第２の課題とする。
【課題を解決するための手段】
【００１３】
第１の本発明に係る表示装置は、画像データを格納可能な格納手段と、画像データの読み出しを指示するリード信号を所定の間隔で出力するタイミング手段と、出力された前記リード信号に基づいて、前記格納手段に格納されている画像データを読み出す入出力制御手段と、読み出された前記画像データを受信した場合に、当該画像データに対応する電圧を表示手段に供給するＤ／Ａ変換手段と、を有する表示装置において、前記入出力制御手段は、処理装置から送信された画像データを受信した場合に、当該画像データを前記格納手段に書き込むと共に、書き込みを開始してから終了するまで黒色又は白色の画像を表示する表示信号を前記Ｄ／Ａ変換手段に送信し、前記Ｄ／Ａ変換手段は、前記表示信号を受信した場合に、当該表示信号に対応する電圧を前記表示手段に供給することを特徴とする。
【００１４】
本発明にあっては、表示装置の入出力制御手段が、処理装置から送信された画像データを受信した場合に、受信した画像データを格納手段に書き込むと共に、書き込みを開始してから終了するまで黒色又は白色の画像を表示する表示信号をＤ／Ａ変換手段に送信し、Ｄ／Ａ変換手段により、その表示信号に対応する電圧を表示手段に供給するので、画像データの書き込みが行われている間には強制的に黒色又は白色の画像が表示され、ノイズ（ちらつき）のない鮮明な画像を表示手段に出力することができる。
【００１５】
第２の本発明に係る表示装置は、処理装置から送信される画像データ及び信号に基づいて、格納されている画像データを更新する表示装置において、画像データを格納可能な格納手段と、前記処理装置から所定の間隔で送信された同期信号と同等の間隔で画像データの読み出しを指示するリード信号を出力するタイミング手段と、出力された前記リード信号を受信した時に、前記格納手段に格納されている画像データの読み出しを開始して、前記処理装置から送信された開始アドレスと終了アドレスとで指定された書き込み領域における終了アドレスまでに格納された画像データの読み出しを終了した後、前記処理装置から送信された画像データを受信して、受信した当該画像データを当該書き込み領域に書き込む入出力制御手段と、を有することを特徴とする。
【００１６】
本発明にあっては、表示装置の入出力制御手段が、タイミング手段から出力されたリード信号を受信した時に、格納手段に格納されている画像データの読み出しを開始して、処理装置から送信された開始アドレスと終了アドレスとで指定された書き込み領域における終了アドレスまでに格納された画像データの読み出しを終了した後、処理装置から送信された画像データを受信して、受信した画像データを書き込み領域に書き込むので、書き込み領域内での読み出しと書き込みとの競合の発生を防止することができる。更に、斜め状態で画面が切り替わることがないので、利用者に違和感を与えない画像を提供することができる。
【００１７】
第３の本発明に係る携帯端末は、処理装置と、当該処理装置から送信される画像データ及び信号に基づいて、格納されている画像データを更新する表示装置と、を備えた携帯端末において、前記処理装置は、所定の間隔で同期信号を送信する第１送信手段と、開始アドレスと終了アドレスとで指定された書き込み領域を送信する第２送信手段と、前記同期信号を送信した後、画像データを送信する第３送信手段と、を有し、前記表示装置は、画像データを格納可能な格納手段と、前記第１送信手段により送信された前記同期信号と同等の間隔で画像データの読み出しを指示するリード信号を出力するタイミング手段と、出力された前記リード信号を受信した時に、前記格納手段に格納されている画像データの読み出しを開始して、前記第２送信手段により送信された書き込み領域で指定された終了アドレスまでに格納された画像データの読み出しを終了した後、前記第３送信手段により送信された画像データを受信して、受信した当該画像データを当該書き込み領域に書き込む入出力制御手段と、を有することを特徴とする。
【００１８】
第４の本発明に係る画像データ更新方法は、処理装置と、当該処理装置から送信される画像データ及び信号に基づいて、格納されている画像データを更新する表示装置と、で処理する画像データ更新方法において、前記処理装置により、所定の間隔で同期信号を送信する第１ステップと、開始アドレスと終了アドレスとで指定された書き込み領域を送信する第２ステップと、前記同期信号を送信した後、画像データを送信する第３ステップと、を有し、前記表示装置により、画像データを格納手段に格納可能な第４ステップと、前記第１ステップにより送信された前記同期信号と同等の間隔で画像データの読み出しを指示するリード信号を出力する第５ステップと、出力された前記リード信号を受信した時に、前記格納手段に格納されている画像データの読み出しを開始して、前記第２ステップにより送信された書き込み領域で指定された終了アドレスまでに格納された画像データの読み出しを終了した後、前記第３ステップにより送信された画像データを受信して、受信した当該画像データを当該書き込み領域に書き込む第６ステップと、を有することを特徴とする。
【００１９】
第５の本発明に係る表示装置は、処理装置から送信される画像データ及び制御コマンドに基づいて、格納されている画像データを更新する表示装置において、画像データを格納可能な格納手段と、垂直同期期間における垂直フロントポーチ期間を、画像データの書き込みを終了することが可能な程度に延長するタイミング制御コマンドを前記処理装置から受信し、当該タイミング制御コマンドに基づいて延長された垂直フロントポーチ期間を有する垂直同期期間と同等の間隔で画像データの読み出しを指示するリード信号を出力するタイミング手段と、出力された前記リード信号を受信して、延長された垂直フロントポーチ期間内に、前記処理装置により送信された画像データを前記格納手段に書き込む入出力制御手段と、を有することを特徴とする。
【００２０】
本発明にあっては、表示装置の入出力制御手段が、延長されたフロントポーチ期間内に、処理装置により送信された画像データを格納手段に書き込むので、画像データの読み出しと書き込みとの競合の発生を防止することができる。更に、斜め状態で画面が切り替わることがないので、利用者に違和感を与えない画像を提供することができる。
【００２１】
第６の本発明に係る携帯端末は、処理装置と、当該処理装置から送信される画像データ及び制御コマンドに基づいて、格納されている画像データを更新する表示装置と、を備えた携帯端末において、前記処理装置は、垂直同期期間における垂直フロントポーチ期間を、画像データの書き込みを終了することが可能な程度に延長するタイミング制御コマンドを送信する第１送信手段と、画像データを送信する第２送信手段と、を有し、前記表示装置は、画像データを格納可能な格納手段と、前記第１送信手段により送信された前記タイミング制御コマンドを受信し、当該タイミング制御コマンドに基づいて延長された垂直フロントポーチ期間を有する垂直同期期間と同等の間隔で画像データの読み出しを指示するリード信号を出力するタイミング手段と、出力された前記リード信号を受信して、延長された垂直フロントポーチ期間内に、前記第２送信手段により送信された画像データを前記格納手段に書き込む入出力制御手段と、を有することを特徴とする。
【００２２】
第７の本発明に係る画像データ更新方法は、処理装置と、当該処理装置から送信される画像データ及び制御コマンドに基づいて、格納されている画像データを更新する表示装置と、で処理する画像データ更新方法において、前記処理装置により、垂直同期期間における垂直フロントポーチ期間を、画像データの書き込みを終了することが可能な程度に延長するタイミング制御コマンドを送信する第１ステップと、画像データを送信する第２ステップと、を有し、前記表示装置により、画像データを格納可能な第３ステップと、前記第１ステップにより送信された前記タイミング制御コマンドを受信し、当該タイミング制御コマンドに基づいて延長された垂直フロントポーチ期間を有する垂直同期期間と同等の間隔で画像データの読み出しを指示するリード信号を出力する第４ステップと、出力された前記リード信号を受信して、延長された垂直フロントポーチ期間内に、前記第２ステップにより送信された画像データを前記格納手段に書き込む第５ステップと、を有することを特徴とする。
【発明の効果】
【００２３】
本発明によれば、読み出し方向と書き込み方向とが異なる場合であっても、ノイズの発生を防止し、利用者に違和感を与えない表示装置又は携帯端末を提供することができる。
【発明を実施するための最良の形態】
【００２４】
以下、本実施の形態について図面を用いて説明する。
【００２５】
［第１の実施の形態］
最初に、第１の実施の形態における液晶表示装置１の構成について説明する。
【００２６】
図１は、本実施の形態における液晶表示装置１の構成を示す構成図である。液晶表示装置１は、インタフェース回路１０、コマンド制御回路１１、タイミング回路１２、入出力制御回路１３、ＲＡＭ１４、ラッチ回路１５、Ｄ／Ａコンバータ１６、アンプ回路１７、信号線スイッチ回路１８、走査線駆動回路１９、及び、表示部２０を備えた構成である。
【００２７】
液晶表示装置１を構成するこれら各回路のうち、インタフェース回路１０、コマンド制御回路１１、タイミング回路１２、入出力制御回路１３、ＲＡＭ１４、ラッチ回路１５、Ｄ／Ａコンバータ１６、及び、アンプ回路１７は、単一のドライバＩＣの内部に形成されている。また、液晶表示装置１の外部には処理装置としてのＣＰＵ２が配置されている。
【００２８】
次に、液晶表示装置１を構成する各回路の機能について説明する。
【００２９】
インタフェース回路１０は、ＣＰＵ２に電気的に接続されており、ＣＰＵ２から送信されたＣＰＵ信号を受信する。ＣＰＵ信号とは、複数の信号を含む総括名称であり、例えば、コマンド信号，同期信号（Ｖｓｙｎｃ信号），ライト信号，画像データなどが含まれている。インタフェース回路１０は、ＣＰＵ信号を受信した後、このＣＰＵ信号のうち、コマンド信号をコマンド制御回路１１に送信する。同期信号が含まれている場合には、その同期信号もコマンド制御回路１１に送信する。また、ＣＰＵ信号にライト信号および画像データが含まれている場合には、そのライト信号と画像データとをともに入出力制御回路１３に送信する。
【００３０】
なお、コマンド信号とは、液晶表示装置１を構成する各回路を複数の機能に応じてそれぞれ動作させるための複数の制御信号であり、本実施の形態では、ＲＡＭ１４に対する画像データの書き込み領域や書き込み方向を設定するＲＡＭ制御信号として説明する。
【００３１】
コマンド制御回路１１は、インタフェース回路１０からタイミング系の信号を受信した場合には、その信号をタイミング回路１２に送信し、制御系の信号を受信した場合には、その信号を入出力制御回路１３に送信する。即ち、同期信号を受信した場合にはタイミング回路１２に送信し、ＲＡＭ制御信号の場合には、入出力制御回路１３に送信する。
【００３２】
タイミング回路１２は、タイミング回路１２で作成したタイミング信号を所定の間隔でラッチ回路１５と走査線駆動回路１９とに送信する。また、ＲＡＭ１４から画像データの読み出しを指示するリード信号を所定の間隔で入出力制御回路１３に送信する。更に、タイミング回路１２は、コマンド制御回路１１からタイミング系の信号（同期信号）を受信する場合には、その同期信号と同等の間隔でタイミング信号とリード信号とを送信する。
【００３３】
なお、タイミング信号とは、ＲＡＭ１４から読み出された画像データをＤ／Ａコンバータ１６に転送するタイミングや読み出された画像データを表示部２０に表示するタイミングを計るための信号である。
【００３４】
入出力制御回路１３は、コマンド制御回路１１から送信された制御系の信号（ＲＡＭ制御信号）と、インタフェース回路１０から送信されたライト信号と画像データとを受信する。ＲＡＭ制御信号を受信した場合に、このＲＡＭ制御信号において開始アドレスと終了アドレスとで指定された書き込み領域に画像データを書き込むようＲＡＭ１４の書き込み領域を設定し、ライト信号および画像データが送信された時に、このＲＡＭ制御信号で指定された書き込み方向に基づいて、設定された書き込み領域に画像データの書き込みを行う。また、入出力制御回路１３は、タイミング回路１２から送信されたリード信号を受信し、そのリード信号が送信される間隔と同等の間隔で、ＲＡＭ１４に書き込まれた画像データを最上位行の左側から右側方向へ読み出した後、次の下位行の左側から右側方向へ読み出し、同様に最下位行まで読み出してラッチ回路１５に送信する動作を繰り返す。
【００３５】
ＲＡＭ１４は、画像データを格納する機能を有するメモリである。
【００３６】
ラッチ回路１５は、ＲＡＭ１４から送信された画像データを一時記憶し、タイミング回路１２から送信されたタイミング信号に基づいて、その画像データをＤ／Ａコンバータ１６に転送する。
【００３７】
Ｄ／Ａコンバータ１６は、ラッチ回路１５により転送された画像データをアナログ変換して、アンプ回路１７に送信する。
【００３８】
アンプ回路１７は、Ｄ／Ａコンバータ１６により変換されたアナログの画像データを増幅して、信号線スイッチ回路１８に送信する。
【００３９】
信号線スイッチ回路１８は、アンプ回路１７により増幅された画像データを複数の信号線Ｓｍに供給する。
【００４０】
走査線駆動回路１９は、タイミング回路１２から送信されたタイミング信号に基づいて複数の走査線Ｇｎに接続されたスイッチ素子を駆動する駆動信号を供給する。
【００４１】
表示部２０には、互いに交差するｍ列（ｍはゼロを除く自然数）の信号線Ｓ１〜Ｓｍ及びｎ行（ｎはゼロを除く自然数）の走査線Ｇ１〜Ｇｎが配置され、走査線Ｇｎに接続されたスイッチ素子の駆動により、信号線Ｓｍに供給された画像データが出力される。また、走査線Ｇ１〜Ｇｎ及び信号線Ｓ１〜Ｓｍで区切られた区画は、画像データを表示する表示領域２００として機能する。
【００４２】
ＣＰＵ２は、ＣＰＵ信号を送信する処理装置として機能する。本実施の形態ではＣＰＵ（Central Processing Unit）として説明するが、これに限られるものではなく、ＭＰＵ（Micro Processing Unit）を用いることも可能である。
【００４３】
図２は、入出力制御回路１３及びＲＡＭ１４の回路構成の一例を示す回路構成図である。入出力制御回路１３は、列デコーダ１３１、行デコーダ１３２、及び、ＡＮＤ回路等で構成されている。また、ＲＡＭ１４は、互いに交差する複数のワード線ＷＬ及び複数のデータ線Ｄを備えている。ワード線ＷＬ及びデータ線Ｄで囲まれた１区画はメモリセルと呼ばれ、画像データを記憶する記憶領域として機能する。本実施の形態におけるＲＡＭ１４は、例えば、同図に示すように、２４０行×３２０列（以降、「（２４０，３２０）」と表示）のメモリセルで構成されている。なお、当然ながら、メモリセル数はこれに限られるものではなく、ＶＧＡやＳ−ＶＧＡ等の表示規格を持つ表示部２０の大きさに合わせて変更することも可能である。
【００４４】
図３は、メモリセルの回路構成の一例を示す回路構成図である。メモリセルは、制御電極をワード線ＷＬに接続して一方の電極をデータ線Ｄ１に接続したスイッチ素子ＳＳ１、制御電極をワード線ＷＬに接続して一方の電極をデータ線Ｄ２に接続したスイッチ素子ＳＳ２、入力電極をスイッチ素子ＳＳ１の他方の電極に接続して出力電極をスイッチ素子ＳＳ２の他方の電極に接続したインバータＩＶ１、出力電極をスイッチ素子ＳＳ１の他方の電極に接続して入力電極をスイッチ素子ＳＳ２の他方の電極に接続したインバータＩＶ２、入力電極をインバータＩＶ２の入力電極に接続した出力用ドライバＯＵＴを備えた構成である。なお、インバータＩＶ１及びインバータＩＶ２は、メモリセルにおける記憶素子として機能する。
【００４５】
ここで、図２および図３を用いて、画像データの書き込み動作について簡単に説明する。入出力制御回路１３は、コマンド制御回路１１から送信されたＲＡＭ制御信号で指定された書き込み領域に対応する列デコーダ１３１の各列に接続されたＡＮＤ回路の一方の入力端子にＨｉｇｈ（以降、「Ｈ」と称する）信号を入力する準備をする。その後、インタフェース回路１０からライト信号と画像データとが送信された場合に、ＡＮＤ回路の他方の入力端子にはＨ信号が供給されるので、このＡＮＤ回路は、出力端子に接続されたデータ線ＤにＨ信号を出力する。出力されたＨ信号は、インバータＩＶａを介してデータ線Ｄ１に供給され、さらにインバータＩＶｂを介してデータ線Ｄ２に供給される。
【００４６】
一方、行デコーダ１３２についても同様に、入出力制御回路１３は、コマンド制御回路１１から送信されたＲＡＭ制御信号で指定された書き込み領域に対応する行デコーダ１３２の各行に接続されたワード線ＷＬに駆動信号を供給する準備をする。その後、インタフェース回路１０からライト信号が送信された場合に、その準備されたワード線ＷＬに駆動信号を供給し、その駆動信号によりスイッチ素子ＳＳ１及びスイッチ素子ＳＳ２の制御電極がオフからオンに制御されることで、データ線Ｄ１及びデータ線Ｄ２がインバータＩＶ１及びインバータＩＶ２のそれぞれに電気的に接続され、記憶素子への画像データの書き込みが行われる。
【００４７】
一方、読み出し時には、タイミング回路１２から所定の間隔で送信されてくるリード信号に基づいて、リード線に駆動信号を供給することで、出力用ドライバＯＵＴが導通状態となり、ＲＡＭ１４から画像データを読み出すことができる。
【００４８】
図４は、表示領域２００の回路構成を示す回路構成図である。表示領域２００には、走査線Ｇｎに制御電極が接続されて信号線Ｓｍに一方の電極が接続されたスイッチ素子ＳＷ、スイッチ素子ＳＷの他方の電極に接続された蓄積容量２０１及び表示電極２０２が配置されており、表示電極２０２と対向電極２０３との間には、液晶２０４が挟持されている。
【００４９】
ここで、図１および図４を用いて、液晶表示駆動について簡単に説明する。画像データを表示するための駆動方法は、信号線Ｓ１〜Ｓｍに同時に供給される画像データを、走査線Ｇ１〜Ｇｎに順次供給されるタイミング信号でサンプリングする線順次駆動により行われる。
【００５０】
走査線Ｇｎごとに一定の時間（Ｔ１〜Ｔｎ）を割り当てた場合、ある選択時間Ｔ１において、タイミング回路１２からのタイミング信号に基づくアドレス信号が走査線Ｇ１に印加されると、走査線Ｇ１に配置されている全てのスイッチ素子ＳＷ１１〜ＳＷ１ｍがオンとなり、スイッチが入った状態に変化する。この結果、信号線Ｓ１〜Ｓｍに与えられた画像データは、各スイッチ素子ＳＷ１１〜ＳＷ１ｍを介して表示電極２０２に伝達されるとともに、蓄積容量２０１に供給される。その結果、表示電極２０２と対向電極２０３の間に電圧差が発生し、液晶２０４における液晶分子の配向が制御される。これにより、図示しないバックライトからの入射光の明るさ（輝度）が調整され、図示しないカラーフィルターを介して画像データに応じたカラー表示が可能となる。
【００５１】
次の選択時間Ｔ２において、走査線Ｇ１にある全てのスイッチ素子ＳＷ１１〜ＳＷ１ｍはオフとなり、走査線Ｇ１によって選択されていた画素は信号線Ｓ１〜Ｓｍから電気的に切り離される。このとき、選択時間Ｔ１により表示された画像は、アドレス信号が次に走査線Ｇ１に供給されるまで蓄積容量２０１により保持される。次に、走査線Ｇ５に配置されている全てのスイッチ素子ＳＷ５１〜ＳＷ５ｍがオンとなり、画像データは表示電極２０２に伝達されるとともに、蓄積容量２０１に供給される。以下、同様の動作が繰り返し行われることにより、１フレームの表示が行われる。
【００５２】
続いて、本実施の形態の液晶表示装置１における画像データの読み出しおよび書き込み動作について説明する。最初に、ＲＡＭ１４に格納されている画像データの読み出し動作について説明する。
【００５３】
タイミング回路１２は、所定の間隔でリード信号を入出力制御回路１３に送信する（Ｓ１０１）。
【００５４】
入出力制御回路１３は、タイミング回路１２から送信されたリード信号を受信し、受け取ったタイミングでＲＡＭ１４から画像データを読み出す（Ｓ１０２）。
【００５５】
なお、本実施の形態において、リード信号に基づいて読み出される読み出し領域は、図５（ａ）に示す（１，１）〜（２４０，３２０）とし、読み出し方向は、読み出し領域の左上に位置する開始点から右下に位置する終了点までの間に、最上位行の左側から右側方向へ読み出した後、次の下位行の左側から右側方向へ読み出し、同様の動作を最下位行まで繰り返すこととして、以下説明する。
【００５６】
ラッチ回路１５は、（Ｓ１０２）で読み出された画像データを受け取り、ラッチ回路１５から送信されたタイミング信号に基づいて、その画像データをＤ／Ａコンバータ１６に転送する（Ｓ１０３）。
【００５７】
Ｄ／Ａコンバータ１６は、ラッチ回路１５により転送された画像データをアナログ変換して、アンプ回路１７及び信号線スイッチ回路１８を介して表示部２０に送信する（Ｓ１０４）。画像データを表示部２０に表示させる液晶表示駆動については先に記載した動作と同様なので、ここでは重複説明を省略する。
【００５８】
次に、書き込み動作について説明する。
【００５９】
最初に、ＣＰＵ２は、コマンドデコード信号を含むＣＰＵ信号をインタフェース回路に送信する（Ｓ２０１）。
【００６０】
次に、インタフェース回路１０は、ＣＰＵ２から送信されたＣＰＵ信号を受信し、ＣＰＵ信号に含まれるコマンドデコード信号をコマンド制御回路１１に送信する（Ｓ２０２）。
【００６１】
コマンド制御回路１１は、インタフェース回路１０から送信されたコマンドデコード信号を受信し、このコマンドデコード信号にはＲＡＭ制御信号が含まれているので、そのＲＡＭ制御信号を入出力制御回路１３に送信する（Ｓ２０３）。
【００６２】
入出力制御回路１３は、コマンド制御回路１１から送信されたＲＡＭ制御信号を受信し、そのＲＡＭ制御信号で指定された書き込み領域に対応する列デコーダ１３１の各列及び行デコーダ１３２の各行に書き込みを行う準備をする（Ｓ２０４）。
【００６３】
ここで、ＲＡＭ制御信号で指定されたＲＡＭ１４の書き込み領域の開始アドレスを図５（ｂ）に示す（１，１）とし、終了アドレスを（２４０，３２０）とする。一方、書き込み方向は、この書き込み領域の右下に位置する開始点から左上に位置する終了点までの間に、最下位行の右側から左側方向へ書き込みをした後、次の上位行の右側から左側方向へ書き込みし、同様の動作を最上位行まで繰り返すこととして、以下説明する。
【００６４】
ＣＰＵ２は、ライト信号と画像データとを共にインタフェース回路１０に送信する（Ｓ２０５）。
【００６５】
インタフェース回路１０は、ＣＰＵ２から送信されたライト信号と画像データとを受信し、入出力制御回路１３に送信する（Ｓ２０６）。
【００６６】
入出力制御回路１３は、インタフェース回路１０から送信されたライト信号と画像データとを受信する。そして、入出力制御回路１３は、（Ｓ２０４）で準備したＲＡＭ１４の書き込み領域に対し、ＲＡＭ制御信号で指定された書き込み方向に沿って画像データの書き込みを行う（Ｓ２０７）。
【００６７】
入出力制御回路１３は、（Ｓ２０７）で画像データの書き込みを行うとともに、書き込みを開始してから終了するまで黒色又は白色の画像を表示する表示信号をＤ／Ａコンバータ１６に送信する（Ｓ２０８）。
【００６８】
Ｄ／Ａコンバータ１６は、入出力制御回路１３から表示信号を受信後、液晶２０４の全ての液晶分子が立ち上がる程度の電圧を全ての信号線Ｓｍに供給する（Ｓ２０９）。
【００６９】
表示部２０において、例えば、ノーマリーホワイト型の液晶パネルを用いることで、画像データがＲＡＭ１４に書き込まれている間には、強制的に黒色の画像が出力される。逆に、ノーマリブラック型の液晶パネルを配置することで、白表示を行うことも可能である。書き込みが終了後、入出力制御回路１３は、表示信号の送信を終了する。
【００７０】
図６は、画像データをＲＡＭ１４に書き込み中に表示部２０に表示された画像と、書き込みを終えた後に表示部２０に表示された画像を示す比較図である。入出力制御回路１３は、画像データの書き込み中に同図（ａ）に示す黒色の画面を強制的に表示させるので、同図（ｂ）に示すようにノイズ（ちらつき）のない画像を表示することができる。
【００７１】
本実施の形態によれば、入出力制御回路１３が、ＣＰＵ２から送信された画像データを受信した場合に、受信した画像データをＲＡＭ１４に書き込むと共に、書き込みを開始してから終了するまで黒色の画像を表示する表示信号をＤ／Ａコンバータ１６に送信し、Ｄ／Ａコンバータ１６により、その表示信号に対応する電圧を表示部２０に供給するので、画像データの書き込みが行われている間には強制的に黒色の画像が表示され、ノイズ（ちらつき）のない鮮明な画像を表示部２０に出力することができる。
【００７２】
［第２の実施の形態］
第２の実施の形態における液晶表示装置１の構成及び各回路の機能は、図１〜図４を用いて第１の実施の形態で説明した構成と同様なので、ここでは説明を省略する。
【００７３】
次に、本実施の形態における液晶表示装置１の動作について説明する。最初に、読み出し動作について説明する。
【００７４】
ＣＰＵ２は、同期信号をインタフェース回路１０に送信する（Ｓ３０１）。
【００７５】
インタフェース回路１０は、ＣＰＵ２から送信された同期信号を受信し、コマンド制御回路１１に送信する（Ｓ３０２）。
【００７６】
コマンド制御回路１１は、インタフェース回路１０から送信された同期信号を受信し、タイミング回路１２に送信する（Ｓ３０３）。
【００７７】
タイミング回路１２は、コマンド制御回路１１から送信された同期信号を受信し、この同期信号に同期した間隔でリード信号を入出力制御回路１３に送信する（Ｓ３０４）。
【００７８】
入出力制御回路１３は、タイミング回路１２から送信されたリード信号を受信し、受け取ったタイミングでＲＡＭ１４から画像データを読み出す（Ｓ３０５）。
【００７９】
なお、本実施の形態において、リード信号に基づいて読み出される読み出し領域および読み出し方向は、第１の実施の形態において図５（ａ）を用いて説明した読み出し領域および読み出し方向と同様として、以下説明する。
【００８０】
ラッチ回路１５は、（Ｓ３０５）で読み出された画像データを受け取り、ラッチ回路１５から送信されたタイミング信号に基づいて、その画像データをＤ／Ａコンバータ１６に転送する（Ｓ３０６）。
【００８１】
Ｄ／Ａコンバータ１６は、ラッチ回路１５により転送された画像データをアナログ変換して、アンプ回路１７及び信号線スイッチ回路１８を介して表示部２０に送信する（Ｓ３０７）。画像データを表示部２０に表示させる液晶表示駆動については、第１の実施の形態で記載した動作と同様なので、ここでは重複説明を省略する。
【００８２】
次に、書き込み動作について説明する。
【００８３】
最初に、ＣＰＵ２は、コマンドデコード信号を含むＣＰＵ信号をインタフェース回路に送信する（Ｓ４０１）。
【００８４】
次に、インタフェース回路１０は、ＣＰＵ２から送信されたＣＰＵ信号を受信し、ＣＰＵ信号に含まれるコマンドデコード信号をコマンド制御回路１１に送信する（Ｓ４０２）。
【００８５】
コマンド制御回路１１は、インタフェース回路１０から送信されたコマンドデコード信号を受信し、このコマンドデコード信号にはＲＡＭ制御信号が含まれているので、そのＲＡＭ制御信号を入出力制御回路１３に送信する（Ｓ４０３）。
【００８６】
入出力制御回路１３は、コマンド制御回路１１から送信されたＲＡＭ制御信号を受信し、そのＲＡＭ制御信号で指定された書き込み領域に対応する列デコーダ１３１の各列及び行デコーダ１３２の各行に書き込みを行う準備をする（Ｓ４０４）。
【００８７】
ここで、ＲＡＭ制御信号で指定されたＲＡＭ１４の書き込み領域を図７に示す第１メモリブロック１１３ａ、即ち、最上ライン〜Ｌラインとする。即ち、開始アドレスを同図に示す（１，１）とし、終了アドレスを（７９，３２０）とする。また、書き込み方向は、この書き込み領域の左上に位置する開始点から右下に位置する終了点までの間に、最左列の上側から下側方向へ書き込みをした後、次の右列の上側から下側方向へ書き込みし、同様の動作を最右列まで繰り返すこととして、以下説明する。
【００８８】
ＣＰＵ２は、（Ｓ３０１）で同期信号を送信して所定の時間が経過した後、ライト信号と画像データとを共にインタフェース回路に送信する（Ｓ４０５）。この所定の時間については後述する。
【００８９】
インタフェース回路１０は、ＣＰＵ２から送信されたライト信号と画像データとを受信し、入出力制御回路１３に送信する（Ｓ４０６）。
【００９０】
入出力制御回路１３は、インタフェース回路１０から送信されたライト信号と画像データとを受信する。そして、入出力制御回路１３は、（Ｓ４０４）で準備したＲＡＭ１４の書き込み領域に対し、ＲＡＭ制御信号で指定された書き込み方向に沿って画像データの書き込みを行う（Ｓ４０７）。
【００９１】
ここで、（Ｓ４０５）で説明した所定の時間について説明する。所定の時間とは、ＣＰＵ２が（Ｓ３０１）で同期信号を送信した後、即ち、入出力制御回路１３が、（Ｓ３０５）で画像データの読み出しを開始して、（Ｓ４０４）における書き込み領域で指定された終了アドレス（７９，３２０）までに格納された画像データの読み出しを終了した時間である。
【００９２】
（Ｓ３０１）でＣＰＵ２から液晶表示装置１のインタフェース回路１０に送信された同期信号と（Ｓ３０４）でタイミング回路１２から入出力制御回路１３に送信されたリード信号とは同期しているので、ＣＰＵ２は、入出力制御回路１３によって画像データが読み出され始めるタイミングを把握している。ここで、画像データをＲＡＭ１４から読み出す１ライン当たりの時間を事前に把握しておくことで、その所定の時間を算出することができる。
【００９３】
以降、（Ｓ３０１）〜（Ｓ３０７）及び（Ｓ４０１）〜（Ｓ４０７）で説明した動作を繰り返し行う。但し、（Ｓ４０４）においてＲＡＭ制御信号で指定されたＲＡＭ１４の書き込み領域を、各フレームに対して順次シフトさせる。即ち、Ｎフレームに対する書き込み領域を図７に示す第１メモリブロック１１３ａとする場合、Ｎ＋１フレームに対する書き込み領域を第２メモリブロック１１３ｂ、即ち、Ｌ＋１ラインからＭラインとし、Ｎ＋２フレームに対する書き込み領域を第３メモリブロック１１３ｃ、即ち、Ｍ＋１ラインから最下ラインとする。
【００９４】
図８は、Ｎフレーム〜Ｎ＋２フレームにおいて表示された画面を示した図である。同図（ａ）は、第１メモリブロック１１３ａに書き込みを行った後に表示された画像データであり、同図（ｂ）は、引き続き第２メモリブロック１１３ｂに書き込みを行った後に表示された画像データであり、同図（ｃ）は、更に引き続いて第３メモリブロック１１３ｃに書き込みを行った後に表示された画像データである。同図に示すように、斜めの状態で画像が切り替わることがないので、利用者に違和感のない画像を提供することができる。
【００９５】
また、図９に示すように、書き込み領域を１／５の領域に区分けし、Ｎフレームの場合にはＬ＋１ラインからＭラインまでの第４メモリブロック１１３ｄ、Ｎ＋１フレームの場合にはＩ＋１ラインからＬラインまでの第５ａメモリブロック１１３ｅ１及びＭ＋１ラインからＪラインまでの第５ｂメモリブロック１１３ｅ２、Ｎ＋２フレームの場合には最上位ラインからＩラインまでの第６ａメモリブロック１１３ｆ１及びＪ＋１ラインから最下位ラインまでの第６ｂメモリブロック１１３ｆ２を用いて書き込みを行うように設定することで、図１０に示すように、中央から上下に広がるようなワイプ効果を持つ画像を提供することも可能である。
【００９６】
なお、本実施の形態では、書き込み領域を１／３又は１／５の領域として説明したが、１／Ｎ（Ｎは２以上の自然数）とすることも可能である。
【００９７】
本実施の形態によれば、入出力制御回路１３が、タイミング回路１２から送信されたリード信号を受信した時に、ＲＡＭ１４に格納されている画像データの読み出しを開始して、ＣＰＵ２から送信された開始アドレスと終了アドレスとで指定された書き込み領域における終了アドレスまでに格納された画像データの読み出しを終了した後、ＣＰＵ２から送信された画像データを受信して、受信した画像データを書き込み領域に書き込むので、書き込み領域内での読み出しと書き込みとの競合の発生を防止することができる。更に、斜め状態で画面が切り替わることがないので、利用者に違和感を与えない画像を提供することができる。
【００９８】
［第３の実施の形態］
第３の実施の形態における液晶表示装置１の構成及び各回路の機能は、図１〜図４を用いて第１の実施の形態で説明した構成と同様なので、ここでは説明を省略する。なお、第２の実施の形態と異なり、ＣＰＵ２は同期信号を送信しないことを特徴とする。
【００９９】
次に、本実施の形態における液晶表示装置１の動作について説明する。最初に、読み出し動作について説明する。
【０１００】
タイミング回路１２は、所定の間隔でリード信号を入出力制御回路１３に送信する（Ｓ５０１）。
【０１０１】
入出力制御回路１３は、タイミング回路１２から送信されたリード信号を受信し、受け取ったタイミングでＲＡＭ１４から画像データを読み出す（Ｓ５０２）。
【０１０２】
なお、本実施の形態において、リード信号に基づいて読み出される読み出し領域および読み出し方向は、第１の実施の形態において図５（ａ）を用いて説明した読み出し領域および読み出し方向と同様として、以下説明する。
【０１０３】
ラッチ回路１５は、（Ｓ５０２）で読み出された画像データを受け取り、ラッチ回路１５から送信されたタイミング信号に基づいて、その画像データをＤ／Ａコンバータ１６に転送する（Ｓ５０３）。
【０１０４】
Ｄ／Ａコンバータ１６は、ラッチ回路１５により転送された画像データをアナログ変換して、アンプ回路１７及び信号線スイッチ回路１８を介して表示部２０に送信する（Ｓ５０４）。画像データを表示部２０に表示させる液晶表示駆動については先に記載した動作と同様なので、ここでは重複説明を省略する。
【０１０５】
液晶表示装置１は、上述した（Ｓ５０１）〜（Ｓ５０４）の動作を各フレームに対して繰り返し行うことで、画像データを画面に表示することを可能としている。
【０１０６】
次に、書き込み動作について説明する。
【０１０７】
最初に、ＣＰＵ２は、タイミング制御コマンドをインタフェース回路１０に送信する（Ｓ６０１）。
【０１０８】
ここで、タイミング制御コマンドとは、タイミング系の信号であり、タイミング回路で作成されるリード信号の垂直同期期間における垂直フロントポーチ（以下、「ＦＰ」と称する）期間を延長するためのコマンドである。この延長期間については後述する。
【０１０９】
次に、インタフェース回路１０は、ＣＰＵ２から送信されたタイミング制御コマンドを受信し、コマンド制御回路１１に送信する（Ｓ６０２）。
【０１１０】
コマンド制御回路１１は、インタフェース回路１０から送信されたタイミング制御コマンドを受信し、このタイミング制御コマンドはタイミング系の信号なので、タイミング回路１２に送信する（Ｓ６０３）。
【０１１１】
タイミング回路１２は、コマンド制御回路１１から送信されたタイミング制御コマンドを受信し、そのタイミング制御コマンドで指定された期間に基づいて、タイミング回路１２で発生するリード信号の垂直同期期間におけるＦＰ期間を延長する（Ｓ６０４）。
【０１１２】
ＣＰＵ２は、コマンドデコード信号を含むＣＰＵ信号をインタフェース回路に送信する（Ｓ６０５）。
【０１１３】
インタフェース回路１０は、ＣＰＵ２から送信されたＣＰＵ信号を受信し、ＣＰＵ信号に含まれるコマンドデコード信号をコマンド制御回路１１に送信する（Ｓ６０６）。
【０１１４】
コマンド制御回路１１は、インタフェース回路１０から送信されたコマンドデコード信号を受信し、このコマンドデコード信号にはＲＡＭ制御信号が含まれているので、そのＲＡＭ制御信号を入出力制御回路１３に送信する（Ｓ６０７）。
【０１１５】
入出力制御回路１３は、コマンド制御回路１１から送信されたＲＡＭ制御信号を受信し、そのＲＡＭ制御信号で指定された書き込み領域に対応する列デコーダ１３１の各列及び行デコーダ１３２の各行に書き込みを行う準備をする（Ｓ６０８）。
【０１１６】
ここで、ＲＡＭ制御信号で指定されたＲＡＭ１４の書き込み領域の開始アドレスおよび書き込み方向は、第１の実施の形態において図５（ｂ）を用いて説明した書き込み領域および書き込み方向と同様として、以下説明する。
【０１１７】
ＣＰＵ２は、（Ｓ６０１）でタイミング制御コマンドを送信して所定の時間が経過した後、ライト信号と画像データとをインタフェース回路に送信する（Ｓ６０９）。この所定の時間についても後述する。
【０１１８】
インタフェース回路１０は、ＣＰＵ２から送信されたライト信号と画像データとを受信し、入出力制御回路１３に送信する（Ｓ６１０）。
【０１１９】
入出力制御回路１３は、インタフェース回路１０から送信されたライト信号と画像データとを受信する。そして、入出力制御回路１３は、（Ｓ６０８）で準備したＲＡＭ１４の書き込み領域に対し、ＲＡＭ制御信号で指定された書き込み方向に沿って画像データの書き込みを行う（Ｓ６１１）。
【０１２０】
ここで、（Ｓ６０１）で説明した延長期間、及び、（Ｓ６０９）で説明した所定の時間について説明する。図１１は、延長されたＦＰ期間内での画像データの送信を示す説明図である。
【０１２１】
同図で示す上段は、（Ｓ５０１）で説明したタイミング回路１２から所定の間隔で送信されるリード信号に基づいて、（Ｓ５０２）で説明したＲＡＭ１４から画像データが読み出されるタイミングを示している。ここでいう所定の間隔とは、同図で示す垂直同期期間であり、バックポーチ（以降、「ＢＰ」と称する）期間，画像表示期間，ＦＰ期間で構成されている。画像表示期間とは、１フレームの画像データがＲＡＭ１４から読み出されて表示部２０に表示される期間である。この垂直同期期間の間隔でリード信号を入出力制御回路１３に送信する動作を繰り返すことで、複数のフレームを表示部２０に出力する。
【０１２２】
ここで、例えば、ＢＰ期間１行目から３行目までの３ラインとし、画像表示期間を４行目から１３１行目までの１２８ラインとし、ＦＰ期間を１３２行目までから最下位行（１３３行目）までの２ラインとして、以下説明する。
【０１２３】
同図で示す下段は、タイミング制御コマンドと画像データとがＣＰＵ２から液晶表示装置１に送信されるタイミングを示している。第２の実施の形態と異なり、ＣＰＵ２と液晶表示装置１とは同期していないので、ＣＰＵ２は、リード信号がタイミング回路１２から送信されるタイミングを把握していない。そこで、タイミング回路１２で出力されるリード信号に含まれるフロントポーチ（以降、「ＦＰ」と称する）期間を延長し、その延長された期間内に画像データの書き込みを終えることで、画像データの読み出しと書き込みとの競合を回避する。なお、延長の対象となるＦＰ期間は、タイミング制御コマンドを受け取った垂直同期期間の次の垂直同期期間のＦＰ期間である。
【０１２４】
ここで、ある垂直同期期間において、ＢＰ開始直後（以降、「Ｔ１」と称する）にタイミング制御コマンドが送信された場合と、ＦＰ終了直前（以降、「Ｔ２」と称する）にタイミング制御コマンドが送信された場合とについて説明する。
【０１２５】
Ｔ１の場合、ＣＰＵ２は、その垂直同期期間（１３３ライン）と次の垂直同期期間におけるＢＰ期間（３ライン）および画像表示期間（１２８ライン）との計２６４ライン分の期間が経過した後に、ライト信号と画像データとを送信する必要がある。ＦＰ期間は、画像データをＲＡＭ１４に書き込みために必要な期間（α）となる。
【０１２６】
Ｔ２の場合、ＣＰＵ２は、次の垂直同期期間におけるＢＰ期間（３ライン）および画像表示期間（１２８ライン）との計１３１ライン分の期間が経過した後に、ライト信号と画像データとを送信する必要がある。この場合のＦＰ期間は、Ｔ１の場合と同様に、画像データをＲＡＭ１４に書き込みために必要な期間（α）となる。
【０１２７】
先に説明したように、ＣＰＵ２は、リード信号がタイミング回路１２から送信されるタイミングを把握していないので、ＲＡＭ１４からの画像データの読み出しと書き込みとの競合を確実に回避するには、ライト信号と画像データとを送信するタイミングを、より長い期間にする必要がある。即ち、（Ｓ６０９）で説明した所定の時間とは、Ｔ１の場合で説明した２６４ライン分の期間となる。
【０１２８】
所定の時間を２６４ライン分の期間とする場合、Ｔ２において必要なＦＰ期間は、２６４ライン分の期間からＢＰ期間（３ライン）と画像表示期間（１２８ライン）とを除いた期間（１３３ライン）と、画像データをＲＡＭ１４に書き込みために必要な期間（α）とになる。Ｔ１およびＴ２いずれの場合であっても、画像データをＦＰ期間内に書き込むためには、ＦＰ期間をより長い期間にする必要がある。即ち、（Ｓ６０１）で説明した延長期間とは、Ｔ２の場合で説明した（１３３ライン分の期間＋α期間）となる。
【０１２９】
従い、画像データをＲＡＭ１４に書き込む１ライン当たりの時間を事前に把握しておき、ＦＰ期間を（１３３ライン分の期間＋α期間）以上の期間、例えば２５４ラインに延長することで、書き込みと読み出しとの競合を確実に回避することができる。
【０１３０】
本実施の形態によれば、入出力制御回路１３が、延長されたフロントポーチ期間内に、ＣＰＵ２により送信された画像データをＲＡＭ１４に書き込むので、画像データの読み出しと書き込みとの競合の発生を防止することができる。更に、斜め状態で画面が切り替わることがないので、利用者に違和感を与えない画像を提供することができる。
【０１３１】
最後に、第１実施の形態〜第３の実施の形態で説明した液晶表示装置１および処理装置２は、携帯電話やＰＤＡ（Personal Digital Assistant）などの携帯端末や、ＰＣ（Personal Computer）などに適用することが可能である。また、液晶表示装置１は、液晶に限られるものではなく、有機ＥＬなどを用いた表示装置にも適用可能である。
【図面の簡単な説明】
【０１３２】
【図１】第１の形態における液晶表示装置１の構成を示す構成図である。
【図２】入出力制御回路及びＲＡＭの回路構成の一例を示す回路構成図である。
【図３】メモリセルの回路構成の一例を示す回路構成図である。
【図４】表示領域の回路構成を示す回路構成図である。
【図５】第１の形態における画像データの読み出し方向と書き込み方向を示す説明図である。
【図６】画像データをＲＡＭに書き込み中に表示部に表示された画像と、書き込みを終えた後に表示部に表示された画像を示す比較図である。
【図７】第２の形態における画像データの書き込み領域と書き込み方向を示す説明図である。
【図８】Ｎフレーム〜Ｎ＋２フレームにおいて表示された画面を示した図である。
【図９】第２の形態における画像データの書き込み領域と書き込み方向を示す説明図である。
【図１０】Ｎフレーム〜Ｎ＋２フレームにおいて表示された画面を示した図である。
【図１１】延長されたＦＰ期間内での画像データの送信を示す説明図である。
【図１２】書き込み方向と読み出し方向とが同じ場合の動作を示す説明図である。
【図１３】既にメモリに書き込まれている画像データの初期画面と書き換えられる画像データを書き換え画面とを示す図である。
【図１４】読み出し後の読み出し画面を示す図である。
【図１５】書き込み方向と読み出し方向とが異なる場合の第１の動作を示す説明図である。
【図１６】書き込みと読み出しとが競合する場合を説明する説明図である。
【図１７】書き込み方向と読み出し方向とが異なる場合の第２の動作を示す説明図である。
【図１８】書き込みと読み出しとが競合する場合を説明する説明図である。
【符号の説明】
【０１３３】
Ｄ，Ｄ１，Ｄ２…データ線
Ｇ１〜Ｇｎ…走査線
ＩＶａ，ＩＶｂ…インバータ
ＯＵＴ…出力用ドライバ
Ｓ１〜Ｓｍ…信号線
ＳＳ１，ＳＳ２，ＳＷ…スイッチ素子
Ｔ１，Ｔ２…選択時間
ＷＬ…ワード線
１…液晶表示装置
２…処理装置
２…ＣＰＵ
１０…インタフェース回路
１１…コマンド制御回路
１２…タイミング回路
１３…入出力制御回路
１３…入出力回路
１３…ＲＡＭ入出力制御回路
１４…ＲＡＭ
１５…ラッチ回路
１６…コンバータ
１７…アンプ回路
１８…信号線スイッチ回路
１９…走査線駆動回路
２０…表示部
１１３ａ…第１メモリブロック
１１３ｂ…第２メモリブロック
１１３ｃ…第３メモリブロック
１１３ｄ…第４メモリブロック
１１３ｅ１…第５ａメモリブロック
１１３ｅ２…第５ｂメモリブロック
１１３ｆ１…第６ａメモリブロック
１１３ｆ２…第６ｂメモリブロック
１３１…列デコーダ
１３２…行デコーダ
２００…表示領域
２０１…蓄積容量
２０２…表示電極
２０３…対向電極
２０４…液晶
【図１】
2008185794.tif 000003
【図２】
2008185794.tif 000004
【図３】
2008185794.tif 000005
【図４】
2008185794.tif 000006
【図５】
2008185794.tif 000007
【図６】
2008185794.tif 000008
【図７】
2008185794.tif 000009
【図８】
2008185794.tif 000010
【図９】
2008185794.tif 000011
【図１０】
2008185794.tif 000012
【図１１】
2008185794.tif 000013
【図１２】
2008185794.tif 000014
【図１３】
2008185794.tif 000015
【図１４】
2008185794.tif 000016
【図１５】
2008185794.tif 000017
【図１６】
2008185794.tif 000018
【図１７】
2008185794.tif 000019
【図１８】
2008185794.tif 000020