(57)【要約】【課題】小型化に優れた回転センサを提供する。【解決手段】半導体基板１０に縦型ホール素子１１が作り込まれ、半導体基板１０の表面に平行な磁界を検出する。半導体基板１０上に磁気抵抗素子１２，１３が形成され、半導体基板１０の表面に平行な磁界の強さにより抵抗値が変化する。ａｒｃｔａｎ演算器によって、磁気抵抗素子１２により得られる信号と磁気抵抗素子１３により得られる信号をａｒｃｔａｎの演算をする。パルス化回路により、縦型ホール素子１１の出力信号をパルス化する。合成器によりａｒｃｔａｎ演算器による信号と、パルス化回路による信号を合成して０〜３６０°の角度においてリニアな出力が得られる。【選択図】図２
2008185406.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に作り込まれ、半導体基板の表面に平行な磁界を検出する縦型ホール素子と、
前記縦型ホール素子を作り込んだ前記半導体基板上に形成され、半導体基板の表面に平行な磁界の強さにより抵抗値が変化する磁気抵抗素子と、
を備え、
前記縦型ホール素子の出力信号と前記磁気抵抗素子により得られる信号を用いて被検出体の回転を検出するようにしたことを特徴とする回転センサ。
【請求項２】
前記磁気抵抗素子はＮｉＦｅの薄膜よりなることを特徴とする請求項１に記載の回転センサ。
【請求項３】
前記磁気抵抗素子はＮｉＣｏの薄膜よりなることを特徴とする請求項１に記載の回転センサ。
【請求項４】
前記磁気抵抗素子は、被検出体の回転に伴う抵抗値変化に位相差をもつ第１および第２の磁気抵抗素子からなり、
前記縦型ホール素子の出力信号と前記磁気抵抗素子により得られる信号を用いて前記被検出体の回転を検出する手段として、
前記第１の磁気抵抗素子により得られる信号と前記第２の磁気抵抗素子により得られる信号をａｒｃｔａｎの演算をするａｒｃｔａｎ演算手段と、
前記縦型ホール素子の出力信号をパルス化するパルス化手段と、
前記ａｒｃｔａｎ演算手段によるａｒｃｔａｎの演算をして得た信号と、前記パルス化手段による前記縦型ホール素子の出力信号をパルス化した信号を合成して０〜３６０°の角度においてリニアな出力を得る合成手段と、
を備えることを特徴とする請求項１〜３のいずれか１項に記載の回転センサ。
【請求項５】
前記半導体基板において前記磁気抵抗素子の下に前記縦型ホール素子を重ねて配置してなることを特徴とする請求項１〜４のいずれか１項に記載の回転センサ。
【請求項６】
前記縦型ホール素子は、
第１導電型の半導体基板に形成した第２導電型のウェル領域内において当該第２導電型のウェル領域よりも浅い第１導電型のウェル領域が前記第２導電型のウェル領域を分割するように形成され、前記第２導電型のウェル領域の表層部において前記第１導電型のウェル領域を挟んで電流供給対を構成するコンタクト用の第２導電型の不純物拡散領域が形成されるとともに電圧出力対を構成するコンタクト用の第２導電型の不純物拡散領域が形成されてなる
ことを特徴とする請求項１〜５のいずれか１項に記載の回転センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回転センサに関するものである。
【背景技術】
【０００２】
回転センサとして磁気抵抗素子を複数用いたものが知られている（特許文献１，２参照）。特許文献１においては２つの磁気抵抗素子ブリッジをバイアス磁界の磁気的中心に対し対称に配置する技術が開示されている。特許文献２においては２つの磁気抵抗素子を被検出体であるギヤに対し並設して２つの磁気抵抗素子から出力される位相差をもった信号（パルス信号）の立上りエッジによりギヤの回転方向を検知する技術が開示されている。
【特許文献１】特開２００１−１５３６８３号公報
【特許文献２】特開平１０−３３２７２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
近年、センサの小型・高精度化の要求が増している。特に、回転センサにおいて小型化、３６０°検出、０．１％ＦＳ等の厳しい要求がＸ−ｂｙ  Ｗｉｒｅの進展とともに増えている。
【０００４】
本発明は、このような背景の下になされたものであり、その目的は、小型化に優れた回転センサを提供することにある。
【課題を解決するための手段】
【０００５】
上記の課題を解決するために、請求項１に記載の発明では、半導体基板に作り込まれ、半導体基板の表面に平行な磁界を検出する縦型ホール素子と、前記縦型ホール素子を作り込んだ前記半導体基板上に形成され、半導体基板の表面に平行な磁界の強さにより抵抗値が変化する磁気抵抗素子と、を備え、前記縦型ホール素子の出力信号と前記磁気抵抗素子により得られる信号を用いて被検出体の回転を検出するようにしたことを要旨とする。
【０００６】
請求項１に記載の発明によれば、磁気抵抗素子に比べて小さな縦型ホール素子を用いることにより小型化に優れた回転センサを提供することができる。
請求項２に記載のように、請求項１に記載の回転センサにおいて、前記磁気抵抗素子はＮｉＦｅの薄膜よりなるとよい。また、請求項３に記載のように、請求項１に記載の回転センサにおいて、前記磁気抵抗素子はＮｉＣｏの薄膜よりなるとよい。
【０００７】
請求項４に記載のように、請求項１〜３のいずれか１項に記載の回転センサにおいて、前記磁気抵抗素子は、被検出体の回転に伴う抵抗値変化に位相差をもつ第１および第２の磁気抵抗素子からなり、前記縦型ホール素子の出力信号と前記磁気抵抗素子により得られる信号を用いて前記被検出体の回転を検出する手段として、前記第１の磁気抵抗素子により得られる信号と前記第２の磁気抵抗素子により得られる信号をａｒｃｔａｎの演算をするａｒｃｔａｎ演算手段と、前記縦型ホール素子の出力信号をパルス化するパルス化手段と、前記ａｒｃｔａｎ演算手段によるａｒｃｔａｎの演算をして得た信号と、前記パルス化手段による前記縦型ホール素子の出力信号をパルス化した信号を合成して０〜３６０°の角度においてリニアな出力を得る合成手段と、を備えると、０〜３６０°の角度においてリニアな出力を得ることができる。
【０００８】
請求項５に記載のように、請求項１〜４のいずれか１項に記載の回転センサにおいて、前記半導体基板において前記磁気抵抗素子の下に前記縦型ホール素子を重ねて配置してなると、より小型化することができる。
【０００９】
請求項６に記載のように、請求項１〜５のいずれか１項に記載の回転センサにおいて、前記縦型ホール素子は、第１導電型の半導体基板に形成した第２導電型のウェル領域内において当該第２導電型のウェル領域よりも浅い第１導電型のウェル領域が前記第２導電型のウェル領域を分割するように形成され、前記第２導電型のウェル領域の表層部において前記第１導電型のウェル領域を挟んで電流供給対を構成するコンタクト用の第２導電型の不純物拡散領域が形成されるとともに電圧出力対を構成するコンタクト用の第２導電型の不純物拡散領域が形成されてなると、ウェル領域を用いることによりコスト的に有利な構成とすることができる。
【発明を実施するための最良の形態】
【００１０】
（第１の実施形態）
以下、本発明を具体化した第１の実施形態を図面に従って説明する。
図１には本実施形態の回転センサの全体図を示す。図１（ａ）は回転センサの平面図であり、図１（ｂ）は図（ａ）でのＡ−Ａ線での断面図である。
【００１１】
図１に示すように、被検出体としてマグネットロータ１を用いている。マグネットロータ１はロータボディ２を有し、ロータボディ２は有底円筒状をなしている。有底円筒状のロータボディ２の内面にはＳ極永久磁石３とＮ極永久磁石４とが対向して配置されている。有底円筒状のロータボディ２の内部におけるＳ極永久磁石３とＮ極永久磁石４とが対向する部位にはセンサチップ５が永久磁石３，４と離間して配置されている。永久磁石３，４によりセンサチップ５に磁界が印加される。
【００１２】
図２には、センサチップ５の詳細を示す。
図２において、半導体基板１０に縦型ホール素子１１が作り込まれている。また、半導体基板１０上に磁気抵抗素子１２，１３が形成されている。磁気抵抗素子１２，１３はＮｉＦｅの薄膜よりなる。このように、同一基板（同一チップ）に２つの磁気抵抗素子１２，１３と縦型ホール素子１１が並べて配置されている。
【００１３】
縦型ホール素子１１は、感磁面（ホール電圧が一番大きくなるホールプレートの面の方向、または磁界の入射方向に対し垂直にホールプレートが配置される方向）が磁気抵抗素子１２の長手方向（磁界に対してＮｉＦｅでは抵抗値が一番低くなる方向）に合わせて配置されている。このときの磁界はセンサチップ５の表面に平行な磁界である。このように、縦型ホール素子１１は半導体基板１０の表面に平行な磁界を検出することができるようになっている。また、磁気抵抗素子１２，１３は半導体基板１０の表面に平行な磁界の強さにより抵抗値が変化する。そして、各磁気抵抗素子１２，１３から、抵抗値に応じたレベルの信号が出力される。磁気抵抗素子１２，１３は帯状をなし、第１の磁気抵抗素子１２に対し第２の磁気抵抗素子１３はその延設方向が４５°傾かせて配置されている。これにより、一方の磁気抵抗素子１３は、他方の磁気抵抗素子１２に対して、マグネットロータ１の回転に伴う抵抗値変化に４５°の位相差をもつ。
【００１４】
なお、隣り合う磁気抵抗素子１２，１３は、センサチップ５内でも、できるだけ近いところに配置した方がよい。また、同一チップ内に周辺回路（演算や補正などが可能な回路）を集積化することも可能である。
【００１５】
図３，４には、センサチップ５に形成した縦型ホール素子１１の具体的構成を示す。
図３はホール素子１１の平面構造を模式的に示す平面図、図４は図３のＡ−Ａ線に沿った断面図である。
【００１６】
図４に示すように、Ｐ型シリコン基板３１の上にＮ型シリコン層３２がエピタキシャル成長法により形成されている。Ｐ型シリコン基板３１とＮ型シリコン層３２により半導体基板が構成されている。また、Ｎ型シリコン層３２において素子分離用のＰ型不純物拡散領域３３が、その平面構造として図３に示すように、四角環状に、かつ、縦断面構造として図４に示すようにＰ型シリコン基板３１に達するように形成されている。Ｎ型シリコン層３２においてＰ型不純物拡散領域３３にて囲まれた領域がホール素子形成領域となっている。このホール素子形成領域においてＮ型の埋込層３４が形成されている。
【００１７】
ホール素子形成領域のＮ型シリコン層３２の表層部には、Ｎ＋コンタクト領域３５，３６，３７，３８，３９が形成されている。これらコンタクト領域３５，３６，３７，３８，３９には、図示しない配線を介して、それぞれ端子Ｓ，Ｇ１，Ｇ２，Ｖ１，Ｖ２と電気的に接続されている。コンタクト領域３６および３７は、それぞれコンタクト領域３５と対をなし、電流供給対が構成されている。コンタクト領域３８および３９により、電圧出力対が構成されている。
【００１８】
図４に示すように、Ｎ型シリコン層３２においてＰ型不純物拡散領域４０，４１が、その平面構造として図３に示すように、ホール素子形成領域を３つの領域４２，４３，４４に分割するように形成され、かつ、縦断面構造として図４に示すようにＮ型埋込層３４に達するように形成されている。そして、領域４３において、コンタクト領域３５，３８，３９が一直線上に配置されている。また、領域４２のコンタクト領域３７と領域４３のコンタクト領域３５と領域４４のコンタクト領域３６とが一直線上に配置されている。ここで、コンタクト領域３５，３８，３９が位置する直線とコンタクト領域３７，３５，３６が位置する直線とは直交している。
【００１９】
領域４３においてコンタクト領域３８および３９にて挟まれる領域が磁気検出部（ホールプレート）ＨＰとなり、ここに印加される磁界に対応するホール電圧信号を生じさせることになる。
【００２０】
端子Ｓから端子Ｇ１へ、また端子Ｓから端子Ｇ２へそれぞれ一定の駆動電流ｉを流すと、その電流ｉは、基板表面に形成されたコンタクト領域３５から下方に向かい、磁気検出部ＨＰ、埋込層３４、さらに埋込層３４内を横方向に進み、コンタクト領域３６，３７の下方位置から上方に向かい、コンタクト領域３６，３７へとそれぞれ流れる。このとき、磁気検出部ＨＰには、基板表面（チップ表面）に垂直な成分を含む電流ｉが流れるため、この駆動電流を流した状態において、基板表面（チップ表面）に平行な成分を含む磁界（例えば図３，４中に矢印Ｂで示される磁界）が磁気検出部ＨＰに印加されると、ホール効果によって端子Ｖ１と端子Ｖ２との間にその磁界に対応するホール電圧Ｖｈが発生し、端子Ｖ１，Ｖ２を通じてその発生したホール電圧信号を検出することで、検出対象とする磁界成分（基板の表面に平行な磁界成分）が求められる。
【００２１】
次に、回転センサの電気的構成を、図５に基づいて説明する。
図５に示すように、縦型ホール素子１１、磁気抵抗素子１２，１３に対する周辺回路としてａｒｃｔａｎ演算器５０とパルス化回路５１と合成器５２が設けられている。ａｒｃｔａｎ演算器５０において磁気抵抗素子１２，１３により得られる信号（抵抗値に応じたレベルの信号）ＳＧ２，ＳＧ３に対しａｒｃｔａｎ演算が行われる。縦型ホール素子１１にはパルス化回路５１が接続されている。パルス化回路５１において縦型ホール素子１１の出力信号ＳＧ１がパルス化された信号に変換される。ａｒｃｔａｎ演算器５０とパルス化回路５１は合成器５２に接続されている。合成器５２において、ａｒｃｔａｎ演算器５０の出力信号とパルス化回路５１の出力信号とが合成される。この合成器５２の出力信号は３６０°リニア信号となっている。
【００２２】
次に、回転センサの作用について説明する。
図６は、磁気抵抗素子１２，１３により得られる信号ＳＧ２，ＳＧ３およびホール素子１１の出力信号ＳＧ１から、リニアな出力を得るための処理内容を説明するための波形図である。
【００２３】
図６に示すように、２つの磁気抵抗素子１２，１３により得られる信号ＳＧ２，ＳＧ３は、角度に対して抵抗値が変化することによりｓｉｎ、ｃｏｓの曲線となる。つまり、一方の出力信号ＳＧ２と他方の出力信号ＳＧ３とは４５°位相差をもつ。
【００２４】
また、磁気抵抗素子１２，１３の抵抗値は永久磁石３，４のＮ極、Ｓ極に対する判別ができない（磁界の強さによって抵抗値が変わる）。そのため、図１のマグネットロータ１の回転に伴い、磁界を印加させている磁石３，４が回転すると、図６のように、ｓｉｎ、ｃｏｓの曲線は、０〜３６０°回転する間に２回の周期で出力される。
【００２５】
一方、ホール素子１１は、永久磁石３，４のＮ極、Ｓ極の判別ができる素子である。そのため、ホール素子１１の出力信号ＳＧ１は、０〜３６０°の回転に対して１回の周期で出力される。
【００２６】
磁気抵抗素子１２，１３により得られる信号ＳＧ２，ＳＧ３は図５のａｒｃｔａｎ演算器５０において、ａｒｃｔａｎの演算が行われる。これにより、図６に示すように、出力がつなぎ合わされて１８０°周期で直線的にレベルが変わる信号が得られる。
【００２７】
また、ホール素子１１の出力信号ＳＧ１が図５のパルス化回路５１においてパルス信号に変換されて出力される。これにより、図６に示すように、１８０°周期でＨ（ハイ），Ｌ（ロー）のレベルが変わる出力が得られる。
【００２８】
図５の合成器５２において、磁気抵抗素子１２，１３により得られる信号ＳＧ２，ＳＧ３についてのａｒｃｔａｎの演算後の信号と、ホール素子１１の出力信号ＳＧ１についてのパルス出力後の信号が合成されて、つなぎ合わされる。これにより、図６に示すように、０〜３６０°のリニア出力が得られる。つまり、ホール素子１１の出力信号ＳＧ１がプラスのときの磁気抵抗素子により得られる信号ＳＧ２，ＳＧ３と、ホール素子１１の出力信号ＳＧ１がマイナスのときの磁気抵抗素子により得られる信号ＳＧ２，ＳＧ３とが区別できるため、得られる出力をさらに合成し、つなぎ合わせることで、０〜３６０°のリニア出力を得ることができる。
【００２９】
以上のように、ホール素子１１と磁気抵抗素子１２，１３とを磁界の感度で比較すると磁気抵抗素子１２，１３の方が大きいため、磁気抵抗素子１２，１３により得られる信号をリニア出力の信号として利用することにより、高精度なセンサが構成できる。また、永久磁石の強度（磁界の大きさ）が小さいものでも使えるため、永久磁石のコストを下げることができる。一方、素子サイズに関して、磁気抵抗素子の寸法は１ｍｍ程度であり、ホール素子の縦横寸法は１００μｍ程度あり、素子サイズが１／１０程度に小さく、ホール素子１１を、パルス出力を得る素子として利用する。これによりチップ面積を小さく構成でき、小型化を図ることができる。このようにして、小型・高精度化に優れた回転センサを提供することができる。
【００３０】
詳しく説明する。
３６０°の範囲を検出すべく図７のようにした場合において、縦型ホール素子１１ａ，１１ｂを９０°位相差をもつように基板上にレイアウトし、得られる２つの信号をａｒｃｔａｎの演算をすることで、リニアな３６０°の出力を得ることができるセンサを１チップ上に構成することができる。しかし、この方法ではホール素子１１ａ，１１ｂの感度が小さいために、得られる信号成分が小さい。すると、ノイズなどの影響によりセンサの精度が悪くなる。これに対し本実施形態では、磁気抵抗素子を用いることにより感度を大きくでき、得られる信号成分を大きくでき、ノイズなどによるセンサの精度の悪化を回避することができる。
【００３１】
また、この信号成分を強めるために、磁界の強い磁石を用いる方法がある。しかし、磁界の強い磁石を用いることで、磁石のコストがアップしてしまう。これに対し本実施形態では、磁気抵抗素子を用いることにより信号成分を大きくでき、磁界が強い磁石を用いなくてもよい。
【００３２】
また、ホール素子は一般的に使われている素子は横型ホール素子であるために、感磁面がチップ表面に対して垂直な方向であった（チップ表面に垂直な磁場に対する回転を検出するために使われている）。よって、磁界を検出する方向が磁気抵抗素子と９０°ずれているために、同一チップに配置しても、所望の出力は得られない。これに対し本実施形態では、縦型ホール素子を用いることで磁界の検出方向を一致させることができる。
【００３３】
上記実施形態によれば、以下のような効果を得ることができる。
（１）回転センサの構成として、半導体基板１０に作り込まれ、半導体基板１０の表面に平行な磁界を検出する縦型ホール素子１１と、縦型ホール素子１１を作り込んだ半導体基板１０上に形成され、半導体基板１０の表面に平行な磁界の強さにより抵抗値が変化する磁気抵抗素子１２，１３と、を備え、縦型ホール素子１１の出力信号ＳＧ１と磁気抵抗素子１２，１３により得られる信号ＳＧ２，ＳＧ３を用いて被検出体としてのマグネットロータ１の回転（回転位置）を検出するようにした。よって、１方向からの磁界に対してそれぞれの素子にて同時に検出することができることとなり、磁気抵抗素子に比べて小さな縦型ホール素子を用いることにより小型化に優れた回転センサを提供することができる。
【００３４】
（２）従来、磁気抵抗素子は磁界の強度のみを判別し、Ｎ極、Ｓ極の判別ができない素子であるために、回転に対し１８０°の周期で出力されるという特徴があり、そのため、４５°の位相差をもつように配置した磁気抵抗素子で得られる出力をａｒｃｔａｎの演算をすることによりリニア出力に変換した場合、最大０〜１８０°の範囲でしか角度の検出ができなかった。これに対し本実施形態においては、磁気抵抗素子は、マグネットロータ１の回転に伴う抵抗値変化に位相差をもつ第１および第２の磁気抵抗素子１２，１３からなり、縦型ホール素子１１の出力信号ＳＧ１と磁気抵抗素子１２，１３により得られる信号ＳＧ２，ＳＧ３を用いて被検出体としてのマグネットロータ１の回転を検出する手段として、第１の磁気抵抗素子１２により得られる信号ＳＧ２と第２の磁気抵抗素子１３により得られる信号ＳＧ３をａｒｃｔａｎの演算をするａｒｃｔａｎ演算手段としてのａｒｃｔａｎ演算器５０と、縦型ホール素子１１の出力信号ＳＧ１をパルス化するパルス化手段としてのパルス化回路５１と、ａｒｃｔａｎ演算器５０によるａｒｃｔａｎの演算をして得た信号と、パルス化回路５１による縦型ホール素子１１の出力信号ＳＧ１をパルス化した信号を合成して０〜３６０°の角度においてリニアな出力を得る合成手段としての合成器５２と、を備える。よって、簡単な構成にて０〜３６０°の角度においてリニアな出力を得ることができる。
【００３５】
（３）磁気抵抗素子１２，１３はＮｉＦｅの薄膜よりなるので、微弱な磁界を検知することができる。
なお、チップ５（基板１０）の材料はシリコン以外にも化合物半導体（ＧａＡｓ、ＩｎＡｓ、ＩｎＳｂ）でもよい。
【００３６】
また、ホール素子１１は基板の中に拡散層として構成し、磁気抵抗素子１２，１３は薄膜のため基板上に構成することができるため、図８に示すように、磁気抵抗素子６１の下にホール素子１１を重ねて配置してもよい。なお、図８において符号６０はシリコン層３２と磁気抵抗素子６１とを絶縁分離するためのシリコン酸化膜等の絶縁膜である。このように、半導体基板１０において磁気抵抗素子６１の下に縦型ホール素子１１を重ねて配置すると、より小型化することができる。
【００３７】
また、ホール素子１１のパルス出力の数（図５のパルス化回路５１からのパルス数）をカウントすれば、多回転の（３６０°以上の）検出が可能である。
また、磁気抵抗素子１２，１３の部分はゲージで構成してもよい。つまり、磁気抵抗値を読むのではなく、図９に示すように、磁気抵抗素子１２，１３（図９での抵抗Ｒ１，Ｒ２）を直列に接続し、その中点電位を取り出すようにしてもよい。
（第２の実施形態）
次に、第２の実施形態を、第１の実施形態との相違点を中心に説明する。
【００３８】
図１０には、本実施形態における回転センサの平面図を示す。
図１０において、被検出体としてのギヤ７０に対し、その外周側の近傍にチップ７２が配置されるとともに、さらにその外周側にはバイアス磁石（永久磁石）７１が配置されている。チップ７２においては左右方向の中央部に縦型ホール素子７５が配置され、その両側に磁気抵抗素子７３，７４が配置されている。縦型ホール素子７５は、図３，４で示した構造をなし、磁気抵抗素子７３，７４に対して位相差をもつように配置されている。このようにして、チップ７２（同一基板上）に、２つの磁気抵抗素子７３，７４と、縦型ホール素子７５が配置されている。即ち、縦型ホール素子７５が半導体基板（チップ７２）に作り込まれ、半導体基板（チップ７２）の表面に平行な磁界を検出し、また、半導体基板（チップ７２）上に磁気抵抗素子７３，７４が形成され、半導体基板（チップ７２）の表面に平行な磁界の強さにより抵抗値が変化する。
【００３９】
図１１には２つの磁気抵抗素子７３，７４の結線状態を示す。図１１において、磁気抵抗素子７３はフルブリッジ回路が組まれるとともに磁気抵抗素子７４もフルブリッジ回路が組まれている。つまり、磁気抵抗素子７３の構成として、電源電圧Ｖｉｎとグランド（ＧＮＤ）間において４つの抵抗Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４が直列に接続され、この直列回路での抵抗Ｒ１２，Ｒ１３間の電位（中間電位）が出力電位Ｖｏｕｔ１となっている。同様に、磁気抵抗素子７４の構成として、電源電圧Ｖｉｎとグランド（ＧＮＤ）間において４つの抵抗Ｒ２１，Ｒ２２，Ｒ２３，Ｒ２４が直列に接続され、この直列回路での抵抗Ｒ２２，Ｒ２３間の電位（中間電位）が出力電位Ｖｏｕｔ２となっている。
【００４０】
図３，４で示した縦型ホール素子７５の等価回路を図１２に示す。図１２において、ホール素子は抵抗ブリッジとして近似できる。つまり、２つの抵抗Ｒ３１，Ｒ３２が直列に接続されるとともに、２つの抵抗Ｒ３３，Ｒ３４が直列に接続され、両直列回路における中間電位の差がホール電圧（出力電位）Ｖｈとなる。
【００４１】
そして、磁気抵抗素子７３，７４にて得られる信号よりギヤ７０の回転位置が検出される。また、縦型ホール素子７５の出力信号と、いずれかの磁気抵抗素子７３，７４にて得られる信号により、ギヤ７０の正・逆の回転方向が検出される。つまり、縦型ホール素子７５と、磁気抵抗素子７３，７４との位相差を利用して、磁気抵抗素子７３，７４により得られる信号と縦型ホール素子７５の出力信号におけるパルス波形の立ち上がりの違いを利用してギヤ７０の正・逆の回転方向が検出される。
【００４２】
詳しくは、縦型ホール素子７５の出力信号の２値化後の信号をＡ相信号とし、磁気抵抗素子７３（又は磁気抵抗素子７４）の出力信号の２値化後の信号をＢ相信号としたときにおいて、Ａ相信号の立上りエッジにおけるＢ相信号のレベルを判定する。Ａ相信号の立上りエッジにおけるＢ相信号のレベルがＨレベルならば正回転であると判定し、また、Ａ相信号の立上りエッジにおけるＢ相信号のレベルがＬレベルならば逆回転であると判定する。
【００４３】
このようにして、縦型ホール素子７５を回転方向検出用の素子として用いている。これにより、チップサイズを小さくすることができる。具体的には、図１３でのチップ１１０と図１０でのチップ７２を比較したとき、横方向のサイズは、図１３の寸法Ｌ２に比べて図１０の寸法Ｌ１を小さくすることができる（Ｌ１＜Ｌ２）。
【００４４】
以下、図１３，１４の場合と、本実施形態とを比較して、詳しく説明する。
図１３に示すように、ギヤ１００に対しチップ１１０が離間して配置されるとともにチップ１１０の背面側にバイアス磁石（永久磁石）１２０が配置され、チップ１１０において磁気抵抗素子１１１，１１２，１１３が左右方向に並設されている。左右の磁気抵抗素子１１１，１１２に対し中央の磁気抵抗素子１１３が位相差をもつように配置されている。また、各磁気抵抗素子１１１，１１２，１１３での結線として、図１４に示すようにブリッジ回路が組まれている。そして、チップ１１０において両サイドに配した磁気抵抗素子１１１，１１２でギヤ１００の回転位置を検出する。また、チップ１１０において中央部に配した磁気抵抗素子１１３を用いてギヤ１００の正・逆の回転方向を検出する。この際、位相差を利用して中央の磁気抵抗素子１１３と両サイドの磁気抵抗素子１１１，１１２とのパルスの波形の立ち上がりの違いを利用して正逆の回転方向を検出することができる。しかし、この磁気抵抗素子１１１，１１２，１１３でブリッジを構成した場合、ホール素子に比べて検出素子が大きくなり（チップサイズが大きくなり）、コストがアップしてしまう。
【００４５】
これに対し、図１０の本実施形態では回転方向検出用の素子として縦型ホール素子７５を用いることによりチップサイズを小さくすることができる。つまり、図１３の回転方向検出用の磁気抵抗素子１１３を縦型ホール素子７５に置き換えることによりチップサイズを小さくすることができる。
【００４６】
図１０に代わりに、図１５（ａ）に示すように、空いたスペースなどに周辺回路７６を集積化することも可能であり、この場合、センサシステム全体のコストダウンにもつながる。逆に、図１３における位置検出用の磁気抵抗素子１１１，１１２を、図１５（ｂ）に示すように縦型ホール素子７７，７８に置き換えて、回転方向の検出のみを磁気抵抗素子７９で行うことも可能である。このようにすることでも、チップサイズを小さくすることができる。
【００４７】
また、縦型ホール素子は、等価回路で考えると、図１２に示すように、素子１つで（ホールプレート１つで）ブリッジが構成できているため、位置検出用として使用してもよく、この場合、図１５（ｃ）に示すように磁気抵抗素子８１に加えて縦型ホール素子８０を一つ使用することでもセンサの構成が可能である。このようにしても磁界をピンポイントでより正確に検出できるとともにチップサイズを小さくすることができる。
【００４８】
また、磁気抵抗素子はＮｉＦｅの薄膜以外にも、ＮｉＣｏの薄膜を用いてもよい。
また、縦型ホール素子の構成として、図３，４に代わり、図１６あるいは図１７に示す構成としてもよい。
【００４９】
図１６において、Ｐ型シリコン基板９０にＮウェル領域９１が形成され、Ｎウェル領域９１を囲むようにＰウェル領域９２が四角環状に形成されている。また、Ｎウェル領域９１内においてＰウェル領域９３がＮウェル領域９１を二分割するように形成されている。Ｐウェル領域９２，９３はＮウェル領域９１より浅い。二分割したＮウェル領域９１の一方の領域において表層部にＮ＋領域９４，９５，９６が一直線上に並ぶように形成され、また、二分割したＮウェル領域９１の他方の領域において表層部にＮ＋領域９７が形成されている。Ｎ＋領域９４〜９７はＰウェル領域９２，９３より浅い。Ｎ＋領域９４，９７が電流供給対を構成するコンタクト領域であり、Ｎ＋領域９５，９６が電圧出力対を構成するコンタクト領域である。
【００５０】
図１７においては図１６の構成に対し、さらに、Ｎウェル領域９１においてＰウェル領域９８が形成され、これによりＮウェル領域９１が三分割されている。このＮウェル領域９１での追加した領域（３番目の分割領域）において表層部にＮ＋領域９９が形成され、Ｎ＋領域９９を電流供給対を構成するコンタクト領域として用いている。
【００５１】
この図１６，１７の構成においては、ＣＭＯＳ工程で作成しており、バイポーラ工程でないためバイポーラ工程で作成する縦型ホール素子よりもコスト的に有利である。
以上のように、縦型ホール素子は、第１導電型の半導体基板としてのＰ型シリコン基板９０に形成した第２導電型のウェル領域としてのＮウェル領域９１内においてウェル領域９１よりも浅い第１導電型のウェル領域としてのＰウェル領域９３（９８）がウェル領域９１を分割するように形成され、ウェル領域９１の表層部においてウェル領域９３（９８）を挟んで電流供給対を構成するコンタクト用の第２導電型の不純物拡散領域としてのＮ＋領域９４，９７（９９）が形成されるとともに電圧出力対を構成するコンタクト用の第２導電型の不純物拡散領域としてのＮ＋領域９５，９６が形成されている。これによって、ウェル領域を用いることによりコスト的に有利な構成とすることができる。
【図面の簡単な説明】
【００５２】
【図１】（ａ）は第１の実施形態における回転センサの平面図、（ｂ）は（ａ）のＡ−Ａ線での断面図。
【図２】センサチップの平面図。
【図３】縦型ホール素子の平面図。
【図４】図３のＡ−Ａ線での縦型ホール素子の断面図。
【図５】回転センサの電気的構成図。
【図６】回転センサの波形図。
【図７】比較のためのセンサチップの平面図。
【図８】別例のセンサチップの断面図。
【図９】別例の磁気抵抗素子の構成を示す回路図。
【図１０】第２の実施形態における回転センサの平面図。
【図１１】第２の実施形態における回転センサの回路構成図。
【図１２】縦型ホール素子の等価回路図。
【図１３】比較のための回転センサの平面図。
【図１４】比較のための磁気抵抗素子の回路図。
【図１５】（ａ），（ｂ），（ｃ）は別例のセンサチップの平面図。
【図１６】（ａ）は別例の縦型ホール素子の平面図、（ｂ）は（ａ）のＡ−Ａ線での縦断面図。
【図１７】（ａ）は別例の縦型ホール素子の平面図、（ｂ）は（ａ）のＡ−Ａ線での縦断面図。
【符号の説明】
【００５３】
１０…半導体基板、１１…縦型ホール素子、１２…磁気抵抗素子、１３…磁気抵抗素子、５０…ａｒｃｔａｎ演算器、５１…パルス化回路、５２…合成器、７２…センサチップ、７３…磁気抵抗素子、７４…磁気抵抗素子、７５…縦型ホール素子、７７…縦型ホール素子、７８…縦型ホール素子、７９…磁気抵抗素子、８０…縦型ホール素子、８１…磁気抵抗素子、９０…Ｐ型シリコン基板、９１…Ｎウェル領域、９２…Ｐウェル領域、９３…Ｐウェル領域、９４〜９７…Ｎ＋領域、９８…Ｐウェル領域、９９…Ｎ＋領域。
【図１】
2008185406.tif 000003
【図２】
2008185406.tif 000004
【図３】
2008185406.tif 000005
【図４】
2008185406.tif 000006
【図５】
2008185406.tif 000007
【図６】
2008185406.tif 000008
【図７】
2008185406.tif 000009
【図８】
2008185406.tif 000010
【図９】
2008185406.tif 000011
【図１０】
2008185406.tif 000012
【図１１】
2008185406.tif 000013
【図１２】
2008185406.tif 000014
【図１３】
2008185406.tif 000015
【図１４】
2008185406.tif 000016
【図１５】
2008185406.tif 000017
【図１６】
2008185406.tif 000018
【図１７】
2008185406.tif 000019