(57)【要約】【課題】デバイスの動作周波数で制限されずに出力信号の立ち上がり時間と立ち下がり時間を均衡させて、出力信号の波形歪を抑制する。【解決手段】出力回路２に対応した参照回路３を設け、参照回路３の第１の参照トランジスタ列400と第２の参照トランジスタ列500とを同時に導通させ、第１の参照トランジスタ列400と第２の参照トランジスタ列500との接続点の電位が第１の電源端子１３の電位と第２の電源端子１４の電位との中点電位にできるだけ近い状態となるように、第１の参照トランジスタ列400のうち導通させる第１の参照トランジスタと第２の参照トランジスタ列500のうち導通させる第２の参照トランジスタとの選択状態を決定し、第１および第２の参照トランジスタ列400,500の選択状態に対応して、第１および第２の出力トランジスタ列100,200において動作させる第１および第２の出力トランジスタの選択状態を決定する。【選択図】図１
2008211560.tif 000002
【特許請求の範囲】
【請求項１】
パルス信号に応じてスイッチングする第１の出力トランジスタ列と、前記パルス信号に応じて前記第１の出力トランジスタ列とは逆相でスイッチングする第２の出力トランジスタ列と、第１および第２の出力トランジスタ列の出力電流能力を独立して変更する制御回路とを有する出力回路と、
前記第１および第２の出力トランジスタ列の出力電流能力の組み合わせに対応して出力電流能力の組み合わせを変更可能な第１および第２の参照トランジスタ列を有し、前記第１および第２の参照トランジスタ列が直列に接続された参照回路と、
前記第１および第２の参照トランジスタ列を同時に導通させた状態で前記第１および第２の参照トランジスタ列の出力電流能力の組み合わせを変更しながら、前記第１および第２の参照トランジスタ列の接続点に現れる電位を基に前記第１および第２の参照トランジスタ列の出力電流能力が均衡する前記第１および第２の参照トランジスタ列の出力電流能力の組み合わせを決定する出力バランス測定回路とを備え、
前記出力バランス測定回路により決定された前記第１および第２の参照トランジスタ列の出力電流能力の組み合わせの情報を前記制御回路に与えて前記第１および第２の出力トランジスタ列の出力電流能力を決定するようにしたことを特徴とする信号増幅器。
【請求項２】
前記出力回路は、前記第１の出力トランジスタ列の一端が第１の電源端子に接続され、前記第１の出力トランジスタ列の他端が出力端子に接続され、前記第２の出力トランジスタ列の一端が前記第１の電源端子とは異なる電位の第２の電源端子に接続され、前記第２の出力トランジスタ列の他端が前記出力端子に接続され、
前記制御回路が、前記第１の出力トランジスタ列のうち動作させる第１の出力トランジスタを選択するとともに前記第２の出力トランジスタ列のうち動作させる第２の出力トランジスタを前記第１の出力トランジスタ列とは独立して選択することにより、前記第１および第２のトランジスタ列の出力電流能力を独立して変更する請求項１記載の信号増幅器。
【請求項３】
前記参照回路は、前記第１の参照トランジスタ列の一端が前記第１の電源端子に接続され、前記第２の参照トランジスタ列の一端が前記第２の電源端子に接続され、前記第１および第２の参照トランジスタ列の他端どうしが接続され、
前記第１の参照トランジスタ列のうち導通させる第１の参照トランジスタを選択するとともに、前記第２の参照トランジスタ列のうち導通させる第２の参照トランジスタを前記第１の参照トランジスタ列とは独立して選択することにより、前記第１の参照トランジスタ列の出力電流能力と前記第２の参照トランジスタ列の出力電流能力との組み合わせに対応して前記第１の出力トランジスタ列の出力電流能力と前記第２の出力トランジスタ列の出力電流能力との組み合わせが選択される請求項１記載の信号増幅器。
【請求項４】
前記出力バランス測定回路は、前記第１の参照トランジスタ列のうち導通させる第１の参照トランジスタと前記第２の参照トランジスタ列のうち導通させる第２の参照トランジスタとの選択状態を変更しながら、前記第１の参照トランジスタ列のうち選択された第１の参照トランジスタと前記第２の参照トランジスタ列のうち選択された第２の参照トランジスタとを同時に導通させた状態で、前記第１の参照トランジスタ列と前記第２の参照トランジスタ列との接続点の電位と前記第１の電源端子の電位と前記第２の電源端子の電位との中点電位とを比較することにより、前記第１の参照トランジスタ列と前記第２の参照トランジスタ列との接続点の電位が前記第１の電源端子の電位と前記第２の電源端子の電位との中点電位にできるだけ近い状態となるように、前記第１の参照トランジスタ列のうち導通させる第１の参照トランジスタと前記第２の参照トランジスタ列のうち導通させる第２の参照トランジスタとの選択状態を決定する請求項１記載の信号増幅器。
【請求項５】
前記参照回路は、前記第１の参照トランジスタ列および前記第２の参照トランジスタ列のうちいずれか一方が単一のトランジスタからなり、いずれか他方が複数のトランジスタからなる請求項１記載の信号増幅器。
【請求項６】
前記第１および第２の出力トランジスタ列と前記第１および第２の参照トランジスタ列はともにＭＯＳトランジスタで構成されている請求項１記載の信号増幅器。
【請求項７】
前記出力回路の入力側に、入力信号をパルス幅変調しパルス信号として前記出力回路に入力するパルス変調回路を備えた請求項１記載の信号増幅器。
【請求項８】
前記出力回路の入力側に、入力信号をパルス密度変調しパルス信号として前記出力回路に入力するパルス変調回路を備えた請求項１記載の信号増幅器。
【請求項９】
前記出力回路の入力側に、入力信号をデルタシグマ変調しパルス信号として前記出力回路に入力するパルス変調回路を備えた請求項１記載の信号増幅器。
【請求項１０】
前記出力回路はＤ級動作をする請求項１記載の信号増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング技術を用いた信号増幅器に関するものである。特にディジタルオーディオ信号を処理するＤ級アンプを含む信号増幅器に関するものである。
【背景技術】
【０００２】
従来、スイッチング技術を用いた信号増幅器において、出力信号の波形歪を抑制するために、出力信号の立ち上がり時間と立ち下がり時間を均衡させる方法が特開２００５−１０１９４８号公報に開示されている。
【０００３】
図３はスイッチング技術を用いた出力信号の立ち上がり時間と立ち下がり時間を均衡させる機能を備えた信号増幅器の回路図を示している。図３において、符号２１は、並列に設けられた複数のＰＭＯＳトランジスタおよび並列に設けられた複数のＮＭＯＳトランジスタからなり、出力電流能力を変更可能とすることより出力信号の立ち上がり時間と立ち下がり時間を均衡させることが可能なＣＭＯＳインバータ回路を示している。
【０００４】
符号３４、３５はＣＭＯＳインバータ回路２１に対応した回路構成からなる参照回路を示している。
【０００５】
符号２０はＣＭＯＳインバータ回路２１のＰＭＯＳトランジスタとＮＭＯＳトランジスタとを同じ組み合わせまたは、互いに独立に選択する選択回路を示している。
【０００６】
符号３０は参照回路３４、３５において選択されているＰＭＯＳトランジスタの駆動能力（出力電流能力）とＮＭＯＳトランジスタの駆動能力（出力電流能力）とを比較し、その比較結果に応じてＰＭＯＳトランジスタの駆動能力とＮＭＯＳトランジスタの駆動能力とが均衡するように選択回路２０を制御する選択制御回路を示している。
【０００７】
ＰＭＯＳトランジスタとＮＭＯＳトランジスタの駆動能力調整の方法は以下に説明するとおりである。テストクロックを参照回路３４、３５に入力し、その出力をバッファ３６、３７でパルス波形に整形する。符号４１はテストクロック制御回路である。
【０００８】
このパルス信号の立ち上がりと立ち下がりのタイミング差に応じた短いパルスが論理積回路３８または否定論理積回路３９から出力される。この短いパルスが論理積回路３８か否定論理積回路３９のどちらから初めに出力されるかでＰＭＯＳトランジスタとＮＭＯＳトランジスタの駆動能力の差を検出している。この結果をもとに駆動能力のバランスを調整している。つまり、上記の駆動能力の差に応じて、カウンタ回路３２または３３のどちらか一方がカウントアップし、それによって、参照回路３４、３５のＰＭＯＳトランジスタとＮＭＯＳトランジスタの駆動能力の差が少なくなる方向に参照回路３４、３５のＰＭＯＳトランジスタとＮＭＯＳトランジスタの駆動能力が変化し、それに連動して選択デコード回路３１が選択回路２０の選択状態を変化させ、ＣＭＯＳインバータ回路２１の駆動能力も変化させる。最終的に、ＰＭＯＳトランジスタとＮＭＯＳトランジスタの駆動能力が逆転したところで、テストが終了し、その状態で選択回路２０の選択状態が維持される。
【特許文献１】特開２００５−１０１９４８号公報
【特許文献１】特許第３４１００６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
特許文献１に記載の信号増幅器では、バッファ３６，３７の立ち上がりと立ち下がりのタイミングの差を基にＰＭＯＳトランジスタとＮＭＯＳトランジスタの駆動能力差を検出しているが、調整により駆動能力差が小さくなってくると論理積回路３８または否定論理積回路３９から出力されるパルスが非常に短くなる。
【００１０】
このため、セットリセットフリップフロップ（ＳＲ−ＦＦ）４０は非常に高速動作する必要があり、検出可能な駆動能力差の分解能がセットリセットフリップフロップ（ＳＲ−ＦＦ）４０の動作周波数範囲で制限されるという課題がある。
【００１１】
コンデンサＣ１、Ｃ２の容量値を大きくすると分解能を上げられるが、チップ面積の増大という課題がある。
【００１２】
また、参照回路３４、３５のトランジスタのＯＮ抵抗を大きくすることで分解能を上げられるが、そのためにゲート幅を大きくするとチップ面積増大になり、ゲート長を小さくするとＣＭＯＳインバータ回路２１との相関がとれなくなってしまうという課題がある。
【００１３】
上記のように、特許文献１に記載の信号増幅器における分解能は、ＭＯＳトランジスタの限界動作周波数で決まる。これを上げるにはゲート幅を大きく、またはゲート長を小さくする必要がある。しかしゲート幅を大きくすることは面積増大となり、ゲート長を小さくすると出力回路のＣＭＯＳインバータとの相関がとれなくなってしまうというデメリットがある。
【００１４】
なお、相関がとれなくなってしまうのは、参照回路とＣＭＯＳインバータ回路のゲート長が異なる場合、相互コンダクタンスgmやソース・ドレインコンダクタンスgds等互いのデバイス特性に大きな違いが生じるためである。
【００１５】
したがって、本発明の目的は、上記の駆動能力（出力電流能力）差の分解能がデバイスの動作周波数で制限されない信号増幅器を提供することである。
【課題を解決するための手段】
【００１６】
上記課題を解決するために、本発明の信号増幅器は、出力回路と、参照回路と、出力バランス測定回路とを備えている。
【００１７】
出力回路は、パルス信号に応じてスイッチングする第１の出力トランジスタ列と、パルス信号に応じて第１の出力トランジスタ列とは逆相でスイッチングする第２の出力トランジスタ列と、第１および第２の出力トランジスタ列の出力電流能力を独立して変更する制御回路とを有する。
【００１８】
参照回路は、第１および第２の出力トランジスタ列の出力電流能力の組み合わせに対応して出力電流能力の組み合わせを変更可能な第１および第２の参照トランジスタ列を有し、第１および第２の参照トランジスタ列が直列に接続されている。
【００１９】
出力バランス測定回路は、第１および第２の参照トランジスタ列を同時に導通させた状態で第１および第２の参照トランジスタ列の出力電流能力の組み合わせを変更しながら、第１および第２の参照トランジスタ列の接続点に現れる電位を基に第１および第２の参照トランジスタ列の出力電流能力が均衡する第１および第２の参照トランジスタ列の出力電流能力の組み合わせを決定する。
【００２０】
そして、この信号増幅器は、出力バランス測定回路により決定された第１および第２の参照トランジスタ列の出力電流能力の組み合わせの情報を制御回路に与えて第１および第２の出力トランジスタ列の出力電流能力を決定するようにしている。
【００２１】
この構成によれば、出力回路に対応した参照回路を設け、参照回路の第１および第２の参照トランジスタ列を同時に導通させ、第１および第２の参照トランジスタ列の接続点に現れる電位を基に第１および第２の参照トランジスタ列の出力電流能力が均衡する第１および第２の参照トランジスタ列の出力電流能力の組み合わせを決定するので、第１および第２の参照トランジスタ列の出力電流能力差の判定に時間的な要素がなくなり、駆動能力差の分解能がデバイスの動作周波数で制限されずに、駆動能力を均衡させることができる。したがって、出力信号の立ち上がり時間と立ち下がり時間の差を、デバイスの動作周波数で制限されることなく均衡でき、出力信号の波形歪を抑制することができる。
【００２２】
上記構成において、出力回路は、第１の出力トランジスタ列の一端が第１の電源端子に接続され、第１の出力トランジスタ列の他端が出力端子に接続され、第２の出力トランジスタ列の一端が第１の電源端子とは異なる電位の第２の電源端子に接続され、第２の出力トランジスタ列の他端が出力端子に接続され、
制御回路が、第１の出力トランジスタ列のうち動作させる第１の出力トランジスタを選択するとともに第２の出力トランジスタ列のうち動作させる第２の出力トランジスタを第１の出力トランジスタ列とは独立して選択することにより、第１および第２のトランジスタ列の出力電流能力を独立して変更することが好ましい。
【００２３】
また、上記構成において、参照回路は、第１の参照トランジスタ列の一端が第１の電源端子に接続され、第２の参照トランジスタ列の一端が第２の電源端子に接続され、第１および第２の参照トランジスタ列の他端どうしが接続され、
第１の参照トランジスタ列のうち導通させる第１の参照トランジスタを選択するとともに、第２の参照トランジスタ列のうち導通させる第２の参照トランジスタを第１の参照トランジスタ列とは独立して選択することにより、第１の参照トランジスタ列の出力電流能力と第２の参照トランジスタ列の出力電流能力との組み合わせに対応して第１の出力トランジスタ列の出力電流能力と第２の出力トランジスタ列の出力電流能力との組み合わせが選択されることが好ましい。
【００２４】
また、上記構成において、出力バランス測定回路は、第１の参照トランジスタ列のうち導通させる第１の参照トランジスタと第２の参照トランジスタ列のうち導通させる第２の参照トランジスタとの選択状態を変更しながら、第１の参照トランジスタ列のうち選択された第１の参照トランジスタと第２の参照トランジスタ列のうち選択された第２の参照トランジスタとを同時に導通させた状態で、第１の参照トランジスタ列と第２の参照トランジスタ列との接続点の電位と第１の電源端子の電位と第２の電源端子の電位との中点電位とを比較することにより、第１の参照トランジスタ列と第２の参照トランジスタ列との接続点の電位が第１の電源端子の電位と第２の電源端子の電位との中点電位にできるだけ近い状態となるように、第１の参照トランジスタ列のうち導通させる第１の参照トランジスタと第２の参照トランジスタ列のうち導通させる第２の参照トランジスタとの選択状態を決定することが好ましい。
【００２５】
また、上記構成において、参照回路は、第１の参照トランジスタ列および第２の参照トランジスタ列のうちいずれか一方が単一のトランジスタからなり、いずれか他方が複数のトランジスタからなることが好ましい。
【００２６】
また、第１および第２の出力トランジスタ列と第１および第２の参照トランジスタ列はともにＭＯＳトランジスタで構成されていることが好ましい。
【００２７】
また、出力回路の入力側に、入力信号をパルス幅変調しパルス信号として出力回路に入力するパルス変調回路を備えることが好ましい。
【００２８】
また、出力回路の入力側に、入力信号をパルス密度変調しパルス信号として出力回路に入力するパルス変調回路を備えていてもよい。
【００２９】
また、出力回路の入力側に、入力信号をデルタシグマ変調しパルス信号として出力回路に入力するパルス変調回路を備えていてもよい。
【００３０】
また、出力回路はＤ級動作をすることが好ましい。
【発明の効果】
【００３１】
本発明の信号増幅器では、出力信号の立ち上がり時間と立ち下がり時間の差を、デバイスの動作周波数で制限されることなく均衡でき、出力信号の波形歪を抑制することができる。
【発明を実施するための最良の形態】
【００３２】
以下、本発明の実施の形態を、図面を参照しながら説明する。
【００３３】
以下、本発明の実施の形態に係る信号増幅器について、図面を参照しながら説明する。
【００３４】
本発明の信号増幅器は、図１に示すように、入力信号をパルス列に変換するパルス変調回路１と、パルス変調回路１の出力信号に応じてスイッチングし、かつ出力電流能力が可変のトランジスタ列を備えた、例えばＤ級動作を行う電力増幅用の出力回路２と、出力回路２に対応した構成を有する参照トランジスタ列を備えた参照回路３と、参照回路３の出力から出力回路２の出力バランスを調整する出力バランス測定回路４とにより、構成されている。
【００３５】
パルス変調回路１としては、入力信号をパルス幅変調しパルス信号として出力回路２に入力する構成が考えられる。これ以外には、パルス変調回路１としては、入力信号をパルス密度変調しパルス信号として出力回路２に入力する構成も考えられる。さらに、入力信号をデルタシグマ変調しパルス信号として出力回路２に入力する構成も考えられる。
【００３６】
出力回路２は、パルス信号に応じてスイッチングする第１の出力トランジスタ列１００と、パルス信号に応じて第１の出力トランジスタ列１００とは逆相でスイッチングする第２の出力トランジスタ列２００、第１および第２の出力トランジスタ列１００、２００の出力電流能力を独立して変更する制御回路３００とを有する。
【００３７】
第１の出力トランジスタ列１００は、並列接続された複数個のＰチャネルＭＯＳトランジスタからなり、第１の電源端子１０に一端が接続され出力端子１２に他端が接続され、パルス変調回路１から出力されるパルス信号に応じてスイッチングする。
【００３８】
第２の出力トランジスタ列２００は、並列接続された複数個のＮチャネルＭＯＳトランジスタからなり、第１の電源端子１０とは異なる電位の第２の電源端子１１に一端が接続され出力端子１２に他端が接続され、パルス変調回路１からのパルス信号に応じて第１の出力トランジスタ列１００とは逆相でスイッチングする。
【００３９】
制御回路３００は、第１の出力トランジスタ列１００のうち動作させる第１の出力トランジスタを選択するとともに第２の出力トランジスタ列２００のうち動作させる第２の出力トランジスタを第１の出力トランジスタ列１００とは独立して選択することにより、第１および第２のトランジスタ列１００、２００の出力電流能力を互いに独立して調整する。
【００４０】
参照回路３は、第１の電源端子１３に一端が接続された第１の参照トランジスタ列４００と、第２の電源端子１４に一端が接続され第１の参照トランジスタ列４００の他端に他端が接続された第２の参照トランジスタ列５００とからなる。第１および第２の参照トランジスタ列４００、５００は、第１および第２の出力トランジスタ列１００、２００の出力電流能力の組み合わせに対応して出力電流能力の組み合わせを変更可能な構成で、直列に接続されている。
【００４１】
そして、第１の参照トランジスタ列４００のうち導通させる第１の参照トランジスタを選択するとともに、第２の参照トランジスタ列５００のうち導通させる第２の参照トランジスタを第１の参照トランジスタ列４００とは独立して選択することにより、第１の出力トランジスタ列１００の出力電流能力と第２の出力トランジスタ列２００の出力電流能力との組み合わせに対応して第１の参照トランジスタ列４００の出力電流能力と第２の参照トランジスタ列５００の出力電流能力との組み合わせを選択可能な構成となっている。なお、実施の形態の構成では、第１の参照トランジスタ列４００は、１個のＰチャネルＭＯＳトランジスタＰ０からなる。また、第２の参照トランジスタ列５００は、並列接続されたＮ個（Ｎは任意の整数）のＮチャネルＭＯＳトランジスタＮ０〜ＮＮからなる。また、第１の参照トランジスタ列４００は、この実施の形態では、１個のＰチャネルＭＯＳトランジスタＰ０しかないので、常時選択されることになる。第１の参照トランジスタ列４００は、複数のＰチャネルＭＯＳトランジスタから構成されていてもよい。
【００４２】
なお、電源端子１０と電源端子１３とは同じ電位であり、電源端子１１と電源端子１４とは同じ電位である。
【００４３】
出力バランス測定回路４は、第１および第２の参照トランジスタ列４００、５００を同時に導通させた状態で第１および第２の参照トランジスタ列４００、５００の出力電流能力の組み合わせを変更しながら、第１および第２の参照トランジスタ列４００、５００の接続点に現れる電位を基に第１および第２の参照トランジスタ列４００、５００の出力電流能力が均衡する第１および第２の参照トランジスタ列４００、５００の出力電流能力の組み合わせを決定する。
【００４４】
具体的には、第１の参照トランジスタ列４００のうち導通させる第１の参照トランジスタと第２の参照トランジスタ列５００のうち導通させる第２の参照トランジスタとの選択状態を変更しながら、第１の参照トランジスタ列４００のうち選択された第１の参照トランジスタと第２の参照トランジスタ列５００のうち選択された第２の参照トランジスタとを同時に導通させた状態で、第１の参照トランジスタ列４００と第２の参照トランジスタ列５００との接続点の電位と第１の電源端子１３の電位と第２の電源端子１４の電位との中点電位（ちょうど真ん中の電位）と比較することにより、第１の参照トランジスタ列と第２の参照トランジスタ列との接続点の電位が第１の電源端子の電位と第２の電源端子の電位との中点電位にできるだけ近い状態となるように、第１の参照トランジスタ列４００のうち導通させる第１の参照トランジスタと第２の参照トランジスタ列５００のうち導通させる第２の参照トランジスタとの選択状態を決定する。
【００４５】
そして、出力バランス測定回路４により決定された第１および第２の参照トランジスタ列４００、５００の出力電流能力の組み合わせの情報を制御回路３００に与えて第１および第２の出力トランジスタ列１００、２００の出力電流能力を決定するようにしている。
【００４６】
具体的には、出力バランス測定回路４により決定された第１の参照トランジスタ列４００のうち導通させる第１の参照トランジスタと第２の参照トランジスタ列５００のうち導通させる第２の参照トランジスタとの選択状態を制御回路３００に伝達することにより、第１の参照トランジスタ列４００のうち導通させる第１の参照トランジスタと第２の参照トランジスタ列５００のうち導通させる第２の参照トランジスタとの選択状態に対応して第１の出力トランジスタ列１００のうち動作させる第１の出力トランジスタの選択状態を決定するとともに第２の出力トランジスタ列２００のうち動作させる第２の出力トランジスタの選択状態を決定する。
【００４７】
なお、出力能力調整値において、参照回路のＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとに貫通電流が流れるが、破壊はしない。
【００４８】
また、参照回路では、第１の参照トランジスタ列４００は１個のＰチャネルＭＯＳトランジスタだけであるが、ＮチャネルトランジスタおよびＰチャネルトランジスタの両方が複数個ある構成でもよい。
【００４９】
上記構成によると、出力回路２に対応した参照回路３を設け、参照回路３の第１の参照トランジスタ列４００と第２の参照トランジスタ列５００とを同時に導通させ、第１の参照トランジスタ列４００と第２の参照トランジスタ列５００との接続点に現れる電位を基に第１および第２の参照トランジスタ列４００、５００の出力電流能力が均衡する第１および第２の参照トランジスタ列４００、５００の出力電流能力の組み合わせを決定するので、つまり、第１の参照トランジスタ列４００と第２の参照トランジスタ列５００との接続点の電位が第１の電源端子１３の電位と第２の電源端子１４の電位との中点電位にできるだけ近い状態となるように、第１の参照トランジスタ列４００のうち導通させる第１の参照トランジスタと第２の参照トランジスタ列５００のうち導通させる第２の参照トランジスタとの選択状態を決定し、第１および第２の参照トランジスタ列４００、５００の選択状態に対応して、第１および第２の出力トランジスタ列１００、２００において動作させる第１および第２の出力トランジスタの選択状態を決定するので、第１および第２の参照トランジスタ列４００、５００の出力電流能力差の判定に時間的な要素がなくなり、駆動能力差の分解能がデバイスの動作周波数で制限されずに、駆動能力を均衡させることができる。したがって、出力信号の立ち上がり時間と立ち下がり時間の差を、デバイスの動作周波数で制限されることなく均衡でき、出力信号の波形歪を抑制することができる。
【００５０】
以下、詳細に説明する。
【００５１】
ここでは、出力回路２の第１および第２の出力トランジスタ列がＣＭＯＳインバータ列からなり、参照回路３の第１の参照トランジスタ列が単一のＰチャネルＭＯＳトランジスタからなり、第２の参照トランジスタ列が駆動能力を可変するため複数のＮチャネルＭＯＳトランジスタからなるものとする。また、出力バランス測定回路４の比較器２０の正入力端子１７は参照回路３の第１の電源端子１３と第２の電源端子１４の中間電位（ちょうど真ん中）が入力されているとして説明する。
【００５２】
同時ＯＮする２つの参照トランジスタの駆動能力に差がある場合は、同時ＯＮする２つの参照トランジスタの接続点の電位が第１の電源端子１３と第２の電源端子１４の中間電位にはならない。中間電位となることは参照回路において駆動能力が均衡した状態になったことを意味する。この駆動能力比と同じ比になるように、動作させる出力トランジスタを選択することで駆動能力が均衡する。
【００５３】
参照回路３で制御入力１５が接続されているＰチャネルＭＯＳトランジスタＰ０と制御入力１６が接続されているＮチャネルＭＯＳトランジスタＮ０をどちらもＯＮ状態とする。ＮチャネルＭＯＳトランジスタＮ０はＰチャネルＭＯＳトランジスタＰ０より駆動能力が十分小さいようなサイズに設定しておく。また、参照回路３のＰチャネルＭＯＳトランジスタサイズとＮチャネルＭＯＳトランジスタは、出力回路２で選ぶことができるＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタの駆動能力比と同じ駆動能力比を選べるサイズのトランジスタ列としておく。
【００５４】
なお、ＮチャネルＭＯＳトランジスタＮ１〜ＮＮの駆動能力は同じでも、順次大きくなっていても、どちらでもよい。すなわち、参照回路で均衡させたサイズ比と同じサイズ比になるように、動作させる出力回路のトランジスタを選べばどちらでも調整可能である。
【００５５】
以下、出力バランス調整時の動作を図２のタイミング図を参照しながら説明する。リセット信号（Ｄ点）をローレベルにすると、否定論理積回路２３を介してＮビットカウンタ２６へのリセット入力がハイレベルとなり、Ｎビットカウンタ２６のカウント値が０に初期化される。このとき、Ｄ−フリップフロップ２１、２５もリセットされる。初期化終了後、リセット信号（Ｄ点）をハイレベルに戻してから、調整開始信号（Ｃ点）をハイレベルにすると、Ｅ点にクロック信号が現れ、Ｄ−フリップフロップ２５の出力がハイレベルとなり、否定論理積回路２３を通してＮビットカウンタ２６のリセットが解除され出力バランスの調整が開始される。出力バランス調整開始時は比較器２０への負入力が比較器２０の正入力端子１７の電位より小さくなるため比較器２０の出力（Ｆ点）はローレベルとなり、Ｄ−フリップフロップ２１を通ってＧ点もローレベルとなる。Ｇ点がローレベルの時は論理和回路２２を通してクロック信号（Ｈ点）がＮビットカウンタ２６へ入力される。Ｎビットカウンタ２６がカウントアップする毎にバッファ２７を介して参照回路３のＮチャネルＭＯＳトランジスタをＯＮさせていき、ＮチャネルＭＯＳトランジスタの駆動能力がＰＭＯＳトランジスタと同じか、または少し上回った時に比較器２０の出力（Ｆ点）がハイレベルとなる。比較器２０の出力（Ｆ点）がハイレベルとなると、論理和回路２２の出力（Ｈ点）はクロック信号Ｂの立ち上がりでハイレベルとなり、Ｎビットカウンタ２６へ入力されていたクロック（Ｈ点）が止まり、カウント値ｎ（ｎはＮより小さい整数）でカウントアップが停止する。
【００５６】
Ｎビットカウンタ２６のカウント値ｎを出力回路２の制御回路３００で受け、参照回路３でカウントアップ停止時のＰＭＯＳトランジスタ、ＮＭＯＳトランジスタと同じ能力、又はカウントアップ停止時の参照回路３のＰＭＯＳトランジスタとＮＭＯＳトランジスタの駆動能力比と同じ駆動能力比となるように出力回路２のＰＭＯＳトランジスタとＮＭＯＳトランジスタを選択することにより出力回路２の駆動能力を均衡させる。
【００５７】
なお、上記したように、Ｎビットカウンタ２６がカウントアップする毎に参照回路３のＮチャネルＭＯＳトランジスタをＯＮさせていくが、この意図は、Ｎビットカウンタ２６のカウント値が増えるごとに駆動能力が上がるように(または下がっていくように)していくということである。カウンタが図面のようなＮビットカウンタの場合、「000…001」の時はＮチャネルＭＯＳトランジスタＮ１を、「000…010」の時はＮチャネルＭＯＳトランジスタＮ２を、「000…011」の時はＮチャネルＭＯＳトランジスタＮ１，Ｎ２を、「000…100」の時はＮチャネルＭＯＳトランジスタＮ３を・・・というように、ハイレベル状態のカウンタ出力に接続されているトランジスタがＯＮしていく。
【００５８】
ここで、トランジスタの駆動能力は徐々に上げていく必要があるため、各トランジスタの駆動能力はＮ２＝２×Ｎ１、Ｎ３＝２２×Ｎ１、・・・ＮＮ＝２Ｎ×Ｎ１というように重み付けをされたトランジスタである。重み付けは一例であって、参照回路のトランジスタは全て同じ駆動能力のものを並べてカウント値が上がるごとにＯＮさせるトランジスタを１個ずつ増やしていってもよい。
【００５９】
なお、参照回路３のトランジスタの駆動能力を変更するトランジスタはＰチャネルＭＯＳトランジスタでもよく、また、調整時に可変な方のトランジスタの駆動能力は徐々に小さくしていってもよい。出力バランスの調整の精度を上げる場合はＮビットカウンタのビット数を大きくし、それに合わせて参照回路の可変なトランジスタ数を増やせばよく、逆に、精度が粗くてもよい場合はＮビットカウンタのビット数は小さくてもよい。
【産業上の利用可能性】
【００６０】
以上説明したように、本発明は出力信号の波形歪を抑制することが要求されるスイッチング技術を用いた信号増幅器に有用である。
【図面の簡単な説明】
【００６１】
【図１】本発明の実施の形態に係わる信号増幅器の電気回路図である。
【図２】図１の本発明の実施の形態の信号増幅器において、出力バランス調整時の動作を説明するタイミング図である。
【図３】先行技術（特許文献１）を示す電気回路図である。
【符号の説明】
【００６２】
１    パルス変調回路
２    出力回路
３    参照回路
４    出力バランス測定回路
１０    第１の電源端子
１１    第２の電源端子
１２    出力端子
１３    第１の電源端子
１４    第２の電源端子
１５    入力制御端子
１６    入力制御端子
１７    比較器正入力端子
２０    比較器
２１    D−フリップフロップ
２２    論理和回路
２３    否定論理積回路
２４    論理積回路
２５    D−フリップフロップ
２６    Nビットカウンタ
２７    バッファ
【図１】
2008211560.tif 000003
【図２】
2008211560.tif 000004
【図３】
2008211560.tif 000005