(57)【要約】【課題】ホウ素ドープ多結晶シリコン膜によって構成されたベース引き出し電極を有するヘテロ接合バイポーラトランジスタ（ＨＢＴ）のベース抵抗を低減する。【解決手段】ベース引き出し電極１３は、高濃度のホウ素がドープされたｐ型多結晶シリコン膜１３ａの上に中濃度のホウ素がドープされたｐ型多結晶シリコン膜１３ｂを積層した２層構造になっている。従って、ベース引出し電極１３と真性ベース層とが接触する繋ぎ部では、高濃度のホウ素がドープされたｐ型多結晶シリコン膜１３ａと真性ベース層とが接触した状態となるので、繋ぎ部の抵抗が低減される。また、ベース引出し電極１３の抵抗は、２層のｐ型多結晶シリコン膜１３ａ、１３ｂの並列抵抗となるので、ホウ素濃度が相対的に低いｐ型多結晶シリコン膜１３ｂの抵抗が支配的となる。【選択図】図１５
2008112939.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の主面に形成されたｎ型コレクタ層と、前記ｎ型コレクタ層の上部に形成されたｐ型ベース層と、前記ｐ型ベース層に接続されたベース引き出し電極と、ｎ型エミッタ層とを含んで構成されたバイポーラトランジスタを有する半導体装置であって、
前記ベース引き出し電極は、第１のホウ素濃度を有する第１シリコン膜上に、前記第１のホウ素濃度よりも低い第２のホウ素濃度を有する第２シリコン膜が積層された多層構造で構成され、
前記ベース引き出し電極と前記ｐ型ベース層は、前記第１シリコン膜と前記ｐ型ベース層とが接するように配置されていることを特徴とする半導体装置。
【請求項２】
前記第１シリコン膜のホウ素濃度は、２×１０２１ａｔｏｍ／ｃｍ３以上であり、前記第２シリコン膜のホウ素濃度は、１×１０２１ａｔｏｍ／ｃｍ３以上、２×１０２１ａｔｏｍ／ｃｍ３未満であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記ｐ型ベース層は、ホウ素がドープされたヘテロ接合材料からなることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記ヘテロ接合材料は、ＳｉＧｅであることを特徴とする請求項３記載の半導体装置。
【請求項５】
前記ベース引き出し電極と前記ｐ型ベース層は、前記ベース引き出し電極の一端部が前記ｐ型ベース層の外周部と接するように配置されていることを特徴とする請求項１記載の半導体装置。
【請求項６】
前記ｎ型エミッタ層は、前記ｐ型ベース層の表面の一部に形成されており、前記ｎ型エミッタ層には、絶縁膜を介して前記ベース引き出し電極と分離されたエミッタ引き出し電極が接続されていることを特徴とする請求項１記載の半導体装置。
【請求項７】
以下の工程を含む半導体装置の製造方法；
（ａ）半導体基板の主面にｎ型コレクタ層を形成する工程、
（ｂ）前記ｎ型コレクタ層の上部にｐ型ベース層を形成する工程、
（ｃ）前記工程（ｂ）の後、前記半導体基板の主面上に第１のホウ素濃度を有する第１シリコン膜を形成し、前記第１シリコン膜上に前記第１のホウ素濃度よりも低い第２のホウ素濃度を有する第２シリコン膜を積層する工程、
（ｄ）前記第１および第２シリコン膜をパターニングすることによって、前記第１および第２シリコン膜からなり、前記第１シリコン膜の一部が前記ｐ型ベース層と接するベース引き出し電極を形成する工程。
【請求項８】
前記第１シリコン膜のホウ素濃度は、２×１０２１ａｔｏｍ／ｃｍ３以上であり、前記第２シリコン膜のホウ素濃度は、１×１０２１ａｔｏｍ／ｃｍ３以上、２×１０２１ａｔｏｍ／ｃｍ３未満であることを特徴とする請求項７記載の半導体装置の製造方法。
【請求項９】
前記第１および第２シリコン膜は、その成膜中にホウ素をドープするＣＶＤ法によって形成されることを特徴とする請求項７記載の半導体装置の製造方法。
【請求項１０】
前記ｐ型ベース層は、前記ｎ型コレクタ層の上部にホウ素がドープされたヘテロ接合材料からなる薄膜を成長させることによって形成されることを特徴とする請求項７記載の半導体装置の製造方法。
【請求項１１】
前記ヘテロ接合材料は、ＳｉＧｅであることを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１２】
前記ｐ型ベース層は、前記ｎ型コレクタ層の表面の一部にホウ素をイオン注入することによって形成されることを特徴とする請求項７記載の半導体装置の製造方法。
【請求項１３】
前記ベース引き出し電極と前記ｐ型ベース層は、前記ベース引き出し電極の一端部が前記ｐ型ベース層の外周部と接するように配置されることを特徴とする請求項７記載の半導体装置の製造方法。
【請求項１４】
前記工程（ｄ）の後、
（ｅ）前記ｐ型ベース層の表面の一部に、絶縁膜を介して前記ベース引き出し電極と分離されたｎ型シリコン膜からなるエミッタ引き出し電極を形成する工程、
（ｆ）前記エミッタ引き出し電極を構成する前記ｎ型シリコン膜から前記ｐ型ベース層の表面の一部にｎ型不純物を拡散させることによって、前記ｐ型ベース層の表面の一部にｎ型エミッタ層を形成する工程、
をさらに含むことを特徴とする請求項７記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造技術に関し、特に、バイポーラトランジスタを有する半導体装置およびその製造に適用して有効な技術に関するものである。
【背景技術】
【０００２】
携帯電話や光通信などの用途に適した超高速通信用デバイスとして、ＳｉＧｅ（シリコン・ゲルマニウム）やＧａＡｓ（ガリウム・ヒ素）などのヘテロ接合材料を用いたヘテロ接合バイポーラトランジスタ(Heterojunction Bipolar Transistor；ＨＢＴ)の開発が進められている。
【０００３】
特開２００１−８５４４６号公報（特許文献１）は、シリコン膜とＳｉＧｅ膜とを含んだ積層膜をベース層として使用し、金属シリサイドをベースオーミック層に採択してベース引き出し電極の抵抗を減少させたＨＢＴを開示している。
【０００４】
上記ベース層は、シリコン膜からなるシード層と、不純物が添加されていないＳｉＧｅ層と、ｐ＋型ＳｉＧｅ層と、不純物が添加されていないシリコン層との積層膜からなる。ベース引き出し電極は、上記ベース層と同じ材料の積層膜に高濃度のホウ素をドープした第１のベース引き出し電極と、この第１のベース引き出し電極上に選択成長させた第２のベース引き出し電極からなる。第２のベース引き出し電極は、シリコン膜、ＳｉＧｅ層、Ｇｅ層のうち少なくともいずれか一つを含み、さらにホウ素がドープされている。第２のベース引き出し電極の上には、ベース引き出し電極の抵抗を減少させるために、金属シリサイド膜からなるベースオーミック層が形成されている。
【０００５】
特開２０００−１２４２２２号公報（特許文献２）は、ベース領域の抵抗と寄生容量とを低減して高周波特性を改善したＨＢＴを開示している。このＨＢＴは、コレクタ領域の表面に形成されたホウ素ドープＳｉＧｅエピタキシャル層からなるベース領域と、ホウ素ドープ多結晶シリコン膜からなるベース引き出し電極とを備えている。ベース領域とベース引き出し電極とは、第２のホウ素ドープ多結晶シリコン膜と第３の多結晶シリコン膜とを介して電気的に接続されている。第３の多結晶シリコン膜には、第２のホウ素ドープ多結晶シリコン膜およびベース引き出し電極からそれぞれ拡散した高濃度のホウ素が含まれている。この構造によれば、ベース引き出し電極とコレクタ領域との間隔が大きくなるので、ベース領域の寄生容量を低減できる。また、第３の多結晶シリコン膜の不純物濃度が高くなるので、ベース領域を低抵抗化できる。
【０００６】
特開２００３−４５８８４号公報（特許文献３）には、ベース層とベース引き出し電極との接続部にホウ素を高濃度にイオン注入し、ベース層とベース引き出し電極との間の寄生抵抗を小さく抑えることによって、高速化と低雑音化を図ったＨＢＴが開示されている。
【特許文献１】特開２００１−８５４４６号公報
【特許文献２】特開２０００−１２４２２２号公報
【特許文献３】特開２００３−４５８８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明者らが開発中のＨＢＴは、単結晶シリコン基板の主面に形成されたｎ型コレクタ層と、ｎ型コレクタ層の上に形成されたホウ素ドープＳｉＧｅエピタキシャル膜からなるベース層と、ベース層の表面の一部に形成されたエミッタ層とを備えている。
【０００８】
エミッタ層は、ベース層の上部に形成されたｎ型多結晶シリコン膜からなるエミッタ引き出し電極からベース層の表面の一部にリンを拡散させることによって形成される。ベース層の表面の他の一部には、絶縁膜を介してエミッタ引き出し電極と分離されたベース引き出し電極の一端が接続される。
【０００９】
ベース引き出し電極は、ホウ素がドープされたｐ型多結晶シリコン膜からなる。ベース引き出し電極を構成する多結晶シリコン膜にホウ素をドープには、ホウ素を含まないノンドープ多結晶シリコン膜をＣＶＤ法で堆積した後、イオン注入法によってホウ素をドープするか、あるいは多結晶シリコン膜の成膜中(in-situ)にホウ素をドープする。
【００１０】
上記ＨＢＴの高速性能を向上させるためには、ベース抵抗の低減が重要な課題となる。上記ＨＢＴの場合、ベース抵抗を構成する成分は、ベース層の抵抗と、ベース引き出し電極の抵抗と、ベース層とベース引き出し電極との接続部（繋ぎ部）の抵抗とに分けられる。従って、ベース抵抗を低減するためには、ベース層を構成するＳｉＧｅエピタキシャル膜のホウ素濃度およびベース引き出し電極を構成する多結晶シリコン膜のホウ素濃度をそれぞれ高くすることが有効である。
【００１１】
しかしながら、以下に説明する理由により、従来の製造技術では、上記したベース引き出し電極の抵抗および繋ぎ部の抵抗を共に低減することは、困難である。
【００１２】
まず、ホウ素を含まないノンドープ多結晶シリコン膜にホウ素をドープしてベース引き出し電極を形成した場合は、多結晶シリコン膜の膜厚方向に沿ってホウ素の濃度勾配が生じ、膜の底部のホウ素濃度が表面側に比べて低くなる。従って、イオン注入法を用いてホウ素をドープする方法では、ベース引き出し電極とベース層との繋ぎ部近傍のホウ素濃度を高くすることが困難である。そのため、ベース引き出し電極の抵抗を低くすることはできても、繋ぎ部の抵抗を低くすることが困難である。
【００１３】
一方、成膜中にホウ素をドープする方法を用いた場合は、多結晶シリコン膜の膜厚方向に沿ってホウ素濃度を均一にできるので、ベース引き出し電極とベース層との繋ぎ部近傍のホウ素濃度を高くすることができる。ところが、繋ぎ部の抵抗が十分に低減されるような高濃度のホウ素を多結晶シリコン膜にドープすると、ベース引き出し電極の抵抗が逆に増大してしまうという問題が生じる。
【００１４】
図１９は、ホウ素をドープした多結晶シリコン膜の抵抗率と膜中のホウ素濃度との関係を測定した実験結果(Haji et al. J.Appl.Phys., Vol.66, No.10, 15 November 1989)を示すグラフである。この実験結果から、ホウ素濃度が低濃度から中濃度（１×１０２１ａｔｏｍ／ｃｍ３〜２×１０２１ａｔｏｍ／ｃｍ３程度）の領域では、ホウ素濃度が高くなるにつれて抵抗率が低くなる反面、ホウ素濃度が２×１０２１ａｔｏｍ／ｃｍ３以上の高濃度領域では、ホウ素濃度が高くなるにつれて抵抗率が高くなることが判る。
【００１５】
すなわち、繋ぎ部の抵抗を低減するために、多結晶シリコン膜に高濃度（２×１０２１ａｔｏｍ／ｃｍ３以上）のホウ素をドープした場合は、ベース引き出し電極抵抗が増大し、ベース引き出し電極の抵抗を低減するために、中濃度（１×１０２１ａｔｏｍ／ｃｍ３〜２×１０２１ａｔｏｍ／ｃｍ３程度）のホウ素をドープした場合は、繋ぎ部の抵抗が十分に低減されない。
【００１６】
本発明の目的は、ベース引き出し電極をホウ素ドープ多結晶シリコン膜で構成したバイポーラトランジスタのベース抵抗を低減する技術を提供することにある。
【００１７】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１８】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１９】
本発明の半導体装置は、半導体基板の主面に形成されたｎ型コレクタ層と、前記ｎ型コレクタ層の上部に形成されたｐ型ベース層と、前記ｐ型ベース層に接続されたベース引き出し電極と、ｎ型エミッタ層とを含んで構成されたバイポーラトランジスタを有し、前記ベース引き出し電極は、第１のホウ素濃度を有する第１シリコン膜上に、前記第１のホウ素濃度よりも低い第２のホウ素濃度を有する第２シリコン膜が積層された多層構造で構成され、前記ベース引き出し電極と前記ｐ型ベース層は、前記第１シリコン膜と前記ｐ型ベース層とが接するように配置されているものである。
【００２０】
本発明の半導体装置の製造方法は、以下の工程を含んでいる。
（ａ）半導体基板の主面にｎ型コレクタ層を形成する工程、
（ｂ）前記ｎ型コレクタ層の上部にｐ型ベース層を形成する工程、
（ｃ）前記工程（ｂ）の後、前記半導体基板の主面上に第１のホウ素濃度を有する第１シリコン膜を形成し、前記第１シリコン膜上に前記第１のホウ素濃度よりも低い第２のホウ素濃度を有する第２シリコン膜を積層する工程、
（ｄ）前記第１および第２シリコン膜をパターニングすることによって、前記第１および第２シリコン膜からなり、前記第１シリコン膜の一部が前記ｐ型ベース層と接するベース引き出し電極を形成する工程。
【発明の効果】
【００２１】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２２】
ベース引き出し電極とベース層との繋ぎ部の抵抗、およびベース引き出し電極の抵抗を共に低減できるので、ベース抵抗を低減してバイポーラトランジスタの高速性能を向上させることができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２４】
本実施の形態は、ＳｉＧｅを用いたＨＢＴとＣＭＯＳＦＥＴとを混載した半導体装置に適用されたものであり、その製造方法を図１〜図１５を用いて工程順に説明する。なお、本実施の形態の特徴は、主としてＨＢＴにあるため、ＣＭＯＳＦＥＴについては、ｎチャネル型ＭＯＳトランジスタ（以下、単にｎＭＯＳトランジスタという）の製造方法のみを説明し、ｐチャネル型ＭＯＳＦＥＴの製造方法の説明は省略する。
【００２５】
まず、図１に示すように、単結晶シリコンからなる半導体基板（以下、単に基板という）の主面に常法に従って浅い素子分離溝２と深い素子分離溝３とを形成する。続いて、ＨＢＴ形成領域の基板１にリンをイオン注入してｎ型コレクタ層４ｎを形成し、ｎＭＯＳトランジスタ形成領域の基板１にホウ素をイオン注入してｐ型ウエル４ｐを形成した後、ｎ型コレクタ層４ｎおよびｐ型ウエル４ｐのそれぞれの表面に、酸窒化シリコン膜などからなるゲート絶縁膜５を形成する。
【００２６】
次に、図２に示すように、基板１上にＣＶＤ法で多結晶シリコン膜６ａを堆積した後、多結晶シリコン膜６ａにリンをイオン注入してその導電型をｎ型にする。次に、図３に示すように、多結晶シリコン膜６ａをドライエッチングすることにより、ｎＭＯＳトランジスタ形成領域のゲート絶縁膜５上にゲート電極６を形成する。続いて、ｐ型ウエル４ｐにリンをイオン注入することによって、ｎ−型エクステンション領域７を形成する。
【００２７】
次に、図４に示すように、基板１上にＣＶＤ法で堆積した窒化シリコン膜を異方的にドライエッチングすることによって、ゲート電極６の側壁にサイドウォールスペーサを形成する。続いて、基板１上にＣＶＤ法で酸化シリコン膜１０を堆積した後、ＨＢＴ形成領域の酸化シリコン膜１０をウェットエッチングで除去する。この酸化シリコン膜１０は、次のＨＢＴ製造工程中にＭＯＳトランジスタ形成領域を保護しておくために形成する。
【００２８】
次に、図５に示すように、基板１を熱酸化することによって、ｎ型コレクタ層４ｎの表面に薄い酸化シリコン膜１１を形成した後、基板１上にＣＶＤ法で窒化シリコン膜１２を堆積する。続いて、窒化シリコン膜１２上にＣＶＤ法で２層のｐ型多結晶シリコン膜１３ａ、１３ｂを堆積する。ｐ型多結晶シリコン膜１３ａ、１３ｂは、ベース引き出し電極用の導電膜であり、１層目のｐ型多結晶シリコン膜１３ａには、成膜中(in-situ)に高濃度（２×１０２１ａｔｏｍ／ｃｍ３以上）のホウ素をドープし、２層目のｐ型多結晶シリコン膜１３ｂには、成膜中に中濃度（１×１０２１ａｔｏｍ／ｃｍ３以上、２×１０２１ａｔｏｍ／ｃｍ３未満）のホウ素をドープする。
【００２９】
上記ｐ型多結晶シリコン膜１３ａ、１３ｂは、高濃度の（２×１０２１ａｔｏｍ／ｃｍ３以上）のホウ素をドープしたアモルファスシリコン膜上に中濃度（１×１０２１ａｔｏｍ／ｃｍ３以上、２×１０２１ａｔｏｍ／ｃｍ３未満）のホウ素をドープしたアモルファスシリコン膜を堆積し、その後の熱処理によって２層のアモルファスシリコン膜を多結晶化することによって形成することもできる。
【００３０】
次に、図６に示すように、例えば高密度プラズマＣＶＤ法を用いてｐ型多結晶シリコン膜１３ｂの上部に酸化シリコン膜１４を堆積した後、ＨＢＴ形成領域の酸化シリコン膜１４およびｐ型多結晶シリコン膜１３ａ、１３ｂをドライエッチングすることによって、エミッタ開口部１５を形成する。
【００３１】
次に、図７に示すように、基板１を熱酸化することによって、エミッタ開口部１５の側壁に露出したｐ型多結晶シリコン膜１３ａ、１３ｂの表面に酸化シリコン膜１６を形成する。続いて、熱リン酸を用いたウェットエッチングによって、エミッタ開口部１５の底部の窒化シリコン膜１２を除去し、エミッタ開口部１５の周囲に残った窒化シリコン膜１２の端部をｐ型多結晶シリコン膜１３ａの端部よりも外側に後退させる。
【００３２】
次に、図８に示すように、希フッ酸を用いたウェットエッチングによって、エミッタ開口部１５の底部の酸化シリコン膜１１を除去する。続いて、エミッタ開口部１５の底部に露出したｎ型コレクタ層４ｎの表面に減圧ＣＶＤ法でホウ素ドープＳｉＧｅエピタキシャル膜１７を選択エピタキシャル成長させる。このホウ素ドープＳｉＧｅエピタキシャル膜１７は、ＨＢＴの真性ベース層として機能する導電膜である。このとき、ホウ素ドープＳｉＧｅエピタキシャル膜１７の外周部は、高濃度のホウ素がドープされたｐ型多結晶シリコン膜１３ａの端部と接触する。
【００３３】
次に、図９に示すように、基板１上にＣＶＤ法で酸化シリコン膜１９を堆積した後、酸化シリコン膜１９の上部にＣＶＤ法でｎ型多結晶シリコン膜２０ｎを堆積する。ｎ型多結晶シリコン膜２０ｎには、その成膜中にリンをドープする。
【００３４】
次に、図１０に示すように、ｎ型多結晶シリコン膜２０ｎを異方的にドライエッチングすることによって、エミッタ開口部１５の側壁にサイドウォールスペーサ２０を形成する。続いて、図１１に示すように、希フッ酸を用いたウェットエッチングで酸化シリコン膜１９を除去することによって、真性エミッタ開口部２１を形成する。
【００３５】
次に、図１２に示すように、基板１上にＣＶＤ法でｎ型多結晶シリコン膜を堆積した後、このｎ型多結晶シリコン膜とその下層の酸化シリコン膜１４をドライエッチングすることによって、真性エミッタ開口部２１の底部に露出したホウ素ドープＳｉＧｅエピタキシャル膜１７の上部にｎ型多結晶シリコン膜からなるエミッタ引き出し電極２２を形成する。
【００３６】
次に、図１３に示すように、不純物濃度が異なる２層のｐ型多結晶シリコン膜１３ａ、１３ｂとその下層の窒化シリコン膜１２とをドライエッチングすることによって、ｐ型多結晶シリコン膜１３ａ、１３ｂからなるベース引き出し電極１３を形成する。
【００３７】
このように、本実施の形態では、高濃度のホウ素がドープされたｐ型多結晶シリコン膜１３ａの上に中濃度のホウ素がドープされたｐ型多結晶シリコン膜１３ｂを積層し、これら２層のｐ型多結晶シリコン膜１３ａ、１３ｂをパターニングすることによって、ベース引き出し電極１３を形成する。従って、ベース引き出し電極１３とホウ素ドープＳｉＧｅエピタキシャル膜１７との繋ぎ部では、高濃度のホウ素がドープされたｐ型多結晶シリコン膜１３ａとホウ素ドープＳｉＧｅエピタキシャル膜１７とが接触した状態となる。
【００３８】
次に、図１４に示すように、ＭＯＳトランジスタ形成領域に残った酸化シリコン膜１０をドライエッチングで除去した後、ｐ型ウエル４ｐにリンをイオン注入する。続いて、基板１を熱処理してリンを活性化することにより、ｎ＋型半導体領域（ソース、ドレイン）２３を形成する。ここまでの工程により、ｎＭＯＳトランジスタが完成する。また、上記熱処理によって、エミッタ引き出し電極２２中のリンがホウ素ドープＳｉＧｅエピタキシャル膜１７の一部に拡散し、ｎ型のエミッタ層２４が形成される。ここまでの工程により、ＨＢＴが完成する。
【００３９】
次に、図１５に示すように、基板１上にＣＶＤ法で厚い酸化シリコン膜２５を堆積し、続いて、酸化シリコン膜２５の一部をドライエッチングしてコンタクトホール２６を形成した後、コンタクトホール２６の内部にタングステン膜などからなるプラグ２７を形成する。その後、酸化シリコン膜２５上にスパッタリング法で堆積したアルミニウム合金膜をドライエッチングすることによって、メタル配線２８を形成する。なお、酸化シリコン膜２５を堆積する工程に先立って、コンタクトホール２６の底部の導電層（ｎ型コレクタ層４ｎ、ベース引き出し電極１３、エミッタ引き出し電極２２、ｎ＋型半導体領域２３）の表面に常法を用いてコバルトシリサイド層（図示せず）を形成することにより、これらの導電層とプラグ２７との接触抵抗を低減することができる。
【００４０】
次に、上記の方法で製造したＨＢＴの効果について説明する。図１６は、ベース抵抗（Ｒｂ）の成分を示す説明図である。図に示すように、ベース抵抗（Ｒｂ）を構成する成分は、真性ベース層（ホウ素ドープＳｉＧｅエピタキシャル膜１７）の抵抗（Ｒ１）、真性ベース層とベース引出し電極１３との繋ぎ部の抵抗（Ｒ２）およびベース引き出し電極１３の抵抗（Ｒ３）に分けられる。
【００４１】
図１７は、ベース引き出し電極１３を上記２層のｐ型多結晶シリコン膜１３ａ、１３ｂで構成した効果を示すグラフである。このグラフの横軸は、ベース引き出し電極１３のシート抵抗［Ω／□］である。また、縦軸は、真性ベース層の抵抗（Ｒ１）、真性ベース層とベース引出し電極１３とが接触する繋ぎ部の抵抗（Ｒ２）およびベース引き出し電極１３の抵抗（Ｒ３）を合計した抵抗値［Ω］を示している。
【００４２】
本実施の形態のベース引き出し電極１３は、高濃度（２×１０２１ａｔｏｍ／ｃｍ３以上）のホウ素がドープされたｐ型多結晶シリコン膜１３ａの上に中濃度（１×１０２１ａｔｏｍ／ｃｍ３以上、２×１０２１ａｔｏｍ／ｃｍ３未満）のホウ素がドープされたｐ型多結晶シリコン膜１３ｂを積層した２層構造になっている。
【００４３】
従って、ベース引出し電極１３と真性ベース層とが接触する繋ぎ部では、高濃度のホウ素がドープされたｐ型多結晶シリコン膜１３ａと真性ベース層とが接触した状態となるので、繋ぎ部の抵抗（Ｒ２）が十分に低減される。
【００４４】
また、ベース引出し電極１３の抵抗（Ｒ３）は、ｐ型多結晶シリコン膜１３ａの抵抗およびｐ型多結晶シリコン膜１３ｂの抵抗の並列抵抗となるので、ホウ素濃度が相対的に低いｐ型多結晶シリコン膜１３ｂの抵抗が支配的となる。従って、ベース引出し電極１３の抵抗（Ｒ３）は、中濃度（１×１０２１ａｔｏｍ／ｃｍ３以上、２×１０２１ａｔｏｍ／ｃｍ３未満）のホウ素がドープされた単層のｐ型多結晶シリコン膜のそれと同程度となることから、前記図１９に示すように、十分に低減される。
【００４５】
このように、本実施の形態によれば、ベース引き出し電極とベース層との繋ぎ部の抵抗（Ｒ２）およびベース引き出し電極１３の抵抗（Ｒ３）を共に低減できるので、ベース抵抗（Ｒｂ）を低減してＨＢＴの高速性能を向上させることができる。
【００４６】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００４７】
前記実施の形態は、ＳｉＧｅを用いたＨＢＴを有する半導体装置の製造に適用されたものであるが、本発明は、通常のバイポーラトランジスタ、例えば図１８に示すように、ｎ型コレクタ層４ｎの表面の一部にホウ素をイオン注入することによってベース層３０を形成する同種接合バイポーラトランジスタの製造に適用することもできる。
【００４８】
また、本発明は、ＳｉＧｅとは異なるヘテロ接合材料を用いたＨＢＴに適用することもできる。従って、ベース引き出し電極を構成する２層のシリコン膜に含まれるホウ素濃度も実施の形態で説明した濃度範囲に限定されるものではなく、バイポーラトランジスタの特性に応じて変更することができる。
【産業上の利用可能性】
【００４９】
本発明は、バイポーラトランジスタを有する半導体装置に適用することができる。
【図面の簡単な説明】
【００５０】
【図１】本発明の一実施の形態である半導体装置の製造方法を示す半導体基板の要部断面図である。
【図２】図１に続く半導体装置の製造方法を示す半導体基板の要部断面図である。
【図３】図２に続く半導体装置の製造方法を示す半導体基板の要部断面図である。
【図４】図３に続く半導体装置の製造方法を示す半導体基板の要部断面図である。
【図５】図４に続く半導体装置の製造方法を示す半導体基板の要部断面図である。
【図６】図５に続く半導体装置の製造方法を示す半導体基板の要部断面図である。
【図７】図６に続く半導体装置の製造方法を示す半導体基板の要部断面図である。
【図８】図７に続く半導体装置の製造方法を示す半導体基板の要部断面図である。
【図９】図８に続く半導体装置の製造方法を示す半導体基板の要部断面図である。
【図１０】図９に続く半導体装置の製造方法を示す半導体基板の要部断面図である。
【図１１】図１０に続く半導体装置の製造方法を示す半導体基板の要部断面図である。
【図１２】図１１に続く半導体装置の製造方法を示す半導体基板の要部断面図である。
【図１３】図１２に続く半導体装置の製造方法を示す半導体基板の要部断面図である。
【図１４】図１３に続く半導体装置の製造方法を示す半導体基板の要部断面図である。
【図１５】図１４に続く半導体装置の製造方法を示す半導体基板の要部断面図である。
【図１６】ベース抵抗の成分を示す説明図である。
【図１７】本発明の効果を示すグラフである。
【図１８】本発明の他の実施の形態である半導体装置の製造方法を示す半導体基板の要部断面図である。
【図１９】ホウ素をドープした多結晶シリコン膜の抵抗率と膜中のホウ素濃度との関係を測定した実験結果を示すグラフである。
【符号の説明】
【００５１】
１  半導体基板
２  浅い素子分離溝
３  深い素子分離溝
４ｎ  ｎ型コレクタ層
４ｐ  ｐ型ウエル
５  ゲート絶縁膜
６  ゲート電極
６ａ  多結晶シリコン膜
７  ｎ−型エクステンション領域
８  サイドウォールスペーサ
１０、１１  酸化シリコン膜
１２  窒化シリコン膜
１３  ベース引き出し電極
１３ａ、１３ｂ  ｐ型多結晶シリコン膜
１４  酸化シリコン膜
１５  エミッタ開口部
１６  酸化シリコン膜
１７  ホウ素ドープＳｉＧｅエピタキシャル膜
１９  酸化シリコン膜
２０  サイドウォールスペーサ
２０ｎ  ｎ型多結晶シリコン膜
２１  真性エミッタ開口部
２２  エミッタ引き出し電極
２３  ｎ＋型半導体領域（ソース、ドレイン）
２４  エミッタ層
２５  酸化シリコン膜
２６  コンタクトホール
２７  プラグ
２８  メタル配線
３０  ベース層
【図１】
2008112939.tif 000003
【図２】
2008112939.tif 000004
【図３】
2008112939.tif 000005
【図４】
2008112939.tif 000006
【図５】
2008112939.tif 000007
【図６】
2008112939.tif 000008
【図７】
2008112939.tif 000009
【図８】
2008112939.tif 000010
【図９】
2008112939.tif 000011
【図１０】
2008112939.tif 000012
【図１１】
2008112939.tif 000013
【図１２】
2008112939.tif 000014
【図１３】
2008112939.tif 000015
【図１４】
2008112939.tif 000016
【図１５】
2008112939.tif 000017
【図１６】
2008112939.tif 000018
【図１７】
2008112939.tif 000019
【図１８】
2008112939.tif 000020
【図１９】
2008112939.tif 000021