(57)【要約】【課題】回り込みキャンセラ装置が発振状態となり、装置を再起動する場合において、再起動時間を短縮することが出来る回り込みキャンセラを有する中継再送信装置の実現。【解決手段】直交周波数分割多重(ＯＦＤＭ)方式で変調されたＯＦＤＭ信号による中継再送信を行う回り込み波キャンセル装置を有する中継再送信装置において、前記回り込み波キャンセル装置の再起動を行う際に、再起動直前のクロック周波数制御値およびローカル周波数制御値を記憶しておき、これらの値を再起動時の初期値として、前記クロック周波数およびローカル周波数を制御することにより、回り込みキャンセラの起動時間を短縮することが出来る中継再送信装置である。【選択図】  図１
2008263554.tif 000002
【特許請求の範囲】
【請求項１】
直交周波数分割多重(Orthogonal Frequency Division Multiplexing：ＯＦＤＭ)方式で変調されたＯＦＤＭ信号による中継再送信を行う回り込み波キャンセル装置を有する中継再送信装置において、
前記回り込み波キャンセル装置の再起動を行う際に、再起動直前のクロック周波数制御値およびローカル周波数制御値を記憶しておき、これらの値を再起動時の初期値として、前記クロック周波数およびローカル周波数を制御することを特徴とする中継再送信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直交周波数分割多重(Orthogonal Frequency Divisional Multiplexing：ＯＦＤＭ)変調方式を用いた中継再送信装置、特に回り込み波をキャンセルする装置を有するローカル周波数制御およびクロック周波数制御に関する。
【背景技術】
【０００２】
近年、移動体向けデジタル伝送や、地上系デジタルテレビジョン放送への応用に適した変調方式として、マルチパスフェージングやゴーストに強いという特徴のある直交周波数分割多重変調方式(以下ＯＦＤＭ方式と称す)が注目を浴びている。このＯＦＤＭ方式は、マルチキャリア変調方式の一種であって、互いに直交するｎ本(ｎは数十〜数千)の搬送波(キャリア)にそれぞれデジタル変調を施した伝送方式である。
ＯＦＤＭ波の１シンボルは、ＯＦＤＭ方式で変調した時間軸信号と、該時間軸信号の一部を複製したガードインターバルとで構成され、シンボル長が長いのが特徴である。このシンボル長が長い特徴を活かし単一周波数ネットワーク(以下ＳＦＮと称す)を構築する。ＳＦＮの構築の一例に、放送波を受信して同一チャンネルにて再送信する方式がある。
しかし、この方式においては、再送信した信号が放送波を受信するアンテナに受かってしまう、「回り込み」が生じてしまう。この回り込みの影響によって、再送信する放送波の信号品質が劣化したり、また、再送信するシステム、増幅器などが発振してしまうことが考えられる。これを回避するためには、送受信のアンテナを十分な間隔で離したり、回り込み波が生じないようアンテナ指向性を調整したり、回り込み波を打ち消すキャンセル装置(回り込みキャンセラ)が必要となる。
【０００３】
ここで、一般的な回り込みキャンセラについて、図２を用いて簡単に説明する。  受信部１１で受信した信号を、同期回路１にて信号の同期を取り、回り込みキャンセラ１０の加算器２の出力信号をＦＦＴ(Fast Fourie Transform)回路３に入力し、時間軸信号から周波数軸信号に変換する。その出力信号を伝送路推定回路４に入力し、ＳＰ(Scattered Pilot)信号を抽出して伝送路特性を得る。伝送路特性はＦＦＴ窓位置補正回路５に入力される。
ＦＦＴ回路３に取り込む位相がｎサンプルずれると、ＦＦＴ演算後の信号の位相がｎ回転してしまうので、ＦＦＴ窓位置補正回路５でその回転分を補正する。
次に、回転分の補正されたデータは、誤差算出回路６で誤差成分が算出され、ＩＦＦＴ(Inverse Fast Fourie Transform)回路７にて時間軸信号に変換され、係数更新回路８にてフィルタ９の対応するフィルタ係数が算出、更新される。
そして、フィルタ９では、係数更新回路８より入力された係数により、擬似的に回り込み波を生成する。生成した回り込み波を加算回路２に入力し、回り込みキャンセラ１０の入力信号(受信信号)と減算を行うことで回り込み波をキャンセルし、回り込み波のキャンセルされた信号を送信部１２を介して再送信する。
【特許文献１】特開２００２-１５２０６５公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
回り込みキャンセラは時々刻々変化する回り込み波に追従するため、フィルタ９の係数を常に更新する。しかし、変化に追従できず、係数の更新に失敗した場合には発振をしてしまうので、発振を検知した場合、回り込みキャンセラ装置を再起動する。  従来は、再起動する場合に回路全体にリセットを与え、初期状態に戻してから制御を開始していた。そのため、クロック制御やローカル周波数制御も同様にリセットされてしまい、それらの制御が落ち着いてから回り込み波をキャンセルする制御に移行する。その結果、装置の立ち上がり時間が長くなってしまう問題点があった。
本発明はこれらの欠点を除去し、回り込みキャンセラ装置が発振状態となり、装置を再起動する場合において、再起動時間を短縮することが出来る回り込みキャンセラの実現を目的とする。
【課題を解決するための手段】
【０００５】
本発明は上記目的を達成するため、直交周波数分割多重(ＯＦＤＭ)方式で変調されたＯＦＤＭ信号による中継再送信を行う回り込み波キャンセル装置を有する中継再送信装置において、前記回り込み波キャンセル装置の再起動を行う際に、再起動直前のクロック周波数制御値およびローカル周波数制御値を記憶しておき、これらの値を再起動時の初期値として、前記クロック周波数およびローカル周波数を制御する中継再送信装置である。
【発明の効果】
【０００６】
本発明は、回り込みキャンセラの再起動直前のクロック周波数制御値とローカル周波数制御値を記憶し、再起動時にこれらの値を初期値として制御を始める。これにより、回り込みキャンセラの起動時間を短縮することが出来る。
【発明を実施するための最良の形態】
【０００７】
以下、本発明による同期回路１について、図１に示す実施形態により詳細に説明する。
受信部１１から、Ａ／Ｄ変換、直交復調後のＩ(同相成分)信号、Ｑ(直交成分)信号を、同期回路１のガード相関回路３１に入力する。ここでは、Ｉ信号およびＱ信号を有効シンボル長遅延させたデータと、遅延させないＩ信号およびＱ信号のそれぞれの相関を演算する。
その演算結果を絶対値演算回路３２に入力し、√(｜Ｉｃｏｒ｜２＋｜Ｑｃｏｒ｜２)を計算する。この結果はガードインターバルの相関の大きさとなる。その演算結果をピーク位置検出回路３４に入力する。
一方、直交復調後のＩ信号、Ｑ信号は、ＯＦＤＭ信号パワー算出回路３０に入力され、√(｜Ｉ｜２＋｜Ｑ｜２)を計算する。この値が受信されたＯＦＤＭ信号のパワーとなる。この計算結果を閾値算出回路３３に入力し、受信されたＯＦＤＭ信号のパワーの大きさに応じて閾値を算出する。例えば、ＯＦＤＭ信号のパワーの大きさの８０％を閾値とし、ピーク位置検出回路３４へ出力する。
ピーク位置検出回路３４では、絶対値演算回路３２の演算結果であるガードインターバルの相関の大きさ(以下、相関値とする)と、閾値算出回路３３で求めた閾値を比較する。閾値を超えた相関値の中でピーク位置がどこにあるかを検出し、ピーク位置を示すパルスをカウンタ３７と誤差算出回路３６に出力する。カウンタ３７はピーク位置を示すパルスをリセットにして常にカウントを行い、ＯＦＤＭ信号のシンボルのカウンタとして機能する。
このカウンタ３７のカウント値を誤差算出回路３６へ出力し、相関値のピークがカウンタ値からどれだけずれているかを検出する。例えば、１シンボルの長さが９２１６サンプル(クロック)の場合、カウンタ値が９２１６の時に相関値のピークが来ていれば、誤差は０となる。このようにずれなし場合、目標値３５をＶＣＯ３８に出力する。それ以外の時(ずれあり)は、目標値３５にそのずれ量を加えた値をＶＣＯ３８へ出力し、回り込みキャンセラ１０のクロック周波数(ＣＬＫ)の制御を行う。
【０００８】
ここでＶＣＯ３８の制御の目標値について説明する。電源投入時はメモリ３Ｄの内容があらかじめ設定しておいた目標値になるように初期化する。電源投入後、システムリセットがメモリ制御回路３Ｅに入力されると、メモリ３Ｄより初期化時の目標値を出力する。その後、誤差算出回路３６の出力値は、メモリ制御回路３Ｅの制御によってメモリ３Ｄに蓄えられる。
メモリ制御回路３Ｅは、システムリセットや、回り込みキャンセラ１０の発振を検知したときに得られる発振検知フラグが入力された場合を除き、常に、誤差算出回路３６の出力値を記憶するようメモリ制御を行う。発振知フラグが入力された場合は、メモリ３Ｄへの書き込みを止め、システムが再起動してシステムリセットが入力されたときに再起動直前のＶＣＯ３８の制御値をメモリ３Ｄから出力するように制御する。
発振検知フラグは、例えば、回り込み波をキャンセルする動作において演算するキャンセルの誤差値があらかじめ設定されていた値以上になった場合に発生する。また、メモリ３Ｄへの書き込みのデータは、過去数サンプルの平均値としてもよい。
【０００９】
一方、ローカル周波数(Ｌｏ)制御については、以下のように行う。カード相関演算回路３１の出力Ｑｃｏｒおよびピーク位置検出回路３４の出力(ピーク位置を検出したかどうかを示すパルス)を選択回路３９に入力する。
選択回路３９では、ピーク位置が検出されている場合は、Ｑｃｏｒの値を比較回路３Ｂに渡す。比較回路３Ｂでは、Ｑｃｏｒが０からどれだけずれているかを計算し、そのずれ量を現在のローカル周波数制御値のずれとしてＶＣＯ３Ｃに出力し、回り込みキャンセラ１０におけるローカル周波数(Ｌｏ)の制御を行う。
ここで、メモリ制御回路３Ｇ、メモリ３Ｆ及び目標値３Ａの動作については、クロック周波数の制御と同様とする。ただし、目標値はローカル周波数制御で固有の値とする。
このように、システムの再起動を行う際に、再起動直前のクロック周波数制御値およびローカル周波数制御値を記憶しておき、これらの値を再起動時の初期値とすることにより、回り込みキャンセラの起動時間を短縮することが出来る。
【図面の簡単な説明】
【００１０】
【図１】本発明による同期回路の一実施例を示すブロック図
【図２】一般的な回り込みキャンセラの一例を示すブロック図
【符号の説明】
【００１１】
１：同期回路、２：加算器、３：ＦＦＴ演算回路、４：伝送路推定回路、５：ＦＦＴ窓位置補正回路、６：誤差算出回路、７：ＩＦＦＴ演算回路、８：係数更新回路、９：フィルタ、１０：回り込みキャンセラ、１１：Ａ／Ｄ、直交復調部を含む受信部、１２：送信部、３０：ＯＦＤＭ信号パワー算出回路、３１：ガードインターバル相関演算回路、３２：絶対値演算回路、３３：閾値演算回路、３４：ピーク位置検出回路、３５：時間同期制御の目標値、３６：誤差算出回路、３７：シンボルカウンタ、３８：時間同期制御用ＶＣＯ、３９：選択回路、３Ａ：周波数同期制御の目標値、３Ｂ：比較回路、３Ｃ：周波数同期制御用ＶＣＯ、３Ｄ：時間同期制御目標値保存メモリ、３Ｅ：時間同期制御目標値保存メモリの制御回路、３Ｆ：周波数同期制御目標値保存メモリ、３Ｇ：周波数同期制御目標値保存メモリの制御回路。
【図１】
2008263554.tif 000003
【図２】
2008263554.tif 000004