(57)【要約】【課題】誘電率が低く、かつ、機械的強度が強い絶縁膜を持つ半導体装置を提供することである。【解決手段】層間絶縁膜および配線間絶縁膜を有する半導体装置であって、  上層配線膜と下層配線膜との間に位置する一つの層間絶縁膜が、二つ以上の多孔性絶縁層の積層によって構成されてなり、又、配線膜における配線と配線との間に位置する一つの配線間絶縁膜が、二つ以上の多孔性絶縁層の積層によって構成されてなり、前記多孔性絶縁層の空孔の連続性が多孔性絶縁層の積層界面領域において遮断されてなる。【選択図】図２
2008263105.tif 000002
【特許請求の範囲】
【請求項１】
層間絶縁膜を有する半導体装置であって、
上層配線膜と下層配線膜との間に位置する一つの層間絶縁膜が、二つ以上の多孔性絶縁層の積層によって構成されてなり、
前記多孔性絶縁層の空孔の連続性が多孔性絶縁層の積層界面領域において遮断されてなる
ことを特徴とする半導体装置。
【請求項２】
配線間絶縁膜を有する半導体装置であって、
配線膜における配線と配線との間に位置する一つの配線間絶縁膜が、二つ以上の多孔性絶縁層の積層によって構成されてなり、
前記多孔性絶縁層の空孔の連続性が多孔性絶縁層の積層界面領域において遮断されてなる
ことを特徴とする半導体装置。
【請求項３】
多孔性絶縁層の積層数が２〜１０である
ことを特徴とする請求項１又は請求項２の半導体装置。
【請求項４】
三つ以上の多孔性絶縁層の積層で構成されてなり、中間に位置する多孔性絶縁層の空孔率が最上層および／または最下層の多孔性絶縁層の空孔率より大きい
ことを特徴とする請求項１〜請求項３いずれかの半導体装置。
【請求項５】
多孔性絶縁層に非多孔性絶縁層が積層されてなる
ことを特徴とする請求項１〜請求項４いずれかの半導体装置。
【請求項６】
上層配線膜と下層配線膜との間に一つの層間絶縁膜を有し、該一つの層間絶縁膜は二つ以上の多孔性絶縁層の積層によって構成される半導体装置の製造方法であって、
前記多孔性絶縁層は、各々、成膜工程、及び該成膜工程による膜に空孔を形成して多孔性のものとする空孔形成工程を経て構成される
ことを特徴とする半導体装置の製造方法。
【請求項７】
配線膜における配線と配線との間に一つの配線間絶縁膜を有し、該一つの配線間絶縁膜は二つ以上の多孔性絶縁層の積層によって構成される半導体装置の製造方法であって、
前記多孔性絶縁層は、各々、成膜工程、及び該成膜工程による膜に空孔を形成して多孔性のものとする空孔形成工程を経て構成される
ことを特徴とする半導体装置の製造方法。
【請求項８】
上層に膜が設けられる前に既設の膜には空孔形成工程が施されてなり、各々の膜に対する空孔形成工程が時間的に異なっている
ことを特徴とする請求項６又は請求項７の半導体装置の製造方法。
【請求項９】
空孔形成工程が発泡処理工程である
ことを特徴とする請求項６〜請求項８いずれかの半導体装置の製造方法。
【請求項１０】
非多孔性絶縁層を積層する工程を持つ
ことを特徴とする請求項６〜請求項９いずれかの半導体装置の製造方法。
【請求項１１】
半導体装置の製造装置であって、
絶縁膜を成膜する成膜室を複数個と、
前記成膜室で出来た膜に対して空孔を形成する空孔形成室を前記成膜室に対応して複数個
具備することを特徴とする半導体装置の製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、半導体装置の製造方法、半導体装置の製造装置に関する。特に、半導体装置の配線間絶縁膜・層間絶縁膜の技術に関する。中でも、ダマシン配線構造における配線間絶縁膜・層間絶縁膜の技術に関する。
【背景技術】
【０００２】
半導体装置における演算処理速度の高速化を実現する為には、装置における信号遅延を低減することが重要である。この信号遅延は、半導体装置における信号遅延と配線遅延の和で表される。ところで、近年、配線ピッチの微細化が急速に進んでいる。この為、配線遅延の影響が信号遅延を上回るようになった。この配線遅延は、配線抵抗Ｒと配線間容量Ｃとの積ＲＣに比例する。従って、配線遅延を低減する為には、配線抵抗や配線間容量を低減する必要がある。このようなことから、配線材料として低抵抗のＣｕが選ばれるようになった。そして、配線間を埋める絶縁材として、低誘電率絶縁材（ｌｏｗ−ｋ材）の検討が行われている。
【０００３】
さて、誘電率を小さくする為、材料の低密度化、特に材料に空孔（ポア）を導入することが考えられている。このポアの導入により、比誘電率が３以下のものが実現されている。しかしながら、こうしたポア構造（多孔質構造：多孔性構造：ポーラス構造）の膜は脆弱であり、一般的に、その機械強度が低く、かつ、密着力が小さな場合が多い。
【０００４】
従って、配線膜の作製に際して、例えば膜のＣＭＰ（化学的機械的研磨)に際して、膜の剥離や破壊が発生する恐れが高くなっている。そこで、ポーラス構造の絶縁膜の機械的強度の向上を目的として、成膜後の焼成方法が検討されている。例えば、プラズマＣＶＤによって成膜した膜に対して、加熱焼成やＥＢ（電子ビーム）照射やＵＶ（紫外線）照射などを施したり、塗布によって成膜した膜に対して、ＥＢ照射やＵＶ照射を施すことが検討されている。
【０００５】
さて、何れにしても、従来の絶縁膜の形成方法を説明すると次の通りである。例えば、図９に示される如くである。先ず、空孔を生成する為のポロジェンを塗膜中に入れ込み、塗布後のベーク（更には、ベーク後の高温焼成）によって、ポロジェンが膜内から離脱させられる。これに伴って、膜に空孔が形成される。この時、ポロジェンが最表面（上面）まで抜けて行くに際して、最下部から表面まで連続して繋がった微細な通路（通り道）が出来てしまう。尚、ＣＶＤにより形成された膜では、均一で微細な空孔を作成することが比較的容易であるものの、形成された空孔が微細である為に膜の誘電率が下がらない傾向がある。この為、空孔率を高くして誘電率を下げる検討がなされているが、空孔率が高くなると、塗膜の場合と同様に、空孔同士が繋がってしまい、上記塗布型絶縁膜の場合と同様な結果となる。
【０００６】
ところで、上記した空孔が繋がった構造の絶縁膜に対して、配線溝やビア加工を施すと、次のような問題が起きることが判って来た。すなわち、図１０に示される如くの問題が起きることが判って来た。つまり、図１０に示される連続した空孔を有するポーラス絶縁膜に対して配線溝が形成されると、連続空孔の口が溝の内壁面に開いたものとなる。従って、この後、プラズマ加工やウエット洗浄処理が行われると、連続空孔の口からプラズマで生成したラジカル分子や洗浄液成分が侵入する。その結果、絶縁膜がラジカル分子や洗浄液成分によって損傷を受けるだけでは無く、膜内に水分が侵入する為、膜の剥離が起き易く、耐久性低下による半導体装置の信頼性の低下や、比誘電率が大きくなることから、配線遅延が増大し、半導体装置の処理速度の低下が引き起こされるようになる。
【０００７】
このような問題点を解決する為、素子が形成された半導体基板上に、絶縁膜を介して下層配線層を形成する工程と、前記下層配線層上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に多孔質絶縁体材料から成る第２の絶縁膜を形成する工程と、前記第２の絶縁膜上に第３の絶縁膜を形成する工程と、前記第３の絶縁膜上に所定の開口パターンを有するレジストマスクを形成する工程と、前記レジストマスクをエッチングマスクにした第１のドライエッチングを施し前記第１の絶縁膜に達する開口を前記第３の絶縁膜および第２の絶縁膜に形成する工程と、前記レジストマスクを除去する工程と、前記レジストマスクを除去した後、前記開口の側壁を被覆するようにバリアメタル膜を全面に堆積させる工程と、第２のドライエッチングを施し前記開口の底部の前記第１の絶縁膜上に堆積した前記バリアメタル膜をエッチング除去する工程と、前記第３の絶縁膜および前記開口の側壁を被覆する前記バリアメタル膜をエッチングマスクにした第３のドライエッチングを前記開口の低部の前記第１の絶縁膜に施し前記開口を前記下層配線層まで貫通させる工程と、前記下層配線層まで貫通した前記開口内に導電体材料を埋め込み前記下層配線層に接続するビアプラグあるいは上層配線層を形成する工程とを有することを特徴とする半導体装置の製造方法、素子が形成された半導体基板上に、絶縁膜を介して下層配線層を形成する工程と、前記下層配線層上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に多孔質絶縁体材料から成る第２の絶縁膜を形成する工程と、前記第２の絶縁膜上に第３の絶縁膜を形成する工程と、前記第３の絶縁膜上に第４の絶縁膜を形成する工程と、前記第４の絶縁膜上に所定の開口パターンを有するレジストマスクを形成する工程と、前記レジストマスクをエッチングマスクにした第１のドライエッチングを施し前記第４の絶縁膜に前記開口パターンを転写する工程と、前記レジストマスクを除去する工程と、前記開口パターンを有する前記第４の絶縁膜をエッチングマスクにした第２のドライエッチングを施し前記第１の絶縁膜に達する開口を前記第３の絶縁膜および第２の絶縁膜に形成する工程と、前記開口の側壁を被覆するようにバリアメタル膜を全面に堆積させる工程と、第３のドライエッチングを施し前記開口の底部の前記第１の絶縁膜上に堆積した前記バリアメタル膜をエッチング除去する工程と、前記第４の絶縁膜あるいは前記第３の絶縁膜および前記開口の側壁を被覆する前記バリアメタル膜をエッチングマスクにした第４のドライエッチングを前記開口の低部の前記第１の絶縁膜に施し前記開口を前記下層配線層まで貫通させる工程と、前記下層配線層まで貫通した前記開口内に導電体材料を埋め込み前記下層配線層に接続するビアプラグあるいは上層配線を形成する工程とを有することを特徴とする半導体装置の製造方法、素子が形成された半導体基板上に、絶縁膜を介して下層配線層を形成する工程と、前記下層配線層上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に多孔質絶縁体材料から成る第２の絶縁膜を形成する工程と、前記第２の絶縁膜上に第３の絶縁膜を形成する工程と、前記第３の絶縁膜上に第４の絶縁膜を形成する工程と、レジストマスクを用いたドライエッチングにより前記第４の絶縁膜に第１の開口パターンを形成し前記第３の絶縁膜に第２の開口パターンを形成する工程と、前記レジストマスクを除去する工程と、前記第１の開口パターンを有する前記第４の絶縁膜および前記第２の開口パターンを有する前記第３の絶縁膜をエッチングマスクに用いたドライエッチングにより前記第１の絶縁膜に達するデュアルダマシン構造の開口を前記第２の絶縁膜に形成する工程と、前記デュアルダマシン構造の開口の側壁を被覆するようにバリアメタル膜を全面に堆積させる工程と、前記開口の底部の前記第１の絶縁膜上に堆積した前記バリアメタル膜をドライエッチングで除去する工程と、前記第４の絶縁膜あるいは前記第３の絶縁膜および前記開口の側壁を被覆する前記バリアメタル膜をエッチングマスクにしたドライエッチングを前記開口の低部の前記第１の絶縁膜に施し前記開口を前記下層配線層まで貫通させる工程と、前記下層配線層まで貫通した前記開口内に導電体材料を埋め込み前記下層配線層に接続するデュアルダマシン配線から成る上層配線を形成する工程とを有することを特徴とする半導体装置の製造方法が提案（特開２００６−１９４８０号公報）されている。
【特許文献１】特開２００６−１９４８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、特許文献１では、洗浄液やメッキ液等のダメージ因子の侵入防止が謳われている。
【０００９】
しかしながら、メタル膜堆積時のポーラス絶縁膜へのメタル成分の侵入防止は出来ず、絶縁膜の電気的絶縁性に悪影響が懸念される。又、ポーラス絶縁膜の低誘電率化の為の空孔率の増加による膜の機械的強度低下に対しては解決策が無い。
【００１０】
従って、本発明が解決しようとする課題は、上記問題点を解決することである。すなわち、誘電率が低く、かつ、機械的強度が強い絶縁膜を持つ半導体装置を提供することである。特に、空孔を形成する為のポロジェン離脱時の通り道を小さく抑え、電気的に優れ、かつ、信頼性の高い絶縁膜構造の半導体装置を提供することである。更には、連続空孔を少なくし、内部に水分などが侵入し難くなり、誘電率の増大が引き起こされ難い絶縁膜構造の半導体装置を提供することである。又、空孔の大きさが小さな絶縁膜構造の半導体装置を提供することである。
【課題を解決するための手段】
【００１１】
前記の問題点を解決する為の検討を鋭意推し進めて行く中に、本発明者は、次のような現象に気付くに至った。すなわち、膜厚と空孔率と空孔の大きさとの関係が図１に示されるような関係であることを見出すに至った。
【００１２】
つまり、ポーラスｌｏｗ−ｋ膜の空孔の大きさと膜厚との関係を調べた処、空孔率が高くなるに伴って、空孔の大きさが大きくなって行くが、膜厚が薄くなると、膜内に形成された空孔の大きさは小さくなる傾向が有ることを見出した。これは、膜厚が薄いと、空孔が連結（合体）して大きくなる前に、空孔形成のポロジェンが通り抜けてしまうからであると考えられた。このことは、膜厚が厚いと、ポロジェンが通り抜けてしまうまでの距離が長くなることから、ポロジェンが通り抜けるまでに合体し、この為に空孔が大きくなると言う考えにも合致する。そして、ポロジェンの量を増やして空孔率を増やすと、空孔の大きさが大きくなることにも合致する。
【００１３】
このような知見から、本発明者は、膜厚を薄くすれば、形成される空孔が小さくなり、そして厚さａの絶縁膜を構成するにしても、（１／２）ａの厚さの絶縁層を２回繰り返して設けたならば、（１／２）ａの厚さの下層絶縁層に形成された空孔と（１／２）ａの厚さの上層絶縁層に形成された空孔とは、互いの空孔が小さい分、繋がったものとは成り難いであろうと考えるに至った。
【００１４】
そうすると、このような多層からなる絶縁膜に対して、従来と同様な配線溝加工を施しても、図１０で示したような問題は起きないであろうと考えるに至った。すなわち、上記の如きの多層の絶縁膜に対して従来と同様な配線溝加工を施しても、図１０で示したようには成らず、図２に示される如くのものとなり、問題点が解決するであろうと考えるに至った。尚、図２中、１０２ａ，１０２ｂ，１０２ｃ，１０２ｄは絶縁膜であり、図２における絶縁膜１０２ａの厚さと絶縁膜１０２ｂの厚さと絶縁膜１０２ｃの厚さと絶縁膜１０２ｄの厚さとの和が、図１０におけるポーラス絶縁膜の厚さに等しいと仮定して考えている。
【００１５】
上記知見を基にして本発明がなされたものである。
すなわち、前記の課題は、層間絶縁膜を有する半導体装置であって、
上層配線膜と下層配線膜との間に位置する一つの層間絶縁膜が、二つ以上の多孔性絶縁層の積層によって構成されてなり、
前記多孔性絶縁層の空孔の連続性が多孔性絶縁層の積層界面領域において遮断されてなる
ことを特徴とする半導体装置によって解決される。
【００１６】
又、配線間絶縁膜を有する半導体装置であって、
配線膜における配線と配線との間に位置する一つの配線間絶縁膜が、二つ以上の多孔性絶縁層の積層によって構成されてなり、
前記多孔性絶縁層の空孔の連続性が多孔性絶縁層の積層界面領域において遮断されてなる
ことを特徴とする半導体装置によって解決される。
【００１７】
特に、層間絶縁膜および配線間絶縁膜を有する半導体装置であって、
上層配線膜と下層配線膜との間に位置する一つの層間絶縁膜が、二つ以上の多孔性絶縁層の積層によって構成されてなり、
配線膜における配線と配線との間に位置する一つの配線間絶縁膜が、二つ以上の多孔性絶縁層の積層によって構成されてなり、
前記多孔性絶縁層の空孔の連続性が多孔性絶縁層の積層界面領域において遮断されてなる
ことを特徴とする半導体装置によって解決される。
【００１８】
又、上記の半導体装置であって、多孔性絶縁層の積層数が２〜１０であることを特徴とする半導体装置によって解決される。
【００１９】
又、上記の半導体装置であって、三つ以上の多孔性絶縁層の積層で構成されてなり、中間に位置する多孔性絶縁層の空孔率が最上層および／または最下層の多孔性絶縁層の空孔率より大きいことを特徴とする半導体装置によって解決される。
【００２０】
又、上記の半導体装置であって、多孔性絶縁層に非多孔性絶縁層が積層されてなることを特徴とする半導体装置によって解決される。
【００２１】
又、前記の課題は、上層配線膜と下層配線膜との間に一つの層間絶縁膜を有し、該一つの層間絶縁膜は二つ以上の多孔性絶縁層の積層によって構成される半導体装置の製造方法であって、
前記多孔性絶縁層は、各々、成膜工程、及び該成膜工程による膜に空孔を形成して多孔性のものとする空孔形成工程を経て構成される
ことを特徴とする半導体装置の製造方法によって解決される。
【００２２】
又、配線膜における配線と配線との間に一つの配線間絶縁膜を有し、該一つの配線間絶縁膜は二つ以上の多孔性絶縁層の積層によって構成される半導体装置の製造方法であって、
前記多孔性絶縁層は、各々、成膜工程、及び該成膜工程による膜に空孔を形成して多孔性のものとする空孔形成工程を経て構成される
ことを特徴とする半導体装置の製造方法によって解決される。
【００２３】
特に、上層配線膜と下層配線膜との間に一つの層間絶縁膜を有し、該一つの層間絶縁膜は二つ以上の多孔性絶縁層の積層によって構成され、又、配線膜における配線と配線との間に一つの配線間絶縁膜を有し、該一つの配線間絶縁膜は二つ以上の多孔性絶縁層の積層によって構成される半導体装置の製造方法であって、
前記多孔性絶縁層は、各々、成膜工程、及び該成膜工程による膜に空孔を形成して多孔性のものとする空孔形成工程を経て構成される
ことを特徴とする半導体装置の製造方法によって解決される。
【００２４】
又、上記の半導体装置の製造方法であって、上層に膜が設けられる前に既設の膜には空孔形成工程が施されてなり、各々の膜に対する空孔形成工程が時間的に異なっていることを特徴とする半導体装置の製造方法によって解決される。
【００２５】
又、上記の半導体装置の製造方法であって、空孔形成工程が発泡処理工程であることを特徴とする半導体装置の製造方法によって解決される。
【００２６】
又、上記の半導体装置の製造方法であって、非多孔性絶縁層を積層する工程を持つことを特徴とする半導体装置の製造方法によって解決される。
【００２７】
又、前記の課題は、半導体装置の製造装置であって、
絶縁膜を成膜する成膜室を複数個と、
前記成膜室で出来た膜に対して空孔を形成する空孔形成室を前記成膜室に対応して複数個
具備することを特徴とする半導体装置の製造装置によって解決される。
【発明の効果】
【００２８】
本発明は、図２に示される如く、一つの絶縁膜（配線間絶縁膜や層間絶縁膜）が複数層のポーラス（多孔性）絶縁層の積層で構成されている。そして、各々のポーラス絶縁層における空孔が積層界面領域で互いに遮断され、連続性が欠けている。
【００２９】
従って、このような構造の絶縁膜に対して、配線溝加工やビア加工が施されても、内部にガスや水分が侵入し難い。よって、図１０の場合で述べた問題が改善される。例えば、ｌｏｗ−ｋ膜（多孔性絶縁膜）の側壁はエッチングガスやアッシングガス等のプラズマ活性種やレジスト除去後の洗浄薬液に曝され、多孔性絶縁膜内の空孔内に先述のプラズマ活性種や洗浄薬液が入り込み、絶縁膜にダメージを与える。ところが、本発明の分割・積層構造のものにあっては、空孔の大きさが小さくなると共に、空孔の連続性も一つの層内で止まり、プラズマ活性種や洗浄液が空孔を介して入り込む量が抑えられる。この結果、ポーラス絶縁膜の比誘電率の上昇も抑制される。又、配線溝、ビア加工後のポーラス絶縁膜が露出した状態における放置による水分吸着も低減でき、パターン加工による配線溝やビアの側壁形状が滑らかになることも期待される。
【００３０】
又、塗布によって絶縁膜を構成すると、空孔の連結を最小に出来るばかりか、上部の塗布材料が下部層に在る空孔内に入り込み、下層表面に露出した空孔が上層の膜を形成した時に塞がれる。従って、一層毎に空孔が無い領域を挟む構造となり、空孔の連続性が無くなるばかりで無く、膜の機械的強度が高まることにもなる。その結果、ＣＭＰ工程やパッケージ組立工程での膜剥離やクラック低減の効果が期待できる。
【発明を実施するための最良の形態】
【００３１】
本発明の半導体装置は、層間絶縁膜および／または配線間絶縁膜を有する半導体装置である。そして、上層配線膜と下層配線膜との間に位置する一つの層間絶縁膜が、二つ以上の多孔性絶縁層の積層によって構成されている。又、配線膜における配線と配線との間に位置する一つの配線間絶縁膜が、二つ以上の多孔性絶縁層の積層によって構成されている。この多孔性絶縁層の空孔の連続性が多孔性絶縁層の積層界面領域において遮断されている。多孔性絶縁層の積層数は、理論的には、複数であれば良いが、現実的には、２〜１０（特に、５以下。）である。三つ以上の多孔性絶縁層の積層で構成されている場合、好ましくは、中間に位置する多孔性絶縁層の空孔率が最上層および／または最下層の多孔性絶縁層の空孔率より大きいものである。尚、場合によっては、非多孔性絶縁層が積層されていても良い。例えば、空孔連続性の遮断は非多孔性絶縁層を設けることによっても構成できる。
【００３２】
本発明の半導体装置の製造方法は、上層配線膜と下層配線膜との間に一つの層間絶縁膜を有し、該一つの層間絶縁膜は二つ以上の多孔性絶縁層の積層によって構成される半導体装置の製造方法である。或いは、配線膜における配線と配線との間に一つの配線間絶縁膜を有し、該一つの配線間絶縁膜は二つ以上の多孔性絶縁層の積層によって構成される半導体装置の製造方法である。又は、上層配線膜と下層配線膜との間に一つの層間絶縁膜を有し、該一つの層間絶縁膜は二つ以上の多孔性絶縁層の積層によって構成され、又、配線膜における配線と配線との間に一つの配線間絶縁膜を有し、該一つの配線間絶縁膜は二つ以上の多孔性絶縁層の積層によって構成される半導体装置の製造方法である。特に、上記の半導体装置の製造方法である。そして、多孔性絶縁層が、各々、成膜工程、及び該成膜工程による膜に空孔を形成して多孔性のものとする空孔形成工程を経て構成される。空孔形成工程は上層に膜が設けられる前に既設の膜には施されてなり、各々の膜に対する空孔形成工程が時間的に異なっていることが好ましい。空孔形成工程は、例えば発泡処理工程である。成膜工程は、塗布法による工程である。或いは、ＣＶＤ等の気相成長方法による工程である。又、場合によっては、非多孔性絶縁層を積層する工程を持つ。
【００３３】
本発明の半導体装置の製造装置は、上記半導体装置の製造装置である。特に、上記の半導体装置の製造方法が実施される装置である。そして、絶縁膜を成膜する成膜室を複数個と、前記成膜室で出来た膜に対して空孔を形成する空孔形成室を前記成膜室に対応して複数個具備する。
【００３４】
以下、更に詳しく説明する。
【００３５】
図３は、ボロジェンを使ったベークにて空孔を形成するタイプの塗布型絶縁膜について、絶縁層を５分割して積層した場合の実施形態を示すものである。
【００３６】
所定膜厚の絶縁膜を分割・積層して構成する場合、以下の処理にて各層の膜を形成する。先ず、第１層（最下層）の絶縁層材料を塗布後、２００〜３５０℃の温度にてベークし、第１層（最下層）の多孔性絶縁層を形成する。そして、第１層の多孔性絶縁層形成工程と同様に、第２層、第３層、第４層、及び第５層（最上層）の多孔性絶縁層形成工程にあっても、各々、塗布・ベーク工程を繰り返して行う。尚、この後、焼き締めの効果を狙い、３５０〜４５０℃の高温焼成が必要に応じて行われる。
【００３７】
多孔性絶縁層を塗布によって構成する為に用いられる材料は、所望の絶縁性を有し、かつ、塗膜としての機械的強度を有し、そして塗布できるタイプのものであれば良い。例えば、ＭＳＱ（メチルシルセスキオキサン）が代表的なものとして挙げられる。その他にも、無機ＨＳＧ（水素化シルセスキオキサン）系のものや、有機ポリマ系などの材料が挙げられる。但し、例えば３５０℃以下の温度で短時間の中にポロジェンを抜いて空孔が形成できる材料が望ましい。例えば、ＭＳＱ系材料は３５０℃以下のベークによって、主骨格のシロキサンネットワークの形成が完了し、加水分解性基、炭化水素基等を化学修飾したシリカ化合物や界面活性剤等のポロジェンが熱分解して空孔が形成される。ベーク条件は使用する塗布材料の特性に合わせて最適化する。
【００３８】
尚、高温焼成にて空孔を形成する材料については、第１層目の絶縁層材料を塗布し、ベークした後の高温焼成（３５０〜４５０℃）を行った後、第２層目以降も同様にして高温焼成まで各層について行い、積層形成を終える。この方法では、低温ベークにて空孔を形成する材料を用いた場合に比べ、処理時間を多く要するが、高温・長時間焼成にて空孔が形成されるような一般的な塗布材料についても適用が可能となる。使用できる材料は、無機系材料では加水分解性基、炭化水素基を含むポロジェンを、有機系材料ではエステル基、カルボキシル基を含むベンゾオキサゾール樹脂前駆体等のポロジェンを含むものである。低温ベークにて材料の主骨格が形成された後、３５０〜４５０℃の高温焼成にてポロジェンが熱分解し、空孔が形成されるものか、若しくは高温焼成にて材料主骨格形成とポロジェンの熱分解脱離が同時進行で生じる材料が用いられる。
【００３９】
尚、低温ベークにて空孔が形成される場合、高温焼成にて空孔が形成される場合の何れも、分割・積層にて所定膜厚の絶縁膜を得た後の小さな空孔のサイズ、分布に大きな変化がないことは、Ｘ線によるＳＡＸＳ（小角Ｘ線散漫散乱）法にて確認された。
【００４０】
ベークには、従来のヒータを使用した加熱方式ばかりでなく、ＥＢ（電子ビーム）キュアやＵＶ（紫外線）キュアと言った電磁波照射の加工方式も利用できる。このキュア方法でも、２００〜４００℃程度のヒータ加熱によるアシスト機能を付加するが、通常のヒータ加熱による処理では数時間程度要する処理を１〜１０分程度と短時間に出来るばかりでなく、絶縁膜周辺材料への温度負荷を抑制できる効果が有る。このキュアでは空孔サイズの変動が多少あるものの、空孔の連結には至らず、本発明の効果であるダメージ因子（水分、エッチング等の活性種、洗浄液）の浸透を抑制できる。
【００４１】
更に、この方法では、膜の主骨格であるＳｉ−Ｏ結合量が増加することや、下地膜との界面に存在するＯＨ結合を除去する作用がある為、ポーラス絶縁膜の機械的強度や密着性の向上効果が得られる。
【００４２】
ベーク環境は、通常の不活性（窒素）雰囲気でも良い。又、１００ｐｐｍ以下の低酸素濃度状態でベークすることは、加熱による材質劣化を防止する観点から好ましい。ベーク処理時の低酸素濃度雰囲気は０．１Ｐａ以下の圧力である真空雰囲気でも容易に達成できる。
【００４３】
そして、図３に示される如く、分割・積層された絶縁膜における各絶縁層内において、ポロジェンの抜け道の跡に空孔が形成されているが、分割・積層によって、抜け道の大きさ（空孔の大きさ）が小さく制御されると共に、各層で分断されている為、長く繋がったポロジェンの抜け道の形成が無く、即ち、最下層から最上層まで連続した空孔の形成が無い。
【００４４】
又、各絶縁層を形成する時に、各絶縁層におけるボロジェンの量を加減することで、ポーラスに起因する機械的強度の劣化を防止でき、かつ、誘電率を低くすることが出来る。
【００４５】
上記図３の実施形態にあっては、各絶縁層における空孔率が同じ（ポロジェン使用量が同じ）であったが、図４に示される実施形態にあっては、中間に位置する絶縁層における空孔率が最上層および最下層の絶縁層における空孔率より大きい場合（中間層におけるポロジェン使用量が多い場合）である。このようにすることで、誘電率を小さくしても強度低下を少なくできる。すなわち、最下層の絶縁層の空孔率を小さくすることで、下層との大きな密着性が確保される。そして、最上層絶縁層の空孔率を小さくすることで、水分などの侵入が効果的に防止される。中間層の空孔率を大きくすることで、誘電率を小さくできる。
【００４６】
絶縁層がＣＶＤで形成される場合にも本発明は適用される。すなわち、多孔性絶縁膜を分割・積層によって構成することによって、空孔の連続性を抑制できる。ＣＶＤガスソース内にポロジェンを導入し焼成にて空孔を形成する場合を以下で簡単に説明する。先ず、ＣＶＤ処理室にて１層目を形成した後、ベーク処理室に搬送してベーク処理を行う。次に、２層目を形成した後、ベーク処理室に搬送してベーク処理を行う。同様にして、順に行い、５層目を形成した後、ベーク処理室に搬送してベーク処理を行い、そして最終的な焼成を行い、所定膜厚の絶縁膜の形成を終える。尚、塗布型絶縁膜の場合と同様に、各層におけるボロジェンの量を加減することや、各層の厚さを加減することと組み合わせてポーラスであることによる機械的強度の劣化を最小限にし、かつ、誘電率を低くすることが出来る。
【００４７】
絶縁材料の分割・積層の平坦性においては、塗布系材料の場合には、その段差解消性を特に有する。従って、分割塗布にすることで平坦化が促進される効果がある。積層数については、原理的には２層以上であるが、機械的強度と低誘電率の両立を図る場合には、３層以上が好ましい。加工工数の増加を考慮すると、５層程度である。更には、４層でも十分である。
【００４８】
以下、具体的な実施例を挙げて説明する。
［実施例１］
図５は、絶縁膜を４層の分割・積層で構成した場合の例である。各分割層における空孔率（ポロジェン量）は同じである。
【００４９】
［塗布後のベークにて空孔を形成するタイプの絶縁膜材料の場合］
Ｓｉ基板１００上に形成されている絶縁膜１０１上に、ＭＳＱ含有塗料を塗布し、この後、２００〜３５０℃で３０〜１８０秒ベークした。これによって、２５〜６０ｎｍ厚の多孔性絶縁層１０２ａが構成された。
【００５０】
この後、上記と同様に行い、２５〜６０ｎｍ厚の多孔性絶縁層１０２ｂを構成した。更に、多孔性絶縁層１０２ｂ上に２５〜６０ｎｍ厚の多孔性絶縁層１０２ｃを構成した。更に、多孔性絶縁層１０２ｃ上に２５〜６０ｎｍ厚の多孔性絶縁層１０２ｄを構成した。
【００５１】
このようにして分割・積層によって構成された絶縁膜（第１配線間絶縁膜）の上にＣＭＰハードマスクである絶縁膜（例えば、ＳｉＯ(プラズマＳｉＯ)膜）１０３を堆積する。そして、フォトレジスト膜１１４を設け、フォトリソグラフィ技術およびドライエッチング技術にて第１配線パターン溝１１５を形成する。
【００５２】
この後、バリアメタル（Ｔａ／ＴａＮ，ＴｉＮ等）膜１０４を１０〜５０ｎｍ程度堆積させ、次いで銅メッキを施し、溝１１５にＣｕ（銅）１０５を埋め込む。この後、ＣＭＰ（化学的機械的研磨）処理にてＣｕ(銅)１０５及びバリアメタル膜１０４を研磨し、配線パターン溝１１５にＣｕが埋め込まれたパターンを形成する。
【００５３】
この後、バリア絶縁膜１０６を設け、このバリア絶縁膜１０６上に多孔性絶縁層１０２ａ，１０２ｂ，１０２ｃ，１０２ｄと同様にして多孔性絶縁層１０７ａ，１０７ｂ，１０７ｃ，１０７ｄを順に形成する。これによって、分割・積層になる層間絶縁膜１０７ａ，１０７ｂ，１０７ｃ，１０７ｄが構成される。
【００５４】
このようにして分割・積層によって構成された絶縁膜（層間絶縁膜）の上にエッチングストッパ用絶縁膜１０８を設ける。そして、エッチングストッパ用絶縁膜１０８の上に、多孔性絶縁層１０２ａ，１０２ｂ，１０２ｃ，１０２ｄと同様にして多孔性絶縁層１０９ａ，１０９ｂ，１０９ｃ，１０９ｄを順に形成する。これによって、分割・積層になる絶縁膜（第２配線間絶縁膜）１０９ａ，１０９ｂ，１０９ｃ，１０９ｄが構成される。
【００５５】
そして、絶縁膜（第２配線間絶縁膜）の上にＣＭＰハードマスクである絶縁膜１１０を堆積する。そして、フォトレジスト膜１１６を設け、フォトリソグラフィ技術およびドライエッチング技術にてビア１１７を形成する。又、第２配線パターン溝１１９を形成する。そして、通常のビアファースト工程を経て、バリアメタル膜１１１を１０〜５０ｎｍ程度堆積させ、次いで銅メッキを施し、Ｃｕ（銅）１１２を埋め込む。
【００５６】
上記のようにして得られたＣｕ配線構造の半導体装置をＴＥＭ(透過電子顕微鏡)装置で断面観察した処、平坦性の良い各分割積層の層間に空孔の無い領域が有ることが確認された。
【００５７】
［高温焼成にて空孔を形成するタイプの絶縁膜材料の場合］
図５を用いて積層毎に高温焼成する場合を述べる。
Ｓｉ基板１００上に形成されている絶縁膜１０１上に、ＭＳＱ含有塗料を塗布し、この後、２００〜３５０℃で３０〜１８０秒ベークした。そして、引き続き、３５０〜４５０℃で３０〜９０分の高温焼成処理を行った。これによって、２５〜６０ｎｍ厚の多孔性絶縁層１０２ａが構成された。
【００５８】
この後、上記と同様に行い、２５〜６０ｎｍ厚の多孔性絶縁層１０２ｂを構成した。更に、多孔性絶縁層１０２ｂ上に２５〜６０ｎｍ厚の多孔性絶縁層１０２ｃを構成した。更に、多孔性絶縁層１０２ｃ上に２５〜６０ｎｍ厚の多孔性絶縁層１０２ｄを構成した。尚、ＭＳＱ含有塗料には、ベークにて材料の主骨格が形成された後、３５０〜４５０℃の高温焼成にてポロジェンが熱分解し空孔が形成されるものを用いた。
【００５９】
このようにして分割・積層によって構成された絶縁膜（第１配線間絶縁膜）の上にＣＭＰハードマスクである絶縁膜（例えば、ＳｉＯ(プラズマＳｉＯ)膜）１０３を堆積する。そして、フォトレジスト膜１１４を設け、フォトリソグラフィ技術およびドライエッチング技術にて第１配線パターン溝１１５を形成する。
以下、上記と同様に行われた。
【００６０】
そして、上記のようにして得られたＣｕ配線構造の半導体装置をＴＥＭ(透過電子顕微鏡)装置で断面観察した処、平坦性の良い各分割積層の層間に空孔の無い領域が有ることが確認された。
【００６１】
［実施例２］
図６は、絶縁膜を４層の分割・積層で構成した場合の例である。本例にあっては、各絶縁層に用いた材料や塗布条件・ベーク条件は実施例１と同じであるものの、第２，３絶縁層１０２ｂｂ，１０２ｃｃ，１０７ｂｂ，１０７ｃｃ，１０９ｂｂ，１０９ｃｃにおける空孔率が第１，４絶縁層１０２ａａ，１０２ｄｄ，１０７ａａ，１０７ｄｄ，１０９ａａ，１０９ｄｄにおける空孔率より大きい。
【００６２】
すなわち、第２，３絶縁層を形成する為のＭＳＱ含有塗料中におけるポロジェン量を第１，４絶縁層を形成する為のＭＳＱ含有塗料中におけるポロジェン量より多くした以外は、基本的には同様に行った。
【００６３】
これによって、得られた絶縁膜は、下層との密着力が改善されると共に、表面から水分などが一層侵入し難いものであると共に、中間層において空孔率が大きいことから、誘電率も小さなものである。
【００６４】
［実施例３］
本例は各絶縁層を塗布では無くＣＶＤで構成した場合である。そして、その構造は図５のものと同様であるから、詳細な説明は省略される。
【００６５】
尚、使用されるＣＶＤガスは複数の架橋可能基、例えばアルコール、エーテル、不飽和炭化水素等を含むシリコン含有炭化水素化合物とＨｅ，Ａｒ等の不活性ガスから成る。生成温度は２００〜４００℃、高周波電力は１００〜１０００Ｗ、生成ガス圧力は１００〜１５００Ｐａの条件にて行った。
【００６６】
［実施例４］
本実施例では、図７に直線的な構成の成膜装置を用いた場合を、図８に回転タイプの成膜装置を用いた場合を示す。
【００６７】
図７，８における処理室（成膜室）では、塗布またはＣＶＤ処理が行われる。そして、このような装置を用いて、絶縁膜を５層の分割・積層構造とし、膜形成後のベーク（焼成）処理を繰り返す場合について説明する。
【００６８】
膜形成と焼成を繰り返して積層することで、所定膜厚までに要する作業時間が長くなることが懸念される。この為、本実施例では、比較的時間の掛かるベーク処理にＵＶ処理（１２０ｎｍ〜４００ｎｍの波長で強度４００Ｍｗ／ｃｍ２以上の光を２〜１０分照射）を用いた。更に、膜形成処理室と焼成処理室を２基以上の分割処理するユニット分設け、膜形成と焼成とを順次処理する一連の工程を連続的に行う構成とした。
【００６９】
このような構成にすることで空孔形成時間を短縮できるばかりで無く、膜強度や密着性向上効果も得られる。
【００７０】
又、膜形成処理室には独立に空孔率が制御できるように、塗布装置では薬液供給系が独立しており、ＣＶＤ装置ではＣＶＤソースガスの流量や高周波電力の制御が独立に行える構成となっている。これにより、分割積層の各層における空孔率が独立して制御され、絶縁膜の機械的強度や誘電率を最適化することが可能である。
【００７１】
又、ベーク処理室は０．１Ｐａ以下の圧力に真空引きが可能であり、処理室の低酸素濃度雰囲気が容易に得られるようになっている。
【００７２】
そして、以上のＣＶＤ膜および塗布膜の何れの成膜装置においても、膜形成と焼成とを行う処理室が５基設けられており、１層目膜形成⇒ベーク⇒２層目膜形成⇒ベーク⇒３層目膜形成⇒ベーク⇒４層目膜形成⇒ベーク⇒５層目膜形成⇒ベーク処理が順に実施され、本発明になる所定膜厚の絶縁膜が形成される。その後、必要に応じて、焼き締めの効果を狙い、３５０℃〜４５０℃の高温焼成が行われる。
【図面の簡単な説明】
【００７３】
【図１】ポーラス絶縁膜の空孔サイズと膜厚との関係を示すグラフ
【図２】分割積層絶縁膜を加工した側壁におけるダメージ因子の抑制効果の説明図
【図３】本発明の実施形態の説明図
【図４】本発明の他の実施形態の説明図
【図５】本発明の第１実施例の説明図
【図６】本発明の第２実施例の説明図
【図７】本発明の装置の説明図
【図８】本発明の装置の他の例の説明図
【図９】従来の塗布型ポーラス絶縁膜形成過程の説明図
【図１０】従来の絶縁膜を加工した側壁におけるダメージ因子の影響説明図
【符号の説明】
【００７４】
１０２ａ〜１０２ｄ，１０７ａ〜１０７ｄ，１０９ａ〜１０９ｄ  絶縁層  
特許出願人  次世代半導体材料技術研究組合  
代  理  人      宇    高      克    己  
【図１】
2008263105.tif 000003
【図２】
2008263105.tif 000004
【図３】
2008263105.tif 000005
【図４】
2008263105.tif 000006
【図５】
2008263105.tif 000007
【図６】
2008263105.tif 000008
【図７】
2008263105.tif 000009
【図８】
2008263105.tif 000010
【図９】
2008263105.tif 000011
【図１０】
2008263105.tif 000012