(57)【要約】【課題】  簡単な構成により振幅レベル制御に伴うノイズを出力させない。【解決手段】  入力アナログ信号を、第１の信号制御手段と第２の信号制御手段で別々に信号制御できるようにわける。入力アナログ信号の振幅レベルを制御するゲイン情報を取得した場合、第２の信号制御手段を制御して第２のデジタル信号を、第１の信号制御手段における振幅レベル制御後の第１のデジタル信号に相当する信号とし、第１のデジタル信号から該第２のデジタル信号へと切り替えを行うことで、第２のデジタル信号を一時的に第３のデジタル信号とする。第１の信号制御手段における振幅レベル制御が終了したら、第２のデジタル信号から第１のデジタル信号へと切り替えを行い、振幅レベル制御後の第１のデジタル信号を第３のデジタル信号とする。このようにして、入力アナログ信号の振幅レベル制御に伴って生じうるノイズを出力させないことを、従来にない簡単な構成で実現できる。【選択図】        図３
2008263410.tif 000002
【特許請求の範囲】
【請求項１】
外部から入力されるアナログ信号をアナログデジタル変換して第１のデジタル信号を出力する第１の信号制御手段であって、可変ゲイン手段とアナログデジタル変換器とからなり、ゲイン情報に応じて前記可変ゲイン手段のゲインを制御するものと、
前記入力されるアナログ信号をアナログデジタル変換して第２のデジタル信号を出力する第２の信号制御手段であって、可変ゲイン手段とアナログデジタル変換器とからなり、ゲイン情報で前記可変ゲイン手段のアナログゲインを制御するものと、
前記第１のデジタル信号又は前記第２のデジタル信号のいずれか一方に基づいて、第３のデジタル信号を生成する信号処理手段と、
前記入力されたアナログ信号をデジタル信号に変換する際の変換比を示すゲイン情報を取得するゲイン取得手段と、
前記取得したゲイン情報に従う振幅レベル制御後の第１のデジタル信号に対応した第３のデジタル信号を生成するよう、前記第１の信号制御手段と前記第２の信号制御手段と前記信号処理手段とを制御する制御手段と
を具えてなり、
前記制御手段は、前記取得したゲイン情報に従う振幅レベル制御後の第１のデジタル信号に相当する第２のデジタル信号を出力するよう前記第２の信号制御手段の可変ゲイン手段のゲイン設定、振幅レベル制御前の第１のデジタル信号から振幅レベル制御後の第１のデジタル信号に相当する第２のデジタル信号への切り替えを行う前記信号処理手段の制御、前記取得したゲイン情報に従う振幅レベル制御後の第１のデジタル信号を出力するよう前記第１の信号制御手段の可変ゲイン手段のゲイン設定、振幅レベル制御後の第１のデジタル信号に相当する第２のデジタル信号から前記振幅レベル制御後の第１のデジタル信号への切り替えを行う前記信号処理手段の制御、を順次に実行することを特徴とするアナログデジタル変換装置。
【請求項２】
外部から入力されるアナログ信号をアナログデジタル変換して第１のデジタル信号を出力する第１の信号制御手段であって、可変ゲイン手段とアナログデジタル変換器とからなり、ゲイン情報に応じて前記可変ゲイン手段のゲインを制御するものと、
前記入力されるアナログ信号をアナログデジタル変換して第２のデジタル信号を出力する第２の信号制御手段であって、可変ゲイン手段とアナログデジタル変換器とからなり、ゲイン情報で前記可変ゲイン手段のアナログゲインを制御するものと、
前記入力されたアナログ信号をデジタル信号に変換する際の変換比を示すゲイン情報を取得するゲイン取得手段と、
前記取得したゲイン情報に従う振幅レベル制御後の第１のデジタル信号を出力するよう前記第１の信号制御手段の可変ゲイン手段のゲイン設定、及び振幅レベル制御後の第１のデジタル信号に相当する第２のデジタル信号を出力するよう前記第２の信号制御手段の可変ゲイン手段のゲイン設定とを同時に行う制御手段と、
前記制御に基づいて出力される第１のデジタル信号の振幅レベルと第２のデジタル信号の振幅レベルとの差分に基づいて、前記第１のデジタル信号の振幅レベルが前記第１の信号制御手段における可変ゲイン手段の最大入力レベルをオーバーした量に対応するオーバー値を生成する信号処理手段と
を具えるアナログデジタル変換装置。
【請求項３】
外部から入力されるアナログ信号をアナログデジタル変換して第１のデジタル信号を出力する第１の信号制御手段であって、可変ゲイン手段とアナログデジタル変換器とからなり、ゲイン情報に応じて前記可変ゲイン手段のゲインを制御するものと、
前記入力されるアナログ信号をアナログデジタル変換して第２のデジタル信号を出力する第２の信号制御手段であって、可変ゲイン手段とアナログデジタル変換器とからなり、ゲイン情報で前記可変ゲイン手段のアナログゲインを制御するものと、
前記第１のデジタル信号又は前記第２のデジタル信号のいずれか一方に基づいて、第３のデジタル信号を生成する第１の信号処理手段と、
前記入力されたアナログ信号をデジタル信号に変換する際の変換比を示すゲイン情報を取得するゲイン取得手段と、
前記ゲイン情報の取得に従って、前記取得したゲイン情報に従う振幅レベル制御後の第１のデジタル信号に相当する第２のデジタル信号を出力するよう前記第２の信号制御手段の可変ゲイン手段のゲイン設定、振幅レベル制御前の第１のデジタル信号から振幅レベル制御後の第１のデジタル信号に相当する第２のデジタル信号への切り替えを行う前記第１の信号処理手段の制御、前記取得したゲイン情報に従う振幅レベル制御後の第１のデジタル信号を出力するよう前記第１の信号制御手段の可変ゲイン手段のゲイン設定、振幅レベル制御後の第１のデジタル信号に相当する第２のデジタル信号から前記振幅レベル制御後の第１のデジタル信号への切り替えを行う前記第１の信号処理手段の制御、を順次に実行する第１の制御手段と、
前記第１の信号制御手段の可変ゲイン手段に設定済みのゲインに応じて、振幅レベル制御後の第１のデジタル信号に相当する第２のデジタル信号を出力するよう前記第２の信号制御手段の可変ゲイン手段のゲイン設定を行う第２の制御手段と、
第１のデジタル信号の振幅レベルと前記第２の制御手段による制御に基づいて出力される第２のデジタル信号の振幅レベルとの差分に基づいて、前記第１のデジタル信号の振幅レベルが前記第１の信号制御手段における可変ゲイン手段の最大入力レベルをオーバーした量に対応するオーバー値を生成する第２の信号処理手段と
を具えるアナログデジタル変換装置。
【請求項４】
前記第１の信号制御手段における可変ゲイン手段は、固定減衰手段と前記固定減衰手段の迂回スイッチと可変ゲイン増幅器とからなることを特徴とする請求項１乃至３のいずれかに記載のアナログデジタル変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、アナログ信号をデジタル信号に変換するアナログデジタル変換装置に関する。特に、入力アナログ信号に対する振幅レベル制御に伴って生じうるノイズを出力させないことを、簡単な構成でできるようにしたアナログデジタル変換装置に関する。
【背景技術】
【０００２】
従来から、ユーザによるゲイン設定に応じて入力アナログ信号に対する振幅レベル制御（ゲイン制御とも呼ぶ）を行いながら、該入力アナログ信号をデジタル信号へと変換するアナログデジタル変換装置が知られており、こうしたアナログデジタル変換装置は例えばデジタル音響システムの各アナログ入力部などにひろく適用されている。すなわち、デジタル音響システムの各アナログ入力部は、例えばパッド部とゲイン可変アンプ（可変ゲイン増幅器）とA/D変換器（アナログ/デジタルコンバータ）と信号処理部とを直列接続したアナログデジタル変換装置により構成されてなり、こうしたデジタル音響システムではオーディオ信号などの入力アナログ信号がアナログデジタル変換装置によりデジタル信号へと変換されて、該変換後のデジタル信号を例えばデジタルミキサなどの信号制御機器に送信することにより、変換後のデジタル信号を利用したミキシングなどの信号処理を行うことができるようにしている。上記アナログデジタル変換装置に関連するものとしては、例えば下記に示す特許文献１に記載されている発明がその一例である。
【特許文献１】特開平3-32227号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従来のアナログデジタル変換装置において、入力アナログ信号の振幅レベルとA/D変換後のデジタル信号の振幅レベルの比は、ユーザがアナログ入力部毎に指定する入力アナログ信号に対するゲイン値などのゲイン情報に応じて変化するようになっている。ここで、入力アナログ信号の振幅レベル制御を行うゲイン可変アンプとしては、細かい単位(例えば1dB単位)で振幅レベルを可変できる高価で構成が複雑な特殊タイプのアンプもあるが、より粗い単位(例えば6dB単位)でしか振幅レベルを可変することができない安価で構成が簡単な普及タイプのアンプもあり、コストダウンや配置スペース等の面から普及タイプのアンプが多くの場合に用いられている。ただし、粗い単位でしか振幅レベルを可変できない普及タイプのアンプを用いる場合であっても、上記ゲイン情報の指定は細かい単位で行うことができるようになっている。こうした場合には、普及タイプのアンプで実際に制御可能な粗い単位でのゲイン制御と、普及タイプのアンプでは処理しきれない細かい単位でのゲイン制御とにおける調整のための制御を、指定されたゲインとアンプで制御可能なゲインとの差分を後段の信号処理部で乗算することによって行っており、これにより普及タイプのアンプを用いる場合であっても、細かい単位で振幅レベルを可変できる特殊タイプのアンプを用いた場合と同様の振幅レベル制御を実現できるようにしている。
【０００４】
また、A/D変換器には予め最大入力レベル(瞬時値)が決められていることから、従来のアナログデジタル変換装置ではA/D変換器に対してそれを超えた振幅レベルのアナログ信号が入力された場合に、後段の信号処理部により「入力オーバー」を検出することができるようにしている。前記最大入力レベルは、A/D変換器においてアナログデジタル変換可能な最大変換可能レベルより少し低いレベル(例えば-3dB程度)に設定されており、入力アナログ信号の振幅レベル(瞬時値)が前記設定した最大入力レベルを瞬間的に上回ることがあると「入力オーバー」を検出するようにしている。
【０００５】
上記したアナログデジタル変換装置においては、振幅レベルを制御する際のパッド部のオン／オフ時やゲイン可変アンプのゲイン変更時などに、パッド部やゲイン可変アンプの特性等から生成／出力される音響信号にどうしてもノイズが生じうる。ところで、シビアな音の管理が要求される特に業務用のデジタル音響システム等においては、それ程大きな音として聴こえるわけではないノイズであっても雑音たるノイズを許容することはできない。そこで、従来の装置においてはこうしたノイズをできるだけ目立たなくするために、ユーザがパッドオンオフ操作やゲイン変更操作をしたときには、一旦音をミュート状態とするミュートオン制御、ノイズを生じうる原因となるパッド部のオン／オフやゲイン可変アンプのゲイン変更等を伴うゲイン情報設定、さらには前記ゲイン情報設定後に音のミュート状態を解除するミュートオフ制御が順次に行われるようになっていた。しかし、ユーザによる前記操作に応じてミュートオン制御が必ず行われることから、ユーザが前記操作を行う度に音が途切れてしまうこととなって非常に都合が悪い。そこで、音を一旦ミュートすることなしに、かつ、生成／出力される音響信号にノイズが含まれることなく、ゲインの変更を行いたいという要望が従来からあったが、そのような装置は未だ提案されていない。
【０００６】
また、上述したように、従来においてはA/D変換器に入力するアナログ信号の「入力オーバー」を検出することができるようになってはいるが、これは単に入力アナログ信号の振幅レベルが最大入力レベルを「オーバーしたこと」を検出するだけのものであり、ユーザにとって使い勝手が悪い。そこで、単に「オーバーしたこと」を検出するだけでなく、入力アナログ信号の振幅レベルが最大入力レベルを「どのくらいオーバーしたか」を検出することができると大変有用であるが、上記した「入力オーバー」を検出する際に用いられる最大入力レベルと最大変換可能レベルとのレベル差はわずかであって、入力アナログ信号がA/D変換器の最大入力レベルを上回った（OVERした）ときには、多くの場合にA/D変換器におけるアナログデジタル変換可能な最大変換可能レベルをも超えていることから、「どのくらいオーバーしたか（上回るか）」を検出することは、従来のアナログデジタル変換装置では非常に困難であった。
【０００７】
本発明は上述の点に鑑みてなされたもので、アナログ信号をデジタル信号に変換する際における入力アナログ信号の振幅レベル制御に伴って生じうるノイズを、従来にない簡単な構成で出力させないようにしたアナログデジタル変換装置を提供しようとするものである。
また、A/D変換器に対して最大入力レベルを超えた振幅レベルのアナログ信号が入力された場合に、該入力アナログ信号の振幅レベルが最大入力レベルをどれくらい上回っているか（オーバー値）を検出することを、簡単な構成でできるようにしたアナログデジタル変換装置を提供しようとするものである。
【課題を解決するための手段】
【０００８】
本発明の請求項１に係るアナログデジタル変換装置は、外部から入力されるアナログ信号をアナログデジタル変換して第１のデジタル信号を出力する第１の信号制御手段であって、可変ゲイン手段とアナログデジタル変換器とからなり、ゲイン情報に応じて前記可変ゲイン手段のゲインを制御するものと、前記入力されるアナログ信号をアナログデジタル変換して第２のデジタル信号を出力する第２の信号制御手段であって、可変ゲイン手段とアナログデジタル変換器とからなり、ゲイン情報で前記可変ゲイン手段のアナログゲインを制御するものと、前記第１のデジタル信号又は前記第２のデジタル信号のいずれか一方に基づいて、第３のデジタル信号を生成する信号処理手段と、前記入力されたアナログ信号をデジタル信号に変換する際の変換比を示すゲイン情報を取得するゲイン取得手段と、前記取得したゲイン情報に従う振幅レベル制御後の第１のデジタル信号に対応した第３のデジタル信号を生成するよう、前記第１の信号制御手段と前記第２の信号制御手段と前記信号処理手段とを制御する制御手段とを具えてなり、前記制御手段は、前記取得したゲイン情報に従う振幅レベル制御後の第１のデジタル信号に相当する第２のデジタル信号を出力するよう前記第２の信号制御手段の可変ゲイン手段のゲイン設定、振幅レベル制御前の第１のデジタル信号から振幅レベル制御後の第１のデジタル信号に相当する第２のデジタル信号への切り替えを行う前記信号処理手段の制御、前記取得したゲイン情報に従う振幅レベル制御後の第１のデジタル信号を出力するよう前記第１の信号制御手段の可変ゲイン手段のゲイン設定、振幅レベル制御後の第１のデジタル信号に相当する第２のデジタル信号から前記振幅レベル制御後の第１のデジタル信号への切り替えを行う前記信号処理手段の制御、を順次に実行することを特徴とする。
【０００９】
この発明によれば、入力アナログ信号を第１の信号制御手段と第２の信号制御手段とにわけて、それぞれの信号制御手段が入力アナログ信号に対する信号制御を行うことができるようにする。信号処理手段は、前記各信号制御手段から出力される第１のデジタル信号又は第２のデジタル信号のいずれか一方に基づいて、第３のデジタル信号を生成する。入力アナログ信号の振幅レベルを制御するゲイン情報を取得した場合、制御手段は第２の信号制御手段を制御して出力する第２のデジタル信号を、前記取得したゲイン情報に応じた振幅レベル制御がなされた第１のデジタル信号に相当する信号とし、第１のデジタル信号から第２のデジタル信号へと切り替えを行うことで、前記第２のデジタル信号を一時的に第３のデジタル信号とする。前記第１の信号制御手段におけるゲイン変更が終了したら、第２のデジタル信号から第１のデジタル信号へと切り替えを行って、振幅レベル制御がなされた第１のデジタル信号を第３のデジタル信号とする。このようにして、入力アナログ信号を２つの信号制御手段により別々に信号制御できるようにし、第１の信号制御手段において信号の振幅レベル制御を行う必要がある場合に、一時的に第２の信号制御手段からの出力を第３のデジタル信号とすることから、入力アナログ信号に対する振幅レベル制御に伴って生じうるノイズを出力させないことを、従来にない簡単な構成で実現できる。
【００１０】
本発明の請求項２に係るアナログデジタル変換装置は、外部から入力されるアナログ信号をアナログデジタル変換して第１のデジタル信号を出力する第１の信号制御手段であって、可変ゲイン手段とアナログデジタル変換器とからなり、ゲイン情報に応じて前記可変ゲイン手段のゲインを制御するものと、前記入力されるアナログ信号をアナログデジタル変換して第２のデジタル信号を出力する第２の信号制御手段であって、可変ゲイン手段とアナログデジタル変換器とからなり、ゲイン情報で前記可変ゲイン手段のアナログゲインを制御するものと、前記入力されたアナログ信号をデジタル信号に変換する際の変換比を示すゲイン情報を取得するゲイン取得手段と、前記取得したゲイン情報に従う振幅レベル制御後の第１のデジタル信号を出力するよう前記第１の信号制御手段の可変ゲイン手段のゲイン設定、及び振幅レベル制御後の第１のデジタル信号に相当する第２のデジタル信号を出力するよう前記第２の信号制御手段の可変ゲイン手段のゲイン設定とを同時に行う制御手段と、前記制御に基づいて出力される第１のデジタル信号の振幅レベルと第２のデジタル信号の振幅レベルとの差分に基づいて、前記第１のデジタル信号の振幅レベルが前記第１の信号制御手段における可変ゲイン手段の最大入力レベルをオーバーした量に対応するオーバー値を生成する信号処理手段とを具える。これによると、入力アナログ信号を２つの信号制御手段により制御し、各信号制御手段から出力される振幅レベル制御後のデジタル信号の差分に基づきオーバー値を生成するようにしたことから、従来にない簡単な構成でオーバー値を得ることができる。
【００１１】
本発明の請求項３に係るアナログデジタル変換装置は、外部から入力されるアナログ信号をアナログデジタル変換して第１のデジタル信号を出力する第１の信号制御手段であって、可変ゲイン手段とアナログデジタル変換器とからなり、ゲイン情報に応じて前記可変ゲイン手段のゲインを制御するものと、前記入力されるアナログ信号をアナログデジタル変換して第２のデジタル信号を出力する第２の信号制御手段であって、可変ゲイン手段とアナログデジタル変換器とからなり、ゲイン情報で前記可変ゲイン手段のアナログゲインを制御するものと、前記第１のデジタル信号又は前記第２のデジタル信号のいずれか一方に基づいて、第３のデジタル信号を生成する第１の信号処理手段と、前記入力されたアナログ信号をデジタル信号に変換する際の変換比を示すゲイン情報を取得するゲイン取得手段と、前記ゲイン情報の取得に従って、前記取得したゲイン情報に従う振幅レベル制御後の第１のデジタル信号に相当する第２のデジタル信号を出力するよう前記第２の信号制御手段の可変ゲイン手段のゲイン設定、振幅レベル制御前の第１のデジタル信号から振幅レベル制御後の第１のデジタル信号に相当する第２のデジタル信号への切り替えを行う前記第１の信号処理手段の制御、前記取得したゲイン情報に従う振幅レベル制御後の第１のデジタル信号を出力するよう前記第１の信号制御手段の可変ゲイン手段のゲイン設定、振幅レベル制御後の第１のデジタル信号に相当する第２のデジタル信号から前記振幅レベル制御後の第１のデジタル信号への切り替えを行う前記第１の信号処理手段の制御、を順次に実行する第１の制御手段と、前記第１の信号制御手段の可変ゲイン手段に設定済みのゲインに応じて、振幅レベル制御後の第１のデジタル信号に相当する第２のデジタル信号を出力するよう前記第２の信号制御手段の可変ゲイン手段のゲイン設定を行う第２の制御手段と、第１のデジタル信号の振幅レベルと前記第２の制御手段による制御に基づいて出力される第２のデジタル信号の振幅レベルとの差分に基づいて、前記第１のデジタル信号の振幅レベルが前記第１の信号制御手段における可変ゲイン手段の最大入力レベルをオーバーした量に対応するオーバー値を生成する第２の信号処理手段とを具える。これによると、入力アナログ信号に対する振幅レベル制御に伴って生じうるノイズを含まないデジタル信号とオーバー値といった２つの異なる出力を、共通の機器構成の元で異なる制御に従って簡単に実現することができる。
【００１２】
本発明は、装置の発明として構成し、実施することができるのみならず、方法の発明として構成し実施することができる。また、本発明は、コンピュータまたはＤＳＰ等のプロセッサのプログラムの形態で実施することができるし、そのようなプログラムを記憶した記憶媒体の形態で実施することもできる。
【発明の効果】
【００１３】
この発明によれば、入力アナログ信号を２つの信号制御手段により別々に信号制御できるようにし、第１の信号制御手段において信号の振幅レベル制御を行う必要がある場合に、第２の信号制御手段からの出力を第３のデジタル信号とすることにより、振幅レベル制御に伴い生じるノイズの影響を一時的に避けるようにしたことから、入力アナログ信号に対する振幅レベル制御に伴って生じうるノイズを出力させないことが従来にない簡単な構成でできるようになる、という優れた効果を奏する。
また、入力アナログ信号を２つの信号制御手段により別々に信号制御できるようにし、各信号制御手段から出力されるデジタル信号の差分に基づきオーバー値を生成するようにしたことから、従来にない簡単な構成でオーバー値を検出して出力することができる。
【発明を実施するための最良の形態】
【００１４】
以下、この発明の実施の形態を添付図面に従って詳細に説明する。
【００１５】
図１は、この発明に係るアナログデジタル変換装置の一実施例を示すハード構成ブロック図である。本実施例に示すアナログデジタル変換装置ＣＶは、入力端子ＩＴから供給されるアナログ信号を、マイクロプロセッサユニット（ＣＰＵ）１、フラッシュメモリ２、ランダムアクセスメモリ（ＲＡＭ）３からなるマイクロコンピュータからの指示に応じて制御することができる。詳しくは後述するが、特に本アナログデジタル変換装置ＣＶに所定の通信ラインを介して接続された外部のデジタルミキサＸから、制御信号としてゲイン情報を受信した場合には（あるいは、操作パネル４の操作に応じて制御信号としてゲイン情報が発生した場合には）、ＣＰＵ１は該受信したゲイン情報に応じた各種制御パラメータをパラメータ記憶部やレジスタ等にセットすることで、ユーザ所望の振幅レベル制御を含むアナログ信号からデジタル信号への変換を行って、変換後のデジタル信号を前記デジタルミキサＸに対して出力するように、アナログ入力部ＩＮ、信号処理部ＳＧ、通信制御部ＩＯの各信号制御機器に対して指示することができるようになっている。
【００１６】
ＣＰＵ１は、アナログデジタル変換装置ＣＶ全体の動作を制御する。このＣＰＵ１に対しては、データ及びアドレスバス１Ｄを介してタイマ１Ａ、フラッシュメモリ２、ＲＡＭ３、操作パネル４がそれぞれ接続されている。タイマ１Ａは、ＣＰＵ１が実行するタイマ割り込み処理（インタラプト処理）における割り込み時間や現在時刻等の各種時間を計時する。例えば、タイマ１Ａはクロックパルスを発生し、発生したクロックパルスをＣＰＵ１に対して処理タイミング命令として与えたり、あるいはＣＰＵ１に対してインタラプト命令として与える。ＣＰＵ１は、これらの命令に従って各種処理を実行する。
【００１７】
フラッシュメモリ２は、ＣＰＵ１により実行される例えば「制御処理」（後述する図３参照）などの各種制御プログラムや、後述する標準値テーブル（図示せず）などの各種データを格納するものである。ＲＡＭ３は、ＣＰＵ１が所定のプログラムを実行する際に発生する各種データを一時的に記憶するワーキングメモリとして、あるいは現在実行中のプログラムやそれに関連するデータを記憶するメモリ等として使用される。ＲＡＭ３の所定のアドレス領域がそれぞれの機能に割り当てられ、レジスタやフラグ、テーブル、メモリなどとして利用される。操作パネル４は、例えばアナログ入力部ＩＮに含まれるパッド部ＰＤのオン／オフ指示や第１の可変ゲイン増幅器Ｃに対するゲイン変更指示などを行うスイッチ類である。
【００１８】
アナログ入力部ＩＮは、信号入力端子ＩＴから供給される入力信号であるアナログ信号を制御する信号制御手段として、第１系統の信号制御手段と第２系統の信号制御手段との２系統を有してなり、これら２系統の信号制御手段は後続する信号処理部ＳＧに対して並列に配置される。すなわち、信号入力端子ＩＴから供給されるアナログ信号は２系統の信号制御手段それぞれに分配されて、第１系統の信号制御手段及び第２系統の信号制御手段それぞれにおいて個別に信号制御処理が施された後に、後続する信号処理部ＳＧに入力される。
【００１９】
前記第１系統の信号制御手段は、固定減衰手段（固定ゲイン減衰器：ここでは例として減衰ゲイン値「-32dB」固定のものを示している）及び迂回スイッチを含むパッド部ＰＤと第１の可変ゲイン増幅器Ｃとからなる可変ゲイン手段と、A/D変換器Ｄ１とが直列接続されて構成されてなる。この第１系統に含まれる固定減衰手段と迂回スイッチとを含むパッド部ＰＤは、公知のように、パッド制御パラメータ記憶部（P）５にセットされたパッド制御パラメータ（パッド値：パッドオン「1」（パッドあり）又はパッドオフ「0」（パッドなし））に従って迂回スイッチをオン・オフするようになっており、パッドあり「1」の場合には迂回スイッチがオフされて、入力アナログ信号の振幅レベルを固定減衰手段の減衰レベル分（ここでは-32dB）だけ減衰してから、後続する第１の可変ゲイン増幅器Ｃに入力アナログ信号を出力する。一方、パッドなし「0」の場合には迂回スイッチがオンされて、入力アナログ信号の振幅レベルを減衰することなく、振幅レベルを保ったままで後続する第１の可変ゲイン増幅器Ｃに入力アナログ信号を出力する。
【００２０】
第１系統に含まれる第１の可変ゲイン増幅器Ｃは、高品質なゲイン制御が可能なアンプ、つまり細かい単位で広い範囲(例えば1dB単位で10〜65dBの範囲)内において振幅レベルを可変することが可能な種類の高価で構成が複雑な特殊タイプのアンプであって、第１アンプ制御パラメータ記憶部（AG1）７にセットされたアンプ制御パラメータ（ゲイン値）の示すアナログゲインで、入力されるアナログ信号を増幅／減衰して、該増幅／減衰したアナログ信号を出力する。第１系統に含まれるA/D変換器Ｄ１は、前記第１の可変ゲイン増幅器Ｃにより振幅レベル制御されたアナログ信号を所定のサンプリング周波数（例えば、96kHz）のデジタル信号（第１のデジタル信号）に変換する。なお、デジタルミキサＸから送信される制御信号は、パッド部ＰＤ又は／及び第１の可変ゲイン増幅器Ｃに対するゲイン情報に関するものであって、該制御信号に基づきパッド制御パラメータ記憶部（P）５にパッド制御パラメータ（パッド値）又は／及び第１アンプ制御パラメータ記憶部（AG1）７にアンプ制御パラメータ（ゲイン値）がそれぞれセットされる。デジタルミキサＸから送信される制御信号（ゲイン情報）は、第１系統において入力アナログ信号をデジタル信号に変換する際の変換比を示す第１系統制御用の情報であって、パッド値及びゲイン値の少なくとも一方を含んでなる。
【００２１】
前記第２系統の信号制御手段は、第２の可変ゲイン増幅器Ｂと、A/D変換器Ｄ２とが直列接続されて構成されてなる。この第２系統に含まれる第２の可変ゲイン増幅器Ｂは、前記第１系統に含まれる第１の可変ゲイン増幅器Ｃに比較すると、品質の低いゲイン制御しかできないアンプ、つまり粗い単位でしかも狭い範囲(例えば6dB単位で-22〜8dBの範囲)内でしか振幅レベルを可変することができない種類の安価で構成が簡単な普及タイプのアンプであって、第２アンプ制御パラメータ記憶部（AG2）６にセットされたアンプ制御パラメータ（ゲイン値）の示すアナログゲインで、入力されるアナログ信号を増幅／減衰して、該増幅／減衰されたアナログ信号を出力する。第２系統に含まれるA/D変換器Ｄ２は、前記第１系統に含まれるA/D変換器Ｄ１と同様のものであってよく、前記第２の可変ゲイン増幅器Ｂにより振幅レベル制御されたアナログ信号を前記所定サンプリング周波数のデジタル信号（第２のデジタル信号）に変換する。
【００２２】
なお、A/D変換器Ｄ１とA/D変換器Ｄ２とは、クロスフェードを目立たなくするため、相互に最大入力レベルや品質が同程度であることが望まれ、この実施例では２つの同じA/D変換器で構成するものとする。現在、複数チャンネルのA/D変換器を１チップ化した集積回路が容易に入手できるので、その２つのチャンネルをA/D変換器Ｄ１及びA/D変換器Ｄ２として用いるのがよい。また、この２つのA/D変換器は、A/D変換を行う共通のハードウェアを時分割動作させ、複数チャンネルのA/D変換器としたものであってもよい。
【００２３】
前記２系統の信号制御手段に後続する信号処理部ＳＧは、前記所定サンプリング周波数でデジタル信号の信号処理を行う処理部であって、前記２系統の信号制御手段からそれぞれ入力されるデジタル信号を、ＤＳＰレジスタ（DSPreg）８にセットされた各種のDSP制御パラメータに従って制御することで、外部のデジタルミキサＸに対して、前記所定サンプリング周波数の音響信号（第３のデジタル信号）とオーバー値とを生成する。この信号処理部ＳＧの詳細な構成を示すと、図２に示すようになる。図２は、信号処理部ＳＧの詳細な構成の一実施例を示す信号処理アルゴリズムのブロック図であり、任意のマイクロプログラムを実行できるデジタル信号処理プロセッサ（DSP）で実現してもよいし、専用ハードウェアで実現してもよい。
【００２４】
図２に示す信号処理部ＳＧは、前記２系統の信号制御手段からそれぞれ入力されるデジタル信号に基づき、音をミュートせずにノイズのない「音響信号（第３のデジタル信号）」を生成するための構成（第１の信号処理機能）と、「オーバー値」を生成するための構成（第２の信号処理機能）とに、大きくその構成を分けることができる。音をミュートせずにノイズのない音響信号を生成するための構成は、並列配置された２つの可変ゲイン増幅器Ｅと、クロスフェード制御部Ｆとからなる。２つの可変ゲイン増幅器Ｅに対しては、前記アナログ入力部ＩＮにおける２系統の信号制御手段から出力されるデジタル信号（第１のデジタル信号（ADC1），第２のデジタル信号（ADC2））がそれぞれ入力され、ＤＳＰレジスタ（DSPreg）８内の前記可変ゲイン増幅器Ｅに対応して設けられたアンプ制御パラメータ記憶部（PG1，PG2）Ｐ１，Ｐ２にセットされるDSP制御パラメータ（ゲイン値）に従って、該入力される各デジタル信号のレベルを増幅／減衰するゲイン制御が行われる。ここで、上記のように、第１系統の信号制御手段についてはアナログゲインを細かい単位（1dB単位）で制御することができ、第２系統の信号制御手段についてはアナログゲインを粗い単位（6dB単位）でしか制御することができないようにしている。そこで、第２系統において細かい単位（1dB単位）で指定される第１系統制御用のゲイン情報に対応するために、アンプ制御パラメータ記憶部（PG2）Ｐ２にセットするゲイン値として、その単位間の差分（0dB〜5dB）の補正を行う値がセットされるようになっている（詳しくは後述する図４参照）。
【００２５】
前記２つの可変ゲイン増幅器Ｅは互いに関連してゲイン制御されることによって、第１のデジタル信号（ADC1）と第２のデジタル信号（ADC2）とをクロスフェードして、どちらか一方の信号を音響信号として出力することができるようになっている。すなわち、クロスフェード制御部Ｆはアンプ制御パラメータ記憶部（PG1，PG2）Ｐ１，Ｐ２にそれぞれDSP制御パラメータ（ゲイン値）が新たにセットされたときに、該２つの可変ゲイン増幅器Ｅの各ゲインを、新たにゲイン値がセットされた時点直前のゲインから、新たにセットされたゲイン値に応じたゲインに、それぞれ時間経過に応じて滑らかに変化させる。これにより、上記入力された第１のデジタル信号（ADC1）から第２のデジタル信号（ADC2）へクロスフェードする、第２のデジタル信号（ADC2）から第１のデジタル信号（ADC1）へクロスフェードする、といった各デジタル信号のクロスフェード制御による信号の切り替えを行って、上記２つのデジタル信号のどちらか一方の信号を音響信号（第３のデジタル信号）として出力する。
【００２６】
本発明においては、デジタルミキサＸから制御信号（第１系統に対するゲイン制御指示）を受信することに応じて、アナログデジタル変換装置ＣＶが第２系統に対するゲイン変更、第１のデジタル信号から第２のデジタル信号への切り替え、第１系統に対するゲイン変更、第２のデジタル信号から第１のデジタル信号への切り替えといった一連の制御処理を行うことで、音をミュートせずに、また前記制御信号に応じた第１系統に対するゲイン変更に伴い生じうるノイズの影響を受けることなく、音響信号を常に出力できるようにしている。すなわち、音響信号として出力したい信号は、高品質な振幅レベル制御が可能な第１系統の第１のデジタル信号であるが、ゲイン変更を行う際にはノイズが生じやすい。そこで、デジタルミキサＸからの制御信号の受信があった場合には、一時的に（第１系統におけるゲイン変更が行われるまでの時間だけ）第２系統の第２のデジタル信号を音響信号として暫定的に出力しておき（ただし、出力前には、ゲイン変更後における第１系統の第１のデジタル信号と実質的に同質のものとしておく）、その間に第１系統における前記制御信号に基づくゲイン変更を行っておき、その終了後に再度第１系統の第１のデジタル信号を音響信号として出力する。こうした一連の処理の制御については、ＣＰＵ１による「制御処理」（図３参照）の実行に伴って実現される。「制御処理」の詳細な説明については後述する。
【００２７】
一方、「オーバー値」を生成するための構成は、上記した構成に加えて、２つのレベル検出部Ｌと、減算器Ｋと、オーバー判定部Ｏとからなる。２つのレベル検出部Ｌは、それぞれが前記アナログ入力部ＩＮにおける２系統の信号制御手段からそれぞれ出力されるデジタル信号のレベルをデシベル（dB）の値として検出する。減算器Ｋは、前記２つのレベル検出部Ｌそれぞれが検出したレベルを演算することにより、第１のデジタル信号のレベルと第２のデジタル信号のレベルとの差分を出力する。オーバー判定部Ｏは、前記減算器Ｋから出力される第１のデジタル信号と第２のデジタル信号とのレベルの差分と、ＤＳＰレジスタ（DSPreg）８の標準値記憶部（REF）ＰＲにセットされたパラメータ（標準値）とに基づき、第１のデジタル信号が最大入力レベルをオーバーした分に対応する「オーバー値」を生成する。前記オーバー判定部Ｏによる「オーバー値」の生成の有無は、ＤＳＰレジスタ（DSPreg）８のオーバー判定パラメータ記憶部（OE）ＰＯにセットされたパラメータ（例えばオーバー判定実行あり「1」，オーバー判定実行なし「0」）に基づき、オーバー判定を実行して「オーバー値」を生成するか否かを決められるようになっている。こうした「オーバー値」を生成するオーバー判定の制御についても、ＣＰＵ１による「制御処理」（図３参照）の実行に伴って実現される。詳しくは後述する。
【００２８】
図１の説明に戻って、通信制御部ＩＯは通信レジスタ（通信reg）９にセットされたパラメータに従って、アナログデジタル装置ＣＶからデジタルミキサＸに対する「音響信号」や「オーバー値」の送信、又はデジタルミキサＸからアナログデジタル装置ＣＶに対して送信された「制御信号」の受信などの、アナログデジタル装置ＣＶと通信ラインを介して接続されるデジタルミキサＸとの間における各種信号あるいはデータの送受信にかかる制御を行う。
【００２９】
なお、図１に示したように、アナログデジタル変換装置ＣＶとデジタルミキサＸ間における音響信号，オーバー値，制御信号とを同一の通信ラインで送受信することは必須ではなく、それぞれを別の通信ラインで送受信できるようにしてあってもよい。
なお、アナログデジタル変換装置ＣＶは、デジタルミキサＸでの操作に応じて受信される制御信号に従って信号制御処理を実行するリモート制御によるものに限らず、アナログデジタル変換装置ＣＶが具備する操作パネル４での操作に応じて、デジタルミキサＸからの制御信号の受信有無に関わらずに信号制御処理を実行するローカル制御によるものであってもよいことは言うまでもない。
【００３０】
次に、前記アナログ入力部ＩＮに含まれる２系統の信号制御手段と信号処理部ＳＧと通信制御部ＩＯとをそれぞれ適宜に制御して、ノイズのない音響信号とオーバー値とを生成／出力させる「制御処理」について、図３を用いて説明する。図３は、「制御処理」の一実施例を示したフローチャートである。該「制御処理」は、外部のデジタルミキサＸからパッド値及び／又はゲイン値（ゲイン情報）を受信することに応じて、ＣＰＵ１により実行が開始される処理である。この処理では、前記アナログ入力部ＩＮに含まれる２系統の信号制御手段と信号処理部ＳＧと通信制御部ＩＯとが信号の入力に応じて常時行う信号制御を、ＣＰＵ１からの指示によって適宜に変更することで、入力信号に対する信号制御の結果として、ノイズの発生なしでゲイン切り替えされる音響信号の生成／出力と、A/D変換器Ｄ１への音響信号の入力オーバーを示すオーバー値の検出／出力を行うようになっている。なお、ここではデジタルミキサＸからアナログデジタル装置ＣＶをリモート制御する場合を例に説明する。以下、図３に示したフローチャートに従って、「制御処理」の処理動作について説明する。
【００３１】
ステップＳ１は、デジタルミキサＸから受信したゲイン情報に、パッド値が含まれていた場合にはパッド値を記憶するためのレジスタｐにその値を記憶し、ゲイン値が含まれていた場合にはゲイン値を記憶するためのレジスタｇにその値を記憶する。上記レジスタｐ及びレジスタｇは、ＲＡＭ３上にそれぞれ用意された変数（ここではパッド値又はゲイン値）を記憶するためのレジスタである。以下では、説明の都合上、レジスタｐに記憶されたパッド値をパッド値ｐ、レジスタｇに記憶されたゲイン値をゲイン値ｇと便宜的に記載する。また、ゲイン変更前のパッド値を記憶するためのレジスタｐｏに記憶されたパッド値をパッド値ｐｏ、ゲイン変更前のゲイン値を記憶するためのレジスタｇｏに記憶されたゲイン値をゲイン値ｇｏと便宜的に記載する。
【００３２】
ステップＳ２は、前記新たに入力されたパッド値ｐがゲイン変更前に設定されていた変更前のパッド値pｏから変化しておらず、かつ前記新たに入力されたゲイン値ｇが変更前のゲイン値ｇｏから変化していないかを判定する。前記新たに入力されたパッド値ｐとゲイン値ｇとを、それぞれ変更前のパッド値ｐｏとゲイン値ｇｏと比較して、両方ともに変化していないと判定した場合には（ステップＳ２のＹＥＳ）、当該処理を終了する。すなわち、この場合には、デジタルミキサＸからの制御信号の受信を受けてはいるが、本アナログデジタル装置ＣＶ側において前記受信した制御信号に基づくゲイン制御が現に行われている状態であって、新たなゲイン制御を行う必要がない、つまりノイズ発生の原因となる前記第１系統に含まれるパッド部ＰＤや第１の可変ゲイン増幅器Ｃに対する制御が行われないことから、当該処理を終了する。
【００３３】
一方、前記新たに入力されたパッド値ｐとゲイン値ｇとを、それぞれ変更前のパッド値ｐｏとゲイン値ｇｏと比較して、少なくとも一方が変化していると判定した場合には（ステップＳ２のＮＯ）、オーバー判定パラメータ記憶部ＰＯに「オーバー判定無効（0）」をセットする（ステップＳ３）。ステップＳ４は、前記新たに入力されたパッド値ｐとゲイン値ｇとを、それぞれ変更前のパッド値pｏとゲイン値ｇｏに代入する。勿論、ここでは前記新たに入力されたパッド値ないしゲイン値に関連した代入のみを行えばそれで充分である。ステップＳ５は、前記パッド値pｏとゲイン値ｇｏに基づき、後述する図４に関連して説明するルールに従って、第１アンプ制御パラメータ記憶部７にセットするアンプ制御パラメータ（ag1）、第２アンプ制御パラメータ記憶部６にセットするアンプ制御パラメータ（ag2）、アンプ制御パラメータ記憶部Ｐ２にセットするDSP制御パラメータ（pg2）を決定する。
【００３４】
ここで、アンプ制御パラメータ（ag1）、アンプ制御パラメータ（ag2）、DSP制御パラメータ（pg2）の決定について説明する。図４は、ゲイン変更時の系統間のゲイン差を説明するための表である。ここに示す表では、パッドなし（パッドオフ：パッド値「0」）の場合とパッドあり（パッドオン：パッド値「1」）の場合とに分けて、第１系統（図中の系統１）の信号制御手段全体のアナログ総ゲイン（以下では単に第１系統のアナログゲインとよぶ）を縦方向に、第２系統（図中の系統２）の信号制御手段全体のアナログ総ゲイン（以下では単に第２系統のアナログゲインと呼ぶ）を横方向にそれぞれ示しており、さらにそれらが交差する位置に、各系統のアナログゲインの組み合わせに対応する第１系統のアナログゲインと第２系統のアナログゲインとの差を示している。
【００３５】
図４に示すように、第１系統のアナログゲインは、パッド制御パラメータ記憶部（P）５に設定されるパッド値が「0」（パッドなし）のときには、第１アンプ制御パラメータ記憶部（AG1）７に設定されるゲイン値と同じ値（10〜65dB）となり、パッド値が「1」（パッドあり）のときには、第１アンプ制御パラメータ記憶部（AG1）７に設定されるゲイン値に固定減衰手段の減衰分（-32dB）を加えた値（-20〜33dB）になる。他方、第２系統のアナログゲインは、第１系統のアナログゲインが決まることに応じて決定される。図４では、そのアナログゲインの組み合わせに対応する部分に斜線を付している。第２系統のアナログゲインはその制御可能なゲイン範囲内において、第１系統のアナログゲインと同じ値をとるもの、あるいは第１系統のアナログゲインよりも小さい値であるが第１系統のアナログゲインに最も近い値をとるもののいずれかに決定される（これをルールとする）。これはゲイン変更に伴って、各系統における入力アナログ信号の振幅レベルがA/D変換器の最大入力レベルをオーバーすることがあったとしても、第２系統の入力アナログ信号が第１系統の入力アナログ信号よりも先にオーバーしてしまい、それを原因とするノイズが生じてしまうことを防ぐためである。つまり、入力アナログ信号が最大入力レベルをオーバーするとしても、第２系統でのオーバーが第１系統でのオーバーと同じタイミングで生ずるように、あるいは第１系統でのオーバーが第２系統でのオーバーよりも先に生ずるようにしている。
【００３６】
上記表に従うと、パッドなしの場合（パッド値「0」）、第１系統のアナログゲインは「10dB」以上になるので、第２系統のアナログゲインはその値より小さくかつ最もその値に近い、制御可能なゲイン範囲内における最大値「8dB」に固定的に決定される。一方、パッドありの場合（パッド値「1」）、第２系統のアナログゲインは第1系統のアナログゲインが「-22dB」〜「-17dB」である場合に「-22dB」、「-16dB」〜「-11dB」である場合に「-16dB」、「-10dB」〜「-5dB」である場合に「-10dB」、「-4dB」〜「1dB」である場合に「-4dB」、「2dB」〜「7dB」である場合に「2dB」、「8dB」〜「33dB」である場合に「8dB」とそれぞれ決定されることになる。
【００３７】
図３の説明に戻って、上記ステップＳ５の処理について具体的に説明すると、例えばパッド値ｐｏが「パッドなし（0）」、ゲイン値ｇｏが「35dB」である場合には、ゲイン値ｇｏ「35dB」の値がそのまま第１アンプ制御パラメータ記憶部７にセットするアンプ制御パラメータ（ag1）に決定される。また、図４に関して上述したように、パッドオフの場合、第２アンプ制御パラメータ記憶部６にセットするアンプ制御パラメータ（ag2）は、ゲイン値ｇｏの値に関わらず「8dB」に決定される。そして、アンプ制御パラメータ記憶部Ｐ２にセットするDSP制御パラメータ（pg2）は、「27dB」に決定される。一方、例えばパッド値ｐｏが「パッドあり（1）」、ゲイン値ｇｏが「35dB」である場合には、ゲイン値ｇｏ「35dB」の値がそのまま第１アンプ制御パラメータ記憶部７にセットするアンプ制御パラメータ（ag1）に決定される。この場合、第１系統のアナログゲイン、つまりパッド部ＰＤと第１可変ゲイン増幅器Ｃのアナログ総ゲインは「3dB」（-32dB+35dB）となる。図４に関して上述したように、パッドオンで第１系統のアナログゲインが「3dB」の場合、第２アンプパラメータ記憶部６にセットするアンプ制御パラメータ（ag2）は「2dB」に決定され、アンプ制御パラメータ記憶部Ｐ２にセットするDSP制御パラメータ（PG2）は、そのゲイン差を求める「3dB−2dB」の引き算により「1dB」に決定される。
【００３８】
ステップＳ６は、前記決定したアンプ制御パラメータ（ag2）を第２アンプ制御パラメータ記憶部６に設定する。これにより、アナログ入力部ＩＮにおける第２のゲイン可変アンプＢのアナログゲインが、そのセットされたアンプ制御パラメータ（ag2）の値に応じたゲインになる。ただし、このとき音響信号として出力されている信号は、信号処理部ＳＧによる制御の下に第１系統からの出力信号であることから、この第２系統に対するゲイン制御によっては音響信号にノイズが生ずるなどの影響を与えることがない。ステップＳ７は、アンプ制御パラメータ記憶部Ｐ１にDSP制御パラメータとして「−∞dB」（リニア係数「0」に相当）を、アンプ制御パラメータ記憶部Ｐ２に前記ステップＳ５において決定したDSP制御パラメータ（pg2）を、それぞれ設定してクロスフェードの開始を指示する。これにより、クロスフェード制御部Ｆは第１系統の可変ゲイン増幅器Ｅのゲインを、その時点で設定されている値（「0dB」）から新たに設定された「−∞dB」に滑らかに変化させるとともに、第２系統の可変ゲイン増幅器Ｅのゲインを、その時点で設定されている値（「−∞dB」）から新たに設定されたDSP制御パラメータ（pg2）の値に滑らかに変化させるよう、各可変増幅器Ｅのゲインの制御を行う。すなわち、信号処理部ＳＧから出力される音響信号は、第１系統の信号から第２系統の信号にクロスフェードされる。
【００３９】
この際に音響信号として出力される第２系統の信号は、入力アナログ信号が、第２可変ゲインアンプＢにおいてアンプ制御パラメータ（ag2）の値に応じてアナログゲイン制御され、デジタルに変換された後に、さらに第２系統の可変ゲイン増幅器ＥにおいてDSP制御パラメータ（pg2）の値に応じてデジタルゲイン制御された信号、つまり新たに受信したゲイン情報に応じてのゲイン制御が行われたデジタル信号である。このように第１系統とは別に第２系統に新たなゲインの出力信号を用意しておき、これを音響信号として出力するようクロスフェード制御することで、第１系統の以前のゲインの出力信号から新たなゲインの出力信号へとミュートなしで一時的に切り替えることができる。なお、第２系統のゲイン可変アンプＢの方が品質が低くて、第１系統のゲイン可変アンプよりゲイン制御の精度が低かったり、ノイズレベルが多少高かったりするが、第２系統からの出力が使われる時間はごく短時間であることから、ユーザが信号の切り替えが行われたことに加えてそうしたことに気づくことはない。
【００４０】
ステップＳ８は、パッド制御パラメータ記憶部５にパッド制御パラメータとしてパッド値ｐｏを、第１アンプ制御パラメータ記憶部７にアンプ制御パラメータとして前記ステップＳ５において決定したアンプ制御パラメータ（ag1）をそれぞれ設定する。これにより、アナログ入力部ＩＮにおいて、そのセットされたパッド値ｐｏの値に応じて、迂回スイッチで固定減衰手段を迂回するか否かが制御されるとともに、そのセットされたアンプ制御パラメータ（ag1）の値に応じて、第１のゲイン可変アンプＣのアナログゲインが制御されて、第１のゲイン可変アンプＣの出力信号が新たに受信したゲイン情報に応じてゲイン制御されたアナログ信号となる。ただし、このとき音響信号として出力されている信号は、信号処理部ＳＧによる制御の下に第２系統からの出力信号であることから、この第１系統に対するゲイン制御によっては音響信号にノイズが生ずるなどの影響を与えることがない。
【００４１】
ステップＳ９は、アンプ制御パラメータ記憶部Ｐ１にDSP制御パラメータとして「0dB」（リニアの係数「1」の乗算に相当）を、アンプ制御パラメータ記憶部Ｐ２にDSP制御パラメータとして「−∞dB」（リニアの係数「0」の乗算に相当）をそれぞれ設定して、クロスフェードの開始を指示する。これにより、クロスフェード制御部Ｆは、第１系統の可変ゲイン増幅器Ｅのゲインを、その時点で設定されている値（「−∞dB」）から新たに設定された「0dB」に滑らかに変化させるとともに、第２系統の可変ゲイン増幅器Ｅのゲインを、その時点で設定されている値（上記ステップＳ７においてセットされたDSP制御パラメータ（pg2））から新たに設定された「−∞dB」に滑らかに変化させるよう、各可変増幅器Ｅのゲインの制御を行う。すなわち、信号処理部ＳＧから出力される音響信号は、第２系統の信号から第１系統の信号にクロスフェードされる。
【００４２】
この際に音響信号として出力される第１系統の信号は、入力アナログ信号が、パッド部ＰＤ及び第１可変ゲインアンプＣにおいて、パッド値ｐｏの値及びアンプ制御パラメータ（ag1）の値に応じてアナログゲイン制御された後に、デジタルに変換された信号、つまり新たに受信したゲイン情報に応じたゲイン制御が行われたデジタル信号である。このようにして、第２系統の出力信号から第１系統の出力信号への切り替えが行われるが、各系統の出力信号はともに新たに受信したゲイン情報に応じてゲイン制御された信号であって、また各出力信号のレベルは誤差分しか変化しないので、信号の切り替えが行われたことをユーザが気づくことはまずない。以上説明したように、上記したステップＳ１〜ステップＳ９までの処理は、アナログデジタル変換装置の変換ゲインの変更を、音をミュートすることなく、かつノイズを発生させずに行うための制御処理である。
【００４３】
以降のステップＳ１０〜ステップＳ１２の処理は、「オーバー値」を生成するための制御処理である。ステップＳ１０は、前記パッド値ｐｏとゲイン値ｇｏに基づき、後述する図５に関連して説明するルールに従って、第２アンプ制御パラメータ記憶部６にセットするアンプ制御パラメータ（ag2）を決定し、さらに前記パッド値ｐｏとゲイン値ｇｏに基づき図示しない標準値テーブル（後述する）を参照して、標準値記憶部ＰＲにセットする標準値（ref）を決定する。
【００４４】
まず、アンプ制御パラメータ（ag2）の決定について説明する。図５は、オーバー検出時の系統間のゲイン差を説明するための表である。このオーバー検出時の系統間のゲイン差を説明するための表では、パッドなし（パッドオフ：パッド値「0」）の場合とパッドあり（パッドオン：パッド値「1」）の場合とに分けて、第１系統（図中の系統１）のアナログゲインを縦方向に、第２系統（図中の系統２）のアナログゲインを横方向にそれぞれ示しており、さらにそれらが交差する位置に、各系統のアナログゲインの組み合わせに対応する第１系統のアナログゲインと第２系統のアナログゲインとの差を示している。
【００４５】
上記した「ゲイン変更時の系統間のゲイン差を説明するための表」と同様に、図５に示した「オーバー検出時の系統間のゲイン差を説明するための表」においても、第１系統のアナログゲインが決まると、第２系統のアナログゲインは前記第１系統のアナログゲインに応じて決定される。図５では、それらのアナログゲインの組み合わせに対応する部分に斜線を付している。入力オーバーを検出する場合には、第１系統の入力アナログ信号の振幅レベルが最大入力レベルをオーバーしたとしても、第２系統の入力アナログ信号の振幅レベルについては最大入力レベルをオーバーさせることなく、第１系統の入力アナログ信号の振幅レベルが最大入力レベルをどれだけオーバーしたかを計測することができなければならないことから、第１系統に比べて第２系統には充分なヘッドマージンが必要とされる。そこで、ここでは一例として、ヘッドマージンを可能な限り確保できるところでは「50dB」以上を確保する例を示している（これをルールとする）。勿論、このヘッドマージンの確保量は「50dB」以上に限らず適宜変更して設計してよいが、最低20dB程度を確保するのがよい。
【００４６】
図５に示すように、パッドなし（パッド値「0」）の場合、第１系統のアナログゲインが「10dB」〜「35dB」である間は、第２系統のアナログゲインとして「-22dB」を選択して、ヘッドマージンとして「32dB」〜「57dB」を確保している。第１系統のアナログゲインが「36dB」〜「41dB」である場合は、第２系統のアナログゲインとして「-16dB」を選択して、ヘッドマージンとして「52dB」〜「57dB」を確保している。同様に、第１系統のアナログゲインが「42dB」〜「47dB」である間は第２系統のアナログゲイン「-10dB」、第１系統のアナログゲインが「48dB」〜「53dB」である間は第２系統のアナログゲイン「-4dB」、第１系統のアナログゲインが「54dB」〜「59dB」である間は第２系統のアナログゲイン「2dB」、第１系統のアナログゲインが「60dB」〜「65dB」である間は第２系統のアナログゲイン「8dB」をそれぞれ選ぶことにより、ヘッドマージンとして「52dB」〜「57dB」を確保している。ただし、第１系統のアナログゲイン「10dB」〜「28dB」の間のヘッドマージンについては、第２系統のアナログゲインを「-22dB」までしか下げられないので、他のゲイン区間に比べるとヘッドマージンが少なめ（「50dB」以下）になる。
【００４７】
パッドあり（パッド値「1」）の場合、第１系統のアナログゲインを最大でも「33dB」までしか上げることができないことから、第２系統のアナログゲインとして常時「-22dB」を選択するようになっている。図から理解できるように、第１系統のアナログゲインが「33dB」である場合には第２系統のヘッドマージンとして「55dB」を確保することができるが、第１系統のアナログゲインが下がるに従って第２系統のヘッドマージンは小さくなり、第１系統のアナログゲインが最小値の「-22dB」である場合には第２系統のヘッドマージンは「マージンなし「0dB」」となる。ただし、実際の運用上において第１系統をパッドあり且つゲイン最小で使う状況というのは、アナログ信号それ自体が既にレコーダや別のアンプなどの出力のレベル調整可能な機器からレベル調整された後に供給される場合が多く、そういった供給源からのアナログ入力であれば、最大入力レベルを大きくオーバーすることがないので、上記のようにヘッドマージンが小さくても特に問題は生じない。しかしながら、第２系統に、さらに第１系統のパッドと同じようなパッド（固定減衰手段と迂回スイッチ）を設け、第１系統がパッドあり（パッド値「1」）の場合は、第２系統もパッドありにしてアナログゲインを小さくし、第１系統のアナログゲインに応じて第２系統のアナログゲインを変更して、第１系統のアナログゲインの全域でヘッドマージンを確保してオーバー値の検出ができるようにしてもよい。
【００４８】
次に、標準値テーブルについて説明する。図示しない標準値テーブルは、ゲイン情報の各値に対応付けられた、オーバー検出用のリファレンス値refのテーブルであり、フラッシュメモリ２に予め記憶されている。オーバー検出用のリファレンス値refは、メーカーが本アナログデジタル変換装置を出荷する前に、第１系統のアナログゲインと第２系統のアナログゲインの組み合わせ毎に、実際に本アナログデジタル変換装置に対してテスト信号を入力してリファレンス値の計測を行い、その計測結果をリファレンス値として標準値テーブルに書き込んで保存したものである。以下では、第１系統と第２系統がとりうるアナログゲインの組み合わせを変化させながらのリファレンス値の計測と保存、つまりは標準値テーブルの作成手順について説明する。
【００４９】
まず、ＣＰＵ１は、第１系統のパッドをオフ「0」に、第１系統と第２系統のアナログゲインをそれぞれ「10dB」,「-22dB」に設定する。外部よりテスト信号として「-10dB」のアナログ信号が供給されることに応じて、該供給されたアナログ信号の振幅レベル（A/D変換後）をそれぞれのレベル検出器Ｌで検出する。そして、ＣＰＵ１は、減算器Ｋから出力されるレベル差をオーバー判定部Ｏ経由で取り込み、パッド値「0」,ゲイン値「10dB」,「-22dB」のリファレンス値ref（0,10）として標準値テーブルに保存する（書き込む）。ここで、図５に関連して説明したように、この場合においても、アナログ入力部ＩＮの第１系統のアナログゲインに応じて、第２系統のアナログゲインは一意に決定される。そのため、リファレンス値refは、第１系統と第２系統のアナログゲインの組み合わせに対応して記憶する必要はなく、上記リファレンス値ref（0,10）のようにして、第１系統のアナログゲインを決めるパッド値及びゲイン値に対応して記憶しておけば充分である。
【００５０】
引き続き、ＣＰＵ１は、第１系統のパッドをオフ「0」のまま、第１系統と第２系統のアナログゲインをそれぞれ「11dB」,「-22dB」に設定する。外部よりテスト信号として「-11dB」のアナログ信号を入力することに応じて、減算器Ｋから出力されるレベル差を、パッド値「0」,ゲイン値「11dB」,「-22dB」のリファレンス値ref（0,11）として標準値テーブルに保存する。以下、同様にして、パッドオフの条件で、ゲイン値を1dBずつ増加、テスト信号を1dBずつ低下させながらリファレンス値（ref）を計測し、標準値テーブルに保存する。その際、第２系統に設定されるアナログゲインは、図５に関連して説明したルールに従い、ゲイン値が「36dB」の時点で「-16dB」に変更され、「42dB」の時点で「-10dB」に・・・といった具合に、ゲイン値（この場合は、第１系統のアナログゲイン）に応じて順次変更される。そして、パッドオフの条件で、ゲイン値「65dB」までの計測が完了したら、続いてパッドオンの条件での計測に入る。
【００５１】
パッドオンの条件での計測を行う場合、まずＣＰＵ１は、第１系統のパッドをオン「1」に、第１系統と第２系統のアナログゲインをそれぞれ「10dB」，「-22dB」に設定する。外部よりテスト信号として「22dB」のアナログ信号が供給されることに応じて、減算器Ｋから出力されるレベル差を取り込み、パッド値「1」,ゲイン値「10dB」のリファレンス値ref（1,10）として標準値テーブルに保存する。次に、ＣＰＵ１は、第１系統のパッドをオン「1」に、第１系統と第２系統のアナログレベルをそれぞれ「11dB」,「-22dB」に設定する。外部よりテスト信号として「21dB」のアナログ信号を入力することに応じて、減算器Ｋから出力されるレベル差を、パッド値「1」,ゲイン値「11dB」のリファレンス値ref（1,11）として標準値テーブルに保存する。以下、同様にして、パッドオンの条件で、ゲイン値を1dBずつ増加、テスト信号を1dBずつ低下させながらリファレンス値refを計測し、標準値テーブルに保存する。その際、第２系統に設定されるアナログゲインは、ずっと「-22dB」のままである。そして、パッドオンの条件で、ゲイン値「65dB」までの計測が完了した時点で、標準値テーブルが完成するので、この計測処理を終了する。
【００５２】
なお、上記標準値テーブルを作成するために入力するテスト信号は、所定周波数（例えば400Hz）の正弦波や三角波等であってもよいし、ノイズ信号であってもよい。また、テスト信号の振幅レベルとしては、第１系統においてA/D変換後のデジタル信号のレベルが「0dB」となるレベルとしたが、該テスト信号の振幅レベルが最大入力レベルをオーバーせず、かつA/D変換後のデジタル信号のレベルが低くなりすぎない範囲（例えば「±5dB」程度）となる、任意のレベルとしてよい。
【００５３】
図３の説明に戻って、上記ステップＳ１０の処理について具体的に説明すると、例えばパッド値ｐｏが「パッドなし（0）」、ゲイン値ｇｏが「35dB」である場合には、図５に関連して説明したルールに従い、第２アンプ制御パラメータ記憶部６にセットするアンプ制御パラメータ（pg2）が「-22dB」に決定され、また、標準値テーブルからリファレンス値ref（0,35）が読み出されて、その値が標準値として決定される。また、例えばパッド値ｐｏが「パッドあり（1）」、ゲイン値ｇｏが「35dB」である場合には、図５に関連して説明したルールに従い、第２アンプ制御パラメータ記憶部６にセットするアンプ制御パラメータ（ag2）が「-22dB」に決定され、また、標準値テーブルからリファレンス値ref（1,35）が読み出されて、その値が標準値として決定される。
【００５４】
ステップＳ１１は、前記決定したアンプ制御パラメータ（ag2）を第２アンプ制御パラメータ記憶部６に、前記決定した標準値を標準値記憶部ＰＲにそれぞれ設定する。これにより、第２の可変ゲイン増幅器Ｂのアナログゲインが、そのセットされたアンプ制御パラメータ（ag2）の値に応じたゲインになる。このとき、第１の系統のアナログゲイン、すなわち固定減衰手段の迂回スイッチのオンオフ状態と、第１の可変ゲイン増幅器Ｃのアナログゲインとは、ステップＳ８で設定されたパッド値ｐｏの値とアンプ制御パラメータ（ag1）の値によりそれぞれ制御されたものとなっているが、図４に関連して説明したように、ここで設定される第２系統のアナログゲインは、その第１系統のアナログゲインに対応して決定されたゲインである。この２つのアナログゲインに関連した、オーバー値の生成の詳細な説明については後述する。
【００５５】
ステップＳ１２は、カウント値として予め決められている所定時間（Δｔ）をセットする。この所定時間は、後述する「周期割り込み処理」におけるオーバー判定の出力を開始するタイミングを計るために用いられる。これは、オーバー判定部Ｏによるオーバー値の検出が、ステップＳ１１における第２系統のアナログゲインの設定後、ある程度時間の経過を待たないと正確に行われないためである。すなわち、第２系統のアナログゲインの設定前にレベル検出部Ｌで検出されているレベルは、オーバー値検出用のアナログゲインに応じたものでないことから、そのままではオーバー検出には使えない。また、第２系統のアナログゲインをオーバー値検出用のアナログゲインに変更しても、レベル検出部Ｌで検出されるレベルは徐々にその設定されたアナログゲインに応じた値に変化していくので、アナログゲイン変更後に直ぐにオーバー判定部Ｏのオーバー判定の結果を有効とするのではなく、その検出されるレベルが安定してからオーバー判定の結果を有効とするように時間調整を行っている。
【００５６】
なお、上述した各処理において、決定したパラメータはdB値のまま対応する記憶部に設定され、各可変ゲイン増幅器のアナログゲインやデジタルゲインは、dB値により制御されるようになっている。しかしながら、dB値のまま制御する代わりに、ＣＰＵ１でdB値をリニア値に変換してから各記憶部に設定し、各可変ゲイン増幅器のゲインをリニア値により制御するようにしてもよい。
【００５７】
オーバー判定部Ｏによるオーバー判定を有効にするまでの時間調整を行うための「周期割り込み処理」の一実施例を図６に示す。図６は、「周期割り込み処理」の一実施例を示したフローチャートである。当該処理は、一定の時間間隔毎に起動される。
【００５８】
ステップＳ２１は、カウント値が「０」であるか否かを判定する。カウント値が「０」であると判定した場合には（ステップＳ２１のＹＥＳ）、当該処理を終了する。カウント値が「０」でないと判定した場合には（ステップＳ２１のＮＯ）、カウント値から「−１」する（ステップＳ２２）。ステップＳ２３は、再度カウント値が「０」であるか否かを判定する。カウント値が「０」でないと判定した場合には（ステップＳ２３のＮＯ）、当該処理を終了する。カウント値が「０」であると判定した場合には（ステップＳ２３のＹＥＳ）、ＤＳＰレジスタ８のオーバー判定パラメータ記憶部ＰＯに「１」を設定する（ステップＳ２４）。これにより、オーバー判定部Ｏでの判定結果が有効になり、「オーバー値」が出力されるようになる。オーバー判定部Ｏは、減算器Ｋからの出力と標準値とを比較して「オーバー値」を生成するようになっているが、上述したように、その出力は第２系統の信号から検出されるレベルが安定してから開始される。
【００５９】
ここで、上記「制御処理」におけるステップＳ１１の処理に伴って行われるオーバー値の生成について、具体的に説明する。アナログ入力部ＩＮの第１系統でアナログゲイン制御されたアナログ信号の振幅レベルが、A/D変換器Ｄ１の最大入力レベルを上回っていない場合、減算器Ｋから出力されるレベル差は記憶部ＰＲに設定された標準値とほぼ同じ値となり、従ってオーバー判定部Ｏはオーバー値として、オーバーを検出しないことを示す「0」を生成して出力する。例えば、パッド値ｐｏが「パッドなし（0）」、ゲイン値ｇｏが「35dB」の場合、第１系統については記憶部５にパッド値ｐｏとして「0」（迂回スイッチオン）が、記憶部７にアンプ制御パラメータ（ag1）として「35dB」が設定され、第２系統の記憶部６にアンプ制御パラメータ（ag2）として「-22dB」が設定され、さらに記憶部ＰＲに標準値としてリファレンス値ref（0，35）が設定される。このとき、第１系統のA/D変換器Ｄ１に入力するアナログ信号のレベルが最大入力レベルを上回っていない限りにおいて、各レベル検出部Ｌで検出されるレベルは、元の入力アナログ信号をそれぞれアナログゲイン「35dB」，「-22dB」で増幅／減衰した信号のものであり、これを減算器Ｋにより演算すると、ゲインの誤差があるがだいたい「57{35-（-22）}dB」ぐらいの値になる。標準値テーブルに記憶されているリファレンス値ref（0，35）も約「57dB」くらいの値であり、オーバー判定部Ｏでは、減算器Ｋからのレベル差と前記リファレンス値とを比較してオーバー判定を行うが、その差が所定値以下であるのでオーバーは発生していないと判定し、オーバー値としてオーバーなしを示す「0」を出力する。ここで、オーバー判定用の所定値としては、0.1dB〜2dBの範囲の所定値、例えば0.8dBとすればよい。
【００６０】
他方、入力アナログ信号の振幅レベルがA/D変換器Ｄ１の最大入力レベルを上回った場合、オーバー判定部Ｏは、どのくらい最大入力レベルを上回ったかを示す「オーバー値」を出力する。例えば、前段落と同じ、パッド値ｐｏが「パッドなし（0）」、ゲイン値ｇｏが「35dB」の場合、第１系統のA/D変換器Ｄ１に入力するアナログ信号のレベルが最大入力レベルを上回ると（第２系統の最大入力レベルは第１系統とほぼ同じだが、第１系統よりアナログゲインが大分小さいので、このとき第２系統については通常最大入力レベルを上回らない）、第１系統のレベル検出部Ｌで検出されるレベルは、元の入力アナログ信号を「35dB」だけ増幅した信号のレベルより小さいものとなる一方、第２系統のレベル検出器Ｌで検出されるレベルは、元の入力アナログ信号をアナログゲイン「-22dB」だけ増幅した信号のレベルとなるので、減算器Ｋから出力されるレベル差は「57dB」程度の値であるリファレンス値ref（0,35）よりも小さな値となる。オーバー判定部Ｏでは、減算器Ｋからのレベル差（「57dB」よりも小さな値）と前記リファレンス値ref（0,35）（約57dB）とを比較して、その差が所定値以上である場合にオーバーが発生していると判定し、前記リファレンス値ref（0,35）から前記レベル差を差し引いた差分（dB）をオーバー値として出力する。
【００６１】
以上のように、本発明に係るアナログデジタル変換装置においては、入力アナログ信号を第１系統と第２系統の２つの信号制御手段にわけ、通信ラインを介して接続された外部のデジタルミキサＸから入力アナログ信号をデジタル信号に変換する際のゲインを制御する制御信号（ゲイン情報）を受信した場合には、該受信したゲイン情報に応じたアナログゲインを第２系統の信号制御手段にセットし、音響信号として出力するデジタル信号を第１系統の信号から第２系統の信号にクロスフェードで一旦切り替える。それから、該受信したゲイン情報に応じたアナログゲインを第１系統の信号制御手段にセットし、再度第２系統の信号から第１系統の信号にクロスフェードで切り替えることにより、音響信号として出力するデジタル信号を第１系統の信号に戻すようにした。これにより、第１系統におけるゲインの変更を、音をミュートすることなく、かつ出力する音響信号にノイズを発生させることなく行えるようになる。さらに、第２系統の信号制御手段を、第１系統の信号制御手段より簡単な構成とすることで、アナログデジタル変換におけるゲインの高い品質を保ちながらかつ複雑な構成にすることなく、ノイズなしのゲイン変更が実現される。
【００６２】
また、入力アナログ信号をアナログ入力部ＩＮにおける第１系統と第２系統の２つの信号制御手段にわけ、第１系統でゲイン情報に応じたアナログゲイン制御を行い、デジタルに変換した信号をアナログデジタル変換装置の出力とするとともに、第２系統のアナログゲインを第１系統より低いゲインに設定してデジタルに変換し、第１系統のデジタル信号のレベルと第２系統のデジタル信号のレベルとに基づき、第１系統のA/D変換器へ入力するアナログ信号が前記A/D変換器の最大入力レベルをオーバーした量を示す「オーバー値」を生成するようにしたことから、第１系統における該オーバー量を正確に検出することができる。さらに、第２系統の信号制御手段を、第１系統の信号制御手段より簡単な構成とすることで、アナログデジタル変換におけるゲインの高い品質を保ちながらかつ複雑な構成にすることなく、オーバー値の検出が実現されている。また、第２系統を、アナログデジタル変換装置のゲインを変更する際に、音をミュートすることなく、かつノイズなしでゲイン変更を行うために利用し、ゲインの変更を行っていないときは、オーバー値の検出を行うために利用するようにしたことから、上記２つの異なる機能をアナログデジタル変換装置の構造を複雑化することなく実現することができるようになり有利である。
【００６３】
なお、本発明に係るアナログデジタル変換装置ＣＶを、デジタルミキサやデジタルレコーダなどのデジタル音響装置の内部に含まれるアナログデジタル変換部として適用してもよい。その場合、本発明に係るアナログデジタル変換装置ＣＶからの各種出力信号は、前記デジタル音響装置の外部ではなくデジタル音響装置内における次段の処理ブロック（例えばミキシング処理ブロック等）に供給されることは勿論である。
なお、一般的に第１の可変ゲイン増幅器Ｃは、図１に示したようにパッド部ＰＤの後段に接続されることが多いが、その順番を逆にしてもよいことは言うまでもない。さらに、固定減衰手段及び迂回スイッチとを含むパッド部ＰＤについては、それ無しで本発明を実現することもできる。すなわち、第１系統を、第２系統と同じように、可変ゲイン増幅器とアナログデジタル変換器とを含む構成にしてもよい。
【００６４】
なお、デジタルミキサＸはアナログデジタル変換装置ＣＶからオーバー値を受信した場合に、該受信したオーバー値に基づいて入力アナログ信号の振幅レベルが最大入力レベルを下回るように、アナログデジタル変換装置ＣＶにおける第１の可変ゲイン増幅器Ｃを制御するゲイン値を決定するようにしてもよい。こうした場合、該決定したゲイン値をアナログデジタル変換装置ＣＶに送信して、第１アンプ制御パラメータ記憶部７にセットするとよい。このようにすると、第１の可変ゲイン増幅器Ｃの最大入力レベルにあわせて、入力アナログ信号の振幅レベルの調整を自動的に行うことができるようになり非常に便利である。
なお、上述した実施例においてはアナログデジタル変換装置としてディスクリート回路又は集積回路若しくは大規模集積回路等を含んで構成される専用ハードウエア装置の形態で実施したものを示したがこれに限らず、コンピュータソフトウエアの形態や、ＤＳＰ（Digital Signal Processor）によって処理されるマイクロプログラムの形態などで実施するようにしてもよい。
【００６５】
なお、第１系統、第２系統のアナログゲインの可変範囲や単位は一例であり、上記実施例で示したものとは異なる範囲であったり、異なる単位であってもよい。
なお、本実施例では、第１系統の信号制御手段の方が第２系統よりも、ゲイン情報の設定の単位が細かい（ゲインの精度が高い）、ゲインの可変範囲が広い、ノイズレベルが低い等の特徴がある。その場合、第１系統の方がより複雑な構成になるが、逆に言えば、第２系統は簡単な構成で済むということである。ここで述べた性能差を全部備えている必要はなく、一部の差であってもよい。その差により、第２系統の構成が第１系統の構成に比べて単純になっていればよい。
なお、A/D変換器は、１チップに複数のA/D変換器が入ったLSIが容易に入手できるので、第２系統を、第１系統と構成の異なる簡単なA/D変換器にするより、本実施例のように第１系統と同じA/D変換器にしたほうが、全体としての構成がより簡単になる。
【００６６】
なお、上述した実施例では、第１系統と第２系統のアナログゲインの誤差を吸収するために、リファレンス値を計測して標準値テーブルに書き込むようにしていたが、その誤差を許容できる場合には、第１系統のアナログゲインから第２系統のアナログゲインを減算し、そのゲイン差をリファレンス値とすることもできる。ただし、上述した実施例のほうが、より正確にオーバー値を検出することができるのでよい。
なお、前記所定のサンプリング周波数は、96kHzに限らない。例えば、50kHzとか、192kHzとかの任意の周波数であってよい。また、そのサンプリング周波数は、デジタルミキサＸから供給されるワードクロックに同期した周期であってよい。
なお、上述した実施例では１チャンネル分のアナログデジタル変換を例に説明したが、本願発明に係るアナログデジタル変換装置は複数チャンネル分のアナログデジタル変換を行う装置であってよい。その場合、ゲイン情報は、デジタルミキサＸから各チャンネルごとに個別に供給される。
【図面の簡単な説明】
【００６７】
【図１】この発明に係るアナログデジタル変換装置の一実施例を示すハード構成ブロック図である。
【図２】信号処理部の詳細な構成の一実施例を示す信号処理アルゴリズムのブロック図である。
【図３】制御処理の一実施例を示したフローチャートである。
【図４】ゲイン変更時の系統間のゲイン差を説明するための表である。
【図５】オーバー検出時の系統間のゲイン差を説明するための表である。
【図６】周期割り込み処理の一実施例を示したフローチャートである。
【符号の説明】
【００６８】
１…ＣＰＵ、１Ａ・・・タイマ、２…フラッシュメモリ、３…ＲＡＭ、４・・・操作パネル、５…パッド制御パラメータ記憶部、６…第２アンプ制御パラメータ記憶部、７…第１アンプ制御パラメータ記憶部、８…ＤＳＰレジスタ、９…通信レジスタ、１Ｄ…通信バス、ＣＶ…アナログデジタル装置、Ｘ…デジタルミキサ、ＩＴ…入力端子、ＩＮ…アナログ入力部、ＳＧ…信号制御部、ＩＯ…通信制御部、ＰＤ…パッド部、Ｂ…第２の可変ゲイン増幅器、Ｃ…第１の可変ゲイン増幅器、Ｄ１（Ｄ２）・・・A/D変換器、Ｌ・・・レベル検出器、Ｋ・・・減算器、Ｏ・・・オーバー判定部、Ｅ・・・可変ゲイン増幅器、Ｆ・・・クロスフェード制御部、Ｐ１（Ｐ２）・・・アンプ制御パラメータ記憶部、ＰＲ・・・標準値記憶部、ＰＯ・・・オーバー判定パラメータ記憶部
【図１】
2008263410.tif 000003
【図２】
2008263410.tif 000004
【図３】
2008263410.tif 000005
【図４】
2008263410.tif 000006
【図５】
2008263410.tif 000007
【図６】
2008263410.tif 000008