(57)【要約】【課題】消費電力の低減化を図った、ＢＭＰデータ表示が可能なビットマップ表示制御装置を得る。【解決手段】表示コントローラ２１内において、ＢＭＰ用バッファ３は外部ＳＤＲＡＭ２よりバス２６を介してＢＭＰデータをバッファリングして、外部ＢＭＰデータＤ２として切替回路３１内のセレクタ８に出力する。さらに、ＢＭＰ用バッファ３は、内部転送用外部ＢＭＰデータＤ２ｉとして切替回路３１内のＢＭＰＲＡＭ７に転送する。ＢＭＰＲＡＭ７は内部転送用外部ＢＭＰデータＤ２ｉを格納し、格納データを内部ＢＭＰデータＤ３としてセレクタ８に出力する。セレクタ８はＣＰＵ１からのセレクタ制御信号ＳＣ１に従い内部ＢＭＰデータＤ３及び外部ＢＭＰデータＤ２のうち一方のデータを選択ＢＭＰデータＤ２１として出力する。【選択図】図１
2008185857.tif 000002
【特許請求の範囲】
【請求項１】
外部より受信した外部ビットマップデータを内部に取り込み、内部ビットマップデータとして格納する内部ビットマップデータ保存機能を有し、制御信号に基づき、前記外部ビットマップデータ及び前記内部ビットマップデータのうち、一方のデータを選択ビットマップデータとして出力する切替回路と、
第１のモード時に前記外部ビットマップデータを、第２のモード時に前記内部ビットマップデータを、前記選択ビットマップデータとして選択すること指示する前記制御信号を出力する制御部と、
を備えるビットマップ表示制御装置。
【請求項２】
請求項１記載のビットマップ表示制御装置であって、
前記切替回路は、
前記外部ビットマップデータを格納する内部メモリと、
前記外部ビットマップデータ及び前記内部ビットマップデータを受け、前記制御信号に基づき、前記外部ビットマップデータ及び前記内部ビットマップデータのうち、一方のデータを選択ビットマップデータとして出力するセレクタとを備える、
ビットマップ表示制御装置。
【請求項３】
請求項１記載のビットマップ表示制御装置であって、
前記切替回路は、
前記外部ビットマップデータを圧縮して内部圧縮ビットマップデータを得るデータ圧縮部と、
前記内部圧縮ビットマップデータを格納する圧縮データ用内部メモリと、
前記内部圧縮ビットマップデータを伸長して内部伸長ビットマップデータを得るデータ伸長部とを備え、前記内部ビットマップデータは前記内部伸長ビットマップデータを含み、
前記外部ビットマップデータ及び前記内部伸長ビットマップデータを受け、前記制御信号に基づき、前記外部ビットマップデータ及び前記内部伸長ビットマップデータのうち、一方のデータを選択ビットマップデータとして出力する第１のセレクタとを備える、
ビットマップ表示制御装置。
【請求項４】
請求項３記載のビットマップ表示制御装置であって、
前記制御信号は第１及び第２の制御信号を含み、前記第２の制御信号は前記第１のモード時に前記外部ビットマップデータを、前記第２のモード時に前記内部ビットマップデータを、前記選択ビットマップデータとして選択すること指示し、
前記制御部は前記内部ビットマップデータの一部を規定した部分内部ビットマップデータを出力する機能を有し、前記部分内部ビットマップデータの表示タイミングに基づく前記第１の制御信号を出力し、
前記切替回路は、
前記部分内部ビットマップデータを格納する非圧縮データ用メモリと、
前記内部圧縮ビットマップデータ及び前記部分内部ビットマップデータを受け、前記第１の制御信号に基づき、前記内部圧縮ビットマップデータ及び前記部分内部ビットマップデータのうち一方のデータを選択内部ビットマップデータとして出力する第２のセレクタとをさらに備え、
前記内部ビットマップデータは前記選択内部ビットマップデータを含み、
前記第１のセレクタは、前記外部ビットマップデータ及び前記選択内部ビットマップデータを受け、前記第２の制御信号に基づき、前記外部ビットマップデータ及び前記内部選択ビットマップデータのうち、一方のデータを選択ビットマップデータとして出力するセレクタを含む、
ビットマップ表示制御装置。
【請求項５】
外部より受信した外部ビットマップデータに基づき選択ビットマップデータを出力する切替回路を有するビットマップ表示制御装置であって、
前記切替回路は、
前記外部ビットマップデータを圧縮して内部圧縮ビットマップデータを得るデータ圧縮部と、
前記内部圧縮ビットマップデータを格納する圧縮データ用内部メモリと、
前記内部圧縮ビットマップデータを伸長して得られる内部伸長ビットマップデータを前記選択ビットマップデータとして出力するデータ伸長部とを備える、
ビットマップ表示制御装置。
【請求項６】
請求項３ないし請求項５のうち、いずれか１項に記載のビットマップ表示制御装置であって、
前記データ圧縮部は、
前記外部ビットマップデータで規定される画面の垂直位置毎に第１及び第２の圧縮方式を選択的に採用して前記内部圧縮ビットマップデータを得るデータ圧縮部を含み、
前記第１の圧縮方式は前記外部ビットマップデータが表示アイコンの少なくとも一部を規定したピクセルデータが存在する第１の垂直位置を含む第１圧縮適用領域に対して行う圧縮方式を含み、
前記第２の圧縮方式は前記外部ビットマップデータが表示アイコンでなく透過領域を規定するピクセルデータのみからなる第２の垂直位置を含む第２圧縮適用領域に対して行う圧縮方式を含む、
ビットマップ表示制御装置。
【請求項７】
請求項６記載のビットマップ表示制御装置であって、
前記第２の圧縮方式は、前記第２の垂直位置に対して前記ピクセルデータが透過領域であることを示す固定値に圧縮する方式を含む、
ビットマップ表示制御装置。
【請求項８】
請求項６あるいは請求項７記載のビットマップ表示制御装置であって、
前記第１の圧縮方式は、前記第１の垂直位置に対して前記ピクセルデータの色情報を規定する第１のフラグと前記色情報の水平方向への連続ピクセル数を規定する第２のフラグからな基本圧縮データを含む圧縮ピクセルデータに圧縮する方式を含み、
前記圧縮ピクセルデータは、前記第２のフラグが規定する前記連続ピクセル数が最大値の場合、同一内容の前記基本圧縮データが連続する回数を規定する連続回数フラグがさらに付加される圧縮ピクセルデータを含む、
ビットマップ表示制御装置。
【請求項９】
請求項１ないし請求項８のうち、いずれか１項に記載のビットマップ表示制御装置であって、
前記切替回路は、
前記選択ビットマップデータに基づき色指定処理を行ってビットマップデータ画像データを得るビットマップ用カラーパレットと、
実画像データをさらに受け、前記実画像データと前記ビットマップ用画像データとを合成してオンスクリーンデータを得る重ね合わせ回路をさらに備える、
ビットマップ表示制御装置。
【請求項１０】
請求項３記載のビットマップ表示制御装置であって、
前記データ圧縮部は、前記選択ビットマップデータとして前記外部ビットマップデータ選択中に、前記内部圧縮ビットマップデータを得る圧縮動作を行う、
ビットマップ表示制御装置。
【請求項１１】
請求項１ないし請求項１０記載のうちいずれか１項に記載のビットマップ表示制御装置を備え、前記ビットマップ表示制御装置は前記外部ビットマップデータの供給停止を指示する外部出力信号を出力する出力回路を有し、
前記外部出力信号を外部に出力する出力端子をさらに備える、
画像表示制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、オンスクリーンディスプレイ装置（以下、「ＯＳＤ装置」と略す場合有り）等に用いられるビットマップデータ表示制御装置及び当該ビットマップ表示制御装置を用いた画像表示装置に関する。
【背景技術】
【０００２】
従来、ＤＳＣ(Digital Still Camera)やＤＶＣ(Digital Video Camera)等に用いられるビットマップ（Bitmap，以下、「ＢＭＰ」と略する場合有り）面の表示を行うために必要となるフレームサイズは、１ピクセル当たりカラーパレット分のアドレスが必要となる。ＢＭＰ面とは自然画等の実画像と重ね合わせられる面を意味する。
【０００３】
例えば、ＤＳＣのシステムにおいて256エントリのアドレス（8ビット）を指定する場合には、VGAサイズで約300KB（640×480）もの領域を占有する。このように、約300KBものＢＭＰデータは、ＳＤＲＡＭ等の通常大容量メモリに格納され、ＳＤＲＡＭ等から呼び出されている。
【０００４】
図１３は従来のＯＳＤ装置の主要部の概略を示すブロック図である。同図に示すように、従来のＯＳＤ装置の主要部はＳｏＣ(System On a Chip)６０及び外部ＳＤＲＡＭ６３より構成され、ＳｏＣ６０は内部に表示コントローラ６１を有し、外部ＳＤＲＡＭ６３は内部に画像データフレーム格納部６４及びＢＭＰデータフレーム格納部６５を有している。
【０００５】
表示コントローラ６１は外部ＳＤＲＡＭ６３内の画像データフレーム格納部６４及びＢＭＰデータフレーム格納部６５から実画像データＤ３１及びＢＭＰデータＤ３２をそれぞれ取り込み、両者を合成してオンスクリーンデータＯＳＤをＬＣＤ(液晶ディスプレイ：Liquid Crystal Display)６２に出力している。
【０００６】
図１４は、ＣＣＤ(Charge Coupled Device)を有する撮像装置内における図１３で示したＯＳＤ装置の構成並びに実画像データ及びＢＭＰデータの流れを示す説明図である。
【０００７】
同図に示すように、ＣＣＤ７１より撮像された実画像データはＡＦＥ／ＴＧ７２を経てＳｏＣ６０内に入力され、ＣＡＭＩ／Ｆ７３、画像処理部７４を経てＳｏＣ６０外の外部ＳＤＲＡＭ６３の画像データフレーム格納部６４に取り込まれ、画像データフレーム格納部６４からＳｏＣ６０における表示コントローラ６１内に入力される。
【０００８】
なお、ＡＦＥ／ＴＧ７２はアナログフロントエンド及びタイミングジェネレータを意味する。ＣＡＭＩ／Ｆ７３はカメラ部信号処理部を意味する。
【０００９】
このように、表示コントローラ６１に入力される実画像データ伝送ルートＲ２１はＣＣＤ７１から、ＡＦＥ／ＴＧ７２、ＣＡＭＩ／Ｆ７３、画像処理部７４及び外部ＳＤＲＡＭ６３内の画像データフレーム格納部６４を経て表示コントローラ６１に至る経路となる。
【００１０】
ＢＭＰデータは前述したようにＢＭＰデータフレーム格納部６５に格納されており、ＢＭＰデータフレーム格納部６５からＳｏＣ６０における表示コントローラ６１内に入力される。このように、ＢＭＰデータ伝送ルートＲ２２は外部ＳＤＲＡＭ６３内のＢＭＰデータフレーム格納部６５から表示コントローラ６１に至る経路となる。
【００１１】
そして、表示コントローラ６１内の重ね合わせ回路６６によって実画像データ及びＢＭＰデータは合成されオンスクリーンデータＯＳＤとしてＬＣＤ６２に出力される。
【００１２】
図１５はＢＭＰデータで表示される表示画面例を示す説明図である。同図に示すように、表示画面４０は水平位置Ｈ方向が６４０ピクセル(pixel)、垂直位置Ｖ方向が４８０ピクセルのＶＧＡサイズを呈している。そして、表示画面４０内の所定位置に表示アイコン４１〜４９が表示される。
【００１３】
なお、正確にはアイコン４２，４９は正確には表示文字と称すべき内容であるが、本明細書においては、表示文字を含めてＢＭＰデータで表示される全ての表示対象を表示アイコンと称する。
【００１４】
なお、図１３で示した従来のＯＳＤ装置において、ＢＭＰデータＤ３２を圧縮・伸長する機能を付加した構成が例えば特許文献１に開示されている。
【００１５】
【特許文献１】特開２００４−１１８０１８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
従来のＯＳＤ装置におけるビットマップ表示制御機能は、ＢＭＰデータをＳＤＲＡＭ等の外部メモリから常時読み込んで、実画像データに合成うる機能を呈していた。
【００１７】
このため、ＢＭＰデータを外部メモリから取り込む分、消費電力が大きくなるという問題点があった。
【００１８】
この発明は上記問題点を解決するためになされたもので、消費電力の低減化を図った、ＢＭＰデータ表示が可能なビットマップ表示制御装置及び当該ビットマップ表示制御装置を用いた画像表示制御装置を得ることを目的とする。
【課題を解決するための手段】
【００１９】
この発明に一実施の形態によれば、ビットマップ表示制御装置は切替回路を有し、切替回路は内部メモリとセレクタとを備える。
【００２０】
内部メモリは外部ビットマップデータを内部ビットマップデータとして格納する。セレクタは外部より得る外部ビットマップデータ及び上記内部メモリからの上記内部ビットマップデータを受け、ＣＰＵから得られる制御信号に基づき、上記外部ビットマップデータ及び上記内部ビットマップデータのうち、一方のデータを選択ビットマップデータとして出力する。
【発明の効果】
【００２１】
この実施の形態によれば、セレクタは、ＣＰＵから得られる制御信号に基づき内部ビットマップデータを選択ビットマップデータとして出力することができる。このため、内部ビットマップデータの選択する期間は、外部ビットマップデータの供給が不要になり、外部ビットマップデータを格納するＳＤＲＡＭ等の外部メモリへの電源供給を遮断することにより、ビットマップ表示制御装置及び外部メモリを含むＤＳＣ等の装置の低消費電力化を図ることができる効果を奏する。
【発明を実施するための最良の形態】
【００２２】
＜実施の形態１＞
図１はこの発明の実施の形態１であるＯＳＤ装置内のビットマップ表示制御装置１１及びその周辺構成を示すブロック図である。
【００２３】
同図に示すように、ＳｏＣ８１（画像表示制御装置）内にビットマップ表示制御部１１、画像処理部７４及び内部バスであるバス２７が設けられる。ＳｏＣ８１は出力端子５４を介して外部の電源制御回路５５に後述する外部出力信号を出力することができ、入出力端子５６から外部バスであるバス２６を介して外部ＳＤＲＡＭ２と接続される。
【００２４】
ビットマップ表示制御装置１１はＣＰＵ１、表示コントローラ２１及び切替回路３１を主要部として備える。なお、切替回路３１は後述するが表示コントローラ２１内の構成の一部を共有する。
【００２５】
ビットマップ表示制御装置１１はバス２７、入出力端子５６及びバス２６を介して外部ＳＤＲＡＭ２とデータ送受信可能に接続される。外部ＳＤＲＡＭ２はＢＭＰデータを格納している（格納部図示せず）。外部ＳＤＲＡＭ２は例えば３２Ｍバイトの容量を有する。
【００２６】
表示コントローラ２１内において、ＢＭＰ用バッファ３は外部ＳＤＲＡＭ２よりバス２６を介してＢＭＰデータをバッファリングして、外部ＢＭＰデータＤ２としてセレクタ８に出力する。さらに、ＢＭＰ用バッファ３は、内部転送用外部ＢＭＰデータＤ２ｉとして切替回路３１内の内部メモリであるＢＭＰＲＡＭ７に転送する。ＢＭＰ用バッファ３は例えば３２ビット×１２８（３２ｂ×１２８ｗ）の容量を有する。
【００２７】
ＢＭＰＲＡＭ７は内部転送用外部ＢＭＰデータＤ２ｉを格納し、格納データを内部ＢＭＰデータＤ３としてセレクタ８に出力する。セレクタ８はＣＰＵ１からのセレクタ制御信号ＳＣ１（制御信号）に従い内部ＢＭＰデータＤ３及び外部ＢＭＰデータＤ２のうち一方のデータを選択ＢＭＰデータＤ２１としてＢＭＰ用カラーパレット５に出力する。ＢＭＰＲＡＭ７は例えば３００Ｋバイトの容量を有する。
【００２８】
ＢＭＰ用カラーパレット５は選択ＢＭＰデータＤ２１に基づき色指定処理を行って得られるＢＭＰ画像データＤ５１を重ね合わせ回路６に出力する。
【００２９】
画像表示用バッファ４は図１では図示しない画像処理部からＯＳＤ装置の後述する内の内部バスであるバス２７を介して実画像データをバッファリングして、実画像データＤ１として重ね合わせ回路６に出力する。画像表示用バッファ４は例えば３２ビット×１２８（３２ｂ×１２８ｗ）の容量を有する。なお、画像表示用バッファ４は後述するＣＣＤとＬＣＤとの動作タイミングを調整する緩衝用に設けているが、ＣＣＤ及びＬＣＤのうち一方の動作タイミングで統一する等により省略可能である。
【００３０】
重ね合わせ回路６はＢＭＰ画像データＤ５１と実画像データＤ１とを合成してオンスクリーンデータＯＳＤを得る。
【００３１】
図２は実施の形態１のビットマップ表示制御装置１１を含むＯＳＤ装置の全体構成の概略を示すブロック図である。同図に示すように、ＣＣＤ７１で取り込まれた実画像データが、ＡＦＥ／ＴＧ７２を介してＳｏＣ９（図１のＳｏＣ８１に相当）内に取り込まれる。ＳｏＣ９内において、ＣＡＭＩ／Ｆ７３及び画像処理部７４を介して表示コントローラ２０（図１の表示コントローラ２１に相当）に実画像データが入力される。
【００３２】
このように、実画像データ伝送ルートＲ１１はＣＣＤ７１から、ＡＦＥ／ＴＧ７２、ＣＡＭＩ／Ｆ７３及び画像処理部７４を経て表示コントローラ２０内に至る経路である。すなわち、実画像データ伝送ルートＲ１１に外部ＳＤＲＡＭ２は全く関与しない。
【００３３】
一方、ＢＭＰデータは外部ＳＤＲＡＭ２内のＢＭＰフレーム格納部２５から表示コントローラ２０内に取り込まれる。なお、図２においては、ＢＭＰフレーム格納部２５から表示コントローラ２０内を経由してＢＭＰＲＡＭ７に取り込まれる状態を示している。
【００３４】
このように、ＢＭＰデータ伝送ルートＲ１２は外部ＳＤＲＡＭ２内のＢＭＰフレーム格納部２５から、表示コントローラ２０を経由してＢＭＰＲＡＭ７に一旦格納され、ＢＭＰＲＡＭ７から表示コントローラ２０に至る経路となる。なお、図１に示すように、外部ＳＤＲＡＭ２から直接入力される経路も外部ＢＭＰデータ伝搬ルートＲ１として存在するが、説明の都合上、図２では示していない。
【００３５】
そして、実画像データ伝送ルートＲ１１より得られる実画像データと、ＢＭＰデータ伝送ルートＲ１２より得られるＢＭＰデータとが重ね合わせ回路６で合成され、合成されたデータがオンスクリーンデータＯＳＤとしてＬＣＤ７５に出力される。
【００３６】
使用状態認識部３０はＯＳＤ装置がＤＳＣやＤＶＣに用いられる場合、シャッターの状態をモニタする等によりＤＳＣが使用状態であるか待機状態であるかを認識し、ＤＳＣの状態を指示するモード信号ＳＭをＣＰＵ１に出力する。
【００３７】
なお、使用状態とは実施の形態１のビットマップ表示制御部１１がＤＳＣに用いられる場合、シャッターを押す（全押し、半押し）ことによって、ピント合わせ、実撮像等、撮影に関与する処理を行う状態を意味する。一方、待機状態とはそれ以外の状態を意味する。
【００３８】
図１に戻って、ＣＰＵ１は図２で示した使用状態認識部３０よりモード信号ＳＭを受け、モード信号ＳＭが使用状態を指示する（第１のモード）とき、選択ＢＭＰデータＤ２１として外部ＢＭＰデータＤ２の選択を指示するするセレクタ制御信号ＳＣ１を与え、モード信号ＳＭが待機状態を指示する（第２のモード）とき、選択ＢＭＰデータＤ２１として内部ＢＭＰデータＤ３の選択を指示するするセレクタ制御信号ＳＣ１を与える。
【００３９】
さらに、上記第２のモード時には、ＣＰＵ１の制御下で、例えば、図示しない外部ＳＤＲＡＭ２用のコントローラ等によって外部ＳＤＲＡＭ２への電源供給を遮断する。以下、図１を参照して具体例を説明する。セレクタ制御信号ＳＣ１は外部ＳＤＲＡＭ２とのアクセスが不要であることを等価的に示す信号である。したがって、セレクタ制御信号ＳＣ１を出力回路５３に出力し、出力回路５３から外部ＳＤＲＡＭ２への電源供給停止（外部ビットマップデータ供給停止）を指示する外部出力信号を出力端子５４を介してＳｏＣ８１の外部の電源制御回路５５に出力することができる。その結果、電源制御回路５５の制御下で外部ＳＤＲＡＭ２への電源供給を遮断することができる。
【００４０】
セレクタ８はセレクタ制御信号ＳＣ１に基づき上記第１のモード時には外部ＢＭＰデータＤ２を選択ＢＭＰデータＤ２１として選択し、上記第２のモード時には内部ＢＭＰデータＤ３を選択ＢＭＰデータＤ２１として選択する。
【００４１】
上記第１のモードである使用状態時にはＢＭＰデータの内容が変化する度合が高く、新たなＢＭＰデータを外部ＳＤＲＡＭ２から読み出す必要があるため、外部ＢＭＰデータＤ２を選択ＢＭＰデータＤ２１として用いる外部ＢＭＰデータ伝搬ルートＲ１を選択する必要がある。
【００４２】
一方、上記第２のモードである待機状態時はＢＭＰデータの内容は固定するため、既にＢＭＰＲＡＭ７に格納された内部ＢＭＰデータＤ３を選択ＢＭＰデータＤ２１として用いる内部ＢＭＰデータ伝搬ルートＲ２を選択することが望ましい。この際、前述したように、外部ＳＤＲＡＭ２への電源供給をオフにすることができる。
【００４３】
このように、実施の形態１のビットマップ表示制御装置１１及びビットマップ表示制御部１１を有するＳｏＣ８１では、ＣＰＵ１のセレクタ制御信号ＳＣ１に基づくセレクタ８の選択動作によって、待機状態時は内部のＢＭＰＲＡＭ７から得られる内部ＢＭＰデータＤ３を選択ＢＭＰデータＤ２１として用いることができる。その結果、待機状態時は、外部ＳＤＲＡＭ２とのアクセスが不要となる。
【００４４】
例えば、ＶＦモード（ビューファインダーモード）である、ＣＣＤから入力されるデータをＬＣＤ７５に表示する場合は、ＢＭＰデータの変化はほとんどないため、待機状態とすることができる。
【００４５】
外部ＳＤＲＡＭ２による消費電力はビットマップ表示制御部１１がＤＳＣに用いられる場合、すなわち、ＳｏＣ８１（ビットマップ表示制御部１１）及び外部ＳＤＲＡＭ２を含むＤＳＣに用いられる場合、全体の約１／３を占めるため、外部ＳＤＲＡＭ２への電源供給を遮断することによる低消費電力化効果は大きい。
【００４６】
また、表示コントローラ２１はＢＭＰ用カラーパレット５及び重ね合わせ回路６によって実画像データＤ１とＢＭＰ画像データＤ５１とを合成してオンスクリーンデータＯＳＤを得ることができる。したがって、待機状態時に外部ＳＤＲＡＭ２の電源供給を遮断する等により、オンスクリーンデータＯＳＤが出力可能なビットマップ表示制御部１１において、ビットマップ表示制御部１１（ＳｏＣ８１）及び外部ＳＤＲＡＭ２を含むＤＳＣ等の装置における低消費電力化を図ることが出来る効果を奏する。
【００４７】
また、ＤＳＣ等の使われ方は、その多くは「構図を決める」等の待機状態に該当する処理が多く、シャッターを切って撮像する動作の占める割合は非常に少ないため、ＤＳＣ等に用いられるビットマップ表示制御部１１において、待機状態時の低消費電力化を図る効果は大変大きい。例えば、ＤＳＣにおける使用状況の割合は概略でＶＦモードが7割、それ以外の撮影、再生モードが残りの3割程度を占めていると言われている。
【００４８】
なお、外部ＳＤＲＡＭ２への電源供給を遮断しても、図２で示したように、実画像データは外部ＳＤＲＡＭ２を介することなく取り込まれるため、ＶＦモード等の待機状態に何ら支障を来すことはない。
【００４９】
さらに、静止画再生モード時も待機状態とすることにより、外部ＳＤＲＡＭ２からのＢＭＰデータ取得負荷が減るため、外部バスであるバス２６を用いる他の処理の追加、高速化が可能となる効果を奏する。
【００５０】
＜実施の形態２＞
図３はこの発明の実施の形態２であるＯＳＤ装置内のビットマップ表示制御装置１２及びその周辺構成を示すブロック図である。
【００５１】
同図に示すように、ＳｏＣ８２（画像表示制御装置）内にビットマップ表示制御部１２、画像処理部７４及びバス２７が設けられる。ＳｏＣ８２は出力端子５４を介して電源制御回路５５に外部出力信号を出力することができ、入出力端子５６からバス２６を介して外部ＳＤＲＡＭ２と接続される。
【００５２】
ビットマップ表示制御装置１２はＣＰＵ１、表示コントローラ２２及び切替回路３２を主要部として備える。なお、切替回路３２は後述するが表示コントローラ２２内の構成の一部を共有する。
【００５３】
ビットマップ表示制御装置１２はバス２７、入出力端子５６及びバス２６を介して外部ＳＤＲＡＭ２とデータ送受信可能に接続される。
【００５４】
表示コントローラ２２内において、ＢＭＰ用バッファ３は外部ＳＤＲＡＭ２よりバス２６を介してＢＭＰデータをバッファリングして、外部ＢＭＰデータＤ２としてセレクタ８に出力するとともに、内部転送用外部ＢＭＰデータＤ２ｉとして切替回路３２におけるデータ伸長圧縮回路１７内のデータ圧縮部１８に転送する。
【００５５】
データ圧縮部１８は、ＢＭＰエンコードビット３５が圧縮を指示する要圧縮状態（“１”）である場合、内部転送用外部ＢＭＰデータＤ２ｉを圧縮して内部転送用圧縮ＢＭＰデータＤ４ｉ（内部圧縮ビットマップデータ）をＢＭＰＲＡＭ１６（圧縮データ用内部メモリ）に出力する。
【００５６】
ＢＭＰエンコードビット３５は新たに入力される１フレーム分の内部転送用外部ＢＭＰデータＤ２ｉに対する圧縮が必要な場合に要圧縮状態に設定され、必要がない場合に不要圧縮状態（“０”）に設定される。すなわち、データ圧縮部１８はＢＭＰエンコードビット３５が不要圧縮状態の場合、圧縮処理を行わない。
【００５７】
内部転送用外部ＢＭＰデータＤ２ｉに対する１フレーム分の圧縮処理を終了すると、エンコード正常終了ビット３６をセット状態（“１”）に設定する。なお、ＢＭＰエンコードビット３５は初期設定時あるいは新たな内部転送用外部ＢＭＰデータＤ２ｉに対し圧縮が必要な場合ににリセット状態（“０”）に設定される。
【００５８】
ＢＭＰＲＡＭ１６は内部転送用圧縮ＢＭＰデータＤ４ｉを格納すれば十分であるため、実施の形態１のＢＭＰＲＡＭ７より容量が少なく例えば２４Ｋバイト程度の容量を有する。
【００５９】
ＢＭＰＲＡＭ１６は内部転送用圧縮ＢＭＰデータＤ４ｉを格納し、格納データを出力用圧縮ＢＭＰデータＤ４ｏ（内部圧縮ビットマップデータ）としてデータ伸長圧縮回路１７内のデータ伸長部１９に出力する。データ伸長部１９は出力用圧縮ＢＭＰデータＤ４ｏを伸長して内部転送用外部ＢＭＰデータＤ２ｉと等価な伸長後ＢＭＰデータＤ５（内部伸長ビットマップデータ）をセレクタ８（第１のセレクタ）に出力する。
【００６０】
セレクタ８はＣＰＵ１からのセレクタ制御信号ＳＣ２に従い伸長後ＢＭＰデータＤ５及び外部ＢＭＰデータＤ２のうち一方のデータを選択ＢＭＰデータＤ２２としてＢＭＰ用カラーパレット５に出力する。
【００６１】
ＢＭＰ用カラーパレット５は選択ＢＭＰデータＤ２２に基づき色指定処理を行って得られるＢＭＰ画像データＤ５２を重ね合わせ回路６に出力する。
【００６２】
画像表示用バッファ４は実施の形態１と同様、バス２７を介して実画像データをバッファリングして、実画像データＤ１として重ね合わせ回路６に出力する。重ね合わせ回路６はＢＭＰ画像データＤ５２と実画像データＤ１とを合成してオンスクリーンデータＯＳＤを得る。
【００６３】
なお、実施の形態２のビットマップ表示制御装置１２を含むＯＳＤ装置の全体構成は図２と同様であり、図２のＳｏＣ９がＳｏＣ８２に相当し、ビットマップ表示制御装置１０が実施の形態２のビットマップ表示制御装置１２に相当し、表示コントローラ２０が実施の形態２の表示コントローラ２２に相当し、ＢＭＰＲＡＭ７に代えてＢＭＰＲＡＭ１６が用いられる。
【００６４】
図３に戻って、ＣＰＵ１は図２で示した使用状態認識部３０よりモード信号ＳＭを受け、モード信号ＳＭが待機状態を指示し、かつ、エンコード正常終了ビット３６がセット状態である（第２のモード）とき、選択ＢＭＰデータＤ２２として伸長後ＢＭＰデータＤ５の選択を指示するするセレクタ制御信号ＳＣ２を与える。
【００６５】
一方、ＣＰＵ１は、モード信号ＳＭが使用状態を指示するとき、あるいはエンコード正常終了ビット３６がリセット状態（第１のモード）のとき、選択ＢＭＰデータＤ２２として外部ＢＭＰデータＤ２の選択を指示するするセレクタ制御信号ＳＣ２を与える。
【００６６】
また、ＣＰＵ１は、モード信号ＳＭが使用状態から待機状態への指示内容変化時にＢＭＰエンコードビット３５を要圧縮状態に設定するとともに、エンコード正常終了ビット３６をリセット状態に設定する。さらに、ＣＰＵ１はエンコード正常終了ビット３６がセット状態であることを認識すると、ＢＭＰエンコードビット３５を不要圧縮状態に設定する。
【００６７】
したがって、セレクタ８はモード信号ＳＭに基づき使用状態時あるいはデータ圧縮部１８による圧縮未完了時である第１のモード時には外部ＢＭＰデータＤ２を選択ＢＭＰデータＤ２２として選択し、待機状態時でかつ圧縮完了時である第２のモード時には伸長後ＢＭＰデータＤ５を選択ＢＭＰデータＤ２２として選択する。
【００６８】
実施の形態１で説明したように、使用状態時には外部ＢＭＰデータＤ２を選択ＢＭＰデータＤ２２として用いる外部ＢＭＰデータ伝搬ルートＲ１を選択する必要がある。また、データ圧縮部１８による圧縮未完了時には伸長後ＢＭＰデータＤ５を出力するまで時間を要するため、応答性を考慮すると外部ＢＭＰデータＤ２を選択ＢＭＰデータＤ２２として用いる方が望ましい。よって、これらの場合は、上記第１のモードとしている。
【００６９】
一方、待機状態時でかつ圧縮完了時にはＢＭＰデータの内容は固定するため、既にＢＭＰＲＡＭ１６から格納された出力用圧縮ＢＭＰデータＤ４ｏをデータ伸長部１９で伸長して得られる伸長後ＢＭＰデータＤ５を選択ＢＭＰデータＤ２２として用いる圧縮・伸長内部ＢＭＰデータ伝搬ルートＲ４を選択することが望ましい。
【００７０】
よって、これらの場合は上記第２のモード時としている。したがって、上記第２のモード時は、実施の形態１と同様、外部ＳＤＲＡＭ２への電源供給をオフにすることができる。
【００７１】
このように、実施の形態２のビットマップ表示制御装置１２では、待機状態時でかつデータ圧縮部１８による圧縮完了時には、内部のＢＭＰＲＡＭ１６から得られる出力用圧縮ＢＭＰデータＤ４ｏに基づく伸長後ＢＭＰデータＤ５を選択ＢＭＰデータＤ２２として用いることにより、外部ＳＤＲＡＭ２とのアクセスが不要となる。以下、図３を参照して具体例を説明する。セレクタ制御信号ＳＣ２は外部ＳＤＲＡＭ２とのアクセスが不要であることを等価的に示す信号である。したがって、セレクタ制御信号ＳＣ２を出力回路５３に出力し、出力回路５３から外部ＳＤＲＡＭ２への電源供給停止を指示する外部出力信号を出力端子５４を介してＳｏＣ８２の外部の電源制御回路５５に出力することができる。
【００７２】
その結果、実施の形態１と同様、上述した電源制御回路５５の制御下等により、待機状態時に外部ＳＤＲＡＭ２の電源供給を遮断する等によりビットマップ表示制御装置１２（ＳｏＣ８２）及び外部ＳＤＲＡＭ２を含むＤＳＣ等の低消費電力化を図ることが出来る。
【００７３】
さらに、実施の形態１と同様、静止画再生モード時も待機状態とすることにより、外部ＳＤＲＡＭ２からのＢＭＰデータ取得負荷が減るため、外部バスであるバス２６を用いる他の処理の追加、高速化が可能となる効果を奏する。
【００７４】
加えて、実施の形態２のビットマップ表示制御装置１２内のＢＭＰＲＡＭ１６は出力用圧縮ＢＭＰデータＤ４ｏ（内部転送用圧縮ＢＭＰデータＤ４ｉ）を格納する容量で済ますことができ、内部メモリの低容量化を実現することができる。
【００７５】
さらに、データ圧縮部１８は、選択ＢＭＰデータＤ２２として外部ＢＭＰデータＤ２を選択中において、内部転送用外部ＢＭＰデータＤ２ｉに対する圧縮動作を並行して行っているため、応答性及び低消費電力化の双方を考慮して選択ＢＭＰデータＤ２２を出力することができる。
【００７６】
（データ圧縮部１８による圧縮内容）
図４は圧縮対象となるＢＭＰデータによって規定される表示画面例を示す説明図である。同図に示すように、表示画面４０内において、表示アイコン４１〜４９が所定位置に表示されること規定したのがＢＭＰデータである。また、表示アイコン４１〜４９が表示されない領域は透過領域となり、実画像データで規定される実画像が表示されることになる。
【００７７】
図４に示すように、表示画面４０内において表示アイコン４１〜４９が表示されていない透過領域の割合は比較的高く、この点に着目してデータ圧縮部１８は圧縮処理を行う。
【００７８】
図５は表示画面４０に対して圧縮処理内容を垂直位置Ｖによって分類した例を示す説明図である。同図に示すように、表示アイコン４１〜４９のいずれかが存在する垂直位置Ｖに該当する領域を第１圧縮適用領域５１とする。すなわち、外部ＢＭＰデータＤ２（Ｄ２ｉ）が表示アイコンの少なくとも一部を規定したピクセルデータが存在する第１の垂直位置を含む領域が第１圧縮適用領域５１となる。
【００７９】
一方、表示アイコン４１〜４９のいずれもが存在しない垂直位置Ｖに対応する領域を第２圧縮適用領域５２とする。すなわち、外部ＢＭＰデータＤ２（Ｄ２ｉ）が表示アイコンでなく透過領域を規定するピクセルデータのみからなる第２の垂直位置を含む領域が第２圧縮適用領域５２となる。
【００８０】
データ圧縮部１８は、内部転送用外部ＢＭＰデータＤ２ｉ（外部ＢＭＰデータＤ２と同内容）で規定された表示画面４０において、第１圧縮適用領域５１と第２圧縮適用領域５２とに対してそれぞれ異なる圧縮方式を採用する。
【００８１】
（第１の圧縮方式）
まず、第１圧縮適用領域５１に対して行う第１の圧縮方式について説明する。図６はデータ圧縮部１８による第１の圧縮方式の内容を示す説明図である。同図の(a) に示すように、第１圧縮適用領域５１内の表示アイコン４４の一部である部分表示アイコン４４ａ（１６×１６ピクセル）に対する圧縮内容を同図に(b) に示している。
【００８２】
図６の(b) に示すように、垂直位置Ｖが垂直位置ｖ１のラインでは全て透過領域であるため、透過領域であることを示す上位４ビットが“００００”となり、透過領域が水平方向に連続するピクセル数を示す下位４ビットが“００００”（最大値１６ピクセル）となる。その結果、垂直位置ｖ１においては１バイト（１Ｂ）の情報量に圧縮することができる。
【００８３】
垂直位置Ｖが垂直位置ｖ２のラインでは図中左から、(1) 連続する４ピクセルが透過町域、(2) 連続する２ピクセルが第１色（色の深さ“１１０１”）、(3) 連続する４ピクセルが第２色（色の深さ“００１０”）、(4) 連続する２ピクセルが上記第１色、(5) 連続する４ピクセルが透過領域となっている。
【００８４】
この場合、上記(1)，(5)の連続する４ピクセルの透過状態それぞれに対応して、上位４ビットが透過を示す“００００”となり、下位４ビットが４ピクセルを示す“０１００となる。また、上記(2)，(4)の連続する２ピクセルの第１色それぞれに対応して、上位４ビットが上記第１色を示す“１１０１”となり、下位４ビットが２ピクセルを示す“００１０”となる。そして、上記(3)の連続する４ピクセルの第２色に対応して、上位４ビットが上記第２色を示す“００１０”となり、下位４ビットが４ピクセルを示す“０１００”となる。その結果、垂直位置ｖ２においては５バイト（５Ｂ）の情報量に圧縮することができる。
【００８５】
垂直位置Ｖが垂直位置ｖ３のラインでは図中左から、(1) 連続する４ピクセルが透過領域、(2) 連続する２ピクセルが上記第１色、(3) 連続する４ピクセルが上記第２色、(4) 連続する６ピクセルが上記第１色となっている。
【００８６】
この場合、上記(1)の連続する４ピクセルの透過状態に対応して、上位４ビットが透過を示す“００００”となり、下位４ビットが４ピクセルを示す“０１００となる。上記(2)の連続する２ピクセルの上記第１色に対応して、上位４ビットが上記第１色を示す“１１０１”となり、下位４ビットが２ピクセルを示す“００１０”となる。上記(3)の連続する４ピクセルの上記第２色に対応して、上位４ビットが上記第２色を示す“００１０”となり、下位４ビットが４ピクセルを示す“０１００”となる。上記(4)の連続する６ピクセルの上記第１色に対応して、上位４ビットが上記第１色を示す“１１０１”となり、下位４ビットが６ピクセルを示す“０１１０”となる。その結果、垂直位置ｖ３においては４バイト（４Ｂ）の情報量に圧縮することができる。
【００８７】
垂直位置Ｖが垂直位置ｖ４のラインでは図中左から、(1) 連続する４ピクセルが透過、(2) 連続する１２ピクセルが上記第１色となっている。
【００８８】
この場合、上記(1)の連続する４ピクセルの透過状態に対応して、上位４ビットが透過を示す“００００”となり、下位４ビットが４ピクセルを示す“０１００となる。上記(2)の連続する１２ピクセルの上記第１色に対応して、上位４ビットが上記第１色を示す“１１０１”となり、下位４ビットが１２ピクセルを示す“１１００”となる。その結果、垂直位置ｖ４においては２バイト（２Ｂ）の情報量に圧縮することができる。
【００８９】
このように、データ圧縮部１８は、表示アイコン４１〜４９が表示される第１圧縮適用領域５１に対しては第１の圧縮方式が用いて圧縮処理を行う。
【００９０】
（第２の圧縮方式）
次に、第２圧縮適用領域５２に対して行う第２の圧縮方式について説明する。図７はデータ圧縮部１８による第２の圧縮方式の内容を示す説明図である。
【００９１】
図７の(a) に示すように、圧縮前の内部転送用外部ＢＭＰデータＤ２ｉは、垂直位置Ｖ毎に６４０ピクセルで構成される、内部転送用外部ＢＭＰデータＤ２ｉは各ピクセル毎に１バイトの色情報を有するため、一単位の垂直位置Ｖに対応して６４０バイト構成のカラーパレットＣＰ２が規定される。しかしながら、第２圧縮適用領域５２では全て透過領域であるため、カラーパレットＣＰ２の内容はすべて同じ内容である。
【００９２】
そこで、図７の(b) に示すように、所定の垂直位置Ｖが全て透過領域の場合、上位４ビット及び下位４ビットとして共に固定値の透過フラグＦ２１及び全透過終了フラグＦ２２とからなる、１バイトの圧縮ピクセルデータＰＤ２に圧縮することができる。なお、データ圧縮部１８は第１の圧縮方式と第２の圧縮方式とを選択的に用いているため、上記固定値は第１の圧縮方式では得ることができない値に設定する必要がある。
【００９３】
このように、データ圧縮部１８は、第２圧縮適用領域５２に対して第２の圧縮方式を適用することにより、一単位の垂直位置Ｖに対し１バイトの圧縮ピクセルデータＰＤ２に圧縮することができる。その結果、圧縮率を大幅に高めた圧縮処理を行うことができる効果を奏する。
【００９４】
上述したように、データ圧縮部１８は、第１圧縮適用領域５１に対して第１の圧縮方式を採用し、第２圧縮適用領域５２に対し第２の圧縮方式を採用することにより、内部転送用外部ＢＭＰデータＤ２ｉに対し効率的に圧縮された内部転送用圧縮ＢＭＰデータＤ４ｉを得ることができる。
【００９５】
（第３の圧縮方式）
次に、第１圧縮適用領域５１に対して第１の圧縮方式に代えて行う、第１の圧縮方式の改良方式である第３の圧縮方式について説明する。図８はデータ圧縮部１８による第３の圧縮方式の処理内容（その１）を示す説明図である。なお、第３の圧縮方式は第１圧縮適用領域５１に対して行う圧縮方式であり、第１の圧縮方式の改良方式となる方式である。
【００９６】
図８の(a) に示すように、例えば、内部転送用外部ＢＭＰデータＤ２ｉは、カラーパレットＣＰ３０〜ＣＰ３４からなる構成を呈している。しかし、同図の(a) に示すように、第１圧縮適用領域５１においても同じ内容のカラーパレットＣＰ３０が２５６バイトと多く連続する場合がある。この場合、第１の圧縮方式に代えて以下で説明する第３の圧縮方式を採用することが有効になる。以下、第３の圧縮方式内容の詳細を説明する。
【００９７】
図８の(b) に示すように、第３の圧縮方式を構成する一単位の圧縮ピクセルデータＰＤ３は、カラーパレットフラグＦ３１（第１のフラグ）、レングスフラグＦ３２（第２のフラグ）及び連続回数フラグＦ３３から構成される。カラーパレットフラグＦ３１は第１の圧縮方式の上位４ビットに相当し色の深さ（色情報）を指示する。レングスフラグＦ３２は第１の圧縮方式の下位４ビットに相当し水平方向に連続するピクセル数を指示する。カラーパレットフラグＦ３１及びレングスフラグＦ３２とにより第１の圧縮方式と等価な基本圧縮データを構成する。
【００９８】
連続回数フラグＦ３３は同一内容を指示する基本圧縮データ（カラーパレットフラグＦ３１＋レングスフラグＦ３２）の連続する回数を８ビット（最大２５６）で指示する。なお、連続回数フラグＦ３３はレングスフラグＦ３２が１６ピクセル（“００００”）を指示する場合のみ付加されるフラグである。すなわち、圧縮ピクセルデータＰＤ３はカラーパレットフラグＦ３１及びレングスフラグＦ３２のみから構成される場合と、カラーパレットフラグＦ３１、レングスフラグＦ３２及び連続回数フラグＦ３３から構成される場合とがある。
【００９９】
このような第３の圧縮方式を採用すると、連続する２５６バイトのカラーパレットＣＰ３０に対し、２バイトの圧縮ピクセルデータＰＤ３に圧縮することができる。すなわち、カラーパレットフラグＦ３１としてカラーパレットＣＰ３０に対応する色の深さを規定し、レングスフラグＦ３２として１６ピクセル（“００００”）を規定する。そして、連続回数フラグＦ３３として連続回数１６（“０００１００００”）を規定することにより、カラーパレットＣＰ３０が２５６（１６×１６）ピクセル連続表示されることを２バイトの圧縮ピクセルデータＰＤ３に圧縮することができる。
【０１００】
図９は第３の圧縮方式の処理内容（その２）を示す説明図である。同図の(a) に示すように、第１圧縮適用領域５１内の表示アイコン４５の一部である部分表示アイコン４５ａ（１６×１６ピクセル）に対する圧縮内容を同図に(b) に示している。
【０１０１】
図９の(b) に示すように、垂直位置Ｖが垂直位置ｖ５のラインでは図中左から、(1) 連続する４ピクセルが透過領域、(2) 連続する２ピクセルが上記第１色（色の深さ“１１０１”）、(3) 連続する４ピクセルが上記第２色（色の深さ“００１０”）、(4) 連続する２ピクセルが上記第１色、(5) 連続する４ピクセルが透過領域となっている。
【０１０２】
まず、垂直位置ｖ５のラインに対し上述した第１の圧縮方式を採用した場合を説明する。この場合、図６の(b) で示した垂直位置ｖ２における圧縮と同様に５バイトに圧縮することができる。また、垂直位置ｖ５は部分表示アイコン４５ａ以外の領域は全て透過状態となる。すなわち、残り６２４ピクセルは全て１６ピクセル連続する透過領域として圧縮することができるため、第１の圧縮方式により最大圧縮効果の１／１６に圧縮して３９バイトとなる。その結果、第１の圧縮方式は垂直位置ｖ５に対し計４４（５＋３９）バイトに圧縮された内部転送用圧縮ＢＭＰデータＤ４ｉを得ることができる。
【０１０３】
次に、垂直位置ｖ５のラインに対した第３の圧縮方式を採用した場合を説明する。この場合、部分表示アイコン４５ａに対し上記(1)〜(5)はすべて同一色（透過領域を含む）が１５ピクセル以下で連続するため、連続回数フラグＦ３３を用いることなく、カラーパレットフラグＦ３１及びレングスフラグＦ３２を用いて圧縮される。すなわち、上記第１の圧縮方式と等価な圧縮処理が行われることになるため、垂直位置ｖ５の部分表示アイコン４５ａ部分は５バイトに圧縮される。
【０１０４】
一方、残り６２４ピクセルは全て１６ピクセル連続する透過状態となるため、第３の圧縮方式により部分表示アイコン４５ａの図中左側と図中右側それぞれに関し、一単位の圧縮ピクセルデータＰＤ３に圧縮することができる。例えば、部分表示アイコン４５ａの図中左側の垂直位置ｖ５の透過状態が５１２ピクセル存在した場合、カラーパレットフラグＦ３１を“００００”、レングスフラグＦ３２を“００００”（１６ピクセル），連続回数フラグＦ３３を“００１０００００”（３２回）とすることができる。すなわち、残り６２４ピクセルに対し、部分表示アイコン４５ａの図中左右に２単位の圧縮ピクセルデータＰＤ３である４バイトに圧縮することができる。その結果、第３の圧縮方式は垂直位置ｖ５に対し計９（５＋４）バイトに圧縮された内部転送用圧縮ＢＭＰデータＤ４ｉを得ることができる。
【０１０５】
このように、データ圧縮部１８は第１の圧縮方式を改良した第３の圧縮方式を採用して第１圧縮適用領域５１に対する圧縮処理を行うことにより、さらに、圧縮率を高めることができる。その結果、ＢＭＰＲＡＭ１６の容量のさらなる低減化を図ることができる。
【０１０６】
＜実施の形態３＞
図１０はこの発明の実施の形態３であるＯＳＤ装置内のビットマップ表示制御装置１３及びその周辺構成を示すブロック図である。
【０１０７】
同図に示すように、ＳｏＣ８３（画像表示制御装置）内にビットマップ表示制御部１３、画像処理部７４及びバス２７が設けられる。ＳｏＣ８３は出力端子５４を介して電源制御回路５５に外部出力信号を出力することができ、入出力端子５６からバス２６を介して外部ＳＤＲＡＭ２と接続される。
【０１０８】
ビットマップ表示制御装置１３はＣＰＵ１、表示コントローラ２３及び切替回路３３を主要部として備える。なお、切替回路３３は後述するが表示コントローラ２３内の構成の一部を共有する。
【０１０９】
ビットマップ表示制御装置１３はバス２７、入出力端子５６及びバス２６を介して外部ＳＤＲＡＭ２とデータ送受信可能に接続される。
【０１１０】
表示コントローラ２３内において、ＢＭＰ用バッファ３は外部ＳＤＲＡＭ２よりバス２６を介してＢＭＰデータをバッファリングして、内部転送用外部ＢＭＰデータＤ２ｉとして切替回路３３におけるデータ伸長圧縮回路１７内のデータ圧縮部１８に転送する。
【０１１１】
データ圧縮部１８は、ＢＭＰエンコードビット３５が要圧縮状態を指示するとき、内部転送用外部ＢＭＰデータＤ２ｉを圧縮して内部転送用圧縮ＢＭＰデータＤ４ｉをＢＭＰＲＡＭ１６に出力する。さらに、内部転送用圧縮ＢＭＰデータＤ４ｉの出力を終えるとＢＭＰエンコードビット３５を不要圧縮状態に設定する。
【０１１２】
ＢＭＰＲＡＭ１６は内部転送用圧縮ＢＭＰデータＤ４ｉを格納し、格納データを出力用圧縮ＢＭＰデータＤ４ｏとしてデータ伸長圧縮回路１７内のデータ伸長部１９に出力する。データ伸長部１９は出力用圧縮ＢＭＰデータＤ４ｏを伸長して内部転送用外部ＢＭＰデータＤ２ｉと等価な伸長後ＢＭＰデータＤ５を選択ＢＭＰデータＤ２３としてＢＭＰ用カラーパレット５に出力する。
【０１１３】
なお、ＣＰＵ１、ＢＭＰＲＡＭ１６、データ伸長圧縮回路１７及びＢＭＰエンコードビット３５による上述した以外の圧縮処理は実施の形態２と同様であるため説明を省略する。
【０１１４】
ＢＭＰ用カラーパレット５は選択ＢＭＰデータＤ２３に基づき色指定処理を行って得られるＢＭＰ画像データＤ５３を重ね合わせ回路６に出力する。
【０１１５】
画像表示用バッファ４は実施の形態１及び実施の形態２と同様、バス２７を介して実画像データをバッファリングして、実画像データＤ１として重ね合わせ回路６に出力する。
【０１１６】
重ね合わせ回路６はＢＭＰ画像データＤ５３と実画像データＤ１とを合成してオンスクリーンデータＯＳＤを得る。
【０１１７】
なお、実施の形態３のビットマップ表示制御装置１３を含むＯＳＤ装置の全体構成は図２と同様であり、図２のＳｏＣ９がＳｏＣ８３に相当し、ビットマップ表示制御装置１０が実施の形態３のビットマップ表示制御装置１３に相当し、表示コントローラ２０が実施の形態３の表示コントローラ２３に相当し、ＢＭＰＲＡＭ７に代えてＢＭＰＲＡＭ１６が用いられる。
【０１１８】
図１０に戻って、実施の形態３においては、ＣＰＵ１はＢＭＰデータの選択制御は行わない。すなわち、常に、選択ＢＭＰデータＤ２３としてデータ伸長圧縮回路１７及びＢＭＰＲＡＭ１６を用いて圧縮伸長された伸長後ＢＭＰデータＤ５が用いられる。
【０１１９】
このように、実施の形態３のビットマップ表示制御装置１３では、待機状態時においては、内部のＢＭＰＲＡＭ１６から得られる出力用圧縮ＢＭＰデータＤ４ｏに基づく伸長後ＢＭＰデータＤ５を選択ＢＭＰデータＤ２３として用いることにより、外部ＳＤＲＡＭ２とのアクセスが不要となる。以下、図１０を参照して具体例を説明する。ＣＰＵ１が現状モードを指示する制御信号ＳＣ３を外部に出力する構成が考えられる。すなわち、制御信号ＳＣ３が第２のモードを指示する場合は伸長後ＢＭＰデータＤ５を決定ＢＭＰデータＤ２３として用いており、外部ＳＤＲＡＭ２とのアクセスが不要であることを等価的に示す信号となる。したがって、制御信号ＳＣ３を出力回路５３に出力し、出力回路５３から外部ＳＤＲＡＭ２への電源供給停止を指示する外部出力信号を出力端子５４を介してＳｏＣ８３の外部の電源制御回路５５に出力することができる。
【０１２０】
その結果、実施の形態１と同様、上述した電源制御回路５５の制御下等により、待機状態時に外部ＳＤＲＡＭ２の電源供給を遮断する等によりビットマップ表示制御装置１３（ＳｏＣ８３）及び外部ＳＤＲＡＭ２を含むＤＳＣ等の低消費電力化を図ることが出来る。
【０１２１】
さらに、実施の形態１及び実施の形態２と同様、静止画再生モード時も待機状態とすることにより、外部ＳＤＲＡＭ２からのＢＭＰデータ取得負荷が減るため、外部バスであるバス２６を用いる他の処理の追加、高速化が可能となる効果を奏する。
【０１２２】
さらに、実施の形態３のビットマップ表示制御装置１３では、常に伸長後ＢＭＰデータＤ５を選択ＢＭＰデータＤ２３として用いる構成を呈しているため、実施の形態２と比較して、セレクタ８及びエンコード正常終了ビット３６等の構成要素を省略できる分、回路構成の簡略化を図ることができる。
【０１２３】
ただし、常に選択ＢＭＰデータＤ２３として伸長後ＢＭＰデータＤ５を出力するため、実施の形態２のビットマップ表示制御装置１２と比較して、新たな外部ＢＭＰデータＤ２の入力時に１フレーム分の圧縮・伸長分の応答性が劣る。
【０１２４】
＜実施の形態４＞
図１１はこの発明の実施の形態４であるＯＳＤ装置内のビットマップ表示制御装置１４及びその周辺構成を示すブロック図である。
【０１２５】
同図に示すように、ＳｏＣ８４（画像表示制御装置）内にビットマップ表示制御部１４、画像処理部７４及びバス２７が設けられる。ＳｏＣ８４は出力端子５４を介して電源制御回路５５に外部出力信号を出力することができ、入出力端子５６からバス２６を介して外部ＳＤＲＡＭ２と接続される。
【０１２６】
ビットマップ表示制御装置１４はＣＰＵ１、表示コントローラ２４及び切替回路３４を主要部として備える。なお、切替回路３４は後述するが表示コントローラ２４内の構成の一部を共有する。
【０１２７】
ビットマップ表示制御装置１４はバス２７、入出力端子５６及びバス２６を介して外部ＳＤＲＡＭ２とデータ送受信可能に接続される。
【０１２８】
表示コントローラ２４内において、ＢＭＰ用バッファ３は外部ＳＤＲＡＭ２よりバス２６を介してＢＭＰデータをバッファリングして、外部ＢＭＰデータＤ２としてセレクタ２９に出力するとともに、内部転送用外部ＢＭＰデータＤ２ｉとして切替回路３４におけるデータ伸長圧縮回路１７内のデータ圧縮部１８に転送する。
【０１２９】
データ圧縮部１８は、実施の形態２と同様、ＢＭＰエンコードビット３５が圧縮を指示する要圧縮状態である場合、内部転送用外部ＢＭＰデータＤ２ｉを圧縮して内部転送用圧縮ＢＭＰデータＤ４ｉをＢＭＰＲＡＭ１６に出力する。
【０１３０】
内部転送用外部ＢＭＰデータＤ２ｉに対する圧縮処理を終了すると、エンコード正常終了ビット３６をセット状態に設定する。なお、エンコード正常終了ビット３６は初期設定時あるいは新たな内部転送用外部ＢＭＰデータＤ２ｉに対し圧縮が必要な場合ににリセット状態に設定される。
【０１３１】
ＢＭＰＲＡＭ１６は内部転送用圧縮ＢＭＰデータＤ４ｉを格納し、格納データを出力用圧縮ＢＭＰデータＤ４ｏとしてデータ伸長圧縮回路１７内のデータ伸長部１９に出力する。データ伸長部１９は出力用圧縮ＢＭＰデータＤ４ｏを伸長して内部転送用外部ＢＭＰデータＤ２ｉと等価な伸長後ＢＭＰデータＤ５をセレクタ２８（第２のセレクタ）に出力する。
【０１３２】
切替回路３４はＢＭＰＲＡＭ１６以外に非圧縮ＢＭＰＲＡＭ１５（非圧縮用内部メモリ）を別途有している。非圧縮ＢＭＰＲＡＭ１５はＣＰＵ１から１フレーム内の一部における可変度合の高い可変表示アイコンを規定するデータ受け、非圧縮ＢＭＰ部分データＤ６として格納している。そして、非圧縮ＢＭＰＲＡＭ１５は非圧縮ＢＭＰ部分データＤ６をセレクタ２８に出力する。このように、非圧縮ＢＭＰ部分データＤ６は内部ビットマップデータの一部を規定した部分内部ビットマップデータとなる。
【０１３３】
図１２は非圧縮ＢＭＰＲＡＭ１５に格納された非圧縮ＢＭＰ部分データＤ６で規定される可変表示アイコンを含む表示画面を示す説明図である。
【０１３４】
伸長後ＢＭＰデータＤ５が図４で示す表示画面４０を規定している場合、使用状態となり表示アイコン４９を可変表示アイコン５０に変更した表示画面４０Ｃ（図１２参照）を規定するＢＭＰデータが必要な場合を考える。この場合、伸長後ＢＭＰデータＤ５のうち、変更を要するのは可変表示アイコン５０（及びその近傍）のＢＭＰデータのみである。
【０１３５】
そこで、可変表示アイコン５０（及びその近傍）を規定するＢＭＰデータのみを非圧縮ＢＭＰ部分データＤ６として、ＣＰＵ１から非圧縮ＢＭＰＲＡＭ１５に格納しておくことにより、ＢＭＰＲＡＭ１６に格納された伸長後ＢＭＰデータＤ５を変更することなく十分に活用することができる。
【０１３６】
すなわち、ＣＰＵ１の制御下で、可変表示アイコン５０を表示するタイミングのみ、非圧縮ＢＭＰ部分データＤ６を選択内部ＢＭＰデータＤ２８として出力し、それ以外のタイミングで伸長後ＢＭＰデータＤ５を出力することにより、選択内部ＢＭＰデータＤ２８は表示画面４０Ｃを規定したＢＭＰデータとなる。その結果、図４の表示画面４０から図１２の表示画面４０Ｃに変更する必要が生じても、外部ＳＤＲＡＭ２から新たに外部ＢＭＰデータＤ２を読み出す必要はなくなる。
【０１３７】
セレクタ２８はＣＰＵ１からのセレクタ制御信号ＳＣ４１（第１の制御信号）に従い、非圧縮ＢＭＰ部分データＤ６及び伸長後ＢＭＰデータＤ５のうち、一方のデータを選択内部ＢＭＰデータＤ２８としてＢＭＰ用カラーパレット５に出力する。
【０１３８】
セレクタ２９はＣＰＵ１からのセレクタ制御信号ＳＣ４２（第２の制御信号）に従い、選択内部ＢＭＰデータＤ２８及び外部ＢＭＰデータＤ２のうち一方のデータを選択ＢＭＰデータＤ２４としてＢＭＰ用カラーパレット５に出力する。
【０１３９】
ＢＭＰ用カラーパレット５は選択ＢＭＰデータＤ２４に基づき色指定処理を行って得られるＢＭＰ画像データＤ５２を重ね合わせ回路６に出力する。
【０１４０】
画像表示用バッファ４は実施の形態１〜実施の形態３と同様、バス２７を介して実画像データをバッファリングして、実画像データＤ１として重ね合わせ回路６に出力する。重ね合わせ回路６はＢＭＰ画像データＤ５４と実画像データＤ１とを合成してオンスクリーンデータＯＳＤを得る。
【０１４１】
なお、実施の形態４のビットマップ表示制御装置１４を含むＯＳＤ装置の全体構成は図２と同様であり、図２のＳｏＣ９がＳｏＣ８４に相当し、ビットマップ表示制御装置１０が実施の形態４のビットマップ表示制御装置１４に相当し、表示コントローラ２０が実施の形態４の表示コントローラ２４に相当し、ＢＭＰＲＡＭ７に代えてＢＭＰＲＡＭ１６及び非圧縮ＢＭＰＲＡＭ１５が用いられる。
【０１４２】
図１１に戻って、ＣＰＵ１は図２で示した使用状態認識部３０よりモード信号ＳＭを受け、モード信号ＳＭが待機状態を指示し、かつ、エンコード正常終了ビット３６がセット状態である（第２のモード）とき、選択ＢＭＰデータＤ２４として選択内部ＢＭＰデータＤ２８の選択を指示するするセレクタ制御信号ＳＣ４２をセレクタ２９に対し与える。さらに、伸長後ＢＭＰデータＤ５の選択を指示するセレクタ制御信号ＳＣ４１をセレクタ２９に与える。
【０１４３】
一方、ＣＰＵ１は、モード信号ＳＭが使用状態を指示する場合でも、その指示内容が一部のアイコンの変更でＣＰＵ１側で対応可能な場合の上記第２のモードとし、ＣＰＵ１より変更を要する一部のアイコンを規定するＢＭＰデータを非圧縮ＢＭＰ部分データＤ６として非圧縮ＢＭＰＲＡＭ１５内に格納する。
【０１４４】
そして、１フレーム期間において、変更を要する一部アイコンの表示タイミング時のみ、非圧縮ＢＭＰ部分データＤ６の選択を指示するセレクタ制御信号ＳＣ４１を出力し、それ以外の変更を要しないタイミング時は伸長後ＢＭＰデータＤ５の選択を指示するセレクタ制御信号ＳＣ４１を出力する。すなわち、ＣＰＵ１は非圧縮ＢＭＰ部分データＤ６の表示タイミングに基づくセレクタ制御信号ＳＣ４１を出力する。
【０１４５】
また、ＣＰＵ１は、モード信号ＳＭが使用状態を指示し、外部ＳＤＲＡＭ２から新たに外部ＢＭＰデータＤ２を読み込む必要がある場合、あるいはエンコード正常終了ビット３６がリセット状態のとき、実施の形態２と同様に第１のモードとし、選択ＢＭＰデータＤ２４として外部ＢＭＰデータＤ２の選択を指示するするセレクタ制御信号ＳＣ４２をセレクタ２９に対して与える。
【０１４６】
また、ＣＰＵ１は、モード信号ＳＭが使用状態から待機状態への指示内容変化時にＢＭＰエンコードビット３５を要圧縮状態に設定するとともに、エンコード正常終了ビット３６をリセット状態に設定する。さらに、ＣＰＵ１はエンコード正常終了ビット３６がセット状態であることを認識すると、ＢＭＰエンコードビット３５を不要圧縮状態に設定する。
【０１４７】
したがって、セレクタ２９はＣＰＵ１側で対応不可能な使用状態時あるいはデータ圧縮部１８による圧縮未完了時には上記第１のモードとし、外部ＢＭＰデータＤ２を選択ＢＭＰデータＤ２４として選択し、待機状態時でかつ圧縮完了時には上記第２のモードとして選択内部ＢＭＰデータＤ２８を選択ＢＭＰデータＤ２４として選択する。
【０１４８】
さらに、実施の形態４において、使用状態においてもＣＰＵ１側で対応可能な一部のアイコン変更を行う場合は第２のモードとし、１フレーム期間中に非圧縮ＢＭＰ部分データＤ６及び伸長後ＢＭＰデータＤ５を選択的に選択内部ＢＭＰデータＤ２８として出力することにより、外部ＳＤＲＡＭ２から外部ＢＭＰデータＤ２を読み込むことなく選択ＢＭＰデータＤ２４の出力を可能にしている。
【０１４９】
このように、実施の形態４は、外部ＳＤＲＡＭ２からの外部ＢＭＰデータＤ２が必要な使用状態時には外部ＢＭＰデータＤ２を選択ＢＭＰデータＤ２４として用いる外部ＢＭＰデータ伝搬ルートＲ１を選択する必要がある。また、データ圧縮部１８による圧縮未完了時には伸長後ＢＭＰデータＤ５を出力するまで時間を要するため、応答性を考慮すると外部ＢＭＰデータＤ２を選択ＢＭＰデータＤ２４として用いる方が望ましい。したがって、上記第１のモードとしている。
【０１５０】
一方、待機状態時でかつ圧縮完了時にはＢＭＰデータの内容は固定するため、ＢＭＰＲＡＭ１６に格納された出力用圧縮ＢＭＰデータＤ４ｏをデータ伸長部１９で伸長して得られる伸長後ＢＭＰデータＤ５を選択ＢＭＰデータＤ２４として用いる圧縮・伸長内部ＢＭＰデータ伝搬ルートＲ４を選択することが望ましい。したがって、上記第２のモードとしている。この際、実施の形態１及び実施の形態２と同様、外部ＳＤＲＡＭ２への電源供給をオフにすることができる。
【０１５１】
このように、実施の形態４のビットマップ表示制御装置１４では、待機状態時でかつデータ圧縮部１８による圧縮完了時には、内部のＢＭＰＲＡＭ１６から得られる出力用圧縮ＢＭＰデータＤ４ｏに基づく伸長後ＢＭＰデータＤ５を選択ＢＭＰデータＤ２４として用いることにより、外部ＳＤＲＡＭ２とのアクセスが不要となる。以下、図１１を参照して具体例を説明する。セレクタ制御信号ＳＣ４２は外部ＳＤＲＡＭ２とのアクセスが不要であることを等価的に示す信号である。したがって、セレクタ制御信号ＳＣ４２を出力回路５３に出力し、出力回路５３から外部ＳＤＲＡＭ２への電源供給停止を指示する外部出力信号を出力端子５４を介してＳｏＣ８４の外部の電源制御回路５５に出力することができる。
【０１５２】
その結果、実施の形態１及び実施の形態２と同様、待機状態時に外部ＳＤＲＡＭ２の電源供給を遮断する等によりビットマップ表示制御装置１４（ＳｏＣ８４）及び外部ＳＤＲＡＭ２を含むＤＳＣ等の低消費電力化を図ることが出来る。
【０１５３】
さらに、実施の形態４は、実施の形態１及び実施の形態２と同様、静止画再生モード時も待機状態とすることにより、外部ＳＤＲＡＭ２からのＢＭＰデータ取得負荷が減るため、外部バスであるバス２６を用いる他の処理の追加、高速化が可能となる効果を奏する。
【０１５４】
加えて、実施の形態４のビットマップ表示制御装置１３は、モード信号ＳＭが使用状態を指示する場合でも、一部のアイコンの変更でＣＰＵ１側で処理可能場合は、選択内部ＢＭＰデータＤ２８と伸長後ＢＭＰデータＤ５及び非圧縮ＢＭＰ部分データＤ６の組合せとにより構成することにより、待機状態時と同様に第２のモード扱いとすることができる。その結果、使用状態の一部においても、外部ＳＤＲＡＭ２への電源供給をオフにすることによる、低消費電力化をより効果的に発揮させることができる。
【図面の簡単な説明】
【０１５５】
【図１】この発明の実施の形態１であるＯＳＤ装置内のビットマップ表示制御装置及びその周辺構成を示すブロック図である。
【図２】実施の形態１のビットマップ表示制御装置を含むＯＳＤ装置の全体構成の概略を示すブロック図である。
【図３】この発明の実施の形態２であるＯＳＤ装置内のビットマップ表示制御装置及びその周辺構成を示すブロック図である。
【図４】圧縮対象となるＢＭＰデータによる表示画面を示す説明図である。
【図５】図４で示した表示画面に対して圧縮処理内容を垂直位置によって分類した例を示す説明図である。
【図６】実施の形態２におけるデータ圧縮部による第１の圧縮方式の内容を示す説明図である。
【図７】実施の形態２におけるデータ圧縮部による第２の圧縮方式の内容を示す説明図である。
【図８】実施の形態２におけるデータ圧縮部による第３の圧縮方式の内容（その１）を示す説明図である。
【図９】実施の形態２におけるデータ圧縮部による第３の圧縮方式の内容（その２）を示す説明図である。
【図１０】この発明の実施の形態３であるＯＳＤ装置内のビットマップ表示制御装置及びその周辺構成を示すブロック図である。
【図１１】この発明の実施の形態４であるＯＳＤ装置内のビットマップ表示制御装置及びその周辺構成を示すブロック図である。
【図１２】実施の形態４の非圧縮ＢＭＰ部分データで規定される可変表示アイコンを含む表示画面を示す説明図である。
【図１３】従来のＯＳＤ装置の主要部の概略を示すブロック図である。
【図１４】ＣＣＤを有する撮像装置内における図１３で示したＯＳＤ装置の構成並びに実画像データ及びＢＭＰデータの流れを示す説明図である。
【図１５】ＢＭＰデータで表示される表示画面例を示す説明図である。
【符号の説明】
【０１５６】
１  ＣＰＵ、２  外部ＳＤＲＡＭ、３  ＢＭＰ用バッファ、５  ＢＭＰ用カラーパレット、６  重ね合わせ回路、７，１６  ＢＭＰＲＡＭ、８，２８，２９  セレクタ、９，８１〜８４  ＳｏＣ、１０〜１４  ビットマップ表示制御装置、１５  非圧縮ＢＭＰＲＡＭ、１７  データ伸長圧縮回路、１８  データ圧縮部、１９  データ伸長部、２０〜２４  表示コントローラ、２５  ＢＭＰフレーム格納部、３１〜３４  切替回路、３５  ＢＭＰエンコードビット、３６  エンコード正常終了ビット、７１  ＣＣＤ、７４  画像処理部、７５  ＬＣＤ。
【図１】
2008185857.tif 000003
【図２】
2008185857.tif 000004
【図３】
2008185857.tif 000005
【図４】
2008185857.tif 000006
【図５】
2008185857.tif 000007
【図６】
2008185857.tif 000008
【図７】
2008185857.tif 000009
【図８】
2008185857.tif 000010
【図９】
2008185857.tif 000011
【図１０】
2008185857.tif 000012
【図１１】
2008185857.tif 000013
【図１２】
2008185857.tif 000014
【図１３】
2008185857.tif 000015
【図１４】
2008185857.tif 000016
【図１５】
2008185857.tif 000017