(57)【要約】【課題】半導体基板に貫通配線層を形成する際の貫通孔底部での配線層の薄膜化が防止され、貫通接続部の接続不良が改善された半導体装置を提供する。【解決手段】貫通孔３を有する半導体基板２の表面に、該貫通孔３と同径の開口４ａを有する第１の絶縁層４が被覆され、その上に第１の配線層５が形成されている。また第１の配線層５の近傍に、貫通孔３とその内壁面等に形成された第３の絶縁層８および貫通孔３内に充填・形成された第３の配線層９から成る貫通接続部が形成されている。そして、この貫通接続部に内接された第２の配線層７と第１の配線層５とが電気的に接続され、貫通孔３の内壁面と第１の配線層５との間に第２の絶縁層６が介在し、第１の配線層５と貫通孔３内に充填・形成された第３の配線層９とが離間されるように構成されている。【選択図】図１
2008305938.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の第１の面と第２の面を貫通して設けられた貫通孔と、
前記半導体基板の第１の面に設けられた、前記貫通孔の第１の面側の開口部上に開口を有する第１の絶縁層と、
前記第１の絶縁層上の前記開口の非形成領域に設けられた第１の導電体層と、
前記第１の導電体層および該第１の導電体層の非形成領域の前記第１の絶縁層を覆うように設けられた、前記貫通孔の第１の面側の開口部上に開口を有する第２の絶縁層と、
前記第１の導電体層と電気的に接続され、前記第２の絶縁層上に該第２の絶縁層の開口を覆うように設けられた第２の導電体層と、
前記貫通孔の内壁面から前記半導体基板の第２の面上に連接して設けられた、前記第２の導電体層に内接しかつこの内接部に開口を有する第３の絶縁層と、
前記貫通孔内および前記半導体基板の第２の面の前記第３の絶縁層上に連接して設けられた、前記第３の絶縁層の開口を介して前記第２の導電体層に内接する第３の導電体層と
を備えることを特徴とする半導体装置。
【請求項２】
半導体基板と、
前記半導体基板の第１の面と第２の面を貫通して設けられた貫通孔と、
前記半導体基板の第１の面に設けられた、前記貫通孔の第１の面側の開口部上に開口を有する第１の絶縁層と、
前記第１の絶縁層上に設けられた、前記貫通孔の第１の面側の開口部上に前記第１の絶縁層の開口よりも大径の開口を同軸的に有する第１の導電体層と、
前記第１の導電体層および該第１の導電体層の非形成領域の前記第１の絶縁層を覆うように設けられた、前記貫通孔の第１の面側の開口部上に前記第１の導電体層の開口よりも小径の開口を同軸的に有する第２の絶縁層と、
前記第１の導電体層と電気的に接続され、前記第２の絶縁層上に該第２の絶縁層の開口を覆うように設けられた第２の導電体層と、
前記貫通孔の内壁面から前記半導体基板の第２の面上に連接して設けられた、前記第２の導電体層に内接しかつこの内接部に開口を有する第３の絶縁層と、
前記貫通孔内および前記半導体基板の第２の面の前記第３の絶縁層上に連接して設けられた、前記第３の絶縁層の開口を介して前記第２の導電体層に内接する第３の導電体層と
を備えることを特徴とする半導体装置。
【請求項３】
前記第２の導電体層が、前記第２の絶縁層上から突出して形成されていることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
半導体基板の第１の面に第１の絶縁層を形成する工程と、
前記第１の絶縁層上に第１の導電体層を形成する工程と、
前記第１の導電体層上から該第１の導電体層の非形成領域の前記第１の絶縁層上に亘って、前記第１の導電体層上に接続用開口部を有する第２の絶縁層を形成する工程と、
前記第１の導電体層の非形成領域の前記第２の絶縁層上に、該第２の絶縁層の接続用開口を介して前記第１の導電体層と電気接続された第２の導電体層を形成する工程と、
前記第１の導電体層と第２の導電体層との電気接続部の近傍で前記第１の導電体層の非形成領域において、前記半導体基板の第２の面側から第１の面側へ貫通孔を形成するとともに、前記第１の絶縁層およびその上に形成された前記第２の絶縁層に前記貫通孔と同径の開口をそれぞれ連接して形成し、前記第２の導電体層を露出させる工程と、
前記露出された第２の導電体層上および前記貫通孔の内壁面から前記半導体基板の第２の面上に第３の絶縁層を形成する工程と、
前記露出された第２の導電体層上に形成された前記第３の絶縁層に開口を形成し、前記第２の導電体層を再び露出させる工程と、
前記貫通孔内の前記第３の絶縁層上から前記半導体基板の第２の面の前記第３の絶縁層上に亘って、前記第３の絶縁層の開口を介して前記露出した第２の導電体層に内接するように第３の導電体層を形成する工程と
を備えることを特徴とする半導体装置の製造方法。
【請求項５】
半導体基板の第１の面に第１の絶縁層を形成する工程と、
前記第１の絶縁層上に開口を有する第１の導電体層を形成する工程と、
前記第１の導電体層上に前記開口を覆うように、前記第１の導電体層上に接続用開口部を有する第２の絶縁層を形成する工程と、
前記第１の導電体層の開口を覆う前記第２の絶縁層上に、該第２の絶縁層の前記接続用開口を介して前記第１の導電体層と電気接続された第２の導電体層を形成する工程と、
前記第１の導電体層の開口形成領域において、前記半導体基板の第２の面側から第１の面側へ前記第１の導電体層の開口よりも小径の貫通孔を同軸的に形成するとともに、前記第１の絶縁層およびその上に形成された前記第２の絶縁層に前記貫通孔と同径の開口をそれぞれ連接して形成し、前記第２の導電体層を露出させる工程と、
前記露出された第２の導電体層上および前記貫通孔の内壁面から前記半導体基板の第２の面上に第３の絶縁層を形成する工程と、
前記露出された第２の導電体層上に形成された前記第３の絶縁層に開口を形成し、前記第２の導電体層を再び露出させる工程と、
前記貫通孔内の前記第３の絶縁層上から前記半導体基板の第２の面の前記第３の絶縁層上に亘って、前記第３の絶縁層の開口を介して前記露出した第２の導電体層に内接するように第３の導電体層を形成する工程と
を備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および半導体装置の製造方法に係り、特に、半導体基板の表裏面の配線間を電気的に接続する貫通接続部を有する半導体装置とその製造方法に関する。
【背景技術】
【０００２】
半導体集積回路を用いたメモリデバイスにおいては、メモリ容量を高めるため、メモリチップ（半導体チップ）を多段に積重することが提案されている。半導体チップには表裏面を貫通する貫通孔が形成され、この貫通孔内に導電体層が形成されるとともに、導電体層と導通する金属バンプがチップ裏面に設けられている。上段の半導体チップの金属バンプは下段の半導体チップの表面に形成された金属パッドに接合され、こうして上段のメモリチップの集積回路部分と下段のメモリチップの集積回路部分とが電気的に接続されている。
【０００３】
このような貫通接続部を有する半導体装置として、従来から、半導体基板の裏面からエッチングにより貫通孔を形成し、この貫通孔内に形成した導通部により、半導体基板の表面と裏面の配線層間を電気的に接続した構造の装置が提案されている（例えば、特許文献１、特許文献２、特許文献３参照。）。
【０００４】
以下、従来の半導体装置について説明する。図５に示す従来の半導体装置１００において、シリコンから成る半導体基板１０１は表裏面を貫通する貫通孔１０２を有し、この貫通孔１０２の内壁面から半導体基板１０１の裏面に亘って、絶縁膜１０３が形成されている。そして、貫通孔１０２内に貫通配線層１０４が形成されている。貫通配線層１０４は、半導体基板１０１の表面側に形成された配線層（表面側配線層）１０５と裏面側に形成された外部端子（半田ボール）１０６とを電気的に接続している。半導体基板１０１の表面には絶縁層（表面側絶縁層）１０７が形成され、この絶縁層１０７上に表面側配線層１０５が形成され、さらにその上に表面側保護膜１０８が形成されている。半導体基板１０１の表面側には、集積回路によりイメージセンサ等の半導体デバイスが形成されている。半導体基板１０１の裏面には、貫通配線層１０４に接続された外部端子１０６と裏面側保護膜１０９が設けられている。外部端子１０６は外側に突出するように形成されている。
【０００５】
この半導体装置１００において、貫通孔１０２と表面側絶縁層１０７の開口１０７ａおよび絶縁膜１０３の開口１０３ａは、同一形状でほぼ同一の径を有し、以下に示すようにして形成されている。すなわち、半導体基板１０１を、その裏面側から所定のマスクパターン（図示を省略。）を用いて表面側絶縁層１０７が露出するまでエッチングすることにより、貫通孔１０２が形成される。次いで、形成された貫通孔１０２をマスクに用いて、半導体基板１０１に比べて選択比の大きいエッチング方法で表面側絶縁層１０７をエッチングすることにより、この絶縁層１０７の開口１０７ａが形成される。さらに、貫通孔１０２の内壁面および半導体基板１０１の裏面に、貫通孔１０２の底面および内壁面に比べて半導体基板１０１の裏面側の膜厚が厚くなるように裏面側絶縁膜１０３を形成した後、この絶縁膜１０３を異方性エッチングを用いてエッチバックする。こうして、貫通孔１０２底面部の絶縁膜１０３が除去され、配線層１０５が露出される。
【特許文献１】米国特許第５，２２９，６４７号公報
【特許文献２】特許３，１８６，９４１号
【特許文献３】特開２００１−６８６１８公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、このような方法で製造される従来の半導体装置１００においては、表面側絶縁層１０７や裏面側絶縁膜１０３の開口時に、露出された表面側の配線層１０５が薄膜化して機械的信頼性が低下することがあった。また、さらに薄膜化が進行すると、配線層１０５の一部が消失するため、貫通配線層１０４との接続不良を招き、歩留まりが低下するという問題があった。
【０００７】
本発明は、これらの問題を解決するためになされたもので、半導体基板に貫通配線層を形成する際の貫通孔底部での配線層の薄膜化が防止され、貫通接続部の接続不良が改善された半導体装置と、そのような半導体装置を製造する方法を提供することを目的としている。
【課題を解決するための手段】
【０００８】
本発明の第１の態様に係る半導体装置は、半導体基板と、前記半導体基板の第１の面と第２の面を貫通して設けられた貫通孔と、前記半導体基板の第１の面に設けられた、前記貫通孔の第１の面側の開口部上に開口を有する第１の絶縁層と、前記第１の絶縁層上の前記開口の非形成領域に設けられた第１の導電体層と、前記第１の導電体層および該第１の導電体層の非形成領域の前記第１の絶縁層を覆うように設けられた、前記貫通孔の第１の面側の開口部上に開口を有する第２の絶縁層と、前記第１の導電体層と電気的に接続され、前記第２の絶縁層上に該第２の絶縁層の開口を覆うように設けられた第２の導電体層と、前記貫通孔の内壁面から前記半導体基板の第２の面上に連接して設けられた、前記第２の導電体層に内接しかつこの内接部に開口を有する第３の絶縁層と、前記貫通孔内および前記半導体基板の第２の面の前記第３の絶縁層上に連接して設けられた、前記第３の絶縁層の開口を介して前記第２の導電体層に内接する第３の導電体層とを備えることを特徴とする。
【０００９】
本発明の第２の態様に係る半導体装置は、半導体基板と、前記半導体基板の第１の面と第２の面を貫通して設けられた貫通孔と、前記半導体基板の第１の面に設けられた、前記貫通孔の第１の面側の開口部上に開口を有する第１の絶縁層と、前記第１の絶縁層上に設けられた、前記貫通孔の第１の面側の開口部上に前記第１の絶縁層の開口よりも大径の開口を同軸的に有する第１の導電体層と、前記第１の導電体層および該第１の導電体層の非形成領域の前記第１の絶縁層を覆うように設けられた、前記貫通孔の第１の面側の開口部上に前記第１の導電体層の開口よりも小径の開口を同軸的に有する第２の絶縁層と、前記第１の導電体層と電気的に接続され、前記第２の絶縁層上に該第２の絶縁層の開口を覆うように設けられた第２の導電体層と、前記貫通孔の内壁面から前記半導体基板の第２の面上に連接して設けられた、前記第２の導電体層に内接しかつこの内接部に開口を有する第３の絶縁層と、前記貫通孔内および前記半導体基板の第２の面の前記第３の絶縁層上に連接して設けられた、前記第３の絶縁層の開口を介して前記第２の導電体層に内接する第３の導電体層とを備えることを特徴とする。
【００１０】
本発明の第３の態様に係る半導体装置の製造方法は、半導体基板の第１の面に第１の絶縁層を形成する工程と、前記第１の絶縁層上に第１の導電体層を形成する工程と、前記第１の導電体層上から該第１の導電体層の非形成領域の前記第１の絶縁層上に亘って、前記第１の導電体層上に接続用開口部を有する第２の絶縁層を形成する工程と、前記第１の導電体層の非形成領域の前記第２の絶縁層上に、該第２の絶縁層の接続用開口を介して前記第１の導電体層と電気接続された第２の導電体層を形成する工程と、前記第１の導電体層と第２の導電体層との電気接続部の近傍で前記第１の導電体層の非形成領域において、前記半導体基板の第２の面側から第１の面側へ貫通孔を形成するとともに、前記第１の絶縁層およびその上に形成された前記第２の絶縁層に前記貫通孔と同径の開口をそれぞれ連接して形成し、前記第２の導電体層を露出させる工程と、前記露出された第２の導電体層上および前記貫通孔の内壁面から前記半導体基板の第２の面上に第３の絶縁層を形成する工程と、前記露出された第２の導電体層上に形成された前記第３の絶縁層に開口を形成し、前記第２の導電体層を再び露出させる工程と、前記貫通孔内の前記第３の絶縁層上から前記半導体基板の第２の面の前記第３の絶縁層上に亘って、前記第３の絶縁層の開口を介して前記露出した第２の導電体層に内接するように第３の導電体層を形成する工程とを備えることを特徴とする。
【００１１】
本発明の第４の態様に係る半導体装置の製造方法は、半導体基板の第１の面に第１の絶縁層を形成する工程と、前記第１の絶縁層上に開口を有する第１の導電体層を形成する工程と、前記第１の導電体層上に前記開口を覆うように、前記第１の導電体層上に接続用開口部を有する第２の絶縁層を形成する工程と、前記第１の導電体層の開口を覆う前記第２の絶縁層上に、該第２の絶縁層の前記接続用開口を介して前記第１の導電体層と電気接続された第２の導電体層を形成する工程と、前記第１の導電体層の開口形成領域において、前記半導体基板の第２の面側から第１の面側へ前記第１の導電体層の開口よりも小径の貫通孔を同軸的に形成するとともに、前記第１の絶縁層およびその上に形成された前記第２の絶縁層に前記貫通孔と同径の開口をそれぞれ連接して形成し、前記第２の導電体層を露出させる工程と、前記露出された第２の導電体層上および前記貫通孔の内壁面から前記半導体基板の第２の面上に第３の絶縁層を形成する工程と、前記露出された第２の導電体層上に形成された前記第３の絶縁層に開口を形成し、前記第２の導電体層を再び露出させる工程と、前記貫通孔内の前記第３の絶縁層上から前記半導体基板の第２の面の前記第３の絶縁層上に亘って、前記第３の絶縁層の開口を介して前記露出した第２の導電体層に内接するように第３の導電体層を形成する工程とを備えることを特徴とする。
【発明の効果】
【００１２】
本発明の第１の態様に係わる半導体装置および第３の態様に係る半導体装置の製造方法によれば、半導体基板の第１の面側に形成された第１の導電体層の近傍に、貫通孔とその内壁面等に形成された第３の絶縁層および貫通孔内に充填・形成された第３の導電体層から成る貫通接続部が形成され、かつこの貫通接続部に内接された第２の導電体層と前記第１の導電体層とが電気的に接続されており、貫通孔接続部と第１の導電体層とが第２の絶縁層の介在により離間されているので、第１および第２の絶縁層の開口時に第１の導電体層が侵食されることがなく、歩留まりが向上する。また、第２の導電体層が第２の絶縁層から上方に突出するように形成されているので、貫通孔の第１の面側の開口部において、この第２の導電体層が補強構造体として機能し、機械的信頼性が良好な半導体装置が得られる。
【００１３】
本発明の第２の態様に係わる半導体装置および第４の態様に係る半導体装置の製造方法によれば、第１の態様および第２の態様と同様に、第１および第２の絶縁層の開口時に第１の導電体層が侵食されることがなく歩留まりが向上し、かつ機械的信頼性が向上するうえに、貫通孔と第１の絶縁層の開口、第１の導電体層の開口ならびに第２の絶縁層の開口がいずれも同軸的に配置されているので、貫通接続部の占める面積を小さくすることができ、より多数の貫通接続部を配置することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を実施するための形態について説明する。なお、以下の記載では実施形態を図面に基づいて説明するが、それらの図面は図解のために提供されるものであり、本発明はそれらの図面に限定されるものではない。
【００１５】
図１は、本発明の第１の実施形態に係る半導体装置の構成を示す断面図であり、図２Ａ〜図２Ｊは、第１の実施形態の半導体装置を製造する方法の各工程を示す断面図である。
【００１６】
図１に示すように、第１の実施形態の半導体装置１は、シリコン等から成る半導体基板２を有し、この半導体基板２には、その第１の面である表面（素子領域形成面）と第２の面である裏面とを貫通する貫通孔３が形成されている。また、半導体基板２の表面には、貫通孔３の上部に該貫通孔３と同径の開口４ａを有する第１の絶縁層４が被覆されており、第１の絶縁層４の上には第１の配線層５が形成されている。第１の配線層５は、第１の絶縁層４の開口４ａの近傍に設けられている。そして、この第１の配線層５の上には下層の第１の絶縁層４上に亘って、この第１の絶縁層４の開口４ａ上に同径の開口６ａを有する第２の絶縁層６が形成されている。またこの第２の絶縁層６は、第１の配線層５上に、この第１の配線層５と後述する第２の配線層との接続用開口部６ｂを有している。
【００１７】
そして、第１の絶縁層４の上には、その開口４ａおよび第２の絶縁層６の開口６ａを覆い閉塞するように第２の配線層７が設けられている。第２の配線層７は、第２の絶縁層６の接続用開口部６ｂを介して下層の第１の配線層５と電気的に接続されており、かつ第２の絶縁層６の上面から突出して形成されている。また、第１の絶縁層４の開口４ａおよび第２の絶縁層６の開口６ａの内面を含む貫通孔３の内壁面と、半導体基板２の裏面には、第３の絶縁層８が被覆されている。第３の絶縁層８は第２の配線層７と内接するように形成され、かつこの内接部に開口８ａを有している。この開口８ａは、第１の絶縁層４および第２の絶縁層６の開口４ａ，６ａとほぼ同じ径であっても、あるいはそれらよりも小径であってもよい。
【００１８】
さらに、貫通孔３内には第３の配線層９が充填されて形成されている。この第３の配線層９は、第３の絶縁層８の開口８ａを介して第２の配線層７に内接するように、貫通孔３内から半導体基板２の裏面の第３の絶縁層８上に亘って形成されている。またさらに、半導体基板２の裏面の第３の配線層９上には外部端子１０が設けられ、半導体基板２の裏面において、外部端子１０の配設部を除く第３の配線層９上と第３の絶縁層８上には、保護層（裏面側保護層）１１が被覆されている。
【００１９】
このように構成される第１の実施形態の半導体装置１は、以下に示すように製造される。すなわち、まず図２Ａに示す第１の工程において、半導体基板２の表面（第１の面）に第１の絶縁層４を、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、スピンコート法、スプレーコート法等により形成する。第１の絶縁層４は、例えば、シリコン酸化物（ＳｉＯ２）、シリコン窒化物（ＳｉＮｘ）、ＳｉＯＦ（Ｆｌｕｏｒｉｎｅ−ｄｏｐｅｄ  ＳｉＯ２）、ポーラスＳｉＯＣ（Ｃａｒｂｏｎ−ｄｏｐｅｄ  ＳｉＯ２）等により構成される。
【００２０】
次いで、図２Ｂに示す第２の工程において、第１の絶縁層４の上に、所定のパターンのマスク（図示を省略。）を用いてスパッタ法、ＣＶＤ法、蒸着法、めっき法等により、第１の配線層５を形成する。第１の配線層５は、例えば、高抵抗金属材料（Ｔｉ、ＴｉＮ、ＴｉＷ、Ｎｉ、Ｃｒ、ＴａＮ、ＣｏＷＰ等）や低抵抗金属材料（Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ、Ａｕ、Ａｇ等）から成る単一層であるか、もしくは前記材料から成る複数の層が積層された構造を有する。
【００２１】
次いで、図２Ｃに示す第３の工程において、第１の配線層５上および第１の絶縁層４上に、所定の位置（第１の配線層５上）に接続用開口部６ｂを有する第２の絶縁層６を、ＣＶＤ法、スピンコート法、スプレーコート法等により形成する。第２の絶縁層６は、例えばシリコン酸化物、シリコン窒化物、ＳｉＯＦ、ポーラスＳｉＯＣ等により構成される。
【００２２】
次いで、図２Ｄに示す第４の工程において、第２の絶縁層６上に、その接続用開口部６ｂを介して第１の配線層５と電気接続された第２の配線層７を、所定のパターンのマスク（図示を省略。）を用いてスパッタ法、ＣＶＤ法、蒸着法、めっき法等により形成する。第２の配線層７は、高抵抗金属材料（Ｔｉ、ＴｉＮ、ＴｉＷ、Ｎｉ、Ｃｒ、ＴａＮ、ＣｏＷＰ等）や低抵抗金属材料（Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ、Ａｕ、Ａｇ等）から成る単一層であるか、もしくは前記材料から成る複数の層が積層された構造を有する。
【００２３】
次いで、図２Ｅに示す第５の工程において、第１の配線層５の非形成領域でありかつ第２の配線層７の直下の領域に、半導体基板２の裏面側から所定のパターンのマスク（図示を省略。）を使用して、プラズマエッチング法により貫通孔３を形成し、貫通孔３の底面部で第１の絶縁層４を露出させる。なお、この貫通孔３は、第１の配線層５と第２の配線層７との電気接続部の近傍に形成することが好ましい。また、断面が第１の絶縁層４に向かってテーパー状を呈するものであることが好ましい。貫通孔３の形成においては、第１の絶縁層４に比べて半導体基板２が相対的に大きくエッチングされるように、プラズマ中にエッチング用のガスを導入してプラズマエッチングを行う。エッチング用のガスとしては、例えば、半導体基板２がシリコン（Ｓｉ）で第１の絶縁層４がＳｉＯ２膜の場合には、ＳＦ６とＯ２とＡｒの混合ガスを使用する。
【００２４】
次いで、図２Ｆに示す第６の工程において、貫通孔３の形成により露出された第１の絶縁層４の露出部およびその上の第２の絶縁層６に、プラズマエッチングにより開口４ａ，６ａを連接して形成し、第２の配線層７を露出させる。このとき、半導体基板２や第２の配線層７に比べて第１の絶縁層４および第２の絶縁層６が大きくエッチングされるように、プラズマ中にエッチング用のガス（例えば、第１の絶縁層４がＳｉＯ２膜、第２の絶縁層６がＳｉＯ２膜で半導体基板２がシリコン、第２の配線層７がＴｉＷ、Ａｕで構成される場合は、Ｃ５Ｆ８とＯ２とＡｒの混合ガス）を導入してプラズマエッチングを行う。
【００２５】
また、前記した第５の工程と第６の工程は、レーザエッチング法によりマスクを用いることなく一括して行うことができる。レーザ光源としては、例えば、ＹＡＧ（イットリウム・アルミニウム・ガーネット）レーザ、ＵＶ（固体紫外線）レーザ、エキシマレーザ、炭酸ガス（ＣＯ２）レーザ等が使用される。ＹＡＧレーザの周波数帯は３５５ｎｍ、ＵＶレーザの周波数帯は２１３ｎｍおよび２６６ｎｍ（ＣＬＢＯ：セシウムリチウムトリボレート結晶）、３５５ｎｍ（ＣＢＯ：セシウムトリボレート結晶、ＬＢＯ：リチウムトリボレート結晶）、エキシマレーザの周波数帯は、１９３ｎｍ（ＡｒＦ）、２４８ｎｍ（ＫｒＦ）、３０８ｎｍ（ＸｅＣｌ）、３５１ｎｍ（ＸｅＦ）である。半導体基板２がシリコンで第１の絶縁層４がＳｉＯ２膜、第２の絶縁層６がＳｉＯ２膜である場合は、レーザ光源として周波数３５５ｎｍのＹＡＧレーザの使用が好ましい。
【００２６】
次いで、図２Ｇに示す第７の工程において、貫通孔３の底面（第２の配線層７の露出部）および内壁面から半導体基板２の裏面を覆うように、ＣＶＤ法、スプレーコート法、スピンコート法、フィルムラミネート法等により第３の絶縁層８を形成する。第３の絶縁層８は、例えばシリコン酸化物、シリコン窒化物、ポリイミド樹脂、ＢＣＢ（ベンゾシクロブテン）樹脂、エポキシ樹脂等により構成される。
【００２７】
次いで、図２Ｈに示す第８の工程において、貫通孔３の底面部に形成された第３の絶縁層８に、所定のパターンのマスク（図示を省略。）を使用しプラズマエッチングにより、第１の絶縁層４および第２の絶縁層６の開口４ａ，６ａとほぼ同径の開口８ａを形成し、第２の配線層７を再び露出させる。この開口８ａの形成においては、第２の配線層７に比べて第３の絶縁層８が大きくエッチングされるように、プラズマ中にエッチング用のガス（例えば、第３の絶縁層８がＳｉＯ２膜で第２の配線層７がＴｉＷ、Ａｕで構成される場合は、Ｃ５Ｆ８とＯ２とＡｒの混合ガス）を導入してプラズマエッチングを行う。
【００２８】
次いで、図２Ｉに示す第９の工程において、貫通孔３内の第３の絶縁層８上から半導体基板２の裏面の第３の絶縁層８上に亘って、第３の絶縁層８の開口８ａを介して第２の配線層７に内接するように、第３の配線層９を形成する。第３の配線層９は、例えば、高抵抗金属材料（Ｔｉ、ＴｉＮ、ＴｉＷ、Ｎｉ、Ｃｒ、ＴａＮ、ＣｏＷＰ等）や低抵抗金属材料（Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ、Ａｕ、Ａｇ、半田材等）、あるいは導電性樹脂から成る単一層であるか、もしくは前記材料から成る複数の層が積層された構造を有する。そして、第３の配線層９の形成は、所定のパターンのマスク（図示を省略。）を用い、スパッタ法、ＣＶＤ法、蒸着法、めっき法、印刷法等により貫通孔３内を充填するように行うことが好ましい。
【００２９】
その後、図２Ｊに示す第１０の工程において、半導体基板２の裏面の第３の配線層９上に外部端子１０を形成し、この外部端子１０の形成部を除く第３の配線層９上および裏面側の第３の絶縁層８上に、保護層１１を形成する。外部端子１０は例えば半田材で形成され、保護層１１は、ポリイミド樹脂やエポキシ樹脂あるいはソルダーレジスト材で形成される。次いで、半導体基板２をダイサーの切削ブレードにより切断する。こうして図１に示す半導体装置１の個片が得られる。
【００３０】
このように製造される第１の実施形態の半導体装置１においては、半導体基板２の表面側に形成された第１の配線層５の近傍に、貫通孔３とその内壁面等に形成された第３の絶縁層８および貫通孔３内に充填・形成された第３の配線層９から成る貫通接続部が形成され、かつこの貫通接続部に内接された第２の配線層７と前記第１の配線層５とが、第２の絶縁層６に形成された接続用開口部６ｂを介して接続されている。このように、貫通孔３の表面側の開口部において、貫通孔３の内壁面と第１の配線層５との間に第２の絶縁層６が介在するように形成されており、第１の配線層５と貫通孔３内に充填・形成された第３の配線層９とが離間されているので、第１の絶縁層４および第２の絶縁層６の開口時に第１の配線層５が侵食されることがなく、歩留まりが向上する。また、第２の配線層７が第２の絶縁層６から上方に突出するように形成されているので、貫通孔３の表面側の開口部において、この第２の配線層７が補強構造体として機能し、機械的信頼性が良好な半導体装置が得られる。
【００３１】
次に、本発明の第２の実施形態について説明する。
【００３２】
図３は、本発明の第２の実施形態に係る半導体装置の構成を示す断面図であり、図４Ａ〜図４Ｊは、第２の実施形態の半導体装置を製造する方法を示す断面図である。なお、これらの図において、図１および図２Ａ〜図２Ｊと同一部分には同一符号を付している。
【００３３】
図３に示すように、第２の実施形態の半導体装置２１は、シリコン等から成る半導体基板２を有し、この半導体基板２には表面と裏面とを貫通する貫通孔３が形成されている。また、半導体基板２の表面には、貫通孔３の上部に該貫通孔３と同径の開口４ａを有する第１の絶縁層４が被覆されており、その上には第１の配線層５が形成されている。第１の配線層５には、第１の絶縁層４の開口４ａ上に、この開口４ａよりも大径の開口５ａが同軸的に形成されている。そして、この第１の配線層５の上には下層の第１の絶縁層上に亘って、第２の絶縁層６が形成されている。第２の絶縁層６は、第１の絶縁層４の開口４ａ上に、この開口４ａと同径で第１の配線層５の開口５ａよりも小径の開口６ａを有している。すなわち第２の絶縁層６は、第１の配線層５の開口５ａの内側で露出した第１の絶縁層４の上を覆い形成されており、半導体基板２の貫通孔３上の位置に第１の絶縁層４の開口４ａと同径の開口６ａを有している。また第２の絶縁層６は、その開口６ａの外側を囲むように、環状の接続用開口部６ｂを有している。この接続用開口部６ｂは、第１の配線層５と後述する第２の配線層とを電気的に接続する導通路を形成するための開口であり、第１の配線層５上の領域に形成されている。接続用開口部６ｂは、これを介して十分な電気的接続が得られるものであれば、必ずしも環状でなくてもよい。
【００３４】
そして、第１の絶縁層４の上には、その開口４ａおよび第２の絶縁層６の開口６ａを覆い閉塞するように第２の配線層７が設けられている。第２の配線層７は、第２の絶縁層６に形成された環状の接続用開口部６ａを介して下層の第１の配線層５と電気的に接続されており、かつ第２の絶縁層６の上面から突出して形成されている。また、第１の絶縁層４の開口４ａおよび第２の絶縁層６の開口６ａの内面を含む貫通孔３の内壁面と、半導体基板２の裏面には、第３の絶縁層８が被覆されている。第３の絶縁層８は第２の配線層７と内接するように形成され、かつこの内接部に開口８ａを有している。この開口８ａは、第１の絶縁層４および第２の絶縁層６の開口４ａ，６ａとほぼ同じ径であっても、あるいはそれらよりも小径であってもよい。
【００３５】
さらに、貫通孔３内には第３の配線層９が充填・形成されている。この第３の配線層９は、第３の絶縁層８の開口８ａを介して第２の配線層７に内接するように、貫通孔３内から半導体基板２の裏面の第３の絶縁層８上に亘って形成されている。またさらに、半導体基板２の裏面の第３の配線層９上には外部端子１０が設けられ、半導体基板２の裏面において、外部端子１０の配設部を除く第３の配線層９上と第３の絶縁層８上には、保護層１１が被覆されている。
【００３６】
このように構成される第２の実施形態の半導体装置２１は、以下に示すように製造される。すなわち、まず図４Ａに示す第１の工程において、半導体基板２の表面に第１の絶縁層４を、ＣＶＤ法、スピンコート法、スプレーコート法等により形成する。第１の絶縁層４は、例えば、シリコン酸化物（ＳｉＯ２）、シリコン窒化物（ＳｉＮｘ）、ＳｉＯＦ、ポーラスＳｉＯＣ等により構成される。
【００３７】
次いで、図４Ｂに示す第２の工程において、第１の絶縁層４の上に、大径の開口５ａを有する第１の配線層５を、所定のパターンのマスク（図示を省略。）を用いてスパッタ法、ＣＶＤ法、蒸着法、めっき法等により形成する。第１の配線層５は、例えば、高抵抗金属材料（Ｔｉ、ＴｉＮ、ＴｉＷ、Ｎｉ、Ｃｒ、ＴａＮ、ＣｏＷＰ等）や低抵抗金属材料（Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ、Ａｕ、Ａｇ等）から成る単一層であるか、もしくは前記材料から成る複数の層が積層された構造を有する。
【００３８】
次いで、図４Ｃに示す第３の工程において、第１の配線層５上およびその非形成領域である開口５ａ内の第１の絶縁層４上に、所定の位置（第１の配線層５上）に環状の接続用開口部６ｂを有する第２の絶縁層６を、ＣＶＤ法、スピンコート法、スプレーコート法等により形成する。第２の絶縁層６は、例えばシリコン酸化物、シリコン窒化物、ＳｉＯＦ、ポーラスＳｉＯＣ等により構成される。
【００３９】
次いで、図４Ｄに示す第４の工程において、第１の配線層５の開口５ａの上部の第２の絶縁層６上に、その接続用開口部６ｂを介して第１の配線層４と電気接続された第２の配線層７を、所定のパターンのマスク（図示を省略。）を用いてスパッタ法、ＣＶＤ法、蒸着法、めっき法等により形成する。第２の配線層７は、高抵抗金属材料（Ｔｉ、ＴｉＮ、ＴｉＷ、Ｎｉ、Ｃｒ、ＴａＮ、ＣｏＷＰ等）や低抵抗金属材料（Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ、Ａｕ、Ａｇ等）から成る単一層であるか、もしくは前記材料から成る複数の層が積層された構造を有する。
【００４０】
次いで、図４Ｅに示す第５の工程において、第１の配線層５の開口５ａが形成された領域に、半導体基板２の裏面側から所定のパターンのマスク（図示を省略。）を使用して、プラズマエッチング法により貫通孔３を形成し、貫通孔３の底面部で第１の絶縁層４を露出させる。なお、この貫通孔３は、断面が第１の絶縁層４に向かってテーパー状を呈するものであることが好ましい。貫通孔３の形成においては、第１の絶縁層４に比べて半導体基板２が相対的に大きくエッチングされるように、プラズマ中にエッチング用のガスを導入してプラズマエッチングを行う。エッチング用のガスとしては、例えば、半導体基板２がシリコン（Ｓｉ）で第１の絶縁層４がＳｉＯ２膜の場合には、ＳＦ６とＯ２とＡｒの混合ガスを使用する。
【００４１】
次いで、図４Ｆに示す第６の工程において、貫通孔３の形成により露出された第１の絶縁層４の露出部、およびその上の第２の絶縁層６に、プラズマエッチングにより開口４ａ，６ａを連接して形成し、第２の配線層７を露出させる。このとき、半導体基板２や第２の配線層７に比べて第１の絶縁層４および第２の絶縁層６が大きくエッチングされるように、プラズマ中にエッチング用のガス（例えば、第１の絶縁層４がＳｉＯ２膜、第２の絶縁層６がＳｉＯ２膜で半導体基板２がシリコン、第２の配線層７がＴｉＷ、Ａｕで構成される場合は、Ｃ５Ｆ８とＯ２とＡｒの混合ガス）を導入してプラズマエッチングを行う。
【００４２】
また、前記した第５の工程と第６の工程は、レーザエッチング法によりマスクを用いることなく一括して行うことができる。レーザ光源としては、例えば、ＹＡＧレーザ、ＵＶレーザ、エキシマレーザ、炭酸ガス（ＣＯ２）レーザ等が使用される。半導体基板２がシリコンで第１の絶縁層４がＳｉＯ２膜、第２の絶縁層６がＳｉＯ２膜である場合は、レーザ光源として周波数３５５ｎｍのＹＡＧレーザの使用が好ましい。
【００４３】
次いで、図４Ｇに示す第７の工程において、貫通孔３の底面（第２の配線層７の露出部）および内壁面から半導体基板２の裏面を覆うように、ＣＶＤ法、スプレーコート法、スピンコート法、フィルムラミネート法等により第３の絶縁層８を形成する。第３の絶縁層８は、例えばシリコン酸化物、シリコン窒化物、ポリイミド樹脂、ＢＣＢ（ベンゾシクロブテン）樹脂、エポキシ樹脂等により構成される。
【００４４】
次いで、図４Ｈに示す第８の工程において、貫通孔３の底面部に形成された第３の絶縁層８に、所定のパターンのマスク（図示を省略。）を使用しプラズマエッチングにより、第１および第２の絶縁層４，６の開口４ａ，６ａとほぼ同径の開口８ａを形成し、第２の配線層７を再び露出させる。この開口８ａの形成においては、第２の配線層７に比べて第３の絶縁層８が大きくエッチングされるように、プラズマ中にエッチング用のガス（例えば、第３の絶縁層８がＳｉＯ２膜で第２の配線層７がＴｉＷ、Ａｕで構成される場合は、Ｃ５Ｆ８とＯ２とＡｒの混合ガス）を導入してプラズマエッチングを行う。
【００４５】
次いで、図４Ｉに示す第９の工程において、貫通孔３内の第３の絶縁層８上から半導体基板２の裏面の第３の絶縁層８上に亘って、第３の絶縁層８の開口８ａを介して第２の配線層７に内接するように、第３の配線層９を形成する。第３の配線層９は、例えば、高抵抗金属材料（Ｔｉ、ＴｉＮ、ＴｉＷ、Ｎｉ、Ｃｒ、ＴａＮ、ＣｏＷＰ等）や低抵抗金属材料（Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ、Ａｕ、Ａｇ、半田材等）、あるいは導電性樹脂から成る単一層であるか、もしくは前記材料から成る複数の層が積層された構造を有する。そして、第３の配線層９の形成は、所定のパターンのマスク（図示を省略。）を用い、スパッタ法、ＣＶＤ法、蒸着法、めっき法、印刷法等により貫通孔３内を充填するように行うことが好ましい。
【００４６】
その後、図４Ｊに示す第１０の工程において、半導体基板２の裏面の第３の配線層９上に外部端子１０を形成し、この外部端子１０の形成部を除く第３の配線層９上および裏面側の第３の絶縁層８上に、保護層１１を形成する。外部端子８は例えば半田材で形成され、保護層９は、ポリイミド樹脂やエポキシ樹脂あるいはソルダーレジスト材で形成される。次いで、半導体基板２をダイサーの切削ブレードにより切断する。こうして図３に示す半導体装置２１の個片が得られる。
【００４７】
このように製造される第２の実施形態の半導体装置２１においては、半導体基板２の表面側に形成された第１の配線層５が開口５ａを有し、その開口５ａ内の領域に、貫通孔３とその内壁面等に形成された第３の絶縁層８および貫通孔３内に充填・形成された第３の配線層９から成る貫通接続部が形成されている。そして、この貫通接続部に内接された第２の配線層７と前記第１の配線層５とが、第２の絶縁層６に形成された例えば環状の接続用開口部６ｂを介して接続されている。このように、貫通孔３の表面側の開口部において、貫通孔３の内壁面と第１の配線層５との間に第２の絶縁層６が介在するように形成されており、第１の配線層５と貫通孔３内に充填・形成された第３の配線層９とが離間されているので、第１の絶縁層４および第２の絶縁層６の開口時に第１の配線層５が侵食されることがなく、歩留まりが向上する。
【００４８】
また、第２の配線層７が第２の絶縁層６から上方に突出するように形成されているので、貫通孔３の表面側の開口部において、この第２の配線層７が補強構造体としての機能を有し、機械的信頼性が良好な半導体装置が得られる。さらに、貫通孔３と第１の絶縁層４の開口４ａおよび第１の配線層５の開口５ａならびに第２の絶縁層６の開口６ａが、いずれも同軸的に配置されているので、半導体基板２を裏面側から見た場合に、貫通接続部の占める面積を小さくすることができる。したがって、第１の実施形態に比べてさらに多数の貫通孔３および貫通接続部を設置することができる。
【００４９】
以上の実施形態で説明された構成、形状、大きさおよび配置関係については、概略的に示したものにすぎず、また数値および各構成の組成（材質）については例示にすぎない。したがって、本発明は以上の実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り、さまざまな形態に変更することができる。
【図面の簡単な説明】
【００５０】
【図１】本発明の第１の実施形態に係る半導体装置の構成を示す断面図である。
【図２Ａ】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図２Ｂ】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図２Ｃ】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図２Ｄ】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図２Ｅ】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図２Ｆ】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図２Ｇ】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図２Ｈ】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図２Ｉ】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図２Ｊ】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図３】本発明の第２の実施形態に係る半導体装置の構成を示す断面図である。
【図４Ａ】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図４Ｂ】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図４Ｃ】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図４Ｄ】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図４Ｅ】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図４Ｆ】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図４Ｇ】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図４Ｈ】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図４Ｉ】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図４Ｊ】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図５】従来の半導体装置の構成を示す断面図である。
【符号の説明】
【００５１】
１，２１…半導体装置、２…半導体基板、３…貫通孔、４…第１の絶縁層、４ａ…第１の絶縁層の開口、５…第１の配線層、５ａ…第１の配線層の開口、６…第２の絶縁層、６ａ…第２の絶縁層の開口、６ｂ…接続用開口部、７…第２の配線層、８…第３の絶縁層、８ａ…第３の絶縁層の開口、９…第３の配線層、１０…外部端子、１１…保護層。
【図１】
2008305938.tif 000003
【図２Ａ】
2008305938.tif 000004
【図２Ｂ】
2008305938.tif 000005
【図２Ｃ】
2008305938.tif 000006
【図２Ｄ】
2008305938.tif 000007
【図２Ｅ】
2008305938.tif 000008
【図２Ｆ】
2008305938.tif 000009
【図２Ｇ】
2008305938.tif 000010
【図２Ｈ】
2008305938.tif 000011
【図２Ｉ】
2008305938.tif 000012
【図２Ｊ】
2008305938.tif 000013
【図３】
2008305938.tif 000014
【図４Ａ】
2008305938.tif 000015
【図４Ｂ】
2008305938.tif 000016
【図４Ｃ】
2008305938.tif 000017
【図４Ｄ】
2008305938.tif 000018
【図４Ｅ】
2008305938.tif 000019
【図４Ｆ】
2008305938.tif 000020
【図４Ｇ】
2008305938.tif 000021
【図４Ｈ】
2008305938.tif 000022
【図４Ｉ】
2008305938.tif 000023
【図４Ｊ】
2008305938.tif 000024
【図５】
2008305938.tif 000025