(57)【要約】【課題】初期故障期に発生しうる故障をより高い精度でスクリーニングできる半導体ウェハの検査方法を提供することにある。【解決手段】半導体ウェハの検査方法は、  半導体チップとなるチップ領域が形成されたウェハを準備する工程と、  前記ウェハをプロービングによって検査する第１プローブ検査と、  平坦面を有する加圧部材によって、前記ウェハの電極を押圧する工程と、  前記ウェハをプロービングによって検査する第２プローブ検査と、を含む。【選択図】図１
2008263229.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップとなるチップ領域が形成されたウェハを準備する工程と、
前記ウェハをプロービングによって検査する第１プローブ検査と、
平坦面を有する加圧部材によって、前記ウェハの電極を押圧する工程と、
前記ウェハをプロービングによって検査する第２プローブ検査と、
を含む、半導体ウェハの検査方法。
【請求項２】
請求項１において、
前記電極を押圧する工程において、さらに前記電極を加熱する、半導体ウェハの検査方法。
【請求項３】
請求項１および２のいずれかにおいて、
前記電極を押圧する工程において、該電極の上面が平坦化される、半導体ウェハの検査方法。
【請求項４】
請求項１ないし３のいずれかにおいて、
前記加圧部材は、ボンディングツールを用いる、半導体ウェハの検査方法。
【請求項５】
請求項１ないし４のいずれかにおいて、
前記チップ領域において、前記電極の下方に半導体素子が形成されている、半導体ウェハの検査方法。
【請求項６】
半導体チップとなるチップ領域が形成されたウェハを準備する工程と、
前記ウェハをプロービングによって検査する第１プローブ検査と、
平坦面を有する加圧部材によって、前記ウェハの電極を押圧する工程と、
前記ウェハをプロービングによって検査する第２プローブ検査と、
前記ウェハを切断して半導体チップを形成する工程と、
を含む、半導体チップの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ウェハプロービングによる半導体ウェハの検査方法および半導体チップの製造方法に関する。
【背景技術】
【０００２】
半導体チップの製造プロセスにおいて、多数の半導体チップが形成された半導体ウェハに対し、個々の半導体チップについて電気的検査を行い、不良品をスクリーニングすることが行われる。この検査として、プロービングを用いたプローブ検査がある。そして、通常、ウェハのプローブ検査を行った後に、当該ウェハをダイシングしてチップが形成される。したがって、例えばその後の半導体チップの実装工程において、半導体チップの電極に熱と圧力が作用した場合に、半導体チップの半導体素子に故障が発生する可能性がある。しかし、従来の一般的な半導体チップの製造方法では、このような故障は、例えば半導体チップを実装した後のパッケージ検査などで検出されるので、これより早期に検出することができない。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明の目的は、初期故障期に発生しうる故障をより高い精度でスクリーニングできる半導体ウェハの検査方法を提供することにある。
【０００４】
本発明の他の目的は、本発明の検査方法を用いた半導体チップの製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
本発明にかかる半導体ウェハの検査方法は、
半導体チップとなるチップ領域が形成されたウェハを準備する工程と、
前記ウェハをプロービングによって検査する第１プローブ検査と、
平坦面を有する加圧部材によって、前記ウェハの電極を押圧する工程と、
前記ウェハをプロービングによって検査する第２プローブ検査と、
を含む。
【０００６】
本発明の半導体ウェハの検査方法によれば、半導体ウェハの段階で、例えば半導体チップの実装時に発生する可能性の高い故障を前もって検出することができるので、スクリーニングをより確実に行うことができる。その結果、故障率を低減し、信頼性の高い半導体チップを得ることができる。
【０００７】
本発明の半導体ウェハの検査方法においては、前記電極を押圧する工程において、さらに前記電極を加熱することができる。
【０００８】
本発明の半導体ウェハの検査方法においては、前記電極を押圧する工程において、該電極の上面が平坦化されることができる。
【０００９】
本発明の半導体ウェハの検査方法においては、前記加圧部材は、ボンディングツールを用いることができる。
【００１０】
本発明の半導体ウェハの検査方法においては、前記チップ領域において、前記電極の下方に半導体素子が形成されていることができる。
【００１１】
本発明にかかる半導体チップの製造方法は、
半導体チップとなるチップ領域が形成されたウェハを準備する工程と、
前記ウェハをプロービングによって検査する第１プローブ検査と、
平坦面を有する加圧部材によって、前記ウェハの電極を押圧する工程と、
前記ウェハをプロービングによって検査する第２プローブ検査と、
前記ウェハを切断して半導体チップを形成する工程と、
を含む。
【００１２】
本発明の半導体チップの製造方法によれば、上述した検査方法によって故障率が低い半導体チップを製造することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態の一例について、図面を参照しながら説明する。図１は、本実施の形態にかかる半導体ウェハの検査方法を説明する図である。図２は、半導体ウェハの検査方法の一工程を模式的に示す断面図である。図３は、検査対象であるウェハを模式的に示す平面図である。図４は、チップ領域の一部を模式的に示す断面図である。
【００１４】
本実施の形態では、まず、検査対象であるウェハを準備する。このウェハは、図２および図３に示すように、半導体基板１０に、後に切断されて半導体チップとなるチップ領域１２が複数形成されている。チップ領域１２には、集積回路（図示せず）が設けられている。集積回路の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含むことができる。
【００１５】
また、チップ領域１２は、接続用の電極１４を有している。電極１４は、チップ領域１２の内部と電気的に接続されていることができる。また、チップ領域１２と電気的に接続されていない電極を含めて、電極１４と称してもよい。電極１４は、図４に示すように、パッド１６と該パッド１６上に形成されたバンプ１８とを含むことができる。このとき、バンプ１８としては、例えば、金バンプ、または、ニッケルバンプに金メッキがなされた構造を有することができる。
【００１６】
上記ウェハは、図１に示す手順で検査が行われる。
（ａ）  まず、ウェハは、プローブ装置を用いて、プロービングによる第１プローブ検査（Ｓ１）が行われる。プローブ検査は特に限定されず、公知の方法を採用できる。例えば、プローブ検査は、図３に示すように、半導体ウェハのチップ領域１２に形成された電極１４にプローブカードのプローブ針を接触させてプローブ針から所定の電圧を印加し、テスタによって各チップ領域１２の導通試験などの電気的検査を行う。プローブ検査は、１個のチップ領域１２または複数個のチップ領域１２毎にプローブ針を電極１４に接触させて行い、例えば図３において矢印で示すように、チップ領域１２を順次検査することができる。
（ｂ）  ついで、加圧部材によって、ウェハの電極１４を押圧する（Ｓ２）。この工程では、図２に示すように、平坦面２２を有する加圧部材２０を、平坦面２２が下になる状態で下降させ、該平坦面２２を電極１４の上面に接触させる。そして、加圧部材２０をされらに下降させて、電極１４に所定の圧力がかかるように該電極１４を押圧する。さらに、電極１４の加熱による影響を検査したい場合には、加圧部材２０を加熱した状態でこの押圧操作を行うことができる。
【００１７】
例えば、半導体チップを実装基板に実装する場合には、通常、ボンディングツールで電極１４を加熱しながら実装基板の配線部に押圧することが行われる。このときの影響を検査したい場合には、この工程（ｂ）で実装条件より厳しい条件で電極１４を加圧、加熱することにより、その影響をより確実に検査することができる。
【００１８】
例えば、参考のために、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）実装の条件とこの工程（ｂ）での条件の一例を以下に記載する。なお、加圧部材２０の下降速度と押圧操作の時間は両者とも同じとすることができる。
【００１９】
ＣＯＧ            工程（ｂ）
電極１４にかかる荷重        ３０ＭＰａ          ４５ＭＰａ
電極１４の温度              ３００℃以下        ３００〜３５０℃
この工程（ｂ）での押圧・加熱操作は、１つのチップ領域１２あるいは複数のチップ領域１２毎に行うことができる。また、この工程（ｂ）で、電極１４のバンプ１８の上面が平坦化される。
【００２０】
加圧部材２０としては、少なくとも圧力の調整、好ましくは圧力と加熱の調整が可能であれば特に限定されないが、例えば実装基板の配線部と半導体チップの電極とを一括して接続するために用いられるボンディングツールを兼用することができる。
（ｃ）  ついで、第１プローブ検査と同様に、ウェハをプロービングによって検査する第２プローブ検査を行う（Ｓ３）。このプローブ検査によって、上記工程（ｂ）での加圧工程、あるいは加圧・加熱工程によって発生した故障を検出することができる。
【００２１】
本実施の形態の検査方法は、一般的な半導体チップを有する半導体ウェハに適用できるが、以下に述べるタイプの半導体装置を有する半導体ウェハの検査方法にも有用である。
【００２２】
かかる半導体装置は、図４に示すように、電極１４の下方にもＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｃｔｏｒ）トランジスタ３０などの半導体素子が形成されている。具体的には、この半導体装置は、半導体基板１０に、素子分離絶縁層２０が設けられている。素子分離絶縁層２０は、ＳＴＩ法、ＬＯＣＯＳ法およびセミリセスＬＯＣＯＳ法により形成されることができる。なお、図４には、ＳＴＩ法により形成された素子分離絶縁層２０を示す。電極１４の下方の領域１０Ａには、ＭＩＳトランジスタ３０が設けられている。また、電極１４の下方より外側の領域１０Ｂにおいても、領域１０Ａと同様に、ＭＩＳトランジスタ４０が設けられている。ＭＩＳトランジスタ３０は、ゲート絶縁層３２と、ゲート絶縁層３２の上に設けられたゲート電極３４と、半導体層１０に設けられた不純物領域３６と、を含む。不純物領域３６は、ソース領域またはドレイン領域となる。ＭＩＳトランジスタ４０は、ＭＩＳトランジスタ３０と同様の構造を有し、ゲート絶縁層４２、ゲート電極４４および不純物領域４６を含んで構成されている。ゲート電極３４，４４は、例えばポリシリコン層、あるいはポリサイド層などから構成される。図４では図示しないが、ＭＩＳトランジスタ３０，４０は、サイドウォール絶縁層を有することができる。図４中、符号１４は、配線層を示す。
【００２３】
ＭＩＳトランジスタ３０、４０の上方には、ＭＩＳトランジスタ３０、４０を覆うように設けられた層間絶縁層５０と、層間絶縁層６０が順次設けられている。層間絶縁層５０および層間絶縁層６０は、公知の一般的な材料を用いることができる。層間絶縁層５０の上には、所定のパターンを有する配線層５２が設けられ、配線層５２とＭＩＳトランジスタ３０の不純物領域３６とは、コンタクト層５４により電気的に接続されている。
【００２４】
層間絶縁層６０の上には、パッド１６が設けられている。パッド１６は、配線層５２とコンタクト層６４により電気的に接続されていることができる。パッド１６は、アルミニウムまたは銅等の金属で形成されることができる。半導体装置は、さらに、パッシべーション層７０を有することができる。パッシべーション層７０には、パッド１６の少なくとも一部を露出させる開口７２が形成されている。開口７２は、パッド１６の中央領域のみを露出させるように形成されていてもよい。すなわち、パッシべーション層７０は、パッド１６の周縁部を覆うように形成されていることができる。パッシべーション層は、例えば、ＳｉＯ２、ＳｉＮ、ポリイミド樹脂等で形成されることができる。
【００２５】
開口７２には、バンプ１８が設けられている。すなわち、パッド１６の露出面の上に、バンプ１８が設けられている。この半導体装置では、バンプ１８は、パッシべーション層７０上に至るように形成されている。バンプ１８は、１層または複数層で形成され、金、ニッケルまたは銅などの金属から形成されることができる。なお、バンプ１８の外形は特に限定されるものではないが、矩形（正方形及び長方形を含む）、あるいは円形をなしていてもよい。また、バンプ１８の外形は、パッド１６よりも小さくてもよい。このとき、バンプ１８は、パッド１６とオーバーラップする領域内のみに形成されていてもよい。
【００２６】
また、図示していないが、バンプ１８の最下層には、バリア層がもうけられていてもよい。バリア層は、パッド１６とバンプ１８の両者の材料の拡散防止を図るためのものである。バリア層は、１層または複数層で形成することができる。バリア層をスパッタリングによって形成してもよい。さらに、バリア層は、パッド１６およびバンプ１８の密着性を高める機能をさらに有していてもよい。バリア層は、チタンタングステン（ＴｉＷ）層を有していてもよい。バリア層が複数層で構成される場合、バリア層の最表面は、バンプ１８を析出させる電気めっき給電用の金属層（例えばＡｕ層）であってもよい。
【００２７】
図４に示したような半導体装置では、電極１４の下方にＭＩＳトランジスタ３０が形成されているため、電極１４を他の部材に接続する際に、該電極１４に圧力と熱が与えられると、電極１４の下方にもその影響が与えられることになる。そのため、電極１４の下方にＭＩＳトランジスタなどの素子が形成されない場合に比べて素子に故障が生じやすい。しかし、本実施の形態の検査方法によれば、工程（ｂ）および（ｃ）を有することにより、半導体チップの実装前にその影響により発生する可能性の高い故障を検出できる。このことは、もちろん、電極１４の下方にＭＩＳトランジスタが形成されていない場合にも同様である。
【００２８】
以上の検査方法が行われた後に、公知のダイシング方法などを用いてウェハを切断することにより半導体チップを形成することができる。
【００２９】
本実施の形態によれば、以下のような作用効果上の特徴を有する。
【００３０】
まず、本実施の形態の検査方法によれば、半導体ウェハの段階で例えば実装時に発生する可能性の高い故障を予め検出できるため、半導体チップのスクリーニングをより確実に行うことができる。その結果、使用に供される半導体チップの故障率を低減することができ、信頼性の高い半導体チップを得ることができる。この特徴は、特に、電極の下方にＭＩＳトランジスタなどの素子を形成した半導体ウェハの場合に有利である。
【００３１】
また、本実施の形態の検査方法によれば、工程（ｂ）において、電極１４の上面を押圧、好ましくは押圧および加熱することによって、電極１４のバンプ１８の上面を平坦化できる。その結果、バンプ１８の平坦性がよく、接続信頼性の高い電極１４を有する半導体チップを得ることができる。
【００３２】
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成または同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【００３３】
【図１】本発明にかかる実施の形態の工程順を示す図。
【図２】本発明にかかる実施の形態の工程を示す図。
【図３】本発明にかかる実施の形態の工程を示す図。
【図４】本発明にかかる実施の形態の半導体ウェハにおける一部の構成を示す図。
【符号の説明】
【００３４】
１０  半導体基板、１４  電極、１６  パッド、１８  バンプ、２０加圧部材、２２  平坦面、３０，４０  ＭＩＳトランジスタ。
【図１】
2008263229.tif 000003
【図２】
2008263229.tif 000004
【図３】
2008263229.tif 000005
【図４】
2008263229.tif 000006
【手続補正書】
【提出日】平成20年8月5日(2008.8.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電極を有するチップ領域が形成された半導体ウェハを準備する工程と、
前記半導体ウェハをプロービングによって検査する第１検査工程と、
実装時に前記電極を押圧する荷重より大きい荷重で、該電極を押圧する工程と、
前記半導体ウェハをプロービングによって検査する第２検査工程と、をこの順番で含む、半導体ウェハの検査方法。
【請求項２】
請求項１において、
前記押圧する工程において、さらに前記電極を加熱する、半導体ウェハの検査方法。
【請求項３】
請求項１または２において、
前記押圧する工程において、該押圧は、平坦面を有する加圧部材を用いて行われる、半導体ウェハの検査方法。
【請求項４】
請求項１ないし３のいずれか１項において、
前記押圧する工程において、前記電極の上面が平坦化される、半導体ウェハの検査方法。
【請求項５】
請求項１ないし４のいずれか１項において、
前記押圧する工程において、該押圧はボンディングツールを用いて行われる、半導体ウェハの検査方法。
【請求項６】
請求項１ないし５のいずれか１項において、
前記電極の下方に半導体素子が形成されている、半導体ウェハの検査方法。
【請求項７】
請求項６において、
前記電極は、バンプを有し、
前記半導体素子は、トランジスタである、半導体ウェハの検査方法。
【請求項８】
請求項１ないし７のいずれか１項に記載の半導体ウェハの検査方法を含む、半導体チップの製造方法。
【請求項９】
半導体素子と電極とを有するチップ領域が形成された半導体ウェハを準備する工程と、
前記半導体ウェハをプロービングによって検査する第１検査工程と、
前記電極を押圧する工程と、
前記半導体ウェハをプロービングによって検査する第２検査工程と、をこの順番で含み、
前記第２検査工程は、前記押圧する工程によって発生した前記半導体素子の故障を検出する工程である、半導体ウェハの検査方法。
【請求項１０】
請求項９において、
前記押圧する工程において、さらに前記電極を加熱する、半導体ウェハの検査方法。
【請求項１１】
請求項９または１０において、
前記押圧する工程において、該押圧は、平坦面を有する加圧部材を用いて行われる、半導体ウェハの検査方法。
【請求項１２】
請求項９ないし１１のいずれか１項において、
前記押圧する工程において、前記電極の上面が平坦化される、半導体ウェハの検査方法。
【請求項１３】
請求項９ないし１２のいずれか１項において、
前記押圧する工程において、該押圧は、ボンディングツールを用いて行われる、半導体ウェハの検査方法。
【請求項１４】
請求項９ないし１３のいずれか１項において、
前記電極の下方に前記半導体素子が形成されている、半導体ウェハの検査方法。
【請求項１５】
請求項１４において、
前記電極は、バンプを有し、
前記半導体素子は、トランジスタである、半導体ウェハの検査方法。
【請求項１６】
請求項９ないし１５のいずれか１項に記載の検査方法を含む、半導体チップの製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
本発明にかかる半導体ウェハの検査方法は、
電極を有するチップ領域が形成された半導体ウェハを準備する工程と、
前記半導体ウェハをプロービングによって検査する第１検査工程と、
実装時に前記電極を押圧する荷重より大きい荷重で、該電極を押圧する工程と、
前記半導体ウェハをプロービングによって検査する第２検査工程と、をこの順番で含む。
本発明の半導体ウェハの検査方法によれば、半導体ウェハの段階で、例えば半導体チップの実装時に発生する可能性の高い故障を前もって検出することができるので、スクリーニングをより確実に行うことができる。その結果、故障率を低減し、信頼性の高い半導体チップを得ることができる。
本発明の半導体ウェハの検査方法においては、前記押圧する工程において、さらに前記電極を加熱することができる。
本発明の半導体ウェハの検査方法においては、前記押圧する工程において、該押圧は、平坦面を有する加圧部材を用いて行われることができる。
本発明の半導体ウェハの検査方法においては、前記押圧する工程において、前記電極の上面が平坦化されることができる。
本発明の半導体ウェハの検査方法においては、前記押圧する工程において、該押圧はボンディングツールを用いて行われることができる。
本発明の半導体ウェハの検査方法においては、前記電極の下方に半導体素子が形成されていることができる。
本発明の半導体ウェハの検査方法においては、前記電極は、バンプを有し、前記半導体素子は、トランジスタであることができる。
本発明の半導体チップの製造方法においては、半導体ウェハの検査方法を含むことができる。
本発明の半導体ウェハの検査方法においては、半導体素子と電極とを有するチップ領域が形成された半導体ウェハを準備する工程と、
前記半導体ウェハをプロービングによって検査する第１検査工程と、
前記電極を押圧する工程と、
前記半導体ウェハをプロービングによって検査する第２検査工程と、をこの順番で含み、
前記第２検査工程は、前記押圧する工程によって発生した前記半導体素子の故障を検出する工程である。
本発明の半導体ウェハの検査方法においては、前記押圧する工程において、さらに前記電極を加熱することができる。
本発明の半導体ウェハの検査方法においては、前記押圧する工程において、該押圧は、平坦面を有する加圧部材を用いて行われることができる。
本発明の半導体ウェハの検査方法においては、前記押圧する工程において、前記電極の上面が平坦化されることができる。
本発明の半導体ウェハの検査方法においては、前記押圧する工程において、該押圧は、ボンディングツールを用いて行われることができる。
本発明の半導体ウェハの検査方法においては、
前記電極の下方に前記半導体素子が形成されていることができる。
本発明の半導体ウェハの検査方法においては、前記電極は、バンプを有し、前記半導体素子は、トランジスタであることができる。
本発明の半導体チップの製造方法においては、検査方法を含むことができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】削除
【補正の内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】削除
【補正の内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】削除
【補正の内容】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】削除
【補正の内容】
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】削除
【補正の内容】
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】削除
【補正の内容】