(57)【要約】【課題】ＢＩＯＳを複数のマザーボードで共用してフラッシュメモリの個数を削減することができ、またＢＩＯＳの書き換えで発生するユーザのメンテナンス時の負担を減らすことができる情報処理装置を提供する。【解決手段】同じ機能を持つ複数のマザーボード１（１ａ〜１ｎ）と、複数のマザーボード１を接続する１つのバックプレーン２とを有し、複数のマザーボード１を１つのバックプレーン２に接続して電源制御および信号制御を行う情報処理装置であって、バックプレーン２上には、ＢＩＯＳを格納したフラッシュメモリ２１が実装され、複数のマザーボード１のそれぞれは、ＣＰＵ１１および主記憶装置１３を有し、各マザーボード１が起動する際に、ＣＰＵ１１はＢＩＯＳをバックプレーン２上に実装したフラッシュメモリ２１よりロードして主記憶装置１３にコピーして起動処理を行う構成である。【選択図】図１
2008203966.tif 000002
【特許請求の範囲】
【請求項１】
同じ機能を持つ複数のマザーボードと、前記複数のマザーボードを接続する１つのバックプレーンとを有し、前記複数のマザーボードを前記１つのバックプレーンに接続して電源制御および信号制御を行う情報処理装置であって、
前記バックプレーン上には、ファームウェアであるＢＩＯＳを格納した不揮発性メモリが実装され、
前記複数のマザーボードのそれぞれは、ＣＰＵおよび主記憶装置を有し、各マザーボードが起動する際に、前記ＣＰＵは前記ＢＩＯＳを前記バックプレーン上に実装した前記不揮発性メモリよりロードして前記主記憶装置にコピーして起動処理を行う構成であることを特徴とする情報処理装置。
【請求項２】
請求項１に記載の情報処理装置において、
前記バックプレーン上には、２つ以上のマザーボードが起動する際に、前記ＢＩＯＳを格納した前記不揮発性メモリを読むための優先順位を決定するための処理機能を持つアクセス制御コントローラが実装されていることを特徴とする情報処理装置。
【請求項３】
請求項２に記載の情報処理装置において、
前記バックプレーン上には、前記ＢＩＯＳを格納した不揮発性メモリが複数実装され、
前記複数のマザーボードのそれぞれは、前記ＢＩＯＳの書き換え作業を行う場合に、処理を行っていない第２の不揮発性メモリに前記ＢＩＯＳを書き込み、その後、処理を終えた第１の不揮発性メモリに前記第２の不揮発性メモリに書き込んだ前記ＢＩＯＳを書き込むことを特徴とする情報処理装置。
【請求項４】
請求項２に記載の情報処理装置において、
前記アクセス制御コントローラは、前記各マザーボードのＣＰＵから前記不揮発性メモリのＢＩＯＳへのアクセスを監視し、前記ＣＰＵのアクセス順に、アクセスするマザーボードの順位を決定することを特徴とする情報処理装置。
【請求項５】
請求項４に記載の情報処理装置において、
前記アクセス制御コントローラで決定された順位で、前記各マザーボード上のＣＰＵは、前記主記憶装置にロードして前記不揮発性メモリからＢＩＯＳを読み、前記ＢＩＯＳを前記主記憶装置にコピーし、前記主記憶装置にコピーしたＢＩＯＳを実行することを特徴とする情報処理装置。
【請求項６】
請求項５に記載の情報処理装置において、
前記ＢＩＯＳは、先ず、ハードウェアの中で、正常に動作するものとそうでないものを点検するため、ハードウェア上で診断処理を実行することを特徴とする情報処理装置。
【請求項７】
請求項６に記載の情報処理装置において、
前記診断処理は、前記ＣＰＵの種類、前記主記憶装置のメモリ容量、補助記憶装置の各種デバイスのその資源特有のインターフェースを介した認識、各種資源のプラグアンドプレイへの対応、ＢＩＯＳ自身のプログラムチェックを行うことを特徴とする情報処理装置。
【請求項８】
請求項６に記載の情報処理装置において、
前記ＢＩＯＳは、続いて、前記診断処理で認識した、ＯＳが書かれ保存されている補助記憶装置および各種デバイスを利用出来るように、デバイスの初期化を行うことを特徴とする情報処理装置。
【請求項９】
請求項８に記載の情報処理装置において、
前記初期化は、全ての資源ＩＲＱやＩ／Ｏ  ｐｏｒｔで競合しないで動作するように割り当てる作業も含むことを特徴とする情報処理装置。
【請求項１０】
請求項８に記載の情報処理装置において、
前記ＢＩＯＳは、続いて、前記各種デバイスのインターフェースを認識した後、前記ＢＩＯＳに設定されている順序で補助記憶装置を検索し、起動を行うデバイスを決定後、そのデバイスの最初の起動プログラムを主記憶装置の所定領域にコピーすることを特徴とする情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同じ機能を持つ複数のマザーボードを搭載した情報処理装置において、同じ処理を行う部品を集約したＰＣシステムに適用して有効な技術に関するものである。
【背景技術】
【０００２】
一般的なＰＣ／ＡＴ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｐｕｔｅｒ／Ａｄｖａｎｃｅｄ  Ｔｅｃｈｎｏｌｏｇｙ）互換機のＷｉｎｄｏｗｓ（登録商標）システムにおいては、構造が１台のＰＣシステムで閉じているため、ＰＣシステムの各部品は、当該システム個々に必要である。
【０００３】
一方、昨今脚光を浴びている同一機能を持つ複数のマザーボードを格納した集合型のＰＣシステムにおいては、電源やファンなど筐体側の部品は共用できているものの、マザーボード上の部品は、それぞれ完全に独立している場合が多い。例えば、ＢＩＯＳ（Ｂａｓｉｃ  Ｉｎｐｕｔ／Ｏｕｔｐｕｔ  Ｓｙｓｔｅｍ）が格納されているフラッシュメモリは、各マザーボードに搭載されている。
【０００４】
このようなＢＩＯＳに関しては、例えば非特許文献１に記載されている。
【非特許文献１】ｈｔｔｐ：／／ｗｗｗ．ｃｌａｓ．ｋｉｔａｓａｔｏ−ｕ．ａｃ．ｊｐ／￣ｔａｋｉｚａｗａ／ｋａｇａｋｕ／ｃｏｍｓｏｆｔ１ｐｒｏｇ／ｃｏｍｓｏｆｔ１ｐｒｏｇ．ｈｔｍｌ
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、前記のようなＢＩＯＳを格納したフラッシュメモリを搭載したマザーボードを有するＰＣシステムにおいては、図５に示すような手順で、電源オンからＢＩＯＳ処理終了までの動作が行われる。
【０００６】
まず、電源を投入（オン）すると、マザーボードの電子回路が動作可能になり（Ｓ３０１）、すると、ある特定の電子回路がＣＰＵのＲｅｓｅｔスイッチを動かし（Ｓ３０２）、いくつかのＣＰＵレジスタが固定値に設定される（Ｓ３０３）。
【０００７】
その後、ＣＰＵは、ＢＩＯＳの格納されたフラッシュメモリからＢＩＯＳを読み、ＢＩＯＳ（Ｓｙｓｔｅｍ  ＢＩＯＳ）を主記憶装置にコピーし（Ｓ３０４）、この主記憶装置にコピーしたＢＩＯＳを実行する（Ｓ３０５）。
【０００８】
そして、ＢＩＯＳは、先ず、ハードウェアの中で、正常に動作するものとそうでないものを点検するため、ハードウェア上で診断処理（ＰＯＳＴ：Ｐｏｗｅｒ  Ｏｎ  Ｓｅｌｆ  Ｔｅｓｔ）を行う（Ｓ３０６）。
【０００９】
次に、ＰＯＳＴで認識した、ＯＳが書かれ保存されているＨＤＤや他の補助記憶装置および各種デバイスを利用出来るように、デバイスの初期化を行う（Ｓ３０７）。この初期化には、全ての資源ＩＲＱやＩ／Ｏ  ｐｏｒｔで競合しないで動作するように割り当てる作業も含む。
【００１０】
そして、各種デバイスのインターフェースを認識した後（Ｓ３０８）、ＢＩＯＳに設定されている順序で補助記憶装置を検索し（Ｓ３０９）、起動を行うデバイスを決定後、そのデバイスの最初の起動プログラム（ブートストラップローダ等）を主記憶装置の［０ｘ００００７ｃ００］から始まる領域にコピーする（Ｓ３１０）。
【００１１】
その後、制御がＯＳに渡され、以後、ＢＩＯＳの機能は不要となる。
【００１２】
ところで、複数のマザーボードを搭載するＰＣシステムにおいて、従来は各マザーボードが独立したＢＩＯＳを持ち、ＢＩＯＳの書き換えが必要な場合にも同じプログラムを全てのマザーボードにインストールしなければならず、メンテナンスを行う際にユーザの負担が大きかった。
【００１３】
また、ＢＩＯＳの設定をユーザ毎に変更する必要がない場合においては、同じフラッシュメモリを複数実装することになるため、コストアップの原因となっていた。
【００１４】
そこで、本発明の目的は、前記のような課題を解決して、ＢＩＯＳを複数のマザーボードで共用してフラッシュメモリの個数を削減することができ、またＢＩＯＳの書き換えで発生するユーザのメンテナンス時の負担を減らすことができる情報処理装置を提供することにある。
【００１５】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１６】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１７】
すなわち、本発明の情報処理装置は、ＢＩＯＳを格納したフラッシュメモリをバックプレーン上に搭載し、個々のマザーボードには搭載せず、当該マザーボードの電源オンを行った場合には、バックプレーン上のフラッシュメモリに格納されているＢＩＯＳを、マザーボード上の主記憶装置へコピーすることで、起動処理を行うものである。さらに、バックプレーン上には、複数のマザーボードからアクセス要求がきた場合に制御を行うアクセス制御コントローラを有するものである。さらに、ＢＩＯＳを格納するフラッシュメモリを２つ以上有し、書き換え作業を行う場合には、処理を行っていないフラッシュメモリ（２）へ書き込み、その後、処理を終えたフラッシュメモリ（１）へ新たなＢＩＯＳを書き込む手段を持つものである。
【発明の効果】
【００１８】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１９】
すなわち、本発明の情報処理装置によれば、ＢＩＯＳを格納したフラッシュメモリをバックプレーン上に実装することにより、ＢＩＯＳを複数のマザーボードで共用させ、フラッシュメモリの個数を削減することができる。また、ＢＩＯＳの書き換えで発生するユーザのメンテナンス時の負担を減らすことができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２１】
（実施の形態１）
図１により、本発明の実施の形態１における情報処理装置の構成について説明する。本実施の形態の情報処理装置は、同じ機能を持つ複数のマザーボード１（１ａ〜１ｎ）と、複数のマザーボード１を接続する１つのバックプレーン２を有し、マザーボード１をバックプレーン２に接続して電源制御および信号制御を行うように構成されている。
【００２２】
各マザーボード１には、各マザーボード１内の演算処理を行うＣＰＵ１１と、このＣＰＵ１１から記憶装置へのメモリアクセスを制御するチップセット１２と、プログラムおよびデータを記憶する主記憶装置１３と、この主記憶装置１３の補助として用いられる補助記憶装置１４などが実装されている。
【００２３】
バックプレーン２には、ファームウェアであるＢＩＯＳを格納した不揮発性メモリであるフラッシュメモリ２１と、ＣＭＯＳ保護のためのリチウム電池２２と、各マザーボード１からのアクセスを調整するアクセス制御コントローラ２３などが実装されている。
【００２４】
特に、本実施の形態においては、バックプレーン２にＢＩＯＳを格納したフラッシュメモリ２１およびリチウム電池２２を実装しているが、各マザーボード１にはＢＩＯＳを格納したフラッシュメモリおよびリチウム電池を実装していない。
【００２５】
このＢＩＯＳの内容は、Ｂｏｏｔ  Ｂｌｏｃｋ  ＢＩＯＳ、Ｓｙｓｔｅｍ  ＢＩＯＳ、Ｄｅｃｏｍｐｒｅｓｓｉｏｎ  ＢＩＯＳ、いくつかの付随プログラム（ＣＰＵマイクロコード、ＮＣＲ  ＳＣＳＩ  ＢＩＯＳ、省電力仕様）等である。ＢＩＯＳの主要な機能は、Ｓｙｓｔｅｍ  ＢＩＯＳに全て書かれていて、このＳｙｓｔｅｍ  ＢＩＯＳと付随プログラムは圧縮されてフラッシュメモリに納められている。Ｂｏｏｔ  Ｂｌｏｃｋ  ＢＩＯＳは、電源が投入された直後に実行されるＢＩＯＳで、圧縮されていない実行プログラムである。
【００２６】
次に、本実施の形態の情報処理装置の動作について、図２により、電源オンからＳｙｓｔｅｍ  ＢＩＯＳが実行されるまでの手順を説明する。
【００２７】
まず、電源をオンすると、Ｂｏｏｔ  Ｂｌｏｃｋ  ＢＩＯＳが実行される（Ｓ１０１）。このＢｏｏｔ  Ｂｌｏｃｋ  ＢＩＯＳが必要な処理を終えると、Ｄｅｃｏｍｐｒｅｓｓｉｏｎ  ＢＩＯＳを呼び出し（Ｓ１０２）、圧縮されているＳｙｓｔｅｍ  ＢＩＯＳおよび付随プログラムを解凍する（Ｓ１０３）。そして、解凍されたプログラムを主記憶装置１３へコピーした後（Ｓ１０４）、主記憶装置１３上のＳｙｓｔｅｍ  ＢＩＯＳを実行する（Ｓ１０５）。その後、後述する図３のＳ２０７へ移行する。
【００２８】
続いて、図３により、電源オンから複数のマザーボードへＢＩＯＳがコピーされるまでの手順を説明する。
【００２９】
まず、電源をオンすると、マザーボード１の電子回路が動作可能になり（Ｓ２０１）、すると、ある特定の電子回路がＣＰＵ１１のＲｅｓｅｔスイッチを動かし（Ｓ２０２）、いくつかのＣＰＵレジスタが固定値に設定される（Ｓ２０３）。
【００３０】
続いて、本実施の形態では、アクセス制御コントローラ２３によって、各マザーボード１のＣＰＵ１１からフラッシュメモリ２１のＢＩＯＳへのアクセスが監視され、ＣＰＵ１１のアクセス順に、アクセスするマザーボード１の順位が決定し（Ｓ２０４）、マザーボード１上のＣＰＵ１１が主記憶装置１３にロードする（Ｓ２０５）。
【００３１】
以降は、前述した図５の場合と同様に、ＣＰＵ１１は、ＢＩＯＳの格納されたフラッシュメモリ２１からＢＩＯＳを読み、ＢＩＯＳ（Ｓｙｓｔｅｍ  ＢＩＯＳ）を主記憶装置１３にコピーし（Ｓ２０６）、この主記憶装置１３にコピーしたＢＩＯＳを実行する（Ｓ２０７）。
【００３２】
そして、ＢＩＯＳは、先ず、ハードウェアの中で、正常に動作するものとそうでないものを点検するため、ハードウェア上で診断処理を行う（Ｓ２０８）。すなわち、ＣＰＵ１１の種類、主記憶装置１３のメモリ容量、補助記憶装置（ＨＤＤ、ＣＤ等）１４の各種デバイスのその資源特有のインターフェースを介した認識、各種資源のプラグアンドプレイへの対応、ＢＩＯＳ自身のプログラムチェック等を行う。この実行動作をＰＯＳＴ（Ｐｏｗｅｒ  Ｏｎ  Ｓｅｌｆ  Ｔｅｓｔ）と呼んでいる。
【００３３】
次に、ＰＯＳＴで認識した、ＯＳが書かれ保存されている補助記憶装置１４および各種デバイスを利用出来るように、デバイスの初期化を行う（Ｓ２０９）。この初期化には、全ての資源ＩＲＱ（ｉｎｔｅｒｒｕｐｔ  ｒｅｑｕｅｓｔ）やＩ／Ｏ（ｉｎｐｕｔ／ｏｕｔｐｕｔ）  ｐｏｒｔで競合しないで動作するように割り当てる作業も含む。
【００３４】
そして、各種デバイスのインターフェースを認識した後（Ｓ２１０）、ＢＩＯＳに設定されている順序で補助記憶装置１４を検索し（Ｓ２１１）、起動を行うデバイスを決定後、そのデバイスの最初の起動プログラム（ブートストラップローダ等）を主記憶装置１３の［０ｘ００００７ｃ００］から始まる領域にコピーする（Ｓ２１２）。
【００３５】
その後、制御がＯＳに渡され、以後、ＢＩＯＳの機能は不要となる。
【００３６】
以上のように、本実施の形態においては、各マザーボード１は、電源オンされると、各ＣＰＵ１１がフラッシュメモリ２１のＢＩＯＳにアクセスしに行く。そこで、アクセス制御コントローラ２３が監視をし、ＣＰＵ１１のアクセス順に処理をさせる。各ＣＰＵ１１が、該マザーボード１上の主記憶装置１３へＳｙｓｔｅｍ  ＢＩＯＳをコピーし終わると、該マザーボード１は主記憶装置１３へコピーしたＳｙｓｔｅｍ  ＢＩＯＳを実行し、起動プロセスを継続する。アクセス制御コントローラ２３は、次のＣＰＵ１１へ処理を渡す。以上の手順で、ＣＰＵ１１の待ちがなくなるまで制御を繰り返す。
【００３７】
従って、本実施の形態の情報処理装置によれば、各マザーボード１上にＢＩＯＳを格納したフラッシュメモリ２１を搭載していなくても、バックプレーン２上にあるフラッシュメモリ２１に格納したＢＩＯＳを順番に読みに行くことで、システム処理を実行することができる。
【００３８】
この結果、ＢＩＯＳを格納したフラッシュメモリ２１をバックプレーン２上に実装することにより、ＢＩＯＳを複数のマザーボード１で共用させ、フラッシュメモリ２１の個数を削減することができる。さらに、このフラッシュメモリ２１の個数の削減によってコストを低減することができる。
【００３９】
（実施の形態２）
図４により、本発明の実施の形態２における情報処理装置の構成について説明する。本実施の形態の情報処理装置は、ＢＩＯＳの書き換え作業を考慮した例であり、前記実施の形態１との相違点は、バックプレーン２上に、ＢＩＯＳを格納した複数個（図４では２個の例）のフラッシュメモリ（１）２１ａ，（２）２１ｂが実装されている点である。
【００４０】
このような構成の情報処理装置において、ＢＩＯＳの書き換えを行う場合は、まず、通常使用していないバックアップ用のフラッシュメモリ、例えばフラッシュメモリ（２）２１ｂを書き換えする。その後、アップデータが自動的にフラッシュメモリ（２）２１ｂに書き込んだＢＩＯＳをフラッシュメモリ（１）２１ａにコピーを行い、作業終了する。よって、複数のマザーボード１があっても１装置当たり２つのフラッシュメモリ２１ａ，２１ｂへの書き込みだけで書き換え作業は終了する。
【００４１】
従って、本実施の形態の情報処理装置によれば、前記実施の形態１の効果に加えて、ＢＩＯＳを格納したフラッシュメモリ（１）２１ａ，（２）２１ｂをバックプレーン２上に複数実装することで、書き換え作業メンテナンスも情報処理装置を停止することなく実行することができ、ＢＩＯＳの書き換えで発生するユーザのメンテナンス時の負担を減らすことができる。
【００４２】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００４３】
例えば、前記実施の形態においては、ＢＩＯＳを格納したメモリとして、フラッシュメモリを例に説明したが、フラッシュメモリに限定されるものではなく、ＥＥＰＲＯＭなどの不揮発性メモリ全般に適用可能である。
【００４４】
また、本発明においては、昨今普及し始めているブレード型のＰＣおよびＰＣサーバに実装されているフラッシュメモリをバックプレーンへ集約することで、部品の削減によるコスト低減およびユーザのメンテナンスにおける負担の軽減に効果が期待できる。
【産業上の利用可能性】
【００４５】
本発明の情報処理装置は、同じ処理を行う部品を集約したＰＣシステムや、ブレード型のＰＣおよびＰＣサーバなどに利用可能である。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施の形態１における情報処理装置の構成を示すブロック図である。
【図２】本発明の実施の形態１における情報処理装置において、電源オンからＳｙｓｔｅｍ  ＢＩＯＳが実行されるまでの手順を示すフロー図である。
【図３】本発明の実施の形態１における情報処理装置において、電源オンから複数のマザーボードへＢＩＯＳがコピーされるまでの手順を示すフロー図である。
【図４】本発明の実施の形態２における情報処理装置の構成を示すブロック図である。
【図５】本発明に対する比較技術の情報処理装置において、電源オンからＢＩＯＳ処理終了までの手順を示すフロー図である。
【符号の説明】
【００４７】
１（１ａ〜１ｎ）…マザーボード、２…バックプレーン、１１…ＣＰＵ、１２…チップセット、１３…主記憶装置、１４…補助記憶装置、２１，２１ａ，２１ｂ…フラッシュメモリ、２２…リチウム電池、２３…アクセス制御コントローラ。
【図１】
2008203966.tif 000003
【図２】
2008203966.tif 000004
【図３】
2008203966.tif 000005
【図４】
2008203966.tif 000006
【図５】
2008203966.tif 000007