(57)【要約】【課題】ＴＦＴの閾値電圧のシフトを抑えることで駆動回路の信頼性を高めることができる表示装置を提供する。【解決手段】駆動回路に用いられるトランジスタのゲートに印加する電圧を実際に変化させてみることで、該トランジスタを駆動させるのに最適な必要最低限の電源電圧を見出す。具体的には、シフトレジスタに与える電源電圧の値を変化させたときの、駆動回路が有する出力回路から出力される電圧をモニターする。そして出力された該電圧が画素部を動作させるのに十分な値を満たすような、電源電圧の値を見出し、該電源電圧を用いて駆動回路を動作させる。【選択図】図１
2008262178.tif 000002
【特許請求の範囲】
【請求項１】
出力回路と、判定回路と、電圧設定回路とを有し、
前記出力回路は、前記電圧設定回路によって値が変化する第１の電圧がゲートに与えられると、画素部及び前記判定回路へ第２の電圧を出力するトランジスタを有し、
前記判定回路は前記第２の電圧の値に従って、前記第１の電圧の値を一に定めるように前記電圧設定回路を制御することを特徴とする表示装置。
【請求項２】
出力回路と、判定回路と、電圧設定回路とを有し、
前記出力回路は、前記電圧設定回路によって値が変化する第１の電圧がゲートに与えられると、画素部及び前記判定回路へ第２の電圧を出力するトランジスタを有し、
前記判定回路は前記第２の電圧の値に従って、前記第１の電圧の値を一に定めるように前記電圧設定回路を制御し、
前記電圧設定回路が有する加算器は、前記値が一に定められた前記第１の電圧に第３の電圧を加算して前記トランジスタのゲートに与えることを特徴とする表示装置。
【請求項３】
出力回路と、判定回路と、電圧設定回路とを有し、
前記出力回路は、前記電圧設定回路によって値が変化する第１の電圧がゲートに与えられると、画素部及び前記判定回路へ第２の電圧を出力する第１のトランジスタと、クロック信号をサンプリングして前記画素部に与える第２のトランジスタとを有し、
前記判定回路は前記第２の電圧の値に従って、前記第１の電圧の値を一に定めるように前記電圧設定回路を制御することを特徴とする表示装置。
【請求項４】
出力回路と、画素部と、判定回路と、電圧設定回路とを有し、
前記画素部は複数の画素を有し、
前記出力回路は、前記電圧設定回路によって値が変化する第１の電圧がゲートに与えられると、前記画素部及び前記判定回路へ第２の電圧を出力する第１のトランジスタと、クロック信号をサンプリングして前記画素部に与えることで、前記複数の画素をラインごとに選択する第２のトランジスタとを有し、
前記判定回路は前記第２の電圧の値に従って、前記第１の電圧の値を一に定めるように前記電圧設定回路を制御することを特徴とする表示装置。
【請求項５】
出力回路と、判定回路と、電圧設定回路とを有し、
前記出力回路は、前記電圧設定回路によって値が変化する第１の電圧がゲートに与えられると、画素部及び前記判定回路へ第２の電圧を出力する第１のトランジスタと、クロック信号をサンプリングして前記画素部に与える第２のトランジスタとを有し、
前記判定回路は前記第２の電圧の値に従って、前記第１の電圧の値を一に定めるように前記電圧設定回路を制御し、
前記電圧設定回路が有する加算器は、前記値が一に定められた前記第１の電圧に第３の電圧を加算して前記第１のトランジスタのゲートに与えることを特徴とする表示装置。
【請求項６】
出力回路と、画素部と、判定回路と、電圧設定回路とを有し、
前記画素部は複数の画素を有し、
前記出力回路は、前記電圧設定回路によって値が変化する第１の電圧がゲートに与えられると、前記画素部及び前記判定回路へ第２の電圧を出力する第１のトランジスタと、クロック信号をサンプリングして前記画素部に与えることで、前記複数の画素をラインごとに選択する第２のトランジスタとを有し、
前記判定回路は前記第２の電圧の値に従って、前記第１の電圧の値を一に定めるように前記電圧設定回路を制御し、
前記電圧設定回路が有する加算器は、前記値が一に定められた前記第１の電圧に第３の電圧を加算して前記第１のトランジスタのゲートに与えることを特徴とする表示装置。
【請求項７】
請求項１または請求項２において、
前記トランジスタは、薄膜トランジスタであることを特徴とする表示装置。
【請求項８】
請求項１または請求項２において、
前記トランジスタは、ゲート絶縁膜に酸化珪素よりも誘電率の高い絶縁膜を用いた薄膜トランジスタであることを特徴とする表示装置。
【請求項９】
請求項３乃至請求項６のいずれか１項において、
前記第１のトランジスタは、薄膜トランジスタであることを特徴とする表示装置。
【請求項１０】
請求項３乃至請求項６のいずれか１項において、
前記第１のトランジスタは、ゲート絶縁膜に酸化珪素よりも誘電率の高い絶縁膜を用いた薄膜トランジスタであることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタを用いた表示装置に関する。
【背景技術】
【０００２】
安価なガラス基板を用いて形成される表示装置は、解像度が高くなるにつれて、実装に用いられる画素部周辺の領域（額縁領域）の基板に占める割合が増大し、小型化が妨げられる傾向がある。そのため、単結晶の半導体基板を用いて形成された駆動回路をガラス基板に実装する方式には限界があると考えられており、駆動回路を画素部と同じガラス基板上に一体形成する技術、所謂システムオンパネル化が重要視されている。システムオンパネルの実現により、駆動回路と画素部とを接続するためのピン数を削減し、半導体基板の駆動回路をガラス基板に実装する際に問題となっていた、駆動回路と画素部の接続不良に起因する歩留まりの低下、ピンを用いた接続箇所における機械的強度の低さなどを、回避することが可能となる。さらに表示装置の小型化のみならず、組立工程や検査工程の削減によるコストダウンも、システムオンパネルの実現により可能になる。
【０００３】
上記表示装置が有する駆動回路の代表的なものとして、走査線駆動回路と信号線駆動回路とがある。走査線駆動回路により、複数の画素が１ラインごと、場合によっては複数ラインごとに選択される。そして信号線駆動回路により、該選択されたラインが有する画素へのビデオ信号の入力が制御される。
【０００４】
信号線駆動回路と走査線駆動回路のうち、走査線駆動回路は信号線駆動回路に比べると駆動周波数を抑えやすいため、比較的ガラス基板上に形成しやすいと言える。下記の非特許文献１には、アモルファスの半導体を用いたトランジスタで、走査線駆動回路と画素部とをガラス基板上に形成する技術について記載されている。
【非特許文献１】ＹｏｎｇＳｏｏｎ  Ｌｅｅ、外６名、ＳＩＤ  ０６  ＤＩＧＥＳＴ、１６．２（ｐ．１０８３−ｐ．１０８６）（２００６）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、アモルファス半導体または多結晶半導体を用いた薄膜トランジスタ（ＴＦＴ）は、電流の供給能力が単結晶のトランジスタに比べて低い。そのため、駆動回路に用いられるＴＦＴのオン電流を高くするために、酸化珪素よりも誘電率の高い窒化珪素膜、窒化酸化珪素膜などの絶縁膜を、該ＴＦＴのゲート絶縁膜として採用することがある。
【０００６】
しかし、窒素を含むゲート絶縁膜を用いた薄膜トランジスタは、ゲートに印加される電圧の絶対値が大きいほど、またオンの状態の時間（駆動時間）が長いほど、その閾値電圧が大きくシフトしやすい。これはゲートに電圧が印加されると、ゲート絶縁膜に電荷がトラップされるためである。特にアモルファス半導体を用いた薄膜トランジスタの場合、窒素を含む絶縁膜をゲート絶縁膜に用いる場合が多いため、電荷のトラップによる閾値電圧のシフトは大きな問題である。
【０００７】
図１７（Ａ）に、走査線駆動回路に用いられる、走査線への電圧の入力を制御するための出力回路の一般的な構成を示す。図１７（Ａ）に示す出力回路は、直列に接続されたｎ型のトランジスタ３００１及びｎ型のトランジスタ３００２を有する。そしてトランジスタ３００１のドレイン（Ｄ）にはクロック信号ＣＬＫの電圧が与えられ、トランジスタ３００２のソース（Ｓ）には電源電圧ＶＳＳが与えられる。トランジスタ３００１のゲート（Ｇ）には電圧Ｖｉｎ１が、またトランジスタ３００２のゲート（Ｇ）には電圧Ｖｉｎ２が与えられる。また、トランジスタ３００１のソース（Ｓ）とトランジスタ３００２のドレイン（Ｄ）とが接続されているノードの電圧Ｖｏｕｔは、走査線に与えられる。
【０００８】
図１７（Ａ）に示した出力回路において、入力される電圧及び出力される電圧のタイミングチャートを、図１７（Ｂ）に示す。図１７（Ｂ）に示すように、クロック信号ＣＬＫが有するハイレベルのパルスの一つが出現する期間と、その前後においてのみ、電圧Ｖｉｎ１はハイレベルとなる。Ｖｉｎ１がハイレベルになるとトランジスタ３００１はオンになり、それ以外のＶｉｎ１がローレベルのときトランジスタ３００１はオフになる。
【０００９】
一方、クロック信号ＣＬＫが有するハイレベルのパルスの一つが出現する期間と、その前後においてのみ、電圧Ｖｉｎ２はローレベルとなる。Ｖｉｎ２がローレベルになるとトランジスタ３００２はオフになり、それ以外のＶｉｎ２がハイレベルのときトランジスタ３００２はオンになる。
【００１０】
トランジスタ３００１がオン、トランジスタ３００２がオフの期間において、クロック信号ＣＬＫが有するハイレベルのパルスがサンプリングされ、電圧Ｖｏｕｔとして出力される。そしてサンプリングされたパルスにより、走査線の選択が行われる。
【００１１】
上記構成を有する出力回路では、走査線が選択されていない期間においてトランジスタ３００２はオンの状態を維持している。しかるに走査線が選択されていない期間は、走査線が選択されている期間に比べて圧倒的に長い。そのため、トランジスタ３００２は、トランジスタ３００１に比べて圧倒的に駆動時間が長く、ゲート絶縁膜における電荷のトラップによりその閾値電圧がシフトしやすい。そして、閾値電圧が大きくシフトするとトランジスタ３００２は正常に動作しなくなるため、ゲート絶縁膜における電荷のトラップは走査線駆動回路の寿命を縮める一因となっている。
【００１２】
本発明は上記問題に鑑み、ＴＦＴの閾値電圧のシフトを抑えることで駆動回路の信頼性を高めることができる表示装置の提供を課題とする。
【課題を解決するための手段】
【００１３】
本発明者らは、駆動回路に用いられるトランジスタの閾値電圧のシフトを抑えるためには、該トランジスタのゲートに印加される電圧を必要最低限の値に設定すれば良いと考えた。そして当該トランジスタのゲートに印加する電圧を実際に変化させてみることで、該トランジスタを駆動させるのに最適な必要最低限の電源電圧を見出す構成を発案した。具体的には、シフトレジスタに与える電源電圧の値を変化させたときの、出力回路から出力される電圧をモニターする。そして出力された該電圧が画素部を動作させるのに十分な値を満たすような、電源電圧の値を見出し、該電源電圧を用いて駆動回路を動作させる。
【００１４】
電源電圧の最適な値を取得するタイミングは、画素部に画像を表示する期間以外であれば、いつでも行うことができる。例えば表示装置の電源を投入した後、実際に画像を表示するまでの期間に行うこともできるし、画像を表示している途中でも適宜表示を一時中断して、上記タイミングを設けることもできる。
【００１５】
また、実際の表示には用いることのない、電源電圧の最適な値を取得するためだけに用いるダミーの出力回路を用意しても良い。ダミーの出力回路を用いることで、電源電圧の最適な値の取得をいつでも行うことができる。すなわち、走査線駆動回路によって走査線が順に選択される期間に行うこともできるし、最後の走査線の選択が終了してから最初の走査線の選択が開始されるまでの帰線期間に行うこともできる。
【発明の効果】
【００１６】
本発明では、駆動回路のトランジスタのゲートに印加する電圧を必要最低限の値に設定することで、該トランジスタの閾値電圧のシフトを抑えることができる。よって駆動回路、延いては表示装置の信頼性を高めることができる。特にアモルファス半導体膜を用いた薄膜トランジスタでは、オン電流を確保するために、ゲート絶縁膜に誘電率が酸化珪素より高い窒化珪素または窒化酸化珪素を用いる場合が多い。誘電率が高い窒化珪素または窒化酸化珪素を用いると電荷がトラップされやすく、そのことが閾値電圧のシフトにつながっていたが、本発明の構成により閾値電圧のシフトを抑えて表示装置の信頼性を高めることができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
【００１８】
（実施の形態１）
図１を用いて、本発明の表示装置の構成について説明する。図１（Ａ）は本発明の表示装置のブロック図である。本発明の表示装置は、画素部１００と、走査線駆動回路１０１と、電圧発生回路１０３とを有する。さらに本発明の表示装置は、信号線駆動回路を有していても良い。画素部１００には複数の画素が設けられており、走査線駆動回路１０１によって該画素がラインごとに選択される。信号線駆動回路は、走査線駆動回路１０１によって選択されたラインの画素への、ビデオ信号の入力を制御する。
【００１９】
走査線駆動回路１０１は、シフトレジスタ１０４を有し、シフトレジスタ１０４は出力回路１０５を有する。シフトレジスタ１０４は入力されたクロック信号ＣＬＫ、スタートパルス信号ＳＰを用いて、ラインの選択を行う。具体的にはスタートパルス信号ＳＰに従って出力回路１０５のスイッチングを制御することで、クロック信号ＣＬＫのパルスをサンプリングし、走査線に供給する。
【００２０】
画素において、ｎ型のトランジスタがスイッチング素子として用いられている場合は、パルスが有するハイレベルの電圧ＶＤＤが走査線に供給されると、該トランジスタがオンになり、該走査線を有するラインの画素が選択の状態となる。またローレベルの電圧ＶＳＳが走査線に供給されると該トランジスタがオフになり、該走査線を有するラインの画素は非選択の状態となる。
【００２１】
逆に画素において、ｐ型のトランジスタがスイッチング素子として用いられている場合は、パルスが有するローレベルの電圧ＶＳＳが走査線に供給されると該トランジスタがオンになり、該走査線を有するラインの画素が選択の状態となる。またハイレベルの電圧ＶＤＤが走査線に供給されると該トランジスタがオフになり、該走査線を有するラインの画素は非選択の状態となる。
【００２２】
次に、画素においてｎ型のトランジスタがスイッチング素子として用いられている場合を例に挙げ、電圧発生回路１０３、シフトレジスタ１０４、出力回路１０５の構成及びその動作について、図１（Ｂ）に示すブロック図を用いて説明する。図１（Ｂ）に示すように、電圧発生回路１０３は判定回路１０６と、電圧設定回路１０７とを有する。
【００２３】
出力回路１０５は少なくとも２つのスイッチング素子を有する。具体的に図１（Ｂ）に示す出力回路１０５は、ｎ型のトランジスタ１０８と、ｎ型のトランジスタ１０９とをスイッチング素子として用いる。なお図１（Ｂ）ではトランジスタ１０８及びトランジスタ１０９が共にｎ型である場合を例示しているが、本発明はこの構成に限定されない。トランジスタ１０８及びトランジスタ１０９が共にｐ型であっても良い。
【００２４】
トランジスタ１０８とトランジスタ１０９は直列に接続されている。そしてトランジスタ１０８のドレイン（Ｄ）にはクロック信号ＣＬＫの電圧が与えられ、ソース（Ｓ）は走査線に接続されている。またトランジスタ１０９のソース（Ｓ）には電圧ＶＳＳが与えられ、ドレイン（Ｄ）は走査線に接続されている。従って、トランジスタ１０８によりクロック信号ＣＬＫのサンプリングが行われ、トランジスタ１０９により電圧ＶＳＳの走査線への供給が制御される。
【００２５】
具体的にトランジスタ１０９は、出力回路１０５に入力される電源電圧のうちの電圧ＶＣＣが、ゲートに与えられることでオンになる。電圧発生回路１０３では、電圧設定回路１０７により電圧ＶＣＣの値が変化する。そして該電圧ＶＣＣを出力回路１０５に入力し、出力回路１０５から出力される電圧Ｖｏｕｔを判定回路１０６においてモニターする。
【００２６】
なお、電圧ＶＣＣの出力回路１０５への入力順序は、トランジスタ１０９の閾値電圧のシフトを防止するために、トランジスタ１０９がｎ型ならより低い、すなわち電圧ＶＳＳに近い値から、トランジスタ１０９がｐ型ならより高い、すなわち電圧ＶＤＤに近い値から行うのが望ましい。
【００２７】
判定回路１０６では、電圧Ｖｏｕｔが、画素部を動作させるのに十分な値を満たすか否かの判断を行う。電圧Ｖｏｕｔが十分な値を満たさない場合、電圧ＶＣＣの値がトランジスタ１０９をオンするのに不十分な高さであると判断することができる。逆に電圧Ｖｏｕｔが十分な値を満たす場合、電圧ＶＣＣの値がトランジスタ１０９をオンするのに十分な高さであると判断することができる。上記一連の動作により、判定回路１０６において、電圧Ｖｏｕｔが画素部を動作させるのに十分な値を満たすための、最適な電圧ＶＣＣの値が見出される。そして電圧ＶＣＣを上記最適な一の値に定め、実際に画素部１００に画像を表示させる際に、該電圧ＶＣＣをシフトレジスタ１０４に電源電圧として与える。
【００２８】
なお、シフトレジスタ１０４の動作をより確実なものにするために、判定回路１０６において最適だと判断した電圧ＶＣＣに、電圧設定回路１０７において所定の電圧を上乗せし、電圧ＶＣＣ’としてシフトレジスタ１０４に入力するようにしても良い。上乗せする所定の電圧は、出力回路１０５内のトランジスタのうち、閾値電圧のシフトを抑えたい方のトランジスタ（この場合トランジスタ１０９）の特性及び信頼性を考慮して、その値を設定するのが望ましい。
【００２９】
シフトレジスタ１０４では、電圧発生回路１０３から与えられる電圧ＶＣＣと、ローレベルの電圧ＶＳＳと、ハイレベルの電圧ＶＤＤとを用いて、出力回路１０５のスイッチングが制御される。電圧ＶＣＣまたは電圧ＶＳＳはトランジスタ１０９のゲート（Ｇ）に与えられる。トランジスタ１０９は、電圧ＶＣＣがゲートに与えられるとオン、電圧ＶＳＳがゲートに与えられるとオフ、というようにスイッチングを行う。また電圧ＶＤＤまたは電圧ＶＳＳはトランジスタ１０８のゲート（Ｇ）に与えられる。トランジスタ１０８は、電圧ＶＤＤがゲートに与えられるとオン、電圧ＶＳＳがゲートに与えられるとオフ、というようにスイッチングを行う。そしてトランジスタ１０８がオンの時はトランジスタ１０９をオフ、トランジスタ１０８がオフの時はトランジスタ１０９をオンとする。
【００３０】
なお、走査線が選択されていない期間は選択されている期間に比べて圧倒的に長いため、トランジスタ１０８の駆動時間よりもトランジスタ１０９の駆動時間の方が圧倒的に長くなる。しかし本発明では、トランジスタ１０９のゲートに印加される電圧ＶＣＣを、上述したように必要最低限の値に適宜設定することができる。そのため、ゲート絶縁膜において電荷がトラップされるのを抑え、トランジスタ１０９の閾値電圧のシフトを抑えることができる。よって走査線駆動回路１０１、延いては表示装置の信頼性を高めることができる。特にアモルファス半導体膜を用いた薄膜トランジスタでは、オン電流を確保するために、ゲート絶縁膜に誘電率が酸化珪素より高い窒化珪素または窒化酸化珪素を用いる場合が多い。誘電率が高い窒化珪素または窒化酸化珪素を用いると電荷がトラップされやすく、そのことが閾値電圧のシフトにつながっていたが、本発明の構成により閾値電圧のシフトを抑えて表示装置の信頼性を高めることができる。
【００３１】
また、仮にトランジスタ１０９の閾値電圧がシフトしてしまったとしても、電圧Ｖｏｕｔが画素部を動作させるのに十分な値を満たすように、電圧ＶＣＣの値をその都度設定し直すことで、シフトレジスタを確実に動作させることができる。よって、駆動回路、延いては表示装置の信頼性を高めることができる。
【００３２】
また電源電圧ＶＣＣの最適な値を取得するタイミングは、画素部１００に画像を表示する期間以外であれば、いつでも行うことができる。例えば、表示装置の電源を投入した後、実際に画像を表示するまでの期間に行うこともできるし、画像を表示している途中でも適宜表示を一時中断して、上記タイミングを設けることもできる。
【００３３】
また、実際の表示には用いることのない、電源電圧ＶＣＣの最適な値を取得するためだけに用いるダミーの出力回路を用意しても良い。ダミーの出力回路を用いることで、電源電圧ＶＣＣの最適な値の取得をいつでも行うことができる。すなわち、走査線駆動回路１０１によって走査線が順に選択される期間に行うこともできるし、最後の走査線の選択が終了してから最初の走査線の選択が開始されるまでの帰線期間に行うこともできる。
【００３４】
本実施の形態では、出力回路１０５に用いられているトランジスタがｎ型であり、なおかつｎ型のトランジスタが画素のスイッチング素子として用いられている場合を例示して説明している。逆に、出力回路１０５に用いられているトランジスタがｐ型であり、なおかつｐ型のトランジスタが画素のスイッチング素子として用いられている場合について考察する。この場合、トランジスタ１０８のドレインにはクロック信号ＣＬＫの電圧が与えられ、ソースは走査線に接続される。またトランジスタ１０９のソースには電圧ＶＤＤが与えられ、ドレインは走査線に接続される。従って、トランジスタ１０９により電圧ＶＤＤの走査線への供給が制御され、トランジスタ１０８によりクロック信号ＣＬＫのサンプリングが行われる。そして画素のトランジスタをオフにするには、出力回路１０５においてトランジスタ１０９をオンにして、ハイレベルの電圧ＶＤＤを走査線に与えなくてはならない。よって、トランジスタ１０９の方がトランジスタ１０８よりも圧倒的に駆動時間が長くなるため、トランジスタ１０９をオンにするときの電圧ＶＣＣを、必要最低限の値に抑えるように電圧発生回路を設ける。
【００３５】
また本実施の形態では、トランジスタ１０８及びトランジスタ１０９が同じ極性を有する出力回路１０５の構成について説明しているが、本発明はこの構成に限定されない。トランジスタ１０８及びトランジスタ１０９が異なる極性を有していても良い。この場合、ｐ型ならソースに電圧ＶＤＤ、ｎ型ならソースに電圧ＶＳＳが与えられるのが望ましいので、トランジスタ１０８をｐ型、トランジスタ１０９をｎ型にすると良い。
【００３６】
また本実施の形態では、トランジスタ１０８、トランジスタ１０９が、それぞれゲートを１つ有するシングルゲート構造である場合について示したが、本発明はこの構成に限定されない。互いに電気的に接続された複数のゲートを有するマルチゲート構造のトランジスタであっても良い。
【００３７】
（実施の形態２）
本実施の形態では、本発明の表示装置に用いられる電圧発生回路の具体的な構成について説明する。図２に示す電圧発生回路２００は、判定回路２０１と、電圧設定回路２２０と、インピーダンス変換器２０７とを有している。さらに電圧設定回路２２０は、コントローラ２０２と、加算器２０３と、カウンタ２０４と、切替回路２０５と、デジタルアナログ（ＤＡ）変換回路２０６と、を有する。
【００３８】
なお図２では、電圧発生回路２００の出力側にインピーダンス変換器２０７が設けられている。インピーダンス変換器２０７は必ずしも設ける必要はないが、上記構成により、後段のシフトレジスタのインピーダンスに起因する電位の降下を抑えることができる。インピーダンス変換器２０７として、例えばボルテージフォロワを用いることができる。
【００３９】
次に図２で示した電圧発生回路２００の動作について説明する。電圧設定回路２２０では、走査線駆動回路が有するシフトレジスタ２１０に与える電圧ＶＣＣの値を設定する。本実施の形態では、出力回路２１１のトランジスタ２１２がｎ型であり、出力回路２１１のトランジスタ２１２の閾値電圧のシフトを防止するために、電圧設定回路２２０から電圧ＶＣＣのシフトレジスタ２１０への入力順序はより低い、すなわち電圧ＶＳＳに近い値から行うものとする。なお、トランジスタ２１２がｐ型なら、電圧ＶＣＣのシフトレジスタ２１０への入力順序はより高い、すなわち電圧ＶＤＤに近い値から行うのが望ましい。
【００４０】
具体的に電圧設定回路２２０では、まずコントローラ２０２がカウンタ２０４を制御して時間的に状態の変化する信号を出力させる。カウンタ２０４から出力された信号は、切替回路２０５を介してＤＡ変換回路２０６に入力される。ＤＡ変換回路２０６では、カウンタ２０４から入力される信号に従って、アナログ値の電圧ＶＣＣを生成する。なおＤＡ変換回路２０６で生成される電圧ＶＣＣの値は、カウンタ２０４からの時間的に変化する信号に従って、より低い値から高い値に変化するものとする。インピーダンス変換器２０７は、ＤＡ変換回路２０６において生成された電圧ＶＣＣをインピーダンス変換し、シフトレジスタ２１０に出力する。
【００４１】
シフトレジスタ２１０では、入力された電圧ＶＣＣに従って、出力回路２１１のトランジスタ２１２がスイッチングを行う。電圧ＶＣＣがトランジスタ２１２の閾値電圧よりも低い場合、トランジスタ２１２はオフであるため、電圧ＶＳＳは走査線へ与えられず、走査線の電圧Ｖｏｕｔは所定の値、すなわち画素部を動作させるのに十分な値を満たさない。しかし電圧ＶＣＣの値が順に高くなるにつれ、電圧ＶＣＣは閾値電圧よりもある程度高くなる。すると、そこで初めてトランジスタ２１２はオンとなり、電圧ＶＳＳは走査線へ与えられ、走査線の電圧Ｖｏｕｔは所定の値を満たすようになる。
【００４２】
判定回路２０１では、出力回路２１１から出力される電圧Ｖｏｕｔが所定の値を満たすか否かの判断を、電圧ＶＣＣが変化するごとに行い、その結果をコントローラ２０２に送る。そして電圧Ｖｏｕｔが所定の値を満たしたとき、コントローラ２０２は切替回路２０５及びカウンタ２０４を制御し、電圧ＶＣＣの値を情報として含む信号を加算器２０３に送る。
【００４３】
加算器２０３では、電圧Ｖｏｕｔが所定の値を満たしたときの電圧ＶＣＣに、閾値電圧のシフト分を見越した所定の電圧Ｖ０を加算することで生成される電圧を、新たに電圧ＶＣＣ’として、該電圧ＶＣＣ’の情報を含む信号を出力する。電圧ＶＣＣ’の情報を含む信号は切替回路２０５を介してＤＡ変換回路２０６に入力され、ＤＡ変換回路２０６では入力される信号に従って、アナログ値の電圧ＶＣＣ’を生成する。インピーダンス変換器２０７は、ＤＡ変換回路２０６において生成された電圧ＶＣＣ’をインピーダンス変換し、シフトレジスタ２１０に出力する。
【００４４】
画素部において表示を行う期間において、電圧設定回路２２０において設定された電圧ＶＣＣ’は電源電圧としてシフトレジスタ２１０に与えられる。電圧ＶＣＣ’は、出力回路２１１内のトランジスタ２１２、２１３のうち、閾値電圧のシフトを抑えたい方のトランジスタ２１２のゲートに与えられる。そして、電圧ＶＣＣ’がトランジスタ２１２のゲートに与えられることで、走査線が選択されない期間において、電圧ＶＳＳを電圧Ｖｏｕｔとして走査線に与えることができる。
【００４５】
なお閾値電圧に上乗せする所定の電圧Ｖ０は、出力回路内のトランジスタのうち、閾値電圧のシフトを抑えたい方のトランジスタの特性及び信頼性を考慮して、その値を設定するのが望ましい。
【００４６】
本発明では、出力回路内のトランジスタのうち、閾値電圧のシフトを抑えたい方のトランジスタのゲートに印加される電圧ＶＣＣを、上述したようにトランジスタ２１２の特性に合わせて必要最低限の電圧ＶＣＣ’に適宜設定する。そのため、ゲート絶縁膜において電荷がトラップされるのを抑え、当該トランジスタの閾値電圧Ｖｔｈのシフトを抑えることができる。よって走査線駆動回路、延いては表示装置の信頼性を高めることができる。特にアモルファス半導体膜を用いた薄膜トランジスタでは、オン電流を確保するために、ゲート絶縁膜に誘電率が酸化珪素より高い窒化珪素または窒化酸化珪素を用いる場合が多い。誘電率が高い窒化珪素または窒化酸化珪素を用いると電荷がトラップされやすく、そのことが閾値電圧のシフトにつながっていたが、本発明の構成により閾値電圧のシフトを抑えて表示装置の信頼性を高めることができる。
【００４７】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することができる。
【００４８】
（実施の形態３）
本実施の形態では、本発明の表示装置に用いられる電圧発生回路の、実施の形態２とは異なる構成について説明する。図３に示す電圧発生回路３００は、判定回路３０１と、電圧設定回路３２０と、インピーダンス変換器３０７とを有している。さらに電圧設定回路３２０は、コントローラ３０２と、加算器３０３と、カウンタ３０４と、デジタルアナログ（ＤＡ）変換回路３０６とを有する。
【００４９】
なお図３では、電圧発生回路３００の出力側にインピーダンス変換器３０７が設けられている。インピーダンス変換器３０７は必ずしも設ける必要はないが、上記構成により、後段のシフトレジスタのインピーダンスに起因する電位の降下を抑えることができる。インピーダンス変換器３０７として、例えばボルテージフォロワを用いることができる。
【００５０】
次に図３で示した電圧発生回路３００の動作について説明する。電圧設定回路３２０では、走査線駆動回路が有するシフトレジスタ３１０に与える電圧ＶＣＣ’の値を設定する。本実施の形態では、出力回路３１１のトランジスタ３１２がｎ型であり、出力回路３１１のトランジスタ３１２の閾値電圧のシフトを防止するために、電圧設定回路３２０から電圧ＶＣＣ’のシフトレジスタ３１０への入力順序はより低い、すなわち電圧ＶＳＳに近い値から行うものとする。なお、トランジスタ３１２がｐ型なら、電圧ＶＣＣ’のシフトレジスタ３１０への入力順序はより高い、すなわち電圧ＶＤＤに近い値から行うのが望ましい。
【００５１】
具体的に電圧設定回路３２０では、まずコントローラ３０２がカウンタ３０４を制御して時間的に状態の変化する信号を出力させる。カウンタ３０４から出力された信号はＤＡ変換回路３０６に入力される。ＤＡ変換回路３０６では、カウンタ３０４から入力される信号に従って、アナログ値の電圧ＶＣＣを生成する。なおＤＡ変換回路３０６で生成される電圧ＶＣＣの値は、カウンタ３０４からの時間的に変化する信号に従って、より低い値から高い値に変化するものとする。
【００５２】
ＤＡ変換回路３０６において生成された電圧ＶＣＣは、加算器３０３において電圧Ｖ０が加算される。電圧Ｖ０は、トランジスタ３１２の閾値電圧のシフト分を見越して余分に与えられる電圧である。加算器３０３は電圧ＶＣＣに電圧Ｖ０を加算し、電圧ＶＣＣ’として出力する。インピーダンス変換器３０７は、電圧ＶＣＣ’をインピーダンス変換し、シフトレジスタ３１０に出力する。
【００５３】
シフトレジスタ３１０では、入力された電圧ＶＣＣ’に従って、出力回路３１１のトランジスタ３１２がスイッチングを行う。電圧ＶＣＣ’がトランジスタ３１２の閾値電圧よりも低い場合、トランジスタ３１２はオフであるため、電圧ＶＳＳは走査線へ与えられず、走査線の電圧Ｖｏｕｔは所定の値、すなわち画素部を動作させるのに十分な値を満たさない。しかし電圧ＶＣＣ’の値が順に高くなるにつれ、電圧ＶＣＣ’は閾値電圧よりもある程度高くなる。すると、そこで初めてトランジスタ３１２はオンとなり、電圧ＶＳＳは走査線へ与えられ、走査線の電圧Ｖｏｕｔは所定の値を満たすようになる。
【００５４】
判定回路３０１では、出力回路３１１から出力される電圧Ｖｏｕｔが所定の値を満たすか否かの判断を、電圧ＶＣＣ’が変化するごとに行い、その結果をコントローラ３０２に送る。そして電圧Ｖｏｕｔが所定の値を満たしたとき、コントローラ３０２はカウンタ３０４を制御し、電圧ＶＣＣ’の値を設定する。
【００５５】
なお、判定回路３０１において電圧Ｖｏｕｔが所定の値を満たすか否かの判断を行う際、出力回路３１１に与えられるのは電圧ＶＣＣではなく、電圧ＶＣＣに電圧Ｖ０を加算することで得られる電圧ＶＣＣ’である。よって、電圧Ｖｏｕｔが所定の値を初めて満たしたときの電圧ＶＣＣ’を最適な値として設定するよりも、所定の値を初めて満たしたときの電圧ＶＣＣ’に閾値電圧のシフト分を見越した分の電圧Ｖ０だけさらに高い電圧を、最適な値として設定する方がより望ましい。
【００５６】
画素部において表示を行う期間において、電圧設定回路３２０において設定された電圧ＶＣＣ’は、電源電圧としてシフトレジスタ３１０に与えられる。電圧ＶＣＣ’は、出力回路３１１内のトランジスタ３１２、３１３のうち、閾値電圧のシフトを抑えたい方のトランジスタ３１２のゲートに与えられる。そして、電圧ＶＣＣ’がトランジスタ３１２のゲートに与えられることで、走査線が選択されない期間において、電圧ＶＳＳを電圧Ｖｏｕｔとして走査線に与えることができる。
【００５７】
なお閾値電圧に上乗せする所定の電圧Ｖ０は、出力回路内のトランジスタのうち、閾値電圧のシフトを抑えたい方のトランジスタの特性及び信頼性を考慮して、その値を設定するのが望ましい。
【００５８】
本発明では、出力回路内のトランジスタのうち、閾値電圧のシフトを抑えたい方のトランジスタのゲートに印加される電圧ＶＣＣ’を、上述したようにトランジスタ３１２の特性に合わせて必要最低限の電圧ＶＣＣ’に適宜設定する。そのため、ゲート絶縁膜において電荷がトラップされるのを抑え、当該トランジスタの閾値電圧Ｖｔｈのシフトを抑えることができる。よって走査線駆動回路、延いては表示装置の信頼性を高めることができる。特にアモルファス半導体膜を用いた薄膜トランジスタでは、オン電流を確保するために、ゲート絶縁膜に誘電率が酸化珪素より高い窒化珪素または窒化酸化珪素を用いる場合が多い。誘電率が高い窒化珪素または窒化酸化珪素を用いると電荷がトラップされやすく、そのことが閾値電圧のシフトにつながっていたが、本発明の構成により閾値電圧のシフトを抑えて表示装置の信頼性を高めることができる。
【００５９】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することができる。
【００６０】
（実施の形態４）
本実施の形態では、本発明の半導体装置が有する判定回路の、より詳しい構成とその動作について説明する。
【００６１】
図４に、判定回路の具体的な構成を一例として示す。図４に示す判定回路８００は、走査線駆動回路とは別に、出力回路８０２を有するシフトレジスタ８０１が設けられている。また判定回路８００は、記憶回路８１１、記憶回路８０３、比較回路８１０を有する。
【００６２】
走査線駆動回路の出力回路から出力された電圧Ｖｏｕｔは、記憶回路８１１において保持される。また出力回路８０２から出力される電圧Ｖｏｕｔ’は記憶回路８０３において保持される。電圧Ｖｏｕｔ’は画素部を動作させるのに最適な値に設定されており、この電圧Ｖｏｕｔ’と実際に出力回路から出力された電圧Ｖｏｕｔとを比較することで、電圧Ｖｏｕｔが所定の値を満たしているか否かの判断を比較回路８１０において行う。
【００６３】
記憶回路８１１及び記憶回路８０３から、比較回路８１０へのデータの出力は、クロック信号ＣＬＫと４分の１周期ずれているクロック信号ＣＬＫ’に従って行われる。図４において比較回路８１０は、ＥｘＯＲ（排他的論理和）ゲート８０４、スイッチング素子８０５、スイッチング素子８０６、インバータ８０７、インバータ８０８、インバータ８０９を有する。
【００６４】
記憶回路８１１及び記憶回路８０３から出力されるデータは、ＥｘＯＲゲート８０４に入力され、ＥｘＯＲゲート８０４は該２つのデータが一致している場合にローレベルの電圧を出力し、一致していない場合にハイレベルの電圧を出力する。スイッチング素子８０５はＥｘＯＲゲート８０４から出力される電圧がローレベルの時にオフになり、ハイレベルの時にオンになる。
【００６５】
一方、スイッチング素子８０６は、リセット信号ＲＥＳによってスイッチングが制御されており、スイッチング素子８０６がオンになるとハイレベルの電圧ＶＤＤが、フリップフロップを形成しているインバータ８０８及びインバータ８０７に与えられ、保持される。２つのデータが一致して、スイッチング素子８０５がオフになる時は、インバータ８０８及びインバータ８０７によって電圧ＶＤＤは保持される。しかし２つのデータが一致せず、スイッチング素子８０５がオンになる時は、スイッチング素子８０５を介してローレベルの電圧ＶＳＳが、フリップフロップを形成しているインバータ８０８及びインバータ８０７に与えられ、保持される。
【００６６】
インバータ８０８及びインバータ８０７において保持されている電圧はインバータ８０９により電圧が反転し、信号としてコントローラに出力される。コントローラでは、判定回路８００から入力された信号の電圧のレベルにより、出力回路から出力された電圧Ｖｏｕｔが所定の値を満たしているか否かの判断を行い、電圧ＶＣＣを最適な値に設定することができる。
【００６７】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することができる。
【００６８】
（実施の形態５）
本実施の形態では、本発明の半導体装置が有する走査線駆動回路の、より詳しい構成とその動作について説明する。
【００６９】
図５（Ａ）に、本実施の形態の走査線駆動回路の構成を示す。図５（Ａ）に示す走査線駆動回路は、複数のパルス出力回路９００を有している。パルス出力回路９００にはクロック信号ＣＬＫ、該クロック信号ＣＬＫと周期が半分ずれているクロック信号ＣＬＫｂ、スタートパルス信号ＳＰ、走査方向切替信号Ｌ／Ｒ、該走査方向切替信号Ｌ／Ｒの電圧を反転させた走査方向切替信号Ｌ／Ｒｂが入力されている。複数のパルス出力回路９００は、上記信号の入力により、順に対応する走査線Ｇ１〜Ｇｙにパルスを出力する。
【００７０】
図５（Ｃ）に、パルス出力回路９００の具体的な回路図の一例を示す。なお、図５（Ｃ）に示したパルス出力回路における信号の入出力を明確にするために、図５（Ａ）に示したパルス出力回路９００の端子に１から５まで番号を付したものを、図５（Ｂ）に示す。図５（Ｂ）に示すパルス出力回路９００の１〜５の端子は、図５（Ｃ）に示したパルス出力回路の１〜５の端子に対応するものとする。
【００７１】
図５（Ｃ）に示すパルス出力回路は、走査方向切替回路９１０と、第１の振幅補償回路９２０と、第２の振幅補償回路９３０と、出力回路９４０とを有している。走査方向切替回路９１０は、走査方向切替信号Ｌ／Ｒ及び走査方向切替信号Ｌ／Ｒｂに従って、走査線の選択の順序を切り替えることができる。第１の振幅補償回路９２０及び第２の振幅補償回路９３０は、スタートパルス信号ＳＰまたは前段のパルス出力回路から出力されるパルスと、後段のパルス出力回路から出力されるパルスとに従って、出力回路９４０のスイッチングを制御する。出力回路９４０は、クロック信号ＣＬＫまたはクロック信号ＣＬＫｂのパルスをサンプリングし、前段のパルス出力回路または走査線Ｇｊ（ｊ＝１〜ｙ）に出力する。
【００７２】
具体的に走査方向切替回路９１０は、トランジスタ９１１〜９１４を有する。第１の振幅補償回路９２０は、トランジスタ９２１、９２２を有する。第２の振幅補償回路９３０は、トランジスタ９３１、９３２を有する。出力回路９４０は、トランジスタ９４１、９４２を有する。
【００７３】
そしてトランジスタ９１１のゲートは端子４に接続されている。またトランジスタ９１１のソースとドレインは、一方が端子２に、他方がトランジスタ９２１のゲート及びトランジスタ９３２のゲートに接続されている。トランジスタ９１２のゲートは端子５に接続されている。またトランジスタ９１２のソースとドレインは、一方が端子３に、他方がトランジスタ９２１のゲート及びトランジスタ９３２のゲートに接続されている。トランジスタ９１３のゲートは端子５に接続されている。またトランジスタ９１３のソースとドレインは、一方が端子２に、他方がトランジスタ９３１のゲートに接続されている。トランジスタ９１４のゲートは端子４に接続されている。またトランジスタ９１４のソースとドレインは、一方が端子３に、他方がトランジスタ９３１のゲートに接続されている。
【００７４】
トランジスタ９２１のソースとドレインは、一方に電圧ＶＤＤが与えられ、他方はトランジスタ９４１のゲートに接続されている。トランジスタ９２２のゲートはトランジスタ９４２のゲートに接続されている。またトランジスタ９２２のソースとドレインは、一方がトランジスタ９４１のゲートに接続され、他方には電圧ＶＳＳが与えられている。
【００７５】
トランジスタ９３１のソースとドレインは、一方には電圧ＶＣＣが与えられ、他方はトランジスタ９２２のゲート及びトランジスタ９４２のゲートに接続されている。トランジスタ９３２のソースとドレインは、一方がトランジスタ９２２のゲート及びトランジスタ９４２のゲートに接続され、他方には電圧ＶＳＳが与えられている。
【００７６】
トランジスタ９４１のソースとドレインは、一方が端子１に、他方が走査線Ｇｊに接続されている。トランジスタ９４２のソースとドレインは、一方が走査線Ｇｊに接続されており、他方には電圧ＶＳＳが与えられている。
【００７７】
図６に、図５（Ｃ）に示すパルス出力回路９００の、端子１〜５及び走査線Ｇｊにおける電圧のタイミングチャートを示す。またトランジスタ９４１のゲートに入力される電圧ＩＮ１と、トランジスタ９４２のゲートに入力される電圧ＩＮ２のタイミングチャートも、併せて図６に示す。
【００７８】
まず図６では、端子４に入力される走査方向切替信号Ｌ／Ｒの電圧がハイレベル、端子５に入力される走査方向切替信号Ｌ／Ｒｂの電圧がローレベルである場合を示している。よって、トランジスタ９１１及びトランジスタ９１４はオン、トランジスタ９１２及びトランジスタ９１３はオフである。逆に走査方向切替信号Ｌ／Ｒの電圧がローレベル、走査方向切替信号Ｌ／Ｒｂの電圧がハイレベルであっても、走査方向が切り替わるだけで、基本的な動作は同じである。
【００７９】
そして図６に示すように、端子２にスタートパルス信号ＳＰのパルスが入力される前は、端子２及び端子３に入力される電圧はローレベルである。よって、トランジスタ９２１、トランジスタ９２２、トランジスタ９３１及びトランジスタ９３２は全てオフであり、トランジスタ９４１とトランジスタ９４２のゲートには前周期において与えられた電圧が保持されている。
【００８０】
次に端子２にスタートパルス信号ＳＰのパルスが入力されると、トランジスタ９２１及びトランジスタ９３２のゲートにハイレベルの電圧が与えられるので、上記トランジスタはオンになる。よってトランジスタ９２１を介して、電圧ＶＤＤが電圧ＩＮ１としてトランジスタ９４１のゲートに与えられるので、トランジスタ９４１はオンになる。またトランジスタ９３２を介して、電圧ＶＳＳが電圧ＩＮ２としてトランジスタ９４２のゲートに与えられるので、トランジスタ９４２はオフになる。このとき、端子１に入力されるクロック信号ＣＬＫの電圧はローレベルであるので、走査線Ｇｊにはローレベルの電圧が出力される。
【００８１】
また端子３に入力される電圧はローレベルのままなので、トランジスタ９３１はオフの状態を維持する。トランジスタ９３２を介して、電圧ＶＳＳがトランジスタ９２２のゲートに与えられるので、トランジスタ９２２はオフになる。
【００８２】
次に端子２に再びローレベルの電圧が入力されると、トランジスタ９２１及びトランジスタ９３２のゲートにローレベルの電圧が与えられるので、上記トランジスタはオフになる。また端子３に入力される電圧はローレベルのままなので、トランジスタ９３１はオフの状態を維持する。よってトランジスタ９２２のゲート及びトランジスタ９４２のゲートはフローティングとなり、電圧ＩＮ２はローレベルの状態を維持するので、トランジスタ９２２及びトランジスタ９４２はオフとなる。
【００８３】
このとき、トランジスタ９４１のゲートもフローティングとなるが、端子１に入力されるクロック信号ＣＬＫの電圧がハイレベルになるので、ブートストラップによりトランジスタのゲートの電圧ＩＮ１はさらに高く持ち上がる。よってトランジスタ９４１はオンの状態を維持するため、クロック信号ＣＬＫのハイレベルの電圧がサンプリングされ、走査線Ｇｊに出力される。
【００８４】
次に端子２に入力される電圧はローレベルの状態を維持するため、トランジスタ９２１及びトランジスタ９３２はオフのままである。一方、端子３に入力される電圧はハイレベルになるため、トランジスタ９３１はオンになる。そしてトランジスタ９３１を介してトランジスタ９２２のゲートに電圧ＶＣＣが印加され、トランジスタ９２２及びトランジスタ９４２はオンになる。よって、トランジスタ９２２を介して、電圧ＶＳＳが電圧ＩＮ１としてトランジスタ９４１のゲートに与えられ、トランジスタ９４１はオフになる。またトランジスタ９３１を介してトランジスタ９４２のゲートに、電圧ＩＮ２として電圧ＶＣＣが印加される。したがって、トランジスタ９４２はオンになり、トランジスタ９４２を介して電圧ＶＳＳが走査線Ｇｊに与えられる。
【００８５】
なお本実施の形態では、パルス出力回路９００が走査方向切替回路９１０を有する構成について説明したが、本発明はこの構成に限定されない。走査線の選択の順序を切り替える必要がなければ、走査方向切替回路９１０は必ずしも設けなくとも良い。
【００８６】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することができる。
【００８７】
（実施の形態６）
本実施の形態では、電圧発生回路及び走査線駆動回路を有する本発明の表示装置の、全体的な構成について説明する。図７に、本実施の形態の表示装置のブロック図を示す。図７に示す表示装置は、表示素子を備えた画素を複数有する画素部４００と、各画素をラインごとに選択する走査線駆動回路４１０と、選択されたラインの画素へのビデオ信号の入力を制御する信号線駆動回路４２０と、電圧発生回路４３０とを有する。
【００８８】
図７において信号線駆動回路４２０は、シフトレジスタ４２１、第１のラッチ４２２、第２のラッチ４２３を有している。シフトレジスタ４２１には、クロック信号ＣＬＫ、スタートパルス信号ＳＰ、走査方向切替信号Ｌ／Ｒが入力されている。シフトレジスタ４２１は、これらクロック信号ＣＬＫ及びスタートパルス信号ＳＰに従って、パルスが順次シフトするタイミング信号を生成し、第１のラッチ４２２に出力する。タイミング信号のパルスの出現する順序は、走査方向切替信号Ｌ／Ｒによって切り替わる。
【００８９】
第１のラッチ４２２にタイミング信号が入力されると、該タイミング信号のパルスに従って、ビデオ信号が順に第１のラッチ４２２に書き込まれ、保持される。なお、本実施の形態では第１のラッチ４２２が有する複数の記憶回路に順にビデオ信号を書き込んでいるが、本発明はこの構成に限定されない。第１のラッチ４２２が有する複数の記憶回路をいくつかのグループに分け、該グループごとに並行してビデオ信号を入力する、いわゆる分割駆動を行っても良い。なおこのときのグループ数を分割数と呼ぶ。例えば４つの記憶回路ごとにラッチをグループに分けた場合、４分割で分割駆動することになる。
【００９０】
第１のラッチ４２２の全ての記憶回路への、ビデオ信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。
【００９１】
１ライン期間が終了すると、第２のラッチ４２３に入力されるラッチ信号ＬＳのパルスに従って、第１のラッチ４２２に保持されているビデオ信号が、第２のラッチ４２３に一斉に書き込まれ、保持される。ビデオ信号を第２のラッチ４２３に送出し終えた第１のラッチ４２２には、再びシフトレジスタ４２１からのタイミング信号に従って、次のビデオ信号の書き込みが順次行われる。この２順目の１ライン期間中には、第２のラッチ４２３に書き込まれ、保持されているビデオ信号が画素部４００に入力される。
【００９２】
なお信号線駆動回路４２０では、シフトレジスタ４２１の代わりに、パルスが順次シフトする信号を出力することができる別の回路を用いても良い。
【００９３】
なお図７では第２のラッチ４２３の後段に画素部４００が直接接続されているが、本発明はこの構成に限定されない。画素部４００の前段に、第２のラッチ４２３から出力されたビデオ信号に信号処理を施す回路を設けることができる。信号処理を施す回路の一例として、例えば波形を整形することができるバッファ、振幅を増幅することができるレベルシフタ、アナログ信号に変換することができるデジタルアナログ変換回路などが挙げられる。
【００９４】
次に、走査線駆動回路４１０の構成について説明する。走査線駆動回路４１０は、シフトレジスタ４１１を有し、シフトレジスタ４１１は出力回路４１２を有している。走査線駆動回路４１０において、シフトレジスタ４１１にクロック信号ＣＬＫ、スタートパルス信号ＳＰ及び走査方向切替信号Ｌ／Ｒが入力されることによって、パルスが順次シフトする選択信号が出力回路４１２から出力される。選択信号のパルスの出現する順序は、走査方向切替信号Ｌ／Ｒによって切り替わる。生成された選択信号のパルスが走査線に入力されることで、当該走査線を有するラインの画素が選択され、ビデオ信号が該画素に入力される。
【００９５】
なお図７では、シフトレジスタ４１１の後段に画素部４００が直接接続されているが、本発明はこの構成に限定されない。画素部４００の前段に、シフトレジスタ４１１から出力された選択信号に信号処理を施す回路を設けても良い。信号処理を施す回路の一例として、例えば波形を整形することができるバッファ、振幅を増幅することができるレベルシフタなどが挙げられる。
【００９６】
またアクティブマトリクス型の表示装置の場合、走査線には１ライン分の画素が有するトランジスタのゲートが接続されている。よってシフトレジスタ４１１の後段に画素部４００が直接接続されている場合、出力回路４１２には、１ライン分の画素のトランジスタを一斉にオンできる程度の、電流供給能力の高いトランジスタを用いることが望ましい。
【００９７】
画素部４００、走査線駆動回路４１０、信号線駆動回路４２０及び電圧発生回路４３０は、同じ基板に形成することができるが、いずれかを異なる基板で形成することもできる。
【００９８】
図８（Ａ）に、別途形成された信号線駆動回路４２０を、画素部４００及び走査線駆動回路４１０が形成された基板４４０に実装している表示装置の一形態を示す。なお実際には、画素部４００を基板４４０との間に挟むようにもう一つの基板を設けるが、画素部４００、走査線駆動回路４１０、信号線駆動回路４２０、電圧発生回路４３０の配置を明確にするために、図８（Ａ）では敢えてもう一つの基板が省略された形態を図示する。
【００９９】
電圧発生回路４３０は別途形成され、基板４４０に実装されている。画素部４００、信号線駆動回路４２０、走査線駆動回路４１０、電圧発生回路４３０には、それぞれ電源の電圧、各種信号等が、ＦＰＣ４４１を介して供給される。図８（Ａ）において、信号線駆動回路４２０と、電圧発生回路４３０とは、単結晶の半導体を用いたトランジスタ、多結晶の半導体を用いたトランジスタ、またはＳＯＩを用いたトランジスタを有していても良い。
【０１００】
なお、信号線駆動回路４２０を実装する際、必ずしも信号線駆動回路４２０が形成された基板を、画素部４００が形成された基板上に貼り合わせる必要はなく、例えばＦＰＣ上に貼り合わせるようにしても良い。図８（Ｂ）に、画素部４００及び走査線駆動回路４１０が形成された基板４５０に、別途形成された信号線駆動回路４２０がＦＰＣ４５１上に貼り合わされるように実装されている、表示装置の一形態を示す。なお実際には、画素部４００を基板４５０との間に挟むようにもう一つの基板を設けるが、画素部４００、走査線駆動回路４１０、信号線駆動回路４２０、電圧発生回路４３０の配置を明確にするために、図８（Ｂ）では敢えてもう一つの基板が省略された形態を図示する。電圧発生回路４３０は別途形成され、基板４５０に実装されている。画素部４００、信号線駆動回路４２０、走査線駆動回路４１０、電圧発生回路４３０には、それぞれ電源の電圧、各種信号等が、ＦＰＣ４５１を介して供給される。図８（Ｂ）において、信号線駆動回路４２０と、電圧発生回路４３０とは、単結晶の半導体を用いたトランジスタ、多結晶の半導体を用いたトランジスタ、またはＳＯＩを用いたトランジスタを有していても良い。
【０１０１】
また信号線駆動回路４２０の一部を、画素部４００及び走査線駆動回路４１０と同じ基板上に形成し、残りを別途形成して実装するようにしても良い。画素部４００及び走査線駆動回路４１０と共に、信号線駆動回路４２０が有する第１のラッチ４２２、第２のラッチ４２３が形成されている基板４６０に、別途形成した信号線駆動回路４２０のシフトレジスタ４２１が実装されている、表示装置の一形態を図８（Ｃ）に示す。なお実際には、画素部４００を基板４６０との間に挟むようにもう一つの基板を設けるが、画素部４００、走査線駆動回路４１０、第１のラッチ４２２、第２のラッチ４２３、シフトレジスタ４２１、電圧発生回路４３０の配置を明確にするために、図８（Ｃ）では敢えてもう一つの基板が省略された形態を図示する。電圧発生回路４３０は別途形成され、基板４６０に実装されている。画素部４００、第１のラッチ４２２、第２のラッチ４２３、シフトレジスタ４２１、走査線駆動回路４１０、電圧発生回路４３０には、それぞれ電源の電圧、各種信号等が、ＦＰＣ４６１を介して供給される。図８（Ｃ）において、シフトレジスタ４２１と、電圧発生回路４３０とは、単結晶の半導体を用いたトランジスタ、多結晶の半導体を用いたトランジスタ、またはＳＯＩを用いたトランジスタを有していても良い。
【０１０２】
なお、別途形成した基板の接続方法は、特に限定されるものではなく、公知のＣＯＧ方法やワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。また接続する位置は、電気的な接続が可能であるならば、図８に示した位置に限定されない。また、コントローラ、ＣＰＵ、メモリ等を別途形成し、接続するようにしても良い。
【０１０３】
駆動回路などの集積回路を別途形成して基板に実装することで、全ての回路を画素部と同じ基板上に形成する場合に比べて、歩留まりを高めることができ、また各回路の特性に合わせたプロセスの最適化を容易に行なうことができる。
【０１０４】
なお本発明の表示装置は、例えば液晶表示装置、有機発光素子（ＯＬＥＤ）に代表される発光素子を各画素に備えた発光装置、ＤＭＤ（Ｄｉｇｉｔａｌ  Ｍｉｃｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）等、アクティブマトリクス型の表示装置がその範疇に含まれる。またパッシブマトリクス型の表示装置も含まれる。
【０１０５】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することができる。
【実施例１】
【０１０６】
本実施例では、本発明の表示装置が有する信号線駆動回路の、より具体的な構成について説明する。
【０１０７】
図９に、信号線駆動回路の回路図を一例として示す。図９に示す信号線駆動回路は、シフトレジスタ５０１と、第１のラッチ５０２と、第２のラッチ５０３と、レベルシフタ５０４と、バッファ５０５とを有している。
【０１０８】
シフトレジスタ５０１は、複数のディレイ型フリップフロップ（ＤＦＦ）５０６を有している。そしてシフトレジスタ５０１は、入力されたスタートパルス信号ＳＰ及びクロック信号ＣＬＫに従って、順次パルスがシフトしたタイミング信号を生成し、後段の第１のラッチ５０２に入力する。
【０１０９】
第１のラッチ５０２は複数の記憶回路（ＬＡＴ）５０７を有している。そして第１のラッチ５０２は、入力されたタイミング信号のパルスに従って、ビデオ信号を順にサンプリングし、記憶回路５０７にサンプリングしたビデオ信号のデータを書き込む。
【０１１０】
第２のラッチ５０３は複数の記憶回路（ＬＡＴ）５０８を有する。記憶回路５０８の数はそれぞれ、画素部における１ラインの画素数と同じか、それよりも多いことが望ましい。
【０１１１】
第１のラッチ５０２において記憶回路５０７に書き込まれたビデオ信号のデータは、第２のラッチ５０３に入力されるラッチ信号ＬＳのパルスに従って、第２のラッチ５０３が有する記憶回路５０８に書き込まれ、保持される。そして記憶回路５０８において保持されているデータは、後段のレベルシフタ５０４にビデオ信号として出力される。
【０１１２】
レベルシフタ５０４は、入力されたビデオ信号の電圧の振幅を制御し、後段のバッファ５０５に出力する。入力されたビデオ信号は、バッファ５０５において波形が整形された後、信号線に出力される。
【０１１３】
本実施例は、上記実施の形態と適宜組み合わせて実施することができる。
【実施例２】
【０１１４】
本実施例では、本発明の表示装置の１つである、アクティブマトリクス型の発光装置が有する画素部の構成について説明する。
【０１１５】
アクティブマトリクス型の発光装置は、各画素に表示素子に相当する発光素子が設けられている。発光素子は自ら発光するため視認性が高く、液晶表示装置で必要なバックライトが要らず薄型化に最適であると共に、視野角にも制限が無い。本実施例では、発光素子の１つである有機発光素子（ＯＬＥＤ：Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）を用いた発光装置について説明するが、本発明は他の発光素子を用いた発光装置であっても良い。
【０１１６】
ＯＬＥＤは、電場を加えることで発生するルミネッセンス（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）が得られる材料を含む層（以下、電界発光層と記す）と、陽極層と、陰極層とを有している。エレクトロルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とがあるが、本発明の発光装置は、上述した発光のうちの、いずれか一方の発光を用いていても良いし、または両方の発光を用いていても良い。
【０１１７】
本実施例の発光装置の画素部６０１の拡大図を図１０（Ａ）に示す。画素部６０１はマトリクス状に配置された複数の画素６０２を有している。またＳ１〜Ｓｘは信号線、Ｖ１〜Ｖｘは電源線、Ｇ１〜Ｇｙは走査線に相当する。本実施例の場合、画素６０２は、信号線Ｓ１〜Ｓｘと、電源線Ｖ１〜Ｖｘと、走査線Ｇ１〜Ｇｙとを１つずつ有している。
【０１１８】
画素６０２の拡大図を図１０（Ｂ）に示す。図１０（Ｂ）において、６０３はスイッチング用トランジスタである。スイッチング用トランジスタ６０３のゲートは、走査線Ｇｊ（ｊ＝１〜ｙ）に接続されている。スイッチング用トランジスタ６０３のソースとドレインは、一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、他方が駆動用トランジスタ６０４のゲートにそれぞれ接続されている。また電源線Ｖｉ（ｉ＝１〜ｘ）と、駆動用トランジスタ６０４のゲートの間には、保持容量６０６が設けられている。
【０１１９】
保持容量６０６はスイッチング用トランジスタ６０３がオフの時、駆動用トランジスタ６０４のゲート電圧（ゲートとソース間の電圧）を保持するために設けられている。なお本実施例では保持容量６０６を設ける構成を示したが、本発明はこの構成に限定されず、保持容量６０６を設けなくても良い。
【０１２０】
また、駆動用トランジスタ６０４のソースとドレインは、一方が電源線Ｖｉ（ｉ＝１〜ｘ）に接続され、他方が発光素子６０５に接続されている。発光素子６０５は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とを有する。陽極が駆動用トランジスタ６０４のソースまたはドレインと接続している場合、陽極が画素電極、陰極が対向電極となる。逆に陰極が駆動用トランジスタ６０４のソースまたはドレインと接続している場合、陰極が画素電極、陽極が対向電極となる。
【０１２１】
発光素子６０５の対向電極と、電源線Ｖｉには、それぞれ所定の電圧が与えられている。
【０１２２】
走査線駆動回路から走査線Ｇ１〜Ｇｙに入力される選択信号のパルスに従って、走査線Ｇｊが選択される、言い換えると走査線Ｇｊに対応するラインの画素６０２が選択されると、該ラインの画素６０２において走査線Ｇｊにゲートが接続されたスイッチング用トランジスタ６０３がオンになる。そして信号線Ｓｉにビデオ信号が入力されると、該ビデオ信号の電圧に従って駆動用トランジスタ６０４のゲート電圧が決まる。駆動用トランジスタ６０４がオンになった場合、電源線Ｖｉと発光素子６０５が電気的に接続され、電流の供給により発光素子６０５が発光する。逆に、駆動用トランジスタ６０４がオフになった場合、電源線Ｖｉと発光素子６０５は電気的に接続されないので、発光素子６０５への電流の供給は行われず、発光素子６０５は発光しない。
【０１２３】
なおスイッチング用トランジスタ６０３、駆動用トランジスタ６０４は、ｎチャネル型トランジスタでもｐチャネル型トランジスタでもどちらでも用いることができる。ただし駆動用トランジスタ６０４のソースまたはドレインが発光素子６０５の陽極と接続されている場合、駆動用トランジスタ６０４はｐチャネル型トランジスタであることが望ましい。また、駆動用トランジスタ６０４のソースまたはドレインが発光素子６０５の陰極と接続されている場合、駆動用トランジスタ６０４はｎチャネル型トランジスタであることが望ましい。
【０１２４】
またスイッチング用トランジスタ６０３、駆動用トランジスタ６０４は、シングルゲート構造ではなく、ダブルゲート構造やトリプルゲート構造などのマルチゲート構造を有していても良い。
【０１２５】
なお本発明は、図１０に示した回路構成だけではなく、様々な回路構成を持った画素を有する表示装置に適用できる。本発明の表示装置が有する画素は、例えば、駆動用トランジスタの閾値電圧を補正できる閾値補正型の回路構成や、電流を入力することで駆動用トランジスタの閾値及び移動度を補正できる電流入力型の回路構成などを有していても良い。
【０１２６】
本実施例は、上記実施の形態または上記実施例と適宜組み合わせて実施することができる。
【実施例３】
【０１２７】
本実施例では、本発明の表示装置の１つである、アクティブマトリクス型の液晶表示装置が有する画素部の構成について説明する。
【０１２８】
本実施例の表示装置の画素部６１０の拡大図を図１１に示す。図１１において、画素部６１０には複数の画素６１１がマトリクス状に設けられている。またＳ１〜Ｓｘは信号線、Ｇ１〜Ｇｙは走査線に相当する。本実施例の場合、画素６１１は、信号線Ｓ１〜Ｓｘと、走査線Ｇ１〜Ｇｙとを１つずつ有している。
【０１２９】
画素６１１は、スイッチング素子として機能するトランジスタ６１２と、表示素子に相当する液晶セル６１３と、保持容量６１４とを有している。液晶セル６１３は、画素電極と、対向電極と、画素電極と対向電極とによって電圧が印加される液晶とを有している。トランジスタ６１２のゲートは走査線Ｇｊ（ｊ＝１〜ｙ）に接続されており、トランジスタ６１２のソースまたはドレインは、一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、他方が液晶セル６１３の画素電極に接続されている。また保持容量６１４が有する２つの電極は、一方が液晶セル６１３の画素電極に、他方がコモン電極に接続されている。コモン電極は液晶セル６１３の対向電極に接続されていても良いし、他の走査線に接続されていても良い。
【０１３０】
走査線駆動回路から走査線Ｇ１〜Ｇｙに入力される選択信号のパルスに従って、走査線Ｇｊが選択される、言い換えると走査線Ｇｊに対応するラインの画素６１１が選択されると、該ラインの画素６１１において走査線Ｇｊにゲートが接続されたトランジスタ６１２がオンになる。そして信号線駆動回路から信号線Ｓｉにビデオ信号が入力されると、該ビデオ信号の電圧に従って液晶セル６１３の画素電極と対向電極の間に電圧が印加される。液晶セル６１３は、画素電極と対向電極の間に印加される電圧の値に従って、その透過率が決まる。また液晶セル６１３の画素電極と対向電極の間の電圧は、保持容量６１４において保持される。
【０１３１】
本実施例は、上記実施の形態または上記実施例と適宜組み合わせて実施することができる。
【実施例４】
【０１３２】
次に、本発明の表示装置の、具体的な作製方法について説明する。なお本実施例では、トランジスタを有する発光装置を例に挙げて説明する。
【０１３３】
まず基板７００上に導電膜を形成した後、該導電膜を所定の形状に加工（パターニング）することで、導電膜７０１、７０２を形成する。基板７００として、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレス基板を含む金属基板、またはシリコン基板等の半導体基板を用いても良い。ただし、導電性の高い基板を用いる場合、該基板上に絶縁膜を形成してから、導電膜７０１、７０２を形成するようにする。プラスチック等の可撓性を有する合成樹脂からなる基板は、上記基板と比較して耐熱温度が一般的に低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。
【０１３４】
プラスチック基板として、ポリエチレンテレフタレート（ＰＥＴ）に代表されるポリエステル、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ナイロン、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。
【０１３５】
また導電膜７０１、７０２には、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等を用いることが出来る。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。または、半導体膜に導電性を付与するリン等の不純物元素をドーピングした、多結晶珪素などの半導体を用いて形成しても良い。
【０１３６】
また、本実施例では導電膜７０１、７０２を単層の導電膜で形成しているが、本実施例はこの構成に限定されない。導電膜７０１、７０２は２つ以上の導電膜を積層することで形成されていても良い。３つ以上の導電膜を積層する３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。導電膜の形成にはＣＶＤ法、スパッタリング法等を用いることが出来る。
【０１３７】
次に、導電膜７０１、７０２を覆うようにゲート絶縁膜７０３を形成する。ゲート絶縁膜７０３は、プラズマＣＶＤ法またはスパッタリング法などを用い、酸化珪素、窒化珪素（ＳｉＮｘ、Ｓｉ３Ｎ４等）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等を含む膜を、単層で、または積層させて形成することができる。積層する場合には、例えば、導電膜７０１、７０２側から酸化珪素膜、窒化珪素膜、酸化珪素膜の３層構造とするのが好ましい。
【０１３８】
次にゲート絶縁膜７０３上に、第１の半導体膜７０４を形成する。第１の半導体膜７０４の膜厚は２０〜２００ｎｍ（望ましくは４０〜１７０ｎｍ、好ましくは５０〜１５０ｎｍ）とする。なお第１の半導体膜７０４は、非晶質半導体であっても良いし、多結晶半導体であっても良い。また半導体は珪素だけではなくシリコンゲルマニウムも用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５ａｔｏｍｉｃ％程度であることが好ましい。
【０１３９】
なお第１の半導体膜７０４は、公知の技術により結晶化しても良い。公知の結晶化方法としては、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、基板７００として石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素を用いる結晶化法、９５０℃程度の高温アニールを組み合わせた結晶化法を用いても良い。
【０１４０】
例えばレーザ結晶化法を用いる場合、レーザ結晶化の前に、レーザに対する第１の半導体膜７０４の耐性を高めるために、５５０℃、４時間の加熱処理を該第１の半導体膜７０４に対して行なう。そして連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波のレーザ光を照射することで、大粒径の結晶を得ることができる。例えば、代表的には、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いるのが望ましい。具体的には、連続発振のＹＶＯ４レーザから射出されたレーザ光を非線形光学素子により高調波に変換し、出力１０Ｗのレーザ光を得る。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、第１の半導体膜７０４に照射する。このときのパワー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度とし、照射する。
【０１４１】
連続発振の気体レーザとして、Ａｒレーザ、Ｋｒレーザなどを用いることが出来る。また連続発振の固体レーザとして、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、フォルステライト（Ｍｇ２ＳｉＯ４）レーザ、ＧｄＶＯ４レーザ、Ｙ２Ｏ３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザなどを用いることが出来る。
【０１４２】
またパルス発振のレーザとして、例えばＡｒレーザ、Ｋｒレーザ、エキシマレーザ、ＣＯ２レーザ、ＹＡＧレーザ、Ｙ２Ｏ３レーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザを用いることができる。
【０１４３】
また、パルス発振のレーザ光の発振周波数を１０ＭＨｚ以上とし、通常用いられている数十Ｈｚ〜数百Ｈｚの周波数帯よりも著しく高い周波数帯を用いてレーザ結晶化を行なっても良い。パルス発振でレーザ光を第１の半導体膜７０４に照射してから第１の半導体膜７０４が完全に固化するまでの時間は数十ｎｓｅｃ〜数百ｎｓｅｃと言われている。よって上記周波数を用いることで、第１の半導体膜７０４がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光を照射できる。したがって、第１の半導体膜７０４中において固液界面を連続的に移動させることができるので、走査方向に向かって連続的に成長した結晶粒を有する第１の半導体膜７０４が形成される。具体的には、含まれる結晶粒の走査方向における幅が１０〜３０μｍ、走査方向に対して垂直な方向における幅が１〜５μｍ程度の結晶粒の集合を形成することができる。該走査方向に沿って連続的に成長した単結晶の結晶粒を形成することで、少なくともトランジスタのチャネル方向には結晶粒界のほとんど存在しない第１の半導体膜７０４の形成が可能となる。
【０１４４】
なおレーザ結晶化は、連続発振の基本波のレーザ光と連続発振の高調波のレーザ光とを並行して照射するようにしても良いし、連続発振の基本波のレーザ光とパルス発振の高調波のレーザ光とを並行して照射するようにしても良い。
【０１４５】
なお、希ガスや窒素などの不活性ガス雰囲気中でレーザ光を照射するようにしても良い。これにより、レーザ光照射による半導体表面の荒れを抑えることができ、界面準位密度のばらつきによって生じる閾値のばらつきを抑えることができる。
【０１４６】
上述したレーザ光の照射により、結晶性がより高められた第１の半導体膜７０４が形成される。なお、予め第１の半導体膜７０４に、スパッタ法、プラズマＣＶＤ法、熱ＣＶＤ法などで形成した多結晶半導体を用いるようにしても良い。
【０１４７】
また本実施例では第１の半導体膜７０４を結晶化しているが、結晶化せずに非晶質珪素膜または微結晶半導体膜のまま、後述のプロセスに進んでも良い。非晶質半導体、微結晶半導体を用いたトランジスタは、多結晶半導体を用いたトランジスタよりも作製工程が少ない分、コストを抑え、歩留まりを高くすることができるというメリットを有している。
【０１４８】
非晶質半導体は、珪素を含む気体をグロー放電分解することにより得ることができる。珪素を含む気体としては、ＳｉＨ４、Ｓｉ２Ｈ６が挙げられる。この珪素を含む気体を、水素、水素及びヘリウムで希釈して用いても良い。
【０１４９】
次に第１の半導体膜７０４上に、第２の半導体膜７０５、第３の半導体膜７０６を順に形成する。第２の半導体膜７０５は、価電子制御を目的とした不純物元素を意図的に添加しないで形成したものである。この第２の半導体膜７０５は、一導電型を有し、ソースとして機能するソース領域及びドレインとして機能するドレイン領域を形成するための第３の半導体膜７０６と、第１の半導体膜７０４との間に形成することで、バッファ層（緩衝層）的な働きを持っている。従って、弱ｎ型の電気伝導性を持った第１の半導体膜７０４に対して、同じ導電型で一導電型を有する第３の半導体膜７０６を形成する場合には必ずしも必要ない。しきい値制御をする目的において、ｐ型を付与する不純物元素を添加する場合には、第２の半導体膜７０５は段階的に不純物濃度を変化させる効果を持ち、接合形成を良好にする上で好ましい形態となる。すなわち、形成されるトランジスタにおいては、チャネル形成領域と、ソース領域またはドレイン領域との間に形成される低濃度不純物領域（ＬＤＤ領域）としての機能を持たせることが可能となる。
【０１５０】
一導電型を有する第３の半導体膜７０６はｎチャネル型のトランジスタを形成する場合には、代表的な不純物元素としてリンを添加すれば良く、珪素を含む気体にＰＨ３などの不純物気体を加えれば良い。第２の半導体膜７０５と第３の半導体膜７０６は、第１の半導体膜７０４と同様に、非晶質半導体であっても良いし、多結晶半導体であっても良い。また半導体は珪素だけではなくシリコンゲルマニウムも用いることができる。
【０１５１】
以上、ゲート絶縁膜７０３から一導電型を有する第３の半導体膜７０６までは、大気に触れさせることなく連続して形成することが可能である。すなわち、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができるので、トランジスタ特性のばらつきを低減することができる。
【０１５２】
次に図１２（Ｂ）に示すように、マスク７０７を形成し、第１の半導体膜７０４、第２の半導体膜７０５、一導電型を有する第３の半導体膜７０６を所望の形状に加工（パターニング）して、島状に分離する。
【０１５３】
次に図１２（Ｃ）に示すように、マスク７０７を除去した後、第２導電膜７０８を形成する。第２導電膜７０８はアルミニウム、またはアルミニウムを主成分とする導電性材料で形成するが、半導体膜と接する側の層をチタン、タンタル、モリブデン、タングステン、銅またはこれらの元素の窒化物で形成した積層構造としても良い。例えば１層目がタンタルで２層目がタングステン、１層目が窒化タンタルで２層目がアルミニウム、１層目が窒化タンタルで２層目が銅、１層目がチタンで２層目がアルミニウムで３層目がチタンといった組み合わせも考えられる。また１層目と２層目のいずれか一方にＡｇＰｄＣｕ合金を用いても良い。タングステン、アルミニウムとシリコンの合金（Ａｌ−Ｓｉ）、窒化チタンを順次積層した３層構造としてもよい。タングステンの代わりに窒化タングステンを用いてもよいし、アルミニウムとシリコンの合金（Ａｌ−Ｓｉ）に代えてアルミニウムとチタンの合金（Ａｌ−Ｔｉ）を用いてもよいし、窒化チタンに代えてチタンを用いてもよい。アルミニウムには耐熱性を向上させるためにチタン、シリコン、スカンジウム、ネオジム、銅などの元素を０．５〜５原子％添加させても良い。
【０１５４】
次に図１３（Ａ）に示すようにマスク７０９を形成する。マスク７０９は第２導電膜７０８をパターニングすることでソース領域またはドレイン領域と接続する配線を形成するためのマスクであり、同時に一導電型を有する第３の半導体膜７０６を部分的に取り除き、チャネル形成領域を形成するためのエッチングマスクとして併用されるものである。アルミニウムまたはこれを主成分とする導電膜のエッチングはＢＣｌ３、Ｃｌ２などの塩化物気体を用いて行なえば良い。このエッチング加工により、第２導電膜７０８から配線７１０〜７１３を形成する。また、チャネル形成領域を形成するためのエッチングにはＳＦ６、ＮＦ３、ＣＦ４などのフッ化物気体を用いてエッチングを行なうが、この場合には下地となる第１の半導体膜７０４とのエッチング選択比をとれないので、処理時間を適宜調整して行なうこととなる。以上のようにして、チャネルエッチ型のトランジスタの構造を形成することができる。
【０１５５】
次にマスク７０９を除去した後、図１３（Ｂ）に示すようにチャネル形成領域の保護を目的とした絶縁膜７１４を、窒化珪素膜で形成する。この窒化珪素膜はスパッタリング法やグロー放電分解法で形成可能であるが、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜であることが要求される。珪素をターゲットとして、窒素とアルゴンなどの希ガス元素を混合させたスパッタガスで高周波スパッタリングすることで、より緻密な窒化珪素膜を形成することができる。
【０１５６】
次に図１３（Ｃ）に示すように、絶縁膜７１４上に、平坦化を目的とした絶縁膜７１５を形成する。絶縁膜７１５は、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサン樹脂を含む絶縁膜で形成することが好ましい。シロキサン樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン樹脂は、置換基として、水素の他、フッ素、フルオロ基、有機基（例えばアルキル基、芳香族炭化水素）のうち、少なくとも１種を有していても良い。これらの材料は吸水性を有する。よって、絶縁膜７１５上に、水分の侵入及び放出を防ぐための絶縁膜７１６を形成することが好ましい。絶縁膜７１６としては上述のような窒化珪素膜を適用すれば良い。
【０１５７】
次に絶縁膜７１４、絶縁膜７１５、絶縁膜７１６をパターニングして、配線７１３が一部露出するような開口部を形成する。そして該開口部において配線７１３に接する配線７１７を形成する。
【０１５８】
次に図１４（Ａ）に示すように、配線７１７に接するように、陽極７１８を絶縁膜７１６上に形成する。本実施例ではスパッタ法を用い、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）で導電膜を形成した後、該導電膜をパターニングすることで陽極７１８を形成する。なおＩＴＳＯの他、インジウム錫酸化物（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）など、ＩＴＳＯ以外の透光性酸化物導電材料を陽極７１８に用いても良い。
【０１５９】
ＩＴＳＯを用いる場合、ターゲットとしてＩＴＯに酸化珪素が２〜１０重量％含まれたものを用いることができる。具体的に本実施例では、Ｉｎ２Ｏ３と、ＳｎＯ２と、ＳｉＯ２とが８５：１０：５の重量％の割合で含むターゲットを用い、Ａｒの流量を５０ｓｃｃｍ、Ｏ２の流量を３ｓｃｃｍ、スパッタ圧力を０．４Ｐａ、スパッタ電力を１ｋＷ、成膜速度３０ｎｍ／ｍｉｎとし、１０５ｎｍの膜厚で、陽極７１８となる導電膜を形成した。
【０１６０】
導電膜を形成した後、パターニングする前に、その表面が平坦化されるように、ＣＭＰ法、ポリビニルアルコール系の多孔質体による拭浄などで研磨しておいても良い。
【０１６１】
次に本発明では、電界発光層７２０を形成する前に、隔壁７１９及び陽極７１８に吸着した水分や酸素等を除去するために、大気雰囲気下で加熱処理または真空雰囲気下で加熱処理（真空ベーク）を行なう。具体的には、基板の温度を２００℃〜４５０℃、好ましくは２５０〜３００℃で、０．５〜２０時間程度、真空雰囲気下で加熱処理を行なう。望ましくは４×１０−５Ｐａ以下とし、可能であるならば４×１０−６Ｐａ以下とするのが最も望ましい。そして、真空雰囲気下で加熱処理を行なった後に電界発光層７２０を形成する場合、電界発光層７２０を形成する直前まで当該基板を真空雰囲気下に置いておくことで、信頼性をより高めることができる。また真空ベークの前または後に、陽極７１８に紫外線を照射してもよい。
【０１６２】
次に図１４（Ｂ）に示すように、陽極７１８上に電界発光層７２０を形成する。電界発光層７２０は、単数または複数の層からなり、各層には有機材料のみならず無機材料が含まれていても良い。電界発光層７２０におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とが含まれる。
【０１６３】
次に、電界発光層７２０を覆うように陰極７２１を形成する。陰極７２１は、一般的に仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることができる。具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属を用いて形成することもできる。また、電子注入性の高い材料を含む層を陰極７２１に接するように形成することで、アルミニウムや、酸化物導電材料等を用いた、通常の導電膜も用いることができる。
【０１６４】
陽極７１８、電界発光層７２０、陰極７２１は、隔壁７１９の開口部において重なり合っており、該重なり合っている部分が発光素子７２２に相当する。
【０１６５】
なお発光素子７２２を形成したら、陰極７２１上に、絶縁膜を形成しても良い。該絶縁膜は絶縁膜７１６と同様に、水分や酸素などの発光素子の劣化を促進させる原因となる物質を、他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、例えばＤＬＣ膜、窒化炭素膜、ＲＦスパッタ法で形成された窒化珪素膜等を用いるのが望ましい。また上述した水分や酸素などの物質を透過させにくい膜と、該膜に比べて水分や酸素などの物質を透過させやすい膜とを積層させて、上記絶縁膜として用いることも可能である。
【０１６６】
なお図１４（Ｂ）では、発光素子７２２から発せられる光が基板７００側に照射される構成を示しているが、光が基板７００とは反対側に向かうような構造の発光素子としても良い。
【０１６７】
実際には図１４（Ｂ）まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）や透光性のカバー材でパッケージング（封入）することが好ましい。その際、カバー材の内部を不活性雰囲気にする、または内部に吸湿性材料（例えば酸化バリウム）を配置すると、発光素子の信頼性が向上する。
【０１６８】
本実施例は、上記実施の形態または上記実施例と適宜組み合わせて実施することができる。
【実施例５】
【０１６９】
本実施例では、本発明の表示装置の一つである発光装置を例に挙げ、その外観について図１５を用いて説明する。図１５（Ａ）は、第１の基板上に形成されたトランジスタ及び発光素子を、第１の基板と第２の基板の間にシール材で封止したパネルの上面図であり、図１５（Ｂ）は、図１５（Ａ）のＡ−Ａ’における断面図に相当する。
【０１７０】
第１の基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、走査線駆動回路４００４と、電圧発生回路４００５とを囲むように、シール材４０２０が設けられている。また画素部４００２、信号線駆動回路４００３、走査線駆動回路４００４及び電圧発生回路４００５の上に、第２の基板４００６が設けられている。よって画素部４００２、信号線駆動回路４００３、走査線駆動回路４００４及び電圧発生回路４００５は、第１の基板４００１と第２の基板４００６の間において、シール材４０２０により、充填材４００７と共に密封されている。
【０１７１】
また第１の基板４００１上に設けられた画素部４００２、信号線駆動回路４００３及び走査線駆動回路４００４は、それぞれトランジスタを複数有している。図１５（Ｂ）では、信号線駆動回路４００３に含まれるトランジスタ４００８と、画素部４００２に含まれる駆動用トランジスタ４００９及びスイッチング用トランジスタ４０１０とを例示している。
【０１７２】
また発光素子４０１１は、駆動用トランジスタ４００９のソース領域またはドレイン領域と接続されている配線４０１７の一部を、その画素電極として用いている。また発光素子４０１１は、画素電極の他に対向電極４０１２と電界発光層４０１３を有している。なお発光素子４０１１の構成は、本実施例に示した構成に限定されない。発光素子４０１１から取り出す光の方向や、駆動用トランジスタ４００９の極性などに合わせて、発光素子４０１１の構成は適宜変えることができる。
【０１７３】
また信号線駆動回路４００３、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電圧は、図１５（Ｂ）に示す断面図では図示されていないが、引き出し配線４０１４及び４０１５を介して、接続端子４０１６から供給されている。
【０１７４】
本実施例では、接続端子４０１６が、発光素子４０１１が有する対向電極４０１２と同じ導電膜から形成されている。また、引き出し配線４０１４は、配線４０１７と同じ導電膜から形成されている。また引き出し配線４０１５は、駆動用トランジスタ４００９、スイッチング用トランジスタ４０１０、トランジスタ４００８がそれぞれ有するゲート電極と、同じ導電膜から形成されている。
【０１７５】
接続端子４０１６は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
【０１７６】
なお、第１の基板４００１、第２の基板４００６として、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。但し、発光素子４０１１からの光の取り出し方向に位置する第２の基板４００６は、透光性を有していなければならない。よって第２の基板４００６は、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いることが望ましい。
【０１７７】
また、充填材４００７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができる。本実施例では充填材４００７として窒素を用いる例を示している。
【０１７８】
本実施例は、上記実施の形態または上記実施例と適宜組み合わせて実施することができる。
【実施例６】
【０１７９】
本発明の表示装置を用いることができる電子機器として、携帯電話、携帯型ゲーム機、電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）などが挙げられる。これら電子機器の具体例を図１６に示す。
【０１８０】
図１６（Ａ）は携帯電話であり、本体２１０１、表示部２１０２、音声入力部２１０３、音声出力部２１０４、操作キー２１０５を有する。表示部２１０２に本発明の表示装置を用いることで、信頼性の高い携帯電話が得られる。
【０１８１】
図１６（Ｂ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９、接眼部２６１０等を有する。表示部２６０２に本発明の表示装置を用いることで、信頼性の高いビデオカメラが得られる。
【０１８２】
図１６（Ｃ）は映像表示装置であり、筐体２４０１、表示部２４０２、スピーカー部２４０３等を有する。表示部２４０２に本発明の表示装置を用いることで、信頼性の高い映像表示装置が得られる。なお、映像表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの、映像を表示するための全ての映像表示装置が含まれる。
【０１８３】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。
【０１８４】
本実施例は、上記実施の形態または上記実施例と適宜組み合わせて実施することができる。
【図面の簡単な説明】
【０１８５】
【図１】本発明の表示装置の構成を示すブロック図。
【図２】電圧発生回路の構成を示すブロック図。
【図３】電圧発生回路の構成を示すブロック図。
【図４】判定回路の構成を示す図。
【図５】走査線駆動回路の構成を示す図。
【図６】パルス出力回路のタイミングチャート。
【図７】本発明の表示装置の構成を示すブロック図。
【図８】本発明の表示装置の外観を示す図。
【図９】信号線駆動回路の構成を示すブロック図。
【図１０】画素部の構成を示す図。
【図１１】画素部の構成を示す図。
【図１２】本発明の表示装置の作製方法を示す図。
【図１３】本発明の表示装置の作製方法を示す図。
【図１４】本発明の表示装置の作製方法を示す図。
【図１５】本発明の表示装置の上面図及び断面図。
【図１６】本発明の表示装置を用いた電子機器の図。
【図１７】出力回路の回路図及び出力回路のタイミングチャート。
【符号の説明】
【０１８６】
１００    画素部
１０１    走査線駆動回路
１０３    電圧発生回路
１０４    シフトレジスタ
１０５    出力回路
１０６    判定回路
１０７    電圧設定回路
１０８    トランジスタ
１０９    トランジスタ
２００    電圧発生回路
２０１    判定回路
２０２    コントローラ
２０３    加算器
２０４    カウンタ
２０５    切替回路
２０６    ＤＡ変換回路
２０７    インピーダンス変換器
２１０    シフトレジスタ
２１１    出力回路
２１２    トランジスタ
２２０    電圧設定回路
３００    電圧発生回路
３０１    判定回路
３０２    コントローラ
３０３    加算器
３０４    カウンタ
３０６    ＤＡ変換回路
３０７    インピーダンス変換器
３１０    シフトレジスタ
３１１    出力回路
３１２    トランジスタ
３２０    電圧設定回路
４００    画素部
４１０    走査線駆動回路
４１１    シフトレジスタ
４１２    出力回路
４２０    信号線駆動回路
４２１    シフトレジスタ
４２２    ラッチ
４２３    ラッチ
４３０    電圧発生回路
４４０    基板
４４１    ＦＰＣ
４５０    基板
４５１    ＦＰＣ
４６０    基板
４６１    ＦＰＣ
５０１    シフトレジスタ
５０２    ラッチ
５０３    ラッチ
５０４    レベルシフタ
５０５    バッファ
５０６    ディレイ型フリップフロップ（ＤＦＦ）
５０７    記憶回路
５０８    記憶回路
６０１    画素部
６０２    画素
６０３    スイッチング用トランジスタ
６０４    駆動用トランジスタ
６０５    発光素子
６０６    保持容量
６１０    画素部
６１１    画素
６１２    トランジスタ
６１３    液晶セル
６１４    保持容量
７００    基板
７０１    導電膜
７０３    ゲート絶縁膜
７０４    半導体膜
７０５    半導体膜
７０６    半導体膜
７０７    マスク
７０８    導電膜
７０９    マスク
７１０    配線
７１３    配線
７１４    絶縁膜
７１５    絶縁膜
７１６    絶縁膜
７１７    配線
７１８    陽極
７１９    隔壁
７２０    電界発光層
７２１    陰極
７２２    発光素子
８００    判定回路
８０１    シフトレジスタ
８０２    出力回路
８０３    記憶回路
８０４    ＥｘＯＲゲート
８０５    スイッチング素子
８０６    スイッチング素子
８０７    インバータ
８０８    インバータ
８０９    インバータ
８１０    比較回路
８１１    記憶回路
９００    パルス出力回路
９１０    走査方向切替回路
９１１    トランジスタ
９１２    トランジスタ
９１３    トランジスタ
９１４    トランジスタ
９２０    振幅補償回路
９２１    トランジスタ
９２２    トランジスタ
９３０    振幅補償回路
９３１    トランジスタ
９３２    トランジスタ
９４０    出力回路
９４１    トランジスタ
９４２    トランジスタ
２１０１    本体
２１０２    表示部
２１０３    音声入力部
２１０４    音声出力部
２１０５    操作キー
２４０１    筐体
２４０２    表示部
２４０３    スピーカー部
２６０１    本体
２６０２    表示部
２６０３    筐体
２６０４    外部接続ポート
２６０５    リモコン受信部
２６０６    受像部
２６０７    バッテリー
２６０８    音声入力部
２６０９    操作キー
２６１０    接眼部
３００１    トランジスタ
３００２    トランジスタ
４００１    基板
４００２    画素部
４００３    信号線駆動回路
４００４    走査線駆動回路
４００５    電圧発生回路
４００６    基板
４００７    充填材
４００８    トランジスタ
４００９    駆動用トランジスタ
４０１０    スイッチング用トランジスタ
４０１１    発光素子
４０１２    対向電極
４０１３    電界発光層
４０１４    配線
４０１５    配線
４０１６    接続端子
４０１７    配線
４０１８    ＦＰＣ
４０１９    異方性導電膜
４０２０    シール材
【図１】
2008262178.tif 000003
【図２】
2008262178.tif 000004
【図３】
2008262178.tif 000005
【図４】
2008262178.tif 000006
【図５】
2008262178.tif 000007
【図６】
2008262178.tif 000008
【図７】
2008262178.tif 000009
【図８】
2008262178.tif 000010
【図９】
2008262178.tif 000011
【図１０】
2008262178.tif 000012
【図１１】
2008262178.tif 000013
【図１２】
2008262178.tif 000014
【図１３】
2008262178.tif 000015
【図１４】
2008262178.tif 000016
【図１５】
2008262178.tif 000017
【図１６】
2008262178.tif 000018
【図１７】
2008262178.tif 000019