(57)【要約】【課題】ＡＤ変換を極めて高速で実行する必要があり、また、回路構成が大型かつ複雑であった。【解決手段】各第１のＡＤ変換回路が、固体撮像素子を構成するＬ行Ｃ列に配置された（Ｌ×Ｃ）個の画素であって各画素が出力する撮像信号が（ｍ＋ｎ）ビットでＡＤ変換されるべき前記（Ｌ×Ｃ）個の画素のうち、一の列を構成するＬ個の画素毎に設けられたＣ個の第１のＡＤコンバータであって、前記各第１のＡＤ変換回路が、前記Ｌ個の画素の各毎に当該画素から出力される前記撮像信号のうち前記上位ｍビットに相当する信号成分について前記ｍビットでＡＤ変換を行う前記Ｃ個の第１のＡＤコンバータと、前記Ｌ個の画素の各毎に当該画素から出力される前記撮像信号のうち前記下位ｎビットに相当する信号成分を前記ｎビットでＡＤ変換する第２のＡＤコンバータと、を含む。【選択図】図１
2008236462.tif 000002
【特許請求の範囲】
【請求項１】
各第１のＡＤ変換回路が、固体撮像素子を構成するＬ行Ｃ列（Ｌ、Ｃは、２以上の任意の整数。）に配置された（Ｌ×Ｃ）個の画素であって各画素が出力する撮像信号が（ｍ＋ｎ）ビット（ｍ、ｎは１以上の任意の整数。ｍビットは上位ビットであり、ｎビットは下位ビット。）でＡＤ変換されるべき前記（Ｌ×Ｃ）個の画素のうち、一の列を構成するＬ個の画素毎に設けられたＣ個の第１のＡＤコンバータであって、前記各第１のＡＤ変換回路が、前記Ｌ個の画素の各毎に当該画素から出力される前記撮像信号のうち前記上位ｍビットに相当する信号成分について前記ｍビットでＡＤ変換を行う前記Ｃ個の第１のＡＤコンバータと、
前記Ｃ個の第１のＡＤコンバータから前記撮像信号の入力を受ける第２のＡＤコンバータであって、前記Ｌ個の画素の各毎に当該画素から出力される前記撮像信号のうち前記下位ｎビットに相当する信号成分を前記ｎビットでＡＤ変換する前記第２のＡＤコンバータと、を含むことを特徴とする固体撮像素子用ＡＤ変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳイメージセンサのような固体撮像素子を構成する画素から出力される、撮影した画像を表す撮像信号をＡＤ変換する固体撮像素子用ＡＤ変換装置に関する。
【背景技術】
【０００２】
図４に図示された従来の固体撮像素子用ＡＤ変換装置ｄ１０では、センスアンプｓａが、スイッチｓｗ（１）〜ｓｗ（Ｃ）の切り換えにより、固体撮像素子ｉｍを構成する（Ｌ×Ｃ）個の画素ｐ、より正確には、（Ｌ行Ｃ列）の画素ｐから、前記固体撮像素子ｉｍの列毎に、撮像信号ｓｇ（１）〜ｓｇ（Ｃ）うちの一つの入力を受ける。センスアンプｓａは、例えば、撮像信号ｓｇ（１）の入力を受け、当該入力された撮像信号ｓｇ（１）を増幅した後、ＡＤコンバータａｄｃに出力し、ＡＤコンバータａｄｃは、当該撮像信号ｓｇ（１）を、（ｍ＋ｎ）ビット（例えば、１２ビット）でＡＤ変換し、デジタル信号ｄを出力する。
【０００３】
また、図５に図示された従来の他の固体撮像素子用ＡＤ変換装置ｄ２０では、固体撮像素子ｉｍを構成する（Ｌ行Ｃ列）の画素ｐの列毎に、Ｃ個のＡＤコンバータａｄ（１）〜ａｄ（Ｃ）の一つが設けられており、例えば、ＡＤコンバータａｄ（１）は、１列目を構成するＬ個の画素ｐの各毎に、当該画素ｐから出力される撮像信号ｓｇ（１）を、上記した固体撮像素子用ＡＤ変換装置ｄ１０と同様に、例えば、（ｍ＋ｎ）ビット（例えば、１２ビット）でＡＤ変換し、デジタル信号ｄ（１）を出力する。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記した前者の固体撮像素子用ＡＤ変換装置ｄ１０では、（Ｌ行Ｃ列）個の画素ｐから出力される撮像信号ｓｇ（１）〜ｓｇ（Ｃ）の全てについてのＡＤ変換を、１つのＡＤコンバータａｄｃだけで行うことから、当該ＡＤコンバータａｄｃが、固体撮像素子ｉｍに要求されるリアルタイム処理の理由から、撮像信号ｓｇ（１）〜ｓｇ（Ｃ）の各々のＡＤ変換を極めて高速で実行する必要があるという問題があった。
【０００５】
また、上記した後者の固体撮像素子用ＡＤ変換装置ｄ２０では、Ｃ個のＡＤコンバータａｄ（１）〜ａｄ（Ｃ）が必要であることから、固体撮像素子用ＡＤ変換装置ｄ２０全体としての回路構成が大型かつ複雑になり、加えて、ＡＤコンバータａｄ（１）〜ａｄ（Ｃ）の各々が、上記したと同様に、固体撮像素子ｉｍに要求されるリアルタイム処理の理由から、撮像信号ｓｇ（１）〜ｓｇ（Ｃ）のＡＤ変換を高速に実行する必要があるという問題があった。
【課題を解決するための手段】
【０００６】
本発明に係る固体撮像素子用ＡＤ変換装置は、上記した課題を解決すべく、
各第１のＡＤ変換回路が、固体撮像素子を構成するＬ行Ｃ列（Ｌ、Ｃは、２以上の任意の整数。）に配置された（Ｌ×Ｃ）個の画素であって各画素が出力する撮像信号が（ｍ＋ｎ）ビット（ｍ、ｎは１以上の任意の整数。ｍビットは上位ビットであり、ｎビットは下位ビット。）でＡＤ変換されるべき前記（Ｌ×Ｃ）個の画素のうち、一の列を構成するＬ個の画素毎に設けられたＣ個の第１のＡＤコンバータであって、前記各第１のＡＤ変換回路が、前記Ｌ個の画素の各毎に当該画素から出力される前記撮像信号のうち前記上位ｍビットに相当する信号成分について前記ｍビットでＡＤ変換を行う前記Ｃ個の第１のＡＤコンバータと、
前記Ｃ個の第１のＡＤコンバータから前記撮像信号の入力を受ける第２のＡＤコンバータであって、前記Ｌ個の画素の各毎に当該画素から出力される前記撮像信号のうち前記下位ｎビットに相当する信号成分を前記ｎビットでＡＤ変換する前記第２のＡＤコンバータと、を含む。
【０００７】
本発明に係る固体撮像素子用ＡＤ変換装置によれば、各画素から出力される撮像信号が前記（ｍ＋ｎ）ビットでＡＤ変換されるべき固体撮像素子について、前記Ｃ個の第１のＡＤコンバータの各々が、当該第１のＡＤコンバータが担当する列を構成する一の画素から出力される前記撮像信号の上位ｍビットに相当する信号成分を前記ｍビットでＡＤ変換し、また、前記第２のＡＤコンバータが、当該撮像信号の下位ｎビットに相当する信号成分を前記ｎビットでＡＤ変換する。
【０００８】
これにより、当該第Ｃ個の第１のＡＤコンバータの各々は、上記した従来のＡＤコンバータａｄｃ及びＡＤコンバータａｄ（１）〜ａｄ（Ｃ）に比して低速でＡＤ変換を行えば足り、また、当該第２のＡＤコンバータも、同様に、上記した従来のＡＤコンバータａｄｃ及びＡＤコンバータａｄ（１）〜ａｄ（Ｃ）に比して低速でＡＤ変換を行えば足りる。
【０００９】
加えて、前記Ｃ個の第１のＡＤコンバータの各々は、ＡＤ変換をｍビットで行うことにより、上記した、ＡＤ変換を（ｍ＋ｎ）ビットで行う従来の後者のＡＤコンバータａｄ（１）〜ａｄ（Ｃ）の各々と比較して回路規模及び占有面積が小さくなり、その結果、前記固体撮像素子用ＡＤ変換装置は、上記した従来の後者の固体撮像素子用ＡＤ変換装置に比較して、装置全体として回路規模及びサイズを小さくすることが可能となる。
【００１０】
なお、上記した本発明に係る固体撮像素子用ＡＤ変換装置では、前記第１のＡＤコンバータについては、必ずしも、前記固体撮像素子のＣ列の各列と１対１に設ける必要は無く、例えば、前記固体撮像素子のＣ列のうちの２列に対し１個の第１のＡＤコンバータを設けたり、前記固体撮像素子のＣ列のうちの３列に対し１個の第１のＡＤコンバータを設けたりすることによっても、上記したと同様な効果を概ね同様に得ることができる。
【発明を実施するための最良の形態】
【００１１】
本発明に係る固体撮像素子用ＡＤ変換装置の実施例について図面を参照して説明する。
【００１２】
図１は、実施例の固体撮像素子用ＡＤ変換装置の構成を示し、図２は、実施例の固体撮像素子用ＡＤ変換装置を構成する下位ビット前処理回路の構成を示し、図３は、実施例の固体撮像素子用ＡＤ変換装置の動作を示す。
【００１３】
実施例の固体撮像素子用ＡＤ変換装置Ｄは、撮影対象物（例えば、人物及び風景等）の画像を表すデジタル信号を１２ビットのＡＤ変換により得るべく、図１に示されるように、固体撮像素子ＩＭと、Ｃ（Ｃは、２以上の任意の整数）個の上位ビットＡＤコンバータＡＤ（１）〜ＡＤ（Ｃ）と、下位ビット前処理回路ＬＢＰと、下位ビットＡＤコンバータＡＤＣとを含む。
【００１４】
固体撮像素子ＩＭは、例えば、ＣＣＤイメージセンサ又はＣＭＯＳイメージセンサであり、図１に示されるように、Ｌ行（Ｌは、２以上の任意の整数）Ｃ列からなる（Ｌ×Ｃ）個の画素Ｐを有する。各画素Ｐは、前記撮像対象物から光を受けると、当該受けた光の量に応じて、当該撮像対象物の画像を表すアナログ電圧である撮像信号ＳＧ（１）〜ＳＧ（Ｃ）を行毎（１行目、２行目、．．．、Ｌ行目毎）に生起し、当該生起された撮像信号ＳＧ（１）〜ＳＧ（Ｃ）を、Ｃ個の上位ビットＡＤコンバータＡＤ（１）〜ＡＤ（Ｃ）、及び、下位ビット前処理回路ＬＢＰに出力する。
【００１５】
従って、Ｃ個の上位ビットＡＤコンバータＡＤ（１）〜ＡＤ（Ｃ）及び下位ビット前処理回路ＬＢＰは、例えば、図３に図示された時間ｔ２のとき、固体撮像素子ＩＭの２行目から、即ち、２行目に位置する画素Ｐ（１，２）〜Ｐ（Ｃ，２）から出力される撮像信号ＳＧ（１）〜ＳＧ（Ｃ）を入力され、同様にして、図３に図示された時間ｔ３のとき、３行目に位置する画素Ｐ（１，３）〜Ｐ（Ｃ，３）から出力される撮像信号ＳＧ（１）〜ＳＧ（Ｃ）を入力される。
【００１６】
Ｃ個の上位ビットＡＤコンバータＡＤ（１）〜ＡＤ（Ｃ）は、例えば、逐次比較型ＡＤコンバータ又は積分型ＡＤコンバータであり、前記固体撮像素子ＩＭの１列〜Ｃ列に対応して設けられており、上位ビットＡＤコンバータＡＤ（１）〜ＡＤ（Ｃ）の各々は、固体撮像素子ＩＭの１列〜Ｃ列から各列毎に出力される撮像信号ＳＧ（１）〜ＳＧ（Ｃ）の入力を受け、当該撮像信号ＳＧ（１）〜ＳＧ（Ｃ）の各々について、上記した１２ビットのうちの上位６ビットに相当する信号成分を６ビットでＡＤ変換し、その結果を示すデジタル信号ＵＤ（１）〜ＵＤ（Ｃ）を、下位ビット前処理回路ＬＢＰ及び外部へ出力する。
【００１７】
例えば、図３に示されるように、１列目に対応する上位ビットＡＤコンバータＡＤ（１）は、時間ｔ２のとき、２行目の画素、即ち、画素Ｐ（１，２）から出力される撮像信号ＳＧ（１）のうちの上位６ビットに相当する信号成分について６ビットのＡＤ変換を行い、時間ｔ３（１）のとき、その結果を示すデジタル信号ＵＤ（１）を出力する。同様に、当該上位ビットＡＤコンバータＡＤ（１）は、時間ｔ３のとき、３行目の画素、即ち、画素Ｐ（１，３）から出力される撮像信号ＳＧ（１）のうちの上位６ビットに相当する信号成分について６ビットのＡＤ変換を行い、時間ｔ４（１）のとき、その結果を示すデジタル信号ＵＤ（１）を出力する。
【００１８】
同様にして、２列目に対応する上位ビットＡＤコンバータＡＤ（２）は、時間ｔ２のとき、２行目の画素、即ち、画素Ｐ（２，２）から出力される撮像信号ＳＧ（２）のうちの上位６ビットに相当する信号成分について６ビットのＡＤ変換を行い、時間ｔ３（２）のとき、その結果を示すデジタル信号ＵＤ（２）を出力し、時間ｔ３のとき、３行目の画素、即ち、画素Ｐ（２，３）から出力される撮像信号ＳＧ（２）のうちの上位６ビットＡＤ変換を行い、時間ｔ４（２）のとき、その結果を示すデジタル信号ＵＤ（２）を出力する。
【００１９】
更に、Ｃ列目に対応する上位ビットＡＤコンバータＡＤ（Ｃ）は、時間ｔ２のとき、２行目の画素、即ち、画素Ｐ（２，Ｃ）から出力される撮像信号ＳＧ（Ｃ）のうち上位６ビットに相当する信号成分について６ビットのＡＤ変換を行い、時間ｔ３（Ｃ）のとき、その結果を示すデジタル信号ＵＤ（Ｃ）を出力し、また、時間ｔ３のとき、３行目の画素、即ち、画素Ｐ（３，Ｃ）から出力される撮像信号ＳＧ（Ｃ）のうち上位６ビットに相当する信号成分について６ビットのＡＤ変換を行い、時間ｔ４（Ｃ）のとき、その結果を示すデジタル信号ＵＤ（Ｃ）を出力する。
【００２０】
下位ビット前処理回路ＬＢＰは、図１に示されるように、固体撮像素子ＩＭ及びＣ個の上位ビットＡＤコンバータＡＤ（１）〜ＡＤ（Ｃ）の後段に設けられており、図２に示されるように、サンプリングホールド回路Ｓ／Ｈと、ＤＡコンバータＤＡＣと、減算回路ＳＵＢとを有し、図１及び図２に示されるように、固体撮像素子ＩＭから撮像信号ＳＧ（１）〜ＳＧ（Ｃ）の入力を受け、また、上位ビットＡＤコンバータＡＤ（１）〜ＡＤ（Ｃ）からデジタル信号ＵＤ（１）〜ＵＤ（Ｃ）の入力を受ける。下位ビット前処理回路ＬＢＰでは、サンプリングホールド回路Ｓ／Ｈと、ＤＡコンバータＤＡＣと、減算回路ＳＵＢが協働して、前記撮像信号ＳＧ（１）〜ＳＧ（Ｃ）及び前記デジタル信号ＵＤ（１）〜ＵＤ（Ｃ）を基に、前記撮像信号ＳＧ（１）〜ＳＧ（Ｃ）の各々毎に、当該撮像信号のうち下位６ビットに相当する信号成分（以下、「下位６ビット信号成分」と略称する。）ＬＳを生成し、当該下位６ビット信号成分ＬＳを下位ビットＡＤコンバータＡＤＣに出力する。
【００２１】
下位ビットＡＤコンバータＡＤＣは、例えば、並列型ＡＤコンバータ（フラッシュ型ＡＤコンバータ）又はパイプライン型ＡＤコンバータであり、下位ビット前処理回路ＬＢＰの後段に設けられており、当該下位ビット前処理回路ＬＢＰから下位６ビット信号成分ＬＳの入力を受け、当該下位６ビット信号成分ＬＳに６ビットのＡＤ変換を施し、当該６ビットＡＤ変換により得られるデジタル信号ＬＤを外部へ出力する。
【００２２】
下位ビットＡＤコンバータＡＤＣは、例えば、図３に図示されるように、時間ｔ３（１）のとき、詳しくは、１列目に対応する上位ビットＡＤコンバータＡＤ（１）が、２行目の画素Ｐ（１，２）からの撮像信号ＳＧ（１）のうちの上位６ビット相当の信号成分が６ビットＡＤ変換された結果を示すデジタル信号ＵＤ（１）を出力するという時間ｔ３（１）のとき、当該画素Ｐ（１，２）からの撮像信号ＳＧ（１）のうちの下位６ビット相当の信号成分が６ビットＡＤ変換された結果を示すデジタル信号ＬＤを出力する。
【００２３】
同様にして、下位ビットＡＤコンバータＡＤＣは、図３に図示されるように、時間ｔ３（２）のとき、詳しくは、２列目に対応する上位ビットＡＤコンバータＡＤ（２）が、２行目の画素Ｐ（２，２）からの撮像信号ＳＧ（２）のうちの上位６ビット相当の信号成分が６ビットＡＤ変換された結果を示すデジタル信号ＵＤ（２）を出力するという時間ｔ３（２）のとき、当該画素Ｐ（２，２）からの撮像信号ＳＧ（２）のうちの下位６ビット相当の信号成分が６ビットＡＤ変換された結果を示すデジタル信号ＬＤを出力し、また、時間ｔ３（Ｃ）のとき、詳しくは、Ｃ列目に対応する上位ビットＡＤコンバータＡＤ（Ｃ）が、２行目の画素Ｐ（Ｃ，２）からの撮像信号ＳＧ（Ｃ）のうちの上位６ビット相当の信号成分が６ビットＡＤ変換された結果を示すデジタル信号ＵＤ（Ｃ）を出力するという時間ｔ３（Ｃ）のとき、当該画素Ｐ（Ｃ，２）からの撮像信号ＳＧ（Ｃ）のうちの下位６ビット相当の信号成分が６ビットＡＤ変換された結果を示すデジタル信号ＬＤを出力する。
【００２４】
下位ビットＡＤコンバータＡＤＣは、他の時間、例えば、時間ｔ２（１）〜ｔ２（Ｃ）、時間ｔ４（１）〜ｔ４（Ｃ）のときも、上記したと同様に、撮像信号ＳＧ（１）〜ＳＧ（Ｃ）の各々のうち下位６ビットに相当する信号成分が６ビットＡＤ変換された結果を示すデジタル信号ＬＤを出力する。
【００２５】
上述したように、実施例の固体撮像素子用ＡＤ変換装置Ｄでは、例えば、時間ｔ３（１）〜時間ｔ３（Ｃ）のとき、上位ビットＡＤコンバータＡＤ（１）〜ＡＤ（Ｃ）が、２行目に位置する画素Ｐ（１，２）〜Ｐ（Ｃ，２）からの撮像信号ＳＧ（１）〜ＳＧ（Ｃ）各々のうち上位６ビットに相当する信号成分が６ビット変換された結果を示すデジタル信号ＵＤ（１）〜ＵＤ（Ｃ）を出力し、他方で、下位ビットＡＤコンバータＡＤＣが、前記撮像信号ＳＧ（１）〜ＳＧ（Ｃ）のうち下位６ビットに相当する信号成分が６ビットＡＤ変換された結果を示すデジタル信号ＬＤを出力することにより、例えば、時間ｔ３（１）のとき、２行目の画素Ｐ（１，２）からの撮像信号ＳＧ（１）のうちの上位６ビットに相当する信号成分の大きさが、デジタル信号ＵＤ（１）により表され、かつ、当該撮像信号ＳＧ（１）のうちの下位６ビットに相当する信号成分の大きさが、デジタル信号ＬＤにより表されることにより、画素Ｐ（１，２）からの撮像信号ＳＧ（１）を、従来と同様に、結果的に、１２ビットで表現することが可能となる。
【００２６】
上記の効果に加えて、実施例の固体撮像素子用ＡＤ変換装置Ｄでは、Ｃ個の上位ビットＡＤコンバータＡＤ（１）〜ＡＤ（Ｃ）及び下位ビットＡＤコンバータＡＤＣが、６ビットのＡＤ変換を行うことから、従来のような１２ビットのＡＤ変換を行うＡＤコンバータａｄｃ（図４に図示）及びＡＤコンバータａｄ（１）〜ａｄ（Ｃ）（図５に図示）に比して低速でＡＤ変換を行えば足り、また、上位ビットＡＤコンバータＡＤ（１）〜ＡＤ（Ｃ）の各々が、従来のような１２ビットのＡＤ変換を行う、ＡＤコンバータａｄｃ（図４に図示）及びＡＤコンバータａｄ（１）〜ａｄ（Ｃ）（図５に図示）の各々に比較して、回路規模及び占有面積が小さくなり、その結果、固体撮像素子用ＡＤ変換装置Ｄ自身もまた、従来の固体撮像素子用ＡＤ変換装置Ｄ２０と比較して、回路規模及び占有面積（スペース）を小さくすることが可能となる。
【００２７】
図３に図示された、実施例の固体撮像素子用ＡＤ変換装置Ｄの動作と異なり、例えば、２行目に位置する画素Ｐ（１，２）からの撮像信号ＳＧ（１）の上位６ビットに相当する信号成分が６ビット変換された結果を示すデジタル信号ＵＤ（１）を、時間ｔ３（１）に出力することに代えて、例えば、時間ｔ４（１）に出力することにより、換言すれば、前記デジタル信号ＵＤ（１）をラッチすることにより、下位ビットＡＤコンバータＡＤＣによる、前記撮像信号ＳＧ（１）のうちの下位６ビットに相当する信号成分ＬＳについての６ビットＡＤ変換のために費やすことが可能な時間を上記したよりも長くすることが可能となり、即ち、下位ビットＡＤコンバータＡＤＣのＡＤ変換の処理速度を、上記したよりも低速化することが可能となる。
【図面の簡単な説明】
【００２８】
【図１】実施例の固体撮像素子用ＡＤ変換装置の構成を示す図。
【図２】実施例の下位ビット前処理回路の構成を示す図。
【図３】実施例の固体撮像素子用ＡＤ変換装置の動作を示すタイムチャート。
【図４】従来の固体撮像素子用ＡＤ変換装置の構成を示す図。
【図５】従来の他の固体撮像素子用ＡＤ変換装置の構成を示す図。
【符号の説明】
【００２９】
Ｄ…固体撮像素子用ＡＤ変換装置、ＩＭ…固体撮像素子、ＡＤ（１）〜ＡＤ（Ｃ）…上位ビットＡＤコンバータ、ＬＢＰ…下位ビット前処理回路、ＡＤＣ…下位ビットＡＤコンバータ。
【図１】
2008236462.tif 000003
【図２】
2008236462.tif 000004
【図３】
2008236462.tif 000005
【図４】
2008236462.tif 000006
【図５】
2008236462.tif 000007