(57)【要約】【課題】簡単な構成でワイヤボンディング工程終了後の外観目視検査を容易にした半導体チップを提供する。【解決手段】チップ表面に並んで配置される複数のボンディングパッドを有する。上記ボンディングパッドの開口部の形状は、隣接するボンディングパッド同士において外観上の識別が可能な形状とする。チップ表面に複数の第１と第２ボンディングパッドとを有する。上記複数の第１ボンディングパッドは、搭載基板に搭載される別の半導体チップに設けられるボンディングパッドとの接続用とする。上記複数の第２ボンディングパッドは、搭載基板に設けられるボンディングリードとの接続用とする。上記第１ボンディングパッドの開口部は、上記第２ボンディングパッドの開口部よりも大きな面積を持ち、上記第２ボンディングパッドの開口部の形状は、隣接するもの同士において外観上の識別が可能な形状とする。【選択図】図１
2008211086.tif 000002
【特許請求の範囲】
【請求項１】
チップ表面に並んで配置される複数のボンディングパッドを有し、
上記ボンディングパッドの開口部の形状は、隣接するボンディングパッド同士において外観上の識別が可能な形状とされる半導体チップ。
【請求項２】
請求項１において、
上記ボンディングパッドは、半導体チップ周辺部に設けられ、
上記ボンディングパッドの開口部の形状は、開口幅に対して開口高さが大きく形成され、隣接するボンディングパッド同士において開口部チップ内側に切り込みが設けられた第１形状と開口部チップ外側に切り込みが設けられた第２形状とが交互に配列される組み合わせとされる半導体チップ。
【請求項３】
請求項１において、
上記ボンディングパッドは、パッド開口幅の中点を基準にして開口幅より小さな第１マークと、パッド開口高さの中点を基準にした開口高さより小さな第２マークを有する半導体チップ。
【請求項４】
請求項３において、
上記第１マークは、パッド開口の幅方向に沿って設けられたスリットであり、
上記第２マークは、パッド開口の高さ方向に沿って設けられたスリットである半導体チップ。
【請求項５】
請求項３において、
上記ボンディングパッドの上記第１マークは、隣接する第３ボンディングパッド同士において開口部チップ内側に切り込みが設けられた第１形状と開口部チップ外側に切り込みが設けられた第２形状とが交互に配列される組み合わせとされ、
上記ボンディングパッドの上記第２マークは、開口部高さ方向の左右いずれかに切り込みが設けられた第３形状とされる半導体チップ。
【請求項６】
チップ表面に複数の第１ボンディングパッドと、複数の第２ボンディングパッドとを有する半導体チップであって、
上記複数の第１ボンディングパッドは、かかる半導体チップが搭載される搭載基板に搭載される別の半導体チップに設けられるボンディングパッドとの接続用であり、
上記複数の第２ボンディングパッドは、かかる半導体チップが搭載される搭載基板に設けられるボンディングリードとの接続用であり、
上記第１ボンディングパッドの開口部は、上記第２ボンディングパッドの開口部よりも大きな面積を持ち、
上記第２ボンディングパッドの開口部の形状は、隣接するボンディングパッド同士において外観上の識別が可能な形状とされる半導体チップ。
【請求項７】
請求項８において、
上記第１ボンディングパッドと第２ボンディングパッドとは、それぞれに接続されるべき上記ボンディングパッドとボンディングリードの配列に対応して混在して半導体チップ周辺部に並べられて配置され、
上記第１ボンディングパッドと第２ボンディングパッドとの開口部の高さの差は、上記第１ボンディングパッドと第２ボンディングパッドの開口部の幅の差に比べて小さくされる半導体チップ。
【請求項８】
請求項７において、
上記第２ボンディングパッドの開口部の形状は、開口幅に対して開口高さが大きく形成され、隣接するボンディングパッド同士において開口部チップ内側に切り込みが設けられた第１形状と開口部チップ外側に切り込みが設けられた第２形状とが交互に配列される組み合わせとされる半導体チップ。
【請求項９】
請求項８において、
上記第２ボンディングパッドは、パッド開口幅の中点を基準にした開口幅より小さな第１マークと、パッド開口高さの中点を基準にした開口高さより小さな第２マークを有する半導体チップ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体チップに関し、ワイヤボンディングにより半導体チップと搭載基板との間を接続するものに適用して有効な技術に関するものである。
【背景技術】
【０００２】
いわゆるマルチチップモジュール技術では、複数の半導体チップが複数の内部配線と複数の外部端子とを持つような搭載基板に搭載され、それら複数の半導体チップと搭載基板とが一体化された半導体集積回路装置とされる。特開２００４−２３５３５２公報には、複数チップスタック構造であって、インターポーザチップを中継して搭載基板と複数チップとの間でワイヤボンディングすることが開示されている。単体のチップが搭載される半導体装置において、チップの角部のボンディングパッドの大きさを他のボンディングパッドよりも大きく形成した例として、特開平１０−１１６８５３公報がある。
【特許文献１】特開２００４−２３５３５２公報
【特許文献２】特開平１０−１１６８５３公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
半導体装置の製造工程においては、ワイヤボンディング工程終了後には、外観目視検査が必要とされる。組み立て後の電気的試験だけでは、上記ボンディングパッドに対してワイヤの接続が不十分でも一時的に接触していれば良品と判定される。そして、出荷後での振動等や通電による温度上昇等により電気的接触に障害が発生して不良とされてしまう。外観目視検査は、そのような不十分なボンディング箇所を検出する。ＭＡＰ（Mold Array Process) つまり一括モールド技術による半導体集積回路装置では、ダイシングによって個々の半導体集積回路装置に分離されるので、上記外観目視検査の時点で上記不良部分を強制的に切断等させて明らかな電気的不良としておいて、分離された後の電気的試験により発見できるようにする。また、ワイヤボンディング装置は、与えられたデータに従って高精密に２箇所の間をワイヤで接続させるという極めて精密なロボットとみなすことができる。しかし、設計データを、ワイヤボンディング装置の座標データに変換する際の誤差や、搭載基板と半導体チップとの相対的な位置ずれ等により、本来とは異なる箇所にボンディングをしてしまうことがある。上記外観目視検査は、このようなボンディングでの誤接続を発見する上でも重要である。
【０００４】
半導体技術の進歩により、半導体チップに設けられるボンディングパッドの数が増大し、高集積化のためにボンディングパッドそのものの大きさも小さくされる。これにより、上記ワイヤボンディング工程終了後の外観目視検査においては、検査者に対して過酷な作業を強いることになり、その信頼性にも問題が生じるものとなる。上記特許文献１や２では、このような外観目視検査に着目したボンディングパッドの形状や配置については何等配慮されていない。
【０００５】
本発明の目的は、簡単な構成でワイヤボンディング工程終了後の外観目視検査を容易にした半導体チップを提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００６】
本願における実施例の１つは下記の通りである。チップ表面に並んで配置される複数のボンディングパッドを有する。上記ボンディングパッドの開口部の形状は、隣接するボンディングパッド同士において外観上の識別が可能な形状とする。他の実施例の１つは、チップ表面に複数の第１ボンディングパッドと、複数の第２ボンディングパッドとを有する。上記複数の第１ボンディングパッドは、かかる半導体チップが搭載される搭載基板に搭載される別の半導体チップに設けられるボンディングパッドとの接続用とする。上記複数の第２ボンディングパッドは、かかる半導体チップが搭載される搭載基板に設けられるボンディングリードとの接続用とする。上記第１ボンディングパッドの開口部は、上記第２ボンディングパッドの開口部よりも大きな面積を持ち、上記第２ボンディングパッドの開口部の形状は、隣接するボンディングパッド同士において外観上の識別が可能な形状とする。
【発明の効果】
【０００７】
隣接するボンディングパッド同士の識別が可能となり、かかる形状の特徴からそれに接続されるワイヤ及びその相手先を見つけ出す外観目視検査が容易になる。
【発明を実施するための最良の形態】
【０００８】
図１６には、この発明が適用された半導体装置の一実施例の概略内部平面図が示されている。方形とされた搭載基板の４つの辺に沿った外周部の表面には複数のボンディングリードＢＬが設けられる。これらのボンディングリードＢＬ列に囲まれた搭載基板の中央部表面には、メモリチップが搭載される。このメモリチップは、シンクロナス・ダイナミック・ランダム・アクセス・メモリ(Synchronous Dynamic Random Access Memory ；以下単にＳＤＲＡＭという）あるいはフラッシュＥＥＰＲＯＭのような不揮発性メモリのようにマンコンチップと互いに接続するボンディングパッドを有する。
【０００９】
上記ボンディングパッドを有する部分を除いた上記メモリチップ表面には、マイコンチップが搭載される。上記メモリチップは、上記搭載基板のボンディングリードＢＬとの接続を行うボンディングパッドＢＰ１と、上記マイコンチップとの接続を行うボンディングパッドＢＰ２とを有する。同様に、上記マンコンチップは、上記搭載基板のボンディングリードＢＬとの接続を行うボンディングパッドＢＰ４と、上記メモリチップとの接続を行うボンディングパッドＢＰ３とを有する。上記マンコンチップのボンディングパッドＢＰ３は、前記第１ボンディングパッドに相当し、上記マンコンチップのボンディングパッドＢＰ４は、前記第２ボンディングパッドに相当する。
【００１０】
上記メモリチップのボンディングパッドＢＰ１と上記搭載基板のボンディングリードＢＬとは、対応するもの同士がボンディングワイヤＢＷ１によって接続される。上記メモリチップのボンディングパッドＢＰ２と上記マイコンチップのボンディングパッドＢＰ３とは、対応するもの同士がボンディングワイヤＢＷ２によって接続される。そして、上記マイコンチップのボンディングパッドＢＰ４と上記搭載基板のボンディングリードＢＬとは、対応するもの同士がボンディングワイヤＢＷ３によって接続される。上記ボンディングワイヤＢＷ１とＢＷ２は、上記ボンディングワイヤＢＷ３に比べて太いボンディングワイヤが用いられる。上記ボンディングワイヤＢＷ２は、マイコンチップからメモリチップに向けて供給されるアドレス信号や制御信号を伝える信号線やマイコンチップとメモリチップとの間に授受されるデータ等の信号を伝える信号線とされる。メモリチップに設けられる大半のボンディングパッドは、上記アドレス信号、制御信号及びデータ信号とされるから搭載基板に設けられる信号線を大幅に減少させることができる。
【００１１】
マイコン用チップとダイナミック型ＲＡＭ（ＤＲＡＭ）あるいはフラッシュメモリ用チップのように互いに密接に関連したものＭＣＭ（Multi Chip Module）又はＳｉＰ（System in Package ）とする場合、搭載基板においてマイコンチップとメモリチップのアドレス端子、データ端子等のように相互に接続されるものを搭載基板で共通化すると、搭載基板として上記複数のチップ間を接続するために４層や、相互に接続される配線経路によってはさらに６層のような多層配線を用いることが必要となって高価な搭載基板を必要とする。また、上記半導体チップの組み合わせ毎に対応して搭載基板を逐一設計することも必要となる。これに対して、前記実施例では、マイコンチップとメモリチップのアドレス端子、データ端子等のように相互に接続されるもの同士を上記実装基板を介在させないで、ボンディングワイヤにより直接接続するので、上記搭載基板の簡素化や標準化に極めて有益なものとなる。
【００１２】
図１には、この発明に係る半導体チップに設けられるボンディングパッドの一実施例の平面図が示されている。この半導体チップは、ＣＰＵ（中央処理装置）を含むような１チップマイクロコンピュータ機能を持つ特定用途向ＩＣ（以下、マイコンチップという）とされる。かかるマイコンチップは、汎用メモリ等と組み合わされて上記ＭＣＭ又はＳｉＰとされる。かかるＭＣＭ又はＳｉＰは、搭載基板の簡素化や標準化に向けて、マンコンチップには、搭載基板に設けられたボンディングリードと接続されるボンディングパッドＰＬと、上記汎用メモリチップとボンディングワイヤによって直接接続されるボンディングパッドＰＰとの２種類のボンディングパッドを有する。同図には、上記２種類のボンディングパッドＰＰ１とＰＬ１が例示的に示されている。
【００１３】
汎用メモリ等のような他のチップ間とをボンディングワイヤにより接続するためのボンディングパッドＰＰ１（Pad to Pad）は、特に制限されないが、パッド保護膜（シラン）の開口部の高さが７０um(=μｍ）で幅が７０umのような大きさを持つようにされる。これに対して、搭載基板のボンディングリードとの間を接続するためのボンディングパッドＰＬ１（Pad to Lead)は、その開口部の高さが６２．５umで幅が４３umのように上記ボンディングパッドＰＰよりも小さく形成される。本願において、パッドの形状や大きさは、上記開口部のことを意味している。同図において、パッドＰＰ１，ＰＬ１に接続されるＩ／Ｏセル（入出力回路）に向かう方向が高さ方向さとされ、パッドＰＰ１，ＰＬ１が並ぶ方向が幅方向とされる。言い換えると、後述するようにボンディングパッドＰＰ１，ＰＬ１は、方形の半導体チップの外周辺部に、それぞれの辺に沿って並べられて形成されるものであり、上記各辺からチップ内部に向かう方向が上記高さ方向とされ、上記各辺に平行な方向が幅方向とされる。
【００１４】
上記のように搭載基板のボンディングリードとの間を接続するためのボンディングパッドＰＬ１を上記他のチップ間とをボンディングワイヤにより接続するためのボンディングパッドＰＰ１よりも小さく形成することにより、上記マンコンチップにおいて、ボンディングパッドの大きさに格別な配慮を行わない従来のマイコンチップに比べて、パッド数が同じならマンコンチップの面積を小さくすることができる。あるいは、前記のようにより多数のボンディングパッドを形成することができる。また、このようにボンディングパッドＰＰ１とＰＬ１の開口面積を異なるようにすることにより、接続先が異なるボンディングパッドＰＰ１とＰＬ１の外観目視検査時での識別を容易にすることができる。
【００１５】
上記のようにボンディングパッドＰＬ１の形状が高さ方向に細長く形成される理由は、パッド中心近傍に打たれたプローブ針痕を避けてボンディングボールを形成し、金ワイヤとアルミパッドとの合金層生成領域を確保するためである。パッドピッチを狭ピッチ化するためにボンディングパッドＰＬの幅が４３umと非常に狭いため、金ワイヤ径も細く、形成されるボンディングのボール径も非常に小さい。このため必要なボンディング強度を得るためにプローブ針痕を避けてアルミパッドとの合金層生成領域を確保する必要があるためボンディングパッドＰＬ１は高さ方向に細長くする。ボンディングパッドＰＰは７０umの正方形と大きいため針痕上にボールを形成してもボール径が大きいため圧着の信頼性は確保される。ただし、ボンディングパッドＰＬ１はボンディングパッドＰＰに比べ開口部高さが小さいためボンディングパッドＰＬ１には、他の同じ大きさのボンディングパッドとの識別する等のために上側に切り欠きが設けられる。この切り欠きを含めると、上記ボンディングパッドＰＰとＰＬの高さはほぼ同じになる。また、ボンディングパッドＰＰ１も、特に制限されないが、他の同じ大きさのボンディングパッドとの識別する等のために開口部右上角が面取りされる。
【００１６】
図２には、図１のボンディングパッドＰＰ１とＰＬ１の形状の説明図が示されている。同図には、ボンディングパッドＰＰ１及びＰＬ１と、そこにボンディングワイヤにより接続する際に形成されるボールが示されている。上記ボンディングパッドＰＰ１とＰＬ１は、共にワイヤボンダによるファーストボンド部とされる。このファーストボンド側では、金線の先端が溶融されて金ボールが形成される。ボール１は、上記ボンディングパッドＰＰ１に接続されるボールの大きさを示しており、使用する金線の直径φが例えば２５um (μm)のように太くされることに応じて大きなサイズで示されている。ボール２は、上記ボンディングパッドＰＬ１に接続されるボールの大きさを示しており、使用する金線の直径φが例えば２０umのように細くされることに応じて小さなサイズで示されている。
【００１７】
図２においては、前記図１６におけるマイコンチップと他のチップ間を接続するボンディングワイヤＢＷが直径の大きな太い金線とされ、上記マイコンチップと搭載基板間を接続するボンディングワイヤＢＷ３が直径の小さな細い金線とされることを示している。ボンディングパッドＰＬ１が長方形にされ、切り欠きが開口上側に設けられることに応じて、その中点に対してボール２の中点が同図の上側（Ｉ／Ｏセル側）に偏ってものとされる。つまり、上記切り欠きにより上側に余裕ができるので、ボール２が上側に偏って配置される。これに対してボンディングパッドＰＰ１が正方形にされることに応じて、ボール１は中央部に設けられる。
【００１８】
図３には、この発明に係る半導体チップに設けられるボンディングパッドの他の一実施例の平面図が示されている。この実施例のボンディングパッドＰＰ２は、前記図１のボンディングパッドＰＰ１と基本形は同じであるが、図１のボンディングパッドＰＰ１との識別を行うためにボンディングパッドＰＰ２には開口部右下角が面取りされる。また、ボンディングパッドＰＬ２も、前記図１のボンディングパッドＰＬ１と基本形は同じであるが、図１のボンディングパッドＰＬ１との識別を行うためにボンディングパッドＰＬ２には下側（チップ外周側）に切り欠きが設けられる。この切り欠きを含めると、上記ボンディングパッドＰＰ２とＰＬ２の高さはほぼ同じになる。
【００１９】
図４には、図３のボンディングパッドＰＰ２とＰＬ２の形状の説明図が示されている。ボンディングパッドＰＬ２が長方形にされ、切り欠きが下側に設けられることに応じて、その中点に対してボール２の中点が同図の下側（チップ外周側）に偏ってものとされる。つまり、上記切り欠きにより下側に余裕ができるので、ボール２が下側に偏って配置される。
【００２０】
前記のようにボンディングパッドＰＰ１，ＰＰ２とＰＬ１，ＰＬ２は、使用するボンディングワイヤＢＷ２，ＢＷ３の太さに応じて単純に面積を異ならせることの他に、その形状が正方形と長方形のように異なる形状として視覚上の識別を容易にしている。更に、ボンディングパッドＰＬ１とＰＬ２では、図１，図２及び図３，図４のように切り込みの位置を異ならせ、ボール２の位置をそれに合わせて異なるように設定している。これらのことは、以下の２つの意味を持っている。
【００２１】
図５には、この発明に係る半導体チップに設けられるボンディングパッドの更に他の一実施例の平面図が示されている。この実施例では、５個のボンディングパッドが代表として例示的に示されている。２つのボンディングパッドＰＰ１を挟んでボンディングパッドＰＬ１とＰＬ２が交互に並べられて配置されている。このように同じくボンディングリードと接続されるボンディングパッドＰＬ１，ＰＬ２が並べられて配置されるとき、その形状を図１と図３に示した形状が交互に繰り返すように配置される。これによって、細いボンディングワイヤＢＷ３によるファーストボンド部（ボール２）を千鳥状に配置させることができる。これによって、ボンディングパッドＰＬのピッチを小さくすることができる。
【００２２】
図６には、この発明が適用された半導体装置の一実施例の概略内部断面図が示されている。図７には、図６の概略内部斜視図が示されている。図７においては、図６に示された２本のボンディングワイヤのうちの１本が代表として例示的に示されている。図６において、メモリチップは上記搭載基板上に図示しない熱硬化性接着剤又ダイボンドフィルムを用いて接着される。そして、上記マンコンチップは、前記メモリチップと同様に図示しない熱硬化性接着剤又は裏面に設けられたダイボンドフィルムを用いてメモリチップ上に接着される。
【００２３】
図６及び図７において、前記同様にワイヤボンディングにより搭載基板のボンディングリードＢＬとメモリチップのボンディングパッドＢＰ１との間、メモリチップのボンディングパッドＢＰ２とマンコンチップのボンディングパッドＢＰ３との間、及びマイコンチップのボンディングパッドＢＰ４と搭載基板のボンディングリードＢＬとの間で相互に接続される。つまり、ボンディングワイヤＢＷ１は、メモリチップのボンディングパッドＢＰ１と搭載基板のボンディングリードＢＬの対応するもの同士を接続する。ボンディングワイヤＢＷ２は、マイコンチップのボンディングパッドＢＰ３とメモリチップのボンディングパッドＢＰ２の対応するもの同士を接続する。ボンディングワイヤＢＷ３は、マイコンチップのボンディングパッドＢＰ４と上記搭載基板のボンディングリードＢＬの対応するもの同士を接続する。
【００２４】
上記ボンディングワイヤＢＷ１は、メモリチップ側をファーストボンド部とし、搭載基板側をセカンドボンド部とする。ボンディングワイヤＢＷ２は、マンコンチップ側をファーストボンド部とし、メモリチップ側をセカンドボンド部とする。そして、ボンディングワイヤＢＷ３は、マイコンチップ側をファーストボンド部とし、搭載基板側をセカンドボンド部とする。上記ボンディングワイヤＢＷ２により、セカンド側とされたメモリチップのボンディングパッドＢＰ２には、ワイヤを引っ張って分断させる際のメモリチップに対するストレスを緩和するために金ボールが設けられている。そして、かかる分断において切断性に優れている太い金線が上記ボンディングワイヤＢＷ２として用いられる。
【００２５】
前記のようにＭＣＭ又はＳｉＰの低コスト化のために、上記メモリチップは、既存のメモリチップを用いることを前提としている。かかる既存のメモリチップにおいては、全面積に占める全ボンディングパッドの占める面積の割合が、上記マンコンチップに比べて少なく、上記ボンディングパッドを小さくことに格別な意味を持たないことやプローブ工程での比較的大きな針痕によっても良好なボンディングが可能なように大きなサイズで形成される。これに対応して太いボンディングワイヤを用いてワイヤボンディングが行われる。このようなメモリチップ側でのワイヤボンディングに適合するにマイコンチップのボンディングパッドＢＰ３の大きさが決められ、ボンディングワイヤＢＷ２の太さが上記ボンディングワイヤＢＷ１と同じものが選ばれる。これにより、同じ金線を用いて上記ボンディングワイヤＢＷ１とＢＷ２による接続を上記金線をワイヤボンダにセットしたままで連続して行うことができ、ワイヤボンディング工程が簡略化できる。
【００２６】
上記搭載基板の裏面側には、特に制限されないが、外部端子としてのハンダボールが設けられる。搭載基板表面には、図６及び図７では、図示ないが封止樹脂としてのレジンが設けられ、外観上１つの半導体装置とされる。この発明に係る半導体装置においては、以下に説明する（１）〜（３）に示した課題を解決し、（４）の特徴を利用して簡単な構成で高集積化と高信頼性を実現した半導体装置を得ることができる。
【００２７】
（１）上記マイコンチップは、多数のボンディングパッドを有している。このため、ボンディングパッドの面積が必要最小となるようにすることは、多機能等に向けてより多数のボンディングパッドを設けること、あるいは同じパッド数（端子数）ならチップ面積を小さくすることができる点で極めてが有益である。（２）上記ＳｉＰの低コスト化のために、上記組み合わされるメモリチップは、既存のメモリチップを用いることが便利である。上記既存のメモリチップの面積の大半をメモリセルが占めるものであり、端子数が上記マイコンチップに比べて少なくて上記ボンディングパッドを小さくことに格別な意味を持たないこともあって、プローブ工程での比較的大きな針痕によっても良好なボンディングが可能なように大きなサイズで形成されている。（３）ワイヤボンダによるボンディング工程においては、ファーストボンド部は、金ボールがクッションとなってファーストボンド側に与えるストレスは小さい。これに対して、ワイヤボンダのキャピラリを動作させてボンディング部分の近傍でワイヤを引っ張って分断させる動作が行われるセカンドボンド部では大きなストレスが発生する。搭載基板に形成されたボンディングリードは、上記のようなストレスの影響を受けないが、シリコンチップ上に形成されたボンディングパッド同士をワイヤボンディングする際には、セカンド側とされるチップが上記大きなストレスを受けることになる。このため、セカンドボンド側とされたシリコンチップの割れ等を保護するために、そのボンディングパッド上には予めクッションとなる金ボールを設けることが必要である。（４）ワイヤボンダによるセカンドボンド部分の近傍でのワイヤ分断させる動作において、ボンディングワイヤの径が太いものの方が細いものよりも切断性に優れている。
【００２８】
図８及び図９には、この発明に係る半導体装置におけるボンディングパッド、ボンディングワイヤ及びキャピラリの位置関係の説明図が示されている。図８には上面図が示され、図９には断面図が示されている。この実施例のように細いボンディングワイヤＢＷ３によるボンディングパッドＢＰ４に対するファーストボンド部（ボール２）を千鳥状にすることにより、隣接するボンディングパッドＢＰ４に対するファーストボンド部（ボール２）の間隔を広くでき、キャピラリ外形（図８では点線で示す）が隣接するボンディングワイヤＢＷ３に対する干渉を回避ができる。つまり、前記図８と同じピッチでボンディングパッドＢＰ４を配置し、図１０のように中心線ａ−ｂ上にファーストボンド部（ボール２）を並べた場合には、キャピラリの外側が既にボンディングが行われたボンディングワイヤＢＷ３に接触してしまうことにより、かかるワイヤＢＷ３を変形させて他のワイヤ同士と接触させたり、切断させたりしてしまうというようなワイヤ干渉を回避することができる。上記のようにボンディングパッドＰＬが並べられて配置されたとき、上記ファーストボンド部（ボール２）を千鳥状にすることにより、ボンディングパッドＰＬのピッチを小さくでき、半導体チップの高集積化あるいは多ピン化を実現することができる。
【００２９】
同じ大きさのボンディングパッドＰＬ１，ＰＬ２が並んで配置されたとき、前記図５のように千鳥状に切り込みを設けて、その切り込みがボンディング箇所（ボール２）の位置を示すマークとすることをルールとしておけば、そのマークの位置とボンディング箇所（偏り方向）とが不一ならば、それに接続されるボンディングリードを確認することなく、直ちに誤接続と判定することができる。図１，図２及び図３，図４のように切り込みの位置を異ならせ、図５のようにボール２の位置をそれに合わせて異なるように設定した場合には、外観目視検査において、上記誤接続を容易に発生する上で役立つものである。このような外観目視検査によって、半導体装置の高信頼性を実現することができる。そして、ボンディングパッドＰＰ１又はＰＰ２のように開口角部の面取りが行われる位置を異なものとの組み合わせにより、外観目視検査を行う検査者においてあるボンディングパッドＰＰ１，ＰＰ２、ＰＬ１，ＰＬ２を位置特定を容易にすることができる。
【００３０】
図１１には、この発明に係る半導体チップに設けられるボンディングパッドの更に他の一実施例の利用を説明するための平面図が示されている。この実施例では、図１と図３に示したボンディングパッドＰＬ１とＰＬ２の切り込みとして、開口幅ＷのＷ／２にされたものをそれぞれ上と下に設けたものを並べる。これは、前記のようなワイヤボンディングでの接続位置（ボールの位置）を確認するためのマークとして利用するもの他、プローブ工程でのプローブ針痕の目視検査にも利用される。プローブ針痕Ａとプローブ針痕Ｂは、いずれも針痕小タイププローブによる針痕である。プローブ針痕Ａは、同図に点線示した上記Ｗ／２の切り込みによるマーク幅に収まっている。これに対して、プローブ針痕Ｂは、摩擦やプローブのオーバードライブにより針先が大きくっていることを上記マークから外れた針痕で判定することができる。
【００３１】
図１２には、この発明に係る半導体チップに設けられるボンディングパッドの更に他の一実施例の平面図が示されている。この実施例では、図１、図２に示したボンディングパッドＰＬにおいて、左右に更に切り込みが設けられる。特に制限されないが、これらの切り込みの長さは、高さＨの半分（Ｈ／２）にされている。そして、その中心がパッドの中点に対応するようにされる。前記上側に設けられた切り込みの長さは、幅Ｗの半分（Ｗ／２）にされている。そして、その中心がパッドの中点に対応するようにされる。これらの切り込みは、前記図１１の実施例と同様に、プローブ工程後の外観目視検査でのブローブ針痕の目視検査にも利用するような配慮されている。
【００３２】
プローブ工程でのプローブ針痕の位置ズレや針痕の大きさを管理するために、針痕をボンディングパッドの高さＨや幅Ｗに対して、例えば１／２以下にすることが後のワイヤボンディング工程でのボンディング動作に有益である。このような針痕の外観目視検査のために、上記のような切り込みを配置することによって、その判定が容易になる。なお、ボンディングパッドＰＰは、それに隣接するボンディングパッドＰＬの針痕を基準にしたり、ボンディングパッドＰＬの切り込み（Ｈ／２）を利用したりすることができる。このようにボンディングパッドＰＬに対してのみに上記切り込みを設ける構成は、もともと大きなボンディングパッドＰＰを上記外観目視検査のためだけにピッチを更に大きくしてしまうことを避けることができる。
【００３３】
前記図３、図４の実施例に対応して、図１１と同様に左右に更に切り込みを設ける構成としてもよい。そして、前記図５のようにボンディングパッドＰＬ１，ＰＬ２を交互配置させるものとしてもよい。これにより、上記ボンディングパッドＰＬ１，ＰＬ２の形状は、半導体ウェハ上に前記マンコンチップが形成された段階で行われるプローブ工程後のプローブ針痕の外観目視検査にボンディングパッドＰＬ１, ＰＬ２の形状を利用することに加えて、搭載基板に上記マイコンチップとメモリチップを搭載してボンディングした後の外観目視検査においてワイヤ接続の良否判定に用いられる。
【００３４】
図１３には、この発明に係る半導体チップに設けられるボンディングパッドの更に他の一実施例の平面図が示されている。この実施例では、前記図１１の切り込みの位置に、スリット（Ｗ／２）（Ｈ／２）が設けられる。これらのスリット（Ｗ／２）（Ｈ／２）は、前記同様に半導体ウェハ上に前記マンコンチップが形成された段階で行われるプローブ工程後のプローブ針痕の外観目視検査に利用することに加えて、搭載基板に上記マイコンチップとメモリチップを搭載してボンディングした後の外観目視検査においてワイヤ接続の良否判定に用いることができる。上下と左右のスリットの組み合わせにより、４通りの異なる形状を表現することができる。
【００３５】
前記図５のようにボンディングパッドＰＬが連続して並ぶときに、１、２、３、４のような４通りの位置情報を上記上下と左右のスリットの組み合わせで表現することができる。例えば、同図のように上側と右側にスリットを設けるものを１とし、図示しないけれども他の組み合わせである上側と左側にスリットを設けるものを２とし、下側と右側にスリットを設けるものを３とし、下側と左側にスリットを設けるものを４とする。これらの位置情報は、外観目視検査においてのワイヤ接続の良否判定に効果的である。
【００３６】
このことは、前記図１１〜図１３では、省略されているが、前記図１〜図４等のようにボンディングパッドＰＰに設けられる開口角部の面取りの位置を４隅のいずれかにして、前記同様に１、２、３、４のような４通りの位置情報を表すように用いるものであってもよい。
【００３７】
図１４には、この発明に係る半導体チップに設けられるボンディングパッドの更に他の一実施例の平面図が示されている。この実施例では、前記マイコンチップのように２種類のボンディングパッドが設けられるのではなく、１種類のボンディングパッドが設けられる例が示されている。この実施例では、前記ボンディングパッドＰＬのように細長い形状にされる。つまり、使用するボンディングワイヤに対して高さ方向に余裕を持つようにされる。そして、ボールを千鳥状にすることにより、狭いピッチで多数のボンディングを行うようにする。このような場合でも、上記切り込みの位置が異なるものを交互に組み合わることにより、外観目視検査での誤配線の判定を容易にすることができる。また、前記のように針痕判定のマークを設ければ、針痕判定も容易に行えるようになる。
【００３８】
図１５には、この発明に係る半導体チップに設けられるボンディングパッドの更に他の一実施例の平面図が示されている。この実施例では、１種類のボンディングパッドが設けられる他の例が示されている。この実施例では、前記ボンディングパッドＰＰのように正方形とされる。そして、開口部の角部に設けられた面取りによって、その位置を表すことができる。つまり、４個単位で１グルーブが構成されるので、それを目印として接続先のボンディングリードと接続関係の良否判定が容易になる。つまり、上記面取り位置がアドレス情報を表すので、外観目視検査での誤配線の判定が容易になる。
【００３９】
以上本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、この発明は、前記図１４や図１５のように１つの搭載基板に１つだけ設けられるシングルチップ向けの半導体チップにも適用できる。また、前記ＭＣＭやＳｉＰにおいて、搭載基板に２つの半導体チップを搭載したものであってもよい。そして、例えば、組み合わされる半導体チップは、ＳＤＲＡＭの他にスタティック型ＲＡＭ、フラッシュＥＥＰＲＯＭのようなメモリとマンコンの他に互いに接続するボンディングパッドを有するものであれば何であってもよい。ボンディングパッドの大きさは、使用するボンディングワイヤの太さに対応したボールの大きさによって決められるものである。この発明は、シングルチップあるいはマルチチップの半導体装置において、ボンディングによってチップが接続されるものに広く利用できる。
【図面の簡単な説明】
【００４０】
【図１】この発明に係る半導体チップに設けられるボンディングパッドの一実施例を示す平面図である。
【図２】図１のボンディングパッドＰＰ１とＰＬ１の形状の説明図である。
【図３】この発明に係る半導体チップに設けられるボンディングパッドの他の一実施例を示す平面図である。
【図４】図３のボンディングパッドＰＰ２とＰＬ２の形状の説明図である。
【図５】この発明に係る半導体チップに設けられるボンディングパッドの更に他の一実施例を示す平面図である。
【図６】この発明が適用された半導体装置の一実施例を示す概略内部断面図
【図７】図６の概略内部斜視図である。
【図８】この発明に係る半導体装置におけるボンディングパッド、ボンディングワイヤ及びキャピラリの位置関係の説明図である。
【図９】図８のボンディングワイヤ及びキャピラリの位置関係の断面図である。
【図１０】キャピラリとボンディングワイヤの干渉の説明図である。
【図１１】この発明に係る半導体装置に組み込まれる半導体チップに設けられるボンディングパッドの更に他の一実施例の利用を説明するための平面図である。
【図１２】この発明に係る半導体チップに設けられるボンディングパッドの更に他の一実施例を示す平面図である。
【図１３】この発明に係る半導体チップに設けられるボンディングパッドの更に他の一実施例を示す平面図である。
【図１４】この発明に係る半導体チップに設けられるボンディングパッドの更に他の一実施例を示す平面図である。
【図１５】この発明に係る半導体チップに設けられるボンディングパッドの更に他の一実施例を示す平面図である。
【図１６】この発明が適用された半導体装置の一実施例を示す概略内部平面図である。
【符号の説明】
【００４１】
ＰＰ，ＰＬ１, ＰＬ２…パッド−パッド間接続のボンディングパッド、ＰＬ，ＰＬ１，ＰＬ２…パッド−リード間接続のボンディングパッド、ＢＰ１〜ＢＰ４…ボンディングパッド、ＢＬ…ボンディングリード、ＢＷ１〜ＢＷ３…ボンディングワイヤ。
【図１】
2008211086.tif 000003
【図２】
2008211086.tif 000004
【図３】
2008211086.tif 000005
【図４】
2008211086.tif 000006
【図５】
2008211086.tif 000007
【図６】
2008211086.tif 000008
【図７】
2008211086.tif 000009
【図８】
2008211086.tif 000010
【図９】
2008211086.tif 000011
【図１０】
2008211086.tif 000012
【図１１】
2008211086.tif 000013
【図１２】
2008211086.tif 000014
【図１３】
2008211086.tif 000015
【図１４】
2008211086.tif 000016
【図１５】
2008211086.tif 000017
【図１６】
2008211086.tif 000018