(57)【要約】【課題】デジタル駆動型有機ＥＬパネルの消費電力を低減する。【解決手段】有機ＥＬパネル７には、マトリクス状に配置された各画素が設けられている。フレームメモリ４には、画素毎のデータを１フレーム分記憶される。サブフレームタイミング生成回路２は、モード設定バスの信号によって、サブフレーム数を決定し、決定されたサブフレーム数で、フレームメモリ４からのデータの読み出しタイミングを制御する。そこで、決定されたサブフレームに応じた表示が有機ＥＬパネル７において行われる。【選択図】図２
2008242358.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された各画素に各画素の表示を制御する素子を有するアクティブマトリクス型表示装置において、
画素毎のデータを１フレーム分記憶するフレームメモリと、
このフレームメモリからの読み出しタイミングを制御するサブフレームタイミング生成回路と、
フレームメモリから出力されたデータに応じた表示を行う表示部と、
を含み、
前記サブフレームタイミング生成回路は、１フレームに何回のデータ表示を行うかについてのサブフレーム数が異なる複数の読み出しタイミングのパターンを用意しており、モード設定信号に応じて決定されたサブフレーム数の読み出しタイミングで、前記フレームメモリからデータの読み出すことを特徴とするアクティブマトリクス型表示装置。
【請求項２】
請求項１に記載のアクティブマトリクス型表示装置において、
前記サブフレーム数としては、少なくとも１フレームに１サブフレームの場合と、１フレームに複数サブフレームの場合があることを特徴とするアクティブマトリクス型表示装置。
【請求項３】
請求項１または２に記載のアクティブマトリクス型表示装置において、
前記表示部の各画素には、少なくとも１ビットのスタティックメモリが設けられ、表示の変更の必要がない領域については、該当する画素のデータの書き換えを行わないことを特徴とするアクティブマトリクス型表示装置。
【請求項４】
請求項１〜３のいずれか１つに記載のアクティブマトリクス型表示装置において、
前記表示部の各画素には、有機ＥＬ素子が設けられていることを特徴とするアクティブマトリクス型表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は画素に自発光型素子を有する表示装置に関する。
本発明は、マトリクス状に配置された各画素に自発光素子および自発光素子の発光を制御する素子を有するアクティブマトリクス型表示装置に関する。
【背景技術】
【０００２】
アクティブマトリクス型表示装置は、高解像度化が可能であるため、ディスプレイとして広く普及している。ここで、アクティブマトリクス型表示装置は画素一つ一つに表示状態を決定するための能動素子が必要となる。特に、有機ＥＬディスプレイ等電流駆動型の場合には、発光素子に電流を供給し続けることが可能な駆動トランジスタが設けられている。駆動トランジスタには、アモルファスシリコンやポリシリコンなどの薄膜により形成される薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）が用いられるが、このＴＦＴの特性を均一化することは難しい。
【０００３】
ＴＦＴの特性を回路技術で補正する方法がいくつか提案されており、その１つとしてデジタル駆動があり、アクティブマトリクス型有機ＥＬディスプレイをデジタル駆動により階調を制御する方法が知られている（特許文献１）。
【０００４】
【特許文献１】特開２００５−３３１８９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、デジタル駆動は１フレーム期間を複数のサブフレーム期間に分割し、各サブフレーム期間に発光するか否かを制御するビットデータを書き込む。従って、１フレーム期間にサブフレームと同じ数だけ画素にビットデータを書き込む必要がある。
【０００６】
このように、サブフレームに分割して各ビットデータに対応したデジタルデータを１フレーム期間に何度も書き込むデジタル駆動の場合、配線の充放電回数が多くなり、消費電力が大きくなっていた。
【課題を解決するための手段】
【０００７】
本発明は、マトリクス状に配置された各画素に各画素の表示を制御する素子を有するアクティブマトリクス型表示装置において、画素毎のデータを１フレーム分記憶するフレームメモリと、このフレームメモリからの読み出しタイミングを制御するサブフレームタイミング生成回路と、フレームメモリから出力されたデータに応じた表示を行う表示部と、を含み、前記サブフレームタイミング生成回路は、１フレームに何回のデータ表示を行うかについてのサブフレーム数が異なる複数の読み出しタイミングのパターンを用意しており、モード設定信号に応じて決定されたサブフレーム数の読み出しタイミングで、前記フレームメモリからデータの読み出すことを特徴とする。
【０００８】
また、前記サブフレーム数としては、少なくとも１フレームに１サブフレームの場合と、１フレームに複数サブフレームの場合があることが好適である。
【０００９】
また、前記表示部の各画素には、少なくとも１ビットのスタティックメモリが設けられ、表示の変更の必要がない領域については、該当する画素のデータの書き換えを行わないことが好適である。
【００１０】
また、前記表示部の各画素には、有機ＥＬ素子が設けられていることが好適である。
【発明の効果】
【００１１】
本発明によれば、サブフレームタイミング生成回路により、フレームメモリからの読み出しをサブフレーム数に応じて変更することができる。従って、サブフレーム数が少ないときにはデータの表示部への出力回数を少なくして効率的な表示が行える。
【発明を実施するための最良の形態】
【００１２】
以下、図面を用いて本発明の実施の形態を詳細に説明する。
【００１３】
図７には画素２３をマトリクス状に配置した表示部としての画素アレイ２４と、データドライバ１と、ゲートドライバ２２から構成される有機ＥＬディスプレイの例が示されている。なお、ゲートドライバ２２は画素アレイ２４と同一基板上に形成されるため、ゲートドライバ２２と画素アレイを総括して表示パネルと呼ぶこともある。
【００１４】
マトリクス状に配置された画素２３に選択信号やデータ信号を供給するため、行方向には行毎にゲートライン１２、列方向には列毎にデータライン１３が配線されている。そのため、両ラインの交差部に容量成分が形成され、この容量を充放電することで適切に選択信号やデータ信号が画素２３へ供給される。しかしながら、デジタル駆動では１フレーム期間を複数のサブフレームに分割して、それぞれのサブフレームに対応したデータを画素に書き込むため、配線容量を充放電する回数が本質的に多くなる傾向にある。したがって、サブフレームを多く導入すればするほど電力を消費する。
【００１５】
図１には、実施形態に係る３つの表示モードの例が示されている。第１の表示モードはテキストモードであり、この第１の表示モードでは、１フレーム期間（通常６０Ｈｚで約１６．７ｍｓ）にサブフレームＳＦ０のみを用いて、１ビット表示を行う。従って、このモードでは、各画素には１フレーム期間に１度だけＳＦ０のデータが書き込まれる。この表示モードでは、書き込み回数が１フレーム期間に１度であり、明らかに消費電力を最小限に抑えられる。
【００１６】
モバイル端末などにたいてい導入されている電子メールアプリケーションにおいて、電子メールのコンテンツを表示する際には、しばしば白背景に黒文字が使われることが多く、一般にユーザーは最も長い時間をこのメールの閲覧や作成に費やすため、この表示モードを積極的に用いることで低消費電力化し、より長時間の動作を保証することができる。なお、必要に応じてフレーム期間を６０Ｈｚ以下、例えば３０Ｈｚ（３３．３ｍｓ）にするとさらに消費電力を抑えることができる。
【００１７】
第２の表示モードは、グラフィックモードであり、この第２の表示モードではサブフレームＳＦ０〜ＳＦ２を用いて３ビット表示を行う。このグラフィックモードでは、テキストモードと比較して、サブフレームの数が増えて消費電力が増加するが、多階調表示が可能となる。モバイル端末の待ち受け画面やデコレーションが必要な画面を表示する場合、テキストモードではやはり階調が足りないため、このグラフィックモードを用いることである程度電力を消費することを許して、より多くの階調での表示を行うことができる。
【００１８】
第３の表示モードはピクチャーモードであり、この第３の表示モードではサブフレームＳＦ０〜ＳＦ５を用いて６ビット表示を行う。この第３の表示モードでは、第１、第２の表示モードに対し、最もサブフレーム数が多く、電力を消費するが、最大の階調数を生成できる。モバイルカメラなどで撮影した映像を表示する際など、より自然な映像を表示する場合には、やはり６ビット以上の階調が必要となる。その場合にはやはり消費電力より、多階調化が優先されるべきであり、ピクチャーモードで積極的に映像を多階調表示すればよい。
【００１９】
このように、デジタル駆動では多階調化すればするほど電力を消費するという特徴があるため、この特徴を表示内容の特徴にあわせて柔軟に使い分けることで電力消費を低減できる。
【００２０】
図２には、図１の表示モードの切替えを実現する回路構成が示されている。データドライバ１は、デジタル駆動のタイミングを、データバスより入力されるデータおよびタイミング信号から生成し、有機ＥＬパネル７へ出力する。有機ＥＬパネル７には後述する画素回路２３がマトリクス状に配置された画素アレイ２４とゲートドライバ２２が同一基板上に形成され、データドライバ１から供給される信号でゲートドライバ２２が制御され、画素２３のデータの選択書き込みが適切に行われる。
【００２１】
データバスより入力されるドット単位のデータは、まずラインバッファ３に１ライン分蓄積される。ラインデコーダ５はラインバッファ３上のデータに対応するラインをフレームメモリ４内で選択し、ラインバッファ３上のデータがフレームメモリ４にライン単位で書き込まれる。例えば、最高６ビットのデータを取り扱うのであれば、データバスは、６本のラインからなり、データバス上のデータがラインバッファ３にパラレルで取り込まれる。フレームメモリも１画素に対応して６ビットの記憶が可能であり、ラインバッファ３からのデータがフレームメモリ４の対応ラインに記憶される。
【００２２】
このようにして、１度全画面データがフレームメモリ４内に書き込まれると、ラインデコーダ５は、例えば特許文献１に開示されているデジタル駆動の手順に対応して、フレームメモリ４から対応するラインを選択し、ラインデータを読み出す。すなわち、ラインデコーダは、タイミング信号によって、１ライン毎にインクリメントする信号を基準とし、テキストモードであれば、各ラインの読み出しタイミングでＳＦ０用のデータをフレームメモリの該当ラインの各画素データの中から読み出す。また、ピクチャーモードであれば、同一時刻に最大３つのラインのデータを出力する必要がある。そこで、１ラインの選択時間を３分割し、分割した各時間に異なったラインのデータをフレームメモリ４の該当画素のメモリから読み出し、これを出力バッファ６を介し順次出力する。すなわち、ピクチャーモードであれば、基準となるラインのデータをデコードして、３つの分割した時間において、最大３つのラインの選択する信号が出力される。すなわち、ラインデコーダ５は、モード設定信号によりいずれかのモードを選択し、各時間において基準となる読み出しラインの信号にデコードすることにより、図１の該当モードにおいて、必要な読み出しラインのアドレスを発生する。従って、読み出されたラインデータがフレームメモリ４から読み出されて、出力バッファ６を介して有機ＥＬパネル７に出力される。なお、２段のラッチを設け、読み出しデータを一旦ラッチしておいてから、次のタイミングで次段のラッチに転送して有機ＥＬパネルに出力することが好適である。
【００２３】
ここで、フレームメモリ４は各画素に３つの表示モードのデータを別々に記憶できるようにしておき、例えば、上述の３つの表示モードのデータであれば、１画素分を１＋３＋６＝１０ビットにしておき、モード設定信号に基づいて、いずれかのデータを読み出せばよい。また、６ビットのみとしておき、モード設定信号の表示モード（ビット数）に応じてＭＳＢから該当ビット数のデータを読み出してもよい。
【００２４】
従来のデジタル駆動では、表示内容の特徴にかかわらず、同一のサブフレーム構成を生成するタイミングを常に生成していたが、本発明ではサブフレームタイミング生成回路２を導入しているため、表示モードを設定することでこのタイミングが変更される。
【００２５】
あらかじめ用意された、例えば図１に示される３つの第１〜第３の表示モード、すなわち、テキストモード、グラフィックモード、ピクチャーモードに対応する３つの異なるサブフレームタイミングについて、モード設定バスに供給されるモード設定信号により、いずれかのモードが選択されと、サブフレームタイミング生成回路２は選択されたタイミングでラインデコーダ５を制御する。例えばテキストモードであれば、１フレームに一度のみフレームメモリ４の１ラインを選択し、対応する１ビットのデータを、出力バッファ６を介して有機ＥＬパネル７に出力する。グラフィックモードでは、３ビット分の対応するデータを、ピクチャーモードでは全６ビット分のデータを読み出して、デジタル駆動の手順で有機ＥＬパネル７へ出力する。
【００２６】
サブフレームタイミング生成回路２にあらかじめ備える表示モードとして、２ビットモードや４ビットモードなど、表示モードを細かく分類してもよい。あるいは、表示内容を分析して、自動的に表示モードを切り替える機能をさらに付加してもよい。すなわち、デジタルデータの内容をみれば、階調数を判定できるため、判定した階調数に応じて表示モードを決定すればよい。表示データと別に表示モードの信号を外部から供給してもよい。
【００２７】
有機ＥＬパネル７の画素２３に適用する画素としては、例えば図３から図６に示される回路が好適である。
【００２８】
図３には保持容量１１を用いたダイナミックメモリ型の画素の例が示されている。Ｐ型の選択トランジスタ１０のゲート端子はゲートライン１２が接続されている。選択トランジスタのドレイン（またはソース）端子はデータライン１３に接続され、選択トランジスタのソース（またはドレイン）端子はＰ型の駆動トランジスタ９のゲート端子に接続されるとともに、保持容量１１を介し、電源電圧ＶＤＤの電源ライン１４に接続されている。駆動トランジスタのソース端子は電源ライン１４に接続され、ドレイン端子は、有機ＥＬ素子８のアノードに接続されている。そして、有機ＥＬ素子８のカソードは、カソード電源ＶＳＳに接続されるカソード電極１５に接続されている。
【００２９】
ゲートライン１２をＬｏｗにすることで、選択トランジスタ１０がオンし、データライン１３に供給されているデータが保持容量１１に書き込まれ、選択トランジスタ１０がオフした後も、そのデータが保持される。そして、保持容量１１に書き込まれたデータに応じた電流が駆動トランジスタ９を介し有機ＥＬ素子８に流れ、有機ＥＬ素子８がデータに応じて発光する。この発光は、データが次に書き込まれるまで、保持されるが、保持容量１１の放電によって、データが失われるため、長期間同一のデータを維持するためには、同一データを書き込み直し、リフレッシュする必要がある。
【００３０】
図４にはデータ保持のため、第２有機ＥＬ素子１６と第２駆動トランジスタ１７を直列に接続してインバータを形成したＰ型トランジスタのみで形成されるスタティックメモリ型の画素の例が示されている。すなわち、図３における保持容量１１は設けられず、第２駆動トランジスタのソース端子が電源ライン１４に接続され、ドレイン端子が第２有機ＥＬ素子１６のアノードに接続され、第２有機ＥＬ素子１６のカソードがカソード電極１５に接続されている。そして、第１駆動トランジスタ（駆動トランジスタ）９と第１有機ＥＬ素子（有機ＥＬ素子）８のアノードの接続点が第２駆動トランジスタ１７のゲート端子に接続され、第２駆動トランジスタ１７と第２有機ＥＬ素子１６のアノードの接続点が第１駆動トランジスタ９のゲート端子に接続されている。
【００３１】
ゲートライン１２をＬｏｗにすることで、選択トランジスタ１０がオンし、データライン１３に供給されているデータが第１駆動トランジスタ９のゲート端子に供給される。データがＬｏｗであれば、第１駆動トランジスタ９がオンして、電源電圧ＶＤＤが第１有機ＥＬ素子８に印加されて第１有機ＥＬ素子８が発光する。また、第２駆動トランジスタ１７のゲート端子の電圧は、ほぼＶＤＤとなり、第２駆動トランジスタ１７はオフとなり、第２有機ＥＬ素子１６のアノードの電圧はほぼＶＳＳとなり、第１駆動トランジスタ９のオンが維持される。一方、データライン１３のデータがＨｉｇｈであった場合には、第１駆動トランジスタ９がオフし、第２駆動トランジスタ１７がオンして、その状態が記憶される。
【００３２】
従って、選択トランジスタ１０がオフされた後も、第１駆動トランジスタ９および第２駆動トランジスタ１７により形成されたスタティックメモリに書き込まれたデータ保持され、第１または第２有機ＥＬ素子８，１６のいずれか一方に電流が流れる。この例では、第１有機ＥＬ素子８が比較的大面積で発光が表示に寄与するものであり、一方第２有機ＥＬ素子１７が比較的小面積で遮光されたり、発光しないことによって、表示に寄与しないものであり、データライン１３のデータがＬｏｗのときに画素が発光するよう制御される。
【００３３】
図５にはＮ型トランジスタ１８を導入して、データ保持時の消費電力を低減したＣＭＯＳスタティックメモリ型の画素の例が示されている。すなわち、図４の例に比べ、第２有機ＥＬ素子１７の代わりに、Ｎ型のトランジスタ１８が設けられている。このトランジスタ１８はドレイン端子が第２駆動トランジスタ１７のドレイン端子に接続され、ソース端子が第２電源ライン１９に接続され、ゲート端子が第２駆動トランジスタ１７のゲート端子とともに、第１駆動トランジスタ９のドレインと第１有機ＥＬ素子８のアノードの接続点に接続されている。従って、第２駆動トランジスタ１７がオンしたときにトランジスタ１８がオフし、第２駆動トランジスタがオンするデータがスタティックメモリに書き込まれたときの電流を遮断する。
【００３４】
図６にはデータ保持時の消費電力を低減するためＰ型電流制御トランジスタ２０を第２駆動トランジスタ１７と電源ライン１４に直列に接続した低消費電力ＰＭＯＳスタティックメモリ型の画素の例が示されている。すなわち、図４の構成の第２駆動トランジスタ１７のソース端子と、電源ライン１４との間に、Ｐ型の電流制御トランジスタ２０を挿入している。電流制御トランジスタ２０はソース端子が電源ライン１４に接続され、ドレイン端子が第２駆動トランジスタ１７のソース端子に接続され、ゲート端子は制御ライン２１に接続されている。
【００３５】
データライン１３のデータがＨｉｇｈであった場合、第２駆動トランジスタ１７がオンするが、このときの電流を制御ライン２１の電圧に応じた電流制御トランジスタ２０によって制限する。この場合、第２有機ＥＬ素子１６のアノード電位があまり低くなると、第１駆動トランジスタ９のオフを維持できなくなる。そこで、第１駆動トランジスタ９のオフを維持できるように、第２有機ＥＬ素子１６のアノード電圧が第１駆動トランジスタ９のしきい値電圧以上になるように電流制御トランジスタ２０における電流量を決定する。
【００３６】
図４、図５、図６のスタティックメモリ型の画素では、一度データを書き込めば、データは保持されるため、テキストモード時に周期的にデータを書き込む必要はなくなり、さらに低消費電力化が可能である。グラフィックモード、ピクチャーモードの際にはサブフレームによる多階調化が必要になるが、一部の表示エリアのみの部分的な多階調化が可能であるため、常にリフレッシュが必要な図３のダイナミックメモリ型の画素と比較するとより低消費電力化が実現できる。
【００３７】
図８には、部分的な書き換えを行うために利用する、ゲートドライバ１１の内部構成が示されている。図８に示されるゲートドライバ１１は、クロックに同期して選択データを次のラインにシフトして順次ゲートラインを選択していく選択シフトレジスタ２８と、ゲートドライバの出力をイネーブルするラインを設定するためのイネーブルシフトレジスタ２９と、イネーブル回路３０（ＮＡＮＤ回路）から構成されている。
【００３８】
図８に示されるゲートドライバでは、まず、イネーブルシフトレジスタ２９の入力ＥＮＢにイネーブルデータとクロック（図示せず）を入力し、ゲートドライバの出力をイネーブルするラインを設定する。一度全ラインを設定し終えると、イネーブルシフトレジスタ２９にクロックは入力されない。この処理によって、イネーブルシフトレジスタ２９のうち、“１”が設定されているラインは選択シフトレジスタ２８の格納データにより選択可能となるが、“０”が設定されているラインは選択シフトレジスタ２８の格納データにかかわらず、選択されない。この設定により、選択されるラインを任意に限定する（設定する）ことができる。
【００３９】
図９を用いて、図８のゲートドライバを用いることで、限定された領域のみピクチャーモード表示を行う駆動方法について説明する。図５には、１画素あたり７ビットのデータを格納できる、データドライバ１に内蔵されているフレームメモリ４と、１画素あたり１ビットのデータを格納可能な有機ＥＬパネル７に格納されている映像を部分的に更新する例が示されている。
【００４０】
７ビットデータのうち、Ｅ０ビットはテキストモード（１ビット）表示のために用いられ、残りのＤ０〜Ｄ５は６ビットのピクチャーモード表示の際に用いられる。このようにフレームメモリ１５には２種類のデータを同時に格納できるように構成されている。
【００４１】
ここで、例えば領域Ａをピクチャーモード表示領域とし、領域Ｂをテキストモード表示領域とする表示方法を適用することを考える。この場合、随時映像を更新する必要がある領域は領域Ａのみに限定することができるため、全画面を更新する場合と比較して消費電力を低減できる。
【００４２】
まず、先の説明のように、イネーブルシフトレジスタ２９にデータをセットしてイネーブルするラインを設定する。ここでは、ラインＭからラインＮまでを“１”に設定し、それ以外を“０”に設定することで、選択シフトレジスタ２８に格納される選択データはラインＭからラインＮの間にのみ適用される。つまり、全画面を更新するための選択データを選択シフトレジスタ２８の入力ＳＴＶに入力しても、更新されるのはラインＭからラインＮの間のみということになる。
【００４３】
領域Ａは、ＰからＱの幅であるから、この領域のみ７ビットメモリデータのうち、Ｄ０〜Ｄ５のデータが反映され、残りの領域はＥ０データが反映される。フレームメモリ４から読み出された７ビットデータは、Ｅ０かＤ０〜Ｄ５かの２種のうち、どちらのデータを出力バッファ６へ出力するのかが、データ選択信号によって決定される。すなわち、データ選択信号を、ＰからＱの間のみＬｏｗとすることで、Ｄ０〜Ｄ５が取り出され、残りをＨｉｇｈとすることでＥ０データが取り出され、出力バッファ６へ反映される。
【００４４】
その結果、ラインＭからＮのＰからＱ列の領域、すなわち領域Ａのみ、Ｄ０〜Ｄ５のデータを用いて複数のサブフレームによる多階調化が行われる。ラインＭからＮ以外の領域はイネーブルシフトレジスタ２９に設定された“０”データがイネーブル回路３０の１入力に反映され、データライン１３を充放電することなくデータを処理することにより、全く選択されずに、電力を消費することなく、以前のデータで表示が継続される。また、ラインＭからＮでＰからＱ列以外の領域は、領域Ａと同様のタイミングで書き込みがなされるが、Ｅ０による同じデータが再書き込みされ、結果として更新されずに以前のデータで表示が行われる。
【００４５】
ここで、選択シフトレジスタ２８に入力する選択データは全画面を更新する際のデジタル駆動のタイミングで入力すればよく、イネーブルシフトレジスタ２９に“１”が設定されたラインのみが表示に反映される。その際、ラインＭからＮ以外のラインでは、上述のように１フレーム１階のデータ出力を行う。
【００４６】
以上のように、ゲートドライバ２２にイネーブルシフトレジスタ２９を導入し、その出力をイネーブル回路３０の１入力に接続してゲートドライバの出力をプログラマブルに有効化、無効化することで、グラフィックモード、ピクチャーモード表示を行う領域を限定することができる。なお、グラフィックモード表示等他のモードもフレームメモリからの読み出しビットを限定することなどで容易に対応することができる。
【００４７】
また、画素に１ビット以上のメモリ機能（スタティックでもダイナミックでもよい）を導入してもよい。例えば、１画素に２ビットの画素メモリを導入し、各ビットの画素メモリにそれぞれ１：２の発光強度を割り与えるとテキストモードにおける１サブフレームのスキャンで最大２ビットの表示（４階調表示）が可能となり、多階調化と低消費電力化を同時に実現できる。
【図面の簡単な説明】
【００４８】
【図１】表示モードとサブフレーム構成の対応図である。
【図２】本発明の有機ＥＬディスプレイ全体構成とデータドライバ内部構成である。
【図３】ダイナミックメモリ型画素回路である。
【図４】ＰＭＯＳスタティックメモリ型画素回路である。
【図５】ＣＭＯＳスタティックメモリ型画素回路である。
【図６】ＰＭＯＳ電流制御スタティックメモリ型画素回路である。
【図７】有機ＥＬディスプレイ全体構成である。
【図８】ゲートドライバの構成図である。
【図９】部分更新処理説明図である。
【符号の説明】
【００４９】
１  データドライバ、２  サブフレームタイミング生成回路、３  ラインバッファ、４  フレームメモリ、５  ラインデコーダ、６  出力バッファ、７  有機ＥＬパネル、８  （第１）有機ＥＬ素子、９  第１駆動トランジスタ、１０  ゲートトランジスタ、１１  保持容量、１２  ゲートライン、１３  データライン、１４  （第１）電源ライン、１５  カソード電極、１６  第２有機ＥＬ素子、１７  第２駆動トランジスタ、１８  Ｎ型トランジスタ、１９  第２電源ライン、２０  電流制御トランジスタ、２１  電流制御ライン、２２  ゲートドライバ、２３  画素、２４  画素アレイ、２８  シフトレジスタ、２９  イネーブルシフトレジスタ、３０  イネーブル回路。
【図１】
2008242358.tif 000003
【図２】
2008242358.tif 000004
【図３】
2008242358.tif 000005
【図４】
2008242358.tif 000006
【図５】
2008242358.tif 000007
【図６】
2008242358.tif 000008
【図７】
2008242358.tif 000009
【図８】
2008242358.tif 000010
【図９】
2008242358.tif 000011