(57)【要約】【課題】  複数の蓄電器が直列接続された回路に於いて、回路数を低減する。【解決手段】  複数の蓄電器が直列に接続され、或る単位に区切られた単位蓄電器列と、前記単位蓄電器列の最高プラス端子と最下マイナス端子に接続される基本耐圧回路と、前記基本耐圧回路より低い耐圧の低耐圧回路とを備え、前記基本耐圧回路は基本耐圧差動増幅器を有し、前記基本耐圧差動増幅器は各蓄電器の電圧を前記単位蓄電器列の最下マイナス端子を基準に変換し、前記低耐圧回路に入力する。【選択図】図１
2008112740.tif 000002
【特許請求の範囲】
【請求項１】
複数の蓄電器が直列に接続され、或る単位に区切られた単位蓄電器列と、前記単位蓄電
器列分の電圧より低い耐圧の低耐圧回路と、定電圧を生成する定電圧生成回路とを備え、
前記蓄電器のそれぞれの両端は前記定電圧生成回路を介して前記低耐圧回路と接続される
ことを特徴とする蓄電器制御装置。
【請求項２】
複数の蓄電器が直列に接続され、或る単位に区切られた単位蓄電器列と、Ａ／Ｄ変換器
と、電圧レベルを変換するデジタルレベルシフトと、前記単位蓄電器列分の電圧より低い
耐圧の低耐圧回路とを備え、前記蓄電器の両端はＡ／Ｄ変換器のアナログ入力にそれぞれ
接続され、前記Ａ／Ｄ変換器のデジタル出力は前記デジタルレベルシフトを介して前記低
耐圧回路と接続されることを特徴とする蓄電器制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リチウム二次電池や電気二重層キャパシタなどの蓄電器や蓄電器が多数直列に接続された蓄電装置、および、これらを評価する評価装置、これらの製造装置の蓄電器制御装置に関する。
【背景技術】
【０００２】
従来、直列接続された二次電池の各電圧を検出し、いずれかの二次電池が満充電に達したら充電を停止する電池保護回路があった。このような技術は、例えば、特開平8−78060号公報に記載されている。
【０００３】
図１３は従来の電池保護回路を示す図である。図に於いて、１３０１は二次電池、１３０２は電圧検出回路、１３０３は抵抗、１３０４はコンパレータ、１３０５はＦＥＴである。
【０００４】
二次電池１３０１が２個直列に接続され、それぞれの二次電池１３０１の両端に電圧検出回路１３０２および２個直列接続された抵抗１３０３が接続されている。直列接続された抵抗１３０３は二次電池１３０１の電圧を分圧し、基準となる電圧を作っている。
【０００５】
そして、直列接続された二次電池１３０１の両端に２個のコンパレータ１３０４の電源がそれぞれ接続され、コンパレータ１３０４の入力には、抵抗分圧による基準電圧および電圧検出回路１３０２の出力がそれぞれ接続されている。また、コンパレータ１３０４の出力は共に、二次電池１３０１と直列に挿入されたFET1305のゲートに接続されている。
【０００６】
これは、二次電池１３０１の電圧を電圧検出回路１３０２で検出し、検出値と抵抗分圧による基準電圧とをコンパレータ１３０４で比較する。そして、いずれかの二次電池１３０１が満充電に達し、電圧検出回路１３０２の検出値が、基準電圧を超えたら、コンパレータ１３０４の出力はローとなり、FET1305をＯＦＦして、充電を停止する。
【０００７】
【特許文献１】特開平８−７８０６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従来の電池保護回路に於いて、各電圧検出回路１３０２の検出値は、直列接続された二次電池１３０１の最下マイナス端子を基準とする電位レベルがそれぞれ異なる。このため、満充電を規定する基準電圧を作る直列接続された抵抗１３０３は各二次電池１３０１にそれぞれ専用に設ける必要がある。この様に、各二次電池に対し同じ目的の機能を果たす回路も、それぞれの電位レベルに合った回路がそれぞれの二次電池毎に必要となってしまう。また、これらを結合するコンパレータ１３０４の耐圧は直列接続された電池１３０１の合計の電圧が必要となる。
【０００９】
仮に、複数の電池１３０１を更に直列接続すると、それぞれの電位レベルに合わせた回路の数が増加し、これを実現する際のコスト及びサイズ，消費電力も増加してしまう。また、直列接続された電池の合計電圧を満たす耐圧のコンパレータ１３０４などの部品は、現実的に存在しなくなり、この回路を実現することは不可能となる。
【００１０】
本発明は上記問題点を解決するためになされたもので、複数の蓄電器が直列接続された回路に於いて、回路数を少なくできる蓄電器制御装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係わる蓄電器制御装置は、複数の蓄電器が直列に接続され、或る単位に区切られた単位蓄電器列と、前記単位蓄電器列の最高プラス端子と最下マイナス端子に接続される基本耐圧回路と、前記基本耐圧回路より低い耐圧の低耐圧回路とを備え、前記基本耐圧回路は基本耐圧差動増幅器を有し、前記基本耐圧差動増幅器は各蓄電器の電圧を前記単位蓄電器列の最下マイナス端子を基準に変換し、前記低耐圧回路に入力する。
【００１２】
そして、前記基本耐圧回路は、電圧レベルを変換するレベルシフト回路を有し、前記基本耐圧差動増幅器は電源遮断回路を備え、前記低耐圧回路は、前記レベルシフト回路を介して前記電源遮断回路を制御しても良い。
【００１３】
または、前記蓄電器のそれぞれの両端を定電圧を生成する定電圧生成回路を介して前記低耐圧回路と接続する。
【００１４】
更に、前記単位蓄電器列と前記低耐圧回路の合計の耐圧を満たす高耐圧差動増幅器を介して、上下の前記低耐圧回路間を接続する。
【００１５】
或いは、前記蓄電器の両端をＡ／Ｄ変換器のアナログ入力にそれぞれ接続し、前記Ａ／Ｄ変換器のデジタル出力をデジタルレベルシフトを介して前記低耐圧回路と接続する。
【００１６】
そして、前記単位蓄電器列と前記低耐圧回路の合計の耐圧を満たすデジタルレベルシフトを介して、上下の前記低耐圧回路間を接続する。
【００１７】
そしてこれらは、前記単位蓄電器列を流れる電流を検出する電流検出回路を付加し、前記低耐圧回路の入力は、前記電流検出回路が検出した電流の変動と同期して入力すると良い。
【００１８】
また、これらの前記低耐圧回路をＣＭＯＳプロセス、または、バイポーラプロセスで、前記単位蓄電器列を除いたそれ以外の回路をバイポーラプロセスでＩＣ化しても良い。
【００１９】
更に、温度検出回路を付加し、前記低耐圧回路はマイコンを有し、マイコンは各電流と各温度における、充放電時の充放電時間と前記蓄電器の電圧のデータを有し、各蓄電器電圧の検出値を前記データと比較演算し、補正する。
【００２０】
また、前記蓄電器列を流れる電流は周期ｔｃのリップルを含んだ電流の場合、前記低耐圧回路は前記単位蓄電器列の各蓄電器の電圧を周期ｔｒのサイクルで順番に読み取る回路を有し、前記ｔｃとｔｒとの間にはｔｃ≧２ｔｒなる関係を成立させる。
【００２１】
上記構成の蓄電器制御装置は、基本耐圧差動増幅器により、電位レベルの異なる各蓄電器の電圧を、単位蓄電器列の最下マイナス端子を基準にそれぞれ変換し、耐圧の低い低耐圧回路に入力する。
【００２２】
そして、蓄電器の電圧を低耐圧回路に入力する必要が無い時、低耐圧回路の信号に基づき、レベルシフト回路を介して電源遮断回路を制御し、基本耐圧差動増幅器の電力消費を遮断する。
【００２３】
また、蓄電器のそれぞれの両端を定電圧生成回路を介して低耐圧回路と接続する場合は、定電圧生成回路によって、各蓄電器の両端の電位差を変えないで、その電位レベルを低耐圧回路の電位レベルまで低下させる。
【００２４】
或いは、蓄電器の両端をＡ／Ｄ変換器のアナログ入力にそれぞれ接続し、Ａ／Ｄ変換器のデジタル出力をデジタルレベルシフトを介して低耐圧回路と接続する場合では、各蓄電器の電圧をそれぞれの電位レベルでデジタル値に変換し、これらの電位レベルをデジタルレベルシフトにより低耐圧回路の電位レベルに変換する。
【００２５】
更に、上下の単位蓄電器列の低耐圧回路間を接続する場合は、単位蓄電器列と低耐圧回路の合計の耐圧を満たす高耐圧差動増幅器、または、デジタルレベルシフトにより、その電位レベルの差を変換する。
【００２６】
そして、各蓄電器の電圧の低耐圧回路への入力は、電流検出回路が検出した電流の変動と同期して入力される。
【００２７】
更に、各蓄電器電圧の検出値は、各電流と各温度における、充放電時の充放電時間と蓄電器の電圧のデータと比較演算され補正される。
【００２８】
これらにより、回路数が少なく安価で小型，低消費電力で、かつ制御精度，ノイズマージンが高く信頼性の高い蓄電器制御装置の実現が可能となる。
【発明の効果】
【００２９】
以上説明した様に本発明によれば、複数の蓄電器が直列接続された回路に於いて、回路数が少なく安価で小型，低消費電力で、かつ制御精度，ノイズマージンが高く信頼性の高い蓄電器制御装置を実現できる。
【００３０】
このため特に、リチウム二次電池や電気二重層キャパシタなどの蓄電器や蓄電器が多数直列に接続された蓄電装置、および、これらを評価する評価装置、これらの製造装置の蓄電器制御装置で有益である。
【発明を実施するための最良の形態】
【００３１】
以下本発明の実施例について図面を用いて詳細に説明する。図に於いて同一の部分が２つ以上あるものに関しては同一の符号を付し、説明を省略している。
【００３２】
図１は、本発明の第１の実施例を示す図である。図に於いて、１０１は蓄電器、１０２は単位蓄電器列、１０３は最高プラス端子、１０４は最下マイナス端子、１０５は基本耐圧回路、１０６は低耐圧回路、１０７は基本耐圧差動増幅器、１０８は低電圧源である。
【００３３】
蓄電器１０１が４個直列接続され、単位蓄電器列１０２を構成している。そして、単位蓄電器列１０２は基本耐圧回路１０５を介して、低電圧源１０８を電源とする低耐圧回路１０６に接続されている。
【００３４】
基本耐圧回路１０５は４個の基本耐圧差動増幅器１０７を含み、これらの基本耐圧差動増幅器１０７の電源は、いずれも最高プラス端子１０３及び最下マイナス端子１０４に接続されている。そして、それぞれの蓄電器１０１の両端は、基本耐圧差動増幅器１０７の入力に接続されている。基本耐圧差動増幅器１０７は、電位レベルの異なる各蓄電器１０１の端子間電圧を、最下マイナス端子１０４の電位レベルを基準に変換する。そしてこれらの出力は低耐圧回路１０６にそれぞれ接続されている。
【００３５】
低耐圧回路１０６では、変換された端子間電圧を基準値と比較し、充放電の制御信号を出力したり、各端子間電圧を比較して、各端子間電圧にばらつきが生じた場合に、そのばらつきを解消する制御信号を出力する。
【００３６】
仮に、蓄電器１０１をリチウム二次電池とすると、その平均電圧は３.６Ｖであり、最高プラス端子１０３の電位は、最下マイナス端子１０４を基準として１３.６Ｖとなる。また、低耐圧回路１０６を電源電圧定格が一般的な５ＶのＡ／Ｄ変換器とＭＣＵ（マイコン）で構成すると、低電圧源１０８は５Ｖの電圧を生成し、これらに供給する。ここで明らかな様に最高プラス端子１０４をそのまま低耐圧回路１０６に接続すると、低耐圧回路１０６の耐圧を上回る電圧が印加されることになり低耐圧回路１０６は破壊してしまう。しかし、本発明では、基本耐圧差動増幅器１０７により、各蓄電器１０１の電圧を、最下マイナス端子１０４の電位レベルを基準に変換し、平均電圧３.６Ｖ の各蓄電器１０１の端子間電圧を入力するため、電源電圧定格が５Ｖと耐圧が低い一般的なＡ／Ｄ変換器やＭＣＵと問題なく接続することが可能となる。そして、検出された端子間電圧は、共通の低耐圧回路１０６で処理されるため、回路数を削減できる。また、低耐圧回路１０６の電源電圧は低いため、消費電力も少なくて済む。更に、一般に、耐圧の低い回路は、耐圧の高い回路に比べて安価で、サイズも小さく構成できる。
【００３７】
また、基本耐圧差動増幅器１０７は蓄電器１０１の端子間電圧を直接差動で受け、電位レベルのみを変換して出力する。そして、その変換過程で端子間電圧を変換することはない。このため、変換された端子間電圧に含まれる誤差は少なく精度の良い電圧検出を行うことが可能となる。更に、平均電圧３.６Ｖ と低耐圧回路１０６のフル入力５Ｖに近い電圧を入力するため、検出値のノイズ耐性も確保される。
【００３８】
この様に、本発明によれば、回路数が少なく安価で小型，低消費電力で、かつ制御精度，ノイズ耐性が高く信頼性の高い蓄電器制御装置を実現することができる。
【００３９】
ここで、図では単位蓄電器列１０２は蓄電器１０１が４個直列に接続されているが、その他の直列接続数でも実現可能である。但し、単位蓄電器列１０２の直列接続数は、単位蓄電器列１０２の電圧が一般的な半導体デバイスの定格内になる様に設定すれば、基本耐圧回路１０５を安価に構成することができる。例えば、リチウム二次電池に於いては、最高起電圧を４.２Ｖとして、４直列で１６.８Ｖ、８直列で３３.６Ｖ であり、１８Ｖと３６Ｖの一般的な半導体デバイスの使用に適する。また、これらの直列接続数以内で構成すれば、これらの回路を同一チップのＩＣまたはハイブリッドＩＣで実現することが容易で、部品点数を削減でき、更に安価に実現できる。
【００４０】
特に、ＩＣ化に当っては、低耐圧回路１０６は耐圧が小さくて済むため、ＣＭＯＳプロセスが採用できる。また、蓄電器列１０２を除いたその他の回路は耐圧が比較的高いバイポーラプロセスを採用すると良い。
【００４１】
図２は、本発明の第２の実施例を示す図である。図に於いて、２０１はＭＵＸ（マルチプレクサ）である。
【００４２】
低耐圧回路１０６はMUX201とＡ／Ｄ変換器、ＭＣＵで構成され、基本耐圧差動増幅器１０７のそれぞれの出力はMUX201により順次１つ選択され、Ａ／Ｄ変換器に入力される。これによると、Ａ／Ｄ変換器及びＭＣＵの入力は１チャンネルに絞られ、チャンネル数が削減できる。
【００４３】
この様に、検出された端子間電圧が共通の電位レベルに変換されているため、類似の機能を果たす回路は共用することが可能で、回路数を削減できる。また、低耐圧回路１０６は汎用の回路構成が採用でき、回路構成のバリエーションを拡大できる。
【００４４】
図３は、本発明の第３の実施例を示す図である。図に於いて、３０１はレベルシフト回路、３０２は電源遮断回路である。
【００４５】
基本耐圧差動増幅器１０７は、その定電流源であるＰ型ＭＯＳトランジスタＱ１が電源遮断回路３０２を兼用している。また、低耐圧回路１０６に含まれるMUX201はＰ型ＭＯＳトランジスタＱＴで構成されるトランスファーゲートと、ＱＴを選択しＱＴのゲートをドライブするデコーダーＤＥＣで構成されている。更に、ＤＥＣの出力、即ちＱＴのゲートは、レベルシフト回路３０１を介して、電源遮断回路３０２と接続されている。
【００４６】
レベルシフト回路３０１は、抵抗ＲＵＨ，ＲＵＬとＮ型ＭＯＳトランジスタＱＵとが最高プラス端子１０３と最下マイナス端子１０４の間に直列に接続され、ＱＵのゲートが入力、ＲＵＨとＲＵＬの共通接続点が出力となっている。そして、ＱＵがＯＮ，ＯＦＦするとＲＵＨ，ＲＵＬの分圧比に応じた振幅を出力する。即ち、低耐圧回路１０６の低電圧電位レベルを基本耐圧回路１０５の電圧，電位レベルに変換する。
【００４７】
これにより、MUX201と電源遮断回路３０２が連動する。そして、蓄電器１０１の端子間電圧を読み取らない、即ちMUX201が選択されない時に、基本耐圧差動増幅器１０７の消費電流が遮断される。これにより、低消費電力が図られる。
【００４８】
図４は、本発明の第４の実施例を示す図である。図に於いて、４０１は定電圧生成回路であり、ここでは複数のダイオードで構成されている。ダイオードは順方向に通電されているとき、ビルトインポテンシャルにより、１素子あたり約０.７Ｖ の定電圧が生じる。
同様に、ツェナーダイオードの降伏電圧を利用した回路等も定電圧を生成する回路として利用できる。
【００４９】
蓄電器１０１の両端はそれぞれ同じ素子数のダイオードから成る定電圧生成回路４０１を介して低耐圧回路１０６に接続される。また、蓄電器１０１同士の共通接続点に繋がる定電圧生成回路４０１の共通部分は１つにまとめられている。
【００５０】
これにより、各蓄電器１０１の端子間の電位レベルは、低耐圧回路１０６の電位レベルまで端子間電圧を変えることなく、それぞれドロップされる。
【００５１】
このため、回路数が少なく安価で小型，低消費電力で、かつ制御精度，ノイズ耐性が高く信頼性の高い蓄電器制御装置を実現することができる。
【００５２】
図５は、本発明の第５の実施例を示す図である。図に於いて、５０１は単位ユニット、５０２は高耐圧差動増幅器である。
【００５３】
高耐圧差動増幅器５０２は、単位蓄電器列１０２と低耐圧回１０６の合計の耐圧を有する差動増幅器から成る。
【００５４】
また、単位ユニット５０１は、単位蓄電器列１０２と、その最下マイナス端子１０４を基準電位とする基本耐圧回路１０５や低耐圧回路１０６とで構成されている。
【００５５】
そして、電位レベルの異なる２つの単位ユニット５０１内の低耐圧回路１０６を高耐圧差動増幅器５０２により、電位レベルのみ変換し、連結している。
【００５６】
同様に、単位ユニット５０１が更に複数直列に接続された場合も、高耐圧差動増幅器５０２を複数段設けることにより、低耐圧回路１０６を連結することが可能である。
【００５７】
この様に、各単位ユニット５０１間を高耐圧差動増幅器５０２により連結することで、複数の低耐圧回路１０６の出力を最終段の低耐圧回路１０６の１つの出力に統合することが可能となる。これは、特に低耐圧回路１０６にアナログ素子を含む場合に好適である。
【００５８】
図６は、本発明の第６の実施例を示す図である。図に於いて、６０１はＡ／Ｄ変換器、６０２はデジタルレベルシフトである。
【００５９】
それぞれの蓄電器１０１の両端にＡ／Ｄ変換器６０１が接続され、蓄電器１０１のアナログ端子電圧がデジタル値に変換される。また、各Ａ／Ｄ変換器６０１の出力はデジタルレベルシフト６０２を介して、低耐圧回路１０６と接続されている。
【００６０】
デジタルレベルシフト６０２は、Ｐ型ＭＯＳトランジスタＱＤと抵抗ＲＤＨ，ＲＤＬとが最高プラス端子１０３と最下マイナス端子１０４の間に直列に接続され、ＱＤのゲートが入力、ＲＵＨとＲＵＬの共通接続点が出力となっている。そして、ＱＤがＯＮ，ＯＦＦするとＲＵＨ，ＲＵＬの分圧比に応じた振幅を出力する。即ち、各Ａ／Ｄ変換器６０１の電位レベルが異なるデジタル出力を、低耐圧回路１０６の電位レベルに変換，統一する。
【００６１】
ここでは、Ａ／Ｄ変換器６０１が蓄電器１０１のそれぞれの両端に接続されているため、Ａ／Ｄ変換器６０１の耐圧は蓄電器１０１の端子間電圧分の小さい値で済む。また、蓄電器１０１の端子間電圧のアナログ値をデジタル値に変換するため、その値を低耐圧回路１０６に伝送するまでのノイズ耐性や信頼性が向上する。
【００６２】
図７は、本発明の第７の実施例を示す図である。図に於いて、７０１はデジタルレベルシフトであり、Ｐ型ＭＯＳトランジスタＱＤＯと抵抗ＲＤＨ，ＲＤＬの直列接続、及び、抵抗ＲＵＨ，ＲＵＬとＮ型ＭＯＳトランジスタＱＵＯの直列接続で構成されている。
【００６３】
また、単位ユニット５０１は、単位蓄電器列１０２と、その最下マイナス端子１０４を基準電位とする基本耐圧回路１０５や低耐圧回路１０６とで構成されている。
【００６４】
そして、デジタルレベルシフト７０１は、ＱＤＯ，ＱＵＯのゲートが入力、ＲＤＨ，ＲＤＬの共通接続点及びＲＵＨ，ＲＵＬの共通接続点が出力となり、低耐圧回路１０６間を双方向に連結している。
【００６５】
これらの動作は、ＱＤＯがＯＮ，ＯＦＦするとＲＤＨ，ＲＤＬの分圧比に応じた振幅及び電圧レベルに降圧する。また、ＱＵＯがＯＮ，ＯＦＦするとＲＵＨ，ＲＵＬの分圧比に応じた振幅及び電圧レベルに昇圧する。
【００６６】
同様に、単位ユニット５０１が更に複数直列に接続された場合も、デジタルレベルシフト７０１を複数段設けることにより、低耐圧回路１０６を連結することが可能である。
【００６７】
この様に、各単位ユニット５０１間をデジタルレベルシフト７０１により連結することで、複数の低耐圧回路１０６の出力を連結することが可能となる。特に、低耐圧回路１０６にＭＣＵを含む場合は相互に通信を行うことが可能となる。
【００６８】
図８は、本発明の第８の実施例を示す図である。この実施例における蓄電器１０１の構成は前述の図６とほぼ等しい。即ち、蓄電器１０１が直列に接続された単位蓄電器列１０２に対して、それぞれＡ／Ｄ変換器６０１を備え、Ａ／Ｄ変換器６０１の出力はデジタルレベルシフト６０２を介して最下マイナス端子１０４を基準電位とするデジタル信号に変換される。デジタルレベルシフト６０２の出力はMUX201に於いて選択的にＭＣＵに伝達される。
【００６９】
本実施例の特徴は、MUX201で単位蓄電器列１０２の電圧を選択的にＭＣＵへ伝達する際のタイミングの取り方にある。即ち、直列に接続された単位蓄電器列１０２の電流を電流検出回路８０１に設けたシャント抵抗ＲＳを用いて測定し、シャント抵抗ＲＳの電圧降下を８０１に備えた増幅器ＡＭＰＳにより増幅し、ＡＭＰＳの出力に応じてMUX201、或いはＭＣＵを用いた選択を行う。
【００７０】
単位蓄電器列１０２の内部にはインピーダンスが存在し、高周波に於いてこのインピーダンスは誘導性の特性を示す。この為、単位蓄電器列１０２に電流時間変化（ｄｉ／ｄｔ）の大きい充電電流、或いは放電電流が流れるとインピーダンスｄｉ／ｄｔの積で決まるノイズ電圧が発生し、このノイズ電圧によって蓄電器１０１の正確な電圧が測定できないという問題があった。
【００７１】
本実施例では、充電電流、或いは放電電流が流れるタイミングを電流検出回路８０１で検出し、このタイミングに応じて次の図９に示す様に、MUX201が蓄電器１０１の電圧を取込む。
【００７２】
尚、電流検出回路８０１に備える電流検出手段はシャント抵抗以外にカレントトランス等の方法でも良い。
【００７３】
或いは後述する様に、単位蓄電器列１０２を流れる電流は蓄電器１０１の外部に設けられた充放電装置によって制御される為、この充放電装置が電流を制御するタイミング（即ち、パルス幅制御等の変調波周波数）に応じてMUX201で蓄電器１０１の電圧を取込む方法であっても良い。
【００７４】
図８の実施例で電流検出回路８０１以外に新たに設けた回路手段としては温度検出回路８０２があり、温度検出回路８０２は単位蓄電器列１０２周辺の温度を計測し、ＭＣＵに伝える。温度検出回路８０２の使用法については後述する。
【００７５】
図９にＭＵＸの選択タイミングに関する具体的な実施例を示す。この図でＭＵＸの信号として表示したＶ１〜Ｖ４はそれぞれ電圧測定される蓄電器１０１を表しており、Ｖ１〜Ｖ４までの選択に関わる時間をｔｒとして、周期的に選択動作が繰り返される。
【００７６】
また、電流Ｉは単位蓄電器列１０２を流れる充電電流、或いは放電電流であり、外部で電流Ｉを制御する充放電装置の制御周期をｔｃとする。ここでは充放電装置は一般的なパルス幅制御（ＰＷＭ制御）により電流Ｉを制御していることを想定している。
【００７７】
図９の実施例ではＰＷＭ制御のパルス幅がほぼ５０％程度の場合を例示しており、ｔｃの前半５０％で電流Ｉが増加し、後半５０％でＩは減少する。この例でＶ１〜Ｖ４までの選択に関わる時間ｔｒが充放電制御周期ｔｃの約１／２程度であれば、ｔｃの前半５０％にＭＵＸで選択されＭＣＵに伝えられた電圧情報には蓄電器１０１の内部インピーダンスとｄｉ／ｄｔの積で決まるノイズ電圧ΔＶが重畳している。また、後半５０％の電流は減少傾向にある為、ｄｉ／ｄｔは負の値になり、この期間にＭＣＵに伝えられた電圧情報には−ΔＶのノイズ電圧が重畳する。そこで、ＭＣＵでは充放電制御周期ｔｃの期間内に受け取った電圧情報を比較して、それぞれに含まれるノイズ電圧成分を取り去る。
【００７８】
この方法としては同じ蓄電器１０１に関わる電圧情報から演算する（例えば平均値を取る）、或いは充電と放電に応じていずれか１つを選ぶ、等の方法でｔｃの期間内における単位蓄電器の電圧情報を１つに決める。この方法はＭＵＸの選択に関わる時間ｔｒ或いは充放電制御周期ｔｃを一種のフィルタ期間として利用していることであり、電流Ｉが脈動するような状況ではこのフィルタ期間を用いることで過渡現象の影響がない精度に優れた検出が可能になる。
【００７９】
図１０には蓄電器１０１の一例としてリチウム二次電池の充放電特性を示す。充放電特性では充電，休止，放電，休止，充電というサイクルが繰り返される。ここで休止から充電に移る際には電池電圧が時間に対して急激に増加し、逆に休止期間から放電に移ると、電池電圧は時間に対して急激に減少する。これらはいずれも充電電流、或いは放電電流が流れたことによる電池内部インピーダンスの電圧降下分が重畳している為である。即ち、充電期間中に測定した電池電圧は内部インピーダンスの電圧降下分だけ電圧が高めに測定され、逆に放電期間中に測定した電池電圧は内部インピーダンスの電圧降下分だけ電圧が低めに測定されていることを示している。前述の充放電制御周期ｔｃは充電、或いは放電期間を更に微小時間に分割した場合に相当する。即ち、微小な充放電制御周期ｔｃ（例えば０.１ｍｓ)に於いては内部インピーダンスは誘導性の特性を示し、図１０に示したような分単位の時間に於いてはインピーダンスは抵抗性になる。
【００８０】
図９に於いて充放電制御周期ｔｃにおけるフィルタリング効果により電圧測定精度を上げることを説明したが、図１０のような長時間における抵抗性のインピーダンスの影響を取り除く為には、図８に示した電流検出回路８０１で電流Ｉの絶対値を計測し、この電流値をＭＣＵに伝え、電流Ｉの絶対値と予めデータを蓄積した電池の内部抵抗の積を求めた後、ＭＵＸから伝達された電圧情報に対し減算、或いは加算することが望ましい。
【００８１】
図１１には図１０の充放電特性に対する内部抵抗分の補正と温度影響分の補正に関わる制御のフローを示す。尚、図８の実施例に示した温度検出回路８０２は、この制御フローで用いる温度の計測の為に備えている。
【００８２】
図１１に於いて、始めに電流検出回路８０１により単位蓄電器列１０２を流れる電流を検出する。次に検出した電流の極性と絶対値から図１０の休止期間，充電期間，放電期間のいずれに該当するかを判別する。ここで、休止期間の場合にはＭＵＸからＭＣＵに伝達された蓄電器１０１の電圧情報はそのまま用いる。次に、充電期間、或いは放電期間の場合には前述の様に、電流Ｉの絶対値と予めデータを蓄積した電池の内部抵抗の積を求めた後、ＭＵＸから伝達された電圧情報に対し減算、或いは加算する。ここでは以上の処理を休止，充電、及び放電のパターン処理と呼ぶ。
【００８３】
次に温度検出回路８０２により単位蓄電器の周囲温度を計測し、電圧補正演算に於いて内部抵抗の影響，温度による特性変化等を先に検出した単位蓄電器の電圧情報に対し加減算等の処理で補正を行う。この制御フローは図１０に示した充電，休止，放電，休止の各サイクルの中で繰り返し行う。
【００８４】
図１２は、本発明の第１２の実施例を示す図である。図に於いて、１２０１は商用電源、１２０２は太陽光発電装置、１２０３は負荷装置、１２０４は制御変換器、１２０５は切替器である。
【００８５】
複数の蓄電器１０１が直列接続され、Ａ／Ｄ変換器６０１が蓄電器１０１の両端にそれぞれ接続され、その出力はデジタルレベルシフト６０２を介して低耐圧回路１０６に接続されている。また、単位蓄電器列１０２の両端に制御変換器１２０４が接続され、低耐圧回路１０６内のＭＣＵと制御変換器１２０４内のＭＣＵが相互に接続されている。
【００８６】
更に、太陽光発電装置１２０２，負荷装置１２０３，制御変換器１２０４は、それぞれ切替器１２０５を介して共通の商用電源１２０１に接続されている。同時に、太陽光発電装置１２０２，負荷装置１２０３，制御変換器１２０４，切替器１２０５，低耐圧回路１０６は双方向の信号系で結ばれている。
【００８７】
太陽光発電装置１２０２は太陽電池により、太陽光を直流電力に変換し、インバータ装置により交流電力を出力する装置である。
【００８８】
また、負荷装置１２０３は、エアコン，冷蔵庫，電子レンジ，照明などの家電品や、モータ，コンピュータ，医療機器などの電気機器である。そして、制御変換器１２０４は交流電力を直流電力に変換、または、直流電力を交流電力に変換する充放電器である。また、これら充放電の制御や上述の太陽光発電装置１２０２，負荷装置１２０３などの機器を制御する制御器を兼ねる。
【００８９】
ここで、これらの機器は装置内に切替器１２０５を有することもある。また、本発明の蓄電装置は図示した構成以外の制御変換器１２０４や、その他の機器の接続形態をとることも可能である。
【００９０】
本構成によれば、負荷装置１２０３が必要とする電力を商用電源１２０１や太陽光発電装置１２０２で賄い切れない時、制御変換器１２０４を介して蓄電器１０１から電力を供給する。そして、商用電源１２０１や太陽光発電装置１２０２からの電力供給が過剰となっている時に、制御変換器１２０４を介して蓄電器１０１に蓄電する。
【００９１】
これらの動作の中で、蓄電器１０１の端子間電圧が放電停止や充電停止レベルに達すると、低耐圧回路１０６はその信号を制御変換器１２０４に送り、制御変換器１２０４は充放電等を制御する。
【００９２】
これらの構成では、商用電源１２０１の契約電力や消費電力，太陽光発電装置１０２の発電定格を下げることが可能となり、設備費やランニングコストの削減が図られる。
【００９３】
また、消費電力がある時間帯に集中している時に、蓄電器１０１から商用電源１２０１に電力を供給し、消費電力が少ない時に、蓄電装置に蓄電することで、消費電力の集中を緩和し、消費電力の平準化を図ることが可能となる。
【００９４】
更に、制御変換器１２０４は負荷装置１２０３の電力消費を監視し、負荷装置１２０３を制御するため、省エネや電力の有効利用が達成できる。
【００９５】
図１４には本発明の第１３の実施例を示す。４個の蓄電器を直列に接続した単位蓄電器列１０２に於いて、それぞれの蓄電器１０１の正極と負極にそれぞれスイッチ素子Ｓ１ＡからＳＤを備える。ここで、最高プラス端子１０３と最下マイナス端子１０４を除く他の端子にはそれぞれ２ヶのスイッチ素子が並列になった構成で設けている。各スイッチ手段の出力端子は抵抗Ｒ１からＲ８を接続し、各抵抗は基準電位に接続された抵抗Ｒ９或いはＲ１０と接続する。ここで、最下マイナス端子１０４から上位に接続された蓄電器１０１の電圧を順にＶ１，Ｖ２，Ｖ３，Ｖ４と定義する。
【００９６】
このような構成で、例えばスイッチ手段Ｓ２ＡとＳ２ＢがＯＮし、残りのスイッチ素子がＯＦＦ状態に選択されると、電圧検出回路である差動増幅器１４０１の（＋）入力電位ＶＰには（Ｖ１＋Ｖ２）の電圧をＲ４とＲ１０で分圧した電圧値が、また（−）入力電位ＶＮにはＶ１の電圧をＲ３とＲ９で分圧した電圧値が入力される。
【００９７】
このようにスイッチ手段Ｓ１Ａ〜Ｓ２Ｄは複数の蓄電器１０１に対して差動増幅器１４０１を共通に使用する為のマルチプレクサの機能を果たしている。但し、前述のマルチプレクサ（ＭＵＸ）は大部分がマイコン（ＭＣＵ）と同じ低耐圧であったが、本実施例のＳ２Ｄは単位蓄電器列１０２の電圧（Ｖ１＋Ｖ２＋Ｖ３＋Ｖ４）よりも高い耐圧を有する高耐圧素子である。また、例えばＳ２ＤがＯＮ、Ｓ２ＡがＯＦＦしている場合、Ｓ２Ａには（Ｖ２＋Ｖ３＋Ｖ４）の逆耐圧が印加される。そこで、Ｓ１Ａ〜Ｓ２Ｄは正逆の高耐圧を許容するスイッチ素子が望ましい。
【００９８】
次に、Ｓ１Ａ〜Ｓ２Ｄのスイッチ素子を選択的にＯＮさせる制御法について述べる。
【００９９】
本実施例のように直列に接続された任意の蓄電器電圧、例えばＶ４を測定する場合、最下マイナス電位から被測定蓄電器の負極電位（Ｖ１＋Ｖ２＋Ｖ３）は差動増幅器１４０１にとってのコモンモード電圧となる。
【０１００】
この電圧が差動増幅器１４０１の精度に及ぼす影響について、電子情報通信学会論文誌（Ｃ−II  Ｖｏｌ.Ｊ７４−Ｃ−II，Ｎｏ.１，ｐｐ１−１０，１９９１）に記載され、コモンモード電圧を除去する方法としてコモンモードサンプリング帰還法を紹介している。
【０１０１】
本実施例は、この論文に紹介されたコモンモードサンプリング帰還法を蓄電器制御に応用したことが特徴である。即ち、差動増幅器１４０１の入力に並列スイッチ素子Ｓ３を備え、出力側には直列スイッチ素子Ｓ４を介して積分器１４０２を接続し、その出力を差動増幅器１４０１のＯＦＦセット調整端子へ負帰還させる構成である。
【０１０２】
本実施例では上記コモンモードサンプリング帰還法とＳ１Ａ〜Ｓ２Ｄの高圧マルチプレクサ型分圧回路を組み合わせたことが特徴である。
【０１０３】
図１５に、各スイッチ素子がＯＮする順序を示す。各スイッチ素子のＯＮ切り替えはクロック信号に応じて制御する。電圧Ｖ１を有する最下位の蓄電器１０１の電圧を検出する場合を例にすると、始めに、クロック１発分の期間にＳ１ＡをＯＮし、同時にＳ３とＳ４をＯＮする。この間、他のスイッチ素子はＯＦＦ状態である。この期間がコモンモード電圧のサンプルホールド期間である。即ち、Ｓ３によって入力を短絡した状態でコモンモード電圧（この場合、基準電位）のみが差動増幅器１４０１に入力される。また、Ｓ４もＯＮしている為、差動増幅器１４０１のＯＦＦセット電圧は積分器１４０２を介して負帰還されＯＦＦセット電圧を０にするよう働く。次のクロックが０になる期間にＳ３とＳ４はＯＦＦに切り替わり、Ｓ１ＡとＳ２ＡがＯＮする。この結果、コモンモード電圧を除去した状態でＶ１の入力電圧を増幅する。
【０１０４】
図１５にはＶ１に続いてＶ２の電圧を同様な順序で選択，検出する方法を示しているが、本実施例の特徴は上記サンプルホールド期間がＳ１Ａ〜Ｓ２Ｄによるマルチプレクサ動作に先立って行われることであり、各蓄電器に対するサンプルホールド期間は差動増幅器１４０１に対する一種のリセット期間となっている。こうしたリセット期間を設けたことにより各蓄電器１０１の電圧はＯＦＦセット，温度ドリフト等の影響がない精度の良い検出が可能になる。
【図面の簡単な説明】
【０１０５】
【図１】本発明の第１の実施例を示す図である。
【図２】本発明の第２の実施例を示す図である。
【図３】本発明の第３の実施例を示す図である。
【図４】本発明の第４の実施例を示す図である。
【図５】本発明の第５の実施例を示す図である。
【図６】本発明の第６の実施例を示す図である。
【図７】本発明の第７の実施例を示す図である。
【図８】本発明の第８の実施例を示す図である。
【図９】ＭＵＸの選択タイミングに関する具体的な実施例を示す図である。
【図１０】リチウム二次電池の充放電特性を示す図である。
【図１１】充放電特性に対する内部抵抗分の補正と温度影響分の補正に関わる制御のフローを示す図である。
【図１２】本発明の第１２の実施例を示す図である。
【図１３】従来の電池保護回路を示す図である。
【図１４】本発明の第１３の実施例を示す図である。
【図１５】各スイッチ素子がＯＮする順序を示す図である。
【符号の説明】
【０１０６】
１０１…蓄電器、１０２…単位蓄電器列、１０３…最高プラス端子、１０４…最下マイナス端子、１０５…基本耐圧回路、１０６…低耐圧回路、１０７…基本耐圧差動増幅器、１０８…低電圧源、２０１…ＭＵＸ、３０１…レベルシフト回路、３０２…電源遮断回路、４０１…定電圧生成回路、５０１…単位ユニット、５０２…高耐圧差動増幅器、６０１…Ａ／Ｄ変換器、６０２，７０１…デジタルレベルシフト、８０１…電流検出回路、８０２…温度検出回路、１２０１…商用電源、１２０２…太陽光発電装置、１２０３…負荷装置、１２０４…制御変換器、１２０５…切替器、１３０１…二次電池、１３０２…電圧検出回路、１３０３…抵抗、１３０４…コンパレータ、１３０５…ＦＥＴ、１４０１…差動増幅器、１４０２…積分器。
【図１】
2008112740.tif 000003
【図２】
2008112740.tif 000004
【図３】
2008112740.tif 000005
【図４】
2008112740.tif 000006
【図５】
2008112740.tif 000007
【図６】
2008112740.tif 000008
【図７】
2008112740.tif 000009
【図８】
2008112740.tif 000010
【図９】
2008112740.tif 000011
【図１０】
2008112740.tif 000012
【図１１】
2008112740.tif 000013
【図１２】
2008112740.tif 000014
【図１３】
2008112740.tif 000015
【図１４】
2008112740.tif 000016
【図１５】
2008112740.tif 000017