(57)【要約】【課題】負荷変動の検出精度を向上できる送電制御装置、送電装置、電子機器の提供。【解決手段】無接点電力伝送システムの送電装置に設けられる送電制御装置は、１次コイルの誘起電圧信号の振幅情報を検出する振幅検出回路と、送電装置を制御する制御回路を含む。振幅検出回路は、１次コイルの誘起電圧信号のピーク電圧を保持ノードに保持することで、振幅情報であるピーク電圧を検出する。制御回路は、受電装置が負荷変調を行う場合に、負荷変調での負荷の切り替えタイミングｔ４７を特定し、特定された切り替えタイミングｔ４７を含むリセット期間ＴＲ３において、保持ノードの電荷を低電位側電源に放電するリセット制御を行う。【選択図】図６
2008206305.tif 000002
【特許請求の範囲】
【請求項１】
１次コイルと２次コイルを電磁的に結合させて送電装置から受電装置に対して電力を伝送し、前記受電装置の負荷に対して電力を供給する無接点電力伝送システムの前記送電装置に設けられる送電制御装置であって、
前記１次コイルの誘起電圧信号の振幅情報を検出する振幅検出回路と、
前記送電装置を制御する制御回路を含み、
前記振幅検出回路は、
前記１次コイルの誘起電圧信号のピーク電圧を保持ノードに保持することで、前記振幅情報であるピーク電圧を検出し、
前記制御回路は、
前記受電装置が負荷変調を行う場合に、前記負荷変調での負荷の切り替えタイミングを特定し、特定された切り替えタイミングを含むリセット期間において、前記保持ノードの電荷を低電位側電源に放電するリセット制御を行うことを特徴とする送電制御装置。
【請求項２】
請求項１において、
前記制御回路は、
ピーク電圧が所与の電圧を超えたタイミングから所与の期間経過したタイミングを、前記負荷変調での負荷の切り替えタイミングとして特定し、特定された切り替えタイミングを含むリセット期間において、前記保持ノードの電荷を放電するリセット制御を行うことを特徴とする送電制御装置。
【請求項３】
請求項１又は２において、
前記振幅検出回路は、
前記１次コイルの誘起電圧信号が、その第１の入力端子に入力され、その出力端子が前記保持ノードに接続される第１のオペアンプと、
前記保持ノードと低電位側電源との間に設けられる保持コンデンサと、
前記保持ノードと低電位側電源との間に設けられ、前記リセット期間においてオンになるリセット用のＮ型トランジスタと、
その第１の入力端子に前記保持ノードが接続され、その出力端子がその第２の入力端子に接続される第２のオペアンプを含むことを特徴とする送電制御装置。
【請求項４】
請求項３において、
前記第１のオペアンプは、差動部と出力部を含み、
前記出力部は、
そのソースに高電位側電源が供給され、そのゲート及びドレインが前記差動部の出力ノードに接続される第１のＰ型トランジスタと、
そのソースに高電位側電源が供給され、そのゲートが前記差動部の出力ノードに接続され、そのドレインが前記保持ノードに接続される第２のＰ型トランジスタを含み、
前記第２のＰ型トランジスタは、
半波整流された前記誘起電圧信号のパルス発生期間においてオンになって、前記保持ノードの前記保持コンデンサを充電し、前記誘起電圧信号のパルス非発生期間においてオフになることを特徴とする送電制御装置。
【請求項５】
請求項４において、
前記差動部は、
そのゲートに前記誘起電圧信号が入力される第１のＮ型トランジスタと、
前記差動部の出力ノードと前記第１のＮ型トランジスタとの間に設けられた第２のＮ型トランジスタを含み、
前記第１のオペアンプは、
前記第２のＮ型トランジスタのゲートのバイアス設定を行うバイアス設定回路を含み、
前記バイアス設定回路は、
前記パルス発生期間では、前記第２のＮ型トランジスタのゲート電圧を上昇させてオンにするバイアス設定を行うことで、前記差動部の出力ノードの電圧を下降させて前記第１及び第２のＰ型トランジスタをオンにし、
前記パルス非発生期間では、前記第２のＮ型トランジスタのゲート電圧を下降させてオフにするバイアス設定を行うことで、前記差動部の出力ノードの電圧を上昇させて前記第１及び第２のＰ型トランジスタをオフにすることを特徴とする送電制御装置。
【請求項６】
請求項３乃至５のいずれかにおいて、
前記第２のオペアンプは、
前記リセット期間において前記保持ノードが低電位側電源の電圧に設定された場合にも動作するレール・ツー・レール型のオペアンプであることを特徴とする送電制御装置。
【請求項７】
請求項１乃至６のいずれかにおいて、
検出されたピーク電圧のＡ／Ｄ変換を行うＡ／Ｄ変換回路を含み、
前記Ａ／Ｄ変換回路は、
前記リセット期間から所与の期間経過した変換タイミングで、ピーク電圧のＡ／Ｄ変換を行って、基準しきい値電圧のデジタルデータを求め、
前記制御回路は、
前記基準しきい値電圧のデジタルデータを用いて、前記受電装置が負荷変調により送信したデータの検出、着脱検出、及び異物検出の少なくとも１つを行うことを特徴とする送電制御装置。
【請求項８】
請求項７において、
前記制御回路は、
ピーク電圧が仮規定電圧を超えたタイミングから、カウンタを用いてカウント処理を開始し、前記カウンタのカウント値に基づき設定された前記変換タイミングで前記Ａ／Ｄ変換を行うように、前記Ａ／Ｄ変換回路を制御することを特徴とする送電制御装置。
【請求項９】
請求項８において、
前記仮規定電圧は、前記受電装置が有する負荷変調部の負荷が無負荷である場合の検出電圧と有負荷である場合の検出電圧との間の電圧であることを特徴とする送電制御装置。
【請求項１０】
請求項７乃至９のいずれかにおいて、
前記制御回路は、
前記基準しきい値電圧に対してデータ検出用、異物検出用又は着脱検出用のパラメータ電圧を減算又は加算することで得られたデータ検出用、異物検出用又は着脱検出用のしきい値電圧に基づいて、データ検出、異物検出、及び着脱検出の少なくとも１つを行うことを特徴とする送電制御装置。
【請求項１１】
請求項１乃至１０のいずれかにおいて、
前記制御回路は、
前記誘起電圧信号のピーク電圧が所与の電圧を超えるのを待つ待機期間において、所与のタイミング毎に周期的に、前記保持ノードの電荷を放電するリセット制御を行うことを特徴とする送電制御装置。
【請求項１２】
請求項１乃至１１のいずれかに記載の送電制御装置と、
交流電圧を生成して前記１次コイルに供給する送電部とを含むことを特徴とする送電装置。
【請求項１３】
請求項１２に記載の送電装置を含むことを特徴とする電子機器。
【請求項１４】
送電装置と受電装置を含み、１次コイルと２次コイルを電磁的に結合させて前記送電装置から前記受電装置に対して電力を伝送し、前記受電装置の負荷に対して電力を供給する無接点電力伝送システムであって、
前記受電装置は、
前記２次コイルの誘起電圧を直流電圧に変換する受電部と、
前記受電装置から前記送電装置にデータを送信する場合に、送信データに応じて負荷を可変に変化させる負荷変調部を含み、
前記送電装置は、
前記１次コイルの誘起電圧信号の振幅情報を検出する振幅検出回路と、
前記送電装置を制御する制御回路を含み、
前記振幅検出回路は、
前記１次コイルの誘起電圧信号のピーク電圧を保持ノードに保持することで、前記振幅情報であるピーク電圧を検出し、
前記制御回路は、
前記受電装置が負荷変調によりデータを送信する場合に、前記負荷変調での負荷の切り替えタイミングを特定し、特定された切り替えタイミングを含むリセット期間において、前記保持ノードの電荷を低電位側電源に放電するリセット制御を行うことを特徴とする無接点電力伝送システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送電制御装置、送電装置、電子機器及び無接点電力伝送システムに関する。
【背景技術】
【０００２】
近年、電磁誘導を利用し、金属部分の接点がなくても電力伝送を可能にする無接点電力伝送（非接触電力伝送）が脚光を浴びている、この無接点電力伝送の適用例として、携帯電話機や家庭用機器（例えば電話機の子機）の充電などが提案されている。
【０００３】
無接点電力伝送の従来技術として特許文献１がある。この特許文献１では、受電装置（２次側）から送電装置（１次側）へのデータ送信を、いわゆる負荷変調により実現している。そして送電装置は、１次コイルの誘起電圧信号のピーク電圧としきい値電圧とをコンパレータ等により検出することで、受電装置からの送信データが「０」なのか「１」なのかを判断する。
【０００４】
しかしながら、この従来技術では、受電側の負荷変調との同期が難しく、ピーク電圧の保持ノードのリセットタイミングの制御が難しいため、負荷変動の検出精度の向上が不十分であるという課題があった。
【特許文献１】特開２００６−６０９０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、負荷変動の検出精度を向上できる送電制御装置、送電装置、電子機器及び無接点電力伝送システムを提供することにある。
【課題を解決するための手段】
【０００６】
本発明は、１次コイルと２次コイルを電磁的に結合させて送電装置から受電装置に対して電力を伝送し、前記受電装置の負荷に対して電力を供給する無接点電力伝送システムの前記送電装置に設けられる送電制御装置であって、前記１次コイルの誘起電圧信号の振幅情報を検出する振幅検出回路と、前記送電装置を制御する制御回路を含み、前記振幅検出回路は、前記１次コイルの誘起電圧信号のピーク電圧を保持ノードに保持することで、前記振幅情報であるピーク電圧を検出し、前記制御回路は、前記受電装置が負荷変調を行う場合に、前記負荷変調での負荷の切り替えタイミングを特定し、特定された切り替えタイミングを含むリセット期間において、前記保持ノードの電荷を低電位側電源に放電するリセット制御を行う送電制御装置に関係する。
【０００７】
本発明では、誘起電圧信号のピーク電圧を保持ノードに保持することで、誘起電圧信号の振幅情報が検出される。そして受電装置の負荷変調での負荷の切り替えタイミングが特定され、この切り替えタイミングがその期間内に含まれるリセット期間において、保持ノードの電荷が低電位側電源に放電されて、保持ノードのリセットが行われる。このようにすれば、保持ノードの電圧は、リセットにより安定した電圧に設定された後に、受電装置側の負荷に応じて変化するようになるため、受電装置側の負荷の変動を精度良く検出できる。また受電側の負荷の切り替えタイミングにおいては、保持ノードがリセット状態になることが保証されるため、安定した電圧から保持ノードが充電されるようになり、検出動作の安定化を図れる。
【０００８】
また本発明では、前記制御回路は、ピーク電圧が所与の電圧を超えたタイミングから所与の期間経過したタイミングを、前記負荷変調での負荷の切り替えタイミングとして特定し、特定された切り替えタイミングを含むリセット期間において、前記保持ノードの電荷を放電するリセット制御を行ってもよい。
【０００９】
このようにすれば、ピーク電圧が所与の電圧を超えたタイミングに基づいて、負荷の切り替えタイミングを特定できる。従って、例えば送電装置と受電装置がクロック同期している場合に、簡素なシーケンスで負荷の切り替えタイミングを特定することが可能になり、制御を簡素化できる。
【００１０】
また本発明では、前記振幅検出回路は、前記１次コイルの誘起電圧信号が、その第１の入力端子に入力され、その出力端子が前記保持ノードに接続される第１のオペアンプと、前記保持ノードと低電位側電源との間に設けられる保持コンデンサと、前記保持ノードと低電位側電源との間に設けられ、前記リセット期間においてオンになるリセット用のＮ型トランジスタと、その第１の入力端子に前記保持ノードが接続され、その出力端子がその第２の入力端子に接続される第２のオペアンプを含んでもよい。
【００１１】
このような接続構成の第１、第２のオペアンプや保持コンデンサを設ければ、誘起電圧信号のピーク電圧を精度良く検出できる。
【００１２】
また本発明では、前記第１のオペアンプは、差動部と出力部を含み、前記出力部は、そのソースに高電位側電源が供給され、そのゲート及びドレインが前記差動部の出力ノードに接続される第１のＰ型トランジスタと、そのソースに高電位側電源が供給され、そのゲートが前記差動部の出力ノードに接続され、そのドレインが前記保持ノードに接続される第２のＰ型トランジスタを含み、前記第２のＰ型トランジスタは、半波整流された前記誘起電圧信号のパルス発生期間においてオンになって、前記保持ノードの前記保持コンデンサを充電し、前記誘起電圧信号のパルス非発生期間においてオフになってもよい。
【００１３】
このような接続構成の第１、第２のＰ型トランジスタを第１のオペアンプの出力部に設ければ、ダイオード等を用いなくても、保持ノードの電荷が第１のオペアンプを介して低電位側電源に放電してしまう事態を防止できる。
【００１４】
また本発明では、前記差動部は、そのゲートに前記誘起電圧信号が入力される第１のＮ型トランジスタと、前記差動部の出力ノードと前記第１のＮ型トランジスタとの間に設けられた第２のＮ型トランジスタを含み、前記第１のオペアンプは、前記第２のＮ型トランジスタのゲートのバイアス設定を行うバイアス設定回路を含み、前記バイアス設定回路は、前記パルス発生期間では、前記第２のＮ型トランジスタのゲート電圧を上昇させてオンにするバイアス設定を行うことで、前記差動部の出力ノードの電圧を下降させて前記第１及び第２のＰ型トランジスタをオンにし、前記パルス非発生期間では、前記第２のＮ型トランジスタのゲート電圧を下降させてオフにするバイアス設定を行うことで、前記差動部の出力ノードの電圧を上昇させて前記第１及び第２のＰ型トランジスタをオフにしてもよい。
【００１５】
このようにすれば、半波整流のパルス発生期間においては、第２のＰ型トランジスタを介して保持ノードに効率良く電荷を蓄積できる。一方、パルス非発生期間においては、第１、第２のＰ型トランジスタをオフにすることで、保持ノードに不要な電荷が蓄積されてピーク電圧が不正確な電圧になってしまう事態を防止できる。
【００１６】
また本発明では、前記第２のオペアンプは、前記リセット期間において前記保持ノードが低電位側電源の電圧に設定された場合にも動作するレール・ツー・レール型のオペアンプであってもよい。
【００１７】
このようにすれば、第２のオペアンプが幅広い入出力振幅範囲で正常に動作するようになり、正確なピーク電圧を検出して後段の回路に伝達できる。
【００１８】
また本発明では、検出されたピーク電圧のＡ／Ｄ変換を行うＡ／Ｄ変換回路を含み、前記Ａ／Ｄ変換回路は、前記リセット期間から所与の期間経過した変換タイミングで、ピーク電圧のＡ／Ｄ変換を行って、基準しきい値電圧のデジタルデータを求め、前記制御回路は、前記基準しきい値電圧のデジタルデータを用いて、前記受電装置が負荷変調により送信したデータの検出、着脱検出、及び異物検出の少なくとも１つを行ってもよい。
【００１９】
このようにすれば、素子バラツキ等があった場合に、その変動に応じて、基準しきい値電圧も変化するようになるため、適正な検出処理を実現できる。また保持ノードの電圧がリセットされてピーク電圧が安定した後にＡ／Ｄ変換を行うことができるため、基準しきい値電圧の検出精度を高めることができる。
【００２０】
また本発明では、前記制御回路は、ピーク電圧が仮規定電圧を超えたタイミングから、カウンタを用いてカウント処理を開始し、前記カウンタのカウント値に基づき設定された前記変換タイミングで前記Ａ／Ｄ変換を行うように、前記Ａ／Ｄ変換回路を制御してもよい。
【００２１】
このようにすれば、Ａ／Ｄ変換を行うタイミングを、カウンタに基づいてデジタル的に正確に計測できるため、更に安定した検出動作を実現できる。
【００２２】
また本発明では、前記仮規定電圧は、前記受電装置が有する負荷変調部の負荷が無負荷である場合の検出電圧と有負荷である場合の検出電圧との間の電圧であってもよい。
【００２３】
また本発明では、前記制御回路は、前記基準しきい値電圧に対してデータ検出用、異物検出用又は着脱検出用のパラメータ電圧を減算又は加算することで得られたデータ検出用、異物検出用又は着脱検出用のしきい値電圧に基づいて、データ検出、異物検出、及び着脱検出の少なくとも１つを行ってもよい。
【００２４】
このようにすれば、パラメータ電圧の設定を変えることで、データ検出用、異物検出用又は着脱検出用のしきい値電圧を個別に設定して、最適なしきい値電圧を得ることができる。そして素子バラツキ等に応じて変化する基準しきい値電圧に応じて、データ検出用、異物検出用又は着脱検出用のしきい値電圧を自動補正できる。
【００２５】
また本発明では、前記制御回路は、前記誘起電圧信号のピーク電圧が所与の電圧を超えるのを待つ待機期間において、所与のタイミング毎に周期的に、前記保持ノードの電荷を放電するリセット制御を行ってもよい。
【００２６】
このようにすれば、待機期間に設定されたリセット期間において、リーク電流等により蓄積された電荷が定期的に低電位側電源側に放電されるようになり、安定した検出動作を実現できる。
【００２７】
また本発明は、上記のいずれかに記載の送電制御装置と、交流電圧を生成して前記１次コイルに供給する送電部とを含む送電装置に関係する。
【００２８】
また本発明は、上記に記載の送電装置を含む電子機器に関係する。
【００２９】
また本発明は、送電装置と受電装置を含み、１次コイルと２次コイルを電磁的に結合させて前記送電装置から前記受電装置に対して電力を伝送し、前記受電装置の負荷に対して電力を供給する無接点電力伝送システムであって、前記受電装置は、前記２次コイルの誘起電圧を直流電圧に変換する受電部と、前記受電装置から前記送電装置にデータを送信する場合に、送信データに応じて負荷を可変に変化させる負荷変調部を含み、前記送電装置は、前記１次コイルの誘起電圧信号の振幅情報を検出する振幅検出回路と、前記送電装置を制御する制御回路を含み、前記振幅検出回路は、前記１次コイルの誘起電圧信号のピーク電圧を保持ノードに保持することで、前記振幅情報であるピーク電圧を検出し、前記制御回路は、前記受電装置が負荷変調によりデータを送信する場合に、前記負荷変調での負荷の切り替えタイミングを特定し、特定された切り替えタイミングを含むリセット期間において、前記保持ノードの電荷を低電位側電源に放電するリセット制御を行う無接点電力伝送システムに関係する。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００３１】
１．電子機器
図１（Ａ）に本実施形態の無接点電力伝送手法が適用される電子機器の例を示す。電子機器の１つである充電器５００（クレードル）は送電装置１０を有する。また電子機器の１つである携帯電話機５１０は受電装置４０を有する。また携帯電話機５１０は、ＬＣＤなどの表示部５１２、ボタン等で構成される操作部５１４、マイク５１６（音入力部）、スピーカ５１８（音出力部）、アンテナ５２０を有する。
【００３２】
充電器５００にはＡＣアダプタ５０２を介して電力が供給され、この電力が、無接点電力伝送により送電装置１０から受電装置４０に送電される。これにより、携帯電話機５１０のバッテリを充電したり、携帯電話機５１０内のデバイスを動作させることができる。
【００３３】
なお本実施形態が適用される電子機器は携帯電話機５１０に限定されない。例えば腕時計、コードレス電話器、シェーバー、電動歯ブラシ、リストコンピュータ、ハンディターミナル、携帯情報端末、或いは電動自転車などの種々の電子機器に適用できる。
【００３４】
図１（Ｂ）に模式的に示すように、送電装置１０から受電装置４０への電力伝送は、送電装置１０側に設けられた１次コイルＬ１（送電コイル）と、受電装置４０側に設けられた２次コイルＬ２（受電コイル）を電磁的に結合させて電力伝送トランスを形成することで実現される。これにより非接触での電力伝送が可能になる。
【００３５】
２．送電装置、受電装置
図２に本実施形態の送電装置１０、送電制御装置２０、受電装置４０、受電制御装置５０の構成例を示す。図１（Ａ）の充電器５００などの送電側の電子機器は、少なくとも図２の送電装置１０を含む。また携帯電話機５１０などの受電側の電子機器は、少なくとも受電装置４０と負荷９０（本負荷）を含む。そして図２の構成により、１次コイルＬ１と２次コイルＬ２を電磁的に結合させて送電装置１０から受電装置４０に対して電力を伝送し、受電装置４０の電圧出力ノードＮＢ７から負荷９０に対して電力（電圧ＶＯＵＴ）を供給する無接点電力伝送（非接触電力伝送）システムが実現される。
【００３６】
送電装置１０（送電モジュール、１次モジュール）は、１次コイルＬ１、送電部１２、電圧検出回路１４、表示部１６、送電制御装置２０を含むことができる。なお送電装置１０や送電制御装置２０は図２の構成に限定されず、その構成要素の一部（例えば表示部、電圧検出回路）を省略したり、他の構成要素を追加したり、接続関係を変更するなどの種々の変形実施が可能である。
【００３７】
送電部１２は、電力伝送時には所定周波数の交流電圧を生成し、データ転送時にはデータに応じて周波数が異なる交流電圧を生成して、１次コイルＬ１に供給する。具体的には図３（Ａ）に示すように、例えばデータ「１」を受電装置４０に対して送信する場合には、周波数ｆ１の交流電圧を生成し、データ「０」を送信する場合には、周波数ｆ２の交流電圧を生成する。この送電部１２は、１次コイルＬ１の一端を駆動する第１の送電ドライバと、１次コイルＬ１の他端を駆動する第２の送電ドライバと、１次コイルＬ１と共に共振回路を構成する少なくとも１つのコンデンサを含むことができる。
【００３８】
そして送電部１２が含む第１、第２の送電ドライバの各々は、例えばパワーＭＯＳトランジスタにより構成されるインバータ回路（バッファ回路）であり、送電制御装置２０のドライバ制御回路２６により制御される。
【００３９】
１次コイルＬ１（送電側コイル）は、２次コイルＬ２（受電側コイル）と電磁結合して電力伝送用トランスを形成する。例えば電力伝送が必要なときには、図１（Ａ）、図１（Ｂ）に示すように、充電器５００の上に携帯電話機５１０を置き、１次コイルＬ１の磁束が２次コイルＬ２を通るような状態にする。一方、電力伝送が不要なときには、充電器５００と携帯電話機５１０を物理的に離して、１次コイルＬ１の磁束が２次コイルＬ２を通らないような状態にする。
【００４０】
電圧検出回路１４は１次コイルＬ１の誘起電圧を検出する回路であり、例えば抵抗ＲＡ１、ＲＡ２や、ＲＡ１とＲＡ２の接続ノードＮＡ３とＧＮＤ（広義には低電位側電源）との間に設けられるダイオードＤＡ１を含む。
【００４１】
この電圧検出回路１４は、１次コイルＬ１のコイル端電圧信号の半波整流回路として機能する。そして、１次コイルＬ１のコイル端電圧を抵抗ＲＡ１、ＲＡ２で分圧することで得られた信号ＰＨＩＮ（誘起電圧信号、半波整流信号）が、送電制御装置２０の振幅検出回路２８（波形検出回路）に入力される。即ち抵抗ＲＡ１、ＲＡ２は電圧分割回路（抵抗分割回路）を構成し、その電圧分割ノードＮＡ３から信号ＰＨＩＮが出力される。
【００４２】
表示部１６は、無接点電力伝送システムの各種状態（電力伝送中、ＩＤ認証等）を、色や画像などを用いて表示するものであり、例えばＬＥＤやＬＣＤなどにより実現される。
【００４３】
送電制御装置２０は、送電装置１０の各種制御を行う装置であり、集積回路装置（ＩＣ）などにより実現できる。この送電制御装置２０は、制御回路２２（送電側）、発振回路２４、ドライバ制御回路２６、振幅検出回路２８を含むことができる。
【００４４】
制御回路２２（制御部）は送電装置１０や送電制御装置２０の制御を行うものであり、例えばゲートアレイやマイクロコンピュータなどにより実現できる。具体的には制御回路２２は、電力伝送、負荷検出、周波数変調、異物検出、或いは着脱検出などに必要な各種のシーケンス制御や判定処理を行う。
【００４５】
発振回路２４は例えば水晶発振回路により構成され、１次側のクロックを生成する。ドライバ制御回路２６は、発振回路２４で生成されたクロックや制御回路２２からの周波数設定信号などに基づいて、所望の周波数の制御信号を生成し、送電部１２の第１、第２の送電ドライバに出力して、第１、第２の送電ドライバを制御する。
【００４６】
振幅検出回路２８は、１次コイルＬ１の一端の誘起電圧に相当する誘起電圧信号ＰＨＩＮの振幅情報（ピーク電圧、振幅電圧、実効電圧）を検出する。具体的には、１次コイルＬ１の誘起電圧信号ＰＨＩＮのピーク電圧を保持ノードに保持することで、振幅情報であるピーク電圧を検出する。これにより、負荷変動の検出が可能になり、データ（負荷）検出、異物（金属）検出、着脱（取り外し）検出などが可能になる。
【００４７】
例えば受電装置４０の負荷変調部４６が、送電装置１０に対してデータを送信するための負荷変調を行うと、１次コイルＬ１の誘起電圧の信号波形が図３（Ｂ）のように変化する。具体的には、データ「０」を送信するために負荷変調部４６が負荷を低くすると、信号波形の振幅（ピーク電圧）が小さくなり、データ「１」を送信するために負荷を高くすると、信号波形の振幅（ピーク電圧）が大きくなる。従って、振幅検出回路２８は、誘起電圧の信号波形のピークホールド処理などを行って、ピーク電圧がしきい値電圧を超えたか否かを判断することで、受電装置４０からのデータが「０」なのか「１」なのかを判断できる。
【００４８】
そして制御回路２２は、受電装置４０が負荷変調を行う場合に、負荷変調での負荷の切り替えタイミングを特定する。そして特定された切り替えタイミングを含むリセット期間（切り替えタイミングを含む前後の期間）において、保持ノードの電荷をＶＳＳ側（広義には低電位側電源）に放電するリセット制御を行う。例えば制御回路２２は、切り替えタイミングの時にアクティブ（例えばＨレベル）になるリセット信号を出力して、リセット制御を行う。
【００４９】
更に具体的には制御回路２２は、ピーク電圧が所与の電圧（基準しきい値電圧、仮規定電圧）を超えたタイミングから所与の期間経過したタイミングを、負荷変調での負荷の切り替えタイミングとして特定する。そして特定された切り替えタイミングを含むリセット期間において、リセット制御を行い、ピーク保持ノードの電圧をＧＮＤの電圧レベル（０Ｖ）に設定する。
【００５０】
受電装置４０（受電モジュール、２次モジュール）は、２次コイルＬ２、受電部４２、負荷変調部４６、給電制御部４８、受電制御装置５０を含むことができる。なお受電装置４０や受電制御装置５０は図２の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加したり、接続関係を変更するなどの種々の変形実施が可能である。
【００５１】
受電部４２は、２次コイルＬ２の交流の誘起電圧を直流電圧に変換する。この変換は受電部４２が有する整流回路４３により行われる。この整流回路４３は、ダイオードＤＢ１〜ＤＢ４を含む。ダイオードＤＢ１は、２次コイルＬ２の一端のノードＮＢ１と直流電圧ＶＤＣの生成ノードＮＢ３との間に設けられ、ＤＢ２は、ノードＮＢ３と２次コイルＬ２の他端のノードＮＢ２との間に設けられ、ＤＢ３は、ノードＮＢ２とＶＳＳのノードＮＢ４との間に設けられ、ＤＢ４は、ノードＮＢ４とＮＢ１との間に設けられる。
【００５２】
受電部４２の抵抗ＲＢ１、ＲＢ２はノードＮＢ１とＮＢ４との間に設けられる。そしてノードＮＢ１、ＮＢ４間の電圧を抵抗ＲＢ１、ＲＢ２により分圧することで得られた信号ＣＣＭＰＩが、受電制御装置５０の周波数検出回路６０に入力される。
【００５３】
受電部４２のコンデンサＣＢ１及び抵抗ＲＢ４、ＲＢ５は、直流電圧ＶＤＣのノードＮＢ３とＶＳＳのノードＮＢ４との間に設けられる。そしてノードＮＢ３、ＮＢ４間の電圧を抵抗ＲＢ４、ＲＢ５により分圧することで得られた信号ＡＤＩＮが、受電制御装置５０の位置検出回路５６に入力される。
【００５４】
負荷変調部４６は負荷変調処理を行う。具体的には受電装置４０から送電装置１０に所望のデータを送信する場合に、送信データに応じて負荷変調部４６（２次側）での負荷を可変に変化させて、図３（Ｂ）に示すように１次コイルＬ１の誘起電圧の信号波形を変化させる。このために負荷変調部４６は、ノードＮＢ３、ＮＢ４の間に直列に設けられた抵抗ＲＢ３、トランジスタＴＢ３（Ｎ型のＣＭＯＳトランジスタ）を含む。このトランジスタＴＢ３は受電制御装置５０の制御回路５２からの信号Ｐ３Ｑによりオン・オフ制御される。そしてトランジスタＴＢ３をオン・オフ制御して負荷変調を行う際には、給電制御部４８のトランジスタＴＢ１、ＴＢ２はオフにされ、負荷９０が受電装置４０に電気的に接続されない状態になる。
【００５５】
例えば図３（Ｂ）のように、データ「０」を送信するために２次側を低負荷（インピーダンス大）にする場合には、信号Ｐ３ＱがＬレベルになってトランジスタＴＢ３がオフになる。これにより負荷変調部４６の負荷はほぼ無限大（無負荷）になる。一方、データ「１」を送信するために２次側を高負荷（インピーダンス小）にする場合には、信号Ｐ３ＱがＨレベルになってトランジスタＴＢ３がオンになる。これにより負荷変調部４６の負荷は、抵抗ＲＢ３（高負荷）になる。
【００５６】
給電制御部４８は負荷９０への電力の給電を制御する。レギュレータ４９は、整流回路４３での変換で得られた直流電圧ＶＤＣの電圧レベルを調整して、電源電圧ＶＤ５（例えば５Ｖ）を生成する。受電制御装置５０は、例えばこの電源電圧ＶＤ５が供給されて動作する。
【００５７】
トランジスタＴＢ２（Ｐ型のＣＭＯＳトランジスタ）は、受電制御装置５０の制御回路５２からの信号Ｐ１Ｑにより制御される。具体的にはトランジスタＴＢ２は、ＩＤ認証が完了（確立）して通常の電力伝送を行う場合にはオンになり、負荷変調の場合等にはオフになる。
【００５８】
トランジスタＴＢ１（Ｐ型のＣＭＯＳトランジスタ）は、出力保証回路５４からの信号Ｐ４Ｑにより制御される。具体的には、ＩＤ認証が完了して通常の電力伝送を行う場合にはオンになる。一方、ＡＣアダプタの接続が検出されたり、電源電圧ＶＤ５が受電制御装置５０（制御回路５２）の動作下限電圧よりも小さい場合等に、オフになる。
【００５９】
受電制御装置５０は、受電装置４０の各種制御を行う装置であり、集積回路装置（ＩＣ）などにより実現できる。この受電制御装置５０は、２次コイルＬ２の誘起電圧から生成される電源電圧ＶＤ５により動作することができる。また受電制御装置５０は、制御回路５２（受電側）、出力保証回路５４、位置検出回路５６、発振回路５８、周波数検出回路６０、満充電検出回路６２を含むことができる。
【００６０】
制御回路５２（制御部）は受電装置４０や受電制御装置５０の制御を行うものであり、例えばゲートアレイやマイクロコンピュータなどにより実現できる。具体的には制御回路５２は、ＩＤ認証、位置検出、周波数検出、負荷変調、或いは満充電検出などに必要な各種のシーケンス制御や判定処理を行う。
【００６１】
出力保証回路５４は、低電圧時（０Ｖ時）の受電装置４０の出力を保証する回路であり、電圧出力ノードＮＢ７から受電装置４０側への電流の逆流を防止する。
【００６２】
位置検出回路５６は、２次コイルＬ２の誘起電圧の波形に相当する信号ＡＤＩＮの波形を監視して、１次コイルＬ１と２次コイルＬ２の位置関係が適正であるかを判断する。具体的には信号ＡＤＩＮをコンパレータで２値に変換して、位置関係が適正であるか否かを判断する。
【００６３】
発振回路５８は、例えばＣＲ発振回路により構成され、２次側のクロックを生成する。周波数検出回路６０は、信号ＣＣＭＰＩの周波数（ｆ１、ｆ２）を検出して、図３（Ａ）に示すように、送電装置１０からの送信データが「１」なのか「０」なのかを判断する。
【００６４】
満充電検出回路６２（充電検出回路）は、負荷９０のバッテリ９４（２次電池）が、満充電状態（充電状態）になったか否かを検出する回路である。
【００６５】
負荷９０は、バッテリ９４の充電制御等を行う充電制御装置９２を含む。この充電制御装置９２（充電制御ＩＣ）は集積回路装置などにより実現できる。なお、スマートバッテリのように、バッテリ９４自体に充電制御装置９２の機能を持たせてもよい。
【００６６】
次に、送電側と受電側の動作の概要について図４のフローチャートを用いて説明する。送電側は、電源投入されてパワーオンすると（ステップＳ１）、位置検出用の一時的な電力伝送を行う（ステップＳ２）。この電力伝送により、受電側の電源電圧が立ち上がり、受電制御装置５０のリセットが解除される（ステップＳ１１）。すると受電側は、信号Ｐ１ＱをＨレベルに設定し、信号Ｐ４Ｑをハイインピーダンス状態に設定する（ステップＳ１２）。これによりトランジスタＴＢ２、ＴＢ１が共にオフになり、負荷９０との間の電気的な接続が遮断される。
【００６７】
次に、受電側は、位置検出回路５６を用いて、１次コイルＬ１と２次コイルＬ２の位置関係が適正か否かを判断する（ステップＳ１３）。そして位置関係が適正である場合には、受電側はＩＤの認証処理を開始し、認証フレームを送電側に送信する（ステップＳ１４）。具体的には図３（Ｂ）で説明した負荷変調により認証フレームのデータを送信する。
【００６８】
送電側は、認証フレームを受信すると、ＩＤが一致するか否かなどの判断処理を行う（ステップＳ３）。そしてＩＤ認証を許諾する場合には、許諾フレームを受電側に送信する（ステップＳ４）。具体的には図３（Ａ）で説明した周波数変調によりデータを送信する。
【００６９】
受電側は、許諾フレームを受信し、その内容がＯＫである場合には、無接点電力伝送を開始するためのスタートフレームを送電側に送信する（ステップＳ１５、Ｓ１６）。一方、送電側は、スタートフレームを受信し、その内容がＯＫである場合には、通常の電力伝送を開始する（ステップＳ５、Ｓ６）。そして受電側は信号Ｐ１Ｑ、Ｐ４ＱをＬレベルに設定する（ステップＳ１７）。これによりトランジスタＴＢ２、ＴＢ１が共にオンになるため、負荷９０に対する電力伝送が可能になり、負荷への電力供給（ＶＯＵＴの出力）が開始する（ステップＳ１８）。
【００７０】
３．保持ノードのリセット
図５に本実施形態の送電制御装置２０の具体的な構成例を示す。図５において振幅検出回路２８（ピークホールド回路）は、１次コイルＬ１の誘起電圧信号ＰＨＩＮのピーク電圧を保持ノードＮＡ４に保持することで、振幅情報であるピーク電圧を検出する。この場合に、振幅検出回路２８のオペアンプＯＰＡ１は、保持ノードＮＡ４への充電はできるが、保持ノードＮＡ４からの放電ができない。このため制御回路２２は、リセット期間において、保持ノードＮＡ４の電荷を放電するリセット制御を行う。
【００７１】
具体的には図５に示すように振幅検出回路２８は、オペアンプＯＰＡ１、ＯＰＡ２と、保持コンデンサＣＡ１と、リセット用のＮ型のトランジスタＴＡ１を含む。オペアンプＯＰＡ１は、その非反転入力端子（広義には第１の入力端子）に信号ＰＨＩＮが入力され、その反転入力端子（広義には第２の入力端子）に振幅検出回路２８（オペアンプＯＰＡ２）の出力ノードＮＡ５が接続される。
【００７２】
保持コンデンサＣＡ１、リセット用トランジスタＴＡ１は、オペアンプＯＰＡ１の出力ノードであるピーク電圧の保持ノードＮＡ４と、ＧＮＤ（低電位側電源）との間に設けられる。
【００７３】
オペアンプＯＰＡ２は、その非反転入力端子（第１の入力端子）に保持ノードＮＡ４が接続され、その反転入力端子（第２の入力端子）にＯＰＡ２の出力ノードＮＡ５が接続され、ボルテージフォロワ接続のオペアンプを構成している。なおオペアンプＯＰＡ２の後段に、ボルテージフォロワ接続のオペアンプを更に設けてもよい。
【００７４】
コンパレータ部３１は、データ検出用、過負荷検出用、異物検出用、着脱検出用のコンパレータＣＰＣ１、ＣＰＣ２、ＣＰＣ３、ＣＰＣ４を含む。コンパレータＣＰＣ１、ＣＰＣ２、ＣＰＣ３、ＣＰＣ４の非反転入力端子（第１の入力端子）には、振幅検出回路２８からの出力信号ＰＨＱが入力される。またコンパレータＣＰＣ１、ＣＰＣ２、ＣＰＣ３、ＣＰＣ４の反転入力端子（第２の入力端子）には、データ検出用、過負荷検出用、異物検出用、着脱検出用のしきい値電圧ＶＳＩＧＨ、ＶＯＶＥＲ、ＶＭＥＴＡＬ、ＶＬＥＡＶＥが入力される。そしてデータ検出、過負荷検出、異物検出、着脱検出の信号ＳＩＧＨ、ＯＶＥＲ、ＭＥＴＡＬ、ＬＥＡＶＥを出力する。ここでＶＳＩＧＨ、ＶＯＶＥＲ、ＶＭＥＴＡＬ、ＶＬＥＡＶＥとしては、例えば２．７Ｖ、３．８Ｖ、３．８Ｖ、２．９Ｖなどの電圧を採用できる。そして信号ＰＨＱがしきい値電圧ＶＳＩＧＨ、ＶＯＶＥＲ、ＶＭＥＴＡＬ、ＶＬＥＡＶＥよりも大きくなると、各々、コンパレータＣＰＣ１、ＣＰＣ２、ＣＰＣ３、ＣＰＣ４の出力信号ＳＩＧＨ、ＯＶＥＲ、ＭＥＴＡＬ、ＬＥＡＶＥがアクティブ（Ｈレベル）になる。
【００７５】
図５のオペアンプＯＰＡ１、ＯＰＡ２、保持コンデンサＣＡ１、リセット用トランジスタＴＡ１によりピークホールド回路（ピーク検出回路）が構成される。即ち電圧検出回路１４からの検出信号ＰＨＩＮのピーク電圧が保持ノードＮＡ４にホールドされ、このホールドされたピーク電圧の信号が、ボルテージフォロワ接続のオペアンプＯＰＡ２によりインピーダンス変換されてノードＮＡ５に出力される。
【００７６】
そしてリセット用トランジスタＴＡ１はリセット期間においてオンになり、保持ノードＮＡ４の電荷をＧＮＤ側に放電する。即ちオペアンプＯＰＡ１は、保持コンデンサＣＡ１に電荷を蓄積するだけであり、ＧＮＤ側に電荷を放電できないタイプのオペアンプになっている。このため、信号ＰＨＩＮのピーク電圧の上昇には追従できるが、ピーク電圧の下降には追従できない。またオペアンプＯＰＡ１の出力部に設けられる電荷蓄積用のＰ型のトランジスタにはリーク電流が存在するため、このＰ型トランジスタがオフである場合にも、長時間が経過すると、保持ノードＮＡ４の電圧が上昇してしまう。このため、保持ノードＮＡ４の電圧を定期的にリセットする必要もある。以上の理由により、図５では保持ノードＮＡ４にリセット用のトランジスタＴＡ１が設けられている。
【００７７】
例えば本実施形態では、受電側は、送電側の交流電圧からクロックを検出（抽出）して、このクロックに同期して負荷変調を行っている。従って、受電側の負荷変調は送電側のクロックに同期して行われるため、送電側は受電側の負荷変調のタイミングを一意的に知ることができる。
【００７８】
そこで本実施形態では制御回路２２が、受電側の負荷変調の負荷の切り替えタイミングを特定し、特定された切り替えタイミングを含むリセット期間において、保持ノードＮＡ４の電荷をＧＮＤ側に放電するリセット制御を行う。このようにすれば、ピーク電圧の下降に追従できないタイプのオペアンプＯＰＡ１を採用した場合にも、適正なピークホールド動作を実現できる。またピーク電圧が所与の電圧（ＳＩＧＨ０、ＳＩＧＨＶ）を超えるのを待つ待機モード時に、定期的に保持ノードＮＡ４の電圧をリセットすることで、オペアンプＯＰＡ１のＰ型トランジスタのリーク電流による保持電圧の上昇を防止できる。
【００７９】
図６に本実施形態の動作を説明するための信号波形例を示す。タイミングｔ４１でリセット信号ＲＳＴがＬレベル（非アクティブ）になりリセットが解除されると、ピーク電圧の信号ＰＨＱが少しだけ上昇し、タイミングｔ４２（例えば７０μＳ後）に一定値になる。そしてタイミングｔ４３で受電側（２次側）が無負荷から有負荷（例えば２２オーム）に変化すると、ピーク電圧が更に上昇し、タイミングｔ４４で基準しきい値電圧ＳＩＧＨＶ（ＳＩＧＨ０）を超えると、図５のコンパレータＣＰＣ１の出力信号ＳＩＧＨがＨレベル（アクティブ）になり、カウンタによるカウント動作が開始する。即ち、このタイミングｔ４４で、受電側が無負荷から有負荷になったことが検出されたことになる。
【００８０】
その後、タイミングｔ４４から期間ＴＲ１（例えば３９ＣＬＫ）が経過したタイミングｔ４５で、ラッチ信号ＬＡＴがＨレベル（アクティブ）になり、コンパレータＣＰＣ１からの信号ＳＩＧＨがラッチ回路３０にラッチされる。そしてタイミングｔ４５から期間ＴＲ２（例えば１ＣＬＫ）が経過したリセットタイミングｔ４６で、信号ＲＳＴがＨレベル（アクティブ）になって、トランジスタＴＡ１がオンになり、保持ノードＮＡ４の電荷がＧＮＤ側に放電される。これによりピーク電圧が０Ｖになる。そしてリセット期間ＴＲ３（例えば３２ＣＬＫ）の間は、信号ＲＳＴがＨレベルになるため、保持ノードＮＡ４の電圧は０Ｖに維持される。その後、タイミングｔ４８で信号ＲＳＴがＬレベル（非アクティブ）になると、ピーク電圧は再度上昇する。この時に、受電側（２次側）の負荷変調部４６が無負荷であればピーク電圧の上昇が小さいため、受電側からの送信データは「０」であると判断でき、有負荷であればピーク電圧の上昇が大きいため、送信データは「１」であると判断できる（図３（Ｂ）参照）。
【００８１】
図６では、ピーク電圧（ＰＨＱ）が基準しきい値電圧ＳＩＧＨＶ（仮規定電圧）を超えたタイミングｔ４４から所与の期間ＴＲ４だけ経過したタイミングｔ４７が、２次側の負荷変調での負荷の切り替えタイミングとして特定される。そして、特定された切り替えタイミングｔ４７を含むリセット期間ＴＲ３において、保持ノードＮＡ４の電荷を放電するリセットが行われる。
【００８２】
このようにすれば保持ノードＮＡ４の電圧は、リセットにより、安定した０Ｖの固定電圧に設定された後に、受電側の負荷の高低に応じて変化するようになる。例えば受電側が無負荷である場合には、０Ｖから「０」のデータを表す低い電圧に変化し、有負荷である場合には、０Ｖから「１」のデータを表す高い電圧に変化する。従って、受電側の負荷変動を安定して精度良く検出することが可能になる。
【００８３】
即ち受電側の負荷の切り替えタイミングｔ４７において、保持ノードＮＡ４がリセット状態になっていないと、不安定な中間電圧から「０」のデータを表す低い電圧や「１」のデータを表す高い電圧に変化するようになり、安定した検出動作を実現できないという問題がある。
【００８４】
これに対して本実施形態によれば、受電側の負荷の切り替えタイミングｔ４７では、保持ノードＮＡ４が必ずリセット状態になっているため、上記のような問題を防止できる。
【００８５】
また受電側は、送電側からの交流電圧からクロックを検出し、この検出されたクロックに同期して動作する。そして負荷を切り替える周期（６４ＣＬＫ）については、予め規定されている。このため送電側の制御回路２２は、タイミングｔ４４（ｔ４３）から負荷の切り替えタイミングｔ４７までの期間の長さを特定することができる。従って図６のように切り替えタイミングｔ４７を含むリセット期間ＴＲ４においてアクティブになる信号ＲＳＴを生成することができ、安定した検出動作を実現できる。
【００８６】
４．オペアンプの構成例
図７に第１のオペアンプＯＰＡ１の構成例を示す。このオペアンプＯＰＡ１は差動部１４０（差動段）と出力部１４２（出力段）を含む。差動部１４０は、その非反転入力端子（第１の入力端子）に入力される信号ＰＨＩＮとその反転入力端子（第２の入力端子）に入力される信号ＰＨＱの差動増幅を行って、信号ＤＦＱを出力する。出力部１４２はこの信号ＤＦＱを受けて信号ＯＰＱを出力する。
【００８７】
図７では出力部１４２は、第１、第２のＰ型トランジスタトランジスタＴＣ１、ＴＣ２を含む。トランジスタＴＣ１は、そのソースにＶＤＤ（高電位側電源）が供給され、そのゲート及びドレインが差動部１４０の出力ノードＮＣ１に接続される。トランジスタＴＣ２は、そのソースにＶＤＤが供給され、そのゲートが差動部１４０の出力ノードＮＣ１に接続され、そのドレインが保持ノードＮＡ４に接続される。
【００８８】
そしてＰ型のトランジスタＴＣ２は、半波整流された誘起電圧信号ＰＨＩＮのパルス発生期間においてオンになって、保持ノードＮＡ４の保持コンデンサＣＡ１を充電する。一方、半波整流された誘起電圧信号ＰＨＩＮのパルス非発生期間においてオフになる。なおパルス発生期間は例えばＰＨＩＮ（ＰＨＩＮ１）入力電圧が出力電圧よりも高い期間であり、パルス非発生期間はＰＨＩＮ（ＰＨＩＮ１）入力電圧が出力電圧よりも低い期間である。
【００８９】
即ち誘起電圧信号ＰＨＩＮのパルス非発生期間においては、保持ノードＮＡ４の電荷がＧＮＤ側に放電されないようにする必要がある。そしてこのようなパルス非発生期間でのＧＮＤ側への電荷の放電を防止する手法として、保持ノードＮＡ４とオペアンプＯＰＡ１の出力との間に逆流防止用のダイオードを設ける手法が考えられる。
【００９０】
しかしながら、この手法によると、余分なダイオードが必要になり、回路の大規模化を招く。また保持ノードＮＡ４への充電時にダイオードの順方向電圧が発生するため、ピーク検出の性能が劣化するおそれもある。
【００９１】
この点、図７では、オペアンプＯＰＡ１の出力部１４２には、Ｎ型トランジスタで構成される電流源は設けられておらず、Ｐ型トランジスタＴＣ１、ＴＣ２が設けられている。従って、誘起電圧信号ＰＨＩＮのパルス非発生期間において、保持ノードＮＡ４からの電荷がＧＮＤ側に放電される経路が無いため、上述のようなダイオードを設けなくても、保持ノードＮＡ４からＧＮＤへの電流の逆流を防止できる。従って、小規模な回路で高精度のピーク検出動作を実現できる。
【００９２】
図８にオペアンプＯＰＡ１やその差動部１４０、出力部１４２の更に詳細な構成例を示す。図８では、オペアンプＯＰＡ１は、Ｎ型トランジスタＴＣ７等のゲートのバイアスを設定するバイアス設定回路１４４（バイアス点設定回路）を含む。
【００９３】
差動部１４０は、ＶＤＤと出力ノードＮＣ１との間に設けられたＰ型トランジスタＴＣ３、ＴＣ４と、ＶＤＤと反転出力ノードＮＣ２との間に設けられたＰ型トランジスタＴＣ５、ＴＣ６を含む。そしてトランジスタＴＣ３、ＴＣ５のゲートには反転出力ノードＮＣ２が接続され、トランジスタＴＣ４、ＴＣ６のゲートにはバイアス電圧ＢＳ１が供給される。
【００９４】
また差動部１４０は、出力ノードＮＣ１とノードＮＣ４との間に設けられたＮ型トランジスタＴＣ７、ＴＣ８と、反転出力ノードＮＣ２とノードＮＣ４との間に設けられたＮ型トランジスタＴＣ９、ＴＣ１０を含む。トランジスタＴＣ７、ＴＣ９のゲートにはノードＮＣ３に接続され、トランジスタＴＣ８、ＴＣ１０のゲートには、各々、信号ＰＨＩＮ。ＰＨＱが入力される。
【００９５】
また差動部１４０は、ノードＮＣ３とＮＣ４に設けられ、そのゲート及びドレインがノードＮＣ３に接続され、ノードＮＣ３、ＮＣ４の電圧差を一定電圧に設定するダイオード接続のＮ型トランジスタＴＣ１１や、ノードＮＣ２とＮＣ４の間に設けられ、そのゲートがノードＮＣ８に接続されるＮ型トランジスタＴＣ１２を含む。更に、ノードＮＣ４とＧＮＤの間に設けられ、そのゲートにバイアス電圧ＢＳ２が入力され、電流源として機能するＮ型トランジスタＴＣ１３を含む。
【００９６】
トランジスタＴＣ３〜ＴＣ６により、カスコード接続型のカレントミラー回路が構成される。このカスコード接続型のカレントミラー回路と、そのゲート電圧がバイアス設定回路１４４により設定されるトランジスタＴＣ７、ＴＣ９を設けることで、いわゆるカスコード接続型の差動増幅回路が構成される。このカスコード接続型の差動増幅回路によれば、通常の差動増幅回路に比べてゲインを非常に大きくできるという利点がある。
【００９７】
図８に示すように本実施形態では、差動部１４０が、そのゲートに誘起電圧信号ＰＨＩＮが入力される第１のＮ型トランジスタＴＣ８と、差動部１４０の出力ノードＮＣ１と第１のＮ型トランジスタＴＣ８の間に設けられた第２のＮ型トランジスタＴＣ７を含む。
【００９８】
そしてバイアス設定回路１４４（バイアス電圧生成回路）は、半波整流された誘起電圧信号ＰＨＩＮのパルス発生期間では、第２のＮ型トランジスタＴＣ７のゲート電圧を上昇させてＴＣ７をオンにするバイアス設定を行う。これにより、差動部１４０の出力ノードの電圧が下降して、第１及び第２のＰ型トランジスタＴＣ１、ＴＣ２がオンになる。
【００９９】
一方、バイアス設定回路１４４（バイアス電圧生成回路）は、パルス非発生期間では、第２のＮ型トランジスタＴＣ７のゲート電圧を下降させてＴＣ７をオフにするバイアス設定を行う。これにより、差動部１４０の出力ノードＮＣ１の電圧が上昇して、第１及び第２のＰ型トランジスタＴＣ１、ＴＣ２はオフになる。
【０１００】
図９に図８の回路の動作を説明するための信号波形例を示す。図９のＣ１に示すように半波整流のパルス発生期間において信号ＰＨＩＮの電圧が上昇すると、バイアス設定回路１４４やトランジスタＴＣ１１により設定されるノードＮＣ３のバイアス電圧がＣ２に示すように上昇する。これによりＣ３に示すように第２のＮ型トランジスタＴＣ７がオンになって電流ＩＣ１が流れ、Ｃ４に示すように出力ノードＮＣ１の電圧が下降する。この結果、Ｃ５に示すように第１、第２のＰ型トランジスタＴＣ１、ＴＣ２がオンになって電流ＩＣ３、ＩＣ４が流れ、Ｃ６に示すように保持ノードＮＡ４の電圧ＯＰＱが充電されて上昇する。
【０１０１】
一方、図９のＤ１に示すように半波整流のパルス非発生期間において信号ＰＨＩＮの電圧が下降すると、バイアス設定回路１４４やトランジスタＴＣ１１により設定されるノードＮＣ３のバイアス電圧がＤ２に示すように下降する。これによりＤ３に示すように第２のＮ型トランジスタＴＣ７がオフになって電流ＩＣ１が０になり、Ｄ４に示すように出力ノードＮＣ１の電圧が上昇する。この結果、Ｄ５に示すように第１、第２のＰ型トランジスタＴＣ１、ＴＣ２がオフになって電流ＩＣ３、ＩＣ４が０になり、Ｄ６に示すように保持ノードＮＡ４の電圧ＯＰＱが同じ電圧にホールドされる。
【０１０２】
以上のように図８の回路によれば、半波整流のパルス発生期間においては、トランジスタＴＣ２を介して保持ノードＮＡ４に効率良く電荷を蓄積できる。一方、パルス非発生期間においては、トランジスタＴＣ２を完全にオフにすることで、保持ノードＮＡ４に不要な電荷が蓄積されて保持電圧ＯＰＱが上昇してピーク電圧が不正確な電圧になってしまう事態を防止できる。
【０１０３】
図１０に図７の第２のオペアンプＯＰＡ２の具体的な構成例を示す。このＯＰＡ２は、リセット期間において保持ノードＮＡ４がＧＮＤ（低電位側電源）の電圧に設定された場合にも動作するレール・ツー・レール型のオペアンプになっている。
【０１０４】
具体的にはオペアンプＯＰＡ２は、Ｐ型トランジスタＴＤ１、ＴＤ２とＮ型トランジスタＴＤ３、ＴＤ４、ＴＤ５により構成される第１の差動部ＤＦ１と、Ｎ型トランジスタＴＤ６、ＴＤ７とＰ型トランジスタＴＤ８、ＴＤ９、ＴＤ１０により構成される第２の差動部ＤＦ２を含む。またＰ型トランジスタＴＤ１５、Ｎ型トランジスタＴＤ１６等で構成される出力部ＱＰを含む。
【０１０５】
第１の差動部ＤＦ１では、信号ＯＰＱ、ＰＨＱが入力される差動入力段のトランジスタＴＤ３、ＴＤ４がＮ型のトランジスタになっており、第２の差動部ＤＦ２では、信号ＯＰＱ、ＰＨＱが入力される差動入力段のトランジスタＴＤ８、ＴＤ９がＰ型のトランジスタになっている。これによりレール・ツー・レールでの入出力振幅が可能なオペアンプを構成できる。即ちＶＤＤ側やＧＮＤ側に不感帯がなく、電源電圧と同じ振幅の電圧を受けて出力できるレール・ツー・レール型のオペアンプを実現できる。
【０１０６】
即ち図７では、リセット期間ではトランジスタＴＡ１がオンになり、保持ノードＮＡ４が０Ｖにリセットされる。そしてリセット期間の後、オペアンプＯＰＡ１により保持ノードＮＡ４は充電され、図９に示すように保持ノードＮＡ４はＶＤＤの電圧（例えば３Ｖ）まで上昇する場合がある。従って、オペアンプＯＰＡ２としてレール・ツー・レール型ではない通常タイプのオペアンプを使用すると、オペアンプＯＰＡ２が適正なボルテージフォロワ動作を行わなくなってしまい、正確なピーク電圧を検出できない。
【０１０７】
この点、オペアンプＯＰＡ２を図１０に示すようなレール・ツー・レール型のオペアンプで構成すれば、０ＶからＶＤＤの電圧の幅広い入出力振幅範囲で正常にオペアンプＯＰＡ２が動作するようになり、正確なピーク電圧を検出して後段の回路に伝達できる。
【０１０８】
５．第１の変形例
図１１に本実施形態の送電制御装置２０の第１の変形例を示す。図１１の第１の変形例は、図５のコンパレータ部３１に代えてＡ／Ｄ変換回路２９が設けられている。
【０１０９】
図１１において振幅検出回路２８は、誘起電圧信号ＰＨＩＮの振幅情報を検出する。この場合、１次コイルＬ１のインダクタンスや共振回路を構成するコンデンサの容量値がばらついたり、電源電圧などが変動すると、振幅検出回路２８の検出電圧（ピーク電圧、振幅電圧、実効電圧）も変動する。従って、データ検出、異物検出、着脱検出の判定のための基準しきい値電圧（判定電圧）が固定値であると、正確な検出を実現できないおそれがある。
【０１１０】
そこで図１１ではＡ／Ｄ変換回路２９を設け、仮の規定電圧（規格電圧）から所与の期間経過したタイミングでＡ／Ｄ変換を行って、検出判定のための基準しきい値電圧を自動補正する手法を採用している。
【０１１１】
具体的には図１２に示すような仮規定電圧ＳＩＧＨ０を設定する。この仮規定電圧ＳＩＧＨ０は、図２の受電装置４０の負荷変調部４６の負荷が無負荷（ＴＢ３がオフ）である場合のピーク電圧（広義には検出電圧）と、有負荷（ＴＢ３がオン）である場合のピーク電圧との間の電圧であり、例えばＳＩＧＨ０＝２．５Ｖである。なお仮規定電圧ＳＩＧＨ０をレジスタにより可変に設定できるようにしてもよい。
【０１１２】
Ａ／Ｄ変換回路２９は、誘起電圧信号ＰＨＩＮのピーク電圧（信号ＰＨＱ）が仮規定電圧ＳＩＧＨ０を超えたタイミングｔ１から所与の期間ＴＰが経過した変換タイミングｔ２で、ピーク電圧のＡ／Ｄ変換を行う。そして基準しきい値電圧ＳＩＧＨＶのデジタルデータＡＤＱを求めて出力する。ラッチ回路３０は、このデータＡＤＱをラッチする。制御回路２２は、ラッチされたデータＡＤＱを用いて、データ検出、異物検出、或いは着脱検出を行う。即ち、受電装置４０が負荷変調により送信したデータの「０」、「１」を検出したり、充電器の１次コイルの上に置かれた異物（２次コイル以外の金属）を検出したり、充電器の上に置かれた携帯電話機等の電子機器の着脱（取り外し）を検出する。
【０１１３】
例えば図１２のタイミングｔ０で受電側の負荷変調部４６のトランジスタＴＢ３がオンになり、無負荷（負荷非接続）から有負荷（負荷接続）に変化すると、誘起電圧信号ＰＨＩＮのピーク電圧が上昇する。図１２では、このようなピーク電圧の上昇を検知するための仮の規定電圧ＳＩＧＨ０（仮のしきい値電圧）が設定されている。この仮規定電圧ＳＩＧＨ０は、受電側が無負荷である場合には、超えることがない電圧であり、ピーク電圧がＳＩＧＨ０を超えた場合には、受電側で確実に負荷が接続されたと判断できる。そこで、このタイミングｔ１から十分な期間ＴＰが経過し、ピーク電圧のレベルが安定したタイミングｔ２でＡ／Ｄ変換を行い、基準しきい値電圧ＳＩＧＨＶを求める。具体的には制御回路２２は、仮規定電圧ＳＩＧＨ０を超えたタイミングｔ１から、カウンタ１０２を用いてカウント処理（カウント値のインクリメント又はデクリメント）を開始する。そして、カウンタ１０２のカウント値に基づき設定された変換タイミングｔ２でＡ／Ｄ変換を行うように、Ａ／Ｄ変換回路２９を制御して、基準しきい値電圧ＳＩＧＨＶを求める。
【０１１４】
そして制御回路２２は、この基準しきい値電圧ＳＩＧＨＶに基づいて、データ検出、異物検出、着脱検出を行う。具体的には、基準しきい値電圧ＳＩＧＨＶに対してデータ検出用、異物検出用又は着脱検出用のパラメータ電圧を減算又は加算することでデータ検出用、異物検出用又は着脱検出用のしきい値電圧を得る。そしてこれらのしきい値電圧に基づいて、データ検出、異物検出、及び着脱検出の少なくとも１つを行う。
【０１１５】
図１３に、データ検出用、過負荷検出用、異物検出用、着脱検出用のしきい値電圧ＶＳＩＧＨ、ＶＯＶＥＲ、ＶＭＥＴＡＬ、ＶＬＥＡＶＥを求めるためのしきい値テーブル１００の例を示す。制御回路２２はこのしきい値テーブル１００を用いてＶＳＩＧＨ、ＶＯＶＥＲ、ＶＭＥＴＡＬ、ＶＬＥＡＶＥを求める。例えば、データ検出用のしきい値電圧ＶＳＩＧＨは、基準しきい値電圧ＳＩＧＨＶに対してデータ検出用のパラメータ電圧ＰＶ１を減算することで求める。同様に、ＶＯＶＥＲはＳＩＧＨＶに対して過負荷検出用のパラメータ電圧ＰＶ２を加算することで求め、ＶＭＥＴＡＬはＳＩＧＨＶに対して異物検出用のパラメータ電圧ＰＶ３を加算することで求め、ＶＬＥＡＶＥはＳＩＧＨＶに対して着脱検出用のパラメータ電圧ＰＶ４を減算することで求める。
【０１１６】
なお本実施形態では、まず過負荷検出を行い、過負荷が検出された場合に、電圧検出回路１４の電圧分割ノードのスイッチング制御を行って、異物検出、着脱検出を行う。この場合にパラメータ電圧ＰＶ１、ＰＶ２、ＰＶ３、ＰＶ４は例えば０．３Ｖ、０．８Ｖ、０．８Ｖ、０．１Ｖに設定できる。例えばＳＩＧＨＶ＝３．０Ｖの場合にはＶＳＩＧＨ＝３．０−０．３＝２．７Ｖになり、データ検出用のしきい値電圧ＶＳＩＧＨは、基準しきい値電圧ＳＩＧＨＶ（３．０Ｖ）と仮規定電圧ＳＩＧＨ０（２．５Ｖ）の間の電圧になる。
【０１１７】
以上の第１の変形例の手法によれば、コイルのインダクタンスやコンデンサの容量値や電源電圧が変動した場合に、その変動に応じて、基準しきい値電圧ＳＩＧＨＶも変化し、ＳＩＧＨＶにより求められるデータ検出用、異物検出用、着脱検出用のしきい値電圧ＶＳＩＧＨ、ＶＭＥＴＡＬ、ＶＬＥＡＶＥも変化する。即ち素子バラツキ等に応じて変化する基準しきい値電圧ＳＩＧＨＶに応じて、しきい値電圧ＶＳＩＧＨ、ＶＭＥＴＡＬ、ＶＬＥＡＶＥが自動補正される。これにより、素子バラツキを自動的に吸収することができ、安定した検出動作を実現できる。また、基準しきい値電圧ＳＩＧＨＶのＡ／Ｄ変換は、受電側の負荷が無負荷から有負荷に変化したことがＳＩＧＨ０を用いて確実に検出されたタイミングｔ１から、十分な期間ＴＰが経過したタイミングｔ２で行われる。従って、誤った基準しきい値電圧ＳＩＧＨＶが検出されてしまう事態を防止でき、誤検出が無い安定した検出動作を実現できる。
【０１１８】
なお、１次コイルＬ１に２次コイルＬ２が近づく過程や、異物が設置された場合に、ピーク電圧が仮規定電圧ＳＩＧＨ０を超える場合がある。しかしながら、この場合には、それ以降の負荷変調のシーケンスが予め規定されたシーケンスと合致しなくなるため、ＩＤ認証エラーとなり再起動になるため、問題は生じない。
【０１１９】
また図１２では、振幅検出回路２８の検出電圧がピーク電圧である場合の例を示しているが、振幅情報は、ピーク電圧に限定されず、誘起電圧信号の振幅の大小を表す物理量であればよい。例えば振幅情報は、誘起電圧信号の電力を表す実効電圧であってもよいし、誘起電圧信号の振幅電圧自体であってもよい。
【０１２０】
図１４に第１の変形例の詳細な構成例を示す。図１４の振幅検出回路２８は図５と同様の構成であるため説明を省略する。
【０１２１】
Ａ／Ｄ変換回路２９は、サンプルホールド回路１１０、コンパレータＣＰＡ１、逐次比較レジスタ１１２、Ｄ／Ａ変換回路１１４を含む。サンプルホールド回路１１０は信号ＰＨＱをサンプリングして、ホールドする。コンパレータＣＰＡ１は、Ｄ／Ａ変換回路１１４からのＤ／Ａ変換後のアナログ信号ＤＡＱとサンプルホールド回路１１０からのサンプルホールド信号ＳＨＱを比較する。逐次比較レジスタ１１２（逐次比較制御回路）は、コンパレータＣＰＡ１の出力信号ＣＱ１のデータを格納する。Ｄ／Ａ変換回路１１４は、逐次比較レジスタ１１２からの例えば８ビットのデジタルデータＳＡＱをＤ／Ａ変換して、アナログ信号ＤＡＱを出力する。
【０１２２】
この逐次比較型のＡ／Ｄ変換回路２９では、コンパレータＣＰＡ１が、ＭＳＢ（最上位ビット）だけを「１」とした場合のＤ／Ａ変換後の信号ＤＡＱと、入力信号ＳＨＱ（ＰＨＱ）を比較する。そして信号ＳＨＱの電圧の方が大きければＭＳＢを「１」のままにして、小さければＭＳＢを「０」にする。そしてＡ／Ｄ変換回路２９は、以降の下位ビットについても同様にして逐次に比較処理を行う。そして最終的に得られたデジタルデータＡＤＱをラッチ回路３０に出力する。なおＡ／Ｄ変換回路２９は図１４の構成に限定されず、例えば異なった回路構成の逐次比較型Ａ／Ｄ変換回路であってもよいし、追従比較型、並列比較型、二重積分型などのＡ／Ｄ変換回路であってもよい。
【０１２３】
図１５に図１４の回路の動作を説明するための信号波形例を示す。タイミングｔ１１でリセット信号ＲＳＴがＬレベル（非アクティブ）になりリセットが解除されると、ピーク電圧の信号ＰＨＱが少しだけ上昇する。その後のタイミングｔ１２で受電側（２次側）が無負荷から有負荷に変化すると、ピーク電圧が更に上昇し、タイミングｔ１３で仮規定電圧ＳＩＧＨ０を超えると、カウンタ１０２によるカウント動作が開始する。そして期間ＴＰ１（例えば１０４ＣＬＫ）が経過したリセットタイミングｔ１４で、信号ＲＳＴがＨレベル（アクティブ）になって、トランジスタＴＡ１がオンになり、保持ノードＮＡ４の電荷がＧＮＤ側に放電される。これによりピーク電圧が、一旦、下降する。そしてリセット期間ＴＰ２（例えば３２ＣＬＫ）が経過して、タイミングｔ１５になると、受電側が有負荷のままであるため、ピーク電圧が再度上昇する。その後、期間ＴＰ３（例えば３２ＣＬＫ）が経過した変換タイミングｔ１６で、Ａ／Ｄ変換回路２９によるＡ／Ｄ変換が開始し、基準しきい値電圧ＳＩＧＨＶのデジタルデータが求められる。そして期間ＴＰ４（例えば６４ＣＬＫ）が経過したタイミングｔ１７でラッチ信号ＬＡＴがＨレベル（アクティブ）になり、基準しきい値電圧ＳＩＧＨＶのデジタルデータがラッチ回路３０にラッチされる。
【０１２４】
このように図１５では、ピーク電圧（ＰＨＱ）が仮規定電圧ＳＩＧＨ０を超えたタイミングから第１の期間ＴＰ１が経過したリセットタイミングｔ１４で、保持ノードＮＡ４の電荷を低電位側電源に放電するリセット制御が行われる。そしてリセットタイミングｔ１４から第２の期間（ＴＰ２＋ＴＰ３）が経過した変換タイミングｔ１６で、ピーク電圧のＡ／Ｄ変換が行われて、基準しきい値電圧ＳＩＧＨＶのデジタルデータが求められる。
【０１２５】
即ち仮規定電圧ＳＩＧＨ０を超えてから期間ＴＰ１の経過後にリセット期間ＴＰ２を設け、保持ノードＮＡ４の電圧を一旦リセットする。そして振幅検出回路２８（ピークホールド回路）の出力が安定するのを、期間ＴＰ３の間だけ待ち、その後に、Ａ／Ｄ変換回路２９を起動して、Ａ／Ｄ変換を行う。このようにすれば、保持ノードＮＡ４の電圧がリセットされてピーク電圧が安定した後にＡ／Ｄ変換を行うことができるため、基準しきい値電圧ＳＩＧＨＶの検出精度を高めることができる。
【０１２６】
６．待機期間におけるリセット
図１５において、ピーク電圧の信号ＰＨＱが仮規定電圧ＳＩＧＨ０（或いは基準しきい値電圧ＳＩＧＨＶ）を超えるのを待つ待機期間において、図１４のオペアンプＯＰＡ１側から保持ノードＮＡ４に対してリーク電流が流れる場合がある。具体的には、ＳＩＧＨ０の待機期間において図７のＰ型のトランジスタＴＣ２がオフであっても、このトランジスタＴＣ２のリーク電流によって、保持ノードＮＡ４が充電されてしまうおそれがある。
【０１２７】
そして、待機期間において、このようなリーク電流により保持ノードＮＡ４の電圧が上昇してしまうと、受電側が無負荷から有負荷に変化していないのに、ピーク電圧が仮規定電圧ＳＩＧＨ０を超えたと判断されて、誤検出が生じるおそれがある。
【０１２８】
そこで本実施形態では、待機期間において保持ノードＮＡ４を定期的にリセットする手法を採用している。具体的には図１６に示すように、制御回路２２は、ピーク電圧が所与の電圧（例えば仮規定電圧ＳＩＨＧ０、基準しきい値電圧ＳＩＧＨＶ）を超えるのを待つ待機期間において、所与のタイミング毎に周期的に、保持ノードＮＡ４の電荷をＧＮＤ側に放電するリセット制御を行う。例えば図１６では、制御回路２２は、タイミングｔ５１〜ｔ５２、ｔ５３〜ｔ５４、ｔ５５〜ｔ５６のリセット期間において信号ＲＳＴをＨレベルにして、トランジスタＴＡ１をオンにする。
【０１２９】
このようにすれば、オペアンプＯＰＡ１側から保持ノードＮＡ４にリーク電流が流れた場合にも、待機期間に設定されたリセット期間において、リーク電流により蓄積された電荷が定期的にＧＮＤ側に放電されるようになる。この結果、リーク電流により保持ノードＮＡ４の電圧が上昇して、仮規定電圧ＳＩＧＨ０の誤検出が生じる事態を防止でき、安定した検出動作を実現できる。
【０１３０】
７．第２の変形例
図１７に本実施形態の第２の変形例を示す。図１１の第１の変形例と異なる点は、電圧検出回路１４の構成と、スイッチ回路ＳＷ１、ＳＷ２が追加された点である。
【０１３１】
図１７の電圧検出回路１４は、１次コイルＬ１の一端のノードＮＡ２とＧＮＤ（低電位側電源）との間に設けられ、直列接続された抵抗ＲＡ１、ＲＡ２、ＲＡ３を含む。これらの抵抗ＲＡ１、ＲＡ２、ＲＡ３により電圧分割回路が構成される。そして１次コイルＬ１の誘起電圧信号ＰＨＩＮ１、ＰＨＩＮ２（半波整流信号）を、電圧分割回路の電圧分割ノードＮＡ３１、ＮＡ３２に出力する。そして制御回路２２は、データ検出の場合と、異物検出、着脱検出の場合とで、異なる電圧分割ノードからの誘起電圧信号が振幅検出回路２８に入力されるように、スイッチング制御を行う。
【０１３２】
具体的にはデータ検出の場合には、スイッチ回路ＳＷ１がオン（導通状態）になり、第１の電圧分割ノードＮＡ３１からの信号ＰＨＩＮ１が信号ＰＨＩＮとして振幅検出回路２８に入力されて、ピーク電圧（振幅情報）が検出される。一方、異物検出や着脱検出などの過負荷検出の場合には、スイッチ回路ＳＷ２がオンになり、第２の電圧分割ノードＮＡ３２からの信号ＰＨＩＮ２が信号ＰＨＩＮとして振幅検出回路２８に入力されて、ピーク電圧（振幅情報）が検出される。
【０１３３】
なおスイッチ回路ＳＷ１、ＳＷ２は、例えばＰ型トランジスタとＮ型トランジスタのドレイン及びソースを共通接続したトランスファーゲートなどにより構成できる。またスイッチ回路ＳＷ１、ＳＷ２のオン・オフは、制御回路２２からのスイッチ信号ＳＣ１、ＳＣ２により制御される。即ちスイッチ信号ＳＣ１、ＳＣ２により、スイッチ回路ＳＷ１、ＳＷ２を構成するトランジスタのオン・オフを制御する。
【０１３４】
図１８に第２の変形例の動作を説明するためのフローチャートを示す。図１８の処理は、通常のデータ検出モードのステートにおいて常時行われる処理である。
【０１３５】
まずスイッチ回路ＳＷ１をオンにして、スイッチ回路ＳＷ２をオフにする（ステップＳ２１）。これらのオン・オフ制御は制御回路２２からのスイッチ信号ＳＣ１、ＳＣ２により行われる。これにより、電圧分割ノードＮＡ３１からの信号ＰＨＩＮ１が信号ＰＨＩＮとして振幅検出回路２８に入力され、受電側からの送信データの検出が可能になる。
【０１３６】
次に、ピーク電圧信号ＰＨＱが、図１３で説明した過負荷検出用のしきい値電圧ＶＯＶＥＲを超えたか否かを判断する（ステップＳ２２）。そして、例えば３回（広義には複数回）連続して超えたと判断された場合には、過負荷状態であると判断し、スイッチ回路ＳＷ１をオフにして、スイッチ回路ＳＷ２をオンにする（ステップＳ２３）。これにより、電圧分割ノードＮＡ３２からの信号ＰＨＩＮ２が信号ＰＨＩＮとして振幅検出回路２８に入力され、異物検出や着脱検出などの過負荷状態の検出が可能になる。
【０１３７】
次に、ピーク電圧信号ＰＨＱが、図１３で説明した異物検出用のしきい値電圧ＶＭＥＴＡＬを超えたか否かを判断する（ステップＳ２４）。そして、例えば３回（複数回）連続して超えたと判断された場合には、異物が存在すると判断し、異物の存在を警告する赤のＬＥＤを点灯させる制御を行う（ステップＳ２５）。そしてＩＤ認証前の初期状態モード（例えば図４のステップＳ２）に戻る。
【０１３８】
一方、ピーク電圧信号ＰＨＱがＶＭＥＴＡＬを超えていない場合には、ＰＨＱが着脱検出用のしきい値電圧ＶＬＥＡＶＥを超えたか否かを判断し（ステップＳ２６）、超えていない場合にはステップＳ２１に戻る。これによりスイッチ回路ＳＷ１がオンになり、スイッチ回路ＳＷ２がオフになり、通常のデータ検出モードに戻る。一方、ＰＨＱがＶＬＥＡＶＥを超えている場合には、電子機器の着脱（取り外し）が行われたと判断する（ステップＳ２７）。そしてＩＤ認証前の初期状態モードに戻る。
【０１３９】
このように第２の変形例では、まず、第１の電圧分割ノードＮＡ３１からの誘起電圧信号ＰＨＩＮ１を振幅検出回路２８に入力するスイッチング制御を行う（ステップＳ２１）。そして、この状態で過負荷が検出された場合には（ステップＳ２２）、第１の電圧分割ノードＮＡ３１とは異なる第２の電圧分割ノードＮＡ３２からの誘起電圧信号ＰＨＩＮ２を振幅検出回路２８に入力するスイッチング制御を行って（ステップＳ２３）、異物検出、着脱検出を行う（ステップＳ２４〜Ｓ２７）。
【０１４０】
即ち過負荷状態の場合は、データ検出の場合に比べてピーク電圧が非常に大きくなる。従って、電圧分割ノードを変更することなくオペアンプＯＰＡ１、ＯＰＡ２を用いて、過負荷状態のピーク電圧を検出しようとすると、オペアンプＯＰＡ１、ＯＰＡ２の動作レンジの設計が難しくなる。
【０１４１】
この点、図１７、図１８では、過負荷状態と判定された場合には、データ検出の電圧分割ノードＮＡ３１に比べて、より低電位側の電圧分割ノードＮＡ３２からの信号ＰＨＩＮ２でピーク電圧が検出される。このように電圧分割ノードを変更すれば、コイル端電圧が高い場合であっても、振幅検出回路２８に入力される信号のピークは低くなる。従って、共用のオペアンプＯＰＡ１、ＯＰＡ２を用いて、過負荷状態である異物検出や着脱検出を実現できるようになり、オペアンプの動作レンジの設計を容易化できる。
【０１４２】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語（低電位側電源、高電位側電源、検出電圧、第１の入力端子、第２の入力端子、電子機器等）と共に記載された用語（ＧＮＤ、ＶＤＤ、ピーク電圧、非反転入力端子、反転入力端子、携帯電話機・充電器等）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また送電制御装置、送電装置、受電制御装置、受電装置の構成・動作や、リセット制御手法や、振幅検出手法や、オペアンプの構成も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【図面の簡単な説明】
【０１４３】
【図１】図１（Ａ）、図１（Ｂ）は無接点電力伝送の説明図。
【図２】本実施形態の送電装置、送電制御装置、受電装置、受電制御装置の構成例。
【図３】図３（Ａ）、図３（Ｂ）は周波数変調、負荷変調によるデータ転送の説明図。
【図４】送電側と受電側の動作の概要について説明するためのフローチャート。
【図５】本実施形態の送電制御装置の構成例。
【図６】本実施形態の動作を説明するための信号波形例。
【図７】第１のオペアンプの構成例。
【図８】第１のオペアンプの具体的な構成例。
【図９】第１のオペアンプの動作を説明するための信号波形例。
【図１０】第２のオペアンプの具体的な構成例。
【図１１】本実施形態の第１の変形例の構成例。
【図１２】第１の変形例の動作を説明するための信号波形例。
【図１３】しきい値テーブルの例。
【図１４】第１の変形例の具体的な構成例。
【図１５】第１の変形例の動作を説明するための信号波形例。
【図１６】待機期間におけるリセット手法を説明するための信号波形例。
【図１７】本実施形態の第２の変形例の構成例。
【図１８】第２の変形例の動作を説明するためのフローチャート。
【符号の説明】
【０１４４】
Ｌ１  １次コイル、Ｌ２  ２次コイル、
ＯＰＡ１  第１のオペアンプ、ＯＰＡ２  第２のオペアンプ、ＣＡ１  保持コンデンサ、
ＴＡ１  リセット用のＮ型トランジスタ、ＮＡ４  保持ノード、
１０  送電装置、１２  送電部、１４  電圧検出回路、１６  表示部、
２０  送電制御装置、２２  制御回路（送電側）、２４  発振回路、
２６  ドライバ制御回路、２８  振幅検出回路、２９  Ａ／Ｄ変換回路、
３０  ラッチ回路、３１  コンパレータ部、４０  受電装置、４２  受電部、
４３  整流回路、４６  負荷変調部、４８  給電制御部、５０  受電制御装置、
５２  制御回路（受電側）、５４  出力保証回路、５６  位置検出回路、
５８  発振回路、６０  周波数検出回路、６２  満充電検出回路、９０  負荷、
９２  充電制御装置、９４  バッテリ、１００  しきい値テーブル、１０２  カウンタ、
１１０  サンプルホールド回路、１１２  逐次比較レジスタ、１１４  Ｄ／Ａ変換回路、
【図１】
2008206305.tif 000003
【図２】
2008206305.tif 000004
【図３】
2008206305.tif 000005
【図４】
2008206305.tif 000006
【図５】
2008206305.tif 000007
【図６】
2008206305.tif 000008
【図７】
2008206305.tif 000009
【図８】
2008206305.tif 000010
【図９】
2008206305.tif 000011
【図１０】
2008206305.tif 000012
【図１１】
2008206305.tif 000013
【図１２】
2008206305.tif 000014
【図１３】
2008206305.tif 000015
【図１４】
2008206305.tif 000016
【図１５】
2008206305.tif 000017
【図１６】
2008206305.tif 000018
【図１７】
2008206305.tif 000019
【図１８】
2008206305.tif 000020