(57)【要約】【課題】ＤＲＣレイアウト検証時に、複数の設計基準が存在する図形の包含関係を検証できるレイアウト作成装置、レイアウト作成方法及び半導体装置製造方法を提供する。【解決手段】論理回路図を設計する論理回路図設計部３０と、レイアウトデータを作成し、且つ、検証用図形作成用データを生成するレイアウト設計部４０と、前記レイアウトデータにおいて素子及び素子間の接続が正確か否かを照合確認する論理接続検証部６０と、前記レイアウトデータが設計ルールを満たすか否かを照合確認するルール・チェック部７０と、検証用図形を作成する検証図形生成部８０と、前記レイアウトデータが設計ルールを満たすか否かを照合確認する図形検証部９０と、前記論理接続検証部３０、前記ルール・チェック部７０及び前記図形検証部９０におけるすべての検証に合格したレイアウトデータを出力するデータ出力部２００と、を有する半導体集積回路のレイアウト作成装置２０。【選択図】  図１
2008262356.tif 000002
【特許請求の範囲】
【請求項１】
仕様情報に基づいて半導体集積回路の論理回路図を設計する論理回路図設計部と、
前記論理回路図に基づいてレイアウトデータを作成し、且つ、前記レイアウトデータが予め定められた設計ルールを満たしているかを検証するための検証用図形作成用データを生成するレイアウト設計部と、
前記レイアウトデータにおいて前記論理回路図の素子及び前記素子間の接続が正確に実現されているか否かを照合確認してその結果を生成する論理接続検証部と、
前記レイアウトデータが設計ルールを満たすか否かを照合確認してその結果を生成するルール・チェック部と、
前記検証用図形作成用データに基づいて検証用図形を作成する検証図形生成部と、
前記検証用図形と前記レイアウトデータによって作成される図形とを図形論理演算処理して前記レイアウトデータが前記設計ルールを満たしているか否かを照合確認してその結果を生成する図形検証部と、
前記論理接続検証部、前記ルール・チェック部及び前記図形検証部におけるすべての検証に合格したレイアウトデータを出力するデータ出力部と、
を有する半導体集積回路のレイアウト作成装置。
【請求項２】
前記図形検証部は、
前記検証用図形と前記レイアウトデータによって作成される図形との図形論理演算処理において、
前記検証用図形の中心点を所定の方向で前記レイアウトデータによって作成される図形の中心点に重ね合わせて第１図形論理演算処理を行い、且つ、前記第１図形論理演算処理において不合格となった箇所に対して前記検証用図形を前記所定の方向に対して９０度回転し前記検証用図形の中心点を前記レイアウトデータによって作成される図形の中心点に重ね合わせて第２図形論理演算処理を行うことを特徴とする請求項１に記載の半導体集積回路のレイアウト作成装置。
【請求項３】
前記図形検証部は、
前記ルール・チェック部において前記レイアウトデータが設計ルールを満たすか否かを判断できなかった箇所についてのみ前記検証用図形と前記レイアウトデータによって作成される図形との図形論理演算処理を行うことを特徴とする請求項１又は請求項２に記載の半導体集積回路のレイアウト作成装置。
【請求項４】
前記検証用図形は、
前記半導体集積回路内に配設される第１及び第２の素子間に図形表示したときに第２の素子の図形内に第１の素子の図形が包含される関係が成立し、且つ第１の素子の図形のそれぞれの辺と該辺に対向する第２の素子の図形のそれぞれの辺との間に最小許容間隔値が存在する場合において、
前記第１の素子の図形のそれぞれの辺の長さを、該辺に平行する方向の前記最小許容間隔値の２倍の長さだけ延長して作成される図形であることを特徴とする請求項１乃至請求項３の何れか一に記載の半導体集積回路のレイアウト作成装置。
【請求項５】
半導体集積回路の仕様情報に基づいて論理回路図を作成し、
前記論理回路図に基づいて、レイアウトデータ及び該レイアウトデータが予め定められた設計ルールを満たしているかを検証するための検証用図形作成データを作成し、
前記レイアウトデータにおいて前記論理回路図の素子及び素子間の接続が正確に実現されているか否かを照合確認し、
前記レイアウトデータが設計ルールを満たすか否かを照合確認し、
前記レイアウトデータが設計ルールを満たすか否かを判断できなかった箇所について前記検証用図形作成データに基づいて作成された検証用図形を所定の方向で重ね合わせて図形論理演算処理を行って該箇所が設計ルールを満たすか否かを照合確認し、
前記図形論理演算処理にて不合格であって箇所に対して更に前記検証用図形を前記所定の方向に対して９０度回転させたうえで重ね合わせて図形論理演算処置を行って該箇所が設計ルールを満たすか否かを照合確認し、
前記それぞれの照合確認において合格と判定されるまで前記それぞれの処理を繰り返すことを特徴とする半導体集積回路のレイアウト設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の設計技術、さらにはＥＤＡ（Ｅｌｅｃｔｒｏｎｉｃ  Ｄｅｓｉｇｎ  Ａｕｔｏｍａｔｉｏｎ）ツールによるＬＳＩ（大規模集積回路）の設計に関し、特に半導体集積回路のレイアウト作成装置及びレイアウト作成方法に関する。
【背景技術】
【０００２】
半導体集積回路の設計段階においては、回路の仕様情報に基づいて論理回路図更にはレイアウトデータを作成する。この作成したレイアウトデータについて、設計者が意図した設計ルールどおりに正しく設計されたか否かの検証（以下「レイアウトチェック」と言う。）が行われる。レイアウトチェックは、製造装置の制約から決まる幾何学的なデザインルール満足しているかどうかを検証するＤＲＣ（Ｄｅｓｉｇｎ  Ｒｕｌｅ  Ｃｈｅｃｋｉｎｇ）、論理・回路設計段階で作られた素子及び素子間の接続が、レイアウト設計で正しく実現されているかを検証するＬＶＳ（Ｌａｙｏｕｔ  Ｖｅｒｓｕｓ  Ｓｃｈｅｍａｔｉｃ）、論理回路の電気的な接続を検証するＥＲＣ（Ｅｌｅｃｔｒｉｃ  Ｒｕｌｅ  Ｃｈｅｃｋ）等のＥＤＡツールを用いて行われる。以下、それぞれＤＲＣレイアウト検証、ＬＶＳ検証及びＥＲＣ検証という。このＤＲＣレイアウト検証、ＬＶＳ検証等による検証の結果、エラーが検出されなくなって初めてレイアウトデータが完成する。
【特許文献１】特開平９−２８８６８６号公報
【特許文献２】特開平１１−１８４９０５号公報
【特許文献３】特開２００３-３３７８４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明は、ＤＲＣレイアウト検証において、複数の設計基準が存在する場合に図形の包含関係を簡易に検証できるレイアウト作成装置及びレイアウト作成方法を提供し、前記装置及び作成方法による半導体装置の製造方法を提供する。
【課題を解決するための手段】
【０００４】
本発明の一実施形態によれば、仕様情報に基づいて半導体集積回路の論理回路図を設計する論理回路図設計部と、前記論理回路図に基づいてレイアウトデータを作成し、且つ、前記レイアウトデータが予め定められた設計ルールを満たしているかを検証するための検証用図形作成用データを生成するレイアウト設計部と、前記レイアウトデータにおいて前記論理回路図の素子及び前記素子間の接続が正確に実現されているか否かを照合確認してその結果を生成する論理接続検証部と、前記レイアウトデータが設計ルールを満たすか否かを照合確認してその結果を生成するルール・チェック部と、前記検証用図形作成用データに基づいて検証用図形を作成する検証図形生成部と、前記検証用図形と前記レイアウトデータによって作成される図形とを図形論理演算処理して前記レイアウトデータが前記設計ルールを満たしているか否かを照合確認してその結果を生成する図形検証部と、前記論理接続検証部、前記ルール・チェック部及び前記図形検証部におけるすべての検証に合格したレイアウトデータを出力するデータ出力部と、を有する半導体集積回路のレイアウト作成装置が提供される。
【０００５】
また、本発明の一実施形態によれば、半導体集積回路の仕様情報に基づいて論理回路図を作成し、前記論理回路図に基づいて、レイアウトデータ及び該レイアウトデータが予め定められた設計ルールを満たしているかを検証するための検証用図形作成データを作成し、前記レイアウトデータにおいて前記論理回路図の素子及び素子間の接続が正確に実現されているか否かを照合確認し、前記レイアウトデータが設計ルールを満たすか否かを照合確認し、前記レイアウトデータが設計ルールを満たすか否かを判断できなかった箇所について前記検証用図形作成データに基づいて作成された検証用図形を所定の方向で重ね合わせて図形論理演算処理を行って該箇所が設計ルールを満たすか否かを照合確認し、前記図形論理演算処理にて不合格であって箇所に対して更に前記検証用図形を前記所定の方向に対して９０度回転させたうえで重ね合わせて図形論理演算処置を行って該箇所が設計ルールを満たすか否かを照合確認し、前記それぞれの照合確認において合格と判定されるまで前記それぞれの処理を繰り返すことを特徴とする半導体集積回路のレイアウト設計方法が提供される。
【発明の効果】
【０００６】
本発明の一実施形態によれば、ＤＲＣレイアウト検証において、複数の設計基準が存在する場合に図形の包含関係を簡易に検証できるレイアウト作成装置、レイアウト作成方法並びに前記装置及び作成方法による半導体装置の製造方法が提供される。
【発明を実施するための最良の形態】
【０００７】
（レイアウト検証処理の概要）
レイアウト検証処理は、上述したＤＲＣレイアウト検証、ＬＶＳ検証及びＥＲＣ検証によって行われる。以下、図を用いて検証処理の概要を説明する。
【０００８】
図９（Ａ）は回路図の一部を構成するＭＯＳトランジスタ１００のレイアウトの一例の断面図であり、図９（Ｂ）はその回路図例である。また、図１０（Ａ）は、図９（Ａ）に示したＭＯＳトランジスタ１００のワード線１０３のみを抜き出して模式的に示したものであり、図１０（Ｂ）は、図９Ａ）に示したＭＯＳトランジスタ１００の活性領域１０１、ゲート配線１０２、コンタクト１０４ａ〜１０４ｄのみを抜き出して模式的に示したものである。図９及び図１０に示す例を基にレイアウト検証処理の概要を図１１に示すフローチャートを基に説明する。
【０００９】
まず、半導体集積回路の仕様が決定される（ステップＳ１０１）。次に、レイアウト作成装置によって、論理回路図を設計し（ステップＳ１０２）、更に、レイアウトデータを作成する（ステップＳ１０３）。
【００１０】
次に、図形論理演算処理等の検証前処理が行われる（ステップ１０４）。トランジスタの認識、図形の枠どりに用いられる、図形同士の論理和（ＯＲ）、論理積（ＡＮＤ）、差分（ＳＵＢ）、排他的論理和（ＥＯＲ）、否定（ＮＯＴ）さらには、ある特定のレイヤに接触しているかを判断する接触（ＴＯＵＣＨ）及びある特定のレイヤに重なっているかを判断する重なり（Ｏｖｅｒ  Ｌａｐ）等の論理演算を総称して、図形論理演算処理という。
【００１１】
次に、ＬＶＳ検証及びＤＲＣレイアウト検証を実行する。図１１においては、ＬＶＳ検証及びＤＲＣレイアウト検証を並行して実施する場合のフローチャートを示しているが、一方の検証が終了した後に他方の検証を実行することも可能である。説明の便宜上、ステップＳ１０５乃至ステップＳ１０６のＬＶＳ検証について説明した後に、ステップＳ１０７乃至ステップ１０８のＤＲＣレイアウト検証について説明する。
【００１２】
例えば、図９（Ｂ）に示すとおりゲート配線１０２、ワード配線１０３ａ及びワード配線１０３ｂの接続電位情報をＬＶＳによって検証し（ステップＳ１０５）、判定結果をレポートする（ステップＳ１０６）。エラーが存在する場合は、エラー箇所をレポートする（ステップＳ１０９）。エラー箇所についてレイアウトデータを修正し（ステップＳ１１０）、ステップＳ１０６においてエラー箇所を検出しなくなるまで反復して実行する。
【００１３】
次に、レイアウトデータから抽出した図形情報がデザインルールに違反していないを、ＤＲＣレイアウト検証により検証する（ステップＳ１０７）。
【００１４】
ここで、ＤＲＣレイアウト検証のチェック項目を図１２で説明する。図１２は、ＤＲＣのチェック項目を模式的に示した図である。チェック項目は、配線の幅が規格値以上であるか（幅チェック）、配線間の間隔が規格値以上であるか（間隔チェック）、及び配線内にコンタクトが規格値以上の余裕をもって収まっているか（包含距離ルールのチェック）等である。ここで包含距離ルールとは、ある図形が他の図形の内部に収まっている場合に、図形相互間に所定方向について一定以上の距離が確保されていることをいう。
【００１５】
例えば、図１０（Ａ）、図１０（Ｂ）を用いてさらに説明すると、それぞれのワード配線１０３ａ、１０３ｂ、１０３ｃの線幅Ｗ１、Ｗ２、Ｗ３の幅チェック、ワード線１０３相互間の間隔値Ｓ５の間隔チェック、及び各コンタクト１０４ａ〜１０４ｄとゲート配線１０２との間隔値Ｓ１〜Ｓ４の間隔チェック等が行われ、デザインルールで定める許容最小寸法値又は許容最小間隔値（以下、総称して「許容最小値」という場合がある。）を満足するかを検証する。
【００１６】
検証が終了すると、検証の結果がレポートされる（ステップＳ１０８）。エラー箇所があれば、当該箇所がレポートされ（ステップＳ１０９）、レイアウトデータに修正を加え（ステップＳ１１０）、ステップＳ１０８においてエラー箇所を検出しなくなるまで反復して実行する。
【００１７】
ＬＶＳ検証及びＤＲＣレイアウト検証の双方においてエラー箇所を検出しなかった場合は、レイアウトデータが完成したと判定し（ステップＳ１１１）、完成したレイアウトデータを出力し（ステップＳ１１２）、終了する（ステップ１１３）。
【００１８】
以上が、レイアウトデータの作成方法の概要である。ＤＲＣレイアウト検証においては、デザインルールの許容最小値を保証することでデータの信頼性を確保している。以下の実施形態では、ＤＲＣレイアウト検証時にダミー図形を用いて図形検証を行うＤＲＣレイアウト検証方法について説明する。
【００１９】
以下、本発明の一実施形態に係る半導体集積回路のレイアウト作成装置、レイアウト作成方法並びに前記装置及び作成方法による半導体装置の製造方法について、図面を参照しながら詳細に説明する。なお、実施形態においては、本発明の一実施形態に係る半導体集積回路のレイアウト作成装置及びレイアウト作成方法の例を示しており、本発明の一実施形態に係る半導体装置のレイアウト作成装置及びレイアウト作成方法は、それら実施形態に限定されるわけではない。
【００２０】
（実施形態１）
図１は、本発明の一実施形態に係る半導体集積回路のレイアウト作成装置２０の構成例を示すブロック図である。また、図２は、本発明の一実施形態に係る半導体集積回路のレイアウト作成装置２０におけるデータの流れを示す図である。図１に示すとおり、本実施形態に係るレイアウト作成装置２０は、概略、論理回路図設計部３０、レイアウト設計部４０、レイアウト検証部５０及びデータ出力部２００と、を備える。
【００２１】
また、レイアウト検証部５０は、論理接続検証部６０及びルール・チェック部７０を備え、更に、特徴的には検証図形生成部８０及び図形検証部９０を備える。
【００２２】
論理回路図設計部３０は、用途や使用目的に応じて予め設計された半導体集積回路仕様情報１０に基づいて、論理回路図を設計する。大半の半導体集積回路は、複数の論理回路を含むあるまとまった単位の回路（マクロセル）を組み合わせて実現される。半導体集積回路仕様情報１０は、所望の半導体集積回路を、レジスタ（フリップフロップ）及びレジスタ間の組合せ回路として表したもので、システム設計結果としてＲＴＬ（Ｒｅｇｉｓｔｅｒ  Ｔｒａｎｓｆｅｒ  Ｌｅｖｅｌ）記述として合成される。論理回路図設計部３０は、このＲＴＬ記述を詳細化し、ゲート・レベルの論理回路（以下、ネットリストということがある。）を作成する。ネットリストは、マクロセルの接続関係データである。
【００２３】
レイアウト設計部４０は、論理回路図設計部３０により設計された論理回路図の情報に基づいてレイアウトデータを作成する。レイアウト設計とは、ゲート・レベルの論理回路を構成する各マクロセルを、半導体集積回路内に置き（配置）、その間を結ぶ（配線する）作業である。レイアウト設計においては、まず、大まかな配線イメージを設計し、性能やチップ面積などを見積もる。その後、詳細な配置や配線を行い、マスク・レイアウト等のレイアウトデータを作成する。作成されたレイアウトデータは、レイアウト検証部５０で検証され、修正が必要な場合は再度レイアウトデータが修正され、この作業を、設計条件を満たすまで繰り返す。
【００２４】
また、レイアウト設計部４０は、図形検証部９０において図形検証を行う際のダミー図形の生成するためのデータを作成し、検証図形生成部８０に伝達する。以上のレイアウトデータの作成及びダミー図形生成用データを作成するために、レイアウト設計部４０は、レイアウトデータ生成機能を有する。
【００２５】
また、上述したように、レイアウト設計部４０で設計されたレイアウトデータはレイアウト検証部５０で検証されるため、検証の前処理として、図形論理演算等の処理がなされたうえでレイアウト検証部５０に伝達される。従って、レイアウト設計部４０には、内部にレイアウトデータ検証前処理を行う機能を有する。
【００２６】
レイアウト検証部５０は、レイアウト設計部で作成されたレイアウトデータを受け取り、レイアウトデータが製造装置等の制約から決まる幾何学的な設計ルールを満足しているかどうか、また、論理回路設計段階で作られた素子や素子間の接続が、レイアウト設計で正しく実現されているか等を検証する。
【００２７】
具体的には、上述したＬＶＳ検証及びＤＲＣレイアウト検証を中心に検証される。従って、レイアウト検証部５０は、ＬＶＳ検証を行う機能及びＤＲＣレイアウト検証を行う機能を有する。具体的には、図４に示す論理接続検証部６０がＬＶＳ検証を行い、ルール・チェック部７０がＤＲＣレイアウト検証を行う。
【００２８】
論理接続検証部６０は、上述したようにＬＶＳ検証を行う。具体的には、レイアウト設計部４０で図形論理演算等の検証前処理されたレイアウトデータから、トランジスタ認識、等電位追跡等によりトランジスタの接続情報を復元する。このとき、レイアウト設計ではレイアウトの修正を容易にするために、未使用トランジスタを置くといったことが行われるため、復元したトランジスタ情報からこうした冗長性が取り除かれる。更に論理接続検証部６０は、論理回路図設計部３０で作成されたゲート・レベルのネットリストを、トランジスタ・レベルのネットリストに変換する。そのうえで、復元したトランジスタの接続情報を、トランジスタ・レベルのネットリストと比較照合して検証を行う。一致しなかったエラー部分のデータをレイアウト設計部４０に伝達し、レイアウト設計部４０は、エラー部分のレイアウトを修正し、エラーがなくなるまでレイアウト修正を繰返し行う。以上が論理接続検証部６０でのＬＶＳ検証のフローであるが、かかる検証を行うために、論理接続検証部６０は、素子接続抽出機能、論理接続復元機能、論理接続変換機能、論理接続検証機能を有する。
【００２９】
ルール・チェック部７０は、上述したようにＤＲＣレイアウト検証を行う。具体的には、レイアウト設計部４０で図形論理演算等の検証前処理されたレイアウトデータから、検証すべき図形の幅、２つの図形間の距離、及びある図形が他の図形の内部に包含される場合の余裕の規格値（許容最小間隔値）等のプロセスルールを認識する。その後、レイアウトデータの図形の幅やスペースが、プロセスルールを満たしているか否かを判定する。一致しなかったエラー部分のデータをレイアウト設計部４０に伝達し、レイアウト設計部４０は、エラー部分のレイアウトを修正し、エラーがなくなるまでレイアウト修正を繰返し行う。また、包含距離ルールが存在し、ＤＲＣレイアウト検証だけでは設計ルールを満たしているか否かが判断できない箇所が存在する場合、ルール・チェック部７０は、当該箇所のデータを図形検証部９０における図形検証処理の対象として図形検証部９０に伝達する。そして、当該箇所のデータをレポートしてレイアウト設計部４０に伝達する。以上がルール・チェック部７０でのＤＲＣレイアウト検証のフローであり、かかる検証を行うために、ルール・チェック部７０は、レイアウトデータ認識機能及びルール・チェック機能を有する。
【００３０】
また、本発明の一実施形態に係る半導体集積回路のレイアウト作成装置２０は、レイアウト検証部５０内に、包含距離ルール、特に後述するエンドキャップ・ルール等を簡易に検証できる検証図形生成部８０及び図形検証部９０を有する。
【００３１】
検証図形生成部８０は、レイアウト設計部４０で作成されたダミー図形生成用データを受け取る。そして、検証図形生成部８０は、ダミー図形生成用データに基づいて、包含関係、特にエンドキャップ・ルールを簡易に検証するための、検証用のダミー図形を生成し、図形検証部９０に伝達する。なお、前記検証用のダミー図形は、上述したエンドキャップ・ルール等の検証にのみ使用される図形であり、レイアウト設計等には関係しない図形である。また、以下においては、かかる検証用のダミー図形を検証用図形８２という。
【００３２】
ここで、エンドキャップ・ルールとは、微細化に伴って包含関係のルールが複数ある場合に、一の包含関係ルールを満たしていなくても、他方の包含関係を満たす箇所については、設計基準として許すとする例外ルールである。図を基に説明する。図１３は、ＤＲＣレイアウト検証の図形チェックでメタル配線とコンタクトの間隔値を検証する（包含距離ルールのチェック）場合の模式図である。図１３（Ａ）が間隔値Ｓ１＝Ｓ２の場合を示し、図１３（Ｂ）が、間隔値Ｓ３とＳ４との値が異なる場合、図１３（Ｃ）及び図１３（Ｄ）が、角対角のチェックの場合及び配線端が一部欠けている場合を示している。図１３（Ａ）に示すＳ１＝Ｓ２であれば、コマンドの実行で検証できる。また、図１３（Ｂ）に示すようにＳ３とＳ４との値が異なるルールである場合は、コマンドを組み合わせることで、コマンドの実行で検証できる。しかし、例えば、図１３（Ｃ）のようにコンタクト２の角対配線１の角のチェックや、図１３（Ｄ）の例のように配線端の一部が欠けている場合に上述したコマンドの組合せでは容易にチェックできない。特に図１３（Ｄ）の例のような配線端の一部が欠けている場合において、設計基準で完全にコンタクトを包含しないとエラーとする基準がある場合は、非常に困難である。例えば、普通の配線とコンタクトとの包含距離ルールが０．５（Ｓ１＝Ｓ２）であったとすると、配線の細い場所においては、例えばＳ３＝１．０、Ｓ４＝０．２のように両端を大きく取れば包含距離ルールのチェック上設計基準を満たすものとされる。このルールが適用されると、図１３（Ｄ）の例においては、配線が一部欠けている部分においてエンドキャップ・ルール上設計基準を満たすものとされてしまい、正確なチェックができないのである。本実施形態においては、かかるエンドキャップ・ルールを検証するために、上述した検証用図形８２を生成し、検証に用いる。
【００３３】
図形検証部９０は、ルール・チェック部７０から伝達されるＤＲＣレイアウト検証だけでは設計ルールを満たしているか否かが判断できない箇所のレイアウトデータを受け取る。また、検証図形生成部８０から伝達される検証用図形８２の図形データを受け取る。そのうえで、図形検証部９０は、前記設計ルールを満たしているか判断できない箇所のレイアウトデータと検証用図形８２の図形データとを図形論理演算処理して、包含距離ルール等の検証を行う。図形検証の結果は、レイアウト設計部４０に伝達され、エラー箇所が修正されて、再度レイアウト検証部５０におけるＬＶＳ検証及びＤＲＣレイアウト検証等の各種の検証が行われ、エラーがなくなるまで繰り返される。一方、エラーがない場合は、レイアウト設計部４０は、レイアウトデータが完成したと判断し、設計したレイアウトデータをデータ出力部２００に伝達する。
【００３４】
データ出力部２００は、レイアウト設計部４０で作成され、レイアウト検証部５０でＬＶＳ検証、ＤＲＣレイアウト検証及び図形検証等の各種検証に合格した、完成したレイアウトデータをレイアウト設計部４０から受け取り、レイアウト作成装置２０外部にデータとして出力する。データ出力部２００による出力は、完成したレイアウトデータを表示装置に表示すること、又はプリンタによって印字して出力すること、或いはその双方によって行われる。以上が本発明の一実施形態に係る半導体集積回路のレイアウト作成装置２０の構成である。
【００３５】
以上、本発明の一実施形態に係る半導体集積回路のレイアウト作成装置２０の構成を説明したが、これに限定される訳ではない。本発明の一実施形態に係る半導体集積回路のレイアウト作成装置２０の構成は、図２に示すように、論理接続検証部６０を、素子接続抽出部６２、論理接続復元部６４、論理接続変換部６６及び論理接続検証部６８から構成されるようにしてもよい。また、同様にルール・チェック部７０を、レイアウトデータ認識部７２及びルール・チェック部７４から構成されるようにしてもよい。いずれにせよ、本発明の一実施形態に係る半導体集積回路のレイアウト作成装置２０の構成及びデータの流れは、図１及び図２に示すものに限定されるものではない。
【００３６】
次に、本発明の一実施形態に係る半導体集積回路のレイアウト作成装置２０の動作フロー、及び該レイアウト作成装置２０を用いたレイアウトデータ作成方法及び該作成方法による半導体装置の製造方法について、図面を参照して詳細に説明する。図３は、本発明の一実施形態に係るレイアウトデータ作成方法における配線とコンタクトとのレイアウトデータ検証処理の一例を示すフローチャートである。図２で示した構成に係る半導体集積回路のレイアウト作成装置２０によるレイアウトデータ検証処理のフローを、図３を基に説明する。
【００３７】
図３で示すとおり、まず、設計者が半導体集積回路２０の仕様（半導体集積回路仕様情報１０）を決定する（ステップＳ１０１）。
【００３８】
次に、設計者が、ステップＳ１０１で決定された半導体集積回路仕様情報１０に基づいて、論理回路図設計部３０を用いて論理回路図を設計する（ステップＳ１０２）。
【００３９】
次に、ステップＳ１０２において設計された論理回路図に基づいて、レイアウト設計部４０のレイアウトデータ生成部４２がレイアウトデータを作成する。また、レイアウトデータ生成部４２は、後記の図形検証（ステップＳ１０９）を行う際のダミー図形を作成するためのデータを作成し、検証図形生成部８０に伝達する。検証図形生成部８０は、レイアウトデータ生成部４２で作成されたダミー図形を作成するためのデータに基づいて、ダミー図形を生成し、図形検証部９０に伝達する（ステップＳ１０３）。
【００４０】
次に、レイアウト設計部４０のレイアウトデータ検証前処理部４４が、ＬＶＳ検証及びＤＲＣレイアウト検証を実行するための前処理として、ステップＳ１０３で作成されたレイアウトデータに基づいて図形論理演算等の前処理を行い、レイアウトデータを図形データとして作成する（ステップＳ１０４）。
【００４１】
ここから、ＬＶＳ検証（ステップＳ１０５〜Ｓ１０６）と、ＤＲＣレイアウト検証（ステップＳ１０７〜Ｓ１０８）及びそれに続く図形検証（ステップＳ１０９〜Ｓ１１０）が並行して行われるが、説明上、ＬＶＳ検証について説明した後、ＤＲＣレイアウト検証及びそれに続く図形検証について説明する。
【００４２】
次に、論理接続検証部６０が、ＬＶＳ検証を実行する。具体的には、論理接続検証部６０内の素子接続抽出部６２が、レイアウトデータからトランジスタ等の素子を抽出する。次に、論理接続復元部６４が、素子抽出部６２で抽出されたトランジスタ等のデータに基づいて、トランジスタ認識及び等電位追跡によりレイアウトデータからトランジスタの接続情報を復元する。さらに、論理接続変換部６６が、レイアウトデータのゲート・レベルの接続情報をトランジスタ・レベルの接続情報へ変換する。論理接続検証部６８が、変換されたトランジスタ・レベルの接続情報と復元されたトランジスタの接続情報とが一致するか否かを照合確認する。（ステップＳ１０５）。
【００４３】
ステップＳ１０５のＬＶＳ検証の結果、トランジスタ・レベルの接続情報と復元された論理回路図のトランジスタの接続情報とが完全に一致する場合には、論理接続検証部６０がレイアウトデータにエラー箇所が存在しないと判定し（ステップＳ１０６）、この判定結果をレポートする（ステップＳ１１１）。このレポートは、レイアウト設計部４０のレイアウトデータ作成部４２に伝達される。レイアウトデータ作成部４２は、ルール・チェック部７０及び図形検証部９０が後記ステップＳ１０６〜Ｓ１１０で実行するＤＲＣレイアウト検証及びそれに続く図形検証の検証結果のレポートと前記レポートとを基に総合判定する。
【００４４】
一方、ステップＳ１０５のＬＶＳ検証の結果、トランジスタ・レベルの接続情報と復元された論理回路図のトランジスタの接続情報とが完全に一致しない場合には、論理接続検証部６０がレイアウトデータにエラー箇所が存在すると判定し（ステップＳ１０６）、レイアウトデータ作成部４２にエラー箇所をレポートする（ステップＳ１１１）。
【００４５】
次に、ＬＶＳ検証の結果、論理接続検証部６０によりエラーとレポートされた箇所については、レイアウトデータ作成部４２がレイアウトデータに修正を加えるが、この際、レイアウトデータ作成部４２は、後記ステップＳ１０７〜Ｓ１１０で行われるＤＲＣ及び図形検証の判定結果のレポートと合わせて総合判定して、必要な修正を加える（ステップＳ１１２）。この修正を加えたレイアウトデータについて、論理接続検証部６０が再度ステップＳ１０５乃至ステップＳ１１０６のＬＶＳ検証を実行する。また、並行してルール・チェック部７０及び図形検証部９０が、修正されたレイアウトデータを基にステップＳ１０７乃至ステップＳ１１０を繰返す。ステップＳ１０５乃至ステップＳ１０６の検証及びステップＳ１０７乃至ステップＳ１１０の検証、さらにこれに続くステップＳ１１１乃至ステップＳ１１２の修正作業は、ステップＳ１０６、ステップＳ１０８及びステップＳ１１０においてエラー箇所を検出しなくなるまで、レイアウト設計部４０、論理接続検証部６０、ルール・チェック部及び図形検証部９０が反復して実行する。
【００４６】
以上のＬＶＳ検証処理と並行して、ルール・チェック部７０及び図形検証部９０が、ＤＲＣとそれに続く図形検証を実行する。
【００４７】
まず、ステップＳ１０４においてレイアウトデータ検証前処理部４４で検証前処理され二次元の図形データとして抽出された配線の幅及び間隔（ライン・アンド・スペース）等のレイアウトデータを、ルール・チェック部７０のレイアウトデータ認識部７２が認識し、ルール・チェック部７４に伝達する。ルール・チェック部７４はＤＲＣレイアウト検証を実行し、この図形情報がデザインルールで定めた許容最小値を満たしているか否かを検証する（ステップＳ１０７）。
【００４８】
上記ＤＲＣレイアウト検証を行い、レイアウトデータから抽出した図形情報おける全ての配線の幅及び間隔（ライン・アンド・スペース）等の値がデザインルールで定めた許容最小値を満足する場合は、ルール・チェック部７４は、レイアウトデータにデザインルールに違反したエラー箇所が存在しないと判定し（ステップＳ１０８）、レイアウトデータがデザインルールに適合しているとレポートしてレイアウトデータ作成部４２に伝達する。
【００４９】
前記レイアウトデータはデザインルールに適合しているとのレポートを受けたレイアウトデータ作成部４２は、当該結果とステップＳ１０５及び１０６のＬＶＳ検証の結果とを総合的に判定し、いずれにおいてもエラーがないと判定した場合は、レイアウトデータが完成したと判定し（ステップＳ１１３）、前記レイアウトデータをデータ出力部２００に伝達する。データ出力部２００は、表示装置又はプリンタで構成され、完成したレイアウトデータを表示装置に表示し又はプリントアウトして、前記判定結果を出力する（ステップＳ１１４）。なお、この場合、ＤＲＣレイアウト検証だけで、すべての箇所についてのレイアウトデータがデザインルールに適合していると判断できるため、ステップＳ１０９乃至ステップＳ１１０に示す図形検証部９０による図形検証は行われない。
【００５０】
一方、ＤＲＣレイアウト検証の結果、レイアウトデータから抽出した図形情報における各々の配線の幅及び間隔（ライン・アンド・スペース）等の値の中にデザインルールで定めた許容最小値を満足しないものが存在した場合は、レイアウトデータ作成部７４は、レイアウトデータにデザインルールに違反したエラー箇所が存在すると判定し（ステップＳ１０８）、レイアウト設計部４０にエラー箇所をレポートする（ステップＳ１１１）。
【００５１】
また、包含距離ルールが存在し、ＤＲＣレイアウト検証だけでは設計ルールを満たしているか否かが判断できない箇所が存在する場合、ルール・チェック部７４は、当該箇所のデータを図形検証部９０における図形検証処理の対象として図形検証部９０に伝達する（ステップＳ１０８）。併せて、当該箇所のデータをレポートしてレイアウトデータ生成部４２に伝達する（ステップＳ１１１）。
【００５２】
次に、ＤＲＣレイアウト検証の結果、ルール・チェック部７４がエラーとレポートした箇所について、レイアウト設計部４０のレイアウトデータ作成部４２がレイアウトデータに修正を加えるが、この際、レイアウトデータ作成部４２は、上述したステップＳ１０５乃至ステップＳ１０６で行われるＬＶＳ検証の判定結果のレポートと合わせて総合判定して、必要な修正を加える（ステップＳ１１２）。この修正を加えたレイアウトデータについて、ルール・チェック部７０が再度ステップＳ１０７及びステップＳ１０８のＤＲＣレイアウト検証を実行し、それに続いて図形検証部９０が図形検証を実行する。ステップＳ１０７乃至ステップＳ１１０の検証及びこれに続くステップＳ１１１乃至ステップＳ１１２の修正作業は、ステップＳ１１０においてエラー箇所を検出しなくなるまで、レイアウト設計部４０、ルール・チェック部７０及び図形検証部９０が反復して実行する。
【００５３】
一方、ステップＳ１０８において、ルール・チェック部７４によって、ＤＲＣレイアウト検証だけではデザインルールに適合しているか否か判断できないとされた箇所について、図形検証部９０が、図形検証を実行する。図形検証部９０は、ステップＳ１０３で検証図形生成部８０によって作成された図形検証用のダミー図形を、ルール・チェック部７４から伝達されたレイアウトデータに重ね合わせて、図形論理演算処理することで検証する（ステップＳ１０９）。
【００５４】
ここで、検証図形生成部８０で生成される検証用のダミー図形は、複数の包含関係のルールに基づいて作成される。具体的には、検証図形生成部８０は、包含されるべき図形（以下、説明上図形Ａとする。）と包含する図形（以下、説明上図形Ｂとする。）とを基にダミー図形を作成する。即ち、図形Ａと図形Ｂとの間には、対向するそれぞれの辺において、設計ルール上の許容最小間隔値（いわゆる包含距離ルール。）が設定されている。ダミー図形は、図形Ａのそれぞれの辺の長さを、該辺に平行する方向に適用される前記許容最小間隔値分だけそれぞれの辺の端部方向に延長して作成する。従って、ダミー図形の各辺の長さは、図形Ａのそれぞれの辺の長さが該辺に平行する方向に適用される許容最小間隔値の２倍分延長された長さとなる。
【００５５】
より具体的に図を基に説明する。図４は、本発明の一実施形態における半導体集積回路のレイアウト作成装置２０の、検証図形生成部８０で生成される検証用図形８２及び、該検証用図形８２を使用したチェック方法の模式図である。図４（ａ）は、配線１とコンタクト２の包含関係を示す図であり、コンタクト２は図４に向かって垂直方向の長さがＬ１、水平方向の長さがＬ２である。また、包含距離ルールは、図４に向かって垂直方向の配線１の端部（上端）からの許容最小間隔値がＳ３であり、水平方向の配線の端部（右端）からの許容最小間隔値がＳ４である。レイアウトデータ作成部４２から、かかるレイアウトデータ及び包含距離ルールを含んだ検証すべき設計ルールを受け取った検証図形生成部８０は、包含距離ルールの許容最小間隔値Ｓ３の距離だけコンタクトの垂直方向の長さＬ１を上下方向に延長する。延長は、上部方向に距離Ｓ３延長し、且つ下部方向にも距離Ｓ３延長される。従って、検証図形生成部８０によって生成される検証用図形８２の垂直方向の長さは、コンタクト２の垂直方向の長さＬ１と、許容最小間隔値Ｓ３の２倍の長さとなり、検証用図形８２の垂直方向の長さをＷ１としたとき、Ｗ１＝Ｌ１＋２×Ｓ３となる。同様に、検証図形生成部８０は、包含距離ルールの許容最小間隔値Ｓ４だけ、コンタクトの水平方向の長さＬ２を水平方向に左右とも延長する。従って、検証用図形８２の水平方向の長さをＷ２とすると、Ｗ２＝Ｌ２＋２×Ｓ４となる。以上のようにして、検証図形生成部８０にて検証用図形８２が生成される。生成された検証用図形８２のデータは、図形データとして図形検証部９０に伝送される。
【００５６】
図形検証部９０における具体的な検証方法を、図４を基に説明する。図形検証部９０は、該当箇所のレイアウトデータと、検証用図形８２の図形データとを図形論理演算処理する。図形論理演算処理は、２回に渡って行われる。まず、検証用図形８２の図形データを、配線１及びコンタクト２のレイアウトデータに対して図４に向かって垂直方向に重ね合わせて、図形検証部９０によって図形論理演算処理が行われる（以下、垂直方向で重ね合わせる図形論理演算処理を第１図形論理演算処理という。）。次に、前記第１図形論理演算処理においてエラーとなった箇所に対して、図形検証部９０は、検証用図形８２を左右いずれかに９０度回転させて、配線１及びコンタクト２のレイアウトデータに対して図３に向かって水平方向に重ね合わせる。この状態で、図形検証部９０によって図形論理演算処理が行われる（以下、水平方向で重ね合わせる図形論理演算処理を第２図形論理演算処理という。）。図４（ｃ１）、（ｃ２）及び図４（ｄ１）、（ｄ２）は、異なる配線１ａ及び１ｂに対する第１図形論理演算処理及び第２図形論理演算処理を示す模式図である。
【００５７】
図４（ｃ１）、（ｃ２）及び図４（ｄ１）、（ｄ２）に示すように、それぞれの配線１ａ及び１ｂは、図４に向かって右側上部が切り欠いた形状である。まず、図４（ｃ）の例について説明する。図４（ｃ１）に示すように、配線１ａ及びコンタクト２のレイアウトデータに対して図形検証部９０によって、第１図形論理演算処理が行われる。レイアウトデータと検証用図形８２の図形データの重ね合わせは、配線１ａに包含されるコンタクト２のレイアウトデータの図形の中心に、検証用図形８２の図形データの中心を上から垂直に重ね合わせることで行われる。図形論理演算処理は、上側に位置する検証用図形８２の図形データから、下側に位置する配線１ａ及びコンタクト２の図形のＡＮＤ（積）処理された箇所で、且つ前記検証用図形８２の図形データに対して垂直方向で重なる箇所の図形データが、ＳＵＢ（差分）処理できるか否かで行われる。図４（ｃ１）及び（ｃ２）の場合については、図４（ｃ１）において、図形検証部９０が、検証用図形８２の図形データから配線１ａ及びコンタクト２のＡＮＤ処理された箇所を差分処理する第１図形論理演算処理を行うと、検証用図形８２の図４に向かって右側上部に差分処理で残ってしまう部分（斜線で示した部分）が生じる。従って、差分処理において残余が生じる。この場合、図形検証部９０は、当該箇所はエラーであると判定してレポートする。かかるエラー箇所に対しては、図形検証部９０が、検証用図形８２を９０度回転させて図４（ｃ２）の状態で差分処理する第２図形論理演算処理を行なう。図４（ｃ２）においては、演算処理の結果、検証用図形８２の左右に差分処理で残ってしまう部分（斜線で示した部分）が生じる。従ってこの場合も当該箇所はエラーであると判定してレポートする。上述した第１図形論理演算処理と第２図形論理演算処理の２回の処理の結果いずれにおいてもエラーとなった箇所について、図形検証部９０は、図４（ｃ）に示す配線１とコンタクト２は包含距離ルールを満たしていないと判断する。一方、第１図形論理演算処理でエラーと判定され、第２図形論理演算処理においてパスと判定された箇所は、包含距離ルールを満たしていると判断される。
【００５８】
一方、図４（ｃ）と同様に、図４に向かって右側上部に切り欠いた部分を有する配線１ｂとコンタクト２とを示す図４（ｄ）においては、まず、図形検証部９０によって第１図形論理演算処理が行われるが、差分処理の結果、検証用図形８２の図形データに残ってしまう部分が生じない。即ち、検証用図形８２が配線１ｂ及びコンタクト２のＡＮＤ処理された箇所に包含されていることになる。従って、配線１ｂ及びコンタクト２のＡＮＤ処理された箇所は、レイアウトルールに定める垂直方向の余裕Ｓ３及び水平方向の余裕Ｓ４以上の余裕を上下左右に有していることになり、図形検証部９０は、パスと判定する。第１図形論理演算処理においてパスと判断された場合、図形検証部９０は、図４（ｄ２）に示す状態での第２図形論理演算処理を行わない。エンドキャップ・ルールにおいては、第１の図形論理演算処理及び第２図形論理演算処理のいずれかを満たせば合格とされるからである。以上述べたように、図形検証部９０は、検証用図形８２を使用することで、変形した配線等においても包含距離ルールのチェック及びエンドキャップ・ルールの検証を簡便に行うことができる。なお、本実施例において、図形検証部９０は、第１図形論理演算処理を行った後、エラーと判断された箇所について第２図形論理演算処理を行うが、第２図形論理演算処理を行った後、エラーと判定された箇所に対して第１図形論理演算処理を行ってもよい。また、第１図形論理演算処理及び第２図形論理演算処理は、基本的には、すべての検証対象箇所について一括して第１図形論理演算処理を行い、その結果エラーとレポートされた箇所に対して第２図形論理演算処理が一括して行われるが、これに限定されるわけではない。
【００５９】
以上説明した図形検証を実行し、第１図形論理演算処理及び第２図形論理演算処理のいずれにおいてもエラーとレポートされた箇所が存在しない場合は、図形検証部９０は、図形検証の結果、レイアウトデータにエラー箇所が存在しないと判定し、レイアウト設計部４０のレイアウトデータ生成部４２にその結果をレポートする。レイアウトデータ生成部４２は、当該結果とステップＳ１０５乃至ステップＳ１０６のＬＶＳ検証の結果とを総合的に判定し、いずれにおいてもエラーがないと判定した場合は、レイアウトデータが完成したと判定し（ステップＳ１１３）、前記レイアウトデータをデータ出力部２００に伝達する。データ出力部２００は、表示装置又はプリンタで構成され、完成したレイアウトデータを表示装置に表示し又はプリントアウトして、前記判定結果を出力する（ステップＳ１１４）。
【００６０】
一方、図形検証を実行し、第１図形論理演算処理及び第２図形論理演算処理の双方において演算処理の結果エラーとなる箇所が存在する場合は、図形検証部９０は、レイアウトデータにエラー箇所が存在すると判定し、レイアウト設計部４０のレイアウトデータ生成部４２にその結果をレポートする（ステップＳ１１１）。
【００６１】
次に、ＤＲＣレイアウト検証及び図形検証による検証の結果、ルール・チェック部７０又は図形検証部９０がエラーとレポートした箇所について、レイアウトデータ作成部４２がレイアウトデータに修正を加え（ステップＳ１１２）、この修正を加えたレイアウトデータについて、論理接続検証部６０、ルール・チェック部７０及び図形検証部９０が、再度ステップＳ１０５乃至ステップＳ１１０を実行する。ステップＳ１０５乃至ステップＳ１１０の修正作業は、ステップＳ１１１においてエラー箇所のレポートがなくなるまで、レイアウト設計部４０、論理接続検証部６０、ルール・チェック部７０及び図形検証部９０が、反復して実行する。この反復した修正作業及び検証作業によって、レイアウトデータが完成した後のフローは、上述したステップＳ１１３乃至ステップＳ１１４と同様である。以上が、本発明の一実施形態に係るレイアウト作成方法である。
【００６２】
以上説明したとおり、包含関係のルールが一律でなく複数存在し、更には例えばエンドキャップ・ルール等の例外的なルールが存在する場合であっても、本発明の一実施形態に係るレイアウト作成方法によれば、上述した図形検証を新たに実行することにより、エンドキャップ・ルール等の検証を簡易に行うことができる。従って、レイアウトデータの作成作業を効率化することができ、製品開発期間の短縮化及び製品開発コストの低減を実現できるという効果が得られる。
【００６３】
また、本実施形態１においては、ＬＶＳ検証と、ＤＲＣレイアウト検証及び図形検証が同時並行して実行されるので、多くの修正箇所がある場合、修正作業とそれに続く検証作業を効率的に行うことができる。従って、全く新しい半導体集積回路を設計する場合等、レイアウトデータの作成とＬＶＳ検証等の各種の検証を繰返し行う必要がある場合に効果がある。
【００６４】
次に、本発明の一実施形態に係るレイアウト作成方法による半導体装置の製造方法について説明する。図１及び図２に示した装置構成及び図３に示した製造工程に基づいて説明する。本発明の一実施形態に係る半導体装置の製造方法は、本実施形態により作成されたレイアウトデータに基づきパターンが形成されたマスクを用いて基板上にパターン転写を行うリソグラフィ工程または電子ビーム等の荷電粒子線を用いる加工装置によりレイアウトデータを基に基板上にパターンを直接描画するリソグラフィ工程を含むものである。上述したレイアウト装置によって、上述したレイアウト作成方法による処理を繰り返して、半導体集積回路のレイアウトデータを作成する（ステップＳ１１４）。前記レイアウトデータを基に、図１及び図２に示したマスク製造装置３００によって、フォトマスク上に前記レイアウトをフォトマスクとして製造する（ステップＳ１１５）。次に、半導体製造装置４００によって、前記レイアウトを前記フォトマスク介して露光により半導体基板上に転写することにより、半導体基板上にレイアウトパターンを形成して、半導体装置を製造し（ステップＳ１１６）、終了する（ステップＳ１１７）。以上によって、本発明の一実施形態に係るレイアウト作成方法により半導体装置が製造できる。なお、本発明の一実施形態に係るレイアウト作成方法による半導体装置の製造方法は、当該レイアウトデータを電子ビーム等の加工装置により基板上に直接描画してパターンを形成するようにしても良い。本発明の一実施形態に係るレイアウト作成方法による半導体装置の製造方法によれば、包含関係のルールが一律でなく複数存在し、エンドキャップ・ルール等の例外的なルールが存在する場合であっても、ＤＲＣレイアウト検証等によって信頼性の高いレイアウトデータが作成できるため、半導体装置の信頼性及び歩留まりを向上させることができる。また、製品開発期間の短縮化及び製品開発コストの低減を実現できるという効果が得られる。
【００６５】
（実施形態２）
上述した実施形態１においては、図３のステップＳ１０５乃至ステップＳ１１０に示したように、ＬＶＳ検証と、ＤＲＣレイアウト検証及びそれに続く図形検証とが同時並行的に行われるが、本発明の一実施形態に係る半導体集積回路のレイアウト作成装置２０及び該レイアウト装置２０を用いたレイアウト作成方法は、これに限定されるわけではない。ＬＶＳ検証と、ＤＲＣレイアウト検証及びそれに続く図形検証とを、一方の検証処理が終了した後に他方の検証処理を行うようにしてもよい。本発明の実施形態２に係る半導体集積回路のレイアウト作成装置２０及びレイアウト作成方法は、ＬＶＳ検証を行った後ＤＲＣレイアウト検証及びそれに続く図形検証を行う、又はＤＲＣレイアウト検証及びそれに続く図形検証を行った後ＬＶＳ検証を行うことを特徴とする。
【００６６】
図５及び図６は、本発明の実施形態２に係るレイアウトデータ作成方法における配線とコンタクトとのレイアウトデータ検証処理の一例を示すフローチャートである。図５においては、ＬＶＳ検証を実行した後ＤＲＣレイアウト検証及びそれに続く図形検証を実行するフローである。一方、図６においては、ＤＲＣレイアウト検証及びそれに続く図形検証を行った後ＬＶＳ検証を行うフローである。図２で示した構成に係る半導体集積回路のレイアウト作成装置２０によるレイアウトデータ検証処理のフローを、図５を基に説明する。
【００６７】
図５において、ステップＳ１００乃至ステップＳ１０４に示すフローは、本発明の実施形態１と同様であるので、説明を省略する。レイアウトデータ検証前処理部４４がステップＳ１０４において図形論理演算等の前処理を行い図形データとして作成したレイアウトデータを、論理接続検証部６０が受け取り、該論理接続検証部６０がＬＶＳ検証を実行する（ステップＳ１０５）。具体的な流れは、上述した本発明の実施形態１と同様であり、素子接続抽出部６２がレイアウトデータからトランジスタ等の素子を抽出し、論理接続復元部６４が前記抽出されたトランジスタ等のデータに基づいてレイアウトデータからトランジスタの接続情報を復元し、論理接続変換部６６がレイアウトデータのゲート・レベルの接続情報をトランジスタ・レベルの接続情報へ変換し、論理接続検証部６８が変換されたトランジスタ・レベルの接続情報と復元されたトランジスタの接続情報とが一致するか否かを照合確認する。
【００６８】
ステップＳ１０５のＬＶＳ検証の結果、トランジスタ・レベルの接続情報と復元された論理回路図のトランジスタの接続情報とが完全に一致する場合には、論理接続検証部６８がレイアウトデータにエラー箇所が存在しないと判定し（ステップＳ１０６）、検証したレイアウトデータをルール・チェック部７０に伝達する。
【００６９】
一方、ステップＳ１０５のＬＶＳ検証の結果、トランジスタ・レベルの接続情報と復元された論理回路図のトランジスタの接続情報とが完全に一致しない場合には、論理接続検証部６８がレイアウトデータにエラー箇所が存在すると判定し（ステップＳ１０６）、レイアウトデータ作成部４２にエラー箇所をレポートする（ステップＳ１１１）。
【００７０】
前記レポートを受けたレイアウトデータ作成部４２は、レイアウトデータに必要な修正を加える（ステップＳ１１２）。以下、レイアウト設計部４０とレイアウト検証部５０の論理接続検証部６０において、上述したステップＳ１０３乃至ステップＳ１０６及びステップＳ１１１乃至ステップＳ１１２を、ステップＳ１０６において論理接続検証部６０がエラーを検出しなくなるまで繰り返す。
【００７１】
以上のＬＶＳ検証処理及びレイアウトデータ作成部４２における修正作業の結果、論理接続検証部６０がレイアウトデータにエラーがないと判定しルール・チェック部７０に伝達した場合、前記判定結果を受けたルール・チェック部７０が、ＤＲＣレイアウト検証を実行する（ステップＳ１０７）。具体的には、レイアウトデータ認識部７２が、検証前処理されて二次元の図形データとして抽出されたレイアウトデータを、レイアウトデータ検証前処理部４４から受け取って認識してルール・チェック部７４に伝達する。ルール・チェック部７４はＤＲＣレイアウト検証を実行し、この図形情報がデザインルールで定めた許容最小値を満たしているか否かを検証する（ステップＳ１０７）。
【００７２】
レイアウトデータから抽出した図形情報における全ての配線の幅及び間隔（ライン・アンド・スペース）等の値が、デザインルールで定めた許容最小値を満足する場合は、ルール・チェック部７４は、レイアウトデータにデザインルールに違反したエラー箇所が存在しないと判定し（ステップＳ１０８）、レイアウトデータがデザインルールに適合しているとレポートしてレイアウトデータ作成部４２に伝達する。この場合は、ステップＳ１０９およびステップＳ１１０に示す図形検証は行われず、前記レポートを受けたレイアウトデータ作成部４２は、ＬＶＳ検証結果と合わせて総合判断し、レイアウトデータが完成したと判定し、完成したレイアウトデータをデータ出力部２００に伝達する（ステップＳ１１３）。以下ステップＳ１１４乃至ステップＳ１１７は、上述した実施形態１と同様であるので、説明を省略する。
【００７３】
一方、前記値がデザインルールで定めた許容最小値を満たさない場合は、ルール・チェック部７４は、レイアウトデータにエラー箇所が存在すると判定し（ステップＳ１０８）、レイアウトデータ作成部４２にエラー箇所をレポートする（ステップＳ１１１）。前記レポートを受けたレイアウトデータ作成部４２は、レイアウトデータに必要な修正を加える（ステップＳ１１２）。以下、レイアウト設計部４０とレイアウト検証部５０の論理接続検証部６０及びルール・チェック部７０において、上述したステップＳ１０３乃至ステップＳ１０８及びステップＳ１１１乃至ステップＳ１１２を、ステップＳ１０８において論理接続検証部６０がエラーを検出しなくなるまで繰り返す。
【００７４】
更に、ＤＲＣレイアウト検証だけではデザインルールを満たしているか否かを判断できない箇所が存在する場合、ルール・チェック部７４は、当該箇所のデータを図形検証部９０に伝達し（ステップＳ１０８）、併せて、当該箇所のデータをレポートしてレイアウトデータ作成部４２に伝達する（ステップＳ１１１）。
【００７５】
以上のＤＲＣレイアウト検証処理の結果、ＤＲＣレイアウト検証だけではデザインルールを満たしているか否かを判断できない箇所が存在すると判定し図形検証部９０に伝達した場合、前記判定結果を受けた図形検証部９０が、図形検証を実行する（ステップＳ１０９）。具体的には、図形検証部９０は、ルール・チェックをパスしたレイアウトデータと、ステップＳ１０３において検証図形生成部８０が生成した検証用図形８２の図形データとを第１図形論理演算処理及び第２図形論理演算処理する。第１図形論理演算処理及び第２図形論理演算処理を行う手順は、上述した実施形態１と同様であるので、説明は省略する。
【００７６】
第１図形論理演算処理及び第２図形論理演算処理の双方においてエラーとレポートされた箇所が存在しない場合は、図形検証部９０は、図形検証の結果レイアウトデータにエラー箇所が存在しないと判定し、レイアウト設計部４０のレイアウトデータ生成部４２にその結果をレポートする。レイアウトデータ生成部４２は、レイアウトデータが完成したと判定し（ステップＳ１１３）、前記レイアウトデータをデータ出力部２００に伝達する。データ出力部２００は、表示装置又はプリンタで構成され、完成したレイアウトデータを表示装置に表示し又はプリントアウトして、前記判定結果を出力する（ステップＳ１１４）。続いて、レイアウトデータに基づいてフォトマスクが製造され（ステップＳ１１５）、さらに製造された当該フォトマスクを使用して半導体装置が製造され（ステップＳ１１６）、実施の形態に係る半導体装置の製造方法が終了する（ステップＳ１１７）。
【００７７】
一方、図形検証を実行し、第１図形論理演算処理及び第２図形論理演算処理の双方において演算処理の結果エラーとなる箇所が存在する場合は、図形検証部９０は、レイアウトデータにエラー箇所が存在すると判定して結果をレイアウトデータ生成部４２にレポートする（ステップＳ１１１）。
【００７８】
前記レポートを受けたレイアウトデータ作成部４２がレイアウトデータに修正を加える（ステップＳ１１２）。この修正を加えたレイアウトデータについて、論理接続検証部６０、ルール・チェック部７０及び図形検証部９０が、再度ステップＳ１０５乃至ステップＳ１１０の検証作業及びステップＳ１１１乃至ステップＳ１１２の修正作業を実行する。前記検証作業及び修正作業は、ステップＳ１１０において図形検証部９０がエラーを検出しなくなるまで繰り返す。最終的にレイアウトデータが完成した後のステップＳ１１３乃至ステップＳ１１７のフローは、上述したとおりであるので説明を省略する。
【００７９】
図６に示すフローは、上述した図５に示すフローと、ＬＶＳ検証とＤＲＣレイアウト検証及び図形検証との実行順番が逆になった例である。検証作業及び修正作業の内容は、上述した内容と同様であるので説明は省略する。本実施形態２は、いずれのフローであっても、ＬＶＳ検証、ＤＲＣレイアウト検証及び図形検証と、検証結果を受けた修正作業を、逐次行うフローである。
【００８０】
以上のようなフローによる本発明の実施形態２に係る半導体集積回路のレイアウト作成装置２０及び該装置を使用したレイアウト作成方法によれば、逐次修正及び検証を行うことができるので、修正箇所が少ない場合に効率的に修正作業及び検証作業を実行できる。
【００８１】
また、本発明の実施形態２に係る半導体集積回路のレイアウト作成装置２０及び該装置を使用したレイアウト作成方法によって、包含関係のルールが一律でなく複数存在し、更には例えばエンドキャップ・ルール等の例外的なルールが存在する場合においても、検証が困難であったエンドキャップ・ルールの検証を簡易に行うことができる。従って、本発明の実施形態２に係るレイアウト作成方法による半導体装置の製造方法によれば、レイアウトデータの作成作業を効率化することができ、製品開発期間の短縮化及び製品開発コストの低減を実現できるという効果が得られる。
【００８２】
（実施形態３）
本発明の実施形態１及び実施形態２においては、上述したように、半導体集積回路のレイアウト設計において、エンドキャップ・ルールが存在する場合でも、ワード線等の配線とコンタクトとの包含距離ルールのチェックを図形検証によって簡易に行うことができる。更に、本発明に係る半導体集積回路のレイアウト作成装置１及び該装置を用いたレイアウト作成方法によれば、コンタクトと拡散層との包含関係の検証も簡易に行うことができる。本発明に係る半導体集積回路のレイアウト作成装置１及び該装置を用いたレイアウト作成方法は、包含関係が成り立つ関係すべての検証に応用できるからである。本発明の実施形態３は、コンタクトと拡散層との包含距離ルールのチェックに応用した実施形態である。
【００８３】
本発明の実施形態３に係る半導体集積回路のレイアウト作成装置１の構成は、論理回路図設計部３０、レイアウト設計部４０、論理接続検証部６０、ルール・チェック部７０、検証図形生成部８０、図形検証部９０及びデータ出力部２００から構成される。また、実施形態１と同様に、レイアウト設計部４０内にレイアウトデータ作成部４２及びレイアウトデータ検証前処理部４４を有してもよい。更に、論理接続検証部６０内に、素子接続抽出部６２、論理接続復元部６４、論理接続変換部６６及び論理接続検証部６８を有してもよいし、ルール・チェック部７０内にレイアウトデータ認識部７２及びルール・チェック部７４を有してもよい。それぞれの構成部品の機能は、上述した実施形態１と同様であるので、説明は省略する。
【００８４】
本実施形態３における検証方法を、図３及び図７を基に説明する、図７は、本発明の実施形態３に係るレイアウト検証方法によるコンタクトと拡散層（ｄｉｆｆｕｓｉｏｎ）との包含関係の検証を示す模式図である。図７において、コンタクト２a〜２ｃと拡散層３との垂直方向の許容最小間隔値がＳ５であり、垂直方向の許容最小間隔値がＳ６である。また、コンタクト２ｄ〜２ｆと拡散層３と垂直方向の許容最小間隔値がＳ７であり、垂直方向の許容最小間隔値がＳ８である。図３において、ステップＳ１０８までは、本発明の実施形態１と同様であるので、説明を省略する。
【００８５】
図３のステップＳ１０９において、検証図形作成部８０が、レイアウトデータ生成部４２から伝達されたデータを基に、検証用の検証図形８２を図形データとして作成し、図形検証部９０に伝達する。ここで、Ｓ５＝Ｓ７且つＳ６＝Ｓ８の場合、検証図形８２は、コンタクト２の垂直方向の辺の長さ及び水平方向の辺の長さを基に作成された図形であり、それぞれの辺を垂直方向にＳ５の２倍、水平方向にＳ６の２倍だけ延長した図形となる。言い換えれば、コンタクト２を垂直方向にＳ５の２倍分太らせ、水平方向にＳ６の２倍分太らせた図形であり、該図形をデータ通りに作成すると図７の検証用図形８２aとなる。
【００８６】
図形検証部９０は、前記検証用図形８２aの中心を、コンタクト２ａ〜２ｆの中心に重ね合わせて、検証用図形８２ａと拡散層３との第１図形論理演算処理を行う。次に前記第１図形論理演算処理でパスしなかったコンタクト２に対して、検証用図形８２ａを９０度回転させた検証用図形８２ｂを重ね合わせて、第２図形論理演算処理を行う（ステップＳ１０９）。図７においては、説明上検証用図形８２ａ及び８２ｂについて各々１つずつ表示しているが、第１図形論理演算処理及び第２図形論理演算処理は、対象となるコンタクトに対してそれぞれ１回ずつ一括して行われる。
【００８７】
上述の例では、Ｓ５＝Ｓ７且つＳ６＝Ｓ８の場合を示したが、微細化に伴い、必ずしもＳ５＝Ｓ７或いはＳ６＝Ｓ８とできない場合が想定される。即ち、コンタクト２ａ〜２ｃに対する包含距離ルールと、コンタクト２ｄ〜２ｆに対する包含距離ルールとが異なる場合である。かかる場合であっても、本発明の一実施形態に係る半導体集積回路のレイアウト作成装置２０及び害装置を用いたレイアウト作成方法によれば、それぞれのコンタクトの辺の長さを垂直方向及び水平方向に許容最小値の２倍分太らせた検証用図形８２を用いて、それぞれのコンタクト２ａ〜２ｆに対して図形検証を行うことで、包含距離ルールのチェックを簡易に行うことができる。
【００８８】
以下、ステップＳ１１０以降のフローは、本発明の実施形態１と同様であるので、説明を省略する。以上のように、本発明の実施形態３においても、検証用図形８２を使用して図形検証を行うことで、検証がかなり困難であった包含距離ルールのチェックを簡易に行うことができる。なお、本発明の実施形態３に係るレイアウト作成方法は、図６に示す方法に限定されるわけでなく、図５及び図６に示すように、ＬＶＳ検証又はＤＲＣレイアウト検証及びそれに続く図形検証のいずれかを先に行って、他方をその後に続けて行ってもよい。検証を連続して行っても、図形検証により簡易に包含距離ルールのチェックを行うことができ、効率的なレイアウト設計が可能となる。また、本発明の実施形態３に係るレイアウト作成方法による半導体装置の製造方法によれば、レイアウトデータの作成作業を効率化することができ、製品開発期間の短縮化及び製品開発コストの低減を実現できるという効果が得られる。
【００８９】
（実施形態４）
本発明に係る半導体集積回路のレイアウト作成装置２０及び該装置を用いたレイアウト作成方法によれば、例えば、ポリシリコンやメタル等の配線と、拡散層と、インプラント領域との関係のように、複合した包含関係が成立する場合であっても、包含距離ルールのチェックを簡易に行うことができる。本発明の実施形態４は、ポリシリコンと拡散層とインプラント領域との複合した包含関係ルールの検証に応用した実施形態である。
【００９０】
本実施形態に係る半導体集積回路のレイアウト作成装置２０は、上述した実施形態１及び実施形態２と同様であるので説明を省略し、前記レイアウト作成装置２０を用いた検証方法について、図３及び図８に基づいて説明する。図８は、本発明の実施形態４に係るレイアウト作成方法によるポリシリコン４と拡散層３とインプラント領域５との包含関係の検証を示す模式図である。
【００９１】
図３のステップＳ１０９において、検証図形作成部８０が、レイアウトデータ生成部４２から伝達されたデータを基に、検証用図形８２を図形データとして作成し、図形検証部９０に伝達する。ここで、本実施形態においては、検証すべき包含関係が２つ存在する。即ち、図８（Ａ）に示すようにポリシリコン４とインプラント領域５との包含関係、及び拡散層３とインプラント領域５との包含関係の２つである。図８（Ａ）において、ポリシリコン４とインプラント領域５との包含関係の許容最小間隔値は、垂直方向がＳ９、水平方向がＳ１１である。また、拡散層３とインプラント領域５との包含関係の許容最小間隔値は、垂直方向がＳ１０、水平方向がＳ１２である。
【００９２】
このように検証すべき包含関係が複数ある場合、本発明の実施形態４に係るレイアウト作成方法においては、検証図形生成部８０が、検証すべき対象ごとに検証用図形８２を生成し、次に、図形検証部９０が図形検証を行う。即ち、図形検証は、検証対象同士の１対１の関係で検証されることになる。従って、図８（Ｂ１）及び図８（Ｂ２）に示すように、まず、図形検証部９０が、ポリシリコン４とインプラント領域５との包含距離ルールのチェックを行い、次に、図８（Ｃ１）及び図８（Ｃ２）に示すように拡散層３とインプラント領域５との包含距離ルールのチェックを行う。このとき、例えば図８（Ｂ１）及び図８（Ｂ２）に示すように、ポリシリコン４とインプラント領域５との包含距離ルールのチェックにおいては、両者の間に拡散層３が存在するが、図形検証部９０は、検証時においてはこの検証の対象外である拡散層３の存在を無視して検証する。図８（Ｂ１）及び図８（Ｂ２）において、拡散層３は、検証時に無視される存在であるため、便宜上破線で示している。拡散層３とインプラント領域５との包含関係の検証を示す図８（Ｃ１）及び図８（Ｃ２）において、ポリシリコン４が破線で示されているのも、同様の理由による。なお、複数の包含関係が存在する場合に、包含する図形が共通であれば、上述した検証用図形８２は同一の図形となるため、複数の包含関係ルールが、一括して図形検証によって検証される場合もある。
【００９３】
検証用図形８２の生成方法は、上述した実施形態１乃至実施形態３と同様であり、検証図形生成部８０が、包含されるべき図形の垂直方向及び水平方向の辺の長さを、それぞれの方向に対する許容最小間隔値の２倍分太らせて、言い換えれば、それぞれの方向に辺の長さを許容最小間隔値の２倍分延長して検証用図形８２を生成する。検証方法は、上述した本発明の実施形態１乃至実施形態３と同様である。まず、図形検証部９０が、第１検証用図形８２ａを所定の方向で重ね合わせて、第１図形論理演算処理し、エラーとなった箇所に対して第２検証用図形８２ｂを重ね合わせて第２図形論理演算処理する。
【００９４】
検証手順は、図８（Ｂ１）及び図８（Ｂ２）に示すように、まず図形検証部９０が、ポリシリコン４とインプラント領域５との包含距離ルールのチェックを行う。図形検証部９０が、第１図形論理演算処理又は第２図形論理演算処理においてすべての検証対象箇所が合格であると判断した場合、図８（Ｃ１）及び図８（Ｃ２）に示すように、続いて図形検証部９０が、拡散層３とインプラント領域５との包含距離ルールのチェックを行う。
【００９５】
一方、ポリシリコン４とインプラント領域５との包含距離ルールのチェックにおいて、図形検証部９０が、検証対象箇所に第１図形論理演算処理及び第２図形論理演算処理の双方でエラーとなる箇所が存在すると判断した場合、図形検証部９０は、エラー箇所をレポートしてレイアウトデータ作成部４２に伝達する（ステップＳ１１１）。レイアウトデータ作成部４２は、必要な修正を加える（ステップＳ１１２）。以下、レイアウト設計部４０、論理接続検証部６０、ルール・チェック部７０及び図形検証部９０が、図形検証部９０でエラーが検出されなくなるまで図３に示すステップＳ１０３乃至ステップＳ１１２を繰り返す。以上のフローは、拡散層３とインプラント領域５との包含距離ルールのチェックにおいても同様である。
【００９６】
図形検証部９０が、拡散層３とインプラント領域５との包含距離ルールのチェックを行って、すべての検証対象箇所が合格であると判断した場合（ステップＳ１１０）、図形検証部９０は、図形検証の結果レイアウトデータにエラー箇所が存在しないと判定し、レイアウト設計部４０のレイアウトデータ生成部４２にその結果をレポートする。レイアウトデータ生成部４２は、レイアウトデータが完成したと判定し（ステップＳ１１３）、前記レイアウトデータをデータ出力部２００に伝達する。データ出力部２００は、表示装置又はプリンタで構成され、完成したレイアウトデータを表示装置に表示し又はプリントアウトして、前記判定結果を出力する（ステップＳ１１４）。続いて、レイアウトデータに基づいてフォトマスクが製造され（ステップＳ１１５）、さらに製造された当該フォトマスクを使用して半導体装置が製造され（ステップＳ１１６）、実施の形態の係る半導体装置の製造方法が終了する（ステップＳ１１７）。
【００９７】
拡散層３とインプラント領域５との包含距離ルールのチェックを行って、図形検証部９０が、検証対象箇所に第１図形論理演算処理及び第２図形論理演算処理の双方においてエラーとなる箇所が存在すると判断した場合、ステップＳ１１０においてエラーが検出されなくなるまで、上述したステップＳ１０３乃至ステップＳ１１２を繰り返す。
【００９８】
以上説明したように、本発明の実施形態４においても、検証用図形８２を使用して、図形検証を行うことで、検証がかなり困難であった包含距離ルールのチェックを簡易に行うことができる。なお、本発明の実施形態４に係る検証方法は、実施形態３と同様に、ＬＶＳ検証と、ＤＲＣレイアウト検証及びそれに続く図形検証とを、同時並行して行ってもよいし、いずれかの検証を先に行って、その後続けて他の検証を行ってもよい。いずれにおいても、図形検証により簡易に包含距離ルールのチェックを行うことができ、効率的なレイアウト設計が可能となる。また、本発明の実施形態４に係るレイアウト作成方法による半導体装置の製造方法によれば、レイアウトデータの作成作業を効率化することができ、製品開発期間の短縮化及び製品開発コストの低減を実現できるという効果が得られる。
【００９９】
以上説明したとおり、上述した本発明の実施形態１乃至実施形態４に係るレイアウト作成方法によれば、半導体集積回路の仕様情報に基づいて論理回路図を作成し、前記論理回路図に基づいて、レイアウトデータ及び該レイアウトデータが予め定められた設計ルールを満たしているかを検証するための検証用図形作成データを作成し、前記レイアウトデータにおいて前記論理回路図の素子及び素子間の接続が正確に実現されているか否かを照合確認し、前記レイアウトデータが設計ルールを満たすか否かを照合確認し、前記レイアウトデータが設計ルールを満たすか否かを判断できなかった箇所について前記検証用図形作成データに基づいて作成された検証用図形を所定の方向で重ね合わせて図形論理演算処理を行って該箇所が設計ルールを満たすか否かを照合確認し、前記図形論理演算処理にて不合格であって箇所に対して更に前記検証用図形を前記所定の方向に対して９０度回転させたうえで重ね合わせて図形論理演算処置を行って該箇所が設計ルールを満たすか否かを照合確認し、前記それぞれの照合確認において合格と判定されるまで前記それぞれの処理を繰り返して半導体集積回路のレイアウトを作成し、前記レイアウトを露光マスク上に形成し、前記レイアウトを前記露光マスクを介して半導体基板上に転写することにより半導体基板にレイアウトパターンを形成する工程を含む半導体装置の製造方法が提供される。
【図面の簡単な説明】
【０１００】
【図１】本発明の一実施形態に係る半導体集積回路のレイアウト作成装置２０の構成例を示すブロック図である。
【図２】本発明の一実施形態に係る半導体集積回路のレイアウト作成装置２０におけるデータの流れを示す図である。
【図３】本発明の一実施形態に係るレイアウトデータ作成方法における配線とコンタクトとのレイアウトデータ検証処理の一例を示すフローチャートである。
【図４】本発明の一実施形態に係るレイアウトデータ作成方法における配線１とコンタクト２との包含関係の検証に適用されるルール及び生成される検証用図形８２を示す図である。
【図５】本発明の一実施形態に係るレイアウトデータ作成方法における配線とコンタクトとのレイアウトデータ検証処理の一例を示すフローチャートである。
【図６】本発明の一実施形態に係るレイアウトデータ作成方法における配線とコンタクトとのレイアウトデータ検証処理の一例を示すフローチャートである。
【図７】本発明の一実施形態に係るレイアウト検証方法によるコンタクトと拡散層との包含関係の検証を示す模式図である。
【図８】本発明の一実施形態に係るレイアウト検証方法によるポリシリコンと拡散層とインプラント領域との包含関係の検証を示す模式図である。
【図９】回路図の一部を構成するＭＯＳトランジスタ１００のレイアウトの一例の断面図及び回路図例である。
【図１０】図９に示したＭＯＳトランジスタ１００のワード線１０３及びＭＯＳトランジスタ１００の活性領域１０１、ゲート配線１０２、コンタクト１０４ａ〜１０４ｄのみを抜き出して模式的に示した図である。
【図１１】半導体集積回路のレイアウトデータ作成方法のフローチャートの一例を示す図である。
【図１２】ＤＲＣのチェック項目を模式的に示した図である。
【図１３】ＤＲＣの図形チェックでメタル配線とコンタクトの間隔値をチェックする場合の模式図である。
【符号の説明】
【０１０１】
１：配線
２、２ａ、２ｂ、２ｃ、２ｄ、２ｅ、２ｆ：コンタクト
３：拡散層
４：ポリシリコン
５：インプラント領域
１０：半導体集積回路仕様情報
２０：レイアウト作成装置
３０：論理回路図設計部
４０：レイアウト設計部
５０：レイアウト検証部
６０：論理接続検証部
７０：ルール・チェック部
８０：検証図形生成部
８２、８２ａ、８２ｂ:検証用図形
９０：図形検証部
１００：ＭＯＳトランジスタ
１０１：活性領域
１０２：ゲート配線
１０３ａ、１０３ｂ、１０３ｃ：ワード線
１０４ａ、１０４ｂ、１０４ｃ、１０４ｄ：コンタクト
２００：データ出力部
３００：マスク製造装置
４００：半導体製造装置
【図１】
2008262356.tif 000003
【図２】
2008262356.tif 000004
【図３】
2008262356.tif 000005
【図５】
2008262356.tif 000006
【図６】
2008262356.tif 000007
【図７】
2008262356.tif 000008
【図８】
2008262356.tif 000009
【図９】
2008262356.tif 000010
【図１０】
2008262356.tif 000011
【図１１】
2008262356.tif 000012
【図１２】
2008262356.tif 000013
【図１３】
2008262356.tif 000014
【図４】
2008262356.tif 000015