(57)【要約】【課題】半導体基板に形成される感温ダイオードに高周波ノイズが作用した場合に、そのノイズの除去性能を向上すること。【解決手段】半導体基板１の厚さ方向に重なるように、感温ダイオード８とコンデンサ４とを形成した。これにより、コンデンサ４を感温ダイオード８に接続したときの配線長を極力短くすることが可能となる。その結果、配線のインダクタンス成分の影響をほぼ受けることなく、コンデンサ４によって感温ダイオード８に作用する高周波ノイズを精度良く低減することができる。【選択図】図１
2008211061.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成され、順方向における電流値と電圧値との関係が温度に応じて変化する感温ダイオードと、
前記半導体基板の厚さ方向において、前記感温ダイオードと重なる位置に形成され、前記感温ダイオードと接続されることによって、前記感温ダイオードに作用するノイズを低減するコンデンサと
を備えることを特徴とする半導体装置。
【請求項２】
前記コンデンサは、前記半導体基板表層の半導体領域を一方の電極とし、前記半導体基板の表面に設けられた絶縁膜上に形成される導電膜を他方の電極として構成され、
前記感温ダイオードは、前記他方の電極としての導電膜上に、絶縁膜を介して形成された多結晶シリコン層に選択的に不純物を注入して形成されることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体基板にはＭＯＳトランジスタも形成されており、前記コンデンサの他方の電極となる導電膜は、前記ＭＯＳトランジスタのゲート電極の直下まで延在するように形成されることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記半導体基板は、ＳＯＩ基板であって、当該ＳＯＩ基板は、埋め込み絶縁膜に達するトレンチに絶縁膜が形成されることにより、埋め込み絶縁膜とトレンチにより囲まれる島領域と、その周囲の領域とが絶縁分離されており、
前記コンデンサは、前記島領域を一方の電極とし、前記島領域の周囲の領域を他方の電極として構成され、
前記感温ダイオードは、前記ＳＯＩ基板上に、絶縁膜を介して形成された多結晶シリコン層に選択的に不純物を注入して形成されることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記コンデンサは、前記半導体基板の表面に絶縁膜を介して形成された第１の導電膜を一方の電極とし、その第１の導電膜上に絶縁膜を介して形成された第２の導電膜を他方の電極として構成され、
前記感温ダイオードは、前記第２の導電膜上に、絶縁膜を介して形成された多結晶シリコン層に選択的に不純物を注入して形成されることを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記半導体基板表層の半導体領域に少なくとも１つのトレンチが形成され、当該トレンチの内壁には絶縁膜が形成されるとともに、当該絶縁膜が形成されたトレンチ内には導電体が充填されることにより、前記コンデンサは、前記導電体を一方の電極とし、前記半導体基板表層の半導体領域を他方の電極として構成され、
前記感温ダイオードは、前記半導体基板上に、絶縁膜を介して形成された多結晶シリコン層に選択的に不純物を注入して形成されることを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記感温ダイオードは、前記半導体基板上に、絶縁膜を介して形成された多結晶シリコン層に選択的に不純物を注入して形成され、
前記コンデンサは、前記感温ダイオードの形成領域上に搭載されるチップコンデンサからなることを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、温度検出部を備えた半導体装置に関する。
【背景技術】
【０００２】
従来、例えば特許文献１に、温度検出センサを備えた半導体装置が開示されている。この半導体装置は、電力用半導体素子を備え、この電力用半導体素子の熱破壊防止のため、電力用半導体素子の近傍にダイオードからなる温度検出用センサを形成する。
【０００３】
このような構成において、温度検出センサに高周波ノイズ等が作用すると、温度検出センサの信号に基づく温度の検出精度が低下する。そのため、温度検出用センサと、当該温度検出用センサの信号を検出する検出回路とを電気的に接続する、往路と帰路とで構成される電流経路にキャパシタとインダクタからなるＬＣローパスフィルタを接続して、高周波ノイズをカットオフするようにしている。
【特許文献１】特開２００２−１６４５０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した特許文献１に記載の半導体装置の構成では、温度検出センサとＬＣローパスフィルタ及び検出回路とが比較的離れた位置に形成され、その間を中継リード部などの配線によって接続している。このため、少なからず配線のインダクタンス成分の影響を受け、その結果、温度検出センサに作用した高周波ノイズを精度良く除去することができないおそれがある。
【０００５】
本願発明は、上述した点に鑑みてなされたものであり、半導体基板に形成される感温ダイオードに高周波ノイズが作用した場合に、そのノイズの除去性能を向上した半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、請求項１に記載の半導体装置は、
半導体基板上に形成され、順方向における電流値と電圧値との関係が温度に応じて変化する感温ダイオードと、
半導体基板の厚さ方向において、感温ダイオードと重なる位置に形成され、感温ダイオードと接続されることによって、当該感温ダイオードに作用するノイズを低減するコンデンサとを備えることを特徴とする。
【０００７】
このように請求項１に記載の半導体装置では、半導体基板の厚さ方向に重なるように、感温ダイオードとコンデンサとを形成した。これにより、コンデンサを感温ダイオードに接続したときの配線長を極力短くすることが可能となる。その結果、配線のインダクタンス成分の影響をほぼ受けることなく、コンデンサによって感温ダイオードに作用する高周波ノイズを精度良く低減することができる。
【０００８】
また、感温ダイオードとコンデンサとを、半導体基板の厚さ方向において重なる位置に形成することにより、半導体基板における感温ダイオードとコンデンサとの形成領域を小さくすることができ、半導体基板の小型化やその他の素子の実装密度の向上などを図ることが可能になる。
【０００９】
請求項２に記載したように、コンデンサは、半導体基板表層の半導体領域を一方の電極とし、前記半導体基板の表面に設けられた絶縁膜上に形成される導電膜を他方の電極として構成され、感温ダイオードは、他方の電極としての導電膜上に、絶縁膜を介して形成された多結晶シリコン層に選択的に不純物を注入して形成することができる。これにより、半導体基板の厚さ方向において重なる位置に、コンデンサと感温ダイオードを形成することができる。
【００１０】
請求項３に記載したように、半導体基板にはＭＯＳトランジスタも形成されている場合には、コンデンサの他方の電極となる導電膜が、ＭＯＳトランジスタのゲート電極の直下まで延在するように形成されても良い。これにより、電極面積を増やして大きなコンデンサ容量を確保しやすくなる。
【００１１】
また、請求項４に記載したように、半導体基板は、ＳＯＩ基板であって、当該ＳＯＩ基板は、埋め込み絶縁膜に達するトレンチに絶縁膜が形成されることにより、埋め込み絶縁膜とトレンチにより囲まれる島領域と、その周囲の領域とが絶縁分離されており、コンデンサは、島領域を一方の電極とし、島領域の周囲の領域を他方の電極として構成され、感温ダイオードは、ＳＯＩ基板上に、絶縁膜を介して形成された多結晶シリコン層に選択的に不純物を注入して形成されても良い。
【００１２】
また、請求項５に記載したように、コンデンサは、半導体基板の表面に絶縁膜を介して形成された第１の導電膜を一方の電極とし、その第１の導電膜上に絶縁膜を介して形成された第２の導電膜を他方の電極として構成され、感温ダイオードは、第２の導電膜上に、絶縁膜を介して形成された多結晶シリコン層に選択的に不純物を注入して形成されても良い。
【００１３】
また、請求項６に記載したように、半導体基板表層の半導体領域に少なくとも１つのトレンチが形成され、当該トレンチの内壁には絶縁膜が形成されるとともに、当該絶縁膜が形成されたトレンチ内には導電体が充填されることにより、コンデンサは、その導電体を一方の電極とし、半導体基板表層の半導体領域を他方の電極として構成され、感温ダイオードは、半導体基板上に、絶縁膜を介して形成された多結晶シリコン層に選択的に不純物を注入して形成されても良い。
【００１４】
さらに、請求項７に記載するように、感温ダイオードは、半導体基板上に、絶縁膜を介して形成された多結晶シリコン層に選択的に不純物を注入して形成され、コンデンサは、感温ダイオードの形成領域上に搭載されるチップコンデンサであっても良い。
【００１５】
請求項４から請求項７に記載したいずれの構成によっても、半導体基板の厚さ方向において重なる位置に、コンデンサと感温ダイオードを形成することができる。
【発明を実施するための最良の形態】
【００１６】
（第１実施形態）
以下、本発明の第１実施形態による半導体装置について、図面に基づいて説明する。図１（ａ）は、本実施形態による半導体装置の構成を示す断面図であり、図１（ｂ）は、半導体装置における等価回路を示す回路図である。
【００１７】
図１（ｂ）に示すように、本実施形態による半導体装置は、感温ダイオード８を備えている。この感温ダイオード８は、順方向における電流値と電圧値との関係が温度に応じて変化する温度特性を有している。感温ダイオード８には、図示しない定電流源からの定電流が順方向に流れるように、定電流源が接続されている。従って、定電流が順方向に流されているときの感温ダイオード８における電圧降下の変動を、図示しないコンパレータ等を用いて判定することにより、感温ダイオード８の周囲の温度を検出することができる。
【００１８】
本実施形態の半導体装置は、このような感温ダイオード８と並列に、コンデンサ４が接続されるように構成されている。このため、例えば感温ダイオード８が、電力用スイッチング素子の熱破壊防止などのため、電力用スイッチング素子の近傍に配置された場合に、その電力用スイッチング素子のスイッチング動作による高周波ノイズが感温ダイオード８に作用しても、その高周波ノイズをコンデンサ４によって低減することができる。
【００１９】
特に、本実施形態では、図１（ａ）に示すように、感温ダイオード８とコンデンサ４とを半導体基板１の厚さ方向において重なる位置に形成した。このため、感温ダイオード８とコンデンサ４とを接続するための配線長を極力短くすることが可能となる。この結果、両者を接続する配線のインダクタンス成分の影響をほぼ受けることなく、コンデンサ４によって感温ダイオード８に作用する高周波ノイズを精度良く低減することができる。
【００２０】
また、感温ダイオード８とコンデンサ４とを、半導体基板１の厚さ方向において重なる位置に形成することにより、半導体基板１における感温ダイオード８とコンデンサ４との形成領域を小さくすることができ、半導体基板１の小型化やその他の素子の実装密度の向上などを図ることが可能になる。
【００２１】
以下、図１（ａ）に基づいて、本実施形態による半導体装置の構成について説明する。図１（ａ）において、１は、例えば単結晶シリコンからなる半導体基板であり、この半導体基板１上に、コンデンサ４及び感温ダイオード８が形成される。
【００２２】
半導体基板１の表面には、当該半導体基板１を熱酸化することによって、絶縁膜としての酸化ケイ素膜（ＳｉＯ２膜）３が形成されている。この酸化ケイ素膜３上には、例えば多結晶シリコンからなる導電膜２が形成されている。このような構造により、半導体基板１の表層の半導体領域を一方の電極とし、導電膜２を他方の電極とし、その間の酸化ケイ素膜３を誘電体とするコンデンサ４が構成される。
【００２３】
なお、図１（ａ）には図示していないが、半導体基板１表層の半導体領域を、コンデンサ４の一方の電極として利用するので、その半導体領域は、ＰＮ接合分離により、その周囲の半導体領域と絶縁分離されている。
【００２４】
このようなコンデンサ４を覆うように、酸化ケイ素膜５が形成され、その上部に形成される感温ダイオード８との絶縁を図っている。
【００２５】
感温ダイオード８は、酸化ケイ素膜５上に形成されたＰ型多結晶シリコン層６とＮ型多結晶シリコン層７とから構成される。この感温ダイオード８は、例えば、以下に説明する方法によって形成することができる。まず、酸化ケイ素膜５上に、多結晶シリコンを例えばＣＶＤ法により堆積させ、堆積された多結晶シリコン層をエッチングにより矩形状にパターニングする。次に、パターニングされた多結晶シリコン層の表面に熱酸化膜を形成する。そして、レジスト塗布、露光処理、レジストの選択的除去、及びイオン注入という一連の工程をそれぞれ行い、多結晶シリコン内にＰ型の不純物が注入されたＰ型領域とＮ型の不純物が注入されたＮ型領域とを形成する。その後、不活性ガス雰囲気において熱処理を行なうことにより、多結晶シリコン中に注入された不純物濃度を均一化させる。
【００２６】
このような工程により、Ｐ型多結晶シリコン層６とＮ型多結晶シリコン層７とからなる感温ダイオード８が形成される。なお、図１においては、多結晶シリコン層の表面に形成された熱酸化膜の図示を省略している。
【００２７】
次に、感温ダイオード８上に、層間絶縁膜として、ＢＰＳＧ膜９を形成する。さらに、このＢＰＳＧ膜９及び酸化ケイ素膜５に、半導体基板１表層の半導体領域、導電膜２、Ｐ型多結晶シリコン層６及びＮ型多結晶シリコン層７のそれぞれに達する開口部を形成した状態で、電極１０ａ，１０ｂを形成する。これらの電極１０ａ，１０ｂは、例えばアルミニウムからなり、上述した開口部を介して、半導体基板１表層の半導体領域、導電膜２、Ｐ型多結晶シリコン層６及びＮ型多結晶シリコン層７とそれぞれ接触し、電気的に導通している。
【００２８】
これにより、電極１０ａ、１０ｂは、外部回路に対する感温ダイオード８の接続端子として機能する以外に、感温ダイオード８とコンデンサ４とを並列接続するための配線としても機能する。このように、電極１０ａ、１０ｂによって感温ダイオード８とコンデンサ４とを接続しているため、その接続に必要な配線長を極めて短くすることができる。従って、両者を接続する配線のインダクタンス成分の影響をほぼ受けることなく、感温ダイオード８に作用する高周波ノイズをコンデンサ４によって精度良く低減することができるようになる。
【００２９】
（第２実施形態）
次に、本発明の第２実施形態による半導体装置について説明する。上述した第１実施形態では、半導体基板１として、単結晶シリコンからなる半導体基板を用いていた。それに対して、本実施形態では、図２に示すように、半導体基板として、内部に絶縁膜としての酸化ケイ素膜１２ａが形成され、その酸化ケイ素膜１２ａ上に半導体膜１１ａが形成された、いわゆるＳＯＩ基板を用いる。
【００３０】
このようなＳＯＩ基板において、貼り合わせにより内部に埋め込まれた酸化ケイ素膜１２ａに達するように、かつ、酸化ケイ素膜１２ａ上の半導体膜１１ａの全周を取り囲むようにトレンチが形成され、そのトレンチの側壁には絶縁幕１２ｂが形成される。この絶縁膜１２ｂとして、例えば熱酸化、ＣＶＤあるいはスパッタ等によって形成可能な酸化ケイ素膜を用いることができる。また、その絶縁膜１２ｂとしては、窒化ケイ素膜を用いることも可能であるし、酸化ケイ素膜と窒化ケイ素膜との複合膜であっても良い。
【００３１】
このような構成により、酸化ケイ素膜１２ａ上の半導体膜１１ａは、酸化ケイ素膜１２ａとトレンチ内の絶縁膜１２ｂとによって、その周囲の半導体領域１１から電気的に絶縁された島領域となる。
【００３２】
このような構造により、ＳＯＩ基板の表層の半導体膜１１ａを一方の電極とし、その半導体膜１１ａと酸化ケイ素膜１２ａを挟んで対向する半導体領域１１を他方の電極とし、その間の酸化ケイ素膜１２ａを誘電体とするコンデンサ１４が構成される。
【００３３】
トレンチの側壁に絶縁膜１２ｂを形成した後には、トレンチの中央に残される空洞部を、例えば多結晶シリコン１３などの導体によって埋め戻し、半導体基板の平坦性を確保しておく。なお、この多結晶シリコン１３は、半導体領域１１と、後述する感温ダイオード１８のＮ型多結晶シリコン層１７とを接続する配線の一部として機能する。そのため、トレンチの少なくとも一部は、側壁に形成される絶縁膜１２ｂが酸化ケイ素膜１２ａと接しつつ、その中央の空洞部が酸化ケイ素膜１２ａの形成領域から外れる位置に形成される。そして、トレンチの側壁に絶縁膜１２ｂが形成された後、そのトレンチの底部の絶縁膜１２ｂをエッチングにより除去し、その後、多結晶シリコン１３によって埋め戻す。これにより、多結晶シリコン１３と半導体領域１１との電気的導通を確保することができる。
【００３４】
ＳＯＩ基板の表面には、酸化ケイ素膜１５が形成され、この酸化ケイ素膜１５上に、上述した第１実施形態の感温ダイオード８と同様の構成を有する感温ダイオード１８が形成される。すなわち、感温ダイオード１８が、酸化ケイ素膜１５上に形成されたＰ型多結晶シリコン層１６とＮ型多結晶シリコン層１７とから構成されている。この感温ダイオード１８上には、層間絶縁膜としてのＢＰＳＧ膜１９及び電極２０ａ，２０ｂが形成されている。
【００３５】
電極２０ａは、ＢＰＳＧ膜１９に形成した開口部を介してＮ型多結晶シリコン層１７に接しており、酸化ケイ素膜１５に形成した開口部を介してトレンチ内の多結晶シリコン１３に接している。この結果、Ｎ型多結晶シリコン層１７とＳＯＩ基板の半導体領域１１とが、電極２０ａ及び多結晶シリコン１３を介して電気的に導通される。また、電極２０ｂは、ＢＰＳＧ膜１９に形成した開口部を介してＰ型多結晶シリコン層１６に接しており、酸化ケイ素膜１５に形成した開口部を介してＳＯＩ基板表層に設けられた半導体膜１１ａに接している。これにより、Ｐ型多結晶シリコン層１６と半導体膜１１ａとが、電極２０ｂを介して電気的に導通される。
【００３６】
従って、本実施形態による半導体装置においても、上述した第１実施形態と同様に、半導体基板の厚さ方向において重なる位置にコンデンサ１４と感温ダイオード１８とを形成しつつ、コンデンサ１４と感温ダイオード１８とを極めて短い配線長にて並列接続することが可能になる。
【００３７】
（第３実施形態）
次に本発明の第３実施形態による半導体装置について説明する。上述した第１実施形態では、半導体基板１表層の半導体領域をコンデンサ４の一方の電極として利用するものであった。それに対して、本実施形態では、図３に示すように、半導体基板２１上に層間絶縁膜２２ｃを介して一対の電極２２ａ，２２ｂを対向するように配置することにより、コンデンサ２４を形成するものである。
【００３８】
すなわち、図３に示すように、コンデンサ２４は、半導体基板２１表面に設けられた絶縁膜（ＳｉＯ２膜など）２３上に形成され、多結晶シリコンやアルミニウム配線層等の導電体からなる一対の下部電極２２ａ及び上部電極２２ｂを備えている。この一対の下部電極２２ａ及び上部電極２２ｂの間には、誘電体として機能する層間絶縁膜（例えば酸化ケイ素膜）２２ｃが設けられる。
【００３９】
なお、本実施形態においても、コンデンサ２４上に感温ダイオード２８が形成されるが、その感温ダイオード２８の構造は、前述した第１実施形態と同様であるため説明を省略する。また、感温ダイオード２８とコンデンサ２４とが、電極３０ａ，３０ｂによって並列接続されることも、前述した第１実施形態と同様である。
【００４０】
このようにしてコンデンサ２４を形成しても、コンデンサ２４と感温ダイオード２８とを半導体基板２１の厚さ方向に重なるように配置することができ、コンデンサ２４と感温ダイオード２８とを極めて短い配線長にて並列接続することができる。その結果、コンデンサ２４によって、感温ダイオード２８に作用する高周波ノイズを効果的に低減することができる。
【００４１】
（第４実施形態）
次に本発明の第４実施形態による半導体装置について説明する。本実施形態による半導体装置では、図４に示すように、半導体基板３１表層の半導体領域に複数のトレンチを形成し、そのトレンチ内に埋め込んだ導電体３２ｂと、半導体基板３１の半導体領域とを一対の電極としてコンデンサ３４を形成するものである。以下、本実施形態による半導体装置の構成を説明する
図４において、半導体基板３１の表面から複数のトレンチを形成し、その複数のトレンチの内壁に絶縁膜３３ｂを形成する。この絶縁膜１２ｂとしては、第２実施形態と同様に、酸化ケイ素膜や窒化ケイ素膜、あるいは、酸化ケイ素膜と窒化ケイ素膜との複合膜を用いることができる。
【００４２】
トレンチの内壁に絶縁膜３３ｂを形成した後には、トレンチの中央に残される空洞部を、例えば多結晶シリコンなどの導電体によって埋め戻し、半導体基板の平坦性を確保しつつ、トレンチ内に導電体３２ｂを形成する。その後、半導体基板３１の表面を熱酸化するなどして、半導体基板３１の表面に絶縁膜を形成する。
【００４３】
そして、上述したトレンチ形成部位に対応して、トレンチ内の導電体３２ｂが露出されるように、絶縁膜に開口部を形成する。この状態において、さらに多結晶シリコンなどの導電体を半導体基板３１上に堆積させ、絶縁膜に形成した開口部を充填しつつ、絶縁膜上に導電膜３２ａを形成する。これにより、導電膜３２ａを介して、各トレンチ内の導電体３２ｂが電気的に導通される。その後、導電膜３２ａ上に、参加ケイ素膜などの絶縁膜３５を形成した後、その絶縁膜上に、第１実施形態と同様の構成の感温ダイオード３８を形成する。
【００４４】
この感温ダイオード３８の電極４０ａは、ＢＰＳＧ膜３９に形成した開口部を介してＮ型多結晶シリコン層３７に接し、絶縁膜３５に形成した開口部を介して半導体基板３１の半導体領域に接することにより、それぞれと電気的に導通する。また、電極４０ｂは、ＢＰＳＧ膜１９に形成した開口部を介してＰ型多結晶シリコン層３６に接し、絶縁膜３５に形成した開口部を介して導電膜３２ａに接することにより、それぞれと電気的に導通する。
【００４５】
従って、本実施形態による半導体装置においても、上述した第１実施形態と同様に、半導体基板の厚さ方向において重なる位置にコンデンサ３４と感温ダイオード３８とを形成しつつ、コンデンサ３４と感温ダイオード３８とを極めて短い配線長にて並列接続することが可能になる。なお、図４に示す例では、コンデンサ容量を稼ぐために複数のトレンチを形成しているが、トレンチの数は１つであっても良い。
【００４６】
（第５実施形態）
次に本発明の第５実施形態による半導体装置について説明する。本実施形態による半導体装置は、図５に示すように、第１実施形態と同様の構成によって、コンデンサ４４及び感温ダイオード４８が構成されている。
【００４７】
すなわち、コンデンサ４４は、半導体基板４１の半導体領域を一方の電極とし、導電膜４２を他方の電極とし、その間の絶縁膜４３を誘電体として構成される。また、感温ダイオード４８は、コンデンサ４４上に絶縁膜４５を介して形成されたＰ型多結晶シリコン層４６とＮ型多結晶シリコン層４７とによって構成されている。
【００４８】
本実施形態による半導体装置が、第１実施形態による半導体装置と異なる点は、導電膜４２が、感温ダイオード４８の下部領域のみでなく、隣接して形成されたＭＯＳトランジスタ素子のゲート電極５１の下部領域まで延在するように形成されていることである。
【００４９】
このように、半導体基板にＭＯＳトランジスタ素子も形成される場合には、コンデンサの一方の電極となる導電膜４２を、ＭＯＳトランジスタ素子のゲート電極５１の直下まで延在させるように構成すると、電極面積を増やして大きなコンデンサ容量を確保しやすくなる。
【００５０】
（第６実施形態）
次に本発明の第６実施形態による半導体装置について説明する。本実施形態による半導体装置は、図６に示すように、まず、半導体基板６１上に感温ダイオード６８を形成し、その上方に、チップコンデンサ６４を搭載したものである。
【００５１】
すなわち、図６において、感温ダイオード６８の電極７０ａ，７０ｂに対して、半田などの接合部在を介して、チップコンデンサ６４の電極が接合される。このような構成によっても、感温ダイオード６８とチップコンデンサ６４とを極力短い配線長で並列接続することができる。
【００５２】
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することができる。
【００５３】
例えば、上述した各実施形態では、１個の感温ダイオードに対して１個のコンデンサを並列接続する例について説明したが、感温ダイオードとコンデンサとの接続状態は、このような例に限定されない。
【００５４】
例えば図７（ａ）に示すように、感温ダイオードの出力側において、その出力側をコンデンサを介して接地するように、感温ダイオードとコンデンサとを接続しても良い。さらに、コンデンサを感温ダイオードの入力側を接地するように設けても良い。
【００５５】
また、図７（ｂ）に示すように、複数の感温ダイオードを直列に接続しつつ、その出力側（又は入力側）をコンデンサを介して接地するように、感温ダイオードとコンデンサとを接続しても良い。
【００５６】
さらに、図７（ｃ）に示すように、直列に接続された複数の感温ダイオードに対して、個々の感温ダイオードに対して並列接続されるように、感温ダイオードと同数のコンデンサを接続しても良い。
【００５７】
また、図７（ｄ）に示すように、直列に接続された複数の感温ダイオードのそれぞれの入力側及び出力側を、複数のコンデンサによって接地するようにしても良いし、図７（ｅ）に示すように、直列に接続された複数の感温ダイオードのそれぞれの入力側及び出力側を、複数のコンデンサを介して共通線に接続するようにしても良い。
【００５８】
図７（ａ）〜（ｅ）のいずれの接続形態によっても、高周波ノイズが感温ダイオードに作用しても、コンデンサによってその高周波ノイズを低減することができる。
【図面の簡単な説明】
【００５９】
【図１】（ａ）は、第１実施形態による半導体装置の構成を示す断面図であり、（ｂ）は、半導体装置における等価回路を示す回路図である。
【図２】第２実施形態による半導体装置の構成を示す断面図である。
【図３】第３実施形態による半導体装置の構成を示す断面図である。
【図４】第４実施形態による半導体装置の構成を示す断面図である。
【図５】第５実施形態による半導体装置の構成を示す断面図である。
【図６】第６実施形態による半導体装置の構成を示す断面図である。
【図７】（ａ）〜（ｅ）は、感温ダイオードとコンデンサとの各種の接続形態を説明するための回路図である。
【符号の説明】
【００６０】
１  半導体基板
２  導電膜
３  酸化ケイ素膜
４  コンデンサ
５  酸化ケイ素膜
６  Ｐ型多結晶シリコン層
７  Ｎ型多結晶シリコン層
８  感温ダイオード
９  ＢＰＳＧ膜
１０ａ，１０ｂ  電極
【図１】
2008211061.tif 000003
【図２】
2008211061.tif 000004
【図３】
2008211061.tif 000005
【図４】
2008211061.tif 000006
【図５】
2008211061.tif 000007
【図６】
2008211061.tif 000008
【図７】
2008211061.tif 000009