(57)【要約】【課題】相互変調歪みが低減された増幅素子及び増幅回路を提供する。【解決手段】第１のバイポーラトランジスタと、前記第１のバイポーラトランジスタのコレクタとエミッタとの間に並列接続され、ｐｎ接合方向が同一となるように複数のダイオードが直列接続された過渡電流バイパス回路と、を備え、前記ダイオードの導電層のうち前記エミッタと接続される側の導電型は前記エミッタの導電型と同一であることを特徴とする増幅素子が提供される。【選択図】図１
2008236211.tif 000002
【特許請求の範囲】
【請求項１】
第１のバイポーラトランジスタと、
前記第１のバイポーラトランジスタのコレクタとエミッタとの間に並列接続され、ｐｎ接合方向が同一となるように複数のダイオードが直列接続された過渡電流バイパス回路と、
を備え、
前記ダイオードの導電層のうち前記エミッタと接続される側の導電型は前記エミッタの導電型と同一であることを特徴とする増幅素子。
【請求項２】
第１のバイポーラトランジスタと、
前記第１のバイポーラトランジスタのコレクタとエミッタとの間に並列接続され、複数のダイオードと、前記第１のバイポーラトランジスタと同一導電型の第２のバイポーラトランジスタと、を含む過渡電流バイパス回路と、
を備え、
前記過渡電流バイパス回路において、前記第２のバイポーラトランジスタのコレクタとベースとの間に、ｐｎ接合方向が同一となるように直列接続された前記複数のダイオードが並列接続され、
前記ダイオードの導電層のうち前記第１及び第２のバイポーラトランジスタのコレクタと接続される側の導電型は、前記コレクタの導電型とは逆とされ、  
前記第１及び第２のバイポーラトランジスタのエミッタは、共通に接続されたことを特徴とする増幅素子。
【請求項３】
請求項１記載の増幅素子を備え、
前記複数のダイオードの順方向降下電圧の和は、前記第１のバイポーラトランジスタの前記コレクタと前記エミッタとの間に印加される直流電圧よりも高いことを特徴とする増幅回路。
【請求項４】
請求項２記載の増幅素子を備え、
前記複数のダイオードの順方向降下電圧及び前記第２のバイポーラトランジスタのベース・エミッタ間電圧の和は、前記第１のバイポーラトランジスタの前記コレクタと前記エミッタとの間に印加される直流電圧よりも高いことを特徴とする増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅素子及び増幅回路に関する。
【背景技術】
【０００２】
テレビジョンチューナや無線通信機器の低雑音増幅回路において、低雑音であることとともに低歪みが要求される。例えば帯域内で近接した異なる２信号が増幅素子の非線形性により発生する３次相互変調歪を低減することが要求される。
テレビジョンチューナの場合、ＶＨＦからＵＨＦ帯に亘る５０〜９００ＭＨｚの広い帯域で、３次相互変調歪のインターセプトポイントが高いことが必要である。
ところで、移動体通信用基地局装置に用いられる増幅器の歪み抑圧に関する技術開示例がある（特許文献１）。この開示例では、バリキャップダイオードにより歪み発生回路の出力負荷インピーダンスを変化させ、歪み抑圧を行っている。
【特許文献１】特開２００３−３３２８５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
相互変調歪みが低減された増幅素子及び増幅回路を提供する。
【課題を解決するための手段】
【０００４】
本発明の一態様によれば、第１のバイポーラトランジスタと、前記第１のバイポーラトランジスタのコレクタとエミッタとの間に並列接続され、ｐｎ接合方向が同一となるように複数のダイオードが直列接続された過渡電流バイパス回路と、を備え、前記ダイオードの導電層のうち前記エミッタと接続される側の導電型は前記エミッタの導電型と同一であることを特徴とする増幅素子が提供される。
【０００５】
また、本発明の他の一態様によれば、上記の増幅素子を備え、前記複数のダイオードの順方向降下電圧の和は、前記第１のバイポーラトランジスタの前記コレクタと前記エミッタとの間に印加される直流電圧よりも高いことを特徴とする増幅回路が提供される。
【０００６】
また、本発明の他の一態様によれば、第１のバイポーラトランジスタと、前記第１のバイポーラトランジスタのコレクタとエミッタとの間に並列接続され、複数のダイオードと、前記第１のバイポーラトランジスタと同一導電型の第２のバイポーラトランジスタと、を含む過渡電流バイパス回路と、を備え、前記過渡電流バイパス回路において、前記第２のバイポーラトランジスタのコレクタとベースとの間に、ｐｎ接合方向が同一となるように直列接続された前記複数のダイオードが並列接続され、前記ダイオードの導電層のうち前記第１及び第２のバイポーラトランジスタのコレクタと接続される側の導電型は、前記コレクタの導電型とは逆とされ、前記第１及び第２のバイポーラトランジスタのエミッタは、共通に接続されたことを特徴とする増幅素子。
【０００７】
また、本発明の他の一態様によれば、上記の増幅素子を備え、前記複数のダイオードの順方向降下電圧及び前記第２のバイポーラトランジスタのベース・エミッタ間電圧の和は、前記第１のバイポーラトランジスタの前記コレクタと前記エミッタとの間に印加される直流電圧よりも高いことを特徴とする増幅回路が提供される。
【発明の効果】
【０００８】
相互変調歪みが低減された増幅素子及び増幅回路が提供される。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照しつつ本発明の実施の形態について説明する。図１は、本発明の実施形態にかかる増幅素子を表す図であり、図１（ａ）はその構成を、図１（ｂ）はその作用をそれぞれ説明する図である。増幅素子２０は、並列接続されたｎｐｎ型のバイポーラトランジスタ１０及び過渡電流バイパス回路１２を含む。
【００１０】
本図において、過渡電流バイパス回路１２は、ｐｎ接合の向きが同一となるように直列接続された８つのダイオード１４を含んでおり、アノードがバイポーラトランジスタ１０のコレクタ（Ｃ）に、カソードがエミッタ（Ｅ）にそれぞれ接続されている。なお、バイポーラトランジスタ１０及び過渡電流バイパス回路１２は、同一半導体基板上に形成すると均一な特性および小型化が容易となる。
【００１１】
エミッタはｎ型導電型であり、これと接続されるダイオード１４のカソードも同一導電型であるｎ型とする。このために、コレクタ端子（Ｃ）の電圧のうち、ダイオード１４の順方向降下電圧よりも高い過渡電圧に対応して過渡電流ｉtが過渡電流バイパス回路１２に分流され、バイポーラトランジスタ１０に流れる高周波電流ｉCの歪みが低減される。
【００１２】
ここで、バイポーラトランジスタ１０は、シリコンバイポーラトランジスタ及びヘテロバイポーラトランジスタ（シリコン・ゲルマニウム、ＧａＡｓ・ＡｌＧａＡｓなど）を含むものとする。
【００１３】
図１（ｂ）はコレクタ電流ＩCのベース・エミッタ間電圧ＶＢＥ依存性を模式的に表した図である。直流のＶＢＥバイアス点Ｖ0を中心に高周波成分Ｖinが印加されると、直流のＩCバイアス点Ｉ0を中心に高周波成分ｉCが生じる。ベース・エミッタ間はｐｎ接合であるのでコレクタ電流はＶＢＥに対して指数関数的に増加し、ｉCは上下に非対称な波形となる。
【００１４】
コレクタには、コレクタ（Ｃ）端子を介して電源電圧Ｖｃｃが供給されているが、バイポーラトランジスタ１０の内部の非線形動作によりコレクタ領域には、（Ｉ0＋ｉC）が、過渡電流バイパス回路１２にはｉtが流れる。図１（ｂ）はコレクタ電流ｉCの波形を表しているが、コレクタ領域の電圧はＢ部に相当する近傍で極大となり、過渡電流ｉtが流れ、Ｂ部においてｉCの波形が大きく歪むことを抑制できている。
【００１５】
過渡電流バイパス回路１２にｉtが流れ始めるしきい値電圧Ｖｔｈ＝ＶF×ｎとする。ここでダイオード１４の順方向降下電圧をＶFとし、直列接続ダイオード１４の段数をｎとする。Ｖｔｈは、電源電圧ＶｃｃやＩCの信号振幅に応じて適正に選択することが好ましい。
【００１６】
ｎが大きすぎるとｉtが殆ど生じず、波形歪みが低減されない。他方、ｎが小さすぎるとＶｔｈが低くなり、低いコレクタ電圧でｉtが流れ、歪みがかえって増加する。本実施形態において、ｉtはＶＢＥの非線形性により生じるバイポーラトランジスタ１０の出力信号の歪みを低減する作用を生じている。
【００１７】
ところで、ＶＢＥの非線形性による歪みを低減するために、動作点Ｉ0を数十〜１００ｍＡのような大きなコレクタ電流Ｉ0とし、入出力特性の直線部分を用いる方法がある。しかし、増幅回路の消費電流が大きくなるという問題を生じる。
【００１８】
さらに本実施形態において、過渡電流バイパス回路１２は、Ｖｃｃ端子などを介して外部から加わるＶｔｈより大きなサージ電圧に対してもＥＳＤ（Electrostatic Discharge）保護回路として作用し、ＥＳＤ耐圧を改善することが容易となる。
【００１９】
図２は過渡電流バイパス回路１２の変形例を表す図である。図２（ａ）は、図１（ａ）における直列接続されたダイオード１４を、コレクタ及びベースが連結されたバイポーラトランジスタ１５により置き換えたものである。この場合、バイポーラトランジスタ１０、１５の基本構造を同一製造プロセスで形成し、電極パターンのみを変えると、同一半導体基板に図２（ａ）の素子を容易に集積できる。
【００２０】
また、図２（ｂ）において、過渡電流バイパス回路１２はバイポーラトランジスタ１６及び８つのダイオード１４を含んでいる。この場合、バイポーラトランジスタ１６のコレクタ及びエミッタ間に（８ＶF＋ＶＢＥ）以上の電圧が印加されると、バイポーラトランジスタ１６がオンし過渡電流ｉtが図２（ｂ）の矢印のように流れ、バイポーラトランジスタ１０のコレクタ電流の高周波成分ｉCの歪みを低減できる。なお、図１及び図２においてバイポーラトランジスタ１０はｎｐｎ型であるがｐｎｐ型でもよい。バイポーラトランジスタ１０がｐｎｐ型の場合、図１（ａ）及び図２（ｂ）におけるダイオード１４の導電型を逆とし、図２におけるバイポーラトランジスタ１５、１６をｐｎｐ型とする。バイポーラトランジスタ１０は、ｎｐｎ型の方がより高い周波数での動作が容易である。
【００２１】
図３は、歪み低減の作用を概念的に説明する図である。図３（ａ）は、バイポーラトランジスタ１０の入出力特性を模式的に表し、入力電力Ｐｉｎが大きくなるとＶＢＥの非線形性の影響が大きくなり、出力電力Ｐｏｕｔの増大が急峻になることを表している。他方、図３（ｂ）は過渡電流バイパス回路１２の入出力特性を模式的に表し、入力電力Ｐｉｎが大きくなり分流する過渡電流ｉtが増加し、外部に取り出せる出力電力Ｐｏｕｔの増大が飽和傾向となることを表している。図３（ａ）及び図３（ｂ）の特性が組み合わされた図３（ｃ）の入出力特性は入力電力Ｐｉｎが大きくなっても非線形性による歪みが増大することが抑制され、入出力特性を直線状に保つことが容易となることを表している。
【００２２】
図４は本発明の実施形態にかかる増幅回路を表す回路図である。また、図５は、図４の増幅回路に用いられた増幅素子のコレクタ電圧波形を表す。増幅回路４０は、例えば５０〜９００ＭＨｚのテレビジョンチューナに用いることができる。すなわち、入力端子３０は外部アンテナに接続され、増幅回路４０の出力端子３２はチューナ回路３８に接続される。
【００２３】
この場合のバイポーラトランジスタとしてはＧａＡｓ系ＨＢＴ（Hetero Bipolar Transistor）を用いることができる。例えばエミッタはｎ型ＡｌＧａＡｓ，ベースはｐ型ＧａＡｓ、コレクタはｎ型／ｉ−ＧａＡｓとする。エミッタのバンドギャップが大きいために、コレクタ電流が増大してもホールのエミッタへの漏れが抑制できて直流電流増幅率（以下ｈFE）が低下しない。また、ベースの高濃度化、薄層化が容易で高速動作が可能となる。これらのために、高いトランジション周波数（以下ｆT）、低いＮＦ、低い相互変調歪みが得られ本用途に適している。
【００２４】
増幅回路４０のＶｃｃ端子３４には通常電源電圧５Ｖが供給され、高周波阻止用のインダクタンス４２を介してバイポーラトランジスタ１０にコレクタ電流が供給される。ダイオード１４の段数ｎは８とするが、ＨＢＴのＶＢＥは約１．０ＶであるのでＶｔｈ＝８Ｖとなる。ＨＢＴのｆTは１０ＧＨｚ以上と高いので抵抗とキャパシタからなる帰還回路４４を設けても１０ｄＢ以上の利得を５０〜９００ＭＨｚにおいて保つことができる。また、キャパシタ、インダクタ、伝送線路などのリアクタンス素子からなる整合回路４６を設けると出力側の整合が容易となる。
【００２５】
図５はバイポーラトランジスタ１０のシミュレーションによる動作波形を表し、縦軸はバイポーラトランジスタ１０のコレクタ電圧（Ｖ）、横軸は時間（ｎｓ）を表す。実線は過渡電流バイパス回路１２が無い場合であり、ドット線は過渡電流バイパス回路１２が有る場合をそれぞれ表す。ここで、Ｖｃｃを５Ｖ、コレクタ電流Ｉ0を５０ｍＡとした。約８ＶであるＶｔｈよりも高い過渡電圧成分に対応したｉtが過渡電流バイパス回路１２に流れバイポーラトランジスタ１０のコレクタ電流の高周波成分ｉCの波形歪みが低減される。
【００２６】
図６は３次相互変調歪みを説明する図である。増幅回路４０の歪みを表すには、強度が等しく近接する２つの周波数信号ｆ1、ｆ2を増幅回路に入力し、出力に表れる３次相互変調歪みからインターセプトポイントを求めるのがよい。図６（ａ）において、縦軸は信号の出力をｄＢｍＷで表し、横軸は周波数を表す。例えばｆ1＝１００ＭＨｚ、ｆ2＝１０１ＭＨｚとなるようにΔｆ＝１ＭＨｚとし、入力信号Ｐｃを−２５ｄＢｍなどとする。入力信号ｆ1、ｆ2は増幅回路４０の利得で増幅され、略同一出力のＰａとなる。また、２ｆ1−ｆ2＝９９ＭＨｚ、２ｆ2−ｆ1＝１０２ＭＨｚである３次相互変調歪みは略同一出力のＰｂとなる。なお、信号波の近傍には奇数次相互変調歪みが表れるが、特性に一番大きな影響を及ぼす３次相互変調歪みについて次に説明を行う。
【００２７】
図６（ｂ）は、ＶCE＝５Ｖ，Ｉ0＝５０ｍＡ，５０Ω負荷、Ｔa＝２５℃におけるそれぞれの信号の入出力特性（Ｐｏｕｔ−Ｐｉｎ）を表す。両対数グラフで表したＰｏｕｔ−Ｐｉｎ特性において、ｆ1及びｆ2は１の傾きで、３次相互変調歪みは３の傾きで入力とともに増大する。両方の出力が交差する点のＰｏｕｔをインターセプトポイント（ＯＩＰ３）と呼ぶ。すなわち、インターセプトポイントが高い方が歪みを少なくできることになる。本実施形態の増幅回路４０ではｎ＝９において３次インターセプトポイントが約３５．５ｄＢｍＷと極大とできる。これは、過渡電流バイパス回路１２が無い場合よりも１．５ｄＢ以上改善されており、テレビジョンチューナなどの低歪み低雑音増幅器に用いることができる。しかも、動作電流を増加することなく低歪みとすることができる。なお、ＧａＡｓ系ＨＢＴは、シリコンバイポーラトランジスタよりもインターセプトポイントが高く低歪みとするのが容易である。
【００２８】
さらに、過渡電流バイパス回路１２によりＶｔｈ以上のサージ電圧に対して電流を分流させるのでＥＳＤ保護機能を有する。これにより約４０Ｖ程度であったマシンモデルの静電耐圧が、例えば約１５０Ｖと改善でき、増幅素子２０及び増幅回路４０の組立工程における劣化及び使用中における外部からのサージによる劣化を低減し、信頼性が改善できる。
【００２９】
以上、図面を参照しつつ本発明の実施の形態について説明した。しかし、本発明はこれら実施形態に限定されない。増幅素子及び増幅回路を構成するバイポーラトランジスタ、過渡電流バイパス回路、ダイオードアレイの材質、形状、導電型、配置、サイズなどに関して当業者が設計変更を行ったものであっても本発明の主旨を逸脱しない限り本発明の範囲に包含される。
【図面の簡単な説明】
【００３０】
【図１】実施形態にかかる増幅素子を表す図。
【図２】増幅素子の過渡電流バイパス回路の変形例を表す図。
【図３】歪み低減の作用を概念的に説明する図。
【図４】実施形態にかかる増幅回路を表す回路図。
【図５】増幅素子のシミュレーションによる動作波形を表す図。
【図６】３次相互変調歪みを説明する図。
【符号の説明】
【００３１】
１０、１６  バイポーラトランジスタ、１２  過渡電流バイパス回路、１４  ダイオード、２０  増幅素子、４０  増幅回路
【図１】
2008236211.tif 000003
【図２】
2008236211.tif 000004
【図３】
2008236211.tif 000005
【図４】
2008236211.tif 000006
【図５】
2008236211.tif 000007
【図６】
2008236211.tif 000008