(57)【要約】【課題】デジタル音声処理回路を有する基板間の制御信号の双方向通信ができ、配線数が少なく、音声信号との干渉による問題がないデジタル音声信号処理装置における制御信号調停方法を提供する。【解決手段】少なくとも２枚以上のモジュール２０を有し、音声信号のサンプリング周波数と同一の周波数であるワードクロックが各モジュール２０に分配され、前記ワードクロックに同期させてモジュール２０間で音声信号をシリアル転送するデジタル音声信号処理装置における制御信号調停方法において、前記ワードクロックを計数し、前記計数結果と所定演算を行い、前記所定演算による演算結果が前記モジュールの固有値と一致したとき共有バスラインＬａへの送信権を得て、前記音声信号のシリアル転送クロックと同一の転送クロックで制御信号を共有バスラインＬａへ送信し、かつ受信権を得たときのみ制御信号を受信する。【選択図】図１
2008146205.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも２枚以上のモジュールを有し、音声信号のサンプリング周波数と同一の周波数であるワードクロックが各モジュールに分配され、前記ワードクロックに同期させてモジュール間で音声信号をシリアル転送するデジタル音声信号処理装置における制御信号調停方法において、
前記ワードクロックを計数し、前記計数結果と所定演算を行い、前記所定演算による演算結果が前記モジュールの固有値と一致したとき共有バスラインへの送信権を得て、前記音声信号のシリアル転送クロックと同一の転送クロックで制御信号を前記共有バスラインへ送信し、前記共有バスラインより受信権を得たときのみ前記制御信号を受信するようにして前記モジュール間の制御信号を調停することを特徴とする制御信号調停方法。
【請求項２】
請求項１に記載のデジタル音声信号処理装置における制御信号調停方法において、
前記ワードロックは前記音声信号のシリアル転送の同期を取りかつデューティ比が異なるパルスによる前記サンプリング周期を設定することを特徴とする制御信号調停方法。
【請求項３】
請求項１に記載のデジタル音声信号処理装置における制御信号調停方法において、
前記ワードロックの計数は、前記異なるデューティ比を含むワードクロックのうち特定のデューティ比であるワードクロックを基準として計数することを特徴とする制御信号調停方法置。
【請求項４】
請求項１に記載のデジタル音声信号処理装置における制御信号調停方法において、
前記所定演算が、前記計数結果と前記モジュールの個数に関連する値とのモジュラ演算であることを特徴とする制御信号調停方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル音声信号処理装置に実装したモジュール同士の制御信号の送受に関し、その制御信号の調停機能を有するデジタル音声信号処理装置における制御信号調停方法に関する。
【背景技術】
【０００２】
オーディオデジタルミキサーなどのデジタル音声信号処理装置には、入出力音声信号のデコード、エンコード処理、イコライザやコンプレッサなどのデジタル信号処理、或いは、操作パネルとの通信処理といった種々の役割を持った複数の基板が実装され、実装された基板間では音声信号以外の情報（以下、制御信号と称する）も送受する必要がある。具体例としては、ボリューム位置などの操作パネルからの制御信号は、装置内の通信処理基板で先ず受信され、通信処理基板はその制御内容に応じて、フィルタ係数などのパラメータを変えるように別の信号処理基板へ新しいパラメータを送信する。また、操作パネルにに対して装置の状態をＬＥＤやディスプレイにリアルタイムに表示するため、装置内の各基板は、自分の状態を通信処理基板へ送信する必要があるし、さらに、複数の信号処理基板間で一部のパラメータを共有する場合もある。
【０００３】
従来、装置内での基板間の制御信号の通信には、ＣＰＵのデータバスを使うか、４線式のＳＰＩ（Serial Peripheral Interface ）やＲＳ４２２に代表される１対１のシリアル通信を使うか、もしくは複数のノードとのデータの送受が可能なイーサネット（登録商標）やアークネットなどの一般的なプロトコルを使用して通信が行われていた。
【０００４】
複数のＣＰＵボードが実装された装置では、共有メモリにアクセスする場合、データの衝突を避けるために送信及び受信権順位を定めてアクセスする調停が必要であり、図８は、従来の共有バス調停システムを示している。この共有バス調停システムは、共有バス調停システムが行うタスクに応じてそれぞれに所定の演算処理を行うＣＰＵ１〜３と、半導体メモリからなるＲＡＭ（Random Access Memory）４と、外部からのデータを入力して、そのデータを入出力バス１ｂ〜３ｂを介してＣＰＵ１〜３に出力（伝送）可能であるとともに、ＣＰＵ１〜３が出力するデータを入出力バス１ｂ〜３ｂを介して入力し、外部にそのデータを入出力バス１ｂ〜３ｂを介して出力することが可能な入出力ポート５と、システムクロックを入力し、システムクロック発生回路１５と、そのシステムクロックを入力し、システムクロックに同期してカウンタ値を更新するカウンタ１４と、ＣＰＵ１〜３に共有され、ＲＡＭ４や入出力ポート５から送出される信号をＣＰＵ１〜３に入力信号として伝送すると共に、ＣＰＵ１〜３からの出力信号をＲＡＭ４や入出力ポート５に伝送するための共有バス１６と、調停回路１１〜１３と、レジスタ７〜９とから概略構成されている。レジスタ７〜９は、ＣＰＵ１〜３の駆動番号を記憶し、駆動番号を調停回路１１〜１３に与え、調停回路１１〜１３がカウンタ１４から供給されるカウンタ値と駆動番号とに基づいて、所定のＣＰＵ１〜３に動作クロック１ａ〜３ａが供給される。即ち、所定のＣＰＵ１〜３に共有バスを利用して処理する送信及び受信権が与えられ、制御信号同士が衝突することなく動作させることが可能である。
【０００５】
この共有バス調停システムでは、比較的小規模な回路構成で共有バスの調停を実現すると共に、従来の複数のＣＰＵが専用バスを利用し共有メモリにアクセスする方式にありがちであった共有メモリの容量の増大化が解消され、チップサイズの縮小化に寄与し、さらに、共有バスを共有するＣＰＵ等の数の変更に対して簡単に対応できる共有バス調停システムが開示されている。（例えば、特許文献１参照）
【０００６】
【特許文献１】特開２００６−３１４２６号公報（明細書〔００２９〕〜〔００４０〕，図面図１）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来、装置内の基板同士の通信方式では、ＣＰＵバス（内部バス）を使用した場合、パラレル転送のため装置内で使用する信号線が非常に多くなる。また、同様に４線式のＳＰＩや、ＲＳ４２２によるインターフェースの場合も、基板（ノード）間を１対１で接続するために基板の数が増えると信号線の数が増大する。
【０００８】
一方、イーサネット（登録商標）やアークネットなど、バス形式で接続可能なシリアル通信を使ったインターフェースでは、装置内で配線する信号線の数は少なくて済む。しかし、次のような問題がある。装置内で配線する必要があるのは、制御信号線だけでなく、音声信号線も配線しなければならない。イーサネット（登録商標）やアークネットなど、一般的なプロトコルの場合、データの転送スピードは自由に変えられないため、音声信号に同期させることができない。従って、これらのプロトコルを使う場合は、音声信号との干渉による誤動作という問題が発生する。そのような場合では配線基板を分離するなどの処置も必要になる。
【０００９】
基板間の制御信号の通信方法として、ＡＥＳ／ＥＢＵ（Audio Engineering Society/European Broadcast Union）のチャンネルステータスのように、音声信号の一部に制御信号を割り込ませる方法も考えられるが、装置内の基板すべてに音声信号の入出力があるとは限らない。入力しかない基板や、出力しかない基板、通信処理基板のように音声信号の入出力が全くない基板もある。結局、任意の基板間で制御信号の送信を双方向で行うとすると、制御信号通信専用としての音声信号線を新たに必要とする。従って、音声信号線は１対１接続であるので、ＳＰＩやＲＳ４２２同様、基板の枚数が増えるに連れて、配線の数が膨大になる。
【００１０】
本発明は、上記課題に鑑みてなされたものであり、装置内における任意の基板間の制御信号の双方向通信ができ、配線数が少なく、音声信号との干渉による問題がないデジタル音声信号処理装置における制御信号調停方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明は、上記課題を達成したものであり、請求項１の発明は、少なくとも２枚以上のモジュールを有し、音声信号のサンプリング周波数と同一の周波数であるワードクロックが各モジュールに分配され、前記ワードクロックに同期させてモジュール間で音声信号をシリアル転送するデジタル音声信号処理装置における制御信号調停方法において、
前記ワードクロックを計数し、前記計数結果と所定演算を行い、前記所定演算による演算結果が前記モジュールの固有値と一致したとき共有バスラインへの送信権を得て、前記音声信号のシリアル転送クロックと同一の転送クロックで制御信号を前記共有バスラインへ送信し、前記共有バスラインより受信権を得たときのみ前記制御信号を受信するようにして前記モジュール間の制御信号を調停することを特徴とする制御信号調停方法である。
【００１２】
また、請求項２の発明は、請求項１に記載のデジタル音声信号処理装置における制御信号調停方法において、
前記ワードロックは前記音声信号のシリアル転送の同期を取りかつデューティ比が異なるパルスによる前記サンプリング周期を設定することを特徴とする制御信号調停方法である。
【００１３】
また、請求項３の発明は、請求項１に記載のデジタル音声信号処理装置における制御信号調停方法において、
前記ワードロックの計数は、前記異なるデューティ比を含むワードクロックのうち特定のデューティ比であるワードクロックを基準として計数することを特徴とする制御信号調停方法である。
【００１４】
また、請求項４の発明は、請求項１に記載のデジタル音声信号処理装置における制御信号調停方法において、
前記所定演算が、前記計数結果と前記モジュールの個数に関連する値とのモジュラ演算であることを特徴とする制御信号調停方法である。
【発明の効果】
【００１５】
請求項１の発明では、少なくとも２枚以上のモジュールを有し、音声信号のサンプリング周波数と同一の周波数であるワードクロックが各モジュールに分配され、前記ワードクロックに同期させてモジュール間で音声信号をシリアル転送するデジタル音声信号処理装置における制御信号調停方法において、
前記ワードクロックを計数し、前記計数結果と所定演算を行い、前記所定演算による演算結果が前記モジュールの固有値と一致したとき共有バスラインへの送信権を得て、前記音声信号のシリアル転送クロックと同一の転送クロックで制御信号を前記共有バスラインへ送信し、前記共有バスラインより受信権を得たときのみ前記制御信号を受信するようにして前記モジュール間の制御信号を調停することを特徴とする制御信号調停方法であるので、制御信号通信のための配線が基板の枚数によらず、共有バスライン１本で済むため、少なくできる。そのため、小型化が容易となり、人為的コストも削減することができる。依って、装置またはシステムを安価に提供できる利点がある。さらに、各モジュールは共有バスラインへの接続としたことにより、１対１の通信はもちろん、１対多数の通信も可能となり、フレキシブルな通信が可能となる利点がある。また、共有バスラインへの転送クロックを音声信号の転送クロックと同一としたことにより、音声信号と制御信号間の干渉がなくなる。依って、安定した音声信号の送受が可能となり、音声処理回路としての品質が向上する利点がある。
【００１６】
また、請求項２の発明では、請求項１に記載のデジタル音声信号処理装置における制御信号調停方法において、
前記ワードロックは前記音声信号のシリアル転送の同期を取りかつデューティ比が異なるパルスによる前記サンプリング周期を設定することを特徴とする制御信号調停方法であるので、特定のデューティ比のワードクロックを検出することにより、装置内の全基板で、サンプリング周期を超えた長い周期の同期を取ることが可能となる。例えば、複数の基板で、同一のサンプリング周期内においてパラメータの切り替えが可能になる。このことにより、制御の同期を取るために専用の信号線を配線する必要がなくなり、小型化が容易となり、コストも削減できる。
【００１７】
また、請求項３の発明では、請求項１に記載のデジタル音声信号処理装置における制御信号調停方法において、
前記ワードロックの計数は、前記異なるデューティ比を含むワードクロックのうち特定のデューティ比であるワードクロックを基準として計数することを特徴とする制御信号調停方法であるので、特定のデューティ比のワードクロックから数えて何個目のワードクロックかにより、どの基板に送信権があるかを決定することができるため、共有バスラインの接続が可能となり、送信の衝突回避のための同期信号の配線を施すことなく、制御信号等の送受における衝突を回避することができる。
【００１８】
また、請求項４の発明では、請求項１に記載のデジタル音声信号処理装置における制御信号調停方法において、
前記所定演算が、前記計数結果と前記モジュールの個数に関連する値とのモジュラ演算であることを特徴とする制御信号調停方法であるので、特定のデューティ比のワードクロックからの計数値を固定値でモジュラ演算しているため、特定のデューティ比のワードクロックが到来する周期が非常に長い場合でも、各基板の送信又は受信権が所定周期で与えられる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明に係るデジタル音声信号処理装置及び制御信号調停方法の一実施の形態について、図１〜図７を参照して説明する。なお、図１は、本発明に係るデジタル音声信号処理装置の一実施形態を示すブロック図であり、図２がその音声信号とワードクロックとの位相関係を示し、図３がそのワードクロックを説明するための図であり、図４が基準信号であるワードクロックと基板の共有バスラインへの出力との位相関係を示す図である。図５は、本実施形態における１つの基板が共有バスラインへの出力をＯｎ／Ｏｆｆ制御する制御フローを示し、図６が本実施形態における各基板の共有バスラインへの出力のＯｎ／Ｏｆｆタイミングを表し、図７が本実施形態における共有バスラインの出力データのデータフォーマットを示す図である。
【００２０】
本実施形態は、図１に示すように、デジタル音声信号処理装置に複数の基板２０が組み込まれており、各基板２０は、共有バス送信回路２１、共有バス受信回路２２、及び制御信号の送受信を必要としているホスト２３から構成されている。装置内には各基板２０を接続するバスライン２４が設けられ、バスライン２４には制御信号等を伝送する信号線（以下、共有バスラインと称する）Ｌａ、転送クロックを伝送する信号線Ｌｂ、ワードクロックを伝送する信号線Ｌｃがあり、ワードクロック、転送クロック、及び共有バスラインは、各基板２０へと分配され、さらに各基板２０の共有バス送信回路２１、共有バス受信回路２２、及びホスト２３へと分配される。
【００２１】
ホスト２３は、その基板の役割に応じた処理を行う。例えば、イコライザ等の信号処理を行う役割の基板であれば、そのホスト２３は別の基板のホスト２３から音声信号を受信し、それに対応してデジタルフィルタなどの演算を施し、その結果の音声信号を、また別の基板のホスト２３へ送信する。その際、フィルタ係数などのパラメータは、操作パネルとの通信を行う基板等、別の基板のホスト２３から制御信号を受信してそこから得る。このように、ホスト２３は、音声信号以外にも別の基板のホスト２３と、制御信号の送受信を行う必要があるものとする。
【００２２】
さらに、ホスト２３間における音声信号の転送は、ワードクロック、転送クロックを使い、図２（Ａ），（Ｂ），（ａ）〜（ｃ）のタイミングチャートに示すような位相関係で転送されるものとする。図２（Ａ），（Ｂ）がワードクロック１周期におけるワードクロックと音声信号との関係を示す。ワードクロックの立ち上がりエッジの周期は一定であり、その周期がサンプリング周期であり、音声信号は一サンプリング周期当たりワード長が３２ビットからなる３２ワード（ワード０〜３１）から構成されている。また、図２（ａ）〜（ｃ）はワードクロックへの立ち上がりエッジにおける位相関係を詳細に示す波形図であり、同図（ａ）がワードクロックの立ち上がりエッジの波形を示し、同図（ｂ）が音声信号を送出するための転送クロックの波形を示し、同図（ｃ）が転送クロックに同期した音声データ（Ｄ３１〜Ｄ０）を示す。３２ビットの１ワードデータは、ＭＳＢファーストで転送され、ワードの先頭ビットＤ３２が、ワードクロックの立ち上がりエッジ直後の転送クロックの立ち上がりエッジでラッチされるように転送される。
【００２３】
なお、図２（ｂ）の転送クロックの周波数は、一サンプリング周期に３２ビットの音声データを１ワードとし、３２ワードで構成するため、サンプリング周波数×１０２４とする。
【００２４】
次に、ホスト２３間での制御信号の送受信方法について説明する。先ず、ワードクロックは、立ち上がりエッジの周期（サンプリング周期）は一定であるが、図３に示すように、そのパルスのデューティ比は、１／２と１／４の二つをパルスを有するものとし、デューティ比１／４のパルスは、一定期間に１回ずつ出現し、それ以外の全てのパルスはデューティ比が１／２であるものとする。
【００２５】
ホスト２３間の制御信号の送受信は、共有バス送信回路２１、及び共有バス受信回路２２を介して共有バスラインＬａを使って行われる。共有バス送信回路２１は、共有バスラインＬａへの出力のＯｎ／Ｏｆｆ切替制御及び、ホストからの出力すべき制御信号をもらい、それを共有バスラインＬａへ送出する機能を有する。先ず、共有バスラインＬａへの出力Ｏｎ／Ｏｆｆ切替制御について説明する。共有バスラインＬａへのＯｎ／Ｏｆｆ切替は、ワードクロックに同期させ、任意の時刻において、Ｏｎである基板２０、即ち送信権が付与される基板２０は、必ず一枚のみとすることによって、共有バスラインへの出力の衝突を回避する。また、共有バス送信回路２１における出力のＯｆｆからＯｎに切り替えるタイミングは、ワードクロックの立ち上がりエッジとするが、ＯｎからＯｆｆに切り替えるタイミングは、切り替えのマージンをとるため、次の周期のワードクロックの立ち上がりエッジから転送クロックで８クロック前とする。また、１つの基板２０は、ワードクロックが２周期以上連続してＯｎとしない、即ち連続して送信権を与えないものとする。
【００２６】
共有バス送信回路２１における出力のＯｎ／ｏｆｆのタイミングについて、図４（ａ）〜（ｃ）の図示する。図４（ａ）〜（ｃ）は、基板１から基板２へ送信権が移る際の共有バス送信回路２１の切り替え時の位相関係を示しており、図４（ａ）がワードクロックの波形を示し、図４（ｂ）が基板１側の共有バスラインＬａへの出力のＯｎ／Ｏｆｆ信号Ａの波形図を示し、図４（ｃ）が基板２側の共有バスラインＬａへの出力のＯｎ／Ｏｆｆ信号Ａによる波形図を示している。
【００２７】
次に、各基板２０へ順番に送信権を与えるロジックについて説明する。先ず、各基板２０はそれぞれユニークなノード番号を持ち、各基板２０の共有バス送信回路２１はワードクロックを転送クロックでサンプリングする処理機能を有するものである。さらに、各共有バス送信回路２１はワードクロックのパルスのデューティ比が１／２か、又は１／４かを判断できるタイミング、即ち、ワードクロックの立ち上がりエッジから転送クロックを計数し、３／８×１０２４＝３８４クロック目のタイミングにて、ＯｎかＯｆｆかの条件判断を行って、次のワードクロックの立ち上がりによる送信権の切替において、その判断を反映させる。
【００２８】
この共有バス送信回路２１による３８クロック目のタイミングにおける条件判断について、図５のフローチャートを参照し詳細を説明する。図５において、ステップＳ１は、ワードクロックのパルスのサンプリング値がハイかローかを判断している。この値は、条件判断するタイミングがワードクロック１周期の３／８であるので、デューティ比が１／４のパルスを検出した場合、ローとなり、ステップＳ２に進み、デューティ比が１／２のパルスを検出した場合、ハイとなり、ステップＳ３に進む。ステップＳ２では、ワードクロックのカウント数を０にクリアする。また、ステップＳ１の結果がハイの場合、ステップＳ３に進み、カウント数を＋１する。ステップＳ２，Ｓ３の処理を行った後、ステップＳ４に進み、カウント数に対し、〔数１〕で示されたモジュラ演算を行って、ステップＳ５に進む。ステップＳ５では、〔数１〕の演算結果ａと自分のノード番号とを比較し、一致した場合は、ステップＳ６に進み、出力Ｏｎと判断し、不一致の場合はステップＳ７に進み、出力Ｏｆｆと判断する。ワードクロックは、同じものがすべての基板２０へ分配されているので、〔数１〕の演算結果ａは、全ての基板２０で同じ値となる。従って、その値ａと比較するノード番号は、全て基板で異なっているため、複数の基板２０で出力Ｏｎと判断されることはない。このように転送クロック及びワードクロックを計数して自分の送信権を判断する調停手段が共有バス送信回路２１には具えられ、共有バスラインＬａでの出力の衝突を回避することができる。
【００２９】
【数１】
2008146205.tif 000003
【００３０】
次に、上記モジュラ演算の具体的な例について説明すると、ワードクロックのパルスのカウント数を２００、最大のノード番号を１５とし、これらの値を〔数１〕のモジュラ演算式に代入すると、カウント数２００をノード番号１６で割った余りが演算結果ａであるので、演算結果ａは８となる。例えば、基板２０の枚数を４枚、４枚の基板２にノード番号とし０〜３を付与し、各基板２０の共有バスラインＬａへの出力のＯｎ／Ｏｆｆタイミングを図６（ａ）〜（ｆ）に示す。図６（ａ）〜（ｆ）について説明すると、図６（ａ）はカウント数を示し、図６（ｂ）はワードクロックの波形を示し、図６（ｃ）〜（ｆ）が各ノード（基板２０の出力）の出力を共有バスラインＬａへ出力するＯｎ／Ｏｆｆタイミングを示しており、決して各基板２０の出力が同時に共有バスラインＬａへ出力されることがなく、１サンプリング周期の間で各基板に対して順番に共有バスラインＬａを優先的に利用可能とする送信権が与えられている。送信権が与えられた共有バス送信回路２１は、ホスト２３からの制御信号等を共有バスラインＬａを介して伝送することができる。
【００３１】
次に、共有バス送信回路２１の、ホスト２３からの制御信号の共有バスラインＬａへの出力機能について説明する。共有ガス送信回路２１におけるホスト２３からの制御信号の共有バスラインＬａへの出力は、送信権、即ち出力Ｏｎとなったワードクロック期間のみ行う。送信権のない時にホスト２３から出力すべき制御信号をもらった場合、共有バス送信回路２１は、内部バッファに制御信号を貯めておき、次に送信権がまわってきたときに出力する。送信権が与えられた出力Ｏｎの期間中、共有バス送信回路２１がホスト２３から制御信号を出力する場合、制御信号の前に、どの基板への送信かを示す送信フラグを付加する。例えば、最大１６個の基板２０が具えられているとし、ノード番号０〜１５までとした場合、送信フラグは１６ビットとし、その１番先頭のビットはノード番号０への送信フラグ、先頭から２番目のビットはノード番号１への送信フラグとし、以下同様に、先頭から１６番目のビットをノード番号１５への送信フラグを付与する。各送信フラグの論理は、０がその基板への送信であることを示し、１がその基板への送信でないことを示す。例えば、１６ビットが「０ｘＦＦＦＤ」のときノード番号１４が受信基板となる。また、複数の送信フラグを同時に０にして送信し、同じデータを複数の基板へ分配することも可能とする。
【００３２】
ホスト２３から送信要求された制御信号は、１６ビットの送信フラグの直後、１７ビット目から出力される。従って、ワードクロックの立ち上がりエッジ直前の８ビットが出力Ｏｆｆされることも考慮すると、ワードクロック１クロック中に出力できる制御信号は、１０２４−１６−８＝１０００ビットとなる。共有バス送信回路２１から共有バスラインＬａへ出力される出力データのデータフォーマットを図７（ａ），（ｂ）に示す。同図（ａ）がワードクロックの波形図であり、同図（ｂ）が共通バスラインＬａに出力される出力のデータフォーマットをワードクロックに対応させて示しており、共通バスラインＬａへの出力のデータフォーマットは、１６ビットからなる送信フラグと１０００ビットからなるホスト２３からの制御信号とから構成されている。送信フラグを含めた共通バスラインＬａへの出力データは、音声信号の転送と同時に、ワードクロックの立ち上がりエッジを先頭のビットを合わせて、転送クロックに同期させて出力する。
【００３３】
送信権は、ホスト２３からの送信要求の有無にかかわらず、定期的に到来するが、ホスト２３からの送信要求が無い場合は、送信権が到来したとしても無意味なデータが他の基板で受信されないように、共有バス送信回路２１は先頭１６ビットの送信フラグが、全て１にして出力する。
【００３４】
共有バス受信回路２２は、共有バスラインＬａに出力されるデータを監視し、送信フラグが自分への送信を示していた場合のみ、それに続く１０００ビットの制御信号をホスト２３へ渡す。送信フラグのチェックは、ワードクロックの立ち上がりエッジからの転送クロックを数えて行う。ワードクロック立ち上がりエッジ直後の転送クロックを０クロック目とし、自分のノード番号に等しいクロック番目の共有バスからの値が０であった場合のみ、１６クロック目以降の共有バスの値を受信データとしてホスト２３へ渡す。
【００３５】
なお、どの基板２０も出力をＯｎしていない間は、共有バスラインＬａは１に固定されるものとする。このように設定することにより、ノード番号に欠番があるなどの理由により、どの基板２０も出力をＯｎしない期間が存在しても、送信フラグが全て１になるため、どの基板２０もその期間の共有バスラインＬａからの値は無視することになり、無意味なデータを受信することが防げる。
【００３６】
本発明は、上述の実施形態に限定されることなく、種々の変形が可能である。例えば、送信フラグを１６ビットとしたが、ノード数が１６では足りない場合は、送信フラグのビット数を増やしてもよいし、逆にノード数が少ない場合は、送信フラグのビット数を減らして、制御信号長を増やしてもよい。また、転送クロックの周波数をサンプリング周波数×１０２４とし、音声信号のワード長を３２ビット、１サンプリング周期で３２ワード転送としたが、この値は本質的ではない。使用する転送メディア（ＴＴＬ，ＲＳ４８５，ＬＶＤＳなど）の能力に応じて、転送スピードを上げてもよいし、下げてもよい。音声信号のワード長も、アナログ音声信号をＡＤ変換する際の量子化ビット数に応じてより少ないビット数としてもよい。また、１対１接続の音声信号にくらべて、共有バスラインの転送能力が劣ることも考えられるが、そのような場合、転送クロックは音声信号の方へ合わせて高速にし、共有バスの送受信では、転送クロックを間引いて使うことにより転送速度を落とすことも考えられる。また、Ｏｎ／Ｏｆｆの切り替えマージンを８転送クロックとしたが、この長さも本質的ではなく、出力バッファの切り替え特性に応じて変えてもよい。
【産業上の利用可能性】
【００３７】
本発明は、デジタル音声処理回路を有し、操作パネル等から複雑な制御を受ける装置に有効である。特に、放送局のスタジオ等で使用する音声調整卓は多チャンネルの音声処理回路を有するため、本発明により制御信号との干渉が存在しない音声信号とすることができる好適なものとなる。また、家庭用音響製品であっても複数の音声処理基板を有するものに利用することにより、音声信号が制御信号との干渉しないため音声信号の品質が向上し、オーディオ機器として好適なものとなる。
【図面の簡単な説明】
【００３８】
【図１】本発明に係る音声信号処理装置の一実施形態を示すブロック図である。
【図２】（Ａ），（Ｂ），（ａ）〜（ｃ）は、本実施形態におけるサンプリング周期に対応する音声信号の位相関係を示した図である。
【図３】本実施形態におけるワードクロックの説明図である。
【図４】（ａ）〜（ｃ）は、本実施形態におけるワードクロックと基板出力の位相関係を示す図である。
【図５】本実施形態におけるＯｎ／Ｏｆｆ切替により送信又は受信権を設定するためのフローチャートを示す図である。
【図６】（ａ）〜（ｆ）は、本実施形態における各基板の出力Ｏｎ／Ｏｆｆタイミングを示す図である。
【図７】（ａ），（ｂ）は、本実施形態における共有バスラインに送出されるデータバスのデータフォーマットを示す図である。
【図８】従来の音声信号処理装置の一実施形態を示すブロック図である。
【符号の説明】
【００３９】
２０  モジュール
２１  共有バス送信回路
２２  共有バス受信回路
２３  ホスト
２４  バスライン
Ｌａ  信号線（共有バスライン）
Ｌｂ  転送クロックを伝送する信号線
Ｌｃ  ワードクロックを伝送する信号線
Ｌｄ  音声信号の信号線
【図１】
2008146205.tif 000004
【図２】
2008146205.tif 000005
【図３】
2008146205.tif 000006
【図４】
2008146205.tif 000007
【図５】
2008146205.tif 000008
【図６】
2008146205.tif 000009
【図７】
2008146205.tif 000010
【図８】
2008146205.tif 000011
【手続補正書】
【提出日】平成18年12月8日(2006.12.8)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
共有バス送信回路２１における出力のＯｎ／ｏｆｆのタイミングについて、図４（ａ）〜（ｃ）に図示する。図４（ａ）〜（ｃ）は、基板１から基板２へ送信権が移る際の共有バス送信回路２１の切り替え時の位相関係を示しており、図４（ａ）がワードクロックの波形を示し、図４（ｂ）が基板１側の共有バスラインＬａへの出力のＯｎ／Ｏｆｆ信号Ａの波形図を示し、図４（ｃ）が基板２側の共有バスラインＬａへの出力のＯｎ／Ｏｆｆ信号Ａの波形図を示している。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
次に、各基板２０へ順番に送信権を与えるロジックについて説明する。先ず、各基板２０はそれぞれユニークなノード番号を持ち、各基板２０の共有バス送信回路２１はワードクロックを転送クロックでサンプリングする処理機能を有するものとする。さらに、各共有バス送信回路２１はワードクロックのパルスのデューティ比が１／２か、又は１／４かを判断できるタイミング、即ち、ワードクロックの立ち上がりエッジから転送クロックを計数し、３／８×１０２４＝３８４クロック目のタイミングにて、ＯｎかＯｆｆかの条件判断を行って、次のワードクロックの立ち上がりによる送信権の切替において、その判断を反映させる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
次に、例として、基板２０の枚数を４枚、４枚の基板２０にノード番号として０〜３を付与した場合の各基板２０の共有バスラインＬａへの出力のＯｎ／Ｏｆｆタイミングを図６（ａ）〜（ｆ）に示す。図６（ａ）〜（ｆ）について説明すると、図６（ａ）はカウント数を示し、図６（ｂ）はワードクロックの波形を示し、図６（ｃ）〜（ｆ）が各ノード（基板２０の出力）の共有バスラインＬａへの出力Ｏｎ／Ｏｆｆ信号Ａのタイミングを示しており、決して各基板２０の出力が同時に共有バスラインＬａへ出力されることがなく、各基板に対して順番に共有バスラインＬａを優先的に利用可能とする送信権が与えられている。送信権が与えられた共有バス送信回路２１は、ホスト２３からの制御信号を共有バスラインＬａを介して伝送することができる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
次に、共有バス送信回路２１の、ホスト２３からの制御信号の共有バスラインＬａへの出力機能について説明する。共有バス送信回路２１におけるホスト２３からの制御信号の共有バスラインＬａへの出力は、送信権、即ち出力Ｏｎとなったワードクロック期間のみ行う。送信権のない時にホスト２３から出力すべき制御信号をもらった場合、共有バス送信回路２１は、内部バッファに制御信号を貯めておき、次に送信権がまわってきたときに出力する。送信権が与えられた出力Ｏｎの期間中、共有バス送信回路２１がホスト２３から制御信号を出力する場合、制御信号の前に、どの基板への送信かを示す送信フラグを付加する。例えば、最大１６個の基板２０が具えられているとし、ノード番号０〜１５までとした場合、送信フラグは１６ビットとし、その１番先頭のビットはノード番号０への送信フラグ、先頭から２番目のビットはノード番号１への送信フラグとし、以下同様に、先頭から１６番目のビットをノード番号１５への送信フラグとする。各送信フラグの論理は、０がその基板への送信であることを示し、１がその基板への送信でないことを示す。例えば、１６ビットが「０ｘＦＦＦＤ」のときノード番号１４が受信基板となる。また、複数の送信フラグを同時に０にして送信し、同じデータを複数の基板へ分配することも可能とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
ホスト２３から送信要求された制御信号は、１６ビットの送信フラグの直後、１７ビット目から出力される。従って、ワードクロックの立ち上がりエッジ直前の８ビットが出力Ｏｆｆされることも考慮すると、ワードクロック１クロック中に出力できる制御信号は、１０２４−１６−８＝１０００ビットとなる。共有バス送信回路２１から共有バスラインＬａへ出力される出力データのデータフォーマットを図７（ａ），（ｂ）に示す。同図（ａ）がワードクロックの波形図であり、同図（ｂ）が共通バスラインＬａに出力される出力のデータフォーマットをワードクロックに対応させて示しており、共通バスラインＬａへの出力のデータフォーマットは、１６ビットからなる送信フラグと１０００ビットからなるホスト２３からの制御信号とから構成されている。送信フラグを含めた共通バスラインＬａへの出力データは、音声信号の転送と同時に、ワードクロックの立ち上がりエッジを先頭にビットを合わせて、転送クロックに同期させて出力する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
本発明は、デジタル音声処理回路を有し、操作パネル等から複雑な制御を受ける装置に有効である。特に、放送局のスタジオ等で使用する音声調整卓は多チャンネルの音声処理回路を有するため、本発明により制御信号との干渉が存在しない音声信号とすることができる好適なものとなる。また、家庭用音響製品であっても複数の音声処理基板を有するものに利用することにより、音声信号が制御信号と干渉しないため音声信号の品質が向上し、オーディオ機器として好適なものとなる。
【手続補正７】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正の内容】
【図３】
2008146205.tif 000012