(57)【要約】【課題】電力情報及び電圧降下分布を考慮した最適な数の電源スイッチセルを最適なレイアウトで配置する電源スイッチ挿入方法及び電源スイッチ挿入装置を提供すること。【解決手段】半導体集積回路内の被電源遮断領域の外周に電源スイッチセルを配置する電源スイッチ挿入方法である。電源スイッチ挿入方法は、半導体集積回路にマクロセルを配置し、半導体集積回路のフロアプラン情報を出力するマクロセル配置工程と、電源の電力情報に基づいて、電源スイッチに必要なトランジスタサイズを算出するトランジスタサイズ算出工程と、フロアプラン情報及びトランジスタサイズを基に、複数種類の電源スイッチセルが登録された電源スイッチライブラリから選択された電源スイッチセルを被電源遮断領域の外周に配置し、当該電源スイッチセルの配置を最適化する電源スイッチセル配置最適化工程と、を有する。【選択図】図２
2008112817.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路内の被電源遮断領域の外周に電源スイッチセルを配置する電源スイッチ挿入方法であって、
前記半導体集積回路にマクロセルを配置し、前記半導体集積回路のフロアプラン情報を出力するマクロセル配置工程と、
電源の電力情報に基づいて、電源スイッチに必要なトランジスタサイズを算出するトランジスタサイズ算出工程と、
前記フロアプラン情報及び前記トランジスタサイズを基に、複数種類の電源スイッチセルが登録された電源スイッチライブラリから選択された電源スイッチセルを前記被電源遮断領域の外周に配置し、当該電源スイッチセルの配置を最適化する電源スイッチセル配置最適化工程と、
を有することを特徴とする電源スイッチ挿入方法。
【請求項２】
請求項１に記載の電源スイッチ挿入方法であって、
前記電源スイッチセル配置最適化工程は、
前記フロアプラン情報から前記被電源遮断領域の外周のサイズを取得する外周サイズ確認工程と、
前記電源スイッチライブラリから最小幅かつ最大高さの電源スイッチセルを選択して前記外周に配置し、余った前記外周部分に高さの異なる電源スイッチセルを配置してその隙間を埋める電源スイッチ挿入工程と、
前記トランジスタサイズ算出工程で算出されたトランジスタサイズを満たすように、前記電源スイッチ挿入工程で配置された電源スイッチセルの幅を変更することで、前記電源スイッチセルのトランジスタサイズを調整するトランジスタサイズ調整工程と、
を有することを特徴とする電源スイッチ挿入方法。
【請求項３】
請求項２に記載の電源スイッチ挿入方法であって、
前記電源スイッチセル配置最適化工程は、
前記電源スイッチ挿入工程及び前記トランジスタサイズ調整工程が行われた後、前記被電源遮断領域内の電圧降下分布が均一になるように、前記電源スイッチセルの配置を最適化する電圧降下分布調整工程と、
前記フロアプラン情報の全体を考慮し、最終的な前記電源スイッチセルの配置を最適化するフロアプラン全体最適化工程と、
を有することを特徴とする電源スイッチ挿入方法。
【請求項４】
請求項３に記載の電源スイッチ挿入方法であって、
前記電圧降下分布調整工程は、
前記電源の電力情報を用いて前記被電源遮断領域の電圧降下を解析する電圧降下解析工程と、
前記被電源遮断領域の電圧降下分布に基づいて、前記電源スイッチセルの抵抗を下げるべき抵抗抑制箇所を抽出する抵抗抑制箇所抽出工程と、
前記抵抗抑制箇所における前記電源スイッチセルの幅を調整する電源スイッチ抵抗抑制工程と、
を有することを特徴とする電源スイッチ挿入方法。
【請求項５】
請求項１に記載の電源スイッチ挿入方法であって、
前記トランジスタサイズ算出工程は、前記電源スイッチセルで許容される電圧降下情報及び前記電源の電力情報に基づいて、前記電源スイッチに必要なトランジスタサイズを算出することを特徴とする電源スイッチ挿入方法。
【請求項６】
請求項１に記載の電源スイッチ挿入方法であって、
前記電源スイッチライブラリに登録された前記電源スイッチセルは、電源スイッチと、前記電源スイッチを制御するための制御信号の入力波形を一定範囲内に調整するリピータバッファと、を有することを特徴とする電源スイッチ挿入方法。
【請求項７】
請求項１に記載の電源スイッチ挿入方法であって、
前記電源スイッチライブラリには、高さ又は幅が異なる複数の電源スイッチセルが登録されていることを特徴とする電源スイッチ挿入方法。
【請求項８】
請求項１に記載の電源スイッチ挿入方法であって、
前記電源スイッチセルは下層の配線層のみで構成され、当該電源スイッチセルに上層の配線層から電源が接続されることを特徴とする電源スイッチ挿入方法。
【請求項９】
請求項８に記載の電源スイッチ挿入方法であって、
前記電源スイッチセルへの電源コンタクト密度を調整する際、当該電源スイッチセルの上層の配線状況から、配線が無い部分に電源コンタクトを設ける電源コンタクト密度調整工程を有することを特徴とする電源スイッチ挿入方法。
【請求項１０】
半導体集積回路内の被電源遮断領域の外周に電源スイッチセルを配置する電源スイッチ挿入装置であって、
前記半導体集積回路にマクロセルを配置し、前記半導体集積回路のフロアプラン情報を出力するマクロセル配置手段と、
電源の電力情報に基づいて、電源スイッチに必要なトランジスタサイズを算出するトランジスタサイズ算出手段と、
複数種類の電源スイッチセルが登録された電源スイッチライブラリと、
前記フロアプラン情報及び前記トランジスタサイズを基に、前記電源スイッチライブラリから選択された電源スイッチセルを前記被電源遮断領域の外周に配置し、当該電源スイッチセルの配置を最適化する電源スイッチセル配置最適化手段と、
を備えたことを特徴とする電源スイッチ挿入装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路が有する被電源遮断領域の外周に電源スイッチを配置する電源スイッチ挿入方法及び電源スイッチ挿入装置に関する。
【背景技術】
【０００２】
ＬＳＩ（半導体集積回路）の微細化に伴うリークの電流抑制技術として、電源遮断技術が広く用いられている（例えば、特許文献１参照）。電源遮断技術では、精度良く電源を遮断するために、半導体集積回路に電源スイッチが内蔵される。
【０００３】
図１２は、従来のインプリメンテーション設計における電源スイッチの挿入手順を示すフローチャートである。図１２に示すように、論理合成工程Ｓ１０１では、ネットリスト２０１を生成し、電力シミュレーション工程Ｓ１０２では、電力シミュレーションを行い、電源単位毎の電力値（電力情報２０４）を求め、電源単位毎に必要な電源スイッチセル数を算出する。電源スイッチ挿入工程Ｓ１０３では、算出された電源スイッチセル数分、ネットリスト２０１に挿入する。このとき、使用される電源スイッチセルの構成は、１種類のみである。
【０００４】
マクロセル配置工程Ｓ１０４でマクロセルを配置した後、電源スイッチ配置工程Ｓ１０５で電源スイッチセルを配置する。そして、電源配線作成工程Ｓ１０６、配置配線工程Ｓ１０７を行い、電源解析工程Ｓ１０８では、電源スイッチセルをＯＮにした状態の電源解析を行う。このとき、被電源遮断領域内の電圧降下分布が目標電圧降下値を達成している場合、レイアウトデータの完成となる。一方、被電源遮断領域内の電圧降下分布が目標電圧降下値に達成しない場合、電源スイッチセル配置工程Ｓ１０５まで遡り、電圧降下分布が目標電圧降下値を達成するように、電源スイッチセルの配置位置を移動させる。
【０００５】
【特許文献１】特開平１０−２０００５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、上記説明した電源スイッチの挿入方法は、次の問題がある。通常、電源スイッチセルは、被電源遮断領域の外周に配置されるが、電源スイッチセルの構成が１種類だけであるので、フロアプラン形状によっては、電源スイッチセルの全幅が被電源遮断領域の外周の距離と一致せず、その分冗長な面積が発生してしまう。
【０００７】
また、配置配線までのレイアウト形状が完成した後に電源解析を行うので、レイアウト工程（マクロセル配置工程Ｓ１０４、電源スイッチセル配置工程Ｓ１０５、配置配線工程Ｓ１０７）で増減した電力情報を考慮した最適な数の電源スイッチセルの挿入が行えず、かつ電圧降下分布を考慮した電源スイッチセルの配置が行えなかった。
【０００８】
さらに、電源スイッチセルの配置に起因して電圧降下分布が極端に偏った場合、電源スイッチ挿入工程Ｓ１０３まで遡り、電源スイッチセルの配置を修正する必要があった。
【０００９】
また、複数の電源スイッチを同時にＯＮ／ＯＦＦさせるので、電源スイッチ制御信号のスルーレート（slew）値を限定する必要がある。このため、電源スイッチセル近傍に電源スイッチ制御信号を駆動するバッファを配置する必要があった。
【００１０】
また、電源スイッチセルのピンはメタル配線層に形成されるので、電源スイッチセルを配置することで、配線ダメージが発生していた。
【００１１】
本発明の目的は、電力情報を考慮した最適な数の電源スイッチセルを最適なレイアウトで配置する電源スイッチ挿入方法及び電源スイッチ挿入装置を提供することである。
【課題を解決するための手段】
【００１２】
本発明は、半導体集積回路内の被電源遮断領域の外周に電源スイッチセルを配置する電源スイッチ挿入方法であって、前記半導体集積回路にマクロセルを配置し、前記半導体集積回路のフロアプラン情報を出力するマクロセル配置工程と、電源の電力情報に基づいて、電源スイッチに必要なトランジスタサイズを算出するトランジスタサイズ算出工程と、前記フロアプラン情報及び前記トランジスタサイズを基に、複数種類の電源スイッチセルが登録された電源スイッチライブラリから選択された電源スイッチセルを前記被電源遮断領域の外周に配置し、当該電源スイッチセルの配置を最適化する電源スイッチセル配置最適化工程と、を有する電源スイッチ挿入方法を提供する。これにより、被電源遮断領域の外周に冗長な面積を発生させることなく電源スイッチセルを配置することができる。
【００１３】
上記電源スイッチ挿入方法では、前記電源スイッチセル配置最適化工程は、前記フロアプラン情報から前記被電源遮断領域の外周のサイズを取得する外周サイズ確認工程と、前記電源スイッチライブラリから最小幅かつ最大高さの電源スイッチセルを選択して前記外周に配置し、余った前記外周部分に高さの異なる電源スイッチセルを配置してその隙間を埋める電源スイッチ挿入工程と、前記トランジスタサイズ算出工程で算出されたトランジスタサイズを満たすように、前記電源スイッチ挿入工程で配置された電源スイッチセルの幅を変更することで、前記電源スイッチセルのトランジスタサイズを調整するトランジスタサイズ調整工程と、を有する。これにより、電源スイッチセルの配置を容易に行うことができるとともに、電源スイッチに必要なトランジスタサイズを容易に調整することができる。
【００１４】
上記電源スイッチ挿入方法では、前記電源スイッチセル配置最適化工程は、前記電源スイッチ挿入工程及び前記トランジスタサイズ調整工程が行われた後、前記被電源遮断領域内の電圧降下分布が均一になるように、前記電源スイッチセルの配置を最適化する電圧降下分布調整工程と、前記フロアプラン情報の全体を考慮し、最終的な前記電源スイッチセルの配置を最適化するフロアプラン全体最適化工程とを有する。これにより、電圧降下分布を考慮した最適な数の電源スイッチセルを配置することができる。
【００１５】
上記電源スイッチ挿入方法では、前記電圧降下分布調整工程は、前記電源の電力情報を用いて前記被電源遮断領域の電圧降下を解析する電圧降下解析工程と、前記被電源遮断領域の電圧降下分布に基づいて、前記電源スイッチセルの抵抗を下げるべき抵抗抑制箇所を抽出する抵抗抑制箇所抽出工程と、前記抵抗抑制箇所における前記電源スイッチセルの幅を調整する電源スイッチ抵抗抑制工程とを有する。これにより、電圧降下分布が均一になるように調整することができる。
【００１６】
上記電源スイッチ挿入方法では、前記トランジスタサイズ算出工程は、前記電源スイッチセルで許容される電圧降下情報及び前記電源の電力情報に基づいて、前記電源スイッチに必要なトランジスタサイズを算出する。これにより、電源スイッチに必要なトランジスタサイズを精度良く算出することができる。
【００１７】
上記電源スイッチ挿入方法では、前記電源スイッチライブラリに登録された前記電源スイッチセルは、電源スイッチと、前記電源スイッチを制御するための制御信号の入力波形を一定範囲内に調整するリピータバッファと、を有する。これにより、電源スイッチセル近傍に電源スイッチ制御信号を駆動するバッファを配置する必要が無くなる。
【００１８】
上記電源スイッチ挿入方法では、前記電源スイッチライブラリには、高さ又は幅が異なる複数の電源スイッチセルが登録されている。これにより、最適な電源スイッチセルの選択が容易となる。
【００１９】
上記電源スイッチ挿入方法では、前記電源スイッチセルは下層の配線層のみで構成され、当該電源スイッチセルに上層の配線層から電源が接続される。これにより、配線ダメージの発生を抑えることができる。
【００２０】
上記電源スイッチ挿入方法は、前記電源スイッチセルへの電源コンタクト密度を調整する際、当該電源スイッチセルの上層の配線状況から、配線が無い部分に電源コンタクトを設ける電源コンタクト密度調整工程を有する。これにより、電源コンタクト密度を容易に調整することができる。
【００２１】
本発明は、半導体集積回路内の、被電源遮断領域の外周に電源スイッチセルを配置する電源スイッチ挿入装置であって、前記半導体集積回路にマクロセルを配置し、前記半導体集積回路のフロアプラン情報を出力するマクロセル配置手段と、電源の電力情報に基づいて、電源スイッチに必要なトランジスタサイズを算出するトランジスタサイズ算出手段と、複数種類の電源スイッチセルが登録された電源スイッチライブラリと、前記フロアプラン情報及び前記トランジスタサイズを基に、前記電源スイッチライブラリから選択された電源スイッチセルを前記被電源遮断領域の外周に配置し、当該電源スイッチセルの配置を最適化する電源スイッチセル配置最適化手段と、を備えた電源スイッチ挿入装置を提供する。
【発明の効果】
【００２２】
本発明によれば、電力情報を考慮した最適な数の電源スイッチセルを最適なレイアウトで配置する電源スイッチ挿入方法及び電源スイッチ挿入装置を提供することができる。
【発明を実施するための最良の形態】
【００２３】
本発明の電源スイッチ挿入方法及び電源スイッチ挿入装置の実施の形態について図面を参照しながら説明する。本実施形態の電源スイッチ挿入方法は、電源スイッチを有する半導体集積回路（ＬＳＩ）を設計する際、被電源遮断領域の外周に電源スイッチセルを配置する電源スイッチ挿入装置に適用される。電源スイッチ挿入装置は、半導体集積回路を設計する設計装置に搭載される。
【００２４】
図１は、一実施形態の電源スイッチ挿入装置を示すブロック図である。図１に示すように、電源スイッチ挿入装置は、第１演算部７１〜第８演算部７８及び第１記憶部８１〜第７記憶部８７を有する。第１演算部７１は後述する論理合成工程Ｓ１を行う。第２演算部７２は電力シミュレーション工程Ｓ２を行う。第３演算部７３は電源スイッチトランジスタサイズ計算工程Ｓ３を行う。第４演算部７４はマクロセル配置工程Ｓ４を行う。第５演算部７５は電源スイッチセル配置最適化工程Ｓ５を行う。第６演算部７６は電源配線作成工程Ｓ６及び配置配線工程Ｓ７を行う。第７演算部７７及び第８演算部７８は電源コンタクト密度調整工程Ｓ８を行う。
【００２５】
第１記憶部８１には、後述するネットリスト１１が格納される。第２記憶部８２には、電源毎の電力情報１２が格納される。第３記憶部８３には、電源スイッチトランジスタサイズ情報１３が格納される。第４記憶部８４には、フロアプラン情報１４が格納される。第５記憶部８５には、電源スイッチセルの最適化が行われたフロアプランが格納される。第６記憶部８６には、配置配線後のレイアウト情報が格納される。第７記憶部８７には、電圧降下マップ６１が格納される。
【００２６】
図２は、本実施形態の電源スイッチ挿入装置が行う電源スイッチセルの挿入手順（電子スイッチ挿入方法）を示すフローチャートである。図２に示すように、論理合成工程Ｓ１では、第１演算部７１は、ＲＴＬ（Register Transfer Level）で記述された回路構造からネットリスト１１を合成し、第１記憶部８１に格納する。電力シミュレーション工程Ｓ２では、第２演算部７２は、第１記憶部８１に格納されたネットリスト１１を入力し、電源毎の電力情報１２を出力し、第２記憶部８２に格納する。
【００２７】
電源スイッチトランジスタサイズ計算工程Ｓ３では、第３演算部７３は、電源毎の電力情報１２及び単位トランジスタサイズ当たりに流せる電流量から、必要な電源スイッチトランジスタサイズ情報１３を算出し、第３記憶部８３に格納する。ここで、電源スイッチトランジスタサイズをＴＳ１とし、ブロックの消費電流をＰ１とし、単位トランジスタ当たりに流せる電流量をＡ１とすると、電源スイッチトランジスタサイズＴＳ１は、以下の式（１）で示される。
【００２８】
ＴＳ１＝Ｐ１／Ａ１    ……（１）
【００２９】
また、電源スイッチセルで許容される電圧降下をＶ１とし、単位トランジスタのインピーダンスをＺ１とすると、単位トランジスタ当たりに流せる電流量Ａ１は、以下の式（２）で示される。
【００３０】
Ａ１＝Ｖ１／Ｚ１    ……（２）
【００３１】
マクロセル配置工程Ｓ４では、第４演算部７４は、第１記憶部８１に格納されたネットリスト１１に記載のマクロセルを半導体集積回路２１に配置し、半導体集積回路２１のフロアプラン情報１４を第４記憶部８４に格納する。図３は、電源スイッチセルの配置領域を示す図である。半導体集積回路２１にマクロセルを配置する際、被電源遮断ブロック２２の外周２４に電源スイッチセルを並べることを考慮し、本実施形態では電源スイッチセル配置考慮領域２３を確保しておく。また、第４記憶部８４に格納されたフロアプラン情報１４は、被電源遮断ブロック２２の各頂点座標が記述されたファイルである。
【００３２】
電源スイッチセル配置最適化工程Ｓ５では、第５演算部７５は、電源スイッチセルの配置を最適化する。電源スイッチセル配置最適化工程Ｓ５は複数の工程を含む。それら複数の工程については後述する。電源配線作成工程Ｓ６では、第６演算部７６は、電源スイッチセル配置最適化工程Ｓ５で最適化された第５記憶部８５に格納されたフロアプランに対して電源配線を作成する。配置配線工程Ｓ７では、第６演算部７６はスタンダードセルに対する配置配線を行い、配置配線後のレイアウト情報を第６記憶部８６に格納する。
【００３３】
最後に、電源コンタクト密度調整工程Ｓ８を行う。電源コンタクト密度調整工程Ｓ８は、図４に示すように、複数の工程を含む。図４は、電源コンタクト密度調整工程Ｓ８の詳細を示すフローチャートである。まず、電圧降下解析工程Ｓ４１では、第７演算部７７は、電力情報１２を用いて電圧降下解析を行い、電圧降下マップ６５を作成し、第７記憶部８７に格納する。電圧降下判定工程Ｓ４２では、第８演算部７８は、最大電圧降下値が電圧降下目標値より大きいか否かを判定し、電圧降下目標値より大きければ抵抗抑制箇所抽出工程Ｓ４３に進み、電圧降下目標値以下であれば電源コンタクト密度調整工程Ｓ８を終了する。抵抗抑制箇所抽出工程Ｓ４３では、第８演算部７８は、後述する電源スイッチセル配置最適化工程Ｓ５と同様の手法で抵抗抑制箇所を抽出する。
【００３４】
電源コンタクト強化工程Ｓ４４では、第８演算部８８は、抵抗抑制箇所抽出工程Ｓ４３で抽出した抵抗抑制箇所に配置されている電源スイッチセルに接続されるコンタクトを、信号配線とショートしない範囲で追加することで、電源スイッチセル周辺の抵抗値を抑制する。即ち、電源スイッチセルの上層の配線状況から、配線が無い部分に電源コンタクトを設けることで電源スイッチセル周辺の抵抗値を低減する。
【００３５】
以下、電源スイッチセル配置最適化工程Ｓ５の詳細について、図５〜図１１を参照して説明する。電源スイッチセル配置最適化工程Ｓ５では図５に示す電源スイッチライブラリ情報４１が利用される。図５は、電源スイッチライブラリ情報４１に用意された多様なサイズの電源スイッチセルを示す図である。図５に示すように、電源スイッチライブラリ情報４１には、高さＨ１×幅Ｗ１〜高さＨｎ×幅Ｗｍのサイズの複数の電源スイッチセルが登録されている。電源スイッチセルとしては、フロアプラン形状及び必要な電源スイッチトランジスタサイズに合わせて、適切な組み合わせのものが選択可能である。
【００３６】
図６は、電源スイッチセルを示す回路図である。電源スイッチセル３１は、電源スイッチ３３及びリピータバッファ３２を有する。リピータバッファ３２は、電源スイッチ３３のＯＮ／ＯＦＦを制御する制御信号を駆動し、その入力波形の傾きを一定範囲内に調整する。図７は、電源スイッチセルの配線構造を示す図である。電源スイッチセル３１は、ソース５２、ドレイン５３、ゲート５４、電源スイッチ内コンタクト５５及び電源スイッチ内配線５６を有する。電源スイッチ内配線５６は、電源スイッチ外コンタクト５７を介して上層の電源スイッチ外配線５８に接続される。このように、電源スイッチセル３１は下層配線のみで形成される。
【００３７】
図８は、電源スイッチセル配置最適化工程Ｓ５の詳細を示すフローチャートである。図８に示すように、フロアプランサイズ確認工程Ｓ１１では、第５演算部７５は、フロアプラン情報１４に基づいて被電源遮断ブロック外周サイズ情報４２を生成する。図３に示したように、被電源遮断ブロック外周２４は、被電源遮断ブロック２２のバウンダリから電源スイッチセルの間隔分外側の周であり、被電源遮断ブロック外周サイズ情報４２は、被電源遮断ブロック外周２４の各頂点座標を記述したファイルである。
【００３８】
電源スイッチ挿入工程Ｓ１２では、第５演算部７５は、被電源遮断ブロック外周２４の各辺への電源スイッチセルの配置、電源スイッチ制御信号線の接続を行い、ネットリスト１１に電源スイッチセルの接続を記述する。図９は、電源スイッチセル配置最適化工程Ｓ５の電源スイッチ挿入工程Ｓ１２における電源スイッチセルの配置手順を示すフローチャートである。例えば、被電源遮断ブロック外周サイズ情報４２から抽出した、ある被電源遮断ブロック外周の左辺の始点座標を（Ｘ１，Ｙ１）、その終点座標を（Ｘ１，Ｙ２）とする。
【００３９】
図９に示すように、ステップＳ２１で、ｙ＝０とする。変数ｙは、次に電源スイッチセルが挿入されるｙ座標の変化分を表し、初期値０である。ステップＳ２２では、電源スイッチライブラリ情報４１から、幅Ｗが最小で高さＨが最大のセルを選択し、セル情報として高さ、幅、セル名を取得し、それぞれを変数ｈ、変数ｗ、変数ｃｅｌｌに代入する。
【００４０】
ステップＳ２３で、ｎ＝１とする。変数ｎは、次に挿入される同一種類の電源スイッチセルの数を表し、初期値１である。ステップＳ２４では、Ｙ１＋ｙ＋ｎｈ＜Ｙ２であるか否かを判定する（Ｓ２４）。ｙ＝０かつｎ＝１の場合、Ｙ１＋ｈ＜Ｙ２であるか否かを判定する。Ｙ１＋ｈ＜Ｙ２であればステップＳ２５に進み、始点座標（Ｘ１，Ｙ１）に電源スイッチセルｃｅｌｌを配置する。次に、ステップＳ２６ではｎ＝ｎ＋１とし、ステップＳ２４に戻る。ｙ＝０かつｎ＝２の場合、Ｙ１＋２ｈ＜Ｙ２であれば、ステップＳ２５で座標（Ｘ１，Ｙ１＋ｈ）に電源スイッチセルｃｅｌｌを配置する。同様に、ステップＳ２４でＹ１＋ｙ＋ｎｈ＜Ｙ２であるか否かの判定を繰り返し、この判定の結果がＹＥＳの場合は、座標（Ｘ１，Ｙ１＋ｙ＋（ｎ−１）ｈ）に電源スイッチセルｃｅｌｌを配置（挿入）する。
【００４１】
一方、上記判定の結果がＮＯの場合は、ステップＳ２７で、電源スイッチライブラリ情報４１から幅が同一で高さが一段階低い電源スイッチセルを選択し、そのセル情報として高さ、幅、セル名を取得し、それぞれを変数ｈ、変数ｗ、変数ｃｅｌｌに代入し、座標（Ｘ１，Ｙ１＋ｙ＋（ｎ−１）ｈ）を始点とする。そして、ステップＳ２２に戻り、上記と同様の手順で電源スイッチセルを挿入する。こうして、被電源遮断ブロック外周の左辺に対し、電源スイッチライブラリ情報４１中、同一幅で高さが最小の電源スイッチセルとなるまで上記手順を繰り返す。即ち、ステップＳ２２で同一幅で次に高さの低い電源スイッチセルが無くなった場合、この処理は終了する。具体的には、図５の高さＨｎから高さＨ１に至るまで処理が行われる。さらに、被電源遮断ブロック２２の右辺、上辺、下辺についても、上記と同様の手法で電源スイッチセルを挿入する。なお、被電源遮断ブロックの形状が矩形である場合、右辺及び左辺のいずれか一方、かつ上辺及び下辺のいずれか一方に対し、上記処理を行って電源スイッチセルを配置し、他方については対向する辺と同一の配置にしても良い。
【００４２】
電源スイッチ挿入工程Ｓ１２で被電源遮断ブロック外周２４の各辺に電源スイッチセルが配置された後、第５演算部７５は電源スイッチサイズ調整工程Ｓ１３を行う。電源スイッチサイズ調整工程Ｓ１３では、第５演算部７５は、電源スイッチ挿入工程Ｓ１２で挿入された電源スイッチセルの総トランジスタサイズを算出し、各電源に必要な電源スイッチトランジスタサイズ情報１３と比較する。比較の結果、必要なトランジスタサイズを満たしていない場合、第５演算部７５は、電源スイッチセルを一段階幅の広いセルに置き換えて再度比較する。このセルの置き換えと比較は、必要な電源スイッチトランジスタサイズ情報１３を満たすまで行われる。具体的には、図５の幅Ｗ１から幅Ｗｍに至るまでセルの置き換えが行われる。
【００４３】
電圧降下分布調整工程Ｓ１４では、第５演算部７５は電圧降下分布の調整を行う。図１０は、電圧降下分布調整工程Ｓ１４の詳細を示すフローチャートである。仮電源配線作成工程Ｓ３１では、第５演算部７５は、電源スイッチサイズ調整工程Ｓ１３後のレイアウトに対して電源配線を作成する。電圧降下解析工程Ｓ３２では、第５演算部７５が、電力情報１２を用いて電圧降下を解析して、電圧降下マップ６１を作成する。図１１は、電圧降下マップ６１を示す図である。電圧降下マップ６１は、１チップ上の各点における電圧降下値をレイアウト上に等高線として示す。図１１中、「×」で示される点は電圧降下最大点６４である。
【００４４】
ステップＳ３３では、第５演算部７５は、被電源遮断ブロック２２の最大電圧降下値が目標電圧降下値よりも大きいか否かを判定し、目標電圧降下値以下より大きければ抵抗抑制箇所抽出工程Ｓ３４に進み、目標電圧降下値以下であればフロアプラン全体最適化工程Ｓ１５に進む。抵抗抑制箇所抽出工程Ｓ３４では、第５演算部７５は、電圧降下マップ６１における電圧降下最大点６４の座標から、電源スイッチセルの抵抗値を抑制すべき箇所を抽出する。例えば、被電源遮断ブロック２２の各頂点の座標を（Ｘ１，Ｙ１）、（Ｘ１，Ｙ２）、（Ｘ２，Ｙ２）、（Ｘ２，Ｙ１）とし、電圧降下最大点６４の座標を（Ｘ，Ｙ）とする場合、抵抗抑制箇所は以下のとおりである。即ち、Ｘ＞Ｘ１＋（Ｘ２−Ｘ１）／２の場合は、右辺に並べられた電源スイッチが抵抗抑制箇所となり、Ｘ＜Ｘ１＋（Ｘ２−Ｘ１）／２の場合は、左辺に並べられた電源スイッチが抵抗抑制箇所となる。Ｘ＝Ｘ１＋（Ｘ２−Ｘ１）／２の場合は、左辺及び右辺共に抵抗抑制箇所となる。同様に、Ｙ＞Ｙ１＋（Ｙ２−Ｙ１）／２の場合は、上辺に並べられた電源スイッチが抵抗抑制箇所となり、Ｙ＜Ｙ１＋（Ｙ２−Ｙ１）／２の場合は、下辺に並べられた電源スイッチが抵抗抑制箇所となり、Ｙ＝Ｙ１＋（Ｙ２−Ｙ１）／２の場合は、上辺及び下辺共に抵抗抑制箇所となる。
【００４５】
電源スイッチ抵抗抑制工程Ｓ３５では、第５演算部７５は、抵抗抑制箇所抽出工程Ｓ３４で抽出した抵抗抑制箇所に配置されている電源スイッチセルを、電源スイッチライブラリ情報４１の中で高さが同一で幅が一段階広いセルに置き換える。この後、仮電源配線作成工程Ｓ３１に戻り、電圧降下値が目標電圧降下値以下になるまで上記処理を繰り返す。
【００４６】
電圧降下分布調整工程Ｓ１４後のフロアプランには、マクロセル配置工程Ｓ４で電源スイッチセル配置領域として空けておいたブロック間隔がデッドスペースとして残っている。また、電源スイッチサイズ調整工程Ｓ１３や電圧降下分布調整工程Ｓ１４でセルの幅を拡大したことによるマクロセル同士の重なりが発生する場合もある。このため、フロアプラン全体最適化工程Ｓ１５では、電圧降下分布調整工程Ｓ１４後のフロアプランに対し、電源スイッチセル及び被電源遮断ブロック全体の座標を平行移動させることにより、隙間の削減や重なりの修正を行い、その結果を第５記憶部８５に格納する。
【００４７】
以上説明したように、本実施形態の電源スイッチ挿入装置及び電源スイッチ挿入方法によれば、電源遮断ブロックの外周に冗長な面積を発生させることなく電源スイッチセルを配置することができる。また、電力情報を考慮した最適な数の電源スイッチセルを、電圧降下分布を考慮して配置することができる。また、電源スイッチの配置を容易に修正することができる。また、電源スイッチセル３１がリピータバッファ３２を有するため、電源スイッチセル近傍に電源スイッチ制御信号を駆動するためのバッファを配置する必要がない。さらに、電源スイッチセルは下層配線のみで形成されるため、上層の配線ダメージの発生を抑えることができる。
【産業上の利用可能性】
【００４８】
本発明に係る電源スイッチ挿入方法及び電源スイッチ挿入装置は、半導体集積回路の設計情報に基づいて最適な電源スイッチセルの挿入及び配置を行う設計方法及び設計装置等として有用である。
【図面の簡単な説明】
【００４９】
【図１】一実施形態の電源スイッチ挿入装置を示すブロック図
【図２】一実施形態の電源スイッチ挿入装置が行う電源スイッチセルの挿入手順（電子スイッチ挿入方法）を示すフローチャート
【図３】電源スイッチセルの配置領域を示す図
【図４】電源コンタクト密度調整工程Ｓ８の詳細を示すフローチャート
【図５】電源スイッチセルサイズを示す図
【図６】電源スイッチセルの構成を示す回路図
【図７】電源スイッチセルの配線構造を示す図
【図８】電源スイッチセル配置最適化工程Ｓ５の詳細を示すフローチャート
【図９】電源スイッチ挿入工程Ｓ１２における電源スイッチセルの配置手順を示すフローチャート
【図１０】電圧降下分布調整工程Ｓ１４の詳細を示すフローチャート
【図１１】電圧降下マップ６１を示す図
【図１２】従来のインプリメンテーション設計における電源スイッチの挿入手順を示すフローチャート
【符号の説明】
【００５０】
１１  ネットリスト
１２  電力情報
１３  電源トランジスタサイズ情報
１４  フロアプラン情報
２２  被電源遮断ブロック
３１  電源スイッチセル
４１  電源スイッチライブラリ情報
７１  第１演算部
７２  第２演算部
７３  第３演算部
７４  第４演算部
７５  第５演算部
７６  第５演算部
７７  第７演算部
７８  第８演算部
８１  第１記憶部
８２  第２記憶部
８３  第３記憶部
８４  第４記憶部
８５  第５記憶部
８６  第６記憶部
８７  第７記憶部
【図１】
2008112817.tif 000003
【図２】
2008112817.tif 000004
【図３】
2008112817.tif 000005
【図４】
2008112817.tif 000006
【図５】
2008112817.tif 000007
【図６】
2008112817.tif 000008
【図７】
2008112817.tif 000009
【図８】
2008112817.tif 000010
【図９】
2008112817.tif 000011
【図１０】
2008112817.tif 000012
【図１１】
2008112817.tif 000013
【図１２】
2008112817.tif 000014