(57)【要約】【課題】異なる階調間でのキックバック電圧の差に起因する画質不良を更に低減でき、比較的簡単な回路構成で実現できるガンマ電圧生成回路を提供する。【解決手段】ガンマ電圧生成回路は、抵抗ストリング部、第１抵抗部、及び第２抵抗部を含む。抵抗ストリング部では複数の抵抗素子の直列接続の一端に対して第１電源電圧が印加され、他端に対して第２電源電圧が印加される。それにより、抵抗素子間の接続点から複数のガンマ電圧が出力される。第１抵抗部は好ましくは第１スイッチング素子と第１抵抗とを含み、第１電源端子と抵抗ストリング部の一端との間に直列に接続される。第２抵抗部は、並列に接続された第２スイッチング素子と第２抵抗を含み、第２電源端子と抵抗ストリング部の他端との間に直列に接続される。これによって、簡単な回路具現によって製造コストを節減することができる。【選択図】図３
2008262196.tif 000002
【特許請求の範囲】
【請求項１】
第１電源電圧が印加される第１電源端子、第２電源電圧が印加される第２電源端子、及び前記第１電源端子と前記第２電源端子との間に直列に接続された複数の抵抗素子を含み、前記複数の抵抗素子の間の接続点から複数のガンマ電圧を出力する抵抗ストリング部、
前記第１電源端子と前記抵抗ストリング部の一端との間に並列に接続された第１スイッチング素子と第１抵抗素子とを含む第１抵抗部、並びに、
前記第２電源端子と前記抵抗ストリング部の他端との間に並列に接続された第２スイッチング素子と第２抵抗素子とを含む第２抵抗部、
を有するガンマ電圧生成回路であり、
前記第１スイッチング素子と前記第２スイッチング素子とは、所定の基準電圧に対する前記第１電源電圧と前記第２電源電圧との極性に応じてオンオフする、
ガンマ電圧生成回路。
【請求項２】
前記第１電源電圧及び前記第２電源電圧は前記基準電圧に対する極性が互いに逆位相で反転する、請求項１に記載のガンマ電圧生成回路。
【請求項３】
前記第１電源電圧が前記第２電源電圧より低いとき、前記第１スイッチング素子及び前記第２スイッチング素子はいずれも導通する、請求項２に記載のガンマ電圧生成回路。
【請求項４】
前記抵抗ストリング部は、共通電圧に対する極性が第１極性に揃っているガンマ電圧を出力する、請求項３に記載のガンマ電圧生成回路。
【請求項５】
前記第１電源電圧が前記第２電源電圧より高いとき、前記第１スイッチング素子及び前記第２スイッチング素子はいずれも開放される、請求項２に記載のガンマ電圧生成回路。
【請求項６】
前記抵抗ストリング部は、共通電圧に対する極性が第２極性に揃っているガンマ電圧を出力する、請求項５に記載のガンマ電圧生成回路。
【請求項７】
前記第１スイッチング素子は第１トランジスタを含み、前記第２スイッチング素子は第２トランジスタを含む、請求項１に記載のガンマ電圧生成回路。
【請求項８】
前記第１トランジスタ及び前記第２トランジスタは水平走査期間ごとにオンオフする、請求項７に記載のガンマ電圧生成回路。
【請求項９】
前記第１スイッチング素子は第１ダイオードを含み、前記第２スイッチング素子は第２ダイオードを含む、請求項１に記載のガンマ電圧生成回路。
【請求項１０】
前記第１ダイオードのカソードは前記第１電圧端子に接続され、アノードは前記抵抗ストリング部の一端に接続され、前記第２ダイオードのカソードは前記抵抗ストリング部の他端に接続され、アノードは前記第２電圧端子に接続されている、請求項９に記載のガンマ電圧生成回路。
【請求項１１】
液晶キャパシタを含む画素部、及び、互いに交差するソース配線とゲート配線を有する表示パネル、
所定の基準電圧に対する極性が正である第１共通電圧と負である第２共通電圧とを交互に共通電圧として前記液晶キャパシタに提供し、第１電源電圧と第２電源電圧とを生成する電源電圧生成部、並びに、
前記共通電圧に対する極性が正と負とのいずれかに揃っている複数のガンマ電圧を交互に生成するガンマ電圧生成部、
を有する表示装置であり、
前記ガンマ電圧生成部は、
前記第１電源電圧が印加される第１電源端子、前記第２電源電圧が印加される第２電源端子、及び前記第１電源端子と前記第２電源端子との間に直列に接続された複数の抵抗素子を含む抵抗ストリング部、
前記第１電源端子と前記抵抗ストリング部の一端との間に並列に接続された第１スイッチング素子と第１抵抗素子とを含む第１抵抗部、並びに、
前記第２電源端子と前記抵抗ストリング部の他端との間に並列に接続された第２スイッチング素子と第２抵抗素子とを含む第２抵抗部、
を有し、
前記第１スイッチング素子と前記第２スイッチング素子とは、前記基準電圧に対する前記第１電源電圧と前記第２電源電圧との極性に応じてオンオフする、
表示装置。
【請求項１２】
前記電源電圧生成部は水平同期信号に同期して前記第１共通電圧及び前記第２共通電圧を交互に出力し、
前記ガンマ電圧生成部は前記水平同期信号に同期して前記共通電圧に対する前記複数のガンマ電圧の極性を正と負とに交互に切り換える、請求項１１に記載の表示装置。
【請求項１３】
前記電源電圧生成部は、前記第１電源電圧及び前記第２電源電圧の前記基準電圧に対する極性を互いに逆位相で反転させる、請求項１２に記載の表示装置。
【請求項１４】
前記第１電源電圧が前記第２電源電圧より低いとき、前記第１スイッチング素子及び前記第２スイッチング素子はいずれも導通する、請求項１３に記載の表示装置。
【請求項１５】
前記電源電圧生成部が前記共通電圧として前記第１共通電圧を出力するとき、前記抵抗ストリング部は前記複数のガンマ電圧を前記第１共通電圧より低く維持する、請求項１４に記載の表示装置。
【請求項１６】
前記第１電源電圧が前記第２電源電圧より高いとき、前記第１スイッチング素子及び前記第２スイッチング素子はいずれも開放される、請求項１３に記載の表示装置。
【請求項１７】
前記電源電圧生成部が前記共通電圧として前記第２共通電圧を出力するとき、前記抵抗ストリング部は前記複数のガンマ電圧を前記第２共通電圧より高く維持する、請求項１６に記載の表示装置。
【請求項１８】
前記水平同期信号に同期してライン反転信号を出力するタイミング制御部を前記表示装置は更に有し、
前記第１スイッチング素子は、前記ライン反転信号に応じてオンオフする第１トランジスタを含み、前記第２スイッチング素子は、前記ライン反転信号に応じてオンオフする第２トランジスタを含む、
請求項１２に記載の表示装置。
【請求項１９】
前記第１スイッチング素子は第１ダイオードを含み、前記第２スイッチング素子は第２ダイオードを含む、請求項１２に記載の表示装置。
【請求項２０】
前記第１ダイオードのカソードは前記第１電源端子に接続され、アノードは前記抵抗ストリング部の一端に接続され、前記第２ダイオードのカソードは前記抵抗ストリング部の他端に接続され、アノードは前記第２電圧端子に接続されている、請求項１９に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に関し、特に、それに搭載されるガンマ電圧生成回路に関する。
【背景技術】
【０００２】
液晶表示装置は液晶の電気光学効果を利用して液晶パネルの光透過率を画素ごとに調節することにより、液晶パネルに画像を表示する。一般に液晶パネルでは２枚の表示パネルが間に液晶層を挟んで貼り合わされている。一方の表示パネルには、異なる金属層からゲート配線とソース配線とが形成され、表示領域を縦横に延びている。ゲート配線とソース配線との間にはスイッチング素子と透明な画素電極との対がマトリクス状に配置されている。スイッチング素子は薄膜トランジスタから成り、いずれかのゲート配線からのゲート信号に応じてオンオフし、同じ対の画素電極といずれかのソース配線との間の接続を制御する。他方の表示パネルの全面は１枚の共通電極で覆われている。共通電極は液晶層を隔てて画素電極と対向している。液晶層は誘電体であるので、各画素電極と共通電極、及び両電極間に挟まれた液晶層の部分は回路的にはキャパシタと等価である。このキャパシタは液晶キャパシタと呼ばれ、それに連結されたスイッチング素子と共に一つの画素を形成している。各画素には更に、ゲート配線と同じ金属層からストレージ電極が形成されていても良い。ストレージ電極は同じ画素の画素電極と絶縁層を隔てて対向し、ストレージキャパシタを形成している。ストレージキャパシタは液晶キャパシタに並列に接続され、液晶キャパシタの両端電圧を安定化させる。
【０００３】
液晶パネルの駆動部は一般に、ゲート配線に対して１本ずつ順番にゲート信号のレベルを変化させ、それと同期してソース配線に対してデータ電圧を印加する。それにより、スイッチング素子を１行ずつ順番にターンオンさせ、ソース配線から同じ画素の画素電極にデータ電圧を伝達させる。一方、共通電極に対しては共通電圧を印加する。各画素の液晶キャパシタはデータ電圧と共通電圧との間の差によって充電される。そのとき、液晶キャパシタの内部では液晶層に電界が生成され、その電界の強さに応じて液晶分子の配向が変化する。それにより、その液晶層を透過する光の偏光方向が変化する。この偏光方向の変化は、液晶パネルに備えられた偏光子によってその画素の光透過率の変化として現れる。従って、データ電圧を画素ごとに調節すれば、各画素の液晶層に生じる電界の強さを個別に調節できるので、各画素の光透過率を個別に調節できる。
【０００４】
液晶パネルの駆動部は、各画素に対するデータ電圧を所定の階調電圧群の中から、映像信号の示す各画素の階調値に合わせて選択する。駆動部は一般に、所定の基準電圧群を分割して階調電圧群を生成する。この基準電圧群に含まれる各電圧をガンマ電圧と呼ぶ。ガンマ電圧群はガンマ電圧生成回路によって生成される。ガンマ電圧生成回路は一般に、複数の抵抗素子の直列接続から成る抵抗ストリングを用いて所定の電源電圧を様々なレベルのガンマ電圧に分割する。
【０００５】
液晶は一定方向に長時間直流電圧を受けることによって劣化しやすい。その劣化を防ぐ目的でガンマ電圧生成回路は一般に、共通電圧に対する極性が正と負との２種類のガンマ電圧群を生成する。液晶パネルの駆動部はフレームごとに異なる極性のガンマ電圧群から階調電圧群を生成し、更にその中からデータ電圧を選択する。それにより、共通電圧に対するデータ電圧の極性、すなわち液晶層に対して印加される電圧の極性をフレームごとに反転させる。
【０００６】
データ電圧の極性を各フレームで一定に揃えた状態のまま、フレームごとに反転させると、画面にちらつき、すなわちフリッカーが生じやすい。フリッカーを防ぐ目的で、液晶パネルの駆動部は各フレームで更に、画素行ごとに、又は画素列ごとに異なる極性のガンマ電圧群から階調電圧群を生成し、更にその中からデータ電圧を選択する。それにより、データ電圧の極性を更に、画素行ごとに、画素列ごとに、又は画素ごとに反転させる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
各スイッチング素子のゲート電極とソース電極との間には寄生キャパシタが存在する。従って、液晶パネルの各画素では液晶キャパシタとストレージキャパシタとがその寄生キャパシタを通してゲート信号の影響を受ける。特にスイッチング素子がターンオフして画素電極がフローティング状態に遷移した直後では、ゲート信号の電圧レベルがゲートオン電圧からゲートオフ電圧へ切り換えられるのに応じて液晶キャパシタとストレージキャパシタとの間で電荷の再配置が生じ、画素電極の電圧がデータ電圧から変動する。その変動成分をキックバック（Kick  Back）電圧と呼ぶ。キックバック電圧Vckは、液晶キャパシタの容量Clc、ストレージキャパシタの容量Cst、スイッチング素子のゲート−ソース間の寄生容量Cgs、ゲートオン電圧Von、及びゲートオフ電圧Voffによって次式（１）で表される。
【０００８】
【数１】
2008262196.tif 000003
【０００９】
液晶キャパシタの容量Clcは一般に液晶分子の配向に応じて変化する。一方、液晶分子の配向は上記のとおり、データ電圧に応じて変化する。データ電圧は駆動部により、映像信号の示す画素の階調ごとに異なるレベルに選択される。こうして、液晶キャパシタの容量Clcが画素の階調ごとに変化するので、式（１）を通じてキックバック電圧Vckも階調ごとに変化する。例えば液晶がＴＮモードであり、かつノーマリホワイトモードである場合、画素の階調値が高いほどキックバック電圧は高い。
【００１０】
従来のガンマ電圧生成回路は、キックバック電圧が全ての階調で一定であると見なして各ガンマ電圧を設定している。従って、キックバック電圧の想定されている値と実際の値との間の差に起因するフリッカーや残像などの画質不良を更に低減させることが困難である。
【００１１】
本発明の目的は、異なる階調間でのキックバック電圧の差に起因する画質不良を更に低減でき、比較的簡単な回路構成で実現できるガンマ電圧生成回路を提供することにある。
【課題を解決するための手段】
【００１２】
本発明によるガンマ電圧生成回路は、抵抗ストリング部、第１抵抗部、及び第２抵抗部を含む。抵抗ストリング部は、第１電源電圧が印加される第１電源端子、第２電源電圧が印加される第２電源端子、及び２つの電源端子の間に直列に接続された複数の抵抗素子を含む。抵抗ストリング部はそれらの抵抗素子の間の接続点から複数のガンマ電圧を出力する。第１抵抗部は、第１電源端子と抵抗ストリング部の一端との間に並列に接続された第１スイッチング素子と第１抵抗素子とを含む。第２抵抗部は、第２電源端子と抵抗ストリング部の他端との間に並列に接続された第２スイッチング素子と第２抵抗素子とを含む。第１スイッチング素子と第２スイッチング素子とは好ましくは、所定の基準電圧に対する第１電源電圧と第２電源電圧との極性に応じてオンオフする。更に好ましくは、第１電源電圧と第２電源電圧とは基準電圧に対する極性が互いに逆位相で反転する。
【発明の効果】
【００１３】
本発明によるガンマ電圧生成回路では、抵抗ストリング部の両端間に対して印加される電源電圧の極性が反転するごとに、第１抵抗部と第２抵抗部とが各抵抗値を変化させる。それにより、このガンマ電圧生成回路はいずれの極性の電源電圧に対しても同じ抵抗ストリング部を利用しながら、ガンマ電圧を独立に調節できる。それにより、回路構成を比較的簡単に維持したまま、電源電圧の極性に関わらず、キックバック電圧を全ての階調で補償するようにガンマ電圧を設定できる。その結果、階調間でのキックバック電圧の差に関わらず、フリッカーや残像等の画質不良を更に改善できる。また、このガンマ電圧生成回路は構成が比較的簡単であるので、製造コストを更に節減できる。
【発明を実施するための最良の形態】
【００１４】
以下、添付の図面を参照しながら、本発明の好ましい実施例について詳細に説明する。
図１は本発明の実施例による表示装置の概略的な平面図である。図１に示されているように、この表示装置は好ましくは表示パネル100とその駆動装置200とを含む。
【００１５】
図１に示されているように、表示パネル100は好ましくは表示領域DAと周辺領域PA1、PA2とを含む。表示領域DAは好ましくは矩形状であり、ｉ本のソース配線DL1、…、DLi）、ｊ本のゲート配線GL1、…、GLj、及びｉ行ｊ列の画素部Pのマトリクスを含む。各ソース配線DL1、…、DLiは表示領域DAの縦辺に対して平行に延び、各列の画素部Pにデータ電圧を伝達する。各ゲート配線GL1、…、GLjは表示領域DAの横辺に対して平行に延び、各行の画素部Pにゲート信号を伝達する。各画素部Pには好ましくは、スイッチング素子TFT、液晶キャパシタCLC、及びストレージキャパシタCSTが形成されている。第１周辺領域PA1は表示領域DAの一方の横辺に沿ってその外側に拡がり、第２周辺領域PA2は表示領域DAの一方の縦辺に沿ってその外側に拡がっている。各周辺領域PA1、PA2には好ましくは駆動装置200の各部210、230、250が直に、又はＴＣＰ方式で実装されている。各周辺領域PA1、PA2には更に配線が形成され、それらを通して駆動装置200の各部210、230、250とソース配線DL1、…、DLiやゲート配線GL1、…、GLjとの間が接続されている。
【００１６】
図１に示されているように、駆動装置200は好ましくは、メイン駆動部210、ソース駆動部230、及びゲート駆動部250を含む。メイン駆動部210は好ましくはＴＣＰ方式で第１周辺領域PA1に実装されている。すなわち、メイン駆動部210は可撓性印刷回路基板300の上に実装され、更にその可撓性印刷回路基板300の一端が第１周辺領域PA1に接着されている。ソース駆動部230は好ましくは第１周辺領域PA1に直に実装され、各ソース配線DL1、…、DLiの一端に接続されている。ゲート駆動部250は好ましくは第２周辺領域PA2に直に実装され、各ゲート配線GL1、…、GLjの一端に接続されている。
【００１７】
図２に駆動装置200のブロック図を示す。図２に示されているように、メイン駆動部210は好ましくは、タイミング制御部211、電源電圧生成部213、及びガンマ電圧生成部215を含む。
【００１８】
タイミング制御部211は外部から映像信号R、G、Bを受信し、ガンマ補正等によって映像データDATに変換してソース駆動部230に提供する。タイミング制御部211は更に、外部から水平同期信号Hsync及び垂直同期信号Vsyncを受信し、それらの示すタイミングに応じ、電源電圧生成部213には電源制御信号CONT1を送出し、ガンマ電圧生成回路215にはライン反転信号POLを送出し、ソース駆動部230にはソース制御信号CONT2を送出し、ゲート駆動部250にはゲート制御信号CONT3を送出する。それらの制御信号の示すタイミングによって各部の動作タイミングが制御される。タイミング制御部211は好ましくは、各制御信号CONT1、CONT2、CONT3によって水平同期信号Hsyncの示すタイミングを各部に伝達する。タイミング制御部211はまた、ライン反転信号POLの示す値を所定の周期で「０」又は「１」に交互に切り換える。特に共通電圧に対するデータ電圧の極性を水平走査期間ごとに反転させる場合、例えば、その極性を正にすべき水平走査期間ではライン反転信号POLの示す値を「０」に設定し、負にすべき水平走査期間ではライン反転信号POLの示す値を「１」に設定する。
【００１９】
電源電圧生成部213は電源制御信号CONT1の示すタイミングに応じて種々の電源電圧を出力する。電源電圧生成部213は好ましくは、全ての液晶キャパシタCLC、すなわち表示パネル100の共通電極には第１共通電圧VcomHと第２共通電圧VcomLとを提供し、ガンマ電圧生成部215には第１電源電圧Vbと第２電源電圧Vwとを提供し、ゲート駆動部250にはゲートオン電圧Vonとゲートオフ電圧Voffとを提供する。
【００２０】
第１共通電圧VcomHは所定の基準電圧Vc、好ましくは接地電圧に対して正の値に設定され、第２共通電圧VcomLは負の値に設定されている。電源電圧生成部213は好ましくは電源制御信号CONT1の示すタイミングで２つの共通電圧VcomH、VcomLを交互に出力する。それにより、２つの共通電圧VcomH、VcomLが水平同期信号Hsyncに同期して、すなわち水平周期で交互に、全ての液晶キャパシタCLCに出力される。例えば各フレームのＮ番目の水平走査期間に第１共通電圧VcomHが全ての液晶キャパシタCLCに提供される場合、次のＮ＋１番目の水平走査期間には第２共通電圧VcomLが全ての液晶キャパシタCLCに提供される。
【００２１】
第１電源電圧Vb及び第２電源電圧Vwは好ましくは、基準電圧Vcに対する極性が正であるハイレベルと負であるローレベルとのいずれかに設定される。好ましくは各レベルと基準電圧Vcとの間の差は等しい。更に好ましくは、ハイレベルは第１共通電圧VcomHより低く設定され、ローレベルは第２共通電圧VcomLより高く設定される。すなわち、２つの電源電圧Vb、Vwは第１共通電圧VcomHと第２共通電圧VcomLとの間に設定される。電源電圧生成部213は電源制御信号CONT1に従って各電源電圧Vb、Vwのレベルを互いに逆位相で切り換える。それにより、基準電圧Vcに対する２つの電源電圧Vb、Vwの極性は互いに逆に維持されたまま周期的に、好ましくは水平同期信号Hsyncに同期して反転する。
【００２２】
電源電圧生成部213は更に好ましくは、第１共通電圧VcomHを出力する期間では基準電圧Vcに対する第１電源電圧Vbの極性を負に維持し、第２共通電圧VcomLを出力する期間では第１電源電圧Vbの極性を正に維持する。すなわち、各フレームのＮ番目の水平走査期間に第１共通電圧VcomHが出力される場合、その期間では第１電源電圧Vbが第２電源電圧Vwより低く維持され、次のＮ＋１番目の水平走査期間には第１電源電圧Vbが第２電源電圧Vwより高く維持される。
【００２３】
ガンマ電圧生成部215は好ましくは第１電源電圧Vbと第２電源電圧Vwとの間の差を分割してｎ種類のガンマ電圧Vg0、Vg1、…、Vgn-1、Vgnを生成する。ここで、基準電圧Vcに対する第１電源電圧Vbと第２電源電圧Vwとの各極性は好ましくは水平同期信号Hsyncに同期して反転するので、ガンマ電圧Vg0、Vg1、…、Vgn-1、Vgnの高さの順序が同じタイミングで反転する。それにより、例えば各フレームのＮ番目の水平走査期間に第１共通電圧VcomHが出力される場合、その期間では第１共通電圧VcomHより低い範囲でガンマ電圧Vg0、Vg1、…、Vgn-1、Vgnがその順に低くなるように設定され、次のＮ＋１番目の水平走査期間では第２共通電圧VcomLより高い範囲でガンマ電圧Vg0、Vg1、…、Vgn-1、Vgnがその順に高くなるように設定される。こうして、共通電圧に対するガンマ電圧Vg0、Vg1、…、Vgn-1、Vgnの極性が水平走査期間ごとに反転する。ガンマ電圧生成部215は更にライン反転信号POLの示す値に応じて第１電源電圧Vbと第２電源電圧Vwとの間の差を分割する比率を変化させる。それにより、各フレームの連続する２つの水平走査期間ではガンマ電圧Vg0、Vg1、…、Vgn-1、Vgnの高さの順序が逆であるだけでなく、高さの割合も異なる。
【００２４】
ソース駆動部230は、タイミング制御部211からは映像データDATとソース制御信号CONT2とを受信し、ガンマ電圧生成部215からはガンマ電圧Vg0、Vg1、…、Vgn-1、Vgnを受ける。ソース駆動部230は好ましくは階調電圧生成部230aを含む。階調電圧生成部230aはガンマ電圧Vg0、Vg1、…、Vgn-1、Vgnを更に多数の階調電圧に細分する。それらの階調電圧は好ましくは、画素部Pの表示可能な全ての階調値に対応づけられている。ソース駆動部230はソース制御信号CONT2に従い、映像データDATから画素部Pの階調値を１行ずつ解読し、各階調値に応じて複数の階調電圧の中から各ソース配線DL1、…、DLiに対するデータ電圧D1、…、Diを選択する。ソース駆動部230は更にソース制御信号CONT2の示すタイミングで各データ電圧D1、…、Diを各ソース配線DL1、…、DLiに出力する。ここで、共通電圧に対するガンマ電圧Vg0、Vg1、…、Vgn-1、Vgnの極性が水平走査期間ごとに反転するので、例えば各フレームのＮ番目の水平走査期間に共通電圧に対する極性が負のデータ電圧D1、…、Diがソース配線DL1、…、DLiに出力される場合、次のＮ＋１番目の水平走査期間には正極性のデータ電圧D1、…、Diがソース配線DL1、…、DLiに出力される。
【００２５】
図４に階調電圧生成部230aの等価回路図を示す。階調電圧生成部230aは好ましくは抵抗ストリングを含む。抵抗ストリングはｋ個の抵抗素子R1、…、Rkの直列接続から成る。ここで、抵抗素子R1、…、Rkの総数ｋはガンマ電圧Vg0、Vg1、…、Vgn-1、Vgnの総数ｎ以上に設定されている。先頭のガンマ電圧Vg0は抵抗ストリングの一端に対して印加され、最後のガンマ電圧Vgnは抵抗ストリングの他端に対して印加される。他のガンマ電圧Vg1、…、Vgn-1は抵抗素子R1、…、Rkの間の接続点のいずれかに対して印加される。好ましくは各抵抗素子R1、…、Rkの端点の電圧V0、V1、…、が階調電圧として出力される。すなわち、階調電圧の種類の総数は抵抗素子R1、…、Rkの総数ｋより１だけ多い。例えば抵抗素子R1、…、Rkが６３個である場合、最大６４種類の階調電圧V0、…、V63が生成可能である。更に好ましくは、先頭のガンマ電圧Vg0はそのまま、最も低い階調値０、すなわちブラック階調に対応する階調電圧V0として利用され、最後のガンマ電圧Vgnはそのまま、最も高い階調値６３、すなわちホワイト階調に対応する階調電圧V63として利用される。
【００２６】
図２には示されていないが、ソース駆動部230は更に好ましくはデジタルアナログ変換器を含む。デジタルアナログ変換器は、階調電圧V0、…、V63の中から映像データDATの示す階調値に対応する階調電圧を選択して出力する。例えば映像データDATの示す６ビットの階調値が（000011)2であるとき、デジタルアナログ変換器は３番目の階調電圧V2を選択して出力する。
【００２７】
ゲート駆動部250は、タイミング制御部211からはゲート制御信号CONT3を受信し、電源電圧生成部213からはゲートオン電圧Vonとゲートオフ電圧Voffとを受ける。ゲート駆動部250はゲート制御信号CONT3の示すタイミングに従い、ゲート信号G1、…、Gjの電圧レベルを順番にゲートオフ電圧Voffからゲートオン電圧Vonに切り換える。それにより、ゲート信号G1、…、Gjの電圧レベルがゲート配線GL1、…、GLjの先頭から順に、好ましくは水平走査期間ごとにゲートオン電圧Vonに維持される。
【００２８】
図３に第１実施例によるガンマ電圧生成部215の等価回路図を示す。図３に示されているように、ガンマ電圧生成部215は好ましくは、第１電源端子215a、第１抵抗部215b、第２電源端子215c、第２抵抗部215d、制御端子215e、及び抵抗ストリング部215fを含む。第１電源端子215aに対しては第１電源電圧Vbが印加され、第２電源端子215cに対しては第２電源電圧Vwが印加される。第１電源端子215aと第２電源端子215cとの間には、第１抵抗部215b、抵抗ストリング部215f、及び第２抵抗部215dがその順で直列に接続されている。
【００２９】
第１抵抗部215bは好ましくは第１トランジスタTR1と上位抵抗素子RHとの並列接続を含む。第１トランジスタTR1がターンオンすると、第１抵抗部215bの抵抗値は実質的に０に等しく、第１トランジスタTR1がターンオフすると、第１抵抗部215bの抵抗値は実質的に上位抵抗素子RHの抵抗値に等しい。
【００３０】
第２抵抗部215dは好ましくは第２トランジスタTR2と下位抵抗素子RLとの並列接続を含む。第２トランジスタTR2がターンオンすると、第２抵抗部215dの抵抗値は実質的に０に等しく、第２トランジスタTR2がターンオフすると、第２抵抗部215dの抵抗値は実質的に下位抵抗素子RLの抵抗値に等しい。
【００３１】
制御端子215eはライン反転信号POLを受信し、第１トランジスタTR1と第２トランジスタTR2との各ゲート端子に伝達する。ライン反転信号POLに応じて２つのトランジスタTR1、TR2は同時にオンオフする。例えばライン反転信号POLの示す値が「１」であるときには２つのトランジスタTR1、TR2はいずれもターンオンし、「０」であるときにはいずれもターンオフする。従って、第１抵抗部215bの抵抗値が実質的に０に等しいときは第２抵抗部215dの抵抗値も実質的に０に等しく、第１抵抗部215bの抵抗値が実質的に上位抵抗素子RHの抵抗値に等しいときは第２抵抗部215dの抵抗値は実質的に下位抵抗素子RLの抵抗値に等しい。
【００３２】
抵抗ストリング部215fは好ましくはｎ＋２個の抵抗素子R0、…、Rn+1の直列接続から成る。抵抗素子R0、…、Rn+1の間の各接続点には出力端子が接続されている。第１電源端子215aに対して第１電源電圧Vbが印加され、第２電源端子215cに対して第２電源電圧Vwが印加されると、２つの電源電圧Vb、Vwの間の差が２つの抵抗部215b、215dとｎ＋２個の抵抗素子R0、…、Rn+1とによってｎ種類のガンマ電圧Vg0、Vg1、…、Vgn-1、Vgnに分割される。ガンマ電圧Vg0、…、Vgnはｎ個の出力端子から個別に出力される。
【００３３】
基準電圧Vcに対する第１電源電圧Vbと第２電源電圧Vwとの各極性は好ましくは水平同期信号Hsyncに同期して反転するので、第１電源端子215aと第２電源端子215cとの間の電圧の極性も同じタイミングで反転する。その結果、ガンマ電圧Vg0、Vg1、…、Vgn-1、Vgnの高さの順序は水平走査期間ごとに反転する。各電源電圧Vb、Vwは第１共通電圧VcomHと第２共通電圧VcomLとの間に設定されているので、共通電圧に対するガンマ電圧Vg0、Vg1、…、Vgn-1、Vgnの極性が水平走査期間ごとに反転する。
【００３４】
ガンマ電圧生成部215では更にライン反転信号POLの示す値に応じて各抵抗部215b、215dのトランジスタTR1、TR2がオンオフし、各抵抗部215b、215dの抵抗値を変化させる。その結果、ガンマ電圧Vg0、Vg1、…、Vgn-1、Vgnの高さの割合が変化する。例えばライン反転信号POLが値「１」を示すとき、２つのトランジスタTR1、TR2がいずれもターンオンして導通状態に維持されるので、２つの抵抗部215b、215dはいずれも抵抗値が実質的に０に等しい。従って、先頭のガンマ電圧Vg0と第１電源電圧Vbとの間の差は抵抗ストリング部215fの１番目の抵抗素子R0だけによる電圧降下量に等しく、最後のガンマ電圧Vgnと第２電源電圧Vwとの間の差は抵抗ストリング部215fのｎ＋１番目の抵抗素子Rn+1だけによる電圧降下量に等しい。一方、ライン反転信号POLが値「０」を示すとき、２つのトランジスタTR1、TR2はいずれもターンオフして開放状態に維持される。従って、先頭のガンマ電圧Vg0と第１電源電圧Vbとの間の差は第１抵抗部215bの上位抵抗素子RHと抵抗ストリング部215fの１番目の抵抗素子R0との両方による電圧降下量に等しく、最後のガンマ電圧Vgnと第２電源電圧Vwとの間の差は第２抵抗部215dの下位抵抗素子RLと抵抗ストリング部215fのｎ＋１番目の抵抗素子Rn+1との両方による電圧降下量に等しい。こうして、ライン反転信号POLの示す値に応じて先頭のガンマ電圧Vg0と最後のガンマ電圧Vgnとの間の差が変化するので、他のガンマ電圧Vg1、…、Vgn-1も変化する。
【００３５】
以下、ノーマリホワイトモードの場合を例に挙げてガンマ電圧生成部215の作用を更に詳細に説明する。ここで、次の条件を想定する。駆動装置200は共通電圧に対するデータ電圧を水平走査期間ごとに反転させる。特に、各フレームのＮ番目の水平走査期間では、電源電圧生成部213が共通電圧として第１共通電圧VcomHを出力し、第１電源電圧Vbをローレベルに設定し、第２電源電圧Vwをハイレベルに設定し、ライン反転信号POLの示す値を「１」に設定する。
【００３６】
図５にＮ番目の水平走査期間でのガンマ電圧生成部215の等価回路図を示す。図６にそのときのガンマ電圧Vg0、…、Vgnと画素部Pの光透過率Tとの間の関係を破線ANGで示す。
【００３７】
Ｎ番目の水平走査期間では図６に示されているように、第１電源端子215aの電圧、すなわち第１電源電圧Vbは第２電源端子215cの電圧、すなわち第２電源電圧Vwより低い。一方、制御端子215eに対しては値「１」を示すライン反転信号POLが印加されるので、２つのトランジスタTR1、TR2はいずれもターンオンして同じ抵抗部215b、215dの抵抗素子RH、RLの両端を短絡させる。その結果、ガンマ電圧生成部215では電流が、図５に示されている矢印Xの方向に流れる。すなわち、電流が第２電源端子215cから第２トランジスタTR2を通り、抵抗ストリング部215fをｎ＋１番目の抵抗素子Rn+1から１番目の抵抗素子R0の順に通過し、第１トランジスタTR1を通って第１電源端子215aに流れる。いずれの抵抗部215b、215dも抵抗値が実質的に０に等しいので、実質上、抵抗ストリング部215fのｎ＋１個の抵抗素子R0〜Rn+1によって２つの電源電圧Vb、Vwの間の差が分割される。こうして、図６に破線ANGで示されているように、ｎ種類のガンマ電圧Vg0、…、Vgnが先頭、すなわち最も低い階調値０に対応するものから順に高くなるように設定される：Vg0＜Vg1＜…＜Vgn-1＜Vgn。図６の破線ANGでは特にガンマ電圧Vg0、…、Vgnと画素部Pの光透過率Tとの間の関係が線形近似で表されている。更に、先頭のガンマ電圧Vg0は抵抗ストリング部215fの１番目の抵抗素子R0による電圧降下量Bnだけ第１電源電圧Vbより高く、最後のガンマ電圧Vgnは抵抗ストリング部215fのｎ＋１番目の抵抗素子Rn+1による電圧降下量Wnだけ第２電源電圧Vwより低い：Vb＋Bn＝Vg0＜Vgn＝Vw−Wn。また、図６に示されているように、第２電源電圧Vwは第１共通電圧VcomHより低いので、いずれのガンマ電圧Vg0、…、Vgnも共通電圧に対する極性が負である。
【００３８】
ここで、各画素部Pではスイッチング素子TFTがターンオフすると、キックバック電圧が生じて画素電極の実際の電圧をデータ電圧から変動させる。従って、ガンマ電圧Vg0、…、Vgnの設定では、キックバック電圧に起因する画素電極の電圧変動を次のようにして予め補償する。
【００３９】
まず、画素部Pの目標の階調値ごとに光透過率Tを定め、その光透過率Tを実現可能な画素電極の目標電圧を求める。次に、各目標電圧に画素電極の電圧が等しいときに生じるキックバック電圧を求め、その目標電圧に対してそのキックバック電圧を相殺する量だけ異なる電圧Vを求める。こうして求められた電圧Vと画素部Pの光透過率Tとの間の関係が図６では破線ANGで示されている。図６では、画素電極の電圧と画素部Pの光透過率Tとの間の関係、及び画素電極の電圧とキックバック電圧との間の関係がいずれも線形で近似されている。各階調電圧及び各ガンマ電圧Vg0、…、Vgnは、図６の破線ANGで示されている関係を満たすように設定される。
【００４０】
破線ANGとの比較のため、図６には、各階調値に対応する画素電極の電圧で生じるキックバック電圧を一定と見なして補償した場合のガンマ電圧と画素部Pの光透過率Tとの間の関係を一点鎖線SNGで示している。図６ではその関係を線形近似で表している。この関係は次のようにして求められる。まず、画素電極の電圧が表示可能な階調範囲の中間値に対応する目標電圧に等しいときに生じるキックバック電圧を求める。次に、各階調値に対応する画素電極の目標電圧をそのキックバック電圧で一律に補償する。尚、図６では、表示可能な階調の総数を６４とし、その中間値３２に対応する画素電極の電圧で生じるキックバック電圧Vck(32)を一律の補償値として採用している。
【００４１】
一般に、画素電極の電圧が高いほどキックバック電圧は低い。従って、共通電圧に対するガンマ電圧の極性が負である場合、図６に示されているように、破線ANGは一点鎖線SNGより傾きが緩やかである。更に、破線ANGと一点鎖線SNGとの間では、最も高い階調値６３、すなわちホワイト階調に対応する最後のガンマ電圧Vgnが差Bだけ異なる。この差Bは、画素電極の電圧が最後のガンマ電圧Vgnに等しいときに生じるキックバック電圧Vck(W)と、階調の中間値３２に対応する階調電圧に等しいときに生じるキックバック電圧Vck(32)との間の差B＝Vck(W)−Vck(32)に等しい。破線ANGと一点鎖線SNGとの間では更に、最も低い階調値０、すなわちブラック階調に対応する先頭のガンマ電圧Vg0が差Cだけ異なる。この差Cは、画素電極の電圧が階調の中間値３２に対応する階調電圧に等しいときに生じるキックバック電圧Vck(32)と、先頭のガンマ電圧Vg0に等しいときに生じるキックバック電圧Vck(B)との間の差C＝Vck(32)−Vck(B)に等しい。
【００４２】
図６の破線ANGで示されている画素部Pの光透過率Tとの関係を満たすようにガンマ電圧Vg0、…、Vgnを設定することは、抵抗ストリング部215fの１番目の抵抗素子R0による電圧降下量Bnとｎ＋１番目の抵抗素子Rn+1による電圧降下量Wnとの調節で容易に実現できる。こうして、ガンマ電圧Vg0、…、Vgnの設定では、キックバック電圧に起因する画素電極の電圧変動をいずれの階調でも補償できる。
【００４３】
Ｎ番目の水平走査期間でのガンマ電圧生成部215の動作モードを以下、第１モードと呼ぶ。第１モードの駆動条件は整理すれば、下記の表１のとおりである。
【００４４】
【表１】
2008262196.tif 000004
【００４５】
図７にＮ＋１番目の水平走査期間でのガンマ電圧生成部215の等価回路図を示す。図８にはそのときのガンマ電圧Vg0、…、Vgnと画素部Pの光透過率Tとの間の関係を破線APGで示す。Ｎ＋１番目の水平走査期間では、電源電圧生成部213が共通電圧として第２共通電圧VcomLを出力し、第１電源電圧Vbをハイレベルに切り換え、第２電源電圧Vwをローレベルに切り換え、ライン反転信号POLの示す値を「０」に切り換える。
【００４６】
Ｎ＋１番目の水平走査期間では、第１電源端子215eの電圧、すなわち第１電源電圧Vbは第２電源端子215cの電圧、すなわち第２電源電圧Vwより高い。一方、制御端子215eに対しては値「０」を示すライン反転信号POLが印加されるので、２つのトランジスタTR1、TR2はいずれもターンオフする。その結果、ガンマ電圧生成部215では電流が、図７に示されている矢印−Xの方向に流れる。すなわち、電流が第１電源端子215aから上位抵抗素子RHを通り、抵抗ストリング部215fを１番目の抵抗素子R0からｎ＋１番目の抵抗素子Rn+1の順に通過し、下位抵抗素子RLを通って第２電源端子215cに流れる。従って、上位抵抗素子RH、下位抵抗素子RL、抵抗ストリング部215fのｎ＋１個の抵抗素子R0〜Rn+1に加え、上位抵抗素子RHと下位抵抗素子RLとによって２つの電源電圧Vb、Vwの間の差が分割される。こうして、図８に破線APGで示されているように、ｎ種類のガンマ電圧Vg0、…、Vgnが先頭、すなわち最も低い階調値０に対応するものから順に低くなるように設定される：Vg0＞Vg1＞…＞Vgn-1＞Vgn。図８の破線APGでは特にガンマ電圧Vg0、…、Vgnと画素部Pの光透過率Tとの間の関係が線形近似で表されている。更に、先頭のガンマ電圧Vg0は上位抵抗素子RHと抵抗ストリング部215fの１番目の抵抗素子R0とによる電圧降下量Bpだけ第１電源電圧Vbより低く、最後のガンマ電圧Vgnは下位抵抗素子RLと抵抗ストリング部215fのｎ＋１番目の抵抗素子Rn+1とによる電圧降下量Wpだけ第２電源電圧Vwより高い：Vb−Bp＝Vg0＞Vgn＝Vw＋Wp。また、図８に示されているように第２電源電圧Vwは第２共通電圧VcomLより高いので、いずれのガンマ電圧Vg0、…、Vgnも共通電圧に対する極性が正である。
【００４７】
ガンマ電圧Vg0、…、Vgnの設定では、キックバック電圧に起因する画素電極の電圧変動を、Ｎ番目の水平走査期間に対する設定と同様に予め補償する。その結果、得られたガンマ電圧Vg0、…、Vgnと画素部Pの光透過率Tとの間の関係が図８では破線APGで示されている。図８では、画素電極の電圧と画素部Pの光透過率Tとの間の関係、及び画素電極の電圧とキックバック電圧との間の関係がいずれも線形で近似されている。各階調電圧及び各ガンマ電圧Vg0、…、Vgnは、図８の破線APGで示されている関係を満たすように設定される。
【００４８】
破線APGとの比較のため、図８には、各階調値に対応する画素電極の電圧で生じるキックバック電圧を一定と見なして補償した場合のガンマ電圧と画素部Pの光透過率Tとの間の関係を一点鎖線SPGで示している。図８ではその関係を線形近似で表している。この関係は図６のものと同様、画素電極の電圧が表示可能な階調範囲の中間値に対応する目標電圧に等しいときに生じるキックバック電圧で、各階調値に対応する画素電極の目標電圧を一律に補償する。尚、図８では図６と同様に、表示可能な階調の総数を６４とし、その中間値３２に対応する画素電極の電圧で生じるキックバック電圧Vck(32)を一律の補償値として採用している。
【００４９】
一般に、画素電極の電圧が高いほどキックバック電圧は低い。従って、共通電圧に対するガンマ電圧の極性が正である場合、図８に示されているように、破線APGは一点鎖線SPGより傾きが急である。更に、破線APGと一点鎖線SPGとの間では、最も高い階調値６３、すなわちホワイト階調に対応する最後のガンマ電圧Vgnが差Bだけ異なる。この差Bは、画素電極の電圧が最後のガンマ電圧Vgnに等しいときに生じるキックバック電圧Vck(W)と、階調の中間値３２に対応する階調電圧に等しいときに生じるキックバック電圧Vck(32)との間の差B＝Vck(W)−Vck(32)に等しい。破線APGと一点鎖線SPGとの間では更に、最も低い階調値０、すなわちブラック階調に対応する先頭のガンマ電圧Vg0が差Cだけ異なる。この差Cは、画素電極の電圧が階調の中間値値３２に対応する階調電圧に等しいときに生じるキックバック電圧Vck(32)と、先頭のガンマ電圧Vg0に等しいときに生じるキックバック電圧Vck(B)との間の差C＝Vck(32)−Vck(B)に等しい。
【００５０】
Ｎ＋１番目の水平走査期間ではＮ番目の水平走査期間とは異なり、上位抵抗素子RHと下位抵抗素子RLとが利用される。従って、抵抗ストリング部215fの１番目の抵抗素子R0とｎ＋１番目の抵抗素子Rn+1とのいずれの抵抗値も変えることなく、上位抵抗素子RHと１番目の抵抗素子R0とによる電圧降下量Bp、及び、下位抵抗素子RLとｎ＋１番目の抵抗素子Rn+1との電圧降下量Wpを調節可能である。その結果、Ｎ番目の水平走査期間では図６の破線ANGで示されている画素部Pの光透過率Tとの関係を満たしたまま、Ｎ＋１番目の水平走査期間では図８の破線APGで示されている画素部Pの光透過率Tとの関係を満たすようにガンマ電圧Vg0、…、Vgnを設定することが容易に実現できる。こうして、Ｎ番目とＮ＋１番目とのいずれの水平走査期間でも、キックバック電圧に起因する画素電極の電圧変動を全ての階調で補償できるように、ガンマ電圧Vg0、…、Vgnを設定できる。
【００５１】
Ｎ＋１番目の水平走査期間でのガンマ電圧生成部215の動作モードを以下、第２モードと呼ぶ。第２モードの駆動条件は整理すれば、下記の表２のとおりである。
【００５２】
【表２】
2008262196.tif 000005
【００５３】
図９に本発明の第２実施例によるガンマ電圧生成部の等価回路図を示す。図９に示されているガンマ電圧生成部217は図３に示されているもの215とは次の点で異なる。第１抵抗部217bは第１トランジスタTR1に代えて第１ダイオードD1を含み、第２抵抗部217bは第２トランジスタTR2に代えて第２ダイオードD2を含む。その他の構成要素は図３に示されているもの215と同様であるので、それらの詳細については上記の説明を援用する。尚、図９に示されているガンマ電圧生成部217は図３に示されているもの215とは異なり、後述のように制御端子215eが不要であるので、タイミング制御部211はライン反転信号POLを生成しなくても良い。
【００５４】
第１ダイオードD1のカソードは第１電源端子217aに接続され、アノードは抵抗ストリング部217fの１番目の抵抗素子R0に接続されている。第１ダイオードD1に対して順方向電圧が印加されると、第１ダイオードD1は導通状態になるので、第１抵抗部217bの抵抗値は第１ダイオードD1の抵抗値と実質的に等しい。一方、第１ダイオードD1に対して逆方向電圧が印加されると、第１ダイオードD1は開放状態になるので、第１抵抗部217bの抵抗値は上位抵抗素子RHの抵抗値と実質的に等しい。
【００５５】
第２ダイオードD2のカソードは抵抗ストリング部217fのｎ＋１番目の抵抗素子Rn+1に接続され、アノードは第２電圧端子217cに接続されている。第２ダイオードD2に対して順方向電圧が印加されると、第２ダイオードD2は導通状態になるので、第２抵抗部217dの抵抗値は第２ダイオードD2の抵抗値と実質的に等しい。一方、第２ダイオードD2に対して逆方向電圧が印加されると、第２ダイオードD2は開放状態になるので、第２抵抗部217dの抵抗値は下位抵抗素子RLの抵抗値と実質的に等しい。
【００５６】
基準電圧Vcに対する第１電源電圧Vbと第２電源電圧Vwとの各極性は水平走査期間ごとに反転するので、第１電源端子217aと第２電源端子217cとの間の電圧の極性も同じタイミングで反転する。その結果、ガンマ電圧Vg0、…、Vgnの高さの順序は水平走査期間ごとに反転する。更に各抵抗部217b、217dではダイオードD1、D2に対する印加電圧の極性が水平走査期間ごとに反転するので、各抵抗部217b、217dの抵抗値が変化する。例えば第１電源電圧Vbがハイレベルである水平走査期間では、２つのダイオードD1、D2のいずれに対しても逆方向電圧が印加されるので、先頭のガンマ電圧Vg0と第１電源電圧Vbとの間の差は第１抵抗部217bの上位抵抗素子RHと抵抗ストリング部217fの１番目の抵抗素子R0との両方による電圧降下量に等しく、最後のガンマ電圧Vgnと第２電源電圧Vwとの間の差は第２抵抗部217dの下位抵抗素子RLと抵抗ストリング部217fのｎ＋１番目の抵抗素子Rn+1との両方による電圧降下量に等しい。一方、第１電源電圧Vbがローレベルである水平走査期間では、２つのダイオードD1、D2のいずれに対しても順方向電圧が印加されるので、先頭のガンマ電圧Vg0と第１電源電圧Vbとの間の差は第１ダイオードD1と抵抗ストリング部217fの１番目の抵抗素子R0との両方による電圧降下量に等しく、最後のガンマ電圧Vgnと第２電源電圧Vwとの間の差は第２ダイオードD2と抵抗ストリング部217fのｎ＋１番目の抵抗素子Rn+1との両方による電圧降下量に等しい。こうして、先頭のガンマ電圧Vg0と最後のガンマ電圧Vgnとの間の差が水平走査期間ごとに変化するので、他のガンマ電圧Vg1、…、Vgn-1も変化する。
【００５７】
以下、ノーマリホワイトモードの場合を例に挙げてガンマ電圧生成部217の作用を更に詳細に説明する。ここで、次の条件を想定する。駆動装置200は共通電圧に対するデータ電圧を水平走査期間ごとに反転させる。特に、各フレームのＮ番目の水平走査期間では、電源電圧生成部213が共通電圧として第１共通電圧VcomHを出力し、第１電源電圧Vbをローレベルに設定し、第２電源電圧Vwをハイレベルに設定する。すなわち、ガンマ電圧生成部217は図３に示されているもの215と同様、Ｎ番目の水平走査期間では第１モードで動作し、Ｎ＋１番目の水平走査期間では第２モードで動作する。
【００５８】
図１０に第１モードでのガンマ電圧生成部217の等価回路図を示す。第１モードでは第１電源電圧Vbが第２電源電圧Vwより低いので、ガンマ電圧生成部217には図１０に示されている矢印Xの方向に電流が流れる。特に２つのダイオードD1、D2のいずれに対しても順方向電圧が印加されるので、電流は各ダイオードD1、D2を流れる。従って、２つの電源電圧Vb、Vwの間の差は第１ダイオードD1、抵抗ストリング部217f、及び第２ダイオードD2によって分割される。こうして、ｎ種類のガンマ電圧Vg0、…、Vgnが先頭から順に高くなるように設定される：Vg0＜Vg＜…＜Vgn-1＜Vgn。好ましくは、第１ダイオードD1による順方向電圧降下Vf1と抵抗ストリング部217fの１番目の抵抗素子R0による電圧降下との和が図６に示されている第１電源電圧Vbと先頭のガンマ電圧Vg0との間の差Bnに一致するように、１番目の抵抗素子R0の抵抗値を設定する。更に、第２ダイオードD2による順方向電圧降下Vf2と抵抗ストリング部217fのｎ＋１番目の抵抗素子Rn+1による電圧降下との和が図６に示されている第２電源電圧Vwと最後のガンマ電圧Vgnとの間の差Wnに一致するように、ｎ＋１番目の抵抗素子Rn+1の抵抗値を設定する。それにより、ガンマ電圧Vg0、…、Vgnは図６の破線ANGで示されている画素部Pの光透過率Tとの関係を満たすので、キックバック電圧に起因する画素電極の電圧変動がいずれの階調でも補償される。
【００５９】
ガンマ電圧生成部217の第１モードでの駆動条件は整理すれば、下記の表３のとおりである。
【００６０】
【表３】
2008262196.tif 000006
【００６１】
図１１に第２モードでのガンマ電圧生成部217の等価回路図を示す。尚、Ｎ＋１番目の水平走査期間では、電源電圧生成部213が共通電圧として第２共通電圧VcomLを出力し、第１電源電圧Vbをハイレベルに切り換え、第２電源電圧Vwをローレベルに切り換える。
【００６２】
第２モードでは第１電源電圧Vbが第２電源電圧Vwより高いので、ガンマ電圧生成部217には図１１に示されている矢印−Xの方向に電流が流れる。特に２つのダイオードD1、D2のいずれに対しても逆方向電圧が印加されるので、電流は上位抵抗素子RH及び下位抵抗素子RLを流れる。従って、２つの電源電圧Vb、Vwの間の差は上位抵抗素子RH、抵抗ストリング部217f、及び下位抵抗素子RLによって分割される。こうして、ｎ種類のガンマ電圧Vg0、…、Vgnが先頭から順に低くなるように設定される：Vg0＞Vg1＞…＞Vgn-1＞Vgn。好ましくは、上位抵抗素子RHと抵抗ストリング部217fの１番目の抵抗素子R0とによる電圧降下量が図８に示されている第１電源電圧Vbと先頭のガンマ電圧Vg0との間の差Bpに一致するように、上位抵抗素子RHの抵抗値を設定する。更に、下位抵抗素子RLと抵抗ストリング部217fのｎ＋１番目の抵抗素子Rn+1とによる電圧降下量が図８に示されている第２電源電圧Vwと最後のガンマ電圧Vgnとの間の差Wpに一致するように、下位抵抗素子RLの抵抗値を設定する。それにより、抵抗ストリング部217fの１番目の抵抗素子R0とｎ＋１番目の抵抗素子Rn+1とのいずれの抵抗値も変えることなく、図８の破線APGで示されている画素部Pの光透過率Tとの関係を満たすようにガンマ電圧Vg0、…、Vgnを設定できる。こうして、第１モードと第２モードとの両方で、キックバック電圧に起因する画素電極の電圧変動がいずれの階調でも補償される。
【００６３】
ガンマ電圧生成部217の第２モードでの駆動条件は整理すれば、下記の表４のとおりである。
【００６４】
【表４】
2008262196.tif 000007
【００６５】
以上、本発明の好ましい実施例について詳細に説明した。しかし、本発明の実施例は上記のものには限定されない。当業者であれば本発明の思想と精神とを離脱することなく、上記の実施例を修正し、又は変更できる。従って、それらの修正や変更も当然に、本発明の技術的範囲に属すると解されるべきである。
【図面の簡単な説明】
【００６６】
【図１】本発明の実施例による表示装置の概略的な平面図
【図２】図１に示されている駆動装置のブロック図
【図３】本発明の第１実施例によるガンマ電圧生成部の等価回路図
【図４】図２に示されている階調電圧生成部の等価回路図
【図５】図３に示されているガンマ電圧生成部の第１モードでの等価回路図
【図６】図５に示されている第１モードでのガンマ電圧と画素部の光透過率との間の関係を示すグラフ
【図７】図３に示されているガンマ電圧生成部の第２モードでの等価回路図
【図８】図７に示されている第２モードでのガンマ電圧と画素部の光透過率との間の関係を示すグラフ
【図９】本発明の第２実施例によるガンマ電圧生成部の等価回路図
【図１０】図９に示されているガンマ電圧生成部の第１モードでの等価回路図
【図１１】図９に示されているガンマ電圧生成部の第２モードでの等価回路図
【符号の説明】
【００６７】
100    表示パネル
200    駆動装置
210    メイン駆動部
211    タイミング制御部
213    電圧生成部
215、217    ガンマ電圧生成部
215a、217a    第１電源端子
215b、217b    第１抵抗部
215c、217c    第２電源端子
215d、217d    第２抵抗部
215e    制御端子
215f、217f    抵抗ストリング部
230    ソース駆動部
230a    階調電圧生成部
250    ゲート駆動部
【図１】
2008262196.tif 000008
【図２】
2008262196.tif 000009
【図３】
2008262196.tif 000010
【図４】
2008262196.tif 000011
【図５】
2008262196.tif 000012
【図６】
2008262196.tif 000013
【図７】
2008262196.tif 000014
【図８】
2008262196.tif 000015
【図９】
2008262196.tif 000016
【図１０】
2008262196.tif 000017
【図１１】
2008262196.tif 000018