(57)【要約】【課題】複数の入力ラインを介した電源供給をする場合において、電源損失の低減と、入力ラインへの電流の逆流を防止することのできる電源制御回路を提供することを課題とする。【解決手段】１または複数の電源供給元装置から電源の供給を受ける複数の入力ラインからなる入力部と、供給された電源を電源供給先装置へ出力する出力部と、第１の入力ラインと出力部との間に配置され、並列接続した第１ダイオードＤ１と電界効果トランジスタＦＥＴとからなる電流制御部と、第２の入力ラインと電流制御部との間に配置され、前記第２の入力ラインへの電源供給状態を検出して前記電界効果トランジスタＦＥＴを制御する接続検出部と、第２の入力ラインと出力部との間に配置される第２ダイオードＤ２とを備える。【選択図】図２
2008203981.tif 000002
【特許請求の範囲】
【請求項１】
１または複数の電源供給元装置から電源の供給を受ける複数の入力ラインからなる入力部と、
供給された電源を電源供給先装置へ出力する出力部と、
第１の入力ラインと出力部との間に配置され、並列接続した第１ダイオードＤ１と電界効果トランジスタＦＥＴとからなる電流制御部と、
第２の入力ラインと電流制御部との間に配置され、前記第２の入力ラインへの電源供給状態を検出して前記電界効果トランジスタＦＥＴを制御する接続検出部と、第２の入力ラインと出力部との間に配置される第２ダイオードＤ２とを備えたことを特徴とする電源制御回路。
【請求項２】
前記第１ダイオードＤ１，第２ダイオードＤ２，および電界効果トランジスタＦＥＴのドレインおよびソース間に存在する寄生ダイオードの順方向の向きが、前記入力部から出力部へ向かって流れる電源電流と同じ向きであり、
ダイオードＤ１の順方向電圧が、電界効果トランジスタFETの寄生ダイオードの順方向電圧よりも小さいことを特徴とする請求項１の電源制御回路。
【請求項３】
電源供給元装置から電源の供給を受ける複数の入力ラインからなる入力部と、
供給された電源を電源供給先装置へ出力する出力部と、
第１の入力ラインと前記出力部との間に配置され前記第１の入力ラインに互いに並列接続された電界効果トランジスタＦＥＴと第１ダイオードＤ１とからなる電流制御部と、
第１の入力ラインと異なる入力ラインに電源が供給されたことを検出して前記電界効果トランジスタＦＥＴを制御する接続検出部と、
第１の入力ラインと異なる入力ラインと出力部との間に配置される第２ダイオードＤ２とを備え、
前記第１および第２ダイオードの順方向の向きが、電源電流が流れる方向と同一であり、
前記接続検出部が第１の入力ラインと異なる入力ラインに電源が供給されないことを検出した場合には、第１の入力ラインから供給された電源電流を、前記電界効果トランジスタＦＥＴを経由して出力部に流れるようにし、第１の入力ラインと異なる入力ラインに電源が供給されたことを検出した場合には、第１の入力ラインから供給された電源電流を、前記第１のダイオードＤ１を経由して出力部に流れるように、前記接続検出部が電界効果トランジスタを制御することを特徴とする電源制御回路。
【請求項４】
前記入力部が、２本の入力ラインを備え、前記入力ラインがいずれも、信号を伝送する信号線と、電源を供給する電源線とを含むラインであることを特徴とする請求項１，２または３の電源制御回路。
【請求項５】
前記入力ラインが、ホットプラグ可能なインターフェースケーブルを接続することが可能なラインであることを特徴とする請求項４の電源制御回路。
【請求項６】
前記入力部が、２つの入力ラインを備え、第１の入力ラインが、信号を伝送する信号線と電源を供給する電源線とを含むラインであり、第２の入力ラインが、電源を供給する電源線のみからなるラインであることを特徴とする請求項１，２または３の電源制御回路。
【請求項７】
前記第２の入力ラインが、ＡＣアダプタを接続することが可能なラインであることを特徴とする請求項６の電源制御回路。
【請求項８】
前記電界効果トランジスタＦＥＴは、そのドレインとソース間に存在する寄生ダイオードの順方向の向きが、前記第１ダイオードＤ１の順方向の向きと同じとなるように配置することを特徴とする請求項３の電源制御回路。
【請求項９】
前記電界効果トランジスタＦＥＴのドレインと第１のダイオードＤ１のアノードとが、前記第１の入力ラインに接続され、前記電界効果トランジスタＦＥＴのソースと第１のダイオードＤ１のカソードとが、前記出力部に接続されることを特徴とする請求項８の電源制御回路。
【請求項１０】
前記第２ダイオードＤ２のアノードが前記第２の入力ラインに接続され、第２ダイオードＤ２のカソードが前記出力部に接続されることを特徴とする請求項１，２または３の電源制御回路。
【請求項１１】
前記入力部が、２つの入力ラインを備え、第１の入力ラインから供給される電源電圧（Ｖ１）よりも、第２の入力ラインから供給される電源電圧（Ｖ２）が高いかあるいは等しい場合、前記第２ダイオードＤ２を設けないことを特徴とする請求項１，２または３の電源制御回路。
【請求項１２】
前記請求項１乃至１１に記載したいずれかの電源制御回路と、前記入力部を前記電源供給元装置に接続する入力側ケーブルと、前記出力部を前記電源供給先装置に接続する出力側ケーブルとを備えたことを特徴とするインタフェース接続ケーブル。
【請求項１３】
前記請求項１乃至１１に記載したいずれかの電源制御回路から電源の供給を受ける電源供給先装置であって、前記電源制御回路を装置内部に備えたことを特徴とする電源供給先装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電源制御回路に関し、特に、パソコンなどの情報処理装置に接続された電子機器へ、電力を供給する電源制御回路に関する。
【背景技術】
【０００２】
従来から、外付の記憶装置（ハードディスク）や、記録媒体の記録再生装置が、パソコン（PC：Personal Computer）に接続されて使用されているが、その接続インタフェースには種々の規格（SCSI，IEEE1394など）が存在する。
特に、PCの電源を入れたままの状態で接続インターフェースケーブルを抜き差しできる（ホットプラグという）USB（Universal Serial Bus）, IEEE1394は、一般によく使用される。
今日では、ＵＳＢインタフェースを利用したポータブルタイプのハードディスク（HDD）も販売されている。
また、ＵＳＢインタフェースを利用した電子機器では、１００Ｖの外部電源を利用しなくても、ＵＳＢインタフェースから供給される電力のみを用いて動作するものもある。
【０００３】
しかし、ＨＤＤの高性能化に従って、ディスクの高速回転化等が要求されるため、１本のＵＳＢのバスパワー規格である最大供給電流値（500mA）だけでは、動作させることが困難となりつつある。
すなわち、正常動作をさせるためには、この供給電流以上の電流を供給することが必要となる場合がある。
そこで、正常動作のために十分な電力供給をする方法として、次のような技術が提案されている。
【０００４】
特許文献１では、２本のＵＳＢケーブルを接続する２つのコネクタと、一方のコネクタにＵＳＢケーブルが接続されたことを検出する電圧検出回路と、電圧検出回路の電圧検出に従ってオン動作するスイッチ群とを備え、２本のＵＳＢケーブルが接続されたときに両ケーブルから与えられる電力を加算して、ＵＳＢデバイスへ供給する電子機器が提案されている。
また、特許文献２では、ＵＳＢケーブルやＩＥＥＥ１３９４ケーブルなど２本以上のケーブルを介してそれぞれ供給される電力を加算して外部デバイスへ電力を供給するインタフェース装置が提案されている。
【特許文献１】特開２００５−１４１７３２号公報
【特許文献２】特開２００２−７３２１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１に記載のものでは、パソコンＰＣと通信しない側のコネクタ（たとえば、図１のVc2端子）に、パソコンＰＣと通信する側のコネクタ（たとえば、図１のVc1、５Ｖ）に供給される電圧よりも高い電圧（たとえば、5.3Ｖ）を加えると、Tr5, Tr4を介してVc2からＰＣ側Vc1へ、電流が逆流する。
この逆流により、ＰＣ側のインタフェース部分の回路が破壊される場合がある。
また、特許文献１においては、Vc2の電圧が高い場合の回路も開示されているが、FET×3、Tr×4、D×２、さらにはANDゲートが必要となり、多数の素子を必要とし、高価になってしまう。
【０００６】
また、特許文献２に記載のものでは、その図４に示されるように、ＣＤ−ＲＯＭドライブのような外部デバイスに供給される電圧は、ＵＳＢケーブル等に接続されたダイオード（図４の逆流防止回路１５）の順方向電圧の電圧低下分の電流しか供給できない。
これでは、いわゆる電源損失が生じるため、ＵＳＢバスパワー接続によって供給される電源だけでは、外部デバイスを駆動できない可能性がある。特に、本来１本のＵＳＢケーブルからの供給電力のみで動作していた外部デバイスが、ダイオードによる電圧低下があるために、複数本のＵＳＢケーブルを接続しなければならなくなる場合もある。
そこで、上記のような問題点が生じることなく、種々の動作電源電圧を持つ電子機器に適切に電源供給を可能とすることが望まれる。
【０００７】
たとえば、１本のＵＳＢケーブルからの電源供給で十分に動作可能な電子機器の場合は、ＵＳＢケーブルを１本のみ接続し、複数本のＵＳＢケーブルを接続する必要がないことが望ましい。
また、複数本のＵＳＢケーブルから供給される電源電流が必要な電子機器の場合は、複数のＵＳＢケーブルを接続しても、ＵＳＢケーブルを介して電流がＰＣ側へ逆流しないことが要求される。さらに、ＵＳＢケーブルからの電源供給に加えて、外部電源を供給するＡＣアダプタを併用する場合でも、ＰＣ側への逆流が生じないことが望まれる。
【０００８】
そこで、この発明は、以上のような事情を考慮してなされたものであり、上記のような電源損失や電流の逆流という問題点を生じることなく、電源供給が可能な１または複数のケーブルを介して、電子機器の動作に必要な電流を、有効に供給可能な電源制御回路を提供することを課題とする。
【課題を解決するための手段】
【０００９】
この発明は、１または複数の電源供給元装置から電源の供給を受ける複数の入力ラインからなる入力部と、供給された電源を電源供給先装置へ出力する出力部と、第１の入力ラインと出力部との間に配置され、並列接続した第１ダイオードＤ１と電界効果トランジスタＦＥＴとからなる電流制御部と、第２の入力ラインと電流制御部との間に配置され、前記第２の入力ラインへの電源供給状態を検出して前記電界効果トランジスタＦＥＴを制御する接続検出部と、第２の入力ラインと出力部との間に配置される第２ダイオードＤ２とを備えたことを特徴とする電源制御回路を提供するものである。
ここで、前記第１ダイオードＤ１，第２ダイオードＤ２，および電界効果トランジスタＦＥＴのドレインおよびソース間に存在する寄生ダイオードの順方向の向きが、前記入力部から出力部へ向かって流れる電源電流と同じ向きであり、ダイオードＤ１の順方向電圧が、電界効果トランジスタFETの寄生ダイオードの順方向電圧よりも小さいことを特徴とする。
【００１０】
この発明は、電源供給元装置から電源の供給を受ける複数の入力ラインからなる入力部と、供給された電源を電源供給先装置へ出力する出力部と、第１の入力ラインと前記出力部との間に配置され前記第１の入力ラインに互いに並列接続された電界効果トランジスタＦＥＴと第１ダイオードＤ１とからなる電流制御部と、第１の入力ラインと異なる入力ラインに電源が供給されたことを検出して前記電界効果トランジスタＦＥＴを制御する接続検出部と、第１の入力ラインと異なる入力ラインと出力部との間に配置される第２ダイオードＤ２とを備え、前記第１および第２ダイオードの順方向の向きが、電源電流が流れる方向と同一であり、前記接続検出部が第１の入力ラインと異なる入力ラインに電源が供給されないことを検出した場合には、第１の入力ラインから供給された電源電流を、前記電界効果トランジスタＦＥＴを経由して出力部に流れるようにし、第１の入力ラインと異なる入力ラインに電源が供給されたことを検出した場合には、第１の入力ラインから供給された電源電流を、前記第１のダイオードＤ１を経由して出力部に流れるように、前記接続検出部が電界効果トランジスタを制御することを特徴とする電源制御回路を提供するものである。
【００１１】
これによれば、１つの入力ラインを介した電源供給をする場合において、電源損失を低減でき、また、複数の入力ラインを介した電源供給をする場合において、入力ライン側へ電流が逆流するのを防止することのできる電源制御回路を提供することができる。
【００１２】
また、前記入力部が、２本の入力ラインを備え、前記入力ラインがいずれも、信号を伝送する信号線と、電源を供給する電源線とを含むラインであることを特徴とする。
ただしこの場合、電源制御回路内では信号線は使用しない。この構成によると、一般に普及しているインターフェースケーブルをそのまま使用し、その電源供給線のみを使用することができる。例えばUSBにおいては、Vbus、GNDのみを使用することになる。
さらに、前記入力部が、２つの入力ラインを備え、第１の入力ラインが、信号を伝送する信号線と電源を供給する電源線とを含むラインであり、第２の入力ラインが、電源を供給する電源線のみからなるラインであることを特徴とする。
ここで、前記第２の入力ラインは、ＡＣアダプタを接続することが可能なラインとしてもよい。
また、前記入力ラインは、たとえば、ＵＳＢケーブル，またはＩＥＥＥケーブル等のホットプラグ可能なインターフェースケーブルに接続することの可能なラインとしてもよい。
【００１３】
また、前記電界効果トランジスタＦＥＴは、そのドレインとソース間に存在する寄生ダイオードの順方向の向きが、前記第１ダイオードＤ１の順方向の向きと同じとなるように配置することを特徴とする。
このダイオードＤ１においては、並列に接続したFETの寄生ダイオードに対し、有効に働く。ここでは寄生ダイオードの順方向電圧に対し、それより小さな順方向電圧のダイオードをD１として使用する必要がある。例えば、順方向電圧の非常に小さなショットキーバリアダイオードをＤ１として使用するのも良い。
さらに、前記電界効果トランジスタＦＥＴのドレインと第１のダイオードＤ１のアノードとが、前記第１の入力ラインに接続され、前記電界効果トランジスタＦＥＴのソースと第１のダイオードＤ１のカソードとが、前記出力部に接続されるようにしてもよい。
【００１４】
また、前記第２ダイオードＤ２のアノードが前記第２の入力ラインに接続され、第２ダイオードＤ２のカソードが前記出力部に接続されるようにしてもよい。
ただし、前記入力部が２つの入力ラインを備え、前記第１の入力ラインから供給される電源電圧（Ｖ１）よりも、前記第２の入力ラインから供給される電源電圧（Ｖ２）が高いかあるいは等しい場合、前記第２ダイオードを設けないようにしてもよい。
【００１５】
また、この発明は、前記したようないずれかの電源制御回路と、前記入力部を前記電源供給元装置に接続する入力側ケーブルと、前記出力部を前記電源供給先装置に接続する出力側ケーブルとを備えたことを特徴とするインタフェース接続ケーブルを提供するものである。
さらに、この発明は、前記したいずれかの電源制御回路から電源の供給を受ける電源供給先装置であって、前記電源制御回路を装置内部に備えたことを特徴とする電源供給先装置を提供するものである。
【００１６】
この発明において、電源供給元装置とは、パソコン（ＰＣ）などの情報処理装置を意味し、これに接続される電子機器に、ＵＳＢやIEEE1394などの特定のインタフェースを介して電源を供給する装置を意味する。
また、電源供給先装置とは、外付けのハードディスクや，ＣＤやＤＶＤなどのメディアの記録再生装置などを意味し、情報処理装置から電源の供給を受けて特定の動作をする電子機器を意味する。
【００１７】
この発明の入力部には、１本あるいは複数本のインタフェース接続ケーブルが接続可能である。入力ラインの数と接続可能なインタフェースケーブルの数は同数とする。また、１つのインタフェース接続ケーブルを介して供給される電源電流は、１つの入力ラインを介して入力される。
ここで各々インターフェースケーブルには信号線が含まれるが、実際に使用する信号線は第１の入力ラインのものだけである。
複数のインタフェース接続ケーブルを介して電源電流が供給される場合は、出力部でそれらの電源電流を合成（加算）して、電源供給先装置へ与える。
【００１８】
出力部は、１つの出力ラインを有し、この出力ラインに電源供給先装置が接続される。
また、電流制御部から出力される電源電流と、第２ダイオードＤ２から出力される電源電流とは、出力部で加算され、１つの出力ラインを経由して外部の電源供給先装置へ与えられる。上記２つの電源電流を加算するポイントは、後述する図２などのポイントＰ１に相当する。
【発明の効果】
【００１９】
この発明によれば、第１の入力ラインに、並列接続した第１ダイオードＤ１と電界効果トランジスタＦＥＴとからなる電流制御部を接続し、第２の入力ラインに、その第２入力ラインへの電源供給状態を検出して前記電界効果トランジスタＦＥＴの動作を制御する接続検出部と第２ダイオードＤ２とを接続しているので、１つの入力ラインを介して電源供給をする場合における電源損失を低減でき、かつ複数の入力ラインを介して電源供給をする場合における入力ライン側への電流の逆流を防止できる。
【発明を実施するための最良の形態】
【００２０】
以下、図に示す実施例に基づいて本発明を詳述する。なお、本発明はこれによって限定されるものではない。
＜電源制御回路の概略説明＞
図１に、この発明の電源制御回路の一実施例の接続説明図を示す。
図１において、電源制御回路２は、パソコンＰＣのような情報処理装置１（電源供給元装置）と、ＤＶＤレコーダやＨＤＤなどの外部電子機器３（電源供給先装置）との間に配置される。
電源制御回路２と情報処理装置１とは、１本又は複数本の入力ライン４（ＩＮ１，ＩＮ２，……ＩＮｎ）によって接続される。
【００２１】
１本の入力ライン４は、たとえば、ＵＳＢケーブル，ＩＥＥＥ１３９４ケーブルなどを接続することの可能なラインに相当し、複数本の信号線と、電源線とから構成される。
信号線は、信号を伝送するラインであり、情報処理装置１の情報入出力部１２に接続される。
電源線は、電源を供給するラインであり、たとえば、＋５Ｖの直流電圧供給ラインと、ＧＮＤライン（0V）とからなり、情報処理装置１の電源供給部１１に接続される。
【００２２】
電源制御回路２と電子機器３とは、１本の出力ライン５（OUT1）によって接続される。出力ライン５は、信号線と電源線とから構成される。
出力ライン５の信号線は、入力ライン４の信号線を介して伝送されてきた信号を、電子機器３の信号入出力部３２へ与えるものである。ただし、電子機器で使用される信号線においては、第１の入力ラインIN1のものだけ使用される。
また、電源線は、電源制御回路２から出力される電源電圧および電流を、電子機器３の電源入力部３１へ与えるものである。
【００２３】
また、電源制御回路２は、後述するように、入力ライン４に含まれる１または複数の電源線に印加された電圧を検出し、入力ライン４を介して流入される電流を制御して、出力ライン５の電源線へ出力するものである。
【００２４】
たとえば、入力ライン４が２本の入力ライン（ＩＮ１，ＩＮ２）からなる場合、２本の電源線を介して流入される電流（Ｉ１，Ｉ２）が、電源制御回路２で加算され、出力ライン５の電源線へ出力される。
また、入力ライン４が１本の入力ラインＩＮ１の場合、その入力ラインＩＮ１に含まれる電源ラインから供給される電源電流Ｉ１が、そのまま出力ライン５の電源線へ出力される。
【００２５】
情報処理装置１と電源制御回路２とを接続するインタフェースケーブル（入力ライン４）がＵＳＢケーブルである場合、１本のＵＳＢケーブルに含まれる入力ライン４は、２本の信号線（Ｄ＋ライン，Ｄ−ライン）と、直流電圧供給ライン（Vbusライン）と、ＧＮＤラインの合計４つの線からなる。
【００２６】
また、入力ライン４において、IN1が信号線を含む入力ラインである場合、IN2〜IＮnの入力ラインは、ＵＳＢケーブルのような信号ラインを伴うインタフェースケーブルの他に、電源のみを供給する電源ケーブルであってもよい。たとえば、図５に示すようなUSB電源補助ケーブルでもよい。本ケーブルにおいては、USB内Vbus, GNDのラインのみをDCJackオスコネクタへ接続しているものである。
また、入力ライン４の１つとして、外部電源（商用交流電源100Vなど）を直流に変換するＡＣアダプタを接続することが可能なラインを用いてもよい。
【００２７】
このように接続された電源制御回路２は、入力ラインIN１のみを使用した場合、入力ライン４を介して供給される電源を、ほとんど損失することなく出力ライン５に出力し、さらに複数の入力ラインを介して電源の供給をしている場合に、入力ライン４の電源線に印加される電圧に差異があるとき、電源電流が入力ライン側４に逆流することを防止する。
【００２８】
図２に、電源制御回路２の一実施例の概略構成ブロック図を示す。
図２に示すように、電源制御回路２は、１本の入力ラインＩＮ１に接続される電流制御部２１と、上記入力ラインＩＮ１と異なる入力ラインＩＮ２に接続される接続検出部２３およびダイオードＤ２とを備える。２つの入力ラインを含む部分が入力部に相当し、１つの出力ラインを含む部分が出力部に相当する。
電流制御部２１は、電界効果トランジスタＦＥＴ２２とダイオードＤ１とから構成される。
電流制御部２１は、入力ラインＩＮ１から与えられる電流を、ＦＥＴ２２をオンまたはオフすることによって、主としてＦＥＴを介して出力するか、またはダイオードＤ１を介して出力する。
【００２９】
ＦＥＴ２２のオンまたはオフの制御は、接続検出部２３からＦＥＴ２２のゲートＧへ与えられる信号によって行われる。
ダイオードＤ１は、電源電流を供給する方向を順方向として接続される。すなわち、ダイオードＤ１のアノードは入力ラインＩＮ１に接続され、ダイオードＤ１のカソードは、出力部の出力ラインに接続される。
また、ＦＥＴのドレインＤを入力ライン４側とし、ＦＥＴのソースＳを出力ライン５側に接続したとすると、ＦＥＴのドレインＤからソースＳへ向かって順方向となるように、ダイオードＤ１をＦＥＴ２２に対して並列接続する。
また、ＦＥＴがＰチャネルＦＥＴの場合、ドレインＤとソースＳ間に存在する寄生ダイオードの順方向の向きと、第１ダイオードの順方向の向きとを一致させる。
【００３０】
ＦＥＴ２２がオン状態のとき、入力ラインＩＮ１から流入する電流は、ＦＥＴ２２のドレインＤからソースＳを経由して出力ライン５（OUT1）へ出力される（図３参照）。このとき、ダイオードＤ１を介して電流はほとんど流れない。
また、ＦＥＴ２２がオフ状態のとき、入力ラインＩＮ１から流入する電流は、ＦＥＴ２２のドレインＤからソースＳを経由しては流れず、ダイオードＤ１を経由して出力ライン５（OUT1）へ出力される（図４参照）。
【００３１】
接続検出部２３は、入力ラインＩＮ１とは異なる他の入力ラインＩＮ２の電圧値によって、ＦＥＴ２２へ与える信号を変化させる部分である。
たとえば、後述する図３に示すように、入力ラインＩＮ２が未接続の場合（Ｖ２＝０Ｖ），ＦＥＴ２２のゲートＧへ信号を出力しない。このとき、ＦＥＴ２２はオン状態となり、ＦＥＴのドレインＤからソースＳへ向かって電流が流れる。
したがって、ＦＥＴ２２には、ゲートＧに信号を与えない初期状態において、ドレインＤとソースＳが導通するＰチャネルタイプのＦＥＴ（Pch FET）を用いる。
【００３２】
また、入力ラインＩＮ２が情報処理装置１に接続され、入力ラインＩＮ１と同様に電圧（たとえばＶ２＝５Ｖ）が印加された場合、接続検出部２３は、その電位Ｖ２を検出してＦＥＴ２２のゲートＧへ信号を与える。これにより、ＦＥＴ２２はオフ状態となり、ＦＥＴのドレインＤからソースＳに向かって電流は流れなくなる。
この接続検出部２３は、種々の回路によって実現できる。たとえば後述する図６に示すように、２つの抵抗（Ｒ１，Ｒ２）により実現できる。
【００３３】
また、接続検出部２３は、入力ラインＩＮ２のケーブルを情報処理装置１のコネクタに着脱するときに接点が開閉するスイッチにより構成してもよい。
この場合、入力ラインＩＮ２の電源ラインは直接ダイオードＤ２へ接続する。
たとえば、入力ラインＩＮ２を情報処理装置１に接続しない場合は、スイッチの接点が開放するようにする。このときＦＥＴのゲートＧに信号を与えない初期状態とし、ＦＥＴをオン状態とする。
また、入力ラインＩＮ２を情報処理装置１に接続した場合、スイッチの接点が閉じるようにする。このとき、ＦＥＴのゲートＧに信号を与え、ＦＥＴを介して電流を流さないようにＦＥＴをオフ状態とする。
【００３４】
ダイオードＤ２は、電流制御部２１が接続されていない方の入力ラインＩＮ２側に接続され、電流を供給する方向と同じ方向が順方向となるように、配置される。
すなわち、ダイオードＤ２は、ダイオードＤ１と同様に、情報処理装置１から電子機器３へ供給される電源電流が流れる方向を、順方向とする。
ダイオードＤ２の入力側（アノード）は入力ラインIN2に接続され、ダイオード２の出力側（カソード）は、図２に示す出力部のポイントＰ１に接続される。ここでポイントＰ１は、出力ライン（OUT1），ＦＥＴ２２のソースＳおよびダイオードＤ１の出力側（カソード）と接続されるポイントである。
ダイオードＤ２は、出力ライン５から入力ラインＩＮ２の方へ向かって電流が逆流するのを防止する機能を有する。
【００３５】
ただし、後述するように、電流制御部２１が接続された入力ラインＩＮ１から供給される電源電圧Ｖ１よりも、他の入力ラインＩＮ２から供給される電源電圧Ｖ２の方が常に高いか、あるいは両電圧が等しいことが保証される場合は、ダイオードＤ２を設けなくてもよい。
この場合、図７に示すように、ダイオードＤ２のない回路構成を採用することができる。
図２に示す入力ラインＩＮ２の電源電圧Ｖ２が、入力ラインＩＮ１の電源電圧Ｖ１よりも高い場合とは、たとえば、入力ラインＩＮ１にＵＳＢインタフェースケーブルが接続され、入力ラインＩＮ２にＡＣアダプタが接続されているような場合である。
これは、一般に、ＡＣアダプタから供給される電源電圧は、ＵＳＢケーブルを介して供給される電源電圧よりも高い場合が多いからである。
【００３６】
図２において、２つの入力ライン（ＩＮ１，ＩＮ２）を介して電源電流が供給される場合は、入力ラインＩＮ１を介して流れる電流Ｉ１と、入力ラインＩＮ２を介して流れる電流Ｉ２とが、ポイントＰ１で合成され、より多くの電流（Ｉ0＝Ｉ１＋Ｉ２）が、電子機器３に出力されることになる（図４）。
たとえば、１本のＵＳＢケーブルを介して供給される電源電流Ｉ１だけでは正常動作のできない電子機器３であっても、２本の入力ライン（ＩＮ１，ＩＮ２）を介して与えられる合成電流Ｉ0（Ｉ１＋Ｉ２）により、正常動作をさせることができるようになる。
【００３７】
また、ＦＥＴ２２は、オン抵抗が低いという特性を持つため、ドレインＤからソースＳへ電流が流れても、ほとんど電圧降下を生じない。
したがって、１本の入力ラインＩＮ１のみを用いて電源供給をする場合、ＦＥＴ２２を介して電流を流せば、電圧降下による電源損失を生じることはほとんどなく、電子機器３に仕様どおりの電源電流を流すことができ、正常動作させることができる。
図２では、２本の入力ライン（ＩＮ１，ＩＮ２）を接続した電源制御回路の実施例を示したが、入力ラインがＮ本（Ｎ≧３）の場合でも同様の電源供給が可能である。
【００３８】
＜電源供給動作の説明＞
次に、この発明の電源制御回路の電源供給動作について説明する。
図３に、１本のＵＳＢケーブル（入力ラインＩＮ１）から電源を供給する場合の動作説明図を示す。
図４に、２本の入力ライン（ＩＮ１，ＩＮ２）から電源を供給する場合の動作説明図を示す。
【００３９】
図３において、入力ラインＩＮ１を介して、情報処理装置１と電源制御回路２とが接続され、出力ラインＯＵＴ１を介して、電子機器３と電源制御回路２とが接続される。
電源制御回路２には、入力ラインＩＮ２を接続する端子はあるが、入力ラインＩＮ２は接続されていないものとする。
入力ラインＩＮ１がＵＳＢケーブルである場合、入力ラインＩＮ１の電源電圧（Ｖ１）は＋５Ｖである。一方、入力ラインＩＮ２側の電源電圧（Ｖ２）は０Ｖである。
ＦＥＴ２２は、上記したように、ゲートＧに信号入力がない初期状態では、ドレインＤからソースＳへ電流を流すことのできるオン状態とする。
【００４０】
このとき、接続検出部２３は、電源電圧Ｖ２が０Ｖであることにより入力ラインＩＮ２にケーブルが接続していないことを検出し、ＦＥＴ２２のゲートＧへ信号を与えない。
したがって、ＦＥＴ２２のゲートＧへ信号入力がないので、ＦＥＴ２２はオン状態となり、入力ラインＩＮ１を介して流入する電流Ｉ１は、ＦＥＴのドレインＤからソースＳを経由して、出力ラインＯＵＴ１へそのまま電流Ｉ0（＝Ｉ１）として出力される。
すなわち、ＦＥＴ２２の内部抵抗は非常に小さく、その電圧降下はダイオードＤ１による順方向電圧による電圧降下よりも小さいので、電流Ｉ１は、主としてＦＥＴ２２のみを経由して流れ、ダイオードＤ１を経由しては流れない。
【００４１】
ところで、ＦＥＴがなく、ダイオードＤ１のみを介して電源電流Ｉ１を出力ラインＯＵＴ１へ出力する場合には、ダイオードＤ１の電圧降下のため、十分な電源電流Ｉ0が電子機器３に供給されない場合がある。この場合、供給電流不足のため、１本のＵＳＢケーブルから供給されるはずの電源電流で動作が保証されている電子機器３が、正常動作できない場合がある。
しかし、この発明において、図３の場合、ＦＥＴによる電圧降下はほとんどないので、出力電流Ｉ0は入力電流Ｉ１とほぼ同じ値であり、ＵＳＢ規格に準拠し１本のＵＳＢケーブルから供給される電源で動作が保証されている電子機器３を正常に動作させることができる。
【００４２】
次に、図４に、２本のＵＳＢケーブル（ＩＮ１，ＩＮ２）を用いて、情報処理装置１と電源制御回路２とを接続した場合を示す。このとき、２つのＵＳＢ端子（ＵＳＢ１，ＵＳＢ２）から、同じ電源電圧（Ｖ１＝Ｖ２＝５Ｖ）が供給される。ここでも信号線は、入力ラインIN1のものだけを使用する。
また、入力ケーブルＩＮ２に相当するＵＳＢケーブル（または、先に説明したUSB電源補助ケーブル）が接続されているので、接続検出部２３は、電源Ｖ２（＝５Ｖ）を検出し、ＦＥＴ２２のゲートＧへ信号を出力する。これにより、ＦＥＴ２２はオフ状態とされ、ＦＥＴのドレインＤからソースＳへ電流を流さない。
したがって、ＦＥＴ２２がオフ状態なので、入力ラインＩＮ１を介して流入する電流Ｉ１は、ＦＥＴに並列に接続されたダイオードＤ１を経由して、出力ラインＯＵＴ１へ出力される。
【００４３】
一方、入力ラインＩＮ２を介して流入する電流Ｉ２は、入力ラインIN2とダイオードＤ２を経由して、ポイントＰ１を通り、出力ラインＯＵＴ１へ出力される。２つの電流Ｉ１とＩ２は、ポイントＰ１で加算される。
この場合、２つのダイオード（Ｄ１，Ｄ２）を経由するため、電圧降下を生じるが、出力ラインＯＵＴ１から流出する電源はＩ0はほぼＩ１＋Ｉ２に等しい。
【００４４】
このように、図４の場合、２つのダイオード（Ｄ１，Ｄ２）を経由して、２つのＵＳＢケーブルを介して供給される電源電流の合計が電子機器３に与えられるので、１本のＵＳＢケーブルから供給される電源では正常動作しなかった電子機器３を動作させることが可能となる。
また、２つのダイオードＤ１とＤ２が逆流素子デバイスとなるので、情報処理装置１の２つのＵＳＢポートの電源電圧（Ｖ１とＶ２）に電位差が生じても、入力ライン（ＩＮ１，ＩＮ２）側へ電流が逆流するのを防止できる。
図４では、２本のＵＳＢケーブルを接続した場合の動作を示したが、入力ケーブルとして３本以上のＵＳＢケーブルを接続した場合も同様に、逆流を防止しながら、より大電流が必要な電子機器を動作させることができる。
また、図４のように入力ラインＩＮ２として電源ラインのみが接続される実施例としては、いわゆるＡＣアダプタを、入力ラインＩＮ２の接続端子に直接接続するようにしてもよい。
【００４５】
ここでダイオードD1が無い場合の弊害を明記しておく。
ダイオードＤ１はFETを並列に接続されており、その方向は、FETの寄生ダイオードの順方向の向きと一致する。またFETの順方向電圧(Vfとする)は一般にはショットキーバリアダイオードのそれよりも大きく、ここではFETのVfを0.8Vと仮定し、D1のVfを0.4Vと仮定する。D1がある場合は、P1の電圧は、5V−0.4Vで4.6Vであるのに対し、Ｄ１が無い場合は、P1の電圧は、5V−0.8Vで4.2Vとなってしまい、電子機器によっては動作しないものが出てくる。
【００４６】
以上のように、この発明の電源制御回路２は、１本の入力ラインから電源が供給される場合は動作保証された電子機器を確実に動作させることができ、複数の入力ラインから電源が供給される場合はより大電流を必要とする電子機器を動作させることができかつ複数の入力ラインの電源電圧にバラツキがあっても逆流を防止できるという両方の特徴を有する。
【００４７】
＜電源制御回路の実施例＞
ここでは、この発明の電源制御回路２の具体的な回路について説明する。
＜実施例１＞
図６に、この発明の電源制御回路の実施例１の説明図を示す。ここでは、図２などと同様に２本の入力ラインが接続される場合を示している。
図６において、２本の入力ラインのうち、１本は情報処理装置１のＵＳＢ端子（ＵＳＢ１）に接続されるＵＳＢケーブルである。他の入力ラインは、情報処理装置１のUSB2端子に接続される電源ラインである。
ＵＳＢケーブルは、図示しない２本の信号ライン（Ｄ＋，Ｄ−）と、２本の電源供給ライン（Vbus，GND）とからなる。DCjackに接続される入力ラインは、ＶｃｃラインとＧＮＤラインとからなる。図６においては、USBケーブルまたはUSB電源補助ケーブルを使用することとなる。
【００４８】
ＵＳＢケーブルのＶｂｕｓラインには、図２などに示したＦＥＴ２２とダイオードＤ１とが並列に接続される。
ここで、ＦＥＴ２２にはＰチャネルＦＥＴ（Pch FET）を用いる。
ダイオードＤ１は、できるだけ電圧降下（順方向電圧）の低い素子が好ましい。たとえば、ショットキーバリアダイオードを用いることができる。
また、Pch FETには、ドレインＤからソースＳに向かう向きを順方向とする寄生ダイオードＤ０が存在する。したがって、入力ラインＵＳＢ１のＶｂｕｓ端子には、ＦＥＴのドレインＤを接続する。
ＦＥＴのソースＳ側をＶｂｕｓ端子に接続すると、ＦＥＴ内に存在する寄生ダイオードＤ０の向きが、電流の流れる方向と逆になってしまい、他方の入力ライン（DCjack）の入力電圧ＶｃｃがＶｂｕｓの入力電圧より高い場合には、寄生ダイオードＤ０を介してＵＳＢケーブル側へ電流が逆流してしまうからである。
【００４９】
また、ＦＥＴのソースＳは、出力ラインＯＵＴ１に接続する。ダイオードＤ１は、順方向が電源供給方向となるように、ＦＥＴと並列に配置する。
したがって、ダイオードＤ１と、ＦＥＴ２２の寄生ダイオードＤ０とは同じ向きに配置されることになる。一般に、ショットキーバリアダイオードの順方向電圧に対し、FETの寄生ダイオードの順方向電圧は高い。一例では、ダイオードＤ１の順方向電圧が０．４Ｖに対して、寄生ダイオードＤ０の順方向電圧は０．８Ｖ程度である。
【００５０】
図６において、DCjackに接続されたＶｃｃラインとＧＮＤラインが、図２などの入力ラインＩＮ２に相当し、抵抗Ｒ１およびＲ２が図２の接続検出部２３に相当する。
この入力ラインＩＮ２を介して供給される電源は、２つの抵抗（Ｒ１，Ｒ２）の間のポイントＰ２を通り、ダイオードＤ２を介して、常にポイントＰ１へ与えられる。
DCjackにケーブルが接続されない状態では、Ｖｃｃ端子の電圧は０Ｖであり、ポイントＰ２および抵抗Ｒ１を介して、ＦＥＴのゲートＧには信号が与えられない状態（いわゆるオン状態）である。
一方、DCjackにケーブルが接続され、情報処理装置１から電源電圧Ｖｃｃ（＝５Ｖ）が与えられたとすると、Ｖｃｃ端子の電圧は５Ｖとなり、ＦＥＴのゲートＧに信号が与えられた状態（いわゆるオフ状態）となる。
【００５１】
Pch FETでは、ドレインＤとソースＳ間に流れる電流Ｉｄは、ソースＳとゲートＧ間の電圧ＶGSによって制御される。一般に、ＳＧ間の電圧ＶGSが０Ｖに近い場合、たとえば、ＶGS＝０〜１．０Ｖ程度では、電流Ｉｄはほとんど流れない。
また、ＳＧ間の電圧ＶGSが１．５Ｖ以上になると、ドレインＤとソースＳ間に、電流Ｉｄが流れる。
ＵＳＢ１端子にＵＳＢケーブルが接続され、Ｖｂｕｓに５Ｖが供給されているときに、入力ラインＩＮ２に相当するＶｃｃラインにケーブルを接続しない状態では、ソースＳの電位が５Ｖであるのに対し、ゲートＧの電位が０Ｖとなるので、ＳＧ間電圧ＶGS＝５−０＝５Ｖとなり、ドレインＤからソースＳへ向かって電流Ｉｄが流れ、ＦＥＴがオン状態となる。
【００５２】
また、ＵＳＢ１端子にＵＳＢケーブルが接続され、Ｖｂｕｓに５Ｖが供給されているときに、Ｖｃｃラインにケーブルが接続された状態では、ＦＥＴのソースＳの電位がほぼ５Ｖであるのに対し、ゲートＧの電位も５Ｖとなるので、ＳＧ間の電圧ＶGSは、ＶGS≒５−５＝０Ｖとなるので、ＦＥＴのドレインＤとソースＳ間には、電流Ｉｄがほとんど流れないオフ状態となる。
このオフ状態では、ＦＥＴを介して電流は流れないので、Ｖｂｕｓから流入する電流Ｉ１は、ダイオードＤ１を経由して流れることになる（図４参照）。
【００５３】
なお、ＵＳＢ１にＵＳＢケーブルが接続されない場合、ＵＳＢのＶｂｕｓ端子の電位が０Ｖとなるが、DCjackにケーブルが接続されてＶｃｃ端子に５Ｖが供給されていれば、ダイオードＤ２を経由して、出力ラインＯＵＴ１に電源電流が出力される。
【００５４】
＜実施例２＞
ここでは、電源制御回路２に、ダイオードＤ２を備えない場合の実施例を説明する。
前述したように、電流制御部２１に接続された入力ラインＩＮ１に供給される電圧Ｖ１よりも、接続検出部２３に接続された入力ラインＩＮ２に供給される電圧Ｖ２が等しいか、または高い場合（Ｖ２≧Ｖ１）に採用される回路である。
図７に、この発明の電源制御回路の実施例２のブロック図を示す。
ここで、ダイオードＤ２がない点が、図２と異なる。ただし、入力ラインＩＮ２の電圧Ｖ２≧入力ラインＩＮ１の電圧Ｖ１である。
【００５５】
図８に、この発明の電源制御回路の実施例２の具体例の説明図である。
ここで、ＵＳＢケーブルが接続されたＶｂｕｓ端子側のＦＥＴ２２およびダイオードＤ１は、図６と同じである。
DCjackに接続される電源ライン（Vcc，GND）と、回路ポイントＰ１との間の回路が、図６と異なる。
【００５６】
図８において、抵抗（Ｒ３）と、スイッチＳＷ１からなる部分が、接続検出部２３に相当する。スイッチＳＷ１には、スイッチ付きDCJackなどのＶｃｃ端子にケーブルが接続されたときに閉じるタイプのスイッチを用いる。
また、Ｖｃｃ端子からケーブルを引き抜いたときに、スイッチＳＷ１の接点が開放され、オフ状態となる。
【００５７】
図８において、ＵＳＢ１端子にＵＳＢケーブルが接続され、DCjackにケーブルが接続されない場合は、図３と同様に、ＦＥＴ２２を経由して電源電流Ｉ１が流れ、出力ラインＯＵＴ１から出力される。
【００５８】
一方、USB2とＶｃｃ端子間にケーブルが接続されると、Ｖｃｃ端子に電圧（Ｖ２＝５Ｖ）が供給され、さらに、スイッチＳＷ１の接点が閉じ、ＳＷ１がオン状態となる。
この場合、Ｖｃｃに印加された電圧（Ｖ２）によって供給される電流Ｉ２は、ポイントP3を経由してポイントＰ１へ与えられる。
また、スイッチＳＷ１がオンとなると、ゲートＧの電位が０Ｖとなり、ＦＥＴ２２のドレインＤとソースＳ間に電流は流れなくなり、ＦＥＴ２２がオフ状態となる。
したがって、ＵＳＢケーブルのＶｂｕｓから供給される電流Ｉ１は、ＦＥＴ２２を介して流れず、ダイオードＤ１を介して流れることになる。
【００５９】
図８において、ＵＳＢ端子とDCjackにケーブルを接続した場合、ダイオードＤ１を経由して流入する電流Ｉ１と、Ｖｃｃ端子から流入する電流Ｉ２とがポイントＰ１で加算されて、出力ラインＯＵＴ１へ出力される。
この場合、前提条件として、DCjackのＶｃｃに供給される電圧Ｖ２の方が、Ｖｂｕｓに供給される電圧Ｖ１よりも高い（Ｖ２≧Ｖ１）ので、ポイントＰ１からＶｃｃ端子の方へ向かって電流が逆流することはない。また、ポイントＰ１に２つのルートから電流が供給されている場合に、電子機器３側の電位が変動しても、ダイオードＤ１が存在するために、Ｖｂｕｓ端子側へ電流が逆流するのを防止できる。
【００６０】
この実施例の場合も、ＦＥＴによる電圧降下がほとんどないため、１本のＵＳＢケーブルによる電力供給だけで正常動作が保証されている電子機器を、仕様どおり１本のＵＳＢケーブルで動作させることができ、また、２つの入力ラインを介して電源供給する場合において、IN1入力ライン側への電流の逆流を防止できる。
また、接続検出部２３に接続される入力ラインの電源の電圧が、電流制御部２１に接続される入力ラインの電源電圧よりも高いことが予めわかっている場合は、図８のように、ダイオードＤ２を省略した電源制御回路を採用することができる。
【００６１】
この実施例２においても、２本の入力ラインからなるものを示したが、３本以上の入力ラインを用いても、同様の電源供給が可能である。
図９に、入力ラインをｎ本（ｎ≧３）とした場合の実施例２の説明図を示す。
図８に対して、ＵＳＢｎ端子，スイッチおよびダイオードＤｎを追加したものである。
ｎ本のＵＳＢケーブルを接続した場合は、ポイントＰ１において、各供給電流（Ｉ１，Ｉ２，…Ｉｎ）が加算されて出力される。
【００６２】
＜実施例３＞
図１０に、この発明の電源制御回路の実施例３の説明図を示す。
この実施例３も、DCjackのＶｃｃに供給される電圧Ｖ２がＵＳＢのＶｂｕｓに供給される電圧Ｖよりも高い（Ｖ２≧Ｖ１）ことを条件とし、実施例２と同様にダイオードＤ２を設けない。
図１０では、図７の接続検出部２３に相当する部分に、Pch FET2と、４つの抵抗（Ｒ６〜Ｒ９）と、トランジスタＴ１と、ダイオードＤ３とを備える。
Ｖｂｕｓに接続されるPch FET1とダイオード１は、図２，図６および図７に示されるものと同じであり、その電源供給動作も同じである。
図１０において、２つのＦＥＴ２２は同一特性を持つＰチャネルタイプのＦＥＴであり、入力ライン側にドレインＤを配置し、出力ライン側にソースＳを配置する。
【００６３】
まず、ＵＳＢ１のみにＵＳＢケーブルを接続し、DCjackには電源ケーブルを接続しない場合の動作を説明する。
この場合、ＵＳＢケーブルのみが接続されているので、Ｖｂｕｓ端子に電圧（＝５Ｖ）が供給され、かつ、FET1のGは0Vとなるため、ＦＥＴ１はオン状態となる。したがって、ＦＥＴ１を経由して、ポイントＰ１に電流が流れる。
FET2においては、DCjackにはケーブルが接続されないので、Ｖｃｃの電圧は０Ｖとなり、Tr1に電流を流すことができず、かつ、V1からR6を経由してFET2のGに5Vを供給するため、ＦＥＴ２はオフ状態となる。
【００６４】
ここで、図１０のダイオードＤ３は、Ｖｃｃ端子側へ電流が逆流するのを防止するために設けられている。
この場合も、図３に示したのと同様に、１本のＵＳＢケーブルを介して、規格どおりの電源電流が電子機器３に与えられる。また、接続されていないDCJack側への電圧出現も阻止できる。
【００６５】
次に、ＵＳＢ１端子にＵＳＢケーブルを接続せずに、DCjack端子に電源ケーブルのみを接続している場合について説明する。
この状態では、ＵＳＢケーブルが接続されていないので、データの送受信は行われない。電源ケーブルを介して電子機器３に電源のみを供給する場合に相当する。この場合、Ｖｂｕｓに接続されたＦＥＴ１はオフ状態となる。
一方、Vccに接続されたFET2内の寄生ダイオードを経由し、FET2のＳには電位５Ｖが与えられる。またFET2のGが0Vにより、Ｖｃｃに接続されたＦＥＴ２はオン状態となる。したがって、Ｖｃｃ端子から流入した電流は、ＦＥＴ２を経由して、ポイントＰ１へ流出する。
ここで、Vccからの電流は、一方はR7,Ｄ３を通りＴ１のコレクタへ供給され、他方Ｒ８、Ｒ９にて分圧されてＴ１のベースへ供給されるので、トランジスタＴ１がオンとなり、ＦＥＴ２のゲートＧが０Ｖの電位（Ｌ状態）となるので、ＦＥＴ２はオン状態となる。
また、Ｖｂｕｓに接続されたＦＥＴ１はオフ状態であり、ダイオードＤ１が存在するので、ポイントＰ１からＶｂｕｓ端子側への逆流も防止できる。
【００６６】
次に、ＵＳＢ１端子にＵＳＢケーブルを接続し、DCjack端子に電源ケーブルを接続した場合について、説明する。このとき、図３と同様にＦＥＴ１はオフ状態となるので、Ｖｂｕｓ端子から、ダイオードＤ１を経由して電流が流れる。
一方、FET2のSが5Vであり、かつ、Vccからの電流は、一方はR7,Ｄ３を通りＴ１のコレクタへ供給され、他方Ｒ８、Ｒ９にて分圧されてＴ１のベースへ供給されるので、トランジスタＴ１がオンとなり、ＦＥＴ２のゲートＧが０Ｖの電位（Ｌ状態）となるので、ＦＥＴ２はオン状態となる。したがって、Ｖｃｃ端子から流入した電流は、ＦＥＴ２を経由してポイントＰ１へ流れる。したがって、ポイントＰ１では、ダイオードＤ１を経由した電流とＦＥＴ２を経由した電流とが加算され、出力ラインへ出力される。
【００６７】
＜電源制御回路の実施形態の説明＞
この発明の電源制御回路２は、図１に示したように、情報処理装置１と電子機器３とのインタフェース部分に配置される。
電源制御回路２のみを含み、情報処理装置１に接続するケーブル（たとえばＵＳＢケーブル）を接続するための入力端子群と、電子機器３に接続するケーブル（たとえばＵＳＢケーブル）を接続するための出力端子とを備えた小型の電源制御装置として提供することができる。ただしこの場合、多数のケーブル類と電源制御装置とを接続する必要があり、接続に手間がかかる。
そこで、製品コストの低減や、ユーザの接続の容易性などの観点から、次のような電源制御回路の実施形態が考えられる。
【００６８】
図１１，図１２に、この発明の電源制御回路を、インタフェース接続ケーブルの中に組み込んだ実施形態の説明図を示す。
たとえば、図１１（ａ），（ｂ）に示すように、インタフェース接続ケーブルの中央部分に電源制御回路２を設け、情報処理装置１に接続する２本の入力側ケーブル（ＩＮ１，ＩＮ２）と、電子機器３に接続する出力側ケーブル（ＯＵＴ１）とを、電源制御回路２に直付けする。
また、２本の入力側ケーブル（ＩＮ１，ＩＮ２）の先端には、情報処理装置１のソケットに接続可能なＵＳＢコネクタ（ＵＳＢ１，ＵＳＢ２）を取り付ける。出力側ケーブル（ＯＵＴ１）の先端には、電子機器３のソケットに接続可能な形状を持つコネクタ（ＵＳＢ３）を取り付ける。
ただし、電源制御回路２は、ケーブルのちょうど真ん中に配置する必要はなく、入力側ケーブルと出力側ケーブルの長さは異なってもよい。
【００６９】
図１２のインタフェース接続ケーブルは、電源制御回路２をインタフェース接続ケーブルに設けた点は図１１と同じであるが、ＵＳＢ２コネクタの代わりに、Dcjackメスコネクタを設けている。
図１２は、DCjackメスコネクタを、ＡＣアダプタを介して外部電源に接続する場合、および、USB電源補助ケーブルを接続する場合を示している。
データについては、USB1よりＵＳＢケーブルを介して伝送され、電源は、２本の入力ライン（ＩＮ１，ＩＮ２）を介して供給される。
【００７０】
図１３および図１４には、電源制御回路２を、電源の供給を受ける電子機器３の内部に組み込んだ実施形態の説明図を示す。
この場合、電子機器３の本来の機能を実現する部分（電子機器機能ブロック３５）と、外部の情報処理装置１を接続するケーブルをつなぐ外部端子（たとえばＵＳＢコネクタ，DCjack）との間に、電源制御回路２を設ける。
図１３の場合、２つのＵＳＢコネクタ（ＵＳＢ１，ＵＳＢ２）には、通常用いられているＵＳＢケーブルを接続して、情報処理装置１に接続する。ここでも、データについてはUSB1側を使用する。
【００７１】
図１４は、一方のＵＳＢコネクタ（ＵＳＢ２）の代わりに、DCjackを設けた形態を示している。このDCjackには、ＡＣアダプタなどの外部電源を接続できるし、USB電源補助ケーブルも接続できる。
図１１から図１４に示した実施形態は一実施例であってこれに限るものではなく、他の実施形態で実現することもできる。たとえば、複数のコネクタ端子を持つ一体型のコネクタモジュールを利用する場合は、そのコネクタモジュールの内部に、この発明の電源制御回路２を設けてもよい。
【図面の簡単な説明】
【００７２】
【図１】この発明の電源制御回路の一実施例の接続説明図である。
【図２】この発明の電源制御回路の一実施例の概略ブロック図である。
【図３】この発明の電源制御回路の一実施例の電源供給の説明図である。
【図４】この発明の電源制御回路の一実施例の電源供給の説明図である。
【図５】この発明のＵＳＢ電源補助ケーブルの一実施例の説明図である。
【図６】この発明の電源制御回路の実施例１の説明図である。
【図７】この発明の電源制御回路の実施例２のブロック図である。
【図８】この発明の電源制御回路の実施例２の説明図である。
【図９】この発明の電源制御回路の実施例２の説明図である。
【図１０】この発明の電源制御回路の実施例３の説明図である。
【図１１】この発明の電源制御回路を備えたケーブルの一実施例の説明図である。
【図１２】この発明の電源制御回路を備えたケーブルの一実施例の説明図である。
【図１３】この発明の電源制御回路を備えた電子機器の一実施例の説明図である。
【図１４】この発明の電源制御回路を備えた電子機器の一実施例の説明図である。
【符号の説明】
【００７３】
１  情報処理装置
２  電源制御回路
３  電子機器
４  入力ライン
５  出力ライン
１１  電源供給部
１２  情報入出力部
２１  電流制御部
２２  ＦＥＴ
２３  接続検出部
３１  電源入力部
３２  信号入出力部
【図１】
2008203981.tif 000003
【図２】
2008203981.tif 000004
【図３】
2008203981.tif 000005
【図４】
2008203981.tif 000006
【図５】
2008203981.tif 000007
【図６】
2008203981.tif 000008
【図７】
2008203981.tif 000009
【図８】
2008203981.tif 000010
【図９】
2008203981.tif 000011
【図１０】
2008203981.tif 000012
【図１１】
2008203981.tif 000013
【図１２】
2008203981.tif 000014
【図１３】
2008203981.tif 000015
【図１４】
2008203981.tif 000016