(57)【要約】【課題】安価な回路構成により、ウインドウサイズを自在に選択してウインドウ切り出しを行い、かつ、読出しを行わない画素への悪影響を防ぐ。【解決手段】ＣＭＯＳイメージセンサの画素アレイ部を行方向に走査して、ウインドウ切り出し時の読出し画素駆動を行う行走査回路において、ウインドウの始点及び終点の走査時に、それぞれ始点より前の画素領域及び終点より後の画素領域を一度に選択する論理を設け、それぞれの走査時に読出しを行わない画素領域を一括してリセットを行えるようにした。この論理は、デコーダ回路に比べ回路規模、端子数が少なくてすみ、かつ任意のウインドウサイズに対応する非読出し領域のリセットを実現できる。【選択図】図５
2008236634.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ光電変換部を有する複数の画素を２次元方向に配置した画素アレイ部と、
前記画素アレイ部の各画素行を画素列方向に走査し、各画素列の制御を行う行走査回路と、
前記行走査回路によって各画素行単位で読み出された画素信号に対し、各画素列毎に所定の信号処理を行う列信号処理部と、
前記列信号処理部を画素行方向に走査して後段の回路に出力する列走査回路とを有し、
前記行走査回路は、前記画素アレイ部の部分領域を選択して行走査を行う場合に、前記部分領域の始点より前の画素行と終点より後の画素行を選択する論理回路を備え、
前記論理回路で選択された画素行を前記部分領域の行走査に対応する所定のタイミングでリセットする、
ことを特徴とする固体撮像装置。
【請求項２】
前記行走査回路は、前記部分領域の始点より前の画素行を前記始点となる画素行の走査に合わせてリセットし、前記部分領域の終点より後の画素行を前記終点となる画素行の走査に合わせてリセットすることを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記行走査回路は、画素アレイ部の行走査によって各画素の読出し動作を行う回路であることを特徴とする請求項１記載の固体撮像装置。
【請求項４】
前記行走査回路は、画素アレイ部の行走査によって各画素の電子シャッタ動作を行う回路であることを特徴とする請求項１記載の固体撮像装置。
【請求項５】
固体撮像装置を用いた撮像部と、前記撮像部を制御する制御部と、前記撮像部を操作する操作部とを有し、
前記固体撮像装置は、
それぞれ光電変換部を有する複数の画素を２次元方向に配置した画素アレイ部と、
前記画素アレイ部の各画素行を画素列方向に走査し、各画素列の制御を行う行走査回路と、
前記行走査回路によって各画素行単位で読み出された画素信号に対し、各画素列毎に所定の信号処理を行う列信号処理部と、
前記列信号処理部を画素行方向に走査して後段の回路に出力する列走査回路とを有し、
前記行走査回路は、前記画素アレイ部の部分領域を選択して行走査を行う場合に、前記部分領域の始点より前の画素行と終点より後の画素行を選択する論理回路を備え、
前記論理回路で選択された画素行を前記部分領域の行走査に対応する所定のタイミングでリセットする、
ことを特徴とする撮像装置。
【請求項６】
前記行走査回路は、前記部分領域の始点より前の画素行を前記始点となる画素行の走査に合わせてリセットし、前記部分領域の終点より後の画素行を前記終点となる画素行の走査に合わせてリセットすることを特徴とする請求項５記載の撮像装置。
【請求項７】
前記行走査回路は、画素アレイ部の行走査によって各画素の読出し動作を行う回路であることを特徴とする請求項５記載の撮像装置。
【請求項８】
前記行走査回路は、画素アレイ部の行走査によって各画素の電子シャッタ動作を行う回路であることを特徴とする請求項５記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ウインドウ切り出し機能を備えたＣＭＯＳイメージセンサといった各種の固体撮像装置及び撮像装置に関する。
【背景技術】
【０００２】
近年、ＣＣＤイメージセンサやＣＭＯＳイメージセンサに代表される固体撮像装置の開発が活発化しており、各種のカメラ装置や携帯電話機等に用いられている。
このうちＣＭＯＳイメージセンサは、同一半導体基板上に、フォトダイオードを含む複数の画素を２次元方向に配置した撮像領域と、この撮像領域の外部に形成された周辺回路領域とを設けたものである。
そして、撮像領域には、各画素毎に、フォトダイオードの信号電荷をＦＤ（フローティングデフュージョン）に読み出す読み出しトランジスタ（転送ゲート）、ＦＤの電位に応じた画素信号を生成する増幅トランジスタ、画素信号を出力する画素を選択する選択トランジスタ、ＦＤをリセットするリセットトランジスタ等の各種画素トランジスタを設け、各画素のフォトダイオードで検出した信号電荷を各画素トランジスタの駆動によって画素信号に変換し、画素列毎に設けた信号線より出力する。
また、周辺回路領域には、画素アレイ部に各種の制御パルスを供給して画素信号の読み出しを制御する駆動制御回路、読み出された画素信号に対して各種の信号処理を行う信号処理回路、駆動電源を生成する電源制御回路等が設けられている。
また、半導体基板上には、絶縁膜、トランジスタの駆動電極膜、配線膜、遮光膜といった積層膜が順次形成され、さらに平坦化膜等を介してカラーフィルタ、マイクロレンズ等が形成されている。
このようなＣＭＯＳイメージセンサでは、各画素トランジスタの駆動によって各画素のフォトダイオードに蓄積した信号電荷を各画素毎に画素信号に変換し、これを画素列毎に出力して後段の信号処理回路に送り、ノイズ除去や信号処理等を施して出力する。
【０００３】
また、このようなＣＭＯＳイメージセンサにおいて、通常の読出し動作よりもフレームレートを上げるためなどの目的で、有効画素領域の一部のみを切り出して読出し出力するウインドウ切り出しを行うものが提案されている（例えば特許文献１参照）。
しかし、このような動作を行う場合、読出しを行わない領域の画素は常に光電変換動作を行っており、生成される電子が当該画素からあふれ出し、ウインドウ切り出しを行っている読出しの画素に漏れこむブルーミングと呼ばれる現象が発生する。
【０００４】
また、特許文献１に開示されるような画素の回路構成の場合、あふれ出した電荷の影響でフローティングデフュージョン部の電位が上昇し、増幅トランジスタをＯＮにする。増幅トランジスタは読出しを行う画素と行わない画素とで行方向に出力を共有しており、本来読出しを行う画素の出力に悪影響を及ぼす。
この対策のため従来技術では、シャッタ用の行走査回路を設け、読出しを行っていない期間や、読出しを行っている途中にシャッタ用の行走査回路でリセット動作をさせて、光電素子やフローティングデフュージョン部の電位を初期化していた。
また、別の方法では、予めウインドウサイズに対応して、読出しを行わない領域を一括選択する行選択回路を設け、読出しを行っていない期間や、読出しを行っている途中に一括シャッタを掛けていた。
【特許文献１】特開２００５−１８４３５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来技術のうち、シャッタ用の行走査回路を設け、読出しを行っていない期間や、読出しを行っている途中にシャッタ用の行走査回路でリセット動作をさせて、光電素子やフローティングデフュージョン部の電位を初期化するものの場合、任意の画素を選択するデコーダ回路の実装が必要なため、回路面積の増大を招く欠点がある。
また上述した、予めウインドウサイズに対応して、読出しを行わない領域を一括選択する行選択回路を設け、読出しを行っていない期間や、読出しを行っている途中に一括シャッタを掛けるという方法では、予め設けておいたウインドウサイズにしか一括シャッタが対応できないという欠点がある。そこで複数のウインドウに対応しようとすると、それに応じた一括選択回路を複数持つ必要があり、かつ無段階にウインドウサイズを設定しようとすると、それに応じた全ての一括選択回路を持つ必要があり、回路面積の増大を招くなどの欠点がある。
【０００６】
そこで本発明は、安価な回路構成により、ウインドウサイズを自在に選択してウインドウ切り出しを行うことができ、かつ、読出しを行わない画素への悪影響を防ぐことができる固体撮像装置及び撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述の目的を達成するため、本発明の固体撮像装置は、それぞれ光電変換部を有する複数の画素を２次元方向に配置した画素アレイ部と、前記画素アレイ部の各画素行を画素列方向に走査し、各画素列の制御を行う行走査回路と、前記行走査回路によって各画素行単位で読み出された画素信号に対し、各画素列毎に所定の信号処理を行う列信号処理部と、前記列信号処理部を画素行方向に走査して後段の回路に出力する列走査回路とを有し、前記行走査回路は、前記画素アレイ部の部分領域を選択して行走査を行う場合に、前記部分領域の始点より前の画素行と終点より後の画素行を選択する論理回路を備え、前記論理回路で選択された画素行を前記部分領域の行走査に対応する所定のタイミングでリセットすることを特徴とする。
【０００８】
また本発明の撮像装置は、固体撮像装置を用いた撮像部と、前記撮像部を制御する制御部と、前記撮像部を操作する操作部とを有し、前記固体撮像装置は、それぞれ光電変換部を有する複数の画素を２次元方向に配置した画素アレイ部と、前記画素アレイ部の各画素行を画素列方向に走査し、各画素列の制御を行う行走査回路と、前記行走査回路によって各画素行単位で読み出された画素信号に対し、各画素列毎に所定の信号処理を行う列信号処理部と、前記列信号処理部を画素行方向に走査して後段の回路に出力する列走査回路とを有し、前記行走査回路は、前記画素アレイ部の部分領域を選択して行走査を行う場合に、前記部分領域の始点より前の画素行と終点より後の画素行を選択する論理回路を備え、前記論理回路で選択された画素行を前記部分領域の行走査に対応する所定のタイミングでリセットすることを特徴とする。
【発明の効果】
【０００９】
本発明の固体撮像装置及び撮像装置によれば、画素アレイ部の部分領域を選択して行走査を行う場合に、部分領域の始点より前の画素行と終点より後の画素行を論理回路によって選択し、リセットするようにしたことから、ウインドウ切り出しを行う際に、読出しを行わない画素についても通常の読出し中にリセットが行えるため、それらの画素による悪影響を防ぐことができる効果がある。
また、ウインドウのサイズによらない回路構成のため、自由度の高いウインドウサイズの出力が可能となる効果がある。また、離散的な領域を取る複数のウインドウについても対応することができる効果がある。
【発明を実施するための最良の形態】
【００１０】
本発明の実施の形態では、ウインドウ切り出し時の読出し画素駆動を行う行走査回路において、ウインドウの始点及び終点の走査時に、それぞれ始点より前の画素領域及び終点より後の画素領域を一度に選択する論理を設け、それぞれの走査時に読出しを行わない画素領域を一括してリセットを行えるようにした。
この論理は、デコーダ回路に比べ回路規模、端子数が少なくてすみ、かつ任意のウインドウサイズに対応する非読出し領域のリセットを実現できる。
【００１１】
以下、本発明の具体的な実施例を図面を用いて説明する。
図１は本発明の実施例を説明する列並列読出し方式ＣＭＯＳイメージセンサの構成例を示すブロック図であり、図２は図１に示すＣＭＯＳイメージセンサの画素の構成例を示す回路図である。
また、図３は図１に示すＣＭＯＳイメージセンサのリセット時のパルス波形を示すタイミングチャートであり、図４は図１に示すＣＭＯＳイメージセンサの読み出し動作時のパルス波形を示すタイミングチャートである。
【００１２】
図１において、撮像画素部１は、フォトダイオードや画素トランジスタを含む複数の画素１１を２次元アレイ状に配置したものである。
タイミングジェネレータ２は、イメージセンサの各部に各種タイミング信号を供給するものである。
行走査回路３は、撮像画素部１の各画素列を列方向に走査し、各画素に各種の駆動パルスを供給することにより、各画素１１の出力信号を各画素列毎に設けた垂直信号線１２に出力する。
カラム回路５は、垂直信号線１２より出力される画素信号に対し、ＣＤＳ(Correlated Double Sampling;相関二重サンプリング)等の信号処理を行うものである。
列走査回路４は、カラム回路５を行方向に走査し、カラム回路５によって処理された１行分の画素信号を出力回路６に出力する。
出力回路６は、列走査回路４より出力される画素信号に対し、さらにＤＳＰ等による信号処理を行い、撮像信号として出力する。
【００１３】
また、図２に示すように、画素１１は、受光量に応じた信号電荷を生成するフォトダイオードＰＤと、このフォトダイオードＰＤに蓄積された信号電荷をフローティングデフュージョン部ＦＤに読み出す転送トランジスタＴＲ１と、このフローティングデフュージョン部ＦＤの電位変動を画素信号に変換する増幅トランジスタＴＲ３と、フローティングデフュージョン部ＦＤの電位を電源電位にリセットするリセットトランジスタＴＲ２とを有する。
行走査回路３から各画素１１へは、転送トランジスタＴＲ１を駆動するＴＧ、リセットトランジスタＴＲ２を駆動するＲＳＴ、リセットトランジスタＴＲ２及び増幅トランジスタＴＲ３の電源線であるＳＥＬが供給される。
なお、ここではＲＳＴ、ＴＧ及びＳＥＬをまとめてＶｎという。また、増幅トランジスタＴＲ３から垂直信号線１２に出力される信号をＨｎという。
【００１４】
また、撮像画素部１は、行走査回路３によって制御される画素行について、図３に示すような駆動タイミングで、フォトダイオードＰＤ及びフローティングデフュージョン部ＦＤのリセットが行われる。このリセットは電子シャッタとも呼ばれる。
また、フォトダイオードＰＤへの一定の蓄積時間後、今度は図４に示すような駆動タイミングで読出し動作が行われ、読み出された画素信号Ｈｎは垂直信号線１２に現れる。
図４に示す読出しの駆動タイミングの最後には、垂直信号線１２をオフにするためのリセットの駆動タイミングが付加されており、図３と同様のリセットの動作も同時に行っている。
読み出された画素信号出力を受けたカラム回路５は列走査回路４によって走査され、順次出力回路６に出力され、さらに各種の信号処理により、撮像信号として出力される。
【００１５】
図５は行走査回路３の内部構成を示す回路図である。この構成が本発明の特徴となる部分である。
図示のように、この行走査回路３は、読出し行選択デコーダ７と電圧レベルシフタ９との間に、縦続接続端子付きゲート８及び９を設けたものである。
読出し行選択デコーダ７は読み出し行を指示するＡＤＲ入力に基づいて、対応する画素アレイ部の行を選択する。
電圧レベルシフタ１０は、撮像画素部１に出力する転送パルスＴＧｕ、ＴＧｎ、ＴＧｌ及びリセットパルスＲＳＴｕ、ＲＳＴｎ、ＲＳＴｌのレベルを制御する。
縦続接続端子付きゲート８及び９は、読出し行選択デコーダ７によって選択された各画素行u、ｎ、ｌのＴＧ及びＲＳＴ用にそれぞれ存在し、図６に示す回路構成を有するものである。両者は同等の回路構成ものであるが、端子ＣＩＮ及びＣＯＵＴの接続方向が異なる。
なお、信号ＡＤＲ、ＴＧＮ、ＴＧ、ＲＳＴＮ、及びＲＳＴはタイミングジェネレータ２から入力される。また、電圧レベルシフタ１０の出力である転送パルスＴＧｕ、ＴＧｎ、ＴＧｌ及びリセットパルスＲＳＴｕ、ＲＳＴｎ、ＲＳＴｌは撮像画素部１に接続される。
【００１６】
次に、縦続接続端子付きゲート８及び９について説明する。
図６に示すように、この縦続接続端子付きゲート８及び９は、２つのＯＲ回路２１、２２と２つのＡＮＤ回路２３、２４より構成されている。
入力側のＯＲ回路２１は読出し行選択デコーダ７からの入力端子ＳＩＮと隣接行からの入力端子ＣＩＮが入力端子に接続され、出力端子が隣接行への出力端子ＣＯＵＴに接続されている。
また、ＡＮＤ回路２３は、読出し行選択デコーダ７からの入力端子ＳＩＮと隣接行からの入力端子ＥＮが入力端子に接続され、出力端子がＯＲ回路２２の一方の入力端子に接続されている。
また、ＡＮＤ回路２４は、隣接行からの入力端子ＣＩＮと隣接行からの入力端子ＣＥＮが入力端子に接続され、出力端子がＯＲ回路２２の他方の入力端子に接続されている。
また、ＯＲ回路２２は、ＡＮＤ回路２３、２４の出力端子が入力端子に接続され、出力端子が電圧レベルシフタ１０への出力端子ＳＯＵＴに接続されている。
【００１７】
また本例では、図５に示すように、縦続接続端子付きゲート８、９は、撮像画素部１の上下の中心を境として、下半分に対応する行では出力端子ＣＯＵＴがひとつ下の行の入力端子ＣＩＮに入力する方向に配置されており、上半分に対応する行では出力端子ＣＯＵＴがひとつ上の行の入力端子ＣＩＮに入力する方向に配置されている。
また、中心部分の縦続接続端子付きゲートでは、入力端子ＣＩＮはＧＮＤ、すなわち、Ｌレベルが入力される。また、上下末端の縦続接続端子付きゲートでは、出力端子ＣＯＵＴが開放されている。
また、端子ＣＥＮ及びＥＮには、ＴＧに対応する縦続接続端子付きゲートに信号ＴＧＮ及びＴＧが全行にわたって接続され、ＲＳＴに対応する縦続接続端子付きゲートに信号ＲＳＴＮ及びＲＳＴが全行にわたって接続される。
また、端子ＳＯＵＴからの出力信号は電圧レベルシフタ１０を通じて画素駆動に必要な電圧に変換されて出力される。ここで、選択パルスＳＥＬに関しては従来技術と変わるところが無いため省略している。
【００１８】
次に、図５に示す回路の動作について説明する。
例えば読出し選択デコーダ７により、ｌ行が選択されたとすると、ｌ行に対応するＴＧ及びＲＳＴ用の縦続接続端子付きゲート８のＳＩＮにＨレベルが入力される。この状態で、信号ＴＧがＨレベルになると、ＴＧ用の縦続接続端子付きゲート８のＳＯＵＴがＨレベルになり、電圧レベルシフタ１０を通じてＴＧｌの駆動信号が出力される。また同じ状態で、信号ＲＳＴがＨレベルになると、同様にＲＳＴｌの駆動信号が出力される。これは従来のＣＭＯＳイメージセンサの動作である。
また、この状態の時、ｌ行に対応するＴＧ及びＲＳＴ用の縦続接続端子付きゲート８のＣＯＵＴからＨレベルが出力され、ｌ＋１行に対応するＴＧ及びＲＳＴ用の縦続接続端子付きゲート８のＣＩＮに入力される。ＣＯＵＴ端子はＣＩＮ端子の論理和を取っているため、この場合、画素アレイ部の下端に対応する行の縦続接続端子付きゲート８のＣＯＵＴまでＨレベルが伝搬する。
【００１９】
この時、信号ＴＧＮにＨレベルが入力されると、ＴＧに対応するｌ＋１行から画素アレイ部の下端行までの縦続接続端子付きゲート８のＣＯＵＴからＨレベルが同時に出力され、電圧レベルシフタ１０に入力される。同様に信号ＲＳＴＮにＨレベルが入力されると、ＲＳＴに対応するｌ＋１行から画素アレイ部の下端行までの縦続接続端子付きゲート８のＣＯＵＴからＨレベルが同時に出力され、電圧レベルシフタ１０に入力される。
すわなち、縦続接続端子付きゲート８の接続構成をとるエリアでは、読出し行選択デコーダによる選択行は信号ＴＧ及びＲＳＴのＨアサートにより駆動が行われ、その選択より下の行から下端行までは信号ＴＧＮ及びＲＳＴＮのＨアサートにより同時に駆動が行われる。
また、縦続接続端子付きゲート９の接続構成をとるエリアでは、ＣＩＮ及びＣＯＵＴの伝搬方向が逆となるため、読出し行選択デコーダ７による選択行は信号ＴＧ及びＲＳＴのＨアサートにより駆動が行われ、その選択より上の行から上端行までは信号ＴＧＮ及びＲＳＴＮのＨアサートにより同時に駆動が行われる。
【００２０】
次に、本例のイメージセンサを用いたウインドウ切り出しの駆動を説明する。
ここでは一例として、図５に示す行において、ｌ行目からｕ＋１行目までを選択行としたウインドウ切り出しを行うものとする。すなわち、ｌ＋１行から下の行及びｕ行から上の行は読み出しを行わない非選択行である。
まず、フレーム基準タイミングに対して、ウインドウの切り出し開始位置のｌ行目の読出しを開始する。
タイミングジェネレータ２によりｌ行目の選択を行い、ＴＧ及びＲＳＴを制御して図４に示すような駆動タイミングで読出し動作を行う。そして、ｌ行目が選択されている時に、ＴＧＮ及びＲＳＴＮを図３に示すような駆動タイミングで動作させることにより、読出されないｌ＋１行目から下端の行までの画素のリセットを行うことができる。
なお、ＴＧＮ及びＲＳＴＮの駆動タイミングは読出しタイミングの最後にあるリセットタイミングにあわせてもよいし、読出しタイミングの前や後に行ってもよい。
同様に、順番に行の読出しを行い、最後の行ｕ＋１行目の読出しを行っている時、ＴＧＮ及びＲＳＴＮを用いて、ｕ行目から上端の行までの画素のリセットを行うことができる。
【００２１】
なお、ウインドウを切らない場合はＴＧＮ及びＲＳＴＮを駆動しないことで対応できる。
また、従来のイメージセンサにおいて、黒基準を得るための遮光画素（ＯＰＢ；オプティカルブラック）が設けられている。例えば、図７に示す例では、画素アレイ部１の下端側にＯＰＢ領域３０が設けられている。
そこで、このＯＰＢ領域３０のような決まった画素領域を読む場合は、ＣＩＮ／ＣＯＵＴの縦続接続を有効画素領域のみで切ってしまうことで対応できる。
また、図５に示す回路構成で、シャッタ用のデコーダが入る場合、シャッタ用のデコーダ側に同様の回路を入れるようにしてもよい。
【００２２】
また、図６に示す回路で選択行が変わる毎に上端もしくは下端まで選択信号が伝搬してしまうことを防ぎ、消費電力を下げるには、例えば図８に示すような構成例も考えられる。
図８に示す回路は、図６に示す回路のＡＮＤ回路２４とＯＲ回路２１を変更したものであり、ＯＲ回路２１の出力端子をＯＲ回路２２の入力端子に接続し、ＡＮＤ回路２４の出力端子をＯＲ回路２１の入力端子に接続師、ＡＮＤ回路２４の入力端子に入力端子ＳＩＮＰＲＥＶを接続したものである。ここで、入力端子ＳＩＮＰＲＥＶは、ＣＩＮ接続側の隣接行からのＳＩＮ信号を接続したものである。
【００２３】
また、いくつもの離散的なウインドウを読み出す場合は、図９に示すような構成例も考えられる。
図９に示す回路は、図６に示す構成に加えてラッチ回路（Ｄ型フリップフロップ）２５とＡＮＤ回路２６を設けたものである。
ラッチ回路２５のデータ端子はＳＩＮ入力端子が接続され、クロック端子には各行で共通のＬＴＥＮ入力端子が接続され、出力端子はＡＮＤ回路２６の一方の入力端子（反転端子）に接続されている。ＡＮＤ回路２６の他方の入力端子にはＯＲ回路２１の出力端子が接続され、ＡＮＤ回路２６の出力端子は出力端子ＣＯＵＴに接続されている。
ここで、読出し行から前の行のリセット動作を止めたい場合は、当該読出し行を行っている時に、ＬＴＥＮをＨレベルにして伝搬を止めるようにすれば対応できる。
【００２４】
以上、本発明による固体撮像装置の具体的な実施例について説明したが、本発明はさらに種々の変形が可能である。
例えば、上記実施例では、画素内に３つのトランジスタを設けた構成について説明したが、他の画素構成を有するＣＭＯＳイメージセンサやその他の各種固体撮像装置に広く適用できるものである。
また、固体撮像装置は１チップ上にイメージセンサ等を構成したものに限らず、撮像部と信号処理部や光学系がまとめてパッケージ化されたモジュールであってもよい。また、カメラシステムや携帯電話器に利用される装置であってもよい。なお、本発明では、イメージセンサの機能を単体で有する構成を固体撮像装置といい、固体撮像装置と他の要素（制御回路、操作部、表示部、さらにはデータ蓄積機能、通信機能等）と一体化された構成を撮像装置というものとする。
【００２５】
以下、本発明を適用した撮像装置の具体例を説明する。
図１０は上記実施例のイメージセンサを用いたカメラ装置の構成例を示すブロック図である。
図１０において、撮像部３１０は、例えば図１に示したイメージセンサを用いて被写体の撮像を行うものであり、撮像信号をメイン基板に搭載されたシステムコントロール部３２０に出力する。
すなわち、撮像部３１０では、上述したイメージセンサの出力信号に対し、ＡＧＣ（自動利得制御）、ＯＢ（オプティカルブラック）クランプ、ＣＤＳ（相関二重サンプリング）、Ａ／Ｄ変換といった処理を行い、デジタル撮像信号を生成して出力する。
【００２６】
なお、本例では、撮像部３１０内で撮像信号をデジタル信号に変換してシステムコントロール部３２０に出力する例について示しているが、撮像部３１０からアナログ撮像信号をシステムコントロール部３２０に送り、システムコントロール部３２０側でデジタル信号に変換する構成であってもよい。
また、撮像部３１０内での具体的な制御動作や信号処理等も従来から種々の方法が提供されており、本発明の撮像装置において特に限定しないことは勿論である。
【００２７】
また、撮像光学系３００は、鏡筒内に配置されたズームレンズ３０１や絞り機構３０２等を含み、イメージセンサの受光部に被写体像を結像させるものであり、システムコントロール部３２０の指示に基づく駆動制御部３３０の制御により、各部を機械的に駆動してオートフォーカス等の制御が行われる。
【００２８】
また、システムコントロール部３２０には、ＣＰＵ３２１、ＲＯＭ３２２、ＲＡＭ３２３、ＤＳＰ３２４、外部インターフェース３２５等が設けられている。
ＣＰＵ３２１は、ＲＯＭ３２２及びＲＡＭ３２３を用いて本カメラ装置の各部に指示を送り、システム全体の制御を行う。
ＤＳＰ３２４は、撮像部３１０からの撮像信号に対して各種の信号処理を行うことにより、所定のフォーマットによる静止画または動画の映像信号（例えばＹＵＶ信号等）を生成する。
外部インターフェース３２５には、各種エンコーダやＤ／Ａ変換器が設けられ、システムコントロール部３２０に接続される外部要素（本例では、ディスプレイ３６０、メモリ媒体３４０、操作パネル部３５０）との間で、各種制御信号やデータをやり取りする。
【００２９】
ディスプレイ３６０は、本カメラ装置に組み込まれた例えば液晶パネル等の小型表示器であり、撮像した画像を表示する。なお、このようなカメラ装置に組み込まれた小型表示器に加えて、外部の大型表示装置に画像データを伝送し、表示できる構成とすることも勿論可能である。
メモリ媒体３４０は、例えば各種メモリカード等に撮影された画像を適宜保存しておけるものであり、例えばメモリ媒体コントローラ３４１に対してメモリ媒体を交換可能なものとなっている。メモリ媒体３４０としては、各種メモリカードの他に、磁気や光を用いたディスク媒体等を用いることができる。
操作パネル部３５０は、本カメラ装置で撮影作業を行うに際し、ユーザが各種の指示を行うための入力キーを設けたものであり、ＣＰＵ３２１は、この操作パネル部３５０からの入力信号を監視し、その入力内容に基づいて各種の動作制御を実行する。
【００３０】
このようなカメラ装置に、本発明の固体撮像装置を適用することにより、有効なウインドウ切り出し機能を備えた高機能の撮像装置を提供できる。なお、以上の構成において、システムの構成要素となる単位デバイスや単位モジュールの組み合わせ方、セットの規模等については、製品化の実情等に基づいて適宜選択することが可能であり、本発明の撮像装置は、種々の変形を幅広く含むものとする。
【００３１】
また、本発明の固体撮像装置及び撮像装置において、撮像対象（被写体）としては、人や景色等の一般的な映像に限らず、偽札検出器や指紋検出器等の特殊な微細画像パターンの撮像にも適用できるものである。
この場合の装置構成としては、図１０に示した一般的なカメラ装置ではなく、さらに特殊な撮像光学系やパターン解析を含む信号処理系を含むことになり、この場合にも本発明の作用効果を十分発揮して、精密な画像検出を実現することが可能となる。
さらに、遠隔医療や防犯監視、個人認証等のように遠隔システムを構成する場合には、上述のようにネットワークと接続した通信モジュールを含む装置構成とすることも可能であり、幅広い応用が実現可能である。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施例における固体撮像装置（ＣＭＯＳイメージセンサ）の具体例を示す平面図である。
【図２】図１に示す固体撮像装置の画素構造を示す断面図である。
【図３】図１に示す固体撮像装置のリセット時のパルス波形を示すタイミングチャートである。
【図４】図１に示す固体撮像装置の読出し時のパルス波形を示すタイミングチャートである。
【図５】図１に示す固体撮像装置の行走査回路の構成例を示す回路図である。
【図６】図５に示す行走査回路の縦続接続端子付きゲートの構成例を示す回路図である。
【図７】図１に示す固体撮像装置の画素アレイ部に設けられるＯＰＢ領域を示す平面図である。
【図８】図５に示す行走査回路の縦続接続端子付きゲートの他の構成例を示す回路図である。
【図９】図５に示す行走査回路の縦続接続端子付きゲートのさらに他の構成例を示す回路図である。
【図１０】本発明の他の実施例によるカメラ装置の構成例を示すブロック図である。
【符号の説明】
【００３３】
１……撮像画素部、２……タイミングジェネレータ、３……行走査回路、４……列走査回路、５……カラム回路、６……出力回路、７……読出し行選択デコーダ、８、９……縦続接続端子付きゲート、１０……電圧レベルシフタ、１１……画素、１２……垂直信号線。
【図１】
2008236634.tif 000003
【図２】
2008236634.tif 000004
【図３】
2008236634.tif 000005
【図４】
2008236634.tif 000006
【図５】
2008236634.tif 000007
【図６】
2008236634.tif 000008
【図７】
2008236634.tif 000009
【図８】
2008236634.tif 000010
【図９】
2008236634.tif 000011
【図１０】
2008236634.tif 000012