(57)【要約】【課題】２レベルインバータ装置において、ゼロ電圧指令時の発生ノイズ及び漏れ電流を抑制する。【解決手段】各相の上下両トランジスタへのオンオフ指令信号を出力する駆動手段と、上下両トランジスタがともにオフする期間を設定するオンディレイ手段と、前記駆動手段から出力されるオンオフ指令信号の上段側トランジスタのオン指令時間と下段側トランジスタのオン指令時間との差が各相同じ場合において、上段側トランジスタのオン指令開始時期及び下段側トランジスタのオン指令開始時期につき各相相互間に時間差を設定する手段を備え、かつ前記設定された時間差は任意相の上段側トランジスタと他の任意相の下段側トランジスタとが同時にオンする期間のない時間差であることを特徴とする。【選択図】  図１
2008236889.tif 000002
【特許請求の範囲】
【請求項１】
２個の半導体スイッチング素子を直列接続し、前記両半導体スイッチング素子を相補的にオンオフ制御して直流母線電圧を任意電圧及び任意周波数の交流電圧に変換出力する出力相を２以上備えたインバータ装置において、
前記各半導体スイッチング素子にオンオフ指令信号を出力する駆動手段と、
前記直列接続された両半導体スイッチング素子がともにオフする期間を設定するオンディレイ手段と、
前記駆動手段から出力されるオンオフ指令信号の上段側半導体スイッチング素子のオン指令時間と下段側半導体スイッチング素子のオン指令時間との差が各相同じ場合において、上段側半導体スイッチング素子のオン指令開始時期及び下段側半導体スイッチング素子のオン指令開始時期につき各相相互間に時間差を設定する手段を備え、かつ前記設定された時間差は任意相の上段側半導体スイッチング素子と他の任意相の下段側半導体スイッチング素子とが同時にオンする期間のない時間差であることを特徴とするインバータ装置。
【請求項２】
前記設定された時間差は０．１μｓ以上であることを特徴とする請求項１記載のインバータ装置。
【請求項３】
前記オンディレイ手段は、前記時間差が設定される際には前記両半導体スイッチング素子がともにオフする期間が長くなるように設定変更することを特徴とする請求項１記載のインバータ装置。
【請求項４】
前記オンディレイ手段は、前記時間差が設定される際には前記両半導体スイッチング素子がともにオフする期間に前記時間差の２倍以上の値を加算することを特徴とする請求項１記載のインバータ装置。
【請求項５】
前記時間差を設定する手段は、最も遅く上段側半導体スイッチング素子がオフする相の該上段側半導体スイッチング素子のオフ指令開始時点と、最も早く下段側半導体スイッチング素子がオンする相の該下段側半導体スイッチング素子のオン指令開始時点との間に半導体スイッチング素子のオフ動作遅れ時間以上の時間差を設けることを特徴とする請求項１記載のインバータ装置。
【請求項６】
前記時間差を設定する手段は、最も遅く下段側半導体スイッチング素子がオフする相の該下段側半導体スイッチング素子のオフ指令開始時点と、最も早く上段側半導体スイッチング素子がオンする相の該上段側半導体スイッチング素子のオン指令開始時点との間に半導体スイッチング素子のオフ動作遅れ時間以上の時間差を設けることを特徴とする請求項１記載のインバータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電圧をパルス幅変調制御して任意電圧、任意周波数の交流電圧に変換出力するインバータ装置において、特に、ゼロ電圧出力時における発生ノイズを低減する機能を備えたインバータ装置に関するものである。
【背景技術】
【０００２】
ＩＧＢＴトランジスタ等の半導体スイッチング素子を上下直列接続して各出力相を構成するインバータ装置においては、前記上下両トランジスタを交互にオンオフ制御する、いわゆるパルス幅変調（以下、ＰＷＭとする）制御により、直流母線電圧を任意電圧、任意周波数の交流電圧に変換出力する。この上下両トランジスタのオンオフに伴い、インバータ装置の各相出力端子電圧は、直流母線電圧の正極側電位（以下、Ｐ電位とする）と負極側電位（以下、Ｎ電位とする）との間を交互に移動する。そして、各相出力端子電圧の移動に伴い、前記出力端子に接続された電動機の巻線端子電圧及び両端子間を接続するケーブル線電圧も移動する。
【０００３】
ところで、電動機の各相巻線と電動機フレーム（通常、フレームはアース接地されている）間には大きな浮遊容量が存在する。また、インバータ装置の出力端子と電動機の巻線端子間を接続する各相ケーブル線との間及びアースとの間にも、無視できないレベルの浮遊容量が存在する。そして、シールドケーブル線を用いた場合には、特に、この浮遊容量は大きな値となる。このため、インバータ装置においてＵ相、Ｖ相、Ｗ相の３相出力端子電圧の合計値の変動量が大きくなるほど、電動機巻線全体の電位変動は大きくなり、ケーブル線全体の電位変動も大きくなる。この電動機巻線全体の電位変動及びケーブル線全体の電位変動は、そのままノイズ発生源となり、変動量の大小が発生ノイズの大小にも繋がっていく。また、電位変動量が大きいほど、インバータ装置から前記浮遊容量に充放電される出力電流（以下、漏れ電流とする）も大きくなる。特に近年は、ＰＷＭ制御によってインバータ装置から放出されるノイズを低減するため、出力ケーブル線にシールドケーブル線を適用するケースが増加しているが、前記理由から、大きな漏れ電流が発生してしまう問題も顕在化している。
【０００４】
このような漏れ電流及び発生ノイズを抑制するためには、通常、インバータ装置の入出力間にコモンモードチョークやアクティブフィルタを用いる手法が採られるが、このことは、インバータ装置システム全体の小型化・低コスト化の妨げとなる。
【０００５】
そこで、この課題を解決するために、第１の従来例として、図３および図４示す構成が挙げられる。これは３レベルインバータ装置の例であるが、３相正弦波電圧ベクトルの３相合計和が常に零であることに着目し、ＰＷＭ変換出力電圧においても３相合計和を零、いいかえれば中性点電圧とすることが可能であることを示し、そのようなゲート信号（ＩＧＢＴトランジスタのオンオフ駆動信号）を作り出す具体的方法を示したものである。これによって各相出力電圧の３相合計和を常に零、いいかえれば中性点電圧に固定し、漏れ電流の発生を抑制することを可能としたものである（例えば、特許文献１参照）。
【０００６】
また、第２の従来例として、これも３レベルインバータ装置の例であるが、図５に示すような、３レベルインバータ装置１０１の２つの出力端子を電動機１０２に接続し、残り１つの出力端子には負荷に接続しない出力線１０４が接続され、出力線１０４は電動機１０２に接続した他の２つの出力線とともに束線され、電動機１０２の近くで絶縁された上で接地固定された構成である。３レベルインバータ装置の各相出力端子には、Ｐ電位を出力する＋Ｅ状態、直流母線電圧の中間電位を出力する０状態、Ｎ電位を出力する−Ｅ状態があり、それらを組み合わせる事によって、出力電圧を制御している。この実施例は単相出力の例なので、Ｕ相及びＶ相のみを電動機１０２の巻線端子に接続している。そして、電動機１０２に接続されていないＷ相出力端子を、Ｕ相、Ｖ相及びＷ相との合計電圧値の変動が抑制される出力電圧値に制御して、前記の変動量を抑制し、発生ノイズ及び漏れ電流を低減するというものである。このＵ相、Ｖ相及びＷ相の各スイッチングパターンを示したものが図６である。図６においてＶ１、Ｖ２，Ｖ３はＵ相、Ｖ相、Ｗ相の各相出力端子電圧を示したものであり、Ｖ１２はＶ相の出力端子を基準とした出力端子のＵＶ線間電圧、Ｖ１２３は前記３相出力端子電圧の合計値を示したものである（例えば、特許文献２参照）。
【０００７】
【特許文献１】特開平１０−２３７６０号公報（図１、図２）
【特許文献２】特開２００４−５６８８２号公報（図１、図３）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところが前記第１の従来例は、３レベルインバータ装置を前提とした技術であるため、３つの電位出力機能を備えていない２レベルインバータ装置には適用できないとの課題がある。
前記第２の従来例においては、１相分の出力端子を余分に必要とするため、３相インバータ装置であれば、４相インバータ装置を準備する必要があり、インバータ装置そのものが特殊かつ高価になるとの課題がある。また、各相を構成する半導体スイッチング素子にはスイッチングの動作遅れ時間について個々のばらつきが存在するため、電動機に接続した相と接続していない相とのオンオフタイミングを完全に一致させることは困難であり、オンオフタイミングのずれにより、ノイズを抑制する効果が半減するとの課題もある。
【０００９】
また、別の問題として、インバータ装置自身または周辺機器の誤動作を懸念する場合には、抑制すべき対象は、発生ノイズ及び漏れ電流の平均的な量ではなく、瞬時値の方であるが、前記各実施例では瞬時値の抑制を対象としていないことも挙げられる。この瞬時値が大きくなるのは、Ｕ相、Ｖ相、Ｗ相の各相出力端子電圧がＰＮ両電位間を同じ方向に同時移動した場合であり、同時移動の瞬間における発生ノイズ及び漏れ電流の値が最も大きな値となる。インバータ装置の各相出力端子電圧は、各相ごとの正弦波電圧指令値と三角波（各相共通）とを大小比較して得られる各相ＰＷＭ電圧指令値に基づく制御で得られるため、正弦波電圧指令の振幅値がゼロの時（以下、ゼロ電圧指令時という）には、各相ＰＷＭ電圧指令値が一致してしまうため、各相出力端子電圧がＰＮ電位間を同じ方向に同時移動することとなる。従って、特に、ゼロ電圧指令時において、発生ノイズ及び漏れ電流の値が大きくなるという課題が生じる。
【００１０】
本発明の目的は、ノイズ及び漏れ電流の発生を抑制した２レベルのＰＷＭインバータ装置を提供することにあり、特に、ゼロ電圧出力時におけるノイズ及び漏れ電流の瞬時値を抑制できるインバータ装置を提供することにある。
【課題を解決するための手段】
【００１１】
前記課題を解決するため、請求項１記載のインバータ装置は、２個の半導体スイッチング素子を直列接続し、前記両半導体スイッチング素子を相補的（一方がオンすれば、他方はオフする）にオンオフ制御して直流母線電圧を任意電圧及び任意周波数の交流電圧に変換出力する出力相を２以上備えたインバータ装置において、前記各半導体スイッチング素子にオンオフ指令信号を出力する駆動手段と、前記直列接続された両半導体スイッチング素子がともにオフする期間（以下、オンディレイ時間とする）を設定するオンディレイ手段と、前記駆動手段から出力されるオンオフ指令信号の上段側半導体スイッチング素子のオン指令時間と下段側半導体スイッチング素子のオン指令時間との差が各相同じ場合において、上段側半導体スイッチング素子のオン指令開始時期及び下段側半導体スイッチング素子のオン指令開始時期につき各相相互間に時間差を設定する手段を備え、かつ前記設定された時間差は任意相の上段側半導体スイッチング素子と他の任意相の下段側半導体スイッチング素子とが同時にオンする期間のない時間差であることを特徴としている。
各相電圧指令値が一致するゼロ電圧指令時において、各相出力端子電圧がＰＮ電位間を同じ方向に同時移動するのを防止するには、オンオフ指令信号の上段側半導体スイッチング素子のオン指令時間と下段側半導体スイッチング素子のオン指令時間との差を各相同じ値に保持しつつ、オンオフ指令信号の位相のみを相互にずらせば（換言すれば、半導体スイッチング素子のオン開始時期につき各相相互間に時間差を設定すれば）よい。この場合、各相出力端子電圧は３相とも同じ値なので線間電圧値はゼロとなり、３相交流電圧として見れば、相電圧もゼロとみなす（相電圧の直流分は全相ともに同相モード値なので無視できる）ことができる。こうして、ゼロ電圧指令時における発生ノイズ及び漏れ電流の値を抑制することができる。
しかしながら、上段側半導体スイッチング素子のオン指令時間と下段側半導体スイッチング素子のオン指令時間との差を各相同じ値に保持しつつ、単にオンオフ指令信号の位相ずらしただけでは、任意相の上段側半導体スイッチング素子と他相の下段側半導体スイッチング素子とが共にオンする区間が発生する。この区間中は、前記任意相と前記他相との間に直流母線電圧が印加されるので、急峻な増減電流が発生する。そうすると、ゼロ電圧指令時なので、出力電流もゼロとなるのが理想であるところ、大きなリップル電流（但し、直流分はゼロとなる）が発生してしまう。そこで、前記設定された時間差を任意相の上段側半導体スイッチング素子と他の任意相の下段側半導体スイッチング素子とが同時にオンする期間の生じない時間差とすることで、リップル電流の発生をも防止している。
【００１２】
また、請求項２記載のインバータ装置では、前記設定された時間差は０．１μｓ以上であることを特徴としている。近年のインバータ装置に用いられる半導体スイッチング素子には、ＩＧＢＴトランジスタまたはＦＥＴトランジスタ等の高速半導体スイッチング素子が主流となっている。これらの半導体スイッチング素子においては、オン指令信号入力後、０．１μｓ程度でオン動作を完了できる。従って、各相相互間に設定された時間差は、０．１μｓ以上に設定しさえすれば、十分な時間差効果を発揮できる。
【００１３】
また、請求項３記載のインバータ装置では、前記オンディレイ手段は、前記時間差が設定される際には前記両半導体スイッチング素子がともにオフする期間が長くなるように設定変更することを特徴としている。
任意相の上段側半導体スイッチング素子と他の任意相の下段側半導体スイッチング素子とが同時にオンする期間の生じない時間差とするには、オンディレイ時間が前記時間差の合計値よりも十分に長い必要がある。しかしながら、通常動作中はオンディレイ時間の短い方が良い（電圧指令値と実際の出力電圧とのずれ量が減少するため）ので、ゼロ電圧指令時の場面とはオンディレイ時間に対する要求内容が矛盾してしまう。そこで、請求項１記載の動作場面になると、オンディレイ時間が長くなるように設定変更することで、両場面での調整を図ったものである。
【００１４】
また、請求項４記載のインバータ装置では、前記オンディレイ手段は、前記時間差が設定される際には前記両半導体スイッチング素子がともにオフする期間に前記時間差の２倍以上の値を加算することを特徴としている。
これは、請求項３記載のインバータ装置において、上下両半導体スイッチング素子がともにオフする期間に前記時間差の２倍以上の値を加算することで、オンディレイ時間が長くなるように設定変更するという具体例に相当するものである。
【００１５】
また、請求項５記載のインバータ装置では、前記時間差を設定する手段は、最も遅く上段側半導体スイッチング素子がオフする相の該上段側半導体スイッチング素子のオフ指令開始時点と、最も早く下段側半導体スイッチング素子がオンする相の該下段側半導体スイッチング素子のオン指令開始時点との間に半導体スイッチング素子のオフ動作遅れ時間以上の時間差を設けることを特徴としている。
半導体スイッチング素子のオフ動作遅れ時間以上の時間差を設けることで、上段側半導体スイッチング素子がオフする前に下段側半導体スイッチング素子がオンしてしまうことを防止し、これによって、リップル電流の発生を防止するというものである。
また、出力電流が存在し、上段側半導体スイッチング素子を流れていた場合には、上段側半導体スイッチング素子がオフするときに、当該相の出力端子電圧は、Ｐ側電位からＮ側電位へと移動する。一方、最も早く下段側半導体スイッチング素子がオンする相の該下段側半導体スイッチング素子のオンにより、当該相の出力端子電圧もＰ側電位からＮ側電位へと移動する。そこで、半導体スイッチング素子のオフ動作遅れ時間の以上の時間差を設けて、この両相が、同時期にＰ側電位からＮ側電位へと移動するのを防止したものである。
【００１６】
また、請求項６記載のインバータ装置では、前記時間差を設定する手段は、最も遅く下段側半導体スイッチング素子がオフする相の該下段側半導体スイッチング素子のオフ指令開始時点と、最も早く上段側半導体スイッチング素子がオンする相の該上段側半導体スイッチング素子のオン指令開始時点との間に半導体スイッチング素子のオフ動作遅れ時間以上の時間差を設けることを特徴としている。これは、請求項４に対して、出力端子電圧がＮ電位からＰ電位に移動するという逆のケースを想定したものである。
【発明の効果】
【００１７】
本発明によれば、２レベルインバータ装置を用いて、ＰＷＭ制御において発生するノイズ及び漏れ電流の瞬時値を抑制できる効果があり、インバータ装置自身あるいは周辺機器の誤動作を抑制できる効果がある。また、本発明においては、インバータ装置の出力端子電圧がＰ電位あるいはＮ電位へと変化するタイミングを各相相互間で一致させるという、困難な動作は不要である。
また、本発明によれば、ノイズ及び漏れ電流の瞬時値を抑制するに際して、特別な装備は不要であり、既存のインバータ装置の有する装備内で実現できる効果がある。
【発明を実施するための最良の形態】
【００１８】
次に、本発明の各実施の形態について図面を参照して説明する。
【実施例】
【００１９】
図１は、本発明の第１の実施形態に対応するインバータ装置の全体構成図である。図１において、１は交流電源、２は整流器、３は平滑コンデンサ（直流母線電圧源）、４は制御器、５ないし１０はＩＧＢＴトランジスタ、１１ないし１６は還流ダイオード、１７は電動機、１８は三角波発生器、１９ないし２１は比較器、２２ないし２４は各相上段側ＩＧＢＴトランジスタ及び各相下段側ＩＧＢＴトランジスタのオン指令開始時期につき、各相相互間で時間差を設定する時間差設定器、２５ないし２７は切替器、２８ないし３０はオンディレイ時間設定器、Ｕ*はＵ相電圧指令、Ｖ*はＶ相電圧指令、Ｗ*はＷ相電圧指令である。
【００２０】
制御器４からは各相の正弦波電圧指令Ｕ*、Ｖ*、Ｗ*が出力される。ゼロ電圧指令時においては、このＵ*、Ｖ*及びＷ*は全て同じ値となる。各相電圧指令値Ｕ*、Ｖ*及びＷ*は、比較器１９ないし２１において、三角波発生器１８から出力される三角波とそれぞれ大小比較される。各比較器からの出力は各相ＰＷＭ信号（Ｕ**、Ｖ**、Ｗ**）となるが、それらのＰＷＭ信号は、通常動作時には、そのままオンディレイ時間設定器２８ないし３０に入力され、オンディレイ時間設定器において、ＰＷＭ信号（Ｕ**、Ｖ**、Ｗ**）及びこれを反転したＰＷＭ信号（/Ｕ**、/Ｖ**、/Ｗ**）の２つに分けられ、それぞれのＰＷＭ信号に所定のオン遅延時間（オンディレイ時間）を設定した上で、各ＩＧＢＴトランジスタに対し、オンオフ指令信号（Ｕｄ**、Ｖｄ**、Ｗｄ**、/Ｕｄ**、/Ｖｄ**、/Ｗｄ**）として出力される。
【００２１】
一方、ゼロ電圧指令時においては、制御器４から時間差設定器２２ないし２４に対して、各相上段側ＩＧＢＴトランジスタ及び各相下段側ＩＧＢＴトランジスタのオン指令開始時期につき、各相相互間での時間差が指示される。制御器４からの指示値に応じて、時間差設定器２２ないし２４では、比較器から入力されたＰＷＭ信号の位相をずらす処理をする。そして、時間差設定器から出力される位相をずらしたＰＷＭ信号（Ｕ’**、Ｖ’**、Ｗ’**）は、制御器４からの切替器２５ないし２７に対する切替指令によって、そのままオンディレイ時間設定器２８ないし３０に入力される。制御器４は、オンディレイ時間設定器に対し、設定するオン遅延時間（オンディレイ時間）を通常動作における値よりも大きな値とするように指示し、これに応じたオン遅延時間がオンディレイ時間設定器によって設定される。そして、各ＩＧＢＴトランジスタに対し、オンオフ指令信号（Ｕｄ’**、Ｖｄ’**、Ｗｄ’**、/Ｕｄ’**、/Ｖｄ’**、/Ｗｄ’**）として出力される。
なお、通常動作時のオンディレイ時間をある程度長くしても差し支えない場合には、時間差設定器２２ないし２４から出力されるＰＷＭ信号が、常に、オンディレイ時間設定器２８ないし３０に入力されることになる。
各相相互間での時間差は、使用するＩＧＢＴトランジスタのオン動作特性に応じて設定される。例えば、オンオフ指令信号の伝送手段として、２個の高耐圧ＦＥＴ（オン信号伝送用及びオフ信号伝送用のＦＥＴ）を用いた該ＦＥＴのオンパルス伝送方式の場合、オン動作の早いＩＧＢＴトランジスタ特性と相まって、オン指令信号の伝送からＩＧＢＴトランジスタのオン動作までは、０．１μｓ程度で完了できる。従って、各相相互間で０．１μｓ以上の時間差を設定すれば、各相間での同時オンを防止することができる。
【００２２】
ゼロ電圧指令時の各相動作について、そのタイミングチャートを示したものが図２である。各相電圧指令（Ｕ*、Ｖ*、Ｗ*）はゼロ電圧指令となるため、三角波と比較した結果は、３相全てがデュ−ティ５０％で位相も一致したＰＷＭ信号（Ｕ**、Ｖ**、Ｗ**）となる。このＰＷＭ信号（Ｕ**、Ｖ**、Ｗ**）の位相をずらしたものがＵ’**、Ｖ’**、Ｗ’**となる。この例では、Ｕ**はそのままとし、Ｖ**はΔｔ、Ｗ**は２×Δｔだけ後ろにずらしているが、別にこの例に限られるわけではない。このＵ’**、Ｖ’**、Ｗ’**に対し、オン遅延時間ｔｄを設定したものがオンオフ指令信号（Ｕｄ’**、Ｖｄ’**、Ｗｄ’**）であり、Ｕ’**、Ｖ’**、Ｗ’**を反転した上でオン遅延時間ｔｄを設定したものがオンオフ指令信号（/Ｕｄ’**、/Ｖｄ’**、/Ｗｄ’**）である。この例でのオン遅延時間ｔｄは、通常動作時の遅延時間ｔｄ0（ＩＧＢＴトランジスタのターンオフ時間ｔoff＜ｔｄ0）に対して、２×Δｔを加えたものとしている。Ｕo、Ｖo、Ｗoは、各相の出力端子電圧を示したものである。オンオフ指令信号に従い、オン動作はオン指令とほぼ一致するが、オフ動作の方はオフ指令からｔoffだけ遅れている。斜線で示す部分は、上下両ＩＧＢＴトランジスタがともにオフしている期間であり、出力電流がゼロの場合には、この期間中の電圧出力はない。従って、Ｔｐを上段側ＩＧＢＴトランジスタのオン期間、Ｔｎを下段側ＩＧＢＴトランジスタのオン期間、三角波周期をＴとすれば、各相出力端子電圧（平均値）は、いずれも、直流母線電圧・（Ｔｐ−Ｔｎ）／Ｔとなり、線間出力電圧値はゼロ、相出力電圧値もゼロとなる。
なお、前記実施例では３相全てをデュ−ティ５０％としているが、例えば３相全てに同一のオフセット量を加え、５０％ではないが３相全て同一のデュ−ティとした場合でも、線間出力電圧値をゼロとし、相出力電圧値をゼロにして、ゼロ電圧出力とすることができる。
【００２３】
上段側ＩＧＢＴトランジスタへのオフ指令が最も遅いのはＷ相であり、下段側ＩＧＢＴトランジスタへのオン指令が最も早いのはＵ相となる。しかしながら、この両指令信号間にはｔｄ0（通常動作時の遅延時間）の時間差があるので、必ず、Ｗ相の上段側ＩＧＢＴトランジスタオフ後にＵ相の下段側ＩＧＢＴトランジスタはオンする。同様に、下段側ＩＧＢＴトランジスタへのオフ指令が最も遅いのはＷ相であり、上段側ＩＧＢＴトランジスタへのオン指令が最も早いのはＵ相であるが、必ず、Ｗ相の下段側ＩＧＢＴトランジスタオフ後にＵ相の上段側ＩＧＢＴトランジスタはオンする。従って、直流母線電圧が線間に印加されることはないので、リップル電流の発生を防止することができる。
なお、この例ではｔｄ＝ｔｄ0＋２×Δｔとしているが、ｔｄが（ｔｄ0＋２×Δｔ）よりも大きければリップル電流の発生を防止できるのはいうまでもない。
【産業上の利用可能性】
【００２４】
本発明によれば、２レベルインバータ装置において、ＰＷＭ制御により発生するノイズ及び漏れ電流の瞬時値を抑制でき、しかも、ノイズ及び漏れ電流の瞬時値を抑制するに際して特別な装備は不要なので、既存の２レベルインバータ装置内で、そのまま適用することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施形態であるインバータ装置の概略構成図である。
【図２】本発明の実施形態である動作タイミングチャート図である。
【図３】第１の従来例である３レベルインバータ装置の概略構成図である。
【図４】第１の従来例である３レベルインバータ装置の実施フローを示した図である。
【図５】第２の従来例である３レベルインバータ装置の概略構成図である。
【図６】第２の従来例である３レベルインバータ装置のスイッチングパターン図である。
【符号の説明】
【００２６】
１  交流電源
２  整流器
３  平滑コンデンサ
４  制御器
５〜１０  ＩＧＢＴトランジスタ
１１〜１６  還流ダイオード
１７  電動機
１８  三角波発生器
１９〜２１  比較器
２２〜２４  時間差設定器
２５〜２７  切替器
２８〜３０  オンディレイ時間設定器
１０１  ３レベルインバータ装置
１０２  電動機
１０３  浮遊容量
１０４  負荷に接続しない出力線
４０１  商用電源
４０２  整流ダイオードモジュール
４０３、４０４  平滑コンデンサ
４０５  電圧型ＰＷＭ変換器
４０６  誘導電動機
４０７  ＰＷＭ制御回路
５０１〜５０４  ＩＧＢＴトランジスタ
５０５〜５０８  フリーホイールダイオード
５０９，５１０  クランプダイオード
７０１  電圧指令選択部
７０２  ゲートパルス発生部
７０３  ゲートパルス処理部
７０４  パルス分配部
【図１】
2008236889.tif 000003
【図２】
2008236889.tif 000004
【図３】
2008236889.tif 000005
【図４】
2008236889.tif 000006
【図５】
2008236889.tif 000007
【図６】
2008236889.tif 000008