(57)【要約】【課題】２つ以上のＦＥＴを含むアクティブマトリクス型表示装置の画素駆動回路を、スルーホール無しの構成で提供すること。【解決手段】第一の電界効果トランジスタと第二の電界効果トランジスタに対し、前記二つの電界効果トランジスタの絶縁膜を同一層内に形成し、前記絶縁膜の両面に前記二つの電界効果トランジスタのチャネルとなる半導体をそれぞれ形成した構造を持ち、第一の電界効果トランジスタのソース／ドレイン電極が第二の電界効果トランジスタのゲート電極となる構造の電気回路を持つ表示装置を提供する。【選択図】図５
2008112895.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層の一面に形成された第一の薄膜電界効果トランジスタのソース・ドレイン電極および該ソース・ドレイン電極間に設けられた第一の有機半導体と、前記絶縁層の他面に形成された第二の薄膜電界効果トランジスタのソース・ドレイン電極と該ソース・ドレイン電極間に設けられた第二の有機半導体を備え、前記第一の薄膜電界効果トランジスタのソース・ドレイン電極のいずれかを前記第二の薄膜電界効果トランジスタの第二の有機半導体が形成するチャネルのゲート電極とすることを特徴とする電気回路。
【請求項２】
絶縁基板と、
前記絶縁基板の面上に形成された第一の薄膜電界効果トランジスタのソース・ドレイン電極およびこれらの電極間に設けられる第一の有機半導体と、
前記第一の薄膜電界効果トランジスタを覆う絶縁膜と、
前記絶縁膜の面上に形成された第二の薄膜電界効果トランジスタのソース・ドレイン電極およびこれらの電極間に設けられる第二の有機半導体と、
を備え、
前記第一の薄膜電界効果トランジスタのソース・ドレイン電極のいずれかを前記第二の薄膜電界効果トランジスタの第二の有機半導体が形成するチャネルのゲート電極とすることを特徴とする電気回路。
【請求項３】
絶縁基板と、
前記絶縁基板の面上に形成された第一の薄膜電界効果トランジスタのソース・ドレイン電極およびこれらの電極間に設けられる第一の有機半導体と、
前記第一の薄膜電界効果トランジスタを覆う絶縁膜と、
前記絶縁膜の面上に形成された第二の薄膜電界効果トランジスタのソース・ドレイン電極およびこれらの電極間に設けられる第二の有機半導体と、
前記第二の薄膜電界効果トランジスタのソース・ドレイン電極のいずれかに電気的に接続された有機ＥＬ素子電極と、
前記有機ＥＬ素子電極上に積層された有機ＥＬ層と、
前記有機ＥＬ層間を埋める絶縁層と、
前記有機ＥＬ層および絶縁層の面上に設けられた有機ＥＬ素子共通電極と、
を備え、
前記第一の薄膜電界効果トランジスタのソース・ドレイン電極のいずれかを前記第二の薄膜電界効果トランジスタの第二の有機半導体が形成するチャネルのゲート電極とすることを特徴とする表示装置。
【請求項４】
絶縁基板と、
前記絶縁基板の面上に形成された有機ＥＬ素子共通電極と、
前記有機ＥＬ素子共通電極上に積層された有機ＥＬ層と、
前記有機ＥＬ層間を埋める絶縁層と、
前記有機ＥＬ層および絶縁層の面上に設けられた第一の薄膜電界効果トランジスタのソース・ドレイン電極およびこれらの電極間に設けられる第一の有機半導体と、
前記第一の薄膜電界効果トランジスタのソース・ドレイン電極のいずれかに電気的に接続された有機ＥＬ素子電極と、
前記第一の薄膜電界効果トランジスタを覆う絶縁膜と、
前記絶縁膜の面上に形成された第二の薄膜電界効果トランジスタのソース・ドレイン電極およびこれらの電極間に設けられる第二の有機半導体と、
を備え、
前記第二の薄膜電界効果トランジスタのソース・ドレイン電極のいずれかを前記第一の薄膜電界効果トランジスタの第一の有機半導体が形成するチャネルのゲート電極とすることを特徴とする表示装置。
【請求項５】
前記第一の薄膜電界効果トランジスタと前記の第二の薄膜電界効果トランジスタの形成順序を逆にして、前記両薄膜電界効果トランジスタを覆う絶縁膜が前記有機ＥＬ素子電極に対応する領域が開口とされた請求項３記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示素子の画素駆動回路およびこれを利用した表示装置に関し、特に一つの画素に対する駆動回路が二つの電界効果トランジスタ（ＦＥＴ）を用いて構成される場合の画素駆動回路の構成において、ソース、ドレイン、ゲートの各電極や絶縁膜、半導体等、ＦＥＴの構成要素や配線等、回路を構成する要素を含んだ層の積層のみで駆動回路を構成でき、各層間を接続するためのスルーホールを必要としないような構成が可能な構造を有することを特徴とする画素駆動回路およびこれを利用した表示装置に関する。
【背景技術】
【０００２】
ブラウン管型の表示装置は、画素の点灯に電子銃を用いている。一方、代表的な薄型表示装置であるプラズマディスプレイパネル（ＰＤＰ）や液晶ディスプレイ（ＬＣＤ）は、画素の点灯・消灯に、電子銃の代わりに、薄膜トランジスタ（ＴＦＴ）を用いる。各画素一つ一つ総てにＴＦＴを配置し、これをスイッチング素子として用いることにより、画素の点灯制御を行う。従って、各画素には、このＴＦＴを含んだ、画素の点灯を制御する回路（画素駆動回路）が各々用意される。ＴＦＴにはアモルファスシリコンや多結晶シリコンをチャネルに用いた素子が使用され、大規模集積回路（ＬＳＩ）と同様な方法によって作製される。
【０００３】
ＬＳＩは複数の薄膜の積層により構成される。各層にはＬＳＩの構成要素であるＦＥＴや配線が含まれている。ＦＥＴはソース・ドレイン電極およびゲート電極、ゲート絶縁膜、チャネル半導体などが異なる層に分けて形成され、それらが位置合わせをした状態で積層されることにより構成される。各層はフォトリソグラフィーにより構造を刻み込まれ、下層から順に積層される。各層間の電気的接続は、例えばＦＥＴ内での接続のように上下に接触した２層間で直接電気的接触を実現する場合や、フォトリソグラフィーにより複数の層間にまたがる穴をあけ、そこに金属を埋め込み実現する形式がある。後者はスルーホールと呼ばれ、フォトリソグラフィーにより穴を形成する。穴あけにはエッチングが必要であり、通常は反応性イオンプラズマエッチングのようなドライエッチングプロセスが使用される。
【０００４】
こうしたＬＳＩの製造プロセスは、フォトリソグラフィーに用いる露光装置や、薄膜作製やドライエッチングに使用する真空装置を必要とするため、非常にコストのかかるものとなる。従って、薄型表示装置の画素駆動回路をＬＳＩの製造プロセスとは異なる安価な方法により作製できれば、製造コスト低減によりＬＳＩの原価を、ひいては、それを用いた製品の原価を下げることができる。
【０００５】
製造コストを下げる方法として、現在、塗布や印刷によるＴＦＴや電気回路の製造方法が盛んに研究されている。塗布・印刷による製造は、シリコンデバイスで必須であった真空装置や高温での熱処理などが不要になり、製造コストの大幅な削減が実現できる。一方で、塗布・印刷法はフォトリソグラフィーに比べ、回路の微細化が難しく、ＬＳＩの製造に用いることはできない。
【０００６】
しかし、薄型表示装置の画素駆動回路は、回路の微細化やＴＦＴの性能に対する要求がＬＳＩに比べて低いため、塗布・印刷法を用いる回路形成方法を適用できる可能性がある。有機物は有機溶媒に可溶であり、室温付近の低温で取り扱い可能であるため、塗布・印刷法により適している。ＴＦＴのチャネル半導体や絶縁膜を有機物で構成することができればＴＦＴの形成工程全てを塗布・印刷法で実現することができる。
【０００７】
例えば、非特許文献１では、塗布・印刷法によるＦＥＴ単素子の作製について報告されている。また、非特許文献２〜４には塗布・印刷法によるアクティブマトリクス制御画素駆動回路形成の試みについて報告がある。これらは全て画素がＬＣＤなどの電圧駆動式に対する駆動回路であり、電流駆動式の画素に対する駆動回路を塗布・印刷で形成したという報告はない。電圧駆動式画素の場合、画素駆動回路に必要なＴＦＴは１つであるため、回路形成にスルーホールは不要であり、塗布・印刷法により容易に回路を形成することができる。
【０００８】
有機ＥＬ（Electro Luminescence）素子はＰＤＰやＬＣＤが持つ寿命やコントラスト、応答性、消費電力などについての欠点を改善できる次世代表示素子用の素子として注目されており、実用化に向けた研究が進められている。有機ＥＬ素子は有機物の薄膜素子でありＰＤＰやＬＣＤより更なる薄型化が可能である。更に、有機物が原材料であるため、軽量・可塑性という有機物の特徴を生かして壁掛けディスプレイやフレキシブルディスプレイの実現も可能である。更に、上述したように、有機物は塗布・印刷法に適した材料であることから、有機ＥＬ素子およびその画素駆動回路を塗布・印刷法で実現できれば高付加価値の新規表示素子を安価に実現できるという利点がある。
【０００９】
有機ＥＬ素子は電流駆動型の素子であり、これを画素として用いた場合、特許文献１（特許第２７８４６１５号明細書）に開示されているように、画素スイッチ用に加え電流制御用のＦＥＴが必要となり、画素駆動回路に最低２つのＦＥＴが必要であると考えられている。本発明に係る有機ＥＬ素子の基本的な画素駆動回路の例を図１に示す。図１において、１０はアクティブマトリクス駆動回路の画素駆動単位回路であり、これがＸＹ方向に設けられる。画素駆動単位回路１０には、走査線２０１、データ線２０２、電流供給線２０３、スイッチＦＥＴ２１１、保持容量２１２、駆動ＦＥＴ２１３、有機ＥＬ素子２１４が備えられる。有機ＥＬ素子２１４は接地されている端子が全素子共通の接地電極であり、駆動ＦＥＴ２１３に接続される端子が、個々の画素の対向電極となる。
【００１０】
走査線２０１で選択された行のスイッチＦＥＴ２１１により、データ線２０２のデータが保持容量２１２に取り込まれて保持され、データ線２０２のデータに応じた信号を所定時間保持するとともに、駆動ＦＥＴ２１３のゲートに加えられる。保持容量２１２に保持されデータに応じて電流供給線２０３から有機ＥＬ素子２１４に電流が供給され、あるいは、供給されないこととなり、画素毎の明暗が制御される。
【００１１】
図１に示す様に、有機ＥＬ素子の画素駆動単位回路１０では走査線対応の１つのスイッチＦＥＴ２１１のソース／ドレイン電極の一方が、画素対応の駆動ＦＥＴ２１３のゲート電極に接続された構造を持つ。Ｓｉ基板上にフォトリソグラフィーによりＬＳＩを作製する場合、ＦＥＴのチャネルは基板Ｓｉを用いて形成されるため、複数のＦＥＴが存在する場合でも全てのＦＥＴのチャネルは同一層上に形成される。画素駆動回路の場合でも同様であり、有機ＥＬ素子の画素駆動回路ではソース／ドレイン電極とゲート電極の接続という異なる層間の接続が必要となる。フォトリソグラフィーでは、このような構造はスルーホールを用いて実現される。
【００１２】
塗布・印刷法により回路を構成する場合には、基本的に材料を重ねてゆくことにより構造を形成する手法をとることになり、基板上の物質を削り取るという技法を含まない。このため、塗布・印刷法でスルーホールを形成することは難しい。スルーホールの位置に穴が残るように塗布・印刷を繰り返して行けば原理的には形成可能であるが、要求されるスルーホールのサイズや位置合わせ精度を考慮すると現実的ではない。非特許文献５では、必要な層を積層した後、スルーホールを開ける層を構成する材料の溶剤を局所的に塗布することにより塗布・印刷法でスルーホールを形成する方法を開示している。
【００１３】
しかし、この方法においても位置合わせ精度の問題点は解消されない。表示装置の画素駆動回路に用いられる配線幅は通常数十μｍであり、この幅に合わせた精度でスルーホールを形成することは、研究段階の高精度に位置合わせ可能な機器でも難しい。また、有機物を溶剤に用いるため、スルーホール形成層以外の層に、この有機溶剤が影響しないよう、下地層や上部層に用いる材料に制約が課せられる。スルーホールを形成することが必要な層は、電気的絶縁性や耐薬品性、耐水性、ガスバリア性などの性質を要求されるが、一般に、薬品に可溶な材料よりも不溶な材料の方がこうした性質において、より高い性能を示すのが一般的であり、この面からも材料の選択が困難である。
【００１４】
従って、非特許文献５による方法では、より低い性能の材料の膜を選択せざるを得ず、その結果、ＦＥＴの性能は低く留まり画素駆動回路用ＦＥＴとして用いることができない恐れが生じる。また、十分なバリア性を有しない膜を用いることにより、要求される素子寿命より早くに素子の劣化が生じることが十分に考えられる。更に、有機薄膜は無機物に比べて膜間の密着性や機械的強度が低い為、スルーホール周辺での局所的な剥れや機械的強度の低下をもたらし、素子劣化を加速する要因となる。
【００１５】
【特許文献１】特許第２７８４６１５号明細書
【非特許文献１】ネイチャーマテリアルス誌、第３巻、第１３７項（２００４年）（Nature Materials、 3、 137(2004))
【非特許文献２】ネイチャーマテリアルス誌、第３巻、第１０６項（２００４年）（Nature Materials、 3、 106(2004))
【非特許文献３】ソサイアティフォーインフォーメーションディスプレイ２００５インターナショナルシンポジウムダイジェスト、第１９項（２００５年）（Society for Information Display 2005 International symposium 2005、 19(2005))
【非特許文献４】アプライドフィジクスレタース誌、第８５巻、第１８４９項（２００４年）（Applied Physics Letters、 85、 1849(2004))
【非特許文献５】アドバンスドマテリアルス誌、第１３巻、第１６０１項（２００１年）（Advanced Materials、 13、 1601(2001)）
【発明の開示】
【発明が解決しようとする課題】
【００１６】
このように、有機ＥＬ素子用画素駆動回路を塗布・印刷法により製造する場合、スルーホールの形成が製造・性能両面において大きな課題をもたらす。即ち、スルーホール形成のための位置合わせ精度の困難、溶剤を用いることに伴う材料選択の制約、スルーホールの存在による素子性能の低下や劣化の加速を避けるための工夫が不可欠である。本発明はこうした問題点を解決することを目的とする。
【課題を解決するための手段】
【００１７】
本発明は画素の制御が二つのＦＥＴで構成されること、ＦＥＴのチャネルは絶縁層を介して配置されるゲート電極により制御されることに着目した。すなわち、二つのＦＥＴのチャネルとそれらのゲートは絶縁層を介して対向して構成されるものであることに着目した。すなわち、それぞれのＦＥＴのソース・ドレインを絶縁層を介して配置される層に形成するとともに、それぞれのＦＥＴのゲートを他のＦＥＴのソース・ドレインを形成した層に配置する。
【発明の効果】
【００１８】
本発明によれば、二つのＦＥＴからなる回路をスルーホールなしで形成することが可能となり、その結果、穴あけ工程が不要になるため、製造工程が短くなるのみならず、材料の選択の自由度が上り、製品の信頼性をも向上させるという利点も有する。
【発明を実施するための最良の形態】
【００１９】
（実施例１）
実施例１では、図１に示す画素駆動回路の構成および作成手順について説明する。図２（ａ）−（ｃ）はスイッチＦＥＴ２１１を主体とする回路の構成と作成手順を説明する図である。
【００２０】
まず、図２（ａ）に示すように、石英基板１１上に、図示しない吐出機を用いて幅およそ５０μｍのデータ線２０２を所定の間隔で形成する。ここで、データ線２０２の間隔は、画素の大きさに対応するものとするのがよい。吐出機から吐出するインクには銀微粒子を有機溶媒に混合した銀インクを用いた。後述するように、データ線２０２は走査線対応のスイッチＦＥＴ２１１のソース電極を兼ねるものとなる。データ線２０２に平行して、データ線２０２から所定の間隔だけ離して線幅５０μｍで配線３１１を形成する。データ線２０２と配線３１１との間隔は２０μｍに設定した。後述するように、配線３１１は走査線対応のスイッチＦＥＴ２１１のドレイン電極となるとともに、駆動ＦＥＴ２１３のゲート電極を兼ねるものである。配線３１１の長さは、保持容量２１２を形成するために、後述するように、配線３１１の一つの端部が電流供給線２０３のパターンと重なる長さとする。このデータ線２０２と配線３１１とが平行して形成されている領域に、所定の広がりで走査線対応のスイッチＦＥＴ２１１のチャネルを形成する塗布可能な有機半導体３１２を滴下して走査線対応のスイッチＦＥＴ２１１が形成される。このスイッチＦＥＴ２１１のゲート電極については後述する。
【００２１】
図２（ｂ）は、図２（ａ）のＡ−Ａ位置で矢印方向に見た断面である。石英基板１１上に、周期的にデータ線２０２と配線３１１が平行して形成され、この二つの線を跨ぐように、有機半導体３１２が滴下されている。実施例１では有機半導体３１２として、クロロホルムに溶解したポリチオフェンを吐出機で滴下した。半導体滴下前の段階でチオール系の単分子膜でデータ線２０２およびドレイン電極３１１の銀表面のチャネル幅に対応する領域を修飾しておくことにより、滴下した半導体溶液がチャネルとなる領域に閉じ込められる効果、および、有機半導体とソース／ドレイン電極の接触抵抗低減の効果も得られる。更に、有機半導体塗布前に、チャネルとなる領域をＨＭＤＳ（Hexamethyldisilazane）溶液、若しくはＯＴＳ（Octadecyltrichlorosilane）溶液で処理しておくことにより、スイッチＦＥＴ２１１の特性を向上させることができる。
【００２２】
図２（ｃ）は、図２（ｂ）に示す構造が完成した後に、絶縁膜３１５を全面に塗布して、図１（ａ）のＡ−Ａ位置で矢印方向に見た断面である。実施例１では、絶縁膜３１５として、低温焼成可能な塗布ポリイミド（京セラケミカル、ＣＴ４１１２）を８０００ｒｐｍの回転数でスピンコートにより全面に塗布した。その後、窒素雰囲気下で８０℃×１時間、１２０℃×１時間、１８０℃×１時間、合計３時間の熱処理を行い、膜厚およそ５００ｎｍのポリイミド絶縁膜を形成した。
【００２３】
次に、図３（ａ）に示すように、絶縁膜３１５上に、図２（ａ）と同様に、図示しない吐出機を用いて幅およそ５０μｍの電流供給線２０３、走査線２０１を所定の間隔で形成する。ここで、電流供給線２０３、走査線２０１の間隔は、画素の大きさに対応するものとするのがよい。さらに、電流供給線２０３、走査線２０１は、図２で説明した有機半導体３１２の位置で、相互に向き合った形で幅およそ５０μｍの所定の長さの分岐配線が付加された形のパターンとされる。ここで、走査線２０１の分岐配線２０１ａの長さは、図２（ａ）に示すスイッチＦＥＴ２１１の長さである。一方、電流供給線２０３の分岐配線２０３ａの長さは、おおよそ図２（ａ）に示す配線３１１の長さからスイッチＦＥＴ２１１の長さを引いた長さである。
【００２４】
電流供給線２０３および走査線２０１を形成した後に、絶縁膜３１５上に、走査線２０１の分岐配線２０１ａと電流供給線２０３の分岐配線２０３ａに平行して、有機ＥＬ素子の対向電極３１３を形成する。この場合、電極面積が大きいため吐出機ではなく凸版印刷、平板印刷、凸版印刷などの高速・大面積印刷可能な方法により電極を形成するのが良い。ただし、有機ＥＬ素子は電流駆動型素子であるため、対向電極３１３は画素全体に広がっている必要はなく、有機ＥＬ素子を駆動できる程度の電流が注入できれば電極３１３の大きさは任意でよい。この場合、上記の様な印刷方法を用いる必要はない。今回は装置を共通にする簡便性の観点から吐出機を用いて１００μｍ×３００μｍの領域に銀インクを塗布し、対向電極３１３を形成した。
【００２５】
最後に、駆動ＦＥＴ２１３のチャネルとなる有機半導体３１４を、電流供給線２０３に付加された配線２０３ａと有機ＥＬ素子の対向電極３１３との間に、吐出機で滴下してアクティブマトリクス型の画素駆動回路を得る。電流供給線２０３に付加された分岐配線２０３ａと有機ＥＬ素子の対向電極３１３との間隔は、スイッチＦＥＴ２１１の場合と同じ２０μｍに設定した。
【００２６】
図３（ｂ）は、図３（ａ）のＢ−Ｂ位置で矢印方向に見た断面である。石英基板１１上に、周期的にデータ線２０２と配線３１１が平行して形成されているのが見えるが、この位置では、これら二つの線を跨ぐように、滴下されている有機半導体３１２は見えない。一方、絶縁膜３１５上に、電流供給線２０３の分岐配線２０３ａと有機ＥＬ素子の対向電極３１３が形成され、これらを跨ぐように、滴下されている有機半導体３１４が見える。ここで、注目すべきは、石英基板１１上に形成されている配線３１１が有機半導体３１４に対応する位置にあることである。すなわち、図１に示す駆動ＦＥＴ２１３のソース、ドレインに対応する分岐配線２０３ａと有機ＥＬ素子の対向電極３１３は絶縁膜３１５上に形成されるのに対して、ゲート電極は絶縁膜３１５を隔てた基板１１上に形成されていることである。
【００２７】
図３（ｃ）は、図３（ａ）のＣ−Ｃ位置で矢印方向に見た断面である。石英基板１１上に、周期的にデータ線２０２と配線３１１が平行して形成されるとともに、これら二つの線を跨ぐように、滴下されている有機半導体３１２が見える。ここで、注目すべきは、絶縁膜３１５上に形成されている分岐配線２０１ａが有機半導体３１２に対応する位置にあることである。すなわち、図１に示すスイッチＦＥＴ２１１のソース、ドレインに対応する配線２０２と配線３１１は基板１１上に形成されるのに対して、ゲート電極２０１ａは絶縁膜３１５上に形成されていることである。
【００２８】
図４は、実施例１に係る画素駆動回路の配線パターンと対向電極とに着目して全てを一面に表示した平面図である。したがって、ＦＥＴのチャネルを構成する有機半導体は表示されていない。縦軸方向に延伸されたデータ線２０２が所定の間隔で配置され、これと所定の間隔を持って画素点灯用スイッチＦＥＴ２１３のドレイン電極を兼ねる所定の長さの配線３１１が配置されている。電流供給線２０３と走査線２０１が対となって、データ線２０２と直交する横軸方向に所定の間隔で配置されるとともに、電流供給線２０３からこれの分岐配線２０３ａ、走査線２０１からこれの分岐配線２０１ａが、データ線２０２と配線３１１との間に対向して配置されている。また、配線３１１の一端は電流供給線２０３と重なる位置までの長さを持つものとされている。
【００２９】
したがって、データ線２０２、配線３１１および配線２０１ａが、図３に示す有機半導体３１２とともに、スイッチＦＥＴ２１１を形成し、電流供給線２０３、対向電極３１３および配線３１１が図３に示す有機半導体３１４とともに、駆動ＦＥＴ２１３を形成することがわかる。配線３１１の一端が電流供給線２０３と重なる領域２１２は、図１に示す保持容量２１２を形成している。保持容量２１２による容量を大きくしたいときは、配線３１１の一端の電流供給線２０３と重なる領域のパターンを工夫して重なる領域が広くなるようにすればよい。
【００３０】
かくして、データ線２０２、電流供給線２０３、走査線２０１および対向電極３１３で構成される領域が画素１０を構成する。
【００３１】
図５は、完成された表示装置を、図３（ｂ）に対応する位置で見た断面として模式的に示す図である。それぞれの対向電極３１３の上に、有機ＥＬ層を構成する正孔注入層４０１、正孔輸送層４０２、発光層４０３、電子輸送層４０４を順次積層して、それぞれの表示素子間の空間に絶縁材３２０を充填した後、全ての表示素子に共通の透明金属電極４０５を積層する。なお、本発明では、スイッチＦＥＴのための有機半導体と、駆動ＦＥＴのための有機半導体とは、同じ材料であってもよいし、異なったものであってもよい。
【００３２】
図６は、画素駆動回路とその周辺回路の接続方法を示す図である。周辺回路としては、走査線駆動回路３０１、データ線駆動回路３０２および電流供給線駆動回路３０３が備えられ、走査線駆動回路３０１からは走査線２０１が、データ線駆動回路３０２からはデータ線２０２が、および、電流供給線駆動回路３０３からは電流供給線２０３が、それぞれ引き出されている。これらの駆動回路は、基板１１上に形成される。図１から図４の説明を参照して分かるように、対となっている走査線２０１および電流供給線２０３とデータ線２０２とにより単位の画素１０が構成される。
【００３３】
図７は、駆動回路の動作を説明するタイムチャートである。走査線２０１１,２０１２，---，２０１ｎを順次スイッチングし、走査線のスイッチングに対応して、データ線２０２１,２０２２，---，２０２ｍをオンとしてデータを保持容量２１２に取り込んでいく。ここで、下付の添え字で示した数字は、図６における各走査線２０１に上から順に割り付けた番号であり、データ線２０２に左から右に順に割り付けた番号である。図７において、Ｔ１で示す期間はすべての保持容量に蓄積されている電荷を放電させるための期間であり、Ｔ２で示す期間はすべての有機ＥＬ層に蓄積されている正孔を消滅させるための期間である。Ｔ３で示す期間は、走査線２０１のスイッチングとデータ線２０２のオンの期間である。Ｔ４で示す期間は、保持容量に蓄積されたデータに応じて有機ＥＬ層を発光させる期間である。Ｔ１−Ｔ４のトータルの期間Ｔ０が表示の繰返し周期である。Ｔ４は他のＴ１−Ｔ３の期間と比べると格段に長いものとなる。
【００３４】
実施例１では塗布・印刷法として主に吐出機を用いたが、本発明はもちろんそれに限るものではない。吐出機の代わりにインクジェット印刷機や、スクリーン印刷等の平板印刷機を用いることも可能である。前者は印刷ヘッドの集積化が容易であり、大面積化に容易に対応できる特徴を持つ。また、非接触型の印刷方式であるため、基板の凹凸への対応が容易である。平板印刷は、高精度の位置合わせが難しい反面、吐出機やインクジェット印刷機の様な局所塗布技術に比べ、大面積へ短時間に印刷可能であるという利点を有する。更に、印刷ヘッドのような精密な機器が不要であり、故障耐性が高い。
【００３５】
（実施例２）
実施例１では、図２（ａ）に示す配線パターンを基板１１の直上に形成し、これを全面の絶縁膜３１５で覆い、その上に、図３（ａ）に示す配線パターンを形成して、二つのＦＥＴを形成した。その後、図５に示すように、画素である有機ＥＬ素子の対向電極３１３と有機ＥＬ素子の透明の共通電極４０５との間に有機ＥＬ材料を設ける構造とした。
【００３６】
図８は、図５に示す実施例１の構成に対応する実施例２の構成を示す模式的に示す断面図である。実施例２では、図８に示すように、基板１１上に共通電極４０６を全面に設けた後、有機ＥＬ層を構成する正孔注入層４０１、正孔輸送層４０２、発光層４０３、電子輸送層４０４を順次積層して、それぞれの表示素子間の空間に絶縁材３２０を充填した。その後、実施例１とは逆に、図３（ａ）および（ｂ）を参照して説明したように、有機ＥＬ層および絶縁材３２０の構成する膜面上に、電流供給線２０３、走査線２０１を所定の間隔で形成する。ここで、電流供給線２０３、走査線２０１の間隔は、画素の大きさに対応するものとするのがよい。さらに、電流供給線２０３、走査線２０１は分岐配線が付加された形のパターンとされる。電流供給線２０３および走査線２０１を形成した後に、有機ＥＬ素子の部分に対向電極３１３を形成する。次いで、駆動ＦＥＴ２１３のチャネルとなる有機半導体３１４を、電流供給線２０３に付加された配線２０３ａと有機ＥＬ素子の対向電極３１３との間に、吐出機で滴下する。
【００３７】
電流供給線２０３、走査線２０１および有機半導体３１４により駆動ＦＥＴ２１３を形成し、さらに対向電極３１３を形成した後に、絶縁膜３１５を全面に形成する。次いで、図２（ａ）および（ｂ）を参照して説明したように、データ線２０２、配線３１１および有機半導体３１２を滴下して走査線対応のスイッチＦＥＴ２１１を形成する。
【００３８】
すなわち、実施例２では、有機ＥＬ層を先に形成したので、駆動ＦＥＴ２１３に接続される対向電極３１３を先に形成し、その後、スイッチＦＥＴを形成するものとした。
【００３９】
（実施例３）
実施例３では、駆動ＦＥＴを基板１１の直上に形成し、その上に絶縁層３１５を介して、スイッチＦＥＴを形成する例を述べる。すなわち、図３（ａ）に示す配線パターンを基板１１の直上に形成し、これを、図９に示すように、有機ＥＬ素子の対向電極３１３に対応する部分を開口とした絶縁膜３１５で覆い、その上に、図２（ａ）に示す配線パターンを形成して、二つのＦＥＴを形成するものとすることができる。すなわち、二つのＦＥＴを形成する領域では、どちらのＦＥＴが基板側にあっても支障はない。しかし、有機ＥＬ素子の対向電極３１３が基板１１側にあると、この上の全面を絶縁膜３１５で覆うと、有機ＥＬ素子が完成できないから、対向電極３１３に対応する領域は開口とした絶縁膜３１５とする必要がある。その他の点では、実施例１と同じでよい。
【００４０】
（実施例４）
上述の実施例では、半導体に塗布可能な有機半導体を用いたが、スルーホールなしの画素駆動回路構成としてはそれに限るものではない。例えばネイチャー誌、第４４０巻、第７８３項（２００６年）（Nature、 440、 783(2006)）にあるようにシラン系塗布溶液を用い、加熱焼成することによりチャネルをポリシリコンで形成することができる。この場合、熱処理に５５０℃と比較的高温を必要とする反面、半導体のキャリア移動度を大きく保つことができること、劣化耐性が高いことなど、回路設計に余裕ができるという利点がある。また、半導体の性能が高いため、表示装置の画質を上げることが容易である。
【００４１】
塗布半導体以外にも、例えば半導体層を化学気相蒸着法（ＣＶＤ）によるシリコン堆積層を用いることにより、アモルファスシリコン半導体を用いることもできる。半導体形成にＣＶＤ真空プロセスを用いること、フォトリソグラフィーが必要になることなどコスト面で不利となるが、塗布・印刷技術に比べて細かい回路まで形成できる利点がある。
【図面の簡単な説明】
【００４２】
【図１】本発明に係る有機ＥＬ素子の基本的な画素駆動回路の例を示す図である。
【図２】実施例１の（ａ）−（ｃ）はスイッチＦＥＴ２１１を主体とする回路の構成と作成手順を説明する図である。
【図３】実施例１の（ａ）−（ｃ）は絶縁膜３１５上に構成する駆動ＦＥＴ２１３を主体とする回路の構成と作成手順を説明する図である。
【図４】実施例１に係る画素駆動回路の配線パターンと対向電極とに着目して全てを一面に表示した平面図である。
【図５】完成された表示装置を、図３（ｂ）に対応する位置で見た断面として模式的に示す図である。
【図６】画素駆動回路とその周辺回路の接続方法を示す図である。
【図７】駆動回路の動作を説明するタイムチャートである。
【図８】図５に示す実施例１の構成に対応する実施例２の構成を示す模式的に示す断面図である。
【図９】実施例３の絶縁膜３１５のパターンの例を示す図である。
【符号の説明】
【００４３】
１０…アクティブマトリクス駆動回路の画素駆動回路、１１…基板、２０１…走査線、２０２…データ線、２０３…電流供給線、２１１…スイッチＦＥＴ、２１２…保持容量、２１３…駆動ＦＥＴ、２１４…有機ＥＬ素子、３０１…データ線駆動回路、３０２…走査線駆動回路、３０３…電流供給線駆動回路、３０４…走査線駆動回路と画素駆動回路の接続部、３０５…走査線駆動回路内ＦＥＴ、３１１…スイッチＦＥＴドレイン電極兼駆動ＦＥＴゲート電極兼保持容量電極、３１２…スイッチＦＥＴチャネル半導体、３１３…駆動ＦＥＴドレイン電極兼有機ＥＬ素子対向電極、３１４…駆動ＦＥＴチャネル半導体、３１５…絶縁膜、３１６…走査線駆動回路内ＦＥＴドレイン電極、３１７…走査線駆動回路内ＦＥＴチャネル半導体、４０１…正孔注入層、４０２…正孔輸送層、４０３…発光層、４０４…電子輸送層、４０５…金属電極、４２０…有機ＥＬ層。
【図１】
2008112895.tif 000003
【図２】
2008112895.tif 000004
【図３】
2008112895.tif 000005
【図４】
2008112895.tif 000006
【図５】
2008112895.tif 000007
【図６】
2008112895.tif 000008
【図７】
2008112895.tif 000009
【図８】
2008112895.tif 000010
【図９】
2008112895.tif 000011