(57)【要約】【課題】信頼性に優れた薄膜トランジスタ、当該薄膜トランジスタを備える電気光学装置および電子機器を提供する。【解決手段】本実施形態に係る薄膜トランジスタ１は、平面的に対向して配置されたソース電極３およびドレイン電極４と、少なくともソース電極３およびドレイン電極４の間に設けられた有機半導体層５と、ソース電極３、有機半導体層５およびドレイン電極４に跨って延在する複数本のゲート線７と、ソース電極３、ドレイン電極４および有機半導体層５と、各ゲート線７との間に介在するゲート絶縁層と、を有する。【選択図】図１
2008112962.tif 000002
【特許請求の範囲】
【請求項１】
平面的に対向して配置されたソース電極およびドレイン電極と、
少なくとも前記ソース電極および前記ドレイン電極の間に設けられた有機半導体層と、
前記ソース電極、前記有機半導体層および前記ドレイン電極に跨って延在する複数本のゲート線と、
前記ソース電極、前記ドレイン電極および前記有機半導体層と、各前記ゲート線との間に介在するゲート絶縁層と、
を有する薄膜トランジスタ。
【請求項２】
前記ソース電極および前記ドレイン電極は、前記ゲート線の延在方向に沿って交互に配置され、
前記ゲート線は、複数の前記ソース電極および前記ドレイン電極に交差している、
請求項１記載の薄膜トランジスタ。
【請求項３】
前記ソース電極および前記ドレイン電極は、櫛歯状に形成されている、
請求項１記載の薄膜トランジスタ。
【請求項４】
各前記ゲート線と重なる部分における前記ソース電極と前記ドレイン電極との間隔が、前記ゲート線毎に異なる、
請求項１記載の薄膜トランジスタ。
【請求項５】
前記ソース電極または前記ドレイン電極の少なくとも一方の平面形状が、テーパー状または階段状に成形されている、
請求項４記載の薄膜トランジスタ。
【請求項６】
前記ゲート線の幅が、前記ゲート線毎に異なる、
請求項１記載の薄膜トランジスタ。
【請求項７】
請求項１〜６のいずれか一項に記載の薄膜トランジスタを備える電気光学装置。
【請求項８】
請求項７記載の電気光学装置を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特に有機半導体層を用いた薄膜トランジスタ、当該薄膜トランジスタを備える電気光学装置および電子機器に関する。
【背景技術】
【０００２】
有機薄膜トランジスタは、従来のトランジスタ製造方法と異なり、溶媒に混ぜて印刷する等、簡便な工程で微細回路を作製できるため、大量生産、大面積化、低コスト化という製造面での利点が大きい。さらに、フレキシブルな基板上に作製できることから、電子ペーパなどへの用途に期待されている（特許文献１参照）。
【特許文献１】特開２００５−２２３２８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
有機薄膜トランジスタには、電圧の印加を繰り返していくと、微量の残留酸素の影響により、バルク全体の抵抗が下がり、オン、オフの状態が悪くなってしまい、最後には、ゲートに変調が起こらなくなってしまう恐れがあるという課題があった。
つまり、有機薄膜トランジスタには、電圧の繰り返しによって、トランジスタ特性が変化してしまい、信頼性に乏しく、換言すると寿命が短いという問題があった。
【０００４】
本発明が奏する効果の一つによれば、信頼性に優れた薄膜トランジスタ、当該薄膜トランジスタを備える電気光学装置および電子機器を提供することができる。
【課題を解決するための手段】
【０００５】
本発明に係る薄膜トランジスタは、平面的に対向して配置されたソース電極およびドレイン電極と、少なくとも前記ソース電極および前記ドレイン電極の間に設けられた有機半導体層と、前記ソース電極、前記有機半導体層および前記ドレイン電極に跨って延在する複数本のゲート線と、前記ソース電極、前記ドレイン電極および前記有機半導体層と、各前記ゲート線との間に介在するゲート絶縁層と、を有する。
【０００６】
本発明では、ゲート線が複数設けられているため、ゲート線に所定の電圧が印加されると、ゲート線と重なる有機半導体層中にそれぞれ独立にチャネルが誘起される。このため、１つのゲート線を継続的に使用して１つのトランジスタのオン、オフ特性が低下した場合であっても、他のゲート線へ切り替えることにより、初期特性に近い正常なトランジスタの駆動が再度可能となる。また、複数のゲート線に駆動パルスを順番に印加することにより、１つのゲート線あたりの単位駆動時間を減少させることができ、有機半導体層の特性劣化を抑制することができる。
【０００７】
好ましくは、前記ソース電極および前記ドレイン電極は、前記ゲート線の延在方向に沿って交互に配置され、前記ゲート線は、複数の前記ソース電極および前記ドレイン電極に交差している。これにより、ゲート線に所定の電圧が印加されると、ゲート線の延在方向に沿って、複数の短いチャネルが誘起される。チャネル長を短く分割することにより、トランジスタの駆動電流を増大させることができる。
【０００８】
例えば、前記ソース電極および前記ドレイン電極は、櫛歯状に形成されている。これにより、チャネル長を短く分割することができ、トランジスタの駆動電流を増大させることができる。
【０００９】
好ましくは、各前記ゲート線と重なる部分における前記ソース電極と前記ドレイン電極との間隔が、前記ゲート線毎に異なる。このような構成では、ゲート線に閾値以上の電圧が印加されると、ゲート線と重なる部位における半導体層中にチャネルが誘起され、ソース電極とドレイン電極間に駆動電流が流れる。駆動電流は、チャネル長、すなわちソース電極とドレイン電極の間隔に左右される。具体的には、ソース電極とドレイン電極の間隔が小さくなるにしたがって、駆動電流は大きくなる。したがって、本発明では、ゲート線の選択によって、ゲート電圧を変化させなくても、駆動電流を調整できる。
【００１０】
この場合に、例えば、前記ソース電極または前記ドレイン電極の少なくとも一方の平面形状が、テーパー状または階段状に成形されている。これにより、ゲート線毎にソース電極とドレイン電極の間隔を異ならせることができる。
【００１１】
好ましくは、前記ゲート線の幅が、前記ゲート線毎に異なる。このような構成では、ゲート線に閾値以上の電圧が印加されると、ゲート線と重なる部位における半導体層中にチャネルが誘起され、ソース電極とドレイン電極間に駆動電流が流れる。駆動電流は、チャネル幅、すなわちゲート線の幅に左右される。具体的には、ゲート線の幅が広がるにしたがって、駆動電流は大きくなる。したがって、本発明では、ゲート線の選択によって、ゲート電圧を変化させなくても、駆動電流を調整できる。
【００１２】
また、本発明に係る電気光学装置は、上記薄膜トランジスタを備える。これにより、薄膜トランジスタの特性劣化に起因する電気光学装置全体の不良を防止することができ、信頼性に優れた電気光学装置を実現することができる。
【００１３】
さらに、本発明に係る電子機器は、上記電気光学装置を備える。これにより、薄膜トランジスタの特性劣化に起因する電子機器全体の不良を防止することができ、信頼性に優れた電子機器を実現することができる。
【発明の効果】
【００１４】
本発明が奏する効果の一つによれば、信頼性に優れた薄膜トランジスタ、当該薄膜トランジスタを備える電気光学装置および電子機器を提供できる。
【発明を実施するための最良の形態】
【００１５】
（第１実施形態）
まず、本実施形態に係る薄膜トランジスタの構成について説明する。
図１は、本実施形態に係る薄膜トランジスタの平面図である。図２は、図１のＡ−Ａ’線の断面図である。
【００１６】
図２に示すように、薄膜トランジスタ１は、基板２上に設けられたソース電極３およびドレイン電極４と、少なくともソース電極３とドレイン電極４の間に設けられた有機半導体層５と、有機半導体層５上に設けられた絶縁層６と、ゲート絶縁層６上に設けられたゲート線７とを有する。
【００１７】
図１に示すように、薄膜トランジスタ１は、複数本のゲート線７を有する。本実施形態では、この点に特徴がある。図１では、３本のゲート線７ａ，７ｂ，７ｃが配置されている例を図解している。なお、ゲート線７ａ，７ｂ，７ｃを区別する必要がない場合には、単にゲート線７という。また、ソース電極３およびドレイン電極４の双方が櫛歯状に形成されている。
【００１８】
ソース電極３およびドレイン電極４のそれぞれの電極部３ａ、４ａがチャネル長Ｌ方向に沿って、所定距離離間した状態で交互に配列している。この薄膜トランジスタ１では、有機半導体層５のうち、ソース電極３の電極部３ａと、ドレイン電極４の電極部４ａとの間の領域が、キャリアが移動するチャネル領域となる。また、各ゲート線７ａ，７ｂ，７ｃごとに、チャネル領域は７つずつ、つまり、各ゲート線ごとのチャネル数は７つずつ設けられている。なお、チャネル数は７つに限定するものではなく、複数であれば良い。また、ソース電極３の電極部３ａと、ドレイン電極４の電極部４ａとの間の領域における、キャリアの移動方向の長さ、すなわち電極部３ａ、４ａ間の距離がチャネル長Ｌに相当する。また、ゲート線７の幅が略チャネル幅Ｗに相当する。電極部３ａ、４ａ同士は、接続部３ｂ、４ｂにより接続されている。
【００１９】
上記の薄膜トランジスタ１は、有機半導体層５が、ゲート線７よりも基板２側に設けられた構成の薄膜トランジスタ、すなわち、トップゲート構造の薄膜トランジスタである。
【００２０】
以下、薄膜トランジスタ１を構成する各部について、順次説明する。
基板２は、薄膜トランジスタ１を構成する各層（各部）を支持するものである。基板２には、例えば、ガラス基板、ポリイミド、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリメチルメタクリレート（ＰＭＭＡ）、ポリカーボネート（ＰＣ）、ポリエーテルスルホン（ＰＥＳ）、芳香族ポリエステル（液晶ポリマー）等で構成されるプラスチック基板（樹脂基板）、石英基板、シリコン基板、ガリウム砒素基板等を用いることができる。薄膜トランジスタ１に可撓性を付与する場合には、基板２には、樹脂基板が選択される。
【００２１】
この基板２上には、下地層が設けられていてもよい。下地層としては、例えば、基板２表面からのイオンの拡散を防止する目的、ソース電極３およびドレイン電極４と、基板２との密着性（接合性）を向上させる目的等により設けられる。下地層の構成材料としては、特に限定されないが、酸化珪素（ＳｉＯ2）、窒化珪素（ＳｉＮ）、ポリイミド、ポリアミド、あるいは架橋されて不溶化された高分子等が好適に用いられる。
【００２２】
ソース電極３およびドレイン電極４の構成材料としては、導電性を有するものであれば特に限定されず、例えば、Ｐｄ、Ｐｔ、Ａｕ、Ｗ、Ｔａ、Ｍｏ、Ａｌ、Ｃｒ、Ｔｉ、Ｃｕまたはこれらを含む合金等の導電性材料、ＩＴＯ、ＦＴＯ、ＡＴＯ、ＳｎＯ2等の導電性酸化物、カーボンブラック、カーボンナノチューブ、フラーレン等の炭素系材料、ポリアセチレン、ポリピロール、ＰＥＤＯＴ（ｐｏｌｙ−ｅｔｈｙｌｅｎｅｄｉｏｘｙｔｈｉｏｐｈｅｎｅ）のようなポリチオフェン、ポリアニリン、ポリ（ｐ−フェニレン）、ポリフルオレン、ポリカルバゾール、ポリシランまたはこれらの誘導体等の導電性高分子材料等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。なお、前記導電性高分子材料は、通常、酸化鉄、ヨウ素、無機酸、有機酸、ポリスチレンサルフォニック酸などの高分子でドープされ導電性を付与された状態で用いられる。これらの中でも、ソース電極３およびドレイン電極４の構成材料としては、それぞれ、Ｎｉ、Ｃｕ、Ｃｏ、Ａｕ、Ｐｄまたはこれらを含む合金を主とするものが好適に用いられる。
【００２３】
ソース電極３およびドレイン電極４の厚さ（平均）は、特に限定されないが、それぞれ、３０〜３００ｎｍ程度であるのが好ましく、５０〜１５０ｎｍ程度であるのがより好ましい。各電極部３ａ、４ａの幅Ｈは、それぞれ、２０μｍ以下であるのが好ましく、数μｍ以上１０μｍ以下がより好ましい。また、各電極部３ａ、４ａの長さは、例えば数１０μｍ以上である。
【００２４】
また、ソース電極部３ａとドレイン電極部４ａとの間の距離（離間距離）、すなわち、チャネル長Ｌは、２〜２０μｍ程度であるのが好ましく、３〜１０μｍ程度であるのがより好ましい。チャネル長Ｌがより小さいほうが、より大きな駆動電流（ドレイン電流）を制御でき、さらに、ゲート線の容量をより小さくできる。しかしながら、チャネル長Ｌを前記下限値より小さくすると、電極のパターニングにより高精度なフォトリソグラフィー技術が必要となり、コスト上昇を招く。また、小さなチャンネル長Ｌを達成しても、ソース電極と有機半導体層とのコンタクト抵抗の影響で、期待する効果が得られないことがある。一方、チャネル長Ｌを上限値より大きくすると、駆動電流の値が小さくなり、薄膜トランジスタ１の特性が不十分となるおそれがある。
【００２５】
ゲート幅Ｗは、数μｍ〜数１０μｍ程度であるのが好ましい。チャネル幅Ｗを下限値より小さくすると、ドレイン電流の値が小さくなり、薄膜トランジスタ１の特性が不十分となるおそれがある。一方、チャネル幅Ｗの上限値は、ゲートの本数に依存する。
【００２６】
有機半導体層５は、有機半導体材料（半導体的な電気伝導を示す有機材料）を主材料として構成されている。この有機半導体層５は、少なくともチャネル領域（ゲートと重なる領域）においてチャネル方向Ｃとほぼ平行に配向しているのが好ましい。これにより、チャネル領域におけるキャリア移動度が高いものとなり、その結果、薄膜トランジスタ１は、その動作速度がより速いものとなる。
【００２７】
有機半導体材料としては、例えば、ナフタレン、アントラセン、テトラセン、ペンタセン、ヘキサセン、フタロシアニン、ペリレン、ヒドラゾン、トリフェニルメタン、ジフェニルメタン、スチルベン、アリールビニル、ピラゾリン、トリフェニルアミン、トリアリールアミン、オリゴチオフェン、フタロシアニンまたはこれらの誘導体のような低分子の有機半導体材料や、ポリ−Ｎ−ビニルカルバゾール、ポリビニルピレン、ポリビニルアントラセン、ポリチオフェン、ポリヘキシルチオフェン、ポリ（ｐ−フェニレンビニレン）、ポリチニレンビニレン、ポリアリールアミン、ピレンホルムアルデヒド樹脂、エチルカルバゾールホルムアルデヒド樹脂、フルオレン−ビチオフェン共重合体、フルオレン−アリールアミン共重合体またはこれらの誘導体のような高分子の有機半導体材料（共役系高分子材料）が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができるが、特に、高分子の有機半導体材料（共役系高分子材料）を主とするものを用いるのが好ましい。共役系高分子材料は、その特有な電子雲の広がりにより、キャリアの移動能が特に高い。このような高分子の有機半導体材料は、簡易な方法で成膜することができるとともに、比較的容易に配向させることができる。
【００２８】
また、これらの中でも、有機半導体材料は、フルオレン−ビチオフェン共重合体のようなフルオレンとビチオフェンとを含む共重合体、ポリアリールアミン、フルオレン−アリールアミン共重合体のようなアリールアミンを含む重合体またはこれらの誘導体のうちの少なくとも１種を主成分とするものがより好ましく、ポリアリールアミン、フルオレン−ビチオフェン共重合体またはこれらの誘導体のうちの少なくとも１種を主成分とするものが好ましい。このような有機半導体材料で構成される有機半導体層５は、一時的に高温多湿な環境下に晒されても、耐水性および耐酸化性が高いことから、品質劣化が防止され、特に化学的に安定なものとすることができる。
【００２９】
また、高分子の有機半導体材料を主材料として構成される有機半導体層５は、薄型化・軽量化が可能であり、可撓性にも優れるため、フレキシブルディスプレイのスイッチング素子等として用いられる薄膜トランジスタへの適用に適している。有機半導体層５の厚さ（平均）は、０．１〜１０００ｎｍ程度であるのが好ましく、１〜５００ｎｍ程度であるのがより好ましく、１０〜１００ｎｍ程度であるのがさらに好ましい。
【００３０】
ゲート絶縁層６は、ソース電極３およびドレイン電極４に対してゲート線７を絶縁するものであり、主として有機材料（特に有機高分子材料）で構成されているのが好ましい。有機高分子材料を主材料とするゲート絶縁層６は、その形成が容易であるとともに、有機半導体層５との密着性の向上を図ることもできる。このような有機高分子材料としては、例えば、ポリスチレン、ポリイミド、ポリアミドイミド、ポリビニルフェニレン、ポリカーボネート（ＰＣ）、ポリメチルメタクリレートのようなアクリル系樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）のようなフッ素系樹脂、ポリビニルフェノールあるいはノボラック樹脂のようなフェノール系樹脂、ポリエチレン、ポリプロピレン、ポリイソブチレン、ポリブテンなどのオレフィン系樹脂等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
【００３１】
ゲート絶縁層６の厚さ（平均）は、特に限定されないが、１０〜５０００ｎｍ程度であるのが好ましく、１００〜１０００ｎｍ程度であるのがより好ましい。ゲート絶縁層６の厚さを前記範囲とすることにより、ソース電極３およびドレイン電極４とゲート線７とを確実に絶縁しつつ、薄膜トランジスタ１が大型化すること（特に、厚さが増大すること）を防止することができる。
【００３２】
なお、ゲート絶縁層６は、単層構成のものに限定されず、複数層の積層構成のものであってもよい。また、ゲート絶縁層６の構成材料には、例えば、ＳｉＯ2等の無機絶縁材料を用いることもできる。この場合、ゲート絶縁層６は、ポリシリケート、ポリシロキサン、ポリシラザンのような溶液を塗布して、塗布膜を酸素、または水蒸気の存在下で加熱することによって、溶液材料からＳｉＯ2を得ることができる。また、金属アルコキシド溶液を塗布した後、これを酸素雰囲気で加熱することによって無機絶縁材料を得る（ゾル・ゲル法として知られる）ことができる。
【００３３】
ゲート線７は、金属材料または金属酸化物材料等の導電性材料であればよく、例えば、Ａｇ、Ｐｄ、Ｐｔ、Ａｕ、Ｗ、Ｔａ、Ｍｏ、Ａｌ、Ｃｒ、Ｔｉ、ＣｕおよびＮｉまたはこれらを含む合金、インジウムティンオキサイド（ＩＴＯ）、インジウムオキサイド（ＩＯ）、インジウムジンクオキサイド（ＩＺＯ）、アンチモンティンオキサイド（ＡＴＯ）および酸化スズ（ＳｎＯ2）等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。その他、導電性材料としては、例えば、ソース電極３およびドレイン電極４で挙げたような導電性高分子材料を用いることもできる。
【００３４】
これらの中でも、Ａｕ、Ａｇ、Ｃｕ、Ｐｔ、Ｐｄ、Ｎｉまたはこれらを含む合金のうちの少なくとも１種を主成分とするものであるのが好ましい。これらのものは、高い導電性を有するものであることから好ましい。
【００３５】
上記の薄膜トランジスタ１は、ゲート線７に印加する電圧を変化させることにより、ソース電極３とドレイン電極４との間に流れる電流量が制御される。すなわち、ゲート線７に電圧が印加されていないＯＦＦ状態では、ソース電極３（ソース電極部３ａ）とドレイン電極４（ドレイン電極部４ａ）との間に電圧を印加しても、有機半導体層５中にほとんどキャリアが存在しないため、微少な電流しか流れない。一方、ゲート線７に電圧が印加されているＯＮ状態では、有機半導体層５のゲート絶縁層６に面した部分にキャリアが誘起され、チャネルが形成される。この状態でソース電極３とドレイン電極４との間に電圧を印加すると、チャネルを通って電流が流れる。
【００３６】
なお、本実施形態では、ソース電極３およびドレイン電極４の双方が櫛歯状をなし、その歯が互いに噛み合うように形成されている構成のものについて説明したが、これらの電極３、４の形状は、これに限定されない。
【００３７】
＜薄膜トランジスタの製造方法＞
図３は、薄膜トランジスタ１の製造方法を説明するための工程断面図である。
図３（ａ）に示すように、基板２上に、導電膜を形成した後、導電膜をパターニングすることにより、ソース電極３およびドレイン電極４を形成する。
【００３８】
導電膜は、例えば、プラズマＣＶＤ、熱ＣＶＤ、レーザーＣＶＤのような化学蒸着法（ＣＶＤ）、真空蒸着、スパッタリング、イオンプレーティング等の乾式メッキ法、電解メッキ、浸漬メッキ、無電解メッキ等の湿式メッキ法、溶射法、ゾル・ゲル法およびＭＯＤ法により形成することができる。特に、導電膜は、無電解メッキ法により形成するのが好ましい。電解メッキ法を用いることにより、真空装置等の大がかりな装置を必要とせず、容易かつ安価に、高い成膜精度でソース電極３およびドレイン電極４を形成することができる。なお、基板２としてポリイミド等の樹脂基板を用いる場合には、基板２に対する導電膜の密着性を向上させるために、導電膜の形成に先立って密着層を形成することが好ましい。
【００３９】
パターニングは、導電膜上にリソグラフィ技術によりレジストマスクを形成した後、当該レジストマスクを用いて導電膜をエッチングすることにより行なう。このエッチングには、プラズマエッチング、リアクティブエッチング、ビームエッチング、光アシストエッチング等の物理的エッチング法、ウェットエッチング等の化学的エッチング法等のうち１種または２種以上を組み合わせて行うことができる。このうち、ウェットエッチングを用いるのが好ましい。これにより、真空装置等の大がかりな装置を用いずに、簡易な装置および工程でエッチングを行うことができる。ウェットエッチングに用いるエッチング液としては、例えば、塩化第二鉄を含む溶液、硫酸や硝酸、酢酸を含む溶液等が挙げられる。その後、レジストマスクを除去する。レジストマスクの除去には、好ましくはレジスト剥離液が用いられるが、その他、例えば、前述の物理的エッチング法を用いてもよい。
【００４０】
以上のように、フォトリソグラフィー法とエッチングとを組み合わせて用いることにより、寸法精度の高いソース電極３およびドレイン電極４を、容易かつ確実に形成することができる。したがって、ソース電極部３ａおよびドレイン電極部４ａの幅Ｈ、およびソース電極部３ａとドレイン電極部４ａとの間の距離（チャネル長Ｌ）を比較的短く設定することが可能となり、これにより、しきい電圧の絶対値が低く、また駆動電流の大きい、すなわちスイッチング素子としての特性に優れた薄膜トランジスタ１を得ることができる。
【００４１】
なお、ソース電極３およびドレイン電極４をリフトオフ法により形成してもよい。すなわち、基板２上に、ソース電極３およびドレイン電極４の形状に対応した開口部を有するレジストマスクを形成し、このレジストマスクが形成された基板２をメッキ液に浸漬させる。これにより、ソース電極３およびドレイン電極４の形状に対応したメッキ膜が形成される。その後、レジストマスクを剥離することにより、ソース電極３およびドレイン電極４を得ることができる。
【００４２】
次に、図３（ｂ）に示すように、ソース電極３およびドレイン電極４が形成された基板２上に、有機半導体層５を形成する。
【００４３】
有機半導体層５は、例えば、有機高分子材料またはその前駆体を含む溶液を、塗布法を用いて、基板２上にソース電極３およびドレイン電極４を覆うように塗布（供給）した後、必要に応じて、この塗膜に対して後処理（例えば加熱、赤外線の照射、超音波の付与等）を施すことにより形成することができる。ここで、塗布法としては、例えば、スピンコート法、キャスティング法、マイクログラビアコート法、グラビアコート法、バーコート法、ロールコート法、ワイヤーバーコート法、ディップコート法、スプレーコート法、スクリーン印刷法、フレキソ印刷法、オフセット印刷法、インクジェット法、マイクロコンタクトプリンティング法等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
【００４４】
これらの中でも、インクジェット法を用いて、有機半導体層５を形成するのが好ましい。インクジェット法によれば、レジストマスクを形成することなく、チャネル領域にのみ有機半導体層５を形成することができる。これにより、有機半導体材料の使用量を削減することができ、製造コストの削減を図ることができる。また、インクジェット法を用いることにより、フォトレジストや現像液、剥離液などの化学薬品や、酸素プラズマ、ＣＦ4プラズマなどのプラズマ処理を使わなくて済む。そのため、有機半導体材料の特性が変化（例えば、ドープされる）したり、劣化するおそれがない。また、有機半導体層５の形成領域は、図示の構成に限定されず、有機半導体層５は、ソース電極部３ａとドレイン電極部４ａを覆うように形成してもよい。
【００４５】
有機半導体材料を溶解する溶媒には、例えば、硝酸、硫酸、アンモニア、過酸化水素、水、二硫化炭素、四塩化炭素、エチレンカーボネイト等の無機溶媒や、メチルエチルケトン（ＭＥＫ）、アセトン、ジエチルケトン、メチルイソブチルケトン（ＭＩＢＫ）、メチルイソプロピルケトン（ＭＩＰＫ）、シクロヘキサノン等のケトン系溶媒、メタノール、エタノール、イソプロパノール、エチレングリコール、ジエチレングリコール（ＤＥＧ）、グリセリン等のアルコール系溶媒、ジエチルエーテル、ジイソプロピルエーテル、１，２−ジメトキシエタン（ＤＭＥ）、１，４−ジオキサン、テトラヒドロフラン（ＴＨＦ）、テトラヒドロピラン（ＴＨＰ）、アニソール、ジエチレングリコールジメチルエーテル（ジグリム）、ジエチレングリコールエチルエーテル（カルビトール）等のエーテル系溶媒、メチルセロソルブ、エチルセロソルブ、フェニルセロソルブ等のセロソルブ系溶媒、ヘキサン、ペンタン、ヘプタン、シクロヘキサン等の脂肪族炭化水素系溶媒、トルエン、キシレン、ベンゼン等の芳香族炭化水素系溶媒、ピリジン、ピラジン、フラン、ピロール、チオフェン、メチルピロリドン等の芳香族複素環化合物系溶媒、Ｎ，Ｎ−ジメチルホルムアミド（ＤＭＦ）、Ｎ，Ｎ−ジメチルアセトアミド（ＤＭＡ）等のアミド系溶媒、ジクロロメタン、クロロホルム、１，２−ジクロロエタン等のハロゲン化合物系溶媒、酢酸エチル、酢酸メチル、ギ酸エチル等のエステル系溶媒、ジメチルスルホキシド（ＤＭＳＯ）、スルホラン等の硫黄化合物系溶媒、アセトニトリル、プロピオニトリル、アクリロニトリル等のニトリル系溶媒、ギ酸、酢酸、トリクロロ酢酸、トリフルオロ酢酸等の有機酸系溶媒のような各種有機溶媒、または、これらを含む混合溶媒等を用いることができる。
【００４６】
有機半導体材料は、芳香族炭化水素基、複素環基などの共役系を含むため、一般的に芳香族炭化水素系溶媒に溶けやすい。トルエン、キシレン、トリメチルベンゼン、テトラメチルベンゼン、シクロヘキシルベンゼンなどが特に適する溶媒である。
【００４７】
次に、図３（ｃ）に示すように、少なくとも有機半導体層５を覆うように、ゲート絶縁層６を形成する。ゲート絶縁層６は、例えば、絶縁材料またはその前駆体を含む溶液を、塗布法を用いて、有機半導体層５上に塗布（供給）した後、必要に応じて、この塗膜に対して後処理（例えば加熱、赤外線の照射、超音波の付与等）を施すことにより形成することができる。なお、ゲート絶縁層６をインクジェット法を用いて形成してもよい。
【００４８】
塗布法には、前記と同様の方法を用いることができる。先に述べた通り、有機半導体材料は芳香族炭化水素系溶媒に溶けやすいので、絶縁材料を塗布する際には、有機半導体材料の溶解を抑制することが望ましい。このためには、水系溶媒、アルコール系溶媒、ケトン系溶媒、エーテル系溶媒、エステル系溶媒、脂肪族炭化水素系溶媒、フッ素系溶媒を用いることが望ましい。
【００４９】
次に、図３（ｄ）に示すように、ゲート絶縁層６上に、ゲート線７を形成する。ゲート線７の形成方法としては、導電性粒子を含む液状材料を吐出するインクジェット法や、上述したリフトオフ法を用いることができる。また、導電膜を形成した後に、リソグラフィ技術によりレジストマスクを形成し、当該レジストマスクを用いて導電膜をエッチングしてゲート線７を形成してもよい。
以上により、図２に示す薄膜トランジスタ１が得られる。
【００５０】
上記の本実施形態に係る薄膜トランジスタの効果について説明する。本実施形態では、複数本のゲート線７を配置することにより、ソース電極３とドレイン電極４の間の有機半導体層５にそれぞれ独立した複数のチャネルを誘起することができる。
【００５１】
その結果、例えば、図１に示すゲート線７ａへの電圧の印加を繰り返すことにより、ゲート線７ａ下の有機半導体層５が劣化・変質した場合、他のゲート線７ｂ，７ｃを用いることにより、有機半導体層５中の異なる領域にチャネルを誘起することができる。これにより、初期特性に近い正常なトランジスタの駆動が再び可能となり、薄膜トランジスタ１の長寿化および信頼性の向上を図ることができる。
【００５２】
また、有機半導体層５は、電圧の印加を繰り返すことにより劣化していくことから、複数本のゲート線７を交互に使用することにより、同等のスイッチング動作を維持しつつ、駆動による劣化を遅らせることが可能となる。例えば、図４（ａ）に示す駆動パルスをゲート線７に印加して、必要なスイッチング特性が得られると仮定する。この場合において、本実施形態では、ゲート線７ａ，７ｂ，７ｃにそれぞれ図４（ｂ）に示す周波数の駆動パルスを印加することにより、同じスイッチング特性を得ることができる。すなわち、例えば、ｎ本のゲート線７を交互にオン／オフさせることにより、１つのゲート線７あたりの単位駆動時間を１／ｎにすることができる。単位駆動時間を減少することができれば、駆動による有機半導体層５の劣化を抑制することが可能となり、薄膜トランジスタ１の長寿命化および信頼性の向上を図ることができる。
【００５３】
さらに、例えば、作製時において有機半導体層５中の一部の領域に不良が発生した場合であっても、不良領域以外の領域にチャネルを誘起するゲート線７を使用すればよい。このため、有機半導体層５の一部の領域の不良に起因して、薄膜トランジスタ１全体が不良となることを防止することができる。
【００５４】
トランジスタの駆動電流は、チャネル長の２乗に反比例し、移動度に比例する。したがって、薄膜トランジスタ１の駆動電流を増大させためには、チャネル長Ｌを短くすることが有効となる。本実施形態では、有機半導体層５を複数のソース電極３（電極部３ａ）およびドレイン電極４（電極部４ａ）により分割して、１つごとのチャネル長Ｌを短くしていることから、薄膜トランジスタ１の駆動電流を増大させることができる。
【００５５】
また、トランジスタの駆動電流は、チャネル幅に比例する。本実施形態では、１本のゲート線７にゲート電圧を印加した場合に、ゲート線７の延在方向に沿って複数本のチャネルが誘起される。この結果、トランジスタ全体としてのチャネル幅は、ゲート幅ｗ×電極部３ａと電極部４ａとの間隔（ギャップ）の数Ｎとなり、実質的にチャネル幅を広げたのと等しい効果が得られる。この結果、薄膜トランジスタ１の駆動電流を増大させることができる。
【００５６】
（第２実施形態）
図５は、第２実施形態に係る薄膜トランジスタ１の断面図である。
図５に示す薄膜トランジスタ１は、基板２上に設けられたゲート線７と、ゲート線７上に設けられたゲート絶縁層６と、ゲート絶縁層６上に設けられたソース電極３およびドレイン電極４と、ソース電極３およびドレイン電極４の間に設けられた有機半導体層５とを有する。
【００５７】
上記の薄膜トランジスタ１は、ゲート線７が、有機半導体層５よりも基板２側に設けられた構成の薄膜トランジスタ、すなわち、ボトムゲート構造の薄膜トランジスタである。このように、薄膜トランジスタ１はボトムゲート型であってもよい。
【００５８】
（第３実施形態）
図６は、第３実施形態に係る薄膜トランジスタ１の平面図である。
図６に示すように、ソース電極３およびドレイン電極４の双方が略長方形状に形成され、チャネル方向Ｃに沿って並んで配置されている。また、チャネル方向Ｃに伸びるゲート線７が、チャネル方向Ｃと交差する方向に３本並んでいる。
【００５９】
以上のように、櫛歯状のソース電極３およびドレイン電極４ではなく、通常の最もシンプルなソース電極３およびドレイン電極４の構成であってもよい。この場合においても、ソース電極３とドレイン電極４の間に、複数のチャネルを独立して誘起できることから、第１実施形態と同様の理由で、長寿命化および信頼性の向上を図った薄膜トランジスタ１を実現することができる。
【００６０】
（第４実施形態）
図７は、第４実施形態に係る薄膜トランジスタの平面図である。
図７に示すように、互いに対向するソース電極３およびドレイン電極４が、ゲート線７と複数回交差している。具体的には、ソース電極３およびドレイン電極４は、渦巻状に形成されている。
【００６１】
これにより、１本のゲート線７に対してチャネル長の短い複数のチャネルが誘起され、トランジスタの駆動電流を増大させることができる。
【００６２】
なお、ソース電極３およびドレイン電極４の形状は櫛歯状や渦巻状に限られず、ゲート線に沿ってチャネルを分割できればよい。具体的には、互いに対向するソース電極３およびドレイン電極４のペアが、ゲート線７の延在方向に沿って複数設けられていればよい。
【００６３】
（第５実施形態）
図８は、第５実施形態に係る薄膜トランジスタの平面図である。図８では、１つの薄膜トランジスタにおけるゲート線７、ソース電極３およびドレイン電極４の位置関係を示している。
【００６４】
図８に示すように、本実施形態に係る薄膜トランジスタ１は、複数本のゲート線７を有する。図８では、４本のゲート線７−１、７−２、７−３、７−４が配置されている例を図解しているが、４本に限定されない。なお、ゲート線７−１、７−２、７−３、７−４を区別する必要がない場合には、単にゲート線７という。各ゲート線７は、ソース電極３、およびドレイン電極４に跨って延在している。また、ソース電極３と、ドレイン電極４との間における、各ゲート線７の下層には、ゲート絶縁層６（図２）を介して有機半導体層５が設けられている。
【００６５】
ソース電極３およびドレイン電極４は、ゲート線７に対して絶縁された状態で配置されている。本実施形態では、ソース電極３の平面形状（パターン形状）がテーパー状に形成されている。このため、ゲート線７と重なる部分におけるソース電極３とドレイン電極４の間隔Ｌが、ゲート線７毎に異なっている。具体的には、ソース電極３とドレイン電極４の間隔は、ゲート線７−１側において最も小さく、ゲート線７−４側において最も大きい。なお、ドレイン電極４をテーパー状にしてもよく、また、ソース電極３とドレイン電極４の双方をテーパー状にしてもよい。
また、図８においては、テーパ状をなした突起部であるソース電極３は２つ設けられているが、これに限定するものではなく、複数であれば良い。また、ドレイン電極の本数もソース電極３の数と対応した数であれば良い。
【００６６】
ソース電極３とドレイン電極４の間隔Ｌは、ゲート線７にゲート電圧を印加した際に誘起されるチャネル長に影響する。すなわち、ソース電極３とドレイン電極４の間隔が大きければ、それだけチャネル長は大きくなる。トランジスタの駆動電流は、チャネル長の２乗に反比例する。したがって、ゲート電圧が同じ場合には、ゲート線７−１にゲート電圧を印加した場合に最も大きな駆動電流が得られ、ゲート線７−４にゲート電圧を印加した場合に最も小さな駆動電流が得られる。
【００６７】
本実施形態では、ゲート線７の延在方向に、ソース電極３およびドレイン電極４が交互に配置されており、電極の全体形状は櫛歯状となっている。したがって、１つのトランジスタ全体のチャネル幅は、ゲート線７の本数ｎと、ゲート幅Ｗとの積となる。このため、チャネル幅を広げたのと同様の効果が得られ、トランジスタの駆動電流を増加させることができる。
【００６８】
また、ソース電極３とドレイン電極４との間隔Ｌは、２〜２０μｍ程度であるのが好ましく、３〜１０μｍ程度であるのがより好ましい。間隔Ｌがより小さいほうが、より大きな駆動電流（ドレイン電流）を制御できる。しかしながら、間隔Ｌを前記下限値より小さくすると、電極のパターニングにより高精度なフォトリソグラフィー技術が必要となり、コスト上昇を招く。また、小さな間隔Ｌを達成しても、ソース電極と有機半導体層とのコンタクト抵抗の影響で、期待する効果が得られないことがある。一方、間隔Ｌを上限値より大きくすると、駆動電流の値が小さくなり、薄膜トランジスタ１の特性が不十分となるおそれがある。
【００６９】
上記の薄膜トランジスタ１では、ゲート線７に電圧が印加されていないＯＦＦ状態では、ソース電極３とドレイン電極４との間に電圧を印加しても、有機半導体層５中にほとんどキャリアが存在しないため、電流はほとんど流れない。一方、ゲート線７に閾値を越える電圧が印加されているＯＮ状態では、有機半導体層５のゲート絶縁層６に面した部分にキャリアが誘起され、チャネルが形成される。この状態でソース電極３とドレイン電極４との間に電圧を印加すると、チャネルを通って電流が流れる。駆動電流は、チャネル長の２乗に反比例する。したがって、ゲート電圧が同じ場合には、ゲート線７−１にゲート電圧を印加した場合に最も大きな駆動電流が得られ、ゲート線７−４にゲート電圧を印加した場合に最も小さな駆動電流が得られる。
【００７０】
上記の本実施形態に係る薄膜トランジスタの効果について説明する。
本実施形態に係る薄膜トランジスタでは、ゲート線７−１〜７−４の選択によって、同じゲート電圧を印加した場合においても、複数種類（本例では４種類）の駆動電流を得ることができる。
換言すると、複数本のゲート線７を配置し、ソース電極３とドレイン電極４との間隔を、ゲート線７毎に変えることにより、同じゲート電圧を印加した場合であっても、ゲート線７の選択によって、駆動電流を調節することができる。この結果、ゲート電圧を変化させなくても、ゲート線７の選択によって駆動電流を制御できる。
また、通常のトランジスタと同様に、ゲート線７に印加する電圧を変化させることにより、ソース電極３とドレイン電極４との間に流れる電流量を調整することもできる。
【００７１】
また、特に有機薄膜トランジスタの場合には、以下の効果も奏する。本実施形態に係る薄膜トランジスタでは、目的とする駆動電流に最も近いゲート線７を選択して、必要に応じてゲート電圧を調整することにより、所望の駆動電流を得ることができる。したがって、ゲート線７をｎ本用意した場合には、単純に平均すると、１本のゲート線７あたりの単位駆動時間を１／ｎに減らすことができる。この結果、ゲート線７直下の有機半導体層５の劣化を抑制することができ、薄膜トランジスタ１の長寿命化および信頼性の向上を図ることができる。
【００７２】
（第６実施形態）
図９は、第６実施形態に係る薄膜トランジスタ１の平面図である。
図９に示すように、第６実施形態に係る薄膜トランジスタ１では、本実施形態では、ソース電極３の平面形状が階段状に形成されている。このため、ゲート線７と重なる部分におけるソース電極３とドレイン電極４の間隔Ｌが、ゲート線７毎に異なっている。具体的には、ソース電極３とドレイン電極４の間隔は、ゲート線７−１側において最も小さく、ゲート線７−４側において最も大きい。なお、ドレイン電極４を階段状にしてもよく、また、ソース電極３とドレイン電極４の双方を階段状にしてもよい。
【００７３】
したがって、第６実施形態に係る薄膜トランジスタ１によっても、ゲート線７の選択によって、駆動電流を調節することができる。
また、本実施形態では、ソース電極３は階段状に形成されており、ゲート線７と交差する階段状の辺は、ソース電極３の辺と平行である。このため、製造上のバラつきなどに起因してゲート線７が左右に若干ずれた場合であっても、ソース電極３とドレイン電極４の間隔に影響はないため、ゲート線７の位置ずれに起因する駆動電流の変動を抑制することができる。
つまり、第２実施形態に係る薄膜トランジスタ１によれば、第１実施形態における作用効果に加えて、製造バラつきを吸収可能な、製造が容易な設計の薄膜トランジスタ１を提供することができる。また、製造バラつきを吸収できることから、製造歩留りも向上し、安価に薄膜トランジスタ１を製造することができる。
【００７４】
（第７実施形態）
図１０は、第７実施形態に係る薄膜トランジスタの平面図である。
図１０に示すように、本実施形態に係る薄膜トランジスタ１では、ゲート線７の幅（ゲート幅）が、ゲート線７毎に異なる。具体的には、ゲート線７−１、７−２、７−３のゲート幅をそれぞれＷ１、Ｗ２、Ｗ３とするとＷ１＞Ｗ２＞Ｗ３となっている。また、ゲート線７の延在方向には、矩形のソース電極３およびドレイン電極４が交互に配列している。
また、各電極３、４の幅Ｈは、それぞれ、２０μｍ以下であるのが好ましく、数μｍ以上１０μｍ以下がより好ましい。
【００７５】
トランジスタの駆動電流は、ゲート幅に比例する。したがって、ゲート電圧を同じとすると、ゲート線７−１を選択した場合に最も大きな駆動電流が得られ、ゲート線７−３を選択した場合に最も小さな駆動電流が得られる。このように、第７実施形態に係る薄膜トランジスタ１によっても、ゲート線７の選択によって、駆動電流を調節することができる。また、ソース電極３およびドレイン電極４が平行であるため、ゲート線７の位置ずれに起因する駆動電流の変動を抑制することができる。
従って、第７実施形態に係る薄膜トランジスタ１によっても、第６実施形態と同様な作用効果を得ることができる。
【００７６】
（第８実施形態）
図１１は、第８実施形態に係る薄膜トランジスタ１の平面図である。
図１１に示すように、櫛歯状のソース電極３およびドレイン電極４ではなく、ゲート線７の延在方向に沿って、１対のソース電極３およびドレイン電極４が形成されている。本実施形態では、ソース電極３の外縁のうち、ドレイン電極４に対向する側が階段状に形成されている。このため、ソース電極３とドレイン電極４の間隔Ｌが、ゲート線７毎に異なっている。なお、ドレイン電極４を階段状に構成しても良い。
この構成により、ゲート線７が左右に若干ずれた場合であっても、ソース電極３とドレイン電極４の間隔に影響はない。
従って、第４実施形態に係る薄膜トランジスタ１によっても、第２実施形態と同様な作用効果を得ることができる。
【００７７】
以上のように、櫛歯状のソース電極３およびドレイン電極４ではなく、通常の最もシンプルなソース電極３およびドレイン電極４の構成であってもよい。この場合においても、ゲート線７の選択により、駆動電流を制御することができる。
【００７８】
（電気光学装置）
図１２は、本実施形態に係る電気光学装置の配線基板を示す図である。電気光学装置の配線基板は、上述した薄膜トランジスタ１を複数備える。
図１２に示す配線基板１０は、基板２と、基板２上に設けられた薄膜トランジスタ１、画素電極４１、接続端子８、ソース線１３、ゲート線７などから構成されている。
【００７９】
画素電極４１は、配線基板１０を用いて電気光学装置を構築した際に、各画素を駆動させるための電圧を印加する一方の電極を構成するものであり、マトリクス状に配列されている。
【００８０】
各画素電極４１には、マトリクス状に配列された各薄膜トランジスタ１のドレイン電極４がそれぞれ接続されている。したがって、薄膜トランジスタ１の動作を制御することにより、電気光学装置において各画素の駆動を制御することができる。
【００８１】
接続端子８は、複数の第１の端子８１および複数の第２の端子８２で構成されている。各第１の端子８１および各第２の端子８２は、それぞれ、駆動用ＩＣと接続するための端子を構成する。
【００８２】
ゲート線７は、行方向に配列した薄膜トランジスタ１に共通接続されている。本例では、薄膜トランジスタ１毎にゲート線７が２本配置されている例を示す。ゲート線７の一端部は、第１の端子８１に接続されている。
【００８３】
ソース線１３は、列方向に配列した薄膜トランジスタ１のソース電極３に共通接続されている。ソース線１３は、ソース電極３と同時に形成される。ソース線１３の一端部は、第２の端子８２と接続されている。
【００８４】
画素電極４１、接続端子８（第１の端子８１および第２の端子８２）およびソース線１３の構成材料としては、導電性を有するものであればいかなるものであってもよいが、例えば、前述したソース電極３およびドレイン電極４の構成材料として挙げたものと同様のものを用いることができる。これにより、ソース電極３、ドレイン電極４、画素電極４１、接続端子８およびソース線１３を同時に形成することができる。
【００８５】
ゲート線７の構成材料としては、前述したものの他、ソース電極３およびドレイン電極４の構成材料として挙げたものと同様のものを用いることもできる。
【００８６】
次に、前述した配線基板１０が組み込まれた電気光学装置について、電気泳動表示装置を一例に説明する。
図１３は、本発明の配線基板１０を電気泳動表示装置に適用した場合の実施形態を示す縦断面図である。
【００８７】
図１３に示す電気泳動表示装置２０は、配線基板１０と、この配線基板１０上に設けられた電気泳動表示部２５とで構成されている。図１３に示すように、電気泳動表示部２５は、対向基板２５１と、対向電極２５２と、マイクロカプセル４０と、バインダ材４５とを有している。対向基板２５１上に、対向電極２５２が積層され、マイクロカプセル４０（表示媒体）がバインダ材４５により、対向電極２５２上に固定されている。
【００８８】
画素電極４１は、マトリクス状に配置されて、薄膜トランジスタ１のドレイン電極４と接続され、かつ、ゲート絶縁層６で覆われている。さらに、この電気泳動表示部２５と配線基板１０とが、保護膜３０を介して接合されている。
【００８９】
この保護膜３０は、薄膜トランジスタ１を機械的に保護すると共に、後述するように、親油性の液体が配線基板１０側に拡散するのを防止する機能を有するものである。また、各カプセル４０内には、それぞれ、特性の異なる複数種の電気泳動粒子、本実施形態では、電荷および色（色相）の異なる２種の電気泳動粒子４０１、４０２を含む電気泳動分散液４００が封入されている。
【００９０】
さらに、配線基板１０が有する接続端子８（端子８１〜８２）には、駆動用ＩＣの端子が接続され、これにより、配線基板１０が備える薄膜トランジスタ１（スイッチング素子）のＯＮ／ＯＦＦの切り替えが可能となる。すなわち、電気泳動表示装置２０では、１本あるいは複数本のゲート線７に選択信号（選択電圧）を供給すると、この選択信号（選択電圧）が供給されたゲート線７に接続されている薄膜トランジスタ１がＯＮとなる。
【００９１】
これにより、かかる薄膜トランジスタ１に接続されているソース線１３と画素電極４１とは、実質的に導通する。このとき、ソース線１３に所望のデータ（電圧）を供給した状態であれば、このデータ（電圧）は画素電極４１に供給される。そして、画素電極４１と対向電極２５２との間に電界が生じ、この電界の方向、強さ、電気泳動粒子４０１、４０２の特性等に応じて、電気泳動粒子４０１、４０２は、いずれかの電極の方向に向かって電気泳動する。
【００９２】
一方、この状態から、ゲート線７への選択信号（選択電圧）の供給を停止すると、薄膜トランジスタ１はＯＦＦとなり、薄膜トランジスタ１に接続されているソース線１３と画素電極４１とは非導通状態となる。したがって、ゲート線７への選択信号の供給および停止、あるいは、ソース線１３へのデータの供給および停止を適宜組み合わせて行うことにより、電気泳動表示装置２０の表示面側（対向基板）には、所望の画像（情報）を表示させることができる。
【００９３】
本実施形態の電気泳動表示装置２０は、本実施形態に係る薄膜トランジスタ１を備える配線基板１０を用いることにより、電気泳動表示装置の長寿命化および信頼性の向上を図ることができる。
【００９４】
なお、本発明の電気光学装置は、電気泳動表示装置２０に限定されるものではなく、液晶表示装置、有機または無機ＥＬ表示装置等であってもよい。
【００９５】
（電子機器）
上記電気泳動表示装置２０等の電気光学装置は、各種電子機器に組み込むことができる。電子機器の例として、電子ペーパについて説明する。
【００９６】
図１４は、電子ペーパの斜視図である。
図１４に示す電子ペーパ６００は、紙と同様の質感および柔軟性を有するリライタブルシートで構成される本体６０１と、表示ユニット６０２とを備えている。このような電子ペーパ６００では、表示ユニット６０２が、前述したような電気泳動表示装置２０で構成されている。
【００９７】
なお、本発明の電子機器は、以上のようなものへの適用に限定されず、例えば、テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、電子新聞、ワードプロセッサ、パーソナルコンピュータ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等を挙げることができ、これらの各種電子機器の表示部に、本実施形態に係る薄膜トランジスタ１を備える電気光学装置を適用することが可能である。
【００９８】
以上、本発明の薄膜トランジスタ、電気光学装置および電子機器について説明したが、本発明は、これらに限定されるものではない。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【図面の簡単な説明】
【００９９】
【図１】第１実施形態に係る薄膜トランジスタの平面図である。
【図２】第１実施形態に係る薄膜トランジスタの断面図である。
【図３】第１実施形態に係る薄膜トランジスタの工程断面図である。
【図４】薄膜トランジスタの駆動方法の一例を説明するための図である。
【図５】第２実施形態に係る薄膜トランジスタの断面図である。
【図６】第３実施形態に係る薄膜トランジスタの平面図である。
【図７】第４実施形態に係る薄膜トランジスタの平面図である。
【図８】第５実施形態に係る薄膜トランジスタの平面図である。
【図９】第６実施形態に係る薄膜トランジスタの平面図である。
【図１０】第７実施形態に係る薄膜トランジスタの平面図である。
【図１１】第８実施形態に係る薄膜トランジスタの平面図である。
【図１２】本実施形態に係る電気光学装置の一例を示す平面図である。
【図１３】本実施形態に係る電気光学装置の一例を示す断面図である。
【図１４】本実施形態に係る電子機器の一例を示す斜視図である。
【符号の説明】
【０１００】
１…薄膜トランジスタ、２…基板、３…ソース電極、３ａ…ソース電極部、３ｂ…接続部、４…ドレイン電極、４ａ…ドレイン電極部、４ｂ…接続部、５…有機半導体層、６…ゲート絶縁層、７，７ａ，７ｂ，７ｃ…ゲート線、８…接続端子、１０…配線基板、１３…ソース線、２０…電気泳動表示装置、２５…電気泳動表示部、４１…画素電極、８１…第１の端子、８２…第２の端子、２５１…対向基板、２５２…対向電極、３０…保護膜、４０…マイクロカプセル、４００…電気泳動分散液、４０１,４０２…電気泳動粒子、４５…バインダ材、６００…電子ペーパ、６０１…本体、６０２…表示ユニット
【図１】
2008112962.tif 000003
【図２】
2008112962.tif 000004
【図３】
2008112962.tif 000005
【図４】
2008112962.tif 000006
【図５】
2008112962.tif 000007
【図６】
2008112962.tif 000008
【図７】
2008112962.tif 000009
【図８】
2008112962.tif 000010
【図９】
2008112962.tif 000011
【図１０】
2008112962.tif 000012
【図１１】
2008112962.tif 000013
【図１２】
2008112962.tif 000014
【図１３】
2008112962.tif 000015
【図１４】
2008112962.tif 000016