(57)【要約】【課題】発光制御トランジスタ制御回路からの位置の遠近に依存すること無く、移動度補正処理の時間長を一定とし得る構成、構造を有する有機ＥＬ素子を提供する。【解決手段】有機ＥＬ素子は、駆動回路と発光部ＥＬＰとを備え、駆動回路は、駆動トランジスタＴDrv、映像信号書込みトランジスタＴSig、発光制御トランジスタＴEL_C、コンデンサ部Ｃ1から構成されており、駆動回路は、更に、固定電源部に一方の電極が接続され、発光制御トランジスタＴEL_Cの他方のソース／ドレイン領域に他方の電極が接続された補助容量部ＣSubを備えている。【選択図】  図１
2008242369.tif 000002
【特許請求の範囲】
【請求項１】
駆動回路と、該駆動回路に接続された有機エレクトロルミネッセンス発光部とを備えた有機エレクトロルミネッセンス素子であって、
該駆動回路は、
（Ａ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた駆動トランジスタ、
（Ｂ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた映像信号書込みトランジスタ、
（Ｃ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた発光制御トランジスタ、並びに、
（Ｄ）一対の電極を備えたコンデンサ部、
から構成されており、
駆動トランジスタにおいては、
（Ａ−１）他方のソース／ドレイン領域は、有機エレクトロルミネッセンス発光部に備えられたアノード電極に接続され、且つ、コンデンサ部の一方の電極に接続されており、第２ノードを構成し、
（Ａ−２）ゲート電極は、映像信号書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、コンデンサ部の他方の電極に接続されており、第１ノードを構成し、
映像信号書込みトランジスタにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）ゲート電極は、走査線に接続されており、
発光制御トランジスタにおいては、
（Ｃ−１）一方のソース／ドレイン領域は、電流供給部に接続されており、
（Ｃ−２）他方のソース／ドレイン領域は、駆動トランジスタの一方のソース／ドレイン領域に接続されており、
（Ｃ−３）ゲート電極は、発光制御トランジスタ制御回路に接続されており、
該駆動回路は、更に、
（Ｅ）固定電源部に一方の電極が接続され、発光制御トランジスタの他方のソース／ドレイン領域に他方の電極が接続された補助容量部、
を備えていることを特徴とする有機エレクトロルミネッセンス素子。
【請求項２】
前記駆動回路は、
（Ｆ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第２ノード初期化トランジスタ、
を更に備え、
第２ノード初期化トランジスタにおいては、
（Ｆ−１）一方のソース／ドレイン領域は、第２ノードの電位を初期化するための電源に接続されており、
（Ｆ−２）他方のソース／ドレイン領域は、第２ノードに接続されており、
（Ｆ−３）ゲート電極は、第２ノード初期化トランジスタ制御回路に接続されている、
ことを特徴とする請求項１に記載の有機エレクトロルミネッセンス素子。
【請求項３】
前記駆動回路は、
（Ｇ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第１ノード初期化トランジスタ、
を更に備え、
第１ノード初期化トランジスタにおいては、
（Ｇ−１）一方のソース／ドレイン領域は、第１ノードの電位を初期化するための電源に接続されており、
（Ｇ−２）他方のソース／ドレイン領域は、第１ノードに接続されており、
（Ｇ−３）ゲート電極は、第１ノード初期化トランジスタ制御回路に接続されている、
ことを特徴とする請求項２に記載の有機エレクトロルミネッセンス素子。
【請求項４】
（ａ）電流供給部、
（ｂ）走査回路、
（ｃ）映像信号出力回路、
（ｄ）発光制御トランジスタ制御回路、
（ｅ）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列された有機エレクトロルミネッセンス素子、
（ｆ）走査回路に接続され、第１の方向に延びるＭ本の走査線、並びに、
（ｇ）映像信号出力回路に接続され、第２の方向に延びるＮ本のデータ線、
を備え、
各有機エレクトロルミネッセンス素子は、駆動回路、及び、該駆動回路に接続された有機エレクトロルミネッセンス発光部を備えており、
該駆動回路は、
（Ａ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた駆動トランジスタ、
（Ｂ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた映像信号書込みトランジスタ、
（Ｃ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた発光制御トランジスタ、並びに、
（Ｄ）一対の電極を備えたコンデンサ部、
から構成されており、
駆動トランジスタにおいては、
（Ａ−１）他方のソース／ドレイン領域は、有機エレクトロルミネッセンス発光部に備えられたアノード電極に接続され、且つ、コンデンサ部の一方の電極に接続されており、第２ノードを構成し、
（Ａ−２）ゲート電極は、映像信号書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、コンデンサ部の他方の電極に接続されており、第１ノードを構成し、
映像信号書込みトランジスタにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）ゲート電極は、走査線に接続されており、
発光制御トランジスタにおいては、
（Ｃ−１）一方のソース／ドレイン領域は、電流供給部に接続されており、
（Ｃ−２）他方のソース／ドレイン領域は、駆動トランジスタの一方のソース／ドレイン領域に接続されており、
（Ｃ−３）ゲート電極は、発光制御トランジスタ制御回路に接続されており、
該駆動回路は、更に、
（Ｅ）固定電源部に一方の電極が接続され、発光制御トランジスタの他方のソース／ドレイン領域に他方の電極が接続された補助容量部、
を備えていることを特徴とする有機エレクトロルミネッセンス表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機エレクトロルミネッセンス素子、及び、係る有機エレクトロルミネッセンス素子から構成された有機エレクトロルミネッセンス表示装置に関する。
【背景技術】
【０００２】
有機エレクトロルミネッセンス素子（以下、単に、有機ＥＬ素子と略称する）を発光素子として用いた有機エレクトロルミネッセンス表示装置（以下、単に、有機ＥＬ表示装置と略称する）において、有機ＥＬ素子の輝度は、有機ＥＬ素子を流れる電流値によって制御される。そして、液晶表示装置と同様に、有機ＥＬ表示装置においても、駆動方式として、単純マトリクス方式、及び、アクティブマトリクス方式が周知である。アクティブマトリクス方式は、単純マトリクス方式に比べて構造が複雑となるといった欠点はあるが、画像の輝度を高いものとすることができる等、種々の利点を有する。
【０００３】
有機ＥＬ素子を構成する有機エレクトロルミネッセンス発光部（以下、単に、発光部と略称する）を駆動するための回路として、５つのトランジスタと１つのコンデンサ部から構成された駆動回路（５Ｔｒ／１Ｃ駆動回路と呼ぶ）が、例えば、特開２００６−２１５２１３から周知である。この従来の５Ｔｒ／１Ｃ駆動回路は、図１７に示すように、映像信号書込みトランジスタＴSig、駆動トランジスタＴDrv、発光制御トランジスタＴEL_C、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2の５つのトランジスタから構成され、更には、１つのコンデンサ部Ｃ1から構成されている。ここで、駆動トランジスタＴDrvの他方のソース／ドレイン領域は第２ノードＮＤ2を構成し、駆動トランジスタＴDrvのゲート電極は第１ノードＮＤ1を構成する。
【０００４】
尚、これらのトランジスタ及びコンデンサ部については、後に詳しく説明するが、トランジスタをｎチャネル型としている。
【０００５】
そして、図３にタイミングチャートを示すように、［期間−ＴＰ（５）1］において、閾値電圧キャンセル処理を行うための前処理が実行される。即ち、第１ノード初期化トランジスタＴND1及び第２ノード初期化トランジスタＴND2をオン状態とすることで、第１ノードＮＤ1の電位は、ＶOfs（例えば、０ボルト）となる。一方、第２ノードＮＤ2の電位は、ＶSS（例えば、−１０ボルト）となる。そして、これによって、駆動トランジスタＴDrvのゲート電極と他方のソース／ドレイン領域（以下、便宜上、ソース領域と呼ぶ）との間の電位差がＶth以上となり、駆動トランジスタＴDrvはオン状態となる。
【０００６】
次いで、［期間−ＴＰ（５）2］において、閾値電圧キャンセル処理が行われる。即ち、第１ノード初期化トランジスタＴND1のオン状態を維持したまま、発光制御トランジスタＴEL_Cをオン状態とする。その結果、第１ノードＮＤ1の電位から駆動トランジスタＴDrvの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位は上昇する。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。この状態にあっては、第２ノードの電位は、概ね（ＶOfs−Ｖth）である。その後、［期間−ＴＰ（５）3］において、第１ノード初期化トランジスタＴND1のオン状態を維持したまま、発光制御トランジスタＴEL_Cをオフ状態とする。次に、［期間−ＴＰ（５）4］において、第１ノード初期化トランジスタＴND1をオフ状態とする。
【０００７】
次いで、［期間−ＴＰ（５）5］において、駆動トランジスタＴDrvに対する一種の書込み処理を実行する。具体的には、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、データ線ＤＴＬの電位を映像信号に相当する電圧［発光部ＥＬＰにおける輝度を制御するための映像信号（駆動信号、輝度信号）ＶSig］とし、次いで、走査線ＳＣＬをハイレベルとすることによって映像信号書込みトランジスタＴSigをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶSigへと上昇する。第１ノードＮＤ1の電位の変化分に基づく電荷は、コンデンサ部Ｃ1、発光部ＥＬＰの寄生容量ＣEL、駆動トランジスタＴDrvのゲート電極とソース領域との間の寄生容量に振り分けられる。従って、第１ノードＮＤ1の電位が変化すると、第２ノードＮＤ2の電位も変化する。しかしながら、発光部ＥＬＰの寄生容量ＣELの容量値が大きな値である程、第２ノードＮＤ2の電位の変化は小さくなる。そして、一般に、発光部ＥＬＰの寄生容量ＣELの容量値は、コンデンサ部Ｃ1の容量値及び駆動トランジスタＴDRVの寄生容量の値よりも大きい。そこで、第２ノードＮＤ2の電位は殆ど変化しないとすれば、駆動トランジスタＴDrvのゲート電極と他方のソース／ドレイン領域との間の電位差Ｖgsは、以下の式（Ａ）のとおりとなる。
【０００８】
Ｖgs≒ＶSig−（ＶOfs−Ｖth）    （Ａ）
【０００９】
その後、［期間−ＴＰ（５）6］において駆動トランジスタＴDrvの移動度μの大小に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の補正（移動度補正処理）を行う。具体的には、駆動トランジスタＴDrvのオン状態を維持したまま、発光制御トランジスタＴEL_Cをオン状態とし、次いで、所定の時間（ｔ0）が経過した後、映像信号書込みトランジスタＴSigをオフ状態とし、第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）を浮遊状態とする。その結果、駆動トランジスタＴDrvの移動度μの値が大きい場合、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶ（電位補正値）は大きくなり、駆動トランジスタＴDrvの移動度μの値が小さい場合、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶ（電位補正値）は小さくなる。ここで、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsは、式（Ａ）から以下の式（Ｂ）のように変形される。尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（５）6］の全時間（ｔ0））は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。
【００１０】
Ｖgs≒ＶSig−（ＶOfs−Ｖth）−ΔＶ    （Ｂ）
【００１１】
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、その後の［期間−ＴＰ（５）7］においては、映像信号書込みトランジスタＴSigがオフ状態となり、第１ノードＮＤ1、即ち、駆動トランジスタＴDrvのゲート電極は浮遊状態となる一方、発光制御トランジスタＴEL_Cはオン状態を維持しており、発光制御トランジスタＴEL_Cの一方のソース／ドレイン領域（以下、便宜上、ドレイン領域と呼ぶ）は、発光部ＥＬＰの発光を制御するための電流供給部（電圧ＶCC、例えば２０ボルト）に接続された状態にある。従って、以上の結果として、第２ノードＮＤ2の電位が上昇し、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴDrvのゲート電極に生じ、第１ノードＮＤ1の電位も上昇する。その結果、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsは、式（Ｂ）の値を保持する。また、発光部ＥＬＰを流れる電流は、駆動トランジスタＴDrvの一方のソース／ドレイン領域（以下、便宜上、ドレイン領域と呼ぶ）からソース領域へと流れるドレイン電流Ｉdsであるので、式（Ｃ）で表すことができる。
【００１２】
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2
＝ｋ・μ・（ＶSig−ＶOfs−ΔＶ）2    （Ｃ）
【００１３】
以上に概要を説明した５Ｔｒ／１Ｃ駆動回路の駆動等についても、後に詳しく説明する。
【００１４】
ところで、従来の有機ＥＬ表示装置は、図１７及び図２に回路の概念図を示すように、
（イ）電流供給部１００、
（ロ）走査回路１０１、
（ハ）映像信号出力回路１０２、
（ニ）発光制御トランジスタ制御回路１０３、
（ホ）第１ノード初期化トランジスタ制御回路１０４、
（ヘ）第２ノード初期化トランジスタ制御回路１０５、
（ト）第１ノード初期化電源１０６、
（チ）第２ノード初期化電源１０７、
（リ）第１の方向にＮ個、第１の方向とは異なる第２の方向（具体的には、第１の方向に直交する方向）にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列された有機ＥＬ素子１０、
（ヌ）走査回路１０１に接続され、第１の方向に延びるＭ本の走査線ＳＣＬ、並びに、
（ル）映像信号出力回路１０２に接続され、第２の方向に延びるＮ本のデータ線ＤＴＬを備えている。
【００１５】
ここで、各有機ＥＬ素子１０は、上述したとおり、５Ｔｒ／１Ｃ駆動回路、及び、発光部ＥＬＰを備えている。また、映像信号書込みトランジスタＴSigの動作は、走査回路１０１に接続された走査線ＳＣＬに印加される電位（映像信号書込みトランジスタ制御信号と呼ぶ）によって規定される。そして、上述した移動度補正処理の始点は、より具体的には、映像信号書込みトランジスタＴSigがオン状態となり、データ線ＤＴＬから映像信号書込みトランジスタＴSigを経由して駆動トランジスタＴDrvのゲート電極に映像信号に相当する電圧ＶSigが印加され、発光制御トランジスタ制御回路１０３から発光制御トランジスタ制御線ＣＬEL_Cを介して入力された発光制御トランジスタ制御信号によって発光制御トランジスタＴEL_Cがオン状態となり、その結果、駆動トランジスタＴDrvが発光制御トランジスタＴEL_Cを介して電流供給部１００と接続されることによって第２ノードＮＤ2の電位が上昇し始めた時点である。一方、移動度補正処理の終点は、映像信号書込みトランジスタＴSigがオフ状態となった時点、即ち、走査線ＳＣＬがローレベルとなり、映像信号書込みトランジスタＴSigのゲート電極に低い電圧が印加された時点である。そして、移動度補正処理の時間長は、例えば、２〜４マイクロ秒と、非常に短い時間である。
【００１６】
【特許文献１】特開２００６−２１５２１３
【発明の開示】
【発明が解決しようとする課題】
【００１７】
ところで、［期間−ＴＰ（５）5］の開始直前にあっては、発光制御トランジスタＴEL_Cはオフ状態であり、且つ、駆動トランジスタＴDrvもオフ状態にあるので、駆動トランジスタＴDrvのドレイン領域の電位とソース領域の電位は等しい。また、［期間−ＴＰ（５）5］にあっても、発光制御トランジスタＴEL_Cはオフ状態であるが故に、駆動トランジスタＴDrvがオン状態になっても、駆動トランジスタＴDrvのドレイン領域の電位とソース領域の電位は等しく、しかも、殆ど変化しない。
【００１８】
次いで、移動度補正処理の開始時、発光制御トランジスタＴEL_Cはオン状態となる。このとき、駆動トランジスタＴDrvのドレイン領域の電位は、電流供給部の電圧ＶCCへと上昇する。そして、この際、これらの電位の下降及び上昇といった現象の重ね合わせに基づき、駆動トランジスタＴDrvのドレイン領域、即ち、発光制御トランジスタＴEL_Cの他方のソース／ドレイン領域（以下、便宜上、ソース領域と呼ぶ）と、ゲート電極との間のカップリングによって、発光制御トランジスタＴEL_Cのゲート電極の電位変化に変動が生じる。
【００１９】
ここで、第１の方向にＮ個、配列された有機ＥＬ素子１０にあっては、各有機ＥＬ素子１０を構成する駆動回路における発光制御トランジスタＴEL_Cのゲート電極は、発光制御トランジスタ制御線ＣＬEL_Cを介して発光制御トランジスタ制御回路１０３に接続されている。従って、発光制御トランジスタ制御回路１０３の近くに位置する有機ＥＬ素子１０における発光制御トランジスタＴEL_Cのゲート電極に印加される発光制御トランジスタ制御信号の波形の立上り部（変化開始部分）と、発光制御トランジスタ制御回路１０３から遠くに位置する有機ＥＬ素子１０における発光制御トランジスタＴEL_Cのゲート電極に印加される発光制御トランジスタ制御信号の波形の立上り部（変化開始部分）との間には、差異が生じる。一般に、発光制御トランジスタ制御回路１０３の近くに位置する有機ＥＬ素子１０における発光制御トランジスタＴEL_Cのゲート電極に印加される発光制御トランジスタ制御信号の波形の立上り部（変化開始部分）はシャープであり、発光制御トランジスタ制御回路１０３から遠くに位置する有機ＥＬ素子１０における発光制御トランジスタＴEL_Cのゲート電極に印加される発光制御トランジスタ制御信号の波形の立上り部（変化開始部分）は鈍っている。尚、発光制御トランジスタＴEL_Cをｎチャネル型としているので、発光制御トランジスタＴEL_Cのゲート電極に印加される発光制御トランジスタ制御信号の波形の立上り部は、ローレベルの状態からハイレベルの状態に変化する部分である。一方、発光制御トランジスタＴEL_Cをｐチャネル型とする場合には、発光制御トランジスタＴEL_Cのゲート電極に印加される発光制御トランジスタ制御信号の波形の立上り部は、ハイレベルの状態からローレベルの状態に変化する部分である。
【００２０】
そして、このような発光制御トランジスタ制御信号の波形の立上り部（変化開始部分）に差異が生じ、しかも、上述したように、発光制御トランジスタＴEL_Cのソース領域とゲート電極との間のカップリングに起因して発光制御トランジスタＴEL_Cのゲート電極の電位変化に変動が生じると、これらの相乗効果によって、移動度補正処理の時間長に大きな変動が生じてしまう。即ち、各有機ＥＬ素子１０に同じ電圧ＶSigが印加されたときであっても、一般に、発光制御トランジスタ制御回路１０３と有機ＥＬ素子１０との位置関係が、「近い」、「中程度」、「遠い」という関係にある場合、移動度補正処理の時間長の変動、更には、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶ（電位補正値）は、発光制御トランジスタＴEL_Cがｎチャネル型である場合には、以下のとおりとなる。
【００２１】
位置関係        移動度補正処理の時間長     ΔＶ
近い            短い                      小
中程度          中程度                    中
遠い            長い                      大
【００２２】
ここで、移動度補正処理の時間長に生じる変動は、全期間ｔ0の１０％〜２０％となることもあり、決して、無視できない変動である。そして、このように移動度補正処理の時間長ｔに変動Δｔが生じる結果、発光制御トランジスタ制御回路１０３の近くに位置する有機ＥＬ素子１０においては、第２ノードＮＤ2の電位上昇量（電位補正値）がΔＶであったものが、発光制御トランジスタ制御回路１０３から遠くに位置する有機ＥＬ素子１０においては、第２ノードＮＤ2の電位上昇量（電位補正値）がΔＶ’（＞ΔＶ）となってしまい、電位補正値に差異が生じる。その結果、同じ電圧ＶSigが入力されたとしても、発光制御トランジスタ制御回路１０３の近くに位置する有機ＥＬ素子１０と、発光制御トランジスタ制御回路１０３から遠くに位置する有機ＥＬ素子１０とでは、上述した式（Ｃ）から、輝度に差異が生じてしまい、輝度差によってシェーディング（グラデーション）が発生する原因となる。
【００２３】
従って、本発明の目的は、発光制御トランジスタ制御回路の近くに位置する有機ＥＬ素子と発光制御トランジスタ制御回路から遠くに位置する有機ＥＬ素子との間で、移動度補正処理の時間長に相違が生じ難い構成、構造、即ち、発光制御トランジスタ制御回路からの位置の遠近に依存すること無く、移動度補正処理の時間長を一定とし得る構成、構造を有する有機エレクトロルミネッセンス素子、及び、係る有機エレクトロルミネッセンス素子から構成された有機エレクトロルミネッセンス表示装置を提供することにある。
【課題を解決するための手段】
【００２４】
上記の目的を達成するための本発明の有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子と呼ぶ）は、駆動回路と、この駆動回路に接続された有機エレクトロルミネッセンス発光部とを備えた有機ＥＬ素子である。
【００２５】
また、上記の目的を達成するための本発明の有機エレクトロルミネッセンス表示装置（以下、有機ＥＬ表示装置と呼ぶ）は、
（ａ）電流供給部、
（ｂ）走査回路、
（ｃ）映像信号出力回路、
（ｄ）発光制御トランジスタ制御回路、
（ｅ）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列された有機エレクトロルミネッセンス素子、
（ｆ）走査回路に接続され、第１の方向に延びるＭ本の走査線、並びに、
（ｇ）映像信号出力回路に接続され、第２の方向に延びるＮ本のデータ線、
を備えた有機ＥＬ表示装置であり、
各有機エレクトロルミネッセンス素子は、駆動回路、及び、この駆動回路に接続された有機エレクトロルミネッセンス発光部を備えている。
【００２６】
そして、本発明の有機ＥＬ素子あるいは有機ＥＬ表示装置において、駆動回路は、
（Ａ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた駆動トランジスタ、
（Ｂ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた映像信号書込みトランジスタ、
（Ｃ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた発光制御トランジスタ、並びに、
（Ｄ）一対の電極を備えたコンデンサ部、
から構成されており、
駆動トランジスタにおいては、
（Ａ−１）他方のソース／ドレイン領域は、有機エレクトロルミネッセンス発光部に備えられたアノード電極に接続され、且つ、コンデンサ部の一方の電極に接続されており、第２ノードを構成し、
（Ａ−２）ゲート電極は、映像信号書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、コンデンサ部の他方の電極に接続されており、第１ノードを構成し、
映像信号書込みトランジスタにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）ゲート電極は、走査線に接続されており、
発光制御トランジスタにおいては、
（Ｃ−１）一方のソース／ドレイン領域は、電流供給部に接続されており、
（Ｃ−２）他方のソース／ドレイン領域は、駆動トランジスタの一方のソース／ドレイン領域に接続されており、
（Ｃ−３）ゲート電極は、発光制御トランジスタ制御回路に接続されており、
駆動回路は、更に、
（Ｅ）固定電源部に一方の電極が接続され、発光制御トランジスタの他方のソース／ドレイン領域に他方の電極が接続された補助容量部、
を備えていることを特徴とする。
【００２７】
本発明の有機ＥＬ素子あるいは有機ＥＬ表示装置にあっては、前記駆動回路は、
（Ｆ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第２ノード初期化トランジスタ、
を更に備え、
第２ノード初期化トランジスタにおいては、
（Ｆ−１）一方のソース／ドレイン領域は、第２ノードの電位を初期化するための電源（第２ノード初期化電源）に接続されており、
（Ｆ−２）他方のソース／ドレイン領域は、第２ノードに接続されており、
（Ｆ−３）ゲート電極は、第２ノード初期化トランジスタ制御回路に接続されている、
構成とすることができる。
【００２８】
更には、本発明の有機ＥＬ素子あるいは有機ＥＬ表示装置の上述した好ましい構成にあっては、前記駆動回路は、
（Ｇ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第１ノード初期化トランジスタ、
を更に備え、
第１ノード初期化トランジスタにおいては、
（Ｇ−１）一方のソース／ドレイン領域は、第１ノードの電位を初期化するための電源（第１ノード初期化電源）に接続されており、
（Ｇ−２）他方のソース／ドレイン領域は、第１ノードに接続されており、
（Ｇ−３）ゲート電極は、第１ノード初期化トランジスタ制御回路に接続されている、
構成とすることができる。
【００２９】
以上に説明した好ましい構成を含む本発明の有機ＥＬ素子あるいは有機ＥＬ表示装置（以下、これらを総称して、単に、本発明と呼ぶ場合がある）において、電流供給部、走査回路、映像信号出力回路、発光制御トランジスタ制御回路、第１ノードの電位を初期化するための電源（第１ノード初期化電源）、第２ノードの電位を初期化するための電源（第２ノード初期化電源）、走査線、データ線、発光制御トランジスタ制御線、第１ノード初期化トランジスタ制御線、第２ノード初期化トランジスタ制御線、有機エレクトロルミネッセンス発光部（以下、単に、発光部と呼ぶ場合がある）の構成、構造は、周知の構成、構造とすることができる。具体的には、発光部は、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等から構成することができる。
【００３０】
駆動回路の詳細は後述するが、上述したとおり、５つのトランジスタと１つのコンデンサ部から構成された駆動回路（５Ｔｒ／１Ｃ駆動回路）、４つのトランジスタと１つのコンデンサ部から構成された駆動回路（４Ｔｒ／１Ｃ駆動回路と呼ぶ）、あるいは又、３つのトランジスタと１つのコンデンサ部から構成された駆動回路（３Ｔｒ／１Ｃ駆動回路と呼ぶ）から構成することができる。
【００３１】
駆動回路を構成するトランジスタとして、ｎチャネル型の薄膜トランジスタ（ＴＦＴ）を挙げることができるが、場合によっては、例えば、映像信号書込みトランジスタや発光制御トランジスタ、第１ノード初期化トランジスタ、第２ノード初期化トランジスタにｐチャネル型の薄膜トランジスタを用いることもできる。更には、シリコン半導体基板に形成された電界効果トランジスタ（例えば、ＭＯＳトランジスタ）から構成することもできる。補助容量部（コンデンサ）は、一方の電極、他方の電極、及び、これらの電極に挟まれた誘電体層（絶縁層）から構成することができる。コンデンサ部も、一方の電極、他方の電極、及び、これらの電極に挟まれた誘電体層（絶縁層）から構成することができる。駆動回路を構成するトランジスタ、コンデンサ部及び補助容量部は、或る平面内に形成され（例えば、支持体上に形成され）、発光部は、例えば、層間絶縁層を介して、駆動回路を構成するトランジスタ、コンデンサ部及び補助容量部の上方に形成されている。また、駆動トランジスタの他方のソース／ドレイン領域は、発光部に備えられたアノード電極に、例えば、コンタクトホールを介して接続されている。補助容量部の一方の電極は、例えば、コンタクトホールを介して電流供給部から延びる配線（電流供給線）あるいは電流供給線の延在部に接続すればよいし、あるいは又、電流供給線の延在部それ自体から構成することもできる。また、補助容量部の他方の電極は、例えば、駆動トランジスタの一方のソース／ドレイン領域と発光制御トランジスタの他方のソース／ドレイン領域との共通領域に接続され、あるいは又、係る共通領域の延在部に接続され、あるいは又、係る共通領域の延在部それ自体から構成されている形態とすることができる。
【００３２】
補助容量部の容量値ｃSubを異ならせた有機ＥＬ表示装置を各種試作して、発光制御トランジスタ制御回路の近くに位置する有機ＥＬ素子と発光制御トランジスタ制御回路から遠くに位置する有機ＥＬ素子との間で、移動度補正処理の時間長に相違が生じる状態を評価することで、最適な補助容量部の容量値ｃSubを決定すればよい。容量値ｃSubとして、限定するものではないが、例えば、５ｆＦ乃至１０ｆＦを挙げることができる。
【発明の効果】
【００３３】
本発明においては、例えば、固定電源部としての電流供給部に一方の電極が接続され、発光制御トランジスタの他方のソース／ドレイン領域に他方の電極が接続された補助容量部を備えている場合を想定すると、発光制御トランジスタの他方のソース／ドレイン領域とゲート電極との間のカップリングに起因した発光制御トランジスタのゲート電極の電位変化の変動を遅らせることができる。即ち、発光制御トランジスタ制御信号が発光制御トランジスタのゲート電極に入力されることによって発光制御トランジスタのゲート電極の電位に変化が生じ始めるが、補助容量部を備えているが故に、この発光制御トランジスタ制御信号の入力によって生じる発光制御トランジスタのゲート電極の電位の変化の方が、発光制御トランジスタの他方のソース／ドレイン領域とゲート電極との間のカップリングに起因した発光制御トランジスタのゲート電極の電位変化よりも十分に早く、係るカップリングに起因した発光制御トランジスタのゲート電極の電位変化を無視することができる。その結果、移動度補正処理の時間長に、発光制御トランジスタの他方のソース／ドレイン領域とゲート電極との間のカップリングに起因して大きな変動が生じてしまうといった現象の発生を確実に抑制することができる。それ故、輝度に差が生じ難く、シェーディング（グラデーション）が発生し難い、高い表示品質を有する有機エレクトロルミネッセンス表示装置を提供することができる。
【発明を実施するための最良の形態】
【００３４】
以下、図面を参照して、実施例に基づき本発明を説明する。
【実施例１】
【００３５】
実施例１は、本発明の有機ＥＬ素子及び有機ＥＬ表示装置に関する。実施例１における３トランジスタ／１コンデンサ部から基本的に構成された駆動回路の等価回路図を図１１に示し、３トランジスタ／１コンデンサ部から基本的に構成された駆動回路の概念図を図１２に示す。
【００３６】
実施例１の有機ＥＬ表示装置は、
（ａ）電流供給部１００、
（ｂ）走査回路１０１、
（ｃ）映像信号出力回路１０２、
（ｄ）発光制御トランジスタ制御回路１０３、
（ｅ）第１の方向にＮ個、第１の方向とは異なる第２の方向（具体的には、第１の方向に直交する方向）にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列された有機ＥＬ素子１０、
（ｆ）走査回路１０１に接続され、第１の方向に延びるＭ本の走査線ＳＣＬ、並びに、
（ｇ）映像信号出力回路１０２に接続され、第２の方向に延びるＮ本のデータ線ＤＴＬ、
を備えている。尚、図１２、あるいは、後述する図２、図７においては、３×３個の有機ＥＬ素子１０を図示しているが、これは、あくまでも例示に過ぎない。
【００３７】
各有機ＥＬ素子１０は、駆動回路、及び、この駆動回路に接続された有機エレクトロルミネッセンス発光部（発光部ＥＬＰ）を備えている。ここで、発光部ＥＬＰは、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等の周知の構成、構造を有する。また、走査線ＳＣＬの一端に走査回路１０１が設けられており、電流供給線ＣＳＬの一端に電流供給部１００が設けられている。電流供給部１００、走査回路１０１、映像信号出力回路１０２、発光制御トランジスタ制御回路１０３、走査線ＳＣＬ、データ線ＤＴＬ、電流供給線ＣＳＬの構成、構造は、周知の構成、構造とすることができる。
【００３８】
実施例１にあっては、駆動回路は、上述したとおり、３つのトランジスタと１つのコンデンサ部Ｃ1から構成された駆動回路（３Ｔｒ／１Ｃ駆動回路）から構成されている。即ち、実施例１の駆動回路は、図１１に示すように、駆動トランジスタＴDrv、映像信号書込みトランジスタＴSig、発光制御トランジスタＴEL_C、及び、一対の電極を備えたコンデンサ部Ｃ1から構成されている。駆動トランジスタＴDrvは、ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた、ｎチャネル型のＴＦＴから成る。また、映像信号書込みトランジスタＴSigも、ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた、ｎチャネル型のＴＦＴから成る。更には、発光制御トランジスタＴEL_Cも、ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた、ｎチャネル型のＴＦＴから成る。尚、映像信号書き込みトランジスタＴSig、発光制御トランジスタＴEL_Cは必ずしもｎチャネル型のＴＦＴである必要はなく、ｐチャネル型のＴＦＴであってもよい。
【００３９】
ここで、駆動トランジスタＴDrvにおいては、
（Ａ−１）他方のソース／ドレイン領域（便宜上、ソース領域と呼ぶ）は、発光部ＥＬＰに備えられたアノード電極に接続され、且つ、コンデンサ部Ｃ1の一方の電極に接続されており、第２ノードＮＤ2を構成し、
（Ａ−２）ゲート電極は、映像信号書込みトランジスタＴSigの他方のソース／ドレイン領域に接続され、且つ、コンデンサ部Ｃ1の他方の電極に接続されており、第１ノードＮＤ1を構成する。
【００４０】
また、映像信号書込みトランジスタＴSigにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、データ線ＤＴＬに接続されており、
（Ｂ−２）ゲート電極は、走査線ＳＣＬに接続されている。
【００４１】
更には、発光制御トランジスタＴEL_Cにおいては、
（Ｃ−１）一方のソース／ドレイン領域（便宜上、ドレイン領域と呼ぶ）は、電流供給部１００に電流供給線ＣＳＬを介して接続されており、
（Ｃ−２）他方のソース／ドレイン領域（便宜上、ソース領域と呼ぶ）は、駆動トランジスタＴDrvの一方のソース／ドレイン領域（便宜上、ドレイン領域と呼ぶ）に接続されており、
（Ｃ−３）ゲート電極は、発光制御トランジスタ制御回路１０３に発光制御トランジスタ制御線ＣＬEL_Cを介して接続されている。
【００４２】
そして、駆動回路は、更に、
（Ｅ）固定電源部（具体的には、例えば電流供給部１００）に一方の電極が接続され、発光制御トランジスタＴEL_Cのソース領域に他方の電極が接続された補助容量部ＣSub、
を備えている。尚、電流供給部１００と別個に固定電源部を設けてもよい。
【００４３】
より具体的には、図１６に一部分の模式的な一部断面図を示すように、駆動回路を構成するトランジスタＴSig，ＴDrv，ＴEL_C及びコンデンサ部Ｃ1、補助容量部ＣSubは支持体上に形成され、発光部ＥＬＰは、例えば、層間絶縁層４０を介して、駆動回路を構成するトランジスタＴSig，ＴDrv，ＴEL_C及びコンデンサ部Ｃ1、補助容量部ＣSubの上方に形成されている。また、駆動トランジスタＴDrvの他方のソース／ドレイン領域は、発光部ＥＬＰに備えられたアノード電極に、コンタクトホールを介して接続されている。尚、図１６においては、駆動トランジスタＴDrvのみを図示する。映像信号書込みトランジスタＴSig，ＴEL_C及び補助容量部ＣSub、あるいは、後述するその他の駆動回路における種々のトランジスタは隠れて見えない。
【００４４】
より具体的には、駆動トランジスタＴDrvは、ゲート電極３１、ゲート絶縁層３２、半導体層３３、半導体層３３に設けられたソース／ドレイン領域３５、及び、ソース／ドレイン領域３５の間の半導体層３３の部分が該当するチャネル形成領域３４から構成されている。一方、コンデンサ部Ｃ1は、他方の電極３６、ゲート絶縁層３２の延在部から構成された誘電体層、及び、一方の電極３７（第２ノードＮＤ2に相当する）から成る。ゲート電極３１、ゲート絶縁層３２の一部、及びコンデンサ部Ｃ1を構成する他方の電極３６は、支持体２０上に形成されている。駆動トランジスタＴDrvの一方のソース／ドレイン領域３５は配線３８に接続され、他方のソース／ドレイン領域３５は一方の電極３７（第２ノードＮＤ2に相当する）に接続されている。駆動トランジスタＴDrv及びコンデンサ部Ｃ1等は、層間絶縁層４０で覆われており、層間絶縁層４０上に、アノード電極５１、正孔輸送層、発光層、電子輸送層、及び、カソード電極５３から成る発光部ＥＬＰが設けられている。尚、図面においては、正孔輸送層、発光層、及び、電子輸送層を１層５２で表した。発光部ＥＬＰが設けられていない層間絶縁層４０の部分の上には、第２層間絶縁層５４が設けられ、第２層間絶縁層５４及びカソード電極５３上には透明な基板２１が配置されており、発光層にて発光した光は、基板２１を通過して、外部に出射される。尚、一方の電極３７（第２ノードＮＤ2）とアノード電極５１とは、層間絶縁層４０に設けられたコンタクトホールによって接続されている。また、カソード電極５３は、第２層間絶縁層５４、層間絶縁層４０に設けられたコンタクトホール５６，５５を介して、ゲート絶縁層３２の延在部上に設けられた配線３９に接続されている。
【００４５】
尚、駆動回路を、４つのトランジスタと１つのコンデンサ部Ｃ1から構成された駆動回路（４Ｔｒ／１Ｃ駆動回路）から構成することもできる。４Ｔｒ／１Ｃ駆動回路の等価回路図を図６に示し、４Ｔｒ／１Ｃ駆動回路の概念図を図７に示す。この４Ｔｒ／１Ｃ駆動回路を備えた有機ＥＬ表示装置は、更に、第２ノード初期化トランジスタ制御回路１０５、及び、第２ノード初期化電源１０７を備えている。そして、この４Ｔｒ／１Ｃ駆動回路は、上述した３Ｔｒ／１Ｃ駆動回路の構成要件に加えて、ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第２ノード初期化トランジスタＴND2を更に備えている。ここで、この第２ノード初期化トランジスタＴND2においては、一方のソース／ドレイン領域は、第２ノードの電位を初期化するための電源（第２ノード初期化電源１０７）に接続されており、他方のソース／ドレイン領域は第２ノードＮＤ2に接続されており、ゲート電極は、第２ノード初期化トランジスタ制御線ＡＺND2を介して第２ノード初期化トランジスタ制御回路１０５に接続されている。
【００４６】
あるいは又、駆動回路を、５つのトランジスタと１つのコンデンサ部Ｃ1から構成された駆動回路（５Ｔｒ／１Ｃ駆動回路）から構成することもできる。５Ｔｒ／１Ｃ駆動回路の等価回路図を図１に示し、５Ｔｒ／１Ｃ駆動回路の概念図を図２に示す。この５Ｔｒ／１Ｃ駆動回路を備えた有機ＥＬ表示装置は、更に、第１ノード初期化トランジスタ制御回路１０４、及び、第１ノード初期化電源１０６を備えている。そして、この５Ｔｒ／１Ｃ駆動回路は、上述した４Ｔｒ／１Ｃ駆動回路の構成要件に加えて、ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第１ノード初期化トランジスタＴND1を更に備えている。ここで、この第１ノード初期化トランジスタＴND1においては、一方のソース／ドレイン領域は、第１ノードの電位を初期化するための電源（第１ノード初期化電源１０６）に接続されており、他方のソース／ドレイン領域は第１ノードＮＤ1に接続されており、ゲート電極は、第１ノード初期化トランジスタ制御線ＡＺND1を介して第１ノード初期化トランジスタ制御回路１０４に接続されている。
【００４７】
以上に説明した変形例を含む実施例１にあっては、固定電源部の一例としての電流供給部１００に電流供給線ＣＳＬを介して一方の電極が接続され、発光制御トランジスタＴEL_Cのソース領域（駆動トランジスタＴDrvのドレイン領域と共通の領域である）に他方の電極が接続された補助容量部ＣSubを備えている。そして、発光制御トランジスタ制御信号が発光制御トランジスタＴEL_Cのゲート電極に入力されることによって発光制御トランジスタＴEL_Cのゲート電極の電位に変化が生じ始める。然るに、補助容量部ＣSubを備えているが故に、この発光制御トランジスタ制御信号の入力によって生じる発光制御トランジスタＴEL_Cのゲート電極の電位の変化の方が、発光制御トランジスタＴEL_Cのソース領域とゲート電極との間のカップリングに起因した発光制御トランジスタＴEL_Cのゲート電極の電位変化よりも十分に早く、係るカップリングに起因した発光制御トランジスタＴEL_Cのゲート電極の電位変化を無視することができる。その結果、移動度補正処理の時間長に、発光制御トランジスタＴEL_Cのソース領域とゲート電極との間のカップリングに起因して大きな変動が生じてしまうといった現象の発生を確実に抑制することができる。
【００４８】
以下、５Ｔｒ／１Ｃ駆動回路、４Ｔｒ／１Ｃ駆動回路、３Ｔｒ／１Ｃ駆動回路、及び、これらの駆動回路を用いた発光部ＥＬＰの駆動方法を説明する。尚、以下の説明においては、補助容量部ＣSubに関する記述、即ち、これらの駆動回路には補助容量部ＣSubが備えられ、あるいは又、設けられているが、その旨の記載は省略した。
【００４９】
有機ＥＬ表示装置は、（Ｎ／３）×Ｍ個の２次元マトリクス状に配列された画素から構成されているが、以下の説明において、１つの画素は、３つの副画素（赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、青色を発光する青色発光副画素）から構成されているとする。また、各画素を構成する有機ＥＬ素子１０は、線順次駆動されるとし、表示フレームレートをＦＲ（回／秒）とする。即ち、第ｍ行目（但し、ｍ＝１，２，３・・・Ｍ）に配列された（Ｎ／３）個の画素（Ｎ個の副画素）のそれぞれを構成する有機ＥＬ素子１０が同時に駆動される。換言すれば、１つの行を構成する各有機ＥＬ素子１０にあっては、その発光／非発光のタイミングは、それらが属する行単位で制御される。尚、１つの行を構成する各画素について映像信号を書き込む処理は、全ての画素について同時に映像信号を書き込む処理（以下、単に、同時書込み処理と呼ぶ場合がある）であってもよいし、各画素毎に順次映像信号を書き込む処理（以下、単に、順次書込み処理と呼ぶ場合がある）であってもよい。いずれの書込み処理とするかは、駆動回路の構成に応じて適宜選択すればよい。
【００５０】
ここで、原則として、第ｍ行目、第ｎ列（但し、ｎ＝１，２，３・・・Ｎ）に位置する画素における１つの副画素を構成する有機ＥＬ素子１０に関する駆動、動作を説明するが、係る副画素あるいは有機ＥＬ素子１０を、以下、第（ｎ，ｍ）番目の副画素あるいは第（ｎ，ｍ）番目の有機ＥＬ素子１０と呼ぶ。そして、第ｍ行目に配列された各有機ＥＬ素子１０の水平走査期間（第ｍ番目の水平走査期間）が終了するまでに、各種の処理（後述する閾値電圧キャンセル処理、書込み処理、移動度補正処理）が行われる。尚、書込み処理は、第ｍ番目の水平走査期間内に行われる必要がある。一方、駆動回路の種類によっては、閾値電圧キャンセル処理や移動度補正処理、これに伴う前処理を第ｍ番目の水平走査期間より先行して行うことができる。
【００５１】
そして、上述した各種の処理が全て終了した後、第ｍ行目に配列された各有機ＥＬ素子１０を構成する発光部を発光させる。尚、上述した各種の処理が全て終了した後、直ちに発光部を発光させてもよいし、所定の期間（例えば、所定の行数分の水平走査期間）が経過した後に発光部を発光させてもよい。この所定の期間は、有機ＥＬ表示装置の仕様や駆動回路の構成等に応じて、適宜設定することができる。尚、以下の説明においては、説明の便宜のため、各種の処理終了後、直ちに発光部を発光させるものとする。そして、第ｍ行目に配列された各有機ＥＬ素子１０を構成する発光部の発光は、第（ｍ＋ｍ’）行目に配列された各有機ＥＬ素子１０の水平走査期間の開始直前まで継続される。ここで、「ｍ’」は、有機ＥＬ表示装置の設計仕様によって決定される。即ち、或る表示フレームの第ｍ行目に配列された各有機ＥＬ素子１０を構成する発光部の発光は、第（ｍ＋ｍ’−１）番目の水平走査期間まで継続される。一方、第（ｍ＋ｍ’）番目の水平走査期間の始期から、次の表示フレームにおける第ｍ番目の水平走査期間内において書込み処理や移動度補正処理が完了するまで、第ｍ行目に配列された各有機ＥＬ素子１０を構成する発光部は、原則として、非発光状態を維持する。上述した非発光状態の期間（以下、単に、非発光期間と呼ぶ場合がある）を設けることにより、アクティブマトリクス駆動に伴う残像ボケが低減され、動画品位をより優れたものとすることができる。但し、各副画素（有機ＥＬ素子１０）の発光状態／非発光状態は、以上に説明した状態に限定するものではない。また、水平走査期間の時間長は、（１／ＦＲ）×（１／Ｍ）秒未満の時間長である。（ｍ＋ｍ’）の値がＭを越える場合、越えた分の水平走査期間は、次の表示フレームにおいて処理される。
【００５２】
１つのトランジスタの有する２つのソース／ドレイン領域において、「一方のソース／ドレイン領域」という用語を、電源部に接続された側のソース／ドレイン領域といった意味において使用する場合がある。また、トランジスタがオン状態にあるとは、ソース／ドレイン領域間にチャネルが形成されている状態を意味する。係るトランジスタの一方のソース／ドレイン領域から他方のソース／ドレイン領域に電流が流れているか否かは問わない。一方、トランジスタがオフ状態にあるとは、ソース／ドレイン領域間にチャネルが形成されていない状態を意味する。また、或るトランジスタのソース／ドレイン領域が他のトランジスタのソース／ドレイン領域に接続されているとは、或るトランジスタのソース／ドレイン領域と他のトランジスタのソース／ドレイン領域とが同じ領域を占めている形態を包含する。更には、ソース／ドレイン領域は、不純物を含有したポリシリコンやアモルファスシリコン等の導電性物質から構成することができるだけでなく、金属、合金、導電性粒子、これらの積層構造、有機材料（導電性高分子）から成る層から構成することができる。また、以下の説明で用いるタイミングチャートにおいて、各期間を示す横軸の長さ（時間長）は模式的なものであり、各期間の時間長の割合を示すものではない。
【００５３】
［５Ｔｒ／１Ｃ駆動回路］
５Ｔｒ／１Ｃ駆動回路の等価回路図を図１に示し、概念図を図２を示し、駆動のタイミングチャートを模式的に図３に示し、各トランジスタのオン／オフ状態等を模式的に図４の（Ａ）〜（Ｄ）及び図５の（Ａ）〜（Ｅ）に示す。尚、駆動の状態を模式的に示す図４、図５、図９、図１０、図１４、図１５において、補助容量部ＣSubの図示を省略した。また、図２においては第１ノード初期化電源１０６、第２ノード初期化電源１０７の図示を省略し、図７においては第２ノード初期化電源１０７の図示を省略した。
【００５４】
この５Ｔｒ／１Ｃ駆動回路は、上述したとおり、映像信号書込みトランジスタＴSig、駆動トランジスタＴDrv、発光制御トランジスタＴEL_C、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2の５つのトランジスタから構成され、更には、１つのコンデンサ部Ｃ1から構成されている。
【００５５】
［発光制御トランジスタＴEL_C］
発光制御トランジスタＴEL_Cの一方のソース／ドレイン領域は、電流供給部１００（電圧ＶCC）に電流供給線ＣＳＬを介して接続され、発光制御トランジスタＴEL_Cの他方のソース／ドレイン領域は、駆動トランジスタＴDrvの一方のソース／ドレイン領域に接続されている。また、発光制御トランジスタＴEL_Cのオン／オフ動作は、発光制御トランジスタＴEL_Cのゲート電極に接続された発光制御トランジスタ制御線ＣＬEL_Cによって制御される。尚、電流供給部１００は、有機ＥＬ素子１０の発光部ＥＬＰに電流を供給し、発光部ＥＬＰの発光を制御するために設けられている。また、発光制御トランジスタ制御線ＣＬEL_Cは、発光制御トランジスタ制御回路１０３に接続されている。
【００５６】
［駆動トランジスタＴDrv］
駆動トランジスタＴDrvの一方のソース／ドレイン領域は、上述のとおり、発光制御トランジスタＴEL_Cの他方のソース／ドレイン領域に接続されている。即ち、駆動トランジスタＴDrvの一方のソース／ドレイン領域は、発光制御トランジスタＴEL_Cを介して、電流供給部１００に接続されている。一方、駆動トランジスタＴDrvの他方のソース／ドレイン領域は、
（１）発光部ＥＬＰのアノード電極、
（２）第２ノード初期化トランジスタＴND2の他方のソース／ドレイン領域、及び、
（３）コンデンサ部Ｃ1の一方の電極、
に接続されており、第２ノードＮＤ2を構成する。また、駆動トランジスタＴDrvのゲート電極は、
（１）映像信号書込みトランジスタＴSigの他方のソース／ドレイン領域、
（２）第１ノード初期化トランジスタＴND1の他方のソース／ドレイン領域、及び、
（３）コンデンサ部Ｃ1の他方の電極、
に接続されており、第１ノードＮＤ1を構成する。
【００５７】
ここで、駆動トランジスタＴDrvは、有機ＥＬ素子１０の発光状態においては、以下の式（１）に従ってドレイン電流Ｉdsを流すように駆動される。有機ＥＬ素子１０の発光状態においては、駆動トランジスタＴDrvの一方のソース／ドレイン領域はドレイン領域として働き、他方のソース／ドレイン領域はソース領域として働く。説明の便宜のため、以下の説明において、駆動トランジスタＴDrvの一方のソース／ドレイン領域を単にドレイン領域と呼び、他方のソース／ドレイン領域を単にソース領域と呼ぶ場合がある。尚、
μ  ：実効的な移動度
Ｌ  ：チャネル長
Ｗ  ：チャネル幅
Ｖgs：ゲート電極とソース領域との間の電位差
Ｖth：閾値電圧
Ｃox：（ゲート絶縁層の比誘電率）×（真空の誘電率）／（ゲート絶縁層の厚さ）
ｋ≡（１／２）・（Ｗ／Ｌ）・Ｃox
とする。
【００５８】
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2    （１）
【００５９】
このドレイン電流Ｉdsが有機ＥＬ素子１０の発光部ＥＬＰを流れることで、有機ＥＬ素子１０の発光部ＥＬＰが発光する。更には、このドレイン電流Ｉdsの値の大小によって、有機ＥＬ素子１０の発光部ＥＬＰにおける発光状態（輝度）が制御される。
【００６０】
［映像信号書込みトランジスタＴSig］
映像信号書込みトランジスタＴSigの他方のソース／ドレイン領域は、上述のとおり、駆動トランジスタＴDrvのゲート電極に接続されている。一方、映像信号書込みトランジスタＴSigの一方のソース／ドレイン領域は、データ線ＤＴＬに接続されている。そして、映像信号出力回路１０２からデータ線ＤＴＬを介して、発光部ＥＬＰにおける輝度を制御するための映像信号（駆動信号、輝度信号）ＶSigが、一方のソース／ドレイン領域に供給される。尚、データ線ＤＴＬを介して、ＶSig以外の種々の信号・電圧（プリチャージ駆動のための信号や各種の基準電圧等）が、一方のソース／ドレイン領域に供給されてもよい。また、映像信号書込みトランジスタＴSigのオン／オフ動作は、映像信号書込みトランジスタＴSigのゲート電極に接続された走査線ＳＣＬによって制御される。
【００６１】
［第１ノード初期化トランジスタＴND1］
第１ノード初期化トランジスタＴND1の他方のソース／ドレイン領域は、上述のとおり、駆動トランジスタＴDrvのゲート電極に接続されている。一方、第１ノード初期化トランジスタＴND1の一方のソース／ドレイン領域には、第１ノードＮＤ1の電位（即ち、駆動トランジスタＴDrvのゲート電極の電位）を初期化するための電圧ＶOfsが第１ノードＮＤ1の電位を初期化するための電源（第１ノード初期化電源１０６）から供給される。また、第１ノード初期化トランジスタＴND1のオン／オフ動作は、第１ノード初期化トランジスタＴND1のゲート電極に接続された第１ノード初期化トランジスタ制御線ＡＺND1によって制御される。第１ノード初期化トランジスタ制御線ＡＺND1は、第１ノード初期化トランジスタ制御回路１０４に接続されている。
【００６２】
［第２ノード初期化トランジスタＴND2］
第２ノード初期化トランジスタＴND2の他方のソース／ドレイン領域は、上述のとおり、駆動トランジスタＴDrvのソース領域に接続されている。一方、第２ノード初期化トランジスタＴND2の一方のソース／ドレイン領域には、第２ノードＮＤ2の電位（即ち、駆動トランジスタＴDrvのソース領域の電位）を初期化するための電圧ＶSSが第２ノードＮＤ2の電位を初期化するための電源（第２ノード初期化電源１０７）から供給される。また、第２ノード初期化トランジスタＴND2のオン／オフ動作は、第２ノード初期化トランジスタＴND2のゲート電極に接続された第２ノード初期化トランジスタ制御線ＡＺND2によって制御される。第２ノード初期化トランジスタ制御線ＡＺND2は、第２ノード初期化トランジスタ制御回路１０５に接続されている。
【００６３】
［発光部ＥＬＰ］
発光部ＥＬＰのアノード電極は、上述のとおり、駆動トランジスタＴDrvのソース領域に接続されている。一方、発光部ＥＬＰのカソード電極には、電圧ＶCatが印加される。発光部ＥＬＰの寄生容量を符号ＣELで表す。また、発光部ＥＬＰの発光に必要とされる閾値電圧をＶth-ELとする。即ち、発光部ＥＬＰのアノード電極とカソード電極との間にＶth-EL以上の電圧が印加されると、発光部ＥＬＰは発光する。
【００６４】
以下の説明において、電圧あるいは電位の値を以下のとおりとするが、これは、あくまでも説明のための値であり、これらの値に限定されるものではない。
【００６５】
ＶSig  ：発光部ＥＬＰにおける輝度を制御するための映像信号
・・・０ボルト〜１０ボルト
ＶCC   ：発光部ＥＬＰの発光を制御するための電流供給部の電圧
・・・２０ボルト
ＶOfs  ：駆動トランジスタＴDrvのゲート電極の電位（第１ノードＮＤ1の電位）を初期化するための電圧
・・・０ボルト
ＶSS   ：駆動トランジスタＴDrvのソース領域の電位（第２ノードＮＤ2の電位）を初期化するための電圧
・・・−１０ボルト
Ｖth   ：駆動トランジスタＴDrvの閾値電圧
・・・３ボルト
ＶCat  ：発光部ＥＬＰのカソード電極に印加される電圧
・・・０ボルト
Ｖth-EL：発光部ＥＬＰの閾値電圧
・・・３ボルト
【００６６】
以下、５Ｔｒ／１Ｃ駆動回路の動作説明を行う。尚、上述したように、各種の処理（閾値電圧キャンセル処理、書込み処理、移動度補正処理）が全て完了した後、直ちに発光状態が始まるものとして説明するが、これに限るものではない。後述する４Ｔｒ／１Ｃ駆動回路、３Ｔｒ／１Ｃ駆動回路の説明においても同様である。
【００６７】
［期間−ＴＰ（５）-1］（図４の（Ａ）参照）
この［期間−ＴＰ（５）-1］は、例えば、前の表示フレームにおける動作であり、前回の各種の処理完了後に第（ｎ，ｍ）番目の有機ＥＬ素子１０が発光状態にある期間である。即ち、第（ｎ，ｍ）番目の副画素を構成する有機ＥＬ素子１０における発光部ＥＬＰには、後述する式（５）に基づくドレイン電流Ｉ’dsが流れており、第（ｎ，ｍ）番目の副画素を構成する有機ＥＬ素子１０の輝度は、係るドレイン電流Ｉ’dsに対応した値である。ここで、映像信号書込みトランジスタＴSig、第１ノード初期化トランジスタＴND1及び第２ノード初期化トランジスタＴND2はオフ状態であり、発光制御トランジスタＴEL_C及び駆動トランジスタＴDrvはオン状態である。第（ｎ，ｍ）番目の有機ＥＬ素子１０の発光状態は、第（ｍ＋ｍ’）行目に配列された有機ＥＬ素子１０の水平走査期間の開始直前まで継続される。
【００６８】
図３に示す［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］は、前回の各種の処理完了後の発光状態が終了した後から、次の書込み処理が行われる直前までの動作期間である。即ち、この［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］は、例えば、前の表示フレームにおける第（ｍ＋ｍ’）番目の水平走査期間の始期から、現表示フレームにおける第（ｍ−１）番目の水平走査期間の終期までの或る時間長さの期間である。尚、［期間−ＴＰ（５）1］〜［期間−ＴＰ（５）4］を、現表示フレームにおける第ｍ番目の水平走査期間内に含む構成とすることもできる。
【００６９】
そして、この［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］において、第（ｎ，ｍ）番目の有機ＥＬ素子１０は、原則として、非発光状態にある。即ち、［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）1］、［期間−ＴＰ（５）3］〜［期間−ＴＰ（５）4］においては、発光制御トランジスタＴEL_Cはオフ状態であるので、有機ＥＬ素子１０は発光しない。尚、［期間−ＴＰ（５）2］においては、発光制御トランジスタＴEL_Cはオン状態となる。しかし、この期間においては後述する閾値電圧キャンセル処理が行われている。閾値電圧キャンセル処理の説明において詳しく述べるが、後述する式（２）を満たすことを前提とすれば、有機ＥＬ素子１０が発光することはない。
【００７０】
以下、［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］の各期間について、先ず、説明する。尚、［期間−ＴＰ（５）1］の始期や、［期間−ＴＰ（５）1］〜［期間−ＴＰ（５）4］の各期間の長さは、有機ＥＬ表示装置の設計に応じて適宜設定すればよい。
【００７１】
［期間−ＴＰ（５）0］
上述したように、この［期間−ＴＰ（５）0］において、第（ｎ，ｍ）番目の有機ＥＬ素子１０は、非発光状態にある。映像信号書込みトランジスタＴSig、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2はオフ状態である。また、［期間−ＴＰ（５）-1］から［期間−ＴＰ（５）0］に移る時点で、発光制御トランジスタＴEL_Cがオフ状態となるが故に、第２ノードＮＤ2（駆動トランジスタＴDrvのソース領域あるいは発光部ＥＬＰのアノード電極）の電位は、（Ｖth-EL＋ＶCat）まで低下し、発光部ＥＬＰは非発光状態となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）の電位も低下する。
【００７２】
［期間−ＴＰ（５）1］（図４の（Ｂ）及び（Ｃ）参照）
この［期間−ＴＰ（５）1］において、後述する閾値電圧キャンセル処理を行うための前処理が行われる。即ち、［期間−ＴＰ（５）1］の開始時、第１ノード初期化トランジスタ制御回路１０４及び第２ノード初期化トランジスタ制御回路１０５の動作に基づき第１ノード初期化トランジスタ制御線ＡＺND1及び第２ノード初期化トランジスタ制御線ＡＺND2をハイレベルとすることによって、第１ノード初期化トランジスタＴND1及び第２ノード初期化トランジスタＴND2をオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶOfs（例えば、０ボルト）となる。一方、第２ノードＮＤ2の電位は、ＶSS（例えば、−１０ボルト）となる。そして、この［期間−ＴＰ（５）1］の完了以前において、第２ノード初期化トランジスタ制御回路１０５の動作に基づき第２ノード初期化トランジスタ制御線ＡＺND2をローレベルとすることによって、第２ノード初期化トランジスタＴND2をオフ状態とする。尚、第１ノード初期化トランジスタＴND1のオン状態及び第２ノード初期化トランジスタＴND2を同時にオン状態としてもよいし、第１ノード初期化トランジスタＴND1を先にオン状態としてもよいし、第２ノード初期化トランジスタＴND2を先にオン状態としてもよい。
【００７３】
以上の処理により、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶth以上となり、駆動トランジスタＴDrvはオン状態となる。
【００７４】
［期間−ＴＰ（５）2］（図４の（Ｄ）参照）
次に、閾値電圧キャンセル処理が行われる。即ち、第１ノード初期化トランジスタＴND1のオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき発光制御トランジスタ制御線ＣＬEL_Cをハイレベルとすることによって、発光制御トランジスタＴEL_Cをオン状態とする。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs＝０ボルトを維持）、第１ノードＮＤ1の電位から駆動トランジスタＴDrvの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位は上昇する。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs−Ｖth＝−３ボルト＞ＶSS）に近づき、最終的に（ＶOfs−Ｖth）となる。ここで、以下の式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。尚、定性的には、閾値電圧キャンセル処理において、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差（換言すれば、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差）が駆動トランジスタＴDrvの閾値電圧Ｖthに近づく程度は、閾値電圧キャンセル処理の時間により左右される。従って、例えば閾値電圧キャンセル処理の時間を充分長く確保した場合には、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差は駆動トランジスタＴDrvの閾値電圧Ｖthに達し、駆動トランジスタＴDrvはオフ状態となる。一方、例えば閾値電圧キャンセル処理の時間を短く設定した場合には、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が駆動トランジスタＴDrvの閾値電圧Ｖthより大きく、駆動トランジスタＴDrvはオフ状態とはならない場合がある。即ち、閾値電圧キャンセル処理の結果として、必ずしも駆動トランジスタＴDrvがオフ状態となることを要しない。
【００７５】
（ＶOfs−Ｖth）＜（Ｖth-EL＋ＶCat）    （２）
【００７６】
この［期間−ＴＰ（５）2］にあっては、第２ノードＮＤ2の電位は、例えば、最終的に、（ＶOfs−Ｖth）となる。即ち、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存して、第２ノードＮＤ2の電位は決定される。云い換えれば、発光部ＥＬＰの閾値電圧Ｖth-ELには依存しない。
【００７７】
［期間−ＴＰ（５）3］（図５の（Ａ）参照）
その後、第１ノード初期化トランジスタＴND1のオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき発光制御トランジスタ制御線ＣＬEL_Cをローレベルとすることによって、発光制御トランジスタＴEL_Cをオフ状態とする。その結果、第１ノードＮＤ1の電位は変化せず（ＶOfs＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位も変化せず、（ＶOfs−Ｖth＝−３ボルト）を保持する。
【００７８】
［期間−ＴＰ（５）4］（図５の（Ｂ）参照）
次いで、第１ノード初期化トランジスタ制御回路１０４の動作に基づき第１ノード初期化トランジスタ制御線ＡＺND1をローレベルとすることによって、第１ノード初期化トランジスタＴND1をオフ状態とする。第１ノードＮＤ1及び第２ノードＮＤ2の電位は、実質上、変化しない（実際には、寄生容量等の静電結合により電位変化が生じ得るが、通常、これらは無視することができる）。
【００７９】
次いで、［期間−ＴＰ（５）5］〜［期間−ＴＰ（５）7］の各期間について説明する。尚、後述するように、［期間−ＴＰ（５）5］において書込み処理が行われ、［期間−ＴＰ（５）6］において移動度補正処理が行われる。上述したように、これらの処理は、第ｍ番目の水平走査期間内に行われる必要がある。説明の便宜のため、［期間−ＴＰ（５）5］の始期と［期間−ＴＰ（５）6］の終期とは、それぞれ、第ｍ番目の水平走査期間の始期と終期とに一致するものとして説明する。
【００８０】
［期間−ＴＰ（５）5］（図５の（Ｃ）参照）
その後、駆動トランジスタＴDrvに対する書込み処理を実行する。具体的には、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための映像信号（駆動信号、輝度信号）ＶSigとし、次いで、走査回路１０１の動作に基づき走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶSigへと上昇する。
【００８１】
ここで、コンデンサ部Ｃ1の容量は値ｃ1であり、発光部ＥＬＰの寄生容量ＣELの容量は値ｃELである。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の寄生容量の値をｃgsとする。駆動トランジスタＴDrvのゲート電極の電位がＶOfsからＶSig（＞ＶOfs）に変化したとき、コンデンサ部Ｃ1の両端の電位（第１ノードＮＤ1及び第２ノードＮＤ2の電位）は、原則として、変化する。即ち、駆動トランジスタＴDrvのゲート電極の電位（＝第１ノードＮＤ1の電位）の変化分（ＶSig−ＶOfs）に基づく電荷が、コンデンサ部Ｃ1、発光部ＥＬＰの寄生容量ＣEL、駆動トランジスタＴDrvのゲート電極とソース領域との間の寄生容量に振り分けられる。然るに、通常、値ｃELは、値ｃ1及び値ｃgsと比較して十分に大きな値である。従って、駆動トランジスタＴDrvのゲート電極の電位の変化分（ＶSig−ＶOfs）に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の変化は小さい。そこで、説明の便宜のため、特段の必要がある場合を除き、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化は考慮せずに説明を行う。他の駆動回路においても同様である。尚、図示した駆動のタイミングチャートも、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮せずに示した。駆動トランジスタＴDrvのゲート電極（第１ノードＮＤ1）の電位をＶg、駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位をＶsとしたとき、Ｖgの値、Ｖsの値は以下のとおりとなる。それ故、第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsは、以下の式（３）で表すことができる。
【００８２】
Ｖg ＝ＶSig
Ｖs ≒ＶOfs−Ｖth
Ｖgs≒ＶSig−（ＶOfs−Ｖth）      （３）
【００８３】
即ち、駆動トランジスタＴDrvに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSig、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【００８４】
［期間−ＴＰ（５）6］（図５の（Ｄ）参照）
その後、駆動トランジスタＴDrvの移動度μの大小に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の補正（移動度補正処理）を行う。
【００８５】
一般に、駆動トランジスタＴDrvをポリシリコン薄膜トランジスタ等から作製した場合、トランジスタ間で移動度μにばらつきが生じることは避け難い。従って、移動度μに差異がある複数の駆動トランジスタＴDrvのゲート電極に同じ値の映像信号ＶSigを印加したとしても、移動度μの大きい駆動トランジスタＴDrvを流れるドレイン電流Ｉdsと、移動度μの小さい駆動トランジスタＴDrvを流れるドレイン電流Ｉdsとの間に、差異が生じてしまう。そして、このような差異が生じると、有機ＥＬ表示装置の画面の均一的（ユニフォーミティ）が損なわれてしまう。
【００８６】
従って、具体的には、駆動トランジスタＴDrvのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき発光制御トランジスタ制御線ＣＬEL_Cをハイレベルとすることによって、発光制御トランジスタＴEL_Cをオン状態とし、次いで、所定の時間（ｔ0）が経過した後、走査回路１０１の動作に基づき走査線ＳＣＬをローレベルとすることによって、映像信号書込みトランジスタＴSigをオフ状態とし、第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）を浮遊状態とする。そして、以上の結果、駆動トランジスタＴDrvの移動度μの値が大きい場合、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶ（電位補正値）は大きくなり、駆動トランジスタＴDrvの移動度μの値が小さい場合、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶ（電位補正値）は小さくなる。ここで、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsは、式（３）から以下の式（４）のように変形される。
【００８７】
Ｖgs≒ＶSig−（ＶOfs−Ｖth）−ΔＶ      （４）
【００８８】
尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（５）6］の全時間ｔ0）は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。また、このときの駆動トランジスタＴDrvのソース領域における電位（ＶOfs−Ｖth＋ΔＶ）が以下の式（２’）を満足するように、［期間−ＴＰ（５）6］の全時間ｔ0は決定されている。そして、これによって、［期間−ＴＰ（５）6］において、発光部ＥＬＰが発光することはない。更には、この移動度補正処理によって、係数ｋ（≡（１／２）・（Ｗ／Ｌ）・Ｃox）のばらつきの補正も同時に行われる。
【００８９】
（ＶOfs−Ｖth＋ΔＶ）＜（Ｖth-EL＋ＶCat）    （２’）
【００９０】
［期間−ＴＰ（５）7］（図５の（Ｅ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。ところで、走査回路１０１の動作に基づき走査線ＳＣＬがローレベルとなる結果、映像信号書込みトランジスタＴSigがオフ状態となり、第１ノードＮＤ1、即ち、駆動トランジスタＴDrvのゲート電極は浮遊状態となる。一方、発光制御トランジスタＴEL_Cはオン状態を維持しており、発光制御トランジスタＴEL_Cのドレイン領域は、発光部ＥＬＰの発光を制御するための電流供給部１００（電圧ＶCC、例えば２０ボルト）に接続された状態にある。従って、以上の結果として、第２ノードＮＤ2の電位は上昇する。
【００９１】
ここで、上述したとおり、駆動トランジスタＴDrvのゲート電極は浮遊状態にあり、しかも、コンデンサ部Ｃ1が存在するが故に、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴDrvのゲート電極に生じ、第１ノードＮＤ1の電位も上昇する。その結果、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsは、式（４）の値を保持する。
【００９２】
また、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、駆動トランジスタＴDrvのドレイン領域からソース領域へと流れるドレイン電流Ｉdsであるので、式（１）で表すことができる。ここで、式（１）と式（４）から、式（１）は、以下の式（５）のように変形することができる。
【００９３】
Ｉds＝ｋ・μ・（ＶSig−ＶOfs−ΔＶ）2    （５）
【００９４】
従って、発光部ＥＬＰを流れる電流Ｉdsは、例えば、ＶOfsを０ボルトに設定したとした場合、発光部ＥＬＰにおける輝度を制御するための映像信号（駆動信号、輝度信号）ＶSigの値から、駆動トランジスタＴDrvの移動度μに起因した第２ノードＮＤ2（駆動トランジスタＴDrvのソース領域）における電位補正値ΔＶの値を減じた値の２乗に比例する。云い換えれば、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴDrvの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴDrvの閾値電圧Ｖthの影響を受けない。そして、第（ｎ，ｍ）番目の有機ＥＬ素子１０の輝度は、係る電流Ｉdsに対応した値である。
【００９５】
しかも、移動度μの大きな駆動トランジスタＴDrvほど、電位補正値ΔＶが大きくなるので、式（４）の左辺のＶgsの値が小さくなる。従って、式（５）において、移動度μの値が大きくとも、（ＶSig−ＶOfs−ΔＶ）2の値が小さくなる結果、ドレイン電流Ｉdsを補正することができる。即ち、移動度μの異なる駆動トランジスタＴDrvにおいても、映像信号ＶSigの値が同じであれば、ドレイン電流Ｉdsが略同じとなる結果、発光部ＥＬＰを流れ、発光部ＥＬＰの輝度を制御する電流Ｉdsが均一化される。即ち、移動度μのばらつき（更には、ｋのばらつき）に起因する発光部の輝度のばらつきを補正することができる。
【００９６】
発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（５）-1］の終わりに相当する。
【００９７】
以上によって、有機ＥＬ素子１０［第（ｎ，ｍ）番目の副画素（有機ＥＬ素子１０）］の発光の動作が完了する。
【００９８】
上述したように、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（５）6］の全時間ｔ0は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。しかしながら、実施例１にて説明したとおり、実際の［期間−ＴＰ（５）6］の時間ｔは、発光制御トランジスタＴEL_Cのソース領域とゲート電極とのカップリングに起因して変動し得る。然るに、実施例１にて説明したとおり、補助容量部ＣSubを備えることで、発光制御トランジスタＴEL_Cのソース領域とゲート電極とのカップリングに起因した実際の［期間−ＴＰ（５）6］の時間ｔの変動発生を抑制することができる。そして、その結果、シェーディング（グラデーション）の発生を確実に防止することができる。以下に説明する４Ｔｒ／１Ｃ駆動回路、及び、３Ｔｒ／１Ｃ駆動回路においても、同様である。
【００９９】
次に、４Ｔｒ／１Ｃ駆動回路に関する説明を行う。
【０１００】
［４Ｔｒ／１Ｃ駆動回路］
４Ｔｒ／１Ｃ駆動回路の等価回路図を図６に示し、概念図を図７を示し、駆動のタイミングチャートを模式的に図８に示し、各トランジスタのオン／オフ状態等を模式的に図９の（Ａ）〜（Ｄ）及び図１０の（Ａ）〜（Ｄ）に示す。
【０１０１】
この４Ｔｒ／１Ｃ駆動回路においては、前述した５Ｔｒ／１Ｃ駆動回路から、第１ノード初期化トランジスタＴND1が省略されている。即ち、この４Ｔｒ／１Ｃ駆動回路は、映像信号書込みトランジスタＴSig、駆動トランジスタＴDrv、発光制御トランジスタＴEL_C、第２ノード初期化トランジスタＴND2の４つのトランジスタから構成され、更には、１つのコンデンサ部Ｃ1から構成されている。
【０１０２】
［発光制御トランジスタＴEL_C］
発光制御トランジスタＴEL_Cの構成は、５Ｔｒ／１Ｃ駆動回路において説明した発光制御トランジスタＴEL_Cの構成と同じであるので、詳細な説明は省略する。
【０１０３】
［駆動トランジスタＴDrv］
駆動トランジスタＴDrvの構成は、５Ｔｒ／１Ｃ駆動回路において説明した駆動トランジスタＴDrvの構成と同じであるので、詳細な説明は省略する。
【０１０４】
［第２ノード初期化トランジスタＴND2］
第２ノード初期化トランジスタＴND2の構成は、５Ｔｒ／１Ｃ駆動回路において説明した第２ノード初期化トランジスタＴND2の構成と同じであるので、詳細な説明は省略する。
【０１０５】
［映像信号書込みトランジスタＴSig］
映像信号書込みトランジスタＴSigの構成は、５Ｔｒ／１Ｃ駆動回路において説明した映像信号書込みトランジスタＴSigの構成と同じであるので、詳細な説明は省略する。但し、映像信号書込みトランジスタＴSigの一方のソース／ドレイン領域は、データ線ＤＴＬに接続されているが、映像信号出力回路１０２から、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigだけでなく、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsも供給される。この点が、５Ｔｒ／１Ｃ駆動回路において説明した映像信号書込みトランジスタＴSigの動作と相違している。尚、映像信号出力回路１０２から、データ線ＤＴＬを介して、ＶSigやＶOfs以外の信号・電圧（例えば、プリチャージ駆動のための信号）が、一方のソース／ドレイン領域に供給されてもよい。
【０１０６】
［発光部ＥＬＰ］
発光部ＥＬＰの構成は、５Ｔｒ／１Ｃ駆動回路において説明した発光部ＥＬＰの構成と同じであるので、詳細な説明は省略する。
【０１０７】
以下、４Ｔｒ／１Ｃ駆動回路の動作説明を行う。
【０１０８】
［期間−ＴＰ（４）-1］（図９の（Ａ）参照）
この［期間−ＴＰ（４）-1］は、例えば、前の表示フレームにおける動作であり、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）-1］と同じ動作である。
【０１０９】
図８に示す［期間−ＴＰ（４）0］〜［期間−ＴＰ（４）4］は、図３に示す［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］に対応する期間であり、次の書込み処理が行われる直前までの動作期間である。そして、５Ｔｒ／１Ｃ駆動回路と同様に、［期間−ＴＰ（４）0］〜［期間−ＴＰ（４）4］において、第（ｎ，ｍ）番目の有機ＥＬ素子１０は、原則として、非発光状態にある。但し、４Ｔｒ／１Ｃ駆動回路の動作においては、図８に示す［期間−ＴＰ（４）5］〜［期間−ＴＰ（４）6］の他、［期間−ＴＰ（４）2］〜［期間−ＴＰ（４）4］も第ｍ番目の水平走査期間に包含される点が、５Ｔｒ／１Ｃ駆動回路の動作とは異なる。尚、説明の便宜のため、［期間−ＴＰ（４）2］の始期、及び、［期間−ＴＰ（４）6］の終期は、それぞれ、第ｍ番目の水平走査期間の始期、及び、終期に一致するものとして説明する。
【０１１０】
以下、［期間−ＴＰ（４）0］〜［期間−ＴＰ（４）4］の各期間について、説明する。尚、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、［期間−ＴＰ（４）1］の始期や、［期間−ＴＰ（４）1］〜［期間−ＴＰ（４）4］の各期間の長さは、有機ＥＬ表示装置の設計に応じて適宜設定すればよい。
【０１１１】
［期間−ＴＰ（４）0］
この［期間−ＴＰ（４）0］は、例えば、前の表示フレームから現表示フレームにおける動作であり、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）0］と、実質的に同じ動作である。
【０１１２】
［期間−ＴＰ（４）1］（図９の（Ｂ）参照）
この［期間−ＴＰ（４）1］は、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）1］に相当する。この［期間−ＴＰ（４）1］において、後述する閾値電圧キャンセル処理を行うための前処理が行われる。［期間−ＴＰ（４）1］の開始時、第２ノード初期化トランジスタ制御回路１０５の動作に基づき第２ノード初期化トランジスタ制御線ＡＺND2をハイレベルとすることによって、第２ノード初期化トランジスタＴND2をオン状態とする。その結果、第２ノードＮＤ2の電位は、ＶSS（例えば、−１０ボルト）となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）の電位も低下する。尚、［期間−ＴＰ（４）1］における第１ノードＮＤ1の電位は、［期間−ＴＰ（４）-1］における第１ノードＮＤ1の電位（前フレームのＶSigの値に応じて定まる）により左右されるので、一定の値をとるものではない。
【０１１３】
［期間−ＴＰ（４）2］（図９の（Ｃ）参照）
その後、映像信号出力回路１０２の動作に基づきデータ線ＤＴＬの電位をＶOfsとし、走査回路１０１の動作に基づき走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶOfs（例えば、０ボルト）となる。第２ノードＮＤ2の電位はＶSS（例えば、−１０ボルト）を保持する。その後、第２ノード初期化トランジスタ制御回路１０５の動作に基づき第２ノード初期化トランジスタ制御線ＡＺND2をローレベルとすることによって、第２ノード初期化トランジスタＴND2をオフ状態とする。
【０１１４】
尚、［期間−ＴＰ（４）1］の開始と同時に、あるいは、［期間−ＴＰ（４）1］の途中で、映像信号書込みトランジスタＴSigをオン状態としてもよい。
【０１１５】
以上の処理により、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶth以上となり、駆動トランジスタＴDrvはオン状態となる。
【０１１６】
［期間−ＴＰ（４）3］（図９の（Ｄ）参照）
次に、閾値電圧キャンセル処理が行われる。即ち、映像信号書込みトランジスタＴSigのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき発光制御トランジスタ制御線ＣＬEL_Cをハイレベルとすることによって、発光制御トランジスタＴEL_Cをオン状態とする。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs＝０ボルトを維持）、第１ノードＮＤ1の電位から駆動トランジスタＴDrvの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位は上昇する。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs−Ｖth＝−３ボルト）に近づき、最終的に（ＶOfs−Ｖth）となる。ここで、上述した式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。
【０１１７】
この［期間−ＴＰ（４）3］にあっては、第２ノードＮＤ2の電位は、例えば、最終的に、（ＶOfs−Ｖth）となる。即ち、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存して、第２ノードＮＤ2の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１１８】
［期間−ＴＰ（４）4］（図１０の（Ａ）参照）
その後、映像信号書込みトランジスタＴSigのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき発光制御トランジスタ制御線ＣＬEL_Cをローレベルとすることによって、発光制御トランジスタＴEL_Cをオフ状態とする。その結果、第１ノードＮＤ1の電位は変化せず（ＶOfs＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位も、実質上、変化せず（実際には、寄生容量等の静電結合により電位変化が生じ得るが、通常、これらは無視することができる）、（ＶOfs−Ｖth＝−３ボルト）を保持する。
【０１１９】
次いで、［期間−ＴＰ（４）5］〜［期間−ＴＰ（４）7］の各期間について説明する。これらの期間は、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）5］〜［期間−ＴＰ（５）7］と、実質的に同じ動作である。
【０１２０】
［期間−ＴＰ（４）5］（図１０の（Ｂ）参照）
次に、駆動トランジスタＴDrvに対する書込み処理を実行する。具体的には、映像信号書込みトランジスタＴSigのオン状態を維持し、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、映像信号出力回路１０２の動作に基づきデータ線ＤＴＬの電位を、ＶOfsから、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigに切り替える。その結果、第１ノードＮＤ1の電位は、ＶSigへと上昇する。尚、映像信号書込みトランジスタＴSigを、一旦、オフ状態とし、映像信号書込みトランジスタＴSig、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、映像信号出力回路１０２の動作に基づきデータ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigに変更し、その後、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態としてもよい。
【０１２１】
これによって、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsとして、式（３）で説明した値を得ることができる。
【０１２２】
即ち、４Ｔｒ／１Ｃ駆動回路においても、駆動トランジスタＴDrvに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSig、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１２３】
［期間−ＴＰ（４）6］（図１０の（Ｃ）参照）
その後、駆動トランジスタＴDrvの移動度μの大小に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の補正（移動度補正処理）を行う。具体的には、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）6］と同じ動作を行えばよい。尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（４）6］の全時間ｔ0）は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。
【０１２４】
［期間−ＴＰ（４）7］（図１０の（Ｄ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）7］と同じ処理がなされ、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、前述した式（５）にて得ることができるので、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴDrvの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴDrvの閾値電圧Ｖthの影響を受けない。加えて、駆動トランジスタＴDrvにおける移動度μのばらつきに起因したドレイン電流Ｉdsのばらつき発生を抑制することができる。
【０１２５】
そして、発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（４）-1］の終わりに相当する。
【０１２６】
以上によって、有機ＥＬ素子１０［第（ｎ，ｍ）番目の副画素（有機ＥＬ素子１０）］の発光の動作が完了する。
【０１２７】
次に、３Ｔｒ／１Ｃ駆動回路に関する説明を行う。
【０１２８】
［３Ｔｒ／１Ｃ駆動回路］
３Ｔｒ／１Ｃ駆動回路の等価回路図を図１１に示し、概念図を図１２を示し、駆動のタイミングチャートを模式的に図１３に示し、各トランジスタのオン／オフ状態等を模式的に図１４の（Ａ）〜（Ｄ）及び図１５の（Ａ）〜（Ｅ）に示す。
【０１２９】
この３Ｔｒ／１Ｃ駆動回路においては、前述した５Ｔｒ／１Ｃ駆動回路から、第１ノード初期化トランジスタＴND1、及び、第２ノード初期化トランジスタＴND2の２つのトランジスタが省略されている。即ち、この３Ｔｒ／１Ｃ駆動回路は、映像信号書込みトランジスタＴSig、発光制御トランジスタＴEL_C、及び、駆動トランジスタＴDrvの３つのトランジスタから構成され、更には、１つのコンデンサ部Ｃ1から構成されている。
【０１３０】
［発光制御トランジスタＴEL_C］
発光制御トランジスタＴEL_Cの構成は、５Ｔｒ／１Ｃ駆動回路において説明した発光制御トランジスタＴEL_Cの構成と同じであるので、詳細な説明は省略する。
【０１３１】
［駆動トランジスタＴDrv］
駆動トランジスタＴDrvの構成は、５Ｔｒ／１Ｃ駆動回路において説明した駆動トランジスタＴDrvの構成と同じであるので、詳細な説明は省略する。
【０１３２】
［映像信号書込みトランジスタＴSig］
映像信号書込みトランジスタＴSigの構成は、５Ｔｒ／１Ｃ駆動回路において説明した映像信号書込みトランジスタＴSigの構成と同じであるので、詳細な説明は省略する。但し、映像信号書込みトランジスタＴSigの一方のソース／ドレイン領域は、データ線ＤＴＬに接続されているが、映像信号出力回路１０２から、発光部ＥＬＰにおける輝度を制御するための映像信号駆（駆動信号、輝度信号）ＶSigだけでなく、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-H及び電圧ＶOfs-Lも供給される。この点が、５Ｔｒ／１Ｃ駆動回路において説明した映像信号書込みトランジスタＴSigの動作と相違している。尚、映像信号出力回路１０２から、データ線ＤＴＬを介して、ＶSigやＶOfs-H／ＶOfs-L以外の信号・電圧（例えば、プリチャージ駆動のための信号）が、一方のソース／ドレイン領域に供給されてもよい。電圧ＶOfs-H及び電圧ＶOfs-Lの値として、限定するものではないが、例えば、
ＶOfs-H＝約３０ボルト
ＶOfs-L＝約０ボルト
を例示することができる。
【０１３３】
［ＣELとＣ1の値の関係］
後述するように、３Ｔｒ／１Ｃ駆動回路においては、データ線ＤＴＬを利用して第２ノードＮＤ2の電位を変化させる必要がある。上述した５Ｔｒ／１Ｃ駆動回路や４Ｔｒ／１Ｃの駆動回路においては、値ｃELは、値ｃ1及び値ｃgsと比較して十分に大きな値であるとし、駆動トランジスタＴDrvのゲート電極の電位の変化分（ＶSig−ＶOfs）に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の変化を考慮せずに説明を行った。一方、３Ｔｒ／１Ｃ駆動回路においては、値ｃ1を、設計上、他の駆動回路よりも大きい値（例えば、値ｃ1を値ｃELの約１／４〜１／３程度）に設定する。従って、他の駆動回路よりも、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化の程度は大きい。このため、３Ｔｒ／１Ｃの説明においては、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮して説明を行う。尚、図示した駆動のタイミングチャートも、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮して示した。
【０１３４】
［発光部ＥＬＰ］
発光部ＥＬＰの構成は、５Ｔｒ／１Ｃ駆動回路において説明した発光部ＥＬＰの構成と同じであるので、詳細な説明は省略する。
【０１３５】
以下、３Ｔｒ／１Ｃ駆動回路の動作説明を行う。
【０１３６】
［期間−ＴＰ（３）-1］（図１４の（Ａ）参照）
この［期間−ＴＰ（３）-1］は、例えば、前の表示フレームにおける動作であり、実質的に、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）-1］と同じ動作である。
【０１３７】
図１３に示す［期間−ＴＰ（３）0］〜［期間−ＴＰ（３）4］は、図３に示す［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］に対応する期間であり、次の書込み処理が行われる直前までの動作期間である。そして、５Ｔｒ／１Ｃ駆動回路と同様に、［期間−ＴＰ（３）0］〜［期間−ＴＰ（３）4］において、第（ｎ，ｍ）番目の有機ＥＬ素子１０は、原則として、非発光状態にある。但し、３Ｔｒ／１Ｃ駆動回路の動作においては、図１３に示すように、［期間−ＴＰ（３）5］〜［期間−ＴＰ（３）6］の他、［期間−ＴＰ（３）1］〜［期間−ＴＰ（３）4］も第ｍ番目の水平走査期間に包含される点が、５Ｔｒ／１Ｃ駆動回路の動作とは異なる。尚、説明の便宜のため、［期間−ＴＰ（３）1］の始期、及び、［期間−ＴＰ（３）6］の終期は、それぞれ、第ｍ番目の水平走査期間の始期、及び、終期に一致するものとして説明する。
【０１３８】
以下、［期間−ＴＰ（３）0］〜［期間−ＴＰ（３）4］の各期間について、説明する。尚、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、［期間−ＴＰ（３）1］〜［期間−ＴＰ（３）4］の各期間の長さは、有機ＥＬ表示装置の設計に応じて適宜設定すればよい。
【０１３９】
［期間−ＴＰ（３）0］（図１４の（Ｂ）参照）
この［期間−ＴＰ（３）0］は、例えば、前の表示フレームから現表示フレームにおける動作であり、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）0］と、実質的に同じ動作である。
【０１４０】
［期間−ＴＰ（３）1］（図１４の（Ｃ）参照）
そして、現表示フレームにおける第ｍ行目の水平走査期間が開始する。［期間−ＴＰ（３）1］の開始時、映像信号出力回路１０２の動作に基づきデータ線ＤＴＬの電位を、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-Hとし、次いで、走査回路１０１の動作に基づき走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶOfs-Hとなる。上述したように、コンデンサ部Ｃ1の値ｃ1を、設計上、他の駆動回路よりも大きい値としたので、ソース領域の電位（第２ノードＮＤ2の電位）は上昇する。そして、発光部ＥＬＰの両端の電位差が閾値電圧Ｖth-ELを超えるので、電位発光部ＥＬＰは導通状態となるが、駆動トランジスタＴDrvのソース領域の電位は、再び、（Ｖth-EL＋ＶCat）まで、直ちに低下する。尚、この過程において、発光部ＥＬＰが発光し得るが、発光は一瞬であり、実用上、問題とはならない。一方、駆動トランジスタＴDrvのゲート電極は電圧ＶOfs-Hを保持する。
【０１４１】
［期間−ＴＰ（３）2］（図１４の（Ｄ）参照）
その後、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-Hから電圧ＶOfs-Lへと変更することによって、第１ノードＮＤ1の電位は、ＶOfs-Lとなる。そして、第１ノードＮＤ1の電位の低下に伴い、第２ノードＮＤ2の電位も低下する。即ち、駆動トランジスタＴDrvのゲート電極の電位の変化分（ＶOfs-L−ＶOfs-H）に基づく電荷が、コンデンサ部Ｃ1、発光部ＥＬＰの寄生容量ＣEL、駆動トランジスタＴDrvのゲート電極とソース領域との間の寄生容量に振り分けられる。尚、後述する［期間−ＴＰ（３）3］における動作の前提として、［期間−ＴＰ（３）2］の終期において、第２ノードＮＤ2の電位がＶOfs-L−Ｖthよりも低いことが必要となる。ＶOfs-Hの値等は、この条件を満たすように設定されている。即ち、以上の処理により、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶth以上となり、駆動トランジスタＴDrvはオン状態となる。
【０１４２】
［期間−ＴＰ（３）3］（図１５の（Ａ）参照）
次に、閾値電圧キャンセル処理が行われる。即ち、映像信号書込みトランジスタＴSigのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき発光制御トランジスタ制御線ＣＬEL_Cをハイレベルとすることによって、発光制御トランジスタＴEL_Cをオン状態とする。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs-L＝０ボルトを維持）、第１ノードＮＤ1の電位から駆動トランジスタＴDrvの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位は上昇する。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs-L−Ｖth＝−３ボルト）に近づき、最終的に（ＶOfs-L−Ｖth）となる。ここで、上述した式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。
【０１４３】
この［期間−ＴＰ（３）3］にあっては、第２ノードＮＤ2の電位は、最終的に、（ＶOfs-L−Ｖth）となる。即ち、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-Lのみに依存して、第２ノードＮＤ2の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１４４】
［期間−ＴＰ（３）4］（図１５の（Ｂ）参照）
その後、映像信号書込みトランジスタＴSigのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき発光制御トランジスタ制御線ＣＬEL_Cをローレベルとすることによって、発光制御トランジスタＴEL_Cをオフ状態とする。その結果、第１ノードＮＤ1の電位は変化せず（ＶOfs-L＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位も変化せず、（ＶOfs-L−Ｖth＝−３ボルト）を保持する。
【０１４５】
次いで、［期間−ＴＰ（３）5］〜［期間−ＴＰ（３）7］の各期間について説明する。これらは、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）5］〜［期間−ＴＰ（５）7］と、実質的に同じ動作である。
【０１４６】
［期間−ＴＰ（３）5］（図１５の（Ｃ）参照）
次に、駆動トランジスタＴDrvに対する書込み処理を実行する。具体的には、映像信号書込みトランジスタＴSigのオン状態を維持し、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigとする。その結果、第１ノードＮＤ1の電位は、ＶSigへと上昇する。尚、映像信号書込みトランジスタＴSigを、一旦、オフ状態とし、映像信号書込みトランジスタＴSig、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigに変更し、その後、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態としてもよい。
【０１４７】
［期間−ＴＰ（３）5］において、第１ノードＮＤ1の電位が、ＶOfs-LからＶSigへと上昇する。このため、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮すると、第２ノードＮＤ1の電位も、若干、上昇する。即ち、第２ノードＮＤ1の電位を、ＶOfs-L−Ｖth＋α・（ＶSig−ＶOfs-L）と表すことができる。但し、０＜α＜１であり、αの値はコンデンサ部Ｃ1、発光部ＥＬＰの寄生容量ＣELの値等により定まる。
【０１４８】
これによって、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsとして、以下の式（３’）で説明した値を得ることができる。
【０１４９】
Ｖgs≒ＶSig−（ＶOfs-L−Ｖth）−α・（ＶSig−ＶOfs-L）      （３’）
【０１５０】
即ち、３Ｔｒ／１Ｃ駆動回路においても、駆動トランジスタＴDrvに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSig、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-Lのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１５１】
［期間−ＴＰ（３）6］（図１５の（Ｄ）参照）
その後、駆動トランジスタＴDrvの移動度μの大小に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の補正（移動度補正処理）を行う。具体的には、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）6］と同じ動作を行えばよい。尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（３）6］の全時間ｔ0）は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。
【０１５２】
［期間−ＴＰ（３）7］（図１５の（Ｅ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）7］と同じ処理がなされ、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、前述した式（５）にて得ることができるので、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴDrvの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴDrvの閾値電圧Ｖthの影響を受けない。加えて、駆動トランジスタＴDrvにおける移動度μのばらつきに起因したドレイン電流Ｉdsのばらつき発生を抑制することができる。
【０１５３】
そして、発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（４）-1］の終わりに相当する。
【０１５４】
以上によって、有機ＥＬ素子１０［第（ｎ，ｍ）番目の副画素（有機ＥＬ素子１０）］の発光の動作が完了する。
【０１５５】
以上、本発明を好ましい実施例に基づき説明したが、本発明はこの実施例に限定されるものではない。実施例において説明した有機ＥＬ表示装置を構成する各種の構成要素の構成、構造は例示であり、適宜、変更することができる。
【０１５６】
実施例においては、発光制御トランジスタＴEL_C等をｎチャネル型としたが、ｐチャネル型とすることもできる。尚、発光制御トランジスタＴEL_Cをｐチャネル型とする場合、例えば、［期間−ＴＰ（５）6］の移動度補正処理の開始時、発光制御トランジスタＴEL_Cがオン状態となるとき、駆動トランジスタＴDrvのドレイン領域の電位は、電流供給部の電圧Ｖccへと上昇する。そして、このとき、駆動トランジスタＴDrvのドレイン領域、即ち、発光制御トランジスタＴEL_Cの他方のソース／ドレイン領域と、ゲート電極との間のカップリングによって、発光制御トランジスタＴEL_Cのゲート電極の電位変化に変動が生じる。然るに、駆動回路が補助容量部ＣSubを備えることによって、前述したと同様に、駆動トランジスタＴDrvのドレイン領域のカップリングに起因した発光制御トランジスタＴEL_Cの他方のソース／ドレイン領域の変動を遅くすることができる結果、発光制御トランジスタＴEL_Cの他方のソース／ドレイン領域とゲート電極との間のカップリングに起因した発光制御トランジスタＴEL_Cのゲート電極の電位変化の変動を遅らせることができる。その結果、移動度補正処理の時間長に、発光制御トランジスタＴEL_Cの他方のソース／ドレイン領域とゲート電極との間のカップリングに起因して大きな変動が生じてしまうといった現象の発生を確実に抑制することができるので、輝度に差が生じ難く、シェーディング（グラデーション）が発生し難い、高い表示品質を有する有機エレクトロルミネッセンス表示装置を提供することができる。
【図面の簡単な説明】
【０１５７】
【図１】図１は、本発明の５トランジスタ／１コンデンサ部から基本的に構成された駆動回路の等価回路図である。
【図２】図２は、５トランジスタ／１コンデンサ部から基本的に構成された駆動回路の概念図である。
【図３】図３は、５トランジスタ／１コンデンサ部から基本的に構成された駆動回路の駆動のタイミングチャートを模式的に示す図である。
【図４】図４の（Ａ）〜（Ｄ）は、５トランジスタ／１コンデンサ部から基本的に構成された駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図５】図５の（Ａ）〜（Ｅ）は、図４の（Ｄ）に引き続き、５トランジスタ／１コンデンサ部から基本的に構成された駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図６】図６は、本発明の４トランジスタ／１コンデンサ部から基本的に構成された駆動回路の等価回路図である。
【図７】図７は、４トランジスタ／１コンデンサ部から基本的に構成された駆動回路の概念図である。
【図８】図８は、４トランジスタ／１コンデンサ部から基本的に構成された駆動回路の駆動のタイミングチャートを模式的に示す図である。
【図９】図９の（Ａ）〜（Ｄ）は、４トランジスタ／１コンデンサ部から基本的に構成された駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１０】図１０の（Ａ）〜（Ｄ）は、図９の（Ｄ）に引き続き、４トランジスタ／１コンデンサ部から基本的に構成された駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１１】図１１は、本発明の３トランジスタ／１コンデンサ部から基本的に構成された駆動回路の等価回路図である。
【図１２】図１２は、３トランジスタ／１コンデンサ部から基本的に構成された駆動回路の概念図である。
【図１３】図１３は、３トランジスタ／１コンデンサ部から基本的に構成された駆動回路の駆動のタイミングチャートを模式的に示す図である。
【図１４】図１４の（Ａ）〜（Ｄ）は、３トランジスタ／１コンデンサ部から基本的に構成された駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１５】図１５の（Ａ）〜（Ｅ）は、図１４の（Ｄ）に引き続き、３トランジスタ／１コンデンサ部から基本的に構成された駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１６】図１６は、有機エレクトロルミネッセンス素子の一部分の模式的な一部断面図である。
【図１７】図１７は、従来の５トランジスタ／１コンデンサ部から基本的に構成された駆動回路の等価回路図である。
【符号の説明】
【０１５８】
ＴSig・・・映像信号書込みトランジスタ、ＴDrv・・・駆動トランジスタ、ＴEL_C・・・発光制御トランジスタ、ＴND1・・・第１ノード初期化トランジスタ、ＴND2・・・第２ノード初期化トランジスタ、Ｃ1・・・コンデンサー部、ＥＬＰ・・・有機エレクトロルミネッセンス発光部（発光部）、ＣSub・・・補助容量部、ＣEL・・・発光部ＥＬＰの寄生容量、ＮＤ1・・・第１ノード、ＮＤ2・・・第２ノード、ＳＣＬ・・・走査線、ＤＴＬ・・・データ線、ＣＳＬ・・・電流供給線、ＣＬEL_C・・・発光制御トランジスタ制御線、ＡＺND1・・・第１ノード初期化トランジスタ制御線、ＡＺND2・・・第２ノード初期化トランジスタ制御線、１０・・・有機エレクトロルミネッセンス素子、２０・・・支持体、２１・・・基板、３１・・・ゲート電極、３２・・・ゲート絶縁層、３３・・・半導体層、３４・・・チャネル形成領域、３５・・・ソース／ドレイン領域、３６・・・他方の電極、３７・・・一方の電極、３８，３９・・・配線、４０・・・層間絶縁層、５１・・・アノード電極、５２・・・正孔輸送層、発光層及び電子輸送層、５３・・・カソード電極、５４・・・第２層間絶縁層、５５，５６・・・コンタクトホール、１００・・・電流供給部、１０１・・・走査回路、１０２・・・映像信号出力回路、１０３・・・発光制御トランジスタ制御回路、１０４・・・第１ノード初期化トランジスタ制御回路、１０５・・・第２ノード初期化トランジスタ制御回路、１０６・・・第１ノード初期化電源、１０７・・・第２ノード初期化電源
【図１】
2008242369.tif 000003
【図２】
2008242369.tif 000004
【図３】
2008242369.tif 000005
【図４】
2008242369.tif 000006
【図５】
2008242369.tif 000007
【図６】
2008242369.tif 000008
【図７】
2008242369.tif 000009
【図８】
2008242369.tif 000010
【図９】
2008242369.tif 000011
【図１０】
2008242369.tif 000012
【図１１】
2008242369.tif 000013
【図１２】
2008242369.tif 000014
【図１３】
2008242369.tif 000015
【図１４】
2008242369.tif 000016
【図１５】
2008242369.tif 000017
【図１６】
2008242369.tif 000018
【図１７】
2008242369.tif 000019