(57)【要約】【課題】スイッチング電源装置の小型化、大容量化を実現する。【解決手段】スイッチング電源装置は、チョッパ回路を構成するダイオードＤ１１とスイッチング素子Ｓ５１およびデカップリングコンデンサＣ１と、高周波インバータ回路を構成する４つのスイッチング素子Ｓ１１，Ｓ２１，Ｓ３１，Ｓ４１が同一の多層プリント基板１上に配置された構造となっている。また、制御基板７１による制御信号がチョッパ信号発生回路７２およびインバータ信号発生回路７３に信号を与え、各々のスイッチング素子Ｓ１１，Ｓ２１，Ｓ３１，Ｓ４１およびＳ５１が駆動される。【選択図】図１
2008263755.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧を所望の直流出力電圧に調整するチョッパ回路と、前記チョッパ回路の直流出力電圧を高周波電圧に変換するインバータ回路により構成されるスイッチング電源装置において、前記チョッパ回路と前記インバータ回路を同一プリント基板上に配置することを特徴とするスイッチング電源装置。
【請求項２】
前記チョッパ回路と前記インバータ回路の各々の回路素子を冷却フィンで一括冷却することを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記冷却フィンの形状が台形柱形状もしくは三角柱形状であることを特徴とする請求項２記載のスイッチング電源装置。
【請求項４】
前記冷却フィンに貫通穴を設け、前記チョッパ回路と前記インバータ回路の各々の回路素子を前記冷却フィンの両面に螺子で共締めして取り付けることを特徴とする請求項２又は請求項３記載のスイッチング電源装置。
【請求項５】
前記冷却フィンに前記チョッパ回路と前記インバータ回路の各々の回路素子をばね押さえで一括取り付けすることを特徴とする請求項２記載のスイッチング電源装置。
【請求項６】
前記チョッパ回路とインバータ回路を同一プリント基板上に配置してなる基板を、複数並列に接続して構成したことを特徴とする請求項１〜５の何れか１項に記載のスイッチング電源装置。
【請求項７】
前記複数並列に接続して構成した各々の基板入力にリアクトルを接続することを特徴とする請求項６記載のスイッチング電源装置。
【請求項８】
直流電圧を高周波電圧に変換するインバータ回路により構成されるスイッチング電源装置において、前記インバータ回路は複数並列接続されたデカップリングコンデンサを含む構成とし、前記デカップリングコンデンサの少なくとも1つの電流の検出により、前記インバータ回路の過電流を検出することを特徴とするスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、レーザ加工装置の電源装置等に用いられるスイッチング電源装置に関するものである。
【背景技術】
【０００２】
従来、例えばレーザ加工を行う際に使用される高周波放電励起によるＣＯ２レーザ発振器に用いられるスイッチング電源装置の構成は、電力をコントロールするためのチョッパ回路と、電圧を高周波に変換するための高周波インバータ回路および放電負荷に電力を効率よく注入し、かつ昇圧するためのマッチング回路あるいは昇圧トランス等から構成されている。（例えば，特許文献１参照）
【０００３】
このような構成のスイッチング電源装置のチョッパ回路と高周波インバータ回路には、例えばバイポーラトランジスタ、ＭＯＳＦＥＴあるいはＩＧＢＴなどの高周波でスイッチングできる半導体素子が用いられ、場合によってはそれらの半導体素子を多数並列に使用する場合がある。このような半導体素子を複数使用して安定な回路動作を実現し、かつ小型で安価な回路を構成するためには、構造上の工夫が必要である。
【０００４】
従来のスイッチング電源装置は、例えば４組の半導体スイッチング素子をブリッジ接続し、半導体スイッチング素子の各々に対して接続される直流側配線導体と、交流側配線導体間に絶縁物を介在させ、かつ半導体スイッチング素子接続部を除いて相互に近接配線している。このような構成とすることで、配線の浮遊インダクタンスを極力抑えてサージ電圧の発生を抑制し、スナバ回路のない小型・高効率の電源を実現している。（例えば，特許文献２参照）
【０００５】
また別の従来のスイッチング電源装置では、例えば多層プリント基板上にＭＯＳＦＥＴとデカップリングコンデンサを配置している。これにより主回路の物理的空間を小さくでき、電流ループの面積を小さくできるので、浮遊インダクタンスが減少し、浮遊インダクタンスによる過大電圧、異常発振等の発生がなくなり、高速スイッチングを可能にしている。また主回路の各ブランチを少数のパワーＭＯＳＦＥＴの並列接続対で構成した、同期して動作する同一構成のインバータを用意し、これらのインバータの各出力トランス２次側を直列接続して、それを出力端としている。（例えば，特許文献３参照）
【０００６】
【特許文献１】特開平９−２３２６５８号公報
【特許文献２】特開昭６３−１５７６７７号公報
【特許文献３】特開平７−２３１６６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
前記特許文献１に開示されたレーザ電源装置においては、電力を調整するために、インバータの前段にチョッパ回路を必要とする場合がある。この構成の電源で、単純に大容量電源を構成しようとした場合には、各スイッチング素子の並列数を多く必要とする。スイッチング素子の並列数が増大するのに伴い、スイッチング素子の配置上の問題に起因するスイッチングばらつきの問題が発生する。
【０００８】
また前記特許文献２に開示されたインバータ装置の構成では、１つのスイッチング電源を構成するために上下に２枚の両面プリント基板を使用しており、回路の小型化には不利である。
【０００９】
また前記特許文献３に開示されたインバータ装置は、多層プリント配線板を用いて主回路の配線を構成したものである。この構成では、１つの高周波インバータ回路を構成するための４つのスイッチング素子が近傍に設置される構成となっているため、浮遊インダクタンスによる過大電圧、異常発振等の発生が無くなり、高速スイッチングは安定になるが、電源装置を大容量化する場合の装置小型化には不利である。
【００１０】
また主回路の各ブランチを小数のパワーＭＯＳＦＥＴで構成した高周波インバータ回路を多数並列接続して出力側で結合し、それぞれに出力トランスを使用し、トランスの２次側で直列接続して所要の電力を得ているため、電源出力を大容量化させる際の装置小型化には不利である。
【００１１】
また前記特許文献２および特許文献３に開示された技術は、高周波インバータ回路の構成に関するものであり、高周波インバータ回路の前段にチョッパ回路を必要とする電源装置の構成については言及していない。
【００１２】
よってこの発明は、前記のような問題点を解決するためになされたものであり、スイッチング電源装置の小型化を実現することを目的とするものである。
【課題を解決するための手段】
【００１３】
この発明によるスイッチング電源装置は、直流電圧を所望の直流出力電圧に調整するチョッパ回路と、前記チョッパ回路の直流出力電圧を高周波電圧に変換するインバータ回路により構成されるスイッチング電源装置において、前記チョッパ回路と前記インバータ回路を同一プリント基板上に配置したものである。
【００１４】
また、別の発明によるスイッチング電源装置は、直流電圧を所望の直流出力電圧に調整するチョッパ回路と、前記チョッパ回路の直流出力電圧を高周波電圧に変換するインバータ回路により構成されるスイッチング電源装置において、前記昇圧チョッパ回路と前記インバータ回路を同一プリント基板上に配置し、各々の回路素子を冷却フィンで一括冷却することを特徴としたものである。
【００１５】
また、別の発明によるスイッチング電源装置は、直流電圧を高周波電圧に変換するインバータ回路により構成されるスイッチング電源装置において、前記インバータ回路は複数並列接続されたデカップリングコンデンサを含む構成とし、前記デカップリングコンデンサの少なくとも１つの電流を検出することにより、前記インバータ回路の過電流の検出を行うことを特徴としたものである。
【発明の効果】
【００１６】
この発明によれば、直流電圧を所望の電圧に調整するチョッパ回路と、前記チョッパ回路の直流出力電圧を高電圧に変換するインバータ回路を同一の多層プリント基板上に配置することにより、浮遊インダクタンスによる過大電圧、異常発振等の発生が無くなり、高速スイッチングが安定になるとともに、電源装置の小型化を図ることができる。
【００１７】
また、各々の回路素子を冷却フィンで一括冷却することにより、電源装置の小型化を図ることができる。
【００１８】
また、直流電圧を高周波電圧に変換するインバータ回路は複数並列接続されたデカップリングコンデンサを含む構成とし、前記デカップリングコンデンサのうち、少なくとも１つのデカップリングコンデンサの電流検出により、前記インバータ回路の過電流を検出するので過電流検出回路を小型化できる。よって電源装置を小型化することができる。
【発明を実施するための最良の形態】
【００１９】
以下に添付図面を参照して、この発明に係るスイッチング電源装置について好適な実施の形態を説明する。
【００２０】
実施の形態1．
図１に、この発明の実施の形態１による昇圧チョッパ回路と高周波インバータ回路を有するスイッチング電源装置の構造を示し、図２にその回路図を示す。図２では特に入力電圧を昇圧する昇圧チョッパ回路を示しているが、入力電圧を降圧する降圧チョッパ回路や昇降圧する昇降圧チョッパ回路でもよい。
【００２１】
図１に示すように、スイッチング電源装置は、チョッパ回路を構成するダイオードＤ１１とスイッチング素子Ｓ５１およびデカップリングコンデンサＣ１と、高周波インバータ回路を構成する４つのスイッチング素子Ｓ１１，Ｓ２１，Ｓ３１，Ｓ４１が同一の多層プリント基板１上に配置された構造となっている。また、図２に示すように、制御回路７１による制御信号がチョッパ信号発生回路７２およびインバータ信号発生回路７３に信号を与え、各々のスイッチング素子Ｓ１１，Ｓ２１，Ｓ３１，Ｓ４１およびＳ５１が駆動される。なお、制御回路７１、チョッパ信号発生回路７２およびインバータ信号発生回路７３は、多層プリント基板１上に配置されても良いが、別基板で構成されたものであっても良い。また、図２中では出力制御用の出力フィードバック信号やチョッパ回路の過電圧検出回路等を省略しているが、適宜これらの回路は実装されている。
【００２２】
入力電源配線ＬＡ１とＬＢ１はそれぞれ正側電位とグランド側電位を結ぶ接続線を示し、配線ＬＣ１とＬＤ１はインバータ回路の出力線を示す。これらの接続線には、例えばケーブル線あるいは銅ブスバーが使用される。
【００２３】
多層プリント基板１は、図３に示すように銅箔パターン２１と２２、２２と２３および２３と２４のそれぞれの間に絶縁部材２０を挟み込んだ積層構造となっており、入力電源配線ＬＡ１とＬＢ１、インバータ電源パターンＸとＹ、およびインバータ出力配線ＬＣ１とＬＤ１を各層のパターンに設けた構造となっている。特に、インバータ電源パターンＸとＹを上下層でパターン化し、インバータ電源パターンＸとＹの電流が上下層折り返しで流れるようにパターンを構成することが望ましい。このような構造にすると、主回路の電流ループの面積を小さくできるため、配線インダクタンスに起因するスイッチング素子へのサージ電圧や異常発振を抑制することができる。
【００２４】
デカップリングコンデンサＣ１は、配線インダクタンスの影響によりスイッチング素子Ｓ１１，Ｓ２１，Ｓ３１，Ｓ４１からなるブリッジの両端に発生するサージ電圧を低減させるためのコンデンサで、周波数特性の良いフィルムコンデンサなどを使用する。またデカップリングコンデンサＣ１は、回路構成上チョッパ回路の出力コンデンサとしての機能も兼ねており、コンデンサ容量を増加させるために多数のコンデンサを並列に接続する構成としてもよい。この場合、デカップリングコンデンサＣ１は、インバータ電源パターンＸとＹ上に分散的に配置することが望ましく、分散的に配置することで、配線インダクタンスによるＭＯＳＦＥＴブリッジの両端に発生するサージ電圧抑制の効果をより得ることが可能となる。
【００２５】
またインバータ回路の過電流検出用ＣＴ６０は、インバータ電源パターンＸもしくはＹに貫通させて取り付けても良いが、分散的に配置したデカップリングコンデンサＣ１のいずれか１個に流れる電流を測定し、検出対象となるデカップリングコンデンサＣ１の信号を過電流検出回路７０で判定し、制御回路７１に返す方法としても良い。インバータ回路のアーム短絡時あるいは負荷異常に伴うインバータ過電流時には、複数並列に接続されたデカップリングコンデンサＣ１の電流が正常動作時の数倍〜数１０倍流れるため、いずれか１個のコンデンサ電流の検出によりインバータ過電流の判定が可能である。
【００２６】
このような検出方法とすると、パターン化されたインバータ電源パターンＸもしくはＹを、一旦過電流検出用ＣＴ６０の貫通のために引き出すことが無くなるため、配線インダクタンスによるインバータブリッジの両端に発生するサージ電圧抑制の効果をより得ることが可能となる。また１個当りのデカップリングコンデンサＣ１の電流は、インバータ電源パターンＸもしくはＹの電流よりも小さいため、過電流検出用ＣＴ６０を小型化することができ、電源装置全体を小型化することができる。
【００２７】
スイッチング素子Ｓ１１，Ｓ２１，Ｓ３１，Ｓ４１およびＳ５１は、高周波スイッチングに適した半導体素子、例えばバイポーラトランジスタ、ＭＯＳＦＥＴあるいはＩＧＢＴが用いられる。特に５０ｋＨｚ以上の周波数でのスイッチングが要求される場合には、高速スイッチングに適したＭＯＳＦＥＴを使用することが望ましい。またチョッパ用ダイオードＤ１１は、リカバリー特性に優れたファーストリカバリーダイオード、あるいはダイオードリカバリーのないショットキーバリアダイオード等を使用することが望ましい。このような高速スイッチング素子を使用することにより素子発熱の低減や素子破損の回避ができ、高速スイッチングにも関わらず安定で小型の電源装置を提供できる。
【００２８】
チョッパ回路に使用するリアクトルＬ１は、図１中の多層プリント基板１では実装していないが、リアクトルＬ１が比較的小型で軽量である場合には多層プリント基板１中に実装配置してもよい。こうすると回路全体が多層プリント基板１上で一体化され、電源をより小型化させることができる。
【００２９】
なお本実施の形態においてはスナバ回路、インバータの外付け高速ダイオード等を用いていないが、必要に応じてこれらを併用する形で実施しても良い。いずれの回路も同一多層プリント基板1上に実装されることにより、安定に動作し、かつ小型化させた電源を構成することができる。
【００３０】
実施の形態２．
図４（ａ）（ｂ）にこの発明の実施の形態２によるスイッチング電源装置の構造を示し、（ａ）は斜視図であり、（ｂ）は正面図である。本実施の形態では、基本的な構成は実施の形態１と同等であり、同一部分に同一符号を表記している。
【００３１】
実施の形態１では、チョッパ回路と高周波インバータ回路を構成する各素子が各々１個の場合について示しているが、電源を大容量化する場合には各素子を複数並列に接続する構成とする。特に構成素子の損失が大きく、発熱が大きい場合には、大型の冷却フィンを使用して素子を一括冷却する構成が望ましい。
【００３２】
半導体素子では、素子の通電時のオン抵抗、あるいはオン電圧は素子のジャンクション温度に依存する。例えばＭＯＳＦＥＴのオン抵抗は正の温度係数を、ダイオードのオン電圧は負の温度係数を持つものが多い。このため各素子のジャンクション温度を均一にし、通電時のオン抵抗あるいはオン電圧をほぼ同一にするには、多数並列接続された同一素子を同一温度で駆動することがより好ましい。よって多数並列に接続された素子を同一の冷却フィン上で冷却することにより、同一素子間で素子のジャンクション温度をほぼ均一化し、各素子に流れる電流ばらつきを抑制する。これによって素子の破損、短寿命化を防ぎ、安定に動作する電源を実現する。
【００３３】
図４（ａ）（ｂ）において、チョッパ回路を構成するダイオードＤ１１とスイッチング素子Ｓ５１およびデカップリングコンデンサＣ１と、高周波インバータ回路を構成する４つのスイッチング素子Ｓ１１，Ｓ２１，Ｓ３１，Ｓ４１は、冷却フィン１０に絶縁シート１００を介して螺子８１により取り付けられている。そして、それぞれの素子の足を上向きに折り曲げ、その足を同一の多層プリント基板１に半田付けして接続した構造となっている。デカップリングコンデンサＣ１は、実施の形態１と同様にインバータ電源パターンＸとＹ上に分散的に配置され、サージ電圧抑制の効果を得る。このような構成にすれば、実施の形態１と同様にインバータ電源パターンＸとＹによる電流ループの面積が小さくなるので浮遊インダクタンスが減少し、浮遊インダクタンスによる過大電圧、異常発生等の発生がなくなる。またスイッチング素子Ｓ１１，Ｓ２１，Ｓ３１，Ｓ４１を並列接続した際の各素子に流れる電流が均等化するため、スイッチング素子Ｓ１１，Ｓ２１，Ｓ３１，Ｓ４１の損失偏りによる異常発熱や素子の破損を防ぐことが可能となり、電源の大容量化が容易になる。
【００３４】
なお冷却フィン１０は自然空冷あるいは強制空冷タイプのものでもよいが、より冷却効果を高めるために水冷式の冷却フィンを用いてもよい。水冷式の冷却フィンを用いれば、冷却フィンの小型化に伴い、より電源全体を小型化することが可能になる。またこれらの冷却フィンには、熱伝導特性のよい銅あるいはアルミニウムを材料としたものを選択することが望ましい。
【００３５】
特に図４では平面的な１台の大型冷却フィンを用いて素子を取り付けているが、例えば図５（ａ）（ｂ）にその斜視図と正面図を示すように、インバータアームのＳ１１とＳ４１の組、Ｓ２１とＳ３１の組、およびチョッパ用スイッチング素子Ｓ５１とダイオードＤ１１の組に各々１台のブロック状の冷却フィン１１，１２および１３を用い、個々の素子を冷却フィン１１，１２および１３の側部から螺子８１で止めるといった構成としても良い。特にインバータアームの組み合わせは問題ではなく、多数並列接続された同一箇所の素子が同一冷却フィン上に実装されていれば、各々の素子がほぼ同一の温度で駆動されるため、各素子に流れる電流ばらつきが抑制される。またこのような構成とすると、素子の取り付け面積が小さくなるため、多層プリント基板１を有効に利用することができ、電源全体をより小型化できる。さらには素子毎の部品取替えが可能になり、回路製作が容易になり、生産性が向上するといったメリットもある。
【００３６】
さらにまた図６（ａ）（ｂ）にその斜視図と正面図を示すように、前記素子および冷却フィン１１，１２および１３を多層プリント基板１の裏面から取り付けるといった構成であっても良い。このような構成にすると、前記図５と同様の効果が得られるとともに、多層プリント基板１の表面をさらに有効に利用することができるため、より多層プリント基板１を小さくすることができ、電源全体を小型化することが可能となる。
【００３７】
なお冷却フィン１１，１２および１３については横長の直方体形状でもよいが、図７に示すような横長の台形柱あるいは三角柱形状でもよい。このような形状の冷却フィンを使用すると、斜め方向からの素子の取り付けおよび取り外しが可能となるため、製作の際に工具が冷却フィンに干渉せず、回路製作が容易になるとともに、隣り合う冷却フィン間の空間を最大限縮めることが可能となるので、多層プリント基板１の面積を小さくでき、電源をより小型化することが可能となる。
【００３８】
各々の素子を冷却フィン１１，１２および１３に取り付ける際には、個々の素子を個別に螺子８１により締め付ける構成でも良いが、素子の並列数が多くなった場合には取り付けが煩雑になる。よって図８に示すように冷却フィン１１，１２あるいは１３を介して背中合わせに配置された２個の素子を、冷却フィン１１，１２あるいは１３を貫通させた長螺子８２とナット８３で共締めする構成としても良い。この場合、それぞれの素子を個別の螺子８１で締め付ける場合に比べて、螺子止めの煩雑さが解消されるので、電源大容量化時の回路製作が容易になり、生産性が向上する。また図９に示すように、弾性力を持った弓状プレート３１と、素子と弓状プレート３１の間に挟みこんだクッション材３２により、複数の素子を押さえつけるように一括して冷却フィン１１に取り付ける構成としても良い。
【００３９】
さらには図１０（ａ）（ｂ）にその斜視図と正面図を示すように、弾性力のあるスプリング形状の金具４１によって個々の素子を押さえつけ、螺子４２によって複数の素子を一括して螺子止めする構成としてもよい。いずれの場合も、個々の素子を螺子止めする煩雑さが解消されるので、電源大容量化時の回路製作が容易になり、生産性が向上する。
【００４０】
なお図５〜図８では例として冷却フィン１１，１２および１３を３台使用した図を示したが、回路規模、冷却フィンの冷却能力に応じて、冷却フィンの台数は任意に選定される。
【００４１】
また本実施の形態においては、インバータの外付け高速ダイオード等を用いていないが、必要に応じてこれを併用し、同一の冷却フィン上に取り付ける構成としても良い。同一多層プリント基板を使用し、かつ冷却フィンにて素子を一括冷却する構成とすることにより、安定に動作し、かつ小型化させた電源を構成することができる。
【００４２】
実施の形態３．
図１１にこの発明の実施の形態３によるスイッチング電源装置の回路図を示す。基本的な構成および構造は、実施の形態２と同等であり、同一部分に同一符号を表記している。
【００４３】
実施の形態２では、冷却フィンを用いて電源を大容量化した例を示した。しかしながらさらに電源の大容量化を図りたい場合に、素子の並列数を多くすると、スイッチング素子の駆動回路が複雑化するとともに、スイッチング素子に流れる電流に差が生じ、スイッチング素子の破損、短寿命化が生じる場合がある。
【００４４】
そこで本実施の形態では、主回路のスイッチング素子を少数で構成し、各スイッチング素子が同期して動作する同一構成の主回路を複数並列接続し、その両端５１、５２を出力端とするものである。このような構成とすると、出力電圧は各インバータ回路で同じであるが、出力電流は各インバータ回路の和となり、所要の電力を得ることができる。
【００４５】
図１１において、リアクトルＬ２１とＬ２２は、並列接続の際のチョッパ回路のスイッチング素子Ｓ５１とＳ５２のスイッチングばらつきによる電流偏りを補正するためのリアクトルである。
例えばスイッチング素子Ｓ５１，Ｓ５２の制御信号に同期ずれが生じ、スイッチング素子Ｓ５１のスイッチング開始がスイッチング素子Ｓ５２よりも早い場合、スイッチング素子Ｓ５１とＳ５２の同期ずれ時間をｔ、チョッパ回路出力をＶ、リアクトルＬ２１およびＬ２２の値をＬ、均等に分流された場合のスイッチ電流値をｉｏ（＝Ｉ／２、ＩはリアクトルＬ１電流）とすると、同期ずれ発生時にスイッチング素子Ｓ５１に流れる電流ｉ（≦Ｉ）は、
ｉ＝Ｖｔ／Ｌ＋ｉｏ
で表される。リアクトルＬ２１とＬ２２が無い場合には、スイッチング素子Ｓ５１にリアクトルＬ１の電流がすべて流れることとなるため、スイッチング素子Ｓ５１，Ｓ５２は同期ずれに対して補償される電流容量分のスイッチング素子を必要とし、回路の小型化、低コスト化には不利である。
【００４６】
リアクトルＬ２１およびＬ２２を取り付けることにより、同期ずれ発生時の電流偏りを低減させることが可能となり、回路の小型化、低コスト化が可能となる。電流、リアクトルＬ２１，Ｌ２２の値が大きいほど偏り抑制の効果が大きくなる。このためリアクトル値が大きいほど望ましいが、リアクトル値が大きければ体積および重量が大きくなる。よってスイッチング素子Ｓ５１，Ｓ５２とダイオードＤ１１，Ｄ１２の電流容量および損失等からリアクトルＬ２１とＬ２２の値が選択される。
なお、リアクトルＬ２１とＬ２２は各々の基板のスイッチング素子Ｓ５１とＳ５２の同期ずれが大きい場合には必要であるが、同期ずれがほとんど無く、各々の素子で電流偏りが許容される場合には必ずしも必要は無く、素子に流れる電流および損失等により選択される。
【００４７】
図１２にスイッチング電源装置の構造例を示す。実施の形態２と同様に大型の冷却フィン１１，１２および１３を使用して素子を一括冷却する構成が望ましく、多数並列に接続された素子を同一の冷却フィン上で冷却することにより、同一素子間で素子のケース温度をほぼ均一化し、各素子に流れる電流ばらつきを抑制する。これによって素子の破損、短寿命化を防ぎ、安定に動作する電源を実現する。それぞれのインバータ回路の出力配線ＬＣ１，ＬＤ１およびＬＣ２，ＬＤ２には、例えばケーブル線あるいは銅ブスバーが使用される。
【００４８】
また、図１３はそれそれの基板を背面で向かえ合わせに接続し、中央部からケーブル線あるいは銅ブスバーからなる出力配線ＬＣ１，ＬＤ１およびＬＣ２，ＬＤ２にて出力を取り出した構造である。このような構造とすると、電源の設置面積を小さくすることができるので、例えば高さ方向は許容されるが、設置面積をなるべく小さくしたい場合でも、電源の小型化、大容量化を容易に図ることができる。なお図１２および図１３の構造を組み合わせて、例えば４枚の基板を使用してさらに大容量化を図ることも可能である。
【産業上の利用可能性】
【００４９】
この発明によるスイッチング電源装置は、レーザ加工を行う際に使用される高周波放電励起によるＣＯ２レーザ発振器のレーザ電源装置に利用できる。
【図面の簡単な説明】
【００５０】
【図１】この発明の実施の形態１による電源装置の構成図である。
【図２】この発明の実施の形態１による電源装置の回路図である。
【図３】この発明の実施の形態１による電源装置の多層基板の説明図である。
【図４】この発明の実施の形態２による電源装置の構成図である。
【図５】この発明の実施の形態２による電源装置の構成図である。
【図６】この発明の実施の形態２による電源装置の構成図である。
【図７】この発明の実施の形態２による電源装置の冷却フィンの構造図である。
【図８】この発明の実施の形態２による電源装置の冷却フィンの構造図である。
【図９】この発明の実施の形態２による電源装置の素子取り付け図である。
【図１０】この発明の実施の形態２による電源装置の素子取り付け図である。
【図１１】この発明の実施の形態３による電源装置の回路図である。
【図１２】この発明の実施の形態３による電源装置の構成図である。
【図１３】この発明の実施の形態３による電源装置の構成図である。
【符号の説明】
【００５１】
１，２  多層プリント基板
１０〜１３  冷却フィン
２０  絶縁部材
２１〜２３  銅箔パターン
３１  弓状プレート
３２  クッション材
３３，４２，８１  螺子
４１  金具
５１，５２  出力端子
６０  ＣＴ
７０  過電流検出回路
７１  制御回路
７２  チョッパ信号発生回路
７３  インバータ信号発生回路
８２  長螺子
８３  ナット
１００  絶縁シート
Ｅ１  入力電圧
ＬＡ１，ＬＡ２，ＬＢ１，ＬＢ２  電源入力配線
ＬＣ１，ＬＣ２，ＬＤ１，ＬＤ２  インバータ出力配線
Ｘ，Ｙ  インバータ電源パターン
Ｓ１１〜Ｓ５１、Ｓ１２〜Ｓ５２  スイッチング素子
Ｄ１１，Ｄ１２  ダイオード
Ｃ１，Ｃ１１〜Ｃ１３  デカップリングコンデンサ
Ｌ１，Ｌ２１，Ｌ２２  リアクトル
【図１】
2008263755.tif 000003
【図２】
2008263755.tif 000004
【図３】
2008263755.tif 000005
【図４】
2008263755.tif 000006
【図５】
2008263755.tif 000007
【図６】
2008263755.tif 000008
【図７】
2008263755.tif 000009
【図８】
2008263755.tif 000010
【図９】
2008263755.tif 000011
【図１０】
2008263755.tif 000012
【図１１】
2008263755.tif 000013
【図１２】
2008263755.tif 000014
【図１３】
2008263755.tif 000015