(57)【要約】【課題】製造工程を複雑にせずに、半導体装置の電子部品と配線との電気的接続の安定性を向上させる。【解決手段】薄膜チップ製造基板３０上に形成され、外部接続用電極部２２を備えた薄膜チップ２０を、薄膜チップ製造基板３０上から半導体装置１０の基板１１上に移す転写工程と、外部接続用電極部２２と基板１１上の電極とを電気的に接続する配線６０を形成する配線形成工程とを備え、基板１１上に移された薄膜チップ２０の外部接続用電極部２２と基板１１の間には空隙部７０が設けられ、配線６０は空隙部７０に形成される。【選択図】図７
2008185761.tif 000002
【特許請求の範囲】
【請求項１】
第１基板上に形成され、電極部を備えた電子部品を、前記第１基板上から第２基板上に移す配置工程と、
前記電極部と前記第２基板上の端子とを電気的に接続する配線を形成する配線形成工程とを備え、
前記第２基板上に移された前記電子部品の電極部と前記第２基板の間には空隙部が設けられ、
前記空隙部に前記配線が形成されることを特徴とする半導体装置の製造方法。
【請求項２】
前記配線形成工程では、導電性材料を含む液体材料を前記第２基板上に塗布し、毛細管現象によって前記液体材料を前記空隙部に浸入させることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記配線形成工程では、インクジェット法を用いて前記液体材料を塗布することを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記配線形成工程では、前記液体材料を塗布する前に、前記第２基板の前記空隙部に面していない領域に、前記液体材料に対する撥液性を高める撥液処理を施すことを特徴とする請求項２または請求項３に記載の半導体装置の製造方法。
【請求項５】
前記配置工程と前記配線形成工程との間に、さらに、前記第１基板に光を照射し、前記電子部品から前記第１基板を除去する工程と、を含むことを特徴とする請求項１ないし４のいずれかに記載の半導体装置の製造方法。
【請求項６】
電子部品を第２基板に配置する配置工程と、
導電性材料を含む液体材料を塗布し、前記電子部品の電極部と前記第２基板の端子とを電気的に接続する配線を形成する配線形成工程と、を有し、
前記電子部品が、少なくとも第１絶縁膜と、第２絶縁膜と、前記電極部と、を含み、前記電極部の第１部分が前記第１絶縁膜と前記第２絶縁膜との間に位置し、前記電極部の第２部分が前記第２絶縁膜と重ならないものであり、
前記配置工程において、前記電子部品の前記第２絶縁膜が接着材を介して前記第２基板に接着され、前記電極部の第２部分と前記第２基板との間が空隙部となり、
前記配線形成工程において、前記金属材料が前記空隙部に充填されるものである、ことを特徴とする半導体装置の製造方法。
【請求項７】
基板と、
第１絶縁膜と、
前記基板と前記第１絶縁膜との間に位置する電極部と、
前記基板と前記電極部の第１部分との間に位置する第２絶縁膜と、
前記基板と前記第２絶縁膜との間に位置する接着材層と、
前記基板と前記電極部の第２部分との間に位置し、前記電極部に電気的に接続された配線と、を有し、
前記配線が前記基板上に配置された端子と前記電極部とを電気的に接続するものであり、前記配線と前記第２絶縁膜とが接触している、ことを特徴とする半導体装置。
【請求項８】
請求項７に記載の半導体装置を備えた電気光学装置。
【請求項９】
請求項７に記載の半導体装置を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法、半導体装置、電気光学装置、および電子機器に関するものである。
【背景技術】
【０００２】
ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）等の電子デバイスを基板上に実装した半導体装置において、電子デバイスの外部接続用の電極と基板の端子とを電気的に接続する金属配線を形成する方法がいくつか知られている。例えば、ワイヤボンディングによって金属細線で接続する方法や、インクジェット法を用いて液体金属を塗布することにより配線を形成する方法などが知られている。
インクジェット法を用いて配線を形成する場合、電子デバイスに設けられた外部接続用電極と基板の端子との間には多くの場合段差があるため、電気的接続が安定した配線を形成するためには工夫が必要である。例えば特許文献１には、この段差を絶縁樹脂で覆うことにより緩やかな傾斜にすることが記載されている。
【特許文献１】特開２００５−３０２８１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
特許文献１に記載された方法では、段差を緩やかな傾斜にするために、絶縁樹脂で覆う工程が必要となる。
そこで本発明の目的は、製造工程を複雑にせずに、半導体装置の電子部品と配線との電気的接続の安定性を向上させることである。
【課題を解決するための手段】
【０００４】
本発明に係る半導体装置の製造方法は、第１基板上に形成され、電極部を備えた電子部品を、前記第１基板上から第２基板上に移す配置工程と、前記電極部と前記第２基板上の端子とを電気的に接続する配線を形成する配線形成工程とを備え、前記第２基板上に移された前記電子部品の電極部と前記第２基板の間には空隙部が設けられ、前記空隙部に前記配線が形成されることを特徴とする。
【０００５】
本発明に係る半導体装置の製造方法によれば、実装基板と外部接続用電極部との間に空隙部が設けられているので、空隙部に配線を形成することができる。空隙部が形成されていない場合には、外部接続用電極部の側面に配線を接触させるか、外部接続用電極部の上面に配線を接触させるようにしなければならない。側面で接触する場合には、外部接続用電極部と配線の接触面積が小さく、電気的接続の安定性が悪くなる。また、外部接続用電極部の上面で接触する場合には、実装基板上の電極との間の段差を埋める工夫が必要となる。本発明では、外部接続用電極部は空隙部に面した表面で配線と接するため、実装基板上の電極との間の段差を埋める必要もなく、また外部接続用電極部と配線の接触面積を大きくすることができ、電気的接続の安定性を向上させることができる。
【０００６】
また、前記配線形成工程では、導電性材料を含む液体材料を前記第２基板上に塗布し、毛細管現象によって前記液体材料を前記空隙部に浸入させることが望ましい。
これにより、簡易かつ確実に金属材料を充填し、電気的接続の安定性の高い配線を形成することができる。
【０００７】
また、前記配線形成工程では、インクジェット法を用いて前記液体材料を塗布することが望ましい。
【０００８】
また、前記配線形成工程では、前記液体材料を塗布する前に、前記第２基板の前記空隙部に面していない領域に、前記液体材料に対する撥液性を高める撥液処理を施すことが望ましい。
これにより、金属材料が実装基板の表面上で広がらず、確実に空隙部に金属材料を充填することができる。
【０００９】
また、前記配置工程と前記配線形成工程との間に、さらに、前記第１基板に光を照射し、前記電子部品から前記第１基板を除去する工程とを含むことにより、第１基板の除去を容易に行うことができる。
【００１０】
また、本発明に係る半導体装置の製造方法は、電子部品を第２基板に配置する配置工程と、導電性材料を含む液体材料を塗布し、前記電子部品の電極部と前記第２基板の端子とを電気的に接続する配線を形成する配線形成工程と、を有し、前記電子部品が、少なくとも第１絶縁膜と、第２絶縁膜と、前記電極部と、を含み、前記電極部の第１部分が前記第１絶縁膜と前記第２絶縁膜との間に位置し、前記電極部の第２部分が前記第２絶縁膜と重ならないものであり、前記配置工程において、前記電子部品の前記第２絶縁膜が接着材を介して前記第２基板に接着され、前記電極部の第２部分と前記第２基板との間が空隙部となり、前記配線形成工程において、前記金属材料が前記空隙部に充填されるものである。
これによれば、液体材料が浸透する作用を利用することができるため、空隙部の内側まで配線を形成することができる。そのため、電子部品の電極部に対する配線の接触面積が増加するため、例えば接触不良などの不具合を減少させることができる。
【００１１】
本発明の半導体装置は、基板と、第１絶縁膜と、前記基板と前記第１絶縁膜との間に位置する電極部と、前記基板と前記電極部の第１部分との間に位置する第２絶縁膜と、前記基板と前記第２絶縁膜との間に位置する接着材層と、前記基板と前記電極部の第２部分との間に位置し、前記電極部に電気的に接続された配線と、を有し、前記配線が前記基板上に配置された端子と前記電極部とを電気的に接続するものであり、前記配線と前記第２絶縁膜とが接触している、ことを特徴とする。
本発明のように電子部品の外部接続用電極部と基板の間に配線を形成しない場合には、外部接続用電極部の側面に配線を接触させるか、外部接続用電極部の上面に配線を接触させるようにしなければならない。側面で接触する場合には、外部接続用電極部と配線の接触面積が小さく、電気的接続の安定性が悪くなる。また、外部接続用電極部の上面で接触する場合には、基板上の電極との間の段差を埋める工夫が必要となる。本発明では、外部接続用電極部と基板の間に配線を形成するため、基板上の電極との間の段差を埋める必要もなく、また外部接続用電極部と配線の接触面積を大きくすることができ、電気的接続の安定性を向上させることができる。
【００１２】
本発明の半導体装置は、電気光学装置や電子機器に適用することができる。ここで、電気光学装置とは、例えば、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、ＥＬ素子等を備えた装置であって、本発明の半導体装置を駆動回路等に適用した装置などをいう。また、電子機器とは、本発明に係る半導体装置を備えた一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備える。その構成に特に限定は無いが、例えばＩＣカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示板、宣伝広告用ディスプレイ等が含まれる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態について図面を参照して説明する。
実施の形態１．
図１〜図７を用いて、実施の形態１による半導体装置１０の製造方法について説明する。
図１（Ａ）は、半導体装置１０に実装される薄膜チップ（電子部品）２０の構成の概略を示す図である。図１（Ｂ）は図１（Ａ）のＡ部を拡大した図である。図１（Ｂ）に示すように、薄膜チップ２０は、ＴＦＴ等の電子デバイス部２１と、外部接続用電極部２２を１つ以上備えている。薄膜チップ２０は、図１（Ｃ）に示すように薄膜チップ製造基板（第１基板）３０上に製造される。一般に、薄膜チップ製造基板３０上には薄膜チップ２０が複数製造される。この薄膜チップ２０を薄膜チップ製造基板３０から半導体装置１０の基板（第２基板）上に転写した後、薄膜チップ２０と基板上の端子とを電気的に接続する配線を形成することにより半導体装置１０を製造する。
【００１４】
図２（Ａ）は、薄膜チップ製造基板３０上に製造された薄膜チップ２０の電子デバイス部２１と外部接続用電極部２２の構成を示す平面図、図２（Ｂ）は、外部接続用電極部２２の断面（図２（Ａ）のＸ−Ｘ断面）を示す断面図である。薄膜チップ製造基板３０は、ガラス基板等であり、厚さは０．５〜０．７ｍｍが望ましい。薄膜チップ製造基板３０と薄膜チップ２０の間には剥離層３１が設けられている。剥離層３１は例えばアモルファスシリコンで形成されており、厚さは１００ｎｍ程度が望ましい。
【００１５】
剥離層３１上にはまず下地絶縁膜（二酸化シリコン膜）２３が形成されている。下地絶縁膜２３は、厚さ５００ｎｍ程度が望ましい。下地絶縁膜２３上には厚さ５０ｎｍ程度のゲート絶縁膜（二酸化シリコン膜）２４が形成されている。ゲート絶縁膜２４上に形成されたゲート配線２５は、タンタルで厚さ５００ｎｍ程度に形成されている。層間絶縁膜（二酸化シリコン膜）２６は、８００ｎｍ程度の厚さで形成されており、ソース・ドレイン配線２７は、アルミニウムで厚さ９００ｎｍ程度に形成されている。図２（Ｂ）に示すように、外部接続用電極部２２はソース・ドレイン配線２７と一体に形成されている。パッシベーション膜２８は、感光性アクリルで形成され、ソース・ドレイン配線２７および外部接続用電極部２２を覆うように２μｍ程度の厚さに形成されている。
【００１６】
次に、図３に示すように、外部接続用電極部２２を覆うパッシベーション膜２８の一部を除去し、外部接続用電極部２２の一部を露出させる。
図３（Ａ），（Ｂ）は、薄膜チップ２０の断面図（図２（Ａ）のＸ−Ｘ断面を示す断面図）である。
まず、図３（Ａ）に示すように、ステッパ、アライナ等の露光装置を用いて外部接続用電極部２２をパッシベーション膜２８の上から露光する。ここで光源には、例えば水銀ランプのｉ線（波長３６５ｎｍ）を用いることができる。露光後、現像を行うことにより、図３（Ｂ）に示すように、外部接続用電極部２２を覆っていたパッシベーション膜２８が除去され、外部接続用電極部２２の側面（図中Ｂ）と表面（図中Ｃ）が露出する。
【００１７】
次に、薄膜チップ製造基板３０上に複数形成された薄膜チップ２０を単体の薄膜チップ２０に分離する。
図４を用いて、薄膜チップ２０の分離について説明する。図４（Ａ）は、薄膜チップ２０の平面図、図４（Ｂ）は、薄膜チップ２０の断面図（図４（Ａ）のＸ−Ｘ断面を示す断面図）である。
まず、パッシベーション膜２８上にフォトレジスト２９を形成し、チップ分離部３２を開口するようにパターニングする。次に、ＣＦ4プラズマを用いた反応性イオンエッチングを行い、チップ分離部３２を異方性エッチングにより除去する。これにより、図３（Ｂ）に示すように、チップ分離部３２の剥離層３１が露出し、薄膜チップ２０は隣接する薄膜チップ２０と分離される。
【００１８】
次に、薄膜チップ２０を半導体装置１０に転写する。
図５，６を用いて薄膜チップ２０の転写について説明する。図５（Ａ），（Ｂ）は、薄膜チップ２０の断面図（図４（Ａ）のＸ−Ｘ断面を示す断面図）である。
【００１９】
まず、半導体装置１０の基板１１の表面を後の工程で塗布することになる液体材料に対する撥液性が増加するよう撥液処理する。ここでは、撥液処理の一例として、基板１１の表面に自己組織化膜５０を形成し、表面を撥液化する。自己組織化膜５０は、例えばフルオロアルキルシラン（ＦＡＳ）を用いて形成することができる。基板１１に自己組織化膜５０を形成したら、薄膜チップ２０を基板１１に貼り合わせた際に外部接続用電極部２２に対面する領域、および薄膜チップ２０の接着領域に紫外線を照射し、それらの領域の自己組織化膜５０を無効にして親水化する。
【００２０】
次に、図５（Ａ）に示すように、半導体装置１０の基板１１にスクリーン印刷技術等を用いて熱硬化型接着材４０を塗布し、薄膜チップ２０のパッシベーション膜２８と貼り合わせる。貼り合わせ後、加熱処理（８０℃、３０分）を施し、接着材を硬化させる。
【００２１】
次に、図５（Ｂ）に示すように、薄膜チップ製造基板３０の背面よりレーザー光を照射する。ここでは、ＸｅＣｌエキシマレーザー装置を用いて波長３０８ｎｍのレーザー光を照射する。レーザー光を照射することにより、剥離層３１の密着力が低下し、薄膜チップ２０を薄膜チップ製造基板３０から容易に剥離することができる。
【００２２】
次に、図６は、薄膜チップ２０が半導体装置１０の基板１１上に配置された状態を示すものである。図６（Ａ）は、基板１１上の薄膜チップ２０の平面図、図６（Ｂ）は、図６（Ａ）のＸ−Ｘ断面を示す断面図である。図６（Ｂ）に示すように、薄膜チップ２０はパッシベーション膜２８側を下にして、熱硬化型接着材４０を介して基板１１と貼り合わされている。図３（Ｂ）に示したように、外部接続用電極部２２の側面（図中Ｂ）と表面（図中Ｃ）は露出させているため、図６（Ｂ）に示すように外部接続用電極部２２と基板１１の間が空隙部７０となっている。
【００２３】
次に、薄膜チップ２０の外部接続用電極部２２と、基板１１上の電極とを接続する配線を形成する。
図７を用いて配線の形成について説明する。図７（Ａ）は、基板１１上の薄膜チップ２０の平面図、図７（Ｂ）は、図７（Ａ）のＸ−Ｘ断面を示す断面図である。
【００２４】
基板１１上にインクジェット法を用いて導電性材料を含む液体材料を吐出すると、吐出された液体材料は外部接続用電極部２２と基板１１の間に形成された空隙部７０に毛細管現象によって浸入する。基板１１の外部接続用電極部２２と対面しない領域には自己組織化膜５０が形成されているため、吐出した液体材料は基板１１上で広がらず、空隙部７０に確実に液体材料を供給することができる。なお、液体材料としては、例えばＡｕ、Ａｇ、Ｃｕなどの導電性材料を１０ｎｍ程度に細粒化した導電性微粒子を、テトラデカンなどの溶剤に分散させたものを用いることができるが、導電性材料としてはこれに限られず、ＰＥＤＯＴ／ＰＳＳなどの導電性有機材料を含むものであってもよい。なお、液体材料の塗布はインクジェット法以外にディスペンサを用いた滴下などの方法で行っても良い。
【００２５】
液体材料を塗布した後、加熱して溶剤成分を除去することにより配線６０が形成される。外部接続用電極部２２は、図７（Ｂ）に示すように側面（図中Ｂ）および表面（図中Ｃ）で配線６０と接する。
【００２６】
本実施形態では、半導体装置１０の基板１１と外部接続用電極部２２との間に空隙部７０が形成されるように、予め外部接続用電極部２２を覆うパッシベーション膜２８の一部を除去するようにしたので、液体材料を毛細管現象によって空隙部７０に浸入させることにより、外部接続用電極部２２と基板１１の間に配線６０を形成することができる。空隙部７０が形成されていない場合には、外部接続用電極部２２は配線６０と側面のみで接触するか、外部接続用電極部２２を覆う層間絶縁膜２６、ゲート絶縁膜２４、および下地絶縁膜２３の各層を除去して、外部接続用電極部２２の上面で接触するようにしなければならない。側面のみで接触する場合には、外部接続用電極部２２と配線６０の接触面積が小さく、電気的接続の安定性が悪くなる。また、外部接続用電極部２２の上面、すなわち基板１１に対向する露出面で接触する場合には、基板１１上の端子１２との間の段差を埋める工夫が必要となる。本発明では、外部接続用電極部２２は側面（図中Ｂ）および表面（図中Ｃ）で配線６０と接するため、基板１１上の端子１２との間の段差を埋める必要もなく、また外部接続用電極部２２と配線６０の接触面積を大きくすることができ、電気的接続の安定性を向上させることができる。さらに、装置全体の厚みも薄くすることができる。なお、配線６０は基板１１上の端子１２に接触している。
【００２７】
電気光学装置
図８は、本発明の電気光学装置の例である有機ＥＬ装置１００の回路構成を示す図である。有機ＥＬ装置１００は、複数の走査線１０１と、走査線１０１に直交して配置される複数の信号線１０２と、信号線１０２に並列に延びる複数の電源線１０３と、各走査線１０１と各信号線１０２との交点付近にそれぞれ設けられる複数の画素部Ａとを含んでいる。すなわち、本例の有機ＥＬ装置１００は、複数の画素部Ａを備え、当該各画素部がマトリクス状に配列されてなるアクティブマトリクス型の表示装置である。
【００２８】
各走査線１０１には、シフトレジスタ及びレベルシフタを備える走査線駆動回路１０５が接続されている。また、各信号線１０２には、シフトレジスタ、レベルシフタ、ビデオライン及びアナログスイッチを備えるデータ線駆動回路１０４が接続されている。各画素部Ａには、走査線１０１を介して走査信号がゲートに供給されるスイッチングトランジスタ１１２と、このスイッチングトランジスタ１１２を介して信号線１０２から供給される画素信号を保持するコンデンサ１１１と、このコンデンサ１１１によって保持された画素信号がゲートに供給される駆動用トランジスタ１１３と、この駆動用トランジスタ１１３を介して電源線１０３に電気的に接続されたときに当該電源線１０３から駆動電流が流れ込む画素電極（陽極）と、この画素電極と対向する対向電極（陰極）との間に挟み込まれた発光機能層と、が設けられている。これらの画素電極と対向電極と発光機能層によって有機ＥＬ素子３００が構成されている。なお、発光機能層は正孔輸送層、発光層、電子注入層を含む。
【００２９】
この有機ＥＬ装置１００では、走査線１０１が駆動されてスイッチングトランジスタ１１２がオン状態となると、そのときの信号線１０２の電位がコンデンサ１１１に保持され、このコンデンサ１１１の状態に応じて、駆動用トランジスタ１１３のオン／オフ状態が決まる。そして、駆動用トランジスタ１１３のチャネルを介して、電源線１０３から画素電極に電流がながれ、さらに発光機能層を介して陰極に電流がながれる。発光機能層は、この流れる電流量に応じて発光する。各発光機能層の発光状態を制御することにより、所望の画像表示を行うことができる。
【００３０】
本発明による半導体装置１０は、例えば有機ＥＬ装置１００のデータ線駆動回路１０４や走査線駆動回路１０５に用いられる。
【００３１】
電子機器
次に、上述した有機ＥＬ装置１００を備えた電子機器の具体例について説明する。
図９は、有機ＥＬ装置１００を備えた電子機器の具体例を示す斜視図である。図９（Ａ）は、電子機器の一例である携帯電話機を示す斜視図である。この携帯電話機１０００は、本発明にかかる有機ＥＬ装置１００を用いて構成された表示部１００１を備えている。図９（Ｂ）は、電子機器の一例である腕時計を示す斜視図である。この腕時計１１００は、本発明にかかる有機ＥＬ装置１００を用いて構成された表示部１１０１を備えている。図９（Ｃ）は、電子機器の一例である携帯型情報処理装置１２００を示す斜視図である。この携帯型情報処理装置１２００は、キーボード等の入力部１２０１、演算手段や記憶手段などが格納された本体部１２０２、および本発明にかかる有機ＥＬ装置１００を用いて構成された表示部１２０３を備えている。
【図面の簡単な説明】
【００３２】
【図１】図１（Ａ）〜（Ｃ）は、半導体装置に実装される薄膜チップの構成の概略を示す図である。
【図２】図２（Ａ）は、実施の形態１による薄膜チップの平面図、図２（Ｂ）は、図２（Ａ）のＸ−Ｘ断面を示す断面図である。
【図３】図３（Ａ），（Ｂ）は、薄膜チップの外部接続用電極部の開口を説明する図である。
【図４】図４（Ａ），（Ｂ）は、薄膜チップの分離を説明する図である。
【図５】図５（Ａ），（Ｂ）は、薄膜チップの転写を説明する図である。
【図６】図６（Ａ），（Ｂ）は、薄膜チップの転写を説明する図である。
【図７】図７（Ａ），（Ｂ）は、配線の形成を説明する図である。
【図８】図８は、本発明の電気光学装置の例である有機ＥＬ装置の回路構成を示す図である。
【図９】図９（Ａ）〜（Ｃ）は、本発明の電子機器の例を示す図である。
【符号の説明】
【００３３】
１０  半導体装置、１１  基板、１２  端子、２０  薄膜チップ、２１  電子デバイス部、２２  外部接続用電極部、２３  下地絶縁膜、２４  ゲート絶縁膜、２５  ゲート配線、２６  層間絶縁膜、２７  ソース・ドレイン配線、２８  パッシベーション膜、２９  フォトレジスト、３０  薄膜チップ製造基板、３１  剥離層、３２  チップ分離部、４０  熱硬化型接着材、５０  自己組織化膜、６０  配線、７０  空隙部、１００  有機ＥＬ装置、１０１  走査線、１０２  信号線、１０３  電源線、１０４  データ線駆動回路、１０５  走査線駆動回路、１１１  コンデンサ、１１２  スイッチングトランジスタ、１１３  駆動用トランジスタ、１１５  グランド線、３００  有機ＥＬ素子
【図１】
2008185761.tif 000003
【図２】
2008185761.tif 000004
【図３】
2008185761.tif 000005
【図４】
2008185761.tif 000006
【図５】
2008185761.tif 000007
【図６】
2008185761.tif 000008
【図７】
2008185761.tif 000009
【図８】
2008185761.tif 000010
【図９】
2008185761.tif 000011