(57)【要約】【課題】複数の内部回路にそれぞれ供給する電圧のずれを低減することが可能な電圧レギュレータを提供する。【解決手段】電圧レギュレータ１００の制御回路１は、第２の電源端子Ａ２の第２の電圧が第１の電源端子Ａ１の第１の電圧よりも高い場合には、第２の可変抵抗Ｒ２の抵抗値が第１の可変抵抗Ｒ１の抵抗値よりも大きくなるように、少なくとも第２の可変抵抗Ｒ２を調整して、第１の出力端子Ｘ１の電圧と第２の出力端子Ｘ２の電圧とを接近させる。【選択図】図１
2008203924.tif 000002
【特許請求の範囲】
【請求項１】
電源から複数の電源端子に供給された電圧のずれを調整して、それぞれの電源端子に接続された複数の内部回路に所定の電圧を供給するための電圧レギュレータであって、
第１の電源に接続された第１の電源端子と、
前記第１の電源と同じ電圧を出力する第２の電源に接続された第２の電源端子と、
前記第１の電源端子に一端が接続された第１の可変抵抗と、
前記第２の電源端子に一端が接続された第２の可変抵抗と、
前記第１の可変抵抗の他端である第１の出力端子と接地との間に接続された第１の内部回路と、
前記第２の可変抵抗の他端である第２の出力端子と前記接地との間に接続された第２の内部回路と、
前記第１の電源端子の第１の電圧と前記第２の電源端子の第２の電圧とに基づいて前記第１、第２の可変抵抗の抵抗値を調整する制御回路と、を備え、
前記制御回路は、
前記第２の電圧が前記第１の電圧よりも高い場合には、前記第２の可変抵抗の抵抗値が前記第１の可変抵抗の抵抗値よりも大きくなるように、少なくとも前記第２の可変抵抗を調整して、
前記第１の出力端子の電圧と前記第２の出力端子の電圧とを接近させる
ことを特徴とする電圧レギュレータ。
【請求項２】
前記第１の可変抵抗は、前記第１の電源端子に一端が接続され、前記第１の出力端子に他端が接続された第１の抵抗と、前記第１の電源端子と前記第１の出力端子との間で前記第１の抵抗と並列に接続された複数のトランジスタと、を有し、
前記第２の可変抵抗は、前記第２の電源端子に一端が接続され、前記第２の出力端子に他端が接続された第２の抵抗と、前記第２の電源端子と前記第２の出力端子との間で前記第２の抵抗と並列に接続された複数のトランジスタと、を有し、
前記制御回路は、前記第１の電源端子の第１の電圧と前記第２の電源端子の第２の電圧とに基づいて、複数の前記トランジスタに流れる電流を制御して、前記第１、第２の可変抵抗の抵抗値を調整する
ことを特徴とする請求項１に記載の電圧レギュレータ。
【請求項３】
前記制御回路は、前記第１の電源端子の前記第１の電圧と前記第２の電源端子の前記第２の電圧とを比較し、この比較結果に応じた信号を出力するコンパレータと、前記コンパレータの出力を反転した信号を出力するインバータと、を有し、
前記第１の可変抵抗は、前記第１の電源端子に一端が接続され、前記第１の出力端子に他端が接続された第１の抵抗と、前記第１の電源端子と前記第１の出力端子との間で前記第１の抵抗と並列に接続され、前記コンパレータの出力がゲートに接続された第１のトランジスタと、を有し、
前記第２の可変抵抗は、前記第２の電源端子に一端が接続され、前記第２の出力端子に他端が接続された第２の抵抗と、前記第２の電源端子と前記第２の出力端子との間で前記第２の抵抗と並列に接続され、前記インバータの出力がゲートに接続された第２のトランジスタと、を有し、
前記コンパレータは、前記第２の電圧が前記第１の電圧よりも高い場合には、前記第２のトランジスタに流れる電流を制限するように信号を出力する
ことを特徴とする請求項１に記載の電圧レギュレータ。
【請求項４】
前記第１の可変抵抗は、前記第１の電源端子と前記第１の出力端子との間に接続された第１のトランジスタを有し、
前記第２の可変抵抗は、前記第２の電源端子と前記第２の出力端子との間に接続された第２のトランジスタを有し、
前記制御回路は、前記第１の電源端子の前記第１の電圧から前記第２の電源端子の前記第２の電圧を減算し、その減算結果を出力する第１の減算器と、前記第１の減算器の出力値に係数を乗算し出力する乗算器と、前記第１のトランジスタのゲートに印加される第１のゲート電圧に応じた値から前記乗算器の出力値を減算し、その減算結果に応じた第２のゲート電圧を前記第２のトランジスタのゲートに印加する第２の減算器と、を有する
ことを特徴とする請求項１に記載の電圧レギュレータ。
【請求項５】
前記制御回路は、
前記第２の電圧が前記第１の電圧よりも高い場合には、前記第２の可変抵抗の抵抗値が前記第１の可変抵抗の抵抗値よりも大きくなるように、少なくとも前記第２の可変抵抗を調整して、前記第１の出力端子の電圧に前記第２の出力端子の電圧を近接させる
ことを特徴とする請求項１に記載の電圧レギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の電源から供給された電圧を調整する電圧レギュレータに関するものである。
【背景技術】
【０００２】
近年、一つの半導体集積回路に対して複数の電源を採用するシステムが増えてきている。
【０００３】
この複数の電源を採用するシステムは、電圧値が異なる電源を採用するシステムだけではなく、同じ電圧値の電源を複数採用するシステムを含む。例えば、１．５Ｖと２．５Vの電源を有するシステムや、１．２Ｖの２つの電源を有するシステムなどがある。
【０００４】
この複数の電源を採用するシステムにおいて、半導体集積回路内部のある端子においては同一電圧に調整する場合がある。
【０００５】
しかし、実際は、シグナルインテグリティ（Ｓｉｇｎａｌ  Ｉｎｔｅｇｌｉｔｙ）の問題やノイズの影響により、該端子において電圧のずれが発生し得る。そこで、内部回路設計により調整し、該端子における電圧を調整する。しかし、例えば、寄生抵抗の影響により、該端子において、猶も電圧のずれは発生し得る。
【０００６】
この電圧のずれにより、貫通電流、消費電流、スタンバイ電流の増大、回路遅延のバラツキ、動作不良などが発生する問題がある。
【０００７】
ここで、従来の電子制御システムには、例えば、複数の集積回路と、この複数の集積回路に単一の電源から電圧を供給する電力供給システムと、を有するものがある。この従来の電子システムは、該集積回路の状態をモニタし、該電力供給システムから供給する電圧を調整する（例えば、特許文献１参照）。
【０００８】
しかし、上述のように、上記従来技術では、該集積回路の状態をモニタするので、該集積回路に不要な負荷が付随することとなる。
【０００９】
また、従来の他の電子制御システムには、動作電圧の異なる複数のＬＳＩと、このＬＳＩに対応した電圧の電源を供給する電源供給制御装置と、を備えるものがある。この電源供給制御装置は、各電圧を電源監視回路で監視し、一の電圧の異常時に、電圧発生器により他の正常な電圧の電源から、異常な一の電圧に対応するＬＳＩの動作電圧に変えた電圧を、当該異常な電圧に対応するＬＳＩに供給する（例えば、特許文献２参照。）。
【００１０】
しかし、上述のように、上記従来技術は、正常な電源と異常な電源とを切り換えるものであり、複数の電圧をそれぞれ供給する各端子における、寄生抵抗等による電圧のずれを調整するものではない。
【特許文献１】特表２００６−５１３６４５号公報
【特許文献２】特開２００４−２４０５０９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は、複数の内部回路にそれぞれ供給する電圧のずれを低減することが可能な電圧レギュレータを提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の一態様に係る実施例に従った電圧レギュレータは、
電源から複数の電源端子に供給された電圧のずれを調整して、それぞれの電源端子に接続された複数の内部回路に所定の電圧を供給するための電圧レギュレータであって、
第１の電源に接続された第１の電源端子と、
前記第１の電源と同じ電圧を出力する第２の電源に接続された第２の電源端子と、
前記第１の電源端子に一端が接続された第１の可変抵抗と、
前記第２の電源端子に一端が接続された第２の可変抵抗と、
前記第１の可変抵抗の他端である第１の出力端子と接地との間に接続された第１の内部回路と、
前記第２の可変抵抗の他端である第２の出力端子と前記接地との間に接続された第２の内部回路と、
前記第１の電源端子の第１の電圧と前記第２の電源端子の第２の電圧とに基づいて前記第１、第２の可変抵抗の抵抗値を調整する制御回路と、を備え、
前記制御回路は、
前記第２の電圧が前記第１の電圧よりも高い場合には、前記第２の可変抵抗の抵抗値が前記第１の可変抵抗の抵抗値よりも大きくなるように、少なくとも前記第２の可変抵抗を調整して、
前記第１の出力端子の電圧と前記第２の出力端子の電圧とを接近させることを特徴とする。
【発明の効果】
【００１３】
本発明に係る電圧レギュレータによれば、複数の内部回路にそれぞれ供給する電圧のずれを低減することができる。
【発明を実施するための最良の形態】
【００１４】
本発明の実施の形態に係る電圧レギュレータは、電源から複数の電源端子に供給された電圧のずれを調整して、それぞれの電源端子に接続された複数の内部回路に所定の電圧を供給する。
【００１５】
以下、本発明に係る各実施例について図面に基づいて説明する。
【実施例１】
【００１６】
図１は、本発明の一態様である実施例１に係る電圧レギュレータ１００の要部の構成を示すブロック図である。
【００１７】
図１に示すように、電圧レギュレータ１００は、第１の電源ＶＡ１に接続された第１の電源端子Ａ１と、第１の電源ＶＡ１と同じ電圧を出力する第２の電源ＶＡ２に接続された第２の電源端子Ａ２と、第１の電源ＶＡ１と同じ電圧を出力する第ｎの電源ＶＡｎに接続された第２の電源端子Ａｎと、を備える。すなわち、電圧レギュレータ１００は、ｎ（ｎ≧２）個の電源ＶＡ１、ＶＡ２、・・・、ＶＡｎにそれぞれ接続されたｎ個の電源端子Ａ１、Ａ２、・・・、Ａｎを備える。
【００１８】
なお、図１においては、第１ないし第ｎの電源ＶＡ１〜ＶＡｎは、一例として交流電源の場合を記載しているが、直流電源であってもよい。
【００１９】
また、電圧レギュレータ１００は、第１の電源端子Ａ１に一端が接続された第１の可変抵抗Ｒ１と、第２の電源端子Ａ２に一端が接続された第２の可変抵抗Ｒ２と、第ｎの電源端子Ａｎに一端が接続された第ｎの可変抵抗Ｒｎと、を備える。すなわち、電圧レギュレータ１００は、ｎ個の電源端子Ａ１、Ａ２、・・・、Ａｎにそれぞれ接続されたｎ個の可変抵抗Ｒ１、Ｒ２、・・・、Ｒｎを備える。
【００２０】
また、電圧レギュレータ１００は、第１の可変抵抗Ｒ１の他端である第１の出力端子Ｘ１と接地との間に接続された第１の内部回路Ｃ１と、第２の可変抵抗Ｒ２の他端である第２の出力端子Ｘ２と接地との間に接続された第２の内部回路Ｃ２と、第ｎの可変抵抗Ｒｎの他端である第ｎの出力端子Ｘｎと接地との間に接続された第ｎの内部回路Ｃｎと、を備える。すなわち、電圧レギュレータ１００は、ｎ個の可変抵抗Ｒ１、Ｒ２、・・・、Ｒｎにそれぞれ接続されたｎ個の内部回路Ｃ１、Ｃ２、・・・、Ｃｎを備える。
【００２１】
このように、各内部回路Ｃ１、Ｃ２、・・・、Ｃｎは、各可変抵抗Ｒ１、Ｒ２、・・・、Ｒｎを介して、各電源端子Ａ１、Ａ２、・・・、Ａｎにそれぞれ接続されている。
【００２２】
なお、第１ないし第ｎの内部回路Ｃ１、Ｃ２、・・・、Ｃｎは、例えば、ＭＯＳトランジスタ等の半導体素子により構成される。
【００２３】
また、電圧レギュレータ１００は、第１、第２、・・・、第ｎの可変抵抗Ｒ１、Ｒ２、・・・、Ｒｎの抵抗値を調整する制御回路１、を備える。
【００２４】
この制御回路１は、第１の電源端子Ａ１の第１の電圧、第２の電源端子Ａ２の第２の電圧、・・・および第ｎの電源端子Ａｎの第ｎの電圧、を比較（演算）するようになっている。この比較（演算）結果に基づいて第１、第２、・・・、第ｎの可変抵抗Ｒ１、Ｒ２、・・・、Ｒｎの抵抗値を調整するようになっている。
【００２５】
ここで、上記のような構成を有する電圧レギュレータ１００の動作について説明する。
【００２６】
制御回路１は、第１ないし第ｎの電源端子Ａ１〜Ａｎにおける電圧を検出し、比較（演算）する。
【００２７】
次に、制御回路１は、この比較（演算）結果に対して重み付けを行う。例えば、第１ないし第ｎの電源端子Ａ１、Ａ２、・・・、Ａｎのうち、供給される電圧が大きい電源端子に接続されている可変抵抗の抵抗を大きくなるように重み付けする。
【００２８】
次に、制御回路１は、この重み付けの結果を第１ないし第ｎの可変抵抗Ｒ１〜Ｒｎにフィードバックし、その抵抗値を調整する。この場合、第１ないし第ｎの出力端子Ｘ１、Ｘ２、・・・、Ｘｎにおけるそれぞれの電圧を、該出力端子の各電圧のうち最小の電圧に近接するように調整する。
【００２９】
ここで、簡単な例として、例えばｎ＝２の場合の制御回路１の動作について説明する。
【００３０】
制御回路１は、例えば、第１の電圧が第２の電圧よりも高い場合には、第１の可変抵抗Ｒ１の抵抗値が第２の可変抵抗Ｒ２の抵抗値よりも大きくなるように、少なくとも第１の可変抵抗Ｒ１を調整する。これにより、制御回路１は、第２の出力端子Ｘ２の電圧に第１の出力端子Ｘ１の電圧を近接させる。
【００３１】
一方、制御回路１は、例えば、第２の電圧が第１の電圧よりも高い場合には、第２の可変抵抗Ｒ２の抵抗値が第１の可変抵抗Ｒ１の抵抗値よりも大きくなるように、少なくとも第２の可変抵抗Ｒ２を調整する。これにより、制御回路１は、第１の出力端子Ｘ１の電圧に第２の出力端子Ｘ２の電圧を近接させる。
【００３２】
以上のように、本実施例に係る電圧レギュレータによれば、複数の内部回路にそれぞれ供給する電圧のずれを低減することすることができる。
【実施例２】
【００３３】
実施例１では、電圧レギュレータの基本的な構成について説明した。
【００３４】
本実施例では、電圧レギュレータのより具体的な構成の一例について述べる。なお、基本的な構成は、実施例１と同様である。
【００３５】
図２は、本発明の一態様である実施例２に係る電圧レギュレータ２００の要部の構成を示す回路図である。
【００３６】
図２に示すように、第１の可変抵抗Ｒ１は、例えば、第１の電源端子Ａ１に一端が接続され、第１の出力端子Ｘ１に他端が接続された第１の抵抗ｒ１と、第１の電源端子Ａ１と第１の出力端子Ｘ１との間で第１の抵抗ｒ１と並列に接続された複数のｐ型ＭＯＳトランジスタｔ１１、ｔ１２、・・・ｔ１ｍと、を有する。
【００３７】
この第１の可変抵抗Ｒ１は、ｐ型ＭＯＳトランジスタｔ１１、ｔ１２、・・・、ｔ１ｍのそれぞれのゲートｇ１１、ｇ１２、・・・、ｇ１ｍに入力される制御信号ｓｗ１１、ｓｗ１２、・・・、ｓｗ１ｍに応じて、ｐ型ＭＯＳトランジスタｔ１１、ｔ１２、・・・、ｔ１ｍのオン/オフが制御される。これにより、第１の可変抵抗Ｒ１は、その抵抗値が制御されるようになっている。
【００３８】
また、第２の可変抵抗Ｒ２は、例えば、第２の電源端子Ａ２に一端が接続され、第２の出力端子Ｘ２に他端が接続された第２の抵抗ｒ２と、第２の電源端子Ａ２と第２の出力端子Ｘ２との間で第２の抵抗ｒ２と並列に接続された複数のｐ型ＭＯＳトランジスタｔ２１、ｔ２２、・・・ｔ２ｍと、を有する。
【００３９】
この第２の可変抵抗Ｒ２は、ｐ型ＭＯＳトランジスタｔ２１、ｔ２２、・・・、ｔ２ｍのそれぞれのゲートｇ２１、ｇ２２、・・・、ｇ２ｍに入力される制御信号ｓｗ２１、ｓｗ２２、・・・、ｓｗ２ｍに応じて、ｐ型ＭＯＳトランジスタｔ２１、ｔ２２、・・・、ｔ２ｍのオン/オフが制御される。これにより、第２の可変抵抗Ｒ２は、その抵抗値が制御されるようになっている。
【００４０】
また、第ｎの可変抵抗Ｒｎは、例えば、第ｎの電源端子Ａｎに一端が接続され、第ｎの出力端子Ｘｎに他端が接続された第ｎの抵抗ｒｎと、第ｎの電源端子Ａｎと第ｎの出力端子Ｘｎとの間で第ｎの抵抗ｒｎと並列に接続された複数のｐ型ＭＯＳトランジスタｔｎ１、ｔｎ２、・・・ｔｎｍと、を有する。
【００４１】
この第ｎの可変抵抗Ｒｎは、ｐ型ＭＯＳトランジスタｔｎ１、ｔｎ２、・・・、ｔｎｍのそれぞれのゲートｇｎ１、ｇｎ２、・・・、ｇｎｍに入力される制御信号ｓｗｎ１、ｓｗｎ２、・・・、ｓｗｎｍに応じて、ｐ型ＭＯＳトランジスタｔｎ１、ｔｎ２、・・・、ｔｎｍのオン/オフが制御される。これにより、第ｎの可変抵抗Ｒｎは、その抵抗値が制御されるようになっている。
【００４２】
また、第１ないし第ｎの内部回路Ｃ１、Ｃ２、・・・、Ｃｎは、各出力端子Ｘ１、Ｘ２、・・・、Ｘｎと接地電位との間に接続された複数のＭＯＳトランジスタにより構成されている。
【００４３】
また、制御回路１は、実施例１の制御回路１と同様に、第１の電源端子Ａ１の第１の電圧、第２の電源端子Ａ２の第２の電圧、・・・および第ｎの電源端子Ａｎの第ｎの電圧、を比較（演算）するようになっている。そして、この比較（演算）結果に基づいて、制御回路２０１は、第１、第２、・・・、第ｎの可変抵抗Ｒ１、Ｒ２、・・・、Ｒｎの抵抗値を調整するようになっている。
【００４４】
ここで、本実施例２において、制御回路１は、例えば、該比較（演算）結果に基づいて該制御信号ｓｗ１１〜ｓｗｎｍを出力し、複数のｐ型ＭＯＳトランジスタｔ１１〜ｔｎｍに流れる電流を制御する。これにより、制御回路１は、第１ないし第ｎの可変抵抗Ｒ１〜Ｒｎの抵抗値を調整するようになっている。
【００４５】
ここで、上記のような構成を有する電圧レギュレータ２００の動作について説明する。
【００４６】
制御回路１は、第１ないし第ｎの電源端子Ａ１〜Ａｎにおける電圧を検出し、比較する。
【００４７】
次に、制御回路１は、この比較結果に対して重み付けを行う。例えば、第１ないし第ｎの電源端子Ａ１、Ａ２、・・・、Ａｎのうち、供給される電圧が大きい電源端子に接続されている可変抵抗の抵抗を大きくなるように重み付けする。
【００４８】
次に、制御回路１は、比較結果に基づいて得られた重み付けに応じて、該制御信号ｓｗ１１〜ｓｗｎｍを出力し、複数のｐ型ＭＯＳトランジスタｔ１１〜ｔｎｍに流れる電流を制御し、その抵抗値を調整する。すなわち、制御回路１は、オン動作するトランジスタの数で可変抵抗の抵抗値を調整する。この場合、第１ないし第ｎの出力端子Ｘ１、Ｘ２、・・・、Ｘｎにおけるそれぞれの電圧を、該出力端子の各電圧のうち最小の電圧に近接するように調整する。
【００４９】
以上のように、本実施例に係る電圧レギュレータによれば、複数の内部回路にそれぞれ供給する電圧のずれを低減することすることができる。
【実施例３】
【００５０】
実施例２では、電圧レギュレータの具体的な構成の一例について述べた。
【００５１】
本実施例では、電圧レギュレータが２個の可変抵抗および２個の内部回路を有する一例について述べる。なお、基本的な構成は、実施例１と同様である。
【００５２】
図３は、本発明の一態様である実施例３に係る電圧レギュレータ３００の要部の構成を示す回路図である。
【００５３】
図３に示すように、制御回路１は、第１の電源端子Ａ１の第１の電圧と第２の電源端子Ａ２の第２の電圧とを比較し、この比較結果に応じた信号を出力するコンパレータ３０１と、このコンパレータ３０１の出力を反転した信号を出力するインバータ３０２と、を有する。
【００５４】
第１の可変抵抗Ｒ１は、例えば、第１の電源端子Ａ１に一端が接続され、第１の出力端子Ｘ１に他端が接続された第１の抵抗ｒ１と、第１の電源端子Ａ１と第１の出力端子Ｘ１との間で第１の抵抗ｒ１と並列に接続され、コンパレータ３０１の出力がゲートｇ３０１に接続された第１のｐ型ＭＯＳトランジスタｔ３０１と、を有する。
【００５５】
この第１の可変抵抗Ｒ１は、第１のｐ型ＭＯＳトランジスタｔ３０１のゲートｇ３０１に入力される制御信号に応じて、第１のｐ型ＭＯＳトランジスタｔ３０１のオン/オフが制御される。これにより、第１の可変抵抗Ｒ１は、その抵抗値が制御されるようになっている。
【００５６】
第２の可変抵抗Ｒ２は、例えば、第２の電源端子Ａ２に一端が接続され、第２の出力端子Ｘ２に他端が接続された第２の抵抗ｒ２と、第２の電源端子Ａ２と第２の出力端子Ｘ２との間で第２の抵抗ｒ２と並列に接続され、インバータ３０２の出力がゲートｇ３０２に接続された第２のｐ型ＭＯＳトランジスタｔ３０２と、を有する。
【００５７】
この第２の可変抵抗Ｒ２は、第２のｐ型ＭＯＳトランジスタｔ３０２のゲートｇ３０２に入力される制御信号に応じて、第２のｐ型ＭＯＳトランジスタｔ３０２のオン/オフが制御される。これにより、第２の可変抵抗Ｒ２は、その抵抗値が制御されるようになっている。
【００５８】
また、第１ないし第ｎの内部回路Ｃ１、Ｃ２、・・・、Ｃｎは、各出力端子Ｘ１、Ｘ２、・・・、Ｘｎと接地電位との間に接続された複数のＭＯＳトランジスタにより構成されている。
【００５９】
コンパレータ３０１は、該第１の電圧が該第２の電圧よりも高い場合には、第１のｐ型ＭＯＳトランジスタｔ３０１に流れる電流を制限するように制御信号“Ｈｉｇｈ”を出力するようになっている。
【００６０】
また、コンパレータ３０１は、該第２の電圧が該第１の電圧よりも高い場合には、第２のｐ型ＭＯＳトランジスタｔ３０２に流れる電流を制限するように制御信号“Ｌｏｗ”を出力するようになっている。
【００６１】
ここで、上記のような構成を有する電圧レギュレータ３００の動作について説明する。
【００６２】
該第１の電圧が該第２の電圧よりも高い場合は、制御回路１のコンパレータ３０１は、既述のように、制御信号“Ｈｉｇｈ”を出力する。これにより、第１のｐ型ＭＯＳトランジスタｔ３０１がオフされて、この第１のｐ型ＭＯＳトランジスタｔ３０１に流れる電流が制限される。これにより、第１の可変抵抗Ｒ１の抵抗値が増加する。
【００６３】
このとき、インバータ３０２からコンパレータ３０１が出力した制御信号“Ｈｉｇｈ”を反転した信号“Ｌｏｗ”が出力される。これにより、第２のｐ型ＭＯＳトランジスタｔ３０２がオンされて、この第２のｐ型ＭＯＳトランジスタｔ３０２に電流が流れる。これにより、第２の可変抵抗Ｒ２の抵抗値が減少する。
【００６４】
すなわち、第１の電圧が第２の電圧よりも高い場合には、制御回路１は、第１の可変抵抗Ｒ１の抵抗値が第２の可変抵抗Ｒ２の抵抗値よりも大きくなるように、第１、第２の可変抵抗Ｒ１、Ｒ２を調整する。これにより、制御回路１は、第２の出力端子Ｘ２の電圧に第１の出力端子Ｘ１の電圧を近接させる。
【００６５】
一方、該第２の電圧が該第１の電圧よりも高い場合は、制御回路１のコンパレータ３０１は、既述のように、制御信号“Ｌｏｗ”を出力する。これにより、第１のｐ型ＭＯＳトランジスタｔ３０１がオンされて、この第１のｐ型ＭＯＳトランジスタｔ３０１に電流が流れる。これにより、第１の可変抵抗Ｒ１の抵抗値が減少する。
【００６６】
このとき、インバータ３０２からコンパレータ３０１が出力した制御信号“Ｌｏｗ”を反転した信号“Ｈｉｇｈ”が出力される。これにより、第２のｐ型ＭＯＳトランジスタｔ３０２がオフされて、この第２のｐ型ＭＯＳトランジスタｔ３０２に流れる電流が制限される。これにより、第２の可変抵抗Ｒ２の抵抗値が増加する。
【００６７】
すなわち、制御回路１は、第２の電圧が第１の電圧よりも高い場合には、第２の可変抵抗Ｒ２の抵抗値が第１の可変抵抗Ｒ１の抵抗値よりも大きくなるように、第１、第２の可変抵抗Ｒ１、Ｒ２を調整する。これにより、制御回路１は、第１の出力端子Ｘ１の電圧に第２の出力端子Ｘ２の電圧を近接させる。
【００６８】
以上のように、本実施例に係る電圧レギュレータによれば、複数の内部回路にそれぞれ供給する電圧のずれを低減することすることができる。
【実施例４】
【００６９】
実施例３では、電圧レギュレータが２個の可変抵抗および２個の内部回路を有する一例について述べた。
【００７０】
本実施例では、電圧レギュレータが２個の可変抵抗および２個の内部回路を有する他の例について述べる。なお、基本的な構成は、実施例１と同様である。
【００７１】
図４は、本発明の一態様である実施例４に係る電圧レギュレータ４００の要部の構成を示す回路図である。
【００７２】
図４に示すように、第１の可変抵抗Ｒ１は、第１の電源端子Ａ１と第１の出力端子Ｘ１との間に接続され、ゲートに基準電圧Ｖｒｅｆが印加された第１のｐ型ＭＯＳトランジスタｔ４０１を有する。なお、基準電圧Ｖｒｅｆが固定されている場合は、この第１の可変抵抗Ｒ１の抵抗値は一定である。
【００７３】
また、第２の可変抵抗Ｒ２は、第２の電源端子Ａ２と第２の出力端子Ｘ２との間に接続された第２のｐ型ＭＯＳトランジスタｔ４０２を有する。
【００７４】
また、制御回路１は、第１の電源端子Ａ１の第１の電圧Ｖ１から第２の電源端子Ａ２の第２の電圧Ｖ２を減算し、その減算結果（Ｖ１−Ｖ２）を出力する第１の減算器４０１と、この第１の減算器４０１の出力値に係数Ｋを乗算し出力する乗算器４０２と、第１のｐ型ＭＯＳトランジスタｔ４０１のゲートｇ４０１に印加される第１のゲート電圧Ｖｇ１（Ｖｒｅｆ）に応じた値から乗算器４０１の出力値を減算し、その減算結果に応じた第２のゲート電圧Ｖｇ２を第２のｐ型ＭＯＳトランジスタｔ４０２のゲートｇ４０２に印加する第２の減算器４０３と、を有する。
【００７５】
ここで、第１の電圧Ｖ１と第２の電圧Ｖ２とに基づいて、制御回路１により算出される第２のゲート電圧Ｖｇ２は、例えば、式（１）のように表される。
Ｖｇ２＝Ｖｇ１−Ｋ（Ｖ１−Ｖ２）・・・（１）
【００７６】
なお、図４に示すようにＭＯＳトランジスタｔ４０１、ｔ４０２がｐ型である場合、係数Ｋは正の値である。一方、ＭＯＳトランジスタｔ４０１、ｔ４０２がｎ型である場合、係数Ｋは負の値となる。
【００７７】
ここで、上記のような構成を有する電圧レギュレータ４００の動作について説明する。
【００７８】
該第１の電圧Ｖ１が該第２の電圧Ｖ２よりも高い場合は、式（１）に示すように、制御回路１は、第１のゲート電圧Ｖｇ１よりも低く設定した第２のゲート電圧Ｖｇ２を、第２のｐ型ＭＯＳトランジスタｔ４０２のゲートｇ４０２に印加する。これにより、第２のｐ型ＭＯＳトランジスタｔ４０２に流れる電流が増加する。これにより、第２の可変抵抗Ｒ２の抵抗値が減少する。
【００７９】
すなわち、第１の電圧が第２の電圧よりも高い場合には、制御回路１は、第１の可変抵抗Ｒ１の抵抗値が第２の可変抵抗Ｒ２の抵抗値よりも大きくなるように、第２の可変抵抗Ｒ２を調整する。これにより、制御回路１は、第１の出力端子Ｘ１の電圧に第２の出力端子Ｘ２の電圧を近接させる。
【００８０】
一方、該第２の電圧Ｖ２が該第１の電圧Ｖ１よりも高い場合は、式（１）に示すように、制御回路１は、第１のゲート電圧Ｖｇ１よりも高く設定した第２のゲート電圧Ｖｇ２を、第２のｐ型ＭＯＳトランジスタｔ４０２のゲートｇ４０２に印加する。これにより、第２のｐ型ＭＯＳトランジスタｔ４０２に流れる電流が制限される。これにより、第２の可変抵抗Ｒ２の抵抗値が増加する。
【００８１】
すなわち、第２の電圧が第１の電圧よりも高い場合には、制御回路１は、第２の可変抵抗Ｒ２の抵抗値が第１の可変抵抗Ｒ１の抵抗値よりも大きくなるように、第２の可変抵抗Ｒ２を調整する。これにより、制御回路１は、第１の出力端子Ｘ１の電圧に第２の出力端子Ｘ２の電圧を近接させる。
【００８２】
以上のように、本実施例に係る電圧レギュレータによれば、複数の内部回路にそれぞれ供給する電圧のずれを低減することすることができる。
【図面の簡単な説明】
【００８３】
【図１】本発明の一態様である実施例１に係る電圧レギュレータ１００の要部の構成を示すブロック図である。
【図２】本発明の一態様である実施例２に係る電圧レギュレータ２００の要部の構成を示す回路図である。
【図３】本発明の一態様である実施例３に係る電圧レギュレータ３００の要部の構成を示す回路図である。
【図４】本発明の一態様である実施例４に係る電圧レギュレータ４００の要部の構成を示す回路図である。
【符号の説明】
【００８４】
１  制御回路
１００、２００、３００、４００  電圧レギュレータ
３０１  コンパレータ
３０２  インバータ
４０１  第１の減算器
４０２  乗算器
４０３  第２の減算器
Ａ１  第１の電源端子
Ａ２  第２の電源端子
Ａｎ  第ｎの電源端子
Ｒ１  第１の可変抵抗
Ｒ２  第２の可変抵抗
Ｒｎ  第ｎの可変抵抗
ｒ１  第１の抵抗
ｒ２  第２の抵抗
ｒｎ  第ｎの抵抗
Ｃ１  第１の内部回路
Ｃ２  第２の内部回路
Ｃｎ  第ｎの内部回路
ｓｗ１１〜ｓｗｎｍ  制御信号
ｇ１１〜ｇｎｍ、ｇ３０１、ｇ３０２、ｇ４０１、ｇ４０２  ゲート
ｔ１１〜ｔｎｍ  トランジスタ
ｔ３０１、ｔ４０１  第１のｐ型ＭＯＳトランジスタ
ｔ３０２、ｔ４０２  第２のｐ型ＭＯＳトランジスタ
ＶＡ１  第１の電源
ＶＡ２  第２の電源
ＶＡｎ  第ｎの電源
Ｖｒｅｆ  基準電圧
Ｘ１  第１の出力端子
Ｘ２  第２の出力端子
Ｘｎ  第ｎの出力端子
【図１】
2008203924.tif 000003
【図２】
2008203924.tif 000004
【図３】
2008203924.tif 000005
【図４】
2008203924.tif 000006