(57)【要約】【課題】ＬＣＤドライバなどの半導体装置側のバンプ電極と、バンプ電極と相対して接続される実装基板側電極等の相手側電極との導通性を十分に確保できるように、実装時に両電極間に挟持される導電性粒子の両電極間からの散逸を防止する。【解決手段】バンプ電極１４の電極表面周縁に沿って、枠状に凸な盛り上がりを形成して、ストッパ１４ａとする。ストッパ１４ａの高さは、実装に際して使用する異方性導電膜中の導電性粒子の粒径に合わせて調節できるように、ストッパ１４ａ形成位置の下方には、層厚変更可能な配線電極１１を設ける。ストッパ１４ａの高さ調節は、例えば配線電極１１、パッシベーション膜１２の積層構造により行うようにしても構わない。【選択図】図１
2008047943.tif 000002
【特許請求の範囲】
【請求項１】
異方性導電膜中の導電性粒子を介して実装基板の電極に電気的接続を行うためのバンプ電極を有する半導体装置であって、
回路素子が形成された半導体チップと、
前記半導体チップの主面に形成され、前記回路素子と電気的に接続された配線電極と、
前記半導体チップの主面に形成され、前記第１配線電極の近傍に配置された配線パターンであって、前記配線電極と同層で形成された配線パターンと、
前記半導体チップの主面上に前記配線電極及び前記配線パターンを覆うように形成され、前記配線電極の上部に開口を有する絶縁膜と、
前記絶縁膜上に形成され、前記絶縁膜の前記開口を介して前記配線電極に電気的に接続されたバンプ電極下地金属層と、
前記バンプ電極下地金属層上に形成され、前記バンプ電極下地金属層と平面的に同一パターンを有し、前記バンプ電極下地金属層より厚さの厚い金属層で構成されたバンプ電極とを有し、
前記バンプ電極下地金属層及び前記バンプ電極の各々は、平面的に前記配線電極上から前記配線パターン上に重なるよう引き出されて形成されていることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記配線パターンは、前記バンプ電極の表面形状を規定するために形成されていることを特徴とする半導体装置。
【請求項３】
請求項２記載の半導体装置において、
前記配線パターンは平面的に枠状に形成されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造技術に関し、特に、バンプ電極を用いたフリップチップ方式で実装される半導体装置に適用して有効な技術である。
【背景技術】
【０００２】
以下に説明する技術は、本発明を研究、完成するに際し、本発明者によって検討されたものであり、その概要は次のとおりである。
【０００３】
半導体チップ等の半導体装置では、その小型化、高密度実装化等が強く求められている。かかる技術的要請に対して、バンプ電極を設けた半導体チップを、フェイスダウンの状態で実装基板側に位置合わせし、バンプ電極と実装基板側電極とを接続する、いわゆるフリップチップ方式による実装技術が広く採用されている。
【０００４】
かかるフリップチップ方式による実装としては、例えば、チップ・オン・ガラス（ＣＯＧ）方式、チップ・オン・フィルム（ＣＯＦ）方式、チップ・オン・ボード（ＣＯＢ）方式等の種々の実装方式が知られている。
【０００５】
近年、高精細化、画素数の増大化が求められている液晶技術の分野でも、例えば、液晶表示に係る電圧切替えを制御するＬＣＤドライバの実装方式として、これまでのＴＣＰ（ Tape Carrier Package ）の方式に代わって、上記方法が積極的に採用されている。
【０００６】
上記フリップチップ方式の実装は、一般的には、半導体装置側のバンプ電極と、実装基板側電極との間に、異方性導電樹脂等で構成される異方性導電膜を介在させて、バンプ電極を実装基板側電極に加熱圧着することにより行われている。
【０００７】
かかる実装に際してのバンプ電極と実装基板側電極との電気的接続は、異方性導電膜に含まれる導電性粒子が、バンプ電極と実装基板側電極との間に介在させられて潰されることにより確保される。
【０００８】
すなわち、加熱圧着により、異方性導電膜内に含まれていた導電性粒子が、バンプ電極と実装基板側電極との間に挟まれて、両電極間を電気的に接続できるように介在させられることにより、バンプ電極−導電性粒子−実装基板側電極なるルートで電気的接続が確保されるのである。
【０００９】
かかる介在させた導電性粒子を仲立ちとして両電極間の電気的接続を確保するためには、両電極間における導電性粒子の高密度化が求められる。
【００１０】
しかし、実装に際して、バンプ電極の実装基板側電極への圧着に不均一が発生すると、その加圧不足部分では、両電極間に介在する導電性粒子の密度は正常加圧部分に比べて相対的に粗になりがちで、押し潰しも十分に行われ難い。
【００１１】
かかる加圧不足部分では、両電極間に介在する導電性粒子が、正常加圧部分に比べて、両電極間で圧縮される割合が少なく、導電性粒子同士、あるいは電極と導電性粒子との接触度合いが比較的に弱かったり、あるいは非接触状態となる場合もある。かかる場合には、その部分における電気抵抗が高くなり、両電極間の十分な導通性が確保されないこととなる。
【００１２】
例えば、両電極間に電位差をかければ確かに電流は流れるものの、十分な電流は当初からは流れず、十分に電圧が上がるまでに時間がかかる等の異常が発生する。電圧の切替えを円滑に行うことで、液晶状態を変化させてその表示を行う液晶表示のＬＣＤドライバにおいては、液晶表示の鮮明性が確保できなくなる重大な障害となる。
【００１３】
また、かかる異常は、完成したＬＣＤドライバ等の半導体装置の完成品検査においても、所定位置に検査用のプローブを当てて、その導通を検査するに際して、反応が遅かったり、あるいは全く導通が示されず、プローブを多少動かして接触位置を変えると導通が俄に確認される等の検査時の問題現象の原因の一つともなる。
【００１４】
かかる導通異常が発生する大きな原因の一つは、バンプ電極の表面形状によるものである。バンプ電極は、半導体装置に設けられた配線電極上のパッシベーション膜をエッチング等で除去し、その上にメッキ等の手段で電極形成を行って作成される。
【００１５】
そのため、このようにして形成されたバンプ電極では、電極表面に、パッシベーション膜をエッチングして配線電極を露出させた際のパッシベーション膜面と配線電極面との段差を反映した窪みが形成されることとなる。
【００１６】
かかる構成のバンプ電極を有する半導体装置をフリップチップ方式でフェイスダウン実装すると、窪みを有した電極表面が、実装基板側電極に対面されることとなり、両電極間に介在させる異方性導電膜中の導電性粒子への押圧力が、窪み部と、窪んでいないその周辺部とでは微妙に異なることとなる。すなわち、実装時に加圧不均一が発生するのである。
【００１７】
そこで、かかる対策として、パッシベーション膜を薄膜化することで、パッシベーション膜面と配線電極面との段差を小さく抑える手段が提案された。しかし、パッシベーション膜を薄くすることは、逆に、その絶縁性を低下させることにも繋がり、かかるパッシベーション膜の薄膜化を行わずにバンプ電極と実装基板側の電極との導通性を確保する技術の開発が望まれていた。
【００１８】
かかる問題点の解決技術としては、バンプ電極の表面を平らにすることが考えられた。しかし、配線電極の上にパッシベーション膜を設け、かかるパッシベーション膜の開口部にバンプ電極を形成する方法では、どうしてもパッシベーション膜厚に対応する段差を解消することはできず、かかる段差部があっても、電極表面全体としては平坦と見做せる程に段差の影響を小さくする方策が提案されている。
【００１９】
例えば、導電バンプ表面のディンプルの平面的サイズを小さくして、ディンプルに基づく段差部の影響を抑えるべく、一つの大きなディンプルを形成するのではなく、複数の小さなディンプルを形成する構成が提案されている（例えば、特許文献１参照。）。
【００２０】
バンプ電極の形成としては、例えば金バンプ電極では、パッシベーション膜に開口して露出させた配線電極としてのＡｌパッド上に、金メッキを成長させて形成する方法が知られている。メッキは、縦方向に沿って成長するが、併せて横方向への成長も認められる。
【００２１】
そこで、パッシベーション膜に設けた開口を予め小さく設定しておき、かかる開口部に金メッキによりバンプ電極を形成するに際して、メッキの横方向への成長により上記開口に合わせて形成される筈の凹部を埋める疑似的平面化と呼べる技術が提案されている（例えば、特許文献２参照。）。
【特許文献１】特開平１１−３１６９８号公報（段落００１３、００２３、００２４、図６、７、８）
【特許文献２】特開平１１−２５８６２０号公報（段落００３８、００４８、００４９、図３、４）
【発明の開示】
【発明が解決しようとする課題】
【００２２】
ところが、上記バンプ電極の段差解消技術においては、以下の課題があることを本発明者は見出した。
【００２３】
すなわち、上記バンプ電極の段差解消技術は、電極表面の窪みが形成される範囲に、一つの大きな窪みを形成するのではなく、その窪み形成範囲に、配線電極上に電気的に接続する多数の小さな凹部を形成して、すなわち細かな凹凸部を多数形成して、多数の凸部上面により擬似的に平面とする構成と言える。
【００２４】
かかる擬似的平面化の発想は、上述の如く、フリップチップ方式の実装に際しては、異方性導電膜を介してのバンプ電極と実装基板側電極との電気的接続における導通不良は、電極表面に、パッシベーション膜をエッチングして配線電極を露出させた際のパッシベーション膜面と配線電極面との段差を反映した窪みが形成されることが主因であり、かかる段差部を解消することが好ましいとの前提に立脚して提案されたものである。
【００２５】
すなわち、疑似的平面化の手法は、技術的には段差部を完全に解消して平坦化することが望まれるものの、仮にそこまで行えなくても許容される範囲内で実質的に平坦と見做せる程度まで平坦化を図ろうとする発想である。
【００２６】
本発明者は、長年、かかるバンプ電極の段差解消に関しての技術開発に携わってきたが、今回、かかる問題点の解消に携わる上記前提に、大きな問題点があることに気がついた。
【００２７】
すなわち、極力電極表面を平らにすることが、上述の段差に起因する電気的接続不良の解消に繋がるとされてきたこれまでの前提は、必ずしも正しいとは言えない場合があることに気がついた。
【００２８】
本発明者の微視的観察においては、高度な平坦化を進めた状態で、バンプ電極と実装基板側電極との間の導電性粒子の挙動を調べた結果、実装時に圧力をかけると、段差部がある場合に比べて、一部に、導電性粒子が、バンプ電極と実装基板側電極との相対範囲から周囲方向に逃げる傾向があることが分かった。
【００２９】
すなわち、電極表面における段差解消を目指してその平坦化を進めると、平坦化度の向上に合わせて導電性粒子の実装基板側電極とバンプ電極との間の介在性が改善されて異方性導電膜を用いた実装における導通不良の解消が図られるが、しかし、平坦化度をある程度まで高く設定すると、逆に導電性粒子の介在性が悪化する虞れがあることを見出したのである。かかる知見は、バンプ電極の電極表面の平坦化度を高くすることにより初めて見出されたものであり、これまではかかる問題点の認識は見られなかった。
【００３０】
すなわち、段差部の実質的解消を目指して、平坦化度を向上させるだけでは、予想していた程の導電性粒子の介在密度の向上は得られず、平坦化度を高める一方で、併せて、実装時の導電性粒子の逃げを防止する対策が必要と考えられる。
【００３１】
本発明の目的は、ＬＣＤドライバなどの半導体装置側のバンプ電極と、バンプ電極と相対して接続される実装基板側電極等の相手側電極との導通性を十分に確保できるようにすることにある。
【００３２】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００３３】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００３４】
すなわち、本発明では、半導体装置のバンプ電極の電極表面にストッパを設けて、実装基板側電極とバンプ電極との圧着に際して両者の間に介在される異方性導電膜中の導電性粒子の周囲への散逸を阻止し、バンプ電極表面の平坦化度を向上させた場合でも、導電性粒子の介在密度を高く確保することができる。
【００３５】
また、ストッパには、介在させる異方性導電膜中の導電性粒子の径に合わせて、適宜設計変更できる積層構造を持たせた。
【発明の効果】
【００３６】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００３７】
すなわち、バンプ電極の表面の平坦度を高めて、バンプ電極と相手側電極との導通性を良好にすることができる。
【発明を実施するための最良の形態】
【００３８】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明を省略する。
【００３９】
（実施の形態１）
図１（ａ）は本発明の一実施の形態の半導体装置におけるバンプ電極の構成を模式的に示す要部断面図であり、（ｂ）は（ａ）の矢視方向から見た場合の構成を模式的に示す要部断面図である。
【００４０】
本実施の形態では、半導体装置１０を、ＬＣＤドライバ１０ａに構成した場合を例に挙げて説明する。半導体装置１０の表面には、図１（ａ）に示すように、Ａｌ等から形成された配線電極１１が設けられている。配線電極１１の上には、パッシベーション膜１２が設けられ、その上に下地金属層（ＵＭＢ層とも言う）１３が設けられている。下地金属層１３の上に、バンプ電極１４が形成されている。
【００４１】
バンプ電極１４には、図１（ａ）に示すように、周縁側に凸状のストッパ１４ａがバンプ電極１４と一体に形成されている。ストッパ１４ａの高さＨは、配線電極１１の層厚に基づき規定されている。
【００４２】
配線電極１１は、図１（ａ）に示すバンプ電極１４の形成範囲の周縁部に沿って枠状に設けられている。バンプ電極１４の表面周縁には、枠状に設けられた配線電極１１の層厚に基づき高さが規定される凸状に盛り上がったストッパ１４ａが形成されている。ストッパ１４ａに囲まれた側のバンプ電極１４の表面は、電極表面が平坦な平坦部１４ｂに形成されている。
【００４３】
また、ストッパ１４ａは、幅Ｄを狭く設定して電極表面の周縁部を少し盛り上げたように形成され、ストッパ１４ａに囲まれた平坦部１４ｂの面積をできるだけ広く確保できるようにしている。
【００４４】
ストッパ１４ａの幅Ｄとしては、例えば、２μｍ以上５μｍ未満が好ましい。このように幅Ｄを狭く設定することにより、電極表面におけるストッパ１４ａの占有率を小さくすることで、電気的接続に関与する平坦部１４ｂの割合を大きくすることができる。
【００４５】
また、平坦部１４ｂの占有面積を変えることなくストッパ１４ａの幅Ｄを小さくすることで、導通性を維持しながらバンプ電極１４の電極表面を全体的に小さく設定することができ、その分、一定範囲に設置するバンプ電極１４の数を多くする多ピン化に有効である。
【００４６】
これまでのＴＣＰ（Tape Carrier Package）でバンプ付きウエハを使用する構成では、ＴＣＰ向けＡｕバンプ付きチップでは、組立時の応力緩和のため、Ａｕバンプ下にＡｌパッドが必ず配置する構造が必要であった。しかし、配線電極による応力緩和の配慮が必要なくなったＣＯＧ等の実装方式を採用する場合には、必ずしもかかるＡｌパッドの配置構成を採用しなくても構わないことに気付き、上記の如く枠状に配線電極１１を設ける構成を新たに採用した。
【００４７】
バンプ電極１４と配線電極１１との電気的接続は、図１（ａ）の矢視方向から見た構成を模式的に示す図１（ｂ）の要部断面図に示すように、ストッパ１４ａの下方に設けた下地金属層１３をスルーホール１５を介して配線電極１１に電気的に接続させることにより確保されている。
【００４８】
かかる構成のバンプ電極１４では、図２に示すように、バンプ電極表面には、その周縁側にストッパ１４ａが設けられているため、異方性導電膜１６を介在させて基板１７側の電極１７ａに実装させるに際して、異方性導電膜１６内の導電性粒子１６ａの周囲への散逸をストッパ１４ａで阻止することができる。
【００４９】
このように導電性粒子１６ａの散逸阻止が図られることにより、実装時のバンプ電極１４と基板１７との圧着時でも、導電性粒子１６ａがバンプ電極１４の平坦部１４ｂ内に抱え込まれて、バンプ電極１４と基板１７との間の導電性粒子１６ａの高密度化を図ることができる。
【００５０】
ストッパ１４ａを設けずに、バンプ電極１４の電極表面の高度の平坦化を図る構成では、実装に際して、介在させた異方性導電膜１６をバンプ電極１４と基板１７との間で押し潰すようにして圧着する場合に、異方性導電膜１６内の一部の導電性粒子１６ａが、周囲に押し出されるようにして散逸する現象が発生し、場合によっては、十分な導通性の確保が図れない場合も想定される。
【００５１】
例えば、図３（ａ）に模式的に示すように、電極表面の平坦化を進めた状態のこれまでのバンプ電極２１では、バンプアニール後には、より詳細には電極周縁部には肩垂れ２１ａが形成され、周縁部を除いた内側が平坦部２１ｂに形成されている。
【００５２】
従って、かかる構成のバンプ電極２１を用いて実装を行う場合、図３（ｂ）に示すように、基板１７のＡｌ等で形成された電極１７ａ側に、異方性導電膜１６を介在させてバンプ電極２１を図示の矢印に示すように押圧して電気的接続を図ると、図中の横方向の矢印に示すように、押圧時に導電性粒子１６ａが周囲に漏れ出るようにして散逸が発生することとなる。
【００５３】
その結果、基板１７の電極１７ａとバンプ電極２１との電気的接続を確保するための両者間に介在させられる導電性粒子１６ａが少なくなり、介在密度が下がり、場合によっては接続不良が発生する場合も十分に懸念される。
【００５４】
しかし、本発明においては、図２に示すように、実装に際しての押圧時に、導電性粒子１６ａが、周囲のストッパ１４ａによりその散逸が阻止されて、電極表面の平坦部１４ｂ内に囲い込まれる状況となり、その電気的接続が十分に確保されることとなる。
【００５５】
ストッパ機能という観点からでは、導電性粒子径に対してストッパ１４ａの高さＨが余り低過ぎると導電性粒子１６ａの散逸を阻止するのに十分ではなく、ストッパ１４ａに制止されることなく押し出される導電性粒子１６ａの割合が多くなる。
【００５６】
逆に、導電性粒子径に対してストッパ１４ａの高さＨが高過ぎても好ましくない。高さＨを必要以上に高く設定すると、高さＨに基づく段差に起因して導電性粒子１６ａの介在密度の不均一、及び導電性粒子１６ａの不十分な押し潰しが発生して、逆に電気的接続不良を招くことにもなる。
【００５７】
すなわち、段差等に基づく電気的接続不良を回避しつつ、介在密度を高くするためには、導電性粒子１６ａのストッパ機能を発揮するストッパ１４ａの有効な高さＨには、適性な範囲があるものと推察される。
【００５８】
高さＨの設定には、実装時における押圧力、導電性粒子径（δ）等が主に関与するものと推測されるが、現段階では、理論的にどの程度が好ましいかについては、その詳細は確認されていない。しかし、実験では、例えば、実装時の押圧力を５０ｇ／バンプと想定した場合には、δ／４≦Ｈ≦δ／２の範囲であればよいことが分かった。
【００５９】
かかる構成のストッパ１４ａを設けたバンプ電極１４を有する半導体装置１０の製造方法について、以下、図４に示すフロー図を参照しながら説明する。
【００６０】
ＬＣＤドライバ１０ａに構成される半導体装置１０は、図４に示す各ステップを経ることにより製造される。なお、図４では、フローを構成する各ステップと、各ステップに対比してその様子を示す要部断面説明図（ａ）〜（ｈ）とを併せて示した。
【００６１】
先ず、１層目Ａｌ配線層形成ステップＳ１１０で、ウエハＷに既存の方法で液晶表示装置用の駆動回路素子を形成した上に、バンプ電極１４の形成範囲の周縁に沿って、Ａｌからなる１層の配線電極１１を枠状に形成する。かかるステップの状況は、図４（ａ）で模式的に断面図で示す。
【００６２】
配線電極１１は、ストッパ１４ａを形成しようとするバンプ電極１４の形成範囲に合わせて、バンプ電極１４の電極表面を周縁側から内側に囲むように枠状に設けられている。
【００６３】
また、かかるストッパ１４ａは、簡単には、枠状の連続的な盛り上がり形状に形成しておけば、導電性粒子１６ａが逃げる隙間がなく好ましい。しかし、導電性粒子の阻止機能が発揮できる範囲で、すなわち導電性粒子１６ａが逃げない程度の幅で非連続部を設けてもよく、ストッパ１４ａの盛り上がり形状を、断続的に、枠状に形成するようにしても一向に構わない。
【００６４】
なお、図４（ａ）に示すウエハＷは、図４（ｂ）〜（ｈ）までは簡単のために図示を省略した。
【００６５】
また、図４（ａ）では配線電極１１としてＡｌを使用した場合を例に挙げて説明しているが、配線電極として使用できる金属であれば、Ｃｕ等その他の金属を使用しても一向に構わない。
【００６６】
パッシベーション膜層形成ステップＳ１２０で、上記要領で形成した配線電極１１上に、パッシベーション膜１２を形成する。かかるパッシベーション膜１２には、配線電極１１の層厚に合わせた高さの段差が形成されることとなる。かかる段差は、これまでのバンプ電極の場合とは異なり、パッシベーション膜の膜厚を反映する段差ではない。かかるステップの状況を、図４（ｂ）に示す。
【００６７】
その後、ＵＢＭ層形成ステップＳ１３０で、図４（ｃ）に示すように、ＵＭＢ層（下地金属層）１３をパッシベーション膜１２上に形成する。下地金属層１３は、例えば、Ｃｒ層、Ｃｕ層、Ａｕ層を下層から順次スパッタリングにより堆積させて積層させることにより形成することができる。なお、ＵＢＭ層の形成には、蒸着法を使用しても構わない。
【００６８】
ＢＵＭＰホトレジスト形成ステップＳ１４０で、バンプ電極形成範囲にホトレジストを塗布し、その後、ホトレジストへの所定パターンの露光、現像により、図４（ｄ）に示すように、バンプ電極形成用のバンプホトレジスト１８を設ける。
【００６９】
バンプホトレジスト１８を用いて、ＢＵＭＰめっきステップＳ１５０で、図４（ｅ）に示すように、電解メッキによりバンプ電極１４を形成する。その後、ステップＳ１６０のホトレジスト除去ステップにしたがい、図４（ｆ）に示すように、バンプホトレジスト１８をエッチングにより除去する。
【００７０】
併せて、ステップＳ１７０のＵＢＭ層エッチングステップで、不要なＵＢＭ層、すなわち下地金属層１３をエッチングで除去し、さらに、バンプアニールステップＳ１８０で、バンプ電極１４のアニールを施す。図４（ｇ）には、バンプアニール後のバンプ電極１４の様子を示す。
【００７１】
かかる構成のバンプ電極１４では、配線電極１１とバンプ電極１４との導通は、図４（ｇ）の矢視方向から見た図４（ｈ）の断面図に示すように、ストッパ１４ａ下方でスルーホール１５を介して下地金属層１３と配線電極１１とを電気的に接続させることにより確保されている。
【００７２】
スルーホール１５は、図４（ｂ）のパッシベーション膜層形成ステップＳ１２０で、形成後のパッシベーション膜１２上にホトレジスト形成、ホトレジスト上へのステッパ露光、現像によるマスクパターンの形成、マスクパターンに合わせたパッシベーション膜のエッチング処理、エッチング処理後の上記ホトレジストの撤去等の一連のステップにより行えばよい。
【００７３】
スルーホール１５の形成後は、図４（ｃ）に示すように、ＵＢＭ層形成ステップＳ１３０で下地金属層１３を形成すれば、ストッパ１４ａの下方で、配線電極１１と下地金属１３とがスルーホール１５を介して電気的に接続されることとなる。
【００７４】
このようにして製造されたＬＣＤドライバ１０ａのバンプ電極１４では、その電極表面の周縁部には、配線電極１１の層厚に対応した高さＨのストッパ１４ａが形成され、ストッパ１４ａで囲まれた範囲は、平坦部１４ｂに形成されている。
【００７５】
ストッパ１４ａは、配線電極１１の厚さに合わせてその高低が決められるが、配線電極１１はＴＣＰの場合とは異なり加熱圧着時における応力緩和の役割を有していないため、これまでの場合とは異なり導通性が確保される範囲で十分に薄くすることができる。
【００７６】
このように配線電極１１の厚みを十分に薄くすることができるため、ストッパ１４ａの高さＨを、かかる構成を採用する前の構成、例えば、図５に示すこれまでの構成のパッシベーション膜１２の膜厚ｄに対応して形成されるバンプ電極３１の段差部３２の高さｈと比べて、格段に低く抑えることができる。
【００７７】
例えば、パッシベーション膜１２の膜厚ｄに対応した段差高ｈとしては少なくとも２μｍ以上の厚さが想定されるが、配線電極１１の膜厚に基づくストッパ１４ａの高さＨは０．１μｍ〜２μｍ未満の範囲で調節を行うことができる。
【００７８】
因みに、図５（ａ）に示す場合には、半導体装置１０上のパッシベーション膜１２は、Ａｌ等の配線電極１１上に設けられ、パッシベーション膜１２に開口部を設けて配線電極１１を露出し、その上に下地金属層１３を設けて、さらに金メッキによりバンプ電極３１が形成されたこれまでの構成を示している。
【００７９】
このようにして形成されたバンプ電極３１では、段差部３２の高さｈは、導電性粒子１６ａの径に対して高過ぎるため、図５（ｂ）に示すように、段差部３２で加圧不均一、介在密度の減少等が発生して接触部が少なくなり、十分な導通性が確保されないこととなる。
【００８０】
しかし、図４に示す各ステップを経て形成されるストッパ１４ａは、配線電極１１の層厚を反映した高さＨを有しており、配線電極１１の層厚を使用する異方性導電膜１６中の導電性粒子１６ａの粒径δの１／４〜１／２の範囲に設定することができる。
【００８１】
そのため、ストッパ１４ａは、図５（ｂ）に示すような段差部３２に基づく加圧不均一、介在密度の減少を発生させることなく、且つ、図２に示すように、ストッパ１４ａに囲まれた内側の電極表面の平坦化度を高度に設定した状態で、実装時の押圧による導電性粒子１６ａの散逸を有効に阻止して、バンプ電極１４と実装側の基板１７の電極１７ａとの導電性粒子１６ａの介在密度を高く維持させることができる。
【００８２】
前記図１に示したバンプ電極１４のストッパ１４ａの構成では、図４に示すように、Ａｌの配線電極１１を１層、すなわち単層に構成した場合を示したが、例えば、図６のフロー図に示すように、Ａｌの配線電極１１を２層等の複層に構成しても構わない。
【００８３】
２層のＡｌ配線電極を有するＬＣＤドライバ１０ａに構成される半導体装置１０は、図６に示す各ステップを経ることにより製造される。なお、図６では、フローを構成する各ステップに対比してその様子を示す要部断面説明図（ａ）〜（ｊ）を示した。
【００８４】
先ず、図６（ａ）では、図４（ａ）に示すと同様に、１層目Ａｌ配線層形成ステップＳ１１０で、既存の方法で液晶表示装置用の駆動回路素子を形成した上に、バンプ電極１４の形成範囲の周縁に沿って、Ａｌからなる１層の配線電極１１を枠状に形成する。なお、図６以降のフロー図では、ウエハＷの図示は、簡単のため省略する。
【００８５】
配線電極１１の形成後、図６（ｂ）に示すように、１層目層間絶縁膜形成ステップＳ１１１により、層間絶縁膜４１を形成する。かかる層間絶縁膜４１には、１層の配線電極１１の層厚に合わせた高さの段差が形成されている。また、層間絶縁膜４１には、図６（ｂ）に示すように、スルーホール４２を設けておく。スルーホール４２の形成方法は、前記説明のスルーホール１５と同様に形成すればよい。
【００８６】
ステップＳ１１２で、図６（ｃ）に示すように、スルーホール４２を形成しておいた層間絶縁膜４１上に、２層目のＡｌの配線電極１１を形成する。２層目のＡｌ配線電極１１は、スルーホール４２を介して、１層目のＡｌの配線電極１１と電気的に導通させられている。
【００８７】
このようにして形成された２層目のＡｌの配線電極１１上に、ステップＳ１２０により、図６（ｄ）に示すように、パッシベーション膜１２を設ける。
【００８８】
その後は、図６に示すステップＳ１２０〜Ｓ１８０は、図４に示すフローのステップＳ１２０〜Ｓ１８０と同様に行えばよく、その重複説明は省略する。
【００８９】
図６（ｉ）には、バンプアニール後のバンプ電極の様子を示す。かかる構成のバンプ電極１４では、配線電極１１とバンプ電極１４との導通は、図６（ｉ）の矢視方向から見た図６（ｊ）の断面図に示すように、ストッパ１４ａ下方でスルーホール１５を介して下地金属層１３と配線電極１１とを電気的に接続させることにより確保されている。
【００９０】
スルーホール１５の形成は、前述の如く行えばよく、重複説明は省略する。このようにして製造されたＬＣＤドライバ１０ａ（１０）のバンプ電極１４では、Ａｌの配線電極１１が層間絶縁膜４１を介在させて２層に設けられ、その電極表面の周縁部には、配線電極１１の層厚に対応した高さＨのストッパ１４ａが形成され、ストッパ１４ａで囲まれた範囲は、平坦部１４ｂに形成されている。
【００９１】
このようにして図６に示す各ステップを経て形成されたバンプ電極１４も、図４の各ステップを経て形成された構成のバンプ電極１４と、同様の効果を有する。
【００９２】
上記説明では、図４、６に示すように、配線電極１１を設ける際に、配線電極１１の下地となる表面の凹凸を特段問題とはしなかったが、これは、かかる凹凸が、バンプ電極１４に形成されるストッパ１４ａに影響を与える程のものではないことを前提としていたからである。
【００９３】
しかし、下地側の凹凸が十分に大きく、ストッパ１４ａの高さＨに影響を及ぼすものであっては、下地側の凹凸を無視して、ストッパ１４ａの高さＨのみを配線電極１１の層厚により調節を行っても意味がない。そこで、かかる下地側の凹凸が無視できない場合について、以下説明する。
【００９４】
近年の半導体装置の小型化の要請に対して、一つの半導体装置においては多数の回路が積層構造で設けられるため、かかる状況では、図７（ａ）に示すように、バンプ電極１４に関わる配線電極１１の下地側は平坦ではない。そのため、かかる凹凸のある下地をそのままの状態にして、その上に配線電極１１を設け、さらにその上にバンプ電極１４を形成しても、電極表面は下地の凹凸が反映された凸凹状態となり、図７（ｂ）に示すように、接触不良が発生する場合が見られる。
【００９５】
そこで、配線電極１１の下地側が無視できない程に凹凸のある場合には、図８に示すように、一旦、下地側の表面を平坦化した上で、前記の如くストッパ１４ａの構成を考えればよい。すなわち、配線電極１１を形成する前の工程で、それまでの多層積層に基づく表面の凹凸を一旦平らに研磨して、その上で、前記説明の製造手順を採用する方法を採用すればよい。
【００９６】
かかる手順を、図８に、図６で示した構造のバンプ電極１４を有するＬＣＤドライバ１０ａを例に挙げて示した。図８では、図６と同様に、フローを構成する各ステップと、それに対応した各ステップの様子を示す要部断面説明図（イ）、(ロ)、（ａ）〜（ｉ）とを併せて示した。
【００９７】
図８（イ）では、先ず、配線電極１１を形成する前に、それまで多層に積層されてきた配線電極１１の凹凸下地側に相当する絶縁層５１の表面を、ステップＳ１００の絶縁層の平坦化処理ステップにより、ＣＭＰ（ Chemical Mechanical Polishing ）処理で平坦にする。図８（イ）は、平坦化する前の凹凸下地の状況を示している。
【００９８】
絶縁層５１は、それまで複数積層させた例えばゲート電極５２等により表面は凸凹になっている。因みに、図８（イ）には、ゲート電極５２と共に、層間絶縁膜５３に設けたソースおよびドレイン用の半導体領域（拡散層とも云う）５４と、ゲート絶縁膜５５も示した。
【００９９】
このように下方に設けたゲート電極５２等の凹凸状況を反映して表面が凸凹状の絶縁層５１の表面を平坦化する。平坦化した状況を、図８（ロ）に示した。平坦化に際しては、ＣＭＰ装置を使用して行う。なお、平坦化処理には、有効に使用できる方法であれば、ＣＭＰ処理以外の方法を採用しても勿論構わない。
【０１００】
このようにして表面の平坦化を行った上で、図８（ａ）に示すように、ステップＳ１１０の１層目Ａｌ配線層形成ステップに移り、絶縁層５１の表面に配線電極１１を形成する。その後のステップＳ１１１〜ステップＳ１８０までは、図６のステップＳ１１１〜Ｓ１８０までと同様であり、以下重複説明は省略する。図８（ａ）〜（ｉ）も、図６（ａ）〜（ｉ）に対応している。
【０１０１】
このようにして、配線電極１１の下地側の凹凸が無視できない場合には、一旦、ＣＭＰ処理等で平坦化を行った上で、ストッパ１４ａの形成を図るようにしてバンプ電極１４を設ければよい。このように凹凸下地側の平坦化工程を設けることにより、表面平坦度の高い平坦部１４ｂを周囲から囲むようにしてストッパ１４ａを形成したバンプ電極１４を有効に形成することができる。
【０１０２】
（実施の形態２）
前記実施の形態１では、１層目のＡｌの配線電極１１の層厚に基づきストッパ１４ａの高さを設定する場合について説明したが、本実施の形態では、図９、１０に示すように、２層目のＡｌ配線電極１１に基づき高さ設定がなされるストッパ１４ａの構成について説明する。
【０１０３】
なお、図９、１０の場合にも、図８に示す如く、配線電極１１の下地の凹凸が無視できない程の場合を想定している。
【０１０４】
先ず、図９に示す場合には、導通確保用のＡｌの配線電極１１ａ（１１）と、ストッパ１４ａの高さ設定用のＡｌの配線電極１１ｂ（１１）とに分けて、配線電極１１を形成する場合について説明する。本実施の形態でも、図９（イ）に示すように、配線電極１１の下地側の凹凸は、図８（イ）に示すと同様に無視できない。
【０１０５】
そこで、先ず、絶縁層の平坦化処理ステップＳ１００に従って、図９（ロ）に示すように平坦化処理を行う。平坦化処理としては、図８に説明の如く、例えば、ＣＭＰ処理等を適用すればよい。
【０１０６】
平坦化処理後の絶縁層５１上に、１層目Ａｌ配線層形成ステップＳ１１０により、１層目のＡｌの配線電極１１ａ（１１）を設ける。かかる配線電極１１ａは、図９（ａ）に示すように、バンプ電極１４の形成範囲から外した位置に設けられている。
【０１０７】
かかる配線電極１１ａの上に、１層目層間絶縁膜形成ステップＳ１１１により、図９（ｂ）に示すように層間絶縁膜４１を設ける。層間絶縁膜４１には、配線電極１１ａに通じるスルーホール４２を形成する。
【０１０８】
この状態で、２層目Ａｌ配線層形成ステップＳ１１２に従って、図９（ｃ）に示すように、Ａｌの配線電極１１ｂ（１１）を形成する。かかる配線電極１１ｂは、バンプ電極１４の形成範囲に対応した周縁に枠状に設け、併せて、１層目の配線電極１１ａにスルーホール４２を通して導通させる部分にも２層目のＡｌの配線電極１１ｃ（１１）を設ける。
【０１０９】
このようにして２層目のＡｌの配線電極１１ｂ、１１ｃを設けた後に、パッシベーション膜層形成ステップＳ１２０により、パッシベーション膜１２を設ける。パッシベーション膜１２では、２層目の配線電極１１ｃに対応する部分では、図９（ｄ）に示すように開口させておく。
【０１１０】
この状態で、ＵＢＭ層形成ステップＳ１３０に従って、図９（ｅ）に示すように下地金属層１３を設ける。下地金属層１３の上に、ＢＵＭＰホトレジスト形成ステップＳ１４０、図９（ｆ）に示すように、２層目の配線電極１１ｂ、１１ｃにかかるようにバンプホトレジスト１８を設ける。
【０１１１】
バンプホトレジスト１８をマスクとして、ＢＵＭＰめっきステップＳ１５０により、図９（ｇ）に示すように、Ａｕメッキによりバンプ電極１４を形成する。
【０１１２】
その後、ホトレジスト除去ステップＳ１６０、ＵＢＭ層エッチングステップＳ１７０、バンプアニールステップＳ１８０を経て、ＬＣＤドライバ１０ａに構成した半導体装置１０が製造される。
【０１１３】
製造された半導体装置１０では、２層目の配線電極１１ｂの層厚に基づきその高さが設定されたストッパ１４ａが形成されている。２層目の配線電極１１ｃに基づく側にも段差部が発生するが、かかる段差部は、あくまで配線電極１１ａ−配線電極１１ｃ−下地金属層１３−バンプ電極１４という電気的接続を担う側とされている。
【０１１４】
ストッパ１４ａは、あくまでストッパ高さ規定用に設けた配線電極１１ｂの層厚に基づきその高さが設定されている。ストッパ１４ａは、バンプ電極１４の電極表面の周縁に枠状に形成されており、ストッパ１４ａに囲まれた内側は、平坦部１４ｂに形成されている。２層目の配線電極１１ｂの層厚を適宜変えることにより、ストッパ１４ａの高さ調節を行うことができる。
【０１１５】
なお、図９（ｊ）は、図９（ｉ）に示す方向と９０°視点を変えた矢視方向から見た様子を示す要部断面図である。
【０１１６】
上記図９に示す構成では、２層目のＡｌの配線電極１１は、ストッパ高さ１４ａの高さ設定を担う配線電極１１ｂと、専らバンプ電極１４と配線電極１１との導通性確保を担う配線電極１１ｃとを別体に構成した場合について説明したが、図１０に示すように、別体に構成しない場合も当然に考えられる。
【０１１７】
図１０（イ）、（ロ）についても、図９（イ）、（ロ）と同様であり、その説明を省略する。絶縁層の平坦化処理ステップＳ１００により、図１０（イ）の凹凸下地を図１０（ロ）に示すように平坦化した後は、１層目Ａｌ配線層形成ステップＳ１１０に示すように、絶縁層５１上のバンプ電極１４の形成範囲に沿って、配線電極１１ａ（１１）を設ける。
【０１１８】
１層目の配線電極１１ａは、図１０（ａ）に示すように、図９（ａ）に示す場合とは異なり、バンプ電極１４の形成範囲に合わせて一様に設けられている。かかる構成の１層目の配線電極１１ａ上に、１層目層間絶縁膜形成ステップＳ１１１により、バンプ電極１４の形成範囲を開口するようにして層間絶縁膜４１を設ける。
【０１１９】
その後、配線電極１１ａ上に、２層目Ａｌ配線層形成ステップＳ１１２により、２層目の配線電極１１ｂ（１１）を設ける。２層目の配線電極１１ｂは、図１０（ｃ）に示すように、すなわち、図９（ｃ）に示すと同様に、バンプ電極１４の形成範囲の周縁に枠状に設ける。このようにして、１層目のＡｌ配線電極１１ａ上に、２層目のＡｌ配線電極１１ｂが直接設けられる。
【０１２０】
この状態で、パッシベーション膜層形成ステップＳ１２０により、パッシベーション膜１２が設けられる。パッシベーション膜１２は、図１０（ｄ）に示すように、層間絶縁膜４１上にかかるように設けられ、２層目の配線電極１１ｂ上には、パッシベーション膜１２はかからないようにされている。
【０１２１】
この状態で、ＵＢＭ層形成ステップＳ１３０で、下地金属層１３が形成される。ステップＳ１３０以降は、ステップＳ１８０までは、すなわち図１０（ｅ）〜（ｉ）までは、前記図９におけるステップＳ１３０〜Ｓ１８０、図９（ｅ）〜（ｉ）に対応させて処理すればよく、その重複説明は省略する。
【０１２２】
図１０と図９に示す構成では、２層目の配線電極１１ｂがストッパ１４ａの高さを規定する点では同じであるが、図９の場合には配線電極１１ａはストッパ１４ａの高さを規定する場合にのみ使用されているが、図１０に示す場合には、高さ規定用と導通用との両用に使用されている点が異なる。
【０１２３】
従って、図１０に示す構成では、ストッパ１４ａの高さ規定を行う配線電極１１ａが導通確保用にも使用されるため、図９に示す配線電極１１ｃの構成を配線電極１１ｂの他に設ける必要はなくより簡単な構成にされている。
【０１２４】
かかる構成でも２層目の配線電極１１ｂの層厚を適宜変更することにより、実装時に使用する異方性導電膜の導電性粒子の径に合わせてストッパ１４ａの高さ調節を行うことができ、前記実施の形態１で述べたと同様の効果を得ることができる。
【０１２５】
（実施の形態３）
本実施の形態では、層間絶縁膜４１と、パッシベーション膜１２の双方の層厚に基づき高さが規定されるストッパ１４ａの構成について、図１１に沿って説明する。
【０１２６】
図１１（イ）に示す場合にも、配線電極１１の下地側の凹凸は、図８（イ）に示すと同様に無視できない程度である場合と想定する。
【０１２７】
先ず、絶縁層の平坦化処理ステップＳ１００に従って、図１１（ロ）に示すように平坦化処理を行う。平坦化処理としては、図８（ロ）に説明の如く、例えば、ＣＭＰ処理等を適用して行う。
【０１２８】
平坦化処理を行った絶縁層５１の上に、１層目Ａｌ配線層形成ステップＳ１１０により、図１１（ａ）に示すように、バンプ電極１４の形成範囲に合わせて一様に配線電極１１ａ（１１）を設ける。
【０１２９】
かかる１層目の配線電極１１ａ上に、１層目層間絶縁膜形成ステップＳ１１１により、図１１（ｂ）に示すように、層間絶縁膜４１を設ける。かかる層間絶縁膜４１は、配線電極１１ａの周縁に枠状にかかるように形成され、配線電極１１ａの中央はバンプ電極１４の形成範囲に合わせて広く開口されている。かかる層間絶縁膜４１の層厚は、ストッパ１４ａの高さ調節に使用でき、その層厚を変えることによりストッパ１４ａの高さ調節を行うことができる。
【０１３０】
この状態で、２層目Ａｌ配線層形成ステップＳ１１２により、図１１（ｃ）に示すように、配線電極１１ｂ（１１）を形成する。配線電極１１ｂは、周縁部を除いて、１層目の配線電極１１ａと直接積層されることとなる。
【０１３１】
このように形成された２層目の配線電極１１ｂ上に、パッシベーション膜層形成ステップＳ１２０により、図１１（ｄ）に示すように、層間絶縁膜４１上にのみかかるように、パッシベーション膜１２を設ける。パッシベーション膜１２は、図１１（ｄ）に示すように、層間絶縁膜４１がかかっていない配線電極１１ｂ上にはかからないようになっている。
【０１３２】
このようにして形成されたパッシベーション膜１２も、層間絶縁膜４１と同様にその層厚を変更することにより、ストッパ１４ａの高さ調節を行うことができる。
【０１３３】
このようにしてストッパ１４ａの高さ調節に資する層間絶縁膜４１、パッシベーション膜１２を積層させた状態で、ＵＢＭ層形成ステップＳ１３０により、図１１（ｅ）に示すように、下地金属層１３をパッシベーション膜１２上に設ける。下地金属層１３は、層間絶縁膜４１、パッシベーション膜１２が積層された側に囲まれた範囲では、１層目配線電極１１ａに直接積層された２層目の配線電極１１ｂと直接に積層されることとなる。
【０１３４】
この状態で、ＢＵＭＰホトレジスト形成ステップＳ１４０で、下地金属層１３上に、バンプホトレジスト１８が形成される。ステップＳ１４０以降、ステップＳ１８０までは、すなわち図１１（ｆ）〜（ｉ）までは、前記図８におけるステップＳ１４０〜Ｓ１８０、図８（ｆ）〜（ｉ）に対応させればよく、その重複説明は省略する。
【０１３５】
このようにして形成されたバンプ電極１４は、図１１（ｉ）に示すように、ストッパ１４ａの下方は、層間絶縁膜４１、パッシベーション膜１２が積層構造として介在させられているため、層間絶縁膜４１、パッシベーション膜１２の各々の層厚を調節することにより、ストッパ１４ａの高さ調節を行うことができる。
【０１３６】
特に、かかる実施の形態に説明の構成は、パッシベーション膜１２をストッパ１４ａの高さ調節に関わらせることにより、将来的に、導電性粒子を現行のものより大きな径のものを使用する場合に有効に適用させ得る構成である。
【０１３７】
かかる構成でも層間絶縁膜４１、パッシベーション膜１２の各々の、あるいはいずれか一方の層厚を調節することにより、実装時に使用する異方性導電膜の導電性粒子の径に合わせてストッパ１４ａの高さ調節を行うことができ、前記実施の形態１で述べたと同様の効果を得ることができる。
【０１３８】
（実施の形態４）
本実施の形態では、配線電極１１、パッシベーション膜１２の双方の層厚に基づき高さ設定されるストッパ１４ａの構成について説明する。
【０１３９】
図１２（イ）に示す場合にも、配線電極１１の下地側の凹凸は、図８（イ）に示すと同様に無視できない程度である場合を想定する。
【０１４０】
先ず、絶縁層の平坦化処理ステップＳ１００に従って、図１２（ロ）に示すように平坦化処理を行う。平坦化処理としては、図８（ロ）に説明の如く、例えば、ＣＭＰ処理等を適用して行う。
【０１４１】
平坦化処理を行った絶縁層５１の上に、１層目Ａｌ配線層形成ステップＳ１１０により、図１２（ａ）に示すように、バンプ電極１４の形成範囲に合わせて配線電極１１ａ（１１）を設ける。配線電極１１ａは、バンプ電極１４の形成範囲の周縁に枠状に設けておく。このように配置することにより、１層目の配線電極１１ａの層厚が、ストッパ１４ａの高さ設定に寄与することとなる。
【０１４２】
この状態で、１層目の層間絶縁膜形成ステップＳ１１１により、図１２（ｂ）に示すように、層間絶縁膜４１を配線電極１１ａ上に一様に設ける。但し、配線電極１１ａ上では、スルーホール４２を形成しておく。
【０１４３】
このようにして形成された層間絶縁膜４１上に、２層目Ａｌ配線層形成ステップＳ１１２により、図１２（ｃ）に示すように、２層目の配線電極１１ｂ（１１）を設ける。１層目の配線電極１１ａと、２層目の配線電極１１ｂとは、スルーホール４２を介して電気的に接続されている。
【０１４４】
２層目の配線電極１１ｂ上に、パッシベーション膜層形成ステップＳ１２０により、図１２（ｄ）に示すように、１層目の配線電極１１ａに対応した側に、パッシベーション膜１２を設ける。このように、パッシベーション膜１２を、配線電極１１ｂ上に一様に設けるのではなく、配線電極１１ａ側に対応して一部に設けることにより、ストッパ１４ａの高さ調節に寄与させることができる。
【０１４５】
この状態で、ＵＢＭ層形成ステップＳ１３０で、下地金属層１３が形成される。ステップＳ１３０〜Ｓ１８０までは、すなわち図１２（ｅ）〜（ｉ）までは、前記図８におけるステップＳ１３０〜Ｓ１８０、図８（ｅ）〜（ｉ）に対応するため、その重複説明は省略する。
【０１４６】
このようにして形成されたバンプ電極１４は、図１２（ｉ）に示すように、ストッパ１４ａの下方は、配線電極１１ａ、パッシベーション膜１２が積層構造として介在させられているため、配線電極１１ａ、パッシベーション膜１２の各々の層厚を調節することにより、ストッパ１４ａの高さ調節を行うことができる。
【０１４７】
特に、かかる実施の形態に説明の構成は、パッシベーション膜１２をストッパ１４ａの高さ調節に関わらせることにより、将来的に、導電性粒子を現行のものより大きな径のものを使用する場合に有効に適用できる構成と言える。
【０１４８】
かかる構成でも配線電極１１ａ、パッシベーション膜１２の各々の、あるいはいずれか一方の層厚を調節することにより、実装時に使用する異方性導電膜の導電性粒子の径に合わせてストッパ１４ａの高さ調節を行うことができ、前記実施の形態１で述べたと同様の効果を得ることができる。
【０１４９】
以上のように、実施の形態１〜４に述べた方法を使用することにより、すなわち、バンプ電極１４の周縁部に対応する下方の配線電極層、層間絶縁膜、パッシベーション膜等の積層膜の縦方向の積層パターンを変更させることにより、バンプ電極１４の表面のプロファイルを０．１〜２μｍの範囲で任意に調節することができる。
【０１５０】
これまでは、ＭＯＳ半導体等の設計では、回路設計に主眼が置かれており、本発明の如く電極表面におけるプロファイルに対する縦構造の任意変更が行える設計手法に関しては十分な手法が提案されておらず、本発明は極めて意義のある技術と言える。
【０１５１】
また、上記実施の形態１〜４では、配線電極層厚、あるいは層間絶縁膜厚とパッシベーション膜厚、あるいは配線電極層厚とパッシベーション膜厚とでストッパ高さを規定する場合を例示して説明したが、同様の手法で、配線電極層厚と層間絶縁膜厚とでストッパ高さを規定することもできる。
【０１５２】
（実施の形態５）
次に、前記実施の形態１〜４で説明した構成のバンプ電極１４を有する液晶表示装置の電圧切替え制御用としてのＬＣＤドライバ１０ａをＬＣＤ（ Liquid Crystal Display ：液晶ディスプレイ）へ組み込む場合の接続構成について、以下説明する。
【０１５３】
図１３は、液晶表示機構の互いに交差する方向に設けられるゲート線群と、ドレイン線群との電圧切替え制御を行う細長矩形形状に形成されたＬＣＤドライバ１０ａ（１０）のバンプ電極１４の配置状況の一例を平面図で示している。
【０１５４】
ＬＣＤドライバ１０ａには、図１３に示すように、液晶表示画面の画素数に対応したゲート線群、ドレイン線群を構成する多数の線数に対応したバンプ電極１４が、ＬＣＤドライバ１０ａの矩形面の長辺側、短辺側の周縁に沿って多数設けられている。
【０１５５】
ＬＣＤには、種々の形式のものが開発されているが、以下、代表的なＴＦＴ液晶ディスプレイを例に挙げて説明する。ＴＦＴ（ Thin Film Transistor ）ディスプレイでは、図１４（ａ）、（ｂ）に示すように、内側に配向膜(図示省略)を設けた２枚のガラス基板６１ａ、６１ｂを、配向膜同士を相対させた状態で、その間にＳＴＮ液晶６２を挟んで液晶パネル６０が構成されている。
【０１５６】
液晶パネル６０の一方のガラス基板６１ｂには、ガラス基板６１ｂの板面方向に沿って互いに交差するＸ電極線、Ｙ電極線がそれぞれ複数本設けられ、一方のＸ電極線がゲート線（データ信号線とも云う）に、他方のＹ電極線がドレイン線（アドレス線とも云う）に形成され、他方のガラス基板６１ａが共通電極に形成されている。
【０１５７】
両複数本のＸ電極線、Ｙ電極線の各々の交差位置に対応してアドレスが指定された画素が設定され、個々の画素に対応してＴＦＴアクティブ素子が設けられている。そこで、モノクロディスプレイでは、画素数は、Ｘ電極の本数とＹ電極の本数を掛け合わせた数となる。一方、カラーディスプレイでは、各々の画素が、赤、青、黄色の三原色表示用のサブ画素にさらに分かれ、併せてＸ電極の数も３倍となるため、画素数はモノクロディスプレイの場合の３倍となる。
【０１５８】
このようにＸ電極線群と、Ｙ電極線群との交差域で画素を決めるマトリックス表示方式では、Ｙ電極線により特定されたアドレスにＸ電極線から送られた映像データを、ＴＦＴアクティブ素子を介して取り込み、各々の画素に映像データの書込を行う。ＴＦＴアクティブ素子で取り込まれた映像データは、各々の画素に設けた蓄積キャパシタに充放電電荷として蓄えられ、この電荷により映像表示を行う。
【０１５９】
かかる構成の液晶パネル６０では、図１４（ａ）に示すように、ガラス基板６１ｂがガラス基板６１ａより大きく形成されており、ガラス基板６１ａの二方の周縁に沿って、マトリックス表示に必要な上記Ｘ電極線群、Ｙ電極線群の線数に合わせて、Ｘ電極線用、すなわちゲート線用にＬＣＤドライバ１０ａが、Ｙ電極線、すなわちドレイン線用にＬＣＤドライバ１０ｂが、それぞれ必要な数ＣＯＧ実装形式で設けられている。
【０１６０】
図１４（ｂ）に示すように、ガラス基板６１ａ、６１ｂの間にシール部６３により封止されたＳＴＮ液晶６２が封入されている。かかる液晶ディスプレイ側からは、入力側基板配線６４が延ばされて外部端子が形成され、かかる外部端子とＬＣＤドライバ１０ａのバンプ電極１４の一方がフリップチップ方式で、異方性導電膜１６を介在させて実装されている。
【０１６１】
ＬＣＤドライバ１０ａの他方のバンプ電極１４は、図１４（ｂ）に示すように、出力側基板配線６５に、異方性導電膜１６を介してフリップチップ方式で実装され、出力側基板配線６５が異方性導電膜１６を介在させてプリント基板などの外部回路６６に接続されている。かかる構成は、ＬＣＤドライバ１０ｂにおいても同様である。
【０１６２】
外部回路６６から映像データが出力側基板配線６５を通してＬＣＤドライバ１０ａ、入力側基板配線６４を通して所定アドレスにＸ電極線を通して送られることとなる。同様に、ＬＣＤドライバ１０ｂによりＹ電極線による画素の書込などのアドレス指定がなされる。このようにして、ＬＣＤドライバ１０ａ、１０ｂにより、Ｘ電極線を介しての所要アドレスの画素における電圧制御が行われる。
【０１６３】
図１５には、フィルムなどフレキシブル素材上に液晶パネルに必要な周辺回路を設けて、かかるフィルム上に前記構成の電極表面の平坦度を向上させたバンプ電極１４を有するＬＣＤドライバ１０ａをフェイスダウン実装した構成を示す。
【０１６４】
フィルム６７上には、周辺回路がプリントされ、これに通じる配線電極６８、６９が、それぞれ異方性導電膜１６を介在させて、ガラス基板６１ｂ上の透明な入力側基板配線６４、ＬＣＤドライバ１０ａのバンプ電極１４に接続されている。このようにＬＣＤにおける分野のＣＯＦ実装方式でも本発明は有効に適用することができる。
【０１６５】
かかるＣＯＦ実装においても、前述の如く、バンプ電極１４の平坦化により導電性粒子との接触面積の増加により、ＬＣＤモジュールの信頼性が向上する。
【０１６６】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１６７】
例えば、上記説明では、ＬＣＤドライバを例に挙げて説明したが、本発明は、ＬＣＤドライバ以外でも、異方性導電膜を介在させてフェイスダウン実装によりバンプ電極を実装基板側電極等の相手側電極と電気的に接続させる構成の半導体装置に適用しても構わない。すなわち、接触部分を有するバンプ電極仕様品について、適用できる。
【産業上の利用可能性】
【０１６８】
本発明は、半導体装置およびその製造技術の分野で有効に利用することができる。
【図面の簡単な説明】
【０１６９】
【図１】（ａ）は本発明の一実施の形態の半導体装置におけるバンプ電極の構成を模式的に示す要部断面図であり、（ｂ）は（ａ）の矢視方向から見た場合の構成を模式的に示す要部断面図である。
【図２】図１（ａ）に示す構成の半導体装置の実装状況を模式的に示す断面説明図である。
【図３】（ａ）は肩垂れを有するバンプ電極の様子を模式的に示す断面説明図であり、（ｂ）は（ａ）に示す構成のバンプ電極を用いた実装状況を模式的に示す断面説明図である。
【図４】（ａ）〜（ｈ）は、本発明の一実施の形態の半導体装置の製造方法を示す一連のステップ例を示す断面説明図である。
【図５】（ａ）は本発明のストッパを設けない構成のバンプ電極を模式的に示した断面説明図であり、（ｂ）は（ａ）に示す構成のバンプ電極を実装させた状況を模式的に示す断面説明図である。
【図６】（ａ）〜（ｊ）は、本発明の一実施の形態の半導体装置の製造方法を示す一連のステップ例を示す断面説明図である。
【図７】（ａ）は配線電極形成下地の凹凸が無視できない場合におけるバンプ電極表面の凹凸状況を模式的に示す断面説明図であり、（ｂ）は（ａ）の構成のバンプ電極を実装させた状況を模式的に示す断面説明図である。
【図８】（イ）、（ロ）、（ａ）〜（ｉ）は、本発明の一実施の形態の半導体装置の製造方法を示す一連のステップ例を示す断面説明図である。
【図９】（イ）、（ロ）、（ａ）〜（ｊ）は、本発明の一実施の形態の半導体装置の製造方法を示す一連のステップ例を示す断面説明図である。
【図１０】（イ）、（ロ）、（ａ）〜（ｉ）は、本発明の一実施の形態の半導体装置の製造方法を示す一連のステップ例を示す断面説明図である。
【図１１】（イ）、（ロ）、（ａ）〜（ｉ）は、本発明の一実施の形態の半導体装置の製造方法を示す一連のステップ例を示す断面説明図である。
【図１２】（イ）、（ロ）、（ａ）〜（ｉ）は、本発明の一実施の形態の半導体装置の製造方法を示す一連のステップ例を示す断面説明図である。
【図１３】ＬＣＤドライバに構成した半導体装置におけるバンプ電極の配置状況を示す平面図である。
【図１４】（ａ）液晶パネルを模式的に示す平面図であり、（ｂ）は（ａ）におけるＬＣＤドライバの接続状況を模式的に示す要部断面図である。
【図１５】液晶ディスプレイにおいてＬＣＤドライバをＣＯＦ実装方式で実装した様子を模式的に示す要部断面図である。
【符号の説明】
【０１７０】
１０    半導体装置
１０ａ  ＬＣＤドライバ
１０ｂ  ＬＣＤドライバ
１１    配線電極
１２    パッシベーション膜
１３    下地金属層
１４    バンプ電極
１４ａ  ストッパ
１４ｂ  平坦部
１５    スルーホール
１６    異方性導電膜
１６ａ  導電性粒子
１７    基板
１７ａ  電極
１８    バンプホトレジスト
２１    バンプ電極
２１ａ  肩垂れ
２１ｂ  平坦部
３１    バンプ電極
３２    段差部
４１    層間絶縁膜
４２    スルーホール
５１    絶縁層
５２    ゲート電極
５３    層間絶縁膜
５４    半導体領域（拡散層）
５５    ゲート絶縁膜
６０    液晶パネル
６１ａ  ガラス基板
６１ｂ  ガラス基板
６２    ＳＴＮ液晶
６３    シール部
６４    入力側基板配線
６５    出力側基板配線
６６    外部回路
６７    フィルム
６８    配線電極
６９    配線電極
Ｄ      幅
ｄ      膜厚
δ      導電性粒子径
Ｈ      高さ
ｈ      高さ
Ｗ      ウエハ
【図１】
2008047943.tif 000003
【図２】
2008047943.tif 000004
【図３】
2008047943.tif 000005
【図４】
2008047943.tif 000006
【図５】
2008047943.tif 000007
【図６】
2008047943.tif 000008
【図７】
2008047943.tif 000009
【図８】
2008047943.tif 000010
【図９】
2008047943.tif 000011
【図１０】
2008047943.tif 000012
【図１１】
2008047943.tif 000013
【図１２】
2008047943.tif 000014
【図１３】
2008047943.tif 000015
【図１４】
2008047943.tif 000016
【図１５】
2008047943.tif 000017