(57)【要約】【課題】安定かつすばやい立上り動作が可能でしかも異常の発生に対応可能な安定化電源回路を提供する。【解決手段】出力端子１６に対して互いに並列に接続された複数の制御素子を電流制御部３に設けると共に前記複数の制御素子の制御入力に対して制御電圧生成部２の出力する１つの制御電圧を共通に与える。または、電流制御部３に出力端子１６に対して互いに並列に接続された第１の制御素子と第２の制御素子とを設け、制御電圧生成部の出力する制御電圧を前記第１の制御素子及び第２の制御素子の少なくとも一方に印加し、前記出力端子に現れる電圧と前記基準電圧源が出力する基準電圧とに基づいて異常電圧を検出する異常電圧検出部と、検出した異常電圧に基づいて前記第１の制御素子及び第２の制御素子の少なくとも一方の駆動能力を制御する異常電圧制御部とを設ける。【選択図】図１
2008146576.tif 000002
【特許請求の範囲】
【請求項１】
規定の電圧を出力する基準電圧源と、負荷が接続される出力端子に現れる電圧に比例する電圧を検出する電圧検出部と、直流電力を供給する電力源と前記出力端子との間に接続された電流制御部と、前記基準電圧源が出力する基準電圧と前記電圧検出部が出力する検出電圧との差分に応じた制御電圧を前記電流制御部の制御入力に与える制御電圧生成部とを備える安定化電源回路であって、
前記出力端子に対して互いに並列に接続された複数の制御素子を前記電流制御部に設けると共に、前記複数の制御素子のそれぞれの制御入力に対して、前記制御電圧生成部の出力する１つの制御電圧を共通に与える
ことを特徴とする安定化電源回路。
【請求項２】
規定の電圧を出力する基準電圧源と、負荷が接続される出力端子に現れる電圧に比例する電圧を検出する電圧検出部と、直流電力を供給する電力源と前記出力端子との間に接続された電流制御部と、前記基準電圧源が出力する基準電圧と前記電圧検出部が出力する検出電圧との差分に応じた制御電圧を前記電流制御部の制御入力に与える制御電圧生成部とを備える安定化電源回路であって、
前記電流制御部に、前記出力端子に対して互いに並列に接続された第１の制御素子と第２の制御素子とを設けると共に、制御電圧生成部の出力する制御電圧を前記第１の制御素子及び第２の制御素子の少なくとも一方に印加し、
前記出力端子に現れる電圧と前記基準電圧源が出力する基準電圧とに基づいて異常電圧を検出する異常電圧検出部と、
前記異常電圧検出部の検出した異常電圧に基づいて、前記第１の制御素子及び第２の制御素子の少なくとも一方の駆動能力を制御する異常電圧制御部と
を設けたことを特徴とする安定化電源回路。
【請求項３】
請求項２に記載の安定化電源回路において、前記電圧検出部と前記異常電圧検出部とをそれぞれ独立した２つの抵抗分圧回路、もしくは複数の出力を有する１つの抵抗分圧回路を用いて構成したことを特徴とする安定化電源回路。
【請求項４】
規定の電圧を出力する基準電圧源と、負荷が接続される出力端子に現れる電圧に比例する電圧を検出する電圧検出部と、直流電力を供給する電力源と前記出力端子との間に接続された電流制御部と、前記基準電圧源が出力する基準電圧と前記電圧検出部が出力する検出電圧との差分に応じた制御電圧を前記電流制御部の制御入力に与える制御電圧生成部とを備える安定化電源回路であって、
前記電流制御部に、前記出力端子に対して互いに並列に接続された第１の制御素子と第２の制御素子とを設けると共に、制御電圧生成部の出力する制御電圧を前記第１の制御素子及び第２の制御素子の少なくとも一方に印加し、
前記出力端子に流れる電流の大きさに比例した信号を出力する電流検出部と、
前記電流検出部が出力する電流信号と前記基準電圧源が出力する基準電圧とに基づいて異常電流を検出する異常電流検出部と、
前記異常電流検出部の検出した異常電流に基づいて、前記第１の制御素子及び第２の制御素子の少なくとも一方の駆動能力を制御する異常電流制御部と
を設けたことを特徴とする安定化電源回路。
【請求項５】
規定の電圧を出力する基準電圧源と、負荷が接続される出力端子に現れる電圧に比例する電圧を検出する電圧検出部と、直流電力を供給する電力源と前記出力端子との間に接続された電流制御部と、前記基準電圧源が出力する基準電圧と前記電圧検出部が出力する検出電圧との差分に応じた制御電圧を前記電流制御部の制御入力に与える制御電圧生成部とを備える安定化電源回路であって、
前記電流制御部に、前記出力端子に対して互いに並列に接続された第１の制御素子と第２の制御素子とを設けると共に、制御電圧生成部の出力する制御電圧を前記第１の制御素子及び第２の制御素子の少なくとも一方に印加し、
前記出力端子に現れる電圧と前記基準電圧源が出力する基準電圧とに基づいて、前記出力端子の位置もしくはその近傍の温度異常を検出する温度異常検出部と、
前記温度異常検出部の検出した異常信号に基づいて、前記第１の制御素子及び第２の制御素子の少なくとも一方の駆動能力を制御する温度異常制御部と
を設けたことを特徴とする安定化電源回路。
【請求項６】
規定の電圧を出力する基準電圧源と、負荷が接続される出力端子に現れる電圧に比例する電圧を検出する電圧検出部と、直流電力を供給する電力源と前記出力端子との間に接続された電流制御部と、前記基準電圧源が出力する基準電圧と前記電圧検出部が出力する検出電圧との差分に応じた制御電圧を前記電流制御部の制御入力に与える制御電圧生成部とを備える安定化電源回路であって、
前記電流制御部に、前記出力端子に対して互いに並列に接続された第１の制御素子と第２の制御素子とを設けると共に、制御電圧生成部の出力する制御電圧を前記第１の制御素子及び第２の制御素子の両者に共通に印加し、
前記第１の制御素子及び第２の制御素子の一方と直列に接続された制御可能なスイッチと、
前記出力端子に現れる電圧と前記基準電圧源が出力する基準電圧とに基づいて異常電圧の有無を検出し、異常電圧の有無に応じて前記スイッチをオンオフ制御する異常電圧検出部と
を設けたことを特徴とする安定化電源回路。
【請求項７】
請求項６に記載の安定化電源回路において、前記電圧検出部と前記異常電圧検出部とをそれぞれ独立した２つの抵抗分圧回路、もしくは複数の出力を有する１つの抵抗分圧回路を用いて構成したことを特徴とする安定化電源回路。
【請求項８】
規定の電圧を出力する基準電圧源と、負荷が接続される出力端子に現れる電圧に比例する電圧を検出する電圧検出部と、直流電力を供給する電力源と前記出力端子との間に接続された電流制御部と、前記基準電圧源が出力する基準電圧と前記電圧検出部が出力する検出電圧との差分に応じた制御電圧を前記電流制御部の制御入力に与える制御電圧生成部とを備える安定化電源回路であって、
前記電流制御部に、前記出力端子に対して互いに並列に接続された第１の制御素子と第２の制御素子とを設けると共に、制御電圧生成部の出力する制御電圧を前記第１の制御素子及び第２の制御素子の両者に共通に印加し、
前記第１の制御素子及び第２の制御素子の一方と直列に接続された制御可能なスイッチと、
前記出力端子に流れる電流に比例した信号と前記基準電圧源が出力する基準電圧とに基づいて異常電流の有無を検出し、異常電流の有無に応じて前記スイッチをオンオフ制御する異常電流検出部と
を設けたことを特徴とする安定化電源回路。
【請求項９】
規定の電圧を出力する基準電圧源と、負荷が接続される出力端子に現れる電圧に比例する電圧を検出する電圧検出部と、直流電力を供給する電力源と前記出力端子との間に接続された電流制御部と、前記基準電圧源が出力する基準電圧と前記電圧検出部が出力する検出電圧との差分に応じた制御電圧を前記電流制御部の制御入力に与える制御電圧生成部とを備える安定化電源回路であって、
前記電流制御部に、前記出力端子に対して互いに並列に接続された第１の制御素子と第２の制御素子とを設けると共に、制御電圧生成部の出力する制御電圧を前記第１の制御素子及び第２の制御素子の両者に共通に印加し、
前記第１の制御素子及び第２の制御素子の一方と直列に接続された制御可能なスイッチと、
前記出力端子に現れる電圧と前記基準電圧源が出力する基準電圧とに基づいて、前記出力端子の位置もしくはその近傍の温度異常の有無を検出し、温度異常の有無に応じて前記スイッチをオンオフ制御する温度異常検出部と、
を設けたことを特徴とする安定化電源回路。
【請求項１０】
規定の電圧を出力する基準電圧源と、負荷が接続される出力端子に現れる電圧に比例する電圧を検出する電圧検出部と、直流電力を供給する電力源の出力に接続された電流制御部と、前記電流制御部の出力と前記出力端子との間に接続されたインダクタと、前記電流制御部の出力に接続された整流器と、前記出力端子に接続されたコンデンサと、前記基準電圧源が出力する基準電圧と前記電圧検出部が出力する検出電圧との差分に応じた制御電圧に応じて変化するパルス信号を前記電流制御部の制御入力に与える制御信号生成部とを備える安定化電源回路であって、
前記インダクタに対して互いに並列に接続された複数の制御素子を前記電流制御部に設けると共に、前記複数の制御素子のそれぞれの制御入力に対して、前記制御信号生成部の出力する１つのパルス信号を共通に与える
ことを特徴とする安定化電源回路。
【請求項１１】
規定の電圧を出力する基準電圧源と、負荷が接続される出力端子に現れる電圧に比例する電圧を検出する電圧検出部と、直流電力を供給する電力源の出力に接続された電流制御部と、前記電流制御部の出力と前記出力端子との間に接続されたインダクタと、前記電流制御部の出力に接続された整流器と、前記出力端子に接続されたコンデンサと、前記基準電圧源が出力する基準電圧と前記電圧検出部が出力する検出電圧との差分に応じた制御電圧に応じて変化するパルス信号を前記電流制御部の制御入力に与える制御信号生成部とを備える安定化電源回路であって、
前記電流制御部に、前記インダクタに対して互いに並列に接続された第１の制御素子と第２の制御素子とを設けると共に、制御信号生成部の出力するパルス信号を前記第１の制御素子及び第２の制御素子の少なくとも一方に印加し、
前記出力端子に現れる電圧と前記基準電圧源が出力する基準電圧とに基づいて異常電圧を検出する異常電圧検出部と、
前記異常電圧検出部の検出した異常電圧に基づいて、前記第１の制御素子及び第２の制御素子の少なくとも一方の駆動能力を制御する異常電圧制御部と
を設けたことを特徴とする安定化電源回路。
【請求項１２】
請求項１１に記載の安定化電源回路において、前記電圧検出部と前記異常電圧検出部とをそれぞれ独立した２つの抵抗分圧回路、もしくは複数の出力を有する１つの抵抗分圧回路を用いて構成したことを特徴とする安定化電源回路。
【請求項１３】
規定の電圧を出力する基準電圧源と、負荷が接続される出力端子に現れる電圧に比例する電圧を検出する電圧検出部と、直流電力を供給する電力源の出力に接続された電流制御部と、前記電流制御部の出力と前記出力端子との間に接続されたインダクタと、前記電流制御部の出力に接続された整流器と、前記出力端子に接続されたコンデンサと、前記基準電圧源が出力する基準電圧と前記電圧検出部が出力する検出電圧との差分に応じた制御電圧に応じて変化するパルス信号を前記電流制御部の制御入力に与える制御信号生成部とを備える安定化電源回路であって、
前記電流制御部に、前記インダクタに対して互いに並列に接続された第１の制御素子と第２の制御素子とを設けると共に、制御信号生成部の出力するパルス信号を前記第１の制御素子及び第２の制御素子の少なくとも一方に印加し、
前記インダクタに流れる電流と前記基準電圧源が出力する基準電圧とに基づいて異常電流の有無を検出する異常電流検出部と、
前記異常電流検出部の検出した異常電流の有無に応じて、前記第１の制御素子及び第２の制御素子の少なくとも一方の駆動能力を制御する異常電流制御部と
を設けたことを特徴とする安定化電源回路。
【請求項１４】
規定の電圧を出力する基準電圧源と、負荷が接続される出力端子に現れる電圧に比例する電圧を検出する電圧検出部と、直流電力を供給する電力源の出力に接続された電流制御部と、前記電流制御部の出力と前記出力端子との間に接続されたインダクタと、前記電流制御部の出力に接続された整流器と、前記出力端子に接続されたコンデンサと、前記基準電圧源が出力する基準電圧と前記電圧検出部が出力する検出電圧との差分に応じた制御電圧に応じて変化するパルス信号を前記電流制御部の制御入力に与える制御信号生成部とを備える安定化電源回路であって、
前記電流制御部に、前記インダクタに対して互いに並列に接続された第１の制御素子と第２の制御素子とを設けると共に、制御信号生成部の出力するパルス信号を前記第１の制御素子及び第２の制御素子の少なくとも一方に印加し、
前記出力端子に現れる電圧と前記基準電圧源が出力する基準電圧とに基づいて、前記出力端子の位置もしくはその近傍の温度異常を検出する温度異常検出部と、
前記温度異常検出部の検出した異常信号に基づいて、前記第１の制御素子及び第２の制御素子の少なくとも一方の駆動能力を制御する温度異常制御部と
を設けたことを特徴とする安定化電源回路。
【請求項１５】
規定の電圧を出力する基準電圧源と、負荷が接続される出力端子に現れる電圧に比例する電圧を検出する電圧検出部と、直流電力を供給する電力源の出力に接続された電流制御部と、前記電流制御部の出力と前記出力端子との間に接続されたインダクタと、前記電流制御部の出力に接続された整流器と、前記出力端子に接続されたコンデンサと、前記基準電圧源が出力する基準電圧と前記電圧検出部が出力する検出電圧との差分に応じた制御電圧に応じて変化するパルス信号を前記電流制御部の制御入力に与える制御信号生成部とを備える安定化電源回路であって、
前記電流制御部に、前記インダクタに対して互いに並列に接続された第１の制御素子と第２の制御素子とを設けると共に、制御信号生成部の出力するパルス信号を前記第１の制御素子及び第２の制御素子の少なくとも一方に印加し、
前記第１の制御素子及び第２の制御素子の一方と直列に接続された制御可能なスイッチと、
前記出力端子に現れる電圧と前記基準電圧源が出力する基準電圧とに基づいて異常電圧の有無を検出し、異常電圧の有無に応じて前記スイッチをオンオフ制御する異常電圧検出部と
を設けたことを特徴とする安定化電源回路。
【請求項１６】
請求項１５に記載の安定化電源回路において、前記電圧検出部と前記異常電圧検出部とをそれぞれ独立した２つの抵抗分圧回路、もしくは複数の出力を有する１つの抵抗分圧回路を用いて構成したことを特徴とする安定化電源回路。
【請求項１７】
規定の電圧を出力する基準電圧源と、負荷が接続される出力端子に現れる電圧に比例する電圧を検出する電圧検出部と、直流電力を供給する電力源の出力に接続された電流制御部と、前記電流制御部の出力と前記出力端子との間に接続されたインダクタと、前記電流制御部の出力に接続された整流器と、前記出力端子に接続されたコンデンサと、前記基準電圧源が出力する基準電圧と前記電圧検出部が出力する検出電圧との差分に応じた制御電圧に応じて変化するパルス信号を前記電流制御部の制御入力に与える制御信号生成部とを備える安定化電源回路であって、
前記電流制御部に、前記インダクタに対して互いに並列に接続された第１の制御素子と第２の制御素子とを設けると共に、制御信号生成部の出力するパルス信号を前記第１の制御素子及び第２の制御素子の少なくとも一方に印加し、
前記第１の制御素子及び第２の制御素子の一方と直列に接続された制御可能なスイッチと、
前記インダクタに流れる電流と前記基準電圧源が出力する基準電圧とに基づいて異常電流の有無を検出し異常電流の有無に応じて前記スイッチをオンオフする異常電流検出部と
を設けたことを特徴とする安定化電源回路。
【請求項１８】
規定の電圧を出力する基準電圧源と、負荷が接続される出力端子に現れる電圧に比例する電圧を検出する電圧検出部と、直流電力を供給する電力源の出力に接続された電流制御部と、前記電流制御部の出力と前記出力端子との間に接続されたインダクタと、前記電流制御部の出力に接続された整流器と、前記出力端子に接続されたコンデンサと、前記基準電圧源が出力する基準電圧と前記電圧検出部が出力する検出電圧との差分に応じた制御電圧に応じて変化するパルス信号を前記電流制御部の制御入力に与える制御信号生成部とを備える安定化電源回路であって、
前記電流制御部に、前記インダクタに対して互いに並列に接続された第１の制御素子と第２の制御素子とを設けると共に、制御信号生成部の出力するパルス信号を前記第１の制御素子及び第２の制御素子の少なくとも一方に印加し、
前記第１の制御素子及び第２の制御素子の一方と直列に接続された制御可能なスイッチと、
前記出力端子に現れる電圧と前記基準電圧源が出力する基準電圧とに基づいて、前記出力端子の位置もしくはその近傍の温度異常を検出し、温度異常の有無に応じて前記スイッチをオンオフ制御する温度異常検出部と
を設けたことを特徴とする安定化電源回路。
【請求項１９】
規定の電圧を出力する基準電圧源と、負荷が接続される出力端子に現れる電圧に比例する電圧を検出する電圧検出部と、直流電力を供給する電力源の出力に一端が接続されたインダクタと、前記インダクタの他端とアースとの間に接続された電流制御部と、前記インダクタの他端と前記出力端子との間に接続された整流器と、前記出力端子に接続されたコンデンサと、前記基準電圧源が出力する基準電圧と前記電圧検出部が出力する検出電圧との差分に応じた制御電圧に応じて変化するパルス信号を前記電流制御部の制御入力に与える制御信号生成部とを備える安定化電源回路であって、
前記インダクタに対して互いに並列に接続された複数の制御素子を前記電流制御部に設けると共に、前記複数の制御素子のそれぞれの制御入力に対して、前記制御信号生成部の出力する１つのパルス信号を共通に与える
ことを特徴とする安定化電源回路。
【請求項２０】
規定の電圧を出力する基準電圧源と、負荷が接続される出力端子に現れる電圧に比例する電圧を検出する電圧検出部と、直流電力を供給する電力源の出力に一端が接続されたインダクタと、前記インダクタの他端とアースとの間に接続された電流制御部と、前記インダクタの他端と前記出力端子との間に接続された整流器と、前記出力端子に接続されたコンデンサと、前記基準電圧源が出力する基準電圧と前記電圧検出部が出力する検出電圧との差分に応じた制御電圧に応じて変化するパルス信号を前記電流制御部の制御入力に与える制御信号生成部とを備える安定化電源回路であって、
前記電流制御部に、前記インダクタに対して互いに並列に接続された第１の制御素子と第２の制御素子とを設けると共に、制御信号生成部の出力するパルス信号を前記第１の制御素子及び第２の制御素子の少なくとも一方に印加し、
前記出力端子に現れる電圧と前記基準電圧源が出力する基準電圧とに基づいて異常電圧を検出する異常電圧検出部と、
前記異常電圧検出部の検出した異常電圧に基づいて、前記第１の制御素子及び第２の制御素子の少なくとも一方の駆動能力を制御する異常電圧制御部と
を設けたことを特徴とする安定化電源回路。
【請求項２１】
請求項２０に記載の安定化電源回路において、前記電圧検出部と前記異常電圧検出部とをそれぞれ独立した２つの抵抗分圧回路、もしくは複数の出力を有する１つの抵抗分圧回路を用いて構成したことを特徴とする安定化電源回路。
【請求項２２】
規定の電圧を出力する基準電圧源と、負荷が接続される出力端子に現れる電圧に比例する電圧を検出する電圧検出部と、直流電力を供給する電力源の出力に一端が接続されたインダクタと、前記インダクタの他端とアースとの間に接続された電流制御部と、前記インダクタの他端と前記出力端子との間に接続された整流器と、前記出力端子に接続されたコンデンサと、前記基準電圧源が出力する基準電圧と前記電圧検出部が出力する検出電圧との差分に応じた制御電圧に応じて変化するパルス信号を前記電流制御部の制御入力に与える制御信号生成部とを備える安定化電源回路であって、
前記電流制御部に、前記インダクタに対して互いに並列に接続された第１の制御素子と第２の制御素子とを設けると共に、制御信号生成部の出力するパルス信号を前記第１の制御素子及び第２の制御素子の少なくとも一方に印加し、
前記整流器に流れる電流と前記基準電圧源が出力する基準電圧とに基づいて異常電流の有無を検出する異常電流検出部と、
前記異常電流検出部の検出した異常電流の有無に応じて、前記第１の制御素子及び第２の制御素子の少なくとも一方の駆動能力を制御する異常電流制御部と
を設けたことを特徴とする安定化電源回路。
【請求項２３】
規定の電圧を出力する基準電圧源と、負荷が接続される出力端子に現れる電圧に比例する電圧を検出する電圧検出部と、直流電力を供給する電力源の出力に一端が接続されたインダクタと、前記インダクタの他端とアースとの間に接続された電流制御部と、前記インダクタの他端と前記出力端子との間に接続された整流器と、前記出力端子に接続されたコンデンサと、前記基準電圧源が出力する基準電圧と前記電圧検出部が出力する検出電圧との差分に応じた制御電圧に応じて変化するパルス信号を前記電流制御部の制御入力に与える制御信号生成部とを備える安定化電源回路であって、
前記電流制御部に、前記インダクタに対して互いに並列に接続された第１の制御素子と第２の制御素子とを設けると共に、制御信号生成部の出力するパルス信号を前記第１の制御素子及び第２の制御素子の少なくとも一方に印加し、
前記出力端子に現れる電圧と前記基準電圧源が出力する基準電圧とに基づいて、前記出力端子の位置もしくはその近傍の温度異常を検出する温度異常検出部と、
前記温度異常検出部の検出した異常信号に基づいて、前記第１の制御素子及び第２の制御素子の少なくとも一方の駆動能力を制御する温度異常制御部と
を設けたことを特徴とする安定化電源回路。
【請求項２４】
規定の電圧を出力する基準電圧源と、負荷が接続される出力端子に現れる電圧に比例する電圧を検出する電圧検出部と、直流電力を供給する電力源の出力に一端が接続されたインダクタと、前記インダクタの他端とアースとの間に接続された電流制御部と、前記インダクタの他端と前記出力端子との間に接続された整流器と、前記出力端子に接続されたコンデンサと、前記基準電圧源が出力する基準電圧と前記電圧検出部が出力する検出電圧との差分に応じた制御電圧に応じて変化するパルス信号を前記電流制御部の制御入力に与える制御信号生成部とを備える安定化電源回路であって、
前記電流制御部に、前記インダクタに対して互いに並列に接続された第１の制御素子と第２の制御素子とを設けると共に、制御信号生成部の出力するパルス信号を前記第１の制御素子及び第２の制御素子の少なくとも一方に印加し、
前記第１の制御素子及び第２の制御素子の一方と直列に接続された制御可能なスイッチと、
前記出力端子に現れる電圧と前記基準電圧源が出力する基準電圧とに基づいて異常電圧の有無を検出し、異常電圧の有無に応じて前記スイッチをオンオフ制御する異常電圧検出部と
を設けたことを特徴とする安定化電源回路。
【請求項２５】
請求項２４に記載の安定化電源回路において、前記電圧検出部と前記異常電圧検出部とをそれぞれ独立した２つの抵抗分圧回路、もしくは複数の出力を有する１つの抵抗分圧回路を用いて構成したことを特徴とする安定化電源回路。
【請求項２６】
規定の電圧を出力する基準電圧源と、負荷が接続される出力端子に現れる電圧に比例する電圧を検出する電圧検出部と、直流電力を供給する電力源の出力に一端が接続されたインダクタと、前記インダクタの他端とアースとの間に接続された電流制御部と、前記インダクタの他端と前記出力端子との間に接続された整流器と、前記出力端子に接続されたコンデンサと、前記基準電圧源が出力する基準電圧と前記電圧検出部が出力する検出電圧との差分に応じた制御電圧に応じて変化するパルス信号を前記電流制御部の制御入力に与える制御信号生成部とを備える安定化電源回路であって、
前記電流制御部に、前記インダクタに対して互いに並列に接続された第１の制御素子と第２の制御素子とを設けると共に、制御信号生成部の出力するパルス信号を前記第１の制御素子及び第２の制御素子の少なくとも一方に印加し、
前記第１の制御素子及び第２の制御素子の一方と直列に接続された制御可能なスイッチと、
前記整流器に流れる電流と前記基準電圧源が出力する基準電圧とに基づいて異常電流の有無を検出し、異常電流の有無に応じて前記スイッチをオンオフ制御する異常電流検出部と
を設けたことを特徴とする安定化電源回路。
【請求項２７】
規定の電圧を出力する基準電圧源と、負荷が接続される出力端子に現れる電圧に比例する電圧を検出する電圧検出部と、直流電力を供給する電力源の出力に一端が接続されたインダクタと、前記インダクタの他端とアースとの間に接続された電流制御部と、前記インダクタの他端と前記出力端子との間に接続された整流器と、前記出力端子に接続されたコンデンサと、前記基準電圧源が出力する基準電圧と前記電圧検出部が出力する検出電圧との差分に応じた制御電圧に応じて変化するパルス信号を前記電流制御部の制御入力に与える制御信号生成部とを備える安定化電源回路であって、
前記電流制御部に、前記インダクタに対して互いに並列に接続された第１の制御素子と第２の制御素子とを設けると共に、制御信号生成部の出力するパルス信号を前記第１の制御素子及び第２の制御素子の少なくとも一方に印加し、
前記第１の制御素子及び第２の制御素子の一方と直列に接続された制御可能なスイッチと、
前記出力端子に現れる電圧と前記基準電圧源が出力する基準電圧とに基づいて、前記出力端子の位置もしくはその近傍の温度異常を検出し、温度異常の有無に応じて前記スイッチをオンオフ制御する温度異常検出部と
を設けたことを特徴とする安定化電源回路。
【請求項２８】
請求項１から２７のいずれか１項に記載の安定化電源回路を備えた携帯端末。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、安定かつすばやい立上り動作が要求される安定化電源回路に関する。
【背景技術】
【０００２】
近年、特に携帯電話において、電源の出力端子ショートなどが原因で過度な電流が流れ、それによる端末本体の発熱が問題となっている。電子機器、特に携帯電話端末は多機能化が進み、機能の追加に伴い内部の電源の数が増加し、かつ各電源の制御が煩雑化している。また、省電力化のために個々の電源を頻繁にオンオフすることが多いため、個々の電源を安定かつすばやく立ち上げることが求められている。また電源投入時にも同様に、個々の電源の安定かつすばやい立ち上げが求められている。このような現状より、過電流や出力電圧異常および温度異常といった異常動作を検出できる機能や、より安定したすばやい立ち上げ動作が可能な安定化電源が求められている。
【０００３】
過電流対策としては、安定化電源の出力段にヒューズを入れるのが一般的である。図２８〜図３０はヒューズを用いた従来の安定化電源を示している。
【０００４】
図２８に示す従来例は、一般的な構成の安定化電源を示している。図２８に示す安定化電源においては、基準電源１の出力する電圧と、出力電圧検出用抵抗５により検出された電圧（出力電圧を分圧して得られる電圧）をオペアンプ２に入力し、それらの差電圧に応じた電圧をオペアンプ２から出力してＦＥＴ（電界効果トランジスタ）３のゲート端子に入力する。そして、ある安定した直流電圧を電源４からＦＥＴ３を経由して給電する。給電する出力段にはヒューズ１７が設けられており、出力端子１６から給電先である任意の負荷へと接続される。ヒューズ１７はある一定値以上の電流がある一定時間以上流れると溶断し、ヒューズ１７が溶断することで過電流に対して保護される。
【０００５】
図２９に示す従来例は、一般的な降圧型ＤＣ／ＤＣコンバータを示している。図２９に示す降圧型ＤＣ／ＤＣコンバータにおいては、基準電源１の出力する電圧と、出力電圧検出用抵抗５により検出された電圧（出力電圧を分圧して得られる電圧）をオペアンプ２に入力し、それらの差電圧に応じた電圧をオペアンプ２から出力してドライブ回路１４に入力する。ドライブ回路１４はパルス信号を出力しＦＥＴ３をＯＮ／ＯＦＦする。ＦＥＴ３がＯＮのときは、電源４からＦＥＴ３、インダクタ１２を介して出力に給電する。また、ＦＥＴ３がＯＦＦのときは、整流用のダイオード１５、インダクタ１２を介して出力に給電する。ＦＥＴ３のＯＮ／ＯＦＦにより生成された電圧波形はコンデンサ１３により平滑化され、ある安定した電圧を給電する。給電する出力段にはヒューズ１７が設けられており、出力１６が給電先である負荷へと接続される。ヒューズ１７はある一定値以上の電流がある一定時間以上流れると溶断し、ヒューズ１７が溶断することで過電流に対して保護される。
【０００６】
図３０に示す従来例は、一般的な昇圧型ＤＣ／ＤＣコンバータを示している。図３０に示す昇圧型ＤＣ／ＤＣコンバータにおいては、基準電源１の出力する電圧と、出力電圧検出用抵抗５により検出された電圧（出力電圧を分圧して得られる電圧）をオペアンプ２に入力し、それらの差電圧に応じた電圧をオペアンプ２から出力してドライブ回路１４に入力する。ドライブ回路１４はパルス信号を出力しＦＥＴ３をＯＮ／ＯＦＦする。ＦＥＴ３がＯＮのときは、電源４からインダクタ１２を介してＧＮＤに接地され、インダクタ１２にエネルギが蓄積される。このとき、出力にはコンデンサ１３から給電される。また、ＦＥＴ３がＯＦＦのときは、インダクタ１２に蓄積されたエネルギが放出され、電源４、インダクタ１２から整流用のダイオード１５を介して出力に給電する。ＦＥＴ３のＯＮ／ＯＦＦにより生成された電圧波形はコンデンサ１３により平滑化され、ある安定した電圧を給電する。給電する出力段にはヒューズ１７が設けられており、出力１６が給電先である負荷へと接続される。ヒューズ１７はある一定値以上の電流がある一定時間以上流れると溶断し、ヒューズ１７が溶断することで過電流に対して保護される。
【０００７】
ところで、ヒューズを用いる方法以外にも過電流に関する対策従来よりが知られている。例えば、安定化電源の出力段に所定値以上の電流を検出したときに電流を停止する過電流保護回路を具備したものがある。
【０００８】
また、特許文献１に開示されている従来技術では、所定値以上の電流を検出したときに電流を停止する過電流保護回路を具備した電流検出部と、この電流検出部を介して給電対象物に給電させる制御部とを備える。そして、この制御部が電源供給を開始したとき給電対象物の電圧が安定するまで電流検出部の過電流保護回路の動作を停止しておくことにより、給電時に生じる突入電流に対して電子機器の誤動作を防ぐことが提案されている。
【特許文献１】特開平１０−２４３５４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、図２８、図２９、図３０に示した安定化電源のようなヒューズ１７の挿入による過電流対策では、過電流検出時にヒューズ１１が溶断することで機器の破壊等を保護するものであった。そのため、一旦過電流を検出し、ヒューズ１７が溶断した場合には、ヒューズ１７を交換しない限り以降の動作が不可能となってしまう。さらに電源立ち上げ時において、出力のコンデンサ１３に電荷を充電する際に発生する突入電流により、ヒューズ１７が溶断してしまう可能性があり、安定して確実に立ち上げ動作が出来ないことがあった。
【００１０】
また、単に出力段に所定値以上の電流を検出したときに電流を停止する過電流保護回路を具備した安定化電源では、電源立ち上げ時に発生する突入電流により、過電流を検出しオフ／オン／オフ／オンの動作を繰り返しながら立ち上げ動作を行うことになり、出力電圧が安定するまでに時間がかかってしまう。
【００１１】
また、特許文献１に示されたように、電源の出力ラインに電流検出部を設け、その検出部に過電流保護回路を具備し、電源供給を開始したとき給電対象物の電圧が安定するまで電流検出部の過電流保護回路の動作を停止しておくことにより、給電時に電子機器の誤動作を防ぐ機能を具備した安定化電源では、突入電流を防止する機能は無かった。そのため、突入電流により回路内部で大きな電圧降下が生じ、電源の出力電圧が異常に低下してリセットがかかり、機器の動作が停止してしまうことがあった。
【００１２】
本発明は、上述した従来の問題を解決するためになされたもので、安定かつすばやい立上り動作が可能でしかも異常の発生に対応可能な安定化電源回路、およびその安定化電源回路を備えた携帯端末を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の安定化電源回路は、規定の電圧を出力する基準電圧源と、負荷が接続される出力端子に現れる電圧に比例する電圧を検出する電圧検出部と、直流電力を供給する電力源と前記出力端子との間に接続された電流制御部と、前記基準電圧源が出力する基準電圧と前記電圧検出部が出力する検出電圧との差分に応じた制御電圧を前記電流制御部の制御入力に与える制御電圧生成部とを備える安定化電源回路であって、前記出力端子に対して互いに並列に接続された複数の制御素子を前記電流制御部に設けると共に、前記複数の制御素子のそれぞれの制御入力に対して、前記制御電圧生成部の出力する１つの制御電圧を共通に与えることを特徴とする。
【００１４】
この構成により前記電流制御部に並列に接続された複数の制御素子を設けてあるので、前記出力端子から負荷に流れる電流は、電力源からそれぞれの制御素子を通る複数の経路を経由して負荷に供給されることになる。従って、例えば前記出力端子がショートされるような状況において、過電流が流れたとしても、電流が複数の制御素子に分散されて流れるため、それぞれの制御素子の発熱を抑制できる。
【００１５】
また、前記制御素子としてＦＥＴ（電界効果トランジスタ）を採用すれば、それぞれの制御素子を流れる電流の最大値を自動的に抑制できる。従って、電源の立ち上がり時に発生する突入電流に対しても、各制御素子がオンオフ動作を繰り返すことはなく、電流を最大値に制限したまま出力電圧を素早く立ち上げることができる。
【００１６】
また、本発明の安定化電源回路は、規定の電圧を出力する基準電圧源と、負荷が接続される出力端子に現れる電圧に比例する電圧を検出する電圧検出部と、直流電力を供給する電力源と前記出力端子との間に接続された電流制御部と、前記基準電圧源が出力する基準電圧と前記電圧検出部が出力する検出電圧との差分に応じた制御電圧を前記電流制御部の制御入力に与える制御電圧生成部とを備える安定化電源回路であって、前記電流制御部に、前記出力端子に対して互いに並列に接続された第１の制御素子と第２の制御素子とを設けると共に、制御電圧生成部の出力する制御電圧を前記第１の制御素子及び第２の制御素子の少なくとも一方に印加し、前記出力端子に現れる電圧と前記基準電圧源が出力する基準電圧とに基づいて異常電圧を検出する異常電圧検出部と、前記異常電圧検出部の検出した異常電圧に基づいて、前記第１の制御素子及び第２の制御素子の少なくとも一方の駆動能力を制御する異常電圧制御部とを設けたことを特徴とする。
【００１７】
この構成により、前記第１の制御素子及び第２の制御素子の少なくとも一方を制御することにより、前記出力端子に現れる電圧を規定のレベルに維持することができる。また、異常電圧制御部が前記異常電圧検出部の検出した異常電圧に基づいて、前記第１の制御素子及び第２の制御素子の少なくとも一方の駆動能力を制御する（オフ状態にするか又は半導通状態にする）ので、例えば前記出力端子がショートされたような状況においては、異常電圧が検出され、前記第１の制御素子又は第２の制御素子が異常な（過大な）出力電流を抑制する。また、立ち上げ時においても、出力電圧が安定するまでの間、前記第１の制御素子又は第２の制御素子の駆動能力を制御して、突入電流を抑制したり、立ち上がりの所要時間を制御することが可能になる。なお、前記第１の制御素子及び第２の制御素子については、それぞれＦＥＴを採用するのが望ましい。
【００１８】
また、本発明の安定化電源回路は、前記電圧検出部と前記異常電圧検出部とをそれぞれ独立した２つの抵抗分圧回路、もしくは複数の出力を有する１つの抵抗分圧回路を用いて構成したことを特徴とする。
【００１９】
この構成により、抵抗分圧回路を用いているので、前記出力端子に現れる電圧に比例したレベルを検出することができる。
【００２０】
また、本発明の安定化電源回路は、規定の電圧を出力する基準電圧源と、負荷が接続される出力端子に現れる電圧に比例する電圧を検出する電圧検出部と、直流電力を供給する電力源と前記出力端子との間に接続された電流制御部と、前記基準電圧源が出力する基準電圧と前記電圧検出部が出力する検出電圧との差分に応じた制御電圧を前記電流制御部の制御入力に与える制御電圧生成部とを備える安定化電源回路であって、前記電流制御部に、前記出力端子に対して互いに並列に接続された第１の制御素子と第２の制御素子とを設けると共に、制御電圧生成部の出力する制御電圧を前記第１の制御素子及び第２の制御素子の少なくとも一方に印加し、前記出力端子に流れる電流の大きさに比例した信号を出力する電流検出部と、前記電流検出部が出力する電流信号と前記基準電圧源が出力する基準電圧とに基づいて異常電流を検出する異常電流検出部と、前記異常電流検出部の検出した異常電流に基づいて、前記第１の制御素子及び第２の制御素子の少なくとも一方の駆動能力を制御する異常電流制御部とを設けたことを特徴とする。
【００２１】
この構成により、前記第１の制御素子及び第２の制御素子の少なくとも一方を制御することにより、前記出力端子に現れる電圧を規定のレベルに維持することができる。また、異常電流制御部が前記異常電流検出部の検出した異常電流に基づいて、前記第１の制御素子及び第２の制御素子の少なくとも一方の駆動能力を制御する（オフ状態にするか又は半導通状態にする）ので、例えば前記出力端子がショートされたような状況においては、過大電流が検出され、前記第１の制御素子又は第２の制御素子が異常な（過大な）出力電流を抑制する。また、立ち上げ時においても、突入電流により大電流が流れている間は、前記第１の制御素子又は第２の制御素子の駆動能力を制御して、突入電流を抑制したり、立ち上がりの所要時間を制御することが可能になる。なお、前記第１の制御素子及び第２の制御素子については、それぞれＦＥＴを採用するのが望ましい。
【００２２】
また、本発明の安定化電源回路は、規定の電圧を出力する基準電圧源と、負荷が接続される出力端子に現れる電圧に比例する電圧を検出する電圧検出部と、直流電力を供給する電力源と前記出力端子との間に接続された電流制御部と、前記基準電圧源が出力する基準電圧と前記電圧検出部が出力する検出電圧との差分に応じた制御電圧を前記電流制御部の制御入力に与える制御電圧生成部とを備える安定化電源回路であって、前記電流制御部に、前記出力端子に対して互いに並列に接続された第１の制御素子と第２の制御素子とを設けると共に、制御電圧生成部の出力する制御電圧を前記第１の制御素子及び第２の制御素子の少なくとも一方に印加し、前記出力端子に現れる電圧と前記基準電圧源が出力する基準電圧とに基づいて、前記出力端子の位置もしくはその近傍の温度異常を検出する温度異常検出部と、前記温度異常検出部の検出した異常信号に基づいて、前記第１の制御素子及び第２の制御素子の少なくとも一方の駆動能力を制御する温度異常制御部とを設けたことを特徴とする。
【００２３】
この構成により、前記第１の制御素子及び第２の制御素子の少なくとも一方を制御することにより、前記出力端子に現れる電圧を規定のレベルに維持することができる。また、温度異常制御部が前記温度異常検出部の検出した異常信号に基づいて、前記第１の制御素子及び第２の制御素子の少なくとも一方の駆動能力を制御する（オフ状態にするか又は半導通状態にする）ので、例えば前記出力端子がショートされたような状況においては、過大電流が流れて出力端子近傍の温度が異常に上昇し、温度異常が検出され、前記第１の制御素子又は第２の制御素子が異常な（過大な）出力電流を抑制する。また、立ち上げ時においても、突入電流により大電流が流れて温度が急激に上昇するので、前記第１の制御素子又は第２の制御素子の駆動能力が制御され、突入電流を抑制したり、立ち上がりの所要時間を制御することが可能になる。なお、前記第１の制御素子及び第２の制御素子については、それぞれＦＥＴを採用するのが望ましい。
【００２４】
また、本発明の安定化電源回路は、規定の電圧を出力する基準電圧源と、負荷が接続される出力端子に現れる電圧に比例する電圧を検出する電圧検出部と、直流電力を供給する電力源と前記出力端子との間に接続された電流制御部と、前記基準電圧源が出力する基準電圧と前記電圧検出部が出力する検出電圧との差分に応じた制御電圧を前記電流制御部の制御入力に与える制御電圧生成部とを備える安定化電源回路であって、前記電流制御部に、前記出力端子に対して互いに並列に接続された第１の制御素子と第２の制御素子とを設けると共に、制御電圧生成部の出力する制御電圧を前記第１の制御素子及び第２の制御素子の両者に共通に印加し、前記第１の制御素子及び第２の制御素子の一方と直列に接続された制御可能なスイッチと、前記出力端子に現れる電圧と前記基準電圧源が出力する基準電圧とに基づいて異常電圧の有無を検出し、異常電圧の有無に応じて前記スイッチをオンオフ制御する異常電圧検出部とを設けたことを特徴とする。
【００２５】
この構成により、前記第１の制御素子及び第２の制御素子の少なくとも一方を制御することにより、前記出力端子に現れる電圧を規定のレベルに維持することができる。また、異常電圧制御部が前記異常電圧検出部の検出した異常電圧に基づいて、前記スイッチをオンオフ制御するので、第１の制御素子又は第２の制御素子に流れる電流をオンオフ制御することができる。従って、例えば前記出力端子がショートされたような状況においては、異常電圧が検出され、前記スイッチがオフ状態になって前記第１の制御素子又は第２の制御素子が異常な（過大な）出力電流を抑制する。また、立ち上げ時においても、出力電圧が安定するまでの間、前記第１の制御素子又は第２の制御素子の電流を遮断し、突入電流を抑制したり、立ち上がりの所要時間を制御することが可能になる。なお、前記第１の制御素子及び第２の制御素子については、それぞれＦＥＴを採用するのが望ましい。
【００２６】
また、本発明の安定化電源回路は、前記電圧検出部と前記異常電圧検出部とをそれぞれ独立した２つの抵抗分圧回路、もしくは複数の出力を有する１つの抵抗分圧回路を用いて構成したことを特徴とする。
【００２７】
この構成により、抵抗分圧回路を用いているので、前記出力端子に現れる電圧に比例したレベルを検出することができる。
【００２８】
また、本発明の安定化電源回路は、規定の電圧を出力する基準電圧源と、負荷が接続される出力端子に現れる電圧に比例する電圧を検出する電圧検出部と、直流電力を供給する電力源と前記出力端子との間に接続された電流制御部と、前記基準電圧源が出力する基準電圧と前記電圧検出部が出力する検出電圧との差分に応じた制御電圧を前記電流制御部の制御入力に与える制御電圧生成部とを備える安定化電源回路であって、前記電流制御部に、前記出力端子に対して互いに並列に接続された第１の制御素子と第２の制御素子とを設けると共に、制御電圧生成部の出力する制御電圧を前記第１の制御素子及び第２の制御素子の両者に共通に印加し、前記第１の制御素子及び第２の制御素子の一方と直列に接続された制御可能なスイッチと、前記出力端子に流れる電流に比例した信号と前記基準電圧源が出力する基準電圧とに基づいて異常電流の有無を検出し、異常電流の有無に応じて前記スイッチをオンオフ制御する異常電流検出部とを設けたことを特徴とする。
【００２９】
この構成により、前記第１の制御素子及び第２の制御素子の少なくとも一方を制御することにより、前記出力端子に現れる電圧を規定のレベルに維持することができる。また、異常電流制御部が前記異常電流検出部の検出した異常電流に基づいて、前記スイッチをオンオフ制御するので、第１の制御素子又は第２の制御素子に流れる電流をオンオフ制御することができる。従って、例えば前記出力端子がショートされたような状況においては、過大電流が検出され、前記スイッチがオフ状態になって前記第１の制御素子又は第２の制御素子が異常な（過大な）出力電流を抑制する。また、立ち上げ時においても、突入電流により大電流が流れている間は、前記第１の制御素子又は第２の制御素子の電流を遮断し、突入電流を抑制したり、立ち上がりの所要時間を制御することが可能になる。なお、前記第１の制御素子及び第２の制御素子については、それぞれＦＥＴを採用するのが望ましい。
【００３０】
また、本発明の安定化電源回路は、規定の電圧を出力する基準電圧源と、負荷が接続される出力端子に現れる電圧に比例する電圧を検出する電圧検出部と、直流電力を供給する電力源と前記出力端子との間に接続された電流制御部と、前記基準電圧源が出力する基準電圧と前記電圧検出部が出力する検出電圧との差分に応じた制御電圧を前記電流制御部の制御入力に与える制御電圧生成部とを備える安定化電源回路であって、前記電流制御部に、前記出力端子に対して互いに並列に接続された第１の制御素子と第２の制御素子とを設けると共に、制御電圧生成部の出力する制御電圧を前記第１の制御素子及び第２の制御素子の両者に共通に印加し、前記第１の制御素子及び第２の制御素子の一方と直列に接続された制御可能なスイッチと、前記出力端子に現れる電圧と前記基準電圧源が出力する基準電圧とに基づいて、前記出力端子の位置もしくはその近傍の温度異常の有無を検出し、温度異常の有無に応じて前記スイッチをオンオフ制御する温度異常検出部とを設けたことを特徴とする。
【００３１】
この構成により、前記第１の制御素子及び第２の制御素子の少なくとも一方を制御することにより、前記出力端子に現れる電圧を規定のレベルに維持することができる。また、温度異常制御部が前記温度異常検出部の検出した異常信号に基づいて、前記スイッチをオンオフ制御するので、第１の制御素子又は第２の制御素子に流れる電流をオンオフ制御することができる。従って、例えば前記出力端子がショートされたような状況においては、過大電流が流れて出力端子近傍の温度が異常に上昇し、温度異常が検出され、前記スイッチがオフ状態になって前記第１の制御素子又は第２の制御素子が異常な（過大な）出力電流を抑制する。また、立ち上げ時においても、突入電流により大電流が流れて温度が急激に上昇するので、前記スイッチをオフにして前記第１の制御素子又は第２の制御素子の電流を遮断し、突入電流を抑制したり、立ち上がりの所要時間を制御することが可能になる。なお、前記第１の制御素子及び第２の制御素子については、それぞれＦＥＴを採用するのが望ましい。
【００３２】
また、本発明の安定化電源回路は、規定の電圧を出力する基準電圧源と、負荷が接続される出力端子に現れる電圧に比例する電圧を検出する電圧検出部と、直流電力を供給する電力源の出力に接続された電流制御部と、前記電流制御部の出力と前記出力端子との間に接続されたインダクタと、前記電流制御部の出力に接続された整流器と、前記出力端子に接続されたコンデンサと、前記基準電圧源が出力する基準電圧と前記電圧検出部が出力する検出電圧との差分に応じた制御電圧に応じて変化するパルス信号を前記電流制御部の制御入力に与える制御信号生成部とを備える安定化電源回路であって、前記インダクタに対して互いに並列に接続された複数の制御素子を前記電流制御部に設けると共に、前記複数の制御素子のそれぞれの制御入力に対して、前記制御信号生成部の出力する１つのパルス信号を共通に与えることを特徴とする。
【００３３】
この構成により、前記電流制御部に並列に接続された複数の制御素子を設けてあるので、前記出力端子から負荷に流れる電流は、電力源からそれぞれの制御素子を通る複数の経路を経由して負荷に供給されることになる。従って、例えば前記出力端子がショートされるような状況において、過電流が流れたとしても、電流が複数の制御素子に分散されて流れるため、それぞれの制御素子の発熱を抑制できる。
【００３４】
また、前記制御素子としてＦＥＴを採用すれば、それぞれの制御素子を流れる電流の最大値を自動的に抑制できる。従って、電源の立ち上がり時に発生する突入電流に対しても、各制御素子が断続的なオンオフ動作を繰り返すことはなく、電流を最大値に制限したまま出力電圧を素早く立ち上げることができる。また、前記整流器を制御素子（例えばＦＥＴ（電界効果トランジスタ））)とし、前記制御信号発生器により制御される前記制御素子と逆相でオンオフ動作させる、いわゆる同期整流型ＤＣＤＣコンバータの電源装置でも構わない。
【００３５】
また、本発明の安定化電源回路は、規定の電圧を出力する基準電圧源と、負荷が接続される出力端子に現れる電圧に比例する電圧を検出する電圧検出部と、直流電力を供給する電力源の出力に接続された電流制御部と、前記電流制御部の出力と前記出力端子との間に接続されたインダクタと、前記電流制御部の出力に接続された整流器と、前記出力端子に接続されたコンデンサと、前記基準電圧源が出力する基準電圧と前記電圧検出部が出力する検出電圧との差分に応じた制御電圧に応じて変化するパルス信号を前記電流制御部の制御入力に与える制御信号生成部とを備える安定化電源回路であって、前記電流制御部に、前記インダクタに対して互いに並列に接続された第１の制御素子と第２の制御素子とを設けると共に、制御信号生成部の出力するパルス信号を前記第１の制御素子及び第２の制御素子の少なくとも一方に印加し、前記出力端子に現れる電圧と前記基準電圧源が出力する基準電圧とに基づいて異常電圧を検出する異常電圧検出部と、前記異常電圧検出部の検出した異常電圧に基づいて、前記第１の制御素子及び第２の制御素子の少なくとも一方の駆動能力を制御する異常電圧制御部とを設けたことを特徴とする。
【００３６】
この構成により、前記第１の制御素子及び第２の制御素子の少なくとも一方を制御することにより、前記出力端子に現れる電圧を規定のレベルに維持することができる。また、異常電圧制御部が前記異常電圧検出部の検出した異常電圧に基づいて、前記第１の制御素子及び第２の制御素子の少なくとも一方の駆動能力を制御する（オフ状態にするか又は半導通状態にする）ので、例えば前記出力端子がショートされたような状況においては、異常電圧が検出され、前記第１の制御素子又は第２の制御素子が異常な（過大な）出力電流を抑制する。また、立ち上げ時においても、出力電圧が安定するまでの間、前記第１の制御素子又は第２の制御素子の駆動能力を制御して、突入電流を抑制したり、立ち上がりの所要時間を制御することが可能になる。なお、前記第１の制御素子及び第２の制御素子については、それぞれＦＥＴを採用するのが望ましい。
【００３７】
また、本発明の安定化電源回路は、前記電圧検出部と前記異常電圧検出部とをそれぞれ独立した２つの抵抗分圧回路、もしくは複数の出力を有する１つの抵抗分圧回路を用いて構成したことを特徴とする。
【００３８】
この構成により、抵抗分圧回路を用いているので、前記出力端子に現れる電圧に比例したレベルを検出することができる。また、前記整流器を制御素子（例えばＦＥＴ（電界効果トランジスタ））)とし、前記制御信号発生器により制御される前記制御素子と逆相でオンオフ動作させる、いわゆる同期整流型ＤＣＤＣコンバータの電源装置でも構わない。
【００３９】
また、本発明の安定化電源回路は、規定の電圧を出力する基準電圧源と、負荷が接続される出力端子に現れる電圧に比例する電圧を検出する電圧検出部と、直流電力を供給する電力源の出力に接続された電流制御部と、前記電流制御部の出力と前記出力端子との間に接続されたインダクタと、前記電流制御部の出力に接続された整流器と、前記出力端子に接続されたコンデンサと、前記基準電圧源が出力する基準電圧と前記電圧検出部が出力する検出電圧との差分に応じた制御電圧に応じて変化するパルス信号を前記電流制御部の制御入力に与える制御信号生成部とを備える安定化電源回路であって、前記電流制御部に、前記インダクタに対して互いに並列に接続された第１の制御素子と第２の制御素子とを設けると共に、制御信号生成部の出力するパルス信号を前記第１の制御素子及び第２の制御素子の少なくとも一方に印加し、前記インダクタに流れる電流と前記基準電圧源が出力する基準電圧とに基づいて異常電流の有無を検出する異常電流検出部と、前記異常電流検出部の検出した異常電流の有無に応じて、前記第１の制御素子及び第２の制御素子の少なくとも一方の駆動能力を制御する異常電流制御部とを設けたことを特徴とする。
【００４０】
この構成により、前記第１の制御素子及び第２の制御素子の少なくとも一方を制御することにより、前記出力端子に現れる電圧を規定のレベルに維持することができる。また、異常電流制御部が前記異常電流検出部の検出した異常電流に基づいて、前記第１の制御素子及び第２の制御素子の少なくとも一方の駆動能力を制御する（オフ状態にするか又は半導通状態にする）ので、例えば前記出力端子がショートされたような状況においては、過大電流が検出され、前記第１の制御素子又は第２の制御素子が異常な（過大な）出力電流を抑制する。また、立ち上げ時においても、突入電流により大電流が流れている間は、前記第１の制御素子又は第２の制御素子の駆動能力を制御して、突入電流を抑制したり、立ち上がりの所要時間を制御することが可能になる。なお、前記第１の制御素子及び第２の制御素子については、それぞれＦＥＴを採用するのが望ましい。また、前記整流器を制御素子（例えばＦＥＴ（電界効果トランジスタ））)とし、前記制御信号発生器により制御される前記制御素子と逆相でオンオフ動作させる、いわゆる同期整流型ＤＣＤＣコンバータの電源装置でも構わない。
【００４１】
また、本発明の安定化電源回路は、規定の電圧を出力する基準電圧源と、負荷が接続される出力端子に現れる電圧に比例する電圧を検出する電圧検出部と、直流電力を供給する電力源の出力に接続された電流制御部と、前記電流制御部の出力と前記出力端子との間に接続されたインダクタと、前記電流制御部の出力に接続された整流器と、前記出力端子に接続されたコンデンサと、前記基準電圧源が出力する基準電圧と前記電圧検出部が出力する検出電圧との差分に応じた制御電圧に応じて変化するパルス信号を前記電流制御部の制御入力に与える制御信号生成部とを備える安定化電源回路であって、前記電流制御部に、前記インダクタに対して互いに並列に接続された第１の制御素子と第２の制御素子とを設けると共に、制御信号生成部の出力するパルス信号を前記第１の制御素子及び第２の制御素子の少なくとも一方に印加し、前記出力端子に現れる電圧と前記基準電圧源が出力する基準電圧とに基づいて、前記出力端子の位置もしくはその近傍の温度異常を検出する温度異常検出部と、前記温度異常検出部の検出した異常信号に基づいて、前記第１の制御素子及び第２の制御素子の少なくとも一方の駆動能力を制御する温度異常制御部とを設けたことを特徴とする。
【００４２】
この構成により、前記第１の制御素子及び第２の制御素子の少なくとも一方を制御することにより、前記出力端子に現れる電圧を規定のレベルに維持することができる。また、温度異常制御部が前記温度異常検出部の検出した異常信号に基づいて、前記第１の制御素子及び第２の制御素子の少なくとも一方の駆動能力を制御する（オフ状態にするか又は半導通状態にする）ので、例えば前記出力端子がショートされたような状況においては、過大電流が流れて出力端子近傍の温度が異常に上昇し、温度異常が検出され、前記第１の制御素子又は第２の制御素子が異常な（過大な）出力電流を抑制する。また、立ち上げ時においても、突入電流により大電流が流れて温度が急激に上昇するので、前記第１の制御素子又は第２の制御素子の駆動能力が制御され、突入電流を抑制したり、立ち上がりの所要時間を制御することが可能になる。なお、前記第１の制御素子及び第２の制御素子については、それぞれＦＥＴを採用するのが望ましい。また、前記整流器を制御素子（例えばＦＥＴ（電界効果トランジスタ））)とし、前記制御信号発生器により制御される前記制御素子と逆相でオンオフ動作させる、いわゆる同期整流型ＤＣＤＣコンバータの電源装置でも構わない。
【００４３】
また、本発明の安定化電源回路は、規定の電圧を出力する基準電圧源と、負荷が接続される出力端子に現れる電圧に比例する電圧を検出する電圧検出部と、直流電力を供給する電力源の出力に接続された電流制御部と、前記電流制御部の出力と前記出力端子との間に接続されたインダクタと、前記電流制御部の出力に接続された整流器と、前記出力端子に接続されたコンデンサと、前記基準電圧源が出力する基準電圧と前記電圧検出部が出力する検出電圧との差分に応じた制御電圧に応じて変化するパルス信号を前記電流制御部の制御入力に与える制御信号生成部とを備える安定化電源回路であって、前記電流制御部に、前記インダクタに対して互いに並列に接続された第１の制御素子と第２の制御素子とを設けると共に、制御信号生成部の出力するパルス信号を前記第１の制御素子及び第２の制御素子の少なくとも一方に印加し、前記第１の制御素子及び第２の制御素子の一方と直列に接続された制御可能なスイッチと、前記出力端子に現れる電圧と前記基準電圧源が出力する基準電圧とに基づいて異常電圧の有無を検出し、異常電圧の有無に応じて前記スイッチをオンオフ制御する異常電圧検出部とを設けたことを特徴とする。
【００４４】
この構成により、前記第１の制御素子及び第２の制御素子の少なくとも一方を制御することにより、前記出力端子に現れる電圧を規定のレベルに維持することができる。また、異常電圧制御部が前記異常電圧検出部の検出した異常電圧に基づいて、前記スイッチをオンオフ制御するので、第１の制御素子又は第２の制御素子に流れる電流をオンオフ制御することができる。従って、例えば前記出力端子がショートされたような状況においては、異常電圧が検出され、前記スイッチがオフ状態になって前記第１の制御素子又は第２の制御素子が異常な（過大な）出力電流を抑制する。また、立ち上げ時においても、出力電圧が安定するまでの間、前記第１の制御素子又は第２の制御素子の電流を遮断し、突入電流を抑制したり、立ち上がりの所要時間を制御することが可能になる。なお、前記第１の制御素子及び第２の制御素子については、それぞれＦＥＴを採用するのが望ましい。
【００４５】
また、本発明の安定化電源回路は、前記電圧検出部と前記異常電圧検出部とをそれぞれ独立した２つの抵抗分圧回路、もしくは複数の出力を有する１つの抵抗分圧回路を用いて構成したことを特徴とする。
【００４６】
この構成により、抵抗分圧回路を用いているので、前記出力端子に現れる電圧に比例したレベルを検出することができる。また、前記整流器を制御素子（例えばＦＥＴ（電界効果トランジスタ））)とし、前記制御信号発生器により制御される前記制御素子と逆相でオンオフ動作させる、いわゆる同期整流型ＤＣＤＣコンバータの電源装置でも構わない。
【００４７】
また、本発明の安定化電源回路は、規定の電圧を出力する基準電圧源と、負荷が接続される出力端子に現れる電圧に比例する電圧を検出する電圧検出部と、直流電力を供給する電力源の出力に接続された電流制御部と、前記電流制御部の出力と前記出力端子との間に接続されたインダクタと、前記電流制御部の出力に接続された整流器と、前記出力端子に接続されたコンデンサと、前記基準電圧源が出力する基準電圧と前記電圧検出部が出力する検出電圧との差分に応じた制御電圧に応じて変化するパルス信号を前記電流制御部の制御入力に与える制御信号生成部とを備える安定化電源回路であって、前記電流制御部に、前記インダクタに対して互いに並列に接続された第１の制御素子と第２の制御素子とを設けると共に、制御信号生成部の出力するパルス信号を前記第１の制御素子及び第２の制御素子の少なくとも一方に印加し、前記第１の制御素子及び第２の制御素子の一方と直列に接続された制御可能なスイッチと、前記インダクタに流れる電流と前記基準電圧源が出力する基準電圧とに基づいて異常電流の有無を検出し異常電流の有無に応じて前記スイッチをオンオフする異常電流検出部とを設けたことを特徴とする。
【００４８】
この構成により、前記第１の制御素子及び第２の制御素子の少なくとも一方を制御することにより、前記出力端子に現れる電圧を規定のレベルに維持することができる。また、異常電流制御部が前記異常電流検出部の検出した異常電流に基づいて、前記スイッチをオンオフ制御するので、第１の制御素子又は第２の制御素子に流れる電流をオンオフ制御することができる。従って、例えば前記出力端子がショートされたような状況においては、過大電流が検出され、前記スイッチがオフ状態になって前記第１の制御素子又は第２の制御素子が異常な（過大な）出力電流を抑制する。また、立ち上げ時においても、突入電流により大電流が流れている間は、前記第１の制御素子又は第２の制御素子の電流を遮断し、突入電流を抑制したり、立ち上がりの所要時間を制御することが可能になる。なお、前記第１の制御素子及び第２の制御素子については、それぞれＦＥＴを採用するのが望ましい。また、前記整流器を制御素子（例えばＦＥＴ（電界効果トランジスタ））)とし、前記制御信号発生器により制御される前記制御素子と逆相でオンオフ動作させる、いわゆる同期整流型ＤＣＤＣコンバータの電源装置でも構わない。
【００４９】
また、本発明の安定化電源回路は、規定の電圧を出力する基準電圧源と、負荷が接続される出力端子に現れる電圧に比例する電圧を検出する電圧検出部と、直流電力を供給する電力源の出力に接続された電流制御部と、前記電流制御部の出力と前記出力端子との間に接続されたインダクタと、前記電流制御部の出力に接続された整流器と、前記出力端子に接続されたコンデンサと、前記基準電圧源が出力する基準電圧と前記電圧検出部が出力する検出電圧との差分に応じた制御電圧に応じて変化するパルス信号を前記電流制御部の制御入力に与える制御信号生成部とを備える安定化電源回路であって、前記電流制御部に、前記インダクタに対して互いに並列に接続された第１の制御素子と第２の制御素子とを設けると共に、制御信号生成部の出力するパルス信号を前記第１の制御素子及び第２の制御素子の少なくとも一方に印加し、前記第１の制御素子及び第２の制御素子の一方と直列に接続された制御可能なスイッチと、前記出力端子に現れる電圧と前記基準電圧源が出力する基準電圧とに基づいて、前記出力端子の位置もしくはその近傍の温度異常を検出し、温度異常の有無に応じて前記スイッチをオンオフ制御する温度異常検出部とを設けたことを特徴とする。
【００５０】
この構成により、前記第１の制御素子及び第２の制御素子の少なくとも一方を制御することにより、前記出力端子に現れる電圧を規定のレベルに維持することができる。また、温度異常制御部が前記温度異常検出部の検出した異常信号に基づいて、前記スイッチをオンオフ制御するので、第１の制御素子又は第２の制御素子に流れる電流をオンオフ制御することができる。従って、例えば前記出力端子がショートされたような状況においては、過大電流が流れて出力端子近傍の温度が異常に上昇し、温度異常が検出され、前記スイッチがオフ状態になって前記第１の制御素子又は第２の制御素子が異常な（過大な）出力電流を抑制する。また、立ち上げ時においても、突入電流により大電流が流れて温度が急激に上昇するので、前記スイッチをオフにして前記第１の制御素子又は第２の制御素子の電流を遮断し、突入電流を抑制したり、立ち上がりの所要時間を制御することが可能になる。なお、前記第１の制御素子及び第２の制御素子については、それぞれＦＥＴを採用するのが望ましい。また、前記整流器を制御素子（例えばＦＥＴ（電界効果トランジスタ））)とし、前記制御信号発生器により制御される前記制御素子と逆相でオンオフ動作させる、いわゆる同期整流型ＤＣＤＣコンバータの電源装置でも構わない。
【００５１】
また、本発明の安定化電源回路は、規定の電圧を出力する基準電圧源と、負荷が接続される出力端子に現れる電圧に比例する電圧を検出する電圧検出部と、直流電力を供給する電力源の出力に一端が接続されたインダクタと、前記インダクタの他端とアースとの間に接続された電流制御部と、前記インダクタの他端と前記出力端子との間に接続された整流器と、前記出力端子に接続されたコンデンサと、前記基準電圧源が出力する基準電圧と前記電圧検出部が出力する検出電圧との差分に応じた制御電圧に応じて変化するパルス信号を前記電流制御部の制御入力に与える制御信号生成部とを備える安定化電源回路であって、前記インダクタに対して互いに並列に接続された複数の制御素子を前記電流制御部に設けると共に、前記複数の制御素子のそれぞれの制御入力に対して、前記制御信号生成部の出力する１つのパルス信号を共通に与えることを特徴とする。
【００５２】
この構成により、前記電流制御部に並列に接続された複数の制御素子を設けてあるので、前記出力端子から負荷に流れる電流は、電力源からそれぞれの制御素子を通る複数の経路を経由して負荷に供給されることになる。従って、例えば前記出力端子がショートされるような状況において、過電流が流れたとしても、電流が複数の制御素子に分散されて流れるため、それぞれの制御素子の発熱を抑制できる。
【００５３】
また、前記制御素子としてＦＥＴを採用すれば、それぞれの制御素子を流れる電流の最大値を自動的に抑制できる。従って、電源の立ち上がり時に発生する突入電流に対しても、各制御素子が断続的なオンオフ動作を繰り返すことはなく、電流を最大値に制限したまま出力電圧を素早く立ち上げることができる。また、前記整流器を制御素子（例えばＦＥＴ（電界効果トランジスタ））)とし、前記制御信号発生器により制御される前記制御素子と逆相でオンオフ動作させる、いわゆる同期整流型ＤＣＤＣコンバータの電源装置でも構わない。
【００５４】
また、本発明の安定化電源回路は、規定の電圧を出力する基準電圧源と、負荷が接続される出力端子に現れる電圧に比例する電圧を検出する電圧検出部と、直流電力を供給する電力源の出力に一端が接続されたインダクタと、前記インダクタの他端とアースとの間に接続された電流制御部と、前記インダクタの他端と前記出力端子との間に接続された整流器と、前記出力端子に接続されたコンデンサと、前記基準電圧源が出力する基準電圧と前記電圧検出部が出力する検出電圧との差分に応じた制御電圧に応じて変化するパルス信号を前記電流制御部の制御入力に与える制御信号生成部とを備える安定化電源回路であって、前記電流制御部に、前記インダクタに対して互いに並列に接続された第１の制御素子と第２の制御素子とを設けると共に、制御信号生成部の出力するパルス信号を前記第１の制御素子及び第２の制御素子の少なくとも一方に印加し、前記出力端子に現れる電圧と前記基準電圧源が出力する基準電圧とに基づいて異常電圧を検出する異常電圧検出部と、前記異常電圧検出部の検出した異常電圧に基づいて、前記第１の制御素子及び第２の制御素子の少なくとも一方の駆動能力を制御する異常電圧制御部とを設けたことを特徴とする。
【００５５】
この構成により、前記第１の制御素子及び第２の制御素子の少なくとも一方を制御することにより、前記出力端子に現れる電圧を規定のレベルに維持することができる。また、異常電圧制御部が前記異常電圧検出部の検出した異常電圧に基づいて、前記第１の制御素子及び第２の制御素子の少なくとも一方の駆動能力を制御する（オフ状態にするか又は半導通状態にする）ので、例えば前記出力端子がショートされたような状況においては、異常電圧が検出され、前記第１の制御素子又は第２の制御素子が異常な（過大な）出力電流を抑制する。また、立ち上げ時においても、出力電圧が安定するまでの間、前記第１の制御素子又は第２の制御素子の駆動能力を制御して、突入電流を抑制したり、立ち上がりの所要時間を制御することが可能になる。なお、前記第１の制御素子及び第２の制御素子については、それぞれＦＥＴを採用するのが望ましい。
【００５６】
また、本発明の安定化電源回路は、前記電圧検出部と前記異常電圧検出部とをそれぞれ独立した２つの抵抗分圧回路、もしくは複数の出力を有する１つの抵抗分圧回路を用いて構成したことを特徴とする。
【００５７】
この構成により、抵抗分圧回路を用いているので、前記出力端子に現れる電圧に比例したレベルを検出することができる。また、前記整流器を制御素子（例えばＦＥＴ（電界効果トランジスタ））)とし、前記制御信号発生器により制御される前記制御素子と逆相でオンオフ動作させる、いわゆる同期整流型ＤＣＤＣコンバータの電源装置でも構わない。
【００５８】
また、本発明の安定化電源回路は、規定の電圧を出力する基準電圧源と、負荷が接続される出力端子に現れる電圧に比例する電圧を検出する電圧検出部と、直流電力を供給する電力源の出力に一端が接続されたインダクタと、前記インダクタの他端とアースとの間に接続された電流制御部と、前記インダクタの他端と前記出力端子との間に接続された整流器と、前記出力端子に接続されたコンデンサと、前記基準電圧源が出力する基準電圧と前記電圧検出部が出力する検出電圧との差分に応じた制御電圧に応じて変化するパルス信号を前記電流制御部の制御入力に与える制御信号生成部とを備える安定化電源回路であって、前記電流制御部に、前記インダクタに対して互いに並列に接続された第１の制御素子と第２の制御素子とを設けると共に、制御信号生成部の出力するパルス信号を前記第１の制御素子及び第２の制御素子の少なくとも一方に印加し、前記整流器に流れる電流と前記基準電圧源が出力する基準電圧とに基づいて異常電流の有無を検出する異常電流検出部と、前記異常電流検出部の検出した異常電流の有無に応じて、前記第１の制御素子及び第２の制御素子の少なくとも一方の駆動能力を制御する異常電流制御部とを設けたことを特徴とする。
【００５９】
この構成により、前記第１の制御素子及び第２の制御素子の少なくとも一方を制御することにより、前記出力端子に現れる電圧を規定のレベルに維持することができる。また、異常電流制御部が前記異常電流検出部の検出した異常電流に基づいて、前記第１の制御素子及び第２の制御素子の少なくとも一方の駆動能力を制御する（オフ状態にするか又は半導通状態にする）ので、例えば前記出力端子がショートされたような状況においては、過大電流が検出され、前記第１の制御素子又は第２の制御素子が異常な（過大な）出力電流を抑制する。また、立ち上げ時においても、突入電流により大電流が流れている間は、前記第１の制御素子又は第２の制御素子の駆動能力を制御して、突入電流を抑制したり、立ち上がりの所要時間を制御することが可能になる。なお、前記第１の制御素子及び第２の制御素子については、それぞれＦＥＴを採用するのが望ましい。また、前記整流器を制御素子（例えばＦＥＴ（電界効果トランジスタ））)とし、前記制御信号発生器により制御される前記制御素子と逆相でオンオフ動作させる、いわゆる同期整流型ＤＣＤＣコンバータの電源装置でも構わない。
【００６０】
また、本発明の安定化電源回路は、規定の電圧を出力する基準電圧源と、負荷が接続される出力端子に現れる電圧に比例する電圧を検出する電圧検出部と、直流電力を供給する電力源の出力に一端が接続されたインダクタと、前記インダクタの他端とアースとの間に接続された電流制御部と、前記インダクタの他端と前記出力端子との間に接続された整流器と、前記出力端子に接続されたコンデンサと、前記基準電圧源が出力する基準電圧と前記電圧検出部が出力する検出電圧との差分に応じた制御電圧に応じて変化するパルス信号を前記電流制御部の制御入力に与える制御信号生成部とを備える安定化電源回路であって、前記電流制御部に、前記インダクタに対して互いに並列に接続された第１の制御素子と第２の制御素子とを設けると共に、制御信号生成部の出力するパルス信号を前記第１の制御素子及び第２の制御素子の少なくとも一方に印加し、前記出力端子に現れる電圧と前記基準電圧源が出力する基準電圧とに基づいて、前記出力端子の位置もしくはその近傍の温度異常を検出する温度異常検出部と、前記温度異常検出部の検出した異常信号に基づいて、前記第１の制御素子及び第２の制御素子の少なくとも一方の駆動能力を制御する温度異常制御部とを設けたことを特徴とする。
【００６１】
この構成により、前記第１の制御素子及び第２の制御素子の少なくとも一方を制御することにより、前記出力端子に現れる電圧を規定のレベルに維持することができる。また、温度異常制御部が前記温度異常検出部の検出した異常信号に基づいて、前記第１の制御素子及び第２の制御素子の少なくとも一方の駆動能力を制御する（オフ状態にするか又は半導通状態にする）ので、例えば前記出力端子がショートされたような状況においては、過大電流が流れて出力端子近傍の温度が異常に上昇し、温度異常が検出され、前記第１の制御素子又は第２の制御素子が異常な（過大な）出力電流を抑制する。また、立ち上げ時においても、突入電流により大電流が流れて温度が急激に上昇するので、前記第１の制御素子又は第２の制御素子の駆動能力が制御され、突入電流を抑制したり、立ち上がりの所要時間を制御することが可能になる。なお、前記第１の制御素子及び第２の制御素子については、それぞれＦＥＴを採用するのが望ましい。また、前記整流器を制御素子（例えばＦＥＴ（電界効果トランジスタ））)とし、前記制御信号発生器により制御される前記制御素子と逆相でオンオフ動作させる、いわゆる同期整流型ＤＣＤＣコンバータの電源装置でも構わない。
【００６２】
また、本発明の安定化電源回路は、規定の電圧を出力する基準電圧源と、負荷が接続される出力端子に現れる電圧に比例する電圧を検出する電圧検出部と、直流電力を供給する電力源の出力に一端が接続されたインダクタと、前記インダクタの他端とアースとの間に接続された電流制御部と、前記インダクタの他端と前記出力端子との間に接続された整流器と、前記出力端子に接続されたコンデンサと、前記基準電圧源が出力する基準電圧と前記電圧検出部が出力する検出電圧との差分に応じた制御電圧に応じて変化するパルス信号を前記電流制御部の制御入力に与える制御信号生成部とを備える安定化電源回路であって、前記電流制御部に、前記インダクタに対して互いに並列に接続された第１の制御素子と第２の制御素子とを設けると共に、制御信号生成部の出力するパルス信号を前記第１の制御素子及び第２の制御素子の少なくとも一方に印加し、前記第１の制御素子及び第２の制御素子の一方と直列に接続された制御可能なスイッチと、前記出力端子に現れる電圧と前記基準電圧源が出力する基準電圧とに基づいて異常電圧の有無を検出し、異常電圧の有無に応じて前記スイッチをオンオフ制御する異常電圧検出部とを設けたことを特徴とする。
【００６３】
この構成により、前記第１の制御素子及び第２の制御素子の少なくとも一方を制御することにより、前記出力端子に現れる電圧を規定のレベルに維持することができる。また、異常電圧制御部が前記異常電圧検出部の検出した異常電圧に基づいて、前記スイッチをオンオフ制御するので、第１の制御素子又は第２の制御素子に流れる電流をオンオフ制御することができる。従って、例えば前記出力端子がショートされたような状況においては、異常電圧が検出され、前記スイッチがオフ状態になって前記第１の制御素子又は第２の制御素子が異常な（過大な）出力電流を抑制する。また、立ち上げ時においても、出力電圧が安定するまでの間、前記第１の制御素子又は第２の制御素子の電流を遮断し、突入電流を抑制したり、立ち上がりの所要時間を制御することが可能になる。なお、前記第１の制御素子及び第２の制御素子については、それぞれＦＥＴを採用するのが望ましい。
【００６４】
また、本発明の安定化電源回路は、前記電圧検出部と前記異常電圧検出部とをそれぞれ独立した２つの抵抗分圧回路、もしくは複数の出力を有する１つの抵抗分圧回路を用いて構成したことを特徴とする。
【００６５】
この構成により、抵抗分圧回路を用いているので、前記出力端子に現れる電圧に比例したレベルを検出することができる。また、前記整流器を制御素子（例えばＦＥＴ（電界効果トランジスタ））)とし、前記制御信号発生器により制御される前記制御素子と逆相でオンオフ動作させる、いわゆる同期整流型ＤＣＤＣコンバータの電源装置でも構わない。
【００６６】
また、本発明の安定化電源回路は、規定の電圧を出力する基準電圧源と、負荷が接続される出力端子に現れる電圧に比例する電圧を検出する電圧検出部と、直流電力を供給する電力源の出力に一端が接続されたインダクタと、前記インダクタの他端とアースとの間に接続された電流制御部と、前記インダクタの他端と前記出力端子との間に接続された整流器と、前記出力端子に接続されたコンデンサと、前記基準電圧源が出力する基準電圧と前記電圧検出部が出力する検出電圧との差分に応じた制御電圧に応じて変化するパルス信号を前記電流制御部の制御入力に与える制御信号生成部とを備える安定化電源回路であって、前記電流制御部に、前記インダクタに対して互いに並列に接続された第１の制御素子と第２の制御素子とを設けると共に、制御信号生成部の出力するパルス信号を前記第１の制御素子及び第２の制御素子の少なくとも一方に印加し、前記第１の制御素子及び第２の制御素子の一方と直列に接続された制御可能なスイッチと、前記整流器に流れる電流と前記基準電圧源が出力する基準電圧とに基づいて異常電流の有無を検出し、異常電流の有無に応じて前記スイッチをオンオフ制御する異常電流検出部とを設けたことを特徴とする。
【００６７】
この構成により、前記第１の制御素子及び第２の制御素子の少なくとも一方を制御することにより、前記出力端子に現れる電圧を規定のレベルに維持することができる。また、異常電流制御部が前記異常電流検出部の検出した異常電流に基づいて、前記スイッチをオンオフ制御するので、第１の制御素子又は第２の制御素子に流れる電流をオンオフ制御することができる。従って、例えば前記出力端子がショートされたような状況においては、過大電流が検出され、前記スイッチがオフ状態になって前記第１の制御素子又は第２の制御素子が異常な（過大な）出力電流を抑制する。また、立ち上げ時においても、突入電流により大電流が流れている間は、前記第１の制御素子又は第２の制御素子の電流を遮断し、突入電流を抑制したり、立ち上がりの所要時間を制御することが可能になる。なお、前記第１の制御素子及び第２の制御素子については、それぞれＦＥＴを採用するのが望ましい。また、前記整流器を制御素子（例えばＦＥＴ（電界効果トランジスタ））)とし、前記制御信号発生器により制御される前記制御素子と逆相でオンオフ動作させる、いわゆる同期整流型ＤＣＤＣコンバータの電源装置でも構わない。
【００６８】
また、本発明の安定化電源回路は、規定の電圧を出力する基準電圧源と、負荷が接続される出力端子に現れる電圧に比例する電圧を検出する電圧検出部と、直流電力を供給する電力源の出力に一端が接続されたインダクタと、前記インダクタの他端とアースとの間に接続された電流制御部と、前記インダクタの他端と前記出力端子との間に接続された整流器と、前記出力端子に接続されたコンデンサと、前記基準電圧源が出力する基準電圧と前記電圧検出部が出力する検出電圧との差分に応じた制御電圧に応じて変化するパルス信号を前記電流制御部の制御入力に与える制御信号生成部とを備える安定化電源回路であって、前記電流制御部に、前記インダクタに対して互いに並列に接続された第１の制御素子と第２の制御素子とを設けると共に、制御信号生成部の出力するパルス信号を前記第１の制御素子及び第２の制御素子の少なくとも一方に印加し、前記第１の制御素子及び第２の制御素子の一方と直列に接続された制御可能なスイッチと、前記出力端子に現れる電圧と前記基準電圧源が出力する基準電圧とに基づいて、前記出力端子の位置もしくはその近傍の温度異常を検出し、温度異常の有無に応じて前記スイッチをオンオフ制御する温度異常検出部とを設けたことを特徴とする。
【００６９】
この構成により、前記第１の制御素子及び第２の制御素子の少なくとも一方を制御することにより、前記出力端子に現れる電圧を規定のレベルに維持することができる。また、温度異常制御部が前記温度異常検出部の検出した異常信号に基づいて、前記スイッチをオンオフ制御するので、第１の制御素子又は第２の制御素子に流れる電流をオンオフ制御することができる。従って、例えば前記出力端子がショートされたような状況においては、過大電流が流れて出力端子近傍の温度が異常に上昇し、温度異常が検出され、前記スイッチがオフ状態になって前記第１の制御素子又は第２の制御素子が異常な（過大な）出力電流を抑制する。また、立ち上げ時においても、突入電流により大電流が流れて温度が急激に上昇するので、前記スイッチをオフにして前記第１の制御素子又は第２の制御素子の電流を遮断し、突入電流を抑制したり、立ち上がりの所要時間を制御することが可能になる。なお、前記第１の制御素子及び第２の制御素子については、それぞれＦＥＴを採用するのが望ましい。また、前記整流器を制御素子（例えばＦＥＴ（電界効果トランジスタ））)とし、前記制御信号発生器により制御される前記制御素子と逆相でオンオフ動作させる、いわゆる同期整流型ＤＣＤＣコンバータの電源装置でも構わない。
【発明の効果】
【００７０】
以上のように本発明の安定化電源回路は、出力がショートされるなどして過電流が流れる状態や、その他の電圧異常状態、電流異常状態、温度異常状態において、発熱を分散させて機器の発熱を抑制することが可能であるとともに、出力電流の駆動能力を制限することで安全性を高めることができる。また、立ち上げ時において、突入電流により大電流が流れて電圧異常状態、電流異常状態、温度異常状態になった場合には、電流制御部に設けられた一部の制御素子をオフにするか又は半導通状態にすることで、安定かつすばやい立上動作が可能になる。
【発明を実施するための最良の形態】
【００７１】
（第１の実施の形態）
本発明の第１の実施の形態に係る安定化電源の構成が図１に示されている。図１に示した安定化電源の構成及び動作について以下に説明する。
【００７２】
図１に示した安定化電源は、基準電源（基準電圧源）１と、オペアンプ（演算増幅器）２と、電流制御部３と、電源４と、出力電圧検出用抵抗５と、出力（出力端子）１６とを備えている。出力１６に所定の負荷を接続できる。
【００７３】
電源４は、安定化されていない直流電圧を出力する電力供給源である。図１に示す構成例では、互いに独立した電源装置から独立した複数の（ｎ個の）電力供給線４−１、４−２、・・・４−ｎに同じ電圧がそれぞれ供給される場合を想定している。なお、単一の電源装置から複数の電力供給線４−１、４−２、・・・４−ｎに同じ電圧を供給しても良いし、複数の電力供給線４−１、４−２、・・・４−ｎを単一の電力供給線にまとめても良い。
【００７４】
出力電圧検出用抵抗５は、出力１６とアースとの間に接続された２つの抵抗器で構成されており、出力１６に現れる出力電圧と前記２つの抵抗器の抵抗値の比率とで定まる分圧された電圧を出力する。
【００７５】
オペアンプ２の一方の入力端子には基準電源１が接続され、オペアンプ２の他方の入力端子に出力電圧検出用抵抗５の出力が接続され、オペアンプ２の出力端子は電流制御部３の制御入力と接続されている。
【００７６】
電流制御部３は、ｎ個のＦＥＴ（電界効果トランジスタ）３−１〜３−ｎで構成されている。各ＦＥＴ３−１〜３−ｎの入力（ドレイン端子）は電源４と接続され、各ＦＥＴ３−１〜３−ｎの出力（ソース端子）は出力１６と接続され、各ＦＥＴ３−１〜３−ｎの制御入力（ゲート端子）はオペアンプ２の出力と接続されている。つまり、ｎ個のＦＥＴ３−１〜３−ｎは出力１６に対して並列に接続されており、オペアンプ２の出力する同じ信号がｎ個のＦＥＴ３−１〜３−ｎの制御入力に共通に入力される。
【００７７】
オペアンプ２は、基準電源１から入力される一定の基準電圧と、出力電圧検出用抵抗５から入力される検出電圧（出力電圧に比例する電圧）との差分に応じた電圧値を制御信号として出力する。この制御信号が、電流制御部３のｎ個のＦＥＴ３−１〜３−ｎにゲート電圧として印加される。
【００７８】
電流制御部３は、電源４から出力１６に流れる電流を入力される制御信号のレベルに従って制御する。また、出力１６に現れる出力電圧のレベルは、出力電圧検出用抵抗５によってオペアンプ２の入力にフィードバックされ、オペアンプ２の出力する制御信号に影響を及ぼす。従って、出力１６に現れる出力電圧は一定に維持されるように、電流制御部３はそこを流れる電流を制御する。なお、出力電圧検出用抵抗５の分圧比を変えることで、出力１６に現れる出力電圧を調整することができる。
【００７９】
ここで、電流制御部３は並列に接続されたｎ個のＦＥＴで構成されているので、出力１６から図示されない接続先の負荷へ供給される電流は、電流制御部３の内部ではｎ個の経路に分散される。つまり、負荷の容量に相当する電流をｎ個のＦＥＴでそれぞれ分散して受け持つことになる。
【００８０】
そのため、例えば出力１６がショートされたような状態になり、出力１６に過電流が流れると電流制御部３が発熱してしまうことになるが、発生する熱量もｎ個に分散されるため、電流制御部３内部の個々のＦＥＴが負担する熱量は比較的小さくなる。従って、機器の極度の温度上昇を抑制することが出来る。
【００８１】
（第２の実施の形態）
本発明の第２の実施の形態に係る安定化電源の構成が図２に示されている。図２に示した安定化電源の構成及び動作について以下に説明する。
【００８２】
図２に示した安定化電源は、基準電源（基準電圧源）１と、オペアンプ（演算増幅器）２と、電流制御部３及び６と、電源４と、出力電圧検出用抵抗５と、出力（出力端子）１６と、異常検出用抵抗７と、異常検出用オペアンプ８と、ゲート電圧制御部９とを備えている。出力１６に所定の負荷を接続できる。
【００８３】
電源４は、安定化されていない直流電圧を出力する電力供給源である。図２に示す構成例では、互いに独立した電源装置から独立した複数の電力供給線４−１、４−２に同じ電圧がそれぞれ供給される場合を想定している。なお、単一の電源装置から複数の電力供給線４−１、４−２に同じ電圧を供給しても良いし、複数の電力供給線４−１、４−２を単一の電力供給線にまとめても良い。
【００８４】
出力電圧検出用抵抗５は、出力１６とアースとの間に接続された２つの抵抗器（５−１、５−２）で構成されており、出力１６に現れる出力電圧と前記２つの抵抗器の抵抗値の比率とで定まる分圧された電圧を出力する。
【００８５】
異常検出用抵抗７も、出力１６とアースとの間に接続された２つの抵抗器（７−１、７−２）で構成されており、出力１６に現れる出力電圧と前記２つの抵抗器の抵抗値の比率とで定まる分圧された電圧を出力する。異常検出用抵抗７は異常電圧を検出するために利用される。
【００８６】
オペアンプ２の一方の入力端子には基準電源１が接続され、オペアンプ２の他方の入力端子に出力電圧検出用抵抗５の出力が接続され、オペアンプ２の出力端子は電流制御部３の制御入力及びゲート電圧制御部９の入力と接続されている。
【００８７】
電流制御部３及び６は、それぞれがＦＥＴ（電界効果トランジスタ）で構成されている。電流制御部３の入力（ドレイン端子）は電源４と接続され、電流制御部３の出力（ソース端子）は出力１６と接続され、電流制御部３の制御入力（ゲート端子）はオペアンプ２の出力と接続されている。また、電流制御部６の入力（ドレイン端子）は電源４と接続され、電流制御部６の出力（ソース端子）は出力１６と接続され、電流制御部６の制御入力（ゲート端子）はゲート電圧制御部９の出力と接続されている。つまり、２つの電流制御部３、６は出力１６に対して並列に接続されている。
【００８８】
異常検出用オペアンプ８の一方の入力端子には基準電源１が接続され、異常検出用オペアンプ８の他方の入力端子に異常検出用抵抗７の出力が接続され、異常検出用オペアンプ８の出力端子はゲート電圧制御部９の入力と接続されている。ゲート電圧制御部９は、検出された出力電圧の異常に対して、電流制御部６の電流駆動能力を制御するために設けてある。
【００８９】
オペアンプ２は、基準電源１から入力される一定の基準電圧と、出力電圧検出用抵抗５から入力される検出電圧（出力電圧に比例する電圧）との差分に応じた電圧値を制御信号として出力する。この制御信号が、電流制御部３のＦＥＴにゲート電圧として印加される。また、オペアンプ２の出力する制御信号は、ゲート電圧制御部９を経由して電流制御部６のＦＥＴにゲート電圧として印加することもできる。
【００９０】
電流制御部３は、電源４から出力１６に流れる電流を入力される制御信号のレベルに従って制御する。また、出力１６に現れる出力電圧のレベルは、出力電圧検出用抵抗５によってオペアンプ２の入力にフィードバックされ、オペアンプ２の出力する制御信号に影響を及ぼす。従って、出力１６に現れる出力電圧は一定に維持されるように、電流制御部３はそこを流れる電流を制御する。なお、出力電圧検出用抵抗５の分圧比を変えることで、出力１６に現れる出力電圧を調整することができる。
【００９１】
一方、異常検出用オペアンプ８は、基準電源１から入力される一定の基準電圧と、異常検出用抵抗７から入力される検出電圧（出力電圧に比例する電圧）との差分に応じた電圧値をゲート電圧制御部９の入力に印加する。
【００９２】
ゲート電圧制御部９はオペアンプ８から入力された値に応じて、出力電圧が異常と判断される電圧が入力された場合には、電流制御部６をオフする電圧を電流制御部６のゲート端子に与え、出力端子１６の給電を制御する電流制御部６の電流駆動能力を制限できる。また、出力電圧が異常と判断される電圧が入力されなかった場合（正常の場合）は、オペアンプ２の出力する制御信号をそのまま、電流制御部６のゲート端子に与える。
【００９３】
なお、ゲート電圧制御部９の動作については、オペアンプ８から入力された値に応じて、オペアンプ２の出力する制御信号に重み付けを行った結果を電流制御部６の入力に与えるように制御しても良い。これにより、出力電圧の異常の程度にあわせて電流制御部６のゲート電圧を調整でき、フレキシブルに出力端子１６の給電に関する電流駆動能力を制限できる。
【００９４】
従って、図２に示す安定化電源は、出力１６がショートされるなどの原因により過電流が流れて出力電圧が低下するような状態や、その他の出力電圧の異常状態において、出力電圧の異常を検出し、出力電流の駆動能力を制限することが可能である。また、安定化電源を立ち上げる際に、出力電圧がある一定値以下である場合は電流制御部６を遮断するか、もしくは半導通状態とすることができるので、突入電流を軽減しつつ安定かつすばやい立上動作が可能となる。
【００９５】
（第３の実施の形態）
本発明の第３の実施の形態に係る安定化電源の構成が図３に示されている。図３に示した安定化電源の構成及び動作について以下に説明する。
【００９６】
図３に示した安定化電源は、基準電源（基準電圧源）１と、オペアンプ（演算増幅器）２と、電流制御部３及び６と、電源４と、出力電圧検出用抵抗５と、出力（出力端子）１６と、異常検出用オペアンプ８と、ゲート電圧制御部９とを備えている。出力１６に所定の負荷を接続できる。
【００９７】
電源４は、安定化されていない直流電圧を出力する電力供給源である。図３に示す構成例では、互いに独立した電源装置から独立した複数の電力供給線４−１、４−２に同じ電圧がそれぞれ供給される場合を想定している。なお、単一の電源装置から複数の電力供給線４−１、４−２に同じ電圧を供給しても良いし、複数の電力供給線４−１、４−２を単一の電力供給線にまとめても良い。
【００９８】
出力電圧検出用抵抗５は、出力１６とアースとの間に接続された３つの抵抗器（５−１、５−２、５−３）で構成されており、２つの出力を有している。出力電圧検出用抵抗５のそれぞれの出力には、出力１６に現れる出力電圧と前記３つの抵抗器の抵抗値の比率とで定まる分圧された電圧がそれぞれ現れる。一方の電圧は出力電圧の調整に利用され、もう一方の電圧は異常電圧の検出に利用される。
【００９９】
オペアンプ２の一方の入力端子には基準電源１が接続され、オペアンプ２の他方の入力端子に出力電圧検出用抵抗５の出力が接続され、オペアンプ２の出力端子は電流制御部３の制御入力及びゲート電圧制御部９の入力と接続されている。
【０１００】
電流制御部３及び６は、それぞれがＦＥＴ（電界効果トランジスタ）で構成されている。電流制御部３の入力（ドレイン端子）は電源４と接続され、電流制御部３の出力（ソース端子）は出力１６と接続され、電流制御部３の制御入力（ゲート端子）はオペアンプ２の出力と接続されている。また、電流制御部６の入力（ドレイン端子）は電源４と接続され、電流制御部６の出力（ソース端子）は出力１６と接続され、電流制御部６の制御入力（ゲート端子）はゲート電圧制御部９の出力と接続されている。つまり、２つの電流制御部３、６は出力１６に対して並列に接続されている。
【０１０１】
異常検出用オペアンプ８の一方の入力端子には基準電源１が接続され、異常検出用オペアンプ８の他方の入力端子に出力電圧検出用抵抗５の出力（異常電圧検出用）が接続され、異常検出用オペアンプ８の出力端子はゲート電圧制御部９の入力と接続されている。ゲート電圧制御部９は、検出された出力電圧の異常に対して、電流制御部６の電流駆動能力を制御するために設けてある。
【０１０２】
オペアンプ２は、基準電源１から入力される一定の基準電圧と、出力電圧検出用抵抗５から入力される検出電圧（出力電圧に比例する電圧）との差分に応じた電圧値を制御信号として出力する。この制御信号が、電流制御部３のＦＥＴにゲート電圧として印加される。また、オペアンプ２の出力する制御信号は、ゲート電圧制御部９を経由して電流制御部６のＦＥＴにゲート電圧として印加することもできる。
【０１０３】
電流制御部３は、電源４から出力１６に流れる電流を入力される制御信号のレベルに従って制御する。また、出力１６に現れる出力電圧のレベルは、出力電圧検出用抵抗５によってオペアンプ２の入力にフィードバックされ、オペアンプ２の出力する制御信号に影響を及ぼす。従って、出力１６に現れる出力電圧が一定に維持されるように、電流制御部３はそこを流れる電流を制御する。なお、出力電圧検出用抵抗５の分圧比を変えることで、出力１６に現れる出力電圧を調整することができる。
【０１０４】
一方、異常検出用オペアンプ８は、基準電源１から入力される一定の基準電圧と、出力電圧検出用抵抗５から入力される検出電圧（出力電圧に比例する電圧）との差分に応じた電圧値をゲート電圧制御部９の入力に印加する。
【０１０５】
ゲート電圧制御部９はオペアンプ８から入力された値に応じて、出力電圧が異常と判断される電圧が入力された場合には、電流制御部６をオフする電圧を電流制御部６のゲート端子に与え、出力端子１６の給電を制御する電流制御部６の電流駆動能力を制限できる。また、出力電圧が異常と判断される電圧が入力されなかった場合（正常の場合）は、オペアンプ２の出力する制御信号をそのまま、電流制御部６のゲート端子に与える。
【０１０６】
なお、ゲート電圧制御部９の動作については、オペアンプ８から入力された値に応じて、オペアンプ２の出力する制御信号に重み付けを行った結果を電流制御部６の入力に与えるように制御しても良い。これにより、出力電圧の異常の程度にあわせて電流制御部６のゲート電圧を調整でき、フレキシブルに出力端子１６の給電に関する電流駆動能力を制限できる。
【０１０７】
従って、図３に示す安定化電源は、出力１６がショートされるなどの原因により過電流が流れて出力電圧が低下するような状態や、その他の出力電圧の異常状態において、出力電圧の異常を検出し、出力電流の駆動能力を制限することが可能である。また、安定化電源を立ち上げる際に、出力電圧がある一定値以下である場合は電流制御部６を遮断するか、もしくは半導通状態とすることができるので、突入電流を軽減しつつ安定かつすばやい立上動作が可能となる。
【０１０８】
（第４の実施の形態）
本発明の第４の実施の形態に係る安定化電源の構成が図４に示されている。図４に示した安定化電源の構成及び動作について以下に説明する。
【０１０９】
図４に示した安定化電源は、基準電源（基準電圧源）１と、オペアンプ（演算増幅器）２と、電流制御部３及び６と、電源４と、出力電圧検出用抵抗５と、出力（出力端子）１６と、電流検出部１０と、異常検出用オペアンプ８と、ゲート電圧制御部９とを備えている。出力１６に所定の負荷を接続できる。
【０１１０】
電源４は、安定化されていない直流電圧を出力する電力供給源である。図４に示す構成例では、互いに独立した電源装置から独立した複数の電力供給線４−１、４−２に同じ電圧がそれぞれ供給される場合を想定している。なお、単一の電源装置から複数の電力供給線４−１、４−２に同じ電圧を供給しても良いし、複数の電力供給線４−１、４−２を単一の電力供給線にまとめても良い。
【０１１１】
出力電圧検出用抵抗５は、出力１６とアースとの間に接続された２つの抵抗器（５−１、５−２）で構成されており、出力１６に現れる出力電圧と前記２つの抵抗器の抵抗値の比率とで定まる分圧された電圧を出力する。
【０１１２】
電流検出部１０は、出力１６の電流経路に挿入されており、出力１６から負荷に流れる電流の大きさを検出する。
【０１１３】
オペアンプ２の一方の入力端子には基準電源１が接続され、オペアンプ２の他方の入力端子に出力電圧検出用抵抗５の出力が接続され、オペアンプ２の出力端子は電流制御部３の制御入力及びゲート電圧制御部９の入力と接続されている。
【０１１４】
電流制御部３及び６は、それぞれがＦＥＴ（電界効果トランジスタ）で構成されている。電流制御部３の入力（ドレイン端子）は電源４と接続され、電流制御部３の出力（ソース端子）は出力１６と接続され、電流制御部３の制御入力（ゲート端子）はオペアンプ２の出力と接続されている。また、電流制御部６の入力（ドレイン端子）は電源４と接続され、電流制御部６の出力（ソース端子）は出力１６と接続され、電流制御部６の制御入力（ゲート端子）はゲート電圧制御部９の出力と接続されている。つまり、２つの電流制御部３、６は出力１６に対して並列に接続されている。
【０１１５】
異常検出用オペアンプ８の一方の入力端子には基準電源１が接続され、異常検出用オペアンプ８の他方の入力端子に電流検出部１０の出力が接続され、異常検出用オペアンプ８の出力端子はゲート電圧制御部９の入力と接続されている。ゲート電圧制御部９は、検出された出力電流の異常に対して、電流制御部６の電流駆動能力を制御するために設けてある。
【０１１６】
オペアンプ２は、基準電源１から入力される一定の基準電圧と、出力電圧検出用抵抗５から入力される検出電圧（出力電圧に比例する電圧）との差分に応じた電圧値を制御信号として出力する。この制御信号が、電流制御部３のＦＥＴにゲート電圧として印加される。また、オペアンプ２の出力する制御信号は、ゲート電圧制御部９を経由して電流制御部６のＦＥＴにゲート電圧として印加することもできる。
【０１１７】
電流制御部３は、電源４から出力１６に流れる電流を入力される制御信号のレベルに従って制御する。また、出力１６に現れる出力電圧のレベルは、出力電圧検出用抵抗５によってオペアンプ２の入力にフィードバックされ、オペアンプ２の出力する制御信号に影響を及ぼす。従って、出力１６に現れる出力電圧は一定に維持されるように、電流制御部３はそこを流れる電流を制御する。なお、出力電圧検出用抵抗５の分圧比を変えることで、出力１６に現れる出力電圧を調整することができる。
【０１１８】
一方、異常検出用オペアンプ８は、基準電源１から入力される一定の基準電圧と、電流検出部１０から入力される検出信号（出力電流に比例する電圧）との差分に応じた電圧値をゲート電圧制御部９の入力に印加する。
【０１１９】
ゲート電圧制御部９はオペアンプ８から入力された値に応じて、出力電流が異常（過大）と判断される電圧が入力された場合には、電流制御部６をオフする電圧を電流制御部６のゲート端子に与え、出力端子１６の給電を制御する電流制御部６の電流駆動能力を制限できる。また、出力電流が異常と判断される電圧が入力されなかった場合（正常の場合）は、オペアンプ２の出力する制御信号をそのまま、電流制御部６のゲート端子に与える。
【０１２０】
なお、ゲート電圧制御部９の動作については、オペアンプ８から入力された値に応じて、オペアンプ２の出力する制御信号に重み付けを行った結果を電流制御部６の入力に与えるように制御しても良い。これにより、出力電流の異常の程度にあわせて電流制御部６のゲート電圧を調整でき、フレキシブルに出力端子１６の給電に関する電流駆動能力を制限できる。
【０１２１】
従って、図４に示す安定化電源は、出力１６がショートされるなどの原因により過電流が流れるような異常状態において、その異常を検出し、出力電流の駆動能力を制限することが可能である。また、安定化電源を立ち上げる際に、出力電流がある一定値以上である場合は電流制御部６を遮断するか、もしくは半導通状態とすることができるので、突入電流を軽減しつつ安定かつすばやい立上動作が可能となる。
【０１２２】
（第５の実施の形態）
本発明の第５の実施の形態に係る安定化電源の構成が図５に示されている。図５に示した安定化電源の構成及び動作について以下に説明する。
【０１２３】
図５に示した安定化電源は、基準電源（基準電圧源）１と、オペアンプ（演算増幅器）２と、電流制御部３及び６と、電源４と、出力電圧検出用抵抗５と、出力（出力端子）１６と、異常検出用抵抗７と、異常検出用オペアンプ８と、ゲート電圧制御部９とを備えている。出力１６に所定の負荷を接続できる。
【０１２４】
電源４は、安定化されていない直流電圧を出力する電力供給源である。図５に示す構成例では、互いに独立した電源装置から独立した複数の電力供給線４−１、４−２に同じ電圧がそれぞれ供給される場合を想定している。なお、単一の電源装置から複数の電力供給線４−１、４−２に同じ電圧を供給しても良いし、複数の電力供給線４−１、４−２を単一の電力供給線にまとめても良い。
【０１２５】
出力電圧検出用抵抗５は、出力１６とアースとの間に接続された２つの抵抗器（５−１、５−２）で構成されており、出力１６に現れる出力電圧と前記２つの抵抗器の抵抗値の比率とで定まる分圧された電圧を出力する。
【０１２６】
異常検出用抵抗７は、出力１６とアースとの間に接続された２つの抵抗器（７−１、７−２）で構成されており、一方の抵抗器７−２はサーミスタになっている。このサーミスタ（７−２）は、出力１６の近傍の温度に応じて抵抗値が変化する。従って、出力１６に現れる出力電圧と前記２つの抵抗器の抵抗値の比率とで定まる分圧された電圧が異常検出用抵抗７から出力され、この電圧は検出した温度に応じて変化する。つまり、異常検出用抵抗７は温度異常を検出するために利用される。
【０１２７】
オペアンプ２の一方の入力端子には基準電源１が接続され、オペアンプ２の他方の入力端子に出力電圧検出用抵抗５の出力が接続され、オペアンプ２の出力端子は電流制御部３の制御入力及びゲート電圧制御部９の入力と接続されている。
【０１２８】
電流制御部３及び６は、それぞれがＦＥＴ（電界効果トランジスタ）で構成されている。電流制御部３の入力（ドレイン端子）は電源４と接続され、電流制御部３の出力（ソース端子）は出力１６と接続され、電流制御部３の制御入力（ゲート端子）はオペアンプ２の出力と接続されている。また、電流制御部６の入力（ドレイン端子）は電源４と接続され、電流制御部６の出力（ソース端子）は出力１６と接続され、電流制御部６の制御入力（ゲート端子）はゲート電圧制御部９の出力と接続されている。つまり、２つの電流制御部３、６は出力１６に対して並列に接続されている。
【０１２９】
異常検出用オペアンプ８の一方の入力端子には基準電源１が接続され、異常検出用オペアンプ８の他方の入力端子に異常検出用抵抗７の出力が接続され、異常検出用オペアンプ８の出力端子はゲート電圧制御部９の入力と接続されている。ゲート電圧制御部９は、検出された出力電圧の異常に対して、電流制御部６の電流駆動能力を制御するために設けてある。
【０１３０】
オペアンプ２は、基準電源１から入力される一定の基準電圧と、出力電圧検出用抵抗５から入力される検出電圧（出力電圧に比例する電圧）との差分に応じた電圧値を制御信号として出力する。この制御信号が、電流制御部３のＦＥＴにゲート電圧として印加される。また、オペアンプ２の出力する制御信号は、ゲート電圧制御部９を経由して電流制御部６のＦＥＴにゲート電圧として印加することもできる。
【０１３１】
電流制御部３は、電源４から出力１６に流れる電流を入力される制御信号のレベルに従って制御する。また、出力１６に現れる出力電圧のレベルは、出力電圧検出用抵抗５によってオペアンプ２の入力にフィードバックされ、オペアンプ２の出力する制御信号に影響を及ぼす。従って、出力１６に現れる出力電圧が一定に維持されるように、電流制御部３はそこを流れる電流を制御する。なお、出力電圧検出用抵抗５の分圧比を変えることで、出力１６に現れる出力電圧を調整することができる。
【０１３２】
一方、異常検出用オペアンプ８は、基準電源１から入力される一定の基準電圧と、異常検出用抵抗７から入力される検出電圧（検出温度に対応する電圧）との差分に応じた電圧値をゲート電圧制御部９の入力に印加する。
【０１３３】
ゲート電圧制御部９はオペアンプ８から入力された値に応じて、検出温度が異常と判断される電圧が入力された場合には、電流制御部６をオフする電圧を電流制御部６のゲート端子に与え、出力端子１６の給電を制御する電流制御部６の電流駆動能力を制限できる。また、検出温度が異常と判断される電圧が入力されなかった場合（正常の場合）は、オペアンプ２の出力する制御信号をそのまま、電流制御部６のゲート端子に与える。
【０１３４】
なお、ゲート電圧制御部９の動作については、オペアンプ８から入力された値に応じて、オペアンプ２の出力する制御信号に重み付けを行った結果を電流制御部６の入力に与えるように制御しても良い。これにより、検出温度の異常の程度にあわせて電流制御部６のゲート電圧を調整でき、フレキシブルに出力端子１６の給電に関する電流駆動能力を制限できる。
【０１３５】
従って、図５に示す安定化電源は、出力１６がショートされるなどの原因により過電流が流れて出力近傍の温度が異常に上昇するような状態において、その温度異常を検出し、出力電流の駆動能力を制限することが可能である。また、安定化電源を立ち上げる際に、出力の温度がある一定値以上である場合は電流制御部６を遮断するか、もしくは半導通状態とすることができるので、突入電流を軽減しつつ安定かつすばやい立上動作が可能となる。
【０１３６】
（第６の実施の形態）
本発明の第６の実施の形態に係る安定化電源の構成が図６に示されている。図６に示した安定化電源の構成及び動作について以下に説明する。
【０１３７】
図６に示した安定化電源は、基準電源（基準電圧源）１と、オペアンプ（演算増幅器）２と、電流制御部３及び６と、電源４と、出力電圧検出用抵抗５と、出力（出力端子）１６と、異常検出用抵抗７と、異常検出用オペアンプ８と、スイッチ１１とを備えている。出力１６に所定の負荷を接続できる。
【０１３８】
電源４は、安定化されていない直流電圧を出力する電力供給源である。図６に示す構成例では、互いに独立した電源装置から独立した複数の電力供給線４−１、４−２に同じ電圧がそれぞれ供給される場合を想定している。なお、単一の電源装置から複数の電力供給線４−１、４−２に同じ電圧を供給しても良いし、複数の電力供給線４−１、４−２を単一の電力供給線にまとめても良い。
【０１３９】
出力電圧検出用抵抗５は、出力１６とアースとの間に接続された２つの抵抗器（５−１、５−２）で構成されており、出力１６に現れる出力電圧と前記２つの抵抗器の抵抗値の比率とで定まる分圧された電圧を出力する。
【０１４０】
異常検出用抵抗７は、出力１６とアースとの間に接続された２つの抵抗器（７−１、７−２）で構成されており、出力１６に現れる電圧と２つの抵抗器の抵抗値で定まる分圧比とに応じた分圧された電圧が異常検出用抵抗７から出力される。つまり、異常検出用抵抗７は出力電圧の異常を検出するために利用される。
【０１４１】
オペアンプ２の一方の入力端子には基準電源１が接続され、オペアンプ２の他方の入力端子に出力電圧検出用抵抗５の出力が接続され、オペアンプ２の出力端子は電流制御部３の制御入力及び電流制御部６の制御入力と接続されている。
【０１４２】
電流制御部３及び６は、それぞれがＦＥＴ（電界効果トランジスタ）で構成されている。電流制御部３の入力（ドレイン端子）は電源４と接続され、電流制御部３の出力（ソース端子）は出力１６と接続され、電流制御部３の制御入力（ゲート端子）はオペアンプ２の出力と接続されている。また、電流制御部６の入力（ドレイン端子）は、スイッチ１１を経由して電源４と接続され、電流制御部６の出力（ソース端子）は出力１６と接続され、電流制御部６の制御入力（ゲート端子）はオペアンプ２の出力と接続されている。つまり、２つの電流制御部３、６は出力１６に対して並列に接続されている。
【０１４３】
スイッチ１１については、電気的な制御によりオンオフが可能なものを想定しており、ＦＥＴ（電界効果トランジスタ）や機械的に動作するリレーなどを利用できる。
【０１４４】
異常検出用オペアンプ８の一方の入力端子には基準電源１が接続され、異常検出用オペアンプ８の他方の入力端子に異常検出用抵抗７の出力が接続され、異常検出用オペアンプ８の出力端子はスイッチ１１の制御入力と接続されている。スイッチ１１は、検出された出力電圧の異常に対して、電流制御部６の電流駆動能力を制御するために設けてある。
【０１４５】
オペアンプ２は、基準電源１から入力される一定の基準電圧と、出力電圧検出用抵抗５から入力される検出電圧（出力電圧に比例する電圧）との差分に応じた電圧値を制御信号として出力する。この制御信号が、電流制御部３のＦＥＴにゲート電圧として印加される。また、オペアンプ２の出力する制御信号は、電流制御部６のＦＥＴにゲート電圧として印加される。
【０１４６】
電流制御部３は、電源４から出力１６に流れる電流を入力される制御信号のレベルに従って制御する。また、出力１６に現れる出力電圧のレベルは、出力電圧検出用抵抗５によってオペアンプ２の入力にフィードバックされ、オペアンプ２の出力する制御信号に影響を及ぼす。従って、出力１６に現れる出力電圧が一定に維持されるように、電流制御部３はそこを流れる電流を制御する。なお、出力電圧検出用抵抗５の分圧比を変えることで、出力１６に現れる出力電圧を調整することができる。
【０１４７】
一方、異常検出用オペアンプ８は、基準電源１から入力される一定の基準電圧と、異常検出用抵抗７から入力される検出電圧（出力電圧の異常を検出するための電圧）との差分に応じた電圧値の大小に応じてスイッチ１１をオンオフ制御する。具体的には、出力電圧が異常と判断される電圧が電圧異常検出用オペアンプ８に入力された場合にはスイッチ１１がオフ（接点開）し、出力電圧が異常と判断される電圧が入力されなかった場合はスイッチ１１がオン（接点閉）となる。
【０１４８】
従って、図６に示す安定化電源は、出力１６がショートされるなどして過電流が流れて出力電圧が低下するような状態や、その他の出力電圧の異常状態において、出力電圧の異常を検出し、出力電流の駆動能力を制限することが可能である。また、安定化電源を立ち上げる際に、出力電圧がある一定値以下である場合はスイッチ１１をオフ状態とすることで、突入電流を軽減しつつ安定かつすばやい立上動作が可能となる。
【０１４９】
（第７の実施の形態）
本発明の第７の実施の形態に係る安定化電源の構成が図７に示されている。図７に示した安定化電源の構成及び動作について以下に説明する。
【０１５０】
図７に示した安定化電源は、基準電源（基準電圧源）１と、オペアンプ（演算増幅器）２と、電流制御部３及び６と、電源４と、出力電圧検出用抵抗５と、出力（出力端子）１６と、異常検出用オペアンプ８と、スイッチ１１とを備えている。出力１６に所定の負荷を接続できる。
【０１５１】
電源４は、安定化されていない直流電圧を出力する電力供給源である。図７に示す構成例では、互いに独立した電源装置から独立した複数の電力供給線４−１、４−２に同じ電圧がそれぞれ供給される場合を想定している。なお、単一の電源装置から複数の電力供給線４−１、４−２に同じ電圧を供給しても良いし、複数の電力供給線４−１、４−２を単一の電力供給線にまとめても良い。
【０１５２】
出力電圧検出用抵抗５は、出力１６とアースとの間に接続された３つの抵抗器（５−１、５−２、５−３）で構成されており、出力１６に現れる出力電圧と前記３つの抵抗器の抵抗値の比率とで定まる分圧された２種類の電圧を２つの出力端子に出力する。２種類の電圧の一方は出力電圧の安定化のために利用され、他方は出力電圧の異常の検出に利用される。
【０１５３】
オペアンプ２の一方の入力端子には基準電源１が接続され、オペアンプ２の他方の入力端子に出力電圧検出用抵抗５の出力が接続され、オペアンプ２の出力端子は電流制御部３の制御入力及び電流制御部６の制御入力と接続されている。
【０１５４】
電流制御部３及び６は、それぞれがＦＥＴ（電界効果トランジスタ）で構成されている。電流制御部３の入力（ドレイン端子）は電源４と接続され、電流制御部３の出力（ソース端子）は出力１６と接続され、電流制御部３の制御入力（ゲート端子）はオペアンプ２の出力と接続されている。また、電流制御部６の入力（ドレイン端子）は、スイッチ１１を経由して電源４と接続され、電流制御部６の出力（ソース端子）は出力１６と接続され、電流制御部６の制御入力（ゲート端子）はオペアンプ２の出力と接続されている。つまり、２つの電流制御部３、６は出力１６に対して並列に接続されている。
【０１５５】
スイッチ１１については、電気的な制御によりオンオフが可能なものを想定しており、ＦＥＴ（電界効果トランジスタ）や機械的に動作するリレーなどを利用できる。
【０１５６】
異常検出用オペアンプ８の一方の入力端子には基準電源１が接続され、異常検出用オペアンプ８の他方の入力端子に出力電圧検出用抵抗５の出力が接続され、異常検出用オペアンプ８の出力端子はスイッチ１１の制御入力と接続されている。スイッチ１１は、検出された出力電圧の異常に対して、電流制御部６の電流駆動能力を制御するために設けてある。
【０１５７】
オペアンプ２は、基準電源１から入力される一定の基準電圧と、出力電圧検出用抵抗５から入力される検出電圧（出力電圧に比例する電圧）との差分に応じた電圧値を制御信号として出力する。この制御信号が、電流制御部３のＦＥＴにゲート電圧として印加される。また、オペアンプ２の出力する制御信号は、電流制御部６のＦＥＴにゲート電圧として印加される。
【０１５８】
電流制御部３は、電源４から出力１６に流れる電流を入力される制御信号のレベルに従って制御する。また、出力１６に現れる出力電圧のレベルは、出力電圧検出用抵抗５によってオペアンプ２の入力にフィードバックされ、オペアンプ２の出力する制御信号に影響を及ぼす。従って、出力１６に現れる出力電圧が一定に維持されるように、電流制御部３はそこを流れる電流を制御する。なお、出力電圧検出用抵抗５の分圧比を変えることで、出力１６に現れる出力電圧を調整することができる。
【０１５９】
一方、異常検出用オペアンプ８は、基準電源１から入力される一定の基準電圧と、出力電圧検出用抵抗５から入力される検出電圧（異常電圧を検出するための電圧）との差分に応じた電圧値の大小に応じてスイッチ１１をオンオフ制御する。具体的には、出力電圧が異常と判断される電圧が電圧異常検出用オペアンプ８に入力された場合にはスイッチ１１がオフ（接点開）し、出力電圧が異常と判断される電圧が入力されなかった場合はスイッチ１１がオン（接点閉）となる。
【０１６０】
従って、図７に示す安定化電源は、出力１６がショートされるなどして過電流が流れて出力電圧が低下するような状態や、その他の出力電圧の異常状態において、出力電圧の異常を検出し、出力電流の駆動能力を制限することが可能である。また、安定化電源を立ち上げる際に、出力電圧がある一定値以下である場合はスイッチ１１をオフ状態とすることで、突入電流を軽減しつつ安定かつすばやい立上動作が可能となる。
【０１６１】
（第８の実施の形態）
本発明の第８の実施の形態に係る安定化電源の構成が図８に示されている。図８に示した安定化電源の構成及び動作について以下に説明する。
【０１６２】
図８に示した安定化電源は、基準電源（基準電圧源）１と、オペアンプ（演算増幅器）２と、電流制御部３及び６と、電源４と、出力電圧検出用抵抗５と、出力（出力端子）１６と、電流検出部１０と、異常検出用オペアンプ８と、スイッチ１１とを備えている。出力１６に所定の負荷を接続できる。
【０１６３】
電源４は、安定化されていない直流電圧を出力する電力供給源である。図８に示す構成例では、互いに独立した電源装置から独立した複数の電力供給線４−１、４−２に同じ電圧がそれぞれ供給される場合を想定している。なお、単一の電源装置から複数の電力供給線４−１、４−２に同じ電圧を供給しても良いし、複数の電力供給線４−１、４−２を単一の電力供給線にまとめても良い。
【０１６４】
出力電圧検出用抵抗５は、出力１６とアースとの間に接続された２つの抵抗器（５−１、５−２）で構成されており、出力１６に現れる出力電圧と前記２つの抵抗器の抵抗値の比率とで定まる分圧された電圧を出力する。この電圧の一方は出力電圧の安定化のために利用される。
【０１６５】
電流検出部１０は、出力１６を通って負荷に流れる出力電流を検出し、その電流の大きさを表す信号を出力する。
【０１６６】
オペアンプ２の一方の入力端子には基準電源１が接続され、オペアンプ２の他方の入力端子に出力電圧検出用抵抗５の出力が接続され、オペアンプ２の出力端子は電流制御部３の制御入力及び電流制御部６の制御入力と接続されている。
【０１６７】
電流制御部３及び６は、それぞれがＦＥＴ（電界効果トランジスタ）で構成されている。電流制御部３の入力（ドレイン端子）は電源４と接続され、電流制御部３の出力（ソース端子）は出力１６と接続され、電流制御部３の制御入力（ゲート端子）はオペアンプ２の出力と接続されている。また、電流制御部６の入力（ドレイン端子）は、スイッチ１１を経由して電源４と接続され、電流制御部６の出力（ソース端子）は出力１６と接続され、電流制御部６の制御入力（ゲート端子）はオペアンプ２の出力と接続されている。つまり、２つの電流制御部３、６は出力１６に対して並列に接続されている。
【０１６８】
スイッチ１１については、電気的な制御によりオンオフが可能なものを想定しており、ＦＥＴ（電界効果トランジスタ）や機械的に動作するリレーなどを利用できる。
【０１６９】
異常検出用オペアンプ８の一方の入力端子には基準電源１が接続され、異常検出用オペアンプ８の他方の入力端子に電流検出部１０の出力が接続され、異常検出用オペアンプ８の出力端子はスイッチ１１の制御入力と接続されている。スイッチ１１は、検出された出力電流の異常に対して、電流制御部６の電流駆動能力を制御するために設けてある。
【０１７０】
オペアンプ２は、基準電源１から入力される一定の基準電圧と、出力電圧検出用抵抗５から入力される検出電圧（出力電圧に比例する電圧）との差分に応じた電圧値を制御信号として出力する。この制御信号が、電流制御部３のＦＥＴにゲート電圧として印加される。また、オペアンプ２の出力する制御信号は、電流制御部６のＦＥＴにゲート電圧として印加される。
【０１７１】
電流制御部３は、電源４から出力１６に流れる電流を入力される制御信号のレベルに従って制御する。また、出力１６に現れる出力電圧のレベルは、出力電圧検出用抵抗５によってオペアンプ２の入力にフィードバックされ、オペアンプ２の出力する制御信号に影響を及ぼす。従って、出力１６に現れる出力電圧が一定に維持されるように、電流制御部３はそこを流れる電流を制御する。なお、出力電圧検出用抵抗５の分圧比を変えることで、出力１６に現れる出力電圧を調整することができる。
【０１７２】
一方、異常検出用オペアンプ８は、基準電源１から入力される一定の基準電圧と、電流検出部１０から入力される検出信号（異常電流を検出するための電圧）との差分に応じた電圧値の大小に応じてスイッチ１１をオンオフ制御する。具体的には、出力電流が異常（過大）と判断される電圧が電圧異常検出用オペアンプ８に入力された場合にはスイッチ１１がオフ（接点開）し、出力電流が異常と判断される電圧が入力されなかった場合はスイッチ１１がオン（接点閉）となる。
【０１７３】
従って、図８に示す安定化電源は、出力１６がショートされるなどして過電流が流れて出力電圧が低下するような状態や、その他の出力電流の異常状態において、その異常を検出し、出力電流の駆動能力を制限することが可能である。また、安定化電源を立ち上げる際に、出力電流がある一定値以上である場合はスイッチ１１をオフ状態とすることで、突入電流を軽減しつつ安定かつすばやい立上動作が可能となる。
【０１７４】
（第９の実施の形態）
本発明の第９の実施の形態に係る安定化電源の構成が図９に示されている。図９に示した安定化電源の構成及び動作について以下に説明する。
【０１７５】
図９に示した安定化電源は、基準電源（基準電圧源）１と、オペアンプ（演算増幅器）２と、電流制御部３及び６と、電源４と、出力電圧検出用抵抗５と、出力（出力端子）１６と、異常検出用抵抗７と、異常検出用オペアンプ８と、スイッチ１１とを備えている。出力１６に所定の負荷を接続できる。
【０１７６】
電源４は、安定化されていない直流電圧を出力する電力供給源である。図９に示す構成例では、互いに独立した電源装置から独立した複数の電力供給線４−１、４−２に同じ電圧がそれぞれ供給される場合を想定している。なお、単一の電源装置から複数の電力供給線４−１、４−２に同じ電圧を供給しても良いし、複数の電力供給線４−１、４−２を単一の電力供給線にまとめても良い。
【０１７７】
出力電圧検出用抵抗５は、出力１６とアースとの間に接続された２つの抵抗器（５−１、５−２）で構成されており、出力１６に現れる出力電圧と前記２つの抵抗器の抵抗値の比率とで定まる分圧された電圧を出力する。この電圧の一方は出力電圧の安定化のために利用される。
【０１７８】
異常検出用抵抗７は、出力１６とアースとの間に接続された２つの抵抗器（７−１、７−２）で構成されており、出力１６に現れる出力電圧と前記２つの抵抗器の抵抗値の比率とで定まる分圧された電圧を出力する。また、一方の抵抗器７−２はサーミスタであり、出力１６の近傍の温度に応じて抵抗値が変化する。従って、異常検出用抵抗７の出力する電圧は温度異常を検出するために利用される。
【０１７９】
オペアンプ２の一方の入力端子には基準電源１が接続され、オペアンプ２の他方の入力端子に出力電圧検出用抵抗５の出力が接続され、オペアンプ２の出力端子は電流制御部３の制御入力及び電流制御部６の制御入力と接続されている。
【０１８０】
電流制御部３及び６は、それぞれがＦＥＴ（電界効果トランジスタ）で構成されている。電流制御部３の入力（ドレイン端子）は電源４と接続され、電流制御部３の出力（ソース端子）は出力１６と接続され、電流制御部３の制御入力（ゲート端子）はオペアンプ２の出力と接続されている。また、電流制御部６の入力（ドレイン端子）は、スイッチ１１を経由して電源４と接続され、電流制御部６の出力（ソース端子）は出力１６と接続され、電流制御部６の制御入力（ゲート端子）はオペアンプ２の出力と接続されている。つまり、２つの電流制御部３、６は出力１６に対して並列に接続されている。
【０１８１】
スイッチ１１については、電気的な制御によりオンオフが可能なものを想定しており、ＦＥＴ（電界効果トランジスタ）や機械的に動作するリレーなどを利用できる。
【０１８２】
異常検出用オペアンプ８の一方の入力端子には基準電源１が接続され、異常検出用オペアンプ８の他方の入力端子に異常検出用抵抗７の出力が接続され、異常検出用オペアンプ８の出力端子はスイッチ１１の制御入力と接続されている。スイッチ１１は、検出された温度の異常に対して、電流制御部６の電流駆動能力を制御するために設けてある。
【０１８３】
オペアンプ２は、基準電源１から入力される一定の基準電圧と、出力電圧検出用抵抗５から入力される検出電圧（出力電圧に比例する電圧）との差分に応じた電圧値を制御信号として出力する。この制御信号が、電流制御部３のＦＥＴにゲート電圧として印加される。また、オペアンプ２の出力する制御信号は、電流制御部６のＦＥＴにゲート電圧として印加される。
【０１８４】
電流制御部３は、電源４から出力１６に流れる電流を入力される制御信号のレベルに従って制御する。また、出力１６に現れる出力電圧のレベルは、出力電圧検出用抵抗５によってオペアンプ２の入力にフィードバックされ、オペアンプ２の出力する制御信号に影響を及ぼす。従って、出力１６に現れる出力電圧が一定に維持されるように、電流制御部３はそこを流れる電流を制御する。なお、出力電圧検出用抵抗５の分圧比を変えることで、出力１６に現れる出力電圧を調整することができる。
【０１８５】
一方、異常検出用オペアンプ８は、基準電源１から入力される一定の基準電圧と、異常検出用抵抗７から入力される検出信号（温度異常を検出するための電圧）との差分に応じた電圧値の大小に応じてスイッチ１１をオンオフ制御する。具体的には、出力の温度が異常と判断される電圧が電圧異常検出用オペアンプ８に入力された場合にはスイッチ１１がオフ（接点開）し、出力の温度が異常と判断される電圧が入力されなかった場合はスイッチ１１がオン（接点閉）となる。
【０１８６】
従って、図９に示す安定化電源は、出力１６がショートされるなどして過電流が流れて出力の温度が異常に上昇するような状態や、その他の出力電流の異常状態において、その異常を検出し、出力電流の駆動能力を制限することが可能である。また、安定化電源を立ち上げる際に、出力の温度がある一定値以上である場合はスイッチ１１をオフ状態とすることで、突入電流を軽減しつつ安定かつすばやい立上動作が可能となる。
【０１８７】
（第１０の実施の形態）
本発明の第１０の実施の形態に係る安定化電源の構成が図１０に示されている。図１０に示した安定化電源の構成及び動作について以下に説明する。
【０１８８】
図１０に示した安定化電源は、基準電源（基準電圧源）１と、オペアンプ（演算増幅器）２と、ドライブ回路部１４と、電流制御部３と、電源４と、ダイオード１５と、インダクタ１２と、コンデンサ１３と、出力（出力端子）１６とを備えている。出力１６に所定の負荷を接続できる。
【０１８９】
電源４は、安定化されていない直流電圧を出力する電力供給源である。図１０に示す構成例では、互いに独立した電源装置から独立した複数の（ｎ個の）電力供給線４−１、４−２、・・・４−ｎに同じ電圧がそれぞれ供給される場合を想定している。なお、単一の電源装置から複数の電力供給線４−１、４−２、・・・４−ｎに同じ電圧を供給しても良いし、複数の電力供給線４−１、４−２、・・・４−ｎを単一の電力供給線にまとめても良い。
【０１９０】
出力電圧検出用抵抗５は、出力１６とアースとの間に接続された２つの抵抗器で構成されており、出力１６に現れる出力電圧と前記２つの抵抗器の抵抗値の比率とで定まる分圧された電圧を出力する。
【０１９１】
オペアンプ２の一方の入力端子には基準電源１が接続され、オペアンプ２の他方の入力端子に出力電圧検出用抵抗５の出力が接続され、オペアンプ２の出力端子はドライブ回路部１４の入力と接続されている。
【０１９２】
ドライブ回路部１４は、電流制御部３をオンオフ制御するためのパルス信号を生成する。また、生成するパルス信号のデューティなどをオペアンプ２から入力される信号に応じて調整する。ドライブ回路部１４が生成するパルス信号は、電流制御部３の制御入力に印加される。
【０１９３】
電流制御部３は、ｎ個のＦＥＴ（電界効果トランジスタ）３−１〜３−ｎで構成されている。各ＦＥＴ３−１〜３−ｎの入力（ドレイン端子）は電源４と接続され、各ＦＥＴ３−１〜３−ｎの出力（ソース端子）はインダクタ１２を経由して出力１６と接続され、各ＦＥＴ３−１〜３−ｎの制御入力（ゲート端子）はドライブ回路部１４の出力と接続されている。つまり、ｎ個のＦＥＴ３−１〜３−ｎは出力１６に対して並列に接続されており、ドライブ回路部１４の出力する同じパルス信号がｎ個のＦＥＴ３−１〜３−ｎの制御入力に共通に入力される。
【０１９４】
また、各ＦＥＴ３−１〜３−ｎの出力（ソース端子）にはダイオード１５のカソードが接続され、ダイオード１５のアノードはアースに接続されている。このダイオード１５は整流器として利用される。ここで、ダイオード１５を制御素子（例えばＦＥＴ（電界効果トランジスタ））とし、ドライブ回路１４により制御される各ＦＥＴ３−１〜３−ｎと逆相でオンオフ動作させる、いわゆる同期整流型ＤＣＤＣコンバータの電源装置でも構わない。また、出力１６に接続されたコンデンサ１３は、インダクタ１２とともにローパスフィルタを形成する。
【０１９５】
電流制御部３は、電源４から出力１６に流れる電流を、ドライブ回路部１４の出力するパルス信号に従って周期的にオンオフ制御する。また、出力１６に現れる出力電圧のレベルは、出力電圧検出用抵抗５によってオペアンプ２の入力にフィードバックされ、オペアンプ２の出力する制御信号に影響を及ぼす。従って、出力１６に現れる出力電圧は一定に維持されるように、電流制御部３はそこを流れる電流を制御する。なお、出力電圧検出用抵抗５の分圧比を変えることで、出力１６に現れる出力電圧を調整することができる。
【０１９６】
電流制御部３がオンの時には、電源４からインダクタ１２を介して出力１６へ電流が流れる。また、電流制御部３がオフの時には、それまでにインダクタ１２に蓄積された電気エネルギーにより、ダイオード１５を通る経路で出力１６に電流が流れる。出力１６に現れる電圧の波形は、インダクタ１２とコンデンサ１３とで構成されるローパスフィルタによって平滑される。また、出力１６に現れる電圧は、ドライブ回路部１４の出力するパルス信号のデューティ制御により安定化され、一定電圧になる。
【０１９７】
ここで、電流制御部３は並列に接続されたｎ個のＦＥＴで構成されているので、出力１６から図示されない接続先の負荷へ供給される電流は、電流制御部３の内部ではｎ個の経路に分散される。つまり、負荷の容量に相当する電流をｎ個のＦＥＴでそれぞれ分散して受け持つことになる。
【０１９８】
そのため、例えば出力１６がショートされたような状態になり、出力１６に過電流が流れると電流制御部３が発熱してしまうことになるが、発生する熱量もｎ個に分散されるため、電流制御部３内部の個々のＦＥＴが負担する熱量は比較的小さくなる。従って、機器の極度の温度上昇を抑制することが出来る。
【０１９９】
（第１１の実施の形態）
本発明の第１１の実施の形態に係る安定化電源の構成が図１１に示されている。図１１に示した安定化電源の構成及び動作について以下に説明する。
【０２００】
図１１に示した安定化電源は、基準電源（基準電圧源）１と、オペアンプ（演算増幅器）２と、ドライブ回路部１４と、電流制御部３及び６と、ダイオード１５と、インダクタ１２と、コンデンサ１３と、電源４と、出力電圧検出用抵抗５と、出力（出力端子）１６と、異常検出用抵抗７と、異常検出用オペアンプ８と、ゲート電圧制御部９とを備えている。出力１６に所定の負荷を接続できる。
【０２０１】
電源４は、安定化されていない直流電圧を出力する電力供給源である。図１１に示す構成例では、互いに独立した電源装置から独立した複数の電力供給線４−１、４−２に同じ電圧がそれぞれ供給される場合を想定している。なお、単一の電源装置から複数の電力供給線４−１、４−２に同じ電圧を供給しても良いし、複数の電力供給線４−１、４−２を単一の電力供給線にまとめても良い。
【０２０２】
出力電圧検出用抵抗５は、出力１６とアースとの間に接続された２つの抵抗器（５−１、５−２）で構成されており、出力１６に現れる出力電圧と前記２つの抵抗器の抵抗値の比率とで定まる分圧された電圧を出力する。
【０２０３】
異常検出用抵抗７も、出力１６とアースとの間に接続された２つの抵抗器（７−１、７−２）で構成されており、出力１６に現れる出力電圧と前記２つの抵抗器の抵抗値の比率とで定まる分圧された電圧を出力する。異常検出用抵抗７は異常電圧を検出するために利用される。
【０２０４】
オペアンプ２の一方の入力端子には基準電源１が接続され、オペアンプ２の他方の入力端子に出力電圧検出用抵抗５の出力が接続され、オペアンプ２の出力端子はドライブ回路部１４の入力に接続されている。
【０２０５】
ドライブ回路部１４は、電流制御部３をオンオフ制御するためのパルス信号を生成する。また、生成するパルス信号のデューティなどをオペアンプ２から入力される信号に応じて調整する。ドライブ回路部１４が生成するパルス信号は、電流制御部３の制御入力及びゲート電圧制御部９の入力に印加される。
【０２０６】
電流制御部３及び６は、それぞれがＦＥＴ（電界効果トランジスタ）で構成されている。電流制御部３の入力（ドレイン端子）は電源４と接続され、電流制御部３の出力（ソース端子）はインダクタ１２を介して出力１６と接続され、電流制御部３の制御入力（ゲート端子）はドライブ回路部１４の出力と接続されている。また、電流制御部６の入力（ドレイン端子）は電源４と接続され、電流制御部６の出力（ソース端子）はインダクタ１２を介して出力１６と接続され、電流制御部６の制御入力（ゲート端子）はゲート電圧制御部９の出力と接続されている。つまり、２つの電流制御部３、６は出力１６に対して並列に接続されている。
【０２０７】
また、電流制御部３及び電流制御部６の出力（ソース端子）にはダイオード１５のカソードが接続され、ダイオード１５のアノードはアースに接続されている。このダイオード１５は整流器として利用される。ここで、ダイオード１５を制御素子（例えばＦＥＴ（電界効果トランジスタ））とし、ドライブ回路１４により制御される各ＦＥＴ３−１〜３−ｎと逆相でオンオフ動作させる、いわゆる同期整流型ＤＣＤＣコンバータの電源装置でも構わない。また、出力１６に接続されたコンデンサ１３は、インダクタ１２とともにローパスフィルタを形成する。
【０２０８】
異常検出用オペアンプ８の一方の入力端子には基準電源１が接続され、異常検出用オペアンプ８の他方の入力端子に異常検出用抵抗７の出力が接続され、異常検出用オペアンプ８の出力端子はゲート電圧制御部９の入力と接続されている。ゲート電圧制御部９は、検出された出力電圧の異常に対して、電流制御部６の電流駆動能力を制御するために設けてある。
【０２０９】
電流制御部３は、電源４から出力１６に流れる電流を、ドライブ回路部１４の出力するパルス信号に従って周期的にオンオフ制御する。また、出力１６に現れる出力電圧のレベルは、出力電圧検出用抵抗５によってオペアンプ２の入力にフィードバックされ、オペアンプ２の出力する制御信号及びドライブ回路部１４の出力するパルス信号に影響を及ぼす。従って、出力１６に現れる出力電圧が一定に維持されるように、電流制御部３はそこを流れる電流をオンオフ制御する。なお、出力電圧検出用抵抗５の分圧比を変えることで、出力１６に現れる出力電圧を調整することができる。また、ドライブ回路部１４の出力するパルス信号は、ゲート電圧制御部９を経由して電流制御部６のＦＥＴにゲート電圧として印加することもできるので、電流制御部３と電流制御部６との双方を用いて出力を駆動することもできる。
【０２１０】
電流制御部３がオンの時には、電源４からインダクタ１２を介して出力１６へ電流が流れる。また、電流制御部３がオフの時には、それまでにインダクタ１２に蓄積された電気エネルギーにより、ダイオード１５を通る経路で出力１６に電流が流れる。出力１６に現れる電圧の波形は、インダクタ１２とコンデンサ１３とで構成されるローパスフィルタによって平滑される。また、出力１６に現れる電圧は、ドライブ回路部１４の出力するパルス信号のデューティ制御により安定化され、一定電圧になる。
【０２１１】
一方、異常検出用オペアンプ８は、基準電源１から入力される一定の基準電圧と、異常検出用抵抗７から入力される検出電圧（出力電圧に比例する電圧）との差分に応じた電圧値をゲート電圧制御部９の入力に印加する。
【０２１２】
ゲート電圧制御部９はオペアンプ８から入力された値に応じて、出力電圧が異常と判断される電圧が入力された場合には、電流制御部６をオフする電圧を電流制御部６のゲート端子に与え、出力端子１６の給電を制御する電流制御部６の電流駆動能力を制限できる。また、出力電圧が異常と判断される電圧が入力されなかった場合（正常の場合）は、ドライブ回路部１４の出力する制御信号をそのまま、電流制御部６のゲート端子に与える。
【０２１３】
なお、ゲート電圧制御部９の動作については、オペアンプ８から入力された値に応じて、オペアンプ２の出力する制御信号に重み付けを行った結果を電流制御部６の入力に与えるように制御しても良い。これにより、出力電圧の異常の程度にあわせて電流制御部６のゲート電圧を調整でき、フレキシブルに出力端子１６の給電に関する電流駆動能力を制限できる。
【０２１４】
従って、図１１に示す安定化電源は、出力１６がショートされるなどの原因により過電流が流れて出力電圧が低下するような状態や、その他の出力電圧の異常状態において、出力電圧の異常を検出し、出力電流の駆動能力を制限することが可能である。また、安定化電源を立ち上げる際に、出力電圧がある一定値以下である場合は電流制御部６を遮断するか、もしくは半導通状態とすることができるので、突入電流を軽減しつつ安定かつすばやい立上動作が可能となる。
【０２１５】
（第１２の実施の形態）
本発明の第１２の実施の形態に係る安定化電源の構成が図１２に示されている。図１２に示した安定化電源の構成及び動作について以下に説明する。
【０２１６】
図１２に示した安定化電源は、基準電源（基準電圧源）１と、オペアンプ（演算増幅器）２と、ドライブ回路部１４と、電流制御部３及び６と、ダイオード１５と、インダクタ１２と、コンデンサ１３と、電源４と、出力電圧検出用抵抗５と、出力（出力端子）１６と、異常検出用オペアンプ８と、ゲート電圧制御部９とを備えている。出力１６に所定の負荷を接続できる。
【０２１７】
電源４は、安定化されていない直流電圧を出力する電力供給源である。図１２に示す構成例では、互いに独立した電源装置から独立した複数の電力供給線４−１、４−２に同じ電圧がそれぞれ供給される場合を想定している。なお、単一の電源装置から複数の電力供給線４−１、４−２に同じ電圧を供給しても良いし、複数の電力供給線４−１、４−２を単一の電力供給線にまとめても良い。
【０２１８】
出力電圧検出用抵抗５は、出力１６とアースとの間に接続された３つの抵抗器（５−１、５−２、５−３）で構成されており、出力１６に現れる出力電圧と前記３つの抵抗器の抵抗値の比率とで定まる分圧された２種類の電圧を２つの出力端子に出力する。２種類の電圧の一方は、出力電圧の安定化のために利用され、他方は異常電圧の検出に利用される。
【０２１９】
オペアンプ２の一方の入力端子には基準電源１が接続され、オペアンプ２の他方の入力端子に出力電圧検出用抵抗５の出力が接続され、オペアンプ２の出力端子はドライブ回路部１４の入力に接続されている。
【０２２０】
ドライブ回路部１４は、電流制御部３をオンオフ制御するためのパルス信号を生成する。また、生成するパルス信号のデューティなどをオペアンプ２から入力される信号に応じて調整する。ドライブ回路部１４が生成するパルス信号は、電流制御部３の制御入力及びゲート電圧制御部９の入力に印加される。
【０２２１】
電流制御部３及び６は、それぞれがＦＥＴ（電界効果トランジスタ）で構成されている。電流制御部３の入力（ドレイン端子）は電源４と接続され、電流制御部３の出力（ソース端子）はインダクタ１２を介して出力１６と接続され、電流制御部３の制御入力（ゲート端子）はドライブ回路部１４の出力と接続されている。また、電流制御部６の入力（ドレイン端子）は電源４と接続され、電流制御部６の出力（ソース端子）はインダクタ１２を介して出力１６と接続され、電流制御部６の制御入力（ゲート端子）はゲート電圧制御部９の出力と接続されている。つまり、２つの電流制御部３、６は出力１６に対して並列に接続されている。
【０２２２】
また、電流制御部３及び電流制御部６の出力（ソース端子）にはダイオード１５のカソードが接続され、ダイオード１５のアノードはアースに接続されている。このダイオード１５は整流器として利用される。ここで、ダイオード１５を制御素子（例えばＦＥＴ（電界効果トランジスタ））とし、ドライブ回路１４により制御される各ＦＥＴ３−１〜３−ｎと逆相でオンオフ動作させる、いわゆる同期整流型ＤＣＤＣコンバータの電源装置でも構わない。また、出力１６に接続されたコンデンサ１３は、インダクタ１２とともにローパスフィルタを形成する。
【０２２３】
異常検出用オペアンプ８の一方の入力端子には基準電源１が接続され、異常検出用オペアンプ８の他方の入力端子に出力電圧検出用抵抗５の出力が接続され、異常検出用オペアンプ８の出力端子はゲート電圧制御部９の入力と接続されている。ゲート電圧制御部９は、検出された出力電圧の異常に対して、電流制御部６の電流駆動能力を制御するために設けてある。
【０２２４】
電流制御部３は、電源４から出力１６に流れる電流を、ドライブ回路部１４の出力するパルス信号に従って周期的にオンオフ制御する。また、出力１６に現れる出力電圧のレベルは、出力電圧検出用抵抗５によってオペアンプ２の入力にフィードバックされ、オペアンプ２の出力する制御信号及びドライブ回路部１４の出力するパルス信号に影響を及ぼす。従って、出力１６に現れる出力電圧が一定に維持されるように、電流制御部３はそこを流れる電流をオンオフ制御する。なお、出力電圧検出用抵抗５の分圧比を変えることで、出力１６に現れる出力電圧を調整することができる。また、ドライブ回路部１４の出力するパルス信号は、ゲート電圧制御部９を経由して電流制御部６のＦＥＴにゲート電圧として印加することもできるので、電流制御部３と電流制御部６との双方を用いて出力を駆動することもできる。
【０２２５】
電流制御部３がオンの時には、電源４からインダクタ１２を介して出力１６へ電流が流れる。また、電流制御部３がオフの時には、それまでにインダクタ１２に蓄積された電気エネルギーにより、ダイオード１５を通る経路で出力１６に電流が流れる。出力１６に現れる電圧の波形は、インダクタ１２とコンデンサ１３とで構成されるローパスフィルタによって平滑される。また、出力１６に現れる電圧は、ドライブ回路部１４の出力するパルス信号のデューティ制御により安定化され、一定電圧になる。
【０２２６】
一方、異常検出用オペアンプ８は、基準電源１から入力される一定の基準電圧と、出力電圧検出用抵抗５から入力される検出電圧（出力電圧の異常を検出するための電圧）との差分に応じた電圧値をゲート電圧制御部９の入力に印加する。
【０２２７】
ゲート電圧制御部９はオペアンプ８から入力された値に応じて、出力電圧が異常と判断される電圧が入力された場合には、電流制御部６をオフする電圧を電流制御部６のゲート端子に与え、出力端子１６の給電を制御する電流制御部６の電流駆動能力を制限できる。また、出力電圧が異常と判断される電圧が入力されなかった場合（正常の場合）は、ドライブ回路部１４の出力する制御信号をそのまま、電流制御部６のゲート端子に与える。
【０２２８】
なお、ゲート電圧制御部９の動作については、オペアンプ８から入力された値に応じて、オペアンプ２の出力する制御信号に重み付けを行った結果を電流制御部６の入力に与えるように制御しても良い。これにより、出力電圧の異常の程度にあわせて電流制御部６のゲート電圧を調整でき、フレキシブルに出力端子１６の給電に関する電流駆動能力を制限できる。
【０２２９】
従って、図１２に示す安定化電源は、出力１６がショートされるなどの原因により過電流が流れて出力電圧が低下するような状態や、その他の出力電圧の異常状態において、出力電圧の異常を検出し、出力電流の駆動能力を制限することが可能である。また、安定化電源を立ち上げる際に、出力電圧がある一定値以下である場合は電流制御部６を遮断するか、もしくは半導通状態とすることができるので、突入電流を軽減しつつ安定かつすばやい立上動作が可能となる。
【０２３０】
（第１３の実施の形態）
本発明の第１３の実施の形態に係る安定化電源の構成が図１３に示されている。図１３に示した安定化電源の構成及び動作について以下に説明する。
【０２３１】
図１３に示した安定化電源は、基準電源（基準電圧源）１と、オペアンプ（演算増幅器）２と、ドライブ回路部１４と、電流制御部３及び６と、ダイオード１５と、インダクタ１２と、コンデンサ１３と、電源４と、出力電圧検出用抵抗５と、出力（出力端子）１６と、電流検出部１０と、異常検出用オペアンプ８と、ゲート電圧制御部９とを備えている。出力１６に所定の負荷を接続できる。
【０２３２】
電源４は、安定化されていない直流電圧を出力する電力供給源である。図１３に示す構成例では、互いに独立した電源装置から独立した複数の電力供給線４−１、４−２に同じ電圧がそれぞれ供給される場合を想定している。なお、単一の電源装置から複数の電力供給線４−１、４−２に同じ電圧を供給しても良いし、複数の電力供給線４−１、４−２を単一の電力供給線にまとめても良い。
【０２３３】
出力電圧検出用抵抗５は、出力１６とアースとの間に接続された２つの抵抗器（５−１、５−２）で構成されており、出力１６に現れる出力電圧と前記２つの抵抗器の抵抗値の比率とで定まる分圧された電圧を出力する。この電圧は、出力電圧の安定化のために利用される。
【０２３４】
電流検出部１０は、出力１６から負荷に流れる電流を検出し、その電流の大きさを表す信号を電圧として出力する。
【０２３５】
オペアンプ２の一方の入力端子には基準電源１が接続され、オペアンプ２の他方の入力端子に出力電圧検出用抵抗５の出力が接続され、オペアンプ２の出力端子はドライブ回路部１４の入力に接続されている。
【０２３６】
ドライブ回路部１４は、電流制御部３をオンオフ制御するためのパルス信号を生成する。また、生成するパルス信号のデューティなどをオペアンプ２から入力される信号に応じて調整する。ドライブ回路部１４が生成するパルス信号は、電流制御部３の制御入力及びゲート電圧制御部９の入力に印加される。
【０２３７】
電流制御部３及び６は、それぞれがＦＥＴ（電界効果トランジスタ）で構成されている。電流制御部３の入力（ドレイン端子）は電源４と接続され、電流制御部３の出力（ソース端子）は電流検出部１０及びインダクタ１２を介して出力１６と接続され、電流制御部３の制御入力（ゲート端子）はドライブ回路部１４の出力と接続されている。また、電流制御部６の入力（ドレイン端子）は電源４と接続され、電流制御部６の出力（ソース端子）は電流検出部１０及びインダクタ１２を介して出力１６と接続され、電流制御部６の制御入力（ゲート端子）はゲート電圧制御部９の出力と接続されている。つまり、２つの電流制御部３、６は出力１６に対して並列に接続されている。
【０２３８】
また、電流制御部３及び電流制御部６の出力（ソース端子）にはダイオード１５のカソードが接続され、ダイオード１５のアノードはアースに接続されている。このダイオード１５は整流器として利用される。ここで、ダイオード１５を制御素子（例えばＦＥＴ（電界効果トランジスタ））とし、ドライブ回路１４により制御される各ＦＥＴ３−１〜３−ｎと逆相でオンオフ動作させる、いわゆる同期整流型ＤＣＤＣコンバータの電源装置でも構わない。また、出力１６に接続されたコンデンサ１３は、インダクタ１２とともにローパスフィルタを形成する。
【０２３９】
異常検出用オペアンプ８の一方の入力端子には基準電源１が接続され、異常検出用オペアンプ８の他方の入力端子に電流検出部１０の出力が接続され、異常検出用オペアンプ８の出力端子はゲート電圧制御部９の入力と接続されている。ゲート電圧制御部９は、検出された出力電流の異常に対して、電流制御部６の電流駆動能力を制御するために設けてある。
【０２４０】
電流制御部３は、電源４から出力１６に流れる電流を、ドライブ回路部１４の出力するパルス信号に従って周期的にオンオフ制御する。また、出力１６に現れる出力電圧のレベルは、出力電圧検出用抵抗５によってオペアンプ２の入力にフィードバックされ、オペアンプ２の出力する制御信号及びドライブ回路部１４の出力するパルス信号に影響を及ぼす。従って、出力１６に現れる出力電圧が一定に維持されるように、電流制御部３はそこを流れる電流をオンオフ制御する。なお、出力電圧検出用抵抗５の分圧比を変えることで、出力１６に現れる出力電圧を調整することができる。また、ドライブ回路部１４の出力するパルス信号は、ゲート電圧制御部９を経由して電流制御部６のＦＥＴにゲート電圧として印加することもできるので、電流制御部３と電流制御部６との双方を用いて出力を駆動することもできる。
【０２４１】
電流制御部３がオンの時には、電源４からインダクタ１２を介して出力１６へ電流が流れる。また、電流制御部３がオフの時には、それまでにインダクタ１２に蓄積された電気エネルギーにより、ダイオード１５を通る経路で出力１６に電流が流れる。出力１６に現れる電圧の波形は、インダクタ１２とコンデンサ１３とで構成されるローパスフィルタによって平滑される。また、出力１６に現れる電圧は、ドライブ回路部１４の出力するパルス信号のデューティ制御により安定化され、一定電圧になる。
【０２４２】
一方、異常検出用オペアンプ８は、基準電源１から入力される一定の基準電圧と、電流検出部１０から入力される検出電圧（出力電流の異常を検出するための電圧）との差分に応じた電圧値をゲート電圧制御部９の入力に印加する。
【０２４３】
ゲート電圧制御部９はオペアンプ８から入力された値に応じて、出力電流が異常と判断される電圧が入力された場合には、電流制御部６をオフする電圧を電流制御部６のゲート端子に与え、出力端子１６の給電を制御する電流制御部６の電流駆動能力を制限できる。また、出力電流が異常と判断される電圧が入力されなかった場合（正常の場合）は、ドライブ回路部１４の出力する制御信号をそのまま、電流制御部６のゲート端子に与える。
【０２４４】
なお、ゲート電圧制御部９の動作については、オペアンプ８から入力された値に応じて、オペアンプ２の出力する制御信号に重み付けを行った結果を電流制御部６の入力に与えるように制御しても良い。これにより、出力電流の異常の程度にあわせて電流制御部６のゲート電圧を調整でき、フレキシブルに出力端子１６の給電に関する電流駆動能力を制限できる。
【０２４５】
従って、図１３に示す安定化電源は、出力１６がショートされるなどの原因により過電流が流れて出力電圧が低下するような状態や、その他の出力電流の異常状態において、その異常を検出し、出力電流の駆動能力を制限することが可能である。また、安定化電源を立ち上げる際に、出力電流がある一定値以上である場合は電流制御部６を遮断するか、もしくは半導通状態とすることができるので、突入電流を軽減しつつ安定かつすばやい立上動作が可能となる。
【０２４６】
（第１４の実施の形態）
本発明の第１４の実施の形態に係る安定化電源の構成が図１４に示されている。図１４に示した安定化電源の構成及び動作について以下に説明する。
【０２４７】
図１４に示した安定化電源は、基準電源（基準電圧源）１と、オペアンプ（演算増幅器）２と、ドライブ回路部１４と、電流制御部３及び６と、ダイオード１５と、インダクタ１２と、コンデンサ１３と、電源４と、出力電圧検出用抵抗５と、出力（出力端子）１６と、異常検出用抵抗７と、異常検出用オペアンプ８と、ゲート電圧制御部９とを備えている。出力１６に所定の負荷を接続できる。
【０２４８】
電源４は、安定化されていない直流電圧を出力する電力供給源である。図１４に示す構成例では、互いに独立した電源装置から独立した複数の電力供給線４−１、４−２に同じ電圧がそれぞれ供給される場合を想定している。なお、単一の電源装置から複数の電力供給線４−１、４−２に同じ電圧を供給しても良いし、複数の電力供給線４−１、４−２を単一の電力供給線にまとめても良い。
【０２４９】
出力電圧検出用抵抗５は、出力１６とアースとの間に接続された２つの抵抗器（５−１、５−２）で構成されており、出力１６に現れる出力電圧と前記２つの抵抗器の抵抗値の比率とで定まる分圧された電圧を出力する。この電圧は、出力電圧の安定化のために利用される。
【０２５０】
異常検出用抵抗７は、出力１６とアースとの間に接続された２つの抵抗器（７−１、７−２）で構成されており、出力１６に現れる出力電圧と前記２つの抵抗器の抵抗値の比率とで定まる分圧された電圧を出力する。また、一方の抵抗器７−２にはサーミスタを用いてある。従って、異常検出用抵抗７が出力する電圧は、出力１６の近傍における温度変化に応じて変化する。
【０２５１】
オペアンプ２の一方の入力端子には基準電源１が接続され、オペアンプ２の他方の入力端子に出力電圧検出用抵抗５の出力が接続され、オペアンプ２の出力端子はドライブ回路部１４の入力に接続されている。
【０２５２】
ドライブ回路部１４は、電流制御部３をオンオフ制御するためのパルス信号を生成する。また、生成するパルス信号のデューティなどをオペアンプ２から入力される信号に応じて調整する。ドライブ回路部１４が生成するパルス信号は、電流制御部３の制御入力及びゲート電圧制御部９の入力に印加される。
【０２５３】
電流制御部３及び６は、それぞれがＦＥＴ（電界効果トランジスタ）で構成されている。電流制御部３の入力（ドレイン端子）は電源４と接続され、電流制御部３の出力（ソース端子）は電流検出部１０及びインダクタ１２を介して出力１６と接続され、電流制御部３の制御入力（ゲート端子）はドライブ回路部１４の出力と接続されている。また、電流制御部６の入力（ドレイン端子）は電源４と接続され、電流制御部６の出力（ソース端子）は電流検出部１０及びインダクタ１２を介して出力１６と接続され、電流制御部６の制御入力（ゲート端子）はゲート電圧制御部９の出力と接続されている。つまり、２つの電流制御部３、６は出力１６に対して並列に接続されている。
【０２５４】
また、電流制御部３及び電流制御部６の出力（ソース端子）にはダイオード１５のカソードが接続され、ダイオード１５のアノードはアースに接続されている。このダイオード１５は整流器として利用される。ここで、ダイオード１５を制御素子（例えばＦＥＴ（電界効果トランジスタ））とし、ドライブ回路１４により制御される各ＦＥＴ３−１〜３−ｎと逆相でオンオフ動作させる、いわゆる同期整流型ＤＣＤＣコンバータの電源装置でも構わない。また、出力１６に接続されたコンデンサ１３は、インダクタ１２とともにローパスフィルタを形成する。
【０２５５】
異常検出用オペアンプ８の一方の入力端子には基準電源１が接続され、異常検出用オペアンプ８の他方の入力端子に異常検出用抵抗７の出力が接続され、異常検出用オペアンプ８の出力端子はゲート電圧制御部９の入力と接続されている。ゲート電圧制御部９は、検出された温度の異常に対して、電流制御部６の電流駆動能力を制御するために設けてある。
【０２５６】
電流制御部３は、電源４から出力１６に流れる電流を、ドライブ回路部１４の出力するパルス信号に従って周期的にオンオフ制御する。また、出力１６に現れる出力電圧のレベルは、出力電圧検出用抵抗５によってオペアンプ２の入力にフィードバックされ、オペアンプ２の出力する制御信号及びドライブ回路部１４の出力するパルス信号に影響を及ぼす。従って、出力１６に現れる出力電圧が一定に維持されるように、電流制御部３はそこを流れる電流をオンオフ制御する。なお、出力電圧検出用抵抗５の分圧比を変えることで、出力１６に現れる出力電圧を調整することができる。また、ドライブ回路部１４の出力するパルス信号は、ゲート電圧制御部９を経由して電流制御部６のＦＥＴにゲート電圧として印加することもできるので、電流制御部３と電流制御部６との双方を用いて出力を駆動することもできる。
【０２５７】
電流制御部３がオンの時には、電源４からインダクタ１２を介して出力１６へ電流が流れる。また、電流制御部３がオフの時には、それまでにインダクタ１２に蓄積された電気エネルギーにより、ダイオード１５を通る経路で出力１６に電流が流れる。出力１６に現れる電圧の波形は、インダクタ１２とコンデンサ１３とで構成されるローパスフィルタによって平滑される。また、出力１６に現れる電圧は、ドライブ回路部１４の出力するパルス信号のデューティ制御により安定化され、一定電圧になる。
【０２５８】
一方、異常検出用オペアンプ８は、基準電源１から入力される一定の基準電圧と、異常検出用抵抗７から入力される検出電圧（出力の温度の異常を検出するための電圧）との差分に応じた電圧値をゲート電圧制御部９の入力に印加する。
【０２５９】
ゲート電圧制御部９はオペアンプ８から入力された値に応じて、出力の温度が異常と判断される電圧が入力された場合には、電流制御部６をオフする電圧を電流制御部６のゲート端子に与え、出力端子１６の給電を制御する電流制御部６の電流駆動能力を制限できる。また、出力の温度が異常と判断される電圧が入力されなかった場合（正常の場合）は、ドライブ回路部１４の出力する制御信号をそのまま、電流制御部６のゲート端子に与える。
【０２６０】
なお、ゲート電圧制御部９の動作については、オペアンプ８から入力された値に応じて、オペアンプ２の出力する制御信号に重み付けを行った結果を電流制御部６の入力に与えるように制御しても良い。これにより、出力の温度異常の程度にあわせて電流制御部６のゲート電圧を調整でき、フレキシブルに出力端子１６の給電に関する電流駆動能力を制限できる。
【０２６１】
従って、図１４に示す安定化電源は、出力１６がショートされるなどの原因により過電流が流れて異常に発熱するような状態や、その他の異常状態において、その異常を検出し、出力電流の駆動能力を制限することが可能である。また、安定化電源を立ち上げる際に、出力の温度がある一定値以上である場合は電流制御部６を遮断するか、もしくは半導通状態とすることができるので、突入電流を軽減しつつ安定かつすばやい立上動作が可能となる。
【０２６２】
（第１５の実施の形態）
本発明の第１５の実施の形態に係る安定化電源の構成が図１５に示されている。図１５に示した安定化電源の構成及び動作について以下に説明する。
【０２６３】
図１５に示した安定化電源は、基準電源（基準電圧源）１と、オペアンプ（演算増幅器）２と、ドライブ回路部１４と、電流制御部３及び６と、ダイオード１５と、インダクタ１２と、コンデンサ１３と、電源４と、出力電圧検出用抵抗５と、出力（出力端子）１６と、異常検出用抵抗７と、異常検出用オペアンプ８と、スイッチ１１とを備えている。出力１６に所定の負荷を接続できる。
【０２６４】
電源４は、安定化されていない直流電圧を出力する電力供給源である。図１５に示す構成例では、互いに独立した電源装置から独立した複数の電力供給線４−１、４−２に同じ電圧がそれぞれ供給される場合を想定している。なお、単一の電源装置から複数の電力供給線４−１、４−２に同じ電圧を供給しても良いし、複数の電力供給線４−１、４−２を単一の電力供給線にまとめても良い。
【０２６５】
出力電圧検出用抵抗５は、出力１６とアースとの間に接続された２つの抵抗器（５−１、５−２）で構成されており、出力１６に現れる出力電圧と前記２つの抵抗器の抵抗値の比率とで定まる分圧された電圧を出力する。
【０２６６】
異常検出用抵抗７も、出力１６とアースとの間に接続された２つの抵抗器（７−１、７−２）で構成されており、出力１６に現れる出力電圧と前記２つの抵抗器の抵抗値の比率とで定まる分圧された電圧を出力する。異常検出用抵抗７は異常電圧を検出するために利用される。
【０２６７】
オペアンプ２の一方の入力端子には基準電源１が接続され、オペアンプ２の他方の入力端子に出力電圧検出用抵抗５の出力が接続され、オペアンプ２の出力端子はドライブ回路部１４の入力に接続されている。
【０２６８】
ドライブ回路部１４は、電流制御部３をオンオフ制御するためのパルス信号を生成する。また、生成するパルス信号のデューティなどをオペアンプ２から入力される信号に応じて調整する。ドライブ回路部１４が生成するパルス信号は、電流制御部３及び電流制御部６の制御入力に印加される。
【０２６９】
スイッチ１１については電気的な制御でオンオフ可能なものが利用される。例えば、ＦＥＴ（電界効果トランジスタ）や機械的に接点をオンオフ可能なリレーを用いることができる。
【０２７０】
電流制御部３及び６は、それぞれがＦＥＴ（電界効果トランジスタ）で構成されている。電流制御部３の入力（ドレイン端子）は電源４と接続され、電流制御部３の出力（ソース端子）はインダクタ１２を介して出力１６と接続され、電流制御部３の制御入力（ゲート端子）はドライブ回路部１４の出力と接続されている。また、電流制御部６の入力（ドレイン端子）はスイッチ１１を経由して電源４と接続され、電流制御部６の出力（ソース端子）はインダクタ１２を介して出力１６と接続され、電流制御部６の制御入力（ゲート端子）はゲート電圧制御部９の出力と接続されている。つまり、２つの電流制御部３、６は出力１６に対して並列に接続されている。
【０２７１】
また、電流制御部３及び電流制御部６の出力（ソース端子）にはダイオード１５のカソードが接続され、ダイオード１５のアノードはアースに接続されている。このダイオード１５は整流器として利用される。ここで、ダイオード１５を制御素子（例えばＦＥＴ（電界効果トランジスタ））とし、ドライブ回路１４により制御される各ＦＥＴ３−１〜３−ｎと逆相でオンオフ動作させる、いわゆる同期整流型ＤＣＤＣコンバータの電源装置でも構わない。また、出力１６に接続されたコンデンサ１３は、インダクタ１２とともにローパスフィルタを形成する。
【０２７２】
異常検出用オペアンプ８の一方の入力端子には基準電源１が接続され、異常検出用オペアンプ８の他方の入力端子に異常検出用抵抗７の出力が接続され、異常検出用オペアンプ８の出力端子はスイッチ１１の制御入力と接続されている。スイッチ１１は、検出された出力電圧の異常に対して、電流制御部６の電流駆動能力を制御するために設けてある。
【０２７３】
電流制御部３は、電源４から出力１６に流れる電流を、ドライブ回路部１４の出力するパルス信号に従って周期的にオンオフ制御する。また、出力１６に現れる出力電圧のレベルは、出力電圧検出用抵抗５によってオペアンプ２の入力にフィードバックされ、オペアンプ２の出力する制御信号及びドライブ回路部１４の出力するパルス信号に影響を及ぼす。従って、出力１６に現れる出力電圧が一定に維持されるように、電流制御部３はそこを流れる電流をオンオフ制御する。なお、出力電圧検出用抵抗５の分圧比を変えることで、出力１６に現れる出力電圧を調整することができる。また、ドライブ回路部１４の出力するパルス信号は、電流制御部６のＦＥＴにゲート電圧として印加されるので、電流制御部３と電流制御部６との双方を用いて出力を駆動することもできる。
【０２７４】
電流制御部３がオンの時には、電源４からインダクタ１２を介して出力１６へ電流が流れる。また、電流制御部３がオフの時には、それまでにインダクタ１２に蓄積された電気エネルギーにより、ダイオード１５を通る経路で出力１６に電流が流れる。出力１６に現れる電圧の波形は、インダクタ１２とコンデンサ１３とで構成されるローパスフィルタによって平滑される。また、出力１６に現れる電圧は、ドライブ回路部１４の出力するパルス信号のデューティ制御により安定化され、一定電圧になる。
【０２７５】
一方、異常検出用オペアンプ８は、基準電源１から入力される一定の基準電圧と、異常検出用抵抗７から入力される検出電圧（出力電圧に比例する電圧）との差分に応じて異常の有無を識別し、その結果に応じてスイッチ１１をオンオフ制御する。
【０２７６】
すなわち、出力電圧が異常と判断される電圧が入力された場合には、スイッチ１１をオフ（開）し、電流制御部６の電流を遮断し出力端子１６の給電を制御する電流制御部６の電流駆動能力を制限できる。また、出力電圧が異常と判断される電圧が入力されなかった場合（正常の場合）は、スイッチ１１はオン状態を維持し、電流制御部６にも電流が流れる。
【０２７７】
従って、図１５に示す安定化電源は、出力１６がショートされるなどの原因により過電流が流れて出力電圧が低下するような状態や、その他の出力電圧の異常状態において、出力電圧の異常を検出し、出力電流の駆動能力を制限することが可能である。また、安定化電源を立ち上げる際に、出力電圧がある一定値以下である場合はスイッチ１１をオフ状態に制御することができるので、突入電流を軽減しつつ安定かつすばやい立上動作が可能となる。
【０２７８】
（第１６の実施の形態）
本発明の第１６の実施の形態に係る安定化電源の構成が図１６に示されている。図１６に示した安定化電源の構成及び動作について以下に説明する。
【０２７９】
図１６に示した安定化電源は、基準電源（基準電圧源）１と、オペアンプ（演算増幅器）２と、ドライブ回路部１４と、電流制御部３及び６と、ダイオード１５と、インダクタ１２と、コンデンサ１３と、電源４と、出力電圧検出用抵抗５と、出力（出力端子）１６と、異常検出用オペアンプ８と、スイッチ１１とを備えている。出力１６に所定の負荷を接続できる。
【０２８０】
電源４は、安定化されていない直流電圧を出力する電力供給源である。図１６に示す構成例では、互いに独立した電源装置から独立した複数の電力供給線４−１、４−２に同じ電圧がそれぞれ供給される場合を想定している。なお、単一の電源装置から複数の電力供給線４−１、４−２に同じ電圧を供給しても良いし、複数の電力供給線４−１、４−２を単一の電力供給線にまとめても良い。
【０２８１】
出力電圧検出用抵抗５は、出力１６とアースとの間に接続された３つの抵抗器（５−１、５−２、５−３）で構成されており、出力１６に現れる出力電圧と前記３つの抵抗器の抵抗値の比率とで定まる２種類の分圧された電圧を２つの出力端子に出力する。２種類の電圧の一方は、出力電圧の安定化のために利用され、もう一方は出力電圧の異常を検出するために利用される。
【０２８２】
オペアンプ２の一方の入力端子には基準電源１が接続され、オペアンプ２の他方の入力端子に出力電圧検出用抵抗５の出力が接続され、オペアンプ２の出力端子はドライブ回路部１４の入力に接続されている。
【０２８３】
ドライブ回路部１４は、電流制御部３をオンオフ制御するためのパルス信号を生成する。また、生成するパルス信号のデューティなどをオペアンプ２から入力される信号に応じて調整する。ドライブ回路部１４が生成するパルス信号は、電流制御部３及び電流制御部６の制御入力に印加される。
【０２８４】
スイッチ１１については電気的な制御でオンオフ可能なものが利用される。例えば、ＦＥＴ（電界効果トランジスタ）や機械的に接点をオンオフ可能なリレーを用いることができる。
【０２８５】
電流制御部３及び６は、それぞれがＦＥＴ（電界効果トランジスタ）で構成されている。電流制御部３の入力（ドレイン端子）は電源４と接続され、電流制御部３の出力（ソース端子）はインダクタ１２を介して出力１６と接続され、電流制御部３の制御入力（ゲート端子）はドライブ回路部１４の出力と接続されている。また、電流制御部６の入力（ドレイン端子）はスイッチ１１を経由して電源４と接続され、電流制御部６の出力（ソース端子）はインダクタ１２を介して出力１６と接続され、電流制御部６の制御入力（ゲート端子）はゲート電圧制御部９の出力と接続されている。つまり、２つの電流制御部３、６は出力１６に対して並列に接続されている。
【０２８６】
また、電流制御部３及び電流制御部６の出力（ソース端子）にはダイオード１５のカソードが接続され、ダイオード１５のアノードはアースに接続されている。このダイオード１５は整流器として利用される。ここで、ダイオード１５を制御素子（例えばＦＥＴ（電界効果トランジスタ））とし、ドライブ回路１４により制御される各ＦＥＴ３−１〜３−ｎと逆相でオンオフ動作させる、いわゆる同期整流型ＤＣＤＣコンバータの電源装置でも構わない。また、出力１６に接続されたコンデンサ１３は、インダクタ１２とともにローパスフィルタを形成する。
【０２８７】
異常検出用オペアンプ８の一方の入力端子には基準電源１が接続され、異常検出用オペアンプ８の他方の入力端子に出力電圧検出用抵抗５の出力が接続され、異常検出用オペアンプ８の出力端子はスイッチ１１の制御入力と接続されている。スイッチ１１は、検出された出力電圧の異常に対して、電流制御部６の電流駆動能力を制御するために設けてある。
【０２８８】
電流制御部３は、電源４から出力１６に流れる電流を、ドライブ回路部１４の出力するパルス信号に従って周期的にオンオフ制御する。また、出力１６に現れる出力電圧のレベルは、出力電圧検出用抵抗５によってオペアンプ２の入力にフィードバックされ、オペアンプ２の出力する制御信号及びドライブ回路部１４の出力するパルス信号に影響を及ぼす。従って、出力１６に現れる出力電圧が一定に維持されるように、電流制御部３はそこを流れる電流をオンオフ制御する。なお、出力電圧検出用抵抗５の分圧比を変えることで、出力１６に現れる出力電圧を調整することができる。また、ドライブ回路部１４の出力するパルス信号は、電流制御部６のＦＥＴにゲート電圧として印加されるので、電流制御部３と電流制御部６との双方を用いて出力を駆動することもできる。
【０２８９】
電流制御部３がオンの時には、電源４からインダクタ１２を介して出力１６へ電流が流れる。また、電流制御部３がオフの時には、それまでにインダクタ１２に蓄積された電気エネルギーにより、ダイオード１５を通る経路で出力１６に電流が流れる。出力１６に現れる電圧の波形は、インダクタ１２とコンデンサ１３とで構成されるローパスフィルタによって平滑される。また、出力１６に現れる電圧は、ドライブ回路部１４の出力するパルス信号のデューティ制御により安定化され、一定電圧になる。
【０２９０】
一方、異常検出用オペアンプ８は、基準電源１から入力される一定の基準電圧と、異常検出用抵抗７から入力される検出電圧（出力電圧に比例する電圧）との差分に応じて異常の有無を識別し、その結果に応じてスイッチ１１をオンオフ制御する。
【０２９１】
すなわち、出力電圧が異常と判断される電圧が入力された場合には、スイッチ１１をオフ（開）し、電流制御部６の電流を遮断し出力端子１６の給電を制御する電流制御部６の電流駆動能力を制限できる。また、出力電圧が異常と判断される電圧が入力されなかった場合（正常の場合）は、スイッチ１１はオン状態を維持し、電流制御部６にも電流が流れる。
【０２９２】
従って、図１６に示す安定化電源は、出力１６がショートされるなどの原因により過電流が流れて出力電圧が低下するような状態や、その他の出力電圧の異常状態において、出力電圧の異常を検出し、出力電流の駆動能力を制限することが可能である。また、安定化電源を立ち上げる際に、出力電圧がある一定値以下である場合はスイッチ１１をオフ状態に制御することができるので、突入電流を軽減しつつ安定かつすばやい立上動作が可能となる。
【０２９３】
（第１７の実施の形態）
本発明の第１７の実施の形態に係る安定化電源の構成が図１７に示されている。図１７に示した安定化電源の構成及び動作について以下に説明する。
【０２９４】
図１７に示した安定化電源は、基準電源（基準電圧源）１と、オペアンプ（演算増幅器）２と、ドライブ回路部１４と、電流制御部３及び６と、ダイオード１５と、インダクタ１２と、コンデンサ１３と、電源４と、出力電圧検出用抵抗５と、出力（出力端子）１６と、電流検出部１０と、異常検出用オペアンプ８と、スイッチ１１とを備えている。出力１６に所定の負荷を接続できる。
【０２９５】
電源４は、安定化されていない直流電圧を出力する電力供給源である。図１７に示す構成例では、互いに独立した電源装置から独立した複数の電力供給線４−１、４−２に同じ電圧がそれぞれ供給される場合を想定している。なお、単一の電源装置から複数の電力供給線４−１、４−２に同じ電圧を供給しても良いし、複数の電力供給線４−１、４−２を単一の電力供給線にまとめても良い。
【０２９６】
出力電圧検出用抵抗５は、出力１６とアースとの間に接続された２つの抵抗器（５−１、５−２）で構成されており、出力１６に現れる出力電圧と前記２つの抵抗器の抵抗値の比率とで定まる分圧された電圧を出力する。
【０２９７】
電流検出部１０は、出力１６から負荷に流れる電流を検出し、その電流の大きさを表す電圧を出力する。
【０２９８】
オペアンプ２の一方の入力端子には基準電源１が接続され、オペアンプ２の他方の入力端子に出力電圧検出用抵抗５の出力が接続され、オペアンプ２の出力端子はドライブ回路部１４の入力に接続されている。
【０２９９】
ドライブ回路部１４は、電流制御部３をオンオフ制御するためのパルス信号を生成する。また、生成するパルス信号のデューティなどをオペアンプ２から入力される信号に応じて調整する。ドライブ回路部１４が生成するパルス信号は、電流制御部３及び電流制御部６の制御入力に印加される。
【０３００】
スイッチ１１については電気的な制御でオンオフ可能なものが利用される。例えば、ＦＥＴ（電界効果トランジスタ）や機械的に接点をオンオフ可能なリレーを用いることができる。
【０３０１】
電流制御部３及び６は、それぞれがＦＥＴ（電界効果トランジスタ）で構成されている。電流制御部３の入力（ドレイン端子）は電源４と接続され、電流制御部３の出力（ソース端子）は電流検出部１０及びインダクタ１２を介して出力１６と接続され、電流制御部３の制御入力（ゲート端子）はドライブ回路部１４の出力と接続されている。また、電流制御部６の入力（ドレイン端子）はスイッチ１１を経由して電源４と接続され、電流制御部６の出力（ソース端子）は電流検出部１０及びインダクタ１２を介して出力１６と接続され、電流制御部６の制御入力（ゲート端子）はゲート電圧制御部９の出力と接続されている。つまり、２つの電流制御部３、６は出力１６に対して並列に接続されている。
【０３０２】
また、電流制御部３及び電流制御部６の出力（ソース端子）にはダイオード１５のカソードが接続され、ダイオード１５のアノードはアースに接続されている。このダイオード１５は整流器として利用される。ここで、ダイオード１５を制御素子（例えばＦＥＴ（電界効果トランジスタ））とし、ドライブ回路１４により制御される各ＦＥＴ３−１〜３−ｎと逆相でオンオフ動作させる、いわゆる同期整流型ＤＣＤＣコンバータの電源装置でも構わない。また、出力１６に接続されたコンデンサ１３は、インダクタ１２とともにローパスフィルタを形成する。
【０３０３】
異常検出用オペアンプ８の一方の入力端子には基準電源１が接続され、異常検出用オペアンプ８の他方の入力端子に電流検出部１０の出力が接続され、異常検出用オペアンプ８の出力端子はスイッチ１１の制御入力と接続されている。スイッチ１１は、検出された出力電流の異常に対して、電流制御部６の電流駆動能力を制御するために設けてある。
【０３０４】
電流制御部３は、電源４から出力１６に流れる電流を、ドライブ回路部１４の出力するパルス信号に従って周期的にオンオフ制御する。また、出力１６に現れる出力電圧のレベルは、出力電圧検出用抵抗５によってオペアンプ２の入力にフィードバックされ、オペアンプ２の出力する制御信号及びドライブ回路部１４の出力するパルス信号に影響を及ぼす。従って、出力１６に現れる出力電圧が一定に維持されるように、電流制御部３はそこを流れる電流をオンオフ制御する。なお、出力電圧検出用抵抗５の分圧比を変えることで、出力１６に現れる出力電圧を調整することができる。また、ドライブ回路部１４の出力するパルス信号は、電流制御部６のＦＥＴにゲート電圧として印加されるので、電流制御部３と電流制御部６との双方を用いて出力を駆動することもできる。
【０３０５】
電流制御部３がオンの時には、電源４からインダクタ１２を介して出力１６へ電流が流れる。また、電流制御部３がオフの時には、それまでにインダクタ１２に蓄積された電気エネルギーにより、ダイオード１５を通る経路で出力１６に電流が流れる。出力１６に現れる電圧の波形は、インダクタ１２とコンデンサ１３とで構成されるローパスフィルタによって平滑される。また、出力１６に現れる電圧は、ドライブ回路部１４の出力するパルス信号のデューティ制御により安定化され、一定電圧になる。
【０３０６】
一方、異常検出用オペアンプ８は、基準電源１から入力される一定の基準電圧と、電流検出部１０から入力される検出電圧（出力電流に比例する電圧）との差分に応じて異常の有無を識別し、その結果に応じてスイッチ１１をオンオフ制御する。
【０３０７】
すなわち、出力電流が異常と判断される電圧が入力された場合には、スイッチ１１をオフ（開）し、電流制御部６の電流を遮断し出力端子１６の給電を制御する電流制御部６の電流駆動能力を制限できる。また、出力電流が異常と判断される電圧が入力されなかった場合（正常の場合）は、スイッチ１１はオン状態を維持し、電流制御部６にも電流が流れる。
【０３０８】
従って、図１７に示す安定化電源は、出力１６がショートされるなどの原因により過電流が流れて出力電圧が低下するような状態や、その他の出力電流の異常状態において、その異常を検出し、出力電流の駆動能力を制限することが可能である。また、安定化電源を立ち上げる際に、出力電流がある一定値以上である場合はスイッチ１１をオフ状態に制御することができるので、突入電流を軽減しつつ安定かつすばやい立上動作が可能となる。
【０３０９】
（第１８の実施の形態）
本発明の第１８の実施の形態に係る安定化電源の構成が図１８に示されている。図１８に示した安定化電源の構成及び動作について以下に説明する。
【０３１０】
図１８に示した安定化電源は、基準電源（基準電圧源）１と、オペアンプ（演算増幅器）２と、ドライブ回路部１４と、電流制御部３及び６と、ダイオード１５と、インダクタ１２と、コンデンサ１３と、電源４と、出力電圧検出用抵抗５と、出力（出力端子）１６と、異常検出用抵抗７と、異常検出用オペアンプ８と、スイッチ１１とを備えている。出力１６に所定の負荷を接続できる。
【０３１１】
電源４は、安定化されていない直流電圧を出力する電力供給源である。図１８に示す構成例では、互いに独立した電源装置から独立した複数の電力供給線４−１、４−２に同じ電圧がそれぞれ供給される場合を想定している。なお、単一の電源装置から複数の電力供給線４−１、４−２に同じ電圧を供給しても良いし、複数の電力供給線４−１、４−２を単一の電力供給線にまとめても良い。
【０３１２】
出力電圧検出用抵抗５は、出力１６とアースとの間に接続された２つの抵抗器（５−１、５−２）で構成されており、出力１６に現れる出力電圧と前記２つの抵抗器の抵抗値の比率とで定まる分圧された電圧を出力する。
【０３１３】
異常検出用抵抗７も、出力１６とアースとの間に接続された２つの抵抗器（７−１、７−２）で構成されており、出力１６に現れる出力電圧と前記２つの抵抗器の抵抗値の比率とで定まる分圧された電圧を出力する。また、抵抗器７−２にはサーミスタを採用しているので、異常検出用抵抗７が出力する電圧は出力１６の近傍における温度に応じて変化する。つまり、温度異常を検出するために利用される。
【０３１４】
オペアンプ２の一方の入力端子には基準電源１が接続され、オペアンプ２の他方の入力端子に出力電圧検出用抵抗５の出力が接続され、オペアンプ２の出力端子はドライブ回路部１４の入力に接続されている。
【０３１５】
ドライブ回路部１４は、電流制御部３をオンオフ制御するためのパルス信号を生成する。また、生成するパルス信号のデューティなどをオペアンプ２から入力される信号に応じて調整する。ドライブ回路部１４が生成するパルス信号は、電流制御部３及び電流制御部６の制御入力に印加される。
【０３１６】
スイッチ１１については電気的な制御でオンオフ可能なものが利用される。例えば、ＦＥＴ（電界効果トランジスタ）や機械的に接点をオンオフ可能なリレーを用いることができる。
【０３１７】
電流制御部３及び６は、それぞれがＦＥＴ（電界効果トランジスタ）で構成されている。電流制御部３の入力（ドレイン端子）は電源４と接続され、電流制御部３の出力（ソース端子）はインダクタ１２を介して出力１６と接続され、電流制御部３の制御入力（ゲート端子）はドライブ回路部１４の出力と接続されている。また、電流制御部６の入力（ドレイン端子）はスイッチ１１を経由して電源４と接続され、電流制御部６の出力（ソース端子）はインダクタ１２を介して出力１６と接続され、電流制御部６の制御入力（ゲート端子）はゲート電圧制御部９の出力と接続されている。つまり、２つの電流制御部３、６は出力１６に対して並列に接続されている。
【０３１８】
また、電流制御部３及び電流制御部６の出力（ソース端子）にはダイオード１５のカソードが接続され、ダイオード１５のアノードはアースに接続されている。このダイオード１５は整流器として利用される。ここで、ダイオード１５を制御素子（例えばＦＥＴ（電界効果トランジスタ））とし、ドライブ回路１４により制御される各ＦＥＴ３−１〜３−ｎと逆相でオンオフ動作させる、いわゆる同期整流型ＤＣＤＣコンバータの電源装置でも構わない。また、出力１６に接続されたコンデンサ１３は、インダクタ１２とともにローパスフィルタを形成する。
【０３１９】
異常検出用オペアンプ８の一方の入力端子には基準電源１が接続され、異常検出用オペアンプ８の他方の入力端子に異常検出用抵抗７の出力が接続され、異常検出用オペアンプ８の出力端子はスイッチ１１の制御入力と接続されている。スイッチ１１は、検出された出力の温度異常に対して、電流制御部６の電流駆動能力を制御するために設けてある。
【０３２０】
電流制御部３は、電源４から出力１６に流れる電流を、ドライブ回路部１４の出力するパルス信号に従って周期的にオンオフ制御する。また、出力１６に現れる出力電圧のレベルは、出力電圧検出用抵抗５によってオペアンプ２の入力にフィードバックされ、オペアンプ２の出力する制御信号及びドライブ回路部１４の出力するパルス信号に影響を及ぼす。従って、出力１６に現れる出力電圧が一定に維持されるように、電流制御部３はそこを流れる電流をオンオフ制御する。なお、出力電圧検出用抵抗５の分圧比を変えることで、出力１６に現れる出力電圧を調整することができる。また、ドライブ回路部１４の出力するパルス信号は、電流制御部６のＦＥＴにゲート電圧として印加されるので、電流制御部３と電流制御部６との双方を用いて出力を駆動することもできる。
【０３２１】
電流制御部３がオンの時には、電源４からインダクタ１２を介して出力１６へ電流が流れる。また、電流制御部３がオフの時には、それまでにインダクタ１２に蓄積された電気エネルギーにより、ダイオード１５を通る経路で出力１６に電流が流れる。出力１６に現れる電圧の波形は、インダクタ１２とコンデンサ１３とで構成されるローパスフィルタによって平滑される。また、出力１６に現れる電圧は、ドライブ回路部１４の出力するパルス信号のデューティ制御により安定化され、一定電圧になる。
【０３２２】
一方、異常検出用オペアンプ８は、基準電源１から入力される一定の基準電圧と、異常検出用抵抗７から入力される検出電圧（出力の温度に対応する電圧）との差分に応じて異常の有無を識別し、その結果に応じてスイッチ１１をオンオフ制御する。
【０３２３】
すなわち、出力の温度が異常と判断される電圧が入力された場合には、スイッチ１１をオフ（開）し、電流制御部６の電流を遮断し出力端子１６の給電を制御する電流制御部６の電流駆動能力を制限できる。また、出力の温度が異常と判断される電圧が入力されなかった場合（正常の場合）は、スイッチ１１はオン状態を維持し、電流制御部６にも電流が流れる。
【０３２４】
従って、図１８に示す安定化電源は、出力１６がショートされるなどの原因により過電流が流れて温度が異常に上昇したような状態や、その他の出力の異常状態において、その異常を検出し、出力電流の駆動能力を制限することが可能である。また、安定化電源を立ち上げる際に、出力の温度がある一定値以上である場合はスイッチ１１をオフ状態に制御することができるので、突入電流を軽減しつつ安定かつすばやい立上動作が可能となる。
【０３２５】
（第１９の実施の形態）
本発明の第１９の実施の形態に係る安定化電源の構成が図１９に示されている。図１９に示した安定化電源の構成及び動作について以下に説明する。
【０３２６】
図１９に示した安定化電源は、基準電源（基準電圧源）１と、オペアンプ（演算増幅器）２と、ドライブ回路部１４と、電流制御部３と、電源４と、ダイオード１５と、インダクタ１２と、コンデンサ１３と、出力（出力端子）１６とを備えている。出力１６に所定の負荷を接続できる。
【０３２７】
電源４は、安定化されていない直流電圧を出力する電力供給源である。
【０３２８】
出力電圧検出用抵抗５は、出力１６とアースとの間に接続された２つの抵抗器で構成されており、出力１６に現れる出力電圧と前記２つの抵抗器の抵抗値の比率とで定まる分圧された電圧を出力する。
【０３２９】
オペアンプ２の一方の入力端子には基準電源１が接続され、オペアンプ２の他方の入力端子に出力電圧検出用抵抗５の出力が接続され、オペアンプ２の出力端子はドライブ回路部１４の入力と接続されている。
【０３３０】
ドライブ回路部１４は、電流制御部３をオンオフ制御するためのパルス信号を生成する。また、生成するパルス信号のデューティなどをオペアンプ２から入力される信号に応じて調整する。ドライブ回路部１４が生成するパルス信号は、電流制御部３の制御入力に印加される。
【０３３１】
電流制御部３は、ｎ個のＦＥＴ（電界効果トランジスタ）３−１〜３−ｎで構成されている。各ＦＥＴ３−１〜３−ｎの入力（ドレイン端子）はインダクタ１２を経由して電源４と接続され、各ＦＥＴ３−１〜３−ｎの出力（ソース端子）はアースに接続され、各ＦＥＴ３−１〜３−ｎの制御入力（ゲート端子）はドライブ回路部１４の出力と接続されている。つまり、ｎ個のＦＥＴ３−１〜３−ｎは並列に接続されており、ドライブ回路部１４の出力する同じパルス信号がｎ個のＦＥＴ３−１〜３−ｎの制御入力に共通に入力される。
【０３３２】
また、各ＦＥＴ３−１〜３−ｎの入力（ドレイン端子）にはダイオード１５のアノードが接続され、ダイオード１５のカソードは出力１６と接続されている。このダイオード１５は整流器として利用される。ここで、ダイオード１５を制御素子（例えばＦＥＴ（電界効果トランジスタ））とし、ドライブ回路１４により制御される各ＦＥＴ３−１〜３−ｎと逆相でオンオフ動作させる、いわゆる同期整流型ＤＣＤＣコンバータの電源装置でも構わない。また、出力１６に接続されたコンデンサ１３は、インダクタ１２とともにローパスフィルタを形成する。
【０３３３】
電流制御部３は、電源４からインダクタ１２に流れる電流を、ドライブ回路部１４の出力するパルス信号に従って周期的にオンオフ制御する。また、出力１６に現れる出力電圧のレベルは、出力電圧検出用抵抗５によってオペアンプ２の入力にフィードバックされ、オペアンプ２の出力する制御信号に影響を及ぼす。従って、出力１６に現れる出力電圧が一定に維持されるように、電流制御部３はそこを流れる電流をオンオフする。なお、出力電圧検出用抵抗５の分圧比を変えることで、出力１６に現れる出力電圧を調整することができる。
【０３３４】
電流制御部３がオンの時には、電源４からインダクタ１２に流れる電流は、電流制御部３を通ってアースに流れる。この電流によって、インダクタ１２に電気エネルギが蓄積される。このとき、ダイオード１５はオフであり、出力端子１６へはコンデンサ１３から給電される。また、電流制御部３がオフの時には、電源４の出力と、それまでにインダクタ１２に蓄積された電気エネルギーとを加えたエネルギーが、ダイオード１５を介して出力端子１６へ供給される。また、ダイオード１５とコンデンサ１３により、インダクタ１２の出力波形を整流及び平滑化し、出力端子１６へ一定電圧を出力する。また、出力１６に現れる電圧は、ドライブ回路部１４の出力するパルス信号のデューティ制御により安定化され、一定電圧になる。
【０３３５】
ここで、電流制御部３は並列に接続されたｎ個のＦＥＴで構成されているので、出力１６から図示されない接続先の負荷へ供給される電流は、電流制御部３の内部ではｎ個の経路に分散される。つまり、負荷の容量に相当する電流をｎ個のＦＥＴでそれぞれ分散して受け持つことになる。
【０３３６】
そのため、例えば出力１６がショートされたような状態になり、出力１６に過電流が流れると電流制御部３が発熱してしまうことになるが、発生する熱量もｎ個に分散されるため、電流制御部３内部の個々のＦＥＴが負担する熱量は比較的小さくなる。従って、機器の極度の温度上昇を抑制することが出来る。
【０３３７】
（第２０の実施の形態）
本発明の第２０の実施の形態に係る安定化電源の構成が図２０に示されている。図２０に示した安定化電源の構成及び動作について以下に説明する。
【０３３８】
図２０に示した安定化電源は、基準電源（基準電圧源）１と、オペアンプ（演算増幅器）２と、ドライブ回路部１４と、電流制御部３及び６と、ダイオード１５と、インダクタ１２と、コンデンサ１３と、電源４と、出力電圧検出用抵抗５と、出力（出力端子）１６と、異常検出用抵抗７と、異常検出用オペアンプ８と、ゲート電圧制御部９とを備えている。出力１６に所定の負荷を接続できる。
【０３３９】
電源４は、安定化されていない直流電圧を出力する電力供給源である。
【０３４０】
出力電圧検出用抵抗５は、出力１６とアースとの間に接続された２つの抵抗器（５−１、５−２）で構成されており、出力１６に現れる出力電圧と前記２つの抵抗器の抵抗値の比率とで定まる分圧された電圧を出力する。
【０３４１】
異常検出用抵抗７も、出力１６とアースとの間に接続された２つの抵抗器（７−１、７−２）で構成されており、出力１６に現れる出力電圧と前記２つの抵抗器の抵抗値の比率とで定まる分圧された電圧を出力する。異常検出用抵抗７は異常電圧を検出するために利用される。
【０３４２】
オペアンプ２の一方の入力端子には基準電源１が接続され、オペアンプ２の他方の入力端子に出力電圧検出用抵抗５の出力が接続され、オペアンプ２の出力端子はドライブ回路部１４の入力に接続されている。
【０３４３】
ドライブ回路部１４は、電流制御部３をオンオフ制御するためのパルス信号を生成する。また、生成するパルス信号のデューティなどをオペアンプ２から入力される信号に応じて調整する。ドライブ回路部１４が生成するパルス信号は、電流制御部３の制御入力及びゲート電圧制御部９の入力に印加される。
【０３４４】
電流制御部３及び６は、それぞれがＦＥＴ（電界効果トランジスタ）で構成されている。電流制御部３の入力（ドレイン端子）はインダクタ１２を介して電源４と接続され、電流制御部３の出力（ソース端子）はアースに接続され、電流制御部３の制御入力（ゲート端子）はドライブ回路部１４の出力と接続されている。また、電流制御部６の入力（ドレイン端子）はインダクタ１２を介して電源４と接続され、電流制御部６の出力（ソース端子）はアースに接続され、電流制御部６の制御入力（ゲート端子）はゲート電圧制御部９の出力と接続されている。つまり、２つの電流制御部３、６は並列に接続されている。
【０３４５】
また、電流制御部３及び電流制御部６の入力（ドレイン端子）にはダイオード１５のアノードが接続され、ダイオード１５のカソードは出力１６に接続されている。このダイオード１５は整流器として利用される。ここで、ダイオード１５を制御素子（例えばＦＥＴ（電界効果トランジスタ））とし、ドライブ回路１４により制御される各ＦＥＴ３−１〜３−ｎと逆相でオンオフ動作させる、いわゆる同期整流型ＤＣＤＣコンバータの電源装置でも構わない。また、出力１６に接続されたコンデンサ１３は、インダクタ１２とともにローパスフィルタを形成する。
【０３４６】
異常検出用オペアンプ８の一方の入力端子には基準電源１が接続され、異常検出用オペアンプ８の他方の入力端子に異常検出用抵抗７の出力が接続され、異常検出用オペアンプ８の出力端子はゲート電圧制御部９の入力と接続されている。ゲート電圧制御部９は、検出された出力電圧の異常に対して、電流制御部６の電流駆動能力を制御するために設けてある。
【０３４７】
電流制御部３は、電源４からインダクタ１２に流れる電流を、ドライブ回路部１４の出力するパルス信号に従って周期的にオンオフ制御する。また、出力１６に現れる出力電圧のレベルは、出力電圧検出用抵抗５によってオペアンプ２の入力にフィードバックされ、オペアンプ２の出力する制御信号に影響を及ぼす。従って、出力１６に現れる出力電圧が一定に維持されるように、電流制御部３はそこを流れる電流をオンオフする。なお、出力電圧検出用抵抗５の分圧比を変えることで、出力１６に現れる出力電圧を調整することができる。また、ドライブ回路部１４の出力するパルス信号は、ゲート電圧制御部９を経由して電流制御部６のＦＥＴにゲート電圧として印加することもできるので、電流制御部３と電流制御部６との双方を用いて出力を駆動することもできる。
【０３４８】
電流制御部３がオンの時には、電源４からインダクタ１２に流れる電流は、電流制御部３を通ってアースに流れる。この電流によって、インダクタ１２に電気エネルギが蓄積される。このとき、ダイオード１５はオフであり、出力端子１６へはコンデンサ１３から給電される。また、電流制御部３がオフの時には、電源４の出力と、それまでにインダクタ１２に蓄積された電気エネルギーとを加えたエネルギーが、ダイオード１５を介して出力端子１６へ供給される。また、ダイオード１５とコンデンサ１３により、インダクタ１２の出力波形を整流及び平滑化し、出力端子１６へ一定電圧を出力する。また、出力１６に現れる電圧は、ドライブ回路部１４の出力するパルス信号のデューティ制御により安定化され、一定電圧になる。
【０３４９】
一方、異常検出用オペアンプ８は、基準電源１から入力される一定の基準電圧と、異常検出用抵抗７から入力される検出電圧（出力電圧に比例する電圧）との差分に応じた電圧値をゲート電圧制御部９の入力に印加する。
【０３５０】
ゲート電圧制御部９はオペアンプ８から入力された値に応じて、出力電圧が異常と判断される電圧が入力された場合には、電流制御部６をオフする電圧を電流制御部６のゲート端子に与え、出力端子１６の給電を制御する電流制御部６の電流駆動能力を制限できる。また、出力電圧が異常と判断される電圧が入力されなかった場合（正常の場合）は、ドライブ回路部１４の出力するパルス信号をそのまま、電流制御部６のゲート端子に与える。
【０３５１】
なお、ゲート電圧制御部９の動作については、オペアンプ８から入力された値に応じて、オペアンプ２の出力する制御信号に重み付けを行った結果を電流制御部６の入力に与えるように制御しても良い。これにより、出力電圧の異常の程度にあわせて電流制御部６のゲート電圧を調整でき、フレキシブルに出力端子１６の給電に関する電流駆動能力を制限できる。
【０３５２】
従って、図２０に示す安定化電源は、出力１６がショートされるなどの原因により過電流が流れて出力電圧が低下するような状態や、その他の出力電圧の異常状態において、出力電圧の異常を検出し、出力電流の駆動能力を制限することが可能である。また、安定化電源を立ち上げる際に、出力電圧がある一定値以下である場合は電流制御部６を遮断するか、もしくは半導通状態とすることができるので、突入電流を軽減しつつ安定かつすばやい立上動作が可能となる。
【０３５３】
（第２１の実施の形態）
本発明の第２１の実施の形態に係る安定化電源の構成が図２１に示されている。図２１に示した安定化電源の構成及び動作について以下に説明する。
【０３５４】
図２１に示した安定化電源は、基準電源（基準電圧源）１と、オペアンプ（演算増幅器）２と、ドライブ回路部１４と、電流制御部３及び６と、ダイオード１５と、インダクタ１２と、コンデンサ１３と、電源４と、出力電圧検出用抵抗５と、出力（出力端子）１６と、異常検出用オペアンプ８と、ゲート電圧制御部９とを備えている。出力１６に所定の負荷を接続できる。
【０３５５】
電源４は、安定化されていない直流電圧を出力する電力供給源である。
【０３５６】
出力電圧検出用抵抗５は、出力１６とアースとの間に接続された３つの抵抗器（５−１、５−２、５−３）で構成されており、出力１６に現れる出力電圧と前記３つの抵抗器の抵抗値の比率とで定まる分圧された２種類の電圧を２つの出力端子に出力する。２種類の電圧の一方は、出力電圧の安定化のために利用され、他方は異常電圧の検出に利用される。
【０３５７】
オペアンプ２の一方の入力端子には基準電源１が接続され、オペアンプ２の他方の入力端子に出力電圧検出用抵抗５の出力が接続され、オペアンプ２の出力端子はドライブ回路部１４の入力に接続されている。
【０３５８】
ドライブ回路部１４は、電流制御部３をオンオフ制御するためのパルス信号を生成する。また、生成するパルス信号のデューティなどをオペアンプ２から入力される信号に応じて調整する。ドライブ回路部１４が生成するパルス信号は、電流制御部３の制御入力及びゲート電圧制御部９の入力に印加される。
【０３５９】
電流制御部３及び６は、それぞれがＦＥＴ（電界効果トランジスタ）で構成されている。電流制御部３の入力（ドレイン端子）はインダクタ１２を介して電源４と接続され、電流制御部３の出力（ソース端子）はアースに接続され、電流制御部３の制御入力（ゲート端子）はドライブ回路部１４の出力と接続されている。また、電流制御部６の入力（ドレイン端子）はインダクタ１２を介して電源４と接続され、電流制御部６の出力（ソース端子）はアースに接続され、電流制御部６の制御入力（ゲート端子）はゲート電圧制御部９の出力と接続されている。つまり、２つの電流制御部３、６は並列に接続されている。
【０３６０】
また、電流制御部３及び電流制御部６の入力（ドレイン端子）にはダイオード１５のアノードが接続され、ダイオード１５のカソードは出力１６に接続されている。このダイオード１５は整流器として利用される。ここで、ダイオード１５を制御素子（例えばＦＥＴ（電界効果トランジスタ））とし、ドライブ回路１４により制御される各ＦＥＴ３−１〜３−ｎと逆相でオンオフ動作させる、いわゆる同期整流型ＤＣＤＣコンバータの電源装置でも構わない。また、出力１６に接続されたコンデンサ１３は、インダクタ１２とともにローパスフィルタを形成する。
【０３６１】
異常検出用オペアンプ８の一方の入力端子には基準電源１が接続され、異常検出用オペアンプ８の他方の入力端子に出力電圧検出用抵抗５の出力が接続され、異常検出用オペアンプ８の出力端子はゲート電圧制御部９の入力と接続されている。ゲート電圧制御部９は、検出された出力電圧の異常に対して、電流制御部６の電流駆動能力を制御するために設けてある。
【０３６２】
電流制御部３は、電源４からインダクタ１２に流れる電流を、ドライブ回路部１４の出力するパルス信号に従って周期的にオンオフ制御する。また、出力１６に現れる出力電圧のレベルは、出力電圧検出用抵抗５によってオペアンプ２の入力にフィードバックされ、オペアンプ２の出力する制御信号に影響を及ぼす。従って、出力１６に現れる出力電圧が一定に維持されるように、電流制御部３はそこを流れる電流をオンオフする。なお、出力電圧検出用抵抗５の分圧比を変えることで、出力１６に現れる出力電圧を調整することができる。また、ドライブ回路部１４の出力するパルス信号は、ゲート電圧制御部９を経由して電流制御部６のＦＥＴにゲート電圧として印加することもできるので、電流制御部３と電流制御部６との双方を用いて出力を駆動することもできる。
【０３６３】
電流制御部３がオンの時には、電源４からインダクタ１２に流れる電流は、電流制御部３を通ってアースに流れる。この電流によって、インダクタ１２に電気エネルギが蓄積される。このとき、ダイオード１５はオフであり、出力端子１６へはコンデンサ１３から給電される。また、電流制御部３がオフの時には、電源４の出力と、それまでにインダクタ１２に蓄積された電気エネルギーとを加えたエネルギーが、ダイオード１５を介して出力端子１６へ供給される。また、ダイオード１５とコンデンサ１３により、インダクタ１２の出力波形を整流及び平滑化し、出力端子１６へ一定電圧を出力する。また、出力１６に現れる電圧は、ドライブ回路部１４の出力するパルス信号のデューティ制御により安定化され、一定電圧になる。
【０３６４】
一方、異常検出用オペアンプ８は、基準電源１から入力される一定の基準電圧と、出力電圧検出用抵抗５から入力される検出電圧（出力電圧に比例する電圧）との差分に応じた電圧値をゲート電圧制御部９の入力に印加する。
【０３６５】
ゲート電圧制御部９はオペアンプ８から入力された値に応じて、出力電圧が異常と判断される電圧が入力された場合には、電流制御部６をオフする電圧を電流制御部６のゲート端子に与え、出力端子１６の給電を制御する電流制御部６の電流駆動能力を制限できる。また、出力電圧が異常と判断される電圧が入力されなかった場合（正常の場合）は、ドライブ回路部１４の出力するパルス信号をそのまま、電流制御部６のゲート端子に与える。
【０３６６】
なお、ゲート電圧制御部９の動作については、オペアンプ８から入力された値に応じて、オペアンプ２の出力する制御信号に重み付けを行った結果を電流制御部６の入力に与えるように制御しても良い。これにより、出力電圧の異常の程度にあわせて電流制御部６のゲート電圧を調整でき、フレキシブルに出力端子１６の給電に関する電流駆動能力を制限できる。
【０３６７】
従って、図２１に示す安定化電源は、出力１６がショートされるなどの原因により過電流が流れて出力電圧が低下するような状態や、その他の出力電圧の異常状態において、出力電圧の異常を検出し、出力電流の駆動能力を制限することが可能である。また、安定化電源を立ち上げる際に、出力電圧がある一定値以下である場合は電流制御部６を遮断するか、もしくは半導通状態とすることができるので、突入電流を軽減しつつ安定かつすばやい立上動作が可能となる。
【０３６８】
（第２２の実施の形態）
本発明の第２２の実施の形態に係る安定化電源の構成が図２２に示されている。図２２に示した安定化電源の構成及び動作について以下に説明する。
【０３６９】
図２２に示した安定化電源は、基準電源（基準電圧源）１と、オペアンプ（演算増幅器）２と、ドライブ回路部１４と、電流制御部３及び６と、ダイオード１５と、インダクタ１２と、コンデンサ１３と、電源４と、出力電圧検出用抵抗５と、出力（出力端子）１６と、電流検出部１０と、異常検出用オペアンプ８と、ゲート電圧制御部９とを備えている。出力１６に所定の負荷を接続できる。
【０３７０】
電源４は、安定化されていない直流電圧を出力する電力供給源である。
【０３７１】
出力電圧検出用抵抗５は、出力１６とアースとの間に接続された２つの抵抗器（５−１、５−２）で構成されており、出力１６に現れる出力電圧と前記２つの抵抗器の抵抗値の比率とで定まる分圧された電圧を出力する。
【０３７２】
電流検出部１０は、出力１６から負荷に流れる電流を検出し、電流の大きさを表す電圧を出力する。電流検出部１０は、異常な過大電流の検出に利用される。
【０３７３】
オペアンプ２の一方の入力端子には基準電源１が接続され、オペアンプ２の他方の入力端子に出力電圧検出用抵抗５の出力が接続され、オペアンプ２の出力端子はドライブ回路部１４の入力に接続されている。
【０３７４】
ドライブ回路部１４は、電流制御部３をオンオフ制御するためのパルス信号を生成する。また、生成するパルス信号のデューティなどをオペアンプ２から入力される信号に応じて調整する。ドライブ回路部１４が生成するパルス信号は、電流制御部３の制御入力及びゲート電圧制御部９の入力に印加される。
【０３７５】
電流制御部３及び６は、それぞれがＦＥＴ（電界効果トランジスタ）で構成されている。電流制御部３の入力（ドレイン端子）はインダクタ１２を介して電源４と接続され、電流制御部３の出力（ソース端子）はアースに接続され、電流制御部３の制御入力（ゲート端子）はドライブ回路部１４の出力と接続されている。また、電流制御部６の入力（ドレイン端子）はインダクタ１２を介して電源４と接続され、電流制御部６の出力（ソース端子）はアースに接続され、電流制御部６の制御入力（ゲート端子）はゲート電圧制御部９の出力と接続されている。つまり、２つの電流制御部３、６は並列に接続されている。
【０３７６】
また、電流制御部３及び電流制御部６の入力（ドレイン端子）にはダイオード１５のアノードが接続され、ダイオード１５のカソードは電流検出部１０を経由して出力１６に接続されている。このダイオード１５は整流器として利用される。ここで、ダイオード１５を制御素子（例えばＦＥＴ（電界効果トランジスタ））とし、ドライブ回路１４により制御される各ＦＥＴ３−１〜３−ｎと逆相でオンオフ動作させる、いわゆる同期整流型ＤＣＤＣコンバータの電源装置でも構わない。また、出力１６に接続されたコンデンサ１３は、インダクタ１２とともにローパスフィルタを形成する。
【０３７７】
異常検出用オペアンプ８の一方の入力端子には基準電源１が接続され、異常検出用オペアンプ８の他方の入力端子に電流検出部１０の出力が接続され、異常検出用オペアンプ８の出力端子はゲート電圧制御部９の入力と接続されている。ゲート電圧制御部９は、検出された出力電圧の異常に対して、電流制御部６の電流駆動能力を制御するために設けてある。
【０３７８】
電流制御部３は、電源４からインダクタ１２に流れる電流を、ドライブ回路部１４の出力するパルス信号に従って周期的にオンオフ制御する。また、出力１６に現れる出力電圧のレベルは、出力電圧検出用抵抗５によってオペアンプ２の入力にフィードバックされ、オペアンプ２の出力する制御信号に影響を及ぼす。従って、出力１６に現れる出力電圧が一定に維持されるように、電流制御部３はそこを流れる電流をオンオフする。なお、出力電圧検出用抵抗５の分圧比を変えることで、出力１６に現れる出力電圧を調整することができる。また、ドライブ回路部１４の出力するパルス信号は、ゲート電圧制御部９を経由して電流制御部６のＦＥＴにゲート電圧として印加することもできるので、電流制御部３と電流制御部６との双方を用いて出力を駆動することもできる。
【０３７９】
電流制御部３がオンの時には、電源４からインダクタ１２に流れる電流は、電流制御部３を通ってアースに流れる。この電流によって、インダクタ１２に電気エネルギが蓄積される。このとき、ダイオード１５はオフであり、出力端子１６へはコンデンサ１３から給電される。また、電流制御部３がオフの時には、電源４の出力と、それまでにインダクタ１２に蓄積された電気エネルギーとを加えたエネルギーが、ダイオード１５を介して出力端子１６へ供給される。また、ダイオード１５とコンデンサ１３により、インダクタ１２の出力波形を整流及び平滑化し、出力端子１６へ一定電圧を出力する。また、出力１６に現れる電圧は、ドライブ回路部１４の出力するパルス信号のデューティ制御により安定化され、一定電圧になる。
【０３８０】
一方、異常検出用オペアンプ８は、基準電源１から入力される一定の基準電圧と、電流検出部１０から入力される検出電圧（出力電流に比例する電圧）との差分に応じた電圧値をゲート電圧制御部９の入力に印加する。
【０３８１】
ゲート電圧制御部９はオペアンプ８から入力された値に応じて、出力電流が異常と判断される電圧が入力された場合には、電流制御部６をオフする電圧を電流制御部６のゲート端子に与え、出力端子１６の給電を制御する電流制御部６の電流駆動能力を制限できる。また、出力電流が異常と判断される電圧が入力されなかった場合（正常の場合）は、ドライブ回路部１４の出力するパルス信号をそのまま、電流制御部６のゲート端子に与える。
【０３８２】
なお、ゲート電圧制御部９の動作については、オペアンプ８から入力された値に応じて、オペアンプ２の出力する制御信号に重み付けを行った結果を電流制御部６の入力に与えるように制御しても良い。これにより、出力電圧の異常の程度にあわせて電流制御部６のゲート電圧を調整でき、フレキシブルに出力端子１６の給電に関する電流駆動能力を制限できる。
【０３８３】
従って、図２２に示す安定化電源は、出力１６がショートされるなどの原因により過電流が流れて出力電圧が低下するような状態や、その他の異常状態において異常を検出し、出力電流の駆動能力を制限することが可能である。また、安定化電源を立ち上げる際に、出力電流がある一定値以上である場合は電流制御部６を遮断するか、もしくは半導通状態とすることができるので、突入電流を軽減しつつ安定かつすばやい立上動作が可能となる。
【０３８４】
（第２３の実施の形態）
本発明の第２３の実施の形態に係る安定化電源の構成が図２３に示されている。図２３に示した安定化電源の構成及び動作について以下に説明する。
【０３８５】
図２３に示した安定化電源は、基準電源（基準電圧源）１と、オペアンプ（演算増幅器）２と、ドライブ回路部１４と、電流制御部３及び６と、ダイオード１５と、インダクタ１２と、コンデンサ１３と、電源４と、出力電圧検出用抵抗５と、出力（出力端子）１６と、異常検出用抵抗７と、異常検出用オペアンプ８と、ゲート電圧制御部９とを備えている。出力１６に所定の負荷を接続できる。
【０３８６】
電源４は、安定化されていない直流電圧を出力する電力供給源である。
【０３８７】
出力電圧検出用抵抗５は、出力１６とアースとの間に接続された２つの抵抗器（５−１、５−２）で構成されており、出力１６に現れる出力電圧と前記２つの抵抗器の抵抗値の比率とで定まる分圧された電圧を出力する。
【０３８８】
異常検出用抵抗７も、出力１６とアースとの間に接続された２つの抵抗器（７−１、７−２）で構成されており、出力１６に現れる出力電圧と前記２つの抵抗器の抵抗値の比率とで定まる分圧された電圧を出力する。また、抵抗器７−２にはサーミスタを採用してある。従って、異常検出用抵抗７が出力する電圧は出力１６の近傍における温度を表す。
【０３８９】
オペアンプ２の一方の入力端子には基準電源１が接続され、オペアンプ２の他方の入力端子に出力電圧検出用抵抗５の出力が接続され、オペアンプ２の出力端子はドライブ回路部１４の入力に接続されている。
【０３９０】
ドライブ回路部１４は、電流制御部３をオンオフ制御するためのパルス信号を生成する。また、生成するパルス信号のデューティなどをオペアンプ２から入力される信号に応じて調整する。ドライブ回路部１４が生成するパルス信号は、電流制御部３の制御入力及びゲート電圧制御部９の入力に印加される。
【０３９１】
電流制御部３及び６は、それぞれがＦＥＴ（電界効果トランジスタ）で構成されている。電流制御部３の入力（ドレイン端子）はインダクタ１２を介して電源４と接続され、電流制御部３の出力（ソース端子）はアースに接続され、電流制御部３の制御入力（ゲート端子）はドライブ回路部１４の出力と接続されている。また、電流制御部６の入力（ドレイン端子）はインダクタ１２を介して電源４と接続され、電流制御部６の出力（ソース端子）はアースに接続され、電流制御部６の制御入力（ゲート端子）はゲート電圧制御部９の出力と接続されている。つまり、２つの電流制御部３、６は並列に接続されている。
【０３９２】
また、電流制御部３及び電流制御部６の入力（ドレイン端子）にはダイオード１５のアノードが接続され、ダイオード１５のカソードは出力１６に接続されている。このダイオード１５は整流器として利用される。ここで、ダイオード１５を制御素子（例えばＦＥＴ（電界効果トランジスタ））とし、ドライブ回路１４により制御される各ＦＥＴ３−１〜３−ｎと逆相でオンオフ動作させる、いわゆる同期整流型ＤＣＤＣコンバータの電源装置でも構わない。また、出力１６に接続されたコンデンサ１３は、インダクタ１２とともにローパスフィルタを形成する。
【０３９３】
異常検出用オペアンプ８の一方の入力端子には基準電源１が接続され、異常検出用オペアンプ８の他方の入力端子に異常検出用抵抗７の出力が接続され、異常検出用オペアンプ８の出力端子はゲート電圧制御部９の入力と接続されている。ゲート電圧制御部９は、検出された出力の温度異常に対して、電流制御部６の電流駆動能力を制御するために設けてある。
【０３９４】
電流制御部３は、電源４からインダクタ１２に流れる電流を、ドライブ回路部１４の出力するパルス信号に従って周期的にオンオフ制御する。また、出力１６に現れる出力電圧のレベルは、出力電圧検出用抵抗５によってオペアンプ２の入力にフィードバックされ、オペアンプ２の出力する制御信号に影響を及ぼす。従って、出力１６に現れる出力電圧が一定に維持されるように、電流制御部３はそこを流れる電流をオンオフする。なお、出力電圧検出用抵抗５の分圧比を変えることで、出力１６に現れる出力電圧を調整することができる。また、ドライブ回路部１４の出力するパルス信号は、ゲート電圧制御部９を経由して電流制御部６のＦＥＴにゲート電圧として印加することもできるので、電流制御部３と電流制御部６との双方を用いて出力を駆動することもできる。
【０３９５】
電流制御部３がオンの時には、電源４からインダクタ１２に流れる電流は、電流制御部３を通ってアースに流れる。この電流によって、インダクタ１２に電気エネルギが蓄積される。このとき、ダイオード１５はオフであり、出力端子１６へはコンデンサ１３から給電される。また、電流制御部３がオフの時には、電源４の出力と、それまでにインダクタ１２に蓄積された電気エネルギーとを加えたエネルギーが、ダイオード１５を介して出力端子１６へ供給される。また、ダイオード１５とコンデンサ１３により、インダクタ１２の出力波形を整流及び平滑化し、出力端子１６へ一定電圧を出力する。また、出力１６に現れる電圧は、ドライブ回路部１４の出力するパルス信号のデューティ制御により安定化され、一定電圧になる。
【０３９６】
一方、異常検出用オペアンプ８は、基準電源１から入力される一定の基準電圧と、異常検出用抵抗７から入力される検出電圧（出力の温度に対応する電圧）との差分に応じた電圧値をゲート電圧制御部９の入力に印加する。
【０３９７】
ゲート電圧制御部９はオペアンプ８から入力された値に応じて、出力の温度が異常と判断される電圧が入力された場合には、電流制御部６をオフする電圧を電流制御部６のゲート端子に与え、出力端子１６の給電を制御する電流制御部６の電流駆動能力を制限できる。また、出力の温度が異常と判断される電圧が入力されなかった場合（正常の場合）は、ドライブ回路部１４の出力するパルス信号をそのまま、電流制御部６のゲート端子に与える。
【０３９８】
なお、ゲート電圧制御部９の動作については、オペアンプ８から入力された値に応じて、オペアンプ２の出力する制御信号に重み付けを行った結果を電流制御部６の入力に与えるように制御しても良い。これにより、出力の温度異常の程度にあわせて電流制御部６のゲート電圧を調整でき、フレキシブルに出力端子１６の給電に関する電流駆動能力を制限できる。
【０３９９】
従って、図２３に示す安定化電源は、出力１６がショートされるなどの原因により過電流が流れて出力の温度が異常に上昇するような状態や、その他の異常状態において、その異常を検出し、出力電流の駆動能力を制限することが可能である。また、安定化電源を立ち上げる際に、出力の温度がある一定値以上である場合は電流制御部６を遮断するか、もしくは半導通状態とすることができるので、突入電流を軽減しつつ安定かつすばやい立上動作が可能となる。
【０４００】
（第２４の実施の形態）
本発明の第２４の実施の形態に係る安定化電源の構成が図２４に示されている。図２４に示した安定化電源の構成及び動作について以下に説明する。
【０４０１】
図２４に示した安定化電源は、基準電源（基準電圧源）１と、オペアンプ（演算増幅器）２と、ドライブ回路部１４と、電流制御部３及び６と、ダイオード１５と、インダクタ１２と、コンデンサ１３と、電源４と、出力電圧検出用抵抗５と、出力（出力端子）１６と、異常検出用抵抗７と、異常検出用オペアンプ８と、スイッチ１１とを備えている。出力１６に所定の負荷を接続できる。
【０４０２】
電源４は、安定化されていない直流電圧を出力する電力供給源である。
【０４０３】
出力電圧検出用抵抗５は、出力１６とアースとの間に接続された２つの抵抗器（５−１、５−２）で構成されており、出力１６に現れる出力電圧と前記２つの抵抗器の抵抗値の比率とで定まる分圧された電圧を出力する。
【０４０４】
異常検出用抵抗７も、出力１６とアースとの間に接続された２つの抵抗器（７−１、７−２）で構成されており、出力１６に現れる出力電圧と前記２つの抵抗器の抵抗値の比率とで定まる分圧された電圧を出力する。異常検出用抵抗７は異常電圧を検出するために利用される。
【０４０５】
オペアンプ２の一方の入力端子には基準電源１が接続され、オペアンプ２の他方の入力端子に出力電圧検出用抵抗５の出力が接続され、オペアンプ２の出力端子はドライブ回路部１４の入力に接続されている。
【０４０６】
ドライブ回路部１４は、電流制御部３をオンオフ制御するためのパルス信号を生成する。また、生成するパルス信号のデューティなどをオペアンプ２から入力される信号に応じて調整する。ドライブ回路部１４が生成するパルス信号は、電流制御部３及び電流制御部６の制御入力に印加される。
【０４０７】
電流制御部３及び６は、それぞれがＦＥＴ（電界効果トランジスタ）で構成されている。電流制御部３の入力（ドレイン端子）はインダクタ１２を介して電源４と接続され、電流制御部３の出力（ソース端子）はアースに接続され、電流制御部３の制御入力（ゲート端子）はドライブ回路部１４の出力と接続されている。また、電流制御部６の入力（ドレイン端子）はスイッチ１１及びインダクタ１２を介して電源４と接続され、電流制御部６の出力（ソース端子）はアースに接続され、電流制御部６の制御入力（ゲート端子）はドライブ回路部１４の出力と接続されている。つまり、２つの電流制御部３、６は並列に接続されている。
【０４０８】
また、電流制御部３及び電流制御部６の入力（ドレイン端子）にはダイオード１５のアノードが接続され、ダイオード１５のカソードは出力１６に接続されている。このダイオード１５は整流器として利用される。ここで、ダイオード１５を制御素子（例えばＦＥＴ（電界効果トランジスタ））とし、ドライブ回路１４により制御される各ＦＥＴ３−１〜３−ｎと逆相でオンオフ動作させる、いわゆる同期整流型ＤＣＤＣコンバータの電源装置でも構わない。また、出力１６に接続されたコンデンサ１３は、インダクタ１２とともにローパスフィルタを形成する。
【０４０９】
スイッチ１１には電気的な制御によりオンオフ可能なものが用いられる。例えば、ＦＥＴ（電界効果トランジスタ）や機械的な接点をオンオフ可能なリレーをスイッチ１１として利用できる。
【０４１０】
異常検出用オペアンプ８の一方の入力端子には基準電源１が接続され、異常検出用オペアンプ８の他方の入力端子に異常検出用抵抗７の出力が接続され、異常検出用オペアンプ８の出力端子はスイッチ１１の制御入力と接続されている。スイッチ１１は、検出された出力電圧の異常に対して、電流制御部６の電流駆動能力を制御するために設けてある。
【０４１１】
電流制御部３は、電源４からインダクタ１２に流れる電流を、ドライブ回路部１４の出力するパルス信号に従って周期的にオンオフ制御する。また、出力１６に現れる出力電圧のレベルは、出力電圧検出用抵抗５によってオペアンプ２の入力にフィードバックされ、オペアンプ２の出力する制御信号に影響を及ぼす。従って、出力１６に現れる出力電圧が一定に維持されるように、電流制御部３はそこを流れる電流をオンオフする。なお、出力電圧検出用抵抗５の分圧比を変えることで、出力１６に現れる出力電圧を調整することができる。また、ドライブ回路部１４の出力するパルス信号は、電流制御部６のＦＥＴにもゲート電圧として印加されるので、電流制御部３と電流制御部６との双方を用いて出力を駆動することもできる。
【０４１２】
電流制御部３がオンの時には、電源４からインダクタ１２に流れる電流は、電流制御部３を通ってアースに流れる。この電流によって、インダクタ１２に電気エネルギが蓄積される。このとき、ダイオード１５はオフであり、出力端子１６へはコンデンサ１３から給電される。また、電流制御部３がオフの時には、電源４の出力と、それまでにインダクタ１２に蓄積された電気エネルギーとを加えたエネルギーが、ダイオード１５を介して出力端子１６へ供給される。また、ダイオード１５とコンデンサ１３により、インダクタ１２の出力波形を整流及び平滑化し、出力端子１６へ一定電圧を出力する。また、出力１６に現れる電圧は、ドライブ回路部１４の出力するパルス信号のデューティ制御により安定化され、一定電圧になる。
【０４１３】
一方、異常検出用オペアンプ８は、基準電源１から入力される一定の基準電圧と、異常検出用抵抗７から入力される検出電圧（出力電圧に比例する電圧）との差分に応じて出力電圧の異常の有無を識別し、その識別結果に応じてスイッチ１１のオンオフを制御する。
【０４１４】
すなわち、出力電圧が異常と判断される電圧が入力された場合には、スイッチ１１をオフに切り替えて電流制御部６の電流を遮断し、出力端子１６の給電を制御する電流制御部６の電流駆動能力を制限できる。また、出力電圧が異常と判断される電圧が入力されなかった場合（正常の場合）は、スイッチ１１はオン状態を維持するので、電流制御部６はドライブ回路部１４の出力するパルス信号に従ってオンオフし、電流制御部３とともに出力電流を制御する。
【０４１５】
従って、図２４に示す安定化電源は、出力１６がショートされるなどの原因により過電流が流れて出力電圧が低下するような状態や、その他の出力電圧の異常状態において、出力電圧の異常を検出し、出力電流の駆動能力を制限することが可能である。また、安定化電源を立ち上げる際に、出力電圧がある一定値以下である場合は電流制御部６を遮断するか、もしくは半導通状態とすることができるので、突入電流を軽減しつつ安定かつすばやい立上動作が可能となる。
【０４１６】
（第２５の実施の形態）
本発明の第２５の実施の形態に係る安定化電源の構成が図２５に示されている。図２５に示した安定化電源の構成及び動作について以下に説明する。
【０４１７】
図２５に示した安定化電源は、基準電源（基準電圧源）１と、オペアンプ（演算増幅器）２と、ドライブ回路部１４と、電流制御部３及び６と、ダイオード１５と、インダクタ１２と、コンデンサ１３と、電源４と、出力電圧検出用抵抗５と、出力（出力端子）１６と、異常検出用オペアンプ８と、スイッチ１１とを備えている。出力１６に所定の負荷を接続できる。
【０４１８】
電源４は、安定化されていない直流電圧を出力する電力供給源である。
【０４１９】
出力電圧検出用抵抗５は、出力１６とアースとの間に接続された３つの抵抗器（５−１、５−２、５−３）で構成されており、出力１６に現れる出力電圧と前記３つの抵抗器の抵抗値の比率とで定まる分圧された２種類の電圧を２つの出力端子に出力する。２種類の電圧の一方は、出力電圧の安定化のために利用され、他方は異常電圧の検出に利用される。
【０４２０】
オペアンプ２の一方の入力端子には基準電源１が接続され、オペアンプ２の他方の入力端子に出力電圧検出用抵抗５の出力が接続され、オペアンプ２の出力端子はドライブ回路部１４の入力に接続されている。
【０４２１】
ドライブ回路部１４は、電流制御部３をオンオフ制御するためのパルス信号を生成する。また、生成するパルス信号のデューティなどをオペアンプ２から入力される信号に応じて調整する。ドライブ回路部１４が生成するパルス信号は、電流制御部３及び電流制御部６の制御入力に印加される。
【０４２２】
電流制御部３及び６は、それぞれがＦＥＴ（電界効果トランジスタ）で構成されている。電流制御部３の入力（ドレイン端子）はインダクタ１２を介して電源４と接続され、電流制御部３の出力（ソース端子）はアースに接続され、電流制御部３の制御入力（ゲート端子）はドライブ回路部１４の出力と接続されている。また、電流制御部６の入力（ドレイン端子）はスイッチ１１及びインダクタ１２を介して電源４と接続され、電流制御部６の出力（ソース端子）はアースに接続され、電流制御部６の制御入力（ゲート端子）はドライブ回路部１４の出力と接続されている。つまり、２つの電流制御部３、６は並列に接続されている。
【０４２３】
また、電流制御部３及び電流制御部６の入力（ドレイン端子）にはダイオード１５のアノードが接続され、ダイオード１５のカソードは出力１６に接続されている。このダイオード１５は整流器として利用される。ここで、ダイオード１５を制御素子（例えばＦＥＴ（電界効果トランジスタ））とし、ドライブ回路１４により制御される各ＦＥＴ３−１〜３−ｎと逆相でオンオフ動作させる、いわゆる同期整流型ＤＣＤＣコンバータの電源装置でも構わない。また、出力１６に接続されたコンデンサ１３は、インダクタ１２とともにローパスフィルタを形成する。
【０４２４】
スイッチ１１には電気的な制御によりオンオフ可能なものが用いられる。例えば、ＦＥＴ（電界効果トランジスタ）や機械的な接点をオンオフ可能なリレーをスイッチ１１として利用できる。
【０４２５】
異常検出用オペアンプ８の一方の入力端子には基準電源１が接続され、異常検出用オペアンプ８の他方の入力端子に出力電圧検出用抵抗５の出力が接続され、異常検出用オペアンプ８の出力端子はスイッチ１１の制御入力と接続されている。スイッチ１１は、検出された出力電圧の異常に対して、電流制御部６の電流駆動能力を制御するために設けてある。
【０４２６】
電流制御部３は、電源４からインダクタ１２に流れる電流を、ドライブ回路部１４の出力するパルス信号に従って周期的にオンオフ制御する。また、出力１６に現れる出力電圧のレベルは、出力電圧検出用抵抗５によってオペアンプ２の入力にフィードバックされ、オペアンプ２の出力する制御信号に影響を及ぼす。従って、出力１６に現れる出力電圧が一定に維持されるように、電流制御部３はそこを流れる電流をオンオフする。なお、出力電圧検出用抵抗５の分圧比を変えることで、出力１６に現れる出力電圧を調整することができる。また、ドライブ回路部１４の出力するパルス信号は、電流制御部６のＦＥＴにもゲート電圧として印加されるので、電流制御部３と電流制御部６との双方を用いて出力を駆動することもできる。
【０４２７】
電流制御部３がオンの時には、電源４からインダクタ１２に流れる電流は、電流制御部３を通ってアースに流れる。この電流によって、インダクタ１２に電気エネルギが蓄積される。このとき、ダイオード１５はオフであり、出力端子１６へはコンデンサ１３から給電される。また、電流制御部３がオフの時には、電源４の出力と、それまでにインダクタ１２に蓄積された電気エネルギーとを加えたエネルギーが、ダイオード１５を介して出力端子１６へ供給される。また、ダイオード１５とコンデンサ１３により、インダクタ１２の出力波形を整流及び平滑化し、出力端子１６へ一定電圧を出力する。また、出力１６に現れる電圧は、ドライブ回路部１４の出力するパルス信号のデューティ制御により安定化され、一定電圧になる。
【０４２８】
一方、異常検出用オペアンプ８は、基準電源１から入力される一定の基準電圧と、出力電圧検出用抵抗５から入力される検出電圧（出力電圧の異常検出用の電圧）との差分に応じて出力電圧の異常の有無を識別し、その識別結果に応じてスイッチ１１のオンオフを制御する。
【０４２９】
すなわち、出力電圧が異常と判断される電圧が入力された場合には、スイッチ１１をオフに切り替えて電流制御部６の電流を遮断し、出力端子１６の給電を制御する電流制御部６の電流駆動能力を制限できる。また、出力電圧が異常と判断される電圧が入力されなかった場合（正常の場合）は、スイッチ１１はオン状態を維持するので、電流制御部６はドライブ回路部１４の出力するパルス信号に従ってオンオフし、電流制御部３とともに出力電流を制御する。
【０４３０】
従って、図２５に示す安定化電源は、出力１６がショートされるなどの原因により過電流が流れて出力電圧が低下するような状態や、その他の出力電圧の異常状態において、出力電圧の異常を検出し、出力電流の駆動能力を制限することが可能である。また、安定化電源を立ち上げる際に、出力電圧がある一定値以下である場合は電流制御部６を遮断するか、もしくは半導通状態とすることができるので、突入電流を軽減しつつ安定かつすばやい立上動作が可能となる。
【０４３１】
（第２６の実施の形態）
本発明の第２６の実施の形態に係る安定化電源の構成が図２６に示されている。図２６に示した安定化電源の構成及び動作について以下に説明する。
【０４３２】
図２６に示した安定化電源は、基準電源（基準電圧源）１と、オペアンプ（演算増幅器）２と、ドライブ回路部１４と、電流制御部３及び６と、ダイオード１５と、インダクタ１２と、コンデンサ１３と、電源４と、出力電圧検出用抵抗５と、出力（出力端子）１６と、電流検出部１０と、異常検出用オペアンプ８と、スイッチ１１とを備えている。出力１６に所定の負荷を接続できる。
【０４３３】
電源４は、安定化されていない直流電圧を出力する電力供給源である。
【０４３４】
出力電圧検出用抵抗５は、出力１６とアースとの間に接続された２つの抵抗器（５−１、５−２）で構成されており、出力１６に現れる出力電圧と前記２つの抵抗器の抵抗値の比率とで定まる分圧された電圧を出力する。
【０４３５】
電流検出部１０は、出力１６から負荷に流れる電流を検出し、その電流の大きさを表す電圧を出力する。電流検出部１０は過大な出力電流の検出に利用される。
【０４３６】
オペアンプ２の一方の入力端子には基準電源１が接続され、オペアンプ２の他方の入力端子に出力電圧検出用抵抗５の出力が接続され、オペアンプ２の出力端子はドライブ回路部１４の入力に接続されている。
【０４３７】
ドライブ回路部１４は、電流制御部３をオンオフ制御するためのパルス信号を生成する。また、生成するパルス信号のデューティなどをオペアンプ２から入力される信号に応じて調整する。ドライブ回路部１４が生成するパルス信号は、電流制御部３及び電流制御部６の制御入力に印加される。
【０４３８】
電流制御部３及び６は、それぞれがＦＥＴ（電界効果トランジスタ）で構成されている。電流制御部３の入力（ドレイン端子）はインダクタ１２を介して電源４と接続され、電流制御部３の出力（ソース端子）はアースに接続され、電流制御部３の制御入力（ゲート端子）はドライブ回路部１４の出力と接続されている。また、電流制御部６の入力（ドレイン端子）はスイッチ１１及びインダクタ１２を介して電源４と接続され、電流制御部６の出力（ソース端子）はアースに接続され、電流制御部６の制御入力（ゲート端子）はドライブ回路部１４の出力と接続されている。つまり、２つの電流制御部３、６は並列に接続されている。
【０４３９】
また、電流制御部３及び電流制御部６の入力（ドレイン端子）にはダイオード１５のアノードが接続され、ダイオード１５のカソードは出力１６に接続されている。このダイオード１５は整流器として利用される。ここで、ダイオード１５を制御素子（例えばＦＥＴ（電界効果トランジスタ））とし、ドライブ回路１４により制御される各ＦＥＴ３−１〜３−ｎと逆相でオンオフ動作させる、いわゆる同期整流型ＤＣＤＣコンバータの電源装置でも構わない。また、出力１６に接続されたコンデンサ１３は、インダクタ１２とともにローパスフィルタを形成する。
【０４４０】
スイッチ１１には電気的な制御によりオンオフ可能なものが用いられる。例えば、ＦＥＴ（電界効果トランジスタ）や機械的な接点をオンオフ可能なリレーをスイッチ１１として利用できる。
【０４４１】
異常検出用オペアンプ８の一方の入力端子には基準電源１が接続され、異常検出用オペアンプ８の他方の入力端子に電流検出部１０の出力が接続され、異常検出用オペアンプ８の出力端子はスイッチ１１の制御入力と接続されている。スイッチ１１は、検出された出力電流の異常に対して、電流制御部６の電流駆動能力を制御するために設けてある。
【０４４２】
電流制御部３は、電源４からインダクタ１２に流れる電流を、ドライブ回路部１４の出力するパルス信号に従って周期的にオンオフ制御する。また、出力１６に現れる出力電圧のレベルは、出力電圧検出用抵抗５によってオペアンプ２の入力にフィードバックされ、オペアンプ２の出力する制御信号に影響を及ぼす。従って、出力１６に現れる出力電圧が一定に維持されるように、電流制御部３はそこを流れる電流をオンオフする。なお、出力電圧検出用抵抗５の分圧比を変えることで、出力１６に現れる出力電圧を調整することができる。また、ドライブ回路部１４の出力するパルス信号は、電流制御部６のＦＥＴにもゲート電圧として印加されるので、電流制御部３と電流制御部６との双方を用いて出力を駆動することもできる。
【０４４３】
電流制御部３がオンの時には、電源４からインダクタ１２に流れる電流は、電流制御部３を通ってアースに流れる。この電流によって、インダクタ１２に電気エネルギが蓄積される。このとき、ダイオード１５はオフであり、出力端子１６へはコンデンサ１３から給電される。また、電流制御部３がオフの時には、電源４の出力と、それまでにインダクタ１２に蓄積された電気エネルギーとを加えたエネルギーが、ダイオード１５を介して出力端子１６へ供給される。また、ダイオード１５とコンデンサ１３により、インダクタ１２の出力波形を整流及び平滑化し、出力端子１６へ一定電圧を出力する。また、出力１６に現れる電圧は、ドライブ回路部１４の出力するパルス信号のデューティ制御により安定化され、一定電圧になる。
【０４４４】
一方、異常検出用オペアンプ８は、基準電源１から入力される一定の基準電圧と、電流検出部１０から入力される検出電圧（出力電流に比例する電圧）との差分に応じて出力電流の異常の有無を識別し、その識別結果に応じてスイッチ１１のオンオフを制御する。
【０４４５】
すなわち、出力電流が異常（過大）と判断される電圧が入力された場合には、スイッチ１１をオフに切り替えて電流制御部６の電流を遮断し、出力端子１６の給電を制御する電流制御部６の電流駆動能力を制限できる。また、出力電流が異常と判断される電圧が入力されなかった場合（正常の場合）は、スイッチ１１はオン状態を維持するので、電流制御部６はドライブ回路部１４の出力するパルス信号に従ってオンオフし、電流制御部３とともに出力電流を制御する。
【０４４６】
従って、図２６に示す安定化電源は、出力１６がショートされるなどの原因により過電流が流れて出力電圧が低下するような状態や、その他の出力電流の異常状態において、その異常を検出し、出力電流の駆動能力を制限することが可能である。また、安定化電源を立ち上げる際に、出力電流がある一定値以上である場合は電流制御部６を遮断することができるので、突入電流を軽減しつつ安定かつすばやい立上動作が可能となる。
【０４４７】
（第２７の実施の形態）
本発明の第２７の実施の形態に係る安定化電源の構成が図２７に示されている。図２７に示した安定化電源の構成及び動作について以下に説明する。
【０４４８】
図２７に示した安定化電源は、基準電源（基準電圧源）１と、オペアンプ（演算増幅器）２と、ドライブ回路部１４と、電流制御部３及び６と、ダイオード１５と、インダクタ１２と、コンデンサ１３と、電源４と、出力電圧検出用抵抗５と、出力（出力端子）１６と、異常検出用抵抗７と、異常検出用オペアンプ８と、スイッチ１１とを備えている。出力１６に所定の負荷を接続できる。
【０４４９】
電源４は、安定化されていない直流電圧を出力する電力供給源である。
【０４５０】
出力電圧検出用抵抗５は、出力１６とアースとの間に接続された２つの抵抗器（５−１、５−２）で構成されており、出力１６に現れる出力電圧と前記２つの抵抗器の抵抗値の比率とで定まる分圧された電圧を出力する。
【０４５１】
異常検出用抵抗７も、出力１６とアースとの間に接続された２つの抵抗器（７−１、７−２）で構成されており、出力１６に現れる出力電圧と前記２つの抵抗器の抵抗値の比率とで定まる分圧された電圧を出力する。また、抵抗器７−２にはサーミスタを採用してあるので、異常検出用抵抗７が出力する電圧は出力１６の近傍における温度に応じて変化する。すなわち、異常検出用抵抗７は温度の異常を検出するために利用される。
【０４５２】
オペアンプ２の一方の入力端子には基準電源１が接続され、オペアンプ２の他方の入力端子に出力電圧検出用抵抗５の出力が接続され、オペアンプ２の出力端子はドライブ回路部１４の入力に接続されている。
【０４５３】
ドライブ回路部１４は、電流制御部３をオンオフ制御するためのパルス信号を生成する。また、生成するパルス信号のデューティなどをオペアンプ２から入力される信号に応じて調整する。ドライブ回路部１４が生成するパルス信号は、電流制御部３及び電流制御部６の制御入力に印加される。
【０４５４】
電流制御部３及び６は、それぞれがＦＥＴ（電界効果トランジスタ）で構成されている。電流制御部３の入力（ドレイン端子）はインダクタ１２を介して電源４と接続され、電流制御部３の出力（ソース端子）はアースに接続され、電流制御部３の制御入力（ゲート端子）はドライブ回路部１４の出力と接続されている。また、電流制御部６の入力（ドレイン端子）はスイッチ１１及びインダクタ１２を介して電源４と接続され、電流制御部６の出力（ソース端子）はアースに接続され、電流制御部６の制御入力（ゲート端子）はドライブ回路部１４の出力と接続されている。つまり、２つの電流制御部３、６は並列に接続されている。
【０４５５】
また、電流制御部３及び電流制御部６の入力（ドレイン端子）にはダイオード１５のアノードが接続され、ダイオード１５のカソードは出力１６に接続されている。このダイオード１５は整流器として利用される。ここで、ダイオード１５を制御素子（例えばＦＥＴ（電界効果トランジスタ））とし、ドライブ回路１４により制御される各ＦＥＴ３−１〜３−ｎと逆相でオンオフ動作させる、いわゆる同期整流型ＤＣＤＣコンバータの電源装置でも構わない。また、出力１６に接続されたコンデンサ１３は、インダクタ１２とともにローパスフィルタを形成する。
【０４５６】
スイッチ１１には電気的な制御によりオンオフ可能なものが用いられる。例えば、ＦＥＴ（電界効果トランジスタ）や機械的な接点をオンオフ可能なリレーをスイッチ１１として利用できる。
【０４５７】
異常検出用オペアンプ８の一方の入力端子には基準電源１が接続され、異常検出用オペアンプ８の他方の入力端子に異常検出用抵抗７の出力が接続され、異常検出用オペアンプ８の出力端子はスイッチ１１の制御入力と接続されている。スイッチ１１は、検出された出力の温度異常に対して、電流制御部６の電流駆動能力を制御するために設けてある。
【０４５８】
電流制御部３は、電源４からインダクタ１２に流れる電流を、ドライブ回路部１４の出力するパルス信号に従って周期的にオンオフ制御する。また、出力１６に現れる出力電圧のレベルは、出力電圧検出用抵抗５によってオペアンプ２の入力にフィードバックされ、オペアンプ２の出力する制御信号に影響を及ぼす。従って、出力１６に現れる出力電圧が一定に維持されるように、電流制御部３はそこを流れる電流をオンオフする。なお、出力電圧検出用抵抗５の分圧比を変えることで、出力１６に現れる出力電圧を調整することができる。また、ドライブ回路部１４の出力するパルス信号は、電流制御部６のＦＥＴにもゲート電圧として印加されるので、電流制御部３と電流制御部６との双方を用いて出力を駆動することもできる。
【０４５９】
電流制御部３がオンの時には、電源４からインダクタ１２に流れる電流は、電流制御部３を通ってアースに流れる。この電流によって、インダクタ１２に電気エネルギが蓄積される。このとき、ダイオード１５はオフであり、出力端子１６へはコンデンサ１３から給電される。また、電流制御部３がオフの時には、電源４の出力と、それまでにインダクタ１２に蓄積された電気エネルギーとを加えたエネルギーが、ダイオード１５を介して出力端子１６へ供給される。また、ダイオード１５とコンデンサ１３により、インダクタ１２の出力波形を整流及び平滑化し、出力端子１６へ一定電圧を出力する。また、出力１６に現れる電圧は、ドライブ回路部１４の出力するパルス信号のデューティ制御により安定化され、一定電圧になる。
【０４６０】
一方、異常検出用オペアンプ８は、基準電源１から入力される一定の基準電圧と、異常検出用抵抗７から入力される検出電圧（出力の温度を表す電圧）との差分に応じて出力の温度異常の有無を識別し、その識別結果に応じてスイッチ１１のオンオフを制御する。
【０４６１】
すなわち、出力の温度が異常に高いと判断される電圧が入力された場合には、スイッチ１１をオフに切り替えて電流制御部６の電流を遮断し、出力端子１６の給電を制御する電流制御部６の電流駆動能力を制限できる。また、出力の温度が異常と判断される電圧が入力されなかった場合（正常の場合）は、スイッチ１１はオン状態を維持するので、電流制御部６はドライブ回路部１４の出力するパルス信号に従ってオンオフし、電流制御部３とともに出力電流を制御する。
【０４６２】
従って、図２７に示す安定化電源は、出力１６がショートされるなどの原因により過電流が流れて出力の温度が異常に上昇するような状態や、その他の異常状態において、その異常を検出し、出力電流の駆動能力を制限することが可能である。また、安定化電源を立ち上げる際に、出力の温度がある一定値以上である場合は電流制御部６を遮断することができるので、突入電流を軽減しつつ安定かつすばやい立上動作が可能となる。
【０４６３】
さらに、第１の実施の形態から第２７の実施の形態にかけて説明した安定化電源を、近年ますます多機能化、機能の追加に伴う電源の数の増加、および各電源の制御が煩雑化が進む携帯端末（例えば、携帯電話に代表される）に搭載することにより、省電力化のために個々の電源を頻繁にオンオフしても、個々の電源を安定かつすばやく立ち上げることができる携帯端末を実現できる。また、このような携帯端末は、電源投入時にも同様に、個々の電源を安定かつすばやく立ち上げることができる。
【０４６４】
本発明を詳細にまた特定の実施態様を参照して説明したが、本発明の精神と範囲を逸脱することなく様々な変更や修正を加えることができることは当業者にとって明らかである。
【産業上の利用可能性】
【０４６５】
以上のように本発明は、出力がショートされるなどして過電流が流れる状態や、その他の電圧異常状態、電流異常状態、温度異常状態において、発熱を分散させて機器の発熱を抑制することが可能であるとともに、出力電流の能力を制限することで安全性の高い安定化電源であるという効果を有し、また、立ち上げ時において、突入電流により大電流が流れて電圧異常状態、電流異常状態、温度異常状態になった場合には、一方のＦＥＴをオフまたは半導通状態とすることで、安定かつすばやい立上動作が可能であるという効果を有し、電子機を構成する回路の異常等による過電流や出力電圧異常および温度異常を検出して電子機器を保護することが可能で、安定かつすばやい立上動作が可能な電源として有用である。
【図面の簡単な説明】
【０４６６】
【図１】第１の実施の形態における安定化電源回路の構成を示す電気回路図である。
【図２】第２の実施の形態における安定化電源回路の構成を示す電気回路図である。
【図３】第３の実施の形態における安定化電源回路の構成を示す電気回路図である。
【図４】第４の実施の形態における安定化電源回路の構成を示す電気回路図である。
【図５】第５の実施の形態における安定化電源回路の構成を示す電気回路図である。
【図６】第６の実施の形態における安定化電源回路の構成を示す電気回路図である。
【図７】第７の実施の形態における安定化電源回路の構成を示す電気回路図である。
【図８】第８の実施の形態における安定化電源回路の構成を示す電気回路図である。
【図９】第９の実施の形態における安定化電源回路の構成を示す電気回路図である。
【図１０】第１０の実施の形態における安定化電源回路の構成を示す電気回路図である。
【図１１】第１１の実施の形態における安定化電源回路の構成を示す電気回路図である。
【図１２】第１２の実施の形態における安定化電源回路の構成を示す電気回路図である。
【図１３】第１３の実施の形態における安定化電源回路の構成を示す電気回路図である。
【図１４】第１４の実施の形態における安定化電源回路の構成を示す電気回路図である。
【図１５】第１５の実施の形態における安定化電源回路の構成を示す電気回路図である。
【図１６】第１６の実施の形態における安定化電源回路の構成を示す電気回路図である。
【図１７】第１７の実施の形態における安定化電源回路の構成を示す電気回路図である。
【図１８】第１８の実施の形態における安定化電源回路の構成を示す電気回路図である。
【図１９】第１９の実施の形態における安定化電源回路の構成を示す電気回路図である。
【図２０】第２０の実施の形態における安定化電源回路の構成を示す電気回路図である。
【図２１】第２１の実施の形態における安定化電源回路の構成を示す電気回路図である。
【図２２】第２２の実施の形態における安定化電源回路の構成を示す電気回路図である。
【図２３】第２３の実施の形態における安定化電源回路の構成を示す電気回路図である。
【図２４】第２４の実施の形態における安定化電源回路の構成を示す電気回路図である。
【図２５】第２５の実施の形態における安定化電源回路の構成を示す電気回路図である。
【図２６】第２６の実施の形態における安定化電源回路の構成を示す電気回路図である。
【図２７】第２７の実施の形態における安定化電源回路の構成を示す電気回路図である。
【図２８】従来例の安定化電源回路の構成を示す電気回路図である。
【図２９】従来例の安定化電源回路の構成を示す電気回路図である。
【図３０】従来例の安定化電源回路の構成を示す電気回路図である。
【符号の説明】
【０４６７】
１  基準電源
２  オペアンプ
３  電流制御部
４  電源
５  出力電圧検出用抵抗
６  電流制御部
７  異常検出用抵抗
８  異常検出用オペアンプ
９  ゲート電圧制御部
１０  電流検出部
１１  スイッチ
１２  インダクタ
１３  コンデンサ
１４  ドライブ回路部
１５  ダイオード
１６  出力
【図１】
2008146576.tif 000003
【図２】
2008146576.tif 000004
【図３】
2008146576.tif 000005
【図４】
2008146576.tif 000006
【図５】
2008146576.tif 000007
【図６】
2008146576.tif 000008
【図７】
2008146576.tif 000009
【図８】
2008146576.tif 000010
【図９】
2008146576.tif 000011
【図１０】
2008146576.tif 000012
【図１１】
2008146576.tif 000013
【図１２】
2008146576.tif 000014
【図１３】
2008146576.tif 000015
【図１４】
2008146576.tif 000016
【図１５】
2008146576.tif 000017
【図１６】
2008146576.tif 000018
【図１７】
2008146576.tif 000019
【図１８】
2008146576.tif 000020
【図１９】
2008146576.tif 000021
【図２０】
2008146576.tif 000022
【図２１】
2008146576.tif 000023
【図２２】
2008146576.tif 000024
【図２３】
2008146576.tif 000025
【図２４】
2008146576.tif 000026
【図２５】
2008146576.tif 000027
【図２６】
2008146576.tif 000028
【図２７】
2008146576.tif 000029
【図２８】
2008146576.tif 000030
【図２９】
2008146576.tif 000031
【図３０】
2008146576.tif 000032