(57)【要約】【課題】画素電極と共通電極とが絶縁膜を介して積層された液晶表示装置について良好な表示品位を得ることである。【解決手段】液晶表示装置１０は複数の画素２０を含んでいる。各画素２０は、一対の基板の一方の基板に設けられ、絶縁膜を介して積層された画素電極１６０と共通電極１４０と、画素電極１６０および共通電極１４０よりも液晶層側に配置された配向膜と、画素電極１６０と共通電極１４０との間の液晶層を介した液晶容量に接続された回路容量と、を有している。画素電極１６０と共通電極１４０とのいずれかは、液晶層側に配置され配向膜のラビング方向と略平行なスリット部を有するくし歯状電極で構成されている。回路容量は、スリット部の開放端側から閉鎖端側へ向けて配向膜がラビングされた画素２０と、閉鎖端側から開放端側へ向けてラビングされた画素２０とで、互いに容量値が異なる。【選択図】図２
2008203676.tif 000002
【特許請求の範囲】
【請求項１】
一対の基板に挟持された液晶層を備える液晶表示装置であって、
複数の画素を備え、
各画素は、
前記一対の基板の一方の基板に設けられ、絶縁膜を介して積層された画素電極と共通電極と、
前記画素電極および前記共通電極よりも液晶層側に配置された配向膜と、
前記画素電極と前記共通電極との間の液晶層を介した液晶容量に接続された回路容量と、
を有し、
前記画素電極と前記共通電極とのいずれかは、前記液晶層側に配置され前記配向膜のラビング方向と略平行なスリット部を有するくし歯状電極で構成され、
前記回路容量は、前記スリット部の開放端側から閉鎖端側へ向けて前記配向膜がラビングされた前記画素と、前記閉鎖端側から前記開放端側へ向けてラビングされた前記画素とで、互いに容量値が異なることを特徴とする液晶表示装置。
【請求項２】
請求項１に記載の液晶表示装置であって、
前記回路容量は、前記画素電極と前記絶縁膜と前記共通電極との積層構造によって形成された保持容量を含み、
前記保持容量は、前記回路容量の容量値が異なる前記画素で互いに容量値が異なることを特徴とする液晶表示装置。
【請求項３】
請求項１または請求項２に記載の液晶表示装置であって、
前記くし歯状電極は、前記回路容量の容量値が異なる前記画素で互いに面積が異なることを特徴とする液晶表示装置。
【請求項４】
請求項１ないし請求項３のいずれか１項に記載の液晶表示装置であって、
前記回路容量は、前記画素電極と配線との間にスイッチング素子を介して形成された容量を含み、
前記スイッチング素子を介した前記容量は、前記回路容量の容量値が異なる前記画素で互いに容量値が異なることを特徴とする液晶表示装置。
【請求項５】
請求項１ないし請求項４のいずれか１項に記載の液晶表示装置であって、
前記スイッチング素子は、前記回路容量の容量値の異なる前記画素で、互いに素子サイズが異なることを特徴とする液晶表示装置。
【請求項６】
請求項１ないし請求項５のいずれか１項に記載の液晶表示装置であって、
前記一対の基板の他方の基板に、前記画素電極に対向して開口部が設けられた遮光膜をさらに備え、
前記遮光膜の前記開口部は、前記回路容量の容量値の異なる前記画素で互いに面積が異なることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に係り、特に画素電極と共通電極とが絶縁膜を介して積層された構成を有する液晶表示装置に関する。
【背景技術】
【０００２】
ＦＦＳ（Fringe  Field  Switching）方式の液晶表示装置では、液晶の配向を制御する画素電極と共通電極との両方が同じ基板に設けられており、この２つの電極は絶縁膜を介して積層されている。当該電極のうちで上側の電極すなわち液晶層側の電極にはスリット部が設けられている。スリット部の長手方向（長辺方向）と略平行にラビング処理がなされ、上記電極間の電圧がオフ電圧の場合、液晶分子はスリット部の長手方向と略平行に配向する（初期配向状態）。オフ電圧よりも高い電圧を上記電極間に印加した場合、当該電極間にはスリット部を通って電界が生じる。この電界はスリット部の長辺に対して垂直な方向に発生し、液晶分子は当該電界方向に沿うように基板に平行な面内で回転する。液晶分子の回転角を制御することによって、透過光量が制御される。
【０００３】
【特許文献１】特開平１１−２０２３５６号公報
【特許文献２】特開２００３−５７６７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
スリット部が設けられる上電極の形状として、くし歯形状がある。
【０００５】
種々の評価により、くし歯状電極の場合、スリット部の開放端側から閉鎖端側へ向かってラビングされた画素と、スリット部の閉鎖端側から開放端側へ向かってラビングされた画素とは、配向膜のラビング状態が異なり、液晶分子の傾斜方向が異なることが分かった。
【０００６】
液晶分子の配向状態が異なると、透過効率に相違が生じるので、上記２種類の画素に輝度差が生じる。また、液晶分子の配向状態が異なると、液晶容量に相違が生じるので、共通電極の最適電位に相違が生じ、これによっても輝度差が生じる。その結果、表示品位が低下してしまう。
【０００７】
また、例えば長時間通電によって直流成分が蓄積して焼付きが発生する場合があるが、液晶分子の配向状態が異なると焼付きの発生程度に相違が生じる。このため、例えば上記２種類の画素が表示ラインごとに交互に配置された構成では、隣接する表示ラインで焼付き差が生じて表示品位が低下してしまう。
【０００８】
本発明の目的は、画素電極と共通電極とが絶縁膜を介して積層された構成を有する液晶表示装置であって良好な表示品位を得ることが可能な液晶表示装置を提供することである。
【課題を解決するための手段】
【０００９】
本発明に係る液晶表示装置は、一対の基板に挟持された液晶層を備える液晶表示装置であって、複数の画素を備え、各画素は、前記一対の基板の一方の基板に設けられ、絶縁膜を介して積層された画素電極と共通電極と、前記画素電極および前記共通電極よりも液晶層側に配置された配向膜と、前記画素電極と前記共通電極との間の液晶層を介した液晶容量に接続された回路容量と、を有し、前記画素電極と前記共通電極とのいずれかは、前記液晶層側に配置され前記配向膜のラビング方向と略平行なスリット部を有するくし歯状電極で構成され、前記回路容量は、前記スリット部の開放端側から閉鎖端側へ向けて前記配向膜がラビングされた前記画素と、前記閉鎖端側から前記開放端側へ向けてラビングされた前記画素とで、互いに容量値が異なることを特徴とする。上記構成によれば、スリット部の開放端側からラビングされた画素と閉鎖端側からラビングされた画素との液晶容量の相違を、回路容量で補償することが可能である。このため、上記２種類の画素で画素電極の電位を補償することができる。したがって、輝度差や焼付けの発生程度の差を抑制して、良好な表示品位が得られる。
【００１０】
また、前記回路容量は、前記回路容量は、前記画素電極と前記絶縁膜と前記共通電極との積層構造によって形成された保持容量を含み、前記保持容量は、前記回路容量の容量値が異なる前記画素で互いに容量値が異なることが好ましい。上記構成によれば、回路容量の容量値を調整することができる。
【００１１】
また、前記くし歯状電極は、前記回路容量の容量値が異なる前記画素で互いに面積が異なることが好ましい。上記構成によれば、回路容量の容量値を調整することができる。
【００１２】
また、前記回路容量は、前記画素電極と配線との間にスイッチング素子を介して形成された容量を含み、前記スイッチング素子を介した前記容量は、前記回路容量の容量値が異なる前記画素で互いに容量値が異なることが好ましい。上記構成によれば、回路容量の容量値を調整することができる。
【００１３】
また、前記スイッチング素子は、前記回路容量の容量値の異なる前記画素で、互いに素子サイズが異なることが好ましい。上記構成によれば、回路容量の容量値を調整することができる。
【００１４】
また、前記一対の基板の他方の基板に、前記画素電極に対向して開口部が設けられた遮光膜をさらに備え、前記遮光膜の前記開口部は、前記回路容量の容量値の異なる前記画素で互いに面積が異なることが好ましい。上記構成によれば、スリット部の開放端側からラビングされた画素と閉鎖端側からラビングされた画素との輝度差を抑制可能である。したがって、良好な表示品位が得られる。
【発明を実施するための最良の形態】
【００１５】
図１に本発明の実施の形態に係る液晶表示装置１０の表示領域の一部についての断面図を示す。また、図２および図３に液晶表示装置１０の表示領域の一部についての平面図を示す。図１は図２および図３中の１−１線における断面図に相当し、図３は図２中の一点鎖線で囲んだ部分３の拡大図に相当する。図２および図３では図１中に図示した要素の一部を省略している。
【００１６】
液晶表示装置１０は、対向配置された２枚の支持基板１１０，２１０と、当該２枚の支持基板１１０，２１０間に挟持された液晶層３００とを含んでいる。支持基板１１０，２１０は、例えばガラス板等の透光性基板で構成可能である。液晶層３００の厚さは、セルギャップに対応し、例えば２〜４μｍである。
【００１７】
液晶表示装置１０は、支持基板１１０の液晶層３００側に、ゲートライン１２０と、データライン１２２と、スイッチング素子１２４と、絶縁膜１３０と、共通電極１４０と、絶縁膜１５０と、画素電極１６０と、配向膜１７０とを含んでいる。
【００１８】
ここでは、画素２０がデルタ配列されている場合、換言すれば各画素２０にそれぞれ設けられた画素電極１６０がデルタ配列されている場合を例示する。なお、図面の煩雑化を避けるため、図２では４個の画素２０について太い破線で例示し、図３では２つの画素電極１６０のみ図示している。デルタ配列の場合、画素２０は、表示画面における各行では等ピッチで配列され、隣接する行で互いに半ピッチずれている。なお、画素２０を表示画面における各列で等ピッチに配列し隣接する列で互いに半ピッチずらすことによって、デルタ配列を構成することも可能である。
【００１９】
ゲートライン１２０はそれぞれ、隣接する画素電極１６０の間を通って行方向に延伸している。データライン１２２はそれぞれ、隣接する画素電極１６０の間を通って列方向に延伸している。画素電極１６０がデルタ配列されているので、ゲートライン１２０は行方向に直線状に延伸し、データライン１２２は局所的に屈曲を繰り返しながら全体として列方向に延伸している。ゲートライン１２０とデータライン１２２とは互いに平面視上、交差しているが、ゲートライン１２０とデータライン１２２とは絶縁膜１３０によって互いに絶縁されている。
【００２０】
画素電極１６０と近接のデータライン１２２との間にはスイッチング素子１２４が接続されている。ここではスイッチング素子１２４としてＭＯＳ（Metal  Oxide  Semiconductor）トランジスタを例示するが、例えばダイオード等を用いることも可能である。トランジスタ１２４は半導体層１２４ａを有しており、半導体層１２４ａに形成されたドレイン領域およびソース領域がデータライン１２２および画素電極１６０にそれぞれ接続されている。なお、ドレイン領域とソース領域とを逆に形成することも可能である。半導体層１２４ａは、不図示のゲート絶縁膜を介してゲートライン１２０と積層され、ゲートライン１２０と交差している。ゲートライン１２０のうちで半導体層１２４ａと交差する部分がトランジスタ１２４のゲート電極を構成している。これにより、画素電極１６０には、データライン１２２からトランジスタ１２４を介して、その画素電極１６０に対応する画素２０の表示データ電位が供給される。なお、各ゲートライン１２０には複数の画素電極１６０が接続されており、また、各データライン１２２には複数の画素電極１６０が接続されている。
【００２１】
図３では、半導体層１２４ａがＵ字型をしており、当該Ｕ字型の２本の腕部を横切ってゲートライン１２０が延伸している場合を例示している。この場合、トランジスタ１２４は、直列接続された２つのトランジスタで構成される。
【００２２】
共通電極１４０は、絶縁膜１３０上に配置されている。共通電極１４０は、例えばＩＴＯ（Indium  Tin  Oxide）等の透光性導電膜で構成可能である。共通電極１４０によって各画素２０に共通の電位が供給される。ここでは、共通電極１４０が、全ての画素２０にわたって配置された導電膜で構成される場合を例示するが、例えば、共通電極１４０を画素２０ごとに分割し、これら複数の分割電極を配線で接続してもよい。また、例えば、全画素２０を複数のグループに分け、当該グループごとに共通電極１４０を分割配置することも可能である。
【００２３】
画素電極１６０は、絶縁膜１５０を介して共通電極１４０上に積層されている。画素電極１６０は、例えばＩＴＯ等の透光性導電膜で構成可能である。
【００２４】
画素電極１６０は、１本の幹部（または背部）１６１と、複数の枝部（または歯部）１６２とを含んでいる。枝部１６２は、スリット部（または溝部）１６３を挟んで配列されており、スリット部１６３とともにライン・アンド・スペースのパターンを構成している。なお、枝部１６２とスリット部１６３の数は図示の例示に限られるものではない。複数の枝部１６２は、一端において、幹部１６１で繋がれている。すなわち、画素電極１６０は、くし歯形状をしている。なお、枝部１６２の幅は例えば２．５〜３．５μｍであり、枝部１６２間の間隔すなわちスリット部１６３の幅は例えば４．０〜５．０μｍである。なお、画素電極１６０の輪郭線の角部（コーナー部）は、角張っていてもよいし、丸まった形状でもよい。
【００２５】
ここでは、枝部１６２およびスリット部１６３がゲートライン１２０と平行に延伸する場合を例示する。なお、説明のため、この形態を図２および図３に図示した態様に合わせて「横スリット型」と呼ぶことにする。
【００２６】
画素電極１６０は、各行ではスリット部１６３の開放端を同じ側に向けて配置され、かつ、隣接する行ではスリット部１６３の開放端を互いに逆向きにして配置されている。この配列形態によれば、画素開口率を行ごとに同一のデザインにするうえでレイアウトが効率が高い。
【００２７】
共通電極１４０は画素電極１６０のスリット部１６３だけでなく幹部１６１および枝部１６２にも対向しており、両電極１４０，１６０は絶縁膜１５０を介して保持容量を構成している。
【００２８】
配向膜１７０は、画素電極１６０を覆って積層されている。配向膜１７０の液晶層３００に接する表面は、枝部１６２およびスリット部１６３の長手方向に略平行に、例えば当該長手方向に対して約５°〜１０°傾いた方向にラビングされている。図２等にはラビング方向Ｒの一例を矢印によって模式的に図示している。
【００２９】
液晶表示装置１０は、支持基板１１０の液晶層３００とは反対側に不図示の偏光板を含んでいる。
【００３０】
液晶表示装置１０は、支持基板２１０の液晶層３００側に、遮光膜２２０と、カラーフィルタ２３０とを含んでいる。遮光膜２２０は、例えば黒色顔料を含有した各種樹脂で構成可能である。遮光膜２２０には画素２０ごとに、画素電極１６０に対向して開口部２２０ａが形成されている。各開口部２２０ａには、その画素２０の表示色に応じた色相のカラーフィルタ２３０が配置されている。図１では遮光膜２２０およびカラーフィルタ２３０が支持基板２１０上に配置されている場合を例示している。
【００３１】
液晶表示装置１０は、カラーフィルタ２３０を覆って積層された不図示のオーバーコート層と配向膜２４０とを含んでいる。配向膜２４０の液晶層３００に接する表面は所定方向にラビングされている。また、液晶表示装置１０は、支持基板２１０の液晶層３００とは反対側に不図示の偏光板を含んでいる。
【００３２】
共通電極１４０と画素電極１６０との間の電圧がオフ電圧の場合、電極１４０，１６０付近の液晶分子は、ラビング方向Ｒに配向している（初期配向状態）。オフ電圧よりも高い電圧を電極１４０，１６０間に印加すると、電極１４０，１６０間にスリット部１６３を通って電界が発生する。この電界に沿うように、液晶分子は支持基板１１０に平行な平面内で回転する。すなわち、液晶（分子）が駆動される。液晶分子の回転角を制御することによって、透過光量が制御される。共通電極１４０と画素電極１６０とは、各画素２０において電極対を構成し、上記電界を各画素２０において発生する。
【００３３】
なお、例えば上記２つの配向膜１７０，２４０のラビング方向と上記２つの偏光板の偏光軸方向との関係によって、液晶表示装置１０をノーマリ・ブラック（Normaly  Black）型とノーマリ・ホワイト（Normaly  White）型とのいずれにも設計可能である。ここでは、液晶表示装置１０がノーマリ・ブラック型の場合を例示する。
【００３４】
上記では画素２０がデルタ配列されている場合を例示したが（図２参照）、画素２０をストライプ配列等の他配列にすることも可能である。
【００３５】
種々の評価により、スリット部１６３の開放端側から閉鎖端側（換言すれば幹部１６１側）へ向かってラビングされた画素２０と、スリット部１６３の閉鎖端側から開放端側へ向かってラビングされた画素２０とは、配向膜１７０のラビング状態が異なり、液晶分子の傾斜方向が異なることが分かった。
【００３６】
液晶分子の配向状態が異なると、透過効率に相違が生じ、上記２種類の画素２０に輝度差が生じる。すなわち、スリット部１６３の開放端側からラビングされた画素２０の方が、輝度が低いことが分かった。このため、液晶表示装置１０では、輝度の高い画素２０における遮光膜２２０の開口部２２０ａの面積を小さく設定し、両画素２０の輝度差を抑制している。
【００３７】
また、液晶分子の配向状態が異なると、上記２種類の画素２０では、画素電極１６０と共通電極１４０との間に液晶層３００を介して形成された液晶容量ＣＬＣに容量値の相違が生じる。液晶容量ＣＬＣの相違も、上記２種類の画素２０での輝度差を招く。この点を、以下に説明する。
【００３８】
図４に画素２０の等価回路図を示し、図５に画素２０の駆動波形図の一例を示す。なお、図３の構成ではトランジスタ１２４は直列接続された２つのトランジスタで構成されるが、図４ではトランジスタ１２４を１つのトランジスタで図示している。
【００３９】
図４に示すように、画素２０には、液晶容量ＣＬＣの他に、液晶容量ＣＬＣに接続された回路容量Ｃを含んでいる。ここでは、回路容量Ｃが、保持容量ＣＳと、トランジスタ１２４による容量ＣＴＲとを含む場合を例示する。保持容量ＣＳは、画素電極１６０と共通電極１４０との間に絶縁膜１５０を介して形成される。容量ＣＴＲは、画素電極１６０とゲートライン１２０との間にトランジスタ１２４を介して形成される寄生容量である。液晶容量ＣＬＣと保持容量ＣＳと容量ＣＴＲとは画素電極１６０を介して互いに接続されている。
【００４０】
図５には、ゲートライン１２０の電位ＶＧと、データライン１２２の電位ＶＤと、共通電極１４０の電位ＶＣＯＭと、画素電極１６０の電位ＶＰとの変化を図示している。図５中の電位ＶＣはデータライン１２２の電位ＶＤの中心電位である。
【００４１】
ゲートライン１２０の電位ＶＧの変化によってトランジスタ１２４がオン状態になると、画素電極１６０の電位ＶＰはデータライン１２２の電位ＶＤに等しくなる。その後、トランジスタ１２４がオフ状態になると、データライン１２２から書き込まれた信号は、液晶容量ＣＬＣおよび保持容量ＣＳによって保持される。また、トランジスタ１２４がオフ状態になると、容量ＣＬＣ，ＣＳ，ＣＴＲの容量カップリングによって、画素電極１６０の電位ＶＰは電圧ΔＶだけシフトする。
【００４２】
この電圧シフトは、データライン１２２の電位ＶＤの極性に関係なく、画素電極１６０の電位ＶＰを電圧ΔＶだけ低下させる。このため、一般に、共通電極１４０の電位ＶＣＯＭは、データライン１２２の電位ＶＤの中心電位ＶＣに対して電圧ΔＶだけ小さく設定される。
【００４３】
シフト電圧ΔＶの大きさは、ゲートライン１２０の電位ＶＧの振幅をΔＶＧとして、
ΔＶ＝ΔＶＧ×｛ＣＴＲ／（ＣＬＣ＋ＣＳ＋ＣＴＲ）｝  ・・・（１）
で表される。
【００４４】
ここで、上記のように液晶容量ＣＬＣの容量値が異なると、シフト電圧ΔＶの大きさは異なる。このため、上記２種類の画素２０で、共通電極１４０の電位ＶＣＯＭの設定すべき値が異なってしまう。この場合、一方の種類の画素２０に合わせて電位ＶＣＯＭを設定すると、上記２種類の画素２０で輝度差が生じる。
【００４５】
このため、液晶表示装置１０では、保持容量ＣＳの容量値とトランジスタ１２４による容量ＣＴＲの容量値との一方または両方を調整することによって、換言すれば回路容量Ｃの容量値を調整することによって、液晶容量ＣＬＣの容量値の相違を補償している。これにより、画素電極１６０の電位ＶＰを補償し、上記２種類の画素２０で輝度差を抑制している。
【００４６】
種々の評価によれば、スリット部１６３の開放端側からラビングされた画素２０の方が、液晶容量ＣＬＣの容量値が低いことが分かった。
【００４７】
このため、例えば、液晶容量ＣＬＣの容量値が高い方の画素２０の保持容量ＣＳの容量値を、液晶容量ＣＬＣの容量値の差分だけ低減することによって、シフト電圧ΔＶの大きさを同等にすることができる（式（１）参照）。保持容量ＣＳの容量値の低減は、例えば画素電極１６０の面積を低減することによって可能である。電極面積低減は例えば、図６の平面図に示すように幹部１６１の角部を削除することによって可能である。また、図７の平面図に示すように、幹部１６１と最も外側の２本の枝部１６２との幅を狭くすることによっても、電極面積を低減可能である。なお、図７中の一点鎖線は、幅を狭くする前の輪郭、すなわちもう一方の種類の画素２０の画素電極１６０の輪郭を示している。
【００４８】
図７では幹部１６１と最も外側の２本の枝部１６２との全てを幅狭にする場合を例示しているが、保持容量ＣＳの低減量に応じて上記３部分１６１，１６２，１６２の一部のみを幅狭にしてもよい。ここで、最も外側を除く他の枝部１６２の幅を調整することも可能である。しかし、一般に、枝部１６２およびスリット部１６３の各幅は配向制御上、換言すれば透過効率上、最適化が図られるので、最も外側の２本の枝部１６２を調整する方が調整容易である。
【００４９】
なお、図６および図７におけるくし歯形状の向きは例示である。すなわち、図６および図７は、図示した向きの画素電極１６０を有する画素２０と、上記の液晶容量ＣＬＣの高い方の画素２０とが、一致することを示すものではない。
【００５０】
同様に、トランジスタ１２４による容量ＣＴＲの容量値を調整することによって、液晶容量ＣＬＣの差分を補償してシフト電圧ΔＶの大きさを同等にすることも可能である（式（１）参照）。容量ＣＴＲの容量値の調整はトランジスタ１２４の素子サイズを調整することによって、例えば半導体層１２４ａの幅を調整してゲートライン１２０との交差部分（すなわちゲート電極）の面積を調整することによって可能である。
【００５１】
また、例えば、上記２種類の画素２０の両方についてシフト電圧ΔＶ自体を小さくすることによって、上記２種類の画素２０に生じる電圧ΔＶの差を縮小することができる。シフト電圧ΔＶの削減は、例えばトランジスタ１２４による容量ＣＴＲの容量値を低減することによって可能である（式（１）参照）。
【００５２】
ここで、上記２種類の画素２０で画素電極１６０の電位ＶＰが補償されることによって、液晶層３００に印加される電圧が上記２種類の画素２０で同等になる。このため、焼付きの発生程度の差も抑制される。したがって、例えば焼付きの強弱が行単位で交互に観察され表示品位が低下することが抑制される。
【００５３】
上記のように、液晶表示装置１０によれば、スリット部１６３の開放端側からラビングされた画素２０と閉鎖端側からラビングされた画素２０との輝度差、焼付きの程度差を抑制して、良好な表示品位を得ることができる。なお、遮光膜２２０の開口部２２０ａの面積調整と、画素電極１６０の電位ＶＰの補償とは、それぞれ行うことも可能であるが、両方を組み合わせることによって効率的に輝度差を抑制することができる。
【００５４】
上記では画素電極１６０が横スリット型の場合を例示した。これに対して、枝部１６２およびスリット部１６３をデータライン１２２に平行に延伸させることも可能である。なお、この形態を「縦スリット型」と呼ぶことにする。縦スリット型においても、画素電極１６０を覆う配向膜１７０は、枝部１６２およびスリット部１６３の長手方向に略平行にラビング処理される。このため、縦スリット型の画素電極１６０は、例えば、各列ではスリット部１６３の開放端を同じ側に向けて配置され、かつ、隣接する列ではスリット部１６３の開放端を互いに逆向きにして配置される。
【００５５】
また、枝部１６２およびスリット部１６３をゲートライン１２０またはデータライン１２２に対して傾いた方向に延伸させることも可能である。この場合、その傾斜角が小さいとき、例えば１０°以下のときは、実質的に縦スリット型または横スリット型と同一視することが可能である。
【００５６】
また、上記では画素電極１６０が共通電極１４０よりも液晶層３００側に配置された場合すなわち画素電極１６０が上電極となる場合を例示したが、共通電極１４０を上電極にすることも可能である。この場合、共通電極１４０がくし歯形状に構成される。
【図面の簡単な説明】
【００５７】
【図１】本発明の実施の形態に係る液晶表示装置の断面図である。
【図２】本発明の実施の形態に係る液晶表示装置の平面図である。
【図３】本発明の実施の形態に係る液晶表示装置の平面図である。
【図４】本発明の実施の形態に係る液晶表示装置の画素の等価回路図である。
【図５】本発明の実施の形態に係る液晶表示装置を説明するための駆動波形図である。
【図６】本発明の実施の形態に係る液晶表示装置のくし歯状電極の一例の平面図である。
【図７】本発明の実施の形態に係る液晶表示装置のくし歯状電極の他の一例の平面図である。
【符号の説明】
【００５８】
１０  液晶表示装置、２０  画素、１１０，２１０  基板、１２４  スイッチング素子、１４０  共通電極、１５０  絶縁膜、１６０  画素電極、１６３  スリット部、１７０  配向膜、２２０  遮光膜、２２０ａ  開口部、３００  液晶層、Ｃ  回路容量、ＣＬＣ  液晶容量、ＣＳ  保持容量、ＣＴＲ  容量、Ｒ  ラビング方向。
【図１】
2008203676.tif 000003
【図２】
2008203676.tif 000004
【図３】
2008203676.tif 000005
【図４】
2008203676.tif 000006
【図５】
2008203676.tif 000007
【図６】
2008203676.tif 000008
【図７】
2008203676.tif 000009