(57)【要約】【課題】画素をデータ書き込み読み出し可能にする。【解決手段】画素は、前記選択ラインの選択信号によってオンオフされるトランジスタ５と、このトランジスタ５を介し、前記データライン９に接続されるスタティックメモリ（２つの駆動トランジスタ２，４を含むメモリ）と、このスタティックメモリの記憶状態に応じて発光が制御される発光素子１，３と、含む。書き込みモードにおいて、選択トランジスタ５をオンするとともに、前記データライン９に設定されたデータを設定することで、設定されたデータを前記スタティックメモリに書き込む。読み出しモードにおいて、前記選択トランジスタ５をオンするとともに、データライン９を浮遊状態として、スタティックメモリの記憶内容をデータラインに読み出す。【選択図】図１Ａ
2008203358.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された複数の画素と、
画素の列方向に沿って配置され、対応列の画素についてのデータが設定されるデータラインと、
画素の行方向に沿って配置され、対応行の画素についての選択信号が設定される選択ラインと、
を含み、
各画素は、
前記選択ラインの選択信号によってオンオフされる選択トランジスタと、
この選択トランジスタを介し、前記データラインに接続されるスタティックメモリと、
このスタティックメモリの記憶状態に応じて発光が制御される発光素子と、
を含み、
書き込みモードにおいて、前記選択トランジスタをオンするとともに、前記データラインに設定されたデータを設定することで、設定されたデータを前記スタティックメモリに書き込み、
読み出しモードにおいて、前記選択トランジスタをオンするとともに、前記データラインを浮遊状態として、前記スタティックメモリの記憶内容をデータラインに読み出すことを特徴とするアクティブマトリクス型表示装置。
【請求項２】
請求項１に記載のアクティブマトリクス型表示装置において、
前記発光素子は、第１発光素子と、第２発光素子を含み、いずれか一方が遮光されておらず、他方が遮光されており、
前記スタティックメモリは、
前記第１発光素子に接続され、第１発光素子への電流を制御する第１駆動トランジスタと、
前記第２発光素子に接続され、第２発光素子への電流を制御する第２駆動トランジスタと、
を含み、
第１発光素子の制御端は前記選択トランジスタを介しデータラインに接続するとともに、前記第２駆動トランジスタと第２発光素子との接続点に接続され、第２発光素子の制御端は前記第１駆動トランジスタと第１発光素子との接続点に接続されており、
データラインから選択トランジスタを介し、第１トランジスタの制御端に供給されるデータによって、前記第１駆動トランジスタまたは第２トランジスタのいずれかをオンするデータが書き込まれることを特徴とするアクティブマトリクス型表示装置。
【請求項３】
請求項２に記載のアクティブマトリクス型表示装置において、
前記選択トランジスタのオン抵抗を前記第２発光素子の抵抗および前記第２駆動トランジスタのオン抵抗に比べ大きく設定することを特徴とするアクティブマトリクス型表示装置。
【請求項４】
請求項２に記載のアクティブマトリクス型表示装置において、
前記選択トランジスタのオン抵抗を前記第２駆動トランジスタのオン抵抗に比べ大きく設定するとともに、
読み出しモードにおけるデータ読み出しに先立って、データラインをプリチャージし、選択トランジスタのオン抵抗が前記第２駆動トランジスタのオン抵抗より高いことで、データラインへの読み出しを可能とすることを特徴とするアクティブマトリクス型表示装置。
【請求項５】
請求項２〜４に記載のアクティブマトリクス型表示装置において、
前記選択ラインに供給する選択信号の電圧レベルを書き込みモードで高く、読み出しモードで低く設定することで、読み出しモードの際のオン抵抗を書き込みモードに比べ大きくすることを特徴とするアクティブマトリクス型表示装置。
【請求項６】
請求項２〜４に記載のアクティブマトリクス型表示装置において、
さらに、
データラインと、前記第２駆動トランジスタの制御端および第１駆動トランジスタと第１発光素子の接続点と、を接続する第２選択トランジスタを設け、
前記選択トランジスタと、第２選択トランジスタのいずれか一方のオン抵抗を他方に比べ高く設定し、
書き込みモードの場合にオン抵抗の小さい選択トランジスタをオンし、読み出しモードの場合にオン抵抗の大きい選択トランジスタをオンすることを特徴とするアクティブマトリクス型表示装置。
【請求項７】
請求項６に記載のアクティブマトリクス型表示装置において、
データ読み出し時には、前記２つの選択トランジスタのうちの片方の選択トランジスタで読み出したデータと、もう片方の選択トランジスタで読み出した反転データを比較し、読み出したデータをベリファイすることを特徴とするアクティブマトリクス型表示装置。
【請求項８】
請求項１〜７のいずれか１つに記載のアクティブマトリクス型表示装置において、
前記画素の一部については、前記発光素子として、電流を流すがその時に可視光を射出しないものを用い、その発光しない画素についてはデータを書き込み読み出し可能なメモリとして使用することを特徴とするアクティブマトリクス型表示装置。
【請求項９】
請求項１〜８のいずれか１つに記載のアクティブマトリクス型表示装置において、
前記発光素子は、有機ＥＬ素子であることを特徴とするアクティブマトリクス型表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マトリクス状に配置された画素にデータを供給して表示を行うアクティブマトリクス型表示装置に関する。
【背景技術】
【０００２】
アクティブマトリクス型表示装置は、高解像度化が可能であるため、ディスプレイとして広く普及している。ここで、アクティブマトリクス型表示装置は画素一つ一つに表示状態を決定するための能動素子が必要となる。特に、有機ＥＬディスプレイ等電流駆動型の場合には、発光素子に電流を供給し続けることが可能な駆動トランジスタが設けられている。駆動トランジスタには、アモルファスシリコンやポリシリコンなどの薄膜により形成される薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）が用いられるが、このＴＦＴの特性を均一化することは難しい。
【０００３】
ＴＦＴの特性を回路技術で補正する方法がいくつか提案されており、その１つとしてデジタル駆動が提案されている（特許文献１）。
【０００４】
【特許文献１】特開２００５−３３１８９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ここで、従来例では、画素に保持容量が備えられており、書き込まれたデータを保持容量にある一定の期間保持し、そのデータに対応した発光強度を生成している。すなわち、保持容量をライトオンリーなダイナミックメモリとして利用している。このため、外部にリードライト可能なメモリを必要とし、保持容量にデータの再書き込みするリフレッシュ動作を行う必要があった。
【０００６】
このリフレッシュ動作は、映像に変化がなくとも必要な処理であるため、低消費電力化を困難にする一つの要因である。また、各画素に対するライトオンリーな動作のみでは外部のメモリを必要とするため、ディスプレイを低コスト化することが難しい。
【課題を解決するための手段】
【０００７】
本発明は、マトリクス状に配置された複数の画素と、画素の列方向に沿って配置され、対応列の画素についてのデータが設定されるデータラインと、画素の行方向に沿って配置され、対応行の画素についての選択信号が設定される選択ラインと、を含み、各画素は、前記選択ラインの選択信号によってオンオフされる選択トランジスタと、この選択トランジスタを介し、前記データラインに接続されるスタティックメモリと、このスタティックメモリの記憶状態に応じて発光が制御される発光素子と、を含み、書き込みモードにおいて、前記選択トランジスタをオンするとともに、前記データラインに設定されたデータを設定することで、設定されたデータを前記スタティックメモリに書き込み、読み出しモードにおいて、前記選択トランジスタをオンするとともに、前記データラインを浮遊状態として、前記スタティックメモリの記憶内容をデータラインに読み出すことを特徴とする。
【０００８】
また、前記発光素子は、第１発光素子と、第２発光素子を含み、いずれか一方が遮光されておらず、他方が遮光されており、前記スタティックメモリは、前記第１発光素子に接続され、第１発光素子への電流を制御する第１駆動トランジスタと、前記第２発光素子に接続され、第２発光素子への電流を制御する第２駆動トランジスタと、を含み、第１発光素子の制御端は前記選択トランジスタを介しデータラインに接続するとともに、前記第２駆動トランジスタと第２発光素子との接続点に接続され、第２発光素子の制御端は前記第１駆動トランジスタと第１発光素子との接続点に接続されており、データラインから選択トランジスタを介し、第１トランジスタの制御端に供給されるデータによって、前記第１駆動トランジスタまたは第２トランジスタのいずれかをオンするデータが書き込まれることが好適である。
【０００９】
また、前記選択トランジスタのオン抵抗を前記第２発光素子の抵抗および前記第２駆動トランジスタのオン抵抗に比べ大きく設定することが好適である。
【００１０】
また、前記選択トランジスタのオン抵抗を前記第２駆動トランジスタのオン抵抗に比べ大きく設定するとともに、読み出しモードにおけるデータ読み出しに先立って、データラインをプリチャージし、選択トランジスタのオン抵抗が前記第２駆動トランジスタのオン抵抗より高いことで、データラインへの読み出しを可能とすることが好適である。
【００１１】
また、前記選択ラインに供給する選択信号の電圧レベルを書き込みモードで高く、読み出しモードで低く設定することで、読み出しモードの際のオン抵抗を書き込みモードに比べ大きくすることが好適である。
【００１２】
さらに、データラインと、前記第２駆動トランジスタの制御端および第１駆動トランジスタと第１発光素子の接続点と、を接続する第２選択トランジスタを設け、前記選択トランジスタと、第２選択トランジスタのいずれか一方のオン抵抗を他方に比べ高く設定し、書き込みモードの場合にオン抵抗の小さい選択トランジスタをオンし、読み出しモードの場合にオン抵抗の大きい選択トランジスタをオンすることが好適である。
【００１３】
また、前記画素からのデータ読み出し時には、前記２つの選択トランジスタのうちの片方の選択トランジスタで読み出したデータと、もう片方の選択トランジスタで読み出した反転データを比較し、読み出したデータをベリファイすることが好適である。
【００１４】
また、前記画素の一部については、前記発光素子として、電流を流すがその時に可視光を射出しないものを用い、その発光しない画素についてはデータを書き込み読み出し可能なメモリとして使用することが好適である。
【００１５】
また、前記発光素子は、有機ＥＬ素子であることが好適である。
【発明の効果】
【００１６】
このように、本発明によれば、各画素にデータを書き込むことができるだけでなく、ここからデータを読み出すことができる。従って、必要な場合に、書き込んだデータを読み出して利用することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施形態について、図面に基づいて説明する。
【００１８】
＜画素回路＞
図１には、本実施形態の画素１２の構成が示されている。図１Ａには画素等価回路、図１Ｂには発光面の反対側から見た画素回路配置配線図が示されている。
【００１９】
図１の画素は、発光に寄与する第１有機ＥＬ素子１、それを駆動する第１駆動トランジスタ２、発光に寄与しない第２有機ＥＬ素子３、それを駆動する第２駆動トランジスタ４を有している。そして、選択信号が供給されるゲートライン７によりオンオフされるゲートトランジスタ５が、データライン９に供給されたデータ電圧の、第１駆動トランジスタ２のゲート端子への供給を制御する。このように図１の画素１２では、従来では必要だった保持容量が必要ない。
【００２０】
第１有機ＥＬ素子のアノードは第１駆動トランジスタ２のドレイン端子、第２駆動トランジスタ４のゲート端子に接続されている。第１駆動トランジスタ２のゲート端子は、第２有機ＥＬ素子３のアノードおよび第２駆動トランジスタ４のドレイン端子の接続点と、ゲートトランジスタ５のソース端子に接続されている。ゲートトランジスタ５のゲート端子はゲートライン７、ドレイン端子はデータライン９へ接続されている。第１駆動トランジスタ２および第２駆動トランジスタ４のソース端子は、電源ライン１０へ接続され、第１有機ＥＬ素子１および第２有機ＥＬ素子３のカソードは、カソード電極１１へ接続されている。
【００２１】
図１の画素は、ゲートトランジスタ５に適切な選択電圧を供給することでデータライン９に供給されるデータを画素に書き込む書き込み動作と、画素内の保持データをデータライン９へ読み出す読み出し動作を行うことが可能な構成となっている。次に書き込み動作、読み出し動作方法についてそれぞれ順を追って説明する。
【００２２】
＜書き込み動作＞
まず、書き込み動作であるが、データを書き込むために必要なことは、保持しているデータに対し反転するデータを書き込むことができるか否かである。このため、以下データを反転する場合の書き込みについて説明する。
【００２３】
ゲートライン７が選択され（Ｌｏｗとされ）、ゲートトランジスタ５がオンすると、データライン９は、第１駆動トランジスタ２のゲート端子と、第２有機ＥＬ素子３のアノードと第２駆動トランジスタ４のドレイン端子の接続点にゲートトランジスタ５を介して接続される。
【００２４】
データライン９上に供給されているデータ電圧がＬｏｗであり、保持されているデータがＨｉｇｈである場合は、第２駆動トランジスタ４がオンしていることで、第１駆動トランジスタ２のゲート端子にＨｉｇｈが保持されており、第１有機ＥＬ素子１が発光していない。この場合に、第１駆動トランジスタ２のゲート端子をＨｉｇｈからＬｏｗに反転させるためには、ゲートトランジスタ５のオン抵抗を、第２駆動トランジスタ４のオン抵抗より低くしなければならない。なぜならば、第１駆動トランジスタ２のゲート端子に保持されているＨｉｇｈの信号の強度は、第２駆動トランジスタ４のオン抵抗によって決定されているからである。仮に、データライン９にＬｏｗの信号を供給しても、ゲートトランジスタ５のオン抵抗が第２駆動トランジスタ４のオン抵抗と比較して大きい場合、抵抗分圧により、第１駆動トランジスタ２のゲート端子の電位はＬｏｗにはならず、依然としてＨｉｇｈ側に位置するため、データをＨｉｇｈからＬｏｗへ反転することはできない。
【００２５】
つまり、ゲートトランジスタ５のサイズをオン抵抗が第２駆動トランジスタ４と比較して小さくなるようにするか、同じかもしくは逆であっても、ゲートライン７に供給する選択電圧（ゲートトランジスタ５をオンする電圧）を低くして、より低抵抗化して動作させる必要がある。
【００２６】
以上の条件が満たされていると、第１駆動トランジスタ２のゲート電圧がＬｏｗとなり、第１駆動トランジスタ２はオンする。第１駆動トランジスタ２がオンすると、第１有機ＥＬ素子１のアノードは、電源電圧ＶＤＤが供給されている電源ライン１０に接続され、第１有機ＥＬ素子１に電流が流れて発光する。それと同時に第２駆動トランジスタ４のゲート端子もＶＤＤとなり、第２駆動トランジスタ４はオフし、それによって第２有機ＥＬ素子３のアノードはカソード電位ＶＳＳ近くまで低下する。より厳密に表現すれば、データライン９に供給されるＬｏｗ電圧とカソード電位ＶＳＳをゲートトランジスタ５のオン抵抗と第２有機ＥＬ素子３の抵抗で分圧されたレベルになる。
【００２７】
このカソード電位ＶＳＳに近い電圧は、第１駆動トランジスタ２のゲート端子に供給されるため、ゲートライン７をＨｉｇｈとしてゲートトランジスタ５がオフした後も、書き込まれたＬｏｗデータがＶＤＤ及びＶＳＳが与えられている間維持される。
【００２８】
今度は、第１駆動トランジスタ２のゲート端子に保持されているデータがＬｏｗであり、データライン９にＨｉｇｈのデータを供給し、反転するデータを書き込む場合には、ゲートトランジスタ５のオン抵抗が第２有機ＥＬ素子３の抵抗より低いことが必要である。もし、ゲートトランジスタ５のオン抵抗が第２有機ＥＬ素子３の抵抗より高いと、第１駆動トランジスタ２のゲート電位はゲートトランジスタ５のオン抵抗と第２有機ＥＬ素子３の抵抗の分圧で定まるため、Ｌｏｗのままとなり、データが反転されない。
【００２９】
ゲートトランジスタ５のオン抵抗が第２有機ＥＬ素子３の抵抗より十分に低くされると、第１駆動トランジスタ２のゲート電圧は抵抗分圧によりＨｉｇｈ側となり、第１駆動トランジスタ２はオフして第１有機ＥＬ素子１のアノードはカソード電位ＶＳＳまで低下する。このカソード電位ＶＳＳは第２駆動トランジスタ４のゲート端子に供給されるため、第２駆動トランジスタ４はオンし、第２有機ＥＬ素子３のアノードは電源電圧ＶＤＤが供給される電源ライン８に接続され、第２有機ＥＬ素子３に電流が流れる。第２有機ＥＬ素子３のアノード電位は第１駆動トランジスタ２のゲート端子に反映され、電源電圧ＶＤＤとなるため、ゲートライン７をＨｉｇｈとしてゲートトランジスタ５をオフした後も、書き込まれたＨｉｇｈのデータがＶＤＤ及びＶＳＳが与えられている間維持される。
【００３０】
なお、第２有機ＥＬ素子３は発光に寄与しないため、第１有機ＥＬ素子１の発光状態が画素の発光状態を決定する。
【００３１】
発光に寄与しない第２有機ＥＬ素子３の構成方法としては、第１有機ＥＬ素子１と異なる非発光素子を形成する方法もあるが、発光する第１有機ＥＬ素子１と発光しない有機ＥＬ素子３の２つの素子を形成する必要があるため、製造工程が複雑になる。特に、発光素子を形成している際に、非発光素子を形成する領域に発光素子が形成されるのを防ぐマスクが必要となるが、このマスクには高い精度が要求されるため、作製が困難であり、コストが高くなる。そこで、同じ素子で両者を形成し、第２有機ＥＬ素子３を、画素を形成するための配線やブラックマトリクスなどで遮光し、光が発光面から外へ出ないように形成する方が容易であり、コスト的にも有利である。
【００３２】
また、第２有機ＥＬ素子３は第１有機ＥＬ素子１が発光しない場合に電流が流れるため、この電流がより少なくなるように第２有機ＥＬ素子３の抵抗を高くする方が消費電力の観点から望ましい。
【００３３】
つまり、第２有機ＥＬ素子３は発光に寄与しないこと、そして抵抗は高いほうが制御が容易となることから、図１Ｂに示されるように第２有機ＥＬ素子３の発光面積を小さくし、発光する第１有機ＥＬ素子１の発光面積が大きく確保できるように配置配線することが好適である。
【００３４】
＜読み出し動作＞
次に、読み出し動作であるが、画素内に保持されているデータを正しくデータライン９を介して読み出すためには、書き込みの際とは逆に、保持しているデータを読み出す際に、データライン９に供給されているデータが画素内に保持されているデータを書き換えてしまうという、いわゆる誤書き込みを防ぐ必要がある。この誤書き込みは、データライン９に保持されているデータが、画素内に保持されているデータと異なる場合に発生するため、この場合について説明する。
【００３５】
まず、ゲートライン７が選択され（Ｌｏｗとされ）、ゲートトランジスタ５をオンすると、書き込み動作の際と同様に、データライン９は、第１駆動トランジスタ２のゲート端子と、第２有機ＥＬ素子３のアノードと第２駆動トランジスタ４のドレイン端子の接続点にゲートトランジスタ５を介して接続される。この際、データライン９は浮遊状態とされ、以前のＨｉｇｈもしくはＬｏｗの状態をデータライン９自身の容量で維持している。
【００３６】
データライン９に保持されているデータがＨｉｇｈであり、第１駆動トランジスタ２のゲート端子に保持されているデータがＬｏｗである場合、つまり第２駆動トランジスタ４がオフしている場合を考える。
【００３７】
もし、ゲートトランジスタ５のオン抵抗が書き込みの際と同様に第２有機ＥＬ素子３の抵抗より小さいままであると、データライン９に保持されているＨｉｇｈデータが書き込まれてしまい、保持されているデータが書き換えられてしまう、すなわち誤書き込みが発生する。
【００３８】
したがって、読み出しの場合にはゲートトランジスタ５のオン抵抗は第２有機ＥＬ素子３の抵抗より高くなっていなければならない。この条件は、読み出しの際にはゲートライン７に供給する選択電圧を書き込みの際に供給する選択電圧と異ならせ、よりオン抵抗が高くなる電位を与えることで満足される。この場合には、ゲートトランジスタ５のゲート電圧は、書き込み時に比べより高いＬｏｗ電位となる。
【００３９】
ゲートトランジスタ５のオン抵抗が、第２有機ＥＬ素子３より十分高ければ、抵抗分圧で第１駆動トランジスタ２のゲート電位をＬｏｗに保ちながら、データライン９の電位を第２有機ＥＬ素子３の抵抗で反転し、Ｌｏｗとすることができる。
【００４０】
それとは逆に、データライン９に保持されているデータがＬｏｗで、第１駆動トランジスタ２のゲート端子に保持されているデータがＨｉｇｈである場合には、第２駆動トランジスタ４がオンしている。この場合も同様に、ゲートトランジスタ５のオン抵抗の高抵抗化により、第１駆動トランジスタ２のゲート電位をＨｉｇｈに保ちながら、データライン９の電位を第２駆動トランジスタ４のオン抵抗を利用して反転し、Ｈｉｇｈとすることができる。
【００４１】
ただし、これらの読み出し動作、つまり、データライン９の電位を第１駆動トランジスタ２のゲート電位に書き換える動作は、高抵抗化させたゲートトランジスタ５を介して行われる。このため、その動作が遅く、読み出しに時間を要する。特に、第２有機ＥＬ素子３は、その占める面積が小さいことからより高抵抗となっており、これがゲートトランジスタ５と直列に接続される経路となるため、データライン９の電位を反転するには時間がかかる。
【００４２】
その場合には、読み出しを開始する前にデータライン９をＬｏｗ電位でプリチャージして初期化するとよい。プリチャージによってデータライン９の変化はＬｏｗからＨｉｇｈのみとなる。このＬｏｗからＨｉｇｈの変化は、第２駆動トランジスタ４の比較的低いオン抵抗とそれより高いゲートトランジスタ５のオン抵抗の直列接続で行われる。このため、第２有機ＥＬ素子３を介して行うデータライン９がＨｉｇｈからＬｏｗへ変化する読み出しよりも動作を速くできる。
【００４３】
このように、データ読み出しの際には画素内に保持されているデータへの誤書き込みを防止することができる。これによって、映像はそのまま表示され、読み出し動作の影響はない。
【００４４】
図２には、図１の画素１２をマトリクス状に配置したメモリ画素アレイ１３、ゲートライン７を駆動するゲートドライバ１４、データライン９を駆動するデータドライバ１５、アクセスモードが書き込みモードか読み出しモードかで選択電圧を切り替える電圧セレクタ１６から構成される表示装置が示されている。
【００４５】
電圧セレクタ１６は、書き込みモードの際はライトイネーブル信号ＷＥをＨｉｇｈとすることでゲートドライバ１４の出力はより低いＬｏｗ選択電圧に変換される。一方、読み出しモードの際は、リードイネーブル信号ＲＥをＨｉｇｈとすることで、ゲートドライバ４の出力がより高いＬｏｗ選択電圧に変換されてゲートライン７へ出力される。ライトイネーブル信号ＷＥとリードイネーブル信号ＲＥの両者がＬｏｗの場合には、ゲートドライバ１４のＨｉｇｈ出力がゲートライン７に供給され、ゲートライン７は非選択状態となる。
【００４６】
ゲートドライバ１４、データドライバ１５、電圧セレクタ１６は高性能な低温ポリシリコントランジスタを用いると、メモリ画素アレイ１３と同一基板上に構成することは可能であるが、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）として機能が提供されていてもよい。ＩＣは、メモリ画素アレイ１３が形成された基板にＣＯＧ（シリコン・オン・ガラス）などの手法で、接続される。
【００４７】
図３には、ゲートアドレスで指定されているラインのデータを、データアドレスで指定されているカラムのみ書き換える部分書き込み時のタイミングチャートが示されている。まずプリチャージ信号ＰＲＣをＨｉｇｈとして、データライン９をＬｏｗにプリチャージしておく。そして、書き込むゲートラインのアドレスをゲートアドレス入力ＧＡＤＲに入力し、ゲートアドレス取り込みクロックＧＣＬＫを入力する。これによって、入力されたゲートアドレスがゲートドライバ１４に取り込まれる。
【００４８】
次に、リードイネーブル信号ＲＥをＨｉｇｈとして、データドライバ１５の全出力を入力に切り替える。これにより、データライン９は浮遊状態となり、指定したゲートアドレスの示すラインのデータが画素１２からデータライン９へ読み出される。
【００４９】
続いて、データドライバ１５のデータアドレス入力ＤＡＤＲにアドレスを入力するとともに、データバスＤＡＴＡにそのアドレスに対応するデータを入力し、データ取り込みクロックＤＣＬＫを入力する。これにより、アドレスに対応するデータドライバ１５のデータライン９との接続が入力から出力に切り替わり、データライン９にそのデータが供給される。
【００５０】
データを書き込むアドレスとデータの入力が終了すると、ライトイネーブル信号ＷＥがＨｉｇｈとされることによりゲートアドレスで指定されているラインが選択されてデータライン９に保持されているデータが画素に書き込まれる。この際、アドレスで指定されなかったデータライン９には画素から読み出されたデータがそのまま維持されているため、書き込み選択された際には再書き込みが行われる。そして、書き込みが終了した段階で、ライトイネーブル信号ＷＥがＬｏｗとなり、非選択状態とすることで書き込みを終了する。
【００５１】
読み出しの場合も同様に、プリチャージを終えて、ゲートアドレスを設定し、読み出しの対象とするラインをリードイネーブル信号ＲＥのタイミングで読み出す。この間、データドライバ１５の出力は入力に切り替わっており、データアドレスで指定されるデータがデータバスＤＡＴＡから出力される。読み出しの場合にはライトイネーブル信号ＷＥは適用しない。このように書き込みと読み出しの制御はほとんど同様に実現可能である。データドライバ１５内にラインバッファを設けると、ライン単位での書き込み・読み出しが可能となるため、連続した画素の書き込みや、読み出しが容易に実現でき、メモリアクセスを高速化できる。
【００５２】
図４には、プリチャージをせずに読み出し速度を改善する画素が示されている。この図４の構成では、第２ゲートトランジスタ６が図１の画素に対し追加されている。この第２ゲートトランジスタ６は、ゲート端子が第２ゲートライン８に、ドレイン端子がデータライン９に、ソース端子が第２駆動トランジスタ４のゲート端子、第１有機ＥＬ素子１のアノード、第１駆動トランジスタ２のドレイン端子に接続されている。
【００５３】
書き込みの際は、図１の画素と同様に第１ゲートライン７を選択し、データライン９に供給されるデータを画素に書き込むが、読み出しの際には第２ゲートライン８を選択し、画素内に保持されているデータをデータライン９へ読み出す。
【００５４】
Ｈｉｇｈのデータが保持されているデータライン９に画素内に保持されているＬｏｗデータを読み出す場合、この場合は第２ゲートトランジスタ６の接続先が異なるため、第１駆動トランジスタ２のゲート端子に保持されているデータが反転されたデータを読み出すことになるが、データライン９は第２ゲートトランジスタ６を介して第２有機ＥＬ素子３と比較してより低抵抗な第１有機ＥＬ素子１と接続されるため、プリチャージをしなくても、より高速にデータライン９上のＨｉｇｈのデータをＬｏｗに変化させることができる。
【００５５】
また、図４の画素では第１ゲートトランジスタ５は書き込み専用のトランジスタとして、第２ゲートトランジスタ６は読み出し専用のトランジスタとして用いることができる。このため、それぞれを異なるサイズ、例えば第１ゲートトランジスタ５のチャネル長を短くし、第２ゲートトランジスタ６のチャネル長を長くするなどして、第１ゲートトランジスタ５を低オン抵抗化し、第２ゲートトランジスタ６を高オン抵抗化することができ、選択電圧を書き込みと読み出しの２系統用意しなくても、同一の選択電圧でオン抵抗の制御が自動的になされる。
【００５６】
データ読み出しをより確実に行いたい場合には、図１の画素の場合と同様に選択電圧を２系統設け、プリチャージを適用し、第２ゲートライン８を選択して第２ゲートトランジスタ６を介して反転データを読み出す方がよい。ここで、さらに、もう一度、プリチャージを適用し、第１ゲートライン７を選択して第１ゲートトランジスタ５を介してデータを読み出し、第２ゲートトランジスタ６を介して読み出した反転データと第１ゲートトランジスタ５を介して読み出したデータを比較して、互いに異なるデータであれば読み出しは正常に実行されたと判定するようなリードベリファイ機能を設けるとよい。
【００５７】
なお、ベリファイが失敗した場合には、再度同じように読み出しを行い、正常に読み出されるまで同じ動作を繰り返すことでデータをより確実に読み出せる。
【００５８】
図５には、図４の画素を導入した表示装置の構成が示されており、ライトイネーブル信号ＷＥをＨｉｇｈとするとライトイネーブル回路１７により、第１ゲートライン７が選択され、書き込み動作が行われ、リードイネーブル信号ＲＥをＨｉｇｈとするとリードイネーブル回路１８により、第２ゲートライン８が選択され、読み出し動作が実行される。
【００５９】
リードベリファイ時には、ライトイネーブル信号ＷＥと同時に第１ゲートライン７の選択電圧が書き込み時より高いＬｏｗ電圧に切り替わり、第１ゲートトランジスタ５を介して適切に読み出し動作が実行される。
【００６０】
このように、画素内に書き込み・読み出し可能なスタティックメモリを導入し、適切な制御を施すことで外部にフレームメモリを導入しなくても、任意のアドレスの画素データのみを書き換えたり、読み出したりすることができる。さらにデータの読み出しは表示に影響を与えることなく、実行されるため、読み出しのタイミングは制限されない。
【００６１】
メモリデータの読み出し機能を効果的に適用する例として、例えばスクロール機能が挙げられる。画面上にページの全体を表示しきれない場合には、ページの一部を表示し、表示できない領域は画面を上下左右にスクロールすることによって画面上に表示するという、Ｗｅｂページの閲覧や、メールの読み書きなどでなじみのあるよく使われる機能である。この機能は画素メモリ内のデータを平行移動するのみで実現できるため、すでに画素メモリにあるデータを読み出して、平行移動し、データドライバ１５に新たに表示に追加されるデータを転送するだけで容易に実現できる。データドライバ１５に転送するデータは新たに追加するデータのみで済むため大幅にデータ転送量を削減でき、さらに低消費電力化が可能となる。
【００６２】
また、読み書き可能な図１ならびに図４の画素は表示領域以外に配置して通常のメモリとしても適用できる。この場合には、図１や図４の画素はオンオフ状態に応じて発光するため、有機ＥＬ素子として非発光素子あるいは可視光以外の光を生成する素子を形成することが望ましい。表示領域内に発光素子と非発光素子を形成することはより高精度のマスクが必要となるため望ましくないことは先に述べたが、表示領域外に非発光素子のみを形成することは容易である。
【００６３】
図６には表示領域と非表示領域にそれぞれ発光型と非発光型の有機ＥＬ素子を形成するためのマスクの概略図が示されている。非表示領域に非発光型の有機ＥＬ素子を形成するため、例えば発光層を省略すると、発光層成膜時に図６に示される表示領域形成用のマスクを用いれば非表示領域には発光層は成膜されないし、非表示領域のみに特殊な膜を成膜する必要がある場合には非表示領域形成用のマスクを用いて、非表示領域のみにその特殊な膜を成膜することができる。
【００６４】
非表示領域に形成された非発光型の有機ＥＬ素子はゲートドライバ１４やデータドライバ１５の回路の一部として、さらにその他のデータ保持用のメモリなどに適用できることは言うまでもないが、マウスポインタの位置制御のために用いられるタッチセンサーなどの回路に応用することも可能である。
【００６５】
図１、図４に示されている画素１２は、より低コストなＰＭＯＳプロセスを用いたＰ型トランジスタのみを用いて構成しているが、ＣＭＯＳプロセスを用いることが可能な場合には、図７、８に示されるように、第２有機ＥＬ素子３をＮ型のトランジスタ１９に置き換え、そのゲート端子を第１有機ＥＬ素子１のアノード、第１駆動トランジスタ２のドレイン端子、第２駆動トランジスタ４のゲート端子に接続し、ドレイン端子を第１駆動トランジスタ２のゲート端子、第２駆動トランジスタ４のドレイン端子、第１ゲートトランジスタ５のソース端子に接続し、ソース端子をカソード電極１１に接続した構成としてもよい。
【００６６】
図７、８のように、第２有機ＥＬ素子３をＮ型トランジスタ１９に置き換えることで、第１有機ＥＬ素子１が非発光状態の際に第２有機ＥＬ素子３に流れていた電流が、Ｎ型トランジスタ１９がオフすることによりカットされるため、より低消費電力な書き込み読み出し可能なスタティックメモリ画素を構成することができる。
【００６７】
また、本実施形態のアクティブマトリクス型表示装置は、モノカラー、１ビット階調の例に限らず、同様な画素をＲ（赤）、Ｇ（緑）、Ｂ（青）、Ｗ（白）などのサブピクセルとして備えるとフルカラー化が可能となるし、それぞれの色のサブピクセルを、さらに発光強度が異なる複数の分割画素に分割して、ビットデータの重みに対応する発光強度を生成する分割画素それぞれのビットデータを書き込めば多階調化も実現できる。
【００６８】
さらに、上記実施形態では、発光素子として、有機ＥＬ素子を利用したが、発光ダイオードなど電流駆動型の発光素子を採用することが可能である。
【図面の簡単な説明】
【００６９】
【図１Ａ】第１の画素の等価回路図である。
【図１Ｂ】第１の画素の配置配線図である。
【図２】第１の有機ＥＬディスプレイの全体構成図である。
【図３】データ書き込み、読み出しタイミングチャートである。
【図４Ａ】第２の画素の等価回路図である。
【図４Ｂ】第２の画素の配置配線図である。
【図５】第２の有機ＥＬディスプレイの全体構成図である。
【図６】有機ＥＬディスプレイの製造に用いるマスクの説明図である。
【図７】図１の別の画素等価回路図である。
【図８】図４の別の画素等価回路図である。
【符号の説明】
【００７０】
１  第１有機ＥＬ素子、２  第１駆動トランジスタ、３  第２有機ＥＬ素子、４  第２駆動トランジスタ、５  （第１）ゲートトランジスタ、６  第２ゲートトランジスタ、７  （第１）ゲートライン、８  第２ゲートライン、９  データライン、１０  電源ライン、１１  カソード電極、１２  画素、１３  画素メモリアレイ、１４  ゲートドライバ、１５  データドライバ、１６  電圧セレクタ、１７  ライトイネーブル回路、１８  リードイネーブル回路、１９  Ｎ型トランジスタ。
【図１Ａ】
2008203358.tif 000003
【図１Ｂ】
2008203358.tif 000004
【図２】
2008203358.tif 000005
【図３】
2008203358.tif 000006
【図４Ａ】
2008203358.tif 000007
【図４Ｂ】
2008203358.tif 000008
【図５】
2008203358.tif 000009
【図６】
2008203358.tif 000010
【図７】
2008203358.tif 000011
【図８】
2008203358.tif 000012