(57)【要約】【課題】絶縁耐圧の良好な絶縁層を製造する技術を提供することを目的とする。また、絶縁耐圧の良好な絶縁層を有する半導体装置を製造する技術を提供することを目的とする。【解決手段】シリコンを主成分とする半導体層若しくは半導体基板に対して高密度プラズマ処理を行うことにより、半導体層の表面若しくは半導体基板の上面に絶縁層を形成する。このとき、供給ガスを希ガス、酸素及び水素を含むガスから希ガス及び酸素を含むガスに途中で切り替えて高密度プラズマ処理を行う。【選択図】図１
2008047884.tif 000002
【特許請求の範囲】
【請求項１】
基板上にシリコンを主成分とする半導体層を形成し、
前記半導体層に対して、供給ガスを希ガス、酸素及び水素を含むガスとして高密度プラズマ処理を行い、前記供給ガスを希ガス及び酸素を含むガスに切り替えて高密度プラズマ処理を行うことにより、前記半導体層の表面に絶縁層を形成することを特徴とする半導体装置の作製方法。
【請求項２】
シリコンを主成分とする半導体基板に対して、供給ガスを希ガス、酸素及び水素を含むガスとして高密度プラズマ処理を行い、前記供給ガスを希ガス及び酸素を含むガスに切り替えて高密度プラズマ処理を行うことにより、前記半導体基板の上面に絶縁層を形成することを特徴とする半導体装置の作製方法。
【請求項３】
請求項１又は請求項２において、
前記絶縁層として酸化シリコン層が形成されることを特徴とする半導体装置の作製方法。
【請求項４】
シリコンを主成分とする半導体基板に複数の溝を設け、前記溝及び前記半導体基板上に第１の絶縁層を形成し、
前記第１の絶縁層を前記半導体基板の上面が露出するまで研削して、素子分離のための第２の絶縁層を形成し、
前記半導体基板に対して、供給ガスを希ガス、酸素及び水素を含むガスとして高密度プラズマ処理を行い、前記供給ガスを希ガス及び酸素を含むガスに切り替えて高密度プラズマ処理を行うことにより、前記半導体基板の上面に第３の絶縁層を形成することを特徴とする半導体装置の作製方法。
【請求項５】
請求項４において、
前記第３の絶縁層として酸化シリコン層が形成されることを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記高密度プラズマ処理は、高周波を用いて励起され、電子密度が１×１０１１ｃｍ−３以上、且つ電子温度が１．５ｅＶ以下のプラズマを用いることを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至請求項６のいずれか一において、
前記供給ガスを切り替える際に、大気に曝すことなく連続して高密度プラズマ処理を行うことを特徴とする半導体装置の作製方法。
【請求項８】
基板上にシリコンを主成分とする半導体層を形成し、
前記半導体層に対して、供給ガスを希ガス、酸素及び水素を含むガスとして高密度プラズマ処理を行い、前記供給ガスを希ガス及び酸素を含むガスに切り替えて高密度プラズマ処理を行うことにより、前記半導体層の表面に第１の絶縁層を形成し、
前記半導体層上に前記第１の絶縁層を介して第１のゲート電極を形成し、
前記第１のゲート電極上に第２の絶縁層を形成し、
前記第１のゲート電極上に前記第２の絶縁層を介して第２のゲート電極を形成し、
前記第２のゲート電極をマスクとして不純物元素を添加することにより、前記半導体層に不純物領域を形成することを特徴とする不揮発性半導体記憶装置の作製方法。
【請求項９】
シリコンを主成分とする半導体基板に対して、供給ガスを希ガス、酸素及び水素を含むガスとして高密度プラズマ処理を行い、前記供給ガスを希ガス及び酸素を含むガスに切り替えて高密度プラズマ処理を行うことにより、前記半導体基板の上面に第１の絶縁層を形成し、
前記半導体基板上に前記第１の絶縁層を介して第１のゲート電極を形成し、
前記第１のゲート電極上に第２の絶縁層を形成し、
前記第１のゲート電極上に前記第２の絶縁層を介して第２のゲート電極を形成し、
前記第２のゲート電極をマスクとして不純物元素を添加することにより、前記半導体基板に不純物領域を形成することを特徴とする不揮発性半導体記憶装置の作製方法。
【請求項１０】
請求項８又は請求項９において、
前記第１の絶縁層として酸化シリコン層が形成されることを特徴とする不揮発性半導体記憶装置の作製方法。
【請求項１１】
シリコンを主成分とする半導体基板に複数の溝を設け、前記溝及び前記半導体基板上に第１の絶縁層を形成し、
前記第１の絶縁層を前記半導体基板の上面が露出するまで研削して、素子分離のための第２の絶縁層を形成し、
前記半導体基板に対して、供給ガスを希ガス、酸素及び水素を含むガスとして高密度プラズマ処理を行い、前記供給ガスを希ガス及び酸素を含むガスに切り替えて高密度プラズマ処理を行うことにより、前記半導体基板の上面に第３の絶縁層を形成し、
前記半導体基板上に前記第３の絶縁層を介して第１のゲート電極を形成し、
前記第１のゲート電極上に第４の絶縁層を形成し、
前記第１のゲート電極上に前記第４の絶縁層を介して第２のゲート電極を形成し、
前記第２のゲート電極をマスクとして不純物元素を添加することにより、前記半導体基板に不純物領域を形成することを特徴とする不揮発性半導体記憶装置の作製方法。
【請求項１２】
請求項１１において、
前記第３の絶縁層として酸化シリコン層が形成されることを特徴とする不揮発性半導体記憶装置の作製方法。
【請求項１３】
請求項８乃至請求項１２のいずれか一において、
前記高密度プラズマ処理は、高周波を用いて励起され、電子密度が１×１０１１ｃｍ−３以上、且つ電子温度が１．５ｅＶ以下のプラズマを用いることを特徴とする半導体装置の作製方法。
【請求項１４】
請求項８乃至請求項１３のいずれか一において、
前記供給ガスを切り替える際に、大気に曝すことなく連続して高密度プラズマ処理を行うことを特徴とする半導体装置の作製方法。
【請求項１５】
請求項８乃至請求項１４のいずれか一において、
前記第１のゲート電極は浮遊ゲート電極として機能し、
前記第２のゲート電極は制御ゲート電極として機能することを特徴とする不揮発性半導体記憶装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置又は不揮発性半導体記憶装置の作製方法に関する。特に、半導体装置又は不揮発性半導体記憶装置を構成する絶縁層の作製方法に関する。
【背景技術】
【０００２】
近年、集積回路や様々な高機能素子などの発展に伴い、素子の微細化が進んでいる。それに伴い、トランジスタのゲート絶縁層に代表される絶縁層の薄膜化が検討されている。しかし、ゲート絶縁層を薄膜化すると、ゲート絶縁層の絶縁破壊による影響が顕著になる。したがって、絶縁耐圧の良好な絶縁層が求められている。
【０００３】
一般に、熱酸化法を用いれば良好な絶縁層が得られることが知られているが、１０００℃程度の高温処理が必要となるため、熱に脆弱なガラス基板は用いることができない。
【０００４】
そこで、酸素ラジカルを用いることで、比較的低温処理で薄膜な絶縁層を作製する技術が研究されている。例えば、特許文献１では、マイクロ波等の高周波を用い、少なくとも酸素を含む混合ガスを用いて高密度な酸素プラズマを生成し、当該酸素プラズマによって生成された酸素ラジカルを用いてシリコン膜表面に絶縁膜を形成することが記載されている。また、酸素プラズマは、酸素の他に希ガス、水（Ｈ２Ｏ）等を含むガスとすることで、酸化レートを上昇させることが記載されている。
【特許文献１】特開２００２−１７０８２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、酸素と希ガスとを含む混合ガスを用いて絶縁層を形成する場合は、膜厚１０ｎｍ程度の膜を形成することが難しかった。また、酸素と希ガスと水素とを含む混合ガスを用いて絶縁層を形成する場合は、絶縁層の絶縁耐圧が悪かった。
【０００６】
本発明は、上記問題を鑑み、所望の膜厚を有し、絶縁耐圧の良好な絶縁層を形成することを課題とする。
【課題を解決するための手段】
【０００７】
ゲート絶縁層の絶縁破壊については、Ａモード、Ｂモード、Ｃモードの３種類の絶縁破壊モードがあることが知られている。具体的には、絶縁破壊電界が１ＭＶ／ｃｍ以下で、ピンホール等による短絡に起因するＡモードと、絶縁破壊電界が８ＭＶ／ｃｍ以下で、局所的なリーク電流等の電気的に弱い欠陥に起因するＢモードと、絶縁破壊電界が８ＭＶ／ｃｍ以上で、絶縁層自身の真性絶縁破壊によるＣモードである。Ａモードの不良は歩留まりを低下させる大きな要因となり、Ｂモードの不良は信頼性を低下させる大きな要因となる。したがって、本発明では、特にＡモード及びＢモードで絶縁破壊が起きない絶縁耐圧を有する半導体装置を作製することを特徴とする。以下、具体的な方法を記す。
【０００８】
本発明は、シリコンを主成分とする半導体層若しくは半導体基板に対して高密度プラズマ処理を行うことにより、半導体層の表面若しくは半導体基板の上面に絶縁層を形成することを特徴とする。さらに、本発明は、供給ガスを希ガス、酸素及び水素を含むガスから希ガス及び酸素を含むガスに途中で切り替えて高密度プラズマ処理を行うことを特徴とする。
【０００９】
高密度プラズマ処理は、高周波で励起され、電子密度が１×１０１１ｃｍ−３以上、且つ電子温度が１．５ｅＶ以下のプラズマを利用することが好ましい。具体的には、マイクロ波（代表的には２．４５ＧＨｚ）等の高周波を用いて励起され、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下、且つ電子温度が０．５ｅＶ以上１．５ｅＶ以下のプラズマを利用してプラズマ処理を行うことが好ましい。
【００１０】
また、高密度プラズマ処理において、供給ガスを希ガス、酸素及び水素を含むガスから希ガス及び酸素を含むガスに切り替える際は、高周波を入力し、プラズマを生成し続けたままでもよいし、一旦高周波の入力を停止することでプラズマの生成を止めた後にガスを切り替え、再び高周波を入力してもよい。なお、高密度プラズマ処理においてガスを切り替える際には、大気に曝すことなく、連続して行うことが好ましい。
【００１１】
本発明の具体的な構成は、基板上にシリコンを主成分とする半導体層を形成し、半導体層に対して、供給ガスを希ガス、酸素及び水素を含むガスとして高密度プラズマ処理を行い、供給ガスを希ガス及び酸素を含むガスに切り替えて高密度プラズマ処理を行うことにより、半導体層の表面に絶縁層を形成することを特徴とする。
【００１２】
本発明の他の構成は、シリコンを主成分とする半導体基板に対して、供給ガスを希ガス、酸素及び水素を含むガスとして高密度プラズマ処理を行い、供給ガスを希ガス及び酸素を含むガスに切り替えて高密度プラズマ処理を行うことにより、半導体基板の上面に絶縁層を形成することを特徴とする。
【００１３】
本発明の他の構成は、シリコンを主成分とする半導体基板に複数の溝を設け、溝及び半導体基板上に第１の絶縁層を形成し、第１の絶縁層を半導体基板の上面が露出するまで研削して、素子分離のための第２の絶縁層を形成し、半導体基板に対して、供給ガスを希ガス、酸素及び水素を含むガスとして高密度プラズマ処理を行い、供給ガスを希ガス及び酸素を含むガスに切り替えて高密度プラズマ処理を行うことにより、半導体基板の上面に第３の絶縁層を形成することを特徴とする。
【００１４】
また、本発明は、半導体層の表面又は半導体基板の上面に形成される絶縁層は酸化シリコン層であることを特徴とする。
【００１５】
また、本発明は、高周波を用いて励起され、電子密度が１×１０１１ｃｍ−３以上、且つ電子温度が１．５ｅＶ以下のプラズマを用いて高密度プラズマ処理を行うことを特徴とする。
【００１６】
また、本発明は、供給ガスを切り替える際に、大気に曝すことなく連続して高密度プラズマ処理を行うことを特徴とする。
【００１７】
また、本発明の構成は、基板上にシリコンを主成分とする半導体層を形成し、半導体層に対して、供給ガスを希ガス、酸素及び水素を含むガスとして高密度プラズマ処理を行い、供給ガスを希ガス及び酸素を含むガスに切り替えて高密度プラズマ処理を行うことにより、半導体層の表面に第１の絶縁層を形成し、半導体層上に第１の絶縁層を介して第１のゲート電極を形成し、第１のゲート電極上に第２の絶縁層を形成し、第１のゲート電極上に第２の絶縁層を介して第２のゲート電極を形成し、第２のゲート電極をマスクとして不純物元素を添加することにより、半導体層に不純物領域を形成することを特徴とする。
【００１８】
また、他の構成は、シリコンを主成分とする半導体基板に対して、供給ガスを希ガス、酸素及び水素を含むガスとして高密度プラズマ処理を行い、供給ガスを希ガス及び酸素を含むガスに切り替えて高密度プラズマ処理を行うことにより、半導体基板の上面に第１の絶縁層を形成し、半導体基板上に第１の絶縁層を介して第１のゲート電極を形成し、第１のゲート電極上に第２の絶縁層を形成し、第１のゲート電極上に第２の絶縁層を介して第２のゲート電極を形成し、第２のゲート電極をマスクとして不純物元素を添加することにより、半導体基板に不純物領域を形成することを特徴とする。
【００１９】
また、他の構成は、シリコンを主成分とする半導体基板に複数の溝を設け、溝及び半導体基板上に第１の絶縁層を形成し、第１の絶縁層を半導体基板の上面が露出するまで研削して、素子分離のための第２の絶縁層を形成し、半導体基板に対して、供給ガスを希ガス、酸素及び水素を含むガスとして高密度プラズマ処理を行い、供給ガスを希ガス及び酸素を含むガスに切り替えて高密度プラズマ処理を行うことにより、半導体基板の上面に第３の絶縁層を形成し、半導体基板上に第３の絶縁層を介して第１のゲート電極を形成し、第１のゲート電極上に第４の絶縁層を形成し、第１のゲート電極上に第４の絶縁層を介して第２のゲート電極を形成し、第２のゲート電極をマスクとして不純物元素を添加することにより、半導体基板に不純物領域を形成することを特徴とする。
【００２０】
また、本発明は、半導体層の表面若しくは半導体基板の上面に形成される絶縁層は酸化シリコン層であることを特徴とする。
【００２１】
また、本発明は、高周波を用いて励起され、電子密度が１×１０１１ｃｍ−３以上、且つ電子温度が１．５ｅＶ以下のプラズマを用いて高密度プラズマ処理を行うことを特徴とする。
【００２２】
また、本発明は、供給ガスを切り替える際に、大気に曝すことなく連続して高密度プラズマ処理を行うことを特徴とする。
【００２３】
また、本発明は、第１のゲート電極は浮遊ゲート電極として機能し、第２のゲート電極は制御ゲート電極として機能することを特徴とする。
【発明の効果】
【００２４】
本発明を用いることで、絶縁耐圧の良好な絶縁層を形成することができる。よって、高耐圧な絶縁層をゲート絶縁層として形成することで、信頼性の高い半導体装置又は不揮発性半導体記憶装置を作製することができる。また、半導体装置又は不揮発性半導体記憶装置の歩留まりを向上することができる。
【発明を実施するための最良の形態】
【００２５】
本発明の実施の形態について、図面を用いて以下に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更しうることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。
【００２６】
（実施の形態１）
本発明は、シリコンを主成分とする半導体層若しくは半導体基板に対して高密度プラズマ処理を行うことにより半導体層若しくは半導体基板の表面に絶縁層を形成する際に、供給ガスを切り替えることを特徴としている。ここでは、半導体層に対して高密度プラズマ処理を行う例について、図１を用いて説明する。
【００２７】
まず、基板１０上に、下地絶縁層１１を介して半導体層１２を形成する（図１（Ａ）参照）。基板１０としては、絶縁表面を有する基板を用いる。例えば、ガラス基板、石英基板、サファイア基板、セラミック基板、表面に絶縁層が形成された金属基板等を用いることができる。
【００２８】
下地絶縁層１１は、ＣＶＤ法やスパッタリング法を用いて、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁材料を用いて形成する。また、下地絶縁層１１は、単層構造でも積層構造でもよい。下地絶縁層１１は、基板１０から半導体層１２へアルカリ金属等の不純物が拡散し、半導体層１２が汚染することを防ぐブロッキング層として機能する。また、基板１０の表面に凹凸がある場合、平坦化する層として機能することもできる。なお、下地絶縁層１１は、基板１０からの不純物拡散や凹凸が問題とならなければ、形成しなくともよい。
【００２９】
半導体層１２は、ＣＶＤ法やスパッタリング法を用いて、シリコンを主成分とする材料を用いて形成する。例えば、シリコンを主成分とする材料として、シリコン（Ｓｉ）、シリコンゲルマニウム（ＳｉｘＧｅ（１−ｘ））を用いる。例えば、半導体層１２としては、シリコンを主成分とする材料を用いて非晶質半導体層を形成し、当該非晶質半導体層を結晶化させた結晶質半導体層を選択的にエッチングすることによって島状の半導体層を形成することができる。非晶質半導体層を結晶化する場合は、レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法またはこれらの方法を組み合わせた方法等により行うことができる。
【００３０】
次に、半導体層１２に対して、高密度プラズマ処理を行うことにより、半導体層１２表面に絶縁層を形成する。本発明では、まず供給ガスを希ガス、酸素及び水素を含むガスとして高密度プラズマ処理を行い、絶縁層１４を形成する（図１（Ｂ）参照）。さらに、供給ガスを希ガス及び酸素を含むガスに切り替えて高密度プラズマ処理を行い、絶縁層１６を形成する（図１（Ｃ）参照）。
【００３１】
ここで、高密度プラズマ処理を行うためのプラズマ処理装置８０の構成例を図２に示す。当該プラズマ処理装置８０は、支持台８８と、ガスを供給するためのガス供給部８４、ガスを排気するために真空ポンプに接続する排気口８６、アンテナ９８、誘電体板８２、プラズマ発生用の高周波を入力する高周波供給部９２を有している。基板１０は、支持台８８によって保持される。また、支持台８８に温度制御部９０を設けることによって、基板１０の温度を制御することも可能である。
【００３２】
以下、図２に示すプラズマ処理装置８０を用いて半導体層表面に絶縁層を形成する具体例を述べる。
【００３３】
まず、図２に示すプラズマ処理装置８０の処理室内を真空にする。そして、ガス供給部８４から希ガス、酸素及び水素を含むガス（以下、第１の供給ガスともいう）を供給する。第１の供給ガスは、希ガス：酸素：水素の流量比率が１００：１：１乃至２００：１：１の範囲で供給することが好ましい。
【００３４】
基板１０は室温、若しくは温度制御部９０により１００℃以上５５０℃以下の範囲で加熱する。基板１０と誘電体板８２との間隔（以下、電極間隔ともいう）は、２０ｍｍ以上２００ｍｍ以下（好ましくは２０ｍｍ以上６０ｍｍ以下）程度である。
【００３５】
次に、高周波供給部９２からアンテナ９８に高周波を入力する。ここでは、高周波としてマイクロ波（周波数２．４５ＧＨｚ）を入力する。そしてマイクロ波をアンテナ９８から誘電体板８２を通して処理室内に入力することによって、プラズマ９４を生成し、当該プラズマ９４によって酸素ラジカルを生成する。このとき、プラズマ９４は、供給された第１の供給ガスによって生成される。
【００３６】
マイクロ波の入力によりプラズマ９４を生成すると、低電子温度（３ｅＶ以下、好ましくは１．５ｅＶ以下）で高電子密度（１×１０１１ｃｍ−３以上）のプラズマを生成することができる。具体的には、電子温度が０．５ｅＶ以上１．５ｅＶ以下、且つ電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ以下のプラズマ生成することが好ましい。なお、本明細書では、マイクロ波の入力により生成された低電子温度で高電子密度のプラズマを高密度プラズマともいう。そして、プラズマ９４により生成された酸素ラジカルによって、図１（Ｂ）に示すように半導体層１２の表面に絶縁層１４を形成する。ここでの希ガス、酸素及び水素を含むガスを用いた高密度プラズマ処理では、膜厚８ｎｍ以上の絶縁層１４を形成することが好ましい。
【００３７】
続けて、ガス供給部８４からの水素ガスの供給を止め、供給ガスを希ガス及び酸素を含むガス（以下、第２の供給ガスともいう）に切り替える。第２の供給ガスは、希ガス：酸素の流量比率が１００：１乃至２００：１の範囲で供給することが好ましい。また、第２の供給ガスは、酸素に対する比率が５分の１以下の範囲であれば、水素を含んでいてもよい。この場合、第１の供給ガスの水素量よりも第２の供給ガスの水素量の方が少ないことになる。
【００３８】
そして、マイクロ波の入力によってプラズマ９４を生成し、当該プラズマ９４によって酸素ラジカルを生成する。このとき、プラズマ９４は、供給された第２の供給ガスによって生成される。そして、酸素ラジカルによって、図１（Ｃ）に示すように半導体層１２の表面に絶縁層１６を形成する。第２の供給ガスを用いたプラズマ処理時間は６０ｓｅｃ以上行うことが好ましい。ここでの希ガス及び酸素を含むガスを用いた高密度プラズマ処理で、絶縁層１４の膜質を改善した絶縁層１６を得ることができる。具体的には、絶縁耐圧が良好な絶縁層１６を得ることができる。なお、第２の供給ガスを用いた高密度プラズマ処理により、絶縁層の膜厚が増加する場合もある。最終的に、膜厚８ｎｍ以上２０ｎｍ以下の絶縁層１６を形成することが好ましい。
【００３９】
なお、供給ガスを第１の供給ガスから第２の供給ガスへ切り替える際は、高周波供給部９２からマイクロ波を入力し、プラズマを生成し続けたままでもよいし、一旦マイクロ波の供給を停止することでプラズマの生成を止め、ガス供給部８４からの水素ガスの供給を止めた後に、再びマイクロ波を入力してプラズマを生成してもよい。また、高密度プラズマ処理中に供給ガスを切り替える際には、大気に曝すことなく連続して行うことが好ましい。
【００４０】
また、供給ガスに用いる希ガス供給源としては、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）の少なくとも１つを用いる。酸素供給源としては、酸素（Ｏ２）、オゾン（Ｏ３）、亜酸化窒素（Ｎ２Ｏ）、一酸化窒素（ＮＯ）又は二酸化窒素（ＮＯ２）を用いる。水素供給源としては、水素（Ｈ２）、水（Ｈ２Ｏ）又は過酸化水素（Ｈ２Ｏ２）を用いる。なお、供給ガスに希ガスを用いる場合、形成された絶縁層に希ガスが含まれる場合がある。
【００４１】
例えば、第１の供給ガスとしてアルゴン（Ａｒ）、酸素（Ｏ２）及び水素（Ｈ２）を含むガスを用い、第２の供給ガスとしてアルゴン（Ａｒ）及び酸素（Ｏ２）を含むガスを用いて高密度プラズマ処理を行う場合、マイクロ波によって、第１の供給ガス（Ａｒガス、Ｏ２ガス、Ｈ２ガス）を用いた高密度プラズマが生成される。当該高密度プラズマ中では、入力されたマイクロ波によりＡｒガスが励起しアルゴンラジカルが生成する。同様に、Ｈ２ガスが励起し水素ラジカルが生成する。そして、アルゴンラジカル又は水素ラジカルとＯ２分子とが衝突することにより、酸素ラジカル（ヒドロキシ（ＯＨ）ラジカルを含む場合もある）が発生する。そして、発生した酸素ラジカルが、半導体層１２の表面に到達し、図１（Ｂ）に示すように半導体層１２の表面を酸化して絶縁層１４を形成する。
【００４２】
続けて、供給ガスを第１の供給ガスから第２の供給ガスに切り替えると、マイクロ波によって、第２の供給ガス（Ａｒガス及びＯ２ガス）が混合された高密度プラズマが生成される。当該高密度プラズマ中では、導入されたマイクロ波により、Ａｒガスが励起しアルゴンラジカルが生成する。アルゴンラジカルとＯ２分子とが衝突することにより、酸素ラジカルが発生する。そして、発生した酸素ラジカルが、絶縁層１４又は半導体層１２の表面に到達し、図１（Ｃ）に示すように絶縁層１６を形成する。
【００４３】
なお、図１（Ｂ）、（Ｃ）に示す絶縁層１４、１６としては、半導体層１２を構成する材料の酸化物が形成される。例えば、シリコン（Ｓｉ）を用いて半導体層１２を形成した場合は、絶縁層１４、１６として酸化シリコン層が形成される。
【００４４】
以上の工程で、半導体層の表面に絶縁層を形成することができる。このように、半導体層に対して高密度プラズマ処理を行うことにより当該半導体層の表面に絶縁層を形成することで、半導体層の端部における被覆不良を防止することができる。また、半導体層の表面に高密度プラズマ処理を行う際に、供給ガスを希ガス、酸素及び水素を含むガスから希ガス及び酸素を含むガスに切り替えることで、所望の膜厚を有し、且つ絶縁耐圧の良好な絶縁層を形成することができる。
【００４５】
なお、本実施の形態では、半導体層表面に絶縁層を作製する方法について説明したが、もちろん半導体基板表面に絶縁層を形成する場合も同様にして作製することができる。その場合は、半導体基板に対して上述の高密度プラズマ処理を行うことにより、当該半導体基板の上面に絶縁層を形成することができる。
【００４６】
（実施の形態２）
本実施の形態では、本発明を用いた半導体装置の作製方法の一例について説明する。ここでは、本発明を用いて薄膜トランジスタ（以下、ＴＦＴともいう）のゲート絶縁層を作製する場合について、図３を用いて説明する。
【００４７】
まず、基板３００上に絶縁層３０２を介して半導体層３０４、半導体層３０６を形成する（図３（Ａ）参照）。基板３００としては、ガラス基板、石英基板、セラミック基板、金属基板などを用いることができる。また、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＮＴ）、ポリエーテルサルフォン、アクリル等のプラスチック基板を用いることもできる。その他、少なくともプロセス中に発生する熱に耐えうる基板であれば用いることができる。ここでは、基板３００としてガラス基板を用いる。
【００４８】
絶縁層３０２は、ＣＶＤ法やスパッタリング法を用いて、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の材料を用いて形成する。また、絶縁層３０２は、単層構造でも積層構造でもよい。絶縁層３０２は、下地絶縁層として機能し、基板３００から半導体層３０４、３０６への不純物の拡散を防止することができる。また、基板３００の凹凸を平坦化することもできる。もちろん、基板３００からの不純物拡散や凹凸が問題とならなければ、形成しなくともよい。
【００４９】
また、絶縁層３０２は、ＣＶＤ法やスパッタリング法を用いて絶縁層を形成した後、当該絶縁層に高密度プラズマ処理を行うことで形成してもよい。この場合は、酸素雰囲気下又は窒素雰囲気下で、高周波で励起され、電子密度が１×１０１１ｃｍ−３以上で、プラズマの電子温度が１．５ｅＶ以下のプラズマを利用して高密度プラズマ処理を行う。具体的には、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下で、プラズマの電子温度が０．５ｅＶ以上１．５ｅＶ以下のプラズマを利用することが好ましい。また、酸素雰囲気下で高密度プラズマ処理を行う場合は、供給ガスとして少なくとも酸素を用い、その他希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）、又は水素等を用いればよい。また、供給ガスに用いる酸素供給源として、酸素の他、オゾン（Ｏ３）、亜酸化窒素（Ｎ２Ｏ）、一酸化窒素（ＮＯ）、又は二酸化窒素（ＮＯ２）を用いることができる。また、水素供給源として、水素の他、水（Ｈ２Ｏ）、過酸化水素水（Ｈ２Ｏ２）を用いることができる。窒素雰囲気下で高密度プラズマ処理を行う場合は、供給ガスとして少なくとも窒素若しくはアンモニアを用い、その他希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）等を用いればよい。
【００５０】
半導体層３０４、半導体層３０６としては、シリコンを主成分とする材料（例えばＳｉ、ＳｉｘＧｅ（１−ｘ）等）を用いて非晶質半導体層を形成し、当該非晶質半導体層を結晶化させた結晶質半導体層を選択的にエッチングすることによって形成することができる。非晶質半導体層は、ＣＶＤ法やスパッタリング法を用いて形成することができる。また、非晶質半導体層は、結晶化しなくともよい。その場合、非晶質半導体層を形成した後、当該非晶質半導体層を選択的にエッチングすることによって、島状の半導体層３０４、３０６を形成する。
【００５１】
非晶質半導体層を結晶化する場合は、レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法またはこれらの方法を組み合わせた方法等により行うことができる。
【００５２】
また、レーザ光の照射によって半導体層の結晶化若しくは再結晶化を行う場合には、レーザ光の光源として半導体レーザ（ＬＤ）励起の連続発振（ＣＷ）レーザ（ＹＶＯ４）の第２高調波（波長５３２ｎｍ）を用いることができる。特に第２高調波に限定する必要はないが、第２高調波はエネルギー効率の点で、さらに高次の高調波より優れている。ＣＷレーザを半導体層に照射すると、連続的に半導体層にエネルギーが与えられるため、一旦半導体層を溶融状態にすると、溶融状態を継続させることができる。さらに、ＣＷレーザを走査することによって半導体層の固液界面を移動させ、この移動の方向に沿って一方向に長い結晶粒を形成することができる。また、固体レーザを用いるのは、気体レーザ等と比較して、出力の安定性が高く、安定した処理が見込まれるためである。なお、ＣＷレーザに限らず、繰り返し周波数が１０ＭＨｚ以上のパルスレーザを用いることも可能である。繰り返し周波数が高いパルスレーザを用いると、半導体層が溶融してから固化するまでの時間よりもレーザのパルス間隔が短ければ、常に半導体層を溶融状態にとどめることができ、固液界面の移動により一方向に長い結晶粒で構成される半導体層を形成することができる。その他のＣＷレーザ及び繰り返し周波数が１０ＭＨｚ以上のパルスレーザを使用することもできる。例えば、気体レーザとしては、Ａｒレーザ、Ｋｒレーザ、ＣＯ２レーザ等がある。また、気体レーザとしてヘリウムカドミウムレーザ等の金属蒸気レーザが挙げられる。固体レーザとしては、ＹＡＧレーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ＧｄＶＯ４レーザ、ＫＧＷレーザ、ＫＹＷレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、Ｙ２Ｏ３レーザ、ＹＶＯ４レーザ等がある。また、固体レーザには、ＹＡＧレーザ、Ｙ２Ｏ３レーザ、ＧｄＶＯ４レーザ、ＹＶＯ４レーザなどのセラミックスレーザもある。また、レーザ発振器において、レーザ光をＴＥＭ００（シングル横モード）で発振して射出すると、被照射面において得られる線状のビームスポットのエネルギー均一性を上げることができるので好ましい。その他にも、パルス発振のエキシマレーザを用いてもよい。ここでは、結晶質シリコンからなる半導体層３０４、３０６を形成する。
【００５３】
次に、半導体層３０４、３０６に対して高密度プラズマ処理を行い、絶縁層３０８、絶縁層３１０を形成する（図３（Ａ）参照）。高密度プラズマ処理は、まず、希ガス、酸素及び水素を含む第１の供給ガスを用いて行った後、希ガス及び酸素を含む第２の供給ガスに切り替えて行う。第１の供給ガスは、希ガス：酸素：水素の流量比率が１００：１：１乃至２００：１：１の範囲で供給することが好ましい。また、第１の供給ガスを用いた高密度プラズマ処理では、膜厚８ｎｍ以上の絶縁層を形成することが好ましい。第２の供給ガスは希ガス：酸素の流量比率が１００：１乃至２００：１の範囲で供給することが好ましい。なお、第２の供給ガスにおいて、酸素に対する比率が５分の１以下の範囲であれば、水素が含まれていてもよい。また、第２の供給ガスを用いた高密度プラズマ処理時間は６０ｓｅｃ以上行うことが好ましい。ここでの第２の供給ガスを用いた高密度プラズマ処理で、第１の供給ガスを用いた高密度プラズマ処理で形成した絶縁層の膜質を改善して、絶縁層３０８、３１０を得ることができる。具体的には、絶縁耐圧が良好な絶縁層を得ることができる。なお、第２の供給ガスを用いた高密度プラズマ処理により、第１の供給ガスを用いて形成した絶縁層から膜厚が増加する場合もある。最終的に、膜厚８ｎｍ以上の絶縁層３０８、３１０を形成することが好ましい。
【００５４】
高密度プラズマ処理は、マイクロ波（代表的には２．４５ＧＨｚ）等の高周波で励起され、電子密度が１×１０１１ｃｍ−３以上で、プラズマの電子温度が１．５ｅＶ以下のプラズマを利用する。具体的には、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下で、プラズマの電子温度が０．５ｅＶ以上１．５ｅＶ以下のプラズマを利用することが好ましい。
【００５５】
供給ガスとして用いる希ガス供給源としては、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）の少なくとも１つを用いることができる。酸素供給源としては、酸素（Ｏ２）、オゾン（Ｏ３）、亜酸化窒素（Ｎ２Ｏ）、一酸化窒素（ＮＯ）、又は二酸化窒素（ＮＯ２）を用いることができる。水素供給源としては、水素（Ｈ２）、水（Ｈ２Ｏ）又は過酸化水素（Ｈ２Ｏ２）を用いることができる。なお、供給ガスに希ガスを用いる場合、形成された絶縁層に希ガスが含まれる場合がある。
【００５６】
本実施の形態では、第１の供給ガスとしてＡｒガス５００ｓｃｃｍ乃至１０００ｓｃｃｍ、Ｏ２ガス５ｓｃｃｍ、Ｈ２ガス５ｓｃｃｍを供給して高密度プラズマ処理を行い、膜厚８ｎｍ以上の絶縁層を形成する。また、第２の供給ガスとしてＡｒガス５００ｓｃｃｍ乃至１０００ｓｃｃｍ、Ｏ２ガス５ｓｃｃｍを供給し、６０ｓｅｃ以上の処理を行い、膜厚８ｎｍ以上２０ｎｍ以下の酸化シリコンを含む絶縁層３０８、３１０を形成する。
【００５７】
上記のように供給ガスを切り替えて高密度プラズマ処理を行うことにより、絶縁耐圧の良好な絶縁層を形成することができる。また、プラズマの電子温度が１．５ｅＶ以下と低いため、従来のプラズマ処理や熱酸化法と比較して、低温度で被処理物の酸化処理を行うことができる。例えば、ガラス基板の歪点よりも１００度以上低い温度で、半導体層の表面に接する絶縁層を形成することができる。また、高密度プラズマ処理を行うことにより、半導体層端部における絶縁層の被覆不良を防止することができる。なお、絶縁層３０８、３１０は、後に完成するＴＦＴのゲート絶縁層として機能する。
【００５８】
また、高密度プラズマ処理により半導体層３０４、３０６の表面に絶縁層を形成した後、当該絶縁層上にＣＶＤ法やスパッタリング法を用いて、さらに絶縁層を形成してもよい。
【００５９】
次に、絶縁層３０８、３１０を覆うように導電層を形成する（図３（Ｂ）参照）。ここでは、導電層として導電層３１２、導電層３１４の積層構造を形成する例を示す。もちろん、導電層は単層又は３層以上の積層構造で形成してもよい。
【００６０】
導電層３１２、３１４は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素、またはこれらの元素を主成分とする合金材料若しくはこれらの元素を主成分とする化合物材料を用いて形成することができる。また、これらの元素を窒化した金属窒化膜で形成することもできる。他にも、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料により形成することもできる。導電層３１２、３１４は、これらの材料を用いてＣＶＤ法やスパッタリング法等により形成することができる。
【００６１】
ここでは、窒化タンタルを用いて導電層３１２を形成し、当該導電層３１２上にタングステンを用いて導電層３１４を形成する。また、他にも、導電層３１２として、窒化タングステン、窒化モリブデン又は窒化チタンから選択された材料を用いて形成される単層膜又は積層膜を用い、導電層３１４として、タンタル、モリブデン、チタンから選択された材料を用いて形成される単層膜又は積層膜を用いることができる。
【００６２】
次に、導電層３１２、３１４を選択的にエッチングすることによって、半導体層３０４、３０６の上方に導電層３１２、３１４を残存させ、ゲート電極３１６、ゲート電極３１８を形成する（図３（Ｃ）参照）。ここでは、ゲート電極３１６、３１８を構成する２層の導電層の端部が概略一致するように形成する。なお、ゲート電極を２層の導電層の積層構造とする場合、下層の導電層の幅（キャリアがチャネル形成領域を流れる方向（ソース領域とドレイン領域とを結ぶ方向）にほぼ平行な方向の長さ）が、上層の導電層の幅よりも大きくなるように形成してもよい。
【００６３】
次に、ゲート電極３１６、３１８をマスクとして半導体層３０４、３０６に低濃度の不純物元素を選択的に添加し、不純物領域３２０、不純物領域３２２を形成する（図３（Ｃ）参照）。ここでは、半導体層３０４と半導体層３０６に相異なる導電型の不純物元素を添加する。具体的には、半導体層３０４にｎ型を付与する低濃度の不純物元素を添加して、不純物領域３２０を形成する。半導体層３０６にはｐ型を付与する低濃度の不純物元素を添加して、不純物領域３２２を形成する。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。なお、不純物領域３２０、３２２の一部は、後に形成されるＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域を形成する。
【００６４】
次に、ゲート電極３１６、ゲート電極３１８の側面に接する絶縁層３２４、絶縁層３２６を形成する（図３（Ｄ）参照）。絶縁層３２４、３２６はサイドウォールともいわれる。絶縁層３２４、３２６は、ＣＶＤ法やスパッタリング法により、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の無機材料や、有機樹脂などの有機材料を用いて、単層膜又は積層膜でなる絶縁層を形成する。そして、当該絶縁層を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、ゲート電極３１６、３１８の側面に接するように形成することができる。なお、絶縁層３２４、３２６は、ＬＤＤ領域を形成する際のドーピング用のマスクとして用いる。
【００６５】
次に、ゲート電極３１６及び絶縁層３２４、並びにゲート電極３１８及び絶縁層３２６をマスクとして、半導体層３０４、３０６に高濃度の不純物元素を選択的に添加する。そして、半導体層３０４に、ソース領域又はドレイン領域として機能する不純物領域３２８と、ＬＤＤ領域として機能する低濃度不純物領域３３０と、チャネル形成領域３３２を形成する。また、半導体層３０６に、ソース領域又はドレイン領域として機能する不純物領域３３４と、ＬＤＤ領域として機能する低濃度不純物領域３３６と、チャネル形成領域３３８を形成する（図３（Ｄ）参照）。ここでは、半導体層３０４にｎ型を付与する高濃度の不純物元素を添加し、半導体層３０６にｐ型を付与する高濃度の不純物元素を添加する。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。
【００６６】
次に、絶縁層３０８、絶縁層３１０、ゲート電極３１６、３１８、絶縁層３２４、３２６等を覆うように絶縁層を形成する（図３（Ｅ）参照）。ここでは、絶縁層として絶縁層３４０、絶縁層３４２の積層膜を形成する。なお、絶縁層は単層膜又は３層以上の積層膜で形成してもよい。
【００６７】
絶縁層３４０、３４２としては、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の酸素または窒素を含む無機材料、ＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む材料、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料を用いて形成することができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。絶縁層３４０、３４２は、これらの材料を用い、ＣＶＤ法、スパッタリング法、塗布法等を用いて形成することができる。なお、絶縁層は有機材料またはシロキサン材料で形成することで、半導体層やゲート電極等による段差を平坦化することができる。ただし、有機材料またはシロキサン材料を用いて形成された絶縁層は水分を吸収、通過しやすい。したがって、半導体層、ゲート絶縁層、ゲート電極等に接して水分に対するブロッキング効果が高い無機材料を用いた絶縁層を形成し、当該無機材料を用いた絶縁層上に有機材料又はシロキサン材料を用いた絶縁層を形成するのが好ましい。ここでは、窒化シリコン又は窒化酸化シリコンを用いて絶縁層３４０を形成し、アクリル又はシロキサン樹脂を用いて絶縁層３４２を形成する。
【００６８】
また、絶縁層３４０、３４２は、ＣＶＤ法やスパッタリング法を用いて絶縁層を形成した後、当該絶縁層に高密度プラズマ処理を行うことで形成してもよい。この場合は、酸素雰囲気下又は窒素雰囲気下で、高周波で励起され、電子密度が１×１０１１ｃｍ−３以上で、プラズマの電子温度が１．５ｅＶ以下のプラズマを利用して行う。具体的には、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下で、プラズマの電子温度が０．５ｅＶ以上１．５ｅＶ以下のプラズマを利用することが好ましい。また、酸素雰囲気下で高密度プラズマ処理を行う場合は、供給ガスとして少なくとも酸素を用い、他希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）、又は水素等を用いればよい。酸素供給源としては、酸素の他、オゾン（Ｏ３）亜酸化窒素（Ｎ２Ｏ）、一酸化窒素（ＮＯ）、又は二酸化窒素（ＮＯ２）を用いることができる。水素供給源としては、水素の他、水（Ｈ２Ｏ）、過酸化水素（Ｈ２Ｏ２）を用いることができる。窒素雰囲気下で高密度プラズマ処理を行う場合は、供給ガスとして少なくとも窒素若しくはアンモニアを用い、他希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）等を用いればよい。
【００６９】
次に、絶縁層３４０、３４２に、半導体層３０４に形成された不純物領域３２８、半導体層３０６に形成された不純物領域３３４に達する開口部を設ける。そして、不純物領域３２８、３３４と電気的に接続する導電層３４４、導電層３４６を形成する（図３（Ｅ）参照）。ここでは、導電層を単層で形成する例を示すが、もちろん２層以上の積層構造で形成することもできる。なお、導電層３４４、３４６は、ＴＦＴのソース配線又はドレイン配線として機能する。
【００７０】
導電層３４４、３４６は、ＣＶＤ法やスパッタリング法により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジウム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくはこれらの元素を主成分とする化合物材料を用いて形成することができる。例えば、アルミニウムを主成分とする合金材料としては、アルミニウムを主成分としニッケルを含む材料、又はアルミニウムを主成分とし、ニッケルと、炭素とシリコンの一方又は両方とを含む合金材料が挙げられる。導電層３４４、３４６は、例えば、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層とバリア層の積層構造、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層と窒化チタン層とバリア層の積層構造を採用するとよい。なお、バリア層とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電層３４４、３４６を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア層を形成すると、結晶質半導体層上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体層と良好なコンタクトをとることができる。
【００７１】
以上の工程により、半導体層３０４を用いて形成されたｎチャネル薄膜トランジスタと、半導体層３０６を用いて形成されたｐチャネル薄膜トランジスタとを具備した半導体装置を得ることができる。なお、本実施の形態で示したＴＦＴの構造は一例であり、図示した構造に限定されるものではない。例えば、逆スタガ構造、ダブルゲート構造等のＴＦＴの構造を取り得る。また、ＬＤＤ領域を形成しない構造としてもよい。
【００７２】
本発明を用いてゲート絶縁層として機能する絶縁層を形成すると、絶縁耐圧の良好なゲート絶縁層を実現できる。特に、Ａモード及びＢモードでの初期耐圧不良が少ない絶縁耐圧を有するゲート絶縁層を実現できる。また、高温の加熱処理をせずとも、膜特性の良好なゲート絶縁層を実現できる。さらに、半導体層端部における被覆不良も防止することができる。したがって、ゲート絶縁層の耐圧不良を防止でき、信頼性の高い半導体装置を作製することができる。また、半導体装置の歩留まりを向上させることができる。
【００７３】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【００７４】
（実施の形態３）
本実施の形態では、本発明を用いた半導体装置の作製方法の一例について説明する。ここでは、本発明を用いて、半導体基板上にＭＯＳトランジスタを作製する例について、図４、図５を用いて説明する。
【００７５】
まず、半導体基板４００に素子分離領域４０４、素子分離領域４０６（以下、領域４０４、４０６とも記す）を形成する（図４（Ａ）参照）。半導体基板４００に設けられた領域４０４、４０６は、それぞれ絶縁層４０２（フィールド酸化膜ともいう）によって分離されている。また、ここでは、半導体基板４００としてｎ型の導電型を有する単結晶Ｓｉ基板を用い、半導体基板４００の領域４０６にｐウェル４０８を設けた例を示している。
【００７６】
また、基板４００は、半導体基板であれば基板は特に限定されず用いることができる。例えば、ｎ型又はｐ型の導電型を有する単結晶Ｓｉ基板、化合物半導体基板（ＧａＡｓ基板、ＩｎＰ基板、ＳｉＣ基板等）、貼り合わせ法またはＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  Ｉｍｐｌａｎｔｅｄ  Ｏｘｙｇｅｎ）法を用いて作製されたＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板等を用いることができる。
【００７７】
領域４０４、４０６は、選択酸化法（ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法）又はトレンチ分離法等を適宜用いることができる。
【００７８】
また、半導体基板４００の領域４０６に形成されたｐウェル４０８は、半導体基板４００にｐ型を付与する不純物元素を選択的に添加することによって形成することができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。
【００７９】
なお、本実施の形態では、半導体基板４００としてｎ型の導電型を有する半導体基板を用いているため、領域４０４には不純物元素の添加を行っていないが、ｎ型を付与する不純物元素を添加することにより領域４０４にｎウェルを形成してもよい。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。一方、ｐ型の導電型を有する半導体基板を用いる場合には、領域４０４にｎ型を付与する不純物元素を添加してｎウェルを形成し、領域４０６には不純物元素の添加を行わない構成としてもよい。
【００８０】
次に、基板４００の領域４０４、４０６の表面上に絶縁層４１０、絶縁層４１２をそれぞれ形成する（図４（Ｂ）参照）。
【００８１】
絶縁層４１０、４１２は、半導体基板４００に設けられた領域４０４、４０６に対して高密度プラズマ処理を行うことにより形成する。高密度プラズマ処理は、まず、希ガス、酸素及び水素を含む第１の供給ガスを用いて行った後、希ガス及び酸素を含む第２の供給ガスに切り替えて行う。第１の供給ガスは、希ガス：酸素：水素の流量比率が１００：１：１乃至２００：１：１の範囲で供給することが好ましい。また、第１の供給ガスを用いた高密度プラズマ処理では、膜厚８ｎｍ以上の絶縁層を形成することが好ましい。第２の供給ガスは希ガス：酸素の流量比率が１００：１乃至２００：１の範囲で供給することが好ましい。なお、第２の供給ガスにおいて、酸素に対する比率が５分の１以下の範囲であれば、水素が含まれていてもよい。この場合、第１の供給ガスの水素量よりも第２の供給ガスの水素量の方が少ないことになる。また、第２の供給ガスを用いた高密度プラズマ処理時間は６０ｓｅｃ以上行うことが好ましい。
【００８２】
高密度プラズマ処理は、マイクロ波（代表的には２．４５ＧＨｚ）等の高周波で励起され、電子密度が１×１０１１ｃｍ−３以上で、プラズマの電子温度が１．５ｅＶ以下のプラズマを利用する。具体的には、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下で、プラズマの電子温度が０．５ｅＶ以上１．５ｅＶ以下のプラズマを利用することが好ましい。
【００８３】
供給ガスとして用いる希ガス供給源としては、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）の少なくとも１つを用いることができる。酸素供給源としては、酸素（Ｏ２）、オゾン（Ｏ３）、亜酸化窒素（Ｎ２Ｏ）、一酸化窒素（ＮＯ）、二酸化窒素（ＮＯ２）を用いることができる。水素供給源としては、水素（Ｈ２）、水（Ｈ２Ｏ）又は過酸化水素（Ｈ２Ｏ２）を用いることができる。なお、供給ガスに希ガスを用いる場合、形成された絶縁層に希ガスが含まれる場合がある。
【００８４】
本実施の形態では、第１の供給ガスとしてＡｒガス５００ｓｃｃｍ乃至１０００ｓｃｃｍ、Ｏ２ガス５ｓｃｃｍ、Ｈ２ガス５ｓｃｃｍを供給して高密度プラズマ処理を行い、膜厚８ｎｍ以上の絶縁層を形成する。また、第２の供給ガスとしてＡｒガス５００ｓｃｃｍ乃至１０００ｓｃｃｍ、Ｏ２ガス５ｓｃｃｍを供給し、６０ｓｅｃ以上の高密度プラズマ処理を行う。そして、最終的に、膜厚８ｎｍ以上２０ｎｍ以下の酸化シリコンを含む絶縁層４１０、４１２を形成する。
【００８５】
上記のように供給ガスを切り替えて高密度プラズマ処理を行うことにより、絶縁耐圧の良好な絶縁層を形成することができる。絶縁層４１０、４１２は、後に完成するトランジスタのゲート絶縁層として機能する。
【００８６】
次に、領域４０４、４０６の上方に形成された絶縁層４１０、４１２を覆うように導電層を形成する（図４（Ｃ）参照）。ここでは、導電層として、導電層４１４と導電層４１６とを順に積層して形成した例を示している。もちろん、導電層は、単層又は３層以上の積層構造で形成してもよい。
【００８７】
導電層４１４、４１６としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素、またはこれらの元素を主成分とする合金材料若しくは化合物材料で形成することができる。また、これらの元素を窒化した金属窒化物で形成することもできる。他にも、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料により形成することもできる。
【００８８】
ここでは、導電層４１４として窒化タンタルを用いて形成し、その上に導電層４１６としてタングステンを用いて積層構造で設ける。また、他にも、導電層４１４として、窒化タングステン、窒化モリブデン又は窒化チタンから選ばれた単層膜又は積層膜を用い、導電層４１６として、タンタル、モリブデン、チタンから選ばれた単層膜又は積層膜を用いることができる。
【００８９】
次に、積層して設けられた導電層４１４、４１６を選択的にエッチングすることによって、領域４０４、４０６の上方に導電層４１４、４１６を残存させ、それぞれゲート電極４１８、ゲート電極４２０を形成する（図４（Ｄ）参照）。ここでは、ゲート電極４１８、４２０を構成する２層の導電層の端部が概略一致するように形成する。なお、ゲート電極を２層の導電層の積層構造とする場合、下層の導電層の幅が、上層の導電層の幅よりも大きくなるように形成してもよい。
【００９０】
次に、ゲート電極４１８、４２０をマスクとして、領域４０４、４０６に不純物元素を選択的に添加する。そして、領域４０４にソース領域又はドレイン領域として機能する不純物領域４２２と、チャネル形成領域４２４を形成する。また、領域４０６にソース領域又はドレイン領域として機能する不純物領域４２６、チャネル形成領域４２８を形成する（図５（Ａ）参照）。ここでは、領域４０４と領域４０６に相異なる導電型の不純物元素を添加する。具体的には、領域４０４にｐ型を付与する不純物元素を添加し、領域４０６にｎ型を付与する不純物元素を添加する。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。
【００９１】
次に、絶縁層４１０、４１２、ゲート電極４１８、４２０を覆うように絶縁層４３０を形成する。そして、当該絶縁層４３０上に領域４０４に形成された不純物領域４２２と電気的に接続する導電層４３２と、領域４０６に形成された不純物領域４２６と電気的に接続する導電層４３４を形成する（図５（Ｂ）参照）。
【００９２】
絶縁層４３０は、ＣＶＤ法やスパッタリング法等により、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を含む無機材料やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む材料、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料を用いて、単層または積層構造で設けることができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【００９３】
また、絶縁層４３０は、ＣＶＤ法やスパッタリング法を用いて絶縁層を形成した後、当該絶縁層に高密度プラズマ処理を行うことで形成してもよい。この場合は、酸素雰囲気下又は窒素雰囲気下で、高周波で励起され、電子密度が１×１０１１ｃｍ−３以上で、プラズマの電子温度が１．５ｅＶ以下のプラズマを利用して行う。具体的には、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下で、プラズマの電子温度が０．５ｅＶ以上１．５ｅＶ以下のプラズマを利用することが好ましい。また、酸素雰囲気下で高密度プラズマ処理を行う場合は、供給ガスとして少なくとも酸素を用い、他希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）、又は水素等を用いればよい。このとき、酸素供給源としては、酸素の他、オゾン（Ｏ３）、亜酸化窒素（Ｎ２Ｏ）、一酸化窒素（ＮＯ）、二酸化窒素（ＮＯ２）を用いることができる。水素供給源としては、水素の他、水（Ｈ２Ｏ）、過酸化水素（Ｈ２Ｏ２）を用いることができる。窒素雰囲気下で高密度プラズマ処理を行う場合は、供給ガスとして少なくとも窒素若しくはアンモニアを用い、他希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）等を用いればよい。
【００９４】
導電層４３２、４３４は、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジウム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層構造で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素とシリコンの一方又は両方とを含む合金材料に相当する。導電層４３２、４３４は、例えば、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層とバリア層の積層構造、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層と窒化チタン層とバリア層の積層構造を採用するとよい。なお、バリア層とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電層４３２、４３４を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。なお、導電層４３２、４３４は、トランジスタのソース配線又はドレイン配線として機能する。
【００９５】
以上の工程により、基板４００の領域４０４に形成されたｐチャネルトランジスタと、領域４０６に形成されたｎチャネルトランジスタとを具備した半導体装置を得ることができる。
【００９６】
なお本実施の形態で示したトランジスタの構造は一例であり、図示した構造に限定されるものではない。例えば、ダブルゲート構造、フィン型ＦＥＴ構造等のトランジスタの構造を取り得る。また、ＬＤＤ領域を形成してもよい。フィン型ＦＥＴ構造であることでトランジスタサイズの微細化に伴う短チャネル効果を抑制することができるため好適である。
【００９７】
本発明を用いてゲート絶縁層として機能する絶縁層を形成すると、絶縁耐圧の良好なゲート絶縁層を実現できる。特に、Ａモード及びＢモードでの初期耐圧不良が少ない絶縁耐圧を有するゲート絶縁層を実現できる。したがって、ゲート絶縁層の耐圧不良を防止でき、信頼性の高い半導体装置を作製することができる。また、半導体装置の歩留まりを向上させることができる。
【００９８】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【００９９】
（実施の形態４）
本実施の形態では、本発明を用いた半導体装置の作製方法の一例について説明する。ここでは、上記実施の形態３と異なる作製方法でＭＯＳトランジスタを作製する例について、図６〜図８を用いて説明する。
【０１００】
まず、基板６００上に絶縁層を形成する。ここでは、ｎ型の導電型を有する単結晶Ｓｉ基板を基板６００として用い、当該基板６００上に絶縁層６０２と絶縁層６０４を形成する（図６（Ａ）参照）。例えば、基板６００に熱処理を行うことにより絶縁層６０２として酸化シリコン（ＳｉＯｘ）を形成し、当該絶縁層６０２上にＣＶＤ法を用いて窒化シリコン（ＳｉＮｘ）を形成する。なお、基板６００上に設ける絶縁層は単層又は３層以上の積層構造で設けてもよい。
【０１０１】
また、基板６００は、半導体基板であれば特に限定されず用いることができる。例えば、ｎ型又はｐ型の導電型を有する単結晶Ｓｉ基板、化合物半導体基板（ＧａＡｓ基板、ＩｎＰ基板、ＳｉＣ基板等）、貼り合わせ法またはＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  ＩＭｐｌａｎｔｅｄ  ＯＸｙｇｅｎ）法を用いて作製されたＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板等を用いることができる。
【０１０２】
次に、絶縁層６０４上に選択的にレジストマスク６０６のパターンを形成し、当該レジストマスク６０６をマスクとして選択的にエッチングを行うことによって、基板６００に選択的に凹部６０８を形成する（図６（Ｂ）参照）。基板６００、絶縁層６０２、６０４のエッチングとしては、プラズマを利用したドライエッチングにより行うことができる。
【０１０３】
次に、レジストマスク６０６のパターンを除去した後、基板６００に形成された凹部６０８を充填するように絶縁層６１０を形成する（図６（Ｃ）参照）。
【０１０４】
絶縁層６１０は、ＣＶＤ法やスパッタリング法を用いて、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁材料を用いて形成する。ここでは、絶縁層６１０として、常圧ＣＶＤ法または減圧ＣＶＤ法によりＴＥＯＳ（テトラエチルオルソシリケート）ガスを用いて酸化シリコン層を形成する。
【０１０５】
次に、研削処理、研磨処理又はＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）処理を行うことによって、基板６００の表面を露出させる。ここでは、基板６００の表面を露出させることにより、基板６００の凹部６０８に形成された絶縁層６１２間に領域６１４、領域６１６が設けられる。なお、絶縁層６１２は、基板６００の表面に形成された絶縁層６１０が研削処理、研磨処理又はＣＭＰ処理により除去されることにより得られたものである。続いて、ｐ型を付与する不純物元素を選択的に添加することによって、基板６００の領域６１６にｐウェル６１８を形成する（図６（Ｄ）参照）。
【０１０６】
ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、不純物元素として、ボロン（Ｂ）を領域６１６に添加する。
【０１０７】
なお、本実施の形態では、基板６００としてｎ型の導電型を有する半導体基板を用いているため、領域６１４には不純物元素の添加を行っていないが、ｎ型を付与する不純物元素を添加することにより領域６１４にｎウェルを形成してもよい。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。
【０１０８】
一方、ｐ型の導電型を有する半導体基板を用いる場合には、領域６１４にｎ型を付与する不純物元素を添加してｎウェルを形成し、領域６１６には不純物元素の添加を行わない構成としてもよい。
【０１０９】
次に、基板６００の領域６１４、６１６の表面上に絶縁層６２０、絶縁層６２２をそれぞれ形成する（図７（Ａ）参照）。
【０１１０】
絶縁層６２０、絶縁層６２２は、半導体基板６００に設けられた領域６１４、６１６に対して高密度プラズマ処理を行うことで形成する。高密度プラズマ処理は、まず、希ガス、酸素及び水素を含む第１の供給ガスを用いて行った後、希ガス及び酸素を含む第２の供給ガスに切り替えて行う。第１の供給ガスは、希ガス：酸素：水素の流量比率が１００：１：１乃至２００：１：１の範囲で供給することが好ましい。また、第１の供給ガスを用いた高密度プラズマ処理では、膜厚８ｎｍ以上の絶縁層を形成することが好ましい。第２の供給ガスは希ガス：酸素の流量比率が１００：１乃至２００：１の範囲で供給することが好ましい。なお、第２の供給ガスにおいて、酸素に対する比率が５分の１の範囲であれば、水素が含まれていてもよい。この場合、第１の供給ガスの水素量よりも第２の供給ガスの水素量の方が少ないことになる。また、第２の供給ガスを用いた高密度プラズマ処理時間は６０ｓｅｃ以上行うことが好ましい。
【０１１１】
高密度プラズマ処理は、マイクロ波（代表的には２．４５ＧＨｚ）等の高周波で励起され、電子密度が１×１０１１ｃｍ−３以上で、プラズマの電子温度が１．５ｅＶ以下のプラズマを利用する。具体的には、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下で、プラズマの電子温度が０．５ｅＶ以上１．５ｅＶ以下のプラズマを利用することが好ましい。
【０１１２】
供給ガスとして用いる希ガス供給源としては、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）の少なくとも１つを用いることができる。酸素供給源としては、酸素（Ｏ２）、オゾン（Ｏ３）、亜酸化窒素（Ｎ２Ｏ）、一酸化窒素（ＮＯ）、二酸化窒素（ＮＯ２）を用いることができる。水素供給源としては、水素（Ｈ２）、水（Ｈ２Ｏ）又は過酸化水素（Ｈ２Ｏ２）を用いることができる。なお、供給ガスに希ガスを用いる場合、形成された絶縁層に希ガスが含まれる場合がある。
【０１１３】
本実施の形態では、第１の供給ガスとしてＡｒガス５００ｓｃｃｍ乃至１０００ｓｃｃｍ、Ｏ２ガス５ｓｃｃｍ、Ｈ２ガス５ｓｃｃｍを供給して高密度プラズマ処理を行い、膜厚８ｎｍの絶縁層を形成する。また、第２の供給ガスとしてＡｒガス５００ｓｃｃｍ乃至１０００ｓｃｃｍ、Ｏ２ガス５ｓｃｃｍを供給し、６０ｓｅｃ以上の高密度プラズマ処理を行う。そして、膜厚８ｎｍ以上２０ｍ以下の酸化シリコンを含む絶縁層６２０、６２２を形成する。
【０１１４】
なお、基板６００の領域６１４、６１６に形成された絶縁層６２０、６２２は、後に完成するトランジスタにおいてゲート絶縁層として機能する。
【０１１５】
次に、基板６００に設けられた領域６１４、６１６の上方に形成された絶縁層６２０、６２２を覆うように導電層を形成する（図７（Ｂ）参照）。ここでは、導電層として、導電層６２４と導電層６２６を順に積層して形成した例を示している。もちろん、導電層は、単層又は３層以上の積層構造で形成してもよい。
【０１１６】
導電層６２４、６２６としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料で形成することができる。また、これらの元素を窒化した金属窒化物で形成することもできる。他にも、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料により形成することもできる。
【０１１７】
ここでは、導電層６２４として窒化タンタルを用いて形成し、その上に導電層６２６としてタングステンを用いて積層構造で設ける。また、他にも、導電層６２４として、窒化タンタル、窒化タングステン、窒化モリブデン又は窒化チタンから選ばれた単層又は積層膜を用い、導電層６２６として、タングステン、タンタル、モリブデン、チタンから選ばれた単層又は積層膜を用いることができる。
【０１１８】
次に、積層して設けられた導電層６２４、６２６を選択的にエッチングすることによって、基板６００の領域６１４、６１６の上方に導電層６２４、６２６を残存させ、それぞれゲート電極６２８、ゲート電極６３０を形成する（図７（Ｃ）参照）。また、ここでは、基板６００において、ゲート電極６２８、６３０と重ならない領域６１４、６１６の表面が露出するようにする。
【０１１９】
具体的には、基板６００の領域６１４において、ゲート電極６２８の下方に形成された絶縁層６２０のうち当該ゲート電極６２８と重ならない部分を選択的に除去し、ゲート電極６２８と絶縁層６２０の端部が概略一致するように形成する。また、基板６００の領域６１６において、ゲート電極６３０の下方に形成された絶縁層６２２のうち当該ゲート電極６３０と重ならない部分を選択的に除去し、ゲート電極６３０と絶縁層６２２の端部が概略一致するように形成する。
【０１２０】
この場合、ゲート電極６２８、６３０の形成と同時に重ならない部分の絶縁層６２０、６２２等を除去してもよいし、ゲート電極６２８、６３０を形成後、残存したレジストマスク又は当該ゲート電極６２８、６３０をマスクとして重ならない部分の絶縁層６２０、６２２等を除去してもよい。
【０１２１】
次に、ゲート電極６２８、６３０をマスクとして、基板６００の領域６１４、６１６に低濃度の不純物元素を選択的に添加し、不純物領域６３２、不純物領域６３４を形成する（図７（Ｄ）参照）。ここでは、領域６１６にゲート電極６３０をマスクとしてｎ型を付与する低濃度の不純物元素を選択的に添加して不純物領域６３４を形成し、領域６１４にゲート電極６２８をマスクとしてｐ型を付与する低濃度の不純物元素を選択的に添加して不純物領域６３２を形成する。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここで形成される不純物領域６３２、６３４の一部は、後に形成されるＬＤＤ領域を構成する。
【０１２２】
次に、ゲート電極６２８、６３０の側面に接する絶縁層６３６、絶縁層６３８を形成する。絶縁層６３６、６３８は、サイドウォールともいわれる。絶縁層６３６、６３８は、ＣＶＤ法やスパッタリング法により、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の窒素又は酸素を含む無機材料や有機樹脂などの有機材料を用いて、単層又は積層構造の絶縁層を形成し、当該絶縁層を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、ゲート電極６２８、６３０の側面に接するように形成することができる。なお、絶縁層６３６、６３８は、ＬＤＤ領域を形成する際のドーピング用のマスクとして用いる。また、ここでは、絶縁層６３６、６３８は、ゲート電極６２８、６３０の下方に形成された絶縁層６２０、６２２の側面にも接するように形成されている。
【０１２３】
次に、ゲート電極６２８及び絶縁層６３６、並びにゲート電極６３０及び絶縁層６３８をマスクとして基板６００の領域６１４、６１６に高濃度の不純物元素を選択的に添加する。そして、領域６１４に、ソース領域又はドレイン領域として機能する不純物領域６４０と、ＬＤＤ領域として機能する低濃度不純物領域６４２と、チャネル形成領域６４４を形成する。また、領域６１６に、ソース領域又はドレイン領域として機能する不純物領域６４６と、ＬＤＤ領域として機能する不純物領域６４８と、チャネル形成領域６５０を形成する（図８（Ａ）参照）。ここでは、基板６００の領域６１６にｎ型を付与する高濃度の不純物元素を添加し、領域６１４にｐ型を付与する高濃度の不純物元素を添加する。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ソース領域又はドレイン領域として機能する不純物領域は、ＬＤＤ領域として機能する不純物領域よりも高濃度の不純物元素が添加されている。
【０１２４】
なお、本実施の形態では、ゲート電極６２８、６３０と重ならない基板６００の領域６１４、６１６を露出させた状態で不純物元素の添加を行っている。従って、基板６００の領域６１４、６１６にそれぞれ形成されるチャネル形成領域６４４、チャネル形成領域６５０はゲート電極６２８、６３０と自己整合的に形成することができる。
【０１２５】
次に、基板６００の領域６１４、６１６上に設けられたゲート電極６２８、６３０や絶縁層６３６、６３８等を覆うように絶縁層６５４を形成する。そして、当該絶縁層６５４上に領域６１４に形成された不純物領域６４０と電気的に接続する導電層６５２と、領域６１６に形成された不純物領域６４６と電気的に接続する導電層６５６を形成する（図８（Ｂ）参照）。
【０１２６】
絶縁層６５４は、ＣＶＤ法やスパッタリング法等により、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の無機材料やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む材料、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料を用いて、単層または積層構造で設けることができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０１２７】
また、絶縁層６５４は、ＣＶＤ法やスパッタリング法を用いて絶縁層を形成した後、当該絶縁層に高密度プラズマ処理を行うことで形成してもよい。この場合は、酸素雰囲気下又は窒素雰囲気下で、高周波で励起され、電子密度が１×１０１１ｃｍ−３以上で、プラズマの電子温度が１．５ｅＶ以下のプラズマを利用して行う。具体的には、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下で、プラズマの電子温度が０．５ｅＶ以上１．５ｅＶ以下のプラズマを利用することが好ましい。また、酸素雰囲気下で高密度プラズマ処理を行う場合は、供給ガスとして少なくとも酸素を用い、その他希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）、水素等を用いればよい。このとき、酸素供給源としては、酸素の他、オゾン（Ｏ３）、亜酸化窒素（Ｎ２Ｏ）、一酸化窒素（ＮＯ）、二酸化窒素（ＮＯ２）を用いることができる。また、水素供給源として、水素の他、水（Ｈ２Ｏ）、過酸化水素（Ｈ２Ｏ２）を用いることができる。窒素雰囲気下で高密度プラズマ処理を行う場合は、供給ガスとして少なくとも窒素若しくはアンモニアを用い、その他希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）等を用いればよい。
【０１２８】
導電層６５２、６５６は、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジウム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層構造で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素とシリコンの一方又は両方とを含む合金材料に相当する。導電層６５２、６５６は、例えば、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層とバリア層の積層構造、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層と窒化チタン層とバリア層の積層構造を採用するとよい。なお、バリア層とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電層を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。ここでは、導電層６５２、６５６はＣＶＤ法によりタングステン（Ｗ）を選択成長することにより形成することができる。
【０１２９】
以上の工程により、基板６００の領域６１４に形成されたｐチャネルトランジスタと、領域６１６に形成されたｎチャネルトランジスタとを具備した半導体装置を得ることができる。
【０１３０】
なお本実施の形態で示したトランジスタの構造は一例であり、図示した構造に限定されるものではない。例えば、ダブルゲート構造、フィン型ＦＥＴ構造等のトランジスタの構造を取り得る。また、ＬＤＤ領域を形成しない構造としてもよい。フィン型ＦＥＴ構造であることでトランジスタサイズの微細化に伴う短チャネル効果を抑制することができるため好適である。
【０１３１】
本発明を用いてゲート絶縁層として機能する絶縁層を形成すると、絶縁耐圧の良好なゲート絶縁層を実現できる。特に、Ａモード及びＢモードでの初期耐圧不良が少ない絶縁耐圧を有するゲート絶縁層を実現できる。したがって、ゲート絶縁層の耐圧不良を防止でき、信頼性の高い半導体装置を作製することができる。また、半導体装置の歩留まりを向上させることができる。
【０１３２】
また、本実施の形態では、半導体基板に複数の溝を設け、当該溝に絶縁層を設けることで素子分離を実現している。このような構成にすることで、選択酸化法で問題となる素子分離するための絶縁層の周縁部に鳥のくちばしや頭の形に似た分離領域（ｂｉｒｄ’ｓ  ｂｅａｋやｂｉｒｄ’ｓ  ｈｅａｄともいわれる）ができてしまう不良を防ぐことができる。
【０１３３】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０１３４】
（実施の形態５）
本実施の形態では、不揮発性半導体記憶装置の一例について説明する。ここでは、不揮発性半導体記憶装置において、メモリ部を構成する不揮発性メモリ素子と、当該メモリ部と同一の基板上に設けられメモリ部の制御等を行うロジック部を構成する薄膜トランジスタ（ＴＦＴ）等の素子とを同時に形成する場合を示す。
【０１３５】
不揮発性メモリ素子は、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）と類似の構造を有し、電荷を長期間蓄積することのできる領域がチャネル形成領域上に設けられているところに特徴がある。この電荷蓄積領域は絶縁層上に形成され、周囲と絶縁分離されていることから浮遊ゲート電極とも呼ぶ。また浮遊ゲート電極は電荷を蓄積する機能を有するので電荷蓄積層ともよぶ。本明細書では主に浮遊ゲート電極を含むこの電荷蓄積領域を電荷蓄積層ともいう。浮遊ゲート電極上には、さらに絶縁層を介して制御ゲート電極を備えている。
【０１３６】
このような構造を有する所謂浮遊ゲート型の不揮発性半導体記憶装置は、制御ゲート電極に印加する電圧により、電荷蓄積層に電荷を蓄積させ、また放出させる動作が行われる。すなわち電荷蓄積層に保持させる電荷の出し入れにより、データを記憶する仕組みになっている。具体的に、電荷蓄積層への電荷の注入や引き抜きは、チャネル形成領域が形成される半導体層若しくは半導体基板と、制御ゲート電極の間に高電圧を印加して行われている。このときチャネル形成領域上の絶縁層には、ファウラー−ノルドハイム（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）型（Ｆ−Ｎ型）トンネル電流（ＮＡＮＤ型）や、熱電子（ＮＯＲ型）が流れると言われている。このことよりチャネル形成領域上の絶縁層は、トンネル絶縁層と呼ばれる場合もある。
【０１３７】
図９〜図１２には、本発明の不揮発性半導体記憶装置の作製方法の一例を示す。なお、図９〜図１２において、Ａ−Ｂ間及びＣ−Ｄ間はロジック部に設けられるトランジスタを示し、Ｅ−Ｆ間はメモリ部に設けられる不揮発性メモリ素子を示し、Ｇ−Ｈ間はメモリ部に設けられるトランジスタを示している。また、本実施の形態では、Ａ−Ｂ間に設けられるトランジスタをｐチャネルトランジスタ、Ｃ−Ｄ間、Ｇ−Ｈ間に設けるトランジスタをｎチャネルトランジスタ、Ｅ−Ｆ間に設けられる不揮発性メモリ素子のキャリアの移動を電子で行う場合に関して説明するが、本発明の不揮発性半導体記憶装置はこれに限られるものでない。
【０１３８】
なお、メモリ部に設けられる制御用のトランジスタは、ロジック部に設けられるトランジスタと比較して駆動電圧が高いため、メモリ部に設けるトランジスタとロジック部に設けるトランジスタのゲート絶縁層等を異なる厚さで形成することが好ましい。例えば、駆動電圧が小さくしきい値電圧のばらつきを小さくしたい場合にはゲート絶縁層が薄いトランジスタを設けることが好ましく、駆動電圧が大きくゲート絶縁層の耐圧性が求められる場合にはゲート絶縁層が厚いトランジスタを設けることが好ましい。
【０１３９】
従って、本実施の形態では、駆動電圧が小さくしきい値電圧のばらつきを小さくしたいロジック部の薄膜トランジスタに対しては膜厚が小さいゲート絶縁層を形成し、駆動電圧が大きく耐圧性が求められるメモリ部の薄膜トランジスタに対しては膜厚が大きいゲート絶縁層を形成する場合に関して以下に図面を参照して説明する。
【０１４０】
まず、基板１００上に下地絶縁層１０２を介して島状の半導体層１０４、１０６、１０８、１１０を形成し、当該島状の半導体層１０４、１０６、１０８、１１０を覆うように第１の絶縁層１１２、１１４、１１６、１１８をそれぞれ形成する。そして、第１の絶縁層１１２、１１４、１１６、１１８を覆うように電荷蓄積層１２０を形成する（図９（Ａ）参照）。島状の半導体層１０４、１０６、１０８、１１０は、基板１００上にあらかじめ形成された下地絶縁層１０２上にＣＶＤ法、スパッタリング法を用いてシリコン（Ｓｉ）を主成分とする材料（例えばＳｉ、ＳｉｘＧｅ（１−ｘ）等）等を用いて非晶質半導体層を形成し、当該非晶質半導体層を結晶化させた後に選択的にエッチングすることにより設けることができる。また、非晶質半導体層を結晶化せずに選択的にエッチングし、非晶質半導体層からなる島状の半導体層１０４、１０６、１０８、１１０を形成してもよい。
【０１４１】
非晶質半導体層の結晶化は、レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法またはこれら方法を組み合わせた方法等により行うことができる。
【０１４２】
また、レーザ光の照射によって半導体層の結晶化若しくは再結晶化を行う場合には、レーザ光の光源としてＬＤ励起の連続発振（ＣＷ）レーザ（ＹＶＯ４）の第２高調波（波長５３２ｎｍ）を用いることができる。特に第２高調波に限定する必要はないが、第２高調波はエネルギー効率の点で、さらに高次の高調波より優れている。ＣＷレーザを半導体層に照射すると、連続的に半導体層にエネルギーが与えられるため、一旦半導体層を溶融状態にすると、溶融状態を継続させることができる。さらに、ＣＷレーザを走査することによって半導体層の固液界面を移動させ、この移動の方向に沿って一方向に長い結晶粒を形成することができる。また、固体レーザを用いるのは、気体レーザ等と比較して、出力の安定性が高く、安定した処理が見込まれるためである。なお、ＣＷレーザに限らず、繰り返し周波数が１０ＭＨｚ以上のパルスレーザを用いることも可能である。繰り返し周波数が高いパルスレーザを用いると、半導体層が溶融してから固化するまでの時間よりもレーザのパルス間隔が短ければ、常に半導体層を溶融状態にとどめることができ、固液界面の移動により一方向に長い結晶粒で構成される半導体層を形成することができる。その他のＣＷレーザ及び繰り返し周波数が１０ＭＨｚ以上のパルスレーザを使用することもできる。例えば、気体レーザとしては、Ａｒレーザ、Ｋｒレーザ、ＣＯ２レーザ等がある。また、気体レーザとしてヘリウムカドミウムレーザ等の金属蒸気レーザが挙げられる。固体レーザとして、ＹＡＧレーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ＧｄＶＯ４レーザ、ＫＧＷレーザ、ＫＹＷレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、Ｙ２Ｏ３レーザ、ＹＶＯ４レーザ等がある。また、固体レーザにはＹＡＧレーザ、Ｙ２Ｏ３レーザ、ＧｄＶＯ４レーザ、ＹＶＯ４レーザなどのセラミックスレーザもある。また、レーザ発振器において、レーザ光をＴＥＭ００（シングル横モード）で発振して射出すると、被照射面において得られる線状のビームスポットのエネルギー均一性を上げることができるので好ましい。その他にも、パルス発振のエキシマレーザを用いても良い。
【０１４３】
基板１００としては、ガラス基板、石英基板、サファイア基板、セラミック基板、金属基板などを用いることができる。他にもプラスチック基板として、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＮＴ）、ポリエーテルサルフォン（ＰＥＳ）、アクリルなどの基板を選択することもでき、少なくともプロセス中に発生する熱に耐えうる基板であれば用いることができる。ここでは、基板１００としてガラス基板を用いる。
【０１４４】
下地絶縁層１０２は、ＣＶＤ法やスパッタリング法を用いて、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の無機材料を用いて形成する。例えば、下地絶縁層１０２を２層の積層構造とする場合、第１層目の絶縁層として窒化酸化シリコン層を用いて形成し、第２層目の絶縁層として酸化窒化シリコン層を形成するとよい。また、第１層目の絶縁層として窒化シリコン層を形成し、第２層目の絶縁層として酸化シリコン層を形成してもよい。このように、ブロッキング層として機能する下地絶縁層１０２を形成することによって、基板１００からＮａなどのアルカリ金属やアルカリ土類金属が、基板上に形成する素子に悪影響を与えることを防ぐことができる。なお、基板１００として石英を用いるような場合には下地絶縁層１０２を省略してもよい。
【０１４５】
第１の絶縁層１１２、１１４、１１６、１１８は、半導体層１０４、１０６、１０８、１１０に対して高密度プラズマ処理を行うことにより形成する。高密度プラズマ処理は、まず、希ガス、酸素及び水素を含む第１の供給ガスを用いて行った後、希ガス及び酸素を含む第２の供給ガスに切り替えて行う。第１の供給ガスは、希ガス：酸素：水素の流量比率が１００：１乃至２００：１の範囲で供給することが好ましい。また、第１の供給ガスを用いた高密度プラズマ処理では、膜厚８ｎｍ以上の絶縁層を形成することが好ましい。第２の供給ガスは希ガス：酸素の流量比率が１００：１乃至２００：１の範囲で供給することが好ましい。なお、第２の供給ガスにおいて、酸素に対する比率が５分の１以下の範囲であれば、水素が含まれていてもよい。この場合、第１の供給ガスの水素量よりも第２の供給ガスの水素量の方が少ないことになる。また、第２の供給ガスを用いた高密度プラズマ処理時間は６０ｓｅｃ以上行うことが好ましい。
【０１４６】
また、高密度プラズマ処理は、マイクロ波（代表的には２．４５ＧＨｚ）等の高周波で励起され、電子密度が１×１０１１ｃｍ−３以上で、プラズマの電子温度が１．５ｅＶ以下のプラズマを利用する。具体的には、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下で、プラズマの電子温度が０．５ｅＶ以上１．５ｅＶ以下のプラズマを利用することが好ましい。
【０１４７】
供給ガスとして用いる希ガス供給源としては、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）の少なくとも１つを用いることができる。酸素供給源としては、酸素（Ｏ２）、オゾン（Ｏ３）、亜酸化窒素（Ｎ２Ｏ）、一酸化窒素（ＮＯ）、二酸化窒素（ＮＯ２）を用いることができる。水素供給源としては、水素（Ｈ２）、水（Ｈ２Ｏ）又は過酸化水素（Ｈ２Ｏ２）を用いることができる。なお、供給ガスに希ガスを用いる場合、形成された絶縁層に希ガスが含まれる場合がある。
【０１４８】
ここでは、第１の供給ガスとしてＡｒガス５００ｓｃｃｍ乃至１０００ｓｃｃｍ、Ｏ２ガス５ｓｃｃｍ、Ｈ２ガス５ｓｃｃｍを供給して高密度プラズマ処理を行い、膜厚８ｎｍ以上の酸化シリコン層を形成する。また、第２の供給ガスとしてＡｒガス５００ｓｃｃｍ乃至１０００ｓｃｃｍ、Ｏ２ガス５ｓｃｃｍを供給し、６０ｓｅｃ以上の高密度プラズマ処理を行う。そして、半導体層の表面を高密度プラズマ処理で酸化することにより、最終的に、第１の絶縁層１１２、１１４、１１６、１１８として、膜厚８ｎｍ以上２０ｎｍ以下の酸化シリコン層を形成することができる。
【０１４９】
また、第１の絶縁層１１２、１１４、１１６、１１８は、ＣＶＤ法やスパッタリング法を用いて、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）、酸化アルミニウム（ＡｌｘＯｙ）、酸化タンタル（ＴａｘＯｙ）、酸化ハフニウム（ＨｆＯｘ）等の材料を用いて形成してもよい。さらに、当該絶縁層に対して、高密度プラズマ処理を行ってもよい。この場合は、酸素雰囲気下又は窒素雰囲気下で、高周波で励起され、電子密度が１×１０１１ｃｍ−３以上で、プラズマの電子温度が１．５ｅＶ以下のプラズマを利用して行う。具体的には、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下で、プラズマの電子温度が０．５ｅＶ以上１．５ｅＶ以下のプラズマを利用することが好ましい。また、酸素雰囲気下で高密度プラズマ処理を行う場合は、供給ガスとして少なくとも酸素を用い、その他に希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）、又は水素等を用いればよい。このとき、酸素供給源としては、酸素の他、オゾン、亜酸化窒素、一酸化窒素、二酸化窒素を用いることができる。また、水素供給源として、水素の他、水（Ｈ２Ｏ）、過酸化水素（Ｈ２Ｏ２）を用いることができる。窒素雰囲気下で高密度プラズマ処理を行う場合は、供給ガスとして少なくとも窒素若しくはアンモニアを用い、その他希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）等を用いればよい。第１の絶縁層１１２、１１４、１１６、１１８は、膜厚１ｎｍ以上２０ｎｍ以下、好ましくは膜厚８ｎｍ以上１０ｎｍ以下で形成するのが望ましい。
【０１５０】
本発明で行う高密度プラズマ処理は、プラズマの電子密度が１×１０１１ｃｍ−３以上と高密度であり、被処理物である半導体層付近での電子温度が低いため、半導体層がプラズマにより損傷することを防止することができる。
【０１５１】
本実施の形態において、メモリ部に設けられた半導体層１０８上に形成される第１の絶縁層１１６は、後に完成する不揮発性メモリ素子において、トンネル絶縁層として機能する。従って、第１の絶縁層１１６の膜厚が薄いほど、トンネル電流が流れやすく、メモリとして高速動作が可能となる。また、第１の絶縁層１１６の膜厚が薄いほど、後に形成される浮遊ゲート電極に低電圧で電荷を蓄積させることが可能となるため、不揮発性半導体記憶装置の消費電力を低減することができる。そのため、第１の絶縁層１１２、１１４、１１６、１１８は、膜厚を薄く形成することが好ましい。
【０１５２】
一般的に、半導体層上に絶縁層を薄く形成する方法として熱酸化法があるが、基板１００としてガラス基板等の融点が十分に高くない基板を用いる場合には、熱酸化法により第１の絶縁層１１２、１１４、１１６、１１８を形成することは非常に困難である。また、ＣＶＤ法やスパッタリング法により形成した絶縁層は、膜の内部に欠陥を含んでいるため膜質が十分でなく、膜厚を薄く形成した場合にはピンホール等の欠陥が生じる問題がある。また、ＣＶＤ法やスパッタリング法により絶縁層を形成した場合には、特に半導体層の端部の被覆が十分でなく、後に第１の絶縁層１１６上に形成される電荷蓄積層等と半導体層とが短絡する場合がある。従って、半導体層に対して高密度プラズマ処理を行うことにより第１の絶縁層１１６を形成することによって、ＣＶＤ法やスパッタリング法により形成した絶縁層より緻密な絶縁層を形成することができる。また、高密度プラズマ処理において、供給ガスを水素を含むガスから水素を含まないガスへ途中で切り替えることで、絶縁耐圧の良好な絶縁層を形成することができる。さらに、半導体層１０８に対して直接高密度プラズマ処理を行うことにより、当該半導体層１０８の端部を第１の絶縁層１１６で十分に被覆することができる。その結果、メモリとして高速動作や電荷保持特性を向上させることができる。
【０１５３】
電荷蓄積層１２０は、単層または２層以上の積層構造で形成することができる。具体的には、電荷蓄積層１２０は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等から選択された元素、またはこれらの元素を主成分とする合金材料若しくはこれらの元素を主成分とする化合物材料（例えば、窒化物、酸化物等）を用いて形成することができる。前記元素の化合物としては、窒化シリコン、窒化酸化シリコン、炭化シリコン、ゲルマニウムを１０原子％未満の濃度で含むシリコンゲルマニウム、窒化タンタル、酸化タンタル、窒化タングステン、窒化チタン、酸化チタン、酸化スズ等を用いることができる。また、前記元素のシリサイド（例えば、タングステンシリサイド、チタンシリサイド、ニッケルシリサイド））を用いることができる。また、シリコンを用いる場合は、リンやボロンなどの不純物元素を添加してもよい。ここでは、電荷蓄積層１２０として、ゲルマニウム元素を含む雰囲気中（例えば、ＧｅＨ４）でプラズマＣＶＤ法を行うことにより、ゲルマニウムを主成分とする膜を１ｎｍ以上２０ｎｍ以下、好ましくは５ｎｍ以上１０ｎｍ以下で形成する。メモリ部に設けられた半導体層１０８上に形成される電荷蓄積層１２０は、後に完成する不揮発性半導体記憶装置において、浮遊ゲート電極として機能する。例えば、半導体層としてＳｉを主成分とする材料を用いて形成し、当該半導体層上にトンネル絶縁層として機能する第１の絶縁層を介して浮遊ゲート電極として機能するＳｉよりエネルギーギャップの小さいゲルマニウムを含む導電層を設けた場合は、半導体層の電荷に対する絶縁層により形成される第１の障壁に対して浮遊ゲート電極の電荷に対する絶縁層により形成される第２の障壁がエネルギー的に高くなる。その結果、半導体層から浮遊ゲート電極へ電荷を注入しやすくすることができ、浮遊ゲート電極から電荷が消失することを防ぐことができる。つまり、メモリとして動作する場合に、低電圧で高効率な書き込みをすることが出来、且つ電荷保持特性を向上させることができる。
【０１５４】
次に、半導体層１０４、１０６、１１０上に形成された、第１の絶縁層１１２、１１４、１１８と電荷蓄積層１２０を選択的に除去し、半導体層１０８上に形成された第１の絶縁層１１６と電荷蓄積層１２０を残存させる。ここでは、メモリ部に設けられた半導体層１０８、第１の絶縁層１１６、電荷蓄積層１２０を選択的にレジストマスクで覆い、半導体層１０４、１０６、１１０上に形成された第１の絶縁層１１２、１１４、１１８と電荷蓄積層１２０をエッチングすることによって選択的に除去する（図９（Ｂ）参照）。
【０１５５】
次に、半導体層１０４、１０６、１１０と、半導体層１０８の上方に形成された電荷蓄積層１２０の一部を選択的に覆うようにレジストマスク１２２を形成し、当該レジストマスク１２２に覆われていない電荷蓄積層１２０をエッチングして選択的に除去することによって、電荷蓄積層１２０の一部を残存させ、電荷蓄積層１２１を形成する（図９（Ｃ）参照）。
【０１５６】
次に、半導体層１１０の特定の領域に不純物領域を形成する。ここでは、レジストマスク１２２を除去後、半導体層１０４、１０６、１０８と、半導体層１１０の一部を選択的に覆うようにレジストマスク１２４を形成し、当該レジストマスク１２４に覆われていない半導体層１１０に低濃度の純物元素を添加することによって、不純物領域１２６を形成する（図１０（Ａ）参照）。不純物元素としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いる。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、不純物元素として、リン（Ｐ）を半導体層１１０に導入する。なお、不純物領域１２６の一部は、後に形成されるＬＤＤ領域を形成する。
【０１５７】
次に、半導体層１０４、１０６、１１０と、半導体層１０８の上方に形成された第１の絶縁層１１６と電荷蓄積層１２１を覆うように第２の絶縁層１２８を形成する（図１０（Ｂ）参照）。
【０１５８】
第２の絶縁層１２８は、ＣＶＤ法やスパッタリング法を用いて、酸化シリコン（ＳｉＯｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）、酸化アルミニウム（ＡｌｘＯｙ）、酸化タンタル（ＴａｘＯｙ）、酸化ハフニウム（ＨｆＯｘ）等の材料を用いて、単層又は積層構造で形成する。例えば、第２の絶縁層１２８を単層膜で形成する場合には、ＣＶＤ法により酸化窒化シリコン層又は窒化酸化シリコン層を５ｎｍ以上５０ｎｍ以下の膜厚で形成する。また、第２の絶縁層１２８を３層の積層膜で形成する場合には、第１層目の絶縁層として酸化窒化シリコン層を形成し、第２層目の絶縁層として窒化シリコン層を形成し、第３層目の絶縁層として酸化窒化シリコン層を形成する。他にも第２の絶縁層１２８として、ゲルマニウムの酸化物又は窒化物等の材料を用いてもよい。第２の絶縁層１２８は、膜厚１ｎｍ以上１００ｎｍ以下、好ましくは膜厚２０ｎｍ以上６０ｎｍ以下で形成するのが望ましい。
【０１５９】
また、第２の絶縁層１２８は、ＣＶＤ法やスパッタリング法を用いて絶縁層を形成した後、当該絶縁層に高密度プラズマ処理を行うことで形成してもよい。この場合は、酸素雰囲気下又は窒素雰囲気下で、高周波で励起され、電子密度が１×１０１１ｃｍ−３以上で、プラズマの電子温度が１．５ｅＶ以下のプラズマを利用して行う。具体的には、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下で、プラズマの電子温度が０．５ｅＶ以上１．５ｅＶ以下のプラズマを利用することが好ましい。また、酸素雰囲気下で高密度プラズマ処理を行う場合は、供給ガスとして少なくとも酸素を用い、その他希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）、又は水素等を用いればよい。このとき、酸素供給源としては、酸素の他、オゾン（Ｏ３）、亜酸化窒素（Ｎ２Ｏ）、一酸化窒素（ＮＯ）、二酸化窒素（ＮＯ２）を用いることができる。水素供給源としては、水素の他、水（Ｈ２Ｏ）、過酸化水素（Ｈ２Ｏ２）を用いることができる。窒素雰囲気下で高密度プラズマ処理を行う場合は、供給ガスとして少なくとも窒素若しくはアンモニアを用い、その他希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）等を用いればよい。
【０１６０】
さらに、第２の絶縁層１２８は、高密度プラズマ処理を用いて絶縁層を形成した後、当該絶縁層上にＣＶＤ法やスパッタリング法を用いて絶縁層を形成して所望の厚さにすることができる。この場合、半導体層１０８の上方に形成する電荷蓄積層はシリコンで形成する。高密度プラズマ処理は、上記第１の絶縁層１１６の形成方法で示した方法を用いればよい。
【０１６１】
なお、半導体層１０８の上方に形成された第２の絶縁層１２８は、後に完成する不揮発性メモリ素子においてコントロール絶縁層として機能する。半導体層１１０の上方に形成された第２の絶縁層１２８は、後に完成するトランジスタにおいてゲート絶縁層として機能する。なお、本明細書で「コントロール絶縁層」とは浮遊ゲート電極として機能する電極と、制御ゲート電極として機能する電極と、の間に設けられた絶縁層のことを示す。
【０１６２】
次に、半導体層１０８、１１０の上方に形成された第２の絶縁層１２８を覆うようにレジストマスク１３０を選択的に形成し、半導体層１０４、１０６上に形成された第２の絶縁層１２８を選択的に除去する（図１０（Ｃ）参照）。
【０１６３】
次に、半導体層１０４、１０６を覆うように第３の絶縁層１３２、１３４をそれぞれ形成する（図１１（Ａ）参照）。
【０１６４】
第３の絶縁層１３２、１３４は、上記第１の絶縁層１１２、１１４、１１６、１１８の形成方法で示したいずれかの方法を用いて形成する。例えば、半導体層１０４、１０６に対して高密度プラズマ処理を行うことにより、第３の絶縁層１３２、１３４として酸化シリコンを含む層を形成することができる。また、第３の絶縁層１３２、１３４は、ＣＶＤ法又はスパッタリング法を用いて、酸化シリコン（ＳｉＯｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の材料を用いて形成してもよい。第３の絶縁層は、膜厚１ｎｍ以上２０ｎｍ以下、好ましくは膜厚８ｎｍ以上１０ｎｍ以下で形成するのが望ましい。半導体層１０４、１０６の上方に形成された第３の絶縁層１３２、１３４は、後に完成するトランジスタにおいてゲート絶縁層として機能する。
【０１６５】
次に、半導体層１０４、１０６の上方に形成された第３の絶縁層１３２、１３４、半導体層１０８、１１０の上方に形成された第２の絶縁層１２８を覆うように導電層を形成する（図１１（Ｂ）参照）。ここでは、導電層として、導電層１３６と導電層１３８を順に積層して形成した例を示している。もちろん、導電層は、単層膜又は３層以上の積層膜で形成してもよい。
【０１６６】
導電層１３６、１３８としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素、またはこれらの元素を主成分とする合金材料若しくはこれらの元素を主成分とする化合物材料で形成することができる。また、これらの元素を窒化した金属窒化膜で形成することもできる。他にも、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料により形成することもできる。
【０１６７】
ここでは、導電層１３６として窒化タンタルを用いて形成し、その上に導電層１３８としてタングステンを用いて形成する。また、他にも、導電層１３６として、窒化タングステン、窒化モリブデン又は窒化チタンを用いて形成される単層膜又は積層膜を用い、導電層１３８として、タンタル、モリブデン、又はチタンを用いて形成される単層膜又は積層膜を用いることができる。
【０１６８】
次に、積層して設けられた導電層１３６、１３８を選択的にエッチングして除去することによって、半導体層１０４、１０６、１０８、１１０の上方の一部に導電層１３６、１３８を残存させ、それぞれゲート電極１４０、ゲート電極１４２、ゲート電極１４４、ゲート電極１４６を形成する（図１１（Ｃ）参照）。なお、メモリ部に設けられた半導体層１０８の上方に形成されるゲート電極１４４は、後に完成する不揮発性メモリ素子において制御ゲート電極として機能する。また、ゲート電極１４０、１４２、１４６は、後に完成するトランジスタのゲート電極として機能する。
【０１６９】
なお、本実施の形態ではゲート電極１４０、１４２、１４４、１４６を形成する際に、残存する導電層１３６と導電層１３８の端部が概略一致するようエッチングしたが、本発明は特に限定されない。例えば、ゲート電極を２層の積層構造とする場合、下層の導電層の幅が上層の導電層の幅より大きくなるようにしてもよい。また、ゲート電極を形成した後、ゲート電極の側面にサイドウォールといわれる絶縁層を形成してもよい。
【０１７０】
次に、半導体層１０４を覆うようにレジストマスク１４８を選択的に形成し、当該レジストマスク１４８、ゲート電極１４２、１４４、１４６をマスクとして半導体層１０６、１０８、１１０に高濃度の不純物元素を添加することによって不純物領域を形成する（図１２（Ａ）参照）。不純物元素としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いる。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、不純物元素として、リン（Ｐ）を添加する。
【０１７１】
図１２（Ａ）においては、不純物元素を添加することによって、半導体層１０６にソース領域又はドレイン領域を形成する高濃度不純物領域１５２とチャネル形成領域１５０が形成される。また、半導体層１０８には、ソース領域又はドレイン領域を形成する高濃度不純物領域１５６とＬＤＤ領域を形成する低濃度不純物領域１５８とチャネル形成領域１５４が形成される。また、半導体層１１０には、ソース領域又はドレイン領域を形成する高濃度不純物領域１６２とＬＤＤ領域を形成する低濃度不純物領域１６４とチャネル形成領域１６０が形成される。ソース領域又はドレイン領域として機能する高濃度不純物領域は、ＬＤＤ領域を形成する低濃度不純物領域よりも、高濃度の不純物元素が添加されている。
【０１７２】
また、半導体層１０８に形成される低濃度不純物領域１５８は、図１２（Ａ）において添加された不純物元素が浮遊ゲート電極として機能する電荷蓄積層１２１を突き抜けることによって形成される。従って、半導体層１０８において、ゲート電極１４４及び電荷蓄積層１２１の双方と重なる領域にチャネル形成領域１５４が形成され、電荷蓄積層１２１と重なりゲート電極１４４と重ならない領域に低濃度不純物領域１５８が形成され、電荷蓄積層１２１及びゲート電極１４４の双方と重ならない領域に高濃度不純物領域１５６が形成される。
【０１７３】
次に、半導体層１０６、１０８、１１０を覆うようにレジストマスク１６６を選択的に形成し、当該レジストマスク１６６、ゲート電極１４０をマスクとして半導体層１０４に高濃度の不純物元素を添加することによって不純物領域を形成する（図１２（Ｂ）参照）。不純物元素としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いる。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、図１２（Ａ）で半導体層１０６、１０８、１１０に導入した不純物元素と相異なる導電型を有する不純物元素（例えば、ボロン（Ｂ））を導入する。その結果、半導体層１０４にソース領域又はドレイン領域を形成する高濃度不純物領域１７０とチャネル形成領域１６８が形成される。
【０１７４】
次に、第２の絶縁層１２８、第３の絶縁層１３２、１３４、ゲート電極１４０、１４２、１４４、１４６を覆うように絶縁層１７２を形成し、当該絶縁層１７２上に半導体層１０４、１０６、１０８、１１０にそれぞれ形成された不純物領域１５２、１５６、１６２、１７０と電気的に接続する導電層１７４を形成する（図１２（Ｃ）参照）。
【０１７５】
絶縁層１７２は、ＣＶＤ法やスパッタリング法等により、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の酸素または窒素を含む材料やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む材料、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料を用いて、単層膜または積層膜を形成する。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、絶縁層１７２は、ＣＶＤ法やスパッタリング法を用いて絶縁層を形成した後、当該絶縁層に酸素雰囲気下又は窒素雰囲気下で高密度プラズマ処理を行うことにより形成してもよい。
【０１７６】
導電層１７４は、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジウム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくはこれらの元素を主成分とする化合物材料を用いた単層膜又は積層膜で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素とシリコンの一方又は両方とを含む合金材料に相当する。導電層１７４は、例えば、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層とバリア層の積層構造、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層と窒化チタン層とバリア層の積層構造を採用するとよい。なお、バリア層とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電層１７４を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア層を形成すると、結晶質半導体層上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体層と良好なコンタクトをとることができる。
【０１７７】
以上の工程により、半導体層１０４を用いて形成されたｐチャネル薄膜トランジスタと、半導体層１０６を用いて形成されたｎチャネル薄膜トランジスタと、半導体層１０８を用いて形成された不揮発性メモリ素子と、半導体層１１０を用いて形成されたｎチャネル薄膜トランジスタを具備した不揮発性半導体記憶装置を得ることができる。なお、本実施の形態で示したＴＦＴの構造は一例であり、図示した構造に限定されるものではない。例えば、逆スタガ構造、ダブルゲート構造等のＴＦＴの構造を取り得る。また、不揮発性メモリ素子の構造も一例であり、各種公知の構造を適用することができるのはいうまでもない。
【０１７８】
本発明を用いてトランジスタのゲート絶縁層として機能する絶縁層を形成すると、絶縁耐圧の良好なゲート絶縁層を実現できる。特に、Ａモード及びＢモードでの初期耐圧不良が少ない絶縁耐圧を有するゲート絶縁層を実現できる。また、高温の加熱処理をせずとも、膜特性の良好なゲート絶縁層を実現できる。さらに、半導体層端部における被覆不良も防止することができる。したがって、ゲート絶縁層の耐圧不良を防止でき、信頼性の高い不揮発性半導体記憶装置を作製することができる。また、不揮発性半導体記憶装置の歩留まりを向上させることができる。
【０１７９】
また、本発明を用いて不揮発性メモリ素子のトンネル絶縁層として機能する絶縁層を形成すると、絶縁耐圧の良好なトンネル絶縁層を実現できる。特に、Ａモード及びＢモードでの初期耐圧不良が少ない絶縁耐圧を有するトンネル絶縁層を実現できる。また、高温の加熱処理をせずとも、膜特性の良好なトンネル絶縁層を実現できる。さらに、半導体層端部における絶縁層の被覆不良を防止することができる。したがって、トンネル絶縁層の耐圧不良、又はトンネル絶縁層の被覆不良による浮遊ゲート電極とチャネル形成領域との短絡及びリーク電流等の不良を防止することができる。その結果、不揮発性メモリ素子として、高速動作や電荷保持特性を向上させることができ、信頼性の高い不揮発性半導体記憶装置を作製することができる。また、不揮発性半導体記憶装置の歩留まりを向上させることができる。
【０１８０】
なお、本実施の形態は、本明細書で示した他の実施の形態と適宜組み合わせて行うことができる。
【０１８１】
（実施の形態６）
本実施の形態では、上記実施の形態５と異なる不揮発性半導体記憶装置の一例について説明する。ここでは、不揮発性半導体記憶装置において、半導体基板上にメモリ部を構成する不揮発性メモリ素子と、当該メモリ部の制御等を行うロジック部を構成するトランジスタ等の素子とを同時に形成する場合を示す。なお、図１３〜図１６において、Ａ−Ｂ間及びＣ−Ｄ間はロジック部に設けられるトランジスタを示し、Ｅ−Ｆ間はメモリ部に設けられる不揮発性メモリ素子を示し、Ｇ−Ｈ間はメモリ部に設けられるトランジスタを示している。また、本実施の形態では、Ａ−Ｂ間に設けられるトランジスタをｐチャネルトランジスタ、Ｃ−Ｄ間、Ｇ−Ｈ間に設けるトランジスタをｎチャネルトランジスタ、Ｅ−Ｆ間に設けられる不揮発性メモリ素子のキャリアの移動を電子で行う場合に関して説明するが、本発明の不揮発性半導体記憶装置はこれに限定されるものでない。
【０１８２】
まず、基板２００に素子を分離した領域２０４、２０６、２０８、２１０を形成し、当該領域２０４、２０６、２０８、２１０の表面に第１の絶縁層２１２、２１４、２１６、２１８を形成する。そして、当該第１の絶縁層２１２、２１４、２１６、２１８を覆うように、電荷蓄積層を形成する（図１３（Ａ）参照）。ここでは、電荷蓄積層は、電荷蓄積層２２０、電荷蓄積層２２３の積層構造で形成する。また、電荷蓄積層２２０、電荷蓄積層２２３の積層構造は、浮遊ゲート電極として機能する。基板２００に設けられた領域２０４、２０６、２０８、２１０は、それぞれ絶縁層２０２（フィールド酸化膜ともいう）によって分離されている。また、ここでは、基板２００としてｎ型の導電型を有する単結晶Ｓｉ基板を用い、基板２００の領域２０６、２０８、２１０にｐウェル２０７を設けた例を示している。
【０１８３】
また、基板２００は、半導体基板であれば特に限定されず用いることができる。例えば、ｎ型又はｐ型の導電型を有する単結晶Ｓｉ基板、化合物半導体基板（ＧａＡｓ基板、ＩｎＰ基板、ＳｉＣ基板等）、貼り合わせ法またはＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  ＩＭｐｌａｎｔｅｄ  ＯＸｙｇｅｎ）法を用いて作製されたＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板等を用いることができる。
【０１８４】
素子が分離された領域２０４、２０６、２０８、２１０は、選択酸化法（ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法）又はトレンチ分離法等を適宜用いることができる。
【０１８５】
また、基板２００の領域２０６、２０８、２１０に形成されたｐウェルは、基板２００にｐ型の導電型を有する不純物元素を選択的に添加することによって形成することができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。
【０１８６】
なお、本実施の形態では、基板２００としてｎ型の導電型を有する半導体基板を用いているため、領域２０４には不純物元素の添加を行っていないが、ｎ型を付与する不純物元素を添加することにより領域２０４にｎウェルを形成してもよい。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。一方、ｐ型の導電型を有する半導体基板を用いる場合には、領域２０４にｎ型を付与する不純物元素を添加してｎウェルを形成し、領域２０６、２０８、２１０には不純物元素の添加を行わない構成としてもよい。
【０１８７】
第１の絶縁層２１２、２１４、２１６、２１８は、高密度プラズマ処理を用いて基板２００に設けられた領域２０４、２０６、２０８、２１０の表面を酸化させ、酸化シリコン層で形成することができる。第１の絶縁層２１２、２１４、２１６、２１８は、膜厚１ｎｍ以上２０ｎｍ以下、好ましくは膜厚８ｎｍ以上１０ｎｍ以下で形成するのが望ましい。ここでの高密度プラズマ処理は、まず、希ガス、酸素及び水素を含む第１の供給ガスを用いて行った後、希ガス及び酸素を含む第２の供給ガスに切り替えて行う。第１の供給ガスは、希ガス：酸素：水素の流量比率が１００：１：１乃至２００：１：１の範囲で供給することが好ましい。また、第１の供給ガスを用いた高密度プラズマ処理では、膜厚８ｎｍ以上の絶縁層を形成することが好ましい。第２の供給ガスは希ガス：酸素の流量比率が１００：１乃至２００：１の範囲で供給することが好ましい。なお、第２の供給ガスにおいて、酸素に対する比率が５分の１以下の範囲であれば、水素が含まれていてもよい。この場合、第１の供給ガスの水素量よりも第２の供給ガスの水素量の方が少ないことになる。また、第２の供給ガスを用いた高密度プラズマ処理時間は６０ｓｅｃ以上行うことが好ましい。
【０１８８】
また、高密度プラズマ処理は、マイクロ波（代表的には２．４５ＧＨｚ）等の高周波で励起され、電子密度が１×１０１１ｃｍ−３以上で、プラズマの電子温度が１．５ｅＶ以下のプラズマを利用する。具体的には、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下で、プラズマの電子温度が０．５ｅＶ以上１．５ｅＶ以下のプラズマを利用することが好ましい。
【０１８９】
供給ガスとして用いる希ガス供給源としては、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）の少なくとも１つを用いることができる。酸素供給源としては、酸素（Ｏ２）、オゾン（Ｏ３）、亜酸化窒素（Ｎ２Ｏ）、一酸化窒素（ＮＯ）、二酸化窒素（ＮＯ２）を用いることができる。水素供給源としては、水素（Ｈ２）、水（Ｈ２Ｏ）又は過酸化水素（Ｈ２Ｏ２）を用いることができる。なお、供給ガスに希ガスを用いる場合、形成された絶縁層に希ガスが含まれる場合がある。
【０１９０】
ここでは、第１の供給ガスとしてＡｒガス５００ｓｃｃｍ乃至１０００ｓｃｃｍ、Ｏ２ガス５ｓｃｃｍ、Ｈ２ガス５ｓｃｃｍを供給して高密度プラズマ処理を行い、膜厚８ｎｍの絶縁層を形成する。また、第２の供給ガスとしてＡｒガス５００ｓｃｃｍ乃至１０００ｓｃｃｍ、Ｏ２ガス５ｓｃｃｍを供給し、６０ｓｅｃ以上の高密度プラズマ処理を行う。そして、基板２００に設けられた領域２０４、２０６、２０８、２１０の表面を高密度プラズマ処理で酸化することにより、膜厚８ｎｍ以上２０ｎｍ以下の酸化シリコン層を形成することができる。
【０１９１】
また、第１の絶縁層２１２、２１４、２１６、２１８は、熱酸化法を用いて基板２００に設けられた領域２０４、２０６、２０８、２１０の表面を酸化させることにより酸化シリコン層で形成することもできる。
【０１９２】
本実施の形態では、基板２００において、メモリ部に設けられた領域２０８上に形成される第１の絶縁層２１６は、後に完成する不揮発性メモリ素子において、トンネル絶縁層として機能する。従って、第１の絶縁層２１６の膜厚が薄いほど、トンネル電流が流れやすく、メモリとして高速動作が可能となる。また、第１の絶縁層２１６の膜厚が薄いほど、後に形成される浮遊ゲート電極に低電圧で電荷を蓄積させることが可能となるため、不揮発性半導体記憶装置の消費電力を低減することができる。そのため、第１の絶縁層２１２、２１４、２１６、２１８は、膜厚を薄く形成することが好ましい。
【０１９３】
また、後に完成する不揮発性半導体記憶装置は、メモリ部に設けられた領域２０８上に形成され、トンネル絶縁層として機能する第１の絶縁層２１６を介して電子を注入することによって情報を記憶する。
【０１９４】
第１の絶縁層２１２、２１４、２１６、２１８上に形成する電荷蓄積層は、単層膜または２層以上の積層膜で形成することができる。具体的には、電荷蓄積層は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等から選択された元素、またはこれらの元素を主成分とする合金材料若しくはこれらの元素を主成分とする化合物材料（例えば、窒化物、酸化物等）を用いて形成することができる。前記元素の化合物としては、窒化シリコン、窒化酸化シリコン、炭化シリコン、ゲルマニウムを１０原子％未満の濃度で含むシリコンゲルマニウム、窒化タンタル、酸化タンタル、窒化タングステン、窒化チタン、酸化チタン、酸化スズ等を用いることができる。また、前記元素のシリサイド（例えば、タングステンシリサイド、チタンシリサイド、ニッケルシリサイド））を用いることができる。また、シリコンを用いる場合は、リンやボロンなどの不純物を添加してもよい。本実施の形態では、電荷蓄積層２２０、２２３は、ゲルマニウムを含む膜とシリコン（Ｓｉ）を含む膜の積層構造で形成する。ゲルマニウムを含む膜としては、ゲルマニウム膜又はシリコンゲルマニウム合金を含む膜等が挙げられる。ここでは、電荷蓄積層２２０として、ゲルマニウム元素を含む雰囲気中（例えば、ＧｅＨ４）でプラズマＣＶＤ法を行うことにより、ゲルマニウムを主成分とする膜を１ｎｍ以上２０ｎｍ以下、好ましくは５ｎｍ以上１０ｎｍ以下で形成後、電荷蓄積層２２３としてシリコン元素を含む雰囲気中（例えば、ＳｉＨ４）でプラズマＣＶＤ法を行うことにより、シリコンを主成分とする膜を１ｎｍ乃至５０ｎｍ、好ましくは１ｎｍ乃至２０ｎｍで形成することによって、ゲルマニウムとシリコンの積層構造で設ける。例えば、基板２００として単結晶Ｓｉ基板を用い、当該Ｓｉ基板の領域上にトンネル絶縁層として機能する第１の絶縁層を介してＳｉよりエネルギーギャップの小さいゲルマニウムを含む導電層を設けた場合は、Ｓｉ基板の領域の電荷に対する絶縁層により形成される第１の障壁に対して浮遊ゲート電極の電荷に対する絶縁層により形成される第２の障壁がエネルギー的に高くなる。その結果、Ｓｉ基板の領域から浮遊ゲート電極へ電荷を注入しやすくすることができ、浮遊ゲート電極から電荷が消失することを防ぐことができる。つまり、メモリとして動作する場合に、低電圧で高効率な書き込みをすることが出来、且つ電荷保持特性を向上させることができる。なお、基板２００において、メモリ部に設けられた領域２０８上に形成される電荷蓄積層２２０及び電荷蓄積層２２３を含む積層構造は、後に完成する不揮発性メモリ素子において、浮遊ゲート電極として機能する。また、ゲルマニウムを含む膜とシリコンゲルマニウム合金を順に積層させて設けてもよい。
【０１９５】
次に、基板２００の領域２０４、２０６、２１０上に形成された、第１の絶縁層２１２、２１４、２１８と電荷蓄積層２２０、２２３を選択的に除去し、領域２０８上に形成された、第１の絶縁層２１６と電荷蓄積層２２０及び電荷蓄積層２２３を含む積層構造を残存させる。ここでは、基板２００において、メモリ部に設けられた領域２０８、第１の絶縁層２１６、電荷蓄積層２２０及び電荷蓄積層２２３を含む積層構造を選択的にレジストマスクで覆い、領域２０４、２０６、２１０上に形成された、第１の絶縁層２１２、２１４、２１８と電荷蓄積層２２０及び電荷蓄積層２２３を含む積層構造をエッチングすることによって選択的に除去する（図１３（Ｂ）参照）。
【０１９６】
次に、基板２００の領域２０４、２０６、２１０と、領域２０８の上方に形成された第１の絶縁層２１６と電荷蓄積層２２０、２２３を含む積層構造を覆うように第２の絶縁層２２８を形成する（図１３（Ｃ）参照）。
【０１９７】
第２の絶縁層２２８は、ＣＶＤ法、スパッタリング法等を用いて、酸化シリコン（ＳｉＯｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）、酸化アルミニウム（ＡｌｘＯｙ）、酸化タンタル（ＴａｘＯｙ）、酸化ハフニウム（ＨｆＯｘ）等の材料を用いて形成する。また、当該絶縁層に対して、酸素雰囲気下又は窒素雰囲気下で、高密度プラズマ処理を行ってもよい。第２の絶縁層２２８は、膜厚１ｎｍ以上１００ｎｍ以下、好ましくは膜厚２０ｎｍ以上６０ｎｍ以下で形成するのが望ましい。
【０１９８】
また、第２の絶縁層２２８は、高密度プラズマ処理を用いて絶縁層を形成した後、当該絶縁層上にＣＶＤ法やスパッタリング法を用いて絶縁層を形成して所望の厚さにすることで得ることができる。この場合、領域２０８の上方に形成する電荷蓄積層はシリコンで形成する。高密度プラズマ処理は、上記第１の絶縁層２１６の形成方法で示した方法を用いればよい。
【０１９９】
なお、領域２０８の上方に形成された第２の絶縁層２２８は、後に完成する不揮発性メモリ素子においてコントロール絶縁層として機能する。領域２１０の上方に形成された第２の絶縁層２２８は、後に完成するトランジスタにおいてゲート絶縁層として機能する。
【０２００】
次に、領域２０８、２１０の上方に形成された第２の絶縁層２２８を覆うようにレジストマスク２３０を選択的に形成し、領域２０４、２０６上に形成された第２の絶縁層２２８を選択的に除去する（図１４（Ａ）参照）。
【０２０１】
次に、領域２０４、２０６を覆うように第３の絶縁層２３２、２３４をそれぞれ形成する（図１４（Ｂ）参照）。
【０２０２】
第３の絶縁層２３２、２３４は、上記第１の絶縁層２１２、２１４又は第２の絶縁層２２８の形成方法で示したいずれかの方法を用いて形成する。例えば、高密度プラズマ処理、熱酸化法、ＣＶＤ法又はスパッタリング法を用いて形成することができる。第３の絶縁層２３２、２３４は、膜厚１ｎｍ以上２０ｎｍ以下、好ましくは膜厚８ｎｍ以上１０ｎｍ以下で形成する。基板２００の領域２０４、２０６に形成された第３の絶縁層２３２、２３４は、後に完成するトランジスタにおいてゲート絶縁層として機能する。
【０２０３】
次に、領域２０４、２０６の上方に形成された第３の絶縁層２３２、２３４、領域２０８、２１０の上方に形成された第２の絶縁層２２８を覆うように導電層を形成する（図１４（Ｃ）参照）。ここでは、導電層として、導電層２３６と導電層２３８を順に積層して形成した例を示している。もちろん、導電層は、単層又は３層以上の積層構造で形成してもよい。
【０２０４】
導電層２３６、２３８としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素、またはこれらの元素を主成分とする合金材料若しくはこれらの元素を主成分とする化合物材料で形成することができる。また、これらの元素を窒化した金属窒化物で形成することもできる。他にも、リン等の不純物元素を添加した多結晶シリコンに代表される半導体材料により形成することもできる。
【０２０５】
ここでは、導電層２３６として窒化タンタルを用いて形成し、その上に導電層２３８としてタングステンを用いて形成する。また、他にも、導電層２３６として、窒化タングステン、窒化モリブデン又は窒化チタンから選ばれた単層又は積層膜を用い、導電層２３８として、タンタル、モリブデン、チタンから選ばれた単層又は積層膜を用いることができる。
【０２０６】
次に、積層して設けられた導電層２３６、２３８を選択的にエッチングして除去することによって、領域２０４、２０６、２０８、２１０の上方の一部に導電層２３６、２３８を残存させ、それぞれゲート電極２４０、２４２、２４４、２４６を形成する（図１５（Ａ）参照）。また、本実施例では、ゲート電極２４０、２４２、２４４、２４６と重ならない領域２０４、２０６、２０８、２１０の表面を露出させる。
【０２０７】
具体的には、領域２０４において、ゲート電極２４０の下方に形成された第３の絶縁層２３２のうち当該ゲート電極２４０と重ならない部分を選択的に除去し、ゲート電極２４０と第３の絶縁層２３２の端部が概略一致するように形成する。また、領域２０６において、ゲート電極２４２の下方に形成された第３の絶縁層２３４のうち当該ゲート電極２４２と重ならない部分を選択的に除去し、ゲート電極２４２と第３の絶縁層２３４の端部が概略一致するように形成する。また、領域２０８において、ゲート電極２４４の下方に形成された第２の絶縁層２２８、電荷蓄積層２２０及び電荷蓄積層２２３を含む積層構造、第１の絶縁層２１６のうち当該ゲート電極２４４と重ならない部分を選択的に除去し、ゲート電極２４４と第２の絶縁層２２８、電荷蓄積層２２１及び電荷蓄積層２２５を含む積層構造及び第１の絶縁層２１６の端部が概略一致するように形成する。また、領域２１０において、ゲート電極２４６の下方に形成された第２の絶縁層２２８うち当該ゲート電極２４６と重ならない部分を選択的に除去し、ゲート電極２４６と第２の絶縁層２２８の端部が概略一致するように形成する。
【０２０８】
この場合、ゲート電極２４０、２４２、２４４、２４６の形成と同時に重ならない部分の絶縁層等を除去してもよいし、ゲート電極２４０、２４２、２４４、２４６を形成後、残存したレジストマスク又は当該ゲート電極２４０、２４２、２４４、２４６をマスクとして重ならない部分の絶縁層等を除去してもよい。なお、基板２００においてメモリ部に設けられた領域２０８の上方に形成されるゲート電極２４４は、後に完成する不揮発性メモリ素子において制御ゲート電極として機能する。また、ゲート電極２４０、２４２、２４６は、後に完成するトランジスタのゲート電極として機能する。
【０２０９】
次に、基板２００の領域２０４、２０６、２０８に不純物元素を選択的に添加する（図１５（Ｂ）参照）。ここでは、領域２０６、２０８、２１０にゲート電極２４２、２４４、２４６をマスクとしてｎ型を付与する低濃度の不純物元素を選択的に添加し、領域２０４にゲート電極２４０をマスクとしてｐ型を付与する低濃度の不純物元素を選択的に添加する。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。
【０２１０】
次に、ゲート電極２４０、２４２、２４４、２４６の側面に接する絶縁層２８０（サイドウォールともよばれる）を形成する（図１６（Ａ）参照）。具体的には、ＣＶＤ法やスパッタリング法等により、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の無機材料や、有機樹脂などの有機材料を用いて、単層膜又は積層膜の絶縁層を形成する。そして、当該絶縁層を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、ゲート電極２４０、２４２、２４４、２４６の側面に接する絶縁層２８０を形成することができる。なお、絶縁層２８０は、ＬＤＤ領域を形成する際のドーピング用のマスクとして用いる。また、ここでは、絶縁層２８０は、ゲート電極２４０、２４２、２４４、２４６の下方に形成された絶縁層や電荷蓄積層の側面にも接するように形成されている。
【０２１１】
次に、当該絶縁層２８０、ゲート電極２４０、２４２、２４４、２４６をマスクとして基板２００の領域２０４、２０６、２０８、２１０に不純物元素を添加することによって、ソース領域又はドレイン領域として機能する不純物領域を形成する（図１６（Ａ）参照）。ここでは、基板２００の領域２０６、２０８、２１０に絶縁層２８０とゲート電極２４２、２４４、２４６をマスクとして高濃度のｎ型を付与する不純物元素を添加し、領域２０４に絶縁層２８０とゲート電極２４０をマスクとして高濃度のｐ型を付与する不純物元素を添加する。
【０２１２】
その結果、基板２００の領域２０４には、ソース領域又はドレイン領域を形成する不純物領域２６９と、ＬＤＤ領域を形成する低濃度不純物領域２６７と、チャネル形成領域２６６が形成される。また、基板２００の領域２０６には、ソース領域又はドレイン領域を形成する不純物領域２５３と、ＬＤＤ領域を形成する低濃度不純物領域２５１と、チャネル形成領域２５０が形成される。また、基板２００の領域２０８には、ソース領域又はドレイン領域を形成する不純物領域２５７と、ＬＤＤ領域を形成する低濃度不純物領域２５５と、チャネル形成領域２５４が形成される。また、基板２００の領域２１０には、ソース領域又はドレイン領域を形成する不純物領域２６３と、ＬＤＤ領域を形成する低濃度不純物領域２６１と、チャネル形成領域２６０が形成される。ソース領域又はドレイン領域を形成する不純物領域は、ＬＤＤ領域を形成する不純物領域よりも、高濃度の不純物元素が添加されている。
【０２１３】
なお、本実施の形態では、ゲート電極２４０、２４２、２４４、２４６と重ならない基板２００の領域２０４、２０６、２０８、２１０を露出させた状態で不純物元素の導入を行っている。従って、基板２００の領域２０４、２０６、２０８、２１０にそれぞれ形成されるチャネル形成領域２６６、２５０、２５４、２６０はゲート電極２４０、２４２、２４４、２４６と自己整合的に形成することができる。
【０２１４】
次に、基板２００の領域２０４、２０６、２０８、２１０上に設けられた絶縁層や電荷蓄積層等を覆うように絶縁層２７２を形成し、当該絶縁層２７２上に領域２０４、２０６、２０８、２１０にそれぞれ形成された不純物領域２６９、２５３、２５７、２６３と電気的に接続する導電層２７４を形成する（図１６（Ｂ）参照）。
【０２１５】
絶縁層２７２は、ＣＶＤ法やスパッタリング法により、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の酸素若しくは窒素を含む材料やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む材料、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料を用いて、単層膜または積層膜を設けることができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、絶縁層２７２は、ＣＶＤ法やスパッタリング法を用いて絶縁層を形成した後、当該絶縁層に酸素雰囲気下又は窒素雰囲気下で高密度プラズマ処理を行うことにより形成してもよい。
【０２１６】
導電層２７４は、ＣＶＤ法やスパッタリング法により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジウム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくはこれらの元素を主成分とする化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素とシリコンの一方又は両方とを含む合金材料に相当する。導電層２７４は、例えば、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層とバリア層の積層構造、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層と窒化チタン層とバリア層の積層構造を採用するとよい。なお、バリア層とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電層２７４を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。
【０２１７】
以上の工程により、基板２００の領域２０４を用いて形成されたｐチャネルトランジスタと、領域２０６を用いて形成されたｎチャネルトランジスタと、領域２０８を用いて形成された不揮発性メモリ素子と、領域２１０を用いて形成されたｎチャネルトランジスタを具備した不揮発性半導体記憶装置を得ることができる。なお、本実施の形態で示したトランジスタの構造は一例であり、図示した構造に限定されるものではない。また、不揮発性メモリ素子の構造も一例であり、各種公知の構造を適用することができるのはいうまでもない。
【０２１８】
本発明を用いてトランジスタのゲート絶縁層として機能する絶縁層を形成すると、絶縁耐圧の良好なゲート絶縁層を実現できる。特に、Ａモード及びＢモードでの初期耐圧不良が少ない絶縁耐圧を有するゲート絶縁層を実現できる。したがって、ゲート絶縁層の耐圧不良を防止でき、信頼性の高い不揮発性半導体記憶装置を作製することができる。また、不揮発性半導体記憶装置の歩留まりを向上させることができる。
【０２１９】
また、本発明を用いて不揮発性メモリ素子のトンネル絶縁層として機能する絶縁層を形成すると、絶縁耐圧の良好なトンネル絶縁層を実現できる。特に、Ａモード及びＢモードでの初期耐圧不良が少ない絶縁耐圧を有するゲート絶縁層を実現できる。したがって、トンネル絶縁層の耐圧不良による浮遊ゲート電極とチャネル形成領域とのリーク電流等の不良を防止することができる。その結果、不揮発性メモリ素子として、高速動作や電荷保持特性を向上させることができ、信頼性の高い不揮発性半導体記憶装置を作製することができる。また、不揮発性半導体記憶装置の歩留まりを向上させることができる。
【０２２０】
本実施の形態は、本明細書で示した他の実施の形態と適宜組み合わせて行うことができる。
【０２２１】
（実施の形態７）
本発明を用いて、様々な態様の不揮発性半導体記憶装置を作製することができる。上記実施の形態５、６では、その一例を示した。本実施の形態では、不揮発性半導体記憶装置の等価回路等を説明する。なお、本実施の形態で説明する不揮発性メモリ素子及びトランジスタは、絶縁表面上に設けられた半導体層を有し、当該半導体層にチャネル形成領域が形成される構造としてもよいし、半導体基板にチャネル形成領域が形成される構造としてもよい。
【０２２２】
図１７に不揮発性メモリセルアレイの等価回路の一例を示す。１ビットの情報を記憶するメモリセルＭＣ０１は、選択トランジスタＳ０１と不揮発性メモリ素子Ｍ０１で構成されている。選択トランジスタＳ０１は、ビット線ＢＬ０と不揮発性メモリ素子Ｍ０１の間に直列に挿入され、ゲートがワード線ＷＬ１に接続されている。不揮発性メモリ素子Ｍ０１のゲートはワード線ＷＬ１１に接続されている。不揮発性メモリ素子Ｍ０１にデータを書き込むときは、ワード線ＷＬ１とビット線ＢＬ０をＨレベル、ＢＬ１をＬレベルとして、ワード線ＷＬ１１に高電圧を印加すると、浮遊ゲート電極に電荷が蓄積される。データを消去する場合には、ワード線ＷＬ１とビット線ＢＬ０をＨレベルとし、ワード線ＷＬ１１に負の高電圧を印加すれば良い。
【０２２３】
なお、図１７において、選択トランジスタと不揮発性メモリ素子を絶縁表面上に設けられた半導体層を有し、当該半導体層にチャネル形成領域が形成される構造とした場合、例えばメモリセルＭＣ０１において、選択トランジスタＳ０１と不揮発性メモリ素子Ｍ０１をそれぞれ、絶縁表面に島状に分離して形成された半導体層で形成することにより、素子分離領域を特段設けなくても、他の選択トランジスタ若しくは不揮発性メモリ素子との干渉を防ぐことができる。また、メモリセルＭＣ０１内の選択トランジスタＳ０１と不揮発性メモリ素子Ｍ０１は共にｎチャネル型なので、この両者を一つの島状に分離した半導体層で形成することにより、この二つの素子を接続する配線を省略することができる。
【０２２４】
図２２は、ビット線に不揮発性メモリ素子を直接接続したＮＯＲ型の等価回路を示している。このメモリセルアレイは、ワード線ＷＬとビット線ＢＬが互いに交差して配設し、各交差部に不揮発性メモリ素子を配置している。ＮＯＲ型は、個々の不揮発性メモリ素子のドレインをビット線ＢＬに接続する。ソース線ＳＬには不揮発性メモリ素子のソースが共通接続される。
【０２２５】
なお、図２２において、不揮発性メモリ素子を絶縁表面上に設けられた半導体層を有し、当該半導体層にチャネル形成領域が形成される構造とした場合、例えばメモリセルＭＣ０１において、不揮発性メモリ素子Ｍ０１を絶縁表面に島状に分離して形成された半導体膜で形成することにより、素子分離領域を特段設けなくても、他の不揮発性メモリ素子との干渉を防ぐことができる。また、複数の不揮発性メモリ素子（例えば、図１７に示すＭ０１〜Ｍ２３）を一つのブロックとして扱い、これらの不揮発性メモリ素子を一つの島状に分離した半導体層で形成することにより、ブロック単位で消去動作を行うことができる。
【０２２６】
ＮＯＲ型の動作は、例えば、次の通りである。データ書き込みは、ソース線ＳＬを０Ｖとし、データを書込むために選択されたワード線ＷＬに高電圧を与え、ビット線ＢＬにはデータ「０」と「１」に応じた電位を与える。例えば、「０」と「１」に対してそれぞれＨレベル、Ｌレベルの電位をビット線ＢＬに付与する。「０」データを書き込むべく、Ｈレベルが与えられた不揮発性メモリ素子ではドレイン近傍でホットエレクトロンが発生し、これが浮遊ゲート電極に注入される。「１」データの場合この様な電子注入は生じない。
【０２２７】
「０」データが与えられたメモリセルでは、ドレインとソースとの間の強い横方向電界により、ドレインの近傍でホットエレクトロンが生成され、これが浮遊ゲート電極に注入される。これにより、浮遊ゲート電極に電子が注入されてしきい値電圧が高くなった状態が「０」である。「１」データの場合はホットエレクトロンが生成されず、浮遊ゲート電極に電子が注入されずしきい値電圧の低い状態、すなわち消去状態が保持される。
【０２２８】
データを消去するときは、ソース線ＳＬに１０Ｖ程度の正の電圧を印加し、ビット線ＢＬは浮遊状態としておく。そしてワード線に負の高電圧を印加して（制御ゲートに負の高電圧を印加して）、浮遊ゲート電極から電子を引き抜く。これにより、データ「１」の消去状態になる。
【０２２９】
データ読み出しは、ソース線ＳＬを０Ｖにすると共にビット線ＢＬを０．８Ｖ程度とし、選択されたワード線Ｗに、データ「０」と「１」のしきい値の中間値に設定された読み出し電圧を与え、不揮発性メモリ素子の電流引き込みの有無を、ビット線ＢＬに接続されるセンスアンプで判定することにより行う。
【０２３０】
図２３は、ＮＡＮＤ型メモリセルアレイの等価回路を示す。ビット線ＢＬには、複数の不揮発性メモリ素子を直列に接続したＮＡＮＤセルＮＣ１が接続されている。複数のＮＡＮＤセルが集まってブロックＢＬＫを構成している。図２３で示すブロックＢＬＫ１のワード線は３２本である（ワード線ＷＬ０〜Ｗ３１）。ブロックＢＬＫ１の同一行に位置する不揮発性メモリ素子には、この行に対応するワード線が共通接続されている。
【０２３１】
図２３において、選択トランジスタと不揮発性メモリ素子を絶縁表面上に設けられた半導体層を有し、当該半導体層にチャネル形成領域が形成される構造とした場合、選択トランジスタＳ１、Ｓ２と不揮発性メモリ素子Ｍ０〜Ｍ３１が直列に接続されているので、これらを一つのまとまりとして一つの半導体膜で形成しても良い。それにより不揮発性メモリ素子を繋ぐ配線を省略することが出来るので、集積化を図ることができる。また、隣接するＮＡＮＤセルとの分離を容易に行うことができる。また、選択トランジスタＳ１、Ｓ２の半導体層とＮＡＮＤセルの半導体層を分離して形成しても良い。不揮発性メモリ素子Ｍ０〜Ｍ３１の浮遊ゲートから電荷を引き抜く消去動作を行うときに、そのＮＡＮＤセルの単位で消去動作を行うことができる。また、一つのワード線に共通接続する不揮発性メモリ素子（例えばＭ３０の行）を一つの半導体層で形成しても良い。
【０２３２】
書込み動作は、ＮＡＮＤセルＮＣ１が消去状態、つまりＮＡＮＤセルＮＣ１の各不揮発性メモリ素子のしきい値を負電圧の状態にしてから実行される。書込みは、ソース線ＳＬ側のメモリ素子Ｍ０から順に行う。メモリ素子Ｍ０への書込みを例として説明すると概略以下のようになる。
【０２３３】
図２４（Ａ）は、「０」書込みをする場合、選択ゲート線ＳＧ２に例えばＶｃｃ（電源電圧）を印加して選択トランジスタＳ２をオンにすると共にビット線ＢＬ０を０Ｖ（接地電圧）にする。選択ゲート線ＳＧ１は０Ｖとして、選択トランジスタＳ１はオフとする。次に、メモリセルＭ０のワード線ＷＬ０を高電圧Ｖｐｇｍ（２０Ｖ程度）とし、これ以外のワード線を中間電圧Ｖｐａｓｓ（１０Ｖ程度）にする。ビット線ＢＬの電圧は０Ｖなので、選択されたメモリセルＭ０のチャネル形成領域の電位は０Ｖとなる。ワード線ＷＬ０とチャネル形成領域との間の電位差が大きいため、メモリセルＭ０の浮遊ゲート電極にはＦ−Ｎトンネル電流により電子が注入される。これにより、メモリセルＭ０のしきい値電圧が正の状態（「０」が書込まれた状態）となる。
【０２３４】
一方「１」書込みをする場合には、図２４（Ｂ）に示すように、ビット線ＢＬにＶｃｃ（電源電圧）が印加される。選択ゲート線ＳＧ２の電圧がＶｃｃであるので、選択トランジスタＳ２は遮断状態（カットオフ）となる。すなわち、メモリセルＭ０のチャネル形成領域はフローティング状態となる。次に、ワード線ＷＬ０に高電圧Ｖｐｇｍ（２０Ｖ）、それ以外のワード線に中間電圧Ｖｐａｓｓ（１０Ｖ）の電圧を印加すると、各ワード線とチャネル形成領域との容量カップリングにより、チャネル形成領域の電圧がＶｃｃ−Ｖｔｈから上昇し、例えば８Ｖ程度となる。チャネル形成領域の電圧が高電圧に昇圧されるため、「０」の書込みの場合と異なり、ワード線ＷＬ０とチャネル形成領域の間の電位差が小さい。したがって、メモリセルＭ０の浮遊ゲート電極には、Ｆ−Ｎトンネル電流による電子注入が起こらない。よって、メモリセルＭＣ１のしきい値は、負の状態（「１」が書込まれた状態）に保たれる。
【０２３５】
消去動作をする場合は、図２５（Ａ）に示すように、選択されたブロック内の全てのワード線に負の高電圧（Ｖｅｒｓ）を印加する。ビット線ＢＬ、ソース線ＳＬはフローティング状態とする。これにより、ブロックの全てのメモリセルにおいて浮遊ゲート電極中の電子がトンネル電流により半導体膜、又は半導体基板に放出される。この結果、これらのメモリセルのしきい値電圧が負方向にシフトする。
【０２３６】
図２５（Ｂ）に示す読み出し動作では、読出しの選択がされたメモリセルＭ０のワード線ＷＬ０の電圧Ｖｒ（例えば０Ｖ）とし、非選択のメモリセルのワード線ＷＬ１〜３１及び選択ゲート線ＳＧ１、ＳＧ２を電源電圧より少し高い読出し用中間電圧Ｖｒｅａｄとする。すなわち、図２６に示すように、選択メモリ素子以外のメモリ素子はトランスファートランジスタとして働く。これにより、読出しの選択がされたメモリセルＭ０に電流が流れるか否かを検出する。つまり、メモリセルＭ０に記憶されたデータが「０」の場合、メモリセルＭ０はオフなので、ビット線ＢＬは放電しない。一方、「１」の場合、メモリセルＭ０はオンするので、ビット線ＢＬが放電する。
【０２３７】
図２７は、不揮発性半導体記憶装置の回路ブロック図の一例を示している。不揮発性半導体記憶装置は、メモリセルアレイ５２と周辺回路５４が同一の基板上に形成されている。メモリセルアレイ５２は、図１７、図２２、図２３で示すような構成を有している。周辺回路５４の構成は以下の通りである。
【０２３８】
ワード線選択のためにロウデコーダ６２と、ビット線選択のためにカラムデコーダ６４が、メモリセルアレイ５２の周囲に設けられている。アドレスは、アドレスバッファ５６を介してコントロール回路５８に送られ、内部ロウアドレス信号及び内部カラムアドレス信号がそれぞれロウデコーダ６２及びカラムデコーダ６４に転送される。
【０２３９】
データ書き込み及び消去には、電源電位を昇圧した電位が用いられる。このため、コントロール回路５８により動作モードに応じて制御される昇圧回路６０が設けられている。昇圧回路６０の出力はロウデコーダ６２やカラムデコーダ６４を介して、ワード線ＷＬやビット線ＢＬに供給される。センスアンプ６６はカラムデコーダ６４から出力されたデータが入力される。センスアンプ６６により読み出されたデータは、データバッファ６８に保持され、コントロール回路５８からの制御により、データがランダムアクセスされ、データ入出力バッファ７０を介して出力されるようになっている。書き込みデータは、データ入出力バッファ７０を介してデータバッファ６８に一旦保持され、コントロール回路５８の制御によりカラムデコーダ６４に転送される。
【０２４０】
このような不揮発性半導体記憶装置では、データの書き込み及び消去がトンネル絶縁層を介して行われる。したがって、不揮発性半導体記憶装置において、トンネル絶縁層の膜特性は非常に重要である。
【０２４１】
そこで、本発明を用いると、絶縁耐圧の良好なトンネル絶縁膜を実現できる。また、不揮発性メモリ素子を絶縁表面上に設けられた半導体層を有し、当該半導体層にチャネル形成領域が形成される構造とした場合は、トンネル絶縁層により半導体層を十分に被覆することが可能になる。したがって、トンネル絶縁層の耐圧不良、又はトンネル絶縁層の被覆不良等を防止できるため、信頼性の高い不揮発性半導体記憶装置を提供することができる。また、不揮発性半導体記憶装置の歩留まりを向上させることができる。
【０２４２】
本実施の形態は、本明細書で示した他の実施の形態と適宜組み合わせて行うことができる。
【０２４３】
（実施の形態８）
本実施の形態では、上述した本発明の不揮発性半導体記憶装置を備えた非接触でデータの入出力が可能である半導体装置の適用例に関して図面を参照して以下に説明する。非接触でデータの入出力が可能である半導体装置は利用の形態によっては、ＲＦＩＤタグ、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ、無線タグ、電子タグまたは無線チップともよばれる。
【０２４４】
半導体装置８０００は、非接触でデータを交信する機能を有し、高周波回路８０１０、電源回路８０２０、リセット回路８０３０、クロック発生回路８０４０、データ復調回路８０５０、データ変調回路８０６０、他の回路の制御を行う制御回路８０７０、記憶回路８０８０およびアンテナ８０９０を有している（図２０（Ａ））。高周波回路８０１０はアンテナ８０９０より信号を受信して、データ変調回路８０６０より受信した信号をアンテナ８０９０から出力する回路であり、電源回路８０２０は受信信号から電源電位を生成する回路であり、リセット回路８０３０はリセット信号を生成する回路であり、クロック発生回路８０４０はアンテナ８０９０から入力された受信信号を基に各種クロック信号を生成する回路であり、データ復調回路８０５０は受信信号を復調して制御回路８０７０に出力する回路であり、データ変調回路８０６０は制御回路８０７０から受信した信号を変調する回路である。また、制御回路８０７０としては、例えばコード抽出回路９０１０、コード判定回路９０２０、ＣＲＣ判定回路９０３０および出力ユニット回路９０４０が設けられている。なお、コード抽出回路９０１０は制御回路８０７０に送られてきた命令に含まれる複数のコードをそれぞれ抽出する回路であり、コード判定回路９０２０は抽出されたコードとリファレンスに相当するコードとを比較して命令の内容を判定する回路であり、ＣＲＣ判定回路９０３０は判定されたコードに基づいて送信エラー等の有無を検出する回路である。
【０２４５】
次に、上述した半導体装置８０００の動作の一例について説明する。まず、アンテナ８０９０により無線信号が受信される。無線信号は高周波回路８０１０を介して電源回路８０２０に送られ、高電源電位（以下、ＶＤＤと記す）が生成される。ＶＤＤは半導体装置８０００が有する各回路に供給される。また、高周波回路８０１０を介してデータ復調回路８０５０に送られた信号は復調される（以下、復調信号と記す）。さらに、高周波回路８０１０を介してリセット回路８０３０およびクロック発生回路８０４０を通った信号及び復調信号は制御回路８０７０に送られる。制御回路８０７０に送られた信号は、コード抽出回路９０１０、コード判定回路９０２０およびＣＲＣ判定回路９０３０等によって解析される。そして、解析された信号にしたがって、記憶回路８０８０内に記憶されている半導体装置８０００の情報が出力される。出力された半導体装置８０００の情報は出力ユニット回路９０４０を通って符号化される。さらに、符号化された半導体装置８０００の情報はデータ変調回路８０６０を通って、アンテナ８０９０により無線信号に載せて送信される。なお、半導体装置８０００を構成する複数の回路においては、低電源電位（以下、ＶＳＳと記す）は共通であり、ＶＳＳはＧＮＤ（グランド）とすることができる。また、本発明の不揮発性半導体記憶装置を記憶回路８０８０に適用することができる。
【０２４６】
このように、リーダ／ライタから半導体装置８０００に信号を送信し、当該半導体装置８０００から送られてきた信号をリーダ／ライタで受信することによって、半導体装置８０００のデータを読み取ることが可能となる。
【０２４７】
また、半導体装置８０００は、各回路への電源電圧の供給を電源（バッテリー）を搭載せず電磁波により行うタイプとしてもよいし、電源（バッテリー）を搭載して電磁波と電源（バッテリー）により各回路に電源電圧を供給するタイプとしてもよい。
【０２４８】
次に、上述した半導体装置８０００のように非接触でデータの入出力が可能な半導体装置の使用形態の一例について説明する。表示部３２１０を含む携帯端末の側面には、リーダ／ライタ３２００が設けられ、品物３２２０の側面には半導体装置３２３０が設けられる（図２０（Ｂ））。品物３２２０が含む半導体装置３２３０にリーダ／ライタ３２００をかざすと、表示部３２１０に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品３２６０をベルトコンベアにより搬送する際に、リーダ／ライタ３２４０と、商品３２６０に設けられた半導体装置３２５０を用いて、該商品３２６０の検品を行うことができる（図２０（Ｃ））。このように、システムに半導体装置を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。
【０２４９】
また、本発明の不揮発性半導体記憶装置は、メモリを具備したあらゆる分野の電子機器に用いることが可能である。例えば、本発明の不揮発性半導体記憶装置を適用した電子機器として、ビデオカメラ又はデジタルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ（ｄｉｇｉｔａｌ  ｖｅｒｓａｔｉｌｅ  ｄｉｓｃ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それら電子機器の具体例を図２１に示す。
【０２５０】
図２１（Ａ）、（Ｂ）は、デジタルカメラを示している。図２１（Ｂ）は、図２１（Ａ）の裏側を示す図である。このデジタルカメラは、筐体２１１１、表示部２１１２、レンズ２１１３、操作キー２１１４、シャッターボタン２１１５などを有する。また、取り出し可能な不揮発性のメモリ２１１６を備えており、当該デジタルカメラで撮影したデータをメモリ２１１６に記憶させておく構成となっている。本発明を用いて形成された不揮発性半導体記憶装置は当該メモリ２１１６に適用することができる。また、本発明を用いて形成された半導体装置は、表示部２１１２を駆動するスイッチング素子として適用することができる。
【０２５１】
また、図２１（Ｃ）は、携帯電話を示しており、携帯端末の１つの代表例である。この携帯電話は筐体２１２１、表示部２１２２、操作キー２１２３などを含む。また、携帯電話は、取り出し可能な不揮発性のメモリ２１２５を備えており、当該携帯電話の電話番号等のデータ、映像、音楽データ等をメモリ２１２５に記憶させ再生することができる。本発明を用いて形成された不揮発性半導体記憶装置は当該メモリ２１２５に適用することができる。また、本発明を用いて形成された半導体装置は、表示部２１２２を駆動するスイッチング素子として適用することができる。
【０２５２】
また、図２１（Ｄ）は、デジタルプレーヤーを示しており、オーディオ装置の１つの代表例である。図２１（Ｄ）に示すデジタルプレーヤーは、本体２１３０、表示部２１３１、メモリ部２１３２、操作部２１３３、イヤホン２１３４等を含んでいる。なお、イヤホン２１３４の代わりにヘッドホンや無線式イヤホンを用いることができる。メモリ部２１３２は、本発明を用いて形成された不揮発性半導体記憶装置を用いることができる。また、本発明を用いて形成された半導体装置は、表示部２１３１を駆動するスイッチング素子として適用することができる。例えば、記録容量が２０〜２００ギガバイト（ＧＢ）のＮＡＮＤ型不揮発性メモリを用い、操作部２１３３を操作することにより、映像や音声（音楽）を記録、再生することができる。なお、表示部２１３１は黒色の背景に白色の文字を表示することで消費電力を抑えられる。これは携帯型のオーディオ装置において特に有効である。なお、メモリ部２１３２に設けられた不揮発性の半導体記憶装置は、取り出し可能な構成としてもよい。
【０２５３】
また、図２１（Ｅ）は、電子ブック（電子ペーパーともいう）を示している。この電子ブックは、本体２１４１、表示部２１４２、操作キー２１４３、メモリ部２１４４を含んでいる。またモデムが本体２１４１に内蔵されていてもよいし、無線で情報を送受信できる構成としてもよい。メモリ部２１４４は、本発明を用いて形成された不揮発性半導体記憶装置を用いることができる。また、本発明を用いて形成された半導体装置は、表示部２１４２を駆動するスイッチング素子として適用することができる。例えば、記録容量が２０〜２００ギガバイト（ＧＢ）のＮＡＮＤ型不揮発性メモリを用い、操作キー２１４３を操作することにより、映像や音声（音楽）を記録、再生することができる。なお、メモリ部２１４４に設けられた不揮発性の半導体記憶装置は、取り出し可能な構成としてもよい。
【０２５４】
以上の様に、本発明の不揮発性半導体記憶装置、及び半導体装置の適用範囲は極めて広く、メモリを有するものであればあらゆる分野の電子機器に用いることが可能である。
【実施例１】
【０２５５】
本実施例では、本発明を用いて作製した絶縁層の特性について説明する。
【０２５６】
測定に用いた試料Ａ、試料Ｂは、Ｓｉ基板上に設けられた酸化シリコン層と、当該酸化シリコン層上に設けられたアルミニウム−チタンからなる電極とが順次積層された構造とした。試料Ａは、上述した本発明の高密度プラズマ処理を行う際に供給ガスを切り替えて、酸化シリコン層を形成している。試料Ｂは比較例であり、一定の供給ガスで高密度プラズマ処理を行うことにより、酸化シリコン層を形成している。以下、試料Ａ、試料Ｂの作製方法について、具体的に説明する。
【０２５７】
試料Ａは、１２．７ｃｍ角（５インチ）のＳｉ基板を準備した。当該Ｓｉ基板に対して高密度プラズマ処理を行うことにより、Ｓｉ基板表面に膜厚８ｎｍの酸化シリコン層を形成した。酸化シリコン層は、本発明の高密度プラズマ処理を用いて形成した。まず、供給ガスとしてアルゴン（Ａｒ）、酸素（Ｏ２）、水素（Ｈ２）を用いて酸化シリコン層を膜厚６ｎｍまで形成し、Ｈ２の供給を止め、供給ガスをＡｒ及びＯ２に切り替えて最終的に膜厚８ｎｍまで酸化シリコン層を形成した。酸化シリコン層の成膜条件を以下に記す。
膜厚６ｎｍまで；ガス流量Ａｒ：Ｏ２：Ｈ２＝９００：５：５（ｓｃｃｍ）、処理室内圧力：１０６．６７Ｐａ、高周波電力：３８００Ｗ、成膜温度（基板温度）：４００℃。
膜厚８ｎｍまで；ガス流量Ａｒ：Ｏ２＝９００：５（ｓｃｃｍ）、処理室内圧力：１０６．６７Ｐａ、高周波電力：３８００Ｗ、成膜温度（基板温度）：４００℃。
【０２５８】
次に、酸化シリコン層上にアルミニウムとチタンの合金であるアルミニウム−チタン（Ａｌ−Ｔｉ）層をスパッタ法を用いて膜厚４００ｎｍ形成した。当該アルミニウム−チタン層を選択的にエッチングして、面積１．９６×１０−３ｃｍ２の電極を形成した。以上の工程により、試料Ａを作製した。
【０２５９】
試料Ｂは、１２．７ｃｍ角（５インチ）のＳｉ基板を準備した。当該Ｓｉ基板に対して高密度プラズマ処理を行うことにより、Ｓｉ基板表面に膜厚８ｎｍの酸化シリコン層を形成した。酸化シリコン層は、高密度プラズマ処理を用いて形成した。供給ガスは、アルゴン（Ａｒ）、酸素（Ｏ２）、水素（Ｈ２）を用いて膜厚８ｎｍまで酸化シリコン層を形成した。酸化シリコン層の成膜条件を以下に記す。
ガス流量Ａｒ：Ｏ２：Ｈ２＝９００：５：５（ｓｃｃｍ）、処理室内圧力：１０６．６７Ｐａ、高周波電力：３８００Ｗ、成膜温度（基板温度）：４００℃。
【０２６０】
次に、酸化シリコン層上にアルミニウムとチタンの合金であるアルミニウム−チタン（Ａｌ−Ｔｉ）層をスパッタ法を用いて膜厚４００ｎｍ形成した。当該アルミニウム−チタン層を選択的にエッチングして、面積１．９６×１０−３ｃｍ２の電極を形成した。以上の工程により、試料Ｂを作製した。
【０２６１】
試料Ａ、試料Ｂについて電流密度−電界強度（Ｊ−Ｅ）特性を測定した結果をそれぞれ図１８、図１９に示す。図１８、図１９において、横軸は電界強度（ＭＶ／ｃｍ）、縦軸は電流密度（Ａ／ｃｍ２）を表す。また、図１８、図１９において、電流密度１Ａ／ｃｍ２の目盛りを点線で示す。なお、測定は基板面内１１２ポイントで行った。
【０２６２】
図１８、図１９において、電流密度が１Ａ／ｃｍ２以上に跳ね上がっているポイントを耐圧不良とした。その結果、図１８より、試料Ａは、絶縁破壊電界８ＭＶ／ｃｍ以下で絶縁破壊となってしまう確率は３％弱であることがわかった。一方、図１９より、試料Ｂは、絶縁破壊電界８ＭＶ／ｃｍ以下で絶縁破壊となってしまう確率はおよそ８％であることがわかった。以上の結果から、本発明を用いて作製した試料Ａは、試料Ｂと比較して、Ａモード及びＢモードでの不良が低いことがわかった。したがって、本発明を用いて高密度プラズマ処理した試料Ａは、試料Ｂと比較してＡモード及びＢモードの初期耐圧不良が少ない絶縁耐圧を有する絶縁層であることがわかった。
【図面の簡単な説明】
【０２６３】
【図１】本発明の絶縁層の作製方法の一例を示す図
【図２】本発明の絶縁層を作製する装置の一例を示す図
【図３】本発明の半導体装置の作製方法の一例を示す図
【図４】本発明の半導体装置の作製方法の一例を示す図
【図５】本発明の半導体装置の作製方法の一例を示す図
【図６】本発明の半導体装置の作製方法の一例を示す図
【図７】本発明の半導体装置の作製方法の一例を示す図
【図８】本発明の半導体装置の作製方法の一例を示す図
【図９】本発明の不揮発性半導体記憶装置の作製方法の一例を示す図
【図１０】本発明の不揮発性半導体記憶装置の作製方法の一例を示す図
【図１１】本発明の不揮発性半導体記憶装置の作製方法の一例を示す図
【図１２】本発明の不揮発性半導体記憶装置の作製方法の一例を示す図
【図１３】本発明の不揮発性半導体記憶装置の作製方法の一例を示す図
【図１４】本発明の不揮発性半導体記憶装置の作製方法の一例を示す図
【図１５】本発明の不揮発性半導体記憶装置の作製方法の一例を示す図
【図１６】本発明の不揮発性半導体記憶装置の作製方法の一例を示す図
【図１７】不揮発性メモリセルアレイの等価回路の一例を示す図
【図１８】本発明の絶縁層の特性を示す図
【図１９】比較例の絶縁層の特性を示す図
【図２０】本発明の半導体装置の使用形態の一例を示す図
【図２１】本発明の半導体装置の使用形態の一例を示す図
【図２２】ＮＯＲ型不揮発性メモリセルアレイの等価回路の一例を示す図
【図２３】ＮＡＮＤ型不揮発性メモリセルアレイの等価回路の一例を示す図
【図２４】ＮＡＮＤ型不揮発性メモリの書き込み動作を説明する図
【図２５】ＮＡＮＤ型不揮発性メモリの消去及び読み出し動作を説明する図
【図２６】電荷が蓄積された「０」の場合と消去された「１」の場合における不揮発性メモリのしきい値電圧の変化を示す図
【図２７】不揮発性半導体記憶装置の回路ブロック図の一例を示す図
【符号の説明】
【０２６４】
１０    基板
１１    下地絶縁層
１２    半導体層
１４    絶縁層
１６    絶縁層
５２    メモリセルアレイ
５４    周辺回路
５６    アドレスバッファ
５８    コントロール回路
６０    昇圧回路
６２    ロウデコーダ
６４    カラムデコーダ
６６    センスアンプ
６８    データバッファ
７０    データ入出力バッファ
８０    プラズマ処理装置
８２    誘電体板
８４    ガス供給部
８６    排気口
８８    支持台
９０    温度制御部
９２    高周波供給部
９４    プラズマ
９８    アンテナ
１００    基板
１０２    下地絶縁層
１０４    半導体層
１０６    半導体層
１０８    半導体層
１１０    半導体層
１１２    第１の絶縁層
１１４    第１の絶縁層
１１６    第１の絶縁層
１１８    第１の絶縁層
１２０    電荷蓄積層
１２１    電荷蓄積層
１２２    レジストマスク
１２４    レジストマスク
１２６    不純物領域
１２８    第２の絶縁層
１３０    レジストマスク
１３２    第３の絶縁層
１３４    第３の絶縁層
１３６    導電層
１３８    導電層
１４０    ゲート電極
１４２    ゲート電極
１４４    ゲート電極
１４６    ゲート電極
１４８    レジストマスク
１５０    チャネル形成領域
１５２    高濃度不純物領域
１５４    チャネル形成領域
１５６    高濃度不純物領域
１５８    低濃度不純物領域
１６０    チャネル形成領域
１６２    高濃度不純物領域
１６４    低濃度不純物領域
１６６    レジストマスク
１６８    チャネル形成領域
１７０    高濃度不純物領域
１７２    絶縁層
１７４    導電層
２００    基板
２０２    絶縁層
２０４    領域
２０６    領域
２０７    ｐウェル
２０８    領域
２１０    領域
２１２    第１の絶縁層
２１４    第１の絶縁層
２１６    第１の絶縁層
２１８    第１の絶縁層
２２０    電荷蓄積層
２２１    電荷蓄積層
２２３    電荷蓄積層
２２５    電荷蓄積層
２２８    第２の絶縁層
２３０    レジストマスク
２３２    第３の絶縁層
２３４    第３の絶縁層
２３６    導電層
２３８    導電層
２４０    ゲート電極
２４２    ゲート電極
２４４    ゲート電極
２４６    ゲート電極
２５０    チャネル形成領域
２５１    低濃度不純物領域
２５３    不純物領域
２５４    チャネル形成領域
２５５    低濃度不純物領域
２５７    不純物領域
２６０    チャネル形成領域
２６１    低濃度不純物領域
２６３    不純物領域
２６６    チャネル形成領域
２６７    低濃度不純物領域
２６９    不純物領域
２７２    絶縁層
２７４    導電層
２８０    絶縁層
３００    基板
３０２    絶縁層
３０４    半導体層
３０６    半導体層
３０８    絶縁層
３１０    絶縁層
３１２    導電層
３１４    導電層
３１６    ゲート電極
３１８    ゲート電極
３２０    不純物領域
３２２    不純物領域
３２４    絶縁層
３２６    絶縁層
３２８    不純物領域
３３０    低濃度不純物領域
３３２    チャネル形成領域
３３４    不純物領域
３３６    低濃度不純物領域
３３８    チャネル形成領域
３４０    絶縁層
３４２    絶縁層
３４４    導電層
３４６    導電層
４００    基板
４０２    絶縁層
４０４    領域
４０６    領域
４０８    ｐウェル
４１０    絶縁層
４１２    絶縁層
４１４    導電層
４１６    導電層
４１８    ゲート電極
４２０    ゲート電極
４２２    不純物領域
４２４    チャネル形成領域
４２６    不純物領域
４２８    チャネル形成領域
４３０    絶縁層
４３２    導電層
４３４    導電層
６００    基板
６０２    絶縁層
６０４    絶縁層
６０６    レジストマスク
６０８    凹部
６１０    絶縁層
６１２    絶縁層
６１４    領域
６１６    領域
６１８    ｐウェル
６２０    絶縁層
６２２    絶縁層
６２４    導電層
６２６    導電層
６２８    ゲート電極
６３０    ゲート電極
６３２    不純物領域
６３４    不純物領域
６３６    絶縁層
６３８    絶縁層
６４０    不純物領域
６４２    低濃度不純物領域
６４４    チャネル形成領域
６４６    不純物領域
６４８    不純物領域
６５０    チャネル形成領域
６５２    導電層
６５４    絶縁層
６５６    導電層
２１１１    筐体
２１１２    表示部
２１１３    レンズ
２１１４    操作キー
２１１５    シャッターボタン
２１１６    メモリ
２１２１    筐体
２１２２    表示部
２１２３    操作キー
２１２５    メモリ
２１３０    本体
２１３１    表示部
２１３２    メモリ部
２１３３    操作部
２１３４    イヤホン
２１４１    本体
２１４２    表示部
２１４３    操作キー
２１４４    メモリ部
３２００    リーダ／ライタ
３２１０    表示部
３２２０    品物
３２３０    半導体装置
３２４０    リーダ／ライタ
３２５０    半導体装置
３２６０    商品
８０００    半導体装置
８０１０    高周波回路
８０２０    電源回路
８０３０    リセット回路
８０４０    クロック発生回路
８０５０    データ復調回路
８０６０    データ変調回路
８０７０    制御回路
８０８０    記憶回路
８０９０    アンテナ
９０１０    コード抽出回路
９０２０    コード判定回路
９０３０    ＣＲＣ判定回路
９０４０    出力ユニット回路
【図１】
2008047884.tif 000003
【図２】
2008047884.tif 000004
【図３】
2008047884.tif 000005
【図４】
2008047884.tif 000006
【図５】
2008047884.tif 000007
【図６】
2008047884.tif 000008
【図７】
2008047884.tif 000009
【図８】
2008047884.tif 000010
【図９】
2008047884.tif 000011
【図１０】
2008047884.tif 000012
【図１１】
2008047884.tif 000013
【図１２】
2008047884.tif 000014
【図１３】
2008047884.tif 000015
【図１４】
2008047884.tif 000016
【図１５】
2008047884.tif 000017
【図１６】
2008047884.tif 000018
【図１７】
2008047884.tif 000019
【図１８】
2008047884.tif 000020
【図１９】
2008047884.tif 000021
【図２０】
2008047884.tif 000022
【図２１】
2008047884.tif 000023
【図２２】
2008047884.tif 000024
【図２３】
2008047884.tif 000025
【図２４】
2008047884.tif 000026
【図２５】
2008047884.tif 000027
【図２６】
2008047884.tif 000028
【図２７】
2008047884.tif 000029