(57)【要約】【課題】単一のスクリーン印刷マスクを使用して多層電子デバイスを製造する方法を提供する。【解決手段】多層電子デバイスは、複数の層の積み重ねにより交代層に相補電極構造が作成されるように、支持材料の交代層間の交互に重なる位置に共通のマスクを配置して構築される。支持材料を変えることで、コンデンサ、抵抗器、バリスタなど異なるデバイスを製造できる。多層電子デバイスは、上面、底面、先端面、後端面を有する印刷され隣接する複数の相補電極層を備え、結合された第１層と第２層の側端部分が、選択された導電パターンが露出するようにトリミングされる。終端材料はそのトリミングされた側端部分に付け加えられる。低インダクタンス制御等価直列抵抗多層コンデンサは、２つの異なる電極対を備え、インターデジット式サイドタブを有する。終端材料はその電極に結合できる。終端材料の形成を容易にするためのダミータブを有してもよい。【選択図】図１ａ
2008211181.tif 000002
【特許請求の範囲】
【請求項１】
多層電子デバイスを製造するための方法であって、
支持材料の少なくとも２つの層を用意するステップと、
単一のスクリーン印刷マスクを用意するステップと、
支持材料の前記少なくとも２つの層のうちの第１の層の上に前記マスクを配置するステップと、
前記マスクを介して前記支持材料の前記第１の層の上に第１の導電パターンを印刷するステップと、
支持材料の前記少なくとも２つの層のうちの第２の層の上に前記マスクを配置するステップと、
前記支持材料の前記第２の層の上に第２の導電パターンを印刷するステップと、
上面、底面、先端および後端面を有する隣接する印刷層を作成するために、支持材料の前記第１の層および前記第２の層を結合するステップと
を含むことを特徴とする方法。
【請求項２】
前記マスクが、支持材料の前記第２の層の上の、支持材料の前記第１の層の上に前記マスクが配置される位置からオフセットした位置に配置され、それにより、前記結合するステップによって支持材料の隣接する層の上に相補電極層が作成されることを特徴とする請求項１に記載の方法。
【請求項３】
少なくとも２つの支持層を用意する前記ステップは、少なくとも２つの誘電体層、少なくとも２つの抵抗層、または少なくとも２つのバリスタ層のうちのいずれかを用意するステップを含むことを特徴とする請求項１に記載の方法。
【請求項４】
選択された導電パターンを露出させるために、結合された前記第１の層および前記第２の層の側端部分をトリミングするステップと、
少なくともトリミングされた側端部分に終端材料を付け加えるステップと
をさらに含むことを特徴とする請求項１に記載の方法。
【請求項５】
終端材料を付け加える前記ステップは、前記結合された第１の層および第２の層の前記上面または前記底面の少なくとも一方に露出した選択された電極の少なくとも一部に終端材料を付け加えるステップを含むことを特徴とする請求項４に記載の方法。
【請求項６】
終端材料を付け加える前記ステップの前に、前記結合された第１の層および第２の層を焼成するステップをさらに含むことを特徴とする請求項５に記載の方法。
【請求項７】
支持材料の第３の層の上に前記マスクを配置するステップと、
前記支持材料の前記第３の層の上に第３の導電パターンを印刷するステップと、
かかる第３の層と支持材料の前記第１の層および前記第２の層とを結合するステップと
をさらに含み、前記マスクは、支持材料の前記第３の層の上の、支持材料の前記第２の層の上の同じ位置に配置され、かかる第３の層と前記第１の層および前記第２の層が結合されると、支持材料の隣接する層の上に、前記上面または前記底面の一方に近接して、複数のまったく同じ電極層が作成されることを特徴とする請求項１に記載の方法。
【請求項８】
支持材料の第３の層の上に前記マスクを配置するステップと、
前記マスクを介して支持材料の前記第３の層の上に第３の導電パターンを印刷するステップと、
支持材料の第４の層の上に前記マスクを配置するステップと、
前記支持材料の前記第４の層の上に第４の導電パターンを印刷するステップと、
支持材料の第５の層の上に前記マスクを配置するステップと、
前記支持材料のかかる第５の層の上に第５の導電パターンを印刷するステップと、
上面および底面を有する印刷層の組合せを作成するために、前記第３の層、前記第４の層および前記第５の層と支持材料の前記第１の層および前記第２の層とを互いに重ねて結合するステップと、
選択された導電パターンを露出させるために、結合された層の第１の側端部分および第２の側端部分をトリミングするステップと
をさらに含み、
前記マスクは、支持材料の前記第２の層および前記第４の層の上の、支持材料の前記第１の層、前記第３の層および前記第５の層の上で前記マスクが配置される位置からオフセットした位置に配置され、
結合されたかかる層がトリミングされると、選択された層および選択された側端部分に導電性電極部分が露出することを特徴とする請求項１に記載の方法。
【請求項９】
単一のスクリーン印刷マスクを使用して多層電子デバイスを製造するための方法であって、
支持材料の複数の交代層（ａｌｔｅｒｎａｔｉｎｇ  ｌａｙｅｒ）間の交互に重なる位置に共通のマスクを配置するステップと、
支持材料の前記複数の交代層の上に電極材料をスクリーン印刷するステップと、
前記交代層に相補電極構造が作成されるように、前記複数の交代層を積み重ねるステップと
を含むことを特徴とする方法。
【請求項１０】
誘電材料、抵抗性材料およびバリスタ材料からなるグループから前記支持材料を選択するステップをさらに含むことを特徴とする請求項９に記載の方法。
【請求項１１】
選択された導電パターンを露出させるために、積み重ねられた第１の層および第２の層の側端部分をトリミングするステップと、
少なくとも前記トリミングされた側端部分に終端材料を付け加えるステップと
をさらに含むことを特徴とする請求項９に記載の方法。
【請求項１２】
終端材料を付け加える前記ステップは、前記積み重ねられた第１の層および第２の層の上面または底面の少なくとも一方に露出した選択された電極の少なくとも一部に終端材料を付け加えるステップを含むことを特徴とする請求項１１に記載の方法。
【請求項１３】
終端材料を付け加える前記ステップの前に、前記積み重ねられた第１の層および第２の層を焼成するステップをさらに含むことを特徴とする請求項１１に記載の方法。
【請求項１４】
前記共通のマスクは、終端材料を付け加える前記ステップによって並列に接続された複数の電子デバイスが製造されるように、支持材料の前記複数の交代層間の交互に重なる位置に配置されることを特徴とする請求項１１に記載の方法。
【請求項１５】
前記共通のマスクは、終端材料を付け加える前記ステップによって直列に接続された複数の電子デバイスが製造されるように、支持材料の前記複数の交代層間の交互に重なる位置に配置されることを特徴とする請求項１１に記載の方法。
【請求項１６】
支持材料の前記複数の交代層間の交互に重なる位置に前記共通のマスクを配置する前記ステップによって、一番上の層に中央間隙が作成され、また、一番下の層に中央タブ部分が作成され、それにより、共通電極を有する一対の電子デバイスが製造されるように、中央クロスメンバー部分に前記共通のマスクを供給するステップをさらに含むことを特徴とする請求項９に記載の方法。
【請求項１７】
前記支持材料は、前記一対の電子デバイスがフィードスルーコンデンサを形成するように、選択された誘電材料からなることを特徴とする請求項１６に記載の方法。
【請求項１８】
前記支持材料として誘電材料を選択するステップと、
前記一対の電子デバイスがπフィルタを形成するように、前記中央間隙を埋める抵抗層を供するステップと
をさらに含むことを特徴とする請求項１６に記載の方法。
【請求項１９】
選択された導電パターンを露出させるために、前記積み重ねられた第１の層および第２の層の側端部分および中央部分をトリミングするステップと、
交代層の各々がＴ字形電極部分およびＵ字形ダミータブ部分を備えるように、露出した選択された導電パターンに終端材料を付け加えるステップと
をさらに含むことを特徴とする請求項１６に記載の方法。
【請求項２０】
前記トリミングするステップは、前記側端部分を一定の角度でトリミングするステップを含み、
前記付け加えるステップは、トリミングされた第１の側端部分および前記デバイスの上面に前記終端材料を付加し、かつ、それとは別に、トリミングされた第２の側端部分および前記デバイスの底面に前記終端材料を付け加えるステップを含むことを特徴とする請求項１１に記載の方法。
【請求項２１】
前記積み重ねられた複数の交代層の一番上の層および一番下の層として、少なくとも２つの個別導電部分を個々に有するカバーパターン層を提供するステップをさらに含むことを特徴とする請求項９に記載の方法。
【請求項２２】
選択された導電パターンを露出させるために、前記積み重ねられた第１の層、第２の層およびカバー層の側端部分をトリミングするステップと、
一番上の導電領域および一番下の導電領域の各々が、前記デバイス内の交互に積み重ねられた層に電気結合されるように、少なくともトリミングされた側端部分およびカバーパターン層に終端材料を付け加えるステップと
をさらに含むことを特徴とする請求項２１に記載の方法。
【請求項２３】
前記一番上の層から前記一番下の層まで前記２つの個別部分の各々を貫通して伸びるビア（ｖｉａ）を提供するステップと、
一番上の導電領域および一番下の導電領域の各々が、前記デバイス内の交互に積み重ねられた層に電気結合されるように、前記少なくとも２つのビアに導電性材料を充填するステップと
をさらに含むことを特徴とする請求項２１に記載の方法。
【請求項２４】
ボンディング可能接触面が提供されるように、前記カバーパターン電極層の選択された部分に、導電材料のめっき、蒸着、スパッタリングまたは有機金属還元のうちのいずれかを使用するステップをさらに含むことを特徴とする請求項２３に記載の方法。
【請求項２５】
前記カバーパターン電極層が円形パターンとして提供され、前記方法が、前記カバーパターン電極にはんだボールを取り付けるステップをさらに含むことを特徴とする請求項２３に記載の方法。
【請求項２６】
Ｌ字形部分、Ｕ字形部分または長方形部分のうちの１つとして前記共通のマスクを用意するステップをさらに含むことを特徴とする請求項２３に記載の方法。
【請求項２７】
導電パターンが露出しないように、前記積み重ねられた第１の層、第２の層およびカバー層の側面部分をトリミングするステップをさらに含むことを特徴とする請求項２６に記載の方法。
【請求項２８】
前記共通のマスクの少なくとも２つの両端に、前記積み重ねられた複数の交代層の前方部分および後方部分に向かって互いに逆方向に伸びるタブ部分を提供するステップと、
前記積み重ねられた複数の交代層の一番上の層および一番下の層として、少なくとも２つの個別導電部分を個々に有するカバーパターン層を提供するステップと、
導電パターンが露出しないように、前記積み重ねられた第１の層、第２の層およびカバー層の側端部分をトリミングするステップと、
前記逆方向に展開するタブ部分およびカバーパターン電極層の選択部分を露出させるために、前記積み重ねられた複数の交代層およびカバー層の前方部分および後方部分をトリミングするステップと、
露出したタブ部分および導電パターン電極層に終端材料を付け加えるステップと
をさらに含むことを特徴とする請求項９に記載の方法。
【請求項２９】
多層電子デバイスであって、
支持材料の少なくとも２つの層と、
前記支持材料の第１の層に印刷された第１の導電パターンと、
前記支持材料の第２の層に印刷された第２の導電パターンであって、支持材料の前記第１の層および前記第２の層が、上面、底面、先端および後端面を有する隣接する印刷相補電極層が作成されるように、結合され、かつ、かかる結合された第１の層および第２の層の側端部分が、選択された導電パターンが露出するように、トリミングされた第２の導電パターンと、
少なくともかかるトリミングされた側端部分に付け加えられた終端材料と
を備えたことを特徴とする多層電子デバイス。
【請求項３０】
前記デバイスは、１０ミル（０．２５４ｍｍ）未満の微小寸法を有し、前記終端材料は、１ミル（０．０２５４ｍｍ）未満であることを特徴とする請求項２９に記載の多層電子デバイス。
【請求項３１】
前記終端材料は、前記トリミングされた側端部分にめっきされた材料、スパッタリングされた材料、もしくは蒸着された材料、あるいは有機金属還元によって前記トリミングされた側端部分に据え付けられた材料のうちのいずれかであることを特徴とする請求項２９に記載の多層電子デバイス。
【請求項３２】
前記デバイスは、厚さが１０ミル（０．２５４ｍｍ）未満であり、終端で覆われる面は前記デバイスの４側面以内であることを特徴とする請求項２９に記載の多層電子デバイス。
【請求項３３】
前記少なくとも２つの支持層は、少なくとも２つの誘電体層、少なくとも２つの抵抗層または少なくとも２つのバリスタ層のうちのいずれかからなることを特徴とする請求項２９に記載の多層電子デバイス。
【請求項３４】
前記結合された第１の層および第２の層の前記上面または前記底面のうちの少なくとも一方に露出した選択された電極の少なくとも一部に付け加えられた終端材料をさらに具備することを特徴とする請求項２９に記載の多層電子デバイス。
【請求項３５】
支持材料の第３の層と、
前記支持材料の前記第３の層に印刷された第３の導電パターンであって、前記支持材料の前記第１の層、前記第２の層および前記第３の層が、支持材料の隣接する層の上の、前記上面または前記底面の一方に近接して、複数のまったく同じ電極層が作成されるように結合された第３の導電パターンと
をさらに備えたことを特徴とする請求項２９に記載の多層電子デバイス。
【請求項３６】
支持材料の第３の層と、
前記支持材料の前記第３の層に印刷された第３の導電パターンと、
支持材料の第４の層と、
前記支持材料の前記第４の層に印刷された第４の導電パターンと、
支持材料の第５の層と、
前記支持材料の前記第５の層に印刷された第５の導電パターンであって、前記支持材料の前記第１の層、前記第２の層、前記第３の層、前記第４の層および前記第５の層が、上面および底面を有する印刷層の組合せが作成されるように結合され、かかる結合された層の側端部分が、選択された導電パターンが選択された層および選択された側端部分に露出するように、トリミングされた第５の導電パターンと
をさらに備えたことを特徴とする請求項２９に記載の多層電子デバイス。
【請求項３７】
前記支持材料は、誘電材料、抵抗性材料およびバリスタ材料からなるグループの材料からなることを特徴とする請求項２９に記載の多層電子デバイス。
【請求項３８】
共通電極を有する一対の電子デバイスが形成されるように、支持材料の前記層の一番上の層に形成された中央間隙および支持材料の前記層の一番下の層に形成された中央タブ部分をさらに備えたことを特徴とする請求項２９に記載の多層電子デバイス。
【請求項３９】
前記支持材料は、前記一対の電子デバイスがフィードスルーコンデンサを形成するように、選択された誘電材料からなることを特徴とする請求項３８に記載の多層電子デバイス。
【請求項４０】
前記一対の電子デバイスがπフィルタを形成するように、前記中央間隙を埋める抵抗層をさらに備えたことを特徴とする請求項３８に記載の多層電子デバイス。
【請求項４１】
選択された導電パターンが露出するように、前記結合された第１の層および第２の層の中央部分に付け加えられた終端材料をさらに備え、前記終端材料が前記デバイスにＴ字形電極部分およびＵ字形ダミータブ部分を提供することを特徴とする請求項２９に記載の多層電子デバイス。
【請求項４２】
低インダクタンス制御等価直列抵抗（ＥＳＲ）多層コンデンサであって、
インダクタンスおよび抵抗を小さくし、かつ、製造プロセス中における検査を容易にするための、両端にそれぞれエンドタブを有するインターデジット式（ｉｎｔｅｒｄｉｇｉｔａｔｅｄ）電極を備えた少なくとも第１の電極対であって、前記インターデジット式電極が、他のインターデジット式電極のサイドタブとインターデジット式対応するサイドタブとを有する少なくとも第１の電極対と、
両端にそれぞれエンドタブを有する少なくとも第２の電極対と、
無電解銅終端（ｅｌｅｃｔｒｏｌｅｓｓ  ｃｏｐｐｅｒ  ｔｅｒｍｉｎａｔｉｏｎ）のためのサポートおよび核生成点を提供するための、前記電極に隣接して形成され、かつ、前記電極に電気接続されていないダミータブと
を備えたことを特徴とする低インダクタンス制御ＥＳＲ多層コンデンサ。
【請求項４３】
前記第１の電極対の前記対応するインターデジット式サイドタブは、底部の２つの電極表面にのみ電気接続されることを特徴とする請求項４２に記載の低インダクタンス制御ＥＳＲ多層コンデンサ。
【請求項４４】
実装目的のために対称のデバイスが製造されるように、前記多層デバイスの上端に配置された第２のセットの前記第１の電極対をさらに備えたことを特徴とする請求項４３に記載の低インダクタンス制御ＥＳＲ多層コンデンサ。
【請求項４５】
積重ねパターンの追加の第２の電極対をさらに備え、並列に接続された前記第２の電極対と、それに直列に前記第１の電極対の対応する両端が接続された回路とが作成されるように、追加の前記第２の電極対に終端材料が付け加えられていることを特徴とする請求項４３に記載の低インダクタンス制御ＥＳＲ多層コンデンサ。
【請求項４６】
前記終端材料は、トリミングされた側端部分にめっきされた材料、スパッタリングされた材料、もしくは蒸着された材料、あるいは有機金属還元によって前記トリミングされた側端部分に据え付けられた材料のうちのいずれかからなることを特徴とする請求項４５に記載の低インダクタンス制御ＥＳＲ多層コンデンサ。
【請求項４７】
前記終端材料は、無電解銅終端からなることを特徴とする請求項４５に記載の低インダクタンス制御ＥＳＲ多層コンデンサ。
【請求項４８】
低インダクタンス制御等価直列抵抗ＥＳＲ多層コンデンサであって、
インダクタンスおよび抵抗を小さくし、かつ、製造プロセス中における検査を容易にするための、両端にそれぞれエンドタブを有するインターデジット式電極を備えた少なくとも第１の電極対であって、前記インターデジット式電極が、他のインターデジット式電極のサイドタブとインターデジット式対応するサイドタブを有する少なくとも第１の電極対と、
両端にそれぞれエンドタブを有する少なくとも第２の電極対と、
前記電極を選択的に相互接続する終端材料と
を備えたことを特徴とする低インダクタンス制御等価直列抵抗ＥＳＲ多層コンデンサ。
【請求項４９】
前記第１の電極対の前記対応するインターデジット式サイドタブは、底部の２つの電極表面にのみに電気接続されることを特徴とする請求項４８に記載の低インダクタンス制御ＥＳＲ多層コンデンサ。
【請求項５０】
実装目的のために対称のデバイスが製造されるように、前記多層デバイスの上端に配置された第２のセットの前記第１の電極対をさらに備えたことを特徴とする請求項４９に記載の低インダクタンス制御ＥＳＲ多層コンデンサ。
【請求項５１】
積重ねパターンの第２の追加電極対をさらに備え、並列に接続された前記第２の電極対と、それに直列に前記第１の電極対の対応する両端が接続された回路とが作成されるように、前記終端材料が付け加えられていることを特徴とする請求項４９に記載の低インダクタンス制御ＥＳＲ多層コンデンサ。
【請求項５２】
前記終端材料は、トリミングされた側端部分にめっきされた材料、スパッタリングされた材料、もしくは蒸着された材料、あるいは有機金属還元によって前記トリミングされた側端部分に据え付けられた材料のうちのいずれかからなることを特徴とする請求項５１に記載の低インダクタンス制御ＥＳＲ多層コンデンサ。
【請求項５３】
無電解銅終端のためのサポートおよび核生成点を提供するための、前記電極に隣接して形成され、かつ、前記電極に電気接続されていないダミータブをさらに備え、前記終端材料は、無電解銅終端からなることを特徴とする請求項５１に記載の低インダクタンス制御ＥＳＲ多層コンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の内容は、一般に、多層電子部品のための改良された部品の形成に関する。詳細には、本発明の内容は、スマートカード技術と相俟って使用するために適した極めて薄いコンデンサ構造を提供するための方法に関する。この内容の技術は、極めて薄い部品を製造するための単一電極マスクの選択的な配置および特殊な終端方法を使用する。
【背景技術】
【０００２】
近代の多くの電子部品は、モノリシックデバイスとして実装されており、単一のチップパッケージ内に単一の素子または複数の素子を備えることができる。かかるモノリシックデバイスの具体例は、多層コンデンサまたはコンデンサアレイであり、また、開示される技術に対してとりわけ重要なモノリシックデバイスは、インターデジット式（ｉｎｔｅｒｄｉｇｉｔａｔｅｄ:櫛形のような互いに入り込む形状の）内部電極層および対応する電極タブを備えた多層コンデンサである。特許文献１（Ａｒｎｏｌｄ等）、特許文献２（ＤｕＰｒｅ等）および特許文献３（ＤｕＰｒｅ等）に、インターデジット式コンデンサ（ＩＤＣ）技術の特徴を備えた多層コンデンサの例が記載されている。他のモノリシック電子部品は、複数の受動素子を単一のチップ構造に集積したデバイスに対応している。かかる集積受動素子は、モノリシック電子デバイスとして多層化構造の中に形成され、かつ、実装される、抵抗器、コンデンサ、インダクタおよび／または他の受動素子の選択された組合せを提供することができる。
【０００３】
公知の典型的なアセンブリ方法では、多層コンデンサは、事前に調整されたセラミック材の連続長あるいはテープから切断されたセラミックの誘電体の個別シートを用意することによって形成されている。その個別シートに、複数のセットの電極パターンを介して電極インクがシルクスクリーン印刷される。次に、印刷されたシートが複数の層に積み重ねられ、パッドと呼ばれることの多い固体層に積層される。この公知の方法によって構築される多層コンデンサには、パッドを焼結させ、かつ、個別の部品を終端させる他の処理が含まれている。部品の終端（ターミネーション）には、既にスクリーン塗装済みの電極の選択部分と接触させるための金属塗料の塗布、およびそれに引き続く、金属塗料終端材料をコンデンサに固着させるための他の焼成が含まれている。
【０００４】
多層化デバイスのための異なる交代層（交互に積み重なっている層）を製造するための複数のセットのシルクスクリーンマスクの使用は、多層化デバイスの製造における著しい大きなコスト要因であることを意味している。また、かかる多層デバイスと共に広く使用されている終端は、完成品の垂直高さのかなりの部分を占めている。
【０００５】
様々なモノリシック層の電気接続を形成するためには、選択的な終端が要求されることがしばしばである。集積モノリシックデバイスの異なる内部電子部品に電気接続を提供するためには、場合によっては複数の終端が必要である。また、複数の終端は、望ましくないインダクタンスのレベルを低くする目的で、ＩＤＣおよび他の多層アレイと共に使用されることがしばしばある。多層部品の中に複数の終端を形成するための典型的な方法の１つは、チップ構造の選択された領域を貫通するビア（ｖｉａ）を穿孔し、かつ、デバイスの選択された電極部分の間に電気接続が形成されるように、ビアに導電性の材料を充填することである。
【０００６】
多層デバイスのための外部終端を形成するための代替方法は、内部電極層の露出部分にガラス母体に銀または銅の厚膜ストライプを付け、かかる材料を硬化または焼成し、引き続いて、一部を基板にはんだ付けすることができるように、終端のストライプ上に金属の追加層をめっきする方法である。特許文献４（Ｓａｎｏ等）に、焼成終端によって外部電極が形成され、かつ、その上に金属膜がめっきされた電子部品の例が開示されている。終端の適用は、しばしばその制御が困難であり、また、チップサイズを縮小し、あるいは特性に細心の注意を払う際に問題になることがある。特許文献５（ＭｃＬｏｕｇｈｌｉｎ）および特許文献６（Ｃｌｉｎｔｏｎ等）は、電子デバイスの選択領域に終端を形成するための方法に関係している。
【０００７】
電子部品のかつてないほどに縮小しているサイズは、所定の領域への必要な精度での終端ストライプの印刷を極めて困難にしている。厚膜終端ストライプは、典型的には、専用に設計されたホイールで、チップをつかみ、かつ、終端のパターンを付ける機械を使用して加えられる。特許文献７（Ｂｒａｄｅｎ）、特許文献８（Ｂｒａｄｅｎ等）、特許文献９（Ｇａｒｃｉａ等）および特許文献１０（Ｂｒａｄｅｎ）には、チップ構造への終端ストライプの施工に関連する機械的な特徴および手順が開示されている。電子チップデバイスの部品サイズの縮小または終端の接点数の増加によってもたらされた、かつてない狭い間隔のために、場合によっては典型的な終端機械の解像度の限界が、さらなる縮小を制限する原因になっている。
【０００８】
厚膜プロセスを用いてパターン化された終端を付けようとする際に生じる可能性のある他の問題には、終端ランド部の変動、終端の不正確な位置決めによる内部電極タブの露出または内部電極タブ全体の紛失、およびラップアラウンド（回り込み）終端部分の紛失が含まれている。塗布される塗料のような終端材料のコーティングが薄すぎる場合、あるいは終端が短絡する原因になる他のランドへ終端コーティングの一部を塗布する場合、さらに他の問題が生じる可能性がある。厚膜システムのもう１つの問題は、デバイスの選択された面、例えば垂直面のみへの終端部分の形成がしばしば困難であることである。モノリシックデバイスのための電気終端の提供を取り巻いているこれらの問題および他の問題は、電子チップ部品のための廉価で、かつ、有効な終端特性を提供する必要性をもたらしている。
【０００９】
終端の適用に関連するさらに他の公知の選択肢には、シャドーマスクに対する複数の個別基板部品の整列（位置調整）が含まれる。特許文献１１（Ｌｕｔｚ等）に開示されているような特別に設計された取り付け具に部品を装荷し、次に、マスクエレメントを介してスパッタリングすることができる。これは、通常、極めて高価な製造プロセスであるため、場合によっては他の有効な、より費用効率の高い終端設備が望ましい。
【００１０】
特許文献１２（Ｚａｂｌｏｔｎｙ等）、特許文献１３（Ｓｔｏｎｅ）、特許文献１４（Ｍｉｋｉ）および特許文献１５（Ｇａｒｉｂｏｔｔｉ）は、それぞれ、様々な電子部品のための終端形成の態様を取り扱っている。
【００１１】
多層デバイスを形成するための方法を扱っている本発明の背景の他の参考文献には、特許文献１６（Ｇａｌｖａｇｎｉ等）、特許文献１７（Ｌｉｎｇ等）、特許文献１８（Ｍａｈｅｒ）、特許文献１９（Ｄｏｒｒｉａｎ）および特許文献２０（Ｍａｈｅｒ）が含まれる。
【００１２】
多層電子部品およびその終端の技術分野では、様々な態様および代替対策が公知となっているが、本明細書において説明されている課題のすべてを包括的に取り扱っている企画は出現していない。上に挙げたすべての米国特許文献における開示は、あらゆる目的のために、参照によりそのすべてが本出願に組み込まれる。
【００１３】
【特許文献１】米国特許第４，８３１，４９４号明細書
【特許文献２】米国特許第５，８８０，９２５号明細書
【特許文献３】米国特許第６，２４３，２５３Ｂ１号明細書
【特許文献４】米国特許第５，０２１，９２１号明細書
【特許文献５】米国特許第６，２３２，１４４Ｂ１号明細書
【特許文献６】米国特許第６，２１４，６８５Ｂ１号明細書
【特許文献７】米国特許第５，９４４，８９７号明細書
【特許文献８】米国特許第５，８６３，３３１号明細書
【特許文献９】米国特許第５，７５３，２９９号明細書
【特許文献１０】米国特許第５，２２６，３８２号明細書
【特許文献１１】米国特許第４，９１９，０７６号明細書
【特許文献１２】米国特許第５，８８０，０１１号明細書
【特許文献１３】米国特許第５，７７０，４７６号明細書
【特許文献１４】米国特許第６，１４１，８４６号明細書
【特許文献１５】米国特許第３，２５８，８９８号明細書
【特許文献１６】米国特許第６，７５７，１５２号明細書
【特許文献１７】米国特許第４，８１１，１６４号明細書
【特許文献１８】米国特許第４，２６６，２６５号明細書
【特許文献１９】米国特許第４，２４１，３７８号明細書
【特許文献２０】米国特許第３，９８８，４９８号明細書
【特許文献２１】米国特許第７，１５２，２９１号明細書
【特許文献２２】米国特許第６，９７２，９４２号明細書
【特許文献２３】米国特許第５，５６５，８３８号明細書
【特許文献２４】米国特許第５，３８８，０２４号明細書
【特許文献２５】米国特許第７，０５４，１３６号明細書
【特許文献２６】米国特許出願公開第２００６／０１５２８８６号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１４】
従来技術が遭遇し、かつ、本発明の内容によって対処される、認知された特徴の観点から、多層電子デバイスおよびかかる多層電子デバイスの電気終端の関連態様、ならびに結果として得られるかかるデバイスを製造するための改良的方法が開発されている。したがって、本発明の内容は、改良されたデバイスおよび改良された装置の両方に関係しており、また、対応する関連方法に関係している。
【課題を解決するための手段】
【００１５】
典型的な構成において、単一のスクリーン印刷マスクを使用して多層デバイスを製造することができる。本発明の内容の特定の態様によれば、多層デバイスの交代層の交互に重なる位置に単一のスクリーン印刷マスクを選択的に配置することにより、異なる電気特性を有する多層デバイスを製造することができる。
【００１６】
本発明の内容の特定の実施態様の追加態様によれば、連続層として単一スクリーン印刷マスクに適用される横方向のシフト量にのみに基づいて製造される、単一の多層デバイスかあるいは有効直列接続二重デバイスのいずれかが、選択された支持材料に印刷されることになる多層デバイス構成を製造することができる。
【００１７】
本発明の内容の特定の実施形態の他の態様によれば、単一の静止スクリーンを使用し、引き続いて個々の連続層を切断し、かつ、積み重ねることにより、多層デバイス構成を製造することができる。
【００１８】
本発明の内容のさらに他の態様によれば、現在の単一スクリーン印刷方法と組み合わせて、垂直高さが従来可能であった高さよりも著しく低い多層デバイスをもたらす終端方法が開発されている。
【００１９】
本発明の例示的な実施形態の他の態様では、多層電子デバイスを製造するための方法が提供される。かかる方法には、支持材料の少なくとも２つの層を用意するステップと、単一のスクリーン印刷マスクを用意するステップと、支持材料の少なくとも２つの層のうちの第１の層の上に、かかるマスクを配置するステップと、支持材料のかかる第１の層の上にマスクを介して第１の導電パターンを印刷するステップと、支持材料の少なくとも２つの層のうちの第２の層の上に、かかるマスクを配置するステップと、支持材料の第２の層の上に第２の導電パターンを印刷するステップと、上面、底面、先端および後端を有する隣接する印刷層を作成するために、支持材料の第１の層および第２の層を結合するステップが含まれる。
【００２０】
上記例示的な実施形態の変形形態では、好ましくは、かかるマスクは、支持材料の第２の層の上の、支持材料の第１の層の上にマスクが配置される位置からオフセットした位置に、配置されて、第１の層および第２の層が結合されると、支持材料の隣接する層の上に相補電極層が作成される。
【００２１】
上記例示的な実施形態の代替形態および変形形態では、好ましくは、少なくとも２つの支持層を用意するかかるステップには、少なくとも２つの誘電体層、少なくとも２つの抵抗層または少なくとも２つのバリスタ層のうちのいずれかを用意するステップが含まれる。
【００２２】
上記実施形態のいくつかでは、選択された導電パターンを露出させるために、積み重ねられた第１の層および第２の層の側端部分をトリミング（切り取り加工）する追加ステップ、および少なくともトリミングされた側端部分（横方向の末端部分）に終端材料（ターミネーション材料）を（塗布などで）付け加える追加ステップを実行することができる。本発明によるかかる方法の様々な典型例では、終端材料を付け加えるステップは、さらに、結合された第１の層および第２の層の上面または底面の少なくとも一方に露出した選択された電極の少なくとも一部に終端材料を付け加えるステップを含むことができる。
【００２３】
より一般的には、本発明の典型的な方法のいくつかの事例は、さらに、支持材料の第３の層の上にかかるマスクを配置するステップと、支持材料のかかる第３の層の上に第３の導電パターンを印刷するステップと、支持材料の第１の層および第２の層の上にかかる第３の層を結合するステップを含むことができる。かかる実施形態では、マスクは、支持材料の第３の層の上の、支持材料の第２の層の上の同じ位置に配置され、第１の層および第２の層の上にかかる第３の層が結合されると、支持材料の隣接する層の上の、上面または底面の一方に近接して、複数のまったく同じ電極層が作成される。
【００２４】
上記実施形態に本発明のさらに他の例示的な実施形態を追加することが可能であり、したがって他の実施形態のための本発明の方法には、さらに、支持材料の第３の層の上にかかるマスクを配置するステップと、支持材料のかかる第３の層の上にマスクを介して第３の導電パターンを印刷するステップと、支持材料の第４の層の上にかかるマスクを配置するステップと、支持材料のかかる第４の層の上に第４の導電パターンを印刷するステップと、支持材料の第５の層の上にかかるマスクを配置するステップと、支持材料のかかる第５の層の上に第５の導電パターンを印刷するステップと、上面および底面を有する印刷層の組合せを作成するために、支持材料の第１の層および第２の層の上に、かかる第３の層、第４の層および第５の層を互いに重ねて結合するステップと、選択された導電パターンを露出させるために、結合された層の第１の側端部分および第２の側端部分をトリミングするステップが含まれる。かかる例示的な構造の場合、マスクは、支持材料の第２の層および第４の層の上の、支持材料の第１の層、第３の層および第５の層の上にマスクが配置される位置からオフセットした位置に、配置され、結合されたかかる層がトリミングされると、選択された層および選択された側端部分に導電性電極部分が露出する。
【００２５】
以上、外形が小さいコンデンサを内部構築するための手段について説明したが、必要な終端が同じくデバイス全体の厚さに寄与していることは理解されよう。特許文献４（Ｓａｎｏ等）に記載されているような標準厚膜終端の場合、終端によって、場合によっては５ミル（０．１２７ｍｍ）以上の厚さが追加される。コンデンサ自体の厚さは、通常、９ミル（０．２２９ｍｍ）以下であることが予想されるため、厚膜終端は重大な欠点になることが分かる。したがって、本明細書において説明されている終端は、特許文献２１および特許文献２２（Ｒｉｔｔｅｒ等）の場合のようにめっきすることができ、あるいは特許文献２３（Ｃｈａｎ）の場合のように、適切なマスキングを使用してスパッタリングまたは蒸着させることができる最良の薄膜であることが期待される。かかる終端の厚さは、通常、１／１０ミル（０．００２５４ｍｍ）未満である。角度を付けて末端を切断する場合、特許文献２４（Ｇａｌｖａｇｎｉ）に記載されている技法を使用することができる。
【００２６】
本発明のさらに他の例示的な実施形態では、単一のスクリーン印刷マスクを使用して多層電子デバイスを製造するための方法が開示されている。より一般的には、本発明による多層デバイスは、複数の層を積み重ねると、交代層（ａｌｔｅｒｎａｔｉｎｇ  ｌａｙｅｒｓ）に相補電極構造が作成されるよう、支持材料の交代層間の交互に重なる位置(ａｌｔｅｒｎａｔｉｎｇ  ｐｏｓｉｔｉｏｎｓ)に共通のマスクを配置することによって構築することができる。支持材料を変更することにより、コンデンサ、抵抗器およびバリスタを始めとする異なるデバイスを製造することができる。
【００２７】
本発明の他の例示的な実施形態は、第１の導電パターンおよび第２の導電パターンを備えた、支持材料の少なくとも２つの層を備えた多層電子デバイスに関している。かかる第１の導電パターンは、かかる支持材料の第１の層に印刷されることが好ましく、一方、第２の導電パターンは、かかる支持材料の第２の層に印刷されることが好ましい。さらに、支持材料のかかる第１の層および第２の層は、上面、底面、先端および後端面を有する隣接する印刷相補電極層が作成されるように結合されることが好ましく、結合されたかかる第１の層および第２の層の側端部分は、選択された導電パターンが露出するようにトリミングされることが好ましい。また、終端材料は、少なくともかかるトリミングされた側端部分に付け加えられることが好ましい。
【００２８】
すべて本発明の内容によるかかる例示的な実施形態の変形形態および代替形態では、かかるデバイスの本発明による特定の実施形態は、１０ミル（０．２５４ｍｍ）未満の微小寸法を有することができ、一方、かかる終端材料は、１ミル（０．０２５４ｍｍ）未満である。いくつかの実施形態における本発明の他の代替形態では、かかるトリミングされた側端部分にかかる終端材料をめっきし、スパッタリングし、あるいは蒸着させることができる。本発明によるいくつかの実施形態におけるさらに他の変形形態では、かかるデバイスの厚さを１０ミル（０．２５４ｍｍ）未満にすることができ、また、かかるデバイスは、そのデバイスの４側面まで終端で覆うことができる。
【００２９】
本発明の他の例示的な実施形態では、少なくとも第１の電極対および第２の電極対を有し、かつ、複数のダミータブを有する低インダクタンス制御等価直列抵抗（ＥＳＲ）多層コンデンサが提供される。かかる少なくとも第１の電極対は、インダクタンスおよび抵抗を小さくし、かつ、製造プロセス中における検査を容易にするために、その両端にそれぞれエンドタブを有するインターデジット式電極を備えることができることが好ましい。さらに、かかる第１の電極対は、他のインターデジット式電極の対応するサイドタブとインターデジット式対応するサイドタブを有することができることが好ましい。かかる少なくとも第２の電極対は、その両端にそれぞれエンドタブを有していることが好ましい。かかるダミータブは、無電解銅終端のためのサポートおよび核生成点を提供するために、かかる電極に隣接して形成され、かつ、かかる電極に電気接続されていないことが好ましい。
【００３０】
上記典型的な低インダクタンス制御ＥＳＲ多層コンデンサ実施形態の変形形態では、かかる第１の電極対の第２のセットをかかる多層デバイスの上端に配置することができ、一方、かかる第１の対の第１のセットは、かかる多層デバイスの下部または底部端に配置され、それにより実装目的のための対称のデバイスが製造される。
【００３１】
上記典型的な低インダクタンス制御ＥＳＲ多層コンデンサのさらに他の変形形態では、第２の追加電極対を積重ねパターンで提供することができ、並列に接続されたかかる第２の電極対と、それに直列にかかる第１の電極対の対応する両端が接続された回路が作成されるように、第２の追加電極対に終端材料が付け加えられる。上記例示的な実施形態の特定の変形形態では、かかる終端材料は、無電解銅終端を提供する。
【００３２】
本発明のさらに他の例示的な実施形態は、インダクタンスおよび抵抗を小さくし、かつ、製造プロセス中における検査を容易にするために、その両端にそれぞれエンドタブを有し、かつ、他のインターデジット式電極の対応するサイドタブとインターデジット式の対応するサイドタブを有するインターデジット式電極を備えた少なくとも第１の電極対と、その両端にそれぞれエンドタブを有する少なくとも第２の電極対とを備えた低インダクタンス制御等価直列抵抗（ＥＳＲ）多層コンデンサに関している。かかる例示的な実施形態は、好ましくは、さらに、かかる電極を選択的に相互接続する終端材料を含むことができる。
【００３３】
本発明の内容の他の目的および利点については、本明細書における詳細な説明の中に示されているか、あるいは当業者にとってはその詳細な説明の記載から明かになるであろう。また、とりわけ図に示され、参照され、かつ、説明されている特徴、構成要素およびそれらについての手順（ステップ）に対する修正および変更は、様々な実施形態の中で、かつ、本発明の内容を使用して、本発明の内容の精神および範囲を逸脱することなく実施することができることをさらに理解されたい。これらの変更には、それらに限定されないが、図に示され、参照され、あるいは説明されている手段、特徴または手順に対する均等な手段、特徴または手順の代用、および様々な部品、特徴、ステップ等に対する機能的、動作的または位置的な反転を含むことができる。
【００３４】
さらに、本発明の内容に対する異なる実施形態、ならびに現時点における異なる好ましい実施形態は、現時点で開示されている特徴、手順またはエレメントあるいはそれらの均等物の様々な組合せまたは構成を含むことができることを理解されたい（特徴、部品またはステップの組合せあるいはそれらの構成を始めとして、それらは図には明確に示されていないか、あるいはかかる図の詳細な説明には言及されていない）。この「発明の開示」の節では必ずしも示されていないが、本発明の内容の追加実施形態は、上で要約した目的の中で参照されている特徴、部品または手順、および／または本明細書の中で説明されている他の特徴、部品または手順の態様の様々な組合せを含むことができ、あるいは組み込むことができる。
【００３５】
また、本明細書に示されている事例は、主として、様々な誘電材料に対応する支持材料の上に電極層が印刷される極めて薄いコンデンサを製造するための構造および方法に関しているが、かかる構造および方法は、本明細書において開示される本発明の内容としての開示に限定されず、図に示され、かつ、説明されているコンデンサの事例に使用するために選択された誘電材料に対する代替選択枝を提供することによって他の極めて薄いデバイスの製造に適用することも可能であることを理解されたい。一例として、適切な電極間支持材料を選択することにより、本発明の内容による方法を使用してバリスタデバイスまたは抵抗器デバイスを製造することができる。当業者には、本明細書の以下の部分を精査することにより、かかる実施形態および他の実施形態の特徴および態様がより良く理解されよう。
【００３６】
添付の図を参照した本明細書には、当業者を対象とした、本発明の内容の最良モードを含む本発明の内容の完全かつ実施可能な記載が示されている。
【００３７】
本明細書および添付の図面を通して、参照文字の反復使用には、本発明の内容の同じまたは類似した特徴、エレメントまたはステップを表すことが意図されている。
【発明を実施するための最良の形態】
【００３８】
「発明の開示」の節で説明したように、本発明の内容は、とりわけ、多層電子デバイス、関連する電気終端の態様および結果として得られる、それらと対応するデバイスを製造するための改良された方法に関している。開示される技術の態様の選択された組合せは、本発明の内容の複数の異なる実施形態に対応している。本明細書において提供され、かつ、説明されている例示的な実施形態の各々は、本発明の内容の制限を何らほのめかしているわけではないことに留意されたい。一実施形態の一部として図に示され、あるいは説明されている特徴またはステップは、他の実施形態の態様と組み合わせて使用することが可能であり、それによりさらに他の実施形態が得られる。また、特定の特徴は、同じ機能または類似した機能を実行する、明確に言及されていない同様のデバイスまたは同様の特徴と交換することができる。
【００３９】
次に、本発明の内容の多層デバイスの現時点における好ましい実施形態を詳細に説明する。図面を参照すると、本発明の内容による電子デバイスの第１の例示的な実施形態の製造において連続的に実施することができる逐次ステップの第１の部分が図１ａおよび図１ｂに示されており、また、かかる内容の斜視図が、一部が透明な形で図１ｃに示されている。図１ａに示されているように、第１のスクリーン印刷マスク１００は、それぞれ同じ長さおよび同じ幅の３つの開口部（孔）１１０、１１２、１１４を備えている。
【００４０】
様々なスクリーン印刷マスクについての以下の説明を通して、マスクの一部は明るいエレメントとして示され、また、他の部分には陰影が付けられていることに留意されたい。いずれの場合においても、スクリーン印刷技術における当業者には理解されるように、典型的なスクリーンが開いて印刷材料が通過する。スクリーンは、陰影が付けられた部分で示されているが、これは、これらの領域が完成品の電極に典型的に対応していることにとりわけ注目するためである。
【００４１】
さらに図１ａを参照すると、５つの連続する層１２０〜１２８が示されており、分かりやすくするために同図には示されていないが、電極間支持材料の５つの層に５つの連続するスクリーン印刷を実施することができることが分かる。製造される電子デバイスがコンデンサである場合、スクリーン印刷マスク１００によって電極を印刷することができる層は、誘電体層でよい。既に指摘したように、それらに限定されないが、抵抗器、サーミスタおよびバリスタを始めとする他のデバイスを製造する場合、代替の支持材料を選択することができる。
【００４２】
この一連の層のうちの第１の層１２０にスクリーン印刷する前に、図１ａに示すように、スクリーン印刷マスク１００が、第５の層１２８で示すより中央の位置すなわち中間位置に対して所定の距離だけ右側へシフトされる。第１の層１２０の印刷が終了すると、電極間材料の層が堆積され、図１ａに示すように、スクリーン印刷マスク１００が、第５の層１２８で示すより中央の位置すなわち中間位置に対して所定の距離だけ左側へシフトされる。このシフトおよび印刷プロセスは、同図に示す第３の層１２４および第４の層１２６に対して繰り返される。スクリーン印刷マスク１００は、最終的に、層１２８で示す中間位置に配置され、最後の印刷が実施される。
【００４３】
本明細書における合計５つの印刷層の図解は、単に例示的なものにすぎないことを明確に理解されたい。実際の製造においては、もっと多くの数またはもっと少ない数の層を用意して、所望の電気特性および物理特性に合致する部品を製造することができる。また、図２ａａおよび図２ｂを参照すると分かるように、特定の層を、以下でさらに説明する理由により、スクリーン印刷マスク１００をシフトさせることなく複製すなわち再度印刷することができる。
【００４４】
図１ａ、図１ｂおよび図１ｃ全体を参照すると、３本の切断線１３０、１３２および１３４のセットが示されていることが分かる。選択された数の層（同図に示す数よりも多い場合も少ない場合もあることを思い起こされたい）の多層デバイスが印刷されると、個々のデバイスが切断線１３０、１３２および１３４に沿って層のスタック（積み重ね）から切断される。図１ｂに示すデバイスの場合、このような切断により、２つのあり得るデバイスのタイプが製造される。その１つは切断線１３０と１３２の間に製造され、もう１つは切断線１３２と１３４の間に製造される。図１ｃには、斜視図表現である点を除き、図１ａおよび図１ｂに示す特徴と同じ特徴のものが示されている。図１ｃでは、切断線１３０、１３２および１３４は、それぞれ１３０−１３０’、１３２−１３２’および１３４−１３４’で示す切断面になっている。
【００４５】
本発明の内容のこの特定の実施形態の態様の１つは、標準の終端（ターミネーション
）が適用された場合に、欠陥部品すなわち「短絡」部品と見なすことができる部品をプロセスが意図的に製造することである。図１ｂを詳細に見てみると、切断線１３０および１３２の部分に露出した電極の末端に終端が適用されると、最上層１２８の電極層と電極層の間に間隙が存在しているために、良好なデバイスが製造されることになることが分かる。一方、切断線１３２と切断線１３４の間に作成されたデバイスの最上層１２８は連続している。最上層１２８が連続しているので、切断線１３２および１３４に沿って、露出した電極の端部に終端を配置することにより、短絡した製品になる。
【００４６】
しかしながら、本発明による技術のこの実施形態のこの潜在的に否定的な態様は、少なくとも２つのレベル（段階）で相殺される。第１に、本発明の内容を使用してコンデンサが製造される場合には、「良」エレメント（切断線１３０と１３２の間のエレメント）は、より大きい容量値を有することができる。第２に、単一のスクリーン印刷マスク１００の使用に基づくデバイス製造の節約により、あらゆるかかる短絡効果による製品の損失が相殺される。「不良」部品に対する「良」部品の区別は、製品が完成した時点における高速電気検査によって容易に行うことができる。
【００４７】
次に図２ａａ〜図２ｄを参照すると、本発明の内容による電子デバイスの第１の例示的な実施形態の製造におけるステップの第２の部分が逐次示されている。既に言及したように、また、とりわけ図２ａａおよび図２ｂを参照して説明するように、トップ電極層１２８は、任意選択で複数の層として提供することができる。３つの層が例示的なに示されているが、もっと多い数またはもっと少ない数の層を提供することができることを明確に理解されたい。
【００４８】
図２ａａおよび図２ｂに示す様々な層１２０〜１２８の印刷に引き続いて、切断されたデバイスが当業者にとって周知のプロセスを使用して焼成される。かかる焼成プロセスにより、図２ｃに示すようなデバイス１５０が得られる。図２ｃに示すように、場合によっては複数の層の一番上の層１２８は、デバイス１５０の上面１５２に電極部分１４０、１４２を提供しており、一方、デバイス１５０の末端部分１５４は露出しており、その露出した部分に、右端が終端された電極層１２０および１２４の末端部分が、ダミータブ１２８と共に、電極端１４４、１４６として典型的に示されている。図２ｃの図解では見ることはできないが、電極１２２および１２６の同様の電極末端部分も、それぞれ対応するダミータブ１２８と共にデバイス１５０の反対側の末端１５６に露出していることを理解されたい。
【００４９】
初期焼成に続いて、最上層１２８の露出した領域１４０、１４２に終端材料１６０、１６２、１６４および１６６が付け加えられ、終端部分１６４によって、末端部分１５４に沿って、対応する個々の層１２０および１２４の残りの電極端が接触する。終端部分１６２および１６４は、ダミー層１２８の上面部分１４２ならびにデバイス１５０の末端１５４に露出した電極部分を含む一番上の電極ダミー層１２８を連続的に覆っていることを理解されたい。また、デバイス１５０のこの図では見ることはできないが、デバイス１５０の末端１５６に露出した電極端１６６も同様に覆われており、したがって左側のダミータブ１２８と内部電極１２２および１２６を電気的に一体にしていることを理解されたい。
【００５０】
最後に、終端部分１６０および１６２は、部品全体の厚さを増すことになるため、好ましくは、めっき、蒸着、スパッタリングまたは有機金属還元などの薄膜技法を使用すべきであることを認識されたい。
【００５１】
図２ａｂを参照すると、さもなければ焼成収縮力で起こり得る偏差に部分的に対処するための追加代替が示されている。より詳細には、この図２ａｂに示されている状況における配置構造とデザインが釣り合っている場合、部品の潜在的なゆがみ（焼成収縮力の相違によって生じるそりなど）に対する追加利点が得られることが分かっている。同図に示すように、電極層１２８は、そのような望ましい釣り合いを取るために、同図に示す電極層１２８’によって反対側に繰り返されている。当業者には、以上の開示と共に残りの開示から、とりわけこの代替図２ａｂの参照文字のすべてを対照とした、図２ｂ、図２ｃおよび図２ｄに対応した図を再現するまでもなく、図２ｂ、図２ｃおよび図２ｄに対応したかかる代替の他の形態も理解されよう。
【００５２】
次に図１２ａ〜図１２ｄを参照すると、本発明の内容による電子デバイスの他の例示的な実施形態の製造における個々のステップの一連の説明図が示されている。図２ａａ〜図２ｄおよび図１２ａ〜図１２ｄに示す本発明による技術の例示的な実施形態の個々の比較から分かるように、この実施形態は、概ね、電極アライメント（配置構造）が互いに９０度シフト（移動）した実施形態を示している。図１２ａ〜図１２ｄに示す電極の幾何学的配置は、より長い接続端を提供しており、それにより、図２ａａ〜図２ｄを参照して説明した実施形態に対して、インダクタンスおよびＥＳＲが比較的により小さくなっており、また、デバイスの物理的および電気的な接続がより強固になっている。トップ電極ダミー層１２２８は、それらの全面的に露出した部分１２４０および１２４２と共に、図２ａａおよび図２ｂを参照して言及した方法と同様の方法で、適用および収縮力によって要求されるような総数を任意選択で調整することができることを理解されたい。一例として３つの層しか示されていないが、特定のアプリケーションで実施するために使用者が選択する際に、別法としてもっと多くの数またはもっと少ない数の層を提供することも可能であることを明確に理解されたい。かかる変形形態は、すべて、本開示の範疇であることが意図されている。また、特定の消費電力または仕様上の要件を達成するために、内部活性電極１２２０〜１２２６の総数を変更してもよいことを理解されたい。
【００５３】
また、図１２ａ〜図１２ｄに示す実施形態は、図２ａａ〜図２ｄに示す実施形態と同様の方法で単一のマスクを使用して構築できるので、「良」エレメントと「不良」エレメントの両方が製造されることになり、したがって、切断線１２３０、１２３２（図２ａａに示す例示的な実施形態の切断線１３０、１３２と同様の切断線）に沿って切断されるエレメントのみが「良」エレメントをもたらすことを理解されたい。本明細書において使用されている、「不良」エレメントに対する「良」エレメントという用語は、意図する最終構造、つまり最終的に使用するための目標エレメントが得られる構造部分を意味することが意図されており、かかる文脈において「不良」として言及された何らかの部分またはエレメント（素子）に何らかの本質的な不具合が存在していることを示していたり、あるいは反映しているわけではないことを理解されたい。高性能および生産節約に関しては、図２ａａ〜図２ｄに示す実施形態が有していると見なされる利点と同じ利点が、同じく図１２ａ〜図１２ｄに示す例示的な実施形態にも得られる。
【００５４】
図１２ａおよび図１２ｂに示す様々な層１２２０〜１２２８の印刷に引き続いて、切断されたデバイスが当業者に周知のプロセス（製法、加工処理）を使用して焼成される。かかる焼成プロセスにより、図１２ｃに示すようなデバイス１２５０が得られる。図１２ｃに示すように、場合によっては複数の層１２２８の一番上の層は、デバイス１２５０の上面１２５２に電極部分１２４０、１２４２を備えており、一方、デバイス１２５０の側面部分１２５４および１２５６は露出しており、その露出した部分に、すべての電極層１２２０〜１２２８の対応する末端部分が、電極端１２４４、１２４６として代表して示されている。図１２ｃの図解では見ることはできないが、かかる図１２ｃは、同様の電極末端部分が、デバイス１２５０の反対側の末端１２５６に露出していることになっていることを理解されたい。
【００５５】
初期焼成に続いて、同図に示すように、最上層１２２８の露出した領域１２４０、１２４２に終端材料１２６０、１２６２および１２６４が付け加えられ、終端部分１２６４によって、側面部分１２５４に沿って、対応する個々の層１２２０〜１２２６の残りの電極端とすべての内部ダミータブ１２２８とが接触する。終端部分１２６２および１２６４は、一番上の電極層１２２８の部分１２４２ならびにデバイス１２５０の末端１２５４に露出した電極部分を連続的に覆っていることを理解されたい。また、デバイス１２５０のこの図では見ることはできないが、デバイス１２５０の末端１２５６に露出した電極端も同様にして覆われていることを理解されたい。
【００５６】
図３ａ、図３ｂおよび図３ｃ全体を参照すると、そこには本発明の内容と比較するための公知の構成が示されている。図３ａに示すように、複数のセラミック層３００、３１０、３１２、３１４および３１６の各々は、それぞれ個別の電極層３２０、３２２、３２４、３２６および３２８を備えている。この公知のデバイスに終端層３６０、３６２（図３ｂ）が付け加えられると、交代電極層が一体に結合されてコンデンサが作成されるように、交互に積み重なった電極層が個々のセラミック層３００〜３１６の交互に積み重なった側端面に沿って交代電極層が配置される。かかる公知の構成の場合、電極層は、通常、個別のスクリーン印刷マスクを使用して製造され、図３ｃにより明確に示されているように、完成品の短絡を回避するためには、通常は一番上の層３６４と通常は一番下の層３６５を生セラミック（ｂｌａｎｋ  ｃｅｒａｍｉｃ）層に選択しなければならない。かかる追加層の必要性は、本発明の内容では回避される特徴であり、したがって本発明の内容では完成品全体の高さの短縮が促進される。
【００５７】
図３ｃは、当業者が理解すべきかかる公知の構成の他の特徴すなわち態様を示したものである。詳細には、従来技術によるデバイスに使用されている比較的分厚い終端ペースト（練り物）のため、公知のかかる典型的な構成のそれぞれの終端３６０および３６２によって個々の表面の製品高さが２から３ミル（０．０５０８から０．０７６２ｍｍ）だけ高くなり、そのために全体の高さが４から６ミル（０．１０２から０．１５２ｍｍ）高くなり、また、ボード（基板）３６６およびそのパッド３６７のクリアランスが２から３ミル（０．０５０８から０．０７６２ｍｍ）だけ広くなる。図３ｃに示されている間隙３６８は、かかるクリアランスを示したもので、不必要な高さの点のみならず、磁束残留を捕捉し、電気的および環境的な問題の原因となる可能性のある位置の点で問題を引き起こすことがある。
【００５８】
図４ａ〜図４ｄを参照すると、本発明の内容による電子デバイスの第２の例示的な実施形態の製造における逐次ステップが示されている。本発明の内容の第２の例示的な実施形態には、図１ａおよび図１ｂに関連して説明した本発明の内容の第１の例示的な実施形態に使用されているマスクとまったく同じスクリーン印刷マスク１００が使用されている。上で説明した例示的な実施形態との相違は、マスクがシフトする量およびタイプが異なっていることである。
【００５９】
本発明の内容のかかる第２の例示的な実施形態は、マスクがシフトするタイプおよび量を除き、第１の実施形態とまったく同じ方法で構築されるが、この技法によれば、２つの点で第１の実施形態のデバイスとは異なるデバイスが製造される。第１に、製造されるデバイスは、複数の直列結合コンデンサの形態を取る（本発明の内容を使用してコンデンサが製造される場合）。第２に、第１の実施形態とは異なり、一番上の電極層１２８’の配置のために、製造されるデバイスには短絡が存在しないという観点から、製造されるすべてのデバイスが「良」であることである。
【００６０】
図４ａを参照すると、第１の電極層１２０’は、中央すなわち中間位置に配置されたスクリーン印刷マスク１００を使用して、同図には示されていない誘電材料に印刷されることが分かる。第２の電極層１２２’は、スクリーン印刷マスク１００が層１２０’の中間位置に対して左側にシフトした後に印刷される。次の電極層１２４’は、スクリーン印刷マスク１００が、層１２０’を印刷するために占めていた位置と同じ中央すなわち中間位置に復帰した後に印刷される。電極層１２６’は、１２２’を印刷するために占めていた位置と同じ位置までスクリーン印刷マスク１００を左側へシフトさせて作製される。最後に、電極層１２８’を印刷することができるように、電極層１２０’および１２４’を印刷するために占めていた位置と同じ中央すなわち中間位置へスクリーン印刷マスク１００が再配置される。本発明の内容の第１の実施形態の場合と同様に、実際に備えられる電極層の数は、ここで典型的に示されている電極層の数よりも多くすることも、あるいは少なくすることも可能であることに留意されたい。
【００６１】
図４ａおよび図４ｂをさらに参照すると、第１の例示的な実施形態と同様の方法で切断線４３０、４３２および４３４に沿って様々な層１２０’〜１２８’を切断することによって個々のデバイスを製造する場合に、最上層１２８’の位置決めによってどのデバイスも短絡しないという観点から、個々のデバイスがすべて「良」であることが分かる。
【００６２】
図４ａおよび図４ｂに示す様々な層１２０’〜１２８’の印刷に引き続いて、切断されたデバイスが、上で既に説明したように、当業者に周知のプロセスを使用して焼成される。かかる焼成プロセスにより、図４ｃに示すようなデバイス４５０が得られる。図４ｃに示すように、場合によっては複数の層１２８’の一番上の層（図２ａａおよび図２ｂに示す構造に類似している）は、デバイス４５０の上面４５２に電極部分４４０、４４２を備えており、一方、デバイス４５０の末端部分４５４は露出しており、その露出した部分に、すべての電極層１２０’〜１２８’の末端部分が、電極端４４４、４４６として代表して示されている。この場合も、図４ｃでは見ることはできないが、デバイス４５０の末端部分４５６も、同様に露出した電極部分を有していることを理解されたい。
【００６３】
初期焼成に続いて、最上層１２８’の露出した領域４４０、４４２に終端材料４６０、４６２、４６４が付け加えられ、終端部分４６４によって、末端部分４５４に沿って、個々の層１２０’〜１２６’の残りの電極端が接触する。終端部分４６２および４６４は、一番上の電極１２８’の部分４４２と、デバイス４５０の末端４５４に露出した電極部分とを連続的に覆っていることを理解されたい。また、デバイス４５０のこの図では隠れているが、デバイス４５０の末端４５６に露出した電極端も同様に覆われていることを理解されたい。
【００６４】
この場合も、終端部分４６０および４６２は、部品全体の厚さを増すことになるため、好ましくは、めっき、蒸着、スパッタリングまたは有機金属還元などの薄膜技法を使用すべきであることを認識されたい。
【００６５】
次に、図５ａ〜図５ｈを参照して、本発明の内容の第３の例示的な実施形態について説明する。本発明の内容のこの第３の例示的な実施形態にも、複数のまったく同じ印刷開口部５１０、５１２および５１４によって画定された単一のスクリーン印刷マスク５００が使用されている。これらの印刷開口部の一部の部分は、この場合も、これらの部分が電極層に対応することになることをより明確に示すために陰影で示されている。この第３の例示的な実施形態には、既に説明した第２の例示的な実施形態と同様の方法で、所望のデバイスを製造するために、２つの特定の位置のうちのいずれか一方のみに配置されるマスク５００が使用されている。この事例では、製造されるデバイスは、図５ｆおよび図５ｈに関連してさらに説明するように、フィードスルーおよびπフィルタ構造を作成することができる点で、第１の例示的な実施形態および第２の例示的な実施形態に関連して説明したデバイスとは異なる電気特性および物理特性を有している。
【００６６】
図５ａに示すように、電極層５２０および５２４によって示される第１の横方向の位置では、マスク５００は、得られたプリントを切断線５３０、５３２に沿って切断する際に、それぞれマスク部分５１０および５１２の中央クロスメンバー部分（中央の十字形部分）５１６および５１８が、実質的にその中央部分で切断されるように配置される。電極層５２２および５２６によって示される第２の横方向の位置では、切断線５３０、５３２が電極層とまったく交差しないように、どちらかと言えば実際には切断線と電極を画定している領域の末端との間に若干の間隙が残されるように、電極層が配置される。図５ａをよく見ると分かるように、既に説明した図４ｂと同様の方法で切断プロセスを継続することにより、すべて「良」のデバイスが得られる。つまり、第１の例示的な実施形態の場合のようにデバイスが最終製品において短絡することはない。
【００６７】
図５ａに示す本発明の内容の本実施形態の第２の特徴は、層５２２および５２６では、電極層５４０の中央クロスメンバー５４２ならびに層５２２中の対応する電極が切断されないことに注目すると分かる。この非切断クロスメンバーは、様々な層が１つに積み重ねられると、以下でさらに説明するように、完成デバイスに対する接地平面接続（ｇｒｏｕｎｄ  ｐｌａｎｅ  ｃｏｎｎｅｃｔｉｏｎ）の一部になる。
【００６８】
次に図５ｂおよび図５ｃを参照すると、クロスメンバー５４２の接地平面接続の特徴がより容易に分かる。図５ｂおよび図５ｃは、それぞれ、本発明の内容のこの例示的な実施形態に従って構築されたデバイス５０２のアセンブル（組み立て）された層の上面斜視図および底面斜視図である。これらの２つの図から分かるように、電極層５４０のクロスメンバー５４２の末端は、部分的にアセンブルされたデバイス５０２の側端面５５２に出現している。この図解では見ることはできないが、同様のクロスメンバー末端エレメントがデバイス５０２の側端面５６２に沿って出現していることを理解されたい。
【００６９】
図５ａに示す様々な層５２０〜５２８の印刷に引き続いて、既に上で説明したように、切断されたデバイスが当業者に周知のプロセスを使用して焼成される。この焼成プロセスにより、図５ｂおよび図５ｃに示すようなデバイス５０２が得られる。図５ｂに示すように、一番上の電極層は、デバイス５０２の上面５６０に電極部分５４４、５４６を備えており、一方、デバイス５０２の末端部分５５４、５５６は露出しており、その露出した部分が、電極層５２０および５２４の末端部分になっている。
【００７０】
初期焼成に続いて、上面５６０の露出した電極領域５４４、５４６に終端材料５６３、５６４、５６６、５６７、５６８および５７０（図５ｅ）が付け加えられ、終端部分５６８によって、末端部分５５４、５５６、側面部分５５２、５６２に沿って、個々の層５２０、５２４の残りの電極端が接触し、また、終端部分５７０によって底部分５５８が接触する。終端部分５６３および５６４は、それぞれ一番上の電極部分５４６、５４４、ならびにデバイス５０２の末端５５４、５５６に露出した電極部分を連続的に覆っていることを理解されたい。また、この図では隠れているが、デバイス５０２の末端５５６に露出した電極端も同様に覆われていることを理解されたい。
【００７１】
図５ｅをよく見た後で、終端プロセスは正確であることが好ましいことを理解されたい。そのような端部に、特許文献２２（Ｒｉｔｔｅｒ等）に記載されている自己決定の終端プロセスを使用することができる。
【００７２】
すぐ上でその概要を示した終端材料が付け加えられると、デバイス５０２は、図５ｆに示す電気等価回路図で表すことができる。図５ｆに示すように、デバイス５０２は、図５ｅに示す終端材料５６８および５７０に電気的に対応している接地端子５８６に代表して接続することができる、共通接地電極５９０を有する一対のコンデンサとして表すことができる。同様の方法で、第１のコンデンサプレート５９２は、実例として、終端材料５６４および５６６に電気的に対応している端子５８２に接続され、また、第２のコンデンサプレート５９４は、実例として、終端材料５６３および５６７に電気的に対応している端子５８４に接続されている。
【００７３】
本発明の内容のこの実施形態にさらに関連して、図５ｇおよび図５ｈに示すデバイス５０３を使用してπフィルタを形成することができる。次に図５ｇを参照すると、同図に示されているデバイス５０３は、電極終端材料の層５６３および５６４の各々の末端部分を橋絡している抵抗性材料パッチ５８０が追加されている点を除き、図５ｆで既に示した等価線図に実質的に対応している（デバイス５０２参照）。抵抗性材料パッチ５８０を追加することにより、図５ｄ〜図５ｆに示すデバイスが図５ｈに示すπフィルタに変換される。抵抗器５８０’は、抵抗性材料パッチ（継ぎあて）５８０を追加することによって形成される抵抗器に対応している。
【００７４】
次に図６ａ〜図６ｈを参照して、本発明の内容の第４の例示的な実施形態について説明する。本発明の内容のこの第４の例示的な実施形態にも、複数のまったく同じ印刷開口部６１０、印刷開口部６１２によって画定された単一のスクリーン印刷マスク６００が使用されている。これらの印刷開口部の一部の部分は、この場合も、これらの部分が電極層に対応することになることをより明確に示すために陰影で示されている。この第４の例示的な実施形態には、既に説明した第２の例示的な実施形態と同様の方法で、所望のデバイスを製造するために２つの特定の位置のうちのいずれか一方のみに配置されるマスク６００が使用されている。しかしながら、この実施形態の場合、２つのマスク位置は、マスクが横方向および縦方向の両方向に並進してこれらの２つのマスク位置に到達する点で、上で説明した実施形態とは若干異なっている。
【００７５】
この事例では、製造されるデバイスは、図６ｆおよび図６ｈに関連してさらに説明するように、第３の例示的な実施形態の場合と同様、フィードスルーおよびπフィルタ構造を作成することができるだけでなく、構造的に有利な追加特徴を最終形態のデバイスに提供する追加導電性エレメントが同時に製造される点で、第１の例示的な実施形態および第２の例示的な実施形態に関連して説明したデバイスとは異なる電気特性および物理特性を有している。
【００７６】
図６ａに示すように、電極層６２０および６２４によって示される第１の位置では、マスク６００は、切断線６３０、６３２に沿って切断する際に、マスク部分６１０の中央クロスメンバー部分（中央横材部分）６１８が、実質的にその中央部分で切断されるように配置される。電極層６２２、６２６および６２８によって示される第２の位置では、切断線６３０、６３２がクロスメンバー部分６１８とまったく交差しないように、どちらかと言えば実際には切断線と電極を画定しているマスク領域の末端との間に若干の間隙が残されるように、マスク領域６１０によって画定された電極層が配置される。
【００７７】
一方、切断線６３０、６３２は、隣接して配置されるマスク位置の部分６１８を実際に切断するため、切断線６３０、６３４および６３６と境界をなす電極部分によって、主電極部分に接続されていない電極層６２２、６２６、６２８の個々の末端に微小導電領域６４９を提供する層６２２、６２６および６２８に導電層が作成されることになる。導電領域６４９によって、後でデバイスに加えられることになる終端材料のためのアンカーポイントの提供の助けとなる。同様の方法で、切断線６３２、６３６および切断線６３８によって、電極層６２０および６２４に「Ｔ」字形電極部分６４４が作成される（図６ｂ）。電極６４４の「Ｔ」字形部分の先端部は、様々な電極層が一体に積み重ねられると、上で言及した導電領域６４９と協同して、以下でより完全に説明する交代電極層のための接続点を提供するだけでなく、終端材料のためのアンカーポイントとして機能することになる。
【００７８】
図６ａをさらに参照すると、層６２０および６２４が、切断線６３６、６３８によって切断されると、デバイス６０２のそれぞれ末端部分６５４、６５６（図６ｂ）になる部分に、上面部分が「Ｔ」字形の「Ｔ」字形電極６４４、６４６を備えた電極層を作り出すことに留意されたい。重要なことには、これらの「Ｔ」字形電極６４４、６４６に加えて、他の層の末端部分６４２（図６ｂ）および導電層６４０（図６ｃ）と共に、完成したデバイスの中央部分を完全に取り囲む接地バンドの提供の助けとなる、中央に配置された導電領域６４８が作成される。
【００７９】
図６ａをよく見ると分かるように、既に説明した図４ｂおよび図５ｂと同様の方法で切断プロセスを継続することにより、すべて「良」のデバイスが得られる。つまり、第１の例示的な実施形態の場合のようにデバイスが最終製品において短絡することはない。
【００８０】
次に図６ｂおよび図６ｃを参照すると、クロスメンバー６４２の接地平面接続の特徴、導電部分６４８および導電層６４０がより容易に分かる。図６ｂおよび図６ｃは、それぞれ、本発明の内容のこの例示的な実施形態に従って構築されたデバイス６０２のアセンブルされた層の上面斜視図および底面斜視図である。これらの２つの図から分かるように、電極層６４０のクロスメンバー６４２の末端は、部分的にアセンブルされたデバイス６０２の側端面６５２に出現している。この図解では見ることはできないが、同様のクロスメンバー末端エレメントがデバイス６０２の側端面６６２に沿って出現していることを理解されたい。
【００８１】
図６ａに示す様々な層６２０〜６２８の印刷に引き続いて、既に上で説明したように、当業者に周知のプロセスを使用して、切断されたデバイスおよび積み重ねられた層が焼成される。この焼成プロセスにより、図６ｂおよび図６ｃに示すようなデバイス６０２が得られる。図６ｂに示すように、一番上の電極層は、デバイス６０２の上面６６０に電極部分６４４、６４６を備えており、一方、デバイス６０２の末端部分６５４、６５６は露出しており、その露出した部分は、電極層６２０および６２４の末端部分になっている。
【００８２】
初期焼成に続いて、上面６６０の露出した電極領域６４４、６４６に終端材料６６２、６６３、６６４、６６６、６６８および６７０（図６ｅ）が付け加えられ、終端部分６６８によって、末端部分６５４、６５６、側面部分６５２、６６２に沿って、個々の層６２０、６２４の残りの電極端が接触し、また、終端部分６７０によって底部分６４０が接触する。終端部分６６２および６６６は、それぞれ一番上の電極部分６４４、６４６、ならびにデバイス６０２の末端６５４、６５６に露出した電極部分を連続的に覆っていることを理解されたい。また、この図では隠れているが、デバイス６０２の末端６５６に露出した電極端も同様に覆われていることを理解されたい。
【００８３】
すぐ上でその概要を示した終端材料が付け加えられると、デバイス６０２は、図６ｆに示す電気等価回路図で表すことができる。図６ｆに示すように、デバイス６０２は、図６ｅに示す終端材料６６８および６７０に電気的に対応している接地端子６８６に代表して接続することができる共通接地電極６９０を有する一対のコンデンサとして表すことができる。同様の方法で、第１のコンデンサプレート６９２は、実例として、終端材料６６３および６６６に電気的に対応している端子６８２に接続され、また、第２のコンデンサプレート６９４は、実例として、終端材料６６２および６６４に電気的に対応している端子６８４に接続されている。
【００８４】
本発明の内容のこの実施形態にさらに関連して、図６ｇおよび図６ｈに示すデバイス６０３を使用してπフィルタを形成することができる。次に図６ｇを参照すると、図に示されているデバイス６０３は、電極終端材料の層６６２および６６３の各々の末端部分を橋絡している抵抗性材料パッチ６８０および絶端面層６８８が追加されている点を除き、図６ｆで既に示した等価線図に実質的に対応している（デバイス６０２参照）。抵抗性材料６８０は、電極終端層６６２、６６３と電気的に接触しており、絶端面層６８８は、抵抗性材料６８０と下方に位置している終端材料６６８（導電領域６４８および末端部分６４２を覆っている）の接触を防止している。抵抗性材料パッチ６８０を追加することにより、図６ｄ〜図６ｆに示すデバイスが図６ｈに示すπフィルタに変換される。抵抗器６８０’は、抵抗性材料パッチ６８０を追加することによって形成される抵抗器に対応している。
【００８５】
次に図７ａ〜図７ｈを参照して、本発明の内容の第５の例示的な実施形態について説明する。本発明の内容のこの第５の例示的な実施形態にも、複数のまったく同じ印刷開口部７１０、印刷開口部７１２によって画定された単一のスクリーン印刷マスク７００が使用されている。これらの印刷開口部の一部の部分は、この場合も、これらの部分が電極層に対応することになることをより明確に示すために陰影で示されている。この第５の例示的な実施形態には、既に説明した第４の例示的な実施形態と同様の方法で、所望のデバイスを製造するために２つの特定の位置のうちのいずれか一方のみに配置されるマスク７００が使用されている。この実施形態の場合、２つのマスク位置は、マスクが横方向および縦方向の両方向に並進してこれらの２つのマスク位置に到達する点で、上で説明した実施形態に類似している。
【００８６】
この事例では、製造されるデバイスは、第４の実施形態で製造されるデバイスと同様に、第１の例示的な実施形態および第２の例示的な実施形態に関連して説明したデバイスとは異なる電気特性および物理特性を有している。図７ｆおよび図７ｈに関連してさらに説明するように、本発明の内容のこの例示的な実施形態の場合、フィードスルーおよびπフィルタ構造を作成することができるだけでなく、構造的に有利な追加特徴を最終形態のデバイスに提供する追加導電性エレメントが同時に製造される。
【００８７】
図７ａに示すように、電極層７２０および７２４によって示される第１の位置では、マスク７００は、切断線７３０、７３２に沿って切断する際に、マスク部分７１０の中央クロスメンバー部分７１８が、実質的にその中央部分で切断されるように配置される。電極層７２２、７２６および７２８によって示される第２の位置では、切断線７３０、７３２がクロスメンバー部分７１８とまったく交差しないように、どちらかと言えば実際には切断線と電極を画定しているマスク領域の末端との間に若干の間隙が残されるように、マスク領域７１０によって画定された電極層が配置される。
【００８８】
一方、切断線７３０、７３２は、隣接して配置されるマスク位置の部分７１８を実際に切断するために、切断線７３０、７３４および７３６と境界をなす電極部分によって、主電極部分に接続されていない電極層７２２、７２６および７２８の個々の末端に一対の微小導電領域７４９ａ、７４９ｂを提供する層７２２、７２６および７２８に導電層が作成されることになる。以下でより完全に説明するように、導電領域７４９ａ、７４９ｂによって、後でデバイスに加えられることになる終端材料のためのアンカーポイントの提供の助けとなる。
【００８９】
同様の方法で、切断線７３０、７３６、７３４’、７３８および７３６’によって、電極層７２０および７２４に「Ｔ」字形電極部分７４４が作成される（図７ｂ）。電極７４４の「Ｔ」字形部分の先端部は、様々な電極層が一体に積み重ねられると、上で言及した導電領域７４９ａ、７４９ｂと協同して、追ってより完全に説明する交代電極層のための接続点を提供するだけでなく、終端材料のためのアンカーポイントとして機能することになる。
【００９０】
図７ａをさらに参照すると、層７２０および７２４は、切断線７３０、７３２、７３６、７３８、７３４’および７３６’によって切断されると、デバイス７０２のそれぞれ末端部分７５４、７５６（図７ｂ）になる部分に、上面部分が「Ｔ」字形の「Ｔ」字形電極７４４、７４６を備えた一対の電極層を作成することが分かる。重要なことには、これらの「Ｔ」字形電極７４４、７４６に加えて、他の層の末端部分７４２（図７ｂ）および導電層７４０（図７ｃ）と共に、完成したデバイスの中央部分を部分的に取り囲む接地バンドの提供の助けとなる、中央に配置された一対の導電領域７４８ａ、７４８ｂが作成される。
【００９１】
図７ａをよく見ると分かるように、既に説明した図４ｂおよび図５ｂと同様の方法で切断プロセスを継続することにより、すべて「良」のデバイスが得られる。つまり、第１の例示的な実施形態の場合のようにデバイスが最終製品において短絡することはない。
【００９２】
次に図７ｂおよび図７ｃを参照すると、クロスメンバー７４２、導電部分７４８ａ、導電部分７４８ｂおよび７４０の接地平面接続の特徴がより容易に分かる。図７ｂおよび図７ｃは、それぞれ、本発明の内容のこの例示的な実施形態に従って構築されたデバイス７０２のアセンブルされた層の上面斜視図および底面斜視図である。これらの２つの図から分かるように、電極層７４０のクロスメンバー７４２の末端は、部分的にアセンブルされたデバイス７０２の側端面７５２に出現している。この図解では見ることはできないが、同様のクロスメンバー末端エレメントがデバイス７０２の側端面７６２に沿って出現していることを理解されたい。
【００９３】
図７ａに示す様々な個々の層７２０〜７２８の印刷に引き続いて、切断され、かつ、積み重ねられた層が既に上で説明したように当業者に周知のプロセスを使用して焼成される。この焼成プロセスにより、図７ｂおよび図７ｃに示すようなデバイス７０２が得られる。図７ｂに示すように、一番上の電極層は、デバイス７０２の上面７６０に電極部分７４４、７４６を提供しており、一方、デバイス７０２の末端部分７５４、７５６は露出しており、その露出した部分は、電極層７２０および７２４の末端部分になっている。
【００９４】
図７ｄおよび図７ｅは、それぞれ、デバイス７０２の最上および底部を部分側面斜視図で示したものである。初期焼成に続いて、上面７６０の露出した電極領域７４４、７４６に終端材料７６２、７６３、７６４、７６６、７６８および７７０（図７ｅ）が付け加えられ、終端部分７６８によって、末端部分７５４、７５６、側面部分７５２、７６２に沿って、個々の層７２０、７２４の残りの電極端が接触し、また、終端部分７７０によって底部分７４０が接触する。終端部分７６２および７６６は、それぞれ一番上の電極部分７４４、７４６、ならびにデバイス７０２の末端７５４、７５６に露出した電極部分を連続的に覆っていることを理解されたい。また、この図では隠れているが、デバイス７０２の末端７５６に露出した電極端も同様に覆われていることを理解されたい。
【００９５】
すぐ上でその概要を示した終端材料が付け加えられると、デバイス７０２は、図７ｆに示す電気等価回路図で表すことができる。図７ｆに示すように、デバイス７０２は、図７ｅに示す終端材料７６８および７７０に電気的に対応している接地端子７８６に代表して接続することができる共通接地電極７９０を有する一対のコンデンサとして表すことができる。同様の方法で、第１のコンデンサプレート７９２は、実例として、終端材料７６３および７６６に電気的に対応している端子７８２に接続され、また、第２のコンデンサプレート７９４は、実例として、終端材料７６２および７６４に電気的に対応している端子７８４に接続されている。
【００９６】
本発明の内容のこの実施形態にさらに関連して、図７ｇおよび図７ｈに示すデバイス７０３を使用してπフィルタを形成することができる。次に図７ｇを参照すると、図に示されているデバイス７０３は、電極終端材料の層７６２および７６３の各々の末端部分を橋絡している抵抗性材料パッチ７８０が追加されている点を除き、図７ｆで既に示した等価線図に実質的に対応している（デバイス７０２参照）。抵抗性材料７８０は、電極終端層７６２、７６３と電気的に接触している。デバイス７０２の上面７６０の導電層７４８ａと７４８ｂの間に空間が存在しているため、上で使用されている層６８８（図６ｇ）などの絶端面層は不要である。抵抗性材料パッチ７８０を追加することにより、図７ｄ〜図７ｆに示すデバイスが図７ｈに示すπフィルタに変換される。抵抗器７８０’は、抵抗性材料パッチ７８０を追加することによって形成される抵抗器に対応している。
【００９７】
次に図８を参照すると、本発明の内容に従って、末端終端８１０を使用して構築されたデバイス８００の他の例示的な実施形態が示されている。デバイス８００は、図１ａおよび図１ｂ、または好ましくは図２ａａ〜図２ｄに示すように構築することができるが、上面および底面に絶端面層を追加することにより、図２ｄに示すような上面終端１６０、１６２などの上面終端を必要とすることなく、末端終端８１０を作製することも可能である。終端層８１０に類似した終端層をデバイス８００の末端８１２に提供することができることを理解されたい。
【００９８】
図９ａ〜図９ｃは、本発明の内容による、「Ｔ」電極および終端を援助するためのダミータブを組み込んだ電子デバイス９００の他の例示的な実施形態を示したものである。図９ａから分かるように、デバイス９００は、概ね「Ｔ」字形の電極９１０および概ね「Ｕ」字形の導電部分９２０を備えている。複数のこのような電極層は、図９ｂに示すように、それらの各層を隣接するそれら層から逆転することで備えることができる。終端材料が付け加えられると、図９ｃに示すように、末端部分９２０、９２２（終端材料は、同図では隠れている）および側面９３０の部分９２４、９２６が終端材料で覆われる。「Ｔ」字形電極９１０間にはさまれた「Ｕ」字形導電部分９２０は、終端材料のためのアンカーポイントとして機能する。当業者には、デバイス９００の側面９３２（図９ｃでは見ることはできない）にも、図９ｃで見ることができるデバイス９００の側面９３０の部分９２４、９２６と同様の導電部分が備えられていることを理解されたい。
【００９９】
図９ｄは、図９ａ〜図９ｃに示す例示的なデバイス９００のための電極層を製造するための単一スクリーンパターンを示したものである。既に図に示し、かつ、説明したスクリーンパターンの場合と同様、本発明の内容のスクリーンパターンは、既に説明したように、完成デバイス内における電極部分の配置をより明確に示すために、選択された、陰影が付けられた部分９４２、９４４を使用して示されている。
【０１００】
スクリーンパターン９４０に関連して、切断パターン９６２は、破線として層９５０内に現れており、また、同様の切断パターン９６４が層９５２内に現れていることが分かる。これらの破線の輪郭と輪郭の間の空間は、部品を切り離すために鋸（ソー）を使用する際に除去される切溝を表している。本発明の開示から、既に図に示し、かつ、説明した本発明の内容の実施形態の場合と同様、層と層の間を単一印刷スクリーン９４０が端から端へシフトして、図９ｄに示すパターンが作成されることは当業者には明らかであろう。また、図９ｂに示す電極パターンと比較して、切断パターン９６２、９６４を点検することで、かかる切断パターンによって、図に示す「Ｔ」字形パターンおよび「Ｕ」字形パターンが交代デバイス層に提供されることを露呈している。
【０１０１】
図１０ａ〜図１０ｃは、本発明の内容による、９０°対称の改良された取り付け能力を備えた電子デバイスの他の例示的な実施形態を示したものである。図１０ａに示すように、デバイス１０００は、デバイス１０００の上面部分１００２に終端材料１０１０、１０１２を備えている。デバイス１０００の最上１００２の終端材料１０１２は、デバイス１０００の側面１０１６の側部終端材料１０１４に連続的に接続させることができる。同様の方法で、デバイス１０００の最上１００２の終端材料１０１０に連続的に接続される終端材料が、図１０ａでは見ることはできないが、デバイス１０００の側面１０１８に備えられている。デバイス１０００の二方向対称性から分かるように、終端材料と対応する回路基板上に適切に配置された微量材料(ｔｒａｃｅ  ｍａｔｅｒｉａｌ）との整列を保障するためには、１つの９０°回転実装時にのみ注意を払うべきである。
【０１０２】
図１０ｂは、本発明の内容に従って構築されたさらに他のデバイス１０２０を示したもので、任意の９０°配向で配置することができるデバイスに対応している。デバイス１０２０は、終端材料１０３０、１０３２、１０３４および１０３６がデバイス１０２０の４つのすべての対応する側面に沿ってデバイス１０２０の上面１０２１に配置されている点を除き、図１０ａに示すデバイスに類似している。また、デバイス１０２０の側面１０２２の終端材料１０４４は、終端材料１０３２に連続的に連結されており、一方、デバイス１０２０の側面１０２５の終端材料１０４６は、デバイス１０２０の最上１０２１の終端材料１０３６に連続的に連結されている。また、図１０ｂでは見ることはできないが、デバイス１０２０の側面１０２３、１０２４にも、デバイス１０２０のそれぞれ側面１０２２、１０２５の終端材料１０４４、１０４６と同様の側面接触終端材料が備えられていることを理解されたい。
【０１０３】
次に図１０ｃを参照すると、さらに他のデバイス１０６０は、本発明の内容に従って提供され、かつ、構築され、図１０ｂに示すデバイス１０２０の固有の特徴の多くを備えている。第１の同様の特徴は、図１０ｂに示すデバイス１０２０と同様の方法で、任意の９０°配向でデバイス１０６０を取り付けることができることである。デバイス１０６０とデバイス１０２０の原理の違いは、２つの図（図１０ｂおよび図１０ｃ）を比較すると容易に分かる。例えば、デバイス１０６０の最上１０６２には終端材料は提供されていないことが分かる。同時に、図１０ｃでは側面１０７０の終端材料１０６２および側面１０７２の終端材料１０６４しか見ることはできないが、図１０ｂに示すデバイス１０２０と比較すると、デバイス１０６０のそれぞれ４つのすべての側面１０７０、１０７２、１０７４および１０７６には、より幅広く終端材料が備えられている。
【０１０４】
次に図１１を参照すると、図１０ｃに示す例示的な実施形態の電極層を製造するための単一スクリーンパターン１１００が示されている。スクリーンパターン１１００は、層１１７０に印刷される電極パターンが、それらが互いに横方向にオフセットしている点を除き、層１１７２に印刷される電極パターンとまったく同じである点で、図９ｄに示すスクリーンパターンにいく分か類似している。この場合も、図９ｄの方法と同様の方法で、切断パターン１１６２、１１６４に従って、積み重ねられると、２つのタブ部分１１５２、１１５４を備え、かつ、デバイス９００（図９ｂ）の「Ｕ」字形部分９２０と同様の方法で、完成デバイスの側面部分に沿って終端材料のためのアンカーポイントを提供する２つの未結合導電部分１１５６、１１５８を含む主電極部分１１５０を個々の層に備えた電極構造が作製される。
【０１０５】
また、タブ部分１１５２は、未結合導電部分１１５８に対して正反対の位置にあり、また、タブ部分１１５４は、未結合導電部分１１５６に対して正反対の位置にあることが分かる。位相が９０°ずれている点を除くこの同じ構造は、層１１７０にも見ることができ、したがって、複数の層１１７０、１１７２が積み重ねられてデバイス１０６０が製造されると、デバイスの方向付けには無関係に、交互に積み重なったタブおよび未結合導電部分が個々の層に出現する。したがって、任意の９０°配向で回路基板上に配置することができるデバイス１０６０が得られる。実際、デバイス１０６０は、上下逆さまに配置することさえ可能であり、それでも、関連する回路基板接続経路のための適切な導電経路を提供することができる。
【０１０６】
次に図１３ａ〜図１３ｅを参照すると、本発明の内容のさらに他の例示的な実施形態が示されている。かかる実施形態のための内部電極の構築は、場合によっては、この事例の場合、すべての電極が活性電極であるように、すべての電極パターンがまったく同じであることが意図されている点を除き、図２ａａに示す内部電極の構築と類似している。図１３ａでは、電極１３２０〜１３２７が連続的に印刷され、かつ、積み重ねられ、図に示すように奇数番号の電極が左側端１３３０にまで及び、また、偶数番号の電極が右側端１３３２にまで及んでいる。図１３ｂにも同様の電極構造が断面で示されている。
【０１０７】
積み重ねられて積層された後で、図１３ｃに一部斜視図で示すように、部品１３５０の少なくとも２つの面が一定の角度でダイスカットされる。このとき、角度付ダイスカット端面１３５４に、電極１３２０を上面１３５２の上にして、偶数番号の内部電極の端面が露出する。同様に、このとき、角度付ダイスカット端面１３５６に、電極１３２７を底面の上にして、奇数番号の電極が露出する。
【０１０８】
部品１３５０が焼成され、次に、周知の技法を使用して、面終端電極１３６２によって偶数番号の電極が接続され、また、終端面１３６０によって奇数番号の電極が、結合形成に適した終端面で接続される。
【０１０９】
図１３ｄに示す切断線１３−１３に沿った断面を示す図１３ｅを参照することにより、かかる例示的構造をより完全に理解することができる。図１３ｅに示す電極終端面１３６０、１３６２は、内部電極に接続されており、複数の接続点を回路の端面またはトップおよび／または底部のいずれにも提供する。
【０１１０】
図１４ａ〜図１４ｅは、本発明の内容のさらに他の代替の例示的な実施形態を示したものである。この開示に従って構築される部品は、通常、複数のユニットと共に同時に構築されるより大きいパターンの一部として製造されることは当業者には理解されよう。図１４ａは、本発明の内容のこの例示的な実施形態によるアレイの様々な層を示したものである。層１４２８はカバー層に対応しており、「ダミータブ」の層を備えている。一方、層１４２０〜１４２５は活性電極に対応している。「ダミータブ」は、終端プロセスを援助するために提供されるタブに対応しており、また、通常、微細銅終端（ＦＴＣ）プロセスのための追加核生成点に対応している。また、それらは、外部表面に配置されると、ボンディングパッドを提供する。図１４ｂは、かかる電極層の垂直配向描写を示したものであり、したがって図１４ａに示す電極層に対応する参照番号が反映されている。
【０１１１】
図１４ｃは、３つの部品１４５０Ａ、１４５０Ｂおよび１４５０Ｃの例示的なアレイを示したものである。通常、製造には、場合によってはもっと多くの部品が存在し、一般的には、まとめて製造される数千個にも及ぶ部品が存在することは当業者には理解されよう。図１４ｃに示す部分は、表面１４５２の６カ所の位置に示されているダミータブ１４２８（図解を分かりやすくするために、１カ所の位置にのみ代表して指名されている）のカバー層に対応している。同図には示されていないが、アレイの底面も同様のパターンを有することができることが好ましく、したがってこの図解には、同じくかかる内容も表している。同じ端面１４５４に露出した電極１４２０、１４２２および１４２４が示されている。
【０１１２】
本発明の内容によれば、しばしば、かかるアレイは、切断線（例示的な図１４ｃに代表して示されている切断線２−２および切断線３−３など）に沿って切断されることが好ましい。しかしながら、本発明の内容によれば、場合によっては所定のアレイ実装を達成するために、１つの部品が１４５０Ａとして単品化され（つまり切り離され）、一方、２エレメントアレイを形成するために例示的な部品１４５０Ｂと１４５０Ｃとが連続した状態のままにしておく例示的な図１４ｄに示すように、複数のユニットがまとめて保持されることもある。実際の多くの実践では、もっと多くのエレメントをアレイに持たせるべく実践されることがより多く、最も一般的には４つであるが、本発明の内容によれば、もっと多くのエレメント、あるいは別法として、もっと少ないエレメントを提供することが可能であるため、何らかのかかる特定の数は、本開示の制限対象ではない。
【０１１３】
場合によっては数千個に及ぶ部品（同時に、あるいは同じ時間帯にわたって作成された部品）が、特定の目的または実施形態に応じて個々の部品または様々な複数の素子アレイに切り離されると、最終部品を製造するべく、適切なめっきプロセスを使用して個々の部品を終端することができる。図１４ｅは、代表的な最終部品を示したもので、図に示されている終端１４６０および１４６２と電気的に連続している末端部分１４６４とが相俟って、電気コンタクト（電気接触）を可能にしている。
【０１１４】
図１５ａ〜図１５ｆは、本発明の内容のさらに他の例示的な実施形態を示したものである。いくつかの事例では、上で説明したタブ構成とは異なり、場合によっては、円形またはボール状取り付け構造を備えた部品を提供することが好ましい。図１５ａは、かかる例示的な代替構造に対する例示的な電極レイアウトを示したもので、カバーパターンが、例えばエレメント１５２９で示されている円形パターンとして提供されている。内部電極層は、既に図に示し、かつ、説明した実施形態と同様であり、同様の番号の１５２０、１５２２および１５２４は右側の電極に、また、１５２１、１５２３および１５２５は反対側の左側の電極に供されている。図１５ｂは、この例示的な代替実施形態の断面を示したもので、図１５ａに示されている同一の特徴番号が使用されている。積み重ねられて、積層され、かつ、ダイシングされると、図１５ｃの斜視図で示す部品が出現し、典型的な円形電極１５２９が上面１５５２に出現する。２つのボール形態しか示されていないが、ボールオプションを使用する場合、実装プロセスの間、物理的に安定させ、また、接続抵抗および接続インダクタンスを小さくするために、しばしば少なくとも３個、場合によってはもっと多くのボールが望ましいことは理解されよう。しかしながら、製品をワイヤボンディングパッドのみにする場合、一般的には、例えば２個で十分である。
【０１１５】
グリーン（ｇｒｅｅｎ：未成熟）である間（つまり焼成されていない状態である間）に、ビア（ｖｉａ：多層配線において、下層の配線と上層の配線を電気的につなぐ接続領域）１５８０および１５８２（図１５ｄ、図１５ｅ参照）を円形電極１５２９の中心に穿孔し、あるいは押し抜き、かつ、電極印刷媒体に類似した導電性材料を充填することができる。図１５ｅは、図１５ｄに示す切断線４−４に沿った断面を示すものである。この部品は、総括して１５９０で示す最終部品を提供するために、次に焼成され、１５８８および１５８９に、はんだ付け可能なあるいはワイヤボンディング可能な接触面を備えるべくめっきすることができる。別法としては、かかる位置にはんだボールを取り付けることも可能である。
【０１１６】
特定の事例または特定の実施態様では、所望の実装方法または好ましい実装方法を使用して、現在の最新技術のＭＬＣコンデンサ（多層セラミックコンデンサ）に合致する５面終端を得ることができる。かかる事例の場合、図１６ａに示す本発明の技術による電極デザインを使用することができる。レイアウトの両端のダミー電極１６２８ａ、１６２８ｂは、最終コンデンサの上面ランドおよび底部ランドを形成することになる。本開示によれば、部品の内側のダミー電極１６２８ａと１６２８ｂの間に、概ねＴ字形のパターン１６２０、１６２１、１６２２、１６２３、１６２４および１６２５を積み重ねることによって５面コンデンサを画定することができる。偶数番号の内部電極パターン１６２０、１６２２、１６２４が右側１６３２に並び、一方、奇数番号の内部電極パターン１６２１、１６２３、１６２５が左側１６３０に並んでいる。図１６ｂは、かかる例示的な内部電極の詳細を示したもので、タブ１６２６および１６２７が強調されている。図１６ｃは、かかる例示的な形態のアセンブルされたスタックを垂直形式で示したもので、図１６ａと共通の同じ参照文字が使用されている。
【０１１７】
層が積み重ねられて、積層され、かつ、ダイシングされると、図１６ｄに示す構造が作製され、偶数番号の電極１６２０、１６２２および１６２４が正面１６５４に露出し、また、奇数番号の電極が背面１６５６（かかる図解では見ることはできないが、表示している）に露出する。ダミー電極１６２８ａも同様に先端１６５４に整列し、上面および底面の上を部分的に広がって、総括して１６２６で示すサイドタブと一致している。同様の方法で、背後のダミータブ１６２８ｂも、側面の奇数番号の電極の露出したタブ１６２７に整列する。
【０１１８】
終端領域がめっきされると、図１６ｅに示す例示的な構造が産出される。このパーツは、当該技術分野で公知のリフロー技法を使用して、これ以上の説明を必要とすることなく表面実装することができる。本発明の内容によるかかる例示的な構造の総終端面には、上面の１６６２ａａ、底面の１６６２ｂ、左側正面の１６６３ａ、右側正面の１６６３ｂおよび前端の１６６４が含まれており、完成した構造の背面にも同様の構造が備えられている。
【０１１９】
図１７ａ〜図１７ｅは、それぞれ本発明の内容のさらに他の実施形態を示したものである。同図に示す実施形態は、低減インダクタンスを有利に提供する特徴を有している。低減インダクタンスは、逆極性のタブを備えることにより寄生インダクタンス効果を相殺することで提供することができる。図１７ｃに示すように、より詳細には、電極１７２０、１７２１は、交互に積み重なる複数の層１７２０〜１７２５が、図１７ａおよび図１７ｂに示すように、積み重ねられると、逆極性のタブが作成されるように、それぞれタブ１７４２、１７４２’および１７４３、１７４３’を備えていることができる。
【０１２０】
より詳細には、図１７ａは、電極積重ねシーケンスを示しており、ダミー電極１７２８は、ラップアラウンド（回り込み）終端を可能にする表面形態を備えている。図１７ｃに詳細に示されているようなこの例示的な電極デザインでは、スタックとしての交代極性は、電極１７２０、１７２２および１７２４が、層１７２１、１７２３および１７２５と交互に配置されるようにアセンブルされる。
【０１２１】
参照文字１７３０および参照文字１７３２は、例えば図１ａの１３０、１３２で既に説明した切断線と同様の切断線を表している。この事例では、電極パターンは切断線と交差していない。したがって露出する電極は存在していない。
【０１２２】
図１７ｂは、タブに沿って取った端面を示したものである。奇数番号の電極１７２１、１７２３および１７２５は、図解の左側に出ており、一方、偶数番号の電極１７２０、１７２２および１７２４は、図解の右側に出ている。電極１７２０〜１７２５は活性電極に対応しており、重複活性領域を提供している。表面ダミータブ１７２８は、コンデンサの活性領域には寄与していないが、本明細書において以下でさらに説明するように、その代わりに終端の目的に使用されている。
【０１２３】
図１７ｃは、例示的な活性電極１７２０および１７２１をより詳細に示したものである。かかる電極１７２０、１７２１の各々は、それぞれタブ１７４２、１７４２’および１７４３、１７４３’を備えている。かかる電極対は、まったく同じ様に形成された奇数番号および偶数番号の電極セットを表している。
【０１２４】
交互に積み重なった電極の十分な数および／または所望の数の層が積み重ねられると、図１７ｄに総括して１７５０で示すような実質的に完成した低インダクタンスコンデンサが製造される。このとき、電極１７２０〜１７２５のためのタブが、指定された正面１７５２および指定された背面１７６２の両側に出る。かかるタブを使用することにより、電極１７２０〜１７２５は、上面および底面の両方に、表面ダミータブ１７２８との接合部分を形成する。当業者は、同図に示されている６つの例示的な活性電極層よりもっと多い活性電極層を、本発明の内容に従って製造される所定のコンデンサに備えることができることを明確に理解すべきであり、また、当業者には理解されよう。通常、電極層の数は、数百以上の数であってもよく、また、同図に示す方法で、所望の容量値が得られるまで交互に積み重ね、あるいは連結することができる。
【０１２５】
当業者に周知の手段および／または技法を使用して、積み重ねられ、かつ／または連結された電極層の焼成に引き続いて、部品中間製品を終端し、図１７ｅに総括して１７９０で示す部品を得ることができる。終端１７６８および１７６９は、電極タブと表面ダミー層を連続した表面で接続し、終端と内部電極を物理的および電気的に一体にしている。かかる図１７ｅは、この図解では直接見ることはできないが、本発明の内容によれば、かかる部品の背面に存在し得る類似した構造を表していることを理解されたい。
【０１２６】
図１８ａ〜図１８ｈは、それぞれ、本発明の内容のさらに他の実施形態を示したものである。この例示的な実施形態は、低インダクタンスコンデンサを製造するように構成されている。かかる例示的な実施形態の場合、外部タブまたは露出した電極は提供されないが、その代わりに、有利には、内部電極を接続している表面ビアを介してすべての接続がなされる。図１８ａおよび図１８ｂは、それぞれ、例示的な電極積重ねシーケンスまたは例示的な電極結合シーケンスの平面図および断面図を示したもので、１つの極性として作用する電極１８２０、１８２２および１８２４と、逆極性として作用する電極１８２１、１８２３および１８２５が交互に配置されている。代表的な切断線１８３０および１８３２は、電極パターンの端面から間隔を隔てて配置されており（前述の例示的な実施形態の場合と同様に）、したがって露出した電極またはタブは製造されない。
【０１２７】
図１８ｃ、図１８ｄおよび図１８ｅは、それぞれ、同様の目的を達成するために使用することができる様々な電極デザインの詳細を示したものである。図１８ｃ、図１８ｄおよび図１８ｅにそれぞれ示されている電極１８２０、１８２０’および１８２０”は第１の極性の電極であり、一方、電極１８２１、１８２１’および１８２１”は逆極性の電極である。一方の電極セットのそれぞれ１８８１、１８８１’および１８８１”で示されている電極の各々、および第２の電極セットのそれぞれ１８８２、１８８２’および１８８２”で示されている電極の各々は、アセンブリシーケンス（組み立て手順）における後のステージ（段階）で、ビアが、対応する電極を通過するように意図された位置に配置される。この例示的な図１８ｅに示されている構造の場合に、「キープアウト（締め出し）」領域１８８３は、完成デバイスが短絡しないように、導電性電極材料が閉じ込められる領域に指定される。
【０１２８】
図１８ｂは、様々な電極が適切に積み重ねられ、あるいは適切にアセンブルされた、かかる例示的な実施形態の断面を示すものである。前述の実施形態の場合と同様に、切断線１８３０および１８３２まで伸びているタブは存在していないことを理解されたい。電極セット１８２０〜１８２５は、それぞれ、それらがデバイスの中央に沿った横断面図に出現することになるものとして示されており、そのタブ様部分が実線図解で示されており、また、その重なり領域が破線図解で示されている。
【０１２９】
図１８ｆは、アセンブルされたデバイスを斜視図により総括して１８５０で示したものである。かかる製造ポイントでは、ビア孔１８８０、１８８２がデバイスを貫通して穿孔されているか、あるいは押し抜かれる。ビア孔１８８０、１８８２には、内部電極を形成している金属ペーストに類似した金属ペーストが充填される。上面１８５２および端面１８５６には、充填されたビアを除き、なにも特徴はない。
【０１３０】
図１８ｇは、図１８ｆに示す切断線１８ｇ−１８ｇに沿った断面を示すもので、それぞれ内部電極１８２０〜１８２５に対するビア１８８０、１８８２の関係が示されている。
【０１３１】
焼成されると、図１８ｈに示すデバイス１８９０が出現する。その後の電気接続を援助するためのはんだボール１８８８、１８８９をビアの表面に取り付けることができる。
【０１３２】
用途によっては、低インダクタンスバージョンのコンデンサが望ましいか、あるいは好ましい。図１９ａないし図１９ｃは、それぞれ、特許文献２（ＤｕＰｒｅ等）および特許文献３（ＤｕＰｒｅ等）に概ね記載されている、かかる低インダクタンスを達成するためにインターデジット式電極を使用した、多くの事例に有用な低インダクタンスバージョンを示す。
【０１３３】
図１９ａは、かかる事例に使用されているインターデジット式電極１９２０および１９２１の２つのバージョンを示す。かかる電極は、最初に、グリーンセラミックに印刷され、例示的な図１９ｂに示す図解と同様に、複数の層が積み重ねられる。図１９ｂは、終端が施されていないかかるほぼ完成した例示的なデバイス１９９０の概ね上面および側面の斜視図を示す。図１９ｃは、図１９ｂに示す切断線１９ｃ−１９ｃに沿った例示的なデバイス１９９０の断面を示す。重み付けが異なる線を使用して異なる電極極性が示されている。
【０１３４】
図１９ｄは、いくつかの点で類似し、かつ、他の点ではより進歩した構造を示す。ダミータブ１９２６および１９２６’は、Ｒｉｔｔｅｒ等の特許文献２１に記載されている構造と類似した方法で、無電解銅終端のための支持点および核生成点を提供している。電極１９２２および１９２３は、それらがエンドタブ１９２５、１９２５’を備えている点を除き、いくつかの点で図１９ａに示す電極１９２０および１９２１に類似している。かかるタブの機能は、ＤｕＰｒｅ等の特許文献２に記載されているように、インダクタンスおよび抵抗を小さくすることであり、また、製造プロセス中における検査を容易にすることである。
【０１３５】
パターン化された電極層は、図１９ｅに示すように、いくつかの点で、上で説明した方法と同様の方法で垂直方向に積み重ねられ、それによりデバイス１９９１が提供される。図１９ｆは、図１９ｅに示す切断線１９ｆ−１９ｆに沿って取った、図１９ｅに示す内容の断面図を示す。この場合も、重み付けが異なる線を使用して、極性が異なる電極１９２２および１９２３が示されており、タブ１９２６および１９２６’は、その後の終端のためのアンカーポイントを提供するための端部に沿って示されている。
【０１３６】
かかるデザインは、それらが意図している目的のためには有用であるが、現在、かかるデザインには潜在的な欠点があることが、いくつかの事例で確認されている。かかる欠点は、比較的多数の並列電極とそれらに関連する並列抵抗器の組合せが極めて小さい抵抗をもたらしている状況によって生じることがある。いくつかの事例では、使用される完成回路に、インピーダンスの不整合および「リンギング（ｒｉｎｇｉｎｇ）」として公知の事象を始めとする望ましくない効果が観察されている。
【０１３７】
図１９ｇ（ある点に関して、例示的なデバイス１９９０および１９９１の両方を示している）に示すように、電極タブ構造および電極自体が若干の抵抗をもたらしている。典型的な値は、１オーム程度であることが考えられる。図１９ｇに示すように、かかる抵抗１９６６は、第１の極性の電極１９２０と結合し、抵抗器（抵抗）１９６７が第２の極性（これは、電極１９２１に付けられる）と結合したものとして示される。
【０１３８】
典型的なコンデンサの場合、多くの層（場合によっては数百の層）が必要である。簡潔にするために、また、説明を分かりやすくするために、以下の説明では、電極−抵抗器のセットが６つ並列に接続された典型的なセットを考察する。また、この例の場合、個々のコンデンサの総合抵抗は１オームであり、また、個々のコンデンサの値は１ナノファラドと見なされている。当業者に馴染みの解析ツールによって、この図１９ｇに示す構成のキャパシタンスを追加し、６ナノファラドの典型的な総合キャパシタンスにすることができる。抵抗は、正味抵抗が０．１６６オームすなわち１６６ミリオームになるよう、周知の相互規則（ｒｅｃｉｐｒｏｃａｌ  ｒｕｌｅ）によって結合される。かかる抵抗は、この図１９ｇに示す典型的な構成の端子１９８７および１９８８で測定することができる抵抗である。したがって、数百の層を持たせることができるコンデンサの場合、せいぜい数ミリオーム程度の極めて小さい抵抗にすることができることが分かる。
【０１３９】
特許文献２５（Ｒｉｔｔｅｒ等）に、かかるパラメータを制御するための試みの１つが示されている。発行済みの特許文献２６（Ｔｏｇａｓｈｉ等）に開示されている内容は、ビアを使用することによってかかるパラメータ制御の達成を試行しているが、かかるビアは製造が高価であり、また、短絡する傾向がある、活性電極領域が減少する、などの他の電気的な問題をもたらしている。
【０１４０】
図２０ａないし図２０ｄは、実施中にかかるパラメータを有効に制御するための本発明による改良されたデバイスおよび方法を示す。２つの電極構造のみを使用する代わりに、この図２０ａないし図２０ｄに示す内容のこの例示的な実施形態には、４つの電極構造が使用される。図２０ａに示すように、第１の２つの電極２０２２および２０２３は、いくつかの点で、図１９ａに示す従来技術によるデバイスの電極１９２２および１９２３の形状と類似している。しかしながら、かかる２つの電極が追加されると、本発明の典型的な電極２０４２および２０４３のデザインを備えた複数の層が得られる。かかる電極は、外部への接続を１つしか有していない。その接続は、エンドタブ２０２５または２０２５’のいずれかによるものである。この場合、典型的なダミータブ２０２６および２０２６’の数は９個であり、定義により電極ボディには接続されていない。
【０１４１】
かかるパターンが、図２０ｂおよびその断面図である図２０ｃに示すように積み重ねられる。かかる例示的な実施形態の本発明の他の態様は、インターデジット式電極タブ２０２９が２つの底部電極表面にのみ電気接続されることである。インダクタンスは、主として回路基板に最も近い面によって決まるため、かかるデバイス２０９１は、依然として低インダクタンスコンデンサである。電極スタックの残りの部分（電極デザイン２０４２および２０４３からなっている）は、並列に一体接続されているが、電極２０２２および２０２３の末端にはそれぞれ直列に接続されている。
【０１４２】
かかる例示的な実施形態の様々な本発明の利点が、図２０ｄに示す近似等価回路の考察と共に示されている。例えば、抵抗およびキャパシタンスの典型的な値が上記事例における抵抗およびキャパシタンスの典型的な値と同じであると仮定すると、電極２０２３と結合した抵抗２０６６’および電極層２０２２と結合した抵抗器（抵抗）２０６７’は並列である。あるいは、それぞれ電極２０４２および２０４３ならびにそれらの抵抗器２０６６および２０６７のほとんどが互いに並列であり、したがって、対２０４２〜２０４３のセットの正味パラメータは、４ナノファラドのキャパシタンスおよび０．２５オームの抵抗を有している。対２０２２〜２０２３のセットのパラメータは、２ナノファラドおよび０．５オームである。キャパシタンスは依然として追加されるため、デバイス２０９１全体の総合キャパシタンスは６ナノファラドであるが、これらの２つの部品の抵抗は直列であるため、それらの正味抵抗は、０．５オーム＋０．２５オーム（７５０ミリオーム）である。したがって、上記デバイスの１６６ミリオームとこの７５０ミリオームを比較すると、このようにして構築されたデバイスの利点が理解されよう。
【０１４３】
本開示から、当業者には２つの重要なポイントが理解されよう。第１の重要なポイントは、対２０４２〜２０４３のセットの数がはるかに多くなると、かかる構造の正味抵抗と、図１９ａ〜図１９ｃに示す従来技術による構造の正味抵抗の差がより大きくなることである。第２のポイントは、現在開示されているデバイスは、スタックの上端部に同様の対の電極２０２２および２０２３を置くことにより、とりわけ層が多い場合、比較的些細な抵抗増加の犠牲を伴うだけで、実装目的のために対称に構築することができることである。
【０１４４】
以上、本発明の内容について、本発明の内容の特定の実施形態に関連して詳細に説明したが、以上の説明を理解することにより、当業者は、かかる実施形態に対する変更物、変形形態および均等物を容易に製造することができることは理解されよう。したがって本開示の範囲は事例によって何ら制限されず、本内容の開示は、当業者には容易に明らかである、本発明の内容に対するかかる改変、変形形態および／または追加の包含を排除するものではない。
【図面の簡単な説明】
【０１４５】
【図１ａ】本発明の内容による電子デバイスの第１の例示的な実施形態の製造における逐次ステップの第１の部分を示す図である。
【図１ｂ】本発明の内容による電子デバイスの第１の例示的な実施形態の製造における逐次ステップの第１の部分を示す図である。
【図１ｃ】一部を透視形態で示す、かかる内容の斜視図である。
【図２ａａ】交代最上層電極構造を備えた本発明の内容による電子デバイスの第１の例示的な実施形態の製造における逐次ステップの第２の部分を逐次示す図である。
【図２ａｂ】部分的に、図２ａａに示す構造の代替構造をさらに示す図である。
【図２ｂ】交代最上層電極構造を備えた本発明の内容による電子デバイスの第１の例示的な実施形態の製造における逐次ステップの第２の部分を逐次示す図である。
【図２ｃ】交代最上層電極構造を備えた本発明の内容による電子デバイスの第１の例示的な実施形態の製造における逐次ステップの第２の部分を逐次示す図である。
【図２ｄ】交代最上層電極構造を備えた本発明の内容による電子デバイスの第１の例示的な実施形態の製造における逐次ステップの第２の部分を逐次示す図である。
【図３ａ】比較のために、本発明の内容に関連する公知の構造を示す図である。
【図３ｂ】比較のために、本発明の内容に関連する公知の構造を示す図である。
【図３ｃ】かかる公知の内容の部分側面図である。
【図４ａ】本発明の内容による電子デバイスの第２の例示的な実施形態の製造における逐次ステップを示す図である。
【図４ｂ】本発明の内容による電子デバイスの第２の例示的な実施形態の製造における逐次ステップを示す図である。
【図４ｃ】本発明の内容による電子デバイスの第２の例示的な実施形態の製造における逐次ステップを示す図である。
【図４ｄ】本発明の内容による電子デバイスの第２の例示的な実施形態の製造における逐次ステップを示す図である。
【図５ａ】フィードスルーデバイスおよびπフィルタデバイスの製造をさらに示す、本発明の内容による電子デバイスの第３の例示的な実施形態の製造における逐次ステップを示す図である。
【図５ｂ】フィードスルーデバイスおよびπフィルタデバイスの製造をさらに示す、本発明の内容による電子デバイスの第３の例示的な実施形態の製造における逐次ステップを示す図である。
【図５ｃ】フィードスルーデバイスおよびπフィルタデバイスの製造をさらに示す、本発明の内容による電子デバイスの第３の例示的な実施形態の製造における逐次ステップを示す図である。
【図５ｄ】フィードスルーデバイスおよびπフィルタデバイスの製造をさらに示す、本発明の内容による電子デバイスの第３の例示的な実施形態の製造における逐次ステップを示す図である。
【図５ｅ】フィードスルーデバイスおよびπフィルタデバイスの製造をさらに示す、本発明の内容による電子デバイスの第３の例示的な実施形態の製造における逐次ステップを示す図である。
【図５ｆ】図５ｅに示すデバイスの電気等価回路を示す図である。
【図５ｇ】フィードスルーデバイスおよびπフィルタデバイスの製造をさらに示す、本発明の内容による電子デバイスの第３の例示的な実施形態の製造における逐次ステップを示す図である。
【図５ｈ】図５ｇに示すデバイスの電気等価回路を示す図である。
【図６ａ】フィードスルーデバイスおよびπフィルタデバイスの製造をさらに示す、本発明の内容による電子デバイスの第４の例示的な実施形態の製造における逐次ステップを示す図である。
【図６ｂ】フィードスルーデバイスおよびπフィルタデバイスの製造をさらに示す、本発明の内容による電子デバイスの第４の例示的な実施形態の製造における逐次ステップを示す図である。
【図６ｃ】フィードスルーデバイスおよびπフィルタデバイスの製造をさらに示す、本発明の内容による電子デバイスの第４の例示的な実施形態の製造における逐次ステップを示す図である。
【図６ｄ】フィードスルーデバイスおよびπフィルタデバイスの製造をさらに示す、本発明の内容による電子デバイスの第４の例示的な実施形態の製造における逐次ステップを示す図である。
【図６ｅ】フィードスルーデバイスおよびπフィルタデバイスの製造をさらに示す、本発明の内容による電子デバイスの第４の例示的な実施形態の製造における逐次ステップを示す図である。
【図６ｆ】図６ｅに示すデバイスの電気等価回路を示す図である。
【図６ｇ】フィードスルーデバイスおよびπフィルタデバイスの製造をさらに示す、本発明の内容による電子デバイスの第４の例示的な実施形態の製造における逐次ステップを示す図である。
【図６ｈ】図６ｇに示すデバイスの電気等価回路を示す図である。
【図７ａ】フィードスルーデバイスおよびπフィルタデバイスの製造をさらに示す、本発明の内容による電子デバイスの第５の例示的な実施形態の製造における逐次ステップを示す図である。
【図７ｂ】フィードスルーデバイスおよびπフィルタデバイスの製造をさらに示す、本発明の内容による電子デバイスの第５の例示的な実施形態の製造における逐次ステップを示す図である。
【図７ｃ】フィードスルーデバイスおよびπフィルタデバイスの製造をさらに示す、本発明の内容による電子デバイスの第５の例示的な実施形態の製造における逐次ステップを示す図である。
【図７ｄ】フィードスルーデバイスおよびπフィルタデバイスの製造をさらに示す、本発明の内容による電子デバイスの第５の例示的な実施形態の製造における逐次ステップを示す図である。
【図７ｅ】フィードスルーデバイスおよびπフィルタデバイスの製造をさらに示す、本発明の内容による電子デバイスの第５の例示的な実施形態の製造における逐次ステップを示す図である。
【図７ｆ】図７ｅに示すデバイスの電気等価回路を示す図である。
【図７ｇ】フィードスルーデバイスおよびπフィルタデバイスの製造をさらに示す、本発明の内容による電子デバイスの第５の例示的な実施形態の製造における逐次ステップを示す図である。
【図７ｈ】図７ｇに示すデバイスの電気等価回路を示す図である。
【図８】末端終端対策を使用した本発明の内容の例示的な実施形態を示す図である。
【図９ａ】終端を援助するために「Ｔ」電極およびダミータブを組み込んだ本発明の内容による電子デバイスの他の例示的な実施形態を示す図である。
【図９ｂ】終端を援助するために「Ｔ」電極およびダミータブを組み込んだ本発明の内容による電子デバイスの他の例示的な実施形態を示す図である。
【図９ｃ】終端を援助するために「Ｔ」電極およびダミータブを組み込んだ本発明の内容による電子デバイスの他の例示的な実施形態を示す図である。
【図９ｄ】図９ａ〜図９ｃに示す典型的なデバイスの電極層を製造するための単一スクリーンパターンを示す図である。
【図１０ａ】９０°対称の改良された取り付け能力を備えた本発明の内容による電子デバイスの他の例示的な実施形態を示す図である。
【図１０ｂ】９０°対称の改良された取り付け能力を備えた本発明の内容による電子デバイスの他の例示的な実施形態を示す図である。
【図１０ｃ】９０°対称の改良された取り付け能力を備えた本発明の内容による電子デバイスの他の例示的な実施形態を示す図である。
【図１１】図１０ｃに示す例示的な実施形態の電極層を製造するための単一スクリーンパターンを示す図である。
【図１２ａ】図２ａａ〜図２ｄに類似した方法で示す、より長い端面の上への実装を可能にし、それにより比較的より低減インダクタンスを提供し、かつ、より強い結合を提供するべくアスペクト比が変化した、本発明の内容の他の実施形態を逐次示す図である。
【図１２ｂ】図２ａａ〜図２ｄに類似した方法で示す、より長い端面の上への実装を可能にし、それにより比較的より低減インダクタンスを提供し、かつ、より強い結合を提供するべくアスペクト比が変化した、本発明の内容の他の実施形態を逐次示す図である。
【図１２ｃ】図２ａａ〜図２ｄに類似した方法で示す、より長い端面の上への実装を可能にし、それにより比較的より低減インダクタンスを提供し、かつ、より強い結合を提供するべくアスペクト比が変化した、本発明の内容の他の実施形態を逐次示す図である。
【図１２ｄ】図２ａａ〜図２ｄに類似した方法で示す、より長い端面の上への実装を可能にし、それにより比較的より低減インダクタンスを提供し、かつ、より強い結合を提供するべくアスペクト比が変化した、本発明の内容の他の実施形態を逐次示す図である。
【図１３ａ】すべての層が活性層であり、かつ、交代実装方法を容易にするために角度が付いた端面を備えた、本発明による技術の代替実施形態を示す図である。
【図１３ｂ】すべての層が活性層であり、かつ、交代実装方法を容易にするために角度が付いた端面を備えた、本発明による技術の代替実施形態を示す図である。
【図１３ｃ】すべての層が活性層であり、かつ、交代実装方法を容易にするために角度が付いた端面を備えた、本発明による技術の代替実施形態を示す図である。
【図１３ｄ】すべての層が活性層であり、かつ、交代実装方法を容易にするために角度が付いた端面を備えた、本発明による技術の代替実施形態を示す図である。
【図１３ｅ】すべての層が活性層であり、かつ、交代実装方法を容易にするために角度が付いた端面を備えた、本発明による技術の代替実施形態を示す図である。
【図１４ａ】実装面積を節約し、かつ、部品の数を少なくするために複数の素子がアレイとして一体で形成される、本発明の技術による他の例示的な実施形態の態様を示す図である。
【図１４ｂ】実装面積を節約し、かつ、部品の数を少なくするために複数の素子がアレイとして一体で形成される、本発明の技術による他の例示的な実施形態の態様を示す図である。
【図１４ｃ】実装面積を節約し、かつ、部品の数を少なくするために複数の素子がアレイとして一体で形成される、本発明の技術による他の例示的な実施形態の態様を示す図である。
【図１４ｄ】実装面積を節約し、かつ、部品の数を少なくするために複数の素子がアレイとして一体で形成される、本発明の技術による他の例示的な実施形態の態様を示す図である。
【図１４ｅ】実装面積を節約し、かつ、部品の数を少なくするために複数の素子がアレイとして一体で形成される、本発明の技術による他の例示的な実施形態の態様を示す図である。
【図１５ａ】ＥＳＬを小さくする点接触すなわちボールグリッドアレイ（ＢＧＡ）構成を外部接続に備えるためにビアを使用した、本発明の技術による構築方法を示す図である。
【図１５ｂ】ＥＳＬを小さくする点接触すなわちボールグリッドアレイ（ＢＧＡ）構成を外部接続に備えるためにビアを使用した、本発明の技術による構築方法を示す図である。
【図１５ｃ】ＥＳＬを小さくする点接触すなわちボールグリッドアレイ（ＢＧＡ）構成を外部接続に備えるためにビアを使用した、本発明の技術による構築方法を示す図である。
【図１５ｄ】ＥＳＬを小さくする点接触すなわちボールグリッドアレイ（ＢＧＡ）構成を外部接続に備えるためにビアを使用した、本発明の技術による構築方法を示す図である。
【図１５ｅ】ＥＳＬを小さくする点接触すなわちボールグリッドアレイ（ＢＧＡ）構成を外部接続に備えるためにビアを使用した、本発明の技術による構築方法を示す図である。
【図１５ｆ】ＥＳＬを小さくする点接触すなわちボールグリッドアレイ（ＢＧＡ）構成を外部接続に備えるためにビアを使用した、本発明の技術による構築方法を示す図である。
【図１６ａ】個々の端部に５面終端を備えた標準多層コンデンサ（ＭＬＣ）に類似した方法で構成された薄キャップ構造を示す図である。
【図１６ｂ】個々の端部に５面終端を備えた標準多層コンデンサ（ＭＬＣ）に類似した方法で構成された薄キャップ構造を示す図である。
【図１６ｃ】個々の端部に５面終端を備えた標準多層コンデンサ（ＭＬＣ）に類似した方法で構成された薄キャップ構造を示す図である。
【図１６ｄ】個々の端部に５面終端を備えた標準多層コンデンサ（ＭＬＣ）に類似した方法で構成された薄キャップ構造を示す図である。
【図１６ｅ】個々の端部に５面終端を備えた標準多層コンデンサ（ＭＬＣ）に類似した方法で構成された薄キャップ構造を示す図である。
【図１７ａ】本発明の内容のさらに他の実施形態を構築するためのステップを示す図である。
【図１７ｂ】本発明の内容のさらに他の実施形態を構築するためのステップを示す図である。
【図１７ｃ】本発明の内容のさらに他の実施形態を構築するためのステップを示す図である。
【図１７ｄ】本発明の内容のさらに他の実施形態を構築するためのステップを示す図である。
【図１７ｅ】本発明の内容のさらに他の実施形態を構築するためのステップを示す図である。
【図１８ａ】本発明の技術によるビアを使用した低インダクタンスコンデンサを構築するためのステップを示す図である。
【図１８ｂ】本発明の技術によるビアを使用した低インダクタンスコンデンサを構築するためのステップを示す図である。
【図１８ｃ】本発明の技術によるビアを使用した低インダクタンスコンデンサを構築するためのステップを示す図である。
【図１８ｄ】本発明の技術によるビアを使用した低インダクタンスコンデンサを構築するためのステップを示す図である。
【図１８ｅ】本発明の技術によるビアを使用した低インダクタンスコンデンサを構築するためのステップを示す図である。
【図１８ｆ】本発明の技術によるビアを使用した低インダクタンスコンデンサを構築するためのステップを示す図である。
【図１８ｇ】本発明の技術によるビアを使用した低インダクタンスコンデンサを構築するためのステップを示す図である。
【図１８ｈ】本発明の技術によるビアを使用した低インダクタンスコンデンサを構築するためのステップを示す図である。
【図１９ａ】特許文献２（ＤｕＰｒｅ等）および特許文献３（ＤｕＰｒｅ等）に概ね記載されている、当該低インダクタンスを達成するためにインターデジット式電極を使用した、インダクタンスが比較的小さい部品を提供するための公知の構成を示す図である。
【図１９ｂ】特許文献２（ＤｕＰｒｅ等）および特許文献３（ＤｕＰｒｅ等）に概ね記載されている、当該低インダクタンスを達成するためにインターデジット式電極を使用した、インダクタンスが比較的小さい部品を提供するための公知の構成を示す図である。
【図１９ｃ】特許文献２（ＤｕＰｒｅ等）および特許文献３（ＤｕＰｒｅ等）に概ね記載されている、当該低インダクタンスを達成するためにインターデジット式電極を使用した、インダクタンスが比較的小さい部品を提供するための公知の構成を示す図である。
【図１９ｄ】Ｒｉｔｔｅｒ等の特許文献２１に概ね記載されている、アンカーまたはダミータブを適用して無電解銅終端のための下部構造を提供する技法を示す図である。
【図１９ｅ】Ｒｉｔｔｅｒ等の特許文献２１に概ね記載されている、アンカーまたはダミータブを適用して無電解銅終端のための下部構造を提供する技法を示す図である。
【図１９ｆ】Ｒｉｔｔｅｒ等の特許文献２１に概ね記載されている、アンカーまたはダミータブを適用して無電解銅終端のための下部構造を提供する技法を示す図である。
【図１９ｇ】Ｒｉｔｔｅｒ等の特許文献２１に概ね記載されている、アンカーまたはダミータブを適用して無電解銅終端のための下部構造を提供する技法を示す図である。
【図２０ａ】低インダクタンスの特徴と制御等価直列抵抗（「ＥＳＲ」）の特徴の両方を組み込んだ本発明による他の例示的な実施形態を示す図である。
【図２０ｂ】低インダクタンスの特徴と制御等価直列抵抗（「ＥＳＲ」）の特徴の両方を組み込んだ本発明による他の例示的な実施形態を示す図である。
【図２０ｃ】低インダクタンスの特徴と制御等価直列抵抗（「ＥＳＲ」）の特徴の両方を組み込んだ本発明による他の例示的な実施形態を示す図である。
【図２０ｄ】低インダクタンスの特徴と制御等価直列抵抗（「ＥＳＲ」）の特徴の両方を組み込んだ本発明による他の例示的な実施形態を示す図である。
【符号の説明】
【０１４６】
１００  第１のスクリーン印刷マスク
１１０、１１２、１１４  開口部
１２０  第１の電極層
１２２  第２の電極層
１２４  第３の電極層
１２６  第４の電極層
１２８  第５の電極層
１２０’ 第１の電極層
１２２’ 第２の電極層
１２４’ 第３の電極層
１２６’ 第４の電極層
１２８’ 第５の電極層
１３０、１３２、１３４  切断線
１３０−１３０’、１３２−１３２’、１３４−１３４’  切断面
１４０、１４２  電極部分
１４４、１４６  電極端
１５０  デバイス
１５２  上面
１５４  末端部分
１５６  末端
１６０、１６２、１６４、１６６  終端材料
３００、３１０、３１２、３１４、３１６  セラミック層
３２０、３２２、３２４、３２６、３２８  電極層
３６０、３６２  終端層
３６４  一番上の層
３６５  一番下の層
３６８  間隙
４３０、４３２、４３４  切断線
４４０、４４２  電極部分
４４４、４４６  電極端
４５０  デバイス
４５２  デバイスの上面
４５４，４５６  デバイスの末端部分
４６０、４６２、４６４  終端材料
５００  単一のスクリーン印刷マスク
５０２，５０３  デバイス
５１０、５１２、５１４  印刷開口部
５１６、５１８  中央クロスメンバー部分
５２０、５２２、５２４  電極層
５２６，５２８  層
５３０、５３２  切断線
５４０  電極層
５４２  中央クロスメンバー
５４４，５４６  電極部分
５５２，５６２  デバイスの側端面
５５４，５５６  末端部分
５５８  底部分
５６０  デバイスの上面
５６３、５６４、５６６、５６７、５６８、５７０  電極終端材料
５８０  抵抗性材料パッチ
５８０’  抵抗器
５８２  端子
５８６  接地端子
５９０  共通接地電極
５９２  第１のコンデンサプレート
５９４  第２のコンデンサプレート
６００  単一のスクリーン印刷マスク
６０２，６０３  デバイス
６１０  マスク部分
６１２  印刷開口部
６１８  央クロスメンバー部分
６２０、６２２、６２４、６２６、６２８  電極層
６３０、６３２、６３４、６３６，６３８  切断線
６４０  導電層
６４２  末端部分
６４４，６４６  「T」字形電極部分
６４８  中央に配置された導電領域
６４９  微小導電領域
６５２  デバイスの側端面
６５４、６５６  デバイスの末端部分
６６０  上面
６６２  デバイスの側端面
６６３、６６４、６６６、６６８、６７０  終端材料
６８０  抵抗性材料パッチ
６８０’ 抵抗器
６８２  端子
６８６  接地端子
６８８  絶端面層
６９０  共通接地電極
６９２  第１のコンデンサプレート
６９４  第２のコンデンサプレート
７００  単一のスクリーン印刷マスク
７０２，７０３  デバイス
７１０  マスク部分
７１０、７１２  印刷開口部
７１８  中央クロスメンバー部分
７２０、７２２、７２４、７２６、７２８  電極層
７３０、７３２、７３４，７３６，７３８  切断線
７３４’、７３６’ 切断線
７４０  導電層
７４２  末端部分
７４４，７４６  「Ｔ」字形電極部分
７４９ａ、７４９ｂ  微小導電領域
７４８ａ、７４８ｂ  導電領域
７５２，７６２  デバイスの側端面
７５４、７５６  末端部分
７６０  デバイスの上面
７６２、７６３、７６４、７６６、７６８、７７０  電極終端材料の層
７８０  抵抗性材料パッチ
７８０’  抵抗器
７８２、７８４  端子
７８６  接地端子
７９０  共通接地電極
７９２  第１のコンデンサプレート
７９４  第２のコンデンサプレート
８００  デバイス
８１０  末端終端
８１２  末端
９００  電子デバイス
９１０  「Ｔ」字形の電極
９２０  「Ｕ」字形の導電部分
９２２  末端部分
９３０  側面
９２４、９２６  側面の部分
９４０  単一の印刷スクリーンのパターン
９４２、９４４  陰影が付けられた部分
９５０  破線として層
９５２  層
９６２，９６４  切断パターン
１０００  デバイス
１００２  上面部分
１０１０、１０１２  終端材料
１０１４  側部終端材料
１０１６、１０１８  側面
１０２０  デバイス
１０２１  上面
１０２２，１０２３，１０２４、１０２５  側面
１０３０、１０３２、１０３４、１０３６  終端材料
１０４４，１０４６  終端材料
１０６０  デバイス
１０６２  終端材料
１０６４  終端材料
１０７０、１０７２、１０７４、１０７６  側面
１１００  単一スクリーンパターン
１１５０  主電極部分
１１５２、１１５４  タブ部分
１１５６、１１５８  未結合導電部分
１１６２、１１６４  切断パターン
１１７０、１１７２  層
１２２０〜１２２６  内部活性電極層
１２２８  複数の電極層の一番上の電極層
１２３０、１２３２  切断線
１２４０、１２４２  全面的に露出した電極部分
１２４４、１２４６  電極端
１２５０  デバイス
１２５２  デバイスの上面
１２５４、１２５６  デバイスの側面部分
１２６０、１２６２、１２６４  終端材料
１３２０〜１３２７  電極
１３３０  左側端
１３３２  右側端
１３５０  部品
１３５２  上面
１３５６  角度付ダイスカット端面
１３６０  終端面
１３６２  面終端電極
１４２０、１４２２、１４２４，１４２５  端面に露出した電極
１４２８  層
１４５０Ａ、１４５０Ｂ、１４５０Ｃ  部品
１４５２  表面
１４５４  端面
１４６０、１４６２  終端
１４６４  末端部分
１５２０、１５２２、１５２４  右側の電極
１５２１、１５２３、１５２５  左側の電極
１５２９  円形電極
１５５２  上面
１５８８、１５８９  接触面
１５９０  最終部品
１６２８ａ、１６２８ｂ  ダミー電極
１６２０、１６２２、１６２４  偶数番号の内部電極パターン
１６２１、１６２３、１６２５  奇数番号の内部電極パターン
１６２６、１６２７  タブ
１６３０  左側
１６３２  右側
１６５４  正面
１６５６  背面
１６２８ａ  ダミー電極
１６２８ｂ  ダミータブ
１６６２ａａ  上面
１６６２ｂ  底部
１６６３ａ  左側正面
１６６３ｂ  右側正面
１６６４  前端
１７２０、１７２２、１７２４  活性電極
１７２１、１７２３、１７２５  層
１７２８  表面ダミータブ
１７３０、１７３２  参照文字
１７４２、１７４２’、１７４３、１７４３’  タブ
１７５０  低インダクタンスコンデンサ
１７６２  背面
１７６８、１７６９  終端
１７９０  部品
１８２０、１８２２、１８２４  電極セット
１８２１、１８２３、１８２５  電極セット
１８３０、１８３２  切断線
１８５０  アッセンブルされたデバイス
１８５２  上面
１８５６  端面
１８８１、１８８１’、１８８１” 一方の電極セット
１８８２、１８８２’、１８８２” 第２の電極セット
１８８０、１８８２  ビア孔
１８８３  「キープアウト」領域
１８８８、１８８９  はんだボール
１８９０  デバイス
１９２０、１９２１  インターデジット式電極
１９２２、１９２３  電極
１９２５、１９２５’  エンドタブ
１９２６、１９２６’  ダミータブ
１９６６，１９６７  抵抗器
１９８７、１９８８  端子
１９９０，１９９１  デバイス
１９２２、１９２３  電極
２０２２、２０２３  電極層
２０２５、２０２５’ エンドタブ
２０２６、２０２６’ ダミータブ
２０４２、２０４３  電極
２０６６、２０６６’、２０６７、２０６７’ 抵抗器
【図１ａ】
2008211181.tif 000003
【図１ｂ】
2008211181.tif 000004
【図１ｃ】
2008211181.tif 000005
【図２ａａ】
2008211181.tif 000006
【図２ａｂ】
2008211181.tif 000007
【図２ｂ】
2008211181.tif 000008
【図２ｃ】
2008211181.tif 000009
【図２ｄ】
2008211181.tif 000010
【図３ａ】
2008211181.tif 000011
【図３ｂ】
2008211181.tif 000012
【図３ｃ】
2008211181.tif 000013
【図４ａ】
2008211181.tif 000014
【図４ｂ】
2008211181.tif 000015
【図４ｃ】
2008211181.tif 000016
【図４ｄ】
2008211181.tif 000017
【図５ａ】
2008211181.tif 000018
【図５ｂ】
2008211181.tif 000019
【図５ｃ】
2008211181.tif 000020
【図５ｄ】
2008211181.tif 000021
【図５ｅ】
2008211181.tif 000022
【図５ｆ】
2008211181.tif 000023
【図５ｇ】
2008211181.tif 000024
【図５ｈ】
2008211181.tif 000025
【図６ａ】
2008211181.tif 000026
【図６ｂ】
2008211181.tif 000027
【図６ｃ】
2008211181.tif 000028
【図６ｄ】
2008211181.tif 000029
【図６ｅ】
2008211181.tif 000030
【図６ｆ】
2008211181.tif 000031
【図６ｇ】
2008211181.tif 000032
【図６ｈ】
2008211181.tif 000033
【図７ａ】
2008211181.tif 000034
【図７ｂ】
2008211181.tif 000035
【図７ｃ】
2008211181.tif 000036
【図７ｄ】
2008211181.tif 000037
【図７ｅ】
2008211181.tif 000038
【図７ｆ】
2008211181.tif 000039
【図７ｇ】
2008211181.tif 000040
【図７ｈ】
2008211181.tif 000041
【図８】
2008211181.tif 000042
【図９ａ】
2008211181.tif 000043
【図９ｂ】
2008211181.tif 000044
【図９ｃ】
2008211181.tif 000045
【図９ｄ】
2008211181.tif 000046
【図１０ａ】
2008211181.tif 000047
【図１０ｂ】
2008211181.tif 000048
【図１０ｃ】
2008211181.tif 000049
【図１１】
2008211181.tif 000050
【図１２ａ】
2008211181.tif 000051
【図１２ｂ】
2008211181.tif 000052
【図１２ｃ】
2008211181.tif 000053
【図１２ｄ】
2008211181.tif 000054
【図１３ａ】
2008211181.tif 000055
【図１３ｂ】
2008211181.tif 000056
【図１３ｃ】
2008211181.tif 000057
【図１３ｄ】
2008211181.tif 000058
【図１３ｅ】
2008211181.tif 000059
【図１４ａ】
2008211181.tif 000060
【図１４ｂ】
2008211181.tif 000061
【図１４ｃ】
2008211181.tif 000062
【図１４ｄ】
2008211181.tif 000063
【図１４ｅ】
2008211181.tif 000064
【図１５ａ】
2008211181.tif 000065
【図１５ｂ】
2008211181.tif 000066
【図１５ｃ】
2008211181.tif 000067
【図１５ｄ】
2008211181.tif 000068
【図１５ｅ】
2008211181.tif 000069
【図１５ｆ】
2008211181.tif 000070
【図１６ａ】
2008211181.tif 000071
【図１６ｂ】
2008211181.tif 000072
【図１６ｃ】
2008211181.tif 000073
【図１６ｄ】
2008211181.tif 000074
【図１６ｅ】
2008211181.tif 000075
【図１７ａ】
2008211181.tif 000076
【図１７ｂ】
2008211181.tif 000077
【図１７ｃ】
2008211181.tif 000078
【図１７ｄ】
2008211181.tif 000079
【図１７ｅ】
2008211181.tif 000080
【図１８ａ】
2008211181.tif 000081
【図１８ｂ】
2008211181.tif 000082
【図１８ｃ】
2008211181.tif 000083
【図１８ｄ】
2008211181.tif 000084
【図１８ｅ】
2008211181.tif 000085
【図１８ｆ】
2008211181.tif 000086
【図１８ｇ】
2008211181.tif 000087
【図１８ｈ】
2008211181.tif 000088
【図１９ａ】
2008211181.tif 000089
【図１９ｂ】
2008211181.tif 000090
【図１９ｃ】
2008211181.tif 000091
【図１９ｄ】
2008211181.tif 000092
【図１９ｅ】
2008211181.tif 000093
【図１９ｆ】
2008211181.tif 000094
【図１９ｇ】
2008211181.tif 000095
【図２０ａ】
2008211181.tif 000096
【図２０ｂ】
2008211181.tif 000097
【図２０ｃ】
2008211181.tif 000098
【図２０ｄ】
2008211181.tif 000099
【外国語明細書】
2008211181000001.pdf