(57)【要約】【課題】本発明は、ＰＩＮダイオードとバラクタダイオードとを一つの素子で構成することにより、挿入損失、ＤＣ電源供給回路の複雑性、回路体積の増大、バラクタダイオードの線形性低下などを解消できるマクロ及びマイクロ周波数チューニングが可能な半導体素子及びそれを備えるアンテナと周波数チューニング回路を提供する。【解決手段】  本発明は、マクロ及びマイクロ周波数チューニングが可能な半導体素子及びそれを備えるアンテナと周波数チューニング回路に関する。半導体素子は、同一の極性を有する第１半導体及び第２半導体と、第１半導体と第２半導体との間に配置され、第１半導体及び第２半導体と異なる極性を有する第３半導体と、第１半導体と第３半導体との間、第３半導体と第２半導体との間にそれぞれ配置される一対の真性半導体と、を含む。【選択図】図１Ｃ
2008113000.tif 000002
【特許請求の範囲】
【請求項１】
同一の極性を有する第１半導体及び第２半導体と、
前記第１半導体と前記第２半導体との間に配置され、前記第１半導体及び前記第２半導体と異なる極性を有する第３半導体と、
前記第１半導体と前記第３半導体との間及び前記第３半導体と前記第２半導体との間にそれぞれ配置される一対の真性半導体と、
を含む半導体素子。
【請求項２】
前記第１半導体及び前記第２半導体はｐ型半導体で形成され、第３半導体はｎ型半導体で形成されている請求項１に記載の半導体素子。
【請求項３】
前記第１半導体及び前記第２半導体はｎ型半導体で形成され、前記第３半導体はｐ型半導体で形成されている請求項１に記載の半導体素子。
【請求項４】
前記一対の真性半導体は、前記第１半導体と前記第３半導体との間に配置される第１Ｉ領域と、前記第３半導体と前記第２半導体との間に配置される第２Ｉ領域とを有する請求項１に記載の半導体素子。
【請求項５】
前記第１Ｉ領域は、前記第２Ｉ領域より狭く形成されている請求項４に記載の半導体素子。
【請求項６】
前記第１半導体、前記第１Ｉ領域及び前記第３半導体は、バラクタダイオードとして動作する、請求項５に記載の半導体素子。
【請求項７】
前記第３半導体、第２Ｉ領域及び第２半導体は、ＰＩＮダイオードとして動作する請求項５に記載の半導体素子。
【請求項８】
前記第１半導体に接続された第１端子と、前記第２半導体に接続された第２端子と、前記第３半導体に接続された第３端子とをさらに含む請求項１に記載の半導体素子。
【請求項９】
前記第１端子と前記第３端子とは相互接続され、前記第１端子と前記第３端子とを接続する電源ラインには電源供給のための第１電源が配置されている、請求項８に記載の半導体素子。
【請求項１０】
前記第２端子と前記第３端子とは相互接続され、前記第２端子と前記第３端子とを接続する電源ラインには電源供給のための第２電源が配置されている請求項９に記載の半導体素子。
【請求項１１】
前記第１電源及び前記第２電源は、前記第１端子と前記第３端子とに接続された電極が相異するように配置されるている請求項１０に記載の半導体素子。
【請求項１２】
前記第１端子、前記第２端子及び前記第３端子のうち少なくとも一つにはインダクタが形成されている請求項８に記載の半導体素子。
【請求項１３】
前記第３端子は、グランドに接続されている請求項８に記載の半導体素子。
【請求項１４】
電磁波を放射する放射体と、
同一の極性を有する一対の第１半導体及び第２半導体と、前記第１半導体と前記第２半導体との間に配置され、前記第１半導体及び前記第２半導体と異なる極性を有する第３半導体と、前記第１半導体と前記第３半導体との間及び前記第３半導体と第２半導体との間にそれぞれ配置される一対の真性半導体と、を有し、前記放射体の一領域に設けられる半導体素子と、
を含むことを特徴とするアンテナ。
【請求項１５】
前記一対の真性半導体は、前記第１半導体と前記第３半導体との間に配置される第１Ｉ領域と、前記第３半導体と前記第２半導体との間に配置される第２Ｉ領域を有する、請求項１４に記載のアンテナ。
【請求項１６】
前記第１Ｉ領域は、第２Ｉ領域より狭く形成されている、請求項１５に記載のアンテナ。
【請求項１７】
前記第３半導体、前記第２Ｉ領域及び前記第２半導体は、前記放射体の一領域に装着され前記放射体の一領域を短絡または開放させるＰＩＮダイオードとして動作する、請求項１６に記載のアンテナ。
【請求項１８】
前記第１半導体、前記第１Ｉ領域及び前記第３半導体は、前記放射体に流れる電圧量を調節するバラクタダイオードとして動作する、請求項１６に記載のアンテナ。
【請求項１９】
前記第１半導体に接続された第１端子と、前記第２半導体に接続された第２端子と、前記第３半導体に接続された第３端子とをさらに含み、
前記第１端子及び前記第２端子にはそれぞれ前記放射体が接続され、前記第３端子はグランドに接続されている請求項１４に記載のアンテナ。
【請求項２０】
放射体と、
前記放射体の一領域に配置され、同一の極性を有する一対の第１半導体及び第２半導体と、前記第１半導体と前記第２半導体との間に配置され、前記第１半導体及び前記第２半導体と異なる極性を有する第３半導体と、前記第１半導体と前記第３半導体との間及び前記第３半導体と前記第２半導体との間にそれぞれ配置される一対の真性半導体と、を有する半導体素子と、
を含む周波数チューニング回路。
【請求項２１】
前記一対の真性半導体は、前記第１半導体と前記第３半導体との間に配置される第１Ｉ領域と、前記第３半導体と前記第２半導体との間に配置される第２Ｉ領域とを有する請求項２０に記載の周波数チューニング回路。
【請求項２２】
前記第１Ｉ領域は、前記第２Ｉ領域より狭く形成されている請求項２１に記載の周波数チューニング回路。
【請求項２３】
前記第３半導体、第２Ｉ領域及び第２半導体は、前記周波数チューニング回路の一領域に装着され前記放射体の一領域を短絡または開放させるＰＩＮダイオードとして動作する、請求項２１に記載の周波数チューニング回路。
【請求項２４】
前記第１半導体、前記第１Ｉ領域及び前記第３半導体は、前記周波数チューニング回路に流れる電圧量を調節するバラクタダイオードとして動作する請求項２１に記載の周波数チューニング回路。
【請求項２５】
放射体と、
放射体の一領域に配置され、同一の極性を有する一対の第１半導体及び第２半導体と、前記第１半導体と前記第２半導体との間に配置され、前記第１半導体及び前記第２半導体と異なる極性を有する第３半導体と、前記第１半導体と前記第３半導体との間及び前記第３半導体と前記第２半導体との間にそれぞれ配置される一対の真性半導体と、を備える半導体素子と、
を有する周波数チューニング回路を含むフィルタ。
【請求項２６】
放射体と、
放射体の一領域に配置され、同一の極性を有する一対の第１半導体及び第２半導体と、前記第１半導体と前記第２半導体との間に配置され、前記第１半導体及び前記第２半導体と異なる極性を有する第３半導体と、前記第１半導体と前記第３半導体との間及び前記第３半導体と前記第２半導体との間にそれぞれ配置される一対の真性半導体と、を備える半導体素子と、
を有する周波数チューニング回路を含むマッチング回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マクロ及びマイクロ周波数のチューニングが可能な半導体素子及びそれを備えるアンテナと周波数チューニング回路に関する。より詳細には、ＰＩＮダイオードとバラクタダイオードとを一つの素子で構成することによって、挿入損失、ＤＣ電源供給用回路の複雑性、体積の増大、バラクタダイオードの線形性低下などを解消することができるようにするマクロ及びマイクロ周波数のチューニングが可能な半導体素子及びそれを備えるアンテナと周波数チューニング回路に関する。
【背景技術】
【０００２】
近年、無線通信技術の発達に伴い、携帯電話機、ＰＤＡ、パーソナルコンピュータ、ノートＰＣなどの無線端末機において使用可能な様々な無線通信サービス、例えば、ＧＳＭ（Ｇｌｏｂａｌ  Ｓｙｓｔｅｍ  ｆｏｒ  Ｍｏｂｉｌｅ  ｃｏｍｍｕｎｉｃａｔｉｏｎ）、ＰＣＳ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｓｅｒｖｉｃｅｓ）、ＷｉＭＡＸ（Ｗｏｒｌｄ  ｉｎｔｅｒｏｐｅｒａｂｉｌｉｔｙ  ｆｏｒ  ｍｉｃｒｏｗａｖｅ  Ａｃｃｅｓｓ）、ＷＬＡＮ（Ｗｉｒｅｌｅｓｓ  ＬＡＮ）、ＷｉＢｒｏ（Ｗｉｒｅｌｅｓｓ  Ｂｒｏａｄｂａｎｄ  ｉｎｔｅｒｎｅｔ）、Ｂｌｕｅｔｏｏｔｈなどが開発されている。
【０００３】
ここで、ＧＳＭは８９０〜９６０ＭＨｚ帯域、ＰＣＳは１.８ＧＨｚ帯域、ＷｉＭＡＸは３.６〜３.８ＧＨｚ帯域、ＷＬＡＮはＩＥＥＥ８０２.１１ｂではＩＳＭ（Ｉｎｄｕｓｔｒｉａｌ，Ｓｃｉｅｎｔｉｆｉｃ＆Ｍｅｄｉｃａｌ）バンドである２.４ＧＨｚの周波数帯域を、ＩＥＥＥ８０２.１１ａではＵＮＩＩ（Ｕｎｌｉｃｅｎｓｅｄ  Ｎａｔｉｏｎａｌ  Ｉｎｆｏｒｍａｔｉｏｎ  Ｉｎｆｒａｓｔｒｕｃｔｕｒｅ）バンドである５ＧＨｚの周波数帯域を使用している。そして、ＷｉＢｒｏの場合には２.３ＧＨｚの帯域を使用し、Ｂｌｕｅｔｏｏｔｈは２.４ＧＨｚの帯域を使用する。
【０００４】
このような様々な周波数帯域を介して提供される無線通信サービスを一つの無線端末機を用いてサービスを受けるためには、各サービス帯域からの無線信号を送受信するためにサービス帯域に応じた周波数チューニングと、サービス帯域内でのチャネル変換のための周波数チューニングが可能なアンテナ、チューナブルフィルタ（Ｔｕｎａｂｌｅ  Ｆｉｌｔｅｒ）、マッチング回路などが必要である。ここで、サービス帯域間の周波数チューニングをマクロチューニングといい、サービス帯域内での周波数チューニングをマイクロチューニングという。
【０００５】
このようなマクロチューニング及びマイクロチューニングが可能なアンテナ、フィルタ、マッチング回路などの実現のために、ＰＩＮダイオード及びバラクタダイオードを使用することができる。
一般的にＰＩＮダイオードは、一定以上の電圧が印加されると直列抵抗成分が小さくなってターンオンされ、０Ｖが印加されると直列抵抗成分が急激に大きくなってターンオフされる。従って、ＰＩＮダイオードをアンテナの放射体、フィルタライン、マッチング回路などに接続する場合、ＰＩＮダイオードがターンオフされると、放射体、フィルタライン、マッチング回路の一部が短絡されそれぞれの長さが短くなるので、その長さを調節することができるようになる。すなわち、アンテナ、フィルタ、マッチング回路の長さ調節によりマクロチューニングが可能となる。
【０００６】
バラクタダイオードの場合、印加される逆電圧の大きさに応じて周波数帯域を微細に変動させることにより、サービス帯域内でチャネル間の変動が可能のように構成することができる。
ところが、マクロチューニングとマイクロチューニングのために、ＰＩＮダイオードとバラクタダイオードを共に使用する場合、各素子を別々にパッケージングすることにより挿入損失（ｉｎｓｅｒｔｉｏｎ  ｌｏｓｓ）が発生する。そして、バラクタダイオードの場合、Ｉ（Ｉｎｔｒｉｎｓｉｃ）領域ではなく空乏（Ｄｅｐｌｅｔｉｏｎ）領域を使用するので線形性に優れていない。また、ＰＩＮダイオード及びバラクタダイオードにＤＣ電源供給用回路からのＲＦ信号が入力されることを防止するために、ＰＩＮダイオードとバラクタダイオードの各端子にＲＦブロック用インダクタを装着することにより、ＤＣ電源供給用回路が複雑になり、体積が大きくなるという短所がある。
【特許文献１】米国特許第６５３１９３６号
【特許文献２】韓国公開特許  ２００５−０８３２５１号
【特許文献３】日本特開２０００−２９５０３０号
【特許文献４】日本特開平１１−１９５９５９号
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は前述の目的を解決するためのものであって、本発明の目的は、ＰＩＮダイオードとバラクタダイオードを一つの素子で構成することにより、挿入損失、ＤＣ電源供給回路の複雑性、回路体積の増大、バラクタダイオードの線形性低下などを解消できるマクロ及びマイクロ周波数チューニングが可能な半導体素子及びそれを備えるアンテナと周波数チューニング回路を提供することにある。
【課題を解決するための手段】
【０００８】
前述の目的を達成するために、本願発明１は、下記の構成要件を含む半導体素子を提供する。
・同一の極性を有する第１半導体及び第２半導体と、
・前記第１半導体と前記第２半導体との間に配置され、前記第１半導体及び前記第２半導体と異なる極性を有する第３半導体と、
・前記第１半導体と前記第３半導体との間及び前記第３半導体と前記第２半導体との間にそれぞれ配置される一対の真性半導体。
【０００９】
発明２は、前記発明１において、前記第１半導体及び前記第２半導体はｐ型半導体で形成され、第３半導体はｎ型半導体で形成されている半導体素子を提供する。
発明３は、前記発明１において、前記第１半導体及び前記第２半導体はｎ型半導体で形成され、前記第３半導体はｐ型半導体で形成されている半導体素子を提供する。
発明４は、前記発明１において、前記一対の真性半導体は、前記第１半導体と前記第３半導体との間に配置される第１Ｉ領域と、前記第３半導体と前記第２半導体との間に配置される第２Ｉ領域とを有する半導体素子を提供する。
【００１０】
発明５は、前記発明４において、前記第１Ｉ領域は、前記第２Ｉ領域より狭く形成されている半導体素子を提供する。
発明６は、前記発明５において、前記第１半導体、前記第１Ｉ領域及び前記第３半導体は、バラクタダイオードとして動作する半導体素子を提供する。
発明７は、前記発明５において、前記第３半導体、第２Ｉ領域及び第２半導体は、ＰＩＮダイオードとして動作する半導体素子を提供する。
【００１１】
発明８は、前記発明１において、前記第１半導体に接続された第１端子と、前記第２半導体に接続された第２端子と、前記第３半導体に接続された第３端子とをさらに含む半導体素子を提供する。
発明９は、前記発明８において、前記第１端子と前記第３端子とは相互接続され、前記第１端子と前記第３端子とを接続する電源ラインには電源供給のための第１電源が配置されている、半導体素子を提供する。
【００１２】
発明１０は、前記発明９において、前記第２端子と前記第３端子とは相互接続され、前記第２端子と前記第３端子とを接続する電源ラインには電源供給のための第２電源が配置されている半導体素子を提供する。
発明１１は、前記発明１０において、前記第１電源及び前記第２電源は、前記第１端子と前記第３端子とに接続された電極が相異するように配置されるている半導体素子を提供する。
【００１３】
発明１２は、前記発明８において、前記第１端子、前記第２端子及び前記第３端子のうち少なくとも一つにはインダクタが形成されている半導体素子を提供する。
発明１３は、前記発明８において、前記第３端子は、グランドに接続されている半導体素子を提供する。
発明１４は、下記の構成要件を含むアンテナを提供する。
・電磁波を放射する放射体と、
・同一の極性を有する一対の第１半導体及び第２半導体と、前記第１半導体と前記第２半導体との間に配置され、前記第１半導体及び前記第２半導体と異なる極性を有する第３半導体と、前記第１半導体と前記第３半導体との間及び前記第３半導体と第２半導体との間にそれぞれ配置される一対の真性半導体と、を有し、前記放射体の一領域に設けられる半導体素子。
【００１４】
発明１５は、前記発明１４において、前記一対の真性半導体は、前記第１半導体と前記第３半導体との間に配置される第１Ｉ領域と、前記第３半導体と前記第２半導体との間に配置される第２Ｉ領域を有するアンテナを提供する。
発明１６は、前記発明１５において、前記第１Ｉ領域は、第２Ｉ領域より狭く形成されているアンテナを提供する。
【００１５】
発明１７は、前記発明１６において、前記第３半導体、前記第２Ｉ領域及び前記第２半導体は、前記放射体の一領域に装着され前記放射体の一領域を短絡または開放させるＰＩＮダイオードとして動作する、アンテナを提供する。
発明１８は、前記発明１６において、前記第１半導体、前記第１Ｉ領域及び前記第３半導体は、前記放射体に流れる電圧量を調節するバラクタダイオードとして動作するアンテナを提供する。
【００１６】
発明１９は、前記発明１４において、前記第１半導体に接続された第１端子と、前記第２半導体に接続された第２端子と、前記第３半導体に接続された第３端子とをさらに含み、前記第１端子及び前記第２端子にはそれぞれ前記放射体が接続され、前記第３端子はグランドに接続されているアンテナを提供する。
発明２０は、下記の構成要件を含む周波数チューニング回路を提供する。
・放射体と、
・前記放射体の一領域に配置され、同一の極性を有する一対の第１半導体及び第２半導体と、前記第１半導体と前記第２半導体との間に配置され、前記第１半導体及び前記第２半導体と異なる極性を有する第３半導体と、前記第１半導体と前記第３半導体との間及び前記第３半導体と前記第２半導体との間にそれぞれ配置される一対の真性半導体と、を有する半導体素子。
【００１７】
発明２１は、前記発明２０において、前記一対の真性半導体は、前記第１半導体と前記第３半導体との間に配置される第１Ｉ領域と、前記第３半導体と前記第２半導体との間に配置される第２Ｉ領域とを有する周波数チューニング回路を提供する。
発明２２は、前記発明２１において、前記第１Ｉ領域は、前記第２Ｉ領域より狭く形成されている周波数チューニング回路を提供する。
【００１８】
発明２３は、前記発明２１において、前記第３半導体、第２Ｉ領域及び第２半導体は、前記周波数チューニング回路の一領域に装着され前記放射体の一領域を短絡または開放させるＰＩＮダイオードとして動作する、周波数チューニング回路を提供する。
発明２４は、前記発明２１において、前記第１半導体、前記第１Ｉ領域及び前記第３半導体は、前記周波数チューニング回路に流れる電圧量を調節するバラクタダイオードとして動作する周波数チューニング回路を提供する。
【００１９】
発明２５は、
・放射体と、
・放射体の一領域に配置され、同一の極性を有する一対の第１半導体及び第２半導体と、前記第１半導体と前記第２半導体との間に配置され、前記第１半導体及び前記第２半導体と異なる極性を有する第３半導体と、前記第１半導体と前記第３半導体との間及び前記第３半導体と前記第２半導体との間にそれぞれ配置される一対の真性半導体と、を備える半導体素子と、
を有する周波数チューニング回路を含むフィルタを提供する。
【００２０】
発明２６は、
・放射体と、
・放射体の一領域に配置され、同一の極性を有する一対の第１半導体及び第２半導体と、前記第１半導体と前記第２半導体との間に配置され、前記第１半導体及び前記第２半導体と異なる極性を有する第３半導体と、前記第１半導体と前記第３半導体との間及び前記第３半導体と前記第２半導体との間にそれぞれ配置される一対の真性半導体と、を備える半導体素子と、
を有する周波数チューニング回路を含むマッチング回路を提供する。
【発明の効果】
【００２１】
本発明によると、本マクロ及びマイクロチューニングが可能な半導体素子は、ＰＩＮダイオードとバラクタダイオードを一つの素子で構成しインダクタを一体に形成することで、複数の素子を使用することにより発生する挿入損失を減少させることができるだけではなく、ＤＣ電源供給回路からインダクタを除去することによりＤＣ電源供給回路を簡単化して回路のサイズを縮小させることができる。そして、バラクタダイオードパートの空乏領域をＩ領域に変更することにより、バラクタダイオードパートの線形性を向上させることができる。また、一つの素子で構成されることにより、コストを削減することができるだけではなく、回路の集積度を向上させることができる。
【発明を実施するための最良の形態】
【００２２】
以下、添付の図面に基づいて本発明の好適な実施形態を詳説する。
図１Ａないし図１Ｃは、バラクタダイオードとＰＩＮダイオードとを一つの素子に構成する過程を示す図である。ここで、図１Ａは、バラクタダイオードとＰＩＮダイオードの素子構成図である。図１Ｂは、バラクタダイオードとＰＩＮダイオードを結合させるためにバラクタダイオードを反転させた素子構成図である。図１Ｃは、本発明に係るマクロ及びマイクロ周波数チューニングが可能な半導体素子の構成図である。
【００２３】
バラクタダイオード１０は、ｎ型半導体１１、空乏領域１３及びｐ型半導体１２を含み、ｎ型半導体１１及びｐ型半導体１２には端子が形成されている。各端子は直流電源に接続され、直流電源の陽極はｎ型半導体１１に接続され、陰極はｐ型半導体１２に接続される。従って、バラクタダイオード１０には逆電圧が印加される。
ＰＩＮダイオード２０は、ｎ型半導体２１、Ｉ（Ｉｎｔｒｉｎｓｉｃ）領域２３及びｐ型半導体２２を含み、ｎ型半導体２１及びｐ型半導体２２には端子が形成されている。各端子は直流電源に接続され、直流電源の陰極はｎ型半導体２１に接続され、陽極はｐ型半導体２２に接続される。
【００２４】
このようなバラクタダイオード１０とＰＩＮダイオード２０とを一つの素子に構成するために、図１Ｂにおいてはバラクタダイオード１０を反転させてｐ型半導体１２−空乏領域１３−ｎ型半導体１１の順に配置させる。このようにバラクタダイオード１０を反転させると、バラクタダイオード１０のｎ型半導体１１とＰＩＮダイオード２０のｎ型半導体２１が隣接するようになり、ｎ型半導体１１、２１を共通に使用する場合、バラクタダイオード１０とＰＩＮダイオード２０を一つの素子に結合させることができる。
【００２５】
これにより、図１Ｃに示されたマクロ及びマイクロ周波数チューニングが可能な半導体素子３０は、ｎ型半導体１１、２１を共通に使用するバラクタダイオード１０とＰＩＮダイオード２０との結合により形成される。
マクロ及びマイクロ周波数チューニングが可能な半導体素子３０は、両端に同一の極性を有する第１半導体３１及び第２３２が配置され、第１半導体３１と第２半導体３２との間には異なる極性を有する第３半導体３３が配置される。図１Ｃの一実施形態によると、第１半導体３１及び第２３２はｐ型半導体であり、第３半導体３３はｎ型半導体である。また、逆に図２の一実施形態のように、第１半導体１３１及び第２半導体１３２がｎ型半導体であり、第３半導体がｐ型半導体になることができる。第１半導体３１と第３半導体３３との間及び第３半導体３３と第２半導体３２との間にはそれぞれ真性半導体が配置される。第１半導体３１と第３半導体３３との間に配置される真性半導体を第１Ｉ領域３４といい、第３半導体３３と第２半導体３２との間に配置される真性半導体を第２Ｉ領域３５という。
【００２６】
なお、図１Ｃに示すように、半導体素子３０は、第１半導体３１に接続された第１端子４１、第２半導体３２に接続された第２端子４２及び第３半導体３３に接続された第３端子４３を含む。ここで、第１端子４１及び第３端子４３は相互接続され、第２端子４２及び第３端子４３も相互接続されている。
このような半導体素子３０は、第１半導体３１、第１Ｉ領域３４及び第３半導体３３がバラクタダイオードパート３１、３４、３３として動作し、第３半導体３３、第２Ｉ領域３５及び第２半導体３２がＰＩＮダイオードパート３２、３５、３３として動作する。ここで、バラクタダイオードパート３１、３４、３３には、従来は空乏領域を使用していたが、半導体素子３０においては空乏領域の代わりにＩ領域を使用している。
【００２７】
これにより、従来では図３Ａに示すように、電圧に応じてキャパシタンスが２次元関数的に変化することにより線形性が低下した。しかし半導体素子３０のバラクタダイオードパート３１、３４、３３は、ＰＩＮダイオードと同様に真性半導体を使用することにより、図３Ｂに示すように、電圧に対してキャパシタンスが線形性を有するようになる。このように線形性が増加することにより、ＲＦ出力に対するキャパシタンスの変化範囲を増加させることができる。
【００２８】
また、バラクタダイオードパート３１、３４、３３の周波数帯域の調節範囲がＰＩＮダイオードパート３２、３５、３３による周波数帯域の調節範囲より小さいことにより、第１Ｉ領域３４は第２Ｉ領域３５より狭く形成される。
一方、バラクタダイオードパート３１、３４、３３に接続された第１端子４１と第３端子４３とを接続する電源ラインには、バラクタダイオードパート３１、３４、３３に逆電圧を供給するための第１電源４４が配置され、ｐ型半導体である第１半導体３１は第１電源４４の陰極が接続され、ｎ型半導体である第３半導体３３には第１電源４４の陽極が接続される。
【００２９】
逆に、ＰＩＮダイオードパート３２、３５、３３に接続された第３端子４３と第２端子４２とを接続する電源ラインには、ＰＩＮダイオードパート３２、３５、３３に電源を供給するための第２電源４５が配置される。ｎ型半導体である第３半導体３３には第２電源４５の陰極が接続され、ｐ型半導体である第２半導体３２には第２電源４５の陽極が接続される。
【００３０】
このような半導体素子３０の第１端子４１及び第２端子４２は、それぞれマクロチューニングとマイクロチューニングのための素子または回路に接続され、第３端子４３はグランドに接続される。また、第１端子４１、第２端子４２及び第３端子４３には、それぞれインダクタ４７が形成されてＲＦ信号の入力を遮断し、各インダクタ４７は半導体素子３０に一体に形成される。
【００３１】
図４は、ＣＭＯＳ互換工程により製造した本発明に係る半導体素子の平面図である。
同図に示すように、四角形状のｐ型基板の上にｎ型半導体３３が配置され、ｎ型半導体３３の上の両側領域に第１Ｉ領域３４及び第２３５がそれぞれ形成されている。そして、第１Ｉ領域３４と第２Ｉ領域３５の中央領域には
、それぞれｐ型半導体３１、３２が配置されている。ｎ型半導体３３の中央領域には第３端子４３が形成されており、ｐ型半導体３１、３２の枠には第１端子４１及び第２端子４２が形成されている。一方、第１端子４１、第２端子４２及び第３４３には、それぞれインダクタ４７が形成されており、インダクタ４７は半導体素子３０に一体に形成される。
【００３２】
図５は、ＭＥＳＡ構造に従って製造した本発明に係る半導体素子の平面図である。
ＭＥＳＡ構造の半導体素子３０は、ｐ型基板の上にｐ型半導体３１、ｎ型半導体３３、ｐ型半導体３２が順次配置されており、ｎ型半導体３３と各ｐ型半導体３１、３２との間にはそれぞれ第１Ｉ領域３４と第２Ｉ領域３５が形成されている。そして、各ｐ型半導体３１、３２とｎ型半導体３３には第１端子４１、第２端子４２及び第３端子４３が形成されており、第１端子４１、第２端子４２及び第３端子４３にはそれぞれインダクタ４７が一体で形成されている。
【００３３】
図６ＡはバラクタダイオードとＰＩＮダイオードをそれぞれ設置した場合のＤＣ電源供給回路図である。図６Ｂは本発明に係る半導体素子のＤＣ電源供給回路図である。
図６Ａに示すように、従来ではＲＦ信号が入力されることを防止するために、ＤＣブロック回路７０、ＰＩＮダイオード用のＤＣバイアス回路８０、バラクタダイオード用のＤＣバイアス回路９０にそれぞれインダクタ４７を装着した。このように複数のインダクタ４７を装着することにより、ＤＣ電源供給回路が複雑になるだけではなく、インダクタ４７により回路のサイズが大きくなるという短所があった。
【００３４】
一方、半導体素子３０は、図４及び図５に示すように、素子内にインダクタ４７を一体で構成することにより、ＤＣブロック回路１７０、ＰＩＮダイオード用のＤＣバイアス回路１８０、バラクタダイオード用ＤＣバイアス回路１９０に別のインダクタ４７を備える必要がなくなる。これにより、図６Ｂに示すように、ＤＣ電源供給回路からインダクタ４７を除去することができるので、ＤＣ電源供給回路を簡単化することができるだけではなく、そのサイズを縮小することができる。
【００３５】
図７は、本発明に係る半導体素子を装着したアンテナの一実施形態である。
同図の半導体素子１３０を装着したアンテナは、放射体１００と、グラウンド１１０と、マクロ及びマイクロ周波数チューニングが可能な半導体素子１３０とを含む。半導体素子は、例えば、図１Ｃ又は図２の半導体素子を採択することができる。
グラウンド１１０は、回路基板の一側面に取り付けられ、放射体１００と電気的に接続される。
【００３６】
放射体１００は電磁波を放射し、回路基板の他側面にパッチアンテナの形に取り付けられ、長手方向に沿って数回折り曲げられた蛇行ライン部１０５と、直線状の紐状に形成されるフィーディング部１０１を含む。
蛇行ライン部１０５は、フィーディング部１０１の端部から所定の長さで延長された後、ジグザグに複数回折り曲げられて形成される。蛇行ライン部１０５のフィーディング部１０１に向かっている端部領域はグラウンド１１０とビアホールを介して電気的に接続されている。
【００３７】
マクロ及びマイクロ周波数チューニングが可能な半導体素子１３０は、蛇行ライン部１０５の長手方向に沿って一側領域に装着され、半導体素子１３０の両端に接続された蛇行ラインを相互電気的に短絡または開放させる。
半導体素子１３０のＰＩＮダイオードパート３２、３５、３３は、一定以上の電圧が加えられると直列抵抗成分が１Ωになってターンオンされる。従って、半導体素子１３０によって接続された蛇行ラインは短絡され、放射体１００の長さはフィーディング部１０１と蛇行ライン部１０５とを足した全長になる。
【００３８】
一方、ＰＩＮダイオードパート３２、３５、３３に電圧が加えられないと、直列抵抗成分が１０ＫΩになり、ＰＩＮダイオードパート３２、３５、３３はターンオフされる。これにより、半導体素子１３０によって接続された蛇行ラインは開放され、放射体１００の長さはフィーディング部１０１と半導体素子１３０前までの蛇行ライン部１０５の長さを足したものと同様である。従って、放射体１００の長さはＰＩＮダイオードパート３２、３５、３３がターンオンされた場合よりその長さが短くなり、共振周波数が高くなる。
【００３９】
一方、本半導体素子１３０のバラクタダイオードパート３１、３４、３３は、バラクタダイオードに加えられる逆電圧の大きさに応じてキャパシタンスが変化し、アンテナの周波数がサービス帯域内で変動されるようにする。
詳細には、バラクタダイオードパート３１、３４、３３には、第１電源４４により０〜３Ｖの間で連続的に変動する逆電圧が加えられる。逆電圧バイアスが加えられる前、バラクタダイオードの第１Ｉ領域３４が最も小さくなり、最も高いキャパシタンスを有するようになる。このとき、アンテナの共振点はサービス帯域内で最も低い周波数を有するチャネルにおいて共振する。
【００４０】
一方、バラクタダイオードパート３１、３４、３３に逆電圧が加え始められると、空乏領域が大きくなり、これによりキャパシタンスが減少するようになる。このとき、アンテナの共振点はサービス帯域内で高い周波数を有するチャネルに移動する。すなわち、バラクタダイオードパート３１、３４、３３に加えられる逆電圧が大きくなるほどアンテナの共振点が高い周波数チャネルに移動するようにする。従って、バラクタダイオードパート３１、３４、３３に加えられる逆電圧を調節してサービス帯域内でのチャネル変更、すなわちマイクロチューニングが可能である。
【００４１】
後述する表１には、ＰＩＮダイオードパート３２、３５、３３がターンオンされるとき、放射体１００の長さが長くなり、２.４ＧＨｚの帯域で共振点が形成される場合、及びＰＩＮダイオードパート３２、３５、３３がターンオフされるとき、放射体１００の長さが短くなり、５.３ＧＨｚの帯域で共振点が形成される場合を示している。
【００４２】
【表１】
2008113000.tif 000003
第２端子４２はＰＩＮダイオードパート３２、３５、３３に接続され、第２端子４２に１Ｖが印加されると、ＰＩＮダイオードパート３２、３５、３３がターンオンされ、このときアンテナの共振点は２.４ＧＨｚないし２.４８ＧＨｚになる。第２端子４２に０Ｖが印加されると、ＰＩＮダイオードパート３２、３５、３３がターンオフされ、このときアンテナの共振点は５.１５ＧＨｚないし５.３５ＧＨｚになる。すなわち、ＰＩＮダイオードパート３２、３５、３３がターンオン又はターンオフされることによりマクロチューニングが行われる。
【００４３】
一方、第１端子４１はバラクタダイオードパート３１、３４、３３に接続され、ＰＩＮダイオードパート３２、３５、３３がターンオンされた状態で第１端子４１に逆電圧で１Ｖが印加されると、アンテナが２.４ＧＨｚ帯域で共振し、第１端子４１に逆電圧で３Ｖが印加されると、アンテナが２.４８ＧＨｚ帯域で共振する。そして、第１端子４１に１Ｖから３Ｖの間の逆電圧を印加することにより、線形的にキャパシタンスが変化し、２.４ＧＨｚないし２.４８ＧＨｚ帯域で線形的に周波数調節が可能となる。
【００４４】
もし、ＰＩＮダイオードパート３２、３５、３３がターンオフされた状態でバラクタダイオードパート３１、３４、３３に１Ｖ〜３Ｖの間の逆電圧が印加されると、アンテナが５.１５ＧＨｚないし５.３５ＧＨｚ帯域で変化するようになる。すなわち、ＰＩＮダイオードパート３２、３５、３３に加えられる逆電圧を調節してマイクロチューニングを行う。
【００４５】
一方、ＰＩＮダイオードのターンオン又はターンオフによる放射体１００の長さは設計に応じていくらでも変更可能であり、これにより、ＧＳＭ、ＰＣＳ、ＷｉＭＡＸ、ＷＬＡＮ、ＷｉＢｒｏ、Ｂｌｕｅｔｏｏｔｈなどの無線通信サービスが可能のように設計可能である。
図８は、本発明に係る半導体素子を複数装着したアンテナの概略な構成図である。
【００４６】
同図のアンテナは複数の放射体を含み、各放射体の間には半導体素子３０が装着されている。各放射体と接続するとき、半導体素子３０の第１端子４１及び第２端子４２はそれぞれ前後の放射体と接続され、第３端子４３はグランドに接続される。
このように複数の放射体の間に複数の半導体素子３０を装着する場合、ＰＩＮダイオードパート３２、３５、３３のターンオン又はターンオフに応じてた多段階の周波数帯域調整が可能である。これにより、周波数帯域が相違なる複数の無線通信サービスの提供が可能となる。また、各サービス周波数帯域内でバラクタダイオードパート３１、３４、３３に加えられる逆電圧を調節することによりチャネル調節が可能である。
【００４７】
図９は、本発明に係る半導体素子を複数装着したフィルタの概略な構成図である。
半導体素子３０は、周波数のチューニングに用いられる多様な素子及び回路に提供することができ、例えばチューナブルフィルタ、マッチング回路などが挙げられる。そのうち、図９には、フィルタに半導体素子３０を装着した場合を示している。
一般にフィルタは、インダクタやキャパシタを含むが、図９には一つのフィルタを単にラインで示している。複数のフィルタを形成する複数のフィルタラインが配置されており、各フィルタラインの間には半導体素子３０が装着されている。半導体素子３０の第１端子４１と第２端子４２はそれぞれフィルタラインに接続され、第３端子４３はグラウンドに接続されている。このようにフィルタに半導体素子３０を複数装着することにより、ＰＩＮダイオードパート３２、３５、３３を用いてフィルタリングされる周波数帯域をマクロチューニングすることができるだけではなく、バラクタダイオードパート３１、３４、３３を用いてフィルタリングされる周波数帯域をマイクロチューニングすることができる。
【００４８】
以上、本発明の好適な実施形態を図示及び説明してきたが、本発明の技術的範囲は前述の実施形態に限定されるものではなく、特許請求の範囲に基づいて定められる。当該発明が属する技術分野において通常の知識を有する者であれば誰もが特許請求の範囲において請求する本発明の要旨から外れることなく多様な変形実施が可能であることは勿論のことであり、該変更した技術は特許請求の範囲に記載された発明の技術的範囲に属するものである。
【図面の簡単な説明】
【００４９】
【図１Ａ】バラクタダイオードとＰＩＮダイオードの素子構成図である。
【図１Ｂ】バラクタダイオードとＰＩＮダイオードを結合させるためにダイオードを反転させた素子構成図である。
【図１Ｃ】本発明に係るマクロ及びマイクロ周波数チューニングが可能な半導体素子の構成図である。
【図２】図１Ｃの半導体素子と反対極性に形成されたマクロ及びマイクロ周波数チューニングが可能な半導体素子の構成図である。
【図３Ａ】従来のバラクタダイオードの電圧とキャパシタンスとの関係を示すグラフである。
【図３Ｂ】本発明のバラクタダイオードパートの電圧とキャパシタンスとの関係を示すグラフである。
【図４】ＣＭＯＳ互換工程により製造した本発明に係る半導体素子３０の平面図である。
【図５】ＭＥＳＡ構造に従って製造した本発明に係る半導体素子の平面図である。
【図６Ａ】バラクタダイオードとＰＩＮダイオードをそれぞれ設置した場合のＤＣ電源供給回路図である。
【図６Ｂ】本発明に係る半導体素子のＤＣ電源供給回路図である。
【図７】本発明に係る半導体素子を装着したアンテナの一実施形態である。
【図８】本発明に係る半導体素子を複数装着したアンテナの概略な構成図である。
【図９】本発明に係る半導体素子を複数装着したフィルタの概略な構成図である。
【符号の説明】
【００５０】
３０  半導体素子
３１  第１半導体
３２  第２半導体
３３  第３半導体
３４  第１Ｉ領域
３５  第２Ｉ領域
４１  第１端子
４２  第２端子
４３  第３端子
４４  第１電源
４５  第２電源
【図１Ａ】
2008113000.tif 000004
【図１Ｂ】
2008113000.tif 000005
【図１Ｃ】
2008113000.tif 000006
【図２】
2008113000.tif 000007
【図３Ａ】
2008113000.tif 000008
【図３Ｂ】
2008113000.tif 000009
【図４】
2008113000.tif 000010
【図５】
2008113000.tif 000011
【図６Ａ】
2008113000.tif 000012
【図６Ｂ】
2008113000.tif 000013
【図７】
2008113000.tif 000014
【図８】
2008113000.tif 000015
【図９】
2008113000.tif 000016