(57)【要約】【課題】ＳｉＣ結晶の結晶性の低下を抑制して高濃度のドーピングをすることができるＳｉＣへのドーピング方法およびその方法を用いたＳｉＣ半導体装置の製造方法を提供する。【解決手段】ドーパントを含むＳｉ膜をＳｉＣの表面の少なくとも一部に形成する工程と、Ｓｉ膜をＳｉＣに形成した状態でＳｉＣおよびＳｉ膜を熱処理する工程と、を含む、ＳｉＣへのドーピング方法とその方法を用いたＳｉＣ半導体装置の製造方法である。【選択図】図１
2008112842.tif 000002
【特許請求の範囲】
【請求項１】
ドーパントを含む珪素膜を炭化珪素の表面の少なくとも一部に形成する工程と、前記珪素膜を前記炭化珪素に形成した状態で前記炭化珪素および前記珪素膜を熱処理する工程と、を含む、炭化珪素へのドーピング方法。
【請求項２】
前記熱処理によって前記炭化珪素および前記珪素膜が８００℃以上に加熱されることを特徴とする、請求項１に記載の炭化珪素へのドーピング方法。
【請求項３】
前記熱処理によって前記炭化珪素および前記珪素膜が１９００℃以下に加熱されることを特徴とする、請求項１または２に記載の炭化珪素へのドーピング方法。
【請求項４】
前記珪素膜中の前記ドーパントの濃度が１×１０14ｃｍ-3以上であることを特徴とする、請求項１から３のいずれかに記載の炭化珪素へのドーピング方法。
【請求項５】
前記珪素膜中の前記ドーパントの濃度が１×１０18ｃｍ-3以上であることを特徴とする、請求項１から３のいずれかに記載の炭化珪素へのドーピング方法。
【請求項６】
ドーパントを含む珪素膜を炭化珪素の表面の少なくとも一部に形成する工程と、前記珪素膜を前記炭化珪素に形成した状態で前記炭化珪素および前記珪素膜を熱処理する工程と、を含む、炭化珪素半導体装置の製造方法。
【請求項７】
前記熱処理によって前記炭化珪素および前記珪素膜が８００℃以上に加熱されることを特徴とする、請求項６に記載の炭化珪素半導体装置の製造方法。
【請求項８】
前記熱処理によって前記炭化珪素および前記珪素膜が１９００℃以下に加熱されることを特徴とする、請求項６または７に記載の炭化珪素半導体装置の製造方法。
【請求項９】
前記珪素膜中の前記ドーパントの濃度が１×１０14ｃｍ-3以上であることを特徴とする、請求項６から８のいずれかに記載の炭化珪素半導体装置の製造方法。
【請求項１０】
前記珪素膜中の前記ドーパントの濃度が１×１０18ｃｍ-3以上であることを特徴とする、請求項６から８のいずれかに記載の炭化珪素半導体装置の製造方法。
【請求項１１】
前記熱処理によって前記炭化珪素に前記ドーパントがドーピングされた領域の少なくとも一部にオーミック電極を形成する工程を含むことを特徴とする、請求項６から１０のいずれかに記載の炭化珪素半導体装置の製造方法。
【請求項１２】
前記炭化珪素にドーパントをイオン注入法によりドーピングする工程を含み、前記熱処理は前記炭化珪素にイオン注入法によりドーピングされた前記ドーパントを活性化する工程を兼ねることを特徴とする、請求項６から１１のいずれかに記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素へのドーピング方法および炭化珪素半導体装置の製造方法に関し、特に、炭化珪素（ＳｉＣ）結晶の結晶性の低下を抑制して高濃度のドーピングをすることができるＳｉＣへのドーピング方法およびその方法を用いたＳｉＣ半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来から、半導体プロセスで用いられるドーピング技術としては、拡散法またはイオン注入法が一般的に知られている。
【０００３】
しかしながら、ＳｉＣにおけるドーパントの拡散係数が極めて小さく、拡散法によるドーピングは困難であることから、ＳｉＣに対するドーピングとしてはイオン注入法によるドーピングが一般的に用いられている（たとえば、非特許文献１参照）。
【非特許文献１】松波弘之編著，「半導体ＳｉＣ技術と応用」，日刊工業新聞社（２００３）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
たとえば、ＳｉＣを用いたＳｉＣ半導体装置の製造工程において、ＳｉＣに低抵抗層を形成する場合には、高ドーズのイオン注入によって、ＳｉＣに高濃度のドーピング層を形成する必要がある。
【０００５】
しかしながら、イオン注入法によるドーピングにおいては、イオンを打ち込むときにＳｉＣ結晶の結晶破壊を伴う。特に、高ドーズのイオン注入を行なうほど結晶破壊が大きく、結晶の回復のために熱処理を行なったとしても完全に結晶が回復しないことがあった。
【０００６】
たとえば、４Ｈ−ＳｉＣまたは６Ｈ−ＳｉＣに対して高ドーズのイオン注入を行なった場合には、イオン注入部分が連続的な非晶質になるため高温で熱処理を行なっても結晶の良好な回復が進行せず、さらに、３Ｃ−ＳｉＣ粒の混入や活性化率の低下によって、低抵抗層を形成することができなかった。
【０００７】
上記の事情に鑑みて、本発明の目的は、ＳｉＣ結晶の結晶性の低下を抑制して高濃度のドーピングをすることができるＳｉＣへのドーピング方法およびその方法を用いたＳｉＣ半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明は、ドーパントを含む珪素（Ｓｉ）膜をＳｉＣの表面の少なくとも一部に形成する工程と、Ｓｉ膜をＳｉＣに形成した状態でＳｉＣおよびＳｉ膜を熱処理する工程と、を含む、ＳｉＣへのドーピング方法である。本発明のＳｉＣへのドーピング方法によれば、ＳｉＣ結晶の結晶性の低下を抑制して高濃度のドーピングをすることができる。
【０００９】
ここで、本発明のＳｉＣへのドーピング方法においては、上記の熱処理によってＳｉＣおよびＳｉ膜が８００℃以上に加熱されることが好ましい。これにより、ＳｉＣの表面が再構成する傾向が大きくなり、Ｓｉ膜中のドーパントをＳｉＣ中に取り込むことが可能となる。
【００１０】
また、本発明のＳｉＣへのドーピング方法においては、上記の熱処理によってＳｉＣお
よびＳｉ膜が１９００℃以下に加熱されることが好ましい。これにより、ＳｉＣの昇華を抑制しながら、ＳｉＣの表面の再構成を実現し、Ｓｉ膜中のドーパントをＳｉＣ中に取り込むことが可能となる。
【００１１】
また、本発明のＳｉＣへのドーピング方法においては、Ｓｉ膜中のドーパントの濃度が１×１０14ｃｍ-3以上であることが好ましい。この場合には、低抵抗なＳｉＣ半導体装置を製造することができる傾向にある。
【００１２】
また、本発明のＳｉＣへのドーピング方法においては、Ｓｉ膜中のドーパントの濃度が１×１０18ｃｍ-3以上であることが好ましい。この場合には、従来のイオン注入でのドーピングではダメージが大きくなって低抵抗なＳｉＣ半導体装置を製造することが困難となる高濃度のドーピングが可能となる。
【００１３】
また、本発明は、ドーパントを含むＳｉ膜をＳｉＣの表面の少なくとも一部に形成する工程と、Ｓｉ膜をＳｉＣに形成した状態でＳｉＣおよびＳｉ膜を熱処理する工程と、を含む、ＳｉＣ半導体装置の製造方法である。本発明のＳｉＣ半導体装置の製造方法によれば、ＳｉＣ結晶の結晶性の低下を抑制し、高濃度のドーピングをして、ＳｉＣ半導体装置を製造することが可能となる。
【００１４】
ここで、本発明のＳｉＣ半導体装置の製造方法においては、上記の熱処理によってＳｉＣおよびＳｉ膜が８００℃以上に加熱されることが好ましい。これにより、ＳｉＣの表面が再構成する傾向が大きくなり、Ｓｉ膜中のドーパントをＳｉＣ中に取り込むことが可能となる。
【００１５】
また、本発明のＳｉＣ半導体装置の製造方法においては、上記の熱処理によってＳｉＣおよびＳｉ膜が１９００℃以下に加熱されることが好ましい。これにより、ＳｉＣの昇華を抑制しながら、ＳｉＣの表面の再構成を実現し、Ｓｉ膜中のドーパントをＳｉＣ中に取り込むことが可能となる。
【００１６】
また、本発明のＳｉＣ半導体装置の製造方法においては、Ｓｉ膜中のドーパントの濃度が１×１０14ｃｍ-3以上であることが好ましい。この場合には、低抵抗なＳｉＣ半導体装置を製造することができる傾向にある。
【００１７】
また、本発明のＳｉＣ半導体装置の製造方法においては、Ｓｉ膜中のドーパントの濃度が１×１０18ｃｍ-3以上であることが好ましい。この場合には、従来のイオン注入でのドーピングではダメージが大きくなって低抵抗なＳｉＣ半導体装置を製造することが困難となる高濃度のドーピングが可能となり、従来よりも低抵抗なＳｉＣ半導体装置を製造することができる。
【００１８】
また、本発明のＳｉＣ半導体装置の製造方法においては、上記の熱処理によってＳｉＣにドーパントがドーピングされた領域の少なくとも一部にオーミック電極を形成する工程を含むことが好ましい。これにより、オーミック電極とＳｉＣとの間のオーミック抵抗を低くすることができ、低抵抗なＳｉＣ半導体装置を製造することができる。
【００１９】
また、本発明のＳｉＣ半導体装置の製造方法は、ＳｉＣにドーパントをイオン注入法によりドーピングする工程を含む場合には、上記の熱処理はＳｉＣにイオン注入法によりドーピングされたドーパントを活性化する工程を兼ねることが好ましい。これにより、工程数が減少し、ＳｉＣ半導体装置の製造コストを低下することができる。
【発明の効果】
【００２０】
本発明によれば、ＳｉＣ結晶の結晶性の低下を抑制して高濃度のドーピングをすることができるＳｉＣへのドーピング方法およびその方法を用いたＳｉＣ半導体装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
【００２２】
（実施の形態１）
以下、図１〜図３を参照して、本発明のＳｉＣへのドーピング方法の好ましい一例について説明する。
【００２３】
まず、図１の模式的断面図に示すように、ＳｉＣ基板１０１の表面上にｎ型またはｐ型のドーパントを含むＳｉ膜１０２を形成する。ここで、ドーパントを含むＳｉ膜１０２は、たとえば、ＳｉＣ基板１０１の表面上にＳｉ膜をＣＶＤ（Chemical Vapor Deposition）法またはスパッタ法で形成した後に、拡散法またはイオン注入法等によりドーパントをＳｉ膜中にドーピングすることによって形成することができる。また、ドーパントを含むＳｉ膜１０２は、たとえば、ドーパントを取り込ませながらＣＶＤ法またはスパッタ法によってＳｉ膜を形成すること等によっても形成することができる。
【００２４】
ここで、ドーパントを含むＳｉ膜１０２中において、ドーパントはＳｉ膜１０２の全体に均一に含まれていてもよく、ドーパントをドーピングしたい箇所にのみ局所的に含まれていてもよい。なお、ドーパントが局所的に含まれるＳｉ膜１０２は、たとえば、Ｓｉ膜をＣＶＤ法またはスパッタ法等により形成した後に、Ｓｉ膜上にドーパントを導入したい箇所に開口部を有する窒化珪素膜等のマスクを形成し、その後、たとえば、拡散法、イオン注入法、またはリン等のドーパントを含有するガラスの蒸着後の加熱等によってドーパントを局所的にＳｉ膜中にドーピングすること等によって形成することができる。
【００２５】
また、ドーパントを含むＳｉ膜１０２は、ＳｉＣ基板１０１の表面全体に形成されてもよく、ＳｉＣ基板１０１の表面の一部のみに形成されてもよい。
【００２６】
また、ドーパントを含むＳｉ膜１０２中のドーパントの濃度を制御することによって、ＳｉＣ基板１０１にドーピングされるドーパントの濃度を制御することができる。Ｓｉ膜１０２中のドーパントの濃度は、ＳｉＣ基板１０１にドーピングされるドーパントの濃度と同一若しくはそれに近い値をとる。Ｓｉ膜１０２中のドーパントの濃度は、たとえばソース電極およびドレイン電極のオーミック接触性を向上させて低抵抗なＳｉＣ半導体装置を製造する観点からは、１×１０14ｃｍ-3以上であることが好ましく、イオン注入でのドーピングではダメージが大きくなって低抵抗なＳｉＣ半導体装置を製造することが困難となる１×１０18ｃｍ-3以上であることがより好ましい。なお、Ｓｉ膜１０２中のドーパントの濃度の上限は固溶体をつくる限界である固溶限となることが好ましい。
【００２７】
次に、Ｓｉ膜１０２をＳｉＣ基板１０１の表面上に形成した状態でＳｉＣ基板１０１およびＳｉ膜１０２の熱処理を行なう。
【００２８】
このとき、理由は不明であるが、図２の模式的断面図に示すように、ＳｉＣ基板１０１の表面とＳｉ膜１０２との界面１０３においてＳｉＣとＳｉとが混ざり合い、ＳｉＣ基板１０１の表面が再構成される。このＳｉＣ基板１０１の表面の再構成時にＳｉ膜１０２中のドーパントがＳｉＣ基板１０１中に取り込まれる。そして、ＳｉＣ基板１０１の表面の再構成の後、ＳｉＣ基板１０１の表面には、ドーパントがドーピングされたドーピング領
域が形成される。
【００２９】
ここで、ＳｉＣ基板１０１およびＳｉ膜１０２の熱処理においては、ＳｉＣ基板１０１およびＳｉ膜１０２は８００℃以上の温度に加熱されることが好ましく、１０００℃以上の温度に加熱されることがより好ましい。
【００３０】
ＳｉＣ基板１０１およびＳｉ膜１０２が８００℃未満の温度に加熱された場合には、温度が低すぎてＳｉＣ基板１０１の表面の再構成が起こらないおそれがある。また、ＳｉＣ基板１０１およびＳｉ膜１０２が１０００℃以上の温度に加熱された場合には、ＳｉＣ基板１０１の表面の再構成が完了するまでの時間を短縮できる傾向にある。
【００３１】
また、ＳｉＣ基板１０１およびＳｉ膜１０２の熱処理においては、ＳｉＣ基板１０１およびＳｉ膜１０２は１９００℃以下の温度に加熱されることが好ましく、１８００℃以下の温度に加熱されることがより好ましい。
【００３２】
ＳｉＣ基板１０１およびＳｉ膜１０２が１９００℃よりも高い温度に加熱された場合には、ＳｉＣ基板１０１自体が昇華するおそれがある。また、ＳｉＣ基板１０１およびＳｉ膜１０２を１８００℃よりも高い温度に加熱した場合にはＳｉＣ基板１０１の表面モフォロジーが悪化し始めるおそれがある。
【００３３】
したがって、上記の観点から、ＳｉＣ基板１０１およびＳｉ膜１０２の熱処理におけるＳｉＣ基板１０１およびＳｉ膜１０２の好ましい加熱温度の範囲としては、８００℃以上１９００℃以下、８００℃以上１８００℃以下、１０００℃以上１９００℃以下および１０００℃以上１８００℃以下が挙げられる。また、ＳｉＣ基板１０１およびＳｉ膜１０２の熱処理は、たとえば、アルゴン等の不活性ガス雰囲気中で１時間以下行なわれる。
【００３４】
その後、フッ酸と硝酸の混合溶液を用いてＳｉ膜１０２をエッチングすることによってＳｉ膜１０２を除去する。これにより、図３の模式的断面図に示すように、表面にドーパントがドーピングされたドーピング領域１０４を有するＳｉＣ基板１０１が得られる。なお、このＳｉＣ基板１０１の表面には、上記の表面の再構成により図３に示すような従来よりも長い平坦面を有するファセットが形成され得る。
【００３５】
このように、本実施の形態においては、ＳｉＣ基板１０１の表面上にドーパントを含むＳｉ膜１０２を形成し、その後、熱処理をすることによって、ＳｉＣ基板１０１の表面の再構成が行なわれる。そして、ＳｉＣ基板１０１の表面の再構成の際にＳｉ膜１０２からドーパントがＳｉＣ基板１０１の表面に取り込まれることによって、ＳｉＣ基板１０１の表面にドーパントをドーピングすることができる。
【００３６】
したがって、高ドーズのイオン注入によりドーピングを行なった場合と比べて、ＳｉＣ基板１０１に与えるダメージを低減しながら高濃度のドーパントをドーピングすることができるため、ＳｉＣ結晶の結晶性の低下を抑制して高濃度のドーピングをすることができるのである。
【００３７】
なお、上記において、ドーパントとしては、ｎ型ドーパントおよび／またはｐ型ドーパントを用いることができる。ここで、ｎ型ドーパントとしては、たとえば、リン、窒素およびヒ素からなる群から選択された少なくとも１種を用いることができる。また、ｐ型ドーパントとしては、たとえば、ホウ素およびアルミニウムからなる群から選択された少なくとも１種を用いることができる。
【００３８】
（実施の形態２）
以下、図４〜図１２を参照して、本発明のＳｉＣ半導体装置の製造方法の好ましい一例について説明する。
【００３９】
まず、図４の模式的断面図に示すように、ＳｉＣ基板２０１の表面上にｎ型ＳｉＣ膜２０２をエピタキシャル成長させる。次に、図５の模式的断面図に示すように、ｎ型ＳｉＣ膜２０２の一部をエッチング等により除去する。
【００４０】
次いで、図６の模式的断面図に示すように、ｎ型ＳｉＣ膜２０２の凸部２０２ａ上に成長マスク２０９を形成する。その後、図７の模式的断面図に示すように、成長マスク２０９が形成されていないｎ型ＳｉＣ膜２０２の表面上にｐ型ＳｉＣ膜２０３をエピタキシャル成長させる。そして、図８の模式的断面図に示すように、成長マスク２０９を除去する。
【００４１】
続いて、図９の模式的断面図に示すように、ｎ型ＳｉＣ膜２０２およびｐ型ＳｉＣ膜２０３の表面の全面にＳｉ膜２０４を形成する。ここで、Ｓｉ膜２０４は、ｎ型ドーパントが局所的に含まれている領域２０４ａとｎ型ドーパントが含まれていない領域２０４ｂとから構成されている。また、ｎ型ドーパントが含まれている領域２０４ａはｐ型ＳｉＣ膜２０３の表面の一部を覆う位置に配置される。
【００４２】
次に、上記のＳｉ膜２０４を形成した状態でｎ型ＳｉＣ膜２０２、ｐ型ＳｉＣ膜２０３およびＳｉ膜２０４の熱処理を行なう。このとき、ｎ型ＳｉＣ膜２０２ならびにｐ型ＳｉＣ膜２０３の表面とＳｉ膜２０４との界面においてＳｉＣとＳｉとが混ざり合い、ｎ型ＳｉＣ膜２０２ならびにｐ型ＳｉＣ膜２０３の表面が再構成される。このｐ型ＳｉＣ膜２０３の表面の再構成時にＳｉ膜２０４の領域２０４ａ中のｎ型ドーパントがｐ型ＳｉＣ膜２０３中に取り込まれる。そして、ｐ型ＳｉＣ膜２０３の表面の再構成の後、ｐ型ＳｉＣ膜２０３の表面のうちＳｉ膜２０４の領域２０４ａと接している部分は、ｎ型ドーパントがドーピングされたドーピング領域となる。
【００４３】
その後、Ｓｉ膜２０４をフッ酸と硝酸の混合溶液を用いてエッチングすることによってＳｉ膜２０４を除去する。これにより、図１０の模式的断面図に示すように、ｐ型ＳｉＣ膜２０３の表面に形成されたドーピング領域２０５が露出する。なお、上記の表面の再構成により、ｎ型ＳｉＣ膜２０２、ｐ型ＳｉＣ膜２０３およびドーピング領域２０５の表面にはファセット（図示せず）が形成され得る。
【００４４】
続いて、図１１の模式的断面図に示すように、従来から公知の方法により、ｎ型ＳｉＣ膜２０２、ｐ型ＳｉＣ膜２０３およびドーピング領域２０５の表面上にゲート酸化膜２０６を形成する。
【００４５】
その後、図１２の模式的断面図に示すように、ゲート酸化膜２０６の一部を除去し、ドーピング領域２０５の一部の表面を露出させて、露出したドーピング領域２０５の表面上にソース電極２０７ａおよびドレイン電極２０７ｂを形成する。
【００４６】
ここで、本実施の形態においては、上記のドーピング方法によって、従来のイオン注入法の場合と比べて高濃度のドーピングが可能であることから、ソース電極２０７ａおよびドレイン電極２０７ｂのオーミック接触性が向上する。
【００４７】
その後、ゲート酸化膜２０６の表面上にゲート電極２０８を形成した後に、ウエハをチップ状に分割することによって、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）となるＳｉＣ半導体装置が完成する。
【００４８】
このように、本実施の形態においては、ｐ型ＳｉＣ膜２０３の表面上にＳｉ膜２０４のｎ型ドーパントのドーピング領域２０４ａを配置し、その後、ｐ型ＳｉＣ膜２０３およびＳｉ膜２０４の熱処理をすることによって、ｐ型ＳｉＣ膜２０３の表面の再構成中にＳｉ膜２０４のドーピング領域２０４ａからｎ型ドーパントを取り込んで、ｐ型ＳｉＣ膜２０３の表面に高濃度のドーピングが可能となる。
【００４９】
したがって、高ドーズのイオン注入を用いてドーピングを行なった場合と比べて、ｐ型ＳｉＣ膜２０３に与えるダメージを低減しながら高濃度のドーパントをドーピングすることができるため、ＳｉＣ結晶の結晶性の低下を抑制して高濃度のドーピングをすることができる。
【００５０】
なお、上記においては、ｎ型とｐ型とが入れ替わっていてもよいことは言うまでもない。また、本実施の形態におけるその他の説明は、実施の形態１と同様である。
【００５１】
（実施の形態３）
まず、図４〜図１０に示すように、ＳｉＣ基板２０１の表面上にｎ型ＳｉＣ膜２０２をエピタキシャル成長させ、ｎ型ＳｉＣ膜２０２の一部を除去する。そして、その除去によって露出したｎ型ＳｉＣ膜２０２の表面上にｐ型ＳｉＣ膜２０３を形成し、ｐ型ＳｉＣ膜２０３の表面の一部にｎ型ドーパントがドーピングされたドーピング領域２０５を形成する。ここまでは実施の形態２と同様である。
【００５２】
次に、図１３の模式的断面図に示すように、ｎ型ＳｉＣ膜２０２、ｐ型ＳｉＣ膜２０３およびドーピング領域２０５の表面の全面を覆うようにｐ型ドーパントが局所的に含まれているＳｉ膜２０４を形成する。ここで、Ｓｉ膜２０４は、ｐ型ドーパントが局所的に含まれている領域２０４ａとｐ型ドーパントが含まれていない領域２０４ｂとから構成されている。また、ｐ型ドーパントが含まれている領域２０４ａは、ｐ型ＳｉＣ膜２０３の表面の全面を覆う位置に配置されている。
【００５３】
次に、上記のＳｉ膜２０４を形成した状態でｎ型ＳｉＣ膜２０２、ｐ型ＳｉＣ膜２０３、Ｓｉ膜２０４およびドーピング領域２０５の熱処理を行なう。このとき、ｎ型ＳｉＣ膜２０２、ｐ型ＳｉＣ膜２０３ならびにドーピング領域２０５の表面とＳｉ膜２０４との界面においてＳｉＣとＳｉとが混ざり合い、ｎ型ＳｉＣ膜２０２、ｐ型ＳｉＣ膜２０３ならびにドーピング領域２０５の表面が再構成される。このｐ型ＳｉＣ膜２０３の表面の再構成時にＳｉ膜２０４の領域２０４ａ中のｐ型ドーパントがｐ型ＳｉＣ膜２０３中に取り込まれる。そして、ｐ型ＳｉＣ膜２０３の表面の再構成の後、ｐ型ＳｉＣ膜２０３の表面のうちＳｉ膜２０４の領域２０４ａと接している部分は、ｐ型ドーパントがドーピングされたドーピング領域となる。
【００５４】
その後、Ｓｉ膜２０４をフッ酸と硝酸の混合溶液を用いてエッチングすることによってＳｉ膜２０４を除去する。これにより、図１４の模式的断面図に示すように、ｐ型ＳｉＣ膜２０３の表面のｐ型ドーパントのドーピング領域２１０が露出する。
【００５５】
続いて、図１５の模式的断面図に示すように、従来から公知の方法により、ｎ型ＳｉＣ膜２０２、ｎ型ドーパントがドーピングされたドーピング領域２０５およびｐ型ドーパントがドーピングされたドーピング領域２１０の表面上にゲート酸化膜２０６を形成する。
【００５６】
その後、図１６の模式的断面図に示すように、ゲート酸化膜２０６の一部を除去し、ｎ型ドーパントがドーピングされたドーピング領域２０５の一部の表面を露出させて、露出
したドーピング領域２０５の表面上にソース電極２０７ａおよびドレイン電極２０７ｂを形成する。
【００５７】
その後、図１７の模式的断面図に示すように、ゲート酸化膜２０６の表面上にゲート電極２０８を形成した後に、ウエハをチップ状に分割することによって、ＭＯＳＦＥＴとなるＳｉＣ半導体装置が完成する。
【００５８】
このように、本実施の形態においては、本発明のドーピング方法とイオン注入法とを併用していることに特徴がある。すなわち、ｎ型ＳｉＣ膜２０２の表面から深い部分についてイオン注入法によってｐ型ドーパントのドーピングを行なうとともに、ｎ型ＳｉＣ膜２０２の表面から浅い部分についても本発明のドーピング方法によってｐ型ドーパントのドーピングが行なわれている。
【００５９】
また、本実施の形態においては、イオン注入法によるドーピングによって与えられたＳｉＣ結晶へのダメージは、その後の本発明のドーピング方法における表面の再構成の際に回復することができる。したがって、従来のイオン注入法のみによるドーピング方法と比べて、ＳｉＣ結晶の結晶性の低下を抑制することができる。
【００６０】
さらに、本実施の形態においては、ＭＯＳＦＥＴのチャネルとなるｐ型ドーパントのドーピング領域２１０の形成を本発明のドーピング方法によって行なっていることから、チャネルとなるドーピング領域２１０の表面の欠陥を少なくすることができるため、従来のイオン注入法を用いた場合と比べてチャネルの導通性が向上し、低抵抗なＭＯＳＦＥＴを作製することができる。
【００６１】
一般的に、イオン注入法のみによってｐ型ドーパントをドーピングした場合には、そのドーピング領域の表面には欠陥が多くなり、その表面をチャネルとしたＭＯＳＦＥＴは高抵抗となるため、この観点からも、本発明は有利となる。
【００６２】
また、本実施の形態においては、本発明のドーピング方法における熱処理工程が、イオン注入法によりドーピングされたドーパントを活性化する工程を兼ねることが好ましい。この場合には、工程数を減少することができるため、ＳｉＣ半導体装置の製造コストを低減することができる傾向にある。
【００６３】
ここで、イオン注入法によりドーピングされたドーパントを活性化するためには、イオン注入法によりドーピングされたドーパントの種類によって、上記の熱処理工程におけるＳｉＣおよびＳｉ膜の加熱温度が異なる。
【００６４】
すなわち、イオン注入法によりドーピングされたドーパントがｎ型ドーパントである場合には、上記の熱処理工程におけるＳｉＣおよびＳｉ膜の加熱温度を１５００℃以上とすることによって、イオン注入されたｎ型ドーパントの活性化が可能となる。
【００６５】
また、イオン注入法によりドーピングされたドーパントがｐ型ドーパントである場合には、上記の熱処理工程におけるＳｉＣおよびＳｉ膜の加熱温度を１７００℃以上とすることによって、イオン注入されたｐ型ドーパントの活性化が可能となる。
【００６６】
なお、上記においては、ｎ型とｐ型とが入れ替わっていてもよいことは言うまでもない。また、本実施の形態におけるその他の説明は、実施の形態１〜２と同様である。
【実施例】
【００６７】
（実施例１）
まず、図４に示すように、ＳｉＣ基板２０１の表面上にｎ型ＳｉＣ膜２０２をＣＶＤ法によりエピタキシャル成長させる。ここで、ｎ型ＳｉＣ膜２０２の膜厚は１０μｍで、ｎ型ＳｉＣ膜２０２中のｎ型ドーパント（リン）の濃度は１×１０16ｃｍ-3である。
【００６８】
次に、図５に示すように、ｎ型ＳｉＣ膜２０２の表面の一部をエッチングにより除去する。そして、図６に示すように、ｎ型ＳｉＣ膜２０２の凸部２０２ａ上に成長マスク２０９を形成する。その後、図７に示すように、成長マスク２０９が形成されていないｎ型ＳｉＣ膜２０２の表面上にのみｐ型ＳｉＣ膜２０３をエピタキシャル成長させる。そして、図８に示すように、成長マスク２０９を除去する。ここで、ｐ型ＳｉＣ膜２０３中のボックスプロファイルによるｐ型ドーパントの濃度は１×１０17ｃｍ-3である。
【００６９】
次いで、図９に示すように、ｎ型ＳｉＣ膜２０２およびｐ型ＳｉＣ膜２０３の表面上にＳｉ膜２０４をスパッタ法により１００ｎｍの膜厚で形成する。ここで、Ｓｉ膜２０４は、ｎ型ドーパントとしてのリンが局所的に１×１０21ｃｍ-3の濃度で含まれている領域２０４ａとリンが全く含まれていない領域２０４ｂとから構成されており、ｐ型ＳｉＣ膜２０３の表面の一部にＳｉ膜２０４のリンが局所的に含まれている領域２０４ａが配置される。
【００７０】
次に、ｎ型ＳｉＣ膜２０２およびｐ型ＳｉＣ膜２０３の表面上にＳｉ膜２０４を形成した状態でｎ型ＳｉＣ膜２０２、ｐ型ＳｉＣ膜２０３およびＳｉ膜２０４を１２００℃の温度に加熱して熱処理を行なう。このとき、ｎ型ＳｉＣ膜２０２ならびにｐ型ＳｉＣ膜２０３とＳｉ膜２０４との界面においてＳｉＣとＳｉとが混ざり合い、ｎ型ＳｉＣ膜２０２ならびにｐ型ＳｉＣ膜２０３の表面が再構成される。ここで、ｐ型ＳｉＣ膜２０３の表面が再構成されるときにＳｉ膜２０４中のリンがｐ型ＳｉＣ膜２０３中に取り込まれ、ｐ型ＳｉＣ膜２０３の表面の再構成が完了したときにｐ型ＳｉＣ膜２０３の表面にリンが取り込まれたドーピング領域が形成される。
【００７１】
その後、図１０に示すように、フッ酸と硝酸の混合溶液を用いてＳｉ膜２０４をエッチングすることによってＳｉ膜２０４を除去し、ｐ型ＳｉＣ膜２０４の表面に形成されたリンのドーピング領域２０５を露出させる。
【００７２】
続いて、図１１に示すように、ｎ型ＳｉＣ膜２０２、ｐ型ＳｉＣ膜２０３およびドーピング領域２０５の表面の全面にゲート酸化膜２０６を約０．１μｍの膜厚で形成する。
【００７３】
その後、図１２に示すように、ゲート酸化膜２０６の一部を除去し、リンのドーピング領域２０５の表面の一部を露出させて、露出したドーピング領域２０５の表面上に１００ｎｍの膜厚のＮｉ膜を形成し、１０００℃で２分間の熱処理を行なうことによって、リンのドーピング領域２０５とオーミック接触をとるソース電極２０７ａおよびドレイン電極２０７ｂを形成する。
【００７４】
そして、ゲート酸化膜２０６の表面上にＡｌ（アルミニウム）からなるゲート電極２０８を形成した後に、ウエハをチップ状に分割することによって、低抵抗なＭＯＳＦＥＴを作製することができる。
【００７５】
（実施例２）
まず、図１８の模式的断面図に示すように、ｎ型ＳｉＣ基板３０１の表面上にｎ型ＳｉＣ膜３０２をＣＶＤ法によりエピタキシャル成長させる。ここで、ｎ型ＳｉＣ膜３０２の膜厚は１０μｍで、ｎ型ＳｉＣ膜３０２中のｎ型ドーパント（リン）の濃度は１×１０15
ｃｍ-3である。
【００７６】
次に、図１９の模式的断面図に示すように、ｎ型ＳｉＣ膜３０２の表面上にスパッタ法によりＳｉ膜３０４を形成し、そのＳｉ膜３０４の全体に均一にｐ型ドーパント（Ａｌ）をドーピングする。ここで、Ｓｉ膜３０４中のｐ型ドーパント（Ａｌ）の濃度は、１×１０18ｃｍ-3である。
【００７７】
続いて、ｎ型ＳｉＣ膜３０２の表面上にＳｉ膜３０４を形成した状態でＳｉＣ基板３０１、ｎ型ＳｉＣ膜３０２およびＳｉ膜３０４を１６００℃の温度に加熱して熱処理を行なう。このとき、ｎ型ＳｉＣ膜３０２の表面とＳｉ膜３０４との界面においてＳｉＣとＳｉとが混ざり合い、ｎ型ＳｉＣ膜３０２の表面が再構成されるときにＳｉ膜３０４中のＡｌがｎ型ＳｉＣ膜３０２の表面に取り込まれる。そして、ｎ型ＳｉＣ膜３０２の表面の再構成が完了したときに、ｎ型ＳｉＣ膜３０２の表面にＡｌが取り込まれたドーピング領域が形成される。
【００７８】
その後、フッ酸と硝酸の混合溶液を用いてＳｉ膜３０４をエッチングすることによってＳｉ膜３０４を除去し、図２０の模式的断面図に示すように、ｎ型ＳｉＣ膜３０２の表面に形成されたＡｌのドーピング領域３０５を露出させる。
【００７９】
そして、図２１の模式的断面図に示すように、露出したＡｌのドーピング領域３０５の表面上にＴｉ膜３０６およびＡｌ膜３０７をこの順序で形成するとともに、ＳｉＣ基板３０１の裏面上にＮｉ膜３０８を形成し、熱処理を行なう。これにより、Ａｌのドーピング領域３０５の表面およびＳｉＣ基板３０１の裏面にそれぞれオーミック電極が形成される。これにより、非常に低抵抗なｐｎダイオードを作製することができる。
【００８０】
（実施例３）
まず、図４〜図１０に示すように、ＳｉＣ基板２０１の表面上にｎ型ＳｉＣ膜２０２をエピタキシャル成長させ、ｎ型ＳｉＣ膜２０２の一部を除去する。そして、その除去により露出したｎ型ＳｉＣ膜２０２の表面上にｐ型ＳｉＣ膜２０３を形成し、ｐ型ＳｉＣ膜２０３の表面の一部にリンがドーピングされたドーピング領域２０５を形成する。ここまでは実施例１と同様である。
【００８１】
次に、図１３の模式的断面図に示すように、ｎ型ＳｉＣ膜２０２、ｐ型ＳｉＣ膜２０３およびドーピング領域２０５の表面の全面を覆うようにホウ素が局所的に含まれているＳｉ膜２０４を１００ｎｍの厚さに形成する。ここで、Ｓｉ膜２０４は、ホウ素が局所的に含まれている領域２０４ａとホウ素が含まれていない領域２０４ｂとから構成されている。また、ホウ素が含まれている領域２０４ａは、ｐ型ＳｉＣ膜２０３の表面の全面を覆う位置に配置されている。
【００８２】
次に、上記のＳｉ膜２０４を形成した状態でｎ型ＳｉＣ膜２０２、ｐ型ＳｉＣ膜２０３、Ｓｉ膜２０４およびドーピング領域２０５の熱処理を行なう。このとき、ｎ型ＳｉＣ膜２０２、ｐ型ＳｉＣ膜２０３ならびにドーピング領域２０５の表面とＳｉ膜２０４との界面においてＳｉＣとＳｉとが混ざり合い、ｎ型ＳｉＣ膜２０２、ｐ型ＳｉＣ膜２０３ならびにドーピング領域２０５の表面が再構成される。このｐ型ＳｉＣ膜２０３の表面の再構成時にＳｉ膜２０４の領域２０４ａ中のホウ素がｐ型ＳｉＣ膜２０３中に取り込まれる。そして、ｐ型ＳｉＣ膜２０３の表面の再構成の後、ｐ型ＳｉＣ膜２０３の表面のうちＳｉ膜２０４の領域２０４ａと接している部分は、ホウ素がドーピングされたドーピング領域となる。なお、Ｓｉ膜２０４の領域２０４ａ中のホウ素の濃度は１×１０18ｃｍ-3である。
【００８３】
その後、Ｓｉ膜２０４をフッ酸と硝酸の混合溶液を用いてエッチングすることによってＳｉ膜２０４を除去する。これにより、図１４の模式的断面図に示すように、ｐ型ＳｉＣ膜２０３の表面のホウ素のドーピング領域２１０が露出する。
【００８４】
続いて、図１５の模式的断面図に示すように、従来から公知の方法により、ｎ型ＳｉＣ膜２０２、リンがドーピングされたドーピング領域２０５およびホウ素がドーピングされたドーピング領域２１０の表面上にゲート酸化膜２０６を約０．１μｍの膜厚で形成する。
【００８５】
その後、図１６の模式的断面図に示すように、ゲート酸化膜２０６の一部を除去し、リンがドーピングされたドーピング領域２０５の一部の表面を露出させ、露出したドーピング領域２０５の表面上に１００ｎｍの膜厚のＮｉ膜を形成し、１０００℃で２分間の熱処理を行なうことによって、リンのドーピング層とオーミック接触をとるソース電極２０７ａおよびドレイン電極２０７ｂを形成する。
【００８６】
その後、図１７の模式的断面図に示すように、ゲート酸化膜２０６の表面上にＡｌからなるゲート電極２０８を形成した後に、ウエハをチップ状に分割することによって、ＭＯＳＦＥＴとなるＳｉＣ半導体装置が完成する。
【００８７】
なお、上記の実施例においては、本発明を用いてＭＯＳＦＥＴおよびｐｎダイオードを製造する方法について説明したが、本発明はＪＦＥＴ（Junction Field Effect Transistor）等の製造にも適用することができる。
【００８８】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００８９】
本発明によれば、ＳｉＣ結晶の結晶性の低下を抑制して高濃度のドーピングをすることができるＳｉＣへのドーピング方法およびその方法を用いたＳｉＣ半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【００９０】
【図１】本発明のＳｉＣへのドーピング方法の好ましい一例の一部を図解する模式的な断面図である。
【図２】本発明のＳｉＣへのドーピング方法の好ましい一例の一部を図解する模式的な断面図である。
【図３】本発明のＳｉＣへのドーピング方法の好ましい一例の一部を図解する模式的な断面図である。
【図４】本発明のＳｉＣ半導体装置の製造方法の好ましい一例の一部を図解する模式的な断面図である。
【図５】本発明のＳｉＣ半導体装置の製造方法の好ましい一例の一部を図解する模式的な断面図である。
【図６】本発明のＳｉＣ半導体装置の製造方法の好ましい一例の一部を図解する模式的な断面図である。
【図７】本発明のＳｉＣ半導体装置の製造方法の好ましい一例の一部を図解する模式的な断面図である。
【図８】本発明のＳｉＣ半導体装置の製造方法の好ましい一例の一部を図解する模式的な断面図である。
【図９】本発明のＳｉＣ半導体装置の製造方法の好ましい一例の一部を図解する模式的な断面図である。
【図１０】本発明のＳｉＣ半導体装置の製造方法の好ましい一例の一部を図解する模式的な断面図である。
【図１１】本発明のＳｉＣ半導体装置の製造方法の好ましい一例の一部を図解する模式的な断面図である。
【図１２】本発明のＳｉＣ半導体装置の製造方法の好ましい一例の一部を図解する模式的な断面図である。
【図１３】本発明のＳｉＣ半導体装置の製造方法の好ましい他の一例の一部を図解する模式的な断面図である。
【図１４】本発明のＳｉＣ半導体装置の製造方法の好ましい他の一例の一部を図解する模式的な断面図である。
【図１５】本発明のＳｉＣ半導体装置の製造方法の好ましい他の一例の一部を図解する模式的な断面図である。
【図１６】本発明のＳｉＣ半導体装置の製造方法の好ましい他の一例の一部を図解する模式的な断面図である。
【図１７】本発明のＳｉＣ半導体装置の製造方法の好ましい他の一例の一部を図解する模式的な断面図である。
【図１８】本発明のＳｉＣ半導体装置の製造方法の好ましい他の一例の一部を図解する模式的な断面図である。
【図１９】本発明のＳｉＣ半導体装置の製造方法の好ましいさらに他の一例の一部を図解する模式的な断面図である。
【図２０】本発明のＳｉＣ半導体装置の製造方法の好ましいさらに他の一例の一部を図解する模式的な断面図である。
【図２１】本発明のＳｉＣ半導体装置の製造方法の好ましいさらに他の一例の一部を図解する模式的な断面図である。
【符号の説明】
【００９１】
１０１，２０１，３０１  ＳｉＣ基板、１０２，２０４，３０４  Ｓｉ膜、１０３  界面、１０４，２０５，２１０，３０５  ドーピング領域、２０２，３０２  ｎ型ＳｉＣ膜、２０３  ｐ型ＳｉＣ膜、２０４ａ，２０４ｂ  領域、２０６  ゲート酸化膜、２０７ａ
ソース電極、２０７ｂ  ドレイン電極、２０８  ゲート電極、２０９  成長マスク、３０６  Ｔｉ膜、３０７  Ａｌ膜、３０８  Ｎｉ膜。
【図１】
2008112842.tif 000003
【図２】
2008112842.tif 000004
【図３】
2008112842.tif 000005
【図４】
2008112842.tif 000006
【図５】
2008112842.tif 000007
【図６】
2008112842.tif 000008
【図７】
2008112842.tif 000009
【図８】
2008112842.tif 000010
【図９】
2008112842.tif 000011
【図１０】
2008112842.tif 000012
【図１１】
2008112842.tif 000013
【図１２】
2008112842.tif 000014
【図１３】
2008112842.tif 000015
【図１４】
2008112842.tif 000016
【図１５】
2008112842.tif 000017
【図１６】
2008112842.tif 000018
【図１７】
2008112842.tif 000019
【図１８】
2008112842.tif 000020
【図１９】
2008112842.tif 000021
【図２０】
2008112842.tif 000022
【図２１】
2008112842.tif 000023