(57)【要約】【課題】時刻コードの信号に多大なノイズが混入されている場合でも、正確な秒同期点の検出を行うことのできる時刻情報受信装置および電波時計を提供する。【解決手段】複数種類のデータパルスが単位期間に１個ずつ配されてなる時刻コードの受信を行う時刻情報受信装置および電波時計において、時刻コードの検波信号を単位期間（１秒）×ｎ（ｎは自然数）の時間をずらして複数回合成させた合成信号の波形ＳＵ０をサンプル加算回路により得て、この得られた合成信号の波形から単位期間の開始点を検出する。この開始点を秒同期点とする。【選択図】図４
2008241354.tif 000002
【特許請求の範囲】
【請求項１】
複数種類のデータパルスが単位期間に１個ずつ配されてなる時刻コードの受信を行う時刻情報受信装置において、
前記時刻コードの検波信号を前記単位期間×ｎ（ｎは自然数）の時間をずらして複数回合成させた合成信号波形を得る合成手段と、
この合成手段により得られた合成信号波形から前記単位期間の同期点を検出する同期検出手段と、
を備えていることを特徴とする時刻情報受信装置。
【請求項２】
前記合成手段は、
前記検波信号を前記単位期間×ｎ（ｎは自然数）の時間それぞれ遅延させるとともに前記ｎの値が各々異なる値に設定された複数の遅延手段と、
この複数の遅延手段の出力を合成信号波形として合成する合成部と、
を備えていることを特徴とする請求項１記載の時刻情報受信装置。
【請求項３】
前記合成手段は、
前記検波信号の所定タイミングの信号値を前記単位期間×ｎ（ｎは自然数）の時間ずらしながら積算していく複数の積算回路を備え、
前記複数の積算回路で積算される前記信号値のタイミングが、前記単位期間を複数に分割した時間ずつずらされるように構成されていることを特徴とする請求項１記載の時刻情報受信装置。
【請求項４】
前記合成手段は、
前記検波信号の信号値をデータサンプリングするＡＤコンバータと、
このＡＤコンバータの所定タイミングの出力を前記単位期間×ｎ（ｎは自然数）の時間ずらしながら積算していく複数の積算部と、
前記複数の積算部で積算される前記ＡＤコンバータの出力タイミングが、前記単位期間を複数に分割した時間ずつずらされるように構成されていることを特徴とする請求項１記載の時刻情報受信装置。
【請求項５】
前記同期検出手段により同期点の検出ができなかった場合に、前記合成手段による信号値の積算処理を延長して実行させ、延長後に再び前記同期検出手段による同期点の検出を実行させる制御手段を備えていることを特徴とする請求項３又は４に記載の時刻情報受信装置。
【請求項６】
請求項１〜５の何れか１項に記載の時刻情報受信装置と、
時刻を計時する時計手段と、
前記時刻情報受信装置により検出された前記同期点に基づいて、前記時計手段により計時された時刻の秒同期点を修正する時計制御手段と、
を備えたことを特徴とする電波時計。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば電波により送信されてくる時刻コードの受信を行う時刻情報受信装置、ならびに、この時刻コードにより表示時刻の修正を行う電波時計に関する。
【背景技術】
【０００２】
従来から時刻コードを受信して時刻修正を行う電波時計が知られている。
【０００３】
この電波時計における時刻コードは、単位期間（１秒）ごとに１個のデータパルスが配され、６０秒を１フレームとした所定フォーマットのコードである。日本国の時刻コードには、単位期間の開始から０．２秒までハイレベルとなるＰ信号と、単位期間の開始から０．５秒までハイレベルとなる０信号と、単位期間の開始から０．８秒までハイレベルとなる１信号とが含まれる。これらのうち、Ｐ信号は、タイムコードの１フレームの開始を示すマーカや、分、時間、日、年などのデータ区分を表わすポジションマーカとして定義される。また、０信号と１信号は二進法の「０」と「１」を表わすもので、この「０」と「１」の情報を時刻コードのフォーマットに当てはめて演算を行うことで、年月日時分を算出できるようになっている。また、各データパルスの立上りにより秒同期点が表わされるようになっている。
【０００４】
時刻コードは、例えばＡＭ変調されて４０ｋＨｚや６０ｋＨｚの電波により伝送されるが、ビル内での減衰や外乱ノイズの混入などにより綺麗な信号が受信されない場合がある。
【０００５】
そこで、従来、ノイズが混入された信号であっても、時刻コードの秒同期点の検出を正確に行えるようにする幾つかの提案がなされている。例えば、特許文献１には、検波信号を０．１秒ごとに２値化した後、１秒ごとのデータ群としてリスト化して、このリスト化したデータを階段状のグラフに変換することで、ビット同期起点（秒同期点）を検出するようにした技術が開示されている。
【特許文献１】特開２００５−２４９６３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来の秒同期点の検出方法では、多少のノイズが混入されている程度であればその検出が可能であったが、検波信号を２値化した場合に元のデータパルスを全く復元できないほどの多大なノイズが混入されている場合には、秒同期点の検出が不可能であった。
【０００７】
この発明の目的は、時刻コードの信号に多大なノイズが混入されている場合でも、高い精度で秒同期点の検出を行うことのできる時刻情報受信装置および電波時計を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、請求項１記載の発明は、
複数種類のデータパルスが単位期間に１個ずつ配されてなる時刻コードの受信を行う時刻情報受信装置において、
前記時刻コードの検波信号を前記単位期間×ｎ（ｎは自然数）の時間をずらして複数回合成させた合成信号波形を得る合成手段と、
この合成手段により得られた合成信号波形から前記単位期間の同期点を検出する同期検出手段と、
を備えていることを特徴としている。
【０００９】
請求項２記載の発明は、請求項１記載の時刻情報受信装置において、
前記合成手段は、
前記検波信号を前記単位期間×ｎ（ｎは自然数）の時間それぞれ遅延させるとともに前記ｎの値が各々異なる値に設定された複数の遅延手段と、
この複数の遅延手段の出力を合成する合成部と、
を備えていることを特徴としている。
【００１０】
請求項３記載の発明は、請求項１記載の時刻情報受信装置において、
前記合成手段は、
前記検波信号の所定タイミングの信号値を前記単位期間×ｎ（ｎは自然数）の時間ずらしながら積算していく複数の積算回路を備え、
前記複数の積算回路で積算される前記信号値のタイミングが、前記単位期間を複数に分割した時間ずつずらされるように構成されていることを特徴としている。
【００１１】
請求項４記載の発明は、請求項１記載の時刻情報受信装置において、
前記合成手段は、
前記検波信号の信号値をデータサンプリングするＡＤコンバータと、
このＡＤコンバータの所定タイミングの出力を前記単位期間×ｎ（ｎは自然数）の時間ずらしながら積算していく複数の積算部と、
前記複数の積算部で積算される前記ＡＤコンバータの出力タイミングが、前記単位期間を複数に分割した時間ずつずらされるように構成されていることを特徴としている。
【００１２】
請求項５記載の発明は、請求項３又は４に記載の時刻情報受信装置において、
前記同期検出手段により同期点の検出ができなかった場合に、前記合成手段による信号値の積算処理を延長して実行させ、延長後に再び前記同期検出手段による同期点の検出を実行させる制御手段を備えていることを特徴としている。
【００１３】
請求項６記載の発明は、
時刻を表示する時計手段と、
請求項１〜５の何れか１項に記載の時刻情報受信装置と、
前記時刻情報受信装置により検出された前記同期点に基づいて前記時計手段の秒同期点を修正する時計制御手段と、
を備えたことを特徴とする電波時計である。
【発明の効果】
【００１４】
以上説明したように、本発明に従うと、検波信号を単位期間×ｎの時間ずつずらして複数回合成した信号波形により、ノイズが平均化されて除去され、且つ、秒同期点で各データパルスの立上りの波形（日本の時刻コードの場合）が重ねられた合成信号波形を得ることができる。従って、時刻コードに多大なノイズが混入される場合であっても、この合成信号波形に基づいて秒同期点を高い精度で検出することが可能となる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態を図面に基づいて説明する。
【００１６】
［第１実施形態］
図１は、本発明の実施形態の電波時計の全体構成を示すブロック図である。
【００１７】
この実施の形態の電波時計１は、時刻コードが含まれる標準電波の受信を行う時刻情報受信装置を搭載し、自動的に時刻コードを受信して時刻修正を行う機能を有した時計である。電波時計１は、標準電波を受信する内部アンテナＡＮ１と、標準電波の受信処理を行う受信回路部１０と、時刻コード中の各データパルスを判別するために受信された検波信号の信号振幅をデータサンプリングするＡＤコンバータ１６と、検波信号から秒同期点を検出するための処理を行う合成手段としての秒同期検出回路１７と、時間を計時する計時回路部１８と、計時回路部１８にカウンタクロックを供給する発振回路部１９と、電波時計１の全体的な制御を行う制御手段および時計制御手段としてのマイクロコンピュータ２０と、操作ボタンなどからの操作信号を入力する入力部２５と、前記計時回路部１８の計時データに基づき時間表示を行う時計手段としての表示部２６と、制御プログラムや制御データを格納したＲＯＭ（Read Only Memory）２７と、作業用のメモリ空間を提供するＲＡＭ（Random Access Memory）２８等を備えている。これらのうち、受信回路部１０、秒同期検出回路１７、マイクロコンピュータ２０により時刻情報受信装置が構成される。また、マイクロコンピュータ２０の内部処理により同期検出手段が実現される。
【００１８】
マイクロコンピュータ２０は、内部にＣＰＵ（中央演算処理回路）、各周辺部とデータの入出力を行うＩ／Ｏ、秒同期検出回路１７からアナログ信号を入力するＡＤコンバータ等を備えている。ＣＰＵは、ＲＡＭ２８のメモリ空間に使用しながらＲＯＭ２７の制御プログラムを実行するようになっている。ＲＯＭ２７には、例えば、入力部２５からの操作信号の入力に基づいて種々の機能処理を実行するための操作入力処理プログラム３２や、標準電波を受信してその時刻コードの信号に基づき秒同期の修正を行う時刻受信プログラム３１等が格納されている。その他、時刻コード中の各データパルスを判別して年月日時分秒の修正を行う時刻修正プログラム等も格納されている。
【００１９】
図２は、図１の受信回路部の構成を示す回路構成図である。
【００２０】
受信回路部１０は、アンテナＡＮ１で受信した信号をゲイン制御しながら増幅するＲＦアンプ１１と、標準電波の周波数帯の信号を通過させるバンドパスフィルタ１２と、フィルタ１２を通過した信号を増幅するアンプ１３と、アンプ１３の出力から時刻コードの信号を復調する検波器１４等を備えている。ここで、検波器１４からの出力が時刻コードの検波信号となる。検波器１４からは検波信号の振幅を一定に保つようにゲインコントロール信号（ＡＧＣ信号）がＲＦアンプ１１に送られ、これによりＲＦアンプ１１でのゲイン制御が行われるようになっている。
【００２１】
図３は、図１の秒同期検出回路の具体的な一例を示す回路構成図である。
【００２２】
秒同期検出回路１７は、検波信号を入力し予め設定されている時間分の遅延を信号に及ぼして出力する複数の遅延素子４０−１〜４０−ｎと、これら複数の遅延素子４０−１〜４０−ｎの出力を合成する合成部としての加算器４２等から構成される。
【００２３】
複数の遅延素子４０−１〜４０−ｎは、各々の遅延時間が１秒、２秒、３秒・・・、ｎ秒と、１秒単位で異なるように設定されている。１秒とは時刻コードで１個のデータパルスが配される単位期間の長さである。
【００２４】
加算器４２は、各遅延素子４０−１〜４０−ｎを経て出力される各信号を、振幅を足し合わせる形式で合成するものである。なお、加算器４２は、各信号の振幅を足し合わせてなる合成信号をそのまま出力する形式としても良いし、この合成信号の振幅を一定の比率で縮小した合成信号を出力する形式としても良い。
【００２５】
図４には、秒同期検出回路１７の作用を説明する図を示す。
【００２６】
上記構成の秒同期検出回路１７によれば、図４（ｂ）に示すように、ノイズの混入された検波信号が入力された場合に、この検波信号の１秒ずつずれた各区間の信号波形が加算器４２で足し合わされて、次のような性質を有する合成信号が生成される。すなわち、このような合成信号では、検波信号に混入されたノイズ成分が複数回分足し合わされて平均化されることにより、ノイズ成分が除去されたのと同様の作用を得る。さらに、検波信号波形はノイズ成分がなければ、図４（ａ）に示すようなパルス状の波形となり、且つ、全パルスの立上り点は各１秒区間内の所定のタイミングに揃ったものであるため、上記の合成信号は、１秒区間内の所定のタイミングで急峻な立ち上がりＳＵ０を示す合成信号波形となる。また、時刻コードの各データパルス（Ｐ信号、０信号、１信号）は、パルスの立ち上り直前の０．２秒の期間には必ずローレベルとなり、また、立ち上り直後の０．２秒の期間には必ずハイレベルとなるため、上記合成信号の立上り点ＳＵ０の前後にはローレベルとハイレベルの期間が少し設けられることとなる。
【００２７】
従って、上記のような合成信号がマイクロコンピュータ２０に入力されてＡＤ変換等されることで、マイクロコンピュータ２０の内部処理によりこの合成信号の立上り点ＳＵ０が秒同期点として検出されるようになっている。具体的には、先ず、マイクロコンピュータ２０内で、上記合成信号がＡＤ変換器により短い時間ごとにデータサンプリングされる。ＡＤ変換器は４ビット以上の階調数を有するものを使用する。次に、このサンプリングデータを用いて時間軸上の隣接する２点間の合成信号の振幅差を順次演算する。そして、振幅差が所定値以上となる時間点を割り出すことで合成信号の立上り箇所を検出し、それを秒同期点とする。
【００２８】
次に、マイクロコンピュータ２０により実行される時計の秒針の動きを修正する時刻修正処理について説明する。
【００２９】
図５は、マイクロコンピュータ２０のＣＰＵにより実行される秒同期用の時刻受信処理のフローチャート、図６は、秒同期の修正方法を説明する図である。
【００３０】
この時刻受信処理は、例えば、１日に数回、所定時刻になった場合または使用者による強制受信操作が行われた場合に実行される処理である。時刻受信処理が開始されると、先ず、秒同期検出回路１７を動作させるとともに秒同期検出回路１７で所定時間分（例えば１０秒間分）の検波信号が合成されるのを待機する（ステップＳ１）。この待機処理により、秒同期検出回路１７に１０秒間分の検波信号が蓄積されてその合成処理が行われる。
【００３１】
次いで、秒同期検出回路１７からの合成信号を入力し、この合成信号から先に述べた秒同期点の検出を行う（ステップＳ２）。すなわち、マイクロコンピュータ２０内でＡＤ変換によりデータサンプリングして、時間軸上の隣接する２点間のデータ値を比較することで合成信号の立上り点を割り出してその時間点を秒同期点とする。次に、計時回路部１８からの秒データと比較して時間差を計算し（ステップＳ３）、この時間差が一定時間以内（例えば０．５秒未満）か否か判別する（ステップＳ４）。なお、ここでは秒同期点しか検出していないので、分・秒を含めた時間差は算出できないが、例えば、過去実行された秒同期用の時刻受信処理が正常に終了されたか否かを確認することで、時間差が０．５秒未満か否かの判定を行うことが出来る。すなわち、計時回路部１８の狂いが１日で±０．４秒以内と分かっている場合には、過去の秒同期用の時刻受信処理のうち過去１日以内に正常終了されているものがあれば、時間差が０．５秒未満であると判別し、過去１日以内に正常終了さているものがなければ、時間差が０．５秒未満でないと判別することが出来る。
【００３２】
そして。ステップＳ４の判別処理の結果、一定時間以内（例えば０．５秒未満）の差であると判別されれば、秒データを修正するためにステップＳ５に移行し、一定時間以上の差であると判別されれば、秒同期処理だけでは時刻修正が行えないので、全ての時刻コードを受信する処理へと移行する。全ての時刻コードを受信する処理については省略する。
【００３３】
その結果、一定時間以内の差だと判別されてステップＳ５に移行したら、先ず、計時回路部１８の秒データが進んでいるか遅れているかを判別する。図６の説明図に示すように、検出した秒同期点ＴＳが計時回路部１８の秒同期点ＴＰ０，ＴＰ１のうち時間軸で後方の秒同期点ＴＰ１に近い場合、時間差は０．５秒未満であるはずなので、計時回路部１８の秒データは遅れていると判別できる。逆に、秒同期点ＴＳが時間軸で前側の秒同期点ＴＰ０側に近ければ、計時回路部１８の秒データは進んでいると判別できる。
【００３４】
そして、進んでいると判別されたら、その時間差分を計時回路部１８の秒データに加算して時刻修正を行う（ステップＳ６）。逆に、遅れていると判別されたら、その時間差分を計時回路部１８の秒データから減算して時刻修正を行う（ステップＳ７）。そして、この秒同期用の時刻受信処理を終了する。
【００３５】
以上のように、この実施形態の電波時計１および時刻情報受信装置によれば、秒同期検出回路１７により時刻コードの検波信号を１秒ずつずらして複数加算した合成信号を得ることが出来るので、この合成信号によりノイズの影響が除去された明確なパルスの立上り点ＳＵ０が示され、時刻コードに多大なノイズが混入されている場合でも、この合成信号により秒同期点を容易に且つ精密に検出することが可能となる。
【００３６】
そして、この秒同期点の検出により、電波時計１の秒データの修正や時刻コードを受信する際の同期点の設定等を精度よく行うことが可能となる。
【００３７】
［第２実施形態］
図７は、第２実施形態の秒同期検出回路１７の一例を示す回路構成図、図８は、図７のサンプル加算回路４３−ｘの詳細を示す回路構成図である。
【００３８】
この実施の形態の時刻情報受信装置は、秒同期検出回路１７としてｍ個のサンプル加算回路４３−１〜４３−ｍと、これらサンプル加算回路４３−１〜４３−ｍの各出力を所定の手順で比較する比較回路４４等を備えている。
【００３９】
各サンプル加算回路４３−ｘは、図８に示すように、１秒間隔で入力されるラッチクロックＣＬに基づいて入力電圧をホールドするサンプルホールド回路４３１と、このサンプルホールド回路４３１の出力と受信回路部１０から入力される検波信号の電圧とを加算する加算回路４３２とから構成される。ラッチクロックＣＬは、各サンプル加算回路４３−１〜４３−ｍには１秒間隔でそれぞれ入力されるが、異なるサンプル加算回路４３−１〜４３−ｍ間で比較するとラッチクロックＣＬはそれぞれ僅かな時間間隔を開けて入力されるようになっている。このラッチクロックＣＬの時間差は、例えば、サンプル加算回路がｍ個ある場合には１／ｍ秒（時刻コードの単位期間／サンプル加算回路の個数）等に設定し、ｍ個のサンプル加算回路４３−１〜４３−ｍに１／ｍ秒間隔で順次ラッチクロックＣＬが入力されるようにすると良い。
【００４０】
図９は、第２実施形態の秒同期検出回路の作用を説明する図である。
【００４１】
上記のような構成により、例えば１番目のサンプル加算回路４３−１には、１秒周期でみた任意の時間点ＳＡ１における検波信号の電圧が１秒ごとに繰り返し積算されることとなる。また、２番目のサンプル加算回路４３−２には、１秒周期でみた任意の時間点ＳＡ１より１／ｍ秒後の時間点ＳＡ２における検波信号の電圧が１秒ごとに繰り返し積算されることとなる。そして、このように時間点をずらした積算がｍ個のサンプル加算回路４３−１〜４３−ｍにおいて行われる。
【００４２】
したがって、これらｍ個のサンプル加算回路４３−１〜４３−ｍの出力電圧Ｏｕｔ１〜Ｏｕｔｍにより、検波信号を１秒間隔で複数回合成してなる合成信号の波形データが表わされることとなる。例えば、１０個のサンプル加算回路４３−１〜４３−１０を設けて、１０秒間検波信号の加算処理を行った場合、サンプル加算回路４３−１〜４３−１０の出力電圧Ｏｕｔ１〜Ｏｕｔ１０は、検波信号を１秒間隔で１０回合成してなる合成信号を０．１秒間隔でデータサンプリングしてみた振幅データを表わしたものとなる。すなわち、第１実施形態で説明した図４の合成信号を、０．１秒間隔でデータサンプリングしたデータと同値となり、この出力電圧Ｏｕｔ１〜Ｏｕｔ１０から合成信号の立上り点ＳＵ０を見つけることで秒同期点を検出することが可能となる。
【００４３】
比較回路４４は、出力電圧Ｏｕｔ１〜Ｏｕｔｍのうち隣合う２つの出力電圧の比較をそれぞれ行って、この電圧差が所定値を超える箇所を検出するものである。例えば、出力電圧Ｏｕｔ１と出力電圧Ｏｕｔ２の比較、出力電圧Ｏｕｔ２と出力電圧Ｏｕｔ３の比較というように各組の比較を全組について行う。また、最後のサンプル加算回路４３−ｍの出力電圧Ｏｕｔｍについては、最初のサンプル加算回路４３−１の出力電圧Ｏｕｔ１との比較を行う。そして、これらの比較により電圧差が所定値を超える箇所があれば、その箇所が合成信号の立上り点ＳＵ０（図４参照）の存在する箇所とみなして、この箇所を示すデータを秒同期点データとしてマイクロコンピュータ２０へ出力する。
【００４４】
マイクロコンピュータ２０は、この比較回路４４の出力に基づき秒同期点を認識し、第１実施形態で示したのと同様の処理により、計時回路部１８の秒データの修正や時刻コードを受信する際の同期点の設定を精度よく行うことが出来る。例えば、一番目のサンプル加算回路４３−１にラッチクロックＣＬが入力される時間点ＳＡ１を計時回路部１８で計数されている秒データの同期点に合わせておくことで、上記の合成信号の立上り点ＳＵ０の検出により、計時回路部１８の秒データの同期点と、合成信号から検出した秒同期点との時間差を算出し、計時回路部１８の秒データをこの秒同期点に合わせることが可能となる。
【００４５】
［第３実施形態］
図１０は、第３実施形態の時刻情報受信装置の要部を示すブロック図である。
【００４６】
この実施形態の時刻情報受信装置は、第２実施形態で示した信号値の積算処理を、マイクロコンピュータ２０内のデジタル的な処理により実行させるようにしたものである。
【００４７】
そのため、この実施形態の時刻受信装置では、ハードウェアとしての秒同期検出回路１７を省略し、その代わりにＡＤコンバータ１６により検波信号の振幅値を表わすデータがマイクロコンピュータ２０に入力されるように構成する。ＡＤコンバータ１６は、例えば、０．１秒間隔など、時刻コードの単位期間（１秒）を複数に分割した時間間隔で、検波信号の振幅電圧をＡＤ変換してデータサンプリングを行うように構成される。ＡＤコンバータ１６は例えば４ビット以上の階調数のものを使用する。
【００４８】
さらに、マイクロコンピュータ２０のデジタル的な処理により、ｍ個の積算処理部４５−１〜４５−ｍで図７のサンプル加算回路４３−１〜４３−ｍと同様の積算処理を行い、比較処理部４６で図７の比較回路４４と同様の比較処理を行って、合成信号の波形の立上り点を検出するように構成する。なお、図１０中の積算処理部４５−１〜４５−ｍと比較処理部４６は、ソフトウェアとしての機能ブロックを示したものである。
【００４９】
このような構成により、第２実施形態の秒同期検出回路１７と同様の処理動作がマイクロコンピュータ２０により実行され、時刻コードの秒同期点の検出を行うことが可能になっている。具体的には、次のフローチャートに示す処理を行って時刻コードの秒同期点の検出を行う。
【００５０】
図１１には、図１０のマイクロコンピュータにより実行される秒同期検出処理のフローチャートを示す。
【００５１】
すなわち、時刻コードに含まれるデータパルスの立上り点（秒同期点）の検出要求がなされたら、先ず、インデックスｍや変数Ｘ０〜９，Ｙ０〜９を「０」に初期化する（ステップＳ１１）。変数には、検波信号の振幅値を積算していく積算用の変数Ｘ０〜９と、隣り合う変数Ｘｌ，Ｘｌ−１間の差分値が代入される変数Ｙ０〜９である。
【００５２】
初期化が終わったら、次に、ＡＤコンバータ１６からのデータ入力処理を行う（ステップＳ１２）、そして、データ入力があればデータ値が積算される積算処理用のｍ番目の変数Ｘｍに入力されたデータ値を加算し（ステップＳ１３）、次いで、インデックスｍの値を更新する（ステップＳ１４）。
【００５３】
次に、ＡＤコンバータ１６からのデータ入力を規定回数（例えば１０秒間分）行ったか判別し（ステップＳ１５）、規定回数未満であればステップＳ１２に戻り、規定回数に達していれば次のステップＳ１６に移行する。すなわち、これらステップＳ１２〜Ｓ１５の処理が例えば１０秒間繰り返し行われることで、検波信号を１秒間隔で１０回合成してなる合成信号を０．１秒間隔でデータサンプリングしたようなデータ値が変数Ｘ０〜Ｘ９に代入されたことになる。
【００５４】
次いで、隣り合う変数Ｘｌ，Ｘｌ−１間の差分をそれぞれ演算してその値を変数Ｙ０からＹ９に代入する（ステップＳ１６）。インデックスｍが「０」の場合の演算は、Ｙ０＝Ｘ０−Ｘ９のように変数Ｘ０〜９の両端間の差分をとる。これらの演算が完了したら、各差分値Ｙ０〜Ｙ９の中で閾値を超えるものがあるか否かの判定（ステップＳ１７）と、閾値を超える差分値が１個のみか否かの判定（ステップＳ１８）を行って、閾値を超える箇所が１箇所であればこの箇所を秒同期点のタイミングとして検出結果に確定するが（ステップＳ１９）、閾値を超える箇所がなかったり、または２箇所以上あったりする場合には秒同期点を検出できないとしてエラー処理を行う（ステップＳ２０）。そして、この処理を終了する。
【００５５】
以上のように、この実施形態の時刻情報受信装置によれば、秒同期点の検出用に新たな回路を追加する必要がなく、検波信号の振幅値をＡＤ変換するＡＤコンバータとＣＰＵにより実行されるソフトウェアだけ追加することで、検波信号を複数回合成した合成信号波形を得て、それにより秒同期点の高精度な検出を行うことが可能となる。
【００５６】
［第４実施形態］
図１２には、第４実施形態における時刻受信処理のフローチャートを示す。
【００５７】
第４実施形態の時刻情報受信装置は、時刻受信処理の処理手順を少し変更したもので、その他、ハードウェア構成は第２実施形態や第３実施形態のものと同様である。具体的には、時刻コードを１０秒間入力して検波信号の各振幅値を積算し、この積算値に基づき秒同期点の検出を行った後に、秒同期点の検出ができなかった場合に、再度１０秒間の検波信号の振幅値の積算を行って、秒同期点の検出を行わせるようにしたものである。
【００５８】
すなわち、時刻受信処理が開始されたら、ステップＳ２１で一定時間（例えば１０秒）の検波信号の振幅値の積算を行い、ステップＳ２２でこの積算結果から秒同期点としての波形の立ち上がり箇所の検出が可能か否か判定する。そして、例えば立ち上がり箇所がなかったり複数個所あったりして秒同期点としての立ち上がり箇所の検出が出来なかった場合には、再度の積算処理を行うためにステップＳ２３に移行する。
【００５９】
ステップＳ２３では、ステップＳ２１の受信処理を何回繰り返したかを判別し、２回以下であれば再びステップＳ２１に戻って再度の積算処理を行う。ここで、再度の積算処理は、前回の積算処理で得た振幅値の合計値に新たに入力される検波信号の振幅値をさらに加算していく形式で行う。また、０．１秒ごとの積算タイミングは前回の積算処理のタイミングとずれないように制御される。他方、既にステップＳ２１の受信処理を２回繰り返していれば、受信エラーとしてこのまま時刻受信処理を終了する。
【００６０】
ステップＳ２２の判定結果で、秒同期点としての立ち上り箇所の検出が可能と判定されれば、ステップＳ２に移行して秒同期点の修正を行うための処理（ステップＳ２〜Ｓ７）を行う。これらの処理は図５で説明したものと同様なので説明は省略する。
【００６１】
以上のように、この実施形態の時刻受信装置によれば、検波信号の振幅値を一定時間積算させた結果から秒同期点の検出が出来なかった場合に、再度、その積算結果に積み重ねる形式で一定時間の積算を行い、秒同期点の検出を試みるので、電波状況の良いところでは短時間に秒同期点の検出ができ、電波状況の悪いところでは検出時間を延ばして精密な秒同期点の検出を行うことができるという効果が得られる。
【００６２】
なお、本発明は、上記第１〜第４の実施の形態に限られるものではなく、様々な変更が可能である。例えば、上記実施形態では、時刻コードの検波信号を１秒ごとに合成する時間や、検波信号の振幅値を１秒ごとに積算させていく時間を、１０秒間と説明したが、例えば１５秒間や２０秒間など、この時間長は適宜変更可能である。時間が長ければ長いほどノイズの影響を排除して精密な秒同期点の検出が可能となり、時間が短ければ秒同期点の検出にかかる時間の短縮や消費電力の低減を図れる。
【００６３】
また、検波信号の合成やその振幅値の積算を１秒間隔で行うと説明したが、例えば２秒間隔や３秒間隔など、時刻コードで１つのデータパルスが配される単位期間（１秒）の自然数倍の間隔であれば、同様の作用を得ることが出来る。また、これらの時間間隔は、常に一定である必要もなく、例えば、１秒間隔と２秒間隔とをミックスさせた方式としても良い。
【００６４】
図１４には、各国の標準電波を構成するデータパルスのフォーマットを説明する図を示す。同図（ａ）は日本、（ｂ）はアメリカ、（ｃ）はドイツ、（ｄ）はスイス、（ｅ）はイギリスのものである。
【００６５】
また、上記実施形態では、日本の標準電波に対応する処理方法を例示したが、各国の標準電波に含まれるデータパルスに対応させて少し処理内容を変更することで本発明を同様に適用することができる。例えば、各国のデータパルスでは、単位期間（１秒）の開始点（秒同期点）でデータパルスが立ち下がる波形となることから、合成波形や積算値の結果からパルスの立下り点を割り出して秒同期点とするように構成すれば良い。なお、ドイツやスイスの形式では、マーカ信号（Ｍ）が単位期間の全ての期間でハイレベルとなり、マーカ信号の開始点でパルスの立下りは存在しないことになるが、マーカ信号は送信数が少ないので、マーカ信号を含めて合成してもその影響は無視することが出来る。また、マーカ信号は送信タイミングが既知なので、マーカ信号の受信のみ除外する処理を挿入して秒同期点の検出を行うようにしても良い。
【００６６】
また、上記実施形態では、時刻情報受信装置を電波時計に搭載される装置として説明したが、この態様に制限されず、例えば、種々の装置に時刻情報受信装置を搭載して時刻コードの受信を行わせるようにしても良いし、時刻情報受信装置を単独の装置としても良い。
【図面の簡単な説明】
【００６７】
【図１】本発明の実施形態の電波時計の全体構成を示すブロック図である。
【図２】図１の受信回路部の構成を示す回路構成図である。
【図３】図１の秒同期検出回路の具体的な一例を示す回路構成図である。
【図４】図３の秒同期検出回路の作用を説明する図である。
【図５】マイクロコンピュータにより実行される秒データ修正用の時刻受信処理のフローチャートである。
【図６】秒同期点の検出後における秒データの修正方法を説明する図である。
【図７】本発明の第２実施形態の秒同期検出回路の一例を示す回路構成図である。
【図８】図７のサンプル加算回路の詳細を示す回路構成図である。
【図９】本発明の第２実施形態の秒同期検出回路の作用を説明する図である。
【図１０】本発明の第３実施形態の時刻情報受信装置の構成を示すブロック図である。
【図１１】図１０のマイクロコンピュータにより実行される秒同期検出処理のフローチャートである。
【図１２】本発明の第４実施形態における秒データ修正用の時刻受信処理のフローチャートである。
【図１３】日本標準電波のタイムコードのフォーマットを説明する図である。
【図１４】各国の標準電波を構成するデータパルスのフォーマットを説明する図で、（ａ）は日本、（ｂ）はアメリカ、（ｃ）はドイツ、（ｄ）はスイス、（ｅ）はイギリスのものである。
【符号の説明】
【００６８】
１      電波時計
ＡＮ１  アンテナ
１０    受信回路部
１１    ＲＦアンプ
１２    フィルタ
１３    アンプ
１４    検波器
１６    ＡＤコンバータ
１７    秒同期検出回路
１８    計時回路部
１９    発振回路部
２０    ＣＰＵ
２７    ＲＯＭ
４０−１〜４０−ｎ  遅延素子
４２    加算器
４３−１〜４３−ｍ  サンプル加算回路
４４    比較回路
４３１  サンプルホールド回路
４３２  加算回路
４５−１〜４５−ｍ  積算処理部
４６    比較処理部
【図１】
2008241354.tif 000003
【図２】
2008241354.tif 000004
【図３】
2008241354.tif 000005
【図４】
2008241354.tif 000006
【図５】
2008241354.tif 000007
【図６】
2008241354.tif 000008
【図７】
2008241354.tif 000009
【図８】
2008241354.tif 000010
【図９】
2008241354.tif 000011
【図１０】
2008241354.tif 000012
【図１１】
2008241354.tif 000013
【図１２】
2008241354.tif 000014
【図１３】
2008241354.tif 000015
【図１４】
2008241354.tif 000016