(57)【要約】【課題】  異常発振を抑制し、位相雑音を改善すると共に回路を小型化できる高周波用電圧制御発振回路を提供する。【解決手段】  発振用増幅回路の帰還ループに移相回路として、容量性可変リアクタンス素子Ｄと誘導性リアクタンス素子Ｌの並列共振回路を複数有する複同調回路と、その入出力に直列に接続された容量性可変リアクタンス素子Ｄ1 ，Ｄ2 とで構成し、複同調回路は複同調回路が複数の並列共振回路を容量性可変リアクタンス素子Ｄ3 で接続し、容量性可変リアクタンス素子の調整によりバンドパスフィルタの特性を実現した高周波用電圧制御発振回路である。【選択図】        図１
2008236255.tif 000002
【特許請求の範囲】
【請求項１】
発振用増幅回路を備える高周波用電圧制御発振回路において、
前記発振用増幅回路の帰還ループに、容量性リアクタンス素子と誘導性リアクタンス素子の並列共振回路を複数有する複同調回路と、当該複同調回路の入力側及び出力側に直列に接続された容量性リアクタンス素子とを有する移相回路を設け、
前記並列共振回路における容量性リアクタンス素子を容量性可変リアクタンス素子としたことを特徴とする高周波用電圧制御発振回路。
【請求項２】
複同調回路は、複数の並列共振回路を容量性可変リアクタンス素子で接続したことを特徴とする請求項１記載の高周波用電圧制御発振回路。
【請求項３】
複同調回路の入力側及び出力側に直列に接続された容量性リアクタンス素子を容量性可変リアクタンス素子としたことを特徴とする請求項１又は２記載の高周波用電圧制御発振回路。
【請求項４】
複同調回路の入力側に直列に接続された容量性リアクタンス素子と前記複同調回路における容量性可変リアクタンス素子との間に容量性リアクタンス素子を設け、前記複同調回路における容量性可変リアクタンス素子と前記複同調回路の出力側に直列に接続された容量性リアクタンス素子との間に容量性リアクタンス素子を設け、前記容量性リアクタンス素子の一端に誘導性リアクタンス素子が、前記容量性リアクタンス素子の他端に容量性可変リアクタンス素子が接続されたことを特徴とする請求項１乃至３のいずれか記載の高周波用電圧制御発振回路。
【請求項５】
複同調回路における誘導性リアクタンス素子をマイクロストリップラインで形成したことを特徴とする請求項１乃至４のいずれか記載の高周波用電圧制御発振回路。
【請求項６】
マイクロストリップラインの形状を、馬蹄形状、ドーナッツ形状、４５度のベント処理されたコの字形状としたことを特徴とする請求項５記載の高周波用電圧制御発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波用電圧制御発振回路に係り、特に、異常発振を抑制し、位相雑音を改善する高周波用電圧制御発振回路に関する。
【背景技術】
【０００２】
従来の高周波用電圧制御発振回路は、発振用増幅回路と、誘導性リアクタンス素子、容量性可変リアクタンス素子で形成される移相回路とから成り、３次のπ型可変ハイパスフィルタの移相回路にて構成されていた。
【０００３】
従来の高周波用電圧制御発振回路について図１９を参照しながら説明する。図１９は、従来の高周波用電圧制御発振回路の簡易回路を示す図である。
従来の高周波用電圧制御発振回路は、図１９に示すように、発振用増幅回路のトランジスタＱのコレクタとベースを帰還ループで接続し、当該帰還ループに可変容量のダイオードＤ2 、Ｄ3 、Ｄ1 が直列に接続され、ダイオードＤ1 とダイオードＤ3 との間の点が誘導性リアクタンス素子であるコイルＬ1 の一方に端子に接続し、他方の端子が接地し、ダイオードＤ2 とダイオードＤ3 との間の点が誘導性リアクタンス素子であるコイルＬ2 の一方に端子に接続し、他方の端子が接地されている。
ここで、ダイオードＤ3 とコイルＬ1 ，Ｌ2 で３次のπ型可変ハイパスフィルタ（ＨＰＦ：High Pass Filter）を形成している。
【０００４】
図２０に従来回路の発振ループゲインの周波数特性を示す。図２０は、従来の高周波用電圧制御発振回路における発振ループゲインの周波数特性を示す図である。図２０において、横軸が周波数を、縦軸がゲインを表している。
発振周波数は、図２０においては、７００ＭＨｚとなっており、そのため、移相回路がハイパスフィルタの場合、７００ＭＨｚ以上の周波数において発振ループゲインが０ｄＢ以上となって、発振周波数以上の周波数において意図しない発振が発生することが懸念される。
【０００５】
また、従来技術を用いた場合の発振ループ内における発振スペクトラムについて図２１を参照しながら、また、高調波成分のレベルについて図２２を参照しながら説明する。図２１は、従来の発振ループ内の発振スペクトラムを示す図であり、図２２は、高調波成分のレベルを示す図である。
図２１において、横軸の「１」は所望の発振周波数、「２」以降は高次高調波の次数を示しており、図２１、図２２から、高次高調波のレベルが所望の発振周波数に対して近いものがあることが確認できる。これにより、高次高調波同士のミキシングによって発生する雑音成分が発振周波数の信号に付加され、位相雑音の劣化をまねくという問題があった。
【０００６】
高調波成分のレベルは、基本波（１次）との差分を算出したものであり、更に、各次の歪み率（＝１００＊１０＾（差分／２０））を算出して、２次から９次までの歪み率を合計したのが歪み率計（％）である。
【０００７】
尚、関連する先行技術として、米国特許出願公開 US2005/0242896A1号公報（特許文献１）、特開平０６−１９６９２８号公報（特許文献２）、特開平１１−３０８０５０号公報（特許文献３）、特開２００２−１７１１３０号公報（特許文献４）、特開２００３−１０１３４４号公報（特許文献５）がある。
【０００８】
特許文献１には、その図２に具体的回路構成が示されているが、その回路図を簡略化すると、図１９に示した構成と同様のものになるものである。図１９におけるダイオードＤ1 、Ｄ2 、Ｄ3 、コイルＬ1 、Ｌ2 は、特許文献１の図２では、ダイオードＤ3 、Ｄ2 、Ｄ4 −Ｄ7 、コイルＴＬ1,ＴＬ3 、コイルＴＬ2,ＴＬ4 が相当している。
【０００９】
特許文献２には、電圧制御形発振回路において、Ｃ／Ｎ特性補償用のインピーダンスを誘導性要素Ｌと容量性要素Ｃ１２との並列共振回路１１で構成し、その並列共振回路の共振周波数におけるインピーダンスをラインインピーダンスとして使用することが記載されている。
【００１０】
特許文献３には、電圧制御圧電発振器において、増幅器、圧電振動子、伸張コイル、可変容量ダイオードを直列接続にし、伸張コイルを少なくとも２つのコイルで構成することが記載されている。
【００１１】
特許文献４には、電圧制御発振回路において、発振用トランジスタのエミッタに直流バイアス電流を規定するバイアス抵抗Ｒ３を接続すると共に、バイアス抵抗Ｒ３と接地との間に容量成分Ｃ７とインダクタ成分Ｌ２，Ｌ３とから成るインピーダンス制御回路部２３を配置することが記載されている。
【００１２】
特許文献５には、周波数シフト型高周波電圧制御型発振回路において、共振回路部の可変容量ダイオードＤｖのアノードをグランド電位に接続すると共に、アノードと接地との間に、シフト用ストリップ線路ＳＬ５、それと並列接続し、一端にシフト電圧が供給されるスイッチングダイオードＤｉ１から成るシフト回路Ｓ１を多段に配置することが記載されている。
【００１３】
【特許文献１】US2005/0242896A1号公報
【特許文献２】特開平０６−１９６９２８号公報
【特許文献３】特開平１１−３０８０５０号公報
【特許文献４】特開２００２−１７１１３０号公報
【特許文献５】特開２００３−１０１３４４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、上記従来の高周波電圧制御発振回路において、移相回路がハイパスフィルタの場合、発振ループのゲインが発振周波数より高い周波数においても１以上が維持されることになるため、回路の浮遊容量等による寄生成分が発振周波数以上では、そのリアクタンス成分が無視できなくなり、意図しない高い周波数において発振の位相条件を満足してしまうことが起こり、これにより、発振周波数以上の意図しない周波数において異常発振してしまうおそれがあるという問題点があった。
【００１５】
更に、移相回路をハイパスフィルタにすることで、発振ループ中の高次高調波のレベルが比較的高くなり、高次高調波同士のミキシングによって発生する雑音成分が発振周波数の信号に付加され、位相雑音の劣化を招くという問題点があった。
【００１６】
本発明は上記実情に鑑みて為されたもので、異常発振を抑制し、位相雑音を改善すると共に回路を小型化できる高周波用電圧制御発振回路を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記従来例の問題点を解決するための本発明は、発振用増幅回路を備える高周波用電圧制御発振回路において、発振用増幅回路の帰還ループに、容量性リアクタンス素子と誘導性リアクタンス素子の並列共振回路を複数有する複同調回路と、当該複同調回路の入力側及び出力側に直列に接続された容量性リアクタンス素子とを有する移相回路を設け、並列共振回路における容量性リアクタンス素子を容量性可変リアクタンス素子としたことを特徴とする。
【００１８】
本発明は、上記高周波用電圧制御発振回路において、複同調回路が、複数の並列共振回路を容量性可変リアクタンス素子で接続したことを特徴とする。
【００１９】
本発明は、上記高周波用電圧制御発振回路において、複同調回路の入力側及び出力側に直列に接続された容量性リアクタンス素子を容量性可変リアクタンス素子としたことを特徴とする。
【００２０】
本発明は、上記高周波用電圧制御発振回路において、複同調回路の入力側に直列に接続された容量性リアクタンス素子と複同調回路における容量性可変リアクタンス素子との間に容量性リアクタンス素子を設け、複同調回路における容量性可変リアクタンス素子と複同調回路の出力側に直列に接続された容量性リアクタンス素子との間に容量性リアクタンス素子を設け、容量性リアクタンス素子の一端に誘導性リアクタンス素子が、容量性リアクタンス素子の他端に容量性可変リアクタンス素子が接続されたことを特徴とする。
【００２１】
本発明は、上記高周波用電圧制御発振回路において、複同調回路における誘導性リアクタンス素子をマイクロストリップラインで形成したことを特徴とする。
【００２２】
本発明は、上記高周波用電圧制御発振回路において、マイクロストリップラインの形状を、馬蹄形状、ドーナッツ形状、４５度のベント処理されたコの字形状としたことを特徴とする。
【発明の効果】
【００２３】
本発明によれば、発振用増幅回路を備える高周波用電圧制御発振回路において、発振用増幅回路の帰還ループに、容量性リアクタンス素子と誘導性リアクタンス素子の並列共振回路を複数有する複同調回路と、当該複同調回路の入力側及び出力側に直列に接続された容量性リアクタンス素子とを有する移相回路を設け、複同調回路が、複数の並列共振回路を容量性可変リアクタンス素子で接続した高周波用電圧制御発振回路としているので、容量性可変リアクタンス素子での容量の制御により可変バンドパスフィルタの特性にできて、異常発振を抑制し、位相雑音を改善できると共に、簡易な構成で調整が容易な回路を実現できる効果がある。
【００２４】
本発明によれば、複同調回路における誘導性リアクタンス素子をマイクロストリップラインで形成した上記高周波用電圧制御発振回路としているので、良好な位相雑音が得られる効果がある。
【００２５】
本発明によれば、マイクロストリップラインの形状を、馬蹄形状、ドーナッツ形状、４５度のベント処理されたコの字形状とした上記高周波用電圧制御発振回路としているので、製品の小型化を実現し、良好な位相雑音が得られる効果がある。
【発明を実施するための最良の形態】
【００２６】
［実施の形態の概要］
本発明の実施の形態について図面を参照しながら説明する。
本発明の実施の形態に係る高周波用電圧制御発振回路は、発振用増幅回路の帰還ループに移相回路として、容量性可変リアクタンス素子と誘導性リアクタンス素子の並列共振回路を複数有する複同調回路と、その入出力に直列に接続された容量性可変リアクタンス素子とで構成し、複同調回路が複数の並列共振回路を容量性可変リアクタンス素子で接続したものであり、複同調回路の容量性可変リアクタンス素子の容量を制御することで利用する周波数を選択でき、更に帰還ループに直列に接続する容量性可変リアクタンス素子の容量を制御することで発振周波数以外のゲインを減衰させて、バンドパスフィルタの特性にできると共に、異常発振を抑制し、位相雑音を改善できるものである。
【００２７】
また、本発明の実施の形態に係る高周波用電圧制御発振回路は、上記高周波用電圧制御発振回路において、誘導性リアクタンス素子をマイクロストリップラインで構成し、更にその形状を馬蹄形、ドーナッツ形、４５度のベント処理されたコの字形としており、製品の小型化を実現し、良好な相雑音が得られるものである。
【００２８】
［実施の形態のポイント］
本発明の実施の形態における要点は、第１に、目的の発振周波数以外の周波数にて発振条件を満足させないこと、第２に、発振周波数以上の周波数における発振ループゲインを低下させることにより、発振ループ上に発生する高次高調波のレベルを低減させ、所望の発振周波数への雑音付加量を低減させることによる。
【００２９】
上記第２の要点を実現するためには、移相回路をローパスフィルタにすればよいが、第１の要点も同時に実現するためには、移相回路をバンドパスフィルタにする必要がある。
バンドパスフィルタの構成としては、一般的にはバタワースやチェビチェフ設計されたもの（ＬＣの直列共振、並列共振を交互に接続したもの）よりも、製造上の発振周波数のバラツキを低減するため、本発明の実施の形態では、ＬＣ並列共振を容量で接続させる複同調回路を適用した。
【００３０】
複同調回路を構成する複数の容量性可変リアクタンス素子は、ＬＣ同調回路同士の結合量を適正にし、複同調回路の入力側及び出力側に直列に接続される容量性可変リアクタンス素子は、発振用増幅回路と複同調回路との結合量を適正にし、所望の発振周波数において位相雑音を劣化させないものである。
【００３１】
また、本発明の実施の形態に係る移相回路では、複同調回路の誘導性リアクタンス素子は、信号線とグランド線（ＧＮＤ線）の間にある誘導性リアクタンス素子であり、素子Ｑ、コスト、バラツキの面で、伝送経路として、例えば、実装基板上に形成されたマイクロストリップラインを適用するのが望ましい。
【００３２】
更に、マイクロストリップラインは、直線的なレイアウトでも、ドーナツ形状や４５度のベンド処理されたコの字形状でも、位相雑音としては大きく変化しないため、実装基板上では占有スペースの小さいドーナツ形状や４５度ベンド処理されたコの字形状を適用することで、製品の小型化、低コスト化が実現できる。
【００３３】
［第１の回路の簡易構成：図１］
次に、本発明の第１の実施の形態に係る高周波用電圧制御発振回路について図１を参照しながら説明する。図１は、本発明の第１の実施の形態に係る高周波用電圧制御発振回路の簡易回路を示す構成図である。
本発明の第１の実施の形態に係る高周波用電圧制御発振回路（第１の回路）は、図１に示すように、発振用増幅回路のトランジスタＱと、複同調回路と、当該複同調回路の入出力に直列に接続された容量性可変リアクタンス素子とから基本的に構成されている。
【００３４】
尚、複同調回路と、直列に接続された容量性可変リアクタンス素子とにより移相回路が構成されている。
第１の回路では、発振用増幅回路と複同調回路との接続に容量性可変リアクタンス素子を使用して、結合量を調整しているものである。
【００３５】
発振用増幅回路のトランジスタＱは、そのコレクタとベースを帰還ループで接続している。
複同調回路は、帰還ループの途中に設けられ、直列に接続された容量性可変リアクタンス素子のダイオードＤ3 と、そのダイオードＤ3 の両端に並列に容量性可変リアクタンス素子のダイオードＤ4 、Ｄ5 、誘導性リアクタンス素子のコイルＬ1 、Ｌ2 が接続されている。
【００３６】
尚、ダイオードＤ4 、Ｄ5 のカソード側がダイオードＤ3 の両端に接続し、ダイオードＤ4 、Ｄ5 のアノード側が接地している。
また、コイルＬ1 、Ｌ2 の一端がダイオードＤ3 の両端に接続し、コイルＬ1 、Ｌ2 の他端が接地している。
【００３７】
トランジスタＱのベースと複同調回路の出力側との間には容量性可変リアクタンス素子のダイオードＤ1 が直列に接続している。
ダイオードＤ1 は、アノード側をトランジスタＱのベースに接続し、カソード側を複同調回路の出力側に接続している。
トランジスタＱのコレクタと複同調回路の入力側との間には容量性可変リアクタンス素子のダイオードＤ2 が直列に接続している。
ダイオードＤ2 は、アノード側をトランジスタＱのコレクタに接続し、カソード側を複同調回路の入力側に接続している。
【００３８】
第１の回路における発振ループゲインの周波数特性は、発振周波数にてゲインが最大となるバンドパスフィルタとなる。
【００３９】
このように、移相回路がバンドパスフィルタとなっているため、発振周波数近傍のみが発振ループゲインが０ｄＢ以上となっており、発振周波数以下又はそれ以上の周波数で意図しない発振が起こりえない。
【００４０】
［発振スペクトラム：図２，スペクトラムレベル：図３］
次に、第１の回路における発振スペクトラムを図２に示し、その発振スペクトラムのレベルを従来（図２２）と比較して図３に示している。図２は、第１の回路の発振ループ内の発振スペクトラムを示す図であり、図３は、第１の回路の高調波成分のレベルを示す図である。
図２において、横軸の「１」は所望の発振周波数、「２」以降は高次高調波の次数を示しており、図２、図３から、従来技術と比較して、第１の回路は、明らかに高次高調波のレベルが低くなっており、歪み率が１４０％（従来）から５０％に改善されている。
【００４１】
このことから、高次高調波同士のミキシングによって発生する雑音成分が、発振周波数の信号に付加されにくくなり、位相雑音特性を従来技術より良好なものにする。
【００４２】
［第２の回路の簡易構成：図４］
次に、本発明の第２の実施の形態に係る高周波用電圧制御発振回路（第２の回路）について図４を参照しながら説明する。図４は、本発明の第２の実施の形態に係る高周波用電圧制御発振回路の簡易回路を示す構成図である。
第２の回路は、図４に示すように、第１の回路と相違する点は、複同調回路の構成である。
【００４３】
複同調回路は、帰還ループの途中に設けられ、直列に接続された容量性リアクタンス素子のコンデンサＣ2 、容量性可変リアクタンス素子のダイオードＤ3 、容量性リアクタンス素子のコンデンサＣ1 と、そのダイオードＤ3 の両端に並列に誘導性リアクタンス素子のコイルＬ1 、Ｌ2 が接続され、コンデンサＣ1 とダイオードＤ1 との間に容量性可変リアクタンス素子のダイオードＤ4 が、コンデンサＣ2 とダイオードＤ2 との間に容量性可変リアクタンス素子のダイオードＤ5 が接続されている。
【００４４】
尚、ダイオードＤ4 のカソード側がコンデンサＣ1 とダイオードＤ1 の間の点に接続し、ダイオードＤ4 のアノード側が接地している。
また、ダイオードＤ5 のカソード側がコンデンサＣ2 とダイオードＤ2 の間の点に接続し、ダイオードＤ5 のアノード側が接地している。
また、コイルＬ1 、Ｌ2 の一端がダイオードＤ3 の両端に接続し、コイルＬ1 、Ｌ2 の他端が接地している。
【００４５】
第２の回路では、ＬＣ並列共振回路と発振用増幅回路をＬＣ並列共振回路の容量タップにより接続することによって、発振周波数における発振用増幅回路との結合量を調整しているものである。
【００４６】
第２の回路における発振ループゲインの周波数特性は、発振周波数にてゲインが最大となるバンドパスフィルタとなる。
【００４７】
このように、移相回路がバンドパスフィルタとなっているため、発振周波数近傍のみが発振ループゲインが０ｄＢ以上となっており、発振周波数以下又はそれ以上の周波数で意図しない発振が起こりえない。
【００４８】
［発振スペクトラム：図５，スペクトラムレベル：図６］
次に、第２の回路における発振スペクトラムを図５に示し、その発振スペクトラムのレベルを従来（図２２）と比較して図６に示している。図５は、第２の回路の発振ループ内の発振スペクトラムを示す図であり、図６は、第２の回路の高調波成分のレベルを示す図である。
図５において、横軸の「１」は所望の発振周波数、「２」以降は高次高調波の次数を示しており、図５、図６から、従来技術と比較して、第２の回路は、明らかに高次高調波のレベルが低くなっており、歪み率が１４０％（従来）から２６％に改善されている。
【００４９】
このことから、高次高調波同士のミキシングによって発生する雑音成分が発振周波数の信号に付加されにくくなり、位相雑音特性を従来技術より良好なものにする。
【００５０】
［第３の回路：図７］
次に、本発明の第３の実施の形態に係る高周波用電圧制御発振回路（第３の回路）について図７を参照しながら説明する。図７は、本発明の第３の実施の形態に係る高周波用電圧制御発振回路の簡易回路を示す構成図である。
第３の回路は、図７に示すように、第２の回路と相違する点は、複同調回路の構成と、当該複同調回路の入出力に直列に接続されるのが容量性可変リアクタンス素子ではなく、容量性リアクタンス素子のコンデンサＣ3 ，Ｃ4 である。
【００５１】
また、複同調回路は、帰還ループの途中に設けられ、直列に接続された容量性可変リアクタンス素子のダイオードＤ7 、容量性可変リアクタンス素子のダイオードＤ3 、容量性可変リアクタンス素子のダイオードＤ6と、ダイオードＤ3 の両端に並列に誘導性リアクタンス素子のコイルＬ1 、Ｌ2 が接続され、コンデンサＣ3 とダイオードＤ6 との間に容量性可変リアクタンス素子のダイオードＤ4 が、コンデンサＣ4 とダイオードＤ7 との間に容量性可変リアクタンス素子のダイオードＤ5 が接続されている。
【００５２】
尚、ダイオードＤ4 のカソード側がコンデンサＣ3 とダイオードＤ6 の間の点に接続し、ダイオードＤ4 のアノード側が接地している。
また、ダイオードＤ5 のカソード側がコンデンサＣ4 とダイオードＤ7 の間の点に接続し、ダイオードＤ5 のアノード側が接地している。
また、コイルＬ1 、Ｌ2 の一端がダイオードＤ3 の両端に接続し、コイルＬ1 、Ｌ2 の他端が接地している。
第３の回路では、容量性可変リアクタンス素子のダイオードＤ4 〜Ｄ7 の容量を調整することで可変バンドパスフィルタとしての特性を形成している。
【００５３】
［第４の回路：図８］
次に、本発明の第４の実施の形態に係る高周波用電圧制御発振回路（第４の回路）について図８を参照しながら説明する。図８は、本発明の第４の実施の形態に係る高周波用電圧制御発振回路の簡易回路を示す構成図である。
第４の回路は、図８に示すように、第１の回路と並列共振回路同士の結合を磁界を使った点で異なっている。
具体的には、移相回路における複同調回路は、容量性可変リアクタンス素子のダイオードＤ4 の代わりに誘導性リアクタンス素子のコイルＬ1 、Ｌ2 を磁界により接続するよう対向して配置したものである。その他の構成は、第１の回路と同様である。
【００５４】
［具体的な第１の回路：図９］
次に、第１の回路の具体的回路について図９を参照しながら説明する。図９は、第１の回路の具体的回路の構成図である。
第１の回路の具体的回路は、図９に示すように、発振用増幅回路（Amplifier）１と、バッファ増幅回路（Amplifier）２と、出力整合部３と、発振用増幅回路１の出力をその入力に帰還させる帰還ループの途中に設けられた誘導性リアクタンス素子４と、帰還ループにおいて発振用増幅回路１の出力側と容量性可変リアクタンス素子４との間に設けられた容量性可変リアクタンス素子５と、帰還ループにおいて容量性可変リアクタンス素子４と発振用増幅回路１の入力側との間に設けられた容量性可変リアクタンス素子６と、容量性可変リアクタンス素子４の入力側と出力側の両端に設けられた容量性可変リアクタンス素子７，８と、容量性可変リアクタンス素子４の入力側と出力側の両端に設けられた誘導性リアクタンス素子９，１０とを備えている。
【００５５】
出力整合部３は、ローパスフィルタ（LPF）で構成されている。
容量性可変リアクタンス素子４〜８は、バリキャップのダイオードで構成されている。
容量性可変リアクタンス素子５のダイオードのアノードが発振用増幅回路１の出力側に接続し、カソードが容量性可変リアクタンス素子４側に接続している。
容量性可変リアクタンス素子６のダイオードのアノードが発振用増幅回路１の入力側に接続し、カソードが容量性可変リアクタンス素子４側に接続している。
容量性可変リアクタンス素子７，８のダイオードのアノードが接地され、カソードが容量性可変リアクタンス素子４の入出力側に接続している。
【００５６】
誘導性リアクタンス素子９は、一端が容量性可変リアクタンス素子４のアノード側に接続し、他方が接地されている。
誘導性リアクタンス素子１０は、一端が容量性可変リアクタンス素子４のカソード側に接続し、他方が接地されている。
【００５７】
そして、容量性可変リアクタンス素子４，７，８と誘導性リアクタンス素子９，１０とで複同調回路を構成し、当該複同調回路と容量性可変リアクタンス素子５，６で移相回路を構成している。
容量性可変リアクタンス素子７と誘導性リアクタンス素子９により第１のＬＣ並列共振回路（第１のＬＣ同調回路）を構成し、容量性可変リアクタンス素子８と誘導性リアクタンス素子１０により第２のＬＣ並列共振回路（第２のＬＣ同調回路）を構成している。
そして、第１の同調回路と第２の同調回路を容量性可変リアクタンス素子４で接続している。
【００５８】
容量性可変リアクタンス素子４のバリキャップのダイオードにおいて、その容量を制御することにより、ＬＣ同調回路同士の結合量を発振周波数に対応して適正化できる。
容量性可変リアクタンス素子７，８のバリキャップのダイオードにおいて、容量を制御することで利用する周波数を任意に選択でき、更に容量性可変リアクタンス素子５，６のバリキャップのダイオードにおいて、容量を制御することで、発振用増幅回路１と複同調回路との結合容量を適正化でき、発振周波数以外のゲインを減衰させて、位相雑音特性を改善するよう調整できるものである。
【００５９】
また、誘導性リアクタンス素子９，１０をマイクロストリップラインで構成しており、特に、その形状を馬蹄形、ドーナッツ形、４５度のベント処理されたコの字形とすることで、位相雑音を劣化させることなく、モジュール形状を小型化できるものである。
【００６０】
［具体的な第２の回路：図１０］
次に、第２の回路の具体的回路について図１０を参照しながら説明する。図１０は、第２の回路の具体的回路の構成図である。
第２の回路の具体的回路は、基本的には、図９の回路と同様であり、相違する点は、容量性可変リアクタンス素子５と容量性可変リアクタンス素子４の間に容量性リアクタンス素子１１を直列に接続し、容量性可変リアクタンス素子４と容量性可変リアクタンス素子６との間に容量性リアクタンス素子１２を直列に接続したものである。
【００６１】
容量性リアクタンス素子１１，１２は、コンデンサ（Ｃ）で構成されている。
容量性リアクタンス素子１１と容量性可変リアクタンス素子４との間の点に誘導性リアクタンス素子９の一端が接続し、誘導性リアクタンス素子９の他端が接地されている。
容量性リアクタンス素子１２と容量性可変リアクタンス素子４との間の点に誘導性リアクタンス素子１０の一端が接続し、誘導性リアクタンス素子１０の他端が接地されている。
容量性リアクタンス素子１１と容量性可変リアクタンス素子５との間の点に容量性可変リアクタンス素子７のダイオードのカソードが接続し、そのアノードが接地している。
容量性リアクタンス素子１２と容量性可変リアクタンス素子６との間の点に容量性可変リアクタンス素子８のダイオードのカソードが接続し、そのアノードが接地している。
【００６２】
［誘導性リアクタンス素子９，１０の具体的構成：図１１，図１２］
次に、誘導性リアクタンス素子９，１０の具体的な第１、第２の構成例（第１，２の構成例）について図１１、図１２を参照しながら説明する。図１１は、誘導性リアクタンス素子の第１の構成例を示す図であり、図１２は、誘導性リアクタンス素子の第２の構成例を示す図である。
誘導性リアクタンス素子９，１０の第１の構成例は、図１１に示すように、マイクロストリップラインとしてドーナッツ形としており、誘導性リアクタンス素子９，１０の第２の構成例は、図１２に示すように、マイクロストリップラインとして４５度のベント処理されたコの字形としている。
【００６３】
［マイクロストリップラインの特性：図１３，図１４］
次に、マイクロストリップラインの特性について図１３、図１４を参照しながら説明する。図１３は、上記第１，２の構成例に示したマイクロストリップラインの代表的なインピーダンスの大きさを示した図であり、図１４は、上記第１，２の構成例に示したマイクロストリップラインの代表的なインピーダンスの位相を示した図である。図１３において、横軸が周波数を、縦軸がインピーダンスの大きさを、図１４において、横軸が周波数を、縦軸が位相を表している。
図１３及び図１４に示す実線が本回路におけるインピーダンス特性を示しており、点線はある周波数まで実線と特性一致するインダクタの特性を示している。
本回路において、マイクロストリップラインは発振周波数において等価的にインダクタとして機能しているのが特徴となっている。
【００６４】
［複同調回路のバラツキ特性：図１５，図１６］
次に、本発明の実施の形態に係る複同調回路のバラツキ特性について図１５、図１６を参照しながら説明する。図１５は、複同調回路のバラツキ特性を示す図であり、図１６は、バタワース設計のバンドパスフィルタのバラツキ特性を示す図である。図１５，図１６において、横軸が周波数を、縦軸がバラツキ特性（ｄＢ）を表している。
図１６に示すバタワース設計のバンドパスフィルタのバラツキ特性に比べて、図１５の複同調回路のバラツキ特性が優れており、フィルタ特性にバラツキが少ないと、発振周波数を決定する要因となるフィルタの位相のバラツキが少なくなる。
【００６５】
［容量性可変リアクタンス素子の適用：図１７，図１８］
次に、容量性可変リアクタンス素子の効果について図１７、図１８を参照しながら説明する。図１７は、容量性可変リアクタンス素子を変化させて調整したフィルタ特性を示す図であり、図１８は、図１中のＤ1 ，Ｄ2 ，Ｄ3 に固定コンデンサを適用したフィルタ特性を示す図である。
図１８では、図１中のＤ1 ，Ｄ2 ，Ｄ3 に固定コンデンサを用い、バリキャップダイオードＤ4 ，Ｄ5 の容量を３条件変化させた場合のフィルタ特性を示しており、図１７では、図１中Ｄ1 〜Ｄ5 の容量を３条件変化させた場合のフィルタ特性を示している。
【００６６】
図１７に比べて図１８のフィルタ特性は３条件で大きく異なっていることが分かる。特に、図１８では、損失大、帯域大の部分が表れている。
このように、フィルタ特性が大きく異なると、発振周波数を変化させた場合に、そのフィルタの損失や位相変化量がばらついてしまうため、位相雑音が大きく変化してしまい、シンセサイザ等のシステムに適用できなくなるものである。
【００６７】
［実施の形態の効果］
第１の回路によれば、発振用増幅回路の帰還ループに移相回路として、容量性可変リアクタンス素子Ｄと誘導性リアクタンス素子Ｌの並列共振回路を複数有する複同調回路と、その入出力に直列に接続された容量性可変リアクタンス素子Ｄ1 ，Ｄ2 とで構成し、複同調回路は複数の並列共振回路を容量性可変リアクタンス素子Ｄ3 、Ｄ4 ，Ｄ5 で接続したものとしているので、複同調回路の容量性可変リアクタンス素子Ｄ3 の容量を制御することで利用する周波数を選択でき、更に帰還ループに直列に接続する容量性可変リアクタンス素子Ｄ1 ，Ｄ2 の容量を制御することで発振用増幅回路との結合量を最適にする。これにより、移相回路を可変バンドパスフィルタの特性にできると共に、異常発振を抑制し、位相雑音を改善できる効果がある。
【００６８】
また、第２の回路によれば、複同調回路における直列接続の容量性可変リアクタンス素子Ｄ3 とその入出力に直列に接続した容量性可変リアクタンス素子Ｄ１ ，Ｄ2 との間に直列に容量性リアクタンス素子Ｃ1 ，Ｃ2 を接続した第１の回路としているので、バンドパスフィルタとしての調整が可能であり、異常発振を抑制し、位相雑音を改善できる効果がある。
【００６９】
また、第３の回路によれば、複同調回路の入出には容量性可変リアクタンス素子Ｄ1 ，Ｄ2 を直列に接続する代わりに、容量性リアクタンス素子Ｃ3 ，Ｃ4 を直列に接続し、容量性リアクタンス素子Ｃ3 ，Ｃ4 と直列接続の容量性可変リアクタンス素子Ｄ3 との間に、容量性リアクタンス素子Ｃ1 ，Ｃ2 の代わりに、容量性可変リアクタンス素子Ｄ6 ，Ｄ7 を直列に接続した第２の回路としているので、バンドパスフィルタとしての調整が可能であり、異常発振を抑制し、位相雑音を改善できる効果がある。
【００７０】
また、第４の回路によれば、複同調回路における容量結合の容量性可変リアクタンス素子Ｄ3 の代わりに、磁界結合させるために誘導性リアクタンス素子Ｌ1 ，Ｌ2 を対向して配置した第１の回路としているので、バンドパスフィルタとしての調整が可能であり、異常発振を抑制し、位相雑音を改善できる効果がある。
【００７１】
また、第１〜４の回路によれば、誘導性リアクタンス素子をマイクロストリップラインで構成し、更にその形状を馬蹄形、ドーナッツ形、４５度のベント処理されたコの字形としているので、位相雑音を劣化させることなく、モジュール形状を小型化できる効果がある。
【産業上の利用可能性】
【００７２】
本発明は、異常発振を抑制し、位相雑音を改善すると共に回路を小型化できる高周波用電圧制御発振回路に好適である。
【図面の簡単な説明】
【００７３】
【図１】本発明の第１の実施の形態に係る高周波用電圧制御発振回路の簡易回路を示す構成図である。
【図２】第１の回路の発振ループ内の発振スペクトラムを示す図である。
【図３】第１の回路の高調波成分のレベルを示す図である。
【図４】本発明の第２の実施の形態に係る高周波用電圧制御発振回路の簡易回路を示す構成図である。
【図５】第２の回路の発振ループ内の発振スペクトラムを示す図である。
【図６】第２の回路の高調波成分のレベルを示す図である。
【図７】本発明の第３の実施の形態に係る高周波用電圧制御発振回路の簡易回路を示す構成図である。
【図８】本発明の第４の実施の形態に係る高周波用電圧制御発振回路の簡易回路を示す構成図である。
【図９】第１の回路の具体的回路の構成図である。
【図１０】第２の回路の具体的回路の構成図である。
【図１１】誘導性リアクタンス素子の第１の構成例を示す図でである。
【図１２】誘導性リアクタンス素子の第２の構成例を示す図である。
【図１３】上記第１，２の構成例に示したマイクロストリップラインの代表的なインピーダンスの大きさを示した図でである。
【図１４】上記第１，２の構成例に示したマイクロストリップラインの代表的なインピーダンスの位相を示した図である。
【図１５】複同調回路のバラツキ特性を示す図でである。
【図１６】バタワース設計のバンドパスフィルタのバラツキ特性を示す図である。
【図１７】バリキャップダイオードを変化させて調整したフィルタ特性を示す図でである。
【図１８】固定ダイオードにおけるフィルタ特性を示す図である。
【図１９】従来の高周波用電圧制御発振回路の簡易回路を示す図である。
【図２０】従来の高周波用電圧制御発振回路における発振ループゲインの周波数特性を示す図である。
【図２１】従来の発振ループ内の発振スペクトラムを示す図でである。
【図２２】高調波成分のレベルを示す図である。
【符号の説明】
【００７４】
１…発振用増幅回路、  ２…バッファ増幅回路、  ３…出力整合部、  ４…容量性可変リアクタンス素子、  ５…容量性可変リアクタンス素子、  ６…容量性可変リアクタンス素子、  ７…容量性可変リアクタンス素子、  ８…容量性可変リアクタンス素子、  ９…誘導性リアクタンス素子、  １０…誘導性リアクタンス素子、  １１…容量性リアクタンス素子、  １２…容量性リアクタンス素子
【図１】
2008236255.tif 000003
【図２】
2008236255.tif 000004
【図３】
2008236255.tif 000005
【図４】
2008236255.tif 000006
【図５】
2008236255.tif 000007
【図６】
2008236255.tif 000008
【図７】
2008236255.tif 000009
【図８】
2008236255.tif 000010
【図９】
2008236255.tif 000011
【図１０】
2008236255.tif 000012
【図１１】
2008236255.tif 000013
【図１２】
2008236255.tif 000014
【図１３】
2008236255.tif 000015
【図１４】
2008236255.tif 000016
【図１５】
2008236255.tif 000017
【図１６】
2008236255.tif 000018
【図１７】
2008236255.tif 000019
【図１８】
2008236255.tif 000020
【図１９】
2008236255.tif 000021
【図２０】
2008236255.tif 000022
【図２１】
2008236255.tif 000023
【図２２】
2008236255.tif 000024