(57)【要約】【課題】各動作モードにおいて確実に逆電流の発生を防止することができる昇降圧型スイッチングレギュレータを得る。【解決手段】逆電流検出回路９が、出力電圧Ｖｏｕｔ及び電圧ＢＯＬＸの電圧差と逆電流検出回路９内で生成されている参照電圧とを比較し、該電圧差が該参照電圧未満になった場合は所定の逆電流検出信号Ｓ１を制御回路８に出力し、制御回路８は、所定の逆電流検出信号Ｓ１が入力されると、昇圧用同期整流トランジスタＳＷ４をオフさせて遮断状態にし逆電流の発生を防止するようにした。【選択図】図１
2008206366.tif 000002
【特許請求の範囲】
【請求項１】
入力端子から入力された入力電圧を、所定の定電圧になるようにインダクタを用いて昇圧又は降圧して出力端子から出力する動作モードを有する昇降圧型スイッチングレギュレータにおいて、
入力された制御信号に応じてスイッチングを行い、降圧動作時に前記入力電圧による前記インダクタへの充電を行う降圧用スイッチ素子と、
入力された制御信号に応じてスイッチングを行い、降圧動作時に前記インダクタの放電を行う降圧用同期整流スイッチ素子と、
入力された制御信号に応じてスイッチングを行い、昇圧動作時に前記入力電圧による前記インダクタへの充電を行う昇圧用スイッチ素子と、
入力された制御信号に応じてスイッチングを行い、昇圧動作時に前記インダクタの放電を行う昇圧用同期整流スイッチ素子と、
前記昇圧用同期整流スイッチ素子に流れる電流に応じた電圧である検出電圧から、前記昇圧用同期整流スイッチ素子を介して前記出力端子から前記インダクタの方向に流れる逆電流の発生兆候又は該逆電流の発生の検出を行う逆電流検出回路部と、
前記出力端子から出力される出力電圧が所定の定電圧になるように、前記降圧用スイッチ素子、降圧用同期整流スイッチ素子、昇圧用スイッチ素子及び昇圧用同期整流スイッチ素子の動作制御を行い、前記逆電流検出回路部が前記逆電流の発生兆候又は前記逆電流の発生を検出すると前記昇圧用同期整流トランジスタをオフさせて遮断状態にする制御回路部と、
を備え、
前記逆電流検出回路部は、前記制御回路部が、降圧用スイッチ素子、降圧用同期整流スイッチ素子、昇圧用スイッチ素子及び昇圧用同期整流スイッチ素子に対して降圧動作を行わせる場合と昇圧動作を行わせる場合で、前記逆電流の発生兆候又は前記逆電流の発生を検出したと判定するための判定基準値を変えることを特徴とする昇降圧型スイッチングレギュレータ。
【請求項２】
前記制御回路部が、前記降圧用スイッチ素子と前記昇圧用スイッチ素子を同時にオン／オフさせると共に、前記降圧用同期整流スイッチ素子と前記昇圧用同期整流スイッチ素子を同時にオン／オフさせ、前記降圧用スイッチ素子及び昇圧用スイッチ素子の各スイッチ素子と、前記降圧用同期整流スイッチ素子及び昇圧用同期整流スイッチ素子の各スイッチ素子とを相補的にオン／オフさせる昇降圧動作を行う動作モードを有し、前記逆電流検出回路部は、前記制御回路部が該昇降圧動作を行う場合は、前記逆電流の発生兆候又は前記逆電流の発生を検出したと判定するための判定基準値を前記降圧動作時と同じになるようにすることを特徴とする請求項１記載の昇降圧型スイッチングレギュレータ。
【請求項３】
前記逆電流検出回路部は、前記昇圧用同期整流スイッチ素子がオンしたときの両端電圧差を前記検出電圧として、前記逆電流の発生兆候又は前記逆電流の発生の検出を行うことを特徴とする請求項１又は２記載の昇降圧型スイッチングレギュレータ。
【請求項４】
前記逆電流検出回路部は、前記昇圧用同期整流スイッチ素子を介して前記インダクタから前記出力端子の方向に流れる電流を正方向の電流とした前記検出電圧が前記判定基準値未満になると、逆電流の発生兆候を検出したと判定することを特徴とする請求項３記載の昇降圧型スイッチングレギュレータ。
【請求項５】
前記逆電流検出回路部は、前記検出電圧が前記判定基準値未満になってから、前記逆電流の発生兆候を検出したと判定して前記制御回路部が前記昇圧用同期整流トランジスタをオフさせるまでに要する時間が、前記検出電圧が前記判定基準値未満になってから０Ｖになるまでに要する時間以下になるように前記判定基準値が設定されることを特徴とする請求項４記載の昇降圧型スイッチングレギュレータ。
【請求項６】
前記逆電流検出回路部は、前記昇圧用同期整流トランジスタの両端電圧の電圧比較を行い該比較結果を示す信号を前記制御回路部に出力する、前記制御回路部の動作モードに応じて入力オフセット電圧が変わるコンパレータからなり、前記判定基準値は該入力オフセット電圧であることを特徴とする請求項３、４又は５記載の昇降圧型スイッチングレギュレータ。
【請求項７】
前記逆電流検出回路部は、
前記制御回路部が昇圧動作を行うときに、前記昇圧用同期整流トランジスタにおける前記インダクタ側の端部の電圧を前記入力電圧に応じて変化させ出力する入力回路と、
前記昇圧用同期整流トランジスタにおける前記出力端子側の端部の電圧と、該入力回路から出力された電圧との電圧比較を行い、該比較結果を示す信号を前記制御回路部に出力するコンパレータと、
を備えることを特徴とする請求項３、４又は５記載の昇降圧型スイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、逆電流防止回路を備えた昇降圧型スイッチングレギュレータに関し、特に昇圧動作と降圧動作での逆電流を検出するための検出電圧の差を補正して、電力変換効率の向上を図ることができる逆電流防止回路を備えた昇降圧型スイッチングレギュレータに関する。
【背景技術】
【０００２】
従来、同期整流方式のスイッチングレギュレータでは、インダクタに連続して電流が流れる連続モードと、インダクタに流れる電流が連続的でない不連続モードとがあり、軽負荷時において不連続モードになると、出力端子側からインダクタに向かって逆方向の電流が流れる、いわゆる逆電流が発生して電力変換効率を著しく低下させていた。
このような逆電流に対する対策としては、逆電流の発生を検出すると同期整流素子をオフさせて遮断状態にして逆電流の発生を防止していた（例えば、特許文献１参照。）。しかし、昇圧動作時の逆電流検出には電流検出抵抗を使用しているため、該抵抗による電力損失が発生して電力効率を低下させていた。
【０００３】
図４は、逆電流防止機能を備えた従来の降圧型スイッチングレギュレータの回路例を示した図である（例えば、特許文献２参照。）。
図４では、スイッチングトランジスタＱ１０１と同期整流トランジスタＱ１０２との接続部の電圧と参照電圧Ｖｒｅｆとの電圧比較をコンパレータ１２３で行っている。スイチングトランジスタＱ１０１がオフして遮断状態になると、同期整流トランジスタＱ１０２がオンして導通状態になる。この期間は、スイチングトランジスタＱ１０１がオンしている間にインダクタＬ１０１に蓄えられたエネルギーによりインダクタＬ１０１には電流が流れ続ける。このため、同期整流トランジスタＱ１０２のドレイン電圧が負電圧まで低下して、接地電圧から同期整流トランジスタＱ１０２とインダクタＬ１０１を通って出力電圧Ｖｏｕｔを出力する出力端子へ電流が流れ続ける。しかし、インダクタＬ１０１に流れる電流は、インダクタＬ１０１に蓄えられたエネルギーが放出されるに連れて減少する。
【０００４】
スイチングトランジスタＱ１０１がオフしている間に、インダクタＬ１０１に蓄えられたエネルギーがすべて放出されると、インダクタＬ１０１に流れる電流は０になり、この後は前記出力端子側からインダクタＬ１０１に向かって逆電流が流れる。このため、同期整流トランジスタＱ１０２のドレイン電圧は正電圧になり、該ドレイン電圧が参照電圧Ｖｒｅｆを超えるとコンパレータ１２３の出力信号の信号レベルが反転してハイレベルになる。このハイレベルの信号は、ＮＡＮＤ回路１２４を介して同期整流トランジスタＱ１０２のゲートをローレベルにし、同期整流トランジスタＱ１０２がオフするため前記逆電流の発生を防止する。なお、参照電圧Ｖｒｅｆに温度依存性を持たせて、同期整流トランジスタＱ１０２のオン抵抗の温度特性を補償するようにしている。
【特許文献１】特開２００６−１４４８２号公報
【特許文献２】特開２００６−６０９７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、このような従来例では、逆電流が発生してから同期整流トランジスタＱ１０２をオフさせるようにしているため、逆電流による損失を０にすることができず効率の低下を招いていた。更に、図５に示すような、降圧用と昇圧用の各スイッチングトランジスタＳＷ１０１，ＳＷ１０３と、降圧用と昇圧用の各同期整流トランジスタＳＷ１０２，ＳＷ１０４とを備え、入力電圧Ｖｉｎに応じて降圧動作と昇圧動作を切り換えて行う昇降圧型スイッチングレギュレータの場合、図４のように降圧用同期整流トランジスタＳＷ１０２の両端の電圧を監視していたのでは、昇圧動作時に発生する逆電流を防止することができなかった。
【０００６】
更に、降圧用と昇圧用の各スイッチングトランジスタＳＷ１０１，ＳＷ１０３が共にオフしている期間にインダクタＬ１０１に流れる電流の変化量ΔＩＬを調べると、
降圧動作時及び昇降圧動作時は、ΔＩＬ＝Ｖｏｕｔ／Ｌになり、
昇圧動作時は、ΔＩＬ＝（Ｖｏｕｔ−Ｖｉｎ）／Ｌになる。
但し、ＬはインダクタＬ１０１のインダクタンスを示している。
【０００７】
なお、降圧動作とは、昇圧用スイッチングトランジスタＳＷ１０３をオフさせると共に昇圧用同期整流トランジスタＳＷ１０４をオンさせた状態で、降圧用スイッチングトランジスタＳＷ１０１と降圧用同期整流トランジスタＳＷ１０２を相補的にオン／オフさせる動作であり、昇圧動作とは、降圧用スイッチングトランジスタＳＷ１０１をオンさせると共に降圧用同期整流トランジスタＳＷ１０２をオフさせた状態で、昇圧用スイッチングトランジスタＳＷ１０３と昇圧用同期整流トランジスタＳＷ１０４を相補的にオン／オフさせる動作である。
【０００８】
これらに対して、昇降圧動作とは、降圧用スイッチングトランジスタＳＷ１０１と昇圧用スイッチングトランジスタＳＷ１０３を同時にオン／オフさせると共に、降圧用同期整流トランジスタＳＷ１０２と昇圧用同期整流トランジスタＳＷ１０４を同時にオン／オフさせ、降圧用スイッチングトランジスタＳＷ１０１及び昇圧用スイッチングトランジスタＳＷ１０３の各トランジスタと、降圧用同期整流トランジスタＳＷ１０２及び昇圧用同期整流トランジスタＳＷ１０４の各トランジスタとを相補的にオン／オフさせる動作である。
【０００９】
このようなことから、降圧動作時及び昇降圧動作時では、インダクタＬ１０１に流れる電流の変化量ΔＩＬは、出力電圧Ｖｏｕｔが一定であれば固定になり、昇圧動作時の該変化量ΔＩＬとは異なっている。更に、昇圧動作時の変化量ΔＩＬは、入力電圧Ｖｉｎに依存していることが分かる。しかし、逆電流検出用のコンパレータに印加する参照電圧には、入力電圧Ｖｉｎの電圧変動に対する配慮はなされていなかった。このため、昇圧動作時には適切な参照電圧を与えることができず逆電流が発生して効率の低下を招いていた。
【００１０】
本発明は、このような問題を解決するためになされたものであり、各動作モードにおいて確実に逆電流の発生を防止することができる昇降圧型スイッチングレギュレータを得ることを目的とする。
【課題を解決するための手段】
【００１１】
この発明に係る昇降圧型スイッチングレギュレータは、入力端子から入力された入力電圧を、所定の定電圧になるようにインダクタを用いて昇圧又は降圧して出力端子から出力する動作モードを有する昇降圧型スイッチングレギュレータにおいて、
入力された制御信号に応じてスイッチングを行い、降圧動作時に前記入力電圧による前記インダクタへの充電を行う降圧用スイッチ素子と、
入力された制御信号に応じてスイッチングを行い、降圧動作時に前記インダクタの放電を行う降圧用同期整流スイッチ素子と、
入力された制御信号に応じてスイッチングを行い、昇圧動作時に前記入力電圧による前記インダクタへの充電を行う昇圧用スイッチ素子と、
入力された制御信号に応じてスイッチングを行い、昇圧動作時に前記インダクタの放電を行う昇圧用同期整流スイッチ素子と、
前記昇圧用同期整流スイッチ素子に流れる電流に応じた電圧である検出電圧から、前記昇圧用同期整流スイッチ素子を介して前記出力端子から前記インダクタの方向に流れる逆電流の発生兆候又は該逆電流の発生の検出を行う逆電流検出回路部と、
前記出力端子から出力される出力電圧が所定の定電圧になるように、前記降圧用スイッチ素子、降圧用同期整流スイッチ素子、昇圧用スイッチ素子及び昇圧用同期整流スイッチ素子の動作制御を行い、前記逆電流検出回路部が前記逆電流の発生兆候又は前記逆電流の発生を検出すると前記昇圧用同期整流トランジスタをオフさせて遮断状態にする制御回路部と、
を備え、
前記逆電流検出回路部は、前記制御回路部が、降圧用スイッチ素子、降圧用同期整流スイッチ素子、昇圧用スイッチ素子及び昇圧用同期整流スイッチ素子に対して降圧動作を行わせる場合と昇圧動作を行わせる場合で、前記逆電流の発生兆候又は前記逆電流の発生を検出したと判定するための判定基準値を変えるものである。
【００１２】
また、前記制御回路部が、前記降圧用スイッチ素子と前記昇圧用スイッチ素子を同時にオン／オフさせると共に、前記降圧用同期整流スイッチ素子と前記昇圧用同期整流スイッチ素子を同時にオン／オフさせ、前記降圧用スイッチ素子及び昇圧用スイッチ素子の各スイッチ素子と、前記降圧用同期整流スイッチ素子及び昇圧用同期整流スイッチ素子の各スイッチ素子とを相補的にオン／オフさせる昇降圧動作を行う動作モードを有し、前記逆電流検出回路部は、前記制御回路部が該昇降圧動作を行う場合は、前記逆電流の発生兆候又は前記逆電流の発生を検出したと判定するための判定基準値を前記降圧動作時と同じになるようにするようにした。
【００１３】
具体的には、前記逆電流検出回路部は、前記昇圧用同期整流スイッチ素子がオンしたときの両端電圧差を前記検出電圧として、前記逆電流の発生兆候又は前記逆電流の発生の検出を行うようにした。
【００１４】
この場合、前記逆電流検出回路部は、前記昇圧用同期整流スイッチ素子を介して前記インダクタから前記出力端子の方向に流れる電流を正方向の電流とした前記検出電圧が前記判定基準値未満になると、逆電流の発生兆候を検出したと判定するようにした。
【００１５】
また、前記逆電流検出回路部は、前記検出電圧が前記判定基準値未満になってから、前記逆電流の発生兆候を検出したと判定して前記制御回路部が前記昇圧用同期整流トランジスタをオフさせるまでに要する時間が、前記検出電圧が前記判定基準値未満になってから０Ｖになるまでに要する時間以下になるように前記判定基準値が設定されるようにした。
【００１６】
具体的には、前記逆電流検出回路部は、前記昇圧用同期整流トランジスタの両端電圧の電圧比較を行い該比較結果を示す信号を前記制御回路部に出力する、前記制御回路部の動作モードに応じて入力オフセット電圧が変わるコンパレータからなり、前記判定基準値は該入力オフセット電圧であるようにした。
【００１７】
また、前記逆電流検出回路部は、
前記制御回路部が昇圧動作を行うときに、前記昇圧用同期整流トランジスタにおける前記インダクタ側の端部の電圧を前記入力電圧に応じて変化させ出力する入力回路と、
前記昇圧用同期整流トランジスタにおける前記出力端子側の端部の電圧と、該入力回路から出力された電圧との電圧比較を行い、該比較結果を示す信号を前記制御回路部に出力するコンパレータと、
を備えるようにした。
【発明の効果】
【００１８】
本発明の昇降圧型スイッチングレギュレータによれば、前記逆電流検出回路部は、前記制御回路部が、降圧用スイッチ素子、降圧用同期整流スイッチ素子、昇圧用スイッチ素子及び昇圧用同期整流スイッチ素子に対して降圧動作を行わせる場合と昇圧動作を行わせる場合で、前記逆電流の発生兆候又は前記逆電流の発生を検出したと判定するための判定基準値を変えるようにした。このことから、動作モードに関わりなく適切な時点で逆電流防止動作を行うことができ、確実に逆電流の発生を防止することができる。また、逆電流が発生するよりも前の時点で逆電流防止動作を行うようにしたことから、完全に逆電流の発生を防止することができ、更にインダクタのエネルギーをすべて放出させることができるため効率を向上させることができる。
【００１９】
また、前記逆電流の発生兆候又は前記逆電流の発生の検出に、昇圧用同期整流スイッチ素子のオン状態における両端電圧差を使用したことから、逆電流検出用の抵抗が不要になり、該抵抗による電力損失がなくなり効率を向上させることができる。
【００２０】
また、前記判定基準値にコンパレータの入力オフセット電圧を使用したことから、別途判定基準値を生成する必要がなく、回路の簡素化を図ることができる。
【００２１】
また、昇圧動作時は入力電圧に応じて前記判定基準値を変化させるようにしたことから、入力電圧が変化しても常に適正な時点で逆電流の発生を防止することができる。
【発明を実施するための最良の形態】
【００２２】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における昇降圧型スイッチングレギュレータの回路例を示した図である。
図１において、昇降圧型スイッチングレギュレータ１は、入力端子ＩＮに入力された入力電圧Ｖｉｎを昇圧、昇降圧又は降圧して所定の定電圧に変換し、出力電圧Ｖｏｕｔとして出力端子ＯＵＴから出力する。
【００２３】
昇降圧型スイッチングレギュレータ１は、インダクタＬ１と、入力された制御信号に応じて降圧動作のためのスイッチングを行い、入力電圧ＶｉｎによるインダクタＬ１への充電を行うＰＭＯＳトランジスタからなる降圧用スイッチングトランジスタＳＷ１と、入力された制御信号に応じて降圧動作のためのスイッチングを行いインダクタＬ１の放電を行うＮＭＯＳトランジスタからなる降圧用同期整流トランジスタＳＷ２と、入力された制御信号に応じて昇圧動作のためのスイッチングを行い入力電圧ＶｉｎによるインダクタＬ１への充電を行うＮＭＯＳトランジスタからなる昇圧用スイッチングトランジスタＳＷ３と、入力された制御信号に応じて昇圧動作のためのスイッチングを行いインダクタＬ１の放電を行うＰＭＯＳトランジスタからなる昇圧用同期整流トランジスタＳＷ４とを備えている。
【００２４】
更に、昇降圧型スイッチングレギュレータ１は、出力電圧Ｖｏｕｔを分圧した分圧電圧Ｖｆｂを生成する抵抗Ｒ１，Ｒ２と、出力コンデンサＣ１と、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路２と、誤差増幅回路３と、昇圧用ＰＷＭコンパレータ４と、降圧用ＰＷＭコンパレータ５と、所定の昇圧用三角波信号ＴＷ１を生成して出力する昇圧用発振回路６と、所定の降圧用三角波信号ＴＷ２を生成して出力する降圧用発振回路７と、制御回路８と、逆電流検出回路９とを備えている。
【００２５】
なお、降圧用スイッチングトランジスタＳＷ１は降圧用スイッチ素子を、降圧用同期整流トランジスタＳＷ２は降圧用同期整流スイッチ素子を、昇圧用スイッチングトランジスタＳＷ３は昇圧用スイッチ素子を、昇圧用同期整流トランジスタＳＷ４は昇圧用同期整流スイッチ素子を、逆電流検出回路９は逆電流検出回路部をそれぞれなす。また、基準電圧発生回路２、誤差増幅回路３、昇圧用ＰＷＭコンパレータ４、降圧用ＰＷＭコンパレータ５、昇圧用発振回路６、降圧用発振回路７、制御回路８及び抵抗Ｒ１，Ｒ２は制御回路部をなす。
【００２６】
入力電圧Ｖｉｎと接地電圧Ｖｓｓとの間には降圧用スイッチングトランジスタＳＷ１と降圧用同期整流トランジスタＳＷ２が直列に接続され、降圧用スイッチングトランジスタＳＷ１と降圧用同期整流トランジスタＳＷ２の接続部と出力端子ＯＵＴとの間には、インダクタＬ１と昇圧用同期整流トランジスタＳＷ４が直列に接続されている。インダクタＬ１と昇圧用同期整流トランジスタＳＷ４との接続部と接地電圧Ｖｓｓとの間には昇圧用スイッチングトランジスタＳＷ３が接続されている。また、出力端子ＯＵＴと接地電圧Ｖｓｓとの間には、出力コンデンサＣ１が接続されると共に抵抗Ｒ１及びＲ２が直列に接続され、抵抗Ｒ１とＲ２との接続部から分圧電圧Ｖｆｂが出力される。
【００２７】
誤差増幅回路３において、反転入力端には分圧電圧Ｖｆｂが、非反転入力端には基準電圧Ｖｒｅｆがそれぞれ入力され、誤差増幅回路３は、入力された分圧電圧Ｖｆｂと基準電圧Ｖｒｅｆとの電圧差を増幅して出力信号ＥＡｏを生成し出力する。昇圧用ＰＷＭコンパレータ４において、非反転入力端には誤差増幅回路３の出力信号ＥＡｏが、反転入力端には昇圧用三角波信号ＴＷ１がそれぞれ入力され、昇圧用ＰＷＭコンパレータ４は、誤差増幅回路３の出力信号ＥＡｏと昇圧用三角波信号ＴＷ１からＰＷＭ制御を行うためのパルス信号Ｓｐｗ１を生成して出力する。
【００２８】
また、降圧用ＰＷＭコンパレータ５において、非反転入力端には誤差増幅回路３の出力信号ＥＡｏが、反転入力端には降圧用三角波信号ＴＷ２がそれぞれ入力され、降圧用ＰＷＭコンパレータ５は、誤差増幅回路３の出力信号ＥＡｏと降圧用三角波信号ＴＷ２からＰＷＭ制御を行うためのパルス信号Ｓｐｗ２を生成して出力する。逆電流検出回路９は、昇圧用同期整流トランジスタＳＷ４の両端電圧が入力されており、該両端電圧から逆電流を検出したか否かを示す逆電流検出信号Ｓ１を出力する。制御回路８は、パルス信号Ｓｐｗ１，Ｓｐｗ２及び逆電流検出信号Ｓ１がそれぞれ入力されており、パルス信号Ｓｐｗ１及びＳｐｗ２から昇圧動作、昇降圧動作又は降圧動作のいずれの動作を行うかを決定し、該決定した動作を示す切換信号Ｓ２を逆電流検出回路９に出力すると共に該決定した動作に基づいて降圧用スイッチングトランジスタＳＷ１、降圧用同期整流トランジスタＳＷ２、昇圧用スイッチングトランジスタＳＷ３及び昇圧用同期整流トランジスタＳＷ４のオン／オフ制御を行う。
【００２９】
制御回路８は、降圧動作時には、昇圧用スイッチングトランジスタＳＷ３をオフさせると共に昇圧用同期整流トランジスタＳＷ４をオンさせた状態で、降圧用スイッチングトランジスタＳＷ１と降圧用同期整流トランジスタＳＷ２を相補的にオン／オフさせる。また、制御回路８は、昇圧動作時には、降圧用スイッチングトランジスタＳＷ１をオンさせると共に降圧用同期整流トランジスタＳＷ２をオフさせた状態で、昇圧用スイッチングトランジスタＳＷ３と昇圧用同期整流トランジスタＳＷ４を相補的にオン／オフさせる。
【００３０】
また、制御回路８は、昇降圧動作時には、降圧用スイッチングトランジスタＳＷ１と昇圧用スイッチングトランジスタＳＷ３を同時にオン／オフさせると共に、降圧用同期整流トランジスタＳＷ２と昇圧用同期整流トランジスタＳＷ４を同時にオン／オフさせ、降圧用スイッチングトランジスタＳＷ１及び昇圧用スイッチングトランジスタＳＷ３の各トランジスタと、降圧用同期整流トランジスタＳＷ２及び昇圧用同期整流トランジスタＳＷ４の各トランジスタとを相補的にオン／オフさせる動作である。
【００３１】
逆電流検出回路９には、昇圧用同期整流トランジスタＳＷ４の両端電圧である出力電圧Ｖｏｕｔ及び電圧ＢＯＬＸがそれぞれ入力されており、逆電流検出回路９は、出力電圧Ｖｏｕｔ及び電圧ＢＯＬＸの電圧差と逆電流検出回路９内で生成されている参照電圧とを比較し、該電圧差が該参照電圧未満になった場合は所定の逆電流検出信号Ｓ１を制御回路８に出力する。制御回路８は、所定の逆電流検出信号Ｓ１が入力されると、昇圧用同期整流トランジスタＳＷ４をオフさせて遮断状態にし逆電流の発生を防止する。なお、前記参照電圧は判定基準値をなし、制御回路８は、降圧動作時であれば、所定の逆電流検出信号Ｓ１が入力されると降圧用同期整流トランジスタＳＷ２をオフさせて遮断状態にするようにしてもよい。また、逆電流検出回路９は、制御回路８からの切換信号Ｓ２に応じて前記参照電圧の電圧値を変える。
【００３２】
図２は、図１の逆電流検出回路９の回路例を示した図である。
図２において、逆電流検出回路９は、ＰＭＯＳトランジスタＭ１〜Ｍ３、ＮＭＯＳトランジスタＭ４〜Ｍ７及び定電流源１１，１２で構成されたコンパレータをなしている。ＮＭＯＳトランジスタＭ４及びＭ５は該コンパレータの入力トランジスタをなしており、ＮＭＯＳトランジスタＭ４のゲートには出力電圧Ｖｏｕｔが、ＮＭＯＳトランジスタＭ５のゲートには電圧ＢＯＬＸがそれぞれ入力されている。ＰＭＯＳトランジスタＭ１及びＭ２は、各ソースが入力電圧Ｖｉｎにそれぞれ接続され、各ゲートが接続され該接続部がＰＭＯＳトランジスタＭ１のドレインに接続されてカレントミラー回路を形成している。ＰＭＯＳトランジスタＭ１のドレインはＮＭＯＳトランジスタＭ４のドレインに、ＰＭＯＳトランジスタＭ２のドレインはＮＭＯＳトランジスタＭ５のドレインにそれぞれ接続されている。ＮＭＯＳトランジスタＭ４及びＭ５の各ソースは接続され、該接続部と接地電圧Ｖｓｓとの間に定電流源１１が接続されている。
【００３３】
また、ＮＭＯＳトランジスタＭ４にはＮＭＯＳトランジスタＭ６及びＭ７の直列回路が並列に接続され、ＮＭＯＳトランジスタＭ６のゲートには出力電圧Ｖｏｕｔが入力され、ＮＭＯＳトランジスタＭ７のゲートには切換信号Ｓ２が入力されている。入力電圧Ｖｉｎと接地電圧Ｖｓｓとの間には、ＰＭＯＳトランジスタＭ３と定電流源１２が直列に接続され、ＰＭＯＳトランジスタＭ３のゲートは、ＰＭＯＳトランジスタＭ２とＮＭＯＳトランジスタＭ５との接続部に接続されている。ＰＭＯＳトランジスタＭ３と定電流源１２との接続部から逆電流検出信号Ｓ１が出力される。
【００３４】
ＮＭＯＳトランジスタＭ４とＭ５の特性は異なっており、ＮＭＯＳトランジスタＭ４とＭ５のドレイン電流が同じである場合、ＮＭＯＳトランジスタＭ４のゲート‐ソース間電圧がＮＭＯＳトランジスタＭ５よりも小さくなるように、ＮＭＯＳトランジスタＭ４及びＭ５は、素子面積又はゲートサイズにおけるＷ（ゲート幅）／Ｌ（ゲート長）等を変えて形成されている。この影響で、逆電流検出回路９を構成するコンパレータには入力オフセット電圧が生じ、該入力オフセット電圧を前記参照電圧としている。
【００３５】
切換信号Ｓ２がローレベルである場合、ＮＭＯＳトランジスタＭ７はオフして遮断状態になるため、ＮＭＯＳトランジスタＭ６は、逆電流検出回路９をなす前記コンパレータの特性に影響を与えることはない。しかし、切換信号Ｓ２がハイレベルになると、ＮＭＯＳトランジスタＭ７がオンして導通状態になるため、ＮＭＯＳトランジスタＭ６がＮＭＯＳトランジスタＭ４に並列に接続され、ＮＭＯＳトランジスタＭ４の素子サイズを大きくした場合と等価になる。このことから、ＮＭＯＳトランジスタＭ４のゲート‐ソース間電圧が更に小さくなった場合と同様の効果が得られ、逆電流検出回路９をなす前記コンパレータの入力オフセット電圧が大きくなる。以下、切換信号Ｓ２がローレベルのときの入力オフセット電圧を参照電圧Ｖｒ１とし、切換信号Ｓ２がハイレベルの入力オフセット電圧を参照電圧Ｖｒ２とする。
【００３６】
切換信号Ｓ２がローレベルである場合、インダクタＬ１に蓄積されているエネルギーが十分あり、昇圧用同期整流トランジスタＳＷ４の両端電圧差が参照電圧Ｖｒ１以上であるときは、逆電流検出回路９をなすコンパレータの出力信号である逆電流検出信号Ｓ１はハイレベルである。しかし、インダクタＬ１から流れる電流が減少し、昇圧用同期整流トランジスタＳＷ４の両端電圧差が参照電圧Ｖｒ１未満になると、逆電流検出信号Ｓ１はローレベルになる。逆電流検出信号Ｓ１がローレベルになると、制御回路８は、昇圧用同期整流トランジスタＳＷ４をオフさせて遮断状態にする。
【００３７】
この結果、逆電流が発生する前に昇圧用同期整流トランジスタＳＷ４がオフして遮断状態になるため、従来のように逆電流が発生してから逆電流を止めるようにした場合よりも、逆電流による損失の発生を未然に防ぐことができ、効率を向上させることができる。更に、切換信号Ｓ２がハイレベルになると、逆電流検出回路９をなす前記コンパレータの入力オフセット電圧が大きくなって参照電圧Ｖｒ２になるため、昇圧用同期整流トランジスタＳＷ４の両端電圧差が更に大きくなる時点を検出することができる。
【００３８】
逆電流検出回路９をなす前記コンパレータの遅延時間と、該コンパレータの出力信号の信号レベルが反転してから制御回路８を介して昇圧用同期整流トランジスタＳＷ４をオフさせるまでの遅延時間とを加算した時間の間にインダクタＬ１の電流が０Ａ又は０Ａ付近になる、すなわち昇圧用同期整流トランジスタＳＷ４の両端電圧差が０Ｖ又は０Ｖ付近になるように参照電圧Ｖｒ１及びＶｒ２を設定することで、インダクタＬ１に蓄えられたエネルギーを無駄なく使うことができると共に、逆電流による損失を防止することができる。
【００３９】
降圧動作時に降圧用スイッチングトランジスタＳＷ１がオフしたときのインダクタＬ１から流れる電流変化量と、昇圧動作時に昇圧用スイッチングトランジスタＳＷ３がオフしたときのインダクタＬ１から流れる電流変化量の大きさを調べ、該電流変化量の小さい動作時には、制御回路８は、切換信号２をローレベルにして逆電流検出回路９に対して小さな入力オフセット電圧である参照電圧Ｖｒ１が使用されるようにする。また、制御回路８は、前記電流変化量の大きい動作時には、切換信号Ｓ２をハイレベルにして逆電流検出回路９に対して大きな入力オフセット電圧である参照電圧Ｖｒ２が使用されるようにする。このようにすることにより、昇圧動作時でも降圧動作時でも確実に逆電流が発生する前に逆電流を防止することができ、更にインダクタＬ１に蓄えられたエネルギーを残すことなく利用することができる。
【００４０】
次に、図３は、図１の逆電流検出回路９の他の回路例を示した図である。
図３において、逆電流検出回路９は、ＮＭＯＳトランジスタＭ１１〜Ｍ１５及びＰＭＯＳトランジスタＭ１６、抵抗Ｒ１１〜Ｒ１３、コンパレータ２１及び定電流源２２で構成されている。なお、抵抗Ｒ１２，Ｒ１３、ＮＭＯＳトランジスタＭ１２〜Ｍ１５、ＰＭＯＳトランジスタＭ１６及び定電流源２２は入力回路をなす。また、コンパレータ２１には入力オフセット電圧が設けられていないものとする。
ＮＭＯＳトランジスタＭ１４及びＭ１５は、各ソースがそれぞれ接地電圧Ｖｓｓに接続され、各ゲートが接続され該接続部がＮＭＯＳトランジスタＭ１５のドレインに接続されてカレントミラー回路を形成している。入力電圧ＶｉｎとＮＭＯＳトランジスタＭ１５のドレインとの間には、抵抗Ｒ１３及びＰＭＯＳトランジスタＭ１６が直列に接続され、ＰＭＯＳトランジスタＭ１６のゲートには切換信号Ｓ２が入力されている。
【００４１】
また、ＮＭＯＳトランジスタＭ１２及びＭ１３は、各ソースがそれぞれ接地電圧Ｖｓｓに接続され、各ゲートが接続され該接続部がＮＭＯＳトランジスタＭ１３のドレインに接続されてカレントミラー回路を形成している。入力電圧ＶｉｎとＮＭＯＳトランジスタＭ１３のドレインとの間には定電流源２２が接続され、ＮＭＯＳトランジスタＭ１３のドレインにはＮＭＯＳトランジスタＭ１４のドレインが接続されている。また、電圧ＢＯＬＸとＮＭＯＳトランジスタＭ１２のドレインとの間には抵抗Ｒ１２が接続され、抵抗Ｒ１２とＮＭＯＳトランジスタＭ１２との接続部はコンパレータ２１の非反転入力端に接続されている。
【００４２】
また、出力電圧Ｖｏｕｔと接地電圧Ｖｓｓとの間には、抵抗Ｒ１１及びＮＭＯＳトランジスタＭ１１が直列に接続され、抵抗Ｒ１１とＮＭＯＳトランジスタＭ１１との接続部はコンパレータ２１の反転入力端に接続されている。ＮＭＯＳトランジスタＭ１１のゲートには外部からゲート電圧Ｖｇ１が入力されており、コンパレータ２１の出力端から逆電流検出信号Ｓ１が出力される。図３では、ＮＭＯＳトランジスタＭ１２及びＭ１３における各ゲートの接続部の電圧をＶｇ２とし、ＮＭＯＳトランジスタＭ１４及びＭ１５における各ゲートの接続部の電圧をＶｇ３とする。
【００４３】
切換信号Ｓ２がハイレベルである場合、ＰＭＯＳトランジスタＭ１６はオフして遮断状態になることから、ＮＭＯＳトランジスタＭ１５のドレイン電流は流れない。したがってＮＭＯＳトランジスタＭ１４のドレイン電流も流れないため、定電流源２２からの電流は、すべてＮＭＯＳトランジスタＭ１３のドレイン電流になる。ＮＭＯＳトランジスタＭ１２及びＭ１３はカレントミラー回路を形成していることから、ＮＭＯＳトランジスタＭ１２のドレイン電流は定電流源２２からの電流に比例した電流になる。
【００４４】
また、コンパレータ２１の非反転入力端に入力される電圧は、電圧ＢＯＬＸから抵抗Ｒ１２の電圧降下を引いた電圧になり、コンパレータ２１の反転入力端に入力される電圧は、出力電圧Ｖｏｕｔから抵抗Ｒ１１の電圧降下を引いた電圧になる。抵抗Ｒ１２の電圧降下は、ＮＭＯＳトランジスタＭ１２のドレイン電流と抵抗Ｒ１２の抵抗値の積で決まる。また、抵抗Ｒ１１の電圧降下は、ＮＭＯＳトランジスタＭ１１のドレイン電流と抵抗Ｒ１１の積で決まる。なお、ＮＭＯＳトランジスタＭ１１のドレイン電流はゲート電圧Ｖｇ１で決定される。抵抗Ｒ１２における電圧降下が抵抗Ｒ１１における電圧降下よりも大きくなるようにしてあり、抵抗Ｒ１２の電圧降下と抵抗Ｒ１１の電圧降下の差電圧を前記参照電圧としている。
【００４５】
この結果、インダクタＬ１の電流が十分大きく、昇圧用同期整流トランジスタＳＷ４の両端電圧差が前記参照電圧以上である場合は、コンパレータ２１からハイレベルの逆電流検出信号Ｓ１が出力される。インダクタＬ１の電流が減少して、昇圧用同期整流トランジスタＳＷ４の両端電圧差が前記参照電圧未満になると、逆電流検出信号Ｓ１がローレベルに立ち下がる。逆電流検出信号Ｓ１がローレベルになると、制御回路８は、昇圧用同期整流トランジスタＳＷ４をオフさせて遮断状態にする。
【００４６】
次に、切換信号Ｓ２がローレベルである場合は、ＰＭＯＳトランジスタＭ１６がオンして導通状態になり、ＮＭＯＳトランジスタＭ１５のドレイン電流は、入力電圧ＶｉｎとＮＭＯＳトランジスタＭ１５のゲート電圧Ｖｇ３との電圧差を抵抗Ｒ１３の抵抗値で除算した電流値になり、入力電圧Ｖｉｎに応じて変化する。すなわち、入力電圧Ｖｉｎが大きいほどＮＭＯＳトランジスタＭ１５のドレイン電流は大きくなる。ＮＭＯＳトランジスタＭ１４はＮＭＯＳトランジスタＭ１５と共にカレントミラーを構成していることから、ＮＭＯＳトランジスタＭ１４のドレイン電流も入力電圧Ｖｉｎに応じて変化する。
【００４７】
ＮＭＯＳトランジスタＭ１３のドレイン電流は、ＮＭＯＳトランジスタＭ１４のドレイン電流分だけ減少するため、ＮＭＯＳトランジスタＭ１３とカレントミラー回路を構成しているＮＭＯＳトランジスタＭ１２のドレイン電流も減少し、抵抗Ｒ１２による電圧降下は切換信号Ｓ２がハイレベルであるときよりも小さくなり、しかも入力電圧Ｖｉｎに応じて変化するようになる。すなわち、抵抗Ｒ１２による電圧降下は、入力電圧Ｖｉｎが大きいほど小さくなり、入力電圧Ｖｉｎが小さいほど大きくなる。
【００４８】
このようなことから、制御回路８は、降圧動作を行っている場合、切換信号Ｓ２をハイレベルにして、逆電流検出回路９に対して固定の参照電圧を生成させ、昇圧動作を行っている場合は、切換信号Ｓ２をローレベルにして、逆電流検出回路９に対して入力電圧Ｖｉｎに応じて変化するように参照電圧を生成させるようにする。このようにすることにより、入力電圧Ｖｉｎが変化した場合でも逆電流が発生する前に逆電流の発生を防止することができ、更にインダクタＬ１のエネルギーを無駄なく使用することができる。
【００４９】
なお、前記説明では、昇圧動作時の参照電圧は降圧動作時の参照電圧よりも小さくなるようにしているが、回路変更することによって、昇圧動作時の参照電圧を降圧動作時の参照電圧よりも大きくなるようにしたり、又は昇圧動作時の参照電圧範囲内に降圧動作時の参照電圧を含むようにすることも可能である。また、逆電流の発生を防止するために、昇圧用同期整流トランジスタＳＷ４をオフさせるようにしたが、降圧動作時においては、降圧用同期整流トランジスタＳＷ２をオフさせて遮断状態になるようにしてもよい。また、昇圧動作時において昇圧用同期整流トランジスタＳＷ４がオフしている場合は、電圧ＢＯＬＸはほぼ接地電圧になるため、逆電流検出回路９で検出した電圧差は参照電圧未満になり、逆電流検出回路９から所定の逆電流検出信号Ｓ１が出力されるが、制御回路８は、昇圧用同期整流トランジスタＳＷ４をオフさせている場合は逆電流検出信号Ｓ１を無視することはいうまでもない。
【００５０】
このように、本第１の実施の形態における昇降圧型スイッチングレギュレータでは、逆電流検出回路９が、出力電圧Ｖｏｕｔ及び電圧ＢＯＬＸの電圧差と逆電流検出回路９内で生成されている参照電圧とを比較し、該電圧差が該参照電圧未満になった場合は所定の逆電流検出信号Ｓ１を制御回路８に出力し、制御回路８は、所定の逆電流検出信号Ｓ１が入力されると、昇圧用同期整流トランジスタＳＷ４をオフさせて遮断状態にし逆電流の発生を防止するようにした。このことから、昇圧、降圧及び昇降圧の各動作時において、確実に逆電流の発生を防止することができる。
【００５１】
なお、前記説明では、昇降圧型スイッチングレギュレータは昇圧、降圧及び昇降圧の各動作を行う場合を例にして示したが、これは一例であり、本発明は、昇圧及び降圧の各動作を行う昇降圧型スイッチングレギュレータにも適用することができる。
【図面の簡単な説明】
【００５２】
【図１】本発明の第１の実施の形態における昇降圧型スイッチングレギュレータの回路例を示した図である。
【図２】図１の逆電流検出回路９の回路例を示した図である。
【図３】図１の逆電流検出回路９の他の回路例を示した図である。
【図４】逆電流防止機能を備えた従来の降圧型スイッチングレギュレータの回路例を示した図である。
【図５】従来の昇降圧型スイッチングレギュレータの回路例を示した図である。
【符号の説明】
【００５３】
１  昇降圧型スイッチングレギュレータ
２  基準電圧発生回路
３  誤差増幅回路
４  昇圧用ＰＷＭコンパレータ
５  降圧用ＰＷＭコンパレータ
６  昇圧用発振回路
７  降圧用発振回路
８  制御回路
９  逆電流検出回路
ＳＷ１  降圧用スイッチングトランジスタ
ＳＷ２  降圧用同期整流トランジスタ
ＳＷ３  昇圧用スイッチングトランジスタ
ＳＷ４  昇圧用同期整流トランジスタ
Ｌ１  インダクタ
Ｃ１  出力コンデンサ
Ｒ１，Ｒ２  抵抗
【図１】
2008206366.tif 000003
【図２】
2008206366.tif 000004
【図３】
2008206366.tif 000005
【図４】
2008206366.tif 000006
【図５】
2008206366.tif 000007