(57)【要約】【課題】従来の電圧制御発振回路の電圧可変容量素子は、制御信号を入力する入力端子数が少ないために、制御信号を合成する必要があった。その合成回路が位相ノイズの悪化、回路面積の増加、消費電流の増加という問題を引き起こしていた。【解決手段】本発明の電圧制御発振回路は、電圧可変容量素子としてＭＩＳ型トランジスタを用い、ソース端子とドレイン端子とを短絡したソースドレイン端子とゲート端子とバルク端子とを入力端子とし、それぞれ異なる３種類の制御信号を入力し、容量値を変化させることができる。このような構成とすることによって、制御信号を合成するための合成回路を減らすことができ、合成回路に起因する位相ノイズの悪化や、回路面積の増大、消費電流の増加を抑制することができる。【選択図】図１
2008236504.tif 000002
【特許請求の範囲】
【請求項１】
電圧可変容量素子を備える発振回路であって、該電圧可変容量素子の静電容量を変化させることにより発振出力信号の発振周波数を可変することができる電圧制御発振回路において、
前記電圧可変容量素子は、入力端子を３つ備えるとともに、それぞれの該入力端子にそれぞれ異なる３種類の制御電圧を入力することにより、前記静電容量の値を変化させることを特徴とする電圧制御発振回路。
【請求項２】
前記電圧可変容量素子は、ゲート端子，バルク端子，ソース端子，ドレイン端子を有するＭＩＳ型トランジスタ構造を有し、
前記入力端子は、前記ゲート端子と、前記バルク端子と、前記ソース端子と前記ドレイン端子とを接続した端子との３つであることを特徴とする請求項１に記載の電圧制御発振回路。
【請求項３】
前記電圧可変容量素子の前記入力端子に高周波抑制素子を設けることを特徴とする請求項１または２に記載の電圧制御発振回路。
【請求項４】
前記高周波抑制素子は、抵抗体からなることを特徴とする請求項３に記載の電圧制御発振回路。
【請求項５】
前記高周波抑制素子は、ＭＩＳＦＥＴ型可変容量素子のゲート抵抗またはバルク抵抗と一体に形成してなることを特徴とする請求項４に記載の電圧制御発振回路。
【請求項６】
請求項１から５のいずれか１つに記載の電圧制御発振回路を備え、
前記電圧制御発振回路は、温度変化に伴って発振周波数が変化し、
前記電圧制御発振回路の前記発振出力信号を出力する出力端子を備え、
前記電圧制御発振回路近傍の温度状態を検出するとともに検出信号を出力する温度検出回路と、
前記温度検出回路からの前記検出信号に基づいて前記出力端子に出力される前記発振出力信号の発振周波数を略一定値に保つための温度補償回路とを有し、
前記電圧可変容量素子の３つの前記入力端子のうち、少なくとも１つの入力端子に前記温度補償回路の出力制御信号を入力することを特徴とする温度補償型発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧可変容量素子を用いて発振周波数を制御可能な電圧制御発振回路およびこれを用いた温度補償型発振回路に関し、特に、水晶振動子を用いた水晶発振回路に関するものである。
【背景技術】
【０００２】
温度補償型水晶発振回路は、携帯電話等の基準発振器等に用いられる高精度な発振周波数が得られる水晶発振回路である。これは、電圧制御発振回路に温度補償信号を入力することで、周囲温度変化に対し、略一定の発振周波数を出力することができる発振回路として広く知られている。特により高精度を要求される昨今の電子機器には多く用いられている。
【０００３】
電圧制御発振回路は、発振ループ内の負荷容量として、電圧可変容量素子を設け、この電圧可変容量素子の端子電圧を制御することにより、負荷容量値を変化させて発振周波数を制御できる発振回路である。
【０００４】
電圧可変容量素子としては、ＰＮ接合ダイオードやＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型構造を有する能動素子を用いるものが知られている。ＭＩＳ型とは、絶縁層を金属と半導体とで挟持する構造の素子であり、特に、中の絶縁層を酸化層とする構造をＭＯＳ型（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。このようなＭＩＳ型トランジスタを電圧可変容量素子として用いるものの提案が多くなされている（特許文献１参照。）。
【０００５】
特許文献１に示した従来技術の電圧制御発振回路について、図６を用いて説明する。図６は、特許文献１に示した従来技術を説明しやすいようにその主旨を逸脱しない程度に書き直したものである。図６において、３１は発振回路、３３は水晶振動子、３５はＶＣＣ電源、３７は接地端子、３９は出力端子、４１は入力端子、５１は電圧可変容量素子、Ｒ１１は抵抗である。ＶＣＣ電源３５は正側の電源である。２００はこれらを有する電圧制御発振回路である。
【０００６】
特許文献１に示した従来技術の電圧制御発振回路２００は、電圧可変容量素子５１として、ＭＩＳ型トランジスタを用いており、ソース端子を接地し、ゲート端子の端子電圧を制御することで、発振周波数を制御している。ＭＩＳ型トランジスタは、しきい値電圧を基準として階段状に端子間容量値が変化するため、小さな電圧変化に対し、大きな容量値変化が得られるという特徴を持つ。
【０００７】
【特許文献１】特開平１１−２２０３２９号公報（２頁〜５頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
特許文献１に示した従来技術における電圧可変容量素子５１は、ソース端子は接地し、バルク端子はフローティングにしており、制御信号を入力できるのはゲート端子のみとなっている。
【０００９】
ところで、温度補償型水晶発振回路の電圧制御発振回路に入力する制御信号としては、温度補償制御信号や外部電圧周波数制御信号や周波数オフセット制御信号などがあり、一般的に、３種類以上の制御信号が用いられる。電圧可変容量素子の入力端子数が、前述の
制御信号数に満たない場合は、複数の制御信号を合成回路を用いて合成することで、制御信号数を減らし、電圧可変容量素子に入力することが行われる。
【００１０】
ここで、制御信号を合成するために用いる合成回路としては、アナログ信号同士の合成となることから、一般的にオペアンプが用いられる。しかしながら、オペアンプは、増幅機能等に起因する位相ノイズの発生源になってしまうことがあり、低い位相ノイズが要求される温度補償型水晶発振回路には搭載が困難であるという問題があった。
また、小型携帯機器に搭載するためには回路面積をなるべく小さくし、消費電力を下げる必要があるが、オペアンプの搭載が回路の小面積化を妨げ、回路の消費電力を増加させてしまうという問題があった。
【００１１】
特許文献１に示した従来技術は、制御信号を入力できるのは、電圧可変容量素子５１であるＭＩＳ型トランジスタのゲート端子のみであり、一般的に必要とされている制御信号より端子数が少なく、上述のようにアナログ信号同士を合成するための手段が必要になってしまう。このため、位相ノイズ特性に悪影響を与えたり、回路の消費電力が下げられないなどの問題があるため、より高精度や低消費電力を要求される昨今の電子機器には搭載できなかった。
【００１２】
本発明は、上記の問題を解決するためになされたもので、電圧制御発振回路において、電圧可変容量素子に複数の制御信号を直接入力することができ、制御信号を合成する合成回路を減らすことで、位相ノイズの抑制と回路面積の縮小と消費電力の低減とを可能とする電圧制御発振回路を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本発明の電圧制御発振回路は下記記載の構造を採用する。
【００１４】
電圧可変容量素子を備える発振回路であって、電圧可変容量素子の静電容量を変化させることにより発振出力信号の発振周波数を可変することができる電圧制御発振回路において、
電圧可変容量素子は、入力端子を３つ備えるとともに、それぞれの入力端子にそれぞれ異なる３種類の制御電圧を入力することにより、静電容量の値を変化させることを特徴とする。
【００１５】
電圧可変容量素子は、ゲート端子，バルク端子，ソース端子，ドレイン端子を有するＭＩＳ型トランジスタ構造を有し、入力端子は、ゲート端子と、バルク端子と、ソース端子とドレイン端子とを接続した端子との３つであることを特徴とする。
【００１６】
電圧可変容量素子の入力端子に高周波抑制素子を設けることを特徴とする。
【００１７】
高周波抑制素子は、抵抗体からなることを特徴とする。
【００１８】
高周波抑制素子は、ＭＩＳＦＥＴ型可変容量素子のゲート抵抗またはバルク抵抗と一体に形成してなることを特徴とする。
【００１９】
電圧制御発振回路を備え、電圧制御発振回路は、温度変化に伴って発振周波数が変化し、電圧制御発振回路の発振出力信号を出力する出力端子を備え、電圧制御発振回路近傍の温度状態を検出するとともに検出信号を出力する温度検出回路と、温度検出回路からの検出信号に基づいて出力端子に出力される発振出力信号の発振周波数を略一定値に保つための温度補償回路とを有し、電圧可変容量素子の３つの入力端子のうち、少なくとも１つの入力端子に温度補償回路の出力制御信号を入力することを特徴とする。
【発明の効果】
【００２０】
本発明の電圧制御発振回路は、発振ループ内に設けた電圧可変容量素子の入力端子が３箇所あり、それぞれ異なる制御信号を入力することができる。このような構成とすることによって、電圧可変容量素子に直接入力できる制御信号が増え、合成回路を減らすことが可能となる。これにより、位相ノイズを抑制でき、さらに回路面積を縮小や消費電力を低減させる効果を有する。
【発明を実施するための最良の形態】
【００２１】
以下、図面を用いて本発明を実施するための最適な実施の形態を説明する。
【実施例１】
【００２２】
［本発明の構造の説明：図１〜図５］
図１は、本発明の実施形態における電圧制御発振回路を示す回路図である。この電圧制御発振回路は、発振インバータ１と水晶振動子３と帰還抵抗５と接地電源７と電圧可変容量素子１１，１３と高周波抑制素子である抵抗Ｒ１，Ｒ３，Ｒ５，Ｒ７，Ｒ９とＤＣカット容量Ｃ１，Ｃ３，Ｃ５と制御信号入力端子Ｔ１，Ｔ２，Ｔ３と接続点Ｓ１とを有している。１００は、これらを有する電圧制御発振回路である。
【００２３】
図１に示すように、発振インバータ１と水晶振動子３と帰還抵抗５とを並列に接続することで発振回路を構成する。発振回路の負荷容量は、ＤＣカット容量Ｃ１，Ｃ３と電圧可変容量素子１１，１３である。
発振回路の両端子にＤＣカット容量Ｃ１，Ｃ３の一方の端子を接続し、これらの他方の端子に電圧可変容量素子１１，１３のゲート端子をそれぞれ接続する。電圧可変容量素子１１，１３のソース端子とドレイン端子とをそれぞれ接続し、さらにそれら同士を接続してこれを接続点Ｓ１とする。これにより、水晶振動子３とこれらの容量素子が並列に接続し、発振ループを構成する。
接続点Ｓ１と接地電源７との間には、ＤＣカット容量Ｃ５を設けている。
【００２４】
電圧可変容量素子１１のゲート端子には抵抗Ｒ１を、電圧可変容量素子１３のゲート端子には抵抗Ｒ３をそれぞれ介して制御信号入力端子Ｔ１を接続する。
電圧可変容量素子１１のバルク端子には抵抗Ｒ５を、電圧可変容量素子１３のバルク端子には抵抗Ｒ７をそれぞれ介して制御信号入力端子Ｔ２を接続する。
接続点Ｓ１には、抵抗Ｒ９を介して、制御信号入力端子Ｔ３を接続する。
【００２５】
［動作の説明：図１〜図５］
まず、電圧制御発振回路１００の動作を説明する。水晶振動子３が機械的に振動することで、水晶振動子３の両端子には、互いに位相が１８０度ずれた正弦波信号が発生する。そして、発振エネルギーの減衰分を発振インバータ１が補うことで発振が持続する。帰還抵抗５は、水晶振動子３の両端子のＤＣレベルを固定するために設ける。また、発振周波数は、負荷容量によって決定されるが、制御信号入力端子Ｔ１，Ｔ２，Ｔ３に入力される制御信号によって、電圧可変容量素子１１，１３の静電容量値が変化することで、負荷容量が変化し、発振周波数を制御する。
【００２６】
図１に示す本発明の電圧制御発振回路１００は、電圧可変容量素子１１，１３に、ＭＩＳ型トランジスタを用いている。ＭＩＳ型トランジスタのソース端子とドレイン端子とを接続し１つの入力端子としている。また、ゲート端子とバルク端子とをそれぞれ独立した入力端子としている。このような構成とすることで、それぞれ異なる３つの制御信号を入力することができるのである。
次に、電圧可変容量素子１１および電圧可変容量素子１３の動作について、詳細に説明
する。
【００２７】
[電圧可変容量素子の説明：図２]
図２は、本発明の実施形態における電圧可変容量素子１１，１３の動作を説明するための図であって、いわゆるＣ−Ｖ特性と呼ばれるものである。図２において、横軸はゲート端子とソース端子およびドレイン端子との電位差、縦軸は静電容量値である。複数のカーブはバルク端子の電位を変化させた場合をそれぞれ示している。
【００２８】
まず、この電圧可変容量素子１１，１３の静電容量値は、ＭＩＳ型トランジスタのしきい値電圧を基準に変化する。ゲート端子電圧とソース端子およびドレイン端子電圧との電位差をＶｇｓｄとすると、Ｖｇｓｄがしきい値電圧を超えると、ＭＩＳ型トランジスタのチャネルに反転層が形成され、静電容量値は最大となる。一方、Ｖｇｓｄがしきい値電圧を下回ると、反転層が消失し、静電容量値は最小となる。また、バルク端子電圧を変化させると、しきい値電圧が変化するので、それに伴い、図２に示すように静電容量値が変化する点が横軸に沿う方向に変化する。
【００２９】
このように、本発明の実施形態における電圧可変容量素子１１，１３は、ゲート端子と、ソース端子およびドレイン素子と、バルク素子とに入力する３種類の制御信号によって、その静電容量値を自由に可変することができるのである。
【実施例２】
【００３０】
次に、本発明の実施形態における電圧制御発振回路を、温度補償型水晶発振回路に使用する場合について、図を用いて説明する。
【００３１】
［温度補償型水晶発振回路の説明：図３］
図３は、温度補償型水晶発振回路５００の構成概略図である。温度補償型水晶発振回路５００は、電圧制御発振回路１００と温度検出回路１１３と温度補償回路１０３と周波数オフセット調整回路１０５と外部電圧入力端子Ｔ４と出力端子Ｔ５とを有する。なお、電圧制御発振回路１００については、図１に示す回路図を見やすくするためブロック図で示している。
【００３２】
温度検出回路１１３は、電圧制御発振回路１００近傍の温度状態に基づく検出信号１１３ａを出力する回路である。温度補償回路１０３は、検出信号１１３ａに基づいて、水晶振動子における発振周波数の温度特性を補償するために温度補償制御信号１０３ａを発生する回路である。周波数オフセット調整回路１０５は、水晶振動子の周波数バラツキを調整するための周波数オフセット調整信号１０５ａを発生する回路である。外部電圧入力端子Ｔ４は、電圧制御発振回路１００の周波数を任意に制御するための外部電圧制御信号Ｔ４ａを入力する端子である。出力端子Ｔ５は、温度に対し略一定に補償された電圧制御発振回路１００の発振出力信号Ｔ５ａを出力する端子である。
【００３３】
図３に示すように、電圧制御発振回路１００の入力端子である制御信号入力端子Ｔ１，Ｔ２，Ｔ３は、それぞれ温度補償制御信号１０３ａ，周波数オフセット調整信号１０５ａ，外部電圧制御信号Ｔ４ａが入力される。
【００３４】
このように、本発明の電圧制御発振回路１００を用いた温度補償型水晶発振回路５００では、異なる３種類の制御信号を直接、電圧可変容量素子１１，１３に入力することができる。このような構成とすることによって、合成回路が不要となり、合成回路に起因する、位相ノイズの悪化、回路面積や消費電力の増大を抑制することができる。
【００３５】
［温度補償型水晶発振回路の説明：図４］
以上、説明した温度補償型水晶発振回路５００は、３種類の制御信号として、温度補償制御信号１０３ａと周波数オフセット調整信号１０５ａと外部電圧制御信号Ｔ４ａとを用いたが、これに限定するものではない。次に、温度補償型水晶発振回路の異なる例を説明する。
【００３６】
例えば、ＡＴカットされた水晶振動子において、温度変化に対する発振周波数の変化は、３次曲線で近似されることが知られている。そこで、３次曲線で近似される温度特性を１次関数と３次関数とを組み合わせて補償する場合がある。
このような構成においても、本発明の効果が得られる。図４を用いて説明する。図４は、本発明の電圧制御発振回路１００を用いた温度補償型水晶発振回路の異なる例を示す構成概略図である。
【００３７】
温度補償型水晶発振回路６００は、電圧制御発振回路１００と１次関数補償回路１０７と３次関数補償回路１０９と温度検出回路１１３と周波数オフセット調整回路１０５と外部電圧入力端子Ｔ４と合成回路１１１と出力端子Ｔ５とを有する。なお、電圧制御発振回路１００については、図１に示す回路図を見やすくするためブロック図で示している。
【００３８】
１次関数補償回路１０７は、ＡＴカットされた水晶振動子の温度−周波数特性における１次関数成分を補償するために１次関数補償信号１０７ａを発生する回路である。温度検出回路１１３は、電圧制御発振回路１００近傍の温度状態に基づく検出信号１１３ａを出力する回路である。３次関数補償回路１０９は、検出信号１１３ａに基づいて、ＡＴカットされた水晶振動子の温度−周波数特性における３次関数成分を補償するために３次関数補償信号１０９ａを発生する回路である。周波数オフセット調整回路１０５は、図３に例示したものと同一の回路であり、水晶振動子の周波数バラツキを調整するための周波数オフセット調整信号１０５ａを発生する回路である。外部電圧入力端子Ｔ４も図３に例示したものと同一の端子であり、電圧制御発振回路１００の周波数を任意に制御するための外部電圧制御信号Ｔ４ａを入力する端子である。
合成回路１１１は、周波数オフセット調整信号１０５ａと外部電圧制御信号Ｔ４ａとを合成して、合成信号１１１ａを発生する回路である。出力端子Ｔ５は、温度に対し略一定に補償された電圧制御発振回路１００の発振出力信号Ｔ５ａを出力する端子である。
【００３９】
図４に示すように、電圧制御発振回路１００の入力端子である制御信号入力端子Ｔ１，Ｔ２，Ｔ３は、それぞれ１次関数補償信号１０７ａ，３次関数補償信号１０９ａ，合成信号１１１ａが入力される。
図４に示す温度補償型水晶発振回路６００は、合成回路１１１を１つ必要とするが、１次関数補償信号１０７ａと３次関数補償信号１０９ａとを独立して入力できることで、互いの干渉の影響がなく、温度補償回路の設計が行える。これにより、回路設計の自由度が増し、温度補償精度が高くなるという効果が得られる。
【００４０】
以上、説明した本発明の電圧制御発振回路は、ＡＴカットされた水晶振動子だけでなく、音叉型水晶振動子や他のカット方法で加工された水晶振動子にも適用可能であり、同様の効果が得られる。
【００４１】
［電圧化変容量素子の異なる構成の説明図１，図５］
また、本発明の実施形態における電圧制御発振回路１００は、発明の主旨を逸脱しない範囲で変更が可能である。例えば、回路に用いられている抵抗を他の素子と同一の構成とすることもできる。図５を用いて説明する。
図５は、半導体基板に半導体素子として電圧化変容量素子や抵抗素子を造りこむ場合を説明するものである。図５は電圧可変容量素子１１または電圧可変容量素子１３を模式的に示す図であり、図５（ａ）は平面図、図５（ｂ）は断面図である。
【００４２】
まず、抵抗Ｒ１または抵抗Ｒ３を電圧化変容量素子１１または電圧化変容量素子１３と一体に形成する例を説明する。
図５（ａ）において、６０はコンタクトホール、６９はゲート電極、７１はドレイン拡散層、７２はソース拡散層、７３はバルク拡散層である。６１はゲート電極６９と接続するゲート端子、６２はドレイン拡散層７１とソース拡散層７２とを接続するソースドレイン端子、６３はバルク拡散層７３と接続するバルク端子である。
ゲート端子６１，ソースドレイン端子６２，バルク端子６３は金属配線であり、電圧可変容量素子の電極や拡散層とコンタクトホール６０を介して接続している。Ｒ２０はゲート電極６９を延長してなる抵抗部であって、ゲート抵抗である。
【００４３】
図５（ａ）において、抵抗Ｒ２０は、ゲート電極６９と同一の部材で構成している。例えば、ポリシリコンなどの半導体で構成している。抵抗Ｒ２０は、所定の抵抗値になるように、不純物を添加してもよく、その形状とともに自由に選択することができる。この抵抗Ｒ２０が図１に示す抵抗Ｒ１または抵抗Ｒ３とすることができる。
つまり、ゲート電極が抵抗を兼ねているのである。このような構成にすることで、別途抵抗Ｒ１，Ｒ３を設ける必要がなく、回路の省面積化を行うことができる。
【００４４】
次に、抵抗Ｒ５または抵抗Ｒ７を電圧化変容量素子１１または電圧化変容量素子１３と一体に形成する例を説明する。
図５（ｂ）において、６５は半導体基板、６７はゲート絶縁膜である。Ｒ２１は半導体基板６５の抵抗成分であって、バルク抵抗である。なお、すでに説明した同一の構成には同一の番号を付与している。
【００４５】
図５（ｂ）において、バルク拡散層７３は、ソース拡散層７１と離間して半導体基板６５に設けている。半導体基板６５には抵抗成分があるから、電圧化変容量素子１１または電圧化変容量素子１３のチャネル部分からバルク拡散層７３が遠ざかるほど抵抗Ｒ２１は高くなる。抵抗Ｒ２１は、所定の抵抗値になるように、半導体基板６５またはソース拡散層７１とバルク拡散層７３との間などに不純物を添加してもよく、バルク拡散層７３の設置場所やチャネル領域までの離間距離などを自由に選択することができる。この抵抗Ｒ２１を図１に示す抵抗Ｒ５または抵抗Ｒ７とすることができる。
つまり、半導体基板が抵抗を兼ねているのである。このような構成とすることで、別途抵抗Ｒ５，Ｒ７を設ける必要がなく、回路の省面積化を行うことができる。
【００４６】
本発明の電圧制御発振回路は、発振ループ内に設けた電圧可変容量素子の入力端子が３箇所あり、それぞれ異なる制御信号を入力することができる。このような構成とすることによって、電圧可変容量素子に直接入力できる制御信号が増え、合成回路を減らすことが可能となる。
これにより、位相ノイズの抑制、回路面積の縮小、さらに消費電流を低減できる効果を有する。
本発明の電圧制御発振回路を用いる発振回路の仕様によっては、合成回路を用いなければならない場合もある。しかしながら、そのような場合であっても、電圧可変容量素子の３箇所の入力端子すべてに合成回路を設けることはないため、回路の省面積化を阻害することはない。
このように、電圧可変容量素子の入力端子数を増やした電圧制御発振回路は、制御信号の多い用途、例えば、温度補償型水晶発振回路などに使用する場合に特に有効である。
【産業上の利用可能性】
【００４７】
本発明の電圧制御発振回路は、位相ノイズを抑制しつつ小型化できる。そのため、小型で高性能を要求される温度補償型水晶発振回路に適用することができる。
【図面の簡単な説明】
【００４８】
【図１】本発明の電圧制御発振回路を示す図である。
【図２】本発明の電圧可変容量素子の動作を説明する図である。
【図３】本発明の電圧制御発振回路を用いた温度補償型水晶発振回路の回路構成を説明する図である。
【図４】本発明の電圧制御発振回路を用いた温度補償型水晶発振回路の異なる回路構成を説明する図である。
【図５】本発明の電圧可変容量素子の異なる構成を説明する図である。
【図６】特許文献１に示した従来技術の電圧制御発振回路を示す図である。
【符号の説明】
【００４９】
１  発振インバータ
３  水晶振動子
５  帰還抵抗
７  接地電源
１１，１３  電圧可変容量素子
６０  コンタクトホール
６１  ゲート端子
６２  ソースドレイン端子
６３  バルク端子
６５  半導体基板
６７  ゲート絶縁膜
６９  ゲート電極
７１  ドレイン拡散層
７２  ソース拡散層
７３  バルク拡散層
１００  電圧制御発振回路
１０３  温度補償回路
１０５  周波数オフセット調整回路
１０７  １次関数補償回路
１０９  ３次関数補償回路
１１１  合成回路
１１３  温度検出回路
５００，６００  温度補償型水晶発振回路
１０３ａ  温度補償制御信号
１０５ａ  周波数オフセット調整信号
Ｔ４ａ  外部電圧制御信号
Ｔ５ａ  発振出力信号
１０７ａ  １次関数補償信号
１０９ａ  ３次関数補償信号
１１１ａ  合成信号
１１３ａ  検出信号
Ｒ１〜Ｒ１１  抵抗
Ｒ２０  ゲート抵抗
Ｒ２１  バルク抵抗
Ｃ１〜Ｃ５  ＤＣカット容量
Ｔ１〜Ｔ３  制御信号入力端子
Ｔ４  外部電圧入力端子
Ｔ５  出力端子
Ｓ１  接続点
【図１】
2008236504.tif 000003
【図２】
2008236504.tif 000004
【図３】
2008236504.tif 000005
【図４】
2008236504.tif 000006
【図５】
2008236504.tif 000007
【図６】
2008236504.tif 000008