(57)【要約】【課題】演算増幅器を含むアナログ回路の入出力特性を調整する工数を削減すること。【解決手段】演算増幅器を含むアナログ回路である被測定回路４０２の入出力特性を測定し、この結果に応じてゲイン調整値を計算し、次に、この時点ではゲイン調整を行わずゲイン調整後の当該アナログ回路の入出力特性を推定し、この結果に応じてオフセット調整値を計算し、次に、先に計算したゲイン調整値とそのオフセット調整値に応じてゲイン調整とオフセット調整を同時に行う。【選択図】      図２
2008236945.tif 000002
【特許請求の範囲】
【請求項１】
オフセット及びゲインの調整用回路素子が組み合わされた演算増幅器を含むアナログ回路と、このアナログ回路の入力端子に複数の既知電圧を印加する信号源と、この信号源による前記印加の際に、前記演算増幅器の出力電圧と、前記アナログ回路の出力端子の電圧と、前記演算増幅器のオフセット電流を供給する電源電圧を測定する測定手段と、前記アナログ回路の入力端子へ印加する信号電圧と前記演算増幅器の出力電圧との関係から前記演算増幅器の入出力特性である第１の入出力特性を求め、前記演算増幅器の出力電圧と前記アナログ回路の出力電圧との関係から前記演算増幅器の出力側から前記アナログ回路の出力端子の入出力特性である第２の入出力特性を求め、前記アナログ回路の入出力特性を目標特性とするため、前記第２の入出力特性を用いて前記演算増幅器に要求される入出力特性を求め、前記演算増幅器のオフセット及びゲインを、要求される入出力特性と前記第１の入出力特性とを比較して、求められた目標値に調整するために前記調整用回路素子を調整する調整値を求める演算手段とを備えたアナログ回路の入出力特性調整方法において、
前記ゲイン調整の前に測定された前記演算増幅器の入出力特性の実測値をもとに、ゲイン調整後の演算増幅器の入出力特性を推定して前記オフセット調整を行うことを特徴とする演算増幅器を含むアナログ回路の入出力特性調整方法。
【請求項２】
オフセット及びゲインの調整用回路素子が組み合わされた演算増幅器を含むアナログ回路と、このアナログ回路の入力端子に複数の既知電圧を印加する信号源と、この信号源による前記印加の際に、前記演算増幅器の出力電圧と、前記アナログ回路の出力端子の電圧と、前記演算増幅器のオフセット電流を供給する電源電圧を測定する測定手段と、前記アナログ回路の入力端子へ印加する信号電圧と前記演算増幅器の出力電圧との関係から前記演算増幅器の入出力特性である第１の入出力特性を求め、前記演算増幅器の出力電圧と前記アナログ回路の出力電圧との関係から前記演算増幅器の出力側から前記アナログ回路の出力端子の入出力特性である第２の入出力特性を求め、前記アナログ回路の入出力特性を目標特性とするため、前記第２の入出力特性を用いて前記演算増幅器に要求される入出力特性を求め、前記演算増幅器のオフセット及びゲインを、要求される入出力特性と前記第１の入出力特性とを比較して、求められた目標値に調整するために前記調整用回路素子を調整する調整値を求める演算手段とを備えたアナログ回路の入出力特性調整方法において、
演算増幅器の入出力特性の調整限界範囲を、前記規定値に対する許容誤差から前記オフセットの調整分解能、前記電流測定手段での測定誤差及び誤差余裕度の各値を減じた値を、前記規定値に対して正及び負方向に拡げた範囲とし、
前記調整限界範囲を超過した際の前記演算増幅器のゲイン調整後の演算増幅器の入出力特性の測定を、当該ゲイン調整の前に測定された前記演算増幅器の入出力特性の実測値をもとにゲイン調整後の演算増幅器の入出力特性を推定することによって省略し、その推定値を用いて前記演算増幅器のオフセット調整を行うことを特徴とする演算増幅器を含むアナログ回路の入出力特性調整方法。
【請求項３】
前記オフセット調整を行うと同時に、前記ゲイン調整後の演算増幅器の入出力特性の推定時に用いられるゲイン調整値に応じてゲイン調整を行うことを特徴とする請求項１または２に記載の演算増幅器を含むアナログ回路の入出力特性調整方法。
【請求項４】
前記アナログ回路は、入力端子に接続された温度検出用のダイオードと、このダイオードに一定の順方向電流を供給する定電流源を有する場合に、前記ダイオードに供給される順方向電流を測定する電流測定手段とを備え、前記演算手段が、前記電流測定手段での順方向電流の測定値と順方向電流の規定値とのずれ量を求め、この電流ずれ量をもとに当該ずれ量の順方向電流が供給された際の前記ダイオードの順方向電圧のずれ量を求め、この電圧ずれ量をもとに、前記演算増幅器にて、前記アナログ回路の入力端子への印加電圧を規定値からずらす補正を行うことを特徴とする請求項１または２に記載の演算増幅器を含むアナログ回路の入出力特性調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、車両用の電圧コンバータ装置等のパワー半導体モジュールに組み込まれた温度検出用ダイオードの定電流（ＩＦ電流）による順方向電流を測定し、パワー半導体モジュールの温度を検出する演算増幅器を含むアナログ回路において、ＩＦ電流の変動による当該アナログ回路の入出力特性の変動を適正に補正可能な演算増幅器を含むアナログ回路の入出力特性調整方法に関する。
【背景技術】
【０００２】
近年、車両機器においては、高効率化、省エネルギー対策として、図１０に示す駆動力を生む電動機１１を有する車両駆動システム１０では、大別して電源１２と、昇降圧コンバータ１３と、インバータ１４とが含まれている。但し、電動機１１は、車両の駆動時には３相のモータであるが、車両の制動時には発電機となる。また、矢印Ｙ１で車両駆動時に流れるエネルギーの方向を示し、矢印Ｙ２で車両制動時に流れるエネルギーの方向を示す。
【０００３】
電源１２は、架線からの給電電圧又は直列接続されたバッテリーから構成される。
昇降圧コンバータ１３は、車両駆動時には電源１２の電圧ＶＬ（例：２８０Ｖ）を、モータ１１の駆動に適した電圧ＶＨ（例：７５０Ｖ）に昇圧し、車両の制動時には発電機となるモータ１１から生じる電圧ＶＨ（例：７５０Ｖ）を電源回路の電圧ＶＬ（例：２８０Ｖ）に降圧して電力の回生動作を行う。
【０００４】
インバータ１４は、車両駆動時には昇降圧コンバータ１３により昇圧された電圧ＶＨから、３相モータ１１の各相に電流を流すように、インバータ１４内部のスイッチング素子をＯＮ／ＯＦＦ制御し、このスイッチングの周波数により車両の速度を変化させる。また、車両制動時には、モータ１１の各相に生じる電圧に同期してスイッチング素子をＯＮ／ＯＦＦ制御し、いわゆる整流動作を行い、直流電圧に変換して回生を行う。
【０００５】
次に、昇降圧コンバータ１３の詳細構成を図１１に示し、その説明を行う。昇降圧コンバータ１３は、大別してリアクトル１６と、コンデンサ１７と、２つのスイッチング素子２１，２２と、これらスイッチング素子２１，２２を制御する制御回路２３ａ，２３ｂとを備えて構成されている。最近の車両機器の駆動系のスイッチング素子２１，２２は、図１１に示すように、ＩＧＢＴ(Insulated Gate Bipolar Transistor)２５（又は２６）と、このＩＧＢＴ２５（又は２６）のエミッタ・コレクタ間に、並列にダイオード２７（又は２８）を接続して構成されている。つまり、ダイオード２７（又は２８）は、ＩＧＢＴ２５（又は２６）に流れる電流とは逆方向で電流を流すように接続されている。
【０００６】
この昇降圧コンバータ１３の昇降圧動作の原理を説明する。また、昇圧時にリアクトル１６に流れる電流波形を図１２に示す。
最初に、昇圧動作を説明する。図１２の時刻ｔ０〜ｔ１間、時刻ｔ２〜ｔ３間、時刻ｔ４〜ｔ５間に示すように、スイッチング素子２１のＩＧＢＴ２５がＯＮ（導通）すると、リアクトル１６に電流Ｉが流れ、リアクトル１６（インダクタンスＬ）にＬＩ２／２のエネルギーが蓄積される。
一方、時刻ｔ１〜ｔ２間、時刻ｔ３〜ｔ４間、時刻ｔ５以降に示すように、スイッチング素子２１のＩＧＢＴ２５がＯＦＦ（非導通）すると、スイッチング素子２２のダイオード２８に電流Ｉが流れて、リアクトル１６に蓄えられたエネルギーがコンデンサ１７に送られる。
【０００７】
次に、降圧動作を説明する。スイッチング素子２２のＩＧＢＴ２６がＯＮ（導通）すると、リアクトル１６に電流Ｉが流れ、リアクトル１６にＬＩ２／２のエネルギーが蓄積される。
一方、スイッチング素子２２のＩＧＢＴ２６がＯＦＦ（非導通）すると、スイッチング素子２１のダイオード２７に電流が流れて、リアクトル１６に蓄えられたエネルギーが電源１２へ回生される。
【０００８】
このようにスイッチング素子２１又は２２のＯＮ時間（ＯＮデューティ）を変更する事で、昇降圧の電圧を調整する事が可能であり、概略の値は次式にて求める事が出来る。
ＶＬ／ＶＨ＝ＯＮデューティ  （％）
ＶＬ：電源電圧
ＶＨ：昇圧後の電圧
ＯＮデューティ：スイッチイング素子２１又は２２のスイッチング周期に対する導通期間の割合。
しかし、実際には負荷の変動、電源電圧の変動などがあるので、昇降圧後の電圧ＶＨを監視し、目標値となるように、スイッチング素子２１，２２のＯＮ時間（ＯＮデューティ）の制御を行う。
【０００９】
図１３は、昇降圧コンバータ用ＩＰＭ３０のブロック図である。ＩＰＭ３０は、大きく分けて、上アームのスイッチング部３１と、下アームのスイッチング部３２と、制御部２３とを備えて構成され、高電圧回路側の各スイッチング部３１，３２と、低電圧回路側の制御部２３とは電気的に絶縁が必要であり、このためフォトカプラ３４，３５，３６，３７，３８や図示せぬパルストランスなどを用いて、信号の授受を行うようになっている。
【００１０】
上アームのスイッチング部３１は、上述したスイッチング素子２２と同一チップ内に埋め込まれた温度検出用ダイオード４０と、ＩＧＢＴ２６のエミッタとアース間に直列接続された２つの抵抗器４１，４２の間と温度検出用ダイオード４０のアノード側とに接続されたＩＧＢＴ保護回路４３と、このＩＧＢＴ保護回路４３の出力側とＩＧＢＴ２６のゲート側との間に接続されたゲートドライバ４４と、温度検出用ダイオード４０のアノード側に接続されたＩＧＢＴチップ温度検出部４５とを備えて構成されている。
【００１１】
下アームのスイッチング部３２は、上述したスイッチング素子２１と同一チップ内に埋め込まれた温度検出用ダイオード５０と、ＩＧＢＴ２５のエミッタとアース間に直列接続された２つの抵抗器５１，５２同士の間と温度検出用ダイオード５０のアノード側とに接続されたＩＧＢＴ保護回路５３と、このＩＧＢＴ保護回路５３の出力側とＩＧＢＴ２５のゲート側との間に接続されたゲートドライバ５４と、温度検出用ダイオード５０のアノード側に接続されたＩＧＢＴチップ温度検出部５５と、昇圧後の電圧ＶＨを検出するＶＨ検出回路５６とを備えて構成されている。
【００１２】
ＶＨ検出回路５６は、入力される電圧ＶＨを分圧する分圧回路５７と、この分圧回路５７で分圧された電圧のレベルを調整するレベル調整回路５８と、三角波を生成する三角波生成器５９と、その三角波とレベル調整後の電圧を比較し、この比較結果得られる「Ｌ」又は「Ｈ」レベルの電圧をフォトカプラ３８へ出力する比較器６０とを備えて構成されている。
【００１３】
制御部２３は、フォトカプラ３８からの「Ｌ」に対応する「０」又は「Ｈ」に対応する「１」の信号を平滑化して直流レベルに変換するＬＰＦ(Low Pass Filter)６２と、このＬＰＦ６２からの直流レベルと昇降圧指令値とを比較するＶＨ比較器６３と、このＶＨ比較器６３の比較結果に応じて、昇圧後の電圧ＶＨが昇降圧指令値に応じた所定電圧値となるようにゲート信号をフォトカプラ３４，３６へ出力するゲート信号発生器６４とを備えて構成されている。
【００１４】
このような構成のＩＰＭ３０において、本発明の対象となる部分は、システムとしてＩＰＭ３０の稼動状態を制御するために、スイッチング素子２２，２１と同一チップ内に埋め込まれた温度検出用ダイオード４０，５０のＶＦ電圧により、ＩＧＢＴ２６，２５のチップ温度を測定するＩＧＢＴチップ温度検出部４５，５５である。
これらＩＧＢＴチップ温度検出部４５，５５を、上アームのスイッチング部３１のＩＧＢＴチップ温度検出部４５を代表して図１４に内部ブロック図を示し、その説明を行う。
【００１５】
ＩＧＢＴチップ温度検出部４５は、温度検出用ダイオード４０のアノード側に接続された定電流源７０と、定電流源７０と温度検出用ダイオード４０との間に＋入力が接続されたオペアンプによるバッファ回路（単に、バッファとも称す）７１と、レベル変換器７７と、三角波発生器７８と、三角波発生器７８及びレベル変換器７７の出力側に接続されたコンパレータ７９と、このコンパレータ７９の出力側に抵抗器８０を介してゲートが接続され、ドレインが抵抗器８２を介してデジタル・アナログ変換器９０のフォトカプラ３５に接続されたＦＥＴ(Field Effect Transistor)８１とを備えて構成されている。
【００１６】
レベル変換器７７は、バッファ回路７１の出力に抵抗器７２を介して−入力が接続されたオペアンプ７３及び、当該オペアンプ７３の入出力の間に接続された抵抗器７４、第１の電源Ｖｃｃ１及びアース間並びにオペアンプ７３の＋入力の間に接続された抵抗器７５，７６とを備えて構成されている。
デジタル・アナログ変換器９０は、フォトカプラ３５と、２値化回路９１と、バッファ回路９２と、ＬＰＦ回路（低域通過フィルタ）９３とを備えて構成されている。
【００１７】
フォトカプラ３５は、第１の電源Ｖｃｃ１と抵抗８２を介してＦＥＴ８１との間に接続されると共に抵抗８４が並列接続された発光ダイオード８５と、この発光ダイオード８５からの発光を受光する受光ダイオード８７とを備え、受光ダイオード８７が、トランジスタ８８のベースと第２の電源Ｖｃｃ２との間に接続され、また、受光ダイオード８７のカソードとトランジスタ８８のコレクタとの間に抵抗器８９が接続されて構成されている。
このフォトカプラ３５のトランジスタ８８のエミッタに２値化回路９１が接続され、この２値化回路９１の出力側に＋入力が接続されると共に−入力と出力とが接続されたオペアンプによるバッファ回路９２が接続され、このバッファ回路９２の出力にＬＰＦ回路９３が接続されている。
【００１８】
このようなＩＧＢＴチップ温度検出部４５によってＩＧＢＴ２６の温度を測定する場合、定電流源７０からＩＧＢＴ２６と同一チップ内に埋め込まれた温度検出用ダイオード４０に定電流を供給する。これによって、温度検出用ダイオード４０の順方向降下電圧ＶＦ（ＶＦ電圧信号とも称す）が、図１５に示すように温度に比例した電圧値となる。即ち、温度検出用ダイオード４０のチップ温度が例えば１６５℃ではＶＦ＝１．５Ｖ、例えば２５℃ではＶＦ＝２．０Ｖとして得られ、実際にはＶＦの変化量５００ｍＶが温度信号のフルスパンとなる。
【００１９】
図１６は、上記のバッファ回路７１と、レベル変換器７７と、三角波発生器７８と、コンパレータ７９とを有して成るＶＦ／ＰＷＭ変換回路１００の詳細を示す。
三角波発生器７８は、コンパレータ１０１及びオペアンプ１０２と、これら１０１，１０２の−，＋入力端子と出力端子並びに電源Ｖｃｃ１及びアースとの間に図示のように接続された抵抗器Ｒ２１，Ｒ２２、Ｒ２３，Ｒ２４，Ｒ２５，Ｒ２６と、コンデンサＣ１１とを備えて構成されている。図１４と同じ構成については同じ符号を用いて説明する。
【００２０】
三角波発生器７８からは三角波信号が所定の上限値と下限値との間で発生されている。
温度検出用ダイオード４０の順方向降下電圧ＶＦは、バッファ回路７１でインピーダンス変換された後、レベル変換器７７にて、三角波信号の上限値と高温（例：１６５℃）側ＶＦとが合致、三角波信号の下限値と低温（例：２５℃）側ＶＦとが合致するように、増幅及びレベルの加減算が行われる。
つまり、レベル変換器７７は、三角波信号の上限と下限との幅のレベル（振幅）に、ＶＦ電圧信号の幅のレベルが一致するようにＶＦ電圧信号の幅を拡大する｛ゲイン（増幅率）の調整｝と共に、この拡大したＶＦ電圧信号のレベルの上下を三角波の上限と下限の位置に一致させる（オフセットの調整）。ゲインとオフセットの調整は次のように行う。
【００２１】
図１６において、抵抗Ｒ１１，Ｒ１２にて電源Ｖｃｃ１の電圧を分圧してオペアンプ７３の＋入力とし、電源Ｖｃｃ１とオペアンプ７３の−入力との間に接続した抵抗Ｒ１３によってオフセット量を決定する。また、バッファ回路７１の出力とオペアンプ７３の−入力との間に接続された抵抗Ｒ１４とオペアンプ７３の−入力と出力との間に接続された抵抗Ｒ１５とによってオペアンプ７３のゲインを決定する。
【００２２】
このレベル合わせを行った後、後段のコンパレータ７９にてレベル変換器７７の出力電圧Ｖｌｅｖと、三角波発生器の出力電圧Ｖｔｒｉとを比較し、Ｖｌｅｖ＞Ｖｔｒｉの場合はコンパレータ７９の出力を「Ｌ」、Ｖｌｅｖ＜Ｖｔｒｉの場合は「Ｈ」とする。
この動作によって生成されるコンパレータ７９の出力パルスのデューティは、ＶＦ電圧信号に比例する。例えばデューティ０％は低温（例：２５℃）側ＶＦ、１００％は高温（例：１６５℃）側ＶＦとして、次段のフォトカプラ３５によるＰＷＭ信号の絶縁伝送回路を介して、上及び下アームのスイッチング部３１，３２から制御部２３の２値化回路９１へＰＷＭ信号として伝送される。
【００２３】
このＰＷＭ信号は、２値化回路９１において、当該ＰＷＭ信号のデューティが０％ではＶ１、１００％ではＶ２なる電圧（２値化信号Ｖ１／Ｖ２）が形成されて出力される。この２値化信号Ｖ１／Ｖ２をバッファ回路９２でインピーダンス変換した後、ＬＰＦ回路９３にて平滑化して直流レベルに変換すると、温度検出用ダイオード４０の両端電圧ＶＦに相当する各アームと絶縁された出力電圧（ＩＧＢＴチップ温度電圧信号）Ｖｏｕｔを得る事が出来る。
【００２４】
このようにして得られたＩＧＢＴチップ温度に比例した電圧信号Ｖｏｕｔは、昇降圧コンバータ１３の上位のシステム（図示せず）に伝達され、そのシステムが常にＩＧＢＴ２５，２６の温度を検出しながら、例えばＩＧＢＴチップ温度が所定の温度Ｔ１を超過すると、スイッチング周波数を１／２にし、更に所定の温度Ｔ２を超過するとスイッチング（昇降圧動作）を停止する保護機能を働かせる。
【００２５】
この保護機能の作動は車両の駆動に影響を与えるので、ＩＧＢＴ２５，２６のチップ温度は正確に測定されなければならなず、概ね±５％の精度が要求される。チップ温度の測定の際の誤差要因は大別すると、ＩＧＢＴチップに埋め込まれた温度検出用ダイオード４０，５０の順方向降下電圧ＶＦ値及び温度係数のバラツキと、バッファ回路７１、レベル変換器７７、三角波発生器７８、フォトカプラ（ＰＷＭ信号の絶縁伝送回路）３５、２値化回路９１、バッファ回路９２及びＬＰＦ回路９３から成る回路系のバラツキとの２種類となる。
【００２６】
温度検出用ダイオード４０，５０のＶＦ値のバラツキは、半導体プロセスに起因する要因が主で有るので、全体の許容誤差±５％のうち、例えばその６割である±３％をＶＦ値のバラツキとして見込むと、回路系では±２％の誤差に抑制する必要がある。このため各々の回路では±０．５％の誤差に抑えた性能が求められる。
このため、抵抗素子、定電圧素子、オペアンプ等の回路素子は高精度品を用いる必要があるが、車両の環境温度は−４０〜＋１０５℃と広範囲での動作保証、車両用としての高信頼性及びクレームを生じた場合の敏速な対応が求められる点から、国内の大手半導体メーカー等の車載対応ＩＣから選択せざるをえない。
【００２７】
図１６に示すＶＦ／ＰＷＭ変換回路１００において、定電流源７０（図１６には不図示、図１４参照）から供給される定電流ＩＦにより、温度検出用ダイオード４０に生ずる温度に比例した順方向降下電圧（チップ温度が１６５℃ではＶＦ＝１．５Ｖ、２５℃ではＶＦ＝２．０Ｖ）がバッファ回路７１でインピーダンス変換され、レベル変換器７７に供給される。
レベル変換器７７のオペアンプ７３の＋入力端子には、電源Ｖｃｃ１の電位を抵抗器Ｒ１１とＲ１２で分圧した電位Ｖｃｃ１１に固定されているので、オペアンプ７３の出力電圧は下式（１）で表される。
【００２８】
【数１】
2008236945.tif 000003
【００２９】
一方、三角波発生器７８からの三角波信号の上限値Ｖｓｕと下限値Ｖｓｄは下式（２）及び（３）で表される。なお、コンパレータ１０１の−入力端子には電源Ｖｃｃ１を抵抗器Ｒ２１とＲ２２で分圧された電位Ｖｃｃ１２に固定されている。
【００３０】
【数２】
2008236945.tif 000004
【００３１】
【数３】
2008236945.tif 000005
但し、Ｖic3ＬＯＷは、コンパレータ１０１の「Ｌ」レベル出力である。また、「／／」はその前後に示す抵抗等を並列接続した際の合成値を簡易表記したものであり、例えば（３）式の「Ｒ２４／／Ｒ２５」はＲ２４とＲ２５とを並列接続した時の合成抵抗値を示す。以下においても同様である。
このような三角波発生器７８の出力信号の上限値Ｖｓｕと下限値Ｖｓｄの三角波と、レベル変換器７７の出力とを、コンパレータ７９で比較して、下式（４）〜（６）で表される温度に比例したパルス幅のＰＷＭ信号を生成する。
【００３２】
【数４】
2008236945.tif 000006
【００３３】
【数５】
2008236945.tif 000007
【００３４】
【数６】
2008236945.tif 000008
【００３５】
このＰＷＭ信号は、図１７に詳細構成を示すデジタル・アナログ変換器９０のフォトカプラ３５で絶縁された後、２値化回路９１、バッファ回路９２、ＬＰＦ回路９３へ伝送される。このＰＷＭ信号のデューティ（Ｄｕｔｙ）とＬＰＦ回路９３の出力（ＩＧＢＴチップ温度電圧信号Ｖｏｕｔ）との関係は下式（７）で表される。
【００３６】
【数７】
2008236945.tif 000009
【００３７】
但し、Ｖｃｅは、Ｔｒ６００の飽和状態におけるコレクタ・エミッター間の電圧であり、概ね０．１５Ｖである。また、ＶＬＰＦは、ＬＰＦ回路９３の出力である。
これらの式（１）〜（７）において、±０．１％の高精度抵抗器を用いれば、ＬＰＦ回路９３の出力の誤差は電源Ｖｃｃ１，Ｖｃｃ２のバラツキに依存することになる。
特に、Ｖｃｃ１はフルスパンが５００ｍＶの信号を取り扱う回路に用いられるので高安定、高精度な電圧源が必要とされ、高精度なシャントレギュレータを用いる必要がある。また、Ｖｃｃ２はフルスパンが４Ｖの信号を取り扱うので、Ｖｃｃ１よりも高い精度は要求されない。
【００３８】
電源Ｖｃｃ１にシャントレギュレータを用いた場合の電位Ｖｃｃ１と、電源Ｖｃｃ２に標準レギュレータを用いた場合の電位Ｖｃｃ２のバラツキは、正規分布として扱うことができる。
これらの基準電圧源の電圧バラツキは上式（１）〜（７）において、Ｖｃｃ１，Ｖｃｃ２の値が変わるので、温度に比例したＬＰＦ回路９３の出力において、温度幅が１３０℃で出力電圧幅が４Ｖに割り当てているスパン、及び温度２５℃で出力が４．５Ｖに割り当てているオフセットが影響を受ける事になる。
上記のＶｃｃ１を変動させた場合のＬＰＦ回路９３の出力への影響を図１８及び図１９に、Ｖｃｃ２を変動させた場合のＬＰＦ回路９３の出力への影響を図２０及び図２１に示す。
【００３９】
Ｖｃｃ１，Ｖｃｃ２の出力電圧のバラツキの分布を正規分布とした場合、分布の中心値から３σまでの範囲において、ＩＧＢＴチップ温度電圧信号（ＬＰＦ出力）Ｖｏｕｔに生じる誤差及び区間内累積分布割合を統計計算した。この結果、１．２σ以下（母集団の７７％）では、回路による温度計測は、最大±２％以下に抑制出来るが、残りの２３％は±２％を超過してしまうので、図１６に示したレベル変換器７７における抵抗器Ｒ１３をオフセット調整用、Ｒ１５をゲイン調整用として抵抗値を変更しなければならない。
【００４０】
このため、抵抗器Ｒ１３，Ｒ１５に関しては、±５σ以内であれば調整出来るように、予め抵抗値の低い素子を実装しておき、これをレーザートリミング装置で抵抗パターンを部分的に切断することによって目標とする調整値に合致させる。
この目標値を得るために、例えば回路基板にＩＧＢＴに内蔵された温度検出用ダイオード４０，５０が接続される端子に、チップ温度が１３５℃相当の電圧１．６０７Ｖ、４０℃相当の１．９４６Ｖを模擬ＶＦ信号として入力し、その時に得られる２つのＬＰＦ出力信号レベルから計算により求める手法、または抵抗値をレーザートリミング装置でトリミングしながら、ＬＰＦ出力信号の目標値に対する誤差をフィードバックする手法がある。これとは別に、抵抗器Ｒ１３，Ｒ１５に関しては未実装としておき、試験によって調整抵抗値が定まった時点で、後実装を行う手法もある。
【００４１】
また、この種の従来の演算増幅器を用いたアナログ回路（レベル変換器７７）の入出力特性調整方法として、例えば特許文献１及び２に記載のものがある。
ところで、上述したように、従来の演算増幅器を用いたアナログ回路に該当するレベル変換器７７においては、入出力特性を調整する場合、予め抵抗値の低い素子を実装しておき、これをレーザートリミング装置で抵抗パターンを部分的に切断することによって目標とする調整値に合致させるようになっている。しかし、このトリミング工程では、調整抵抗値を本来の値よりも低くしているため、製品の全数について抵抗値のトリミングを行う必要が有り、１．２σ以下（母集団の７７％）に関しては、抵抗値の調整が不要であるにも関わらずトリミング工数が必ず発生し、その分、回路製造コストが高くなる。
【００４２】
また、細いレーザービームによる切断では、抵抗パターンを部分的に切断し、このトリミング後に抵抗素子に対して保護膜をコーティングするが、これが使用中の熱サイクルによって劣化して空気中の水分が付着し、抵抗値が変化することがあるので、その分、信頼性が低い。
更に、前述した調整抵抗値が定まった時点で後実装を行う手法は、後実装のため、回路基板及び初期実装回路素子に２度にわたる高温加熱が実施され、このため回路素子の信頼性が低下する恐れがある。
【００４３】
これらの欠点を解消するため、演算増幅器の入出力側に予め複数の抵抗器を接続しておき、これら抵抗器を演算増幅器の出力信号のゲイン及びオフセットが目標値となるように切断して調整する方法が考えられる。この方法を、図２２〜図３１を参照して説明する。
図２２は、従来の演算増幅器を用いたアナログ回路である被測定回路３０２の入出力特性測定装置の構成を示す回路図である。
図２３は、従来の入出力特性測定装置のレベル変換器の入出力特性図である。
図２４は、従来の入出力特性測定装置のアナログ／ＰＷＭ変換器及びＰＷＭ／アナログ変換器の入出力特性図である。
【００４４】
図２５は、従来の入出力特性測定装置による被測定回路の入出力特性測定方法を説明するためのフローチャートである。
図２６は、従来の入出力特性測定装置でのオフセット及びゲインの調整値が抵抗値調整に反映されるＶＦ／ＰＷＭ変換回路の構成を示す回路図である。
図２７は、図２６に示すＶＦ／ＰＷＭ変換回路のレベル変換器における各オフセット調整用抵抗器とゲイン調整用抵抗器との構成を示し、（ａ）は抵抗値調整前の構成、（ｂ）は抵抗値調整後の構成を示す図である。
【００４５】
図２８は、図２６に示すＶＦ／ＰＷＭ変換回路のレベル変換器における各オフセット調整用抵抗器とゲイン調整用抵抗器との他の構成を示し、（ａ）は抵抗値調整前の構成、（ｂ）は抵抗値調整後の構成を示す図である。
図２９は、上記被測定回路の入出力特性における温度と出力の関係及び、設定ＶＦ値に対する許容誤差、測定誤差、調整範囲、許容誤差ＶＦ−ＥＲ、ＶＦ調整範囲ＶＦＳ−Ｈ，ＶＦＳ−Ｌを示す図である。
【００４６】
図３０は、上記被測定回路のゲイン調整の有無を説明するための図である。
図３１は、上記被測定回路のオフセット調整の有無を説明するための図である。
まず、図２６〜図３１を参照して、演算増幅器の入出力側に予め複数の抵抗器（調整用回路素子）を接続しておき、これら抵抗器を演算増幅器の出力信号のオフセット及びゲインが目標値となるように切断する構成が適用されたＶＦ／ＰＷＭ変換回路１１０について説明する。
【００４７】
つまり、図２６に示すＶＦ／ＰＷＭ変換回路１１０は、図２２に示す入出力特性測定装置３００によって測定される演算増幅器のオフセット及びゲインの調整値（抵抗値）をもとに、複数の抵抗器が削除される対象の回路である。
このＶＦ／ＰＷＭ変換回路１１０が、図１６に示したＶＦ／ＰＷＭ変換回路１００と異なる点は、レベル変換器１２０に、１つのオフセット設定用抵抗器Ｒ１３と、第１並列回路として３個一組のオフセット微調整用抵抗器Ｒ１３Ａ，Ｒ１３Ｂ，Ｒ１３Ｃと第２並列回路として同じく３個一組のオフセット微調整用抵抗器Ｒ１６Ａ，Ｒ１６Ｂ，Ｒ１６Ｃと、第３並列回路として３個一組のゲイン調整用抵抗器Ｒ１４Ａ，Ｒ１４Ｂ，Ｒ１４Ｃと第４並列回路として３個一組のゲイン調整用抵抗器Ｒ１５Ａ，Ｒ１５Ｂ，Ｒ１５Ｃとを備え、所望の抵抗器Ｒを並列回路から切り離すことによって、オペアンプ７３の出力信号のオフセット及びゲインを調整するようにしたことにある。
【００４８】
なお、オフセット設定用抵抗器Ｒ１３は、ＶＦ／ＰＷＭ変換回路１１０に存在する抵抗器Ｒ１３をオフセット設定用としたものである。
更に説明すると、オペアンプ７３の＋入力端子の電位を、抵抗器Ｒ１１の抵抗値＝抵抗器Ｒ１２の抵抗値とする事によって電源Ｖｃｃ１の電圧の１／２に設定を行い、電源Ｖｃｃ１とオペアンプ７３の−入力端子との間に１組のオフセット微調整用抵抗器Ｒ１３Ａ，Ｒ１３Ｂ，Ｒ１３Ｃを、アースとオペアンプ７３の負入力端子との間にもう１組のオフセット微調整用抵抗器Ｒ１６Ａ，Ｒ１６Ｂ，Ｒ１６Ｃを並列接続する。
【００４９】
この回路構成では、一方のオフセット微調整用抵抗器Ｒ１３Ａ，Ｒ１３Ｂ，Ｒ１３Ｃはオペアンプ７３の出力電位を負方向に変化させ、他方のオフセット微調整用抵抗器Ｒ１６Ａ，Ｒ１６Ｂ，Ｒ１６Ｃはオペアンプ７３の出力電位を正方向に変化させ、オフセットの微調整の役割を担う。
ここで、第１並列回路（抵抗器Ｒ１３Ａ，１３Ｂ，１３Ｃ）の合成抵抗値と第２並列回路（抵抗器１６Ａ，１６Ｂ，１６Ｃ）の合成抵抗値を同じにしておく、即ち抵抗器Ｒ１３Ａ＝Ｒ１６Ａ，Ｒ１３Ｂ＝Ｒ１６Ｂ，Ｒ１３Ｃ＝Ｒ１６Ｃとすれば、抵抗器Ｒ１３Ａ，Ｒ１３Ｂ，Ｒ１３Ｃ，Ｒ１６Ａ，Ｒ１６Ｂ，Ｒ１６Ｃの全てが実装されている状態では、互いにオフセット調整は相殺される。従って、本来調整が不要な１．２σ以下（母集団の７７％）については調整工程が不要となり、オフセット設定用抵抗器Ｒ１３のみによって初期のレベル合わせを行うことができる。
【００５０】
また、Ｒ１３Ｂ＝１／２×Ｒ１３Ａ、Ｒ１３Ｃ＝１／４×Ｒ１３Ａなる抵抗値とすれば、Ｒ１３Ａ，Ｒ１３Ｂ，Ｒ１３Ｃ及びＲ１６Ａ，Ｒ１６Ｂ，Ｒ１６Ｃから、片側の抵抗器Ｒを削除して１〜３個の抵抗器Ｒの組合せで、正負合計の１４段階、等間隔のオフセット調整が出来る事になる。
一方、ゲイン調整としては、オペアンプ７３の−入力端子と出力端子との間に接続されて増幅率の分子を決定する抵抗器として、複数の抵抗器Ｒ１５Ａ，Ｒ１５Ｂ，Ｒ１５Ｃを並列接続した第４並列回路を用い、これを１組のゲイン調整用抵抗器とする。また、オペアンプ７３の−入力端子とその前段のバッファ７１の出力端子との間に接続されて増幅率の分母を決定する抵抗器として、複数の抵抗器Ｒ１４Ａ，Ｒ１４Ｂ，Ｒ１４Ｃを並列接続した第３並列回路を用い、これを他の１組のゲイン調整用抵抗器とする。
【００５１】
これらゲイン調整用抵抗器Ｒ１４Ａ，Ｒ１４Ｂ，Ｒ１４Ｃの合成抵抗値及びＲ１５Ａ，Ｒ１５Ｂ，Ｒ１５Ｃの合成抵抗値は、所望のゲインを得るための初期値となるように各抵抗器の抵抗値を選択する。なお、演算増幅器の増幅率（ゲイン）の設定には、オペアンプ７３の−入力端子と出力端子との間、及びオペアンプ７３の−入力端子とバッファ７１の出力端子との間にそれぞれ抵抗器１個以上を接続することが必須となる。このため、第３並列回路及び第４並列回路を構成する抵抗器のうちそれぞれ１つ（例えばＲ１５ＡとＲ１６Ａ）は切り離されることがない。
【００５２】
実際には、ゲインはオペアンプ７３の−入力端子と出力端子との間に並列接続されている抵抗器Ｒ１５Ａ，Ｒ１５Ｂ，Ｒ１５の組合せによる増幅率の分子を定める並列抵抗値と、オペアンプ７３の−入力端子とバッファ７１の出力端子との間に並列接続されている抵抗器Ｒ１３Ａ，Ｒ１３Ｂ，Ｒ１３Ｃの組合せによる増幅率の分母を定める並列抵抗値との比で決定されるため、９６系列の抵抗値の組合せにより概ね等間隔に調整ができるように各並列回路の抵抗値を選定すればよい。
これらのオフセット調整用抵抗器Ｒ１３、Ｒ１３Ａ〜Ｒ１３Ｃ及びＲ１６Ａ〜Ｒ１６Ｃ、ゲイン調整用抵抗器Ｒ１４Ａ〜Ｒ１４Ｃ及びＲ１５Ａ〜Ｒ１５Ｃを備えたオペアンプ７３の出力は、下式（８）で表される。
【００５３】
【数８】
2008236945.tif 000010
【００５４】
この式（８）において、オフセット及びゲイン調整を行うため、取外し又は抵抗膜を除去する対象の抵抗器Ｒには、抵抗値に∞を代入すると、オペアンプ７３の出力電圧Ｖｌｅｖが求まる。
但し、ゲイン調整によってオフセット量も変化するので、オフセット変化量によっては、オフセット量も調整により補正を行う必要がある。
【００５５】
次に、図２７を参照してオフセット及びゲインの調整方法について説明する。図２７は、各オフセット調整用抵抗器Ｒ１３、Ｒ１３Ａ〜Ｒ１３Ｃ及びＲ１６Ａ〜Ｒ１６Ｃと、ゲイン調整用抵抗器Ｒ１４Ａ〜Ｒ１４Ｃ及びＲ１５Ａ〜Ｒ１５Ｃにおける抵抗値調整有無の状態を示すもので、（ａ）は抵抗値調整前の状態、（ｂ）は抵抗値調整後の状態を示す図である。
【００５６】
抵抗器Ｒは、図２７（ａ）に示すように、ランド部２０１に銅配線パターン２０２が接続された抵抗実装用パッドに、チップ抵抗部２０３が図示せぬ表面実装手段により半田２０４で固着されている。チップ抵抗部２０３の表面には、セラミック基板に厚膜抵抗体を塗布や焼成するか、又は金属箔膜をスパッタなどで形成した後に、保護膜がコーティングされている。
【００５７】
このような抵抗器Ｒに対してオフセット又はゲイン調整のため、不要となって並列回路から切り離される抵抗器Ｒに対して、図２７（ｂ）に示すように、チップ抵抗部２０３における保護膜及び厚膜抵抗体又は金属箔膜の所望範囲の抵抗皮膜除去領域２０３ａを、図示せぬレーザービームなどで切断・除去する。この調整によって、並列回路から不要となった抵抗器が切り離され、並列回路の抵抗値を変化させてオフセット又はゲインを所定値とすることができる。
【００５８】
この他、図２８（ｂ）に示すように、不要となった抵抗器Ｒを並列回路から切り離す際、チップ抵抗部２０３の半田付け領域をレーザービームで加熱し、半田２０４を溶解させた状態でチップ抵抗部２０３を取り外しても良い。これは、チップ抵抗部２０３の両端に半田鏝を押し当て、半田２０４を溶解させた状態でチップ抵抗部２０３を取り外しても良い。このようにしても、並列回路から不要となった抵抗器を切り離すことができ、並列回路の抵抗値を変化させてオフセット又はゲインを所定値とすることができる。
【００５９】
なお、ＶＦ／ＰＷＭ変換回路１１０の回路構成では、電源Ｖｃｃ１，Ｖｃｃ２の電圧のバラツキに限定して述べたが、例えば温度検出用ダイオード４０，５０のＶＦの温度特性によるバラツキ、及び温度検出用ダイオード４０，５０に印加する定電流ＩＦのバラツキに対しても補償する事が可能である。
上記のように、レベル変換器１２０において、オペアンプ７３の＋入力端子の電位を半分に設定し、同オペアンプ７３の−入力端子と電源との間、並びに同−入力端子とアースとの間に、それぞれ同数のオフセット調整用抵抗器Ｒ１３Ａ〜Ｒ１３Ｃ及びＲ１６Ａ〜Ｒ１６Ｃを並列接続し、これら抵抗器のうちオフセット調整で不要となった抵抗器を並列回路から切り離すようにした。
【００６０】
この切り離しによって、並列回路の合成抵抗値を必要な値に変化させることができ、オペアンプ７３の出力信号のオフセットを所定値に調整することができるようになっている。また、これによって、全製品のうち、回路素子のバラツキの１．２σ以下（母集団の７７％）の製品に関しては、抵抗器のトリミング工程が不要になり、製品コストを削減する事が可能となっている。
【００６１】
また、調整が必要な場合には対象となる値の抵抗素子を並列回路から切り離すこと、具体的には抵抗器を回路基板から取り外すか、または抵抗器の抵抗被膜を広い幅でレーザービームなどで完全に切断・除去出来るようになっている。また、不要となった抵抗器を並列回路から切り離してしまうため、製品の使用環境に対する耐劣化の面で優れ、車載用として用いた場合でも高信頼性を保有する事が可能となっている。
【００６２】
更に、オペアンプ７３の−入力端子と電源Ｖｃｃ１との間に、同−入力端子とアースとの間よりも１つ多い抵抗器Ｒ１３を並列接続し、この多く接続された１つの抵抗器Ｒ１３を除く−入力端子と電源Ｖｃｃ１との間の複数の抵抗器Ｒ１３Ａ〜Ｒ１３Ｃと、同−入力端子とアースとの間の複数の抵抗器Ｒ１６Ａ〜Ｒ１６Ｃとの並列抵抗値を等しくした。
このように等しくしたので、互いにオフセット調整が相殺され、この場合に、−入力端子と電源Ｖｃｃ１との間に余分に１つ並列接続された抵抗器Ｒ１３のみによってオペアンプ７３の初期の出力レベル（オフセット量）を設定可能なようになっている。
【００６３】
また、−入力端子と電源Ｖｃｃ１との間に１つ多く並列接続された抵抗器Ｒ１３を除く複数の抵抗器Ｒ１３Ａ〜Ｒ１３Ｃの抵抗値と、同−入力端子とアースとの間に並列接続された複数の抵抗器Ｒ１６Ａ〜Ｒ１６Ｃの抵抗値との比が、２のべき乗となる値をとるようにした。このような２のべき乗とする重み付けによって、オフセット電流の値を有効に変化可能なようになっている。
【００６４】
また、オペアンプ７３の−入力端子と出力端子との間に、増幅率の分子を決定するための抵抗器として複数の抵抗器Ｒ１５Ａ〜Ｒ１５Ｃを並列接続し、同−入力端子と当該−入力端子に接続される前段の回路であるバッファ７１の出力端子との間に、同増幅率の分母を決定するための抵抗器として複数の抵抗器Ｒ１４Ａ〜Ｒ１４Ｃを並列接続し、これら抵抗器Ｒ１４Ａ〜Ｒ１４Ｃ及びＲ１５Ａ〜Ｒ１５Ｃのうち、ゲイン調整により不要となった抵抗器を並列回路から切り離す。並列回路からの切り離しは、抵抗器の抵抗皮膜を切断・除去してもよいし、抵抗器自体を取り外してもよい。これによって容易にゲイン調整を行うことが可能なようになっている。
【００６５】
なお、上記の例においては、抵抗Ｒ１１とＲ１２で電源Ｖｃｃ１の電圧を半分に分圧したが、これに限らない。即ち、オペアンプ７３の−入力端子と電源Ｖｃｃ１との間に抵抗Ｒ１３のほかに複数の抵抗器を並列接続し、該抵抗器を介してオペアンプ７３へ流入する第１の電流と、オペアンプ７３の−入力端子とアースとの間に複数の抵抗器を並列接続し、該抵抗器を介してオペアンプ７３から流出する第２の電流とが等しくなるように、電源電圧の分圧比、複数の抵抗器の抵抗値を選定しておけば、互いにオフセット調整は相殺され、本来調整が不要な１．２σ以下（母集団の７７％）については調整工程が不要となり、オフセット設定用抵抗器Ｒ１３のみによって初期のレベル合わせを行うことが可能なようになっている。
【００６６】
更に、前記各並列回路において、並列回路を構成する複数の抵抗器の抵抗値は、相互に異なり基準となる抵抗器の抵抗値に対して２のべき乗となる抵抗値を選定しておけば調整が容易である。並列回路の抵抗値に調整を上記の例のように抵抗器を切り離すことで行えることはいうまでもない。
上述のように抵抗器を切り離し又は抵抗器の抵抗被膜を切断・除去して、演算増幅器のオフセット及びゲインを目標値とする場合に、図２２に示す入出力特性測定装置３００で、そのオフセット及びゲインを目標値に調整するための抵抗値を求める方法について説明する。
【００６７】
入出力特性測定装置３００は、温度検出系統回路である被測定回路３０２と、測定用信号源３０４と、第１の電圧測定部３０６と、第２の電圧測定部３０７と、第３の電圧測定部３０８と、演算部３１０とを備えて構成されている。
被測定回路３０２は、図２６に示したバッファ７１、レベル変換器１２０、三角波発生器７８、アナログ／ＰＷＭ変換器（演算増幅器）７９並びに、図１７に示したＰＷＭ／アナログ変換器９０ａを備えて成る。
【００６８】
測定用信号源３０４は、被測定回路３０２に所定の電圧ＶＦを入力するものである。入力信号電圧ＶＦは、図１４に示した温度検出用ダイオード４０の両電圧ＶＦに該当する電圧である。
第１の電圧測定部３０６は、レベル変換器１２０の出力電圧を測定するものである。その出力電圧をＶＬＥＶ＿Ｍとする。
第２の電圧測定部３０７は、ＰＷＭ／アナログ変換器９０ａの出力電圧を測定するものである。その出力電圧をＶＣＴＩとする。
第３の電圧測定部３０８は、レベル変換器１２０及び三角波発生器７８の電源電圧Ｖｃｃ１を測定するものである。
【００６９】
演算部３１０は、第１〜第３の電圧測定部３０６〜３０８での測定結果をもとに、被測定回路３０２の演算増幅器の出力信号のオフセット及びゲインを目標値に調整するための調整値（抵抗値）を、下記のように演算処理によって求めるものである。
このような構成において、出力電圧ＶＣＴＩが０％〜１００％になるように数段階の電圧を入力信号電圧ＶＦとして印加し、この入力信号電圧ＶＦに対する出力電圧ＶＬＥＶ＿Ｍ，ＶＣＴＩの電圧を第１及び第２の電圧測定部３０６，３０７で測定する。
【００７０】
演算部３１０によって、それらの入力信号電圧ＶＦと、測定された出力電圧ＶＬＥＶ＿Ｍ，ＶＣＴＩの値から、図２３に直線で示すレベル変換器１２０の入出力特性であるＶＦ，ＶＬＥＶ＿Ｍ（ｍＶ）の関係と、図２４に上下が折れ曲がった直線で示すアナログ／ＰＷＭ変換器７９及びＰＷＭ／アナログ変換器９０ａの入出力特性であるＶＬＥＶ＿Ｍ，ＶＣＴＩ（ｍＶ）の関係とを導く。
【００７１】
そして、それらの直線関係にある部分のデータを用いて回帰直線処理を行えば、下記の入出力特性を表わす関係式（９）が得られる。この式（９）は出力値に対する入力値を表現する式であるが、温度検出用ダイオード４０の特性、回路の特性に関わらず、温度検出系統回路の出力規定値が仕様として定められている。
ＶＣＴＩからＶＬＥＶ＿Ｍへの直線回帰式は、
ＶＬＥＶ＿Ｍ＝γ×ＶＣＴＩ＋δ  …（９）
ここで、温度検出系統回路の出力規定値ＶＣＴＩの０％，１００％での値を、例えば１４０℃でＶＣＴＩ＿Ｈ＝０．５Ｖ、２５℃でＶＣＴＩ＿Ｌ＝４．５Ｖとすると、ＶＬＥＶでの電圧は下式（１０）及び（１１）のように表わされる。
ＶＬＥＶ＿Ｍ＿Ｈ＝γ×ＶＣＴＩ＿Ｈ＋δ  …（１０）
ＶＬＥＶ＿Ｍ＿Ｌ＝γ×ＶＣＴＩ＿Ｌ＋δ  …（１１）
【００７２】
このＶＬＥＶ＿Ｍ＿Ｌ，ＶＬＥＶ＿Ｍ＿Ｈは、ＶＣＴＩの出力を０％，１００％にするため必要なレベル変換器１２０の出力電圧を意味している。
ＶＬＥＶ＿ＭからＶＦ＿Ｍの直線回帰式は、
ＶＦ＿Ｍ＝α×ＶＬＥＶ＿Ｍ＋β  …（１２）
この式（１２）を用いて、温度検出系統回路の出力規定値ＶＣＴＩの０％，１００％に相当するＶＬＥＶの電圧値ＶＬＥＶ＿Ｍ＿Ｌ，ＶＬＥＶ＿Ｍ＿Ｈに対するＶＦの値は下式（１３）及び（１４）のように表わされる。
ＶＦＭ＿Ｈ＝α×ＶＬＥＶ＿Ｍ＿Ｈ＋β  …（１３）
ＶＦＭ＿Ｌ＝α×ＶＬＥＶ＿Ｍ＿Ｌ＋β  …（１４）
【００７３】
このように、２段階での回帰直線を用いる事により、温度検出系統回路の出力規定値ＶＣＴＩの０％，１００％に相当するＶＦの値ＶＦＭ＿Ｈ，ＶＦＭ＿Ｌが求まり、温度検出系統回路の被測定回路３０２によるバラツキを反映した入出力特性が得られる。
このような入出力特性測定装置３００によって、温度検出系統回路である被測定回路３０２の入出力特性を測定して把握を行った後に、当該被測定回路３０２のゲイン調整とオフセット調整とを行う場合について説明する。
【００７４】
まず、図２９〜図３１を参照して、ゲイン調整が不要／必要な場合、オフセット調整が不要／必要な場合について説明する。
図２９には、温度検出用ダイオード４０を用いて被測定回路３０２の温度測定を行う際のＶＦ電圧の規定値（設定ＶＦ値）に対する許容誤差、測定誤差、調整範囲を示した。即ち、実線Ｋ１は設定ＶＦ値（規定値）、実線Ｋ１と破線Ｋ２及びＫ３の間は許容誤差ＶＦ−ＥＲ、実線Ｋ１と一点鎖線Ｋ４及びＫ５の間はＶＦ調整範囲ＶＦＳ−Ｈ，ＶＦＳ−Ｌである。また、Ｔ１は低温側、Ｔ２は高温側の値を示す。
【００７５】
最初に、被測定回路３０２のレベル変換器１２０のゲイン調整を行う際に、温度検出系統である被測定回路３０２に許容すべきＶＦ調整範囲ＶＦＳ−Ｈ，ＶＦＳ−Ｌを算出する。即ち、被測定回路３０２の回路設計上のＶＦ設計値（設定ＶＦ値）に対して、許容誤差：ＶＦ−ＥＲから最小オフセット調整誤差ＶＦ−ＥＲ＿ＯＦＦ、入出力特性測定誤差ＶＦ−ＥＲ＿ＭＥＡＳ、誤差余裕度ＶＦ−ＭＡＲＪＩＮを減じた残りを、加・減算した値（正・負方向に広げた値）を、被測定回路３０２に許容されるＶＦ調整範囲ＶＦＳ−Ｈ，ＶＦＳ−Ｌとする。
【００７６】
被測定回路３０２に許容されるＶＦ調整範囲ＶＦＳ−Ｈ，ＶＦＳ−Ｌに対する温度検出系統の入力電圧の実測値と比較し、実測値が許容されるＶＦ調整範囲ＶＦＳ−Ｈ，ＶＦＳ−Ｌ内の場合は、ゲイン調整を行なわない。このゲイン調整が不要な場合の例を、図３０に実線Ｋ１１，Ｋ１２で示す。また、ゲイン調整が必要な場合の例を破線Ｋ１３，Ｋ１４で示す。
【００７７】
一方、実測値が許容されるＶＦ調整範囲ＶＦＳ−Ｈ，ＶＦＳ−Ｌ外の場合は、図３０に示す許容ＶＦ範囲の最大値ＶＭＡＸ、最小値ＶＭＩＮの何れが実測値に最も近いかを比較計算し、近い方の許容ＶＦ値と実測値との比を求める。この比の逆数と調整前のレベル変換器１２０のゲインＧｘとの積をＡｘとする。先の比が１以上の場合には、Ｇｘ≧Ａｘで最もＡｘに近いゲインとなるようにゲイン調整用抵抗器（図２６のＲ１４Ａ〜Ｒ１４Ｃ）を削除し、比が１以下の場合には、Ｇｘ＜Ａｘで最もＡｘに近いゲインとなるようにゲイン調整用抵抗器（図２６のＲ１５Ａ〜Ｒ１５Ｃ）を削除する。
【００７８】
このゲイン調整によって被測定回路３０２の入出力特性が変化するので、ゲイン調整の次に、レベル変換器１２０のオフセット調整を行うようになっている。図３１に、ゲイン調整後にオフセット調整が不要な場合の例を実線Ｋ２１で示し、オフセット調整が必要な場合の例を破線Ｋ２２で示した。
オフセット調整は、実際に上述のようにゲイン調整を行う場合であれば、ゲイン調整用抵抗器を削除した後の回路において、再度、入出力特性測定装置３１０を用いて、温度検出系統である被測定回路３０２に設定すべきＶＦ調整範囲ＶＦＳ−Ｈ，ＶＦＳ−Ｌに対するレベル変換器１２０の出力範囲を測定し、これと被測定回路３０２の出力電圧の範囲に相当するレベル変換器１２０の出力電圧の範囲とを比較し、範囲のずれが最も少なくなるように調整用のオフセット電流を求める。そして、電圧源電圧値Ｖｃｃ１からオフセット調整抵抗値を求め、オフセット電流を流したい側との反対側の抵抗列から、先に求めたオフセット調整抵抗値に近いオフセット調整用抵抗器（図２６のＲ１３、Ｒ１３Ａ〜Ｒ１３Ｃ及びＲ１６Ａ〜Ｒ１６）を削除してオフセット調整を完了する。
【００７９】
即ち、この被測定回路３０２のゲイン調整とオフセット調整とを行う手順は、図２５のフローチャートに示す通りとなる。
ステップＳ１１において、被測定回路３０２の入出力特性の測定を行い、ステップＳ１２において、アナログ／ＰＷＭ変換器７９及びＰＷＭ／アナログ変換器９０ａの入出力特性の目標値の決定を行う。ステップＳ１３において、レベル変換器１２０の入出力特性の目標値の決定を行い、ステップＳ１４において、レベル変換器１２０の入出力特性の目標値に対するゲイン補正値の計算を行う。
【００８０】
そして、ステップＳ１５において、レベル変換器１２０のゲイン特性の調整を行う。即ち、先に計算されたゲイン補正値に応じたゲイン調整抵抗値分のゲイン調整用抵抗器を削除する。
次に、ステップＳ１６において、そのゲイン補正後のレベル変換器１２０の入出力特性の測定を行い、この結果に応じて、ステップＳ１７において、レベル変換器１２０の入出力特性の目標値に対するオフセット補正値の計算を行う。
【００８１】
そして、ステップＳ１８において、レベル変換器１２０のオフセット特性の調整を行う。即ち、先に計算されたオフセット補正値に応じたオフセット調整抵抗値分のオフセット調整用抵抗器を削除する。
これによって、被測定回路３０２を所望の入出力特性とすることができる。
【特許文献１】特開２００５−２９０９号公報
【特許文献２】特開２００４−２７９３２４号公報
【発明の開示】
【発明が解決しようとする課題】
【００８２】
ところで、上述した従来の入出力特性測定装置３００による演算増幅器を含むアナログ回路の入出力特性調整方法においては、アナログ回路であるレベル変換器１２０のゲイン調整用抵抗器の削除によるゲイン調整によって適正なゲインを得た後に、ゲイン調整後のレベル変換器１２０の入出力特性を測定してオフセット補正値を求め、これを用いてオフセット調整用抵抗器を削除するオフセット調整を行う作業が必要である。
【００８３】
しかし、この作業には、レベル変換器１２０の入出力特性の測定及び抵抗調整に手間暇が掛かるが、これらをゲイン調整時とオフセット調整時との各々において実行しなければならず、このため、演算増幅器を含むアナログ回路の入出力特性調整の工数が高くなるという問題がある。
本発明は、このような課題に鑑みてなされたものであり、演算増幅器を含むアナログ回路の入出力特性を調整する工数を削減することができる演算増幅器を含むアナログ回路の入出力特性調整方法を提供することを目的としている。
【課題を解決するための手段】
【００８４】
上記目的を達成するために、本発明の請求項１による演算増幅器を含むアナログ回路の入出力特性調整方法は、オフセット及びゲインの調整用回路素子が組み合わされた演算増幅器を含むアナログ回路と、このアナログ回路の入力端子に複数の既知電圧を印加する信号源と、この信号源による前記印加の際に、前記演算増幅器の出力電圧と、前記アナログ回路の出力端子の電圧と、前記演算増幅器のオフセット電流を供給する電源電圧を測定する測定手段と、前記アナログ回路の入力端子へ印加する信号電圧と前記演算増幅器の出力電圧との関係から前記演算増幅器の入出力特性である第１の入出力特性を求め、前記演算増幅器の出力電圧と前記アナログ回路の出力電圧との関係から前記演算増幅器の出力側から前記アナログ回路の出力端子の入出力特性である第２の入出力特性を求め、前記アナログ回路の入出力特性を目標特性とするため、前記第２の入出力特性を用いて前記演算増幅器に要求される入出力特性を求め、前記演算増幅器のオフセット及びゲインを、要求される入出力特性と前記第１の入出力特性とを比較して、求められた目標値に調整するために前記調整用回路素子を調整する調整値を求める演算手段とを備えたアナログ回路の入出力特性調整方法において、前記ゲイン調整の前に測定された前記演算増幅器の入出力特性の実測値をもとに、ゲイン調整後の演算増幅器の入出力特性を推定して前記オフセット調整を行うことを特徴とする。
【００８５】
また、本発明の請求項２による演算増幅器を含むアナログ回路の入出力特性調整方法は、オフセット及びゲインの調整用回路素子が組み合わされた演算増幅器を含むアナログ回路と、このアナログ回路の入力端子に複数の既知電圧を印加する信号源と、この信号源による前記印加の際に、前記演算増幅器の出力電圧と、前記アナログ回路の出力端子の電圧と、前記演算増幅器のオフセット電流を供給する電源電圧を測定する測定手段と、前記アナログ回路の入力端子へ印加する信号電圧と前記演算増幅器の出力電圧との関係から前記演算増幅器の入出力特性である第１の入出力特性を求め、前記演算増幅器の出力電圧と前記アナログ回路の出力電圧との関係から前記演算増幅器の出力側から前記アナログ回路の出力端子の入出力特性である第２の入出力特性を求め、前記アナログ回路の入出力特性を目標特性とするため、前記第２の入出力特性を用いて前記演算増幅器に要求される入出力特性を求め、前記演算増幅器のオフセット及びゲインを、要求される入出力特性と前記第１の入出力特性とを比較して、求められた目標値に調整するために前記調整用回路素子を調整する調整値を求める演算手段とを備えたアナログ回路の入出力特性調整方法において、演算増幅器の入出力特性の調整限界範囲を、前記規定値に対する許容誤差から前記オフセットの調整分解能、前記電流測定手段での測定誤差及び誤差余裕度の各値を減じた値を、前記規定値に対して正及び負方向に拡げた範囲とし、前記調整限界範囲を超過した際の前記演算増幅器のゲイン調整後の演算増幅器の入出力特性の測定を、当該ゲイン調整の前に測定された前記演算増幅器の入出力特性の実測値をもとにゲイン調整後の演算増幅器の入出力特性を推定することによって省略し、その推定値を用いて前記演算増幅器のオフセット調整を行うことを特徴とする。
【００８６】
また、本発明の請求項３による演算増幅器を含むアナログ回路の入出力特性調整方法は、請求項１または２において、前記オフセット調整を行うと同時に、前記ゲイン調整後の演算増幅器の入出力特性の推定時に用いられるゲイン調整値に応じてゲイン調整を行うことを特徴とする。
【００８７】
また、本発明の請求項４による演算増幅器を含むアナログ回路の入出力特性調整方法は、請求項１または２において、前記アナログ回路は、入力端子に接続された温度検出用のダイオードと、このダイオードに一定の順方向電流を供給する定電流源を有する場合に、前記ダイオードに供給される順方向電流を測定する電流測定手段とを備え、前記演算手段が、前記電流測定手段での順方向電流の測定値と順方向電流の規定値とのずれ量を求め、この電流ずれ量をもとに当該ずれ量の順方向電流が供給された際の前記ダイオードの順方向電圧のずれ量を求め、この電圧ずれ量をもとに、前記演算増幅器にて、前記アナログ回路の入力端子への印加電圧を規定値からずらす補正を行うことを特徴とする。
これらの方法によれば、演算増幅器を含むアナログ回路の入出力特性の測定及び抵抗調整を、従来は各々２回必要であったが、各々１回で済ませることができる。
【発明の効果】
【００８８】
以上説明したように本発明によれば、演算増幅器を含むアナログ回路の入出力特性を調整する工数を削減することができるという効果がある。
【発明を実施するための最良の形態】
【００８９】
以下、本発明の実施の形態を、図面を参照して説明する。但し、本明細書中の全図において相互に対応する部分には同一符号を付し、重複部分においては後述での説明を適時省略する。
図１は、本発明の実施の形態に係る演算増幅器を含むアナログ回路の入出力特性調整方法を説明するためのフローチャートである。
本実施の形態の入出力特性調整方法の特徴は、演算増幅器を含むアナログ回路の入出力特性を測定し、この結果に応じてゲイン調整値を計算し、次に、この時点でゲイン調整を行わずゲイン調整後の当該アナログ回路の入出力特性を推定し、この結果に応じてオフセット調整値を計算し、既に計算されているゲイン調整値とそのオフセット調整値に応じてゲイン調整とオフセット調整を同時に行うことができるようにした点にある。つまり、従来の演算増幅器を含むアナログ回路の入出力特性の測定及び抵抗調整の各々２回を、本発明では各々１回で済むことである。
【００９０】
図２に、本入出力特性調整方法による入出力特性の調整対象となる演算増幅器を用いたアナログ回路（被測定回路４０２）の入出力特性測定装置４００の構成を示す。
この入出力特性測定回路４００は、既に前述で説明済みの図２２に示した入出力特性測定回路３００と略同構成であるが異なる点は、被測定回路４０２が図１４に示した温度検出用ダイオード４０に一定の順方向電流ＩＦ（ＩＦ電流）を供給する定電流源７０を備え、定電流源７０からのＩＦ電流のバラツキが起因する温度検出用ダイオード４０の順方向電圧ＶＦ（ＶＦ電圧）の変動を補正可能となっており、このＶＦ電圧の変動を補正するために、電流測定部４０４と、演算部４１０と、測定用電源３０４の接続／切断用のスイッチ４０６とを備えたことにある。
更に、演算部４１０は、本実施の形態の特徴であるゲイン調整後のアナログ回路の入出力特性を推定してオフセット調整を可能とする演算処理を行うようになっている。なお、演算部４１０は、上記演算処理以外に、図２２の演算部３１０と同様の演算処理機能を有する。
【００９１】
まず、演算部４１０において、ＩＦ電流の変動に伴うＶＦ電圧の変動の補正を行う場合の処理を説明する。
電流測定部４０４は、ＩＦ電流を測定し、この測定値を演算部４１０へ出力する。演算部４１０は、そのＩＦ電流の測定値をもとに、次に記載するようにＶＦ電圧の変動を補正する演算処理を行う。
図３は、温度検出用ダイオード４０の温度をパラメータとしたＶＦ／ＩＦ特性を示し、ＩＦ電流の変動に伴いＶＦ電圧が変動することを示している。図４は、ＶＦ電圧の温度係数のＩＦ依存性を示し、ＩＦ電流が±５％変動すると、ＶＦ温度係数が±０．１５％変動することを示している。図５は、２５℃におけるＶＦ電圧のＩＦ電流依存性を示し、これからＶＦ電圧とＩＦ電流とがリニアな関係にあることが判る。
【００９２】
図３〜図５の何れもリニアな関係に有るが、上述したようにＶＦ電圧の温度係数のＩＦ依存性は±０．１５％の変動であり、被測定回路４０２全体に割り付けた±３％の誤差に対して十分小さいので無視することが可能である。
従って、ＩＦ電流のずれにより変動するＶＦ電圧の補正は、図６に示すように、温度に関係無く一義的に補正すれば良い。温度検出用ダイオード４０のＶＦ電圧は、温度によって大きく変化し、またＩＦ電流によっても変化するので、本来、ＩＦ電流を固定値としてＶＦ電圧を測定する必要があるが、回路のバラツキによりＩＦ電流は固定値からずれてしまう。
【００９３】
このＩＦ電流のずれによるＶＦ電圧のずれ量は、温度検出用ダイオード４０のロット内、ロット間で概ね一定であり、また図６に示すように温度検出用ダイオード４０の温度が変化しても、ＩＦ電流のずれによる影響は概ね一定である。
従って、予め温度検出用ダイオード４０のΔＶＦ／ΔＩＦを図５のように測定値から求めておき、このΔＶＦ／ΔＩＦを補正係数ＣΔＶＦ／ΔＩＦとして演算部４１０に設定し、演算部４１０で、その補正係数ＣΔＶＦ／ΔＩＦとＩＦ電流の規定値からのずれ量ΔＩＦとの積から、本来の規定値のＶＦ電圧値からのずれ量ΔＶＦを求める。
【００９４】
演算部４１０で演算に用いられるＶＦ電圧の補正式は下記のように表わされる。
順方向電流ＩＦが規定値ＩＦＳでのＶＦ電圧は次の通りである。
ＶＦＳＳ＿Ｈ（高温側順方向電圧）
ＶＦＳＳ＿Ｌ（低温側順方向電圧）
順方向電流ＩＦが規定値ＩＦＳからずれた電流ＩＦＭでのＶＦ電圧は次の通りである。
ＶＦＳ＿Ｈ＝ＶＦＳＳ＿Ｈ＋（ＩＦＭ−ＩＦＳ）×ＣΔＶＦ／ΔＩＦ  …（１５）
ＶＦＳ＿Ｌ＝ＶＦＳＳ＿Ｌ＋（ＩＦＭ−ＩＦＳ）×ＣΔＶＦ／ΔＩＦ  …（１６）
このようにして、順方向電流ＩＦが規定値ＩＦＳからずれていても、対応するＶＦ値（ＶＦＳ＿Ｈ，ＶＦＳ＿Ｌ）を求める事が可能となる。これらＶＦＳ＿Ｈ，ＶＦＳ＿Ｌは、前述の図２２を参照した背景技術で説明したように、回路基板に要求されるＶＦ入力範囲である。
【００９５】
このＶＦ入力範囲ＶＦＳ＿Ｈ，ＶＦＳ＿Ｌを求めた後は、前述の図２２を参照した背景技術で説明したと同様に、被測定回路４０２のバッファ７１以降の特性の補償を行う。
このように入出力特性測定装置４００において、定電流源７０からのＩＦ電流のバラツキが起因する温度検出用ダイオード４０の順方向電圧ＶＦの変動を補正することが可能となっている。
【００９６】
次に、演算部４１０によって、本実施の形態の特徴である演算増幅器を含むアナログ回路の入出力特性調整方法を説明する。
図１のステップＳ１において、測定用信号源３０４からオン状態のスイッチ４０６を介して被測定回路４０２に所定の電圧ＶＦが供給され、また、定電流源７０から温度検出用ダイオード４０にＩＦ電流が供給されている状態において、第２の電圧測定部３０７で被測定回路４０２の出力電圧ＶＣＴＩを測定し、第３の電圧測定部３０８で電源電圧Ｖｃｃ１を測定し、また、電流測定部４０４でＩＦ電流を測定し、これら測定値並びに入力信号電圧ＶＦを演算部４１０で検出して記憶する。更に、演算部４１０にて、入力信号電圧ＶＦと、測定結果の出力電圧ＶＣＴＩとから被測定回路４０２の入出力特性ＶＦ−ＶＣＴＩを求める。
【００９７】
但し、入力信号電圧ＶＦの供給は、出力電圧ＶＣＴＩが０％〜１００％になるように数段階の電圧供給とする。また、被測定回路４０２の入出力特性ＶＦ−ＶＣＴＩは、図７の実線Ｐ１で示す様態となり、そのＰ１は、図２９に示した被測定回路の温度と出力との関係図に実線Ｋ１で示す設定ＶＦ値（規定値）と逆比例の関係になる。
次に、ステップＳ２において、三角波発生器７８の出力側からＰＷＭ／アナログ変換器９０ａの出力側までの入出力特性より、被測定回路４０２の出力電圧ＶＣＴＩの最小値ＶＣＴＩ＿Ｌ〜最大値ＶＣＴＩ＿Ｈ間に対応するレベル変換器１２０の出力電圧ＶＬＥＶ＿Ｍを演算部４１０によって算出する。但し、被測定回路４０２の出力電圧ＶＣＴＩの最小値ＶＣＴＩ＿Ｌ〜最大値ＶＣＴＩ＿Ｈは、言い換えれば、温度検出系統回路の出力規定値ＶＣＴＩの０％，１００％である。
【００９８】
つまり、温度検出系統回路の出力規定値ＶＣＴＩの０％，１００％に相当するＶＦ電圧をＶＦＭ＿Ｌ，ＶＦＭ＿Ｈとして被測定回路４０２に入力し、更に、三角波発生器７８の出力状態において、被測定回路４０２の出力電圧ＶＣＴＩを第２の電圧測定部３０７で測定し、レベル変換器１２０の出力電圧ＶＬＥＶ＿Ｍを第１の電圧測定部３０６で測定する。
そして、演算部４１０で、それら測定値から図８に示すように、ＶＣＴＩ＿Ｌ〜ＶＣＴＩ＿Ｈに直線回帰関係となるＶＬＥＶ＿Ｍ＿Ｌ〜ＶＬＥＶ＿Ｍ＿Ｈを求める。
次に、ステップＳ３において、バッファ回路７１とレベル変換器１２０の入出力特性より、被測定回路４０２の出力電圧ＶＣＴＩの最小値ＶＣＴＩ＿Ｌ〜最大値ＶＣＴＩ＿Ｈ間に対応するＶＦ電圧を演算部４１０によって算出する。
【００９９】
これは、レベル変換器１２０の出力電圧ＶＬＥＶ＿Ｍを第１の電圧測定部３０６で測定し、演算部４１０で、その測定値から図９に示すように、ＶＬＥＶ＿Ｍ＿Ｌ〜ＶＬＥＶ＿Ｍ＿Ｈに直線回帰関係となるＶＦ電圧ＶＦＭ＿Ｌ〜ＶＦＭ＿Ｈを求める。更に、その図９に示すＶＬＥＶ＿Ｍ＿Ｌ〜ＶＬＥＶ＿Ｍ＿ＨとＶＦＭ＿Ｌ〜ＶＦＭ＿Ｈの関係と、上記図８に示すＶＣＴＩ＿Ｌ〜ＶＣＴＩ＿ＨとＶＬＥＶ＿Ｍ＿Ｌ〜ＶＬＥＶ＿Ｍ＿Ｈの関係から、図７に示すＶＣＴＩ＿Ｌ〜ＶＣＴＩ＿Ｈ間のＶＦ電圧ＶＦ＿Ｌ，ＶＦ＿Ｈを求める。
【０１００】
次に、ステップＳ４において、演算部４１０で、ＩＦ電流の規定値ＩＦＳからのずれによる温度検出用ダイオード４０のＶＦ電圧値の補正を行う。この補正は、前述で説明した通りである。
次に、ステップＳ５において、演算部４１０で、ＶＦ電圧値の補正後のＶＦ電圧設定範囲ＶＦＰ＿Ｌ，ＶＦＰ＿Ｈと、被測定回路４０２の実際のＶＦ電圧範囲ＶＦＭ＿Ｌ，ＶＦＭ＿Ｈとを比較する。
そして、ステップＳ６において、演算部４１０で、上記ステップＳ５の比較結果であるＶＦ電圧範囲の割合から、レベル変換器１２０のゲイン調整の補正値（ゲイン補正値）を算出（推定）する。この算出の詳細は後述で説明する。
【０１０１】
ステップＳ７において、演算部４１０で、そのゲイン補正値による設定ゲインからゲイン調整抵抗値を算出する。
次に、ステップＳ８において、レベル変換器１２０の出力電圧ＶＬＥＶ＿Ｍが、被測定回路４０２の出力電圧ＶＣＴＩの最小値ＶＣＴＩ＿Ｌ〜最大値ＶＣＴＩ＿Ｈ相当となるオフセット電流ｉＨ（高温側），ｉＬ（低温側）を、演算部４１０にて後述で説明するように算出する。このオフセット電流ｉＨ，ｉＬを、図２６に示す。
次に、ステップＳ９において、算出されたオフセット電流からオフセット調整抵抗値Ｒｏを後述で説明するように算出する。
【０１０２】
そして、ステップＳ１０において、ゲイン調整抵抗値に応じてゲイン調整用抵抗器を除去すると共に、オフセット調整抵抗値Ｒｏに応じてオフセット調整用抵抗器を除去する。
ここで、オフセット調整抵抗値Ｒｏが＋の場合、図２６に示すＲ１６Ａ〜Ｒ１６Ｃから該当オフセット調整抵抗値Ｒｏｃとなるように組み合わせて除去し、一方、−の場合、Ｒ１３、Ｒ１３Ａ〜Ｒ１３Ｃから該当オフセット調整抵抗値Ｒｏとなるように組み合わせて除去する。この除去によって、対向側の実装抵抗器によりオフセット電流が流れることとなる。
【０１０３】
次に、上記ステップで省略した詳細説明内容について記述する。
まず、下式（１７）は入力信号電圧ＶＦから、レベル変換器１２０の出力電圧ＶＬＥＶの理論値ＶＬＥＶ＿Ｃを求める回路方程式である。図２９に示すようにレベル変換器１２０のオペアンプ７３の＋入力電位は、抵抗器Ｒ１１とＲ１２の抵抗値を等しくすれば、Ｖｃｃ１／２の電圧値となり、オペアンプ７３の−入力電位も等価的にＶｃｃ１／２の電位となる。一方、Ｒ１３Ａ＝Ｒ１６Ａ、Ｒ１３Ｂ＝Ｒ１６Ｂ、Ｒ１３Ｃ＝Ｒ１６Ｃとすれば、オペアンプ７３のオフセット電流は抵抗器Ｒ１１のみによって流れ込む。
【０１０４】
【数９】
2008236945.tif 000011
【０１０５】
但し、／／は抵抗の並列を示す。
上式（１７）で入力信号電圧ＶＦに対するＶＬＥＶ＿Ｃの計算値が求まるが、回路方程式に用いた回路定数は公称値であって、実際には誤差を持っている。
そこで、同一のＶＦ電位を入力した時のＶＬＥＶの測定値ＶＬＥＶ＿Ｍと、ＶＬＥＶの理論値ＶＬＥＶ＿Ｃとを比較し、回帰直線処理を行なって、下式（１８）に示すゲイン補正値、オフセット補正値で、回路定数及び演算増幅器による公称値からのずれを表現する事が出来る。
ＶＬＥＶ＿Ｍ＝ＶＬＥＶ＿Ｃ×Ｖｇ＿Ｃ＋Ｖｏ＿Ｃ  …（１８）
但し、Ｖｇ＿Ｃ：レベル変換器１２０のゲインの理論補正値。
Ｖｏ＿Ｃ：レベル変換器１２０のオフセットの理論補正値。
【０１０６】
このようにする事により、レベル変換器１２０の実際の特性を、回路方程式の理論補正値に対して補正を行なう事により推測可能となる。
前述の式（１３）及び（１４）で記述したＶＦＭ＿Ｈ，ＶＦＭ＿Ｌは、温度検出系統回路の出力規定値ＶＣＴＩの０％，１００％に相当するＶＦの実力入力範囲を示し、ＶＦＳ_Ｈ，ＶＦＳ_Ｌを回路基板に要求されるＶＦ入力範囲とすると、ゲイン補正値Ｖｇ_ｃは下式（１９）で表わされる。
【０１０７】
【数１０】
2008236945.tif 000012
【０１０８】
ここで、ゲインを決定するゲイン調整用抵抗器において、ゲインを表わす式の分子はＲ１５Ａ〜１５Ｃ、分母はＲ１４Ａ〜Ｒ１４Ｃであるが、Ｒ１５Ａ及びＲ１４Ａはゲインの概略値を決める主抵抗器であり、抵抗器Ｒ１５Ｂ，Ｒ１５Ｃ，Ｒ１４Ｂ，Ｒ１４Ｃと比較して低抵抗値である。
従って、ゲインを調整するのはＲ１５Ｂ，Ｒ１５Ｃ，Ｒ１４Ｂ，Ｒ１４Ｃとなり、これらの組み合わせでゲイン補正を−２．６％，−１．７３％，−０．８６％，＋０．８３％，＋１．６４％，＋２．５０％に設定可能で、上記のゲインの補正値Ｖｇ_ｃに最も近い組合せを選定することにより、ＶＦの入力範囲の幅は所望の値に設定出来る。
一方、ゲイン調整後のレベル変換器１２０の出力電圧は、下式（２０）及び（２１）の右辺で表わされ、ＶＬＥＶに近い値になるように、オフセット電流を調整する。
【０１０９】
【数１１】
2008236945.tif 000013
【０１１０】
【数１２】
2008236945.tif 000014
【０１１１】
但し、Ｒ１６：ゲイン調整後のゲインの分母に相当する抵抗値。
Ｒ１５：ゲイン調整後のゲインの分子に相当する抵抗値。
上式（２０）及び（２１）を変形してオフセット電流（ｉＨ，ｉＬ）を求める式を下式（２２）及び（２３）に示す。
【０１１２】
【数１３】
2008236945.tif 000015
【０１１３】
【数１４】
2008236945.tif 000016
【０１１４】
但し、Ｒ１３：オフセット調整の主抵抗器の抵抗値。
このようにして、レベル変換器１２０の出力調整用のオフセット電流の調整値（ｉＨ，ｉＬ）が求まる。
しかし、ｉＨ，ｉＬの値が異なるので、実際には、それらの平均値ＩＯを下式（２４）のように求めて調整を行う。
ＩＯ＝（ｉＨ＋ｉＬ）／２  …（２４）
このオフセット調整電流より削除する抵抗器の抵抗値（オフセット調整抵抗値Ｒｏ）を、下式（２５）によって定める。
ＲＯ＝Ｖｃｃ１／２／ＩＯ  …（２５）
【０１１５】
ＩＯは、正負の値を持つ事から、計算上のＲＯは正負の値を保有するが、これはオフセット電流を流す向きを表現しているのみである。従って、ＲＯが正の場合はＲ１６側の抵抗器を削除して、電流のアンバランスを起こさせる事により、Ｒ１３側の抵抗器よりオフセット電流を流す。
一方、ＲＯが負の場合はＲ１３側の抵抗器を削除して、電流のアンバランスを起こさせる事により、Ｒ１６側の抵抗器にオフセット電流を引き込む。このオフセット抵抗値ＲＯもゲイン調整と同様に、近い値をＲ１３，Ｒ１３Ａ，Ｒ１３Ｂ，Ｒ１３Ｃ，Ｒ１６Ａ，Ｒ１６Ｂ，Ｒ１６Ｃから選定すれば良い。
【０１１６】
このような本実施の形態の演算増幅器を含むアナログ回路の入出力特性調整方法によれば、演算増幅器を含むアナログ回路である被測定回路４０２の入出力特性を測定し、この結果に応じてゲイン調整値を計算し、次に、この時点ではゲイン調整を行わずゲイン調整後の当該アナログ回路の入出力特性を推定し、この結果に応じてオフセット調整値を計算し、先に計算したゲイン調整値とそのオフセット調整値に応じてゲイン調整とオフセット調整を同時に行うことができる。つまり、演算増幅器を含むアナログ回路の入出力特性の測定及び抵抗調整を各々１回で済むようにした。従来は各々２回必要であった。従って、被測定回路４０２の入出力特性調整の工数を削減することができる。
【図面の簡単な説明】
【０１１７】
【図１】本発明の実施の形態に係る演算増幅器を含むアナログ回路の入出力特性調整方法を説明するためのフローチャートである。
【図２】本入出力特性調整方法による入出力特性の調整対象となる演算増幅器を用いたアナログ回路（被測定回路）の入出力特性測定装置の構成を示す。
【図３】上記被測定回路の温度検出用ダイオードの温度をパラメータとしたＶＦ／ＩＦ特性図である。
【図４】上記温度検出用ダイオードのＶＦ電圧の温度係数のＩＦ依存性図である。
【図５】上記温度検出用ダイオードの２５℃におけるＶＦ電圧のＩＦ電流依存性図である。
【図６】上記温度検出用ダイオードのＶＦ電圧の温度特性のＩＦ電流依存性を示す図である。
【図７】上記被測定回路の入出力特性ＶＦ−ＶＣＴＩを示す図である。
【図８】上記被測定回路の出力電圧ＶＣＴＩと当該被測定回路のレベル変換器の出力電圧ＶＬＥＶ＿Ｍとの関係を示す図である。
【図９】上記被測定回路の入力電圧ＶＦと当該被測定回路のレベル変換器の出力電圧ＶＬＥＶ＿Ｍとの関係を示す図である。
【図１０】車両駆動システムの構成を示すブロック図である。
【図１１】車両駆動システムにおける昇降圧コンバータの構成を示すブロック図である。
【図１２】昇降圧コンバータの昇圧動作時にリアクトルに流れる電流波形図である。
【図１３】昇降圧コンバ−タ用ＩＰＭの構成を示すブロック図である。
【図１４】昇降圧コンバ−タ用ＩＰＭにおけるＩＧＢＴチップ温度検出部の構成を示すブロック図である。
【図１５】ＩＧＢＴチップ温度検出部における定電流回路によるＩＧＢＴチップ温度検出ダイオードの順方向電圧の温度特性図である。
【図１６】従来のレベル変換器を用いたＶＦ／ＰＷＭ変換回路の構成を示す回路図である。
【図１７】昇降圧コンバ−タ用ＩＰＭにおけるデジタル・アナログ変換器の構成を示す回路図である。
【図１８】上記の第１の電源の電圧を変動させた場合のＩＧＢＴチップ温度電圧信号のスパン変化を示す図である。
【図１９】上記の第１の電源の電圧を変動させた場合のＩＧＢＴチップ温度電圧信号のオフセット変化を示す図である。
【図２０】上記の第２の電源の電圧を変動させた場合のＩＧＢＴチップ温度電圧信号のスパン変化を示す図である。
【図２１】上記の第２の電源の電圧を変動させた場合のＩＧＢＴチップ温度電圧信号のオフセット変化を示す図である。
【図２２】従来の演算増幅器を用いたアナログ回路である被測定回路の入出力特性測定装置の構成を示す回路図である。
【図２３】従来の入出力特性測定装置のレベル変換器の入出力特性図である。
【図２４】従来の入出力特性測定装置のアナログ／ＰＷＭ変換器及びＰＷＭ／アナログ変換器の入出力特性図である。
【図２５】従来の入出力特性測定装置による被測定回路の入出力特性測定方法を説明するためのフローチャートである。
【図２６】従来の演算増幅器を用いたアナログ回路であるレベル変換器を適用したＶＦ／ＰＷＭ変換回路の構成を示す回路図である。
【図２７】上記レベル変換器における各オフセット調整用抵抗器とゲイン調整用抵抗器との構成を示し、（ａ）は抵抗値調整前の構成、（ｂ）は抵抗値調整後の構成を示す図である。
【図２８】上記レベル変換器における各オフセット調整用抵抗器とゲイン調整用抵抗器との他の構成を示し、（ａ）は抵抗値調整前の構成、（ｂ）は抵抗値調整後の構成を示す図である。
【図２９】上記被測定回路の入出力特性における温度と出力の関係及び、設定ＶＦ値に対する許容誤差、測定誤差、調整範囲、許容誤差ＶＦ−ＥＲ、ＶＦ調整範囲ＶＦＳ−Ｈ，ＶＦＳ−Ｌを示す図である。
【図３０】上記被測定回路のゲイン調整の有無を説明するための図である。
【図３１】上記被測定回路のオフセット調整の有無を説明するための図である。
【符号の説明】
【０１１８】
１０  車両駆動システム
１１  電動機
１２  電源
１３  昇降圧コンバータ
１４  インバータ
１６  リアクトル
１７，Ｃ１１９，Ｃ６０４，Ｃ６３１  コンデンサ
２１，２２  スイッチング素子
２３ａ，２３ｂ  制御回路
２５，２６  ＩＧＢＴ
２７，２８，８４  ダイオード
３０  昇降圧コンバータ用ＩＰＭ
３１  上アームのスイッチング部
３２  下アームのスイッチング部
３４，３５，３６，３７，３８  フォトカプラ
４０，５０  温度検出用ダイオード
４１，４２，５１，５２，８０，８２，８９、Ｒ１１，Ｒ１２，Ｒ１４，Ｒ１５，Ｒ６２８，Ｒ６３７  抵抗器
４３，５３  ＩＧＢＴ保護回路
４４  ゲートドライバ
４５，５５  ＩＧＢＴチップ温度検出部
５６  ＶＨ検出回路
５７  分圧回路
５８  レベル調整回路
５９  三角波生成器
６０  比較器
６２  ＬＰＦ
６３  ＶＨ比較器
６４  ゲート信号発生器
７０  定電流源
７１，９２  バッファ回路
７３，１０１，１０２  オペアンプ
７７，１２０  レベル変換器
７８  三角波発生器
７９  コンパレータ（アナログ／ＰＷＭ変換器）
８５  発光ダイオード
８７  受光ダイオード
８８，ＴＲ６００  トランジスタ
９０  デジタル・アナログ変換器
９０ａ  ＰＷＭ／アナログ変換器
９１  ２値化回路
９３  ＬＰＦ回路
３００，４００  入出力特性測定装置
３０２，４０２  被測定回路
３０４  測定用電源
３０６  第１の電圧測定部
３０７  第２の電圧測定部
３０８  第３の電圧測定部
３１０，４１０  演算部
４０４  電流測定部
４０６  スイッチ
Ｒ１３  オフセット設定用抵抗器
Ｒ１３Ａ，Ｒ１３Ｂ，Ｒ１３Ｃ，Ｒ１６Ａ，Ｒ１６Ｂ，Ｒ１６Ｃ  オフセット微調整用抵抗器
Ｒ１４Ａ，Ｒ１４Ｂ，Ｒ１４Ｃ，Ｒ１５Ａ，Ｒ１５Ｂ，Ｒ１５Ｃ  ゲイン調整用抵抗器
Ｖｃｃ１  第１の電源（又は電源電圧）
Ｖｃｃ２  第２の電源（又は電源電圧）
Ｖｏｕｔ  ＩＧＢＴチップ温度電圧信号（ＬＰＦ出力）
【図１】
2008236945.tif 000017
【図２】
2008236945.tif 000018
【図３】
2008236945.tif 000019
【図４】
2008236945.tif 000020
【図５】
2008236945.tif 000021
【図６】
2008236945.tif 000022
【図７】
2008236945.tif 000023
【図８】
2008236945.tif 000024
【図９】
2008236945.tif 000025
【図１０】
2008236945.tif 000026
【図１１】
2008236945.tif 000027
【図１２】
2008236945.tif 000028
【図１３】
2008236945.tif 000029
【図１４】
2008236945.tif 000030
【図１５】
2008236945.tif 000031
【図１６】
2008236945.tif 000032
【図１７】
2008236945.tif 000033
【図１８】
2008236945.tif 000034
【図１９】
2008236945.tif 000035
【図２０】
2008236945.tif 000036
【図２１】
2008236945.tif 000037
【図２２】
2008236945.tif 000038
【図２３】
2008236945.tif 000039
【図２４】
2008236945.tif 000040
【図２５】
2008236945.tif 000041
【図２６】
2008236945.tif 000042
【図２７】
2008236945.tif 000043
【図２８】
2008236945.tif 000044
【図２９】
2008236945.tif 000045
【図３０】
2008236945.tif 000046
【図３１】
2008236945.tif 000047