(57)【要約】【課題】遮光層が帯電することを防止して薄膜トランジスタの半導体層の欠陥を防止すると共に、遮光層表面のパーティクルの除去を容易にして生産性を向上させることができる電気光学装置とその製造方法、およびその電気光学装置を用いた電子機器を提供する。【解決手段】遮光層１２は薄膜トランジスタを構成する半導体層の下層側で半導体層の少なくともチャネル領域に重なる位置に配置され、遮光層１２が全ての画素Ｐ（１，１）〜Ｐ（Ｍ，Ｎ）にわたって連結され電気的に接続されたパターンを有していることを特徴とする。【選択図】図６
2008203734.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素がマトリクス状に配置され、前記各画素に対応して薄膜トランジスタと遮光層とが設けられたアクティブマトリクス基板を備えた電気光学装置であって、
前記遮光層は前記薄膜トランジスタを構成する半導体層の下層側で前記半導体層の少なくともチャネル領域に重なる位置に配置され、前記遮光層が全ての前記画素にわたって連結され電気的に接続されたパターンを有していることを特徴とする電気光学装置。
【請求項２】
複数の画素がマトリクス状に配置され、前記各画素に対応して薄膜トランジスタと遮光層が設けられたアクティブマトリクス基板を備えた電気光学装置であって、
前記遮光層は前記薄膜トランジスタを構成する半導体層の下層側で前記半導体層の少なくともチャネル領域に重なる位置に配置され、前記遮光層が複数の前記画素にわたって電気的に接続され連結されたパターンを有し、前記パターンが前記半導体層と前記遮光層との間に存在する層間絶縁層を貫通する貫通孔の位置で複数に分断され、各々電気的に絶縁されていることを特徴とする電気光学装置。
【請求項３】
前記遮光層の側面が傾斜していることを特徴とする請求項１または請求項２に記載の電気光学装置。
【請求項４】
複数の画素がマトリクス状に配置され、前記各画素に対応して薄膜トランジスタと遮光層が設けられたアクティブマトリクス基板を備えた電気光学装置を、該電気光学装置の形成領域を複数備えた基板母材を用いて同時に複数製造する電気光学装置の製造方法であって、
複数の前記形成領域における全ての前記画素にわたって連結された前記遮光層のパターンを形成する工程と、
前記遮光層を覆うように層間絶縁層を形成し、さらに前記層間絶縁層上に半導体層、ゲート絶縁層、導電体層を順次形成した後、前記導電体層をパターニングしてゲート電極を形成して前記薄膜トランジスタを形成する工程と、
前記基板母材を前記形成領域毎に分断し、アクティブマトリクス基板として個片化する工程と、
を有することを特徴とする電気光学装置の製造方法。
【請求項５】
前記基板母材を前記形成領域毎に分断する工程において、
前記遮光層の前記パターンを分断し、電気的に絶縁された複数のパターンを形成することを特徴とする請求項４記載の電気光学装置の製造方法。
【請求項６】
前記層間絶縁層にコンタクトホールを形成し前記遮光層と前記ゲート電極とを電気的に接続する工程を有し、
前記コンタクトホールを形成する工程において、前記コンタクトホールの形成位置とは異なる位置に前記層間絶縁層を貫通し前記遮光層に達する貫通孔を形成すると共に、前記ゲート電極をパターニングする工程において、前記貫通孔によって露出した前記遮光層をエッチングして前記パターンを分断することを特徴とする請求項４または請求項５に記載の電気光学装置の製造方法。
【請求項７】
請求項１ないし請求項３のいずれかに記載の電気光学装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電気光学装置とその製造方法および電子機器に関するものである。
【背景技術】
【０００２】
従来から、複数の画素がマトリクス状に配置され、各画素に対応して薄膜トランジスタが設けられたアクティブマトリクス基板を備えた電気光学装置が知られている。このような電気光学装置には、例えばバックライト等の照明装置から発せられた光が薄膜トランジスタのチャネル領域に入射し、光電効果等によりリーク電流が発生しまうことを防止するために、チャネル領域に入射する光を遮蔽する遮光層が設けられている。この遮光層のエッジ部をテーパー状に形成し、極端な段差をなくすことで、遮光層上に積層形成されるゲート電極、絶縁層、半導体層等の段差の部分が凝集等に起因して切れる所謂段切れを防止するものが知られている（例えば、特許文献１参照）。また、高融点材料によって形成された遮光層の一部にスリットを形成し、遮光層とアクティブマトリクス基板との熱膨張率の差による遮光層のクラックを防止するものが知られている。（例えば、特許文献２参照）。また、遮光層をゲート電極および配線と同一の材料によって形成し、ゲート電極および配線と電気的に分離させ且つ画素電極と電気的に接続することで、配線間のショートを低減し遮光層の帯電による表示不良を防止するものが知られている（例えば、特許文献３参照）。
【特許文献１】特開平７−６４１１１号公報
【特許文献２】特開平１１−１０１９８９号公報
【特許文献３】特開平１１−２１２１１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記従来の電気光学装置では、遮光層は各画素の薄膜トランジスタのチャネル領域を効率よく遮光するために、分離したアイランド状のパターンとして形成されるため、製造時に各パターンが電気的に絶縁された状態となり、遮光層の製造過程で各パターンに電荷が蓄積されやすいという課題がある。遮光層の各パターンに電荷が蓄積し帯電すると、遮光層にパーティクルが吸着され、遮光層の表面にパーティクル等が付着しやすくなる。遮光層の表面に付着したパーティクルは、例えば０．５μｍ以下の微小なものであっても、遮光層上に積層形成される半導体層の結晶化工程等において半導体材料の熱分布を不均一にし、半導体層にホール等の欠陥を発生させるという問題がある。
【０００４】
このため、機能水等を用いて遮光層のパターンが形成された基板を洗浄し遮光層に付着したパーティクルを除去する洗浄工程等が設けられていた。しかし、遮光層はアイランド状の分離したパターンを有しているため部分的に帯電しやすく、気中や液中のパーティクルが遮光層表面に再付着することがあり、遮光層表面のパーティクルを除去することが困難であるという問題がある。したがって、パーティクルを除去するために繰り返し洗浄することが必要となり、製造工程を複雑化させ生産性を低下させるという問題がある。
【０００５】
そこで、この発明は、遮光層が帯電することを防止して薄膜トランジスタの半導体層の欠陥を防止すると共に、遮光層表面のパーティクルの除去を容易にして生産性を向上させることができる電気光学装置とその製造方法、およびその電気光学装置を用いた電子機器を提供するものである。
【課題を解決するための手段】
【０００６】
上記の課題を解決するために、本発明の電気光学装置は、複数の画素がマトリクス状に配置され、前記各画素に対応して薄膜トランジスタと遮光層とが設けられたアクティブマトリクス基板を備えた電気光学装置であって、前記遮光層は前記薄膜トランジスタを構成する半導体層の下層側で前記半導体層の少なくともチャネル領域に重なる位置に配置され、前記遮光層が全ての前記画素にわたって連結され電気的に接続されたパターンを有していることを特徴とする。
このように構成することで、遮光層によってチャネル領域に入射する光を遮蔽して光電効果によるリーク電流の発生を防止することができる。また、遮光層が全ての画素にわたって電気的に接続されているので、遮光層の一部に静電気が蓄積し遮光層が部分的に帯電することを防止できる。さらに、連続した遮光層の一部から電荷を逃がすことで遮光層全体の帯電を防止することができる。これにより、遮光層表面にパーティクルが吸着され付着することを防止することができる。また、遮光層表面にパーティクルが吸着され難いので、パーティクルの除去を容易にすることができる。
したがって、薄膜トランジスタの半導体層の欠陥を防止することができるだけでなく、電気光学装置の生産性を向上させることができる。
【０００７】
また、本発明の電気光学装置は、複数の画素がマトリクス状に配置され、前記各画素に対応して薄膜トランジスタと遮光層が設けられたアクティブマトリクス基板を備えた電気光学装置であって、前記遮光層は前記薄膜トランジスタを構成する半導体層の下層側で前記半導体層の少なくともチャネル領域に重なる位置に配置され、前記遮光層が複数の前記画素にわたって電気的に接続され連結されたパターンを有し、前記パターンが、前記半導体層と前記遮光層との間に存在する層間絶縁層を貫通する貫通孔の位置で複数に分断され、各々電気的に絶縁されていることを特徴とする。
このように構成することで、遮光層によってチャネル領域に入射する光を遮蔽して光電効果によるリーク電流の発生を防止することができる。また、貫通孔によって遮光層のパターンを露出させ、該貫通孔の位置で遮光層を分断して複数の電気的に絶縁されたパターンを形成することができる。これにより、遮光層の不要な導通を切断して各パターンを電気的に絶縁することができ、例えば配線等の形成後に導電体が接触して電気的なショートを起こすこと等を防止することができる。
【０００８】
また、本発明の電気光学装置では、前記遮光層の側面が傾斜していることが望ましい。
このように構成することで、遮光層の外縁部における急激な厚さの変化を防止して緩やかに遮光層の厚さを増加させていくことできる。これにより、遮光層に積層形成される半導体層等に厚さ方向の急激な段差が形成されることを防止して、段切れ等を防止することができる。したがって、薄膜トランジスタの半導体層の欠陥を防止して、電気光学装置の歩留まりを向上させることができる。
【０００９】
また、本発明の電気光学装置の製造方法は、複数の画素がマトリクス状に配置され、前記各画素に対応して薄膜トランジスタと遮光層が設けられたアクティブマトリクス基板を備えた電気光学装置を、該電気光学装置の形成領域を複数備えた基板母材を用いて同時に複数製造する電気光学装置の製造方法であって、複数の前記形成領域における全ての前記画素にわたって連結された前記遮光層のパターンを形成する工程と、前記遮光層を覆うように層間絶縁層を形成し、さらに前記層間絶縁層上に半導体層、ゲート絶縁層、導電体層を順次形成した後、前記導電体層をパターニングしてゲート電極を形成して前記薄膜トランジスタを形成する工程と、前記基板母材を前記形成領域毎に分断し、アクティブマトリクス基板として個片化する工程と、を有することを特徴とする。
このように製造することで、基板母材の複数の電気光学装置の形成領域に形成された全ての画素にわたって電気的に接続された遮光層を形成できる。これにより、半導体層の形成前に遮光層の一部に電荷が蓄積して帯電することを防止できる。さらに、遮光層の一部から電荷を逃がすことで遮光層全体の帯電を防止できる。よって、半導体層の形成前に遮光層表面にパーティクルが吸着されるのを防止して遮光層表面にパーティクルが付着することを防止できるだけでなく、遮光層表面のパーティクルを容易に除去することができる。したがって、薄膜トランジスタを形成する工程において、遮光層の表面に付着したパーティクルによって半導体層に欠陥が発生することを防止できるだけでなく、電気光学装置の生産性を向上させることができる。また、一の基板母材の複数の電気光学装置の形成領域に一括して遮光層、薄膜トランジスタ等を形成し、形成領域毎に分断して個片化することで、複数のアクティブマトリクス基板を同時に製造することができ、電気光学装置の生産性を向上させることができる。
【００１０】
また、本発明の電気光学装置の製造方法では、前記基板母材を前記形成領域毎に分断する工程において、前記遮光層の前記パターンを分断し、電気的に絶縁された複数のパターンを形成してもよい。
このように製造することで、半導体層を形成した後、遮光層の不要な導通を切断することができ、遮光層と配線等との間での電気的なショート等を防止することができる。
【００１１】
また、本発明の電気光学装置の製造方法では、前記層間絶縁層にコンタクトホールを形成し前記遮光層と前記ゲート電極とを電気的に接続する工程を有し、前記コンタクトホールを形成する工程において、前記コンタクトホールの形成位置とは異なる位置に前記層間絶縁層を貫通し前記遮光層に達する貫通孔を形成すると共に、前記ゲート電極をパターニングする工程において、前記貫通孔によって露出した前記遮光層をエッチングして前記パターンを分断してもよい。
このように製造することで、ゲート電極を介して遮光層の電位を制御することができ、遮光層に電荷が蓄積され帯電することを防止できる。また、コンタクトホールを形成する工程と同時に貫通孔を形成し、ゲート電極を形成する工程と同時に貫通孔によって露出した遮光層をエッチングして、貫通孔の位置で分断された複数のパターンを形成することができる。したがって、新たに別の工程を設けることなく遮光層を電気的に絶縁された複数のパターンとすることができるので、電気光学装置の生産性を低下させることがない。また、遮光層の各パターン間が電気的に絶縁されるので、必要のない導通を切断して配線等との間の電気的なショート等を防止することができる。
【００１２】
また、本発明の電子機器は、上記の電気光学装置を備えたことを特徴とする。
このように構成することで、電気光学装置の薄膜トランジスタの欠陥を防止して歩留まりを向上させることができる。また、電気光学装置の遮光層表面のパーティクルの除去を容易にして、生産性を向上させることができる。したがって、電子機器の生産性を向上させると共に、製造コストを低減させることができる。
【発明を実施するための最良の形態】
【００１３】
＜第一実施形態＞
次に、この発明の実施の形態を図面に基づいて説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
〔液晶表示装置〕
図１および図２に示すように、本実施の形態の液晶表示装置１００は、アクティブマトリクス基板１０と対向基板２０とがシール材５２によって貼り合わされ、このシール材５２によって区画された領域内に液晶層５０が封入されている。シール材５２は、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、紫外線照射、加熱等により硬化させられたものである。
【００１４】
シール材５２の形成領域の内側の領域には、遮光性材料からなる遮光膜（周辺見切り）５３が形成されている。アクティブマトリクス基板１０のシール材５２の外側の領域には、データ線駆動回路２０１および外部回路実装端子２０２がアクティブマトリクス基板１０の一辺に沿って形成されており、この一辺に隣接する２辺に沿って走査線駆動回路２０４が形成されている。アクティブマトリクス基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路２０４の間を接続するための複数の配線２０５が設けられている。
【００１５】
また、対向基板２０の角部には、アクティブマトリクス基板１０と対向基板２０との間で電気的導通をとるための基板間導通材２０６が配設されている。なお、液晶表示装置１００には、使用する液晶の種類、すなわち、ＴＮ（Twisted Nematic）モード、ＳＴＮ（Super Twisted Nematic）モード等の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、位相差板、偏光板等が所定の向きに配置されるが、ここでは図示を省略する。
【００１６】
このような構造を有する液晶表示装置１００の画像表示領域には、図３に示すように、複数のドット１００ａがマトリクス状に配置されている。これらのドット１００ａの各々には、画素スイッチング用の薄膜トランジスタ（以下、ＴＦＴ３０という）が形成されており、画素信号Ｓ１、Ｓ２、…、Ｓｎを供給するデータ線６ａがＴＦＴ３０のソースに電気的に接続されている。データ線６ａにはデータ線駆動回路２０１によって画素信号Ｓ１、Ｓ２、…、Ｓｎが、この順に線順次で供給されるように構成されている。
【００１７】
ＴＦＴ３０のゲートには、走査線３ａが電気的に接続されている。走査線３ａには走査線駆動回路２０４によって走査信号Ｇ１、Ｇ２、…、Ｇｍが、所定のタイミングでパルス的にこの順に線順次で印加されるように構成されている。画素電極９は、ＴＦＴ３０のドレインに電気的に接続されている。また、画素電極９と容量線３ｂとの間には蓄積容量６０が形成されている。蓄積容量６０は画素電極９と図２に示す対向電極２１との間に形成される液晶容量と並列に付加されている。
【００１８】
この液晶表示装置１００の画像表示領域に画像を表示させるには、まず走査線駆動回路２０４によって走査線３ａに所定のタイミングでパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍをこの順に線順次で印加し、ＴＦＴ３０のゲートに走査信号Ｇ１、Ｇ２、…、Ｇｍを印加する。これにより、スイッチング素子であるＴＦＴ３０を所定のタイミングで一定期間だけオン状態とし、データ線駆動回路２０１によってデータ線６ａに所定レベルの画素信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで画素電極９に供給し、液晶に画素信号Ｓ１、Ｓ２、…、Ｓｎを書き込む。液晶に書き込まれた画素信号Ｓ１、Ｓ２、…、Ｓｎは、図２に示す対向基板２０の対向電極２１と画素電極９との間で一定期間保持される。また、蓄積容量６０によって、保持された画素信号Ｓ１、Ｓ２、…、Ｓｎがリークすることが防止される。これにより、例えばアクティブマトリクス基板１０の下側からバックライト等の照明装置（不図示）によって発せられた光を、各ドットに所定のタイミングに所定のレベルで透過させ、画像表示領域に画像を表示することができる。
【００１９】
〔画素〕
図４に示すように、アクティブマトリクス基板１０上には、データ線６ａと走査線３ａが交差するように配置されている。データ線６ａと走査線３ａによって囲まれた領域には画素電極９が形成されている。また、データ線６ａと走査線３ａが交差する箇所の近傍にはＴＦＴ３０が形成されている。また、ＴＦＴ３０に隣接して蓄積容量６０が形成されている。蓄積容量６０は、容量電極６０ａと画素電位側容量電極６０ｂによって構成されている。容量電極６０ａは容量線３ｂが幅方向に拡大されて形成されている。画素電位側容量電極６０ｂはＴＦＴ３０のドレインに電気的に接続されている。このように、データ線６ａと走査線３ａによって囲まれた領域が一つのドットとなっている。なお、液晶表示装置１００はカラー表示を行うものであって、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の隣り合う三つのドットで一つの画素が構成されている。
【００２０】
図５に示すように、アクティブマトリクス基板１０は、ガラス等の透明材料によって形成された透明基板１１を基材として、基材上にＴＦＴ３０および画素電極９が積層形成されたものである。透明基板１１上には遮光層１２および層間絶縁層１３ａが積層形成されている。また、遮光層１２の側面は傾斜して外縁部の厚さ方向に斜面が形成され、中央に向けて徐々に厚みが増加するようになっている。遮光層１２は、例えば金属等の導電性を有する材料によって形成され、層間絶縁層１３ａは、例えばＳｉＯ２等によって形成されている。層間絶縁層１３ａ上には、例えばポリシリコン等によって形成された半導体層１４が積層されている。さらに、半導体層１４を覆うようにゲート絶縁層１５が積層形成されている。ゲート絶縁層１５は層間絶縁層１３ａと同様の材料によって形成されている。ゲート絶縁層１５上には、走査線３ａが積層形成されている。走査線３ａは、金属等の導電性を有する材料によって形成されている。
【００２１】
ＴＦＴ３０は、半導体層１４、ゲート絶縁層１５、走査線３ａによって構成されている。走査線３ａはＴＦＴ３０のゲート電極として機能するようになっている。また、半導体層１４の走査線３ａの下側の領域はチャネル領域１４ｃとなっている。ここで、遮光層１２は半導体層１４の下層側でチャネル領域１４ｃに重なる位置に、チャネル領域１４ｃを覆うように配置されている。走査線３ａ、ゲート絶縁層１５、層間絶縁層１３ａを覆うように、層間絶縁層１３ｂが積層形成されている。層間絶縁層１３ｂは層間絶縁層１３ａと同様の材料によって形成されている。層間絶縁層１３ｂ上には、金属等の導電性を有する材料によってドレイン電極１６が積層形成され、ドレイン電極１６は層間絶縁層１３ｂおよびゲート絶縁層１５を貫通するコンタクトホール１６ｄを介して半導体層１４のドレイン領域１４ｄに電気的に接続されている。
【００２２】
また、ドレイン電極１６および層間絶縁層１３ｂを覆うようにパッシベーション膜１７が積層形成されている。パッシベーション膜１７は、例えばＳｉＯ２等によって形成される。さらに、パッシベーション膜１７を覆うようにアクリル等により平坦化層１８が形成されている。平坦化層１８上には、例えばＩＴＯ等の透明導電性材料によって形成された画素電極９が積層されている。画素電極９は平坦化層１８およびパッシベーション膜１７を貫通しドレイン電極１６に達するコンタクトホール１９を介してドレイン電極１６に電気的に接続されている。さらに、図４に示すように、半導体層１４およびゲート絶縁層１５の形成領域外で、走査線３ａの形成領域内に、コンタクトホールｈが形成されている。走査線３ａと遮光層１２はコンタクトホールｈを介して電気的に接続されている。
【００２３】
このように構成された各ドット１００ａにおいて、透明基板１１の下側に設けられたバックライト等の照明装置（不図示）から画素電極９に向けて光が発せられると、ＴＦＴ３０の半導体層１４の下層側から、半導体層１４にも光が入射しようとする。しかし、ＴＦＴ３０の半導体層１４の下層側でチャネル領域１４ｃに重なる位置に、チャネル領域１４ｃを覆うように遮光層１２が配置されている。これにより、遮光層１２によってＴＦＴ３０の下側から入射する光を遮蔽し、チャネル領域１４ｃに光が入射するのを防止できる。したがって、チャネル領域１４ｃにおける光電効果によるリーク電流の発生を防止することができる。
【００２４】
また、遮光層１２の外縁部には厚さ方向に斜面が形成され、中央部に近づくにつれて徐々に厚みが増加するようになっている。これにより、遮光層１２の外縁部における急激な厚さの変化を防止して緩やかに遮光層１２の厚さを増加させていくことできる。したがって、遮光層１２に積層形成される半導体層１４に厚さ方向の急激な段差が形成されることを防止して、段切れ等の欠陥を防止することができる。よって、液晶表示装置１００の歩留まりを向上させることができる。さらに、走査線３ａと遮光層１２はコンタクトホールｈを介して電気的に接続されているので、走査線３ａを介して遮光層１２の電位を制御することができる。
【００２５】
〔遮光層パターン〕
図４および図５に示すように、各画素を構成するドット１００ａのＴＦＴ３０の下層側に形成された遮光層１２は、図６に示すように、全ての画素にわたって連結され電気的に接続されたパターンを有している。なお、図６は、透明基板１１および遮光層１２を除く構成を省略して表している。
【００２６】
図６に示すように、アクティブマトリクス基板１０上に複数の画素が、例えばＭ行×Ｎ列のマトリクス状に配置されている。ここで、第１行第１列の画素Ｐ（１，１）から第１行第Ｎ列の画素Ｐ（１，Ｎ）に形成された遮光層１２が行方向に連結されている。行方向に連結された遮光層１２は、第１行第Ｎ列の画素Ｐ（１，Ｎ）と第２行第Ｎ列の画素Ｐ（２，Ｎ）を跨ぐように折り返され、画素Ｐ（１，Ｎ）の遮光層１２が画素Ｐ（２，Ｎ）の遮光層１２に連結されている。さらに、第１行目と同様に、第２行第Ｎ列の画素Ｐ（２，Ｎ）から第２行第１列の画素Ｐ（１，２）に形成された遮光層１２が行方向に連結されている。このように、遮光層１２は透明基板１１上を蛇行しながら最終的に第Ｍ行第Ｎ列の画素Ｐ（Ｍ，Ｎ）までの全ての画素にわたって連結され、電気的に接続されたパターンを形成している。
【００２７】
次に、本実施形態の作用について説明する。
図６に示すように、遮光層１２が全ての画素Ｐ（１，１）〜Ｐ（Ｍ，Ｎ）にわたって電気的に接続されているので、遮光層１２の一部に静電気が蓄積し遮光層１２が部分的に帯電することを防止できる。さらに、連続した遮光層１２の一部から電荷を逃がすことで遮光層１２全体の帯電を防止することができる。これにより、遮光層１２表面にパーティクルが吸着され付着することを防止することができる。また、遮光層１２表面にパーティクルが吸着されないので、パーティクルの除去を容易にすることができる。
【００２８】
したがって、本実施の形態によれば、パーティクルの付着による半導体層１４の段切れ等による半導体層１４の欠陥を防止することができるだけでなく、パーティクルの除去を容易にして液晶表示装置１００の生産性を向上させることができる。
【００２９】
〔液晶表示装置の製造方法〕
次に、本実施形態の液晶表示装置１００の製造方法について説明する。
図７に示すように、基板母材３００は、液晶表示装置１００の形成領域３１０を複数備えている。基板母材３００は上述のアクティブマトリクス基板１０の基材である透明基板１１と同じ材料によって形成されている。
【００３０】
（遮光層パターン形成工程）
まず基板母材３００表面に、例えばスパッタ法等により導電性を有する金属材料層を形成する。次いで、金属材料層上にレジストを形成し、各画素のＴＦＴ３０の形成領域に対応したフォトマスクを用いたフォトリソグラフィによってレジストをパターニングし、ドライエッチする。
【００３１】
このとき、レジストをパターンの内側に後退させながらエッチングすることによって、図５に示すように、遮光層１２の外縁部には厚さ方向に斜面が形成される。これにより、金属材料層は、図７に示すように、複数の液晶表示装置１００の形成領域３１０における全ての画素のＴＦＴ３０の形成箇所に対応する位置を通過するように連結された遮光層１２のパターンとなる。
【００３２】
（基板洗浄工程）
次に、上述した遮光層１２のパターンの形成工程において、遮光層１２の表面に付着したパーティクルを除去するために、基板母材３００を洗浄する。例えば、ＵＶ洗浄や機能水洗浄することにより、遮光層１２の表面に付着したパーティクルを除去する。このとき、遮光層１２は、基板母材３００の液晶表示装置１００の形成領域３１０に形成された全ての画素にわたって電気的に接続されている。
【００３３】
これにより、遮光層１２の一部に電荷が蓄積して部分的に帯電することを防止できる。さらに、遮光層１２の一部から電荷を逃がすことで遮光層１２全体の帯電を防止できる。よって、遮光層１２にパーティクルが吸着されるのを防止して、遮光層の表面にパーティクルが付着することを防止できる。加えて、洗浄によって除去されたパーティクルが、再度遮光層１２の表面に付着することを防止して、パーティクルの除去を容易にすることができる。
【００３４】
（薄膜トランジスタ形成工程、遮光層／走査線接続工程）
次に、図５に示すように、遮光層１２を覆うように層間絶縁層１３ａを形成する。さらに層間絶縁層１３ａ上にアモルファスシリコン等の半導体材料を積層してランプアニール等により結晶化してポリシリコン等の半導体材料層を形成する。この半導体材料層を形成する工程の前に、上述のように遮光層１２の表面にパーティクルが付着することを防止できると共に、付着したパーティクルを容易に除去することができる。したがって、遮光層１２に付着したパーティクルを確実に除去し、アモルファスシリコン等の結晶化の際の熱分布を均一にし、半導体材料層にホール等の欠陥が発生することを防止できる。
【００３５】
次いで、結晶化した半導体材料層をフォトリソグラフィ、エッチング等によりパターニングして、蓄積容量６０ｂを含む半導体層１４を形成する。さらに、半導体層１４上にＳｉＯ２等を積層し、同様にパターニングしてゲート絶縁層１５を形成する。次に、図４に示すように、半導体層１４およびゲート絶縁層１５の形成領域外で、走査線３ａの形成領域内に、層間絶縁層１３ａを貫通し遮光層１２に達するコンタクトホールｈを形成する。次いで、ゲート絶縁層１５上に金属等の導電体材料からなる導電体層を積層する。このとき、コンタクトホールｈに導電体材料が充填されるようにする。次いで、導電体層をパターニングして、ゲート電極として機能する走査線３ａ、容量線３ｂを形成する。
【００３６】
次いで、走査線３ａ、容量線３ｂ、ゲート絶縁層１５、および層間絶縁層１３ａを覆うようにＳｉＯ２等を積層し、層間絶縁層１３ｂを形成する。そして、層間絶縁層１３ｂおよびゲート絶縁層１５を貫通し、半導体層１４のドレイン領域１４ｄに達するコンタクトホール１６ｂを形成する。さらに、層間絶縁層１３ｂ上に導電性を有する金属材料を積層する。このとき、コンタクトホール１６ｂに金属材料が充填されるようにする。次いで、層間絶縁層１３ｂ上の金属材料層をパターニングしてドレイン電極１６を形成する。
【００３７】
次いで、ドレイン電極１６および層間絶縁層１３ｂを覆うように、例えばＳｉＯ２等の絶縁材料を積層しパッシベーション膜１７を形成する。さらに、パッシベーション膜１７を覆うようにアクリル等により平坦化層１８を形成する。ついで、平坦化層１８およびパッシベーション膜１７を貫通しドレイン電極１６に達するコンタクトホール１９を形成し、平坦化層１８上に、例えばＩＴＯ等の透明導電性材料によって画素電極９を積層形成する。このとき、コンタクトホール１９を介して画素電極９をドレイン電極１６に電気的に接続する。これにより、基板母材３００の液晶表示装置１００の形成領域３１０に複数の画素が形成される。
【００３８】
（基板母材分断工程）
次に、図７に示すように、基板母材３００を図中の一点鎖線に沿って、例えばスクライバ等によって液晶表示装置１００の形成領域３１０毎に分断し、アクティブマトリクス基板１０として個片化する。
これにより、一の基板母材３００の複数の液晶表示装置１００の形成領域３１０に一括して遮光層１２、ＴＦＴ３０等を形成し、形成領域３１０毎に分断して個片化することで、複数のアクティブマトリクス基板１０を同時に製造することができる。
【００３９】
したがって、本実施の形態の製造方法によれば、半導体材料層にホール等の欠陥が発生することを防止し、液晶表示装置１００の歩留まりを向上させることができる。また、基板母材３００の洗浄を容易にし、生産性を向上させることができる。また、複数のアクティブマトリクス基板１０を同時に製造することができ、液晶表示装置１００の生産性を向上させることができる。
【００４０】
＜第二実施形態＞
次に、本発明の第二実施形態について、図１〜図７を援用し、図８を用いて説明する。上述の第一実施形態では、図６、図７に示すように、遮光層１２が全ての画素にわたって連結され電気的に接続されたパターンを有していたが、本実施形態では遮光層１２のパターンが貫通孔の位置で複数に分断されている点で異なっている。その他の点は第一実施形態と同様であるので、同一の部分には同一の符号を付して説明は省略する。
【００４１】
図８に示すように、複数の画素にわたって電気的に接続され連結された遮光層１２のパターンが、図５に示す層間絶縁層１３ａを貫通する貫通孔Ｈの位置で複数に分断され、各々電気的に絶縁されている。ここで、貫通孔Ｈは、図８に示すように、画素Ｐ（１，１）〜Ｐ（Ｍ，Ｎ）の形成領域の外側で、遮光層１２が二つの行に跨る位置に形成されている。
これにより、第一実施形態と同様に、全ての画素Ｐ（１，１）〜Ｐ（Ｍ，Ｎ）にわたって電気的に接続された遮光層１２のパターンを形成し、半導体層１４の形成後に貫通孔Ｈによって遮光層１２のパターンを分断して複数の電気的に絶縁されたパターンを形成することができる。
【００４２】
したがって、本実施形態によれば、第一実施形態と同様の効果が得られるだけでなく、遮光層１２の不要な導通を切断して各パターンを電気的に絶縁することができ、配線等の形成後に導電体が接触して電気的なショートを起こすこと等を防止することができる。
【００４３】
〔液晶表示装置の製造方法〕
次に、本実施形態の液晶表示装置１００の製造方法について説明する。ゲート絶縁層１５を形成する工程以前および層間絶縁層１３ｂを形成する工程以降は第一実施形態と同様であるので、説明は省略する。
【００４４】
（遮光層分断工程）
図５に示すように、ゲート絶縁層１５を形成した後、図４に示すように、半導体層１４およびゲート絶縁層１５の形成領域外で走査線３ａの形成領域内に、図５に示す層間絶縁層１３ａを貫通し、遮光層１２に達するコンタクトホールｈを形成する。このとき同時に、図８に示すように、層間絶縁層１３ａを貫通し遮光層１２に達する貫通孔Ｈを、エッチング等により形成する。このとき、図６に示すように全ての画素Ｐ（１，１）〜Ｐ（Ｍ，Ｎ）にわたって電気的に接続された遮光層１２のパターンが、画素Ｐ（１，１）〜Ｐ（Ｍ，Ｎ）の形成領域外で二つの行を跨ぐように折り返されている部分に、貫通孔Ｈを形成する。
【００４５】
次いで、ゲート絶縁層１５および層間絶縁層１３ａ上に金属等の導電性材料層を形成する際に、図４に示すコンタクトホールｈに導電性材料を充填する。そして、導電性材料層をエッチング等によりパターニングして容量線３ｂを含む走査線３ａを形成する工程と同時に、図８に示す貫通孔Ｈの底部に露出した遮光層１２をエッチングにより除去する。また、これにより、遮光層１２の連続したパターンを貫通孔Ｈの位置で分断する。ここで、走査線３ａと遮光層１２を同じ金属材料で形成した場合、同一のエッチングガスあるいはエッチング液によって同時にエッチングする。また、走査線３ａと遮光層１２とを異なる材料で形成する場合でも、エッチングガスまたはエッチング液を適宜選択すれば分断することは可能である。
【００４６】
次いで、第一実施形態と同様に、図５に示す層間絶縁層１３ｂ、ドレイン電極１６、パッシベーション膜１７、平坦化層１８、画素電極９を形成し、母材基板３００を分断してアクティブマトリクス基板１０として個片化する。
これにより、全ての画素Ｐ（１，１）〜Ｐ（Ｍ，Ｎ）にわたって電気的に接続された遮光層１２のパターンを形成し、半導体層１４を形成した後、さらに貫通孔Ｈの位置で遮光層１２のパターンを分断して複数の電気的に絶縁された遮光層１２のパターンを形成することができる。
【００４７】
したがって、本実施形態の製造方法によれば、第一実施形態と同様の効果が出られるだけでなく、新たに別の工程を設けることなく、遮光層１２を電気的に絶縁された複数のパターンとすることができる。よって、液晶表示装置１００の生産性を低下させることなく、遮光層１２の各パターン間を電気的に絶縁し、必要のない導通を切断して、例えば、容量線３ｂやデータ線６ａ等との間の電気的なショート等を防止することができる。
【００４８】
＜第三実施形態＞
次に、本発明の第三実施形態について、図１〜図５、図７、図８を援用し、図９を用いて説明する。上述の第一実施形態では、図７に示すように、基板母材３００を分断しアクティブマトリクス基板１０として分断した後も、図６に示すように、遮光層１２が全ての画素にわたって連結され電気的に接続されたパターンを有していた。しかし、本実施形態では図９に示すように、基板母材３００を分断する工程において、遮光層１２のパターンを第二実施形態と同様に複数のパターンに分断する点で異なっている。その他の点は第一実施形態と同様であるので、同一の部分には同一の符号を付して説明は省略する。
【００４９】
（基板母材分断工程）
図９に示すように、基板母材３００を、例えばスクライバ等によって図中の一点鎖線に沿って分断し、液晶表示装置１００の形成領域３１０毎に個片化する。これにより、複数の液晶表示装置１００の形成領域３１０の全ての画素にわたって連結された遮光層１２を分断し、電気的に絶縁することができる。
【００５０】
したがって、本実施形態によれば、第一実施形態と同様の効果が得られるだけでなく、第二実施形態と同様に、半導体層を形成した後、遮光層の不要な導通を切断することができ、遮光層と配線等との間での電気的なショート等を防止することができる。
【００５１】
〔電子機器〕
次に、上述の実施形態で説明した液晶表示装置１００を備えた電子機器について説明する。
図１０に示すように、電子機器の実施形態の一例であるモバイル型のパーソナルコンピュータ８０は、キーボード８１を備えた本体部８２と、液晶表示ユニット８３とを有している。液晶表示ユニット８３は、前述した液晶表示装置１００を備えている。
図１１示すように、電子機器の実施形態の別の例である携帯電話機９０は、複数の操作ボタン９１と、前述した液晶表示装置１００からなる表示部とを有している。
【００５２】
このように、パーソナルコンピュータ８０および携帯電話機９０は、上述した液晶表示装置１００を備えているので、液晶表示装置１００の歩留まりを向上させることができ、パーソナルコンピュータ８０および携帯電話機９０の歩留まりを向上することができる。また、液晶表示装置１００の生産性を向上させ、パーソナルコンピュータ８０および携帯電話機９０の生産性を向上させ、製造コストを低減することができる。
【００５３】
尚、この発明は上述した実施の形態に限られるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。例えば、遮光層は全ての画素にわたって電気的に接続され連結されたパターンを有していれば、上述の実施形態で説明した形状のパターンでなくてもよい。
【００５４】
また、電気光学装置は液晶装置に限られない。また、電子機器としては、上述の携帯電話に限られることなく、種々の電子機器に適用することができる。例えば、ノート型コンピュータ、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、プリンタの液晶表示部、タッチパネルを備えた装置等の電子機器に適用することができる。
【図面の簡単な説明】
【００５５】
【図１】本発明の第一実施形態における液晶表示装置の平面図。
【図２】図１のＡ−Ａ´線に沿う断面構成図。
【図３】本発明の第一実施形態における液晶表示装置の回路構成図。
【図４】本発明の第一実施形態における液晶表示装置の画素領域を示す平面構成図。
【図５】図４のＢ−Ｂ´線に沿う断面構成図。
【図６】本発明の第一実施形態における遮光層のパターンを示す平面図。
【図７】本発明の第一実施形態における基板母材の遮光層のパターンを示す平面図。
【図８】本発明の第二実施形態における遮光層のパターンを示す平面図。
【図９】本発明の第三実施形態における基板母材の遮光層のパターンを示す平面図。
【図１０】本発明の実施形態における電子機器の一例を示す斜視図。
【図１１】本発明の実施形態における電子機器の一例を示す斜視図。
【符号の説明】
【００５６】
３ａ  走査線（ゲート電極）、１０  アクティブマトリクス基板、１２  遮光層、１３ａ  層間絶縁層、１３ｂ  層間絶縁層、１４  半導体層、１４ｃ  チャネル領域、１５  ゲート絶縁層、１６ｂ  コンタクトホール、３０  ＴＦＴ（薄膜トランジスタ）、１００  液晶表示装置（電気光学装置）、１００ａ  ドット（画素）、３００  基板母材、３１０  形成領域、Ｈ  貫通孔、ｈ  コンタクトホール
【図１】
2008203734.tif 000003
【図２】
2008203734.tif 000004
【図３】
2008203734.tif 000005
【図４】
2008203734.tif 000006
【図５】
2008203734.tif 000007
【図６】
2008203734.tif 000008
【図７】
2008203734.tif 000009
【図８】
2008203734.tif 000010
【図９】
2008203734.tif 000011
【図１０】
2008203734.tif 000012
【図１１】
2008203734.tif 000013