(57)【要約】      （修正有）【課題】ダイ接着ペーストによる汚染を防止したチップパッケージ構造とその製造方法を提供する。【解決手段】開口が貫通している基板１０を提供する工程と、基板１０の上表面の開口周縁にブロック素子２０を形成する工程と、ブロック素子２０周縁に粘着素子３０を形成する工程と、開口を覆蓋すると共に、粘着素子３０により基板１０上に固着され、アクティブ表面が開口に面して、その一部が開口を露出するチップ４０を設置する工程と、導電連接素子により、チップ４０のアクティブ表面と基板１０の下表面を電気的に接続する工程と、素子を包覆する成形材料を形成する工程と、からなる。ブロック素子２０はチップ粘着時に、粘着素子３０がチップのアクティブ表面上の導電連接点に溢出して汚染するのを防止し、粘着素子３０の高度を制限して、粒子（ＥＭＣフィラー）がチップ４０のアクティブ表面を傷つける確率を低下させる。【選択図】図３
2008047866.tif 000002
【特許請求の範囲】
【請求項１】
チップパッケージ構造であって、
基板と、
前記基板を貫通する少なくとも一つの開口と、
前記基板の上表面の開口周縁に設置されるブロック素子と、
前記ブロック素子周縁に設置される粘着素子と、
前記基板の上表面に設置され、前記開口を覆蓋すると共に、前記粘着素子により前記基板上に固着され、アクティブ表面は前記開口に面するチップと、
前記基板の開口を経ると共に、前記チップのアクティブ表面と前記基板の下表面に電気的に接続される導電連接素子と、
前記チップ、前記粘着素子、前記ブロック素子、及び、前記導電連接素子を包覆する成形材料と、
からなることを特徴とするチップパッケージ構造。
【請求項２】
前記ブロック素子中間にギャップを有し、且つ、前記粘着素子は少なくとも一部が前記ギャップを充填することを特徴とする請求項１に記載のチップパッケージ構造。
【請求項３】
前記ブロック素子は更に前記粘着素子外縁に設置されることを特徴とする請求項１に記載のチップパッケージ構造。
【請求項４】
前記ブロック素子は金属層、ソルダーマスクと非導体層のどれかであることを特徴とする請求項１に記載のチップパッケージ構造。
【請求項５】
更に、複数のソルダーボールを前記基板の下表面に設置することを特徴とする請求項１に記載のチップパッケージ構造。
【請求項６】
前記導電連接素子は少なくとも一つのワイヤー、或いは、少なくとも一つの連接パッドを含むことを特徴とする請求項１に記載のチップパッケージ構造。
【請求項７】
チップパッケージ構造の製造方法であって、
少なくとも一つの開口が貫通している基板を提供する工程と、
前記基板の上表面の開口周縁にブロック素子を形成する工程と、
前記ブロック素子周縁に粘着素子を形成する工程と、
前記基板の上表面に設置され、前記開口を覆蓋すると共に、前記粘着素子により前記基板上に固着され、アクティブ表面は前記開口に面し、前記アクティブ表面の一部が前記開口を露出するチップを設置する工程と、
露出した前記チップのアクティブ表面と前記基板の下表面を電気的に接続する工程と、
前記チップ、前記粘着素子、前記ブロック素子を包覆する成形材料を形成する工程と、
からなることを特徴とするチップパッケージ構造の製造方法。
【請求項８】
前記ブロック素子は、スパッタリング、蒸着法、無電解めっき法と電気めっき法、スクリーン印刷、カーテンコーティング、スプレイコーティング、ローラーコーティング、静電噴霧、インクジェット方法のどれかにより形成されることを特徴とする請求項７に記載のチップパッケージ構造の製造方法。
【請求項９】
前記チップと前記基板を電気的に接続する方法はワイヤーボンディングを利用することを特徴とする請求項７に記載のチップパッケージ構造の製造方法。
【請求項１０】
更に、複数のソルダーボールを前記基板の下表面に設置することを特徴とする請求項７に記載のチップパッケージ構造の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップパッケージ構造とその製造方法に関するものであって、特に、ペーストが溢流するのを防止するウィンドウ型チップパッケージ構造とその製造方法に関するものである。
【背景技術】
【０００２】
半導体産業の高度発展に伴い、電子製品はＩＣ素子の設計上、多ピン数、多機能性化に向かって発展し、素子外観上、軽、薄、短、小の趨勢にある。よって、パッケージ工程において、リードフレームの設計が日増しに複雑になり、パッケージ材料の選択、薄型パッケージの湾曲変形、散熱性と構造強度等の問題はパッケージ産業が抱える大きな問題である。
【０００３】
公知のウィンドウ型ＢＧＡ(ｂａｌｌ  ｇｒｉｄ  ａｒｒａｙ)構造は図１Ａで示されるように、ウィンドウを有する回路板１００はチップ４００に固定され、複数の金属線５００によりウィンドウより回路板１００とチップ４００を電気的に接続し、回路板１００は複数のアレイ配列のソルダーボール７００を形成する。しかし、チップ４００の装着工程で、ダイ接着ペースト３００がチップ４００上のワイヤーボンディング位置４０２、或いは、回路板１００上のその他の回路に溢流して汚染することがある。更に、図１Ｂで示されるように、ダイ接着ペースト３００の塗布不足の場合、チップ４００を回路板１００上にしっかりと固着することができないばかりか、成形材料６００の成形時、チップ４００は型流れにより亀裂する可能性がある。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述の問題を解決するため、本発明は、チップパッケージ構造とその製造方法を提供し、ブロック素子を基板開口周縁に設置して、ダイ接着ペーストの用量と厚さを制御すると共に、ダイ接着ペーストの高度を制限することにより、粒子（ｐａｒｔｉｃｌｅ）、例えば、パッケージ用モールド樹脂フィラー（ｅｐｏｘｙ  ｍｏｌｄｉｎｇ  ｃｏｍｐｏｕｎｄ ｆｉｌｌｅｒ、ＥＭＣ  ｆｉｌｌｅｒ)がチップのアクティブ表面に侵入して傷つけるのを減少させる。
【０００５】
チップ粘着時に、ダイ接着ペーストがチップ上のソルダーパッドを汚染する状況の発生を防止するため、本発明は、チップパッケージ構造とその製造方法を提供し、ブロック素子を基板開口周縁に設置して、ダイ接着ペーストが圧合時に基板開口に向かって溢流し、チップ上のソルダーパッドを汚染したり、基板外側に向かって溢流して、基板上のその他の回路を汚染するのを防止することを目的とする。
【０００６】
本発明は、チップパッケージ構造とその製造方法を提供し、ブロック素子を利用して、ダイ接着ペーストがソルダーパッド、及び、基板上のその他の回路を汚染するのを防止して、製造歩留まりを向上させ、生産コストを減少させることを目的とする。
【０００７】
本発明は、チップパッケージ構造とその製造方法を提供し、ブロック素子を基板上に設置してチップに支持を提供し、成形時にチップ周縁が応力により崩壊するのを防止することを目的とする。
【課題を解決するための手段】
【０００８】
上述の目的を達成するため、本発明の実施例のチップパッケージ構造は、基板と、基板を貫通する少なくとも一つの開口と、基板の上表面の開口周縁に設置されるブロック素子と、ブロック素子周縁に設置される粘着素子と、基板の上表面に設置され開口を覆蓋すると共に、粘着素子により基板上に固着され、アクティブ表面は開口に面するチップと、基板の開口を通過すると共に、チップのアクティブ表面と基板の下表面に電気的に接続される導電連接素子と、チップ、粘着素子、ブロック素子、及び、導電連接素子を包覆する成形材料と、からなる。
【０００９】
上述の目的を達成するため、本発明の実施例のチップパッケージ構造の製造方法は、少なくとも一つの開口が貫通している基板を提供する工程と、基板の上表面の開口周縁にブロック素子を形成する工程と、ブロック素子周縁に粘着素子を形成する工程と、基板の上表面に設置され、開口を覆蓋すると共に、粘着素子により基板上に固着され、アクティブ表面は開口に面し、アクティブ表面の一部が開口を露出するチップを設置する工程と、導電連接素子により露出したチップのアクティブ表面と基板の下表面を電気的に接続する工程と、チップ、粘着素子、ブロック素子、及び、導電連接素子を包覆する成形材料を形成する工程と、からなる。
【発明の効果】
【００１０】
本発明のチップパッケージ構造とその製造方法は、ブロック素子を利用して、ダイ接着ペーストがソルダーパッド、及び、基板上のその他の回路を汚染するのを防止して、製造歩留まりを向上させ、生産コストを減少させる。
【発明を実施するための最良の形態】
【００１１】
図２Ａ、図２Ｂ、図２Ｃ、図２Ｄ、図２Ｅ、図２Ｆ、図２Ｇ−１、及び、図２Ｇ−２は一実施例によるチップパッケージ構造の製造方法と各工程構造の断面図である。まず、図２Ａを参照すると、基板１０が提供され、その材質は金属、ガラス、セラミック、或いは、ポリマーで、その上に少なくとも一つの開口１２が基板１０を貫通し、基板１０は適当な方法により基板１０を貫通する開口１２を形成するか、或いは、少なくとも一つの開口１２を有する市販品である。
【００１２】
続いて、図２Ｂで示されるように、ブロック素子２０を基板１０の上表面１１の開口１２周縁に形成する。実施例中、ブロック素子２０はスパッタリング（ｓｐｕｔｔｅｒｉｎｇ  ｍｅｔｈｏｄ）、蒸着法（ｅｖａｐｏｒｔｉｏｎ  ｍｅｔｈｏｄ）、無電解めっき法（ｅｌｅｃｔｒｏｌｅｓｓ−ｐｌａｔｉｎｇ  ｍｅｔｈｏｄ）と電気めっき法（ｅｌｅｃｔｒｏｐｌａｔｉｎｇ  ｍｅｔｈｏｄ）のどれかにより形成されるか、或いは、スクリーン印刷（ｓｃｒｅｅｎ  ｐｒｉｎｔｉｎｇ  ｍｅｔｈｏｄ）、カーテンコーティング（curtain coating method）、スプレイコーティング（ｓｐｒａｙ  ｃｏａｔｉｎｇ  ｍｅｔｈｏｄ）、ローラーコーティング（ｒｏｌｌｅｒ  ｃｏａｔｉｎｇ  ｍｅｔｈｏｄ）、静電噴霧（ｅｌｅｃｔｒｏｓｔａｔｉｃ  ｓｐｒａｙｉｎｇ  ｍｅｔｈｏｄ）、インクジェット方法（ｉｎｋ−ｊｅｔｐｒｉｎｔｉｎｇ  ｍｅｔｈｏｄ）のどれかにより形成される。ブロック素子２０の高度はパッケージ全体の高度に応じて設計する。
【００１３】
続いて、図２Ｃを参照すると、粘着素子３０を形成し、例えば、銀ペースト、或いは、Bステージペーストがブロック素子２０周縁に設置され、実施例中、粘着素子３０はスタンピング（ｓｔａｍｐｉｎｇ  ｍｅｔｈｏｄ）、スクリーン印刷（ｓｃｒｅｅｎ  ｐｒｉｎｔｉｎｇ  ｍｅｔｈｏｄ）、及び、注入転写（ｓｙｒｉｎｇｅ  ｔｒａｎｓｆｅｒ  ｍｅｔｈｏｄ）等の方法のどれかにより形成され、粘着素子３０の厚さはブロック素子２０の高度により制限されて効果的に粘着素子３０の用量を制御する。
【００１４】
続いて、図２Ｄを参照すると、図のように、この工程はチップ４０を基板１０の上表面１１に設置し、且つ、基板１０上の開口１２を覆蓋し、粘着素子３０を基板１０上に固着し、チップ４０のアクティブ表面４２は開口１２に面し、且つ、アクティブ表面４２の一部が開口１２で露出する。ワイヤーボンディング等の方式により露出したチップ４０のアクティブ表面４２と基板１０の下表面１３を電気的に接続し、図２Ｅで示される。本実施例中、導電連接素子により、チップ４０と基板１０を電気的に接続し、導電連接素子は、少なくとも一つのワイヤー５０、少なくとも一つの連接パッド、或いは、その組み合わせを含む。その後、図２Ｆで示されるように、鋳造方式等によりチップ４０、粘着素子３０、ブロック素子２０、及び、導電連接素子を包覆する成形材料６０を形成する。実施例中、更に、図２Ｇ−１で示されるように、複数のソルダーボール７０を基板１０の下表面１３に設置して、外接装置との電気的接続を便利にする。
【００１５】
本実施例中、図２Ｇ−１はこの時のチップのパッケージ構造を示し、金属、ガラス、セラミック、或いは、ポリマーからなる基板１０と、適当な方法で基板１０を貫通する少なくとも一つの開口１２と、基板１０の上表面１１の開口周縁に設置され、実施例中、適当な方式で形成される金属層、非導体層（例えば、プラスチック）、或いは、ソルダーマスクで、金属層は金（Au）材質からなるか、或いは、その他の熱膨張係数（ｃｏｅｆｆｉｃｉｅｎｔ  ｏｆ  ｔｈｅ  ｔｈｅｒｍａｌ  ｅｘｐａｎｓｉｏｎ、ＣＴＥ)と成形材料６０が符合する金属から構成されるブロック素子２０と、適当な方法でブロック素子２０周縁に設置され、銀ペースト、或いは、Bステージペーストである粘着素子３０と、基板１０の上表面１１に設置され開口を覆蓋すると共に、粘着素子３０により基板１０上に固着され、アクティブ表面４２は開口に面するチップ４０と、少なくとも一つのワイヤー５０、少なくとも一つの連接パッド５２、或いは、その組み合わせからなり、基板１０の開口を通過すると共に、チップ４０のアクティブ表面４２と基板１０の下表面１３を電気的に接続する導電連接素子と、チップ４０、粘着素子３０、ブロック素子２０、及び、導電連接素子を包覆する成形材料６０と、からなる。実施例中、図２Ｇ−２を参照すると、図２Ｇ−２は図２Ｇ−１の局部拡大図で、図で示されるように、チップ４０とブロック素子２０中間はギャップAを有し、且つ、粘着素子３０は少なくとも一部がギャップAを充填する。チップ４０が基板１０上に設置される時、チップ４０は粘着素子３０を押圧して、粘着素子３０の一部がブロック素子２０とチップ４０間のギャップAに沿ってブロック素子２０を包覆する。ブロック素子２０の存在により、押圧された粘着素子３０は一部だけがブロック素子２０とチップ４０間のギャップAに溢流し、チップ４０のアクティブ表面４２上の連接パッド５２を汚染しないので、ワイヤーボンディング作業に影響しない。且つ、ブロック素子２０の設置により、粘着素子３０の高度を制限して、粘着素子３０、或いは、成形材料６０からの粒子が侵入して、チップのアクティブ表面を傷つける確率を低下させる。
【００１６】
図３はもう一つの実施例によるチップパッケージ構造の構造断面図である。上述の実施例と異なるのは、ブロック素子２２を粘着素子３０外縁に設置し、ブロック素子２２の設置により、粘着素子３０が基板１０外縁に溢流するのを効果的に阻止し、粘着素子３０が基板１０上のその他の回路、或いは、その他の電子素子を汚染するのを防止する。また、ブロック素子２０、２２の高度により、粘着素子３０塗布時の用量と厚さを制御する。この他、成形材料６０の成型時、ブロック素子２０、２２の支持により、チップ４０周縁が崩壊する状況の発生を減少させる。ブロック素子２０、２２の形状は限定されず、基板１０開口周縁で阻止効果を形成するものであればよい。
【００１７】
上述のように、本実施形態の特徴は、ブロック素子を基板上に設置し、ブロック素子の位置は粘着素子の塗布位置を定義し、厚さを適時に制御し、チップ支持を提供し、且つ、ブロック素子の形状と数量は制限がなく、即ち、基板開口周縁に設置し、基板を突出し、パッケージ構造全体に影響しない状況下で、その形状、数量は使用者により設計できる。
【００１８】
総合すると、本実施形態は、チップパッケージ構造とその製造方法を提供し、ブロック素子を基板開口周縁に設置して、ダイ接着ペーストの用量と厚さを制御すると共に、ダイ接着ペーストの高度を制限することにより、粒子、例えば、パッケージ用モールド樹脂フィラーがチップのアクティブ表面に侵入して傷つける確率を減少させる。更に、ダイ接着ペーストがチップ上のボンディングパッドに溢流するのを解決するため、本実施形態は、ブロック素子を基板開口周縁に設置して、ダイ接着ペーストが圧合時に、基板開口に向かって溢流し、ボンディングパッドを汚染したり、基板外側に向かって溢流して基板上のその他の回路を汚染するのを防止する。また、ブロック素子により、ダイ接着ペーストがボンディングパッド、及び、基板上のその他の回路を汚染するのを防止し、製造歩留まりを向上させ、生産コストを減少させる。更に、ブロック素子を基板上に設置して、チップに支持を提供し、成形材料成型時にチップ周辺が応力により崩壊するのを防止する。
【００１９】
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
【図面の簡単な説明】
【００２０】
【図１Ａ】公知のウィンドウ型BGA構造を示した説明図である。
【図１Ｂ】公知のウィンドウ型BGA構造を示した説明図である。
【図２Ａ】本発明の実施例によるチップパッケージ構造の製造方法の各工程構造断面図である。
【図２Ｂ】本発明の実施例によるチップパッケージ構造の製造方法の各工程構造断面図である。
【図２Ｃ】本発明の実施例によるチップパッケージ構造の製造方法の各工程構造断面図である。
【図２Ｄ】本発明の実施例によるチップパッケージ構造の製造方法の各工程構造断面図である。
【図２Ｅ】本発明の実施例によるチップパッケージ構造の製造方法の各工程構造断面図である。
【図２Ｆ】本発明の実施例によるチップパッケージ構造の製造方法の各工程構造断面図である。
【図２Ｇ−１】本発明の実施例によるチップパッケージ構造の製造方法の各工程構造断面図である。
【図２Ｇ−２】図２Ｇ−１の局部拡大図である。
【図３】本発明のもう一つの実施例によるチップパッケージ構造の構造断面図である。
【符号の説明】
【００２１】
１０  基板
１１  上表面
１２  開口
１３  下表面
２０、２２  ブロック素子
３０  粘着素子
４０、４００  チップ
４２  アクティブ表面
５０  ワイヤー
５２  連接パッド
６０、６００  成形材料
７０、７００  ソルダーボール
１００  回路基板
３００  ダイ接着ペースト
５００  金属線
A  ギャップ
【図１Ａ】
2008047866.tif 000003
【図１Ｂ】
2008047866.tif 000004
【図２Ａ】
2008047866.tif 000005
【図２Ｂ】
2008047866.tif 000006
【図２Ｃ】
2008047866.tif 000007
【図２Ｄ】
2008047866.tif 000008
【図２Ｅ】
2008047866.tif 000009
【図２Ｆ】
2008047866.tif 000010
【図２Ｇ−１】
2008047866.tif 000011
【図２Ｇ−２】
2008047866.tif 000012
【図３】
2008047866.tif 000013