(57)【要約】【課題】入力電源に基づいて夫々電圧の異なる複数の供給電源を生成する電源制御において、簡易な構成により、複数の供給電源の立ち上がりが意図しない順番となることを防ぐこと。【解決手段】外部から入力される入力電源に基づいて電圧の異なる複数の供給電源を生成する電源制御装置１であって、入力電源に基づいて供給電源Ｖou1、Ｖout2、Ｖout3を生成して出力するＤＣＤＣコンバータ１１０と、ＤＣＤＣコンバータ１１０から出力された供給電源の電荷を放電する放電回路１１１（１０６、１０７、１０８）と、ＤＣＤＣコンバータ１１０及び放電回路１１１の動作を制御するリセットＩＣ１０５とを有し、リセット回路ＩＣ１０５は、ＤＣＤＣコンバータ１１０と放電回路１１１とのいずれか一方のみを動作させるように制御することを特徴とする。【選択図】図１
2008236873.tif 000002
【特許請求の範囲】
【請求項１】
外部から入力される入力電源に基づいて電圧の異なる複数の供給電源を生成する電源制御装置であって、
前記入力電源に基づいて前記供給電源を生成して出力する供給電源生成回路と、
前記供給電源の電荷を放電する放電回路と、
前記供給電源生成回路及び前記放電回路の動作を制御する供給電源出力制御回路とを有し、
前記供給電源出力制御回路は、前記供給電源生成回路と前記放電回路とのいずれか一方のみを動作させるように制御することを特徴とする、電源制御装置。
【請求項２】
前記供給電源出力制御回路が出力する制御信号に基づいて前記放電回路の動作を制御する放電制御信号を生成する放電制御回路を更に有し、
前記供給電源出力制御回路は、前記入力電源の電圧値と予め定められた第１の電圧値との比較結果に基づいて前記制御信号を出力し、
前記放電回路は、前記放電制御信号の電圧値と予め定められた第２の電圧値との比較結果に基づいて動作し、
前記第２の電圧値は前記第１の電圧値よりも低いことを特徴とする、請求項１に記載の電源制御装置。
【請求項３】
前記供給電源出力制御回路は、前記供給電源生成回路に前記供給電源の出力を開始させることを指示する信号を受信した場合に、所定時間待機してから前記供給電源生成回路に前記供給電源の出力を開始させることを特徴とする、請求項１または２に記載の電源制御装置。
【請求項４】
定電圧電源を出力する定電源と、
前記定電源の出力と前記供給電源出力とに基づいて残留電荷検出信号を生成する比較回路とを更に有し、
前記供給電源出力制御回路は、前記供給電源生成回路に前記供給電源の出力を開始させることを指示する信号を受信した場合に、前記残留電荷検出信号を参照して前記供給電源の出力開始の可否を判断することを特徴とする、請求項１乃至３いずれか１項に記載の電源制御装置。
【請求項５】
前記供給電源生成回路は、前記比較回路に入力するための供給電源を出力する参照用出力を有することを特徴とする、請求項４に記載の電源制御装置。
【請求項６】
前記参照用出力の電荷を放電する参照用放電回路を更に有し、
前記参照用放電回路は、前記放電回路が前記参照用出力以外の前記供給電源の電荷の放電を完了した以後に前記参照用出力の電荷の放電を完了することを特徴とする、請求項５に記載の電源制御装置。
【請求項７】
前記供給電源出力を蓄積する蓄電回路を更に有し、
前記比較回路は、前記供給電源生成回路が前記供給電源の出力を停止した後、前記蓄電回路に蓄積された電圧と前記定電圧電源出力とに基づいて残留電荷検出信号を生成することを特徴とする、請求項４または５に記載の電源制御装置。
【請求項８】
前記蓄電回路は整流回路を介して前記供給電源生成回路に接続されることを特徴とする、請求項６に記載の電源制御装置。
【請求項９】
前記蓄電回路に蓄積された電荷を放電する蓄積電圧放電回路を更に有し、
前記蓄積電圧放電回路は、前記放電回路が前記供給電源の電荷の放電を完了した以後に前記蓄電回路に蓄積された電荷の放電を完了することを特徴とする、請求項７または８に記載の電源制御装置。
【請求項１０】
前記放電回路は、電流制限抵抗を介して前記供給電源生成回路の出力を接地することを特徴とする、請求項１乃至９いずれか１項に記載の電源制御装置。
【請求項１１】
外部から入力される入力電源に基づいて電圧の異なる複数の供給電源を生成する電源制御装置であって、
前記入力電源に基づいて前記供給電源を生成して出力する供給電源生成回路と、
前記供給電源生成回路の動作を制御する供給電源出力制御回路とを有し、
前記供給電源出力制御回路は、前記供給電源生成回路に前記供給電源の出力を開始させることを指示する信号を受信した場合に、所定時間待機してから前記供給電源生成回路に前記供給電源の出力を開始させることを特徴とする、電源制御装置。
【請求項１２】
外部から入力される入力電源に基づいて電圧の異なる複数の供給電源を生成する電源制御装置であって、
前記入力電源に基づいて前記供給電源を生成して出力する供給電源生成回路と、
前記供給電源生成回路の動作を制御する供給電源出力制御回路と、
定電圧電源を出力する定電源と、
前記定電圧電源出力と前記供給電源出力とに基づいて残留電荷検出信号を生成する比較回路とを更に有し、
前記供給電源出力制御回路は、前記供給電源生成回路に前記供給電源の出力を開始させることを指示する信号を受信した場合に、前記残留電荷検出信号を参照して前記供給電源生成回路の前記供給電源の出力開始可否を判断することを特徴とする、電源制御装置。
【請求項１３】
請求項１乃至１２いずれか１項に記載の電源制御装置を搭載した画像処理装置。
【請求項１４】
外部から入力される入力電源に基づいて電圧の異なる複数の供給電源を生成する電源制御方法であって、
前記入力電源の供給状態が前記供給電源の生成開始を指示する状態になった場合に、所定時間待機してから前記供給電源の生成開始を指示する信号を送信することを特徴とする、電源制御方法。
【請求項１５】
外部から入力される入力電源に基づいて電圧の異なる複数の供給電源を生成する電源制御方法であって、
前記供給電源出力電圧が所定の電圧よりも高いか否か判断し、
前記入力電源の供給状態が前記供給電源の生成開始を指示する状態になった場合に、前記判断結果を参照して前記供給電源の生成開始可否を判断することを特徴とする、電源制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源制御装置、電源制御方法及び画像処理装置に関し、特に複数の電圧を生成して供給する電源の制御に関する。
【背景技術】
【０００２】
従来、入力電源から夫々電圧の異なる複数の供給電源を生成する電源制御回路において、夫々の供給電源の立ち上げ順番をコントロールすることが行われている。特に、プリンタ、スキャナ、ファクシミリ及び出力用紙の後処理機能等を有する画像処理装置等、複数の機能を有する装置のコントローラにおいて必須の技術となっている。この様な装置においては、夫々の機能を実現するデバイス毎に夫々の供給電源の立ち上がる順番が細かく規定されており、規定された順番とは異なる順番で電源立ち上げが実行された場合、電源の回りこみ等の発生によってデバイスに不具合が生じる可能性がある。
【０００３】
ここで、夫々の供給電源の電圧が完全にシステムグランドに落ちている状態であれば、設計通りの電源供給シーケンスに従って規定の順番で電源の立ち上げが実行されるが、夫々の供給電源の電圧が完全に落ちていない状態で電源供給シーケンスが実行された場合、電源の供給順番が設計通りにならない場合がある。この例について図１０を用いて具体的に説明する。図１０は、入力電源Ｖinに基づいて供給電源Ｖ1、Ｖ2、Ｖ3を生成する場合を示すタイミングチャートである。図１０に示すように、Ｖinの供給が開始してＡに示すタイミングで立ち上がり状態になると、Ｖ1の立ち上げが開始する。Ｂに示すタイミングでＶ1が立ち上がり状態になると、Ｖ2の立ち上げが開始する。同様に、Ｃに示すタイミングでＶ2が立ち上がり、Ｖ3の立ち上げが開始してＤに示すタイミングでＶ3の立ち上げが完了する。即ち、Ｖ1、Ｖ2、Ｖ3の順番で立ち上げシーケンスが設計されている。
【０００４】
次に、Ｖinの供給が停止すると、それに伴ってＶ1、Ｖ2、Ｖ3の供給も停止し、夫々の電圧が立ち下がり始める。ここで、Ｖ1、Ｖ2、Ｖ3の電源を生成する回路の内部負荷や、夫々の電源が接続されている回路の負荷によって、立ち下がりの態様が異なる可能性がある。図１０に示す例においては、Ｖ2の負荷がＶ1、Ｖ3の負荷よりも低く、Ｖ2の電圧は図中Ｅに示すようにＶ1、Ｖ3に比べて遅く立ち下がる。従って、Ｖ2の電圧が“Ｌｏｗ”として認識される程度に立ち下がる前にＶinの供給が再開された場合に問題が生じる。図１０に示すように、Ｖinの供給が再開され、Ｆに示すタイミングで立ち上がり状態になるとＶ1の立ち上げが開始するが、この時、既にＶ2は立ち上がり状態として認識されるので、Ｆと略等しいタイミングであるＨにおいてＶ3の立ち上げも開始される。その後、Ｇ、Ｉに示すタイミングで夫々Ｖ1、Ｖ3が立ち上がり状態となる。即ち、Ｖ2、Ｖ1、Ｖ3（若しくはＶ2、Ｖ3、Ｖ1）の順番で供給電源が立ち上がり、設計通りの立ち上げシーケンスとならない。
【０００５】
この様な課題を解決するための技術としては、電源の立ち下げ動作を監視し、夫々の供給電源において立ち下げ動作を行っている１つの電源電圧が所定電圧よりも低くなる前に所定時間が経過したことをもってその供給電源を放電し、他の供給電源の立ち下げ動作を開始することが提案されている。（例えば特許文献１参照）。
【特許文献１】特開２００６−３１１７４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１の技術を用いて電源の立ち下げを制御する場合、夫々の供給電源を監視する回路や、電源立ち下げ開始からの経過時間をカウントする機能及び時間経過に伴って他の電源立ち下げを開始させるための回路等を要するため、回路の複雑化、肥大化を招く。また、特許文献１の方法は、電源の立ち下げを設計された順番通りに行うための技術であり、本発明が意図するような電源の立ち上げ順番についての不具合を解消することを直接の目的とはしていない。特に、特許文献１においては、電源立ち下げ動作開始からの所定時間経過が要件とされている。
【０００７】
しかしながら、この所定時間が経過する前に再度電源供給が開始される場合、やはり夫々の供給電源は完全に下がり切った状態とはならずに電源立ち上げシーケンスに不具合が発生する可能性がある。この様な課題は、例えばプリンタ機能を有する画像処理装置において、装置が省電力状態へと移行し、一部の供給電源の立ち下げが開始された後に、非常に短い期間で印刷ジョブが発生し、省電力状態が解除されて再度電源の立ち上げ動作が実行される場合等に特に問題となる。他方、特許文献１においては、電源の立ち下げを所定の順番通りに実行することを前提としているが、一般的に、夫々の供給電源が所定時間内にすべて立ち下がるのであれば、特に電源の立ち下がり順番は大きな問題とはならない。
【０００８】
本発明は、上述した実情を考慮してなされたもので、入力電源に基づいて夫々電圧の異なる複数の供給電源を生成する電源制御において、簡易な構成により、複数の供給電源の立ち上がりが意図しない順番となることを防ぐことを目的とする。
【課題を解決するための手段】
【０００９】
上記の課題を解決するために、請求項１に記載の発明は、外部から入力される入力電源に基づいて電圧の異なる複数の供給電源を生成する電源制御装置であって、前記入力電源に基づいて前記供給電源を生成して出力する供給電源生成回路と、前記供給電源の電荷を放電する放電回路と、前記供給電源生成回路及び前記放電回路の動作を制御する供給電源出力制御回路とを有し、前記供給電源出力制御回路は、前記供給電源生成回路と前記放電回路とのいずれか一方のみを動作させるように制御することを特徴とする。
【００１０】
また、請求項２に記載の発明は、請求項１に記載の電源制御装置において、前記供給電源出力制御回路が出力する制御信号に基づいて前記放電回路の動作を制御する放電制御信号を生成する放電制御回路を更に有し、前記供給電源出力制御回路は、前記入力電源の電圧値と予め定められた第１の電圧値との比較結果に基づいて前記制御信号を出力し、前記放電回路は、前記放電制御信号の電圧値と予め定められた第２の電圧値との比較結果に基づいて動作し、前記第２の電圧値は前記第１の電圧値よりも低いことを特徴とする。
【００１１】
また、請求項３に記載の発明は、請求項１または２に記載の電源制御装置において、前記供給電源出力制御回路は、前記供給電源生成回路に前記供給電源の出力を開始させることを指示する信号を受信した場合に、所定時間待機してから前記供給電源生成回路に前記供給電源の出力を開始させることを特徴とする。
【００１２】
また、請求項４に記載の発明は、請求項１乃至３いずれか１項に記載の電源制御装置において、定電圧電源を出力する定電源と、前記定電源の出力と前記供給電源出力とに基づいて残留電荷検出信号を生成する比較回路とを更に有し、前記供給電源出力制御回路は、前記供給電源生成回路に前記供給電源の出力を開始させることを指示する信号を受信した場合に、前記残留電荷検出信号を参照して前記供給電源の出力開始の可否を判断することを特徴とする。
【００１３】
また、請求項５に記載の発明は、請求項４に記載の電源制御装置において、前記供給電源生成回路は、前記比較回路に入力するための供給電源を出力する参照用出力を有することを特徴とする。
【００１４】
また、請求項６に記載の発明は、請求項５に記載の電源制御装置において、前記参照用出力の電荷を放電する参照用放電回路を更に有し、前記参照用放電回路は、前記放電回路が前記参照用出力以外の前記供給電源の電荷の放電を完了した以後に前記参照用出力の電荷の放電を完了することを特徴とする。
【００１５】
また、請求項７に記載の発明は、請求項４または５に記載の電源制御装置において、前記供給電源出力を蓄積する蓄電回路を更に有し、前記比較回路は、前記供給電源生成回路が前記供給電源の出力を停止した後、前記蓄電回路に蓄積された電圧と前記定電圧電源出力とに基づいて残留電荷検出信号を生成することを特徴とする。
【００１６】
また、請求項８に記載の発明は、請求項６に記載の電源制御装置において、前記蓄電回路は整流回路を介して前記供給電源生成回路に接続されることを特徴とする。
【００１７】
また、請求項９に記載の発明は、請求項７または８に記載の電源制御装置において、前記蓄電回路に蓄積された電荷を放電する蓄積電圧放電回路を更に有し、前記蓄積電圧放電回路は、前記放電回路が前記供給電源の電荷の放電を完了した以後に前記蓄電回路に蓄積された電荷の放電を完了することを特徴とする。
【００１８】
また、請求項１０に記載の発明は、請求項１乃至９いずれか１項に記載の電源制御装置において、前記放電回路は、電流制限抵抗を介して前記供給電源生成回路の出力を接地することを特徴とする。
【００１９】
また、請求項１１に記載の発明は、外部から入力される入力電源に基づいて電圧の異なる複数の供給電源を生成する電源制御装置であって、前記入力電源に基づいて前記供給電源を生成して出力する供給電源生成回路と、前記供給電源生成回路の動作を制御する供給電源出力制御回路とを有し、前記供給電源出力制御回路は、前記供給電源生成回路に前記供給電源の出力を開始させることを指示する信号を受信した場合に、所定時間待機してから前記供給電源生成回路に前記供給電源の出力を開始させることを特徴とする。
【００２０】
また、請求項１２に記載の発明は、外部から入力される入力電源に基づいて電圧の異なる複数の供給電源を生成する電源制御装置であって、前記入力電源に基づいて前記供給電源を生成して出力する供給電源生成回路と、前記供給電源生成回路の動作を制御する供給電源出力制御回路と、定電圧電源を出力する定電源と、前記定電圧電源出力と前記供給電源出力とに基づいて残留電荷検出信号を生成する比較回路とを更に有し、前記供給電源出力制御回路は、前記供給電源生成回路に前記供給電源の出力を開始させることを指示する信号を受信した場合に、前記残留電荷検出信号を参照して前記供給電源生成回路の前記供給電源の出力開始可否を判断することを特徴とする。
【００２１】
また、請求項１３に記載の発明は、画像処理装置であって、請求項１乃至１２いずれか１項に記載の電源制御装置を搭載したことを特徴とする。
【００２２】
また、請求項１４に記載の発明は、外部から入力される入力電源に基づいて電圧の異なる複数の供給電源を生成する電源制御方法であって、前記入力電源の供給状態が前記供給電源の生成開始を指示する状態になった場合に、所定時間待機してから前記供給電源の生成開始を指示する信号を送信することを特徴とする。
【００２３】
また、請求項１５に記載の発明は、外部から入力される入力電源に基づいて電圧の異なる複数の供給電源を生成する電源制御方法であって、前記供給電源出力電圧が所定の電圧よりも高いか否か判断し、前記入力電源の供給状態が前記供給電源の生成開始を指示する状態になった場合に、前記判断結果を参照して前記供給電源の生成開始可否を判断することを特徴とする。
【発明の効果】
【００２４】
本発明によれば、入力電源に基づいて夫々電圧の異なる複数の供給電源を生成する電源制御において、簡易な構成により、複数の供給電源の立ち上がりが意図しない順番となることを防ぐことが可能となる。
【発明を実施するための最良の形態】
【００２５】
以下、図面を参照して、本発明の実施形態を詳細に説明する。
【実施例１】
【００２６】
図１は本実施例に係る電源制御装置１の全体構成を示す図である。図１に示すように、本実施例に係る電源制御装置１は、入力電源制御回路１０１、第１ＤＣＤＣコンバータ１０２、第２ＤＣＤＣコンバータ１０３、第３ＤＣＤＣコンバータ１０４、リセットＩＣ１０５、第１放電回路１０６、第２放電回路１０７及び第３放電回路１０８を有する。入力電源制御回路１０１は、外部から入力される電源のＯＮ／ＯＦＦを制御する回路であり、その出力は第１ＤＣＤＣコンバータ１０２、第２ＤＣＤＣコンバータ１０３、第３ＤＣＤＣコンバータ１０４及びリセットＩＣ１０５に接続されており、その出力電圧が電圧Ｖinとして供給される。
【００２７】
第１ＤＣＤＣコンバータ１０２、第２ＤＣＤＣコンバータ１０３及び第３ＤＣＤＣコンバータ１０４（以下、ＤＣＤＣコンバータ１１０とする）は、入力電源制御回路１０１から供給される入力電源電圧Ｖinに基づいて夫々供給電源電圧Ｖout1、Ｖout2、Ｖout3を生成する供給電源生成回路である。換言すると、ＤＣＤＣコンバータ１１０は、入力電源電圧Ｖinを供給電源電圧Ｖout1、Ｖout2、Ｖout3に変換する電圧変換回路である。ＤＣＤＣコンバータ１１０に含まれる各回路は、供給電源の出力ＯＮ／ＯＦＦを切り換えるためのＯＮ端子１０２ａ、１０３ａ、１０４ａを有し、リセットＩＣから夫々のＯＮ端子に入力されるリセット信号に基づいて供給電源の出力有無を切り換える。リセットＩＣ１０５は、入力電源電圧Ｖinに基づいてＤＣＤＣコンバータ１１０のＯＮ／ＯＦＦ及び第１放電回路１０６、第２放電回路１０７、第３放電回路１０８（以下、放電回路１１１とする）のＯＮ／ＯＦＦを切り換えるリセット信号を出力する。即ち、リセットＩＣ１０５は、ＤＣＤＣコンバータ１１０と放電回路１１１との動作を制御する供給電源制御回路としての役割を担う。
【００２８】
第１放電回路１０６、第２放電回路１０７、第３放電回路１０８は、夫々第１ＤＣＤＣコンバータ１０２、第２ＤＣＤＣコンバータ１０３及び第３ＤＣＤＣコンバータ１０４が出力する供給電源電圧Ｖout1、Ｖout2、Ｖout3の電荷を放電する回路である。放電回路１１１は、リセットＩＣ１０５が出力するリセット信号が“Ｌｏｗ”の場合にＯＮとなり、ＤＣＤＣコンバータ１１０の夫々の出力端子を接地して放電する。図１に示すように、放電回路１１１は夫々抵抗とトランジスタとを有する。放電回路１１１に含まれる抵抗は電流が急激に流れることを防ぎ、トランジスタはＤＣＤＣコンバータ１１０の出力端とシステムグランドとの接続ＯＮ／ＯＦＦを切り換えるスイッチング素子として機能する。放電回路１１１に含まれるトランジスタは、ゲート電極に“Ｌｏｗ”レベルの信号が入力されることによりＯＮ状態となる回路であり、ソース電極側がＤＣＤＣコンバータ１１０の出力端に接続され、ドレイン電極側がシステムグランドに接続されている。また、放電回路１１１に含まれる抵抗は、トランジスタのソース電極とＤＣＤＣコンバータ１１０の出力端との間に接続されている。
【００２９】
リセットＩＣ１０５の機能について更に詳細に説明すると、リセットＩＣ１０５は入力電源制御回路１０１から入力される入力電源電圧Ｖinが所定の閾値よりも高い場合に“Ｈｉｇｈ”を、低い場合に“Ｌｏｗ”をリセット信号として出力する。換言すると、リセットＩＣ１０５は、入力電源電圧Ｖinの電圧値と予め定められた閾値電圧との比較結果に基づいて出力するリセット信号の状態を切り換える。ＤＣＤＣコンバータ１１０は、リセット信号が“Ｈｉｇｈ”の場合にＯＮとなる。即ち、リセットＩＣ１０５は、ＤＣＤＣコンバータ１１０と放電回路１１１とのいずれか一方のみを動作させるように制御する。また、リセットＩＣ１０５は、ＤＣＤＣコンバータ１１０をＯＦＦからＯＮに切り換えるようにリセット信号出力を変化させる場合、予め定められた放電時間Ｔだけ待機してからリセット信号を切り換える。即ち、リセットＩＣ１０５は、ＤＣＤＣコンバータ１１０を非動作状態から動作状態に切り換えることを指示する信号として、所定の閾値よりも高い入力電源電圧Ｖinが入力された場合に、所定の放電時間Ｔ待機してからＤＣＤＣコンバータ１１０を動作状態に切り換えるリセット信号を出力する。
【００３０】
次に、図２を参照して、本実施例に係る電源制御装置１の動作について説明する。図２は、本実施例に係る電源制御装置１の動作として、Ｖin、Ｖout1、Ｖout2、Ｖout3及びリセット信号の出力状態並びにＤＣＤＣコンバータ１１０、放電回路１１１のＯＮ／ＯＦＦ状態を示すタイミングチャートである。タイミングｔ1において電源制御装置１が動作を開始すると、入力電源制御回路１０１は外部電源から入力されている電源の出力を開始する。タイミングｔ1において入力電源電圧Ｖinは立ち上がっておらず、リセットＩＣ１０５にも電源は供給されていないため、リセット信号は“Ｌｏｗ”状態である。従って、ＤＣＤＣコンバータ１１０がＯＦＦ、放電回路１１１がＯＮとなる。
【００３１】
タイミングｔ2において入力電源電圧Ｖinの値がリセットＩＣ１０５の閾値を超えると、リセットＩＣ１０５は、そこから放電時間Ｔのカウントを開始し、放電時間Ｔが経過したタイミングｔ3においてリセット信号の状態を“Ｌｏｗ”から“Ｈｉｇｈ”に切り換える。タイミングｔ3においてリセット信号が切り換わることにより、放電回路１１１がＯＦＦとなると共にＤＣＤＣコンバータ１１０がＯＮとなり、供給電源電圧Ｖout1、Ｖout2、Ｖout3が立ち上がり始める。ＤＣＤＣコンバータ１１０は、供給電源電圧Ｖout1、Ｖout2、Ｖout3を生成する夫々の回路ごとに立ち上がり特性が異なり、図２に示すようにＶout1、Ｖout2、Ｖout3の順番で立ち上がりが完了する。
【００３２】
このように、供給電源電圧Ｖout1、Ｖout2、Ｖout3が完全に立ち上がった電源制御装置１の定常動作状態において、短い期間で装置のＯＮ、ＯＦＦが行われた場合を考える。この短い期間とは、放電動作を行わなければ入力電源電圧Ｖinや、供給電源電圧Ｖout1、Ｖout2、Ｖout3が完全に立ち下がらない程度の期間である。図２に示すように、タイミングｔ4において、入力電源制御回路がＯＦＦに切り換えられると、Ｖinが立ち下がりはじめる。そして、Ｖinの値がリセットＩＣ１０５の閾値未満となったタイミングｔ5においてリセット信号出力が“Ｈｉｇｈ”から“Ｌｏｗ”に切り換わり、ＤＣＤＣコンバータ１１０がＯＦＦとなって放電回路１１１がＯＮとなる。これにより、ＤＣＤＣコンバータ１１０の出力端は、放電回路１１１を介してシステムグランドに接続され、供給電源電圧Ｖout1、Ｖout2、Ｖout3の電荷が放電される。
【００３３】
その後、タイミングｔ5から非常に短い間隔の後であるタイミングｔ6において入力電源制御回路がＯＮに切り換えられると、入力電源電圧Ｖinが立ち上がり始める。タイミングｔ7において入力電源電圧Ｖinの値がリセットＩＣ１０５の閾値を超えると、リセットＩＣ１０５は、そこから放電時間Ｔのカウントを開始する。これにより、タイミングｔ5からタイミングｔ7の間に供給電源電圧Ｖout1、Ｖout2、Ｖout3が完全に立ち下がっていない場合であっても、放電時間Ｔの間更に立ち下がりのための時間が設けられる。リセットＩＣ１０５は、タイミングｔ7から放電時間Ｔが経過したタイミングｔ8においてリセット信号の状態を“Ｌｏｗ”から“Ｈｉｇｈ”に切り換える。これにより、放電回路１１１がＯＦＦとなると共にＤＣＤＣコンバータ１１０がＯＮとなり、供給電源電圧Ｖout1、Ｖout2、Ｖout3がＶout1、Ｖout2、Ｖout3の順番で立ち上がりが完了する。入力電源電圧Ｖinの値がリセットＩＣ１０５の閾値を超えた後、リセットＩＣ１０５がリセット信号の出力を切り換えるタイミングを放電時間Ｔ待機することにより、その期間に放電回路１１１が供給電源電圧Ｖout1、Ｖout2、Ｖout3の電荷を確実に放電するため、再びＤＣＤＣコンバータ１１０がＯＮとなった際、供給電源電圧Ｖout1、Ｖout2、Ｖout3の立ち上がり順番が意図しない順番となってしまうことを防ぐことができる。
【００３４】
本実施例に係る電源制御装置１においては、ＤＣＤＣコンバータ１１０のＯＮ／ＯＦＦの切り換えを放電回路１１１のＯＮ／ＯＦＦの切り換えと連動させ、ＤＣＤＣコンバータ１１０がＯＮの状態においては放電回路１１１がＯＦＦとなり、ＤＣＤＣコンバータ１１０がＯＦＦの状態においては放電回路１１１がＯＮとなるようにしている。これにより、ＤＣＤＣコンバータ１１０がＯＦＦの場合には放電回路１１１によりＤＣＤＣコンバータ１１０の出力端が接地され放電されるので、再びＤＣＤＣコンバータ１１０がＯＮとなる際、その出力端の残留電荷によって、ＤＣＤＣコンバータの立ち上がりシーケンスに不具合が生じることを防ぐことができる。また、ＤＣＤＣコンバータ１１０と放電回路１１１とを同一の信号に基づいて制御するため、簡易な構成で実現することが可能である。
【００３５】
また、本実施例に係る電源制御装置１において、ＤＣＤＣコンバータ１１０及び放電回路１１１の動作を制御するリセットＩＣ１０５は、ＤＣＤＣコンバータ１１０をＯＦＦ状態からＯＮ状態に遷移させる際、所定の遅延期間（本実施例においては放電時間Ｔ）を設ける。この遅延期間においてＤＣＤＣコンバータ１１０の出力端の電圧が立ち下がるため、ＤＣＤＣコンバータ１１０がＯＮ状態となる際、その出力端の残留電荷により立ち上げシーケンスに不具合が生じることを防ぐことが可能となる。
【００３６】
本実施例において説明した電源制御回路１は、例えばプリンタ、スキャナ、ファクシミリ及び出力用紙の後処理機能等の機能を有する画像処理装置に搭載される。画像処理装置においては、省電力化の要望が高く、装置動作の状態やユーザの指示によって、装置の一部への電源供給を停止する（省電力状態）省電力機能が搭載されることが多い。この様な場合、装置が省電力状態に遷移した後、非常に短い期間で通常状態への復帰が行われると、供給電源の立ち上げシーケンスにおいて上述したような問題が生じる可能性がある。また、この様な画像処理装置においては、ユーザの操作による故障、不具合を防ぐために、電源のＯＮ／ＯＦＦ処理についてユーザの操作手順が指定されているものがある。ユーザが指定された手順にそって操作を行う限り問題は生じ得ないが、ユーザが誤った操作を行うことに同様の問題が生じる可能性がある。従って、本実施例に係る電源制御装置１を搭載することにより、そのような課題を解決することが可能となる。
【００３７】
以上説明したように、入力電源に基づいて夫々電圧の異なる複数の供給電源を生成する電源制御において、複数の供給電源の立ち上がりが意図しない順番となることを簡易な構成により防ぐことが可能となる。また、ＤＣＤＣコンバータ１１０と放電回路１１１とは、択一的にＯＮ／ＯＦＦするために、ＤＣＤＣコンバータのＯＮ状態における無駄な放電を排除し、装置の省電力化を図ることが可能となる。尚、上記の説明においては、ＤＣＤＣコンバータ１１０と放電回路１１１との連動切り換え及び放電時間Ｔの遅延制御を両方実施する例を説明したが、どちらか一方のみの実施であっても良い。図３（ａ）、（ｂ）を用いて、その場合の例について説明する。図３（ａ）は、放電回路１１１を設けず、リセットＩＣ１０５による放電時間Ｔの遅延制御のみ実施する場合の動作を示すタイミングチャートである。タイミングｔ4において入力電源制御回路がＯＦＦに切り換えられるまでは図２の場合と同様に振舞う。
【００３８】
図３（ａ）の例においては、入力電源電圧Ｖinが立ち下がり始め、タイミングｔ5においてリセット信号出力が“Ｈｉｇｈ”から“Ｌｏｗ”に切り換わり、ＤＣＤＣコンバータ１１０がＯＦＦとなると、供給電源電圧Ｖout1、Ｖout2、Ｖout3は、夫々のＤＣＤＣコンバータ１０２、１０３、１０４の内部負荷や接続された回路の負荷に従って立ち下がる。図３（ａ）には、放電回路１１１を接続した場合の立ち下がり態様を点線にて示している。図３（ａ）に示すように、供給電源電圧Ｖout1、Ｖout2、Ｖout3の立ち下がりスピードは、放電回路１１１によって接地により放電される場合よりも遅くなり得る。これにより、タイミングｔ6において再び入力電源制御回路１０１がＯＮされ、タイミングｔ7において入力電源電圧ＶinがリセットＩＣ１０５の閾値を越えた時点において、供給電源電圧Ｖout1、Ｖout2、Ｖout3が完全に立ち下がっていない状態になり得る。
【００３９】
これに対して、リセットＩＣ１０５は放電時間Ｔの遅延制御を実行するため、タイミングｔ7からタイミングｔ8の間に供給電源電圧Ｖout1、Ｖout2、Ｖout3が完全に立ち下がる。従って、タイミングｔ8から開始される供給電源電圧Ｖout1、Ｖout2、Ｖout3の立ち上げシーケンスを意図した通りに実行することが可能となる。図３（ａ）の例においては、リセットＩＣ１０５が遅延制御する放電時間Ｔの時間間隔を、ＤＣＤＣコンバータ１１０の内部負荷や接続される回路の負荷に応じて設定し、供給電源電圧Ｖout1、Ｖout2、Ｖout3が完全に立ち下がる期間とすることにより、放電回路１１１を設けることなく目的を達成し得るため、回路規模の低減を図ることが可能となる。
【００４０】
他方、図３（ｂ）は、リセットＩＣ１０５による放電時間Ｔの遅延制御を実施せず、放電回路１１１を設ける場合の動作を示すタイミングチャートである。図３（ｂ）の例においては、タイミングｔ１において入力電源電圧Ｖｉｎが立ち上がり始め、タイミングｔ２においてＶｉｎがリセットＩＣ１０５の閾値に達した時点でリセット信号が“Ｈｉｇｈ”に遷移する。これにより、放電回路１１１がＯＦＦとなり、ＤＣＤＣコンバータ１１０がＯＮとなって、供給電源電圧Ｖout1、Ｖout2、Ｖout3が立ち上がり始める。即ち、装置の動作開始時点において遅延時間が発生しない。その後、タイミングｔ4において入力電源制御回路がＯＦＦに切り換えられるまでは図２の場合と同様に振舞う。タイミングｔ4において入力電源電圧Ｖinが立ち下がり始め、タイミングｔ5においてリセット信号が“Ｌｏｗ”に遷移すると、ＤＣＤＣコンバータ１１０がＯＦＦとなって放電回路１１１がＯＮとなり、供給電源電圧Ｖout1、Ｖout2、Ｖout3の電荷が放電される。
【００４１】
その後、タイミングｔ6において再び入力電源制御回路１０１がＯＮされ、タイミングｔ7において入力電源電圧ＶinがリセットＩＣ１０５の閾値を越えると同時にリセット信号が“Ｌｏｗ”から“Ｈｉｇｈ”に切り換わる。これにより、放電回路１１１がＯＦＦとなってＤＣＤＣコンバータ１１０がＯＮとなるが、供給電源電圧Ｖout1、Ｖout2、Ｖout3は放電回路１１１によって完全に立ち下げられているので、供給電源電圧Ｖout1、Ｖout2、Ｖout3の立ち上げシーケンスがタイミングｔ7から直ちに開始されても、意図した通りに立ち上げシーケンスを実行することが可能となる。図３（ｂ）の例においては、放電時間Ｔの遅延制御を行わずに、ＤＣＤＣコンバータ１１０がＯＦＦとなった状態においてＯＮとなる放電回路１１１の放電機能によって、ＤＣＤＣコンバータ１１０がＯＮとなる前に供給電源電圧Ｖout1、Ｖout2、Ｖout3を立ち下げるため、法で時間Ｔの遅延が必要なく、処理を高速化することが可能となる。
【００４２】
尚、上記の説明においては、図１に示すように放電回路１１１の夫々の回路に安全のための抵抗（電流制限抵抗）を設け、その抵抗を解してＤＣＤＣコンバータ１１０の出力端子を接地する例を説明したが、ＤＣＤＣコンバータ１１０の出力端の放電目的においては、特に抵抗を設ける必要ない。尚、放電回路１１１に設ける抵抗の抵抗値を調整することにより、ＤＣＤＣコンバータ１１０がＯＦＦ状態となり、供給電源電圧Ｖout1、Ｖout2、Ｖout3が立ち下がる際の立ち下がり順番をコントロールすることが可能となる。
【００４３】
また、上記の説明においては、ＤＣＤＣコンバータ１１０と放電回路１１１とを連動して択一的に制御する例として、リセットＩＣ１０５のリセット信号が直接ＤＣＤＣコンバータ１１０及び放電回路１１１に入力される例を説明したが、リセットＩＣ１０５の出力が直接入力される必要はなく、他の回路を介して入力されても良い。また、ＤＣＤＣコンバータ１１０及び放電回路１１１が、入力電源電Ｖin及びリセットＩＣ１０５の出力信号に基づいて発信される信号によって制御されるようにしても良い。
【実施例２】
【００４４】
実施例１においては、リセットＩＣ１０５が出力するリセット信号がＤＣＤＣコンバータ１１０及び放電回路１１１に入力されることにより、両者を連動して択一的に制御する例を説明した。そのために、放電回路１１１には、リセットＩＣ信号が“Ｌｏｗ”の状態においてＯＮとなるトランジスタを用いた。この他の例として、リセット信号の反転信号を放電回路１１１に入力する例も考えられる。本実施例においては、リセット信号の反転信号を用いて放電回路１１１を制御する例を説明する。尚、実施例１と同様の符号を付す構成については実施例１と同一又は相当部を示し、説明を省略する。図４は、本実施例に係る電源制御回路２の全体構成を示す図である。図４に示すように、本実施例に係る電源制御回路２は、実施例１における電源制御回路１の放電回路１０６、１０７及び１０８に替えて放電回路１０６´、１０７´及び１０８´（以降、放電回路１１１´）を有する。また、リセットＩＣ１０５の出力信号であるリセット信号は、反転回路（インバータ）１０９を介してリセット反転信号として放電回路１１１´に入力される。即ち、反転回路１０９は、制御信号であるリセット信号に基づいて放電回路１１１´の動作を制御する放電制御回路として機能する。また、リセット反転信号は、放電制御信号として機能する。
【００４５】
放電回路１１１´は、実施例１において説明した放電回路１１１に含まるトランジスタに替えて、ゲート電極に“Ｈｉｇｈ”が入力され場合にＯＮとなるトランジスタを有する。そのトランジスタのゲート電極に反転回路１０９の出力信号であるリセット反転信号が入力される。その他の構成については、実施例１において説明した放電回路１１１と同様である。反転回路１０９は、トランジスタ１０９ａと抵抗１０９ｂとを有する。トランジスタ１０９ａは、そのベース電極にリセットＩＣ１０５から入力されるリセット信号が入力され、リセット信号に基づいて反転回路１０９が出力する信号を切り換えるスイッチング素子の役割を担う。トランジスタ１０９ａのソース電極は抵抗１０９ｂを介して入力電源制御回路１０１の出力と共通に接続されており、ドレイン電極はシステムグランドに接地されている。反転回路１０９の出力信号であるリセット反転信号は、トランジスタ１０９ａのソース電極と抵抗１０９ｂとの間の電圧によって生成される。
【００４６】
次に、図５を参照して、本実施例に係る電源制御装置２の動作について説明する。図５は、本実施例に係る電源制御装置２の動作として、Ｖin、Ｖout1、Ｖout2、Ｖout3及びリセット信号、リセット反転信号の出力状態並びにＤＣＤＣコンバータ１１０、放電回路１１１のＯＮ／ＯＦＦ状態を示すタイミングチャートである。図５に示すように、Ｖｉｎ、Ｖout1、Ｖout2、Ｖout3及びリセット信号並びにＤＣＤＣコンバータ１１０、放電回路１１１のＯＮ／ＯＦＦ状態については、概ね実施例１と同様に動作するため、説明を省略し、ここではリセット反転信号の状態について説明する。タイミングｔ1において電源制御装置１が動作を開始し、入力電源電圧Ｖinが立ち上がり始めると、入力電源電圧Ｖinは反転回路１０９にも供給され、リセット信号の状態よりトランジスタ１０９ａはオフとなっているため、リセット反転信号は、入力電源電圧Ｖinに従って立ち上がり始める。ここで、放電回路１１１´に含まれる夫々のトランジスタのＯＮ／ＯＦＦが切り換わる動作電圧（閾値電圧）、即ち“Ｈｉｇｈ”／“Ｌｏｗ”を判断する電圧は、リセットＩＣ１０５の閾値よりもはるかに低い。従って、放電回路１１１は、入力電源電圧Ｖinの立ち上がりに伴ってリセット反転信号が立ち上がり始めた直後の瞬間であり、タイミングｔ1と略同時とみなすことができるようなタイミングｔ1´においてＯＮ状態となる。
【００４７】
その後、タイミングｔ3においてリセット信号が“Ｈｉｇｈ”となると、トランジスタ１０９ａがＯＮとなり、トランジスタ１０９ａのドレイン電極に接続されたシステムグランドの効果によりリセット反転信号は立ち下がる。ここで、上述した放電回路１１１´の動作電圧の影響により、放電回路１１１はタイミングｔ3から少し遅れたタイミングｔ3´においてＯＦＦに切り換わる。これにより、供給電源電圧Ｖout1、Ｖout2、Ｖout3の立ち上がりタイミングもｔ3´となる。タイミングｔ5において、再びリセット信号が“Ｌｏｗ”となると、リセット反転信号は入力電源電圧Ｖinに伴って立ち上がり始め、タイミングｔ5の直後であって、タイミングｔ5と略同時とみなすことができるようなタイミングｔ5´において放電回路１１１´がＯＮとなる。ここで、タイミングｔ5以降、タイミングｔ6までにおいては、入力電源電圧Ｖinは立ち下がっている途中であるが、上述したとおり放電回路１１１´においてスイッチング素子となるトランジスタの動作電圧は非常に低く、Ｖinがその動作電圧を満たす限り放電回路１１１´はＯＮ状態となる。その後、タイミングｔ8において再びリセット信号が“Ｈｉｇｈ”となると、トランジスタ１０９ａがＯＮとなり、リセット反転信号は立ち下がる。ここでもタイミングｔ3の場合と同様に、放電回路１１１はタイミングｔ8から少し遅れたタイミングｔ8´においてＯＦＦに切り換わる。
【００４８】
以上説明したように、本実施例に係る電源制御装置２においては、ＤＣＤＣコンバータと放電回路との連動した択一的な切り換えを実現するにあたり、ＤＣＤＣコンバータの動作を制御する信号（リセット信号）の反転信号に基づいて放電回路を制御することによって実現している。また、この場合において、放電回路のＯＮ／ＯＦＦを切り換えるための制御信号（本実施例におけるリセット反転信号）に対する電圧閾値（本実施例における放電回路１１１に含まれるトランジスタの動作電圧）を、ＤＣＤＣコンバータの動作を制御する信号（本実施例におけるリセット信号）の“Ｈｉｇｈ”／“Ｌｏｗ”を切り換えるための電圧閾値（本実施例におけるリセットＩＣ１０５の電圧閾値）よりもはるかに低く設定することにより、電源制御回路各部への電源供給が停止した場合においても、ＤＣＤＣコンバータの出力端の残留電荷放電動作を実行可能とし、もってＤＣＤＣコンバータがＯＮ状態となる際、その出力端の残留電荷により立ち上げシーケンスに不具合が生じることを防ぐことが可能となる。
【実施例３】
【００４９】
実施例に１においては、リセットＩＣ１０５の機能により、入力電源制御回路１０１の出力、即ち入力電源電圧Ｖinが“Ｈｉｇｈ”と認識された後、ＤＣＤＣコンバータの出力を完全に立ち下げるために放電時間Ｔ待機してからＤＣＤＣコンバータ１１０及び放電回路１１１の動作を切り換える例を説明した。この様な場合、例えば装置の初回起動時等に無駄な放電動作が実行されることとなる。本実施例においては、ＤＣＤＣコンバータの出力端の残留電荷を検出し、その検出結果に基づいて放電動作の実行要否を判断可能な例を説明する。尚、実施例１と同様の符号を付す構成については実施例１と同一又は相当部を示し、説明を省略する。図６は、本実施例に係る電源制御装置３を示す図である。図６に示すように、本実施例に係る電源制御装置３は、実施例１の図１において説明した電源制御装置１のリセットＩＣ１０５に替えてＤＣＤＣ制御回路１１２を有すると共に、更に残留電荷検出回路１１３を有する。また、残留電荷検出回路１１３は、Ｖout1監視回路１１４、Ｖout2監視回路１１５、Ｖout3監視回路１１６、及び論理和回路１１７を有する。
【００５０】
Ｖout1監視回路１１４、Ｖout2監視回路１１５、Ｖout3監視回路１１６は、夫々コンパレータ１１４ａ、１１５ａ、１１６ａ及び定電源１１４ｂ、１１５ｂ、１１６ｂを有する。コンパレータ１１４ａ、１１５ａ、１１６ａには、ＤＣＤＣコンバータ１０２、１０３、１０４の出力電圧と定電源１１４ｂ、１１５ｂ、１１６ｂの高電位側とが接続されている。定電源１１４ｂ、１１５ｂ、１１６ｂの低電位側はシステムグランドに接続されている。これにより、コンパレータ１１４ａ、１１５ａ、１１６ａは、夫々ＤＣＤＣコンバータ１０２、１０３、１０４の出力電圧と定電源１１４ｂ、１１５ｂ１１６ｂの電圧とを比較し、ＤＣＤＣコンバータ１０２、１０３、１０４の出力電圧が夫々定電源１１４ｂ、１１５ｂ、１１６ｂの電圧よりも高い場合に“Ｈｉｇｈ”を出力する。即ち、Ｖout1監視回路１１４、Ｖout2監視回路１１５、Ｖout3監視回路１１６は、内部に有する定電源１１４ｂ、１１５ｂ、１１６ｂの電圧を閾値として、供給電源電圧Ｖout1、Ｖout2、Ｖout3がその閾値よりも高い場合に立ち下がっていないと判断し、残留電荷検出信号として“Ｈｉｇｈ”を出力する。
【００５１】
ここで、定電源１１４ｂ、１１５ｂ、１１６ｂの電圧は、夫々供給電源電圧Ｖout1、Ｖout2、Ｖout3に応じて決定されるが、立ち下がっていることを判断するための電圧であり、夫々が監視する供給電源電圧よりもはるかに低い値に設定されることが好ましい。定電源１１４ｂ、１１５ｂ、１１６ｂの電圧値の一例としては、例えば供給電源電圧Ｖout1、Ｖout2、Ｖout3の半分以下であり、更に好ましくは２５％以下であり、更に好ましくは１０％以下である。その他、定電源１１４ｂ、１１５ｂ、１１６ｂの電圧値としては、供給電源電圧Ｖout1、Ｖout2、Ｖout3の残留電荷として、ＤＣＤＣコンバータ１１０の出力立ち上げ動作に影響を及ぼさない電圧とすることが好ましく、その限りにおいては、供給電源電圧Ｖout1、Ｖout2、Ｖout3に基づいて決定される必要はなく、一律の電圧値として設定されても良い。
【００５２】
残留電荷検出信号は、論理和回路１１７に入力され、論理和回路１１７がその論理和を出力する。即ち、論理和回路１１７は、Ｖout1監視回路１１４、Ｖout2監視回路１１５、Ｖout3監視回路１１６のうち１つでも残留電荷検出信号として“Ｈｉｇｈ”を出力していれば、自身も残留電荷検出信号として“Ｈｉｇｈ”を出力する。換言すると、論理和回路１１７は、供給電源電圧Ｖout1、Ｖout2、Ｖout3のうち１つでも立ち下がっていないものがある場合に、残留電荷検出信号として“Ｈｉｇｈ”を出力する。結果的に、残留電荷検出回路１１３は、ＤＣＤＣコンバータ１１０の夫々の出力電圧を監視し、１つでも立ち下がっていない出力がある場合に、残留電荷検出信号を出力する。
【００５３】
ＤＣＤＣ制御回路１１２は、入力電源制御回路１０１の出力である入力電源電圧Ｖinと残留電荷検出回路１１３が出力する残留電荷検出信号とに基づいて、ＤＣＤＣコンバータ１１０及び放電回路１１１を制御するＤＣＤＣ制御信号を生成する回路である。ＤＣＤＣ制御回路１１２は、実施例１において説明したリセットＩＣ１０５に対応する役割を担う。即ち、ＤＣＤＣ制御回路１１２は、入力電源電圧Ｖin及び残留電荷検出信号に基づいてＤＣＤＣコンバータ１１０のＯＮ／ＯＦＦ及び放電回路１１１のＯＮ／ＯＦＦを切り換えるＤＣＤＣ制御信号を出力する。更に詳細に説明すると、ＤＣＤＣ制御回路１１２は、入力電源制御回路１０１から入力される入力電源電圧Ｖinが所定の閾値よりも高い場合に“Ｈｉｇｈ”を、低い場合に“Ｌｏｗ”をリセット信号として出力する。また、ＤＣＤＣ制御回路１１２は、ＤＣＤＣコンバータ１１０をＯＦＦからＯＮに切り換えるようにリセット信号出力を変化させる場合、残留電荷検出回路１１３の出力である放電実行信号を参照し、放電実行信号が“Ｈｉｇｈ”である場合には信号を切り換えず、放電実行信号が“Ｌｏｗ”になるまで待ってから出力を切り換える。換言すると、ＤＣＤＣ制御回路１１２は、ＤＣＤＣコンバータ１１０をＯＮ／からＯＦＦに切り換えるように入力電源電圧Ｖinが変化した場合に、残留電荷検出信号を参照してその可否を判断する。
【００５４】
次に、図７を参照して、本実施例に係る電源制御装置３の動作について説明する。タイミングｔ1において電源制御装置１が動作を開始すると、入力電源制御回路１０１は外部電源から入力されている電源の出力を開始する。タイミングｔ1において供給電源電圧Ｖout1、Ｖout2、Ｖout3の電荷は完全に放電された状態であるため、それぞれの残留電荷検出信号は“Ｌｏｗ”であり、論理和回路１１７の出力も“Ｌｏｗ”である。従って、タイミングｔ2において入力電源電圧ＶinがＤＣＤＣ制御回路１１２の閾値電圧を超えると、ＤＣＤＣ制御回路１１２は、直ちにＤＣＤＣ制御信号を“Ｈｉｇｈ”に切り換える。これにより、ＤＣＤＣコンバータ１１０がＯＮ、放電回路１１１がＯＦＦとなる。ＤＣＤＣコンバータ１１０がＯＮとなることにより、供給電源電圧Ｖout1、Ｖout2、Ｖout3が立ち上がり始めると、残留電荷検出回路１１３はそれらの電圧を検知し、タイミングｔ2の直後であるタイミングｔ2´において、残留電荷検出信号が“Ｈｉｇｈ”に切り換わる。尚、タイミングｔ2とタイミングｔ2´との間隔については、残留電荷検出回路１１３に含まれる定電源１１４ｂ、１１５ｂ、１１６ｂの電圧値及び供給電源電圧Ｖout1、Ｖout2、Ｖout3によって調整可能である。
【００５５】
タイミングｔ4において、入力電源制御回路がＯＦＦに切り換えられると、Ｖinが立ち下がりはじめる。そして、Ｖinの値がＤＣＤＣ制御回路１１２の閾値未満となったタイミングｔ5においてＤＣＤＣ制御信号出力が“Ｈｉｇｈ”から“Ｌｏｗ”に切り換わり、ＤＣＤＣコンバータ１１０がＯＦＦとなって放電回路１１１がＯＮとなる。これにより、ＤＣＤＣコンバータ１１０の出力端は、システムグランドに接続され、供給電源電圧Ｖout1、Ｖout2、Ｖout3の電荷が放電される。その後、タイミングｔ5から非常に短い間隔の後であるタイミングｔ6において入力電源制御回路がＯＮに切り換えられると、入力電源電圧Ｖinが立ち上がり始める。タイミングｔ7において入力電源電圧Ｖinの値がＤＣＤＣ制御回路１１２の閾値を超えるるが、図７の例におけるタイミングｔ7においては、供給電源電圧Ｖout1、Ｖout2、Ｖout3が完全に立ち下がっておらず、残留電荷検出回路１１３は残留電荷検出信号として“Ｈｉｇｈ”を出力している。従って、ＤＣＤＣ制御回路１１２は、タイミングｔ7においてＤＣＤＣ制御信号を“Ｈｉｇｈ”に切り換えず、“Ｌｏｗ”のまま待機する。
【００５６】
タイミングｔ8において供給電源電圧Ｖout1、Ｖout2、Ｖout3が立ち下がり、残留電荷検出信号が“Ｌｏｗ”となった時点で、ＤＣＤＣ制御回路１１２はＤＣＤＣ制御信号を“Ｈｉｇｈ”に切り換える。これにより、ＤＣＤＣコンバータ１１０がＯＮとなって供給電源電圧Ｖout1、Ｖout2、Ｖout3が立ち上がり始める。また、供給電源電圧Ｖout1、Ｖout2、Ｖout3が立ち上がり始めることにより、タイミングｔ2、ｔ2´の場合と同様、タイミングｔ8´において放電実行信号が再度“Ｈｉｇｈ”に切り換わる。このように、入力電源電圧Ｖinの値がＤＣＤＣ制御回路１１２の閾値を超えた場合に、即座にＤＣＤＣコンバータ１１０の動作を切り換えるのではなく、残留電荷検出回路１１３によってＤＣＤＣコンバータ１１０の出力を確認した上で切り換えることにより、出力端に電荷が残留した状態でＤＣＤＣコンバータ１１０の立ち上げ動作が実行されてしまうことを防ぎ、供給電源電圧Ｖout1、Ｖout2、Ｖout3の立ち上がり順番が意図しない順番となってしまうことを防ぐことができる。
【００５７】
また、本実施例においては、実施例１のように、予め定められた放電時間Ｔだけ待機する場合に比べて、初回電源起動時や放電動作が必要ない場合等に、不要な放電動作が実行されてしまうことを回避することが可能であり、起動時間を短縮することが可能となる。本実施例においては、実施例１に示す放電時間Ｔの動作例のように、処理を時間に基づいて行うのではなく、信号出力に基づいて実行するため、より安定した動作を実現することが可能である。
【００５８】
尚、上記の説明においては、ＤＣＤＣ制御信号を“Ｌｏｗ”から“Ｈｉｇｈ”に切り換える際に、放電実行信号を参照する例を説明したが、この他、実施例１のリセットＩＣの機能と組み合わせることにより、放電時間Ｔを設けるか否かの判断を放電実行信号に基づいて行っても良い。更には、放電実行信号を参照することにより、放電時間Ｔの長さを調整するようにしても良い。また、上記の説明においては、ＤＣＤＣコンバータ１１０の出力端全てに残留電荷検出回路１１３を接続する例を説明したが、例えば、ＤＣＤＣコンバータ１１０に含まれる複数の出力端子のうち１つ若しくは１部の端子にのみ残留電荷検出回路１１３を接続するようにしても良い。この場合において、残留電荷検出回路１１３を接続する端子は、ＤＣＤＣコンバータ１１０の出力端子のうち最も立ち下がりの遅い端子や、最も高い電圧を生成する端子等にすることが好ましい。これにより、ＤＣＤＣコンバータ１１０のすべての端子に残留電荷検出回路１１３を接続することなく、擬似的にすべての端子の電圧が立ち下がったことを確認することが可能となると共に、装置規模を低減することが可能となる。
【００５９】
また、上記の説明においては、実施例１の電源制御回路１をベースとして説明し、放電回路１１１をも接続する例を説明したが、実施例１の場合と同様に、放電回路１１１を設けず、ＤＣＤＣコンバータ１１０の内部負荷若しくは接続される回路の負荷による放電のみでも実現可能である。そのような場合であっても、残留電荷検出回路１１３及びＤＣＤＣ制御回路１１２の働きによりＤＣＤＣコンバータ１１０の出力が完全に立ち下がってからＤＣＤＣコンバータ１１０がＯＮとなるため、供給電源電圧Ｖout1、Ｖout2、Ｖout3の立ち上がり順番が意図しない順番となってしまうことを防ぐことができる。また、放電回路１１１を設けない分、回路規模を低減することが可能となる。
【００６０】
［その他の実施例］
図８、図９を用いて、本発明に係るその他の実施例について説明する。図８は、実施例３の変形例としての電源制御回路４を示す図である。図８に示す例は、ＤＣＤＣコンバータ１１０の出力端子のうち、実際に装置各部に供給される供給電源電圧Ｖout1、Ｖout2、Ｖout3の出力端子ではなく、参照用電圧Ｖrefを生成する参照用端子に残留電荷検出回路１１８を接続する例を示す。これにより、ＤＣＤＣコンバータ１１０の出力が立ち下がったか否かを間接的に確認することが可能となる。尚、図８に示す例においては、参照用電圧Ｖrefの立ち下がり供給電源電圧Ｖout1、Ｖout2、Ｖout3の立ち下りよりも遅くなるように、出力端子に接続される抵抗ＲＬの値を調整することにより、ＤＣＤＣコンバータ１１０の出力端子において実際に供給電源を出力する端子に残留電荷検出回路を接続することなく、擬似的にすべての端子の電圧が立ち下がったことを確認することが可能となる。結果的に、実際に使用される電源に対して、残留電荷検出回路の特性が影響することを防ぐことができる。また、実際に装置に供給される電源の電圧は、装置の動作状態に応じてその立ち下がり、立ち上がりスピードが変化する場合があるのに対し、参照用の出力端子であれば抵抗ＲＬにより定常的な負荷が加えられるため、そのような影響を排除することが可能となる。
【００６１】
図９は、実施例３の変形例としての電源制御回路５を示す図である。図９に示す例は、ＤＣＤＣコンバータ１１０の出力端子に残留電荷検出回路を接続し、その出力信号である放電実行信号をＤＣＤＣ制御回路１１２に入力してＤＣＤＣコンバータ１１０の動作制御に加味する点において実施例３と同様であるが、残留電荷検出回路の構成が異なる。図９の例における残留電荷検出回路１１９は、ダイオード１２０、１２１、１２２、出力蓄積容量１２３、抵抗１２４、定電源１２５及びコンパレータ１２６を有する。ＤＣＤＣコンバータ１１０の出力である供給電源電圧Ｖout1、Ｖout2、Ｖout3の出力端子は、夫々ダイオード１２０、１２１、１２２を介して共通に接続され、参照用電圧Ｖrefを生成する。参照用電圧Ｖrefは、出力蓄積容量１２３の一端に接続されている。出力蓄積容量１２３の他端はシステムグランドに接続されており、出力蓄積容量１２３と抵抗１２４とは並列に接続されている。
【００６２】
コンパレータ１２６には、参照用電圧Ｖrefと定電源１２５の高電位端とが接続されている。定電源１２６の低電位側はシステムグランドに接続されている。これにより、コンパレータ１２６は、参照用電圧Ｖrefの電圧と定電源１２５とを比較し、参照用電圧Ｖrefの電圧が定電源１２５よりも高い場合に“Ｈｉｇｈ”を出力する。図９に示す回路の動作としては、ＤＣＤＣコンバータ１１０がＯＮの状態においては、夫々の出力から参照用電圧Ｖrefが生成され、その電荷が出力蓄積容量１２３に蓄積される。コンパレータ１２６は、参照用電圧Ｖrefと定電源１２５とを比較し、参照用電圧Ｖref、即ち出力蓄積容量１２３に加わる電圧が低電源１２５よりも高くなった時点で“Ｈｉｇｈ”を出力する。尚、実施例３における低電源１１４ｂ、１１５ｂ、１１６ｂの場合と同様、低電源１２５は低く設定されることが好ましい。出力蓄積容量１２３に電荷が蓄積された状態において、ＤＣＤＣコンバータ１１０がＯＦＦとなると、出力蓄積容量１２３に蓄えられた電荷は、抵抗１２５を介して放電される。これにより、参照用電圧Ｖrefは立ち下がり始め、参照用電圧Ｖrefが定電源１２５の電圧よりも低くなった時点で、コンパレータ１２６の出力が“Ｌｏｗ”に切り換わる。
【００６３】
図９に示す例においては、ＤＣＤＣコンバータ１１０の出力を残留電荷検出回路１１３に入力する際に、ダイオード１２０、１２１、１２２を介することにより、電流の回り込み等による不具合を解消している。特に、ＤＣＤＣコンバータ１１０の出力のうち、いずれか１つの出力がＯＦＦしたような場合に効果がある。図９に示す例においては、残留電荷検出回路１１９における参照用電圧Ｖrefの立ち下がりと、ＤＣＤＣコンバータ１１０における夫々の出力端の電圧立ち下がりとは分離され、独立した動作として実行される。従って、ＤＣＤＣコンバータ１１０が生成する供給電源電圧Ｖout1、Ｖout2、Ｖout3に対して残留電荷検出回路１１９が影響し、実際の装置動作における不具合を防ぐことが可能となる。本実施例においては、出力蓄積容量１２３と並列に接続される抵抗１２５の値を調整することにより、出力蓄積容量１２３に蓄積された電荷の放電がＤＣＤＣコンバータ１１０の出力端の電圧立ち下がりよりも先に完了してしまうことを防ぐことが可能となる。
【図面の簡単な説明】
【００６４】
【図１】本発明の実施例に係る電源制御回路を示す図である。
【図２】本発明の実施例に係る電源制御回路の動作を示すタイミングチャートである。
【図３】本発明の実施例に係る電源制御回路の動作を示すタイミングチャートである。
【図４】本発明の他の実施例に係る電源制御回路を示す図である。
【図５】本発明の他の実施例に係る電源制御回路の動作を示す図である。
【図６】本発明の他の実施例に係る電源制御回路を示す図である。
【図７】本発明の他の実施例に係る電源制御回路の動作を示す図である。
【図８】本発明の他の実施例に係る電源制御回路を示す図である。
【図９】本発明の他の実施例に係る電源制御回路を示す図である。
【図１０】従来例に係る電源制御回路の動作を示す図である。
【符号の説明】
【００６５】
１、２、３、４    電源制御回路
１０１    入力電源制御回路
１０２    第１ＤＣＤＣコンバータ
１０２ａ    ＯＮ端子
１０３    第２ＤＣＤＣコンバータ
１０３ａ    ＯＮ端子
１０４    第３ＤＣＤＣコンバータ
１０４ａ    ＯＮ端子
１０５    リセットＩＣ
１０６、１０６´    第１放電回路
１０７、１０７´    第２放電回路
１０８、１０８´    第３放電回路
１０９    反転回路
１０９ａ    トランジスタ
１０９ｂ    抵抗
１１０    ＤＣＤＣコンバータ
１１１、１１１´    放電回路
１１２    ＤＣＤＣ制御回路
１１３    残留電荷検出回路
１１４    Ｖout1監視回路
１１４ａ    コンパレータ
１１４ｂ    定電源
１１５    Ｖout2監視回路
１１５ａ    コンパレータ
１１５ａ    定電源
１１６    Ｖout3監視回路
１１６ａ    コンパレータ
１１６ａ    定電源
１１７    論理和回路
１１８    残留電荷検出回路
１１９    残留電荷検出回路
１２０、１２１、１２２    ダイオード
１２３    出力蓄積容量
１２４    抵抗
１２５    定電源
１２６    コンパレータ
【図１】
2008236873.tif 000003
【図２】
2008236873.tif 000004
【図３】
2008236873.tif 000005
【図４】
2008236873.tif 000006
【図５】
2008236873.tif 000007
【図６】
2008236873.tif 000008
【図７】
2008236873.tif 000009
【図８】
2008236873.tif 000010
【図９】
2008236873.tif 000011
【図１０】
2008236873.tif 000012