(57)【要約】【課題】絶縁膜上を避けて、下部電極上にビスマス層状強誘電体膜を選択的に形成する。【解決手段】ビスマス層状強誘電体膜の形成方法は、基板１００上に形成されたアモルファス絶縁膜１８１中に、多結晶導電膜１１０を少なくとも一部が露出するように形成する工程（ａ）と、多結晶導電膜１１０の露出部分の上に選択的にビスマス層状強誘電体膜１１１を形成する工程（ｂ）とを備え、工程（ｂ）において、アモルファス絶縁膜１８１上にビスマス層状強誘電体膜１１１の構成元素を含む酸化膜が形成されるのを防止する。【選択図】図２
2008211005.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成されたアモルファス絶縁膜中に、多結晶導電膜を少なくとも一部が露出するように形成する工程（ａ）と、
前記多結晶導電膜の露出部分の上に選択的にビスマス層状強誘電体膜を形成する工程（ｂ）とを備え、
前記工程（ｂ）において、前記アモルファス絶縁膜上に前記ビスマス層状強誘電体膜の構成元素を含む酸化膜が形成されるのを防止することを特徴とするビスマス層状強誘電体膜の形成方法。
【請求項２】
請求項１において、
前記工程（ｂ）は、
前記多結晶導電膜上に前記構成元素のそれぞれの酸化物が形成される際の標準生成自由エネルギーがいずれも０よりも小さく、
前記アモルファス絶縁膜上に前記構成元素のそれぞれの酸化物が形成される際の標準生成自由エネルギーがいずれも０以上である条件に設定して行なうことを特徴とするビスマス層状強誘電体膜の形成方法。
【請求項３】
請求項１又は２において、
前記工程（ａ）において、前記多結晶導電膜を（１１１）面に配向するように形成し、
前記工程（ｂ）において、前記ビスマス層状強誘電体膜の材料として、前記ビスマス層状強誘電体膜の（１  ０  ｍ＋１）面（但しｍは２以上の整数）の格子定数と前記多結晶導電膜の（１１１）面の格子定数との差が５％以下となる材料を用いることを特徴とするビスマス層状強誘電体膜の形成方法。
【請求項４】
請求項１〜３において、
前記工程（ｂ）において、所定の圧力及び所定の基板温度による有機金属気相堆積法を用いて前記ビスマス層状強誘電体膜を形成することを特徴とするビスマス層状強誘電体膜の形成方法。
【請求項５】
請求項４において、
前記所定の圧力は、８５０Ｐａ以下であると共に、
前記所定の基板温度は、７００℃以上であり且つ８２５℃以下であることを特徴とするビスマス層状強誘電体膜の形成方法。
【請求項６】
請求項１〜５のいずれか一つにおいて、
前記工程（ａ）において、前記多結晶導電膜は、前記アモルファス絶縁膜に形成された溝の内壁を覆うように形成することを特徴とするビスマス層状強誘電体膜の形成方法。
【請求項７】
請求項１〜６のいずれか一つにおいて、
前記多結晶導電膜は、白金又はルテニウム酸ストロンチウムからなり、
前記ビスマス層状強誘電体膜は、タンタル酸ストロンチウムビスマス又はチタン酸ビスマスからなることを特徴とするビスマス層状強誘電体膜の形成方法。
【請求項８】
請求項１〜７のいずれか一つにおいて、
前記ビスマス層状強誘電体膜に希土類元素をドーピングすることを特徴とするビスマス層状強誘電体膜の形成方法。
【請求項９】
請求項１〜８のいずれか一つにおいて、
前記ビスマス層状強誘電体膜は、酸素雰囲気における分解温度が３００℃以上である原料を用いて成膜することを特徴とするビスマス層状強誘電体膜の形成方法。
【請求項１０】
基板上に形成されたアモルファス絶縁膜中に、（１１１）面に配向した多結晶導電膜からなる下部電極を少なくとも一部が露出するように形成する工程（ａ）と、
前記下部電極上に選択的に（１  ０  ｍ＋１）面（但しｍは２以上の整数）に配向したビスマス層状強誘電体膜を形成する工程（ｂ）と、
前記ビスマス層状強誘電体膜上に選択的に上部電極を形成する工程（ｃ）とを備え、
前記工程（ｃ）において、前記アモルファス絶縁膜上に前記上部電極の構成元素を含む酸化膜が形成されるのを防止することを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１０において、
前記工程（ｃ）において、
（１１１）面の格子定数と前記ビスマス層状強誘電体膜の（１  ０  ｍ＋１）面（但しｍは２以上の整数）の格子定数との差が５％以下となる材料を用い、
８５０Ｐａ以下の圧力及び７００℃以上で且つ８２５℃以下の基板温度において前記上部電極を形成することを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１０又は１１において、
前記上部電極は、ルテニウム酸ストロンチウムからなることを特徴とする半導体装置の製造方法。
【請求項１３】
基板上に形成された下部電極と、
前記下部電極上に選択的に形成されたビスマス層状強誘電体膜と、
少なくとも前記ビスマス層状強誘電体膜上に形成された上部電極とを備え、
前記下部電極は（１１１）面に配向しており、前記ビスマス層状強誘電体膜は（１  ０  ｍ＋１）面（但しｍは２以上の整数）に配向していることを特徴とする半導体装置。
【請求項１４】
請求項１３において、
前記基板上に形成され、前記下部電極の側面下部及び底面を覆い且つ上面及び側面上部の一部を露出させる絶縁膜を更に備えることを特徴とする半導体装置。
【請求項１５】
請求項１３において、
前記基板上に形成され且つ凹部の設けられた絶縁膜を更に備え、
前記下部電極は、前記凹部の内壁に沿って形成され、
前記ビスマス層状強誘電体膜は、前記下部電極の内壁に沿って形成され、
前記上部電極は、少なくとも前記ビスマス層状強誘電体膜の内壁に沿って形成されていることを特徴とする半導体装置。
【請求項１６】
請求項１３〜１５のいずれか一つにおいて、
前記上部電極は、前記ビスマス層状強誘電体膜上に選択的に形成されていると共に、（１１１）面に配向していることを特徴とする半導体装置。
【請求項１７】
請求項１３〜１６のいずれか一つにおいて、
前記下部電極及び前記上部電極は、白金又はルテニウム酸ストロンチウムからなり、
前記ビスマス層状強誘電体膜は、タンタル酸ストロンチウムビスマス又はチタン酸ビスマスからなることを特徴とする半導体装置。
【請求項１８】
請求項１３〜１７のいずれか一つにおいて、
前記ビスマス層状強誘電体膜には希土類元素がドーピングされていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ビスマス層状強誘電体膜の製造方法と、ビスマス層状強誘電体膜を備える半導体装置と、該半導体装置に製造方法とに関するものである。
【背景技術】
【０００２】
強誘電体メモリ（ＦｅＲＡＭ）は、高速書換え・高書換え回数といった特長をもつ不揮発性メモリである。ＦｅＲＡＭは、ＣＭＯＳ（Complementary Metal Oxide Semiconductor ）トランジスタ部と強誘電体キャパシタ部とからなる。近年、強誘電体材料として、書き込み回数の増加に伴う性能低下が少なく且つ低電圧動作が可能なビスマス層状ペロブスカイト系の材料が注目されている。
【０００３】
図９に、従来のＦｅＲＡＭにおける強誘電体キャパシタ部５０の構造を例示する。図９に示すように、強誘電体キャパシタ部５０は、下部電極１０と、上部電極７１と、それらで挟まれたビスマス層状強誘電体膜１１とからなる強誘電体キャパシタ２０を有する。ビスマス層状強誘電体膜１１の側面は酸化膜１２によって囲まれている。また、下部電極１０の側面を覆い且つビスマス層状強誘電体膜１１及び酸化膜１２の下方に位置する絶縁膜８１と、上部電極７１を上方から覆う絶縁膜８２とによって強誘電体キャパシタ２０は囲まれており、更に、水素バリア６１及び水素バリア６２によって覆われている。尚、絶縁膜４１を貫通するプラグ３１によって、下部電極１０と、基板５１に形成されているＣＭＯＳトランジスタ（図示省略）のドレインとが電気的に接続されている。
【０００４】
このように水素バリア６１及び６２によって強誘電体キャパシタ２０を被覆する構造を取る理由は、最終工程であるＣＭＯＳトランジスタのチャネル水素終端させるための水素アニールの工程において、酸化物結晶であるビスマス層状強誘電体膜１１が還元されるのを防止するためである。
【０００５】
次に、図９に示す従来の強誘電体キャパシタ２０の製造方法について、図１０（ａ）〜（ｄ）を用いて説明する。
【０００６】
まず、図１０（ａ）のように、基板５１上に形成された絶縁膜４１を貫通するプラグ３１と、絶縁膜４１上を覆う水素バリア６１と、プラグ３１上に形成された下部電極１０と、下部電極１０の側面のうち下部を覆い、下部電極１０の側面の一部及び上面を露出させる絶縁膜８１とが形成された基板を用意する。
【０００７】
次に、図１０（ｂ）のように、下部電極１０のうち絶縁膜８１よりも上に露出している部分を覆うようにビスマス層状強誘電体膜１１を形成する。この際、絶縁膜８１上には、ビスマス層状強誘電体膜１１の構成元素の酸化物からなる酸化膜１２が形成される。更に、ビスマス層状強誘電体膜１１及び酸化膜１２を覆うように、上部電極７１を形成する。
【０００８】
ここで、特許文献１にはビスマス層状強誘電体膜の製造方法について記載があり、特に、下部電極１０として白金からなる多結晶導電膜を用い且つ絶縁膜８１として酸化シリコンからなるアモルファス層を用いる場合が説明されている。この方法によると、下部電極１０上にはタンタル酸ストロンチウムビスマス（ＳｒＢｉ2 Ｔａ2 Ｏ9 、以下ＳＢＴと呼ぶ）からなるビスマス層状強誘電体膜１１が形成され、絶縁膜８１上にはタンタル酸ストロンチウムからなる酸化膜１２が形成される。特許文献１に開示されている発明の目的は、このように、下部電極上にはビスマス元素を含むビスマス層状強誘電体膜１１を形成しながら、絶縁膜８１上にはビスマス元素を有しない酸化膜１２を形成することである。
【０００９】
これを実現する具体的な成膜条件として、チャンバ圧力を５．０〜７．０Torr（６．７×１０2 〜９．３×１０2 Ｐａ）とするとき、基板温度を６５０〜６７０℃とすることが好ましいと記載されている。実際に本願発明者も、チャンバ圧力８５０Ｐａで且つ基板温度６７０℃の条件にて成膜を行ない、ビスマス層状強誘電体膜１１が下部電極１０の上面及び側面に形成されると共に、タンタル酸ストロンチウムからなる酸化膜１２が絶縁膜８１上に形成されることを確認した。尚、それぞれＳＢＴ及びタンタル酸ストロンチウムであることは、ＥＤＸ（エネルギー分散型Ｘ線スペクトル）分析により確認している。
【００１０】
また、特許文献１には、チャンバ圧力を２．０〜５．０Torr（２．７×１０2 〜６．７×１０2 Ｐａ）とするとき基板温度を６００〜６７０℃とすることも別の好ましい条件として記載している。そこで本願発明者が３．０Torr（４００Ｐａ）、６７０℃として成膜したところ、やはり、先の条件の場合と同様の結果が得られた。
【００１１】
図１０（ｂ）の工程の後、上部電極７１上にパターニングされたフォトレジスト（図示せず）を形成し、それをマスクとして、白金からなる上部電極７１、酸化膜１２及び絶縁膜８１を順次エッチングする。これにより、図１０（ｃ）の構造が得られる。
【００１２】
次に、図１０（ｄ）に示す構造を得るための工程を行なう。まず、基板上の全面に絶縁膜８２を形成し、その上にパターニングされたフォトレジスト（図示せず）を形成し、それをマスクとしてエッチングを行なう。つまり、絶縁膜８２、絶縁膜８１、水素バリア６１及び絶縁膜４１を順次エッチングする。この後、水素バリア６２を全面に形成することにより、図１０（ｄ）の構造が形成される。
【特許文献１】特願２０００−５２５５９８（特表２００１−５２７２８２号公報）
【発明の開示】
【発明が解決しようとする課題】
【００１３】
以上に説明した従来の製造方法を用いた場合、回路パターンの不良が発生し、歩留りが低下することがある。よって、この点の解決が課題となっていた。
【００１４】
また、以上に説明した従来のビスマス層状強誘電体膜を備える半導体装置において、絶縁膜４１及び基板５１に形成されたＣＭＯＳトランジスタ等の機能低下が発生する場合があり、この点の解決についても課題となっていた。
【００１５】
以上の課題に鑑み、本発明の目的は、歩留りの良いビスマス層状強誘電体膜の形成方法、ビスマス層状強誘電体膜を容量絶縁膜とする強誘電体キャパシタを備える半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
前記の目的を達成するため、本願発明者は、ビスマス層状強誘電体膜形成の歩留りが低下する原因として、基板上に堆積するパーティクルに着目した。従来の方法によると、ＳＢＴからなるビスマス層状強誘電体膜１１を下部電極１０上に形成する際、下部電極１０の周囲にあるアモルファス構造の絶縁膜８１上にはタンタル酸ストロンチウムからなる不要な酸化膜１２が形成されてしまう。水素バリア６２によって強誘電体キャパシタ２０を覆うためには、この酸化膜１２をエッチングして除かなければならない。
【００１７】
しかし、タンタル酸ストロンチウム等の酸化物（ビスマス層状強誘電体膜の構成元素の酸化物）はエッチングによりパーティクルとなる。このようなパーティクルが基板上に堆積すると、回路パターンの不良が発生し、歩留まりが低下する。
【００１８】
また、半導体装置におけるＣＭＯＳトランジスタ及び絶縁膜等の特性劣化の原因として、絶縁膜８１を通して基板５１の方に拡散するビスマス層状強誘電体膜１１の構成元素に着目した。下部電極１０の周囲において絶縁膜８１上に存在する酸化膜１２はビスマス層状強誘電体膜１１の構成元素を含み、主として該酸化膜１２から構成元素の拡散が発生している。
【００１９】
これらのことから、本願発明者は、タンタル酸ストロンチウム等の酸化物に対するエッチング工程を回避することを着想した。つまり、パーティクルが発生する工程が不要であるようなビスマス層状強誘電体膜及びそれを備える半導体装置の製造方法を取ることにより、パーティクルの発生を防止すること着想した。このためには、ビスマス層状強誘電体膜を形成する際に、パーティクル発生の原因となるタンタル酸ストロンチウム等の酸化物の形成を防止する。
【００２０】
また、下部電極の周囲にビスマス層状強誘電体膜の構成元素を含む酸化物が形成されていない半導体装置とすることを着想した。前記構成元素の拡散源となる酸化物が存在しないのであれば、そこから前記構成元素の拡散が生じることはない。これにより、ＣＭＯＳトランジスタ等の機能低下を防ぐことができるという着想である。
【００２１】
具体的には、本発明に係るビスマス層状強誘電体膜の形成方法は、基板上に形成されたアモルファス絶縁膜中に、多結晶導電膜を少なくとも一部が露出するように形成する工程（ａ）と、多結晶導電膜の露出部分の上に選択的にビスマス層状強誘電体膜を形成する工程（ｂ）とを備え、工程（ｂ）において、アモルファス絶縁膜上にビスマス層状強誘電体膜の構成元素を含む酸化膜が形成されるのを防止する。
【００２２】
このようにすると、ビスマス層状強誘電体膜の構成元素を含む酸化膜の形成は防止されているのであるから、そのような酸化物をエッチングする工程を回避でき、結果として酸化膜エッチングの際に生じるパーティクルの発生を防ぐことができる。また、アモルファス絶縁膜上の酸化物からビスマス層状強誘電体膜の構成元素が基板側に拡散することについても、その原因となる酸化膜の形成を防ぐことができるのであるから、問題になることはない。
【００２３】
尚、工程（ｂ）は、多結晶導電膜上に構成元素のそれぞれの酸化物が形成される際の標準生成自由エネルギーがいずれも０よりも小さく、アモルファス絶縁膜上に構成元素のそれぞれの酸化物が形成される際の標準生成自由エネルギーがいずれも０以上である条件に設定して行なうことが好ましい。
【００２４】
ビスマス層状強誘電体膜の選択的な形成を行なうための適切な条件は、このようにして見積もることができる。つまり、ビスマス層状強誘電体膜及びそれを構成する各構成元素の酸化物の標準生成自由エネルギーの関係から、下部電極上における成膜は進行するが、アモルファス絶縁膜上における成膜は進行しないという条件が存在しうる。該条件下では、多結晶導電膜上においては膜形成が進行すると共にアモルファス絶縁膜上においては膜形成が防止され、多結晶導電膜上にビスマス層状強誘電体膜を選択的に形成することができる。そこで、そのような条件を求めて、該条件において成膜を行なう。
【００２５】
尚、工程（ａ）において、多結晶導電膜を（１１１）面に配向するように形成し、工程（ｂ）において、ビスマス層状強誘電体膜の材料として、ビスマス層状強誘電体膜の（１  ０  ｍ＋１）面（但しｍは２以上の整数）の格子定数と多結晶導電膜の（１１１）面の格子定数との差が５％以下となる材料を用いることが好ましい。
【００２６】
また、工程（ｂ）において、所定の圧力及び所定の基板温度による有機金属気相堆積法を用いてビスマス層状強誘電体膜を形成することが好ましい。
【００２７】
このようにすると、アモルファス絶縁膜上には何も形成することなく、多結晶導電膜上には（１  ０  ｍ＋１）面に配向したビスマス層状強誘電体膜を選択的に形成することができる。
【００２８】
更に、所定の圧力は、８５０Ｐａ以下であると共に、所定の基板温度は、７００℃以上であり且つ８２５℃以下であることが好ましい。
【００２９】
このような条件により成膜を行なうと、ビスマス層状強誘電体膜の選択的な形成を確実に行なうことができる。
【００３０】
また、工程（ａ）において、多結晶導電膜は、アモルファス絶縁膜に形成された溝の内壁を覆うように形成することが好ましい。
【００３１】
このようにすると、凹型の形状を有する立体キャパシタを形成する場合等においても多結晶導電膜からなる下部電極と、その上に設けるビスマス層状強誘電体膜とを確実に形成することができる。
【００３２】
ここで、従来、有機金属気相堆積法（ＭＯＣＶＤ法）を用いても、アモルファス絶縁膜に形成された溝の内壁に沿って形成されている導電膜上に均質な強誘電体膜を形成するのは困難である。しかし、本製造方法を用いると、導電膜を（１１１）面に配向しているものとすることにより、導電膜がいかなる形状であったとしても、その上に（１  ０  ｍ＋１）面に配向した均質なビスマス層状強誘電体膜を形成することができる。
【００３３】
また、多結晶導電膜は、白金又はルテニウム酸ストロンチウムからなり、ビスマス層状強誘電体膜は、タンタル酸ストロンチウムビスマス（ＳＢＴ）又はチタン酸ビスマス（Ｂｉ4 Ｔｉ3 Ｏ12、以下ＢＩＴと呼ぶ）からなることが好ましい。
【００３４】
白金及びルテニウム酸ストロンチウムは、スパッタ法又はＭＯＣＶＤ法等の一般的な製造方法により原子最蜜面である（１１１）面に配向して形成される。そして、その（１１１）面の格子定数は、ＳＢＴの（１０３）面（ｍ＝２の場合に相当）及びＢＩＴの（１０４）面（ｍ＝３の場合に相当）の格子定数と比較して５％以下の格子定数差となる値を取る。これらのことから、前記の材料を用いると、多結晶導電膜上に選択的にビスマス層状強誘電体膜を形成することが確実にできる。
【００３５】
また、ビスマス層状強誘電体膜に希土類元素をドーピングすることが好ましい。
【００３６】
このようにすれば、ビスマス層状強誘電体膜の製造方法の効果を維持しながら、分極電荷量等の電気特性を向上することができる。希土類元素の具体例としては、ニオブ、ランタン等が挙げられる。
【００３７】
また、ビスマス層状強誘電体膜は、酸素雰囲気における分解温度が３００℃以上である原料を用いて成膜することが好ましい。
【００３８】
このようにすると、一方位に配向し且つ高い段差被覆性を有するビスマス層状強誘電体膜を形成することができる。これは、高い段差被覆性を得るためには成膜が反応律速であることが好ましく、材料の分解温度が高いほど成膜が反応律速になりやすいためである。
【００３９】
前記の目的を達成するため、本発明に係る半導体装置の製造方法は、基板上に形成されたアモルファス絶縁膜中に、（１１１）面に配向した多結晶導電膜からなる下部電極を少なくとも一部が露出するように形成する工程（ａ）と、下部電極上に選択的に（１  ０  ｍ＋１）面（但しｍは２以上の整数）に配向したビスマス層状強誘電体膜を形成する工程（ｂ）と、ビスマス層状強誘電体膜上に選択的に上部電極を形成する工程（ｃ）とを備え、工程（ｃ）において、アモルファス絶縁膜上に上部電極の構成元素を含む酸化膜が形成されるのを抑制する。
【００４０】
このようにすると、ビスマス層状強誘電体膜の構成元素を含む酸化物をエッチングする工程が不要となると共に、ビスマス層状強誘電体膜上に形成する上部電極についても成形のためのエッチングが不要となる。よって、パーティクルの発生を防止すると共に製造の工程数を削減することができ、更には製造コストを低減することができる。
【００４１】
尚、工程（ｃ）において、（１１１）面の格子定数とビスマス層状強誘電体膜の（１  ０  ｍ＋１）面（但しｍは２以上の整数）の格子定数との差が５％以下となる材料を用い、８５０Ｐａ以下の圧力及び７００℃以上で且つ８２５℃以下の基板温度において上部電極を形成することが好ましい。このようにすると、上部電極の選択的な形成を確実に行なうことができる。
【００４２】
また、上部電極は、ルテニウム酸ストロンチウムからなることが好ましい。上部電極の材料の例として、これを用いることができる。
【００４３】
前記の目的を達成するため、本発明に係る半導体装置は、基板上に形成された下部電極と、下部電極上に選択的に形成されたビスマス層状強誘電体膜と、少なくともビスマス層状強誘電体膜上に形成された上部電極とを備え、下部電極は（１１１）面に配向しており、ビスマス層状強誘電体膜は（１  ０  ｍ＋１）面（但しｍは２以上の整数）に配向している。
【００４４】
尚、基板上に形成され、下部電極の側面下部及び底面を覆い且つ上面及び側面上部の一部を露出させる絶縁膜を更に備えることが好ましい。
【００４５】
また、基板上に形成され且つ凹部の設けられた絶縁膜を更に備え、下部電極は、凹部の内壁に沿って形成され、ビスマス層状強誘電体膜は、下部電極の内壁に沿って形成され、上部電極は、少なくともビスマス層状強誘電体膜の内壁に沿って形成されていることも好ましい。
【００４６】
本発明に係る半導体装置によると、下部電極上にビスマス層状強誘電体膜が選択的に形成されていることにより、従来ならば存在した絶縁膜上におけるビスマス層状強誘電体膜の構成元素を含む酸化物を存在しないようになっている。このため、ビスマス層状強誘電体膜の構成元素が絶縁膜を通して基板側に拡散し、下部電極より下側に形成されたＣＭＯＳトランジスタ、層間絶縁膜等の電気性能を低下させることがない。
【００４７】
また、強誘電体膜はその結晶方位により分極性能は異なる。これに対し、本発明に係る半導体装置によると、強誘電体膜が一方位に配向しているために分極性能バラツキの小さい強誘電体キャパシタを実現できる。
【００４８】
更に、立体キャパシタにおいて、強誘電体膜を印加電界方向に対して一方位に配向した膜とすることにより、強誘電体膜は溝の内壁の場所に依存せず均一な分極性能を発現できる、このため、溝の深さに比例して強誘電体キャパシタの蓄積電荷量を増加することができる。
【００４９】
また、上部電極は、ビスマス層状強誘電体膜上に選択的に形成されていると共に、（１１１）面に配向していることが好ましい。
【００５０】
このようにすると、上部電極についてもエッチングによるパターニングが不要となる。その結果、エッチングマージンを設ける必要が無くなることから強誘電体キャパシタを微細化することができ、更にはＦｅＲＡＭの大容量化を可能とする。
【００５１】
また、下部電極及び上部電極は、白金又はルテニウム酸ストロンチウムからなり、ビスマス層状強誘電体膜は、タンタル酸ストロンチウムビスマス又はチタン酸ビスマスからなることが好ましい。
【００５２】
このようにすると、下部電極とビスマス層状強誘電体膜とに関する格子定数差及びビスマス層状強誘電体膜と上部電極との格子定数差について、いずれも５％以下となり、選択的な成膜がより確実に可能である。
【００５３】
また、ビスマス層状強誘電体膜には希土類元素がドーピングされていることが好ましい。
【００５４】
このようにすれば、ビスマス層状強誘電体膜の製造方法の効果を維持しながら、分極電荷量等の電気特性を向上することができる。希土類元素の具体例としては、ニオブ、ランタン等が挙げられる。
【発明の効果】
【００５５】
本発明によると、ビスマス層状強誘電体膜を下部電極上に選択形成し、それ以外の場所にはビスマス層状強誘電体膜の構成元素を含む酸化物が形成されないようにする。このため、酸化物のエッチングが不要になり、パーティクルの発生を回避して製造歩留りを向上することができる。
【００５６】
また、ビスマス層状強誘電体膜上に上部電極を選択形成することにより、上部電極に関するエッチングも不要となり、エッチングマージンを縮小して強誘電体キャパシタの微細化が可能となる。
【００５７】
また、絶縁膜に設けられた溝の内壁にキャパシタを形成する等の立体キャパシタを製造する場合に、下部電極上に一方向に配向したビスマス層状強誘電体膜を形成し、内壁に沿って均一な分極を発現することができる。これにより、キャパシタ間の分極性能のバラツキを小さくすることができ、動作の信頼性を高めることができる。
【発明を実施するための最良の形態】
【００５８】
以下、本発明の実施形態について図面を参照しながら説明する。
【００５９】
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置１０１の構成を示す図である。図１に示すように、半導体装置１０１は、下部電極１１０と、上部電極１７１と、それらによって挟まれ且つ（１０３）面に配向したＳＢＴからなるビスマス層状強誘電体膜１１１とを備える強誘電体キャパシタ２０１を有する。ビスマス層状強誘電体膜１１１は下部電極１１０の上面と側面の上部一部とを覆っており、上部電極１７１はビスマス層状強誘電体膜１１１上を覆っている。
【００６０】
また、下部電極１１０の側面の下部は絶縁膜１８１に覆われ、上部電極１７１上については絶縁膜１８２に覆われている。絶縁膜１８１及び下部電極１１０の下方には水素バリア１６１が形成され、絶縁膜１８２上には水素バリア１６２が形成されている。このため、強誘電体キャパシタ２０１が絶縁膜１８１及び１８２と、水素バリア１６１及び１６２とによって覆われた構造となっている。更に、以上の構造は基板１００上に形成された絶縁膜１４１上に形成されており、絶縁膜１４１及び水素バリア１６１を貫通するプラグ１３１によって、下部電極１１０と、基板１００に形成されたＣＭＯＳトランジスタ（図示省略）のドレインとが電気的に接続されている。
【００６１】
図１に示す本実施形態の半導体装置１０１は、図９に示す従来の半導体装置５０と比較すると、図９の半導体装置５０における酸化膜１２に相当する構成要素を有しない。従来の半導体装置５０の場合、ビスマス層状強誘電体膜１１の周囲（側面を覆う部分）にはビスマス層状強誘電体膜１１の構成元素を含む酸化膜１２が絶縁膜８１の上に形成されている。これに対し、本実施形態の半導体装置１０１の場合、ビスマス層状強誘電体膜１１１の側面を覆うように上部電極１７１が形成され、図９の酸化膜１２に相当するものは形成されていない。
【００６２】
このことにより、従来ならば存在した（ビスマス層状強誘電体膜の構成元素を含む酸化物からなる）酸化膜１２からビスマス層状強誘電体膜の構成元素が絶縁膜１８１等を通して基板側に拡散することがない。この結果、ビスマス層状強誘電体膜の構成元素によりＣＭＯＳトランジスタ及び層間絶縁膜等の電気特性が劣化するのは避けられている。
【００６３】
次に、本実施形態のビスマス層状強誘電体膜１１１及び半導体装置１０１の製造方法について、図面を参照して説明する。図２（ａ）〜（ｄ）は、その説明のための工程図である。
【００６４】
まず、基板１００を用いて図２（ａ）の構造を形成する。つまり、ＣＭＯＳトランジスタ（図示省略）が形成された基板１００上に絶縁膜１４１が形成され、絶縁膜１４１上には水素バリア１６１が形成されている。水素バリア１６１と絶縁膜１４１とを貫通してＣＭＯＳトランジスタのドレインに到達しているプラグ１３１上に、下部電極１１０が形成され、その側面の下方を覆うように、水素バリア１６１上に絶縁膜１８１が形成されている。
【００６５】
このような構造を形成するには、基板１００上に絶縁膜１４１、水素バリア１６１及びプラグ１３１を形成した後、プラグ１３１及び水素バリア１６１上に下部電極１１０をスパッタ法等により形成する。下部電極１１０はエッチング等により所定の形状に加工される。その後、水素バリア１６１及び下部電極１１０を覆うように絶縁膜１８１を形成し、絶縁膜１８１をエッチバックすることにより下部電極１１０の上面及び側面の上部一部を露出させる。
【００６６】
尚、下部電極１１０は、図２（ａ）では単層に示されているが、複数層からなっているものであっても良い。
【００６７】
次に、図２（ｂ）の工程を説明する。ここでは、まず下部電極１１０上にビスマス層状強誘電体膜１１１を選択的に形成する。これにより、絶縁膜１８１から露出している部分の下部電極１１０がビスマス層状強誘電体膜１１１によって覆われ、絶縁膜１８１上には何も形成されない。尚、このような選択的形成の方法については、後に詳しく述べる。
【００６８】
この後、ビスマス層状強誘電体膜１１１及び絶縁膜１８１を覆うように、上部電極１７１を形成する。
【００６９】
次に、図２（ｃ）の工程を説明する。ここでは、パターニングされたフォトレジスト（図示せず）を上部電極１７１上に形成し、これをマスクとして上部電極１７１及び絶縁膜１８１の一部を順次エッチングする。これによって、ビスマス層状強誘電体膜１１１の上面及び側面を覆うように上部電極１７１が形成される。この結果、下部電極１１０、ビスマス層状強誘電体膜１１１及び上部電極１７１を含む強誘電体キャパシタ２０１が構成される。
【００７０】
次に、図２（ｄ）の工程を説明する。ここでは、絶縁膜１８１及び上部電極１７１を覆うように絶縁膜１８２を形成し、更にその上に、パターニングされたフォトレジスト（図示省略）を形成する。続いて、該フォトレジストをマスクとして絶縁膜１８２、絶縁膜１８１、水素バリア１６１及び絶縁膜１４１を順次エッチングする。
【００７１】
その後、水素バリア１６２を形成して、絶縁膜１８１及び１８２に覆われた強誘電体キャパシタ２０１を水素バリア１６１と共に更に取り囲む。
【００７２】
以上のようにして、本実施形態の半導体装置１０１が形成される。
【００７３】
次に、図２（ｂ）のように下部電極１１０上にビスマス層状強誘電体膜１１１を選択的に形成する方法について説明する。ここでは、下部電極１１０を白金（Ｐｔ）、ビスマス層状強誘電体膜１１１をＳＢＴ、絶縁膜１８１を酸化シリコン（ＳｉＯ2 ）により形成する場合を例として用いる。
【００７４】
図３に、ＳＢＴをＳｉＯ2 上及び（１１１）面に配向したＰｔ上に成膜した場合について、ＳＢＴ成膜レート比の基板温度依存性を示す。成膜は、有機金属気相堆積法（ＭＯＣＶＤ法）により行なっている。
【００７５】
ここで、具体例としての使用原料は、（株）ＡＤＥＫＡ製のＳＴ−１、Ｂｉ（ＭＭＰ）3 及びＰＥＴである。これらの材料について、ＳＴ−１はストロンチウムビスタンタルペンタエトキシドメトキシエトキシド、Ｂｉ（ＭＭＰ）3 はトリメトキシジメチルジプロポキシビスマス、ＰＥＴはペンタエトキシタンタルを、それぞれエチルシクロヘキサンの溶媒に０．１、０．２、０．１ｍｏｌ／Ｌの濃度で溶かしたものである。
【００７６】
上記各液体をＳＴ−１／Ｂｉ（ＭＭＰ）3／ＰＥＴ＝０．１００／０．０８４／０．０２０sccm（標準状態におけるｃｍ3 ／分）の流量にて２９０℃の気化器に流し、気化した原料と、１８００sccmの酸素とを合わせてチャンバに導入し、成膜を行った。チャンバ圧力は８５０Ｐａ（６．４Torr）としている。
【００７７】
図３に示すように、基板温度が３００〜５９０℃ではＳＢＴは結晶化せずにアモルファスの状態で形成され、ＳｉＯ2 上とＰｔ上との成膜レートには差がなかった。つまり、３００〜５００℃の範囲は下地に無依存のアモルファス成膜モードといえる。
【００７８】
しかし、基板温度を５９０℃以上にするとＳｉＯ2 上のＳＢＴ成膜レートが下がり始め、７００℃以上になるとＳｉＯ2 上の成膜レートはゼロとなった。一方で、Ｐｔ上のＳＢＴ成膜レートは５９０〜７００℃において一定であり、Ｐｔの（１１１）面にエピタキシャル成長し、ＳＢＴ膜自体は（１０３）面に配向していた。つまり、５９０℃以上の場合、白金電極上においてエピ成長モードとなり、７００℃以上の場合には選択成長モードとなる。更に、基板温度がＢｉ2 Ｏ3 の融点（８２５℃）以上となると、ＢｉＯｘは融解して液体となる（酸化ビスマス融解領域）。
【００７９】
ここで、図２（ａ）と類似構造（水素バリア１６１と絶縁膜１８１とが無く、絶縁膜１４１が表面に露出している点が図２（ａ）と異なる）の基板に対し、ＳＢＴを６７０℃と７００℃との基板温度において成膜した結果、それぞれ図４（ａ）及び（ｂ）と、図４（ｃ）及び（ｄ）のようになった。尚、図４（ｂ）は図４（ａ）における絶縁膜１４１上の部分（楕円４ｂにより示す部分付近）を拡大して示すものであり、図４（ｄ）は図４（ｃ）における絶縁膜１４１上の部分（楕円４ｄにより示す部分付近）を拡大して示すものである。これらの図に示す通り、基板温度６７０℃で成膜すると、図４（ａ）及び（ｂ）のように絶縁膜１４１上にタンタル酸ストロンチウム膜１１２が形成された。一方、７００℃で成膜すると、図４（ｃ）及び（ｄ）のように絶縁膜１４１上には何も形成されなかった。
【００８０】
以上の現象について、本願発明者は、標準生成自由エネルギーΔＧに基づき次のように考察する。
【００８１】
（現象１）
基板温度を上げていくと、一定の温度以上では成膜レートが低下する。
【００８２】
この理由は、次のように考えられる。まず、標準生成自由エネルギーΔＧは生成物と反応物との自由エネルギーの差であり、ΔＧ＜０のときに反応が進む。ΔＧ＝０の場合には反応は進まない（つまり平衡状態である）。また、ΔＧは温度、圧力、基板の種類（成膜を行なう際の下地の材料）等によって変化する。一般に、酸化反応のΔＧは温度上昇に伴って大きくなり、ある温度でΔＧ＝０に達する。更に高温となると、ΔＧ＞０となる。
【００８３】
このように、基板温度を上昇して行くとΔＧが大きく、反応が進行しにくくなるため、成膜レートが低下する。ここで、ΔＧ＝０となる温度をＴ0と定義する。
【００８４】
（現象２）
基板温度６７０℃において成膜すると、絶縁膜１４１上に、タンタル酸ストロンチウムビスマス（ＳＢＴ）ではなくタンタル酸ストロンチウム（ＳｒＴａＯｘ）が形成される。
【００８５】
これについて、標準圧力つまり１．０１×１０5 Ｐａ（７６０Torr）において、Ｓｒ、Ｂｉ及びＴａの原子がそれぞれの単体酸化物（ＳｒＯ、Ｂｉ2 Ｏ3 及びＴａ2 Ｏ5 ）となるときのΔＧは、基板温度に依らずＢｉ2 Ｏ3 ＜Ｔａ2 Ｏ5 ＜ＳｒＯであることが判っている。従って、Ｔ0 についても、標準圧力ではＢｉ2 Ｏ3 ＜Ｔａ2 Ｏ5 ＜ＳｒＯが成り立つ。
【００８６】
ここで、ΔＧ及びＴ0 は、いずれも低圧にするほど減少する。本実施形態のチャンバ圧力（８５０Ｐａ）においても前記のＴ0 についての関係が成り立つとすると、Ｂｉ2 Ｏ3 のＴ0 以上の温度ではＢｉ2 Ｏ3 のΔＧがゼロ以上となる。この結果、ＳＢＴは生成されず、Ｂｉを含まないＳｒＴａＯｘが生成されることになる。ここで、特許文献１から、５．０Torr（６７０Ｐａ）におけるＢｉ2 Ｏ3 のＴ0 （以下、Ｔ0 （Ｂｉ2 Ｏ3 ）と表記する。他の物質のＴ0 についても同様に示す）が６００℃、７．０Torr（９３０Ｐａ）におけるＴ0 （Ｂｉ2 Ｏ3 ）が６５０℃であると言える。
【００８７】
従って、本実施形態のチャンバ圧力である６．４Torr（８５０Ｐａ）において、Ｔ0 （Ｂｉ2 Ｏ3 ）は６５０℃よりも小さい。このため、６７０℃において成膜を行なうと、ＳＢＴではなくＳｒＴａＯｘが生成されることになる。
【００８８】
また、６７０℃でＳｒＴａＯｘが生成される事実から、ＳｉＯ2 上において、８５０Ｐａの場合、６７０℃＜Ｔ0（Ｔａ2 Ｏ5 ）＜Ｔ0（ＳｒＯ）であることが判る。
【００８９】
（現象３）
８５０Ｐａにおいて、７００℃以上ではＳｉＯ2 上には何も形成されない。
【００９０】
これは、８５０ＰａにおいてＳｉＯ2 上ではＴ0 （Ｔａ2 Ｏ5 ）＜Ｔ0 （ＳｒＯ）＜７００℃だからである。このような温度において、Ｔａ及びＳｒのいずれの酸化物もＳｉＯ2 上に形成されることはない。
【００９１】
（現象４）
５９０〜７００℃の範囲において、ＳｉＯ2 上のＳＢＴ成膜レートは温度上昇とともに低下する一方、Ｐｔ上のＳＢＴ成膜レートは一定である。このとき、ＳＢＴは（１０３）面に配向していた。
【００９２】
この点については、次のように考えられる。まず、ＳＢＴ（１０３）面とＰｔ（１１１）面の常温における格子定数差を調べると、短辺で−０．５％、長辺で＋３．２％であった（ここで、符号はＳＢＴの格子定数の方が大きいときに正とする）。このように格子定数差が小さく、特に、５％以下であると、格子整合により表面の自由エネルギーが著しく低下する。このため、格子整合しない場合に比べ、ΔＧは非常に小さくなる（このため、Ｔ0 については格子整合している方が大きくなる）。
【００９３】
したがって、８５０ＰａにおいてＰｔ上ではＴ0（Ｂｉ2Ｏ3）＞＞７００℃であるため、５９０〜７００℃ではＳＢＴが一定のレートで成膜される。また、格子整合によりエピタキシャル成長するため（１０３）面配向となったと考えられる。
【００９４】
以上をまとめると、８５０ＰａにおけるＴ0 について、次のような関係式が成り立つ：
・ＳｉＯ2 上において、
Ｔ0 （Ｂｉ2 Ｏ3 ）＜６５０℃
６７０℃＜Ｔ0 （Ｔａ2 Ｏ5 ）＜Ｔ0 （ＳｒＯ）＜７００℃
・Ｐｔ上において、
７００℃＜＜Ｔ0 （Ｂｉ2 Ｏ3 ）＜Ｔ0（Ｔａ2 Ｏ5 ）＜Ｔ0 （ＳｒＯ）
以上の関係式である。
【００９５】
従って、本実施形態の場合よりも低圧（つまり、８５０Ｐａ以下）又は高温（７００℃以上）の条件により成膜を行なうと、各Ｔ0 は８５０Ｐａで且つ７００℃のときよりも低い値となるため、ＳｉＯ2 上には何も形成されず、Ｐｔ上にはＳＢＴが形成される。つまり、Ｐｔ上にＳＢＴを選択形成することができる。
【００９６】
より一般には、選択形成を行なう部分（本実施形態における下部電極１１０上に相当する部分）における各構成元素のＴ0 よりも低く、且つ、酸化物の形成を防止する部分（本実施形態における絶縁膜１８１上に相当する部分）における各構成元素のＴ0 よりも高い基板温度において成膜を行なえばよい。ここで、各Ｔ0 は、前記の通り、標準生成自由エネルギーΔＧによって説明される。
【００９７】
但し、基板温度がＢｉ2 Ｏ3 の融点（８２５℃）以上となると、ＢｉＯｘは液体となる。この場合においてもエピタキシャル成長は進行するが、冷却過程において上手く再結晶しないおそれがある。よって、生成物の融点よりも基板温度が低い条件とするのが良い。
【００９８】
このため、本実施形態の例の場合、８５０Ｐａ以下であると共に、７００℃以上で且つ８２５℃以下である条件がＳＢＴをＰｔ上に選択形成するための条件として好ましい。
【００９９】
尚、本実施形態において、ビスマス層状強誘電体膜１１１としてはＳＢＴを用いた。しかし、これに代えて、チタン酸ビスマスを用いることもできる。
【０１００】
まず、標準圧力においてＴ0 （ＴｉＯ2 ）≒Ｔ0 （ＳｒＯ）であることから、８５０ＰａにおいてもＴ0 （ＴｉＯ2 ）≒Ｔ0 （ＳｒＯ）であることが予想される。また、Ｐｔとチタン酸ビスマスとの格子定数差は短辺で−１．６％、長辺で＋２．２％である。これらのことから、チタン酸ビスマスを用いた場合にも、ＳＢＴを用いた場合と同様の現象が起こると考えられる。
【０１０１】
また、ビスマス層状強誘電体膜１１１には、ニオブ、ランタン等の希土類元素がドーピングされていても良い。一般のドーピング程度の量であれば、格子定数に大きな変化は無く、以上に説明した現象を阻害することはないためである。実際に、ＳＢＴにタンタルに対する比で５％のニオブをドーピングした場合にも、７００℃における成膜により同様の結果が得られることを確認している。
【０１０２】
また、本実施形態において下部電極１１０の材料としては白金を用いているが、これには限らない。例えば、ルテニウム酸ストロンチウムを用いても良い。ルテニウム酸ストロンチウムとＳＢＴとの格子定数差は短辺で−０．９％、長辺で＋２．９％であり、また、ＢＩＴとの格子定数差も短辺で−１．９％、長辺で＋２．０％である。このため、下部電極１１０の材料として白金を用いた場合と同様の現象が起こると考えられる。
【０１０３】
このように、下部電極１１０と格子整合する（格子定数差が小さく、特に望ましくは、５％以下である）材料を用いると共に、標準生成自由エネルギーΔＧから説明される、下部電極１１０上にはエピ成長が進行し且つ絶縁膜１８１上には何も形成されない成膜条件（膜及び基板の種類、チャンバ圧力、基板温度等）を設定することにより、強誘電体膜の選択的形成が可能となる。材料及び条件について具体例を示したが、これらに限定するものではない。
【０１０４】
（第１の実施形態の変形例）
次に、第１の実施形態の変形例に係る半導体装置及びその製造方法について、図面を参照して説明する。
【０１０５】
図５は、本変形例の半導体装置１０２の構造を示す図であり、図１の半導体装置１０１の各構成要素に対応する符号を用いて示している。半導体装置１０２は、図１の半導体装置１０２と比較すると、上部電極１７１がビスマス層状強誘電体膜１１１上に選択的に形成されている点が異なっている。これに伴い、他の構成要素についても一部異なる形状となっているが、これについては以下に示す製造方法の中で説明する。
【０１０６】
図６（ａ）〜（ｃ）は、本変形例の半導体装置１０２の製造方法を説明する図である。これら参照し、図２（ａ）〜（ｄ）と対比しながら説明する。
【０１０７】
まず、図６（ａ）に示す構造を形成する。つまり、ＣＭＯＳトランジスタ（図示省略）が形成された基板１００上に、絶縁膜１４１及びその上の水素バリア１６１が形成され、これらを貫通するプラグ１３１が形成されている。更に、プラグ１３１上には下部電極１１０が形成され、その側面の下部を覆うように絶縁膜１８１が形成されている。これは、第１の実施形態において図２（ａ）を参照して説明したのと同様であり、形成方法も同様である。
【０１０８】
次に、図６（ｂ）に示すように、（１１０）面に配向した白金からなる下部電極１１０のうちの絶縁膜１８１上に露出している部分の上に、（１０３）面に配向したＳＢＴからなるビスマス層状強誘電体膜１１１を選択形成する。この工程も、図２（ｂ）に示したのと同様に行なうことができる。ここまでの工程は、第１の実施形態の方法と同様である。
【０１０９】
続いて、ビスマス層状強誘電体膜１１１上に、上部電極１７１を選択的に形成する。このための方法については、後に詳しく述べる。図６（ｂ）には、この上部電極１７１の形成までを終えた構造が示されている。
【０１１０】
この後、図６（ｃ）に示すように、上部電極１７１を覆う絶縁膜１８２を絶縁膜１８１上に形成し、更にパターニングを行なう。つまり、絶縁膜１８２上にフォトレジスト（図示省略）を形成し、これをマスクとして絶縁膜１８２、絶縁膜１８１、水素バリア１６１及び絶縁膜１４１を順次エッチングする。この後、水素バリア１６２を形成し、絶縁膜１８１及び１８２に覆われた強誘電体キャパシタ２０１を更に水素バリア１６１及び１６２によって覆う。
【０１１１】
以上により、本変形例の半導体装置１０２が製造される。
【０１１２】
第１の実施形態の方法の場合、図２（ｂ）に示す工程において、上部電極１７１を上部電極１７１及び絶縁膜１８１の上に形成している。この後、図２（ｃ）に示すように上部電極１７１のパターニングをエッチングにより行なっていた。これに対し、本変形例の場合、図６（ｂ）に示す通り、ビスマス層状強誘電体膜１１１上に選択的に上部電極１７１を形成する。このことにより、上部電極１７１をパターニングするためのエッチング工程が不要となっている。このため、エッチング及びそのためのレジストマスクの形成及び除去等の一連の工程が不要となり、工程数の削減によって製造コストを下げることができる。また、上部電極１７１に関するエッチングマージンが不要となるため、半導体装置の微細化のために有用である。
【０１１３】
次に、ビスマス層状強誘電体膜１１１上に上部電極１７１を選択形成する方法について説明する。この方法は、第１の実施形態において下部電極１１０上にビスマス層状強誘電体膜１１１を選択した方法と同様である。つまり、材料を選択すると共に基板温度及びチャンバ圧力を等設定することにより、ビスマス層状強誘電体膜１１１上におけるエピ成長が進行し且つＳｉＯ2 である絶縁膜１８１上には何も形成されない条件を得るという方法である。適切な材料及び成膜条件は、それぞれの標準生成自由エネルギーΔＧに基づき、第１の実施形態の場合と同様にして設定することができる。
【０１１４】
具体例としては、ビスマス層状強誘電体膜１１１を構成するＳＢＴと格子整合するルテニウム酸ストロンチウム（ＳｒＲｕＯ3 、以下ＳＲＯと略す）を上部電極１７１の材料として用いることができる。この場合、チャンバ圧力を８５０Ｐａ（６．４Torr）とし且つ基板温度を７００〜８２５℃とする。これは、１．０１×１０5 Ｐａ（７６０Torr）においてＴ0 （ＲｕＯ4 ）＜Ｔ0 （Ｂｉ2 Ｏ3 ）であるため、上記条件においてＳｉＯ2 上には何も形成されず、ＳＢＴ上における成膜のみが進行するためである。このとき、ＳＲＯはＳＢＴの（１０３）面と格子整合する（１１１）面に配向する。
【０１１５】
（第２の実施形態）
以下には、第２の実施形態に係る半導体装置及びその製造方法について図面を参照して説明する。
【０１１６】
図７は、本実施形態の半導体装置１０３の構成を示す図である。図７に示すように、半導体装置１０３は、基板１００を用いて形成されている。基板１００上には絶縁膜１４１が形成され、更にその上には水素バリア１６１が形成されている。水素バリア１６１及び絶縁膜１４１を貫通するようにプラグ１３１が形成され、基板１００に設けられたＣＭＯＳトランジスタ（図示省略）のドレインに接続されている。
【０１１７】
プラグ１３１上には、凹状の立体構造を有する強誘電体キャパシタ２０１が備えられている。強誘電体キャパシタ２０１は、（１１１）面に配向した白金を最表面に有する下部電極底部１１０ａ及び下部電極上部１９１と、ＳＲＯからなる上部電極１７１ａと、これらにより挟まれた（１０４）面に配向したチタン酸ビスマスランタン（Ｂｉ4−X ＬａX Ｔｉ3 Ｏ12、以下ＢＬＴと呼ぶ）からなるビスマス層状強誘電体膜１１１とを備える。
【０１１８】
下部電極底部１１０ａはプラグ１３１上に形成され、基板１００の前記ドレインと電気的に接続されている。下部電極上部１９１は、絶縁膜１８１に対して下部電極底部１１０ａ上に形成された凹部１８１ａの内壁を覆うように形成されている。ビスマス層状強誘電体膜１１１は、下部電極底部１１０ａ及び下部電極上部１９１を覆うと共に、絶縁膜１８１上にも横に成長した部分を有しており、その上に形成される上部電極１９１と、下部電極上部１９１とを電気的に分離している。上部電極１７１は、絶縁膜１８２により覆われている。絶縁膜１８１は強誘電体キャパシタ２０１を囲む形をもってパターニングされ、絶縁膜１８１及び絶縁膜１８２を覆うように水素バリア１６２が形成されている。
【０１１９】
以上のように、強誘電体キャパシタ２０１は、絶縁膜１８１の凹部１８１ａに設けられた立体キャパシタであり、絶縁膜１８１及び１８２に覆われ更に水素バリア１６１及び１６２に覆われている。
【０１２０】
次に、このような本実施形態の半導体装置１０３の製造方法について説明する。図８（ａ）〜（ｄ）は、半導体装置１０３の製造工程を説明する断面図である。
【０１２１】
初めに、図８（ａ）に示す構造を形成する。このためには、まず、第１の実施形態において図２（ａ）により説明した工程を行なう。但し、絶縁膜１８１について、図２の場合よりも厚くして下部電極底部１１０ａ（図２（ａ）では下部電極１１０）を覆うように形成する。次に、下部電極底部１１０ａ上において絶縁膜１８１に凹部１８１ａを形成する。更に、凹部１８１ａの内壁及び下部電極底部１１０ａ上と、凹部１８１ａの外側における絶縁膜１８１上を覆うように、下部電極上部１９１を形成する。これにより、図８（ａ）のような構造が形成された基板１００が準備される。
【０１２２】
続いて、図８（ｂ）に示す通り、フォトレジスト（図示せず）を形成してマスクとして用い、凹部１８１ａの外側に形成された部分の下部電極上部１９１をエッチングする。
【０１２３】
続いて、図８（ｃ）に示す通り、有機金属気相堆積法（ＭＯＣＶＤ法）により下部電極上部１９１上に選択的にＢＬＴからなるビスマス層状強誘電体膜１１１を形成する。更に、ビスマス層状強誘電体膜１１１上に選択的にＳＲＯからなる上部電極１７１を形成する。これらの成膜の条件については、後に詳しく述べる。
【０１２４】
次に、図８（ｄ）に示すように、上部電極１７１及び絶縁膜１８１を覆うように絶縁膜１８２を形成した後、フォトレジスト（図示省略）を形成してエッチングを行なう。これにより、絶縁膜１８２及び絶縁膜１８１を順次エッチングし、強誘電体キャパシタ２０１を囲むように成形する。更に、水素バリア１６２を形成し、強誘電体キャパシタ２０１を水素バリア１６１及び１６２により覆う。これにより、本実施形態の半導体装置１０３を得る。
【０１２５】
以下には、図８（ｃ）の工程におけるＢＬＴ膜（ビスマス層状強誘電体膜１１１）及びＳＲＯ膜（上部電極１７１）の成膜条件について説明する。
【０１２６】
本実施形態において、ＢＬＴ膜の成膜条件は、例えば、チャンバ圧力８５０Ｐａ（６．４Torr）、基板温度７００℃、気化温度２９０℃及び原料流量Ｂｉ（ｐｈ）3 ／Ｌａ（ＥＤＭＤＤ）3 ／Ｔｉ（ＭＰＤ）（ＴＨＤ）2 ＝６．５／１．５／６．０sccmである。３つの原料は、いずれも（株）ＡＤＥＫＡ製であり、エチルシクロヘキサンの溶媒に０．１ｍｏｌ／Ｌの濃度で溶かしたものである。
【０１２７】
このような条件により成膜を行なうと、ＢＬＴ膜の成膜レートは７０ｎｍ／ｍｉｎ程度となり、また、段差被覆率（溝の内壁と外側の最小／最大膜厚比）は６０％程度、溝の内壁に形成されたＢＬＴ膜の膜厚バラツキ（以下、内壁膜厚バラツキという）は±１０％程度になる。また、ＢＬＴ膜は（１０４）面に配向した膜となる。
【０１２８】
７００℃という条件により成膜を行なうと、成膜した時点において強誘電体膜が一方位に配向した膜となる。しかし、このような高温の条件にて成膜を行なうと、従来、前記のような小さな内壁膜厚バラツキ及び高い段差被覆性を得るのは困難であった。しかし、本実施形態の方法によると、一方位に配向し、内壁膜厚バラツキが小さく且つ段差被覆性の高いＢＬＴ膜となる。この理由を以下に説明する。
【０１２９】
まず、成膜速度Ｇは、原料供給速度（原料流量Ｌ）と、原料分解反応速度Ｒｅとのうちの遅い方によって決まる。また、高い段差被覆性を得るためには、一般に、成膜速度Ｇが基板表面における原料分解反応速度Ｒｅによって決まる条件、つまり、反応律速となる条件において成膜することが好ましい。
【０１３０】
ここで、原料分解反応速度Ｒｅは、下記の式（１）によって表される：
Ｒｅ＝Ａ・exp（−Ｅ0 ／ＲＴ）・・・（１）
ここで、Ａは定数、Ｅ0 は分解反応に必要な活性化エネルギー、Ｒはボルツマン定数、Ｔは基板の絶対温度をそれぞれ示す。
【０１３１】
式（１）から、基板温度Ｔを増加すると指数関数的に原料分解反応速度Ｒｅが増加するのが判る。Ａ及びＥ0 については、使用する原料、成膜圧力等に応じて異なる。
【０１３２】
使用原料等によって、７００℃のような高温における分解反応速度Ｒｅは非常に大きな値となり、反応律速（Ｇ＝Ｒｅ＜Ｌ）とするために必要な原料流量Ｌ及び成膜レートＧは現実的なものではなくなる。
【０１３３】
例えば、第１の実施形態における成膜の条件の場合、基板温度７００℃において、分解反応速度Ｒｅに比べて原料流速Ｌはかなり小さく、供給律速（Ｇ＝Ｌ＜Ｒｅ）となる。具体的に、実際に成膜される速度である成膜速度Ｇは２ｎｍ／ｍｉｎ程度であるのに対し、反応律速となるときの計算上の成膜速度Ｇは、１０μｍ／ｍｉｎを超える。この成膜レートでは、成膜が速すぎるために、膜厚を制御してＦｅＲＡＭに用いられる１００ｎｍ程度の薄膜とすることが事実上不可能である。また必要な原料モル流量についても、計算上、第１の実施形態の場合の５０００倍を超え、実現しがたい。
【０１３４】
以上のような理由から、従来、強誘電体膜を一方位に配向した膜とすると共に高い段差被覆性を実現することは困難であった。
【０１３５】
そこで、本願発明者は、高温における分解反応速度Ｒｅを低く抑えることにより、反応律速となるために必要な原料流量及びそのときの成膜速度を抑えることを考えた。具体的に、本実施形態の場合には、できるだけ分解温度の高い成膜原料を用いることにより着想を実現している。
【０１３６】
まず、ＴＧ−ＤＴＡ（示差熱・熱重量同時測定）分析によると、酸素雰囲気下における分解温度は、Ｂｉ（ＭＭＰ）3 が約２１０℃、Ｂｉ（ｐｈ）3 が約４７０℃、Ｔｉ（ＭＭＰ）3 が約２４０℃、Ｔｉ（ＭＰＤ）（ＴＨＤ）2 が約３００℃、Ｌａ（ＥＤＭＤＤ）3 が約４２５℃であった。
【０１３７】
そこで、Ｂｉ原料としてＢｉ（ｐｈ）3 を用い、Ｔｉ原料としてＴｉ（ＭＰＤ）（ＴＨＤ）2 を用いる。これらのような３００℃以上の分解温度を有する原料を用いると、成膜した時点においてＢＬＴ膜が（１０４）面に配向した膜となる７００℃という高温における成膜を行なっても、小さな内壁膜厚バラツキ及び高い段差被覆性を得ることができる。
【０１３８】
次に、上部電極１７１を構成するＳＲＯ膜の成膜条件は、例えば、チャンバ圧力８５０Ｐａ（６．４Torr）、基板温度７００℃、気化温度２９０℃、原料流量Ｓｒ（ＭＥＴＨＤ）2 ／Ｒｕ（ＥｔＣｐ）2 ＝６．０／６．０sccmである。これらの２原料はいずれも（株）ＡＤＥＫＡ製であり、エチルシクロヘキサンの溶媒に０．１ｍｏｌ／Ｌの濃度で溶かしたものであり、酸素雰囲気での分解温度は３００℃以上である。
【０１３９】
以上に説明した半導体装置の製造方法によると、ビスマス層状強誘電体膜１１１及び上部電極１７１について、いずれも選択エピ成長させることができる。このため、それぞれについてエッチングによりパターニングすることが不要となり、エッチングマージンも不要となる。よって、強誘電体キャパシタ２０１の微細化、メモリセルの微細化を実現することができる。
【０１４０】
また、ビスマス層状強誘電体膜１１１について、一方向に配向した強誘電体膜であり且つ高い段差被覆性及び小さい内壁膜厚バラツキを有する膜とすることができる。このため、キャパシタ間における性能バラツキの小さい立体キャパシタを実現することができる。
【０１４１】
尚、本実施形態において、凹型の立体キャパシタ構造を説明したが、凸型の構造用いることも可能である。
【産業上の利用可能性】
【０１４２】
本発明にビスマス層状強誘電体膜の製造方法と半導体装置及びその製造方法とは、パーティクル発生防止及び装置の微細化を実現し、メモリ装置、特にＦｅＲＡＭ等に有用である。
【図面の簡単な説明】
【０１４３】
【図１】図１は、本発明の第１の実施形態における半導体装置の断面を模式的に示す図である。
【図２】図２（ａ）〜（ｄ）は、本発明の第１の実施形態における半導体装置の製造工程を示す図である。
【図３】図３は、ＳＢＴの成膜レート比（酸化シリコン上／白金上）の基板温度依存性を示す図である。
【図４】図４（ａ）〜（ｄ）は、本発明の第１の実施形態における半導体装置の断面ＳＥＭ写真である。
【図５】図５は、本発明の第１の実施形態の変形例における半導体装置の断面を模式的に示す図である。
【図６】図６（ａ）〜（ｃ）は、本発明の第１の実施形態の変形例における半導体装置の製造工程を示す図である。
【図７】図７は、本発明の第２の実施形態における半導体装置の断面を模式的に示す図である。
【図８】図８（ａ）〜（ｄ）は、本発明の第２の実施形態における半導体装置の製造工程を示す図である。
【図９】図９は、従来の強誘電体キャパシタを備える半導体装置の断面を模式的に示す図である。
【図１０】図１０（ａ）〜（ｄ）は、従来の強誘電体キャパシタを備える半導体装置の製造工程を示す図である。
【符号の説明】
【０１４４】
１００      基板
１０１      半導体装置
１０２      半導体装置
１０３      半導体装置
１１０      下部電極
１１０ａ    下部電極底部
１１１      ビスマス層状強誘電体膜
１１２      タンタル酸ストロンチウム膜
１３１      プラグ
１４１      絶縁膜
１６１      水素バリア
１６２      水素バリア
１７１      上部電極
１７１ａ    上部電極
１８１      絶縁膜
１８１ａ    凹部
１８２      絶縁膜
１９１      下部電極上部
２０１      強誘電体キャパシタ
【図１】
2008211005.tif 000003
【図２】
2008211005.tif 000004
【図３】
2008211005.tif 000005
【図５】
2008211005.tif 000006
【図６】
2008211005.tif 000007
【図７】
2008211005.tif 000008
【図８】
2008211005.tif 000009
【図９】
2008211005.tif 000010
【図１０】
2008211005.tif 000011
【図４】
2008211005.tif 000012