(57)【要約】【課題】インタレース方式のカメラ対応のビデオキャプチャモジュールをノンインタレース方式のカメラに対応させる。【解決手段】ビデオインタフェース変換装置（１００）は、カメラ（５０，５１）と、上記カメラからの映像信号を取り込むためのビデオキャプチャモジュール（１１）との間に介在される。このとき、ビデオインタフェース変換装置には、上記カメラから出力されたノンインタレース方式の映像信号を、インタレース方式における一方のフィールドに対応させて上記ビデオキャプチャモジュールに出力するモードを備えたインタフェース変換部（２０）を設ける。カメラからの映像信号がインタレース方式における一方のフィールドに対応されて上記ビデオキャプチャモジュールに出力される。これにより、カメラがノンインタレース方式であるにもかかわらず、このカメラで得られた画像データを上記ビデオキャプチャモジュールに伝達することができる。【選択図】図１
2008236137.tif 000002
【特許請求の範囲】
【請求項１】
カメラと、上記カメラからの映像信号を取り込むためのビデオキャプチャモジュールとの間に介在され、上記カメラと上記ビデオキャプチャモジュールとの間のビデオインタフェース変換を可能とするビデオインタフェース変換装置であって、
上記カメラから出力されたノンインタレース方式の映像信号を、インタレース方式における一方のフィールドに対応させて上記ビデオキャプチャモジュールに出力するモードを備えたインタフェース変換部を含むことを特徴とするビデオインタフェース変換装置。
【請求項２】
上記インタフェース変換部は、上記カメラの撮影動作を指示するためのトリガ信号を起動ビットに応じて形成するトリガ信号生成機能と、
上記トリガ信号に同期され、上記カメラでの撮影用発光を指示するためのストロボ信号を形成するストロボ信号生成機能と、
上記カメラからの映像信号に応じて、上記ビデオキャプチャモジュールに供給される同期信号を形成するモジュール用同期信号生成機能と、を含む請求項１記載のビデオインタフェース変換装置。
【請求項３】
上記インタフェース変換部は、複数のカメラに供給される同期信号を形成するカメラ用同期信号生成機能と、
カメラ用同期信号生成機能によって形成された同期信号が上記複数のカメラに供給されることにより、上記複数のカメラから出力された映像信号を合成して上記ビデオキャプチャモジュールに出力するための映像信号合成機能と、を含む請求項１記載のビデオインタフェース変換装置。
【請求項４】
上記ビデオインタフェース変換アダプタは、上記カメラの映像信号から複合同期信号を分離する同期信号生成回路を含み、
上記モジュール用同期信号生成機能は、上記カメラの複合同期信号を用いて垂直同期信号と水平同期信号とを生成する請求項２記載のビデオインタフェース変換装置。
【請求項５】
上記ビデオインタフェース変換アダプタは、カメラの映像信号から生成したＰＬＬ用水平同期信号と、ＰＬＬフィードバック用水平同期信号とに基づいて、上記ビデオキャプチャモジュール及び上記インタフェース変換部に供給されるビデオクロック信号を生成するＰＬＬ回路を備え、
上記インタフェース変換部は、入力されたビデオクロック信号を分周して上記ＰＬＬフィードバック用水平同期信号を形成するＰＬＬ用信号生成機能を含む請求項１記載のビデオインタフェース変換装置。
【請求項６】
上記インタフェース変換部は、ビデオキャプチャモジュールへの同期信号を任意に供給または停止可能な機能を有し、上記トリガ信号及び上記ストロボ信号と同期してモジュール用同期信号を供給または停止するモジュール用同期信号生成機能を有する請求項２記載のビデオインタフェース変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インタレース方式のカメラ対応のビデオキャプチャモジュールをノンインタレース方式のカメラに対応させるためのビデオインタフェース変換技術に関する。
【背景技術】
【０００２】
１回の画面表示を奇数フィールドと偶数フィールドの２回の走査に分けて画面表示を行う方式はインタレース方式と呼ばれる。これに対して、１回の走査で画面表示を行なう方式はノンインタレースとかプログレッシブと呼ばれる。ビデオカメラ（単に「カメラ」という）には、ＮＴＳＣなどのインタレース方式を採用したインタレース方式のカメラと、ノンインタレース方式を採用したノンインタレース方式のカメラとがある。インタレース方式のカメラやノンインタレース方式のカメラからの映像信号は、それぞれの走査方式に対応するビデオキャプチャモジュールに取り込まれる。
【０００３】
特許文献１には、カメラを通じて取得されたインタレース方式の映像を処理する技術が記載されている。カメラから送られてくる奇数フィールドと偶数フィールドからなる映像フレーム群は一旦フィールド単位で区分けされ、別の手段で取得されるとともにイメージ化（画像化）された付加情報としての情報画像を所定のフィールドにそのフィールドを利用していた単位撮影画像に代えて割り当てて嵌め込むことで、所定のフィールドに付加情報が嵌め込まれた付加情報付き映像が生成される。この付加情報付き映像は所定フォーマットのビデオ信号（例えばＮＴＳＣ方式やＰＡＬ方式のビデオ信号）に変換して送り出される。
【０００４】
特許文献２には、通信機能を搭載したカーナビゲーションシステムに、デジタルビデオカメラ機能を搭載し、動画像の送受信を可能とする技術が記載されている。これによれば、車両の位置や、車内の様子を把握可能になる。
【０００５】
【特許文献１】特開２００６−３０４１７１号公報
【特許文献２】特開２００２−２７４５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
例えばカーナビゲーションシステム等に適用されるマイクロコンピュータに、インタレース方式のカメラ対応のビデオキャプチャモジュールが搭載される場合がある。そのようなマイクロコンピュータにおいては、インタレース方式のカメラを接続することで当該カメラからの画像データを取り込むことはできるが、もともとノンインタレース方式のカメラには対応していないため、ノンインタレース方式のカメラからの画像データを取り込むことはできない。
【０００７】
本発明の目的は、インタレース方式のカメラ対応のビデオキャプチャモジュールにノンインタレース方式のカメラからの画像データを供給するための技術を提供することにある。
【０００８】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち代表的なものについて簡単に説明すれば下記のとおりである。
【００１０】
すなわち、カメラと、上記カメラからの映像信号を取り込むためのビデオキャプチャモジュールとの間にビデオインタフェース変換装置が介在される。このビデオインタフェース変換装置には、上記カメラから出力されたノンインタレース方式の映像信号を、インタレース方式における一方のフィールドに対応させて上記ビデオキャプチャモジュールに出力するモードを備えたインタフェース変換部を設ける。カメラからの映像信号がインタレース方式における一方のフィールドに対応されて上記ビデオキャプチャモジュールに出力される。このことが、インタレース方式のカメラ対応のビデオキャプチャモジュールにノンインタレース方式のカメラからの画像データを供給するための技術を提供するという本発明の目的を達成する。
【発明の効果】
【００１１】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００１２】
すなわち、インタレース方式のカメラ対応のビデオキャプチャモジュールにノンインタレース方式のカメラからの画像データを供給するための技術を提供することができる。
【発明を実施するための最良の形態】
【００１３】
１．代表的な実施の形態
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００１４】
〔１〕本発明の代表的な実施の形態に係るビデオインタフェース変換装置（１００）は、カメラ（５０，５１）と、上記カメラからの映像信号を取り込むためのビデオキャプチャモジュール（１１）との間に介在され、上記カメラと上記ビデオキャプチャモジュールとの間のビデオインタフェース変換を可能とする。このようなビデオインタフェース変換装置において、上記カメラから出力されたノンインタレース方式の映像信号を、インタレース方式における一方のフィールドに対応させて上記ビデオキャプチャモジュールに出力するモードを備えたインタフェース変換部（２０）を設ける。
【００１５】
上記の構成によれば、カメラからの映像信号がインタレース方式における一方のフィールドに対応されて上記ビデオキャプチャモジュールに出力される。これにより、カメラがノンインタレース方式であるにもかかわらず、このカメラで得られた画像データを上記ビデオキャプチャモジュールに伝達することができる。このことが、インタレース方式のカメラ対応のビデオキャプチャモジュールをノンインタレース方式のカメラに対応させるための技術の提供を達成する。
【００１６】
〔２〕このとき、上記インタフェース変換部には、上記カメラの撮影動作を指示するためのトリガ信号を起動ビットに応じて形成するトリガ信号生成機能と、上記トリガ信号に同期され、上記カメラでの撮影用発光を指示するためのストロボ信号を形成するストロボ信号生成機能と、上記カメラからの映像信号に応じて、上記ビデオキャプチャモジュールに供給される同期信号を形成するモジュール用同期信号生成機能とを含んで構成することができる。
【００１７】
〔３〕上記インタフェース変換部には、複数のカメラに供給される同期信号を形成するカメラ用同期信号生成機能と、カメラ用同期信号生成機能によって形成された同期信号が上記複数のカメラに供給されることにより、上記複数のカメラから出力された映像信号を合成して上記ビデオキャプチャモジュールに出力するための映像信号合成機能とを含めることができる。
【００１８】
〔４〕上記ビデオインタフェース変換アダプタは、上記カメラの映像信号から複合同期信号を分離する同期信号生成回路（３８，４０）を含み、上記モジュール用同期信号生成機能は、上記カメラの複合同期信号を用いて垂直同期信号と水平同期信号とを生成するように構成することができる。
【００１９】
〔５〕上記ビデオインタフェース変換アダプタには、カメラの映像信号から生成したＰＬＬ用水平同期信号と、ＰＬＬフィードバック用水平同期信号とに基づいて、上記ビデオキャプチャモジュール及び上記インタフェース変換部に供給されるビデオクロック信号を生成するＰＬＬ回路（３１）を設けることができる。この場合において、上記インタフェース変換部には、入力されたビデオクロック信号を分周して上記ＰＬＬフィードバック用水平同期信号を形成するＰＬＬ用信号生成機能を設けることができる。
【００２０】
〔６〕上記インタフェース変換部には、ビデオキャプチャモジュールへの同期信号を任意のタイミングで１フレーム分を形成する、モジュール用同期信号の単発生成機能を含めることができる。上記モジュール用同期信号の単発生成機能は、上記トリガ信号、及びストロボ信号と同期して出力する機能を含めることができる。
【００２１】
〔７〕ビデオインタフェース変換アダプタにおける動作モードの切り替えは、レジスタ（６０）の情報の書換えによって容易に行うことができる。
【００２２】
２．実施の形態の説明
次に、実施の形態について更に詳述する。
【００２３】
図１には、本発明にかかるビデオインタフェース変換装置の一例とされるビデオインタフェース変換アダプタが示される。
【００２４】
図１に示されるビデオインタフェース変換アダプタ１００は、特に制限されないが、インタレース方式のカメラ対応のビデオキャプチャモジュール（ＶＩ０）１１を搭載して成るＳｏＣ（System On a Chip）１０と、カメラ５０，５１との間に介在される。このビデオインタフェース変換アダプタ１００は、特に制限されないが、ＦＰＧＡ（Field Programmable Gate Array）によって形成することができる。上記ＳｏＣ１０は、特に制限されないが、カーナビゲーションシステム用に開発された半導体チップとされ、上記ビデオキャプチャモジュール１１を介して取り込まれた画像データを基に、走行環境を認識するために必要な画像処理を可能とする画像認識処理ＩＰ（Intellectual Property）１２を内蔵する。この画像認識処理ＩＰ１２では、走行レーンの認識や先行車の検知と追跡など、複数の外界環境認識プログラムが同時かつリアルタイムに実行される。
【００２５】
上記ＳｏＣ１０内のビデオキャプチャモジュール（ＶＩ０）１１は１系統とされ、それに、ビデオインタフェース変換アダプタ１００を介して２系統のカメラ５０，５１が結合される。このビデオインタフェース変換アダプタ１００は、動作モードの切り換えにより、インタレース方式及びノンインタレース方式の双方に対応する。従って、カメラ５０，５１は、ＮＴＳＣなどのインタレース方式のカメラでも良いし、ノンインタレース方式のカメラでも良い。上記ＳｏＣ１０内のビデオキャプチャモジュール１１がインタレース方式であることから、ビデオインタフェース変換アダプタ１００は、ビデオキャプチャモジュール１１に対してはインタレース方式として振る舞い、インタレース方式仕様の各種同期信号や映像データをビデオキャプチャモジュール１１に供給する。カメラ５０，５１がノンインタレース方式の場合、ビデオインタフェース変換アダプタ１００はノンインタレース対応モードとされ、このノンインタレース対応モードでは、ビデオインタフェース変換アダプタ１００においてノンインタレース方式からインタレース方式へのインタフェース変換が行われる。カメラ５０，５１がインタレース方式の場合、ビデオインタフェース変換アダプタ１００はインタレース対応モードとされる。このインタレース対応モードでは、異なる走査方式への変換は行われない。
【００２６】
上記ビデオインタフェース変換アダプタ１００は、特に制限されないが、インタフェース変換部２０、ＰＬＬ（Phase Locked Loop）回路３１、発振器（ＯＳＣ）３２，３３、ビデオカメラ出力選択スイッチ３４、ストロボ用フォトカプラ３５，３６、Ａ／Ｄ（アナログ・デジタル）変換器３７，３９、同期信号生成回路（Sync Separator）３８，４０、及びレジスタ（ＲＥＧ）６０を含む。
【００２７】
インタフェース変換部２０は、トリガ信号生成機能、ストロボ信号生成機能、モジュール用同期信号生成機能、カメラ用同期信号生成機能、映像信号合成機能、ＰＬＬ用信号生成機能を含む。トリガ信号生成機能は、起動ビットに応じて、上記ノンインタレース方式のカメラの撮影動作を指示するためのトリガ信号ＴＲＩＧＧＥＲを形成する。ストロボ信号生成機能は、上記カメラ５０，５１での撮影用発光を指示するためのストロボ信号ＳＴＲＢ０，ＳＴＲＢ１を形成する。ストロボ信号ＳＴＲＢ０がハイレベルにされることでストロボ用フォトカプラ３５が導通され、カメラ５０での撮影用のストロボ（図示せず）が発光される。ストロボ信号ＳＴＲＢ１がハイレベルにされることでストロボ用フォトカプラ３６が導通され、カメラ５１での撮影用のストロボ（図示せず）が発光される。モジュール用同期信号生成機能は、上記カメラ５０，５１の映像信号（ＶＩＤＥＯ）から分離された複合同期信号に応じて、上記ビデオキャプチャモジュール１１に供給される各種同期信号を形成する。この各種（モジュール用）同期信号には、垂直同期信号ＶＩ０＿ＶＳＹＮＣ、水平同期信号ＶＩ０＿ＨＳＹＮＣが含まれる。カメラ用同期信号生成機能は、複数のノンインタレース方式のカメラに供給される各種同期信号を形成する。この各種同期信号には、カメラ５０，５１に供給されるカメラ外部同期用垂直同期信号ＣＡＭ＿ＶＳ、カメラ外部同期用水平同期信号ＣＡＭ＿ＨＳが含まれる。映像信号合成機能は、上記カメラ５０，５１からのノンインタレース映像信号を合成して一つのビデオキャプチャモジュール１１に出力する。ＰＬＬ用信号生成機能は、ＰＬＬ用水平同期信号ＰＬＬ＿ＨＳ０を形成するとともに、入力されたビデオクロック信号ＶＩ０＿ＣＬＫを分周してＰＬＬフィードバック用水平同期信号ＰＬＬ＿ＨＳＦＢ０を形成する。
【００２８】
上記ＰＬＬ回路３１は、ＰＬＬ用水平同期信号ＰＬＬ＿ＨＳ０と、ＰＬＬフィードバック用水平同期信号ＰＬＬ＿ＨＳＦＢ０とに基づいてビデオクロック信号ＶＩ０＿ＣＬＫを生成する。生成されたビデオクロック信号ＶＩ０＿ＣＬＫは、ＳｏＣ１０及びインタフェース変換部２０に伝達される。発振器３２では、特に制限されないが、２４．５４５４ＭＨｚのクロック信号が生成される。この２４．５４５４ＭＨｚのクロック信号は、ビデオクロック信号ＶＣＬＫとしてインタフェース変換部２０に伝達される。発振器３３では、特に制限されないが、１００ＫＨｚのクロック信号が生成される。この１００ＫＨｚのクロック信号はＣＬＫ１００Ｋとしてインタフェース変換部２０に伝達される。ビデオカメラ出力選択スイッチ３４は、プルアップ抵抗Ｒを介して高電位側電源Ｖｄｄから供給される電荷を低電位側電源Ｖｓｓ側に放出するか否かによってカメラ５０，５１へのカメラ用同期信号イネーブル信号を形成する。アウトプットイネーブル信号ＶＩＮ０＿ＯＥがローレベルにされることでカメラ５０，５１へのカメラ用同期信号（カメラ外部同期用垂直同期信号、カメラ外部同期用水平同期信号）の有効性が示され、アウトプットイネーブル信号ＶＩＮ１＿ＯＥがローレベルにされることで図示されないカメラ５２，５３へのカメラ用同期信号の有効性が示される。アウトプットイネーブル信号ＶＩＮ０＿ＯＥがローレベルの時、カメラ５０、５１へカメラ用同期信号が供給され、２台のカメラ５０，５１から同期した映像が入力される。アウトプットイネーブル信号ＶＩＮ１＿ＯＥがローレベルの時、図示されないカメラ５２、５３へカメラ用同期信号が供給され、２台の図示されないカメラ５２，５３から同期した映像が入力される。
【００２９】
Ａ／Ｄ変換器３７は、カメラ５０からの映像信号ＶＩＤＥＯをデジタル信号ＶＩＤＥＯ＿ＤＡＴＡに変換する。このデジタル信号ＶＩＤＥＯ＿ＤＡＴＡは、インタフェース変換部２０に伝達される。Ａ／Ｄ変換器３９は、カメラ５１からの映像信号ＶＩＤＥＯをデジタル信号ＶＩＤＥＯ＿ＤＡＴＡに変換する。このデジタル信号ＶＩＤＥＯ＿ＤＡＴＡは、インタフェース変換部２０に伝達される。同期信号生成回路（Sync Separator）３８は、カメラ５０からの映像信号ＶＩＤＥＯに含まれる複合同期信号ＣＳＹＮＣ（ＶＤ，ＨＤ）を抽出する。この複合同期信号ＣＳＹＮＣ（ＶＤ，ＨＤ）は、インタフェース変換部２０に伝達される。同期信号生成回路（Sync Separator）４０は、カメラ５１からの映像信号ＶＩＤＥＯに含まれる複合同期信号ＣＳＹＮＣ（ＶＤ，ＨＤ）を抽出する。この複合同期信号ＣＳＹＮＣ（ＶＤ，ＨＤ）は、インタフェース変換部２０に伝達される。また、カメラ５０，５１からはインデックス信号ＩＮＤＥＸがインタフェース変換部２０に伝達される。さらに、インタフェース変換部２０からビデオキャプチャモジュール１１には、ビデオデータの有効期間を示すクロックイネーブル信号ＶＩ０＿ＣＬＫＥＮＢ、及びフィールド判定のためのフィールド信号ＶＩ０＿ＦＩＥＬＤが供給される。
【００３０】
レジスタ６０には、現在、ビデオインタフェース変換アダプタ１００に接続されているカメラの走査方式や、各種信号の制御用パラメータが設定される。このレジスタ６０への情報設定は、特に制限されないが、ＳｏＣ１０によって行われる。例えば接続されるカメラ５０，５１がインタレース方式の場合、レジスタ６０における対応ビットに論理値‘１’が設定されることによって、インタレース対応モードが選択される。また、接続されるカメラ５０，５１がノンインタレース方式の場合、レジスタ６０における対応ビットに論理値‘０’が設定されることによって、ノンインタレース対応モードが選択される。さらに、ビデオインタフェース変換アダプタ１００においては、レジスタ６０に設定された制御用パラメータに基づいて、各種同期信号のパルス幅や形成タイミングなどが決定される。
【００３１】
次に、上記構成の作用を説明する。
【００３２】
ここでは、説明の便宜上、カメラ５０，５１がノンインタレース方式とされ、レジスタ６０の設定によりノンインタレース対応モードが選択されているものとする。カメラ５０，５１がインタレース方式の場合であっても、上記ノンインタレース方式と同様に各種制御が成されるものである。上記レジスタ６０の設定によっては、例えば、カメラ５０にノンインタレース方式が、カメラ５１にインタレース方式とが設定されてもよい。レジスタ６０の設定によって、ユーザの構成に適したカメラの動作モードを提供することが可能となる。
【００３３】
図２には、ビデオキャプチャモジュール１１への同期信号出力タイミング例が示される。
【００３４】
ビデオキャプチャモジュール１１側の垂直同期信号ＶＩ０＿ＶＳＹＮＣ及びフィールド信号ＶＩ０＿ＦＩＥＬＤは、複合同期信号ＣＳＹＮＣから分離したＶＤ，ＨＤ（ビデオインタフェース変換部の内部信号）に同期され、レジスタ６０の設定情報に従ってタイミング形成して出力される。フィールド信号ＶＩ０＿ＦＩＥＬＤは、ハイレベルで偶数フィールドを示し、ローレベルで奇数フィールドを示す。フィールド信号ＶＩ０＿ＦＩＥＬＤのローレベル（ＯＤＤ）期間にフィールドの取り込みが行われ、フィールド信号ＶＩ０＿ＦＩＥＬＤのハイレベル（ＥＶＥＮ）期間は高速動作によりショートカットされる。つまり、ビデオキャプチャモジュール１１側の垂直同期信号ＶＩ０＿ＶＳＹＮＣのハイレベル期間は、フィールド取り込み期間ｖｓｌｎｇとされ、この期間にカメラ５０又は５１からの映像信号が取り込まれる。ここで、フィールド取り込み期間ｖｓｌｎｇは、レジスタ６０の設定情報によって決定される。このようにインタフェース変換部２０では、カメラ５０又は５１からの映像信号がインタレース方式における一方のフィールド（本例では奇数フィールド）に対応されて上記ビデオキャプチャモジュール１１に出力される。これにより、カメラ５０，５１がノンインタレース方式であるにもかかわらず、このカメラ５０又は５１で得られた画像データをＳｏＣ１０内に取り込むことができる。
【００３５】
図３には、トリガ信号及びストロボ信号の出力タイミングが示される。
【００３６】
トリガ信号ＴＲＩＧＧＥＲは、レジスタ６０に起動ビット（ｖｉｅｘ）を立てることにより任意のタイミングでインタフェース変換部２０から発行することができる。このトリガ信号ＴＲＩＧＧＥＲのパルス幅ｔｒｇｗｉｄは、レジスタ６０内に予め設定された情報によって決定される。また、ストロボ信号ＳＴＲＢＯは、トリガ信号ＴＲＩＧＧＥＲの起動に同期してインタフェース変換部２０において生成される。ストロボ信号ＳＴＲＢＯのディレイ時間（ｓｔｒｂｄｅｌ）、及びパルス幅（ｓｔｒｂｗｉｄ）は、レジスタ６０の設定情報によって決定される。これにより、カメラ５０，５１での撮影の際にストロボを適切なタイミングで発光させることができるので、暗闇でも良好な映像を得ることができる。
【００３７】
図４には、カメラ５０，５１への同期信号出力タイミング例が示される。
【００３８】
同期信号は、インタレース方式、ノンインタレース方式にかかわらず、任意のタイミングで生成することができる。カメラ５０，５１へ出力される同期信号として、カメラ外部同期用垂直同期信号ＣＡＭ＿ＶＳ、カメラ外部同期用水平同期信号ＣＡＭ＿ＨＳを挙げることができる。カメラ５０，５１がインタレース方式のカメラであり、レジスタ６０の設定によりインタレース対応モードが選択されている場合には、図４（Ａ）に示されるように、カメラ外部同期用垂直同期信号ＣＡＭ＿ＶＳ、及びカメラ外部同期用水平同期信号ＣＡＭ＿ＨＳが形成され、カメラ外部同期用垂直同期信号ＣＡＭ＿ＶＳにより、奇数（ＯＤＤ）フィールド、偶数（ＥＶＥＮ）フィールドが指定される。また、カメラ５０，５１がノンインタレース方式のカメラであり、レジスタ６０の設定によりノンインタレース対応モードが選択されている場合には、図４（Ｂ）に示されるように、カメラ外部同期用垂直同期信号ＣＡＭ＿ＶＳ、及びカメラ外部同期用水平同期信号ＣＡＭ＿ＨＳが形成され、カメラ外部同期用垂直同期信号ＣＡＭ＿ＶＳにより、１フレームが指定される。図４（Ａ），（Ｂ）において、カメラ同期信号ＶＳパルス幅ｃａｍｖｓ＿ｗｉｄｅ、カメラ同期信号ＶＳ周期ｃａｍｖｓ＿ｃｙｃ、カメラ同期信号ＨＳパルス幅ｃａｍｈｓ＿ｗｉｄｅ、カメラ周期信号ＨＳ周期ｃａｍｈｓ＿ｃｙｃ、及びカメラ同期信号における奇数フィールドディレイｖｓｏｄ＿ｄｅｌａｙは、レジスタ６０の設定情報によって決定される。
【００３９】
また、２台のカメラ５０，５１に同一タイミングでカメラ外部同期用垂直同期信号ＣＡＭ＿ＶＳ、及びカメラ外部同期用水平同期信号ＣＡＭ＿ＨＳを供給することにより、この２台のカメラ５０，５１で得られた映像をインタフェース変換部２０内に同時に取り込むことができる。この場合において、２台のカメラ５０，５１で得られた画像データを以下のように合成してビデオキャプチャモジュール１１に出力することができる。
【００４０】
図５には、カメラ５０，５１で得られた画像データの合成例が示される。
【００４１】
カメラ５０，５１に対して、同一のタイミングで同期信号が与えられた場合において、カメラ５０，５１からの映像信号を合成することができる。
【００４２】
例えばカメラ５０に対応するＡ／Ｄ変換器３７から出力されたデータを、１Ｙ０，１Ｙ１，１Ｙ２，１Ｙ３，１Ｙ４，…，１Ｙ１０２２，１Ｙ１０２３とし、カメラ５１に対応するＡ／Ｄ変換器３９から出力されたデータを、２Ｙ０，２Ｙ１，２Ｙ２，２Ｙ３，２Ｙ４，…，２Ｙ１０２２，２Ｙ１０２３とするとき、Ａ／Ｄ変換器３７から出力されたデータと、Ａ／Ｄ変換器３９から出力されたデータとが、１Ｙ０，２Ｙ０，１Ｙ１，２Ｙ１，１Ｙ２，２Ｙ２，１Ｙ３，２Ｙ３，１Ｙ４，…のように交互に配置されることにより、１系統のデータとしてマージされる。ここで、ビデオクロック信号ＶＩ０＿ＣＬＫは、カメラ５０，５１に対して２倍の周波数とされる。このようなデータがビデオキャプチャモジュール１１に伝達された場合、ＳｏＣ１０では、カメラ５０からの画像データと、カメラ５１からの画像データとが分離され、それぞれ図６（Ａ），（Ｂ）に示されるように、互いに異なる記憶領域に保存される。このようにすれば、ＳｏＣ１０内のビデオキャプチャモジュール１１が１系統であるにもかかわらず、２台のカメラ５０，５１において得られた画像データをＳｏＣ１０内にほぼ同時に取り込むことができる。
【００４３】
図７には、複合同期信号ＣＳＹＮＣからの同期信号分離タイミング例が示される。
【００４４】
インタフェース変換部２０では、同期信号生成回路（同期信号セパレータ）３８，４０から伝達された複合同期信号ＣＳＹＮＣから垂直同期信号ＶＤと水平同期信号ＨＤとが分離される。この分離処理においては、複合同期信号ＣＳＹＮＣの立ち下がりタイミングに同期して、レジスタ６０に設定された幅のパルス信号が生成され、それが水平同期信号ＨＤとされる。そして、この水平同期信号ＨＤが、ＰＬＬ回路３１に供給されるＰＬＬ用水平同期信号ＰＬＬ＿ＨＳ０とされる。このとき、複合同期信号ＣＳＹＮＣにおいて、水平同期信号ＨＤの生成に寄与しないパルスはマスクされる。そして、複合同期信号ＣＳＹＮＣの立ち下がりから、レジスタ６０に設定されたタイミングで複合同期信号ＣＳＹＮＣのレベルがサンプリングされ、それが垂直同期信号ＶＤとされる。
【００４５】
図８には、ＰＬＬフィードバック用水平同期信号ＰＬＬ＿ＨＳＦＢ０の形成タイミング例が示される。
【００４６】
インタフェース変換部２０では、ＰＬＬフィードバック用水平同期信号ＰＬＬ＿ＨＳＦＢ０が形成される。すなわち、インタフェース変換部２０では、ＰＬＬ回路３１で生成されたビデオクロック信号が、所定の分周率で分周されることで、ＰＬＬフィードバック用水平同期信号ＰＬＬ＿ＨＳＦＢ０が形成される。ＰＬＬフィードバック用水平同期信号ＰＬＬ＿ＨＳＦＢ０のパルス幅ｈｓｗｉｄｅ、及び周期ｈｓｃｙｃは、レジスタ６０の設定情報によって決定される。さらに、ＰＬＬフィードバック用水平同期信号ＰＬＬ＿ＨＳＦＢ０は、ビデオキャプチャモジュールへの水平同期信号ＶＩ０Ｏ＿ＨＳＹＮＣとしても出力可能である。
【００４７】
図９には、トリガモード映像入力時の、トリガ信号及びストロボ信号の出力タイミング例と、それに同期したビデオキャプチャモジュール１１への同期信号出力タイミング例が示される。カメラ５０またはカメラ５１は、トリガ信号ＴＲＩＧＧＥＲが供給されることにより有効な映像信号（ＶＩＤＥＯ）を出力する。それによってインタフェース変換部２０は、有効な映像信号の出力のみを取得することが可能となる。
【００４８】
つまりインタフェース変換部２０がビデオキャプチャモジュールへのモジュール用同期信号（垂直同期信号ＶＩ０＿ＶＳＹＮＣ、水平同期信号ＶＩ０＿ＨＳＹＮＣ）を制御することにより、ビデオキャプチャモジュールが有効な映像信号のみを取得できるようになるものである。
【００４９】
上記の例によれば、以下の作用効果を得ることができる。
【００５０】
（１）インタフェース変換部２０では、カメラ５０又は５１からの映像信号がインタレース方式における一方のフィールド（本例では奇数フィールド）に対応されて上記ビデオキャプチャモジュール１１に出力される。これにより、カメラ５０，５１がノンインタレース方式であるにもかかわらず、このカメラ５０又は５１で得られた画像データをＳｏＣ１０内に取り込むことができる。
【００５１】
（２）ビデオインタフェース変換アダプタ１００は、動作モードの切り換えにより、インタレース方式及びノンインタレース方式の双方に対応する。従って、カメラ５０，５１は、ＮＴＳＣなどのインタレース方式のカメラでも良いし、ノンインタレース方式のカメラでも良い。しかも、ビデオインタフェース変換アダプタ１００における動作モードの切り替えは、レジスタ６０の情報の書換えによって容易に行うことができる。
【００５２】
（３）ストロボ信号ＳＴＲＢＯは、トリガ信号ＴＲＩＧＧＥＲの起動に同期してインタフェース変換部２０において生成される。ストロボ信号ＳＴＲＢＯのディレイ時間（ｓｔｒｂｄｅｌ）、及びパルス幅（ｓｔｒｂｗｉｄ）は、レジスタ６０の設定情報によって決定される。これにより、カメラ５０，５１での撮影の際にストロボを適切なタイミングで発光させることができるので、暗闇でも良好な映像を得ることができる。
【００５３】
（４）２台のカメラ５０，５１に同一タイミングでカメラ外部同期用垂直同期信号ＣＡＭ＿ＶＳ、及びカメラ外部同期用水平同期信号ＣＡＭ＿ＨＳを供給することにより、この２台のカメラ５０，５１で得られた映像をインタフェース変換部２０内に同時に取り込むことができる。この場合において、２台のカメラ５０，５１で得られた画像データを合成してビデオキャプチャモジュール１１に出力することができる。このようにすれば、ＳｏＣ１０内のビデオキャプチャモジュール１１が１系統であるにもかかわらず、２台のカメラ５０，５１において得られた画像データをＳｏＣ１０内にほぼ同時に取り込むことができる。
【００５４】
（５）所望の映像フレームのみを記憶領域に保存できるため、有効データか無効データかの管理を行う必要がない。また、フレーム単位の撮影条件その他の情報をと、映像とを対にして管理することが容易となる。
【００５５】
以上本発明者によってなされた発明を具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００５６】
例えば、アウトプットイネーブル信号ＶＩＮ０＿ＯＥ，ＶＩＮ１＿ＯＥの論理制御をＳｏＣ１０によって行うようにしても良い。ＳｏＣ１０内にビデオキャプチャモジュール１１が複数系統設けられる場合には、ビデオインタフェース変換アダプタ１００におけるインタフェースをそれに対応させることができる。同様に、２台を越えるカメラにビデオインタフェース変換アダプタ１００を対応させることができる。さらに、ビデオインタフェース変換アダプタ１００の機能をＳｏＣ１０に搭載しても良い。
【００５７】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＳｏＣ対応のビデオインタフェース変換アダプタに適用した場合について説明したが、本発明はそれに限定されるものではない。本発明は少なくともカメラとビデオキャプチャモジュールとの間に介在されることを条件に適用することができる。
【図面の簡単な説明】
【００５８】
【図１】本発明にかかるビデオインタフェース変換装置の一例であるビデオインタフェース変換アダプタの構成例ブロック図である。
【図２】上記ビデオインタフェース変換アダプタからビデオキャプチャモジュールへの同期信号出力タイミングを示す波形図である。
【図３】上記ビデオインタフェース変換アダプタで形成されるトリガ信号及びストロボ信号の出力タイミングを示す波形図である。
【図４】上記ビデオインタフェース変換アダプタからカメラへの同期信号出力タイミング例を示す波形図である。
【図５】上記カメラで得られた画像データの合成例説明図である。
【図６】上記ビデオインタフェース変換アダプタで合成されたデータをビデオキャプチャモジュールに取り込む場合におけるデータ保存の説明図である。
【図７】上記ビデオインタフェース変換アダプタにおいて複合同期信号から同期信号を分離するタイミング例を示す波形図である。
【図８】上記ビデオインタフェース変換アダプタにおいてＰＬＬフィードバック用水平同期信号の形成タイミング例を示す波形図である。
【図９】上記ビデオインタフェース変換アダプタにおいてトリガ信号及びストロボ信号と映像信号の出力タイミング例を示す波形図である。
【符号の説明】
【００５９】
１０  ＳｏＣ
１１  ビデオキャプチャモジュール
１２  画像認識処理ＩＰ
２０  インタフェース変換部
３１  ＰＬＬ回路
３２，３３  発振器
３４  ビデオカメラ出力選択スイッチ
３５，３６  ストロボ用フォトカプラ
３７，３９  Ａ／Ｄ変換器
３８，４０  同期信号生成回路
５０，５１  カメラ
６０  レジスタ
１００  ビデオインタフェース変換アダプタ
【図１】
2008236137.tif 000003
【図２】
2008236137.tif 000004
【図３】
2008236137.tif 000005
【図４】
2008236137.tif 000006
【図５】
2008236137.tif 000007
【図６】
2008236137.tif 000008
【図７】
2008236137.tif 000009
【図８】
2008236137.tif 000010
【図９】
2008236137.tif 000011