(57)【要約】【課題】回路構成部品を削減し、電源装置自体の容積減少とコストの低減を可能にする。【解決手段】電流コンパレータ１は、スイッチングサイクル毎にスイッチ素子に流れる電流値を検知し、そのオン期間をフリップフロップ回路２で制御する。平均化回路５で負荷電流のピーク値を時間平均値に変換し、コンパレータ６により負荷電流から過電流状態を検知すると、ラッチ回路８でスイッチ素子のスイッチング動作を一定期間停止する。遅延回路７では、負荷の過電流状態を検知してからスイッチ素子のスイッチング動作を停止するまでの遅延時間を設定している。ここで、電流コンパレータ１の第１の基準値（Ｖｔｈ１）は、コンパレータ６の第２の基準値（Ｖｔｈ２）に対して高く設定されている。【選択図】図１
2008206271.tif 000002
【特許請求の範囲】
【請求項１】
トランスの一次巻線に接続されたスイッチ素子をスイッチング動作させて、前記トランスの二次巻線側から負荷に所定の電力を供給するためのスイッチング電源制御用集積回路において、
スイッチングサイクル毎に前記スイッチ素子に流れる電流値を検知し、前記スイッチ素子のオン期間を制御する電流制限手段と、
前記負荷に流れる負荷電流から過負荷状態あるいは過電流状態を検知し、前記スイッチ素子のスイッチング動作を一定期間停止する過負荷・過電流保護手段と、
前記過負荷・過電流保護手段に対して、前記負荷の過負荷状態あるいは過電流状態を検知してから前記スイッチ素子のスイッチング動作を停止するまでの遅延時間を設定する遅延手段と、
を備え、
前記電流制限手段における検出レベルを、前記過負荷・過電流保護手段における検出レベルに対して高く設定するようにしたことを特徴とするスイッチング電源制御用集積回路。
【請求項２】
前記電流制限手段は、前記スイッチ素子に流れる電流の瞬時値が第１の基準値を超えた場合に、前記スイッチ素子の動作を一定期間制限するものであり、
前記過負荷・過電流保護手段は、前記負荷電流の時間平均値が第２の基準値を超えた場合に、前記負荷が過負荷状態あるいは過電流状態であると判定して前記スイッチ素子のスイッチング動作を停止するものであって、
前記第１の基準値が、前記第２の基準値に対して高く設定されていることを特徴とする請求項１記載のスイッチング電源制御用集積回路。
【請求項３】
前記過負荷・過電流保護手段は、前記負荷への出力電圧に基づいて生成され前記トランスの一次巻線側に帰還される検出信号に基づいて、前記負荷が過負荷状態あるいは過電流状態であると判定する判定回路を有していることを特徴とする請求項１記載のスイッチング電源制御用集積回路。
【請求項４】
前記過負荷・過電流保護手段は、前記負荷電流の瞬時値を時間平均値に変換して出力する平均化回路を有していることを特徴とする請求項１ないし３のいずれか１項に記載のスイッチング電源制御用集積回路。
【請求項５】
前記平均化回路は、前記負荷電流に相当するアナログ信号をＣＲフィルタによって平均化して前記時間平均値を出力するアナログ回路であることを特徴とする請求項４記載のスイッチング電源制御用集積回路。
【請求項６】
前記平均化回路は、前記負荷電流に相当するアナログ信号が入力され、そのピーク値から前記時間平均値を演算するアナログ演算回路であることを特徴とする請求項４記載のスイッチング電源制御用集積回路。
【請求項７】
前記平均化回路は、前記負荷電流に相当するアナログ信号から前記時間平均値に相当する信号を生成するロジック回路であることを特徴とする請求項４記載のスイッチング電源制御用集積回路。
【請求項８】
前記平均化回路は、所定周期のパルスを生成するパルス生成回路と、前記パルスを基に前記負荷電流に相当するアナログ信号が所定の値を超えた期間を計数して前記時間平均値を演算するカウンタ回路とから構成されていることを特徴とする請求項４記載のスイッチング電源制御用集積回路。
【請求項９】
トランスの一次巻線に接続されたスイッチ素子をスイッチング動作させるスイッチング電源制御用の集積回路を有し、前記トランスの二次巻線側から負荷に所定の電力を供給するスイッチング電源装置において、
前記集積回路は、
スイッチングサイクル毎に前記スイッチ素子に流れる電流値を検知し、前記スイッチ素子のオン期間を制御する電流制限手段と、
前記負荷に流れる負荷電流から過負荷状態あるいは過電流状態を検知し、前記スイッチ素子のスイッチング動作を一定期間停止する過負荷・過電流保護手段と、
前記過負荷・過電流保護手段に対して、前記負荷の過負荷状態あるいは過電流状態を検知してから前記スイッチ素子のスイッチング動作を停止するまでの遅延時間を設定する遅延手段と、
を備え、
前記電流制限手段における検出レベルが、前記過負荷・過電流保護手段における検出レベルに対して高く設定されていることを特徴とするスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランスの一次巻線に接続されたスイッチ素子をスイッチング制御して、トランスの二次巻線から負荷に所定の電力を供給するスイッチング電源制御用の集積回路およびスイッチング電源装置に関し、とくに電源装置の各種構成部品の破壊防止のために、電流制限機能や過電流保護、あるいは過負荷保護の機能を有するスイッチング電源制御用の集積回路およびスイッチング電源装置に関する。
【背景技術】
【０００２】
スイッチング電源装置や、その制御を行うスイッチング電源制御用集積回路は、電源装置の各種構成部品であるパワーＭＯＳＦＥＴやダイオード、インダクタなどを過電流などによる破壊から防ぐため、電流制限機能や過電流保護、あるいは過負荷保護の機能を備えるようにしている。
【０００３】
図４は、電力変換用のトランスを用いた絶縁型の電源装置を示す回路構成図である。また、図５には従来のスイッチング電源制御用集積回路の一例を示している。
図４において、端子ＩＮ１，ＩＮ２は交流電源の入力端子である。これらの入力端子ＩＮ１，ＩＮ２にはヒューズＦを介してダイオードブリッジＤＢが接続され、ダイオードブリッジＤＢの直流出力端子から整流された直流電力をトランスＴ１の一次巻線Ｌｐの一端に供給している。一次巻線Ｌｐの他端は、パワーＭＯＳＦＥＴなどのスイッチ素子Ｑ１のドレインに接続され、そのソースはセンス抵抗Ｒｓを介して接地されている。また、ダイオードブリッジＤＢの直流出力端子には、これら一次巻線Ｌｐ、スイッチ素子Ｑ１およびセンス抵抗Ｒｓの直列回路と並列に平滑用コンデンサＣ１が設けられている。
【０００４】
トランスＴ１には、一次巻線Ｌｐ側に補助巻線Ｌｂが設けられていて、そこには整流用ダイオードＤ１と平滑用コンデンサＣ２が接続されている。整流用ダイオードＤ１と平滑用コンデンサＣ２の接続点は、抵抗Ｒ１１を介してダイオードブリッジＤＢの直流出力端子と接続され、ここからスイッチング電源制御用集積回路（以下、単に集積回路ＩＣという。）に電源Ｖｃｃを供給している。
【０００５】
集積回路ＩＣは、一般に複数の外部端子（ピン）を備えている。図４の集積回路ＩＣには、１番端子としてフィードバック電圧ＶFBの入力端子ＦＢ、２番端子として電圧信号Ｖｉｓが供給されるセンス入力端子ＩＳ、３番端子として集積回路ＩＣ各部に対する基準電圧を与える接地端子ＧＮＤ、４番端子としてスイッチ素子Ｑ１に制御信号を出力するための出力端子ＯＵＴ、５番端子として集積回路ＩＣに電源供給するための電源端子ＶＣＣが示されている。ただし、８ピンの集積回路ＩＣのパッケージでは、ゼロ電流検出用の入力端子、起動電流を供給する端子、および未接続端子など、その他の端子機能を有するピンを備えている。
【０００６】
フィードバック電圧ＶFBが供給される入力端子ＦＢには、フォトカプラを構成するフォトトランジスタＰＴ１のコレクタ端子が接続され、そのエミッタ端子が接地されている。また、電圧信号Ｖｉｓのセンス入力端子ＩＳは抵抗Ｒ１２の一端およびコンデンサＣ３の一端と接続され、それぞれ抵抗Ｒ１２の他端はスイッチ素子Ｑ１とセンス抵抗Ｒｓとの接続点に、コンデンサＣ３の他端は接地端子ＧＮＤに接続されている。集積回路ＩＣのセンス入力端子ＩＳには、スイッチ素子Ｑ１に流れるドレインソース電流Ｉｄｓに比例する電圧信号Ｖｉｓが入力し、出力端子ＯＵＴからは、抵抗Ｒ１３を介してスイッチ素子Ｑ１にＰＷＭ信号を出力するように構成されている。
【０００７】
トランスＴ１の二次巻線Ｌｓ側には、二次巻線Ｌｓに発生した電圧を整流するためのダイオードＤｓ、平滑用コンデンサＣ４とからなる整流回路を介して直流出力端子Ｖｏｕｔが設けられている。ダイオードＤｓのアノードは二次巻線Ｌｓの一端に接続され、カソードは直流出力端子Ｖｏｕｔに接続されるとともに平滑用コンデンサＣ４の一端に接続されている。平滑用コンデンサＣ４の他端は接地され、二次巻線Ｌｓの他端は接地端子Ｇｎｄに接続されている。また、直流出力端子Ｖｏｕｔと接地端子Ｇｎｄの間には、図示しない負荷回路が接続され、さらに３つの抵抗Ｒ１４，Ｒ１５，Ｒ１６からなる直列抵抗回路と、抵抗Ｒ１７、フォトカプラを構成するフォトダイオードＰＤ１およびシャントレギュレータＤ２からなる出力検知回路が接続されている。
【０００８】
つぎに、こうした電源装置の制御を行う集積回路ＩＣについて、図５を参照して説明する。図５には、１番端子である入力端子ＦＢ、２番端子であるセンス入力端子ＩＳ、および４番端子である出力端子ＯＵＴだけを示している。
【０００９】
入力端子ＦＢは、抵抗Ｒ１，Ｒ２を直列接続した抵抗回路を介して接地され、抵抗Ｒ１，Ｒ２の接続点は過電流制限の機能も有している電流コンパレータ１における第１の入力端子（−）に接続されている。電流コンパレータ１は、３入力の比較回路を構成しており、その第２の入力端子（−）が基準電圧源Ｖｔｈ１と接続され、第３の入力端子（＋）が電圧信号Ｖｉｓのセンス入力端子ＩＳと接続されている。また、電流コンパレータ１の出力端子は、フリップフロップ回路２のリセット端子Ｒと接続され、発振回路（ＯＳＣ）３の出力端子はフリップフロップ回路２のセット端子Ｓと接続されている。さらに、フリップフロップ回路２のＱ出力は、バッファ回路４でインピーダンス変換され、出力端子ＯＵＴから集積回路ＩＣに外部接続されたパワーＭＯＳＦＥＴなどのスイッチ素子Ｑ１のスイッチング信号として出力される。
【００１０】
集積回路ＩＣは、その出力端子ＯＵＴの電位がハイ／ロウ（Ｈｉｇｈ／Ｌｏｗ）レベルに変化してスイッチ素子Ｑ１のゲートを駆動し、スイッチ素子Ｑ１をオン／オフさせることにより、トランスＴ１の二次巻線Ｌｓ側で平滑された直流電圧を直流出力端子Ｖｏｕｔと接地端子Ｇｎｄの間に生成する。このときスイッチ素子Ｑ１には、そのオン期間にドレイン電流が流れるから、そこに接続されたトランスＴ１の一次巻線Ｌｐ側に電流が流れ、かつその電流値が増大してトランスＴ１にエネルギーが貯えられる。スイッチ素子Ｑ１はその後にオフするが、このトランスＴ１に蓄えられたエネルギーにより、スイッチ素子Ｑ１のオフ期間にトランスＴの二次巻線Ｌｓ側でダイオードＤｓを通して平滑用コンデンサＣ４に電流を流す。こうして、電源出力端子Ｖｏｕｔと接地端子Ｇｎｄとの間に、トランスＴ１の二次巻線Ｌｓ側で平滑された直流電圧が生成される。また、一次巻線Ｌｐ側のスイッチ素子Ｑ１のドレインソース電流Ｉｄｓは、センス抵抗Ｒｓにより電圧に変換されて、集積回路ＩＣのセンス入力端子ＩＳへ電圧信号Ｖｉｓとして入力される。電圧信号Ｖｉｓが入力されている電流コンパレータ１では、図５に示すように、基準電圧源Ｖｔｈ１とフィードバック電圧ＶFBの抵抗Ｒ１，Ｒ２による分圧との間で第一比較が実施され、それらの電圧値のうちより低い電圧が電圧信号Ｖｉｓとの間で第二比較が実施され、その結果がフリップフロップ回路２に出力される。
【００１１】
ここで、フィードバック電圧ＶFBの分圧が電圧信号Ｖｉｓと比較される場合、電源装置の出力電圧を定電圧制御するための比較となるが、基準電圧源Ｖｔｈ１と電圧信号Ｖｉｓの比較であればピーク電流の検出を意味する比較となる。
【００１２】
ここでは、直流出力端子Ｖｏｕｔと接地端子Ｇｎｄの間に接続された図示しない負荷回路に流れる電流（すなわち、負荷の軽重）に応じて、３つの抵抗Ｒ１４，Ｒ１５，Ｒ１６からなる直列抵抗回路において電圧信号が発生するから、出力検知回路のフォトダイオードＰＤ１には電圧信号に応じた電流が流れる。したがって、集積回路ＩＣの入力端子ＦＢに接続されているフォトトランジスタＰＴ１には負荷回路における負荷電流の変動に対応した大きさのフィードバック電圧ＶFBを供給できる。より詳細には、負荷回路に流れる電流が増大すると平滑用コンデンサＣ４から取り出す電荷が多くなり、電源装置の出力電圧（コンデンサＣ４の両端電圧）が減少するとともにフィードバック電圧ＶFBが増大する。逆に、負荷回路に流れる電流が減少すると平滑用コンデンサＣ４から取り出す電荷が少なくなり、電源装置の出力電圧が増大するとともにフィードバック電圧ＶFBが減少する。
【００１３】
また、集積回路ＩＣでは入力された電圧信号Ｖｉｓを上述した基準電圧源Ｖｔｈ１の電圧値と比較して、一次巻線Ｌｐ側のスイッチ素子Ｑ１に基準値以上の電流が流れた場合に、スイッチング動作を停止するように制御することで、電源装置の構成部品に過度な電流が流れることをサイクル毎に防いでいる。このような制御方法は、パルス・バイ・パルス方式の電流制限と呼ばれている。
【００１４】
さらに、集積回路ＩＣでは、上述の電流制限機能が一定期間持続した場合、スイッチ素子Ｑ１へのＰＷＭ信号の出力をラッチしてスイッチ素子Ｑ１を停止させ、あるいはラッチ停止後にスイッチング動作を自動復帰させる自動再起動機能などを有している。
【００１５】
ところで、このようなスイッチング電源装置に接続される負荷回路が、起動時だけ大きな電流が流れる誘導負荷であるときは、そうした負荷電流の平均電流とピーク電流との間で非常に大きな差が生じる。このような場合に、保護動作の基準電圧を２種類設けて平均電流とピーク電流の各々を監視し、集積回路ＩＣにおけるスイッチング動作を保護する必要があった。
【００１６】
なお、従来は制御用の集積回路ＩＣの外部で平均電流の検出を行っているため、ここにはそれらの検出回路を記載していない。また、平均電流と保護動作基準の比較結果は、電源装置の二次側において出力電圧から作られるＰＷＭ制御用の帰還信号と合成されてから、集積回路ＩＣの入力端子ＦＢへ入力されることが多い。
【００１７】
たとえば特許文献１に示された過電流保護装置では、スイッチ素子Ｑ１に流れる電流が二次側の出力電流に比例することから、電流検出抵抗Ｒｓｐで検出された値が二次側の最大出力電流値Ｉ２を越えるとき、一次側の電流検出回路１１は過電流を検知し、ＰＷＭ制御により出力電流を制限するように動作する。また、二次側の電流検出回路１２は抵抗Ｒｓｓにより検出された電流値と平均電流量として規定された電流値Ｉ１とを比較する。検出された電流値が電流値Ｉ１を越えた時にパルス幅検出回路１３は動作し、パルス幅検出回路１３の出力が反転すると電流検出回路１２からの検出信号が連続して所定時間幅以上入力されたと判断し、ＰＷＭ制御により出力電流を制限する。このように、二次側の電流検出回路１２で負荷電流を直接監視し、平均化した信号をスイッチ素子Ｑ１の制御部へ帰還させて保護動作を行うとともに、一次側の電流検出回路１１では、スイッチ素子Ｑ１の過電流を監視し、制御部へ帰還させて保護動作を行っている（ここでは、特許文献１の図４に示す参照番号を用いている。）。
【００１８】
別の特許文献２には、二次側の出力電流を測定する過電流検出回路を設けて、その検出信号が閾値を一定時間超えたとき、保護動作に入るように制御する過電流保護装置が開示されている。
【特許文献１】特開平１１−２１５６９０号公報（段落番号［００１５］〜［００２６］および図４参照）
【特許文献２】特開平１１−２３４８９２号公報（段落番号［００２２］〜［００４４］および図４〜図１参照）
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかしながら、上述した特許文献１、２の検出回路を設けた電源装置では、二次側で負荷電流を直接監視するための構成部品が増加するから、廉価な電源として構成することが難しい。また、電源装置自体の容積も増大するので、小型の電子機器に組み込むための電源装置としては好ましくないという問題もあった。
【００２０】
本発明はこのような点に鑑みてなされたものであり、回路構成部品を削減し、電源装置自体の容積減少とコストの低減を可能にするスイッチング電源制御用集積回路およびスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００２１】
本発明では、上記問題を解決するために、トランスの一次巻線に接続されたスイッチ素子をスイッチング動作させて、前記トランスの二次巻線側から負荷に所定の電力を供給するためのスイッチング電源制御用集積回路において、スイッチングサイクル毎に前記スイッチ素子に流れる電流値を検知し、前記スイッチ素子のオン期間を制御する電流制限手段と、前記負荷に流れる負荷電流から過負荷状態あるいは過電流状態を検知し、前記スイッチ素子のスイッチング動作を一定期間停止する過負荷・過電流保護手段と、前記過負荷・過電流保護手段に対して、前記負荷の過負荷状態あるいは過電流状態を検知してから前記スイッチ素子のスイッチング動作を停止するまでの遅延時間を設定する遅延手段と、を備え、前記電流制限手段における検出レベルを、前記過負荷・過電流保護手段における検出レベルに対して高く設定するようにしたことを特徴とするスイッチング電源制御用集積回路が提供される。
【００２２】
このスイッチング電源制御用集積回路は、出力電圧制御用の帰還信号を基に平均電流の監視を行い、過負荷・過電流保護手段による保護動作の基準電圧と比較して、平均電流の過電流状態が一定期間持続した場合にスイッチ素子へのＰＷＭ信号の出力をラッチして停止するようにした。
【発明の効果】
【００２３】
本発明によれば、コストを抑え、電源装置の容積を抑えたままピーク電流の制限機能と平均値電流に対する過電流保護機能を両立することができ、誘導負荷のようなピーク電流と平均電流との差が大きい負荷に対しても、平均電流とピーク電流の各々に対して制限を設けることができる。
【発明を実施するための最良の形態】
【００２４】
以下、図面を参照してこの発明の実施の形態について説明する。
（実施の形態１）
図１は、実施の形態１に係るスイッチング電源制御用の集積回路を示すブロック図である。
【００２５】
この集積回路ＩＣは、図４に示す電力変換用のトランスを用いた絶縁型の電源装置に適用されるもので、従来回路（図５）と対応する部分には同一の符号を付けてある。
入力端子ＦＢは、抵抗Ｒ１，Ｒ２を直列接続した抵抗回路を介して接地され、抵抗Ｒ１，Ｒ２の接続点が過電流制限の機能も有する電流コンパレータ１、および平均化回路５にそれぞれ接続され、抵抗回路でフィードバック電圧ＶFBが分圧された電圧信号が、電流コンパレータ１の第１の入力端子（−）と平均化回路５に供給されている。電流コンパレータ１はスイッチ素子Ｑ１（図４）のオン期間を制御する電流制限手段であって、その第２の入力端子（−）は第１の基準電圧源Ｖｔｈ１と接続され、第３の入力端子（＋）はセンス入力端子ＩＳと接続され、そこに電圧信号Ｖｉｓが供給されている。
【００２６】
電流コンパレータ１の出力端子は、フリップフロップ回路２のリセット端子Ｒと接続され、発振回路（ＯＳＣ）３の出力端子はフリップフロップ回路２のセット端子Ｓと接続されている。発振回路（ＯＳＣ）３からは所定周期で短パルスのセット信号がフリップフロップ回路２のセット端子Ｓに入力される。また、平均化回路５の出力端子はコンパレータ６の一方入力端子（＋）と接続され、コンパレータ６の他方入力端子（−）に接続された第２の基準電圧源Ｖｔｈ２の電圧値と比較されている。
【００２７】
この平均化回路５は、負荷電流の瞬時値を時間平均値に変換するものであって、たとえば負荷電流に相当するアナログ信号をＣＲフィルタ（ローパスフィルタ）などによって平均化して時間平均値を出力するアナログ回路によって構成できる。あるいは、この平均化回路５は、負荷電流に相当するアナログ信号を入力し、そのピーク値から時間平均値を演算するアナログ演算回路、たとえばオペアンプを利用して設定された基準値からの引き算回路と積分回路を組み合わせた回路として実現することもできる。
【００２８】
コンパレータ６は、平均化回路５の出力電圧が第２の基準電圧源Ｖｔｈ２の電圧値より大きい値であった場合に出力信号がハイ（Ｈ）レベルになって、電源装置に接続された負荷の過負荷状態あるいは過電流状態として検知する保護手段を構成している。そして、コンパレータ６の出力端子は、遅延回路７を介してラッチ回路８と接続されている。
【００２９】
ここで、本発明の集積回路ＩＣは、電流制限手段における検出レベルである第１の基準電圧源Ｖｔｈ１が、過負荷・過電流保護手段における検出レベルである第２の基準電圧源Ｖｔｈ２に対して高い電圧値に設定されていることを特徴としている。
【００３０】
遅延回路７は、コンパレータ６から出力されたハイレベルの検出信号を所定の時間だけ遅延してラッチ回路８に出力するとともに、コンパレータ６の出力信号がロウ（Ｌ）レベルになるとリセットされる。この遅延回路７により、コンパレータ６のハイレベルの検出信号が所定時間以上継続した場合だけ、ラッチ回路８が起動する。これにより、スイッチ素子Ｑ１（図４）のスイッチング動作が停止されるまでの遅延時間を設定して、ノイズ等による誤動作を防止している。また、ラッチ回路８の出力はインバータ９を介してアンドゲート１０の一方入力端子に接続され、ラッチ回路８の起動後はアンドゲート１０の一方入力端子が所定期間だけロウレベルとなって、アンドゲート１０の他方の入力信号となっているフリップフロップ回路２から出力されるＱ信号を所定の期間だけラッチするように構成されている。なお、アンドゲート１０の出力信号は、バッファ回路４でインピーダンス変換されて、出力端子ＯＵＴから集積回路ＩＣに外部接続されたパワーＭＯＳＦＥＴなどのスイッチ素子Ｑ１のスイッチング信号として出力されている。
【００３１】
つぎに、上述したスイッチング電源制御用の集積回路ＩＣによる電源装置の制御動作について説明する。
電源装置の通常動作時においては、入力端子ＦＢからフィードバック電圧ＶFBを分圧した電圧信号を、それぞれ平均化回路５と電流コンパレータ１に入力したとき、この分圧した電圧信号は第１の基準電圧源Ｖｔｈ１の電圧値より低い。したがって、電流コンパレータ１では、電圧信号とセンス入力端子ＩＳからの電圧信号Ｖｉｓとの比較を行って、出力端子ＯＵＴへのＰＷＭパルスのパルス幅を決定している。
【００３２】
ここで、フィードバック電圧ＶFBを分圧した電圧信号は、あるスイッチングサイクルでのスイッチ素子Ｑ１に流れるピーク電流の指標となっている。これは、スイッチ素子Ｑ１のドレインソース電流Ｉｄｓが増加して、センス入力端子ＩＳへの電圧信号Ｖｉｓがフィードバック電圧ＶFBの分圧に等しくなったとき、スイッチ素子Ｑ１がオフし、オフした時の電流がドレインソース電流Ｉｄｓの最大値、すなわちピーク電流となるからである。したがって、この電流コンパレータ１の基準電圧源Ｖｔｈ１の電圧値は、パルス・バイ・パルス方式の電源装置における、フィードバック電圧ＶFBを分圧した電圧信号が第１の基準電圧源Ｖｔｈ１の電圧値より高い場合のピーク電流制限機能の基準値を与えるものとなっている。
【００３３】
一方、分圧されたフィードバック電圧ＶFBを平均化した信号は、過負荷・過電流保護手段を構成するコンパレータ６に入力されている。したがって、コンパレータ６の基準電圧源Ｖｔｈ２の電圧値は、平均電流の過電流保護機能の基準値を与えるものとなっている。そして、コンパレータ６の基準電圧源Ｖｔｈ２の電圧値と比較された結果は遅延回路７に入力されている。
【００３４】
このとき、平均化回路５から基準電圧源Ｖｔｈ２の電圧値以上の電圧信号が出力されたとすれば、負荷に流れる平均電流が過電流状態にあると判断して、遅延回路７の動作が開始される。逆に、基準電圧源Ｖｔｈ２の電圧値を下回る電圧信号であれば、過電流状態ではないと判断して遅延回路７がリセットされる。
【００３５】
遅延回路７の動作が開始されてから設定された時間が経過したときには、負荷回路が異常状態にあると判断して、ラッチ回路８を動作させてスイッチ素子Ｑ１のスイッチング信号を停止する。
【００３６】
このとき、第１の基準電圧源Ｖｔｈ１は第２の基準電圧源Ｖｔｈ２の電圧値より高い電圧値に設定されているので、平均電流の過電流状態が一定時間持続した場合にラッチ停止できるだけでなく、同じ一定時間内に平均電流以上のピーク電流が流れたとき、それが第１の基準電圧源Ｖｔｈ１の電圧値より小さい場合はスイッチング信号が停止しない。すなわち、瞬間的には平均電流に対する基準値以上の電流を流すことを許容する。そして、このピーク電流が第１の基準電圧源Ｖｔｈ１の電圧値以上であれば、スイッチングサイクル毎に電流値を検知してピーク電流を制限しているので、上述の一定時間内でも電流制限機能を先行させて過大な電流が流れることを防ぐことができる。
【００３７】
この実施の形態１の電源装置は、インダクタに流れる電流の変化（すなわち、スイッチ素子Ｑ１のドレインソース電流Ｉｄｓに比例する電圧信号Ｖｉｓ）を利用して、スイッチ素子Ｑ１のデューティ制御を行い出力電圧を安定化させる電流モード制御（ＣＭＣ：Current Mode Control）方式の制御を行う集積回路を用いたものについて説明した。ここでは詳細を省くけれども、出力電圧の一部を制御信号に帰還して、それによってスイッチ素子Ｑ１のデューティを制御して出力電圧を安定化させる電圧モード制御（ＶＭＣ：Voltage Mode Control）方式の電源装置にも、本発明を適用することが可能である。
【００３８】
以上に説明したように、実施の形態１の集積回路ＩＣを用いた電源装置においては、誘導負荷のようなピーク電流と平均電流との差が大きい負荷回路を接続した場合に、平均電流とピーク電流の各々に対して電流値の制限を設け、スイッチ素子Ｑ１に流れる電流の瞬時値が第１の基準値（Ｖｔｈ１）を超えた場合に、スイッチ素子Ｑ１を次のスイッチングサイクルまでオフさせるとともに、負荷電流の時間平均値が第２の基準値（Ｖｔｈ２）を超えた場合に、負荷が過負荷状態あるいは過電流状態であると判定してスイッチ素子Ｑ１のスイッチング動作を一定期間停止することができる。
【００３９】
また、実施の形態１の電源装置では、負荷電流の時間平均値検出を集積回路ＩＣの内部で実施するようにしたので、外部に平均電流検出回路や平均化回路を追加する必要がなくなるから、構成部品を削減することによって、電源装置自体の容積減少とコストの低減が実現できる。こうして、電源装置のコストを抑えるとともに、電源装置自体の容積を抑えたまま、スイッチング電源制御用集積回路によって、ピーク電流の制限と平均値電流に対する過電流保護機能とを両立することができる。
【００４０】
（実施の形態２）
図２は、実施の形態２に係るスイッチング電源制御用の集積回路を示すブロック図である。
【００４１】
この集積回路ＩＣも、図４に示す電力変換用のトランスを用いた絶縁型の電源装置に適用されるものであって、図１の実施の形態１と同様、従来回路（図５）と対応する部分には同一の符号を付けて、詳細な説明は省略する。ここでは、第２の基準電圧源Ｖｔｈ２と比較するコンパレータ６を平均化回路５の前段に配置している点で実施の形態１のものと異なる。
【００４２】
図２の平均化回路５としては、負荷電流に相当するアナログ信号から時間平均値に相当する信号を生成するロジック回路によって構成することができる。こうしたロジック回路としては、たとえば、所定周期のパルスをカウントするアップダウンカウンタであって、コンパレータ６の出力がハイ（Ｈ）レベルであればアップカウントし、ロウ（Ｌ）レベルであればダウンカウントするアップダウンカウンタによって構成できる。その場合に、ダウンカウンタとしてはオール０でストップさせ、アップカウンタとしてはカウンタ値がオール１でストップさせ、カウンタの値が所定値になったとき、負荷電流の平均値が所定値に達したと判断すればよい。ロジック回路の他の構成例としては、ＰＬＬ回路に用いられるチャージポンプ回路を挙げることができる。また、ロジック回路ではないが、アナログのローパスフィルタ回路でもよい。
【００４３】
（実施の形態３）
図３は、実施の形態３に係るスイッチング電源制御用の集積回路を示すブロック図である。
【００４４】
ここでは、実施の形態２における集積回路ＩＣの平均化回路５と遅延回路７に代えて、これらを一体化した平均化・遅延回路１１が用いられている。平均化・遅延回路１１の具体的な構成については、実施の形態２で説明したロジック回路を利用して構成することができる。また、その他の回路要素の構成などには変更はない。したがって、その詳細な構成および動作についての説明は省略する。
【００４５】
なお、以上３つの実施の形態は、いずれも平均電流の保護機能としてラッチ方式の電源装置として説明したが、本発明は所定時間だけスイッチングを停止した後に自動的に再起動動作に入る、所謂自動復帰制御のスイッチング電源制御用集積回路に適用することも可能である。
【図面の簡単な説明】
【００４６】
【図１】実施の形態１に係るスイッチング電源制御用の集積回路を示すブロック図である。
【図２】実施の形態２に係るスイッチング電源制御用の集積回路を示すブロック図である。
【図３】実施の形態３に係るスイッチング電源制御用の集積回路を示すブロック図である。
【図４】電力変換用のトランスを用いた絶縁型の電源装置を示す回路構成図である。
【図５】従来のスイッチング電源制御用の集積回路を示すブロック図である。
【符号の説明】
【００４７】
１  電流コンパレータ
２  フリップフロップ回路
３  発振回路（ＯＳＣ）
４  バッファ回路
５  平均化回路
６  コンパレータ
７  遅延回路
８  ラッチ回路
９  インバータ
１０  アンドゲート
Ｑ１  スイッチ素子
Ｒ１，Ｒ２  抵抗
Ｖｔｈ１  第１の基準電圧源
Ｖｔｈ２  第２の基準電圧源
【図１】
2008206271.tif 000003
【図２】
2008206271.tif 000004
【図３】
2008206271.tif 000005
【図４】
2008206271.tif 000006
【図５】
2008206271.tif 000007