(57)【要約】【課題】  多重接地シールド半導体パッケージ、そのパッケージの製造方法及びその接地シールドを用いたノイズ防止方法を提供する。【解決手段】  少なくとも一つの半導体チップと、半導体チップが実装されて複数の回路ブロックが形成された回路基板１０００とを備え、回路基板１０００には、回路ブロックの間に回路ブロックの接地と別途に回路ブロック間のノイズ遮断のための導電性の接地シールド３００ｂが形成される半導体パッケージである。また、複数の回路ブロックが形成された回路基板１０００を準備する段階と、回路ブロックの間に回路ブロックの接地と別途に回路ブロック間のノイズ遮断のための導電性の接地シールド３００ｂを形成する段階と、回路基板１０００に少なくとも一つの半導体チップを実装する段階とを含む半導体パッケージ製造方法である。【選択図】  図５
2008112992.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一つの半導体チップと、
前記半導体チップが実装され、複数の回路ブロックが形成された回路基板と、を備え、
前記回路基板には、前記回路ブロックの間に前記回路ブロックの接地とは別途に前記回路ブロック間のノイズ遮断のための導電性の接地シールドが形成されている多重接地シールド半導体パッケージ。
【請求項２】
前記接地シールドは、前記回路基板が実装されるシステムボードまたはチップセットレベルの接地と連結されていることを特徴とする請求項１に記載の多重接地シールド半導体パッケージ。
【請求項３】
前記接地シールドと前記システムボードの接地との間に高周波遮断フィルタが連結されていることを特徴とする請求項２に記載の多重接地シールド半導体パッケージ。
【請求項４】
前記接地シールドは、前記回路基板に形成されたビア及び導電性バンプを介して前記システムボードの接地に連結されることを特徴とする請求項２に記載の多重接地シールド半導体パッケージ。
【請求項５】
前記システムボードは、半導体装置システムのＰＣＢ（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ）であることを特徴とする請求項２に記載の多重接地シールド半導体パッケージ。
【請求項６】
前記接地シールドは、蛇行状に形成されることを特徴とする請求項１に記載の多重接地シールド半導体パッケージ。
【請求項７】
前記回路基板は、アナログ及びデジタル回路ブロックが複合して形成された回路基板であることを特徴とする請求項１に記載の多重接地シールド半導体パッケージ。
【請求項８】
前記回路基板は、アナログ及びデジタルミックス信号チップパッケージ基板、ＳＩＰ（Ｓｙｓｔｅｍ  Ｉｎ  Ｐａｃｋａｇｅ）基板、ＭＳＰ（Ｍｕｌｔｉ−Ｓｔａｃｋｅｄ  Ｐａｃｋａｇｅ）基板、ＷＬＰ（Ｗａｆｅｒ  Ｌｅｖｅｌ  Ｐａｃｋａｇｅ）基板、フリップチップパッケージ基板、パッケージレベルＰＣＢのうちいずれか一つであることを特徴とする請求項７に記載の多重接地シールド半導体パッケージ。
【請求項９】
前記接地シールドは、ノイズを発生させるノイズソース回路ブロックと、前記発生したノイズに影響を受けるノイズ犠牲回路ブロックとの間に形成されたことを特徴とする請求項１に記載の多重接地シールド半導体パッケージ。
【請求項１０】
前記接地シールドは、前記ノイズソース回路ブロックの全体または一部を取り囲む形態、もしくは前記ノイズソース回路ブロック及び前記ノイズ犠牲回路ブロックの一部または全体を取り囲む形態に形成されたことを特徴とする請求項９に記載の多重接地シールド半導体パッケージ。
【請求項１１】
前記ノイズソース回路ブロックはアナログ回路ブロックであり、前記ノイズ犠牲回路ブロックはデジタル回路ブロックであり、
前記接地シールドは、前記アナログ回路ブロックの全体または一部を取り囲む形態、もしくは前記アナログ回路ブロック及び前記デジタル回路ブロックの全体または一部を取り囲む形態に形成されたことを特徴とする請求項９に記載の多重接地シールド半導体パッケージ。
【請求項１２】
前記回路ブロックは、半導体チップ単位で形成され、前記接地シールドは、前記半導体チップの間に形成されたことを特徴とする請求項１に記載の多重接地シールド半導体パッケージ。
【請求項１３】
前記半導体チップは、アナログチップとデジタルチップとを備え、
前記接地シールドは、アナログチップとデジタルチップとの間に形成されるか、
前記アナログチップを取り囲む形態、またはアナログチップ及びデジタルチップを共に取り囲む形態に拡張されて形成されたことを特徴とする請求項１２に記載の多重接地シールド半導体パッケージ。
【請求項１４】
前記接地シールドは、シングルインライン形態または差動ライン形態を有する、ノイズソースピンとノイズ犠牲ピンとの間、またはノイズソース配線ラインとノイズ犠牲配線ラインとの間にも形成されたことを特徴とする請求項１に記載の多重接地シールド半導体パッケージ。
【請求項１５】
前記接地シールドは、前記ノイズソースピンを取り囲む形態、または前記ノイズソースピン及びノイズ犠牲ピン全体または一部を取り囲む形態に拡張されて形成されたことを特徴とする請求項１４に記載の多重接地シールド半導体パッケージ。
【請求項１６】
前記ソースピンまたはソース配線ラインは、アナログ回路ブロックに連結されたソースピンまたは配線ラインであり、
前記犠牲ピンまたは犠牲配線ラインは、デジタル回路ブロックに連結されたソースピンまたは配線ラインであることを特徴とする請求項１４に記載の多重接地シールド半導体パッケージ。
【請求項１７】
前記半導体パッケージは、半導体チップまたは前記回路基板が積層された構造に形成されて、前記回路ブロックが積層された構造に形成され、
前記接地シールドは、前記回路ブロックの間に積層された構造に形成され、前記接地シールドの各層間は、ビアを介して連結されたことを特徴とする請求項１に記載の多重接地シールド半導体パッケージ。
【請求項１８】
前記半導体パッケージは、ウェーハレベルパッケージ（Ｗａｆｅｒ  Ｌｅｖｅｌ  Ｐａｃｋａｇｅ：ＷＬＰ）であり、
前記ＷＬＰの半導体チップ上部に形成された配線層が前記回路基板に該当することを特徴とする請求項１に記載の多重接地シールド半導体パッケージ。
【請求項１９】
複数の回路ブロックが形成された回路基板を準備する段階と、
前記回路ブロックの間に前記回路ブロックの接地と別途に前記回路ブロック間のノイズ遮断のための導電性の接地シールドを形成する段階と、
前記回路基板に少なくとも一つの半導体チップを実装する段階と、を含む多重接地シールド半導体パッケージの製造方法。
【請求項２０】
前記接地シールドは、前記回路基板が実装されるシステムボードまたはチップセットレベルの接地と連結させることを特徴とする請求項１９に記載の多重接地シールド半導体パッケージの製造方法。
【請求項２１】
前記接地シールドを形成する段階は、前記接地シールドと前記システムボードの接地との間に高周波遮断フィルタを形成する段階を含むことを特徴とする請求項２０に記載の多重接地シールド半導体パッケージの製造方法。
【請求項２２】
前記回路ブロックを形成する段階は、前記接地シールドが積層構造に形成される場合、各接地シールドを連結するためのビアを形成する工程を含むことを特徴とする請求項２０に記載の多重接地シールド半導体パッケージの製造方法。
【請求項２３】
前記接地シールドは、蛇行状に形成することを特徴とする請求項１９に記載の多重接地シールド半導体パッケージの製造方法。
【請求項２４】
前記接地シールドは、ノイズを発生させるノイズソース回路ブロックと、前記発生したノイズに影響を受けるノイズ犠牲回路ブロックとの間に形成することを特徴とする請求項１９に記載の多重接地シールド半導体パッケージの製造方法。
【請求項２５】
前記接地シールドは、前記ノイズソース回路ブロックの全体または一部を取り囲む形態、または前記ノイズソース回路ブロック及び前記ノイズ犠牲回路ブロックを一部または全体を取り囲む形態に拡張して形成することを特徴とする請求項２４に記載の多重接地シールド半導体パッケージの製造方法。
【請求項２６】
前記ノイズソース回路ブロックはアナログ回路ブロックであり、前記ノイズ犠牲回路ブロックはデジタル回路ブロックであり、
前記接地シールドは、前記アナログ回路ブロックの全体または一部を取り囲む形態、もしくは前記アナログ回路ブロック及び前記デジタル回路ブロックの全体または一部を取り囲む形態に形成することを特徴とする請求項２４に記載の多重接地シールド半導体パッケージの製造方法。
【請求項２７】
前記接地シールドは、前記回路基板の配線形成工程中に形成することを特徴とする請求項１９に記載の多重接地シールド半導体パッケージの製造方法。
【請求項２８】
ウェーハレベルパッケージ（ＷＬＰ）の製造工程において、
半導体チップが形成されたウェーハ上に複数の回路ブロックを形成する段階と、
前記回路ブロックの間に前記回路ブロックの接地と別途に前記回路ブロック間のノイズ遮断のための導電性の接地シールドを形成する段階と、を含む多重接地シールド半導体パッケージの製造方法。
【請求項２９】
前記接地シールドは、前記回路基板が実装されるシステムボードまたはチップセットレベルの接地と連結されることを特徴とする請求項２８に記載の多重接地シールド半導体パッケージの製造方法。
【請求項３０】
前記接地シールドは、ノイズを発生させるノイズソース回路ブロックと、前記発生したノイズに影響を受けるノイズ犠牲回路ブロックとの間に形成することを特徴とする請求項２８に記載の多重接地シールド半導体パッケージの製造方法。
【請求項３１】
前記接地シールドは、前記回路ブロック形成段階の配線形成工程中に形成することを特徴とする請求項２８に記載の多重接地シールド半導体パッケージの製造方法。
【請求項３２】
前記接地シールド形成段階は、前記回路ブロックのうち少なくとも一つを全体または部分的に取り囲む、導電性接地シールドを形成する段階を含むことを特徴とする請求項２８に記載の多重接地シールド半導体パッケージの製造方法。
【請求項３３】
回路基板に複数の回路ブロックを備える半導体パッケージにおいて、
前記回路ブロックの接地と別途に前記回路ブロックの間に接地シールドを形成し、前記回路ブロック間のノイズを遮断する多重接地シールドを用いたノイズ防止方法。
【請求項３４】
前記接地シールドは、前記回路基板が実装されるシステムボードまたはチップセットレベルの接地と連結されることを特徴とする請求項３３に記載の多重接地シールドを用いたノイズ防止方法。
【請求項３５】
前記接地シールドと前記システムボードの接地との間に高周波遮断フィルタを形成し、高周波ノイズを防止することを特徴とする請求項３３に記載の多重接地シールドを用いたノイズ防止方法。
【請求項３６】
前記接地シールドは、蛇行状に形成することを特徴とする請求項３３に記載の多重接地シールドを用いたノイズ防止方法。
【請求項３７】
前記接地シールドは、ノイズを発生させるノイズソース回路ブロックと前記発生したノイズに影響を受けるノイズ犠牲回路ブロックとの間に形成することを特徴とする請求項３３に記載の多重接地シールドを用いたノイズ防止方法。
【請求項３８】
前記ノイズソース回路ブロックはアナログ回路ブロックであり、前記ノイズ犠牲回路ブロックはデジタル回路ブロックであり、
前記接地シールドは、前記アナログ回路ブロックの全体または一部を取り囲む形態、もしくは前記アナログ回路ブロック及び前記デジタル回路ブロックの全体または一部を取り囲む形態に形成することを特徴とする請求項３７に記載の多重接地シールドを用いたノイズ防止方法。
【請求項３９】
回路基板と、
前記回路基板上に形成されて少なくとも一つの接地に連結された複数の導電性構造物と、
前記複数の導電性構造物の間に形成された導電性の接地シールドと、を備え、
前記導電性の接地シールドは、前記少なくとも一つの接地と異なる接地に連結されている半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に係り、特に、アナログ及びデジタル回路ブロックが複合的に形成されている半導体パッケージ、そのパッケージの製造方法及び半導体パッケージでのノイズ防止方法に関する。
【背景技術】
【０００２】
半導体装置が高集積化するにつれて、アナログ回路ブロックとデジタル回路ブロックとが一つのパッケージ内に共存する半導体パッケージが登場している。例えば、アナログ及びデジタルミックス信号チップを実装したパッケージ、チップがサイドバイサイドタイプに実装されたＳＩＰ（Ｓｙｓｔｅｍ  Ｉｎ  Ｐａｃｋａｇｅ）、チップがスタック型に実装されたＭＳＰ（Ｍｕｌｔｉ−Ｓｔａｃｋｅｄ  Ｐａｃｋａｇｅ）などの半導体パッケージでは、回路基板に複数の回路ブロックが形成され、特にアナログ回路ブロックとデジタル回路ブロックとが共に形成されることがほとんどである。
【０００３】
半導体チップ内部のデジタルまたはアナログブロックのパワー及び接地をＰＤＮ（Ｐｏｗｅｒ  Ｄｉｓｔｒｉｂｕｔｉｏｎ  Ｎｅｔｗｏｒｋ）の観点で良く設計することが重要である。前記のようなミックス信号チップパッケージ、ＳＩＰ、ＭＳＰなどのパッケージ構造において、回路基板のデジタル回路ブロックでのパワー及び接地とアナログ回路ブロックでのパワー及び接地間との電気的遮断も非常に重要である。
【０００４】
ＳＩＰの場合を例として挙げれば、一般的に論理チップ、メモリチップなどが共にパッケージされる。このような構造でＲＦ信号を含むアナログ信号が伝えられるアナログ回路ブロックとデジタル信号が伝えられるデジタル回路ブロックとがパッケージ、すなわち回路基板内に共存し、アナログ回路ブロックのアナログ信号によるノイズがデジタル回路ブロックのパワー及び接地に励起されて伝播されることによって、デジタル回路ブロックに深刻なノイズとして作用する。
【０００５】
したがって、このようなノイズを防止するために、アナログ回路ブロックの接地とデジタル回路ブロックの接地とを回路基板上で分離する方法が提案されているが、このような回路ブロックの間の接地が分離された場合にも、アナログ信号の高周波ノイズは、電磁気波形態に伝播されて、依然としてアナログとデジタル回路ブロックのパワー及び接地間のカップリングを引き起こし、デジタル回路ブロックのノイズとして作用する。
【０００６】
図１は、複数の半導体チップを実装した従来の半導体パッケージの断面図である。
半導体パッケージは、回路基板１９上に２個の半導体チップを実装しており、そのうち一つは、アナログ回路のためのアナログチップ１３であり、他の一つは、デジタル回路のためのデジタルチップ１４である。このように、アナログチップ１３とデジタルチップ１４とが分離された形態のパッケージでも前記のような信号カップリング問題が発生する。このような信号カップリング問題を解決するために、回路基板１９の下部にそれぞれの接地パターン、すなわちアナログ用の接地パターン２０及びデジタル用の接地パターン２１がそれぞれ形成され、このような接地パターン２０、２１は、ボンディングワイヤー１６及びリード端子１７を介してアナログチップ１３及びデジタルチップ１４に連結される。
【０００７】
一方、半導体チップが形成された半導体基板１２の上部に金属パターン１５が形成され、このような金属パターン１５は、外部からのノイズを防止するために形成される。また、半導体チップを含む半導体基板１２は、ＥＭＣ（Ｅｐｏｘｙ  Ｍｏｌｄ  Ｃｏｍｐｏｕｎｄ）のような絶縁体１８によって密閉されて回路基板１９に実装される。
【０００８】
しかし、アナログチップとデジタルチップそれぞれの接地を分離して形成するとしても、前述した回路基板上のデジタル回路ブロック及びアナログ回路ブロック間の信号カップリング問題と同じ問題が発生する。すなわち、デジタルチップは、高周波ノイズによる影響を受ける。このような高周波ノイズによるカップリング問題は、回路ブロック間または半導体チップ間だけでなく、アナログ信号及びデジタル信号が共存できるピン間または配線間にも発生しうるということは言うまでもない。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明が解決しようとする技術的課題は、アナログ回路ブロック及びデジタル回路ブロックが共に含まれた半導体パッケージにおいて、回路ブロック間の高周波ノイズによるカップリング問題を防止できる半導体パッケージ、その半導体パッケージの製造方法、及び半導体パッケージでのノイズ防止方法を提供するところにある。
【課題を解決するための手段】
【００１０】
前記技術的課題を解決するために、本発明は、少なくとも一つの半導体チップと、前記半導体チップが実装されて複数の回路ブロックが形成された回路基板とを備え、前記回路基板には、前記回路ブロックの間に前記回路ブロックの接地と別途に前記回路ブロック間のノイズ遮断のための導電性の接地シールドが形成されている多重接地シールド半導体パッケージを提供する。
【００１１】
前記接地シールドは、前記回路基板が実装されるシステムボードまたはチップセットレベルの接地と連結され、前記接地シールドと前記システムボードの接地との間には、高周波遮断フィルタが連結される。ここで、前記システムボードは、半導体装置システムのＰＣＢである。一方、前記接地シールドは、効果的なノイズ除去のために蛇行状に形成されることが望ましい。
【００１２】
前記回路基板は、アナログ及びデジタル回路ブロックが複合して形成された回路基板である。例えば、前記回路基板は、アナログ及びデジタルミックス信号チップパッケージ基板、ＳＩＰ基板、ＭＳＰ基板、ＷＬＰ基板、フリップチップパッケージ基板、パッケージレベルＰＣＢのうちいずれか一つである。
【００１３】
前記接地シールドは、ノイズを発生させるノイズソース回路ブロックと、前記発生したノイズに影響を受けるノイズ犠牲回路ブロックとの間に形成されうる。また、前記接地シールドは、前記ノイズソース回路ブロックの全体または一部を取り囲む形態、または前記ノイズソース回路ブロック及び前記ノイズ犠牲回路ブロックを一部または全体を取り囲む形態に拡張されて形成されてもよい。ここで、前記ノイズソース回路ブロックはアナログ回路ブロックであり、前記ノイズ犠牲回路ブロックはデジタル回路ブロックである。
【００１４】
一方、前記回路ブロックが半導体チップ単位で形成される場合、前記接地シールドは、前記半導体チップの間に形成される。また、シングルインライン形態または差動ライン形態を有する、ノイズソースピンとノイズ犠牲ピンとの間またはノイズソース配線ラインとノイズ犠牲配線ラインとの間にも前記接地シールドは形成される。ここで、前記ソースピンまたは前記ソース配線ラインは、アナログ回路ブロックに連結されたソースピンまたは配線ラインであり、前記犠牲ピンまたは前記犠牲配線ラインは、デジタル回路ブロックに連結されたソースピンまたは配線ラインである。
【００１５】
前記半導体パッケージは、半導体チップまたは前記回路基板が積層された構造に形成されて、前記回路ブロックが積層された構造に形成され、前記接地シールドは、前記回路ブロックの間に積層された構造に形成され、前記接地シールドの各層間は、ビアを介して連結される。また、前記半導体パッケージは、ウェーハレベルパッケージ（ＷＬＰ）であり、前記ＷＬＰの半導体チップ上部に形成された配線層が前記回路基板に該当する。
本発明はまた、前記技術的課題を達成するために、複数の回路ブロックが形成された回路基板を準備する段階と、前記回路ブロックの間に前記回路ブロックの接地と別途に前記回路ブロック間のノイズ遮断のための導電性の接地シールドを形成する段階と、前記回路基板に少なくとも一つの半導体チップを実装する段階とを含む多重接地シールド半導体パッケージの製造方法を提供する。
【００１６】
一方、半導体パッケージがウェーハレベルパッケージ（ＷＬＰ）である場合、本発明は、前記技術的課題を解決するために、半導体チップが形成されたウェーハ上に複数の回路ブロックを形成する段階と、前記回路ブロックの間に前記回路ブロックの接地と別途に前記回路ブロック間のノイズ遮断のための導電性の接地シールドを形成する段階とを含む多重接地シールド半導体パッケージの製造方法を提供する。
【００１７】
接地シールドは、前記回路基板が実装されるシステムボードまたはチップセットレベルの接地と連結されるが、前記接地シールドを形成する段階は、前記接地シールドと前記システムボードの接地との間に高周波遮断フィルタを形成する工程を含んでもよい。また、前記回路ブロックを形成する段階は、前記接地シールドが積層構造に形成される場合、各接地シールドを連結するためのビアを形成する工程を含んでもよい。一方、前記接地シールドは、前記回路基板の配線形成工程中に形成するか、または別途に形成してもよい。
前記技術的課題を達成するために、回路基板に複数の回路ブロックを備える半導体パッケージにおいて、前記回路ブロックの接地と別途に前記回路ブロックの間に接地シールドを形成して、前記回路ブロック間のノイズを遮断する多重接地シールドを用いたノイズ防止方法を提供する。
【００１８】
本発明のノイズ防止方法は、前記接地シールドを前記回路基板が実装されるシステムボードまたはチップセットレベルの接地と連結され、前記接地シールドと前記システムボードの接地との間に高周波遮断フィルタを形成することによって、デジタル回路ブロックからの高周波ノイズを防止できる。
前記接地シールドは、ノイズを発生させるノイズソース回路ブロックと、前記発生したノイズに影響を受けるノイズ犠牲回路ブロックとの間に形成することが望ましい。このような前記ノイズソース回路ブロックは、アナログ回路ブロックであり、前記ノイズ犠牲回路ブロックは、デジタル回路ブロックであり、前記接地シールドは、前記アナログ回路ブロックの全体または一部を取り囲む形態、または前記アナログ回路ブロック及びノイズ犠牲回路ブロックの全体または一部を取り囲む形態に拡張して形成することが望ましい。
【００１９】
本発明による多重接地シールド半導体パッケージは、ノイズを発生させるノイズソース回路ブロックとノイズ犠牲回路ブロック、例えばアナログ回路ブロックとデジタル回路ブロックとの間にシステム接地と連結される接地シールドを形成して、アナログ回路ブロックからの高周波ノイズを接地シールドを通じてバイパスさせることによって、デジタル回路ブロックを高周波ノイズに対して安定的に維持でき、それによって全体的に半導体パッケージの電気的動作特性を向上させることができる。
（発明の効果）
【００２０】
本発明による多重接地シールド半導体パッケージ、そのパッケージ製造方法及び半導体パッケージにおけるノイズ防止方法は、アナログ回路ブロックとデジタル回路ブロックとの間に回路ブロックそれぞれの接地と別の新たな接地、すなわちシステムボードの接地に連結された接地シールドを形成して、アナログ回路ブロックからの高周波ノイズを接地シールドを通じてバイパスさせることによって、従来のアナログ回路ブロック及びデジタル回路ブロックのパワー及び接地間の高周波ノイズによるカップリング問題を効果的に解決できる。
【００２１】
また、このような接地シールドは、アナログ回路ブロック及びデジタル回路ブロックの間に限定されず、ノイズのソースとなるある部分、例えばピンの間や配線ラインの間にも形成されることによって、さらに効率的にノイズを防止でき、それによって、半導体パッケージの全般的な電気的特性を向上させることができる。
【発明を実施するための最良の形態】
【００２２】
以下では、添付された図面を参照して本発明の望ましい実施形態を詳細に説明する。以下の説明で、ある層が他の層の上部に存在すると記述されるとき、これは、他の層の真上に存在してもよく、その間に第３の層が介在されてもよい。また、図面で、各層の厚さやサイズは、説明の便宜及び明確性のために省略及び誇張されており、図面上で同じ符号は、同じ要素を示す。一方、使われる用語は、単に本発明を説明するための目的として使われたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。
【００２３】
（第１実施形態）
図２は、本発明の第１実施形態によるアナログとデジタル回路ブロックとの間に接地シールドが形成された半導体パッケージの平面図であって、回路基板上のアナログ及びデジタル回路ブロックのみを概略的に示す。
図２を参照する。本実施形態の半導体パッケージは、少なくとも一つの半導体チップ（図示せず）、及び前記半導体チップが実装され、複数の回路ブロックが形成された回路基板１０００を備える。回路基板１０００には、複数の回路ブロックが複合されているが、本実施形態では、アナログ回路ブロック１００とデジタル回路ブロック２００とのみ示されている。このように、アナログ回路ブロック１００とデジタル回路ブロック２００とが複合されて形成されている回路基板１０００としては、アナログ及びデジタルミックス信号チップパッケージ基板、ＳＩＰ基板、ＭＳＰ基板、ＷＬＰ基板、フリップチップパッケージ基板、パッケージレベルＰＣＢなどが挙げられる。
【００２４】
アナログ回路ブロック１００とデジタル回路ブロック２００とは、従来の半導体パッケージのように回路ブロック間のノイズ防止のために、それぞれの接地と連結されている。すなわち、アナログ回路ブロック１００は、ビアなどの内部配線ライン１１０及びアナログ回路ブロック１００の接地と連結されたバンプ１２０を介して自身だけのアナログ回路用の接地に連結される。デジタル回路ブロック２００も自身の内部配線ライン２１０及びバンプ２２０を介してデジタル回路用の接地に連結される。しかし、従来技術部分で説明したように、アナログ及びデジタル回路ブロック１００、２００それぞれの接地を形成する場合にも、アナログ回路ブロック１００からの高周波ノイズがデジタル回路ブロック２００のパワー及び接地にカップリングされることを排除できない。
【００２５】
したがって、本実施形態では、アナログ回路ブロック１００とデジタル回路ブロック２００との間に高周波ノイズ遮断のための接地シールド３００を形成する。このような接地シールド３００は、アナログ及びデジタル回路ブロック１００、２００のそれぞれの接地とは別個の新たな接地に連結される。これにより、本実施形態の半導体パッケージは、アナログ及びデジタル回路ブロック１００、２００のための接地及びノイズ遮断用の接地シールド３００を含む多重接地シールド構造を有する。
【００２６】
接地シールド３００は、高周波ノイズのより効率的な遮断のために、最も安定した接地、例えば半導体パッケージが実装されるシステムボードの接地またはチップセットレベルの接地に連結されることが望ましい。接地シールド３００と連結される接地が不安定であれば、再び接地シールド３００と他の回路ブロック間のカップリングが発生する余地があるためである。図面上、接地シールド３００は、自体の内部配線ライン３１０を介してシステムボードの接地と連結されるバンプ３２０に連結される。これにより、アナログ回路ブロック１００で発生する高周波ノイズは、接地シールド３００を介してシステムボードの接地にバイパスされて、デジタル回路ブロックへの高周波ノイズ伝達を遮断できる。
【００２７】
一方、接地シールド３００は、回路基板１００に配線ラインの形成時に同時に形成されるか、または別の工程を通じて形成されてもよい。工程の便宜上、配線ラインの形成時に同時に形成することが望ましい。また、接地シールド３００は、蛇行状、すなわち曲がりくねった形態に形成できるが、このように蛇行状に接地シールドを形成すれば、システム接地まで高周波ノイズがバイパスされる経路が長くなり、したがって高周波ノイズのパワーが次第に低減されて、さらに効率的な高周波ノイズ除去を行うことができる。
【００２８】
一方、このような蛇行状の接地シールド形成だけでなく、接地シールドとシステムボードとの間に接地高周波遮断フィルタを形成することで、高周波ノイズを選択的に遮断及び除去することによって、ノイズ防止効果をさらに効率的に行うことができる。ここで、高周波遮断フィルタとしては、ＥＳＤ（Ｅｌｅｃｔｒｏ−Ｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ）フィルタ、ＲＬＣ（ｒｅｓｉｓｔａｎｃｅ−ｉｎｄｕｃｔａｎｃｅ−ｃａｐａｃｉｔａｎｃｅ）回路を利用したフィルタなど、高周波を遮断できるさまざまなフィルタが利用できるということは言うまでもない。
【００２９】
図３は、図２のＡ部分をさらに詳細に示す平面図である。接地シールド３００は、ビア３５０を介して他の接地シールドと連結されうる。すなわち、半導体パッケージが積層構造に形成されており、それによって、各層別に接地シールドが形成される場合に、該接地シールド間は、回路基板に形成されたビア３５０を介して連結することによって、システムボードの接地と共通に連結させることができる。
【００３０】
一方、図示してはいないが、回路基板内にアナログ及びデジタルブロック間の隣接区間が複数形成されている場合にも、それぞれの間にノイズ遮断用の接地シールドを形成し、内部配線やビアを介して共に連結して共通システムボードの接地に連結できるということは言うまでもない。
【００３１】
（第２実施形態）
図４は、本発明の第２実施形態によるアナログとデジタル回路ブロックとの間に接地シールドが形成された半導体パッケージの平面図であり、やはりアナログ及びデジタル回路ブロックだけを概略的に示している。
【００３２】
図４を参照する。本実施形態での半導体パッケージも回路基板１０００にアナログ回路ブロック１００及びデジタル回路ブロック２００が隣接しており、それぞれの回路ブロック１００、２００は、自身の接地ラインに連結されている。一方、アナログ回路ブロック１００とデジタル回路ブロック２００との間に形成された接地シールド３００ａは、第１実施形態と少し異なって形成される。
【００３３】
すなわち、接地シールド３００ａは、アナログ回路ブロック１００とデジタル回路ブロック２００との間にのみ形成されることではなく、アナログ回路ブロック１００を取り囲む形態に拡張されて形成される。そのような接地シールド３００ａが、システムボードの接地に内部配線ライン３１０及びバンプ３２０を介して連結されることは、第１実施形態と同様である。
【００３４】
本実施形態のように、接地シールド３００ａをアナログ回路ブロック１００全体を取り囲む形態に形成する場合、アナログ回路ブロック１００の全方向からの高周波ノイズを遮断できるので、デジタル回路ブロック２００だけでなく隣接した他の回路ブロックへの高周波ノイズの伝達を遮断でき、且つ他の経路を介してデジタル回路ブロック２００にノイズが浸透することをさらに効率的に防止できる。
【００３５】
本実施形態では、アナログ回路ブロック１００全体を取り囲む形態に接地シールドが形成されたが、接地シールドの形態は、それに限定されるものではない。すなわち、回路ブロック１００、２００の間から拡張して、アナログ回路ブロック１００の一部のみ取り囲む形態、例えば一面を開放した形態に形成できるだけでなく、アナログブロックの形態によってはアナログ回路ブロックの一部または全体を取り囲む多様な形態に形成できる。
【００３６】
一方、第１実施形態で説明したように、本実施形態でも接地シールドを蛇行状に形成するか、システムボードの接地の間に高周波遮断フィルタを形成してもよいということは言うまでもない。
【００３７】
図５は、本発明の第３実施形態によるアナログとデジタル回路ブロックとの間に接地シールドが形成された半導体パッケージの平面図であって、やはりアナログ及びデジタル回路ブロックのみを概略的に示している。
【００３８】
図５を参照する。本実施形態での半導体パッケージは、第１及び第２実施形態と異なり、ノイズ遮断用の接地シールド３００ｂが、アナログ回路ブロック１００だけでなく、デジタル回路ブロック２００も共に取り囲む形態に形成される。このような形態の接地シールド３００ｂも内部配線ライン３１０及びバンプ３２０を介してシステムボードの接地と連結される。
【００３９】
このように、接地シールド３００ｂをアナログ回路ブロック１００及びデジタル回路ブロック２００を共に取り囲む形態に形成することによって、アナログ回路ブロック１００からのデジタル回路ブロック２００への高周波ノイズ伝達を効果的に遮断できる。また、このような形態の接地シールド３００ｂは、アナログ回路ブロック１００からデジタル回路ブロック２００以外の他の回路ブロックへの高周波ノイズ伝播を遮断でき、デジタル回路ブロック２００へのアナログ回路ブロック１００からのノイズ以外の他の外部ノイズの浸透も共に遮断できるという長所を有する。
【００４０】
本実施形態でも接地シールド３００ｂは、アナログ回路ブロック１００及びデジタル回路ブロック２００全体を取り囲む形態に限定されず、一部のみ取り囲む形態に形成でき、蛇行状に形成されてもよい。また、システムボードの接地と接地シールド３００ｂとの間に高周波遮断フィルタが設置されうるということは言うまでもない。
【００４１】
（第４実施形態）
図６は、本発明の第４実施形態によるノイズソースに接地シールドが形成された半導体パッケージの平面図であって、半導体パッケージ内にアナログ回路ブロックのみならず、ノイズソースとして作用するあらゆる部分にノイズ遮断用の接地シールドが形成できるということを例示する。
本実施形態での半導体パッケージは、ノイズが発生できる任意のノイズソース４００に接地シールド３００ｃが形成される。このようなノイズソース４００は、自体の内部配線ライン４１０及びバンプ４２０を介して自体接地に連結されてもよく、前述したアナログ回路ブロック１００に連結されてアナログ回路ブロックの接地に共に連結されてもよい。接地シールド３００ｃも、内部配線ライン３１０とバンプ３２０を介してシステムボードの接地に連結されるということは言うまでもない。
【００４２】
ノイズソース４００についていくつかの例を挙げて説明すれば、半導体パッケージには、半導体チップと回路基板とを連結するための複数のピン及び配線ラインが形成されているので、このようなピン及び配線ラインのうち、アナログ信号を伝達するピン及び配線ラインが高周波ノイズソースとして作用できる。したがって、このようなピンまたは配線ライン全体または一部を取り囲む形態に接地シールドを形成することによって、高周波ノイズを遮断できる。ここで、ピン及び配線ラインは、シングルインライン形態または差動ライン形態などの構造を有する。
【００４３】
一方、半導体パッケージ中には、半導体チップ単位でアナログ回路ブロック及びデジタル回路ブロックが形成されることもある。このような形態に形成されたパッケージの場合、アナログチップ全体がノイズソースとして作用できる。したがって、アナログチップ全体または一部を取り囲む形態に接地シールドを形成して、高周波ノイズを遮断することが可能である。
【００４４】
前記の例示に限定されず、ノイズソースとして作用するいずれの部分にも接地シールドを形成できるということは言うまでもない。また、このようなノイズソースに形成される接地シールドも蛇行状に形成され、且つシステムボードの接地と接地シールドとの間に高周波遮断フィルタが形成されてもよいことは言うまでもない。
【００４５】
前記実施形態を通じて説明したように、本発明の半導体パッケージは、回路ブロックの間に接地シールドを形成することによって、高周波ノイズによるカップリング問題を防止できる。一方、このような接地シールドは、ＥＳＤ（Ｅｌｅｃｔｒｏ  Ｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ）またはＥＭＳ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  Ｓｕｓｃｅｐｔｉｂｉｌｉｔｙ）側面でも、外部から励起されたフィールドをシステムボードの接地に直ちにバイパスさせる機能も兼ねる。したがって、接地シールドは、ＳＳＮ（Ｓｉｍｕｌｔａｎｅｏｕｓ  Ｓｗｉｔｃｈｉｎｇ  Ｎｏｉｓｅ）、ＥＳＤ、ＥＭＳなどに関連しているノイズを減少させ、半導体パッケージの全体的な電気的動作特性を向上させることができる。
【００４６】
（第５実施形態）
図７Ａ及び図７Ｂは、本発明の第５実施形態による接地シールドが形成されたＷＬＰの平面図及び断面図であって、接地シールドがＷＬＰ構造のパッケージに適用できることを示す。
図７Ａを参照する。本実施形態のＷＬＰ構造の半導体パッケージは、上面に複数のバンプ、例えばはんだボールが形成されており、はんだボールは、複数の配線ラインを介して連結されていることが確認できる。ここで、高周波ノイズソースとなるアナログ回路ブロック１００は、接地シールド３００ｄによって取り囲まれる。また、接地シールド３００ｄは、システムボードの接地と連結されるバンプ５５０に連結されていることが確認できる。したがって、ＷＬＰでもノイズ遮断用の接地シールド３００ｄが適用されて、効果的に高周波ノイズを遮断できる。以下の図７Ｂで説明するが、ＷＬＰの場合、半導体チップに直ちに形成される配線ライン層が半導体パッケージの回路基板に該当し、このような配線ライン層に接地シールド３００ｄが形成される。
【００４７】
一方、図７Ｂは、ＷＬＰの断面図であって、他の配線ライン部分は除いて接地シールド３００ｄが形成された部分の断面を示す。
ＷＬＰ５００は、シリコン半導体チップ５１０、半導体チップ上のパッシベーション５２０、配線ライン絶縁のための第１絶縁層５３０、接地シールド３００ｄ、及びＷＬＰ５００をシステムボードに結合させるためのバンプ５５０を備える。第１絶縁層５３０は、２個の層５３２、５３４に形成され、上部層５３４に接地シールド３００ｄが形成されるが、このような接地シールドは、他の配線ライン形成時に共に形成できるということは言うまでもない。一方、第１絶縁層５３０の上部に全体ＷＬＰ５００の保護のための第２絶縁層５６０が形成されており、バンプ５５０は、接地シールド３００ｄの一部に形成されたＵＢＭ（Ｕｎｄｅｒ  Ｂｕｍｐ  Ｍｅｔａｌｌｅｒｇｙ  ｌａｙｅｒ）層５４０に結合されている。
【００４８】
ＷＬＰ構造では、シリコン半導体チップ５１０の上部の配線ラインが形成される層、特に第１絶縁層が一般的な半導体パッケージの回路基板に対応し、このような第１絶縁層として接地シールド３００ｄが形成される。ここで、接地シールド３００ｄと連結されるバンプ５５０は、ＷＬＰ５００が実装されるシステムボードの接地に連結されるバンプである。
【００４９】
一方、ＷＬＰ構造でも多層配線ラインが形成できるが、その場合に接地シールドも多層構造に形成され、各層間の接地シールドは、ビアを介して連結される。また、前記実施形態で説明した蛇行状の接地シールドや、システムボードの接地と接地シールド３００ｄとの間に形成される高周波遮断フィルタもＷＬＰ構造の半導体パッケージにそのまま適用可能である。
【００５０】
図８Ａ及び図８Ｂは、従来及び本発明の接地シールドが形成された半導体パッケージを示す写真である。
図８Ａに示すように、従来半導体パッケージは、回路基板内のアナログ回路ブロック１００とデジタル回路ブロック２００とを絶縁ラインＢを通じて分離し、必要に応じてそれぞれの接地を形成する方法で形成された。それによって、前述したアナログ回路ブロック１００とデジタル回路ブロック２００とのパワー及び接地間の高周波ノイズによるカップリング問題が発生した。
【００５１】
しかし、図８Ｂに示すように、アナログ回路ブロック１００とデジタル回路ブロック２００との間に接地シールド３００が形成され、接地シールド３００を介して高周波ノイズがバイパスされることで、本発明による半導体パッケージは、従来の回路ブロックのパワー及び接地間の高周波ノイズによるカップリング問題を効果的に解決できる。図面では、接地シールド３００がアナログ回路ブロック１００とデジタル回路ブロック２００との間にのみ形成されたが、回路ブロックの全体または一部を取り囲む形態に拡張して形成されてもよいということは言うまでもない。
【００５２】
一方、実際の半導体パッケージにおいてアナログ回路ブロック１００とデジタル回路ブロック２００間のカップリングキャパシタンスを測定した結果、図８Ａの従来の半導体パッケージは、３．１０２ｐＦ程度のキャパシタンスを有し、図８Ｂの本発明の半導体パッケージは、０．５６１ｐＦ程度のキャパシタンスを有すると測定された。すなわち、従来の半導体パッケージに比べて、接地シールドを採用した本発明の半導体パッケージのカップリングが、８０％程度改善されることを確認した。
【００５３】
図９は、本発明の第６実施形態による接地シールドが形成された半導体パッケージの製造方法に関するフローチャートである。
複数の回路ブロックが形成された回路基板が準備され（Ｓ１００）、回路基板内に回路ブロックの間、特に接地回路ブロックとデジタル回路ブロックとの間に接地シールドを形成する（Ｓ２００）。このような接地シールドは、複数の回路ブロックの接地と分離された別途の接地であって、今後回路基板に形成されるバンプを介してシステムボードの接地に連結される。
【００５４】
一方、接地シールドは、蛇行状に製作できるが、前記のように高周波ノイズのパス経路を増加させることによって、ノイズのパワーを減少させることができる。また、回路基板に接地シールドに連結される高周波遮断フィルタを設置してもよい。このような高周波遮断フィルタは、回路基板に形成してもよいが、半導体パッケージが実装されるシステムボードに直接設置してもよい。また、接地シールド工程と別途に形成してもよいことは言うまでもない。
【００５５】
本実施形態において、接地シールドを回路ブロックが既に形成された回路基板に形成しているが、回路基板に回路ブロックを形成する配線工程中に接地シールドを形成してもよいということは言うまでもない。回路基板の配線工程中に接地シールドを形成することが時間及び工程手順に有利なため、接地シールドは、配線工程中に同時に形成することが望ましい。
【００５６】
接地シールド工程以後に回路基板に半導体チップを実装し（Ｓ３００）、回路基板にバンプなどを形成して半導体パッケージを完成する（Ｓ４００）。本実施形態において接地シールドをアナログ回路ブロックとデジタル回路ブロックとの間に形成したが、ノイズソースとなるいずれの部分にも接地シールドを形成でき、その形態としては、ノイズソース全体または一部を取り囲む形態や、ノイズに影響を受けるノイズ犠牲領域全体または一部を共に取り囲む形態に接地シールドを形成できるということは言うまでもない。
【００５７】
一方、半導体パッケージがＷＬＰである場合、シリコン半導体チップ上に複数の回路ブロック、すなわち配線ラインを形成し、その後、回路ブロックの間に接地シールドを形成する方式で半導体パッケージを製造する。このとき、前記のように時間上及び工程手順の節約のために、回路ブロック形成段階の配線工程中に接地シールドを共に形成することが望ましい。
以上、本発明を図面に示す実施形態を参考として説明したが、これは、例示的なものに過ぎず、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であるという点が理解できるであろう。したがって、本発明の真の技術的な保護範囲は、特許請求の範囲の技術的思想によって決まらねばならない。
【産業上の利用可能性】
【００５８】
本発明は、半導体装置関連の技術分野に好適に用いられる。
【図面の簡単な説明】
【００５９】
【図１】複数の半導体チップを実装した従来の半導体パッケージの断面図である。
【図２】本発明の第１実施形態によるアナログとデジタル回路ブロックとの間に接地シールドが形成された半導体パッケージの平面図である。
【図３】図２のＡ部分をさらに詳細に示す平面図である。
【図４】本発明の第２実施形態によるアナログとデジタル回路ブロックとの間に接地シールドが形成された半導体パッケージの平面図である。
【図５】本発明の第３実施形態によるアナログとデジタル回路ブロックとの間に接地シールドが形成された半導体パッケージの平面図である。
【図６】本発明の第４実施形態によるノイズソースに接地シールドが形成された半導体パッケージの平面図である。
【図７Ａ】本発明の第５実施形態による接地シールドが形成されたＷＬＰの平面図である。
【図７Ｂ】本発明の第５実施形態による接地シールドが形成されたＷＬＰの断面図である。
【図８Ａ】従来の接地シールドが形成された半導体パッケージを示す写真である。
【図８Ｂ】本発明の接地シールドが形成された半導体パッケージを示す写真である。
【図９】本発明の第６実施形態による接地シールドが形成された半導体パッケージの製造方法に関するフローチャートである。
【符号の説明】
【００６０】
１００:アナログ回路ブロック、１１０、２１０、３１０、４１０:配線ライン、１２０:アナログ回路ブロックの接地と連結されたバンプ、２００:デジタル回路ブロック、２２０:デジタル回路ブロックの接地と連結されたバンプ、３００、３００ａ、３００ｂ、３００ｃ、３００ｄ:接地シールド、３２０、５５０:システムボードの接地と連結されたバンプ、３５０:ビア、４００:ノイズソース、４２０:ノイズソースの接地と連結されたバンプ、５００:ＷＬＰ、５１０:シリコン半導体チップ、５２０:パッシベーション、５３０、５６０:絶縁層、５４０:ＢＵＭ層、１０００:回路基板、
【図１】
2008112992.tif 000003
【図２】
2008112992.tif 000004
【図３】
2008112992.tif 000005
【図４】
2008112992.tif 000006
【図５】
2008112992.tif 000007
【図６】
2008112992.tif 000008
【図７Ａ】
2008112992.tif 000009
【図７Ｂ】
2008112992.tif 000010
【図８Ａ】
2008112992.tif 000011
【図８Ｂ】
2008112992.tif 000012
【図９】
2008112992.tif 000013