(57)【要約】【課題】少ない端子数でより多くのキースイッチの押下を検出し、かつ多重押しされた場合のキースイッチの判定の誤りを防止できるキー入力装置を提供する。【解決手段】周期的なパルス信号を分周することにより周期の異なる複数の分周信号を発生させる分周部１０３と、前記パルス信号および前記複数の分周信号に対応し、それぞれに、対応する前記パルス信号または前記複数の分周信号の１つが断続される複数のキースイッチを含むキースイッチ群１０２と、前記複数のキースイッチからの出力信号の論理和をマイクロコンピュータの入力端子１０５に出力する論理回路１０４とを備える。【選択図】図１
2008269104.tif 000002
【特許請求の範囲】
【請求項１】
周期的なパルス信号を分周することにより周期の異なる複数の分周信号を発生する分周手段と、
前記パルス信号および前記複数の分周信号に対応する複数のキースイッチであって、前記複数のキースイッチのそれぞれに、対応する前記パルス信号または前記複数の分周信号の１つを断続する複数のキースイッチを含む第１のキースイッチ群と、
前記複数のキースイッチからの出力信号の論理和をマイクロコンピュータの第１の入力端子に出力する第１の論理回路と
を備えるキー入力装置。
【請求項２】
前記キー入力装置は、前記マイクロコンピュータを備え、
前記マイクロコンピュータは、
前記第１の入力端子から入力される論理和信号のパルス幅を測定するパルス幅測定手段と、
前記測定したパルス幅に基づいて押下されたキースイッチを判定する判定手段と
を備える請求項１記載のキー入力装置。
【請求項３】
前記パルス幅測定手段は、前記マイクロコンピュータに内蔵されたタイマを用いて、前記パルス幅を測定する
請求項２記載のキー入力装置。
【請求項４】
前記判定手段は、前記パルス信号及び複数の分周信号のうち、測定されたパルス幅の２倍に略等しい周期の信号に対応するキースイッチが押下されたと判定する
請求項２記載のキー入力装置。
【請求項５】
前記判定手段は、さらに、測定されたパルス幅の２倍が、前記パルス信号及び複数の分周信号のうち２つ以上の信号の周期の和に略等しい場合、当該２つ以上の信号に対応する２つ以上のキースイッチが押下されたと判定する
請求項４記載のキー入力装置。
【請求項６】
前記キー入力装置はさらに、
前記パルス信号および前記複数の分周信号に対応する複数のキースイッチであって、前記複数のキースイッチのそれぞれに、対応する前記パルス信号または前記複数の分周信号の１つが入力される複数のキースイッチを含む第２のキースイッチ列と、
前記第２のキースイッチ列に含まれる複数のキースイッチからの出力信号の論理和をマイクロコンピュータの第２の入力端子に出力する第２の論理回路とを備える
請求項１記載のキー入力装置。
【請求項７】
前記キー入力装置は、前記マイクロコンピュータを備え、
前記マイクロコンピュータは、
前記第１および第２の入力端子から入力される論理和信号のパルス幅をそれぞれ測定するパルス幅測定手段と、
前記測定したパルス幅に基づいてキースイッチの状態を判定する判定手段とを備える
請求項６記載のキー入力装置。
【請求項８】
前記パルス幅測定手段は、前記マイクロコンピュータに内蔵されたタイマを用いる
請求項７記載のキー入力装置。
【請求項９】
前記キー入力装置はさらに、
前記パルス信号および前記複数の分周信号に対応する複数のキースイッチであって、前記複数のキースイッチのそれぞれに、対応する前記パルス信号または前記複数の分周信号の１つが入力される複数のキースイッチを含む第２のキースイッチ列と、
前記第２のキースイッチ列に含まれる複数のキースイッチから出された出力信号の論理和を求める第２の論理回路と、
前記第１および第２の論理回路と前記第１の入力端子との間に、前記第１および第２の論理回路から出力される第１および第２の論理和信号を異なる振幅を持つ信号として加算し、加算後のアナログ信号を前記第１の入力端子に出力するアナログ変換加算手段とを備える
請求項１記載のキー入力装置。
【請求項１０】
前記キー入力装置は、前記マイクロコンピュータを備え、
前記マイクロコンピュータは、
前記アナログ信号のパルス幅を測定するパルス幅測定手段と、
前記アナログ信号の振幅を測定する振幅測定手段と、
前記パルス幅測定手段および前記振幅測定手段により測定したパルス幅および振幅に基づいて押下されたキースイッチを判定する判定手段と
を備える請求項９記載のキー入力装置。
【請求項１１】
前記判定手段は、
前記振幅測定手段により測定した振幅に対応するキースイッチ列を判定する列判定手段を備え、
前記パルス信号および複数の分周信号のうち、測定されたパルス幅の２倍に略等しい周期の信号に対応するキースイッチであって、前記列判定手段により判定されたキースイッチ列内のキースイッチが押下されたと判定する
請求項１０記載のキー入力装置。
【請求項１２】
前記列判定手段は、
第１のキースイッチ列に対応する第１の振幅の値と、
第２のキースイッチ列に対応する第２の振幅の値と、
第１の振幅と第２の振幅との和と
を記憶する振幅テーブルを記憶し、
測定した振幅に基づいて、前記振幅テーブルを参照することにより、押下されたキースイッチを含むキースイッチ列を判定する
請求項１１記載のキー入力装置。
【請求項１３】
前記判定手段は、さらに、
測定されたパルス幅の２倍が、前記パルス信号および複数の分周信号のうち２つ以上の信号の周期の和に略等しい場合、当該２つ以上の信号に対応する２つ以上のキースイッチが押下されたと判定する
請求項１２記載のキー入力装置。
【請求項１４】
前記判定手段は、
各キースイッチに対応する分周信号の周期の１／２の値を記憶するテーブルを記憶し、
測定したパルス幅に基づいて前記テーブルを参照することにより、押下されたキースイッチを判定する
請求項４または１１記載のキー入力装置。
【請求項１５】
前記判定手段は、
各キースイッチに対応する分周信号の周期の１／２の値と、前記パルス信号および複数の分周信号のうち２つ以上の信号の周期の和の１／２の値とを記憶するテーブルを記憶し、
測定したパルス幅に基づいて前記テーブルを参照することにより、押下されたキースイッチを判定する
請求項５または１３記載のキー入力装置。
【請求項１６】
前記複数の分周信号は、
前記パルス信号の２のべき乗倍の周期をもつ
請求項１〜１５のいずれか１項に記載のキー入力装置。
【請求項１７】
請求項１〜１６のいずれか１項に記載のキー入力装置を備える電子レンジ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キースイッチ押下時にキースイッチ位置を検出するための信号をマイクロコンピュータへ出力し、その出力信号をもとに押下されたキースイッチを、マイクロコンピュータを用いて判定するキー入力装置に関するものである。
【背景技術】
【０００２】
従来、マイクロコンピュータを用いて多数のキースイッチの短絡および開放の状態を判定するキー入力装置が用いられてきた。
【０００３】
図１４は、従来の標準的なキー入力装置の構成の一例を示す構成図である。同図のキー入力装置は、マイクロコンピュータ１４０１と１６個のキースイッチｓ１〜ｓ１６とを含む。マイクロコンピュータはＰＯ１〜ＰＯ４に示す４個の出力端子と、ＰＩ１〜ＰＩ４に示す４個の入力端子とを備える。マイクロコンピュータは出力端子ＰＯ１〜ＰＯ４から順次ドライブパルスとしてハイレベルを出力する。出力端子ＰＯ１にハイレベルが出力されたとき、キースイッチｓ１〜ｓ４のいずれかが押下されていれば、押下されているキースイッチに対応する入力端子にハイレベルが入力される。例えば、キースイッチｓ３に対しては入力端子ＰＩ３が対応しているため、入力端子ＰＩ３にハイレベルが入力されると、キースイッチｓ３が押下されていることが分かる。次に出力端子ＰＯ２にハイレベルが出力されたときｓ５〜ｓ８のスイッチのいずれかが押下されていれば、押下されているスイッチに対応する入力端子にハイレベルが入力される。以下、同様に出力端子ＰＯ３、ＰＯ４から順にハイレベルが出力されることで、全てのキースイッチの判定が行われる。以上のように、合わせて８個の端子で１６個のキースイッチの状態が判定される。
【０００４】
また、図１５は、従来のキー入力装置の構成の他の例を示す構成図である。同図のキー入力装置は、マイクロコンピュータ１５０１と１５個のキースイッチとを含む。この構成例では、マイクロコンピュータ１５０１の端子数を減らすため、１５個のキースイッチが階段状に配置される。マイクロコンピュータ１５０１はＰＩＯ１〜ＰＩＯ６に示す６個の入出力端子を備える。マイクロコンピュータ１５０１は、入出力端子ＰＩＯ１〜ＰＩＯ６から順にドライブパルスとしてハイレベルを出力し、図１４に示すキー入力装置で用いたキー判定と同様の判定が行われることで、６個の入出力端子で１５個のキースイッチの状態が判定される。
【０００５】
また、特許文献１に示される従来技術は、複数のキースイッチマトリクスをそれぞれ複数部分に分け、タイミングが異なるパルス信号によりキースイッチマトリクスの部分毎に異なるタイミングで順に有効にするキースキャン回路を開示している。そのため、タイミングが異なるパルス信号を発生するカウンタと、複数のキースイッチマトリクスを部分的に有効にする複数のＡＮＤゲートを備えている。複数のキースイッチマトリクスを部分的に有効にすることによりドライブパルスを供給する端子数を削減している。
【特許文献１】特開平０１−０７６３１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来技術によれば、キースイッチの数に対して数多くの入出力端子が必要であるという問題と、キースイッチを多重押しした時に、押下されていないキースイッチが押下されていると誤判定されるという問題とがある。
【０００７】
必要とされる入出力端子の数について詳しく説明すると、図１４に示される技術は、例えば１６個のキースイッチをスキャンし、押下されたキースイッチを判定するためには８個の入出力端子が必要である。また、図１５に示される技術は、図１４に比べて必要とされる入出力端子は少なくてすむものの、それでも例えば１５個のキースイッチをスキャンし、押下されたキースイッチを判定するためには６個の入出力端子が必要である。また、特許文献１に記載の技術においても、少なくともキーマトリクスの行と列の数の合計となる数だけ入出力端子が必要である。例えば、図１４に示すキースイッチｓ１〜ｓ１６のように配置されたキーマトリクスを利用すると、少なくとも８個の入出力端子が必要である。
【０００８】
誤判定について詳しく説明すると、図１６に示すように、キースイッチｂ１、ｂ２およびｂ４が押下された場合に、出力端子ＰＯ１からハイレベルが出力された場合、信号経路１６０２で信号が回り込み、入力端子ＰＩ２にもハイレベルが入力される。したがって、キースイッチｂ３も押下されたと誤判定される。
【０００９】
そこで、本発明は、上記課題を解決するためになされたもので、より少ない入出力端子を使用し、キースイッチ判定の誤判定を防止するキー入力装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明におけるキー入力装置は、周期的なパルス信号を分周することにより周期の異なる複数の分周信号を発生する分周手段と、前記パルス信号および前記複数の分周信号に対応する複数のキースイッチであって、前記複数のキースイッチのそれぞれに、対応する前記パルス信号または前記複数の分周信号の１つを断続する複数のキースイッチを含む第１のキースイッチ群と、前記複数のキースイッチからの出力信号の論理和をマイクロコンピュータの第１の入力端子に出力する第１の論理回路とを備える。
【００１１】
この構成によれば、キースイッチの判定に必要な入力端子を１個にすることができる。さらに、押下されたキースイッチに対応して論理和信号が出力されるので、キースイッチ判定の誤判定を防止することができる。
【００１２】
また、前記パルス幅測定手段は、前記マイクロコンピュータに内蔵されたタイマを用いて、前記パルス幅を測定する構成でもよい。
【００１３】
この構成によれば、別途パルス幅を測定する装置を用いる必要がなく、部品点数を削減することができる。
【００１４】
また、本発明におけるキー入力装置は、さらに、前記パルス信号および前記複数の分周信号に対応する複数のキースイッチであって、前記複数のキースイッチのそれぞれに、対応する前記パルス信号または前記複数の分周信号の１つが入力される複数のキースイッチを含む第２のキースイッチ列と、前記第２のキースイッチ列に含まれる複数のキースイッチからの出力信号の論理和をマイクロコンピュータの第２の入力端子に出力する第２の論理回路とを備える構成でもよい。
【００１５】
この構成によれば、キースイッチ群が１つである場合に比較して、より多くのキースイッチを設けることができる。
【００１６】
また、前記パルス幅測定手段は、前記マイクロコンピュータに内蔵されたタイマを用いる構成でもよい。
【００１７】
この構成によれば、マイクロコンピュータに実装されたハードウェアタイマ資源の使用を節約することができる。
【００１８】
また、本発明におけるキー入力装置は、さらに、前記パルス信号および前記複数の分周信号に対応する複数のキースイッチであって、前記複数のキースイッチのそれぞれに、対応する前記パルス信号または前記複数の分周信号の１つが入力される複数のキースイッチを含む第２のキースイッチ列と、前記第２のキースイッチ列に含まれる複数のキースイッチから出された出力信号の論理和を求める第２の論理回路と、前記第１および第２の論理回路と前記第１の入力端子との間に、前記第１および第２の論理回路から出力される第１および第２の論理和信号を異なる振幅を持つ信号として加算し、加算後のアナログ信号を前記第１の入力端子に出力するアナログ変換加算手段とを備える構成でもよい。
【００１９】
この構成によれば、キースイッチ群を複数設けた場合においても、マイクロコンピュータの入力端子は１個で済むため、入出力端子数を削減することができる。
【００２０】
また、本発明におけるキー入力装置を備える電子レンジでもよい。
この構成によれば、電子レンジに用いられる制御用のマイクロコンピュータの端子数を削減することができる。
【発明の効果】
【００２１】
本発明によれば、より少ない入出力端子を使用し、キースイッチ判定の誤判定を防止するキー入力装置を提供することができる。
【発明を実施するための最良の形態】
【００２２】
（第１の実施の形態）
本実施の形態におけるキー入力装置は、パルス幅変調を利用したキー入力装置である。すなわち、互いに周期の異なる複数の分周信号を複数のキースイッチに供給し、複数のキースイッチの論理レベルの論理和を求め、当該論理和をマイクロコンピュータの入力端子に入力するように構成されている。マイクロコンピュータは論理和信号のパルス幅から押下されたキースイッチを判定する。これによれば、キー入力装置の接続に要するマイクロコンピュータの端子は最低１つにまで減らすことができる。
【００２３】
図１は、本発明の第１の実施の形態におけるキー入力装置の構成を示すブロック図である。キー入力装置は、出力ポート１０１と入力ポート１０５とを備えたマイクロコンピュータ１０６と、キースイッチ群１０２と、分周部１０３と、論理回路１０４とを備える。
【００２４】
出力ポート１０１は、一定の周期のパルス信号を分周部１０３とキースイッチａ２に出力する（図２参照）。
【００２５】
キースイッチ群１０２は、短絡と開放のいずれかの状態をとる複数のキースイッチａ１〜ａ４を含む。
【００２６】
分周部１０３は、それぞれに入力される信号を２分周する分周器ｆ１、ｆ２およびｆ３を含む。分周器ｆ１は、出力ポート１０１から入力されるパルス信号を２分周し、分周した信号（以下、２分周信号と呼ぶ）をキースイッチａ３に供給する。分周器ｆ２は、分周器ｆ１から入力される２分周信号をさらに２分周し、分周した信号（以下、４分周信号と呼ぶ）をキースイッチａ４に供給する。分周器ｆ３は、分周器ｆ２から入力される４分周信号をさらに２分周し、分周した信号（以下、８分周信号と呼ぶ）をキースイッチａ４に供給する。このように分周部１０３は、キースイッチａ１、ａ２、ａ３、ａ４に、１分周信号（分周していないパルス信号）、２分周信号、４分周信号、８分周信号をそれぞれ供給する。
【００２７】
論理回路１０４は、複数のキースイッチａ１〜ａ４のそれぞれに対応するダイオードｄ１〜ｄ４と、プルアップ抵抗とを備えている。ダイオードｄ１〜ｄ４のカソードは、対応するキースイッチａ１〜ａ４に接続される。ダイオードｄ１〜ｄ４のアノードは、１つに結線されるとともにプルアップ抵抗に接続される。この結線及びプルアップ抵抗は、ダイオードｄ１〜ｄ４を介して入力されるキースイッチａ１〜ａ４の論理レベルの論理和（負論理）を求め、論理和信号として入力ポート１０５に出力する。この論理和信号は、いずれかのキースイッチがローレベルであれば、この論理回路１０４はローレベルになる。
【００２８】
入力ポート１０５は、論理回路１０４から出力された論理和信号が入力される。
マイクロコンピュータ１０６は、入力ポート１０５に入力された論理和信号のパルス幅を測定する測定部と、測定したパルス幅とパルス信号２０１および分周信号２０２〜２０４との比較により押下されたキースイッチを判定する判定部とを備えている。具体的には、測定部は、パルス幅として、パルス信号がローレベルになっている時間を計測する。判定部は、そのパルス幅をもとにして押下されているキースイッチを一意に求める。一意に求まるのは、キースイッチａ１〜ａ４が異なる周期の分周信号に対応し、かつ押下されたキースイッチのローレベル期間は対応する分周信号のローレベルの幅（半周期）になるからである。
【００２９】
図２は、出力ポート１０１から出力するパルス信号２０１と、分周器ｆ１〜ｆ３のそれぞれが出力する分周信号２０２〜２０４を示す図である。出力ポート１０１から出力されるパルス信号２０１は、１周期に対してハイレベルおよびローレベルの比が５０％ずつのパルス信号である。ここでは、ハイレベル、ローレベルをそれぞれ１ミリ秒としている。分周器ｆ１は、パルス信号を２分周し、分周信号２０２を出力する。このとき、分周信号２０２のローレベルの幅は２ミリ秒となる。分周器ｆ２は、分周信号２０２を２分周し、分周信号２０３を出力する。このとき、分周信号２０３は、パルス信号２０１を４分周したものであり、そのローレベルの幅は４ミリ秒となる。分周器ｆ３は、分周信号２０３を２分周し、分周信号２０４を出力する。このとき、分周信号２０４は、パルス信号２０１を８分周したものであり、そのローレベルの幅は８ミリ秒となる。なお、ハイレベルおよびローレベルの時間は、人間がキースイッチの操作を行うことを考慮し、実際のキースイッチの押下時間よりも十分に短い時間が望ましい。
【００３０】
図３は、キースイッチａ３が押下されたときにマイクロコンピュータ１０６の入力ポート１０５に入力される入力信号３０１を示す図である。この場合においては分周器ｆ２からの４分周された分周信号２０３がキースイッチａ３と論理回路１０４を介してそのまま論理和を示す入力信号３０１として入力ポート１０５に入力される。このとき入力信号３０１のローレベルの幅は４ミリ秒であるため、キースイッチａ３が押下されたことを判別することが可能である。
【００３１】
図４は、キースイッチａ２とａ４とが同時に押下されたときにマイクロコンピュータ１０６の入力ポート１０５に入力される入力信号４０１を示す図である。キースイッチａ２が押下されたことによってキースイッチａ２から論理回路１０４に入力される信号は、分周器ｆ１からの２分周された分周信号２０２である。この２分周された分周信号２０２のローレベルの幅は２ミリ秒である。一方キースイッチａ４が押下されたことによってキースイッチａ４から論理回路１０４に入力される信号は、分周器ｆ３からの４分周された分周信号２０４である。この３分周された分周信号２０４のローレベルの幅は８ミリ秒である。このとき、論理回路１０４は、２分周された分周信号２０２と４分周された分周信号２０４の論理和を求め、同図の入力信号４０１としてマイクロコンピュータ１０６の入力ポート１０５に出力する。この入力信号４０１は、ローレベルの幅の最大値が１０ミリ秒になっている。
【００３２】
ここで、図５は、キースイッチの押下パターンおよび多重押しパターンとそのときのローレベルの幅の最大値との関係を示すテーブル図である。キースイッチａ１〜ａ４の多重押しの組み合わせで、ローレベルの幅の最大値が１０ミリ秒となる組み合わせは他に存在しないため、キースイッチａ２とａ４が押されたことを一意に判別することが可能である。
【００３３】
ここで、マイクロコンピュータ１０６の入力ポート１０５に入力される信号のローレベルの幅を測定する測定部は、マイクロコンピュータ１０６に内蔵されるタイマを用いることができる。すなわち、測定部は、マイクロコンピュータ１０６の内部で周期的にタイマ割込みを発生させるタイマと、タイマ割込み毎に起動される割り込み処理と、割込み処理で用いられるカウント用レジスタ（以下カウンタと呼ぶ）とから構成される。周期的に起動される複数回の割込み処理は、入力ポート１０５の論理レベルの判定と、判定した論理レベルがローレベルの場合にその継続時間のカウントとを行なう。
【００３４】
図６（ａ）は、タイマ割込みの処理を示すフローチャートである。同図では、タイマ割り込みの周期が１００マイクロ秒とする。また、カウンタとしてマイクロコンピュータ１０６内部の何れかのレジスタが用いられるものとする。
【００３５】
タイマ割込みが発生すると、まず、入力ポート１０５の値が読み出される（Ｓ６０１）。次に、その読み出した値がローレベルである場合は、ローレベル幅測定用のカウンタに１が加算される（Ｓ６０３）。読み出した値がハイレベルである場合は、カウンタの値が読み出され（Ｓ６０４）、読み出された値がメモリに格納され（Ｓ６０５）、カウンタがリセットされる（Ｓ６０６）。
【００３６】
周期的にタイマ割込みが発生することで、図６（ａ）に示す処理が繰り返され、入力ポート１０５の値が連続してローレベルである回数がカウントアップされる。入力ポート１０５にハイレベルが入力されるとカウンタがリセットされるため、メモリに格納された値の最大値がローレベルの幅の最大値を示すことになる。
【００３７】
図６（ｂ）は、判定部におけるキースイッチの判定処理を示すフローチャートである。まず、判定部は、測定処理によってメモリに格納された値を読み出し（Ｓ６１１）、その中から最大値を選択する（Ｓ６１２）。判定部は、選択した最大値にタイマ割込みの周期を乗算することでローレベルの幅の最大時間を求める。更に判定部は、求めた最大時間をキーワードとして、図５に示すキースイッチ判定テーブルを参照することで（Ｓ６１３）、押下されたキースイッチを判定する（Ｓ６１４）。なお、この判定処理は、最大の周期を持つ分周信号の周期毎、すなわち、分周信号２０３の周期３２ミリ秒毎に行われるのが望ましい。また、ノイズによる誤判定を防止するため、最大値の確定は複数回一致判定を行った上で、確定値として採用することが好ましい。
【００３８】
図７は、入力ポート１０５に入力される信号に対するローレベル幅測定用カウンタの動きを示すタイムチャートである。図７に示すように、例えば１００マイクロ秒ごとにタイマ割込みが発生すると、ローレベルが入力されている測定時間７０１および７０２においては、１回の割込み発生ごとにローレベル幅測定用のカウンタが１加算される。そして、ハイレベルが入力されている測定時間７０３においてはカウンタがリセットされる。従って、カウンタ値が最大となる時が、ローレベルの幅も最大となる。図７に示す入力信号４０１の場合、カウンタの最大値として１００が得られる。これによって、ローレベル幅の最大値を示す測定時間７０１は１０ミリ秒である。ゆえに、図５を参照することで、押下されているキースイッチはａ２およびａ４である。
【００３９】
以上のように、本実施の形態におけるキー入力装置によれば、押下されたキースイッチの判定を行うマイクロコンピュータに必要とされる出力端子および入力端子をそれぞれ１つで実施することが可能となり、さらに多重押し時の誤判定を防止することができる。また、パルス幅の測定にマイクロコンピュータに内蔵されたタイマを用いることで、別途パルス幅を測定する装置を用いる必要がなく、部品点数を減らすことができる。
【００４０】
以上、本発明におけるキー入力装置について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。
【００４１】
本発明では、一定の周期のパルス信号の出力にマイクロコンピュータの端子を用いたが、別途、パルス信号出力用の装置を用いてもよい。
【００４２】
本発明では、分周手段により、各キースイッチに出力信号の周期の２倍、４倍、８倍となる信号が供給されたが、各キースイッチからの出力の論理和をとることで、一意に押下されたキースイッチが判定できれば、いかなる構成でもよい。例えば、出力信号の２倍、５倍、１０倍という構成でもよい。ただ、周期が長くなるにつれてキースイッチの判定の周期が長くなるので、周期がむやみに長くなるのは好ましくない。
【００４３】
本発明では、複数のキースイッチから出された信号の論理和をとる論理回路を、プルアップ抵抗と負論理の論理和をとる結線論理とを用い、ローレベルの幅の最大値を測定することで、押下されたキースイッチの判定を行う構成とした。しかし、キースイッチからの出力の論理和を出すことができる回路ならばいかなる構成でもよい。例えば、この構成を、複数のキースイッチから出力される論理レベルに対して正論理の論理和をとる組み合わせ回路を用い、ハイレベルの幅の最大値を測定することで、押下されたキースイッチの判定を行う構成としてもよい。
【００４４】
また、パルス幅の測定部の代わりに、論理和信号のローレベルのパルス幅を測定するタイマを備える構成としてもよい。
【００４５】
（第２の実施の形態）
本実施の形態におけるキー入力装置は、第１の実施の形態におけるキー入力装置に対して、マイクロコンピュータの入力端子をさらに１つ利用するだけで、キースイッチ数を倍増させた構成について説明する。
【００４６】
図８は、本発明の第２の実施の形態におけるキー入力装置の構成を示すブロック図である。同図のキー入力装置は、図１のキー入力装置と比較して、キースイッチ群８０２が追加された点と、論理回路８０４が追加された点と、マイクロコンピュータ１０６の代わりにマイクロコンピュータ８０７を備える点とが異なっている。ここでは、図１に示すキー入力装置と同様の構成部分は説明を省略し、異なる点を中心に説明する。
【００４７】
キースイッチ群８０２は、４個のキースイッチａ５〜ａ８を備える。キースイッチａ５〜ａ８は、キースイッチａ１〜ａ４と同様にパルス信号２０１、２分周された分周信号２０２、４分周された分周信号２０３、８分周された分周信号２０４が入力される。
【００４８】
論理回路８０４は、４個のダイオードｄ５〜ｄ８とプルアップ抵抗Ｒｐ２とを備え、内部の構成は論理回路１０４と同様であるので説明を省略する。
【００４９】
マイクロコンピュータ８０７は、キー入力装置からの入力用に第１、第２の入力ポート８０５、８０６の２個の入力ポートを使用している。第１の入力ポート８０５に対して、論理回路１０４を介してキースイッチ群１０２が接続されている。第２の入力ポート８０６に対しては、論理回路１０４と同様の論理回路８０４を介してキースイッチ群８０２が接続されている。マイクロコンピュータ８０７は、各入力ポートに対して第１の実施の形態と同様のキースイッチ判定を行う。すなわち、第１の入力ポートに対して、キースイッチａ１〜ａ４の判定を行い、第２の入力ポートによりキースイッチａ５〜ａ８の判定を行う。
【００５０】
ここで、マイクロコンピュータ８０７の入力ポート８０５および８０６に入力される信号のローレベルの幅を測定するための測定部は、マイクロコンピュータ８０７に内蔵されるタイマを１つだけ用いて実施される。入力ポートごとにカウンタを設け、カウンタごとに図６（ａ）および図６（ｂ）に示す処理を行うことで、それぞれキースイッチの判定が行われる。これにより、マイクロコンピュータ８０７に実装されたハードウェアタイマ資源の使用を節約することができる。
【００５１】
以上のように、本実施の形態におけるキー入力装置によれば、第１の実施の形態に比べてより多くのキースイッチの判定を、誤判定することなく行うことができる。
【００５２】
（第３の実施の形態）
本実施の形態におけるキー入力装置は、第１の実施の形態におけるキー入力装置に対して、マイクロコンピュータの入力端子の利用を追加することなく、キースイッチ数を倍増させる構成について説明する。
【００５３】
図９は、本発明の第３の実施の形態におけるキー入力装置の構成を示すブロック図である。図９のキー入力装置は、図８のキー入力装置に対して、バッファ９０１、９０２と、アナログ変換加算部９０４が追加された点と、マイクロコンピュータ８０７の代わりにマイクロコンピュータ９０６を備える点とが異なっている。ここでは、図８に示すキー入力装置と同様の構成部分の説明は省略し、異なる点を中心に説明する。
【００５４】
バッファ９０１は、シグナルバッファであり、論理回路１０４からの論理和信号をアナログ変換加算部９０４に第１の論理和信号として出力する。
【００５５】
バッファ９０２は、シグナルバッファであり、論理回路８０４からの論理和信号をアナログ変換加算部９０４に第２の論理和信号として出力する。
【００５６】
アナログ変換加算部９０４は、第１の論理和信号を第１の大きさの振幅を有する信号に、第２の論理和信号を第１の振幅と異なる第２の大きさの振幅を有する信号に変換し、さらに加算する。たとえば、第１の振幅はバッファ９０１及び９０２の出力振幅の１／２、第２の振幅はバッファ９０１及び９０２の出力振幅の１／４でよい。この場合、アナログ変換加算部９０４は、Ｒ−２Ｒラダー方式のＤ／Ａコンバータでよい。抵抗ｒ１の一端がバッファ９０１に接続され、ｒ１の他端が入力ポート９０５および抵抗ｒ２の一端に接続される。さらに、ｒ２の他端は抵抗ｒ３および抵抗ｒ４の一端に接続され、ｒ３の他端はバッファ９０２に接続され、ｒ４の他端は接地される。ここで、抵抗ｒ１、ｒ３、ｒ４は、抵抗ｒ２の２倍の抵抗値を持つ。これによって、論理回路１０４から出された論理和信号の振幅が元の出力パルス信号の振幅の１／２となり、論理回路８０４から出された論理和信号の振幅が元の出力パルス信号の振幅の１／４となる。
【００５７】
図１０は、キースイッチａ３だけが押下された場合に入力ポート９０５に入力される入力信号１００１、キースイッチａ８だけが押下された場合に入力ポート９０５に入力される入力信号１００２、キースイッチａ３とａ８が同時に押下された場合に入力ポート９０５に入力される入力信号１００３をそれぞれ示す図である。
【００５８】
分周器ｆ１およびｆ２による分周信号２０３は、振幅Ｖｄｄ、パルス幅４ミリ秒（周期８ミリ秒）の分周信号であり、キースイッチａ３が押下されることによって、入力ポート９０５には振幅１／２×Ｖｄｄ、パルス幅４ミリ秒の入力信号１００１が入力される。
【００５９】
また、分周器ｆ１〜ｆ３による分周信号２０４は、振幅Ｖｄｄ、パルス幅８ミリ秒（周期１６ミリ秒）の分周信号であり、キースイッチａ８が押下されることによって、入力ポート９０５には振幅１／４×Ｖｄｄ、パルス幅８ミリ秒の入力信号１００２が入力される。
【００６０】
次に、キースイッチａ３とａ８とが同時に押下された場合であるが、アナログ変換加算部９０４によって信号が加算されるため、前記入力信号１００１と１００２との和となる信号、すなわち、図１０に示す入力信号１００３が入力ポート９０５に入力される。
【００６１】
図１２（ａ）は、信号の振幅と押下されたキースイッチを含むキースイッチ群との関係を示すテーブル図である。同図に示すように、入力ポート９０５に入力された信号の振幅が、１／４×Ｖｄｄの場合、キースイッチ群８０２内のキースイッチだけが押下されている。１／２×Ｖｄｄの場合、キースイッチ群１０２内のキースイッチだけが押下されている。３／４×Ｖｄｄの場合、キースイッチ群１０２内のキースイッチおよび８０２内のキースイッチが押下されている。
【００６２】
図１１は、入力ポート９０５に入力された信号を用いたキースイッチの判定処理を示すフローチャートである。例えば、図１２（ｂ）に示すような入力信号波形が得られたとすると、１ミリ秒ごとにＡ／Ｄ取り込みによるサンプリングが行われ、３２回分（３２ミリ秒分）の値が順に記憶される（Ｓ１１０１およびＳ１１０２）。図１２（ｃ）は、各サンプリング時点における入力信号の電位を示す図である。
【００６３】
マイクロコンピュータは、３２回の取り込みが完了した時点（Ｓ１１０３）で、まず取り込まれたＡ／Ｄ値に１／２×Ｖｄｄまたは３／４×Ｖｄｄが含まれるかを判断する（Ｓ１１０４）。これは、キースイッチ群１０２内のキースイッチが押下されているかを判定するためである。１／２×Ｖｄｄまたは３／４×Ｖｄｄが含まれる場合、０が継続している回数の中から最大値を選択する（Ｓ１１０５）。このとき、１／４×Ｖｄｄを０とみなす。なぜなら、１／４×Ｖｄｄはキースイッチ群８０２内のキースイッチに起因する信号成分であり、キースイッチ群１０２内のキースイッチの判定から除外するためである。０が継続している回数の最大値は、キースイッチ群１０２に対応する論理和信号のローレベルの幅の最大値に相当する。この最大値をもとに、図５を参照にして、キースイッチ群１０２内のキースイッチを判定する（Ｓ１１０６）。図１２（ｄ）に示す例では、０または１／４×Ｖｄｄの継続回数の最大値が１０ミリ秒となり、図５よりキーａ２およびａ４が押下されていることが分かる。
【００６４】
次に、取り込んだＡ／Ｄ値に１／４×Ｖｄｄまたは３／４×Ｖｄｄが含まれるかを判断する（Ｓ１１０７）。これは、キースイッチ群８０２内のキースイッチが押下されているかを判定するためである。１／４×Ｖｄｄまたは３／４×Ｖｄｄが含まれる場合、０が継続している回数の中から最大値を選択する（Ｓ１１０８）。このとき、１／２×Ｖｄｄを０とみなす。なぜなら、１／２×Ｖｄｄはキースイッチ群１０２内のキースイッチに起因する信号成分であり、キースイッチ群８０２内のキースイッチの判定から除外するためである。０が継続している回数の最大値は、キースイッチ群８０２に対応する論理和信号のローレベルの幅の最大値に相当する。この最大値をもとに、図５を参照にして、キースイッチ群８０２内のキースイッチを判定する（Ｓ１１０９）。図１２（ｅ）に示す例では、０または１／２×Ｖｄｄの継続回数の最大値が４ミリ秒となり、図５よりキーａ７が押下されていることが分かる。従って、キーａ２、ａ４およびａ７の多重押しパターンであることが分かる。
【００６５】
以上のように、本実施の形態におけるキー入力装置によれば、第２の実施の形態と同数のキースイッチを１つの入力端子で、誤判定することなく判定することができる。
【００６６】
以上、本発明におけるキー入力装置について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。
【００６７】
アナログ変換加算手段は、各論理回路から出される論理和信号を、異なる振幅を持つアナログ信号に変換し、加算するものであればいかなる構成でもよい。
【００６８】
また、本実施の形態においては、キースイッチの判定において、最初にキースイッチ群１０２内のキースイッチを判定し（Ｓ１１０４〜Ｓ１１０６）、続いてキースイッチ群８０２内のキースイッチを判定した（Ｓ１１０７〜Ｓ１１０９）。しかし、この構成に限定されるものではなく、最初にキースイッチ群８０２内のキースイッチを判定し、続いてキースイッチ群１０２内のキースイッチを判定するという構成にしてもよい。
【００６９】
（第４の実施の形態）
図１３は、第４の実施の形態における電子レンジの構成を示すブロック図である。
【００７０】
同図に示す電子レンジは、キー入力回路１３０１と、外部メモリ１３０２と、ヒータリレー１３０３と、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）１３０４と、ロータリースイッチ１３０５と、インバータ１３０６と、マイクロコンピュータ１３０７とを備える。
【００７１】
キー入力回路１３０１とマイクロコンピュータ１３０７とは、図１のキー入力装置に相当する。
【００７２】
マイクロコンピュータ１３０７は、キースイッチ判定の制御を含む電子レンジのシステム制御を行う。マイクロコンピュータ１３０７は、出力端子からパルス信号をキー入力回路１３０１に出力する。さらに、キー入力回路１３０１からの信号が入力端子に入力され、マイクロコンピュータ１３０７の内部タイマを用いて押下されたキースイッチを判定する。
【００７３】
本発明のキー入力回路を用いることによって、電子レンジのシステム制御用マイクロコンピュータに必要とされる端子数を削減することができる。
【００７４】
以上のように、本実施の形態におけるキー入力装置を備えた電子レンジによれば、端子数の少ないマイクロコンピュータを用いることによるコスト削減効果や、マイクロコンピュータの実装面積の縮小によるプリント基板製造コストの削減、キースイッチ群とマイクロコンピュータとの間の配線本数の削減によるコスト削減効果を得ることができる。
【産業上の利用可能性】
【００７５】
本発明は、マイクロコンピュータの入力端子を１つ使用するだけで、誤判定することなく、キースイッチの状態を判定することができ、マイクロコンピュータの端子を多数使用する電子レンジ等に有用である。
【図面の簡単な説明】
【００７６】
【図１】本発明の第１の実施の形態におけるキー入力装置の構成例である。
【図２】図１の構成例における、一定の周期を持つパルス信号と各分周信号の波形である。
【図３】図１の構成例における、キースイッチが１つだけ押下された場合の入力信号の波形である。
【図４】図１の構成例における、複数のキースイッチが押下された場合の入力信号の波形である。
【図５】多重押しパターンとローレベルの幅との関係を示す表である。
【図６】パルス幅測定手段とキースイッチ判定手段との詳細を示すフローチャートである。
【図７】入力信号と信号のローレベルの幅を測定するためのタイマカウンタの動きである。
【図８】本発明の第２の実施の形態におけるキー入力装置の構成例である。
【図９】本発明の第３の実施の形態におけるキー入力装置の構成例である。
【図１０】図９の構成例における、各分周器による分周信号の波形と入力信号の波形である。
【図１１】図９の構成例における、キースイッチ判定のフローチャートである。
【図１２】図１１のフローチャートに基づくキースイッチ判定の例である。
【図１３】本発明のキー入力装置を用いた電子レンジのブロック図である。
【図１４】従来の一般的なキー入力装置の例である。
【図１５】従来の一般的なキー入力装置の例である。
【図１６】従来のキー入力装置におけるキースイッチ誤判定の例である。
【符号の説明】
【００７７】
１０１  出力ポート
１０２、８０２  キースイッチ群
１０３  分周部
１０４、８０４  論理回路
１０５、８０５、８０６、９０５  入力ポート
１０６、８０７、９０６、１３０７、１４０１、１５０１、１６０１  マイクロコンピュータ
２０１  パルス信号
２０２、２０３、２０４  分周信号
３０１、４０１、１００１、１００２、１００３  入力信号
７０１、７０２、７０３  測定時間
９０１、９０２  バッファ
９０４  アナログ変換加算部
１３０１  キー入力回路
１３０２  外部メモリ
１３０３  ヒータリレー
１３０４  ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）
１３０５  ロータリースイッチ
１３０６  インバータ
１６０２  信号経路
ａ１〜ａ８、ｂ１〜ｂ４、ｓ１〜ｓ１６  キースイッチ
ｄ１〜ｄ８  ダイオード
ｆ１、ｆ２、ｆ３  分周器
Ｒｐ１、Ｒｐ２、ｒ１〜ｒ４  抵抗
【図１】
2008269104.tif 000003
【図２】
2008269104.tif 000004
【図３】
2008269104.tif 000005
【図４】
2008269104.tif 000006
【図５】
2008269104.tif 000007
【図６】
2008269104.tif 000008
【図７】
2008269104.tif 000009
【図８】
2008269104.tif 000010
【図９】
2008269104.tif 000011
【図１０】
2008269104.tif 000012
【図１１】
2008269104.tif 000013
【図１２】
2008269104.tif 000014
【図１３】
2008269104.tif 000015
【図１４】
2008269104.tif 000016
【図１５】
2008269104.tif 000017
【図１６】
2008269104.tif 000018