(57)【要約】【課題】従来よりも低い入力電圧に応じて動作可能な電源装置およびそれを備える電子機器を提供する。【解決手段】バッファ２３は信号ＩＮがＮチャネルＭＯＳトランジスタＱ１をオンさせるよう指示するときに端子Ｔ１の電圧（コンデンサの一方端の電圧）をＮチャネルＭＯＳトランジスタＱ１のゲートに与えてＮチャネルＭＯＳトランジスタＱ１をオンさせる。従来の電源装置ではスイッチＳＷの代わりにダイオードが用いられるため電圧ＶＣＣはダイオードの順方向電圧とＮチャネルＭＯＳトランジスタのしきい値電圧を合わせた分だけ必要である。これに対し電源装置１ではスイッチＳＷが用いられるので、電圧ＶＣＣを設定する際にダイオードの順方向電圧を考慮しなくてもよくなる。【選択図】図２
2008048573.tif 000002
【特許請求の範囲】
【請求項１】
コンデンサの一方端および他方端の電圧を制御して、前記コンデンサの前記一方端側から出力電圧を出力する電源装置であって、
前記コンデンサの前記一方端および前記他方端がそれぞれ結合される第１および第２のノードと、
第１の電圧が印加される第３のノードと前記第１のノードとの間に結合される第１のスイッチング素子と、
第２の電圧が印加される第４のノードと前記第２のノードとの間に結合される第２のスイッチング素子と、
前記第２のノードの電圧が電源電圧として与えられて、前記第１のスイッチング素子のオン状態およびオフ状態を切換える第１の駆動回路と、
前記第１のスイッチング素子がオフ状態である期間に前記第２のスイッチング素子をオン状態に設定して前記コンデンサを充電する第２の駆動回路とを備える、電源装置。
【請求項２】
前記第１の駆動回路は、前記第１のスイッチング素子のオン状態およびオフ状態を制御するための第１の制御信号を受けて、前記第１の制御信号を遅延させた第２の制御信号を前記第１のスイッチング素子に出力し、
前記第２の駆動回路は、前記第１の制御信号が前記第１のスイッチング素子をオフ状態からオン状態に切換えるよう変化したことに応じて、前記第２のスイッチング素子をオン状態からオフ状態に切換え、前記第１のスイッチング素子がオン状態である期間には前記第２のスイッチング素子をオフ状態に保つ、請求項１に記載の電源装置。
【請求項３】
前記第２の駆動回路は、前記第２の制御信号が前記第１のスイッチング素子をオン状態からオフ状態に切換えるよう変化したことに応じて、前記第２のスイッチング素子をオフ状態からオン状態に切換える、請求項２に記載の電源装置。
【請求項４】
前記第４のノードにアノード端子が結合され、前記第２のノードにカソード端子が結合されるダイオードをさらに備える、請求項２に記載の電源装置。
【請求項５】
前記第２のスイッチング素子は、ＰチャネルＭＯＳトランジスタであり、
前記ダイオードは、前記ＰチャネルＭＯＳトランジスタに形成される寄生素子である、請求項４に記載の電源装置。
【請求項６】
前記第１の電圧と前記第２の電圧とは等しい、請求項２に記載の電源装置。
【請求項７】
前記第２の電圧は、前記第１の電圧よりも低い、請求項２に記載の電源装置。
【請求項８】
前記第１のスイッチング素子は、ＮチャネルＭＯＳトランジスタであり、
前記電源装置は、
前記第１のノードと接地ノードとの間に結合される他のＮチャネルＭＯＳトランジスタと、
前記第２の制御信号と位相が１８０度異なる信号を前記他のＮチャネルＭＯＳトランジスタのゲートに与えて前記他のＮチャネルＭＯＳトランジスタを動作させる第３の駆動回路とをさらに備える、請求項２に記載の電源装置。
【請求項９】
請求項１から８のいずれか１項に記載の電源装置を備える、電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電源装置およびそれを備えた電子機器に関し、特に、従来よりも低い入力電圧に応じて動作可能な電源装置およびそれを備える電子機器に関する。
【背景技術】
【０００２】
図９は、従来のスイッチング電源装置の例を示す回路図である。
図９を参照して、電源装置１０１は、ＮチャネルＭＯＳトランジスタＱ１と、ダイオードＤＢと、コンデンサＣＢと、降圧回路１１２と、バッファ（緩衝増幅器）１２３と、端子Ｔ１，Ｔ２とを含む。
【０００３】
ＮチャネルＭＯＳトランジスタＱ１のドレインは電圧ＶＣＣを出力する電源ノードに接続される。ＮチャネルＭＯＳトランジスタＱ１のソースは端子Ｔ２に接続される。
【０００４】
ダイオードＤＢのアノード端子およびカソード端子は電源ノードと端子Ｔ１とにそれぞれ接続される。コンデンサＣＢは端子Ｔ１と端子Ｔ２との間に接続される。
【０００５】
降圧回路１１２は、ダイオードＤ１と、インダクタＬ１と、コンデンサＣ１とを含む。ダイオードＤ１のアノード端子およびカソード端子は接地ノードおよび端子Ｔ２にそれぞれ接続される。インダクタＬ１は端子Ｔ２と端子Ｔ３との間に接続される。コンデンサＣ１は端子Ｔ３と接地ノードとの間に接続される。
【０００６】
バッファ１２３は信号ＩＮを受けてＮチャネルＭＯＳトランジスタＱ１のゲートに信号Ｇを出力する。バッファ１２３の電源端子は端子Ｔ１に接続され、バッファ１２３の基準電圧端子は端子Ｔ２に接続される。
【０００７】
ダイオードＤＢおよびコンデンサＣＢからなるブートストラップ回路によって、ＮチャネルＭＯＳトランジスタＱ１のゲートには電圧ＶＳよりも高い電圧が与えられる。これによりＮチャネルＭＯＳトランジスタＱ１をオンさせることができる。
【０００８】
一般的に、同じ電流供給能力を有するＮチャネルＭＯＳトランジスタとＰチャネルＭＯＳトランジスタとではＮチャネルＭＯＳトランジスタのほうが面積が小さい。よってＮチャネルＭＯＳトランジスタＱ１を含む半導体集積回路は、そのＮチャネルＭＯＳトランジスタＱ１をＰチャネルＭＯＳトランジスタで置き換えた半導体集積回路よりもチップの面積を小さくできる。これにより電源装置のコストを低減することができる。
【０００９】
図１０は、図９に示す電源装置１０１の動作を説明するタイミングチャートである。
図１０および図９を参照して、時刻ｔ１において信号ＩＮの電圧が０から（２ＶＣＣ−Ｖｆ）に変化する。よって信号Ｇの電圧も時刻ｔ１において０から（２ＶＣＣ−Ｖｆ）に変化する。なお電圧ＶｆはダイオードＤＢの順方向電圧である。
【００１０】
時刻ｔ１では信号Ｇに応答してＮチャネルＭＯＳトランジスタＱ１がオンする。ＮチャネルＭＯＳトランジスタＱ１がオンすると端子Ｔ２の電圧（電圧ＶＳ）は０からＶＣＣに変化する。端子Ｔ１の電圧（電圧ＶＢ）は、電圧ＶＳが０からＶＣＣに変化するのに応じて（ＶＣＣ−Ｖｆ）から（２ＶＣＣ−Ｖｆ）に上昇する。すなわち、電圧ＶＢと電圧ＶＳとの差は（ＶＣＣ−Ｖｆ）に保たれる。
【００１１】
また、バッファ１２３の電源端子は端子Ｔ１に接続され、バッファ１２３の基準電圧端子が端子Ｔ２に接続されることから、信号Ｇの電圧と電圧ＶＳとの差（電圧ＶＧＳ）は電圧ＶＢと電圧ＶＳとの差、すなわち（ＶＣＣ−Ｖｆ）以下に制限される。これにより電圧ＶＧＳをＮチャネルＭＯＳトランジスタのゲート−ソース間耐圧以下に制限できる。
【００１２】
端子Ｔ３には負荷（図示せず）が接続される。電圧ＶＳが０からＶＣＣに上昇するのに伴って端子Ｔ３から負荷に電流が流れ、端子Ｔ３の電圧Ｖｏが指数関数的に上昇するとともにインダクタＬ１にエネルギーが蓄積される。
【００１３】
次に時刻ｔ２において信号ＩＮの電圧が（２ＶＣＣ−Ｖｆ）から０に変化すると信号Ｇの電圧も（２ＶＣＣ−Ｖｆ）から０に変化する。これによりＮチャネルＭＯＳトランジスタＱ１がオフする。このとき電圧ＶＳはＶＣＣから０に低下するので電圧ＶＢも（２ＶＣＣ−Ｖｆ）から（ＶＣＣ−Ｖｆ）に低下する。このときにも電圧ＶＢと電圧ＶＳとの差は（ＶＣＣ−Ｖｆ）に保たれる。
【００１４】
電圧ＶＳがＶＣＣから０に低下した場合には、インダクタＬ１に生じた逆起電力により負荷側に電流が流れ続けようとする。よってダイオードＤ１からインダクタＬ１を通り負荷に電流が流れる。このときには電圧Ｖｏは減少する。
【００１５】
時刻ｔ３以後は上述の動作が繰返される。よって電圧ＶｏはＶＡの付近で上昇したり低下したりする。たとえば電圧ＶＣＣ，ＶＡはそれぞれ５Ｖおよび３．３Ｖである。
【００１６】
なお、ブートストラップ回路を備える電源装置はよく知られている。このような回路の例としてはたとえば特開平１０−２１５５６８号公報（特許文献１）に開示されるＤＣ−ＤＣコンバータが挙げられる。
【特許文献１】特開平１０−２１５５６８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
図９に示すＮチャネルＭＯＳトランジスタＱ１がオンするためには電圧ＶＧＳがＮチャネルＭＯＳトランジスタＱ１のしきい値電圧よりも高い必要がある。図１０からＮチャネルＭＯＳトランジスタＱ１がオンするときの電圧ＶＧＳは（２ＶＣＣ−Ｖｆ−ＶＣＣ）、すなわち（ＶＣＣ−Ｖｆ）に等しいことが分かる。
【００１８】
ここでＮチャネルＭＯＳトランジスタＱ１のしきい値電圧をＶｔｈとすると、ＶＣＣ−Ｖｆ＞ＶｔｈすなわちＶＣＣ＞（Ｖｔｈ＋Ｖｆ）であればＮチャネルＭＯＳトランジスタＱ１がオンする。つまり電源装置１０１に入力される電圧ＶＣＣはダイオードの順方向電圧である電圧ＶｆとＮチャネルＭＯＳトランジスタＱ１のしきい値電圧Ｖｔｈを合わせた分だけ必要である。
【００１９】
しかしながら、必ずしもＶＣＣ＞（Ｖｔｈ＋Ｖｆ）とならない場合がある。たとえば電圧源が電池の場合、電池が消耗するにしたがって電圧ＶＣＣが低下するので電圧ＶＣＣが電圧Ｖｔｈと電圧Ｖｆとの和より低くなることが起こり得る。この場合には電源装置１０１が動かなくなる可能性がある。
【００２０】
本発明の目的は、従来よりも低い入力電圧に応じて動作可能な電源装置およびそれを備える電子機器を提供することである。
【課題を解決するための手段】
【００２１】
本発明は要約すれば、コンデンサの一方端および他方端の電圧を制御して、コンデンサの一方端側から出力電圧を出力する電源装置である。電源装置は、第１および第２のノードと、第１のスイッチング素子と、第２のスイッチング素子と、第１の駆動回路と、第２の駆動回路とを備える。第１および第２のノードにはコンデンサの一方端および他方端がそれぞれ結合される。第１のスイッチング素子は、第１の電圧が印加される第３のノードと第１のノードとの間に結合される。第２のスイッチング素子は、第２の電圧が印加される第４のノードと第２のノードとの間に結合される。第１の駆動回路は、第２のノードの電圧が電源電圧として与えられて、第１のスイッチング素子のオン状態およびオフ状態を切換える。第２の駆動回路は、第１のスイッチング素子がオフ状態である期間に第２のスイッチング素子をオン状態に設定してコンデンサを充電する。
【００２２】
好ましくは、第１の駆動回路は、第１のスイッチング素子のオン状態およびオフ状態を制御するための第１の制御信号を受ける。第１の駆動回路は、第１の制御信号を遅延させた第２の制御信号を第１のスイッチング素子に出力する。第２の駆動回路は、第１の制御信号が第１のスイッチング素子をオフ状態からオン状態に切換えるよう変化したことに応じて、第２のスイッチング素子をオン状態からオフ状態に切換える。第２の駆動回路は、第１のスイッチング素子がオン状態である期間には第２のスイッチング素子をオフ状態に保つ。
【００２３】
より好ましくは、第２の駆動回路は、第２の制御信号が第１のスイッチング素子をオン状態からオフ状態に切換えるよう変化したことに応じて、第２のスイッチング素子をオフ状態からオン状態に切換える。
【００２４】
より好ましくは、電源装置は、第４のノードにアノード端子が結合され、第２のノードにカソード端子が結合されるダイオードをさらに備える。
【００２５】
さらに好ましくは、第２のスイッチング素子は、ＰチャネルＭＯＳトランジスタである。ダイオードは、ＰチャネルＭＯＳトランジスタに形成される寄生素子である。
【００２６】
より好ましくは、第１の電圧と第２の電圧とは等しい。
より好ましくは、第２の電圧は、第１の電圧よりも低い。
【００２７】
より好ましくは、第１のスイッチング素子は、ＮチャネルＭＯＳトランジスタである。電源装置は、第１のノードと接地ノードとの間に結合される他のＮチャネルＭＯＳトランジスタと、第２の制御信号と位相が１８０度異なる信号を他のＮチャネルＭＯＳトランジスタのゲートに与えて他のＮチャネルＭＯＳトランジスタを動作させる第３の駆動回路とをさらに備える。
【００２８】
本発明の他の局面に従うと、電子機器であって、上述のいずれかに記載の電源装置を備える。
【発明の効果】
【００２９】
本発明によれば、低い入力電圧で動作可能な電源装置を実現できる。
また本発明によれば、電子機器の消費電力を低減できる。
【発明を実施するための最良の形態】
【００３０】
以下において、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。
【００３１】
図１は、本実施の形態に係る電源装置を備える電子機器の概略ブロック図である。
図１を参照して電子機器５０は、電源装置１と、電源装置１からの電源供給に応じて動作する負荷２とを備える。負荷２はたとえば半導体集積回路、あるいは発光ダイオード等であるが、これらに限定されるものではない。
【００３２】
後述するように電源装置１に入力される電圧は、従来の電源装置に入力される電圧よりも低く設定される。これにより電源装置１で消費される電力を低減できる。よって、電子機器５０の消費電力を低減できる。
【００３３】
負荷２が半導体集積回路である場合には、電源電圧を低くすることにより半導体集積回路の消費電力を低減することが一般的に行なわれる。負荷２に供給される電源電圧が低い場合には電源装置１の入力電圧を低くすることで電源装置１の内部で消費される電力を低減できる。電源装置１は低い入力電圧で動作可能であるため内部で消費される電力を従来よりも低減できる。
【００３４】
図２は、図１に示す電源装置１の構成を示す図である。
図２を参照して、電源装置１はコンデンサＣＢと、電圧生成部１１と、降圧回路１２とを備える。なおコンデンサＣＢは電圧生成部１１に含まれていてもよい。
【００３５】
電圧生成部１１はコンデンサＣＢの一方端および他方端の電圧を制御し、コンデンサの一方端側から出力電圧（電圧ＶＳ）を出力する。降圧回路１２は電圧ＶＳを降圧して電圧Ｖｏを出力する。電圧Ｖｏは図１に示す負荷２に供給される。
【００３６】
電圧生成部１１は、たとえば半導体集積回路である。
電圧生成部１１は、端子Ｔ０〜Ｔ２を有する。端子Ｔ０には電圧源（たとえば電池）が接続され、端子Ｔ０の電圧はＶＣＣに設定される。端子Ｔ１，Ｔ２にはコンデンサＣＢの一方端および他方端がそれぞれ接続される。
【００３７】
電圧生成部１１は、さらに、ＮチャネルＭＯＳトランジスタＱ１と、スイッチＳＷと、信号生成回路２１と、バッファ（緩衝増幅器）２３と、同時オフ回路２４とを含む。
【００３８】
ＮチャネルＭＯＳトランジスタＱ１のドレインは端子Ｔ０に接続される。ＮチャネルＭＯＳトランジスタＱ１のソースは端子Ｔ２に接続される。
【００３９】
スイッチＳＷはノードＮ１と端子Ｔ１との間に接続され、信号Ｇ１に応じてオンしたりオフしたりする。ノードＮ１は端子Ｔ０からＮチャネルＭＯＳトランジスタＱ１のドレインに向かう電流経路上の点である。ノードＮ１の電圧はＶＣＣであり、端子Ｔ０の電圧（電圧ＶＣＣ）に等しい。
【００４０】
なお、端子Ｔ２，Ｔ１，Ｔ０は本発明における第１、第２および第３のノードにそれぞれ対応する。またノードＮ１は本発明における第４のノードに対応する。
【００４１】
信号生成回路２１は、ＮチャネルＭＯＳトランジスタＱ１のオン状態およびオフ状態を制御するための信号ＩＮ（第１の制御信号）を生成する。この制御方式は、たとえばＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）方式である。
【００４２】
信号生成回路２１は、たとえばピーク電圧が約２Ｖの信号を生成する信号生成部と、その信号のピーク電圧をたとえば約１０Ｖにシフトさせた信号（信号ＩＮ）を生成するレベルシフト回路とを含む。なお信号生成回路２１は電圧生成部１１の外部に設けられてもよい。
【００４３】
バッファ２３は信号ＩＮに応じてＮチャネルＭＯＳトランジスタＱ１のゲートに信号Ｇ（第２の制御信号）を出力して、ＮチャネルＭＯＳトランジスタＱ１をオン状態およびオフ状態に設定する。バッファ２３はたとえば直列接続された複数のインバータ回路により構成される。ＮチャネルＭＯＳトランジスタＱ１のサイズが大きくなるほどこれらのインバータ回路の動作に時間を要する。この結果、バッファ２３の内部では信号ＩＮの伝達が遅延する。要するにバッファ２３は信号ＩＮを遅延させる遅延回路として動作する。
【００４４】
バッファ２３の電源端子は端子Ｔ１に接続され、端子Ｔ１の電圧（電圧ＶＢ）が電源電圧としてバッファ２３に与えられる。またバッファ２３の基準電圧端子は端子Ｔ２に接続される。これによりバッファ２３から出力される信号Ｇの電圧は端子Ｔ１の電圧を超えないように制限される。よってＮチャネルＭＯＳトランジスタＱ１のゲート−ソース間に印加される電圧を絶縁耐圧以下に制限することができるので、ＮチャネルＭＯＳトランジスタＱ１を損傷から保護できる。
【００４５】
同時オフ回路２４は、入力される信号Ｇおよび信号ＩＮに応じ、スイッチＳＷに信号Ｇ１を出力する。後述するように、同時オフ回路２４はＮチャネルＭＯＳトランジスタＱ１とスイッチＳＷとがともにオフする期間が存在するようにスイッチＳＷを制御する。
【００４６】
降圧回路１２は、ダイオードＤ１と、インダクタＬ１と、コンデンサＣ１とを含む。ダイオードＤ１のアノード端子およびカソード端子は接地ノードと端子Ｔ２とにそれぞれ接続される。インダクタＬ１は端子Ｔ２と端子Ｔ３との間に接続される。コンデンサＣ１は端子Ｔ３と接地ノードとの間に接続される。
【００４７】
なお、電圧ＶＣＣはたとえば５Ｖであり電圧Ｖｏはたとえば３．３Ｖである。ただし電圧ＶＣＣ，Ｖｏの値はこれらの値に限定されるものではない。
【００４８】
図３は、図２に示す電源装置１をより具体的に説明する図である。
図３では、図２に示す電源装置１のうち信号生成回路２１を除く部分を示す。本実施の形態ではスイッチＳＷはＰチャネルＭＯＳトランジスタである。なおスイッチＳＷには種々のスイッチング素子を用いることができる。たとえばスイッチＳＷはバイポーラトランジスタでもよい。
【００４９】
また、ノードＮ１と端子Ｔ１との間にはダイオードＤＡが設けられ、ダイオードＤＡのアノード端子およびカソード端子はノードＮ１（第４のノード）と端子Ｔ１（第２のノード）とにそれぞれ接続される。スイッチＳＷがＰチャネルＭＯＳトランジスタである場合、ダイオードＤＡはこのＰチャネルＭＯＳトランジスタに形成される寄生素子である。
【００５０】
次にバッファ２３および同時オフ回路２４の動作について概略を説明する。バッファ２３は、信号ＩＮを受けて信号ＧをＮチャネルＭＯＳトランジスタＱ１のゲートに出力する。これによりＮチャネルＭＯＳトランジスタＱ１は動作する。同時オフ回路２４は、ＮチャネルＭＯＳトランジスタＱ１がオフ状態である期間にスイッチＳＷをオン状態に設定してコンデンサＣＢを充電する。
【００５１】
さらに、同時オフ回路２４はＮチャネルＭＯＳトランジスタＱ１がオン状態である期間にはスイッチＳＷをオフ状態に保つ。なお、後述するように同時オフ回路２４はＮチャネルＭＯＳトランジスタＱ１とスイッチＳＷとがともオフする期間が存在するようにスイッチＳＷを制御する。
【００５２】
次に、本実施の形態に係る電源装置１が従来よりも低い入力電圧で動作可能な理由を説明する。
【００５３】
図４は、従来のブートストラップ回路を備える電源装置に生じる課題を説明する図である。
【００５４】
図４を参照して、従来のブートストラップ回路を備える構成の電源装置では電源ノードとＮチャネルＭＯＳトランジスタＱ１のゲートとの間にダイオードＤＢが接続される。ＮチャネルＭＯＳトランジスタＱ１のしきい値電圧をＶｔｈとし、ダイオードＤＢの順方向電圧をＶｆとする。ＮチャネルＭＯＳトランジスタＱ１をオンさせるために最低限必要な電圧ＶＣＣは（Ｖｆ＋Ｖｔｈ）である。
【００５５】
図５は、本実施の形態に係る電源装置１の利点を説明する図である。
図５および図４を参照して、本実施の形態に係る電源装置１はダイオードＤＢに代えてスイッチＳＷ（ＰチャネルＭＯＳトランジスタ）が用いられる。ＰチャネルＭＯＳトランジスタがオンしたときのオン抵抗をＲＯＮとし、電流をＩＢとする。この場合、ＰチャネルＭＯＳトランジスタにおける電圧降下はＲＯＮ×ＩＢである。よってＮチャネルＭＯＳトランジスタＱ１をオンさせるために最低限必要な電圧ＶＣＣは（ＲＯＮ×ＩＢ＋Ｖｔｈ）である。
【００５６】
電圧Ｖｆはダイオードによらずほぼ一定の値（約０．７Ｖ）である。たとえばＮチャネルＭＯＳトランジスタＱ１のしきい値電圧Ｖｔｈを２Ｖとすると、図４に示すＶＣＣは約２．７Ｖとなる。
【００５７】
これに対し、ＰチャネルＭＯＳトランジスタのサイズを大きくすればＰチャネルＭＯＳトランジスタにおける電圧降下、すなわち（ＲＯＮ×ＩＢ）を小さくできる。よって本実施の形態によれば従来よりも電圧ＶＣＣを低くできる。たとえばオン抵抗ＲＯＮを約１０Ωとし、電流ＩＢを５ｍＡに設定した場合には図５に示すＶＣＣは約２．０５Ｖとなる。
【００５８】
このように電源装置１ではスイッチＳＷが用いられるので、電圧ＶＣＣを設定する際にダイオードの順方向電圧を考慮しなくてもよくなる。これにより電圧ＶＣＣが低くても電源装置１は動作可能となる。よって、たとえば電池から電圧ＶＣＣが供給される場合には従来よりも電池の使用時間を長くすることができる。
【００５９】
なお、電圧ＶＣＣを下げる方法としてはＮチャネルＭＯＳトランジスタＱ１のしきい値電圧Ｖｔｈを下げる方法も考えられる。しかしこの場合には以下に示す問題が生じる。
【００６０】
ＭＯＳトランジスタのしきい値電圧を下げる場合、一般的にはゲート酸化膜を薄くする。ゲート酸化膜が薄い程、ＭＯＳトランジスタの寄生容量（ゲート容量）は大きくなる。ＮチャネルＭＯＳトランジスタＱ１のオン時およびオフ時にはそれぞれゲート容量を充電および放電する必要があるが、ゲート容量が大きいほどゲート容量の充放電に要する時間が長くなる。このためＮチャネルＭＯＳトランジスタのスイッチング速度が遅くなるという問題が生じる。
【００６１】
スイッチング速度を上げるため、たとえばＮチャネルＭＯＳトランジスタのオン時にゲート容量を充電するための電流を大きくすることが考えられる。しかしこの場合には電源装置の消費電力が増加するという問題が生じる。
【００６２】
また、ゲート酸化膜を薄くするとＮチャネルＭＯＳトランジスタのゲート−ソース間耐圧が低下するので、ＮチャネルＭＯＳトランジスタが損傷するおそれが生じる。
【００６３】
本実施の形態では、ＮチャネルＭＯＳトランジスタＱ１のしきい値電圧Ｖｔｈを変更することなく電圧ＶＣＣを下げることができるので、これらの問題が生じるのを防ぐことができる。
【００６４】
続いて本実施の形態に係る電源装置１の動作をより詳細に説明する。
図６は、図３に示す電源装置１の動作を説明するタイミングチャートである。
【００６５】
図６および図３を参照して、時刻ｔ１において信号ＩＮの電圧が０から（２ＶＣＣ−Ｖｆ）に変化する。同時オフ回路２４は信号ＩＮの立ち上がりに応じて信号Ｇ１の電圧を０ＶからＶＣＣに変化させる。これによりスイッチＳＷ（ＰチャネルＭＯＳトランジスタ）がオフする。このとき信号Ｇの電圧は０であるので、ＮチャネルＭＯＳトランジスタはオフ状態である。
【００６６】
バッファ２３の内部で信号ＩＮが遅延する結果、時刻ｔ２において信号Ｇの電圧が０から（２ＶＣＣ−Ｖｆ）に変化する。時刻ｔ２においてＮチャネルＭＯＳトランジスタＱ１がオンする。
【００６７】
ＮチャネルＭＯＳトランジスタＱ１がオンすると、端子Ｔ２の電圧である電圧ＶＳは０からＶＣＣに変化する。端子Ｔ１の電圧である電圧ＶＢは電圧ＶＳが０からＶＣＣに上昇するのに応じて（ＶＣＣ−Ｖｆ）から（２ＶＣＣ−Ｖｆ）に上昇する。すなわち、電圧ＶＢと電圧ＶＳとの差は（ＶＣＣ−Ｖｆ）に保たれる。
【００６８】
時刻ｔ２において電圧ＶＢは電圧ＶＣＣよりも高くなる。もし時刻ｔ２においてスイッチＳＷがオン状態であれば端子Ｔ１から端子Ｔ０（電圧源）に向かって電流が逆流する。しかしながら時刻ｔ２ではスイッチＳＷがオフ状態に設定されているため端子Ｔ１から端子Ｔ０に電流は流れない。
【００６９】
つまり同時オフ回路２４は、信号ＩＮがＮチャネルＭＯＳトランジスタＱ１をオフ状態からオン状態に切換えるよう変化したことに応じてスイッチＳＷをオン状態からオフ状態に切換える。これにより端子Ｔ１から端子Ｔ０に電流が逆流するのを防ぐことができる。
【００７０】
なお従来の回路（たとえば図９に示す電源装置１０１）には電源ノードと端子Ｔ１との間にダイオードが接続されている。このダイオードの逆方向耐圧（いわゆる「ツェナ電圧」）はダイオードの両端に印加される逆方向電圧よりも大きい。このため従来の回路では電流が逆流するのを防ぐことができる。よってスイッチＳＷにＰチャネルＭＯＳトランジスタを用いる場合にはダイオードＤＡのツェナ電圧がダイオードＤＡの両端に生じる逆方向電圧、すなわち（ＶＣＣ−Ｖｆ）よりも大きい必要がある。
【００７１】
電圧ＶＳが０からＶＣＣに上昇するのに伴って端子Ｔ３に接続される負荷（図３に示さず）に電流が流れ、端子Ｔ３の電圧Ｖｏが指数関数的に上昇するとともにインダクタＬ１にエネルギーが蓄積される。
【００７２】
次に時刻ｔ３において信号ＩＮの電圧が（２ＶＣＣ−Ｖｆ）から０に変化する。その後、時刻ｔ４において信号Ｇの電圧が（２ＶＣＣ−Ｖｆ）から０に変化する。よって時刻ｔ４においてＮチャネルＭＯＳトランジスタＱ１がオフする。
【００７３】
ＮチャネルＭＯＳトランジスタＱ１がオフすると電圧ＶＳはＶＣＣから０に低下する。このときにも電圧ＶＢと電圧ＶＳとの差は（ＶＣＣ−Ｖｆ）に保たれるので、電圧ＶＢも（２ＶＣＣ−Ｖｆ）から（ＶＣＣ−Ｖｆ）に低下する。
【００７４】
時刻ｔ５において同時オフ回路２４は信号Ｇの立ち下がりに応じて信号Ｇ１の電圧をＶＣＣから０に変化させる。これによりスイッチＳＷ（ＰチャネルＭＯＳトランジスタ）がオンする。
【００７５】
つまり同時オフ回路２４は、信号ＧがＮチャネルＭＯＳトランジスタＱ１をオン状態からオフ状態に切換えるよう変化したことに応じてスイッチＳＷをオフ状態からオン状態に切換える。これにより電圧ＶＢが電圧ＶＣＣよりも低くなったときにスイッチＳＷがオンするので端子Ｔ１から端子Ｔ０に電流が逆流するのを防ぐことができる。
【００７６】
電圧ＶＳがＶＣＣから０に低下した場合には、インダクタＬ１に生じた逆起電力により負荷側に電流が流れ続けようとする。この場合、ダイオードＤ１では接地ノードから端子Ｔ２に向かって電流が流れる。またこの電流はインダクタＬ１から負荷に流れる。このときには電圧Ｖｏは減少する。
【００７７】
時刻ｔ５〜時刻ｔ６の期間にはＮチャネルＭＯＳトランジスタＱ１はオフ状態に設定され、スイッチＳＷはオン状態に設定される。よってこの期間にコンデンサＣＢが充電される。
【００７８】
時刻ｔ６以後は上述の動作が繰返される。よって電圧ＶｏはＶＡの付近で上昇したり低下したりする。
【００７９】
ＮチャネルＭＯＳトランジスタＱ１をオフ状態からオン状態に切換える瞬間、およびオン状態からオフ状態に切換える瞬間にコンデンサＣＢからバッファ２３に大きな電流が流れるためコンデンサＣＢに蓄えられる電荷が減少する。本実施の形態では時刻ｔ５〜時刻ｔ６の期間だけでなく時刻ｔ４〜時刻ｔ５の期間にもコンデンサＣＢの充電が行なわれる。
【００８０】
時刻ｔ４〜時刻ｔ５の期間には電圧源からダイオードＤＢを介してコンデンサＣＢが充電される。よってスイッチＳＷに流れる電流が小さい場合、あるいはスイッチＳＷを高速で動作させる場合にも、スイッチＳＷのオン期間中に端子Ｔ１の電圧が（ＶＣＣ−Ｖｆ）に達するようにコンデンサＣＢを充電できる。よって電源装置１の動作を安定させることができる。
【００８１】
さらに、本実施の形態ではスイッチＳＷがＰチャネルＭＯＳトランジスタであるため、ＰチャネルＭＯＳトランジスタの寄生ダイオードを図３のダイオードＤＡとして利用できる。これにより電圧生成部１１が形成された半導体チップの面積をより縮小できるので、電源装置１のコストをより低減できる。
【００８２】
［本実施の形態に係る電源装置の応用例］
図７は、本実施の形態に係る電源装置の１つの応用例を示す図である。
【００８３】
図７および図２を参照して、電源装置１Ａは電圧生成部１１に代えて電圧生成部１１Ａを含む点で電源装置１と異なる。電圧生成部１１Ａでは、ＮチャネルＭＯＳトランジスタＱ１のドレインがノードＮ１（第４のノード）に接続され、スイッチＳＷの一方端（ＰチャネルＭＯＳトランジスタのソース電極）がノードＮ２（第３のノード）に接続される。ノードＮ１，Ｎ２の電圧はそれぞれ２０Ｖおよび５Ｖである。このように図７に示す電源装置１ＡではＮチャネルＭＯＳトランジスタＱ１のドレインの電圧とスイッチＳＷの一方端の電圧とが異なっている。スイッチＳＷの一方端に与えられる５Ｖの電圧は電圧生成部１１Ａに内蔵されるレギュレータにより生成される。
【００８４】
図２に示す電源装置１では、ＮチャネルＭＯＳトランジスタＱ１のゲート−ソース間電圧は最大で（ＶＣＣ−Ｖｆ）になる。電圧ＶＣＣが２０Ｖの場合には（ＶＣＣ−Ｖｆ）の値は約１９．３（＝２０−０．７）Ｖとなる。多くの場合、ＮチャネルＭＯＳトランジスタのゲート−ソース間耐圧はこの値よりも低いため、図２に示す電源装置１において電圧ＶＣＣを２０Ｖに設定するとＮチャネルＭＯＳトランジスタＱ１が損傷するおそれがある。
【００８５】
図７に示す回路では、ＮチャネルＭＯＳトランジスタＱ１のゲート−ソース間電圧は最大でも（５−０．７）Ｖすなわち４．３Ｖとなる。これによりＮチャネルＭＯＳトランジスタＱ１の損傷を防ぐことができるので、電源装置１Ａの信頼性を高めることができる。
【００８６】
図８は、本実施の形態に係る電源装置の別の応用例を示す図である。
図８および図２を参照して、電源装置１Ｂは、電圧生成部１１に代えて電圧生成部１１Ｂを含む点で電源装置１と異なる。電圧生成部１１Ｂは、端子Ｔ２（第１のノード）と接地ノードとの間に接続されるＮチャネルＭＯＳトランジスタＱ２と、ＮチャネルＭＯＳトランジスタＱ２を駆動するバッファ２３Ｌとをさらに備える点で電圧生成部１１と異なる。
【００８７】
電源装置１Ｂは同期整流方式を実現するように構成される。バッファ２３Ｌは信号生成回路２１から信号ＩＮＬを受けて、ＮチャネルＭＯＳトランジスタＱ２のゲートに信号Ｇ２を与える。信号ＩＮＬは信号ＩＮと位相が１８０度異なる。また信号Ｇ２は信号Ｇと位相が１８０度異なる。
【００８８】
これによりＮチャネルＭＯＳトランジスタＱ２は、図２に示すダイオードＤ１と同様の機能を果たす。ＮチャネルＭＯＳトランジスタＱ１のオン時にはＮチャネルＭＯＳトランジスタＱ２がオフする。ＮチャネルＭＯＳトランジスタＱ１に流れる電流はインダクタＬ１を経由して負荷に供給される。
【００８９】
一方、ＮチャネルＭＯＳトランジスタＱ１のオフ時にはＮチャネルＭＯＳトランジスタＱ２がオンする。ＮチャネルＭＯＳトランジスタＱ２では接地ノードから端子Ｔ２に向かって電流が流れる。この電流はインダクタＬ１を経由して負荷に供給される。
【００９０】
ＮチャネルＭＯＳトランジスタＱ２のほうがダイオードＤ１に比較してエネルギー損失が少ないので電源装置１Ｂの効率を電源装置１の効率よりも高めることができる。
【００９１】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００９２】
【図１】本実施の形態に係る電源装置を備える電子機器の概略ブロック図である。
【図２】図１に示す電源装置１の構成を示す図である。
【図３】図２に示す電源装置１をより具体的に説明する図である。
【図４】従来のブートストラップ回路を備える電源装置に生じる課題を説明する図である。
【図５】本実施の形態に係る電源装置１の利点を説明する図である。
【図６】図３に示す電源装置１の動作を説明するタイミングチャートである。
【図７】本実施の形態に係る電源装置の１つの応用例を示す図である。
【図８】本実施の形態に係る電源装置の別の応用例を示す図である。
【図９】従来のスイッチング電源装置の例を示す回路図である。
【図１０】図９に示す電源装置１０１の動作を説明するタイミングチャートである。
【符号の説明】
【００９３】
１，１Ａ，１Ｂ，１０１  電源装置、２  負荷、１１，１１Ａ，１１Ｂ  電圧生成部、１２，１１２  降圧回路、２１  信号生成回路、２３，２３Ｌ，１２３  バッファ、２４  同時オフ回路、５０  電子機器、Ｃ１，ＣＢ  コンデンサ、Ｄ１，ＤＡ，ＤＢ  ダイオード、Ｌ１  インダクタ、Ｎ１，Ｎ２  ノード、Ｑ１，Ｑ２  ＮチャネルＭＯＳトランジスタ、ＳＷ  スイッチ（ＰチャネルＭＯＳトランジスタ）、Ｔ０〜Ｔ３  端子。
【図１】
2008048573.tif 000003
【図２】
2008048573.tif 000004
【図３】
2008048573.tif 000005
【図４】
2008048573.tif 000006
【図５】
2008048573.tif 000007
【図６】
2008048573.tif 000008
【図７】
2008048573.tif 000009
【図８】
2008048573.tif 000010
【図９】
2008048573.tif 000011
【図１０】
2008048573.tif 000012