(57)【要約】【課題】ヒューズ素子の配置に必要な平面積を減少させることができ、ヒューズ素子を高密度で配置することができるヒューズ素子構造および半導体装置を提供する。【解決手段】絶縁層６に形成された穴２と、前記穴２の内壁に形成された抵抗値可変材料層１１と、前記抵抗値可変材料層１１を覆って形成された基準電源配線層３と、一方の端部が外部と導電接続され、他方の端部１３ａが前記内壁に露出されて前記抵抗値可変材料層１１に接触された複数の引き出し配線１３とを備えたヒューズ素子構造１０ａとする。【選択図】図１
2008263061.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層に形成された穴と、
前記穴の内壁に形成された抵抗値可変材料層と、
前記抵抗値可変材料層を覆って形成された基準電源配線層と、
一方の端部が外部と導電接続され、他方の端部が前記内壁に露出されて前記抵抗値可変材料層に接触された複数の引き出し配線とを備えたヒューズ素子構造。
【請求項２】
前記抵抗値可変材料層が、相変化材料からなることを特徴とする請求項１に記載のヒューズ素子構造。
【請求項３】
前記抵抗値可変材料層が、ペロブスカイト型金属酸化物からなることを特徴とする請求項１に記載のヒューズ素子構造。
【請求項４】
前記絶縁層が、第１絶縁層と前記第１絶縁層上に形成された第２絶縁層とからなり、
前記穴が、前記第１絶縁層に埋め込まれた下部と、前記第２絶縁層を貫通する上部とからなり、
前記抵抗値可変材料層が、少なくとも前記下部の内壁の一部から前記上部の内壁の一部までを覆うように形成され、
前記引き出し配線が、前記第１絶縁層と前記第２絶縁層との間に形成されていることを特徴とする請求項１から請求項３のいずれかに記載のヒューズ素子構造。
【請求項５】
前記絶縁層が、第１絶縁層と、前記第１絶縁層上に形成された第２絶縁層と、前記第２絶縁層上に形成された第３絶縁層とからなり、
前記穴が、前記第１絶縁層に埋め込まれた下部と、前記第２絶縁層を貫通する中部、前記第３絶縁層を貫通する上部とからなり、
前記抵抗値可変材料層が、少なくとも前記下部の内壁の一部から前記上部の内壁の一部までを覆うように形成され、
前記引き出し配線が、前記第１絶縁層と前記第２絶縁層との間と、前記第２絶縁層と前記第３絶縁層との間とに形成されていることを特徴とする請求項１から請求項３のいずれかに記載のヒューズ素子構造。
【請求項６】
請求項１から請求項５のいずれかに記載のヒューズ素子構造を備えたことを特徴とする半導体装置。
【請求項７】
請求項４に記載のヒューズ素子構造と、
前記第１絶縁層上に形成された第１配線層と、前記第２絶縁層上に形成された第２配線層と、前記第１配線層と前記第２配線層とを導電接続するためのビアとを有する周辺回路用のホールパターンとを備え、
前記基準電源配線層が、前記穴の中に導電材料が充填されてなる導電部と、前記導電部上に形成された導電配線層とからなり、
前記第１配線層と前記引き出し配線とが同じ材料で形成され、前記ビアと前記導電部とが同じ材料で形成され、前記第２配線層と前記導電配線層とが同じ材料で形成されていることを特徴とする半導体装置。
【請求項８】
請求項７に記載の半導体装置の製造方法であって、
前記引き出し配線と前記第１配線層とを同時に形成する工程と、
前記穴の中および前記ビアとなるスルーホール内に前記導電材料を充填することにより、前記導電部と前記ビアとを同時に形成する工程と、
前記第２配線層と前記導電配線層とを同時に形成する工程とを含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ヒューズ素子構造、ヒューズ素子構造を備える半導体装置およびその製造方法に関し、特に、外部からの電気信号入力によって導通状態が変更されるヒューズ素子を高密度で配置できるヒューズ素子構造、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
従来から、半導体製品においては、ヒューズ素子を利用して、製造工程の異常で発生した不良を救済したり、多種多様な製品群に対応するために、同一プロセスの回路結線情報を変更して配線層レイアウトの変更を行ったりしている。中でも、半導体チップをパッケージに組んでしまった段階で、外部から電気信号を入力し、半導体チップ内部の救済情報や回路結線情報を書き換えたいという要求は高かった。このような要求に対応する手段としては、従来から様々な方法が提案されている。 
【０００３】
例えば、特許文献１には、絶縁膜を破壊して抵抗値を可変にしたアンチヒューズを有する半導体装置が記載されている。しかし、このようなアンチヒューズでは、いったん低抵抗状態（導通状態）にしてしまうと、もとの高抵抗状態に戻すことは不可能であった。 
【０００４】
そこで、配線の接続状態を容易に変更でき、かつ、元の状態に復帰可能なヒューズとして、相変化膜を用いた半導体装置が提案されている（例えば、特許文献２参照）。特許文献２では、相変化材料からなる相変化膜を配線として用い、相変化膜の近傍にヒータを設け、ヒータを用いて、相変化膜を高抵抗のアモルファス状態から低抵抗の結晶状態に遷移させる、あるいは結晶状態からアモルファス状態に遷移させることにより、抵抗を変化させている。しかし、特許文献２に記載の方法では、ヒータを用いて、相変化膜の抵抗を変化させているため、一つ一つのヒューズ素子（単位素子）の大きさが非常に大きいという問題がある。
また、特許文献２には、ヒータをなくし、電極から相変化膜に通電して相変化膜を発熱させることによって、相変化膜の結晶状態を変化させる構成として、ヒューズの構造を簡略化することが記載されている。しかし、ヒータをなくしてヒューズの構造を簡略化した場合であっても、単位素子の大きさを十分に小さくすることはできず、さらに単位素子を小さくすることが要求されていた。
【０００５】
また、単位素子が大きいという問題を解決する技術として、上部電極と、相変化材料であるカルコゲナイド膜と、カルコゲナイド膜と共通プレート（下部電極プレート）とを接続する第２のプラグ（下部電極プラグ）とを有する相変化メモリ装置が提案されている（例えば、特許文献３参照）。特許文献３には、第２のプラグにおける電流供給時の発熱により、カルコゲナイド膜を低抵抗の結晶状態と高抵抗のアモルファス状態の間で遷移させてビット情報を書き換え可能な相変化メモリ素子が記載されている。特許文献３に記載の相変化メモリ素子では、相変化メモリ素子（単位素子）の平面積を、下部電極プラグの平面積とすることができ、小さい領域に非常に多くのビット情報を持たせることが可能である。
【０００６】
また、光照射、電圧印加あるいは加熱によって電気抵抗が変化する素子間結線材料として、Ｇｅ、Ｔｅ、Ｓｂ及びＩｎよりなる群から選択した元素のうち少なくとも２種以上の元素を含むものが提案されている（例えば、特許文献４参照）。
【特許文献１】特開平０６−３１０６０４号公報
【特許文献２】特開２００５−３１７７１３号公報
【特許文献３】特開２００６−２２２２１５号公報
【特許文献４】特開平０６−２３２２７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述した特許文献３に記載の技術では、カルコゲナイド膜の抵抗値を変化させるために、カルコゲナイド膜とは別に、上部電極と下部電極プレートの少なくとも２層の配線層をカルコゲナイド膜の上下に配置する必要があり、これらの配線層を配置するための領域が必要であった。その結果、ヒューズ素子の配置に必要な平面積を小さくすることが困難であった。このため、上述した特許文献３に記載の技術を用いた場合であっても、より一層、ヒューズ素子の配置に必要な平面積を減少させ、ヒューズ素子をより一層高密度で配置することが要求されていた。
【０００８】
本発明はこのような事情に鑑みてなされたものであって、ヒューズ素子の配置に必要な平面積を減少させることができ、ヒューズ素子を高密度で配置することができるヒューズ素子構造を提供することを目的とする。
また、ヒューズ素子を高密度で配置することができる半導体装置を提供することを目的とする。
また、ヒューズ素子を高密度で配置することができる半導体装置を容易に製造できる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明者は、上記問題を解決するために鋭意検討し、本発明を完成した。即ち、本発明は以下に関する。
本発明のヒューズ素子構造は、絶縁層に形成された穴と、前記穴の内壁に形成された抵抗値可変材料層と、前記抵抗値可変材料層を覆って形成された基準電源配線層と、一方の端部が外部と導電接続され、他方の端部が前記内壁に露出されて前記抵抗値可変材料層に接触された複数の引き出し配線とを備えることを特徴とする。
【００１０】
また、本発明のヒューズ素子構造においては、前記抵抗値可変材料層が、相変化材料からなるものとすることができる。
また、本発明のヒューズ素子構造においては、前記抵抗値可変材料層が、ペロブスカイト型金属酸化物からなるものとすることができる。
【００１１】
また、本発明のヒューズ素子構造においては、前記絶縁層が、第１絶縁層と前記第１絶縁層上に形成された第２絶縁層とからなり、前記穴が、前記第１絶縁層に埋め込まれた下部と、前記第２絶縁層を貫通する上部とからなり、前記抵抗値可変材料層が、少なくとも前記下部の内壁の一部から前記上部の内壁の一部までを覆うように形成され、前記引き出し配線が、前記第１絶縁層と前記第２絶縁層との間に形成されていることを特徴とするものとすることができる。
【００１２】
また、本発明の半導体装置は、上記のヒューズ素子構造と、前記第１絶縁層上に形成された第１配線層と、前記第２絶縁層上に形成された第２配線層と、前記第１配線層と前記第２配線層とを導電接続するためのビアとを有する周辺回路用のホールパターンとを備え、前記基準電源配線層が、前記穴の中に導電材料が充填されてなる導電部と、前記導電部上に形成された導電配線層とからなり、前記第１配線層と前記引き出し配線とが同じ材料で形成され、前記ビアと前記導電部とが同じ材料で形成され、前記第２配線層と前記導電配線層とが同じ材料で形成されていることを特徴とするものとすることができる。
【００１３】
また、本発明の半導体装置の製造方法は、上記の半導体装置の製造方法であって、前記引き出し配線と前記第１配線層とを同時に形成する工程と、前記穴の中および前記ビアとなるスルーホール内に前記導電材料を充填することにより、前記導電部と前記ビアとを同時に形成する工程と、前記第２配線層と前記導電配線層とを同時に形成する工程とを含むことを特徴とする。
【００１４】
また、本発明のヒューズ素子構造においては、前記絶縁層が、第１絶縁層と、前記第１絶縁層上に形成された第２絶縁層と、前記第２絶縁層上に形成された第３絶縁層とからなり、前記穴が、前記第１絶縁層に埋め込まれた下部と、前記第２絶縁層を貫通する中部、前記第３絶縁層を貫通する上部とからなり、前記抵抗値可変材料層が、少なくとも前記下部の内壁の一部から前記上部の内壁の一部までを覆うように形成され、前記引き出し配線が、前記第１絶縁層と前記第２絶縁層との間と、前記第２絶縁層と前記第３絶縁層との間とに形成されているものとすることができる。
【００１５】
本発明の半導体装置は、上記のいずれかに記載のヒューズ素子構造を備えたことを特徴とするものとすることができる。
【発明の効果】
【００１６】
本発明のヒューズ素子構造は、絶縁層に形成された穴と、前記穴の内壁に形成された抵抗値可変材料層と、前記抵抗値可変材料層を覆って形成された基準電源配線層と、一方の端部が外部と導電接続され、他方の端部が前記内壁に露出されて前記抵抗値可変材料層に接触された複数の引き出し配線とを備えるものであるので、ヒューズ素子として機能する抵抗値可変材料層が絶縁層の厚み方向（縦方向）に配置されることになる。したがって、本発明のヒューズ素子構造は、例えば、抵抗値可変材料層を絶縁層の延在方向（横方向）に配置した場合と比較して、ヒューズ素子の配置に必要な平面積を小さくすることができ、ヒューズ素子を高密度で配置することができる。また、本発明のヒューズ素子構造は、ビアを介した接続構造を形成する必要がないので、ビアを介した接続を有するヒューズ素子と比較して、ヒューズ素子の配置上の制約が少なく、容易に製造できる。
【発明を実施するための最良の形態】
【００１７】
「第１実施形態」
本発明の第１実施形態である半導体装置及びその製造方法について、図１〜図３を用いて説明する。
図１は、本発明の半導体装置に備えられたヒューズ素子構造を説明するための図であって、図１（ａ）は平面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ’線に沿う断面図である。図１において、符号１０ａはヒューズ素子構造を示し、符号６は絶縁層を示している。絶縁層６は、第１絶縁層６ａと、第１絶縁層６ａ上に形成された第２絶縁層６ｂとからなる。第１絶縁層６ａおよび第２絶縁層６ｂは、シリコン酸化膜などの絶縁膜によって形成されている。
【００１８】
図１（ａ）および図１（ｂ）に示すように、絶縁層６には穴２（スリット）が形成されている。穴２は、第１絶縁層６ａに埋め込まれて形成された下部２ａと、第２絶縁層６ｂを貫通する上部２ｂとからなる。穴２の内壁には、抵抗値可変材料層１１が形成されている。より詳細には、抵抗値可変材料層１１は、穴２の底面には形成されず、下部２ａの内壁全面と上部２ｂの内壁の一部とを覆うように形成されている。
【００１９】
抵抗値可変材料層１１は、相変化材料によって形成されている。相変化材料としては、カルコゲナイドなどが挙げられ、カルコゲナイドとしては、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、テルル（Ｔｅ）、セレン（Ｓｅ）のうちのいずれか２つ以上の元素を含むものなどが挙げられる。代表的なカルコゲナイドとしては、Ｇｅ２Ｓｂ２Ｔｅ５などが挙げられる。
【００２０】
また、図１（ａ）および図１（ｂ）に示すように、穴２の内壁および底面全面と、穴２の周縁部とを覆うように、タングステンなどからなる基準電源配線層３が形成されている。基準電源配線層３は、抵抗値可変材料層１１を覆って形成されることにより、抵抗値可変材料層１１と面接触されている。また、基準電源配線層３には、基準となる電源電圧が印加されており、基準電源配線層３が、ヒューズ素子の共通配線として機能するようにされている。
【００２１】
また、図１（ａ）および図１（ｂ）に示すように、第１絶縁層６ａと第２絶縁層６ｂとの間には、タングステンなどからなる複数の引き出し配線１３が形成されている。引き出し配線１３の一方の端部は、外部と導電接続されており、他方の端部１３ａは、穴２の内壁に露出されて抵抗値可変材料層１１に接触されている。そして、図１に示す半導体装置においては、引き出し配線１３の抵抗値可変材料層１１に接触されている端部１３ａは、接触している抵抗値可変材料層１１を加熱して、抵抗値可変材料層１１の抵抗値を変化させるためのヒーターとして機能する。
【００２２】
図１に示すヒューズ素子構造１０ａにおいては、抵抗値可変材料層１１が複数の引き出し配線１３と同数のヒューズ素子として機能するようになっている。
【００２３】
次に、図１に示すヒューズ素子構造を製造する方法について、図２および図３を参照して説明する。図２および図３は、図１に示すヒューズ素子構造の製造方法を説明するための断面図である。なお、本実施形態のヒューズ素子構造の製造方法は、図１に示すヒューズ素子構造を備えた半導体装置の製造過程におけるＦＵＳＥ素子の形成工程である。
図１に示すヒューズ素子構造１０ａを製造するには、まず、通常の半導体装置を製造する際に形成されるＭＯＳ（metal oxide semiconductor）や、その他必要な配線層上に、ＣＶＤ法などによりシリコン酸化膜を成膜し、ＣＭＰ法により平坦化することにより、第１絶縁層６ａを形成する。次いで、第１絶縁層６ａ上に、引き出し配線１３となるタングステン膜を形成し、フォトリソグラフィ、及びドライエッチングにより必要な大きさにパターニングして引き出し配線１３を形成する。続いて、第１絶縁層６ａ上および引き出し配線１３上に、ＣＶＤ法などによりシリコン酸化膜を成膜し、ＣＭＰ法により平坦化することにより、第２絶縁層６ｂを形成する（図２（ａ））。
【００２４】
次に、絶縁層６の引き出し配線１３と平面視で重ならない領域をフォトリソグラフィ及びドライエッチングすることにより、第２絶縁層６ｂを貫通して第１絶縁層６ａに達する深さまで開口し、第１絶縁層６ａに埋め込まれた下部２ａと、第２絶縁層６ｂを貫通する上部２ｂとからなる穴２を形成し、穴２の内壁に引き出し配線１３を露出させる（図２（ｂ））。
続いて、第２絶縁層６ｂ上および穴２上に、抵抗値可変材料層１１となる相変化材料膜１１ａを成膜する（図３（ａ））。次に、エッチバック法により、第２絶縁層６ｂ上および穴２の穴底部の相変化材料膜１１ａを除去することにより、下部２ａの内壁全面と上部２ｂの内壁の一部とを覆うように、抵抗値可変材料層１１を形成する（図３（ｂ））。
【００２５】
その後、抵抗値可変材料層１１上に、タングステン膜を成膜し、フォトリソグラフィ及びドライエッチングにより必要な大きさにパターニングして、抵抗値可変材料層１１を覆う基準電源配線層３を形成することによって、図１に示すヒューズ素子構造１０ａが得られる。
【００２６】
次に、図１に示すヒューズ素子構造の動作について説明する。
図１に示すヒューズ素子構造１０ａにおいて、抵抗値可変材料層１１の抵抗値を変化させる際には、基準電源配線層３と引き出し配線１３との間で、抵抗値可変材料層１１を介して電流を流す。
このとき、各引き出し配線１３からの電流パルスの与え方の違いにより、ヒーターとして機能する各引き出し配線１３の端部１３ａの発熱量を調整して、抵抗値可変材料層１１の各引き出し配線１３と接触している部分を所定の温度に加熱する。このように各引き出し配線１３と接触している部分の抵抗値可変材料層１１の温度を個別に調整することにより、各引き出し配線１３と接触している部分の抵抗値可変材料層１１の結晶状態を変化させて、各引き出し配線１３と接触している部分の抵抗値可変材料層１１の抵抗値を変化させる。
【００２７】
例えば、引き出し配線１３から低めの電流値で長めにパルスを与えると、引き出し配線１３と接触している部分の抵抗値可変材料層１１を構成する相変化材料が結晶化して抵抗値が下がる。また、引き出し配線１３から高めの電流値で短いパルスを与えると、引き出し配線１３と接触している部分の抵抗値可変材料層１１を構成する相変化材料がアモルファス化して抵抗値が高くなる。
【００２８】
このように図１に示すヒューズ素子構造１０ａでは、基準電源配線層３と各引き出し配線１３との間の抵抗値を変化させることができるので、引き出し配線１３を介して外部から電気信号を入力して、半導体装置内の救済情報や回路結線情報を書き換えることができる。
【００２９】
本実施形態の半導体装置は、絶縁層６に形成された穴２と、穴２の内壁に形成された抵抗値可変材料層１１と、抵抗値可変材料層１１を覆うように形成された基準電源配線層３と、一方の端部が外部と導電接続され、他方の端部１３ａが穴２の内壁に露出されて抵抗値可変材料層１１に接触された複数の引き出し配線１３とを備えたヒューズ素子構造１０ａを備えるものであるので、ヒューズ素子として機能する抵抗値可変材料層１１が絶縁層６の厚み方向（縦方向）に配置されることになる。したがって、本実施形態の半導体装置は、例えば、抵抗値可変材料層１１を絶縁層６の延在方向（横方向）に配置した場合と比較して、ヒューズ素子の配置に必要な平面積を小さくすることができ、ヒューズ素子を高密度で配置することができる。また、本実施形態の半導体装置に備えられたヒューズ素子構造１０ａは、ビアを介した接続構造を形成する必要がないので、ビアを介した接続を有するヒューズ素子と比較して、ヒューズ素子の配置上の制約が少なく、容易に製造できる。
【００３０】
なお、本実施形態は、上述した例に限定されるものではない。例えば、抵抗値可変材料層１１を形成する材料は、電流印加による加熱の差によって抵抗値の可変する材料からなるものであればよく、相変化材料に限定されるものではない。例えば、抵抗値可変材料層１１を形成する材料としては、電圧または電流が印加されることにより抵抗値が変動するものであって、外部からの電圧または電流の印加をやめた後も、その抵抗値が保たれる材料であるペロブスカイト型金属酸化物などを用いてもよい。
【００３１】
また、引き出し配線１３、基準電源配線層３などに用いられる材料も上述した材料に限定されるものではなく、アルミニウム、銅などの導電性を有する金属膜などを使用できる。
また、本実施形態においては、抵抗値可変材料層１１を穴２の下部２ａの内壁全面と上部２ｂの内壁の一部とを覆うように形成したが、抵抗値可変材料層１１は、穴２の底面にも形成されていてもよい。また、抵抗値可変材料層１１は、穴２の内壁に露出された引き出し配線１３に接触できるように、穴２の下部２ａの内壁の一部から上部２ｂの内壁の一部までを覆うように形成されていればよく、穴２の下部２ａの内壁全面に形成されていなくてもよい。
【００３２】
「第２実施形態」
次に、本発明の第２実施形態である半導体装置及びその製造方法について、図４を用いて説明する。
図４は、本発明の半導体装置に備えられたヒューズ素子構造の他の一例を説明するための図であって、図４（ａ）は半導体装置のヒューズ素子形成領域および周辺回路形成領域を示した平面図であり、図４（ｂ）は図４（ａ）のＢ−Ｂ’線に沿う断面図である。なお、図４に示すヒューズ素子構造１０ｂにおいて、図１に示すヒューズ素子構造１０ａと同一の部分には同一の符号を付し、その説明を省略する。
【００３３】
図４において、符号１０は半導体装置のヒューズ素子形成領域を示し、符号２０は半導体装置の周辺回路形成領域を示している。
図４に示すヒューズ素子形成領域１０には、ヒューズ素子構造１０ｂが形成されている。図４に示すヒューズ素子構造１０ｂは、図１に示すヒューズ素子構造１０ａと異なり、基準電源配線層３０が、穴２の中にタングステンなどの導電材料が充填されてなる導電部３１と、導電部３１上に形成された導電配線層３２とから構成されている。導電配線層３２には、基準となる電源電圧が印加されており、基準電源配線層３０が、ヒューズ素子の共通配線として機能するようにされている。
【００３４】
また、図４に示すヒューズ素子構造１０ｂにおいても、抵抗値可変材料層１１が複数の引き出し配線１３と同数のヒューズ素子として機能するようになっている。
【００３５】
また、図４に示す周辺回路形成領域には、周辺回路用のホールパターン２０ａが形成されている。周辺回路用のホールパターン２０ａは、絶縁層６の第１絶縁層６ａ上に形成された第１配線層２３ａと、第２絶縁層６ｂ上に形成された第２配線層３５と、第２絶縁層６ｂを貫通するスルーホール内に導電材料が充填されてなり、第１配線層２３ａと第２配線層３５とを導電接続するためのビア３４（導通部）とを有するものである。
本実施形態においては、第１配線層２３ａは、引き出し配線１３と同じ材料で形成され、第２配線層３５は、導電配線層３２と同じ材料で形成され、ビア３４は、導電部３１と同じ材料で形成されている。
【００３６】
次に、図４に示すヒューズ素子構造１０ｂを製造する方法について説明する。
本実施形態においては、図４に示すヒューズ素子構造１０ｂを形成しながら、周辺回路用のホールパターン２０ａの形成を行なう。図４に示すヒューズ素子構造１０ｂを製造するには、まず、図１に示すヒューズ素子構造１０ａと同様にして、第１絶縁層６ａを形成する。次いで、第１絶縁層６ａ上に、引き出し配線１３と第１配線層２３ａになるタングステン膜を形成し、フォトリソグラフィ、及びドライエッチングにより必要な大きさにパターニングして引き出し配線１３と第１配線層２３ａとを同時に形成する。
【００３７】
続いて、第１絶縁層６ａ上および引き出し配線１３、第１配線層２３ａ上に、図１に示すヒューズ素子構造１０ａと同様にして、第２絶縁層６ｂを形成する（図２（ａ））。
次に、図１に示すヒューズ素子構造１０ａと同様にして、穴２および抵抗値可変材料層１１を形成する。
【００３８】
次に、絶縁層６の第１配線層２３ａと平面視で重なる領域をフォトリソグラフィ及びドライエッチングすることにより、第１配線層２３ａの露出されたビア３４となるスルーホールを形成する。
その後、第２絶縁層６ｂ上、抵抗値可変材料層１１上およびビア３４となるスルーホール上に、ＣＶＤ法などによりタングステン膜を成膜し、ＣＭＰ法により平坦化することにより、穴２内およびビア３４となるスルーホール内を充填し、導電部３１およびビア３４を同時に形成する。
次に、第２絶縁層６ｂ上、導電部３１上およびビア３４上にタングステン膜を成膜し、フォトリソグラフィ及びドライエッチングにより必要な大きさにパターニングして、第２配線層３５と導電配線層３２とを同時に形成することによって、図４に示すヒューズ素子構造１０ｂと周辺回路用のホールパターン２０ａとが得られる。
【００３９】
次に、図４に示すヒューズ素子構造１０ｂの動作について説明する。
図４に示すヒューズ素子構造１０ｂにおいて、抵抗値可変材料層１１の抵抗値を変化させる際には、基準電源配線層３０と引き出し配線１３との間で、抵抗値可変材料層１１を介して電流を流す。このことにより、図１に示すヒューズ素子構造１０ａと同様にして抵抗値可変材料層１１の抵抗値を変化させることができる。
【００４０】
本実施形態の半導体装置においても、ヒューズ素子として機能する抵抗値可変材料層１１が絶縁層６の厚み方向（縦方向）に配置されることになる。したがって、本実施形態の半導体装置は、例えば、抵抗値可変材料層１１を絶縁層６の延在方向（横方向）に配置した場合と比較して、ヒューズ素子を高密度で配置することができる。また、本実施形態の半導体装置に備えられたヒューズ素子構造１０ｂは、ビアを介した接続構造を形成する必要がないので、ビアを介した接続を有するヒューズ素子と比較して、容易に製造できる。
【００４１】
さらに、本実施形態の半導体装置では、第１配線層２３ａと引き出し配線１３とが同じ材料で形成され、ビア３４と導電部３１とが同じ材料で形成され、第２配線層３５と導電配線層３２とが同じ材料で形成されているので、第１配線層２３ａと引き出し配線１３とを同時に形成することができ、ビア３４と導電部３１とを同時に形成することができ、第２配線層３５と導電配線層３２とを同時に形成することができ、それぞれの部材を個別に形成する場合と比較して、少ない工程数で容易に効率よく製造できる。
【００４２】
「第３実施形態」
次に、本発明の第３実施形態である半導体装置及びその製造方法について、図５を用いて説明する。
図５は、本発明の半導体装置に備えられたヒューズ素子構造の他の一例を説明するための図であって、図５（ａ）は半導体装置のヒューズ素子構造を示した平面図であり、図５（ｂ）は図５（ａ）のＣ−Ｃ’線に沿う断面図である。なお、図５に示すヒューズ素子構造１０ｃにおいて、図１に示すヒューズ素子構造１０ａと同一の部分には同一の符号を付し、その説明を省略する。
【００４３】
本実施形態のヒューズ素子構造１０ｃでは、図１に示すヒューズ素子構造１０ａと異なり、図５（ａ）および図５（ｂ）に示すように、絶縁層１６が、第１絶縁層１６ａと、第１絶縁層１６ａ上に形成された第２絶縁層１６ｂと、第２絶縁層１６ｂ上に形成された第３絶縁層１６ｃとから形成されている。第１絶縁層１６ａ、第２絶縁層１６ｂ、第３絶縁層１６ｃは、いずれもシリコン酸化膜などの絶縁膜から形成されている。
また、本実施形態では、図１に示すヒューズ素子構造１０ａと異なり、引き出し配線が、第１絶縁層１６ａと第２絶縁層１６ｂとの間に形成された第１引き出し配線３３と、第２絶縁層１６ｂと第３絶縁層１６ｃとの間に形成された第２引き出し配線４３とから形成されている。図５（ａ）および図５（ｂ）に示すように、第１引き出し配線３３と第２引き出し配線４３とは、抵抗値可変材料層２１近傍において平面視で重なり合うように配置されている。また、第１引き出し配線３３および第２引き出し配線４３は、タングステンなどの導電材料から形成されている。
【００４４】
また、本実施形態では、図１に示すヒューズ素子構造１０ａと異なり、穴１２が、第１絶縁層１６ａに埋め込まれた下部１２ａと、第２絶縁層１６ｂを貫通する中部１２ｂと、第３絶縁層１６ｃを貫通する上部１２ｃとから構成され、抵抗値可変材料層２１が、下部１２ａの内壁の底面に接する位置から上部１２ｃの内壁の一部までを覆うように形成されている。
【００４５】
したがって、図５に示す本実施形態のヒューズ素子構造１０ｃでは、抵抗値可変材料層１１が複数の第１引き出し配線３３の数と複数の第２引き出し配線４３の数とを合わせた数と同数のヒューズ素子として機能するようになっており、図１に示すヒューズ素子構造１０ａと同一面積のままでヒューズ素子の数が２倍とされている。
【００４６】
次に、図５に示すヒューズ素子構造１０ｃを製造する方法について説明する。
図５に示すヒューズ素子構造１０ｃを製造するには、まず、図１に示すヒューズ素子構造１０ａと同様にして、第１絶縁層１６ａ、第１引き出し配線３３、第２絶縁層１６ｂを形成する。その後、第１引き出し配線３３と同様にして第２引き出し配線４３を形成し、第１絶縁層１６ａと同様にして第３絶縁層１６ｃを形成する。
次に、絶縁層１６上の第１引き出し配線３３および第２引き出し配線４３と平面視で重ならない領域に、図１に示すヒューズ素子構造１０ａと同様にして、穴１２を形成して第１引き出し配線３３および第２引き出し配線４３を穴１２の内壁に露出させ、穴１２の内壁に抵抗値可変材料層２１を形成した後、抵抗値可変材料層２１を覆うように基準電源配線層３を形成することによって、図５に示すヒューズ素子構造１０ｃが得られる。
【００４７】
次に、図５に示すヒューズ素子構造１０ｃの動作について説明する。
図５に示すヒューズ素子構造１０ｃにおいて、抵抗値可変材料層２１の抵抗値を変化させる際には、基準電源配線層３と第１引き出し配線３３および第２引き出し配線４３との間で、抵抗値可変材料層２１を介して電流を流す。このことにより、図１に示すヒューズ素子構造１０ａと同様にして抵抗値可変材料層２１の抵抗値を変化させることができる。
【００４８】
本実施形態の半導体装置においても、ヒューズ素子として機能する抵抗値可変材料層２１が絶縁層１６の厚み方向（縦方向）に配置されることになる。したがって、本実施形態の半導体装置は、例えば、抵抗値可変材料層２１を絶縁層１６の延在方向（横方向）に配置した場合と比較して、ヒューズ素子を高密度で配置することができる。また、本実施形態の半導体装置に備えられたヒューズ素子構造１０ｃは、ビアを介した接続構造を形成する必要がないので、ビアを介した接続を有するヒューズ素子と比較して、容易に製造できる。
さらに、本実施形態の半導体装置によれば、絶縁層１６を３層構造とするとともに引き出し配線を２層構造としたので、図１に示すヒューズ素子構造１０ａと同一面積のままでヒューズ素子の数を２倍とすることができる。
【００４９】
なお、本実施形態では、絶縁層を３層構造とするとともに引き出し配線を２層構造としたが、絶縁層および引き出し配線をそれぞれ更に１層以上積層すれば、平面的な面積を増大させることなく、より一層、ヒューズ素子を高密度で配置することができる。
【００５０】
本発明の活用例として、救済回路やパッケージに組み立て後に回路情報の変更が必要となる全ての半導体製品が挙げられる。 
【図面の簡単な説明】
【００５１】
【図１】図１は、本発明の半導体装置に備えられたヒューズ素子構造を説明するための図であって、図１（ａ）は平面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ’線に沿う断面図である。
【図２】図２は、図１に示すヒューズ素子構造の製造方法を説明するための断面図である。
【図３】図３は、図１に示すヒューズ素子構造の製造方法を説明するための断面図である。
【図４】図４は、本発明の半導体装置に備えられたヒューズ素子構造の他の一例を説明するための図であって、図４（ａ）は半導体装置のヒューズ素子形成領域および周辺回路形成領域を示した平面図であり、図４（ｂ）は図４（ａ）のＢ−Ｂ’線に沿う断面図である。
【図５】図５は、本発明の半導体装置に備えられたヒューズ素子構造の他の一例を説明するための図であって、図５（ａ）は半導体装置のヒューズ素子構造を示した平面図であり、図５（ｂ）は図５（ａ）のＣ−Ｃ’線に沿う断面図である。
【符号の説明】
【００５２】
２、１２…穴、２ａ、１２ａ…下部、２ｂ、１２ｃ…上部、３、３０…基準電源配線層、６、１６…絶縁層、６ａ、１６ａ…第１絶縁層、６ｂ、１６ｂ…第２絶縁層、１０…ヒューズ素子形成領域、１０ａ、１０ｂ、１０ｃ…ヒューズ素子構造、１１、２１…抵抗値可変材料層、１２ｂ…中部、１３…引き出し配線、１３ａ…端部、１６ｃ…第３絶縁層、２０…周辺回路形成領域、２０ａ…周辺回路用のホールパターン、２３ａ…第１配線層、３１…導電部、３２…導電配線層、３３…第１引き出し配線、３４…ビア、３５…第２配線層、４３…第２引き出し配線。
【図１】
2008263061.tif 000003
【図２】
2008263061.tif 000004
【図３】
2008263061.tif 000005
【図４】
2008263061.tif 000006
【図５】
2008263061.tif 000007