(57)【要約】【課題】従来のアナログスイッチを複数用いる信号切替回路は、信号切替の際に、双方のアナログスイッチが同時にオンしている期間が生じ、大きなパルスや貫通電流が発生し前段回路や後段回路の誤動作の要因となると共に電源ラインの電位を揺さぶり、信号対ノイズ比を悪化させていた。【解決手段】本発明の信号切替回路は、アナログスイッチを用いるスイッチ回路を複数用いるが、一方のスイッチ回路が確実に遮断された後に他方のスイッチ回路が接続するように制御するスイッチ切替制御回路を有している。このスイッチ切替制御回路を備えることにより、前段回路や後段回路への悪影響を防ぐことができ、また、貫通電流についても抑制できるため、電源とグランドを通した他の回路へのノイズ回り込みを防ぐことができ、他の回路の性能を低下させず、より高精度な回路を構成すること可能となる。【選択図】図１
2008236659.tif 000002
【特許請求の範囲】
【請求項１】
第１のアナログスイッチと第２のアナログスイッチと該第１，第２のアナログスイッチの出力を接続し、当該第１，第２のアナログスイッチの開閉制御を行うスイッチ切替制御回路とを有する信号切替回路において、
前記スイッチ切替制御回路は、前記第１のアナログスイッチを開閉制御する第１の信号群と、前記第２のアナログスイッチを開閉制御する第２の信号群とを出力し、
前記第１の信号群による第１のアナログスイッチを開閉するタイミングと、前記第２の信号群による第２のアナログスイッチを開閉するタイミングとが一致しないよう、一方に対して他方のスイッチ開閉タイミングをずらすように制御することを特徴とする信号切替回路。
【請求項２】
前記スイッチ切替制御回路は、前記第１の信号群と前記第２の信号群とを遅延手段により制御することを特徴とする請求項１に記載の信号切替回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数の信号からアナログスイッチで信号を選択し、後段回路に伝達する信号切替回路に関し、特に標準時刻情報信号を含む標準電波を受信し、時刻を表示する電波修正時計に用いる信号切替回路に関する。
【背景技術】
【０００２】
複数の信号からアナログスイッチにより信号を選択し、後段回路に伝達する信号切替回路は、変調回路や電圧制御発振回路等で用いられる。
電圧制御発振回路では、アナログスイッチによる信号切替回路により、入力電圧と電源対グランド（０Ｖ）との中間電圧を基準とした入力電圧と対称な電圧を選択し、後段の積分回路に入力する。積分回路での蓄積電圧がしきい値を超えると、出力の電圧が変わり矩形波を生成すると共に、アナログスイッチを切り替え他方の入力信号を選択する。このようなアナログスイッチを用いた信号切替回路は、多くの提案をみるものである（例えば、特許文献１参照。）。
【０００３】
図７は特許文献１に示した従来技術を説明するための回路図であって、その趣旨を逸脱しないように書き直した図である。図７において、３０１は入力信号、３０２は信号切替制御信号、３０３，３０４はアナログスイッチを用いた第１，第２のスイッチ回路、３０５はバッファーアンプ、３０６は反転アンプ、３０７はインバータ、３０９は第１の選択信号、３１０は第２の選択信号、３１１は信号選択回路出力、３１２は正転信号、３１３は反転信号である。
【０００４】
まず、特許文献１に示した従来技術の回路構成を説明する。
入力信号３０１は、バッファーアンプ３０５と反転アンプ３０６とに入力し、バッファーアンプ３０５の出力は、正転信号３１２として第１のスイッチ回路３０３の一方の端子に入力、反転アンプ３０６の出力は、反転信号３１３として第２のスイッチ回路３０４の一方の端子に入力する。第１のスイッチ回路出力３０３の他方の端子と第２のスイッチ回路出力３０４の他方の端子とは接続され、信号選択回路出力３１１として図示しない後段回路に供給される。
【０００５】
信号切替制御信号３０２は、インバータ３０７に入力されると共に第１の選択信号３０９として第１のスイッチ回路３０３の制御端子に入力される。インバータ３０７の出力は、第２のスイッチ回路３０４の制御端子に入力される。
【０００６】
次に、特許文献１に示した従来技術の動作について説明する。
バッファーアンプ３０５の出力は入力信号３０１と同電位になり第１のスイッチ回路３０３に伝達される。反転アンプ３０６は、電源とグランドの中間電位を基準電圧として入力信号３０１の反転電圧を出力し、第２のスイッチ回路３０４に入力される。インバータ３０７は、信号切替制御信号３０２の反転電圧を出力するため、信号切替制御信号３０２の電圧により、第１のスイッチ回路出力３０３または第２のスイッチ回路出力３０４がオンし、正転信号３１２または反転信号３１３が選択され信号選択回路出力３１１として後段回路出力にされる。
【０００７】
【特許文献１】特開平１１−２６１６５８号公報（第６頁、第５図）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
特許文献１に示した従来技術は、簡単な構成で信号の選択が可能という特徴を有しているが、発明者が検討したところによると、その信号切替回路は、その動作によって、後段回路や前段回路に誤動作を生じさせてしまうことがあることがわかった。
【０００９】
特許文献１に示した従来技術は、簡易に正転信号３１２と反転信号３１３とを切り替えて、電圧波形を出力できるという利点があるものの、インバータ３０７の時間遅延により、第１のスイッチ回路３０３と第２のスイッチ回路３０４とが同時にオンしてしまうことがあった。このため、出力がワイヤードアンドされているため、第１のスイッチ回路３０３と第２のスイッチ回路３０４とにつながる回路が全て短絡しまい、大きなパルスと貫通電流とが発生してしまうのである。
【００１０】
ここで生じた大きなパルスは後段回路に伝えられ、例えば、後段回路がしきい値による比較回路のとき、それは誤動作の要因となり、積分回路のときでは、蓄積電圧の誤差が生まれてしまう。また、このパルスは後段回路のみではなく、反転アンプ３０６の図示しない帰還抵抗を通して図示しない前段回路の動作にも悪影響を与えてしまう。特に前段回路が電圧制御発振器のとき、それは、発振周波数のバラツキとして現れ、信号波形を乱し信号検出感度を悪化させるという問題があった。
【００１１】
一方、貫通電流も素子の故障を早めるだけでなく、電源ラインの電位を揺さぶることになり、ノイズの原因となる。ノイズが混入した電源電圧やグランド信号を用いて動作する回路は、これらの信号がノイズによって変動している状態で動作することになり、出力信号に高調波ノイズが混入してしまうことがあり、その結果、回路動作を不安定にし、信号対ノイズ比を悪化させてしまうという問題もあった。
【００１２】
本発明の信号切替回路は、これらの問題を解決するためになされるものであって、スイッチ回路の同時オン状態を抑制し、一方のスイッチ回路が確実に遮断された後にもう一方が接続することができる信号切替回路を提供するものである。
【課題を解決するための手段】
【００１３】
上記課題を解決するため、本発明は以下の構成を採用する。
【００１４】
第１のアナログスイッチと第２のアナログスイッチと第１，第２のアナログスイッチの出力を接続し、第１，第２のアナログスイッチの開閉制御を行うスイッチ切替制御回路とを有する信号切替回路において、
スイッチ切替制御回路は、第１のアナログスイッチを開閉制御する第１の信号群と、第２のアナログスイッチを開閉制御する第２の信号群とを出力し、第１の信号群による第１のアナログスイッチを開閉するタイミングと、第２の信号群による第２のアナログスイッチを開閉するタイミングとが一致しないよう、一方に対して他方のスイッチ開閉タイミングをずらすように制御することを特徴とする。
【００１５】
スイッチ切替制御回路は、第１の信号群と第２の信号群とを遅延手段により制御することを特徴とする。
【発明の効果】
【００１６】
本発明の信号切替回路は、一方のアナログスイッチが遮断する前に他方のアナログスイッチが接続しないように、開閉タイミングを制御するスイッチ切替制御回路を有している。
本発明の信号切替回路は、双方のアナログスイッチが同時オンすることはなく、そのために生じるパルスや貫通電流を抑制できる。
このため、本発明の信号切替回路が接続する前段回路や後段回路への悪影響を防ぐこと
ができ、特に前段回路が電圧制御発振器のときは、発振周波数のバラツキを抑制でき、精度のよい発振器を構成することができる。また、貫通電流についても抑制できるため、電源とグランドを通した他の回路へのノイズ回り込みを防ぐことができ、他の回路の性能を低下させず、より高精度な回路を構成すること可能となる。
【発明を実施するための最良の形態】
【００１７】
以下に、本発明に係る信号切替回路の実施形態を図面参照しながら詳細に説明する。本発明の実施形態では、本発明の信号切替回路を標準電波受信し時刻を修正する電波修正時計の信号切替回路として用いた場合を例にして説明する。
【００１８】
［全体構成の説明：図１，図２］
図１は、本発明に係る信号切替回路の実施形態を説明するブロック図である。図１において、１は入力信号、２は信号切替制御信号、１３，１４はアナログスイッチを用いた第１，第２のスイッチ回路、１０はバッファーアンプ、１１は反転アンプ、１２はスイッチ切替制御回路、６は第１の選択信号、７は第２の選択信号、８は第３の選択信号、９は第４の選択信号、５は信号選択回路出力、３は正転信号、４は反転信号である。
【００１９】
第１のスイッチ回路１３は、例えば、トランスミッションゲートを用いることができる。トランスミッションゲートとは、Ｐチャンネル型トランジスタなどのスイッチ素子とＮチャンネル型トランジスタなどスイッチ素子とを対にして接続してなるスイッチ回路である。図１に示す１５ａ，１５ｂは、第１のスイッチ回路１３，第２のスイッチ回路１４を構成するスイッチ回路のＰ型スイッチ素子側の制御端子であって、Ｐ側制御端子と呼ぶ。１６ａ，１６ｂは、第１のスイッチ回路１３，第２のスイッチ回路１４を構成するスイッチ回路のＮ型スイッチ素子側の制御端子であって、Ｎ側制御端子と呼ぶ。この第１のスイッチ回路１３，第２のスイッチ回路１４の詳細については後述する。
【００２０】
入力信号１は、バッファーアンプ１０と反転アンプ３０６とに入力している。バッファーアンプ１０の出力は、正転信号３として第１のスイッチ回路１３の入力端子に入力し、反転アンプ１１の出力は、反転信号４として第２のスイッチ回路１４の入力端子に入力する。第１のスイッチ回路１３出力端子と第２のスイッチ回路１４出力端子とは接続され、信号選択回路出力５として図示しない後段回路に供給される。
【００２１】
信号切替制御信号２は、スイッチ切替制御回路１２に入力する。スイッチ切替制御回路１２は、第１の選択信号６，第２の選択信号７，第３の選択信号８，第４の選択信号９を出力する。ここで、第１の選択信号６と第２の選択信号７とを第１の信号群とし、第３の選択信号８と第４の選択信号９とを第２の信号群とする。
【００２２】
第１の選択信号６は、第１のスイッチ回路１３のＰ側制御端子１５ａに、第２の選択信号７は、第１のスイッチ回路１３のＮ側制御端子１６ａに、それそれ入力する。第３の選択信号８は、第２のスイッチ回路１４のＰ側制御端子１５ｂに、第４の選択信号９は、第２のスイッチ回路１４のＮ側制御端子１６ｂに、それぞれ入力している。
【００２３】
［図２の説明：図２］
次に、第１スイッチ回路１３，第２のスイッチ回路１４の構成について図２を用いて説明する。図２は、第１スイッチ回路１３，第２のスイッチ回路１４の代表的な構成を例示するものである。図２において、２０は第１のスイッチ制御信号、２１は第２のスイッチ制御信号、２２はスイッチ入力信号、２３はスイッチ出力信号、２４はＰチャンネル型ＭＯＳ素子、２５はＮチャンネル型ＭＯＳ素子、２６は電源、２７はグランド（例えば、０Ｖ）である。２８，２９は、Ｐチャンネル型ＭＯＳ素子２４，Ｎチャンネル型ＭＯＳ素子２５のサブストレート端子である。
Ｐチャンネル型ＭＯＳ素子２４とＮチャンネル型ＭＯＳ素子２５とは、知られているＭＯＳ型トランジスタであるＭＯＳ型ＦＥＴを用いることができる。
【００２４】
スイッチ入力信号２２は、Ｐチャンネル型ＭＯＳ素子２４のソース端子またはドレイン端子のどちらか一方と、Ｎチャンネル型ＭＯＳ素子２５のソース端子またはドレイン端子のどちらか一方に入力する。
第１のスイッチ制御信号２０は、Ｐチャンネル型ＭＯＳ素子２４のゲート端子に入力し、第２のスイッチ制御信号２１は、Ｎチャンネル型ＭＯＳ素子２５のゲート端子に入力する。
Ｐチャンネル型ＭＯＳ素子２４とＮチャンネル型ＭＯＳ素子２５とのソース端子またはドレイン端子で、スイッチ入力信号２２が接続されていない方の端子を互いに接続し、スイッチ出力信号２３とする。
Ｐチャンネル型ＭＯＳ素子２４のサブストレート端子２８は、グランド２７に接続し、Ｎチャンネル型ＭＯＳ素子２５のサブストレート端子２９は電源２６に接続する。
【００２５】
次に、図２に示す回路の動作を説明する。この説明では、この回路への供給電源は負電源で説明する。つまり、電源２６は負の電圧を出力する電源手段に接続する。もちろん、正電源で動作させてもよく、そのときは、電源２６をグランド（つまり、０Ｖ）とし、グランド２７を正の電圧を出力する電源手段に接続してもよい。
【００２６】
図２の構成においては、グランド２７の電位に対しＰチャンネル型ＭＯＳ素子２４のチャンネル形成のためのしきい値電圧の分だけ低い電圧を第１のスイッチ制御信号２０に加えることで、Ｐチャンネル型ＭＯＳ素子２４のドレイン端子とソース端子との間が導通する。
同様に、電源２６の電位に対しＮチャンネル型ＭＯＳ素子２５のチャンネル形成のためのしきい値電圧の分だけ高い電圧を第２のスイッチ制御信号２１に加えることで、Ｎチャンネル型ＭＯＳ素子２５のドレイン端子とソース端子との間が導通する。
【００２７】
逆に、第１のスイッチ制御信号２０に対しグランド電位と等しいかそれに近い電圧、第２のスイッチ制御信号２１に対し負側電源２６の電位に等しいかそれに近い電圧を加えると、Ｐチャンネル型ＭＯＳ素子２４とＮチャンネル型ＭＯＳ素子２５とのドレイン端子とソース端子との間は遮断する。
【００２８】
したがって、単純に図２に示す回路を動作させるには、第１のスイッチ制御信号２０に電源２６の電位を入力し、第２のスイッチ制御信号２１にグランド２７の電位の電圧を入力することで、スイッチ入力信号２２とスイッチ出力信号２３とを導通させることができる。
また、第１のスイッチ制御信号２０にグランド２７の電位を入力し、第２のスイッチ制御信号２１に電源２６の電位を入力することで、スイッチ入力信号２２とスイッチ出力信号２３とを遮断できる。
【００２９】
図２に示す回路は、図１に示す第１のスイッチ回路１３または第２のスイッチ回路１４の回路を例示するものである。第１のスイッチ回路１３を例にすると、図２に示すＰチャンネル型ＭＯＳ素子２４とＮチャンネル型ＭＯＳ素子２５とで、第１のスイッチ回路１３を構成する。図２に示すＰチャンネル型ＭＯＳ素子２４のゲート端子は、図１に示すＰ側制御端子１５ａに相当し、同様に、Ｎチャンネル型ＭＯＳ素子２５のゲート端子は、Ｎ側制御端子１６ａに相当する。
図２に示す第１のスイッチ制御信号２０は、図１に示す第１の選択信号６に相当し、同様に、スイッチ入力信号２２は正転信号３に相当し、スイッチ出力信号２３は信号選択回路出力５に相当する。
【００３０】
［動作説明：図１］
次に本発明の信号切替回路のブロック図である図１の動作を説明する。
バッファーアンプ１０の出力は、入力信号１と同電位になり、第１のスイッチ回路１３に出力する。反転アンプ１１は、電源とグランドとの中間電位を基準電圧として入力信号１の反転電圧を第２のスイッチ回路１４に出力する。
スイッチ切替制御回路１２は、信号切替制御信号２の反転電圧を第１の選択信号６および第４の選択信号９として出力し、第２の選択信号７と第３の選択信号８とには、信号切替制御信号２と同電位の電圧を出力する。
【００３１】
動作のタイミングは、例えば、第１のスイッチ回路１３が導通し、第２のスイッチ回路１４が遮断している状態から、第１のスイッチ回路１３が遮断し、第２のスイッチ回路１４が導通する状態に移行するときは、第１の選択信号６と第２の選択信号７との電圧切り替えが終わってから、第３の選択信号８と第４の選択信号９との電圧が切り替わるように制御する。つまり、一方のアナログスイッチの遮断動作が終了してから他方のアナログスイッチが導通するよう制御する。
このようにアナログスイッチの切り替わりタイミングを制御することにより、正転信号３と反転信号４とがつながることなく、正転信号３もしくは反転信号４のいずれかの入力電圧が信号選択回路出力５として図示しない後段回路に供給される。
【００３２】
［スイッチ切替制御回路の説明１：図３］
次に、スイッチ切替制御回路１２について説明する。図３は、図１に示すスイッチ切替制御回路１２を説明する回路図である。スイッチ切替制御回路１２は、第１のスイッチ回路１３や第２のスイッチ回路１４と同様に、ＭＯＳ素子を用いる回路例で説明する。また、ＭＯＳ素子による回路では、素子の出力段の構成により出力電圧の立ち上がり時間と立ち下がり時間とが異なることが多いため、以下の説明では、立下り時間より立ち上がり時間が長いものとして説明する。
【００３３】
図３において、１０１は第１の制御信号、１０２は第２の制御信号、１０３は第３の制御信号、１０５は第５の制御信号、１０６は第６の制御信号、１０７は第７の制御信号、１０８は第８の制御信号、１０９は第９の制御信号、１１０は第１０の制御信号である。
１２０，１２１，１２２，１２３，１２５，１２６，１２７，１２９，１３０，１３４はインバータ、１２８，１３１，１３２，１３５はＯＲ回路、１３３，１３６はＡＮＤ回路である。インバータ１２５とインバータ１２６とで遅延調整回路３０７を構成している。すでに説明した同一の構成には同一の番号を付与している。
【００３４】
信号切替制御信号２は、インバータ１２０とＯＲ回路１２８の一方の入力端子に入力し、インバータ１２０の出力である第１の制御信号１０１は、インバータ１２１とＯＲ回路１３１の一方の入力端子に入力する。インバータ１２１の出力である第２の制御信号１０２は、インバータ１２２とＯＲ回路１３２の一方の入力端子に入力し、インバータ１２２の出力である第３の制御信号１０３は、インバータ１２３とＡＮＤ回路１３３の一方の入力端子とＯＲ回路１３５の一方の入力端子に入力する。
【００３５】
インバータ１２３の出力である第５の制御信号１０５は、インバータ１２５とＡＮＤ回路１３６の一方の入力端子に入力し、インバータ１２５の出力は、インバータ１２６に入力する。
インバータ１２６の出力である第６の制御信号１０６は、インバータ１２７に入力する。インバータ１２７の出力である第７の制御信号１０７は、ＯＲ回路１２８の他方の入力端子とインバータ１３０に入力している。このインバータ１３０の出力は、ＯＲ回路１３１の他方の入力端子に入力する。
【００３６】
ＯＲ回路１２８の出力である第９の制御信号１０８は、インバータ１２９とＡＮＤ回路１３３の他方の入力端子に入力する。インバータ１２９の出力である第９の制御信号１０９は、ＯＲ回路１３２の他方の入力端子に入力する。
【００３７】
ＯＲ回路１３１の出力である第１０の制御信号１１０の出力は、インバータ１３４とＡＮＤ回路１３６の他方の入力端子に入力し、インバータ１３４の出力はＯＲ回路１３５の他方の入力端子に入力する。
【００３８】
ＯＲ回路１３２の出力は、第１の選択信号６、ＡＮＤ回路１３３の出力は、第２の選択信号７、ＯＲ回路１３５の出力は、第３の選択信号８、ＡＮＤ回路１３６の出力は、第４の選択信号９としてそれぞれ出力し、図１に示す第１のスイッチ回路１３，第２のスイッチ回路１４をそれぞれ制御する。
【００３９】
［動作の説明：図３，図４］
次に、図３に示すスイッチ切替制御回路１２の動作を説明する。図４は、図３に示すスイッチ切替制御回路１２の動作を説明するタイムチャートである。このタイムチャートには各信号を縦軸に記載してある。また、第１，第２のスイッチ回路１３，１４の状態も合わせて記載してあり、以下の説明では主要な信号の動作とともにその状態を説明する。図４に示すタイムチャートでは、主要な信号の立ち上がりや立ち下がり動作には丸印を付けてある。なお、ここでは説明しやすいように、グランド電位を論理値“１”、負電源電位を論理値“０”とする。
【００４０】
信号切替制御信号２が０から１に変化したとき（Ｔ０）は、第２の制御信号１０２が０から１、第３の制御信号１０３が１から０にそれぞれ変化し、ＯＲ回路１３２の出力（第１の選択信号６）を１、ＡＮＤ回路１３３の出力（第２の選択信号７）を０に変化させる（Ｔ１）。これにより、極めて短時間に第１のスイッチ回路１３を遮断する。
【００４１】
また、インバータ１２０からインバータ１２７の経路で伝達してきた第７の制御信号１０７が１から０に変化するまで（Ｔ２）、ＯＲ回路１３５は０に、ＡＮＤ回路１３６は１にそれぞれならないため、第３の選択信号８が０、第４の選択信号９が１になるタイミングが遅延する（Ｔ３）。
これにより、第１のスイッチ回路１３が確実に遮断してから第２のスイッチ回路１４を導通させることが可能である。
【００４２】
信号切替制御信号２が１から０に変化したとき（Ｔ４）は、第３の制御信号１０３が０から１、第５の制御信号１０５が１から０にそれぞれ変化し、ＯＲ回路１３５の出力を（第３の選択信号８）１、ＡＮＤ回路１３６の出力（第４の選択信号９）を０に変化させる（Ｔ５）。これにより、極めて短時間に第２のスイッチ回路１４を遮断する。
【００４３】
また、インバータ１２０からインバータ１２７そしてＯＲ回路１２８の経路で伝達してきた第７の制御信号１０７が０から１に変化するまで（Ｔ６）、ＯＲ回路１３２は０に、ＡＮＤ回路１３３は１にそれぞれならないため、第１の選択信号６が０、第２の選択信号７が１になるタイミングが遅延する（Ｔ７）。
これにより、第２のスイッチ回路１４が確実に遮断してから第１のスイッチ回路１３を導通させることができる。
【００４４】
したがって図３に示す回路により、第１スイッチ回路１３，第２のスイッチ回路１４に対し、遮断時は速やかに行い、導通する時はタイミングをずらすことができる。
【００４５】
第５の制御信号１０５から第６の制御信号１０６の間に挿入する回路は、遅延調整回路３０７であって、図３に示す例では、インバータ１２５，１２６で構成している。このインバータの数を偶数個増減することにより、第１のスイッチ回路１３が遮断してから第２のスイッチ回路１４が導通するまでの時間と、第２のスイッチ回路１４が遮断してから第１のスイッチ回路１３が導通するまでの時間とを調整することができる。
【００４６】
もちろん、本発明の信号切替回路を搭載する回路やシステムの動作や使用に合わせて、この遅延調整回路３０７の遅延時間は自由に選択することができる。
第１のスイッチ回路１３が遮断してから第２のスイッチ回路１４が導通するまでの時間がさらに短くてよい場合は、ＯＲ回路１３１の他方の入力に、インバータ１３０の出力でなく第６の制御信号１０６を入力してもよい。
【００４７】
［スイッチ切替制御回路の説明２：図５］
すでに説明したスイッチ切替制御回路１２は、その構成に限定するものではない。次に、スイッチ切替制御回路１２の別の構成について説明する。
図５は、図１に示すスイッチ切替制御回路１２を説明する回路図であって、図３に示す例とは異なる回路である。
１５０，１５１，１５１，１５３，１５４，１５５はデータ型フリップフロップ回路、１５６はＯＲ回路、１５７はＮＡＮＤ回路、１５８，１５９はインバータである。
２００はクロック１入力信号、２０１はクロック２入力信号、２０２は第１のデータ信号、２０３は第２のデータ信号、２０４は第３のデータ信号、２０５は第４のデータ信号、２０６は第５のデータ信号、２０７は第６のデータ信号である。ここで、クロック２入力信号２０１は、クロック１入力信号２００の反転波形である。すでに説明した同一の構成には同一の番号を付与している。
【００４８】
信号切替制御信号２は、データ型フリップフロップ回路１５０のデータ端子に入力し、データ型フリップフロップ回路１５０の出力である第１のデータ信号２０２をデータ型フリップフロップ回路１５１のデータ端子に入力する。
データ型フリップフロップ回路１５１の出力である第２のデータ信号２０３は、データ型フリップフロップ回路１５２のデータ端子に入力すると共に、ＯＲ回路１５６の一方の入力端子とＮＡＮＤ回路１５７の一方の入力端子とに入力する。
【００４９】
データ型フリップフロップ回路１５２の出力である第３のデータ信号２０４は、データ型フリップフロップ回路１５３のデータ端子に入力し、データ型フリップフロップ回路１５３の出力である第４のデータ信号２０５は、ＯＲ回路１５６の他方の入力端子とＮＡＮＤ回路１５７の他方の入力端子に入力する。
【００５０】
ＯＲ回路１５６の出力である第５のデータ信号２０６は、データ型フリップフロップ回路１５４のデータ端子に入力し、ＮＡＮＤ回路１５７の出力である第６のデータ信号２０７は、データ型フリップフロップ回路１５５のデータ端子に入力する。
【００５１】
データ型フリップフロップ回路１５４の出力は、第１の選択信号６として図１の第１のスイッチ回路１３を制御すると共にインバータ１５８の入力端子に入力する。インバータ１５８の出力は、第２の選択信号７として第１のスイッチ回路１３を制御する。
データ型フリップフロップ回路１５５の出力は、第３の選択信号８として図１の第２のスイッチ回路１４を制御すると共にインバータ１５９の入力端子に入力する。インバータ１５９の出力は、第４の選択信号９として第２のスイッチ回路１４を制御する。
【００５２】
クロック１入力信号２００は、データ型フリップフロップ回路１５０，１５１，１５３のクロック端子に入力する。また、クロック２入力信号２０１は、データ型フリップフロ
ップ回路１５２，１５４，１５５のデータ型フリップフロップ回路におけるクロック端子に入力する。
【００５３】
［動作の説明：図５，図６］
次に、図５に示すスイッチ切替制御回路１２の動作を説明する。図６は、図５に示すスイッチ切替制御回路１２の動作を説明するタイムチャートである。このタイムチャートにも各信号を縦軸に記載してある。また、第１，第２のスイッチ回路１３，１４の状態も合わせて記載してあり、以下の説明では主要な信号の動作とともにその状態を説明する。図６に示すタイムチャートでは、主要な信号の立ち上がりや立ち下がり動作には丸印を付けてある。なお、ここでも説明しやすいように、グランド電位を論理値“１”、負電源電位を論理値“０”として説明する。
【００５４】
データ型フリップフロップ回路１５０，１５１は、信号切替制御信号２がクロック１入力信号２００、あるいはクロック２入力信号２０１に非同期な信号であった場合に、データとクロックの同時変化で起こるメタステーブル対策の回路であり、信号切替制御信号２がクロック１入力信号２００あるいはクロック２入力信号２０１に同期している場合は、データ型フリップフロップ回路１５０，１５１を割愛し、信号切替制御信号２を第２のデータ信号２０３として入力する。
【００５５】
信号切替制御信号２が０から１に変化したとき（Ｔ０）、データ型フリップフロップ回路１５０，１５１で同期化を行った後、データ型フリップフロップ回路１５２，１５３でラッチすることでクロック１周期分遅延させ、第４のデータ信号２０５として出力する。
この第４のデータ信号２０５をＯＲ回路１５６で第２のデータ信号２０３と論理和し、第５のデータ信号２０６としてデータ型フリップフロップ回路１５４でラッチすることで、第２のデータ信号２０３が０から１に変化したタイミング（Ｔ１）からクロックの０．５周期の遅れで第１の選択信号６を１、第２の選択信号７を０に変化させ、図１の第１のスイッチ回路１３を遮断できる（Ｔ２）。
【００５６】
一方、第２のデータ信号２０３と第４のデータ信号２０５との論理積の反転値をＮＡＮＤ回路１５７で得て、その出力を第６のデータ型フリップフロップ回路１５５でラッチして第３の選択信号８とし、その反転値を第４の選択信号９とすることで、データ信号２０３が０から１に変化したタイミング（Ｔ１）から１．５周期の遅れで第３の選択信号８を０、第４の選択信号９を１に変化させ、図１の第２のスイッチ回路１４を導通できる（Ｔ３）。
【００５７】
したがって、図１の第１のスイッチ回路１３の遮断タイミングからクロック１周期遅れで図１の第２のスイッチ回路１４を導通でき、第１，第２のスイッチ回路１３，１４が同時にオンすることを防止できる。
第１のスイッチ回路１３が遮断してから第２のスイッチ回路１４を導通するまでの時間を伸ばしたい時は、データ型フリップフロップ回路１５２，１５３の段数を偶数個ずつ増やせばよい。
【００５８】
信号切替制御信号２が１から０に変化したとき（Ｔ４）、同期化後に第２のデータ信号２０３は１から０に変化するが（Ｔ５）、第４のデータ信号２０５がクロック１周期遅れて０に変化するため（Ｔ７）、第２のデータ信号２０３が１から０に変化したタイミング（Ｔ５）からクロック１．５周期の遅れで第１の選択信号６を０、第２の選択信号７を１に変化させ、図１の第１のスイッチ回路１３を導通できる（Ｔ８）。
【００５９】
一方、第２のデータ信号２０３が１から０に変化したタイミング（Ｔ５）にあわせて、第６のデータ信号２０７が０から１に変化し、０．５周期の遅れで第３の選択信号８を１
、第４の選択信号９を０に変化させ、図１の第２のスイッチ回路１４を遮断できる（Ｔ６）。
【００６０】
したがって、図１の第２のスイッチ回路１４の遮断タイミングからクロック１周期遅れで図１の第１のスイッチ回路１３を導通できる。
第２のスイッチ回路１４が遮断してから第１のスイッチ回路１３を導通するまでの時間を伸ばしたい時は、データ型フリップフロップ回路１５２，１５３の段数を偶数個ずつ増やせばよい。
【産業上の利用可能性】
【００６１】
本発明の信号切替回路は、この回路が接続する前段回路や後段回路を誤動作させることはない。このため、より背密な動作が要求される回路やシステムに好適である。
【図面の簡単な説明】
【００６２】
【図１】本発明の信号切替回路の実施形態を説明するブロック図である。
【図２】本発明の信号切替回路のスイッチ回路を説明する回路図である。
【図３】本発明の信号切替回路のスイッチ切替制御回路を説明する回路図である。
【図４】本発明の信号切替回路のスイッチ切替制御回路のタイムチャートである。
【図５】本発明の信号切替回路のスイッチ切替制御回路の別の構成を説明する回路図である。
【図６】本発明の信号切替回路のスイッチ切替制御回路の別の構成回路図のタイムチャートである。
【図７】特許文献１に示した従来技術を説明する回路図である。
【符号の説明】
【００６３】
１  入力信号
２  信号切替制御信号
３  正転信号
４  反転信号
５  信号選択回路出力
６  第１の選択信号
７  第２の選択信号
８  第３の選択信号
９  第４の選択信号
１０  バッファーアンプ
１１  反転アンプ
１２  スイッチ切替制御回路
１３  アナログスイッチを用いた第１のスイッチ回路
１４  アナログスイッチを用いた第２のスイッチ回路
１５ａ，１５ｂ  Ｐ側制御端子
１６ａ，１６ｂ  Ｎ側制御端子
【図１】
2008236659.tif 000003
【図２】
2008236659.tif 000004
【図３】
2008236659.tif 000005
【図４】
2008236659.tif 000006
【図５】
2008236659.tif 000007
【図６】
2008236659.tif 000008
【図７】
2008236659.tif 000009