(57)【要約】【課題】  各画素を構成するトランジスタの特性のバラツキに拘わらず、表示素子に対する通電時間がデータ電圧の大きさに正確に比例することとなる表示装置を提供する。又、従来よりも消費電力の節減を図ることが出来る表示装置を提供する。【解決手段】  複数の画素をマトリクス状に配列して構成される表示パネルを備え、表示パネルの各画素５１には、電力の供給を受けて発光する表示素子５０と、外部から供給されるデータ電圧に応じて１フレーム期間内の各表示素子の発光期間を制御する制御回路とが配備されているアクティブマトリクス駆動型表示装置において、表示パネルを構成する各画素５１の制御回路は、表示素子５０に対する通電を開始するための第１制御素子ＴＲ３と、表示素子に対する通電を停止するための第２制御素子ＴＲ４とを備えていることを特徴とする。【選択図】          図２
2008112189.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素をマトリクス状に配列して構成される表示パネルを備え、該表示パネルの各画素には、電力の供給を受けて発光する表示素子と、外部から供給されるデータ電圧に応じて１フレーム期間内の各表示素子の発光期間を制御する制御回路とが配備されているアクティブマトリクス駆動型表示装置において、
前記表示パネルを構成する各画素の制御回路は、
走査電圧が印加されて導通状態となる書込み用トランジスタと、
該書込み用トランジスタが導通状態となることによってデータ電圧が印加され、該電圧を保持するコンデンサと、
前記表示素子に電力を供給すべき電源から伸びる給電ライン中に直列に介在し、ゲートに印加される電圧と電源電圧との差が所定の閾値を越えたときにオンとなって表示素子に対する通電を開始する第１トランジスタと、
ゲートに印加される電圧と電源電圧との差が所定の閾値を越えたときにオンとなって前記第１トランジスタをオフとし、表示素子に対する通電を停止させる第２トランジスタと、を備え、
前記第１トランジスタのゲートには所定の変化率を有するランプ電圧とコンデンサの出力電圧の和に応じた電圧が印加され、前記第２トランジスタのゲートには前記ランプ電圧が印加されることを特徴とするアクティブマトリクス駆動型表示装置。
【請求項２】
複数の画素をマトリクス状に配列して構成される表示パネルを備え、該表示パネルの各画素には、電力の供給を受けて発光する表示素子と、外部から供給されるデータ電圧に応じて１フレーム期間内の各表示素子の発光期間を制御する制御回路とが配備されているアクティブマトリクス駆動型表示装置において、
前記表示パネルを構成する各画素の制御回路は、
走査電圧が印加されて導通状態となる書込み用トランジスタと、
該書込み用トランジスタが導通状態となることによってデータ電圧が印加され、該電圧を保持するコンデンサと、
前記表示素子に電力を供給すべき電源から伸びる給電ライン中に直列に介在し、ゲートに印加される電圧と電源電圧又は表示素子の一方の端子電圧との差が所定の閾値を越えたときにオンとなって表示素子に対する通電を開始する第１トランジスタと、
ゲートに印加される電圧と電源電圧又は表示素子の一方の端子電圧との差が所定の閾値を越えたときにオンとなって第１トランジスタをオフとし、表示素子に対する通電を停止させる第２トランジスタと、を備え、
前記第１トランジスタのゲートには所定の変化率を有する第１のランプ電圧とコンデンサの出力電圧の和に応じた電圧が印加され、前記第２トランジスタのゲートには所定の変化率を有する第２のランプ電圧が印加されることを特徴とするアクティブマトリクス駆動型表示装置。
【請求項３】
複数の画素をマトリクス状に配列して構成される表示パネルを備え、該表示パネルの各画素には、電力の供給を受けて発光する表示素子と、外部から供給されるデータ電圧に応じて１フレーム期間内の各表示素子の発光期間を制御する制御回路とが配備されているアクティブマトリクス駆動型表示装置において、
前記表示パネルを構成する各画素の制御回路は、
走査電圧が印加されて導通状態となる書込み用トランジスタと、
該書込み用トランジスタが導通状態となることによってデータ電圧が印加され、該電圧を保持するコンデンサと、
前記表示素子に電力を供給すべき電源から伸びる給電ライン中に直列に介在し、ゲートに印加される電圧と表示素子の一方の端子電圧との差が所定の閾値を越えたときにオンとなって表示素子に対する通電を開始する第１トランジスタと、
ゲートに印加される電圧と表示素子の一方の端子電圧との差が所定の閾値を越えたときにオンとなって第１トランジスタをオフとし、表示素子に対する通電を停止させる第２トランジスタと、を備え、
前記第１トランジスタのゲートには所定の変化率を有するランプ電圧とコンデンサの出力電圧の和に応じた電圧が印加され、前記第２トランジスタのゲートには前記ランプ電圧が印加されることを特徴とするアクティブマトリクス駆動型表示装置。
【請求項４】
複数の画素をマトリクス状に配列して構成される表示パネルを備え、該表示パネルの各画素には、電力の供給を受けて発光する表示素子と、外部から供給されるデータ電圧に応じて１フレーム期間内の各表示素子の発光期間を制御する制御回路とが配備されているアクティブマトリクス駆動型表示装置において、
前記表示パネルを構成する各画素の制御回路は、
走査電圧が印加されて導通状態となる書込み用トランジスタと、
該書込み用トランジスタが導通状態となることによってデータ電圧が印加され、該電圧を保持するコンデンサと、
前記表示素子に電力を供給すべき電源から伸びる給電ライン中に直列に介在し、ゲートに印加される電圧と表示素子の一方の端子電圧との差が所定の閾値を越えたときにオンとなって表示素子に対する通電を開始する第１トランジスタと、
ゲートに印加される電圧と所定の一定電圧との差が所定の閾値を越えたときにオンとなって第１トランジスタをオフとし、表示素子に対する通電を停止させる第２トランジスタと、を備え、
前記第１トランジスタのゲートには所定の変化率を有するランプ電圧とコンデンサの出力電圧の和に応じた電圧が印加され、前記第２トランジスタのゲートには前記ランプ電圧が印加されることを特徴とするアクティブマトリクス駆動型表示装置。
【請求項５】
複数の画素をマトリクス状に配列して構成される表示パネルを備え、該表示パネルの各画素には、電力の供給を受けて発光する表示素子と、外部から供給されるデータ電圧に応じて１フレーム期間内の各表示素子の発光期間を制御する制御回路とが配備されているアクティブマトリクス駆動型表示装置において、
前記表示パネルを構成する各画素の制御回路は、
１フレーム期間の前半に走査電圧を印加すると共に１フレーム期間の後半に第１ランプ電圧を印加するための第１信号線と、
１フレーム期間の前半にデータ電圧を印加すると共に１フレーム期間の後半に第２ランプ電圧を印加するための第２信号線と、
前記表示素子に電力を供給すべき電源から伸びる給電ライン中に直列に介在し、ゲートに印加される電圧と電源電圧との差が所定の閾値を越えたときにオンとなって表示素子に対する通電を開始する第１トランジスタと、
ゲートに印加される電圧と所定の一定電圧との差が所定の閾値を越えたときにオンとなって第１トランジスタをオフとし、表示素子に対する通電を停止させる第２トランジスタと、を備え、
前記第１トランジスタのゲートはコンデンサを介して前記第２信号線に接続され、前記第２トランジスタのゲートは前記第１信号線に接続されていることを特徴とするアクティブマトリクス駆動型表示装置。
【請求項６】
複数の画素をマトリクス状に配列して構成される表示パネルを備え、該表示パネルの各画素には、電力の供給を受けて発光する表示素子と、外部から供給されるデータ電圧に応じて１フレーム期間内の各表示素子の発光期間を制御する制御回路とが配備されているアクティブマトリクス駆動型表示装置において、
前記表示パネルを構成する各画素の制御回路は、
１フレーム期間の前半に走査電圧を印加すると共に１フレーム期間の後半に第１ランプ電圧を印加するための第１信号線と、
１フレーム期間の前半にデータ電圧を印加すると共に１フレーム期間の後半に第２ランプ電圧を印加するための第２信号線と、
前記表示素子に電力を供給すべき電源から伸びる給電ライン中に直列に介在し、ゲートに印加される電圧と表示素子の一方の端子電圧との差が所定の閾値を越えたときにオンとなって表示素子に対する通電を開始する第１トランジスタと、
ゲートに印加される電圧と所定の一定電圧との差が所定の閾値を越えたときにオンとなって第１トランジスタをオフとし、表示素子に対する通電を停止させる第２トランジスタと、を備え、
前記第１トランジスタのゲートはコンデンサを介して前記第２信号線に接続され、前記第２トランジスタのゲートは前記第１信号線に接続されていることを特徴とするアクティブマトリクス駆動型表示装置。
【請求項７】
複数の画素をマトリクス状に配列して構成される表示パネルを備え、該表示パネルの各画素には、電力の供給を受けて発光する表示素子と、外部から供給されるデータ電圧に応じて１フレーム期間内の各表示素子の発光期間を制御する制御回路とが配備されているアクティブマトリクス駆動型表示装置において、
前記表示パネルを構成する各画素の制御回路は、
走査電圧が印加されて導通状態となる書込み用トランジスタと、
該書込み用トランジスタが導通状態となることによってデータ電圧が印加され、該電圧を保持する第１コンデンサと、
前記表示素子に電力を供給すべき電源から伸びる給電ライン中に直列に介在し、ゲートに印加される電圧と電源電圧との差が所定の閾値を越えたときにオンとなって表示素子に対する通電を開始する第１トランジスタと、
ゲートに印加される電圧と電源電圧との差が所定の閾値を越えたときにオンとなって第１トランジスタをオフとし、表示素子に対する通電を停止させる第２トランジスタと、
走査電圧の印加により導通して前記第１トランジスタのゲートに電源電圧を印加する第３トランジスタと、を備え、
前記第１トランジスタのゲートには所定の変化率を有するランプ電圧に応じた電圧が印加され、前記第２トランジスタのゲートには前記ランプ電圧と前記第１コンデンサの出力電圧の和に応じた電圧が印加され、前記第１トランジスタのゲートは前記第２のコンデンサを介して前記ランプ電圧を印加するための信号線に繋がっていることを特徴とするアクティブマトリクス駆動型表示装置。
【請求項８】
複数の画素をマトリクス状に配列して構成される表示パネルを備え、該表示パネルの各画素には、電力の供給を受けて発光する表示素子と、外部から供給されるデータ電圧に応じて１フレーム期間内の各表示素子の発光期間を制御する制御回路とが配備されているアクティブマトリクス駆動型表示装置において、
前記表示パネルを構成する各画素の制御回路は、
走査電圧の印加により導通してデータ電圧を通過させる書込み用トランジスタと、
前記表示素子に電力を供給すべき電源から伸びる給電ライン中に直列に介在し、ゲートに印加される電圧と表示素子の一方の端子電圧との差が所定の閾値を越えたときにオンとなって表示素子に対する通電を開始する第１トランジスタと、
ゲートに印加される電圧と表示素子の一方の端子電圧との差が所定の閾値を越えたときにオンとなって第１トランジスタをオフとし、表示素子に対する通電を停止させる第２トランジスタと、
前記書込み用トランジスタと前記第１トランジスタとの間に介在するコンデンサと、
該コンデンサの前記第１トランジスタ側の端子電圧が所定の電位を下回ることを阻止する電圧制御手段と、を備え、
前記第１トランジスタのゲートには第１のランプ電圧とデータ電圧の差に応じた電圧が印加され、前記第２トランジスタのゲートには第２のランプ電圧が印加されることを特徴とするアクティブマトリクス駆動型表示装置。
【請求項９】
複数の画素をマトリクス状に配列して構成される表示パネルを備え、該表示パネルの各画素には、電力の供給を受けて発光する表示素子と、外部から供給されるデータ電圧に応じて１フレーム期間内の各表示素子の発光期間を制御する制御回路とが配備されているアクティブマトリクス駆動型表示装置において、
前記表示パネルを構成する各画素の制御回路は、
走査電圧の印加により導通してデータ電圧を通過させる書込み用トランジスタと、
前記表示素子に電力を供給すべき電源から伸びる給電ライン中に直列に介在し、ゲートに印加される電圧と表示素子の一方の端子電圧との差が所定の閾値を越えたときにオンとなって表示素子に対する通電を開始する第１トランジスタと、
ゲートに印加される電圧と表示素子の一方の端子電圧との差が所定の閾値を越えたときにオンとなって第１トランジスタをオフとし、表示素子に対する通電を停止させる第２トランジスタと、
前記書込み用トランジスタと前記第１トランジスタとの間に介在するコンデンサと、を備え、
前記第１トランジスタのゲートには第１のランプ電圧とデータ電圧の差に応じた電圧が印加され、前記第２トランジスタのゲートには第２のランプ電圧が印加され、前記表示素子は前記コンデンサよりも大きな容量値を有していることを特徴とするアクティブマトリクス駆動型表示装置。
【請求項１０】
複数の画素をマトリクス状に配列して構成される表示パネルを備え、該表示パネルの各画素には、電力の供給を受けて発光する表示素子と、外部から供給されるデータ電圧に応じて１フレーム期間内の各表示素子の発光期間を制御する制御回路とが配備されているアクティブマトリクス駆動型表示装置において、
前記表示パネルを構成する各画素の制御回路は、
前記表示素子に電力を供給すべき電源から伸びる給電ライン中に直列に介在し、ゲートに印加される電圧と表示素子の一方の端子電圧との差が所定の閾値を越えたときにオンとなって表示素子に対する通電を開始する第１トランジスタと、
ゲートに印加される電圧と表示素子の一方の端子電圧との差が所定の閾値を越えたときにオンとなって第１トランジスタをオフとし、表示素子に対する通電を停止させる第２トランジスタと、
一方の端子がデータ電圧供給ラインに接続されると共に他方の端子が前記第２トランジスタに接続されたコンデンサと、
１フレーム内の発光期間にのみ導通して前記第１トランジスタに電源電圧を供給する第３トランジスタと、
リセット信号の印加により導通して前記コンデンサの他方の端子を電源に接続する第４トランジスタと、を備え、
前記第１トランジスタのゲートには第１のランプ電圧とデータ電圧の差に応じた電圧が印加され、前記第２トランジスタのゲートには第２のランプ電圧が印加されることを特徴とするアクティブマトリクス駆動型表示装置。
【請求項１１】
複数の画素をマトリクス状に配列して構成される表示パネルを備え、該表示パネルの各画素には、電力の供給を受けて発光する表示素子と、外部から供給されるデータ電圧に応じて１フレーム期間内の各表示素子の発光期間を制御する制御回路とが配備されているアクティブマトリクス駆動型表示装置において、
前記表示パネルを構成する各画素の制御回路は、
走査電圧の印加により導通してデータ電圧を通過させる書込み用トランジスタと、
前記表示素子に電力を供給すべき電源から伸びる給電ライン中に直列に介在し、ゲートに印加される電圧と電源電圧との差が所定の閾値を越えたときにオンとなって表示素子に対する通電を開始する第１トランジスタと、
ゲートに印加される電圧と電源電圧との差が所定の閾値を越えたときにオンとなって第１トランジスタをオフとし、表示素子に対する通電を停止させる第２トランジスタと、
前記書込み用トランジスタの出力端に一端が接続されたコンデンサと、
走査電圧の印加により導通して前記コンデンサの他端を表示素子の一端に接続する第３トランジスタと、
発光期間中に導通して前記コンデンサの他端に第１のランプ電圧を印加する第４トランジスタと、を備え、
前記第１トランジスタのゲートには前記コンデンサの一端が接続され、前記第２トランジスタのゲートには第２のランプ電圧の供給ラインが接続されていることを特徴とするアクティブマトリクス駆動型表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機エレクトロルミネッセンス表示装置の如く、複数の画素をマトリクス状に配列して構成される表示パネルを備えた表示装置に関するものである。
【背景技術】
【０００２】
近年、有機エレクトロルミネッセンスディスプレイ（以下、有機ＥＬディスプレイという）の開発が進んでおり、例えば携帯電話機に有機ＥＬディスプレイを採用することが検討されている。有機ＥＬディスプレイの駆動方式としては、走査電極とデータ電極を用いて時分割駆動するパッシブマトリクス駆動型と、各画素の発光を１垂直走査期間に亘って維持するアクティブマトリクス駆動型とが知られている。
【０００３】
アクティブマトリクス駆動型の有機ＥＬディスプレイにおいては、図５１に示す如く、各画素（５２）に、有機ＥＬ素子（５０）と、有機ＥＬ素子（５０）に対する通電を制御する駆動用トランジスタＴＲ２と、走査電極による走査電圧ＳＣＡＮの印加に応じて導通状態となる書込み用トランジスタＴＲ１と、該書込み用トランジスタＴＲ１が導通状態となることによってデータ電極からのデータ電圧ＤＡＴＡが印加される容量素子Ｃとが配備され、該容量素子Ｃの出力電圧が駆動用トランジスタＴＲ２のゲートに印加されている。
【０００４】
先ず、各走査電極に順次電圧を印加し、同一走査電極に繋がっている複数の書込み用トランジスタＴＲ１を導通状態にし、この走査に同期して各データ電極にデータ電圧（入力信号）を印加する。このとき、書込み用トランジスタＴＲ１が導通状態であるので、該データ電圧に応じた電荷が容量素子Ｃに蓄積される。
【０００５】
次に、この容量素子Ｃに蓄積された電荷量によって駆動用トランジスタＴＲ２の動作状態が決まり、駆動用トランジスタＴＲ２がオンになったとき、該駆動用トランジスタＴＲ２を経て有機ＥＬ素子（５０）にデータ電圧に応じた大きさの電流が供給される。この結果、データ電圧に応じた明るさで該有機ＥＬ素子（５０）が点灯する。この点灯状態は、１垂直走査期間に亘って保持されることになる。
【０００６】
上述の如く、有機ＥＬ素子（５０）にデータ電圧に応じた大きさの電流を供給して、該有機ＥＬ素子（５０）をデータ電圧に応じた明るさで点灯させるアナログ駆動方式の有機ＥＬディスプレイにおいては、表示むらの問題がある。そこで、有機ＥＬ素子（５０）にはデータ電圧に応じたデューティ比を有するパルス電流を供給することによって多階調を表現するデジタル駆動型の有機ＥＬディスプレイが提案されている（例えば特許文献１参照）。
【０００７】
デジタル駆動型の有機ＥＬディスプレイにおいては、図５３（ａ）に示す如く、１画面の表示周期である１フィールド（若しくは１フレーム）を複数（Ｎ）のサブフィールド（若しくはサブフレーム）ＳＦに分割し、各サブフィールドＳＦは、走査期間と発光期間によって構成する。ここで、１つのフィールドに含まれる走査期間は全て同じ長さを有しているが、発光期間は、２のｎ乗（ｎ＝０，１，２，・・・Ｎ−１）の長さに変化している。図示する例（Ｎ＝４）では４つの発光期間がそれぞれ８，４，２，１の長さに設定されており、各発光期間のオン／オフによって１６階調の表現が可能となっている。
【０００８】
上述のサブフィールド駆動においては、各サブフィールドＳＦにおいて、走査期間内に、各画素を構成する書込み用トランジスタＴＲ１に走査電圧を印加して、容量素子Ｃにそのサブフィールドの２値データを書き込み、その後の発光期間に、駆動用トランジスタＴＲ２により、有機ＥＬ素子に対して２値データに応じて電流を供給する。
【０００９】
しかしながら、上述のサブフィールド駆動法を採用した有機ＥＬディスプレイにおいては、１フィールド内の複数のサブフィールドのそれぞれで全水平走査線に対する走査が必要であるため、多階調化に伴って高速の走査が必要となる問題や、擬似輪郭が発生する問題があった。
【００１０】
そこで出願人は、図５２に示す如き有機ＥＬ表示装置を提案している。該有機ＥＬ表示装置において、各画素（５１）は、有機ＥＬ素子（５０）と、ゲートに対するオン／オフ制御信号の入力に応じて有機ＥＬ素子（５０）に対する通電をオン／オフする駆動用トランジスタＴＲ２と、走査ドライバーからの走査電圧がゲートに印加されて導通状態となる書込み用トランジスタＴＲ１と、書込み用トランジスタＴＲ１が導通状態となることによってデータドライバーからのデータ電圧が印加される容量素子Ｃと、ランプ電圧発生回路から供給されるランプ電圧と容量素子Ｃの出力電圧とが正負一対の入力端子に供給されて、両電圧を比較するコンパレータ（９）とを備え、コンパレータ（９）の出力信号が駆動用トランジスタＴＲ２のゲートへ供給される。
【００１１】
駆動用トランジスタＴＲ２のソースには電流供給ライン（５４）が接続され、駆動用トランジスタＴＲ２のドレインは有機ＥＬ素子（５０）に接続されている。書込み用トランジスタＴＲ１の一方の電極（例えばソース）には前記データドライバーが接続され、書込み用トランジスタＴＲ１の他方の電極（例えばドレイン）は、容量素子Ｃの一端に接続されると共に、コンパレータ（９）の反転入力端子に接続されている。コンパレータ（９）の非反転入力端子には前記ランプ電圧発生回路の出力端子が接続されている。
【００１２】
上記有機ＥＬ表示装置においては、図５３（ｂ）に示す様に、１フィールド期間が、前半の走査期間と後半の発光期間とに分割される。走査期間には、各水平ラインについて、各画素（５１）を構成する書込み用トランジスタＴＲ１に走査ドライバーからの走査電圧が印加されて、書込み用トランジスタＴＲ１が導通状態となり、これによって、容量素子Ｃには、データドライバーからのデータ電圧が印加され、該電圧が電荷として蓄積される。この結果、有機ＥＬ表示装置を構成する全ての画素に対して、１フィールド分のデータが設定されることになる。
【００１３】
ランプ電圧発生回路は、図５３（ｃ）に示す如く１フィールド期間毎に、前半の走査期間ではハイの電圧値を維持し、後半の発光期間では、ローの電圧値からハイの電圧値まで直線的に変化するランプ電圧を発生する。前半の走査期間に、ランプ電圧発生回路からのハイの電圧がコンパレータ（９）の非反転入力端子に印加されることによって、コンパレータ（９）の出力は、反転入力端子への入力電圧に拘わらず図５３（ｄ）に示す如く常にハイとなる。
【００１４】
又、後半の発光期間にランプ電圧発生回路からのランプ電圧がコンパレータ（９）の非反転入力端子に印加されると同時に、容量素子Ｃの出力電圧（データ電圧）がコンパレータ（９）の反転入力端子に印加されることによって、コンパレータ（９）の出力は、図５３（ｄ）に示す如く両電圧の比較結果に応じてロー及びハイの２つの値をとる。即ち、ランプ電圧がデータ電圧を下回っている期間はコンパレータの出力がローとなり、ランプ電圧がデータ電圧を上回っている期間はコンパレータの出力がハイとなる。ここで、コンパレータの出力がローとなる期間の長さは、データ電圧の大きさに比例することになる。
【００１５】
この様にして、コンパレータ（９）の出力がデータ電圧の大きさに比例する期間だけローとなることによって、該期間だけ駆動用トランジスタＴＲ２がオンとなり、有機ＥＬ素子（５０）への通電がオンとなる。この結果、各画素（５１）の有機ＥＬ素子（５０）は、１フィールド期間内で、各画素（５１）に対するデータ電圧の大きさに比例する期間だけ発光することになり、これによって多階調の表現が実現される。上述の有機ＥＬ表示装置によれば、１フィールド期間内に１回の走査を行なうだけで多階調表現が行なわれるので、高速の走査は不要であり、然も擬似輪郭が発生することはない。
【特許文献１】特開平１０−３１２１７３号公報
【特許文献２】特許第３３０５９４６号公報
【特許文献３】特開２０００−２３５３７０号公報
【特許文献４】特開２００２−２９７０９７号公報
【特許文献５】特開２００２−２８７６８２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、図５２に示す画素（５１）から構成される有機ＥＬ表示装置においても、コンパレータ（９）を構成している複数のトランジスタの特性にバラツキが生じることは避けることが出来ず、この結果、コンパレータ（９）の出力がローとなる時間、即ち有機ＥＬ素子（５０）に電流が流れる時間が、データ電圧の大きさに正確には比例しなくなって、表示むらが生じ、画質が劣化する問題が残されていた。又、上記特許文献２や特許文献４に示されている表示装置においては、コンパレータに流れる電流が有機ＥＬ素子に流れる電流に比べて無視出来ない大きさとなって、消費電力が増大する問題があった。
【００１７】
そこで本発明の第１の目的は、各画素を構成するトランジスタの特性のバラツキに拘わらず、表示素子に対する通電時間がデータ電圧の大きさに正確に比例することとなる、アクティブマトリクス駆動型の表示装置を提供することである。又、本発明の第２の目的は、従来よりも消費電力の節減を図ることが出来る、アクティブマトリクス駆動型の表示装置を提供することである。
【課題を解決するための手段】
【００１８】
本発明に係るアクティブマトリクス駆動型表示装置は、複数の画素をマトリクス状に配列して構成される表示パネルを備え、該表示パネルの各画素には、電力の供給を受けて発光する表示素子と、外部から供給されるデータ電圧に応じて１フレーム期間内の各表示素子の発光期間を制御する制御回路とが配備されている。そして、表示パネルを構成する各画素の制御回路は、表示素子に対する通電を開始するための第１制御素子と、表示素子に対する通電を停止するための第２制御素子とを備えている。
【００１９】
上記本発明のアクティブマトリクス駆動型表示装置においては、表示パネルの各画素内に、表示素子に対する通電を開始するための第１制御素子と、表示素子に対する通電を停止するための第２制御素子とが配備されているので、表示パネルの製造工程では、同一画素内の２つの制御素子は、極めて近い位置に同一のプロセスによって同時に形成されることになる。従って、これら２つの制御素子には、特性のバラツキが同様に発生することとなり、第１制御素子が表示素子への通電を開始するために動作する時点がずれたとしても、その後に第２制御素子が表示素子への通電を停止するために動作する時点も、同じだけ同じ方向にずれることになる。この結果、表示素子に通電が行なわれる時間は、両制御素子の特性のバラツキに拘わらず、データ電圧に応じた時間となる。
【００２０】
又、本発明に係るアクティブマトリクス駆動型表示装置は、複数の画素をマトリクス状に配列して構成される表示パネルに、走査ドライバーとデータドライバーを接続して構成され、表示パネルの各画素は、電流又は電圧の供給を受けて発光する表示素子と、走査ドライバーからの走査電圧が印加されて導通状態となる書込み素子と、書込み素子が導通状態となることによってデータドライバーからのデータ電圧が印加されて、該電圧を保持する電圧保持手段と、オン／オフ制御信号の入力に応じて、前記表示素子に対する通電をオン／オフする駆動素子と、所定の変化率を有するランプ電圧により前記電圧保持手段の出力電圧をパルス幅変調して、前記駆動素子のオン／オフを制御するパルス幅変調制御手段とを備え、前記パルス幅変調制御手段は、前記駆動素子をオンとするためのオン制御素子と前記駆動素子をオフとするためのオフ制御素子とを備えている。
【００２１】
具体的構成において、前記オン制御素子は、前記ランプ電圧に応じた電圧の印加によって動作し、前記駆動素子をオンとするものであり、前記オフ制御素子は、前記データ電圧とランプ電圧の和に応じた電圧の印加によって動作し、前記駆動素子をオフとするものである。或いは、前記オン制御素子は、前記データ電圧とランプ電圧の和の大きさに応じた電圧の印加によって動作し、前記駆動素子をオンとするものであり、前記オフ制御素子は、前記ランプ電圧の大きさに応じた電圧の印加によって動作し、前記駆動素子をオフとするものである。
【００２２】
上記本発明のアクティブマトリクス駆動型表示装置においては、１画面の表示周期内の走査期間にて、各画素を構成する書込み素子に走査ドライバーからの走査電圧を印加して、書込み素子を導通状態とすることによって、電圧保持手段に、データドライバーからのデータ電圧が印加されて、該電圧が保持される。
【００２３】
一方、１画面の表示周期内の発光期間内には、所定の変化率を有するランプ電圧がパルス幅変調制御手段に印加され、該パルス幅変調制御手段は、前記ランプ電圧により電圧保持手段の出力電圧（データ電圧)をパルス幅変調し、それに応じて、オン制御素子が駆動素子をオンとした後、データ電圧に応じた期間が経過した時点で、オフ制御素子が駆動素子をオフとする。この結果、データ電圧に応じた期間だけ表示素子が通電されることになる。
【００２４】
ここで、一対となるオン制御素子とオフ制御素子とは、同一画素内に存在して互いに近接しており、然も同一の製造プロセスによって同時に形成されるものであるので、特性のバラツキ（例えばゲート−ソース間のスレッショルドレベル)が同様に生ずることとなり、そのバラツキによってオン制御素子が駆動素子をオンとする時点がずれたとしても、その後にオフ制御素子が駆動素子をオフとする時点も同じだけ同じ方向にずれることになる。従って、オン制御素子が駆動素子をオンとしてからオフ制御素子が駆動素子をオフとするまでの時間は、両制御素子の特性のバラツキに拘わらず、データ電圧に応じた時間となる。
【００２５】
又、本発明に係るアクティブマトリクス駆動型表示装置において、表示パネルの各画素には、表示素子に対する通電を開始するための第１制御素子と、表示素子に対する通電を停止するための第２制御素子とが配備され、第１制御素子に表示素子の駆動を兼ねさせた構成では、前記第１制御素子は、表示素子に電力を供給すべき電源から伸びる給電ライン中に直列に介在し、表示素子に対する通電の開始時にオンとなって表示素子に対する通電を開始し、前記第２制御素子は、表示素子に対する通電の停止時にオンとなって第１制御素子をオフとし、これによって表示素子に対する通電を停止させる具体的構成を採ることが出来る。
【００２６】
ここで、第１制御素子及び第２制御素子をそれぞれ第１トランジスタ及び第２トランジスタによって構成した場合、第１トランジスタが、表示素子を駆動するための駆動用トランジスタの役割を果たすので、表示素子のカソード電位を変えることによって、第１トランジスタを線形領域（非飽和領域)と飽和領域の何れでも動作させることが出来る。即ち、駆動用トランジスタを飽和領域で動作させた場合、該駆動用トランジスタの特性のばらつきが表示素子に対する通電時間に大きな影響を及ぼすが、上述の如く第１トランジスタによって駆動用トランジスタを構成すれば、表示素子に対する通電時間を制御すべき第１トランジスタと第２トランジスタの特性のバラツキが相殺されるので、第１トランジスタを線形領域のみならず飽和領域でも動作させることが出来るのである。
【００２７】
又、表示素子に電力を供給すべき電源から伸びる給電ライン中に第１制御素子が直列に介在して、表示素子に対する通電をオン／オフするので、電源からの電流は通電オン時に給電ラインのみに流れることになり、無駄な電流の発生を回避することが出来る。
【００２８】
又、本発明に係るアクティブマトリクス駆動型表示装置において、各画素の制御回路には、表示素子に対する通電を開始するための第１制御素子と、表示素子に対する通電を停止するための第２制御素子と、発光開始時点における表示素子の一方の端子電圧に応じて第１制御素子のオン時点若しくは第２制御素子のオン時点を制御することにより、表示素子の発光期間を調整する発光期間調整手段とが設けられている。
【００２９】
ここで発光期間調整手段は、フレーム期間毎に、発光開始時点における表示素子の端子間電圧が大きくなったときは表示素子の発光期間を延長し、該端子間電圧が小さくなったときは表示素子の発光期間を短縮する。この結果、表示素子の温度変化や経時変化による特性の変化に拘わらず、１フレーム内の表示素子の発光量はデータ電圧に応じた大きさとなり、表示素子の特性の変化が吸収されることになる。
【発明の効果】
【００３０】
本発明に係るアクティブマトリクス駆動型表示装置によれば、各画素を構成する複数のトランジスタの特性のバラツキに拘わらず、各画素の表示素子に対してデータ電圧に応じた正確な通電時間が設定されるので、表示むらの発生が防止され、高い画質を得ることが出来る。又、本発明に係るアクティブマトリクス駆動型表示装置によれば、無効電力の発生を抑制して、消費電力の節減を図ることが出来る。
【発明を実施するための最良の形態】
【００３１】
以下、本発明を有機ＥＬ表示装置に実施した形態につき、図面に沿って具体的に説明する。
（全体構成）
本発明に係る有機ＥＬディスプレイ（２）は、図１に示す如く、複数の画素をマトリクス状に配列して構成される表示パネル（５）に、走査ドライバー（３）とデータドライバー（４）を接続して構成されている。ＴＶ受信機等の映像ソースから供給される映像信号は、映像信号処理回路（６）へ供給されて、映像表示に必要な信号処理が施され、これによって得られるＲＧＢ３原色の映像信号が、有機ＥＬディスプレイ（２）のデータドライバー（４）へ供給される。
【００３２】
又、映像信号処理回路（６）から得られる水平同期信号Ｈｓｙｎｃ及び垂直同期信号Ｖｓｙｎｃがタイミング信号発生回路（７）へ供給され、これによって得られるタイミング信号が走査ドライバー（３）及びデータドライバー（４）へ供給される。又、タイミング信号発生回路（７）から得られるタイミング信号がランプ電圧発生回路（８）へ供給され、これによって、有機ＥＬディスプレイ（２）の駆動に用いられるランプ電圧が生成され、該ランプ電圧が表示パネル（５）の各画素へ供給される。更に、タイミング信号発生回路（７）から得られるリセット信号が表示パネル（５）の各画素へ供給される。尚、図１に示す各回路、各ドライバー及び有機ＥＬディスプレイには電源回路（図示省略）が接続されている。
【実施例１】
【００３３】
表示パネル（５）は、図２に示す回路構成の画素（５１）をマトリクス状に配列して構成されている。各画素（５１）は、有機ＥＬ素子（５０）と、ゲートに対するオン／オフ制御信号の入力に応じて有機ＥＬ素子（５０）に対する通電をオン／オフする駆動用トランジスタＴＲ２と、前記走査ドライバーからの走査電圧がゲートに印加されて導通状態となる書込み用トランジスタＴＲ１と、書込み用トランジスタＴＲ１が導通状態となることによって前記データドライバーからのデータ電圧が印加される容量素子Ｃ１と、前記ランプ電圧発生回路から供給されるランプ電圧ＲＡＭＰによって容量素子Ｃ１の出力電圧にパルス幅変調を施すパルス幅変調制御回路（９０）とを備えている。
【００３４】
容量素子Ｃ１の両端はそれぞれ、書込み用トランジスタＴＲ１のドレインとランプ電圧供給ラインに接続されている。パルス幅変調制御回路（９０）は、駆動用トランジスタＴＲ２をオンとするためのオン制御用トランジスタＴＲ３と、駆動用トランジスタＴＲ２をオフとするためのオフ制御用トランジスタＴＲ４とを備えている。
【００３５】
有機ＥＬディスプレイ（２）には、各画素（５１）に共通の高電位の電源ＶＤＤと低電位の電源ＶＳＳとが設けられ、高電位の電源ＶＤＤには、各画素（５１）の駆動用トランジスタＴＲ２のソースが接続されている。電源ＶＤＤとＶＳＳの間には、前記のオン制御用トランジスタＴＲ３とオフ制御用トランジスタＴＲ４が互いに並列に介在すると共に、一対のトランジスタＴＲ５及びＴＲ６が互いに直列に介在し、両トランジスタの連結点Ｂが、駆動用トランジスタＴＲ２のゲートに接続されている。
【００３６】
オン制御用トランジスタＴＲ３のゲートにはランプ電圧ＲＡＭＰが供給され、オフ制御用トランジスタＴＲ４のゲートには容量素子Ｃ１の出力電圧（データ電圧）が供給される。電源ＶＤＤとトランジスタＴＲ５のゲートには、容量素子Ｃ２の両端がそれぞれ接続されると共に、リセット用のトランジスタＴＲ７のソースとドレインがそれぞれ接続され、該トランジスタＴＲ７のゲートに、リセット信号線ＲＥＳＥＴが接続されている。
【００３７】
上記画素（５１）から構成される有機ＥＬ表示装置においては、図３に示す如く、走査期間での走査電圧ＳＣＡＮの供給によって書込み用トランジスタＴＲ１がオンし、容量素子Ｃ１にデータ電圧ＤＡＴＡ（Ａ点の電圧）に応じた電荷が蓄積された後、リセット信号ＲＥＳＥＴがハイからローとなることによって、リセット用のトランジスタＴＲ７がオンとなり、容量素子Ｃ２の両端が高電位の電源電圧ＶＤＤにセットされる。この結果、トランジスタＴＲ５がオフとなる。尚、この時点で、他のトランジスタＴＲ２、ＴＲ３、ＴＲ４及びＴＲ６は全てオフとなっている。
【００３８】
その後、発光期間において、ランプ電圧ＲＡＭＰが上昇して低電位の電源電圧ＶＳＳとの差が増大し、オン制御用トランジスタＴＲ３のゲート−ソース間のスレッショルドレベルＶｔｈを上回ると、該トランジスタＴＲ３がオンとなる。これによって、トランジスタＴＲ６が導通して、駆動用トランジスタＴＲ２のゲート電圧（Ｂ点の電圧）が低下し、これによって駆動用トランジスタＴＲ２が導通する。この結果、高電位の電源ＶＤＤから有機ＥＬ素子（５０）に電流が流れて、発光が開始される。
【００３９】
その後、更にランプ電圧が上昇し、これに伴ってＡ点の電圧が上昇して低電位の電源電圧ＶＳＳとの差が増大し、オフ制御用トランジスタＴＲ４のゲート−ソース間のスレッショルドレベルＶｔｈを上回ると、該トランジスタＴＲ４が導通して、トランジスタＴＲ６のゲート電圧を低下させる。これによって該トランジスタＴＲ６がオフとなる。又、これと同時に、トランジスタＴＲ５がオンとなり、駆動用トランジスタＴＲ２のゲート電圧（Ｂ点の電圧）が上昇する。この結果、駆動用トランジスタＴＲ２がオフとなり、有機ＥＬ素子（５０）への通電が停止されて、発光が終了することになる。
【００４０】
上述の如く、データ電圧の大きさに応じて有機ＥＬ素子（５０）の発光終了時点が変化することにより、発光時間がデータ電圧の大きさに比例して変化し、多階調表現が実現される。
【００４１】
上記パルス幅変調制御回路（９０）においては、オン制御用トランジスタＴＲ３とオフ制御用トランジスタＴＲ４とが同一画素（５１）内の互いに近接した位置に形成されており、然も両トランジスタは同一の製造プロセスによって同時に形成されるので、各トランジスタのゲート−ソース間のスレッショルドレベルにバラツキがあったとしても、両トランジスタのバラツキは同様に発生するので、そのバラツキによってオン制御用トランジスタＴＲ３が駆動用トランジスタＴＲ２をオンさせる時点がずれたとしても、その後にオフ制御用トランジスタＴＲ４が駆動用トランジスタＴＲ２をオフとする時点も同じだけ同じ方向にずれることになる。
【００４２】
従って、オン制御トランジスタＴＲ３が駆動用トランジスタＴＲ２をオンとしてからオフ制御用トランジスタＴＲ４が駆動用トランジスタＴＲ２をオフとするまでの時間は、両トランジスタＴＲ３、ＴＲ４のスレッショルドレベルのバラツキに拘わらず、正確にデータ電圧に応じた時間となる。
【００４３】
又、高電位の電源ＶＤＤから低電位の電源ＶＳＳへ繋がる信号ラインには、一対のトランジスタＴＲ５、ＴＲ６が介在しており、走査期間においてトランジスタＴＲ６がオフの状態で、トランジスタＴＲ５はリセット信号の供給に応じてオフとなり、その後、発光期間においてトランジスタＴＲ６がオンからオフとなると同時に、トランジスタＴＲ５がオンとなって、発光が停止されるので、走査期間及び発光期間を通じて一対のトランジスタＴＲ５、ＴＲ６の少なくとも何れか一方がオフとなり、高電位の電源ＶＤＤから低電位の電源ＶＳＳへの電流通路を遮断する。従って、高電位の電源ＶＤＤから低電位の電源ＶＳＳへ無駄な電流が流れることはなく、これによって消費電力の節減が図られる。
【実施例２】
【００４４】
図４に示す如く、各画素（５１）の回路構成において、パルス幅変調制御回路（９０）は、駆動用トランジスタＴＲ２をオンとするためのオン制御用トランジスタＴＲ３と、駆動用トランジスタＴＲ２をオフとするためのオフ制御用トランジスタＴＲ４とを備えているが、オン制御用トランジスタＴＲ３のゲートには容量素子Ｃ１の出力電圧（データ電圧）が供給され、オフ制御用トランジスタＴＲ４のゲートにはランプ電圧ＲＡＭＰが供給されている点と、トランジスタＴＲ５に対して並列に容量素子Ｃ３が接続されている点を除き、第１実施例と同じ構成である。
【００４５】
該画素（５１）からなる有機ＥＬ表示装置においては、図５の如く、発光期間において、ランプ電圧ＲＡＭＰが上昇し、これに伴ってＡ点の電圧が上昇して低電位の電源電圧ＶＳＳとの差が増大し、オン制御用トランジスタＴＲ３のゲート−ソース間のスレッショルドレベルＶｔｈを上回ると、該トランジスタＴＲ３がオンとなる。これによって、トランジスタＴＲ６が導通して、駆動用トランジスタＴＲ２のゲート電圧（Ｂ点の電圧）が低下し、これによって駆動用トランジスタＴＲ２が導通する。この結果、高電位の電源ＶＤＤから有機ＥＬ素子（５０）に電流が流れて、発光が開始される。
【００４６】
更に、ランプ電圧が上昇して低電位の電源電圧ＶＳＳとの差が増大し、オフ制御用トランジスタＴＲ４のゲート−ソース間のスレッショルドレベルＶｔｈを上回ると、該トランジスタＴＲ４が導通して、トランジスタＴＲ６のゲート電圧を低下させる。これによって該トランジスタＴＲ６がオフとなる。又、これと同時に、トランジスタＴＲ５がオンとなり、駆動用トランジスタＴＲ２のゲート電圧（Ｂ点の電圧）が上昇する。この結果、駆動用トランジスタＴＲ２がオフとなり、有機ＥＬ素子（５０）への通電が停止されて、発光が終了することになる。
【００４７】
上述の如く、データ電圧の大きさに応じて有機ＥＬ素子（５０）の発光開始時点が変化することにより、発光時間がデータ電圧の大きさに比例して変化し、多階調表現が実現される。
【００４８】
上記パルス幅変調制御回路（９０）においても、第１実施例と同様に、オン制御用トランジスタＴＲ３とオフ制御用トランジスタＴＲ４のゲート−ソース間のスレッショルドレベルにバラツキがあったとしても、オン制御用トランジスタＴＲ３が駆動用トランジスタＴＲ２をオンさせる時点と、その後にオフ制御用トランジスタＴＲ４が駆動用トランジスタＴＲ２をオフとする時点は、同じだけ同じ方向にばらつくことになるので、駆動用トランジスタＴＲ２のオン時間は、両トランジスタＴＲ３、ＴＲ４のスレッショルドレベルのバラツキに拘わらず、正確にデータ電圧に応じた時間となる。
【００４９】
又、高電位の電源ＶＤＤから低電位の電源ＶＳＳへ繋がる信号ラインには、一対のトランジスタＴＲ５、ＴＲ６が介在しており、走査期間及び発光期間を通じて一対のトランジスタＴＲ５、ＴＲ６の少なくとも何れか一方がオフとなり、高電位の電源ＶＤＤから低電位の電源ＶＳＳへの電流通路を遮断するので、高電位の電源ＶＤＤから低電位の電源ＶＳＳへ無駄な電流が流れることはなく、これによって消費電力の節減が図られる。
【実施例３】
【００５０】
図６に示す如く、各画素（５１）のパルス幅変調制御回路（９０）は、駆動用トランジスタＴＲ２をオンとするためのオン制御用トランジスタＴＲ３と、駆動用トランジスタＴＲ２をオフとするためのオフ制御用トランジスタＴＲ４とを備えている。
【００５１】
有機ＥＬディスプレイ（２）には、各画素（５１）に共通の高電位の電源ＶＤＤと低電位の電源ＶＳＳとが設けられ、高電位の電源ＶＤＤには、各画素（５１）の駆動用トランジスタＴＲ２のソースが接続されている。電源ＶＤＤとＶＳＳの間には、オン制御用トランジスタＴＲ３とオフ制御用トランジスタＴＲ４が互いに並列に介在すると共に、トランジスタＴＲ５と容量素子Ｃ４とが互いに直列に介在し、トランジスタＴＲ５と容量素子Ｃ４の連結点Ｂが、駆動用トランジスタＴＲ２のゲートに接続されている。
【００５２】
オン制御用トランジスタＴＲ３のゲートにはランプ電圧ＲＡＭＰが供給され、オフ制御用トランジスタＴＲ４のゲートには、容量素子Ｃ１の出力電圧（データ電圧）が供給される。高電位の電源ＶＤＤとトランジスタＴＲ５のゲートには、容量素子Ｃ２の両端がそれぞれ接続されると共に、リセット用のトランジスタＴＲ７のソースとドレインがそれぞれ接続され、該トランジスタＴＲ７のゲートに、リセット信号線ＲＥＳＥＴが接続されている。又、高電位の電源ＶＤＤと容量素子Ｃ４の一端（Ｂ点）には、リセット用のトランジスタＴＲ８のソースとドレインがそれぞれ接続され、該トランジスタＴＲ８のゲートに、リセット信号線ＲＥＳＥＴが接続されている。更に、高電位の電源ＶＤＤと容量素子Ｃ４の他端には、リセット用のトランジスタＴＲ９のソースとドレインがそれぞれ接続され、該トランジスタＴＲ９のゲートに、リセット信号線ＲＥＳＥＴが接続されている。
【００５３】
上記画素（５１）から構成される有機ＥＬ表示装置においては、図７に示す如く、走査期間での走査電圧ＳＣＡＮの供給によって書込み用トランジスタＴＲ１がオンし、容量素子Ｃ１にデータ電圧ＤＡＴＡ（Ａ点の電圧）に応じた電荷が蓄積された後、リセット信号ＲＥＳＥＴがハイからローとなることによって、リセット用の３つのトランジスタＴＲ７、ＴＲ８及びＴＲ９がオンとなり、容量素子Ｃ２の両端が高電位ＶＤＤにセットされると共に、容量素子Ｃ４の両端が高電位の電源電圧ＶＤＤにセットされる。この結果、トランジスタＴＲ５がオフとなる。尚、この時点で、他のトランジスタＴＲ２、ＴＲ３、ＴＲ４はオフとなっている。
【００５４】
その後、発光期間において、ランプ電圧ＲＡＭＰが上昇して低電位の電源電圧ＶＳＳとの差が増大し、オン制御用トランジスタＴＲ３のゲート−ソース間のスレッショルドレベルＶｔｈを上回ると、該トランジスタＴＲ３がオンとなる。これによって容量素子Ｃ４の両端の電位が低下し、ゲート電圧（Ｂ点の電圧）の低下によって駆動用トランジスタＴＲ２が導通する。この結果、高電位の電源ＶＤＤから有機ＥＬ素子（５０）に電流が流れて、発光が開始される。尚、トランジスタＴＲ５は、容量素子Ｃ２によってゲート電圧が高電位に保持され、オフのままである。
【００５５】
更に、ランプ電圧が上昇し、これに伴ってＡ点の電圧が上昇して低電位ＶＳＳとの差が増大し、オフ制御用トランジスタＴＲ４のゲート−ソース間のスレッショルドレベルＶｔｈを上回ると、該トランジスタＴＲ４が導通して、トランジスタＴＲ５のゲート電圧を低下させる。これによって該トランジスタＴＲ５がオンとなる。この結果、駆動用トランジスタＴＲ２のゲート電圧（Ｂ点の電圧）が上昇して、該トランジスタＴＲ２がオフとなり、有機ＥＬ素子（５０）への通電が停止されて、発光が終了することになる。
【００５６】
上述の如く、データ電圧の大きさに応じて有機ＥＬ素子（５０）の発光終了時点が変化することにより、発光時間がデータ電圧の大きさに比例して変化し、多階調表現が実現される。
【００５７】
上記パルス幅変調制御回路（９０）においても、第１実施例及び第２実施例と同様に、オン制御用トランジスタＴＲ３とオフ制御用トランジスタＴＲ４のゲート−ソース間のスレッショルドレベルにバラツキがあったとしても、駆動用トランジスタＴＲ２のオン時間は、正確にデータ電圧に応じた時間となる。又、高電位の電源ＶＤＤから低電位の電源ＶＳＳへ繋がる信号ラインには、容量素子Ｃ４が介在しているので、走査期間及び発光期間を通じて、高電位の電源ＶＤＤから低電位の電源ＶＳＳへ無駄な電流が流れることはなく、これによって消費電力の節減が図られる。
【実施例４】
【００５８】
本実施例における各画素（５１）の回路構成は、上記第１実施例、第２実施例、或いは第３実施例と同じであるが、図８に示す如く、発光期間の前半と後半でランプ電圧を２回発生させる。
【００５９】
これによって、発光を発光期間の前半と後半に分散させることが出来るので、Ｒ、Ｇ、Ｂの画素の発光時間のずれによる色割れ（高速に動く物体のエッジの色が変わる現象）を抑制することが出来る。
【実施例５】
【００６０】
本実施例における各画素（５１）の回路構成は、上記第１実施例、第２実施例、或いは第３実施例と同じであるが、図９（ａ）〜（ｃ）に示す如く３原色（Ｒ、Ｇ、Ｂ）の画素のそれぞれについて、異なる傾斜を有するランプ電圧を供給する。
【００６１】
該構成によれば、Ｒ、Ｇ、Ｂの画素毎にランプ電圧の傾斜を変えることにより、データ電圧を変えずにホワイトバランスを調整することが出来る。又、図９（ａ）、（ｂ）、（ｃ）の３つのパターンを１フレーム毎に切り替えることにより、Ｒ、Ｇ、Ｂの画素の発光時間のずれによる色割れ（高速に動く物体のエッジの色が変わる現象）を抑制することが出来る。
【実施例６】
【００６２】
本実施例の有機ＥＬ表示装置は、図１０に示す如く、表示パネル（５）に定電流ドライバー（９１）を接続し、後述の電流プログラム回路によって各画素の有機ＥＬ素子（５０）に流れる電流を一定にし、パルス幅変調制御回路によって有機ＥＬ素子（５０）に対する通電を制御するものである。該有機ＥＬ表示装置において、各画素（５１）を構成するパルス幅変調制御回路（９０）には、図１１に示す如く電流プログラム回路（９２）を介して定電流ドライバー（９１）が接続されている。
【００６３】
パルス幅変調制御回路（９０）は、電流オン用トランジスタＴＲ１３をオンとするためのオン制御用トランジスタＴＲ１１と、電流プログラム回路（９２）を構成するトランジスタＴＲ１４をオフとするためのオフ制御用トランジスタＴＲ１２とを備えている。電源ＶＤＤには、電流プログラム回路（９２）を構成するトランジスタＴＲ１４を介して、電流オン用トランジスタＴＲ１３が接続されている。
【００６４】
電源ＶＤＤとトランジスタＴＲ１４のゲートにはそれぞれ、容量素子Ｃ１１の両端が接続されると共に、オフ制御用トランジスタＴＲ１２のソース及びドレインが接続されている。又、電源ＶＤＤと電流オン用トランジスタＴＲ１３のゲートにはそれぞれ、容量素子Ｃ１２の両端が接続されると共に、オン制御用トランジスタＴＲ１１のソース及びドレインが接続されている。更に、容量素子Ｃ１１とオフ制御用トランジスタＴＲ１２のドレインとの連結点は、トランジスタＴＲ１５及びＴＲ１６を介して、定電流ドライバー（９１）に接続されている。又、トランジスタＴＲ１５とトランジスタＴＲ１６の連結点は、電流オン用トランジスタＴＲ１３のドレインに接続されている。
【００６５】
電流オン用トランジスタＴＲ１３のゲートとオン制御用トランジスタＴＲ１１のドレインの連結点は、トランジスタＴＲ１７を介して、電流オン用トランジスタＴＲ１３と有機ＥＬ素子（５０）の連結点に連結され、該トランジスタＴＲ１７のゲートにはリセット信号線ＲＥＳＥＴが接続されている。上記画素（５１）から構成される有機ＥＬ表示装置においては、図１２に示す如く、先ずリセット期間におけるリセット信号ＲＥＳＥＴの供給によってトランジスタＴＲ１７がオンとなり、電流オン用トランジスタＴＲ１３がオフとなる。尚、このとき、トランジスタＴＲ１、ＴＲ１１、ＴＲ１２、ＴＲ１４、ＴＲ１５及びＴＲ１６はオフとなっている。
【００６６】
続いて、走査期間において走査電圧ＳＣＡＮの供給により書込み用トランジスタＴＲ１がオンし、容量素子Ｃ１にデータ電圧ＤＡＴＡ（Ａ点の電圧）に応じた電荷が蓄積される。又、トランジスタＴＲ１５及びＴＲ１６がオンとなると共に、電流プログラム回路（９２）のトランジスタＴＲ１４が徐々に導通を開始する。この結果、電源ＶＤＤからトランジスタＴＲ１４及びＴＲ１６を経て電流ドライバー（９１）へ向けて、プログラムされた電流が流れ始め、最終的にはトランジスタＴＲ１４のゲート電圧が確定する。又、容量素子Ｃ１１には、プログラムされた電流に応じた電荷が蓄積される。
【００６７】
その後、発光期間においてランプ電圧ＲＡＭＰが低下し、これに伴ってオン制御用トランジスタＴＲ１１のゲート電圧が低下して、電源電圧ＶＤＤとの差が増大し、オン制御用トランジスタＴＲ１１のゲート−ソース間のスレッショルドレベルＶｔｈを上回ると、該トランジスタＴＲ１１がオンとなる。この結果、電流オン用トランジスタＴＲ１３がオンとなり、電源ＶＤＤからトランジスタＴＲ１４、ＴＲ１３を経て有機ＥＬ素子（５０）にプログラムされた電流が流れ、発光が開始される。
【００６８】
更に、ランプ電圧が低下して、電源電圧ＶＤＤとの差が増大し、オフ制御用トランジスタＴＲ１２のゲート−ソース間のスレッショルドレベルＶｔｈを上回ると、該トランジスタＴＲ１２がオンとなり、電流プログラム回路（９２）のトランジスタＴＲ１４がオフとなる。この結果、有機ＥＬ素子（５０）への通電が停止されて、発光が終了することになる。
【００６９】
上述の如く、データ電圧の大きさに応じて有機ＥＬ素子（５０）の発光開始時点が変化することにより、発光時間がデータ電圧の大きさに比例して変化し、多階調表現が実現される。上記パルス幅変調制御回路（９０）においても、オン制御用トランジスタＴＲ１１とオフ制御用トランジスタＴＲ１２のゲート−ソース間のスレッショルドレベルのバラツキに拘わらず、有機ＥＬ素子（５０）への通電時間は、正確にデータ電圧に応じた時間となる。又、電源ＶＤＤからの電流は、データ電圧に応じた時間だけ有機ＥＬ素子（５０）に流れるに過ぎず、無駄な電流が流れることはないので、消費電力の節減が図られる。
【実施例７】
【００７０】
図１３に示す如く、各画素（５１）の回路構成において、パルス幅変調制御回路（９０）はオン制御用トランジスタＴＲ１１とオフ制御用トランジスタＴＲ１２とを備えているが、オン制御用トランジスタＴＲ１１のゲートにはランプ電圧ＲＡＭＰが供給され、オフ制御用トランジスタＴＲ１２のゲートには容量素子Ｃ１の出力電圧（データ電圧）が供給されている点を除き、第６実施例と同じ構成である。
【００７１】
該画素（５１）からなる有機ＥＬ表示装置においては、図１４の如く、発光期間においてランプ電圧ＲＡＭＰが低下し、これに伴ってオン制御用トランジスタＴＲ１１のゲート電圧が低下して電源電圧ＶＤＤとの差が増大し、オン制御用トランジスタＴＲ１１のゲート−ソース間のスレッショルドレベルＶｔｈを上回ると、該トランジスタＴＲ１１がオンとなる。これによって、電流オン用トランジスタＴＲ１３が導通する。この結果、電源ＶＤＤからトランジスタＴＲ１４、ＴＲ１３を経て有機ＥＬ素子（５０）に電流が流れ、発光が開始される。
【００７２】
更に、ランプ電圧が低下して、電源電圧ＶＤＤとの差が増大し、オフ制御用トランジスタＴＲ１２のゲート−ソース間のスレッショルドレベルＶｔｈを上回ると、該トランジスタＴＲ１２がオンとなり、電流プログラム回路（９２）のトランジスタＴＲ１４がオフとなる。この結果、有機ＥＬ素子（５０）への通電が停止されて、発光が終了することになる。
【００７３】
上述の如く、データ電圧の大きさに応じて有機ＥＬ素子（５０）の発光終了時点が変化することにより、発光時間がデータ電圧の大きさに比例して変化し、多階調表現が実現される。上記パルス幅変調制御回路（９０）においても、有機ＥＬ素子（５０）への通電時間は、正確にデータ電圧に応じた時間となる。又、電源ＶＤＤからの電流は、データ電圧に応じた時間だけ有機ＥＬ素子（５０）に流れるに過ぎず、無駄な電流が流れることはないので、消費電力の節減が図られる。
【実施例８】
【００７４】
本実施例は図１５に示す如く、各画素（５１）の回路構成において、図２に示す第１実施例のパルス幅変調制御回路（９０）に、図１１に示す電流プログラム回路（９２）を接続したものであって、図１６に示す様に第１実施例と同じ動作が行なわれて、有機ＥＬ素子（５０）に対する通電が制御される。
【実施例９】
【００７５】
本実施例の有機ＥＬ表示装置においては、図１７に示す如く、互いに近接する複数の画素（５１ａ）、（５１ｂ）、（５１ｃ）を１つの画素グループとして、その中の１つの画素（５１ａ）の回路構成として、パルス幅変調制御回路（９０）が組み込まれているが、他の画素（５１ｂ）、（５１ｃ）の回路構成としては、パルス幅変調制御回路（９０）の一部の回路のみを組み込み、他の回路部分は、同一画素グループ内の画素（５１ａ）、（５１ｂ）、（５１ｃ）で共用している。
【００７６】
前記１つの画素（５１ａ）に組み込まれているパルス幅変調制御回路（９０）は、駆動用トランジスタＴＲ２をオンとするためのオン制御用トランジスタＴＲ１１と、駆動用トランジスタＴＲ２をオフとするためのオフ制御用トランジスタＴＲ１２とを備えている。又、該画素（５１ａ）には、高電位の電源ＶＤＤと低電位の電源ＶＳＳとが接続され、高電位の電源ＶＤＤは、駆動用トランジスタＴＲ２を介して有機ＥＬ素子（５０）に繋がっている。
【００７７】
２つの電源ＶＤＤ、ＶＳＳの間には、前記のオン制御用トランジスタＴＲ１１とオフ制御用トランジスタＴＲ１２が互いに並列に介在すると共に、容量素子Ｃ２１と２つのトランジスタＴＲ２１、ＴＲ２２が互いに直列に介在し、オフ制御用トランジスタＴＲ１２と容量素子Ｃ２１の連結点Ｂが、駆動用トランジスタＴＲ２のゲートに接続されている。又、高電位の電源ＶＤＤはトランジスタＴＲ２３を介してトランジスタＴＲ２１のドレインに接続され、両トランジスタＴＲ２３、ＴＲ２１のゲートにはそれぞれ、第１リセット信号線ＲＳＴ１が接続されている。更に、トランジスタＴＲ２２のゲートと低電位の電源ＶＳＳには、トランジスタＴＲ２４のドレイン及びソースが接続され、該トランジスタＴＲ２４のゲートには、第２リセット信号線ＲＳＴ２が接続されている。
【００７８】
オン制御用トランジスタＴＲ１１のゲートにはランプ電圧ＲＡＭＰが供給され、オフ制御用トランジスタＴＲ１２のゲートには、容量素子Ｃ１の出力電圧（データ電圧）が供給される。一方、上記画素（５１ａ）に隣接する画素（５１ｂ）、（５１ｃ）には、前記パルス幅変調制御回路（９０）の構成要素であるオフ制御用トランジスタＴＲ１２と容量素子Ｃ２１のみが配備され、各画素の容量素子Ｃ２１が低電位側にて互いに連結されている。
【００７９】
上記画素（５１ａ）、（５１ｂ）、（５１ｃ）から構成される有機ＥＬ表示装置においては、図１８に示す如く、走査期間での走査電圧ＳＣＡＮの供給によって各画素の書込み用トランジスタＴＲ１がオンし、容量素子Ｃ１にデータ電圧ＤＡＴＡ（Ａ点の電圧）に応じた電荷が蓄積されて、データの書込みが行なわれる。尚、この時点で、トランジスタＴＲ２、ＴＲ１１、ＴＲ１２、ＴＲ２１、ＴＲ２２、ＴＲ２３及びＴＲ２４は全てオフとなっている。
【００８０】
その後、発光期間において、ランプ電圧ＲＡＭＰが低下して高電位ＶＤＤとの差が増大し、オン制御用トランジスタＴＲ１１のゲート−ソース間のスレッショルドレベルＶｔｈを上回ると、該トランジスタＴＲ１１がオンとなる。これによって、トランジスタＴＲ２２がオンとなると同時に、トランジスタＴＲ２１もオンとなり、各画素に配備された容量素子Ｃ２１の両端の電圧が低下する。この結果、各画素の駆動用トランジスタＴＲ２がオンとなって、高電位の電源ＶＤＤから有機ＥＬ素子（５０）に電流が流れ、発光が開始される。
【００８１】
更に、ランプ電圧が低下し、これに伴ってＡ点の電圧が低下して高電位ＶＤＤとの差が増大し、オフ制御用トランジスタＴＲ１２のゲート−ソース間のスレッショルドレベルＶｔｈを上回ると、該トランジスタＴＲ１２がオンとなって、Ｂ点の電位が上昇する。この結果、駆動用トランジスタＴＲ２がオフとなり、有機ＥＬ素子（５０）への通電が停止されて、発光が終了することになる。
【００８２】
続いて、リセット期間において、先ず第１リセット信号ＲＳＴ１がハイからローに切り替わることによって、トランジスタＴＲ２３がオンになると同時に、トランジスタＴＲ２１がオフとなり、各画素の容量素子Ｃ２１とトランジスタＴＲ２１の連結点の電位が上昇し、該容量素子Ｃ２１の両端が高電位にセットされることになる。
【００８３】
次に、ランプ電圧がハイまで上昇すると、オン制御用トランジスタＴＲ１１とオフ制御用トランジスタＴＲ１２がオフとなり、続いて第２リセット信号ＲＳＴ２が一定時間だけハイとなることによって、トランジスタＴＲ２４がオンとなり、トランジスタＴＲ２２がオフとなる。その後、第１リセット信号ＲＳＴ１がハイとなることによって、トランジスタＴＲ２３がオフとなる。
【００８４】
この様に制御することにより、２つの電源ＶＤＤ、ＶＳＳ間に貫通電流が流れないようにすることが出来る。上記有機ＥＬ表示装置によれば、互いに近接する複数の画素（５１ａ）、（５１ｂ）、（５１ｃ）の内、１つの画素（５１ａ）には、パルス幅変調制御回路（９０）の全ての回路構成を配備するが、他の画素（５１ｂ）、（５１ｃ）には、パルス幅変調制御回路（90)の一部の回路構成のみを配備すればよいので、表示パネル全体としてトランジスタの数が減少し、これによって表示パネルの開口率や歩留まりの向上を図ることが出来る。
【実施例１０】
【００８５】
本実施例は、上記第１実施例〜第９実施例の駆動用トランジスタを省略し、オン制御用のトランジスタ（後述の第１トランジスタ）によって、有機ＥＬ素子（５０）の駆動とオン制御の両方を行なうものである。
【００８６】
図１９に示す如く、各画素（５１）には、有機ＥＬ素子（５０）と、ゲートに走査電圧ＳＣＡＮが印加されるｐチャンネル型の書込み用トランジスタＴＲ１と、該書込み用トランジスタＴＲ１が導通状態となることによりデータ電圧ＤＡＴＡが印加されて該電圧を保持するコンデンサＣ１と、電源ＶＤＤから有機ＥＬ素子（５０）へ伸びる給電ライン（５５）中に直列に介在してゲート電圧と電源電圧ＶＤＤとの差が所定の閾値Ｖｔｈを越えたときにオンとなるｐチャンネル型の第１トランジスタＴＲ３１と、ゲート電圧と電源電圧ＶＤＤとの差が所定の閾値Ｖｔｈを越えたときにオンとなって第１トランジスタＴＲ３１をオフとするｐチャンネル型の第２トランジスタＴＲ３２とが配備されている。
【００８７】
第１トランジスタＴＲ３１のゲートには、ランプ電圧ＲＡＭＰとコンデンサ出力電圧の和に応じた電圧（Ａ点の電圧）が印加され、第２トランジスタＴＲ３２のゲートには、ランプ電圧ＲＡＭＰが印加される。
【００８８】
図２０に示す如く、１フレームの前半の走査期間において走査電圧ＳＣＡＮの印加により書込み用トランジスタＴＲ１が導通すると、Ａ点の電位がデータ電圧に設定され、これによってコンデンサＣ１が充電される。
【００８９】
その後、１フレームの後半の発光期間において、ランプ電圧ＲＡＭＰが徐々に低下すると、これに伴ってＡ点の電圧も同じ低下率で徐々に低下することになる。これによって、電源電圧ＶＤＤとデータ電圧の差が第１トランジスタＴＲ３１の閾値Ｖｔｈを越えると、第１トランジスタＴＲ３１が導通して、電源ＶＤＤから有機ＥＬ素子（５０）への通電が開始される。この結果、有機ＥＬ素子（５０）に流れる電流が図２０に示す如く徐々に増大し、有機ＥＬ素子（５０）が発光することになる。
【００９０】
その後、電源電圧ＶＤＤとランプ電圧ＲＡＭＰの差が第２トランジスタＴＲ３２の閾値Ｖｔｈを越えると、第２トランジスタＴＲ３２が導通し、これによってＡ点の電位が電源電圧ＶＤＤに向かって上昇し、第１トランジスタＴＲ３１がオフとなる。この結果、電源ＶＤＤから有機ＥＬ素子（５０）への通電が停止され、有機ＥＬ素子（５０）の発光が停止することになる。１フレームの終了時点に達すると、ランプ電圧が元の電圧まで復帰し、これに伴ってＡ点の電圧も元の電圧に復帰し、次のフレームの動作へ移行する。
【００９１】
図２１は、データ電圧が変化した場合の各電圧の変化と有機ＥＬ素子（５０）に流れる電流の変化を表わしている。この様に、データ電圧の変化に応じて有機ＥＬ素子（５０）の発光期間が変化し、これによって画像の多階調表現が実現される。ここで、例えば第１トランジスタＴＲ３１の閾値に正方向のバラツキがあった場合には、図２０及び図２１中に破線で示す様に、有機ＥＬ素子（５０）の発光開始時期が遅くなるが、有機ＥＬ素子（５０）の発光停止時期も同じだけ遅れるため、両トランジスタＴＲ３１、ＴＲ３２の閾値のバラツキに拘わらず、有機ＥＬ素子（５０）の発光期間はデータ電圧に応じた同じ長さとなる。
【００９２】
これによって表示むらの発生が防止され、高い画質を得ることが出来る。又、有機ＥＬ素子（５０）のカソード電位ＣＶを変えることによって、第１トランジスタＴＲ３１を線形領域と飽和領域の何れでも動作させることが出来、第１トランジスタＴＲ３１を線形領域で動作させることによって、消費電力の節減が可能であり、第１トランジスタＴＲ３１を飽和領域で動作させることによって、温度や経時変化の影響を受け難くすることが出来る。
【００９３】
更に又、給電ライン（５５）中に第１トランジスタＴＲ３１が直列に介在して、有機ＥＬ素子（５０）に対する通電をオン／オフするので、電源ＶＤＤからの電流は給電ライン（５５）のみに流れることになり、無駄な電流の発生を回避することが出来、これによって消費電力の節減を図ることが出来る。尚、書込み用トランジスタＴＲ１はｐチャンネル型に限らず、ｎチャンネル型、又はｎチャンネル型とｐチャンネル型の並列接続であるＣＭＯＳスイッチで構成することも可能である。
【実施例１１】
【００９４】
図２２に示す如く、各画素（５１）に、有機ＥＬ素子（５０）と、ｐチャンネル型の書込み用トランジスタＴＲ１と、該書込み用トランジスタＴＲ１が導通状態となることによりデータ電圧ＤＡＴＡを保持するコンデンサＣ１と、給電ライン（５５）中に直列に介在してゲート電圧と電源電圧ＶＤＤとの差が所定の閾値Ｖｔｈを越えたときにオンとなるｐチャンネル型の第１トランジスタＴＲ３１と、ゲート電圧と電源電圧ＶＤＤとの差が所定の閾値Ｖｔｈを越えたときにオンとなって第１トランジスタＴＲ３１をオフとするｐチャンネル型の第２トランジスタＴＲ３２とが配備されている構成において第１０実施例と同じであるが、各画素（５１）には、変化率の異なる２種類のランプ電圧ＲＡＭＰ１、ＲＡＭＰ２が供給されており、第１ランプ電圧ＲＡＭＰ１の供給ラインとＡ点の間にコンデンサＣ１が介在し、第２ランプ電圧ＲＡＭＰ２が第２トランジスタＴＲ３２のゲートに印加される。
【００９５】
図２３に示す如く、発光期間においてＡ点の電圧は第１ランプ電圧ＲＡＭＰ１の低下に応じて低下するが、コンデンサＣ１の容量が小さい場合には、Ａ点の電圧の低下率は第１ランプ電圧ＲＡＭＰ１の低下率よりも小さくなる。そこで、そのＡ点の電圧の変化率と同じ変化率となる第２ランプ電圧ＲＡＭＰ２を作成して、第２トランジスタＴＲ３２のゲートに印加し、これによってデータ電圧に応じた発光期間を得るのである。
【実施例１２】
【００９６】
図２４に示す画素（５１）は、書込み用トランジスタＴＲ１、第１トランジスタＴＲ３１及び第２トランジスタＴＲ３２をそれぞれｎチャンネル型のトランジスタによって構成したものである。
【００９７】
第１トランジスタＴＲ３１及び第２トランジスタＴＲ３２はそれぞれ、ゲート電圧と有機ＥＬ素子（５０）の高電位側の端子電圧（Ｂ点の電圧）との差が所定の閾値を越えたときにオンとなる様に、Ｂ点に対して接続されており、第１トランジスタＴＲ３１のゲートには、ランプ電圧ＲＡＭＰとコンデンサの出力電圧の和に応じた電圧（Ａ点の電圧）が印加され、第２トランジスタＴＲ３２のゲートには、ランプ電圧ＲＡＭＰが印加される。
【００９８】
図２５に示す如く、走査期間において走査電圧ＳＣＡＮの印加により書込み用トランジスタＴＲ１が導通すると、Ａ点の電位がデータ電圧に設定され、これによってコンデンサＣ１が充電される。
【００９９】
その後、発光期間において、ランプ電圧ＲＡＭＰが徐々に上昇すると、これに伴ってＡ点の電圧も同じ上昇率で徐々に上昇することになる。これによって、Ｂ点の電圧とデータ電圧の差が第１トランジスタＴＲ３１の閾値Ｖｔｈを越えると、第１トランジスタＴＲ３１が導通して、電源ＶＤＤから有機ＥＬ素子（５０）への通電が開始される。この結果、有機ＥＬ素子（５０）に流れる電流が図２５に示す如く徐々に増大し、有機ＥＬ素子（５０）が発光することになる。尚、図２４に示す画素（５１）の回路構成においては、有機ＥＬ素子（５０）に流れる電流の増大に伴って、Ｂ点の電位は上昇することになる。
【０１００】
その後、Ｂ点の電圧とランプ電圧ＲＡＭＰの差が第２トランジスタＴＲ３２の閾値Ｖｔｈを越えると、第２トランジスタＴＲ３２が導通し、これによってＡ点の電位がＢ点の電位に向かって下降し、第１トランジスタＴＲ３１がオフとなる。この結果、電源ＶＤＤから有機ＥＬ素子（５０）への通電が停止され、有機ＥＬ素子（５０）の発光が停止することになる。１フレームの終了時点に達すると、ランプ電圧が元の電圧まで復帰し、これに伴ってＡ点の電圧も元の電圧に復帰し、次のフレームの動作へ移行する。
【０１０１】
図２６は、データ電圧が変化した場合の各電圧の変化と有機ＥＬ素子（５０）に流れる電流の変化を表わしている。この様に、データ電圧の変化に応じて有機ＥＬ素子（５０）の発光期間が変化し、これによって画像の多階調表現が実現される。ここで、例えば第１トランジスタＴＲ３１の閾値に正方向のバラツキがあった場合には、図２５及び図２６中に破線で示す様に、有機ＥＬ素子（５０）の発光開始時期が遅くなるが、有機ＥＬ素子（５０）の発光停止時期も同じだけ遅れるため、両トランジスタＴＲ３１、ＴＲ３２の閾値のバラツキに拘わらず、有機ＥＬ素子（５０）の発光期間はデータ電圧に応じた同じ長さとなる。
【０１０２】
これによって表示むらの発生が防止され、高い画質を得ることが出来る。又、図２４に示す画素（５１）の回路構成によれば、有機ＥＬ素子（５０）の特性が温度変化や経時変化によってシフトし、これによって例えば図２７に矢印で示す如く走査期間中のＢ点の電位が下がったとしても、第２トランジスタＴＲ３２のドレインがＢ点に繋がっているため、有機ＥＬ素子（５０）に流れる電流の波形が平行移動するに過ぎない。従って、表示むらが発生することはない。
【実施例１３】
【０１０３】
図２８に示す画素（５１）においては、上記実施例ではＢ点に繋がっていた第２トランジスタＴＲ３２のドレインを低電位の電源ＶＳＳに連結したものである。
【０１０４】
該回路構成によれば、図２９に示す如く、発光期間において電源電圧ＶＳＳとランプ電圧ＲＡＭＰの差が第２トランジスタＴＲ３２の閾値Ｖｔｈを越えると、第２トランジスタＴＲ３２が導通し、第１トランジスタＴＲ３１がオフとなる。この結果、電源ＶＤＤから有機ＥＬ素子（５０）への通電が停止され、有機ＥＬ素子（５０）の発光が停止することになる。
【０１０５】
該画素（５１）においても図２９に破線で示す如く、両トランジスタＴＲ３１、ＴＲ３２の閾値のバラツキに拘わらず、有機ＥＬ素子（５０）の発光期間はデータ電圧に応じた同じ長さとなる。従って、両トランジスタＴＲ３１、ＴＲ３２に特性のバラツキがあったとしても、有機ＥＬ素子（５０）に対する通電時間はデータ電圧の大きさに比例し、表示むらが生じる虞はない。又、給電ライン（５５）中に第１トランジスタＴＲ３１が直列に介在して、有機ＥＬ素子（５０）に対する通電をオン／オフするので、電源ＶＤＤからの電流は給電ライン（５５）のみに流れることになり、無駄な電流の発生を回避することが出来る。
【実施例１４】
【０１０６】
図３０に示す画素（５１）においては、１フレーム期間の前半に走査電圧ＳＣＡＮを印加すると共に１フレーム期間の後半にランプ電圧ＲＡＭＰ２を印加するための第１信号線（５６）と、１フレーム期間の前半にデータ電圧ＤＡＴＡを印加すると共に１フレーム期間の後半にランプ電圧ＲＡＭＰ１を印加するための第２信号線（５７）とが配備されている。
【０１０７】
第１トランジスタＴＲ３１は給電ライン（５５）中に直列に介在し、第１トランジスタＴＲ３１のゲートに繋がるＡ点には、第２信号線（５７）がコンデンサＣ１を介して連結されると共に、第２トランジスタＴＲ３２のドレインが連結されている。第２トランジスタＴＲ３２のソースには、給電ライン（５５）に繋がっている第１の電源ＶＤＤよりも高い電圧の第２の電源ＶＣＣが接続されている。又、第２トランジスタＴＲ３２のゲートには、第１信号線（５６）が接続されている。
【０１０８】
図３１に示す如く、走査期間において、Ａ点の電圧は、第２信号線（５７）に印加される各走査ラインのデータ電圧に応じて変化するが、第１信号線（５６）から第２トランジスタＴＲ３２のゲートに走査電圧が印加された時点で、第２トランジスタＴＲ３２の導通によってＡ点の電圧が第２電源電圧ＶＣＣに確定する。この時点でコンデンサＣ１には、電源電圧ＶＣＣを基準としてデータ電圧に応じた電位差が与えられ、その電位差は、その後のＡ点の電圧変動に拘わらず、保持される。
【０１０９】
発光期間においては、先ずＡ点の電圧が、コンデンサＣ１に保持されている電圧とランプ電圧ＲＡＭＰ１との差に応じた電圧に設定され、その後、ランプ電圧ＲＡＭＰ１の低下に応じてＡ点の電圧は徐々に低下する。これによって、電源電圧ＶＤＤとＡ点の電圧との差が第１トランジスタＴＲ３１の閾値Ｖｔｈを越えると、第１トランジスタＴＲ３１が導通して、電源ＶＤＤから有機ＥＬ素子（５０）への通電が開始される。この結果、有機ＥＬ素子（５０）に流れる電流が徐々に増大し、有機ＥＬ素子（５０）が発光することになる。
【０１１０】
その後、第２の電源電圧ＶＣＣとランプ電圧ＲＡＭＰ２の差が第２トランジスタＴＲ３２の閾値Ｖｔｈを越えると、第２トランジスタＴＲ３２が導通し、これによって第１トランジスタＴＲ３１がオフとなる。この結果、電源ＶＤＤから有機ＥＬ素子（５０）への通電が停止され、有機ＥＬ素子（５０）の発光が停止することになる。
【０１１１】
該画素（５１）においても図３１に破線で示す如く、両トランジスタＴＲ３１、ＴＲ３２の閾値のバラツキに拘わらず、有機ＥＬ素子（５０）の発光期間はデータ電圧に応じた同じ長さとなる。従って、両トランジスタＴＲ３１、ＴＲ３２に特性のバラツキがあったとしても、有機ＥＬ素子（５０）に対する通電時間はデータ電圧の大きさに比例し、表示むらが生じる虞はない。又、給電ライン（５５）中に第１トランジスタＴＲ３１が直列に介在して、有機ＥＬ素子（５０）に対する通電をオン／オフするので、電源ＶＤＤからの電流は給電ライン（５５）のみに流れることになり、無駄な電流の発生を回避することが出来る。
【実施例１５】
【０１１２】
図３２に示す画素（５１）は、上記実施例の２つのｐチャンネル型のトランジスタＴＲ３１、ＴＲ３２をそれぞれｎチャンネル型のトランジスタによって構成したものであり、全く同じ回路動作が実現される。
【実施例１６】
【０１１３】
本実施例は、通電開始用の第１トランジスタＴＲ３１にランプ電圧を供給する一方、通電停止用の第２トランジスタＴＲ３２にデータ電圧を印加して、データ電圧に応じて通電停止時期を制御するものである。
【０１１４】
図３３に示す如く、各画素（５１）には、有機ＥＬ素子（５０）と、走査電圧ＳＣＡＮが印加されて導通状態となる書込み用トランジスタＴＲ１と、該書込み用トランジスタが導通状態となることによってデータ電圧が印加される第１コンデンサＣ２と、電源ＶＤＤから有機ＥＬ素子（５０）に繋がる給電ライン（５５）中に直列に介在する第１トランジスタＴＲ３１と、第１トランジスタＴＲ３１をオフとするための第２トランジスタＴＲ３２と、走査電圧の印加により導通して第１トランジスタＴＲ３１のゲートに電源電圧を印加する第３トランジスタＴＲ３３と、第１トランジスタＴＲ３１のゲートとランプ電圧供給ラインの間に介在する第２コンデンサＣ３とが配備されている。
【０１１５】
第１トランジスタのゲートは、上記第２コンデンサＣ３を介してランプ電圧供給ラインに繋がると共に、第２トランジスタＴＲ３２及び第３トランジスタＴＲ３３を介して、電源ＶＤＤに繋がっている。第２トランジスタＴＲ３２のゲートは第１コンデンサＣ２を介してランプ電圧供給ラインに繋がっている。又、第３トランジスタＴＲ３３のゲートは、走査電圧供給ラインに繋がっている。
【０１１６】
上記画素（５１）においては、図３４に示す如く、走査期間にて走査電圧ＳＣＡＮが印加されることによって、書込み用トランジスタＴＲ１と第３トランジスタＴＲ３３が導通すると、データ電圧によって第１コンデンサＣ２が充電されて、その出力端（Ａ点）がデータ電圧に設定されると共に、第１トランジスタＴＲ３１のゲートに繋がるＢ点が電源電圧ＶＤＤに設定される。発光期間においては、ランプ電圧ＲＡＭＰが徐々に低下し、これに伴ってＡ点とＢ点の電位も徐々に低下する。そして、電源電圧ＶＤＤとＢ点の電圧の差が第１トランジスタＴＲ３１の閾値Ｖｔｈを越えると、第１トランジスタＴＲ３１が導通し、有機ＥＬ素子（５０）に対する通電が開始される。
【０１１７】
その後、電源電圧ＶＤＤとＡ点の電圧の差が第２トランジスタＴＲ３２の閾値Ｖｔｈを越えると、第２トランジスタＴＲ３２が導通して、Ｂ点の電圧が電源電圧ＶＤＤまで上昇する。この結果、第１トランジスタＴＲ３１がオフとなって、有機ＥＬ素子（５０）に対する通電が停止される。上記画素（５１）においては、ランプ電圧供給ラインとＢ点との間に第２コンデンサＣ３が介在しているので、ランプ電圧ＲＡＭＰと電源電圧ＶＤＤとが互いに衝突することはない。
【０１１８】
該画素（５１）においても図３４に破線で示す如く、両トランジスタＴＲ３１、ＴＲ３２の閾値のバラツキに拘わらず、有機ＥＬ素子（５０）の発光期間はデータ電圧に応じた同じ長さとなる。従って、有機ＥＬ素子（５０）に対する通電時間はデータ電圧の大きさに比例し、表示むらが生じる虞はない。又、給電ライン（５５）中に第１トランジスタＴＲ３１が直列に介在して、有機ＥＬ素子（５０）に対する通電をオン／オフするので、電源ＶＤＤからの電流は給電ライン（５５）のみに流れることになり、無駄な電流の発生を回避することが出来る。
【実施例１７】
【０１１９】
図３５に示す実施例は、駆動用の第１トランジスタＴＲ３１よりも高電位（ＶＤＤ）側に有機ＥＬ素子（５０）を配置し、第１トランジスタＴＲ３１及び第２トランジスタＴＲ３２のソースをそれぞれ低電位の電源ＶＳＳに接続したものである。
【０１２０】
該実施例によっても、上述の実施例と同様に、表示むらの発生と無駄な電力消費を防止することが出来る。
【実施例１８】
【０１２１】
次に述べる第１８実施例〜第２４実施例は、有機ＥＬ素子の特性変化に拘わらずデータ電圧に応じた発光量で表示素子を発光させるための構成を有するものである。
【０１２２】
図３６に示す第１８実施例においては、各画素（５１）に、１フレーム期間の前半に走査電圧ＳＣＡＮを印加すると共に１フレーム期間の後半にハイの選択電圧ＳＥＬを印加するための第１信号線（６１）と、１フレーム期間の前半にデータ電圧ＤＡＴＡを印加すると共に１フレーム期間の後半に第１ランプ電圧ＲＡＭＰ１を印加するための第２信号線（６２）と、リセット信号ＲＳＴを印加するための第３信号線（６３）と、第２ランプ電圧ＲＡＭＰ２を印加するための第４信号線（６４）とが配備されている。
【０１２３】
更に、各画素（５１）には、有機ＥＬ素子（５０）と、書込み用トランジスタＴＲ１と、該書込み用トランジスタＴＲ１が導通状態となることによって第２信号線（６２）からのデータ電圧ＤＡＴＡが印加されるコンデンサＣ１と、高電位の電源ＶＤＤから有機ＥＬ素子（５０）に繋がる給電ライン（６）中に介在する第１トランジスタＴＲ３１と、コンデンサＣ１の出力端（Ｂ点）と有機ＥＬ素子（５０）の一端（Ｃ点）の間に介在する第２トランジスタＴＲ３２と、コンデンサＣ１の出力端（Ｂ点）と低電位の電源ＶＳＳの間に介在する第３トランジスタＴＲ３４とが配備されている。
【０１２４】
書込み用トランジスタＴＲ１のゲートには第１信号線（６１）が接続され、該書込み用トランジスタＴＲ１のドレインは、コンデンサＣ１を介して、第１トランジスタＴＲ３１のゲートに繋がっている。又、第２トランジスタＴＲ３２のゲートには第４信号線（６４）が接続され、第３トランジスタＴＲ３４のゲートには、第３信号線（６３）が接続されている。
【０１２５】
図３７に示す如く、１フレームは、走査期間と発光期間とリセット期間に分割されており、リセット期間においては、先ず第２ランプ電圧ＲＡＭＰ２が立ち下がり、これによって第２トランジスタＴＲ３２がオフとなる。その直後にリセット信号ＲＳＴがハイとなり、これによって第３トランジスタＴＲ３４がオンとなり、Ｂ点の電位が電源電圧ＶＳＳまで低下する。その後、第２ランプ電圧ＲＡＭＰ２が立ち上がり、これによって第２トランジスタＴＲ３２がオンとなる。この結果、Ｂ点とＣ点が繋がって、略同じ電位となる。又、リセット信号ＲＳＴがハイの期間に第１ランプ電圧ＲＡＭＰ１が立ち下がる。
【０１２６】
次のフレームの走査期間において、走査電圧ＳＣＡＮの印加によって書込み用トランジスタＴＲ１がオンになると、書込み用トランジスタＴＲ１の出力端（Ａ点）の電位がデータ電圧まで上昇し、これに伴ってＢ点の電位とＣ点の電位が有機ＥＬ素子（５０）の発光開始電圧まで上昇することになる。この時点で、第１トランジスタＴＲ３１はオフ、第２トランジスタＴＲ３２はオンとなっており、コンデンサＣ１に蓄積された電荷は第２トランジスタＴＲ３２及び有機ＥＬ素子（５０）を経て陰極へ流れ込むので、Ｂ点とＣ点の電位の上昇は、Ａ点の電位の上昇よりも小さなものとなる。尚、リセット期間におけるリセット動作によってＢ点の電位が電源電圧ＶＳＳに設定され、電源電圧ＶＳＳよりも低下することはないので、その後の走査期間においてＡ点の電位をデータ電圧まで上昇させることにより、Ｂ点とＣ点の電位を有機ＥＬ素子の発光開始電圧まで上昇させることが出来る。
【０１２７】
走査期間の終了と同時に、第２ランプ電圧ＲＡＭＰ２が低下し、これによって第２トランジスタＴＲ３２がオフとなる。続いて発光期間においては、第１ランプ電圧ＲＡＭＰ１と第２ランプ電圧ＲＡＭＰ２が上昇を開始する。これによって、Ａ点の電位がデータ電圧から第１ランプ電圧ＲＡＭＰ１に切り替えられて上昇し、これに伴ってＢ点の電位が上昇することになる。この結果、Ｂ点の電位とＣ点の電位の差が第１トランジスタＴＲ３１のスレッショルドレベルＶｔｈを上回ると、第１トランジスタＴＲ３１がオンとなり、有機ＥＬ素子（５０）への通電が開始され、有機ＥＬ素子（５０）が発光し始める。
【０１２８】
その後、第２ランプ電圧ＲＡＭＰ２の上昇によって、第２ランプ電圧ＲＡＭＰ２とＣ点の電位の差が第２トランジスタＴＲ３２のスレッショルドレベルＶｔｈを上回ると、第２トランジスタＴＲ３２がオンとなる。これによって第１トランジスタＴＲ３１がオフとなり、有機ＥＬ素子（５０）への通電が停止されて、有機ＥＬ素子（５０）の発光が終了する。
【０１２９】
該画素（５１）においても図３７に破線で示す如く、両トランジスタＴＲ３１、ＴＲ３２の閾値のバラツキに拘わらず、有機ＥＬ素子（５０）の発光期間はデータ電圧に応じた同じ長さとなる。従って、有機ＥＬ素子（５０）に対する通電時間はデータ電圧の大きさに比例し、表示むらが生じる虞はない。又、給電ライン（６）中に第１トランジスタＴＲ３１が直列に介在して、有機ＥＬ素子（５０）に対する通電をオン／オフするので、電源ＶＤＤからの電流は給電ライン（６）のみに流れることになり、無駄な電流の発生を回避することが出来る。
【０１３０】
更に、本実施例によれば、有機ＥＬ素子（５０）の温度変化や経時変化に伴う問題を解決することが出来る。即ち、図３９に示す如く、有機ＥＬ素子の温度変化や経時変化によって有機ＥＬ特性がシフトし、この結果、動作点が変化して、発光量が変化することになるが、本実施例では後述の如く、走査後のＣ点の電位（有機ＥＬ素子の発光開示時点における端子電圧）を有機ＥＬ素子（５０）の通電時間にフィードバックすることにより、この問題を解決している。
【０１３１】
図３８は、有機ＥＬ素子の温度変化や経時変化によって有機ＥＬ特性が右側にシフトした場合の動作を表わしている。図示の如く、走査期間において走査電圧ＳＣＡＮの印加によりＡ点の電位がデータ電圧まで上昇し、これに伴ってＢ点の電位とＣ点の電位が僅かに上昇することになるが、有機ＥＬ特性のシフトによって、Ｂ点とＣ点の電位の上昇量は、図中に矢印で示す様に前述の特性シフトのない場合（図３７）よりも僅かに大きくなっている。
【０１３２】
その後、発光期間においては、第１ランプ電圧ＲＡＭＰ１と第２ランプ電圧ＲＡＭＰ２が上昇を開始し、Ｂ点の電位とＣ点の電位の差が第１トランジスタＴＲ３１のスレッショルドレベルＶｔｈを上回ると、第１トランジスタＴＲ３１がオンとなり、有機ＥＬ素子（５０）への通電が開始され、有機ＥＬ素子（５０）が発光し始める。この時点は、前述の特性シフトのない場合（図３７)と同じである。
【０１３３】
その後、第２ランプ電圧ＲＡＭＰ２の上昇によって、第２ランプ電圧ＲＡＭＰ２とＣ点の電位の差が第２トランジスタＴＲ３２のスレッショルドレベルＶｔｈを上回り、第２トランジスタＴＲ３２がオンとなるが、上述の如くＣ点の電位が特性シフトのない場合よりも上昇しているため、第２ランプ電圧ＲＡＭＰ２とＣ点の電位の差が第２トランジスタＴＲ３２のスレッショルドレベルＶｔｈを上回る時点、即ち有機ＥＬ素子（５０）の発光終了時点が遅れることになる。
【０１３４】
図３９に示す如く、有機ＥＬ素子の温度変化や経時変化によって有機ＥＬ特性が右側にシフトしている場合、有機ＥＬ素子に流れる電流は図示の如く低下することになる。
【０１３５】
従って、有機ＥＬ素子の通電開始から通電終了までの電流の変化は図３８に示す様に緩やかなものとなり、ピーク電流も低いものとなる。しかしながら、本実施例によれば上述の如く有機ＥＬ素子の通電開始から通電終了までの時間が延長されるので、１フレーム内における通電開始から通電終了までの有機ＥＬ素子の総発光量は、有機ＥＬ特性のシフト量に拘わらず一定となるのである。温度変化によって有機ＥＬ特性が左側にシフトした場合も同様に、１フレーム内における通電開始から通電終了までの総発光量は一定となる。
【実施例１９】
【０１３６】
図４０に示す画素（５１）においては、第１８実施例の第３トランジスタＴＲ３４に替えて、コンデンサＣ１の出力端と低電位の電源ＶＳＳの間にダイオードＤを介在させたものであり、該ダイオードＤによってコンデンサＣ１の出力端の電位が電源電圧ＶＳＳ以下に低下することが阻止されている。本実施例によっても第１８実施例と同じ効果を得ることが出来る。
【実施例２０】
【０１３７】
図４１に示す画素（５１）においては、第１８実施例の信号切換え式の第１信号線（６１）と第２信号線（６２）に替えて、信号個別の信号線を採用したものであって、第１ランプ電圧ＲＡＭＰ１を印加するための専用の信号線（６５）と、選択電圧ＳＥＬを印加するための専用の信号線（66)とが追加されている。これに伴って、書込み用トランジスタＴＲ１のドレインと第１ランプ電圧専用信号線（６５）の間にトランジスタＴＲ３９が介在し、該トランジスタＴＲ３９のゲートは選択電圧専用信号線（６６）に接続されている。
【０１３８】
該画素（５１）の動作は第１８実施例と同じであって、第１８実施例と同じ効果が得られる。又、信号個別の専用信号線を採用した構成によれば、走査電圧の印加直後にランプ電圧の印加を開始することが出来るので、１フレームの殆ど全期間を発光期間として利用することが可能である。
【実施例２１】
【０１３９】
本実施例においては、図４２に示す如く、第１８実施例に配備されていたリセットのための回路構成が省略されている。有機ＥＬ素子（５０）はその構造上、容量成分を有しているが、本実施例は、有機ＥＬ素子（５０）の容量がコンデンサＣ１の容量よりも十分に大きい場合に有効な実施例である。この場合、図３６に示すＡ点の電位変動に対してＣ点の電位変動が小さいため、Ｂ点の電位の低下量が過大とならず、これによって、Ｂ点の電位の低下を抑えるためのリセット動作が不要となるのである。
【実施例２２】
【０１４０】
図４３に示す画素（５１）においては、第２１実施例の信号切換え式の第１信号線（６１）と第２信号線（６２）に替えて、信号個別の信号線を採用したものであって、ランプ電圧ＲＡＭＰを印加するための専用の信号線（６７）と、選択電圧ＳＥＬを印加するための専用の信号線（６６）とが追加されている。
【０１４１】
これに伴って、書込み用トランジスタＴＲ１のドレインとランプ電圧専用信号線（６７）の間にトランジスタＴＲ３９が介在し、該トランジスタＴＲ３９のゲートは選択電圧専用信号線（６６）に接続されている。該画素（５１）の動作は第２１実施例と同じであって、第２１実施例と同じ効果が得られる。
【実施例２３】
【０１４２】
本実施例においては、図４４に示す如く、１フレーム期間の前半にデータ電圧ＤＡＴＡを印加すると共に１フレーム期間の後半に第１ランプ電圧ＲＡＭＰ１を印加するための第１信号線（７１）と、１フレーム期間の前半に走査電圧ＳＣＡＮを印加すると共に１フレーム期間の後半に第２ランプ電圧ＲＡＭＰ２を印加するための第２信号線（７２）と、ハイの選択信号ＳＥＬを印加するための第３信号線（７３）と、リセット信号ＲＳＴを印加するための第４信号線（７４）とが配備されている。
【０１４３】
各画素（５１）には、有機ＥＬ素子（５０）と、第１信号線（７１）からのデータ電圧ＤＡＴＡが印加されるコンデンサＣ１と、電源ＶＤＤから有機ＥＬ素子（５０）に繋がる給電ライン（６）中に介在する第１トランジスタＴＲ３１と、コンデンサＣ１の出力端（Ｂ点）と有機ＥＬ素子（５０）の一端（Ｃ点）の間に介在する第２トランジスタＴＲ３２と、電源ＶＤＤと第１トランジスタＴＲ３１の間に介在する第３トランジスタＴＲ３５と、電源ＶＤＤとＢ点の間に第４トランジスタＴＲ３６とが配備されている。
【０１４４】
第１トランジスタＴＲ３１のゲートにはコンデンサＣ１を介して第１信号線（７１）が接続され、第２トランジスタＴＲ３２のゲートには第２信号線（７２）が接続され、第３トランジスタＴＲ３５のゲートには第３信号線（７３）が接続されている。又、第４トランジスタＴＲ３６のゲートには第４信号線（７４）が接続されている。
【０１４５】
図４５に示す如く、１フレームは、走査期間と発光期間とリセット期間に分割されており、リセット期間においては、先ず第２ランプ電圧ＲＡＭＰ２が立ち下がり、これによって第２トランジスタＴＲ３２がオフとなる。その直後にリセット信号ＲＳＴがハイとなり、これによって第４トランジスタＴＲ３６がオンとなり、Ｂ点の電位が電源電圧ＶＤＤまで上昇する。又、第１ランプ電圧ＲＡＭＰ１が立ち下がる。
【０１４６】
次のフレームの走査期間において、走査電圧ＳＣＡＮの印加によって第２トランジスタＴＲ３２がオンになると、Ａ点の電位がデータ電圧まで上昇すると共に、Ｂ点の電位がＣ点の電位（有機ＥＬ素子の発光開始電圧）まで降下する。発光期間においては、ハイの選択信号ＳＥＬによって第３トランジスタＴＲ３５がオンとなる。又、第１ランプ電圧ＲＡＭＰ１と第２ランプ電圧ＲＡＭＰ２が上昇を開始する。これによって、Ａ点の電位がデータ電圧から第１ランプ電圧ＲＡＭＰ１に切り替えられて上昇し、これに伴ってＢ点の電位が上昇することになる。この結果、Ｂ点の電位とＣ点の電位の差が第１トランジスタＴＲ３１のスレッショルドレベルＶｔｈを上回ると、第１トランジスタＴＲ３１がオンとなり、有機ＥＬ素子（５０）への通電が開始され、有機ＥＬ素子（５０）が発光し始める。
【０１４７】
その後、第２ランプ電圧ＲＡＭＰ２の上昇によって、第２ランプ電圧ＲＡＭＰ２とＣ点の電位の差が第２トランジスタＴＲ３２のスレッショルドレベルＶｔｈを上回ると、第２トランジスタＴＲ３２がオンとなる。これによって第１トランジスタＴＲ３１がオフとなり、有機ＥＬ素子（５０）への通電が停止されて、有機ＥＬ素子（５０）の発光が終了する。該画素（５１）においても図４５に破線で示す如く、第１及び第２トランジスタＴＲ３１、ＴＲ３２の閾値のバラツキに拘わらず、有機ＥＬ素子（５０）の発光期間はデータ電圧に応じた同じ長さとなる。従って、有機ＥＬ素子（５０）に対する通電時間はデータ電圧の大きさに比例し、表示むらが生じる虞はない。
【０１４８】
又、給電ライン（６）中に第１トランジスタＴＲ３１が直列に介在して、有機ＥＬ素子（５０）に対する通電をオン／オフするので、電源ＶＤＤからの電流は給電ライン（６）のみに流れることになり、無駄な電流の発生を回避することが出来る。更に、有機ＥＬ素子（５０）の温度変化や経時変化によって有機ＥＬ特性がシフトしたとしても、走査後のＣ点の電位が有機ＥＬ素子（５０）の通電時間にフィードバックされるので、発光量が変化することはない。
【実施例２４】
【０１４９】
図４６に示す画素（５１）は、データ電圧ＤＡＴＡ、走査電圧ＳＣＡＮ、選択信号ＳＥＬ、第１ランプ電圧ＲＡＭＰ１及び第２ランプ電圧ＲＡＭＰ２をそれぞれ個別の信号線によって供給すると共に、全てのトランジスタをｐチャンネル型のトランジスタによって構成したものである。
【０１５０】
図４６に示す如く各画素（５１）には、ゲートに走査電圧が印加される書込み用トランジスタＴＲ１と、書込み用トランジスタＴＲ１の出力端（Ａ点）に接続されたコンデンサＣ１と、電源ＶＤＤから有機ＥＬ素子（５０）へ伸びる給電ライン（６）中に介在する第１トランジスタＴＲ３１と、電源ＶＤＤと第１トランジスタＴＲ３１のゲートの間に介在する第２トランジスタＴＲ３２と、コンデンサＣ１の一端（Ｂ点）と有機ＥＬ素子（５０）の一端（Ｃ点）の間に介在する第３トランジスタＴＲ３７と、Ｂ点に第１ランプ電圧ＲＡＭＰ１を印加するための第４トランジスタＴＲ３８とが配備されている。
【０１５１】
第１トランジスタＴＲ３１のゲートにはＡ点が接続されている。又、第２トランジスタＴＲ３２のゲートには第２ランプ電圧ＲＡＭＰ２が印加され、第３トランジスタＴＲ３７のゲートには走査電圧ＳＣＡＮが印加され、第４トランジスタＴＲ３８には発光期間にハイとなる選択信号ＳＥＬが印加される。
【０１５２】
図４７に示す如く、走査期間において走査電圧ＳＣＡＮが印加されると、書込み用トランジスタＴＲ１がオンとなって、Ａ点の電位がデータ電圧まで上昇する。又、第３トランジスタＴＲ３７がオンとなって、Ｂ点の電位がＣ点の電位（有機ＥＬ素子の発光開始電圧）まで低下する。
【０１５３】
その後、発光期間においては、選択信号ＳＥＬの印加によって第４トランジスタＴＲ３８がオンとなる。又、第１ランプ電圧ＲＡＭＰ１及び第２ランプ電圧ＲＡＭＰ２が低下を開始し、第１ランプ電圧ＲＡＭＰ１の低下に伴ってＡ点の電位が徐々に低下することになる。この結果、Ａ点の電位と電源電圧ＶＤＤの差が第１トランジスタＴＲ３１のスレッショルドレベルＶｔｈを越えると、第１トランジスタＴＲ３１がオンとなって、有機ＥＬ素子（５０）に対する通電が開始され、有機ＥＬ素子（５０）が発光し始める。
【０１５４】
その後、第２ランプ電圧ＲＡＭＰ２と電源電圧ＶＤＤの差が第２トランジスタＴＲ３２のスレッショルドレベルＶｔｈを越えると、第２トランジスタＴＲ３２がオンとなる。これによって第１トランジスタＴＲ３１がオフとなって、有機ＥＬ素子（５０）に対する通電が停止され、有機ＥＬ素子（50)の発光が終了する。そして、発光期間の終了時に第１ランプ電圧ＲＡＭＰ１が上昇し、これに伴ってＢ点の電位が上昇する。続いて、第２ランプ電圧ＲＡＭＰ２が上昇し、これによって第２トランジスタＴＲ３２がオフとなる。
【０１５５】
該画素（５１）においても、第１及び第２トランジスタＴＲ３１、ＴＲ３２の閾値のバラツキに拘わらず、有機ＥＬ素子（５０）の発光期間はデータ電圧に応じた同じ長さとなる。従って、有機ＥＬ素子（５０）に対する通電時間はデータ電圧の大きさに比例し、表示むらが生じる虞はない。又、給電ライン（６）中に第１トランジスタＴＲ３１が直列に介在して、有機ＥＬ素子（５０）に対する通電をオン／オフするので、電源ＶＤＤからの電流は給電ライン（６）のみに流れることになり、無駄な電流の発生を回避することが出来る。更に、有機ＥＬ素子（５０）の温度変化や経時変化によって有機ＥＬ特性がシフトしたとしても、走査後のＣ点の電位が有機ＥＬ素子（５０）の通電時間にフィードバックされるので、発光量が変化することはない。
【実施例２５】
【０１５６】
本実施例は、図２４に示す第１２実施例の第２トランジスタＴＲ３２を省略したものである。図４８に示す如く、各画素（５１）は、それぞれｎチャンネル型の書込み用トランジスタＴＲ１及び駆動用トランジスタＴＲ３０と、書込み用トランジスタＴＲ１が導通状態となることによってデータ電圧が印加されるコンデンサＣ１とを備え、該コンデンサＣ１は、書込み用トランジスタＴＲ１のドレインに繋がるＡ点とランプ電圧供給ラインの間に介在し、Ａ点は、駆動用トランジスタＴＲ３０のゲートに接続されている。書込み用トランジスタＴＲ１のゲートには、走査電圧ＳＣＡＮが印加される。駆動用トランジスタＴＲ３０は、給電ライン（５５）中に直列に介在してゲート電圧と有機ＥＬ素子（５０）の高電位側の端子電圧（Ｂ点の電圧）との差が所定の閾値Ｖｔｈを越えたときにオンとなるものである。
【０１５７】
図４９に示す如く、走査期間において走査電圧ＳＣＡＮの印加により書込み用トランジスタＴＲ１が導通すると、Ａ点の電位がデータ電圧に設定され、これによってコンデンサＣ１が充電される。
【０１５８】
その後、発光期間において、ランプ電圧ＲＡＭＰが徐々に上昇すると、これに伴ってＡ点の電圧も同じ上昇率で徐々に上昇することになる。これによって、Ｂ点の電圧とＡ点の電圧の差が駆動用トランジスタＴＲ３０の閾値Ｖｔｈを越えると、駆動用トランジスタＴＲ３０が導通して、電源ＶＤＤから有機ＥＬ素子（５０）への通電が開始される。この結果、有機ＥＬ素子（５０）に流れる電流が増大し、有機ＥＬ素子（５０）が発光することになる。尚、有機ＥＬ素子（５０）に流れる電流の増大に伴って、Ｂ点の電位は上昇することになる。
【０１５９】
その後、フレームの終了時点で、ランプ電圧が元の電圧に低下すると、これに応じてＡ点の電圧も元の電圧に向かって低下し、これによって駆動用トランジスタＴＲ３０がオフとなる。この結果、電源ＶＤＤから有機ＥＬ素子（５０）への通電が停止され、有機ＥＬ素子（５０）の発光が停止することになる。上記画素（５１）の回路構成においては、駆動用トランジスタＴＲ３０により、データ電圧に応じて発光開始時期が制御されるが、発光停止時期はフレームの終了時点に固定されているので、駆動用トランジスタＴＲ３０に特性のバラツキがあれば、有機ＥＬ素子（５０）に対する通電時間がデータ電圧の大きさに比例しなくなって、表示むらが生じる虞がある。
【０１６０】
しかしながら、図４８に示す画素（５１）において、例えば駆動用トランジスタＴＲ３０にごく僅かな電流を流すことによって、駆動用トランジスタＴＲ３０の閾値ＶｔｈとＢ点の電位の間に反比例的な関係、即ち駆動用トランジスタＴＲ３０の閾値Ｖｔｈが増大すればＢ点の電位が低下し、駆動用トランジスタＴＲ３０の閾値Ｖｔｈが減少すればＢ点の電位が上昇する関係を実現すれば、図４９に破線で示す様に、駆動用トランジスタＴＲ３０の閾値Ｖｔｈにバラツキがあったとしても、データ電圧が同じであれば、Ｂ点の電圧とＡ点の電圧の差が駆動用トランジスタＴＲ３０の閾値Ｖｔｈを越える時点に殆ど違いは生じないことになる。
【０１６１】
従って、駆動用トランジスタＴＲ３０に特性のバラツキがあったとしても、有機ＥＬ素子（５０）に対する通電時間はデータ電圧の大きさに比例し、表示むらが生じる虞はない。尚、上述の各実施例では、表示素子が電流駆動素子の場合について述べたが、電流駆動素子に替えて電圧駆動素子を採用することも可能であり、この場合、第１実施例〜第９実施例の駆動用トランジスタＴＲ２を省略することが出来る。又、トランジスタの寄生容量や配線容量で代用出来る場合は、コンデンサＣ２、Ｃ３、Ｃ１２及びＣ２２は省略することが出来る。更に、第１〜第５実施例において、リセット信号の印加は、発光期間以外であれば、時刻や期間を自由に設定することが可能である。又、ランプ電圧としては、図５０（ａ）、（ｂ）に示す如く全発光期間に亘って一様に漸増若しくは漸減する波形に限らず、例えば図２４〜図２７に示す第１２実施例、図３６〜図４５に示す第１８実施例〜第２３実施例においては、発光期間の前半には漸増若しくは漸減すると共に、発光期間の後半には一定電圧を維持する波形を採用することも可能である。
【図面の簡単な説明】
【０１６２】
【図１】本発明の有機ＥＬ表示装置の構成を示すブロック図である。
【図２】第１実施例における画素の回路構成を示す図である。
【図３】該回路構成の動作を示す波形図である。
【図４】第２実施例における画素の回路構成を示す図である。
【図５】該回路構成の動作を示す波形図である。
【図６】第３実施例における画素の回路構成を示す図である。
【図７】該回路構成の動作を示す波形図である。
【図８】第４実施例における動作を示す波形図である。
【図９】第５実施例における動作を示す波形図である。
【図１０】第６実施例における有機ＥＬ表示装置の構成を示すブロック図である。
【図１１】第６実施例における画素の回路構成を示す図である。
【図１２】該回路構成の動作を示す波形図である。
【図１３】第７実施例における画素の回路構成を示す図である。
【図１４】該回路構成の動作を示す波形図である。
【図１５】第８実施例における画素の回路構成を示す図である。
【図１６】該回路構成の動作を示す波形図である。
【図１７】第９実施例における複数画素の回路構成を示す図である。
【図１８】該回路構成の動作を示す波形図である。
【図１９】第１０実施例における画素の回路構成を示す図である。
【図２０】該回路構成の動作を示す波形図である。
【図２１】データ電圧が変化した場合の同上の波形図である。
【図２２】第１１実施例における画素の回路構成を示す図である。
【図２３】該回路構成の動作を示す波形図である。
【図２４】第１２実施例における画素の回路構成を示す図である。
【図２５】該回路構成の動作を示す波形図である。
【図２６】データ電圧が変化した場合の同上の波形図である。
【図２７】該回路構成において有機ＥＬ素子の特性がシフトしたときの補正動作を説明する波形図である。
【図２８】第１３実施例における画素の回路構成を示す図である。
【図２９】該回路構成の動作を示す波形図である。
【図３０】第１４実施例における画素の回路構成を示す図である。
【図３１】該回路構成の動作を示す波形図である。
【図３２】第１５実施例における画素の回路構成を示す図である。
【図３３】第１６実施例における画素の回路構成を示す図である。
【図３４】該回路構成の動作を示す波形図である。
【図３５】第１７実施例における画素の回路構成を示す図である。
【図３６】第１８実施例における画素の回路構成を示す図である。
【図３７】該回路構成の動作を示す波形図である。
【図３８】有機ＥＬ特性シフト時の同上の動作を示す波形図である。
【図３９】トランジスタ特性と有機ＥＬ特性を示すグラフである。
【図４０】第１９実施例における画素の回路構成を示す図である。
【図４１】第２０実施例における画素の回路構成を示す図である。
【図４２】第２１実施例における画素の回路構成を示す図である。
【図４３】第２２実施例における画素の回路構成を示す図である。
【図４４】第２３実施例における画素の回路構成を示す図である。
【図４５】該回路構成の動作を示す波形図である。
【図４６】第２４実施例における画素の回路構成を示す図である。
【図４７】該回路構成の動作を示す波形図である。
【図４８】第２５実施例における画素の回路構成を示す図である。
【図４９】該回路構成の動作を示す波形図である。
【図５０】ランプ電圧の種々の波形を示す図である。
【図５１】従来の有機ＥＬ表示装置における画素の回路構成を示す図である。
【図５２】出願人の提案する有機ＥＬ表示装置における画素の回路構成を示す図である。
【図５３】該回路構成の動作を示す波形図である。
【符号の説明】
【０１６３】
（２）  有機ＥＬディスプレイ
（３）  走査ドライバー
（４）  データドライバー
（５）  表示パネル
（６）  映像信号処理回路
（７）  タイミング信号発生回路
（８）  ランプ電圧発生回路
（５１）  画素
（５０）  有機ＥＬ素子
（９０）  パルス幅変調制御回路
【図１】
2008112189.tif 000003
【図２】
2008112189.tif 000004
【図３】
2008112189.tif 000005
【図４】
2008112189.tif 000006
【図５】
2008112189.tif 000007
【図６】
2008112189.tif 000008
【図７】
2008112189.tif 000009
【図８】
2008112189.tif 000010
【図９】
2008112189.tif 000011
【図１０】
2008112189.tif 000012
【図１１】
2008112189.tif 000013
【図１２】
2008112189.tif 000014
【図１３】
2008112189.tif 000015
【図１４】
2008112189.tif 000016
【図１５】
2008112189.tif 000017
【図１６】
2008112189.tif 000018
【図１７】
2008112189.tif 000019
【図１８】
2008112189.tif 000020
【図１９】
2008112189.tif 000021
【図２０】
2008112189.tif 000022
【図２１】
2008112189.tif 000023
【図２２】
2008112189.tif 000024
【図２３】
2008112189.tif 000025
【図２４】
2008112189.tif 000026
【図２５】
2008112189.tif 000027
【図２６】
2008112189.tif 000028
【図２７】
2008112189.tif 000029
【図２８】
2008112189.tif 000030
【図２９】
2008112189.tif 000031
【図３０】
2008112189.tif 000032
【図３１】
2008112189.tif 000033
【図３２】
2008112189.tif 000034
【図３３】
2008112189.tif 000035
【図３４】
2008112189.tif 000036
【図３５】
2008112189.tif 000037
【図３６】
2008112189.tif 000038
【図３７】
2008112189.tif 000039
【図３８】
2008112189.tif 000040
【図３９】
2008112189.tif 000041
【図４０】
2008112189.tif 000042
【図４１】
2008112189.tif 000043
【図４２】
2008112189.tif 000044
【図４３】
2008112189.tif 000045
【図４４】
2008112189.tif 000046
【図４５】
2008112189.tif 000047
【図４６】
2008112189.tif 000048
【図４７】
2008112189.tif 000049
【図４８】
2008112189.tif 000050
【図４９】
2008112189.tif 000051
【図５０】
2008112189.tif 000052
【図５１】
2008112189.tif 000053
【図５２】
2008112189.tif 000054
【図５３】
2008112189.tif 000055