(57)【要約】【課題】階調制御性に優れた高開口率のボトムエミッション型表示装置を提供することを目的とする。【解決手段】基板１０上に、トランジスタ２０と、保持容量３０と、発光素子４０とが形成されるアクティブマトリクス表示装置であって、トランジスタ２０は、ソース電極２１、ドレイン電極２２及びゲート電極２３を有し、保持容量３０は、第１電極３１、誘電体層３２及び第２電極３３が基板１０側からこの順に積層され、発光素子４０は、第３電極４１、発光層４２及び第４電極４３とが基板１０側からこの順に積層され、第１電極３１は、ゲート電極２３と接続され、保持容量３０の少なくとも一部は基板１０と発光素子４０との間に設けられ、基板１０、第１電極３１、第２電極３３及び第３電極４１は、いずれも可視光を透過する材料で形成されている。【選択図】図２
2008211184.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、トランジスタと、保持容量と、発光素子とが形成されるアクティブマトリクス表示装置であって、
前記トランジスタは、ソース電極、ドレイン電極及びゲート電極を有し、
前記保持容量は、第１電極、誘電体層及び第２電極が前記基板側からこの順に積層されて構成され、
前記発光素子は、第３電極、発光層及び第４電極とが前記基板側からこの順に積層されて構成され、
前記保持容量の第１電極は、前記トランジスタのゲート電極と接続され、
前記保持容量の少なくとも一部は前記基板と前記発光素子との間に設けられ、
前記基板、前記第１電極、前記第２電極及び前記第３電極は、いずれも前記発光素子が放出した光を透過する材料で形成されていることを特徴とするアクティブマトリクス表示装置。
【請求項２】
前記基板に対して平面視した場合、前記発光素子の発光領域は前記保持容量の電荷蓄積領域に含まれることを特徴とする請求項１記載のアクティブマトリクス表示装置。
【請求項３】
前記第３電極の一部が前記第２電極を兼ねることを特徴とする請求項１又は２記載のアクティブマトリクス表示装置。
【請求項４】
前記発光層は、有機材料で形成されることを特徴とする請求項１から３のいずれか１項記載のアクティブマトリクス表示装置。
【請求項５】
前記トランジスタのチャネル層は、Ｉｎ、Ｇａ及びＺｎを含み、
かつ少なくとも一部が非晶質の酸化物であることを特徴とする請求項１から４のいずれか１項記載のアクティブマトリクス表示装置。
【請求項６】
前記ゲート電極と前記第１電極の材料は同一の透明の導電性酸化物であり、同一の工程で作製されることを特徴とする請求項１から５のいずれか１項記載のアクティブマトリクス表示装置。
【請求項７】
前記ゲート電極の材料は金属であり、前記第１電極の材料は透明導電性酸化物であることを特徴とする請求項１記載のアクティブマトリクス表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス表示装置に関し、特に、階調制御性に優れた高開口率のボトムエミッション型のアクティブマトリクス表示装置に関する。
【背景技術】
【０００２】
有機電界発光素子を利用したディスプレイ（有機電界発光ディスプレイ）は、次世代の表示装置として注目を集めている。
【０００３】
有機電界発光ディスプレイは、発光素子の光の取り出し方によってボトムエミッション型とトップエミッション型とに分類される（非特許文献１）。
【０００４】
ボトムエミッション型は発光素子が透明基板上に作製されており、発光素子が基板方向に発した光を基板越しに利用するのに対し、トップエミッション型は基板と反対方向への発光を利用する。
【０００５】
有機電界発光素子は、駆動時間とともに劣化が進行し端子間抵抗が増加する。
【０００６】
この劣化は駆動電流が大きいほど顕著である。
【０００７】
よって、表示装置の各画素における発光面積の割合（開口率）を高めることで、表示装置として一定の輝度を確保した上で発光素子の寿命を延ばすことができる。
【０００８】
また、各画素がフレーム保持動作をすることで、表示装置として必要な輝度を確保したまま駆動電流を低減することが可能となるため、アクティブマトリクス駆動技術も表示装置の長寿命化において重要となる。
【０００９】
近年は薄膜トランジスタ（Ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）による有機電界発光素子のアクティブマトリクス駆動が盛んに研究・開発されている。
【００１０】
チャネル層がｎ型半導体のトランジスタによるアクティブマトリクス駆動において最も基本的な画素回路を図１に示す。
【００１１】
画素ごとに二つのトランジスタ（スイッチトランジスタと駆動トランジスタ）を有している。
【００１２】
スイッチトランジスタのゲート電極に十分大きな電圧Ｖsel（＞０）が印加されている間、スイッチトランジスタのドレイン−ソース電極間が導通し、駆動トランジスタのゲート電極に信号電位（＝Ｖsig）が書き込まれる。
【００１３】
Ｖsigの大きさに応じて駆動トランジスタのチャネルコンダクタンスが変化し、発光輝度を制御することができる。
【００１４】
Ｖselが取り除かれた（Ｖselの印加を停止した）後はスイッチトランジスタのドレイン-ソース電極間が非導通となり、駆動トランジスタに書き込まれた信号電位が保持され、発光素子はＶsigに応じた一定の輝度で発光を持続する。
【００１５】
また、保持容量が駆動トランジスタのゲート電極と並列に付加されることが多い。
【００１６】
これは駆動トランジスタのゲートリーク電流の影響や、駆動トランジスタ及びスイッチトランジスタの寄生容量の影響を軽減し、１フレーム期間にわたって駆動トランジスタのゲート電位を安定に保持するためである。
【００１７】
すなわち、保持容量は画素回路の階調制御性を確保する上で重要である。
【００１８】
ところで、透明伝導性酸化物多結晶薄膜をチャネル層に用いたトランジスタの開発が近年活発に行われている。
【００１９】
例えば、非特許文献２には、蛍光Ｘ線分析法による組成比がＩｎ：Ｇａ：Ｚｎ＝１．１：１．１：０．９である透明アモルファス酸化物半導体膜をチャネル層に用いたトランジスタが開示されている。
【００２０】
ソース電極、ドレイン電極及びゲート電極の各電極は錫ドープ酸化インジウム（ＩＴＯ）である。
【００２１】
また、非特許文献３には、多結晶ＩｎＧａＺｎＯ４ターゲットを用いたＲＦスパッタ薄膜（Ｉｎ−Ｇａ−Ｚｎ−Ｏ薄膜）でチャネル層を作製したトランジスタが開示されている。
【００２２】
ソース電極、ドレイン電極及びゲート電極の各電極はチタンと金の積層膜である。上記２種のトランジスタはｎ型エンハンスメントモードで動作する。
【非特許文献１】「フラットパネルディスプレイの最新動向」、東レリサーチセンター（２００４）
【非特許文献２】Ｎａｔｕｒｅ、p.４８８−４９２頁、４３２巻（２００４）
【非特許文献３】Proceedings of the ２nd international TFT Conference、 ６.３、 p.１７６-１７９ (２００６)
【発明の開示】
【発明が解決しようとする課題】
【００２３】
トップエミッション型有機電界発光素子を用いた表示装置においては、発光素子はトランジスタや保持容量の上に形成され、基板と反対方向への発光を利用する。そのため、発光面積がトランジスタや保持容量によって狭められることがなく高開口率化が容易である。
【００２４】
しかし、トランジスタと有機電界発光素子との間に厚さ１μｍから数μｍ程度の平坦化膜を形成した上でこれにコンタクトホールを形成する必要があり、プロセスが複雑になるため低コスト化が難しい。
【００２５】
一方、ボトムエミッション型有機電界発光素子を用いた表示装置は製造プロセスが比較的容易である。
【００２６】
しかし、従来、トランジスタや保持容量の各電極は発光素子から放出された可視光を透過しない金属薄膜で形成していた。そのため、トップエミッション型では問題とならなかったトランジスタと保持容量をレイアウトした領域は非発光領域となり、開口率の点で難点があった。
【００２７】
特に、保持容量のレイアウト面積による開口率の低下が問題となっていた。具体的に説明すると、トランジスタと保持容量のうち、前者のレイアウト面積はトランジスタのチャネル層における電荷の電界効果移動度とほぼ反比例する。
【００２８】
よって、ある程度以上大きな電界効果移動度を示す材料をトランジスタのチャネル層に選べば、トランジスタによる非発光領域は実用上十分小さくなる。
【００２９】
一方、後者は通常１ｐＦ程度の大きさが必要である。
【００３０】
これは、誘電体を１００ｎｍ厚のＳｉＯ２とした場合でも５４μｍ四方に相当する面積が画素領域において非発光となってしまうことを意味する。
【００３１】
保持容量のレイアウト面積をこれ以上小さくすると駆動トランジスタのゲートリーク電流が無視できなくなり、駆動トランジスタのゲート電位が安定に保持できなくなる。したがって、画素回路の階調制御性が低下する。
【００３２】
以上をまとめると、階調制御性に優れた高開口率のボトムエミッション型表示装置を製造することは困難であった。
【００３３】
そこで、本発明は、上記課題に鑑みて、階調制御性に優れた高開口率のボトムエミッション型表示装置を提供することを目的とする。すなわち、高い階調制御性と高い開口率を両立したボトムエミッション型表示装置を提供することを目的とする。
【００３４】
また、本発明は、ボトムエミッション型表示装置において発光素子の不良率を低減することを目的とする。
【００３５】
また、本発明は、ボトムエミッション型表示装置をより簡便な製造プロセスによって作製することも目的とする。
【００３６】
また、本発明は、ボトムエミッション型表示装置のトランジスタを外光に対しより安定にすることも目的とする。
【課題を解決するための手段】
【００３７】
本発明は、上記課題を解決するための手段として、基板上に、トランジスタと、保持容量と、発光素子とが形成されるアクティブマトリクス表示装置であって、前記トランジスタは、ソース電極、ドレイン電極及びゲート電極を有し、前記保持容量は、第１電極、誘電体層及び第２電極が前記基板側からこの順に積層されて構成され、前記発光素子は、第３電極、発光層及び第４電極とが前記基板側からこの順に積層されて構成され、前記保持容量の第１電極は、前記トランジスタのゲート電極と接続され、前記保持容量の少なくとも一部は前記基板と前記発光素子との間に設けられ、前記基板、前記第１電極、前記第２電極及び前記第３電極は、いずれも前記発光素子が放出した光を透過する材料で形成されていることを特徴とする。
【発明の効果】
【００３８】
本発明によれば、保持容量を透過した光も表示に利用することができ、開口率の高い表示装置を作製できる。
【発明を実施するための最良の形態】
【００３９】
以下、添付図面を参照して本発明を実施するための最良の実施の形態を説明する。
【００４０】
（第１の実施形態）
図２は、本発明の第１の実施形態としての表示装置の一部を示す断面図である。
【００４１】
基板１０上に、当該基板側から、トランジスタ２０、保持容量３０及び発光素子４０がこの順に形成されている。
【００４２】
トランジスタ２０は、ソース電極２１、ドレイン電極２２、ゲート電極２３、チャネル層２４、ゲート絶縁層２５及びチャネル保護層２６を有する。
【００４３】
保持容量３０は、第１電極３１、誘電体層３２及び第２電極３３を基板１０側からこの順に有する。
【００４４】
発光素子４０は、第３電極４１、発光層４２及び第４電極４３を基板１０側からこの順に有する。
【００４５】
トランジスタ２０のドレイン電極２２は発光素子の第４電極４３と接続されている。本発明においては、このような回路に限定されることはない。トランジスタ２０のソース電極２１及びドレイン電極２２のうちいずれか一方が発光素子の第３電極４１及び第４電極４３のうちいずれか一方と接続した回路とすることもできる。
【００４６】
保持容量３０の少なくとも一部は基板１０と発光素子４０との間に設けられており、保持容量３０の第２電極３３と発光素子４０の第３電極４１との間は層間膜５０で絶縁されている。
【００４７】
保持容量３０は、不図示の配線又は外部回路によりトランジスタのゲート電極２３とグランド電源などの外部の基準電源との間に接続されており、ゲート電極２３に書き込まれた信号電圧を保持する。具体的には、第１電極３１はゲート電極２３と接続され、第２電極３３は外部の基準電源と接続されることによりこれが可能となる。
【００４８】
発光素子４０の第３電極４１、層間膜５０、保持容量の第２電極３３、誘電体層３２、第１電極３１及び基板１０はいずれも透明である。発光素子４０の発光層４２から発せられた光の少なくとも一部はこれらを通って外部に取り出される。
【００４９】
上記の構造は、保持容量３０が可視光をまったく透過しない構造に比べて開口率を大きくすることができる。
【００５０】
よって、十分な保持容量による高い階調制御性と、高い開口率を両立することができる。
【００５１】
（第２の実施形態）
図３は、本発明の第２の実施形態としての表示装置の一部を示す断面図である。
【００５２】
本実施の形態は、本発明の第１の実施形態を変形したものである。
【００５３】
基板１０上に、トランジスタ２０、保持容量３０及び発光素子４０が形成されている。
【００５４】
トランジスタ２０は、ソース電極２１、ドレイン電極２２、ゲート電極２３、チャネル層２４、ゲート絶縁層２５及びチャネル保護層２６を有する。
【００５５】
保持容量３０は、第１電極３１、誘電体層３２及び第２電極３３を基板１０側からこの順に有する。
【００５６】
発光素子４０は、第３電極４１、発光層４２及び第４電極４３を基板１０側からこの順に有する。
【００５７】
トランジスタ２０のドレイン電極２２は発光素子の第４電極４３と接続されている。本発明においては、このような回路に限定されることはない。トランジスタ２０のソース電極２１及びドレイン電極２２のうちいずれか一方が発光素子の第３電極４１及び第４電極４３のうちいずれか一方と接続した回路とすることもできる。
【００５８】
保持容量３０の少なくとも一部は基板１０と発光素子４０との間に設けられており、保持容量３０の第２電極３３と発光素子４０の第３電極４１との間は層間膜５０で絶縁されている。
【００５９】
基板１０表面に対して平面視した場合、保持容量３０の電荷を蓄積する領域は発光素子４０の発光領域を含むか等しいことが好ましい。すなわち、基板１０表面に対して平面視した場合、保持容量３０の電荷蓄積領域内に発光素子４０の発光領域が設けられる構成が好ましい。
【００６０】
本発明において、上記平面視とは、基板１０表面の法線方向から見た場合の素子構成をいう。
【００６１】
保持容量３０は、図２の実施形態と同様にトランジスタのゲート電極２３と並列に接続されており、ゲート電極２３に書き込まれた信号電圧を保持する。
【００６２】
発光素子の第３電極４１、層間膜５０、保持容量の第２電極３３、誘電体層３２、第１電極３１及び基板１０はいずれも透明であり、発光素子の発光層４２から発せられた光の少なくとも一部はこれらを通って外部に取り出される。
【００６３】
もし、発光素子４０の第３電極４１、第４電極４３及び発光層４２の形成時にそれぞれの下地に段差があると、各層が段差を挟んで不連続となることがある。そのため、段差の大きさによっては接触不良や短絡などの発光素子の不良を招く場合がある。
【００６４】
本実施形態では発光素子の少なくとも発光部分の下を平坦とすることが可能であり、発光素子のこれらの不良を抑制することができる。
【００６５】
（第３の実施形態）
図４は、本発明の第３の実施形態としての表示装置の一部を示す断面図である。
【００６６】
本実施の形態は、本発明の第２の実施形態を変形したものである。
【００６７】
基板１０上に、トランジスタ２０、保持容量３０及び発光素子４０が形成されている。
【００６８】
トランジスタ２０はソース電極２１、ドレイン電極２２、ゲート電極２３、チャネル層２４、ゲート絶縁層２５及びチャネル保護層２６を有する。
【００６９】
発光素子４０は、第３電極４１、発光層４２及び第４電極４３を基板１０側からこの順に有する。
【００７０】
保持容量３０は、第１電極３１及び誘電体層３２と、発光素子４０の第３電極４１の少なくとも一部が基板１０側からこの順に積層されてなる。
【００７１】
トランジスタ２０のドレイン電極２２は発光素子の第４電極４３と接続されている。本発明においては、このような回路に限定されることはない。トランジスタ２０のソース電極２１及びドレイン電極２２のうちいずれか一方が発光素子の第３電極４１及び第４電極４３のうちいずれか一方と接続した回路とすることもできる。
【００７２】
保持容量３０の少なくとも一部は基板１０と発光素子４０との間に設けられている。
【００７３】
基板１０表面に対して平面視した場合、保持容量３０の電荷を蓄積する領域は発光素子４０の発光領域を含むか等しい。
【００７４】
保持容量３０は、不図示の配線又は外部回路によりトランジスタのゲート電極２３と外部の基準電源との間に接続されており、ゲート電極２３に書き込まれた信号電圧を保持する。具体的には、第１電極３１はゲート電極２３と接続され、第３電極４１は外部の基準電源と接続されることによりこれが可能となる。
【００７５】
発光素子の第３電極４１、層間膜５０、保持容量の第２電極３３、誘電体層３２、第１電極３１及び基板１０はいずれも透明であり、発光素子の発光層４２から発せられた光の少なくとも一部はこれらを通って外部に取り出される。
【００７６】
保持容量３０と発光素子４０を隔てる層間膜を廃し、さらに発光素子の第３電極４１に保持容量の第２電極としての機能を兼ねさせることで、作製プロセスを簡略化することができる。
【００７７】
以上の実施形態について補足する。
【００７８】
トランジスタのゲート電極と保持容量の第１電極や、トランジスタのゲート絶縁層と保持容量の誘電体層など、トランジスタと保持容量との間と共通の部材で形成できる材料がある。
【００７９】
これらの部材を任意の組み合わせで共通化し、成膜を同時に行うことで、製造プロセスをさらに簡便にすることができる。
【００８０】
トランジスタのゲート電極と保持容量の第１電極を別な部材で形成する場合、前者を金属で、後者を透明導電性酸化物で作製することもできる。
【００８１】
トランジスタのゲート電極が特定の波長の光に対して事実上不透明である場合、トランジスタのチャネル層の光伝導を抑制できる。すなわち、外光や発光素子から発せられる光によるトランジスタの誤作動を避けることができる。
【００８２】
本発明は、トランジスタや保持容量を１画素あたり各一つよりも多く有する画素回路においても適用が可能である。
【００８３】
例えば、図１に示した画素回路構成においては、トランジスタは二つであるが、このうちの駆動トランジスタを用いて本発明を実施できる。
【００８４】
さらに、異なる二つ以上のトランジスタのゲート電極が一つの保持容量の同一の電極に接続されていてもよい。
【００８５】
さらに、上記の実施形態の構成要素について詳しく説明する。
【００８６】
（基板）
絶縁性で、可視光に対する透過率が高いものが望ましい。例えばガラス、プラスチックなどが用いられる。
【００８７】
発光素子が有機電界発光素子である場合、発光素子の劣化の抑制及び歩留まりの向上のために、十分な平坦性と、水分や酸素などに対する十分なバリア性を持っている必要がある。
【００８８】
平坦性やバリア性などを持たせるための層を一様に１層以上積層してある場合は、機能上、それらの層も含めて基板と呼ぶ。
【００８９】
（トランジスタ）
［構造］
上記説明ではトランジスタの例として逆スタガ構造のＴＦＴを用いたが、トランジスタとしては正スタガ型、逆スタガ型、正コプラナー型、逆コプラナー型のいずれかのＴＦＴを用いることができる。
【００９０】
［チャネル層］
ｎ型又はｐ型の半導体材料を用いることができる。
【００９１】
非晶質シリコンや低温ポリシリコン、ペンタセンやポリチオフェンなどの有機半導体、酸化物半導体などが用いられる。
【００９２】
酸化物半導体材料としては、ＺｎＯ、Ｉｎ２Ｏ３、Ｇａ２Ｏ３等及びこれらの混晶や非晶質固溶体などを用いることができる。
【００９３】
とくに、Ｉｎ−Ｇａ−Ｚｎ−Ｏスパッタ薄膜を用いれば、電界効果移動度が十分に大きなトランジスタを作製することができる。
【００９４】
また、チャネル材料のスパッタ成膜が可能であるため、大面積の発光装置を作製することができる。
【００９５】
また、チャネル材料の成膜温度が低いため、プラスチックなどの可撓性基板上に発光装置を作製することができる。
【００９６】
ソース電極、ドレイン電極及びゲート電極の各電極はＩＴＯなどの透明導電性酸化物でもよい。
【００９７】
このとき、これらの電極と保持容量の電極とを同一の部材で一括形成できるため、製造プロセスが簡便になり好ましい。
【００９８】
さらに、Ｉｎ−Ｇａ−Ｚｎ−Ｏスパッタ膜において、少なくとも一部を非晶質とすることが望ましい。
【００９９】
これにより、エッチング加工性が向上する。
【０１００】
また、スパッタ膜全体が非晶質であれば、低温ポリシリコンＴＦＴで見られるような隣接画素回路間のトランジスタ特性ばらつきを防ぐことができる。
【０１０１】
［ソース電極及びドレイン電極］
チャネル層がｎ型半導体の場合、チャネル層に対する電子の注入障壁が十分小さいことが必要である。
【０１０２】
ｐ型半導体の場合にはホールの注入障壁が十分小さいことが必要である。
【０１０３】
Ａｌ、Ｃｒ、Ｗ、Ｔｉ、Ａｕなどの金属や、Ａｌ合金、ＷＳｉ等のシリサイドなどが利用可能である。
【０１０４】
また、透明導電性酸化物や、キャリア濃度が大きな透明酸化物半導体も用いることができる。
【０１０５】
ＩＴＯ、亜鉛ドープ酸化インジウム（ＩＺＯ）や、Ｉｎ−Ｇａ−Ｚｎ−Ｏスパッタ薄膜などがこれにあたる。
【０１０６】
また、電極が複数の材料の接続により形成されていてもよい。また、複数の材料の多層膜であってもよい。
【０１０７】
［ゲート電極］
上記ソース電極及びドレイン電極と同様の材料群から選択して用いられる。
【０１０８】
［ゲート絶縁層］
平坦な膜が形成でき、導電性が小さい材料である必要がある。
【０１０９】
具体的には、ゲート−ソースリーク電流Ｉgsがドレイン-ソース電流Ｉdsに比べて実用上十分小さい必要がある。
【０１１０】
化学蒸着（ＣＶＤ）によるＳｉＮx、ＳｉＯx又はＳｉＯxＮyで成膜が可能である。又は、ＲＦマグネトロンスパッタによるＳｉＯx、ＳｉＮx、ＳｉＯxＮy、Ａｌ２Ｏ３、Ｙ２Ｏ３、ＨｆＯ２、Ｔａ２Ｏ５等又はこれらからなる多層膜でも成膜が可能である。
【０１１１】
ゲート絶縁層は透明な誘電体であってもよい。
【０１１２】
このときゲート絶縁層と、保持容量の誘電体や層間膜などとを同一の部材で一括形成できるため、製造プロセスが簡便になり好ましい。
【０１１３】
［チャネル保護層及び層間膜］
チャネル保護層は、トランジスタのチャネル部分をプロセスでの薬液や使用環境の雰囲気などから保護する。
【０１１４】
チャネル保護層には熱的及び化学的に安定な絶縁体が用いられる。
【０１１５】
ゲート絶縁層や層間膜などと共通の透明材料を用いることで、これらと同一の部材で一括形成でき、製造プロセスが簡便になり好ましい。
【０１１６】
層間膜が存在する場合、層間膜は保持容量と発光素子とを絶縁し隔離する。
【０１１７】
透明な絶縁材料が用いられる。
【０１１８】
製造プロセスが簡便になるため、トランジスタのゲート絶縁層やチャネル保護層と同様の材料群から選ばれることが好ましい。
【０１１９】
（保持容量）
［透明電極］
可視光に対する十分な透明性と、電極としての十分な導電率を備えている必要がある。また、保持容量の短絡を防ぐために平坦に成膜できる必要がある。
【０１２０】
透明導電性酸化物又はキャリア濃度の高い透明酸化物半導体、すなわちＩＴＯ、ＩＺＯ、Ｉｎ−Ｇａ−Ｚｎ−Ｏなどのスパッタ薄膜が好適である。
【０１２１】
また、十分に薄く可視光を透過する金属又は合金の薄膜も用いることができる。
【０１２２】
製造プロセスが簡便になるため、トランジスタのソース電極、ドレイン電極及びゲート電極のいずれかの電極と同様の材料群から選ばれることが好ましい。
【０１２３】
［誘電体層］
十分な透明性を有する、リーク電流の小さい材料であることが必須である。
【０１２４】
ゲート絶縁層と同様の材料群から選択される単層／多層膜を用いることができる。
【０１２５】
透明電極や層間膜との積層構造において、可視光の反射損失が少ないものが好ましい。
【０１２６】
屈折率がそれぞれｎ（１）、ｎ（２）である２種の物質の平滑な界面への垂直入射における反射率は次式で表される。
【０１２７】
Ｒ＝｛(ｎ（１）−ｎ（２）)／(ｎ（１）＋ｎ（２）)｝２
たとえば、誘電体層をＳｉＮx（屈折率〜２．１）で形成すると、保持容量の電極がＩＴＯ（屈折率〜２）である場合、界面１箇所あたりの反射率は０．０６％程度である。
【０１２８】
図３のような構造で層間膜５０もＳｉＮxで作製するとＩＴＯ−ＳｉＮx界面が４箇所できるが、これらの反射損失の合計は０．３％未満となる。
【０１２９】
また保持容量の可視光透過率を大きくするため、第１電極、第２電極、誘電体層及び層間膜のいずれかにおいて、それぞれの膜厚方向に屈折率を連続的又は段階的に変化させ反射防止構造にしてもよい。
【０１３０】
（発光素子）
［電極］
第３電極には透明であることが求められる。
【０１３１】
第４電極は特に透明である必要はない。発光素子からの光の利用効率を高めるため、可視光に対する反射率が高いことが望ましい。
【０１３２】
第３電極及び第４電極は透明導電性酸化物又は金属のいずれかから選ばれる。
【０１３３】
発光層への効率的な電荷注入のために、これらの電極のうち一方は低仕事関数（電子注入性）、もう一方は高仕事関数（ホール注入性）にすることが好ましい。
【０１３４】
これらの性質を増強するために、発光層と電極との間に仕事関数を調節する材料層を挟むこともできる。組み合わせ例には以下のようなものがある：
第３電極＝透明導電性酸化物（高仕事関数）、第４電極＝金属膜（低仕事関数）
第３電極＝透明金属薄膜（低仕事関数）、第４電極＝金属膜（高仕事関数）
第３電極＝透明導電性酸化物＋電子注入層（低仕事関数）（例：ＩＴＯ＋Ｍｇ１０Å）、第４電極＝金属＋ホール注入層（高仕事関数）（例：Ａｌ＋ＷＯ３）
［発光層］
実際には良好な発光効率を得るために積層膜が多く用いられるが、説明の便宜上本発明では第３電極、第４電極の間の構造を無視し、一体として発光層と呼ぶ。
【０１３５】
各説明図においても同様である。
【０１３６】
積層構造としては以下のようなものが用いられる。
【０１３７】
ホール輸送層／発光層兼電子輸送層（電子輸送機能を有する発光層）、
ホール輸送層／発光層／電子輸送層、
ホール注入層／ホール輸送層／発光層／電子輸送層、
ホール注入層／ホール輸送層／発光層／電子輸送層／電子注入層。
【０１３８】
発光層は有機材料であるのが好ましい。この場合、真空蒸着、塗布法、印刷法などにより形成でき、形成プロセスにおける最高温度が低くプラスチックなどの基板上にも形成できる。
【０１３９】
塗布法や印刷法などで形成できる発光層材料によれば、低コストで大面積にわたって発光層を形成でき、さらに好ましい。
【実施例】
【０１４０】
（実施例１）
（作製法と構成）
図５から図７を用いて、本発明の実施例１の発光装置の作製法を説明する。
【０１４１】
各図の左半分に平面図を、各平面図におけるＡ−Ａ’断面を右半分にそれぞれ示す。
【０１４２】
まず、図５（ａ）に示すように、基板１０（コーニング社製１７３７ガラス基板）上に、駆動トランジスタのゲート電極２３とスイッチトランジスタのゲート電極２３ａを形成する。その際、チタンと金積層膜をチタン及び金をターゲットとして用いてスパッタ法により形成する。
【０１４３】
図５（ｂ）に示すように、ＩＴＯからなる保持容量の第１電極３１をＩＴＯターゲットを用いてスパッタ法により形成し、駆動トランジスタのゲート電極２３と接続する。
【０１４４】
図５（ｃ）に示すように、駆動トランジスタのゲート絶縁層２５とスイッチトランジスタのＳｉＯ２からなるゲート絶縁層２５ａをＳｉＯ２ターゲットを用いてスパッタ法により形成する。スパッタ用のガスとしてはＡｒ、Ｏ２を用いることができる。
【０１４５】
そして、保持容量のＳｉＮからなる誘電体層３２をＳｉＮターゲットを用いてスパッタ法により形成する。スパッタ用のガスとしてはＡｒを用いることができる。
【０１４６】
図６（ａ）に示すように、Ｉｎ−Ｇａ−Ｚｎ−Ｏからなる駆動トランジスタのチャネル層２４とスイッチトランジスタのチャネル層２４ａをＩｎ−Ｇａ−Ｚｎ−Ｏターゲットを用いてスパッタ法により形成する。スパッタ用のガスとしてはＡｒ、Ｏ２を用いることができる。
【０１４７】
図６（ｂ）に示すように、駆動トランジスタのソース電極２１並びにドレイン電極２２及びスイッチトランジスタのソース電極２１ａ並びにドレイン電極２２ａを、チタンと金の積層膜をスパッタ法により形成する。スパッタ用のガスとしてはＡｒを用いることができる。
【０１４８】
このとき、スイッチトランジスタのソース電極２１ａは駆動トランジスタのゲート電極２３へと延在しており、両者が接続される。
【０１４９】
保持容量のＩＴＯからなる第２電極３３をスパッタ法により形成し、保持容量３０を得る。
【０１５０】
図６（ｃ）に示すように、ＳｉＯ２からなる駆動トランジスタのチャネル保護層２６及びスイッチトランジスタのチャネル保護層２６ａをスパッタ法により形成し、駆動トランジスタ２０とスイッチトランジスタ２０ａを得る。
【０１５１】
ＳｉＮからなる層間膜５０をスパッタ法により形成する。
【０１５２】
図７（ａ）に示すように、発光素子のＩＴＯからなる第３電極４１をスパッタ法により形成する。
【０１５３】
図７（ｂ）に示すように、感光性ポリイミドにより隔壁（不図示）を特定の形状に形成し、所望の領域にのみ発光素子の発光層４２が形成されるようにする。
【０１５４】
この隔壁内部に、以下の水溶液を以下の順で塗布し、不活性雰囲気中で乾燥させて発光素子の発光層４２を得る。
【０１５５】
ホール注入層の材料としてＰｏｌｙ（３，４−ｅｔｈｙｌｅｎｄｉｏｘｙｔｈｉｏｐｈｅｎｅ）−ｐｏｌｙ（ｓｔｙｒｅｎｅｓｕｌｆｏｎａｔｅ）（ＰＥＤＯＴ：ＰＳＳ）水溶液を用いる。
【０１５６】
また発光層の材料としてＬＵＭＡＴＩＯＮ  ｇｒｅｅｎ  １３０３（Ｔｈｅ  Ｄｏｗ  Ｃｈｅｍｉｃａｌ  Ｃｏｍｐａｎｙ社製）溶液を用いる。
【０１５７】
図７（ｃ）に示すように、リチウムドープアルミニウム膜からなる発光素子の第４電極４３をリチウムドープアルミニウムを蒸着源に用いて真空蒸着法により形成し、発光素子４０を得る。
【０１５８】
第４電極４３は駆動トランジスタのドレイン電極２２と電気的に接続している。
【０１５９】
（駆動形態）
図８は、本実施例により得られた発光装置の等価回路を示す回路図である。
【０１６０】
駆動トランジスタのソース電極２１及び保持容量の第２電極３３をともに接地し、発光素子の第３電極４１を正のＤＣ電源ＶDDに接続しておく。スイッチトランジスタのドレイン電極２２ａに信号電圧Ｖsigを印加しておく。
【０１６１】
スイッチトランジスタのゲート電極２３ａに、正のパルス状電圧Ｖselを印加すると、保持容量３０に電位Ｖsigが書き込まれ、駆動トランジスタのゲート電極２３の電位を保持する。
【０１６２】
その結果、ゲート電極２３ａへの電圧を取り除いた（電圧の印加を停止した）後も、発光素子はＶsigの大きさに応じた輝度の発光を維持する。
【０１６３】
（利点）
第３電極、第２電極、誘電体層、第１電極及び基板が可視光を透過するので、開口率の高い表示装置が得られる。
【０１６４】
発光素子は有機電界発光素子であるので、プラスチックなどの基板上にも表示装置が作製できる。
【０１６５】
トランジスタのゲート電極が金属であるので、トランジスタの光伝導を抑制できる。
【０１６６】
（実施例２）
実施例１とほぼ同様の作製手順で作製できるが、基板１０表面に対して平面視した場合、保持容量３０の電荷を蓄積する領域は、発光素子４０の発光領域を含む。
【０１６７】
すなわち、平面視した場合、発光素子の第３電極４１と第４電極４３の対向する領域は保持容量の第１電極３１と第２電極３３の対向する領域（保持容量の電荷蓄積領域）に含まれる。
【０１６８】
（作製法と構成）
図９から図１１を用いて、本発明を適用できる発光装置の作製法を説明する。
【０１６９】
各図の左半分に平面図を、各平面図におけるＡ−Ａ’断面を右半分にそれぞれ示す。
【０１７０】
図９（ａ）に示すように、基板１０（コーニング社製１７３７）上に、チタンと金の積層膜からなる駆動トランジスタのゲート電極２３とスイッチトランジスタのゲート電極２３ａをスパッタ法により形成する。
【０１７１】
ＳｉＯ２からなる駆動トランジスタのゲート絶縁層２５とスイッチトランジスタのゲート絶縁層２５ａをＳｉＯ２ターゲットを用いてスパッタ法により形成する。
【０１７２】
Ｉｎ−Ｇａ−Ｚｎ−Ｏからなる駆動トランジスタのチャネル層２４とスイッチトランジスタのチャネル層２４ａをＩｎ−Ｇａ−Ｚｎ−Ｏターゲットを用いてスパッタ法により形成する。
【０１７３】
図９（ｂ）に示すように、チタンと金の積層膜からなる駆動トランジスタのソース電極２１並びにドレイン電極２２及びスイッチトランジスタのソース電極２１ａ並びにドレイン電極２２ａを形成する。その際、チタンと金のターゲットを用いてスパッタ積層法により形成する。
【０１７４】
このときスイッチトランジスタのソース電極２１ａは駆動トランジスタのゲート電極２３へと延在しており、両者が接続される。
【０１７５】
図９（ｃ）に示すように、ＳｉＯ２からなる駆動トランジスタのチャネル保護層２６及びスイッチトランジスタのチャネル保護層２６ａを形成し、駆動トランジスタ２０とスイッチトランジスタ２０ａを得る。その際、ＳｉＯ２ターゲットを用いてスパッタ法により形成する。
【０１７６】
図１０（ａ）に示すように、ＩＴＯからなる保持容量の第１電極３１をＩＴＯスパッタ法により形成する。これは駆動トランジスタのゲート電極２３へと延在しており、ゲート電極２３と第１電極３１との電気的な接続が得られる。
【０１７７】
図１０（ｂ）に示すように、保持容量の誘電体層３２をＳｉＮスパッタ薄膜にて形成する。
【０１７８】
図１０（ｃ）に示すように、第２電極３３をＩＴＯスパッタ薄膜にて形成し保持容量３０を得る。
【０１７９】
図１１（ａ）に示すように、ＳｉＮからなる層間膜５０をスパッタ法により形成する。
【０１８０】
図１１（ｂ）に示すように、ＩＴＯからなる発光素子の第３電極４１をスパッタ法により形成する。
【０１８１】
図１１（ｃ）に示すように、感光性ポリイミドにより隔壁（不図示）を特定の形状に形成し、所望の領域にのみ発光素子の発光層４２が形成されるようにする。
【０１８２】
この隔壁内部に、実施例１と同様の材料と手順で発光素子の発光層４２を得る。
【０１８３】
図１１（ｄ）に示すように、リチウムドープアルミニウムからなる発光素子の第４電極４３をリチウムドープアルミニウムを蒸着源に用いて真空蒸着法により形成し、発光素子４０を得る。
【０１８４】
第４電極４３は駆動トランジスタのドレイン電極２２と接続している。
【０１８５】
平面視した場合、発光素子の第３電極４１と第４電極４３の対向する領域は、保持容量の第１電極３１と第２電極３３の対向する領域に含まれる。
【０１８６】
（利点）
実施例１に記した利点を全て有する。
【０１８７】
発光領域下部を平坦にすることができ、発光素子の不良を抑制することができる。
【０１８８】
（実施例３）
実施例２と同様、透明容量が発光素子の発光部分の下部すべてにあるが、保持容量の第２電極と層間膜の形成を省き、より簡易なプロセスで作製できる。
【０１８９】
（作製法と構成）
図１２から図１４を用いて、本発明を適用できる発光装置の作製法を説明する。
【０１９０】
各図の左半分に平面図を、各平面図におけるＡ−Ａ’断面を右半分にそれぞれ示す。
【０１９１】
図１２（ａ）に示すように、基板１０（コーニング社製１７３７）上に、チタンと金の積層膜からなる駆動トランジスタのゲート電極２３とスイッチトランジスタのゲート電極２３ａを形成する。その際、チタンと金のターゲットを用いてスパッタ法により形成する。
【０１９２】
図１２（ｂ）に示すように、ＳｉＯ２からなる駆動トランジスタのゲート絶縁層２５とスイッチトランジスタのゲート絶縁層２５ａをＳｉＯ２ターゲットを用いてスパッタ法により形成する。
【０１９３】
図１２（ｃ）に示すように、Ｉｎ−Ｇａ−Ｚｎ−Ｏからなる駆動トランジスタのチャネル層２４とスイッチトランジスタのチャネル層２４ａをＩｎ−Ｇａ−Ｚｎ−Ｏターゲットを用いてスパッタ法により形成する。
【０１９４】
図１３（ａ）に示すように、チタンと金の積層膜からなる駆動トランジスタのソース電極２１並びにドレイン電極２２及びスイッチトランジスタのソース電極２１ａ並びにドレイン電極２２ａを形成する。その際、チタンと金のターゲットを用いてスパッタ積法により形成する。
【０１９５】
このとき、スイッチトランジスタのソース電極２１ａは駆動トランジスタのゲート電極２３へと延在しており、両者が電気的に接続される。
【０１９６】
図１３（ｂ）に示すように、ＳｉＯ２からなる駆動トランジスタのチャネル保護層２６及びスイッチトランジスタのチャネル保護層２６ａを形成し、駆動トランジスタ２０とスイッチトランジスタ２０ａを得る。その際、ＳｉＯ２ターゲットを用いてスパッタ法により形成する。
【０１９７】
図１３（ｃ）に示すように、保持容量の第１電極３１をＩＴＯスパッタ薄膜にて形成する。
【０１９８】
これは駆動トランジスタのゲート電極２３へと延在しており、ゲート電極２３と第１電極３１との電気的接続が得られる。
【０１９９】
図１４（ａ）に示すように、ＳｉＮからなる保持容量の誘電体層３２をＳｉＮターゲットを用いてスパッタ法により形成する。
【０２００】
図１４（ｂ）に示すように、ＩＴＯからなる発光素子の第３電極４１を、ＩＴＯターゲットを用いてスパッタ法により形成する。このとき、第３電極４１は保持容量の第１電極３１に対する対向電極としても機能し、保持容量３０が得られる。即ち、第３電極４１は、発光素子の第３電極４１と、保持容量の第１電極３１に対する対向電極とを兼ねる構成とすることができる。
【０２０１】
図１４（ｃ）に示すように、感光性ポリイミドにより隔壁（不図示）を特定の形状に形成し、所望の領域にのみ発光素子の発光層４２が形成されるようにする。
【０２０２】
この隔壁内部に発光素子の発光層４２を形成する。
【０２０３】
リチウムドープアルミニウムからなる発光素子の第４電極４３をリチウムドープアルミニウムを蒸着源に用いて真空蒸着法により形成し、発光素子４０を得る。第４電極４３は駆動トランジスタのドレイン電極２２と接続している。
【０２０４】
平面視した場合、発光素子の第３電極４１と第４電極４３の対向する領域は、保持容量の第１電極３１と第３電極４１の対向する領域に含まれる。
【０２０５】
（駆動形態）
図１５は、本実施例により得られた発光装置の等価回路を示す回路図である。
【０２０６】
駆動トランジスタのソース電極２１及び保持容量の第２電極３３をともに接地し、発光素子の第３電極４１を正のＤＣ電源ＶDDに接続しておく。スイッチトランジスタのドレイン電極２２ａに信号電圧Ｖsigを印加しておく。
【０２０７】
スイッチトランジスタのゲート電極２３ａに、正のパルス状電圧Ｖselを印加すると、保持容量の第１電極３１に電位Ｖsigが書き込まれ、駆動トランジスタのゲート電極２３の電位を保持する。
【０２０８】
その結果、ゲート電極２３ａへのパルス電圧がオフになった後も、Ｖsigの大きさに応じた輝度の発光を維持する。
【０２０９】
（利点）
実施例２に記した利点を全て有する。
【０２１０】
保持容量の第２電極と層間膜を形成する必要がないので、実施例２より少ないプロセス数で発光装置が実現できる。
【０２１１】
（実施例４）
図１６は、本発明を適用できる別な発光装置を示す断面図である。
【０２１２】
本発明に示す本実施例以降の特徴は、トランジスタと保持容量において共通化できる部材を共通化し、一括形成した点である。
【０２１３】
（作製法と構成）
図１７から図１９を用いて、本発明を適用できる発光装置の作製法を説明する。各図の左半分に平面図を、各平面図におけるＡ−Ａ’断面を右半分にそれぞれ示す。
【０２１４】
図１７（ａ）に示すように、基板１０（コーニング社製１７３７）上にＩＴＯスパッタ薄膜を形成しエッチングする。このようにすることにより、駆動トランジスタのゲート電極２３及びスイッチトランジスタのゲート電極２３ａ及び保持容量の第１電極３１をそれぞれ得る。
【０２１５】
これらは単一のスパッタ薄膜から１回のエッチングで同時に得られる。また、駆動トランジスタのゲート電極２３は保持容量の第１電極３１と一体に形成される。
【０２１６】
図１７（ｂ）に示すように、駆動トランジスタのゲート絶縁層、スイッチトランジスタのゲート絶縁層及び保持容量の誘電体層として、ＳｉＯ２からなる共通誘電体層６０をＳｉＯ２ターゲットを用いてスパッタ薄膜により形成する。
【０２１７】
エッチングにより駆動トランジスタのゲート電極２３上の共通誘電体層６０の一部にコンタクトホール６１を設ける。
【０２１８】
図１７（ｃ）に示すように、スパッタ法で形成したＩｎ−Ｇａ−Ｚｎ−Ｏ膜をエッチングすることにより、駆動トランジスタのチャネル層２４とスイッチトランジスタのチャネル層２４ａをそれぞれ得る。
【０２１９】
図１８（ａ）に示すように、スパッタ法で形成したＩＴＯ膜をエッチングする。このようにすることにより、駆動トランジスタのソース電極２１並びにドレイン電極２２、スイッチトランジスタのソース電極２１ａ並びにドレイン電極２２ａ及び保持容量の第２電極３３をそれぞれ得る。
【０２２０】
このときスイッチトランジスタのソース電極２１ａはコンタクトホール６１へ延在しており、スイッチトランジスタと駆動トランジスタの電気的な接続が得られる。
【０２２１】
図１８（ｂ）に示すように、駆動トランジスタのチャネル保護層２６、スイッチトランジスタのチャネル保護層２６ａ及び層間膜５０として、ＳｉＯ２からなる共通誘電体層６２を形成する。その際、ＳｉＯ２ターゲットを用いてスパッタ法により形成する。
【０２２２】
これにより、駆動トランジスタ２０及びスイッチトランジスタ２０ａが得られる。
【０２２３】
エッチングにより駆動トランジスタのドレイン電極２２上の共通誘電体層６２の一部にコンタクトホール６３を設ける。
【０２２４】
図１８（ｃ）に示すように、ＩＴＯからなる発光素子の第３電極４１をＩＴＯターゲットを用いてスパッタ法により形成する。
【０２２５】
図１９（ａ）に示すように、感光性ポリイミドにより隔壁（不図示）を特定の形状に形成し、所望の領域にのみ発光素子の発光層４２が形成されるようにする。
【０２２６】
この隔壁内部に発光素子の発光層４２を形成する。
【０２２７】
図１９（ｂ）に示すように、発光素子の第４電極４３をリチウムドープアルミニウム真空蒸着膜により形成し、発光素子４０を得る。
【０２２８】
第４電極４３はコンタクトホール６３へ延在しており、駆動トランジスタ２０と発光素子４０の接続が得られる。
【０２２９】
平面視した場合、発光素子の第３電極４１と第４電極４３の対向する領域は、保持容量の第１電極３１と第２電極３３の対向する領域に含まれる。
【０２３０】
本実施例により得られる発光装置の等価回路は図８のとおりである。
【０２３１】
（利点）
実施例２に記した利点を全て有する。
【０２３２】
ゲート電極と保持容量の第１電極、ゲート絶縁層と誘電体層、ソース・ドレイン電極と第２電極、チャネル保護層と層間絶縁層とがそれぞれ同一部材であるので、実施例２より大幅に少ないプロセス数で発光装置が実現できる。
【０２３３】
（実施例５）
（作製法と構成）
図２０を用いて、本発明を適用できる発光装置の作製法を説明する。
【０２３４】
基板１０（コーニング社製１７３７）上に、ＩＴＯからなる保持容量の第１電極３１及びＳｉＯ２からなる誘電体層３２を、ＩＴＯターゲット及びＳｉＯ２ターゲットを用いてスパッタ法によりそれぞれ形成する。
【０２３５】
この上にＩＴＯ膜をスパッタ法により形成し、その後エッチングによりパターニングすることにより、トランジスタのゲート電極２３及び保持容量の第２電極３３をそれぞれ得る。ゲート絶縁膜２３は第１電極３１と断面図外で接続されている。
【０２３６】
トランジスタのゲート絶縁層及び保持容量と発光素子を隔てる層間膜として、ＳｉＯ２からなる共通誘電体層６４をＳｉＯ２ターゲットを用いてスパッタ薄膜により形成する。
【０２３７】
この上にＩｎ−Ｇａ−Ｚｎ−Ｏ膜をスパッタ法により形成し、その後エッチングによりパターニングして、トランジスタのチャネル層２４を形成する。
【０２３８】
この上にＩＴＯ膜をＩＴＯターゲットを用いてスパッタ法により形成し、その後エッチングによりパターニングして、トランジスタのソース電極２１並びにドレイン電極２２及び発光素子の第３電極４１を得る。
【０２３９】
トランジスタのチャネル保護層２６をＳｉＯ２スパッタ薄膜により形成する。
【０２４０】
感光性ポリイミドにより隔壁（不図示）を特定の形状に形成し、所望の領域にのみ発光素子の発光層４２が形成されるようにする。
【０２４１】
この隔壁内部に発光素子の発光層４２を形成する。
【０２４２】
リチウムドープアルミニウムからなる発光素子の第４電極４３をリチウムドープアルミニウムを蒸着源として用いて真空蒸着法により形成する。このとき、第４電極４３はトランジスタのドレイン電極２２へ延在しており、トランジスタと発光素子の電気的な接続が得られる。
【０２４３】
平面視した場合、発光素子の第３電極４１と第４電極４３の対向する領域は、保持容量の第１電極３１と第２電極３３の対向する領域に含まれる。
【０２４４】
（利点）
実施例２に記した利点を全て有する。
【０２４５】
ゲート電極と保持容量の第２電極、ゲート絶縁層と層間膜、ソース・ドレイン電極と発光素子の第３電極がそれぞれ同一部材であるので、実施例２より少ないプロセス数で発光装置が実現できる。
【０２４６】
（実施例６）
（作製法と構成）
図２１を用いて、本発明を適用できる発光装置の作製法を説明する。
【０２４７】
基板１０（コーニング社製１７３７）上に、トランジスタのゲート電極２３及びゲート絶縁膜２５をＩＴＯスパッタ薄膜及びＳｉＯ２スパッタ薄膜によりそれぞれ形成する。
【０２４８】
この上に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を、Ｉｎ−Ｇａ−Ｚｎ−Ｏターゲットを用いてスパッタ法により形成し、その後エッチングによりパターニングして、トランジスタのチャネル層２４を形成する。
【０２４９】
この上にＩＴＯスパッタ法により形成し、その後エッチングすることによりパターニングして、トランジスタのソース電極２１並びにドレイン電極２２及び保持容量の第１電極３１をそれぞれ得る。第１電極３１はゲート電極２３と断面図外で接続されている。
【０２５０】
トランジスタのチャネル保護層及び保持容量の誘電体膜として、ＳｉＯ２からなる共通誘電体層６６をＳｉＯ２ターゲットを用いてスパッタ法により形成する。ドレイン電極２２上の共通誘電体層６６の一部にコンタクトホール６７を設ける。
【０２５１】
ＩＴＯからなる保持容量の第２電極３３、ＳｉＯ２からなる層間膜５０及びＩＴＯからなる発光素子の第３電極４１を、ＩＴＯターゲット及びＳｉＯ２ターゲットを用いてスパッタ法によりそれぞれ形成する。
【０２５２】
感光性ポリイミドにより隔壁（不図示）を特定の形状に形成し、所望の領域にのみ発光素子の発光層４２が形成されるようにする。
【０２５３】
この隔壁内部に発光素子の発光層４２を形成する。
【０２５４】
リチウムドープアルミニウムからなる発光素子の第４電極４３をリチウムドープアルミニウム蒸着源を用いて真空蒸着法により形成する。このとき、第４電極４３はコンタクトホール６７へ延在しており、トランジスタのドレイン電極２２との電気的な接続が得られる。
【０２５５】
平面視した場合、発光素子の第３電極４１と第４電極４３の対向する領域は、保持容量の第１電極３１と第２電極３３の対向する領域に含まれる。
【０２５６】
（利点）
実施例２に記した利点を全て有する。
【０２５７】
ソース・ドレイン電極と保持容量の第１電極、チャネル保護層と誘電体層がそれぞれ同一部材であるので、実施例２より少ないプロセス数で発光装置が実現できる。
【０２５８】
（実施例７）
（作製法と構成）
図２２を用いて、本発明を適用できる発光装置の作製法を説明する。
【０２５９】
基板１０上にＩＴＯ膜をＩＴＯターゲットを用いてスパッタ法により形成し、その後エッチングすることによりパターニングして、トランジスタのゲート電極２３及び保持容量の第１電極３１をそれぞれ得る。
【０２６０】
トランジスタのゲート電極２３は保持容量の第１電極３１と断面図外でつながっており、一体である。
【０２６１】
トランジスタのゲート絶縁層及び保持容量の誘電体層として、ＳｉＯ２からなる共通誘電体層６０をＳｉＯ２ターゲットを用いてスパッタ法により形成する。
【０２６２】
この上にＩｎ−Ｇａ−Ｚｎ−Ｏ膜をＩｎ−Ｇａ−Ｚｎ−Ｏターゲットを用いてスパッタ法により形成し、その後エッチングすることによりパターニングして、トランジスタのチャネル層２４を得る。
【０２６３】
この上にＩＴＯ膜をＩＴＯターゲットを用いてスパッタ法により形成し、その後エッチングすることによりパターニングして、トランジスタのソース電極２１並びにドレイン電極２２及び発光素子の第３電極４１をそれぞれ得る。
【０２６４】
第１電極３１、共通誘電体層６０及び第３電極４１により保持容量３０が形成される。
【０２６５】
ＳｉＯ２からなるトランジスタのチャネル保護層２６をＳｉＯ２ターゲットを用いてスパッタ法により形成する。
【０２６６】
これによりトランジスタ２０が得られる。
【０２６７】
感光性ポリイミドにより隔壁（不図示）を特定の形状に形成し、所望の領域にのみ発光素子の発光層４２が形成されるようにする。
【０２６８】
この隔壁内部に発光素子の発光層４２を形成する。
【０２６９】
リチウムドープアルミニウムからなる発光素子の第４電極４３をリチウムドープアルミニウムを蒸着源として真空蒸着法により形成する。このとき、第４電極４３はトランジスタのドレイン電極２２の一部へ延在しており、トランジスタと発光素子の電気的な接続が得られる。
【０２７０】
平面視した場合、発光素子の第３電極４１と第４電極４３の対向する領域は、保持容量の第１電極３１と第３電極４１の対向する領域に含まれる。
【０２７１】
（利点）
実施例３に記した利点を全て有する。
【０２７２】
ゲート電極と保持容量の第１電極、ゲート絶縁層と誘電体層、ソース電極、ドレイン電極及び第２電極がそれぞれ同一部材であるので、実施例３より大幅に少ないプロセス数で発光装置が実現できる。
【０２７３】
（実施例８）
（作製法と構成）
図２３を用いて、本発明を適用できる発光装置の作製法を説明する。
【０２７４】
基板１０（コーニング社製１７３７）上に、ＩＴＯからなる保持容量の第１電極３１及びＳｉＯ２からなる誘電体層３２を、ＩＴＯターゲット及びＳｉＯ２ターゲットを用いてスパッタ法によりそれぞれ形成する。
【０２７５】
この上にＩＴＯ膜をＩＴＯターゲットを用いてスパッタ法により形成し、その後エッチングすることによりパターニングして、トランジスタのゲート電極２３及び発光素子の第３電極４１をそれぞれ得る。ゲート電極２３は第１電極３１と断面図外で接続されている。
【０２７６】
第１電極３１、誘電体層３２及び第３電極４１により保持容量３０が形成される。
【０２７７】
ＳｉＯ２からなるトランジスタのゲート絶縁層２５及びＩｎ−Ｇａ−Ｚｎ−Ｏからなるチャネル層２４を、ＳｉＯ２ターゲット及びＩｎ−Ｇａ−Ｚｎ−Ｏターゲットを用いてスパッタ法によりそれぞれ形成する。
【０２７８】
ＩＴＯからなるトランジスタのソース電極２１及びドレイン電極２２を、ＩＴＯターゲットを用いてスパッタ法により形成する。
【０２７９】
ＳｉＯ２からなるトランジスタのチャネル保護層２６をＳｉＯ２ターゲットを用いてスパッタ法により形成する。
【０２８０】
感光性ポリイミドにより隔壁（不図示）を特定の形状に形成し、所望の領域にのみ発光素子の発光層４２が形成されるようにする。
【０２８１】
この隔壁内部に発光素子の発光層４２を形成する。
【０２８２】
発光素子の第４電極４３をリチウムドープアルミニウム真空蒸着膜により形成する。このとき、第４電極４３はトランジスタのドレイン電極２２へ延在しており、トランジスタと発光素子の電気的な接続が得られる。
【０２８３】
平面視した場合、発光素子の第３電極４１と第４電極４３の対向する領域は、保持容量の第１電極３１と第３電極４１の対向する領域に含まれる。
【０２８４】
（利点）
実施例３に記した利点を全て有する。
【０２８５】
ゲート電極と発光素子の第１電極が同一部材であるので、実施例３より少ないプロセス数で発光装置が実現できる。
【０２８６】
（実施例９）
（作製法と構成）
図２４を用いて、本発明を適用できる発光装置の作製法を説明する。
【０２８７】
基板１０（コーニング社製１７３７）上に、ＩＴＯからなるトランジスタのゲート電極２３及びＳｉＯ２からなるゲート絶縁膜２５を、ＩＴＯターゲット及びＳｉＯ２ターゲットを用いてスパッタ法によりそれぞれ形成する。
【０２８８】
この上にＩｎ−Ｇａ−Ｚｎ−Ｏ膜をＩｎ−Ｇａ−Ｚｎ−Ｏターゲットを用いてスパッタ法によりを形成し、その後エッチングすることによりパターニングして、トランジスタのチャネル層２４を形成する。
【０２８９】
この上にＩＴＯ膜をＩＴＯターゲットを用いてスパッタ法により形成し、その後エッチングすることによりパターニングして、トランジスタのソース電極２１並びにドレイン電極２２及び保持容量の第１電極３１をそれぞれ得る。第１電極３１はゲート電極２３と断面図外で接続されている。
【０２９０】
トランジスタのチャネル保護層及び保持容量の誘電体膜として、ＳｉＯ２からなる共通誘電体層６６をＳｉＯ２ターゲットを用いてスパッタ法により形成する。ドレイン電極２２上の一部の共通誘電体層６６にコンタクトホール６７を設ける。
【０２９１】
発光素子の第１電極４１をＩＴＯスパッタ薄膜により形成する。第１電極３１、共通誘電体層６６及び第３電極４１により保持容量３０が形成される。
【０２９２】
感光性ポリイミドにより隔壁（不図示）を特定の形状に形成し、所望の領域にのみ発光素子の発光層４２が形成されるようにする。
【０２９３】
この隔壁内部に発光素子の発光層４２を形成する。
【０２９４】
発光素子の第４電極４３をリチウムドープアルミニウム真空蒸着膜により形成する。このとき、第４電極４３はコンタクトホール６７へ延在しており、トランジスタのドレイン電極２２との接続が得られる。
【０２９５】
平面視した場合、発光素子の第３電極４１と第４電極４３の対向する領域は、保持容量の第１電極３１と第３電極４１の対向する領域に含まれる。
【０２９６】
（利点）
実施例３に記した利点を全て有する。
【０２９７】
ソース・ドレイン電極と保持容量の第１電極、チャネル保護層と誘電体層がそれぞれ同一部材であるので、実施例３より少ないプロセス数で発光装置が実現できる。
【産業上の利用可能性】
【０２９８】
本発明は、表示装置に利用可能であり、特に、有機電界発光ディスプレイをはじめとする各種フラットパネルディスプレイに幅広く用いられる。
【図面の簡単な説明】
【０２９９】
【図１】ｎチャネルトランジスタを用いたアクティブマトリクス駆動有機電界発光ディスプレイの最も基本的な画素回路図である。
【図２】本発明の第１の実施形態としての発光装置の断面図である。
【図３】本発明の第２の実施形態としての発光装置の断面図である。
【図４】本発明の第３の実施形態としての発光装置の断面図である。
【図５】本発明の実施例１の発光装置の作製方法を示す図である。
【図６】本発明の実施例１の発光装置の作製方法を示す図である。
【図７】本発明の実施例１の発光装置の作製方法を示す図である。
【図８】本発明の実施例１の発光装置の等価回路図である。
【図９】本発明の実施例２の発光装置の作製方法を示す図である。
【図１０】本発明の実施例２の発光装置の作製方法を示す図である。
【図１１】本発明の実施例２の発光装置の作製方法を示す図である。
【図１２】本発明の実施例３の発光装置の作製方法を示す図である。
【図１３】本発明の実施例３の発光装置の作製方法を示す図である。
【図１４】本発明の実施例３の発光装置の作製方法を示す図である。
【図１５】本発明の実施例３の発光装置の等価回路図である。
【図１６】本発明の実施例４の発光装置の断面図である。
【図１７】本発明の実施例４の発光装置の作製方法を示す図である。
【図１８】本発明の実施例４の発光装置の作製方法を示す図である。
【図１９】本発明の実施例４の発光装置の作製方法を示す図である。
【図２０】本発明の実施例５の発光装置の断面図である。
【図２１】本発明の実施例６の発光装置の断面図である。
【図２２】本発明の実施例７の発光装置の断面図である。
【図２３】本発明の実施例８の発光装置の断面図である。
【図２４】本発明の実施例９の発光装置の断面図である。
【符号の説明】
【０３００】
１０  基板
２０  トランジスタ
２１  ソース電極
２２  ドレイン電極
２３  ゲート電極
２４  チャネル層
２５  ゲート絶縁層
３０  保持容量
３１  第１電極
３２  誘電体層
３３  第２電極
４０  発光素子
４１  第３電極
４２  発光層
４３  第４電極
【図１】
2008211184.tif 000003
【図２】
2008211184.tif 000004
【図３】
2008211184.tif 000005
【図４】
2008211184.tif 000006
【図５】
2008211184.tif 000007
【図６】
2008211184.tif 000008
【図７】
2008211184.tif 000009
【図８】
2008211184.tif 000010
【図９】
2008211184.tif 000011
【図１０】
2008211184.tif 000012
【図１１】
2008211184.tif 000013
【図１２】
2008211184.tif 000014
【図１３】
2008211184.tif 000015
【図１４】
2008211184.tif 000016
【図１５】
2008211184.tif 000017
【図１６】
2008211184.tif 000018
【図１７】
2008211184.tif 000019
【図１８】
2008211184.tif 000020
【図１９】
2008211184.tif 000021
【図２０】
2008211184.tif 000022
【図２１】
2008211184.tif 000023
【図２２】
2008211184.tif 000024
【図２３】
2008211184.tif 000025
【図２４】
2008211184.tif 000026