(57)【要約】【課題】周波数拡散された基準クロックを用い、光電変換手段で画像信号を読取るに際し、周波数拡散クロックを制御し放射ノイズレベルを低減させ、かつ周波数拡散クロックの副作用として画像に現れる画質の低下を防止する。【解決手段】原稿の光像をアナログ信号に変換するＣＣＤ３０３、Ａ／Ｄ変換回路３０４などを同期させるタイミング信号をタイミング生成回路３０６で生成する。クロックジェネレータ３２１からタイミング生成回路３０６に入力する基準クロックは周波数拡散回路３２２でスペクトラム拡散変調する。さらに、周波数拡散回路３２２の変調周期Ｍ以内で、ＣＣＤ３０３の主走査ライン同期を毎ラインごとに変動させる。主走査ライン同期の変動制御は、主走査ライン同期信号のタイミング、パルス幅、ＣＣＤ３３の駆動クロックの開始タイミングなどを変動させることにより行なう。【選択図】図３
2008211700.tif 000002
【特許請求の範囲】
【請求項１】
原稿を照明する光源と、
前記光源の照明により得られた原稿の光像をアナログ信号に変換する光電変換手段と、
前記光電変換手段から出力されたアナログ信号をデジタル信号に変換するＡ／Ｄ変換手段と、
前記Ａ／Ｄ変換手段および光電変換手段を動作させるタイミング信号を生成するタイミング信号生成手段と、
前記タイミング信号を生成するための基準クロック発生手段と、
前記基準クロック発生手段から前記タイミング信号生成手段に入力される基準クロックを周波数変調するためのスペクトラム拡散手段とを有し、
前記スペクトラム拡散手段の変調周期以内で、前記光電変換手段の主走査ライン同期を毎ラインごとに変動させることを特徴とする画像読取装置。
【請求項２】
主走査の画像読取開始タイミングとは独立して、一定周期で、前記光電変換手段と前記原稿の相対移動を行なうための駆動源としてのステッピングモータを駆動するモータ駆動基準タイミング信号、および前記光源の点灯タイミングを決定する光源点灯タイミング信号を生成することを特徴とする請求項１に記載の画像読取装置。  
【請求項３】
前記光電変換手段の主走査ライン同期を毎ラインごとに変動させるため、前記光電変換手段の１ライン分の電荷移送ゲートクロックパルス幅を変動させることを特徴とする請求項１に記載の画像読取装置。
【請求項４】
前記光電変換手段の主走査ライン同期を毎ラインごとに変動させるため、電荷転送シフトレジスタ駆動パルスの開始タイミングを変動させることを特徴とする請求項１に記載の画像読取装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周波数拡散された基準クロックを用い、ＣＣＤ等のラインイメージセンサにより読み取られた画像信号を読取る画像読取装置に関するものである。
【背景技術】
【０００２】
画像読取装置において用いられている読取機構として、光源により照明された原稿からの反射光を一次元の光電変換手段に結像し、このような結像系を副走査方向に走査するか、あるいは光源と光電変換手段を固定して、原稿を搬送させる構成がある。
【０００３】
画像読取デバイスとしてはＣＭＯＳセンサやＣＣＤセンサなどが用いられており、光源のＯＮ／ＯＦＦで電荷の蓄積時間を制御できるものと、光電変換開始信号の間隔を点灯時間として利用するものがある。また、光源としてＬＥＤを用いたり、読取デバイスに電子シャッターと呼ばれる光を一定時間のみ蓄積させる機能がついた読取デバイスとして使用する場合には、デジタル的に電荷蓄積時間を制御することもできる。
【０００４】
また、画像読取装置においては、読取デバイスの駆動制御、読取った画像データの取り込みなど各種の画像処理を行う論理回路やＣＰＵ、画像メモリなどが搭載された基板と、原稿を走査する読取りセンサを搭載する基板は別基板として構成される。これら２つの基板間は、通常、ＦＦＣ（Ｆｌｅｘｉｂｌｅ  ｆｌａｔ  ｃａｂｌｅ）やハーネスなどで接続される構成をとる。読取センサを駆動するためには数本の駆動信号を必要とし、これらの信号はケーブルを通して読取センサに供給される。
【０００５】
このような構成では、読取センサを搭載した基板やケーブル等からの電磁界放射が避けられず、また、読取速度を高速にすればするほど駆動信号の周波数も高くなり、今後ますます電磁界放射は大きくなる傾向にある。
【０００６】
上記のような同期クロックを使用するデジタル回路が発生する電磁界放射の対策として、デジタル回路の基準クロックの後段に拡散スペクトラムクロック生成回路を挿入する方法が広く知られている（たとえば下記の特許文献１および２）。拡散スペクトラムクロック生成回路は、ＳＳＣＧ（Ｓｐｅｃｔｒｕｍ  Ｓｐｒｅｄ  Ｃｌｏｃｋ  Ｇｅｎｅｒａｔｏｒ）などとも表記される。デジタル回路が発生させるＥＭＩは基準クロックの逓倍の高調波であることが多く、ＳＳＣＧによって基準クロックの周波数を変調することにより高調波成分の電磁界放射のピークの周波数分布を広げることでピークのレベルを下げることができる。
【特許文献１】特開２０００−１３８８０５号公報
【特許文献２】特開２００２−２８１２５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、ＣＣＤのようにデバイスのデジタル回路の駆動信号で生成されたアナログの画像信号をデジタル回路でサンプリングして画像データとして処理する場合、上記のようにデジタル回路の基準クロックに変調を行うと問題が生じることがある。たとえば、デジタル回路で一定に決めたはずのデバイス駆動タイミングやアナログ信号のサンプリングタイミングにも当然変調が行われ、本来の動作タイミングから微妙なずれが発生してしまう。
【０００８】
図１のように基準クロック周期が長い時（１０１）と短い時（１０２）では、アナログ信号（１００）のサンプリングタイミングに微妙なずれが生じる。これにより、例えば１ラインについて同じ色の原稿を読み取った場合でも、図２のように、アナログ信号のサンプリング位置のずれにより、基準クロックの変調による色のムラが発生することがある。これは、サンプリング位置のずれにより生じる色ムラの周期と１ライン読取周期に依存して発生し、観察者には、画像に本来含まれていない擬似的な縞として知覚される。図２の符号２０１の直線は、観察者に知覚される縞の方向を示している。
【０００９】
そこで、従来より、上記のような画像データに含まれるノイズへの対応策として、主走査の同期信号周期とＳＳＣＧの周波数拡散の周期を同期させ、主走査の基準点から一定の位置にＳＳＣＧ変調周期を発生させる構成が提案されている（特許文献１、２）。この構成は、画像に現れるノイズのばらつきを一定にして、ノイズを見かけ上低減することを意図したものである。
【００１０】
特に、上記の特許文献１では、主走査同期信号とＳＳＣＧ変調周期の位相を合わせる手段として、ＳＳＣＧに毎ラインごとにリセットを入れる方法をとっている。しかし、リセット後にＳＳＣＧの出力が同じ位相で安定する保証はなく、またＳＳＣＧをＣＣＤ駆動以外のデジタル回路と共用していた場合にリセット中は他のデジタル回路にもリセットが入り動作ができなくなってしまう問題がある。
【００１１】
また、上記の特許文献２ではＳＳＣＧが自身の変調周期を他の回路に知らせるための信号を出力する必要があり、この構成を実現するためには専用のＳＳＣＧが必要であり、高コストとなる、またデジタル回路構成の難易度が高くなる、といった問題がある。
【００１２】
また、ＳＳＣＧがアナログ回路で構成される場合、量産ばらつきや温度特性等により周波数変調周期自体が一定に保証されない場合が多い。このため、ＳＳＣＧの特性によっては主走査同期信号とＳＳＣＧ変調周期の位相や周期を安定して制御すること自体が困難になることが考えられる。
【００１３】
本発明の課題は、上述の問題を解決し、周波数拡散された基準クロックを用い、光電変換手段により読み取られた画像信号を読取るに際し、周波数拡散クロックを制御し放射ノイズレベルを低減させ、かつ周波数拡散クロックの副作用として画像に現れる画質の低下を防止することにある。
【課題を解決するための手段】
【００１４】
上記課題を解決するため、本発明においては、原稿を照明する光源と、前記光源の照明により得られた原稿の光像をアナログ信号に変換する光電変換手段と、前記光電変換手段から出力されたアナログ信号をデジタル信号に変換するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段および光電変換手段を動作させるタイミング信号を生成するタイミング信号生成手段と、前記タイミング信号を生成するための基準クロック発生手段と、前記基準クロック発生手段から前記タイミング信号生成手段に入力される基準クロックを周波数変調するためのスペクトラム拡散手段とを有し、前記スペクトラム拡散手段の変調周期以内で、前記光電変換手段の主走査ライン同期を毎ラインごとに変動させる手段とを有する構成を採用した。
【発明の効果】
【００１５】
上記構成によれば、光電変換手段の駆動信号、あるいはさらにアナログ信号サンプリング回路の基準クロックをスペクトラム拡散変調する場合でも、光電変換手段の主走査ライン同期を毎ラインごとに変動させることにより、主走査ライン同期と基準クロックの変調周期ないし位相の関係に不規則なずれを与え、これにより観察者に知覚される変調周期に依存したノイズ成分を目立たなくすることができ、実質的に画像の品質を向上させることができる、という優れた効果がある。
【発明を実施するための最良の形態】
【００１６】
以下、本発明を実施するための最良の形態の一例として、周波数拡散された基準クロックを用い、ＣＣＤ等の光電変換手段により読み取られた画像信号を、取り込み処理する画像読取装置に関する実施例を示す。
【実施例】
【００１７】
図３は、本発明を採用した画像読取装置のシステム構成を示している。
【００１８】
図３の画像読取装置は、ステッピングモータ３０１、およびこのモータの駆動信号を発生するモータ駆動回路３０２、およびモータ制御回路３１０を含む。
【００１９】
このうち、ステッピングモータ３０１は、画像読取ユニットを構成する光電変換手段としてのＣＣＤ（またはＣＭＯＳセンサ）３０３と、原稿との相対移動を行なうためのものである。特にフラットベッド型スキャナのような構成では、ＣＣＤ３０３は１次元光センサ（ラインセンサ）として構成され、原稿ガラスなどの下部で原稿に沿って走査される。ＣＣＤ３０３は、光源の照明により得られた原稿の光像に対応した信号を入力する。
【００２０】
図７はＣＣＤ３０３からＡ／Ｄ変換回路３０４までの信号の流れを説明する図である。ＣＣＤ３０３から出力されたアナログ信号は、ＡＭＰ３１１を介してＡ／Ｄ変換回路３０４へ送られる。
【００２１】
ＣＣＤ３０３には、ダイオードアレイ（光電変換素子）３０３ａ、シフトレジスタ（電荷転送シフトレジスタ）３０３ｂ、出力部３０３ｃを備えている。ダイオードアレイ３０３ａには、フォトダイオードと電荷蓄積部を備えている。
【００２２】
ダイオードアレイ３０３ａからシフトレジスタ３０３ｂへの転送は、後述する電荷移送ゲートパルス（電荷移送ゲートクロックパルス）に同期して行われる。ダイオードアレイ３０３ａは１ライン分の電荷を蓄積しており、１回の電荷移送ゲートパルスで一度にシフトレジスタ３０３ｂへ転送するのである（例えば、パラレル形式転送される）。その後、シフトレジスタ３０３ｂは、後述するＣＣＤ駆動クロック信号４２に同期してデータを出力部３０３ｃへシリアル形式で転送する。
【００２３】
ＣＣＤ３０３が読取った画像信号はＡ／Ｄ変換回路３０４（Ａ／Ｄ変換手段）でアナログ信号からデジタル信号に変換され、画像処理回路３０５に入力される。画像処理回路３０５は、たとえば、外部のコンピュータなどのホスト装置に送信できるフォーマットに画像データを変換する、などの画像処理を行う。
【００２４】
ＣＣＤ３０３を駆動するタイミング信号、Ａ／Ｄ変換回路３０４に対して入力されるタイミング信号、モータ制御回路３１０に入出力される基準タイミング信号は、タイミング生成回路３０６（タイミング信号生成手段）により発生される。
【００２５】
タイミング生成回路３０６は、クロックジェネレータ３２１（基準クロック発生手段）が発生する基準クロックに同期して上記の各タイミング信号を生成する。本実施例においては、放射ノイズレベルを低減させるためにクロックジェネレータ３２１が出力する基準クロックは、所定のノイズ低減特性が得られるよう周波数拡散回路３２２（スペクトラム拡散手段）により周波数変調される。
【００２６】
タイミング生成回路３０６からＡ／Ｄ変換回路３０４、ＣＣＤ３０３、及びモータ制御回路３１０に入力される各タイミング信号は、より具体的には図４〜図６の主走査ライン同期信号４１、ＣＣＤ駆動クロック４２、モータ駆動タイミング信号４４にそれぞれ相当する。
【００２７】
また、不図示の原稿照明用の光源の点灯タイミングを制御する光源点灯タイミング信号４３も、タイミング生成回路３０６により生成される。
【００２８】
図４〜図６に示した制御については、後でより詳細に説明する。
【００２９】
ＣＣＤ３０３の読取動作は、ステッピングモータ３０１を駆動源として行なわれる原稿とＣＣＤ３０３の相対移動に同期して行なわれる。このＣＣＤ３０３の読取動作は、タイミング生成回路３０６を介して発生される上記の各タイミング信号をＣＰＵ３０７が制御することにより進められる。
【００３０】
ＣＰＵ３０７は汎用のマイクロプロセッサなどから構成され、ＲＯＭ３０８に格納された制御プログラムに従って上記の読取動作を制御する。その際、ＣＰＵ３０７は、ＲＡＭ３０９をワークエリアとして利用する。
【００３１】
上記構成において、読取開始指令が発生すると、ＣＰＵ３０７は読取開始の命令をタイミング生成回路３０６を介して各部に送信する。読取開始指令は、例えばユーザが不図示の操作部のキースイッチを押下するなどの操作に応じて発生される。
【００３２】
これに応じて、モータ制御回路３１０は所定の速度テーブルを元にステッピングモータ３０１を加速し、その後、定速領域に移行させる。
【００３３】
センサの走査速度が定速領域に移動した後、所定の読取開始位置にセンサが移動すると、ＣＰＵ３０７はタイミング生成回路３０６に読取走査制御を行なわせる。
【００３４】
ＣＰＵ３０７の指令に応じて、タイミング生成回路３０６はＣＣＤ３０３、およびＡ／Ｄ変換回路３０４に対して出力する各タイミング信号（図４〜図６の４２、４１）を生成する。
【００３５】
この際、１主走査ごとに、主走査ライン同期信号（図４〜図６の４１）、モータ駆動基準タイミング信号（同４４）が発生され、主走査同期がとられる。ＣＣＤ３０３からの電荷叩き出し（出力）は、ＣＣＤ駆動クロック信号（同４２）に同期して行なわれる。また、照明用の光源も原稿走査に同期して点灯制御される（同４３）。
【００３６】
これらの各クロックの元になっている基準クロックは、上述のように周波数拡散回路３２２により周波数拡散されており、これにより放射ノイズレベルを低減させることができる。なお、周波数拡散回路３２２が行う周波数拡散の変調周期は、図４〜図６において符号Ｍで示してある。
【００３７】
以上のようにして、ＣＣＤ３０３で光電変換されたアナログ画像信号はＡ／Ｄ変換回路３０４を介してデジタル画像データとして取り込まれ、読取終了位置にセンサが移動すると画像の取り込みを停止する。
【００３８】
その後、モータ制御回路３１０はステッピングモータ３０１を減速させ、一旦停止後にセンサの初期位置までバックさせ、画像読取の一連の処理が終了する。
【００３９】
画像読取り中のステッピングモータ３０１の駆動タイミングは、読取デバイス用に設計されたタイミング生成回路３０６で生成され、副走査方向の読取位置は、ばらつくことなく均質な画像を読み取ることが可能である。
【００４０】
Ａ／Ｄ変換回路３０４でデジタル化されたデジタル画像信号は画像処理回路３０５に入力される。画像処理回路３０５で所定の画像処理を施された後にＳＤＲＡＭ等のメモリに保存されるか、ＵＳＢなどの各種入出力インターフェースを介して外部のＰＣなどのホスト装置に送信される。
【００４１】
以上が画素読取動作の概要であるが、本実施例では周波数拡散クロックを制御し放射ノイズレベルを低減させるとともに、従来技術で問題となっていた周波数拡散クロックの副作用として画像に現れる画質の低下を防止する。このために、本実施例では、図４〜図６に示した制御のいずれかを行なう。
【００４２】
例えば、図４に示すようにＣＣＤ３０３の画素読取タイミングを決定する主走査ライン同期信号４１の周期を毎ラインごとに変動させ、主走査ライン同期信号４１と基準クロックの変調周期Ｍないし位相の関係に不規則なずれを与える制御を行なう。
【００４３】
図４は、主走査の先頭で発生される主走査ライン同期信号４１を各ラインごとに変化させた場合の各画像読取制御信号のタイミングチャートを示している。図４では、毎ラインごとに主走査ライン同期信号４１の周期を変化させるため、ある１ラインの主走査ライン同期信号４１の周期をＴ１とすると、次の周期ではＴ１＋ΔＴとなり、同様にその後の周期はＴ１＋ΔＴ′となるよう制御している。このように、予め定めた周期内で主走査ライン同期信号４１の周期を変更する。
【００４４】
この制御は、主走査ライン同期信号４１と基準クロックの変調周期の位相の関係に不規則なずれを与えることが目的であるので、主走査ライン同期信号４１の周期の変化量ΔＴ、ΔＴ′…は基準クロックの変調周期以下の長さとなるように設定すればよい。また、毎回の変化量は、たとえば後で例示するような方法を用いてランダムに変化させる。
【００４５】
正確には、モータの駆動タイミング、光源点灯タイミング、ＣＣＤの電荷蓄積時間等は、主走査ライン同期信号４１の周期に加えた変動分によって変化するが、基準クロック変調周期以下での変動であれば微小であるため影響は少ない。これらモータの駆動タイミング、光源点灯タイミング、ＣＣＤの電荷蓄積時間等に対する影響は、基準クロックの変調周期の短いＳＳＣＧを使用することでより小さくすることができる。
【００４６】
図４のような制御により、主走査同期信号の周期と基準クロック変調周期の位相の間の規則性を崩すことができる。これにより、１ライン分の画像データの中で基準クロック変調周期に依存した画像の微小なムラが発生するとしても、観察者が副走査方向を含めた画像全体として見た場合に知覚されるムラは目立たなくなる。
【００４７】
また、図５に示すように主走査ライン同期信号４１のパルス幅Ｈ１を毎ラインごとに変動させる。すなわち、ダイオードアレイ３０３ａからシフトレジスタ３０３ｂへの転送のタイミング信号である電荷移送ゲートパルスのパルス幅（ハイレベル状態の期間）を変動させる。このように、電荷移送ゲートパルスについて、予め定めた期間内でパルス幅を変更する制御を行う。
【００４８】
図５では、主走査ライン同期信号４１が電荷移送ゲートクロックパルスを兼用する構成である。すなわち、各ラインにおいて、主走査ライン同期信号４１がＣＣＤ駆動クロック４２の開始タイミングを決定するようになっている。しかしながら、主走査ライン同期信号４１から電荷移送ゲートクロックパルスを別途生成してもよい。
【００４９】
図５では、主走査ライン同期信号のパルス幅Ｈ１を毎ラインごとに変動させて電荷移送ゲートクロックパルスのパルス幅を変動させることにより、主走査ライン同期を毎ラインごとに変化させる制御を行なっている。
【００５０】
図５では、主走査ライン同期信号のパルス幅Ｈ１を毎ラインごとに変動させており、これにより、ＣＣＤ駆動クロック４２の開始時間Ｔ２、Ｔ３が毎ラインごとに変動し、ＣＣＤから出力されるアナログ画像信号の出力タイミングも同期して同じ分だけずれる。
【００５１】
図５においても、１ライン分の画像データの中で基準クロック変調周期に依存した画像の微小なムラが発生する。しかしながら、上記の制御により主走査同期信号の周期と基準クロック変調周期の位相の関係に規則性がなくなるため、観察者が副走査方向を含めた画像全体として見た場合に知覚されるムラを目立たなくすることができる。
【００５２】
なお、図５において、モータ駆動基準タイミング信号４４は主走査ライン同期信号４１の立ち上がりエッジに同期して生成され、毎ラインごとに一定に設定している。光源点灯タイミング信号４３も主走査ライン同期信号４１の立ち上がりエッジを基準にして一定時間Ｔ４後に開始されるため、毎ラインごとに同じタイミングで動作する。このため、主走査同期信号の周期と基準クロック変調周期の位相を変化させつつ、モータや光源は常に一定のタイミングで駆動することが可能である。
【００５３】
また、図６に示すように、ＣＣＤ駆動クロック４２の開始タイミングを変動させることにより、主走査ライン同期を毎ラインごとに変化させる制御を行ってもよい。すなわち、シフトレジスタ３０３ｂの動作開始のタイミングを変更する制御を行ってもよい。
【００５４】
図６はＣＣＤ駆動クロック信号４２の開始タイミングを変動させることにより、主走査ライン同期を毎ラインごとに変化させた場合の各画像読取制御信号のタイミングチャートを示している。
【００５５】
なお、図６においても主走査ライン同期信号４１は電荷移送ゲートクロックパルスを兼用する構成としたが、主走査ライン同期信号４１から電荷移送ゲートクロックパルスを別途生成してもよい。
【００５６】
図６において、ＣＣＤ駆動クロック４２の開始時間Ｔ２を毎ラインごとに変動させており、これによりＣＣＤから出力されるアナログ画像信号の出力タイミングも同期して同じ分だけずれる。
【００５７】
図６においても、１ライン分の画像データの中で基準クロック変調周期に依存した画像の微小なムラが発生する。しかしながら、上記の制御により主走査同期信号の周期と基準クロック変調周期の位相に規則性がなくなるため、観察者が副走査方向を含めた画像全体として見た場合に知覚されるムラを目立たなくすることができる。
【００５８】
また、図６においても、モータ駆動基準タイミング信号４４は主走査ライン同期信号４１の立ち上がりエッジに同期してつくられ、毎ラインごとに一定に設定している。光源点灯タイミングも主走査ライン同期信号４１の立ち上がりエッジを基準にして一定時間Ｔ４後に開始されるため、毎ラインごとに同じタイミングで動作する。これにより、主走査同期信号の周期と基準クロック変調周期の位相を変化させつつ、モータや光源は常に一定のタイミングで駆動することが可能である。また主走査ライン同期信号４１の周期とパルス幅を一定としているので、光源のＯＮ／ＯＦＦ機能がない光電変換手段であっても電荷蓄積時間を一定に保つことができる。
【００５９】
図４〜図６に示した制御を行うことにより、主走査同期信号の周期と基準クロック変調周期の位相の間の規則性を崩すことができる。これにより、１ライン分の画像データの中で基準クロック変調周期に依存した画像の微小なムラが発生するとしても、観察者が副走査方向を含めた画像全体として見た場合に知覚されるムラは目立たなくなり、読取画像の画質を向上させることができる。
【００６０】
以上に示した主走査ライン同期を毎ラインごとに変動させるためには、例えば、ＣＰＵ３０７が各ラインについてタイミング生成回路３０６を制御して主走査ライン同期信号のタイミング（図４）、主走査ライン同期信号のパルス幅（図５）、ＣＣＤ駆動クロック４２の開始タイミング（図６）を変動させるよう構成すればよい。
【００６１】
なお、本発明の画像読取装置において、主走査ライン同期を全ての走査ラインにおいて違ったランダムに変動させる必要はない。例えば、１００ライン分程度のランダムなデータを変動値としてメモリ（ＲＯＭ３０８など）に保持し、ＣＰＵ３０７が順次これを読み出し、１００ラインごとに同じ値を使って毎ラインの主走査ライン同期を変動させるような構成にしても良い。また、副走査方向の解像度によって、数ラインを１単位としてライン同期信号を変動させるような構成にしても良い。
【図面の簡単な説明】
【００６２】
【図１】スペクトラム拡散クロックによるアナログ画像信号サンプリングタイミングのずれを示した説明図である。
【図２】スペクトラム拡散クロックによるアナログ画像信号サンプリングタイミングのずれによるノイズ縞を示した説明図である。
【図３】本発明を採用した画像読取装置のシステム構成を示したブロック図である。
【図４】図３の画像読取装置における画像読取制御の様子を示したタイミングチャートである。
【図５】図３の画像読取装置における異なる画像読取制御の様子を示したタイミングチャートである。
【図６】図３の画像読取装置におけるさらに異なる画像読取制御の様子を示したタイミングチャートである。
【図７】ＣＣＤセンサからＡ／Ｄ変換回路までの信号の流れを説明する図である。
【符号の説明】
【００６３】
３０１  ステッピングモータ
３０２  モータ駆動回路
３０３  ＣＣＤ
３０４  Ａ／Ｄ変換回路
３０５  画像処理回路
３０６  タイミング生成回路
３０７  ＣＰＵ
３１０  モータ制御回路
３２１  クロックジェネレータ
３２２  周波数拡散回路
【図１】
2008211700.tif 000003
【図２】
2008211700.tif 000004
【図３】
2008211700.tif 000005
【図４】
2008211700.tif 000006
【図５】
2008211700.tif 000007
【図６】
2008211700.tif 000008
【図７】
2008211700.tif 000009