(57)【要約】【課題】液晶装置等の電気光学装置において、基板表面の平坦性を高める。【解決手段】電気光学装置は、基板上に、非開口領域（Ｒ２）に設けられると共に下側電極（７１）、誘電体膜（７５）及び上側電極（３０１）が積層されてなり、下側電極は、上側電極と重なる下側電極本体部（７１ａ）と、この下側電極本体部の一部（７１ａ１）から上側電極と重ならないように延設された下側電極延設部（７１ｂ）とを有する蓄積容量（７０）と、下側電極の下地面（４１ｓ）よりも上層側であって上側電極よりも下層側に配置され、下側電極本体部と下側電極延設部との境界（Ｂｄ）を含む領域に、下側電極本体部の他部（７１ａ２）に重ならないように形成されたスペーサ絶縁膜（４９）とを備える。更に、開口領域（Ｒ１）に設けられ、スペーサ絶縁膜と同一膜からなるダミーパターン（９１０）を備える。【選択図】図７
2008203394.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、
複数の画素電極と、
該画素電極毎の開口領域を互いに隔てる非開口領域に設けられており、前記画素電極に電気的に接続されたトランジスタと、
前記画素電極よりも少なくとも一の層間絶縁膜を介して下層側に配置され、前記非開口領域に設けられると共に下側電極、誘電体膜及び上側電極が順に積層されてなり、前記下側電極は、前記基板上で平面的に見て前記上側電極と重なる下側電極本体部と、該下側電極本体部の一部から前記上側電極と重ならないように延設された下側電極延設部とを有する蓄積容量と、
前記下側電極の下地面よりも上層側であって前記上側電極よりも下層側に配置され、前記基板上で平面的に見て、前記下側電極本体部と前記下側電極延設部との境界を含む領域に、前記下側電極本体部における前記一部を除く他部に重ならないように形成されたスペーサ絶縁膜と、
前記開口領域に設けられており、前記スペーサ絶縁膜と同一膜からなる第１のダミーパターンと
を備えたことを特徴とする電気光学装置。
【請求項２】
前記少なくとも一の層間絶縁膜のうち少なくともいずれかは、平坦化処理が施されていることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記少なくとも一の層間絶縁膜として、前記上側電極上に配置された第１層間絶縁膜を備え、
前記上側電極は、前記下側電極本体部に重なる上側電極本体部と、該上側電極本体部から前記下側電極と重ならないように前記下地面上に延設された上側電極延設部とを有しており、
前記第１のダミーパターンの縁部分のうち前記上側電極延設部に面する部分と前記上側電極延設部との間隔は、前記第１層間絶縁膜の膜厚の値に前記第１層間絶縁膜のカバレッジ率を乗じた値の２倍よりも小さい
ことを特徴とする請求項１又は２に記載の電気光学装置。
【請求項４】
前記第１層間絶縁膜上に配置された導電膜からなる第１配線を備え、
前記間隔は、前記第１配線の膜厚の値に前記第１配線のカバレッジ率を乗じた値の２倍よりも大きい
ことを特徴とする請求項３に記載の電気光学装置。
【請求項５】
前記基板上における前記複数の画素電極が設けられた画素領域の周辺に位置する周辺領域に設けられており、前記複数の画素電極を駆動するための周辺回路部を備えたことを特徴とする請求項１から４のいずれか一項に記載の電気光学装置。
【請求項６】
前記周辺領域に、前記スペーサ絶縁膜と同一膜からなる第２のダミーパターンを備えたことを特徴とする請求項５に記載の電気光学装置。
【請求項７】
請求項１から６のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
【請求項８】
基板上に、複数の画素電極と、トランジスタと、蓄積容量とを備えた電気光学装置を製造する電気光学装置の製造方法であって、
前記画素電極毎の開口領域を互いに隔てる非開口領域にトランジスタを形成する工程と、
前記非開口領域に、前記蓄積容量を、下側電極、誘電体膜及び上側電極が順に積層されてなるように、形成する工程と、
前記蓄積容量よりも少なくとも一の層間絶縁膜を介して上層側に、前記画素電極を前記トランジスタに電気的に接続されるように形成する工程と
を備え、
前記蓄積容量を形成する工程は、
下側電極を、前記基板上で平面的に見て前記上側電極と重なる下側電極本体部と、該下側電極本体部の一部から前記上側電極と重ならないように延設された下側電極延設部とを有するように、形成する工程と、
前記下側電極の下地面よりも上層側であって前記上側電極よりも下層側に、前記基板上で平面的に見て、前記下側電極本体部と前記下側電極延設部との境界を含む領域に、前記下側電極本体部における前記一部を除く他部に重ならないように、スペーサ絶縁膜を形成し、且つ、前記スペーサ絶縁膜と同一膜からダミーパターンを、前記開口領域に形成する工程と
を含むことを特徴とする電気光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置及びその製造方法、並びに例えば液晶プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置では、例えば、一対の基板間に液晶等の電気光学物質が封入される。一対の基板のうち素子基板上の表示領域に、画素電極、該画素電極の選択的な駆動を行うための走査線、データ線、及び画素スイッチング用素子としてのＴＦＴ（Thin Film Transistor）が層間絶縁膜を介して積層構造として作り込まれ、アクティブマトリクス駆動可能に構成される。更に、素子基板上の表示領域の周囲の周辺領域には、走査線駆動回路、データ線駆動回路等の各種回路や画像信号線等の各種配線が積層構造として作り込まれる。また、高コントラスト化等を目的として、ＴＦＴと画素電極との間に蓄積容量が設けられることが一般的である。このような蓄積容量は、各画素の非開口領域内に走査線やデータ線、トランジスタ等と共に構築される。
【０００３】
このような蓄積容量に関して、例えば特許文献１では、下側電極の端面と上側電極の端面との層間距離をスペーサ絶縁膜によって増大させることで、上下電極の端面間に意図しない電流リーク（以下、適宜「端面リーク」と呼ぶ）が生じるのを防止する技術が開示されている。
【０００４】
また、電気光学物質の配向状態に乱れが生じてしまう可能性を低減するために、上述した積層構造に起因して素子基板の表面に生じる凹凸に対し、化学的研磨処理（Chemical Mechanical Polishing：ＣＭＰ）等の平坦化処理が施されることが多い。
【０００５】
【特許文献１】特開２００６−２７６１１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述したスペーサ絶縁膜が、例えば、非開口領域に形成された蓄積容量毎に設けられ、開口領域に設けられない場合には、スペーサ絶縁膜の膜厚分だけ、非開口領域と開口領域との間における素子基板上の段差が増大してしまうため、素子基板の表面を均一に平坦化することが困難になってしまうという技術的問題点がある。
【０００７】
本発明は、例えば上述した問題点に鑑みなされたものであり、基板表面の平坦性を高めることができ、高品位な画像表示の可能な電気光学装置及びその製造方法、並びに該電気光学装置を備えた電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００８】
本発明の電気光学装置は上記課題を解決するために、基板上に、複数の画素電極と、該画素電極毎の開口領域を互いに隔てる非開口領域に設けられており、前記画素電極に電気的に接続されたトランジスタと、前記画素電極よりも少なくとも一の層間絶縁膜を介して下層側に配置され、前記非開口領域に設けられると共に下側電極、誘電体膜及び上側電極が順に積層されてなり、前記下側電極は、前記基板上で平面的に見て前記上側電極と重なる下側電極本体部と、該下側電極本体部の一部から前記上側電極と重ならないように延設された下側電極延設部とを有する蓄積容量と、前記下側電極の下地面よりも上層側であって前記上側電極よりも下層側に配置され、前記基板上で平面的に見て、前記下側電極本体部と前記下側電極延設部との境界を含む領域に、前記下側電極本体部における前記一部を除く他部に重ならないように形成されたスペーサ絶縁膜と、前記開口領域に設けられており、前記スペーサ絶縁膜と同一膜からなる第１のダミーパターンとを備える。
【０００９】
本発明の電気光学装置によれば、その動作時には、例えば走査線に電気的に接続される各画素のトランジスタが選択されて駆動されると、画素電極に対して例えばデータ線から供給されるデータ信号（例えば画像信号）がトランジスタを介して印加されることで、アクティブマトリクス駆動が可能である。この際、蓄積容量によって、画素電極における電位保持特性が向上し、表示の高コントラスト化が可能となる。
【００１０】
ここで、トランジスタ、蓄積容量、及び例えばデータ線、走査線等の各種配線は、基板上で平面的に見て、画素電極毎（即ち画素電極に対応する画素毎）の開口領域（即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域）を互いに隔てる非開口領域内に設けられる。即ち、トランジスタ、蓄積容量、及び各種配線は、表示の妨げとならないように、各画素の開口領域ではなく、非開口領域内に設けられる。
【００１１】
本発明では、蓄積容量に対してスペーサ絶縁膜が設けられる。蓄積容量を構成する下側電極は、基板上で平面的に見て上側電極と重なる下側電極本体部と、該下側電極本体部の一部から上側電極と重ならないように延設された下側電極延設部とを有する。スペーサ絶縁膜は、下側電極の下地面よりも上層側であって上側電極よりも下層側に配置され、基板上で平面的に見て、下側電極本体部と下側電極延設部との境界を含む領域に、下側電極本体部における一部を除く他部に重ならないように形成される。即ち、スペーサ絶縁膜は、典型的には、基板上の積層構造における上側電極及び下側電極間に、下側電極本体部の一部と下側電極延設部とに重なるように（即ち、下側電極本体部と下側電極延設部との境界を含むように）形成される。更に、スペーサ絶縁膜は、下側電極本体部における一部を除く他部に重ならないように形成される。即ち、基板上の積層構造における下側電極本体部の他部と上側電極との間には、誘電体膜は形成されるが、スペーサ絶縁膜は形成されない。つまり、下側電極本体部の他部は、実質的に容量電極として機能する部分である。尚、スペーサ絶縁膜は、基板上の積層構造における上側電極と下側電極との間に形成されればよく、誘電体膜より上層側に配置されてもよいし、誘電体膜より下層側に配置されてもよい。また、基板上の積層構造における上側電極及び下側電極間に形成された部分から下側電極と重ならないように下側電極の下地面上に延設された部分を有していてもよい。
【００１２】
よって、基板上の積層構造における下側電極本体部の一部と上側電極との間には、スペーサ絶縁膜が介在すると共に、上側電極の端面は、下側電極本体部の一部と下側電極延設部との境界においてスペーサ絶縁膜上に配置されることとなる。従って、下側電極本体部の一部と下側電極延設部との境界において、スペーサ絶縁膜の存在によって、スペーサ絶縁膜が存在していない場合と比較して、下側電極の端面と上側電極の端面との層間距離を増大させることが可能となる。これにより、端面リークの発生を阻止する或いは未然防止することができる。ここにいう「層間距離」とは、積層構造における基板に交わる方向或いは垂直方向である積層方向に沿った距離を意味する。更に、下側電極本体部の一部上において、上側電極をエッチング等で切断する際に誘電体膜及び下側電極まで切断してしまうことを、スペーサ絶縁膜の存在によって、防止できる（言い換えれば、スペーサ絶縁膜の存在によって、上側電極の端部をエッチング等によって容易に加工することができる、即ち、上側電極の端部の加工性を向上させることができる）。従って、上側電極の端面と下側電極の端面が層間絶縁膜等を介して近接配置されることによる端面リークの発生を防止できる。
【００１３】
本発明では特に、スペーサ絶縁膜と同一膜からなる第１のダミーパターンが、画素電極毎の開口領域に設けられる。本発明に係る「同一膜」とは、製造工程における同一機会に成膜される膜を意味し、同一種類の膜である。尚、「同一膜からなる」とは、一枚の膜として連続していることまでも要求する趣旨ではなく、基本的に、同一膜のうち相互に分断されている膜部分であれば足りる趣旨である。第１のダミーパターンは、例えば、画素領域にマトリクス状に配列された複数の画素電極の開口領域毎の中央に島状に設けられることで、マトリクス状のパターン形状を有している。
【００１４】
よって、開口領域と非開口領域との間における基板の表面に生じ得る段差を低減できる。即ち、画素電極の開口領域内にスペーサ絶縁膜と同一膜から形成された第１のダミーパターンによって、非開口領域内に設けられるスペーサ絶縁膜の膜厚に起因する基板表面の段差を模擬することができる。言い換えれば、第１のダミーパターンによって、基板上の開口領域及び非開口領域における表面の凹凸を殆ど均一に生じさせることができる。従って、基板の表面（或いは、基板上に積層された画素電極より下層側の層間絶縁膜の表面）に生じた凹凸に対し、ＣＭＰ等の平坦化処理を施すことによって凹凸を除去した後の、基板の表面の平坦性を高めることができる。これにより、例えば、液晶等の電気光学物質の配向状態に乱れが生じてしまう可能性を低減できる。或いは、例えば、第１のダミーパターン及びスペーサ絶縁膜よりも上層側の層間絶縁膜上に形成される配線に断線が生じてしまう可能性を低減できる。
【００１５】
加えて、第１のダミーパターンは、スペーサ絶縁膜と同一膜から形成されるので、基板上における積層構造の複雑化や製造工程の複雑化を殆ど或いは全く招かない。
【００１６】
以上説明したように、本発明の電気光学装置によれば、複数の画素電極の開口領域毎に、スペーサ絶縁膜と同一膜からなる第１のダミーパターンが設けられるので、開口領域と非開口領域との間における基板の表面に生じ得る段差を低減でき、基板の表面の平坦性を高めることができる。
【００１７】
本発明の電気光学装置の一態様では、前記少なくとも一の層間絶縁膜のうち少なくともいずれかは、平坦化処理が施されている。
【００１８】
この態様によれば、蓄積容量の上層側に例えばＣＭＰ等の平坦化処理が施された層間絶縁膜を備える。よって、層間絶縁膜の表面の平滑性を高めつつ、層間絶縁膜の表面を平坦にすることができる。ここで特に、第１のダミーパターンの存在によって、開口領域と非開口領域との間における基板の表面に生じ得る段差が低減されることにより、平坦化処理が施された後の層間絶縁膜の表面の平坦性を高めることができる。
【００１９】
本発明の電気光学装置の他の態様では、前記少なくとも一の層間絶縁膜として、前記上側電極上に配置された第１層間絶縁膜を備え、前記上側電極は、前記下側電極本体部に重なる上側電極本体部と、該上側電極本体部から前記下側電極と重ならないように前記下地面上に延設された上側電極延設部とを有しており、前記第１のダミーパターンの縁部分のうち前記上側電極延設部に面する部分と前記上側電極延設部との間隔は、前記第１層間絶縁膜の膜厚の値に前記第１層間絶縁膜のカバレッジ率を乗じた値の２倍よりも小さい。
【００２０】
この態様によれば、上側電極は、下側電極本体部に重なる上側電極本体部と、上側電極本体部から下側電極と重ならないように下地面上に延設された上側電極延設部とを有する。即ち、上側電極延設部は、下側電極本体部に重なる上側電極本体部から下側電極本体部（より正確には、下側電極本体部の他部）の端面を覆うように、下側電極の下地面上に延設される。よって、下側電極本体部の端面までも利用することにより、容量面積をより大きく確保することが可能となる。従って、蓄積容量のそのものの基板上における配置面積を増大させることなしに、基板上の限られた領域である非開口領域内で容量値を増大させることが可能となる。尚、上側電極延設部は、下部電極の下地面上に、誘電体膜を介して形成される部分を有していてもよいし、該下地面上に直接形成される部分を有していてもよい。
【００２１】
更に、この態様によれば、第１のダミーパターンの縁部分のうち上側電極延設部に面する部分と上側電極延設部との間隔は、第１層間絶縁膜の膜厚の値に第１層間絶縁膜のカバレッジ率を乗じた値の２倍よりも小さい。即ち、（第１のダミーパターンの縁部分のうち上側電極延設部に面する部分と上側電極延設部との間隔）＜（第１層間絶縁膜の膜厚）×(第１層間絶縁膜のカバレッジ率）×２の関係式が成立するように構成される。ここで、本発明に係る「カバレッジ率」とは、膜が物体を覆っている度合いを表し、物体の上面を覆っている部分の膜厚と側面を覆っている膜の膜厚との比率として定義される。即ち、カバレッジ率＝（物体の側面を覆っている部分の膜厚）／（物体の上面を覆っている部分の膜厚）の関係式が成立する。このため、第１のダミーパターンの縁部分のうち上側電極延設部に面する部分と上側電極延設部との距離は、第１層間絶縁膜の膜厚の値に、第１層間絶縁膜のカバレッジ率を乗じた値の２倍よりも小さい。よって、第１のダミーパターンの側面、下側電極の下地面及び上側電極延設部の側面の３つの面によって幅の広い凹部を形成しない。従って、第１のダミーパターンの側面、下側電極の下地面及び上側電極延設部の側面の３つの面によって形成される凹部を、第１層間絶縁膜によって殆ど或いは完全に埋めることができ、第１層間絶縁膜の表面に生じ得る段差を殆ど或いは完全に無くすことができる。言い換えれば、第１層間絶縁膜が、幅の広い凹部を覆うことにより、第１層間絶縁膜の表面に大きな凹部が生じてしまうことを防止できる。
【００２２】
上述した、第１層間絶縁膜を備える態様では、前記第１層間絶縁膜上に配置された導電膜からなる第１配線を備え、前記間隔は、前記第１配線の膜厚の値に前記第１配線のカバレッジ率を乗じた値の２倍よりも大きくなるように構成してもよい。
【００２３】
この場合には、第１層間絶縁膜上には、例えばデータ線、容量線などの第１配線が形成される。更に、第１のダミーパターンの縁部分のうち上側電極延設部に面する部分と上側電極延設部との間隔は、第１配線の膜厚の値に第１配線のカバレッジ率を乗じた値の２倍よりも大きい。即ち、（第１のダミーパターンの縁部分のうち上側電極延設部に面する部分と上側電極延設部との間隔）＞（第１配線の膜厚）×(第１配線のカバレッジ率）×２の関係式が成立するように構成される。このため、第１のダミーパターンの縁部分のうち上側電極延設部に面する部分と上側電極延設部との距離は、第１配線の膜厚の値に、第１配線のカバレッジ率を乗じた値の２倍よりも大きい。よって、第１のダミーパターンの側面、下側電極の下地面及び上側電極延設部の側面の３つの面によって形成される凹部の幅を、第１配線の形成に悪影響を及ぼさない程度に、広くすることができる。即ち、第１層間絶縁膜上に第１配線の前駆膜を形成した後に、該前駆膜に対してエッチングを施すことにより第１配線を形成する際、第１のダミーパターンの側面、下側電極の下地面及び上側電極延設部の側面の３つの面によって形成される凹部に起因して第１層間絶縁膜の表面に生じる凹部内に前駆膜の一部が残ってしまうことを回避できる。尚、第１配線の膜厚は、第１層間絶縁膜の膜厚よりも大きい。
【００２４】
本発明の電気光学装置の他の態様では、前記基板上における前記複数の画素電極が設けられた画素領域の周辺に位置する周辺領域に設けられており、前記複数の画素電極を駆動するための周辺回路部を備える。
【００２５】
この態様によれば、複数の画素電極を駆動するための、例えば走査線駆動回路、データ線駆動回路等の周辺回路や例えば画像信号線、電源線等の周辺配線を含む周辺回路部が、周辺領域に設けられている。周辺回路部は、例えば、トランジスタ、蓄積容量等の画素領域に形成された各種配線或いは電子素子を構成する半導体膜や導電膜と同一膜から形成される。ここで、周辺領域には、画素領域におけるトランジスタ、蓄積容量、データ線或いは走査線等が形成される密度よりも高密度で周辺回路部が形成される。よって、画素領域における開口領域毎に設けられた第１のダミーパターンによって、基板上の凹凸の密度から生ずるうねり或いは段差、即ちグローバル段差を低減できる。よって、例えば、このような積層構造を有する基板と、これに対向する対向基板との間に液晶等の電気光学物質が挟み込まれている場合は、基板表面にグローバル段差が殆どなく、平坦であることから、電気光学物質の配向状態に乱れを生じさせる可能性を低減することができ、より高品位な表示が可能となる。仮にグローバル段差があると、画素領域内における中央寄り領域と周辺寄り領域とでコントラストむらや輝度むらが生じかねないのであるが、本発明によれば、このような現象を低減或いは未然防止できる。
【００２６】
上述した、周辺回路部を備える態様では、前記周辺領域に、前記スペーサ絶縁膜と同一膜からなる第２のダミーパターンを備えてもよい。
【００２７】
この場合には、第２のダミーパターンは、例えば、周辺領域にベタ状に形成される。よって、例えば、周辺領域における周辺回路部の密度が比較的低い場合に、第２のダミーパターンによって、基板表面に生じ得るグローバル段差を低減できる。
【００２８】
本発明の電子機器は上記課題を解決するために、上述した本発明に係る電気光学装置（但し、各種態様を含む）を具備してなる。
【００２９】
本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、高品位の画像を表示可能な、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなど、更には電気光学装置を露光用ヘッドとして用いたプリンタ、コピー、ファクシミリ等の画像形成装置など、各種電子機器を実現できる。また、本発明の電子機器として、例えば、電子ペーパなどの電気泳動装置、電子放出装置（Field Emission
Display及びConduction Electron-Emitter Display）等を実現することも可能である。
【００３０】
本発明の電気光学装置の製造方法は上記課題を解決するために、基板上に、複数の画素電極と、トランジスタと、蓄積容量とを備えた電気光学装置を製造する電気光学装置の製造方法であって、前記画素電極毎の開口領域を互いに隔てる非開口領域にトランジスタを形成する工程と、前記非開口領域に、前記蓄積容量を、下側電極、誘電体膜及び上側電極が順に積層されてなるように、形成する工程と、前記蓄積容量よりも少なくとも一の層間絶縁膜を介して上層側に、前記画素電極を前記トランジスタに電気的に接続されるように形成する工程とを備え、前記蓄積容量を形成する工程は、下側電極を、前記基板上で平面的に見て前記上側電極と重なる下側電極本体部と、該下側電極本体部の一部から前記上側電極と重ならないように延設された下側電極延設部とを有するように、形成する工程と、前記下側電極の下地面よりも上層側であって前記上側電極よりも下層側に、前記基板上で平面的に見て、前記下側電極本体部と前記下側電極延設部との境界を含む領域に、前記下側電極本体部における前記一部を除く他部に重ならないように、スペーサ絶縁膜を形成し、且つ、前記スペーサ絶縁膜と同一膜からダミーパターンを、前記開口領域に形成する工程とを含む。
【００３１】
本発明の電気光学装置の製造方法によれば、上述した本発明の電気光学装置を製造できる。ここで特に、ダミーパターンは、スペーサ絶縁膜と同一膜から形成されるので、製造工程の複雑化を招くことなく、基板の表面の平坦性を高めることができる。
【００３２】
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。
【発明を実施するための最良の形態】
【００３３】
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
【００３４】
＜第１実施形態＞
第１実施形態に係る液晶装置について、図１から図７を参照して説明する。
【００３５】
先ず、本実施形態に係る液晶装置の全体構成について、図１及び図２を参照して説明する。
【００３６】
図１は、本実施形態に係る液晶装置の構成を示す平面図であり、図２は、図１のＩＩ−ＩＩ’断面図である。
【００３７】
図１及び図２において、本実施形態に係る液晶装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、本発明に係る「画素領域」の一例としての画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００３８】
図１において、シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。尚、画像表示領域１０ａの周辺に位置する周辺領域が存在する。本実施形態では、ＴＦＴアレイ基板１０の中心から見て、この額縁遮光膜５３から以遠が周辺領域として規定されている。
【００３９】
周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路７が額縁遮光膜５３に覆われるようにして設けられている。
【００４０】
走査線駆動回路１０４は、この一辺に隣接する２辺に沿ったシール領域の内側に、額縁遮光膜５３に覆われるようにして設けられている。ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材１０７で接続するための上下導通端子１０６が配置されている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００４１】
ＴＦＴアレイ基板１０上の周辺領域には、外部回路接続端子１０２と、データ線駆動回路１０１、走査線駆動回路１０４、上下導通端子１０６等とを電気的に接続するための引回配線９０が形成されている。引回配線９０には、例えば、画像信号を供給するための画像信号線や電源電位を供給するための電源電位線が含まれている。尚、外部回路接続端子１０２、データ線駆動回路１０１、走査線駆動回路１０４、上下導通端子１０６及び引回配線９０は、本発明に係る「周辺回路部」の一例を構成する。
【００４２】
図２において、ＴＦＴアレイ基板１０上の画像表示領域１０ａには、駆動素子である画素スイッチング用のＴＦＴや走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域１０ａには、画素スイッチング用ＴＦＴや走査線、データ線等の配線の上層に画素電極９ａがマトリクス状に設けられている。画素電極９ａ上には、配向膜が形成されている。他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。遮光膜２３は、例えば遮光性金属膜等から形成されており、対向基板２０上の画像表示領域１０ａ内で、例えば格子状等にパターニングされている。そして、遮光膜２３上に、ＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９ａと対向してベタ状に形成されている。対向電極２１上には配向膜が形成されている。また、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００４３】
尚、ここでは図示しないが、ＴＦＴアレイ基板１０上の周辺領域には、データ線駆動回路１０１、走査線駆動回路１０４の他に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。
【００４４】
次に、本実施形態に係る液晶装置の画素部における原理的構成について、図３を参照して説明する。
【００４５】
図３は、本実施形態に係る液晶装置の複数の画素における各種素子、配線等の等価回路図である。
【００４６】
図３において、本実施形態に係る液晶装置の画像表示領域１０ａを構成するマトリクス状に形成された複数の画素には、それぞれ、画素電極９ａと当該画素電極９ａをスイッチング制御するためのＴＦＴ３０とが形成されている。ＴＦＴ３０は、本発明に係る「トランジスタ」の一例であり、そのソースは、画像信号が供給されるデータ線６ａに電気的に接続されている。
【００４７】
データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
【００４８】
ＴＦＴ３０のゲートに走査線１１ａが電気的に接続されており、所定のタイミングで、走査線１１にパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。
【００４９】
画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板２０に形成された対向電極２１との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射する。
【００５０】
ここで保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極２１（図２参照）との間に形成される液晶容量と電気的に並列に蓄積容量７０が付加されている。蓄積容量７０の一方の電極は、画素電極９ａと電気的に並列してＴＦＴ３０のドレインに接続され、他方の電極は、定電位となるように、電位固定の容量配線３００に電気的に接続されている。
【００５１】
次に、本実施形態に係る液晶装置の画素部の具体的な構成について、図４及び図５を参照して説明する。
【００５２】
図４は、相隣接する複数の画素部の平面図であり、図５は、図４のＶ−Ｖ’断面図である。尚、図４及び図５では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。この点については、図６以降の各図についても同様である。また、図４及び図５では、説明の便宜上、画素電極９ａより上側に位置する部分の図示を省略している。
【００５３】
図４において、画素電極９ａは、ＴＦＴアレイ基板１０上に、マトリクス状に複数設けられている。画素電極９ａの縦横の境界にそれぞれ沿ってデータ線６ａ並びに走査線１１（即ち、走査線１１ａ及び１１ｂ）が設けられている。走査線１１ａ及び１１ｂは夫々Ｘ方向に沿って延びており、データ線６ａは走査線１１ａ及び１１ｂの各々と交差するように、Ｙ方向に沿って延びている。走査線１１及びデータ線６ａが互いに交差する個所の各々には画素スイッチング用のＴＦＴ３０が設けられている。
【００５４】
走査線１１、データ線６ａ、蓄積容量７０、中継層９３及びＴＦＴ３０は、ＴＦＴアレイ基板１０上で平面的に見て、画素電極９ａに対応する各画素の開口領域（即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域）を互いに隔てる非開口領域内に配置されている。即ち、これらの走査線１１、蓄積容量７０、データ線６ａ及びＴＦＴ３０は、表示の妨げとならないように、各画素の開口領域ではなく、非開口領域内に配置されている。
【００５５】
図４及び図５において、ＴＦＴ３０は、半導体層１ａ及びゲート電極３ａを含んで構成されている。
【００５６】
半導体層１ａは、例えばポリシリコンからなり、チャネル領域１ａ’、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅからなる。即ち、ＴＦＴ３０はＬＤＤ（Lightly Doped Drain）構造を有している。低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃ、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅは、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層１ａに不純物を打ち込んでなる不純物領域である。このような不純物領域によれば、ＴＦＴ３０の非動作時において、ソース領域及びドレイン領域に流れるオフ電流を低減し、且つＴＦＴ３０の動作時に流れるオン電流の低下を抑制できる。尚、ＴＦＴ３０は、ＬＤＤ構造を有することが好ましいが、低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極３ａをマスクとして不純物を高濃度に打ち込んで高濃度ソース領域及び高濃度ドレイン領域を形成する自己整合型であってもよい。
【００５７】
図４及び図５に示すように、ゲート電極３ａは、走査線１１ａの一部として形成されており、例えば導電性ポリシリコンから形成されている。走査線１１ａは、図４中Ｘ方向に沿って延びる本線部分と共に、ＴＦＴ３０のチャネル領域１ａ’のうち該本線部分が重ならない領域と重なるようにＹ方向に沿って本線部分から延在する部分を有している。このような走査線１１ａのうちチャネル領域１ａ’と重なる部分がゲート電極３ａとして機能する。
【００５８】
図５に示すように、ＴＦＴアレイ基板１０の積層構造におけるゲート電極３ａ及び半導体層１ａ間（即ち、ＴＦＴアレイ基板１０の基板面に対して垂直をなす方向で、ゲート電極３ａ及び半導体層１ａ間）は、ゲート絶縁膜２（より具体的には、２層の絶縁膜２ａ及び２ｂ）によって絶縁されている。
【００５９】
図４及び図５において、半導体層１ａより下層側に配置されたゲート電極３ｂは、走査線１１ｂの一部として形成されている。即ち、本実施形態では、半導体層１ａの上層側及び下層側に２種の走査線１１ａ及び１１ｂが設けられている。半導体層１ａより下層側の走査線１１ｂは、平面的にみて、図４中でＸ方向に沿うようにパターニングされた本線部と、該本線部からＹ方向に沿って延在する部分を有している。このような走査線１１ｂのうちチャネル領域１ａ’と重なる部分が半導体層１ａより下層側でゲート電極３ｂとして機能する。このように、ＴＦＴ３０は、ダブルゲート構造を有している。このような構成によれば、仮に半導体層１ａよりも上層側又は下層側の一方だけにゲート電極が形成される場合と比較して、ＴＦＴ３０のオン電流を大きくすることができる。
【００６０】
走査線１１ｂは、例えばタングステン（Ｗ）、チタン（Ｔｉ）、チタンナイトライド（ＴｉＮ）等の高融点金属材料等の遮光性の導電材料により、半導体層１ａよりも下層側に形成されることにより、ＴＦＴアレイ基板１０に対する戻り光のうち、ＴＦＴ３０のチャネル領域１ａ’に入射する光を低減することができる。
【００６１】
図５に示すように、半導体層１ａより下層側の走査線１１ｂ及び半導体層１ａ間は、下地絶縁膜１２によって絶縁されている。下地絶縁層１２は、走査線１１ｂからＴＦＴ３０を絶縁する機能の他、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のＴＦＴ３０の特性の劣化を防止する機能を有する。
【００６２】
図５において、ＴＦＴアレイ基板１０上のＴＦＴ３０よりも第１層間絶縁膜４１を介して上層側には、蓄積容量７０が設けられている。
【００６３】
第１層間絶縁膜４１は、例えばＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンガラス）等のシリケートガラス、窒化シリコンや酸化シリコン等からなる。
【００６４】
蓄積容量７０は、下側電極７１及び上側電極３０１が誘電体膜７５を介して対向配置されることにより形成されている。
【００６５】
上側電極３０１は、容量配線３００の一部として形成されている。容量配線３００は、画素電極９ａが配置された画像表示領域１０ａからその周囲に例えば延設されている。上側電極３０１は、容量配線３００を介して定電位源に電気的に接続され、固定電位に維持された固定電位側容量電極として機能する。上側電極３０１（言い換えれば、容量配線３００）は、例えばＡｌ（アルミニウム）、Ａｇ（銀）等の金属又は合金を含んだ非透明な金属膜から形成されており、ＴＦＴ３０に入射する光を遮光可能な上側遮光膜（内蔵遮光膜）としても機能し得る。上側電極３０１は、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｐｄ（パラジウム）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等から構成されていてもよい。
【００６６】
下側電極７１は、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに電気的に接続され、画素電位側容量電極として機能する。より具体的には、下側電極７１は、コンタクトホール８３を介して高濃度ドレイン領域１ｅと電気的に接続されると共に、コンタクトホール８４を介して中継層９３に電気的に接続されている。更に、中継層９３は、コンタクトホール８５を介して画素電極９ａに電気的に接続されている。即ち、下側電極７１は、中継層９３と共に高濃度ドレイン領域１ｅ及び画素電極９ａ間の電気的な接続を中継する。下側電極７１は、例えば導電性のポリシリコンから形成される。尚、下側電極７１は、画素電位側容量電極としての機能の他、上側遮光膜としての上側電極３０１とＴＦＴ３０との間に配置される、光吸収層或いは遮光膜として機能し得る。
【００６７】
誘電体膜７５は、例えばＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜、或いは窒化シリコン膜等から構成された単層構造、或いは多層構造を有している。
【００６８】
ここで、本実施形態では、蓄積容量７０と同層に、スペーサ絶縁膜４９及びこのスペーサ絶縁膜４９と同一膜からなるダミーパターン９１０が形成されているが、それらの詳細な構成については、図６及び図７を参照して後述する。
【００６９】
図５において、ＴＦＴアレイ基板１０上の蓄積容量７０よりも第２層間絶縁膜４２を介して上層側には、データ線６ａ及び中継層９３が設けられている。
【００７０】
第２層間絶縁膜４２は、上述した第１層間絶縁膜４１と同様に、例えばＮＳＧ等からなる。
【００７１】
データ線６ａは、半導体層１ａの高濃度ソース領域１ｄに、第１層間絶縁膜４１、スペーサ絶縁膜４９及び第２層間絶縁膜４２を貫通して開孔されたコンタクトホール８１を介して電気的に接続されている。データ線６ａ及びコンタクトホール８１内部は、例えば、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ等のＡｌ（アルミニウム）含有材料、又はＡｌ単体、若しくはＡｌ層とＴｉＮ層等との多層膜からなる。データ線６ａは、ＴＦＴ３０を遮光する遮光膜としても機能し得る。
【００７２】
中継層９３は、第２層間絶縁膜４２上においてデータ線６ａと同一膜から形成される。従って、液晶装置の製造時、データ線６ａ及び中継層９３を同一工程で形成できるため、装置の製造プロセスを簡便にできる。
【００７３】
図５において、画素電極９ａは、データ線６ａよりも第３層間絶縁膜４３を介して上層側に形成されている。
【００７４】
第３層間絶縁膜４３は、上述した層間絶縁膜４１及び４２と同様に、例えばＮＳＧ等からなる。更に、第３層間絶縁膜４３は、平坦化処理が施されている。即ち、本発明に係る「平坦化処理」の一例として、第３層間絶縁膜４３の表面にＣＭＰ研磨処理が施されている。尚、平坦化処理として、例えば、第３層間絶縁膜４３を加熱し流動化、即ち溶融（リフロー）させる流動化処理を施してもよい。或いは、スピンコートによって平坦化膜を形成することによって平坦化処理を施してもよい。
【００７５】
画素電極９ａは、下側電極７１、コンタクトホール８３、８４及び８５、並びに中継層９３を介して半導体層１ａの高濃度ドレイン領域１ｅに電気的に接続されている。コンタクトホール８５は、層間絶縁層４３を貫通するように形成された孔部の内壁にＩＴＯ等の画素電極９ａを構成する導電材料が成膜されることによって形成されている。画素電極９ａの上側表面には、ラビング処理等の所定の配向処理が施された配向膜が設けられている。
【００７６】
以上に説明した画素部の構成は、図４に示すように、各画素部に共通である。画像表示領域１０ａ（図１参照）には、かかる画素部が周期的に形成されていることになる。他方、本実施形態に係る液晶装置では、画像表示領域１０ａの周辺に位置する周辺領域に、図１及び図２を参照して上述したように、走査線駆動回路１０４及びデータ線駆動回路１０１等の周辺回路部が形成されている。
【００７７】
続いて、本実施形態において特徴的な、スペーサ絶縁膜及びこのスペーサ絶縁膜と同一膜からなるダミーパターンの構成について、図６及び図７を参照して説明する。
【００７８】
図６は、蓄積容量の上側電極及び下側電極と、スペーサ絶縁膜と、ダミーパターンとの配置関係を示す平面図であり、図７は、図６のＶＩＩ−ＶＩＩ’断面図である。尚、図７では、特に、蓄積容量、スペーサ絶縁膜及びダミーパターンの配置関係に着目してその構成を詳細に示してあり、その他の部分について、図５と同様の構成については図示を省略して示してある。この点については、後述する図８についても同様である。
【００７９】
図６及び図７において、蓄積容量７０を構成する下側電極７１は、ＴＦＴアレイ基板１０上で平面的に見て上側電極３０１と重なる下側電極本体部７１ａと、この下側電極本体部７１ａの一部７１ａ１から上側電極３０１と重ならないように延設された下側電極延設部７１ｂとを有している。下側電極本体部７１ａは、蓄積容量７０の容量形成に部分的に寄与する容量電極として機能する。下側電極延設部７１ｂは、上側電極３０１と重ならないように形成されているため、下側電極７１と中継層９３とを互いに電気的に接続するためのコンタクトホール８４を、上側電極３０１を避けて形成することが可能となる。即ち、下側電極延設部７１ｂは、中継層９３（言い換えれば、中継層９３にコンタクトホール８５を介して電気的に接続された画素電極９ａ）にコンタクトホール８４を介して電気的に接続されるコンタクト部分として機能する。
【００８０】
図６及び図７において、蓄積容量７０に対してスペーサ絶縁膜４９が設けられている。スペーサ絶縁膜４９は、下側電極延設部７１ｂを覆うように形成されている。より具体的には、スペーサ絶縁膜４９は、下側電極７１の下地面（即ち、第１層間絶縁膜４１の表面）４１ｓよりも上層側であって上側電極３０１よりも下層側に配置され、ＴＦＴアレイ基板１０上で平面的に見て、下側電極本体部７１ａと下側電極延設部７１ｂとの境界Ｂｄを含む領域に、下側電極本体部７１ａにおける一部７１ａ１を除く他部７１ａ２に重ならないように形成されている。即ち、スペーサ絶縁膜４９は、ＴＦＴアレイ基板１０上の積層構造における上側電極３０１及び下側電極７１間に、下側電極本体部７１ａの一部７１ａ１と下側電極延設部７１ｂとに重なるように（即ち、下側電極本体部７１ａと下側電極延設部７１ｂとの境界Ｂｄを含むように）形成されている。更に、スペーサ絶縁膜４９は、下側電極本体部７１ａの他部７１ａ２に重ならないように形成されている。即ち、ＴＦＴアレイ基板１０上の積層構造における下側電極本体部の他部７１ａ２と上側電極３０１との間には、誘電体膜７５は形成されているが、スペーサ絶縁膜４９は形成されていない。つまり、下側電極本体部の他部７１ａ２は、実質的に容量電極として機能する部分である。
【００８１】
よって、ＴＦＴアレイ基板１０上の積層構造における下側電極本体部７１ａの一部７１ａ１と上側電極３０１との間には、スペーサ絶縁膜４９が介在すると共に、上側電極３０１の端面は、下側電極本体部７１ａと下側電極延設部７１ｂとの境界Ｂｄにおいてスペーサ絶縁膜４９上に配置されることとなる。従って、下側電極本体部７１ａと下側電極延設部７１ｂとの境界Ｂｄにおいて、スペーサ絶縁膜４９の存在によって、スペーサ絶縁膜４９が存在していない場合と比較して、下側電極７１の端面と上側電極３０１の端面との層間距離を増大させることが可能となる。これにより、端面リークの発生を阻止する或いは未然防止することができる。更に、下側電極本体部の一部７１ａ１上において、上側電極３０１をエッチング等で切断する際に下側電極７１まで切断してしまうことを、スペーサ絶縁膜４９の存在によって、防止できる。従って、上側電極３０１の端面と下側電極７１の端面が近接配置されることによる端面リークの発生を防止できる。尚、スペーサ絶縁膜４９は、ＴＦＴアレイ基板１０上の積層構造における誘電体膜７５と上側電極３０１との間に配置されてもよい。
【００８２】
図６及び図７において、上側電極３０１は、下側電極本体部７１ａに重なる上側電極本体部３０１ａと、上側電極本体部３０１ａから下側電極７１と重ならないように下側電極７１の下地面４１ｓ上に延設された上側電極延設部３０１ｂとを有している。上側電極延設部３０１ｂは、下側電極本体部７１ａに重なる上側電極本体部３０１ａから下側電極本体部７１ａの他部７１ａ２の端面を覆うように、下地面４１ｓ上に延設されている。よって、下側電極本体部７１ａの他部７１ａ２の端面までも利用することにより、容量面積をより大きく確保することが可能となる。従って、蓄積容量７０のそのもののＴＦＴアレイ基板１０上における配置面積を増大させることなしに、ＴＦＴアレイ基板１０上の限られた領域である非開口領域Ｒ２内で容量値を増大させることが可能となる。尚、上側電極延設部３０１ｂは、下部電極７１の下地面４１ｓ上に、誘電体膜７１を介して形成されてもよい。
【００８３】
本実施形態の液晶装置によれば、上述のように構成された蓄積容量７０を備えているので、明るく且つ高コントラストな、高品位の画像表示が可能となる。
【００８４】
図６及び図７において、本実施形態では特に、スペーサ絶縁膜４９と同一膜からなるダミーパターン９１０が、画素電極９ａ毎の開口領域Ｒ１に設けられている。
【００８５】
即ち、ダミーパターン９１０は、製造工程において、スペーサ絶縁膜４９と同一機会に成膜される膜であり、スペーサ絶縁膜４９と同一種類の膜である。更に、ダミーパターン９１０は、画像表示領域１０ａにマトリクス状に配列された複数の画素電極９ａの開口領域Ｒ１毎の中央に島状に設けられることで、マトリクス状のパターン形状を有している。ダミーパターン９１０は、開口領域Ｒ１毎に、スペーサ絶縁膜４９と連続的に形成されている。尚、ダミーパターン９１０は、スペーサ絶縁膜４９と相互に分断されていてもよい。
【００８６】
このようなダミーパターン９１０によって、開口領域Ｒ１と非開口領域Ｒ２との間におけるＴＦＴアレイ基板１０の表面に生じ得る段差Ｂ１を低減できる。即ち、画素電極９ａの開口領域Ｒ１内にスペーサ絶縁膜４９と同一膜から形成されたダミーパターン９１０によって、非開口領域Ｒ２内に設けられるスペーサ絶縁膜４９の膜厚Ｔ１に起因するＴＦＴアレイ基板１０の表面の段差を模擬することができる。言い換えれば、ダミーパターン９１０によって、ＴＦＴアレイ基板１０上の開口領域Ｒ１及び非開口領域Ｒ２における表面の凹凸を殆ど均一に生じさせることができる。従って、画素電極９ａが形成される第３層間絶縁膜４３の表面に生じた凹凸に対し、ＣＭＰ等の平坦化処理を施すことによって凹凸を除去した後の、第３層間絶縁膜４３の表面の平坦性を高めることができる。これにより、液晶の配向状態に乱れが生じてしまう可能性を低減できる。
【００８７】
加えて、ダミーパターン９１０は、上述したようにスペーサ絶縁膜４９と同一膜から形成されるので、ＴＦＴアレイ基板１０上における積層構造の複雑化や製造工程の複雑化を殆ど或いは全く招かない。
【００８８】
更に、図６及び図７において、本実施形態では特に、ダミーパターン９１０及び上側電極延設部３０１ｂは、ダミーパターン９１０の縁部分のうち上側電極延設部３０１ｂに面する部分９１０ａと上側電極延設部３０１ｂとの間隔Ｄ１が、第２層間絶縁膜４２の膜厚Ｔ２の値に第２層間絶縁膜４２のカバレッジ率Ｃｖ１を乗じた値の２倍よりも小さくなるように形成されている。カバレッジ率Ｃｖ１は、第２層間絶縁膜４２が上側電極延設部３０１ｂ（或いはダミーパターン９１０）を覆っている度合いを表し、上側電極延設部３０１ｂの上面を覆っている部分の膜厚Ｔａ（即ちスペーサ絶縁４９の膜厚Ｔ１）と側面を覆っている部分の膜厚Ｔｂとの比率として定義される。即ち、カバレッジ率Ｃｖ１＝膜厚Ｔｂ／膜厚Ｔａの関係式が成立している。よって、間隔Ｄ１＜膜厚Ｔ２×カバレッジ率Ｃｖ１×２の関係式が成立している。
【００８９】
ここで仮に、間隔Ｄ１が、第２層間絶縁膜４２の膜厚Ｔ２の値に第２層間絶縁膜４２のカバレッジ率Ｃｖ１を乗じた値の２倍以上となるように形成された場合には、ダミーパターン９１０の側面、下側電極７１の下地面４１ｓ及び上側電極延設部３０１ｂの側面の３つの面によって形成される凹部６１０は、第２層間絶縁膜４２のうち上側電極延設部３０１ｂの側面を覆っている部分の膜厚と第２層間絶縁膜４２のうちダミーパターン９１０の側面を覆っている部分の膜厚との合計膜厚以上の幅という広い幅を有することになる。このため、幅の広い凹部を第２層間絶縁膜４２によって完全には埋めることができず、第２層間絶縁膜４２の表面に生じ得る段差が大きくなってしまうおそれがある。
【００９０】
しかるに本実施形態では、上述したように、間隔Ｄ１＜膜厚Ｔ２×カバレッジ率Ｃｖ１×２の関係式が成立している。よって、ダミーパターン９１０の側面、下地面４１ｓ及び上側電極延設部３０１ｂの側面の３つの面によって形成される凹部６１０を、狭い幅を有するように形成できる。従って、凹部６１０を、第２層間絶縁膜４２によって殆ど或いは完全に埋めることができ、第２層間絶縁膜４２の表面に生じ得る段差を、より確実に低減できる。
【００９１】
図８は、変形例における図７と同趣旨の断面図である。
【００９２】
図８に変形例として示すように、第２層間絶縁膜４２上に配置された導電膜からなる配線８１０を備え、間隔Ｄ１は、配線８１０の膜厚Ｔ３の値に配線８１０のカバレッジ率Ｃｖ２を乗じた値の２倍よりも大きくなるように構成してもよい。即ち、間隔Ｄ１＞膜厚Ｔ３×カバレッジ率Ｃｖ２×２の関係式が成立するように構成してもよい。このように構成すれば、ダミーパターン９１０の側面、下側電極７１の下地面及び上側電極延設部３０１の側面の３つの面によって形成される凹部６２０の幅を、配線８１０の形成に悪影響を及ぼさない程度に、広くすることができる。即ち、第２層間絶縁膜４２上に配線８１０の前駆膜を例えばＴＦＴアレイ基板１０上の全面に形成した後に、該前駆膜に対してエッチングを施すことにより配線８１０を形成する際、凹部６２０に起因して第２層間絶縁膜４２の表面に生じる凹部内に前駆膜の一部が残ってしまうことを回避できる。つまり、凹部６２０に起因して第２層間絶縁膜４２の表面に生じる凹部の幅が狭いために、この凹部内の前駆膜をエッチングにより除去することが困難となってしまうのを回避できる。
【００９３】
更に、図１及び図２を参照して上述したように、本実施形態では、画像表示領域１０ａの周辺に位置する周辺領域に、走査線駆動回路１０４、データ線駆動回路１０１等の駆動回路や引回配線９０を含む周辺回路部が設けられている。周辺回路部は、ＴＦＴ３０、蓄積容量７０等の画素毎に形成された各種配線或いは電子素子を構成する半導体膜や導電膜と同一膜から形成されている。ここで、周辺回路部は、画像表示領域１０ａにおけるＴＦＴ３０、蓄積容量７０、データ線６ａ或いは走査線１１等が形成される密度よりも高密度で、周辺領域に形成されている。よって、画像表示領域１０ａにおける開口領域Ｒ１毎に設けられたダミーパターン９１０によって、ＴＦＴアレイ基板１０上の凹凸の密度から生ずるうねり或いは段差、即ちグローバル段差を低減できる。従って、本実施形態によれば、ＴＦＴアレイ基板１０表面にグローバル段差が殆どなく、平坦性が高いので、液晶層５０を構成する液晶の配向状態に乱れを生じさせる可能性を低減でき、より高品位な表示が可能となる。仮にグローバル段差があると、画像表示領域１０ａ内における中央寄り領域と周辺寄り領域とでコントラストむらや輝度むらが生じかねないのであるが、本実施形態によれば、このような現象を低減或いは未然防止できる。
【００９４】
尚、周辺領域に、スペーサ絶縁膜４９と同一膜からなるダミーパターンを、例えば、周辺領域にベタ状に形成してもよい。このようにすれば、例えば、周辺領域における周辺回路部の密度が比較的低い場合にも、ＴＦＴアレイ基板１０表面に生じ得るグローバル段差を低減できる。
【００９５】
以上説明したように、本実施形態に係る液晶装置によれば、複数の画素電極９ａの開口領域Ｒ１毎に、スペーサ絶縁膜４９と同一膜からなるダミーパターン８１０が設けられているので、開口領域Ｒ１と非開口領域Ｒ２との間におけるＴＦＴアレイ基板１０の表面に生じ得る段差を低減でき、ＴＦＴアレイ基板１０の表面の平坦性を高めることができる。
【００９６】
＜製造方法＞
次に、上述した実施形態に係る液晶装置の製造プロセスについて、図９から図１１を参照して説明する。
【００９７】
図９から図１１は、本実施形態に係る液晶装置の製造プロセスにおける各工程を示す工程図であり、図９及び図１１は、図５に対応する断面で示しており、図１０は、図７に対応する断面で示している。尚、ここでは、本実施形態における液晶装置のうち、主要部分である走査線、ＴＦＴ、データ線、蓄積容量及び画素電極の形成工程に関して主に説明する。また、特に蓄積容量及びダミーパターンの形成工程に関して詳細に説明する。
【００９８】
先ず、図９に示す工程において、ＴＦＴアレイ基板１０上に走査線１１ｂから第１層間絶縁膜４１までの各層構造を形成する。この際、ＴＦＴ３０を、走査線１１（即ち、走査線１１ａ及び１１ｂ）及び後に形成されるデータ線６ａの交差に対応する領域に形成する。尚、各工程には、通常の半導体集積化技術を用いることができる。また、第１層間絶縁膜４１の形成後、その表面を、ＣＭＰ処理等によって平坦化してもよい。
【００９９】
次に、第１層間絶縁膜４１の表面の所定位置にエッチングを施し、高濃度ドレイン領域１ｅに達する深さのコンタクトホール８３を開孔する。次に、所定のパターンで導電性のポリシリコン膜等を積層し、下側電極７１を形成する。この際、下側電極７１を、後に形成される上側電極３０１（図１０（ｂ）参照）と重なる下側電極本体部７１ａと、この下側電極本体部７１ａの一部から上側電極３０１と重ならないように延設された下側電極延設部７１ｂとを有するように形成する。
【０１００】
次に、図１０（ａ）に示す工程において、第１層間絶縁膜４１及び下側電極７１上に、透明な絶縁膜を積層し、この絶縁膜上におけるスペーサ絶縁膜４９及びダミーパターン９１０を形成すべき領域を覆う所定パターンのレジスト５００を積層し、エッチングを行うことにより、スペーサ絶縁膜４９及びダミーパターン９１０を形成する。この際、スペーサ絶縁膜４９を、下側電極延設部７１ｂ及び下側電極本体部の一部７１ａ１の上に乗り上げるように、且つ、下側電極本体部の他部７１ａ２に重ならないように形成する。更に、ダミーパターン９１０を、図６を参照して上述したように開口領域Ｒ１において島状に形成する。このように、本実施形態では、ダミーパターン９１０を、スペーサ絶縁膜４９と同一膜から形成するので、製造工程の複雑化を招かない。
【０１０１】
次に、図１０（ｂ）に示す工程において、スパッタ又はＣＶＤ（Chemical Vapor Deposition）法等を用いて、誘電体膜７５を積層する。次に、誘電体膜７５上に上側電極３００ａを積層する。
【０１０２】
次に、所定パターンのレジスト５１０を積層し、エッチングを施し、上側電極３００ａ及び誘電体膜７５を切断することにより、画素毎の蓄積容量７０を形成する。この際、上側電極３０１を、下側電極本体部７１ａに重なる上側電極本体部３０１ａと、上側電極本体部３０１ａから下側電極７１と重ならないように延設された上側電極延設部３０１ｂとを有するように形成する。
【０１０３】
次に、図１１に示す工程において、第２層間絶縁膜４２を積層する。次に、その表面の所定位置にエッチングを施し、コンタクトホール８１及び８４を開孔する。次に、第２層間絶縁膜４２上に、データ線６ａ及び中継層９３を形成する。データ線６ａは、第２層間絶縁膜４２及び４１を貫通するコンタクトホール８１によって、高濃度ソース領域１ｄとひとつながりに接続する。中継層９３は、第２層間絶縁膜４２及びスペーサ絶縁膜４９を貫通するコンタクトホール８４によって、下側電極７１（より正確には下側電極延設部７１ｂ）とひとつながりに接続する。
【０１０４】
次に、ＴＦＴアレイ基板１０の全面に、第３層間絶縁膜４３の前駆膜４３ａを形成する。前駆膜４３ａの表面には、蓄積容量７０やスペーサ絶縁膜４９などに起因した凹凸が生じる。そこで、前駆膜４３ａを厚めに成膜し、例えばＣＭＰ処理によって図中の点線の位置まで削り取り、その表面を平坦化することによって第３層間絶縁膜４３を得る。ここで、上述したように、スペーサ絶縁膜４９を形成する際、スペーサ絶縁膜４９と同一膜からダミーパターン９１０を形成するので、表面の平坦性が高い第３層間絶縁膜４３を得ることができる。
【０１０５】
次に、第３層間絶縁膜４３の表面の所定位置にエッチングを施し、コンタクトホール８５（図４及び図５参照）を開孔する。次に、第３層間絶縁膜４３の表面の所定位置に画素電極９ａを形成する（図４及び図５参照）。
【０１０６】
以上説明した液晶装置の製造方法によれば、上述した本実施形態の液晶装置を製造できる。ここで特に、ダミーパターン９１０は、スペーサ絶縁膜４９と同一膜から形成されるので、製造工程の複雑化を招くことなく、ＴＦＴアレイ基板１０の表面の平坦性を高めることができる。
【０１０７】
＜電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。
【０１０８】
図１２は、プロジェクタの構成例を示す平面図である。
【０１０９】
図１２に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。
【０１１０】
液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。従って、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１１１】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【０１１２】
尚、液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【０１１３】
尚、図１２を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１１４】
また本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。
【０１１５】
本発明は、上述した実施形態に限られるものではなく、特許請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、電気光学装置の製造方法及び該電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【０１１６】
【図１】第１実施形態に係る液晶装置の全体構成を示す平面図である。
【図２】図１のＩＩ−ＩＩ’断面図である。
【図３】第１実施形態に係る液晶装置の複数の画素部の等価回路図である。
【図４】第１実施形態に係る液晶装置の複数の画素部の平面図である。
【図５】図４のＶ−Ｖ’断面図である。
【図６】蓄積容量、スペーサ絶縁膜及びダミーパターンの配置関係を示す平面図である。
【図７】図６のＶＩＩ−ＶＩＩ’断面図である。
【図８】変形例における図７と同趣旨の断面図である。
【図９】第１実施形態に係る液晶装置の製造プロセスにおける各工程を示す工程図（その１）である。
【図１０】第１実施形態に係る液晶装置の製造プロセスにおける各工程を示す工程図（その２）である。
【図１１】第１実施形態に係る液晶装置の製造プロセスにおける各工程を示す工程図（その３）である。
【図１２】電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【符号の説明】
【０１１７】
６ａ…データ線、７…サンプリング回路、９ａ…画素電極、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、１１、１１ａ、１１ｂ…走査線、２０…対向基板、２１…対向電極、２３…遮光膜、３０…ＴＦＴ、４１、４２、４３…層間絶縁膜、４９…スペーサ絶縁膜、５０…液晶層、５２…シール材、５３…額縁遮光膜、７０…蓄積容量、７１…下側電極、７１ａ、７１ａ１、７１ａ２…下側電極本体部、７１ｂ…下側電極延設部、７５…誘電体膜、１０１…データ線駆動回路、１０２…外部回路接続端子、１０４…走査線駆動回路、３０１…上側電極、３０１ａ…上側電極本体部、３０１ｂ…上側電極延設部、Ｒ１…開口領域、Ｒ２…非開口領域
【図１】
2008203394.tif 000003
【図２】
2008203394.tif 000004
【図３】
2008203394.tif 000005
【図４】
2008203394.tif 000006
【図５】
2008203394.tif 000007
【図６】
2008203394.tif 000008
【図７】
2008203394.tif 000009
【図８】
2008203394.tif 000010
【図９】
2008203394.tif 000011
【図１０】
2008203394.tif 000012
【図１１】
2008203394.tif 000013
【図１２】
2008203394.tif 000014