(57)【要約】【課題】基本画素と副画素によって１画素が構成される液晶装置において、各画素における液晶の光学的特性の整合性を実現容易な方法で確保すると共に、面積階調を行う場合における、副画素の数と面積比率との関係を明確化し、また、面積階調駆動とサブフィールド駆動との整合性も確保し易くする。【解決手段】基本画素（Ａ）と副画素（Ｂ，Ｃ）の透過率を、液晶の粘性に依存する立下り応答特性（Ｓ２）を支配的要因として決定する。副画素の数をｎとしたとき、基本画素の画素面積は１／（２ｎ＋１）とし、副画素の画素面積は２／（２ｎ＋１）に設定する。必要に応じて、印加電圧値を可変とし、また、電圧印加期間を可変とする。また、デジタル階調駆動と組み合わせることによって、さらに細かな階調表示を実現する。【選択図】図２
2008242197.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と、複数のデータ線と、マトリクス状に配置された複数の画素を有する画素部と、を含むアクティブマトリクス型液晶装置であって、
前記複数の画素のうちの少なくとも一部の画素は、基本画素および少なくとも１つの副画素を含み、
前記画素における多階調表示を行うために、前記基本画素および前記副画素の各々における液晶の光学特性が独立に制御され、
前記基本画素および前記副画素の各々における前記液晶の応答特性のうちの、前記液晶の粘性に依存する立下り応答特性を積極的に利用して階調表示を行う、
ことを特徴とするアクティブマトリクス型液晶装置。
【請求項２】
請求項１記載のアクティブマトリクス型液晶装置であって、
前記基本画素および前記副画素の各々は、
前記走査線によってオン／オフが制御されると共に、オン状態となったときに前記データ線の電圧を前記液晶に供給するトランスファースイッチと、
前記トランスファースイッチのオンによって前記液晶への印加電圧が立ち上って最大電圧値に達し、前記トランスファースイッチがオフ状態に移行した後、前記液晶への印加電圧を急峻に低下させる印加電圧オフ手段と、
を有することを特徴とするアクティブマトリクス型液晶装置。
【請求項３】
請求項２記載のアクティブマトリクス型液晶装置であって、
前記印加電圧オフ手段は、
前記液晶に並列に接続される保持容量を含み、前記保持容量の容量値は、前記トランスファースイッチのオフ期間において前記液晶の前記印加電圧を一定値に維持できない値に設定されることを特徴とするアクティブマトリクス型液晶装置。
【請求項４】
請求項２または請求項３記載のアクティブマトリクス型液晶装置であって、
前記印加電圧オフ手段は、
前記トランスファースイッチとは独立にオン／オフが制御され、一端が前記液晶に接続され、他端が前記データ線とは別個に設けられるディスチャージ線に接続されたディスチャージ素子を含み、
前記トランスファースイッチがオフ状態となり、前記ディスチャージ素子がオン状態となった場合に、前記液晶の前記印加電圧を維持する必要があるときは、前記ディスチャージ線には前記印加電圧と同じ値の第１の電圧を印加し、前記液晶の前記印加電圧を急峻に低下させる必要があるときは、前記ディスチャージ線には前記第１の電圧よりも低い第２の電圧を印加する、
ことを特徴とするアクティブマトリクス型液晶装置。
【請求項５】
請求項２〜請求項４のいずれか記載のアクティブマトリクス型液晶装置であって、
前記基本画素の前記トランスファースイッチおよび前記副画素の前記トランスファースイッチの各々は、ゲートが共通の走査線に接続され、一端が別々のデータ線に接続され、他端が前記液晶に接続されたＭＯＳトランジスタによって構成され、
前記基本画素および前記副画素における前記トランスファースイッチとしての前記ＭＯＳトランジスタのサイズは等しく設定され、
前記基本画素および前記副画素における前記保持容量の容量値は等しく設定される、
ことを特徴とするアクティブマトリクス型液晶装置。
【請求項６】
請求項１〜請求項５のいずれか記載のアクティブマトリクス型液晶装置であって、
前記基本画素の画素面積と、前記少なくとも１つの副画素の画素面積との比率が所定比率に設定され、これによって前記画素の階調表示が行われることを特徴とするアクティブマトリクス型液晶装置。
【請求項７】
請求項６記載のアクティブマトリクス型液晶装置であって、
前記１画素の全体の画素面積を１とし、かつ、前記副画素の数をｎ（ｎは１以上の自然数）としたとき、
前記基本画素の画素面積は、１／（２ｎ＋１）に設定され、
前記副画素の画素面積は、２／（２ｎ＋１）に設定される、
ことを特徴とするアクティブマトリクス型液晶装置。
【請求項８】
請求項１〜請求項７のいずれか記載のアクティブマトリクス型液晶装置であって、
前記基本画素の液晶および前記副画素の液晶の各々に対する印加電圧値を、前記画素の表示階調に対応させて変化させることを特徴とするアクティブマトリクス型液晶装置。
【請求項９】
請求項１〜請求項７のいずれか記載のアクティブマトリクス型液晶装置であって、
前記基本画素の液晶および前記副画素の液晶の各々に対する電圧の印加期間を、前記画素の表示階調に対応させて変化させることを特徴とするアクティブマトリクス型液晶装置。
【請求項１０】
請求項１〜請求項９のいずれか記載のアクティブマトリクス型液晶装置であって、
画像表示のための１フィールド期間を複数のサブフィールド期間に分割し、各サブフィールド期間毎に前記液晶への電圧印加の有無を制御することによって、前記１画素の階調表示を行うことを特徴とするアクティブマトリクス型液晶装置。
【請求項１１】
請求項１〜請求項１０のいずれか記載のアクティブマトリクス型液晶装置であって、
前記基本画素と前記副画素との間、ならびに複数の副画素が設けられるときは各副画素の間に、所定電位に固定されたシールド領域が設けられることを特徴とするアクティブマトリクス型液晶装置。
【請求項１２】
複数の走査線と、複数のデータ線と、マトリクス状に配置された複数の画素を有する画素部と、を含むアクティブマトリクス型液晶装置における、前記画素を構成する画素回路であって、
前記複数の画素のうちの少なくとも一部の画素における前記画素回路は、基本画素を構成する基本画素回路と、副画素を構成する副画素回路と、を有し、
前記基本画素回路および前記副画素回路の各々は、
前記走査線によってオン／オフが制御されると共に、オン状態となったときに前記データ線の電圧を前記液晶に供給するトランスファースイッチと、
前記トランスファースイッチのオンによって前記液晶への印加電圧が立上って最大電圧値に達し、前記トランスファースイッチがオフ状態に移行した後、前記液晶への印加電圧を急峻に低下させる印加電圧オフ手段と、
を有し、
前記基本画素の前記トランスファースイッチおよび前記副画素の前記トランスファースイッチの各々は、ゲートが共通の走査線に接続され、一端が別々のデータ線に接続され、他端が前記液晶に接続されたＭＯＳトランジスタによって構成され、
前記基本画素および前記副画素における前記トランスファースイッチとしての前記ＭＯＳトランジスタのサイズは等しく設定され、
前記１画素の全体の画素電極の面積を１とし、かつ、前記副画素の数をｎ（ｎは１以上の自然数）としたとき、
前記基本画素回路における画素電極の面積は、１／（２ｎ＋１）に設定され、
前記副画素回路における画素電極の面積は、２／（２ｎ＋１）に設定される、
ことを特徴とする画素回路。
【請求項１３】
１画素を基本画素および少なくとも一つの副画素によって構成すると共に、前記基本画素および前記副画素の各々において、液晶への印加電圧が最大値に達した後に前記液晶への印加電圧を急峻に低下させ、これによって、前記基本画素および前記副画素の各々における前記液晶の応答特性のうちの、前記液晶の粘性に依存する立下り応答特性を積極的に利用して階調表示を行うことを特徴とする画素駆動方法。
【請求項１４】
請求項１３記載の画素駆動方法であって、
前記１画素の全体の画素電極の面積を１とし、かつ、前記副画素の数をｎ（ｎは１以上の自然数）としたとき、
前記基本画素回路における前記画素電極の面積は、１／（２ｎ＋１）に設定され、
前記副画素回路における前記画素電極の面積は、２／（２ｎ＋１）に設定される、
ことを特徴とする画素駆動方法。
【請求項１５】
請求項１３または請求項１４記載の画素駆動方法であって、
前記基本画素の画素電極ならびに前記副画素の画素電極の各々に与えられる前記印加電圧の電圧値、または、前記印加電圧が前記液晶に印加される期間を、個別に調整することを特徴とする画素駆動方法。
【請求項１６】
請求項１３〜請求項１５のいずれか記載の画素駆動方法であって、
画像表示のための１フィールド期間を複数のサブフィールド期間に分割し、各サブフィールド期間毎に前記液晶への電圧印加の有無を制御することを特徴とする画素駆動方法。
【請求項１７】
請求項１〜請求項１１のいずれか記載のアクティブマトリクス型液晶装置を搭載する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス型液晶装置、画素回路、画素駆動方法および電子機器に関する。
【背景技術】
【０００２】
少なくとも１つの副画素を用い、いわゆる面積階調法によって多階調表示を行う液晶装置は、例えば、特許文献１に記載されている。
【特許文献１】特開平１０−６８９３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
基本画素と副画素によって１画素を構成する場合、基本画素における液晶の光学的特性（例えば、透過率や反射率）と、副画素における液晶の光学的特性の整合をとることは、正確な多階調表示を行う上で重要である。
【０００４】
例えば、液晶の光学的特性（例えば、透過率）は周囲温度依存性（いわゆる温度特性）をもつ。周囲温度に依存することなく正確な多階調表示を行うためには、液晶の駆動電圧を補正する必要がある。
【０００５】
しかし、基本画素に対する駆動電圧の補正と、副画素に対する駆動電圧の補正は個別に行われるため、補正された駆動電圧にばらつきが生じる場合がある。この場合には、基本画素における液晶の光学的特性と、副画素における液晶の光学的特性とのバランスがくずれ、階調表示に誤差が生じる。
【０００６】
図２０は、基本画素および副画素の各々に対する表示電圧の温度特性補正を個別に行う場合に生じ得る、表示電圧のばらつきを説明するための図である。
【０００７】
図２０において、１画素は、基本画素（Ａ）と、副画素（Ｂ）および副画素（Ｃ）によって構成される。
【０００８】
図２０の右側に点線で囲んで示される液晶の特性図に示されるように、各画素における液晶の光学的特性（以下の説明では透過率とする）は、主として、「立上がり応答特性（立上り特性）」によって制御されるのが一般的である。
【０００９】
すなわち、電圧が印加されていない液晶に対して所定値の電圧を印加すると、液晶の透過率は、時間軸に対して徐々に変化し、やがて印加電圧値によって定まる最大（あるいは最小）の透過率に収束する。このような、液晶の、電圧印加に対する応答特性が「立上り応答特性」である。
【００１０】
液晶の透過率は、「立上り応答特性」が支配的要因となって決定されるため、印加電圧の電圧値等を正確に制御することは重要である。
【００１１】
図２０では、液晶の温度特性を補償するために、各画素（Ａ），（Ｂ），（Ｃ）に与えられる表示電圧（駆動電圧）は、個別に調整される。この調整は、温特補正回路１ａ，１ｂ，１ｃによって行われる。温特補正回路１ａ，１ｂ，１ｃは、個別に与えられる調整信号に基づいて、表示電圧（駆動電圧）に対して温特補償処理を行う。
【００１２】
しかし、各画素に対する温特補償は個別に行われるため、温特補正回路１ａ，１ｂ，１ｃの各々から出力される、補正後の表示電圧（駆動電圧）にばらつきが生じる場合がないと言えない。よって、正確な多階調表示を行うためには、画素毎の表示電圧（駆動電圧）の温特調整を、入念に行う必要があり、このことが温特補正のための表示電圧（駆動電圧）の調整の困難性を高める要因となる。また、高価な回路部品が必要となることからコスト高の一因ともなる。
【００１３】
また、基本画素と副画素の面積比率を調整して面積階調を行う場合に、副画素数に対応して、面積比率をどのように設定するかは重要な問題である。上記特許文献１では、具体的な面積階調の実現方法については記載されていない。
【００１４】
また、面積階調法とデジタル階調駆動法（１フィールドを複数のサブフィールドに分割し、サブフィールドを駆動単位として規格化された駆動パルスで液晶を駆動する時分割駆動法の一種）を組み合わせると、面積階調法によって所定階調が確保されるために、デジタル階調駆動の負担が少なくなり、サブフィールド数を減少させることができる。しかし、必要な階調数から決まるサブフィールド数と、面積階調との整合性をどのようにとればよいかについては、従来、検討されていない。
【００１５】
本発明は、このような考察に基づいてなされたものであり、その目的は、基本画素と副画素によって１画素が構成される液晶装置において、各画素における液晶の光学的特性の整合性を実現容易な方法で確保すると共に、面積階調を行う場合における、副画素の数と面積比率との関係を明確化し、また、面積階調駆動とサブフィールド駆動との整合性も確保し易くする、ことにある。
【課題を解決するための手段】
【００１６】
（１）本発明のアクティブマトリクス型液晶装置の一態様は、複数の走査線と、複数のデータ線と、マトリクス状に配置された複数の画素を有する画素部と、を含むアクティブマトリクス型液晶装置であって、前記複数の画素のうちの少なくとも一部の画素は、基本画素および少なくとも１つの副画素を含み、前記画素における多階調表示を行うために、前記基本画素および前記副画素の各々における液晶の光学特性が独立に制御され、前記基本画素および前記副画素の各々における前記液晶の応答特性のうちの、前記液晶の粘性に依存する立下り応答特性を積極的に利用して階調表示を行う。
【００１７】
基本画素と副画素の各々において、独立した液晶の光学的特性(例えば透過率)が得られるため、１画素全体として所望の階調を刻むことができる。例えば、ノーマリーブラックの基本画素と１個の副画素の画素面積を同じとし、基本画素に電圧を印加して、実効的な透過率５０％を実現したとし、副画素には電圧を印加せずに実効的な透過率が０％とすれば、各画素を合わせた１画素全体としての透過率は２５％（＝（５０＋０）／２）となり、階調表示が可能となる。また、液晶の応答特性（立上り応答特性と立下り応答特性）のうちの立下り応答特性を積極的に利用して階調表示が行われる。「立下り応答特性（立下り特性）」は、液晶の粘性が支配的となって決定される液晶の応答特性であり、具体的には、電圧の印加によって液晶の光学的特性が最大の変化点に到達した後、印加電圧が急峻に低下したとき（具体的には、例えば、液晶への印加電圧をゼロとしたとき）、液晶の光学的特性が、電圧印加時とは逆の方向に変化するときの応答特性であり、この立下り応答特性は、主として液晶の粘性に依存する。基本画素と副画素の各々における液晶の立下り応答特性は、液晶が共通であるために同じであり、その温度依存性（温特）も同じ傾向をもつため、周囲温度が変化すれば、基本画素と副画素の各々における液晶の立下り応答特性も同じように変化する。よって、各画素における液晶の光学的特性は、整合性を保って変化する。よって、１画素に含まれる複数の画素の各々の光学的特性は、周囲温度に影響されずに常にバランスがとれることになり、理想的には温度補償が必要なくなる。また、温度補償が必要な場合であっても、従来よりも容易に、かつ低コストで各画素の温度補償を実行できる。本発明の手法は、アナログ駆動、デジタル駆動を問わず、適用することができる。
【００１８】
（２）本発明のアクティブマトリクス型液晶装置の他の態様では、前記基本画素および前記副画素の各々は、前記走査線によってオン／オフが制御されると共に、オン状態となったときに前記データ線の電圧を前記液晶に供給するトランスファースイッチと、前記トランスファースイッチのオンによって前記液晶への印加電圧が立ち上って最大電圧値に達し、前記トランスファースイッチがオフ状態に移行した後、前記液晶への印加電圧を急峻に低下させる印加電圧オフ手段と、を有する。
【００１９】
液晶の立下り応答特性を階調表示に積極的に利用するための具体的な手段を明確化したものである。すなわち、本実施態様では、印加電圧オフ手段によって、液晶への印加電圧を急峻に低下させる（すなわち印加電圧をオフする）ことによって、液晶の光学的特性は粘性のみに依存して変化し、したがって、液晶の立下り応答特性を、必要なタイミングで積極的に利用することが可能となる。
【００２０】
（３）本発明のアクティブマトリクス型液晶装置の他の態様では、前記印加電圧オフ手段は、前記液晶に並列に接続される保持容量を含み、前記保持容量の容量値は、前記トランスファースイッチのオフ期間において前記液晶の前記印加電圧を一定値に維持できない値に設定される。
【００２１】
従来は、トランスファースイッチがオン状態（書込み状態）からオフ状態となると、液晶への印加電圧は保持容量にて保持期間中は、ほぼ所定値に保持されるのが一般的であるが、本態様では、保持容量の容量値を、保持期間（トランスファースイッチがオフしている期間）において液晶への印加電圧を一定値に保持できないような小さな値に、積極的に設定する。この場合、トランスファースイッチがオン状態となると、液晶への印加電圧が急峻に立ち上がって最大電圧に到達し、その後、トランスファースイッチがオフ状態となると、液晶への印加電圧が急峻に低下する。つまり、トランスファースイッチがオンとなると、印加電圧の急峻な立上がりによって液晶の光学的特性は最大の変化点まで到達し、次にトランスファースイッチがオフすると、液晶の印加電圧は急峻に低下して印加電圧オフ状態となることから、液晶の光学的特性は、今度は、液晶の粘性に依存して徐々に逆方向に変化する。よって、液晶の光学的特性は、立上り応答特性ではなく、主として、立下り応答特性によって決定されることになる。この構成によれば、最も簡素化された構成により、液晶の光学的特性を、液晶の立下り応答特性を支配的な要因として決定することができる。画素回路の構成は何ら複雑化しないため、高密度な画素配置が可能である。また、保持容量（保持コンデンサ）の容量値を小さく設定することは、コストを抑制する上でも効果がある。例えば、小さな容量を小面積で実現しようとすると、ＤＲＡＭ回路（メモリ回路）で用いられているようなタンタルやハフニウムといった高誘電率材料を用いる必要がある。これに対して、保持容量値が小さくて済むのであれば、トランジスタのゲート酸化膜や配線間容量といった一般的な半導体プロセス技術を使用して保持容量を形成できる。よって、製造プロセス上のコストの抑制や、必要なマスク枚数の低減といったコストメリットを得やすくなる。
【００２２】
（４）本発明のアクティブマトリクス型液晶装置の他の態様では、前記印加電圧オフ手段は、前記トランスファースイッチとは独立にオン／オフが制御され、一端が前記液晶に接続され、他端が前記データ線とは別個に設けられるディスチャージ線に接続されたディスチャージ素子を含み、前記トランスファースイッチがオフ状態となり、前記ディスチャージ素子がオン状態となった場合に、前記液晶の前記印加電圧を維持する必要があるときは、前記ディスチャージ線には前記印加電圧と同じ値の第１の電圧を印加し、前記液晶の前記印加電圧を急峻に低下させる必要があるときは、前記ディスチャージ線には前記第１の電圧よりも低い第２の電圧を印加する。
【００２３】
液晶の立下り応答特性を積極的に利用するために、各画素に、印加電圧オフ手段としてのディスチャージ素子を設けるものである。ディスチャージ素子は、トランスファースイッチがオフした後の保持期間において、液晶への印加電圧を積極的に調整するために設けられる。すなわち、液晶の立下がり応答特性を利用するタイミングでディスチャージ素子をオンさせ、ディスチャージ線に低電圧（第２の電圧）を印加することによって、液晶への印加電圧は急峻に低下し、したがって、正確なタイミングで液晶の立下り応答特性を利用することが可能となる。また、液晶の立下り応答特性を利用するタイミングを自在に制御することも可能となる。また、液晶への印加電圧を書込み時の電圧に保持する必要がある期間や、あるいは液晶の立下り応答特性を積極的に利用しない場合においては、ディスチャージ線ならびにディスチャージ素子を経由して、第１の電圧（例えば書込み電圧と同じ値の電圧）を液晶に印加することによって、液晶の印加電圧を正確に一定値に保持することができる。つまり、正規の書込みルートとは別のルートを介して液晶の電圧を精度よく一定値に保持できるのであり、これによって、液晶による階調表示を安定化させることもできる。また、容量値が小さな保持容量とディスチャージ素子とを併用することも可能である。この場合、保持容量があるために液晶への印加電圧が安定化されるという利点がある。また、保持容量だけでは印加電圧の長期間の維持ができないが、ディスチャージ素子をオンさせることによって液晶の印加電圧を、保持期間のすべてにわたって一定値に維持することも簡単にできる。また、液晶の立下がり応答特性を利用するタイミングでディスチャージ素子をオンすると、保持容量の容量値は小さいために、液晶の印加電圧は急峻に立ち下がり、よって、正確なタイミングで液晶の立下り応答特性を利用することができる。
【００２４】
（５）本発明のアクティブマトリクス型液晶装置の他の態様では、前記基本画素の前記トランスファースイッチおよび前記副画素の前記トランスファースイッチの各々は、ゲートが共通の走査線に接続され、一端が別々のデータ線に接続され、他端が前記液晶に接続されたＭＯＳトランジスタによって構成され、前記基本画素および前記副画素における前記トランスファースイッチとしての前記ＭＯＳトランジスタのサイズは等しく設定され、前記基本画素および前記副画素における前記保持容量の容量値は等しく設定される。
【００２５】
基本画素および副画素の各々におけるトランスファースイッチを共通の走査線で駆動することによって、各画素の駆動タイミングを揃えることができる。また、各画素の保持容量値やトランスファースイッチを構成するＭＯＳトランジスタのサイズを同一とすることによって、各画素における特性の微調整が容易化される。例えば、フィードスルー等のカップリングによる電圧変動に対する補正（補償）を基本画素および副画素の各々に行う場合に、各画素に対して同量の補正を行えばよく、調整が容易であるという利点がある。
【００２６】
（６）本発明のアクティブマトリクス型液晶装置の他の態様では、前記基本画素の画素面積と、前記少なくとも１つの副画素の画素面積との比率が所定比率に設定され、これによって前記画素の階調表示が行われる。
【００２７】
基本画素と副画素の面積比を所定比率に設定し、いわゆる面積階調法によって、所定数の階調を刻むことを可能とするものである。
【００２８】
（７）本発明のアクティブマトリクス型液晶装置の他の態様では、前記１画素の全体の画素面積を１とし、かつ、前記副画素の数をｎ（ｎは１以上の自然数）としたとき、前記基本画素の画素面積は、１／（２ｎ＋１）に設定され、前記副画素の画素面積は、２／（２ｎ＋１）に設定される。
【００２９】
このような規則を導入することによって、面積階調法による階調表示を行う場合に、副画素数の数が何個であるかにかかわらず、基本画素と副画素との面積比が一義的に定まり、画素回路の設計が容易化される。また、デジタル階調駆動（サブフィールド駆動）と組み合わせる場合の設計も容易となる。つまり、サブフィールド数と整合のある数の階調を、面積階調法によって確保したい場合に、どれだけの副画素をどのような面積比で設定すればよいのかを計算し易いという利点がある。例えば、ｎ＝１では１／３，２／３，３／３という３階調を実現することができる。ｎ＝２のときは、１／５，２／５，３／５，４／５，５／５の５階調を実現することができる。面積階調法により５階調が実現できるのであれば、例えば、本来ならば２５５のサブフィールド数が必要であるところを、５１サブフィールドで済ますことができ、その分、データ線ドライバにおけるトランジスタの動作速度を遅くすることができる。副画素の数が決まれば、基本画素と副画素との面積比が決定され、実現できる階調数も決定されるため、画素回路の設計上も、有利である。
【００３０】
（８）本発明のアクティブマトリクス型液晶装置の他の態様では、前記基本画素の液晶および前記副画素の液晶の各々に対する印加電圧値を、前記１画素の表示階調に対応させて変化させる。
【００３１】
液晶印加電圧値（波高値）を変化させるというアナログ駆動の手法を導入することによって、１画素における所望の階調値を実現し易くなる。例えば、デジタル階調駆動において規格化されたパルスで液晶を駆動した場合に、立下り応答特性に依存して得られる１画素の実効的な透過率が５０％である場合、規格化されたパルスよりも波高値が大きなパルスを印加することによって、例えば、６０％の透過率を実現することができる。これによって、より細かな階調を刻むことが可能となる。
【００３２】
（９）本発明のアクティブマトリクス型液晶装置の他の態様では、前記基本画素の液晶および前記副画素の液晶の各々に対する電圧の印加期間を、前記１画素の表示階調に対応させて変化させる。
【００３３】
液晶への電圧印加期間（電圧パルスの幅）を変化させるというＰＷＭの手法を導入することによって、１画素における所望の階調値を実現し易くなる。例えば、デジタル階調駆動において規格化されたパルスで液晶を駆動した場合に、立下り応答特性に依存して得られる１画素の実効的な透過率が５０％である場合、規格化されたパルスよりもパルス幅が長いパルスを印加することによって、例えば、６０％の透過率を実現することができる。これによって、より細かな階調を刻むことが可能となる。
【００３４】
（１０）本発明のアクティブマトリクス型液晶装置の他の態様では、画像表示のための１フィールド期間を複数のサブフィールド期間に分割し、各サブフィールド期間毎に前記液晶への電圧印加の有無を制御することによって、前記１画素の階調表示を行う。
【００３５】
デジタル駆動（サブフィールド駆動）にも本発明の適用範囲を広げることによって、より細かな階調を、無理なく刻むことが可能となる。
【００３６】
（１１）本発明のアクティブマトリクス型液晶装置の他の態様では、前記基本画素と前記副画素との間、ならびに複数の副画素が設けられるときは各副画素の間に、所定電位に固定されたシールド領域が設けられる。
【００３７】
電磁波のシールド領域を設けることによって、基本画素と副画素間における電界、あるいは副画素間における電界が、液晶の光学的特性に与える悪影響を軽減することができる。また、簡単な手法であるため、実現が容易である。
【００３８】
（１２）本発明の画素回路は、複数の走査線と、複数のデータ線と、マトリクス状に配置された複数の画素を有する画素部と、を含むアクティブマトリクス型液晶装置における、前記画素を構成する画素回路であって、前記複数の画素のうちの少なくとも一部の画素における前記画素回路は、基本画素を構成する基本画素回路と、副画素を構成する副画素回路と、を有し、前記基本画素回路および前記副画素回路の各々は、前記走査線によってオン／オフが制御されると共に、オン状態となったときに前記データ線の電圧を前記液晶に供給するトランスファースイッチと、前記トランスファースイッチのオンによって前記液晶への印加電圧が立上って最大電圧値に達し、前記トランスファースイッチがオフ状態に移行した後、前記液晶への印加電圧を急峻に低下させる印加電圧オフ手段と、を有し、前記基本画素の前記トランスファースイッチおよび前記副画素の前記トランスファースイッチの各々は、ゲートが共通の走査線に接続され、一端が別々のデータ線に接続され、他端が前記液晶に接続されたＭＯＳトランジスタによって構成され、前記基本画素および前記副画素における前記トランスファースイッチとしての前記ＭＯＳトランジスタのサイズは等しく設定され、前記１画素の全体の画素電極の面積を１とし、かつ、前記副画素の数をｎ（ｎは１以上の自然数）としたとき、前記基本画素回路における画素電極の面積は、１／（２ｎ＋１）に設定され、前記副画素回路における画素電極の面積は、２／（２ｎ＋１）に設定される。
【００３９】
本発明の画素回路では、各画素の特性を揃えることが容易であり、温度特性の調整も容易に行うことができる。また、副画素数によって、基本画素と副画素との面積比が一律に決まり、設計上も有利である。
【００４０】
（１３）本発明の画素駆動方法の一態様では、１画素を基本画素および少なくとも一つの副画素によって構成すると共に、前記基本画素および前記副画素の各々において、液晶への印加電圧が最大値に達した後に前記液晶への印加電圧を急峻に低下させ、これによって、前記基本画素および前記副画素の各々における前記液晶の応答特性のうちの、前記液晶の粘性に依存する立下り応答特性を積極的に利用して階調表示を行う。
【００４１】
この画素駆動方法によれば、液晶の立下り応答特性を支配的な要素として液晶の光学的特性を制御することができ、基本画素と副画素との温度特性の調整が容易となる。
【００４２】
（１４）本発明の画素駆動方法の他の態様では、１画素の全体の画素電極の面積を１とし、かつ、前記副画素の数をｎ（ｎは１以上の自然数）としたとき、前記基本画素回路における前記画素電極の面積は、１／（２ｎ＋１）に設定され、前記副画素回路における前記画素電極の面積は、２／（２ｎ＋１）に設定される。
【００４３】
本発明の画素駆動方法において、面積階調法を導入し、その際、副画素数によって基本画素と副画素の面積比を一律に決定するものである。
【００４４】
（１５）本発明の画素駆動方法の他の態様では、前記基本画素の画素電極ならびに前記副画素の画素電極の各々に与えられる前記印加電圧の電圧値、または、前記印加電圧が液晶に印加される期間を、個別に調整する。
【００４５】
本発明の画素駆動方法において、印加電圧値（波高値）を変化させるアナログ駆動的な手法、あるいは、電圧の印加期間（電圧パルスのパルス幅）を変化させるＰＷＭの手法を導入することによって、所望の階調値を無理なく得ることが容易となり、より細かな階調も刻むことが可能となる。
【００４６】
（１６）本発明の画素駆動方法の他の態様では、画像表示のための１フィールド期間を複数のサブフィールド期間に分割し、各サブフィールド期間毎に前記液晶への電圧印加の有無を制御する。
【００４７】
デジタル駆動（サブフィールド駆動）にも本発明の適用範囲を広げることによって、より細かな階調を、無理なく刻むことが可能となる。
【００４８】
（１７）本発明の電子機器は、本発明のアクティブマトリクス型液晶装置を搭載する。
【００４９】
本発明によれば、簡単な構成によって、細かな階調を刻むことができる、ローコストかつ高精彩な液晶装置を実現できる。よって、この液晶装置を搭載した電子機器（携帯端末等）も、小型、ローコスト、かつ高性能という機能を享受することができる。
【発明を実施するための最良の形態】
【００５０】
次に、本発明の実施形態について、図面を参照して説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成のすべてが、本発明の解決手段として必須であるとは限らない。
【００５１】
（第１の実施形態）
（液晶の立下り応答特性の利用）
図１（Ａ）〜図１（Ｄ）は、本発明のアクティブマトリクス型液晶装置が、液晶の立下り応答特性を利用して画像表示を行うことを説明するための図である。
【００５２】
図１（Ａ）は、通常（従来）のアクティブマトリクス型液晶装置の画素構成の一例（ＤＲＡＭ構成）を示す回路図である。トランスファースイッチとして機能するＮＭＯＳトランジスタ（Ｍ１）のゲートは走査線（Ｗ）に接続され、一端がデータ線（ＤＬ）に接続され、他端は保持容量（Ｃ１）および液晶（ＬＣ）の一極に接続されている。保持容量（Ｃ１）および液晶（ＬＣ）の他極はＶＣＯＭ（基板共通電位：例えばＧＮＤ）に接続されている。保持容量（Ｃ１）は、画素の非選択期間において、液晶（ＬＣ）への印加電圧を所定レベルに保持できるような容量値に設定されている。
【００５３】
図１（Ｂ）は、図１（Ａ）に示される液晶（ＬＣ）における透過率の変化を示す。図示されるように、液晶（ＬＣ）の透過率は、時刻ｔ０から徐々に立ち上がり、やがて飽和して時刻ｔ１に至る。通常（従来）の液晶（ＬＣ）の実効的な透過率は、電圧印加に対する立上がり応答特性Ｓ１が支配的要因となって決定される。
【００５４】
図１（Ｃ）は、本発明のアクティブマトリクス型液晶装置の画素構成の一例（ＤＲＡＭ構成）を示す回路図である。図１（Ｃ）の画素構成は、基本的には図１（Ａ）と同じである。ただし、図１（Ｃ）の保持容量（Ｃ２）の容量値は、保持容量（Ｃ１）に比べて十分に小さく設定されている。この結果、保持容量（Ｃ２）は、非選択期間において、液晶（ＬＣ）への印加電圧を所定レベルに維持することができない。
【００５５】
図１（Ｄ）は、図１（Ｃ）に示される液晶（ＬＣ）における透過率の変化を示す。図示されるように、トランスファースイッチ（Ｍ１）がオンすると、液晶（ＬＣ）の透過率は、時刻ｔ０から急峻に立上がり、すぐに最高値に到達する。トランスファースイッチ（Ｍ１）がオフすると、液晶（ＬＣ）への印加電圧は急峻に低下する（０Ｖに戻る）ため、液晶（ＬＣ）に印加される電圧がなくなり、液晶の透過率は、液晶自体の粘性に従って徐々に変化する。したがって、図１（Ｄ）の液晶の実効的透過率は、液晶の粘性にのみ依存した立下がり特性（Ｓ２）が支配的要因となって決定される。
【００５６】
（副画素を使用した場合の各画素の温特調整について）
図２は、副画素を使用した場合の各画素の温特調整について説明するための図である。図２では、１画素を、一つの基本画素（Ａ）、副画素（Ｂ）および副画素（Ｃ）によって構成している。
【００５７】
図２の右側には、周囲温度が（Ｔ１，Ｔ２，Ｔ３）のときの、各画素（Ａ）〜（Ｃ）の立下り応答特性（Ｓ２）が示されている。
【００５８】
基本画素（Ａ）の立下り応答特性は、Ｑ１（Ｔ１），Ｑ２（Ｔ２），Ｑ３（Ｔ３）のように変化する。Ｑ１，Ｑ２，Ｑ３は各々、周囲温度がＴ１，Ｔ２，Ｔ３のときの立下り応答特性である。
【００５９】
同様に、副画素（Ｂ）の立下り応答特性は、Ｐ１（Ｔ１），Ｐ２（Ｔ２），Ｐ３（Ｔ３）のように変化する。同様に、副画素（Ｃ）の立下り応答特性は、Ｒ１（Ｔ１），Ｒ２（Ｔ２），Ｒ３（Ｔ３）のように変化する。
【００６０】
図２から明らかなように、基本画素（Ａ）と副画素（Ｂ），（Ｃ）の立下り応答特性は、周囲温度に依存して、同じ傾向をもって変化する。よって、各画素の光学的特性のバランスは一定に保たれる。
【００６１】
つまり、液晶（ＬＣ）の粘性は、周囲温度が決まれば一義的に決定される。図１（Ｃ），（Ｄ）の場合、液晶の実効的な透過率は、印加電圧ではなく粘性に依存した立下り応答特性（Ｓ２）が支配的となって決定されるため、周囲温度が決まれば、立上がり特性（Ｓ２）も定まることになる。
【００６２】
したがって、図２の場合、１画素を基本画素と副画素で構成した場合、周囲温度が変化すると、各画素の液晶の立下り応答特性（Ｓ２）は、周囲温度に依存して同じ傾向をもって変化し、各画素の光学的特性のバランスは一定に保たれる。
【００６３】
このため、図２では、基本画素（Ａ）と副画素（Ｂ），（Ｃ）の温特合わせが不要となり、また、その温特合わせが必要となったとしても、その調整は、従来（図２０の場合）よりも精度の低い回路部品を用いて容易に行うことができる。
【００６４】
（立上がり特性と立下り応答特性について）
図３は、液晶の立上がり特性と立下り応答特性について説明するための図である。図３（Ａ）はノーマリーホワイトの液晶に急峻な電圧を印加した後、印加電圧を急峻に低下させた（印加電圧をゼロとした）場合の透過率の変化を示し、図３（Ｂ）は、ノーマリーブラックの液晶に急峻な電圧を印加した後、印加電圧を急峻に低下させた（印加電圧をオフした）場合の透過率の変化を示している。
【００６５】
図３（Ａ）では、ノーマリーホワイトであるため、電圧印加がないときは透過率が１００％であり、電圧印加とともに透過率は急峻に立ち上がって飽和する（つまり、透過率は０％となる）。印加電圧がオフとなると、透過率は粘性に依存して徐々に立下がる。
【００６６】
一般に、液晶の透過率Ａと透過率Ｂが、Ａ＞Ｂの関係にあるとき、ＡからＢに向かうときの特性を「ディケイ特性」といい、ＢからＡに向かうときの特性を「ライズ特性」という。
【００６７】
図３（Ａ）では、電圧印加に伴って立上がるときの特性が「ディケイ特性」であり、印加電圧がオフとなって立下がるときの特性が「ライズ特性」ということになる。
【００６８】
図３（Ｂ）は、ノーマリーブラックの液晶であるため、電圧印加がないときは透過率が０％であり、電圧印加とともに透過率は急峻に立ち上がって飽和する（つまり、透過率は１００％となる）。図３（Ｂ）では、電圧印加に伴って立上がるときの特性が「ライズ特性」であり、印加電圧がオフとなって立下がるときの特性が「ディケイ特性」ということになる。
【００６９】
ライズ特性とディケイ特性は、ノーマリーブラックの液晶とノーマリーホワイトの液晶では逆になる。そこで、本発明では、誤解が生じないように、「立上り応答特性」と「立下り応答特性」という用語を使用する。
【００７０】
「立上り応答特性（Ｓ１）」は、要するに、「液晶に電圧を印加したときの液晶の応答特性」であり、「立下り応答特性（Ｓ２）」とは、「液晶に印加する電圧を急峻に低下させたとき（一般的には印加電圧をオフした場合）における液晶の応答特性」である。
【００７１】
上述のとおり、本発明では、副画素を使用すると共に、各画素の液晶の立下り応答特性（Ｓ２）を支配的要因として、各画素の実効的な透過率を決定（制御）する。
【００７２】
（基本画素と副画素を用いて多階調表示を実現する方法）
次に、基本画素と副画素を用いて多階調表示を実現する方法について説明する。
【００７３】
１．面積階調法
図４は、基本画素と副画素を用いて面積階調法によって多階調表示を行う例を示す図である。
【００７４】
本発明では、副画素の数をｎ（ｎは１以上の自然数）としたとき、基本画素における画素面積は、１／（２ｎ＋１）に設定され、副画素の画素面積は、２／（２ｎ＋１）に設定される。画素面積は、すなわち、画素電極の面積のことである。
【００７５】
図４では、副画素の数は、２個であるため（ｎ＝２）、１画素全体の面積を１とすると、基本画素（Ａ）の画素面積は１／５であり、副画素（Ｂ），（Ｃ）は各々、２／５である。したがって、基本画素（Ａ）、副画素（Ｂ）、副画素（Ｃ）の画素面積比は、１：２：２に設定されることになる。
【００７６】
基本画素（Ａ）と副画素（Ｂ），（Ｃ）は全体で１画素として機能し、各画素の液晶の透過率の相互作用によって、１画素の表示階調が決定される。
【００７７】
図４の右側に示されるように、基本画素（Ａ）には、実効透過率が１／５の液晶が１個あり、副画素（Ｂ）には、実効透過率１／５の液晶が２個あり、同様に、副画素（Ｃ）には、実効透過率１／５の液晶が２個あると考えることができ、これらの液晶全体として、１／５階調単位で、階調を刻むことができる。
【００７８】
すなわち、副画素（Ａ）のみをオンさせれば１／５階調であり、副画素（Ｂ）単独ならば２／５階調であり、基本画素（Ａ）と副画素（Ｂ）を共にオンさせれば３／５階調であり、副画素（Ｂ），（Ｃ）を同時にオンさせれば４／５階調であり、全部同時にオンさせれば階調１が表示される。
【００７９】
このように、上記のような規則を導入することによって、面積階調法による階調表示を行う場合に、副画素数の数（ｎ）が何個であるかにかかわらず、基本画素と副画素との面積比が一義的に定まり、画素回路の設計が容易化される。また、デジタル階調駆動（サブフィールド駆動）と組み合わせる場合の設計も容易となる。つまり、サブフィールド数と整合のある数の階調を、面積階調法によって確保したい場合に、どれだけの副画素をどのような面積比で設定すればよいのかを計算し易いという利点がある。例えば、ｎ＝１では１／３，２／３，３／３という３階調を実現することができる。ｎ＝２のときは、上述のように、１／５，２／５，３／５，４／５，５／５の５階調を実現することができる。面積階調法により５階調が実現できるのであれば、例えば、本来ならば２５５のサブフィールド数が必要であるところを、５１サブフィールドで済ますことができ、その分、データ線ドライバにおけるトランジスタの動作速度を遅くすることができる。副画素の数が決まれば、基本画素と副画素との面積比が決定され、実現できる階調数も決定されるため、画素回路の設計上も、有利である。
【００８０】
（面積階調の実現方法）
図５は、図４の面積階調を実現するための液晶装置の構造の一例を示す図である。ＴＮ液晶装置（ＳＴＮ液晶でもよい）では、液晶層２０が対向電極１０（ＶＣＯＭ電位に接続されている）と画素電極３０ａ，３０ｂ，３０ｃに挟まれている。
【００８１】
図示されるように、画素電極３０ａ，３０ｂ，３０ｃは各々、基本画素（Ａ），副画素（Ｂ），副画素（Ｃ）を構成しており、各画素電極の面積は、１：２：２に設定されている。
【００８２】
図６は、図４の面積階調を実現するための液晶装置の構造の他の例を示す図である。図６の液晶装置は、ＦＦＳ（フリンジフィールド・スイッチング）モードの液晶装置である。ＦＦＳモードは、ＩＰＳ（インプレーン・スイッチング）ＩＰＳモードと同様に、基板に対して水平方向の横電界（あるいは斜め電界）を用いて液晶分子の向きをスイッチングさせるモードである。ＦＦＳモード液晶では、画素電極とコモン電極との間隔を液晶パネルの上下基板間のセルギャップよりも狭くすることによりフリンジフィールドを形成する。このフリンジフィールドに発生する電界によって液晶層の液晶分子を動作させるため、ＩＰＳモードの液晶に比べて高開口率かつ高透過率である。
【００８３】
図６のＦＦＳモードの液晶装置は、水平方向に配置されたコモン電極５０上に絶縁膜５１が形成され、絶縁膜５１上に、透明電極（ＩＴＯ電極）からなる画素電極（４０ａ，４０ｂ，４０ｃ）が形成されている。図６中、参照符号２０は液晶層であり、参照符号６０は対向基板である。
【００８４】
図示されるように、画素電極４０ａ，４０ｂ，４０ｃは各々、基本画素（Ａ），副画素（Ｂ），副画素（Ｃ）を構成しており、各画素電極の面積は、１：２：２に設定されている。
【００８５】
２．液晶への印加電圧値（波高値）を変化させて階調表示を行う方法
図７は、液晶への印加電圧値を変化させて階調表示を行う方法を示す図である。図７では、基本画素（Ａ）と、副画素（Ｂ）および（Ｃ）の画素面積（画素電極の面積）は同じに設定されている（ただし、これに限定されるものではなく、図６のように、１：２：２に設定してもよい）。
【００８６】
図７では、基本画素（Ａ）に対する印加電圧値を“１”とすると、副画素（Ｂ），（Ｃ）に対する印加電圧値は“２”に設定されている。これによって、基本画素（Ａ）の実効的な透過率は“１／５”となり、副画素（Ｂ），（Ｃ）の実効的な透過率は“２／５”となり、各画素の透過率の相互作用によって、１画素全体の透過率が決定される。
【００８７】
液晶印加電圧値（波高値）を変化させるというアナログ駆動の手法を導入することによって、１画素における所望の階調値を実現し易くなる。例えば、デジタル階調駆動において規格化されたパルスで液晶を駆動した場合に、立下り応答特性に依存して得られる１画素の実効的な透過率が５０％である場合、規格化されたパルスよりも波高値が大きなパルスを印加することによって、例えば、６０％の透過率を実現することができる。これによって、より細かな階調を刻むことが可能となる。
【００８８】
３．液晶への電圧印加期間を変化させて階調表示を行う方法
図８は、液晶への電圧印加期間を変化させて階調表示を行う方法を示す図である。図８では、基本画素（Ａ）と、副画素（Ｂ）および（Ｃ）の画素面積（画素電極の面積）は同じに設定されている（ただし、これに限定されるものではなく、図６のように、１：２：２に設定してもよい）。
【００８９】
図８では、基本画素（Ａ）に対する印加電圧期間を“１”とすると、副画素（Ｂ），（Ｃ）に対する電圧印加期間は“２”に設定されている。これによって、基本画素（Ａ）の実効的な透過率は“１／５”となり、副画素（Ｂ），（Ｃ）の実効的な透過率は“２／５”となり、各画素の透過率の相互作用によって、１画素全体の透過率が決定される。
【００９０】
液晶への電圧印加期間（電圧パルスの幅）を変化させるというＰＷＭの手法を導入することによって、１画素における所望の階調値を実現し易くなる。例えば、デジタル階調駆動において規格化されたパルスで液晶を駆動した場合に、立下り応答特性に依存して得られる１画素の実効的な透過率が５０％である場合、規格化されたパルスよりもパルス幅が長いパルスを印加することによって、例えば、６０％の透過率を実現することができる。これによって、より細かな階調を刻むことが可能となる。
【００９１】
また、図７で説明した印加電圧値を変化させる方法と組み合わせることによって、さらに細かく階調を刻むことができる。
【００９２】
４．面積階調法と時分割駆動法（デジタル階調駆動）との組み合わせによる多階調表示図９は、面積階調法と時分割駆動法との組み合わせによる多階調表示を説明するための図である。図９の場合、図４〜図６で説明した面積階調法によって５階調を確保し、さらに、時分割駆動によって階調数を増加させている。
【００９３】
図９では、１フィールドを４つのサブフィールド（第１〜第４のサブフィールド）に分割し、サブフィールド単位で規格化された電圧パルスのオン／オフを制御することによって、階調表示を実現する。図９の場合、合計で２０階調を実現している。このとき、面積積階調法によって５階調を確保しているため、サブフィールド数は４サブフィールドで済む。サブフィールド数の削減は、データ線駆動回路の動作周波数の低減につながり、トランジスタの負担が少なくなり、また、低消費電力化にも寄与する。
【００９４】
（第２の実施形態）
（副画素をもつデジタル階調駆動方式の液晶装置の構成）
【００９５】
図１０は、本発明の液晶装置（ここでは副画素を備える反射型の液晶装置）の全体の具体的な構成を示すブロック図である。
【００９６】
図示されるように、液晶装置は、画素部１０１と、タイミング生成回路２０１と、データコーディング回路３０１と、フィールドメモリ３１０と、走査線駆動回路４０１と、データ線駆動回路５００と、を有する。画素部１０１には、複数の画素（Ｊ１〜Ｊｘ）がマトリクス状に配置される。各画素（Ｊ１〜Ｊｘ）の各々は、基本画素Ａ（Ａ１〜Ａｘ）と、副画素Ｂ（Ｂ１〜Ｂｘ）と、副画素Ｃ（Ｃ１〜Ｃｘ）を備える。
【００９７】
１画素に含まれる基本画素と副画素は共通の走査線（Ｗ１〜Ｗｎ）で同時に駆動され、かつ、基本画素と各副画素とは、別個のデータ線（ＤＬ）で駆動される。すなわち、基本画素および各副画素における液晶の光学的特性（透過率）は、各々独立に制御される。
【００９８】
走査線駆動回路４０１は、書込みパルス（Ｇ１〜Ｇｎ）によって、走査線（Ｗ１〜Ｗｎ）を駆動する。
【００９９】
また、データ線駆動回路５００は、データ線（ＤＬ）を経由して各画素１１０に表示電圧（書込み電圧）ｄ１〜ｄｎを供給する。
【０１００】
書込み電圧（ｄ１〜ｄｎ）の生成の基礎となる２値データ（Ｄｓ）は、データコーディング回路３０１により生成される。各部の動作タイミングは、タイミング生成回路２０１から出力される各種のタイミング信号に基づいて制御される。
【０１０１】
タイミング信号生成回路２０１は、上位装置（不図示）から供給される垂直同期信号Ｖｓ、水平同期信号Ｈｓ、ドットクロック信号ＤＣＬＫ等のタイミング信号に従って、極性反転信号ＦＲ、走査スタートパルスＤＹ、走査側転送クロックＣＬＹ、データイネーブル信号ＥＮＢＸ、データ転送クロックＣＬＸ、データ転送スタートパルスＤＤＳ、サブフィールド識別信号ＳＦを生成する。各信号の機能を以下に説明する。
【０１０２】
極性反転信号ＦＲは、１フィールド毎に極性が反転する信号である。走査スタートパルスＤＹは、各サブフィールドの最初に出力されるパルス信号であり、これが走査線駆動回路４０１に入力されることにより、走査線駆動回路４０１は書込みパルス（Ｇ１〜Ｇｎ）を出力する。走査側転送クロックＣＬＹは、走査側（Ｙ側）の走査速度を規定する信号であり、書込みパルス（Ｇ１〜Ｇｎ）はこの転送クロックに同期して走査線毎送られる。
【０１０３】
データイネーブル信号ＥＮＢＸは、データ線駆動回路５００中にあるシフトレジスタに蓄えられたデータを水平画素数分並列に出力させるタイミングを決定するものである。データ転送クロックＣＬＸは、データ線駆動回路５００ヘデータを転送するためのクロック信号である。サブフィールド識別信号ＳＦは、そのパルス（サブフィールド）が何番目のパルスであるかを、データコーディング回路３０１へ知らせるためのものである。
【０１０４】
データコーディング回路３０１では、表示データを２値化する際に、１フィールドのうちのどのサブフィールドであるかを認識する必要がある。本実施の形態では、タイミング信号生成回路２０１で、走査スタートパルスＤＹを計数し、その結果をサブフィールド識別信号ＳＦとしてデータコーディング回路３０１に向けて出力するようになっている。データコーディング回路３０１は、このサブフィールド識別信号ＳＦによりサブフィールドを認識する。
【０１０５】
データコーディング回路３０１に接続されるフィールドメモリ３１０には、例えば、２フィールド分の表示データを蓄えられる分の容量が設けられている。ここで、第１のフィールドメモリは、外部より入力される表示データが書き込まれるメモリであり、第２のフィールドメモリは１フィールド前に入力された表示データが格納されているメモリである。フィールドメモリ３１０は、第１のフィールドメモリに外部から人力されている表示データが書き込まれている間に、データコーディング回路３０１が第２のフィールドメモリにアクセスし、各画素の表示データが読み出されるようになっている。第１のフィールドメモリと第２のフィールドメモリの役割は、フィールド毎に交換される。
【０１０６】
図１１は、図１０の液晶装置における１画素の具体的な構成を示す図である。図１１では、図１０の画素Ｊ１の構成が示されている。
【０１０７】
図示されるように、画素Ｊ１は、基本画素（Ａ１）と、副画素（Ｂ１）と、副画素（Ｃ１）で構成される。基本画素（Ａ１）は、トランスファースイッチとしてのＮＭＯＳトランジスタ（Ｍ１ａ）と、非選択期間（保持期間）において電圧を所定レベルに保持できない小さな容量値の保持容量（Ｃａ）と、液晶素子（ＬＣ）とにより構成される。
【０１０８】
同様に、副画素（Ｂ１）は、トランスファースイッチとしてのＮＭＯＳトランジスタ（Ｍ１ｂ）と、非選択期間（保持期間）において電圧を所定レベルに保持できない小さな容量値の保持容量（Ｃｂ）と、液晶素子（ＬＣ）とにより構成される。同様に、副画素（Ｃ１）は、トランスファースイッチとしてのＮＭＯＳトランジスタ（Ｍ１ｃ）と、非選択期間において電圧を所定レベルに保持できない小さな容量値の保持容量（Ｃｃ）と、液晶素子（ＬＣ）とにより構成される。
【０１０９】
保持容量（Ｃｂ，Ｃｃ）の容量値が非選択期間（保持期間）において電圧を一定に維持できないような小さな値に設定することによって、データ線の電位がＬからＨに変化すると、液晶素子（ＬＣ）への印加電圧は急峻に立ち上る。同様に、データ線の電位がＨからＬに変化すると、液晶素子（ＬＣ）への印加電圧は急峻に立ち下がり、これによって、液晶素子（ＬＣ）は印加電圧オフ状態となる。すなわち、保持容量（Ｃｂ，Ｃｃ）は、印加電圧オフ手段として機能する。この印加電圧オフ状態における液晶の透過率の変化がその画素の表示階調を決定する主な要因となる。
【０１１０】
但し、画素構成は上記のものに限定されない。例えば、ＳＲＡＭ等のメモリ回路を備える画素を用いることもできる。なお、保持容量の容量値を小さく設定するだけでは、液晶の印加電圧を保持期間において維持する必要がある場合に対応できないが、この場合には、第４の実施形態の回路構成を用いれば問題は生じない（この点については、第４の実施形態で図面を参照して説明する）。
【０１１１】
図１２は、図１０に示されるデータ線駆動回路の回路構成例を示すブロック図である。図示されるように、データ線駆動回路５００は、シフトレジスタ５１０と、第１ラッチ回路５２０と、第２ラッチ回路５３０と、電位選択回路５４０と、によって構成される。
【０１１２】
電位選択回路５４０は、第２ラッチ回路５３０を構成する各ラッチからのデータ１１４に基づいて、−Ｖ１，０，＋Ｖ１のいずれかを選択して出力する。
【０１１３】
例えば、電位選択回路５４０から出力される電圧（ｄ１，ｄ２，ｄ３）は各々、画素Ｊ１の基本画素（Ａ１），副画素（Ｂ１），副画素（Ｃ１）の各々に対応する。
【０１１４】
また、データ線の駆動電圧値を可変とする場合には、図１２の右上側に示されるように、Ｄ／Ａ変換器５５０を設ける。Ｄ／Ａ変換器５５０は、基本画素（Ａ），副画素（Ｂ），副画素（Ｃ）の各々用の駆動データ（ＶＤＡＴＡ（Ａ），（Ｂ），（Ｃ））を、アナログ値に変換し、電位選択回路５４０に供給する。電位選択回路５４０は、第２ラッチ回路５３０を構成する各ラッチからのデータ１１４に基づいて、Ｄ／Ａ変換器５５０からのアナログ電圧のいずれかを選択する。
【０１１５】
図１３は、図１０の液晶装置におけるサブフィールド駆動の一例を示す図である。図１３では、１フィールドを１２個のサブフィールド（１ｓｆ〜１２ｓｆ）に分割している。基本画素（Ａ），（Ｂ），（Ｃ）の各々には、第１サブフィールド（１ｓｆ）においてのみ駆動電圧が印加される。基本画素（Ａ），副画素（Ｂ），副画素（Ｃ）のいずれも、液晶の立下がり応答特性を支配的な要因として光学的特性（透過率）が制御される。ただし、副画素（Ｂ）については、印加電圧値が、他の画素の１／２となっており、これによって、副画素（Ｂ）の実効的な透過率が微調整されており、したがって、より細かな階調を刻むことができる。
【０１１６】
図１４は、図１０の液晶装置におけるサブフィールド駆動の他の例を示す図である。図１３と同様に、１フィールドは１２個のサブフィールド（１ｓｆ〜１２ｓｆ）に分割される。
【０１１７】
図１４の場合、パルス幅を変化させる手法が採用され、これによって、基本画素（Ａ）の実効的な透過率が微調整される。
【０１１８】
基本画素（Ａ）には、第１サブフィールド（１ｓｆ）から第５サブフィールド（５ｓｆ）までの期間において、電圧が印加される。一方、副画素（Ｂ）には電圧が印加されない。また、副画素（Ｃ）には、第１サブフィールド（１ｓｆ）においてのみ電圧が印加される。基本画素（Ａ），副画素（Ｂ），副画素（Ｃ）の各々の透過率の相互作用によって、１画素全体の実効的な透過率が決定される。
【０１１９】
（第３の実施形態）
図１５は、１画素においてシールド領域を設けた例を示す図である。図示されるように、基本画素（Ａ）と副画素（Ｂ）との間、ならびに副画素（Ｂ）と副画素（Ｃ）との間に、所定電位（図１５では接地電位）に接続されたシールド領域（Ｌ）が設けられている。このシールド領域は、例えば接地配線によって構成される。
【０１２０】
電磁波のシールド領域（Ｌ）を設けることによって、基本画素（Ａ）と副画素（Ｂ）間における電界、あるいは副画素（Ｂ）と（Ｃ）との間における電界が、液晶の光学的特性に与える悪影響を軽減することができる。このことは、多階調表示の安定性向上に寄与する。また、簡単な手法であるため、実現が容易である。
【０１２１】
（第４の実施形態）
上述のとおり、本発明では、液晶の光学的特性を立下り応答特性（液晶の粘性に依存する特性）を利用して制御する。上述の例では、各画素の保持容量の容量値を従来よりも小さな値に設定し、これによって液晶の立下り応答特性を積極的に利用している。但し、液晶の立下り応答特性を積極的に利用する方法は、上述の方法に限定されるものではなく、種々の変形、応用が可能である。例えば、回路の工夫によって、液晶の立下り応答特性を、より正確かつ自在に利用することが可能となる。
【０１２２】
本実施形態では、各画素にディスチャージ素子を付加して、液晶の立下り応答特性を、より正確かつ自在に制御する。
【０１２３】
また、トランスファースイッチがオフした後、所定期間においては、液晶への印加電圧を一定に維持したい場合もあり得、また、液晶の立下り応答特性を利用しない場合もあり得る。ディスチャージ素子を設ける構成によれば、このような要求にも柔軟に対応することが可能である。
【０１２４】
なお、以下の説明では、ディスチャージ素子としてＮＭＯＳトランジスタを利用した場合について説明する。但し、これに限定されるものではなく、ダイオードを利用したスイッチ回路等によってディスチャージ素子を構成してもよい。本実施形態では、ディスチャージ素子（ならびに保持容量）が、印加電圧オフ手段の構成要素となる。
【０１２５】
（ディスチャージトランジスタを備える画素回路の回路構成と動作）
図１６（Ａ），図１６（Ｂ）は、本発明の液晶装置の他の例（ディスチャージ回路を設ける例）の構成を示す回路図である。図１６（Ａ）は、本実施形態の画素回路の構成を示している。図示されるように、通常の走査線（Ｗ１）によって駆動されるトランスファースイッチトランジスタ（Ｍ１０）に加えて、ディスチャージ線（Ｗ２）によって駆動されるディスチャージトランジスタ（Ｍ２０）が設けられている。
【０１２６】
図１６（Ａ）に示される保持容量（Ｃ１０）は、前掲の実施形態で説明したとおりの、保持期間において液晶への印加電圧を一定値に保持できない小さな容量値に設定されている。この保持容量（Ｃ１０）は、液晶素子（ＬＣ）への印加電圧を安定化させるのに役立つ。ただし、本実施形態の画素回路では、基本的には、保持容量（Ｃ１０）を除去することも可能である。また、場合によっては、保持容量（Ｃ１０）の容量値を通常の容量値に設定することもできないわけではない。
【０１２７】
図１６（Ａ）の画素回路では、走査線(Ｗ１)をアクティブ状態とし、画素回路に、第１のデータ線（ＤＬ１ａ）を介して正規データ（Ｄ１）を書き込む。次に、その走査線（Ｗ１）を非アクティブとし、その後、ディスチャージ線（Ｗ２）をアクティブとしてディスチャージトランジスタ（Ｍ２０）をオンさせる。
【０１２８】
このディスチャージトランジスタ（Ｍ２０）には、第２のデータ線ＤＬ１ｂを経由して、液晶（ＬＣ）への印加電圧を調整するための調整データ（Ｄ２）が与えられる。調整データ（Ｄ２）は、例えば、“１”（＝ＶＤＤ：第１の電圧）と、“０”（＝ＶＣＯＭ：第２の電圧）の２値電圧データである。但し、これに限定されるものではなく、液晶の光学的特性を意図的に変更する目的で、調整データ（Ｄ２）を多値化することも可能である。
【０１２９】
例えば、トランスファースイッチトランジスタ（Ｍ１０）のオンによって液晶への印加電圧が十分に変化し、例えばＶＤＤに達する。その後、例えば、タイミング調整のために所定期間に渡ってその印加電圧値（ＶＤＤ）を維持する場合や、液晶の立下り応答特性を積極的には利用しない場合には、調整データ（Ｄ２）として“１”（＝ＶＤＤ：第１の電圧）を選択する。
【０１３０】
また、液晶の立下がり特性を積極的に利用する場合には、立下り応答特性を必要とするタイミングで、調整データ（Ｄ２）として“０”（＝ＶＣＯＭ＝ＧＮＤ：第２の電圧）を選択する。これによって、液晶（ＬＣ）への印加電圧を急峻に低下させることができる。このとき、液晶（ＬＣ）の光学的特性は、主に粘性にのみ依存して変化し、これによって、液晶の立下り応答特性を積極的に利用した階調表示が実現される。
【０１３１】
図１６（Ｂ）は、図１６（Ａ）の画素回路を用いた液晶装置におけるドライバの構成例を示している。Ｙドライバ回路５２は、前掲の実施形態と同じ構成（シフトレジスタ回路と走査線駆動回路を備える構成）である。
【０１３２】
Ｘドライバ回路５０は、シフトレジスタ回路とサンプルホールド回路から構成され、前掲の実施形態と同様の構成を採る。但し、データ線の電位がＶＤＤとＶＣＯＭ電位の２値しかとらない場合は、サンプルホールド回路のかわりにラッチ回路（Ｄラッチ回路等）を使用しても良い。
【０１３３】
ディスチャージ回路（Ｙ）５６は、Ｙドライバ回路５２によって非選択状態となっているラインに対して任意のラインを選択可能な回路構成を有する。例えば、メモリＬＳＩのアドレスデコード回路やシフトレジスタ回路を備えたＹドライバ回路５２と同様の構成を備える。
【０１３４】
また、ディスチャージ回路（Ｙ）５６の動作が、Ｙドライバ回路５２の動作と同期しない場合（例えば、Ｙドライバ回路５２によって１本の走査線（Ｗ１）が選択されている時に、２本以上の非選択のライン（Ｗ２）に必要な電位を設定するような場合）には、ディスチャージ回路（Ｙ）５６は、例えば、非選択の複数のライン（Ｗ２）を選択可能なアービトレーション回路を備える。
【０１３５】
また、ディスチャージ回路（Ｘ）５４は、ディスチャージ回路(Ｙ)５６によって選択中のディスチャージ線（Ｗ２）に接続される画素に、必要な電位（例えば、ＶＤＤまたはＶＣＯＭ電位）を供給する回路であり、ＶＤＤまたはＶＣＯＭのいずれを選択するかを切り換えるためのスイッチ回路を内蔵する。
【０１３６】
本実施形態の液晶装置では、液晶の立下り応答特性が必要となるタイミングで、液晶（ＬＣ）への印加電圧を、正確に急峻に低下させることができる。したがって、図１（Ｄ）に示すような、立下り応答特性（Ｓ２）を自在のタイミングで積極的に利用することができる。
【０１３７】
また、図１６（Ａ），図１６（Ｂ）の回路では、書込みトランジスタ（Ｍ１０）と、ディスチャージトランジスタ（Ｍ２０）が分離されていることから、ディスチャージタイミングを、書込みタイミングとは独立に制御できるという利点がある。本実施形態の液晶装置を用いると、図１３や図１４に示されるような駆動方式も容易に実現することができる。すなわち、本実施形態の液晶装置によれば、デジタル駆動方式の液晶装置における、立下り応答特性の利用タイミングを、正確かつ自在に制御することも可能である。
【０１３８】
このように、本実施態様では、液晶の立下がり応答特性を利用するタイミングでディスチャージ素子をオンさせ、ディスチャージ線に低電圧（第２の電圧）を印加することによって、液晶への印加電圧は急峻に低下し、したがって、正確なタイミングで液晶の立下り応答特性を利用することが可能となる。
【０１３９】
また、液晶の立下り応答特性を利用するタイミングを自在に制御することも可能となる。また、液晶への印加電圧を書込み時の電圧に保持する必要がある期間や、あるいは液晶の立下り応答特性を積極的に利用しない場合においては、ディスチャージ線ならびにディスチャージ素子を経由して、第１の電圧（例えば書込み電圧と同じ値の電圧）を液晶に印加することによって、液晶の印加電圧を正確に一定値に保持することができる。つまり、正規の書込みルートとは別のルートを介して液晶の電圧を精度よく一定値に保持できるのであり、これによって、液晶による階調表示を安定化させることもできる。
【０１４０】
また、図１６（Ａ），図１６（Ｂ）のように、容量値が小さな保持容量とディスチャージ素子とを併用した場合には、保持容量があるために液晶への印加電圧が安定化されるという利点がある。また、保持容量だけでは印加電圧の長期間の維持ができないが、ディスチャージ素子をオンさせることによって液晶の印加電圧を、保持期間のすべてにわたって一定値に維持することも簡単にできる。また、液晶の立下がり応答特性を利用するタイミングでディスチャージ素子をオンすると、保持容量の容量値は小さいために、液晶の印加電圧は急峻に立ち下がり、よって、正確なタイミングで液晶の立下り応答特性を利用することができる。
【０１４１】
（第５の実施形態）
本実施形態では、本発明のアクティブマトリクス型液晶装置（電気光学装置）を搭載した電子機器の例について説明する。
【０１４２】
（プロジェクタ）
まず、本発明の電気光学装置をライトバルブとして用いたプロジェクタについて説明する。図１７は、本発明の電気光学装置（反射型液晶装置）を搭載したプロジェクタの全体構成を示す図である。
【０１４３】
図示されるように、プロジェクタ１１００内部には、偏光照明装置１１１０がシステム光軸ＰＬに沿って配置されている。この偏光照明装置１１１０において、ランプ１１１２からの出射光は、リフレクタ１１１４による反射で略平行な光束となって、第１のインテグレータレンズ１１２０に入射する。これにより、ランプ１１１２からの出射光は、複数の中間光束に分割される。この分割された中間光束は、第２のインテグレータレンズを光入射側に有する偏光変換素子１１３０によって、偏光方向が略々揃った一種類の偏光光束（ｓ偏光光束）に変換されて、偏光照明装置１１１０から出射される。
【０１４４】
偏光照明装置１１１０から出射されたｓ偏光光束は、偏光ビームスプリッタ１１４０のｓ偏光光束反射面１１４１によって反射される。この反射光束のうち、青色光（Ｂ）の光束がダイクロイックミラー１１５１の青色光反射層にて反射され、反射型の電気光学装置１００Ｂによって変調される。また、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、赤色光（Ｒ）の光束は、ダイクロイックミラー１１５２の赤色光反射層にて反射され、反射型の液電気光学装置１００Ｒによって変調される。
【０１４５】
一方、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、緑色光（Ｇ）の光束は、ダイクロイックミラー１１５２の赤色光反射層を透過して、反射型の電気光学装置１００Ｇによって変調される。
【０１４６】
このようにして、電気光学装置１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ色光変調された赤色、緑色、青色の光は、ダイクロイックミラー１１５２、１１５１、偏光ビームスプリッタ１１４０によって順次合成された後、投射光学系１１６０によって、スクリーン１１７０に投射されることとなる。なお、電気光学装置１００Ｒ、１００Ｂおよび１００Ｇには、ダイクロイックミラー１１５１、１１５２によって、Ｒ、Ｇ、Ｂの各原色に対応する光束が入射するので、カラーフィルタは必要ない。
【０１４７】
上述のとおり、本発明の電気光学装置（１００Ｒ、１００Ｇ、１００Ｂ）は、面積階調法と組み合わせることによって、サブフィールド数を増加させることなく、より細かな階調表現が可能である。よって、図７のプロジェクタは、低消費電力性を維持しつつ、より高精細な画像表示が可能であり、例えば、ホームシアター用のプロジェクタとして有用である。
【０１４８】
なお、上述の例では反射型の電気光学装置を用いたが、透過型表示の電気光学装置を用いたプロジェクタとすることもできる。但し、本発明の液晶装置では、副画素が採用されており、画素部における素子数が増大するため、この点を考慮すれば、十分な空きスペースを確保し易い（つまり、反射電極の下に素子の配置が可能な）反射型液晶装置の方が有利である。
【０１４９】
（モバイル型コンピュータ）
次に、本発明の電気光学装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図１８は、本発明の電気光学機器を搭載したパーソナルコンピュータの構成を示す斜視図である。
【０１５０】
図１８において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、表示ユニット１２０６とから構成されている。この表示ユニット１２０６は、先に述べた電気光学装置１００の前面にフロントライトを付加することにより構成されている。なお、この構成では、電気光学装置１００を反射直視型として用いることになるので、画素電極１１８において、反射光が様々な方向に散乱するように、凹凸が形成される構成が望ましい。
【０１５１】
上述のとおり、本発明の電気光学装置は、面積階調法と組み合わせることによって、サブフィールド数を増加させることなく、より細かな階調表現が可能である。よって、図１８のモバイル型コンピュータは、低消費電力性を維持しつつ、従来に比べて高精細な画像表示が可能である。
【０１５２】
（携帯端末）
図１９は、本発明の電気光学装置を搭載した携帯端末（ここでは、携帯電話端末とする）の構成を示す斜視図である。同図において、携帯電話１３００は、複数の操作ボタン１３０２のほか、受話口１３０４、送話口１３０６と共に、電気光学装置１００を備えるものである。この電気光学装置１００にも、必要に応じてその前面にフロントライトが設けられる。また、この構成でも、電気光学装置１００が反射直視型として用いられることになるので、画素電極１１８に凹凸が形成される構成が望ましい。
【０１５３】
上述のとおり、本発明の電気光学装置は、面積階調法と組み合わせることによって、サブフィールド数を増加させることなく、より細かな階調表現が可能である。よって、図９の携帯端末は、低消費電力性を維持しつつ、従来に比べて、より高精細な画像表示が可能である。
【０１５４】
なお、本発明は、その他の電子機器（例えば、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等）にも適用が可能である。
【０１５５】
以上、本発明の実施形態を参照して本発明の内容を説明したが、本発明の要旨を逸脱しない範囲で、多くの変形が可能であることは、当業者には容易に理解できるであろう。したがって、このような変形例は、すべて本発明に含まれるものとする。例えば、電気光学材料としては、電圧印加によって透過率が変化する材料を広く利用することができる。また、スイッチ素子を、トランジスタではなくダイオードで構成するといった変形がなされた画素回路は、すべて本発明の技術範囲に含まれる。
【０１５６】
以上説明したように、本発明は、本画素と副画素によって１画素が構成される液晶装置において液晶の立下り応答特性を積極的に利用することによって、各画素における液晶の光学的特性の整合性を容易に確保することが可能となる。特に、各画素の温特調整が基本的には不要となり、温特調整をする場合でも、簡単に行えるようになる。
【０１５７】
液晶の立下り応答特性の積極的な利用は、印加電圧オフ手段（小さな容量値の保持容量やディスチャージ回路を含んで構成される）を用いて、正確なタイミングで、精度よく、かつ柔軟に行うことができる。
【０１５８】
また、面積階調を行う場合における、副画素の数と面積比率との関係を明確化することができ、副画素数が多くなった場合でも、画素面積の設定を容易に行える。
【０１５９】
また、面積階調駆動とサブフィールド駆動との整合性も確保し易くなる。また、印加電圧値を可変とし、あるいは印加電圧期間（パルス幅）を可変とすることによって、必要な階調レベルをより容易に実現でき、より細かな階調も刻むことが可能となる。
【０１６０】
また、本発明によって、高精細な表示が可能なローコストの電気光学装置を得ることができる。
【０１６１】
本発明は、副画素を備える画素構成を採用したアクティブマトリクス型液晶装置（特に、反射型の液晶表示装置）および電子機器（携帯端末やホームシアター用プロジェクタ等）として有用である。
【図面の簡単な説明】
【０１６２】
【図１】図１（Ａ）〜図１（Ｄ）は、本発明のアクティブマトリクス型液晶装置が、液晶の立下り応答特性を利用して画像表示を行うことを説明するための図
【図２】副画素を使用した場合の各画素の温特調整について説明するための図
【図３】液晶の立上がり特性と立下り応答特性について説明するための図
【図４】基本画素と副画素を用いて面積階調法によって多階調表示を行う例を示す図
【図５】図４の面積階調を実現するための液晶装置の構造の一例を示す図
【図６】図４の面積階調を実現するための液晶装置の構造の他の例を示す図
【図７】液晶への印加電圧値を変化させて階調表示を行う方法を示す図
【図８】液晶への電圧印加期間を変化させて階調表示を行う方法を示す図
【図９】面積階調法と時分割駆動法との組み合わせによる多階調表示を説明するための図
【図１０】本発明の液晶装置（ここでは副画素を備える反射型の液晶装置）の全体の具体的な構成を示すブロック図
【図１１】図１０の液晶装置における１画素の具体的な構成を示す図
【図１２】図１０に示されるデータ線駆動回路の回路構成例を示すブロック図
【図１３】図１０の液晶装置におけるサブフィールド駆動の一例を示す図
【図１４】図１０の液晶装置におけるサブフィールド駆動の他の例を示す図
【図１５】１画素においてシールド領域を設けた例を示す図
【図１６】図１６（Ａ），図１６（Ｂ）は、本発明の液晶装置の他の例（ディスチャージ回路を設ける例）の構成を示す回路図
【図１７】本発明の電気光学装置（反射型液晶装置）を搭載したプロジェクタの全体構成を示す図
【図１８】本発明の電気光学機器を搭載したパーソナルコンピュータの構成を示す斜視図
【図１９】本発明の電気光学装置を搭載した携帯端末（ここでは、携帯電話端末とする）の構成を示斜視図
【図２０】基本画素および副画素の各々に対する表示電圧の温度特性補正を個別に行う場合に生じ得る、表示電圧のばらつきを説明するための図
【符号の説明】
【０１６３】
１０１  画素部  ２０１  タイミング信号生成回路、３０１  データコーディング回路、
３１０  フィールドメモリ、４０１  走査線駆動回路、５００  データ線駆動回路、
Ｃ１（Ｃ３）  第１の保持容量、Ｃ２（Ｃ４）  第２の保持容量、
ＬＣ  電気光学素子（液晶素子）、Ｍ１（Ｍ１ａ〜Ｍ１ｃ）  トランスファースイッチ（画素選択トランジスタ）、ＤＬ  データ線、Ｗ１〜Ｗｎ  走査線、
ＧＷＲＴ  画素選択信号、ＶＤＡＴＡ  表示電圧、
Ｖｃｏｍ  電気光学素子の共通基板電圧、Ａ  基本画素  Ｂ，Ｃ  副画素
【図１】
2008242197.tif 000003
【図２】
2008242197.tif 000004
【図３】
2008242197.tif 000005
【図４】
2008242197.tif 000006
【図５】
2008242197.tif 000007
【図６】
2008242197.tif 000008
【図７】
2008242197.tif 000009
【図８】
2008242197.tif 000010
【図９】
2008242197.tif 000011
【図１０】
2008242197.tif 000012
【図１１】
2008242197.tif 000013
【図１２】
2008242197.tif 000014
【図１３】
2008242197.tif 000015
【図１４】
2008242197.tif 000016
【図１５】
2008242197.tif 000017
【図１６】
2008242197.tif 000018
【図１７】
2008242197.tif 000019
【図１８】
2008242197.tif 000020
【図１９】
2008242197.tif 000021
【図２０】
2008242197.tif 000022