(57)【要約】【課題】超小型のトランスを用いた場合でも磁気飽和を起こさなく、使用温度範囲の広い小型で高精度の絶縁アナログ入力装置を提供する。【解決手段】アナログ信号が入力されるアナログ信号用絶縁トランスＴ２の１次側に設けられたＦＥＴ２を絶縁して駆動するための絶縁アナログ入力装置であって、複数のパルスに分割したドライブパルス列が供給されるドライブ用絶縁トランスＴ１と、前記ドライブ用絶縁トランスの２次巻線側に接続されて前記ドライブ用絶縁トランスからの出力を復元して前記ＦＥＴ２のゲートとソース間に所定のドライブパルスを供給するパルス復元回路２とを備えた。【選択図】図１
2008236513.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号が入力されるアナログ信号用絶縁トランスの１次側に設けられたＦＥＴを絶縁して駆動するための絶縁アナログ入力装置であって、
複数のパルスに分割したドライブパルス列が供給されるドライブ用絶縁トランスと、
前記ドライブ用絶縁トランスの２次巻線側に接続されて前記ドライブ用絶縁トランスからの出力を復元して前記ＦＥＴのゲートとソース間に所定のドライブパルスを供給するパルス復元回路と
を備えたことを特徴とする絶縁アナログ入力装置。
【請求項２】
請求項１に記載の絶縁アナログ入力装置において、
前記パルス復元回路は、前記ドライブ用絶縁トランスの１次巻線を駆動するドライブパルス列が停止してから前記ＦＥＴのドライブが停止するまでの間に一定の時間出力を確保する放電時定数を有する
ことを特徴とする絶縁アナログ入力装置。
【請求項３】
請求項１に記載の絶縁アナログ入力装置において、
前記パルス復元回路は、アノード側が前記ドライブ用絶縁トランスの２次巻線の一終端側に接続されて前記ドライブ用絶縁トランスからの出力を整形するダイオードと、一端が前記ダイオードのカソード側に接続され、他端が前記ドライブ用絶縁トランスの２次巻線の他終端側に接続されて、前記ダイオードを介して整流された出力に基づいて前記ＦＥＴのＯＮ／ＯＦＦを制御する、抵抗器とコンデンサの並列回路でなる時定数回路とを備え、前記コンデンサの両端を前記ＦＥＴのゲートおよびソースに接続した
ことを特徴とする絶縁アナログ入力装置。
【請求項４】
請求項１に記載の絶縁アナログ入力装置において、
前記パルス復元回路は、一端が前記ドライブ用絶縁トランスの２次巻線の一終端側にそれぞれ並列接続された２つのコンデンサと、前記２つのコンデンサの他端間に直列接続された２つのダイオードおよび抵抗器とを備え、前記２つのダイオードの接続点を前記ドライブ用絶縁トランスの２次巻線の他終端側に接続し、かつ前記抵抗器の両端を前記ＦＥＴのゲートおよびソースに接続した
ことを特徴とする絶縁アナログ入力装置。
【請求項５】
請求項１に記載の絶縁アナログ入力装置において、
前記ドライブ用絶縁トランスの１次巻線のホット側とコールド側の各々に互いに極性が反転したドライブパルス列を供給するためのゲート素子を設けると共に、前記ドライブ用絶縁トランスの１次巻線のホット側と前記ゲート素子との間にコンデンサを挿入した
ことを特徴とする絶縁アナログ入力装置。
【請求項６】
請求項５に記載の絶縁アナログ入力装置において、
前記ドライブ用絶縁トランスの１次巻線のホット側とコールド側の各々に設けられたゲート素子に、デューティが５０％以下の複数のパルスに分割したドライブパルス列の位相を互いに１８０度シフトさせて供給する複数パルス発生回路をそれぞれ設けた
ことを特徴とする絶縁アナログ入力装置。
【請求項７】
請求項１に記載の絶縁アナログ入力装置において、
前記ＦＥＴは、前記アナログ信号用絶縁トランスの１次側のアナログ信号差動入力の各信号ラインに１つずつ挿入され、
前記パルス復元回路は、各ＦＥＴに対応して２つ備え、各ＦＥＴにＯＮとするタイミングをずらして順次ドライブするドライブパルスを供給する
ことを特徴とする絶縁アナログ入力装置。
【請求項８】
請求項１に記載の絶縁アナログ入力装置において、
前記ＦＥＴは、前記アナログ信号用絶縁トランスの１次巻線を２分割した巻線間に、ソースを共通接続するようにして直列接続して挿入され、かつゲートが共通接続された２つのＦＥＴでなり、
前記パルス復元回路は、直列接続された前記２つのＦＥＴのゲートとソース間に所定のドライブパルスを供給する
ことを特徴とする絶縁アナログ入力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、信号源のグランドの影響を除去しかつ低コストにアナログ信号を収集するアナログ信号収集装置に用いられる絶縁アナログ入力装置に関するものである。
【背景技術】
【０００２】
信号源のグランドの影響を除去しかつ低コストにアナログ信号を収集するため、アナログ信号の各点をグランドと絶縁した絶縁アナログ入力装置を用いたアナログ信号収集装置が従来から用いられている。
【０００３】
従来のアナログ信号収集装置に用いられる絶縁アナログ入力装置は、アナログ信号をグランドと絶縁して入力するため、アナログ信号をＦＥＴスイッチでチョッパしたものをアナログ信号用絶縁トランスの１次側に加える必要があり、該ＦＥＴスイッチをドライブしている期間はドライブ用絶縁トランスの１次側を駆動する方法がとられていた。
【０００４】
例えば、特許文献１には、各種アナログ信号用絶縁トランスの１次側ＦＥＴスイッチの構成が示されているとともに、ドライブ用絶縁トランスをパルス駆動することが示されている。また、特許文献２では、アナログ差動信号の各々のラインにＦＥＴスイッチを挿入してアナログ信号電圧に応じたマイナス側パルスとプラス側パルスを駆動することが示されている。
【０００５】
【特許文献１】特公昭６０−１０４４９号公報
【特許文献２】特開昭５８−９９０１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来の絶縁アナログ入力装置では、アナログ信号電圧に応じたパルス電圧を得るとともに安定したＡＤ変換を行う上で必要な一定期間のドライブパルスが必要であった。一方、ドライブ用絶縁トランスを小型化するとサグが大きくなり、さらに小型化するとトランスが磁気飽和を起こし、正常にアナログデータを収集できない問題点があった。トランスの小型化によって、ドライブ開始時にはＦＥＴスイッチのスレショルド電圧を超える十分な電圧を有するが、ドライブ後半ではサグおよびトランスの飽和によって電圧が低下してスレショルド電圧を超えることができずＦＥＴスイッチがオンできなくなってしまう。
【０００７】
また、トランスのドライブ時間を単純に短くすると、アナログ信号のパルス幅が狭くなるため、接続される増幅器の応答時間が不足して十分セトリングできずＡＤ変換精度が悪くなる欠点があった。
【０００８】
この発明は上記のような問題点を解決するためになされたもので、超小型のトランスを用いた場合でも磁気飽和を起こさなく、使用温度範囲の広い小型で高精度の絶縁アナログ入力装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
この発明に係る絶縁アナログ入力装置は、アナログ信号が入力されるアナログ信号用絶縁トランスの１次側に設けられたＦＥＴを絶縁して駆動するための絶縁アナログ入力装置であって、複数のパルスに分割したドライブパルス列が供給されるドライブ用絶縁トランスと、前記ドライブ用絶縁トランスの２次巻線側に接続されて前記ドライブ用絶縁トランスからの出力を復元して前記ＦＥＴのゲートとソース間に所定のドライブパルスを供給するパルス復元回路とを備えたことを特徴とする。
【発明の効果】
【００１０】
この発明によれば、ドライブパルスを複数のパルス列に分割してトランスに加えることにより、超小型のトランスを用いた場合でも磁気飽和を起こさなく、使用温度範囲の広い小型で高精度の絶縁アナログ入力装置を得ることができる。
【発明を実施するための最良の形態】
【００１１】
実施の形態１．
図１は、この発明の実施の形態１に係る絶縁アナログ入力装置を示す構成図である。
図１に示す絶縁アナログ入力装置は、信号源Ｖａからのアナログ信号が入力されるアナログ信号用絶縁トランスＴ２の１次側に設けられたＦＥＴ２（フィールドエフェクトトランジスタ）に対し、ドライブパルスを供給するものとして、複数パルス発生回路１から出力される複数のパルスに分割したドライブパルス列の発生タイミングに従ってＯＮ／ＯＦＦするＦＥＴ１と、ＦＥＴ１からのＯＮ／ＯＦＦに応じて励磁制御されるドライブ用絶縁トランスＴ１と、トランスＴ１からの出力パルスＶ１を復元して復元された出力Ｖ２をＦＥＴ２のゲートとソース間に印加するパルス復元回路２とを備えている。なお、図１において、３はアナログ信号用絶縁トランスＴ２の２次巻線側に接続された増幅器、Ｒ１，Ｒ２は抵抗器を示す。
【００１２】
次に、実施の形態１に係る絶縁アナログ入力装置の動作について図２に示す各部波形を参照して説明する。図１の構成において、信号源Ｖａからのアナログ信号がＦＥＴ２経由でアナログ信号用絶縁トランスＴ２の１次側に入力され、ＦＥＴ２のドライブによってトランスＴ２の２次側ラインｌ３にアナログ入力信号の電圧値を振幅とするパルスが発生し、増幅器３に供給される。したがって、図１に示す構成をとることにより、アナログ信号を絶縁マルチプレクスしてアナログデータの収集を行うことができる。
【００１３】
図１において、複数パルス発生回路１からの出力信号（図２（ａ）参照）が信号ラインｌ３に発生し、ＦＥＴ１がそのタイミングに従ってＯＮ／ＯＦＦを行うことによってトランスＴ１が励磁され、トランスＴ１の出力Ｖ１（図２（ｂ）参照）にパルスが発生する。パルス復元回路２にこの出力Ｖ１のパルスが入力され、パルス復元回路２は、このパルスを整流かつ適当な時定数で放電を行い、出力Ｖ２（図２（ｃ）参照）を得る。
【００１４】
ここで、パルス復元回路２は、放電時定数を適当に選ぶことによって、ドライブ用絶縁トランスＴ１の１次巻線を駆動するドライブパルス列が停止してからＦＥＴ２のドライブが停止するまでの間に一定の時間（図２（ｃ）に示す時間差τに相当する時間）出力を確保するようにする。このようにすることによって、アナログ信号用絶縁トランスＴ２のアナログパルス出力をサンプルホールドする際、トランスＴ２をドライブする複数パルスが停止した状態であるため複数パルスからのノイズの誘導を避けることができる。これは、熱電対などの微少レベルの入力などノイズの影響を受ける場合に特に効果がある。
【００１５】
このパルス復元回路２の出力波形をＦＥＴ２のゲートとソース間に加えると、ゲートスレショルド電圧Ｖｔｈより大きい電圧が加わったときにはＦＥＴ２がＯＮとなり、ゲートスレショルド電圧Ｖｔｈより小さい電圧が加わったときにはＦＥＴ２がＯＦＦとなる動作をする（図２（ｄ）参照）。すなわち、このＦＥＴ２がＯＮとなっている期間だけ、信号源Ｖａからのアナログ信号がトランスＴ２を駆動するため、トランスＴ２の２次側には、アナログ信号入力（図２（ｅ）参照）の電圧に応じたパルス電圧（図２（ｆ）においてＶｔ１およびＶｔ２で示される電圧）が発生する。
【００１６】
従って、実施の形態１によれば、ドライブパルスを複数のパルス列に分割してトランスに加えることにより、超小型のトランスを用いた場合でも磁気飽和を起こさなく、使用温度範囲の広い小型で高精度の絶縁アナログ入力装置を得ることができる。
【００１７】
実施の形態２．
図３は、上述したパルス復元回路の内部回路の構成を示す実施の形態２に係る回路図である。図３に示すパルス復元回路２Ａは、ドライブ用絶縁トランスＴ１からの出力を整形するダイオードＤ１と、ＦＥＴ２のゲートとソース間に接続されてダイオードＤ１を介して整流された出力に基づいてＦＥＴ２のＯＮ／ＯＦＦを制御する、抵抗器Ｒ３とコンデンサＣ１の並列回路でなる時定数回路とを備えている。
【００１８】
すなわち、パルス復元回路２Ａは、アノード側がドライブ用絶縁トランスＴ１の２次巻線の一終端側に接続されてドライブ用絶縁トランスＴ１からの出力を整形するダイオードＤ１と、一端がダイオードＤ１のカソード側に接続され、他端がドライブ用絶縁トランスＴ１の２次巻線の他終端側に接続されて、ダイオードＤ１を介して整流された出力に基づいてＦＥＴ２のＯＮ／ＯＦＦを制御する、抵抗器Ｒ３とコンデンサＣ１の並列回路でなる時定数回路とを備え、コンデンサＣ１の両端をＦＥＴ２のゲートおよびソースに接続して構成される。
【００１９】
トランスＴ１の２次側には、図２（ｂ）に示す電圧Ｖ１のパルスが発生しており、ダイオードＤ１は、このパルスを整流して抵抗器Ｒ３とコンデンサＣ１の並列回路に供給する。抵抗器Ｒ３とコンデンサＣ１では、時定数回路が形成され、時定数Ｔｒｃは式(１)で与えられる。
Ｔｒｃ＝Ｒ３×Ｃ１
この抵抗器Ｒ３とコンデンサＣ１の並列回路は、ＦＥＴ２のゲートとソース間に接続されており、この信号によって、ＦＥＴ２のＯＮ／ＯＦＦが制御される。すなわち、図２に示すような一連の波形が実現でき、マルチプレクサドライブ動作が行われる。
【００２０】
実施の形態３．
図４は、上述したパルス復元回路の内部回路の構成を示す実施の形態３に係る回路図である。図４に示すパルス復元回路２Ｂは、一端がドライブ用絶縁トランスＴ１の２次巻線の一終端側にそれぞれ並列接続された２つのコンデンサＣ２，Ｃ３と、２つのコンデンサＣ２，Ｃ３の他端間に直列接続された２つのダイオードＤ２，Ｄ３および抵抗器Ｒ４とを備え、２つのダイオードＤ２，Ｄ３の接続点をドライブ用絶縁トランスＴ１の２次巻線の他終端側に接続し、かつ抵抗器Ｒ４の両端をＦＥＴ２のゲートおよびソースに接続して構成される。
【００２１】
トランスＴ１の２次側には、図２（ｂ）に示す電圧Ｖ１のパルスが発生しており、電圧Ｖ１のパルスは、ダイオードＤ２及びＤ３、コンデンサＣ２及びＣ３から形成される回路により整流されて、抵抗器Ｒ４に細かいパルスが除去された波形が供給される（図２（ｃ）参照）。この抵抗器Ｒ４はＦＥＴ２のゲートとソース間に接続されており、この信号によってＦＥＴ２のＯＮ／ＯＦＦが制御される。すなわち、図２に示すような一連の波形が実現でき、マルチプレクサドライブ動作が行なわれる。
【００２２】
実施の形態４．
図５は、この発明の実施の形態４に係る絶縁アナログ入力装置を示す構成図である。図５に示す絶縁アナログ入力装置において、図１に示す実施の形態１に係る絶縁アナログ入力装置と同一部分は同一符号を付してその説明は省略する。図５に示す絶縁アナログ入力装置では、図１に示す実施の形態１に係る絶縁アナログ入力装置に対し、ドライブ用絶縁トランスＴ１の１次巻線のホット側とコールド側の各々に互いに極性が反転したドライブパルス列を供給するためのゲート素子Ｇ１及びインバータゲート素子Ｇ２を設けると共に、ドライブ用絶縁トランスＴ１の１次巻線のホット側とゲート素子Ｇ１との間にコンデンサＣ４を挿入している。なお、Ｒ５、Ｒ６は抵抗器である。
【００２３】
図５に示す構成において、アナログ信号用絶縁トランスＴ２の２次側ラインｌ３にアナログ入力信号の電圧値を振幅とするパルスが発生する動作に関しては、実施の形態１と同様であるので記述を省略する。
【００２４】
次に、実施の形態４に係る絶縁アナログ入力装置の動作について図６に示す各部波形を参照して説明する。図５において、複数パルス発生回路１からの出力信号（図６（ａ）参照）がゲート素子Ｇ１およびＧ２に印加され、互いに逆位相のパルスがコンデンサＣ４と抵抗器Ｒ５および抵抗Ｒ６を経由してトランスＴ１の１次側に印加される。このパルスによってトランスＴ１が励磁され、トランスＴ１から電圧Ｖ１のパルスが発生する（図６（ｂ）参照）。パルス復元回路２にこの電圧Ｖ１のパルスが入力され、パルス復元回路２では、このパルスを整流かつ適当な時定数で放電して出力Ｖ２を出力する（図６（ｃ）参照）。この波形がＦＥＴ２のゲートとソース間に加わることで、ＦＥＴ２がＯＮ／ＯＦＦする動作（図６（ｄ）参照）は、実施の形態１と同様であるため記述を省略する。
【００２５】
実施の形態５．
図７は、この発明の実施の形態５に係る絶縁アナログ入力装置を示す構成図である。図７に示す絶縁アナログ入力装置において、図５に示す実施の形態４に係る絶縁アナログ入力装置と同一部分は同一符号を付してその説明は省略する。図７に示す絶縁アナログ入力装置では、図５に示す実施の形態４に係る絶縁アナログ入力装置に対し、ドライブ用絶縁トランスＴ１の１次巻線のホット側とコールド側の各々に設けられたゲート素子Ｇ１，Ｇ２に、デューティが５０％以下の複数のパルスに分割したドライブパルス列の位相を互いに１８０度シフトさせて供給する複数パルス発生回路１Ａ，１Ｂをそれぞれ設けている。
【００２６】
次に、実施の形態５に係る絶縁アナログ入力装置の動作について図８に示す各部波形を参照して説明する。図７において、複数パルス発生回路１Ａからの出力信号および複数パルス発生回路１Ｂからの出力信号（図８（ａ）、（ｂ）参照）が各々ゲート素子Ｇ１およびＧ２に印加される。これらのパルスは、位相が１８０度異なり、コンデンサＣ４と抵抗器Ｒ５およびＲ６を経由してトランスＴ１の１次側に印加される。このパルスによってトランスＴ１が励磁され、トランスＴ１から電圧Ｖ１のパルスが発生する（図８（ｃ）参照）。パルス復元回路２にこの電圧Ｖ１のパルスが入力され、パルス復元回路２では、このパルスを整流かつ適当な時定数で放電して出力Ｖ２を出力する（図８（ｄ）参照）。この波形がＦＥＴ２のゲートとソース間に加わることで、ＦＥＴ２がＯＮ／ＯＦＦする動作（図８（ｅ）参照）は、実施の形態１と同様であるため記述を省略する。
【００２７】
実施の形態６．
図９は、この発明の実施の形態６に係る絶縁アナログ入力装置を示す構成図である。図９に示す絶縁アナログ入力装置において、図１に示す実施の形態１に係る絶縁アナログ入力装置と同一部分は同一符号を付してその説明は省略する。図９に示す絶縁アナログ入力装置では、図１に示す実施の形態１に係る絶縁アナログ入力装置に対し、ＦＥＴは、２つのＦＥＴ２，ＦＥＴ３でなり、アナログ信号用絶縁トランスＴ２の１次側のアナログ信号差動入力の各信号ラインに１つずつ挿入され、パルス復元回路は、各ＦＥＴ２，ＦＥＴ３に対応して２つのパルス復元回路２Ａ，２Ｂを備え、各ＦＥＴ２，ＦＥＴ３にＯＮとするタイミングをずらして順次ドライブするドライブパルスを供給する。同様にして、複数パルス発生回路１Ａ，１Ｂ、ＦＥＴ４，ＦＥＴ５、ドライブ用絶縁トランスＴ３，Ｔ４が備えられる。なお、Ｒ３，Ｒ４，Ｒ７，Ｒ８は抵抗器を示す。
【００２８】
図９に示す構成において、アナログ信号がＦＥＴ２及びＦＥＴ３経由でアナログ信号用絶縁トランスＴ２の１次側に入力され、このＦＥＴ２及びＦＥＴ３のドライブによってトランスＴ２の２次側にアナログ入力信号の電圧値を振幅とするパルスが発生する。実施の形態１におけるＦＥＴ２がアナログ差動信号のどちらか一方に入っていたが、この実施の形態６では、アナログ差動信号の信号ライン各々にＦＥＴが挿入されている。そして、これらのＦＥＴ２及びＦＥＴ３をドライブする回路について、実施の形態１の回路が２つとしている。
【００２９】
次に、実施の形態６に係る絶縁アナログ入力装置の動作について図１０に示す各部波形を参照して説明する。図９において、複数パルス発生回路１Ａからの出力信号および複数パルス発生回路１Ｂからの出力信号（図１０（ａ）、（ｂ）参照）が各々ＦＥＴ４，ＦＥＴ５の各ゲートに印加される。これらのパルスは、各ＦＥＴがＯＮするタイミングがずらすようにしており、ＦＥＴ４，ＦＥＴ５がそれらのタイミングに従ってＯＮ／ＯＦＦを行うことによってトランスＴ３，Ｔ４が励磁され、トランスＴ３，Ｔ４の出力がパルス復元回路２Ａ，２Ｂに入力され、パルス復元回路２Ａ，２Ｂは、パルスを整流かつ適当な時定数で放電を行い出力する（図１０（ｃ）参照）。
【００３０】
このパルス復元回路２Ａ，２Ｂの出力波形をＦＥＴ２，ＦＥＴ３のゲートとソース間に加えると、ゲートスレショルド電圧Ｖｔｈより大きい電圧が加わったときにはＦＥＴ２，ＦＥＴ３がＯＮとなり、ゲートスレショルド電圧Ｖｔｈより小さい電圧が加わったときにはＦＥＴ２，ＦＥＴ３がＯＦＦとなる動作をする（図１０（ｄ）参照）。すなわち、このＦＥＴ２，ＦＥＴ３がＯＮとなっている期間だけ、信号源Ｖａからのアナログ信号がトランスＴ２を駆動するため、トランスＴ２の２次側には、アナログ信号入力（図１０（ｅ）参照）の電圧に応じたパルス電圧が発生する。
【００３１】
このように構成することにより、図１０に示すように、ＦＥＴ２とＦＥＴ３をＯＮとするタイミングをずらして順次ドライブすることが可能となり、トランス磁化の復帰時間（図１０（ｅ）参照）を短くすることができる。
【００３２】
実施の形態７．
図１１は、この発明の実施の形態７に係る絶縁アナログ入力装置を示す構成図である。図１１に示す絶縁アナログ入力装置において、図１に示す実施の形態１に係る絶縁アナログ入力装置と同一部分は同一符号を付してその説明は省略する。図１１に示す絶縁アナログ入力装置では、図１に示す実施の形態１に係る絶縁アナログ入力装置に対し、ＦＥＴは、アナログ信号用絶縁トランスＴ２の１次巻線を２分割した巻線間に、ソースを共通接続するようにして直列接続して挿入され、かつゲートが共通接続された２つのＦＥＴ４，ＦＥＴ５でなり、パルス復元回路２は、直列接続された２つのＦＥＴ４，ＦＥＴ５のゲートとソース間に所定のドライブパルスを供給するようになっている。
【００３３】
この回路構成は、アナログ信号差動入力からみて平衡度が優れた特性をもつ。複数パルス発生回路１、ＦＥＴ１、トランスＴ１、そしてパルス復元回路２によるドライブ回路構成部分は、実施の形態１と同様であり、ドライブ方式の動作も、実施の形態１と同様であるので、記述は省略する。
【図面の簡単な説明】
【００３４】
【図１】この発明の実施の形態１に係る絶縁アナログ入力装置を示す構成図である。
【図２】図１の各部動作波形図である。
【図３】この発明の実施の形態２に係るパルス復元回路の回路図である。
【図４】この発明の実施の形態３に係るパルス復元回路の回路図である。
【図５】この発明の実施の形態４に係る絶縁アナログ入力装置を示す構成図である。
【図６】図５の各部動作波形図である。
【図７】この発明の実施の形態５に係る絶縁アナログ入力装置を示す構成図である。
【図８】図７の各部動作波形図である。
【図９】この発明の実施の形態６に係る絶縁アナログ入力装置を示す構成図である。
【図１０】図９の各部動作波形図である。
【図１１】この発明の実施の形態７に係る絶縁アナログ入力装置を示す構成図である。
【符号の説明】
【００３５】
Ｖａ  信号源、Ｔ２  アナログ信号用絶縁トランス、１，１Ａ，１Ｂ  複数パルス発生回路、ＦＥＴ１，ＦＥＴ２，ＦＥＴ３，ＦＥＴ４，ＦＥＴ５  フィールドエフェクトトランジスタ、Ｔ１，Ｔ３，Ｔ４  ドライブ用絶縁トランス、２，２Ａ，２Ｂ  パルス復元回路、３  増幅器、Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６  抵抗器、Ｄ１，Ｄ２，Ｄ３  ダイオード、Ｃ１，Ｃ２，Ｃ３，Ｃ４  コンデンサ、Ｇ１  ゲート素子、Ｇ２  インバータゲート素子。
【図１】
2008236513.tif 000003
【図２】
2008236513.tif 000004
【図３】
2008236513.tif 000005
【図４】
2008236513.tif 000006
【図５】
2008236513.tif 000007
【図６】
2008236513.tif 000008
【図７】
2008236513.tif 000009
【図８】
2008236513.tif 000010
【図９】
2008236513.tif 000011
【図１０】
2008236513.tif 000012
【図１１】
2008236513.tif 000013