(57)【要約】【課題】露光装置に起因して発生するチップパターン内での位置と大きさが同等の欠陥を効率良く検出可能な半導体装置の製造方法を提供する。【解決手段】露光工程では、１枚の基板に３台の露光装置を用いてそれぞれ同一パターンのマスクを用いて露光を行い（Ｓ１０２ａ〜ｃ）、現像後、検査工程（Ｓ１０６）では、露光装置が異なるチップパターンａ〜ｃを互いに比較して、チップパターンａとｂ、チップパターンｂとｃの不一致部分をそれぞれ検出し、それぞれの不一致部分を互いに比較して、欠陥がチップパターンａ〜ｃのいずれに発生しているかを判定する。さらに、同じ露光装置により露光した所定数のチップパターンに同一位置および同一形状で欠陥が発生している場合は、その露光装置に起因する欠陥として露光装置の使用を停止する。【選択図】図２
2008047598.tif 000002
【特許請求の範囲】
【請求項１】
露光装置を用いて基板の表面に形成されたレジスト膜にチップパターンを露光する露光工程と、
前記露光されたレジスト膜を現像して複数のチップパターンをレジスト膜に形成する現像工程と、
前記複数のチップパターンを互いに比較して不一致部分を欠陥と判定する検査工程と、を含む半導体装置の製造方法であって、
前記露光工程は、１枚の基板の表面に形成されたレジスト膜に、複数の露光装置の各々によって同一のチップパターンを露光し、
前記検査工程は、前記１枚の基板上の異なる露光装置により露光されたチップパターンを互いに比較して欠陥を検出することを特徴とする半導体装置の製造方法。
【請求項２】
前記露光工程は、１枚の基板の表面に形成されたレジスト膜に、少なくとも２台の露光装置を用いて露光し、
前記検査工程は、前記レジスト膜に、少なくとも２台の露光装置によって形成された３つのチップパターンを互いに比較して欠陥を検出することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記複数の露光装置のうち、少なくとも１つの露光装置が他の露光装置と異なる波長の露光光あるいは描画方法を使用することを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記基板は、その表面に酸化膜が形成されたシリコン基板あるいはシリコン酸化膜が堆積したシリコン基板であることを特徴とする請求項１〜３のうち、いずれか一項記載の半導体装置の製造方法。
【請求項５】
前記検査工程は、欠陥の形状および発生位置を検出し、同一の露光装置により露光された複数のチップパターンのうち、形状が同一でかつ発生位置が同一の欠陥が所定数検出された場合は、当該露光装置の使用を停止することを特徴とする請求項１〜４のうち、いずれか一項記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に係り、特に、半導体装置の露光工程で使用する露光装置に起因する欠陥が検出容易な半導体装置の製造方法に関する。
【背景技術】
【０００２】
大規模集積回路（ＬＳＩ）等の半導体装置は、リソグラフィ技術を用いて半導体基板の内部や表面、その上に形成された配線層に様々な微細構造が形成されている。リソグラフィ技術は、回路パターンが形成されたマスクやレチクルに光を透過させ、あるいは回路パターンのデータを用いて電子ビームで直接感光性のレジスト膜に回路パターンの潜像（露光部分）を形成する露光工程と、レジスト膜の露光部分あるいは非露光部分を現像液によって除去する現像工程と、現像工程によってレジスト膜に形成されたパターンに基づいて、エッチングや不純物注入等を行う加工工程と、レジスト膜を除去する除去工程からなる。半導体装置の製造工程では、これらの工程が繰り返し行われる。
【０００３】
露光工程では、紫外線やレーザ光、或いは電子ビームを光源とする露光装置が使われている。露光工程においては、ほとんどの場合、ウェーハ内やチップパターン内でランダムに欠陥が発生する。
【０００４】
また、露光装置がある時点において装置制御などに故障が生じて、所望の正確な動作ができなくなった場合、その露光装置によって露光された全てのチップに全く同じ位置で、また同じ大きさの欠陥（いわゆつパターン欠陥）を生じる場合がある。この場合、露光装置間でのマクロ比較検査や外観検査により露光装置間の画像データを比較して、処理装置や処理ユニットの異常する検知する検査方法が提案されている（例えば、特許文献１〜３参照。）。
【０００５】
しかしながら、これらの検査方法では、ウェーハ面内のレジスト塗布むらなどのミリメートル単位以上でのマクロ欠陥しか対応できない。さらに、露光装置の台数分やユニットの分だけウェーハが必要となり、更に撮影工程や膨大なデータ保存システムやデータ処理システムが別途必要となる。
【特許文献１】特開２００４−１４０２０６号公報
【特許文献２】特開２０００−２０７５６２号公報
【特許文献３】特開２００１−１９４３２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、露光工程後の欠陥検査工程では、微小な欠陥を検出するために、ウェーハ内の隣り合ったチップパターン同士や、チップパターン内の特定の同じ微細パターンが存在するエリア同士を比較し、相違部分を欠陥として検出する方法が適用される。
【０００７】
多数のチップパターンに亘って、チップチップパターン内の同じ場所に同じ大きさや形状で欠陥が生じる場合もある。この場合は、光源が紫外線やレーザ光を用いたステッパーやスキャナーの場合、レチクルやマスクは汚れの付着等の検査が行われるが、検査後にレチクルやマスクに付着した異物や傷などによる欠陥、装置のシステム不具合による欠陥が想定される。また、光源が電子ビームの場合は、電子ビームを照射する単位である１ドットあるいは１ショットにおいて、システムの不具合により、同じ位置、同じ大きさの欠陥が発生することが想定される。
【０００８】
図１は、基板の表面に形成されたチップパターンと欠陥検査の問題点を説明するための図である。図１の上図に示すように、半導体基板の表面に多数のチップパターンがマトリックス状に形成されている。図中に１個のチップパターンが実線の矩形で示されている。欠陥検査では、隣接する３つのチップパターンを顕微鏡により拡大等して比較される。
【０００９】
図１下図のＴＡ１に示すように、欠陥検査機は３つのチップパターンの画像を取り込んで画像同士を比較する。例えば、始めにチップパターンＡとチップパターンＢとを比較して、画像の不一致部分、つまり"●"で示す欠陥１０１の位置および大きさを記憶する。次いで、チップパターンＢとチップパターンＣとを比較して、画像の不一致部分の座標および大きさを記憶する。チップパターンＢとチップパターンＣとの場合画像が全て一致している。そして、多数決により少数派のチップパターンに欠陥あると判定する。すなわち、チップパターンＡ〜Ｃ間で、チップパターンＡとＢとの間に不一致部分があり、チップパターンＢとＣとの間に不一致部分がないので、チップパターンＢおよびＣが多数派、チップパターンＡが少数派である。したがって、チップパターンＡがその不一致部分に欠陥を有することになる。
【００１０】
しかし、図１下図のＴＡ２の場合は、チップパターンＡおよびＢに、位置と大きさがそれぞれ同一の欠陥１０２が存在し、チップパターンＣに欠陥がない場合は、上記の検査手法では、チップパターンＡおよびＢが一致し、チップパターンＣがＢに対して不一致部分を有するので、多数決によりチップパターンＡおよびＢが正常であり、チップパターンＣは欠陥を有することになる。すなわち、チップパターンの欠陥発生状況を正確に反映しない検査結果となってしまうという問題が生じ、欠陥を有するチップパターンが正常であるとして下流の工程に流れてしまうという問題が生じる。
【００１１】
さらには、図１下図のＴＡ３の場合は、チップパターンＡ〜Ｃにそれぞれ同じ位置と大きさがそれぞれ同一の欠陥１０３が存在する場合は、チップパターンＡ〜Ｃは完全に一致するため、欠陥なしという検査結果となってしまい、さらに上記問題が深刻化する。
【００１２】
図１下図のＴＡ３のように、露光装置自体の故障などで全て或いは大多数のチップパターンで同じ位置に同じ大きさの欠陥が生じる時、チップパターンによっては違いを判別できないため、正確な欠陥検査ができない、あるいは発見できても極めて低い検出率となるという問題が生じる。
【００１３】
そこで、本発明は上記問題点に鑑みてなされたもので、本発明の目的は、露光装置に起因して発生するチップパターン内での位置と大きさが同等の欠陥を効率良く検出可能な半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００１４】
本発明の一観点によれば、露光装置を用いて基板の表面に形成されたレジスト膜にチップパターンを露光する露光工程と、前記露光されたレジスト膜を現像して複数のチップパターンをレジスト膜に形成する現像工程と、前記複数のチップパターンを互いに比較して不一致部分を欠陥と判定する検査工程と、を含む半導体装置の製造方法であって、前記露光工程は、１枚の基板の表面に形成されたレジスト膜に、複数の露光装置の各々によって同一のチップパターンを露光し、前記検査工程は、前記１枚の基板上の異なる露光装置により露光されたチップパターンを互いに比較して欠陥を検出することを特徴とする半導体装置の製造方法が提供される。
【００１５】
本発明によれば、１枚の基板の表面に複数の露光装置によってチップパターンが形成されており、それらのチップパターンを互いに比較して欠陥を検出するので、露光装置に起因してチップパターン内の同一位置に同一形状で繰り返して発生する欠陥を容易に検出できる。なお、チップパターンは、本願の特許請求の範囲および明細書において、一つの露光工程においてレジスト膜に露光あるいは描画されるパターン、およびその露光工程および現像工程を経てレジスト膜に形成されたパターンを意味する。
【発明の効果】
【００１６】
本発明によれば、露光装置に起因して発生するチップパターン内での位置と大きさが同等の欠陥を効率良く検出可能な半導体装置の製造方法を提供できる。
【発明を実施するための最良の形態】
【００１７】
半導体装置の製造工程では、半導体基板に様々な構造、例えば、ゲート電極、配線パターン、コンタクトホールやビア等の垂直配線部等の所望のパターンを形成するために、マスクとなる感光性のレジスト膜を露光する露光工程と、露光工程によりレジスト膜にチップパターンの潜像が形成され、その潜像に対応してレジスト膜を選択的に除去し、レジスト膜に凹部あるいは開口部を形成する現像工程と、レジスト膜をマスクとしてエッチング処理等を行う加工工程とが繰り返される。露光工程では、時間当たりの処理能力を向上するために同一パターンを形成する露光装置が複数配置されている。本発明では、複数の露光装置によって同じチップパターンを形成する場合に、特定の露光装置に発生した不具合により、チップパターンの同一位置に同一形状の欠陥が複数のチップパターンに亘って発生するとき、検出効率の向上が可能である。
【００１８】
本発明に係る半導体装置の製造方法において検出可能な欠陥は、露光装置に起因する欠陥である。そのような欠陥が生じる原因としては、例えば、マスクやレチクルを使用する場合、マスクやレチクルのキズや付着した異物である。マスクやレチクルは、通常、予めそれらに専用の欠陥検査装置により検査され、その結果良品と判定されたものだけが露光装置に使用される。しかし、その検査後にキズや異物が付着した場合、特に微小な場合（例えば数ミクロン以下、特に数百ｎｍ〜数十ｎｍの場合）は本発明に係る半導体装置の製造方法により容易に検出可能である。
【００１９】
また、露光装置が電子ビーム描画装置の場合は、チップパターンはそのデータに基づいて電子ビームの１ショットで露光する領域の大きさやビーム強度等が算出されるが、その算出過程でエラーが発生し、所望のチップパターンとは異なるチップパターンが形成される場合がある。この場合の欠陥としては、例えば電子ビームの１ショットで露光される露光領域は通常互いに接して形成されるが、隣接する露光領域が位置ずれを起こしたり、露光領域間に露光されない部分が生じたものである。これらの場合も本発明に係る半導体装置の製造方法により容易に検出可能である。
【００２０】
なお、本発明に係る半導体装置の製造方法の露光工程、現像工程および欠陥検査工程は点検として行う。例えば、製造ラインが稼働時に、日常的や間欠的に行ったり、製造ラインや露光装置のメンテナンス直後に点検として行う。これにより、上記の欠陥の発見率を向上し、歩留まり向上可能であると共に、基板の取扱の煩雑さが避けられる。さらに、メンテナンス直後に発生するトラブルによる歩留まり低下を回避できる。なお、通常の製造工程において行ってもよい。以下、図面を参照しつつ本発明に係る実施の形態を説明する。
【００２１】
（第１の実施の形態）
本発明の第１の実施の形態に係る半導体装置の製造方法は、露光工程に特徴があり、さらに、現像工程後にレジスト膜に形成されたパターンの欠陥を検査する検査工程が設けられるが、この検査工程にも特徴がある。
【００２２】
第１の実施の形態では、３台の露光装置Ａ〜Ｃを用いるとして説明する。本発明が対象とする露光装置の種類は特に限定されず、例えば電子ビーム露光装置、Ｘ線露光装置、ＫｒＦやＡｒＦやフッ素ダイマー等の深紫外（ＤＵＶ）や極短紫外光（ＥＵＶ）のレーザ等の光露光装置のいずれでもよい。３台の露光装置は同一のチップパターンのマスクあるいは同一のチップパターンのデータを用いればその種類は限定されず、同一の種類の露光装置でもよく、すくなくとも１台の露光装置が他の露光装置と異なる種類の露光装置でもよい。異なる種類の露光装置とは、露光光の波長が異なる装置、あるいは描画方法が異なる装置である。このように異なる種類の露光装置を用いることで、例えば露光光の波長や描画方法に由来する欠陥の検出率を向上可能である。これは、第２および第３の実施の形態においても同様である。
【００２３】
第１の実施の形態では、半導体基板上に垂直配線部を形成するための開口部を形成する際のレジスト膜形成工程、露光工程、現像工程、検査工程エッチング処理工程、およびレジスト膜除去工程の一連の工程を例に挙げて説明する。
【００２４】
図２および図３は、本発明の第１の実施の形態に係る半導体装置の製造方法のフローチャートである。図４は半導体装置の製造工程図である。図５は、第１の実施の形態の露光パターンの説明図である。なお、図５において、紙面縦方向をＸ方向、紙面横方向をＹ方向とする。
【００２５】
図２および図４（Ａ）を参照するに、基板１１の表面に形成された構造体上にレジスト剤を塗布してレジスト膜２０を形成する（Ｓ１００）。ここで、基板１１上には、配線層１２、キャップ層１３、第１層間絶縁膜１４、シリコン酸化膜１５、第２層間絶縁膜１６、シリコン酸化膜１７、反射防止膜１８が順次堆積した積層体が形成されている。レジスト膜２０は、例えば、電子ビーム、波長が１３５ｎｍ付近のＥＵＶ、波長が１５７ｎｍ（フッ素ダイマーレーザ）、１９３ｎｍ（ＡｒＦレーザ）、２４８ｎｍ（ＫｒＦレーザ）のＤＵＶ等に感光する感光性樹脂を用いる。
【００２６】
次いで、露光工程では、１枚の基板１１に３台の露光装置Ａ〜Ｃを用いて同一のチップパターンのマスクを用いて露光する（Ｓ１０２）。露光工程では、まず、レジスト膜２０が形成された基板１１を露光装置Ａに搬送し、露光装置Ａによりチップパターンをレジスト膜２０に露光し、図５（Ａ）に示すように基板１１のＸ方向に４つのチップパターン（チップパターン列ａ1）を形成する（Ｓ１０２ａ）。これにより、図４（Ａ）に示すように、レジスト膜２０にチップパターンの潜像２０ａが形成される。さらに、この後に露光装置ＢおよびＣにより形成するパターンのためのスペース分を空けて、他の１列（チップパターン列ａ2）を形成する。さらに同様にしてその他の１列あるいは複数の列（不図示）を形成してもよい。
【００２７】
次いで、基板１１を露光装置Ｂに搬送し、露光装置Ｂにより、露光装置Ａと同一のチップパターンのマスクを用いて露光し、図５（Ｂ）に示すように基板１１のＸ方向に４つのチップパターン（チップパターン列ｂ1）を形成する（Ｓ１０２ｂ）。ここで、チップパターン列ｂ1は、チップパターン列ａ1に対してＹ方向にずれた位置でかつチップパターンが形成されていない領域に露光される。この際、チップパターン列ｃ1の各々のチップパターンがＹ方向に整列するように形成することが好ましい。さらに、露光装置Ｂにより、チップパターン列ｂ1と同様にして露光して、レジスト膜２０にチップパターン列ｂ2を形成する。
【００２８】
次いで、基板１１を露光装置Ｃに搬送し、露光装置Ｃにより、露光装置Ａと同一のチップパターンのマスクを用いて露光し、図５（Ｃ）に示すように基板１１のＸ方向に４つのチップパターン（チップパターン列ｃ1）を形成する（Ｓ１０２ｃ）。ここで、チップパターン列ｃ1は、チップパターン列ｂ1に対してＹ方向にずれた位置でかつチップパターンが形成されていない領域に露光される。この際、チップパターン列ｃ1の各々のチップパターンがチップパターン列ｂ1の各々のチップパターンに対してＹ方向に整列するように形成することが好ましい。さらに、露光装置Ｃにより、チップパターン列ｃ1と同様にして露光して、レジスト膜２０にチップパターン列ｃ2を形成する。
以上により、レジスト膜２０には、露光装置Ａ〜Ｃによってそれぞれ露光されたチップパターンの潜像が形成される。
【００２９】
次いで、チップパターン列ａ1〜ｃ2の潜像が形成されたレジスト膜２０の現像を行う（Ｓ１０４）。具体的には、現像液を用いて、レジスト膜２０がポジ型の場合は潜像の部分を溶解し、開口部２０ｂを形成する。これにより、図４（Ｂ）に示すようにレジスト膜２０に開口部２０ｂが形成される。
【００３０】
次いで、レジスト膜２０に形成されたパターンの欠陥検査を行う（Ｓ１０６）。パターンの欠陥検査は後ほど詳細に説明するが、図３に示すフローチャートに従って行う。
【００３１】
次いで、レジスト膜２０をマスクとしてドライエッチングを行う（Ｓ１０８）。具体的には、レジスト膜２０をマスクとして、開口部２０ｂの反射防止膜１８，シリコン酸化膜１７，第２層間絶縁膜１６，シリコン酸化膜１５，反射防止膜１４、およびキャップ層１３をそれぞれの層材料に応じてプロセスガスを選択して反応性イオンエッチング（ＲＩＥ）法により除去して、配線層１２の表面を露出させる。
【００３２】
次いで、不要となったレジスト膜２０を除去する（Ｓ１１０）。以上により、垂直配線部を形成するための開口部２１が形成される。
【００３３】
次に欠陥検査工程を詳細に説明する。最初に欠陥検査機を説明する。
【００３４】
図６は、本発明に係る製造方法に使用する欠陥検査機の一例の構成図である。図６を参照するに、欠陥検査機６０には、基板１１を吸引等で固定する載置台６１が設けられている。載置台６１はＸ−Ｙステージ６２およびＺ−θステージ６３上に設けられ、基板１１を互いに直交するＸ軸・Ｙ軸・Ｚ軸の３軸方向および基板１１の回転方向に位置決め可能となっている。また、欠陥検査機６０は、いわゆる明視野式や暗視野式の光学式欠陥検査機である。欠陥検査機６０は、白色光、ＵＶ光、あるいはレーザ光等を発する光源６４と、光源６４からの照射ビームを通過させ、基板１１からの反射ビームの光路を変えるハーフミラー６５と、照射ビームを基板１１の表面に集光すると共に基板１１からの反射ビームを平行光に変換するレンズ６６と、反射ビームをＣＣＤセンサ６９に集光させるレンズ６８と、反射ビームによる画像を検出するＣＣＤセンサ６９を有する。さらに欠陥検査機６０は、ＣＣＤセンサ６９からの画像を処理すると共に欠陥検出およびＸ−Ｙステージ６２やＺ−θステージ６３等の装置全体の制御を行う制御演算部７０と、画像表示部８１、入力部８２、記録装置８３等から構成される。制御演算部７０は、画像処理部７１、光学系・ステージ制御部７２と、画像比較部７３、不一致部分記憶部７４、欠陥判定部７５からなる。なお。画像比較部７３、不一致部分記憶部７４、欠陥判定部７５は、ＣＰＵおよびメモリとメモリに記憶されたプログラムにより機能する機能ブロックである。
【００３５】
欠陥検査機６０は、２つのチップパターン、例えば、図５（Ｃ）に示すチップパターン列ａ1のチップパターンａとチップパターン列ｂ1のチップｂのそれぞれの領域を、Ｘ−Ｙステージ６２およびＺ−θステージ６３によって位置制御を行って位置決めし、その領域の画像をそれぞれ、レンズ６６，６８により拡大してＣＣＤセンサ６９で検出し、画像処理部７１によって画像処理後、画像比較部７３により２つのチップパターンａ，ｂのコントラストを比較して不一致部分を検出し、不一致部分記憶部にその位置および形状を記憶する。他方、チップパターンｂとチップパターン列ｃ1のチップｃについても同様にして、２つのチップパターンｂ，ｃのコントラスト不一致部分を検出し、不一致部分記憶部７４にその位置および形状を記憶する。そして、欠陥判定部７５では不一致部分を比較して、欠陥であるか否かをする。具体的な欠陥の判定方法は、図３を参照しつつ説明する。
【００３６】
図３を図５（Ｃ）と共に参照しつつ、レジスト膜に形成されたチップパターンａ〜ｃの欠陥検査工程を説明する。欠陥検査は、チップパターン列ａ１のチップパターンａとチップパターン列ｂ１のチップパターンｂ、およびチップパターン列ｃ１のチップパターンｃを１つの比較対象グループＴＧとして検査する。これらのチップパターンａ、チップパターンｂ、およびチップパターンｃはＹ方向に隣接するチップパターンである。このように検査単位である１つの比較対象グループのチップパターンが互いに近接したチップパターンを選択することによって、Ｘ−Ｙステージの移動時間やフォーカシングのためのＺ−θステージの移動時間を短縮化可能となり、スループットが向上する点で好ましい。
【００３７】
最初に、欠陥検査機によりチップパターンａとチップパターンｂとの画像を比較する（Ｓ１２０）。画像の比較は、チップパターン内の位置が互いに対応する領域毎に行い、例えば１辺が５μｍの矩形の領域毎にチップパターンａとチップパターンｂとの画像を比較する。比較した結果（比較結果１）、チップパターンａとチップパターンｂとの互いに対応する位置に不一致部分がある場合は、その不一致部分の位置および大きさを記憶する。
【００３８】
次いで、チップパターンｂとチップパターンｃとの画像を、Ｓ１２０と同様にして比較する（Ｓ１２２）。比較した結果（比較結果２）、不一致部分がある場合は、その不一致部分の位置および大きさを記録する。
【００３９】
次いで、チップパターン内の領域毎に比較結果１と２とを比較する（Ｓ１２４）。その結果、チップパターン内のある領域においてチップパターンａとチップパターンｂとの間にのみ不一致部分がある場合、すなわち、チップパターンａとチップパターンｂとの間に不一致部分があり、チップパターンｂとチップパターンａとの間に不一致部分がない場合、チップパターンｂおよびチップパターンｃには欠陥がなく、チップパターンａに欠陥があることになる（Ｓ１２６）。
【００４０】
一方、チップパターンｂとチップパターンｃとの間にのみ不一致部分がある場合、すなわちは、チップパターンｂとチップパターンｃとの間に不一致部分があり、チップパターンａとチップパターンｂとの間に不一致部分がない場合はチップパターンｃに欠陥があることになる（Ｓ１２８）。
【００４１】
他方、チップパターンａとチップパターンｂとの間、およびチップパターンｂとチップパターンｃとの間のぞれぞれに不一致部分がある場合は、チップパターンａおよびｃには欠陥がなく、チップパターンｂに欠陥があることになる（Ｓ１３０）。
【００４２】
次いで、未検査の他のチップパターンａ〜ｃ（未検査のチップパターンの比較対象グループ）がある場合（Ｓ１３２の"ＹＥＳ"）は、そのチップパターンａ〜ｃについてＳ１２０〜Ｓ１３２を行う。
【００４３】
全てのチップパターンａ〜ｃについて画像比較を行った場合（Ｓ１３２の"Ｎｏ"）は、チップパターン列の潜像を形成した露光装置毎に欠陥位置および形状が同一か否かを判定する（Ｓ１３４）。すなわち、例えば、チップパターン列ａ１およびａ２において、所定数以上のチップパターンに欠陥位置および形状が同一の欠陥がある否かを判定する。所定数以上のチップパターンに欠陥がある場合は、そのチップパターンの露光を行った露光装置、例えば露光装置Ａの使用を停止する（Ｓ１３８）。ここで、上記所定数は２以上であれば特に制限はなく適宜設定可能である。
【００４４】
他方、所定数よりも少ないチップパターンに欠陥位置および形状が同一の欠陥がある場合は、通常の欠陥処理、例えば、欠陥を有するチップパターンを最終的に不合格とする等の処理が行われる（Ｓ１３６）。以上により欠陥検査工程が完了する。
【００４５】
第１の実施の形態によれば、１枚の基板１１上のレジスト膜２０に３台の露光装置Ａ〜Ｃによってチップパターンａ〜ｃが形成されており、それらのチップパターンａ〜ｃを互いに比較して欠陥を検出するので、露光装置に起因してチップパターン内の同一位置に同一形状で繰り返して発生する欠陥を容易に検出できる。したがって、最終製品の品質検査を待つまでもなく、発生直後に欠陥を検出可能であるので、例えば、欠陥数が所定数を超える基板を下流の製造工程を行わずに廃棄するという処理も可能である。これにより、製造装置を品質が良好な基板の処理に占有させることができるので、生産効率が向上し、さらに生産歩留まりを向上できる。
【００４６】
また、１枚の基板１１上に３台の露光装置Ａ〜Ｃによってチップパターンａ〜ｃが形成されているので、比較結果である不一致部分のみをデータとして記憶すればよいので、データ量が少なくてすみ、そのためテータ転送時間を短縮化できるので、基板１枚分のチップパターンの画像を記憶して他の基板のチップパターンと比較する欠陥装置よりも欠陥検査時間を短縮でき、メモリ量をも低減できる。
【００４７】
なお、Ｓ１３４の所定数以上のチップパターンに欠陥位置および形状が同一の欠陥があるか否かについては、基板上のチップターンの全数について検査をするまでもなく、１枚の基板の最初からＳ１２０からＳ１３２のサイクル毎に計数し所定数に達した時点でＳ１３８の露光装置の停止の処理をしてもよい。なお、この場合、計数の開始は基板の検査の途中からでもよい。
【００４８】
また、上記では、通常の製造工程において第１の実施の形態に係る露光工程、現像工程および欠陥検査工程を行う例を挙げたが、点検として行うことでさらに効果が向上する。例えば、製造ラインが稼働時に、日常的や間欠的に行ったり、製造ラインや露光装置のメンテナンス直後に点検として行う。これにより、上記の欠陥の発見率を向上し、歩留まり向上可能であると共に、基板の取扱の煩雑さが避けられる。さらに、メンテナンス直後に発生するトラブルによる歩留まり低下を回避できる。さらに、本実施の形態に係る製造方法に用いる基板は、最終的に半導体回路が形成される基板でもよいが、露光工程のチェック用基板として、シリコン基板、例えばベアシリコンウェーハや、表面に酸化膜が形成されたシリコン基板や、表面にシリコン酸化膜を１００ナノメートル程度堆積したシリコン基板を用いることが好ましい。これにより、画像のコントラストが向上し、より微細な欠陥をいっそう正確に検出できる。
【００４９】
また、上記の説明では３台の露光装置を用いた例を示したが、露光装置がマルチチャンバー方式やクラスタ方式の半導体製造装置の１コラムとして設けられている場合も同様である。更に１台の装置で、１枚のウェーハにおいて、同時に複数のチップパターンを露光描画するマルチコラム方式や、マルチビーム方式でも同様である。この場合、３つのコラムにより上述したチップパターンを１枚の基板に露光すればよい。マルチコラム方式やマルチビーム方式では、これらにより３つ或いは複数のコラムによる場合を同時に実行していることに他ならない。これは、以下に説明する第２および第３の実施の形態においても同様である。
【００５０】
（第２の実施の形態）
本発明の第２の実施の形態に係る半導体装置の製造方法は、第１の実施の形態に係る半導体装置の製造方法の変形例である。第２の実施の形態に係る製造方法では、２台の露光装置ＡおよびＢを用いて露光する露光工程および欠陥検査工程が異なる以外は同様であるので、同様の部分については説明を省略する。
【００５１】
図７は、本発明の第２の実施の形態の露光パターンの説明図である。
【００５２】
図７を参照するに、露光工程では、露光装置ＡおよびＢによって、チップパターン列ａ1、ｂ1、ａ２、ａ3、ｂ２、およびａ4のそれぞれをＸ方向に沿って、かつ、Ｙ方向に互いに離隔して形成する。ここで、チップパターン列ａ1〜ａ４は露光装置Ａによって形成し、チップパターン列ｂ1，ｂ２は、露光装置Ｂによって形成する。チップパターン列の形成方法は第１の実施の形態と同様である。
【００５３】
そして、第２の実施の形態の欠陥検査工程では、図７（Ｂ）に示すように、チップパターン列ａ1のチップパターンａ−１、チップパターン列のチップパターンｂ−１、チップパターン列のチップパターンａ−２を１つの比較対象グループＴＧとして欠陥検査を行う。欠陥検査工程のフローチャートは、先の図３と略同様であり、第２の実施の形態では、図３に示すチップパターンａをａ−１、チップパターンｂをｂ−１、チップパターンｃをａ−２にそれぞれ置換する。すなわち、図３のＳ１２０ではチップパターンａ−１とチップパターンｂ−１とを比較し、Ｓ１２２ではチップパターンｂ−１とチップパターンａ−２とを比較する。このようにすることで、露光装置ＡあるいはＢに起因する欠陥を検出できる。
【００５４】
以上により、第２の実施の形態によれば、露光装置が２台の場合であっても、第１の実施の形態と同様の効果を有し、つまり、露光装置に起因し、チップパターンの同一位置に同一形状で繰り返し発生する欠陥を発見できる。
【００５５】
（第３の実施の形態）
本発明の第３の実施の形態に係る半導体装置の製造方法は、第１の実施の形態に係る半導体装置の製造方法の変形例である。第３の実施の形態に係る製造方法では、４台以上、例えば６台の露光装置Ａ〜Ｆを用いて露光する露光工程および欠陥検査工程が異なる以外は同様であるので、同様の部分については説明を省略する。
【００５６】
図８は、本発明の第３の実施の形態の露光パターンの説明図である。
【００５７】
図８を参照するに、露光工程では、露光装置Ａ〜Ｆによって、それぞれ、チップパターン列ａ〜ｆをＸ方向に沿って、かつ、Ｙ方向に互いに離隔して形成する。ここで、チップパターン列ａ1〜ａ４は露光装置Ａによって形成し、チップパターン列ｂ1，ｂ２は、露光装置Ｂによって形成する。チップパターン列の形成方法は第１の実施の形態と同様である。
【００５８】
そして、第３の実施の形態の欠陥検査工程では、チップパターン列ａ〜ｃのチップパターンを１つの比較対象グループＴＧ１として、チップパターン列ｄ〜ｆのチップパターンを１つの比較対象グループＴＧ２として欠陥検査を行う。欠陥検査工程のフローチャートは、先の図３と略同様であるのでその説明を省略する。
【００５９】
第３の実施の形態では、露光装置が４台以上の場合であっても、第１の実施の形態と同様の効果を有し、つまり、露光装置に起因し、チップパターンの同一位置に同一形状で繰り返し発生する欠陥を発見できる。
【００６０】
以上本発明の好ましい実施の形態について詳述したが、本発明は係る特定の実施の形態に限定されるものではなく、特許請求の範囲に記載された本発明の範囲内において、種々の変形・変更が可能である。
【００６１】
なお、上記の実施の形態では、各々の露光装置は、Ｘ方向に沿ってチップパターンを形成したが、露光装置とチップパターンとの関係の情報を有する限り、１つの露光装置によって形成するチップパターンを任意の位置に形成してもよい。ただし、その場合でも、隣接するチップパターンは互いに異なる露光装置によって形成されていることが好ましい。
【００６２】
また、欠陥の検出対象となる露光装置の台数が３の倍数でない場合は、第１の実施の形態の露光パターンと第２の実施の形態の露光パターンとを適宜組み合わせてもよい。また、図３のＳ１２０およびＳ１２２における１つの比較対象グループのチップパターンの数は３個よりも多くてもよいが、３個の場合がより効率がよい点で好ましい。
【００６３】
なお、以上の説明に関してさらに以下の付記を開示する。
（付記１）
露光装置を用いて基板の表面に形成されたレジスト膜にチップパターンを露光する露光工程と、
前記露光されたレジスト膜を現像して複数のチップパターンをレジスト膜に形成する現像工程と、
前記複数のチップパターンを互いに比較して不一致部分を欠陥と判定する検査工程と、を含む半導体装置の製造方法であって、
前記露光工程は、１枚の基板の表面に形成されたレジスト膜に、複数の露光装置の各々によって同一のチップパターンを露光し、
前記検査工程は、前記１枚の基板上の異なる露光装置により露光されたチップパターンを互いに比較して欠陥を検出することを特徴とする半導体装置の製造方法。
（付記２）
前記露光工程は、１枚の基板の表面に形成されたレジスト膜に、少なくとも２台の露光装置を用いて露光し、
前記検査工程は、前記レジスト膜に、少なくとも２台の露光装置によって形成された３つのチップパターンを互いに比較して欠陥を検出することを特徴とする付記１記載の半導体装置の製造方法。
（付記３）
前記露光工程は、３台の露光装置を用いてチップパターンを互いに隣接するように露光し、
前記検査工程は、前記３台の異なる露光装置によって各々形成されたチップパターンを互いに比較して、欠陥を検出することを特徴とする付記２記載の半導体装置の製造方法。
（付記４）
前記露光工程は、前記各々の露光装置が、第１の方向に沿って、かつ該第１の方向に直交する第２の方向に隣接するようにチップパターンを露光することを特徴とする付記２または３記載の半導体装置の製造方法。
（付記５）
前記露光工程は、２台の露光装置を用いて、一方の露光装置が形成する２つのチップパターンが他方の露光装置によって形成する１つのチップパターンを挟むように露光し、
前記検査工程は、前記２つのチップパターンの各々と前記１つのチップパターンとを互いに比較して、欠陥を検出することを特徴とする付記２記載の半導体装置の製造方法。
（付記６）
前記複数の露光装置のうち、少なくとも１つの露光装置が他の露光装置と異なる波長の露光光あるいは描画方法を使用することを特徴とする付記１〜５記載の半導体装置の製造方法。
（付記７）
前記基板には、最終的に半導体回路が形成されることを特徴とする付記１〜６のうち、いずれか一項記載の半導体装置の製造方法。
（付記８）
前記基板は、その表面に酸化膜が形成されたシリコン基板あるいはシリコン酸化膜が堆積したシリコン基板であることを特徴とする付記１〜６のうち、いずれか一項記載の半導体装置の製造方法。
（付記９）
前記チップパターンと、該チップパターンの潜像を露光した露光装置とが対応可能であることを特徴とする付記１〜８のうち、いずれか一項記載の半導体装置の製造方法。
（付記１０）
前記検査工程は、欠陥の形状および発生位置を検出し、同一の露光装置により露光された複数のチップパターンのうち、形状が同一でかつ発生位置が同一の欠陥が所定数検出された場合は、装置の異常発生として当該露光装置の使用を停止することを特徴とする付記１〜９のうち、いずれか一項記載の半導体装置の製造方法。
（付記１１）
前記露光工程、現像工程、および検査工程は、日常的、間欠的、或いは適時必要に応じて行われる装置や製造工程の異常を検出するために行うことを特徴とする付記１〜１０のうち、いずれか一項記載の半導体装置の製造方法。
【図面の簡単な説明】
【００６４】
【図１】基板の表面に形成されたチップと欠陥検査の問題点を説明するための図である。
【図２】本発明の第１の実施の形態に係る半導体装置の製造方法のフローチャート（その１）である。
【図３】第１の実施の形態に係る半導体装置の製造方法のフローチャート（その２）である。
【図４】半導体装置の製造工程図である。
【図５】第１の実施の形態の露光パターンの説明図である。
【図６】本発明に係る製造方法に使用する欠陥検査機の一例の構成図である。
【図７】本発明の第２の実施の形態の露光パターンの説明図である。
【図８】本発明の第３の実施の形態の露光パターンの説明図である。
【符号の説明】
【００６５】
１１    基板
１２    配線層
１３    キャップ層
１４    第１層間絶縁膜
１５，１７    シリコン酸化膜
１６    第２層間絶縁膜
１８    反射防止膜
２０    レジスト膜
６０    欠陥検査機
６１    載置台
６２    Ｘ−Ｙステージ
６３    Ｚ−θステージ
６４    光源
６５    ハーフミラー
６６，６８    レンズ
６９    ＣＣＤセンサ
７０    制御演算部
７１    画像処理部
７２    光学系・ステージ制御部
７３    画像比較部
７４    不一致部分記憶部
７５    欠陥判定部
８１    画像表示部
８２    入力部
８３    記録装置
ａ１，ａ２，ｂ１，ｂ２，ｃ１，ｃ２，ａ〜ｆ    チップパターン列
ＴＧ    比較対象グループ
【図１】
2008047598.tif 000003
【図２】
2008047598.tif 000004
【図３】
2008047598.tif 000005
【図４】
2008047598.tif 000006
【図５】
2008047598.tif 000007
【図６】
2008047598.tif 000008
【図７】
2008047598.tif 000009
【図８】
2008047598.tif 000010