(57)【要約】【課題】シリコン基板を貫通する絶縁分離トレンチに取り囲まれた縦型半導体素子が形成されてなる半導体装置の実装構造であって、前記縦型半導体素子の裏面側電極を分離して接続することができ、放熱性にも優れる前記半導体装置の実装構造を提供する。【解決手段】シリコン基板２０を貫通する絶縁分離トレンチＴに取り囲まれた、シリコン基板２０の両側の表面に電極ｄｒ１，ｄｒ２を有する縦型半導体素子４４〜４８が形成されてなる半導体装置１０１の実装構造であって、半導体装置１０１が、縦型半導体素子４４〜４８の裏面側電極ｄｒ２に対応した電極パターン１２が表面に設けられてなる別のシリコン基板１０に、裏面側電極ｄｒ２と電極パターン１２をハンダバンプＳで接続するようにして、搭載されてなる実装構造とする。【選択図】図１
2008263135.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板を貫通する絶縁分離トレンチに取り囲まれた、前記シリコン基板の両側の表面に電極を有する縦型半導体素子が形成されてなる半導体装置の実装構造であって、
当該半導体装置が、前記縦型半導体素子の裏面側電極に対応した電極パターンが表面に設けられてなる別のシリコン基板に、前記裏面側電極と前記電極パターンをハンダ接続するようにして、搭載されてなることを特徴とする半導体装置の実装構造。
【請求項２】
前記電極パターンが、アルミニウム膜からなることを特徴とする請求項１に記載の半導体装置の実装構造。
【請求項３】
前記別のシリコン基板における前記電極パターンが設けられた表面と反対側の表面が、ヒートシンクに接着されてなることを特徴とする請求項１または２に記載の半導体装置の実装構造。
【請求項４】
シリコン基板を貫通する絶縁分離トレンチに取り囲まれた、前記シリコン基板の両側の表面に電極を有する縦型半導体素子が形成されてなる半導体装置の実装構造であって、
当該半導体装置を搭載するリードフレームの搭載台に、前記縦型半導体素子の裏面側電極に対応して貫通穴が設けられ、
前記貫通穴から露出する前記縦型半導体素子の裏面側電極が、前記リードフレームのリードピンに、リボンボンディング接続されてなることを特徴とする半導体装置の実装構造。
【請求項５】
シリコン基板を貫通する絶縁分離トレンチに取り囲まれた、前記シリコン基板の両側の表面に電極を有する縦型半導体素子が形成されてなる半導体装置の実装構造であって、
当該半導体装置を搭載するリードフレームの搭載台に、絶縁分離された複数の貫通導体部が設けられ、
前記縦型半導体素子の裏面側電極が、前記貫通導体部を介して、前記リードフレームのリードピンに、リボンボンディング接続されてなることを特徴とする半導体装置の実装構造。
【請求項６】
前記縦型半導体素子が、電力用の半導体素子であることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置の実装構造。
【請求項７】
前記半導体装置が、樹脂モールドされてなることを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置の実装構造。
【請求項８】
前記半導体装置が、３相インバータのパワーモジュールが構成されてなる半導体装置であることを特徴とする請求項１乃至７のいずれか一項に記載の半導体装置の実装構造。
【請求項９】
前記半導体装置が、車載用の半導体装置であることを特徴とする請求項１乃至８のいずれか一項に記載の半導体装置の実装構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン基板を貫通する絶縁分離トレンチに取り囲まれた縦型半導体素子が形成されてなる半導体装置の実装構造に関する。
【背景技術】
【０００２】
基板貼り合わせを用いた埋め込み酸化膜を有するＳＯＩ（Silicon On Insulator）基板は、埋め込み酸化膜に達する絶縁分離トレンチによって、ＳＯＩ層に形成される各半導体素子を簡単に素子分離することができ、該半導体素子の高速化や高集積化が可能である。このため、基板貼り合わせによるＳＯＩ基板は、種々の半導体装置の形成に用いられている。一方、基板貼り合わせによるＳＯＩ基板を用いた半導体装置は、ダイマウントしてパッケージに実装するまでの加工数が多くなる等が要因となって、製造コストが増大する。このため、別の素子分離構造を採用した半導体装置の製造方法が、特開２００１−１４４１７３号公報（特許文献１）に開示されている。
【０００３】
図７は、上記特許文献１に開示された半導体装置の製造方法を説明する図で、該半導体装置の各製造工程を示す図である。
【０００４】
図７に示す半導体装置の製造方法においては、最初に、図７（ａ）に示すように、シリコン基板からなる素子形成用のウェハ１を用意する。次に、図７（ｂ）に示すように、ウェハ１の一方の表面１ａから所定深さのトレンチ２を形成したのち、トレンチ２内を酸化膜やポリシリコン等の絶縁層３で埋め込む。これにより、ウェハ１における複数の素子形成領域４の間に絶縁層３が配置され、隣接する素子形成領域４が素子分離される。続いて、図示されていないが、素子分離された各領域４に所望の素子を形成する。次に、ＣＭＰ（Chemical Mechanical Polish）研磨により、図７（ｃ）に示すように、ウェハ１の他方の表面（以下、裏面という）１ｂから絶縁層３が露出するまでウェハ１を研磨する。この後、図７（ｄ）に示すように、ダイシングによりウェハ１をチップ単位に分割したのち、図７（ｅ）に示すように、絶縁性ペースト（絶縁性接着剤）５を介して、分割された各チップを金属板等の実装基板６にダイマウントする。これにより、特許文献１に開示されている半導体装置が完成する。
【０００５】
図７に示す半導体装置の製造方法によれば、基板貼り合わせを用いた埋め込み酸化膜を有するＳＯＩ基板を用いることなく、別の素子分離構造を採用した半導体装置を製造することができ、製造工程を簡略化して、製造コストの増大を抑制することができる。
【特許文献１】特開２００１−１４４１７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
埋め込み酸化膜を有するＳＯＩ基板は、各半導体素子を駆動するための一組の電極がＳＯＩ基板のＳＯＩ層側の表面にまとめて配置されてなる、片面電極素子（横型半導体素子）の形成に適している。一方、埋め込み酸化膜を有するＳＯＩ基板は、埋め込み酸化膜によって基板断面方向の電流が遮られる。このため、埋め込み酸化膜を有するＳＯＩ基板は、縦型ＭＯＳトランジスタ素子やＩＧＢＴ素子のように、大電流の電力用途で用いられ、これら素子を駆動するための一組の電極が半導体基板の両側の表面に分散して配置されてなる両面電極素子（縦型半導体素子）の形成には適していない。これに対して、図７の半導体装置で採用されている素子分離構造は、埋め込み酸化膜のない素子分離構造であり、上記両面電極素子（縦型半導体素子）の形成に適している。
【０００７】
図８は、図７の素子分離構造を利用して発明された半導体装置の一例で、半導体装置１００の模式的な断面を示す図である。
【０００８】
図８の半導体装置１００は、能動素子３１〜３３，４１〜４３および受動素子５１，５２が、一つの半導体基板２０に複数個形成されてなる半導体装置である。半導体装置１００では、能動素子の代表例として、バイポーラトランジスタ素子３１、相補型ＭＯＳ（ＣＭＯＳ、Complementary Metal Oxide Semiconductor）トランジスタ素子３２、横型ＭＯＳトランジスタ素子３３、縦型ＭＯＳトランジスタ素子４１、ＩＧＢＴ（Insulated Gate Bipolar Transistor）素子４２およびダイオード素子４３が例示されている。また、半導体装置１００では、受動素子の代表例として、抵抗素子として利用するＮ導電型（ｎ−）の低不純物濃度素子５１および配線素子として利用するＮ導電型（ｎ＋）の高不純物濃度素子５２が例示されている。
【０００９】
半導体装置１００に用いられている半導体基板２０は、Ｎ導電型（ｎ−）のバルク単結晶シリコン基板からなる。図８に示す能動素子３１〜３３，４１〜４３および受動素子５１，５２は、いずれも、薄膜素子ではなく、Ｎ導電型（ｎ−）のバルク単結晶シリコン基板からなる半導体基板２０を用いた素子である。
【００１０】
図８の半導体装置１００では、半導体基板２０が、当該半導体基板２０を貫通する絶縁分離トレンチＴに取り囲まれて、複数のフィールド領域Ｆ１〜Ｆ８に分割されている。半導体装置１００における複数個の能動素子３１〜３３，４１〜４３および受動素子５１，５２は、それぞれ異なるフィールド領域Ｆ１〜Ｆ８に分散して配置されている。また、上記複数個の能動素子３１〜３３，４１〜４３および受動素子５１，５２のうち、縦型ＭＯＳトランジスタ素子４１、ＩＧＢＴ素子４２およびダイオード素子４３で例示されている能動素子４１〜４３と抵抗素子としての低不純物濃度素子５１および配線素子としての高不純物濃度素子５２で例示されて受動素子５１，５２は、当該素子４１〜４３，５１，５２を駆動するための図８においてハッチングを施した一組の電極ｄｒ１，ｄｒ２が半導体基板２０の第１面Ｓ１側と第２面Ｓ２側の両側の表面に分散して配置されてなる、両面電極素子である。また、バイポーラトランジスタ素子３１、ＣＭＯＳトランジスタ素子３２、横型ＭＯＳトランジスタ素子３３で例示されている能動素子３１〜３３は、当該素子３１〜３３を駆動するための図８においてハッチングを施した一組の電極ｄｓ１が半導体基板２０における第１面Ｓ１側の一方の表面にまとめて配置されてなる、片面電極素子である。
【００１１】
図８の半導体装置１００には、縦型ＭＯＳトランジスタ素４１やＩＧＢＴ素子４２のような両面電極素子が形成されるため、電力用途の半導体装置として好適である。半導体装置１００は、バルク単結晶シリコン基板２０が用いられているため、縦型ＭＯＳトランジスタ素子４１やＩＧＢＴ素子４２のような両面電極素子を形成する場合、大電流化やＥＳＤ等のサージに対する耐量増加が容易である。また、埋め込み酸化膜がないため、ＳＯＩ基板を用いた半導体装置に較べて放熱性を高めることができる。
【００１２】
尚、上記図８の半導体装置１００に関する発明については、すでに特許出願（出願番号２００６−３２９８５８）がなされている。
【００１３】
一方、図８に示す両面電極素子（縦型半導体素子）が形成された半導体装置１００を利用するにあたっては、半導体基板２０の両面に電極ｄｒ１，ｄｒ２が形成されているため、その実装構造にも特別な構造が必要である。
【００１４】
従来の片面電極素子（縦型半導体素子）だけを内蔵した複合ＩＣの実装方法では、例えば、金属リードフレームに接着剤で固定したチップ表面の電極パッドから、リードピン（リードフレーム端子）に金（Ａｕ）線でワイヤボンディング接続するという手法がとられる。しかしながら、この方法は、裏面側にも電極がある図８の半導体装置１００に対しては、そのまま使うことができない。また、別の実装方法として、銅（Ｃｕ）等の配線パターニングが形成されたセラミック基板を用い、裏面側の電極とハンダ接続する手法もある。しかしながら、この実装構造は、例えばアルミナ等のセラミック基板がデバイスを形成するシリコン基板に比べて熱伝導率が低い（約１／１０）ため、放熱性が悪いという問題がある。特に、電力用途として好適な縦型ＭＯＳトランジスタ素子４１やＩＧＢＴ素子４２が形成されるため、半導体装置１００の実装構造は、放熱性にも優れる必要がある。
【００１５】
そこで本発明は、シリコン基板を貫通する絶縁分離トレンチに取り囲まれた縦型半導体素子が形成されてなる半導体装置の実装構造であって、前記縦型半導体素子の裏面側電極を分離して接続することができ、放熱性にも優れる前記半導体装置の実装構造を提供することを目的としている。
【課題を解決するための手段】
【００１６】
請求項１に記載の発明は、シリコン基板を貫通する絶縁分離トレンチに取り囲まれた、前記シリコン基板の両側の表面に電極を有する縦型半導体素子が形成されてなる半導体装置の実装構造であって、当該半導体装置が、前記縦型半導体素子の裏面側電極に対応した電極パターンが表面に設けられてなる別のシリコン基板に、前記裏面側電極と前記電極パターンをハンダ接続するようにして、搭載されてなることを特徴としている。
【００１７】
上記実装構造は、縦型半導体素子（両面電極素子）が形成されてなる半導体装置を実装するにあたって、従来のセラミック基板に代えて、配線を施したもう一枚別のシリコン基板を、前記裏面側電極の引き出し基板として用いるものである。該別のシリコン基板には、前記縦型半導体素子の裏面側電極に対応した電極パターンが表面に設けられている。従って、該電極パターンに縦型半導体素子の裏面側電極をハンダ接続することで、裏面側電極を分離して接続することができる。
【００１８】
上記別のシリコン基板の表面に設けられている電極パターンは、該別のシリコン基板の表面における別位置まで配線で引き出して、リードフレームのリードピンやリボンに直接ハンダ接続したり、ワイヤをボンディング接続したりすることが可能である。
【００１９】
また、シリコン基板は、セラミック基板より放熱性が良いため、上記半導体装置の実装構造は、放熱性にも優れる実装構造とすることができる。従って、上記半導体装置が、例えば電力用の前記縦型半導体素子と制御用のバイポーラトランジスタやＣＭＯＳトランジスタからなる横型半導体素子を混載した複合パワーＩＣである場合であっても、電力用縦型半導体素子の発生熱の制御用横型半導体素子への悪影響を抑制することができる。
【００２０】
以上のようにして、上記半導体装置の実装構造は、シリコン基板を貫通する絶縁分離トレンチに取り囲まれた縦型半導体素子が形成されてなる半導体装置の実装構造であって、前記縦型半導体素子の裏面側電極を分離して接続することができ、放熱性にも優れる前記半導体装置の実装構造とすることができる。
【００２１】
上記半導体装置の実装構造においては、請求項２に記載のように、前記電極パターンが、安価で熱伝導性の良い、アルミニウム膜からなることが好ましい。
【００２２】
また、上記半導体装置の実装構造においては、放熱性をさらに良くするため、請求項３に記載のように、前記別のシリコン基板における前記電極パターンが設けられた表面と反対側の表面が、ヒートシンクに接着されてなることが好ましい。
【００２３】
請求項４に記載の発明は、シリコン基板を貫通する絶縁分離トレンチに取り囲まれた、前記シリコン基板の両側の表面に電極を有する縦型半導体素子が形成されてなる半導体装置の実装構造であって、当該半導体装置を搭載するリードフレームの搭載台に、前記縦型半導体素子の裏面側電極に対応して貫通穴が設けられ、前記貫通穴から露出する前記縦型半導体素子の裏面側電極が、前記リードフレームのリードピンに、リボンボンディング接続されてなることを特徴している。
【００２４】
金属からなるリードフレームは、セラミック基板やシリコン基板よりも、熱伝導性がよい。このリードフレームを裏面側電極が形成された上記半導体装置の実装に用いるため、上記実装構造においては、該半導体装置を搭載するリードフレームの搭載台に、裏面側電極に対応した貫通穴が設けられている。この貫通穴から露出する裏面側電極とリードフレームのリードピンをリボンボンディング接続することで、裏面側電極を分離して接続することができると共に、放熱性も確保することができる。従って、上記半導体装置が、例えば電力用の前記縦型半導体素子と制御用のバイポーラトランジスタやＣＭＯＳトランジスタからなる横型半導体素子を混載した複合パワーＩＣである場合であっても、電力用縦型半導体素子の発生熱の制御用横型半導体素子への悪影響を抑制することができる。
【００２５】
以上のようにして、上記半導体装置の実装構造も、シリコン基板を貫通する絶縁分離トレンチに取り囲まれた縦型半導体素子が形成されてなる半導体装置の実装構造であって、前記縦型半導体素子の裏面側電極を分離して接続することができ、放熱性にも優れる前記半導体装置の実装構造とすることができる。
【００２６】
請求項５に記載の発明は、シリコン基板を貫通する絶縁分離トレンチに取り囲まれた、前記シリコン基板の両側の表面に電極を有する縦型半導体素子が形成されてなる半導体装置の実装構造であって、当該半導体装置を搭載するリードフレームの搭載台に、絶縁分離された複数の貫通導体部が設けられ、前記縦型半導体素子の裏面側電極が、前記貫通導体部を介して、前記リードフレームのリードピンに、リボンボンディング接続されてなることを特徴としている。
【００２７】
上記半導体装置の実装構造は、リードフレームを別の形で利用するものである。上記実装構造においては、リードフレームの搭載台に絶縁分離された複数の貫通導体部が設けられている。該貫通導体部は、例えば格子状の格子点に配置されていてよく、上記半導体装置の裏面側電極に接続する貫通導体部を適宜選択し、該貫通導体部を介して、裏面側電極とリードフレームのリードピンをリボンボンディング接続する。これによって、裏面側電極を分離して接続することができると共に、放熱性も確保することができる。従って、上記半導体装置が、例えば電力用の前記縦型半導体素子と制御用のバイポーラトランジスタやＣＭＯＳトランジスタからなる横型半導体素子を混載した複合パワーＩＣである場合であっても、電力用縦型半導体素子の発生熱の制御用横型半導体素子への悪影響を抑制することができる。
【００２８】
以上のようにして、上記半導体装置の実装構造についても、シリコン基板を貫通する絶縁分離トレンチに取り囲まれた縦型半導体素子が形成されてなる半導体装置の実装構造であって、前記縦型半導体素子の裏面側電極を分離して接続することができ、放熱性にも優れる前記半導体装置の実装構造とすることができる。
【００２９】
上記半導体装置の実装構造は、いずれも請求項６に記載のように、前記縦型半導体素子が、電力用の半導体素子である場合に好適である。
【００３０】
上記半導体装置における縦型半導体素子は、シリコン基板を貫通する絶縁分離トレンチに取り囲まれて、周りから絶縁分離されている。該半導体装置の形成には、バルク単結晶シリコン基板を用いることができるため、縦型ＭＯＳトランジスタ素子やＩＧＢＴ素子のような縦型半導体素子を形成する場合、大電流化やＥＳＤ等のサージに対する耐量増加が容易である。また、埋め込み酸化膜がないため、ＳＯＩ基板を用いた半導体装置に較べて放熱性を高めることができる。このように電力用として好適に用いられる上記半導体装置に対して、上記した実装構造によれば、放熱性等の特性を劣化させることなく実装することが可能となる。
【００３１】
上記半導体装置の実装構造は、いずれも請求項７に記載のように、前記半導体装置が、樹脂モールドされてなる場合に好適である。
【００３２】
上記半導体装置の実装構造は、例えば請求項８に記載のように、前記半導体装置が、３相インバータのパワーモジュールが構成されてなる半導体装置である場合に好適である。これによって、低損失で高い放熱性を有する３相インバータのパワーモジュールとすることができる。
【００３３】
また、上記半導体装置の実装構造は、例えば請求項９に記載のように、前記半導体装置が、高耐圧かつ大電流駆動が必要な車載用の半導体装置である場合に好適である。
【発明を実施するための最良の形態】
【００３４】
以下、本発明を実施するための最良の形態を、図に基づいて説明する。
【００３５】
（第１の実施形態）
図１は、本実施形態における半導体装置の実装構造を説明する図で、図１（ａ）は、半導体装置１０１の実装構造を模式的に示した断面図である。図１（ｂ）は、図１（ａ）の半導体装置１０１の実装構造を形成する途中過程を模式的に示した斜視図である。尚、図１の半導体装置１０１において、図８の半導体装置１００と同様の部分については、同じ符号を付した。
【００３６】
図１（ａ），（ｂ）に示す半導体装置１０１は、シリコン基板２０を貫通する絶縁分離トレンチＴに取り囲まれた、シリコン基板２０の両側の表面に電極ｄｒ１，ｄｒ２を有する縦型半導体素子（両面電極素子）が形成されてなる半導体装置である。図１（ａ）では、３個の縦型半導体素子４４〜４６が図示されており、図１（ｂ）では、４個の縦型半導体素子４４，４５，４７，４８が図示されている。これらの縦型半導体素子４４〜４８は、図８の半導体装置１００に示した縦型ＭＯＳトランジスタ素子４１、ＩＧＢＴ（Insulated Gate Bipolar Transistor）素子４２およびダイオード素子４３のような能動素子であってもよいし、抵抗素子として利用するＮ導電型（ｎ−）の低不純物濃度素子５１および配線素子として利用するＮ導電型（ｎ＋）の高不純物濃度素子５２のような受動素子であってもよい。例えば、縦型半導体素子４４〜４８を縦型ＭＯＳトランジスタ素子とした場合には、主面側電極ｄｒ１が、ソース電極およびゲート電極となり、裏面側電極ｄｒ２が、ドレイン電極となる。また、図１（ａ）には図示されていないが、図１（ｂ）には、シリコン基板２０の片側の表面に電極ｄｓ１を有する１個の横型半導体素子（片面電極素子）３４が図示されている。この横型半導体素子３４は、例えば図８の半導体装置１００に示したバイポーラトランジスタ素子３１、相補型ＭＯＳ（ＣＭＯＳ、Complementary Metal Oxide Semiconductor）トランジスタ素子３２または横型ＭＯＳトランジスタ素子３３等の能動素子であってよい。
【００３７】
図１（ａ）に示すように、半導体装置１０１における縦型半導体素子４４〜４６は、シリコン基板２０を貫通する絶縁分離トレンチＴに取り囲まれて、周りから絶縁分離されている。該半導体装置１０１の形成には、バルク単結晶シリコン基板２０を用いることができるため、縦型ＭＯＳトランジスタ素子やＩＧＢＴ素子のような縦型半導体素子４４〜４６を形成する場合、大電流化やＥＳＤ等のサージに対する耐量増加が容易である。また、埋め込み酸化膜がないため、ＳＯＩ基板を用いた半導体装置に較べて放熱性を高めることができる。
【００３８】
図１（ａ），（ｂ）に示す半導体装置１０１の実装構造においては、半導体装置１０１が、縦型半導体素子４４〜４８の裏面側電極ｄｒ２に対応した電極パターン１２が表面に設けられてなる別のシリコン基板１０に、裏面側電極ｄｒ２と電極パターン１２をハンダバンプＳで接続するようにして、搭載されている。尚、シリコン基板１０上の符号１１で示す膜は、絶縁のためのＢＰＳＧ（Boron-doped Phospho-Silicate Glass）等からなる酸化膜である。裏面側電極ｄｒ２とハンダ接続する電極パターン１２は、金（Ａｕ）膜等であってもよいが、安価で熱伝導性の良い、配線抵抗が下げられるよう数ミクロン程度の比較的厚い厚膜アルミニウム（Ａｌ）膜からなることが好ましい。同様に、半導体装置１０１が形成された半導体基板２０の主面側電極ｄｒ１と裏面側電極ｄｒ２も、安価で熱伝導性の良い、厚膜のアルミニウム（Ａｌ）膜からなることが好ましい。尚、電極パターン１２上の符号１２ａで示した膜と裏面側電極ｄｒ２上の符号ｄｒ２ａで示した膜は、ハンダの濡れ性をよくするためスパッタで形成したバリヤメタルで、例えば、チタン／ニッケル／金（Ｔｉ／Ｎｉ／Ａｕ）の積層膜等からなる。同様に、主面側電極ｄｒ１上にも、バリヤメタルｄｒ１ａが形成されている。また、シリコン基板１０における白く塗りつぶした符号１３の部分は、ハンダバンプＳを分離するための酸化膜やハンダレジスト膜である。
【００３９】
図１（ａ），（ｂ）に示す実装構造では、ハンダバンプＳによって半導体装置１０１の裏面側電極ｄｒ２に接続されたシリコン基板１０上の電極パターン１２が、銅（Ｃｕ）等からなるリボンＲにハンダ接続されたり、アルミニウム（Ａｌ）等からなる極太のワイヤＷがボンディングされたりして、外部に引き出される。一方、半導体装置１０１の主面側電極ｄｒ１については、銅（Ｃｕ）等からなるリボンＲが直接ハンダ接続されたり、アルミニウム（Ａｌ）等からなる極太のワイヤＷが直接ボンディングされたりして、外部に引き出される。また、図１（ｂ）に示すように、横型半導体素子３４の電極ｄｓ１については、例えば、細い金（Ａｕ）からなるワイヤＷがボンディングされて、外部に引き出される。
【００４０】
図１（ａ）に示す半導体装置１０１の実装構造では、放熱性を良くするため、シリコン基板１０における電極パターン１２が設けられた表面と反対側の表面が、接着剤Ｈａにより、銅（Ｃｕ）からなるヒートシンク（リードフレーム）Ｈに接着されている。また、シリコン基板１０とそれに搭載されている半導体装置１０１の全体が、樹脂Ｍによってモールドされている。
【００４１】
図１（ａ），（ｂ）に示す半導体装置１０１の実装構造は、縦型半導体素子（両面電極素子）４４〜４８が形成されてなる半導体装置１０１を実装するにあたって、従来のセラミック基板に代えて、配線を施したもう一枚別のシリコン基板１０を、裏面側電極ｄｒ２の引き出し基板として用いるものである。該別のシリコン基板１０には、縦型半導体素子４４〜４８の裏面側電極ｄｒ２に対応した電極パターン１２が表面に設けられている。従って、該電極パターン１２に縦型半導体素子４４〜４８の裏面側電極ｄｒ２をハンダ接続することで、裏面側電極ｄｒ２を分離して接続することができる。
【００４２】
上記別のシリコン基板１０の表面に設けられている電極パターン１２は、該別のシリコン基板１０の表面における別位置まで配線で引き出して、リードフレームのリードピンやリボンＲに直接ハンダ接続したり、ワイヤＷをボンディング接続したりすることが可能である。
【００４３】
また、シリコン基板１０は、セラミック基板より放熱性が良いため、図１（ａ），（ｂ）に示す半導体装置１０１の実装構造は、放熱性にも優れる実装構造とすることができる。従って、半導体装置１０１が、例えば電力用の縦型半導体素子４４〜４８と制御用のバイポーラトランジスタやＣＭＯＳトランジスタからなる横型半導体素子３４を混載した複合パワーＩＣである場合であっても、電力用縦型半導体素子４４〜４８の発生熱の制御用素子３４への悪影響を抑制することができる。
【００４４】
以上のようにして、図１（ａ），（ｂ）に示す半導体装置１０１の実装構造は、シリコン基板２０を貫通する絶縁分離トレンチＴに取り囲まれた縦型半導体素子４４〜４８が形成されてなる半導体装置の実装構造であって、各縦型半導体素子４４〜４８に対応した裏面側電極ｄｒ２を分離して接続することができ、放熱性にも優れる半導体装置の実装構造とすることができる。
【００４５】
（第２の実施形態）
第１実施形態の実装構造では、縦型半導体素子が形成されてなる半導体装置を実装するにあたって、裏面側電極に対応した電極パターンが表面に設けられた別のシリコン基板が用いられていた。本実施形態は、リードフレームを用いた上記半導体装置の実装構造に関する。
【００４６】
図２（ａ），（ｂ）は、それぞれ、本実施形態において実装される半導体装置１０２を模式的に示した上面図と下面図である。図２の半導体装置１０２において、図１の半導体装置１０１と同様の部分については、同じ符号を付した。図３は、図２の半導体装置１０２を実装するためのリードフレームの一例で、リードフレームＬＦ１を模式的に示した下面図である。リードフレームＬＦ１は、表裏面が対称的にできており、リードフレームＬＦ１の上面図は、図３の下面図と同様である。また、図４（ａ），（ｂ）は、それぞれ、図２の半導体装置１０２が図３のリードフレームＬＦ１に実装された状態を模式的に示した上面図と下面図である。
【００４７】
図２に示す半導体装置１０２も、図１に示した半導体装置１０１と同様に、シリコン基板２０を貫通する絶縁分離トレンチ（図示省略）に取り囲まれた、シリコン基板２０の両側の表面に電極ｄｒ１，ｄｒ２を有する縦型半導体素子（両面電極素子）が形成されてなる半導体装置である。図２では、２個の縦型半導体素子４４，４５が図示されている。また、シリコン基板２０の片側の（主面側）表面に電極ｄｓ１を有する１個の横型半導体素子（片面電極素子）３４が図示されている。
【００４８】
図３に示すように、図２の半導体装置１０２を搭載するリードフレームＬＦ１の搭載台Ｔ１には、縦型半導体素子４４，４５の裏面側電極ｄｒ２に対応して、貫通穴Ｔ１ａが設けられている。そして、図４（ｂ）に示すように、貫通穴Ｔ１ａから露出する縦型半導体素子４４，４５の裏面側電極ｄｒ２が、リードフレームＬＦ１のリードピンＰ１に、リボンＲでボンディング接続されている。尚、半導体装置１０２の主面側についても、図４（ａ）に示すように、縦型半導体素子４４，４５の主面側電極ｄｒ１と横型半導体素子３４の主面側電極ｄｓ１が、リボンＲやワイヤＷによって、リードフレームＬＦ１の別のリードピンＰ１にボンディングされる。
【００４９】
金属からなるリードフレームは、セラミック基板やシリコン基板よりも、熱伝導性がよい。このリードフレームを裏面側電極ｄｒ２が形成された図２の半導体装置１０２の実装に用いるため、図３に示すように、該半導体装置１０２を搭載するリードフレームＬＦ１の搭載台Ｔ１に、裏面側電極ｄｒ２に対応した貫通穴Ｔ１ａが設けられている。そして、図４（ｂ）に示すように、この貫通穴Ｔ１ａから露出する裏面側電極ｄｒ２とリードフレームＬＦ１のリードピンＰ１をリボンＲでボンディング接続することで、裏面側電極ｄｒ２を分離して接続することができると共に、放熱性も確保することができる。また、第１実施形態に示した実装構造に較べて、配線用のシリコン基板が不要であるため、より小型化された低コストの実装構造とすることができる。
【００５０】
図５は、図２の半導体装置１０２を実装するための別のリードフレームの例で、図５（ａ）は、リードフレームＬＦ２を模式的に示した下面図であり、図５（ｂ）は、図５（ａ）における一点鎖線Ａ−Ａでの断面図である。リードフレームＬＦ２は、表裏面が対称的にできており、リードフレームＬＦ２の上面図は、図５（ａ）の下面図と同様である。また、図６（ａ），（ｂ）は、それぞれ、図２の半導体装置１０２が図５のリードフレームＬＦ２に実装された状態を模式的に示した上面図と下面図である。
【００５１】
図５（ａ）に示すように、図２の半導体装置１０２を搭載するリードフレームＬＦ２の搭載台Ｔ２には、絶縁分離された複数の貫通導体部Ｔ２ｃが、格子状の各格子点に配置されるように設けられている。貫通導体部Ｔ２ｃは、図５（ｂ）に示すように、リードフレームＬＦ２の基材である金属板Ｔ２ａに貫通穴を形成し、絶縁膜Ｔ２ｂで搭載台Ｔ２の全体を覆った後、穴内に導電材を埋め込んで形成したものである。そして、図６（ｂ）に示すように、縦型半導体素子４４，４５の裏面側電極ｄｒ２が、貫通導体部Ｔ２ｃを介して、リードフレームＬＦ２のリードピンＰ２に、リボンＲでボンディング接続されている。
【００５２】
図６（ａ），（ｂ）に示す半導体装置１０２の実装構造は、図４（ａ），（ｂ）に示した実装構造と同様にリードフレームを利用するものであるが、リードフレームを別の形で利用するものである。図６（ａ），（ｂ）の実装構造においては、図５（ａ），（ｂ）に示したように、リードフレームＬＦ２の搭載台Ｔ２に絶縁分離された複数の貫通導体部Ｔ２ｃが設けられている。該貫通導体部Ｔ２ｃは、格子状の各格子点に配置されているが、任意の配置で多数の貫通導体部Ｔ２ｃを配置するようにしてもよい。そして、図６（ｂ）に示すように、半導体装置１０２の裏面側電極ｄｒ２に接続する貫通導体部Ｔ２ｃを適宜選択し、該貫通導体部Ｔ２ｃを介して、裏面側電極ｄｒ２とリードフレームＬＦ２のリードピンＰ２を、リボンＲでボンディング接続する。これによって、裏面側電極ｄｒ２を分離して接続することができると共に、放熱性も確保することができる。図６（ａ），（ｂ）に示す実装構造は、図４（ａ），（ｂ）に示す実装構造と異なり、一つリードフレームで多種類のチップ（半導体装置）に対応することができる。
【００５３】
以上の図４（ａ），（ｂ）と図６（ａ），（ｂ）に示した実装構造は、いずれも、半導体装置１０２が、例えば電力用の縦型半導体素子４４，４５と制御用のバイポーラトランジスタやＣＭＯＳトランジスタからなる横型半導体素子３４を混載した複合パワーＩＣである場合であっても、電力用縦型半導体素子４４，４５の発生熱の制御用横型半導体素子３４への悪影響を抑制することができる。
【００５４】
以上のようにして、図４（ａ），（ｂ）と図６（ａ），（ｂ）に示す半導体装置１０２の実装構造についても、シリコン基板２０を貫通する絶縁分離トレンチ（図示省略）に取り囲まれた縦型半導体素子４４，４５が形成されてなる半導体装置の実装構造であって、縦型半導体素子４４，４５の裏面側電極ｄｒ２を分離して接続することができ、放熱性にも優れる半導体装置１０２の実装構造とすることができる。
【００５５】
以上、第１実施形態と第２実施形態で例示して示したように、本発明の半導体装置の実装構造は、シリコン基板を貫通する絶縁分離トレンチに取り囲まれた縦型半導体素子が形成されてなる半導体装置の実装構造であって、前記縦型半導体素子の裏面側電極を分離して接続することができ、放熱性にも優れる前記半導体装置の実装構造となっている。
【００５６】
上記半導体装置の実装構造は、特に半導体装置に形成されている縦型半導体素子が電力用の半導体素子である場合に好適である。上記半導体装置の実装構造は、シリコン基板を貫通する絶縁分離トレンチに取り囲まれて、周りから絶縁分離されている縦型半導体素子が形成されている半導体装置の実装を対象としたものであり、この半導体装置に形成されている縦型半導体素子では、大電流化やＥＳＤ等のサージに対する耐量増加が容易である。また、埋め込み酸化膜がないため、ＳＯＩ基板を用いた半導体装置に較べて放熱性を高めることができる。従って、該縦型半導体素子は電力用として好適で、このように電力用として好適に用いられる上記半導体装置に対して、上記した実装構造によれば、放熱性等の特性を劣化させることなく実装することが可能となる。
【００５７】
また、上記半導体装置の実装構造は、前記半導体装置が、３相インバータのパワーモジュールが構成されてなる半導体装置である場合に好適である。これによって、低損失で高い放熱性を有する３相インバータのパワーモジュールとすることができる。さらに、上記半導体装置の実装構造は、前記半導体装置が、高耐圧かつ大電流駆動が必要な車載用の半導体装置である場合に好適である。
【図面の簡単な説明】
【００５８】
【図１】第１実施形態における半導体装置の実装構造を説明する図で、（ａ）は、半導体装置１０１の実装構造を模式的に示した断面図である。（ｂ）は、（ａ）の半導体装置１０１の実装構造を形成する途中過程を模式的に示した斜視図である。
【図２】（ａ），（ｂ）は、それぞれ、第２実施形態において実装される半導体装置１０２を模式的に示した上面図と下面図である。
【図３】図２の半導体装置１０２を実装するためのリードフレームの一例で、リードフレームＬＦ１を模式的に示した下面図である。
【図４】（ａ），（ｂ）は、それぞれ、図２の半導体装置１０２が図３のリードフレームＬＦ１に実装された状態を模式的に示した上面図と下面図である。
【図５】図２の半導体装置１０２を実装するための別のリードフレームの例で、（ａ）は、リードフレームＬＦ２を模式的に示した下面図であり、（ｂ）は、（ａ）における一点鎖線Ａ−Ａでの断面図である。
【図６】（ａ），（ｂ）は、それぞれ、図２の半導体装置１０２が図５のリードフレームＬＦ２に実装された状態を模式的に示した上面図と下面図である。
【図７】特許文献１に開示された半導体装置の製造方法を説明する図で、該半導体装置の各製造工程を示す図である。
【図８】図７の素子分離構造を利用して発明された半導体装置の一例で、半導体装置１００の模式的な断面を示す図である。
【符号の説明】
【００５９】
１００〜１０２  半導体装置
２０  シリコン基板
Ｔ  絶縁分離トレンチ
４１〜４８  縦型半導体素子（両面電極素子）
ｄｒ１  主面側電極
ｄｒ２  裏面側電極
３１〜３４  横型半導体素子（片面電極素子）
ｄｓ１  （主面側）電極
１０  シリコン基板
１２  電極パターン
Ｓ  ハンダバンプ
Ｒ  リボン
Ｗ  ワイヤ
Ｍ  （樹脂）
Ｈ  ヒートシンク
ＬＦ１，ＬＦ２  リードフレーム
Ｔ１，Ｔ２  搭載台
Ｔ１ａ  貫通穴
Ｔ２ｃ  貫通導体部
Ｐ１，Ｐ２  リードピン
【図１】
2008263135.tif 000003
【図２】
2008263135.tif 000004
【図３】
2008263135.tif 000005
【図４】
2008263135.tif 000006
【図５】
2008263135.tif 000007
【図６】
2008263135.tif 000008
【図７】
2008263135.tif 000009
【図８】
2008263135.tif 000010