(57)【要約】【課題】ＰＷＭ方式のスイッチング電源において、検出時間から制御時間までの遅延時間を最小にし、高速制御を可能にする。【解決手段】抵抗Ｒ１と抵抗Ｒ２との接続点から出力電圧の検出値を取得し、この検出値をＡ／Ｄ変換してＤＳＰ１０に取り込む。出力電圧の検出値に応じたＰＷＭ信号をディジタル制御で生成する際に、出力電圧の検出値に応じて第１の閾値ＣＭＰＡを設定し、三角波と第１の閾値ＣＭＰＡとを比較してＰＷＭ信号を生成すると共に、第２の閾値ＣＭＰＢを設定し、三角波が第２の閾値ＣＭＰＢを越えたら、出力電圧の検出値を取得して演算を開始するようにする。これにより、出力電圧の検出値を取得してから、その検出値を反映してパルス幅が変化するまでの遅延時間がスイッチング周期以下に短縮される。【選択図】図１
2008263713.tif 000002
【特許請求の範囲】
【請求項１】
出力電圧の検出手段と、該出力電圧の検出値に応じたデューティ比のＰＷＭ信号を形成するＰＷＭ信号形成手段と、該ＰＷＭ信号によりオン／オフされるスイッチング素子とからなるスイッチング電源回路において、
前記ＰＷＭ信号形成手段は、
前記出力電圧の検出値をディジタル化するＡ／Ｄ変換手段と、
三角波を発生する三角波発生手段と、
前記出力電圧の検出値に応じてデューティ比を演算し、このデューティ比に基づいて第１の閾値を設定する演算手段と、
前記三角波発生手段からの三角波と第１の閾値とを比較してＰＷＭ信号を生成する第１の比較手段と、
前記三角波発生手段からの三角波と第２の閾値とを比較して、この比較値に基づいて前記演算手段を起動する第２の比較手段と、
を備えることを特徴とするスイッチング電源回路。
【請求項２】
前記第２の閾値を固定値としたことを特徴とする請求項１に記載のスイッチング電源回路。
【請求項３】
前記第２の閾値を適宜変化させることを特徴とする請求項１に記載のスイッチング電源回路。
【請求項４】
出力電圧を検出し、該出力電圧の検出値に応じたデューティ比のＰＷＭ信号を形成し、該ＰＷＭ信号によりスイッチング素子をオン／オフするようにしたスイッチング電源回路の制御方法において、
三角波と比較する閾値として、第１の閾値と第２の閾値とを設ける第１のステップと、
前記出力電圧の検出値をディジタル化する第２のステップと、
前記三角波と第２の閾値との比較値に基づいて、演算動作を起動して、前記出力電圧の検出値に応じたデューティ比を演算し、該算出したデューティ比に基づいて、第１の閾値を設定する第３のステップと、
前記三角波と第１の閾値とを比較してＰＷＭ信号を生成する第４のステップと、
を備えることを特徴とするスイッチング電源回路の制御方法。
【請求項５】
出力電圧を検出し、該出力電圧の検出値に応じたデューティ比のＰＷＭ信号を形成し、該ＰＷＭ信号によりスイッチング素子をオン／オフするようにしたスイッチング電源回路の制御プログラムにおいて、
三角波と比較する閾値として、第１の閾値と第２の閾値とを設ける第１のステップと、
前記出力電圧の検出値をディジタル化する第２のステップと、
前記三角波と第２の閾値との比較値に基づいて、演算動作を起動して、前記出力電圧の検出値に応じたデューティ比を演算し、該算出したデューティ比に基づいて、第１の閾値を設定する第３のステップと、
前記三角波と第１の閾値とを比較してＰＷＭ信号を生成する第４のステップと、
をコンピュータに実行させるための制御プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）方式のスイッチング電源回路、スイッチング電源回路の制御方法および制御プログラムに関するものであって、特に、検出時間から制御時間までの遅延を最小にし、高速制御を可能にしたスイッチング電源回路、スイッチング電源回路の制御方法および制御プログラムに関する。
【背景技術】
【０００２】
従来より、出力電圧を検出し、この出力電圧の検出値に応じたデューティ比のＰＷＭ信号を形成し、このＰＷＭ信号を用いて、スイッチング素子をオン／オフして出力電圧を制御するようにしたＰＷＭ方式のスイッチング電源が知られている。このようなＰＷＭ方式のスイッチング電源では、従来、ＰＷＭ信号を形成するために、アナログ回路が用いられてきた。
【０００３】
ところが、アナログ回路では、拡張性が低く、また、温度による特性変化や経年変化が大きい。そこで、近年、例えば特許文献１に示されるように、ディジタル回路を用いてＰＷＭ信号を形成することが多くなっている。
【０００４】
本願出願人は、このようなスイッチング電源回路において、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）を用いてＰＷＭ信号を形成するようにしたＰＷＭ方式のスイッチング電源の研究開発を進めている。ＤＳＰをもちいた場合には、ディジタル信号処理をソフトウェアで記述できるという利点がある。このため、ＤＳＰを用いてＰＷＭ信号を形成するような構成では、拡張性が高く、温度による特性変化や経年変化が少ないばかりでなく、演算による高度な制御を行うことが可能になり、また、回路内の様々なデータを用いて、多様な機能を実現できる。
【特許文献１】特開２００１−１６０８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来、ＤＳＰを用いてＰＷＭ信号を発生させる場合、ＤＳＰの内部で三角波を発生させ、出力電圧の検出値に応じて閾値を設定し、三角波と閾値とをコンパレータで比較することで、所望のパルス幅のＰＷＭ信号を出力させるようにしている。この場合、従来では、スイッチング周期毎でディジタル化された出力電圧の検出値を取得し、デューティ比の制御量を演算し、デューティ比の制御量の演算値に基づく閾値をセットするようにしている。
【０００６】
ところが、このような処理をスイッチング周期の開始時に行うと、出力電圧の検出値がパルス幅に反映されるまでの遅延時間が長くなるという問題が生じる。このような遅延時間は、サンプルホールドとＡ／Ｄ変換による遅れに加えて、そのまま位相遅れとなり、応答性の悪化につながる。
【０００７】
そこで、本発明は、上述の課題を鑑みてなされたものであり、検出時間から制御時間までの遅延を最小にし、高速制御を可能にしたスイッチング電源回路、スイッチング電源回路の制御方法および制御プログラムを提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述の課題を解決するために、本発明は、以下の事項を提案している。
（１）本発明は、出力電圧の検出手段と、該出力電圧の検出値に応じたデューティ比のＰＷＭ信号を形成するＰＷＭ信号形成手段と、該ＰＷＭ信号によりオン／オフされるスイッチング素子とからなるスイッチング電源回路において、前記ＰＷＭ信号形成手段は、前記出力電圧の検出値をディジタル化するＡ／Ｄ変換手段（例えば、図１のＡ／Ｄ１１に相当）と、三角波を発生する三角波発生手段（例えば、図３の三角波発生回路１２に相当）と、前記出力電圧の検出値に応じてデューティ比を演算し、このデューティ比に基づいて第１の閾値を設定する演算手段（例えば、図３の閾値設定部１４に相当）と、前記三角波発生手段からの三角波と第１の閾値とを比較してＰＷＭ信号を生成する第１の比較手段（例えば、図３のコンパレータ１３に相当）と、前記三角波発生手段からの三角波と第２の閾値とを比較して、この比較値に基づいて前記演算手段を起動する第２の比較手段（例えば、図８のコンパレータ１５に相当）と、を備えることを特徴とするスイッチング電源回路を提案している。
【０００９】
（２）本発明は、（１）のスイッチング電源回路において、前記第２の閾値を固定値としたことを特徴とするスイッチング電源回路を提案している。
【００１０】
（３）本発明は、（１）のスイッチング電源回路において、前記第２の閾値を適宜変化させることを特徴とするスイッチング電源回路を提案している。
【００１１】
（４）本発明は、出力電圧を検出し、該出力電圧の検出値に応じたデューティ比のＰＷＭ信号を形成し、該ＰＷＭ信号によりスイッチング素子をオン／オフするようにしたスイッチング電源回路の制御方法において、三角波と比較する閾値として、第１の閾値と第２の閾値とを設ける第１のステップと、前記出力電圧の検出値をディジタル化する第２のステップと、前記三角波と第２の閾値との比較値に基づいて、演算動作を起動して、前記出力電圧の検出値に応じたデューティ比を演算し、該算出したデューティ比に基づいて、第１の閾値を設定する第３のステップ（例えば、図７のステップＳ１１４に相当）と、前記三角波と第１の閾値とを比較してＰＷＭ信号を生成する第４のステップと、を備えることを特徴とするスイッチング電源回路の制御方法を提案している。
【００１２】
（５）本発明は、出力電圧を検出し、該出力電圧の検出値に応じたデューティ比のＰＷＭ信号を形成し、該ＰＷＭ信号によりスイッチング素子をオン／オフするようにしたスイッチング電源回路の制御プログラムにおいて、三角波と比較する閾値として、第１の閾値と第２の閾値とを設ける第１のステップと、前記出力電圧の検出値をディジタル化する第２のステップと、前記三角波と第２の閾値との比較値に基づいて、演算動作を起動して、前記出力電圧の検出値に応じたデューティ比を演算し、該算出したデューティ比に基づいて、第１の閾値を設定する第３のステップ８例えば、図７のステップＳ１１４に相当）と、前記三角波と第１の閾値とを比較してＰＷＭ信号を生成する第４のステップと、をコンピュータに実行させるための制御プログラムを提案している。
【発明の効果】
【００１３】
本発明によれば、ＰＷＭ方式のスイッチング電源において、出力電圧の検出値に応じたＰＷＭ信号をディジタル制御で生成する際に、出力電圧の検出値に応じて第１の閾値を設定し、三角波と第１の閾値とを比較してＰＷＭ信号を生成すると共に、第２の閾値を設定し、三角波が第２の閾値を越えたときに、ディジタル化された出力電圧の検出値を取得して演算を開始するようにしている。これにより、出力電圧の検出値を取得してから、その検出値を反映してパルス幅が変化するまでの遅延時間が短縮され、高速制御が可能となるという効果がある。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態について図面を参照しながら説明する。  なお、本実施形態における構成要素は適宜、既存の構成要素等との置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、本実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。
【００１５】
＜回路構成＞
図１は、本発明の実施形態のスイッチング電源回路を示すものである。
図１において、１ａ、１ｂ、１ｃは正極側の電源ラインを示し、２は接地側の電源ラインを示す。電源ライン１ａ及び電源ライン２には、電源入力端子３及び電源入力端子４が設けられている。また、電源入力端子３と電源入力端子４との間には、入力直流電圧源Ｖｉｎが接続される。
【００１６】
電源ライン１ａと電源ライン２との間には、コンデンサＣ１が接続され、電源ライン１ａと電源ライン１ｂとの間には、スイッチング素子としてのＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅｄ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ））Ｑ１が接続されている。さらに、電源ライン１ｂと電源ライン２との間には、スイッチング素子としてのＭＯＳＦＥＴＱ２が接続され、電源ライン１ｂと電源ライン１ｃとの間には、インダクタＬ１が接続されている。
【００１７】
電源ライン１ｃと電源ライン２との間には、コンデンサＣ２が接続されている。また、電源ライン１ｃと電源ライン２との間には、抵抗Ｒ１と抵抗Ｒ２との直列接続が挿入され、電源ライン１ｃ及び電源ライン２からは、電源出力端子５及び電源出力端子６が設けられている。さらに、電源出力端子５と電源出力端子６との間には、負荷ＲＬが接続されている。
【００１８】
ここで、抵抗Ｒ１及び抵抗Ｒ２は、出力電圧の検出抵抗であり、この抵抗Ｒ１と抵抗Ｒ２との接続点からの検出電圧は、ＤＳＰ１０に送られる。
【００１９】
ＤＳＰ１０は、Ａ／Ｄ（Ａｎａｌｏｇ  ｔｏ  Ｄｉｇｉｔａｌ）コンバータ１１を有している。抵抗Ｒ１と抵抗Ｒ２との接続点からの出力電圧の検出電圧は、ＤＳＰ１０内のＡ／Ｄコンバータ１１でディジタル化される。そして、ＤＳＰ１０で、この検出電圧に応じたデューティ比のＰＷＭ信号が形成される。
【００２０】
ＤＳＰ１０からのＰＷＭ信号は、ドライバ回路２１を介して、ＭＯＳＦＥＴＱ１及びＱ２に供給される。ＭＯＳＦＥＴＱ１及びＱ２は、ドライバ回路２１を介されたＰＷＭ信号により、交互にスイッチングされる。
【００２１】
ここで、電源出力端子５と電源出力端子６との間の負荷ＲＬの変動等により、出力電圧に変動が生じたとする。この出力電圧の変動は、抵抗Ｒ１と抵抗Ｒ２との間の検出電圧に現れる。ＤＳＰ１０は、抵抗Ｒ１と抵抗Ｒ２との接続点からの検出電圧が変動すると、出力電圧の検出値に応じて、ＰＷＭ信号のデューティ比を変化させる。これにより、ＭＯＳＦＥＴＱ１及びＱ２のオン／オフの時間が変化し、出力電圧が制御される。
【００２２】
＜ＤＳＰの制御＞
次に、図２から図１０を用いて、本実施形態におけるＤＳＰ１０での制御について説明する。
【００２３】
図２は、ＤＳＰ１０の基本的な制御フローを示すものである。
図２に示すように、ここでは、Ａ／Ｄコンバータ１１でディジタル化された出力電圧の検出値を取得し（ステップＳ１１）、デューティ比の制御量を演算し（ステップＳ１２）、デューティ比の制御量の演算値に基づく閾値ＣＭＰＡをセットする（ステップＳ１３）。
【００２４】
デューティ比の制御量の演算は、例えば、以下の演算式に基づいて行われる。
Ｕ（ｔ）＝Ｋ０＊ｅ（ｔ）＋Ｋ１＊ｅ（ｔ−１）＋Ｕ（ｔ−１）
Ｋ０，Ｋ１：係数
ｅ（ｔ）：今回の検出値
ｅ（ｔ−１）：前回の検出値
Ｕ（ｔ）：今回のデューティ比
Ｕ（ｔ−１）：前回のデューティ比
【００２５】
図３は、ＤＳＰ１０でのＰＷＭ信号の発生の基本構成を示す機能ブロック図である。
図３に示すように、ＤＳＰ１０には、三角波発生回路１２と、コンパレータ１３と、閾値設定部１４とが備えられている。上述のステップＳ１３の処理により、閾値設定部１４には、制御量の演算値に基づく閾値ＣＭＰＡが設定されている。コンパレータ１３で、三角波発生回路１２からの三角波と、閾値設定部１４にセットされた閾値ＣＭＰＡとが比較される。そして、このコンパレータ１３の出力がＰＷＭ信号として出力される。
【００２６】
すなわち、図４（Ａ）において、Ｓ１が三角波発生回路１２からの三角波であり、ＣＭＰＡが閾値設定部１４にセットされた閾値である。三角波Ｓ１が閾値ＣＭＰＡより低いときには、図４（Ｂ）に示すように、コンパレータ１３からのＰＷＭ信号はハイレベルである。三角波Ｓ１が閾値ＣＭＰＡを越えると、コンパレータ１３からのＰＷＭ信号はローレベルになる。したがって、閾値ＣＭＰＡを変化させることで、所望のデューティ比のＰＷＭ信号を得ることができる。
【００２７】
上述のように、ＤＳＰ１０を用いた場合、無限ループにより検出電圧をディジタル化していく間に、割り込み処理により、Ａ／Ｄコンバータ１１でディジタル化された出力電圧の検出値を取得し、デューティ比の制御量の演算を開始し、デューティ比の制御量の演算値に基づく閾値を閾値設定部１４にセットすることで、所望のデューティ比のＰＷＭ信号を発生することができる。
【００２８】
ところが、このような処理をスイッチング周期に行うと、出力電圧の検出値がパルス幅に反映されるまでの遅延時間が長くなる。
【００２９】
つまり、図５は、スイッチング周期が開始するタイミングで、ディジタル化された出力電圧の検出値を取得し、デューティ比の制御量の演算を開始し、デューティ比の制御量の演算値に基づく閾値を閾値設定部１４にセットするようにした場合のタイミング図を示している。
【００３０】
図５において、ｔ１、ｔ２、…はスイッチング周期の開始を示している。ＴａｄｃはＡ／Ｄコンバータ１１の処理時間で、ここでは、Ａ／Ｄコンバータ１１で出力電圧の検出値をサンプルホールドしてから、そのディジタル値が得られるまでの時間を示している。Ｔｃａｌｃは演算時間で、ここでは、Ａ／Ｄコンバータ１１でディジタル化された出力電圧の検出値を取得してから制御量を演算し、制御量に基づく閾値ＣＭＰＡを設定するまでの時間を示している。Ｔｄｌｙ１は検出値がパルス幅に反映されるまでの遅延時間で、ここでは、抵抗Ｒ１及びＲ２の接続点の検出電圧がＡ／Ｄコンバータ１１に入力されてから、この検出値に基づいてデューティ比が設定されたパルスが出力されるまでの時間を示している。
【００３１】
図５（Ａ）において、時刻ｔ１では、閾値ＣＭＰＡは（ＣＭＰＡ＝Ｖｔｈ１）であったとする。そして、この時刻ｔ１で、Ａ／Ｄコンバータ１１でディジタル化された出力電圧の検出値を取得して演算を開始する（演算時間Ｔｃａｌｃの開始）。この場合、演算時間Ｔｃａｌｃが終了した後の時刻ｔｂ１で、デューティ比の制御量の演算値に基づいて、閾値ＣＭＰＡが（ＣＭＰＡ＝Ｖｔｈ２）に設定されることになる。
【００３２】
三角波Ｓ１は、時刻ｔ１から上昇しており、時刻ｔａ１で閾値ＣＭＰＡ（ＣＭＰＡ＝Ｖｔｈ１）を越える。これに対して、閾値ＣＭＰＡが新たな値に更新されるのは、時刻ｔ１から演算時間Ｔｃａｌｃの後の時刻ｔｂ１である。この時刻ｔｂ１は、時刻ｔａ１の後になる。したがって、図５（Ｂ）に示すように、検出値はパルスＰ１には反映されない。
【００３３】
この検出値がＰＷＭ制御に反映されるのは、遅延時間Ｔｄｌｙ１の後のパルスＰ２になる。すなわち、次のスイッチング周期の開始する時刻ｔ２から、三角波信号Ｓ１が上昇していく。このとき、閾値ＣＭＰＡは、既に、新たに設定された値（ＣＭＰＡ＝Ｖｔｈ２）となっている。時刻ｔａ２で、三角波Ｓ１が閾値ＣＭＰＡ（ＣＭＰＡ＝Ｖｔｈ２）を越え、ＰＷＭ信号はローレベルとなる。
【００３４】
このように、スイッチング周期が開始するタイミングｔ１、ｔ２、…で、Ａ／Ｄコンバータ１１からディジタル化された出力電圧の検出値を取得し、デューティ比の制御量の演算を開始した場合、検出値がパルス幅に反映されるまでに、遅延時間Ｔｄｌｙ１が必要になる。この遅延時間Ｔｄｌｙ１は、スイッチング周期以上の時間となる。
【００３５】
そこで、本発明の第１の実施形態では、デューティ比の制御量の演算値に基づく閾値と三角波とを比較する第１の閾値ＣＭＰＡの他に、第２の閾値ＣＭＰＢを設け、三角波が第２の閾値ＣＭＰＢを越えたときに、Ａ／Ｄコンバータ１１からディジタル化された出力電圧の検出値を取得し、デューティ比の制御量の演算を開始し、デューティ比の制御量の演算値に基づく閾値ＣＭＰＡをセットするようにしている。これにより、検出時間と制御時間との間の遅延時間が少なくなる。
【００３６】
つまり、図６は、三角波Ｓ１が第２の閾値ＣＭＰＢを越えたことが検出されたら、ディジタル化された出力電圧の検出値を取得し、デューティ比の制御量の演算を開始し、デューティ比の制御量の演算値に基づく閾値ＣＭＰＡをセットするようにした場合のタイミング図を示している。
【００３７】
図６（Ａ）において、時刻ｔ１０１から、三角波Ｓ１が上昇していく。時刻ｔ１０１では、第１の閾値ＣＭＰＡは（ＣＭＰＡ＝Ｖｔｈ１）であるとする。また、第２の閾値ＣＭＰＢは（ＣＭＰＢ＝Ｖｔｈ１０１）であるとする。そして、三角波Ｓ１が閾値ＣＭＰＢ（ＣＭＰＢ＝Ｖｔｈ１０１）を越えた時点から、Ａ／Ｄコンバータ１１からディジタル化された出力電圧の検出値を取得して、演算を開始するとする（演算時間Ｔｃａｌｃの開始）。
【００３８】
この場合、時刻ｔｃ１０１で、三角波Ｓ１が第２の閾値ＣＭＰＢ（ＣＭＰＢ＝Ｖｔｈ１０１）を越える。このため、この時刻ｔｃ１０１で、ディジタル化された出力電圧の検出値が取得されて演算時間Ｔｃａｌｃが開始する。演算時間Ｔｃａｌｃが終了した後の時刻ｔｂ１０１で、デューティ比の制御量の演算値に基づいて、閾値ＣＭＰＡが（ＣＭＰＡ＝Ｖｔｈ２）に設定される。
【００３９】
時刻ｔ１０２から、三角波信号Ｓ１が上昇し、時刻ｔａ１０２になると、三角波Ｓ１が閾値ＣＭＰＡ（ＣＭＰＡ＝Ｖｔｈ２）を越え、ＰＷＭ信号はローレベルとなる。第１の閾値ＣＭＰＡが更新される時刻ｔｂ１０１は、時刻ｔａ１０２より前である。したがって、この場合、パルスＰ１０２から、検出値が反映されたことになり、検出値がパルス幅に反映される時間はＴｄｌｙ２になる。
【００４０】
図５と図６とを比較すれば分かるように、スイッチング周期が開始するタイミングで、Ａ／Ｄコンバータ１１からディジタル化された出力電圧の検出値を取得して演算を開始した場合には、図５に示すように、検出値がパルス幅に反映されるまでの遅延時間Ｔｄｌｙ１はスイッチング周期以上の時間になる。これに対して、三角波が第２の閾値ＣＭＰＢを越えたら、Ａ／Ｄコンバータ１１からディジタル化された出力電圧の検出値を取得して演算を開始すると、図６に示すように、検出値がパルス幅に反映されるまでの遅延時間Ｔｄｌｙ２は、スイッチング周期以下に短縮されることになる。
【００４１】
本実施形態では、上述のように、三角波が第２の閾値ＣＭＰＢを越えたら、Ａ／Ｄコンバータ１１からディジタル化された出力電圧の検出値を取得して演算を開始している。この場合のＤＳＰ１０での制御は、図７のフローチャートに示すようになる。
【００４２】
三角波と閾値ＣＭＰＢとを比較し、三角波が閾値ＣＭＰＢを越えたら演算処理に入る（ステップＳ１１１）。割り込み処理では、Ａ／Ｄコンバータ１１でディジタル化された出力電圧の検出値を取得し（ステップＳ１１２）、デューティ比の制御量を演算し（ステップＳ１１３）、デューティ比の制御量の演算値に基づく閾値ＣＭＰＡをセットして（ステップＳ１１４）、メインルーチンに戻る。
【００４３】
図８は、本発明の一実施形態のＤＳＰ１０をその動作に基づく機能ブロック図で示したものである。
【００４４】
図８において、Ａ／Ｄコンバータ１１は、抵抗Ｒ１と抵抗Ｒ２との接続点からの検出電圧に基づく検出値を出力する。三角波発生回路１２は、三角波Ｓ１を発生する。閾値設定部１４には、演算部１７からの演算値に基づいて、閾値ＣＭＰＡが設定される。コンパレータ１３は、三角波Ｓ１と閾値ＣＭＰＡとを比較して、ＰＷＭ信号を生成する。閾値設定部１６には、閾値ＣＭＰＢが設定される。
【００４５】
コンパレータ１５は、三角波Ｓ１と閾値ＣＭＰＢとを比較して、割り込み信号を生成する。演算部１７は、コンパレータ１５からの割り込み信号を受けて、Ａ／Ｄコンバータ１１からの検出値を取り込み、デューティ比の制御量を演算し、この演算値に基づいて、閾値設定部１４には、閾値ＣＭＰＡを設定する。デューティ比の制御量の演算は、
Ｕ（ｔ）＝Ｋ０＊ｅ（ｔ）＋Ｋ１＊ｅ（ｔ−１）＋Ｕ（ｔ−１）
として求められる。
【００４６】
なお、上述の実施形態では、第２の閾値ＣＭＰＢは、一定の値としているが、第２の閾値ＣＭＰＢを適宜変更してもよい。
【００４７】
例えば、図９に示すように、ＰＷＭ信号のハイレベルの期間が小さいようなデューティ比に設定されている場合、第２の閾値ＣＭＰＢ（ＣＭＰＢ＝Ｖｔｈ２０１）が適切に設定されていないと、検出値がパルス幅に反映されるまでの遅延時間Ｔｄｌｙ３は、スイッチング周期以上に長くなってしまう。
【００４８】
このような場合には、図１０に示すように、第２の閾値ＣＭＰＢを（ＣＭＰＢ＝Ｖｔｈ２０１）から（ＣＭＰＢ＝Ｖｔｈ３０１）に下げるようにする。このようにすると、検出値がパルス幅に反映されるまでの遅延時間Ｔｄｌｙ４は、スイッチング周期以下に短縮される。
【００４９】
このように、ＰＷＭ信号のパルス幅に応じて、第２の閾値ＣＭＰＢの値を制御することにより、どのような条件の場合でも、検出値がパルス幅に反映されるまでの遅延時間を短縮させることが可能になる。
【００５０】
以上、本発明の実施形態について説明したが、本発明は、上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。
【００５１】
なお、ソースとなるＤＳＰのプログラムは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体等のコンピュータ読み取り可能な記録媒体で提供することができる。また、ソースとなるＤＳＰのプログラムは、コンピュータシステムから、伝送媒体を介して、あるいは、伝送媒体中の伝送波により他のコンピュータシステムに伝送されてもよい。
【図面の簡単な説明】
【００５２】
【図１】本発明が適用できるスイッチング電源回路の一例の接続図である。
【図２】本発明が適用できるスイッチング電源回路におけるＰＷＭ信号の発生の基本処理を示すフローチャートである。
【図３】本発明が適用できるスイッチング電源回路におけるＰＷＭ信号の発生の基本処理を示す機能ブロック図である。
【図４】本発明が適用できるスイッチング電源回路におけるＰＷＭ信号の発生の基本処理の説明に用いるタイミング図である。
【図５】スイッチング周期毎で処理を行った場合の説明に用いるタイミング図である。
【図６】第２の閾値を使って処理を行った場合の説明に用いるタイミング図である。
【図７】本発明の一実施形態のスイッチング電源回路におけるＰＷＭ信号の発生の説明に用いるフローチャートである。
【図８】本発明の一実施形態のスイッチング電源回路におけるＰＷＭ信号の発生の説明に用いる機能ブロック図である。
【図９】本発明の他の実施形態のスイッチング電源回路におけるＰＷＭ信号の発生の説明に用いるタイミング図である。
【図１０】本発明の他の実施形態のスイッチング電源回路におけるＰＷＭ信号の発生の説明に用いるタイミング図である。
【符号の説明】
【００５３】
１ａ〜１ｃ：正極側の電源ライン，
２：接地側の電源ライン，
３，４：電源入力端子，
５，６：電源出力端子，
１０：ＤＳＰ，
１１：Ａ／Ｄコンバータ，
１２：三角波発生回路，
１３，１５：コンパレータ，
１４，１６：閾値設定部，
１７：演算部，
２１：ドライバ回路，
【図１】
2008263713.tif 000003
【図２】
2008263713.tif 000004
【図３】
2008263713.tif 000005
【図４】
2008263713.tif 000006
【図５】
2008263713.tif 000007
【図６】
2008263713.tif 000008
【図７】
2008263713.tif 000009
【図８】
2008263713.tif 000010
【図９】
2008263713.tif 000011
【図１０】
2008263713.tif 000012