(57)【要約】【課題】本発明の目的は、検出精度が高い有機ＥＬ表示装置を提供することができる発光効率と受光効率を向上させた有機ＥＬ表示装置を提供することである。【解決手段】有機薄膜素子を備えた有機ＥＬ表示装置において、前記有機薄膜素子には駆動ＴＦＴを介して電源線が接続され、前記駆動ＴＦＴのゲートには、階調信号に応じた電位が供給されるように信号線が接続され、前記信号線と前記有機薄膜素子との間を接続するスイッチを備え、信号線に階調信号が印加されない期間に、前記信号線と前記有機薄膜素子とを、有機薄膜素子で光電変換した電流を流すように前記スイッチを制御する。【選択図】図4
2008262176.tif 000002
【特許請求の範囲】
【請求項１】
表示領域に複数の画素を備え、
前記画素は、信号線と、容量と、第１スイッチと、第２スイッチと、電源線と、有機薄膜素子とを備え、
前記有機薄膜素子は、各画素毎に分離されている画素電極と、画素電極と重なる対向電極と、前記画素電極と前記対向電極とで挟まれた有機層を備え、
前記信号線には、階調信号が供給され、
前記容量には、前記階調信号に応じた電位差が保持され、
前記電源線と前記有機薄膜素子との間に、前記容量に保持した電位差に応じて流れる電流量が制御される第１スイッチが接続され、
前記信号線と前記電源線との間に第２スイッチをが接続され、
前記第２スイッチは、前記信号線に階調信号が供給されない期間に、信号線と有機薄膜素子とを接続するように制御されることを特徴とする有機EL表示装置。
【請求項２】
表示領域外にあり、階調信号を出力する駆動回路と、
表示領域外から表示領域内へ伸びている信号線と、
表示領域外から表示領域内へ伸びている電源線と、
表示領域内にある複数の画素と、
を備え、
前記画素は、薄膜トランジスタである第１スイッチ及び第２スイッチと、有機薄膜素子とを備え、
前記有機薄膜素子は、各画素毎に分離されている画素電極と、複数の画素電極と重なる対向電極と、前記画素電極と前記対向電極とで挟まれた有機層を備え、
前記電源線は、前記第１スイッチを介して前記有機薄膜素子に電気的に接続され、
前記信号線は、前記第１スイッチの制御端子に電気的に接続され、
前記信号線は、前記第２スイッチを介して前記有機薄膜素子に電気的に接続され、
前記信号線には、
第１期間に、前記駆動回路からの階調信号が供給され、
第１期間とは異なる第２期間に、前記第2スイッチがオンになり、前記有機薄膜素子から、外光に応じた信号が供給されることを特徴とする有機ＥＬ表示装置。
【請求項３】
発光素子と受光素子とを備えた有機ＥＬ表示装置において、
前記発光素子は、一対の電極と、その一対の電極に挟まれた有機層を備え、
前記受光素子は、一対の電極と、その一対の電極に挟まれた有機層を備え、
前記発光素子の有機層と前記受光素子の有機層とは層構造が異なることを特徴とする有機ＥＬ表示装置。
【請求項４】
請求項３において、
前記受光素子の有機層は、外光で発光しない層であることを特徴とする有機ＥＬ表示装置。
【請求項５】
請求項３において、
前記受光素子の有機層は、前記発光素子の有機層の一部と同じ材料層を備えていることを特徴とする有機ＥＬ表示装置。
【請求項６】
請求項３において、
前記受光素子は、前記発光素子で囲まれた表示領域内にマトリクス状に配置されていることとを特徴とする有機ＥＬ表示装置。
【請求項７】
請求項３において、
前記受光素子は、前記発光素子で囲まれた有効表示領域外にあることを特徴とする有機ＥＬ表示装置。
【請求項８】
請求項３において、
前記発光素子の有機層は、有機発光層を備え、
前記受光素子の有機層は、前記有機発光層と異なる材料層のみで構成されているか、前記有機発光層と同じ材料かつ前記有機発光層と異なる層厚の材料層を備えていることを特徴とする有機ＥＬ表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受光素子を備えた有機ＥＬ表示装置に係り、特に、受光素子を有機薄膜素子で構成している有機ＥＬ表示装置に関する。
【背景技術】
【０００２】
受光素子を有機薄膜素子で構成している有機ＥＬ表示装置に関する従来技術が特許文献１に開示されている。
【０００３】
この特許文献１では、平面方向上下に並んでいる第１有機薄膜素子間に、第１有機薄膜素子と同じ積層構造の第２有機薄膜素子が配置され、第１有機薄膜素子と第２有機薄膜素子が異なる信号線に接続されている構造が開示されている。
【０００４】
第１有機薄膜素子と第２有機薄膜素子の双方を発光素子として用いるか、第１有機薄膜素子と第２有機薄膜素子の一方を受光素子、他方を発光素子として用いるか、第１有機薄膜素子と第２有機薄膜素子の双方を受光素子として用いるかの３つのモードで制御可能な構成となっている。
【０００５】
【特許文献１】特開平１１−７５１１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１では、画素回路として、いわゆる駆動ＴＦＴを電源線と有機薄膜素子の間に配置し、有機薄膜素子の光電変換によって発生する起電力を電源線を用いて表示領域外まで出力し、表示領域外でその大きさを検出している。このように、電源線を起電力の検出経路に用いると、負荷容量が大きいので、検出精度が低い。
【０００７】
特許文献１には、検出信号線と電源線を兼ねた構造も開示されているが、発光制御が難しくなる。また、電源線を複数のラインで共通化することで、電源線の電圧降下を抑制するなどの設計が実質上不可能になる。全ラインで共通にした場合には、全ライン分、つまり１ライン分の寄生容量の数百倍の寄生容量が発生することになるからである。
【０００８】
本願に含まれるある発明の目的は、外光検出精度を高めた有機ＥＬ表示装置を提供する点にある。また、特許文献１では、第１有機薄膜素子と第２有機薄膜素子は同じ層構造をしている。第１有機薄膜素子を発光素子として用い、第２有機薄膜素子を受光素子として用いる場合、それぞれ好ましい材料や層厚は全く異なる。
【０００９】
従って、同じ層構造をしている特許文献１の場合、表示の特性と受光の特性のいずれかを犠牲にしている可能性がある。例えば、受光特性を向上させた結果、発光特性が犠牲になった場合、有機ＥＬ表示装置として寿命が低下することになる。本願に含まれる他の発明の目的は、表示特性と受光特性の両立を図った有機ＥＬ表示装置を提供することにある。
【課題を解決するための手段】
【００１０】
上記最初の目的を達成可能な手段として、次の態様がある。
（第1手段）
電源線と有機薄膜素子との間に流れる電流量を、信号線の階調信号で制御する第1スイッチを備えた有機ＥＬ表示装置において、信号線に階調信号が供給されない期間に、信号線と有機薄膜素子とを接続するように制御される第2スイッチを配置する構造。
（第２手段）
電源線と有機薄膜素子との間に流れる電流量を、信号線の階調信号で制御するスイッチを備えた有機ＥＬ表示装置において、信号線には、第１期間に駆動回路からの階調信号が信号線に供給され、第１期間とは異なる第２期間に有機薄膜素子で発生する外光に応じた電圧が供給される構造。
【００１１】
上記他の目的を達成可能な手段として、次の態様がある。
（第３手段）
発光素子を構成する有機層の層構造と受光素子を構成する有機層の層構造を異ならせたもの。
（第４手段）
発光素子と受光素子は有機層を備え、受光素子の有機層に自然光では発光しない材料を用いたもの。
【００１２】
第３手段又は第４手段のいずれを採用しても、発光効率も受光効率も高い有機ＥＬ表示装置を提供することができるようになる。
【００１３】
また、単に層構造を異ならせるのではなく、発光素子を構成する有機層の一部を用いれば、発光素子の製造プロセスの一部で同時に成膜できるので、効率的な生産が可能になる。
【発明の効果】
【００１４】
本発明によれば、検出精度が高い有機ＥＬ表示装置を提供することができる。
【発明を実施するための最良の形態】
【００１５】
まず、本発明で用いる光検出メカニズムを説明する。ここでは、いわゆる、ボトムエミッション型、トップカソード型のアクティブ有機ＥＬ表示装置の有機薄膜素子を前提に説明するが、これに限らない。
【００１６】
本実施例で前提となる構造は、基板上に、アクティブ素子に接続されたＩＴＯの画素電極（陽極２０４）を備えている。そして、陽極２０４上にホール注入層２０１、発光層２０２、電子輸送層２０３、アルミニウム対向電極（陰極２０５）が順次積層された構造である。
【００１７】
図１に、暗所における有機薄膜素子のエネルギー準位の模式図を示す。この有機薄膜素子の陽極２０４と陰極２０５の間に電圧を印加すると、陽極２０４よりホール２０６、陰極２０５より電子２０７が注入される。ホール２０６は各層の最高占有軌道２０８を通じて発光層２０２へ輸送され、電子２０７は各層の最低空軌道２０９を通じて発光層２０２へ輸送される。この輸送過程において、ホール注入層２０１、電子輸送層２０３にトラップ準位２１０が存在すると、ホール２０６および電子２０７が捕獲され、素子全体に流れる電流量が低下する。トラップ準位２１０は一般に材料分解物などの不純物に起因して発生するものであるが、トラップ性の分子を有機層に意図的に混入させることでも同様の現象が観察される。
【００１８】
図２は、有機薄膜素子に、外光（基板の外側、つまり、有機ＥＬ表示装置の外側から照射される光）を照射した場合のホール２０６、電子２０７の挙動を示している。有機薄膜素子に外光を照射すると、トラップ準位２１０に捕獲されていたホール２０６、電子２０７は、それぞれホール注入層２０１の最高占有軌道２０８、電子輸送層２０３の最低空軌道２０９へと遷移する。これは、ホール注入層２０１の最高占有軌道２０８とトラップ準位２１０とのエネルギー差、また電子輸送層２０３の最低空軌道２０９とトラップ準位２１０とのエネルギー差よりも大きいエネルギーを、外光照射によって得たためである。
【００１９】
図３に、有機薄膜素子における電流／電圧特性の検出結果を示す。「ＮＯ  ＬＩＧＨＴ」として表示した検出結果は、暗所における検出結果（電流／電圧特性）である。「ＬＩＧＨＴ」として表示した検出結果は、外光を照射した場合の検出結果（電流／電圧特性）である。この図からわかるように、外光が照射された場合、多くの電流量が検出される。つまり、有機ＥＬ表示装置の有機薄膜素子には、外光による光電変換機能があることがわかる。
【００２０】
図１から図３では、陽極２０４上にホール注入層２０１、発光層２０２、電子輸送層２０３、陰極２０５が積層された場合を例として説明を行った。しかし、実験の結果、陽極２０４と陰極２０５の間にトラップ準位２１０を有する層が少なくとも１層積層された有機薄膜素子であれば、同様の効果が現れることがわかった。以下、この実験結果から特許文献１よりも、検出精度が高い有機ＥＬ表示装置の実施形態について説明する。
【００２１】
実施例１を説明する前に、さらに前提となるアクティブマトリクス型の有機ＥＬ表示装置で適用した表示パネルの基本構成を説明する。図２２に、表示パネルの基本構成図を示す。ガラス基板ＳＵＢ上に、信号線駆動回路ＨＤＲＶと走査線駆動回路ＶＤＲＶと有効表示領域ＡＲと外部接続端子ＰＡＤがある。
【００２２】
信号線駆動回路ＨＤＲＶは、一般にドライバＩＣと称される半導体ＩＣチップであり、有効表示領域ＡＲとガラス基板ＳＵＢ１の一辺にある外部接続端子ＰＡＤとの間にＣＯＧ（Chip on Glass）実装されている。走査線駆動回路ＶＤＲＶは、低温ポリシリコン及び金属配線で構成された回路で、信号線駆動回路ＨＤＲＶを配置したガラス基板ＳＵＢ１の一辺を挟む二辺に配置されている。表示画素ＰＸＬは有効表示領域ＡＲにある。また、基準画素は図示しないが、有効表示領域ＡＲ外の遮光領域にある。
【００２３】
図２１に、表示画素ＰＸＬの等価回路を示す。画素ＰＸＬは、発光素子兼受光素子となる表示素子１１と、階調信号又は検出電圧が供給される信号線ＤＡＴＡ、制御信号が供給される走査線ＳＣＡＮ、電流が供給される電源線ＰＯＷＥＲ、制御信号が供給される検出制御線ＤＥＴ、信号線ＤＡＴＡと容量ＣＡＰの一方の端子に接続され、走査線ＳＣＡＮの制御信号で制御されるデータラッチスイッチＴＦＴ１、データラッチスイッチＴＦＴ１に一方の端子が電気的に接続され、他方の端子が電源線POWERに接続された容量ＣＡＰ、容量ＣＡＰの当該一方の端子に接続され、その電位で制御される駆動スイッチＴＦＴ２、駆動スイッチＴＦＴ２を介して電源線ＰＯＷＥＲに電気的に接続された表示素子１１と、表示素子１１と信号線ＤＡＴＡの間に電気的に接続された画素検出スイッチＴＦＴ３とを備えている。データラッチスイッチＴＦＴ１、容量ＣＡＰ、駆動スイッチＴＦＴ２、画素検出スイッチＴＦＴ３とで画素回路２が構成されている。データラッチスイッチＴＦＴ１、駆動スイッチＴＦＴ２、画素検出スイッチＴＦＴ３は、低温ポリシリコンの薄膜トランジスタで構成されている。
【００２４】
この画素回路２は次のように駆動される。表示モードでは、データラッチスイッチＴＦＴ１は、走査線駆動回路ＶＤＲＶから走査線ＳＣＡＮへ供給される制御信号によりオンとなり、信号線ＤＡＴＡから階調信号を取り込む。容量ＣＡＰは、取り込んだ階調信号に応じた電位差（階調信号と電源線POWERの電位との電位差）を保持する。駆動スイッチＴＦＴ２は、保持した電位差を含む電圧に応じた電流量を、電源線ＰＯＷＥＲから表示素子１１に供給するように制御される。次に、検出モードでは、画素検出スイッチＴＦＴ３の制御端子へ接続された検出制御線ＤＥＴへ制御信号が供給され、階調信号が信号線DATAに供給されないタイミングで、表示素子１１において発生した電圧が信号線ＤＡＴＡに供給される。表示モードにおいては、電源線POWERには表示用電（圧）源７の電位が供給される。検出モードにおいては、データ線DATAに検出用電（流）源６を接続する。
【００２５】
このように、表示モードでは、各画素で、信号線には、データラッチスイッチＴＦＴ１や容量ＣＡＰを介して、駆動スイッチＴＦＴ２を制御するために、階調信号が供給される。また、駆動スイッチＴＦＴ２の制御により、電源線ＰＯＷＥＲから表示素子１１に階調信号に対応した電流量が供給される。
【００２６】
また、検出モードでは、信号線ＤＡＴＡと電源線ＰＯＷＥＲとの間に設けた画素検出スイッチＴＦＴ３は、信号線ＤＡＴＡに階調信号が供給されない期間に、電源線ＰＯＷＥＲと表示素子１１とを電気的に接続する配線と信号線ＤＡＴＡとが接続されるように制御される。従って、その画素検出スイッチＴＦＴ３を介して表示素子１１から外光に応じた電圧が信号線ＤＡＴＡに出力されるようになる。また、検出回路５をドライバＩＣに搭載しているので、信号線ＤＡＴＡと信号線駆動回路ＨＤＲＶとは、信号線ＤＡＴＡとは異なる配線でドライバＩＣに接続され、さらに、信号線ＤＡＴＡが接続された信号線駆動回路ＨＤＲＶの端子とは異なる端子に接続される構成となっている。
【実施例１】
【００２７】
図４に、実施例１の表示パネルにおける基本構成図を示す。実施例１の表示パネルは、画素回路２、表示制御部３−１、色選択回路３−２、検出スイッチ４、検出回路５、検出用電源６、表示用電源７、基準素子１０、表示素子１１、走査線駆動回路ＶＤＲＶを備えている。
【００２８】
表示制御部３−１と検出回路５と検出用電源６は、図２２の信号線駆動回路ＨＤＲＶに備えられている。信号線駆動回路ＨＤＲＶの第１端子は検出スイッチ４に直接接続され、第１端子と異なる第２端子は、検出回路５を介して検出スイッチ４に接続されている。
【００２９】
画素回路２は、前述の通り、信号線ＤＡＴＡ、走査線ＳＣＡＮ、電源線ＰＯＷＥＲ、検出制御線ＤＥＴに接続されている。信号線ＤＡＴＡは、信号線駆動回路ＨＤＲＶの第１端子と接続され、さらに、ドライバＩＣ内の表示制御部３−１に電気的に接続されている。
【００３０】
表示制御部３−１は、外部から、アナログ電源、デジタル電源、クロック、映像信号が入力され、表示モードで信号線ＤＡＴＡを介して色選択回路３−２へ階調信号を出力する。また、検出モードでは、検出回路５から補正信号が入力された場合、検出後、階調信号を補正信号に基づいて補正する。また、検出用電源６と検出スイッチ４を制御して、検出用電源６と電源線ＰＯＷＥＲの接続を制御する。
【００３１】
画素回路２、色選択回路３−２、走査線駆動回路ＶＤＲＶと検出スイッチ４は、ガラス基板ＳＵＢ１上に形成した薄膜トランジスタ、低温ポリシリコン配線、ゲート金属配線、ソースドレイン金属配線、層間絶縁膜によって構成されている。
【００３２】
色選択回路３−２は、図２２の有効表示領域ＡＲと信号線駆動回路ＨＤＲＶの間に配置されている。色選択回路３−２は、表示制御部３−１から供給された階調信号を、どの色の信号線ＤＡＴＡに供給するかを選択する。また、どの画素の信号線ＤＡＴＡの検出電圧を検出回路５へ供給するか選択する。
【００３３】
検出スイッチ４は、表示制御部３−１と画素回路２との間の接続と、検出回路５と画素回路２との間の接続と、を切り替える。この切り替えは、表示制御部３−１によりなされる。検出回路５は、検出スイッチ４による画素回路２との間の接続によって供給された電圧の大きさを検出し、その検出結果から補正信号を生成し、表示制御部３に供給する。検出用電源６は、検出時に駆動電流を画素回路２へ供給する電源である。発光用電源７は、発光時に駆動電流を画素回路２へ供給する電源である。
【００３４】
次に、図４の動作を示す。信号の経路は大きく三種類あり、表示経路ＤＩＳＰＬＡＹ、検出経路ＤＥＴＥＣＴ、補正経路ＲＥＶＩＳＥである。これらの経路は時間的に順次変わる。なお、本明細書では、光検出結果を任意の様式により表示状態に反映させる行為を“補正”と呼称する。
【００３５】
表示を行う第１期間Display Periodに、表示制御部３−１は階調信号を信号線DATAへ出力する。それと並行して、検出スイッチ４を制御して、階調信号が色選択回路３−２へ供給されるようにする。さらに、色選択回路３−２を制御して所望の信号線ＤＡＴＡへ階調信号を供給する。表示制御部３−１は、走査線駆動回路ＶＤＲＶを制御して特定画素の走査線ＳＣＡＮに制御信号を送り、データラッチスイッチTFT1をオンして特定の画素の画素回路２へ階調信号を供給する。
【００３６】
この際、検出スイッチ４は、検出回路５と検出用電源６との接続を切っている。画素回路２は、表示用電源７から電源線ＰＯＷＥＲを介して表示素子１１へ流れる電流量が、供給された階調信号に応じた電流量となるように制御する。つまり、表示素子１１を、階調信号が示す階調で発光させる経路が表示時の電流と階調信号の経路ＤＩＳＰＬＡＹである。
【００３７】
第１期間と異なる第２期間であるブランキング期間Blanking Periodには、検出経路ＤＥＴＥＣＴと補正経路ＲＥＶＩＳＥの２つの経路で検出電圧が流れる。まず、表示制御部３−１は階調信号を供給しない。そして、検出スイッチ４を制御して、検出回路５及び検出用電源６を信号線ＤＡＴＡに電気的に接続する。この際、検出用電源６から、駆動電流が画素回路２へ供給される。
【００３８】
そして、外光では発光しない表示素子１１である表示素子１１で光電変換された電圧を、画素回路２の画素検出スイッチＴＦＴ３と信号線ＤＡＴＡを介して検出スイッチ４へ出力させる。検出制御線ＤＥＴにパルスを入力することによって、画素回路２の画素検出スイッチＴＦＴ３がオンになり、検出スイッチ４へ供給された検出電圧は検出回路５へ入力される。この経路が、検出経路ＤＥＴＥＣＴである。また、基準素子１０を検出用電源に接続し、検出回路５へ検出電圧を供給する。
【００３９】
検出回路５は、検出電圧を基に補正信号を生成して表示制御部３−１に供給する。表示制御部３−１は、入力された補正信号から階調信号を補正する。この経路が補正経路ＲＥＶＩＳＥである。
このように、表示制御部３−１から画素回路２への階調信号の供給経路である表示経路（ＤＩＳＰＬＡＹ）と、画素回路２から検出回路４への検出電圧と検出回路４から表示制御部３−１までの補正信号の供給経路（ＤＥＴＥＣＴ，ＲＥＶＩＳＥ）とは、検出スイッチ４と画素回路２の間は信号線ＤＡＴＡ上の経路で共通しているが、検出スイッチ４から表示制御部３−１までの経路は異なり、信号駆動回路HＤＲＶへの入出力端子も異なるように構成される。また、本実施例では電源の個数は、表示用電（圧）源７と検出用電（流）源６の二個であるが、構成によっては増減したり、電源の種類に対しても電流源と電圧源のいずれも選択可能である。
【００４０】
図５に、図４のさらに詳細なシステム構成図を示す。この有機ＥＬ表示装置は、受光素子として機能させる基準素子１０と、発光素子兼受光素子として機能させる表示素子１１を備えている。図２０に、これらの有機薄膜素子の層構造を示す。基準素子１０は図２０の受光素子構造３０９を備えた有機薄膜素子であり、表示素子１１は図２０の発光素子構造３０８を備えた有機薄膜素子である。
【００４１】
受光素子構造３０９は、陽極ＡＤ、ホール注入層ＨＩＬ、ホール輸送層ＨＴＬ、電子輸送層ＥＴＬ、電子注入層ＥＩＬ及び陰極ＣＤを順にガラス基板ＳＵＢ１上に形成した構造である。発光素子構造３０８は、陽極ＡＤ、ホール注入層ＨＩＬ、ホール輸送層ＨＴＬ、有機発光層ＥＭＬ，電子輸送層ＥＴＬ、電子注入層ＥＩＬ及び陰極ＣＤを順にガラス基板ＳＵＢ１上に形成した構造である。図２や図３のように、ホール輸送層ＨＴＬはなくてもよい。
【００４２】
このように、受光素子としてのみ使用する有機薄膜素子と、受光素子としてだけでなく、発光素子としても用いる有機薄膜素子とが同じ基板上に形成される場合にあっては、同じ層構造を採用することがプロセス上好ましいが、必ずしも同じ層構造にする必要はない。したがって、全く異なる層のみで構成してもよい。
【００４３】
しかし、製造プロセスを簡略するためには、受光素子としてだけでなく、発光素子としても用いる有機薄膜素子を構成する有機層のいずれかの層を用いることが好ましく、全く同じ材料層を採用したとしても、その膜厚を異なる膜厚とすることで発光素子と受光素子の両方の光電変換効率を向上させることができる。また、受光素子としてのみ有機薄膜素子を用いる場合は、外光では発光しない有機層とすることが好ましく、特に、発光層に相当する材料層をなくすか、発光素子とは材料を替えるか、若しくは膜厚を替えることが好ましい、
基準素子１０は、検出時にのみ使用する受光素子である。表示素子１１のように、フレーム毎に使用するわけではない。使用頻度を少なくし、画素劣化を抑えた状態で基準電圧を検出できるようにしている。また、基準素子１０は外部光が入射しない領域に配置されている。
【００４４】
表示素子１１は、有効表示領域ＡＲにマトリクス状に配置される。本実施例の検出回路５は、基準素子１０と表示素子１１の２種類の有機薄膜素子の検出電圧を比較し、その差から外光による影響を求める。その結果を補正信号として表示制御部３−１へ送り、階調信号の補正量を演算し、表示にフィードバックする。なお、この図では基準素子１０を設けているが、検出構成によっては、表示素子１１を基準素子１０に割り当てることもでき、基準素子１０を設けずに予め基準電圧を保持していてもよい。
【００４５】
駆動電源は、検出用と表示用とで独立した形態を持つ。検出時には、検出用電流源１２（図４の検出用電源６に相当）を用い、表示時には、表示用電圧源１３（図４の表示用電源７に相当）を用いる。検出用電流源１２は、電流源に限らず電圧源を使用しても構わない。検出用電流源１２と基準素子１０とはスイッチ１４で接続が制御されている。このスイッチ１４は表示制御部３−１の制御信号により、検出時にオンになるものである。画素回路２と表示制御部３−１はスイッチ１５で接続が制御されている。このスイッチ１５は表示制御部の制御信号により、表示時にオンになるものである。検出用電流源１２と表示素子１１とはスイッチ１６で接続が制御されている。このスイッチ１５は表示制御部の制御信号により、検出時にオンになるものである。
【００４６】
スイッチ１５とスイッチ１６は図４の検出スイッチ４に相当し、同時にオンになることはなく、２者択一的に動作する。表示制御部３−１は、各スイッチや電源の制御及び検出と補正を行う。シフトレジスタ１８はスイッチ１６を制御するものであるが、表示制御部３−１に組み込まれている。但し、ガラス基板ＳＵＢ１上に独立した制御部として配置してもよいが、シフトレジスタ１８の制御は表示制御部３−１が行う。スイッチ１５は、表示制御部３−１が出力する制御信号２１で制御される。スイッチ１６は、表示制御部３−１が出力する制御信号２２で制御される。検出用電流源１２とスイッチ１４は、検出線２０で接続されている。
【００４７】
信号線ＤＡＴＡは、表示時に表示制御部３−１から階調信号が供給され、検出時に検出回路５へ検出電圧が印加される共用線である。保持部２３は、スイッチ２４で検出線２０に接続されている。スイッチ１４とスイッチ２４がオンの時、保持部２３は基準素子１０に印加される電圧を保持し、この値を基準電圧とする。このスイッチ１４とスイッチ２４は表示制御部３−１から出力される制御信号で制御される。
【００４８】
検出回路５は、保持部２３の基準電圧と検出線２０を介して供給された表示素子１１の検出電圧とを比較し、その比較結果から補正信号を生成し、表示制御部３−１に出力する。保持部２３の出力データは電圧であるので、比較はコンパレータ等を使用することができる。また、電圧差が微小の場合、検出回路５にアンプを設けて検出電圧を増幅し、検出精度を上げることもできる。表示用電圧源１３と表示素子１１とは画素回路２で接続されている。なお、この図では検出用電流源１２と表示用電圧源１３のように電源を別々に設けているが、検出構成によっては、電流源または電圧源のどちらかの電源にまとめても良い。信号線ＤＡＴＡと表示素子１１とは、画素検出スイッチＴＦＴ３で接続される。画素検出スイッチＴＦＴ３は、走査線駆動回路ＤＲＶから検出制御線ＤＥＴに供給される制御信号２８で制御する。
【００４９】
図６は、表示モードにおける表示素子と他のシステムとの信号経路を示したパネルシステム構成図である。画素ＰＸＬは、表示素子１１、画素回路２で構成される。画素回路２の画素検出スイッチＴＦＴ３は検出制御線ＤＥＴに供給される制御信号で制御される。この実施例ではＲ、Ｇ、Ｂを時分割で制御する構成になっている。各画素の信号線ＤＡＴＡは色選択回路３−２（Ｒ選択スイッチ３０、Ｇ選択スイッチ３１、Ｂ選択スイッチ３２）に接続されている。
【００５０】
Ｒ選択スイッチ３０はＲ選択信号３３で制御される。Ｇ選択スイッチ３１はＧ選択信号３４で制御される。Ｂ選択スイッチ３２はＢ選択信号３５で制御される。Ｒの各画素とＲ選択スイッチ３０は信号線３６で接続されている。Ｇの各画素とＧ選択スイッチ３１は信号線３７で接続されている。Ｂの各画素とＢ選択スイッチ３２は信号線３８で接続されている。色選択回路３−２の制御信号（Ｒ選択信号３３、Ｇ選択信号３４、Ｂ選択信号３５）は、この実施例では表示制御部３−１で制御しているが、他の独立した回路で制御しても良い。
【００５１】
次に、図６の動作を示す。表示モードにおいて、表示制御部３−１からの制御信号２１と制御信号２２によって、スイッチ１５がオン、スイッチ１６がオフになる。この状態で信号線ＤＡＴＡには、表示制御部３−１からの階調信号が供給される。そして、Ｒの表示時は、時分割制御されたＲ選択スイッチ３０がオン、Ｇ選択スイッチ３１がオフ、Ｂ選択スイッチ３２がオフ、全ての画素検出スイッチＴＦＴ３がオフの状態となる。そのとき、表示制御部３−１からの階調信号を基に、画素回路２が表示用電圧源１３から表示素子１１に流れる電流量を制御する。その結果、表示画素は、Ｒの階調信号が示す輝度で発光する。
【００５２】
同様にＧ画素の表示時は、時分割制御されたＧ選択スイッチ３１がオン、Ｒ選択スイッチ３０がオフ、Ｂ選択スイッチ３２がオフ、全ての画素の画素検出スイッチＴＦＴ３がオフの状態となる。そのとき、表示制御部３−１からの階調信号を基に、画素回路２が表示用電圧源１３から表示素子（発光素子兼受光素子）１１に流れる電流量を制御する。
【００５３】
その結果、G画素は、Gの階調信号が示す輝度で発光する。更にＢの表示時は、時分割制御されたＢ選択スイッチ３２がオン、Ｒ選択スイッチ３０がオフ、Ｇ選択スイッチ３１がオフ、全ての画素検出スイッチＴＦＴ３がオフの状態となる。そのとき、表示制御部３−１からの階調信号を基に、画素回路２が表示用電圧源１３から表示素子１１に流れる電流量を制御する。その結果、表示素子１１は、Bの階調信号が示す輝度で発光する。このように、各スイッチを制御して順次表示素子１１を発光させる。
【００５４】
図７は、検出モードにおける表示素子と他のシステムとの信号経路を示したパネルシステム構成図である。検出モードには、表示制御部３−１からの制御信号２１と制御信号２２によって、スイッチ１５がオフ、スイッチ１６がオンになる。この状態で、検出対象画素の信号線ＤＡＴＡと検出線２０とが接続される。検出対称画素は、検出制御線ＤＥＴから供給される制御信号で選択する。
【００５５】
さらに、検出モードでは、検出対象画素の表示素子１１の状態を読み出す必要があるので、表示制御部３−１は、画素回路２へ表示用電圧源１３からの電圧が供給されるのを遮断する。この状態で、画素検出スイッチＴＦＴ３をオンにし、表示素子１１を信号線ＤＡＴＡに接続することで、検出用電流源１２から電流を供給し、光電変換による電圧を検出する。
【００５６】
具体的に、Ｒの画素の受光量を検出する場合には、Ｒ選択スイッチ３０をオンにし、検出対象画素の表示素子（発光素子兼受光素子）１１の画素検出スイッチＴＦＴ３をオンにする。検出線２０には、検出用電流源１２が接続されており、検出対象画素の表示素子１１の光電変換特性から信号線３６には一定の電圧が生じ、表示素子１１の状態（電圧）が検出線２０に現れる。この際、表示素子１１が発光してしまうと、コントラストが低下してパネルの表示品位を低下させてしまうため、検出用電流源１２からの電流値は発光素子が非発光となる値に設定しておく。
【００５７】
同様に、Ｇの画素を検出するには、Ｇ選択スイッチ３１をオンにし、検出対象画素の画素検出スイッチをオンにすることで、検出対象画素の表示素子１１の状態が信号線３７を介して検出線２０に現れる。また、Ｂの画素を検出するには、Ｂ選択スイッチ３２をオンにし、検出対象画素の画素検出スイッチをオンにする。そのことにより、検出対象画素の表示素子１１の状態が検出線２０に現れる。
【００５８】
図８は基準素子１０も含めたパネルシステム構成図である。このパネルシステム構成図で、検出動作を説明する。この構成は検出スイッチ４等を省略して記載している。ここでは電流源を一つにし、基準素子５５（図４の基準素子１０に相当）を設け、その基準素子５５の検出電圧と表示素子５０、５１、５２（図４の表示素子１１に相当）の検出電圧とを比較する。基準線６０は、基準電圧を保持する保持部２３と接続する。
【００５９】
検出線２０には、共通の検出用電流源１２が接続されており、更に、表示素子５０、表示素子５１、表示素子５２、その他全ての表示素子が各画素検出スイッチTFT３でそれぞれ接続できるようになっており、基準素子５５がスイッチ１４で接続でき、保持部２３がスイッチ２４で接続できるようになっている。画素検出スイッチTFT３、スイッチ１４、スイッチ２４は表示制御部３−１からの制御信号で制御される。
【００６０】
次に、図８のパネルシステム構成の動作を示す。表示制御部３−１は、スイッチ１４とスイッチ２４をオンにし、画素検出スイッチTFT３を全てオフにする。この状態で、検出用電流源１２と基準素子５５が接続され、その時の電圧を保持部２３に保持する。以後、表示制御部３−１の制御により、保持部２３はこの値を保持し、基準線６０にその値を出力し続ける。基準素子５５の処理が済むと表示制御部３−１内のシフトレジスタ１８を使用し、画素検出スイッチTFT３で表示素子５０を検出線６０に接続する。
【００６１】
検出回路５は、基準線６０と検出線２０から供給された検出電圧の比較を行い、補正信号を生成し、表示制御部３−１に出力する。表示制御部３−１は検出回路５から補正信号が入力されたら、シフトレジスタ１８で表示素子５１を画素検出スイッチTFT３で検出線２０に接続する。そして、検出回路５は基準線６０と検出線２０から比較を行い、補正信号を生成し、結果を表示制御部３−１に出力する。このように基準素子５５から検出された電圧と全表示素子５０、５１、５２から検出された電圧を順次比較していく。
【００６２】
図９は、検出回路５の構成例を示している。検出回路５では基準線６０から検出した基準電圧９０及び基準電圧９１と、検出線２０から検出した表示素子の検出結果９２（検出電圧）とを比較する。基準電圧９０と基準電圧９１は一方を基準線の値とし、もう一方をその値にオフセット値を加算または減算して求めた値とする。比較に用いる基準値９４は基準電圧９０と基準電圧９１を抵抗ラダー９３で分割した値とする。比較器９５は検出結果９２と基準値９４を比較する。
【００６３】
本実施例では比較器９５が四個の構成になっているが、この個数、及び、抵抗ラダー９３の分割数は比較精度によって増減し決定する。比較器９５で得られた検出結果は表示制御部３−１で処理され、表示素子１１１０の階調信号の割り当てる電圧値を補正することでフィードバックされる。
【００６４】
図１０は、検出のタイミングを示している。受光素子がない有機EL表示装置NORMALの１水平期間には、表示期間Display Periodと帰線期間Blanking Periodがある。検出方式Ａ(DETECT RESULT A)では、表示期間Display Periodと帰線期間Blanking Periodの全ての期間を検出期間Detect Periodにするものである。この場合、検出中は表示を一切行わない。検出方式Ｂ(DETECT RESULT B)では、表示期間Display Periodはそのままとし、帰線期間Blanking Periodの全部または一部を検出期間Detect Periodに割り当てる。この場合、表示しながらの検出になるため、検出方式Ａに対して、一画面全てを検出するのに時間がかかるが、表示期間に対しては影響がない。
【００６５】
図１１は表示制御部３−１及び検出回路５における検出フローのフローチャートである。処理１００で検出処理が開始されると、表示制御部３−１は垂直カウンタをリセットする(処理１１１)。表示制御部３−１は検出期間か否か判定し（処理１１２）、検出期間になるとスイッチ２３、２４をオンにし、検出回路５に基準電圧を測定させ（処理１１３）、処理１１３の結果である基準電圧を保持部２３に保持させる（処理１１４）。
【００６６】
表示制御部３−１は、各画素を切り替えるシフトレジスタをセットし、スイッチ１５をオフにし、スイッチ１６をオンにし、走査線駆動回路ＶＤＲＶから検出制御線ＤＥＴへ制御信号を供給させて、画素検出スイッチＴＦＴ３をオンにし（処理１１５）、検出回路５は、対象画素の表示素子１０で生じる電圧を検出する（処理１１６）。検出回路５からの応答を待機する（処理１１７）。検出回路５で検出されると検出状態を判定し（処理１１８）、検出できなかった場合、エラー処理をする（処理１１９）。
【００６７】
表示制御部３−２は、処理１１８で検出が正常と判定されると１ラインの検出が終了したか判定し（処理１２０）、１ラインの途中であればシフトレジスタを動かし、残りを検出する（処理１２１）。処理１１６から処理１２０までを繰り返し、１ラインの検出が終了すると、検出回路５は補正信号を生成し、表示制御部３−１は補正処理を実施する（処理１２２）。表示制御部３−１は、画面の検出が終了したか判定し（処理１２３）、１画面の途中であれば垂直カウンタをカウントアップし、残りを検出する（処理１２４）。表示制御は処理１２４までを繰り返し、１画面の検出が終了すると検出を終了する（処理１２５）。
【００６８】
上記の要領により、高価な光学系、機械系、センサ、照明等を別途付加することなく、光検出機能を備えた有機EL表示装置を作製することができる。このように、座標単位の外光検知システムにより、タッチパネル機能、または手書き入力機能、また外部照度により発光輝度が自動調整される機能を内蔵したＯＬＥＤモジュールという、付加価値の高いアプリケーションを提供することも可能となる。
【実施例２】
【００６９】
図１２は、基準素子、検出線及び表示素子に関する一構成例である。この構成では電流源を一つにし、複数の基準素子を設け、その基準素子と表示素子を比較する。また、素子を複数まとめて検出する構成である。同時に検出する個数をｎ個とすると、基準画素もｎ個用意し、電流源の電流供給量も一個検出に対してｎ倍になる。
【００７０】
基準線６０は基準電圧を保持する保持部２３と接続する。検出線２０には、共通の検出用電流源１２が接続されており、更に表示素子５０（図４の表示素子１１に相当）、表示素子５１（図４の表示素子１１に相当）、表示素子５２（図４の表示素子１１に相当）、表示素子５３（図４の表示素子１１に相当）、その他全ての表示素子がそれぞれ個別に設けた画素検出スイッチＴＦＴ３で接続できるようになっており、基準素子５６（図４の基準素子１０）と基準素子５７（図４の基準素子１０）がスイッチ１４で接続でき、保持部２３がスイッチ２４で接続できるようになっている。画素検出スイッチTFT３、スイッチ１４，スイッチ２４は表示制御部３−１で制御する。
【００７１】
次に、図１２の動作を示す。表示制御部３−１は、スイッチ１４とスイッチ２４をオンにし、画素検出スイッチTFT３を全てオフにする。この状態で、検出用電流源１２と基準素子５６、基準素子５７が接続され、その時の電圧を保持部２３に保持する。以後、表示制御部３−１の制御により、検出が一サイクル終わるまで、保持部２３はこの値を保持し、基準線６０にその値を出力し続ける。本例では基準素子が二個であるので、基準素子の特性が同等であれば検出用電流源１２の電流は半分ずつ基準素子に流れるため、一個の場合とほぼ同じ検出量になる。また、特性が異なった場合は、平均特性になる。
【００７２】
基準素子１０の検出処理が済むと、表示制御部３−１内のシフトレジスタ１８を使用し、画素検出スイッチＴＦＴ３をオンにし、表示素子５０及び表示素子５１を検出線２０に接続する。検出量は各画素の平均量になる。検出回路５は基準線６０の検出電圧と検出線２０の検出電圧との比較を行い、比較結果から補正信号を生成し、補正信号を表示制御部３−１に出力する。表示制御部３−１は検出回路５から補正信号が入力されたら、次にシフトレジスタ１８で表示素子５２及び表示素子５３を画素検出スイッチＴＦＴ３で検出線２０に接続する。そして検出回路５は基準線６０の検出電圧と検出線２０の検出電圧との比較を行い、結果（補正信号）を表示制御部３−１に出力する。このようにして複数画素をまとめた比較検出をする。
【実施例３】
【００７３】
図１３は、基準素子、検出線及び表示素子に関する一構成例である。この構成では表示素子以外に基準素子を設け、その基準素子の検出電圧と表示素子の検出電圧を比較する。基準線２０には基準素子５５（図４の基準素子１０に相当）と検出用電流源４４（図４の検出用電流源６に相当）を接続している。本例では基準線６０に基準画素を一種類しか接続していないが、数個の基準素子を基準線にスイッチで選択して接続できるようにした方が良い。
【００７４】
表示素子５０（図４の表示素子１１に相当）、表示素子５１（図４の表示素子１１に相当）、表示素子５２（図４の表示素子１１に相当）は画素検出スイッチＴＦＴ３で検出線２０に接続する。また、検出線２０には検出用電流源４５が接続される。大きな特徴は、これまでの実施例の検出用電流源１２を２つに分離し、基準素子と表示素子とで使い分けている点である。
【００７５】
次に、図１３の動作を示す。検出は基準素子５５と表示素子５０、基準素子５５と表示素子５１、基準素子５５と表示素子５２の順で比較する。基準素子５５を基準線６０に固定接続し、表示素子５０，５１，５２を画素検出スイッチＴＦＴ３で検出線２０に接続する。検出回路５は基準線６０と検出線２０の検出結果の電圧を比較し、比較結果である補正信号を表示制御部３−１に出力する。表示制御部３−１は検出回路５から結果が入力されたら、次に表示素子５１を画素検出スイッチＴＦＴ３で検出線２０に接続する。そして検出回路５は基準線６０と検出線２０から比較を行い、結果を表示制御部３−１に出力する。このように、基準素子５５を基準として表示素子の検出電圧から補正信号を順次生成する。
【実施例４】
【００７６】
図１４は、基準素子、検出線及び表示素子に関する一構成例である。この構成では表示素子以外に基準素子を設け、その基準素子と表示素子を比較する。また、電流源を一つにする構成で、検出用電流源１２を基準線６０と検出線２０で共通で使用する。基準線６０には基準素子５５（図４の基準素子１０に相当）と抵抗４７を通して電流源４６を接続している。本例では基準線６０に基準素子を一種類しか接続していないが、数個の基準画素を基準線にスイッチで選択して接続できるようにした方が良い。表示素子５０（図４の表示素子１１に相当）、表示素子５１（図４の表示素子１１に相当）、表示素子５２（図４の表示素子１１に相当）は画素検出スイッチＴＦＴ３で検出線２０に接続する。また、検出線２０には抵抗４８を通して検出用電流源１２が接続されている。
【００７７】
次に図１４の動作を示す。検出は基準素子５５と表示素子５０、基準素子５５と表示素子５１、基準素子５５と表示素子５２の順で比較する。基準素子５５を基準線６０に固定接続し、表示素子５０を画素検出スイッチＴＦＴ３で検出線２０に接続する。検出用電流源１２が共通していることから、基準素子５５の電気特性と表示素子５０の電気特性が等しくなければ、基準線６０と検出線２０の間には微小電圧差が生じる。基準素子５５と表示素子５０との電気特性が等しい場合は、基準線６０と検出線２０の間には電圧差は生じない。
【００７８】
検出回路５は基準線６０の検出電圧と検出線２０の検出電圧との比較を行い、比較結果である補正信号を表示制御部３−１に出力する。表示制御部３−１は検出回路５からの結果（補正信号）が入力されたら、次に表示素子５１を画素検出スイッチＴＦＴ３で検出線２０に接続する。そして、検出回路５は基準線６０の検出電圧と検出線２０の検出電圧とから比較を行い、比較結果を表示制御部３−１に出力する。このようにして、順次、基準素子を、表示素子と比較していく。
【実施例５】
【００７９】
図１５は、基準素子、検出線及び表示素子に関する一構成例である。この例は表示素子をアノード接地になるように電（圧）源を接続した構成である。また、電流源の代わりに電圧源と定抵抗で動作させる。基準線６０には基準素子８５（図４の基準素子１０に相当）と抵抗７２が接続される。検出線２０には、抵抗７３が接続されており、更に表示素子８０（図４の表示素子１１に相当）、表示素子８１（図４の表示素子１１に相当）、表示素子８２（図４の表示素子１１に相当）、その他全ての表示素子が画素検出スイッチＴＦＴ３で接続できるようになっている。画素検出スイッチＴＦＴ３は表示制御部３−１で制御する。
【００８０】
次に、図１５の動作を示す。基準線６０には基準素子８５と抵抗７２から基準電圧が表れる。検出は、基準素子８５と表示素子８０、基準素子８５と表示素子８１、基準素子８５と表示素子８２の順で比較する。表示制御部３−１により表示素子８０を画素検出スイッチＴＦＴ３で検出線２０に接続する。検出回路５は基準線６０の検出電圧と検出線２０の検出電圧との比較を行い、比較結果である階調信号の補正信号を表示制御部３−１に出力する。
【００８１】
表示制御部３−１は、検出回路５から比較結果である階調信号の補正信号が入力されたら、次に、表示素子８１を画素検出スイッチTFT３で検出線７１に接続する。そして検出回路５は基準線６０の検出電圧と検出線２０からの検出電圧との比較を行い、比較結果である階調信号の補正信号を表示制御部３−１に出力する。このように基準素子８５を基準として表示素子と順次比較する。
【実施例６】
【００８２】
図１６は、受光素子と発光素子をセットで１画素とした場合の表示パネルにおける基本構成図である。符号は、特に、明記がない限り、実施例１と同じである。
【００８３】
実施例６の表示パネルは、ガラス基板ＳＵＢ１上に、基準素子１０、受光専用素子１１０、表示素子１１、画素回路２００、表示制御部３−１、色選択回路３−２、検出スイッチ４、検出回路５、検出用電源６、表示用電源７、走査線駆動回路ＶＤＲＶを備えている。
【００８４】
表示素子１１は、素子構造３０８の構造である。基板上ＳＵＢ１の上に、陽極ＡＤ、ホール注入層ＨＩＬ、ホール輸送層ＨＴＬ、有機発光層ＥＭＬ、電子輸送層ＥＴＬ、電子注入層ＥＩＬ、陰極ＣＤの順に積層されている。基準素子１０及び受光専用素子１１０は、素子構造３０９の構造である。つまり、基板上ＳＵＢ１の上に、陽極ＡＤ、ホール注入層ＨＩＬ、ホール輸送層ＨＴＬ、電子輸送層ＥＴＬ、電子注入層ＥＩＬ、陰極ＣＤの順に積層されている。
【００８５】
素子構造３０８と素子構造３０９の大きな相違点は、素子構造３０９が、素子構造３０８を構成する有機層のうち一部の層を用い、一部の層を用いていない点である。具体的には、素子構造３０９は、素子構造３０８を構成するホール注入層ＨＩＬ、ホール輸送層ＨＴＬ、電子輸送層ＥＴＬ、電子注入層ＥＩＬは備えているが、有機発光層ＥＭＬは備えていない。
【００８６】
このように有機発光層以外の層のいずれか1層以上を用いることで、製造プロセスが簡略化できる。また、有機発光層を用いないようにすることで、外光を光電変換することにより生じる電流で発光することを防止できる。また、素子構造３０８で用いた有機発光層ＥＭＬを素子構造３０９に用いる場合でも、その膜厚を素子構造３０８の膜厚とは異ならせることも好ましい。受光効率を高めることができるからである。
【００８７】
さらに、素子構造３０８で用いた有機発光層ＥＭＬを素子構造３０９に用いる場合でも、外光、特に、自然光で発光しないように、ホール注入層ＨＩＬ、ホール輸送層ＨＴＬ、有機発光層ＥＭＬ、電子輸送層ＥＴＬ、電子注入層ＥＩＬの材料及び膜厚を制御することが好ましい。また、素子構造３０８を構成する有機層のうち一部の層を用いる場合には、有機発光層ＥＭＬと同じパターンで成膜する層ではなく、全ての画素で共通とする、所謂ベタ膜で成膜する層を用いることが好ましい。
【００８８】
図２３に表示素子１１の発光を制御する画素回路２００の構成を示す。
【００８９】
画素回路２００は、データラッチスイッチＴＦＴ１、容量ＣＡＰ、画素駆動スイッチＴＦＴ２で構成されている。データラッチスイッチＴＦＴ１の制御線は、走査線ＳＣＡＮで、信号線ＤＡＴＡと容量ＣＡＰの一端との接続を制御している。容量ＣＡＰの一端は、画素駆動スイッチＴＦＴ２の制御端とも接続されている。容量CAPの他端は、画素駆動スイッチTFT２と表示素子１１との間に接続される。画素駆動スイッチTFT2は、電源線ＰＯＷＥＲと表示素子１１との間の接続を制御している。
【００９０】
走査線駆動回路ＶＤＲＶから供給された制御信号が走査線ＳＣＡＮに印加され、データラッチスイッチＴＦＴ１がオンすると、階調信号に応じた電圧が容量ＣＡＰに取り込まれる。容量に保持された電圧によって画素駆動スイッチＴＦＴ２がオンされ、電源線ＰＯＷＥＲから発光素子３０８へ流れる電流量が制御される。電源線ＰＯＷＥＲは表示用電源７に接続されており、信号線ＤＡＴＡは色選択回路３−２を介して検出スイッチ４に接続されている。走査線ＳＣＡＮは走査線駆動回路ＶＤＲＶに接続されている。
【００９１】
表示制御部３−１は、図２２の信号線駆動回路ＨＤＲＶに備えられている。この表示パネルは、表示制御部３−１が、色選択回路３−２との間を導通させ、検出用電源６と受光専用素子１１０との間を非導通にするように、検出スイッチ４を制御する表示モードと、表示制御部３−１が、色選択回路３−２との間を非導通にし、検出用電源６と受光専用素子１１０との導通を可能にする検出モードとを備えている。
【００９２】
表示モードでは、色選択回路３−２の制御も行い、所定の画素へ階調信号を供給する。また、検出モードでは、所定の画素からの電圧を検出回路５へ供給させる。さらに、検出モードでは検出回路５から補正信号が入力された場合、階調信号を補正信号に基づいて補正する。
【００９３】
色選択回路３−２は、検出スイッチ４、画素回路２００に接続されている。色選択回路３−２は、表示モード時に、階調信号を流す信号線ＤＡＴＡを選択する。表示制御部３−１と検出回路５と検出用電源６は、図２２の信号線駆動回路ＨＤＲＶに備えられている。信号線駆動回路ＨＤＲＶの第１端子は検出スイッチ４を介して色選択回路３−２に接続され、第１端子と異なる第２端子は検出回路５を介して検出スイッチ４に接続されている。
【００９４】
画素回路２００、色選択回路３−２、検出スイッチ４、表示用電源７、走査線駆動回路ＶＤＲＶは、ガラス基板ＳＵＢ１上に形成した薄膜トランジスタ、低温ポリシリコン配線、ゲート金属配線、ソースドレイン金属配線、層間絶縁膜によって構成されている。
【００９５】
検出スイッチ４は、表示制御部３−１からの制御信号により制御され、表示制御部３−１と色選択回路３−２との接続と、検出回路５及び検出用電源６と受光専用素子１１０との接続と、を切り替える。検出回路５は、検出スイッチ４による受光専用素子１１０との間の接続によって入力された電圧の大きさを検出し、補正信号を生成し、表示制御部３−１に供給する。表示用電源７は、駆動電流を画素回路２００へ供給する。
【００９６】
次に、図１６の動作を示す。信号の経路は大きく三種類あり、表示経路ＤＩＳＰＬＡＹ、検出経路ＤＥＴＥＣＴ、補正経路ＲＥＶＩＳＥである。これらの経路は時間的に順次変わる。なお、本明細書では、光検出結果を任意の様式により表示状態に反映させる行為を“補正”と呼称する。表示を行う第１期間Ｄｉｓｐｌａｙ Ｐｅｒｉｏｄに、表示制御部３−１から出力された階調信号は、検出スイッチ４、色選択回路３−２、及び信号線DATAを介して画素回路２００へ入力される。
【００９７】
画素回路２００は、表示用電源７から表示素子１１へ流れる電流量が、階調信号に応じた電流量となるように制御する。つまり、表示素子１１に階調信号が示す階調で発光させる経路が表示時の電流と階調信号の経路ＤＩＳＰＬＡＹである。基準素子１０と受光専用素子１１０で得た電圧の検出と階調信号の補正を行う第2期間Detect Periodに、基準素子１０と受光専用素子１１０から（検出スイッチ４を介して）検出回路５に行く流れが検出経路ＤＥＴＥＣＴである。検出回路５から表示制御部３−１に行き、階調信号を加工する流れが補正経路ＲＥＶＩＳＥである。
【００９８】
第1期間における表示素子１１の駆動電源は発光用電圧源７であり、第2期間における基準素子１０及び受光専用素子１１０の駆動電源は検出用電流源６である。本例では電源の個数は二個であるが、構成によっては増減し、電源の種類に対しても電流源や電圧源等が構成によって変化する。
【００９９】
図１７は、図１６のシステム構成図の一例を示す図面である。装置内には、画素として、基準素子１０と表示素子１１と受光専用素子１１０がある。基準素子１０は検出時にのみ使用する素子で、使用頻度を少なくし画素劣化を抑えた状態で検出比較の基準とする。また、この目的により、基準素子１０は外部光が入射しない領域に必ず作製される必要がある。表示素子１１は駆動時には常時使用する素子である。検出は、受光専用素子１１０と基準素子１０の二つの画素を比較し、その差から画素の状態を求めるもので、その結果から制御部で補正量を演算し、表示画素にフィードバックする。なお、この図では基準素子１０を設けているが、検出構成によっては、基準素子１０を受光専用素子１１０に割り当てることもできる。
【０１００】
画素の駆動電源は、検出時と表示時とで独立した形態を持つ。検出時には検出用電流源１２（図１６の検出用電源６に相当）を用い、表示時には表示用電圧源１３（図１６の表示用電源７に相当）を用いる。検出用電流源１２は、電流源に限らず電圧源を使用しても構わない。検出用電流源１２と基準素子１０とはスイッチ１４で接続されている。スイッチ１５は表示時にオンになるものである。検出用電流源１２と受光専用素子１１０とはスイッチ１６及び画素検出スイッチTFT3で接続されている。ここで、スイッチ１５とスイッチ１６は同時にオンになることはない。
【０１０１】
表示制御部３−１は、各スイッチや電源の制御及び検出と補正を行う。シフトレジスタ１８はスイッチ１６を制御するものである。このシフトレジスタ１８は表示制御部３−１の中に組み込まれても、独立した制御部として配置されても構わないが、制御は表示制御部３−１が行う。信号線ＤＡＴＡは、表示時で使用する線である。スイッチ１５は、表示制御部３−１が出力する制御信号２１で制御する。スイッチ１６は、表示制御部３−１が出力する制御信号２２で制御する。
【０１０２】
検出用電流源１２とスイッチ１４は検出線２０で接続する。保持部２３はスイッチ２４で検出線２０に接続する。スイッチ１４とスイッチ２４がオンの時、保持部２３は基準素子１０の電圧を保持し、この値を基準電圧とする。検出回路５は、保持部２３から入力される検出電圧と検出線２０から入力される検出電圧を比較し、結果を表示制御部３−１に出力する。比較は、検出データが電圧として検出されるので、コンパレータ等を使用することができる。また、検出結果が微小の場合、検出回路５にアンプを設けて検出電圧を増幅し、検出精度を上げることもできる。
【０１０３】
表示用電圧源１３と表示素子１１とは画素回路２００で接続されている。なお、この図では検出用電流源１２と表示用電圧源１３のように電源を別々に設けているが、検出構成によっては、電流源または電圧源のどちらかの電源にまとめても良い。表示素子１１を水平方向に走査するためのデータラッチスイッチTFT1は画素回路２００に含まれており、表示制御部３−１が制御する制御信号が走査線SCANに入力されることで制御を行う。また、受光素子３０９を水平方向に走査するための画素検出スイッチTFT3は表示制御部３−１が制御する制御信号で制御を行う。
【０１０４】
図１８及び図１９は、信号線DATA周辺の構成例である。図１８は、表示時の状態を示している。画素PIXELは、表示画素４０８と検出画素４０９から構成される。表示画素４０８は、表示素子１１、画素回路２００から構成される。なお図１７で説明した通り、水平方向走査のためのデータラッチスイッチTFT1は画素回路２００に含まれている。検出画素４０９は、受光専用素子１１０、画素検出スイッチTFT3から構成される。スイッチ１５は、表示制御部３−１が出力する制御信号２１で制御する。スイッチ１６は、表示制御部３−１が出力する制御信号２２で制御する。
【０１０５】
次に、図１８の動作を示す。表示時には表示制御部３−１からの制御信号２１と制御信号２２によって、スイッチ１５がオン、スイッチ１６がオフになる。この状態で信号線DATAには、表示制御部３−１からの階調信号が表れる。そして、表示制御部３−１からの階調信号により、画素回路２００が表示用電圧源１３からの電圧を制御して表示素子１１に電圧をかけ、表示画素４０８を発光させる。このように、各スイッチを制御して順次表示画素を発光させる。
【０１０６】
図１９は検出時の動作を示している。検出時には、表示制御部３−１からの制御信号２１と制御信号２２によって、スイッチ１５がオフ、スイッチ１６がオンになる。検出線２０には検出用電流源１２が接続されており、受光専用素子１１０の特性から信号線DATAには一定の電圧が生じ、受光専用素子１１０の状態が検出線２０に表れる。この際、受光専用素子１１０が発光してしまうと、コントラストが低下してパネルの表示品位を低下させてしまうため、検出用電流源１２からの電流値は発光素子が非発光となる値に設定しておく必要がある。
【０１０７】
検出線と表示画素に関する構成例、検出回路５の構成例、検出のタイミング、表示制御における処理を示すフローチャートに関しては、それぞれ図８、図９、図１０、図１１で示したものを同様に適用できる。なお、これまでの実施例で記載した検出スイッチ４は、ドライバＩＣに内臓することもできる。
【図面の簡単な説明】
【０１０８】
【図１】暗所における有機薄膜素子のエネルギー準位の模式図である。
【図２】有機薄膜素子に、外光（基板の外側、つまり、有機ＥＬ表示装置の外側から照射される光）を照射した場合のホール２０６、電子２０７の挙動を示す図である。
【図３】有機薄膜素子における電流／電圧特性の検出結果を示す図である。
【図４】実施例１の表示パネルにおける基本構成図を示す図である。
【図５】図４のさらに詳細なシステム構成図を示す図である。
【図６】表示モードにおける表示素子と他のシステムとの信号経路を示したパネルシステム構成図である。
【図７】検出モードにおける表示素子と他のシステムとの信号経路を示したパネルシステム構成図である。
【図８】基準素子１０も含めたパネルシステム構成図である。
【図９】検出回路５の構成例である。
【図１０】検出のタイミングを示す図である。
【図１１】表示制御部３−１及び検出回路５における検出フローのフローチャートである。
【図１２】基準素子、検出線及び表示素子に関する一構成例を示す図である。
【図１３】基準素子、検出線及び表示素子に関する一構成例を示す図である。
【図１４】基準素子、検出線及び表示素子に関する一構成例を示す図である。
【図１５】基準素子、検出線及び表示素子に関する一構成例を示す図である。
【図１６】受光素子と発光素子をセットで１画素とした場合の表示パネルにおける基本構成図である。
【図１７】図１６のシステム構成図の一例を示す図である。
【図１８】信号線DATA周辺の構成例を示す図である。
【図１９】信号線DATA周辺の構成例を示す図である。
【図２０】有機薄膜素子の層構造を示す図である。
【図２１】表示画素の画素回路の等価回路を示す図である。
【図２２】表示パネルの基本構成図を示す図である。
【図２３】に表示素子１１の発光を制御する画素回路２００の構成を示す図である。
【符号の説明】
【０１０９】
ＳＵＢ・・・ガラス基板、２・・・画素回路、３−１・・・表示制御部、３−２・・・色選択回路、４・・・検出スイッチ、５・・・検出回路、６・・・検出用電源、７・・・表示用電源、１０・・・基準素子、１１・・・表示素子、、１２・・・検出用電流源、１３・・・表示用電圧源、
ＤＡＴＡ・・・信号線、ＨＤＲＶ・・・信号線駆動回路、ＶＤＲＶ・・・走査線駆動回路、２００・・・画素回路、１１０・・・受光専用素子。
【図１】
2008262176.tif 000003
【図２】
2008262176.tif 000004
【図３】
2008262176.tif 000005
【図４】
2008262176.tif 000006
【図５】
2008262176.tif 000007
【図６】
2008262176.tif 000008
【図７】
2008262176.tif 000009
【図８】
2008262176.tif 000010
【図９】
2008262176.tif 000011
【図１０】
2008262176.tif 000012
【図１１】
2008262176.tif 000013
【図１２】
2008262176.tif 000014
【図１３】
2008262176.tif 000015
【図１４】
2008262176.tif 000016
【図１５】
2008262176.tif 000017
【図１６】
2008262176.tif 000018
【図１７】
2008262176.tif 000019
【図１８】
2008262176.tif 000020
【図１９】
2008262176.tif 000021
【図２０】
2008262176.tif 000022
【図２１】
2008262176.tif 000023
【図２２】
2008262176.tif 000024
【図２３】
2008262176.tif 000025