(57)【要約】【課題】プログラム書換え処理が中断しても起動不能状態となる事態を回避する。【解決手段】ブートプログラムＰＢ、バージョンアッププログラムＰＶおよびプログラムＰ１〜ＰＮを記憶するＲＯＭ２と、ＲＯＭ２内のプログラムＰ１ａ〜ＰＮａをプログラムＰＶに従って新たなプログラムＰ１ｂ〜ＰＮｂに書き換える制御部とを備え、ＲＯＭ２は、プログラムＰＢ，ＰＶを記憶する基本プログラム記憶領域Ａ１と、プログラムＰ１〜ＰＮを記憶するプログラム記憶領域Ａ３と、領域Ａ３内のプログラムＰ１〜ＰＮを実行するための中継データＤＲを記憶する中継データ記憶領域Ａ２とを備え、制御部は、プログラム書換え処理時に、プログラムＰＢ，ＰＶを領域Ａ１に記憶させた状態を維持しつつ、プログラムＰ１ａ〜ＰＮａおよび中継データＤＲａを消去した後に新たなプログラムＰ１ｂ〜ＰＮｂおよび中継データＤＲｂを領域Ａ３，Ａ２に記憶させる。【選択図】図４
2008112315.tif 000002
【特許請求の範囲】
【請求項１】
起動プログラム、書換え用プログラムおよび処理プログラムを記憶する不揮発性の第１の記憶部と、前記第１の記憶部に記憶されている前記処理プログラムを前記書換え用プログラムに従って新たな処理プログラムに書き換えるプログラム書換え処理を実行する制御部とを備え、
前記第１の記憶部は、前記起動プログラムおよび前記書換え用プログラムを記憶する第１の記憶領域と、前記処理プログラムを記憶する第２の記憶領域と、当該第２の記憶領域に記憶されている前記処理プログラムを実行するためのプログラム実行情報を記憶する第３の記憶領域とを備え、
前記制御部は、前記プログラム書換え処理時において、前記起動プログラムおよび前記書換え用プログラムを前記第１の記憶領域に記憶させた状態を維持しつつ、前記第２の記憶領域内の前記処理プログラムおよび前記第３の記憶領域内の前記プログラム実行情報を消去した後に、前記新たな処理プログラムを前記第２の記憶領域に記憶させると共に当該新たな処理プログラムについての新たな前記プログラム実行情報を前記第３の記憶領域に記憶させる電子機器。
【請求項２】
不揮発性の第２の記憶部と、前記制御部によって第１の状態および第２の状態のいずれかに制御される状態記録部とを備え、
前記制御部は、前記プログラム書換え処理の開始時に前記状態記録部を前記第１の状態に制御すると共に、取得した前記新たな処理プログラムおよび前記新たなプログラム実行情報を前記第２の記憶部に記憶させた後に前記状態記録部を前記第２の状態に制御し、かつ、前記新たな処理プログラムおよび前記新たなプログラム実行情報の前記第１の記憶部への記憶が完了したときに前記状態記録部を前記第１の状態に制御する請求項１記載の電子機器。
【請求項３】
電子機器に配設された不揮発性の記憶部に記憶されているの処理プログラムを新たな当該処理プログラムに書き換える際に、前記電子機器を起動させる起動プログラムと、当該起動プログラムを書き換える書換え用プログラムとを前記記憶部に記憶させた状態を維持しつつ、前記処理プログラムの記憶領域と、前記処理プログラムを実行するためのプログラム実行情報の記憶領域とを消去した後に、前記新たな処理プログラムおよび当該新たな処理プログラムについての新たな前記プログラム実行情報を前記記憶部における前記各記憶領域に記憶させるプログラム書換え方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記憶部に記憶されている処理プログラムを新たな処理プログラムに書き換え可能に構成された電子機器、および処理プログラムを書き換えるプログラム書換え方法に関するものである。
【背景技術】
【０００２】
この種の電子機器として、ＥＥＰＲＯＭで構成されたプログラムメモリにＣＰＵの動作プログラムを書換え可能に記憶させた情報記憶装置が特開平５−２００５０号公報に開示されている。この情報記憶装置では、外部コンピュータから出力されたバージョンアップコマンド（動作プログラムの更新開始を指示する信号）を検出した際に、コマンド解析部が切替えスイッチを制御してプログラムメモリをＣＰＵから電気的に切り離してメモリ制御部に接続する。次いで、メモリ制御部がプログラムメモリをＷＲＩＴＥモードに制御して、その０番地から最終番地までのすべてのアドレスデータを消去する。これにより、プログラムメモリ内のすべての動作プログラムへのアクセスが不能となり、実質的に、すべてのプログラムがプログラムメモリから消去される。
【０００３】
続いて、インターフェイス制御部が、外部コンピュータに対してバージョンアップ用のデータの出力を要求し、これに応じて外部コンピュータから出力されたバージョンアップ用のデータがメモリ制御部に転送される。この際に、メモリ制御部は、バージョンアップ用のデータ（新たな動作プログラム）をプログラムメモリにおけるアドレスの０番地から最終番地に向かって順次書き込む。また、メモリ制御部は、書き込みが完了した際に、コマンド解析部に対してバージョンアップ完了を報知する信号を出力する。これに応じて、コマンド解析部が切替えスイッチを制御してプログラムメモリをメモリ制御部から電気的に切り離してＣＰＵに接続する。これにより、プログラムメモリ内の新たなプログラムのＣＰＵによる読み出しが可能な状態となり、一連のバージョンアップ処理が完了する。
【特許文献１】特開平５−２００５０号公報（第２−３頁、第１−２図）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところが、従来の情報記憶装置には、以下の問題点がある。すなわち、従来の情報記憶装置では、バージョンアップ処理に際してメモリ制御部がプログラムメモリの全域を消去した後に、外部コンピュータから出力されたバージョンアップ用のデータ（新たな動作プログラム）をプログラムメモリに書き込む構成が採用されている。このため、プログラムメモリの消去がある程度まで進行した時点では、新たな動作プログラムに更新すべき古い動作プログラムのみならず、バージョンアップ処理用のプログラムや、情報記憶装置を起動させるための起動用のプログラムまでもが消去された状態となる。
【０００５】
したがって、プログラムメモリの消去を開始してから、バージョンアップ用のデータ（新たな動作プログラム）の書き込みが完了するまでの間に、例えば電源が遮断されてバージョンアップ処理が中断された際には、プログラムメモリ内に起動プログラム等が存在しない状態となる。このため、従来の情報記憶装置では、バージョンアップ処理が中断されたときには、情報記憶装置を起動させることができなくなるという問題点がある。また、従来の情報記憶装置では、情報記憶装置を起動させることができないことに起因して、中断されたバージョンアップ処理を継続または新規に開始することもできない状態に陥ることとなる。この場合、この種の電子機器において起動プログラム等が消失した状態となったときには、一般的には、その電子機器を製造工場や修理工場に配送して、起動プログラムが消失した記憶部に代えて、起動プログラムが記憶されている新たな記憶部を装着するか、または、専用のライターを用いて消失した起動プログラムを記憶部に書き込む必要が生じる。このため、電子機器を使用できない期間が長く、かつ、修理に要するコストが高騰するという問題点もある。
【０００６】
本発明は、かかる問題点に鑑みてなされたものであり、プログラムの書換え処理が中断されたとしても起動不能状態となる事態を回避し得る電子機器およびプログラム書換え方法を提供することを主目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成すべく請求項１記載の電子機器は、起動プログラム、書換え用プログラムおよび処理プログラムを記憶する不揮発性の第１の記憶部と、前記第１の記憶部に記憶されている前記処理プログラムを前記書換え用プログラムに従って新たな処理プログラムに書き換えるプログラム書換え処理を実行する制御部とを備え、前記第１の記憶部は、前記起動プログラムおよび前記書換え用プログラムを記憶する第１の記憶領域と、前記処理プログラムを記憶する第２の記憶領域と、当該第２の記憶領域に記憶されている前記処理プログラムを実行するためのプログラム実行情報を記憶する第３の記憶領域とを備え、前記制御部は、前記プログラム書換え処理時において、前記起動プログラムおよび前記書換え用プログラムを前記第１の記憶領域に記憶させた状態を維持しつつ、前記第２の記憶領域内の前記処理プログラムおよび前記第３の記憶領域内の前記プログラム実行情報を消去した後に、前記新たな処理プログラムを前記第２の記憶領域に記憶させると共に当該新たな処理プログラムについての新たな前記プログラム実行情報を前記第３の記憶領域に記憶させる。
【０００８】
また、請求項２記載の電子機器は、請求項１記載の電子機器において、不揮発性の第２の記憶部と、前記制御部によって第１の状態および第２の状態のいずれかに制御される状態記録部とを備え、前記制御部は、前記プログラム書換え処理の開始時に前記状態記録部を前記第１の状態に制御すると共に、取得した前記新たな処理プログラムおよび前記新たなプログラム実行情報を前記第２の記憶部に記憶させた後に前記状態記録部を前記第２の状態に制御し、かつ、前記新たな処理プログラムおよび前記新たなプログラム実行情報の前記第１の記憶部への記憶が完了したときに前記状態記録部を前記第１の状態に制御する。
【０００９】
また、請求項３記載のプログラム書換え方法は、電子機器に配設された不揮発性の記憶部に記憶されているの処理プログラムを新たな当該処理プログラムに書き換える際に、前記電子機器を起動させる起動プログラムと、当該起動プログラムを書き換える書換え用プログラムとを前記記憶部に記憶させた状態を維持しつつ、前記処理プログラムの記憶領域と、前記処理プログラムを実行するためのプログラム実行情報の記憶領域とを消去した後に、前記新たな処理プログラムおよび当該新たな処理プログラムについての新たな前記プログラム実行情報を前記記憶部における前記各記憶領域に記憶させる。
【発明の効果】
【００１０】
請求項１記載の電子機器および請求項３記載のプログラム書換え方法では、起動プログラムと、書換え用プログラムとを記憶部に記憶させた状態を維持しつつ、処理プログラムの記憶領域と、プログラム実行情報の記憶領域とを消去した後に、新たな処理プログラムおよび新たなプログラム実行情報を記憶部における各記憶領域に記憶させる。これにより、請求項１記載の電子機器および請求項３記載のプログラム書換え方法によれば、処理プログラムの書換え処理の実行に際して起動プログラムを記憶部に記憶させた状態が維持されるため、電源の遮断などに起因して書換え処理が中断されたとしても、記憶部に記憶されている起動プログラムを読み出して電子機器を確実に起動させることができる。また、処理プログラムを実行するためのプログラム実行情報を記憶部の対応する記憶領域内に記憶させる構成を採用したことにより、処理プログラムのバージョンの相違によって各処理プログラムの記憶部内におけるメモリアドレスが相違する状態となったとしても、プログラム実行情報に基づいて所望の処理プログラムが記憶されているメモリアドレスを特定して記憶部から確実に読み出すことができる。
【００１１】
また、請求項２記載の電子機器では、制御部が、プログラム書換え処理の開始時に状態記録部を第１の状態に制御すると共に、取得した新たな処理プログラムおよび新たなプログラム実行情報を第２の記憶部に記憶させた後に状態記録部を第２の状態に制御し、かつ、新たな処理プログラムおよび新たなプログラム実行情報の第１の記憶部への記憶が完了したときに状態記録部を第１の状態に制御する。これにより、請求項２記載の電子機器によれば、電源の遮断などに起因して処理プログラムの書換え処理が中断されたとしても、状態記録部の制御状態に基づいて、いずれのステップまで進行した時点で書換え処理が中断されたかを特定することができる。したがって、書換え処理が中断されたときに、書換え処理を常に最初から実行する構成と比較して、処理中断時において既に完了しているステップを再実行することなく、未完了のステップから書換え処理を継続して実行することができる。この結果、書換え処理が中断されたとしても処理プログラム等の書き換えを短時間で完了させることができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明に係る電子機器およびプログラム書換え方法の最良の形態について、添付図面を参照して説明する。
【００１３】
最初に、本発明における電子機器の一例である測定装置１の構成について、図面を参照して説明する。
【００１４】
測定装置１は、図１に示すように、ＲＯＭ２、ＲＡＭ３、バージョンアップフラグ４、メモリカードスロット５および制御部６と、図示しない測定部、操作部および表示部とを備えて構成されている。ＲＯＭ２は、本発明における第１の記憶部に相当し、一例として、ＥＥＰＲＯＭ等の不揮発性記憶素子で構成されている。このＲＯＭ２は、図２に示すように、本発明における第１の記憶領域に相当する基本プログラム記憶領域Ａ１と、本発明における第３の記憶領域に相当する中継データ記憶領域Ａ２と、本発明における第２の記憶領域に相当するプログラム記憶領域Ａ３を備えている。
【００１５】
また、基本プログラム記憶領域Ａ１には、本発明における起動プログラムに相当するブートプログラムＰＢと、本発明における書換え用プログラムに相当するバージョンアッププログラムＰＶとが記憶されている。また、中継データ記憶領域Ａ２には、本発明におけるプログラム実行情報に相当する中継データＤＲが記憶されている。さらに、プログラム記憶領域Ａ３には、本発明における処理プログラムに相当するプログラムＰ１〜ＰＮが記憶されている。なお、以下の説明においては、本発明についての理解を容易とするために、書換え対象の古いプログラムＰ１〜ＰＮをプログラムＰ１ａ〜ＰＮａとし、プログラムＰ１ａ〜ＰＮａに代えてＲＯＭ２に記憶させるべき新たなプログラムＰ１〜ＰＮをプログラムＰ１ｂ〜ＰＮｂとし、プログラムＰ１ａ〜ＰＮａを実行するための古い中継データＤＲを中継データＤＲａとし、プログラムＰ１ｂ〜ＰＮｂを実行するための新たな中継データＤＲを中継データＤＲｂとして説明する。なお、これらを区別しないときには、「プログラムＰ１〜ＰＮ」および「中継データＤＲ」ともいう。
【００１６】
この場合、ＲＯＭ２（プログラム記憶領域Ａ３）に記憶されているプログラムＰ１〜ＰＮを制御部６が読み出して実行する際には、各プログラムＰ１〜ＰＮのメモリアドレスを指定（メモリ空間内におけるプログラムＰ１〜ＰＮのアドレスを特定）する必要がある。しかしながら、例えば、ＲＯＭ２に記憶されている古いプログラムＰ１ａ〜ＰＮａと、後述するようにしてバージョンアップした新たなプログラムＰ１ｂ〜ＰＮｂとでは、各プログラムＰ１〜ＰＮのデータサイズやファイル構成の相違に起因して、例えば、プログラムＰＮａのＲＯＭ２におけるメモリアドレスと、プログラムＰＮｂのＲＯＭ２におけるメモリアドレスとが相違することとなる。
【００１７】
したがって、制御部６がブートプログラムＰＢに続いて所望のプログラムＰ１〜ＰＮを実行するためには、それらが記憶されているメモリアドレス等についての情報（各プログラムＰ１〜ＰＮを実行するためのプログラム実行情報）をプログラムＰ１〜ＰＮのバージョンに応じて更新しておく必要がある。また、プログラム実行情報を記憶させるメモリアドレスがプログラムＰ１〜ＰＮのバージョンの相違に伴って変動する構成では、プログラム実行情報自体の読み出し自体もできなくなる。したがって、この測定装置１では、ＲＯＭ２の中継データ記憶領域Ａ２に本発明におけるプログラム実行情報に相当する中継データＤＲを記憶させる構成を採用することで、プログラム記憶領域Ａ３内のプログラムＰ１〜ＰＮのバージョンの相違（バージョン毎のプログラムＰ１〜ＰＮのメモリアドレスの相違）に拘わらず、中継データＤＲに基づいて所望のプログラムＰ１〜ＰＮのメモリアドレスを特定してプログラム記憶領域Ａ３から読み出すことが可能となっている。
【００１８】
ＲＡＭ３は、本発明における第２の記憶部に相当し、一例として、ＳＲＡＭで構成されると共に、電源遮断時におけるデータの消失を回避するデータバックアップ機能を備えて構成されている。バージョンアップフラグ４は、本発明における状態記録部に相当し、制御部６から制御信号Ｓが出力されることで、オン状態（本発明における第１の状態）およびオフ状態（本発明における第２の状態）のいずれかに制御される。メモリカードスロット５は、新たなプログラムＰ１ｂ〜ＰＮｂおよび中継データＤＲｂ等が記録されたメモリカード９を装着可能に構成されている。制御部６は、測定装置１を総括的に制御する。具体的には、制御部６は、測定装置１に電源が投入された際に、図８に示す状態判定処理２０を実行する。また、制御部６は、ＲＯＭ２に記憶されているプログラムＰ１〜ＰＮに従い、図示しない測定部を制御して入力信号についての電気的パラメータを測定させる。さらに、制御部６は、図３に示すバージョンアップ処理１０を実行してＲＯＭ２内のプログラムＰ１ａ〜ＰＮａおよび中継データＤＲａを新たなプログラムＰ１ｂ〜ＰＮｂおよび中継データＤＲｂに書き換える（更新する）。
【００１９】
次に、測定装置１によるプログラムＰ１〜ＰＮ等のバージョンアップ処理について、図面を参照して説明する。
【００２０】
まず、新たなプログラムＰ１ｂ〜ＰＮｂおよび中継データＤＲｂを記憶させたメモリカード９をメモリカードスロット５に装着する。次いで、操作部を操作してメニュー画面を表示部に表示させ（図示せず）、バージョンアップの実行を指示する。これに応じて、制御部６は、ＲＯＭ２の基本プログラム記憶領域Ａ１からバージョンアッププログラムＰＶを読み出してＲＡＭ３の例えば先頭領域に展開した状態で実行して、図３に示すバージョンアップ処理１０を開始する。このバージョンアップ処理１０では、制御部６は、まず、バージョンアップフラグ４に対して制御信号Ｓを出力してオン状態に制御する（ステップ１１）。次いで、制御部６は、メモリカードスロット５を介してメモリカード９から新たなプログラムＰ１ｂ〜ＰＮｂおよび中継データＤＲｂを読み出すと共に、図４に示すように、一例として、読み出した中継データＤＲｂおよびプログラムＰ１ｂ〜ＰＮｂの順でＲＡＭ３に順次記憶させる（ステップ１２）。この場合、中継データＤＲｂの先頭領域には、一例として「VERSIONUP」とのテキストデータで構成された識別情報Ｄｓが記録されている。
【００２１】
続いて、制御部６は、バージョンアップフラグ４に対して制御信号Ｓを出力してオフ状態に制御する（ステップ１３）。次いで、図５に示すように、制御部６は、ＲＯＭ２における中継データ記憶領域Ａ２およびプログラム記憶領域Ａ３の全域を消去する（ステップ１４）。これにより、古い中継データＤＲａおよびプログラムＰ１ａ〜ＰＮａがＲＯＭ２から消去されて、ＲＯＭ２の中継データ記憶領域Ａ２およびプログラム記憶領域Ａ３が空白状態（プログラム等が書き込まれていない状態）となる。続いて、図６に示すように、制御部６は、ＲＡＭ３内の中継データＤＲｂをＲＯＭ２の中継データ記憶領域Ａ２に書き込むと共に、ＲＡＭ３内のプログラムＰ１ｂ〜ＰＮｂをＲＯＭ２のプログラム記憶領域Ａ３に書き込んだ後に（ステップ１５）、バージョンアップフラグ４に対して制御信号Ｓを出力してオン状態に制御する（ステップ１６）。
【００２２】
次いで、図７に示すように、制御部６は、ＲＡＭ３の全域を初期化すると共に（ステップ１７）、測定装置１を再起動させて（ステップ１８）、このバージョンアップ処理１０を終了する。これにより、プログラムＰ１〜ＰＮおよび中継データＤＲのバージョンアップ（書き換え）が完了する。この場合、制御部６は、上記のＲＡＭ３の初期化に際して中継データＤＲｂのうちの識別情報Ｄｓの部位（中継データＤＲｂの先頭領域）のみを初期化することなくＲＡＭ３内に記憶させた状態を維持する。また、実際には、バージョンアップ処理１０の開始に先立ってＲＡＭ３内に展開されたバージョンアッププログラムＰＶは、測定装置１がシャットダウンされるまでＲＡＭ３内に記憶された状態が維持される。
【００２３】
一方、シャットダウンが完了して電源が再投入された際に、制御部６は、ＲＯＭ２の基本プログラム記憶領域Ａ１からブートプログラムＰＢを読み出して実行することにより、図８に示す状態判定処理２０を開始する。この状態判定処理２０では、制御部６は、まず、バージョンアップフラグ４がオン状態およびオフ状態のいずれに制御されているかを判別すると共に、ＲＡＭ３内に識別情報Ｄｓが存在するか否かを判別する。この際に、制御部６は、バージョンアップフラグ４がオン状態に制御され（ステップ２１）、かつＲＡＭ３内に識別情報Ｄｓが存在すると判別し（ステップ２２）、一例として「プログラムのバージョンアップ処理が完了しました」とのメッセージを表示部に表示させると共に、測定装置１の各動作条件値をリセット（システムリセット）する（ステップ２３）。この際には、システムリセットに伴ってバージョンアップフラグ４がオフ状態に制御されると共に、ＲＡＭ３内の識別情報Ｄｓが消去される。この後、制御部６は、この状態判定処理２０を終了すると共に、操作部からの操作信号に応じてＲＯＭ２における新たなプログラム記憶領域Ａ３内のプログラムＰ１ｂ〜ＰＮｂを読み出して実行する。
【００２４】
この場合、この測定装置１では、前述したバージョンアップ処理１０においてＲＯＭ２の基本プログラム記憶領域Ａ１を消去することなく、ブートプログラムＰＢおよびバージョンアッププログラムＰＶをＲＯＭ２に記憶させた状態が維持される。したがって、バージョンアップ処理１０の開始から終了までのいずれの段階において処理が中断されたとしても、ＲＯＭ２からブートプログラムＰＢを読み出して測定装置１を起動させることが可能となっている。また、この測定装置１では、バージョンアップ処理１０の進行状況に応じてバージョンアップフラグ４をオン制御またはオフ制御している。したがって、状態判定処理２０において、バージョンアップフラグ４の状態と、ＲＡＭ３内の識別情報Ｄｓの有無とに基づいて、バージョンアップ処理１０がいずれのステップまで進行した状態で中断されたかを判別して、処理を続行することができる。
【００２５】
具体的には、例えば、バージョンアップ処理１０の開始直後にバージョンアップフラグ４をオン状態に制御してから（ステップ１１）、新たなプログラムＰ１ｂ〜ＰＮｂおよび中継データＤＲｂのＲＡＭ３への記憶が完了する（ステップ１２）までの間に、電源が遮断されてバージョンアップ処理１０が中断したときには、バージョンアップフラグ４はオン状態に制御され、かつ、ＲＡＭ３内は識別情報Ｄｓが存在しない状態となる。したがって、電源の供給が再開された際には、制御部６は、状態判定処理２０において、バージョンアップフラグ４がオン状態に制御され（ステップ２１）、かつ、ＲＡＭ３内に識別情報Ｄｓが存在しないと判別する（ステップ２２）。この際には、制御部６は、前述したバージョンアップ処理１０を最初から実行する（ステップ２４）。これにより、前述したように、ＲＯＭ２内のプログラムＰ１ａ〜ＰＮａおよび中継データＤＲａが新たなプログラムＰ１ｂ〜ＰＮｂおよび中継データＤＲｂに書き換えられる（更新される）。
【００２６】
一方、バージョンアップ処理１０においてメモリカード９から読み出したプログラムＰ１ｂ〜ＰＮｂおよび中継データＤＲｂをＲＡＭ３に記憶させて（ステップ１４）、バージョンアップフラグ４をオフ状態に制御して（ステップ１３）から、新たなプログラムＰ１ｂ〜ＰＮｂおよび中継データＤＲｂのＲＯＭ２への書き込みが完了する（ステップ１５）までの間に、電源が遮断されてバージョンアップ処理１０が中断したときには、バージョンアップフラグ４がオフ状態に制御されると共に、ＲＡＭ３内に識別情報Ｄｓが存在する状態となる。したがって、電源の供給が再開された際には、制御部６は、状態判定処理２０において、バージョンアップフラグ４がオフ状態に制御され（ステップ２１）、かつ、ＲＡＭ３内に識別情報Ｄｓが存在すると判別する（ステップ２５）。
【００２７】
この際に、この測定装置１では、ＲＡＭ３がデータバックアップ機能を備えているため、電源が遮断された際にも、新たなプログラムＰ１ｂ〜ＰＮｂおよび中継データＤＲｂがＲＡＭ３内に記憶された状態が維持される。したがって、制御部６は、中継データ記憶領域Ａ２およびプログラム記憶領域Ａ３を消去するステップ（ステップ１４）からバージョンアップ処理１０を再開する（ステップ２６）。これにより、ＲＡＭ３内に読み込まれているプログラムＰ１ｂ〜ＰＮｂおよび中継データＤＲｂを再び読み込むことなく、ＲＯＭ２内のプログラムＰ１ａ〜ＰＮａおよび中継データＤＲａがＲＡＭ３内の新たなプログラムＰ１ｂ〜ＰＮｂおよび中継データＤＲｂに書き換えられる（更新される）。
【００２８】
さらに、バージョンアップ処理１０において新たなプログラムＰ１ｂ〜ＰＮｂおよび中継データＤＲｂのＲＯＭ２への書き込みが完了して（ステップ１５）、バージョンアップフラグ４をオン状態に制御して（ステップ１６）から、測定装置１を再起動する処理が開始される（ステップ１８）までの間に、電源が遮断されてバージョンアップ処理１０が中断したときには、バージョンアップフラグ４がオン状態に制御されると共に、ＲＡＭ３内に識別情報Ｄｓが存在する状態となる。したがって、電源の供給が再開された際には、制御部６は、状態判定処理２０において、バージョンアップフラグ４がオン状態に制御され（ステップ２１）、かつ、ＲＡＭ３内に識別情報Ｄｓが存在すると判別する（ステップ２２）。この際には、バージョンアップフラグ４をオフ制御すると共に、ＲＡＭ３内の識別情報Ｄｓを消去するだけでバージョンアップ処理１０が完了するため、制御部６は、前述したバージョンアップ処理１０の正常終了時と同様にして、一例として「プログラムのバージョンアップ処理が完了しました」とのメッセージを表示部に表示させると共に、測定装置１の各動作条件値をリセット（システムリセット）して（ステップ２３）、状態判定処理２０を終了する。
【００２９】
また、バージョンアップ処理１０が正常終了した再起動後の状態判定処理２０において電源が遮断されたとき（すなわち、バージョンアップ処理１０を再実行または継続する必要のないとき）には、バージョンアップフラグ４がオフ状態に制御されると共に、ＲＡＭ３内には識別情報Ｄｓが存在しない状態となる。したがって、電源の供給が再開された際には、制御部６は、状態判定処理２０において、バージョンアップフラグ４がオフ状態に制御され（ステップ２１）、かつ、ＲＡＭ３内に識別情報Ｄｓが存在しないと判別して（ステップ２５）、この状態判定処理２０を終了すると共に、操作部からの操作信号に応じてＲＯＭ２におけるプログラム記憶領域Ａ３内のプログラムＰ１ｂ〜ＰＮｂを読み出して実行する。
【００３０】
このように、この測定装置１および測定装置１によるプログラム書換え方法では、ブートプログラムＰＢと、バージョンアッププログラムＰＶとをＲＯＭ２に記憶させた状態を維持しつつ、プログラムＰ１ａ〜ＰＮａの記憶領域（プログラム記憶領域Ａ３）と、中継データＤＲａの記憶領域（中継データ記憶領域Ａ２）とを消去した後に、新たなプログラムＰ１ｂ〜ＰＮｂおよび新たな中継データＤＲｂをＲＯＭ２における各記憶領域（プログラム記憶領域Ａ３および中継データ記憶領域Ａ２）に記憶させる。これにより、この測定装置１および測定装置１によるプログラム書換え方法によれば、バージョンアップ処理１０の実行に際してブートプログラムＰＢをＲＯＭ２に記憶させた状態が維持されるため、電源の遮断などに起因してバージョンアップ処理１０が中断されたとしても、ＲＯＭ２に記憶されているブートプログラムＰＢを読み出して測定装置１を確実に起動させることができる。また、プログラム記憶領域Ａ３内のプログラムＰ１〜ＰＮを実行するための中継データＤＲを中継データ記憶領域Ａ２に記憶させる構成を採用したことにより、プログラム記憶領域Ａ３内のプログラムＰ１〜ＰＮのバージョンの相違によって各プログラムＰ１〜ＰＮのメモリアドレスが相違する状態となったとしても、中継データ記憶領域Ａ２内の中継データＤＲに基づいて所望のプログラムＰ１〜ＰＮが記憶されているメモリアドレスを特定してプログラム記憶領域Ａ３から確実に読み出すことができる。
【００３１】
また、この測定装置１では、制御部６が、バージョンアップ処理１０の開始時にバージョンアップフラグ４を第１の状態（この例では、オン状態）に制御すると共に、取得した新たなプログラムＰ１ｂ〜ＰＮｂおよび中継データＤＲｂをＲＡＭ３に記憶させた後にバージョンアップフラグ４を第２の状態（この例では、オフ状態）に制御し、かつ、新たなプログラムＰ１ｂ〜ＰＮｂおよび新たな中継データＤＲｂのＲＯＭ２への記憶が完了したときにバージョンアップフラグ４を第１の状態（オン状態）に制御する。これにより、この測定装置１によれば、電源の遮断などに起因してバージョンアップ処理１０が中断されたとしても、バージョンアップフラグ４の制御状態に基づいて、いずれのステップまで進行した時点でバージョンアップ処理１０が中断されたかを特定することができる。したがって、バージョンアップ処理１０が中断されたときに、バージョンアップ処理１０を常に最初から実行する構成と比較して、処理中断時において既に完了しているステップを再実行することなく、未完了のステップからバージョンアップ処理１０を継続して実行することができる。この結果、バージョンアップ処理１０が中断されたとしてもプログラムＰ１〜ＰＮ等のバージョンアップを短時間で完了させることができる。
【００３２】
なお、本発明は、上記の構成に限定されない。例えば、新たなプログラムＰ１ｂ〜ＰＮｂおよび中継データＤＲｂ等が記録されたメモリカード９を装着可能なメモリカードスロット５を備えた測定装置１について説明したが、本発明はこれに限定されず、メモリカードスロット５に代えて、磁気ディスク、光ディスクおよび光磁気ディスク等の各種のリムーバブルメディアを再生可能なディスクドライブを配設して、これらのリムーバブルメディアを介して新たなプログラムＰ１ｂ〜ＰＮｂおよび中継データＤＲｂ等を取得する構成を採用することができる。また、メモリカード９やディスクドライブに代えて、通信ネットワームを介して新たなプログラムＰ１ｂ〜ＰＮｂおよび中継データＤＲｂ等を取得する構成を採用することもできる。また、本発明における状態記録部に相当するバージョンアップフラグ４を備えた測定装置について説明したが、一例として、ＲＡＭ３、またはその他の不揮発性の記憶素子内に本発明における状態記録部を仮想的に構築して、構築した状態記録部内のデータの内容（例えば、フラグの有無）に基づいて、測定装置の状態を判別する構成を作用することもできる。
【００３３】
さらに、古いプログラムＰ１ａ〜ＰＮａおよび中継データＤＲａを新たなプログラムＰ１ｂ〜ＰＮｂおよび中継データＤＲｂに書き換える（更新する）方法について説明したが、本発明はこれに限定されず、例えば、破損したプログラムＰ１ａ〜ＰＮａ等を同じバージョンのプログラムＰ１ａ〜ＰＮａに書き換える処理や、ＲＯＭ２内のプログラムＰ１ａ〜ＰＮａをそのプログラムＰ１ａ〜ＰＮａとは全く相違する種類のプログラムに書き換える処理に際して、本発明に係るプログラム書換え方法によってプログラムを書き換えることができる。また、本発明に係るプログラム書換え方法に従ってプログラムＰ１〜ＰＮ等を書き換える測定装置１について説明したが、本発明に係る電子機器は、測定分野の機器に限定されず、ＰＤＡ（Personal Digital Assistants）、携帯電話機、デジタルカメラ、ゲーム機、テレビジョン装置および録画再生装置等の各種の電子機器に本発明を適用することができる。
【図面の簡単な説明】
【００３４】
【図１】測定装置１の構成を示すブロック図である。
【図２】ＲＯＭ２の各記憶領域Ａ１〜Ａ３を示すメモリ空間図である。
【図３】バージョンアップ処理１０のフローチャートである。
【図４】バージョンアップ処理１０におけるステップ１２が完了した時点におけるＲＯＭ２およびＲＡＭ３のメモリ空間図である。
【図５】バージョンアップ処理１０におけるステップ１４が完了した時点におけるＲＯＭ２およびＲＡＭ３のメモリ空間図である。
【図６】バージョンアップ処理１０におけるステップ１５が完了した時点におけるＲＯＭ２およびＲＡＭ３のメモリ空間図である。
【図７】バージョンアップ処理１０におけるステップ１７が完了した時点におけるＲＯＭ２およびＲＡＭ３のメモリ空間図である。
【図８】状態判定処理２０のフローチャートである。
【符号の説明】
【００３５】
１  測定装置
２  ＲＯＭ
３  ＲＡＭ
４  バージョンアップフラグ
５  メモリカードスロット
６  制御部
９  メモリカード
１０  バージョンアップ処理
２０  状態判定処理
Ａ１  基本プログラム記憶領域
Ａ２  中継データ記憶領域
Ａ３  プログラム記憶領域
ＤＲａ，ＤＲｂ  中継データ
Ｄｓ  識別情報
Ｐ１ａ〜ＰＮａ，Ｐ１ｂ〜ＰＮｂ  プログラム
ＰＢ  ブートプログラム
ＰＶ  バージョンアッププログラム
Ｓ  制御信号
【図１】
2008112315.tif 000003
【図２】
2008112315.tif 000004
【図３】
2008112315.tif 000005
【図４】
2008112315.tif 000006
【図５】
2008112315.tif 000007
【図６】
2008112315.tif 000008
【図７】
2008112315.tif 000009
【図８】
2008112315.tif 000010