(57)【要約】【課題】ＬＳＩに形成されるGm-Cフィルタに使用される抵抗と容量の値が製造プロセスのばらつきにより変動した場合でも、Gm-Cフィルタのカットオフ周波数を所望通り自動的に校正し得るフィルタ回路を提供する。【解決手段】マスタ回路２０における抵抗と容量のプロセス変動分に応じて補正された電流を基準としてGmアンプG1、G2、G3のバイアス電流を変化させることにより、スレーブフィルタ回路１０のカットオフ周波数を可変させる。【選択図】    図１
2008211490.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路に形成されるフィルタ回路であって、
オペアンプ、MOSトランジスタおよび抵抗から構成され、基準電流を生成する基準電流源と、
前記基準電流源の基準電流に基づいて目的とする回路のバイアス電流を決定するバイアス調整回路と、
前記バイアス調整回路によりバイアス電流が決定される第１のGmアンプおよびMOS型容量を有し、前記抵抗の抵抗値および前記MOS 型容量の容量値に依存する発振周波数のパルス信号を出力する電圧制御発振器と、
前記電圧制御発振器の出力信号と基準周波数のクロック信号とを位相比較し、比較結果に応じた制御電圧を前記オペアンプの入力に帰還することによって前記基準電流源の基準電流を制御する帰還ループ回路と、
前記バイアス調整回路によりバイアス電流が決定される第２のGmアンプを有し、当該第２のGmアンプの出力電流が一定になるように第２のGmアンプのGm値を制御するためのフィードバックをかけるGmアンプ制御信号を生成し、当該Gmアンプ制御信号によって前記第１のGmアンプのGm値を制御するカットオフ周波数校正回路と、
前記第１および第２のGmアンプと同一特性の第３のGmアンプを有し、当該第３のGmアンプは前記バイアス調整回路によってバイアス電流が決定されるとともに前記Gmアンプ制御信号によってGm値が制御されることによってフィルタ特性が決定されるスレーブフィルタ回路と
を具備することを特徴とするフィルタ回路。
【請求項２】
前記バイアス調整回路は、前記バイアス電流の値を外部信号によって可変する電流増幅器を有することを特徴とする請求項１記載のフィルタ回路。
【請求項３】
半導体集積回路に形成されるフィルタ回路であって、
オペアンプ、MOSトランジスタおよび抵抗から構成され、基準電流を生成する基準電流源と、
前記基準電流源の基準電流に基づいて目的とする回路のバイアス電流を決定するバイアス調整回路と、
前記バイアス調整回路によりバイアス電流が決定される第１のGmアンプおよびMOS型容量を有し、前記抵抗の抵抗値および前記MOS型容量の容量値に依存する発振周波数のパルス信号を出力する電圧制御発振器と、
前記電圧制御発振器の出力信号と基準周波数のクロック信号とを位相比較し、比較結果に応じて前記基準電流源の基準電流を制御する帰還ループ回路と、
前記第１および第２のGmアンプと同一特性の第３のGmアンプを有し、当該第２のGmアンプは前記バイアス調整回路によりバイアス電流が決定されることによってフィルタ特性が決定されるスレーブフィルタ回路と
を具備することを特徴とするフィルタ回路。
【請求項４】
前記バイアス調整回路は、前記バイアス電流の値を外部信号によって可変する電流増幅器を有することを特徴とする請求項３記載のフィルタ回路。
【請求項５】
半導体集積回路に形成されるフィルタ回路であって、
オペアンプ、MOSトランジスタおよび抵抗から構成され、基準電流を生成する基準電流源と、
前記基準電流によって充放電が行われるMOS型容量を有し、前記抵抗の抵抗値および前記MOS型容量の容量値に依存する発振周波数のパルス信号を出力する電圧制御発振器と、
前記電圧制御発振器の出力信号と基準周波数のクロック信号とを位相比較し、比較結果に応じた制御電圧を前記オペアンプの入力に帰還することによって前記基準電流源の基準電流を制御する帰還ループ回路と、
前記基準電流源の基準電流に基づいて目的とする回路のバイアス電流を決定するバイアス調整回路と、
前記バイアス調整回路によりバイアス電流が決定される第１のGmアンプを有し、当該第１のGmアンプの出力電流が一定になるように第１のGmアンプのGm値を制御するためのフィードバックをかけるGmアンプ制御信号を生成するカットオフ周波数校正回路と、
前記第１のGmアンプと同一特性の第２のGmアンプを有し、当該第２のGmアンプは前記バイアス調整回路によってバイアス電流が決定されるとともに前記Gmアンプ制御信号によってGm値が制御されることによってフィルタ特性が決定されるスレーブフィルタ回路と
を具備することを特徴とするフィルタ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィルタ回路に係り、特に半導体集積回路（ＬＳＩ）上に実装されるトランスコンダクタンス・容量型フィルタ（以下、Gm-Cフィルタと記す）のカットオフ周波数を補正する回路に関するもので、例えばストレージデバイスから読み出された信号の処理を行うアナログフロントエンドに使用されるものである。
【背景技術】
【０００２】
近年の情報化社会の発達における取り扱うデータ量は増大になりつつあり、データの保存保守が重要になっている。特に、ハードディスクドライブやテープドライブなどを代表とするストレージデバイスの使用量は、増加の一途をたどっている。これらのストレージデバイスに記録される信号は、振幅値やデータ転送速度の変化によりアナログ処理が必要になる。デバイスから読み出された信号は、一般に、アナログフロントエンド(AFE)でアナログ処理された後にディジタル処理部へ引き渡される。
【０００３】
図８は、アナログフロントエンドの一般的な構成を示す。このアナログフロントエンド８０は１チップのＬＳＩで構成され、入力信号に対して前処理として波形整形を行うためにローパスフィルタ(LPF)８１が搭載される。ここで、アナログフロントエンド８０の入力信号は周波数が可変するのでローパスフィルタ８１のカットオフ周波数を可変する必要がある。アナログフロントエンド８０の入力信号の周波数帯域は数十ＭＨｚ〜数百ＭＨｚ帯であり、アナログフロントエンド８０の入力信号は小振幅である。そこで、これらの条件に適したローパスフィルタ８１として、Gm-Cフィルタが使われることが多い。また、入力信号が非線形の歪波形であるので、ローパスフィルタ８１は線形位相特性を保有することなども求められる。
【０００４】
従来のGm-Cフィルタは、Gmアンプ、容量、抵抗などにより構成される。Gm-Cフィルタのカットオフ周波数などのフィルタ特性は、GmアンプのGm値、容量の値、抵抗の値によって決定される。しかし、これらの値は、Gm-CフィルタがＬＳＩ上に実現された場合に製造ばらつきの影響を受け易く、設計値に対して変動してしまうのが一般的である。例えば、Gmアンプに接続される抵抗がＬＳＩ上に実現される場合、その抵抗値は製造プロセスのばらつきの影響を受け、一般的には、概ね設計値から約±１０％程度の変動が見込まれる。この抵抗値の変動は、そのままGm値の変動になる。また、フィルタ回路を構成する容量なども、抵抗と同様に製造ばらつきの影響を受けるのが一般的である。
【０００５】
いま、抵抗値、容量値が各々１０％ずつ増減した場合、最悪の値として、Gm-Cフィルタのカットオフ周波数は±２０％程度変動する。さらに、ローパスフィルタ８１を構成する回路でミスマッチなどのランダムなばらつきが生じると、抵抗値、容量値による変動に加えてカットオフ周波数がよりばらつく。上述したような従来のGm-Cフィルタにおいて、カットオフ周波数の変動は、抵抗値、容量値の変動が主成分であることが多く、この抵抗値、容量値の変動はＬＳＩの実装上避けられない。
【０００６】
図９は、従来のGm-Cフィルタにおいて、抵抗値および容量値にランダムなばらつき（＋方向および−方向の変動分）が生じた場合にカットオフ周波数ｆｃが変動（＋方向、−方向）する様子を示す。この図から分かるように、抵抗値、容量値の変動が大きい場合には、カットオフ周波数が狙い目から大きく外れて所望の値が得られないことになる。
【０００７】
そこで、Gm-Cフィルタにおいて、Gm値、抵抗値や容量値のばらつきを補正し、カットオフ周波数の変動を数％程度の高精度に収め、所望のフィルタ特性をＬＳＩ上に実現するための補正回路の搭載が必須となる。
【０００８】
カットオフ周波数補正回路の実現には様々な方式があり、Gmアンプに接続される抵抗を外付けの高精度抵抗に変更することによって、抵抗値の変動分を抑える方式が考えられる。しかし、この方式は、精度の高い外付け部品の実装が必要になると共に、ＬＳＩのピン数の増加などのデメリットを招く。
【０００９】
カットオフ周波数補正回路を実現する別の方式として、Gmアンプによって構成した電圧制御発振器の出力周波数を基準周波数と比較する位相同期ループ回路を用いる方式がある（特許文献１参照）。しかし、この周波数調整方式は、フィルタのカットオフ周波数に相当する基準周波数を用意する必要がある。カットオフ周波数を可変する場合には、基準周波数も変動させる必要がある。
【特許文献１】特開２００５−３２８２７２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は前記した従来の問題点を解決すべくなされたもので、ＬＳＩに形成されるGm-Cフィルタに使用される抵抗と容量の値が製造プロセスのばらつきにより変動した場合でも、Gm-Cフィルタのカットオフ周波数を所望通り自動的に校正し得るフィルタ回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明のフィルタ回路の第１の態様は、半導体集積回路に形成されるフィルタ回路であって、オペアンプ、MOSトランジスタおよび抵抗から構成され、基準電流を生成する基準電流源と、前記基準電流源の基準電流に基づいて目的とする回路のバイアス電流を決定するバイアス調整回路と、前記バイアス調整回路によりバイアス電流が決定される第１のGmアンプおよびMOS型容量を有し、前記抵抗の抵抗値および前記MOS型容量の容量値に依存する発振周波数のパルス信号を出力する電圧制御発振器と、前記電圧制御発振器の出力信号と基準周波数のクロック信号とを位相比較し、比較結果に応じた制御電圧を前記オペアンプの入力に帰還することによって前記基準電流源の基準電流を制御する帰還ループ回路と、前記バイアス調整回路によりバイアス電流が決定される第２のGmアンプを有し、当該第２のGmアンプの出力電流が一定になるように第２のGmアンプのGm値を制御するためのフィードバックをかけるGmアンプ制御信号を生成し、当該Gmアンプ制御信号によって前記第１のGmアンプのGm値を制御するカットオフ周波数校正回路と、前記第１および第２のGmアンプと同一特性の第３のGmアンプを有し、当該第３のGmアンプは前記バイアス調整回路によってバイアス電流が決定されるとともに前記Gmアンプ制御信号によってGm値が制御されることによってフィルタ特性が決定されるスレーブフィルタ回路とを具備することを特徴とする。
【００１２】
本発明のフィルタ回路の第２の態様は、半導体集積回路に形成されるフィルタ回路であって、オペアンプ、MOSトランジスタおよび抵抗から構成され、基準電流を生成する基準電流源と、前記基準電流源の基準電流に基づいて目的とする回路のバイアス電流を決定するバイアス調整回路と、前記バイアス調整回路によりバイアス電流が決定される第１のGmアンプおよびMOS型容量を有し、前記抵抗の抵抗値および前記MOS型容量の容量値に依存する発振周波数のパルス信号を出力する電圧制御発振器と、前記電圧制御発振器の出力信号と基準周波数のクロック信号とを位相比較し、比較結果に応じて前記基準電流源の基準電流を制御する帰還ループ回路と、前記第１および第２のGmアンプと同一特性の第３のGmアンプを有し、当該第２のGmアンプは前記バイアス調整回路によりバイアス電流が決定されることによってフィルタ特性が決定されるスレーブフィルタ回路とを具備することを特徴とする。
【００１３】
本発明のフィルタ回路の第３の態様は、半導体集積回路に形成されるフィルタ回路であって、オペアンプ、MOSトランジスタおよび抵抗から構成され、基準電流を生成する基準電流源と、前記基準電流によって充放電が行われるMOS型容量を有し、前記抵抗の抵抗値および前記MOS型容量の容量値に依存する発振周波数のパルス信号を出力する電圧制御発振器と、前記電圧制御発振器の出力信号と基準周波数のクロック信号とを位相比較し、比較結果に応じた制御電圧を前記オペアンプの入力に帰還することによって前記基準電流源の基準電流を制御する帰還ループ回路と、前記基準電流源の基準電流に基づいて目的とする回路のバイアス電流を決定するバイアス調整回路と、前記バイアス調整回路によりバイアス電流が決定される第１のGmアンプを有し、当該第１のGmアンプの出力電流が一定になるように第１のGmアンプのGm値を制御するためのフィードバックをかけるGmアンプ制御信号を生成するカットオフ周波数校正回路と、前記第１のGmアンプと同一特性の第２のGmアンプを有し、当該第２のGmアンプは前記バイアス調整回路によってバイアス電流が決定されるとともに前記Gmアンプ制御信号によってGm値が制御されることによってフィルタ特性が決定されるスレーブフィルタ回路とを具備することを特徴とする。
【発明の効果】
【００１４】
本発明のフィルタ回路によれば、ＬＳＩに形成されるGm-Cフィルタに使用される抵抗と容量の値が製造プロセスのばらつきにより変動した場合でも、Gm-Cフィルタのカットオフ周波数を所望通り自動的に校正することができる。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照して本発明の実施形態を説明する。この説明に際して、全図にわたり共通する部分には共通する参照符号を付す。
【００１６】
＜第１の実施形態＞
図１は、本発明に係るGm-Cフィルタの第１の実施形態を示す回路図である。このGm-Cフィルタは、Gmアンプを用いたスレーブフィルタ回路１０と、Gmアンプを用いたマスタ回路２０とからなる。マスタ回路２０に使用される例えば２個のGmアンプ（第１のGmアンプG1および第２のGmアンプG2）とスレーブフィルタ回路１０に使用されるGmアンプ（第３のGmアンプG3）は、同一特性を持つGmアンプであり、それぞれの伝達特性（Gm特性）は入力電圧に対する出力電流の比として定義される。
【００１７】
図２（ａ）および図２（ｂ）は、図１中の各GmアンプG1、G2、G3として使用されるGm回路の代表的な回路例を示す。これらの回路は周知のものであり、差動入力端子に印加される差動入力電圧に対する差動出力電流の比でGm値が決まる。
【００１８】
すなわち、図２（ａ）に示すGm回路は、差動入力電圧in+、in-が印加される差動入力端子にそれぞれのゲートが接続され、それぞれのドレイン同士が共通に接続された一対のNMOSトランジスタN1、N2と、差動入力端子にそれぞれのゲートが接続され、それぞれのドレイン同士が共通に接続された一対のNMOSトランジスタN3、N4と、これらの二対のNMOSトランジスタのソース共通接続ノードと接地電位Vssとの間に接続されたバイアス電流源Ioと、それぞれのゲートに制御信号gm_contが印加される一対のNMOSトランジスタN5、N6と、それぞれのゲートにバイアス電圧Vcmfbが印加され、それぞれのドレイン同士が電源電位Vccに接続された負荷用の一対のPMOSトランジスタP1、P2とを有する。
【００１９】
一方、図２（ｂ）に示すGm回路は、差動入力電圧in+、in-が印加される差動入力端子にそれぞれのゲートが接続され、それぞれのドレイン同士が共通に接続された一対のNMOSトランジスタN11、N12と、このNMOSトランジスタN11、N12の各ソースと接地電位Vssとの間にそれぞれ接続されたバイアス電流源Ioと、前記NMOSトランジスタN11、N12のソース間に接続され、ゲートに制御信号gm_contが印加されるNMOSトランジスタN13と、それぞれのゲートにバイアス電圧Vbが印加された一対のNMOSトランジスタN14、N15と、それぞれのゲートに制御電圧Vcmfbが印加され、それぞれのドレイン同士が電源電位Vccに接続された負荷用の一対のPMOSトランジスタP11、P12とを有する。
【００２０】
図３は、図１中のスレーブフィルタ回路１０の一例を示す。このスレーブフィルタ回路は、GmアンプG3を複数段組み合わせた回路およびMOS型容量C1、C2により構成されるローパスフィルタである。スレーブフィルタ回路中のGmアンプG3は、図１中のマスタ回路２０内にて使用される第１のGmアンプG1および第２のGmアンプG2と同一構成および同一特性を有する。なお、Gmアンプがマスタ回路２０内のものと同一であれば、スレーブフィルタ回路１０の構成は任意である。そして、図３では図示を省略しているが、図１に示すように、マスタ回路２０によってGmアンプG3のバイアス電流が決定されるとともに、マスタ回路２０から供給されるGmアンプ制御信号gm_contによってGmアンプG3のGm値が制御される。これによって、スレーブフィルタ回路１０のカットオフ周波数などのフィルタ特性が、GmアンプG3のGm値と容量C1、C2の値によって決定される。
【００２１】
スレーブフィルタ回路１０がＬＳＩ上に実現された場合、GmアンプG3のGm値や容量C1、C2の値は、製造プロセスのばらつきの影響を受け易く、設計値に対して変動する。そこで、スレーブフィルタ回路１０内のGmアンプG3のGm値を制御してフィルタのカットオフ周波数を所望通り自動的に校正するためにマスタ回路２０が設けられている。
【００２２】
図１中のマスタ回路２０は、基準電圧生成回路２１、基準電流源２２、バイアス調整回路２３、電圧制御発振器(VCO)２４、帰還ループ回路２５、およびカットオフ周波数校正回路２６を有する。
【００２３】
基準電圧生成回路２１は、基準電圧Vref_h、Vref_l、Vref_H、Vref_Lを生成する。基準電流源２２は、オペアンプOP1、MOSトランジスタM1および抵抗、例えばポリシリコン抵抗Rから構成され、基準電流Ioを生成する。バイアス調整回路２３は、基準電流源２２の基準電流Ioに基づいて目的とする回路のバイアス電流を決定する。
【００２４】
電圧制御発振器２４は、バイアス調整回路２３によりバイアス電流が決定される第１のGmアンプG1と、第１のGmアンプG1の出力側に接続されたMOS型容量Cを有し、基準電流Ioを決定する抵抗Rの抵抗値と、MOS型容量Cの容量値に依存する発振周波数foutのパルス信号を出力する。
【００２５】
帰還ループ回路２５は、電圧制御発振器２４の出力信号と基準周波数Ref_CLKのクロック信号とを位相比較し、比較結果に応じた制御電圧Vr_tuneを生成して基準電流源２２のオペアンプOP1の入力に帰還することによって基準電流源２２の基準電流Ioを制御する。
【００２６】
カットオフ周波数校正回路２６は、バイアス調整回路２３によりバイアス電流が決定される第２のGmアンプG2およびオペアンプOP2を有し、オペアンプOP2から出力するGmアンプ制御信号gm_contによって電圧制御発振器２４の第１のGmアンプG1およびスレーブフィルタ回路１０内の第３のGmアンプG3のGm値を制御する。
【００２７】
次に、バイアス調整回路２３、電圧制御発振器２４、帰還ループ回路２５、カットオフ周波数校正回路２６について詳細に説明する。
【００２８】
バイアス調整回路２３は、カレントミラー回路２３１、電流増幅器（電流マルチプル回路）２３２を有する。カレントミラー回路２３１は、トランジスタM2〜M5からなり、基準電流源２２のトランジスタM1に流れる基準電流Ioを電流増幅器２３２に伝達する。電流増幅器２３２は、伝達された基準電流Ioを外部信号fc_contに基づいて係数倍する。
【００２９】
電圧制御発振器２４は、GmアンプG1、スイッチ回路SW1、SW2、コンパレータ回路CP1、アンプA1などにより構成されている。GmアンプG1は、基準電圧生成回路２１から基準電圧Vref_h、Vref_lを受け、電流増幅器２３２によりバイアス電流が供給され、電流nIoを出力し、スイッチ回路SW1に供給する。スイッチ回路SW1は、ノードTa側を選択している時に電流nIoを容量Cへ充電し、ノードTb側を選択している時にGmアンプG1の−側端子に電流を放電する。容量Cの両端間電圧Vcapは、コンパレータ回路CP1の＋側端子に供給される。コンパレータ回路CP1の−側端子には、基準電圧生成回路２１から供給される基準電圧Vref_HまたはVref_Lをスイッチ回路SW2で選択した基準電圧が供給される。コンパレータ回路CP1は、容量Cの両端間電圧Vcapを基準電圧Vref_HあるいはVref_Lと比較し、比較出力によりスイッチ回路SW1、SW2をそれぞれ切り替え制御する。アンプA1は、容量Cの両端間電圧Vcapを受け、矩形波に変換し、発振周波数foutのパルス信号を出力する。
【００３０】
帰還ループ回路２５は、基準周波数発生回路２５０、位相比較器２５１、ループフィルタ(Loop filter:LPF)２５２、アンプ(A)２５３などを有する。位相比較器２５１は、電圧制御発振器２４から出力するパルス信号（発振周波数fout）と基準周波数Ref_CLKのクロック信号とを比較する。ループフィルタ２５２は、位相比較器２５１の比較出力を直流電圧（可変電圧）に変換し、この直流電圧はアンプ２５３を経て制御電圧Vr_tuneとなる。この制御電圧Vr_tuneは基準電流源２２のオペアンプOP1の＋端子に印加され、制御電圧Vr_tuneがオペアンプOP1およびトランジスタM1を通して抵抗Rに加わり、トランジスタM1に基準電流Ioが流れる。
【００３１】
一方、カットオフ周波数校正回路２６において、第２のGmアンプG2は、電圧制御発振器２４のGmアンプG1と同様に、基準電圧Vref_h、Vref_lと、バイアス調整回路２３によって決定されたバイアス電流とを受け、基準電流Ioのｍ倍の電流mIoを出力するように制御される。このGmアンプG2の出力をオペアンプOP2で受け、オペアンプOP2は、GmアンプG2の出力電流が一定になるようにGmアンプG2のGm値を制御するフィードバックをかける制御信号gm_contを出力する。ここで、基準周波数Ref_CLKが一定とすると、電流増幅器２３２に入力する外部信号fc_contによって基準電流IoとGmアンプG2の出力電流mIoの電流比ｍを可変することによって、GmアンプG2のGm値を可変することが可能となる。
【００３２】
次に、図１のGm-Cフィルタにおける動作について、図４および図５を参照しながら説明する。基準電流源２２のオペアンプOP1の＋端子に印加される可変制御電圧Vr_tuneは、ループが安定するまで暫定値となっている。オペアンプOP1によるフィードバック制御により、基準電流Ioは、Io=Vr_tune／Rに決定される。この基準電流Ioは、カレントミラー回路２３１を通して電流増幅器２３２に入力されて係数倍され、電流増幅器２３２からGmアンプG1、G2にそれぞれバイアス電流nIoを供給する。電流増幅器２３２は、GmアンプG2に一定電流mIoも供給する。
【００３３】
電圧制御発振器２４において、スイッチ回路SW1がノードTa側を選択している時にはGmアンプG1の出力電流nIoを容量Cへ充電する。この時、図４に示すように、容量Cの端子電圧Vcapは時間と共に線形に増加して行く。ここで、容量Cの両端間電圧Vcapが基準電圧Vref_Hに達すると、コンパレータ回路CP1の出力が反転し、スイッチ回路SW1、SW2はそれぞれノードTb側へ切り替わる。この時、容量Cに充電された電流は、GmアンプG1の−側端子に電流が流れ込む形で放電される。容量Cの両端間電圧Vcapが基準電圧Vref_Lに達すると、コンパレータ回路CP1の出力が再び反転することによって、スイッチ回路SW1、SW2はそれぞれノードTa側へ切り替わり、容量Cに充電が開始される。
【００３４】
一方、GmアンプG2は、基準電圧Vref_h、Vref_lを受け、電流mIoを出力する。オペアンプOP2は、GmアンプG2の出力を受け、制御電圧をGmアンプG2のgm_cont端子に供給するとともに、スレーブフィルタ回路１０のGmアンプのgm_cont端子にも供給する。
【００３５】
以上の動作によって、電圧制御発振器２４における容量Cの両端間電圧Vcapは、図４に示されるように周期波形を繰り返す。この周期波形は、ここでは三角波を示しているが、アンプA1によって矩形波に整形され、発振周波数foutのパルス信号が出力される。ここで、基準電圧Vref_H、Vref_Lの差をVref_diffとすると、電圧制御発振器２４の発振周期T、発振周波数foutは、次式で表される。
【００３６】
T=C・Vref_diff/mIo
fout=mIo/(c・Vref_diff)＝m・Vr_tune/(Vref_diff・R・C)      ……（１）
発振周波数foutは、上式に表すように、受動素子R、Cを変数として決定され、R、Cの変動分に対して反比例する。ループフィルタ２５２の出力は、発振周波数foutのパルス信号と基準周波数Ref_CLKのクロック信号の位相差に比例した直流の制御電圧Vr_tuneとなり、この制御電圧Vr_tuneはオペアンプOP1の＋端子に入力され、基準電流Ioを決定する。
【００３７】
電圧制御発振器２４の出力は、位相比較器２５１により基準周波数Ref_CLKのクロック信号と比較され、位相比較器２５１の出力はループフィルタ２５２に入力される。ループフィルタ２５２は、制御電圧Vr_tuneを出力し、R、Cの変動に反比例した電流Ioを制御する。このような一連のフィードバックにより、基準電流IoがR、Cの変動に反比例に変化し、GmアンプG1、G2のGm値とCの比が一定になるようにバイアス電流nIo、mIoを制御する。
【００３８】
ここで、マスタ回路２０の基準周波数Ref_CLKが一定とすると、GmアンプG2で電流Ioを係数（ｍ）倍し、この電流比ｍを外部信号fc_contによって可変することによって、GmアンプG2のGm値を可変することが可能となる。結果として、スレーブフィルタ回路１０のカットオフ周波数を可変することができる。
【００３９】
以上述べたように図１に示すようなGm-Cフィルタによれば、製造プロセスのばらつきによってR、Cの値が変動した場合でも、Ref_CLKとfoutの位相差に比例した制御電圧Vr_tuneによってバイアス電流nIo、mIoを補正し、R、C変動分を補正する。例えば、R、Cがそれぞれ大きくなった場合は電流Ioが増加し、R、Cがそれぞれ小さくなった場合は電流Ioが減少する。これにより、GmアンプG1、G2、G3のトランスコンダクタンスGmと容量Cの比が一定にされ、図５に示すようにカットオフ周波数可変特性により周波数特性が一定となる。結果として、Gm-Cの比率が一定になり、スレーブフィルタ回路１０のカットオフ周波数の変動が大幅に低減され、Gm-Cフィルタのカットオフ周波数を所望通り自動的に校正することができる。
【００４０】
因みに、図１に示すようなカットオフ周波数校正回路２６を用いたGm-Cフィルタによれば、カットオフ周波数の変動量は、従来のGm-Cフィルタにおけるカットオフ周波数の変動量の約１／１０に低減した。
【００４１】
ここで、スレーブフィルタ回路１０のフィルタ特性がGm−Cで決定されるものであれば、スレーブフィルタ回路１０として、ローバスフィルタのみではなく、ハイパスフィルタ(HPF)、バンドパスフィルタ(BPF)などにも適用できる。
【００４２】
＜第２の実施形態＞
図６は、本発明に係るGm-Cフィルタの第２の実施形態を示す回路図である。このGm-Cフィルタは、前述した図１のGm-Cフィルタと比べて、マスタ回路２０の構成が一部異なり、その他は同じである。マスタ回路２０では、GmアンプG2、オペアンプOP2が省略されており、バイアス調整用のカレントミラー回路２３１はトランジスタM2、M3から構成され、電流増幅器２３２の出力電流によりGmアンプG1のバイアス電流およびスレーブフィルタ回路１０のGmアンプG3のバイアス電流を制御している。
【００４３】
次に、図６のGm-Cフィルタの動作について、前述した図１中のマスタ回路２０の動作と異なる点を中心に説明する。電流増幅器２３２により基準電流Ioが係数倍され、GmアンプG1のバイアス電流がnIoに設定される。電圧制御発振器２４の発振周波数foutは、次式で表される。
【００４４】
fout=Io/(c・Vref_diff)＝Vr_tune/(Vref_diff・R・C)      ……（２）
以上述べたように図６に示すようなGm-Cフィルタによれば、製造プロセスのばらつきによってR、Cの値が変動した場合でも、Ref_CLKとfoutの位相差に比例した制御電圧Vr_tuneによってバイアス電流nIoを補正し、R、C変動分を補正する。例えば、R、Cがそれぞれ大きくなった場合は電流Ioが増加し、R、Cがそれぞれ小さくなった場合は電流Ioが減少する。これにより、GmアンプのトランスコンダクタンスGmと容量Cの比が一定にされ、図５に示すように周波数特性が一定となる。結果として、Gm-Cの比率が一定になり、スレーブフィルタ回路１０のカットオフ周波数の変動は大幅に低減され、Gm-Cフィルタのカットオフ周波数を所望通り自動的に校正することができる。
【００４５】
＜第３の実施形態＞
図７は、本発明に係るGm-Cフィルタの第３の実施形態を示す回路図である。このGm-Cフィルタは、前述した図１のGm-Cフィルタと比べて、マスタ回路２０の構成の一部が異なり、その他は同じである。マスタ回路２０において、電圧制御発振器２４ではGmアンプG1が省略され、基準電流Ioに比例した電流を出力するトランジスタM2〜M4からなるカレントミラー回路２４１が付加されている。バイアス調整用のカレントミラー回路２３１は、トランジスタM1、M8、M9から構成されている。電圧制御発振器２４は、Gmアンプを使用していないので、構成がシンプルであるという利点がある。
【００４６】
次に、図７のGm-Cフィルタの動作について、前述した図１中のマスタ回路２０の動作と異なる点を中心に説明する。基準電流源２２で基準電流Ioが生成され、カレントミラー回路２４１でミラーされた電流によって容量Cに対して充放電が行われる。
【００４７】
いま、周期Ta（スイッチSW1、SW2がノードTa側を選択している期間）の時、MOSトランジスタM4から電流Ioが容量Cへ充電され、容量Cの両端間の電圧Vcapは上昇を続ける。この容量Cの電圧Vcapが基準電圧Vref_Hに達した段階で、コンパレータCP1が反転し、スイッチSW1、SW2はノードTa側からノードTb側に切り替わる。容量Cの電圧Vcapは、MOSトランジスタM7に供給され、周期Ta時に充電された電荷は、MOS トランジスタM7を通して放電される。電圧Vcapが基準電圧Vref_Lまで下がった時点で、コンパレータCP1の出力が再度反転し、スイッチSW1、SW2がノードTa側に切り替わり、再び充電が開始される。この一連の動作により、図４に示されるような三角波の発振を持続し、アンプA1により矩形波に整形され、VCO出力となる。ここで、VCO出力の周波数foutは次式で表される。
【００４８】
fout=Io/(Vref_diff・C)＝Vr_tune/(Vref_diff・R・C)        ………（３）
以上述べたように図７に示すようなGm-Cフィルタによれば、製造プロセスのばらつきによってR、Cの値が変動した場合でも、Ref_CLKとfoutの位相差に比例した制御電圧Vr_tuneによってバイアス電流nIoを補正し、R、C変動分を補正する。例えば、R、Cがそれぞれ大きくなった場合は電流Ioが増加し、R、Cがそれぞれ小さくなった場合は電流Ioが減少する。これにより、GmアンプG1のGm値と容量C値の比が一定にされ、図５に示すように周波数特性が一定となる。結果として、Gm-Cの比率が一定になり、スレーブフィルタ回路１０のLPFフィルタのカットオフ周波数の変動は大幅に低減され、Gm-Cフィルタのカットオフ周波数を所望通り自動的に校正することができる。
【図面の簡単な説明】
【００４９】
【図１】本発明に係るGm-Cフィルタの第１の実施形態を示す回路図。
【図２】図１中の各Gmアンプとして使用されるGm回路の代表例を示す回路図。
【図３】図１中のスレーブフィルタ回路の一例を示す回路図。
【図４】図１中の電圧制御発振器における容量の両端間電圧Vcapの周期波形の一例を示す波形図。
【図５】図１のGm-Cフィルタで得られるカットオフ周波数可変特性の一例を示す周波数特性図。
【図６】本発明に係るGm-Cフィルタの第２の実施形態を示す回路図。
【図７】本発明に係るGm-Cフィルタの第３の実施形態を示す回路図。
【図８】アナログフロントエンドの一般的な構成を示すブロック図。
【図９】従来のGm-Cフィルタにおいて、抵抗値、容量値の変動分とランダムなばらつきが生じた場合のカットオフ周波数のばらつきの様子を示す特性図。
【符号の説明】
【００５０】
１０…スレーブフィルタ回路、２０…マスタ回路、２１…基準電圧生成回路、２２…基準電流源、２３…バイアス調整回路、２３１…カレントミラー回路、２３２…電流増幅器、２４…電圧制御発振器、２５…帰還ループ回路、２５１…位相比較器、２５２…ループフィルタ、２６…カットオフ周波数校正回路、G1、G2、G3…Gmアンプ、C、C1、C2…容量、SW1、SW2…スイッチ回路、CP1…コンパレータ回路、OP1、OP2…オペアンプ、A1…アンプ。
【図１】
2008211490.tif 000003
【図２】
2008211490.tif 000004
【図３】
2008211490.tif 000005
【図４】
2008211490.tif 000006
【図５】
2008211490.tif 000007
【図６】
2008211490.tif 000008
【図７】
2008211490.tif 000009
【図８】
2008211490.tif 000010
【図９】
2008211490.tif 000011