(57)【要約】【課題】半導体装置の試験において、電圧印加用プローブと半導体装置の電源端子の間の接触抵抗が増大しても、半導体装置の電源端子に正確な電圧を印加可能とする。【解決手段】プローブカードが、電圧が印加される入力端子と、一端側が入力端子と電気的に接続され、入力端子に印加された電圧を他端側から電圧印加対象へ印加する第１の電圧印加用プローブと、電圧印加対象の電圧を測定する第１の電圧測定用プローブと、第１の電圧測定用プローブの一端側と電気的に接続され、第１の電圧測定用プローブの他端側で測定されて一端側へ伝達された電圧を出力する出力端子とを有する。第１の電圧印加用プローブと第１の電圧測定用プローブとは、第１の電圧印加用プローブの一端と第１の電圧測定用プローブの一端との距離より第１の電圧印加用プローブの他端と第１の電圧測定用プローブの他端との距離が短くなるように配置されている。【選択図】図１
2008241722.tif 000002
【特許請求の範囲】
【請求項１】
電圧が印加される入力端子と、
一端側が該入力端子と電気的に接続され、該入力端子に印加された電圧を他端側から電圧印加対象へ印加する第１の電圧印加用プローブと、
前記電圧印加対象の電圧を測定する第１の電圧測定用プローブと、
前記第１の電圧測定用プローブの一端側と電気的に接続され、該第１の電圧測定用プローブの他端側で測定されて前記第１の電圧測定用プローブの一端側へ伝達された電圧を出力する出力端子と
を有し、
前記第１の電圧印加用プローブと前記第１の電圧測定用プローブとは、前記第１の電圧印加用プローブの一端と前記第１の電圧測定用プローブの一端との距離より前記第１の電圧印加用プローブの他端と前記第１の電圧測定用プローブの他端との距離が短くなるように配置されている
ことを特徴とするプローブカード。
【請求項２】
一端側が前記入力端子と電気的に接続され、該入力端子に印加された電圧を他端側から電圧印加対象へ印加する第２の電圧印加用プローブを、前記第１の電圧測定用プローブと前記第２の電圧印加用プローブとで、前記第１の電圧印加用プローブを挟むように配置する
ことを特徴とする請求項１に記載のプローブカード。
【請求項３】
一端側が前記出力端子と電気的に接続され、前記電圧印加対象の電圧を測定する第２の電圧測定用プローブを、前記第１の電圧印加用プローブと前記第２の電圧測定用プローブとで、前記第１の電圧測定用プローブを挟むように配置する
ことを特徴とする請求項１に記載のプローブカード。
【請求項４】
請求項１に記載のプローブカードを用いて、組立後に露出する電圧印加ピンが設けられた半導体装置の試験を行うに際して、
前記電圧印加ピンに前記第１の電圧印加用プローブと前記第１の電圧測定用プローブとを接触させて、前記第１の電圧印加用プローブから前記半導体装置の前記電圧印加ピンへ所定の電圧を印加するとともに、該印加した電圧を前記第１の電圧測定用プローブへ伝達して、
該プローブカードの前記出力端子の電圧に基づき、前記入力端子に印加する電圧を調整する
ことを特徴とする半導体装置の製造方法。
【請求項５】
請求項１に記載のプローブカードを用いて、組立後に露出する電圧印加ピンが設けられた半導体装置であって、該電圧印加ピンと当該半導体装置内で電気的に接続された電圧測定ピンが設けられた半導体装置の試験を行うに際して、
前記電圧印加ピンに前記第１の電圧印加用プローブを接触させ、及び、前記電圧測定ピンに前記第１の電圧測定用プローブを接触させて、前記第１の電圧印加用プローブから前記半導体装置の前記電圧印加ピンへ所定の電圧を印加するとともに、該印加した電圧を前記第１の電圧測定用プローブへ伝達して、
該プローブカードの前記出力端子の電圧に基づき、前記入力端子に印加する電圧を調整する
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置を試験するにあたり用いられるプローブカードと、このプローブカードを用いた半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
図１２及び図１３を参照して、従来の半導体装置への動作電圧供給装置について説明する。図１２は従来の半導体装置への動作電圧供給装置及び動作電圧供給方法を説明するための回路構成を概略的に示した図である。図１３は、被試験用の半導体装置の電源端子とプローブとの間の接続状態を説明するための図である。
【０００３】
電圧発生装置１０は、可変電圧電源１２及び電圧補償回路１４を備えている。可変電圧電源１２は、周知の通り、所要に応じて外部から設定された設定電圧Ｖｓに等しい電圧を発生する。なお、以下の説明において電圧は、電圧発生装置１０のシャーシグラウンドを基準とする。
【０００４】
電圧補償回路１４は、第１演算増幅器３０、及び第２演算増幅器４０を含んで構成される。第１演算増幅器３０の正入力端３２は、電圧補償回路１４の電圧入力端子２２に接続されている。第１演算増幅器３０の出力端３６は、電圧補償回路１４の電圧出力端子２４に接続されている。第１演算増幅器３０の負入力端３４は、第２演算増幅器４０の出力端４６に接続されている。第２演算増幅器４０の正入力端４２は、電圧補償回路１４の測定電圧入力端子２６に接続されている。第２演算増幅器４０の出力端４６は、第２演算増幅器４０の負入力端４４と接続され、電圧フォロア回路が形成されている。電圧補償回路１４の電圧出力端子２４と測定電圧入力端子２６とを導体２８で接続して短絡することにより、第１演算増幅器３０も導体２８及び第２演算増幅器４０を介して電圧フォロア回路を形成することになる。電圧補償回路１４は、上述のように構成されているので、電圧入力端子２２に入力される設定電圧Ｖｓと測定電圧入力端子２６に入力される測定電圧Ｖｍとが等しくなるように動作する。すなわち、電圧出力端子２４から、出力電圧Ｖｏとして設定電圧Ｖｓと測定電圧Ｖｍとの差電圧分ΔＶ（＝Ｖｓ−Ｖｍ）だけ加算された電圧Ｖｓ＋ΔＶを出力する。電圧発生装置１０の内部の接続は、設計に応じて、プリント基板または、配設された導体等により行われる。
【０００５】
プローブカード５１は、電圧印加用プローブ５５を備えている。電圧印加用プローブ５５は、被試験用の半導体装置７２の電圧印加パッド７５と電圧発生装置１０の電圧出力端子２４との間を電気的に接続する。電圧発生装置１０の電圧出力端子２４から出力された電圧は、被試験用の半導体装置７２の電圧印加パッド７５に印加される。
【０００６】
電圧補償回路１４により、電圧発生装置１０の電圧出力端子２４における出力電圧Ｖｏが、設定電圧Ｖｓと等しくなることが保証されるが、被試験用の半導体装置７２の電圧印加パッド７５に対する印加電圧の精度を高めるには、電圧発生装置１０の測定電圧入力端子２６に電圧印加パッド７５に近い場所での測定電圧が入力されていることが望ましい。
【０００７】
半導体装置の測定用プローブとしては、テスタを用いた測定用として、フォース用とセンス用のプローブとが、半導体装置に設けられた端子を介して接続されるようなプローブが提案されている（例えば、特許文献１）。
【０００８】
これに対し、電圧印加については、図１２及び図１３を参照して説明したように、１つのプローブでの印加が行われている。
【特許文献１】特開２０００−２０６１４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述の従来例の電圧の印加方法では、以下のような問題がある。今、プローブを用いた電圧測定の対象となる半導体装置を被試験用の半導体装置７２とする。電圧印加用プローブ５５の先端に抵抗成分を持つ付着物１０１が付着すると電圧印加用プローブ５５と被試験用の半導体装置７２の電圧印加パッド７５との接触抵抗が増加する。電圧発生装置１０の電圧出力端子２４で、精度の高い電圧を出力していても、付着物１０１の抵抗成分により電圧降下が起こり、被試験用の半導体装置７２の電圧印加パッド７５では、設定電圧よりも低い電圧になってしまう。この付着物１０１は、プローブを端子に接触させるときに、被試験用の半導体装置７２の電圧印加パッド７５のアルミニウム等が削られ、酸化されたものが主であると考えられる。
【００１０】
図１４を参照して付着物１０１が付いた状態での試験の例について説明する。設定電圧Ｖｓを３．０Ｖとした場合、電圧印加用プローブ５５の先端には、３．０Ｖの電圧が供給される。ここで、被試験用の半導体装置７２の動作時に電圧印加用プローブ５５を流れる電流を１００ｍＡ、付着物１０１による接触抵抗を５Ωとすると、電圧降下により、電圧印加パッド７５には、３．０Ｖ−５Ω×１００ｍＡ＝２．５Ｖの電圧しか供給されないことになる。
【００１１】
電圧印加パッド７５への印加電圧のマージンを１０％とすると、低電圧仕様で動作するＬＳＩに対して３Ｖ程度の電圧を印加する場合、設定電圧より低い電圧をかけていることにより、良品を不良品と判別してしまうなどの不具合が起きる。この不具合を回避するためには、一般的にはプローブ先端の研磨が行われているが、プローブカードの脱着や研磨の実行時間により生産性を低下させるという問題がある。
【００１２】
図１５は、プローブのコンタクト回数に対する接触抵抗の変化の様子を示す図である。横軸はプローブの電源端子へのコンタクト回数を示し、縦軸は、接触抵抗の値を示している。図１５の曲線Ｉは、電流を１００ｍＡ流した状態で、プローブを電源端子にコンタクトした時のプローブの接触抵抗の変化を示している。図１５の曲線IIは、電流を流さない状態で、プローブを電源端子にコンタクトした時のプローブの接触抵抗の変化を示している。１００ｍＡの電流を流しながらコンタクトした場合は、電流を流さない場合に比べて、少ないコンタクト回数で接触抵抗の値が大きくなる。
【００１３】
市販のプローブを用いた場合、電流を流さない状態で使用しても、付着物等による接触抵抗の増加が起こるが、プローブの電源端子へのコンタクト回数が３、０００回を超えても、接触抵抗は１Ω程度であるので、研磨なしで使用可能である（図１５：曲線II参照）。
【００１４】
それに対し、１００ｍＡの電流を流しながらコンタクトしたプローブでは、５００回程度のコンタクト回数で接触抵抗が５Ωを超える（図１５：曲線Ｉ参照）。動作電流が１００ｍＡの場合、接触抵抗による電圧降下は５Ω×１００ｍＡ＝０．５Ｖである。
【００１５】
印加電圧が５Ｖより大きければ、電圧マージンの１０％とした場合の許容範囲内であるが、例えば、低電圧仕様のＬＳＩなどで、印加電圧が３．３Ｖの場合、１０％の電圧マージンからはずれてしまう。
【００１６】
この発明は、上述の問題点に鑑みてなされたものであり、この発明の目的は、プローブカードを半導体装置の動作電圧の供給と測定に繰り返し使用しても、プローブカードの脱着やプローブの研磨の回数を減らすことができるプローブカード、及びこのプローブカードを用いた半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００１７】
上述した目的を達成するために、この発明のプローブカードは、電圧が印加される入力端子と、一端側が入力端子と電気的に接続され、入力端子に印加された電圧を他端側から電圧印加対象へ印加する第１の電圧印加用プローブと、電圧印加対象の電圧を測定する第１の電圧測定用プローブと、第１の電圧測定用プローブの一端側と電気的に接続され、第１の電圧測定用プローブの他端側で測定されて一端側へ伝達された電圧を出力する出力端子とを有している。ここで、第１の電圧印加用プローブと第１の電圧測定用プローブとは、第１の電圧印加用プローブの一端と第１の電圧測定用プローブの一端との距離より第１の電圧印加用プローブの他端と第１の電圧測定用プローブの他端との距離が短くなるように配置されている。
【００１８】
また、この発明のプローブカードの好適実施形態によれば、一端側が入力端子と電気的に接続され、入力端子に印加された電圧を他端側から電圧印加対象へ印加する第２の電圧印加用プローブを、第１の電圧測定用プローブと第２の電圧印加用プローブとで、第１の電圧印加用プローブを挟むように配置するのが良い。
【００１９】
また、この発明のプローブカードの好適実施形態によれば、一端側が出力端子と電気的に接続され、電圧印加対象の電圧を測定する第２の電圧測定用プローブを、第１の電圧印加用プローブと第２の電圧測定用プローブとで、第１の電圧測定用プローブを挟むように配置するのが良い。
【００２０】
また、上述した目的を達成するために、この発明の半導体装置の製造方法によれば、上述のプローブカードを用いて、組立後に露出する電圧印加ピンが設けられた半導体装置に対して試験を行う。
【００２１】
電圧印加ピンに第１の電圧印加用プローブと第１の電圧測定用プローブとを接触させて、第１の電圧印加用プローブから半導体装置の電圧印加ピンへ所定の電圧を印加するとともに、印加した電圧を第１の電圧測定用プローブへ伝達して、プローブカードの出力端子の電圧に基づき、入力端子に印加する電圧を調整する。
【００２２】
また、この発明の半導体装置の製造方法の他の好適実施形態によれば、上述のプローブカードを用いて、組立後に露出する電圧印加ピンが設けられた半導体装置であって、電圧印加ピンと当該半導体装置内で電気的に接続された電圧測定ピンが設けられた半導体装置の試験を行う。
【００２３】
電圧印加ピンに第１の電圧印加用プローブを接触させ、及び、電圧測定ピンに第１の電圧測定用プローブを接触させて、第１の電圧印加用プローブから半導体装置の電圧印加ピンへ所定の電圧を印加するとともに、印加した電圧を第１の電圧測定用プローブへ伝達して、プローブカードの出力端子の電圧に基づき、入力端子に印加する電圧を調整する。
【発明の効果】
【００２４】
この発明のプローブカードによれば、電圧印加用プローブ及び電圧測定用プローブが、互いに離間するように、被試験用の半導体装置に設けられた電源端子に接続される。電圧印加パッドに印加されている電圧を、電圧印加パッドと導体を介して接続された電圧測定パッドから、測定電圧として測定する。出力電圧を、設定電圧に設定電圧と測定電圧との差電圧分だけ加算して得られる補償電圧に変えて出力することにより、電圧印加用プローブの先端に抵抗成分を持つ付着物が付着しても、設定電圧が正確に電源端子に印加される。
【００２５】
電圧印加用プローブには、被試験用の半導体装置の動作に必要な電流が流れるが、この必要な電流が電圧印加用プローブの許容値以上である可能性がある。電圧印加用プローブを複数備えることにより、１つのプローブあたりに流れる電流を軽減することができるというさらなる効果を奏する。
【００２６】
電圧測定用プローブを複数備えることにより、電圧測定用プローブの接触不良による不具合の確率を低減することが可能となるというさらなる効果を奏する。
【００２７】
付着物の抵抗値と、付着物を流れる電流が同じであれば、付着物の抵抗成分により降下する電圧の大きさが等しくなり、印加電圧が低い方が、その割合は大きくなる。この発明の半導体装置の製造方法を用いれば、３．３Ｖ以下の印加電圧でも、正確に電圧を印加することが可能となる。
【発明を実施するための最良の形態】
【００２８】
以下、図を参照して、この発明の実施の形態について説明するが、構成および配置関係についてはこの発明が理解できる程度に概略的に示したものに過ぎない。また、数値的条件などは、単なる好適例にすぎず、従って、この発明は以下の実施の形態に限定されない。
【００２９】
（第１の実施形態）
図１及び図２を参照して、この発明の第１の実施形態を説明する。図１は本発明の半導体装置への動作電圧供給装置を説明するための回路構成を概略的に示した図である。図２は、電圧印加用プローブ５４及び電圧測定用プローブ５６と半導体装置、すなわち、電圧供給および電圧測定の対象とする被試験用の半導体装置７０の電圧印加パッド７４及び電圧測定パッド７６との接続状態を説明するための図である。
【００３０】
この発明の半導体装置への動作電圧供給装置は、電圧発生装置１０とプローブカード５０とを含んで構成されている。電圧発生装置１０は、可変電圧電源１２及び電圧補償回路１４を備えている。電圧補償回路１４は、電圧入力端子２２、電圧出力端子２４、測定電圧入力端子２６、第１演算増幅器３０、及び第２演算増幅器４０を含んで構成される。なお、以下の説明において電圧は、電圧発生装置１０のシャーシグラウンドを基準とする。また、被試験用の半導体装置のグラウンドは、電圧発生装置１０のシャーシグラウンドに接続されている。
【００３１】
可変電圧電源１２は、設定された設定電圧Ｖｓに等しい電圧を発生する。可変電圧電源１２で発生した電圧は、電圧補償回路１４の電圧入力端子２２に印加される。第１演算増幅器３０の正入力端３２は、電圧補償回路１４の電圧入力端子２２に接続されている。第１演算増幅器３０の出力端３６は、電圧補償回路１４の電圧出力端子２４に接続されている。この電圧出力端子２４から、出力電圧Ｖｏが出力される。第１演算増幅器３０の負入力端３４は、第２演算増幅器４０の出力端４６に接続されている。第２演算増幅器４０の正入力端４２は、電圧補償回路１４の測定電圧入力端子２６に接続されている。第２演算増幅器４０の出力端４６は、第２演算増幅器４０の負入力端４４と接続され、電圧フォロア回路が形成されている。
【００３２】
プローブカード５０は、電圧印加用プローブ５４及び電圧測定用プローブ５６を互いに離間するように備えている。さらに、プローブカード５０は、入力端子及び出力端子を有している。プローブカード５０は、動作電圧供給装置の電圧発生装置１０から脱着可能である。プローブカード５０が電圧発生装置１０に取り付けられているとき、プローブカード５０の入力端子が、電圧発生装置１０の電圧出力端子２４と接続され、プローブカード５０の出力端子が、電圧発生装置１０の測定電圧入力端子２６と接続される。電圧印加用プローブ５４は、被試験用の半導体装置７０に設けられた電圧印加パッド７４と電圧発生装置１０の電圧出力端子２４との間を電気的に接続して、被試験用の半導体装置７０の動作に必要な電圧を出力電圧として、電圧印加パッド７４に印加する。電圧測定用プローブ５６は、被試験用の半導体装置７０に設けられた電圧測定パッド７６と電圧発生装置１０の測定電圧入力端子２６との間を電気的に接続して被試験用の半導体装置７０の動作電圧を測定電圧Ｖｍとして測定する。ここで、被試験用の半導体装置７０の電圧印加パッド７４と電圧測定パッド７６とは、被試験用の半導体装置７０に設けられた導体７８を介して接続されていて、電圧印加パッドと電圧測定パッドの電位は等しくなっている。
【００３３】
電圧補償回路１４の電圧出力端子２４と測定電圧入力端子２６とは、電圧印加用プローブ５４、電圧印加パッド７４、導体７８、電圧測定パッド７６、電圧測定用プローブ５６を介して接続される。電圧出力端子２４と測定電圧入力端子２６とが電気的に接続されることにより、電圧補償回路１４に含まれる第１演算増幅器も電圧フォロア回路を形成することになる。電圧補償回路１４は、上述のように構成されているので、電圧入力端子２２に入力される設定電圧Ｖｓと測定電圧入力端子２６に入力される測定電圧Ｖｍとが等しくなるように動作する。すなわち、電圧出力端子２４から出力電圧Ｖｏとして、設定電圧Ｖｓに設定電圧Ｖｓと測定電圧Ｖｍとの差電圧分ΔＶ（＝Ｖｓ−Ｖｍ）だけ加算された電圧Ｖｓ＋ΔＶを出力する。電圧発生装置１０の内部の接続は、設計に応じて、プリント基板または、配設された導体等により行われる。電圧フォロア回路は、第１演算増幅器３０の出力端３６と負入力端３４との間の抵抗値として、０Ωを含めた任意の値をとることが可能である。そのため、電圧印加用プローブ５４の先端付近に付着物１０１が付着するなどして、電圧印加用プローブ５４と被試験用の半導体装置７０の電圧印加パッド７４との間接触抵抗が増加しても電圧フォロア回路の動作に影響を与えることはない。
【００３４】
なお、電圧補償回路１４として、演算増幅器を２個含んだものを説明したが、電圧補償回路の構成はこれに限定されない。電圧補償回路は、電圧入力端子、測定電圧入力端子及び電圧出力端子を備えていて、測定電圧入力端子から入力される測定電圧Ｖｍが、電圧入力端子に入力される設定電圧Ｖｓと等しくなるように、出力電圧を調整する機能を有する補償回路であれば良く、その構成は問わない。
【００３５】
図１６は、プローブのコンタクト回数に対する電圧降下の変化の様子を示す図である。ここで、被試験用の半導体装置の動作に必要な電流を１００ｍＡとしている。横軸は、プローブの電源パッドへのコンタクト回数を示し、縦軸は、プローブを流れる電流を１００ｍＡとした時の、電圧降下の大きさを示している。図１６の曲線IIIは、プローブに電流を１００ｍＡ流した状態で、プローブを電源パッドにコンタクトしたときの電圧降下の変化の様子を示している。また、図１６の曲線IVは、プローブに電流を流さない状態で、プローブを電源パッドにコンタクトしたときの電圧降下の変化の様子を示している。これまで説明した電圧供給装置を用いれば、プローブの研磨時期は、電流を流さないプローブの接触抵抗によって決まるので、研磨の頻度を減らすことができる。試験時の印加電圧に対するマージンを１０％とした場合、従来の方法では、３．３Ｖの印加電圧では２００回程度、また、２．０Ｖの印加電圧では１００回程度のコンタクト回数で研磨が必要となるが、この発明の方法では、コンタクト回数が３０００回以上であっても、研磨が不要である。このように、特に、被試験用の半導体装置に最大でも３．３Ｖ程度の低電圧を印加する場合、この発明の効果は顕著である。つまり、この半導体装置への動作電圧供給装置を使用して、被試験用の半導体装置の電圧印加パッドに動作電圧を供給するにあたり、設定電圧を最大でも３．３ボルトの電圧とするように可変電圧電源を設定し、電圧印加用プローブを電圧印加パッドに接触させると同時に、電圧測定用プローブを電圧測定パッドに接触させるのが良い。
【００３６】
（第２の実施形態）
図３を参照して、この発明の第２の実施形態について説明する。図３は、第２の実施形態の回路構成を概略的に示した図である。第１の実施形態との違いは、プローブカード５０と電圧発生装置１０との間に導体を設ける点である。その他の点については、第１の実施形態と同じである。
【００３７】
電圧出力端子２４及び電圧印加用プローブ５４間を電気的に接続する第１導体６４が設けられている。また、測定電圧入力端子２６及び電圧測定用プローブ５６間を電気的に接続する第２導体６６が設けられている。
【００３８】
この第１導体６４及び第２導体６６により電圧発生装置１０と被試験用の半導体装置７０の配置を任意に選ぶことができる。このように、電圧出力端子及び電圧印加用プローブ間を電気的に接続する第１導体と、測定電圧入力端子及び電圧測定用プローブ間を電気的に接続する第２導体とを設けるのが良い。このようにすることで、電圧発生装置とプローブカードとの間に導体を接続することにより、導体の形状を自由に設定できるので、電圧発生装置と被試験用の半導体装置との配置を任意に選ぶことができるというさらなる効果を奏する。
【００３９】
（第３の実施形態）
図４及び図５を参照して、第３の実施形態について説明する。図４は、第３の実施形態の回路構成を概略的に示した図である。電圧発生装置１０の構成は第１の実施形態で説明したものと同じである。
【００４０】
被試験用の半導体装置７１ａは２つの電圧印加パッド７４ａ及び７４ｂと、電圧測定パッド７６を備えている。各パッド間は導体７９ａで接続されている。
【００４１】
プローブカード５０ａは、第１の電圧印加用プローブ５４ｂ及び第２の電圧印加用プローブ５４ａと電圧測定用プローブ５６を互いに離間するように備えている。第１の電圧印加用プローブ５４ｂ及び第２の電圧印加用プローブ５４ａは、ともに電圧発生装置１０の電圧補償回路１４に設けられている電圧出力端子２４に接続されている。この場合、図４に示されるように、プローブカード５０ａの入力端子と接続される第１電圧印加用プローブ５４ｂの一端と、プローブカード５０ａの出力端子と接続される電圧測定用プローブ５６の一端との距離よりも、対象のパッド７４ｂ及び７６に接続される、第１の電圧印加用プローブ５４ｂ及び電圧測定用プローブ５６の他端との距離が短くなるように配置されている。また、第１の電圧測定用プローブ５６と第２の電圧印加用プローブ５４ａとで、第１の電圧印加用プローブ５４ｂを挟むように配置している。図５は、第１電圧印加用プローブ５４ｂ及び第２電圧印加用プローブ５４ａと電圧印加パッド７４ａ及び７４ｂの間に付着物１０１及び１０２が付着している様子を示している。
【００４２】
電圧印加用プローブには、被試験用の半導体装置の動作に必要な電流が流れるが、この電流が電圧印加用プローブの許容値以上である可能性がある。第３の実施形態では、電圧印加用プローブを２つ備えることにより、１つのプローブあたりに流れる電流が減るので、被試験用の半導体装置への電源供給能力を高めることができる。なお、電圧印加用プローブは、被試験用の半導体装置の動作に必要な電流及び電圧印加用プローブの許容値に応じて３つ以上備えても良い。つまり、電圧印加用プローブを複数個設けるのが良い。各電圧印加用プローブは、１つのプローブカードに備えられて、電圧出力端子に共通に接続される。
【００４３】
（第４の実施形態）
図６及び図７を参照して、第４の実施形態について説明する。図６は、第４の実施形態の回路構成を概略的に示した図である。電圧発生装置１０の構成は第１の実施形態で説明したものと同じである。
【００４４】
被試験用の半導体装置７１ｂは、電圧印加パッド７４と、２つの電圧測定パッド７６ａ及び７６ｂとを備えている。各パッド間は導体７９ｂで接続されている。
【００４５】
プローブカード５０ｂは、第１の電圧印加用プローブ５４と第１の電圧測定用プローブ５６ａ及び第２の電圧測定用プローブ５６ｂとを互いに離間するように備えている。第１の電圧測定用プローブ５６ａ及び第２の電圧測定用プローブ５６ｂは、ともに電圧発生装置１０の電圧補償回路１４に設けられている測定電圧入力端子２６に接続されている。この場合、図６に示されるように、プローブカード５０ｂの入力端子と接続される第１の電圧印加用プローブ５４の一端と、プローブカード５０ｂの出力端子と接続される第１の電圧測定用プローブ５６ａの一端との距離よりも、対象のパッド７４及び７６ａに接続される、第１の電圧印加用プローブ５４及び第１の電圧測定用プローブ５６ａの他端との距離が短くなるように配置されている。また、第１の電圧印加用プローブ５４と第２の電圧測定用プローブ５６ｂとで、第１の電圧測定用プローブ５６ａを挟むように配置している。
【００４６】
電圧測定用プローブと電圧測定パッドの接触不良が起こった場合、設定電圧以上の電圧が電圧印加パッドに印加される恐れがある。電圧測定用プローブを複数備えることで、電圧測定用プローブと電圧測定パッドとの接触不良による不具合の確率を低減することが可能となる。なお、電圧測定用プローブは、３つ以上備えても良い。つまり、電圧測定用プローブを複数個設けるのが良い。各電圧測定用プローブは、１つのプローブカードに備えられて、測定電圧入力端子に共通に接続される。
【００４７】
（第５の実施形態）
図８及び図９を参照して、第５の実施形態について説明する。図８は、第５の実施形態の回路構成を概略的に示した図である。電圧発生装置１０の構成は第１の実施形態と同じである。
【００４８】
第５の実施形態では、被試験用の半導体装置７２に１つのパッド７５が設けられている。
【００４９】
プローブカード５０は、電圧印加用プローブ５４及び電圧測定用プローブ５６を互いに離間するように備えている。電圧印加用プローブ５４及び電圧測定用プローブ５６は、１つのパッド７５に接続される。一般にパッドの大きさは８０μｍ×８０μｍ程度であり、プローブの太さは直径２０〜３０μｍ程度であるので、互いに離間するようにパッドに接続することが可能である。この場合、図８に示されるように、プローブカード５０の入力端子と接続される電圧印加用プローブ５４の一端と、プローブカード５０の出力端子と接続される電圧測定用プローブ５６の一端との距離よりも、電圧印加対象のパッド７５に接続される、電圧印加用プローブ５４及び電圧測定用プローブ５６の他端との距離が短くなるように配置されている。
【００５０】
被試験用の半導体装置７２にパッドが１つしか設けられていない場合でも、この発明の動作電圧供給装置を用いることが可能である。つまり、電圧印加パッドと電圧測定パッドは共通のパッドとするのが良い。このようにすることで、電圧印加パッドと電圧測定パッドを共通のパッドとすることにより、被試験用の半導体装置に予め用意する電源パッドの個数を減らすことができるというさらなる効果を奏する。
【００５１】
（第６の実施形態）
これまでの説明では、ウエハ状態における半導体装置への動作電圧供給装置を説明したが、組立後の試験においても同様の装置が適用可能である。組立後の試験においては、プローブカードをインタフェースボードに、プローブを接触子に、被試験用の半導体装置に設けられた電源パッドを電源ピンに置き換えれば良い。
【００５２】
図１０を参照して、第６の実施形態について説明する。図１０は第６の実施形態の回路構成を概略的に示した図である。
【００５３】
電圧発生装置１０は、第１の実施形態で説明したものと同じである。インタフェースボード９０は、電圧印加用接触子９４及び電圧測定用接触子９６を備えている。
【００５４】
組立後の被試験用の半導体装置８０ａには、電圧印加ピン８４と電圧測定ピン８６が用意されている。電圧印加ピン８４と電圧測定ピン８６との間は導体８８で接続されている。電圧印加用接触子９４は電圧印加ピン８４に接続し、電圧測定用接触子９６は電圧測定ピン８６に接続されている。組立後の試験においても、被試験用の半導体装置の電圧印加ピン８４に正確な電圧を印加することが可能となる。
【００５５】
（第７の実施形態）
図１１を参照して、第７の実施形態について説明する。図１１は第７の実施形態の回路構成を概略的に示した図である。
【００５６】
電圧発生装置１０は、第１の実施形態で説明したものと同じである。インタフェースボード９０は、第６の実施形態で説明したものと同じである。
【００５７】
組立後の被試験用の半導体装置８０ｂには、電圧印加ピン８４が用意されている。電圧印加用接触子９４及び電圧測定用接触子９６が電圧印加ピン８４に接続されている。この方法により、組立後の試験で、ピンが１つしか設けられていない場合でも、被試験用の半導体装置の電圧印加ピン８４に正確な電圧を印加することが可能となる。
【図面の簡単な説明】
【００５８】
【図１】第１の実施形態を説明するための概略図である。
【図２】第１の実施形態における被試験用の半導体装置での接続状態を説明する図である。
【図３】第２の実施形態を説明するための概略図である。
【図４】第３の実施形態を説明するための概略図である。
【図５】第３の実施形態における被試験用の半導体装置での接続状態を説明する図である。
【図６】第４の実施形態を説明するための概略図である。
【図７】第４の実施形態における被試験用の半導体装置での接続状態を説明する図である。
【図８】第５の実施形態を説明するための概略図である。
【図９】第５の実施形態における被試験用の半導体装置での接続状態を説明する図である。
【図１０】第６の実施形態を説明するための概略図である。
【図１１】第７の実施形態を説明するための概略図である。
【図１２】背景技術を説明するための回路構成を概略的に示した図である。
【図１３】背景技術における被試験用の半導体装置での正常時の接続状態を説明する図である。
【図１４】背景技術における被試験用の半導体装置での異常時の接続状態を説明する図である。
【図１５】プローブと被試験用の半導体装置の端子とのコンタクト回数と接触抵抗の関係を説明するための図である。
【図１６】プローブと被試験用の半導体装置の端子とのコンタクト回数と電圧降下の関係を説明するための図である。
【符号の説明】
【００５９】
１０    電圧発生装置
１２    可変電圧電源
１４    電圧補償回路
２２    電圧入力端子
２４    電圧出力端子
２６    測定電圧入力端子
２８、７３、７８、７９ａ、７９ｂ、８８    導体
３０    第１演算増幅器
３２    第１演算増幅器の正入力端
３４    第１演算増幅器の負入力端
３６    第１演算増幅器の出力端
４０    第２演算増幅器
４２    第２演算増幅器の正入力端
４４    第２演算増幅器の負入力端
４６    第２演算増幅器の出力端
５０、５０ａ、５０ｂ、５１    プローブカード
５４、５４ａ、５４ｂ、５５    電圧印加用プローブ
５６、５６ａ、５６ｂ    電圧測定用プローブ
６４    第１導体
６６    第２導体
７０、７１ａ、７１ｂ、７２、８０ａ、８０ｂ    被試験用の半導体装置
７４、７４ａ、７４ｂ、７５    電圧印加パッド
７６、７６ａ、７６ｂ    電圧測定パッド
８４    電圧印加ピン
８６    電圧測定ピン
９０    インタフェースボード
９４    電圧印加用接触子
９６    電圧測定用接触子
１０１、１０２    付着物
【図１】
2008241722.tif 000003
【図２】
2008241722.tif 000004
【図３】
2008241722.tif 000005
【図４】
2008241722.tif 000006
【図５】
2008241722.tif 000007
【図６】
2008241722.tif 000008
【図７】
2008241722.tif 000009
【図８】
2008241722.tif 000010
【図９】
2008241722.tif 000011
【図１０】
2008241722.tif 000012
【図１１】
2008241722.tif 000013
【図１２】
2008241722.tif 000014
【図１３】
2008241722.tif 000015
【図１４】
2008241722.tif 000016
【図１５】
2008241722.tif 000017
【図１６】
2008241722.tif 000018