(57)【要約】【課題】複数系統のシリアルデータを切り替えて伝送するデータ伝送装置において、系統切り替え時のジッタを低減すること。【解決手段】データ伝送装置１のクロック切替回路５０は、切替器５１と、ＰＬＬ回路５４と、位相比較器５５と、フェーズシフタ５３とを有する。切替器５１は、選択パラレルクロックＰＣＬＫを、ＰＣＬＫ１あるいはＰＣＬＫ２に切り替える。ＰＬＬ回路５４は、切替器５１から出力される選択パラレルクロックＰＣＬＫを出力する。位相比較器５５は、パラレルクロックＰＣＬＫ１、ＰＣＬＫ２の位相差を検出する。フェーズシフタ５３は、切替器５１とＰＬＬ回路５４との間に介在する。切替器５１が選択パラレルクロックＰＣＬＫを切り替える際、フェーズシフタ５３は、位相比較器５５で検出された位相差だけ選択パラレルクロックＰＣＬＫの位相をシフトさせる。【選択図】図３
2008236493.tif 000002
【特許請求の範囲】
【請求項１】
第１系統のシリアルデータから第１パラレルクロック信号を再生する第１シリアルパラレル変換部と、
第２系統のシリアルデータから第２パラレルクロック信号を再生する第２シリアルパラレル変換部と、
前記第１パラレルクロック信号と前記第２パラレルクロック信号のいずれかを、選択パラレルクロック信号としてパラレルシリアル変換部に出力するクロック切替回路と
を備え、
前記クロック切替回路は、
前記第１パラレルクロック信号と前記第２パラレルクロック信号を受け取り、前記選択パラレルクロック信号を切り替える切替器と、
前記切替器から出力される前記選択パラレルクロック信号を前記パラレルシリアル変換部に出力するＰＬＬ回路と、
前記第１パラレルクロック信号と前記第２パラレルクロック信号との位相差を検出する位相比較器と、
前記切替器と前記ＰＬＬ回路との間に介在するフェーズシフタと
を有し、
前記切替器が前記選択パラレルクロック信号を切り替える際、前記フェーズシフタは、前記位相差の分だけ前記選択パラレルクロック信号の位相をシフトさせる
データ伝送装置。
【請求項２】
請求項１に記載のデータ伝送装置であって、
前記切替器は、前記第１パラレルクロック信号と前記第２パラレルクロック信号の一方を前記選択パラレルクロック信号として前記フェーズシフタに出力し、他方を前記位相比較器に出力し、
前記位相比較器は、前記ＰＬＬ回路から出力される前記選択パラレルクロック信号と、前記切替器から出力される前記他方のパラレルクロック信号との位相差を検出する
データ伝送装置。
【請求項３】
請求項１又は２に記載のデータ伝送装置であって、
前記クロック切替回路は、前記位相比較器の出力に接続された制御回路を更に有し、
前記切替器は、切替信号に応答して、前記選択パラレルクロック信号を切り替え、
前記制御回路は、前記切替信号に応答して、前記位相比較器によって検出された前記位相差を示す位相差信号を前記フェーズシフタに出力し、
前記フェーズシフタは、前記位相差信号に基づいて前記選択パラレルクロック信号の位相をシフトさせる
データ伝送装置。
【請求項４】
第１クロック信号と第２クロック信号のいずれかを選択クロック信号として出力するクロック切替回路であって、
前記第１クロック信号と前記第２クロック信号を受け取り、前記選択クロック信号を切り替える切替器と、
前記切替器から出力される前記選択クロック信号を出力するＰＬＬ回路と、
前記第１クロック信号と前記第２クロック信号との位相差を検出する位相比較器と、
前記切替器と前記ＰＬＬ回路との間に介在するフェーズシフタと
を備え、
前記切替器が前記選択クロック信号を切り替える際、前記フェーズシフタは、前記位相差の分だけ前記選択クロック信号の位相をシフトさせる
クロック切替回路。
【請求項５】
請求項４に記載のクロック切替回路であって、
前記切替器は、前記第１クロック信号と前記第２クロック信号の一方を前記選択クロック信号として前記フェーズシフタに出力し、他方を前記位相比較器に出力し、
前記位相比較器は、前記ＰＬＬ回路から出力される前記選択クロック信号と、前記切替器から出力される前記他方のクロック信号との位相差を検出する
クロック切替回路。
【請求項６】
請求項４又は５に記載のクロック切替回路であって、
更に、前記位相比較器の出力に接続された制御回路を備え、
前記切替器は、切替信号に応答して、前記選択クロック信号を切り替え、
前記制御回路は、前記切替信号に応答して、前記位相比較器によって検出された前記位相差を示す位相差信号を前記フェーズシフタに出力し、
前記フェーズシフタは、前記位相差信号に基づいて前記選択クロック信号の位相をシフトさせる
クロック切替回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ伝送装置に関する。特に、本発明は、複数系統のシリアルデータを切り替えて伝送するデータ伝送装置に関する。
【背景技術】
【０００２】
高速シリアル通信を行うシリアル通信システムが知られている。シリアル通信システムでは、映像データや音声データなどのシリアルデジタルデータが、データ伝送装置間で伝送される。また、シリアル通信において、複数の伝送系が用いられる場合がある。その場合、データ伝送装置において、データの瞬断を生じることなく伝送系の切り替えを行うことが重要である（特許文献１参照）。
【０００３】
例えば、テレビジョン（ＴＶ）放送局の設備では、映像機器間の接続を容易にするため、デジタル映像信号はシリアル信号で伝送される。そのシリアル映像信号は、光ケーブルを利用して他局に伝送される。シリアルデジタルインターフェース（ＳＤＩ）の標準規格は、「ＳＭＰＴＥ２５９Ｍ（ＳＤ：Standard-Definition）」や「ＳＭＰＴＥ２９２Ｍ（ＨＤ：High-Definition）」である。このようなシリアル映像信号を放送局内や放送局間で扱うにあたり、メイン系統とバックアップ系統の２系統が用意されている。メイン系統でエラーが発生した時には、系統はバックアップ系統に切り替えられる。この時、メイン系統と同じ伝送品質のまま、無瞬断で切り替えを実行することが求められる。
【０００４】
図１は、従来のデータ伝送装置の構成を示すブロック図である。このデータ伝送装置は、無瞬断切り替え機能を有している。
【０００５】
第１シリアルパラレル変換部１１０は、第１系統のシリアルデータＤＳ１（以下、「第１シリアルデータ」と参照される）を受け取る。第１シリアルパラレル変換部１１０は、第１シリアルデータＤＳ１に基づいて、パラレルデータの再生を行う（データリカバリ）。再生されたパラレルデータは、以下「第１パラレルデータＤＰ１」と参照される。この時、第１シリアルパラレル変換部１１０は、第１パラレルデータＤＰ１のクロック信号も抽出・再生する（クロックリカバリ）。再生されたクロック信号は、以下「第１パラレルクロック信号ＰＣＬＫ１」と参照される。同様に、第２シリアルパラレル変換部１２０は、第２系統のシリアルデータＤＳ２（以下、「第２シリアルデータ」と参照される）に基づいて、第２パラレルデータＤＰ２と第２パラレルクロック信号ＰＣＬＫ２の再生を行う。
【０００６】
上述の第１パラレルデータＤＰ１と第２パラレルデータＤＰ２のいずれか一方が、選択パラレルデータＤＰとして選択される。その選択パラレルデータＤＰは、パラレルシリアル変換部１３０に入力される。
【０００７】
クロック切替回路１５０は、第１パラレルクロック信号ＰＣＬＫ１と第２パラレルクロック信号ＰＣＬＫ２を受け取り、そのうち選択パラレルデータＤＰに対応するパラレルクロック信号ＰＣＬＫをパラレルシリアル変換部１３０に出力する。図１に示されるように、クロック切替回路１５０は、切替器１５１とＰＬＬ（Phase Locked Loop）回路１５４を備えている。切替器１５１は、第１パラレルクロック信号ＰＣＬＫ１と第２パラレルクロック信号ＰＣＬＫ２を切り替えることができ、いずれかのパラレルクロック信号ＰＣＬＫをＰＬＬ回路１５４に出力する。ＰＬＬ回路１５４は、そのパラレルクロック信号ＰＣＬＫをパラレルシリアル変換部１３０に出力する。
【０００８】
パラレルシリアル変換部１３０は、受け取った選択パラレルデータＤＰとパラレルクロック信号ＰＣＬＫに基づいて、シリアルデータＤＳを生成し出力する。
【０００９】
使用中の系統でエラーが発生した場合、選択パラレルデータＤＰが切り替えられる。それに伴い、クロック切替回路１５０の切替器１５１は、パラレルシリアル変換部１３０に入力されるパラレルクロック信号ＰＣＬＫを切り替える。この時、系統間の位相差に無関係に切り替えが行われるため、ＰＬＬ回路１５４が追従する間にジッタが生じる。
【００１０】
上述の標準規格には、タイミングジッタ（Timing Jitter）とアライメントジッタ（Alignment Jitter）の許容量が規定されている。タイミングジッタは、ジッタ周波数１０Ｈｚ以上で規定される。ＳＤの場合、タイミングジッタは、０．２ＵＩ（Unit Interval）すなわち、クロック周期の２０％（１．４ｎｓ）以下であることが必要とされる。ＰＬＬ応答を遅くすることで切り替え時のジッタを軽減することも考えられるが、規格の０．２ＵＩを満足することは困難であった。
【００１１】
特許文献２には、ＰＬＬ回路が記載されている。そのＰＬＬ回路は、位相比較器と、積分回路と、電圧制御発振器と、分周回路と、入力される二つの基準信号を選択する選択回路と、二つの基準信号間の位相差を打ち消す機能を有する位相差解消回路とを備える。位相差解消回路は、信号入力検知回路と、位相差存在検出回路と、遅延回路とを有する。信号入力検知回路は、入力される二つの基準信号をモニターして二つの基準信号が存在するか否かを検知する。位相差存在検出回路は、二つの基準信号間の位相差の有無を検出する。遅延回路は、二つの基準信号の一方を遅延させる。
【００１２】
【特許文献１】特開２０００−１５１５６８号公報
【特許文献２】特開２００４−２３４７０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明の目的は、複数系統のシリアルデータを切り替えて伝送するデータ伝送装置において、系統切り替え時のジッタを低減することができる技術を提供することにある。
【課題を解決するための手段】
【００１４】
以下に、［発明を実施するための最良の形態］で使用される番号・符号を用いて、［課題を解決するための手段］を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１５】
本発明の第１の観点において、データ伝送装置（１）が提供される。そのデータ伝送装置（１）は、第１系統のシリアルデータ（ＤＳ１）から第１パラレルクロック信号（ＰＣＬＫ１）を再生する第１シリアルパラレル変換部（１０）と、第２系統のシリアルデータ（ＤＳ２）から第２パラレルクロック信号（ＰＣＬＫ２）を再生する第２シリアルパラレル変換部（２０）と、第１パラレルクロック信号（ＰＣＬＫ１）と第２パラレルクロック信号（ＰＣＬＫ２）のいずれかを選択パラレルクロック信号（ＰＣＬＫ）としてパラレルシリアル変換部（３０）に出力するクロック切替回路（５０）と、を備える。
【００１６】
クロック切替回路（５０）は、切替器（５１）と、ＰＬＬ回路（５４）と、位相比較器（５５）と、フェーズシフタ（５３）とを有する。切替器（５１）は、第１パラレルクロック信号（ＰＣＬＫ１）と第２パラレルクロック信号（ＰＣＬＫ２）を受け取り、選択パラレルクロック信号（ＰＣＬＫ）を切り替える。ＰＬＬ回路（５４）は、切替器（５１）から出力される選択パラレルクロック信号（ＰＣＬＫ）をパラレルシリアル変換部（３０）に出力する。位相比較器（５５）は、第１パラレルクロック信号（ＰＣＬＫ１）と第２パラレルクロック信号（ＰＣＬＫ２）との位相差を検出する。フェーズシフタ（５３）は、切替器（５１）とＰＬＬ回路（５４）との間に介在する。
【００１７】
切替器（５１）が選択パラレルクロック信号（ＰＣＬＫ）を切り替える際、フェーズシフタ（５３）は、位相比較器（５５）で検出された位相差の分だけ選択パラレルクロック信号（ＰＣＬＫ）の位相をシフトさせる。これにより、系統切り替え時のジッタを低減することが可能となる。
【００１８】
本発明の第２の観点において、第１クロック信号（ＰＣＬＫ１）と第２クロック信号（ＰＣＬＫ２）のいずれかを選択クロック信号（ＰＣＬＫ）として出力するクロック切替回路（５０）が提供される。そのクロック切替回路（５０）は、切替器（５１）と、ＰＬＬ回路（５４）と、位相比較器（５５）と、フェーズシフタ（５３）とを備える。切替器（５１）は、第１クロック信号（ＰＣＬＫ１）と第２クロック信号（ＰＣＬＫ２）を受け取り、選択クロック信号（ＰＣＬＫ）を切り替える。ＰＬＬ回路（５４）は、切替器（５１）から出力される選択クロック信号（ＰＣＬＫ）を出力する。位相比較器（５５）は、第１クロック信号（ＰＣＬＫ１）と第２クロック信号（ＰＣＬＫ２）との位相差を検出する。フェーズシフタ（５３）は、切替器（５１）とＰＬＬ回路（５４）との間に介在する。切替器（５１）が選択クロック信号（ＰＣＬＫ）を切り替える際、フェーズシフタ（５３）は、位相比較器（５５）で検出された位相差の分だけ選択クロック信号（ＰＣＬＫ）の位相をシフトさせる。
【発明の効果】
【００１９】
本発明に係るデータ伝送装置によれば、系統切り替え時のジッタを低減することが可能となる。
【発明を実施するための最良の形態】
【００２０】
添付図面を参照して、本発明の実施の形態に係るデータ伝送装置及びクロック切替回路を説明する。
【００２１】
１．データ伝送装置
図２は、本発明の実施の形態に係るデータ伝送装置１の構成を示すブロック図である。このデータ伝送装置１は、複数系統のシリアルデータを無瞬断で切り替えて伝送する機能を有している。具体的には、データ伝送装置１は、第１シリアルパラレル変換部１０、第２シリアルパラレル変換部２０、パラレルシリアル変換部３０、第１映像メモリ４１、第２映像メモリ４２、第１ライトアドレス発生器４３、第２ライトアドレス発生器４４、リードアドレス発生器４５、映像切替器４６、クロック切替回路５０、及び切替制御回路６０を備えている。クロック切替回路５０は、切替器５１及びクロックリカバリ回路５２を有している。
【００２２】
データ伝送装置１は、複数系統のシリアルデータを受け取る。例えば、第１入力端子ＩＮ１には、伝送路から第１系統のシリアルデータＤＳ１（以下、「第１シリアルデータ」と参照される）が入力される。また、第２入力端子ＩＮ２には、伝送路から第２系統のシリアルデータＤＳ２（以下、「第２シリアルデータ」と参照される）が入力される。例えば、第１系統はメイン系統であり、第２系統はバックアップ系統である。シリアルデータＤＳ１、ＤＳ２は、例えばデジタル映像信号である。シリアルデータＤＳ１、ＤＳ２は、それぞれシリアルクロック信号に同期して伝送されてくる。
【００２３】
第１シリアルパラレル変換部１０は、第１入力端子ＩＮ１を通して第１シリアルデータＤＳ１を受け取る。第１シリアルパラレル変換部１０は、シリアルパラレル変換回路やクロックリカバリ回路を含んでおり、受け取った第１シリアルデータＤＳ１に基づいて、パラレルデータ及びそのクロックの再生（リカバリ）を行う。第１シリアルデータＤＳ１から再生されるパラレルデータ及びクロックのそれぞれは、以下、「第１パラレルデータＤＰ１」及び「第１パラレルクロック信号ＰＣＬＫ１」と参照される。第１パラレルデータＤＰ１は、第１映像メモリ４１に出力される。第１パラレルクロック信号ＰＣＬＫ１は、第１ライトアドレス発生器４３及びクロック切替回路５０に出力される。
【００２４】
第２シリアルパラレル変換部２０は、第２入力端子ＩＮ２を通して第２シリアルデータＤＳ２を受け取る。第２シリアルパラレル変換部２０は、シリアルパラレル変換回路やクロックリカバリ回路を含んでおり、受け取った第２シリアルデータＤＳ２に基づいて、パラレルデータ及びそのクロックの再生（リカバリ）を行う。第２シリアルデータＤＳ２から再生されるパラレルデータ及びクロックのそれぞれは、以下、「第２パラレルデータＤＰ２」及び「第２パラレルクロック信号ＰＣＬＫ２」と参照される。第２パラレルデータＤＰ２は、第２映像メモリ４２に出力される。第２パラレルクロック信号ＰＣＬＫ２は、第２ライトアドレス発生器４４及びクロック切替回路５０に出力される。
【００２５】
第１ライトアドレス発生器４３は、第１パラレルクロック信号ＰＣＬＫ１に同期して、ライトアドレスを第１映像メモリ４１に発行する。第１映像メモリ４１は、そのライトアドレスに従い、第１パラレルデータＤＰ１を格納する。同様に、第２ライトアドレス発生器４４は、第２パラレルクロック信号ＰＣＬＫ２に同期して、ライトアドレスを第２映像メモリ４２に発行する。第２映像メモリ４２は、そのライトアドレスに従い、第２パラレルデータＤＰ２を格納する。また、リードアドレス発生器４５は、後述される選択パラレルクロック信号ＰＣＬＫに同期して、リードアドレスを第１映像メモリ４１及び第２映像メモリ４２に発行する。第１映像メモリ４１及び第２映像メモリ４２のそれぞれから読みだされる第１パラレルデータＤＰ１及び第２パラレルデータＤＰ２は、映像切替器４６に出力される。
【００２６】
映像切替器４６は、第１パラレルデータＤＰ１と第２パラレルデータＤＰ２を受け取る。そして、映像切替器４６は、第１パラレルデータＤＰ１と第２パラレルデータＤＰ２のいずれか一方を、選択パラレルデータＤＰとして選択する。この映像切替器４６は、後述される切替信号ＳＣに応答して、選択パラレルデータＤＰを第１パラレルデータＤＰ１あるいは第２パラレルデータＤＰ２に切り替えることができる。映像切替器４６は、選択パラレルデータＤＰをパラレルシリアル変換部３０に出力する。
【００２７】
クロック切替回路５０は、第１パラレルクロック信号ＰＣＬＫ１と第２パラレルクロック信号ＰＣＬＫ２を受け取る。そして、クロック切替回路５０は、第１パラレルクロック信号ＰＣＬＫ１と第２パラレルクロック信号ＰＣＬＫ２のいずれか一方を、選択パラレルクロック信号ＰＣＬＫとして選択する。選択パラレルクロック信号ＰＣＬＫは、選択パラレルデータＤＰに対応している。このクロック切替回路５０は、後述される切替信号ＳＣに応答して、選択パラレルクロック信号ＰＣＬＫを第１パラレルクロック信号ＰＣＬＫ１あるいは第２パラレルクロック信号ＰＣＬＫ２に切り替えることができる。クロック切替回路５０は、選択パラレルクロック信号ＰＣＬＫを、リードアドレス発生器４５及びパラレルシリアル変換部３０に出力する。
【００２８】
パラレルシリアル変換部３０は、選択パラレルデータＤＰと選択パラレルクロック信号ＰＣＬＫを受け取る。パラレルシリアル変換部３０は、受け取った選択パラレルデータＤＰとパラレルクロック信号ＰＣＬＫに基づいて、シリアルデータＤＳを生成する。パラレルシリアル変換部３０は、そのシリアルデータＤＳを出力端子ＯＵＴを通して伝送路に出力する。
【００２９】
使用中の系統でエラーが発生した場合、切替制御回路６０は、切替信号ＳＣを映像切替器４６及びクロック切替回路５０に出力する。映像切替器４６は、切替信号ＳＣに応答して、選択パラレルデータＤＰを切り替える。また、クロック切替回路５０は、切替信号ＳＣに応答して、選択パラレルクロック信号ＰＣＬＫを切り替える。
【００３０】
２．クロック切替回路
図３は、本実施の形態に係るクロック切替回路５０の構成を示すブロック図である。クロック切替回路５０は、切替器５１、フェーズシフタ５３、ＰＬＬ（Phase Locked Loop）回路５４、位相比較器５５、及び制御回路５６を有している。フェーズシフタ５３、ＰＬＬ回路５４、位相比較器５５、及び制御回路５６は、図２中のクロックリカバリ回路５２を構成している。
【００３１】
切替器５１は、第１パラレルクロック信号ＰＣＬＫ１と第２パラレルクロック信号ＰＣＬＫ２を受け取る。切替器５１は、第１パラレルクロック信号ＰＣＬＫ１と第２パラレルクロック信号ＰＣＬＫ２のいずれか一方を、選択パラレルクロック信号ＰＣＬＫとして出力する。その選択パラレルクロック信号ＰＣＬＫは、フェーズシフタ５３を介してＰＬＬ回路５４に出力される。切替器５１は、上述の切替信号ＳＣに応答して、その選択パラレルクロック信号ＰＣＬＫを第１パラレルクロック信号ＰＣＬＫ１あるいは第２パラレルクロック信号ＰＣＬＫ２に切り替えることができる。また、選択パラレルクロック信号ＰＣＬＫではない他方のパラレルクロック信号は、位相比較器５５に出力される。
【００３２】
フェーズシフタ５３は、切替器５１とＰＬＬ回路５４との間に介在している。つまり、フェーズシフタ５３は、切替器５１の後段、且つ、ＰＬＬ回路５４の前段に設けられている。フェーズシフタ５３は、切替器５１から受け取った選択パラレルクロック信号ＰＣＬＫを、ＰＬＬ回路５４に出力する。
【００３３】
ＰＬＬ回路５４は、切替器５１から出力される選択パラレルクロック信号ＰＣＬＫを、フェーズシフタ５３を通して受け取る。そして、ＰＬＬ回路５４は、その選択パラレルクロック信号ＰＣＬＫを、上述のパラレルシリアル変換部３０及び位相比較器５５に出力する。
【００３４】
位相比較器５５は、第１パラレルクロック信号ＰＣＬＫ１と第２パラレルクロック信号ＰＣＬＫ２との位相差を検出する。具体的には、位相比較器５５は、ＰＬＬ回路５４から出力される選択パラレルクロック信号ＰＣＬＫと、切替器５１から出力される他方のパラレルクロック信号を受け取る。そして、位相比較器５５は、受け取った２つのパラレルクロック信号ＰＣＬＫ１とＰＣＬＫ２の位相差を検出する。位相比較器５５の出力は、制御回路５６に接続されている。
【００３５】
制御回路５６は、位相比較器５５によって検出された位相差を示す位相差信号ＳＰを生成する。そして、制御回路５６は、上述の切替信号ＳＣに応答して、位相差信号ＳＰをフェーズシフタ５３に出力する。
【００３６】
系統切り替え時、切替制御回路６０からクロック切替回路５０に切替信号ＳＣが入力される。その切替信号ＳＣに応答して、切替器５１は、選択パラレルクロック信号ＰＣＬＫを切り替える。また、その切替信号ＳＣに応答して、フェーズシフタ５３には位相差信号ＳＰが入力される。フェーズシフタ５３は、その位相差信号ＳＰに基づいて、選択パラレルクロック信号ＰＣＬＫの位相を制御する。具体的には、フェーズシフタ５３は、位相差信号ＳＰが示す位相差の分だけ、選択パラレルクロック信号ＰＣＬＫの位相をシフトさせる。ＰＬＬ回路５４には、位相制御された選択パラレルクロック信号ＰＣＬＫが入力される。
【００３７】
例えば図３において、切替器５１は、第１系統の第１パラレルクロック信号ＰＣＬＫ１を選択パラレルクロック信号ＰＣＬＫとして選択している。従って、切替器５１は、第２パラレルクロック信号ＰＣＬＫ２を位相比較器５５に出力する。位相比較器５５は、選択パラレルクロック信号ＰＣＬＫと第２パラレルクロック信号ＰＣＬＫ２との位相差を検出する。第１系統でエラーが発生すると、切替器５１は、選択パラレルクロック信号ＰＣＬＫを第２パラレルクロック信号ＰＣＬＫ２に切り替える。同時に、フェーズシフタ５３は、位相差信号ＳＰを受け取り、第２パラレルクロック信号ＰＣＬＫ２の位相を検出されていた位相差分だけシフトさせる。
【００３８】
３．効果
上述のように、位相比較器５５は、選択パラレルクロック信号ＰＣＬＫと他方のパラレルクロック信号との位相差を検出する。系統切り替えと同時に、ＰＬＬ回路５４の前段に設けられたフェーズシフタ５３は、系統切り替え直前の位相差を示す位相差信号ＳＰを受け取る。そして、そのフェーズシフタ５３は、その位相差の分だけ選択パラレルクロック信号ＰＣＬＫの位相をシフトさせる。その結果、ＰＬＬ回路５４の入力で位相差が無くなる。つまり、位相差をなくしたクロック切り替え動作が可能となる。従って、系統間の位相差により発生するジッタを大幅に低減することが可能となる。このように、本発明によれば、複数系統のシリアルデータを無瞬断で切り替えて伝送するデータ伝送装置において、系統切り替え時のジッタを低減することが可能になる。
【図面の簡単な説明】
【００３９】
【図１】図１は、従来のクロック切替回路の構成を示すブロック図である。
【図２】図２は、本発明の実施の形態に係るデータ伝送装置の構成を示すブロック図である。
【図３】図３は、本発明の実施の形態に係る無瞬断クロック切替回路の構成を示すブロック図である。
【符号の説明】
【００４０】
１    データ伝送装置
１０    第１シリアルパラレル変換部
２０    第２シリアルパラレル変換部
３０    パラレルシリアル変換部
４１    第１映像メモリ
４２    第２映像メモリ
４３    第１ライトアドレス発生器
４４    第２ライトアドレス発生器
４５    リードアドレス発生器
４６    映像切替器
５０    クロック切替回路
５１    切替器
５２    クロックリカバリ回路
５３    フェーズシフタ
５４    ＰＬＬ回路
５５    位相比較器
５６    制御回路
６０    切替制御回路
ＤＳ１  第１シリアルデータ
ＤＳ２  第２シリアルデータ
ＤＰ    パラレルデータ
ＤＳ    シリアルデータ
ＰＣＬＫ１  第１パラレルクロック信号
ＰＣＬＫ２  第２パラレルクロック信号
ＰＣＬＫ    選択パラレルクロック信号
ＳＣ    切替信号
ＳＰ    位相差信号
【図１】
2008236493.tif 000003
【図２】
2008236493.tif 000004
【図３】
2008236493.tif 000005