(57)【要約】【課題】本発明は、薄膜トランジスタの半導体に含まれている金属による漏洩電流を最少化して薄膜トランジスタの特性及び信頼度を向上させる。【解決手段】本発明による薄膜トランジスタ表示板の製造方法は、絶縁基板上に非晶質シリコン膜を形成する段階と、非晶質シリコン膜上に凹凸を有する犠牲膜を形成する段階と、犠牲膜上に金属板を接触させた後、熱処理することによって非晶質シリコン膜を結晶化して多結晶シリコン膜を形成する段階と、金属板及び犠牲膜を除去する段階と、多結晶シリコン膜をパターニングして島状部材を形成する段階と、島状部材を覆うようにゲート絶縁膜を形成する段階と、ゲート絶縁膜上に島状部材と一部分が重なるゲート線を形成する段階と、島状部材の所定領域に導電型不純物を高濃度にドーピングしてソース／ドレイン領域を形成する段階と、ゲート線及び島状部材を覆うように層間絶縁膜を形成する段階と、層間絶縁膜上にソース／ドレイン領域と連結されるデータ線及び出力電極を形成する段階と、を含む。【選択図】図２
2008047919.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上に非晶質シリコン膜を形成する段階と、
前記非晶質シリコン膜上に凹凸を有する犠牲膜を形成する段階と、
前記犠牲膜上に金属板を接触させた後、熱処理することによって前記非晶質シリコン膜を結晶化して多結晶シリコン膜を形成する段階と、
前記金属板及び前記犠牲膜を除去する段階と、
前記多結晶シリコン膜をパターニングして島状部材を形成する段階と、
前記島状部材を覆うようにゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上に前記島状部材と一部分が重なるゲート線を形成する段階と、
前記島状部材の所定領域に導電型不純物を高濃度にドーピングしてソース／ドレイン領域を形成する段階と、
前記ゲート線及び島状部材を覆うように層間絶縁膜を形成する段階と、
前記層間絶縁膜上に前記ソース／ドレイン領域と連結されるデータ線及び出力電極を形成する段階と、
を含む薄膜トランジスタ表示板の製造方法。
【請求項２】
前記非晶質シリコン膜上に凹凸を有する犠牲膜を形成する段階では、前記凹凸を規則的に形成する、請求項１に記載の薄膜トランジスタ表示板の製造方法。
【請求項３】
前記非晶質シリコン膜上に凹凸を有する犠牲膜を形成する段階では、前記犠牲膜の厚さを数十〜数千Åに形成する、請求項１に記載の薄膜トランジスタ表示板の製造方法。
【請求項４】
前記非晶質シリコン膜上に凹凸を有する犠牲膜を形成する段階では、ＳｉＯＮ、ＳｉＯ２、ＳｉＮｘのうちのいずれか一つを用いて前記犠牲膜を形成する、請求項１に記載の薄膜トランジスタ表示板の製造方法。
【請求項５】
前記金属板としてニッケル板を用いる、請求項１に記載の薄膜トランジスタ表示板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ表示板の製造方法に関する。より詳細に説明すると、多結晶シリコンで構成される半導体を有する薄膜トランジスタ表示板の製造方法に関する。
【背景技術】
【０００２】
薄膜トランジスタ表示板は、薄膜トランジスタによって駆動される複数の画素を有する液晶表示装置または有機発光表示装置（ＯＬＥＤ）など、平板表示装置の一つの基板として用いられる。液晶表示装置は、電場を生成する電場生成電極とその間の液晶層を含む。このような液晶表示装置は、二つの電場生成電極に電圧を印加して液晶層に電場を形成することによって、液晶分子の配向を決定して入射光の偏光を調節して映像を表示する。この場合、薄膜トランジスタは電極に印加される信号を制御するために用いられる。
【０００３】
薄膜トランジスタは、非晶質シリコンまたは多結晶シリコンなどで形成される。
非晶質シリコンは、低い温度で蒸着して薄膜（ｔｈｉｎ  ｆｉｌｍ）を形成でき、主に低い融点を有するガラスを基板として使用する表示装置に多く使用される。
非晶質シリコンを結晶化して多結晶シリコン膜を形成する方法としては、ＥＬＡ（ｅｘｉｍｅｒ  ｌａｓｅｒ  ａｎｎｅａｌ、）、炉熱処理（ｃｈａｍｂｅｒ  ａｎｎｅａｌ）、ＳＬＳ（ｓｅｑｕｅｎｔｉａｌ  ｌａｔｅｒａｌ  ｓｏｌｉｄｉｆｉｃａｔｉｏｎ）、ＭＩＣ（Ｍｅｔａｌ-ｉｎｄｕｃｅｄ  ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）、またはＭＩＬＣ（Ｍｅｔａｌ-ｉｎｄｕｃｅｄ  ｌａｔｅｒａｌ  ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）などがある。
【０００４】
この中で、ＭＩＣまたはＭＩＬＣ法は、非晶質シリコン膜の所定領域に金属を直接接触させて多結晶シリコン膜を形成する。この時、金属原子が非晶質シリコン膜内に移動しながら結晶化が行われる。このようなＭＩＣ及びＭＩＬＣ法は、レーザーを利用する他の方法と比べて費用が安く、均一な薄膜トランジスタの特性を得ることができる。
しかし、ＭＩＣ及びＭＩＬＣ法は、非晶質シリコン膜上に金属膜を形成しなければならず、特に、ＭＩＬＣ法の場合にはパターニング工程も要する。そして、非晶質シリコン膜内に移動して触媒として利用される金属原子によって結晶化が終わってから、薄膜トランジスタのチャンネル領域、またはソース若しくはドレインの接合(junction)領域に金属原子が存在するが、これは漏洩電流の原因となる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の技術的課題は、薄膜トランジスタの半導体に含まれている金属による漏洩電流を最少化して薄膜トランジスタの特性及び信頼度を向上させることである。
【課題を解決するための手段】
【０００６】
前記課題を解決するために、本発明１は、以下の段階を含む薄膜トランジスタ表示板の製造方法を提供する。
・絶縁基板上に非晶質シリコン膜を形成する段階と、
・前記非晶質シリコン膜上に凹凸を有する犠牲膜を形成する段階と、
・前記犠牲膜上に金属板を接触させた後、熱処理することによって前記非晶質シリコン膜を結晶化して多結晶シリコン膜を形成する段階と、
・前記金属板及び前記犠牲膜を除去する段階と、
・前記多結晶シリコン膜をパターニングして島状部材を形成する段階と、
・前記島状部材を覆うようにゲート絶縁膜を形成する段階と、
・前記ゲート絶縁膜上に前記島状部材と一部分が重なるゲート線を形成する段階と、
・前記島状部材の所定領域に導電型不純物を高濃度にドーピングしてソース／ドレイン領域を形成する段階と、
・前記ゲート線及び島状部材を覆うように層間絶縁膜を形成する段階と、
・前記層間絶縁膜上に前記ソース／ドレイン領域と連結されるデータ線及び出力電極を形成する段階。
【０００７】
本発明２は、前記発明１において、前記非晶質シリコン膜上に凹凸を有する犠牲膜を形成する段階では、前記凹凸を規則的に形成する、薄膜トランジスタ表示板の製造方法を提供する。
本発明３は、前記発明１において、前記非晶質シリコン膜上に凹凸を有する犠牲膜を形成する段階では、前記犠牲膜の厚さを数十〜数千Åに形成する、薄膜トランジスタ表示板の製造方法を提供する。
【０００８】
本発明４は、前記発明１において、前記非晶質シリコン膜上に凹凸を有する犠牲膜を形成する段階では、ＳｉＯＮ、ＳｉＯ２、ＳｉＮｘのうちのいずれか一つを用いて前記犠牲膜を形成する、薄膜トランジスタ表示板の製造方法を提供する。
本発明５は、前記発明１において、前記金属板としてニッケル板を用いる、請求項１に記載の薄膜トランジスタ表示板の製造方法を提供する。
【発明の効果】
【０００９】
本発明により、犠牲膜を利用すると、結晶化に必要な最小限の量だけで非晶質シリコン膜を結晶化することができ、多結晶シリコン膜に含まれたニッケル含有量を最少化できる。また、犠牲膜が一定の大きさの凹凸を有するため、多結晶シリコン膜に形成される粒子間の境界が規則的に配置される。従って、このような粒子間の境界による電気的特性及び光学的特性が均一で、漏洩電流が減少した高品質の薄膜トランジスタ表示板を提供できる。
【発明を実施するための最良の形態】
【００１０】
以下、添付図を参照して本発明の実施形態について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な形態に実現でき、ここで説明する実施形態に限定されない。
図面から多様な層及び領域を明確に表現するために厚さを拡大して示した。明細書全体に渡って類似な部分については同一図面符号を付けた。層、膜、領域、板などの部分が他の部分の“上”にあるとする時、これは他の部分の“直ぐ上”にある場合だけでなく、その中間に他の部分がある場合も含む。一方、ある部分が他の部分の“直上”にあるとする時には中間に他の部分がないことを意味する。
【００１１】
本発明の実施形態１である液晶表示装置用薄膜トランジスタについて、図１及び図２を参照して説明する。
図１は、本発明の実施形態１による液晶表示装置用薄膜トランジスタ表示板の配置図である。図２は、図１の薄膜トランジスタ表示板をＩＩ-ＩＩ’-ＩＩ’’線に沿って切断して示した断面図である。
【００１２】
図１及び図２に示したように、透明なガラスまたはプラスチックなどで形成された絶縁基板１１０上に、酸化ケイ素（ＳｉＯｘ）または窒化ケイ素（ＳｉＮｘ）などで構成される遮断膜１１１が形成されている。遮断膜１１１は複層構造でもよい。
遮断膜１１１上には多結晶シリコンなどで構成される複数の島状半導体１５１が形成されている。島状半導体１５１は横に長く、その両側端部は他の層との接続のために面積が広い。
【００１３】
島状半導体１５１は、ＭＩＣ方法によって非晶質シリコンを結晶化したものであり、島状半導体１５１内に金属原子を含むことができ、部分的に島状半導体１５１に含まれた金属原子の濃度が異なることもありうる。
各々の島状半導体１５１は、導電性不純物を含有する不純物領域（ｅｘｔｒｉｎｓｉｃ  ｒｅｇｉｏｎ）と導電性不純物を殆ど含有しない真性領域（ｉｎｔｒｉｎｓｉｃ  ｒｅｇｉｏｎ）とを含み、不純物領域には不純物濃度が高い高濃度領域（ｈｅａｖｉｌｙ  ｄｏｐｅｄ  ｒｅｇｉｏｎ）と不純物濃度が低い低濃度領域（ｌｉｇｈｔｌｙ  ｄｏｐｅｄ  ｒｅｇｉｏｎ）とを含む。
【００１４】
真性領域は、互いに離れている二つのチャンネル領域１５４ａ、１５４ｂを含む。そして、高濃度不純物領域はチャンネル領域１５４ａ、１５４ｂを中心に互いに分離されている複数のソースまたはドレイン領域１５３、１５５、１５７を含む。
そして、高濃度不純物領域１５３、１５５、１５７とチャンネル領域１５４ａ、１５４ｂとの間に位置した低濃度不純物領域１５２ａ、１５２ｂは、低濃度ドーピングドレイン領域（ＬＤＤ  ｒｅｇｉｏｎ）といい、その幅が他の領域より狭い。この時、導電性不純物としては、ホウ素（Ｂ）、ガリウム（Ｇａ）などのＰ型不純物と、リン（Ｐ）、砒素（Ａｓ）などのＮ型不純物とがある。低濃度ドーピング領域１５２ａ、１５２ｂは、薄膜トランジスタの漏洩電流やパンチスルー（ｐｕｎｃｈ  ｔｈｒｏｕｇｈ）現象が発生することを防止し、低濃度ドーピング領域１５２ａ、１５２ｂは、不純物が入っていないオフセット（ｏｆｆｓｅｔ）領域に代替できる。
【００１５】
島状半導体１５１及び遮断膜１１１上には、窒化ケイ素または酸化ケイ素で構成されるゲート絶縁膜１４０が形成されている。
ゲート絶縁膜１４０上には、主に横方向に延びた複数のゲート線１２１と複数の維持電極線１３１が形成されている。
ゲート線１２１はゲート信号を伝達し、ゲート線１２１の一部は上に突出するゲート電極１２４ａ、１２４ｂを含む。ゲート電極１２４ａ、１２４ｂは、島状半導体１５１のチャンネル領域１５４ａ、１５４ｂと重なる。
【００１６】
ゲート電極１２４ａ、１２４ｂは、低濃度ドーピング領域１５２ａ、１５２ｂと重なってもよい。
各ゲート線１２１は、他の層または外部駆動回路との接続のために面積が広い端部を含んでもよい。ゲート信号を生成するゲート駆動回路（図示せず）が基板１１０上に集積される場合、ゲート線１２１が延びてゲート駆動回路と直接連結される。
【００１７】
維持電極線１３１は、二つのゲート線１２１の間に位置して二つのゲート線１２１のうちの下方向に隣接している。維持電極線１３１は、上側のゲート線１２１付近まで縦方向に延びた維持電極１３３を含み、共通電極（図示せず）に印加される共通電圧など所定の電圧の印加を受ける。
ゲート線１２１及び維持電極線１３１は、アルミニウム（Ａｌ）やアルミニウム合金などアルミニウム系金属、銀（Ａｇ）や銀合金など銀系の金属、銅（Ｃｕ）や銅合金など銅系の金属、モリブデン（Ｍｏ）やモリブデン合金などモリブデン系の金属、クロム（Ｃｒ）、タンタル（Ｔａ）及びチタン（Ｔｉ）などで構成できる。しかし、ゲート線１２１及び維持電極線１３１は、物理的性質が異なる二つの導電膜（図示せず）を含む多重膜構造を有することができる。
【００１８】
この内、一つの導電膜は、信号遅延や電圧降下を減らすことができるように低い比抵抗の金属、例えば、アルミニウム系の金属、銀系の金属、銅系の金属で構成される。他の一つの導電膜は、他の物質、特にＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）及びＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）との物理的、化学的、電気的接触特性に優れた物質、例えばモリブデン系金属、クロム、タンタル、またはチタンなどで構成される。このような組み合わせの良い例としては、クロム下部膜とアルミニウム上部膜及びアルミニウム下部膜とモリブデン上部膜がある。これらの導電膜のうちの一つは、ゲート線１２１及び維持電極線１３１の信号遅延や電圧降下を減らすことができるように、低い比抵抗の金属、例えば、アルミニウム系の金属、銀系の金属、銅系の金属で構成される。他の一つの導電膜は、他の物質、特にＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）及びＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）との接触特性に優れた物質、例えば、モリブデン系金属、クロム、タンタル、またはチタンなどで構成できる。このような組み合わせの良い例としては、クロム下部膜とアルミニウム上部膜及びアルミニウム下部膜とモリブデン上部膜がある。
【００１９】
ゲート線１２１及び維持電極線１３１の側面は、上部の薄膜がなだらかに連結されるように基板１１０の表面に対して傾いている。
ゲート線１２１、維持電極線１３１及びゲート絶縁膜１４０上には、層間絶縁膜１６０が形成されている。層間絶縁膜１６０は、平坦化特性が優れていて感光性を有する有機物質、プラズマ化学気相蒸着で形成されるａ-Ｓｉ:Ｃ:Ｏ、ａ-Ｓｉ:Ｏ:Ｆなどの低誘電率絶縁物質、または無機物質である窒化ケイ素などで形成できる。層間絶縁膜１６０及びゲート絶縁膜１４０には、最も外側方向に位置したソースまたはドレイン領域１５３、１５５を各々露出する複数の接触孔１６３、１６５が形成されている。
【００２０】
層間絶縁膜１６０上には、ゲート線１２１と交差する複数のデータ線１７１及び複数の出力電極１７５が形成されている。
各々のデータ線１７１は、接触孔１６３を通してソース領域１５３と連結されている入力電極１７３を含む。データ線１７１の一端部は、他の層または外部の駆動回路と接続するために面積が広く、データ信号を生成するデータ駆動回路（図示せず）が基板１１０上に集積される場合に、データ線１７１がデータ駆動回路に直ちに連結される。隣接した二つのデータ線１７１の間には維持電極１３３が位置する。
【００２１】
出力電極１７５は、入力電極１７３と離れていて接触孔１６５を通してドレイン領域１５５と連結されている。
データ線１７１及び出力電極１７５は、モリブデン、クロム、タンタル、チタンなどの耐火性金属、またはこれらの合金で構成されるのが望ましい。しかし、これらもゲート線１２１のように抵抗が低い導電膜と接触特性が良い導電膜を含む多層膜構造を有することができる。多層膜構造の例としては、前記に説明したクロム下部膜とアルミニウム上部膜、またはアルミニウム下部膜とモリブデン上部膜の二重膜、他にもモリブデン膜-アルミニウム膜-モリブデン膜の三重膜がある。
【００２２】
データ線１７１及び出力電極１７５の側面も、基板１１０面に対して傾いているのが望ましい。
データ線１７１、出力電極１７５及び層間絶縁膜１６０上には、平坦化特性に優れた有機物などで形成された保護膜１８０が形成されている。保護膜１８０は、感光性を有する物質であり、写真工程だけで形成できる。保護膜１８０はまた、プラズマ化学気相蒸着（ＰＥＣＶＤ）で形成されるａ-Ｓｉ:Ｃ:Ｏ、ａ-Ｓｉ:Ｏ:Ｆなど誘電常数４．０以下の低誘電率絶縁物質または窒化ケイ素などの無機物で構成でき、無機物で構成される下部膜と有機物で構成される上部膜とを含むこともできる。そして、保護膜１８０は、出力電極１７５を露出する複数の接触孔１８５及びデータ線１７１の一端部を露出する複数の接触孔１８２を有する。保護膜１８０と層間絶縁膜１６０とは、ゲート線１２１の端部を露出する複数の接触孔（図示せず）を有することができる。
【００２３】
保護膜１８０上には、ＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）またはＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）などのように透明な導電物質またはアルミニウムや銀など不透明な反射性導電物質で構成される画素電極１９１及び接触補助部材８２が形成されている。
画素電極１９１は、接触孔１８５を通してドレイン領域１５５に連結された出力電極１７５と連結されて、ドレイン領域１５５及び出力電極１７５からデータ電圧の印加を受ける。
【００２４】
接触補助部材８２は、データ線１７１の端部と外部装置との接着性を補完してこれらを保護する役割を果たす。データ電圧が印加された画素電極１９１は、共通電圧を印加される共通電極と共に電場を生成することによって、二つの電極の間の液晶層（図示せず）の液晶分子の方向を決定する。
液晶表示装置の場合、画素電極１９１と共通電極とは、キャパシタ（以下、“液晶キャパシタ”という）を構成して薄膜トランジスタが遮断された後にも印加された電圧を維持するが、電圧維持能力を強化するために液晶キャパシタと並列連結された他のキャパシタを備え、これをストレージキャパシタという。ストレージキャパシタは、画素電極１９１と維持電極１３３をはじめとする維持電極線１３１が重なって形成される。必要な維持キャパシタ量に応じて、維持電極１３３は省略できる。
【００２５】
画素電極１９１はデータ線１７１と重なるが、これは開口率を向上させる。
図１及び図２に示した薄膜トランジスタ表示板を製造する方法について、図３乃至図１３を参照して詳細に説明する。
図３は、図１及び図２の薄膜トランジスタ表示板を本発明の実施形態１によって製造する方法の中間段階での断面図である。図４は、図３の次の段階での断面図である。図５は、図４の次の段階での配置図である。図６は、図５のＶ-Ｖ’-Ｖ’’線に沿って切断して示した断面図である。図７は、図６の次の段階での配置図である。図８は、図７のＶＩＩＩ-ＶＩＩＩ’-ＶＩＩＩ’’線に沿って切断して示した断面図である。図９は、図８の次の段階での断面図である。図１０は、図９の次の段階での配置図である。図１１は、図１０のＸＩ-ＸＩ’-ＸＩ’’線に沿って切断して示した断面図である。図１２は、図１０の次の段階での配置図である。図１３は、図１２のＸＩＩＩ-ＸＩＩＩ’-ＸＩＩＩ’’線に沿って切断して示した断面図である。
【００２６】
まず、図３に示したように、透明な絶縁基板１１０上に遮断膜１１１を形成した後に、化学気相蒸着（ＣＶＤ）、スパッタリングなどの方法で非晶質シリコン膜１０を形成する。
そして、非晶質シリコン膜１０上に犠牲膜２０を形成して写真エッチング工程で犠牲膜２０の表面に凹凸を形成する。凹凸は、位置によって厚さが異なる感光膜をエッチングマスクとして犠牲膜２０をエッチングすることによって形成できる。
【００２７】
位置によって感光膜の厚さを異ならせて形成する方法は様々であるが、露光マスクに透過領域と遮光領域だけでなく、半透過領域を備えるのが一つの例である。半透過領域には、スリットパターン、格子パターン、または透過率が中間であるか厚さが中間である薄膜を備える。スリットパターンを使用する時には、スリットの幅やスリットの間の間隔は、写真工程に用いられる露光器の分解能がより低いのが望ましい。他の例としては、リフロー（ｒｅｆｌｏｗ）可能な感光膜が用いられる。つまり、透過領域と遮光領域のみを有する通常のマスクにリフローできる感光膜パターンを形成した後にリフローさせて、感光膜が残留しない領域に流れるようにすることによって薄い部分を形成する。
【００２８】
犠牲膜２０は、ＳｉＯ２、ＳｉＮｘまたはＳｉＯＮなどで形成でき、数十〜数千Åの厚さに形成できる。
図４に示したように、ニッケル板３０を犠牲膜２０上に接触させて、熱処理して非晶質シリコン膜１０を結晶化して多結晶シリコン膜４０を形成する。熱処理は４００〜６００゜Ｃの温度で行う。
【００２９】
ここで、ニッケル板３０は犠牲膜２０の一部と接触し、接触箇所でニッケル板３０のニッケル原子が犠牲膜２０を通過して非晶質シリコン膜１０に移動する。以降、移動したニッケル原子によって非晶質シリコン膜１０の所定領域から結晶化が進められる。
このように非晶質シリコン膜１０が直接ニッケル板３０と接触せず、犠牲膜２０によりニッケル原子が一部遮断されて、結晶化に必要な最小限の原子だけが非晶質シリコン膜１０に伝達されるように、加熱を調節する。従って、多結晶シリコン膜４０に含まれたニッケル原子の含有量を必要最小限まで減らし、犠牲膜２０が一定寸法の規則的凹凸を有するならば、多結晶シリコン膜４０に形成される粒子間の境界が規則的に配置される。
【００３０】
図５及び図６に示したように、犠牲膜２０を除去した後、多結晶シリコン膜４０をパターニングして島状半導体１５１を形成する。
図７及び図８に示したように、基板１１０上に化学気相蒸着方法でゲート絶縁膜１４０を形成する。
以降、ゲート絶縁膜１４０上にスパッタリングなどの方法で、金属膜（図示せず）を積層して感光膜パターン（ＰＲ）を形成する。感光膜パターン（ＰＲ）をエッチングマスクに金属膜をエッチングして、ゲート電極１２４ａ、１２４ｂを含む複数のゲート線１２１及び維持電極１３３を含む複数の維持電極線１３１を形成する。
【００３１】
この時、エッチング時間を十分に長くしてサイドエッチを大きくし、ゲート線１２１及び維持電極線１３１の境界線が感光膜パターン（ＰＲ）の内側に位置するようにする。
次に、感光膜パターン（ＰＲ）をイオン注入マスクとして島状半導体１５１にＮ型またはＰ型不純物イオンを高濃度に注入して、ソースまたはドレイン領域１５３、１５５、１５７を含む複数の高濃度不純物領域を形成する。
【００３２】
次に、図９に示したように、感光膜パターン（ＰＲ）を除去した後、ゲート線１２１及び維持電極線１３１をイオン注入マスクとして島状半導体１５１にＮ型またはＰ型不純物イオンを低濃度にドーピングして複数の低濃度不純物領域１５２ａ、１５２ｂを形成する。
このようにすると、ゲート電極１２４ａ、１２４ｂの下領域はチャンネル領域１５４ａ、１５４ｂとなり、二つのゲート電極１２４ａ、１２４ｂの間に位置する領域はソース／ドレイン領域１５７となる。
【００３３】
低濃度不純物領域１５２ａ、１５２ｂは、上記で説明した感光膜パターン以外に互いに異なるエッチング比を有する金属膜を利用したり、ゲート線１２１及び維持電極線１３１の側壁にスペーサなどを作ったりして形成できる。
以降、図１０及び図１１のように、基板１１０の前面に層間絶縁膜１６０を積層して写真エッチングして、ソース領域及びドレイン領域１５３、１５５を各々露出する複数の接触孔１６３、１６５を形成する。
【００３４】
層間絶縁膜１６０上に、接触孔１６３、１６５を通して、各々ソース領域１５３及びドレイン領域１５５と連結される入力電極１７３を有する複数のデータ線１７１及び複数の出力電極１７５を形成する。
図１２及び図１３に示したように、保護膜１８０を積層して写真工程で保護膜１８０の一部を除去し、出力電極１７５及びデータ線１７１の端部を各々露出する接触孔１８５、１８２を形成する。
【００３５】
最後に図１及び図２に示したように、保護膜１８０上にＩＺＯ、ＩＴＯなどのような透明な導電物質で接触孔１８５を通して出力電極１７５と連結される複数の画素電極１９１を形成する。
以上、本発明の望ましい実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されることなく、特許請求の範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態も、本発明の権利範囲に属する。
【図面の簡単な説明】
【００３６】
【図１】本発明による薄膜トランジスタ表示板の配置図である。
【図２】図１のＩＩ-ＩＩ’-ＩＩ’’線に沿って切断して示した断面図である。
【図３】図１及び図２の薄膜トランジスタ表示板を本発明の実施形態１によって製造する方法の中間段階での断面図である。
【図４】図３の次の段階での断面図である。
【図５】図４の次の段階での配置図である。
【図６】図５のＶ-Ｖ’-Ｖ’’線に沿って切断して示した断面図である。
【図７】図６の次の段階での配置図である。
【図８】図７のＶＩＩＩ-ＶＩＩＩ’-ＶＩＩＩ’’線に沿って切断して示した断面図である。
【図９】図８の次の段階での断面図である。
【図１０】図９の次の段階での配置図である。
【図１１】図１０のＸＩ-ＸＩ’-ＸＩ’’線に沿って切断して示した断面図である。
【図１２】図１０の次の段階での配置図である。
【図１３】図１２のＸＩＩＩ-ＸＩＩＩ’-ＸＩＩＩ’’線に沿って切断して示した断面図である。
【符号の説明】
【００３７】
１０      非晶質シリコン膜
２０      犠牲膜
３０      ニッケル板
４０      多結晶シリコン膜
８２      接触補助部材
１１０      基板
１２１      ゲート線
１２４ａ、１２４ｂ      ゲート電極
１３１      維持電極線
１３３      維持電極
１４０      ゲート絶縁膜
１５１      島状半導体
１５２ａ、１５２ｂ      低濃度不純物領域
１５３      ソース領域
１５５      ドレイン領域
１５４ａ、１５４ｂ      チャンネル領域
１６０      層間絶縁膜
１６３、１６５、１８２、１８５      接触孔
１７１      データ線
１７３      入力電極
１７５      出力電極
１９１      画素電極
【図１】
2008047919.tif 000003
【図２】
2008047919.tif 000004
【図３】
2008047919.tif 000005
【図４】
2008047919.tif 000006
【図５】
2008047919.tif 000007
【図６】
2008047919.tif 000008
【図７】
2008047919.tif 000009
【図８】
2008047919.tif 000010
【図９】
2008047919.tif 000011
【図１０】
2008047919.tif 000012
【図１１】
2008047919.tif 000013
【図１２】
2008047919.tif 000014
【図１３】
2008047919.tif 000015