(57)【要約】【課題】ＴＦＴ（半導体装置）の特性を向上させる。特に、低温プロセスに有望なＴＦＴ構成を提供する。【解決手段】基板（１）と、基板上に形成された第１の半導体膜（３）と、第１の半導体膜上に形成された絶縁膜（１３、１６）と、絶縁膜上に形成された第２の半導体膜（２０３）と、絶縁膜に囲まれ、第１の半導体膜と第２の半導体膜とに接する電極（Ｐ２）と、を含む半導体装置の、電極（Ｐ２）の第２の半導体膜（２０３）に接する部分を金属窒化物（１７）とする。このように電極の第２の半導体膜に接する部分に金属窒化物を設けたので、第２の半導体膜中への電極を構成する材料の拡散や、電極材料と半導体膜との不所望な反応を防止することができる。よって、半導体装置の特性を向上させることができる。【選択図】図５
2008262962.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
半導体膜と、
前記基板と前記半導体膜との間に位置し、前記半導体膜に接する電極と、
前記基板と前記半導体膜との間に位置し、前記電極を囲む絶縁膜と、
を含み、
前記電極の前記半導体膜に接する部分が金属窒化物である、
ことを特徴とする半導体装置。
【請求項２】
基板と、
前記基板上に形成された第１の半導体膜と、
前記第１の半導体膜上に形成された絶縁膜と、
前記絶縁膜上に形成された第２の半導体膜と、
前記絶縁膜に囲まれ、前記第１の半導体膜と前記第２の半導体膜とに接する電極と、
を含み、
前記電極の前記第２の半導体膜に接する部分が金属窒化物である、
ことを特徴とする半導体装置。
【請求項３】
基板と、
前記基板上に形成された導電膜と、
前記導電膜上に形成された絶縁膜と、
前記絶縁膜上に形成された半導体膜と、
前記絶縁膜に囲まれ、前記導電膜と前記半導体膜とに接する電極と、
を含み、
前記電極の前記半導体膜に接する部分が金属窒化物である、
ことを特徴とする半導体装置。
【請求項４】
前記半導体膜が、トランジスタのチャネル部を有するものであることを特徴とする請求項１乃至３のいずれか一項記載の半導体装置。
【請求項５】
前記絶縁膜が、酸化シリコン膜を含むことを特徴とする請求項１乃至４のいずれか一項記載の半導体装置。
【請求項６】
前記基板が、石英ガラスを含むことを特徴とする請求項１乃至５のいずれか一項記載の半導体装置。
【請求項７】
前記電極が、タングステンを含み、前記金属窒化物が窒化タングステンを含むことを特徴とする請求項１乃至６のいずれか一項記載の半導体装置。
【請求項８】
請求項１乃至７のいずれか一項記載の半導体装置を有することを特徴とする電子機器。
【請求項９】
基板上の第１の半導体膜と接続された電極を形成する工程と、
前記電極上に金属窒化物を形成する工程と、
前記金属窒化物上に第２の半導体膜を形成する工程と、
前記第２の半導体膜にレーザー光を照射することにより結晶化を行なう工程と、
を有する半導体装置の製造方法。
【請求項１０】
前記電極を形成する工程は、
前記第１の半導体膜上に形成された絶縁膜に接続孔を形成し、
前記接続孔中に金属膜を埋め込む工程であり、
前記金属窒化物を形成する工程は、
前記接続孔上部の前記金属膜を除去した後、前記接続孔上部に金属窒化物を埋め込む工程である請求項９記載の半導体装置の製造方法。
【請求項１１】
前記第１の半導体膜にチャネル部を有する第１のトランジスタを形成する工程と、
前記第２の半導体膜にチャネル部を有する第２のトランジスタを形成する工程と、
を有する請求項９又は１０記載の半導体装置の製造方法。
【請求項１２】
前記半導体膜は、シリコン膜であり、前記電極は、タングステンを有し、前記金属窒化膜は、窒化タングステンを有する請求項９乃至１１のいずれか一項記載の半導体装置の製造方法。
【請求項１３】
請求項９乃至１２のいずれか一項記載の半導体装置の製造方法を有することを特徴とする電子機器の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および半導体装置の製造方法等に関し、特に、半導体膜とその下層のプラグ電極との接続部を有する半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
液晶装置や有機ＥＬ（Electro Luminescence）装置などの電気光学装置では、画素用のトランジスタとして、又は、パネルを駆動するための駆動回路として薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）が用いられている。
【０００３】
これらの装置は、低温プロセスによって製造することにより、耐熱性の低い安価な基板が使用できるなどのメリットがあり、種々の開発がなされている。
【０００４】
中でも、本発明者らによる下記特許文献１に記載の技術は、低温プロセスにより３次元ＩＣを形成する有効な方法である。
【特許文献１】特開２００６−３１０７４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前述した通り、本発明者は、低温プロセスによる３次元ＩＣの製造方法および装置構成について検討している。
【０００６】
しかしながら、追って詳細に説明するように、低温プロセスにおいて欠かせない上層のトランジスタ用の半導体膜のレーザー結晶化の際、下層のタングステン（Ｗ）プラグのＷが半導体膜中に拡散し、トランジスタ特性を劣化させる。また、Ｗプラグと半導体膜を構成するシリコンとの間に体積膨張を伴うシリサイド化反応が生じ、ボイドなどの発生によりコンタクト抵抗が増加するといった問題が生じた。
【０００７】
そこで、本発明は、ＴＦＴ（半導体装置）の特性を向上させることができる製造方法および装置構成を提供することを目的とする。特に、低温プロセスに有効なＴＦＴの製造方法および装置構成を提供することを目的とする。
【課題を解決するための手段】
【０００８】
（１）本発明に係る半導体装置は、基板と、半導体膜と、上記基板と上記半導体膜との間に位置し、上記半導体膜に接する電極と、上記基板と上記半導体膜との間に位置し、上記電極を囲む絶縁膜と、を含み、上記電極の上記半導体膜に接する部分が金属窒化物である。
【０００９】
かかる構成によれば、電極の半導体膜に接する部分に金属窒化物を設けたので、半導体膜中への電極を構成する材料の拡散や、電極材料と半導体膜との不所望な反応を防止することができる。よって、半導体装置の特性を向上させることができる。
【００１０】
（２）本発明に係る半導体装置は、基板と、上記基板上に形成された第１の半導体膜と、上記第１の半導体膜上に形成された絶縁膜と、上記絶縁膜上に形成された第２の半導体膜と、上記絶縁膜に囲まれ、上記第１の半導体膜と上記第２の半導体膜とに接する電極と、を含み、上記電極の上記第２の半導体膜に接する部分が金属窒化物である。
【００１１】
かかる構成によれば、電極の第２の半導体膜に接する部分に金属窒化物を設けたので、第２の半導体膜中への電極を構成する材料の拡散や、電極材料と半導体膜との不所望な反応を防止することができる。よって、半導体装置の特性を向上させることができる。
【００１２】
（３）本発明に係る半導体装置は、基板と、上記基板上に形成された導電膜と、上記導電膜上に形成された絶縁膜と、上記絶縁膜上に形成された半導体膜と、上記絶縁膜に囲まれ、上記導電膜と上記半導体膜とに接する電極と、を含み、上記電極の上記半導体膜に接する部分が金属窒化物である。
【００１３】
かかる構成によれば、電極の半導体膜に接する部分に金属窒化物を設けたので、半導体膜中への電極を構成する材料の拡散や、電極材料と半導体膜との不所望な反応を防止することができる。よって、半導体装置の特性を向上させることができる。
【００１４】
例えば、上記半導体膜が、トランジスタのチャネル部を構成する。かかる構成によれば、トランジスタの特性を向上させることができる。
【００１５】
例えば、上記絶縁膜が、酸化シリコン膜を含む。かかる構成によれば、酸化シリコン膜により半導体膜間や半導体膜と導電膜間を絶縁することができる。
【００１６】
例えば、上記基板が、石英ガラスを含む。かかる構成によれば、石英ガラスを含む基板上の半導体装置の特性を向上させることができる。
【００１７】
例えば、上記電極が、タングステンを含み、上記金属窒化物が窒化タングステンを含む。かかる構成によれば、窒化タングステンを含む金属窒化物により、タングステンの半導体膜中への拡散やタングステンと半導体膜との反応を防止することができる。
【００１８】
（４）本発明に係る電子機器は、上記半導体装置を有する。ここで、電子機器とは、本発明に係る半導体装置を備えた一定の機能を奏する機器一般をいい、その構成に特に限定はないが、例えば、ディスプレイ装置、テレビジョン装置、電子ペーパ、時計、電卓、携帯電話、携帯情報端末等を含む。
【００１９】
（５）本発明に係る半導体装置の製造方法は、基板上の第１の半導体膜と接続された電極を形成する工程と、上記電極上に金属窒化物を形成する工程と、上記金属窒化物上に第２の半導体膜を形成する工程と、上記第２の半導体膜にレーザー光を照射することにより結晶化を行なう工程と、を有する。
【００２０】
かかる方法によれば、電極上に金属窒化物を設けたので、第２の半導体膜にレーザー光を照射することにより結晶化を行なっても、第２半導体膜中への電極を構成する材料の拡散や、電極材料と第２の半導体膜との不所望な反応を防止することができる。よって、半導体装置の特性を向上させることができる。
【００２１】
例えば、上記電極を形成する工程は、上記第１の半導体膜上に形成された絶縁膜に接続孔を形成し、上記接続孔中に金属膜を埋め込む工程であり、上記金属窒化物を形成する工程は、上記接続孔上部の上記金属膜を除去した後、上記接続孔上部に金属窒化物を埋め込む工程である。かかる方法によれば、容易なプロセスで金属窒化物を形成することができる。
【００２２】
例えば、上記第１の半導体膜にチャネル部を有する第１のトランジスタを形成する工程と、上記第２の半導体膜にチャネル部を有する第２のトランジスタを形成する工程と、を有する。かかる方法によれば、３次元的にトランジスタを形成することができ、素子の高集積化もしくは装置の微細化を図ることができる。
【００２３】
例えば、上記半導体膜は、シリコン膜であり、上記電極は、タングステンを有し、上記金属窒化膜は、窒化タングステンを有する。かかる方法によれば、電極上に窒化タングステンを設けたので、シリコン膜にレーザー光を照射することにより結晶化を行なっても、シリコン膜中へのタングステンの拡散や、タングステンとシリコン膜とのシリサイド化反応を防止することができる。
【００２４】
（６）本発明に係る電子機器の製造方法は、上記半導体装置の製造方法を有する。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。なお、同一の機能を有するものには同一もしくは関連の符号を付し、その繰り返しの説明を省略する。
【００２６】
図１〜図５は、本実施の形態の半導体装置（ＴＦＴ）の製造方法を示す工程断面図である。
【００２７】
図１（Ａ）に示すように、石英基板（ガラス基板、石英ガラス基板）１を準備し、石英基板１上に図示しない下地絶縁膜を形成する。この下地絶縁膜は、例えば、酸化シリコン膜よりなり、プラズマＣＶＤ（化学気相成長、chemical vapor deposition）法により形成することができる。
【００２８】
次いで、下地絶縁膜上に、半導体膜として例えば５０ｎｍ程度の膜厚のシリコン膜３を形成する。このシリコン膜は、次のように形成する。例えば、プラズマＣＶＤ法によって、アモルファス（非晶質）シリコン膜を堆積する。成膜温度は、例えば４２５℃程度である。次いで、アモルファスシリコン膜にエキシマレーザー光を照射し、多結晶化する。その結果、アモルファスシリコン膜は、多結晶シリコン膜となる（結晶化される）。なお、ＣＶＤ法の他、例えばスパッタリング法や蒸着法を用いてもよい。
【００２９】
次いで、シリコン膜３をパターニングすることにより島状のシリコン膜３を形成する。例えば、シリコン膜３上にフォトレジスト膜を形成し、露光・現像することにより島状にフォトレジスト膜を残存させる。次いで、残存するフォトレジスト膜をマスクにドライエッチングすることにより島状のシリコン膜３を形成する。この後、残存するフォトレジスト膜をアッシングにより除去する。このフォトレジストの形成、露光・現像およびレジスト除去までの一連の工程を「パターニング」という。
【００３０】
このパターニングにより、シリコン膜３上に形成される半導体素子（ここでは、ＴＦＴ）が、他のシリコン膜３上に形成される素子と分離される。このような分離法は、メサ分離法と呼ばれる。なお、メサ分離法の他、ＬＯＣＯＳ（Loｃal Oxidation of Silicon）法やトレンチ分離法などを用いて素子間を分離してもよい。
【００３１】
次いで、図１（Ｂ）に示すように、シリコン膜３上にゲート絶縁膜５として例えば５ｎｍ程度の膜厚の酸化シリコン膜を形成する。この酸化シリコン膜は、例えば、シリコン膜３の表面をプラズマ酸化することにより形成することができる。基板温度は、例えば、４００℃程度である。なお、ＣＶＤ法などを用いてゲート絶縁膜５を形成してもよい。
【００３２】
次いで、ゲート絶縁膜５上に、ゲート電極となる導電性膜７を形成する。この導電性膜７は、例えば、窒化タンタル膜（ＴａＮ）７ａ、タンタル（Ｔａ）７ｂおよび窒化タンタル膜７ｃの積層膜よりなる。これらの膜は、スパッタリング法により形成することができる。この際、ターゲットをＴａＮ、Ｔａ、およびＴａＮの順に交換してもよいし、Ｔａをターゲットとし、チャンバー内への窒素の導入量を調整しつつ、ＴａＮ膜、Ｔａ膜等を順次形成してもよい。このような、いわゆるメタルゲートは、ドープドポリシリコンゲートと比較し、低温で形成することができ、低温プロセスに用いて好適である。
【００３３】
次いで、導電性膜７をパターニングすることによりゲート電極を形成する。次いで、導電性膜（ゲート電極）７をマスクに、不純物イオンを注入することにより、導電性膜（ゲート電極）７の両側に低濃度不純物領域８を形成する。
【００３４】
次いで、図１（Ｃ）に示すように、導電性膜（ゲート電極）７の両側にサイドウォール膜９を形成する。このサイドウォール膜９は、例えば、導電性膜７上を含むシリコン膜３上にＣＶＤ法により絶縁膜を形成した後、異方的にエッチングを施すことにより形成する。このエッチングの際、露出したゲート絶縁膜５も除去する。
【００３５】
次いで、導電性膜７およびサイドウォール膜９をマスクに、不純物イオンを注入することにより高濃度不純物領域１０を形成する。上記低濃度不純物領域８と高濃度不純物領域１０とで、ＬＤＤ(Lightly Doped Drain)構造のソース、ドレイン領域が構成される。なお、ソース、ドレイン構造は、かかる構造に限定されるものではなく、例えば、低濃度不純物領域８を省略してもよい。また、ソース、ドレイン領域間、即ち、導電性膜（ゲート電極）７下のシリコン膜３の領域をチャネル領域という。また、注入する不純物イオンは、ｎチャネル型ＴＦＴを形成する場合には、ｎ型不純物（例えば、リンなど）を注入し、ｐチャネル型ＴＦＴを形成する場合には、ｐ型不純物（例えば、ホウ素など）を注入する。なお、ソース、ドレイン領域を形成する不純物以外に、閾値調整用不純物などの不純物が注入されることがある。
【００３６】
次いで、高濃度不純物領域１０上にシリサイド膜１１として例えばニッケルシリサイド膜を形成する。例えば、導電性膜７上を含むシリコン膜３上にスパッタリング法によりニッケル（Ｎｉ）膜を堆積し、熱処理を施すことにより、Ｎｉ膜とシリコン膜３との接触部にニッケルシリサイドを形成する。このシリサイド膜１１は、コンタクト抵抗の低減のために形成する。また、Ｎｉのシリサイド化反応は、コバルト（Ｃｏ）等と比較し、反応温度が低い（４００℃程度）ため、低温プロセスに用いて好適である。次いで、未反応のＮｉ膜を除去する。
【００３７】
以上の工程により、シリコン膜３上に第１ＴＦＴが形成される。
【００３８】
次いで、図２（Ａ）に示すように、第１ＴＦＴ上に層間絶縁膜１３として、例えば、酸化シリコン膜をＣＶＤ法により堆積する。次いで、層間絶縁膜１３をパターニングすることにより、シリサイド膜１１および導電性膜７上にコンタクトホールを形成する。次いで、このコンタクトホール内に金属膜を形成することによりプラグ（電極、プラグ電極）Ｐ１を形成する。このプラグＰ１は、例えば、図示しない極薄いバリア膜をスパッタリング法などを用いて堆積した後、さらに、ＷＦ6ガスを利用したＣＶＤ法などを用いてタングステン（Ｗ）膜を堆積し、これらの積層膜をＣＭＰ（chemical mechanical polishing、化学機械研磨）法を用いて層間絶縁膜１３の表面が露出するまで除去することにより形成する。バリア膜として、例えば、チタン（Ｔｉ）および窒化チタン（ＴｉＮ）の積層膜を用いることができる。また、プラグＰ１を構成する金属としては、Ｗに限られず、他の金属（特に遷移金属）を用いてもよい。但し、Ｗは、抵抗が低く、Ｗを用いることで良好な接続が得られる。また、コンタクトホール内への金属の埋め込みには、ＣＭＰ法の他、エッチバック法を用いてもよい。
【００３９】
次いで、プラグＰ１上を含む層間絶縁膜１３上に、第１層配線１５となる導電性膜として、例えば、アルミニウム（Ａｌ）膜をスパッタリング法などを用いて形成する。次いで、導電性膜をパターニングすることにより第１層配線１５を形成する。
【００４０】
次いで、第１層配線１５上を含む層間絶縁膜１３上に、さらに、層間絶縁膜１６を形成する。層間絶縁膜１６も層間絶縁膜１３と同様に形成することができる。
【００４１】
次いで、層間絶縁膜１６上に、さらに、第２ＴＦＴを形成する。
【００４２】
まず、図２（Ｂ）に示すように、層間絶縁膜１３および１６をパターニングすることにより、シリサイド膜１１上にコンタクトホールを形成する。次いで、このコンタクトホール内に金属膜を埋め込むことによりプラグ（電極、プラグ電極、接続部）Ｐ２を形成する。このプラグＰ２は、プラグＰ１と同様に形成することができる。例えば、スパッタリング法を用いてバリア膜（図示せず）およびＷ膜を順次堆積し、これらの積層膜をＣＭＰ法を用いて層間絶縁膜１６の表面が露出するまで除去する。
【００４３】
次いで、図３（Ａ）に示すように、エッチング法を用いてプラグＰ２の表面を後退させる（エッチバックする）。言い換えれば、プラグＰ２上に凹部を形成する。この凹部は、例えば、ＷのエッチングガスであるＳＦ6ガスを用いて、ＲＦプラズマエッチングを施すことにより形成することができる。例えば、その表面から５０ｎｍ程度のＷ膜をエッチングする。なお、ＣＭＰ工程においては、研磨液、研磨材、研磨時間等によりプラグＰ２上にリセスと呼ばれる窪みが生じることがある。よって、研磨液、研磨材や研磨時間を調整し、ＣＭＰ工程時にプラグＰ２の表面を後退させてもよい。
【００４４】
次いで、図３（Ｂ）に示すように、上記凹部内を含む層間絶縁膜１６上に、導電性を有する金属窒化膜として、例えば、窒化タングステン（ＷＮｘ  （ｘはおよそ１．０））膜１７をスパッタリング法などを用いて堆積する。次いで、前記ＷＮｘ膜１７を層間絶縁膜１６の表面が露出するまで、ＣＭＰ法により除去する。その結果、プラグＰ２の上部にＷＮｘ膜１７が形成される（図３（Ｃ））。なお、ＷＮｘ膜１７は、導電性を有し、プラグ（接続部）Ｐ２の一部を構成するものである。
【００４５】
次いで、図４（Ａ）に示すように、プラグＰ２上を含む層間絶縁膜１６上に、半導体膜として例えば５０ｎｍ程度の膜厚のシリコン膜２０３を形成する。このシリコン膜２０３は、シリコン膜３と同様に形成する。例えば、プラズマＣＶＤ法によって、アモルファスシリコン膜を堆積し、次いで、図４（Ｂ）に示すように、エキシマレーザー光（Ｘｅｃｌ、波長λ＝３０８ｎｍ）を照射し、多結晶化する。照射条件は、例えば、基板温度、４００℃、レーザー光強度０．５Ｊ／ｃｍ2、チャンバー内圧力１ｍＰａ以下である。
【００４６】
このようにレーザー光による結晶化法を用いた場合、エネルギーは殆どシリコン膜２０３に吸収されるため、下層のトランジスタ（第１ＴＦＴ）に加わる熱負荷を低減できる。よって、下層のトランジスタの特性を維持しつつ、上層のトランジスタを形成することができる。
【００４７】
しかしながら、シリコン膜２０３には、一時的にせよ、シリコンの結晶化温度である１４００℃程度の熱が加わる。ここで、シリコン膜２０３は、プラグＰ２と接しているため、プラグＰ２との界面においては、熱負荷を避けられない。
【００４８】
そこで、本実施の形態においては、上述したように、プラグＰ２の上部にＷＮｘ膜１７が形成されているため、プラグＰ２を構成する金属（ここでは、Ｗ）のシリコン膜２０３への拡散を低減することができる。また、このＷＮｘ膜１７により、プラグＰ１を構成する金属（ここでは、Ｗ）とシリコン膜２０３との接触が防止され、当該接触部において生じ得る不所望なシリサイド化反応を防止することができる。
【００４９】
例えば、図６に示すように、プラグＰ２を構成するＷ膜とシリコン膜２０３が直接接触している場合、Ｗがシリコン膜２０３中に拡散し、第２ＴＦＴの特性を劣化させる。特に、不純物領域の接合に悪影響を与える。また、Ｗ膜とシリコン膜２０３の接触部においてシリサイド化反応が生じ、体積膨張によるボイドの生成や、応力による変形やクラックが生じ得る。これらは、接続不良の要因となる。
【００５０】
これに対し、本実施の形態によれば、上記不具合を低減でき、装置特性を向上させることができる。
【００５１】
以下、引き続き第２ＴＦＴの製造工程を説明する。図５に示すように、シリコン膜２０３をシリコン膜３と同様にパターニングし、シリコン膜２０３の主表面に第１ＴＦＴと同様に第２ＴＦＴを形成する。なお、第２ＴＦＴの各構成部位には、対応する第１ＴＦＴの符号に２００を足した符号を付してある。
【００５２】
次いで、第２ＴＦＴ上に層間絶縁膜２１３を形成し、第２ＴＦＴのシリサイド膜２１１および導電性膜２０７上にプラグＰ３を形成する。このプラグＰ３は、プラグＰ１と同様に形成することができる。次いで、プラグＰ３上を含む層間絶縁膜２１３上に、第２層配線２１５を第１層配線１５と同様に形成する。
【００５３】
このように、ＴＦＴを積層させることで、装置の微細化や高集積化を図ることができる。また、配線距離が短くなり、動作の高速化を図ることができる。また、上記工程によれば、３次元ＩＣを低温プロセスで形成することができる。例えば、５５０℃以下の低温プロセスで３次元ＩＣを形成することができる。
【００５４】
また、前述したように、シリコン膜３と２０３とに接するプラグＰ２部において、プラグＰ２とシリコン膜２０３との接触部分にＷＮｘ膜１７を設けたので、第２ＴＦＴの特性を向上させることができる。
【００５５】
なお、上記実施の形態においては、２つのＴＦＴを積層したが、３つ以上のＴＦＴを積層させてもよい。この場合、上層のＴＦＴが形成される半導体膜とその下層において接するプラグとの間にＷＮｘ膜のような金属窒化膜を形成する。
【００５６】
また、上記実施の形態においては、金属窒化膜を形成したプラグＰ２の底部は、下層トランジスタのソース、ドレイン領域（１０）と接続している（図５参照）が、かかる構成に限られるものではなく、例えば、図７に示すように、第１層配線（導電膜）１５とシリコン膜２０３との間にプラグＰ２２を設け、当該プラグＰ２２に本発明を適用してもよい。即ち、プラグＰ２２の上部にＷＮｘ膜１７を形成してもよい。図７は、本実施の形態の他の半導体装置（ＴＦＴ）の構成を示す断面図である。
【００５７】
また、本実施の形態においては、石英基板１上に形成されたＴＦＴを例に説明したが、例えば、第１ＴＦＴは、シリコン基板などの半導体基板上に形成されていてもよい。但し、ガラス基板等が用いられる表示装置においては、ＴＦＴの低温プロセス技術が、その特性の向上において欠かせない技術となっており、本発明は、ガラス基板上に形成されるＴＦＴに用いて好適である。
【００５８】
＜電気光学装置および電子機器の説明＞
次に、前述のＴＦＴや表示装置が使用される電気光学装置について説明する。
【００５９】
本発明のＴＦＴや表示装置は、例えば、電気光学装置の表示部である液晶パネルに用いられる。図８に、電気光学装置を用いた電子機器の例を示す。
【００６０】
図８（Ａ）は携帯電話への適用例であり、図８（Ｂ）は、ビデオカメラへの適用例である。また、図８（Ｃ）は、テレビジョンへ（ＴＶ）の適用例であり、図８（Ｄ）は、ロールアップ式テレビジョンへの適用例である。
【００６１】
図８（Ａ）に示すように、携帯電話５３０には、アンテナ部５３１、音声出力部５３２、音声入力部５３３、操作部５３４および電気光学装置（表示部）５００を備えている。この電気光学装置に、本発明のＴＦＴ（半導体装置）を組み込むことができる。
【００６２】
図８（Ｂ）に示すように、ビデオカメラ５４０には、受像部５４１、操作部５４２、音声入力部５４３および電気光学装置（表示部）５００を備えている。この電気光学装置に、本発明のＴＦＴ（半導体装置）を組み込むことができる。
【００６３】
図８（Ｃ）に示すように、テレビジョン５５０は、電気光学装置（表示部）５００を備えている。この電気光学装置に、本発明のＴＦＴ（半導体装置）を組み込むことができる。なお、パーソナルコンピュータ等に用いられるモニタ装置（電気光学装置）にも本発明のＴＦＴや表示装置を使用することができる。
【００６４】
図８（Ｄ）に示すように、ロールアップ式テレビジョン５６０は、電気光学装置（表示部）５００を備えている。この電気光学装置に、本発明のＴＦＴ（半導体装置）を組み込むことができる。
【００６５】
なお、電気光学装置を有する電子機器としては、上記の他、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示板、宣伝広告用ディスプレイなどがある。
【００６６】
また、上記実施の形態を通じて説明された実施例や応用例は、用途に応じて適宜に組み合わせて、又は変更若しくは改良を加えて用いることができ、本発明は上述した実施の形態の記載に限定されるものではない。そのような組み合わせ又は変更若しくは改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【図面の簡単な説明】
【００６７】
【図１】本実施の形態の半導体装置（ＴＦＴ）の製造方法を示す工程断面図である。
【図２】本実施の形態の半導体装置（ＴＦＴ）の製造方法を示す工程断面図である。
【図３】本実施の形態の半導体装置（ＴＦＴ）の製造方法を示す工程断面図である。
【図４】本実施の形態の半導体装置（ＴＦＴ）の製造方法を示す工程断面図である。
【図５】本実施の形態の半導体装置（ＴＦＴ）の製造方法を示す工程断面図である。
【図６】プラグを構成するＷ膜とシリコン膜が直接接触している場合の断面図（比較例）である。
【図７】本実施の形態の他の半導体装置（ＴＦＴ）の構成を示す断面図である。
【図８】電気光学装置を用いた電子機器の例を示す図である。
【符号の説明】
【００６８】
１…石英基板、３、２０３…シリコン膜、５、２０５…ゲート絶縁膜、７、２０７…導電性膜、７ａ、２０７ａ…窒化タンタル膜、７ｂ、２０７ｂ…タンタル、７ｃ、２０７ｃ…窒化タンタル膜、８、２０８…低濃度不純物領域、９、２０９…サイドウォール膜、１０、２１０…高濃度不純物領域、１１、２１１…シリサイド膜、１３、２１３…層間絶縁膜、１５…第１層配線、１６…層間絶縁膜、１７…窒化タングステン膜、２１５…第２層配線、５００…電気光学装置、５３０…携帯電話、５３１…アンテナ部、５３２…音声出力部、５３３…音声入力部、５３４…操作部、５４０…ビデオカメラ、５４１…受像部、５４２…操作部、５４３…音声入力部、５５０…テレビジョン、５６０…ロールアップ式テレビジョン、Ｐ１、Ｐ２、Ｐ３、Ｐ２２…プラグ
【図１】
2008262962.tif 000003
【図２】
2008262962.tif 000004
【図３】
2008262962.tif 000005
【図４】
2008262962.tif 000006
【図５】
2008262962.tif 000007
【図６】
2008262962.tif 000008
【図７】
2008262962.tif 000009
【図８】
2008262962.tif 000010