(57)【要約】【課題】  二次回路から無用な逆電圧分が出力して誤動作を生じる不具合を回避し、動作の安定性及び信頼性を高めるとともに、二次回路の出力電圧を高くして、電力損失の低減，高効率化及び製作上のコストダウンを図る。【解決手段】  パルス信号Ｐｓの立上がりＰｓａに同期し、かつパルス信号Ｐｓのパルス幅Ｔｐよりも短いパルス幅Ｔｓａを有する第一短パルス信号Ｓａ、及びパルス信号Ｐｓの立下がりＰｓｂに同期し、かつパルス信号Ｐｓのパルス幅Ｔｐよりも短いパルス幅Ｔｓｂを有する第二短パルス信号Ｓｂを生成して一次巻線２ｆに入力させる短パルス生成手段３と、第一短パルス信号Ｓａによるトランス２の蓄積エネルギの逆電圧分Ｖｐｗを放電させ、かつ第二短パルス信号Ｓｂによるトランス２の蓄積エネルギの逆電圧分Ｖｎｗを放電させる放電手段４を設けるとともに、二次巻線２ｒに流れる二次電流Ｉｏｐを充電する充電手段５を設ける。【選択図】  図１
2008211886.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一次巻線と二次巻線を有するトランスを備え、前記一次巻線を含む一次回路に入力するパルス信号を前記二次巻線を含む二次回路から出力するアイソレーション回路において、前記一次回路に、前記パルス信号の立上がりに同期し、かつ前記パルス信号のパルス幅よりも短いパルス幅を有する第一短パルス信号、及び前記パルス信号の立下がりに同期し、かつ前記パルス信号のパルス幅よりも短いパルス幅を有する第二短パルス信号を生成して前記一次巻線に入力させる短パルス生成手段と、前記第一短パルス信号による前記トランスの蓄積エネルギの逆電圧分を放電させ、かつ前記第二短パルス信号による前記トランスの蓄積エネルギの逆電圧分を放電させる放電手段を設けるとともに、前記二次回路に、前記二次巻線に流れる二次電流を充電する充電手段を設けてなることを特徴とするアイソレーション回路。
【請求項２】
前記一次巻線は、第一巻線及び第二巻線により構成し、前記第一巻線に前記第一短パルス信号を付与し、かつ前記第二巻線に前記第二短パルス信号を付与することを特徴とする請求項１記載のアイソレーション回路。
【請求項３】
前記短パルス生成手段は、前記一次巻線に接続した第一スイッチ回路と、この第一スイッチ回路をＯＮ／ＯＦＦ制御する第一制御回路を備えることを特徴とする請求項１又は２記載のアイソレーション回路。
【請求項４】
前記放電手段は、前記一次巻線に接続した第二スイッチ回路と、この第二スイッチ回路をＯＮ／ＯＦＦ制御する第二制御回路を備えることを特徴とする請求項１又は２記載のアイソレーション回路。
【請求項５】
前記放電手段は、前記第一巻線に前記第一短パルス信号が付与されてから所定期間にわたって前記第二巻線から前記第一短パルス信号による前記トランスの蓄積エネルギの逆電圧分を放電させ、かつ前記第二巻線に前記第二短パルス信号が付与されてから所定期間にわたって前記第一巻線から前記第二短パルス信号による前記トランスの蓄積エネルギの逆電圧分を放電させる放電回路を備えることを特徴とする請求項４記載のアイソレーション回路。
【請求項６】
前記充電手段は、前記二次回路に接続したコンデンサ及び／又は前記二次回路に接続したＦＥＴのゲートに発生する浮遊静電容量であることを特徴とする請求項１記載のアイソレーション回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一次巻線に入力するパルス信号を二次巻線から出力するトランスを用いたアイソレーション回路に関する。
【背景技術】
【０００２】
一般に、ＦＥＴのゲートを高周波のパルス信号により駆動するゲート駆動回路は知られており、この種のゲート駆動回路には、パルス信号を付与する側とＦＥＴ側を電気的に絶縁するアイソレーション回路を用いる場合も少なくない。この種のアイソレーション回路には、フォトカプラを用いたタイプやトランスを用いたタイプなど各種タイプが知られているが、それぞれ一長一短を有している。特に、トランスを使用したタイプは、一次巻線と二次巻線を有するトランスを使用することにより、一次巻線に入力するパルス信号を二次巻線から出力する機能を有するが、トランスを用いるが故に回路の小型化及び動作の高速化を図れない問題がある。
【０００３】
一方、この問題を解決するアイソレーション回路として、従来、特許文献１で開示されるゲート駆動装置（アイソレーション回路）が知られている。このゲート駆動装置は、ＭＯＳＦＥＴのゲートを駆動するゲート駆動装置であって、入力される幅が可変なパルス波形を受けて微分し、このパルス波形の立ち上がり微分波形と立ち下がり微分波形を出力する微分回路と、ゲートに接続され、このゲートの入力容量に対して立ち上がり微分波形の電圧をホールドさせることにより、このゲートを駆動するホールド回路と、立ち上がり微分波形を基に、ゲートにホールドされている電圧を放電させる放電回路を備えたものである。
【特許文献１】特開２００６−１４１１７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、上述した従来のアイソレーション回路（ゲート駆動装置）は、次のような問題点があった。
【０００５】
第一に、トランスのインダクタンスを利用して微分を行うため、図４に仮想線で示すように、実際の微分波形Ｓｄには共振による振動波形Ｓｄｗを生じる。したがって、この振動波形Ｓｄｗの無用な逆電圧分ＶｎがＦＥＴのゲートに付与されることにより、ゲート電圧が不安定に変動し、ＦＥＴの誤動作を生じやすいなど、動作の安定性及び信頼性に難がある。
【０００６】
第二に、ＦＥＴのゲートにおける入力静電容量は、微分波形Ｓｄにより充電されるが、この充電は、微分波形Ｓｄにおける主に上端尖形のピーク電圧Ｖｐ付近で行われる。しかし、ピーク電圧Ｖｐ前後の時間は極めて短く、しかも、トランスのインダクタンスやライン抵抗による電圧降下も加味されるため、ＦＥＴのゲート電圧Ｖｇは、図４に仮想線で示すように低くなる傾向がある。したがって、ゲート電圧Ｖｇを高くするには、トランスの二次巻線の巻数を増やす必要があるなど、電力損失の増加、これに基づく効率の低下、更には製作上のコストアップを招く。
【０００７】
本発明は、このような背景技術に存在する課題を解決したアイソレーション回路の提供を目的とするものである。
【課題を解決するための手段】
【０００８】
本発明は、上述した課題を解決するため、少なくとも一次巻線２ｆと二次巻線２ｒを有するトランス２を備え、一次巻線２ｆを含む一次回路Ｃｆに入力するパルス信号Ｐｓを二次巻線２ｒを含む二次回路Ｃｒから出力するアイソレーション回路１を構成するに際して、一次回路Ｃｆに、パルス信号Ｐｓの立上がりＰｓａに同期し、かつパルス信号Ｐｓのパルス幅Ｔｐよりも短いパルス幅Ｔｓａを有する第一短パルス信号Ｓａ、及びパルス信号Ｐｓの立下がりＰｓｂに同期し、かつパルス信号Ｐｓのパルス幅Ｔｐよりも短いパルス幅Ｔｓｂを有する第二短パルス信号Ｓｂを生成して一次巻線２ｆに入力させる短パルス生成手段３と、第一短パルス信号Ｓａによるトランス２の蓄積エネルギの逆電圧分Ｖｐｗを放電させ、かつ第二短パルス信号Ｓｂによるトランス２の蓄積エネルギの逆電圧分Ｖｎｗを放電させる放電手段４を設けるとともに、二次回路Ｃｒに、二次巻線２ｒに流れる二次電流Ｉｏｐを充電する充電手段５を設けてなることを特徴とする
【０００９】
この場合、発明の好適な態様により、一次巻線２ｆは、第一巻線２ｆａ及び第二巻線２ｆｂにより構成し、第一巻線２ｆａに第一短パルス信号Ｓａを付与し、かつ第二巻線２ｆｂに第二短パルス信号Ｓｂを付与することができる。一方、短パルス生成手段３は、一次巻線２ｆに接続した第一スイッチ回路１１と、この第一スイッチ回路１１をＯＮ／ＯＦＦ制御する第一切変回路１２を備えて構成できる。また、放電手段４は、一次巻線２ｆに接続した第二スイッチ回路１３と、この第二スイッチ回路１３をＯＮ／ＯＦＦ制御する第二制御回路１４を備えて構成できる。この際、放電手段４は、第一巻線２ｆａに第一短パルス信号Ｓａが付与されてから所定期間にわたって第二巻線２ｆｂから第一短パルス信号Ｓａによるトランス２の蓄積エネルギの逆電圧分Ｖｐｗを放電させ、かつ第二巻線２ｆｂに第二短パルス信号Ｓｂが付与されてから所定期間にわたって第一巻線２ｆａから第二短パルス信号Ｓｂによるトランス２の蓄積エネルギの逆電圧分Ｖｎｗを放電させる放電回路１５により構成することができる。さらに、充電手段５には、二次回路Ｃｒに接続したコンデンサ１６（及び／又は二次回路Ｃｒに接続したＦＥＴ１７のゲート１７ｇに発生する浮遊静電容量）を利用できる。
【発明の効果】
【００１０】
このような構成を有する本発明に係るアイソレーション回路１によれば、次のような顕著な効果を奏する。
【００１１】
（１）  パルス信号Ｐｓのパルス幅Ｔｐよりも短いパルス幅Ｔｓａ及びＴｓｂを有する第一短パルス信号Ｓａ及び第二短パルス信号Ｓｂを用いるとともに、第一短パルス信号Ｓａ及び第二短パルス信号Ｓｂによるトランス２の蓄積エネルギの逆電圧分Ｖｐｗ及びＶｎｗを放電させるようにしたため、二次回路Ｃｒから無用な逆電圧分Ｖｐｗ及びＶｎｗが出力して誤動作を生じる不具合を回避でき、もって、動作の安定性及び信頼性を高めることができる。
【００１２】
（２）  パルス信号Ｐｓの立上がりＰｓａに同期し、かつパルス信号Ｐｓのパルス幅Ｔｐよりも短いパルス幅Ｔｓａを有する第一短パルス信号Ｓａ、及びパルス信号Ｐｓの立下がりＰｓｂに同期し、かつパルス信号Ｐｓのパルス幅Ｔｐよりも短いパルス幅Ｔｓｂを有する第二短パルス信号Ｓｂを一次巻線２ｆに入力させるようにしたため、二次回路Ｃｒの出力電圧Ｖｏを高くすることができる。これにより、二次巻線２ｒの巻数を少なくできるなど、電力損失の低減，高効率化及び製作上のコストダウンを図ることができる。
【００１３】
（３）  好適な態様により、一次巻線２ｆを、第一巻線２ｆａ及び第二巻線２ｆｂにより構成し、第一巻線２ｆａに第一短パルス信号Ｓａを付与し、かつ第二巻線２ｆｂに第二短パルス信号Ｓｂを付与するようにすれば、トランス２自身の利用により、アイソレーション回路１の実施の容易化及び動作の確実化を図ることができる。
【００１４】
（４）  好適な態様により、短パルス生成手段３を、一次巻線２ｆに接続した第一スイッチ回路１１と、この第一スイッチ回路１１をＯＮ／ＯＦＦ制御する第一制御回路１２により構成すれば、スイッチと単純な回路の組合わせにより実施できるため、低コスト化及び小型コンパクト化に寄与できる。
【００１５】
（５）  好適な態様により、放電手段４を、一次巻線２ｆに接続した第二スイッチ回路１３と、この第二スイッチ回路１３をＯＮ／ＯＦＦ制御する第二制御回路１４により構成すれば、スイッチと単純な回路の組合わせにより実施できるため、低コスト化及び小型コンパクト化に寄与できる。
【００１６】
（６）  好適な態様により、放電手段４を、第一巻線２ｆａに第一短パルス信号Ｓａが付与されてから所定期間にわたって第二巻線２ｆｂから第一短パルス信号Ｓａによるトランス２の蓄積エネルギの逆電圧分Ｖｐｗを放電させ、かつ第二巻線２ｆｂに第二短パルス信号Ｓｂが付与されてから所定期間にわたって第一巻線２ｆａから第二短パルス信号Ｓｂによるトランス２の蓄積エネルギの逆電圧分Ｖｎｗを放電させる放電回路１５により構成すれば、十分な放電時間の確保によりトランス２に蓄積された蓄積エネルギを確実に放電させることができる。
【００１７】
（７）  好適な態様により、充電手段５として、二次回路Ｃｒに接続したコンデンサ１６及び／又は二次回路Ｃｒに接続したＦＥＴ１７のゲート１７ｇに発生する浮遊静電容量を利用すれば、充電手段５を容易かつ低コストに構成することができる。
【発明を実施するための最良の形態】
【００１８】
次に、本発明に係る最良の実施形態を挙げ、図面に基づき詳細に説明する。
【００１９】
まず、本発明に係るアイソレーション回路１の基本原理について、図３〜図６を参照して説明する。
【００２０】
図３にアイソレーション回路１の原理構成を示す。同図中、２は一次巻線２ｆと二次巻線２ｒを有するトランスを示し、このトランス２の一次巻線２ｆは、中間タップ２ｍを設けることにより第一巻線２ｆａと第二巻線２ｆｂにより構成する。この場合、第一巻線２ｆａと第二巻線２ｆｂの巻数は、必ずしも同一に設定することを要しない。このように、一次巻線２ｆを、第一巻線２ｆａ及び第二巻線２ｆｂにより構成すれば、第一巻線２ｆａに後述する第一短パルス信号Ｓａを付与し、かつ第二巻線２ｆｂに後述する第二短パルス信号Ｓｂを付与できるため、トランス２自身の利用により、アイソレーション回路１の実施の容易化及び動作の確実化を図れる利点がある。また、２１ｐ，２１ｎは直流が入力する入力端子を示し、２１ｐは正側、２１ｎは負側となる。
【００２１】
一方、トランス２の一次側には、一次巻線２ｆを含む一次回路Ｃｆを設けるとともに、トランス２の二次側には、二次巻線２ｒを含む二次回路Ｃｒを設ける。一次回路Ｃｆには、一次巻線２ｆに接続した短パルス生成手段３側の第一スイッチ回路１１と一次巻線２ｆに接続した放電手段４側の第二スイッチ回路１３を備える。第一スイッチ回路１１は、第一スイッチ部１１ａと第二スイッチ部１１ｂを有する。この場合、一次巻線２ｆ（第一巻線２ｆａ）の巻終端子は、第一スイッチ部１１ａを介して入力端子２１ｐに接続するとともに、一次巻線２ｆ（第二巻線２ｆｂ）の巻始端子は、第二スイッチ部１１ｂを介して入力端子２１ｐに接続する。第二スイッチ回路１３は、第一ダイオード２２ａ，第二ダイオード２２ｂ，第三スイッチ部１３ａ及び第四スイッチ部１３ｂを備える。この場合、一次巻線２ｆ（第一巻線２ｆａ）の巻終端子は、順方向の第一ダイオード２２ａと第三スイッチ部１３ａの直列回路を介して中間タップ２ｍに接続するとともに、一次巻線２ｆ（第二巻線２ｆｂ）の巻始端子は、順方向の第二ダイオード２２ｂと第四スイッチ部１３ｂの直列回路を介して中間タップ２ｍに接続する。また、トランス２の中間タップ２ｍは負側の入力端子２１ｎに接続する。
【００２２】
他方、二次回路Ｃｒを構成する二次巻線２ｒの巻終端子は、順方向のダイオード２３を介して一方（正側）の出力端子２４ｐに接続し、かつ二次巻線２ｒの巻始端子は他方（負側）の出力端子２４ｎに接続するとともに、出力端子２４ｐと２４ｎ間には、充電手段５を構成するコンデンサ１６を接続する。
【００２３】
このような原理構成を有するアイソレーション回路１の主要動作は次のようになる。今、一次回路Ｃｆに、電圧Ｖｉ及びパルス幅Ｔｐのパルス信号Ｐｓが入力する場合を想定する。アイソレーション回路１では、図３での図示を省略した短パルス生成手段３により、パルス信号Ｐｓの立上がりＰｓａに同期し、かつパルス信号Ｐｓのパルス幅Ｔｐよりも十分に短いパルス幅Ｔｓａを有する第一短パルス信号Ｓａ、及びパルス信号Ｐｓの立下がりＰｓｂに同期し、かつパルス信号Ｐｓのパルス幅Ｔｐよりも短いパルス幅Ｔｓｂを有する第二短パルス信号Ｓｂが生成される。図４に、パルス信号Ｐｓ及び第一短パルス信号Ｓａを示す。
【００２４】
そして、第一短パルス信号Ｓａにより第一スイッチ部１１ａがＯＮするとともに、パルス信号Ｐｓの立上がりＰｓａに同期して第四スイッチ部１３ｂがＯＮする。即ち、第一スイッチ部１１ａと第四スイッチ部１３ｂが同時にＯＮする。なお、第二スイッチ部１１ｂと第三スイッチ部１３ａはＯＦＦである。また、第一スイッチ部１１ａはパルス幅Ｔｓａに対応する時間が経過した後にＯＦＦする。図３に示すように、第一スイッチ部１１ａがＯＮすることにより、第一短パルス信号Ｓａに基づく一次電流Ｉｃａが、第一スイッチ部１１ａと第一巻線２ｆａを通して流れるとともに、これに基づく二次電流Ｉｏが二次巻線２ｒに流れる。これにより、コンデンサ１６が二次電流Ｉｏにより充電され、コンデンサ１６の端子電圧、即ち、出力端子２４ｐと２４ｎ間の出力電圧がＶｏとして保持される。この出力電圧Ｖｏを図４に示す。この出力電圧Ｖｏは、図３での図示を省略した二次側放電回路３２により放電が行われるまで維持（保持）される。
【００２５】
ところで、第一短パルス信号Ｓａは矩形波形であり、図４に従来例として仮想線で示した微分波形Ｓｄのように上端尖形とはならない。即ち、第一短パルス信号Ｓａは、一定のパルス幅Ｔｓａ（面積）を有するため、二次回路Ｃｒに接続したコンデンサ１６は、十分な電荷により充電され、高い出力電圧Ｖｏを得ることができる。
【００２６】
他方、第一スイッチ部１１ａがＯＦＦしても、この第一スイッチ部１１ａと同時にＯＮした第四スイッチ部１３ｂはＯＮを継続する。したがって、第一スイッチ部１１ａがＯＦＦし、第一短パルス信号Ｓａが付与されなくなれば、第一短パルス信号Ｓａによるトランス２の蓄積エネルギの逆電圧分Ｖｐｗがトランス２から放電する。即ち、図３に示すように、第二巻線２ｆｂから、第二ダイオード２２ｂ及び第四スイッチ部１３ｂを通して放電電流Ｉｒａが流れる。
【００２７】
ところで、放電電流Ｉｒａが流れなければ、図６に示すように、二次巻線２ｒの端子電圧Ｖｏｐには第一短パルス信号Ｓａによる振動波形が発生する。しかし、放電電流Ｉｒａを流すことにより、第一短パルス信号Ｓａによるトランス２の蓄積エネルギの逆電圧分Ｖｐｗがトランス２から放電し、図５に示す端子電圧Ｖｏｐのように振動波形は発生しない。この場合、第四スイッチ部１３ｂのＯＮにより第二巻線２ｆｂは実質的に短絡することになるが、第一短パルス信号Ｓａに基づく逆電圧分Ｖｐｗの蓄積エネルギは僅かであり、ライン抵抗やトランス２のインダクタンスにより消費される。したがって、実際には、図５に示すように、僅かな放電電圧Ｖｒｐを発生するが、誤動作を生じるほどの大きさ（電圧）にはならない。なお、図６中、Ｖｏｎは第二短パルス信号Ｓｂによる二次巻線２ｒの端子電圧、Ｖｎｗは第二短パルス信号Ｓｂによるトランス２の蓄積エネルギの逆電圧分をそれぞれ示す。
【００２８】
以上、第一短パルス信号Ｓａが一次回路Ｃｆに付与されたときの挙動（動作）について説明したが、第二短パルス信号Ｓｂが一次回路Ｃｆに付与された場合も、正側と負側が反転する点を除いて、そのときの挙動（動作）は、第一短パルス信号Ｓａが一次回路Ｃｆに付与されたときの挙動（動作）と同じになる。
【００２９】
次に、本実施形態に係るアイソレーション回路１の回路例について、図１及び図２を参照して説明する。
【００３０】
まず、同回路例に係るアイソレーション回路１の構成について、図１を参照して説明する。なお、図１は、図３に示した原理構成を包含する。したがって、図１において、図３と同一部分には同一符号を付してその構成を明確にするとともに、その詳細な説明は省略する。また、例示のアイソレーション回路１は、ＦＥＴ１７のゲート１７ｇを高周波のパルス信号Ｐｓにより駆動するゲート駆動回路Ｍに用いたものである。
【００３１】
図１において、５１は主制御回路であり、この主制御回路５１には第二制御回路１４を含む。主制御回路５１は直流が入力する入力端子２１ｐ及び２１ｎに接続する。主制御回路５１は、図２（ｃ）に示すパルス信号Ｐｓを生成する機能を有しており、このパルス信号Ｐｓは、本実施形態に係るアイソレーション回路１が入出力対象とするパルス信号となる。このパルス信号Ｐｓの周波数は、通常、数十〜数百〔ｋＨｚ〕が想定される。また、主制御回路５１に備える第二制御回路１４は、パルス信号Ｐｓを出力する非反転出力部１４ｐとこのパルス信号Ｐｓを反転させた図２（ｄ）に示す反転パルス信号Ｐｓｎを出力する反転出力部１４ｎを有する。そして、パルス信号Ｐｓにより第四スイッチ部１３ｂをＯＮ／ＯＦＦ制御するとともに、反転パルス信号Ｐｓｎにより第三スイッチ部１３ａをＯＮ／ＯＦＦ制御する。なお、第三スイッチ部１３ａ及び第四スイッチ部１３ｂには、ＦＥＴ等のスイッチング素子を用いることができる。
【００３２】
したがって、第三スイッチ部１３ａ及び第四スイッチ部１３ｂは、一次巻線２ｆに接続した第二スイッチ回路１３を構成するとともに、この第二スイッチ回路１３及び第二制御回路１４は、放電回路１５（放電手段４）を構成する。このように構成する放電回路１５（放電手段４）を用いれば、スイッチと単純な回路の組合わせにより実施できるため、低コスト化及び小型コンパクト化に寄与できる利点がある。
【００３３】
また、５２は副制御回路であり、第一制御回路１２を構成する。この第一制御回路１２は入力端子２１ｐ及び２１ｎに接続する。第一制御回路１２は、入力部１２ｐｉ及び１２ｎｉを有し、入力部１２ｐｉは、第二制御回路１４の非反転出力部１４ｐに接続するとともに、入力部１２ｎｉは、第二制御回路１４の反転出力部１４ｎに接続する。第一制御回路１２は、パルス信号Ｐｓの立上がりＰｓａに同期し、かつパルス信号Ｐｓのパルス幅Ｔｐよりも十分に短いパルス幅Ｔｓａを有する図２（ａ）に示す第一短パルス信号Ｓａを生成するとともに、パルス信号Ｐｓの立下がりＰｓｂに同期し、かつパルス信号Ｐｓのパルス幅Ｔｐよりも十分に短いパルス幅Ｔｓｂを有する図２（ｂ）に示す第二短パルス信号Ｓｂを生成する機能を備える。そして、第一制御回路１２は、生成した第一短パルス信号Ｓａを出力する前パルス出力部１２ｐｏ及び生成した第二短パルス信号Ｓｂを出力する後パルス出力部１２ｎｏを有しており、第一短パルス信号Ｓａにより第一スイッチ部１１ａをＯＮ／ＯＦＦ制御するとともに、第二短パルス信号Ｓｂにより第二スイッチ部１１ｂをＯＮ／ＯＦＦ制御する。なお、第一スイッチ部１１ａ及び第二スイッチ部１１ｂには、ＦＥＴ等のスイッチング素子を用いることができる。
【００３４】
したがって、第一スイッチ部１１ａ及び第二スイッチ部１１ｂは、一次巻線２ｆに接続した第一スイッチ回路１１を構成するとともに、この第一スイッチ回路１１及び第一制御回路１２は、第一短パルス信号Ｓａと第二短パルス信号Ｓｂを生成して一次巻線２ｆに入力させる短パルス生成手段３を構成する。このように構成する短パルス生成手段３を用いれば、スイッチと単純な回路の組合わせにより実施できるため、低コスト化及び小型コンパクト化に寄与できる利点がある。
【００３５】
他方、トランス２の二次巻線２ｒの巻終端子は、順方向のダイオード２３を介して一方（正側）の出力端子２４ｐに接続するとともに、二次巻線２ｒの巻始端子は逆方向のダイオード２５を介して他方（負側）の出力端子２４ｎに接続する。また、出力端子２４ｐと２４ｎ間には、充電手段５を構成するコンデンサ１６とスイッチ手段を構成するＦＥＴ２７を接続するとともに、出力端子２４ｎから二次巻線２ｒの巻終端子には、順方向のダイオード２６を接続する。この場合、ダイオード２３とコンデンサ１６は、出力電圧Ｖｏを保持する保持回路３１を構成するとともに、ダイオード２５，２６及びＦＥＴ２７は、二次側放電回路３２を構成する。二次側放電回路３２は、第二短パルス信号Ｓｂが付与された際に、ダイオード２５，２６によりバイアス電圧を生成し、このバイアス電圧によりＦＥＴ２７をＯＮにする。これにより、コンデンサ１６の両端が短絡してコンデンサ１６に充電（保持）されていた電荷が放電される。このように、充電手段５として、出力端子２４ｐと２４ｎ間に接続したコンデンサ１６を利用すれば、充電手段５を容易かつ低コストに構成できる利点がある。なお、例示のアイソレーション回路１は、出力端子２４ｐと２４ｎにＦＥＴ１７を接続するため、ＦＥＴ１７のゲート１７ｇに発生する浮遊静電容量も充電手段５として利用できる。
【００３６】
次に、本実施形態に係るアイソレーション回路１の動作について、図２を参照して説明する。
【００３７】
まず、第二制御回路１４では、図２（ｃ）に示すパルス信号Ｐｓが生成される。このパルス信号Ｐｓは、電圧がＶｉ，パルス幅がＴｐのパルス（ディーティ比：５０〔％〕）を有し、周波数は、数十〜数百〔ｋＨｚ〕が想定される。また、Ｐｓａはパルス信号Ｐｓの立上がり、Ｐｓｂはパルス信号Ｐｓの立下がりを示している。
【００３８】
今、第二制御回路１４の非反転出力部１４ｐからパルス信号Ｐｓが出力し、このパルス信号Ｐｓは立上がりＰｓａのタイミングにあるものとする。これにより、第一制御回路１２では、図２（ａ）に示す第一短パルス信号Ｓａが生成される。そして、第一短パルス信号Ｓａにより第一スイッチ部１１ａがパルス幅ＴｓａだけＯＮする。また、第四スイッチ部１３ｂは、図２（ｃ）に示すパルス幅ＴｐだけＯＮする。第一スイッチ部１１ａのＯＮ期間中は、第一巻線２ｆａに一次電流Ｉｃａが流れるとともに、二次巻線２ｒに正方向の二次電流Ｉｏｐが流れる。これにより、二次巻線２ｒには、図２（ｅ）に示す正側の二次電圧Ｖｏｐが誘起される。この結果、二次電流Ｉｏｐによりコンデンサ１６が充電され、コンデンサ１６の端子電圧はＶｏになるとともに、このＶｏは出力電圧として保持される。図２（ｆ）に出力電圧Ｖｏを示す。
【００３９】
一方、第一スイッチ部１１ａのＯＮ期間の経過により、第一スイッチ部１１ａがＯＦＦし、第四スイッチ部１３ｂのみがＯＮとなる。これにより、第二巻線２ｆｂから放電電流Ｉｒａが流れる。即ち、第二巻線２ｆｂから第一短パルス信号Ｓａによるトランス２の蓄積エネルギの逆電圧分Ｖｐｗ（負側）が放電する。この放電が許容される期間は、パルス幅Ｔｐに対応する期間となる。この場合、前述したように、僅かな放電電圧Ｖｒｐ（図２（ｅ）参照）が発生するが、誤動作を生じるほどの大きさ（電圧）にはならない。このように、第一巻線２ｆａに第一短パルス信号Ｓａが付与されてからパルス幅Ｔｐに対応する所定期間にわたって第二巻線２ｆｂから蓄積エネルギの逆電圧分Ｖｐｗを放電させれば、トランス２に蓄積された蓄積エネルギを確実に放電させることができる利点がある。
【００４０】
さらに、第二制御回路１４の非反転出力部１４ｐから出力するパルス信号Ｐｓが立下がりＰｓｂに達すれば、反転出力部１４ｎから出力する反転パルス信号Ｐｓｎの立上がりＰｓａが第一制御回路１２に付与される。これにより、第一制御回路１２では、図２（ｂ）に示す第二短パルス信号Ｓｂが生成される。そして、第二短パルス信号Ｓｂにより第二スイッチ部１１ｂがパルス幅ＴｓｂだけＯＮする。また、第三スイッチ部１３ａは、図２（ｄ）に示すパルス幅ＴｐだけＯＮする。第二スイッチ部１１ｂのＯＮ期間中は、第二巻線２ｆｂに一次電流Ｉｃｂが流れるとともに、二次巻線２ｒに負方向の二次電流Ｉｏｎが流れる。これにより、二次巻線２ｒには、図２（ｅ）に示す負側の二次電圧Ｖｏｎが誘起され、ダイオード２５，２６によりバイアス電圧が生成されるため、このバイアス電圧によりＦＥＴ２７がＯＮする。この結果、コンデンサ１６の両端が短絡され、コンデンサ１６に充電（保持）されていた電荷が放電する。即ち、コンデンサ１６の端子電圧（出力電圧Ｖｏ）はゼロレベルとなる（図２（ｆ）参照）。
【００４１】
他方、第二スイッチ部１１ｂのＯＮ期間の経過により、第二スイッチ部１１ｂがＯＦＦし、第三スイッチ部１３ａのみがＯＮとなる。これにより、第一巻線２ｆａから放電電流Ｉｒｂが流れる。即ち、第一巻線２ｆａから第二短パルス信号Ｓｂによるトランス２の蓄積エネルギの逆電圧分Ｖｎｗ（正側）が放電する。この放電が許容される期間は、パルス幅Ｔｐに対応する期間となる。この場合、前述したように、僅かな放電電圧Ｖｒｎ（図２（ｅ）参照）が発生するが、誤動作を生じるほどの大きさ（電圧）にはならない。このように、第二巻線２ｆｂに第二短パルス信号Ｓｂが付与されてからパルス幅Ｔｐに対応する所定期間にわたって第一巻線２ｆａから蓄積エネルギの逆電圧分Ｖｎｗを放電させれば、トランス２に蓄積された蓄積エネルギを確実に放電させることができる利点がある。以下、同様の動作（サイクル）が繰返される。
【００４２】
よって、このような本実施形態に係るアイソレーション回路１によれば、パルス信号Ｐｓの立上がりＰｓａに同期し、かつパルス信号Ｐｓのパルス幅Ｔｐよりも短いパルス幅Ｔｓａを有する第一短パルス信号Ｓａ、及びパルス信号Ｐｓの立下がりＰｓｂに同期し、かつパルス信号Ｐｓのパルス幅Ｔｐよりも短いパルス幅Ｔｓｂを有する第二短パルス信号Ｓｂを一次巻線２ｆに入力させるようにしたため、二次巻線２ｒからの出力電圧Ｖｏを高くすることができる。これにより、二次巻線２ｒの巻数を少なくできるなど、電力損失の低減，高効率化及び製作上のコストダウンを図ることができる。また、パルス信号Ｐｓのパルス幅Ｔｐよりも短いパルス幅Ｔｓａ及びＴｓｂを有する第一短パルス信号Ｓａ及び第二短パルス信号Ｓｂを用いるとともに、第一短パルス信号Ｓａ及び第二短パルス信号Ｓｂによるトランス２の蓄積エネルギの逆電圧分Ｖｐｗ及びＶｎｗを放電させるようにしたため、二次回路Ｃｒから無用な逆電圧分Ｖｐｗ及びＶｎｗが出力して誤動作を生じる不具合を回避でき、もって、動作の安定性及び信頼性を高めることができる。
【００４３】
なお、図７には、アイソレーション回路１の変更実施形態を示す。図７に示すアイソレーション回路１は、特に、トランス２の二次側に設けた二次回路Ｃｒを変更したものである。即ち、トランス２の二次巻線２ｒは、中間タップ２ｒｍを設けることにより、本来の二次巻線２ｒｏと補助巻線２ｒｓにより構成する。そして、補助巻線２ｒｓ，ダイオード４１，抵抗４２及びトランジスタ４３により二次側放電回路４４を構成する。この二次側放電回路４４は、図１に示したダイオード２５，２６及びＦＥＴ２７により構成する二次側放電回路３２と同様の機能を発揮させることができる。図７中、図１と同一部分には同一符号を付してその構成を明確にした。
【００４４】
以上、最良の実施形態（変更実施形態）について詳細に説明したが、本発明は、このような実施形態に限定されるものではなく、細部の回路構成，形状，部品，数量，数値，制御方法等において、本発明の精神を逸脱しない範囲で、任意に変更，追加，削除することができる。
【００４５】
例えば、第一巻線２ｆａと第二巻線２ｆｂは、トランス２の一次巻線２ｆに中間タップ２ｍを設けて構成した場合を示したが、第一巻線２ｆａと第二巻線２ｆｂは、それぞれ独立した別巻線により構成してもよい。また、パルス信号Ｐｓを主制御回路５１により生成した例を挙げたが、別途の外部回路からパルス信号Ｐｓを入力させてもよい。さらに、放電手段４における蓄積エネルギの放電させる所定期間として、第一巻線２ｆａに第一短パルス信号Ｓａが付与されてから第二短パルス信号Ｓｂが付与されるまでのパルス幅Ｔｐに対応する期間、又は第二巻線２ｆｂに第二短パルス信号Ｓｂが付与されてから第一短パルス信号Ｓａが付与されるまでのパルス幅Ｔｐに対応する期間を示したが、この所定期間は任意の長さに設定することができる。他方、充電手段５として、コンデンサ１６を示したが、出力端子２４ｐ及び２４ｎにＦＥＴ１７を接続した場合には、ＦＥＴ１７のゲート１７ｇに発生する浮遊静電容量を利用してもよいし、これら双方を利用してもよい。なお、アイソレーション回路１としてＦＥＴのゲート駆動回路Ｍに利用する場合を示したが、同様のアイソレーション機能を必要とする各種回路及び各種装置に利用できる。
【図面の簡単な説明】
【００４６】
【図１】本発明の最良の実施形態に係るアイソレーション回路の回路図、
【図２】同アイソレーション回路の各部における信号のタイミングチャート、
【図３】本発明に係るアイソレーション回路の基本原理（主要動作）を説明するための原理構成図、
【図４】同アイソレーション回路の基本原理を説明するための信号のタイミングチャート、
【図５】同アイソレーション回路の基本原理を説明するための実際の信号を示すタイミングチャート、
【図６】同アイソレーション回路の基本原理を説明するための実際の信号を示すタイミングチャート、
【図７】本発明の変更実施形態に係るアイソレーション回路の一部回路図、
【符号の説明】
【００４７】
１：アイソレーション回路，２：トランス，２ｆ：一次巻線，２ｆａ：第一巻線，２ｆｂ：第二巻線，２ｒ：二次巻線，３：短パルス生成手段，４：放電手段，５：充電手段，１１：第一スイッチ回路，１２：第一制御回路，１３：第二スイッチ回路，１４：第二制御回路，１５：放電回路，１６：コンデンサ，１７：ＦＥＴ，１７ｇ：ゲート，Ｐｓ：パルス信号，Ｐｓａ：パルス信号の立上がり，Ｐｓｂ：パルス信号の立下がり，Ｓａ：第一短パルス信号，Ｓｂ：第二短パルス信号，Ｔｐ：パルス信号のパルス幅（所定期間），Ｔｓａ：第一短パルス信号のパルス幅，Ｔｓｂ：第二短パルス信号のパルス幅，Ｖｐｗ：逆電圧分，Ｖｎｗ：逆電圧分
【図１】
2008211886.tif 000003
【図２】
2008211886.tif 000004
【図３】
2008211886.tif 000005
【図４】
2008211886.tif 000006
【図５】
2008211886.tif 000007
【図６】
2008211886.tif 000008
【図７】
2008211886.tif 000009
【手続補正書】
【提出日】平成19年2月28日(2007.2.28)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正の内容】
【図６】
2008211886.tif 000010