(57)【要約】【課題】従来のＩ２Ｃバス制御回路は、同一のＩ２Ｃバスに接続されたデバイスのうち、ストップコンディションを受け付けるタイミングの一番遅いものにあわせてストップコンディションを出力するため、ストップコンディションの受け付けタイミングの速いデバイスにとっては無駄な待ちが発生していた。【解決手段】送信制御部４１３にストップコンディション出力タイミング制御レジスタ４２２を設け、通信相手を決定するコントローラ４１９が各スレーブアドレスごとにストップコンディションの生成タイミングを最適化することで、通信時間を短縮する。【選択図】図４
2008242884.tif 000002
【特許請求の範囲】
【請求項１】
複数のスレーブデバイスが接続されるＩ２Ｃバス制御回路であって、
前記複数のスレーブデバイスの中から通信相手を決定するスレーブアドレス決定部と、
前記通信相手へ送信するデータを決定するデータ決定部と、
前記送信の終了を示すストップコンディションの出力タイミングを決定するストップコンディション出力タイミング決定部と、
前記スレーブアドレス決定部及び前記データ決定部及び前記ストップコンディション出力タイミング決定部の決定に従って送信動作をする送信制御部とを備え、
前記送信制御部は、スレーブデバイスごとに最適なタイミングでストップコンディションを出力することを特徴とするＩ２Ｃバス制御回路。
【請求項２】
請求項１記載のＩ２Ｃバス制御回路において、
前記ストップコンディション出力タイミング決定部が決定したストップコンディションの出力タイミングを有効にするか又は無効にするかを決定するストップコンディションタイミング有効／無効決定部を更に備え、
前記送信制御部は、前記ストップコンディション出力タイミング有効／無効決定部が有効と決定した場合には、前記ストップコンディション出力タイミング決定部が決定したタイミングでストップコンディションを出力し、無効と決定した場合には、予め決められたタイミングでストップコンディションを出力することを特徴とするＩ２Ｃバス制御回路。
【請求項３】
請求項１又は２に記載のＩ２Ｃバス制御回路において、
前記ストップコンディション出力タイミング決定部は、前記送信制御部の駆動クロックのモードごとのストップコンディション出力タイミングを決定することを特徴とするＩ２Ｃバス制御回路。
【請求項４】
放送されたテレビジョン信号を受信したうえで受信した前記テレビジョン信号を構成する映像信号と音声信号との復調を行って映像と音声を出力する装置であって、
放送経路を介して前記テレビジョン信号を受信するテレビジョン信号受信部と、
操作者の指示を受け付ける指示入力部と、
前記指示入力部からの入力と現在の状態とから実行すべき処理を導くイベント管理部と、
前記映像信号を復調する映像信号処理部と、
前記音声信号を復調する音声信号処理部と、
請求項１〜３のいずれか１項に記載のＩ２Ｃバス制御回路を有して、前記イベント管理部からの指示に従って前記Ｉ２Ｃバス制御回路を制御して同一Ｉ２Ｃバスに接続された前記テレビジョン信号受信部及び前記映像信号処理部及び前記音声信号処理部のうちの少なくとも１つにデータを送信するＩ２Ｃ送信制御部とを備えたことを特徴とする放送受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器等の内部デバイス間のインターフェースに使用されるＩ２Ｃバスを効率良く使用して送信時間を短縮することを可能にしたＩ２Ｃバス制御回路に関するものである。
【背景技術】
【０００２】
Ｉ２Ｃバス制御は、フィリップス社が提唱するＩ２Ｃ仕様（非特許文献１参照）に準拠する必要がある。ただし、この仕様はＩ２Ｃバス制御の実現方法を指定するものではなく、各種の実現方法が存在する。
【０００３】
Ｉ２Ｃバスに接続されるスレーブデバイスによってはＩ２Ｃ仕様規定のストップコンディションのタイミングに準拠しないものがあり、マスターデバイスがＩ２Ｃ仕様規定どおりのストップコンディションを出力してもスレーブデバイスがストップコンディションを認識しない場合がある。このため、同一Ｉ２Ｃバス上に複数のスレーブデバイスが接続された通信回路において、マスターデバイスはストップコンディションを認識するタイミングの最も遅いスレーブデバイスに合わせたタイミングでストップコンディションを出力して、Ｉ２Ｃ通信を実現している。
【０００４】
具体的に説明すると、従来のＩ２Ｃバス制御回路は、制御及び監視を行うコントローラに接続され、コントローラは通信を行いたいスレーブデバイスのスレーブアドレス及び送信したいデータを決定し、Ｉ２Ｃバス制御回路に１バイト目のデータとしてスレーブアドレスを設定すると、Ｉ２Ｃバス制御回路はスレーブアドレスを送信して送信後に割込み信号をコントローラに伝達する。コントローラはその割込みで２バイト目のデータを設定し、Ｉ２Ｃバス制御回路は２バイト目を送信して送信後に割込み信号をコントローラに伝達し、コントローラはその割込みで次の送信データを設定するといった動作を繰り返し、最後のデータ送信後の割込みでストップコンディションを出力して、連続した複数のデータの送信を実現している。
【０００５】
サブアドレスが１バイトで構成されるスレーブデバイスでは送信するデータの２バイト目がサブアドレスとなり、サブアドレスが２バイトで構成されるスレーブデバイスでは送信するデータの２バイト目及び３バイト目がサブアドレスとなる。１バイト目はスレーブアドレスである。
【０００６】
図１は、コントローラを内蔵してマイクロコントローラとして構成されたＩ２Ｃバス制御回路の図である。ただし、コントローラが別デバイスとして構成されることもあった。
【０００７】
図１のＩ２Ｃバス制御回路１１０は、Ｉ２Ｃバス１２３のデータライン（ＳＤＡ）に接続されるデータライン制御部１１１と、Ｉ２Ｃバス１２３のクロックライン（ＳＣＬ）に接続されるクロックライン制御部１１２と、コントローラ１１９からの設定に従って送信を制御する送信制御部１１３と、状態の管理、エラー検出、タイミング制御等を行うシーケンス制御部１１６とを備える。
【０００８】
送信制御部１１３は送信データレジスタ１１４及びパラレル／シリアル変換部１１５を、シーケンス制御部１１６は調停部１１７及びエラー検出部１１８をそれぞれ備える。送信制御部１１３の送信データレジスタ１１４の構成を図２に示す。
【０００９】
コントローラ１１９が送信制御部１１３の送信データレジスタ１１４にデータを設定することで、シーケンス制御部１１６が生成するタイミングに同期して送信制御部１１３の送信データレジスタ１１４に設定されたデータがパラレル／シリアル変換部１１５にて変換されてデータライン制御部１１１に伝達され、データライン制御部１１１及びクロックライン制御部１１２はシーケンス制御部１１６が生成するタイミングに同期してそれぞれデータライン（ＳＤＡ）及びクロックライン（ＳＣＬ）を制御することでデータ送信をする。
【００１０】
コントローラ１１９はＲＯＭ１２０とＲＡＭ１２１とを内蔵し、ＲＯＭ１２０にはＩ２Ｃバス制御回路１１０を制御するためのプログラムが搭載され、ＲＡＭ１２１にはプログラム実行中に使用するデータが格納される。コントローラ１１９は、ＲＯＭ１２０のプログラムを実行することでＩ２Ｃバス制御回路１１０を制御して複数のスレーブデバイスに対してデータを送信する。そのプログラムの処理の流れについて説明する。
【００１１】
ＳＴＥＰ１：コントローラ１１９は、送信するスレーブデバイス及び送信するデータを決定し、ＲＡＭ１２１に連続した複数の送信データ及び送信データ数を格納する。送信データ数が０の場合は終了。ここで、連続した複数の送信データの先頭にはスレーブアドレスを設定する。
【００１２】
ＳＴＥＰ２：コントローラ１１９は、送信制御部１１３の送信データレジスタ１１４の構成に合わせて、連続した複数の送信データのはじめの１バイト（スレーブアドレス）及びスタートコンディション制御ビットをセットしたデータ（ストップコンディション制御ビットはセットしない）を送信データレジスタ１１４に設定して、ＲＡＭ１２１の送信データ数を１減らす。
【００１３】
ＳＴＥＰ３：Ｉ２Ｃバス制御回路１１０にてスタートコンディション及び１バイトデータ（スレーブアドレス）が送信され、その送信後にＩ２Ｃバス制御回路１１０のシーケンス制御部１１６からコントローラ１１９に伝達される割込みにて、ＲＡＭ１２１の送信データ数が１以上なら、連続した複数の送信データの次の１バイトの送信データ（スタートコンディション制御ビット及びストップコンディション制御ビットはセットしない）を送信データレジスタ１１４に設定して、ＲＡＭ１２１の送信データ数を１減らす。送信データ数が０の場合はストップコンディション制御ビットをセットしたデータ（スタートコンディション制御ビット及び送信データはセットしない）を送信データレジスタ１１４に設定することで、Ｉ２Ｃバス制御回路１１０がストップコンディションを出力して送信を終了する。
【００１４】
ＳＴＥＰ４：Ｉ２Ｃバス制御回路１１０にて１バイトデータが送信され、その送信後にＩ２Ｃバス制御回路１１０のシーケンス制御部１１６からコントローラ１１９に伝達される割込みにて、ＲＡＭ１２１の送信データ数が１以上なら、連続した複数の送信データの次の１バイトの送信データ（スタートコンディション制御ビット及びストップコンディション制御ビットはセットしない）を送信データレジスタ１１４に設定して、ＲＡＭ１２１の送信データ数を１減らす。送信データ数が０だった場合はストップコンディション制御ビットをセットしたデータ（スタートコンディション制御ビット及び送信データはセットしない）を送信データレジスタ１１４に設定することで、Ｉ２Ｃバス制御回路１１０がストップコンディションを出力して送信を終了する。
【００１５】
ＳＴＥＰ５：ＳＴＥＰ４を繰り返す。
【００１６】
以上のように、従来のＩ２Ｃバス制御回路１１０で一連のデータ送信を実現していた。
【００１７】
図３は、従来のＩ２Ｃバス制御回路にて、同一Ｉ２Ｃバス上に複数のスレーブデバイスが接続された場合のＩ２Ｃ通信例である。
【００１８】
図３の上半部に示すようにデバイスＢが単独ではストップコンディションを速く認識することができる場合でも、同一Ｉ２Ｃバス上に速度の異なる複数のスレーブデバイスが接続されたときの上記ＳＴＥＰ３及びＳＴＥＰ４のストップコンディションの出力タイミングは、図３の下半部に示すように、ストップコンディションを認識するタイミングが最も遅いスレーブデバイスのタイミングに合わせて出力する。
【非特許文献１】フィリップス社：ＴＨＥ  Ｉ２Ｃ−ＢＵＳ  ＳＰＥＣＩＦＩＣＡＴＩＯＮ  ＶＥＲＳＩＯＮ  ２．１  ＪＡＮＵＡＲＹ  ２０００，インターネット〈ＵＲＬ：http://www.nxp.com/acrobat_download/literature/9398/39340011.pdf〉
【発明の開示】
【発明が解決しようとする課題】
【００１９】
上記のとおり、従来、同一Ｉ２Ｃバス上に複数のスレーブデバイスが接続された通信回路においては、マスターデバイスはストップコンディションを認識するタイミングの最も遅いスレーブデバイスに合わせたタイミングでストップコンディションを出力して、Ｉ２Ｃ通信を実現していた。
【００２０】
更に、Ｉ２Ｃバスの仕様が昨今拡張され高速での通信が可能となっており、高速の通信が可能であっても、同一Ｉ２Ｃバス上に複数のスレーブデバイスが接続された通信回路においては、ストップコンディションを認識するタイミングが最も遅いスレーブデバイスに合わせなければならないため、ストップコンディションを認識するタイミングが速いデバイスにとっては、待ち時間が発生することになる。
【００２１】
また、ＡＶ機器等の電子機器は高機能化し、機器内部のＩ２Ｃバスの通信量が増えており、これは電子機器の性能にも影響する。例えば、ＴＶにおいてチャンネルを切り換える場合には切換後のチャンネルの映像フォーマットや音声フォーマットに合わせて映像処理デバイスや音声処理デバイス等に対応したデータを一斉に送信して、この送信の間は映像ミュートや音声ミュートをかけて乱れた映像や音声を出さないようにするのが通例であるが、送信時間が長いと映像ミュートや音声ミュートをかける時間が長くなり視聴者に不快感を与えてしまう。
【課題を解決するための手段】
【００２２】
本発明は、従来の構成にストップコンディションの出力タイミングを変更する機能を追加し、各スレーブデバイスごとに最適なタイミングでストップコンディションを送信することにより、通信時間を短縮する。
【発明の効果】
【００２３】
本発明によれば、Ｉ２Ｃバス制御回路を使用した電子機器において、ストップコンディションの出力タイミングを変更する機能を追加したＩ２Ｃバス制御回路とコントローラのプログラムのみを修正すれば、安価でかつ容易に通信時間の短縮を実現でき、電子機器の性能を向上させることが可能である。
【発明を実施するための最良の形態】
【００２４】
以下、図４〜図１０を参照して、本発明に係るＩ２Ｃバス制御回路の具体例と、その応用例とを説明する。
【００２５】
《実施形態１》
図４は、コントローラを内蔵してマイクロコントローラとして構成されたＩ２Ｃバス制御回路の図である。ただし、コントローラを別デバイスとして構成してもよい。
【００２６】
図４のＩ２Ｃバス制御回路４１０は、Ｉ２Ｃバス４２３のデータライン（ＳＤＡ）に接続されるデータライン制御部４１１と、Ｉ２Ｃバス４２３のクロックライン（ＳＣＬ）に接続されるクロックライン制御部４１２と、コントローラ４１９からの設定に従って送信を制御する送信制御部４１３と、状態の管理、エラー検出、タイミング制御等を行うシーケンス制御部４１６とを備える。Ｉ２Ｃバス４２３には複数のスレーブデバイス（例えば、デバイスＡ，Ｂ，Ｃ及びＤ）４２４，４２５，４２６，４２７が接続される。
【００２７】
送信制御部４１３は送信データレジスタ４１４、パラレル／シリアル変換部４１５及びストップコンディション出力タイミング制御レジスタ４２２を、シーケンス制御部４１６は調停部４１７及びエラー検出部４１８をそれぞれ備える。
【００２８】
図５は、コントローラ４１９が持つストップコンディションタイミングテーブル４２８を示している。
【００２９】
コントローラ４１９はＲＯＭ４２０とＲＡＭ４２１とを内蔵し、ＲＯＭ４２０にはＩ２Ｃバス制御回路４１０を制御するためのプログラム及び同一Ｉ２Ｃバス４２３上に接続されるスレーブデバイス４２４〜４２７のアドレスに応じたストップコンディションの出力タイミングを管理するストップコンディションタイミングテーブル４２８が搭載され、ＲＡＭ４２１にはプログラム実行中に使用するデータが格納される。コントローラ４１９は、ＲＯＭ４２０のプログラムを実行することでＩ２Ｃバス制御回路４１０を制御して複数のスレーブデバイス４２４〜４２７に対してデータを送信する。
【００３０】
ストップコンディションタイミングテーブル４２８は、ＲＡＭ４２１に構成されてもよい。また、本実施形態では、テーブルにした場合について説明したが、他の手段で実現してもよい。
【００３１】
以下に、プログラムの処理の流れについて説明する。
【００３２】
ＳＴＥＰ１０１：コントローラ４１９は、送信するスレーブデバイス及び送信するデータを決定し、ＲＡＭ４２１に連続した複数の送信データ及び送信データ数を格納する。送信データ数が０の場合は終了。ここで、連続した複数の送信データの先頭にはスレーブアドレスを設定する。
【００３３】
ＳＴＥＰ１０２：コントローラ４１９は、送信するスレーブデバイスを決定し、ストップコンディションタイミングテーブル４２８から送信するスレーブアドレスに応じたストップコンディション出力タイミングを読み出し、ストップコンディション出力タイミング制御レジスタ４２２に設定する。
【００３４】
ＳＴＥＰ１０３：コントローラ４１９は、送信制御部４１３の送信データレジスタ４１４の構成に合わせて、連続した複数の送信データのはじめの１バイト（スレーブアドレス）及びスタートコンディション制御ビットをセットしたデータ（ストップコンディション制御ビットはセットしない）を送信データレジスタ４１４に設定して、ＲＡＭ４２１の送信データ数を１減らす。
【００３５】
ＳＴＥＰ１０４：Ｉ２Ｃバス制御回路４１０にてスタートコンディション及び１バイトデータ（スレーブアドレス）が送信され、その送信後にＩ２Ｃバス制御回路４１０のシーケンス制御部４１６からコントローラ４１９に伝達される割込みにて、ＲＡＭ４２１の送信データ数が１以上なら、連続した複数の送信データの次の１バイトの送信データ（スタートコンディション制御ビット及びストップコンディション制御ビットはセットしない）を送信データレジスタ４１４に設定して、ＲＡＭ４２１の送信データ数を１減らす。送信データ数が０の場合はストップコンディション制御ビットをセットしたデータ（スタートコンディション制御ビット及び送信データはセットしない）を送信データレジスタ４１４に設定することで、Ｉ２Ｃバス制御回路４１０がストップコンディションを出力して送信を終了する。
【００３６】
ＳＴＥＰ１０５：Ｉ２Ｃバス制御回路４１０にて１バイトデータが送信され、その送信後にＩ２Ｃバス制御回路４１０のシーケンス制御部４１６からコントローラ４１９に伝達される割込みにて、ＲＡＭ４２１の送信データ数が１以上なら、連続した複数の送信データの次の１バイトの送信データ（スタートコンディション制御ビット及びストップコンディション制御ビットはセットしない）を送信データレジスタ４１４に設定して、ＲＡＭ４２１の送信データ数を１減らす。送信データ数が０だった場合はストップコンディション制御ビットをセットしたデータ（スタートコンディション制御ビット及び送信データはセットしない）を送信データレジスタ４１４に設定することで、Ｉ２Ｃバス制御回路４１０がストップコンディションを出力して送信を終了する。
【００３７】
ＳＴＥＰ１０６：ＳＴＥＰ１０５を繰り返す。
【００３８】
図６は、従来技術と本発明の実施形態１における通信図であり、上段が従来技術を、下段が本実施形態をそれぞれ示す。図６に示すとおり、本実施形態によればスレーブデバイスごとにストップコンディションの出力タイミングを変更でき、従来は同一Ｉ２Ｃバス上に接続される複数のスレーブデバイスの中で、ストップコンディションの認識が一番遅いデバイスのタイミングで送信していたストップコンディションを各スレーブデバイスごとに最適なタイミングで出力できるようになり、ストップコンディションの出力タイミングを一番遅いスレーブデバイスのタイミングで送信する場合に生じる待ち時間の無駄がなくなり、通信時間を短縮することができる。
【００３９】
《実施形態２》
図７は、実施形態１のＩ２Ｃバス制御回路４１０において、ストップコンディション出力タイミング設定の有効又は無効を決定するストップコンディション設定機能有効／無効テーブル４２９をコントローラ４１９に加えた図である。
【００４０】
なお、ストップコンディション設定機能有効／無効テーブル４２９は、ＲＯＭ４２０に限らずＲＡＭ４２１に構成されてもよい。また、本実施形態では、テーブルにした場合について説明するが、他の手段で実現してもよい。
【００４１】
以下、プログラムの処理の流れについて説明する。ただし、ＳＴＥＰ２０３〜ＳＴＥＰ２０６は実施形態１のＳＴＥＰ１０３〜ＳＴＥＰ１０６と同じであるので、説明を省略する。
【００４２】
ＳＴＥＰ２０１：コントローラ４１９は、送信するスレーブデバイス及び送信するデータを決定し、ＲＡＭ４２１に連続した複数の送信データ及び送信データ数を格納する。送信データ数が０の場合は終了。ここで、連続した複数の送信データの先頭にはスレーブアドレスを設定する。
【００４３】
ＳＴＥＰ２０２：コントローラ４１９は、送信するスレーブデバイスを決定し、ストップコンディション設定機能有効／無効テーブル４２９から送信するスレーブデバイスに対応した有効／無効を読み出し、有効であった場合は、ストップコンディション出力タイミングテーブル４２８からストップコンディション出力タイミングを読み出し、ストップコンディション出力タイミング制御レジスタ４２２に設定する。ストップコンディション設定機能有効／無効テーブル４２９において送信するスレーブデバイスに対応した有効／無効が無効であった場合は、予め決められたストップコンディション出力タイミングをストップコンディション出力タイミング制御レジスタ４２２に設定する。
【００４４】
これにより、同一Ｉ２Ｃバス４２３上に複数の複数のスレーブデバイス４２４〜４２７が接続された通信回路において、各スレーブデバイスごとのストップコンディション出力タイミングテーブルのサイズを減らすことができる。
【００４５】
なお、本実施形態では、ストップコンディション設定機能有効／無効をテーブルとした場合について説明したが、送信データレジスタ４１４にストップコンディション機能有効／無効ビットを加えた構成で実現してもよい。
【００４６】
《実施形態３》
図８は、本発明の実施形態３におけるＩ２Ｃバス制御回路４１０の構成図である。図８のＩ２Ｃバス制御回路４１０において、送信制御部４１３及びシーケンス制御部４１６はコントローラ４１９から供給される駆動クロックを基準に動作する。駆動クロックの周波数は、コントローラ４１９の動作モードによって異なる。ここでは、コントローラ４１９が通常モードと低消費電力モードとの２つの動作モードを有する場合について説明する。
【００４７】
なお、ここでいう低消費電力モードとは、コントローラ４１９の使用する駆動クロックソースが低速クロック周波数を使用することで消費電力を抑える動作モードのことである。低消費電力モードでは通常の動作モードに比べて使用する駆動クロックが遅くなるため、実施形態１及び２のままでは通常モードと比べてストップコンディションの出力タイミングが遅くなるため、駆動クロックソースごとに最適な設定を行う必要がある。
【００４８】
図９は、通常モードと低消費電力モードとの駆動クロックソースごとに応じたストップコンディション出力タイミングを決定するためのストップコンディションタイミングテーブル４２８をコントローラ４１９に加えた図である。
【００４９】
以下、プログラムの処理の流れについて説明する。ただし、ＳＴＥＰ３０３〜ＳＴＥＰ３０６は実施形態１のＳＴＥＰ１０３〜ＳＴＥＰ１０６と同じであるので、説明を省略する。
【００５０】
ＳＴＥＰ３０１：コントローラ４１９は、送信するスレーブデバイス及び送信するデータを決定し、ＲＡＭ４２１に連続した複数の送信データ及び送信データ数を格納する。送信データ数が０の場合は終了。ここで、連続した複数の送信データの先頭にはスレーブアドレスを設定する。
【００５１】
ＳＴＥＰ３０２：コントローラ４１９は、送信するスレーブデバイスを決定し、図９のストップコンディションタイミングテーブル４２８から送信するスレーブデバイス及び動作モードに対応したストップコンディション出力タイミングを読み出し、ストップコンディション出力タイミング制御レジスタ４２２に設定する。
【００５２】
これにより、駆動クロックソースによってストップコンディションの出力タイミングが遅くなっていたのを、駆動クロックソースごとに設定できるため、駆動クロックソースによらず、同じストップコンディション出力タイミングで送信することができる。
【００５３】
なお、ストップコンディション出力中にコントローラ４１９の動作モードの変更があった場合、ストップコンディションの出力タイミングがずれることが予想されるが、コントローラ４１９がストップコンディション出力を検出し、ストップコンディション出力後に、直ちに動作モードを切り換えることで対処できる。
【００５４】
最後に、本発明に係るＩ２Ｃバス制御回路を利用した放送受信装置について説明する。
【００５５】
図１０は、本発明の放送受信装置の概略を示す機能ブロック図である。この放送受信装置は、地上アナログテレビシステムにおける放送受信装置であって、指示入力部１０００と、イベント管理部１００１と、Ｉ２Ｃ送信制御部１００２と、地上アナログチューナー部１００３と、映像信号処理部１００４と、音声信号処理部１００６とを備える。図１０において、１００５は表示装置、１００７はスピーカーである。
【００５６】
地上アナログチューナー部１００３は、アンテナからの映像／音声信号を受信する。映像信号処理部１００４は、地上アナログチューナー部１００３からの映像信号を処理する。音声信号処理部１００６は、地上アナログチューナー部１００３からの音声信号を処理する。指示入力部１０００はリモートコントローラからの送信コードを解読する。イベント管理部１００１は、指示入力部１０００から入力されるイベントを判断してＩ２Ｃ送信制御部１００２に指示を出す。Ｉ２Ｃ送信制御部１００２は、本発明に係る上記いずれかのＩ２Ｃバス制御回路を有し、イベント管理部１００１からの指示に対応してＩ２Ｃバスを介して地上アナログチューナー部１００３及び映像信号処理部１００４及び音声信号処理部１００６のうちの少なくとも１つに、データ及びデバイスのストップコンディションを受け付けるタイミングに応じたストップコンディションを送信する。
【００５７】
以上のように、本発明のＩ２Ｃバス制御回路を利用して放送受信装置を実現させることが可能である。
【００５８】
指示入力としてリモートコントローラによる指示入力を例にあげたが、リモートコントローラに限定するものではなく、あらゆるマン・マシンインターフェースに置き換えることが可能である。
【００５９】
また、チューナーは、地上アナログチューナー部として地上アナログテレビシステムにおける放送受信装置を例に挙げたが、チューナーをデジタルテレビチューナーに置き換えることでデジタルテレビシステムにおける放送受信装置を実現することが可能である。
【００６０】
更に、Ｉ２Ｃバス制御回路に関する本発明を放送受信装置に適用する例を示したが、本発明は、放送受信装置のみでなく、携帯電話やカーナビゲーションシステムといった内部のデバイス間でＩ２Ｃバスを介して通信するあらゆる電子機器に適用することができる。
【産業上の利用可能性】
【００６１】
本発明のＩ２Ｃバス制御回路によれば、電子機器内で使用されるＩ２Ｃバスの通信時間を短縮でき、電子機器の性能を向上させることができる。Ｉ２Ｃバス制御回路とコントローラのプログラムを修正するだけであるため、低コストかつ短期間で従来の電子機器に適用が可能である。
【００６２】
特に、最近、普及が進んでいるデジタルテレビでは、対応する映像フォーマットや音声フォーマットの多様化、高画質化及び高音質化に伴い、チャンネル切換時に発生するＩ２Ｃバスで送信するデータ量が増え、チャンネル切換時間が長くなってきている。本発明は、このような問題を解決するための１つの技術として有用である。
【図面の簡単な説明】
【００６３】
【図１】従来のＩ２Ｃバス制御回路の構成図である。
【図２】従来のＩ２Ｃバス制御回路の送信データレジスタの構成図である。
【図３】従来のＩ２Ｃバス制御回路にてストップコンディションを送信したときのＩ２Ｃバスの波形図である。
【図４】本発明の実施形態１におけるＩ２Ｃバス制御回路の構成図である。
【図５】図４中のコントローラが持つストップコンディションタイミングテーブルの構成図である。
【図６】従来と本発明の実施形態１とを対比して示すＩ２Ｃバス通信図である。
【図７】本発明の実施形態２におけるコントローラが持つストップコンディションタイミングテーブル及びストップコンディション設定機能有効／無効テーブルの構成図である。
【図８】本発明の実施形態３におけるＩ２Ｃバス制御回路の構成図である。
【図９】図８中のコントローラが持つストップコンディションタイミングテーブルの構成図である。
【図１０】本発明に係るＩ２Ｃバス制御回路を用いた放送受信装置のブロック図である。
【符号の説明】
【００６４】
１１０，４１０  Ｉ２Ｃバス制御回路
１１１，４１１  データライン制御部
１１２，４１２  クロックライン制御部
１１３，４１３  送信制御部
１１４，４１４  送信データレジスタ
１１５，４１５  パラレル／シリアル変換部
１１６，４１６  シーケンス制御部
１１７，４１７  調停部
１１８，４１８  エラー検出部
１１９，４１９  コントローラ
１２０，４２０  ＲＯＭ
１２１，４２１  ＲＡＭ
１２３，４２３  Ｉ２Ｃバス
４２２  ストップコンディション出力タイミング制御レジスタ
４２４  デバイスＡ
４２５  デバイスＢ
４２６  デバイスＣ
４２７  デバイスＤ
４２８  ストップコンディションタイミングテーブル
４２９  ストップコンディション設定機能有効／無効テーブル
１０００  指示入力部
１００１  イベント管理部
１００２  Ｉ２Ｃ送信制御部
１００３  チューナー
１００４  映像信号処理部
１００５  表示装置
１００６  音声信号処理部
１００７  スピーカー
【図１】
2008242884.tif 000003
【図２】
2008242884.tif 000004
【図３】
2008242884.tif 000005
【図４】
2008242884.tif 000006
【図５】
2008242884.tif 000007
【図６】
2008242884.tif 000008
【図７】
2008242884.tif 000009
【図８】
2008242884.tif 000010
【図９】
2008242884.tif 000011
【図１０】
2008242884.tif 000012