(57)【要約】【課題】ＲＦ信号を低雑音で低周波に変換することが可能な周波数コンバータおよびこれを用いた無線受信機を提供する。【解決手段】掛算結果を電流で出力する、パッシブ型のアナログ掛算器と、電流をバファリングしたバファリング電流を出力するバッファと、バファリング電流を電流電圧変換する電流電圧変換器とを具備する。または、掛算結果を電流で出力する、パッシブ型のアナログ掛算器と、電流をバファリングしたバファリング電流を出力するバッファと、バファリング電流を積分して電圧出力する積分器とを具備する。【選択図】図１
2008236135.tif 000002
【特許請求の範囲】
【請求項１】
掛算結果を電流で出力する、パッシブ型のアナログ掛算器と、
前記電流をバファリングしたバファリング電流を出力するバッファと、
前記バファリング電流を電流電圧変換する電流電圧変換器と
を具備することを特徴とする周波数コンバータ。
【請求項２】
前記アナログ掛算器が、掛算の対象として入力される第１の信号および第２の信号のうちの一方の信号の変動に応じて相補的にスイッチングされる１対のＣＭＯＳトランジスタを第１の組と第２の組の２組有し、該第１の組のＣＭＯＳトランジスタと該第２の組のＣＭＯＳトランジスタとに、前記第１の信号および前記第２の信号のうちの他方の信号の変動に応じて相補的な電流が供給されることを特徴とする請求項１記載の周波数コンバータ。
【請求項３】
前記バッファが、ゲート接地型増幅器であることを特徴とする請求項１記載の周波数コンバータ。
【請求項４】
掛算結果を電流で出力する、パッシブ型のアナログ掛算器と、
前記電流をバファリングしたバファリング電流を出力するバッファと、
前記バファリング電流を積分して電圧出力する積分器と
を具備することを特徴とする周波数コンバータ。
【請求項５】
前記アナログ掛算器が、掛算の対象として入力される第１の信号および第２の信号のうちの一方の信号の変動に応じて相補的にスイッチングされる１対のＣＭＯＳトランジスタを第１の組と第２の組の２組有し、該第１の組のＣＭＯＳトランジスタと該第２の組のＣＭＯＳトランジスタとに、前記第１の信号および前記第２の信号のうちの他方の信号の変動に応じて相補的な電流が供給されることを特徴とする請求項４記載の周波数コンバータ。
【請求項６】
前記バッファが、ゲート接地型増幅器であることを特徴とする請求項４記載の周波数コンバータ。
【請求項７】
電波を捉えてＲＦ信号を出力するアンテナと、
互いに直交する２つの発振波形を出力する直交発振波形出力回路と、
第１の信号と第２の信号との掛算結果を第１の電流で出力する、パッシブ型の第１のアナログ掛算器と、前記第１の電流をバファリングした第１のバファリング電流を出力する第１のバッファと、前記第１のバファリング電流を電流電圧変換する第１の電流電圧変換器とを有し、前記ＲＦ信号を前記第１の信号とし前記２つの発振波形のうちの一方を前記第２の信号として、前記第１の電流電圧変換器の出力に第１のベースバンド信号を得る第１の周波数コンバータと、
第３の信号と第４の信号との掛算結果を第２の電流で出力する、パッシブ型の第２のアナログ掛算器と、前記第２の電流をバファリングした第２のバファリング電流を出力する第２のバッファと、前記第２のバファリング電流を電流電圧変換する第２の電流電圧変換器とを有し、前記ＲＦ信号を前記第３の信号とし前記２つの発振波形のうちの他方を前記第４の信号として、前記第２の電流電圧変換器の出力に第２のベースバンド信号を得る第２の周波数コンバータと、
前記第１および第２のベースバンド信号を信号処理するベースバンド信号処理部と
を具備することを特徴とする無線受信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＲＦ信号を低雑音で低周波に変換するのに好適な周波数コンバータおよびこれを用いた無線受信機に関する。
【背景技術】
【０００２】
近年、無線端末の開発が盛んに行われており、その小型化、低価格化が進んでいる。無線端末において、ＲＦアナログ処理をベースバンドデジタル処理部と同じＣＭＯＳプロセスＩＣで実現することは、デジタル／アナログ処理のワンチップ化を可能にするなど、小型化、低価格化への非常に有効な手段のひとつになる。ＲＦアナログ処理では、アンテナで受信した微弱な信号をベースバンド信号に復調するため、周波数コンバータを含め低雑音特性が要求される。
【０００３】
周波数コンバータとして、ＣＭＯＳ素子を用いたアクティブ型ダブルバランス型を使用すると、スイッチングトランジスタから大きな低周波フリッカ（１／ｆ）雑音が出力されることが知られている。したがって、この周波数コンバータを、出力周波数がＤＣ近傍となるダイレクトコンバージョン受信機に適用する場合、バイポーラトランジスタを用いた場合に達成できる程度の低ノイズ特性が得られなくなってしまう。
【０００４】
これを解決する一つの方法として、パッシブ型ダブルバランス型のＣＭＯＳ周波数コンバータを使用することが知られている。パッシブ型ダブルバランス型では、スイッチングトランジスタに定常的な電流を流さないようにするので、上記雑音の発生を抑えることが可能となる（例えば非特許文献１参照）。また、このタイプの周波数コンバータは、アクティブ型ダブルバランス型と異なり、トランジスタを縦積みにする回路構成ではないため、耐圧の低い微細ＣＭＯＳプロセスの適用も容易であるという利点も有する。
【０００５】
パッシブ型ダブルバランス型の周波数コンバータの出力はそのままでは電流であるため、後段のアナログベースバンド処理部（具体的にはローパスフィルタや可変利得増幅器など）に接続するには、通常何らかの電流電圧変換手段の介在が必要である。一般に電流電圧変換器は、例えば、ＣＭＯＳ素子を用いたオペアンプと、このオペアンプに接続されたフィードバック抵抗（抵抗と容量の並列接続の場合もある）とにより構成することができる。これにより、ＣＭＯＳ周波数コンバータの出力電流はフィードバック抵抗に流されオペアンプの出力側で電圧出力となる。この電圧出力は次段のアナログベースバンド処理部に供給することができる。
【０００６】
このようなＣＭＯＳ周波数コンバータと電流電圧変換器とを用いた構成において、ＣＭＯＳ周波数コンバータで使用されている差動ＭＯＳトランジスタが過渡的に両方ともオン（電流通過の抵抗Ｒｔが低い状態）になった場合を考えると、この場合には、オペアンプに対する入力換算雑音源が、この抵抗Ｒｔを入力抵抗としてオペアンプに接続された状態になっている。したがって、雑音がＲｋ／Ｒｔ倍され電流電圧変換器から出力される。
【０００７】
一般に、フィードバック抵抗Ｒｋは所定の変換利得を得るためにｋΩのオーダーであり、スイッチのオン抵抗は数〜数十Ωである。よって、雑音は非常に大きく増幅されてしまう。すなわち、パッシブ型ダブルバランス型のＣＭＯＳ周波数コンバータは、単体の特性としては低雑音であるが、後段のアナログベースバンド処理部と組み合わせるとトータルとしての雑音特性は劣化する、と言える。また、同様に、後段にデルタシグマ（ΔΣ）型ＡＤ変換器などのＡＤ変換器を接続する場合も、その初段の積分器が電流電圧変換器とほぼ同様な構成となるため、大きな雑音が発生する。
【非特許文献１】W. Redman-White, D.M.W. Leenaerts, “1/f noise in passive CMOS mixers for low and zero IF integrated receivers,” European Solid-State Circuit Conference, Villach, Austria, Sep.2001.
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、ＲＦ信号を低雑音で低周波に変換することが可能な周波数コンバータおよびこれを用いた無線受信機を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一態様に係る周波数コンバータは、掛算結果を電流で出力する、パッシブ型のアナログ掛算器と、前記電流をバファリングしたバファリング電流を出力するバッファと、前記バファリング電流を電流電圧変換する電流電圧変換器とを具備する。
【００１０】
すなわち、周波数変換機能を有するアナログ掛算器に電流出力型でパッシブ型のものを用い、電圧出力を得るために電流電圧変換器を用いる。ここで、アナログ掛算器と電流電圧変換器との間に、アナログ掛算器により生成された電流をバファリングし、バファリング電流を生成するバッファを設け、このバッファを介したバファリング電流を電流電圧変換器に導く。このようにすれば、電流電圧変換器の入力端に対する等価的なシリーズ抵抗Ｒｓは、バッファの出力インピーダンスとなり、前述のスイッチのオン抵抗に比べ非常に高い値を実現でき、電流電圧変換器の入力換算雑音源の雑音に対する利得を大きく抑制することができる。よって、ＲＦ信号を低周波に変換する周波数コンバータとして有用である。
【００１１】
また、本発明の別の態様に係る周波数コンバータは、掛算結果を電流で出力する、パッシブ型のアナログ掛算器と、前記電流をバファリングしたバファリング電流を出力するバッファと、前記バファリング電流を積分して電圧出力する積分器とを具備する。
【００１２】
すなわち、周波数変換機能を有するアナログ掛算器に電流出力型でパッシブ型のものを用い、電圧出力を得るために積分器を用いる。ここで、アナログ掛算器と積分器との間に、アナログ掛算器により生成された電流をバファリングし、バファリング電流を出力するバッファを設け、このバッファを介したバファリング電流を積分器に導く。このようにすれば、積分器の入力端に対する等価的なシリーズ抵抗Ｒｓは、バッファの出力インピーダンスとなり、前述のスイッチのオン抵抗に比べ非常に高い値を実現でき、積分器の入力換算雑音源の雑音に対する利得を大きく抑制することができる。よって、ＲＦ信号を低周波に変換する周波数コンバータとして有用である。
【００１３】
また、本発明の一態様に係る無線受信機は、電波を捉えてＲＦ信号を出力するアンテナと、互いに直交する２つの発振波形を出力する直交発振波形出力回路と、第１の信号と第２の信号との掛算結果を第１の電流で出力する、パッシブ型の第１のアナログ掛算器と、前記第１の電流をバファリングした第１のバファリング電流を出力する第１のバッファと、前記第１のバファリング電流を電流電圧変換する第１の電流電圧変換器とを有し、前記ＲＦ信号を前記第１の信号とし前記２つの発振波形のうちの一方を前記第２の信号として、前記第１の電流電圧変換器の出力に第１のベースバンド信号を得る第１の周波数コンバータと、第３の信号と第４の信号との掛算結果を第２の電流で出力する、パッシブ型の第２のアナログ掛算器と、前記第２の電流をバファリングした第２のバファリング電流を出力する第２のバッファと、前記第２のバファリング電流を電流電圧変換する第２の電流電圧変換器とを有し、前記ＲＦ信号を前記第３の信号とし前記２つの発振波形のうちの他方を前記第４の信号として、前記第２の電流電圧変換器の出力に第２のベースバンド信号を得る第２の周波数コンバータと、前記第１および第２のベースバンド信号を信号処理するベースバンド信号処理部とを具備する。
【００１４】
この無線受信機は、上記の周波数コンバータを、直交する２つの軸による復調器として用いた受信機である。
【発明の効果】
【００１５】
本発明によれば、ＲＦ信号を低雑音で低周波に変換することが可能な周波数コンバータおよびこれを用いた無線受信機を提供することができる。
【発明を実施するための最良の形態】
【００１６】
上記一態様または別の態様の周波数コンバータにおける実施態様として、前記アナログ掛算器が、掛算の対象として入力される第１の信号および第２の信号のうちの一方の信号の変動に応じて相補的にスイッチングされる１対のＣＭＯＳトランジスタを第１の組と第２の組の２組有し、該第１の組のＣＭＯＳトランジスタと該第２の組のＣＭＯＳトランジスタとに、前記第１の信号および前記第２の信号のうちの他方の信号の変動に応じて相補的な電流が供給される、とすることができる。いわゆるダブルバランス型のアナログ掛算器を使用するものである。
【００１７】
また、実施態様として、前記バッファが、ゲート接地型増幅器である、とすることができる。ゲート接地型増幅器によれば、電流で信号入力でき、かつ出力インピーダンスを前述のスイッチオン抵抗に比べ非常に高くすることができるため、電流電圧変換器や積分器の入力換算雑音源の雑音に対する利得を大きく抑制することが容易に可能である。
【００１８】
以上を踏まえ、以下では実施形態を図面を参照しながら説明する。図１は、一実施形態に係る周波数コンバータを示している。図１に示すように、この周波数コンバータは、アナログ掛算器１３、バッファ１６、オペアンプ１７、フィードバック抵抗１８、１９を有する。
【００１９】
アナログ掛算器１３は、被掛算信号入力端子１１、１２（端子１１は＋側、端子１２は−側）からの被掛算信号（電圧）を差動で受ける。また、アナログ掛算器１３は、掛算信号入力端子１４、１５（端子１４が＋側、端子１５が−側）からの掛算信号（電圧）を差動で受ける。被掛算信号と掛算信号とはアナログ掛算器１３内部で掛算されて掛算結果に相当する信号となり、差動の電流信号としてバッファ１６に供給される。
【００２０】
バッファ１６では、供給された差動の電流信号をバファリングしてそのバファリング電流を差動で出力する。バッファ１６の出力電流が供給される、オペアンプ１７とそのフィードバック抵抗１８、１９とは電流電圧変換器を構成する。すなわち、バッファ１６から出力された電流は、オペアンプ１７の正負入力端の入力インピーダンスがそれぞれ十分に大きいため、フィードバック抵抗１８、１９にほぼすべて流れる。これにより、電流に比例した出力電圧がオペアンプ１７の正負の出力端にそれぞれ発生する。これらの電圧は出力端子２０、２１に導かれる。
【００２１】
このような周波数コンバータでは、オペアンプ１７の入力換算雑音源の雑音は、バッファ１６の出力インピーダンスをＲｓ、フィードバック抵抗１８、１９をそれぞれＲｆとして、Ｒｆ／Ｒｓ倍に増幅され出力されることになる。ここでバッファ１６の出力インピーダンスＲｓは、バッファという性質から非常に大きく設定することが可能である。よって、Ｒｆ／Ｒｓを小さくして低雑音特性の周波数コンバータとすることができる。これは、バッファ１６が省略されアナログ掛算器１３の出力電流が直接に、オペアンプ１７と、そのフィードバック抵抗１８、１９とにより構成された電流電圧変換器に接続されている場合（特にその場合でアナログ掛算器１３内のスイッチがすべてオンしている状態）と比較すると歴然である。すなわちバッファ１６が省略された場合は、アナログ掛算器１３の出力インピーダンスが非常に低くなる状態が発生するため、オペアンプ１７の入力換算雑音源の雑音は大きく増幅される。
【００２２】
なお、バッファ１６自体から発生するノイズも一般には存在するが、バッファ１６の電流利得は大きくなくてもよく、総合すれば、バッファ１６の導入することによる低雑音化の効果の方が顕著に大きい。
【００２３】
次に、図２は、図１に示した周波数コンバータをより具体的に示している。図２において図１中に示した構成要素と同一のものには同一符号を付している。その説明は省略する。
【００２４】
図２に示すように、アナログ掛算器１３は、入力端子１１、１２からの差動電圧を制御電圧とする電圧制御型の電流源Ｊ１（すなわち電流源Ｊ１はトランスコンダクタ）、キャパシタＣ１、Ｃ２、１対のＣＭＯＳトランジスタＱ１、Ｑ２、もうひとつの１対のＣＭＯＳトランジスタＱ３、Ｑ４を有する。
【００２５】
また、バッファ１６は、ＣＭＯＳトランジスタＱ５、電流源Ｊ２、負荷インピーダンスＺ１からなるゲート接地型増幅器と、ＣＭＯＳトランジスタＱ６、電流源Ｊ３、負荷インピーダンスＺ２からなるもうひとつのゲート接地型増幅器とを有する。
【００２６】
アナログ掛算器１３においては、電流源Ｊ１の出力電流は、入力端子１１、１２からの差動電圧の変動に応じて半波と次の半波とで向きが交番する。このような交番電流がキャパシタＣ１、Ｃ２を介して、トランジスタＱ１、Ｑ２で構成される第１のスイッチングペアと、トランジスタＱ３、Ｑ４で構成される第２のスイッチングペアとに、互いに電流の向きを逆方向とするように供給される。トランジスタＱ１、Ｑ２では、入力端子１４、１５からの差動電圧の変動に応じて半波と次の半波とでオンとなるトランジスタが交番する。また、トランジスタＱ３、Ｑ４でも、同様に、入力端子１４、１５からの差動電圧の変動に応じて半波と次の半波とでオンとなるトランジスタが交番する。
【００２７】
これにより、トランジスタＱ１とトランジスタＱ４のソース同士の接続ノードには、電流源Ｊ１からの差動電流の変動と、入力端子１４、１５からの差動電圧の変動との積（論理積）に相当するように電流が発生する。また、トランジスタＱ３とトランジスタＱ２のソース同士の接続ノードにも、上記の積と全く逆の極性の積に相当するように電流が発生する。これらの発生した電流がアナログ掛算器１３の差動の電流出力となる。
【００２８】
バッファ１６として用いられているゲート接地型増幅器には、トランジスタＱ５、Ｑ６の各ゲートに共通のバイアス電圧が与えられており、それらのソースにアナログ掛算器１３の出力電流が導かれる。これらの導かれた電流は、電流源Ｊ２、Ｊ３のためグラウンドには流れず、トランジスタＱ５、Ｑ６のソースからドレインの側に流れる。ドレインの側に流れた電流は、オペアンプ１７とそのフィードバック抵抗１８、１９とにより構成された電流電圧変換器の入力インピーダンスが非常に低いため、負荷インピーダンスＺ１、Ｚ２を避けて、フィードバック抵抗１８、１９に電流入力される。負荷インピーダンスＺ１、Ｚ２およびトランジスタＱ５、Ｑ６によって決まるインピーダンスは、バッファ１６の出力インピーダンスＲｓにそれぞれ相当する。
【００２９】
この形態は、電流源Ｊ１を有するトランスコンダクタと、トランジスタＱ１、Ｑ２のペアおよびトランジスタＱ３、Ｑ４のペアとでダブルバランス型を構成するＣＭＯＳ周波数コンバータになっている。また、トランジスタＱ１、Ｑ２のペアおよびトランジスタＱ３、Ｑ４のペアに定常電流（バイアス電流）が流れないパッシブ型なので、大きな低周波フリッカ（１／ｆ）雑音の発生を防止できる。このため、特に、出力周波数がＤＣ近傍となるダイレクトコンバージョン受信機に適用する場合に向いている。また、アナログ掛算器１３においてトランジスタを縦積みにする回路構成ではないため、耐圧の低い微細ＣＭＯＳプロセスの適用も容易である。
【００３０】
次に、図３は、別の実施形態に係る周波数コンバータがΔΣ型ＡＤ変換器の入力側に配された場合の構成を示している。図３において既出の図中に示した構成要素と同一のものには同一符号を付し、その説明を省略する。
【００３１】
この形態は、バッファ１６Ａの出力に、オペアンプ１７と、そのフィードバックインピーダンス素子１８Ａ、１９Ａとからなる積分器を設けている。積分器の差動の電圧出力は、デジタル化回路３１に導かれる。デジタル化回路３１では、所定のサンプル周期で、入力される差動の電圧をデジタル信号に変換する。このデジタル信号出力は、デジタル信号出力端子３２に導かれる。
【００３２】
フィードバックインピーダンス素子１８Ａ、１９Ａには、積分特性を得るため、キャパシタか、あるいはキャパシタと高抵抗の抵抗器との並列接続を用いる。このような積分器の場合も、図２中に示した電流電圧変換器の場合と同様に、バッファ１６Ａから出力された電流は、オペアンプ１７の入力インピーダンスが大きいためほぼすべてインピーダンス素子１８Ａ、１９Ａに流入する。
【００３３】
デジタル化回路３１のデジタル信号出力は、バッファ１６Ａに備えられた電流源Ｊ２Ａ、Ｊ３Ａにも導かれる。電流源Ｊ２Ａ、Ｊ３Ａは、ともに例えば、複数の電流源の並列接続とすることができる。これらの複数の電流源それぞれは、導かれたデジタル信号が示す値の大きさによりオンオフが制御され、全体としてトランジスタＱ５、Ｑ６のバイアス電流を調整する。これでΔΣ変調が行われることによりノイズシェーピングが可能である。
【００３４】
このように周波数コンバータをＡＤ変換器に適用した場合も、積分器に用いるオペアンプ１７の入力換算雑音源の影響は、バッファ１６Ａの負荷インピーダンスＺ１、Ｚ２を十分に大きくすることにより、効果的に抑圧される。
【００３５】
次に、以上説明の周波数コンバータを携帯電話機などの無線送受信機に応用する場合について図４を参照して説明する。図４は、一実施形態に係る無線受信機の構成（ただし無線送信機との兼用機）を示している。この例では、送受の切り替えを時分割で行うＴＴＤ（time division duplex）方式を示すが、実施形態としてこれに限らず、ＦＤＤ（frequency division duplex）方式などを採用することもできる。
【００３６】
図１４に示すように、この兼用機は、送信信号生成処理部５１、送受信スイッチ５２、アンテナ５３、バンドパスフィルタ５４、低雑音増幅器５５、バンドパスフィルタ５６、周波数コンバータ５７、５８、直交発振波形出力回路５９、ベースバンド信号処理部（受信用）６０を有する。周波数コンバータ５７、５８については、それぞれ、上記説明の各実施形態に係る周波数コンバータを用いることができる。
【００３７】
この兼用機の動作を各構成要素の機能とともに説明する。送信信号生成処理部５１では、直交ベースバンド送信信号の生成、それらの信号によるキャリア波形の直交変調および合成、さらに電力増幅などの各処理がなされる。電力増幅された信号は、送受信スイッチ５２が送受のうちの送側に切り替えられた状態においてアンテナ５３に供給される。アンテナ５３に供給された信号は電波として放射される。
【００３８】
受信時には、電波として空中に放射された信号がアンテナ５３により捉えられ、ＲＦ信号として送受信スイッチ５２が受側に切り替えられた状態においてバンドパスフィルタ５４に導かれる。バンドパスフィルタ５４では不要周波数成分の除去がされ、その出力が低雑音増幅器５５で低雑音特性の下、増幅される。低雑音増幅されたＦＲ信号はバンドパスフィルタ５６に導かれて不要周波数成分の除去がされ、その出力たるＲＦ信号が２つの周波数コンバータ５７、５８に入力される。この２つの周波数コンバータ５７、５８は直交復調器として機能する。
【００３９】
すなわち、周波数コンバータ５７、５８では、入力されたＲＦ信号を、直交発振波形出力回路５９からの発振波形（ローカル信号または局部発振信号とも呼ばれる）を用い直交する２つの軸で復調する。この発振波形は、入力されたＲＦ信号のキャリア周波数と同じ周波数である。復調で得られた復調２相ベースバンド信号は、ベースバンド信号処理部（受信用）６０に導かれ、ベースバンド信号処理部６０では、送られてきた情報を再生するための所定のベースバンド処理がなされる。
【００４０】
この実施形態の無線送信機では周波数コンバータ５７、５８としてすでに説明した実施形態のものが用いられるので、ＲＦ信号を低雑音でベースバンド信号に変換することが可能である。
【００４１】
なお、本発明は上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記各実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素からいくつかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００４２】
【図１】一実施形態に係る周波数コンバータを示す構成図。
【図２】図１に示した周波数コンバータをより具体的に示す構成図。
【図３】別の実施形態に係る周波数コンバータをΔΣ型ＡＤ変換器の入力側に配した場合を示す構成図。
【図４】一実施形態に係る無線受信機の構成を示すブロック図。
【符号の説明】
【００４３】
１１…被掛算信号入力端子（＋側）、１２…被掛算信号入力端子（−側）、１３…アナログ掛算器、１４…掛算信号入力端子（＋側）、１５…掛算信号入力端子（−側）、１６，１６Ａ…バッファ、１７…オペアンプ、１８，１９…フィードバック抵抗、１８Ａ，１９Ａ…フィードバックインピーダンス素子、２０…出力端子（＋側）、２１…出力端子（−側）、３１…デジタル化回路、３２…デジタル信号出力端子、５１…送信信号生成処理部、５２…送受信スイッチ、５３…アンテナ、５４…バンドパスフィルタ、５５…低雑音増幅器、５６…バンドパスフィルタ、５７，５８…周波数コンバータ、５９…直交発振波形出力回路、６０…ベースバンド信号処理部（受信）。
【図１】
2008236135.tif 000003
【図２】
2008236135.tif 000004
【図３】
2008236135.tif 000005
【図４】
2008236135.tif 000006