(57)【要約】【課題】簡易な構成で、撮像された撮像画像の温度変化による画質の劣化の防止を実現する。【解決手段】  撮像素子からＡ／Ｄ変換器を有するＡＦＥに撮像信号を出力（ステップＳ２１６）する前に、撮像素子内の撮像部に入射する一定レベルの光信号に相当する擬似的な電気信号である擬似画素信号を撮像素子内で発生させ、当該擬似画素信号を整形してＡＦＥに出力し（ステップＳ２１３）、ＡＦＥ内のタイミング調整回路部において、当該擬似信号に基づいて、Ａ／Ｄ変換器における駆動のタイミングを調整するようにする。これにより、撮像素子から出力される撮像信号とＡ／Ｄ変換器のサンプリングタイミングとの時間的相対関係が当該撮像装置における環境温度に依らず一定となる。【選択図】図３
2008236648.tif 000002
【特許請求の範囲】
【請求項１】
入射した光信号を電気信号として撮像する撮像部を含む撮像素子と、
前記撮像部で撮像された電気信号をデジタル信号に変換するＡ／Ｄ変換器と、
前記撮像素子内に設けられ、前記撮像素子から前記Ａ／Ｄ変換器に前記電気信号を出力する前に、前記撮像部に入射する一定レベルの光信号に相当する擬似的な電気信号である擬似信号を発生する擬似信号発生部と、
前記擬似信号発生部で発生させた擬似信号を整形する擬似信号整形部と、
前記擬似信号整形部で整形した擬似信号に基づいて、前記Ａ／Ｄ変換器における駆動のタイミングを調整するタイミング調整部と
を有することを特徴とする撮像装置。
【請求項２】
前記Ａ／Ｄ変換器を駆動させるための駆動信号を発生する駆動信号発生部を更に有し、
前記タイミング調整部は、前記駆動信号発生部で発生させた駆動信号と前記擬似信号整形部で整形した擬似信号との位相差に応じて、前記Ａ／Ｄ変換器における駆動のタイミングを調整することを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記タイミング調整部は、前記駆動信号発生部で発生させた駆動信号の位相を調整して、前記Ａ／Ｄ変換器における駆動のタイミングを調整することを特徴とする請求項２に記載の撮像装置。
【請求項４】
前記擬似信号整形部は、前記撮像素子内に形成されていることを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
【請求項５】
入射した光信号を電気信号として撮像する撮像部を含む撮像素子と、前記撮像部で撮像された電気信号をデジタル信号に変換するＡ／Ｄ変換器とを備えた撮像装置の駆動方法であって、
前記撮像素子から前記Ａ／Ｄ変換器に前記電気信号を出力する前に、前記撮像部に入射する一定レベルの光信号に相当する擬似的な電気信号である擬似信号を前記撮像素子内で発生させる擬似信号発生ステップと、
前記擬似信号発生ステップで発生させた擬似信号を整形する擬似信号整形ステップと、
前記擬似信号整形ステップで整形した擬似信号に基づいて、前記Ａ／Ｄ変換器における駆動のタイミングを調整するタイミング調整ステップと
を有することを特徴とする撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入射した光信号を電気信号として撮像する撮像部と、当該撮像部で撮像された電気信号をデジタル信号に変換するＡ／Ｄ変換部とを備えた撮像装置及びその駆動方法に関するものである。
【背景技術】
【０００２】
ＣＣＤやＣＭＯＳセンサ等の固体撮像素子を用いた撮像装置においては、駆動信号発生器から供給されるクロックによって当該固体撮像素子及びＡ／Ｄ変換器を駆動する。そして、固体撮像素子の出力であるアナログ信号をＡ／Ｄ変換器でサンプリングしてデジタル信号に変換するという構成が一般的である（例えば、特許文献１参照）。図７を用いて一般的な撮像装置の構成例について説明する。
【０００３】
図７は、一般的な撮像装置の概略構成を示すブロック図である。
図７の１０１は、（固体）撮像素子を示し、例えば、ＣＣＤやＣＭＯＳセンサ等が使用される。１０２は、撮像素子１０１の出力であるアナログ信号（Ｓｉｇ＿ＯＵＴ）をデジタル信号に変換するＡ／Ｄ変換器であるが、通常、ゲイン可変アンプなどの機能も併せ持ったアナログ・フロント・エンド（ＡＦＥ）として構成される。ここでは、「ＡＦＥ」として図示している。
【０００４】
２０１は、ＡＦＥ１０２内部に備えられたＤＬＬなどで構成されるタイミング調整回路部であり、ＡＦＥ１０２外部から供給される駆動クロック（ＡＦＥ＿ＣＬＫ）から生成するＡＦＥ内部動作クロックのタイミング調整を行なう。このＡＦＥ１０２によってデジタル信号に変換された画像信号は、ＤＳＰ（Digital Signal Proseccer）などの後段の処理ブロックに送られることとなる。
【０００５】
１０４は、駆動信号発生器であり、撮像素子１０１やＡＦＥ１０２の駆動を制御する駆動信号を発生する。図７においては、撮像素子１０１の駆動クロック（Ｓｅｎｓｏｒ＿ＣＬＫ）、ＡＦＥ１０２の駆動クロック（ＡＦＥ＿ＣＬＫ）を、それぞれ撮像素子１０１及びＡＦＥ１０２に供給している。
【０００６】
図７に示す構成では、駆動信号発生器１０４から供給されるＳｅｎｓｏｒ＿ＣＬＫによって撮像素子１０１が駆動されてＳｉｇ＿ＯＵＴを出力し、これをＡＦＥ１０２でサンプリングすることになる。この際、Ｓｅｎｓｏｒ＿ＣＬＫの配線遅延、撮像素子１０１内部の回路遅延、Ｓｉｇ＿ＯＵＴの配線遅延などで決まる遅延量に応じて、ＡＦＥ１０２のサンプリングタイミングを調整する必要がある。そこで、タイミング調整回路部２０１による設定によって、これらの遅延時間を吸収して良好な画像を得るようにする。
【０００７】
図８は、図７の駆動信号発生器による各駆動信号のタイミング及びＡＦＥの内部クロックのタイミングを示すタイミングチャートである。
駆動信号発生器１０４から撮像素子１０１にＳｅｎｓｏｒ＿ＣＬＫが供給されて撮像素子１０１が駆動し、ＡＦＥ１０２に画素信号（Ｓｉｇ＿ＯＵＴ）が入力されるまでの間に、配線遅延、回路遅延などの遅延が生じる。この際、ＡＦＥ１０２では、ＡＦＥ＿ＣＬＫからサンプリング動作を行なう内部クロックを生成するタイミング調整回路部２０１の設定により、この遅延量を吸収し、画素信号の安定期間でＡ／Ｄ変換のサンプリング動作が行なわれるように調整する。即ち、タイミング調整回路部２０１では、予め定められている、配線遅延や回路遅延などの一定の遅延量に基づいて、ＡＦＥ＿ＣＬＫを調整し、内部クロックを生成するようにしている。
【０００８】
【特許文献１】特開２００３−２２９９９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、図８に示すＳｉｇ＿ＯＵＴの信号の遅延量は、どのような条件下でも一定というわけではない。例えば、温度変化によるインピーダンスの変化により、当該遅延量も温度に依存する。一般的には、インピーダンスの低下する低温環境下では遅延量が減少するため、相対的にＳｉｇ＿ＯＵＴの位相は早まる方向に変化し、逆に、高温環境下ではインピーダンスが増加するため遅延量も増加し、Ｓｉｇ＿ＯＵＴの位相は、更に遅延する方向に変化する。このため、通常の環境下（常温）で各駆動信号の位相関係が適切に調整されていても、高温や低温の環境下ではこれらの位相関係が崩れることになる。
【００１０】
このように、各駆動信号の位相関係が崩れた場合であっても、図８に示す信号安定期間をサンプリングできる範囲内であれば特に問題ないが、信号安定期間を超えて位相関係が変化した場合には、当然、撮像された撮像画像の画質の劣化を引き起こすこととなる。
【００１１】
近年では、多画素化による信号周波数の高速化や、高画質化によるノイズレベルの低減要求により、サンプリング可能な信号安定期間も短くなっているため、このような位相関係の崩れを引き起こす問題の影響はより大きくなってきている。
【００１２】
この問題を解決するための手段としては、例えば、タイミング調整回路部２０１による設定を温度によって変更し、それぞれの温度に適した設定にするという方法が考えられる。しかしながら、上述した遅延量の温度変化分は個体によって差があり、また、基板や撮像素子の温度を正確に検出することは非常に困難である。また、細かい温度条件を区分けし、それぞれに適した設定を記憶するというのも、装置構成及びその処理内容が煩雑化して現実的ではない。
【００１３】
即ち、従来の撮像装置では、撮像素子１０１の出力信号の温度変化による遅延量に対して、簡易な構成で、その遅延量の調整を行なうことができなかった。これにより、簡易な構成で、撮像された撮像画像の温度変化による画質の劣化を防止することが困難であった。
【００１４】
本発明は上述の問題点に鑑みてなされたものであり、簡易な構成で、撮像された撮像画像の温度変化による画質の劣化の防止を実現する撮像装置及びその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明の撮像装置は、入射した光信号を電気信号として撮像する撮像部を含む撮像素子と、前記撮像部で撮像された電気信号をデジタル信号に変換するＡ／Ｄ変換器と、前記撮像素子内に設けられ、前記撮像素子から前記Ａ／Ｄ変換器に前記電気信号を出力する前に、前記撮像部に入射する一定レベルの光信号に相当する擬似的な電気信号である擬似信号を発生する擬似信号発生部と、前記擬似信号発生部で発生させた擬似信号を整形する擬似信号整形部と、前記擬似信号整形部で整形した擬似信号に基づいて、前記Ａ／Ｄ変換器における駆動のタイミングを調整するタイミング調整部とを有する。
【００１６】
本発明の撮像装置の駆動方法は、入射した光信号を電気信号として撮像する撮像部を含む撮像素子と、前記撮像部で撮像された電気信号をデジタル信号に変換するＡ／Ｄ変換器とを備えた撮像装置の駆動方法であって、前記撮像素子から前記Ａ／Ｄ変換器に前記電気信号を出力する前に、前記撮像部に入射する一定レベルの光信号に相当する擬似的な電気信号である擬似信号を前記撮像素子内で発生させる擬似信号発生ステップと、前記擬似信号発生ステップで発生させた擬似信号を整形する擬似信号整形ステップと、前記擬似信号整形ステップで整形した擬似信号に基づいて、前記Ａ／Ｄ変換器における駆動のタイミングを調整するタイミング調整ステップとを有する。
【発明の効果】
【００１７】
本発明によれば、撮像素子から出力される電気信号とＡ／Ｄ変換器のサンプリングタイミングとの時間的相対関係を、当該撮像装置における環境温度に依らず一定とすることができる。これにより、簡易な構成で、撮像された撮像画像の温度変化による画質の劣化の防止を図ることができる。
【発明を実施するための最良の形態】
【００１８】
以下に、添付図面を参照しながら、本発明の実施形態について説明する。
【００１９】
図１は、本発明の実施形態に係る撮像装置１００の概略構成を示すブロック図である。ここで、図１の各構成において、図７と同様の構成については、同様の符号を付している。
【００２０】
図１の１０１は、（固体）撮像素子であり、本実施形態では、例えば、ＣＣＤ又はＣＭＯＳセンサが使用される。１０２は、アナログ・フロント・エンド（ＡＦＥ）である。ＡＦＥ１０２は、撮像素子１０１からの電気信号（撮像信号）に対し、アナログ−デジタル変換やＯＢクランプ、ゲイン可変アンプなどを行なう機能を有する。ここで、ＯＢクランプ処理とは、撮像素子１０１の遮光部（オプティカルブラック部：ＯＢ部）の出力が所定値となるように信号に対してオフセット調整を行なう処理である。
【００２１】
１０３は、ＤＳＰ（Digital Signal Proseccer）であり、ＡＦＥ１０２からのデータ（デジタル信号）に対して各種の補正処理及び現像処理を行なう。また、ＤＳＰ１０３では、ＲＯＭ１０６、ＲＡＭ１０７等の各種のメモリの制御や、記録媒体１０８への画像データの書き込み処理等が行なわれる。
【００２２】
１０４は、撮像素子１０１、ＡＦＥ１０２及びＤＳＰ１０３に対して、クロック信号や制御信号等の駆動信号を供給する駆動信号発生器であり、ＣＰＵ１０５により制御される。
【００２３】
１０５は、ＤＳＰ１０３や駆動信号発生器１０４の制御、及び、測光・測距などを行なう不図示の各部（測光制御部及び測距制御部）によるカメラ機能の制御を行なうＣＰＵである。また、ＣＰＵ１０５には、１０９〜１１１の各スイッチ及びモードダイアル１１２が接続され、それぞれの状態に応じた処理を実行する。
【００２４】
１０６は、ＣＰＵ１０５が処理を行なう当該撮像装置１００の制御プログラムや各種の補正データを記憶するＲＯＭである。１０７は、ＤＳＰ１０３で処理される画像データや補正データを一時的に記憶するＲＡＭである。ここで、ＲＡＭ１０７は、ＲＯＭ１０６より高速のアクセスが可能である。
【００２５】
１０８は、撮影された画像の画像データを保存するコンパクトフラッシュ（登録商標）カード等の記録媒体であり、不図示のコネクタを介して当該撮像装置１００と接続されている。
【００２６】
１０９は、当該撮像装置１００を起動させるための電源スイッチである。１１０は、測光処理、測距処理等の動作開始を指示する第１のシャッタースイッチＳＷ１である。１１１は、不図示のミラー及びシャッターを駆動し、撮像素子１０１から読み出した信号をＡＦＥ１０２、ＤＳＰ１０３を介して記録媒体１０８に書き込む一連の撮像動作の開始を指示する第２のシャッタースイッチＳＷ２である。
【００２７】
次に、図１に示す撮像装置１００の動作の手順について説明する。
図２は、本発明の実施形態に係る撮像装置１００の駆動方法を示すフローチャートである。
【００２８】
まず、ステップＳ１０１では、ＣＰＵ１０５は、撮像装置１００を起動する電源スイッチ（電源ＳＷ）１０９がＯＮされているか否かを判定する。この判定の結果、電源スイッチ１０９がＯＦＦである場合には、電源スイッチ１０９がＯＮと判定されるまで、ステップＳ１０１で待機する。一方、ステップＳ１０１の判定の結果、電源スイッチ１０９がＯＮである場合には、ステップＳ１０２に進む。
【００２９】
ステップＳ１０２では、ＣＰＵ１０５は、モードダイアル１１２が撮影モードに設定されているか否かを判定する。この判定の結果、撮影モード以外のその他のモードに設定されている場合には、ステップＳ１０３に進み、選択されているモードに応じた処理を行ない、ステップＳ１０１に戻る。一方、ステップＳ１０２の判定の結果、撮影モードに設定されている場合には、ステップＳ１０４に進む。
【００３０】
ステップＳ１０４では、ＣＰＵ１０５は、第１のシャッタースイッチ（ＳＷ１）１１０がＯＮしているか否か判定する。この判定の結果、第１のシャッタースイッチ（ＳＷ１）１１０がＯＦＦしている場合には、第１のシャッタースイッチ（ＳＷ１）１１０がＯＮと判定されるまで、ステップＳ１０４で待機する。一方、ステップＳ１０４の判定の結果、第１のシャッタースイッチ（ＳＷ１）１１０がＯＮしている場合には、ステップＳ１０５に進む。
【００３１】
ステップＳ１０５では、ＣＰＵ１０５は、不図示の測光制御部及び測距制御部を用いて、絞り値及びシャッター速度を決定する測光処理、及び、撮影レンズ（不図示）の焦点を被写体（不図示）に合わせる測距処理を行なう。
【００３２】
ステップＳ１０５の測光・測距処理が終了すると、続いて、ステップＳ１０６では、ＣＰＵ１０５は、第２のシャッタースイッチ（ＳＷ２）１１１がＯＮしているか否かを判定する。この判定の結果、第２のシャッタースイッチ（ＳＷ２）１１１がＯＦＦしている場合には、第２のシャッタースイッチ（ＳＷ２）１１１がＯＮと判定されるまで、ステップＳ１０６で待機する。一方、ステップＳ１０６の判定の結果、第２のシャッタースイッチ（ＳＷ２）１１１がＯＮしている場合には、ステップＳ１０７に進む。
【００３３】
ステップＳ１０７では、ＣＰＵ１０５は、撮影処理を実行する。この撮影処理の詳細については、更に、図３を用いて後述する。
【００３４】
ステップＳ１０７の撮影処理が終了すると、続いて、ステップＳ１０８では、ＣＰＵ１０５は、ＤＳＰ１０３に対して、撮影した画像データの現像処理を行なわせる。
【００３５】
続いて、ステップＳ１０９では、ＣＰＵ１０５は、ＤＳＰ１０３に対して、現像処理の終了した画像データに対して圧縮処理を行なわせ、圧縮処理を行なった画像データをＲＡＭ１０７の空き領域に格納される。
【００３６】
続いて、ステップＳ１１０では、ＣＰＵ１０５は、ＤＳＰ１０３に対して、ＲＡＭ１０７に格納されている画像データを読み出させて、これを記録媒体１０８に記録させる。この記録処理の終了後、ＣＰＵ１０５は、当該撮像装置１００の動作状態をステップＳ１０１へ移行させ、次の撮影に備える。
【００３７】
次に、ステップＳ１０７の撮影処理の詳細について説明する。
図３は、図２のステップＳ１０７の撮影処理における詳細な処理を示すフローチャートである。
【００３８】
まず、ステップＳ２０１では、ミラー（不図示）をミラーアップ位置に移動させる。
【００３９】
続いて、ステップＳ２０２では、ステップＳ１０５の測光処理で得られた測光データに基づいて、所定の絞り値まで絞り（不図示）を駆動させる。
【００４０】
続いて、ステップＳ２０３では、撮像素子１０１に蓄積されている電荷（撮像信号）のクリア処理を行なう。
【００４１】
続いて、ステップＳ２０４では、撮像素子１０１に対する電荷（撮像信号）の蓄積を開始する。
【００４２】
ステップＳ２０４の電荷の蓄積開始後、続いて、ステップＳ２０５では、シャッター（不図示）を開き、撮像素子１０１の露光を開始する（ステップＳ２０６）。このステップＳ２０６により、撮像素子１０１には、入射した被写体の光信号に応じた電荷（撮像信号）が蓄積される。
【００４３】
ステップＳ２０６で露光を開始後、続いて、ステップＳ２０７では、測光データに従って露光終了とするか否かを判定する。この判定の結果、露光を終了しない場合には、露光を終了すると判定されるまで、ステップＳ２０７で待機する。一方、ステップＳ２０７の判定の結果、露光を終了する場合には、ステップＳ２０８に進む。
【００４４】
ステップＳ２０８では、シャッター（不図示）を閉じる。
【００４５】
続いて、ステップＳ２０９では、開放の絞り値まで絞り（不図示）を駆動する。
【００４６】
続いて、ステップＳ２１０では、ミラーダウン位置までミラー（不図示）を駆動する。
【００４７】
続いて、ステップＳ２１１では、設定した電荷蓄積時間が経過したか否かを判定する。この判定の結果、設定した電荷蓄積時間が経過していない場合には、設定した電荷蓄積時間が経過したと判定されるまで、ステップＳ２１１で待機する。一方、ステップＳ２１１の判定の結果、設定した電荷蓄積時間が経過した場合には、ステップＳ２１２に進む。
【００４８】
ステップＳ２１２では、撮像素子１０１における電荷の蓄積を終了する。
【００４９】
続いて、ステップＳ２１３では、撮像素子１０１から擬似画素信号の出力を開始する。
【００５０】
続いて、ステップＳ２１４では、撮像素子１０１からの擬似画素信号を受けたＡＦＥ１０２において、信号安定期間をサンプリングできるようタイミング調整回路部（タイミング調整部）２０１の設定を決定する。即ち、ステップＳ２１４では、駆動信号発生器（駆動信号発生部）１０４からのＡＦＥ＿ＣＬＫに対して、信号安定期間をサンプリングできるようＡＦＥ１０２における内部クロックの位相調整を行う。
【００５１】
続いて、ステップＳ２１５では、撮像素子１０１からの擬似画素信号の出力を終了する。
【００５２】
続いて、ステップＳ２１６では、撮像素子１０１における撮像信号の読み出しを行なう。即ち、撮像素子１０１で撮像した撮像信号をＡＦＥ１０２に出力する処理を行なう。その後、撮影処理における一連の処理を終了して、図２のステップＳ１０８の処理へ移行する。このステップＳ２１６における撮像信号の読み出しにおいては、既に、ＡＦＥ１０２において信号安定期間をサンプリングできるようタイミング調整回路部２０１が適切なタイミングを設定しているため、温度環境などに依らず常に良好な画像を得ることができる。
【００５３】
ここで、図４及び図５を用いて、ステップＳ２１６の撮像信号の読み出しにおける撮像素子１０１の動作を説明する。
【００５４】
図４は、撮像素子１０１内部の概略構成を示すブロック図である。
撮像素子１０１は、撮像部１０と、垂直走査回路部２０と、読み出し回路部３０を有して構成されている。
【００５５】
撮像部１０は、２次元行列状に配設された画素１１により構成されている。この撮像部１０では、入射した被写体の光信号を電気信号（撮像信号）に変換する。即ち、撮像部１０は、入射した被写体の光信号を、電気信号（撮像信号）として撮像を行なう。各画素１１の撮像信号の読み出しにおいては、まず、垂直走査回路部２０の動作により、２次元行列状に配設された第１行目の画素１１を駆動させる駆動線Ｖ１が選択される。
【００５６】
垂直走査回路部２０から選択した駆動線Ｖ１に駆動信号が供給されると、駆動線Ｖ１に接続されている１行目の各画素１１に蓄積されている光信号に基づく撮像信号は、垂直出力線Ｈ１〜Ｈ５を介して各々の垂直出力線に接続されたラインメモリ３１に転送される。
【００５７】
その後、水平走査回路部３２の動作により読み出しスイッチ３３を順次駆動することによって、ラインメモリ３１に蓄えられた信号を共通出力線３４に読み出し、増幅回路部３５において増幅されて、出力端子Ｓｉｇ＿ＯＵＴより出力される。ここで、コンパレータ３６は、擬似画素信号を整形してクロックとして出力端子ＣＬＫ＿ＯＵＴから出力するためのものである。
【００５８】
続いて、再び、垂直走査回路部２０の動作によって第２行目の画素１１を駆動させる駆動線Ｖ２が選択され、以下、上述した第１行目に対する動作と同様の動作を繰り返す。
【００５９】
図５は、選択されたある画素１１からの信号を読み出す読み出し回路部３０の詳細な構成を示す回路図である。具体的に、図５は、図４のラインメモリ３１、水平走査回路部３２、読み出しスイッチ３３、共通出力線３４、増幅回路部３５及びコンパレータ３６に対応する読み出し回路部３０の詳細な構成を示したものである。
【００６０】
図５において、Ｑ１及びＱ２は、画素１１からの出力信号をラインメモリ３１に相当するメモリＣｔｓ及びＣｔｎにそれぞれ転送するスイッチである。Ｑ３及びＱ４は、それぞれ、メモリＣｔｓ及びＣｔｎより共通出力線３４に読み出すためのスイッチである。
【００６１】
Ｃｈｓ及びＣｈｎは読み出し容量であり、一般的には、共通出力線３４に付属する配線容量などの寄生容量で形成される。Ｑ５及びＱ６は、読み出し容量Ｃｈｓ及びＣｈｎのリセットスイッチである。
【００６２】
Ｑ７及びＱ８は、本実施形態における擬似画素信号の出力（発生）のために、メモリＣｔｓ及びＣｔｎに、電源Ｖｄｍｙｓ及びＶｄｍｙｎから、それぞれダミー信号（擬似画素信号）を充電するためのスイッチである。このスイッチＱ７及びＱ８、並びに、電源Ｖｄｍｙｓ及びＶｄｍｙｎは、撮像素子内に設けられた「擬似信号発生部」を構成する。この擬似信号発生部は、撮像部１０に入射する一定レベルの光信号に相当する擬似的な電気信号である擬似画素信号（Ｖｄｍｙｓ，Ｖｄｍｙｎ）を撮像素子１０１内に発生させるものである。
【００６３】
Ｑ９は、擬似画素信号を整形するためのコンパレータ３６に擬似画素信号を入力するスイッチである。コンパレータ３６は、上述したように、擬似画素信号を整形してクロックとして出力端子ＣＬＫ＿ＯＵＴから出力するためのものである。この擬似画素信号の出力期間の動作については、後述する。
【００６４】
画素１１における撮像信号の読み出しにおいては、まず、リセット後のノイズ信号をメモリＣｔｎに書き込むため、出力パルスＰｔｎをオンする。次に、画素１１に蓄積された光信号に基づく撮像信号成分をメモリＣｔｓに書き込むため、出力パルスＰｔｓをオンする。
【００６５】
その後、メモリＣｔｓ及びＣｔｎに蓄えられた信号は、水平走査回路部３２の出力パルスＰｈによりスイッチＱ３及びＱ４が同時にオンされることによって、共通出力線３４の読み出し容量Ｃｈｓ及びＣｈｎにそれぞれ読み出される。こうして読み出された信号は、増幅回路部３５において減算されることにより、リセットノイズが除かれて良好な撮像信号が出力端子Ｓｉｇ＿ＯＵＴからＡＦＥ１０２に出力される。最後に、リセットパルスＰｃｈｒｅｓによりスイッチＱ５及びＱ６をオンさせることによって、共通出力線３４をリセットし、次の画素１１からの撮像信号の出力に備える。
【００６６】
一方、ステップＳ２１３〜Ｓ２１５における擬似画素信号の出力期間においては、スイッチＱ１及びＱ２はオンせずに、代わりにＰｄｍｙ信号によってスイッチＱ７及びＱ８をオンさせる。これにより、擬似画素信号（Ｖｄｍｙｓ，Ｖｄｍｙｎ）をメモリＣｔｓ及びＣｔｎにそれぞれ書き込むことができる。
【００６７】
この状態で、水平走査回路部３２を動作させることにより、Ｖｄｍｙｓ−Ｖｄｍｙｎに相当する擬似画素信号が増幅回路部３５から出力端子Ｓｉｇ＿ＯＵＴを介してＡＦＥ１０２に出力される。同時に、Ｐｄｍｙ信号によってスイッチＱ９がオンしているため、増幅回路部３５から出力される擬似画素信号がコンパレータ３６によって波形整形され、出力端子ＣＬＫ＿ＯＵＴからＡＦＥ１０２に出力される。
【００６８】
図６は、本発明の実施形態に係る撮像装置１００において、擬似画素信号の出力期間における各信号のタイミング関係を示すタイミングチャートである。
駆動信号発生器１０４から撮像素子１０１に入力されるＳｅｎｓｏｒ＿ＣＬＫに基づいて水平走査回路部３２が駆動され、出力端子Ｓｉｇ＿ＯＵＴからＡＦＥ１０２に擬似画素信号が出力される。温度が変化した場合、撮像素子１０１の温度特性により、出力端子Ｓｉｇ＿ＯＵＴから出力される信号の位相は変化する。同時に、出力端子Ｓｉｇ＿ＯＵＴから出力される擬似画素信号をコンパレータ３６で波形整形した擬似画素信号も出力端子ＣＬＫ＿ＯＵＴから出力されるが、この信号の位相も出力端子Ｓｉｇ＿ＯＵＴの出力信号の温度変化と同じ量だけ変化する。
【００６９】
図６において、基準温度ｔ１におけるＳｉｇ＿ＯＵＴの信号及びＣＬＫ＿ＯＵＴの信号のタイミングを点線で示し、このときのＡＦＥ＿ＣＬＫ（ＡＦＥ１０２の動作クロック）の信号とＣＬＫ＿ＯＵＴの信号との位相差をτ１とする。また、Ｓｉｇ＿ＯＵＴの信号をＡＦＥ１０２がサンプリングするのに最適なＡＦＥ内部クロックの信号の位相を点線で示し、このときのタイミング調整回路部２０１における設定をαとする。
【００７０】
次に、温度がｔ２に変化した場合を考える。
温度ｔ２におけるＳｉｇ＿ＯＵＴの信号及びＣＬＫ＿ＯＵＴの信号のタイミングを実線で示す。前述のステップＳ２１４において、ＡＦＥ１０２では、このときのＡＦＥ＿ＣＬＫの信号とＣＬＫ＿ＯＵＴの信号との位相差τ２を検出し、タイミング調整回路部２０１による位相のタイミング調整をβ＝α＋τ２−τ１に設定する。
【００７１】
このタイミング調整回路部２０１によるタイミング調整よって、生成されるＡＦＥ内部クロックの位相は、ＣＬＫ＿ＯＵＴの信号の位相に追従して変化することになる。即ち、Ｓｉｇ＿ＯＵＴの信号に追従して変化することになるため、ＡＦＥ１０２のサンプリング動作は、常に、Ｓｉｇ＿ＯＵＴの信号の同じ位置に対して行われることになる。
【００７２】
本実施形態の撮像装置１００によれば、撮像素子１０１内に設けられた擬似信号発生部において、撮像素子１０１からＡＦＥ（Ａ／Ｄ変換器）１０２に撮像信号を出力（ステップＳ２１６）する前に、撮像部１０に入射する一定レベルの光信号に相当する擬似画素信号を発生させ、これをコンパレータ（擬似信号整形部）３６で波形整形し、この波形整形した擬似画素信号に基づいてタイミング調整回路部２０１でＡＦＥ（Ａ／Ｄ変換器）１０２における駆動のタイミングを調整するようにしたので、撮像素子１０１から出力される撮像信号と、ＡＦＥ１０２におけるＡ／Ｄ変換のサンプリングタイミングとの時間的相対関係を、当該撮像装置１００における環境温度に依らず一定とすることができる。これにより、撮像素子１０１内に、擬似信号発生部及び擬似信号整形部を設けるのみの簡易な構成で、撮像された撮像画像の温度変化による画質の劣化の防止を図ることができる。
【００７３】
本実施形態では、ＡＦＥ１０２の内部にタイミング調整回路部２０１を設けて、検出した撮像素子１０１からの出力信号における位相の温度変化を、当該タイミング調整回路部２０１の設定にフィードバックすることによって、撮像素子１０１からの出力信号とサンプリングタイミングとの関係を一定に保つようにしているが、例えば、当該タイミング調整回路部２０１を、ＡＦＥ動作クロック（ＡＦＥ＿ＣＬＫ）を供給する駆動信号発生器１０４に設けて、当該ＡＦＥ動作クロックの位相を調整するようにした形態であってもよい。また、撮像素子１０１からＡＦＥ動作クロックを供給する手段とそのタイミングを調整するタイミング調整回路部を設け、擬似画素信号の温度変化を当該タイミング調整回路部にフィードバックするようにした形態であってもよい。
【００７４】
前述した本実施形態に係る撮像装置を構成する図１、図４及び図５の各手段、並びに撮像装置の駆動方法を示した図２及び図３の各ステップは、コンピュータのＲＡＭやＲＯＭなどに記憶されたプログラムが動作することによって実現できる。このプログラム及び当該プログラムを記録したコンピュータ読み取り可能な記憶媒体は本発明に含まれる。
【００７５】
具体的に、前記プログラムは、例えばＣＤ−ＲＯＭのような記憶媒体に記録し、或いは各種伝送媒体を介し、コンピュータに提供される。前記プログラムを記録する記憶媒体としては、ＣＤ−ＲＯＭ以外に、フレキシブルディスク、ハードディスク、磁気テープ、光磁気ディスク、不揮発性メモリカード等を用いることができる。他方、前記プログラムの伝送媒体としては、プログラム情報を搬送波として伝搬させて供給するためのコンピュータネットワーク（ＬＡＮ、インターネットの等のＷＡＮ、無線通信ネットワーク等）システムにおける通信媒体を用いることができる。また、この際の通信媒体としては、光ファイバ等の有線回線や無線回線などが挙げられる。
【００７６】
また、コンピュータが供給されたプログラムを実行することにより本実施形態に係る撮像装置の機能が実現されるだけでなく、そのプログラムがコンピュータにおいて稼働しているＯＳ（オペレーティングシステム）或いは他のアプリケーションソフト等と共同して本実施形態に係る撮像装置の機能が実現される場合や、供給されたプログラムの処理の全て、或いは一部がコンピュータの機能拡張ボードや機能拡張ユニットにより行われて本実施形態に係る撮像装置の機能が実現される場合も、かかるプログラムは本発明に含まれる。
【図面の簡単な説明】
【００７７】
【図１】本発明の実施形態に係る撮像装置の概略構成を示すブロック図である。
【図２】本発明の実施形態に係る撮像装置の駆動方法を示すフローチャートである。
【図３】図２のステップＳ１０７の撮影処理における詳細な処理を示すフローチャートである。
【図４】撮像素子内部の概略構成を示すブロック図である。
【図５】選択されたある画素からの信号を読み出す読み出し回路部の詳細な構成を示す回路図である。
【図６】本発明の実施形態に係る撮像装置において、擬似画素信号の出力期間における各信号のタイミング関係を示すタイミングチャートである。
【図７】一般的な撮像装置の概略構成を示すブロック図である。
【図８】図７の駆動信号発生器による各駆動信号のタイミング及びＡＦＥの内部クロックのタイミングを示すタイミングチャートである。
【符号の説明】
【００７８】
１０１：撮像素子
１０２：ＡＦＥ
１０３：ＤＳＰ
１０４：駆動信号発生器
１０５：ＣＰＵ
１０６：ＲＯＭ
１０７：ＲＡＭ
１０８：記録媒体
１０９：電源スイッチ
１１０：第１のシャッタースイッチ（ＳＷ１）
１１１：第２のシャッタースイッチ（ＳＷ２）
１１２：モードダイアル
２０１：タイミング調整回路部
１０：撮像部
１１：画素
２０：垂直走査回路部
３０：読み出し回路部
３１：ラインメモリ
３２：水平走査回路部
３３：読み出しスイッチ
３４：共通出力線
３５：増幅回路部
３６：コンパレータ
【図１】
2008236648.tif 000003
【図２】
2008236648.tif 000004
【図３】
2008236648.tif 000005
【図４】
2008236648.tif 000006
【図５】
2008236648.tif 000007
【図６】
2008236648.tif 000008
【図７】
2008236648.tif 000009
【図８】
2008236648.tif 000010