(57)【要約】【課題】  複数のＤＣ−ＤＣコンバータについて所望の起動順序および停止順序を簡易な構成で実現する。【解決手段】  複数のＤＣ−ＤＣコンバータは、起動順序制御および停止順序制御に共用される複数の制御信号線を介してカスケード接続される。複数のＤＣ−ＤＣコンバータの各々は、前段側の制御信号線の活性化に伴って起動処理を開始させて起動処理の完了に伴って後段側の制御信号線を活性化させ、後段側の制御信号線の非活性化に伴って停止処理を開始させて停止処理の完了に伴って前段側の制御信号線を非活性化させる順序制御回路を備えて構成される。【選択図】    図１
2008206223.tif 000002
【特許請求の範囲】
【請求項１】
複数のＤＣ−ＤＣコンバータを備えた電源回路であって、
前記複数のＤＣ−ＤＣコンバータは、起動順序制御および停止順序制御に共用される複数の制御信号線を介してカスケード接続され、
前記複数のＤＣ−ＤＣコンバータの各々は、前段側の制御信号線の活性化に伴って起動処理を開始させて起動処理の完了に伴って後段側の制御信号線を活性化させ、後段側の制御信号線の非活性化に伴って停止処理を開始させて停止処理の完了に伴って前段側の制御信号線を非活性化させる順序制御回路を備えることを特徴とする電源回路。
【請求項２】
請求項１に記載の電源回路において、
初段のＤＣ−ＤＣコンバータにおける前段側の制御信号線の非活性化に伴って最終段のＤＣ−ＤＣコンバータにおける後段側の制御信号線を非活性化させる非活性化回路を備え、
初段のＤＣ−ＤＣコンバータにおける前段側の制御信号線は、電源回路に対して電源投入を要求するときに活性化され、電源回路に対して電源遮断を要求するときに非活性化されることを特徴とする電源回路。
【請求項３】
請求項１に記載の電源回路において、
前記順序制御回路は、前段側の制御信号線の活性化から所定時間の経過後に起動処理を開始させ、後段側の制御信号線の非活性化から所定時間の経過後に停止処理を開始させることを特徴とする電源回路。
【請求項４】
請求項１に記載の電源回路において、
電源回路は、半導体装置を用いて構成されることを特徴とする電源回路。
【請求項５】
起動順序制御および停止順序制御に共用される複数の制御信号線を介してカスケード接続される複数のＤＣ−ＤＣコンバータを備えた電源回路に適用される電源制御回路であって、
前記複数のＤＣ−ＤＣコンバータの各々について、前段側の制御信号線の活性化に伴って起動処理を開始させて起動処理の完了に伴って後段側の制御信号線を活性化させ、後段側の制御信号線の非活性化に伴って停止処理を開始させて停止処理の完了に伴って前段側の制御信号線を非活性化させる順序制御回路を備えることを特徴とする電源制御回路。
【請求項６】
請求項５に記載の電源制御回路において、
初段のＤＣ−ＤＣコンバータにおける前段側の制御信号線の非活性化に伴って最終段のＤＣ−ＤＣコンバータにおける後段側の制御信号線を非活性化させる非活性化回路を備え、
初段のＤＣ−ＤＣコンバータにおける前段側の制御信号線は、電源回路に対して電源投入を要求するときに活性化され、電源回路に対して電源遮断を要求するときに非活性化されることを特徴とする電源制御回路。
【請求項７】
請求項５に記載の電源制御回路において、
前記順序制御回路は、前段側の制御信号線の活性化から所定時間の経過後に起動処理を開始させ、後段側の制御信号線の非活性化から所定時間の経過後に停止処理を開始させることを特徴とする電源制御回路。
【請求項８】
複数のＤＣ−ＤＣコンバータを備えた電源回路に適用される電源制御方法であって、
起動順序制御および停止順序制御に共用される複数の制御信号線を介して前記複数のＤＣ−ＤＣコンバータをカスケード接続し、
前記複数のＤＣ−ＤＣコンバータの各々について、前段側の制御信号線の活性化に伴って起動処理を開始させて起動処理の完了に伴って後段側の制御信号線を活性化させ、後段側の制御信号線の非活性化に伴って停止処理を開始させて停止処理の完了に伴って前段側の制御信号線を非活性化させることを特徴とする電源制御方法。
【請求項９】
請求項８に記載の電源制御方法において、
初段のＤＣ−ＤＣコンバータにおける前段側の制御信号線は、電源回路に対して電源投入を要求するときに活性化され、電源回路に対して電源遮断を要求するときに非活性化され、
初段のＤＣ−ＤＣコンバータにおける前段側の制御信号線の非活性化に伴って最終段のＤＣ−ＤＣコンバータにおける後段側の制御信号線を非活性化させることを特徴とする電源制御方法。
【請求項１０】
請求項８に記載の電源制御方法において、
前記複数のＤＣ−ＤＣコンバータの各々について、前段側の制御信号線の活性化から所定時間の経過後に起動処理を開始させ、後段側の制御信号線の非活性化から所定時間の経過後に停止処理を開始させることを特徴とする電源制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路、電源制御回路および電源制御方法に関する。
【背景技術】
【０００２】
携帯型電子機器（ノート型パーソナルコンピュータなど）においては、電源として電池が使用される。一般に、電池により供給される電圧は電池の放電が進むのに伴って低くなるため、電子機器の内部で使用される電圧を一定に保つためにＤＣ−ＤＣコンバータが電子機器に搭載される。また、半導体装置の高速化、高集積化および低消費電力化に伴って半導体装置の電源電圧の低電圧化が進んでいるが、複数の半導体装置を組み合わせて構成される電子機器では、半導体装置毎に異なる電源電圧が要求されることが多く、そのような場合、電子機器の内部で使用される電圧が１種類ではなく２種類以上存在するため、電子機器の内部で使用される電圧の種類と同数のＤＣ−ＤＣコンバータが電子機器に搭載される。
【０００３】
ところで、電子機器の内部で使用される電圧が複数存在して複数のＤＣ−ＤＣコンバータを用いた電源回路が電子機器に搭載される場合、ＤＣ−ＤＣコンバータ間の起動順序および停止順序を考慮しないと、電子機器を構成する半導体装置がラッチアップを起こして焼損する危険性がある。このため、通常は、ＤＣ−ＤＣコンバータ間の起動順序および停止順序を制御するために、ＤＣ−ＤＣコンバータの各々との間で制御信号を授受する順序制御回路が電源回路内に設けられる。
【０００４】
図６は、電源回路の第１構成例を示している。電源回路ＰＷＡは、入力電圧ＶＩから出力電圧ＶＯ１〜ＶＯ３を生成するＤＣ−ＤＣコンバータＣＮＶＡ１〜ＣＮＶＡ３と、ＤＣ−ＤＣコンバータＣＮＶＡ１〜ＣＮＶＡ３の起動／停止を制御する順序制御回路ＳＣとを備えて構成されている。例えば、出力電圧ＶＯ１の定格値は５．０Ｖであり、出力電圧ＶＯ２の定格値は３．０Ｖであり、出力電圧ＶＯ３の定格値は１．８Ｖである。
【０００５】
ＤＣ−ＤＣコンバータＣＮＶＡ１は、制御信号線ＰＯＮ１の立ち上がり遷移（低レベルから高レベルへの遷移）に応答して出力電圧ＶＯ１の立ち上げを開始し、出力電圧ＶＯ１の立ち上げ完了に伴って制御信号線ＰＧＯＯＤ１を高レベルに設定する。また、ＤＣ−ＤＣコンバータＣＮＶＡ１は、制御信号線ＰＯＮ１の立ち下がり遷移（高レベルから低レベルへの遷移）に応答して出力電圧ＶＯ１の立ち下げを開始し、出力電圧ＶＯ１の立ち下げ完了に伴って制御信号線ＰＧＯＯＤ１を低レベルに設定する。
【０００６】
ＤＣ−ＤＣコンバータＣＮＶＡ２は、制御信号線ＰＯＮ２の立ち上がり遷移に応答して出力電圧ＶＯ２の立ち上げを開始し、出力電圧ＶＯ２の立ち上げ完了に伴って制御信号線ＰＧＯＯＤ２を高レベルに設定する。また、ＤＣ−ＤＣコンバータＣＮＶＡ２は、制御信号線ＰＯＮ２の立ち下がり遷移に応答して出力電圧ＶＯ２の立ち下げを開始し、出力電圧ＶＯ２の立ち下げ完了に伴って制御信号線ＰＧＯＯＤ２を低レベルに設定する。
【０００７】
ＤＣ−ＤＣコンバータＣＮＶＡ３は、制御信号線ＰＯＮ３の立ち上がり遷移に応答して出力電圧ＶＯ３の立ち上げを開始し、出力電圧ＶＯ３の立ち上げ完了に伴って制御信号線ＰＧＯＯＤ３を高レベルに設定する。また、ＤＣ−ＤＣコンバータＣＮＶＡ３は、制御信号線ＰＯＮ３の立ち下がり遷移に応答して出力電圧ＶＯ３の立ち下げを開始し、出力電圧ＶＯ３の立ち下げ完了に伴って制御信号線ＰＧＯＯＤ３を低レベルに設定する。
【０００８】
順序制御回路ＳＣは、制御信号線ＰＯＮの立ち上がり遷移に応答して制御信号線ＰＯＮ１を高レベルに設定する。なお、制御信号線ＰＯＮは、電源回路ＰＷＡに対して電源投入を要求するときに高レベルに設定され、電源回路ＰＷＡに対して電源遮断を要求するときに低レベルに設定される。順序制御回路ＳＣは、制御信号線ＰＧＯＯＤ１の立ち上がり遷移に応答して制御信号線ＰＯＮ２を高レベルに設定する。順序制御回路ＳＣは、制御信号線ＰＧＯＯＤ２の立ち上がり遷移に応答して制御信号線ＰＯＮ３を高レベルに設定する。
【０００９】
また、順序制御回路ＳＣは、制御信号線ＰＯＮの立ち下がり遷移に応答して制御信号線ＰＯＮ３を低レベルに設定する。順序制御回路ＳＣは、制御信号線ＰＧＯＯＤ３の立ち下がり遷移に応答して制御信号線ＰＯＮ２を低レベルに設定する。順序制御回路ＳＣは、制御信号線ＰＧＯＯＤ２の立ち下がり遷移に応答して制御信号線ＰＯＮ１を低レベルに設定する。
【００１０】
図７は、図６の電源回路における出力電圧の立ち上げ／立ち下げの様子を示している。時刻ｔ１において、制御信号線ＰＯＮが高レベルに設定されると（電源回路ＰＷＡに対して電源投入が要求されると）、順序制御回路ＳＣにより制御信号線ＰＯＮ１が高レベルに設定される。これにより、ＤＣ−ＤＣコンバータＣＮＶＡ１の出力電圧ＶＯ１の立ち上げが開始される。時刻ｔ２において、ＤＣ−ＤＣコンバータＣＮＶＡ１の出力電圧ＶＯ１の立ち上げが完了すると、ＤＣ−ＤＣコンバータＣＮＶＡ１により制御信号線ＰＧＯＯＤ１が高レベルに設定される。これに伴って、順序制御回路ＳＣにより制御信号線ＰＯＮ２が高レベルに設定される。これにより、ＤＣ−ＤＣコンバータＣＮＶＡ２の出力電圧ＶＯ２の立ち上げが開始される。時刻ｔ３において、ＤＣ−ＤＣコンバータＣＮＶＡ２の出力電圧ＶＯ２の立ち上げが完了すると、ＤＣ−ＤＣコンバータＣＮＶＡ２により制御信号線ＰＧＯＯＤ２が高レベルに設定される。これに伴って、順序制御回路ＳＣにより制御信号線ＰＯＮ３が高レベルに設定される。これにより、ＤＣ−ＤＣコンバータＣＮＶＡ３の出力電圧ＶＯ３の立ち上げが開始される。そして、時刻ｔ４において、ＤＣ−ＤＣコンバータＣＮＶＡ３の出力電圧ＶＯ３の立ち上げが完了する。
【００１１】
時刻ｔ５において、制御信号線ＰＯＮが低レベルに設定されると（電源回路ＰＷＡに対して電源遮断が要求されると）、順序制御回路ＳＣにより制御信号線ＰＯＮ３が低レベルに設定される。これにより、ＤＣ−ＤＣコンバータＣＮＶＡ３の出力電圧ＶＯ３の立ち下げが開始される。時刻ｔ６において、ＤＣ−ＤＣコンバータＣＮＶＡ３の出力電圧ＶＯ３の立ち下げが完了すると、ＤＣ−ＤＣコンバータＣＮＶＡ３により制御信号線ＰＧＯＯＤ３が低レベルに設定される。これに伴って、順序制御回路ＳＣにより制御信号線ＰＯＮ２が低レベルに設定される。これにより、ＤＣ−ＤＣコンバータＣＮＶＡ２の出力電圧ＶＯ２の立ち下げが開始される。時刻ｔ７において、ＤＣ−ＤＣコンバータＣＮＶＡ２の出力電圧ＶＯ２の立ち下げが完了すると、ＤＣ−ＤＣコンバータＣＮＶＡ２により制御信号線ＰＧＯＯＤ２が低レベルに設定される。これに伴って、順序制御回路ＳＣにより制御信号線ＰＯＮ１が低レベルに設定される。これにより、ＤＣ−ＤＣコンバータＣＮＶＡ１の出力電圧ＶＯ１の立ち下げが開始される。そして、時刻ｔ８において、ＤＣ−ＤＣコンバータＣＮＶＡ１の出力電圧ＶＯ１の立ち下げが完了する。
【００１２】
以上のような電源回路ＰＷＡでは、ＤＣ−ＤＣコンバータＣＮＶＡ１〜ＣＮＶＡ３間の起動順序および停止順序を制御するために順序制御回路ＳＣが設けられており、順序制御回路ＳＣとＤＣ−ＤＣコンバータＣＮＶＡ１〜ＣＮＶＡ３との間に多数の制御信号線を設ける必要がある。順序制御回路を無くして制御信号線の数を減らすためには、制御信号線を介してＤＣ−ＤＣコンバータをカスケード接続することが考えられる。
【００１３】
図８は、電源回路の第２構成例を示している。電源回路ＰＷＢは、入力電圧ＶＩから出力電圧ＶＯ１〜ＶＯ３を生成するＤＣ−ＤＣコンバータＣＮＶＢ１〜ＣＮＶＢ３を備えて構成されている。例えば、出力電圧ＶＯ１の定格値は５．０Ｖであり、出力電圧ＶＯ２の定格値は３．０Ｖであり、出力電圧ＶＯ３の定格値は１．８Ｖである。
ＤＣ−ＤＣコンバータＣＮＶＢ１は、制御信号線ＰＯＮの立ち上がり遷移に応答して出力電圧ＶＯ１の立ち上げを開始し、出力電圧ＶＯ１の立ち上げ完了に伴って制御信号線ＰＧＯＯＤ１を高レベルに設定する。また、ＤＣ−ＤＣコンバータＣＮＶＢ１は、制御信号線ＰＯＮの立ち下がり遷移に応答して出力電圧ＶＯ１の立ち下げを開始し、出力電圧ＶＯ１の立ち下げ完了に伴って制御信号線ＰＧＯＯＤ１を低レベルに設定する。なお、制御信号線ＰＯＮは、電源回路ＰＷＢに対して電源投入を要求するときに高レベルに設定され、電源回路ＰＷＢに対して電源遮断を要求するときに低レベルに設定される。
【００１４】
ＤＣ−ＤＣコンバータＣＮＶＢ２は、制御信号線ＰＧＯＯＤ１の立ち上がり遷移に応答して出力電圧ＶＯ２の立ち上げを開始し、出力電圧ＶＯ２の立ち上げ完了に伴って制御信号線ＰＧＯＯＤ２を高レベルに設定する。また、ＤＣ−ＤＣコンバータＣＮＶＢ２は、制御信号線ＰＧＯＯＤ１の立ち下がり遷移に応答して出力電圧ＶＯ２の立ち下げを開始し、出力電圧ＶＯ２の立ち下げ完了に伴って制御信号線ＰＧＯＯＤ２を低レベルに設定する。
【００１５】
ＤＣ−ＤＣコンバータＣＮＶＢ３は、制御信号線ＰＧＯＯＤ２の立ち上がり遷移に応答して出力電圧ＶＯ３の立ち上げを開始し、出力電圧ＶＯ３の立ち上げ完了に伴って制御信号線ＰＧＯＯＤ３を高レベルに設定する。また、ＤＣ−ＤＣコンバータＣＮＶＢ３は、制御信号線ＰＧＯＯＤ２の立ち下がり遷移に応答して出力電圧ＶＯ３の立ち下げを開始し、出力電圧ＶＯ３の立ち下げ完了に伴って制御信号線ＰＧＯＯＤ３を低レベルに設定する。
【００１６】
図９は、図８の電源回路における出力電圧の立ち上げ／立ち下げの様子を示している。時刻ｔ１において、制御信号線ＰＯＮが高レベルに設定されると（電源回路ＰＷＢに対して電源投入が要求されると）、ＤＣ−ＤＣコンバータＣＮＶＢ１の出力電圧ＶＯ１の立ち上げが開始される。時刻ｔ２において、ＤＣ−ＤＣコンバータＣＮＶＢ１の出力電圧ＶＯ１の立ち上げが完了すると、ＤＣ−ＤＣコンバータＣＮＶＢ１により制御信号線ＰＧＯＯＤ１が高レベルに設定される。これにより、ＤＣ−ＤＣコンバータＣＮＶＢ２の出力電圧ＶＯ２の立ち上げが開始される。時刻ｔ３において、ＤＣ−ＤＣコンバータＣＮＶＢ２の出力電圧ＶＯ２の立ち上げが完了すると、ＤＣ−ＤＣコンバータＣＮＶＢ２により制御信号線ＰＧＯＯＤ２が高レベルに設定される。これにより、ＤＣ−ＤＣコンバータＣＮＶＢ３の出力電圧ＶＯ３の立ち上げが開始される。そして、時刻ｔ４において、ＤＣ−ＤＣコンバータＣＮＶＢ３の出力電圧ＶＯ３の立ち上げが完了する。
【００１７】
時刻ｔ５において、制御信号線ＰＯＮが低レベルに設定されると（電源回路ＰＷＢに対して電源遮断が要求されると）、ＤＣ−ＤＣコンバータＣＮＶＢ１の出力電圧ＶＯ１の立ち下げが開始される。時刻ｔ６において、ＤＣ−ＤＣコンバータＣＮＶＢ１の出力電圧ＶＯ１の立ち下げが完了すると、ＤＣ−ＤＣコンバータＣＮＶＢ１により制御信号線ＰＧＯＯＤ１が低レベルに設定される。これにより、ＤＣ−ＤＣコンバータＣＮＶＢ２の出力電圧ＶＯ２の立ち下げが開始される。時刻ｔ７において、ＤＣ−ＤＣコンバータＣＮＶＢ２の出力電圧ＶＯ２の立ち下げが完了すると、ＤＣ−ＤＣコンバータＣＮＶＢ２により制御信号線ＰＧＯＯＤ２が低レベルに設定される。これにより、ＤＣ−ＤＣコンバータＣＮＶＢ３の出力電圧ＶＯ３の立ち下げが開始される。そして、時刻ｔ８において、ＤＣ−ＤＣコンバータＣＮＶＢ３の出力電圧ＶＯ３の立ち下げが完了する。
【００１８】
以上のように、制御信号線を介してＤＣ−ＤＣコンバータＣＮＶＢ１〜ＣＮＶＢ３を単純にカスケード接続して構成された電源回路ＰＷＢでは、ＤＣ−ＤＣコンバータＣＮＶＢ１〜ＣＮＶＢ３間の起動順序と停止順序とが同一になる。ＤＣ−ＤＣコンバータ間の起動順序および停止順序の制御は、ＤＣ−ＤＣコンバータの出力電圧を使用する半導体装置のラッチアップの防止などを目的としているため、電源回路ＰＷＡ（図７）のように、ＤＣ−ＤＣコンバータ間の起動順序と停止順序とが逆であることが要求される。従って、電源回路ＰＷＢで実現されるＤＣ−ＤＣコンバータＣＮＶＢ１〜ＣＮＶＢ３間の起動順序および停止順序の制御は意味をなさない。
【００１９】
図１０は、電源回路の第３構成例を示している。電源回路ＰＷＣは、入力電圧ＶＩから出力電圧ＶＯ１〜ＶＯ３を生成するＤＣ−ＤＣコンバータＣＮＶＣ１〜ＣＮＶＣ３を備えて構成されている。例えば、出力電圧ＶＯ１の定格値は５．０Ｖであり、出力電圧ＶＯ２の定格値は３．０Ｖであり、出力電圧ＶＯ３の定格値は１．８Ｖである。
ＤＣ−ＤＣコンバータＣＮＶＣ１は、制御信号線ＰＯＮの立ち上がり遷移に応答して出力電圧ＶＯ１の立ち上げを開始し、出力電圧ＶＯ１の立ち上げ完了に伴って制御信号線ＰＧＯＯＤ１を高レベルに設定する。なお、制御信号線ＰＯＮは、電源回路ＰＷＣに対して電源投入を要求するときに所定時間だけ高レベルに設定される。また、ＤＣ−ＤＣコンバータＣＮＶＣ１は、制御信号線ＰＧＯＯＤ２の立ち下がり遷移に応答して出力電圧ＶＯ１の立ち下げを開始し、出力電圧ＶＯ１の立ち下げ完了に伴って制御信号線ＰＧＯＯＤ１を低レベルに設定する。
【００２０】
ＤＣ−ＤＣコンバータＣＮＶＣ２は、制御信号線ＰＧＯＯＤ１の立ち上がり遷移に応答して出力電圧ＶＯ２の立ち上げを開始し、出力電圧ＶＯ２の立ち上げ完了に伴って制御信号線ＰＧＯＯＤ２を高レベルに設定する。また、ＤＣ−ＤＣコンバータＣＮＶＣ２は、制御信号線ＰＧＯＯＤ３の立ち下がり遷移に応答して出力電圧ＶＯ２の立ち下げを開始し、出力電圧ＶＯ２の立ち下げ完了に伴って制御信号線ＰＧＯＯＤ２を低レベルに設定する。
【００２１】
ＤＣ−ＤＣコンバータＣＮＶＣ３は、制御信号線ＰＧＯＯＤ２の立ち上がり遷移に応答して出力電圧ＶＯ３の立ち上げを開始し、出力電圧ＶＯ３の立ち上げ完了に伴って制御信号線ＰＧＯＯＤ３を高レベルに設定する。また、ＤＣ−ＤＣコンバータＣＮＶＣ３は、制御信号線ＰＯＦＦの立ち下がり遷移に応答して出力電圧ＶＯ３の立ち下げを開始し、出力電圧ＶＯ３の立ち下げ完了に伴って制御信号線ＰＧＯＯＤ３を低レベルに設定する。なお、制御信号線ＰＯＦＦは、電源回路ＰＷＣに対して電源遮断を要求するときに所定時間だけ低レベルに設定される。
【００２２】
以上のような電源回路ＰＷＣでは、ＤＣ−ＤＣコンバータＣＮＶＣ１〜ＣＮＶＣ３間で、起動順序を制御するための制御信号線と停止順序を制御するための制御信号線とを別々にカスケード接続することで、電源回路ＰＷＡ（図７）と同様に、ＤＣ−ＤＣコンバータＣＮＶＣ１〜ＣＮＶＣ３間の起動順序と停止順序とを逆にすることができる。しかしながら、起動順序を制御するための制御信号線とは別に、停止順序を制御するための制御信号線を設ける必要があるため、制御信号線の数を減らすという目的は達成されない。
【００２３】
なお、本発明の先行技術としては、例えば、特許文献１、２が挙げられる。
【特許文献１】特開平４−２８９７２５号公報
【特許文献２】特開２００２−３６９３７８号公報
【発明の開示】
【発明が解決しようとする課題】
【００２４】
前述のように、複数のＤＣ−ＤＣコンバータ間で所望の起動順序および停止順序を実現するためには、大規模で複雑な制御回路や多数の制御信号線を設ける必要があった。
本発明は、このような問題に鑑みてなされたものであり、複数のＤＣ−ＤＣコンバータについて所望の起動順序および停止順序を簡易な構成で実現することを目的とする。
【課題を解決するための手段】
【００２５】
本発明の一形態では、電源回路は、複数のＤＣ−ＤＣコンバータを備えて構成される。複数のＤＣ−ＤＣコンバータは、起動順序制御および停止順序制御に共用される複数の制御信号線を介してカスケード接続される。複数のＤＣ−ＤＣコンバータの各々は、順序制御回路を備えて構成される。順序制御回路は、前段側の制御信号線の活性化に伴って起動処理を開始させて起動処理の完了に伴って後段側の制御信号線を活性化させ、後段側の制御信号線の非活性化に伴って停止処理を開始させて停止処理の完了に伴って前段側の制御信号線を非活性化させる。例えば、電源回路は、半導体装置を用いて構成される。
【００２６】
また、電源回路は、非活性化回路を更に備えて構成される。非活性化回路は、初段のＤＣ−ＤＣコンバータにおける前段側の制御信号線の非活性化に伴って最終段のＤＣ−ＤＣコンバータにおける後段側の制御信号線を非活性化させる。初段のＤＣ−ＤＣコンバータにおける前段側の制御信号線は、電源回路に対して電源投入を要求するときに活性化され、電源回路に対して電源遮断を要求するときに非活性化される。
【００２７】
このような電源回路では、ＤＣ−ＤＣコンバータ間で起動順序を制御するための制御信号線と停止順序を制御するための制御信号線とを共通にすることで、少数の制御信号線を用いてＤＣ−ＤＣコンバータ間の起動順序と停止順序とを逆にすることができる。即ち、ＤＣ−ＤＣコンバータについて所望の起動順序および停止順序を簡易な構成で実現することができる。
【００２８】
本発明の一形態における好ましい例では、順序制御回路は、前段側の制御信号線の活性化から所定時間の経過後に起動処理を開始させ、後段側の制御信号線の非活性化から所定時間の経過後に停止処理を開始させる。これにより、ｉ番目のＤＣ−ＤＣコンバータの起動処理が完了してから一定時間が経過した後にｉ＋１番目の起動処理が開始され、ｉ番目のＤＣ−ＤＣコンバータの停止処理が完了してから一定時間が経過した後にｉ−１番目の停止処理が開始される。従って、ｉ番目のＤＣ−ＤＣコンバータの起動処理が完了してから即座にｉ＋１番目の起動処理が開始され、ｉ番目のＤＣ−ＤＣコンバータの停止処理が完了してから即座にｉ−１番目の停止処理が開始され場合に比べて、電子機器の内部でＤＣ−ＤＣコンバータの出力電圧を使用する半導体装置がラッチアップを起こす危険性をより確実に回避できる。
【発明の効果】
【００２９】
本発明によれば、複数のＤＣ−ＤＣコンバータについて所望の起動順序および停止順序を簡易な構成で実現することができる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の実施形態について図面を用いて説明する。
図１は、本発明の第１実施形態を示している。第１実施形態の電源回路ＰＷは、ＤＣ−ＤＣコンバータＣＮＶ１〜ＣＮＶ３、プルアップ抵抗ＲＴ１〜ＲＴ３およびダイオードＤ１を備えて構成されている。例えば、電源回路ＰＷは、半導体装置により具現され、携帯型電子機器に搭載されている。
【００３１】
プルアップ抵抗ＲＴｎ（ｎ＝１、２、３）は、制御信号線ＣＬｎをプルアップするために設けられ、入力電圧ＶＩの供給線と制御信号線ＣＬｎとの間に接続されている。ダイオードＤ１は、制御信号線ＣＬ０の立ち下がり遷移が発生したときに制御信号線ＣＬ３を強制的に低レベルに設定するために設けられ、制御信号線ＣＬ０と制御信号線ＣＬ３との間に接続されている。なお、制御信号線ＣＬ０は、電源回路ＰＷに対して電源投入を要求するときに高レベルに設定され、電源回路ＰＷに対して電源遮断を要求するときに低レベルに設定される。
【００３２】
ＤＣ−ＤＣコンバータＣＮＶｎは、入力電圧ＶＩから出力電圧ＶＯｎを生成するために設けられ、メインスイッチングトランジスタＴＡｎ、同期整流トランジスタＴＢｎ、チョークコイルＬｎ、平滑用コンデンサＣｎ、ＤＣ−ＤＣ制御回路ＣＣｎおよび順序制御回路ＳＣｎを備えて構成されている。例えば、出力電圧ＶＯ１の定格値は５．０Ｖであり、出力電圧ＶＯ２の定格値は３．０Ｖであり、出力電圧ＶＯ３の定格値は１．８Ｖである。
【００３３】
メインスイッチングトランジスタＴＡｎおよび同期整流トランジスタＴＢｎは、入力電圧ＶＩの供給線と接地線との間に直列接続されている。メインスイッチングトランジスタＴＡｎの制御端子は、ＤＣ−ＤＣ制御回路ＣＣｎから供給されるパルス信号ＰＡｎを受けている。同期整流トランジスタＴＢｎの制御端子は、ＤＣ−ＤＣ制御回路ＣＣｎから供給されるパルス信号ＰＢｎを受けている。チョークコイルＬｎの一端は、メインスイッチングトランジスタＴＡｎおよび同期整流トランジスタＴＢｎの接続ノードに接続されている。チョークコイルＬｎの他端は、出力電圧ＶＯｎの供給線に接続されている。平滑用コンデンサＣｎは、出力電圧ＶＯｎを平滑化するために設けられ、出力電圧ＶＯｎの供給線と接地線との間に接続されている。
【００３４】
ＤＣ−ＤＣ制御回路ＣＣｎは、順序制御回路ＳＣｎから供給される起動信号ＳＴｎが高レベルに設定されているときに、メインスイッチングトランジスタＴＡｎおよび同期整流トランジスタＴＢｎのオン／オフを制御するためのパルス信号ＰＡｎ、ＰＢｎを出力電圧ＶＯｎに応じて生成する。なお、ＤＣ−ＤＣ制御回路ＣＣｎによるメインスイッチングトランジスタＴＡｎおよび同期整流トランジスタＴＢｎの制御動作は周知の動作であるため、ここでの詳細な説明は省略する。
【００３５】
順序制御回路ＳＣｎは、制御信号線ＣＬｎ−１の立ち上がり遷移に応答して起動信号ＳＴｎを高レベルに設定し、出力電圧ＶＯｎの立ち上げ完了に伴って制御信号線ＣＬｎの低レベルへの駆動を停止する。また、順序制御回路ＳＣｎは、制御信号線ＣＬｎの立ち下がり遷移に応答して起動信号ＳＴｎを低レベルに設定するとともに制御信号線ＣＬｎの低レベルへの駆動を開始し、出力電圧ＶＯｎの立ち下げ完了に伴って制御信号線ＣＬｎ−１の低レベルへの駆動を所定時間だけ実施する。
【００３６】
図２は、第１実施形態における順序制御回路の詳細を示している。順序制御回路ＳＣｎは、フリップフロップＦＦ１〜ＦＦ３、電圧発生器Ｅ１、Ｅ２、電圧比較器ＣＭＰ１、ＣＭＰ２、ゲート回路Ｇ１〜Ｇ４、トランジスタＴ１、Ｔ２および遅延回路ＤＬＹ１を備えて構成されている。フリップフロップＦＦ１は、セット端子Ｓが制御信号線ＣＬｎ−１に接続され、リセット端子Ｒがゲート回路Ｇ４の出力端子に接続されている。従って、フリップフロップＦＦ１の非反転出力端子Ｑの出力信号は、制御信号線ＣＬｎ−１の立ち上がり遷移に応答して高レベルに設定され、ゲート回路Ｇ４の出力信号の立ち上がり遷移に応答して低レベルに設定される。また、フリップフロップＦＦ１の反転出力端子／Ｑの出力信号は、制御信号線ＣＬｎ−１の立ち上がり遷移に応答して低レベルに設定され、ゲート回路Ｇ４の出力信号の立ち上がり遷移に応答して高レベルに設定される。なお、フリップフロップＦＦ１の非反転出力端子Ｑの出力信号は、起動信号ＳＴｎとしてＤＣ−ＤＣ制御回路ＣＣｎ（図１）に供給される。
【００３７】
電圧発生器Ｅ１は、基準電圧ＶＥ１を発生させる。電圧比較器ＣＭＰ１は、出力電圧ＶＯｎの立ち上げ完了を検出するために設けられている。電圧比較器ＣＭＰ１は、出力電圧ＶＯｎを非反転入力端子で受け、基準電圧ＶＥ１を反転入力端子で受けている。従って、電圧比較器ＣＭＰ１の出力信号は、出力電圧ＶＯｎが基準電圧ＶＥ１より高いときに高レベルに設定され、出力電圧ＶＯｎが基準電圧ＶＥ１より低いときに低レベルに設定される。なお、出力電圧ＶＯ１〜ＶＯ３の定格値は異なるため、それに対応して、順序制御回路ＳＣ１〜ＳＣ３における基準電圧ＶＥ１の電圧値も異なる。
【００３８】
電圧発生器Ｅ２は、基準電圧ＶＥ２を発生させる。電圧比較器ＣＭＰ２は、出力電圧ＶＯｎの立ち下げ完了を検出するために設けられている。電圧比較器ＣＭＰ２は、基準電圧ＶＥ２を非反転入力端子で受け、出力電圧ＶＯｎを反転入力端子で受けている。従って、電圧比較器ＣＭＰ２の出力信号は、出力電圧ＶＯｎが基準電圧ＶＥ２より低いときに高レベルに設定され、出力電圧ＶＯｎが基準電圧ＶＥ２より高いときに低レベルに設定される。
【００３９】
ゲート回路Ｇ１は、電圧比較器ＣＭＰ１の出力信号が高レベルに設定され、且つフリップフロップＦＦ１の非反転出力端子Ｑの出力信号が高レベルに設定されているときに出力信号を高レベルに設定し、その他の条件下では出力信号を低レベルに設定する。ゲート回路Ｇ２は、電圧比較器ＣＭＰ２の出力信号が高レベルに設定され、且つフリップフロップＦＦ１の反転出力端子／Ｑの出力信号が高レベルに設定されているときに出力信号を高レベルに設定し、その他の条件下では出力信号を低レベルに設定する。
【００４０】
フリップフロップＦＦ２は、セット端子Ｓがゲート回路Ｇ１の出力端子に接続され、リセット端子Ｒがゲート回路Ｇ２の出力端子に接続されている。従って、フリップフロップＦＦ２の非反転出力端子Ｑの出力信号は、ゲート回路Ｇ１の出力信号の立ち上がり遷移に応答して高レベルに設定され、ゲート回路Ｇ２の出力信号の立ち上がり遷移に応答して低レベルに設定される。また、フリップフロップＦＦ２の反転出力端子／Ｑの出力信号は、ゲート回路Ｇ１の出力信号の立ち上がり遷移に応答して低レベルに設定され、ゲート回路Ｇ２の出力信号の立ち上がり遷移に応答して高レベルに設定される。
【００４１】
ゲート回路Ｇ３は、フリップフロップＦＦ１の非反転出力端子Ｑの出力信号が高レベルに設定され、且つフリップフロップＦＦ２の非反転出力端子Ｑの出力信号が高レベルに設定されているときに出力信号を低レベルに設定し、その他の条件下では出力信号を高レベルに設定する。トランジスタＴ１は、ｎ型トランジスタで構成され、制御信号線ＣＬｎと接地線との間に接続されている。トランジスタＴ１の制御端子は、ゲート回路Ｇ３の出力信号を受けている。
【００４２】
ゲート回路Ｇ４は、ゲート回路Ｇ３の出力信号が低レベルに設定され、且つ制御信号線ＣＬｎが低レベルに設定されているときに出力信号を高レベルに設定し、その他の条件下では出力信号を低レベルに設定する。遅延回路ＤＬＹ１は、例えば、奇数個のインバータを直列接続して構成され、フリップフロップＦＦ３の反転出力端子／Ｑの出力信号を所定時間だけ遅延させるとともに反転させて出力する。
【００４３】
フリップフロップＦＦ３は、セット端子Ｓがゲート回路Ｇ２の出力端子に接続され、リセット端子Ｒが遅延回路ＤＬＹ１の出力端子に接続されている。従って、フリップフロップＦＦ３の非反転出力端子Ｑの出力信号は、ゲート回路Ｇ２の出力信号の立ち上がり遷移に応答して高レベルに設定され、遅延回路ＤＬＹ１の出力信号の立ち上がり遷移に応答して低レベルに設定される。また、フリップフロップＦＦ３の反転出力端子／Ｑの出力信号は、ゲート回路Ｇ２の出力信号の立ち上がり遷移に応答して低レベルに設定され、遅延回路ＤＬＹ１の出力信号の立ち上がり遷移に応答して高レベルに設定される。トランジスタＴ２は、ｎ型トランジスタで構成され、制御信号線ＣＬｎ−１と接地線との間に接続されている。トランジスタＴ２の制御端子は、フリップフロップＦＦ３の非反転出力端子Ｑの出力信号を受けている。
【００４４】
このような構成の順序制御回路ＳＣｎにおいて、フリップフロップＦＦ１はＤＣ−ＤＣコンバータＣＮＶｎに対する起動要求／停止要求の有無を判別するための回路として機能し、フリップフロップＦＦ２はＤＣ−ＤＣコンバータＣＮＶｎの起動処理／停止処理の実施状況を判別するための回路として機能する。フリップフロップＦＦ１の非反転出力端子Ｑの出力信号が低レベルに設定され、且つフリップフロップＦＦ２の非反転出力端子Ｑの出力信号が低レベルに設定されているとき、ＤＣ−ＤＣコンバータＣＮＶｎは停止処理が完了している状態である。フリップフロップＦＦ１の非反転出力端子Ｑの出力信号が高レベルに設定され、且つフリップフロップＦＦ２の非反転出力端子Ｑの出力信号が低レベルに設定されているとき、ＤＣ−ＤＣコンバータＣＮＶｎは起動処理が実施されている状態である。フリップフロップＦＦ１の非反転出力端子Ｑの出力信号が高レベルに設定され、且つフリップフロップＦＦ２の非反転出力端子Ｑの出力信号が高レベルに設定されているとき、ＤＣ−ＤＣコンバータＣＮＶｎは起動処理が完了している状態である。フリップフロップＦＦ１の非反転出力端子Ｑの出力信号が低レベルに設定され、且つフリップフロップＦＦ２の非反転出力端子Ｑの出力信号が高レベルに設定されているとき、ＤＣ−ＤＣコンバータＣＮＶｎは停止処理が実施されている状態である。
【００４５】
図３は、図２の順序制御回路の動作を示している。順序制御回路ＳＣｎおいて、制御信号線ＣＬｎ−１が低レベルから高レベルに遷移すると（図３（１））、フリップフロップＦＦ１がセット状態になり、フリップフロップＦＦ１の非反転出力端子Ｑの出力信号が低レベルから高レベルに遷移する（図３（２））。フリップフロップＦＦ１の非反転出力端子Ｑの出力信号は起動信号ＳＴｎとしてＤＣ−ＤＣ制御回路ＣＣｎに供給されるため、ＤＣ−ＤＣ制御回路ＣＣｎによるメインスイッチングトランジスタＴＡｎおよび同期整流トランジスタＴＢｎの制御動作が開始される。これにより、ＤＣ−ＤＣコンバータＣＮＶｎの起動処理が開始され、出力電圧ＶＯｎが０Ｖから上昇し始める。
【００４６】
出力電圧ＶＯｎが上昇して基準電圧ＶＥ２より高くなると（図３（３））、電圧比較器ＣＭＰ２の出力信号が高レベルから低レベルに遷移する（図３（４））。出力電圧ＶＯｎが更に上昇して基準電圧ＶＥ１より高くなると（図３（５））、電圧比較器ＣＭＰ１の出力信号が低レベルから高レベルに遷移する（図３（６））。このとき、フリップフロップＦＦ１の非反転出力端子Ｑの出力信号が高レベルに設定されているため、ゲート回路Ｇ１の出力信号が低レベルから高レベルに遷移する。これにより、フリップフロップＦＦ２がセット状態になり、フリップフロップＦＦ２の非反転出力端子Ｑの出力信号が低レベルから高レベルに遷移する（図３（７））。このとき、フリップフロップＦＦ１の非反転出力端子Ｑの出力信号が高レベルに設定されているため、ゲート回路Ｇ３の出力信号が高レベルから低レベルに遷移する。これにより、トランジスタＴ１がオフしてＤＣ−ＤＣコンバータＣＮＶｎ（順序制御回路ＳＣｎ）による制御信号線ＣＬｎの低レベルへの駆動が停止され、プルアップ抵抗ＲＴｎの作用により制御信号線ＣＬｎが低レベルから高レベルに遷移する（図３（８））。
【００４７】
また、制御信号線ＣＬｎ−１が高レベルから低レベルに遷移すると（図３（９））、ゲート回路Ｇ３の出力信号が低レベルに設定されているため、ゲート回路Ｇ４の出力信号が低レベルから高レベルに遷移する。これにより、フリップフロップＦＦ１がリセット状態になり、フリップフロップ信号ＦＦ１の非反転出力信号Ｑの出力信号が高レベルから低レベルに遷移する（図３（１０））。フリップフロップＦＦ１の非反転出力端子Ｑの出力信号は起動信号ＳＴｎとしてＤＣ−ＤＣ制御回路ＣＣｎに供給されるため、ＤＣ−ＤＣ制御回路ＣＣｎによるメインスイッチングトランジスタＴＡｎおよび同期整流トランジスタＴＢｎの制御動作が停止される。これにより、ＤＣ−ＤＣコンバータＣＮＶｎの停止処理が開始され、出力電圧ＶＯｎが定格値から下降し始める。また、フリップフロップ信号ＦＦ１の非反転出力信号Ｑの出力信号が高レベルから低レベルに遷移すると、ゲート回路Ｇ３の出力信号が低レベルから高レベルに遷移する。これにより、トランジスタＴ１がオンしてＤＣ−ＤＣコンバータＣＮＶｎ（順序制御回路ＳＣｎ）による制御信号線ＣＬｎの低レベルへの駆動が開始される。
【００４８】
出力電圧ＶＯｎが下降して基準電圧ＶＥ１より低くなると（図３（１１））、電圧比較器ＣＭＰ１の出力信号が高レベルから低レベルに遷移する（図３（１２））。出力電圧ＶＯｎが更に下降して基準電圧ＶＥ２より低くなると（図３（１３））、電圧比較器ＣＭＰ２の出力信号が低レベルから高レベルに遷移する（図３（１４））。このとき、フリップフロップＦＦ１の反転出力端子／Ｑの出力信号が高レベルに設定されているため、ゲート回路Ｇ２の出力信号が低レベルから高レベルに遷移する。これにより、フリップフロップＦＦ２がリセット状態になり、フリップフロップＦＦ２の非反転出力端子Ｑの出力信号が高レベルから低レベルに遷移する（図３（１５））。また、ゲート回路Ｇ２の出力信号が低レベルから高レベルに遷移すると、フリップフロップＦＦ３がセット状態になり、フリップフロップＦＦ３の非反転出力端子Ｑの出力信号が低レベルから高レベルに遷移する（図３（１６））。これにより、トランジスタＴ２がオンしてＤＣ−ＤＣコンバータＣＮＶｎ（順序制御回路ＳＣｎ）による制御信号線ＣＬｎ−１の低レベルへの駆動が開始され、制御信号線ＣＬｎが高レベルから低レベルに遷移する（図３（１７））。フリップフロップＦＦ３の非反転出力端子／Ｑの出力信号が高レベルから低レベルに遷移してから所定時間（遅延回路ＤＬＹ１の遅延時間）が経過すると、遅延回路ＤＬＹ１の出力信号が低レベルから高レベルに遷移する。これにより、フリップフロップＦＦ３がリセット状態になり、フリップフロップＦＦ３の非反転出力端子Ｑの出力信号が高レベルから低レベルに遷移する（図３（１８））。これにより、トランジスタＴ２がオフしてＤＣ−ＤＣコンバータＣＮＶｎ（順序制御回路ＳＣｎ）による制御信号線ＣＬｎ−１の低レベルへの駆動が停止される。
【００４９】
以上のような構成の電源回路ＰＷでは、制御信号線ＣＬ０が低レベルから高レベルに遷移すると（電源回路ＰＷに対して電源投入が要求されると）、ＤＣ−ＤＣコンバータＣＮＶ１は起動処理（出力電圧ＶＯ１の立ち上げ）を開始する。ＤＣ−ＤＣコンバータＣＮＶ１の起動処理が完了すると、ＤＣ−ＤＣコンバータＣＮＶ１は、起動処理の完了をＤＣ−ＤＣコンバータＣＮＶ２に通知するために制御信号線ＣＬ１の低レベルへの駆動を停止する。これに伴って、プルアップ抵抗ＲＴ１の作用により制御信号線ＣＬ１が低レベルから高レベルに遷移する。
【００５０】
制御信号線ＣＬ１が低レベルから高レベルに遷移すると、ＤＣ−ＤＣコンバータＣＮＶ２は起動処理（出力電圧ＶＯ２の立ち上げ）を開始する。ＤＣ−ＤＣコンバータＣＮＶ２の起動処理が完了すると、ＤＣ−ＤＣコンバータＣＮＶ２は、起動処理の完了をＤＣ−ＤＣコンバータＣＮＶ３に通知するために制御信号線ＣＬ２の低レベルへの駆動を停止する。これに伴って、プルアップ抵抗ＲＴ２の作用により制御信号線ＣＬ２が低レベルから高レベルに遷移する。
【００５１】
制御信号線ＣＬ２が低レベルから高レベルに遷移すると、ＤＣ−ＤＣコンバータＣＮＶ３は起動処理（出力電圧ＶＯ３の立ち上げ）を開始する。ＤＣ−ＤＣコンバータＣＮＶ３の起動処理が完了すると、ＤＣ−ＤＣコンバータＣＮＶ３は、制御信号線ＣＬ３の低レベルへの駆動を停止する。これに伴って、プルアップ抵抗ＲＴ３の作用により制御信号線ＣＬ３が低レベルから高レベルに遷移する。このように、電源回路ＰＷに対して電源投入が要求されると、ＤＣ−ＤＣコンバータＣＮＶ１〜ＣＮＶ３が昇順（ＤＣ−ＤＣコンバータＣＮＶ１、ＣＮＶ２、ＣＮＶ３の順序）で起動される。
【００５２】
また、制御信号線ＣＬ０が高レベルから低レベルに遷移すると（電源回路ＰＷに対して電源遮断が要求されると）、ダイオードＤ１の作用により制御信号線ＣＬ３が高レベルから低レベルに遷移する。制御信号線ＣＬ３が高レベルから低レベルに遷移すると、ＤＣ−ＤＣコンバータＣＮＶ３は、停止処理（出力電圧ＶＯ３の立ち下げ）を開始するとともに制御信号線ＣＬ３の低レベルへの駆動を開始する。ＤＣ−ＤＣコンバータＣＮＶ３の停止処理が完了すると、ＤＣ−ＤＣコンバータＣＮＶ３は、停止処理の完了をＤＣ−ＤＣコンバータＣＮＶ２に通知するために制御信号線ＣＬ２の低レベルへの駆動を所定時間だけ実施する。これにより、制御信号線ＣＬ２が高レベルから低レベルに遷移する。
【００５３】
制御信号線ＣＬ２が高レベルから低レベルに遷移すると、ＤＣ−ＤＣコンバータＣＮＶ２は、停止処理（出力電圧ＶＯ２の立ち下げ）を開始するとともに制御信号線ＣＬ２の低レベルへの駆動を開始する。ＤＣ−ＤＣコンバータＣＮＶ２の停止処理が完了すると、ＤＣ−ＤＣコンバータＣＮＶ２は、起動処理の完了をＤＣ−ＤＣコンバータＣＮＶ１に通知するために制御信号線ＣＬ１の低レベルへの駆動を所定時間だけ実施する。これにより、制御信号線ＣＬ１が高レベルから低レベルに遷移する。
【００５４】
制御信号線ＣＬ１が高レベルから低レベルに遷移すると、ＤＣ−ＤＣコンバータＣＮＶ１は、停止処理（出力電圧ＶＯ１の立ち下げ）を開始するとともに制御信号線ＣＬ１の低レベルへの駆動を開始する。ＤＣ−ＤＣコンバータＣＮＶ１の停止処理が完了すると、ＤＣ−ＤＣコンバータＣＮＶ１は、制御信号線ＣＬ０の低レベルへの駆動を所定時間だけ実施する。このように、電源回路ＰＷに対して電源投入が要求されると、ＤＣ−ＤＣコンバータＣＮＶ１〜ＣＮＶ３が降順（ＤＣ−ＤＣコンバータＣＮＶ３、ＣＮＶ２、ＣＮＶ１の順序）で停止される。
【００５５】
このように、第１実施形態では、ＤＣ−ＤＣコンバータＣＮＶ１〜ＣＮＶ３間で起動順序を制御するための制御信号線と停止順序を制御するための制御信号線とを共通にすることで、少数の制御信号線を用いてＤＣ−ＤＣコンバータＣＮＶ１〜ＣＮＶ３間の起動順序と停止順序とを逆にすることができる。即ち、ＤＣ−ＤＣコンバータＣＮＶ１〜ＣＮＶ３について所望の起動順序および停止順序を簡易な構成で実現できる。
【００５６】
図４は、本発明の第２実施形態を示している。なお、第２実施形態を説明するにあたって、第１実施形態で説明した要素と同一の要素については、第１実施形態で使用した符号と同一の符号を使用し、詳細な説明を省略する。第２実施形態の電源回路は、順序制御回路ＳＣｎ（ｎ＝１、２、３）が順序制御回路ＳＣｎ’に置き換えられている点を除いて、第１実施形態の電源回路ＰＷ（図１）と同一である。
【００５７】
第２実施形態の順序制御回路ＳＣｎ’は、遅延回路ＤＬＹ２が設けられている点を除いて、第１実施形態の順序制御回路ＳＣｎ（図２）と同一である。遅延回路ＤＬＹ２は、例えば、偶数個のインバータを直列接続して構成され、フリップフロップＦＦ１の非反転出力端子Ｑの出力信号を所定時間だけ遅らせて起動信号ＳＴｎとして出力する。なお、順序制御回路ＳＣ１’〜ＳＣ３’における遅延回路ＤＬＹ２の遅延時間（遅延回路ＤＬＹ２を構成するインバータの数）は、必要に応じて異なっていてもよい。
【００５８】
図５は、第２実施形態における出力電圧の立ち上げ／立ち下げの様子を示している。第２実施形態の電源回路では、順序制御回路ＳＣ１’〜ＳＣ３’に遅延回路ＤＬＹ２が設けられている。このため、時刻ｔ１において出力電圧ＶＯ１の立ち上げが開始され、時刻ｔ２において出力電圧ＶＯ１の立ち上げが完了すると、時刻ｔ２から一定時間（遅延回路ＤＬＹ２の遅延時間に相当）が経過した時刻ｔ２’において出力電圧ＶＯ２の立ち上げが開始される。そして、時刻ｔ３において出力電圧ＶＯ２の立ち上げが完了すると、時刻ｔ３から一定時間が経過した時刻ｔ３’において出力電圧ＶＯ３の立ち上げが開始され、時刻ｔ４において出力電圧Ｖｏ３の立ち上げが完了する。
【００５９】
同様に、時刻ｔ５において出力電圧ＶＯ３の立ち下げが開始され、時刻ｔ６において出力電圧ＶＯ３の立ち下げが完了すると、時刻ｔ６から一定時間（遅延回路ＤＬＹ２の遅延時間に相当）が経過した時刻ｔ６’において出力電圧ＶＯ２の立ち下げが開始される。そして、時刻ｔ７において出力電圧ＶＯ２の立ち下げが完了すると、時刻ｔ７から一定時間が経過した時刻ｔ７’において出力電圧ＶＯ１の立ち下げが開始され、時刻ｔ８において出力電圧ＶＯ１の立ち下げが完了する。
【００６０】
このため、第１実施形態のように、出力電圧ＶＯ１（ＶＯ２）の立ち上げが完了してから即座に出力電圧ＶＯ２（ＶＯ３）の立ち上げが開始され、出力電圧ＶＯ３（ＶＯ２）の立ち下げが完了してから即座に出力電圧ＶＯ２（ＶＯ１）の立ち下げが開始される場合に比べて、電子機器の内部で出力電圧ＶＯ１〜ＶＯ３を使用する半導体装置がラッチアップを起こして焼損する危険性をより確実に回避できる。
【００６１】
なお、第１および第２実施形態では、電源回路が３個のＤＣ−ＤＣコンバータを備えて構成された例について述べたが、本発明はかかる実施形態に限定されるものではなく、電源回路が２個あるいは４個以上のＤＣ−ＤＣコンバータを備えて構成されてもよいことは言うまでもない。また、第１および第２実施形態では、電源回路が半導体装置により具現された例について述べたが、本発明はかかる実施形態に限定されるものではなく、例えば、電源回路がモジュール（プリント基板など）により具現されてもよい。
【００６２】
以上、本発明について詳細に説明してきたが、前述の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれらに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。
【図面の簡単な説明】
【００６３】
【図１】本発明の第１実施形態を示す説明図である。
【図２】第１実施形態における順序制御回路の詳細を示す説明図である。
【図３】図２の順序制御回路の動作を示す説明図である。
【図４】本発明の第２実施形態を示す説明図である。
【図５】第２実施形態における出力電圧の立ち上げ／立ち下げの様子を示す説明図である。
【図６】電源回路の第１構成例を示す説明図である。
【図７】図６の電源回路における出力電圧の立ち上げ／立ち下げの様子を示す説明図である。
【図８】電源回路の第２構成例を示す説明図である。
【図９】図８の電源回路における出力電圧の立ち上げ／立ち下げの様子を示す説明図である。
【図１０】電源回路の第３構成例を示す説明図である。
【符号の説明】
【００６４】
Ｃ１、Ｃ２、Ｃ３‥平滑用コンデンサ；ＣＣ１、ＣＣ２、ＣＣ３‥ＤＣ−ＤＣ制御回路；ＣＬ０、ＣＬ１、ＣＬ２、ＣＬ３‥制御信号線；ＣＭＰ１、ＣＭＰ２‥電圧比較器；ＣＮＶ１、ＣＮＶ２、ＣＮＶ３‥ＤＣ−ＤＣコンバータ；Ｄ１‥ダイオード；ＤＬＹ１、ＤＬＹ２‥遅延回路；Ｅ１、Ｅ２‥電圧発生器；ＦＦ１、ＦＦ２、ＦＦ３‥フリップフロップ；Ｇ１、Ｇ２、Ｇ３、Ｇ４‥ゲート回路；Ｌ１、Ｌ２、Ｌ３‥チョークコイル；ＰＡ１、ＰＡ２、ＰＡ３、ＰＢ１、ＰＢ２、ＰＢ３‥パルス信号；ＰＷ‥電源回路；ＲＴ１、ＲＴ２、ＲＴ３‥プルアップ抵抗；ＳＣ１、ＳＣ２、ＳＣ３、ＳＣ１’、ＳＣ２’、ＳＣ３’‥順序制御回路；ＳＴ１、ＳＴ２、ＳＴ３‥起動信号；Ｔ１、Ｔ２‥トランジスタ；ＴＡ１、ＴＡ２、ＴＡ３‥メインスイッチングトランジスタ；ＴＢ２、ＴＢ２、ＴＢ３‥同期整流トランジスタ；ＶＥ１、ＶＥ２‥基準電圧；ＶＩ‥入力電圧；ＶＯ１、ＶＯ２、ＶＯ３‥出力電圧
【図１】
2008206223.tif 000003
【図２】
2008206223.tif 000004
【図３】
2008206223.tif 000005
【図４】
2008206223.tif 000006
【図５】
2008206223.tif 000007
【図６】
2008206223.tif 000008
【図７】
2008206223.tif 000009
【図８】
2008206223.tif 000010
【図９】
2008206223.tif 000011
【図１０】
2008206223.tif 000012