(57)【要約】【課題】結晶の位置と大きさを制御することにより、チャネル領域或いはＴＦＴ形成領域を一つの結晶の集合（ドメイン）で形成し、ＴＦＴのばらつきを抑えることを目的とする。【解決手段】非晶質シリコン膜に対して、チャネル形成領域或いはチャネル形成領域やソース及びドレイン領域等も含むＴＦＴ形成領域の周囲を選択的にレーザー照射を行い、各ＴＦＴ形成領域を孤立させて、結晶化を助長する金属元素（代表的にはＮｉ）を添加し、加熱処理を行うことにより、結晶の集合（ドメイン）の位置を任意に定める事を可能とするものである。結晶の集合（ドメイン）の位置を任意に制御することにより、ＴＦＴのばらつきを抑えることが可能となる。【選択図】図１
2008211204.tif 000002
【特許請求の範囲】
【請求項１】
非晶質半導体膜を形成し、
前記非晶質半導体膜に選択的にレーザー光を照射して非晶質半導体膜全体を囲むように第１の結晶化領域を形成し、
前記第１の結晶化領域及び前記非晶質半導体膜に結晶化を助長する金属元素を添加し、
前記第１の結晶化領域及び前記非晶質半導体膜を加熱し、前記非晶質半導体膜を結晶化して第２の結晶化領域を形成し、
前記第２の結晶化領域に薄膜トランジスタのチャネル形成領域が設けられるように、前記第２の結晶化領域を島状の半導体層にすることを特徴とする半導体装置の作製方法。
【請求項２】
非晶質半導体膜を形成し、
前記非晶質半導体膜に選択的にレーザー光を照射して非晶質半導体膜の周囲を全て第１の結晶化領域にし、
前記第１の結晶化領域及び前記非晶質半導体膜に結晶化を助長する金属元素を添加し、
前記第１の結晶化領域及び前記非晶質半導体膜を加熱し、前記非晶質半導体膜を結晶化して第２の結晶化領域を形成し、
前記第２の結晶化領域に薄膜トランジスタのチャネル形成領域が設けられるように、前記第２の結晶化領域を島状の半導体層にすることを特徴とする半導体装置の作製方法。
【請求項３】
請求項１または２において、前記第２の結晶化領域を形成した後、前記第１の結晶化領域及び前記第２の結晶化領域の一部にリンまたは希ガスを添加し、
前記第１の結晶化領域及び前記第２の結晶化領域を加熱し、前記リンまたは希ガスを添加した領域に前記金属元素をゲッタリングすることをし、
前記第２の結晶化領域に薄膜トランジスタのチャネル形成領域が設けられるように、前記第２の結晶化領域を島状の半導体層にすることを特徴とする半導体装置の作製方法。
【請求項４】
請求項３において、前記第１の結晶化領域のみに前記リンまたは希ガスを添加し、前記金属元素をゲッタリングすることを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至３のいずれか一において、前記第２の結晶化領域に薄膜トランジスタのチャネル形成領域及びＬＤＤ領域が設けられるように、前記第２の結晶化領域を島状の半導体層にすることを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至５のいずれか一において、前記レーザー光はエキシマレーザー発振装置、ＹＡＧレーザー発振装置、またはＹＶＯ４レーザー発振装置を光源とすることを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至６のいずれか一において、前記金属元素としてはＦｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種が用いられることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置の作製方法に関する。特に本発明は、非晶質構造を有する半導体膜を結晶化させる技術に関する。
【背景技術】
【０００２】
近年、絶縁表面を有する基板上に形成された半導体薄膜をＴＦＴの活性層（ソース、ドレイン領域及びチャネル形成領域を含む半導体領域を指していう）を形成し、このＴＦＴを応用して大面積集積回路を有する半導体装置の開発が進んでいる。
【０００３】
ＴＦＴの代表的な応用例は、画素電極をマトリクス上に配置して、画素電極の各々に接続するスイッチング素子への適用であり、これはアクティブマトリックス型液晶表示装置とも呼ばれ注目を集めている。
【０００４】
アクティブマトリクス型液晶表示装置は、当初非晶質シリコン膜（アモルファスシリコン膜）を用いてＴＦＴが形成されてきたが、より高性能を求めるために結晶質シリコン膜（ポリシリコン膜）を活性層にしたＴＦＴ（以下ポリシリコンＴＦＴとも記す）を作製することが試みられている。このポリシリコンＴＦＴは、電界効果移動度が高いことから、いろいろな機能を備えた回路を形成することも可能である。
【０００５】
ポリシリコンＴＦＴを用いたアクティブマトリクス型液晶表示装置に搭載される液晶モジュールには、機能ブロックごとに画像表示を行う画素部や、ＣＭＯＳ回路を基本としたシフトレジスタ回路、レベルシフタ回路、バッファ回路、サンプリング回路などの画素部を制御するための駆動回路部が一枚の基板上に形成することも可能である。
【０００６】
特性の良いポリシリコンＴＦＴを得る為には、高品質の結晶質シリコン膜を作製する技術が必要であり、代表的にはエキシマレーザーを用いた結晶化技術が広く知られている。
【０００７】
一方、結晶質シリコン膜をガラス基板上に得る他の技術として特開平８−７８３２９号公報記載の技術が開示されている。同公報記載の技術は非晶質シリコン膜に対して結晶化を助長する金属元素（代表的にはＮｉ）を選択的に添加し、加熱処理を行うことで添加領域を起点として広がる結晶質シリコン膜を形成するものであり、得られる結晶粒のサイズは非常に大きい。
【０００８】
上記公報技術は、金属元素を用いないで結晶化を行う場合と比べて金属元素の作用により非晶質シリコン膜の結晶化温度を５０〜１００℃程度下げることが可能であり、結晶化に要する時間も金属元素を用いないで結晶化を行う場合に比べ１／５〜１／１０に低減することができ、生産性に置いても優れたものである。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記公報（特開平８−７８３２９号公報）の技術により得られる結晶質シリコン膜は、柱状の結晶の集合（ドメインとも呼ぶ）が多数形成され、一つの結晶の集合（ドメイン）における全ての結晶は同じ結晶配向を有しており、その結晶の集合（ドメイン）のサイズは約２００μm〜３００μmもの大きさを有した独特の結晶構造を持っている。また、隣り合う結晶の集合（ドメイン）とは、配向が異なっており各集合間に境界を有している。この一つの結晶の集合の内にチャネル形成領域を配置してＴＦＴを形成すれば、単結晶と同程度の電気特性が得られると予想される。
【００１０】
しかし、上記公報の技術を含む従来の技術では、結晶の集合の位置を精密に制御することが不可能であり、それぞれのＴＦＴの配置に合わせて、チャネル形成領域を一つの結晶の集合で形成することは困難であった。即ち、画素部と駆動回路部を形成する全てのＴＦＴに対して、結晶の集合の位置とチャネル形成領域の位置を合致させることは殆ど不可能である。
【００１１】
上記公報（特開平８−７８３２９号公報）の技術により得られる結晶質シリコン膜は、結晶化を助長する金属元素（代表的にはＮｉ）を含んでいる。金属元素が結晶質シリコン膜中に多量に存在していることはその半導体を用いた装置の信頼性や電気的安定性を阻害するものであり望ましくない。非晶質シリコン膜の結晶化後に、ゲッタリングという手法を用いて金属元素を速やかに除去するか、電気特性に影響しない程度にまで低減することが望ましい。また、結晶成長のメカニズムから考えると、結晶の集合（ドメイン）の境界に大部分の金属元素が集まっている。
【００１２】
従って、その結晶質シリコン膜をＴＦＴの活性層に用いた場合、電気特性が高い長所を有する反面、隣り合う結晶の集合（異なる配向を有する結晶の集合）との境界の存在の有無、或いは、形成される結晶の集合のサイズの違いにより各々のＴＦＴ特性に若干の差、すなわちばらつきが生じてしまう。
【００１３】
画素部に配置されたＴＦＴに電気的特性のばらつきがあれば、各画素電極に印可する電圧のばらつきが生じ、そのため透過光量のばらつきも生じ、それが表示ムラとなって観察者の目に映ることになる。現在の時点では、このばらつきは許容範囲内であり、問題ない程度であるが、今後、画素サイズの微細化がさらに進み、より高詳細な画像が求められた場合、このばらつきが非常に重大な問題になってくる。
【００１４】
将来、さらにデザインルールの縮小とともにチャネル形成領域のサイズ（チャネル長、チャネル幅）が微細化するため、どうしても結晶の集合の境界をチャネル形成領域に有するＴＦＴも形成され、そのＴＦＴ特性（移動度、Ｓ値、オン電流値、オフ電流値等）は境界のないチャネル形成領域を有するＴＦＴと比べて差が生じ、それが表示のばらつきの原因となる。
【００１５】
また、現在の時点では、ガラス基板の歪み点以下、即ち約６００℃以下のプロセス温度で均一な粒径を有する結晶質シリコン膜を形成する試みは幾つか提案されているものの、最適といえる手段は見いだされていない。
【００１６】
従来、均一性の高い結晶質シリコン膜を得ることと、高い移動度を得ることを両立させることは困難であった。加えて、６００℃以下のプロセスで作製することも困難であった。
【００１７】
本発明は上記問題点を鑑みてなされたものであり、結晶の位置と大きさを制御することにより、チャネル領域或いはＴＦＴ形成領域を一つの結晶の集合（ドメイン）で形成し、ＴＦＴのばらつきを抑えることを目的とする。
【課題を解決するための手段】
【００１８】
上記問題点を解決するために、本発明は、非晶質シリコン膜に対して、チャネル形成領域或いはチャネル形成領域やソース及びドレイン領域等も含むＴＦＴ形成領域の周囲を選択的にレーザー照射を行い、各ＴＦＴ形成領域を孤立させて、結晶化を助長する金属元素（代表的にはＮｉ）を添加し、加熱処理を行うことにより、結晶の集合（ドメイン）の位置を任意に定める事を可能とするものである。結晶の集合（ドメイン）の位置を任意に制御することにより、ＴＦＴのばらつきを抑えることが可能となる。
【００１９】
また、結晶の集合（ドメイン）の境界をＴＦＴ形成領域の外側に選択的に位置させることが可能である。結晶化を助長する金属元素（代表的にはＮｉ）は結晶核発生場所を起点として広がる性質を持っているので、結晶の集合（ドメイン）の境界をＴＦＴ形成領域の外側に選択的に位置させることにより、結晶質シリコン膜中のＴＦＴ領域の内の金属元素濃度を下げることが可能である。
【００２０】
非晶質シリコン膜にチャネル形成領域或いはＴＦＴ形成領域の周囲を選択的にレーザー光を照射する。照射エネルギーは０．１ｍＷ〜１．０ｍＷ／μm2、スキャン速度は０．１ｍ／ｓｅｃ．〜１．０ｍ／ｓｅｃ．であることを特徴とする。照射幅は１μm〜数１０μmであることを特徴とする。照射領域はＴＦＴ形成領域として用いないので必要最小限に小さいことが望ましい。なお、前記光はエキシマレーザー光またはＹＡＧレーザー光またはＹＶＯ4レーザー光であることを特徴とする。
【００２１】
また、本発明によれば、非晶質シリコン膜に対して結晶化させる領域が限定される為に結晶化を助長する金属元素（代表的にはＮｉ）の添加濃度を下げることが可能である。この結晶化を助長する金属元素は、結晶核発生場所を起点として広がる性質を持っているが、一部は結晶の集合（ドメイン）の内に残るので、より少ない金属元素の添加で結晶化することが望ましい。
【００２２】
また、上記作製方法において、適用される金属元素は、結晶化を助長する金属元素であることを特徴としている。本発明において適用される結晶化を助長する金属元素は、Ｆｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種である。
【００２３】
選択的にレーザー照射した領域は、結晶質シリコン膜となっており、結晶化を助長する金属元素（代表的にはＮｉ）を添加し加熱処理を行っても結晶核発生場所とはならない。そのため、非晶質シリコン膜の内のチャネル形成領域或いはＴＦＴ形成領域からのみ結晶核発生を生じさせることが可能である。また、その結晶の集合（ドメイン）のサイズは約２００μm〜３００μmもの大きさを有しているため、一つのチャネル形成領域或いはＴＦＴ形成領域を一つの結晶の集合（ドメイン）により形成することが可能である。
【００２４】
結晶の集合（ドメイン）の境界をＴＦＴ形成領域の外側に選択的に位置させることにより、結晶質シリコン膜中のＴＦＴ領域の内の金属元素濃度を下げることが可能であるが、ＴＦＴ形成領域内の金属元素濃度をさらに下げたければゲッタリングを行えばよい。非晶質シリコン膜に対して、各ＴＦＴ形成領域を孤立させる手法としては、ＴＦＴ形成領域の外側の非晶質シリコンを除去することにより孤立させる方法もあるが、この場合には、シリコン除去領域はゲッタリング領域の一部にすることはできない。しかし、本発明を用いれば、各ＴＦＴ形成領域は、レーザー照射をおこない結晶質シリコン膜にすることにより孤立化させているため、孤立化させた領域もゲッタリング領域として用いることが可能であり、より広範囲な領域をゲッタリング領域として用いることが可能である。ゲッタリング領域が広い方が、ゲッタリング能力が高いため、本発明はゲッタリングを行う場合にはさらに有効な手法である。
【００２５】
なお、本発明でいう非晶質シリコン膜とは、狭義の意味で、完全な非晶質構造を有するものだけではなく、微細な結晶粒子が含まれた状態、又はいわゆる微結晶シリコン膜、局所的に結晶構造を含むシリコン膜を含む。その他に非晶質シリコンゲルマニウム膜、非晶質シリコンカーバイト膜などを適用することもできる。また、本発明においていう半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気化学装置、自発光装置、半導体回路および電子機器を含んでいる。
【発明の効果】
【００２６】
本発明により、チャネル領域或いはＴＦＴ形成領域を一つの結晶の集合（ドメイン）で形成でき、ばらつきの非常に少ない半導体装置を得ることができる。
【発明を実施するための最良の形態】
【００２７】
本発明の実施の形態を図面を用いて詳細に説明する。本発明では第１の段階として非晶質半導体膜を選択的に光を照射し選択的に結晶質半導体膜１０２を形成する。非晶質半導体膜１０３は非照射領域である。非照射領域の長さＬはＴＦＴの形成領域に依存するが、結晶の集合（ドメイン）のサイズは約２００μm〜３００μmであるので、Ｌ≦２００μmであればよい。なお、１０１は絶縁性基板である。（図１（Ａ））。
【００２８】
照射位置は図３の領域２０１のようにＴＦＴ形成領域２０２、チャネル形成領域２０３、ＬＤＤ形成領域２０４を外すように照射してもよく、チャネル領域２０３及びＬＤＤ形成領域２０４のみを外すように照射してもよい。（図２）。
【００２９】
次に半導体膜１０２及び１０３を希フッ酸で洗浄後、オゾン水により表面に酸化膜（図示しない）を形成する。次いで、金属元素を添加し薄い金属膜１０５を形成する。（図１（Ｂ））
【００３０】
次に熱処理を行って結晶化させ結晶質半導体膜１０６を形成する。（図１（Ｃ））
【００３１】
次に得られた結晶質半導体膜１０６をパターニングして半導体層１０７を形成する。この際、図３のレーザー照射領域３０１を含まないようにしてもよい。含まないようにすることによりＴＦＴ形成領域３０２、チャネル形成領域３０３、ＬＤＤ形成領域３０４の内の金属元素濃度を下げることが可能である。別にレーザー照射領域２０１にチャネル形成領域３０３、ＬＤＤ形成領域３０５を含まなければ、他のＴＦＴ形成領域３０２は含まれてもかまわない。前記手法により、ＴＦＴ形成領域の内或いはチャネル形成領域を結晶の集合（ドメイン）のみで形成することができる。
【００３２】
なお、非晶質半導体膜は、減圧熱ＣＶＤ法、プラズマＣＶＤ法、スパッタ法等で得られる半導体材料、例えば、シリコンまたはシリコンゲルマニウム（SiXGe1-X（X=0.0001〜0.02））合金を用いることが可能である。
【００３３】
また、レーザー光により選択的に結晶質シリコンを形成した後に添加する結晶成長を助長させる金属元素は、必要であれば、結晶化後にゲッタリングを行い結晶質半導体膜中から除去または低減させる。結晶成長を助長する金属元素の添加方法としては、金属元素を含む溶液を添加する方法でもよいし、スパッタ法やＣＶＤ法で薄い膜を形成する方法でもよい。ゲッタリングの手段としては、希ガス（代表的にはアルゴン）を有した非晶質シリコン膜（ゲッタリングサイト）を酸化膜を介して結晶質シリコン膜上に堆積し、熱処理を行って結晶質シリコン膜中の金属元素（代表的にはニッケル）をゲッタリングサイトに移動させて、結晶質シリコン膜中から除去または低減する方法、若しくは結晶質シリコンの一部にリンまたは希ガスを添加してゲッタリングサイトを形成し、熱処理を行って被ゲッタリング領域から金属元素（代表的にはニッケル）をゲッタリングサイトに移動させてゲッタリングを行う方法を用いればよい。
【００３４】
また、各ＴＦＴ形成領域は、レーザー照射をおこない結晶質シリコン膜にすることにより孤立化させているため、孤立化させた領域もゲッタリング領域として用いることが可能である。そのため、各ＴＦＴ形成領域をパターンを切って孤立させる場合に比べて、より広範囲な領域をゲッタリング領域として用いることが可能である。
【００３５】
また、レーザー光としては、パルス発振型または連続発振型のエキシマレーザーやＹＡＧレーザーの第２高調波または第３高調波、ＹＶＯ4レーザーの第２高調波を用いることができる。レーザー光の照射される領域の形状は、線状であっても短形であってもよい。
【００３６】
本発明によりチャネル形成領域或いはＴＦＴ形成領域の内を結晶の集合（ドメイン）のみの結晶質半導体薄膜が得られ、均一な電気的特性を得ることができる。
【００３７】
また、結晶の集合（ドメイン）の境界をＴＦＴ形成領域の外側に選択的に位置させることにより、結晶質シリコン膜中のＴＦＴ領域の内の金属元素濃度を下げることが可能である。
【実施例１】
【００３８】
本実施例は、石英基板上に非晶質半導体薄膜を形成し、選択的にレーザー照射を行い選択的に孤立した非晶質半導体薄膜を形成し、結晶化を助長する金属膜を非晶質半導体膜に導入し、加熱処理により孤立させた非晶質半導体薄膜を結晶化させ、結果として、結晶の集合（ドメイン）の位置を任意に制御することにより、ＴＦＴのばらつきを抑える技術に関する。
【００３９】
図１に本実施例に示す結晶質半導体膜の作製工程を示す。まず、減圧熱ＣＶＤ法で厚さ５０ｎｍの非晶質シリコン膜を石英基板１０１に成膜する。次に、レーザー光を選択的に非晶質シリコン１０２に照射する。また、未照射の非晶質シリコン１０３が後にＴＦＴ形成領域に用いられる。ここで、Ｌ（１０４）を非晶質シリコンの長さとすると、Ｌ≦２００μｍである。ここでは、連続発振型ＹＡＧレーザーの第２高調波（５３２ｎｍ）を用いる。（図１（Ａ））
【００４０】
次に、表面自然酸化膜（図示しない）を希フッ酸で洗浄した後、オゾン水により非晶質シリコン膜１０３及びレーザー照射して結晶化した結晶質シリコン膜１０２の表面に酸化膜を形成する。次にニッケルを含む溶液（５ｐｐｍ）をスピンコートして薄い金属膜１０５を形成する。（図１（Ｂ））
【００４１】
次に、加熱処理で結晶化を行い、結晶質半導体膜１０６を形成する。（図１（Ｃ））ここでは、４５０℃、１時間の熱処理の後、６００℃、１２時間の熱処理を行う。このようにして得られる結晶構造をした半導体膜１０６は一つの結晶の集合（ドメイン）により形成される。
【００４２】
次に、半導体膜１０７をパターニングして半導体層１０７を形成する。（図１（Ｄ））
【００４３】
次に、半導体層１０７の表面をフッ酸を含むエッチャントで洗浄した後、ゲート絶縁膜１０８となる珪素を主成分とする絶縁膜を形成する。この表面洗浄とゲート絶縁膜の成膜は、大気に触れさせずに連続的に行うことが望ましい。
【００４４】
次に、ゲート絶縁膜表面を洗浄した後、ゲート電極１０９を形成し、半導体にｎ型を付与する不純物元素（Ｐ、Ａｓ等）、ここでは燐を適宜添加して、ソース領域１１０及びドレイン領域１１１を形成する。添加した後、不純物元素を活性化するために加熱処理、強光の照射、或いはレーザー光の照射を行う。また、活性化と同時にゲート絶縁膜へのプラズマダメージやゲート絶縁膜と半導体層との界面へのプラズマダメージを回復することができる。
【００４５】
以降の工程は、層間絶縁膜１１３を形成し、水素化を行って、ソース領域、ドレイン領域に達するコンタクトホールを形成し、ソース電極１１４、ドレイン電極１１５を形成してＴＦＴを完成させる。（図１（Ｇ））
【００４６】
このようにして得られるＴＦＴは、チャネル領域１１２が結晶の集合（ドメイン）のみで粒界がなく、基板上に形成されたＴＦＴ間のばらつきが小さい。
【００４７】
また、本発明は図１の構造に限定されず、必要があればチャネル形成領域とドレイン領域（またはソース領域）との間にＬＤＤ領域を有する低濃度ドレイン（ＬＤＤ：Lightly Doped Drain）構造としてもよい。この構造はチャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域を設けたものであり、この領域をＬＤＤ領域と呼んでいる。さらにゲート絶縁膜を介してＬＤＤ領域をゲート電極と重ねて配置させた、いわゆるＧＯＬＤ（Gate-drain Overlapped LDD）構造としてもよい。
【００４８】
また、ここではｎチャネル型ＴＦＴを用いて説明したが、ｎ型不純物元素に代えてｐ型不純物元素を用いることによってｐチャネル型ＴＦＴを形成することができることは言うまでもない。
【００４９】
また、ここではトップゲート型ＴＦＴを例として説明したが、ＴＦＴ構造に関係なく本発明を適用することが可能であり、例えばボトムゲート型（逆スタガ型）ＴＦＴや順スタガ型ＴＦＴに適用することが可能である。
【実施例２】
【００５０】
本実施例は、結晶化を助長する金属膜を非晶質半導体膜に導入し、加熱処理により孤立させた非晶質半導体薄膜を結晶化させ、結晶化させた半導体膜から金属元素を除去或いは低減するゲッタリング処理を行い、結果として、結晶の集合（ドメイン）の位置を任意に制御することにより、ＴＦＴのばらつきを抑える技術に関する。
【００５１】
図２に本実施例に示す結晶質半導体膜の作製工程を示す。まず、減圧熱ＣＶＤ法で厚さ５０ｎｍの非晶質シリコン膜を石英基板２０１に成膜する。次に、レーザー光を選択的に非晶質シリコン２０２に照射する。また、未照射の非晶質シリコン２０３が後にＴＦＴ形成領域に用いられる。ここで、Ｌ（２０４）を非晶質シリコンの長さとすると、Ｌ≦２００μmである。ここでは、連続発振ＹＡＧレーザーの第２高調波（５３２ｎｍ）を用いる。（図２（Ａ））
【００５２】
次に、表面自然酸化膜（図示しない）を希フッ酸で洗浄した後、オゾン水により非晶質シリコン膜２０３及びレーザー照射して結晶化した結晶質シリコン膜２０２の表面に酸化膜を形成する。次にニッケルを含む溶液（５ｐｐｍ）をスピンコートして薄い金属膜２０５を形成する。（図２（Ｂ））
【００５３】
次に、加熱処理で結晶化を行い、結晶構造を有する半導体膜２０６を形成する。（図２（Ｃ））ここでは、４５０℃、１時間の熱処理の後、６００℃、１２時間の熱処理を行う。このようにして得られる結晶構造をした半導体膜２０６は一つの結晶の集合（ドメイン）により形成される。
【００５４】
次に、減圧熱ＣＶＤ法で厚さ２００nmの酸化シリコン膜を成膜する。パターニングを行い、マスク酸化シリコン膜２０７を形成し、アルゴンをドーピングする。（図２（Ｄ））
【００５５】
次に、加熱処理を行いＴＦＴの活性層をとする領域２０６からニッケルをゲッタリング領域２０８に偏析させる。ここでは、６００℃、１２時間の熱処理を行う。（図２（Ｅ））
【００５６】
次に、マスク酸化シリコン膜を除去し、パターニングをして半導体膜２０９を形成する。（図１（Ｆ））
【００５７】
次に、半導体層２０９の表面をフッ酸を含むエッチャントで洗浄した後、ゲート絶縁膜２１０となる珪素を主成分とする絶縁膜を形成する。この表面洗浄とゲート絶縁膜の成膜は、大気に触れさせずに連続的に行うことが望ましい。
【００５８】
次に、ゲート絶縁膜表面を洗浄した後、ゲート電極２１１を形成し、半導体にｎ型を付与する不純物元素（Ｐ、Ａｓ等）、ここでは燐を適宜添加して、ソース領域２１２及びドレイン領域２１３を形成する。添加した後、不純物元素を活性化するために加熱処理、強光の照射、或いはレーザー光の照射を行う。また、活性化と同時にゲート絶縁膜へのプラズマダメージやゲート絶縁膜と半導体層との界面へのプラズマダメージを回復することができる。
【００５９】
以降の工程は、層間絶縁膜２１５を形成し、水素化を行って、ソース領域、ドレイン領域に達するコンタクトホールを形成し、ソース電極２１６、ドレイン電極２１７を形成してＴＦＴを完成させる。（図２（Ｇ））
【００６０】
このようにして得られるＴＦＴは、チャネル領域２１４が結晶の集合（ドメイン）のみで粒界がなく、基板上に形成されたＴＦＴ間のばらつきが小さい。
【００６１】
また、本発明は図２の構造に限定されず、必要があればチャネル形成領域とドレイン領域（またはソース領域）との間にＬＤＤ領域を有する低濃度ドレイン（ＬＤＤ：Lightly Doped Drain）構造としてもよい。この構造はチャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域を設けたものであり、この領域をＬＤＤ領域と呼んでいる。さらにゲート絶縁膜を介してＬＤＤ領域をゲート電極と重ねて配置させた、いわゆるＧＯＬＤ（Gate-drain Overlapped LDD）構造としてもよい。
【００６２】
また、ここではｎチャネル型ＴＦＴを用いて説明したが、ｎ型不純物元素に代えてｐ型不純物元素を用いることによってｐチャネル型ＴＦＴを形成することができることは言うまでもない。
【００６３】
また、ここではトップゲート型ＴＦＴを例として説明したが、ＴＦＴ構造に関係なく本発明を適用することが可能であり、例えばボトムゲート型（逆スタガ型）ＴＦＴや順スタガ型ＴＦＴに適用することが可能である。
【実施例３】
【００６４】
ここでは、画素部を有するアクティブマトリクス基板を用いた液晶表示装置を作製する方法について図４〜図８を用いて説明する。
【００６５】
ＴＦＴをスイッチング素子として用いるアクティブマトリクス型液晶表示装置は、画素電極がマトリクス状に配置された基板（アクティブマトリクス基板）と、対向電極が形成された対向基板とを液晶層を介して対向配置した構造となっている。両基板間はスペーサ等を介して所定の間隔に制御され、画素部の外周部にシール材を用いることで液晶層を封入している。
【００６６】
以下にアクティブマトリクス基板の作製例を示す。
【００６７】
まず、絶縁表面を有する基板４０１上に導電膜を形成し、パターニングを施すことにより走査線４０２を形成する。（図４（Ａ））この走査線４０２は後に形成される活性層を光から保護する遮光層としても機能する。ここでは基板４０１として石英基板を用い、走査線４０２としてポリシリコン膜（膜厚７５ｎｍ）とタングステンシリサイド（Ｗ−Ｓｉ）膜（膜厚１５０ｎｍ）の積層構造を用いる。また、ポリシリコン膜はタングステンシリサイドの耐熱性を向上させるために用いている。
【００６８】
次いで、走査線４０２を覆う絶縁膜４０３ａ、４０３ｂを膜厚１００〜１０００ｎｍ（代表的には３００〜６００ｎｍ）で形成する。（図４（Ｂ））ここではＣＶＤ法を用いた膜厚１００ｎｍの酸化シリコン膜とＬＰＣＶＤ法を用いた膜厚４８０ｎｍの酸化シリコン膜を積層させる。
【００６９】
また、絶縁膜４０３ｂを形成した後、絶縁膜表面を化学的及び機械的に研磨する処理（代表的にはＣＭＰ技術）等）により平坦化してもよい。例えば、絶縁膜表面の最大高さ（Ｒmax）が０．５μｍ以下、好ましくは０．３μｍ以下となるようにする。
【００７０】
次に、非晶質半導体膜を膜厚１０〜１００ｎｍで形成する。ここでは膜厚５０ｎｍの非晶質シリコン膜を減圧熱ＣＶＤ法を用いて形成する。減圧熱ＣＶＤ法では基板の両面に成膜されるため、基板表面側にレジスト膜を形成した後、裏面側の非晶質シリコン膜をＳＦ6とＨｅの混合ガスを用いて除去する。裏面側の膜を除去した後は、レジスト膜を除去し、さらに酸化珪素膜を除去する。
【００７１】
次に、この非晶質半導体膜を結晶化させる。本実施例では、非晶質シリコン膜に対して選択的にレーザー光（連続発振ＹＡＧレーザー、０．１ｍＷ／μm2、スキャン速度０．5ｍ／ｓｅｃ）を照射する。次に、結晶化を助長する金属元素を全面に添加し、加熱処理を行うことでＴＦＴ形成領域を一つの結晶の集合（ドメイン）のみの結晶質シリコン膜が得られる。ここではオゾンを含む溶液で非晶質シリコン膜の表面に酸化膜を形成した後、結晶化を助長する金属元素としてニッケルを用い、ニッケルを５ｐｐｍ含有する溶液を塗布する。
【００７２】
次に、脱水素化のための熱処理（４５０℃、１時間）の後、結晶化のための熱処理（６００℃、１２時間）を行う。ＴＦＴ形成領域を一つの結晶の集合（ドメイン）のみの結晶質シリコン膜が得られる。
【００７３】
この後、ＴＦＴの活性層とする領域からＮｉをゲッタリングする工程を加えてもよい。その場合には、ＴＦＴの活性層とする領域をマスク（酸化シリコン膜）で覆い、結晶質シリコン膜の一部に燐（Ｐ）またはアルゴン（Ａｒ）を添加し、熱処理（窒素雰囲気下で６００℃、１２時間）を行えばよい。
【００７４】
次に、パターニングを行い結晶構造を有するシリコン膜の不要な部分を除去して、半導体層４０４を形成する。（図４（Ｃ１））なお、半導体層４０４を形成した後の画素上面図を図４（Ｃ２）に示す。図４（Ｃ２）において、点線Ａ−Ａ’で切断した断面図が図４（Ｃ１）に相当する。
【００７５】
次に、ＬＰＣＶＤ法でゲート絶縁膜となる酸化シリコン膜４０５を３０nm成膜する。次に、保持容量を形成するため、マスク４０６を形成する。（図５（Ａ））
【００７６】
次に、保持容量を形成する領域４０７の上の酸化シリコン膜４０５を除去する。保持容量とする領域４０７にリンをドーピングする。（図５（Ｂ））
【００７７】
次に、マスク４０６を除去し、ＬＰＣＶＤ法でゲート絶縁膜となる酸化シリコン膜を５０nm成膜する。最終的なゲート絶縁膜４０８ａの膜厚は８０ｎｍとなる。なお、保持容量とする領域上の絶縁膜は他の領域より薄い絶縁膜４０８ｂとなる。（図５（Ｃ１））ここでの画素上面図を図５（Ｃ２）に示す。図５（Ｃ２）において、点線Ｂ−Ｂ’で切断した断面図が図５（Ｃ１）に相当する。また、図５中の鎖線内で示した領域は、薄い絶縁膜４０８ｂが形成されている部分である。
【００７８】
次に、ＴＦＴのチャネル領域となる領域にｐ型またはｎ型の不純物元素を低濃度に添加するチャネルドープ工程を全面または選択的に行う。このチャネルドープ工程は、ＴＦＴしきい値電圧を制御するための工程である。なお、ここではジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加する。もちろん、質量分離を行うイオンインプランテーション法を用いてもよい。
【００７９】
次に、絶縁膜４０８ａ、及び絶縁膜４０８ａ、４０８ｂ上にマスク４０９を形成し、走査線４０２に達するコンタクトホールを形成する。（図６（Ａ））そして、コンタクトホールの形成後、マスクを除去する。
【００８０】
次に、導電膜を形成し、パターニングを行ってゲート電極４１０および容量配線４１１を形成する。（図６（Ｂ））ここでは、リンがドープされたシリコン膜（膜厚１５０ｎｍ）とタングステンシリサイド（膜厚１５０ｎｍ）との積層構造を用いる。なお、保持容量は、絶縁膜４０８ｂを誘電体とし、容量配線４１１と半導体層の一部４０６とで構成されている。
【００８１】
次に、ゲート電極４１０および容量配線４１１をマスクとして自己整合的にリンを低濃度に添加する。（図６（Ｃ１））ここでの画素上面図を図６（Ｃ２）に示す。図６（Ｃ２）において、点線Ｃ−Ｃ’で切断した断面図が図６（Ｃ１）に相当する。この低濃度に添加された領域のリンの濃度が、１×１０16〜５×１０18ａｔｏｍｓ／ｃｍ3、代表的には３×１０17〜３×１０18ａｔｏｍｓ／ｃｍ3となるように調整する。
【００８２】
次に、マスク４１２を形成してリンを高濃度に添加し、ソース領域またはドレイン領域となる高濃度不純物領域４１３を形成する。（図７（Ａ））この高濃度不純物領域のリンの濃度が１×１０20〜１×１０21ａｔｏｍｓ／ｃｍ3（代表的には２×１０20〜５×１０20ａｔｏｍｓ／ｃｍ3）となるように調整する。なお、半導体層４０４のうち、ゲート電極４１０と重なる領域はチャネル形成領域４１４となり、マスク４１２で覆われた領域は低濃度不純物領域４１５となりＬＤＤ領域として機能する。そして、不純物元素の添加後、マスク４１２を除去する。
【００８３】
次に、ここでは図示しないが、画素と同一基板上に形成される駆動回路に用いるｐチャネル型ＴＦＴを形成するために、マスクでｎチャネル型ＴＦＴとなる領域を覆い、ボロンを添加してソース領域またはドレイン領域を形成する。
【００８４】
次に、マスク４１２を除去した後、ゲート電極４１０および容量配線４１１を覆うパッシベーション膜４１６を形成する。このパッシベーション膜は、ゲート電極の酸化を防ぐとともに、後の平坦化の工程でエッチングストッパーとして機能する。ここでは、酸化シリコン膜を７０ｎｍの膜厚で形成する。次に、半導体層にそれぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化するための熱処理工程を行う。ここでは９５０℃、３０分の加熱処理を行う。
【００８５】
次に、有機樹脂材料またはシリコン材料からなる層間絶縁膜４１７を形成する。ここでは膜厚１μｍの酸化窒化珪素膜を用い、エッチバックを行って平坦化を行う。次に、半導体層に達するコンタクトホールを形成した後、電極４１８及びソース配線４１９を形成する。本実施例では電極４１８及びソース配線４１９を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜を３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の積層膜とする。（図７（Ｂ１））なお、図７（Ｂ２）において点線Ｄ−Ｄ’で切断した断面図が図７（Ｂ１）に相当する。
【００８６】
次に、水素化処理をおこなった後、酸化窒化珪素膜（膜厚５００ｎｍ）とＢＣＢ（膜厚１μｍ）と（膜厚３００ｎｍ）との積層からなる層間絶縁膜４２０を形成する。（図８（Ａ１））次いで、層間絶縁膜４２０上に遮光性を有する導電膜（膜厚１００ｎｍ）を成膜し、パターニングを行って遮光層４２１を形成する。
次に、膜厚１５０ｎｍの酸化窒化珪素膜からなる層間絶縁膜４２２を形成する。
次に、電極４１８に達するコンタクトホール形成する。次に、１００ｎｍの透明導電膜（ここでは酸化インジウム・スズ（ＩＴＯ）膜）を形成した後、パターニングして画素電極４２３、４２４を形成する。図８（Ａ２）において、点線Ｅ−Ｅ’で切断した断面図が図８（Ａ１）に相当する。
【００８７】
こうして画素部には、表示領域（画素サイズ２６μｍ×２６μｍ）の面積（開口率７６．５％）を確保しつつ、ｎチャネル型ＴＦＴでなる画素ＴＦＴが形成され、十分な保持容量（５１．５ｆＦ）を得ることができる。
【００８８】
なお、本実施例は一例であって本実施例の工程に限定されないことはいうまでもない。例えば、各導電膜としては、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素、または前記元素を組み合わせた合金膜（代表的には、Ｍｏ―Ｗ合金、Ｍｏ―Ｔａ合金）を用いることができる。また、各絶縁膜としては、酸化シリコン膜や窒化シリコン膜や酸化窒化シリコン膜や有機樹脂材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等）膜を用いることができる。
【００８９】
また、本実施例では、画素電極に透明導電膜を用いて透過型表示装置用のアクティブマトリクス基板を作製する例を示したが、画素電極に反射性を有する材料膜を用いて反射型表示装置用のアクティブマトリクス基板を作製してもよい。
【実施例４】
【００９０】
実施例３では、トップゲート型ＴＦＴを例に説明したが、本発明は図９に示すボトムゲート型ＴＦＴにも適用することができる。
【００９１】
図９（Ａ）は、画素部の画素の一つを拡大した上面図であり、図９（Ａ）において、点線Ａ−Ａ'で切断した部分が、図９（Ｂ）の画素部の断面構造に相当する。
【００９２】
図９に示す画素部において、画素ＴＦＴ部はＮチャネル型ＴＦＴで形成されている。基板上５１にゲート電極５２が形成され、その上に窒化珪素からなる第１絶縁膜５３ａ、酸化珪素からなる第２絶縁膜５３ｂが設けられている。また、第２絶縁膜上には、活性層としてソース領域またはドレイン領域５４〜５６と、チャネル形成領域５７、５８と、前記ソース領域またはドレイン領域とチャネル形成領域の間にＬＤＤ領域５９、６０が形成される。また、チャネル形成領域５７、５８は絶縁層６１、６２で保護される。絶縁層６１、６２及び活性層を覆う第１の層間絶縁膜６３にコンタクトホールを形成した後、ソース領域５４に接続する配線６４が形成され、ドレイン領域５６に配線６５が接続され、さらにその上にパッシベーション膜６６が形成される。そして、その上に第２の層間絶縁膜６７が形成される。さらに、その上に第３の層間絶縁膜６８が形成され、ＩＴＯ、ＳｎＯ2等の透明導電膜からなる画素電極６９が配線６５と接続される。また、７０は画素電極６９と隣接する画素電極である。
【００９３】
本実施例では、活性層を上記実施の形態に従って形成する。まず、基板上５１にゲート電極５２が形成され、その上に窒化珪素からなる第１絶縁膜５３ａ、酸化珪素からなる第２絶縁膜５３ｂを順次形成した後、非晶質シリコン膜を形成する。次に非晶質シリコン膜に対して選択的にレーザー光（ＣＷ ＹＡＧレーザー、0.1ｍＷ〜１．０ｍＷ、スキャン速度０．5m／ｓｅｃ．）を照射する。次に、結晶化を助長する金属元素を全面に添加し、加熱処理を行うことでＴＦＴ形成領域を一つの結晶の集合（ドメイン）のみの結晶質シリコン膜が得られる。次に、ゲッタリングによりニッケルを除去または低減した後、パターニングを行って活性層を形成する。
【００９４】
本実施例では一例としてチャネルストップ型のボトムゲート型のＴＦＴの例を示したが特に限定されない。
【００９５】
なお、本実施例では、画素部の画素ＴＦＴのゲート配線をダブルゲート構造としているが、オフ電流のバラツキを低減するために、トリプルゲート構造等のマルチゲート構造としても構わない。また、開口率を向上させるためにシングルゲート構造としてもよい。
【００９６】
また、画素部の容量部は、第１絶縁膜及び第２絶縁膜を誘電体として、容量配線７１と、ドレイン領域５６とで形成されている。
【００９７】
なお、図９で示した画素部はあくまで一例に過ぎず、特に上記構成に限定されないことはいうまでもない。
【実施例５】
【００９８】
本実施例では、実施例３のアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を以下に説明する。説明には図１０を用いる。
【００９９】
まず、上記実施例３に従い、図８の状態のアクティブマトリクス基板を得た後、図８のアクティブマトリクス基板上に配向膜を形成しラビング処理を行う。なお、本実施例では配向膜を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサを所望の位置に形成する。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【０１００】
次に、対向基板を用意する。この対向基板には、着色層、遮光層が各画素に対応して配置されたカラーフィルタが設けられている。また、駆動回路の部分にも遮光層を設ける。このカラーフィルタと遮光層とを覆う平坦化膜を設ける。次に、平坦化膜上に透明導電膜からなる対向電極を画素部に形成し、対向基板の全面に配向膜を形成し、ラビング処理を施する。
【０１０１】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材で貼り合わせる。シール材にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料を注入し、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。このようにしてアクティブマトリクス型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、公知の技術を用いて偏光板等を適宜設ける。そして、公知の技術を用いてＦＰＣを貼りつける。
【０１０２】
こうして得られる液晶モジュールの構成を図１０の上面図を用いて説明する。
【０１０３】
アクティブマトリクス基板８０１の中央には、画素部８０４が配置されている。画素部８０４の上側には、ソース信号線を駆動するためのソース信号線駆動回路８０２が配置されている。画素部８０４の左右には、ゲート信号線を駆動するためのゲート信号線駆動回路８０３が配置されている。本実施例に示した例では、ゲート信号線駆動回路８０３は画素部に対して左右対称配置としているが、これは片側のみの配置でも良く、液晶モジュールの基板サイズ等を考慮して、設計者が適宜選択すれば良い。ただし、回路の動作信頼性や駆動効率等を考えると、図１７に示した左右対称配置が望ましい。
【０１０４】
各駆動回路への信号の入力は、フレキシブルプリント基板（Flexible Print Circuit：ＦＰＣ）８０５から行われる。ＦＰＣ８０５は、基板８０１の所定の場所まで配置された配線に達するように、層間絶縁膜および樹脂膜にコンタクトホールを開口し、接続電極８０９を形成した後、異方性導電膜等を介して圧着される。本実施例においては、接続電極はＩＴＯを用いて形成する。
【０１０５】
駆動回路、画素部の周辺には、基板外周に沿ってシール剤８０７が塗布され、あらかじめアクティブマトリクス基板上に形成されたスペーサ８１０によって一定のギャップ（基板８０１と対向基板８０６との間隔）を保った状態で、対向基板８０６が貼り付けられる。その後、シール剤８０７が塗布されていない部分より液晶素子が注入され、封止剤８０８によって密閉される。以上の工程により、液晶モジュールが完成する。
【０１０６】
また、ここでは全ての駆動回路を基板上に形成した例を示したが、駆動回路の一部に数個のＩＣを用いてもよい。
【０１０７】
また、本実施例は実施例３に代えて実施例４で得られたアクティブマトリクス基板に適用することもできる。
【実施例６】
【０１０８】
本実施例では、ＥＬ（Electro Luminescence）素子を備えた発光表示装置を作製する例を以下に示す。
【０１０９】
絶縁表面を有する基板（例えば、ガラス基板、結晶化ガラス基板、もしくはプラスチック基板等）に、画素部、ソース側駆動回路、及びゲート側駆動回路を形成する。これらの画素部や駆動回路は、上記実施例１または実施例２に従えば得ることができる。また、画素部および駆動回路部はシール材で覆われ、そのシール材は保護膜で覆われている。さらに、接着材を用いてカバー材で封止されている。熱や外力などによる変形に耐えるためカバー材は基板と同じ材質のもの、例えばガラス基板を用いることが望ましく、サンドブラスト法などにより凹部形状（深さ３〜１０μｍ）に加工する。さらに加工して乾燥剤が設置できる凹部（深さ５０〜２００μｍ）を形成することが望ましい。また、多面取りでＥＬモジュールを製造する場合、基板とカバー材とを貼り合わせた後、ＣＯ2レーザー等を用いて端面が一致するように分断してもよい。
【０１１０】
次に、断面構造について以下に説明する。基板上に絶縁膜が設けられ、絶縁膜の上方には画素部、ゲート側駆動回路が形成されており、画素部は電流制御用ＴＦＴとそのドレインに電気的に接続された画素電極を含む複数の画素により形成される。また、ゲート側駆動回路はｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを組み合わせたＣＭＯＳ回路を用いて形成される。これらのＴＦＴは、上記実施例１または実施例２に従って作製すればよい。
【０１１１】
画素電極はＥＬ素子の陽極として機能する。また、画素電極の両端にはバンクが形成され、画素電極上にはＥＬ層およびＥＬ素子の陰極が形成される。
【０１１２】
ＥＬ層としては、発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、低分子系有機ＥＬ材料や高分子系有機ＥＬ材料を用いればよい。
また、ＥＬ層として一重項励起により発光（蛍光）する発光材料（シングレット化合物）からなる薄膜、または三重項励起により発光（リン光）する発光材料（トリプレット化合物）からなる薄膜を用いることができる。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０１１３】
陰極は全画素に共通の配線としても機能し、接続配線を経由してＦＰＣに電気的に接続されている。さらに、画素部及びゲート側駆動回路に含まれる素子は全て陰極、シール材及び保護膜で覆われている。
【０１１４】
なお、シール材としては、できるだけ可視光に対して透明もしくは半透明な材料を用いるのが好ましい。また、シール材はできるだけ水分や酸素を透過しない材料であることが望ましい。
【０１１５】
また、シール材を用いて発光素子を完全に覆った後、すくなくともＤＬＣ膜等からなる保護膜をシール材の表面（露呈面）に設けることが好ましい。また、基板の裏面を含む全面に保護膜を設けてもよい。ここで、外部入力端子（ＦＰＣ）が設けられる部分に保護膜が成膜されないように注意することが必要である。マスクを用いて保護膜が成膜されないようにしてもよいし、ＣＶＤ装置でマスキングテープとして用いるテフロン（登録商標）等のテープで外部入力端子部分を覆うことで保護膜が成膜されないようにしてもよい。
【０１１６】
以上のような構造でＥＬ素子をシール材及び保護膜で封入することにより、ＥＬ素子を外部から完全に遮断することができ、外部から水分や酸素等のＥＬ層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置を得ることができる。
【０１１７】
また、画素電極を陰極とし、ＥＬ層と陽極を積層して上記構成とは逆方向に発光する構成としてもよい。
【実施例７】
【０１１８】
本発明を実施して形成されたＴＦＴは様々なモジュール（アクティブマトリクス型液晶モジュール、アクティブマトリクス型ＥＬモジュール、アクティブマトリクス型ＥＣモジュール）に用いることができる。即ち、それらを表示部に組み込んだ電子機器全てに本発明を実施できる。
【０１１９】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１１〜図１２に示す。
【０１２０】
図１１（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本発明を表示部２００３に適用することができる。
【０１２１】
図１１（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を表示部２１０２に適用することができる。
【０１２２】
図１１（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。本発明は表示部２２０５に適用できる。
【０１２３】
図１１（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。本発明は表示部２３０２に適用することができる。
【０１２４】
図１１（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
本発明は表示部２４０２に適用することができる。
【０１２５】
図１１（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本発明を表示部２５０２に適用することができる。
【０１２６】
図１２（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。本発明は投射装置２６０１の一部を構成する液晶モジュール２８０８に適用することができる。
【０１２７】
図１２（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。本発明は投射装置２７０２の一部を構成する液晶モジュール２８０８に適用することができる。
【０１２８】
なお、図１２（Ｃ）は、図１２（Ａ）及び図１２（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶モジュール２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１２（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１２９】
また、図１２（Ｄ）は、図１２（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図１２（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１３０】
ただし、図１２に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及びＥＬモジュールでの適用例は図示していない。
【０１３１】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器の作製方法に適用することが可能である。また、本実施例の電子機器は実施の形態、または実施例１乃至６のうち、いずれか一とどのような組み合わせからなる構成を用いても実現することができる。
【図面の簡単な説明】
【０１３２】
【図１】実施例１で示す本発明の半導体装置の作製工程を示す図。
【図２】実施例２で示す本発明の半導体装置の作製工程を示す図。
【図３】本発明の半導体装置の作製工程においてレーザー照射領域を説明する図。
【図４】実施例３で示すアクティブマトリクス型表示装置の作製工程を示す図。
【図５】実施例３で示すアクティブマトリクス型表示装置の作製工程を示す図。
【図６】実施例３で示すアクティブマトリクス型表示装置の作製工程を示す図。
【図７】実施例３で示すアクティブマトリクス型表示装置の作製工程を示す図。
【図８】実施例３で示すアクティブマトリクス型表示装置の作製工程を示す図。
【図９】実施例４で示すアクティブマトリクス型表示装置の作製工程を示す図。
【図１０】実施例５で示す液晶モジュールを示す図。
【図１１】実施例７で示す電子機器を示す図。
【図１２】実施例７で示す電子機器を示す図。
【図１】
2008211204.tif 000003
【図２】
2008211204.tif 000004
【図３】
2008211204.tif 000005
【図４】
2008211204.tif 000006
【図５】
2008211204.tif 000007
【図６】
2008211204.tif 000008
【図７】
2008211204.tif 000009
【図８】
2008211204.tif 000010
【図９】
2008211204.tif 000011
【図１０】
2008211204.tif 000012
【図１１】
2008211204.tif 000013
【図１２】
2008211204.tif 000014