(57)【要約】【課題】高密度細線実装構造及びその製造方法の提供。【解決手段】構造が類似した２個の板体を含み、２個の板体は誘電樹脂膜により組み合わせる。該２個の板体中の半導体素子は組合せ後には、相互に反対側に位置する。該２個の板体は共に超細線回路層、これと相同平面上の絶縁層、該超細線回路層上に設置される半導体素子により組成する。該２個の板体の超細線回路層中のソルダーマスクボトムにより遮蔽されていない部分は連接パッドとし、ソルダーボールを充填し、或いはソルダーボールを利用しもう一つの半導体素子に電気的に連接する。本発明中では、電解メッキによりエッチング手段を用いず上記超細線回路層を形成するため、製造工程中、或いは終了時には、該超細線回路層を形成するために必要なキャリア体、金属阻隔層を除去する。こうしてレイアウトの空間を拡大し、高密度の目的を実現することができる。【選択図】図１０
2008305952.tif 000002
【特許請求の範囲】
【請求項１】
高密度細線実装構造の製造方法は以下のステップを含み、
（ａ）キャリア体上に金属阻隔層を形成し、
（ｂ）該金属阻隔層上にパターン化フォトマスク層を形成し、該パターン化フォトマスク層はフォトマスク開口を備え、
（ｃ）該金属阻隔層を利用し電解メッキ電流を伝達し、該フォトマスク開口内の該金属阻隔層上において超細線回路層を電解メッキ形成し、
（ｄ）該パターン化フォトマスク層を除去し、
（ｅ）該金属阻隔層の上でかつ該超細線回路層の側辺に絶縁層を充填し、
（ｆ）該超細線回路層の上に第一半導体素子を設置し、
（ｇ）ステップ（ａ）からステップ（ｆ）を繰り返し、該超細線回路層の上に第二半導体素子を設置し、
（ｈ）誘電樹脂膜によりステップ（ａ）からステップ（ｆ）において形成された第一板体とステップ（ｇ）において形成された第二板体を組合せ、単一板体を形成し、
（ｉ）該第一板体と該第二板体に属する該キャリア体、該金属阻隔層を除去し、該超細線回路層を露出させ、該超細線回路層の一部はソルダーボールパッドとすることができ、該ソルダーボールパッドはソルダーボールを充填可能であることを特徴とする高密度細線実装構造の製造方法。
【請求項２】
請求項１記載の高密度細線実装構造の製造方法において、前記該超細線回路層においてソルダーマスクボトムを選択的に形成することができ、該ソルダーマスクボトムにより遮蔽されていない部分は連接パッドとすることを特徴とする高密度細線実装構造の製造方法。
【請求項３】
請求項２記載の高密度細線実装構造の製造方法において、前記ソルダーボールを既に充填された連接パッドは第三半導体素子に電気的に連接可能であることを特徴とする高密度細線実装構造の製造方法。
【請求項４】
請求項３記載の高密度細線実装構造の製造方法において、前記超細線回路層上に該第三半導体素子を設置する時には、ワイヤーボンディング或いはフリップチップの手段を採用し、該第三半導体素子を設置することを特徴とする高密度細線実装構造の製造方法。
【請求項５】
請求項１記載の高密度細線実装構造の製造方法において、前記超細線回路層に該第一半導体素子或いは該第二半導体素子を設置する時には、イヤーボンディング或いはフリップチップの手段を採用し、該第一半導体素子或いは該第二半導体素子を設置することを特徴とする高密度細線実装構造の製造方法。
【請求項６】
高密度細線実装構造は第一板体、第二板体、誘電樹脂膜を含み、
該第一板体は超細線回路層、絶縁層、第一半導体素子を含み、該絶縁層は該超細線回路層の相同平面上に形成され、該第一半導体素子は該超細線回路層上に設置され、
該第二板体は超細線回路層、絶縁層、第二半導体素子を含み、該絶縁層は該超細線回路層の相同平面上に形成され、該第二半導体素子は該超細線回路層上に設置され、
該誘電樹脂膜は該第一板体と該第二板体の間に形成され、該第一板体と該第二板体は単一板体に組成され、
該第一板体及び／或いは該第二板体中において外に露出する該超細線回路層はソルダーボールを充填するソルダーボールパッドとすることができることを特徴とする高密度細線実装構造。
【請求項７】
請求項６記載の高密度細線実装構造において、前記ソルダーマスクボトムを含み、該第一板体及び／或いは該第二板体の該超細線回路層上に選択的に形成することができ、該ソルダーマスクボトムにより遮蔽されていない部分は連接パッドとすることを特徴とする高密度細線実装構造。
【請求項８】
請求項７記載の高密度細線実装構造において、前記ソルダーボールを既に充填された連接パッドは第三半導体素子に電気的に連接可能であることを特徴とする高密度細線実装構造。
【請求項９】
請求項８記載の高密度細線実装構造において、前記超細線回路層上に該第三半導体素子を設置する時には、ワイヤーボンディング或いはフリップチップの手段を採用し、該第三半導体素子を設置することを特徴とする高密度細線実装構造。
【請求項１０】
請求項６記載の高密度細線実装構造において、前記超細線回路層に該第一半導体素子或いは該第二半導体素子を設置する時には、イヤーボンディング或いはフリップチップの手段を採用し、該第一半導体素子或いは該第二半導体素子を設置することを特徴とする高密度細線実装構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一種の高密度細線実装構造の製造方法に関する。特に一種の高密度細線実装構造及びその製造方法に係る。
【背景技術】
【０００２】
適当なコストを運用し、限られたパッケージ形式中に各種機能を効果的に装置し、いかにして異なる機能のダイに最適なパフォーマンスを達成させるかは、今後のＩＣ産業にとって最も重要な課題である。
しかし、デジタル、アナログ、メモリ、ＲＦなど領域の応用において、機能の異なる電子回路は必要な製造工程技術スケールにおいて、異なるニーズと結果を生じる。よって、単一のダイ上に異なる機能を統合することは、最適なソリューションの達成には適していない。ＳＯＣ、ＳｉＰ、ＰｉＰ（Ｐａｃｋａｇｅ−ｉｎ−Ｐａｃｋａｇｅ）、ＰｏＰ（Ｐａｃｋａｇｅ−ｏｎ−Ｐａｃｋａｇｅ）、スタッキングＣＳＰ技術の迅速な発展は、今後数年間最も効果的なシステムＩＣであると予測することができ、１個のパッケージ中で立体的に空間を十分に利用し、異質な技術及び異なる電圧操作環境の各種機能が異なるダイを統合し使用する。
【０００３】
具体的には、上記システムインパッケージ（Ｓｙｓｔｅｍ−ｉｎ−Ｐａｃｋａｇｅ、ＳｉＰ）は１個のパッケージ中に異なる種類のＩＣダイを組み合わせるものである。ＳｉＰに基づき一種の新技術を派生させることができ、多数のダイを１個のパッケージモジュール中に積み重ね、３Ｄ空間を運用し、より多機能或いはより高密度の統合を達成する。
このタイプのパッケージ構造中において、先ず発表されたのはスタッキングＣＳＰである。製品はすべてｍｅｍｏｒｙ  ｃｏｍｂｏで、それは１個のＢＧＡパッケージ中に６層のメモリダイを重ねることができる。ここでは、伝統的なワイヤーボンディング（ｗｉｒｅ  ｂｏｎｄｉｎｇ）もｓｏｌｄｅｒ  ｂｕｍｐｓ或いはフリップダイ（ｆｌｉｐ−ｃｈｉｐ）技術を使用可能で、仲介層（ｉｎｔｅｒｐｏｓｅｒｓ）を加え、積み重ね或いは散熱に有利で、徐々に採用されている。
例えば、１個の積み重ねダイのパッケージ中には、別々であるが、相互に導電で連結するダイブロック（ｄｉｅ  ａｓ  ｂｕｉｄｉｎｇ  ｂｌｏｃｋ）を含み、１個から数個のメモリダイを積み重ね、１個のアナログダイを含み別の１個のＳＯＣ或いはデジタルダイ上に重ねる。別に、１個の独立したＲＦダイは１個の多層相連結基板（ｉｎｔｅｒｃｏｎｎｅｃｔｅｄ  ｓｕｂｓｔｒａｔｅ）の上に位置する。
これらダイブロックはすべて異なる制御及びＩ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）ルートを備える。この他、もしこのスタッキングダイ中にメモリを含むなら、制御ソフトは非揮発型メモリ（ＮＶＭ：Ｎｏｎ−ｖｏｌａｔｉｌｅ  Ｍｅｍｏｒｙ）に書き込むことができる。
【０００４】
しかし、伝統的な超細線回路技術はさらなる発展が難しいため、上記のようなより複雑なパッケージ構造の製造時には、その全体的パッケージ体積の大幅な縮小は難しく、電子装置の小型化への要求に応えられないという問題がある。
伝統的には増層材料（Ｂｕｉｌｄ  ｕｐ  ｍａｔｅｒｉａｌ）上において、ガラス繊維強化樹脂材料（ｐｒｅｐｒｅｇ）増層法中の５０ミクロン線距離の細線回路を製作し、１・５〜５・０ミクロンの薄銅皮を使用し、この銅皮を利用し電解メッキ（ｐａｔｔｅｒｎ  ｐｌａｔｉｎｇ）の導電層とし、最後に快速エッチング（ｆｌａｓｈ  ｅｔｃｈｉｎｇ）を使用し１・５〜５・０ミクロンの底銅厚度をエッチングする。
この方法は、薄銅皮がラフな表面とガラス繊維強化樹脂材料との結合を要するため、一定程度のラフ表面構造が必要である。しかし、この構造は快速エッチング時にエッチング深度を強化する必要があるため、電解メッキ後の線幅損失を招いてしまう。底銅の厚度に基づき、エッチング量を減少させることはできないため、５０ミクロンの間隔距離以下のさらに細線距離の高密度基板を製作することはできない。
【０００５】
一般にパッケージ基板の超細線回路層上にニクロム金を電解メッキする時には、電解メッキ時に必要な電流が基板に伝入するよう、特に電解メッキしようとする超細線回路層は、超細線回路層に連接する銅電線を通して伝入する必要がある。この種の方法は、超細線回路層を完全にニクロム金層でメッキし包覆することができるが、導電線は電解メッキ完成後に基板中に保留され、限られたレイアウト空間を占拠してしまう。もし導電線が占拠するレイアウト用の空間を減少させようとし、導電線の幅をより狭くした時には、電解メッキされたニクロム金層の厚度は不均一になってしまう。よって、導電線幅の縮小は、レイアウト密度向上の良い方法とは言えない。
電性の強化及び雑信号の減少のため、同時にレイアウト密度を向上させるため、現在基板はみな無導電線の設計になっている。但し、ワイヤーボンディング（ｗｉｒｅ  ｂｏｎｄｉｎｇ）は最適な接着性を達成するために、ニクロム金を電解メッキする必要がある。ワイヤーボンディングは化学ニクロム金（或いは金厚膜）を用い製作することができるが、現在その信頼性は低いと見なされている。よって、無導線設計で、またニクロム金を電解メッキする方式によりワイヤーボンディングを製作しなければならず、多くはＧＰＰプロセスにより製作されている。
【０００６】
しかしＧＰＰプロセスを行う前に、ニクロム金電解メッキ層によりソルダーマスク（ＳＭ）を予め形成する必要がある。よってＳＭが占めるニクロム金電解メッキ層の面性は相対的に大きい。ＳＭと金面の間の付着性は比較的劣るため、信頼性、耐熱性に対する要求がますます高くなっている現在、これまでの製作方式では十分ではない。
この他、無導電線電解メッキ（ＮＰＬ）製造工程はプロセスが非常に煩雑である他に、薄銅メッキを行う時に特殊な機器設備が必要で、しかも薄銅メッキ後にエッチングするパラメーターも制御しにくい。よってしばしばＭｉｃｒｏ  Ｓｈｏｒｔが発生し、或いは信頼性試験の最中にＭｉｃｒｏ  Ｓｈｏｒｔが発生し、収拾のつかない結果が発生する。
どの種の無導電線回路（ＮＰＬ）製造工程であっても、一層の金属層に対して選択的にエッチングを行わなければならない時があるため、エッチングされていないと定義される金属層が超細線回路層である。しかし、現行の技術からは、エッチングは精確な制御が難しい製造工程に属するため、エッチングに頼り超細線回路層の製作を達成することはできない。さもなければその細線回路能力は非常に大きな障害を受けてしまう。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は高密度細線実装構造及びその製造方法を提供する。
それはエッチングに頼らず回路を形成する手段で、パターン化フォトマスク層を利用し超細線回路層の所在位置を定義し、電解メッキにより超細線回路層を完成し（キャリア体或いはその上の金属阻隔層を除去することで電解メッキ電流を伝達する）、超細線回路層を実現し、スリム化効果を達成し、さらに製造工程中或いは製造工程時に、超細線回路層の形成に用いたキャリア体、金属阻隔層を除去し、レイアウトの空間を増加させ、高密度の目的を実現することができる。
同時に本発明製造方法はコストがより高いＳＡＰ法（ｓｅｍｉ−ａｄｄｉｔｉｖｅ  ｐｒｏｃｅｓｓ）を利用する必要なく、細線回路を製作することができる。
【０００８】
上述の目的に基づいた本発明高密度細線実装構造は構造が類似した２個の板体を含み、２個の板体は誘電樹脂膜により組み合わせ、該２個の板体中の半導体素子は組合せ後には、相互に反対側に位置し、該２個の板体は共に超細線回路層、これと相同平面上の絶縁層、該超細線回路層上に設置される半導体素子により組成し、該２個の板体の超細線回路層中のソルダーマスクボトムにより遮蔽されていない部分は連接パッドとし、ソルダーボールを充填し、或いはソルダーボールを利用しもう一つの半導体素子に電気的に連接し、本発明中では、電解メッキによりエッチング手段を用いず上記超細線回路層を形成するため、製造工程中、或いは終了時には、該超細線回路層を形成するために必要なキャリア体、金属阻隔層を除去し、こうしてレイアウトの空間を拡大し、高密度の目的を実現することができることを特徴とする高密度細線実装構造及びその製造方法である。
【課題を解決するための手段】
【０００９】
請求項１の発明は、高密度細線実装構造の製造方法は以下のステップを含み、
（ａ）キャリア体上に金属阻隔層を形成し、
（ｂ）該金属阻隔層上にパターン化フォトマスク層を形成し、該パターン化フォトマスク層はフォトマスク開口を備え、
（ｃ）該金属阻隔層を利用し電解メッキ電流を伝達し、該フォトマスク開口内の該金属阻隔層上において超細線回路層を電解メッキ形成し、
（ｄ）該パターン化フォトマスク層を除去し、
（ｅ）該金属阻隔層の上でかつ該超細線回路層の側辺に絶縁層を充填し、
（ｆ）該超細線回路層の上に第一半導体素子を設置し、
（ｇ）ステップ（ａ）からステップ（ｆ）を繰り返し、該超細線回路層の上に第二半導体素子を設置し、
（ｈ）誘電樹脂膜によりステップ（ａ）からステップ（ｆ）において形成された第一板体とステップ（ｇ）において形成された第二板体を組合せ単一板体を形成し、
（ｉ）該第一板体と該第二板体に属する該キャリア体、該金属阻隔層を除去し、該超細線回路層を露出させ、該超細線回路層の一部はソルダーボールパッドとすることができ、該ソルダーボールパッドはソルダーボールを充填可能であることを特徴とする高密度細線実装構造の製造方法としている。
請求項２の発明は、請求項１記載の高密度細線実装構造の製造方法において、前記該超細線回路層においてソルダーマスクボトムを選択的に形成することができ、該ソルダーマスクボトムにより遮蔽されていない部分は連接パッドとすることを特徴とする高密度細線実装構造の製造方法としている。
請求項３の発明は、請求項２記載の高密度細線実装構造の製造方法において、前記ソルダーボールを既に充填された連接パッドは第三半導体素子に電気的に連接可能であることを特徴とする高密度細線実装構造の製造方法としている。
請求項４の発明は、請求項３記載の高密度細線実装構造の製造方法において、前記超細線回路層上に該第三半導体素子を設置する時には、ワイヤーボンディング或いはフリップチップの手段を採用し、該第三半導体素子を設置することを特徴とする高密度細線実装構造の製造方法としている。
請求項５の発明は、請求項１記載の高密度細線実装構造の製造方法において、前記超細線回路層に該第一半導体素子或いは該第二半導体素子を設置する時には、イヤーボンディング或いはフリップチップの手段を採用し、該第一半導体素子或いは該第二半導体素子を設置することを特徴とする高密度細線実装構造の製造方法としている。
【００１０】
請求項６の発明は、高密度細線実装構造は第一板体、第二板体、誘電樹脂膜を含み、
該第一板体は超細線回路層、絶縁層、第一半導体素子を含み、該絶縁層は該超細線回路層の相同平面上に形成され、該第一半導体素子は該超細線回路層上に設置され、
該第二板体は超細線回路層、絶縁層、第二半導体素子を含み、該絶縁層は該超細線回路層の相同平面上に形成され、該第二半導体素子は該超細線回路層上に設置され、
該誘電樹脂膜は該第一板体と該第二板体の間に形成され、該第一板体と該第二板体は単一板体に組成され、
該第一板体及び／或いは該第二板体中において外に露出する該超細線回路層はソルダーボールを充填するソルダーボールパッドとすることができることを特徴とする高密度細線実装構造としている。
請求項７の発明は、請求項６記載の高密度細線実装構造において、前記ソルダーマスクボトムを含み、該第一板体及び／或いは該第二板体の該超細線回路層上に選択的に形成することができ、該ソルダーマスクボトムにより遮蔽されていない部分は連接パッドとすることを特徴とする高密度細線実装構造としている。
請求項８の発明は、請求項７記載の高密度細線実装構造において、前記ソルダーボールを既に充填された連接パッドは第三半導体素子に電気的に連接可能であることを特徴とする高密度細線実装構造としている。
請求項９の発明は、請求項８記載の高密度細線実装構造において、前記超細線回路層上に該第三半導体素子を設置する時には、ワイヤーボンディング或いはフリップチップの手段を採用し、該第三半導体素子を設置することを特徴とする高密度細線実装構造としている。
請求項１０の発明は、請求項６記載の高密度細線実装構造において、前記超細線回路層に該第一半導体素子或いは該第二半導体素子を設置する時には、イヤーボンディング或いはフリップチップの手段を採用し、該第一半導体素子或いは該第二半導体素子を設置することを特徴とする高密度細線実装構造としている。
【発明の効果】
【００１１】
本発明は、電解メッキによりエッチング手段を用いず上記超細線回路層を形成するため、製造工程中、或いは終了時には、該超細線回路層を形成するために必要なキャリア体、金属阻隔層を除去し、こうしてレイアウトの空間を拡大し、高密度の目的を実現することができる。
【発明を実施するための最良の形態】
【００１２】
図１〜６は本発明半導体素子を設置する概略図である。内、図１〜４に示すステップはエッチングを採用せずに回路を形成する部分に関し、図５〜６に示すステップは半導体素子１を設置する部分に関する。
さらに本発明半導体素子を設置する概略図である図７に示すように、図１〜６に示すステップを繰り返し実施することで、別に半導体素子４０の設置を完成することができる。
さらに図８〜１１は本発明高密度細線実装の製造方法の概略図である。
簡単に言えば、本発明高密度細線実装構造及びその製造方法は図８に示す第一板体１と第二板体２を組合せ、図１０に示す単一の板体を形成する。しかもレイアウト可能な空間を増加させ、高密度の目的を実現するため、事前に該第一板体１と該第二板体２を製作する時、図１〜６に示すステップに従い、それぞれ電解メッキにより非エッチング手段により該第一板体１と該第二板体２が必要な超細線回路層１６を形成する。製造工程中或いは終了時には、該超細線回路層１６形成に用いたキャリア体１０、金属阻隔層１２を除去し（図１０参照）、レイアウト空間を増加させ、高密度の目的を実現する。
【００１３】
以下に該第一板体１と該第二板体２の構造と、いかにして単一の板体に形成するかを説明、最後に該超細線回路層１６の製造方法について記述する。
図８に示すように、構造が類似する２個の該第一板体１と該第二板体２は共に超細線回路層１６、これと相同な平面上の絶縁層１８、該超細線回路層１６上に装置される半導体素子２０、４０により組成する。
該第一板体１と該第二板体２を単一の板体に組み合わせるために、該第一板体１と該第二板体２中の半導体素子２０、４０を相互に対応する側に位置させ、しかも図８に示すように、該第一板体１、誘電樹脂膜５０、第二板体２を順番に積み重ねる準備をする。
続いて図９に示すように、該誘電樹脂膜５０を利用し、該第一板体１と該第二板体２を単一板体に組み合わせる。
次に、該超細線回路層１６の形成に必要なキャリア体１０、金属阻隔層１２を除去し、該第一板体１と該第二板体２に属する超細線回路層１６を露出させ、図１０に示すように、レイアウト空間を増加させ、高密度の目的を実現する。
最も外側の部分の超細線回路層１６には、ソルダーボールパッドとし、ソルダーボール４２を充填可能で、その他回路板上への装置に便利で、或いは図１１に示すように、他の半導体素子４１を設置することができる。この他、もし半導体素子２０、４０を導通させる必要がある時には、該誘電樹脂膜５０において金属導通柱（図示なし）を形成することもできる。
【００１４】
さらに図１１に示すソルダーボール５２、６２を充填する前に、該第一板体１及び/或いは該第二板体２の超細線回路層１６の上にソルダーマスクボトム５１を選択的に形成することができる。該ソルダーマスクボトム５１に遮蔽されていない超細線回路層１６は上記連接パッドとすることができる。
ここで注意を要する点は、本発明高密度細線実装構造中において、超細線回路層１６は複数層とすることができ、しかも最外層の超細線回路層１６は第三半導体素子４１を設置することができる他、受動部品（図示なし）を設置することもできることである。この他、該超細線回路層１６上に半導体素子２０、４０、４１を設置する時には、ワイヤーボンディング或いはフリップチップの手段を採用し、該第三半導体素子を設置することができる。
【００１５】
以下に超細線回路層１６の製造方法について説明する。
超細線回路層１６の製造方法は、簡単に言えば図３に示すように、製造工程中において電解メッキ電流を伝達可能な金属阻隔層１２（或いはキャリア体１０そのもの）を利用し、エッチングに頼らず超細線回路層１６（より細緻な回路を製作しなければ達成することはできない）を形成するもので、パターン化フォトマスク層１４だけを利用し超細線回路層１６の所在位置を定義し、電解メッキにより超細線回路層１６を完成する。これにより製造工程の細線能力を向上させ、多Ｉ／Ｏの第一半導体素子２０に応える。また製造工程中、或いは製造工程の終了に近い時には、キャリア体１０、金属阻隔層１２を除去し、レイアウトの空間を増加させる。同時に、本発明の製造方法はコストがより高いＳＡＰ法（ｓｅｍｉ−ａｄｄｉｔｉｖｅ  ｐｒｏｃｅｓｓ）を利用する必要なく、細線回路を製作することができる。
【００１６】
具体的に言えば、図１〜４に示す製造方法において、先ずキャリア体１０上に金属阻隔層１２を形成する（図１参照）。超細線回路層１６を形成するため、先に図２に示す金属阻隔層１２上にパターン化フォトマスク層１４（それが備えるフォトマスク開口１４ａは回路形成位置）を形成し、図３に示すように金属阻隔層１２を利用し電解メッキ電流を伝達し、該フォトマスク開口１４ａ内の金属阻隔層１２上に超細線回路層１６を電解メッキ形成し、最後に、該パターン化フォトマスク層１４を除去する。
超細線回路層１６の完成後、該超細線回路層１６に隣接し、しかも金属阻隔層１２の上において、絶縁層１８を充填する（図４参照）。
【００１７】
該絶縁層１８の充填を行う前に、超細線回路層１６の充填絶縁層１８への安定性を向上させるため、先に超細線回路層１６の表面に対して表面処理を行う必要がある。これにより超細線回路層１６の表面積を増大させ、ラフ度を高める。上記表面処理には、超細線回路層１６の表面においてラフ化し、或いは超細線回路層１６の表面上に複数の微小銅突起（或いは、銅瘤と呼称）を形成する方法がある。表面積を増大させるどの種の手段であろうと、その目的はすべて、接触面積を増大させることにより、図１０に示すように、元々は超細線回路層１６を支えていたキャリア体１０、金属阻隔層１２が除去された後、超細線回路層１６が絶縁層１８中及びその他実装体の部分に安定的に固定されるようにすることである。
図５に示すように、超細線回路層１６の上において第一半導体２０を設置する。
もし保留面積が適当で、適当な表面処理を経たなら、この層金属の助けを経て熱を外界に発散させ、全体的部品の作動の安定性を高めることができる。
【００１８】
超細線回路層１６上に第一半導体素子２０を設置する時には、図５、６に示すワイヤーボンディング、或いは図７に示すフリップチップの手段を用いることができる。
ワイヤーボンディングの手段を用い、第一半導体素子２０を設置する時には、図５に示すように、先ず導熱樹脂２２を用い第一半導体素子２０を銅面上に接着する。さらに、ワイヤーボンディング機を用い導線２４を該第一半導体素子２０の接点、特定の超細線回路層１６の上にそれぞれ接続し、続いて、さらに実装樹脂２６により該第一半導体素子２０、導線２４を包覆する（図６参照）。
図７に示すように、フリップチップの手段を用い、第二半導体素子４０を設置する時には、ソルダーボール４２を利用し超細線回路層１６に電気的に連接し、実装樹脂４４を充填する。図１１に示すように、フリップチップの手段を用い、第三半導体素子４１を設置する時には、ソルダーボール５２を利用し超細線回路層１６に電気的に連接し、実装樹脂５４を充填する。
【図面の簡単な説明】
【００１９】
【図１】本発明半導体素子を設置する概略図である。
【図２】本発明半導体素子を設置する概略図である。
【図３】本発明半導体素子を設置する概略図である。
【図４】本発明半導体素子を設置する概略図である。
【図５】本発明半導体素子を設置する概略図である。
【図６】本発明半導体素子を設置する概略図である。
【図７】本発明半導体素子を設置する概略図である。
【図８】本発明高密度細線実装の製造方法の概略図である。
【図９】本発明高密度細線実装の製造方法の概略図である。
【図１０】本発明高密度細線実装の製造方法の概略図である。
【図１１】本発明高密度細線実装の製造方法の概略図である。
【符号の説明】
【００２０】
１  第一板体
２  第二板体
１０  キャリア体
１２  金属阻隔層
１４  パターン化フォトマスク層
１６  超細線回路層
１８  絶縁層
２０、４０、４１  半導体素子
２２  導熱樹脂
２４  導線
２６、４４、５４  実装樹脂
４２、５２、６２  ソルダーボール
５０  誘電樹脂膜
５１  ソルダーマスクボトム
【図１】
2008305952.tif 000003
【図２】
2008305952.tif 000004
【図３】
2008305952.tif 000005
【図４】
2008305952.tif 000006
【図５】
2008305952.tif 000007
【図６】
2008305952.tif 000008
【図７】
2008305952.tif 000009
【図８】
2008305952.tif 000010
【図９】
2008305952.tif 000011
【図１０】
2008305952.tif 000012
【図１１】
2008305952.tif 000013