(57)【要約】      （修正有）【課題】半導体チップとの熱膨張差を低減して半導体装置の信頼性向上を可能とする半導体パッケージおよびその製造方法を提供する。【解決手段】ビルドアップ配線層１１２を備えた半導体パッケージ１１４において、該ビルドアップ配線層１１２表面の半導体チップ搭載予定領域に対応する範囲の該ビルドアップ配線層１１２裏面領域全体に、該ビルドアップ配線層１１２の絶縁樹脂層１２に比べて該半導体チップ１０８に近い熱膨張係数を有する低熱膨張材料層１０が接合している。製造するには、多数の低熱膨張材料板を互いに間隙を空けて格子状に平面配列し、間隙に樹脂を流し込み硬化させることにより一体の下層板とし、下層板を２枚重ねて周囲のみを固定して一体の重層板とし、重層板の両面にビルドアップ配線層１１２を形成し、重層板の周囲の固定部分を除去して下層板上にビルドアップ配線層１１２が形成された２枚の半導体パッケージを得る。【選択図】図１
2008112790.tif 000002
【特許請求の範囲】
【請求項１】
ビルドアップ配線層を備えた半導体パッケージにおいて、該ビルドアップ配線層表面の半導体チップ搭載予定領域に対応する範囲の該ビルドアップ配線層裏面領域全体に、該ビルドアップ配線層の絶縁樹脂層に比べて該半導体チップに近い熱膨張係数を有する低熱膨張材料層が接合していることを特徴とする半導体パッケージ。
【請求項２】
請求項１において、上記低熱膨張材料層とこれを取り囲む樹脂層とから成る一体の下層板が、上記ビルドアップ配線層の裏面全体に接着されていることを特徴とする半導体パッケージ。
【請求項３】
請求項１において、上記低熱膨張材料層とこれを取り囲む樹脂層とから成る一体の下層板上に、上記ビルドアップ配線層が直接ビルドアップ形成されていることを特徴とする半導体パッケージ。
【請求項４】
請求項１において、上記低熱膨張材料層とこれを取り囲む樹脂層とから成る一体の下層板上に、上記ビルドアップ配線層が絶縁樹脂層を介してビルドアップ形成されていることを特徴とする半導体パッケージ。
【請求項５】
請求項１から４までのいずれか１項において、上記低熱膨張材料層は、シリコン、ガラス、セラミクスのいずれかから成ることを特徴とする半導体パッケージ。
【請求項６】
請求項５において、上記低熱膨張材料層は、電子部品であることを特徴とする半導体パッケージ。
【請求項７】
請求項６において、上記電子部品である低熱膨張材料層が、上記ビルドアップ配線層表面の半導体チップ搭載予定領域に対応する範囲の該ビルドアップ配線層裏面領域全体を超えた範囲に接合していることを特徴とする半導体パッケージ。
【請求項８】
請求項１から６記載の半導体パッケージを製造する方法であって、
多数の低熱膨張材料板を互いに間隙を空けて格子状に平面配列する工程、
上記間隙に樹脂を流し込み、硬化させることにより、一体の下層板とする工程、
上記下層板を２枚重ねて周囲のみを接着またはクランプにより固定し、一体の重層板とする工程、
上記重層板の両面にビルドアップ配線層を形成する工程、
上記重層板の周囲の上記固定した部分を除去して、上記下層板上に形成された上記ビルドアップ配線層を有する多数の半導体パッケージが周囲の樹脂層を介して一体となった２枚の半導体パッケージ集合板を得る工程、
上記半導体パッケージ集合板の上記樹脂層を切断して多数の半導体パッケージに個片化する工程、
を含むことを特徴とする半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、搭載する半導体チップとの熱膨張差を低減して半導体装置の寿命を向上できる半導体パッケージおよびその製造方法に関する。
【背景技術】
【０００２】
現在、ＣＰＵ、ＭＰＵの半導体パッケージはプラスチックラミネートパッケージが主流となっており、特に、基材となるガラスクロス入りコア基板の両面に配線と絶縁層を繰返し積層して配線を形成するビルドアップ構造などで技術革新が進んでいるが、半導体チップのＳｉと、プラスチックパッケージとの熱膨張係数（ＣＴＥ）の差からＣ４接続部の応力集中による接続信頼性の低下が問題となっている。
【０００３】
具体的には、プラスチックパッケージが有機材料（樹脂）とガラスクロスと金属配線から成っており、熱膨張係数は１０〜２５ｐｐｍ／℃程度である。これに対してシリコンチップの熱膨張係数は３ｐｐｍ／℃程度であり、パッケージとの熱膨張差が大きい。これまでのチップサイズ、パッケージサイズ、デザインルールではクリアしてきた信頼性基準も、今後のデザインルール、チップサイズ、薄層化に対してはクリアできなくなる虞があり、チップ割れ、Ｃ４接続部のクラックや剥離、チップ内配線層（ＩＬＤ）の破断、パッケージ内配線の破断などを生ずる原因となることが予想される。
【０００４】
その対策としては、基材となるコアを無くしてビルドアップ層だけを取り出した構造のコアレスパッケージなど低弾性な構造とし、パッケージの熱膨張によりチップ内誘電体層（ＩＬＤ）に生ずる応力を小さく抑えることが提案されている。しかし、パッケージ内の接続部、配線に対する応力集中が起きたり、パッケージの反りが発生するといった、低弾性であるための問題が新たに生じることが避けられなかった。
【０００５】
半導体パッケージの熱膨張を小さくして半導体チップの熱膨張に近づけることが考えられるが、ガラスクロスに樹脂を含浸した組合せではこれにも限界がある。
【０００６】
また、特許文献１には、セラミクス基板上にビルドアップ層を形成した構造が示されており、セラミクス基板が低熱膨張かつ高剛性であることによりビルドアップ層の熱膨張を小さく抑えられることが期待されるが、必ずセラミクス基板を用いる必要があり、他の基板やコアレスパッケージには適用できず、汎用性に欠けるため、一般的な解決策とはなり得ない。
【０００７】
【特許文献１】特開２００１−７２５０号公報（図８）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、特定のパッケージ基板を用いることを必要とせずに、半導体チップとの熱膨張差を低減して半導体装置の信頼性向上を可能とする半導体パッケージおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記の目的を達成するために、本発明の半導体パッケージは、ビルドアップ配線層を備えた半導体パッケージにおいて、該ビルドアップ配線層表面の半導体チップ搭載予定領域に対応する範囲の該ビルドアップ配線層裏面領域全体に、該ビルドアップ配線層の絶縁樹脂層に比べて該半導体チップに近い熱膨張係数を有する低熱膨張材料層が接合していることを特徴とする。
【００１０】
本発明の半導体パッケージの製造方法は、
多数の低熱膨張材料板を互いに間隙を空けて格子状に平面配列する工程、
上記間隙に樹脂を流し込み、硬化させることにより、一体の下層板とする工程、
上記下層板を２枚重ねて周囲のみを接着またはクランプにより固定し、一体の重層板とする工程、
上記重層板の両面にビルドアップ配線層を形成する工程、
上記重層板の周囲の上記固定した部分を除去して、上記下層板上に形成された上記ビルドアップ配線層を有する多数の半導体パッケージが周囲の樹脂層を介して一体となった２枚の半導体パッケージ集合板を得る工程、
上記半導体パッケージ集合板の上記樹脂層を切断して多数の半導体パッケージに個片化する工程、
を含むことを特徴とする。
【発明の効果】
【００１１】
本発明の半導体パッケージは、ビルドアップ配線層表面の半導体チップ搭載予定領域に対応する範囲の該ビルドアップ配線層裏面領域全体に、該ビルドアップ配線層の絶縁樹脂層に比べて該半導体チップに近い熱膨張係数を有する低熱膨張材料層が接合している構造としたことにより、半導体チップ搭載予定領域のビルドアップ配線層の熱膨張が裏面に接合した低熱膨張材料層により拘束されて低減し、搭載された半導体チップとの熱膨張差が低減する。
【００１２】
本発明の製造方法は、多数の低熱膨張材料板を互いに間隙を空けて格子状に平面配列し、間隙に樹脂を流し込み硬化させることにより一体とした下層板を２枚重ねた重層板の周囲のみ固定し、その両面にビルドアップ配線層を形成した後に、周囲の固定を除去して本発明の半導体パッケージを２枚同時に製造するので、１枚の低熱膨張材料板の片面にビルドアップ配線を形成した場合に生ずる反りも起きることがなく、かつ、大判サイズの低熱膨張材料板を用いた場合に比べて、ハンドリング、弧片化を容易に行なえる。
【発明を実施するための最良の形態】
【００１３】
本発明の半導体パッケージの望ましい一つの実施形態においては、上記低熱膨張材料層とこれを取り囲む樹脂層とから成る一体の下層板が、上記ビルドアップ配線層の裏面全体に接着されている。
【００１４】
本発明の半導体パッケージの望ましい他の実施形態においては、上記低熱膨張材料層とこれを取り囲む樹脂層とから成る一体の下層板上に、上記ビルドアップ配線層が直接ビルドアップ形成されている。
【００１５】
本発明の半導体パッケージの望ましいもう一つの実施形態においては、上記低熱膨張材料層とこれを取り囲む樹脂層とから成る一体の下層板上に、上記ビルドアップ配線層が絶縁樹脂層を介してビルドアップ形成されている。
【００１６】
低熱膨張材料層として、シリコン、ガラス、セラミクスのいずれかを用いることが望ましい。これらの材料は下記の熱膨張係数を有する。
【００１７】
＜本発明に用いる低熱膨張材料層の材質例＞
〔材質〕               〔熱膨張係数（ＣＴＥ）〕
シリコン               ３．４ｐｐｍ／℃   （半導体チップのシリコンと同じ）
ガラス                 ４〜５ｐｐｍ／℃
セラミクス
アルミナ           ５〜７ｐｐｍ／℃
窒化アルミニウム   ４．５ｐｐｍ／℃
チタン酸バリウム   ６ｐｐｍ／℃
酸化チタン         ７ｐｐｍ／℃
低熱膨張材料層は、単なる材料の層であってもよいし、電子部品であってもよい。電子部品は、キャパシタ、キャパシタアレイ、抵抗、インダクタ等の受動部品であってもよいし、半導体チップのような能動部品であってもよい。更に、低熱膨張材料層を電子部品の構成を備えて形成した場合、これを電子部品として作動させても良いし、作動させずに単なる材料の層としてダミー化してもよい。この場合、上記ビルドアップ配線層表面の半導体チップ搭載予定領域に対応する範囲の該ビルドアップ配線層裏面領域全体を超えた範囲に接合していると、半導体パッケージ全体としての剛性が高まり、反り対策にも非常に有効である。
【００１８】
以下、具体的な実施例により本発明を更に詳細に説明する。
【実施例】
【００１９】
図１（１）〜（４）を参照して、本発明の望ましい実施形態による実施例１〜４の半導体パッケージの縦断面図を示す。ただし、いずれも本発明の半導体パッケージ上に半導体チップを搭載して半導体装置を構成した状態を示す。
【００２０】
〔実施例１〕
図１（１）に示す実施例１は、ビルドアップ配線層１１２を備えた本発明の半導体パッケージ１１４上に半導体チップ１０８を搭載して半導体装置１００を構成している。
【００２１】
ビルドアップ配線層１１２表面の半導体チップ１０８搭載予定領域Ｍに対応する範囲の該ビルドアップ配線層１１２裏面領域Ｎ全体に、低熱膨張材料層１０が接合している。これにより、領域Ｍ内におけるビルドアップ配線層１１２の熱膨張を、対応する裏面領域Ｎの低熱膨張材料層１０が拘束し、半導体チップ１０８とビルドアップ配線層１１２との熱膨張差を低減する。
【００２２】
ビルドアップ配線層１１２は、金属から成る配線層１６と樹脂から成る絶縁層１８とを交互に積層した（図示の例では４層の配線層１６）上にソルダーレジスト層２０を配した構造である（絶縁層１８を貫通して配線層１６間を結ぶビアは図示を省略）。
【００２３】
低熱膨張材料層１０は、ビルドアップ配線層１１２の絶縁層１８に比べて半導体チップ１０８に近い熱膨張係数を有する。
【００２４】
実施例１の半導体パッケージ１１４の特徴として、低熱膨張材料層１０とこれを取り囲む樹脂層１２とから成る一体の下層板１１０が、ビルドアップ配線層１１２の裏面全体に接着されている。低熱膨張材料層１０および樹脂層１２には必要なスルーホール１４が貫通している。上記の接着は、スルーホール１４の箇所ははんだ１５により、それ以外の箇所はアンダーフィル２２により、それぞれ行なわれている。
【００２５】
本実施例の半導体パッケージ１１４を製造するには、下層板１１０とビルドアップ配線層１１２とを別体で製造し、両者を貼り付ける。
【００２６】
〔実施例２〕
図１（２）に示す実施例２は、ビルドアップ配線層１１２を備えた本発明の半導体パッケージ１２４上に半導体チップ１０８を搭載して半導体装置１０２を構成している。実施例２の半導体パッケージ１２４は、下記の特徴以外は実施例１の半導体パッケージ１１４と同様の構造である。
【００２７】
すなわち実施例２の半導体パッケージ１２４の特徴として、低熱膨張材料層１０とこれを取り囲む樹脂層１２とから成る一体の下層板１１０上に、ビルドアップ配線層１１２が直接ビルドアップ形成されている。
【００２８】
実施例２の半導体パッケージ１２４は、実施例１の半導体パッケージ１１４と比べて製造工程が少なく、貼り付け精度のコントロールが不要であり、はんだ１５のキュア工程およびアンダーフィル２２の適用工程も不要である。
【００２９】
また、低熱膨張材料層１０によるビルドアップ配線層１１２の熱膨張拘束作用の観点からも実施例２は実施例１より有利である。すなわち、実施例１のように、はんだ１５とアンダーフィル２２で貼り付けた場合には、これらの貼り付け層（１５＋２２）が低熱膨張材料層１０とビルドアップ配線層１１２との間に介在するため、低熱膨張材料層１０によるビルドアップ配線層１１２の熱膨張拘束作用が緩和されてしまう。その点、実施例２では低熱膨張材料層１０がビルドアップ配線層１１２に直接接合しているので、実施例１のような介在層（１５＋２２）による拘束作用の緩和が起きることがなく、ビルドアップ配線層１１２の熱膨張を効果的に拘束できる。
【００３０】
図２〜図３を参照して、実施例２の半導体パッケージ１２４の製造工程の典型例を説明する。
【００３１】
図２（１）および図２（２）にそれぞれ平面図および断面図で示すように、１つの半導体パッケージ１２４のための低熱膨張材料片１０を互いに間隙を空けて格子状に平面配列し、間隙に樹脂１２を流し込み、硬化させて一体の下層板１１０Ｘを形成する。その際、下層板１１０Ｘの形状保持および強度向上のために、強化繊維（ガラス繊維、カーボン繊維、アラミド繊維）や金属メッシュなどに樹脂を含浸して樹脂層１２を形成することもできる。
【００３２】
次に、図２（３）に下層板１１０Ｘの部分断面図を示すように、所定箇所にドリル、エッチング、イオンエッチングなどによってスルーホール１４を開口し、内部を銅めっきを行なう等により下層板１１０の表裏の電気的導通を取る。
【００３３】
次に、図３（１）に示すように、下層板１１０Ｘを２枚重ね合わせて周囲部分Ｅのみを接着またはクランプにより固定して、一体の重層板２１０とする。
【００３４】
次に、図３（２）、（３）に示すように、重層板２１０の両面にビルドアップ工程を同時並行的に行ない、配線層１６と絶縁樹脂層１８とを交互に積層し、最上層としてソルダーレジスト層２０を形成してビルドアップ配線層１１２をそれぞれ形成する。
【００３５】
次に、図３（４）に示すように、図３（３）に示した線Ｚにおいて切断して周囲の固定部Ｅを除去し、多数の半導体パッケージが周囲の樹脂層１２を介して一体となった上下２枚の半導体パッケージ集合体１２４Ｘに分離する。
【００３６】
最後に、図３（５）に詳細に示すように、半導体パッケージ集合体１２４Ｘの樹脂層１２の幅中央の部分を切断して個片化することにより半導体パッケージ１２４を得る。ビルドアップ配線層１１２の最上層であるソルダーレジスト層２０には、半導体チップ搭載用の接続パッド２１が形成されている。ビルドアップ配線層１１２内では、絶縁層１８を貫通するビア１７が上下の配線層１６同士を電気的に導通する。下層板１１０の下面には、スルーホール１４の下端に外部接続端子１９が設けられている。
【００３７】
図４に、図３（５）の半導体パッケージ１２４に半導体チップ１０８を搭載した半導体装置１０２の詳細を示す。半導体チップ１０８は電極端子１０７によりビルドアップ配線層１１２上面の接続パッド２１（図３（５）参照）に接続されている。同図中の各部の代表的な寸法および寸法範囲の一例は下記のとおりである。
下層板１１０：厚さ２００μｍ（５μｍ〜５ｍｍ）
スルーホール径Ｔ：１００μｍ（１０μｍ〜５ｍｍ）
配線層１６：厚さ１０μｍ（３μｍ〜３００μｍ）
絶縁層１８：厚さ２０μｍ（３μｍ〜３００μｍ）
ソルダーレジスト層２０：厚さ１５μｍ（５μｍ〜５０μｍ）
半導体パッケージサイズＸ：５０ｍｍ（１ｍｍ〜２００ｍｍ）
半導体搭載領域サイズＭ（＝チップサイズ）：２５ｍｍ（１ｍｍ〜１５０ｍｍ）
対応裏面領域サイズＮ：３０ｍｍ（１ｍｍ〜２００ｍｍ）
【００３８】
〔実施例３〕
図１（３）に示す実施例３は、ビルドアップ配線層１１２を備えた本発明の半導体パッケージ１３４上に半導体チップ１０８を搭載して半導体装置１０４を構成している。実施例３の半導体パッケージ１３４は、下記の特徴以外は実施例２の半導体パッケージ１２４と同様の構造である。
【００３９】
すなわち実施例３の半導体パッケージ１３４の特徴として、低熱膨張材料層１０とこれを取り囲む樹脂層１２とから成る一体の下層板１３０上に、ビルドアップ配線層１１２が絶縁樹脂層１２Ａを介してビルドアップ形成されている。
【００４０】
実施例３の半導体パッケージ１３４は、低熱膨張材料層１０を構成する電子部品の表面の絶縁が困難な場合に効果的な形態である。この下層板１３０を製造するには、例えば低熱膨張材料層１０を樹脂１２に埋め込む際に、上面（ビルドアップ配線層１１２側の面）の面出しを行なわずに樹脂層１２Ａを残しておくか、または、面出し後に樹脂層１２Ａを塗布あるいは積層により形成して、上面の絶縁を確保する。そして図２（３）のようにスルーホール１４を形成した後に、実施例２と同様の工程によりビルドアップ配線層１１２を形成する。
【００４１】
〔実施例４〕
図１（４）に示す実施例４は、ビルドアップ配線層１１２を備えた本発明の半導体パッケージ１４４上に半導体チップ１０８を搭載して半導体装置１０６を構成している。実施例４の半導体パッケージ１４４は、下記の特徴以外は実施例２の半導体パッケージ１２４と同様の構造である。
【００４２】
すなわち実施例４の半導体パッケージ１４４の特徴として、電子部品である低熱膨張材料層１０が、ビルドアップ配線層１１２表面の半導体チップ搭載予定領域Ｍに対応する範囲のビルドアップ配線層１１２裏面領域Ｎ全体を超えた範囲に接合している。図示の例では下層板１４０全体が電子部品としての低熱膨張材料層１０から成り、ビルドアップ配線層１１２の全体と接合している。
【００４３】
実施例４の半導体パッケージ１４４は、低熱膨張材料層１０が半導体パッケージ１４４の下層板１４０全体を構成しているので、ビルドアップ配線層１１２に対する熱膨張拘束作用が一層強力である。また、低熱膨張材料層１０は典型的にはシリコン、ガラス、セラミクス等で形成されるので高剛性であり、半導体パッケージ１４４の反り対策に対しても効果的である。下層板１１０は全体が電子部品として形成されているが、半導体パッケージ１４４の電気回路内において、必ずしも下層板１１０の全体を電子部品として機能させる必要はなく、望みの部分のみを電子部品として機能させる回路構成であってよい。
【００４４】
半導体パッケージ１４４を製造するには、半導体パッケージ１４４の１個分の低熱膨張材料層１０の全体を電子部品として形成し、スルーホール１４を形成した後に、実施例２と同様の工程によりビルドアップ配線層１１２を形成する。
【産業上の利用可能性】
【００４５】
本発明によれば、特定のパッケージ基板を用いることを必要とせずに、半導体チップとの熱膨張差を低減して半導体装置の信頼性向上を可能とする半導体パッケージおよびその製造方法が提供される。
【図面の簡単な説明】
【００４６】
【図１】本発明の望ましい実施形態による半導体パッケージの実施例１〜４を示す断面図。
【図２】実施例２の半導体パッケージを製造する工程を示す（１）平面図、（２）断面図、（３）部分断面図。
【図３】図２の工程に続く各製造工程を順次示す断面図。
【図４】実施例２の半導体パッケージに半導体チップを搭載した半導体装置の詳細図。
【符号の説明】
【００４７】
１００、１０２、１０４、１０６    半導体装置
１１４、１２４、１３４、１４４    半導体パッケージ
１１０、１３０、１４０    下層板
１１２    ビルドアップ配線層
１０８    半導体チップ
１０    低熱膨張材料層
１２    樹脂層
【図１】
2008112790.tif 000003
【図２】
2008112790.tif 000004
【図３】
2008112790.tif 000005
【図４】
2008112790.tif 000006
【手続補正書】
【提出日】平成18年11月15日(2006.11.15)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
次に、図３（１）に示すように、下層板１１０Ｘを２枚重ね合わせて周囲部分のみを接着またはクランプにより固定して（固定部Ｅ）、一体の重層板２１０とする。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
次に、図３（２）、（３）に示すように、重層板２１０の両面にビルドアップ工程を同時並行的に行ない、配線層１６と絶縁層１８とを交互に積層し、最上層としてソルダーレジスト層２０を形成してビルドアップ配線層１１２をそれぞれ形成する。