(57)【要約】【課題】マイクロストリップライン構造またはストリップライン構造を持つ半導体装置において、できる限りビアを少なくして、信号の反射や劣化が発生する箇所を最小限に抑えた配線構造を提供する。【解決手段】電源層１、第一のグランド層２、信号層３、および第二のグランド層４を備えたストリップライン構造を持ち、第一のグランド層２は、電源層１と信号層３の間に設けられており、電源層１、第一のグランド層２、および信号層３は、半導体チップ用開口部１０内の半導体チップ１００にワイヤボンディングされており、且つ、信号層３のワイヤ７１が最も短くなるように、半導体チップ用開口部１０側の内周端部が階段構造になっているとともに信号層３の内周端部が半導体チップ１００に最も近く位置している。【選択図】図１
2008047771.tif 000002
【特許請求の範囲】
【請求項１】
電源層、第一のグランド層、および信号層を備えたマイクロストリップライン構造、またはさらに第二のグランド層を備えたストリップライン構造を持つ半導体装置の配線構造であって、
第一のグランド層は、電源層と信号層の間に設けられており、
電源層、第一のグランド層、および信号層は、半導体チップ用開口部に納められた半導体チップにワイヤボンディングされており、且つ、信号層のワイヤが最も短くなるように、半導体チップ用開口部側の内周端部が階段構造になっているとともに信号層の内周端部が半導体チップに最も近く位置している
ことを特徴とする配線構造。
【請求項２】
信号層のワイヤが１ｍｍ以内であることを特徴とする請求項１記載の配線構造。
【請求項３】
電源層およびグランド層のいずれか一方または両方のワイヤがリボンワイヤであることを特徴とする請求項１または２記載の配線構造。
【請求項４】
電源層およびグランド層のいずれか一方または両方の配線幅が太くなっていることを特徴とする請求項１ないし３のいずれかに記載の配線構造。
【請求項５】
電源層が最上層に配置されていることを特徴とする請求項１ないし４のいずれかに記載の配線構造。
【請求項６】
ボールグリッドアレイを備えていることを特徴とする請求項１ないし５のいずれかに記載の配線構造。
【請求項７】
ストリップライン構造においてはんだボール下に第二のグランド層を設けていないことを特徴とする請求項６記載の配線構造。
【請求項８】
請求項１ないし７のいずれかに記載の配線構造を有する半導体装置。
【請求項９】
半導体チップの裏側に放熱体が設けられていることを特徴とする請求項８記載の半導体装置。
【請求項１０】
各層のはんだボールの高さに合わせた階段構造を持つ接続治具を介してマザーボードに接続されることを特徴とする請求項８記載の半導体装置。
【請求項１１】
各層のはんだボールの高さに合わせた階段構造を持つマザーボードに接続されることを特徴とする請求項８記載の半導体装置。
【請求項１２】
各層のはんだボールの大きさが、マザーボードとの接続高さを各層間で同じにするように調整されていることを特徴とする請求項８記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロストリップライン構造またはストリップライン構造を持つ半導体装置の配線構造に関するものである。
【背景技術】
【０００２】
伝送信号の高周波化に伴い、マイクロストリップライン構造またはストリップライン構造を持つ半導体装置において、各層をビアで接続した多層配線構造がしばしば採用されている（たとえば特許文献１、非特許文献１参照）。
【特許文献１】特開２００６−１３０２９号公報
【非特許文献１】今岡俊一，他４名，"超薄型・高周波対応多層配線ＩＳＢモジュール技術", SANYO TECHNICAL REVIEW, VOL.37, NO.2, MAR. 2006, pp.37-44
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、ビアを用いた多層配線構造では、複数のビアが不連続点として続き、信号の反射や劣化が生じ得る箇所が多く存在していた。
【０００４】
本発明は、以上の事情に鑑みてなされたものであり、マイクロストリップライン構造またはストリップライン構造を持つ半導体装置において、できる限りビアを少なくして、信号の反射や劣化が発生する箇所を最小限に抑えた配線構造、およびそれを備えた半導体装置を提供することを課題としている。
【課題を解決するための手段】
【０００５】
上記の課題を解決するため、本発明の配線構造は、電源層、第一のグランド層、および信号層を備えたマイクロストリップライン構造、またはさらに第二のグランド層を備えたストリップライン構造を持つ半導体装置の配線構造であって、第一のグランド層は、電源層と信号層の間に設けられており、電源層、第一のグランド層、および信号層は、半導体チップ用開口部に納められた半導体チップにワイヤボンディングされており、且つ、信号層のワイヤが最も短くなるように、半導体チップ用開口部側の内周端部が階段構造になっているとともに信号層の内周端部が半導体チップに最も近く位置していることを特徴とする。
【０００６】
この配線構造は、信号層のワイヤが１ｍｍ以内であること、電源層およびグランド層のいずれか一方または両方のワイヤがリボンワイヤであること、電源層およびグランド層のいずれか一方または両方の線幅が太くなっていることをさらに特徴とする。
【０００７】
また、電源層が最上層に配置されていることをさらに特徴とする。
【０００８】
また、ボールグリッドアレイを備えていること、ストリップライン構造においてはんだボール下に第二のグランド層を設けていないことをさらに特徴とする。
【０００９】
本発明の半導体装置は、これらの配線構造を有することを特徴とする。
【００１０】
また、この半導体装置は、半導体チップの裏側に放熱体が設けられていることをさらに特徴とする。
【００１１】
さらに、各層のはんだボールの高さに合わせた階段構造を持つ接続治具を介してマザーボードに接続されること、各層のはんだボールの高さに合わせた階段構造を持つマザーボードに接続されること、各層のはんだボールの大きさが、マザーボードとの接続高さを各層間で同じにするように調整されていることをも特徴とする。
【発明の効果】
【００１２】
以上のとおりの特徴を有する本発明によれば、できる限りビアを少なくして、信号の反射や劣化が発生する箇所を最小限に抑えた配線構造、およびそれを備えた半導体装置を実現することができる。
【発明を実施するための最良の形態】
【００１３】
［第一実施形態］
図１〜図３は、各々、本発明の一実施形態を示す断面図、一部拡大断面図、および平面図である。
【００１４】
本実施形態では、電源層１、第一のグランド層２、信号層３、および第二のグランド層４を備えたストリップライン構造となっており、このストリップライン構造において、第一のグランド層２は、電源層１と信号層３の間に設けられており、また、電源層１、第一のグランド層２、および信号層３は、半導体チップ用開口部１０に納められた半導体チップ１００にワイヤボンディングされており、且つ、信号層３のワイヤ７３が最も短くなるように、半導体チップ用開口部１０側の内周端部が階段構造になっているとともに信号層３の内周端部が半導体チップ１００に最も近く位置している。
【００１５】
さらに説明すると、まず、電源層１、第一のグランド層２、および信号層３は、中央領域が開口した絶縁基板１１，２１，３１の表面に電源線１２、グランド線２２、信号線３２が設けられたものであり（図２参照）、それぞれ信号層３から順に放熱板３００上に積層されている。放熱板３００と信号層３との間は接着剤３０１で固定されている。
【００１６】
絶縁基板１１，２１，３１は、互いに異なる大きさの平面領域を持ち、放熱板３００から見て、信号層３から順に小さくなっており、その逆に中央に形成された四角形の開口部１３，２３，３３（図２参照）は信号層３から順に大きく開口している。
【００１７】
これにより、各層が積層されて開口部１３，２３，３３が重なった状態になると、信号層３から電源層１にかけて開口領域が広がっていく一つの半導体チップ用開口部１０が形成され、この半導体チップ用開口部１０に面する各層の内周端部は、信号層３の内周端部が最も内側に突出した階段構造（段差構造とも呼べる）となる。
【００１８】
この階段構造を持つ半導体チップ用開口部１０には、ＩＣチップ等の半導体チップ１００が納められ、放熱板３００上にＡｇペースト等の接着剤２００を介して固定されている。
【００１９】
そして、各層と半導体チップ１００は、ワイヤ７１，７２，７３によってワイヤボンディングされている。
【００２０】
ワイヤ７１，７２，７３はそれぞれ、半導体チップ１００に設けられたワイヤパッド１０１（図３参照）と、半導体チップ用開口部１０内の階段構造において露出している電源線１２、グランド線２２、信号線３２（図２参照）とを結線しており、このとき、半導体チップ１００に最も近く位置している信号線３２を結線するワイヤ７３が最も短くなる。このワイヤ７３は、好ましくは１ｍｍ以内とする。
【００２１】
以上のとおりの多層配線構造によれば、電源層１、第一のグランド層２、および信号層３を結ぶビアを必要としないビアレス構造となっているため、従来のようなビアに起因した信号反射および信号劣化が発生せず、高周波信号伝送に適したローコストな半導体装置が実現される。
【００２２】
なお、本実施形態は、マイクロストリップライン構造よりもさらに高周波に適している、第二のグランド層４を信号層３の絶縁基板３１に埋め込むようにして最下層に設けて、信号の漏れをより効果的に抑えることが可能なストリップライン構造を採用している。このストリップライン構造においては、信号層３を貫通して第一，第二グランド層２，４を結ぶスルーホール形状のビア５を設けているが、第一，第二グランド層２，４を結ぶだけのビア５に起因する信号反射や信号劣化は少なく、さらなる高周波の対応を考慮すると、ストリップライン構造の方が好ましいともいえる。
【００２３】
また、各層の積層構造については、第一のグランド層２を電源層１と信号層３で挟む順番としている。
【００２４】
これにより、電源層１による信号層３へのノイズを低減することができる。
【００２５】
また電源層１を最上層（後述のフェースダウン実装時には最下層といえる）に配置することで、電源層１の層厚を自由に設計変更できるので、層厚を厚くしてより多くの電流を流し、電力供給量の増加を容易に図ることもできる。
【００２６】
ワイヤボンディング構造については、たとえば、電源層１および第一のグランド層２のワイヤ７１，７２のいずれか一方または両方にはリボンワイヤを使用することが好ましく、さらには電源線１２およびグランド線２２は線幅を太くすることが好ましい。
【００２７】
これにより、半導体チップ１００と電源層１および第一のグランド層２の間のグランド効果を高め、また電源を効率よく接続することができる。また、電源層１、第一のグランド層２、および信号層３それぞれの間のノイズを少なくすることができる。なお、リボンワイヤについては、リボンワイヤと同等の性能が得られるワイヤであっても良く、リボンワイヤよりも細いワイヤも含まれるものとする。
【００２８】
また、ワイヤボンディング構造であるため、半導体チップ１００の裏側（回路面とは反対側）へ、放熱体を容易に接続させることが可能となる。放熱体としては、放熱板３００はもちろんのこと、さらに放熱フィン４００をも設けることができる（図１参照）。
【００２９】
これにより、高周波伝送で懸念される放熱性を、容易に且つ効果的に向上させることができる。
【００３０】
本実施形態では、さらに、ボールグリッドアレイ（ＢＧＡ：Ball Grid Array）を備えており、電源層１用のはんだボール８１、第一のグランド層２用のはんだボール８２、信号層３用のはんだボール８３が、それぞれ対応する電源層１、第一のグランド層２、信号層３上に設けられている。
【００３１】
より具体的には、各層は、上述したように異なる大きさの絶縁基板１１，２１，３１を有しており、その半導体チップ用開口部１０側の内周端部が階段構造になっている一方で、外周端部も信号層３が最も外側に突出した階段構造となっている。そしてこの階段構造にて露出している絶縁基板１１，２１，３１上の電源線１２、グランド線２２、信号線３２に、はんだボール８１，８２，８３が取り付けられている。
【００３２】
このＢＧＡ構造については、さらに、ストリップライン構造において、はんだボール８１，８２，８３下に第二のグランド層４を設けないようにしている。
【００３３】
はんだボール８１，８２，８３下に第二のグランド層４が設けられていると、はんだボール８１，８２，８３が接触しているランド（図示なし）と第二のグランド層４との間でキャパシタンスとなっていまい、信号に遅れが生じるので、上記構造によって、高速信号を伝送する上でより好ましいインダクティブな構造を実現できる。
【００３４】
以上のとおりの半導体装置は、半導体パッケージ（ＰＫＧ）として扱うことができ、図４および図５に例示したようにフェースダウン方式でマザーボード５００上に搭載できる。
【００３５】
図４の実施形態では、ＰＫＧのＢＧＡとマザーボード５００とを結線するため、ＰＫＧを構成する各層の階段構造に対応した、より具体的には各層の階段構造上に搭載されたＢＧＡの高さに合わせた階段構造を持つ接続治具５０１を、マザーボード５００上に設置している。接続治具５０１からマザーボード５００に延びる配線は、グランドで囲まれた配線にし、同軸線と同じ状態にし、ＰＫＧからまたはＰＫＧへの信号の劣化を抑えることが好ましい。また、マザーボード５００の配線部への半導体チップ部品の配置も可能となる。
【００３６】
図５の実施形態では、マザーボード５００そのものを、ＰＫＧの階段構造に対応した階段構造に加工して、ＰＫＧをマザーボード５００に埋め込むようにしている。信号線はエンベデットストリップライン、はんだボール部はマイクロストリップラインとなり、良好な伝送特性が実現されており、ＰＫＧからまたはＰＫＧへの信号の劣化が抑制されている。また、マザーボード５００の配線部への半導体チップ部品の配置も可能となり、さらにはＰＫＧを搭載してもより薄型にできるメリットがある。
【００３７】
また、これら図４および図５の実施形態は、各層に同径のはんだボール８１，８２，８３を使用している場合に階段状の接続治具５０１を採用した実装、およびマザーボード５００を階段状加工した実装についてのものであるが、たとえば、接続治具５０１の採用が困難であったり、マザーボード５００の階段状加工ができないもしくは困難である場合には、図６に示したように、各層の階段の大きさに合わせて大きさの異なるはんだボール８１，８２，８３を設置することで、ボール高さを均一として、マザーボード５００の加工等がなくても結線することのできる実施形態も可能である。
【００３８】
この図６の実施形態では、信号層３が実装時のマザーボード５００から最も離れているので、最大径のはんだボール８３を設置し、以後第一のグランド層２、電源層１と順に小さく調整した径のはんだボール８２，８１を採用して、最終的にはんだボール８１，８２，８３のマザーボード５００側の高さ位置を同じにする。これにより、マザーボード５００との接続高さが均一になるので、図４および図５における接続治具５０１の使用やマザーボード５００の階段状加工が不要となる。
【００３９】
以下に、本実施形態に係る半導体装置の製造プロセスの一例について、図７を参照して説明する。なお、この製造プロセスでは第二のグランド層４は省略している。
【００４０】
まず、図７（Ａ）に示すように、開口部１３，２３，３３を中央に持つ絶縁基板１１，２１，３１上に電源線１２、グランド線２２、信号線３２を設けてなる電源層１、第一のグランド層２、信号層３を、接着剤（図示なし）を介して貼り合わせる。
【００４１】
次に、図７（Ｂ）に示すように、貼合せ後の電源層１、第一のグランド層２、信号層３に、接着剤３０１を介して放熱板３００を貼り付ける。
【００４２】
次に、図７（Ｃ）に示すように、電源層１、第一のグランド層２、信号層３の開口部１３，２３，３３が重なって形成された一つの半導体チップ用開口部１０内にて露出している、放熱板３００上の領域に、接着剤２００を塗布する。
【００４３】
次に、図７（Ｄ）に示すように、半導体チップ１００を、接着剤２００を介して放熱板３００上に搭載して、半導体チップ用開口部１０内に納める。
【００４４】
次に、図７（Ｅ）に示すように、半導体チップ１００と各層をワイヤボンディングする。具体的には、半導体チップ１００のワイヤパッド１０１（図３参照）と、段差構造において露出している各層の電源線１２、グランド線２２、信号線３２とをワイヤ７で接続する。このとき、信号線３２のワイヤ７３（図１，図３参照）が最も短くなることは上述したとおりである。
【００４５】
次に、図７（Ｆ）に示すように、封止樹脂９で封止を行う。具体的には、半導体チップ１００、ワイヤ７を含めて半導体チップ用開口部１０を封止する。
【００４６】
そして、図７（Ｇ）に示すように、ＢＧＡを設ける。具体的には、各層の外周部に設けられた階段構造上にはんだボール８を取り付ける。
【００４７】
以上組み立てられた半導体装置は、前述したようにマザーボード５００にフェースダウンで搭載することができる。
【００４８】
以上のとおりの本実施形態の半導体装置では、以下に示した材料や寸法が一つの好ましい例である。もちろんこの例には限定されない。
【００４９】
・封止樹脂９・・・材料＝エポキシ系絶縁材
・はんだボール８・・・直径＝１００μｍ〜６００μｍ
・ワイヤ７・・・材料Ａｕ、直径＝２５μｍ〜１００μｍ
・電源線１２，グランド線２２，信号線３２・・・幅＝１０μｍ〜１００μｍ、厚さ＝５μｍ〜３０μｍ、材料＝Ｃｕ
・接着剤３０１・・・材料＝エポキシ系絶縁材
・接着剤２００・・・材料＝Ａｇペースト
・放熱板３００，放熱フィン４００・・・材料＝Ａｌ，ＳｉＯ2，ＡｌＮなど
・絶縁基板１１，２１，３１・・・厚さ＝１０μｍ〜１００μｍ、誘電率εr＝２〜５、材料＝ポイリイミド，液晶ポリマー，ＢＴレジンなど
・ボールランド・・・直径ｒBL（図２参照）＝１００μｍ〜６００μｍ
・ビア５・・・直径＝５０μｍ〜２００μｍ
［第二実施形態］
図８〜図１０は、各々、本発明の別の一実施形態を示す断面図、一部拡大断面図、および平面図である。
【００５０】
本実施形態では、第一実施形態と異なり、ＢＧＡを裏側に設けている。
【００５１】
より具体的には、電源層１、第一のグランド層２、信号層３、および第二のグランド層４を備えたストリップライン構造において、第一のグランド層２は、電源層１と信号層３の間に設けられており、また、電源層１、第一のグランド層２、および信号層３は、その中央領域に設けた半導体チップ用開口部１０に納められている半導体チップ１００にワイヤボンディングされており、且つ、信号層３のワイヤ７３が最も短くなるように、半導体チップ用開口部１０側の内周端部が階段構造になっているとともに信号層３の内周端部が半導体チップ１００に最も近く位置していることは、第一実施形態と同じであり、また、各層の外周端部が階段構造を持っていることも、第一実施形態と同じである。第一実施形態と同様なその他の部分については説明を省略する。
【００５２】
この一方で、本実施形態では、外周端部の階段構造において、信号層３の外周端部が半導体チップ１００に最も近く位置しているとともに、各段差面が下方を向いているつまり各層を構成する絶縁基板１１，２１，３１に設けられた電源線１２、グランド線２２、信号線３２（図９参照）が外周端部において下方に露出している。
【００５３】
そして、この露出した電源線１２、グランド線２２、信号線３２に、はんだボール８１，８２，８３が設けられている。
【００５４】
これにより、信号層３２において、その内側端部にて上方に露出した信号線３２に接続されているワイヤ７３と、外側端部にて下方に露出した信号線３２に接続されているはんだボール８３との間の距離が最も短くなり、信号層３２内での信号伝送線路をも短くして、より一層高速伝送に対応できる半導体装置が実現される。
【００５５】
なお、上述したとおりにＢＧＡを裏側に設けたことに伴い、放熱体としての放熱板３００および放熱フィン４００は、半導体装置全体を覆うように表側に設けている。
【００５６】
以上のとおりの本実施形態の半導体装置も、第一実施形態と同様にして半導体パッケージＰＫＧとして扱うことができ、図１１および図１２に例示したように、図４および図５と同様に、半導体装置の階段構造に対応する階段構造を持つ接続治具５０１を介してマザーボード５００上に、または階段構造を直接形成したマザーボード５００上に、フェースダウン方式で搭載できる。また、図１３に例示したように、図６と同様に、各層に大きさの異なるはんだボール８１，８２，８３を設置してマザーボード５００との接続高さを各層間で同じにすることで、接続治具５０１の使用やマザーボード５００の加工が必要のない実装も可能である。
【００５７】
以下に、本実施形態に係る半導体装置の製造プロセスの一例について、図１４を参照して説明する。なお、この製造プロセスでは第二のグランド層４は省略している。
【００５８】
まず、図１４（Ａ）に示すように、開口部１３，２３，３３を中央に持つ絶縁基板１１，２１，３１上に電源線１２、グランド線２２、信号線３２を設けてなる電源層１、第一のグランド層２、信号層３を、接着剤（図示なし）を介して貼り合わせる。さらには、これらに、開口部６１を持つ、絶縁基板１１，２１，３１と同じ材料のカバー板６をも接着剤（図示なし）を介して貼り合わせる。なお、信号層３の開口部３３は、他層の貫通形状の開口部１３，２３，６１とは異なり、底部を持つ凹形状となっている。
【００５９】
次に、図１４（Ｂ）に示すように、貼合せ後の電源層１、第一のグランド層２、信号層３、カバー板６の開口部１３，２３，３３，６１が重なって形成された、一つの基板のボール配置部分を削り取った階段状の半導体チップ用開口部１０の内底面に、接着剤２００を塗布する。  次に、図１４（Ｃ）に示すように、半導体チップ１００を、接着剤２００を介して半導体チップ用開口部１０内に搭載する。
【００６０】
次に、図１４（Ｄ）に示すように、半導体チップ１００と各層をワイヤボンディングする。具体的には、半導体チップ１００のワイヤパッド１０１（図３参照）と各層の電源線１２、グランド線２２、信号線３２とをワイヤ７で接続する。このとき、信号線３２のワイヤ７３（図８，図１０参照）が最も短くなることは上述したとおりである。
【００６１】
次に、図１４（Ｅ）に示すように、封止樹脂９で封止を行う。具体的には、ワイヤ７を含めた半導体チップ用開口部１０内の一部空間を封止する。このとき、半導体チップ１００上のワイヤ７を含まない空間は封止しない。
【００６２】
次に、図１４（Ｆ）に示すように、封止せずに残しておいた上記空間に露出している半導体チップ１００上に、接着剤３０２を塗布する。この接着剤３０２は、絶縁性および高熱伝導性を持つものとする。
【００６３】
次に、図１４（Ｇ）に示すように、放熱板３００を搭載する。放熱板３００と半導体チップ１００との間は、上記接着剤３０２により固定される。
【００６４】
そして、図１４（Ｈ）に示すように、ＢＧＡを設ける。具体的には、各層の外周部における下方に露出した段差面にはんだボール８を取り付ける。
【００６５】
以上組み立てられた半導体装置は、前述したようにマザーボード５００にフェースダウンで搭載することができる。
【００６６】
以上のとおりの本実施形態の半導体装置では、以下に示した材料や寸法が一つの好ましい例である。もちろんこの例には限定されない。
【００６７】
・封止樹脂９・・・材料＝エポキシ系絶縁材
・はんだボール８・・・直径＝１００μｍ〜６００μｍ
・ワイヤ７・・・材料Ａｕ、直径＝２５μｍ〜１００μｍ
・電源線１２，グランド線２２，信号線３２・・・幅＝１０μｍ〜１００μｍ、厚さ＝５μｍ〜３０μｍ、材料＝Ｃｕ
・接着剤３０１・・・材料＝エポキシ系絶縁材
・接着剤２００・・・材料＝Ａｇペースト
・放熱板３００，放熱フィン４００・・・材料＝Ａｌ，ＳｉＯ2，ＡｌＮなど
・絶縁基板１１，２１，３１・・・厚さ＝１０μｍ〜１００μｍ、誘電率εr＝２〜５、材料＝ポイリイミド，液晶ポリマー，ＢＴレジンなど
・ボールランド・・・直径ｒBL（図９参照）＝１００μｍ〜６００μｍ
・ビア５・・・直径＝５０μｍ〜２００μｍ
・接着剤３０２・・・材料＝エポキシ系絶縁材料
［第三実施形態］
図１５〜図１７は、各々、本発明のさらに別の一実施形態を示す断面図、一部拡大断面図、および平面図である。
【００６８】
本実施形態では、第一，第二実施形態と異なり、各層の外側端部を階段構造ではなくしている。
【００６９】
より具体的には、電源層１、第一のグランド層２、信号層３、および第二のグランド層４を備えたストリップライン構造において、第一のグランド層２は、電源層１と信号層３の間に設けられており、また、電源層１、第一のグランド層２、および信号層３は、その中央領域に設けた半導体チップ用開口部１０に納められている半導体チップ１００にワイヤボンディングされており、且つ、信号層３のワイヤ７３が最も短くなるように、半導体チップ用開口部１０側の内周端部が階段構造になっているとともに信号層３の内周端部が半導体チップ１００に最も近く位置していることは、第一、第二実施形態と同じである。第一，第二実施形態と同様なその他の部分については説明を省略する。
【００７０】
この一方で、本実施形態では、各層の外周端部を階段構造ではなくしている。
【００７１】
これにより、２次実装用のはんだボール８の取付け部分である外周端部を階段構造にする必要がなく、またマザーボード５００に階段構造を設ける必要もない（図４，図５等参照）。
【００７２】
また、本実施形態では、できる限り形状の異なる不連続点、例えば配線からビア５へ繋がる時などの不連続点およびビア５を少なくすることが好ましいため、一箇所のみの不連続点としている。
【００７３】
これにより、本実施形態におけるビア５は、電源層１の電源線１２および信号層３の信号線３２を結ぶビア５と、電源層１の電源線１２および第一のグランド層２のグランド線２２を結ぶビア５のみに、抑えられている。
【００７４】
電源線１２および信号線３２間のビア５については、電源層１と信号層３の間に設けられている第一のグランド層２のグランド線２２を貫通する必要があるため、グランド線２２には、ビア５がグランド線２２とは絶縁状態で通るビア用開口部２４が設けられている（図１６参照）。
【００７５】
以下に、本実施形態に係る半導体装置の製造プロセスの一例について、図１８を参照して説明する。なお、この製造プロセスでは第二のグランド層４は省略している。
【００７６】
まず、図１８（Ａ）に示すように、開口部１３，２３，３３を中央に持つ絶縁基板１１，２１，３１上に電源線１２、グランド線２２、信号線３２を設けてなる電源層１、第一のグランド層２、信号層３を、接着剤（図示なし）を介して貼り合わせる。
【００７７】
次に、図１８（Ｂ）に示すように、貼合せ後の電源層１、第一のグランド層２、信号層３において、上述したとおりのビア５を形成する。
【００７８】
次に、図１８（Ｃ）に示すように、接着剤３０１を介して放熱板３００を貼り付ける。
【００７９】
次に、図１８（Ｄ）に示すように、電源層１、第一のグランド層２、信号層３の開口部１３，２３，３３が重なって形成された一つの半導体チップ用開口部１０内にて露出している、放熱板３００上の領域に、接着剤２００を塗布する。
【００８０】
次に、図１８（Ｅ）に示すように、半導体チップ１００を、接着剤２００を介して放熱板３００上に搭載して、半導体チップ用開口部１０内に納める。
【００８１】
次に、図１８（Ｆ）に示すように、半導体チップ１００と各層をワイヤボンディングする。具体的には、半導体チップ１００のワイヤパッド１０１（図１７参照）と各層の電源線１２、グランド線２２、信号線３２とをワイヤ７で接続する。このとき、信号線３２のワイヤ７３（図１５，図１７参照）が最も短くなることは第一，第二実施形態と同じである。
【００８２】
次に、図１８（Ｇ）に示すように、封止樹脂９で封止を行う。具体的には、半導体チップ１００、ワイヤ７を含めて半導体チップ用開口部１０を封止する。
【００８３】
そして、図１８（Ｈ）に示すように、上述したとおりのＢＧＡを設ける。
【００８４】
以上組み立てられた半導体装置は、第一実施形態と同様にしてマザーボード５００にフェースダウンで搭載することができるが、マザーボード５００との接続用の階段構造は不要である。
【００８５】
以上のとおりの本実施形態の半導体装置では、以下に示した材料や寸法が一つの好ましい例である。もちろんこの例には限定されない。
【００８６】
・封止樹脂９・・・材料＝エポキシ系絶縁材
・はんだボール８・・・直径＝１００μｍ〜６００μｍ
・ワイヤ７・・・材料Ａｕ、直径＝２５μｍ〜１００μｍ
・電源線１２，グランド線２２，信号線３２・・・幅＝１０μｍ〜１００μｍ、厚さ＝５μｍ〜３０μｍ、材料＝Ｃｕ
・接着剤３０１・・・材料＝エポキシ系絶縁材
・接着剤２００・・・材料＝Ａｇペースト
・放熱板３００，放熱フィン４００・・・材料＝Ａｌ，ＳｉＯ2，ＡｌＮなど
・絶縁基板１１，２１，３１・・・厚さ＝１０μｍ〜１００μｍ、誘電率εr＝２〜５、材料＝ポイリイミド，液晶ポリマー，ＢＴレジンなど
・ボールランド・・・直径ｒBL（図１６参照）＝１００μｍ〜６００μｍ
・ビア用開口部２４・・・直径ｒGND（図１６参照）＝ランド径ｒBLに合わせた１００μｍ〜６００μｍ
・ビア５・・・直径５０μｍ〜２００μｍ
【図面の簡単な説明】
【００８７】
【図１】本発明の第一実施形態を示す断面図。
【図２】第一実施形態の一部拡大断面図。
【図３】第一実施形態の平面図。
【図４】第一実施形態に係る半導体装置のマザーボードへの搭載例を示した断面図。
【図５】第一実施形態に係る半導体装置のマザーボードへの別の搭載例を示した断面図。
【図６】マザーボードへのさらに別の搭載例を示した断面図。
【図７】（Ａ）−（Ｇ）は第一実施形態の製造プロセスの一例について説明するための図。
【図８】本発明の第二実施形態を示す断面図。
【図９】第二実施形態の一部拡大断面図。
【図１０】第二実施形態の平面図。
【図１１】第二実施形態に係る半導体装置のマザーボードへの接続例を示した断面図。
【図１２】第二実施形態に係る半導体装置のマザーボードへの別の接続例を示した断面図。
【図１３】マザーボードへのさらに別の搭載例を示した断面図。
【図１４】（Ａ）−（Ｈ）は第一実施形態の製造プロセスの一例について説明するための図。
【図１５】本発明の第三実施形態を示す断面図。
【図１６】第三実施形態の一部拡大断面図。
【図１７】第三実施形態の平面図。
【図１８】（Ａ）−（Ｈ）は第三実施形態の製造プロセスの一例について説明するための図。
【符号の説明】
【００８８】
１  電源層
１１  絶縁基板
１２  電源線
１３  開口部
２  第一のグランド層
２１  絶縁基板
２２  グランド線
２３  開口部
２４  ビア用開口部
３  信号層
３１  絶縁基板
３２  信号線
３３  開口部
４  第二のグランド層
５  ビア
６  カバー板
６１  開口部
７，７１，７２，７３  ワイヤ
８，８１，８２，８３  はんだボール
９  封止樹脂
１０  半導体チップ用開口部
１００  半導体チップ
１０１  ワイヤパッド
２００  接着剤
３００  放熱板
３０１  接着剤
３０２  接着剤
４００  放熱フィン
５００  マザーボード
５０１  接続治具
【図１】
2008047771.tif 000003
【図２】
2008047771.tif 000004
【図３】
2008047771.tif 000005
【図４】
2008047771.tif 000006
【図５】
2008047771.tif 000007
【図６】
2008047771.tif 000008
【図７】
2008047771.tif 000009
【図８】
2008047771.tif 000010
【図９】
2008047771.tif 000011
【図１０】
2008047771.tif 000012
【図１１】
2008047771.tif 000013
【図１２】
2008047771.tif 000014
【図１３】
2008047771.tif 000015
【図１４】
2008047771.tif 000016
【図１５】
2008047771.tif 000017
【図１６】
2008047771.tif 000018
【図１７】
2008047771.tif 000019
【図１８】
2008047771.tif 000020