(57)【要約】【課題】ドライバ回路のリーク不良検出のテスト時間を短縮する。【解決手段】ドライバ回路１０の出力回路１１は、ＡＭＰ７ａの出力と出力端子間にオフスイッチ７ｂを有する。オフスイッチ７ｂは、スイッチ回路１２を構成するスイッチ１２ａ，１２ｂ，１２ｃ，１２ｄにより制御される。テストモードにおいて、"Ｈ"レベルのテスト信号が入力されると、スイッチ１２ａ，１２ｂがオフ制御されるとともに、スイッチ１２ｃ，１２ｄがオン制御される。その結果、オフスイッチ７ｂのＰチャンネル側ゲートに高電源電位ＶＤＤが入力されるとともに、オフスイッチ７ｂのＮチャンネル側ゲートに低電源電位ＶＳＳが入力され、オフスイッチ７ｂがオフ制御される。この状態で、ＬＳＩテスタに含まれる電圧発生電流測定回路により出力端子間に電圧を発生させ出力端子間のリーク電流を測定する。【選択図】図２
2008242164.tif 000002
【特許請求の範囲】
【請求項１】
デジタルの画像信号に応じたアナログ信号電圧を増幅するアンプと、
データラッチ信号のパルスの期間、アンプの出力をオフするオフスイッチとを有する出力回路を備えた表示装置の駆動回路において、
テスト信号の入力により前記データラッチ信号とは無関係に前記オフスイッチをオフするようにしたことを特徴とする表示装置の駆動回路。
【請求項２】
前記出力回路は、前記オフスイッチのオフ制御を、前記テスト信号が入力されていないとき前記データラッチ信号の入力により行い、前記テスト信号が入力されると固定電位の入力により行うスイッチ回路を有することを特徴とする請求項１記載の表示装置の駆動回路。
【請求項３】
デジタルの画像信号に応じたアナログ信号電圧を増幅するアンプと、データラッチ信号のパルスの期間、アンプの出力をオフするオフスイッチとを有する出力回路を備え、オフスイッチをオフした状態で出力回路の出力側のリーク電流不良を検出する表示装置の駆動回路のテスト方法において、
前記データラッチ信号とは無関係にテスト信号の入力により前記オフスイッチをオフして、前記リーク電流不良を検出することを特徴とする表示装置の駆動回路のテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置の駆動回路およびそのテスト方法に関し、特に出力回路にアンプの出力をオフするオフスイッチを有する表示装置の駆動回路およびそのテスト方法に関する。
【背景技術】
【０００２】
ドットマトリックス型表示装置として用いられる一般的な液晶表示装置は、図４に示すように、液晶表示パネル１０１、データ側駆動回路１０２、走査側駆動回路１０３、電源回路１０４、制御回路１０５で構成される。
【０００３】
液晶表示パネル１０１は、図面の横方向に配列されて縦方向に延びるデータ線１０６と、図面の縦方向に配列されて横方向に延びる走査線１０７とを含む。各画素は、ＴＦＴ１０８、画素容量１０９、液晶素子１１０とにより構成される。ＴＦＴ１０８のゲート端子は走査線１０７に、ソース（ドレイン）端子はデータ線１０６に、それぞれ接続されている。また、ＴＦＴ１０８のドレイン（ソース）端子には画素容量１０９及び液晶素子１１０がそれぞれ接続されている。画素容量１０９及び液晶素子１１０のＴＦＴ１０８と接続しない側の端子１１１は、例えば、図示せぬ共通電極に接続されている。
【０００４】
データ側駆動回路１０２はデジタル画像信号（以下、データという。）に基づいたアナログ信号電圧を出力してデータ線１０６を駆動する。走査側駆動回路１０３はＴＦＴ１０８の選択／非選択電圧を出力して走査線１０７を駆動する。制御回路１０５は走査側駆動回路１０３およびデータ側駆動回路１０２による駆動のタイミングをコントロールする。電源回路１０４は、アナログ信号電圧を出力するデータ側駆動回路１０２や選択／非選択電圧を出力する走査側駆動回路１０３に電源電圧を供給する。以下に述べられるように、本発明はデータ側駆動回路１０２に関連している。
【０００５】
データ側駆動回路１０２は、半導体集積回路装置からなるドライバ回路が、多くの場合、複数個、例えば、液晶パネルの解像度がＸＧＡ（１０２４×７６８画素：１画素はＲ（赤）、Ｇ（緑）、Ｂ（青）の３ドットからなる）の場合、１個で１２８画素の表示を分担するとして８個で構成される。
【０００６】
図５は、一般的なドライバ回路１を示すブロック図であり、図６は、図５に示すドライバ回路１に入力される各信号のタイミングチャートである。ドライバ回路１は、１個でｍ個の画素の表示を分担するために、ｎ本＝ｍ×３ドットのデータ線１０６にＳ１〜Ｓｎ信号を出力するものである。尚、説明を簡明にするために、ドライバ回路１へのデータは、Ｓ１〜Ｓｎ信号の１出力分、すなわち、１画素の１ドット分に対応するデータのビット幅でシリアルに取り込まれるとして説明する。ドライバ回路１は、シフトレジスタ２、データレジスタ３、データラッチ回路４、レベルシフタ５、Ｄ／Ａコンバータ６及び出力回路７を有する。ドライバ回路１のシフトレジスタ２の出力は次段のドライバ回路にカスケード出力され、複数個のドライバ回路１がカスケード接続されることでデータ側駆動回路１０２を構成する。
【０００７】
シフトレジスタ２はｎ段のレジスタからなり、シフトスタートパルス及びクロックが供給され、スタートパルスをクロックのタイミングで順次シフトして図６に示すシフトパルス（ＳＰ１）〜シフトパルス（ＳＰｎ）とする。
【０００８】
データレジスタ３は、ｎ段のレジスタからなり、データが各レジスタにパラレルに供給され、シフトレジスタ２により供給されるシフトパルス（ＳＰ１）〜シフトパルス（ＳＰｎ）の例えば立ち下がりタイミングで各レジスタが順次データを保持する。
【０００９】
データラッチ回路４は、データレジスタ３の各レジスタ全てにデータの入力が終了するとデータラッチ信号が供給され、データレジスタ３の各レジスタに保持されている全データをラッチする。データラッチ回路４にてラッチされたデータは、レベルシフタ５により適宜レベルがシフトされる。
【００１０】
Ｄ／Ａコンバータ６は、レベルシフト後のデータをデコードして階調電圧を出力するものであり、階調基準電圧の供給により生成された階調数が例えば６４階調の階調電圧のうちデータに対応する階調電圧を選択出力する。出力回路７は、Ｄ／Ａコンバータ６の出力を増幅し出力信号Ｓ１〜Ｓｎとして出力する。データラッチ回路４に供給されるデータラッチ信号及び極性反転信号は出力回路７にも供給され、データラッチ信号のタイミングで極性反転信号に応じた極性の出力を選択して出力する。
【００１１】
次に、出力回路７について、図７を参照して説明する。出力回路７は、Ｄ／Ａコンバータ６からの極性に応じた出力を増幅して出力するＡＭＰ７ａと、このＡＭＰ７ａの出力のオン・オフを制御するスイッチ（以下、オフスイッチという）７ｂとを有している。このオフスイッチ７ｂは、図６に示すように、データラッチ信号のパルスの立ち上がりから立下りまでの間、出力ハイインピーダンス期間として、アンプの極性に応じた出力をオフする。これは、Ｄ／Ａコンバータ６の遷移期間であり、電位が確定するまでは、このオフスイッチ７ｂをオフにしてハイインピーダンス（Ｈｉ−Ｚ）にすることができる。（例えば、特許文献１を参照。）
【００１２】
ドライバ回路１は、表示パネルの大型化による出力数の増加に伴うチップサイズの増加を抑えるためファインパターン化が進み、チップ段階や製品段階における出力回路の出力側でのリーク電流による不良品の発生確率が高くなっており、リーク電流不良検出をテストすることが行われている。このリーク電流不良検出を高精度にテストする際には、ＡＭＰ７ａの出力を切り離すためにオフスイッチ７ｂをオフにしている。（例えば、特許文献２を参照。）
【特許文献１】特開２００４−２９３１６号公報
【特許文献２】特開２０００−６６６４１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
ところで、通常、ドライバ回路の異常検出のテストは、ＬＳＩテスタ（パターンジェネレータ）により所定の検査パターンのテストデータを生成してこのテストデータに基づき行なわれる。上述のリーク電流不良検出のテストの際には、データラッチ信号によりオフスイッチ７ｂをオフする場合、検査パターンをデータラッチ信号が"Ｈ"レベルになるまで走らせてから、 "Ｈ"レベルの状態で一旦停止させ、オフスイッチ７ｂをオフにしなければならない。このため、リーク電流不良検出のテスト時間が長くなるという問題がある。
【課題を解決するための手段】
【００１４】
本発明にかかる表示装置の駆動回路は、デジタルの画像信号に応じたアナログ信号電圧を増幅するアンプと、データラッチ信号のパルスの期間、アンプの出力をオフするオフスイッチとを有する出力回路を備えた表示装置の駆動回路において、テスト信号の入力により前記データラッチ信号とは無関係に前記オフスイッチをオフするようにしたことを特徴とする。
【００１５】
本発明にかかる表示装置の駆動回路のテスト方法は、デジタルの画像信号に応じたアナログ信号電圧を増幅するアンプと、データラッチ信号のパルスの期間、アンプの出力をオフするオフスイッチとを有する出力回路を備え、オフスイッチをオフした状態で出力回路の出力側のリーク電流不良を検出する表示装置の駆動回路のテスト方法において、前記データラッチ信号とは無関係にテスト信号の入力により前記オフスイッチをオフして、前記リーク電流不良を検出することを特徴とする。
【発明の効果】
【００１６】
本発明によれば、ドライバ回路の動作試験において、リーク電流不良検出のテスト時間が短くなることで、全体の試験時間を低減できる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら説明する。図１は、本発明の一実施形態にかかるドライバ回路１０の構成を示したブロック図であり、図２は、ドライバ回路１０の出力回路１１を示す図である。図５、７と同一の構成要素には同一の符号を付してその説明は省略する。ドライバ回路１０がドライバ回路１と異なる点は、出力回路７の代わりに出力回路１１を有している点である。また、出力回路１１が出力回路７と異なる点は、スイッチ回路１２を有している点である。
【００１８】
スイッチ回路１２は、オフスイッチ７ｂと同一構成のスイッチ１２ａ，１２ｂ，１２ｃ，１２ｄからなる。スイッチ１２ａは、データラッチ入力とオフスイッチ７ｂのＰチャンネル側ゲートとの間に接続されている。スイッチ１２ｂは、インバータＩＮＶ１を介したデータラッチ入力とオフスイッチ７ｂのＮチャンネル側ゲートとの間に接続されている。スイッチ１２ｃは、高電源電位端子ＶＤＤとオフスイッチ７ｂのＰチャンネル側ゲートとの間に接続されている。スイッチ１２ｄは、低電源電位端子ＶＳＳとオフスイッチ７ｂのＮチャンネル側ゲートとの間に接続されている。
【００１９】
スイッチ１２ａ，１２ｂは、テスト信号が入力されていない通常動作においてオン制御され、テスト信号が入力されるテストモードにおいてオフ制御される。また、スイッチ１２ｃ，１２ｄは、テスト信号が入力されていない通常動作においてオフ制御され、テスト信号が入力されるテストモードにおいてオン制御される。従って、通常動作において、オフスイッチ７ｂのＰチャンネル側ゲートにはスイッチ１２ａを介してデータラッチ信号が入力されるとともに、オフスイッチ７ｂのＮチャンネル側ゲートにはスイッチ１２ｂを介してデータラッチ信号の反転信号が入力されることにより、オフスイッチ７ｂが"Ｈ"レベルのデータラッチ信号のときオフ制御される。また、テストモードにおいて、オフスイッチ７ｂのＰチャンネル側ゲートにはスイッチ１２ｃを介して高電源電位ＶＤＤの固定電位が入力されるとともに、オフスイッチ７ｂのＮチャンネル側ゲートにはスイッチ１２ｄを介して低電源電位ＶＳＳの固定電位が入力されることにより、オフスイッチ７ｂがオフ制御される。
【００２０】
上記構成のドライバ回路１０における出力回路１１の出力側でのリーク電流不良検出のテスト方法について説明する。図３は、本実施の形態にかかるドライバ回路のテスト装置を示す図である。図３に示すように、テスト装置は、ＬＳＩテスタ２０ａ，２０ｂにより構成されている。
【００２１】
ＬＳＩテスタ２０ａは、スイッチ回路１２に接続される。ＬＳＩテスタ２０ａは、パターンジェネレータとなっており、テスト信号ＴＥＳＴを生成し、スイッチ回路１２に供給する。
【００２２】
ＬＳＩテスタ２０ｂは、出力端子Ｓ１〜Ｓｎに接続される。ＬＳＩテスタ２０ｂは、ＤＣテストユニットであり、出力端子Ｓ１〜Ｓｎに対応して、ｎ個のＤＣリレースイッチ２１１〜２１ｎと、ｎ個の電圧発生電流測定回路（ＶＳＩＭ）２２１〜２２ｎとを有する。各ＤＣリレースイッチ２１１〜２１ｎにより出力端子Ｓ１〜Ｓｎと電圧発生電流測定回路（ＶＳＩＭ）２２１〜２２ｎとを接続し、電圧発生電流測定回路（ＶＳＩＭ）２２１〜２２ｎにより電圧を発生させ電流を測定することができる。
【００２３】
ＬＳＩテスタ２０ａからのテスト信号ＴＥＳＴの入力によりスイッチ回路１２がテストモードに設定される。テストモードのときのテスト信号ＴＥＳＴが"Ｈ"レベルとすると、テスト信号ＴＥＳＴは、スイッチ回路１２のスイッチ１２ａ，１２ｂのＰチャンネル側ゲートおよびスイッチ１２ｃ，１２ｄのＮチャンネル側ゲートに直接入力され、スイッチ１２ａ，１２ｂのＮチャンネル側ゲートおよびスイッチ１２ｃ，１２ｄのＰチャンネル側ゲートにインバータＩＮＶ２を介して入力される。
【００２４】
テストモードにおいて、スイッチ回路１２は、スイッチ１２ａ，１２ｂがオフするとともにスイッチ１２ｃ，１２ｄがオンする。スイッチ回路１２のこの動作により、オフスイッチ７ｂは、Ｐチャンネル側ゲートに高電源電位ＶＤＤが入力されるとともに、Ｎチャンネル側ゲートに低電源電位ＶＳＳが入力される。その結果、オフスイッチ７ｂはオフ制御され、各ＡＭＰ７ａの出力と出力端子Ｓ１〜Ｓｎ間がハイインピーダンスとなり電気的に切り離される。
【００２５】
上述のテストモードにおいて、ドライバ回路１０の出力端子Ｓ１〜Ｓｎ間のリーク電流不良検出は、ＬＳＩテスタ２０ａ，２０ｂにより次のようにテストされる。ＬＳＩテスタ２０ｂ内において、ＤＣリレースイッチ２１１〜２１ｎにより出力端子Ｓ１〜Ｓｎと電圧発生電流測定回路（ＶＳＩＭ）２２１〜２２ｎとを接続する。電圧発生電流測定回路（ＶＳＩＭ）２２１、２２３、・・・、２２ｎ−１から奇数出力端子Ｓ１、Ｓ３、・・・、Ｓｎ−１に低電源電位ＶＳＳより高い所定のテスト電圧を印加する。電圧発生電流測定回路（ＶＳＩＭ）２２２、２２４、・・・、２２ｎから偶数出力端子Ｓ２、Ｓ４、・・・、Ｓｎに低電源電位ＶＳＳのテスト電圧を印加する。または、電圧発生電流測定回路（ＶＳＩＭ）２２２、２２４、・・・、２２ｎから偶数出力端子Ｓ２、Ｓ４、・・・、Ｓｎに低電源電位ＶＳＳより高い所定のテスト電圧を印加する。電圧発生電流測定回路（ＶＳＩＭ）２２１、２２３、・・・、２２ｎ−１から奇数出力端子Ｓ１、Ｓ３、・・・、Ｓｎ−１に低電源電位ＶＳＳのテスト電圧を印加する。これにより、電圧発生電流測定回路（ＶＳＩＭ）２２１〜２２ｎに含まれる電流計により出力端子Ｓ１〜Ｓｎ間のリーク電流を測定することができる。尚、このとき、オフスイッチ７ｂのリーク電流も検出することができる。
【００２６】
以上に説明したように、従来のように、検査パターンをデータラッチ信号が"Ｈ"レベルになるまで走らせてから、"Ｈ"レベルの状態で一旦停止させることにより、オフスイッチ７ｂをオフにするのではなく、テスト信号を入力した時点でオフスイッチ７ｂをオフにできる。このため、リーク電流不良検出のテスト時間が従来より短くすることができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施の形態にかかるドライバ回路を示すブロック図である。
【図２】図１に示すドライバ回路の出力回路を示す図である。
【図３】図２に示す本発明の実施の形態にかかるドライバ回路のテスト装置の一具体例を示す図である。
【図４】一般的な液晶表示装置を示すブロック図である。
【図５】一般的なドライバ回路を示すブロック図である。
【図６】図５に示すドライバ回路に入力される各信号のタイミングチャートである。
【図７】図５に示すドライバ回路の出力回路を示す図である。
【符号の説明】
【００２８】
７ａ  ＡＭＰ
７ｂ  オフスイッチ
１０  ドライバ回路
１１  出力回路
１２  スイッチ回路
１２ａ，１２ｂ，１２ｃ，１２ｄ  スイッチ
【図１】
2008242164.tif 000003
【図２】
2008242164.tif 000004
【図３】
2008242164.tif 000005
【図４】
2008242164.tif 000006
【図５】
2008242164.tif 000007
【図６】
2008242164.tif 000008
【図７】
2008242164.tif 000009