(57)【要約】【課題】外部同期回路を設けなくとも、主電源回路を制御する主制御器の発振周波数と同期した周波数で動作する補助電源回路を提供する。【解決手段】スイッチング電源装置は、少なくとも、ＤＣ−ＤＣコンバータ回路１と、ＤＣ−ＤＣコンバータ回路１のスイッチング素子を駆動制御するメイン制御ＩＣ２と、メイン制御ＩＣ２へ動作電源Ｖｃｃを供給する補助電源回路５とを備える。補助電源回路５は、動作電源Ｖｃｃを生成するＶｃｃ生成回路３と、Ｖｃｃ生成回路３を制御するサブ制御回路４とから構成される。サブ制御回路４でメイン制御ＩＣ２の三角波出力端子ＣＴを利用することにより、補助電源回路５がＤＣ−ＤＣコンバータ回路１と同一の周波数で動作し、補助電源回路５の動作周波数とＤＣ−ＤＣコンバータ回路１の動作周波数との位相差によるビートノイズを防止して安定した制御ができる。【選択図】図１
2008206291.tif 000002
【特許請求の範囲】
【請求項１】
主電源回路を制御する主制御器へ電源供給を行う補助電源回路であって、前記主制御器の動作電源を生成する動作電源生成回路と、前記主制御器の内部発振信号を利用して前記動作電圧生成回路を制御する副制御器とを備えたことを特徴とする補助電源回路。
【請求項２】
前記主制御器は、三角波発振回路により前記内部発振信号を生成し、前記主電源回路をパルス幅変調制御するものであり、前記副制御器は、前記内部発振信号と基準電圧とを比較して、その比較結果を制御信号として前記動作電源生成回路へ出力する比較器から構成されることを特徴とする請求項１記載の補助電源回路。
【請求項３】
前記三角波発振回路は前記主電源回路の入力に応じて前記内部発振信号の傾きを調整するフィードフォワード機能を有するものであり、前記動作電源生成回路は、前記主電源回路の入力と共通の電源より電力が入力され、前記内部発信信号のパルス幅に比例した電圧値を有する動作電源を出力する方式により構成されたものであることを特徴とする請求項２記載の補助電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
主電源回路を制御する主制御器の発振周波数と同期した周波数で動作する補助電源回路に関する。
【背景技術】
【０００２】
他励型スイッチング電源装置では、スイッチング素子の駆動制御を行なう制御ＩＣが動作するための電源供給手段として補助電源回路を別途設ける必要がある（例えば特許文献１）。当該制御ＩＣが安定動作するためには安定した電源供給が必要となることから、スイッチング電源装置の制御を行なうためのメインＰＷＭ制御ＩＣとは別に、補助電源回路を制御するサブ制御ＩＣが使用されることが多い。
【０００３】
図３は、この種の補助電源回路を搭載した他励型スイッチング電源装置の構成を模式的に示したブロック図である。同図に示すスイッチング電源装置は、少なくとも、スイッチング素子のスイッチング動作により入力された直流電力（入力電圧Ｖｉｎ）から所望の電圧値を有する電力を取り出して出力電圧Ｖｏを出力するＤＣ−ＤＣコンバータ回路100と、ＤＣ−ＤＣコンバータ回路100のスイッチング素子を駆動制御するメイン制御ＩＣ101と、メイン制御ＩＣ101へ動作電源Ｖｃｃを供給する補助電源回路102とを備える。メイン制御ＩＣ101は、ＤＣ−ＤＣコンバータ回路100の出力電圧Ｖｏをフィードバック信号として取り込み、当該フィードバック信号に基づいて、例えば周知のＰＷＭ制御方式によりＤＣ−ＤＣコンバータ回路100を構成するスイッチング素子への駆動信号のパルス幅を変化させるなどして出力電圧Ｖｏを所定の値に安定化させる。
【０００４】
補助電源回路102は、動作電源Ｖｃｃを生成するＶｃｃ生成回路103と、Ｖｃｃ生成回路103を制御するサブ制御ＩＣ104とから構成される。Ｖｃｃ生成回路103は、ＤＣ−ＤＣコンバータ回路100と同様、スイッチング素子のスイッチング動作により入力された直流電力（入力電圧Ｖｉｎ）から所望の電圧値を有する電力を取り出すことにより動作電源Ｖｃｃを出力する他励型のＤＣ−ＤＣコンバータ回路であるが、ＤＣ−ＤＣコンバータ回路100に比べて簡易的なものが使用される。サブ制御ＩＣ104は、Ｖｃｃ生成回路103の出力たる動作電源Ｖｃｃをフィードバック信号として取り込み、当該フィードバック信号に基づいて、例えば周知のＰＷＭ制御方式によりＶｃｃ生成回路103を構成するスイッチング素子への駆動信号のパルス幅を変化させるなどして動作電源Ｖｃｃを所定の値に安定化させる。
【特許文献１】特開平７−２９８６１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述した従来の補助電源回路を搭載したスイッチング電源装置では、電源出力に補助電源回路102の動作周波数と主電源回路たるＤＣ−ＤＣコンバータ回路100の動作周波数との位相差によるビートを生じ、周辺機器に悪影響を及ぼすという問題があった。このビートによりスイッチング電源内にノイズが発生し、各制御回路の誤動作を引き起こして、安定した制御が行なわれない虞がある。当該問題を解決する手段として、補助電源回路102の動作周波数とＤＣ−ＤＣコンバータ回路100の動作周波数とを同期させることが考えられるが、メイン制御ＩＣ101とサブ制御ＩＣ104の同期をとるためには外部同期回路が必要であった。
【０００６】
そこで本発明は上記問題点に鑑み、外部同期回路を設けなくとも、主電源回路を制御する主制御器の発振周波数と同期した周波数で動作する補助電源回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明における請求項１では、主電源回路を制御する主制御器へ電源供給を行う補助電源回路であって、前記主制御器の動作電源を生成する動作電源生成回路と、前記主制御器の内部発振信号を利用して前記動作電圧生成回路を制御する副制御器とを備えている。
【０００８】
このようにすると、副制御器は、主制御器の内部発信信号を直接利用して動作電源生成回路を制御することになるため、補助電源回路が主電源回路と同一の周波数で動作し、補助電源回路の動作周波数と主電源回路の動作周波数との位相差によるビートノイズを防止して安定した制御ができる。
【０００９】
本発明における請求項２の補助電源回路では、前記主制御器は、三角波発振回路により前記内部発振信号を生成し、前記主電源回路をパルス幅変調制御するものであり、前記副制御器は、前記内部発振信号と基準電圧とを比較して、その比較結果を制御信号として前記動作電源生成回路へ出力する比較器から構成される。
【００１０】
このようにすると、副制御器が比較器で構成されるため、ＰＷＭ制御ＩＣを用いなくてもよく、副制御器の大幅な簡単化が可能となる。
【００１１】
本発明における請求項３の補助電源回路では、前記三角波発振回路は前記主電源回路の入力に応じて前記内部発振信号の傾きを調整するフィードフォワード機能を有するものであり、前記動作電源生成回路は、前記主電源回路の入力と共通の電力が入力され、前記内部発信信号のパルス幅に比例した電圧値を有する動作電源を出力する方式により構成されたものであることを特徴とする。
【００１２】
このようにすると、主制御器のフィードフォワード機能を利用して、動作電源生成回路の入力を考慮したフィードフォワード制御を行なうことができるため、副制御器に動作電源に対するフィードバック回路を設けなくとも、動作電源を一定値に安定化させることができる。
【発明の効果】
【００１３】
本発明の請求項１によると、外部同期回路を設けなくとも、主電源回路を制御する主制御器の発振周波数と同期した周波数で動作する補助電源回路を提供することができる。
【００１４】
本発明の請求項２によると、コストが安くなり、部品点数が少なくなり、実装面積が小さくなる。
【００１５】
本発明の請求項３によると、副制御器の回路構成を追加することなく、出力の安定制御が可能となる。
【発明を実施するための最良の形態】
【００１６】
以下、添付図面を参照しながら、本発明における補助電源回路の好ましい実施例を説明する。なお、従来例と同一箇所には同一符号を付し、共通する部分の説明は重複するため極力省略する。
【００１７】
図１は、本発明の一実施例における補助電源回路を適用したスイッチング電源装置の回路図である。同図に示すスイッチング電源装置は、少なくとも、スイッチング素子のスイッチング動作により入力された直流電力（入力電圧Ｖｉｎ）から所望の電圧値を有する電力を取り出して出力電圧Ｖｏを出力する主電源回路としてのＤＣ−ＤＣコンバータ回路１と、ＤＣ−ＤＣコンバータ回路１のスイッチング素子を駆動制御する主制御器としてのメイン制御ＩＣ２と、メイン制御ＩＣ２へ動作電源Ｖｃｃを供給する補助電源回路５とを備える。
【００１８】
ＤＣ−ＤＣコンバータ回路１の回路構成について説明する。
【００１９】
入力電圧Ｖｉｎが入力される一対の入力端子10，10間には、コンデンサ11が接続されると共に、このコンデンサ11と並列に、例えばＭＯＳＦＥＴなどのスイッチング素子12，13からなる直列回路が接続される。スイッチング素子12，13同士の接続点にはチョークコイル15の一端が接続され、このチョークコイル15の他端はトランス20の一次巻線21のセンタータップ21Ａへ接続される。一次巻線21の両端には、例えばＭＯＳＦＥＴなどのスイッチング素子16，17のドレインがそれぞれ接続される。スイッチング素子16，17のソース同士が接続されてスイッチング素子13のソースへ接続される。
【００２０】
トランス20の二次巻線22の両端には、ダイオード25，26のアノードがそれぞれ接続される。ダイオード25，26のカソード同士が接続されて出力端子28の正極側へ接続される。二次巻線22のセンタータップ22Ａには、出力端子28の負極側へ接続される。一対の出力端子28，28間にはコンデンサ27が接続される。このように、ＤＣ−ＤＣコンバータ回路１は、本実施例ではカスケード型コンバータを採用しているが、例えばフライバック型，フォワード型，フルブリッジ型，ハーフブリッジ型などの他の回路方式でも応用可能である。
【００２１】
メイン制御ＩＣ２は、少なくとも、ＰＷＭ制御の搬送波となる三角波を発生させる三角波発振回路35と、当該三角波の振幅をＦＢ端子から入力されたフィードバック信号と比較してＰＷＭ信号を出力するコンパレータ36と、当該ＰＷＭ信号を増幅してＯＵＴ端子を通じて外部出力するドライバ回路37とを備える。前記フィードバック信号は、ＤＣ−ＤＣコンバータ回路１の出力電圧Ｖｏに関するものであり、出力端子28，28間に接続された検出回路29で検出され、フォトカプラ30を介してメイン制御ＩＣ２のＦＢ端子へ入力されるものである。
【００２２】
コンパレータ36に関して、その＋側入力はＦＢ端子と内部接続されることにより前記フィードバック信号が入力され、その−側入力は三角波発振回路35と接続されることにより前記三角波が入力され、その出力はドライバ回路37へ接続される。ドライバ回路37の外部出力端子に相当するＯＵＴ端子は、スイッチング素子12，13のゲートへ駆動信号を供給してスイッチング動作させるドライバ回路31と接続される。
【００２３】
三角波発振回路35の出力は、コンパレータ36の−側入力以外にもＣＴ端子へ内部接続されており、ＣＴ端子からＤＣ−ＤＣコンバータ回路１に関するＰＷＭ制御の搬送波と同一の三角波が外部出力されるよう構成されている。
【００２４】
その他、メイン制御ＩＣ２のＳＹＮＣ端子は同期入力用端子であり、スイッチング素子16，17のゲートへ駆動信号を供給してスイッチング動作させるドライバ回路32を制御するための制御ＩＣ33の出力が接続される。これにより、メイン制御ＩＣ２は、制御ＩＣ33と同期して動作する。
【００２５】
補助電源回路５は、動作電源Ｖｃｃを生成する動作電源生成回路としてのＶｃｃ生成回路３と、Ｖｃｃ生成回路３を制御する副制御器としてのサブ制御回路４とから構成される。
【００２６】
Ｖｃｃ生成回路３は、ＤＣ−ＤＣコンバータ回路１と同様、スイッチング素子のスイッチング動作により入力された直流電力（入力電圧Ｖｉｎ）から所望の電圧値を有する電力を取り出すことにより動作電源Ｖｃｃを出力するものである。Ｖｃｃ生成回路３の回路構成について説明する。正極側の入力端子10とアース（接地電位）との間に、チョークコイル40と例えばＭＯＳＦＥＴなどのスイッチング素子41との直列回路が接続され、このスイッチング素子41のドレイン−ソース間にコンデンサ42とチョークコイル43との直列回路が並列接続され、このチョークコイル43にダイオード44とコンデンサ45との直列回路が並列接続される。そして、ダイオード44のカソードとコンデンサ45との接続点が、Ｖｃｃ生成回路３の出力となり、ここから他のメイン制御ＩＣ２や制御ＩＣ33へ動作電源Ｖｃｃが供給される。このように、Ｖｃｃ生成回路３は、本実施例で採用した方式以外にも、例えばフライバック型，フォワード型，昇圧型，降圧型などの他の回路方式でも応用可能である。
【００２７】
サブ制御回路４は、Ｖｃｃ生成回路３の出力たる動作電源Ｖｃｃをフィードバック信号として取り込み、当該フィードバック信号に基づいて、例えば周知のＰＷＭ制御方式によりＶｃｃ生成回路３を構成するスイッチング素子41への駆動信号のパルス幅を変化させるなどして動作電源Ｖｃｃを所定の値に安定化させるものである。サブ制御回路４の回路構成について説明する。サブ制御回路４は、主に、誤差増幅器としてのオペアンプ50と、比較器としてのコンパレータ52とから構成される。オペアンプ50に関して、その−側入力は抵抗54と抵抗55の接続点に接続されることにより内部電源Ｖｃｃのフィードバック信号が入力され、その＋側入力は基準電圧源51の正極側に接続される。コンパレータ52に関して、その−側入力はメイン制御ＩＣ２のＣＴ端子と接続されることにより前記三角波が入力され、その＋側入力はオペアンプ50の出力及び基準電圧源51の正極側と接続されることにより前記フィードバック信号が入力され、その出力はスイッチング素子41のゲートへ接続される。
【００２８】
図２は、メイン制御ＩＣ２の内部動作とサブ制御回路４の内部動作を示す各部の信号波形図である。同図をも参照しながらサブ制御回路４の動作について説明する。オペアンプ50は、基準電圧源51の電圧値に対する動作電源Ｖｃｃの電圧値の差分を増幅してＰＷＭ制御電圧を出力するものであり、動作電源Ｖｃｃが下がると出力電圧が増加し、動作電源Ｖｃｃが上がると出力電圧が減少する。コンパレータ52は、前記三角波の振幅を基準電圧と比較して、Ｖｃｃ生成回路３を構成するスイッチング素子41のゲートへＰＷＭ信号を出力する。当該ＰＷＭ信号のパルス幅は、前記基準電圧すなわちオペアンプ50の出力たるＰＷＭ制御電圧に応じて変化し、当該ＰＷＭ制御電圧が増加すると前記パルス幅は広くなり、当該ＰＷＭ制御電圧が減少すると前記パルス幅は狭くなる。そして、動作電源Ｖｃｃは、スイッチング素子41のゲートへ供給されるＰＷＭ信号のパルス幅が広くなると増加し、ＰＷＭ信号のパルス幅が狭くなると減少することとなる。
【００２９】
このように、サブ制御回路４では、メイン制御ＩＣ２の三角波出力端子ＣＴを利用することにより、ＤＣ−ＤＣコンバータ回路１に関するＰＷＭ制御の搬送波と同一の三角波を用いてスイッチング素子41をＰＷＭ動作させる。図２においては、メイン制御ＩＣ２のＯＵＴ端子から出力されるパルス駆動信号と、サブ制御回路４のコンパレータ52のＯＵＴから出力されるパルス駆動信号とでは、周波数が同一となっている。すなわち、Ｖｃｃ生成回路３ひいては補助電源回路５がＤＣ−ＤＣコンバータ回路１と同一の周波数で動作し、補助電源回路５の動作周波数とＤＣ−ＤＣコンバータ回路１の動作周波数との位相差によるビートノイズを防止して安定した制御ができる。
【００３０】
とりわけ、本実施例においては、サブ制御回路４がオペアンプ50とコンパレータ52で構成されるため、ＰＷＭ制御ＩＣを用いなくてもよく、サブ制御回路４の大幅な簡単化が可能となる。また、本実施例のサブ制御回路４はオペアンプ50を用いてフィードバックをかけているが、以下の条件を満たす時は当該フィードバック回路が不要となる。すなわち、メイン制御ＩＣ２が入力に比例した傾きの三角波を出力するフィードフォワード機能を有するＩＣであり、Ｖｃｃ生成回路３が、例えば降圧型，フォワード型など、スイッチング素子41の駆動信号のディーティに対する動作電源ｖｃｃがリニアな方式により構成されたものである場合には、動作電源Ｖｃｃに対するフィードバック回路を設けなくとも、動作電源Ｖｃｃを一定値に安定化させることができる。
【００３１】
以上のように本実施例では、主電源回路としてのＤＣ−ＤＣコンバータ回路１を制御する主制御器としてのメイン制御ＩＣ２へ電源供給を行う補助電源回路５であって、メイン制御ＩＣ２の動作電源Ｖｃｃを生成する動作電源生成回路としてのＶｃｃ生成回路３と、メイン制御ＩＣ２の内部発振信号を利用してＶｃｃ生成回路３を制御する副制御器としてのサブ制御回路４とを備えている。
【００３２】
このようにすると、サブ制御回路４は、メイン制御ＩＣ２の内部発信信号を直接利用してＶｃｃ生成回路３を制御することになるため、補助電源回路５がＤＣ−ＤＣコンバータ回路１と同一の周波数で動作し、補助電源回路５の動作周波数とＤＣ−ＤＣコンバータ回路１の動作周波数との位相差によるビートノイズを防止して安定した制御ができる。従って、外部同期回路を設けなくとも、ＤＣ−ＤＣコンバータ回路１を制御するメイン制御ＩＣ２の発振周波数と同期した周波数で動作する補助電源回路５を提供することができる。
【００３３】
また本実施例の補助電源回路５では、メイン制御ＩＣ２は、三角波発振回路35により前記内部発振信号を生成し、ＤＣ−ＤＣコンバータ回路１をパルス幅変調制御するものであり、サブ制御回路４は、前記内部発振信号と基準電圧とを比較して、その比較結果を制御信号としてＶｃｃ生成回路３へ出力する比較器としてのコンパレータ52から構成される。
【００３４】
このようにすると、サブ制御回路４がコンパレータ52で構成されるため、ＰＷＭ制御ＩＣを用いなくてもよく、サブ制御回路４の大幅な簡単化が可能となる。従って、コストが安くなり、部品点数が少なくなり、実装面積が小さくなる。
【００３５】
さらに本実施例の補助電源回路５では、三角波発振回路35はＤＣ−ＤＣコンバータ回路１の入力Ｖｉｎに応じて前記内部発振信号の傾きを調整するフィードフォワード機能を有するものであり、Ｖｃｃ生成回路３は、ＤＣ−ＤＣコンバータ回路１の入力Ｖｉｎと共通の電力が入力され、前記内部発信信号のパルス幅に比例した電圧値を有する動作電源Ｖｃｃを出力する方式により構成されたものであることを特徴とする。
【００３６】
このようにすると、メイン制御ＩＣ２のフィードフォワード機能を利用して、Ｖｃｃ生成回路３の入力を考慮したフィードフォワード制御を行なうことができるため、サブ制御回路４に動作電源Ｖｃｃに対するフィードバック回路を設けなくとも、動作電源Ｖｃｃを一定値に安定化させることができる。従って、サブ制御回路４の回路構成を追加することなく、出力の安定制御が可能となる。
【００３７】
なお、本発明は、上記実施例に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。適用対象としては上述の補助電源回路に限られず、多出力電源への応用も可能である。
【図面の簡単な説明】
【００３８】
【図１】本発明の一実施例における補助電源回路の回路図である。
【図２】同上、各部の信号波形図である。
【図３】従来例における補助電源回路のブロック図である。
【符号の説明】
【００３９】
１  ＤＣ−ＤＣコンバータ回路（主電源回路）
２  メイン制御ＩＣ（主制御器）
３  Ｖｃｃ生成回路（動作電源生成回路）
４  サブ制御回路（副制御器）
５  補助電源回路
35  三角波発振回路
52  コンパレータ（比較器）
【図１】
2008206291.tif 000003
【図２】
2008206291.tif 000004
【図３】
2008206291.tif 000005