(57)【要約】【課題】優れた機械的強度を有し、かつ良好な導電性を併せ持つ導電性基盤、及びその製造方法並び似電子デバイスを提供する。【解決手段】本発明に係る導電性基盤１は、被処理体１１と、この被処理体１１の一面（被成膜面）１１ａに形成された多層構造体１２とを備えている。多層構造体１２は、被処理体１１の一面（被成膜面）１１ａに、正の電荷をもつ第一の帯電膜１３、負の電荷をもつ第二の帯電膜１４の順に交互に重ねて配した多層構造を成す。このような多層構造体１２は、第一の帯電膜１３の正の電荷と、第二の帯電膜１４の負の電荷との間で生じるクーロン力によって、第一の帯電膜１３と第二の帯電膜１４とが互いに強く結び付けられているとともに、被処理体とも強固に密着した形態をなす。【選択図】図１
2008112698.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも被成膜面が絶縁性を有する被処理体、
前記被処理体の被成膜面上に、正の電荷をもつ第一の帯電膜と、負の電荷をもつ第二の帯電膜とを交互に配してなる多層構造体、
を備えたことを特徴とする導電性基盤。
【請求項２】
前記第一の帯電膜は、ポリアリルアミン塩酸塩、またはポリエチレンイミンを含むことを特徴とする請求項１に記載の導電性基盤。
【請求項３】
前記多層構造体の膜厚は、５０ｎｍ〜１０００ｎｍの範囲であることを特徴とする請求項１に記載の導電性基盤。
【請求項４】
前記被処理体は、コロナで帯電処理した基材であることを特徴とする請求項１に記載の導電性基盤。
【請求項５】
前記多層構造体は、前記第一の帯電膜と前記第二の帯電膜の段階成膜法により形成されることを特徴とする請求項１に記載の導電性基盤。
【請求項６】
少なくとも被成膜面が絶縁性を有する被処理体、前記被処理体の被成膜面上に、正の電荷をもつ第一の帯電膜と、負の電荷をもつ第二の帯電膜とを交互に配してなる多層構造体を備えたことを特徴とする導電性基盤の製造方法であって、
前記被処理体にコロナ放電処理を行うＡ工程と、前記第一の帯電膜を形成するＢ工程と、前記第二の帯電膜を形成するＣ工程とを備え、
前記Ａ工程を経た前記被処理体の被成膜面に対して、前記Ｂ工程、前記Ｃ工程の順に繰り返し行い、前記被処理体の被成膜面に前記多層構造体を形成することを特徴とする導電性基盤の製造方法。
【請求項７】
前記Ｂ工程と前記Ｃ工程との間に、リンスを行なうＤ工程を更に備えたことを特徴とする請求項６に記載の導電性基盤の製造方法。
【請求項８】
前記多層構造体の作成法として、段階成膜法を用いることを特徴とする請求項６に記載の導電性基盤の製造方法。
【請求項９】
前記被処理体として、コロナで帯電処理したポリエチレンテレフタレートフィルムを用いることを特徴とする請求項６に記載の導電性基盤の製造方法。
【請求項１０】
少なくとも被成膜面が絶縁性を有する被処理体、
前記被処理体の被成膜面上に、正の電荷をもつ第一の帯電膜と、負の電荷をもつ第二の帯電膜とを交互に配してなる多層構造体、
を備えた導電性基盤を用いたことを特徴とする電子デバイス。
【請求項１１】
前記被処理体は、コロナで帯電処理した基材であることを特徴とする請求項１０に記載の電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フレキシブル電極、エレクトロルミネッセンス発光素子、透明タッチパネル等に応用できる導電性基盤およびその製造方法並びに電子デバイスに関する。
【背景技術】
【０００２】
従来、導電性基材を用いた電子デバイスが広く用いられている。この導電性基盤を構成する導電膜に用いられる導電性材料としては、導電性高分子がある。導電性高分子を用いた導電膜は、通常、導電性高分子を水などの溶剤に溶かし、ロールコートやディップコート、スピンコート、スプレーなど各種コーティング法にて被処理体に塗工して乾燥させることにより形成される。
【０００３】
ところが、前述した各種コーティング法では、分散溶液の粘度、揮発性など物理的な表面付着付着によるため、導電性高分子を成膜した際に塗膜強度が弱く、爪などで簡単に削り取られやすく、膜が被処理体上から剥離、あるいは脱落する虞があった。そのため、強度を要する部分に使用する際には、強度を要する面にスパッタ法などにより形成されたＩＴＯ膜を用いるのが主流であった（例えば、特許文献１参照）。しかし、このようなＩＴＯ膜は、生産性の面やコストの面から問題があった。
【０００４】
また、一般的に導電膜自体の塗膜強度を上げるため、導電性高分子を分散させた溶液に架橋性高分子を添加し、熱または光によって塗膜を架橋させる方法が知られているが、架橋性高分子の添加量を多くすると導電性が低下する問題があった。
【特許文献１】特開平２−１９４９４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、上記事情に鑑みてなされたものであり、高分子電解質と導電性高分子の官能基由来のクーロン力、及び化学結合を形成させることで、多層構造体を構成する各層の膜内部や膜表面（界面）の機械的強度の向上を図った。従って、多層構造体と被処理体（基材）との密着性が高く、耐摩耗性および耐剥離性に優れ、良好な導電性を併せ持つ多層構造体を有する被処理体からなる導電性基盤を提供することを第一の目的とする。
また、多層構造体と被処理体（基材）との密着性が高く、耐摩耗性および耐剥離性に優れ、良好な導電性を併せ持つ多層構造体を有する被処理体からなる導電性基盤の製造方法を提供することを第二の目的とする。
更に、本発明は、従来の溶液分散型の単層塗布に比べて、低粘度かつ高密着性であり、段階的に膜厚制御された多層構造体を形成する。ゆえに、耐摩耗性および耐剥離性に優れた電子デバイスを提供することを第三の目的とする。
【課題を解決するための手段】
【０００６】
本発明の請求項１に記載の導電性基盤は、少なくとも被成膜面が絶縁性を有する被処理体、前記被処理体の被成膜面上に、正の電荷をもつ第一の帯電膜と、負の電荷をもつ第二の帯電膜とを交互に配してなる多層構造体、を備えたことを特徴とする。
本発明の請求項２に記載の導電性基盤は、請求項１において、前記第一の帯電膜は、ポリアリルアミン塩酸塩、またはポリエチレンイミンを含むことを特徴とする。
本発明の請求項３に記載の導電性基盤は、請求項１において、前記多層構造体の膜厚は、５０ｎｍ〜１０００ｎｍの範囲であることを特徴とする。
本発明の請求項４に記載の導電性基盤は、請求項１ないし３のいずれか１項において、前記被処理体は、コロナで帯電処理した基材であることを特徴とする。
本発明の請求項５に記載の導電性基盤は、請求項１において、前記多層構造体は、前記第一の帯電膜と前記第二の帯電膜の段階成膜法により形成されることを特徴とする。
本発明の請求項６に記載の導電性基盤の製造方法は、少なくとも被成膜面が絶縁性を有する被処理体、前記被処理体の被成膜面上に、正の電荷をもつ第一の帯電膜と、負の電荷をもつ第二の帯電膜とを交互に配してなる多層構造体を備えたことを特徴とする導電性基盤の製造方法であって、
前記被処理体にコロナ放電処理を行うＡ工程と、前記第一の帯電膜を形成するＢ工程と、前記第二の帯電膜を形成するＣ工程とを備え、前記Ａ工程を経た前記被処理体の被成膜面に対して、前記Ｂ工程、前記Ｃ工程の順に繰り返し行い、前記被処理体の被成膜面に前記多層構造体を形成することを特徴とする。
本発明の請求項７に記載の導電性基盤の製造方法は、請求項６において、前記Ｂ工程と前記Ｃ工程との間に、リンスを行なうＤ工程を更に備えたことを特徴とする。
本発明の請求項８に記載の導電性基盤の製造方法は、請求項６において、前記多層構造体は、前記第一の帯電膜と前記第二の帯電膜の段階成膜法により形成されることを特徴とする。
本発明の請求項９に記載の導電性基盤の製造方法は、請求項６ないし８のいずれか１項において、前記被処理体として、コロナで帯電処理したポリエチレンテレフタレートフィルムを用いることを特徴とする。
本発明の請求項１０に記載の電子デバイスは、少なくとも被成膜面が絶縁性を有する被処理体、前記被処理体の被成膜面上に、正の電荷をもつ第一の帯電膜と、負の電荷をもつ第二の帯電膜とを交互に配してなる多層構造体、を備えた導電性基盤を用いたことを特徴とする。
本発明の請求項１０に記載の電子デバイスは、請求項１０において、前記被処理体は、コロナで帯電処理した基材であることを特徴とする。
【発明の効果】
【０００７】
本発明によれば、帯電処理された被処理体と第一の帯電膜とがクーロン力によって強く結び付けられ、また、正の電荷をもった第一の帯電膜と、負の電荷をもった第二の帯電膜とがクーロン力によって強く結び付けられるため、第一、第二の帯電膜からなる多層構造体と被処理体との密着性が高い。従って、被処理体の上に多層構造体を重ねて配する構造としたことにより導電性を良好に保ちつつ、基板に対する密着性を高めて表面の耐摩耗性および耐剥離性に優れた導電性基盤を得ることができる。
また、本発明によれば、コロナ放電処理により被処理体に負の電荷を帯電させた後、正の電荷を持つ第一の帯電膜と負の電荷をもつ第二の帯電膜とを交互に形成する工程を備えているので、被処理体および第一の帯電膜と第二の帯電膜とが互いにクーロン力によって強固に結び付けられた導電性基盤の製造方法を提供できる。
さらに、本発明によれば、被処理体および第一の帯電膜と第二の帯電膜とが互いにクーロン力によって強固に結び付けられた導電性基盤を備えることによって、化学的な内部結合のない単層のみの塗布に比べて機械的強度が高い。例えばタッチパネルなどのように、導電性基盤の表面が圧力や擦動作用なとの物理的衝撃を受けた際に、耐摩耗性および耐剥離性に優れた電子デバイスを提供できる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明に係る配線基板の一実施形態を図面に基づいて説明する。図１は、本発明に係る導電性基盤の一例を示す断面図である。ここに示す導電性基盤１は、被処理体１１と、この被処理体１１の一面（被成膜面）１１ａに形成された多層構造体１２とを少なくとも備えている。
【０００９】
被処理体１１は、その上に導電性の多層構造体１２を形成して、その導電性を確保する目的から、被処理体１１の一面（被成膜面）１１ａは少なくとも絶縁性を備えていれば良く、特に限定されるものではないが、透明性を考慮する必要があるならば、例えば、透明なフィルムまたはガラスが好ましい。これに加えて、軽量性、耐久性および透明性を考慮するならば、例えば、ポリエチレンテレフタレート（ＰＥＴ）などのポリエステルやポリカーボネート、ポリメタクリル酸メチル（ＰＭＭＡ）、ポリエーテルスルフォンで作られた透明性を有する高分子材料からなるフィルム等が挙げられる。特に、タッチパネルなどに適用した際に、指やペン等にて印圧される側に位置する被処理体１１は、印圧に応じて柔軟に上下電極の接触を促す必要があることから、可撓性を備えた部材が好ましい。
【００１０】
被処理体１１の厚さは、タッチパネル１０として使用することを考慮すると、１００ｎｍ〜２５０ｎｍ、好ましくは１２０ｎｍ〜１９０ｎｍの範囲とすればよい。被処理体１１の厚さが１００ｎｍ未満であると、機械的強度が不足し、実用に供するのに十分な耐久性を得ることができず、一方、厚さが２５０ｎｍより大きいと、タッチパネル１０としての柔軟性が損なわれる虞がある。
【００１１】
多層構造体１２は、被処理体１１の一面（被成膜面）１１ａに、正の電荷をもつ第一の帯電膜１３、負の電荷をもつ第二の帯電膜１４の順に交互に重ねて配した多層構造を成す。このような多層構造体１２は、第一の帯電膜１３の正の電荷と、第二の帯電膜１４の負の電荷との間で生じるクーロン力によって、第一の帯電膜１３と第二の帯電膜１４とが互いに強く結び付けられている。また、被処理体１１にコロナ放電処理を行うことで、被処理体１１の一面（被成膜面）１１ａと、第一の帯電膜１３とがクーロン力によって強く結び付けられる。
【００１２】
こうして、第一の帯電膜１３と第二の帯電膜１４との間、および第一の帯電膜１３と第二の帯電膜１４とから構成される多層構造体１２と被処理体１１との間は、それぞれクーロン力によって強く結び付けられ、導電性基盤１は全体として機械的強度に優れた強い一体性が保たれる。
【００１３】
第一の帯電膜１３としては、具体的には、例えば、ポリアリルアミン塩酸塩（ＰＡＨ）が好ましく挙げられる。またＰＡＨ以外にも、例えば、ポリエチレンイミン（ＰＥＩ）、ポリアニリン（ＰＡＮｉ）、ポリピロール、ポリパラフェニレン（＋）、ポリパラフェニレンビニレンなどが挙げられる。
【００１４】
第二の帯電膜１４としては、具体的には、例えば、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）、ポリスチレンスルホン酸（ＰＳＳ）が好ましく挙げられる。またＰＥＤＯＴ／ＰＳＳ以外にも、例えば、ポリアクリル酸（ＰＡＡ）、ポリメタクリル酸、ポリパラフェニレン（−）などが挙げられる。
【００１５】
このような構成の本発明の導電性基盤１によれば、正の電荷をもった第一の帯電膜１３と、負の電荷をもった第二の帯電膜１４とがクーロン力によって強く結び付けられ、また、被処理体１１と第一の帯電膜１３とがクーロン力によって強く結び付けられるので、導電性基盤１は、導電性を確保しつつ、機械的強度に優れた構成とすることができる。例えば、タッチパネルなどの電子デバイスにおける透明導電膜として使用することで、耐剥離性に優れた高寿命な透明導電膜とすることができる。
【００１６】
一層あたりの第一の帯電膜１３の膜厚は、例えば、１ｎｍ〜１００ｎｍ、好ましくは１０ｎｍ〜５０ｎｍの範囲とすればよい。また、一層あたりの第二の帯電膜１４の膜厚は、例えば、１０ｎｍ〜５００ｎｍ、好ましくは１０ｎｍ〜２００ｎｍの範囲とすればよい。
【００１７】
第一の帯電膜１３と第二の帯電膜１４の交互積層数は、例えば、５〜６０層、好ましくは１０〜３０層の範囲とすればよく、全体として、多層構造体１２の厚みは、例えば、５０ｎｍ〜２０００ｎｍ、好ましくは１００ｎｍ〜１０００ｎｍの範囲とするのが好ましい。これらの範囲は、第一の帯電膜１３や第二の帯電膜１４に用いる材料の種類や、それぞれの表面のラフネスにより、適宜、選択されるものである。
【００１８】
また、第一の帯電膜１３は、第二の帯電膜１４よりも膜厚を薄く形成するのが好ましい。正の電荷をもつ第一の帯電膜１３を負の電荷をもつ第二の帯電膜１４よりも薄くすることによって、第一の帯電膜１３を挟んで重ねられた第二の帯電膜１４どうしが電気的に接続されるようになり、多層構造体１２全体として電気的な抵抗を下げることができる。これによって、例えば、タッチパネルとして用いた場合に、低消費電力で高感度に接触地点の位置情報を得ることができるようになる。その際、第一の帯電膜１３と第二の帯電膜１４との膜厚の比率は、例えば、１：１〜１：１０の範囲が好ましい。この範囲は、第一の帯電膜１３や第二の帯電膜１４に用いる材料の種類や、それぞれの表面のラフネスにより、適宜、選択されるものである。
【００１９】
本発明の導電性基盤１の適用例として、タッチパネルについて説明する。
図２と図３は、本発明に係る導電性基盤１を用いた電子デバイスであるタッチパネルの一例を示す図である。特に、図２はタッチパネルの主な構成部品を厚み方向に分解して示した斜視図であり、図３は、タッチパネルの動作原理を説明する概略図である。
【００２０】
図２に示すように、タッチパネル２０は、上述した構成の導電性基盤１を、上部電極用の第一の導電性基盤（以下、「上部電極」という場合がある。）１Ａおよび下部電極用の第二の導電性基盤（以下、「下部電極」という場合がある。）１Ｂとして用い、両電極（上部電極１Ａ、下部電極１Ｂ）同士が対向するように、スペーサ３を介して設けてなる構成を有する。
【００２１】
その際、ペンなどの筆記治具により外部から印圧され、厚み方向に変形することが求められる上部電極１Ａとしては、例えば可撓性基材の被処理体が好ましく、一方、上記変形を要しない下部電極１Ｂとしては、剛性基材のガラスや樹脂からなる被処理体が望ましい。この構成によれば、上部電極１Ａに外側から局所的に押圧を加えることにより、上部電極１Ａが内側に撓み、押圧を加えた箇所において上部電極１Ａと下部電極１Ｂとを電気的に接触させることが可能となる。なお、上部電極１Ａの外側には、必要に応じて硬質の保護膜Ｈが配置される。
【００２２】
また、第一の導電性基盤１Ａと第二の導電性基盤１Ｂの対向する面の上には、それぞれ引き回し線２Ａ，２Ｂが設けられるとともに、何れか一方の対向面（図では第二の導電性基盤１Ｂ）の上にドットスペーサ５が設けられている。ドットスペーサ５を設置しておけば、例えば第一の導電性基盤１Ａが自重により内側に撓み、第二の導電性基盤１Ｂと接触してしまうような誤動作を回避できる。換言すると、所定の押圧が局所的に加わった際に初めて、上部電極１Ａと下部電極１Ｂとの間で電気的な接触が生じ、その結果、この接触地点の位置情報が高精度に把握できるようになるので、ドットスペーサ５を適宜設置することは好適である。
【００２３】
引き回し線２Ａ，２Ｂは、上部電極１Ａ及び下部電極１Ｂにおける対向する一対の両端側に平行してそれぞれ設けられ、上部電極１Ａと下部電極１Ｂとでは、引き回し線２Ａ，２Ｂが直交する位置関係に配置されている。この引き回し線２Ａ，２Ｂの材料としては、具体的には、たとえば、導電性に優れた銀を用いることができる。
【００２４】
また、引き回し線は銀に限らず、金や銅、もしくはニッケルなどの金属、あるいはカーボンなどの導電性を有するものとすることもできる。この引き回し線の形成方法としては、たとえば、スクリーン印刷、オフセット印刷、グラビア印刷などの印刷法、またはフォトレジスト法や刷毛塗法などがある。
【００２５】
スペーサ３は、上部電極１Ａと下部電極１Ｂととが無闇に接触しないように保持するものである。このスペーサ３の材料としては、例えば、アクリル系粘着剤を用いることができる。
【００２６】
ドットスペーサ５は、たとえば、数十μｍ程度の高さを持った半球状、円錐状、または円柱状をした突起体であり、下部電極を構成する第二の導電性基盤１Ｂにおける第二の透明導電膜１３上に一定の間隔をあけて形成されている。ドットスペーサ５の材料としては、たとえば、アクリル系樹脂などの透明性を有する絶縁材料が挙げられる。
【００２７】
このドットスペーサ５により、上部電極を構成する第一の導電性基盤１Ａと、下部電極を構成する第二の導電性基盤１Ｂとが無闇に接触しないように保持される構造となり、長期にわたる安定したスイッチ動作の維持および情報入力時における高精度な位置検出が可能となっている。
【００２８】
タッチパネル２０は、透明抵抗（導電）膜が設けられた一対の導電性基盤よりなる上部電極１Ａと下部電極１Ｂを、透明導電膜側同士が向い合う方向に貼り合わせ、上部電極１Ａ側の基板の上から指やペンを用いて押圧することで、上部電極１Ａが大きく撓んで透明導電膜同士が接触し、導通状態となった点の電圧から位置を検出することでタッチパネル入力が行われる。すなわち、この上下に向い合った上部電極１Ａと下部電極１Ｂは、一方でＸ座標回路を構成し、もう一方でＹ座標回路を構成している。
【００２９】
したがって、Ｘ座標の検出は、上部電極１Ａに電圧を印加すると導電性高分子の抵抗によって引き回し線間２Ａ、２Ａ方向に電圧勾配ができ、押圧接触点での分圧比Ｒｘ１，Ｒｘ２を測定することによりＸ座標がわかる。また、Ｙ座標の検出は、下部電極１Ｂに電圧を印加すると導電性高分子の抵抗によって引き回し線間２Ｂ、２Ｂ方向に電圧勾配ができ、押圧接触点での分圧比Ｒｙ１，Ｒｙ２を測定することによりＸ座標がわかる。
【００３０】
以下、本発明の導電性基盤の具体的な構成例などを述べる。
水を溶媒とした場合、導電性高分子の分類（基本的に水溶性の官能基を持つ高分子）として、カチオン性高分子（第一の帯電膜：ＰＡＮＩ−ＤＭＡＣ:ノニオン高分子を錯化し、カチオンとしたもの)、アニオン性高分子（第二の帯電膜：ＰＥＤＯＴ−ＰＳＳ、ＰＡＮＩ−ＤＭＡＣ−ＰＳＳ）などが挙げられる。上記の例のように、一般的にはカチオン性の官能基を有するもの(アミン、イミン、アミド)、アニオン性の官能基を有するもの（カルボキシル、スルホル）と分類される。
【００３１】
また、ＰＥＧ、ＰＥＯ、ＰＶＡなども、低濃度（粘度の影響が受けない程度）において、吸着されている例も紹介されている。しかしながら、官能基由来の方が、製膜性、吸着性に優れる。上記以外に、それらを含む共重合体（ＡＭＤＣ（アクリルアミド）−ｃｏ−ＰＡＡ、ＡＭＤＣ−ＰＳＳ）、ＥＤＴＡ（エチレンジアミンテトラアミン）、ＮＴＡなど高分子電解質をキレート配位した高分子電解質なども紹介されている（ＰＡＨ−ＥＤＴＡ／ＰＡＨ）＋Ｃｕ（ＰＡＡ−ＮＴＡ／ＰＡＡ）など。疎水性導電性高分子としては、ＰＸＴ、Ｐｒｙなど水に溶けない高分子、化学吸着よりも重合に近い。（段階的な膜成長よりも、表面で緩やかに重合する）
【００３２】
親水性の高分子の場合、対をなす高分子電荷質の官能基が、静電相互的な化学結合を形成するため、基板との密着性が高い。疎水性の場合は、メタノール等の溶媒に分散し、高分子間の水素結合により成膜される。ＰＡＮｉをアニオンとした場合も、対をなす高分子電荷質の官能基が、静電相互的な化学結合を形成するため、段階的な化学結合が観測される（紫外可視分光光度計）。
【００３３】
以下、非特許文献（１）〜（７）を参照して、多層構造体の詳細な構成と製造方法について述べる。
非特許文献（１）S.S.Shiratori, M.F.Rubner, Macromolecules.33(2000)4213.
非特許文献（２）J.D.Mendelsohn, C.J.Barrett, V.V.Chan,A.J.Pal, A.M.Mayes, M.F.Rubner Langmuir 16(2000)5017.
非特許文献（３）R.A.MacAlaney, M.Sinyor, V.Duclnik, M.C.Goh, Langmuir,17(2001)6655.
非特許文献（４）S.Fujita, S.Shiratori, Thin solid films.499(2004)59.
非特許文献（５）K.Fujimoto, S.Fujita, S.Shiratori, J.Appl.Phys.44(2005)
非特許文献（６）Decher.G, Hong.J.D. and J.Schmit: Thin Solid Films, 210/211, p.831(1992)
非特許文献（７）A.C.Fon, O.Onitsuka, M.Ferreira, B.R. Hsieh and M.F.Rubner: J.Appl. Phys. 79(10) 15 May(1996)
非特許文献（１）において、第一の帯電膜（カチオン高分子膜）と第二の帯電膜（アニオン高分子膜）を膜厚制御する方法が開示されており、高分子電解質のｐＨの変化により膜厚が増減することが記載されている。特に、弱電解質（ＰＡＨ、ＰＥＩ、ＰＡＡ）は、特定の溶液条件（分子量、濃度、ｐＨ）において溶液中で球状に近い形態（コイル状、ループ状）をとるため、分子量が多い程、凝集した状態で吸着し、膜成長が促進されることが説明されている。これと同様な内容が非特許文献（２）にも開示されている。
【００３４】
また、非特許文献（１）には、弱電質高分子（ＰＡＨ、ＰＥＩ、ＰＡＡなど）の場合、ｐＨにより膜厚制御が可能であることが開示されている。さらに、非特許文献（３）には、強電質高分子（ＰＤＤＡ、ＰＳＳなど）の場合、中性領域で塩の添加することで、膜厚が制御できることが開示されている。また、本発明者らは、浸漬時間、リンス工程により、膜厚、膜構造制御を可能であることを非特許文献（４），非特許文献（５）に開示している。
【００３５】
また、非特許文献（１）には、膜形態の制御として、多孔質化、表面吸着性の選択が挙げられる。電解質高分子の分子量は、高分子電解質の分子量に比例して、多孔質な膜が得られること（例：ＰＥＩ／ＰＳＳ（ＰＥＩ:１０ｋ、７０Ｋ））、弱電質高分子（ＰＡＨ、ＰＥＩ、ＰＡＡなど）の場合、特定のｐＨ条件で多孔質膜を形成することが可能であることが開示されている。非特許文献（２）にも、ＰＡＨ等の弱電質高分子の場合、特定のｐＨ条件で多孔質膜を形成できることが記載されている。また、非特許文献（３）には、強電質高分子（ＰＤＤＡ、ＰＳＳなど）の場合、塩の添加することで、形態が制御できること、更に、酸、アルカリ処理により、化学結合が解離するため、膜構造を変化させることができることが記載されている。
【００３６】
ＰＡＨ、ＰＥＩなど弱電質のカチオンの場合、ｐＨにより水溶液中で解離状態が変化するため、珠状に近い状態で積層でき、比較的少ない積層数で吸着量の高い膜を得ることができる。例として、ＰＥＤＯＴ、もしくはＰＡＮｉをアニオン性の高分子色素として用いた場合、積層数の増加とともに吸着量の変化を色調（濃淡）の変化として、目視でも確認できる。また、多層構造体を数μｍ以上程度まで積層すると、高分子の過剰吸着によって膜質（透過率、ヘイズ率）が減少する。そこで、導電性高分子を比較的透明を維持できる状態まで積層することが好ましい。
【００３７】
次に、多層構造体を備えた本発明の導電性基盤の製造方法について述べる。多層構造体とは、もともと複合有機薄膜を作成する方法として、非特許文献（６）に開示された方法により作成される膜であり、その作成プロセスにおいて、交互吸着（Layer-by-Layer Electrostatic Self-Assembly）の手法が利用される。
【００３８】
Ｇ．デッカーらによって発表された基本的な方法によれば、まず、正の電解質ポリマー（カチオン）の水溶液と、負の電解質ポリマー（アニオン）の水溶液とが別々の容器に用意される。そして、これらの容器に、初期表面電荷を与えた基板（被成膜材料）を交互に浸すことにより、基板上に多層構造を有する複合有機超薄膜（多層構造体）が得られる。たとえば、被成膜材料としてガラス基板を用いた場合、このガラス基板の表面を親水処理して表面にＯＨ−基を導入して、初期表面電荷として負の電荷を与える。そして、この表面が負に帯電した基板を、正の電解質ポリマー水溶液に浸せば、クーロン力により、少なくとも表面電荷が中和されるまで正の電解質ポリマーが表面に吸着し、１層の超薄膜が形成される。こうして形成された超薄膜の表面部分は、正に帯電していることになる。
【００３９】
次に、今度はこの基板を負の電解質ポリマー水溶液に浸せば、クーロン力により負の電解質ポリマーが吸着し、１層の超薄膜が形成されることになる。このようにして、基板を２つの容器に交互に浸すことにより、正の電解質ポリマーからなる超薄膜層と負の電解質ポリマーからなる超薄膜層とを交互に成膜することができ、多層構造をもった複合有機薄膜を形成することができる。
【００４０】
最近では、非特許文献（７）において、Ｍ．Ｆ．ルブナーらによって交互吸着膜の製造を自動化する技術が発表されており、交互吸着膜の自動製造装置の構成が提案されている。この装置を用いれば、被成膜材料となる基板がロボットアームにより２つの水槽に交互に浸されるので、基板上に交互吸着膜が自動的に成膜される。また、例えば、膜厚を正確に制御する成膜方法や、交互吸着膜の量産に適した装置としては、特願２００１−０６２２８６号公報に開示された技術が好適である。
【００４１】
ここでは、まず、この交互吸着膜（多層構造体）の基本的な製造原理を述べておく。図４は、一般的な交互吸着膜の製造原理を示す概念図である。図４において、第１の槽１００には、正の電解質ポリマー（カチオン）の水溶液が入れられており、第２の槽２００には、負の電解質ポリマー（アニオン）の水溶液が入れられている。ここで、被成膜材料として、たとえばＰＥＴなどの被処理体１１を用意する。そして、まず、コロナ放電処理により、被処理体１１の表面を親水処理してから、その表面にアニオン性の官能基（水酸基、カルボキシル基、カルボニル基）を導入し、初期表面電荷として負の電荷を与える（Ａ工程）。
【００４２】
続いて、この負に帯電した被処理体１１を第１の槽１００内に入れると、被処理体１１の表面に正の電解質ポリマーが接触し、クーロン力により吸着され、正の電荷をもつ第一の帯電膜が形成される（Ｂ工程）。
【００４３】
続いて、この被処理体１１を第２の槽２００内に入れると、今度は、被処理体１１の表面に負の電解質ポリマーが接触し、クーロン力により吸着され、第一の帯電膜の上に負の電荷をもつ第二の帯電膜が形成される（Ｃ工程）。このように、被処理体１１を第１の槽１００と第２の槽２００とに交互に浸漬させてゆけば、被処理体１１の表面には、正の電荷をもつ第一の帯電膜と、負の電荷をもつ第二の帯電膜とが交互に成膜されてゆくことになり、最終的に多層構造をもった交互吸着膜（多層構造体）が形成される。
【００４４】
この吸着処理に用いる電解質ポリマーの濃度やｐＨ値、吸着時間などの条件によって、ポリマー分子内のセグメント間のクーロン力による反発が大きくなったり小さくなったり変化するため、分子の充填密度は、これらの条件に左右されることになる。したがって、これらの条件の設定次第によって、非常に薄い膜を形成することも、比較的厚い膜を形成することも可能になる。各層の厚みは、浸漬処理の時間によって制御することが可能である。すなわち、ある程度の厚みに達すると、電気的中和によりクーロン力が作用しなくなるため吸着は飽和点を迎えることになるが、この飽和点に至るまでは、浸漬時間が長ければ長いほど膜厚は厚くなる。
【００４５】
なお、図５に示すように、被処理体１１に第一の帯電膜を形成する工程（Ｂ工程）と、被処理体１１に第二の帯電膜を形成する工程（Ｃ工程）との間に、更に、純水が入れられた第３の槽３００に浸して、リンスを行う工程（Ｄ工程）を経るようにしても良い。リンス工程（Ｄ工程）を行うことによって、第１の槽１００や第２の槽２００を清浄に保つことができるとともに、形成される第一の帯電膜や第二の帯電膜の表面に汚れなどが取り込まれることを防止できる。また、第１の槽１００を経た被処理体１１と、第２の槽２００を経た被処理体１１とで、リンス工程（Ｄ工程）を行う第３の槽３００をそれぞれ個別に用意すれば、第３の槽３００に正の電荷と負の電荷が混在して化学反応を引き起こすことを防止できるので、より好ましい。
【００４６】
（実験例）
本出願人は、本発明の効果を検証した。検証にあたって、本発明に対応する導電性基盤と、従来の導電性基盤とを用意した。そして、これら各実験例の導電性基盤において、導電性、帯電膜の強度、帯電膜の耐剥離性について検証した。
【００４７】
（交互吸着法）
交互吸着法（段階成膜法）によるサンプルの形成は、被処理体にコロナ放電処理を施し、この後、それぞれの実験例に対応する帯電膜を形成した。本発明例による交互吸着膜（多層積層体）の形成は、被処理体にコロナ放電処理を施した後、
１．被処理体を第一の導電膜を形成する槽に浸漬  １０分
２．リンス  ３分〜リンス  １分〜リンス  １分
３．被処理体を第二の導電膜を形成する槽に浸漬  １０分
４．リンス  ３分〜リンス  １分〜リンス  １分
上記１〜４を１サイクルとして、各サンプルに対応した積層数だけ繰り返すことによって、交互吸着膜（多層積層体）を形成した。リンスには純水を用いた。
（塗布法）
塗布法によるサンプルの形成は、被処理体にコロナ放電処理を施した後、バーコーターによって帯電膜を塗布形成した。
【００４８】
導電性の評価は、従来の実験例の導電性を１００とした時に、７５〜１２５を○、５０〜７５を△、５０以下を×とした。膜の強度の評価は、含水させたベンコットワイパーを用いて、それぞれのサンプルを１０回ラビングした後に抵抗値の変化を測定し、サンプルのラビング前を１００とした時に、抵抗値の変化が１００％以下を○、５０％以下を△、∞を×とした。耐剥離性は、セロハンテープを帯電膜の表面に貼着した後に剥離させて抵抗値の変化を測定し、セロハンテープの剥離前を１００とした時に、抵抗値の変化が１００％以下を○、５０％以下を△、∞を×とした。
【００４９】
（検証１）
以上、記載した条件に基づいて、まず検証１として、表１に示すように、４つのサンプル（実験例Ｂ−１，Ｂ−７，Ａ−１，Ａ−４）を用意した。
（実験例Ｂ−１）ＰＥＴ基板上に、第一の帯電膜（カチオン膜：ＰＡＨ）と第二の帯電膜（アニオン膜：ＰＥＤＯＴ／ＰＳＳ）を交互吸着法によって交互に３０層ずつ形成。
（実験例Ｂ−７）ＰＥＴ基板上に、第一の帯電膜（カチオン膜：ＰＡＨ）と第二の帯電膜（アニオン膜：ＰＡＮｉ）を交互吸着法によって交互に３０層ずつ形成。
（実験例Ａ−１）ＰＥＴ基板上に、ＰＥＤＯＴ／ＰＳＳをバーコーターにより単層コーティング（実験例Ｂ−１に相当する膜厚）。
（実験例Ａ−４）ＰＥＴ基板上に、ＰＡＮｉをバーコーターにより単層コーティングした（実験例Ｂ−７に相当する膜厚）。
【００５０】
【表１】
2008112698.tif 000003
【００５１】
表１より以下の検証結果が得られた。
（１−１）導電性：実験例Ｂ−１，Ｂ−７は、塗布によって形成した単一の導電膜の実験例Ａ−１，Ａ−４と比較して、導電性は同等に保たれている。
（１−２）膜の強度：実験例Ａ−１，Ａ−４は、１０回ラビング後の抵抗値の変化が無限大であった。実験例Ｂ−１，Ｂ−７では、抵抗値の変化が１００％以下にとどまり、優れた膜の強度を実現している。
（１−３）耐剥離性：実験例Ａ−１，Ａ−４がセロハンテープを帯電膜の表面に貼着した後に剥離させた抵抗値の変化が無限大であった。実験例Ｂ−１，Ｂ−７では、抵抗値の変化が１００％以下にとどまり、優れた耐剥離性を実現している。
【００５２】
（検証２）
次に、検証２として、表２に示すように、５つのサンプル（実験例Ｂ−１，Ｂ−２，Ｂ−３，Ａ−２，Ａ−３）を用意した。
（実験例Ｂ−１）ＰＥＴ基板上に、第一の帯電膜（カチオン膜：ＰＡＨ）と第二の帯電膜（アニオン膜：ＰＥＤＯＴ／ＰＳＳ）を交互吸着法によって交互に１０層ずつ形成。
（実験例Ｂ−２）ＰＥＴ基板上に、第一の帯電膜（カチオン膜：ＰＡＨ）と第二の帯電膜（アニオン膜：ＰＥＤＯＴ／ＰＳＳ）を交互吸着法によって交互に２０層ずつ形成。
（実験例Ｂ−３）ＰＥＴ基板上に、第一の帯電膜（カチオン膜：ＰＡＨ）と第二の帯電膜（アニオン膜：ＰＥＤＯＴ／ＰＳＳ）を交互吸着法によって交互に３０層ずつ形成。
（実験例Ａ−２）ＰＥＴ基板上に、第二の帯電膜（アニオン膜：ＰＥＤＯＴ／ＰＳＳ）を塗布法によって１層形成。
（実験例Ａ−３）ＰＥＴ基板上に、第二の帯電膜（アニオン膜：ＰＡＮｉ）を塗布法によって１層形成。
【００５３】
【表２】
2008112698.tif 000004
【００５４】
表２より以下の検証結果が得られた。
（２−１）導電性：実験例Ｂ−１，Ｂ−２，Ｂ−３によれば、多層構造体の積層数を３０層にすることによって、実験例Ａ−１，Ａ−４と同等の導電性が保たれる。
（２−２）膜の強度：実験例Ａ−２，Ａ−３は、１０回ラビング後の抵抗値の変化がそれぞれ５０％以下、無限大であった。実験例Ｂ−１，Ｂ−２，Ｂ−３では、抵抗値の変化がいずれも１００％以下にとどまり、優れた膜の強度を実現している。
（２−３）耐剥離性：実験例Ａ−２，Ａ−３は、セロハンテープを帯電膜の表面に貼着した後に剥離させた抵抗値の変化が無限大であった。実験例Ｂ−１，Ｂ−２，Ｂ−３では、抵抗値の変化がいずれも１００％以下にとどまり、優れた耐剥離性を実現している。
【００５５】
（検証３）
次に、検証３として、表３に示すように、８つのサンプル（実験例Ｂ−４，Ｂ−５，Ｂ−６，Ｂ−８，Ｂ−９，Ｂ−１０，Ａ−２，Ａ−３）を用意した。
（実験例Ｂ−４）ＰＥＴ基板上に、第一の帯電膜（カチオン膜：ＰＥＩ）と第二の帯電膜（アニオン膜：ＰＥＤＯＴ／ＰＳＳ）を交互吸着法によって交互に１０層ずつ形成。
（実験例Ｂ−５）ＰＥＴ基板上に、第一の帯電膜（カチオン膜：ＰＥＩ）と第二の帯電膜（アニオン膜：ＰＥＤＯＴ／ＰＳＳ）を交互吸着法によって交互に２０層ずつ形成。
（実験例Ｂ−６）ＰＥＴ基板上に、第一の帯電膜（カチオン膜：ＰＥＩ）と第二の帯電膜（アニオン膜：ＰＥＤＯＴ／ＰＳＳ）を交互吸着法によって交互に３０層ずつ形成。
（実験例Ｂ−８）ＰＥＴ基板上に、第一の帯電膜（カチオン膜：ＰＥＩ）と第二の帯電膜（アニオン膜：ＰＡＮｉ）を交互吸着法によって交互に１０層ずつ形成。
（実験例Ｂ−９）ＰＥＴ基板上に、第一の帯電膜（カチオン膜：ＰＥＩ）と第二の帯電膜（アニオン膜：ＰＡＮｉ）を交互吸着法によって交互に２０層ずつ形成。
（実験例Ｂ−１０）ＰＥＴ基板上に、第一の帯電膜（カチオン膜：ＰＥＩ）と第二の帯電膜（アニオン膜：ＰＡＮｉ）を交互吸着法によって交互に３０層ずつ形成。
（実験例Ａ−２）ＰＥＴ基板上に、第二の帯電膜（アニオン膜：ＰＥＤＯＴ／ＰＳＳ）を塗布法によって１層形成。
（実験例Ａ−３）ＰＥＴ基板上に、第二の帯電膜（アニオン膜：ＰＡＮｉ）を塗布法によって１層形成。
【００５６】
【表３】
2008112698.tif 000005
【００５７】
表３より以下の検証結果が得られた。
（３−１）導電性：
（３−１−１）実験例Ａ−２，Ａ−３の導電性を１００としたとき、第二の帯電膜にＰＥＤＯＴ／ＰＳＳを用いた実験例では、交互吸着膜の積層数が２０層以下で５０〜７５に留まった。
（３−１−２）第二の帯電膜にＰＡＮｉを用いた実験例では、交互吸着膜の積層数が２０層以上で従来の実験例と同等の導電性が確保されることが確認された。
（３−２）膜の強度：
（３−２−１）実験例Ａ−２，Ａ−３は、サンプルを１０回ラビングした後の抵抗値の変化がそれぞれ５０％以下または無限大であった。
（３−２−２）実験例Ｂ−４，Ｂ−５，Ｂ−６および実験例Ｂ−８，Ｂ−９，Ｂ−１０のいずれにおいても、抵抗値の変化は１００％以下に留まり、優れた膜の強度を実現していることが確認された。
（３−３）耐剥離性：
（３−３−１）実験例Ａ−２，Ａ−３では、セロハンテープを帯電膜の表面に貼着した後に剥離させた抵抗値の変化が５０％以下であった。
（３−３−２）実験例Ｂ−４，Ｂ−５，Ｂ−６および実験例Ｂ−８，Ｂ−９，Ｂ−１０のいずれにおいても、抵抗値の変化は１００％以下に留まり、優れた耐剥離性を実現していることが確認された。
【００５８】
これら検証例１〜３に示す結果から、単一の帯電膜の導電性基盤と比較して、交互吸着膜（多層構造体）をもつ導電性基盤は、導電性を従来の単一の帯電膜と同等に維持しつつ、膜の強度および耐剥離性のいずれにおいても優れていることが確認された。また、交互吸着膜（多層構造体）の積層数が多くなるほど、導電性が向上することが確認された。
【００５９】
（検証４）
次に、上述した導電性基盤を備えたタッチパネル（電子デバイス）において（図２参照）、その効果を検証４として検証した。検証にあたって、表４に示すように、４つのサンプル（タッチパネルα，β，γ，δ）を用意した。
（タッチパネルα）実験例Ｂ−２の交互吸着膜（多層構造体）をもつ導電性基盤を適用した。
（タッチパネルβ）実験例Ｂ−３の交互吸着膜（多層構造体）をもつ導電性基盤を適用した。
（タッチパネルγ）実験例Ａ−１の単一膜をもつ導電性基盤を適用した。
（タッチパネルδ）実験例Ａ−２の単一膜をもつ導電性基盤を適用した。
これら４種類のタッチパネルを用いて、平坦性、透明性、打鍵試験、筆記試験、耐熱試験、耐湿熱試験をそれぞれ行った。
【００６０】
【表４】
2008112698.tif 000006
【００６１】
平坦性は、±１．５％以内を○、±１．５％より外れるものを×とした。
透明性は、透過率が８０％以上を○、８０％以下を×とした。
打鍵試験は、シリコンラバーを用いて２５０ｇの加重をかけつつ３回／秒サイクルで２００万回の繰り返し打鍵を行い、打鍵前を１００とした時に、打鍵後の平坦性の変化が５０％未満を○、５０％以上１００％未満を△、１００％以上を×とした。
筆記試験は、０．８Ｒのペンを用いて、１０万文字の筆記を行い、筆記前を１００とした時に、筆記前と筆記後の平坦性の変化が５０％未満を○、５０％以上１００％未満を△、１００％以上を×とした。
耐熱試験は、８０℃の環境下で５００時間静置し、経過前を１００とした時に、経過前と経過後の平坦性の変化が５０％未満を○、５０％以上１００％未満を△、１００％以上を×とした。
耐湿熱試験は、６０℃９５％ＲＨの環境下で５００時間静置し、経過前を１００とした時に、経過前と経過後の平坦性の変化が５０％未満を○、５０％以上１００％未満を△、１００％以上を×とした。
検証４の結果を表４に示す。
【００６２】
表４より以下の検証結果が得られた。
（４−１）平坦性：多層構造体の積層数が３０層以上（タッチパネルβ）であれば±１．５％以内に保たれ、単層膜を用いた従来のタッチパネルγ、δと同等の平坦性が保たれることが確認された。
（４−２）透明性：多層構造体を用いたタッチパネルα，βは透過率８０％以上を維持した。導電膜としてＰＡＮｉの単層膜を用いたタッチパネルδは透過率が８０％以下であったのと比較して、優れた透明性を維持していることが確認された。
（４−３）打鍵試験：多層構造体を用いたタッチパネルα，βはいずれも２００万回の繰り返し打鍵後も平坦性の変化が５０％未満であった。単層膜を用いたタッチパネルγ，δでは平坦性の変化が５０％以上１００％未満，１００以上となり、本発明の多層構造体を適用したタッチパネルは、優れた耐打鍵性能が得られた。
（４−４）筆記試験：多層構造体を用いたタッチパネルα，βはいずれも１０万文字の筆記試験後も平坦性の変化が５０％未満であった。単層膜を用いたタッチパネルγ，δでは、平坦性の変化がそれぞれ１００％以上，５０％以上１００％未満となり、本発明の多層構造体を適用したタッチパネルは、優れた耐筆記性能が得られた。
（４−５）耐熱試験：多層構造体を用いたタッチパネルα，βはいずれも８０℃／５００時間静置後の平坦性の変化が５０％未満であった。単層膜を用いたタッチパネルγ，δでは平坦性の変化がそれぞれ１００％以上，５０％以上１００％未満となり、本発明の多層構造体を適用したタッチパネルは、優れた耐熱性能が得られた。
（４−６）耐湿熱試験：多層構造体を用いたタッチパネルα，βはいずれも６０℃９５％ＲＨ／５００時間静置後の平坦性の変化が５０％未満であった。単層膜を用いたタッチパネルγ，δでは、いずれも平坦性の変化が１００％以上となり、本発明の多層構造体を適用したタッチパネルは、優れた耐湿熱性能が得られた。
筆記試験、耐熱試験、耐湿熱試験など、実際にタッチパネルとして使用される環境において必須とされる項目で、交互吸着膜（多層構造体）をもつ導電性基盤をタッチパネルに用いることによって、従来の単層膜をもつ導電性基盤を適用したタッチパネルと比較して、特に優れた性能を得られることが判明した。
【図面の簡単な説明】
【００６３】
【図１】本発明に係る導電性基盤の一例を示す断面図である。
【図２】本発明に係る電子デバイス（タッチパネル）の一例を示す分解斜視図である。
【図３】本発明に係る電子デバイスの作用を示す説明図である。
【図４】本発明に係る導電性基盤の製造方法の一例を示す断面図である。
【図５】本発明に係る導電性基盤の製造方法の他の一例を示す断面図である。
【符号の説明】
【００６４】
１  導電性基盤、１１  被処理体、１２  多層構造体、１３  第一の帯電膜、１４  第二の帯電膜。
【図１】
2008112698.tif 000007
【図２】
2008112698.tif 000008
【図３】
2008112698.tif 000009
【図４】
2008112698.tif 000010
【図５】
2008112698.tif 000011