(57)【要約】      （修正有）【課題】命令実行部内でのエラー発生を確実に検出する、複数の命令実行部を備えたコンピュータシステムの起動方法を創出することにある。【解決手段】複数の命令実行部を備えたシステムをセーフモードで起動／再起動する方法であって、要求信号の受信後に信号の不一致を検知するための比較処理にしたがって前記命令実行部から出力される信号が互いに比較され、複数の命令実行部を備えたシステムをフェイルセーフに起動／再起動する方法を創出する。本発明により命令実行部のエラーに対する耐障害性が拡大され、信号処理システムの可用性がより高められる。【選択図】図１
2008112444.tif 000002
【特許請求の範囲】
【請求項１】
複数の命令実行部を備えたシステムをセーフモードで起動／再起動する方法であって、
要求信号の受信後に前記命令実行部から出力される信号を互いに比較して信号の不一致を検知する比較処理を行うステップ、
を含む方法。
【請求項２】
さらに前記命令実行部から出力される信号の間で検知される信号の不一致に基づき、エラーのある可能性が高い命令実行部を検出するステップを含む、請求項１に記載の方法。
【請求項３】
前記システムのエラーが前記システムのハードウェアエラーによって構成されることを特徴とする、請求項１に記載の方法。
【請求項４】
さらに実行対象の前記比較処理を構成するステップを含む、請求項１に記載の方法。
【請求項５】
さらにエラーのある可能性が高いとして検出された前記命令実行部がセルフテストを実行するステップを含む、請求項２に記載の方法。
【請求項６】
さらに前記セルフテストの結果として前記命令実行部に実際にエラーが存在することが判明した場合に、エラーのある可能性が高いとして検出された前記命令実行部を停止するステップを含む、請求項５に記載の方法。
【請求項７】
さらに前回のブートプロセスでシステムエラーが検出された場合に、セーフモードが設定されるステップを含む、請求項１に記載の方法。
【請求項８】
前記比較処理は、前記命令実行部から出力される信号を用いて多数決判定を実行することを特徴とする、請求項１に記載の方法。
【請求項９】
前記信号の不一致を検知するステップは、信号の内容に応じて信号の不一致を検知することを特徴とする、請求項１に記載の方法。
【請求項１０】
前記命令実行部は、１つに統合された演算装置またはセンサによって構成されることを特徴とする、請求項１に記載の方法。
【請求項１１】
前記演算装置は、ＣＰＵ、浮動小数点演算装置、デジタルシグナルプロセッサ（ＤＳＰ）、コプロセッサ、演算論理装置（ＡＬＵ）のいずれかを含んで構成されることを特徴とする、請求項１０に記載の方法。
【請求項１２】
前記要求信号は、システムエラーの発生後に生成されることを特徴とする、請求項１に記載の方法。
【請求項１３】
前記要求信号は、利用者によって入力されることを特徴とする、請求項１に記載の方法。
【請求項１４】
信号処理システムであって、
信号を生成する複数の命令実行部と、
セーフモードで前記信号処理システムを起動／再起動する際に、要求信号の受信後に、前記命令実行部により生成された信号を比較して信号の不一致を検知する比較処理を行う比較ロジックと、
を備えた信号処理システム。
【請求項１５】
前記比較ロジックはスイッチロジックを制御し、前記スイッチロジックは検知された信号の不一致に応じて前記命令実行部により生成された信号を伝達することを特徴とする、請求項１４に記載の信号処理システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の命令実行部を備えた信号処理システムを、セーフモードで起動／再起動する方法及び信号処理システムに関する。
【背景技術】
【０００２】
コンピュータのオペレーティングシステム（以下、ＯＳとする）を読込むことを、ブート（起動）と呼ぶ。ブートは、例えばコンピュータシステムに電源を入れた後に行われる。コンピュータをブートする際、プロセッサは、記憶装置の設定されたアドレスに格納されたＢＩＯＳ（Ｂａｓｉｃ  Ｉｎｐｕｔ  Ｏｕｔｐｕｔ  Ｓｙｓｔｅｍ）の実行から開始する。接続された装置のテストが実行され、構成可能な順序で、ブートセクタが探索される。続いて最初に検出されたブートセクタが実行され、通常は多段階のブートローダを介してＯＳが読込まれる。ＯＳは、場合によって引き続きグラフィカル・ユーザー・インタフェースまたはコマンドライン・インタプリタを開始する。ＯＳは、ブートセクタにあるコードを実行することによってブートされ、または読込まれる。このコードは、記憶媒体、例えばハードディスクに存在し、一般的にブートコードと呼ばれている。ブートコードは、本来のＯＳのコードを呼び出す。ＯＳのブートに失敗した場合、通常はそのエラーの原因を検知することは困難である。不成功に終わったＯＳのブートを診断するために行い得る処理方法は、コンピュータシステムを他の記憶媒体によって、例えばフロッピー（登録商標）ディスクによってブートすることである。Ｗｉｎｄｏｗｓ（登録商標）−ＯＳの場合、システムのＡドライブにフロッピーディスクがある際には、システムはＡドライブからブートされる。ハードディスクからのシステムのブートプロセスが失敗した場合、使用者は、再起動（リブート）を試みるためシステムの電源を切り、フロッピーディスクをＡドライブに挿入することが出来る。Ｗｉｎｄｏｗｓ９５−ＯＳの場合、直前のＯＳのブートの試行が失敗したのかどうかを検知できる。システムのブートが失敗した場合、Ｗｉｎｄｏｗｓ９５−ＯＳは、特別な動作モードでブートされる。この動作モードは、セーフモードとも呼ばれる。
【０００３】
組込型システムの分野においては、通常はコンピュータシステムの実行を実質的に間違いなく行い得ることを確定させるため、初期化またはブートフェーズ中に複数のテストが実行される。安全性が重視されないシステムの場合でも、例えばパーソナルコンピュータにおいて、必要不可欠な処理装置のテストが通常はブートフェーズ中に実行される。エラーが発生した場合には、次のブートプロセスをセーフモードで実行してもよい。セーフモードは特にロバストであり、さらなる別のエラーを検出するのに特に良く適している。例えば車両に組込まれるような組込型コンピュータシステムにおいて、特にロバストであって、エラーを検出し、エラーに耐性のあるモードが、例えば工場における診断目的のために導入されている。
【０００４】
セーフモードは、非常に深刻なエラーが発生しているにも関わらずシステムを機能させなければならない場合に活用される。セーフモードによって防御されるエラーは、従来では構成エラーまたはソフトウェアエラーである。
【０００５】
初期化またはブートフェーズは、従来のコンピュータシステムの場合、シングルコア・プロセッサ・アーキテクチャを有するマイクロプロセッサによって実行される。
【０００６】
デュアルコアまたはマルチコア・プロセッサ・アーキテクチャを有するプロセッサも、次第に多く利用されるようになってきている。この種のプロセッサは、少なくとも２つの統合された命令実行部を有している。命令実行部は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）またはＦＰＵ（Ｆｌｏａｔｉｎｇ  Ｐｏｉｎｔ  Ｕｎｉｔ：浮動小数点演算装置）等の演算装置で構成される。その代わりとして、命令実行部は、デジタルシングルプロセッサ（ＤＳＰ）、コプロセッサ（Ｃｏ−Ｐｒｏｃｅｓｓｏｒ）または演算論理装置（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ  Ｌｏｇｉｃ  Ｕｎｉt）から構成してもよい。
【０００７】
従来のコンピュータシステムの場合、以前はブートプロセスの間に命令実行部内のハードウェアエラーを検知することは不可能であった。これは、特に組込型コンピュータシステムにおいて、例えば自動車分野においては、ＯＳおよび制御アプリケーションの深刻な誤作動につながる可能性がある。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
したがって、本発明の課題は、命令実行部内でのエラー発生を確実に検出する、複数の命令実行部を備えたコンピュータシステムの起動方法を創出することにある。
【課題を解決するための手段】
【０００９】
本発明は、複数の命令実行部を備えたシステムをセーフモードで起動／再起動する方法であって、要求信号の受信後に信号の不一致を検知するための比較処理にしたがって前記命令実行部から出力される信号が互いに比較され、複数の命令実行部を備えたシステムをフェイルセーフに起動／再起動する方法を創出する。
【００１０】
前記要求信号は、システムエラーが発生した際にまたは利用者の要求に応えて生成される。
【００１１】
本発明に係る方法の１つの実施形態において、前記命令実行部から出力される信号の間で検知された信号の不一致に基づいて、エラーの存在する可能性が高い命令実行部が検出される。
【００１２】
本発明に係る方法の１つの実施形態において、システムのハードウェアエラーによってシステムエラーが構成される。
【００１３】
本発明に係る方法の１つの実施形態において、前記比較処理が実行されるように構成される。
【００１４】
本発明に係る方法の別の実施形態において、エラーの存在する可能性が高いとして検出された前記命令実行部は、セルフテストを実行する。
【００１５】
本発明に係る方法の別の実施形態において、前記セルフテストの結果として前記命令実行部に実際にエラーがあると判明した場合に、エラーの存在する可能性が高いとして検出された前記命令実行部が停止される。
【００１６】
本発明に係る方法の１つの実施形態において、直前のブートプロセスでシステムエラーが検出された場合には、セーフモードが設定されまたは起動される。
【００１７】
本発明に係る方法の１つの実施形態において、前記比較処理は、前記命令実行部から出力される信号を用いて多数決判定を実行する。
【００１８】
本発明に係る方法の１つの実施形態において、信号の内容に応じて信号の不一致を検知する機能が備えられる。
【００１９】
本発明に係る方法の１つの実施形態において、前記命令実行部は、１つに統合された演算装置またはセンサによって構成される。
【００２０】
本発明に係る方法の１つの実施形態において、前記演算装置は、プロセッサ、浮動小数点演算装置、デジタルシグナルプロセッサ、コプロセッサ、または演算論理装置（ＡＬＵ）によって構成される。
【００２１】
本発明は、信号を生成するための複数の命令実行部および比較ロジックを備えた信号処理システムであって、セーフモードで信号処理システムを起動／再起動する際に、要求信号の受信後に、前記比較ロジックが前記命令実行部によって生成された信号を比較して信号の不一致を検知する信号処理システムを創出する。
【００２２】
本発明に係る方法の１つの実施形態において、前記比較ロジックはスイッチロジックを制御し、前記スイッチロジックは前記命令実行部によって生成された信号を検知された信号の不一致にしたがって伝達するために設けられる。
【００２３】
以下、本発明にとって本質的な構成要件を解説した図を参照しながら、本発明に係る方法および本発明に係る信号処理システムの好適な実施形態について記述する。
【発明を実施するための最良の形態】
【００２４】
図１で明らかなように、スイッチ／比較回路１は、入力側でＮ＋１個の命令実行部２に接続されており、論理入力信号Ｅ０、Ｅ１、Ｅ２、Ｅ３・・・ＥＮを命令実行部２−iから取得する。スイッチ／比較回路は、比較ロジック１Ａおよびスイッチロジック１Ｂを含んでいる。
【００２５】
図１に示された信号処理システムは、少なくとも２つの実行モードで実行することができる。パフォーマンスモードとも呼ばれる性能向上のための第一の実行モードにおいて、命令実行部２−iまたはコアは、様々なプログラムまたはタスクを並列処理する。命令実行部２−iは、演算命令を実行するための任意の命令実行部２−i、例えば、プロセッサ、浮動小数点演算装置（ＦＰＵ）、デジタルシグナルプロセッサ（ＤＳＰ）、コプロセッサまたは演算論理装置（ＡＬＵ）であってもよい。パフォーマンスモード（ＰＭ）での命令実行部２−iによる様々なプログラム実行は、同期的にまたは非同期的に行われる。パフォーマンスモードにおいては冗長な処理は行われず、命令実行部２−iは、様々な演算またはプログラムを並列実行する。純粋なパフォーマンスモードにおいて、全入力信号Ｅiは、対応する出力信号Ａiに連携され、または伝達される。
【００２６】
性能のより高い演算システムの導入と並んで、マルチコア・アーキテクチャが導入される２つ目の理由は、複数の命令実行部２が同一のプログラムを冗長に実行することで信号処理の安全性が向上することにある。セーフモードまたは比較モード（ＶＭ）とも呼ばれるこの第二の実行モードでは、命令実行部の演算結果または論理出力信号をスイッチ／比較回路１によって互いに比較することにより、発生したエラーまたは信号の不一致を比較結果として検出することが可能となる。したがって、純粋な比較モード（ＶＭ）においては、全入力信号Ｅiは厳密に１つの出力信号Ａiに伝達され、またはマッピングされる。またこれらの混合形態も可能である。構成可能なスイッチロジック１Ｂでは、いくつの出力接続または出力信号Ａiが設けられているかが特定される。さらにスイッチロジック１Ｂでは、どの入力信号Ｅiがどの出力信号Ａiに対応するのかが記憶される。即ち、スイッチロジック１Ｂには、入力信号Ｅiを様々な出力信号Ａiに対応付けるマッピング機能が保持される。
【００２７】
処理ロジック１Ａは、各出力信号Ａiにおいて、入力信号がどういった形でその都度の出力信号に対応するかの設定を行う。例えば、出力信号Ａ０は、入力信号Ｅ１、・・・、ＥＮによって生成される。これは、ｎ＝１の場合には入力信号は単純に転送されるということである。ｎ＝２の場合、２つの入力信号Ｅ１、Ｅ２が互いに比較される。この比較は、回路１によって同期的または非同期的に実行される。その際、比較はビット単位で行われ、または代わりに最高位のビットのみが互いに比較される。ｎ≧３の場合、様々な可能性がある。第一の可能性として、全信号が互いに比較され、少なくとも２つの異なる値が存在する際にエラーが検出される。エラーは、任意の信号でスイッチ／比較回路１によって通知される。第二の可能性として、ｎの値域であるＫを、Ｋ＞ｎ／２となるように構成する。これは、実施形態として比較器を備えることによって実現される。そして、入力信号の１つが他の入力信号と異なることが検出された場合、任意に1つ目のエラー信号が生成される。１つ目のエラー信号と２つ目のエラー信号が異なる場合、３つの入力信号がすべて互いに異なっている可能性がある。さらに他の実施形態において、入力信号値の例えば中間値若しくは中央値が計算され、またはフォールト・トレラントな（耐障害性を持つ）アルゴリズム（ＦＴＡ）が実行されて別の演算装置に提供される。さらにフォールト・トレラントなアルゴリズムにおいて、入力信号値の極値が消去または無視され、残りの信号値の平均化が行われる。代わりの実施形態としては、ハードウェアにより容易に計算できる残りの信号値の部分集合が平均化される。中間値の計算では加算及び除算のみを行う必要があるのに対し、ＦＴＭ、ＦＴＡまたは中央値の計算では部分的に入力信号値の並び替えを要する。１つの実施形態としては、信号の不一致または極値が非常に大きい場合に任意にエラー信号を出力または表示してもよい。ここで述べた信号に対する処理の様々な可能性が、比較処理に相当するものである。処理ロジック１Ａは、各出力信号Ａi及び入力信号Ｅiを対象に実行される比較処理の詳細な構成を決定する。スイッチロジック１Ｂ内の入出力情報の組み合わせ、即ち出力信号または関数値ごとに処理ロジック１Ａで行われる比較処理におけるマッピング機能は、実行モードを表す情報であり、実行モードを設定する。この情報は通常複数の値をとり、１つ以上の論理ビットによって表される。命令実行部２−iが２つだけしか設けられず比較モードが１つしか存在しない場合は、全ての実行モードを表す情報を１つの論理ビットに集約できる。
【００２８】
一般に、パフォーマンスモード（ＰＭ）から比較モード（ＶＭ）へのシステムの切替えは、パフォーマンスモード（ＰＭ）で様々な信号出力にマッピングまたは接続されている命令実行部２−iを、比較モード（ＶＭ）として同一の信号出力にマッピングまたは接続することによって行われる。これは、命令実行部２−iの部分集合を設けることによって実現するのが好適である。命令実行部２−iの部分集合を設ける場合、パフォーマンスモード（ＰＭ）において、部分集合で考慮される全入力信号Ｅiが、対応する出力信号Ａiに直接スイッチングされる。一方比較モード（ＶＭ）では、全入力信号は、唯一の信号出力にマッピングまたはスイッチングされる。または代わりに、システムの切替えは、入力信号と出力信号のペアを変更することによって実現してもよい。
【００２９】
ソフトウェアが実行される様々な実行モードを実行中に動的に切替えることも可能である。１つの実施形態において、この切替えは、特別な切替え命令、特別な命令シーケンス、明示的に識別される命令の実行を介して、または信号処理システムの少なくとも１つの命令実行部２−iによる特定のアドレスへのアクセスによって開始される。
【００３０】
冗長な実行及び検査が行われる比較モード（ＶＭ）と、別のプログラムの並列実行によって性能向上が達成されるパフォーマンスモード（ＰＭ）との間の切替えは、スイッチ装置１によって行われる。１つの実施形態では、プログラム、アプリケーションプログラム、プログラムの一部またはプログラム命令のいずれかが識別子によって切替えのために認識される。この識別子により、プログラム命令等が安全性を考慮すべき対象かどうか、即ちプログラム命令等が比較モード（ＶＭ）で実行されるべきか、またはパフォーマンスモード（ＰＭ）で実行可能であるかが特定される。この特定は、プログラム命令内の１ビットによって行ってもよい。その代わりに、特別なプログラム命令によって後続の処理を特定してもよい。
【００３１】
比較モード（ＶＭ）またはセーフモードにおいて種々の命令実行部で同期的な実行をする際には、命令実行部２−ｉによる演算または出力信号の演算は同じ長さの時間を要する。したがって、比較モード（ＶＭ）において、演算結果は、比較装置１で同期的な実行が行われる際には実質的に同時に提供される。演算結果が一致する場合、それに対応するデータが使用可能となる。信号が不一致の際には、所定のエラー対応が行われる。
【００３２】
信号処理システムがパフォーマンスモードの状態にある場合、プログラムは並列して実行され、比較器または比較はスイッチ／比較回路１内の制御対象にはならない。
【００３３】
本発明の１つの実施形態に基づく方法において、システムレベルでフェイルセーフのブートプロセスが実行される。フェイルセーフのブートプロセスにおいては、開始フェーズ中に、本発明の１つの実施形態に基づく信号処理システムのハードウェアが比較モードで実行される。例えば、第一ブートプロセスの実行中に機能停止（フリーズ）または致命的なエラーが起こった場合、考えられる実施形態として、ブートプロセスが成功したことを示す識別フラグを設定しないこととする。それに続くシステムの再起動（リブート）プロセスにおいて、スイッチ／比較回路１により前回発生したシステムエラーが検知される。致命的なエラーを検知した後、次のブートプロセス、または外部からの診断用信号を介して開始されるさらに別のブートプロセスによって、セーフモードの起動が実行される。その際、発生したシステムエラーの後で、種々の命令実行部２-iによる出力信号Ｅiが、信号の不一致を検知するための比較処理によって互いに比較される。考えられる実施形態として、命令実行部２−iによる出力信号の間で検知された信号の不一致に基づいて、エラーの存在する可能性が高い命令実行部２が検出される。考えられる実施形態としては、実行される比較処理をソフトウェアとして構成してもよい。または他の実施形態として、実行される比較処理をハードウェアに組込んでもよい。
【００３４】
本発明に係る方法の１つの実施形態において、エラーがあるものとして検出された命令実行部２は、対応する命令に従ってセルフテストを実行する。このセルフテストは、ハードウェア・ビルトイン・セルフテスト構造（ＨＷ−ＢＩＳＴ：Ｈａｒｄｗａｒｅ−Ｂｕｉｌｔ−ｉｎ−ＳｅｌｆＴｅｓｔ−ｓｔｒｕｋｔｕｒ）を使用して、または、ソフトウェア・ビルトイン・セルフテスト（ＳＷ−ＢＩＳＴ：Ｓｏｆｔｗａｒｅ−Ｂｕｉｌｔ−ｉｎ−ＳｅｌｆＴｅｓｔ）によって実行される。実行したセルフテストの結果、命令実行部２に実際にエラーがあることが判明した場合、命令実行部はその後停止されることが好ましい。
【００３５】
図２には、セーフモードによって複数の命令実行部２を備えたシステムを起動／再起動するための、本発明に係る方法の考え得る実施形態のフローチャートが示されている。
【００３６】
ステップＳ１では、例えば電源投入命令またはリセットによって、システムが起動される。
【００３７】
引き続き、ステップＳ２ではブートシーケンスが開始される。
【００３８】
さらにステップＳ３では、引き続き、システムの起動をセーフモードで実行すべき要因が存在するかどうかが検査される。これは、例えば工場の診断装置の外部信号によって検出することが可能である。その代わりに、それ以前のブートプロセスで設定されたビットまたはフラグの論理値を再検査してもよい。さらなる可能性として、外部モジュール、例えばエイシック（ＡＳＩＣ：特定用途向けカスタムチップ）またはシステムエラー記憶装置によって、ブートプロセスをセーフモードで実行すべき要因が存在することを知らせてもよい。また、さらに別の可能性として、利用者からセーフモードでの新たなブートプロセスを要求する信号によって知らせてもよい。
【００３９】
セーフモードで起動する必要性がない場合には、ステップＳ４において、スイッチ／比較回路１を介してシステムのハードウェアが既定のモードに設定される。既定のモードは、通常は一貫してパフォーマンスモードである。
【００４０】
ステップＳ５において、続いて既定のモードでブートシーケンスが実行される。
【００４１】
一方、ステップＳ３にてセーフモードで起動すべき要因の存在が検知された場合には、ステップＳ６において、スイッチ／比較回路１により比較モードが設定される。
【００４２】
ステップＳ７では、続いてセーフモードによるブートが行われる。ステップＳ６で設定された比較モードがプラットフォームレベルで実行される一方、ステップＳ７でのセーフモードは利用者レベルで行われる。
【００４３】
ステップＳ８における、プラットフォームレベルまたはハードウェアレベルでのエラー検出の際に、エラー信号は初めてカプセル化される。エラー信号は、通常の動作において状況に応じて外部に通知される。２つの命令実行部２を備えた信号処理システムにおいて、エラーの位置を検知するため、設定された比較モードがパフォーマンスモードに切替えられる。パフォーマンスモードでは、双方の命令実行部２を互いに独立して実行することが可能である。引き続き、ステップＳ９では、２つの命令実行部２のうちの少なくとも一方において、エラー検出の仕組み、例えばセルフテストが追加的に開始される。このセルテストは、例えばハードウェア・ビルトイン・セルフテスト構造、またはソフトウェアベースのセルフテストによって実行される。セルフテストによってエラーが検知された場合、システム内でエラーの位置が検出される。エラーの位置が検出された場合には、該当する命令実行部２は停止されるのが好ましい。さらに、システムは、ステップＳ１０において、デグレードモードで引き続き実行される。
【００４４】
一方、ステップＳ８にてエラーまたはハードウェアエラーが検出されない場合、システムはステップＳ１１で基本実行状態に切替えられる。
【００４５】
本発明に基づく信号処理システムとして考え得る実施形態において、スイッチ／比較回路１には、図１で示すように少なくとも３つの命令実行部２が接続されている。その際、比較モードで、好適には多数決判定が実行される。３つの命令実行部２の信号は互いに比較され、多数となった信号が有効な信号として引き続き利用され、または伝達される。例えば、２つの信号が一致して３つ目の信号が他の２つの信号と異なる場合には、一致する信号が後続の信号処理のために伝達される。この場合、エラー検出部を介してエラー処理が実現されるため、信号処理システムの可用性をこの特別なロバストな構成によって向上させることができる。この構成ではステップＳ９において、エラーのある命令実行部２を識別するための比較器が使用される。
【００４６】
図２に示されたブートプロセスの後に、信号処理システムは、最後に基本実行状態に移行する。基本実行状態において、検出可能なエラーが識別され可能な限り処理される。また、この基本実行状態は、発生したエラーが存在するにも関わらず引き続き機能することもできる。
【００４７】
本発明の１つの実施形態に基づく方法により、初期化またはブートプロセスにおいて、スイッチ／比較回路１を備えることを利用し、発生したエラーをマルチコア・システム・アーキテクチャにおいて回避することが可能である。本発明の１つの実施形態に基づく方法により、例えばパーソナルコンピュータ分野では、セーフモードでの起動を改善することが可能である。さらなる他の利用領域として、例えば組込型システム、特に工場での車両診断において、本発明の１つの実施形態に基づく方法によってエラーを検出して実行モードを切替えることが可能である。その際、非常時の起動の後に、リンプホームモード（縮退運転）を使用することができる。本発明の１つの実施形態に基づく方法によって、セーフモードによって実現し得るロバスト性、エラーの検知、または特にハードウェアエラーなどの命令実行部のエラーに対する耐障害性が拡大される。本発明の１つの実施形態に基づく方法によって、信号処理システムの可用性がより高められる。
【図面の簡単な説明】
【００４８】
【図１】本発明の１つの実施形態に基づく信号処理システムを示すブロック図である。
【図２】本発明に係る方法として考えられる実施形態を示すフローチャートである。
【符号の説明】
【００４９】
１      スイッチ／比較回路
１Ａ    比較ロジック
１Ｂ    スイッチロジック
２−i    命令実行部
【図１】
2008112444.tif 000003
【図２】
2008112444.tif 000004