(57)【要約】【課題】  機能向上を促進できるマルチチップパッケージ型の半導体装置を提供すること。【解決手段】  パッケージ１に収容され、リフレッシュ動作をする揮発性半導体メモリ４を含む第１の集積回路チップＡと、パッケージ１に収容され、データの書き換えが可能な不揮発性半導体メモリ８を含む第２の集積回路チップＢと、パッケージ１に収容され、チップＡとチップＢとで共有されるデータ線５と、を備える。チップＡは、チップＢ選択信号がチップＢを選択しない状態から選択する状態に変わったことを検知して、揮発性半導体メモリ４のリフレッシュモードを外部リフレッシュモードからセルフリフレッシュモードへ切り替え、チップＢ選択信号がチップＢを選択する状態から選択しない状態に変わったことを検知して、揮発性半導体メモリ４のリフレッシュモードをセルフリフレッシュモードから外部リフレッシュモードへ切り替える。【選択図】      図１
2008146736.tif 000002
【特許請求の範囲】
【請求項１】
外部端子を有するパッケージと、
前記パッケージに収容され、リフレッシュ動作をする揮発性半導体メモリを含む第１の集積回路チップと、
前記パッケージに収容され、データの書き換えが可能な不揮発性半導体メモリを含む第２の集積回路チップと、
前記パッケージに収容され、前記第１の集積回路チップと前記第２の集積回路チップとで共有され、前記第１の集積回路チップの外部端子及び前記第２の集積回路チップの外部端子を前記パッケージの外部端子に接続するデータ線と、を備え、
前記第１の集積回路チップを選択する第１のチップ選択信号は前記第１の集積回路チップに供給され、
前記第２の集積回路チップを選択する第２のチップ選択信号は前記第２の集積回路チップと前記第１の集積回路チップとに供給され、
前記第１の集積回路チップは、
前記第２のチップ選択信号が前記第２の集積回路チップを選択しない状態から選択する状態に変わったことを検知して、自身に含まれた前記揮発性半導体メモリのリフレッシュモードを外部リフレッシュモードからセルフリフレッシュモードへ切り替え、
前記第２のチップ選択信号が前記第２の集積回路チップを選択する状態から選択しない状態に変わったことを検知して、自身に含まれた前記揮発性半導体メモリのリフレッシュモードを前記セルフリフレッシュモードから前記外部リフレッシュモードへ切り替えるように構成されていることを特徴とするマルチチップパッケージ型半導体装置。
【請求項２】
前記セルフリフレッシュモードの間、
前記揮発性半導体メモリは、セルフリフレッシュ動作を実行することを特徴とする請求項１に記載のマルチチップパッケージ型半導体装置。
【請求項３】
前記セルフリフレッシュモードの間、
前記揮発性半導体メモリは、自身以外の集積回路チップへの制御信号に応じてセルフリフレッシュ動作を実行することを特徴とする請求項１に記載のマルチチップパッケージ型半導体装置。
【請求項４】
前記セルフリフレッシュモードの間、
前記揮発性半導体メモリは、自身以外の集積回路チップの動作状態に応じてセルフリフレッシュ動作を開始することを特徴とする請求項１に記載のマルチチップパッケージ型半導体装置。
【請求項５】
外部端子を有するパッケージと、
前記パッケージに収容され、リフレッシュ動作をする揮発性半導体メモリを含む第１の集積回路チップと、
前記パッケージに収容され、データの書き換えが可能な不揮発性半導体メモリを含む第２の集積回路チップと、
前記パッケージに収容され、前記第１の集積回路チップと前記第２の集積回路チップとで共有され、前記第１の集積回路チップの外部端子及び前記第２の集積回路チップの外部端子を前記パッケージの外部端子に接続するデータ線、及び制御信号線と、を備え、
前記第１の集積回路チップは、前記第２の集積回路チップへのアドレス取り込み信号を受けてセルフリフレッシュ動作を禁止し、前記第２の集積回路チップへの出力制御信号の出力終了命令を受けてセルフリフレッシュ動作禁止を解除するように構成されていることを特徴とするマルチチップパッケージ型半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は半導体装置に係わり、特に、マルチチップパッケージ型の半導体装置に関する。
【背景技術】
【０００２】
近時、半導体集積回路装置の集積度を高めるため、１つのパッケージ内に複数の集積回路チップを組み込む、いわゆるマルチチップパッケージ（Multi Chip Package：ＭＣＰ）が多用されるようになってきた。ＭＣＰの公知例としては特許文献１がある。ＭＣＰは、複数の半導体メモリチップを１つのパッケージ内に組み込むものが主流となっており、主に携帯用電子機器のメモリとして使用される。
【０００３】
ＭＣＰは、特許文献１に記載されるように、組み込まれた半導体メモリチップの各々がパッケージ内部でアドレス／データバスを共有する（さらには、複数の半導体メモリチップどうしで、制御信号線を共用するものもある）。かつ、それぞれの半導体メモリチップは互いに独立して動作する。そして、ＭＣＰにおいては、それぞれの半導体メモリチップが互いに連携して動作するようなことはなかった。このため、ＭＣＰの高速動作化や低消費電力化等、ＭＣＰの機能向上の促進が妨げられている。
【特許文献１】特開２００６−１５６８１４
【発明の開示】
【発明が解決しようとする課題】
【０００４】
この発明は、機能向上を促進できるマルチチップパッケージ型の半導体装置を提供する。
【課題を解決するための手段】
【０００５】
この発明の第１態様に係るマルチチップパッケージ型半導体装置は、外部端子を有するパッケージと、前記パッケージに収容され、リフレッシュ動作をする揮発性半導体メモリを含む第１の集積回路チップと、前記パッケージに収容され、データの書き換えが可能な不揮発性半導体メモリを含む第２の集積回路チップと、前記パッケージに収容され、前記第１の集積回路チップと前記第２の集積回路チップとで共有され、前記第１の集積回路チップの外部端子及び前記第２の集積回路チップの外部端子を前記パッケージの外部端子に接続するデータ線と、を備え、前記第１の集積回路チップを選択する第１のチップ選択信号は前記第１の集積回路チップに供給され、前記第２の集積回路チップを選択する第２のチップ選択信号は前記第２の集積回路チップと前記第１の集積回路チップとに供給され、前記第１の集積回路チップは、前記第２のチップ選択信号が前記第２の集積回路チップを選択しない状態から選択する状態に変わったことを検知して、自身に含まれた前記揮発性半導体メモリのリフレッシュモードを外部リフレッシュモードからセルフリフレッシュモードへ切り替え、前記第２のチップ選択信号が前記第２の集積回路チップを選択する状態から選択しない状態に変わったことを検知して、自身に含まれた前記揮発性半導体メモリのリフレッシュモードを前記セルフリフレッシュモードから前記外部リフレッシュモードへ切り替えるように構成されている。
【０００６】
この発明の第２態様に係るマルチチップパッケージ型半導体装置は、外部端子を有するパッケージと、前記パッケージに収容され、リフレッシュ動作をする揮発性半導体メモリを含む第１の集積回路チップと、前記パッケージに収容され、データの書き換えが可能な不揮発性半導体メモリを含む第２の集積回路チップと、前記パッケージに収容され、前記第１の集積回路チップと前記第２の集積回路チップとで共有され、前記第１の集積回路チップの外部端子及び前記第２の集積回路チップの外部端子を前記パッケージの外部端子に接続するデータ線、及び制御信号線と、を備え、前記第１の集積回路チップは、前記第２の集積回路チップへのアドレス取り込み信号を受けてセルフリフレッシュ動作を禁止し、前記第２の集積回路チップへの出力制御信号の出力終了命令を受けてセルフリフレッシュ動作禁止を解除するように構成されている。
【発明の効果】
【０００７】
この発明によれば、機能向上を促進できるマルチチップパッケージ型の半導体装置を提供できる。
【発明を実施するための最良の形態】
【０００８】
以下、この発明の実施形態のいくつかを、図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【０００９】
（第１実施形態）
図１は、この発明の第１実施形態に係るマルチチップパッケージ（ＭＣＰ）型半導体装置の基本的な構成例を示すブロック図である。
【００１０】
図１に示すように、第１実施形態に係るＭＣＰ半導体装置は、外部端子２を有するパッケージ１と、パッケージ１に収容され、リフレッシュ動作をする揮発性半導体メモリ４を含む第１の集積回路チップＡと、パッケージ１に収容され、データの書き換えが可能な不揮発性半導体メモリ８を含む第２の集積回路チップＢと、パッケージ１に収容され、チップＡとチップＢとで共有され、チップＡの外部端子６及びチップＢの外部端子９をパッケージ１の外部端子２に接続するデータ線５と、を備える。さらに、チップＡを選択するチップＡ選択信号はチップＡに供給され、チップＢを選択するチップＢ選択信号はチップＢとチップＡとに供給される。そして、チップＡは、チップＢ選択信号がチップＢを選択しない状態から選択する状態に変わったことを検知して、自身に含まれた揮発性半導体メモリ４のリフレッシュモードを外部リフレッシュモードからセルフリフレッシュモードへ切り替え、チップＢ選択信号がチップＢを選択する状態から選択しない状態に変わったことを検知して、自身に含まれた揮発性半導体メモリ４のリフレッシュモードをセルフリフレッシュモードから外部リフレッシュモードへ切り替えるように構成されている。
【００１１】
なお、図１は基本的な構成の一例を示しており、チップ選択信号線以外の制御信号線や、アドレス線は省略している。チップ選択信号線以外の制御信号線は、チップＡとチップＢとで共有することも可能であるし、互いに独立させることも可能である。同じく、アドレス線もチップＡとチップＢとで共有することも可能であるし、互いに独立させることも可能である。さらに、アドレス線はデータ線５に共有させることも可能である。この場合には、データ線５には、例えば、アドレスと入出力データとが時分割にて与えられる。また、パッケージ１に組み込まれる集積回路チップの数は本例では２個としているが、２個に限られるものではなく、３個以上組み込むことも可能である。
【００１２】
図２に、第１実施形態に係るＭＣＰ型半導体装置の一構造例を示す。
【００１３】
図２に示すように、一構造例においては、チップＢは、外部端子２を有する回路基板１０上に配置され、チップＡはチップＢ上に配置される。回路基板１０にはデータ線、制御信号線、アドレス線、及び電源線等を含む配線が形成されており、これらの配線は外部端子２に接続されるとともに、ボンディングワイヤ１１を介してチップＡの外部端子６やチップＢの外部端子９に接続される。回路基板１０上に順次積層されたチップＡ、及びチップＢは、例えば、絶縁性樹脂等により被覆され、パッケージ１を構成する。
【００１４】
なお、図２はＭＣＰ型半導体装置の一構造例を示すに過ぎず、ＭＣＰの構造は、図２に示す構造に限られるものではない。
【００１５】
図３は、この発明の第１実施形態に係るＭＣＰ型半導体装置の基本的な動作例を示す動作波形図である。
【００１６】
図３に示すように、チップＡは、チップＢ選択信号がチップＢを選択しない状態（本例では“High”レベル）から選択する状態（本例では“Low”レベル）に変わったことを検知して、自身に含まれた揮発性半導体メモリ４のリフレッシュモードを、外部リフレッシュモードからセルフリフレッシュモードへ切り替える（時刻ｔ１）。
【００１７】
また、チップＢ選択信号がチップＢを選択する状態（“Low”レベル）から選択しない状態（“High”レベル）に変わったことを検知して、自身に含まれた揮発性半導体メモリ４のリフレッシュモードを、セルフリフレッシュモードから外部リフレッシュモードへ切り替える（時刻ｔ２）。
【００１８】
第１実施形態に係る装置によれば、チップＡは、チップＢが選択されている間、自身に含まれた揮発性半導体メモリ４のリフレッシュモードを、セルフリフレッシュモードとし、チップＢが選択されていない間は、外部リフレッシュモードとする。
【００１９】
セルフリフレッシュモードとは、揮発性半導体メモリ４内部でリフレッシュ周期を数え、その要求に基づいて、内部的にリフレッシュ動作を行っている。内部でリフレッシュ要求が発生し、外部から、書き込み／読み出し要求が発行された時は、図４に示すように、揮発性半導体メモリ４は、リフレッシュ動作を行い、その後、書き込み／読み出し動作を行う。この状態が、揮発性半導体メモリ４にとって、書き込み／読み出し動作に最も時間がかかる動作となる。
【００２０】
外部リフレッシュモードでは、リフレッシュ制御、書き込み／読み出し要求は、全て外部から行うため、外部でリフレッシュ周期を数え、図５に示すように、書き込み／読み出し動作後にリフレッシュ制御を行えば、書き込み／読み出し動作時に、リフレッシュ動作を行うことによる遅れは発生しない。但し、外部リフレッシュ動作を行うには、揮発性半導体メモリ４に必要なリフレッシュ周期を、外部で数え、その周期毎に、揮発性半導体メモリ４に対してリフレッシュ制御を行う必要がある。
【００２１】
第１実施形態に係る装置は、リフレッシュモードを、常時、セルフリフレッシュモードとはせず、チップＢが選択されていない間は、外部リフレッシュモードとする。チップＢが選択されていない間は、チップＡが選択されることがある期間であり、チップＡにアクセス要求（リード動作、あるいはライト動作）が来る期間でもある。このような期間は、リフレッシュモードを外部リフレッシュモードとしておくことで、第１実施形態に係る装置は、チップＡに対するデータリード、あるいはデータライトに際して、動作速度の向上を図ることができる。
【００２２】
また、チップＢが選択されている間は、セルフリフレッシュモードとする。チップＢが選択されている間は、チップＡにアクセス要求が来ることはない。この期間は、リフレッシュモードをセルフリフレッシュモードとしておくことで、チップＡに対するリフレッシュ制御の必要が無くなる。つまり、メモリコントローラ、あるいはＣＰＵ（Central Processing Unit）は、チップＡとチップＢとを同時に制御せずに済む。このため、メモリコントローラ、あるいはＣＰＵの作業負担を軽減することができる。
【００２３】
さらに、チップＢが選択されている間は、チップＡに対するリフレッシュ制御のための制御信号が出されないので、この制御信号が供給されていた外部端子２に、チップＢを制御するための制御信号を与えることも可能となる。即ち、第１実施形態に係る装置は、パッケージ１の外部端子２、特に、制御信号が与えられる外部端子２を、チップＡとチップＢとで共用することも可能な構成でもあり、これは、半導体集積回路装置の高機能化に伴った外部端子数の増加抑制に有利である。
【００２４】
次に、第１実施形態に係る装置の具体例のいくつかを説明する。
【００２５】
（第１例）
図６は、この発明の第１実施形態に係るＭＣＰ型半導体装置の第１例を示すブロック図である。
【００２６】
本例は、記憶素子（Memory Cell）として、ダイナミック型メモリセルを採用した半導体記憶装置が封入されたＭＣＰ型半導体記憶装置に関するものである。
【００２７】
ダイナミック型メモリセルを採用した半導体記憶装置の記憶容量当たりの単価は、例えば、スタティック型メモリセルを採用した半導体記憶装置よりも安いが、リフレッシュ（Refresh）動作が必要とされる。ダイナミック型メモリセルはデータを保持するためにコンデンサ（Ｃ）を用いているため、時間と共に電荷が減少し、放っておくと正しいデータを保持できなくなるからである。そのため、一定時間内に記憶素子からデータを読み出して再度記憶素子に書き戻す必要があり、これをリフレッシュ動作と呼ぶ。近時、このリフレッシュ動作を外部から制御せずに、記憶装置自身で行うことができる製品が増えており、この機能を本明細書ではセルフリフレッシュ（Self-Refresh）と呼んでいる。対して、外部から制御するリフレッシュ動作を外部リフレッシュ（External-Refresh）と呼んでいる。
【００２８】
さて、図６に示すように、第１例に係る装置は、パッケージ１の中に、チップＡ、Ｂ、Ｃの３個の集積回路チップを有する。本例では、チップＡは擬似スタティック型ＲＡＭ（Pseudo Static RAM:ＰＳＲＡＭ）であり、チップＢはＮＯＲ型フラッシュメモリ（ＮＯＲ）であり、チップＣはＮＡＮＤ型フラッシュメモリ（ＮＡＮＤ）である。さらに、本例では、制御信号線をチップＡ、Ｂ、Ｃで共有し、アドレス線、及びデータ線もチップＡ、Ｂ、Ｃで共有する。チップＢ（ＮＯＲ）、及びチップＣ（ＮＡＮＤ）は既存のものをそのまま使うことができるのでその説明は省略する。チップＡは、ＰＳＲＡＭに限らず、ダイナミック型ＲＡＭとすることもできる。チップＣ（ＮＡＮＤ）は、チップＢと同じくＮＯＲである場合もある。
【００２９】
チップＡ、即ち、ＰＳＲＡＭは、メモリセルアレイ２１に配置されたメモリセルはダイナミック型メモリセルであるが、アドレス／データバッファ２２を含むインターフェースはスタティック型ＲＡＭ（ＳＲＡＭ）のインターフェースと同じ、又は互換性を持つ。よって、ＰＳＲＡＭはＳＲＡＭと同じ様に使用することができる。
【００３０】
ただし、本例のＰＳＲＡＭは、外部リフレッシュモードも実行可能なように、外部からのリフレッシュ制御も受け付けることが可能となっている。このため、チップＡは、外部からの制御信号を受け、リフレッシュモードを外部リフレッシュモードからセルフリフレッシュモードへ切り替え、反対にセルフリフレッシュモードから外部リフレッシュモードへ切り替えるリフレッシュ制御回路２３を有する。
【００３１】
リフレッシュ制御回路２３は、チップＡを選択するチップＡ選択信号、チップ選択信号Ｂを選択するチップＢ選択信号、及びチップＣを選択するチップＣ選択信号が入力される。さらに、リフレッシュ制御回路２３には、アドレス遷移検知信号（Address Transition Detect：ＡＴＤ）が入力されるが、これは、例えば、リフレッシュ動作のタイミングを制御するために利用される。例えば、リード動作やライト動作をしている時に、リフレッシュ制御回路２３が動作してリフレッシュ動作が始まってしまうと、正しいアドレスからデータを読み出せなくなったり、正しいアドレスにデータを書き込めなくなったりする。このようなことが無いように、ＡＴＤを利用してリフレッシュ制御回路２３を制御する。
【００３２】
セルフリフレッシュ動作は、半導体記憶装置自身にリフレッシュ動作を任せるため、外部からのリフレッシュ制御が不要となって、半導体記憶装置の制御が簡便になる。しかしながら、半導体記憶装置自身にリフレッシュ制御を委ねるため、リード、又はライト要求とセルフリフレッシュ動作とが同時に発生した時には、セルフリフレッシュ動作の完了を待ち、セルフリフレッシュ動作が終了したのちに、リード動作、あるいはライト動作を行う必要がある。このため、上述したとおり、データリード、あるいはデータライトに遅延、又は待ち時間が発生することとなる。
【００３３】
これを回避するため、高速な動作が必要な時は外部リフレッシュ動作を利用してＭＣＰ型半導体装置を外部リフレッシュ制御とし、高速な動作が必要ない時やしばらくアクセスを行わない時はセルフリフレッシュ動作を利用して、ＭＣＰ型半導体装置内の半導体記憶装置自身にリフレッシュ制御を行わせる。本例は、この切り替えを、ＭＣＰ型半導体装置に同封されている他の半導体記憶装置の情報を用いることとする。本例は、特に、同封された複数の記憶装置は、アドレス信号端子、データ入出力端子を共用しており、それぞれの記憶装置は、それぞれの選択信号によって選択、及び非選択を切り替えることで、データの衝突が防がれている。つまり、ある記憶装置が選択されている時は、その他の記憶装置は非選択状態である。
【００３４】
本例では、チップＡに、自身を選択するチップＡ選択信号以外に、他の記憶装置を選択する選択信号（チップＢ選択信号、チップＣ選択信号）も引き込み、他の記憶装置が選択されている間は、自身を外部リフレッシュモードからセルフリフレッシュモードに切り替え、他の記憶装置が非選択となっている間は、自身をセルフリフレッシュモードから外部リフレッシュモードに切り替えるものとする。その動作例を図７に示す。
【００３５】
図７に示すように、本例は、上述した基本例と同様に、チップＢが選択されたことを検知してチップＡをセルフリフレッシュモード（Self-Ref Mode）に切り替え、チップＢが非選択となったことを検知してチップＡを外部リフレッシュモード（Ext-Ref Mode）に切り替える。また、図７には図示しないが、チップＣが選択されたときには、これを検知してチップＡをセルフリフレッシュモードに切り替え、チップＣが非選択となったときには、これを検知してチップＡを外部リフレッシュモードに切り替える。
【００３６】
図８は、リフレッシュ制御回路２３の一回路例を示す回路図である。本例は、リフレッシュ制御回路２３の基本構成の一例を示すものであり、アドレス遷移検知信号（ＡＴＤ）や、チップＡ選択信号については省略する。
【００３７】
本一回路例は、外部リフレッシュモードは、リフレッシュ開始を指示する割り込みタイミング信号を外部から供給するリフレッシュモードとし、セルフリフレッシュモードは、リフレッシュ開始を指示する割り込みタイミング信号を自身の集積回路チップ内で発生するリフレッシュモードとする例である。
【００３８】
図８に示すように、一回路例に係るリフレッシュ制御回路２３は、内部割り込みタイミング信号を一定の間隔で発行するリフレッシュタイマ３１と、内部割り込みタイミング信号、及び外部割り込みタイミング信号のいずれかを選択する割り込みタイミング信号選択回路３２と、この選択回路３２を制御する制御信号を発生する選択制御信号発生回路３３と、選択回路３２において選択された割り込み信号が供給され、供給された割り込み信号に基づいてリフレッシュアドレスをインクリメント、もしくはデクリメントするリフレッシュアドレス制御回路３４とを有する。
【００３９】
選択制御信号発生回路３３は、チップＢ選択信号、及びチップＣ選択信号に基づいて制御信号（Ｓ、/Ｓ）を発生する。制御信号（Ｓ、/Ｓ）は割り込みタイミング信号選択回路３２に供給される。
【００４０】
割り込みタイミング信号選択回路３２は制御信号（Ｓ、/Ｓ）の論理に基づいて、内部割り込みタイミング信号か外部割り込みタイミング信号かのいずれかを選択してリフレッシュアドレス制御回路３４に供給する。割り込みタイミング信号選択回路３２は、内部割り込みタイミング信号を選択してリフレッシュアドレス制御回路３４に転送するスイッチ回路３２１と、外部割り込みタイミング信号を選択してリフレッシュアドレス制御回路３４に転送するスイッチ回路３２２とを有する。本例ではスイッチ回路３２１、３２２はＣＭＯＳ型の転送ゲート回路であるが、スイッチ回路３２１、３２２はこれに限られるものではない。スイッチ回路３２１、３２２には、制御信号（Ｓ、/Ｓ）の切り替わりに基づいて動作するクロックトインバータを使うことも可能である。
【００４１】
本例の選択制御信号発生回路３３は、第１入力にチップＢ選択信号を受け、第２入力にチップＣ選択信号を受けるＡＮＤゲート回路である。
【００４２】
チップＢ選択信号及びチップＣ選択信号の双方ともが“High”レベルであるとき（チップＢ及びチップＣの双方が非選択）、選択制御信号発生回路３３は、制御信号Ｓを“High”レベルとし、相補制御信号/Ｓを“Low”レベルとする。これにより、スイッチ回路３２１がオフ、スイッチ回路３２２がオンして、外部割り込みタイミング信号がリフレッシュアドレス制御回路３４に供給される。
【００４３】
チップＢ選択信号及びチップＣ選択信号のいずれか一方が“Low”レベルであるとき（チップＢ又はチップＣの一方が選択）、選択制御信号発生回路３３は、制御信号Ｓを“Low”レベルとし、相補選択信号/Ｓを“High”レベルとする。これにより、スイッチ回路３２１がオン、スイッチ回路３２２がオフして、内部割り込みタイミング信号がリフレッシュアドレス制御回路３４に供給される。
【００４４】
このように第１例によれば、チップＡは、自身に含まれた揮発性半導体メモリ（ＰＳＲＡＭ）のリフレッシュモードを、チップＡ以外のチップＢ、Ｃのいずれかが選択されているときにセルフリフレッシュモードとし、自身が選択されているときには外部リフレッシュモードとする。
【００４５】
従って、第１例においても、チップＡに対するデータリード、あるいはデータライトに際して待ち時間を無くすことができる、もしくは待ち時間を少なくすることができ、動作速度の向上を図ることができる。また、チップＢ、Ｃのいずれかが選択されているときには、チップＡはセルフリフレッシュモードとなるので、ＭＣＰ型半導体装置をコントロールするメモリコントローラ、あるいはＣＰＵの作業負担を軽減することができる。
【００４６】
（第２例）
第２例が第１例と異なるところは、第１例に加えて他の記憶装置への信号を基にセルフリフレッシュ動作開始の制御を行うところである。
【００４７】
図９は第２例に係るＭＣＰ型半導体装置の動作例を示す動作波形図である。
【００４８】
図９に示すように、第２例では、チップＡが、他の記憶装置のチップ選択信号を検知してセルフリフレッシュモードに切り替えたのち、共用しているアドレス取り込み信号を検知して、セルフリフレッシュ動作を開始する。セルフリフレッシュモードから外部リフレッシュモードへの切り替えは、他の記憶装置の非選択信号によるが、この切り替え直前にセルフリフレッシュ動作が行われた場合、チップＡは、即座に内部動作を開始できなくなる。
【００４９】
本例では、セルフリフレッシュ動作の開始を他の記憶装置のアドレス取り込み信号と同期させることにより、セルフリフレッシュ動作とセルフリフレッシュモードから外部リフレッシュモードへの切り替え動作とが衝突することを防ぐことが可能となる。
【００５０】
（第３例）
第３例が第２例と異なるところは、他の記憶装置への書き込み信号、出力制御信号等を検知し、これらの情報を基にセルフリフレッシュ動作の制御を行うところである。
【００５１】
図１０は第３例に係るＭＣＰ型半導体装置の動作例を示す動作波形図である。
【００５２】
図１０に示すように、第３例では、他の記憶装置が選択されている場合でも、例えば、リード動作時はセルフリフレッシュ動作を行わず、ライト動作時のみにセルフリフレッシュ動作を行う。
【００５３】
具体的には、第３例では、チップＡが、第２例と同様に他の記憶装置のチップ選択信号を検知してセルフリフレッシュモードに切り替えたのち、書き込み信号の立下り、即ち、チップＢへ書き込み指示が出たことを検知して、セルフリフレッシュ動作を開始する。
【００５４】
このように、チップＡは、他の記憶装置の動作状況に応じてセルフリフレッシュ動作をするようにしても良い。他の記憶装置の動作状況に応じてセルフリフレッシュ動作をさせることで、状況に合わせたより適切なセルフリフレッシュ動作が可能となる。
【００５５】
例えば、第３例では、他の記憶装置のライト動作時のみにセルフリフレッシュ動作を行うので、ライト動作よりも時間が短く、かつ、頻繁に要求されるリード動作時には、セルフリフレッシュ動作をせずに済む。これにより、チップＡについては、セルフリフレッシュ動作と、外部リフレッシュモードからセルフリフレッシュモードへの切り替え動作とがの衝突する可能性を、より良く防止することができる。
【００５６】
（第４例）
第１例〜第３例は、既存の信号を元にリフレッシュモードを切り替える制御、あるいはセルフリフレッシュ動作を開始させる制御をしたが、本例は、専用信号を新たに設け、この新たに設けた専用信号を元にリフレッシュモードを切り替える制御、あるいはセルフリフレッシュ動作を開始させる制御をするようにしたものである。
【００５７】
図１１はこの発明の第１実施形態に係るＭＣＰ型半導体装置の第４例を示すブロック図、図１２は第４例に係るＭＣＰ型半導体装置の動作例を示す動作波形図である。
【００５８】
図１１に示すように、本例では、専用信号を新たに設けたので、ＭＣＰ型半導体装置内には、この専用信号を流すための専用信号線が設けられ、チップＡ、Ｂ、Ｃそれぞれには、専用信号線が接続される専用の信号端子が設けられる。
【００５９】
専用信号を発生する回路は本例ではチップＢ、Ｃに設けられた、内部状態出力回路４１Ｂ、４１Ｃである。内部状態出力回路４１Ｂは、チップＢの内部状態、例えば、内部動作状態をチップＡに知らせる回路である。動作状態の一例は、ライト動作である。内部状態出力回路４１Ｂは、例えば、チップＢがライト動作をしている間、チップＢがライト動作にあることを、専用信号線Ｂを介してチップＡに知らせる。
【００６０】
具体的には、図１２に示すように、内部状態出力回路４１Ｂは、例えば、ライト動作をしている間、チップＢ専用信号を“Low”レベルとする。これを受けて、チップＡは、セルフリフレッシュ動作を開始する。
【００６１】
また、チップＢ専用信号は、チップＢ内部に設けられた内部状態出力回路４１から出力されるので、チップＢ専用信号は、チップＢ内部の内部信号を元につくることができる。これは、チップＢへの制御信号を元にしてチップＡのリフレッシュ動作を開始させる場合に比較して、チップＢの内部動作状態をより良く反映させることができ、状況に合わせたさらに適切なセルフリフレッシュ動作を可能とする。
【００６２】
さらに、チップＢ専用信号はチップＢ内部の内部信号を元につくることができるので、ライト動作の全体においてチップＢ専用信号を“Low”レベルとするばかりでなく、ライト動作の、ある期間のみを部分的に“Low”レベルとするようにしたり、ライト動作の、ある期間のみを一時的に“Low”レベルから“High”レベルに戻したり、というような、より細やかな制御も可能となる。
【００６３】
このような細やかな制御による利点の一例を、以下に説明する。
【００６４】
不揮発性半導体メモリのライト動作、例えば、ＮＡＮＤ型フラッシュメモリのライト動作は、例えば、下記のような手順をふむ。下記の手順は外部から与えられる制御信号ではなく、例えば、チップＢ内部に設けられたシーケンサ回路から与えられる内部信号によって順次実行される。
【００６５】
・ライトデータをページバッファにロードする手順
・ページバッファにロードされたライトデータをビット線に転送する手順
・ビット線に転送されたライトデータをメモリセルのチャネルに転送する手順
・ワード線の電圧をブーストし、ライトデータをメモリセルに書き込む手順
・メモリセルに書き込まれたライトデータをベリファイする手順
第４例によれば、上記手順の中で、例えば、消費電流が特に大きい手順の期間、セルフリフレッシュ動作を禁止することも可能である。例えば、ライトデータをメモリセルに書き込む手順では、ワード線の電圧をブーストするとき、一時的に消費電流が大きくなる。そこで、ワード線の電圧をブーストするとき、あるいはブーストされている間は、チップＢ専用信号を一時的に“Low”レベルから“High”レベルに戻し、セルフリフレッシュ動作を禁止する。
【００６６】
つまり、チップＢの消費電流が大きくなる期間は、チップＡではセルフリフレッシュ動作を一時的に止め、チップＢの消費電流が大きい動作と、チップＡのセルフリフレッシュ動作とが互いに重なり合わないようにする。このようにチップＡのリフレッシュ動作を制御することで、マルチチップ型半導体装置としての消費電流のピーク（ピーク電流）を削減することができる。ピーク電流が小さいマルチチップ型半導体装置は、例えば、バッテリ動作が可能な電子機器、例えば、携帯電子機器のメモリとして最適である。携帯電子機器の例としては、パーソナルコンピュータ、パーソナルデジタルアシスタント（ＰＤＡ）、デジタルカメラ（スチルカメラ、ムービーカメラ、スチル／ムービーカメラ）、携帯電話、携帯音楽プレイヤー、携帯ゲーム機器、電子ブック等を挙げることができる。
【００６７】
また、第４例においては、すぐに動作が終了する時はセルフリフレッシュ動作をさせず、内部動作に時間がかかる時は、セルフリフレッシュ動作を行わせる等、他の記憶装置の内部状態を詳細に伝達することにより、ＭＣＰ型半導体装置として機能向上を図ることも可能である。
【００６８】
なお、内部状態出力回路４１Ｃについては説明を省略したが、内部状態出力回路４１Ｂと同様の回路であることは言うまでもない。
【００６９】
（第２実施形態）
第１実施形態は、外部リフレッシュモードとセルフリフレッシュモードとの切り替えを前提とした実施形態であるが、第２実施形態はセルフリフレッシュモードのみを行うときに、ＭＣＰ型半導体装置のピーク電流を削減すること前提とした実施形態である。
【００７０】
第２実施形態は、ピーク電流の削減のために、同封された他の集積回路チップの情報を使う。他の集積回路チップが動いている時は、セルフリフレッシュ動作を禁止して、ピーク電流を削減する。
【００７１】
第２実施形態に係るＭＣＰ型半導体装置の構成は、例えば、図６に示した構成と同様の物で良い。
【００７２】
図１３は、この発明の第２実施形態に係るＭＣＰ型半導体装置の一動作例を示す動作波形図である。
【００７３】
図１３に示すように、第２実施形態に係るＭＣＰ型半導体装置のチップＡは、チップＢ、又はチップＣへのアドレス取り込み信号を受けてセルフリフレッシュ動作を禁止し、チップＢ、又はチップＣへの出力制御信号の出力終了命令を受けてセルフリフレッシュ動作禁止を解除する。本例では、セルフリフレッシュ動作の禁止はチップＡ内部リフレッシュ禁止信号に基づいて実行される。本例では、チップＡ内部リフレッシュ禁止信号が、例えば、“High”レベルのときにセルフリフレッシュ動作が禁止され、“Low”レベルのときに禁止が解除される。チップＡ内部リフレッシュ信号は、禁止が解除されているときに、セルフリフレッシュ動作を開始するように出力される。
【００７４】
本実施形態では、チップＢ、又はチップＣが動作している間、セルフリフレッシュ動作を行わないので、チップＡとチップＢ、又はチップＡとチップＣとが同時に動作しない。よって、ＭＣＰ型半導体装置のピーク電流を削減することが可能となる。
【００７５】
上記実施形態に係る半導体集積回路装置は、さらに以下の態様を含む。
【００７６】
（１）  外部端子を有するパッケージと、前記パッケージに収容され、リフレッシュ動作をする揮発性半導体メモリを含む第１の集積回路チップと、前記パッケージに収容され、データの書き換えが可能な不揮発性半導体メモリを含む第２の集積回路チップと、前記パッケージに収容され、前記第１の集積回路チップと前記第２の集積回路チップとで共有され、前記第１の集積回路チップの外部端子及び前記第２の集積回路チップの外部端子を前記パッケージの外部端子に接続するデータ線と、を備え、前記第１の集積回路チップを選択する第１のチップ選択信号は前記第１の集積回路チップに供給され、前記第２の集積回路チップを選択する第２のチップ選択信号は前記第２の集積回路チップと前記第１の集積回路チップとに供給され、前記第１の集積回路チップは、前記第２のチップ選択信号が前記第２の集積回路チップを選択しない状態から選択する状態に変わったことを検知して、自身に含まれた前記揮発性半導体メモリのリフレッシュモードを外部リフレッシュモードからセルフリフレッシュモードへ切り替え、前記第２のチップ選択信号が前記第２の集積回路チップを選択する状態から選択しない状態に変わったことを検知して、自身に含まれた前記揮発性半導体メモリのリフレッシュモードを前記セルフリフレッシュモードから前記外部リフレッシュモードへ切り替えるように構成されているマルチチップパッケージ型半導体装置。
【００７７】
（２）  （１）の態様に係るマルチチップパッケージ型半導体装置において、前記第２のチップ選択信号に従って、前記リフレッシュモードを前記外部リフレッシュモードから前記セルフリフレッシュモードへ切り替え、及び前記セルフリフレッシュモードから前記外部リフレッシュモードへ切り替えるリフレッシュ制御回路を、さらに備える。
【００７８】
（３）  （１）の態様に係るマルチチップパッケージ型半導体装置において、前記セルフリフレッシュモードの間、前記揮発性半導体メモリは、セルフリフレッシュ動作を実行する。
【００７９】
（４）  （１）の態様に係るマルチチップパッケージ型半導体装置において、前記セルフリフレッシュモードの間、前記揮発性半導体メモリは、自身以外の集積回路チップへの制御信号に応じてセルフリフレッシュ動作を実行する。
【００８０】
（５）  （３）の態様に係るマルチチップパッケージ型半導体装置において、前記セルフリフレッシュモードの間、かつ、自身以外の集積回路チップに対してアドレス取り込み指示が発行されたとき、前記揮発性半導体メモリは、セルフリフレッシュ動作を開始する。
【００８１】
（６）  （３）の態様に係るマルチチップパッケージ型半導体装置において、前記セルフリフレッシュモードの間、かつ、自身以外の集積回路チップに対して書き込み指示が発行されたとき、前記揮発性半導体メモリは、セルフリフレッシュ動作を開始する。
【００８２】
（７）  （１）の態様に係るマルチチップパッケージ型半導体装置において、前記セルフリフレッシュモードの間、前記揮発性半導体メモリは、自身以外の集積回路チップの動作状態に応じてセルフリフレッシュ動作を開始する。
【００８３】
（８）  （６）の態様に係るマルチチップパッケージ型半導体装置において、前記自身以外の集積回路チップがライト動作に入ったとき、前記揮発性半導体メモリは、セルフリフレッシュ動作を開始する。
【００８４】
（９）  （１）〜（８）のいずれか一つの態様に係るマルチチップパッケージ型半導体装置において、前記外部リフレッシュモードは、割り込みタイミングを前記第１の集積回路チップの外部から制御するリフレッシュモードであり、前記セルフリフレッシュモードは、割り込みタイミングを前記第１の集積回路チップの内部から制御するリフレッシュモードである。
【００８５】
（１０）  外部端子を有するパッケージと、前記パッケージに収容され、リフレッシュ動作をする揮発性半導体メモリを含む第１の集積回路チップと、前記パッケージに収容され、データの書き換えが可能な不揮発性半導体メモリを含む第２の集積回路チップと、前記パッケージに収容され、前記第１の集積回路チップと前記第２の集積回路チップとで共有され、前記第１の集積回路チップの外部端子及び前記第２の集積回路チップの外部端子を前記パッケージの外部端子に接続するデータ線、及び制御信号線と、を備え、前記第１の集積回路チップは、前記第２の集積回路チップへのアドレス取り込み信号を受けてセルフリフレッシュ動作を禁止し、前記第２の集積回路チップへの出力制御信号の出力終了命令を受けてセルフリフレッシュ動作禁止を解除するように構成されているマルチチップ型半導体装置。
【００８６】
（１１）  （１）〜（１０）のいずれか一つの態様に係るマルチチップパッケージ型半導体装置において、前記揮発性半導体メモリはダイナミック型ＲＡＭ、又は擬似スタティック型ＲＡＭのいずれかであり、前記不揮発性半導体メモリはフラッシュメモリである。
【００８７】
以上、この発明を実施形態により説明したが、この発明は上記実施形態に限定されるものではなく、その実施にあたっては発明の要旨を逸脱しない範囲で種々に変形することが可能である。
【００８８】
また、上記実施形態は種々の段階の発明を含んでおり、上記実施形態において開示した複数の構成要件の適宜な組み合わせにより、種々の段階の発明を抽出することも可能である。
【図面の簡単な説明】
【００８９】
【図１】図１はこの発明の第１実施形態に係るＭＣＰ型半導体装置の基本的な構成例を示すブロック図
【図２】図２はこの発明の第１実施形態に係るＭＣＰ型半導体装置の一構造例を示す断面図
【図３】図３はこの発明の第１実施形態に係るＭＣＰ型半導体装置の基本的な動作例を示す動作波形図
【図４】図４はセルフリフレッシュ動作時の動作例を示す動作波形図
【図５】図５は外部リフレッシュ動作時の動作を示す動作波形図
【図６】図６はこの発明の第１実施形態に係るＭＣＰ型半導体装置の第１例を示すブロック図
【図７】図７は第１例に係るＭＣＰ型半導体装置の動作例を示す動作波形図
【図８】図８はリフレッシュ制御回路の一回路例を示す回路図
【図９】図９は第２例に係るＭＣＰ型半導体装置の動作例を示す動作波形図
【図１０】図１０は第３例に係るＭＣＰ型半導体装置の動作例を示す動作波形図
【図１１】図１１はこの発明の第１実施形態に係るＭＣＰ型半導体装置の第４例を示すブロック図
【図１２】図１２は第４例に係るＭＣＰ型半導体装置の動作例を示す動作波形図
【図１３】図１３はこの発明の第２実施形態に係るＭＣＰ型半導体装置の一動作例を示す動作波形図
【符号の説明】
【００９０】
１…パッケージ、４…揮発性半導体メモリ、８…不揮発性半導体メモリ、５…データ線
【図１】
2008146736.tif 000003
【図２】
2008146736.tif 000004
【図３】
2008146736.tif 000005
【図４】
2008146736.tif 000006
【図５】
2008146736.tif 000007
【図６】
2008146736.tif 000008
【図７】
2008146736.tif 000009
【図８】
2008146736.tif 000010
【図９】
2008146736.tif 000011
【図１０】
2008146736.tif 000012
【図１１】
2008146736.tif 000013
【図１２】
2008146736.tif 000014
【図１３】
2008146736.tif 000015