(57)【要約】【課題】ディスク・ドライブ装置において、データ信号の増幅回路を含む回路装置の制御に伴うデータ信号のノイズを抑制する。【解決手段】本発明の一実施形態において、アーム・エレクトロニクス１３とＨＤＣ／ＭＰＵ２３とは、シリアル伝送によるノイズを抑制するための回路及び機能を有している。ＡＥ１３とＨＤＣ／ＭＰＵ２３のインターフェース回路における各レシーバは、ノイズ・フィルタを有している。また、本形態のシリアル・インターフェース回路の各ドライバは、波形整形機能を有している。【選択図】図３
2008269684.tif 000002
【特許請求の範囲】
【請求項１】
ディスクにアクセスするヘッドと、
前記ヘッドの信号を増幅する増幅回路を有する回路装置と、
前記回路装置を制御するために、その回路装置のレジスタにアクセスするコントローラと、
前記レジスタと前記コントローラとの間でデータを伝送するためのシリアル・データ伝送線とクロック信号線とを含む伝送線群と、を有し、
前記コントローラと前記回路装置の少なくとも一方は、前記伝送線群が伝送する信号を調整することができる信号波調整回路を有している、
ディスク・ドライブ装置。
【請求項２】
前記信号波調整回路は、前記伝送線群が伝送する信号の波形を調整することができる波形調整回路を含む、請求項１に記載のディスク・ドライブ装置。
【請求項３】
前記波形調整回路は、前記伝送線群の全ての伝送線への出力の波形を調整することができる、請求項２に記載のディスク・ドライブ装置。
【請求項４】
前記波形調整回路は、前記回路装置と前記ヘッドとの間で信号伝送されている間におけるスルーレートを、異なる期間において使用するスルーレートよりも低くする、請求項２に記載のディスク・ドライブ装置。
【請求項５】
前記信号波調整回路は、前記クロック信号の周波数を変更することができるクロック周波数調整回路を含む、請求項１に記載のディスク・ドライブ装置。
【請求項６】
前記クロック周波数調整回路は、前記シリアル・データ伝送のスルーレートの低下に応じてそのクロック周波数を低下させる、請求項５に記載のディスク・ドライブ装置。
【請求項７】
前記回路装置と前記ヘッドとの間で信号伝送されている間の前記シリアル・データ転送において、データがクロック信号の両エッジでラッチされ、
前記回路装置と前記ヘッドとの間で信号伝送されている期間と異なる期間において、前記シリアル・データ転送のデータが、クロック信号の片側のエッジでラッチされ、
前記クロック周波数調整回路は、前記回路装置と前記ヘッドとの間で信号伝送されている間における周波数を、異なる期間において使用する周波数よりも低くする、請求項５に記載のディスク・ドライブ装置。
【請求項８】
前記回路装置は、前記シリアル・データ伝送線の入力回路にノイズ・フィルタ回路を有している、請求項１に記載のディスク・ドライブ装置。
【請求項９】
ディスクにアクセスするヘッドと、
前記ヘッドの信号を増幅する増幅回路を有する回路装置と、
前記回路装置を制御するために、その回路装置のレジスタに制御データをセットするコントローラと、
前記レジスタに前記制御データを伝送するシリアル・データ伝送線とクロック信号線と前記レジスタに格納された制御データを有効化する信号の伝送線とを含む伝送線群と、を有し、
前記コントローラは、リード及び／もしくはライトのためのトラック・フォローイングしている間において、前記回路装置と前記ヘッドとの間においてデータ信号の伝送が行われている期間を外して、前記有効化信号を有効にセットし、
前記回路装置は、前記有効化信号が有効にセットされたことに応答して、前記レジスタにセットされたデータを回路動作に反映させる、
ディスク・ドライブ装置。
【請求項１０】
前記コントローラは、前記回路装置と前記ヘッドとの間においてデータ信号の伝送が行われている間において、前記レジスタに前記シリアル・データ伝送線を介して前記制御データを送信する、請求項９に記載のディスク・ドライブ装置。
【請求項１１】
前記コントローラと前記回路装置の少なくとも一方は、前記伝送線群が伝送する信号を調整することができる信号波調整回路を有している、請求項９に記載のディスク・ドライブ装置。
【請求項１２】
ディスク上を浮上するスライダと、そのスライダ上に形成されディスクにアクセスするヘッド素子部と、前記スライダ上に形成され前記ヘッド素子部とディスクとの間のクリアランスを調整するヒータと、を有するヘッド・スライダと、
前記ヘッド素子部の信号を増幅する増幅回路と前記ヒータへの電力供給回路とを有する回路装置と、
前記回路装置のヒータ・パワーを制御するためのデータを、その回路装置のレジスタに設定するコントローラと、
前記レジスタと前記コントローラとの間で制御データを伝送するためのシリアル・データ伝送線とクロック信号線とを含む伝送線群と、を有し、
前記コントローラと前記回路装置の少なくとも一方は、前記伝送線群が伝送する信号を調整することができる信号波調整回路を有し、
前記信号波調整回路は、前記回路装置と前記ヘッド素子部との間でユーザ・データのリード及び／もしくはライト信号を伝送している期間において、その期間と異なる期間における信号波よりも高周波成分の少ない信号波を生成する、
ディスク・ドライブ装置。
【請求項１３】
前記信号波調整回路は前記伝送線群が伝送する信号の波形を調整する、請求項１２に記載のディスク・ドライブ装置。
【請求項１４】
前記波形調整回路は前記伝送線群の全ての伝送線への出力の波形を調整する、請求項１３に記載のディスク・ドライブ装置。
【請求項１５】
前記波形調整回路は、スルーレートよりも低くすることにより前記高周波成分の少ない信号波を生成する、請求項１３に記載のディスク・ドライブ装置。
【請求項１６】
前記波形調整回路は、前記シリアル・データ伝送のスルーレートの低下に応じてそのクロック周波数を低下させるクロック周波数調整回路をさらに有する、請求項１５に記載のディスク・ドライブ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はディスク・ドライブ装置に及びそのヘッドの信号を増幅する回路装置のレジスタにアクセスする方法関し、特に、ヘッド信号の増幅回路を有する回路装置の制御データの伝送に関する。
【背景技術】
【０００２】
ディスク・ドライブ装置として、光ディスク、光磁気ディスク、あるいはフレキシブル磁気ディスクなどの様々な態様のディスクを使用する装置が知られているが、その中で、ハードディスク・ドライブ（ＨＤＤ）は、コンピュータの記憶装置として広く普及し、現在のコンピュータ・システムにおいて欠かすことができない記憶装置の一つとなっている。さらに、コンピュータにとどまらず、動画像記録再生装置、カーナビゲーション・システム、携帯電話、あるいはデジタル・カメラなどで使用されるリムーバブルメモリなど、ＨＤＤの用途は、その優れた特性により益々拡大している。
【０００３】
ＨＤＤで使用される磁気ディスクは、同心円状に形成された複数のデータ・トラックを有しており、各データ・トラックは複数のデータ・セクタが記録されている。また、磁気ディスク上には、円周方向に離間して複数のサーボ・データが記録されている。揺動するアクチュエータに支持されたヘッド・スライダのヘッド素子部が、サーボ・データのアドレス情報に従って所望のデータ・セクタにアクセスすることによって、データ・セクタへのデータ書き込み及びデータ・セクタからのデータ読み出しを行うことができる。
【０００４】
ＨＤＤは、典型的には、ヘッド・スライダの信号を増幅する増幅回路を含むＩＣをエンクロージャ内に有している。ＩＣは、通常、アクチュエータの回動軸近傍に固定されている。このため、本明細書において、このＩＣをＡＥ（Arm Electronics）と呼ぶ。ＡＥ内の増幅回路は、ヘッド・スライダが読み出したユーザ・データ信号及びサーボ・データ信号、さらに、ヘッド・スライダが書き込むユーザ・データ信号を増幅する。ＡＥは、この増幅回路の他に、高機能化に対応したロジック回路を内部に有している。
【０００５】
ＡＥは、ＨＤＤのコントローラからの指示に応じて動作をする。ＡＥはレジスタを有しており、コントローラは、そのレジスタに制御データを格納することよって、ＡＥを制御する。例えば、ＡＥは、コントローラからの指示に応じて、ヘッド・スライダを選択し、書き込み電流値、センス電流値などを変更する。この他、ＡＥの機能として、ヘッド・スライダに実装されているヒータの調整が知られている。
【０００６】
磁気ディスクの記録密度を向上には、磁気ディスク上を浮上するヘッド素子部と磁気ディスクとの間のクリアランスの変化を小さくすることが重要である。このため、このクリアランスを調整する技術が提案されている。その一つは、ヘッド・スライダにヒータを備え、そのヒータでヘッド素子部を加熱することよってクリアランスを調整する。本明細書において、これをＴＦＣ（Thermal Flyheight Control）と呼ぶ。ＴＦＣは、ヒータに電流を供給して発熱させ、熱膨張によってヘッド素子部を突出させる。これによって、磁気ディスクとヘッド素子部との間のクリアランスを小さくする。この他、ピエゾ素子を使用してヘッド素子部と磁気ディスクとの間のクリアランスを調整する機構などが知られている。
【０００７】
ＡＥとコントローラとのデータ伝送線は、データ信号の伝送線と共にＦＰＣ上に配置される。伝送線数を減らし、ＡＥの高機能化に対応するため、ＡＥのコントローラとＡＥとの間のデータ伝送は、シリアル・データ伝送が適用されることが多くなっている。このシリアル・データ伝送によるデジタル・ノイズが、ＡＥの入力回路を介して増幅回路に混入し、書き込み信号や読み出し信号の信号品質が劣化する問題がある。また、ＦＰＣ上の伝送線間のクロストークによっても、書き込み信号や読み出し信号にノイズが発生することがある。
【０００８】
図７は、ＡＥのレジスタ・アクセスによりリード・データ信号ノイズが発生している例を示している。図７において、Ｃ１信号はＡＥとコントローラとの間のシリアル・データ転送のイネーブル信号、Ｃ２信号はクロック信号、Ｃ３信号はレジスタのデータ信号、Ｃ４は磁気ディスクからのリード・データ信号である。イネーブル信号Ｃ１がＬＯＷのとき、イネーブルを示す。シリアル・データ信号Ｃ３の変化タイミングにおいて、リード・データ信号Ｃ４にいくつかのノイズが発生していることが認められる。
【０００９】
このため、ＡＥとコントローラとの間のシリアル・データ伝送によるノイズを防止する技術が提案されている（例えば、特許文献１を参照）。この技術は、レジスタ設定時以外にはシリアル伝送線をハイインピーダンスにし、クロック等のデジタル的なノイズがＡＥ内の増幅回路やデータ信号の伝送線に流入することを防止する。
【特許文献１】特開平１１−３５０２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上記従来技術によって、コントローラがＡＥのレジスタにアクセスしていない間、ノイズがデータ信号のることを防止することができる。しかし、ヘッド・スライダがデータ読み出しあるいはデータ書き込みを行っている間にコントローラがＡＥのレジスタへアクセスする場合、データ信号に発生するノイズを防ぐことができない。
【００１１】
例えば、ＴＦＣにおいて、ＡＥは、コントローラの制御下においてヒータにパワーを供給する。コントローラは、ヒータ・パワー値を、動作条件、環境条件に従って変化させる。好ましい態様において、コントローラは、トラック・フォローイング中のヘッド浮上高の変化に応じて、ヒータ・パワー値を変化させる。これによって、より細かなクリアランス調整が可能となる。
【００１２】
コントローラは、ヒータ・パワーを変化させるためにＡＥのレジスタにアクセスする。上述のように、トラック・フォローイング中に頻繁にヒータ・パワーを変化させるためには、コントローラは、ヘッド・スライダがデータ読み出しあるいはデータ書き込みを行っている間にＡＥのレジスタへアクセスすることが必要となることが考えられる。従って、ヘッド・スライダが磁気ディスクにアクセスし、増幅回路が動作していり間であっても、ＡＥとコントローラとの間のシリアル・データ伝送によるノイズが、データ信号に発生することを防止することが求められる。
【００１３】
あるいは、データ信号に発生するノイズの原因として、レジスタにセットされた制御データに従うＡＥ内部回路動作を考慮することが必要となることが新たに分かった。レジスタ設置が内部回路動作に反映されるに伴い、データ信号のノイズが発生することがある。従って、この内部回路動作に伴うノイズがデータ信号に発生することを避けることが必要となる。
【課題を解決するための手段】
【００１４】
本発明の一態様に係るディスク・ドライブ装置は、ディスクにアクセスするヘッドと、前記ヘッドの信号を増幅する増幅回路を有する回路装置と、前記回路装置を制御するために、その回路装置のレジスタにアクセスするコントローラと、前記レジスタと前記コントローラとの間でデータを伝送するためのシリアル・データ伝送線とクロック信号線とを含む伝送線群とを有する。前記コントローラと前記回路装置の少なくとも一方は、前記伝送線群が伝送する信号を調整することができる信号波調整回路を有している。この信号波調整回路により、シリアル・データ伝送線によるノイズを低減することができる。なお、信号波調整回路は伝送信号の一部もしくは全部の波形を調整できる。
【００１５】
好ましくは、前記信号波調整回路は、前記伝送線群が伝送する信号の波形を調整することができる波形調整回路を含む。これにより、シリアル・データ伝送線によるノイズを効果的に低減することができる。さらに、好ましくは、前記波形調整回路は、前記伝送線群の全ての伝送線への出力の波形を調整することができる。あるいは、好ましくは、前記波形調整回路は、前記回路装置と前記ヘッドとの間で信号伝送されている間におけるスルーレートを、異なる期間において使用するスルーレートよりも低くする。これによって、ノイズ低減と動作条件に応じたシリアル・データ伝送が可能となる。  
【００１６】
前記信号波調整回路は、前記クロック信号の周波数を変更することができるクロック周波数調整回路を含むことが好ましい。これによって、シリアル・データ伝送線によるノイズを効果的に低減することができる。さらに、好ましくは、前記クロック周波数調整回路は、前記シリアル・データ伝送のスルーレートの低下に応じてそのクロック周波数を低下させる。これにより、クロック・マージンを確保することができる。あるいは、前記回路装置と前記ヘッドとの間で信号伝送されている間の前記シリアル・データ転送において、データがクロック信号の両エッジでラッチされ、前記回路装置と前記ヘッドとの間で信号伝送されている期間と異なる期間において、前記シリアル・データ転送のデータが、クロック信号の片側のエッジでラッチされ、前記クロック周波数調整回路は、前記回路装置と前記ヘッドとの間で信号伝送されている間における周波数を、異なる期間において使用する周波数よりも低くすることが好ましい。これにより、クロック周波数を低下しつつ、転送レートの低下を抑えることができる。
【００１７】
本発明の他の態様に係るディスク・ドライブ装置は、ディスクにアクセスするヘッドと、前記ヘッドの信号を増幅する増幅回路を有する回路装置と、前記回路装置を制御するために、その回路装置のレジスタに制御データをセットするコントローラと、前記レジスタに前記制御データを伝送するシリアル・データ伝送線とクロック信号線と前記レジスタに格納された制御データを有効化する信号の伝送線とを含む伝送線群とを有する。前記コントローラは、リード及び／もしくはライトのためのトラック・フォローイングしている間において、前記回路装置と前記ヘッドとの間においてデータ信号の伝送が行われている期間を外して、前記有効化信号を有効にセットする。前記回路装置は、前記有効化信号が有効にセットされたことに応答して、前記レジスタにセットされたデータを回路動作に反映させる。これによって、レジスタにセットされたデータを回路動作に反映されるタイミングでデータ信号に発生するノイズを防ぐことができる。
【００１８】
前記コントローラは、前記回路装置と前記ヘッドとの間においてデータ信号の伝送が行われている間において、前記レジスタに前記シリアル・データ伝送線を介して前記制御データを送信する。これによって、レジスタ設定に時間がかかる場合に回路動作に反映されるタイミングでデータ信号に発生するノイズを防ぐことができる。
【００１９】
好ましくは、前記コントローラと前記回路装置の少なくとも一方は、前記伝送線群が伝送する信号を調整することができる信号波調整回路を有している。信号波調整回路により、シリアル・データ伝送線によるノイズを低減することができる。
【００２０】
本発明の他の態様は、ヘッド・スライダとコントローラと伝送線群とを有する。前記ヘッド・スライダは、ディスク上を浮上するスライダとそのスライダ上に形成されディスクにアクセスするヘッド素子部と前記スライダ上に形成され前記ヘッド素子部とディスクとの間のクリアランスを調整するヒータとを有する。前記コントローラは前記ヘッド素子部の信号を増幅する増幅回路と前記ヒータへの電力供給回路とを有する回路装置と、前記回路装置のヒータ・パワーを制御するためのデータを、その回路装置のレジスタに設定する。前記伝送線群は、前記レジスタと前記コントローラとの間で制御データを伝送するためのシリアル・データ伝送線とクロック信号線とを含む。前記コントローラと前記回路装置の少なくとも一方は、前記伝送線群が伝送する信号を調整することができる信号波調整回路を有する。前記信号波調整回路は、前記回路装置と前記ヘッド素子部との間でユーザ・データのリード及び／もしくはライト信号を伝送している期間において、その期間と異なる期間における信号波よりも高周波成分の少ない信号波を生成する。これによって、ヒータ・パワー制御のためのシリアル・データ伝送を起因とするデータ信号のノイズを低減する共に、動作状況に応じたシリアル・データ伝送が可能となる。なお、信号波調整回路は伝送信号の一部もしくは全部の波形を調整する。
【発明の効果】
【００２１】
本発明によれは、ディスク・ドライブ装置において、データ信号の増幅回路を含む回路装置の制御に伴うデータ信号のノイズを抑制することができる。
【発明を実施するための最良の形態】
【００２２】
以下に、本発明を適用可能な実施の形態を説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略及び簡略化がなされている。又、各図面において、同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略されている。以下においては、ディスク・ドライブ装置の一例であるハードディスク・ドライブ（ＨＤＤ）を例として、本発明の実施形態を説明する。本形態は、データ信号の増幅回路を含むＩＣの制御、特に、ＩＣのレジスタへのアクセスにその特徴を有している。
【００２３】
ＨＤＤの全体構成を説明する。図１は、ＨＤＤ１の全体構成を模式的に示すブロック図である。ＨＤＤ１は、エンクロージャ１０の外側に固定された回路基板２０を有している。回路基板２０上に、リード・ライト・チャネル（ＲＷチャネル）２１、モータ・ドライバ・ユニット２２、ロジック回路であるハードディスク・コントローラ（ＨＤＣ）とＭＰＵの集積回路（ＨＤＣ／ＭＰＵ）２３及びＲＡＭ２４などの各回路が実装されている。
【００２４】
エンクロージャ１０内において、スピンドル・モータ（ＳＰＭ）１４は所定の角速度で磁気ディスク１１を回転する。磁気ディスク１１は、データを記憶するディスクである。ＨＤＣ／ＭＰＵ２３からの制御データに従って、モータ・ドライバ・ユニット２２がＳＰＭ１４を駆動する。各ヘッド・スライダ１２は、磁気ディスク上を浮上するスライダと、スライダに固定され磁気信号と電気信号との間の変換（データの読み書き）を行うヘッド素子部とを備えている。本形態のヘッド・スライダ１２は、熱によってヘッド素子部を膨張・突出させ、ヘッド素子部と磁気ディスク１１との間のクリアランスを調整するＴＦＣ（Thermal Flyheight Control）のためのヒータを備えている。このヒータは、ヘッド素子部と磁気ディスク１１との間のクリアランスを調整する調整機構である。
【００２５】
各ヘッド・スライダ１２はアクチュエータ１６の先端部に固定されている。アクチュエータ１６はボイス・コイル・モータ（ＶＣＭ）１５に連結され、回動軸を中心に回動することによって、ヘッド・スライダ１２を回転する磁気ディスク１１上においてその半径方向に移動する。モータ・ドライバ・ユニット２２は、ＨＤＣ／ＭＰＵ２３からの制御データに従ってＶＣＭ１５を駆動する。アーム電子回路（ＡＥ：Arm Electronics）１３は、ＨＤＣ／ＭＰＵ２３からの制御データに従って複数のヘッド素子部１２の中から磁気ディスク１１にアクセス（リードもしくはライト）するヘッド・スライダ１２を選択し、リード／ライト信号の増幅を行う。また、ＡＥ１３は、ＨＤＣ／ＭＰＵ２３からの制御データに従って選択したヘッド・スライダ１２のヒータへ電力（電流）を供給し、その電力量を調整する調整回路として機能する。
【００２６】
ＲＷチャネル２１は、リード処理において、ＶＧＡ（Variable Gain Amplifier）を使用したＡＧＣ（Auto Gain Control）によりＡＥ１３から供給されたリード信号を一定の振幅となるように増幅する。その後、ＲＷチャネル２１は取得したリード信号からデータを抽出し、デコード処理を行う。デコード処理されたデータは、ＨＤＣ／ＭＰＵ２３に供給される。また、ＲＷチャネル２１は、ライト処理において、ＨＤＣ／ＭＰＵ２３から供給されたライト・データをコード変調し、さらに、コード変調されたデータをライト信号に変換してＡＥ１３に供給する。
【００２７】
コントローラの一例であるＨＤＣ／ＭＰＵ２３において、ＭＰＵはＲＡＭ２４にロードされたファーム・ウェアに従って動作する。ＨＤＣ／ＭＰＵ２３は、リード／ライト処理制御、コマンド実行順序の管理、サーボ信号を使用したヘッド・ポジショニング制御（サーボ制御）、ホスト５１との間のインターフェース制御、ディフェクト管理、エラー対応処理など、データ処理に関する必要な処理及びＨＤＤ１の全体制御を実行する。
【００２８】
図２は、磁気ディスク１１上の記録データを模式的に示している。図２に示すように、磁気ディスク１１の記録面には、磁気ディスク１１の中心から半径方向に放射状に延び、所定の角度毎に形成された複数のサーボ領域１１１と、隣り合う２つのサーボ領域１１１の間にデータ領域１１２が形成されている。サーボ領域１１１とデータ領域１１２は、所定の角度で交互に設けられている。各サーボ領域１１１には、ヘッド・スライダ１２の位置決め制御を行うためのサーボ・データが記録される。各データ領域１１２には、ユーザ・データが記録される。ユーザ・データとサーボ・データとは、それぞれ、同心円状のデータ・トラック及びサーボ・トラック毎とに記録されている。なお、データ・トラックは、磁気ディスク１１１の半径方向の位置に従って、複数のゾーンにグループ化されている。記録周波数は、ゾーンのそれぞれに設定される。図２においては、３つのゾーン１１３ａ〜１１３ｃが例示されている。
【００２９】
ＨＤＣ／ＭＰＵ２３は、ＡＥ１３のレジスタに制御データをセットすることで、ＡＥ１３の動作を制御する。ＡＥ１３は、そのレジスタ設定に従って、ヘッド・スライダ１２を選択し、あるいは、レジスタ設定が示す値のライト電流やセンス電流をヘッド・スライダ１２に供給する。また、本形態のＨＤＤ１はＴＦＣ機能を有しており、ＡＥ１３は、ＨＤＣ／ＭＰＵ２３がそのレジスタにセットしたデータが示す値のヒータ・パワーをヘッド・スライダ１２に供給する。
【００３０】
ＨＤＣ／ＭＰＵ２３とＡＥ１３との間は、シリアル・インターフェースで接続されている。図３は、本形態のＡＥ１３とＨＤＣ／ＭＰＵ２３とのインターフェースを模式的に示すブロック図である。シリアル・インターフェースの伝送線群は、イネーブル信号線３１１、クロック信号線３１２そしてシリアル・データ線３１３を含む。典型的には、ＡＥ１３はＩＣチップであり、アクチュエータの回動軸近傍に固定されている。伝送線群は、典型的には、ＦＰＣ上に配置されており、そのＦＰＣが、ＡＥ１３が実装されている基板とＨＤＣ／ＭＰＵ２３が実装されている基板の各端子に接続されている。なお、上記ＦＰＣ上には、典型的には、ＡＥ１３とＲＷチャネル２１との間を接続する、ライト・データ信号伝送線やリード・データ信号伝送線（不図示）が存在する。
【００３１】
ＡＥ１３は、制御データを格納するレジスタ・セット１３１を有している。レジスタ・セット１３１は複数のレジスタを有しており、各レジスタが異なる制御データを格納する。例えば、レジスタ・セット１３１は、選択するヘッド・スライダ、ライト電流値、センス電流値、あるいはヒータ・パワー値などを、各レジスタに格納する。各レジスタは、レジスタ・アドレスによって指定される。ＡＥ１３は、さらに、シリアル・インターフェースのインターフェース回路を有している。
【００３２】
具体的には、ＡＥ１３は、イネーブル信号のレシーバ１３２ａ、クロック信号のレシーバ１３２ｂ、そしてシリアル・データの入出力回路１３２ｃを有している。入出力回路１３２ｃは、レシーバとドライバとを有している。従って、ＨＤＣ／ＭＰＵ２３は、レジスタ・セット１３１に制御データを格納する他、レジスタ・セット１３１に格納されている制御データを読み出すことができる。
【００３３】
ＡＥ１３は内部ロジック回路１３３を有しており、内部ロジック回路１３３はＡＥ１３の内部動作を制御する。例えば、内部ロジック回路１３３は、レシーバ１３２ａが受信したイネーブル信号とレシーバ１３２ｂが受信したクロック信号とに従って、入出力回路１３２ｃが受信した制御データをレジスタ・セット１３１に格納する。また、内部ロジック回路１３３は、イネーブル信号とクロック信号に従って、レジスタ・セット１３１から読み出した制御データを、入出力回路１３２ｃを介してＨＤＣ／ＭＰＵ２３に送信する。
【００３４】
同様に、ＨＤＣ／ＭＰＵ２３も、ＡＥ１３とのシリアル・インターフェースのインターフェース回路を有している。具体的には、ＨＤＣ／ＭＰＵ２３は、イネーブル信号のドライバ２３１ａ、クロック信号のドライバ２３１ｂ、そしてシリアル・データの入出力回路２３１ｃを有している。入出力回路２３１ｃは、レシーバとドライバとを有している。内部回路２３２は、シリアル・インターフェースの通信を制御する。
【００３５】
内部回路２３２は、インターフェース回路２３１ａ〜２３１ｃを介して、ＡＥ１３に制御データを送信し、また、ＡＥ１３から制御データを取得する。具体的には、ＨＤＣ／ＭＰＵ２３は、ＡＥ１３のレジスタからの読み出し／書き込みを示すデータ、そしてレジスタのアドレスをシリアル伝送によりＡＥ１３に送る。その後、レジスタへの書き込みの場合、ＨＤＣ／ＭＰＵ２３は制御データを送信し、読み出しの場合はＡＥ１３からデータを取得する。
【００３６】
本形態のＡＥ１３とＨＤＣ／ＭＰＵ２３とは、シリアル伝送によるノイズを抑制するための回路要素及び波形を調整する機能（回路）を有している。ＡＥ１３とＨＤＣ／ＭＰＵ２３のインターフェース回路における各レシーバは、ノイズ・フィルタを有している。具体的には、ＡＥ１３のレシーバ１３２ａ、１３２ｂ及び入出力回路１３２ｃに、高周波ノイズをカットするノイズ・フィルタが実装されている。また、ＨＤＣ／ＭＰＵ２３の入出力回路２３１ｃに、高周波ノイズをカットするノイズ・フィルタが実装されている。
【００３７】
本形態のシリアル・インターフェース回路の各ドライバは、波形調整機能の一つとして波形整形機能を有している。具体的には、ＡＥ１３の入出力回路１３２ｃ、ＨＤＣ／ＭＰＵ２３のドライバ２３１ａ、２３１ｂ及び入出力回路２３２のそれぞれには、波形整形機能が実装されている。ＡＥ１３の入出力回路１３２ｃは、内部ロジック回路１３３の制御下において、波形整形を行う。同様に、ＨＤＣ／ＭＰＵ２３のドライバ２３１ａ、２３１ｂ及び入出力回路２３１ｃの波形整形機能は、内部回路２３２が制御する。波形整形機能が伝送信号の波形を整形することで、シリアル信号の高周波成分を低減し、ライト信号やリード信号のノイズを抑制することができる。
【００３８】
図４（ａ）、（ｂ）は、波形整形機能によって波形整形された信号波形の一例を模式的に示している。図４（ａ）、（ｂ）において、基準となる波形が点線で示された矩形波であり、実線で示された波形が整形された波形である。図４（ａ）に示すように、矩形を正弦波に整形することで、信号波の高周波成分を低減することができる。あるいは、図４（ｂ）に示すように、矩形波のスルーレートを小さくすることで高周波成分を小さくすることができる。これにより、ＡＥ１３とＨＤＣ／ＭＰＵ２３との間のシリアル伝送によるライト信号やリード信号のノイズを抑制することがで、磁気ディスク１１へのデータの書き込みあるいは読み出し中においても、ＡＥ１３のレジスタ設定を行うことができる。
【００３９】
また、スルーレートを小さくするあるいは矩形波を曲線波に整形して信号レベルの急激な変化を小さくすることで、ＡＥ１３やＨＤＣ／ＭＰＵ２３の電源への影響を小さくすることができる。シリアル・データ伝送による電源変動を抑えることで、ライト信号やリード信号のノイズを抑制することができる。波形整形機能としては、スルーレートを変化させる波形整形が、実装の容易さと実効性の点から好ましい。
【００４０】
ノイズ低減のための他の波形調整機能として、本形態のＨＤＣ／ＭＰＵ２３は、さらに、クロック信号の周波数を変化させるクロック周波数可変回路２３３を有している。クロック周波数可変回路２３３は、内部回路２３２が生成したクロック信号を受信し、その周波数を内部回路２３２が指定した周波数のクロック信号を生成してドライバ２３１ｂに送る。クロック周波数が低いほど、シリアル・データ伝送の高周波成分を小さくすることができる。
【００４１】
ＨＤＣ／ＭＰＵ２３は、波形整形と合わせてクロック周波数を調整することが好ましい。図４（ａ）、（ｂ）に示したように、波形整形機能が波形の立ち上がり角度を小さくして、クロック信号波形が緩やかに変化するようになると、クロック・タイミング・マージンが小さくなる。このため、これらの波形整形に合わせてクロック周波数を小さくすることで、十分なクロック・タイミング・マージンを確保することができる。
【００４２】
ヘッド・スライダ１２が磁気ディスク１１にアクセス（リードあるいはライト）している間にＡＥ１３のレジスタ設定を行う場合、シリアル・インターフェースは、シリアル・データをクロック信号の立ち上がりと立下りの双方のエッジでラッチすることが好ましい。これによって、同一レートでデータ転送する場合に、クロック周波数を半減することができる。図５（ａ）は、クロック信号の立ち上がりエッジのみでデータをラッチするケースのタイミング・チャートを示している。一方、図５（ｂ）は、クロック信号の両方のエッジでデータをラッチするケースのタイミング・チャートを示している。
【００４３】
図５（ａ）、（ｂ）の双方において、８ビットのシリアル・データのデータ転送レートは同一である。図５（ｂ）に示した両エッジでラッチする信号伝送のクロック周波数は、図５（ａ）に示した片側エッジでラッチする信号伝送の半分となっている。なお、イネーブル信号は、ＬＯＷレベルにおいてイネーブルを示し、ＨＩＧＨレベルにおいてディスエーブルを示している。
【００４４】
ＨＤＣ／ＭＰＵ２３及びＡＥ１３は、動作状態に応じてシリアル・インターフェースの信号波を変化させる。図３及び図４を参照して説明したように、ＨＤＣ／ＭＰＵ２３とＡＥ１３とは、ＡＥ１３のレジスタ設定のインターフェースにおいて、波形整形機能とクロック周波数調整機能とを有している。ヘッド・スライダ１２が磁気ディスク１１にアクセスしている間は、リード・データ信号、ライト・データ信号あるいはサーボ・データ信号のノイズ発生を抑制するように、ＨＤＣ／ＭＰＵ２３とＡＥ１３とは信号波を調整する。例えば、ＨＤＣ／ＭＰＵ２３とＡＥ１３とは、信号波形のスルーレートを小さくし、あるいは、クロック周波数を小さくする。このような処理は、例えば、ＴＦＣヒータ・パワーを、フォローイングしながらリード／ライトする間にも頻繁に変更する場合に有効である。
【００４５】
これに対して、ヘッド選択など、ヘッド・スライダ１２が磁気ディスク１１にアクセスする前のレジスタ設定は、データ信号にノイズを発生させることはない。そのため、ＨＤＣ／ＭＰＵ２３及びＡＥ１３は、ヘッド・スライダ１２が磁気ディスク１１にアクセスしている期間と異なる期間においては、アクセス期間のシリアル・データ伝送とは、異なる信号波を使用することができる。例えば、アクセス期間と異なる特定の期間において、スルーレートはアクセス期間よりも大きく設定される。あるいは、クロック周波数が、アクセス期間よりも大きく設定される。これにより、高速で安定してレジスタ設定を行うことができる。
【００４６】
同様に、ＨＤＤ１は、シリアル・データのラッチ・タイミングを動作条件に応じて変化させることが好ましい。図５を参照して説明したように、ヘッド・スライダ１２が磁気ディスク１１にアクセスしている期間において、シリアル・データはクロック信号の両エッジでラッチされる。これに対して、アクセス期間と異なる特定の期間において、シリアル・データはクロック信号の片側のエッジでラッチされる。このように、ＨＤＤ１の動作条件に従って、波形、周波数あるいはラッチ・タイミングなど、ＡＥ１３とＨＤＣ／ＭＰＵ２３のシリアル・データ転送の信号波を変化させることで、データ信号のノイズを低減することができると共に、各タイミングに適したレジスタ設定を行うことができる。
【００４７】
次に、ＡＥ１３のレジスタ・セット１３１に格納された制御データをＡＥ１３の回路動作に反映させるタイミングについて説明する。磁気ディスク１１からのユーザ・データあるいはサーボ・データの読み出しをしている間、あるいはユーザ・データの書き込みをしている間に、ＡＥ１３のレジスタ設定をその内部回路動作に反映させると、データ信号にノイズが発生することがある。そのため、レジスタの値が有効になるタイミングを、ヘッド・スライダ１２がユーザ・データやサーボ・データを読み出している期間、また、ユーザ・データを書き込んでいる期間と異なる期間に設定することが好ましい。
【００４８】
ＨＤＣ／ＭＰＵ２３とＡＥ１３との間のシリアル・データ伝送において、イネーブル信号の変化によってレジスタのデータが有効となる。イネーブル信号を、リード・アクセス、ライト・アクセスそしてサーボ・アクセス中を外した期間に変化させることで、これらのデータ信号にノイズが発生することを避けることができる。具体的な例を、図６（ａ）〜（ｃ）のタイミング・チャートを参照して説明する。ＨＤＣ／ＭＰＵ２３が、レジスタ・セット１３１にＴＦＣのヒータ・パワー値をセットする例を説明する。
【００４９】
ＨＤＣ／ＭＰＵ２３は、ＲＷチャネル２１のサーボＶＧＡのゲイン値（サーボＶＧＡ値）を参照して、ヘッド・スライダ１２の浮上高（クリアランス）を特定する。ＲＷチャネル２１は、ＡＧＣ機能を有しており、サーボ・データ内の特定の信号の振幅が一定となるように、ヘッド・スライダ１２からの信号を増幅する。従って、サーボＶＧＡ値は、ヘッド・スライダ１２が読み出したサーボ信号の振幅とは反比例関係にあり、クリアランスとは比例関係にある。
【００５０】
ＨＤＣ／ＭＰＵ２３は、シークしたターゲット・データ・トラックをフォローイングしている間、サーボ・データ毎に、そのサーボＶＧＡ値に対応したヒータ・パワー値を決定し、その値をＡＥ１３のレジスタ・セット１３１に格納する。例えば、ＨＤＣ／ＭＰＵ２３は、データ書き込みあるいはデータ読み出しのトラック・フォローイング中において、同一データ・トラック上のターゲット・セクタ間の各サーボ・データにおいて、ヒータ・パワー値のレジスタ設定を行う。
【００５１】
図６（ａ）のシーケンスにおいて、ＨＤＣ／ＭＰＵ２３は、ヘッド・スライダ１２がユーザ・データを読み出している（リード・アクセス）間にレジスタにヒータ・パワー値をセットし、読み出し終了後であってサーボ読み出し（サーボ・アクセス）開始前に、イネーブル信号を変化させてレジスタ値を有効にする。図６（ａ）において、SERVOのラインはサーボ・データの読み出し期間を示しており、SERVOがＨＩＧＨの間、サーボ・データが読み出されている。DATA READのラインはユーザ・データの読み出し期間を示しており、DATA READがＨＩＧＨの間、ユーザ・データが読み出されている。DATA WRITEのラインはユーザ・データの書き込み期間を示しており、DATA WRITEがＨＩＧＨの間、ユーザ・データが書き込まれている。
【００５２】
ENABLEのラインはイネーブル信号を示しており、ＨＩＧＨレベルがディスエーブルを示し、ＬＯＷレベルがエーブルを示している。イネーブル信号がＬＯＷからＨＩＧＨに変化するタイミングで、レジスタのヒータ・パワー値が有効となり、回路動作に反映される。
【００５３】
上述のように、データの読み出し処理のトラック・フォローイング中に、ユーザ・データの読み出し期間とサーボ・データの読み出し期間との間において、レジスタのヒータ・パワー値を有効にする。これにより、レジスタ・アクセスに相応の処理時間を要する場合であっても、その値が反映された回路動作に伴うノイズが、データ信号に発生することを防ぐことができる。なお、図６（ａ）の例と異なり、サーボ読み出しが終了した後、ユーザ・データの読み出しが開始される前にイネーブル信号を変化させてもよい。また、リード・アクセス中のレジスタ設定は、上述の信号波調整を行うことで、ノイズを抑制することができる。
【００５４】
図６（ｂ）のシーケンスにおいて、ＨＤＣ／ＭＰＵ２３は、ヘッド・スライダ１２がユーザ・データを書き込み（ライト・アクセス）している間にレジスタにヒータ・パワー値をセットし、書き込み終了後であってサーボ読み出し開始前に、イネーブル信号を変化させてレジスタ値を有効にする。データの書き込み処理のトラック・フォローイング中に、ライト・アクセス期間とサーボ・アクセス期間との間において、レジスタのヒータ・パワー値を有効にする。これにより、レジスタ設定が反映された回路動作に伴うノイズが、ライト・データ信号に発生することを防ぐことができる。なお、サーボ・アクセスが終了した後、ユーザ・データの読み出しが開始される前にイネーブル信号を変化させてもよい。
【００５５】
図６（ｃ）のシーケンスにおいて、ＨＤＣ／ＭＰＵ２３は、ヘッド・スライダ１２がサーボ・アクセスの間にレジスタにヒータ・パワー値をセットし、サーボ・アクセス終了後であってリード・アクセスあるいはライト・アクセスの開始前に、イネーブル信号を変化させてレジスタ値を有効にする。これにより、レジスタ設定が反映された回路動作に伴うノイズが、リード・データ信号あるいはライト・データ信号に発生することを防ぐことができる。
【００５６】
以上、本発明を好ましい実施形態を例として説明したが、本発明が上記の実施形態に限定されるものではない。当業者であれば、上記の実施形態の各要素を、本発明の範囲において容易に変更、追加、変換することが可能である。例えば、本形態のＡＥ制御を、磁気ディスク以外のディスクを利用するディスク・ドライブ装置に適用することができる。また、ＡＥはアクチュエータに固定されている必要はなく、エンクロージャの外に実装されていてもよい。本発明のＡＥ制御は、ＴＦＣに特に有用であるが、それ以外のＡＥのレジスタ設定に適用することができる。
【００５７】
上記波形整形機能やクロック周波数可変機能などの各要素は、全てＨＤＤに実装されていることが好ましいが、これらの要素の一部が実装されている場合であっても、各要素がそれぞれ効果を奏することができる。また、各ドライバが波形整形機能を有していることが好ましいが、一部の信号のドライバのみがこの機能を有することができる。ＨＤＤは、シリアル・インターフェースの信号波形やクロック周波数を動作状態に応じて変化させることが好ましいが、これらの機能を使用してパワーＯＮ時や製造工程においてこれらの機能を利用して信号波を調整してもよい。また、ＨＤＤは、ヘッド・スライダのアクセス期間以外の一部の期間においても、アクセス期間と同様の信号波（波形や周波数）を使用してもよい。
【図面の簡単な説明】
【００５８】
【図１】本実施形態に係るＨＤＤの全体構成を模式的に示すブロック図である。
【図２】本実施形態に係る磁気ディスクに記録されているユーザ・データとサーボ・データを模式的に示す図である。
【図３】本実施形態に係るＨＤＤにおいて、ヘッド・アンプＩＣとＨＤＣ／ＭＰＵとの間の制御データのシリアル・インターフェースを模式的に示すブロック図である。
【図４】本実施形態において、ヘッド・アンプＩＣとＨＤＣ／ＭＰＵとの間のシリアル・インターフェースにおける波形整形の一例を模式的に示す図である。
【図５】本実施形態において、ヘッド・アンプＩＣとＨＤＣ／ＭＰＵとの間のシリアル・インターフェースにおけるシリアル・データのラッチ・タイミングを説明する模式図である。
【図６】本実施形態において、ヘッド・アンプＩＣのレジスタ設定を有効にするタイミングの例を示すタイミング・チャートである。
【図７】従来の技術において、ヘッド信号の増幅回路を含むＩＣのレジスタへのシリアル・アクセスによって、リード・データ信号にノイズが発生する様子を示す図である。
【符号の説明】
【００５９】
１  ハード・ディスク・ドライブ、１０  エンクロージャ、１１  磁気ディスク
１２  ヘッド・スライダ、１３  アーム・エレクトロニクス（ＡＥ）、２０  回路基板
２１  ＲＷチャネル、２２  モータ・ドライバ・ユニット、２３  ＨＤＣ／ＭＰＵ
２４  ＲＡＭ、５１  ホスト、１１１  サーボ領域、１１２  データ領域
１１３ａ〜１１３ｃ  ゾーン、１３１  レジスタ・セット
１３２ａ  イネーブル信号のレシーバ、１３２ｂ  クロック信号のレシーバ
１３２ｃ  シリアル・データの入出力回路、１３３  ＡＥの内部ロジック回路
２３１ａ  イネーブル信号のドライバ、２３１ｂ  クロック信号のドライバ
２３１ｃ  シリアル・データの入出力回路、２３２  ＨＤＣ／ＭＰＵの内部回路
２３３  クロック周波数可変回路、３１１  イネーブル信号線、３１２  クロック信号線
３１３  シリアル・データ線
【図１】
2008269684.tif 000003
【図２】
2008269684.tif 000004
【図３】
2008269684.tif 000005
【図４】
2008269684.tif 000006
【図５】
2008269684.tif 000007
【図６】
2008269684.tif 000008
【図７】
2008269684.tif 000009