(57)【要約】【課題】電子移動性に優れたチャネル層をゲート絶縁層に重ねて成膜可能な薄膜トランジスタの製造方法を提供する。【解決手段】シャワープレートから原料ガスであるモノシラン（ＳｉＨ４ ）ガスを真空槽内に導入する。そして、電極板に１００ｋＨｚ以上２ＭＨｚ以下の周波数の交流電圧、例えば８００ｋＨｚの交流電圧を印加する。交流電圧の出力密度が０．０１〜０．１Ｗ／ｃｍ２の範囲になるようにして、低出力でゲート絶縁膜５２の上にアモルファスシリコンからなるチャネル層５３の下層膜５３ａを成膜する。【選択図】図３
2008263117.tif 000002
【特許請求の範囲】
【請求項１】
アモルファスシリコンからなるチャネル層と、前記チャネル層に接触する二個のオーミックコンタクト層と、前記チャネル層に接触して配置されたゲート絶縁膜と、前記ゲート絶縁膜に接触して配置されたゲート電極と、二個の前記オーミックコンタクト層にそれぞれ接続されたソース電極とドレイン電極とを有し、
前記ゲート電極に印加するゲート電圧によって前記チャネル層の前記ゲート絶縁膜と接触する部分と導通し、二個の前記オーミックコンタクト層の間を接続し、前記ソース電極と前記ドレイン電極の間に電流を流す薄膜トランジスタを基板上に製造するトランジスタ製造方法であって、
前記チャネル層は、一面が前記ゲート絶縁膜に接する下層膜と、この下層膜に重ねて成膜される少なくとも１層以上の上層膜とからなり、
前記基板を真空槽内の電極板上に配置し、前記電極板と対向配置されたシャワープレートから、前記真空槽内にアモルファスシリコンの原料ガスを導入し、前記真空槽内の圧力を１０Ｐａ以上５００Ｐａ以下にして、前記シャワープレートと前記真空槽を接地させた状態で、前記電極板に１００ｋＨｚ以上２ＭＨｚ以下の交流電圧を印加し、前記原料ガスのプラズマを発生させ、
前記下層膜が前記上層膜よりも成膜速度が低くなるように前記チャネル層を形成したことを特徴とするトランジスタ製造方法。
【請求項２】
前記下層膜は、成膜速度が５ｎｍ／分以上１５ｎｍ／分以下で成膜されることを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
【請求項３】
前記下層膜は、０．０１〜０．１Ｗ／ｃｍ２の範囲の出力密度で成膜されることを特徴とする請求項１または２に記載の薄膜トランジスタの製造方法。
【請求項４】
前記下層膜は、前記真空槽内の圧力が５０Ｐａ以上２００Ｐａ以下の範囲で成膜されることを特徴とする請求項１ないし３いずれか１項に記載の薄膜トランジスタの製造方法。
【請求項５】
前記下層膜は、膜厚が１０ｎｍ以上５０ｎｍ以下であることを特徴とする請求項１ないし４いずれか１項に記載の薄膜トランジスタの製造方法。
【請求項６】
前記上層膜は少なくとも２層以上あり、前記オーミックコンタクト層に近い上層膜ほど成膜速度を高くしたことを特徴とする請求項１ないし５いずれか１項に記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタの製造方法および成膜装置に関するもので、詳しくは、薄膜トランジスタを構成するチャネル層の形成に関する。
【背景技術】
【０００２】
薄膜トランジスタは、例えば、液晶ディスプレイ構成上の主要な機能のひとつであり、そのゲート絶縁層（窒化シリコン膜）、チャネル層（アモルファスシリコン膜）、オーミックコンタクト層（ｎ型アモルファスシリコン膜）は、プラズマＣＶＤ方法によって成膜することができる。
【０００３】
チャネル層の電子移動度は、薄膜トランジスタの特性を向上させる上で重要であるが、ゲート絶縁層に重ねてチャネル層を成膜する際に、チャネル層のゲート絶縁層との境界部分で生じる成膜ダメージを最小限に抑えることが、チャネル層の電子移動度を向上させるのに重要であることが知られている。
【０００４】
このため、ゲート絶縁層に重ねてチャネル層を成膜する際に、ゲート絶縁層との境界付近だけチャネル層の成膜速度を下げて低速で成膜することにより、チャネル層のゲート絶縁層との境界部分で生じる成膜ダメージを低減する方法が知られている（例えば、特許文献１、特許文献２参照）。
【特許文献１】特開平７−１３５３１９号公報
【特許文献２】特開平８−１１１５３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述したような従来のようなチャネル層の形成方法では、チャネル層のゲート絶縁層との境界部分で生じる成膜ダメージは、必ずしも十分に低減されておらず、チャネル層の電子移動度の更なる向上が望まれていた。
【０００６】
また、従来の成膜装置（プラズマＣＶＤ装置）では、１３．５６ＭＨｚの高周波交流電源が使用されており、基板サイズの大型化に伴い、この高周波電流ではアノードとカソードの電極間に定在波が発生し、電極面内の電位が不均一なるため、原料ガスを均一に活性化することが原理的に困難になっている。このため、膜厚の均一性に優れたチャネル層を成膜することが困難であった。
【０００７】
本発明は、上記事情に鑑みてなされたものであって、電子移動性に優れたチャネル層をゲート絶縁層に重ねて成膜可能な薄膜トランジスタの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明は次のような薄膜トランジスタの製造方法を提供した。すなわち、本発明の薄膜トランジスタの製造方法では、アモルファスシリコンからなるチャネル層と、前記チャネル層に接触する二個のオーミックコンタクト層と、前記チャネル層に接触して配置されたゲート絶縁膜と、前記ゲート絶縁膜に接触して配置されたゲート電極と、二個の前記オーミックコンタクト層にそれぞれ接続されたソース電極とドレイン電極とを有し、
前記ゲート電極に印加するゲート電圧によって前記チャネル層の前記ゲート絶縁膜と接触する部分と導通し、二個の前記オーミックコンタクト層の間を接続し、前記ソース電極と前記ドレイン電極の間に電流を流す薄膜トランジスタを基板上に製造するトランジスタ製造方法であって、
前記チャネル層は、一面が前記ゲート絶縁膜に接する下層膜と、この下層膜に重ねて成膜される少なくとも１層以上の上層膜とからなり、
前記基板を真空槽内の電極板上に配置し、前記電極板と対向配置されたシャワープレートから、前記真空槽内にアモルファスシリコンの原料ガスを導入し、前記真空槽内の圧力を１０Ｐａ以上５００Ｐａ以下にして、前記シャワープレートと前記真空槽を接地させた状態で、前記電極板に１００ｋＨｚ以上２ＭＨｚ以下の交流電圧を印加し、前記原料ガスのプラズマを発生させ、
前記下層膜が前記上層膜よりも成膜速度が低くなるように前記チャネル層を形成したことを特徴とする。
【０００９】
前記下層膜は、成膜速度が５ｎｍ／分以上１５ｎｍ／分以下で成膜されることが好ましい。前記下層膜は、０．０１〜０．１Ｗ／ｃｍ２の範囲の出力密度で成膜されることが好ましい。前記下層膜は、前記真空槽内の圧力が５０Ｐａ以上２００Ｐａ以下の範囲で成膜されることが好ましい。前記下層膜は、膜厚が１０ｎｍ以上５０ｎｍ以下であることが好ましい。前記上層膜は少なくとも２層以上あり、前記オーミックコンタクト層に近い上層膜ほど成膜速度を高くするのが好ましい。
【発明の効果】
【００１０】
本発明の薄膜トランジスタの製造方法によれば、チャネル層の成膜時に、ゲート絶縁膜に接する初期成膜領域として、低出力の電圧で成膜速度を低く抑えた薄い下層膜を成膜し、この下層膜の上に、高出力の電圧で下層膜成膜時よりも高い成膜速度で上層膜を成膜することによって、チャネル層とゲート絶縁膜との界面で、成膜時のプラズマによるダメージが低減される。チャネル層のゲート絶縁膜との界面部分で成膜ダメージを減らすことによって、チャネル層の電子移動度が向上する。これによって、最終的に形成される薄膜トランジスタの電気的な特性を向上させることが可能になる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明に係る薄膜トランジスタの製造方法の最良の形態について、図面に基づき説明する。なお、本実施形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。
【００１２】
まず、本発明の薄膜トランジスタの製造方法の説明に先立って、薄膜トランジスタの製造に用いられる成膜装置について説明する。図１は、本発明の成膜装置の一例を示す断面図である。成膜装置１は真空槽２を有している。真空槽２には真空排気系２０が接続されている。この真空排気系２０は、真空槽２の内部空間Ｓを１０Ｐａ以上５００Ｐａ以下の圧力範囲の減圧雰囲気に保つ。
【００１３】
真空槽２の内部空間Ｓには、加熱装置７が設けられている。加熱装置７の上には、例えば板状の絶縁物８が配置されている。この絶縁物８の上には電極板９が重ねて配置されている。絶縁物８は、加熱装置７や真空槽２に対して電極板９を電気的に絶縁させる。
【００１４】
真空槽２の内部空間Ｓの上部には、シャワーヘッド３が配置されている。このシャワーヘッド３が電極板９の上面に対向する側にはシャワープレート４が取り付けられている。シャワーヘッド３の内部は、空洞３ａとなっており、シャワープレート４には、この空洞３ａと連通する多数の孔４ａが形成されている。電極板９とシャワープレート４は、例えば３０ｍｍ以上の離間距離を保って互いに平行に配置されている。
【００１５】
シャワーヘッド３の空洞３ａには、原料ガス供給系１１が接続されており、シャワーヘッド３に向けて原料ガスが供給すると、シャワープレート４の孔４ａから、供給された原料ガスが真空槽２の内部空間Ｓに導入される。
【００１６】
電極板９は交流電源３０に電気的に接続される。交流電源３０は、電極板９に対して１００ｋＨｚ以上２ＭＨｚ以下の範囲の周波数の交流電圧を印加する。一方、シャワープレート４と真空槽２とは電気的に接地され、接地電位に保たれている。
【００１７】
このような構成の成膜装置を用いて、例えば基板などに薄膜を成膜する場合、まず、成膜装置１の真空排気系２０によって真空槽２内を排気し、真空槽２の内部空間Ｓを減圧雰囲気にする。そして、この減圧雰囲気を維持したまま真空槽２内の電極板９に基板１０を載置する。加熱装置７を動作させ発熱させ、熱伝導によって絶縁物８および電極板９を介して、基板１０を所定の温度まで昇温させる。そして、原料ガス供給系１１から原料ガスＧをシャワープレート４に向けて供給し、圧力を１０〜５００Ｐａに調整する。原料ガスＧはシャワープレート４の孔４ａから真空槽２内に向けて噴射される。
【００１８】
このように、真空槽２に原料ガスＧが導入され、真空槽２内が真空環境に保たれ、基板１０が加熱された状態で、交流電源３０を動作させ、電極板９に交流電圧を印加する。電極板９に印加する交流電圧は、１００ｋＨｚ以上２ＭＨｚ以下の範囲の周波数、例えば８００ｋＨｚとされる。
【００１９】
シャワープレート４は接地電位であり、シャワープレート４をアノード電極（接地電位）、電極板９をカソード電極とする容量結合によってグロー放電が発生し、アノード電極とカソード電極の間に原料ガスのプラズマＰが発生する。
【００２０】
印加電圧の周波数は、従来は一般的に１３．５６ＭＨｚであるが、本発明においては、１００ｋＨｚ以上２ＭＨｚ以下の範囲の低い周波数を用いることによって、基板１０の近傍に偏在するようにプラズマＰが発生する。活性化した原料ガスのプラズマＰが基板１０の表面に到達すると、基板１０の表面に反応生成物が堆積し、原料ガスの薄膜が形成される。プラズマＰはシャワープレート４からから離れた位置に偏在して発生しているので、シャワープレート４には薄膜は堆積せず、基板１０の表面に多く堆積し、成膜速度が速くなる。
【００２１】
上述した成膜装置を用い、本発明の薄膜トランジスタの製造方法を図１〜図３を参照しつつ説明する。図２、図３は、本発明の薄膜トランジスタの製造方法を段階的に示した断面図である。
【００２２】
薄膜トランジスタの製造にあたっては、まず、基板５０を用意し、この基板の一面にゲート電極５１を形成する（図２（ａ）参照）。基板５０は、例えばガラス基板であればよい。次に、ゲート電極５１を覆うように、基板５０上にゲート絶縁膜５２を成膜する。このゲート絶縁膜５２は、例えば、窒化シリコン膜であればよい。ゲート絶縁膜５２は、図１に示す成膜装置１を用い、モノシランとアンモニアガスからなる混合ガスを原料ガスＧとして窒化シリコン膜を成膜すればよい。
【００２３】
次に、このゲート絶縁膜５２に重ねてチャネル層５３を形成する。まず最初にチャネル層５３のうち、一面がゲート絶縁膜５２と接する下層膜５３ａを低い成膜速度で成膜する。例えば、図１に示す成膜装置１の電極板９上に、ゲート電極５１を覆うゲート絶縁膜５２が成膜された基板１０を載置した状態で、真空槽２の内部空間Ｓを減圧雰囲気にする。
【００２４】
そして、原料ガス供給系１１からシャワープレート４を介して原料ガスであるモノシラン（ＳｉＨ４ ）ガスを真空槽２内に導入し、圧力を５０〜２００Ｐａに調整する。そして、電極板９に１００ｋＨｚ以上２ＭＨｚ以下の周波数の交流電圧、例えば８００ｋＨｚの交流電圧を印加する。交流電圧の出力密度が０．０１〜０．１Ｗ／ｃｍ２の範囲になるようにして、低出力でゲート絶縁膜５２の上にアモルファスシリコンからなるチャネル層５３の下層膜５３ａを成膜する。
【００２５】
電極板９に上述したような電圧条件の交流電圧を印加すると、シャワープレート４をアノード電極（接地電位）、電極板９をカソード電極とする容量結合によってグロー放電が発生し、アノード電極とカソード電極の間にモノシランのプラズマＰが発生する。そして、活性化したラジカルがゲート絶縁膜５２の表面に到達すると反応が進行し、ゲート絶縁膜５２の表面に反応生成物であるアモルファスシリコンが堆積し、チャネル層５３を成す下層膜５３ａが形成される（図２（ｃ）参照）。    
【００２６】
下層膜５３ａは、上述したような電圧条件で、成膜速度が５ｎｍ／分以上１５ｎｍ／分以下になるように成膜すればよい。また、下層膜５３ａの厚みは、１０〜５０ｎｍの範囲になるように成膜するのが好ましい。
【００２７】
下層膜５３ａの形成後、この下層膜５３ａの成膜速度よりも高い成膜速度で、チャネル層５３を成す上層膜５３ｂを下層膜５３ａに重ねて成膜する（図２（ｄ）参照）。すなわち、シャワープレート４から原料ガスであるモノシラン（ＳｉＨ４ ）ガスを真空槽２内に導入し、電極板９に１００ｋＨｚ以上２ＭＨｚ以下の周波数の交流電圧、例えば８００ｋＨｚの交流電圧を印加する。交流電圧の出力密度が０．１〜１．０Ｗ／ｃｍ２の範囲になるようにして、下層膜５３ａ成膜時よりも高出力で下層膜５３ａの上にアモルファスシリコンからなるチャネル層５３の上層膜５３ｂを成膜する。
【００２８】
上層膜５３ｂは、上述したような電圧条件で、成膜速度が１５ｎｍ／分より大きくなるように成膜することができる。また、上層膜５３ｂの厚みは下層膜５３ａと合わせて２００ｎｍ程度になるように成膜するのが好ましい。
【００２９】
以上の手順によって、下層膜５３ａと上層膜５３ｂの二段階成膜によるチャネル層５３が成膜される。チャネル層５３の成膜時に、ゲート絶縁膜５２に接する初期成膜領域として、低出力の電圧で成膜速度を低く抑えた薄い下層膜５３ａを成膜し、この下層膜５３ａの上に、高出力の電圧で下層膜５３ａ成膜時よりも高い成膜速度で上層膜５３ｂを成膜することによって、チャネル層５３とゲート絶縁膜５２との界面で、成膜時のプラズマによるダメージが低減される。チャネル層５３のゲート絶縁膜５２との界面部分で成膜ダメージを減らすことによって、チャネル層５３の電子移動度が向上する。これによって、最終的に形成される薄膜トランジスタの電気的な特性を向上させることが可能になる。
【００３０】
以上のように、下層膜５３ａと上層膜５３ｂの二段階成膜によってチャネル層５３を成膜した後、チャネル層５３に重ねてｎ型アモルファスシリコン膜から成るオーミックコンタクト層５４を成膜する（図３（ａ）参照）。そして、これら積層部分の不要部をエッチングなどによって除去した後（図３（ｂ）参照）、オーミックコンタクト層５４に接続されたソース電極５５とドレイン電極５６とを形成する（図３（ｃ）参照）。
【００３１】
最後に、エッチングなどによって、ソース電極５５とドレイン電極５６との間でオーミックコンタクト層５４を分離させると、本発明の薄膜トランジスタの製造方法による薄膜トランジスタ５９を得ることができる（図３（ｄ）参照）。この後、全体を覆う保護膜などを更に形成するのも好ましい。
【００３２】
なお、上述した本発明の薄膜トランジスタの製造方法では、チャネル層５３を構成する上層膜５３ｂを一層としたが、上層膜は２層以上の複層から構成されていても良い。図４は、本発明の薄膜トランジスタの製造方法によって製造した他の実施形態の薄膜トランジスタを示す断面図である。なお、図３（ｄ）に示す薄膜トランジスタと同様の構成部分は同一の番号を付してある。
【００３３】
図４に示す薄膜トランジスタ６０を構成するチャネル層６１は、ゲート絶縁膜５２に接する初期成膜領域である下層膜６１ａと、２層構造の上層膜６１、すなわち第一上層膜６１ｂおよび第二上層膜６１ｃとから構成されている。
【００３４】
このチャネル層６１の成膜にあたっては、前述した第一実施形態での製造方法に挙げたような低出力の電圧によって、低い成膜速度で下層膜６１ａをゲート絶縁膜５２の上に成膜する。そして、この下層膜６１ａの上に、下層膜６１ａの成膜速度よりも高い成膜速度で第一上層膜６１ｂし、さらに、第一上層膜６１ｂの成膜速度よりも更に高い成膜速度で第二上層膜６１ｃを成膜する。
【００３５】
このように、上層膜６１を複数の層から構成し、オーミックコンタクト層５４に近い上層膜ほど成膜速度を高くすることによって、チャネル層６１がゲート絶縁膜５２と接する部分での成膜ダメージを抑えつつ、チャネル層６１全体の成膜速度を高め、薄膜トランジスタ６０の製造効率を向上させることが可能になる。
【００３６】
なお、図４に示す薄膜トランジスタ６０において、チャネル層６１の具体的な成膜例を挙げるなら、下層膜６１ａは、出力密度０．０２Ｗ／ｃｍ２、成膜速度５ｎｍ／分、厚み１０ｎｍ、第一上層膜６１ｂは、出力密度０．１Ｗ／ｃｍ２、成膜速度３０ｎｍ／分、厚み３０ｎｍ、第二上層膜６１ｃは、出力密度０．２Ｗ／ｃｍ２、成膜速度１５０ｎｍ／分、厚み１６０ｎｍである。
【００３７】
なお、当然のことながら、上述した構造の薄膜トランジスタは、本発明の薄膜トランジスタの製造方法によって製造される薄膜トランジスタの一例に過ぎない。本発明の薄膜トランジスタの製造方法は、上述した構造の薄膜トランジスタの製造に限定されるものではない。ゲート絶縁膜に接するチャネル層を備えた薄膜トランジスタであれば、どのような構造のものであっても、同様に適用することができる。
【実施例】
【００３８】
本発明の効果を検証した。図１に示す本発明の成膜装置を用いて、電極板に８００ｋＨｚの周波数の交流電圧を印加し（カソードＣＶＤ）、ゲート絶縁膜を成膜した基板を用いて、ゲート絶縁膜にチャネル層を成膜した。チャネル層の成膜時に、ゲート絶縁膜と接する初期成膜領域を低出力で低い成膜速度で下層膜を成膜した後、高出力で高い成膜速度で上層膜を成膜した。この下層膜の成膜時間を３０秒，６０秒にそれぞれしたものを本発明の実施例１，２とした。また、ゲート絶縁膜と接する初期成膜領域から高出力で高い成膜速度で成膜した上層膜だけのものを従来の比較例とした（下層膜成膜時間０）。
【００３９】
これら実施例１，２および比較例におけるチャネル層の成膜ダメージを評価するために、チャネル層の電子移動度を測定した。この測定結果を表１に示す。
【００４０】
【表１】
2008263117.tif 000003
【００４１】
表１に示す測定結果によれば、本発明の製造方法によって成膜した薄膜トランジスタのチャネル層は、従来の比較例より電子移動度が向上している。特に、ゲート絶縁膜と接する初期成膜領域を成す下層膜を厚くするほど、電子移動度が向上することが確認された。
【図面の簡単な説明】
【００４２】
【図１】成膜装置の一例を示す断面図である。
【図２】本発明の薄膜トランジスタの製造方法の一例を示す断面図である。
【図３】本発明の薄膜トランジスタの製造方法の一例を示す断面図である。
【図４】本発明の薄膜トランジスタの製造方法の他の一例を示す断面図である。
【符号の説明】
【００４３】
２  真空槽
４  シャワープレート
９  電極板
１０  基板
５２  ゲート絶縁膜
５３  チャネル層
５３ａ  下層膜
５３ｂ  上層膜
５４  オーミックコンタクト層
【図１】
2008263117.tif 000004
【図２】
2008263117.tif 000005
【図３】
2008263117.tif 000006
【図４】
2008263117.tif 000007