(57)【要約】【課題】高温動作時のコレクタ−エミッタ間飽和電圧Vceが従来例より小さく、かつ立下り時間tfも従来例より短く、さらにパンチスルーの発生が防止されるＩＧＢＴを提供する。【解決手段】本発明のＩＧＢＴは、第１導電型の第１の半導体領域と、第１の半導体領域の一方の主面側に形成された第２導電型の第２の半導体領域と、第２の半導体領域内の表面に形成された第１導電型の第３の半導体領域と、第１の半導体領域の他方の主面側に所定の距離を有して形成された第１導電型の第４の半導体領域と、第４の半導体領域内の表面に形成された第２導電型の第５の半導体領域と、第２の半導体領域に絶縁膜を介して形成されたゲート電極と、第１の半導体の他方の主面側に形成されたコレクタ電極とを有し、第１の半導体領域、第４の半導体領域及び前記第５の半導体領域が半導体基板の他方の主面に露出し、それぞれがコレクタ電極と接合していることを特徴とする。【選択図】図１
2008047772.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１の半導体領域と、
該第１の半導体領域の一方の主面側に形成された第２導電型の第２の半導体領域と、    該第２の半導体領域内の表面に形成された第１導電型の第３の半導体領域と、
前記第１の半導体領域の他方の主面側に所定の距離を有して形成された第１導電型の第４の半導体領域と、
該第４の半導体領域内の表面に形成された第２導電型の第５の半導体領域と、
前記第２の半導体領域に絶縁膜を介して形成されたゲート電極と、
前記第１の半導体の他方の主面側に形成されたコレクタ電極と
を有し、
前記第１の半導体領域、第４の半導体領域及び前記第５の半導体領域が前記半導体基板の他方の主面に露出し、それぞれがコレクタ電極と接合していることを特徴とする絶縁ゲート型バイポーラトランジスタ。
【請求項２】
第１導電型の第１の半導体領域と、
該第１の半導体領域の一方の主面側に形成された溝と、
該溝の側壁に形成された第２導電型の第２の半導体領域と、
該第２の半導体領域内の表面に形成された第１導電型の第３の半導体領域と、
前記第１の半導体領域の他方の主面側に所定の距離を有して形成された第１導電型の第４の半導体領域と、
該第４の半導体領域内の表面に形成された第２導電型の第５の半導体領域と、
前記溝内部に絶縁膜を介して形成されたゲート電極と、
前記第１の半導体の他方の主面側に形成されたコレクタ電極と
を有し、
前記第１の半導体領域、第４の半導体領域及び前記第５の半導体領域が前記半導体基板の他方の主面に露出し、それぞれがコレクタ電極と接合していることを特徴とする絶縁ゲート型バイポーラトランジスタ。
【請求項３】
前記第４及び第５の半導体領域が前記コレクタ電極と抵抗性接触され、前記第１の半導体領域がコレクタ電極とショットキ接触していることを特徴とする請求項１または請求項２に記載の絶縁ゲート型バイポーラトランジスタ。
【請求項４】
前記第５の半導体領域が前記第４の半導体領域を介して前記第１の半導体領域の他方の主面に形成されていることを特徴とする請求項１から請求項３のいずれかに記載の絶縁ゲート型バイポーラトランジスタ。
【請求項５】
前記第４の半導体層が第１の半導体層に比較して高い不純物濃度にて形成されていることを特徴とする請求項１から請求項４のいずれかに記載のゲート絶縁型バイポーラトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高耐圧の半導体装置に係わり、特に電源回路等に用いられる絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）に関する。
【背景技術】
【０００２】
近年、絶縁ゲート型バイポーラトランジスタは、ゲート絶縁性を有するＭＯＳＦＥＴと、大電流のスイッチング特性を有するバイポーラとの双方の長所の特性を有するため、電源回路等に用いられるようになっている。
この絶縁ゲート型バイポーラトランジスタの構造として、図３に示すように、Ｎ型ベース領域１の下側全面に、このＮ型ベース領域１とは反対導電型のＰ型のコレクタ領域５を形成して成る絶縁ゲート型バイポーラトランジスタ（以下、第１の絶縁ゲート型バイポーラトランジスタという）は公知である。
【０００３】
上記第１の絶縁ゲート型バイポーラトランジスタにおいては、高温動作時においても低温動作時と同等の立下り時間ｔｆ、すなわち絶縁ゲート型バイポーラトランジスタがオフ状態となるまでの時間が得られるという利点がある。ここで、絶縁ゲート型バイポーラトランジスタがオフ状態となるまでの時間とは、絶縁ゲート型バイポーラトランジスタのコレクタにおけるコレクタ電流パルスの振幅が、最大振幅の１０％（トランジスタがオン状態）から、９０％（トランジスタがオフ状態）となるまでの時間で定義されている。
しかしながら、高温動作時においては、ゲート絶縁型バイポーラトランジスタがオン状態でのＮベース領域の抵抗値（Ｒｏｎ）が増大することで、動作電圧が大きくなり、コレクタ−エミッタ間飽和電圧Ｖｃｅ（ｓａｔ）が大きくなるという問題を有している。
【０００４】
また、上記第１の絶縁ゲートバイポーラトランジスタのように、Ｎ型ベース領域１の下側全面に、このＮ型ベース領域１と反対導電型のＰ型のコレクタ領域５を形成するかわりに、ショットキバリア電極を形成して成る絶縁ゲート型バイポーラトランジスタ（以下第２の絶縁ゲート型バイポーラトランジスタという）も公知である。
この第２の絶縁ゲート型バイポーラトランジスタは、上述の第１の絶縁ゲート型バイポーラトランジスタに比較して、高温動作時のＶｃｅ（ｓａｔ）が小さいという利点がある。  一方、Ｎベース領域に注入された多数のホールの消滅に時間を要するため、第１の絶縁ゲート型バイポーラトランジスタに比較すると、立下り時間ｔｆが長くなるという問題点を有している。
【０００５】
上述した第１及び第２の絶縁ゲート型バイポーラトランジスタの欠点を解消するため、図４に示すように、Ｎ型ベース領域１の下側にＰ型のコレクタ領域１０５を間欠的に形成し、Ｐ型のコレクタ領域１０５の形成されていない領域にショットキバリア電極（Ｎ型ベース領域１及びコレクタ電極８が直接に接続された領域１００）を形成した絶縁ゲート型バイポーラトランジスタが開示されている（例えば、特許文献１参照）。
この絶縁ゲート型バイポーラトランジスタによれば、Ｐ型コレクタ領域１０５の形成されたデバイス部分が上記第１の絶縁ゲート型バイポーラトランジスタとして機能し、ショトキバリア電極の形成されたデバイス部分が上記第２の絶縁ゲート型バイポーラトランジスタとして機能する。
このため、第１及び第２の絶縁ゲート型バイポーラトランジスタの特性を併せ持ち、高温動作時のＶｃｅ（ｓａｔ）が比較的小さく、かつ立下り時間ｔｆも比較的短い絶縁ゲート型バイポーラトランジスタの実現が期待できる。
【特許文献１】特開２００３−２４９６５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１に記載の絶縁ゲート型バイポーラトランジスタにおいては、パンチスルーが比較的発生し易いと言う問題があった。
すなわち、コレクタ電極８とエミッタ電極１１との間に、コレクタ電極１０５側の電位をエミッタ電極１１側の電位よりも高くする電圧が印加された状態においてゲートをオフすると、Ｐ型ベース領域２とＮ型ベース領域１との界面に形成されるＰＮ接合が逆方向にバイアスされることになり、このＰＮ接合から空乏層が生成されてＮ型ベース領域１に広がる。
したがって、ＰＮ接合に印加される電圧が所定の電圧を越えると、ＰＮ接合から広がる空乏層がショットキバリア電極１００に到達し、電位障壁が低いためにパンチスルーが発生してしまう。
【０００７】
本発明は、このような事情に鑑みてなされたものであり、高温動作時のコレクタ−エミッタ間飽和電圧Ｖｃｅ（ｓａｔ）が従来例に比較して小さく、かつ立下り時間ｔｆも従来例に比較して短く、さらにパンチスルーの発生も良好に防止された絶縁ゲート型バイポーラトランジスタを提供することにある。
【課題を解決するための手段】
【０００８】
本発明の絶縁ゲート型バイポーラトランジスタは、第１導電型の第１の半導体領域（例えば、実施形態におけるＮ型ベース領域１）と、該第１の半導体領域の一方の主面側に形成された第２導電型の第２の半導体領域（例えば、実施形態におけるＰ型ベース領域２）と、該第２の半導体領域内の表面に形成された第１導電型の第３の半導体領域（例えば、実施形態におけるＮ型のエミッタ領域３）と、前記第１の半導体領域の他方の主面側に所定の距離を有して形成された第１導電型の第４の半導体領域（例えば、実施形態におけるＮ型のバッファ領域４）と、該第４の半導体領域内の表面に形成された第２導電型の第５の半導体領域（例えば、実施形態におけるＰ型のコレクタ領域５）と、前記第２の半導体領域に絶縁膜（例えば、実施形態における絶縁膜６）を介して形成されたゲート電極（例えば、実施形態におけるゲート電極７）と、前記第１の半導体の他方の主面側に形成されたコレクタ電極（例えば、実施形態におけるコレクタ電極８）とを有し、前記第１の半導体領域、第４の半導体領域及び前記第５の半導体領域が前記半導体基板の他方の主面に露出し、それぞれがコレクタ電極と接合していることを特徴とする。
【０００９】
本発明の絶縁ゲート型バイポーラトランジスタは、第１導電型の第１の半導体領域（例えば、実施形態におけるＮ型ベース領域１）と、該第１の半導体領域の一方の主面側に形成された溝（例えば、実施形態における溝９）と、該溝の側壁に形成された第２導電型の第２の半導体領域（例えば、実施形態におけるＰ型ベース領域２Ａ）と、該第２の半導体領域内の表面に形成された第１導電型の第３の半導体領域（例えば、実施形態におけるＮ型のエミッタ領域３Ａ）と、前記第１の半導体領域の他方の主面側に所定の距離を有して形成された第１導電型の第４の半導体領域（例えば、実施形態におけるＮ型のバッファ領域４）と、該第４の半導体領域内の表面に形成された第２導電型の第５の半導体領域（例えば、実施形態におけるＰ型のコレクタ領域５）と、前記溝内部に絶縁膜（例えば、実施形態における絶縁膜６Ａ）を介して形成されたゲート電極（例えば、実施形態におけるゲート電極７Ａ）と、前記第１の半導体の他方の主面側に形成されたコレクタ電極（例えば、実施形態におけるコレクタ電極８）とを有し、前記第１の半導体領域、第４の半導体領域及び前記第５の半導体領域が前記半導体基板の他方の主面に露出し、それぞれがコレクタ電極と接合していることを特徴とする。
【００１０】
本発明の絶縁ゲート型バイポーラトランジスタは、前記第４及び第５の半導体領域が前記コレクタ電極と抵抗性接触され、前記第１の半導体領域がコレクタ電極とショットキ接触していることを特徴とする。
【００１１】
本発明の絶縁ゲート型バイポーラトランジスタは、前記第５の半導体領域が前記第４の半導体領域を介して前記第１の半導体領域の他方の主面に形成されていることを特徴とする。
【００１２】
本発明の絶縁ゲート型バイポーラトランジスタは、前記第４の半導体層が第１の半導体層に比較して高い不純物濃度にて形成されていることを特徴とする。
【発明の効果】
【００１３】
以上説明したように、本発明によれば、バッファ領域に囲まれたコレクタ領域の部分が従来の第１の絶縁ゲート型バイポーラトランジスタとして機能し、Ｎ型ベース領域が直接にコレクタ電極に接合している部分が従来の第２の絶縁ゲート型バイポーラトランジスタとして機能することとなり、ゲート電極に対して電圧を印加してオン状態とすると、コレクタ領域からバッファ領域を介し、また、コレクタ電極からＮ型ベース領域にホールが供給され、伝導度変調が生じて、従来に比較してオン抵抗を小さくする効果が得られる。
【００１４】
また、本発明によれば、従来の第１及び第２の絶縁ゲート型バイポーラトランジスタが交互に形成されているため、両者の特性を合わせ持ち、高温動作時におけるコレクタ−エミッタ間飽和電圧Ｖce（ｓａｔ）が第２の絶縁ゲート型バイポーラトランジスタと同様に小さく、かつ立ち上がり時間ｔｆが第１の絶縁ゲート型バイポーラトランジスタと同様に短い特性が得られる効果を有している。
【００１５】
また、本発明によれば、Ｎ型ベース領域とコレクタ領域との間にバッファ領域が介挿されて構成されているため、Ｎ型ベース領域とコレクタ領域との間に逆方向電圧が印加された状態でトランジスタがオフされた場合、Ｎ型ベース領域とコレクタ領域との間に形成される空乏層の延伸を抑制、すなわち空乏層のコレクタ電極への到達を抑制して、パンチスルーの発生を防止することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施形態による絶縁ゲート型バイポーラトランジスタを説明する。
＜第１の実施形態＞
図を用いて本発明の第１の実施形態による絶縁ゲート型バイポーラトランジスタを説明する。図１は、本発明の第１の実施形態による絶縁ゲート型バイポーラトランジスタの断面構造を示す概念図である。
図１において、本実施形態による絶縁ゲート型バイポーラトランジスタは、Ｎ型ベース領域１，Ｐ型ベース領域２，エミッタ領域３，バッファ領域４，コレクタ領域５を有する半導体基板から構成されている。
Ｎ型ベース領域１は、Ｎ型不純物（例えば、Ｐ：リンやＡs：砒素など）が拡散されたＮ型半導体領域（第１の導電型の半導体領域）である。
【００１７】
Ｐ型ベース領域２は、上記Ｎ型ベース領域１の上面（一方の主面側）に、Ｐ型不純物（例えば、Ｂ：ボロンなど）を拡散して、ストライプ状に形成されたＰ型半導体領域である。
エミッタ領域３は、上記Ｐ型ベース領域２の上面に、Ｎ型不純物を拡散して形成されたＮ型半導体領域である。
バッファ領域４は、Ｎ型ベース領域の下面（他方の主面側）に、Ｎ型不純物を拡散して形成されたＮ型半導体領域である。
コレクタ領域５は、上記バッファ領域４の下面にＰ型不純物を拡散して形成されたＰ型半導体領域である。
【００１８】
上記半導体基板の上面、すなわちＮ型ベース領域の上面には、熱酸化やＣＶＤにより生成したシリコン酸化膜等などのゲート絶縁膜６が形成されている。
上記ゲート絶縁膜６上部にはゲート電極７が形成され、このゲート絶縁膜７上には層間絶縁膜１０がＣＶＤ等により形成されている。
エミッタ電極１１は、上記層間絶縁膜１０，エミッタ領域３及びＰ型ベース領域２上部に形成され、エミッタ領域３及びＰ型ベース領域２に対して電気的に接合されている。
コレクタ電極８は、半導体基板の下面、すなわちＮ型ベース領域１の他の主面には、コレクタ電極８が形成されている。
【００１９】
Ｐ型ベース領域２とエミッタ領域３とは、半導体基板の上面に露出しており、層間絶縁膜１０に形成された開孔部２１を貫通し、エミッタ電極１１に電気的に接続されている。したがって、Ｐ型ベース領域２とエミッタ領域３とはエミッタ電極１１により短絡されており、常に同電位の状態となっている。
ここで、エミッタ領域３は、Ｎ型ベース領域１に比較して、不純物を高濃度に拡散して形成、すなわち、エミッタ電極１１と低抵抗接触により接合されることとなり（すなわち、低い抵抗性の接合のコンタクトが形成されており）、良好な接合状態となっている。
【００２０】
ここで、エミッタ領域３は、図１からも判るように、半導体基板の面に対して垂直方向から見た平面視において、Ｐ型ベース領域２と重なり、かつ完全にＰ型ベース領域２に含まれる位置に形成され、かつ拡散層としてＰ型ベース領域２の深さも浅く形成され、底面及び側面が必ずＰ型ベース領域２と接合されるよう形成されている。
また、同様に、Ｐ型ベース領域２は、不純物を高濃度に拡散して形成、すなわち、エミッタ電極１１と低抵抗接触により接合されることとなり（すなわち、低い抵抗性の接合のコンタクトが形成されており）、良好な接合状態となっている。
Ｐ型ベース領域２は、外周縁部２２がゲート絶縁膜６を介して、ゲート電極７と対向している。
【００２１】
ゲート電極７と対向するＰ型ベース領域２の外周縁部２２は、チャネル形成領域となっており、ゲート電極７に対して、設定されたスレッショルド電圧（閾値電圧）以上の電圧が印加された際、ゲート電極７直下にＮ型反転層（チャネル）が形成される。
ゲート電極７とエミッタ電極１１とは、ＰＳＧ（リンドープドシリケートガラス）、ＢＰＳＧ（ボロン・リンドープドシリケートガラス）やシリコン窒化膜等から構成される層間絶縁膜１０によって電気的に絶縁されている。
本第１の実施形態による絶縁ゲート型バイポーラトランジスタにおいては、半導体基板の上面側から平面視したときに、Ｐ型ベース領域２が帯状又はストライプ状に形成されたとして説明している。しかしながら、Ｐ型ベース領域２の平面視における形状は、帯状又はストライプ状に限られず、例えば島状（アイランド状）、格子状、網目状等に形成しても良い。
【００２２】
上述したように、半導体基板の下面には、バッファ領域４とコレクタ領域５が形成されている。
ここで、バッファ領域４は、Ｎ型ベース領域１（半導体基板）の下面から、Ｎ型不純物を拡散して拡散層として形成したものであり、拡散層表面がＮ型ベース領域１の下面に露出され、露出されている表面以外の外周面はＮ型ベース領域１に包囲されて（接合された状態にて）形成されている。
【００２３】
本第１の実施形態においては、半導体基板の下面側から平面視したとき、バッファ領域４及びコレクタ領域５が帯状又はストライプ状に形成されている。
しかしながら、バッファ領域４の形状は、上述した帯状又はストライプ状に限られず、例えば島状（アイランド状）、格子状、網目状等にしても良い。
また、上記バッファ領域４は、Ｎ型ベース領域１の不純物濃度に比較して高く設定されて形成されている。
【００２４】
また、コレクタ領域５は、バッファ領域４の下面から、Ｐ型不純物を拡散して拡散層として形成したものであり、拡散層表面がバッファ領域４の下面から露出され、露出されている表面以外の外周面はバッファ領域４に包囲されて（接合された状態にて）形成されている。
本第１の実施形態においては、半導体基板の下面側から平面視したときに、コレクタ領域５がバッファ領域４に重なり、かつバッファ領域内部に含まれる形状となっており、形状としてはバッファ領域４の形状にあわせて帯状又はストライプ状に形成されている。
しかしながら、コレクタ領域５の形状は、バッファ領域４の形状にあわせて、例えば島状（アイランド状）、格子状、網目状等にしても良い。
【００２５】
バッファ領域４及びコレクタ領域５の形成されない半導体基板の下面には、Ｎ型ベース領域１が露出されている。
また、半導体基板の下面にはコレクタ電極８が形成され、バッファ領域４、コレクタ領域５及びＮ型ベース領域１は上記コレクタ電極８に対して領域に電気的に接続されている。
バッファ領域４及びコレクタ領域５は、コレクタ電極８との接合において、良好な低抵抗接触をする不純物濃度により形成されている。
【００２６】
すなわち、バッファ領域４及びコレクタ領域５は、従来から行われているように、それぞれ高不純物濃度（例えば、１０１９ｃｍ−３）にて形成し、コレクタ電極８との間の電位障壁を、トンネル効果によりキャリアが自由に通過するように薄く形成して、コレクタ電極８との低抵抗接触を実現する。
一方、Ｎ型ベース領域１は、不純物濃度がバッファ領域４より低く、例えば、５×１０１３〜５×１０１４ｃｍ−３であり（数値を入れて下さい）、コレクタ電極８との接合において、低抵抗接触ではなく、ショットキ接触（接合）によるショットキバリア電極１００を形成する。すなわち、コレクタ電極８とＮ型ベース領域１との界面には、多数キャリアによる整流特性を有するショットキ障壁が生成される。
【００２７】
上述したように、図１に示す第１実施形態による絶縁ゲート型バイポーラトランジスタは、バッファ領域４及びコレクタ領域５がコレクタ電極８と接合して形成された部分が、従来の第１の絶縁ゲート型バイポーラトランジスタとして機能し、一方、バッファ領域４及びコレクタ領域５の形成されていない、Ｎ型ベース領域１がコレクタ電極８と接合して形成された部分が従来の第２の絶縁ゲート型バイポーラトランジスタとして機能することとなる。
【００２８】
すなわち、コレクタ電極８とエミッタ電極１１との間において、コレクタ電極８側の電位をエミッタ電極１１側の電位に対して高くする電圧を印加し、ゲート電極７に対して、このトランジスタをオンする電圧として設定された、所定のスレッショルド電圧以上の電圧を印加する。
これにより、絶縁ゲート型バイポーラトランジスタがオン状態となり、コレクタ領域５からバッファ領域４を介して、Ｎ型ベース領域１内にホールが注入されることとなる。
【００２９】
また、コレクタ電極８は、Ｎ型ベース領域１とに対して、ショットキバリア電極１００となる。このため、コレクタ電極８から、Ｎ型ベース領域１内に対してホールが注入される。
この結果、Ｎ型ベース領域１に伝導度変調が生じ、オン抵抗の小さい絶縁ゲート型バイポーラトランジスタが得られる。
すなわち、第１の絶縁ゲート型バイポーラトランジスタは、コレクタ電極８と接続するＰ型のコレクタ領域５と、このコレクタ領域５とＮ型ベース領域１との間に介挿されたＮ型のバッファ領域４との部分に形成される。
【００３０】
また、第２の絶縁ゲート型バイポーラトランジスタは、コレクタ電極８とＮ型のバッファ領域４との接続部のショットキバリア電極１００に対応した部分に形成される。
そのため、特許文献１と同様に、第１の絶縁ゲートトランジスタと、第２の絶縁ゲート型バイポーラトランジスタとが交互に配置された構造となり、高温動作時のＶｃｅ（ｓａｔ）が比較的小さくなり、かつ、立下り時間ｔｆも比較的短い特性を有する絶縁ゲート型バイポーラトランジスタを実現することができる。
【００３１】
さらに、本実施形態の絶縁ゲート型トランジスタにおいては、Ｎベース領域１が半導体基板の下面に露出してコレクタ電極８と接続され、Ｎ型のバッファ領域４がＮ型ベース領域１に包囲された構造となり、かつショットキバリア電極１００がバッファ領域４に対し、Ｐ型ベース領域２から離れた位置に配置されている。
絶縁ゲート型トランジスタの動作において、Ｎ型ベース領域１とＰ型ベース領域２との界面に形成されるＰＮ接合に逆方向電圧が印加された状態において、絶縁ゲート型トランジスタがオフ状態となると、上記ＰＮ接合から空乏層がコレクタ電極８方向に延伸する。
【００３２】
しかしながら、本実施形態においては、Ｎ型ベース領域１より不純物濃度の高いバッファ領域４により、上記接合部からの空乏層の伸びが抑制され、ショットキバリア電極１００、すなわちコレクタ電極８に到達することが良好に抑制され、パンチスルーが発生し難くなっている（防止されることになる）。
ここで、本実施形態におけるバッファ領域４をパンチスルーを効果的に抑制するため、周期的に（間欠的に）形成される各バッファ領域４間の間隔（すなわち、ショットキー接合部の幅）ｄは、バッファ領域４の深さＤ及び不純物濃度と、Ｎ型ベース領域１の不純物濃度と、コレクタ電極８及びエミッタ電極１１間に印加される電圧とによって、適時調整して設定される。上記間隔ｄは、深さＤの1/2程度が良く、例として、深さＤを３μｍとした場合、間隔ｄを３μｍとする。
【００３３】
＜第２の実施形態＞
図を用いて本発明の第２の実施形態による絶縁ゲート型バイポーラトランジスタを説明する。図２は、本発明の第２の実施形態による絶縁ゲート型バイポーラトランジスタの断面構造を示す概念図である。
図２に示すように、絶縁ゲート型トランジスタが溝内に形成されるトレンチゲート構造となっており、本発明の特徴である周期的に形成されたコンタクト領域５と、Ｎ型ベース領域１との間にバッファ領域４が介挿して形成されている構成については第１の実施形態と同様であり、同様の構成に対し同一の符号を付し、説明を省略する。
【００３４】
第１の実施形態と同様に、Ｎ型ベース領域１は、Ｎ型不純物が拡散されたＮ型半導体領域（第１の導電型の半導体領域）である。
Ｐ型ベース領域２Ａは、上記Ｎ型ベース領域１の上面（一方の主面側）に、Ｐ型不純物を拡散して、ストライプ状に形成されたＰ型半導体領域である。
エミッタ領域３Ａは、上記Ｐ型ベース領域２Ａの上面に、Ｎ型不純物を拡散して形成されたＮ型半導体領域である。
【００３５】
上記半導体基板の上面、すなわちＮ型ベース領域１の上面には、トレンチ（溝）９がＰ型ベース領域２Ａ及びエミッタ領域３Ａを貫通し、Ｎ型ベース領域１に達する深さにて形成されている。すなわち、上記Ｐ型ベース領域２Ａ及びエミッタ領域３Ａはトレンチ９の外周面に接して配置されている。
上記トレンチ９の内周面には、熱酸化やＣＶＤにより生成したシリコン酸化膜等などのゲート絶縁膜６Ａが形成されている。
【００３６】
トレンチ９内部には上記ゲート絶縁膜６Ａを介挿して、ゲート電極７Ａが形成されており、このトレンチ９から露出しているゲート電極７Ａ上部には層間絶縁膜１０ＡがＣＶＤ等により形成されている。
エミッタ電極１１Ａは、上記層間絶縁膜１０Ａ，エミッタ領域３Ａ及びＰ型ベース領域２Ａ上部に形成され、エミッタ領域３Ａ及びＰ型ベース領域２Ａに対して電気的に接合されている。
【００３７】
エミッタ領域３Ａには、Ｐ型ベース領域２Ａに達する溝１３を形成し、Ｐ型ベース領域２Ａの１部を半導体基板の上面に露出させ、層間絶縁膜１０Ａに形成された開孔部２１Ａを貫通し、エミッタ電極１１Ａに電気的に接続されている。したがって、Ｐ型ベース領域２Ａとエミッタ領域３Ａとはエミッタ電極１１Ａにより短絡されており、常に同電位の状態となっている。
ここで、エミッタ領域３Ａは、Ｎ型ベース領域１に比較して、不純物を高濃度に拡散して形成、すなわち、エミッタ電極１１Ａと低抵抗接触により接合されることとなり（すなわち、低い抵抗性の接合のコンタクトが形成されており）、良好な接合状態となっている。
【００３８】
ここで、エミッタ領域３Ａは、図２からも判るように、半導体基板の面に対して垂直方向から見た平面視において、Ｐ型ベース領域２Ａと重なり、かつ完全にＰ型ベース領域２Ａに含まれる位置に形成され、かつ拡散層としてＰ型ベース領域２Ａの深さよりも浅く形成され、トレンチ９とエミッタ電極１１Ａとに接する面を除き、必ずＰ型ベース領域２Ａと接合されるよう形成されている。
また、同様に、Ｐ型ベース領域２Ａは、不純物を高濃度に拡散して形成、すなわち、エミッタ電極１１Ａと低抵抗接触により接合されることとなり（すなわち、低い抵抗性の接合のコンタクトが形成されており）、良好な接合状態となっている。
Ｐ型ベース領域２Ａは、外周縁部２２Ａがゲート絶縁膜６Ａを介して、ゲート電極７Ａと対向している。
【００３９】
ゲート電極７Ａと対向するＰ型ベース領域２Ａの外周縁部２２Ａは、チャネル形成領域となっており、ゲート電極７Ａに対して、設定されたスレッショルド電圧（閾値電圧）以上の電圧が印加された際、ゲート絶縁膜６Ａに接した領域にＮ型反転層（チャネル）が形成される。
ゲート電極７Ａとエミッタ電極１１Ａとは、ＰＳＧ（リンドープドシリケートガラス）、ＢＰＳＧ（ボロン・リンドープドシリケートガラス）やシリコン窒化膜等から構成される層間絶縁膜１０Ａによって電気的に絶縁されている。
【００４０】
本第２の実施形態による絶縁ゲート型バイポーラトランジスタにおいては、半導体基板の上面側から平面視したときに、トレンチ９及びＰ型ベース領域２Ａが帯状又はストライプ状に形成されたとして説明している。しかしながら、トレンチ９及びＰ型ベース領域２Ａの平面視における形状は、帯状又はストライプ状に限られず、例えば島状（アイランド状）、格子状、網目状等に形成しても良い。
上述したように、本願発明は図２の第２の実施形態のトレンチゲート構造の絶縁ゲートバイポーラトランジスタに適用することも可能である。
【図面の簡単な説明】
【００４１】
【図１】本発明の第１の実施形態による絶縁ゲート型トランジスタの断面構造を示す概念図である。
【図２】本発明の第２の実施形態による絶縁ゲート型トランジスタの断面構造を示す概念図である。
【図３】従来例による絶縁ゲート型トランジスタの断面構造を示す概念図である。
【図４】他の従来例による絶縁ゲート型トランジスタの断面構造を示す概念図である。
【符号の説明】
【００４２】
１…Ｎ型ベース領域
２，２Ａ…Ｐ型ベース領域
３，３Ａ…エミッタ領域
４…バッファ領域
５…コレクタ領域
６，６Ａ…ゲート絶縁膜
７，７Ａ…ゲート電極
８…コレクタ電極
９…トレンチ
１０，１０Ａ…層間絶縁膜
１１，１１Ａ…エミッタ電極
１３…溝
２２，２２Ａ…外周縁部
２１，２１Ａ…開孔部
１００…ショットキバリア電極
【図１】
2008047772.tif 000003
【図２】
2008047772.tif 000004
【図３】
2008047772.tif 000005
【図４】
2008047772.tif 000006