(57)【要約】【課題】低電源電圧においても、容易に出力電流を調整できる基準電流回路を提供する。【解決手段】基準電圧ＶrefとノードＮＤの電位差を増幅する差動増幅器１１の出力信号Ｓ１１を、制御信号Ｓａ〜Ｓｎで選択したスイッチ１３ａ〜１３ｎを介して電流調整用のＰＭＯＳ１４ａ〜１４ｎに与えるように構成し、選択されたＰＭＯＳに流れる電流に応じた電圧をノードＮＤに発生させる。更に、出力信号Ｓ１１は、ＰＭＯＳ１４に対してでんりゅうミラー回路を構成するＰＭＯＳ１２のゲートに与えられ、このＰＭＯＳ１２から出力電流Ｉoutが出力される。これにより、電流調整用の抵抗が不要となり、低い電源電圧ＶＤＤにおいても、容易に出力電流Ｉoutを調整することができる。【選択図】図１
2008269506.tif 000002
【特許請求の範囲】
【請求項１】
基準電圧と第１ノードの電位差を増幅して第２ノードに出力する差動増幅器と、
電源電位と前記第１ノードの間に接続された複数の調整用トランジスタと、
前記調整用トランジスタ毎に設けられ、それぞれ与えられる制御信号に従って前記第２ノードの電圧を対応する調整用トランジスタの制御電極に与える複数のスイッチと、
前記第１ノードと共通電位の間に接続された抵抗と、
前記第２ノードの電圧に従って導通状態が制御され、電源電位から負荷回路に供給する電流を制御する出力用トランジスタとを、
備えたことを特徴とする基準電流回路。
【請求項２】
基準電圧と第１ノードの電位差を増幅して第２ノードに出力する第１の差動増幅器と、
電源電位と前記第１ノードの間に接続された複数の調整用トランジスタと、
前記調整用トランジスタ毎に設けられ、それぞれ与えられる制御信号に従って前記第２ノードの電圧を対応する調整用トランジスタの制御電極に与える複数のスイッチと、
前記第１ノードと共通電位の間に接続された第１の抵抗と、
前記第２ノードの電圧に従って導通状態が制御され、電源電位から出力ノードに供給する第１の電流を制御する第１の出力用トランジスタと、
前記基準電圧と第３ノードの電位差を増幅して第４ノードに出力する第２の差動増幅器と、
電源電位と前記基準電圧が出力される第５ノードの間に接続され、前記第４ノードの電圧で導通状態が制御される第１の制御用トランジスタと、
前記第５ノードと共通電位の間に接続された第１のダイオードと、
電源電位と前記第３ノードの間に接続され、前記第４ノードの電圧で導通状態が制御される第２の制御用トランジスタと、
前記第３ノードと第６ノードの間に接続された第２の抵抗と、
前記第６ノードと共通電位の間に接続され、前記第１のダイオードよりも電流容量の大きい第２のダイオードと、
前記第４ノードの電圧に従って導通状態が制御され、電源電位から前記出力ノードに供給する第２の電流を制御する第２の出力用トランジスタとを、
備えたことを特徴とする基準電流回路。
【請求項３】
前記複数の調整用トランジスタは、電流駆動能力が２のべき乗の関係となるディメンジョンサイズに設定されていることを特徴とする請求項１または２記載の基準電流回路。
【請求項４】
前記複数の調整用トランジスタは、同一サイズのトランジスタをそれぞれ異なる数だけ直列に接続して構成したことを特徴とする請求項１または２記載の基準電流回路。
【請求項５】
前記異なる数は、２のべき乗となる関係を有する数であることを特徴とする請求項４記載の基準電流回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基準電圧に基づいて一定の基準電流を出力する基準電流回路、特にその製造上のばらつきの影響を抑えるためのトリミング技術に関するものである。
【背景技術】
【０００２】
図２は、従来の基準電流回路の構成図である。
この基準電流回路は、基準電圧Ｖrefに応じた出力電流Ｉoutを出力するもので、反転入力端子にこの基準電圧Ｖrefが与えられる差動増幅器（ＡＭＰ）１を有している。差動増幅器１の出力側は、ＰチャネルＭＯＳトランジスタ（以下、「ＰＭＯＳ」という）２のゲートに接続されている。ＰＭＯＳ２のソースは電源電位ＶＤＤに接続され、ドレインはノードＮＡに接続されている。ノードＮＡは、電流調整用の抵抗３を介して接地電位ＧＮＤに接続されている。抵抗３には調整用の複数のタップが設けられ、スイッチ４によっていずれか１つのタップが選択されて、差動増幅器１の非反転入力端子に接続されるようになっている。
【０００３】
この基準電流回路において、スイッチ４で選択されたタップをノードＮＢとし、ノードＮＡ，ＮＢの間の抵抗を３ａ（抵抗値Ｒａ）、ノードＮＢと接地電位ＧＮＤの間の抵抗を３ｂ（抵抗値Ｒｂ）とする。電流源となるＰＭＯＳにかかる電圧をＶdsとすると、次式（１）が成り立つ。
Ｖds＋Ｖａ＋Ｖｂ＝ＶＤＤ  ・・（１）
ここで、Ｖａ，Ｖｂは、それぞれ抵抗３ａ，３ｂにかかる電圧である。
【０００４】
差動増幅器１では、フィードバック動作によって反転入力端子と非反転入力端子の電圧が等しくなるように出力電圧が制御されるので、Ｖｂ＝Ｖrefである。従って、（１）式は次のようになる。
ＶＤＤ−Ｖref＝Ｖds＋Ｖａ  ・・（２）
ここで、ＰＭＯＳ２に流れる電流をＩoutとすると、Ｖａ＝Ｒａ×Ｉout、Ｖｂ＝Ｖref＝Ｒｂ×Ｉoutである。従って、スイッチ４によって抵抗３のタップを切り換え、この抵抗３の全抵抗値（Ｒａ＋Ｒｂ）に対する抵抗比（Ｒａ：Ｒｂ）を調整することによって抵抗値Ｒｂを決定し、出力電流Ｉout（＝Ｖref／Ｒｂ）を決めることができる。
【０００５】
【特許文献１】特開２０００−７５９４７号公報
【特許文献２】特開２００６−１０９３４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、前記基準電流回路では、調整用の抵抗３ａに流れる出力電流Ｉoutにより電圧Ｖａ（＝Ｒａ×Ｉout）が生じる。電圧Ｖdsが一定と仮定すると、（２）式から、ＶＤＤ−Ｖrefを、電流調整用の抵抗３ａによる電圧Ｖａだけ大きくする必要があり、例えばＶＤＤ＝１．２Ｖ程度の低電源電圧動作が困難になるという課題があった。
【０００７】
本発明は、例えば１．２Ｖ程度の低電源電圧においても、容易に出力電流を調整することができるトリミング機能を有する基準電流回路を提供することを目的としている。
【課題を解決するための手段】
【０００８】
本発明の基準電流回路は、基準電圧と第１ノードの電位差を増幅して第２ノードに出力する差動増幅器と、電源電位と前記第１ノードの間に接続された複数の調整用トランジスタと、前記調整用トランジスタ毎に設けられ、それぞれ与えられる制御信号に従って前記第２ノードの電圧を対応する調整用トランジスタの制御電極に与える複数のスイッチと、前記第１ノードと共通電位の間に接続された抵抗と、前記第２ノードの電圧に従って導通状態が制御され、電源電位から負荷回路に供給する電流を制御する出力用トランジスタを備えたことを特徴としている。
【発明の効果】
【０００９】
本発明では、基準電圧と第１ノードの電位差を増幅する差動増幅器の出力信号を、制御信号で選択したスイッチを介して調整用トランジスタに与えるように構成し、選択された調整用トランジスタに流れる電流に応じた電圧を第１ノードに発生させている。これにより、電流調整用の抵抗が不要となるので、低い電源電圧においても、容易に出力電流を調整することができるという効果がある。
【発明を実施するための最良の形態】
【００１０】
この発明の前記並びにその他の目的と新規な特徴は、次の好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。
【実施例１】
【００１１】
図１は、本発明の実施例１を示す基準電流回路の構成図である。
この基準電流回路は、基準電圧Ｖrefに応じた出力電流Ｉoutを出力するもので、反転入力端子にこの基準電圧Ｖrefが与えられる差動増幅器１１を有している。差動増幅器１１は、反転入力端子と非反転入力端子に与えられる電圧の差を増幅して出力するもので、その出力側がノードＮＣに接続されている。ノードＮＣには、基準電圧Ｖrefに応じた出力電流Ｉoutを出力するＰＭＯＳ１２のゲートが接続されている。ＰＭＯＳ１２のソースは電源電位ＶＤＤに接続され、ドレインには図示しない負荷回路が接続されている。
【００１２】
更に、ノードＮＣは、スイッチ１３ａ，１３ｂ，…，１３ｎを介して、それぞれ対応するＰＭＯＳ１４ａ，１４ｂ，…，１４ｎのゲートに接続されている。スイッチ１３ａ〜１３ｎは、例えば図１中に示すようなアナログスイッチで、制御端子Ｃに与えられる制御信号に従って、入力端子Ｘ，Ｙのいずれか一方の信号を出力端子Ｚに出力するものである。
【００１３】
スイッチ１３ａ〜１３ｎの入力端子Ｘ，Ｙは、それぞれノードＮＣと電源電位ＶＤＤに共通接続され、これらのスイッチ１３ａ〜１３ｎの出力端子Ｚが、対応するＰＭＯＳ１４ａ〜１４ｎのゲートに接続されている。また、スイッチ１３ａ〜１３ｎの制御端子Ｃは、それぞれ外部から制御信号Ｓａ〜Ｓｎが与えられるパッド１５ａ〜１５ｎに接続されている。
【００１４】
ＰＭＯＳ１４ａ〜１４ｎのソースは電源電位ＶＤＤに共通接続され、ドレインはノードＮＤに共通接続されている。ノードＮＤは、抵抗１６を介して接地電位ＧＮＤに接続されると共に、差動増幅器１１の非反転入力端子に接続されている。
【００１５】
次に動作を説明する。
この基準電流回路では、例えば制御信号Ｓａによってスイッチ１３ａを入力端子Ｘ側に切り換えると、差動増幅器１１の出力電圧Ｓ１１がＰＭＯＳ１４ａのゲートに印加される。また、スイッチ１３ａが入力端子Ｙ側に切り換えられた場合は、ＰＭＯＳ１４ａのゲートが電源電位ＶＤＤに接続され、このＰＭＯＳ１４ａはオフ状態となる。従って、スイッチ１３ａ〜１３ｎの内の少なくとも１つは、入力端子Ｘ側に切り換えられているものとする。
【００１６】
差動増幅器１１は、少なくとも１つのＰＭＯＳ１３を介して、出力電圧Ｓ１１に応じた電圧が非反転入力端子にフィードバックされているので、反転入力端子と非反転入力端子の電圧が等しくなるように出力電圧Ｓ１１が制御される。従って、ノードＮＤの電圧をＶｄとすると、Ｖｄ＝Ｖrefである。ここで、抵抗１６の抵抗値をＲ１６とすれば、この抵抗１６に流れる電流Ｉｄの値は、次の（３）式のようになる。
Ｉｄ＝Ｖｄ／Ｒ１６＝Ｖref／Ｒ１６  ・・（３）
【００１７】
このとき、信号Ｓｉ（但し、ｉ＝ａ〜ｎ）で入力端子Ｘ側に切り換えられたスイッチ１３ｉに接続されるＰＭＯＳ１４ｉのゲートには、差動増幅器１１の出力電圧Ｓ１１が共通に印加される。更に、この差動増幅器１１の出力電圧Ｓ１１は、ＰＭＯＳ１４ｉに対して電流ミラー回路を構成するＰＭＯＳ１２のゲートにも印加される。
【００１８】
従って、入力端子Ｘ側に切り換えられたスイッチ１３ｉに接続されるＰＭＯＳ１４ｉのトータルのディメンジョンサイズ（ゲート幅／ゲート長）をＤＩＭ１４とし、ＰＭＯＳ１２のディメンジョンサイズをＤＩＭ１２とすると、このＰＭＯＳ１２に流れる出力電流Ｉoutは、次の（４）式で表される。
Ｉout＝Ｉｄ×（ＤＩＭ１２／ＤＩＭ１４）
＝（Ｖref／Ｒ１６）×（ＤＩＭ１２／ＤＩＭ１４）  ・・（４）
【００１９】
即ち、スイッチ１３ｉの切り換えによって並列に接続するＰＭＯＳ１４ｉを選択し、電流源となるＰＭＯＳ１４ｉのトータルのディメンジョンサイズＤＩＭ１４を調整することにより、任意の出力電流Ｉoutを得ることができる。このとき、電流源となるＰＭＯＳ１４ｉにかかる電圧をＶdsとすると、次の（５）式が成り立つ。
ＶＤＤ＝Ｖds＋Ｖref  ・・（５）
【００２０】
以上のように、この実施例１の基準電流回路は、電流源となる複数のＰＭＯＳ１４ｉと、これらのＰＭＯＳ１４ｉを制御信号Ｓｉによって任意に並列に接続するためのスイッチ１３ｉを有し、並列に接続されるＰＭＯＳ１４ｉのトータルのディメンジョンサイズによって抵抗１６に流れる電流を調整するようにしている。これにより、製造工程のばらつきによって抵抗１６の抵抗値が変化しても、制御信号Ｓａ〜Ｓｎの設定によってこの抵抗１６に流れる電流を調整することが可能になり、所望の出力電流Ｉoutを得ることができるという利点がある。また、従来の基準電流回路（図２）のように電流調整用の抵抗３ａによる電圧降下Ｖａが生じないので、例えば１．２Ｖ程度の低い電源電圧ＶＤＤでも、容易に出力電流Ｉoutを調整することができるという利点がある。
【実施例２】
【００２１】
図３は、本発明の実施例２を示す基準電流回路の構成図であり、図１中の要素と共通の要素には共通の符号が付されている。
【００２２】
この基準電流回路は、図１におけるＰＭＯＳ１４ａ〜１４ｎに代えて、電流駆動能力に重み付けをしたＰＭＯＳ１７Ａ〜１７Ｄを設けたものである。即ち、ＰＭＯＳ１７Ａは、ＰＭＯＳ１４ａに対応するもので、１個のＰＭＯＳで構成されている。ＰＭＯＳ１７Ｂ，１７Ｃ，１７Ｄは、それぞれＰＭＯＳ１４ｂ，１４ｃ，１４ｄに対応するもので、それぞれ直列接続した２個、４個、８個のＰＭＯＳで構成されている。なお、これらのＰＭＯＳ１７Ａ〜１７Ｄを構成するＰＭＯＳは、すべて同一ディメンジョンサイズとなっている。その他の構成は、図１と同様である。
【００２３】
この基準電流回路では、ＰＭＯＳ１７Ａ〜１７Ｄが、それぞれ１個、２個、４個、８個のＰＭＯＳを直列に接続した構成となっている。従って、ＰＭＯＳ１７Ｂ〜１７Ｄのゲート長は、それぞれＰＭＯＳ１７Ａのゲート長の２倍、４倍、８倍となり、その電流駆動能力がＰＭＯＳ１７Ａの１／２、１／４、１／８となる。なお、この基準電流回路の動作は、各ＰＭＯＳ１７Ａ〜１７Ｄの電流駆動能力の相違を除き、実施例１と同様である。
【００２４】
以上のように、この基準電流回路は、電流駆動能力が２のべき乗の関係を有するように重み付けをした電流源のＰＭＯＳ１７Ａ〜１７Ｄを有している。これにより、この実施例２の基準電流回路は、実施例１と同様の利点に加え、出力電流Ｉoutの調整範囲が広くなるという利点がある。また、電流源のＰＭＯＳ１７Ａ〜１７Ｄは、同一サイズで同一特性のＰＭＯＳを直列に接続した構成としているので、各々サイズの異なるＰＭＯＳを使用した場合に比べて正確、かつ細かな調整が可能になるという利点がある。
【実施例３】
【００２５】
図４は、本発明の実施例３を示す基準電流回路の構成図であり、図１中の要素と共通の要素には共通の符号が付されている。
【００２６】
この基準電流回路は、実施例１で説明した基準電流回路１０に、定電圧定電流発生回路２０を付加したものである。
【００２７】
定電圧定電流発生回路２０は、電源電位ＶＤＤと接地電位ＧＮＤの間に、電流源のＰＭＯＳ２１とダイオード２２を直列接続した第１の電流経路と、電流源のＰＭＯＳ２３と抵抗２４とダイオード２５を直列接続した第２の電流経路を有している。ここで、ダイオード２５は、ダイオード２２のｍ倍の電流容量を有するものである。
【００２８】
更に、この定電圧定電流発生回路２０は差動増幅器２６を有しており、この差動増幅器２６の反転入力端子がＰＭＯＳ２１とダイオード２２の接続点であるノードＮＥに接続されている。また、差動増幅器２６の非反転入力端子は、ＰＭＯＳ２３と抵抗２４の接続点であるノードＮＦに接続されている。そして、差動増幅器２６の出力端子が、ＰＭＯＳ２１，２３のゲートと、電流源のＰＭＯＳ２７のゲートに接続されている。
【００２９】
ＰＭＯＳ２７は、ソースが電源電位ＶＤＤに接続され、ドレインから定電流Ｉout2を出力するもので、このＰＭＯＳ２７のドレインが、基準電流回路１０のＰＭＯＳ１２のドレインと共に、出力ノードＮＧに接続されている。なお、ＰＭＯＳ１２，２７のゲートと接地電位ＧＮＤ間には、起動時のパワーオンリセット信号ＰＯＲによって、これらのＰＭＯＳ１２，２３，１４ａ〜１５ｎに強制的に起動電流を流すためのＮチャネルＭＯＳトランジスタ１８，２８が接続されている。
【００３０】
また、出力ノードＮＧには負荷抵抗１９が接続され、この負荷抵抗に、基準電流回路１０からの出力電流Ｉout1と、定電圧定電流発生回路２０からの定電流Ｉout2の合計の出力電流Ｉoutが流れるようになっている。更に、ノードＮＥの電圧は、基準電圧Ｖrefとして基準電流回路１０の差動増幅器１１の反転入力端子に与えられている。
【００３１】
次に動作を説明する。
定電圧定電流発生回路２０のＰＭＯＳ２１，２３，２７のディメンジョンをすべて同一サイズに設定すると、各ＰＭＯＳに流れる電流Ｉds2は等しくなり、次の（６）式で表される。
Ｉds2＝｛ＫＴ／ｑ×ＬＮ（ｍ）｝／Ｒ２４  ・・（６）
【００３２】
ここで、Ｋはボルツマン定数、Ｔは周囲温度、ｑは電荷、ＬＮ（ｍ）はダイオード２５の電流容量を示す値ｍの自然対数、Ｒ２４は抵抗２４の抵抗値である。
【００３３】
一方、基準電流回路１０では、差動増幅器１１の２つの入力電圧Ｖref，Ｖｄが等しくなるので、ノードＮＤの電圧Ｖｄは、定電圧定電流発生回路２０のダイオード２２の順方向電圧Ｖbeに等しくなる。従って、基準電流回路１０のＰＭＯＳ１２，１４ａ〜１４ｎのディメンジョンをすべて同一サイズに設定すると、各ＰＭＯＳに流れる電流は等しくなり、ＰＭＯＳ１２の電流Ｉds1は、次の（７）式で表される。
Ｉds1＝Ｖbe／Ｒ16  ・・（７）
【００３４】
更に、ノードＮＧと接地電位ＧＮＤ間に接続された抵抗１９に流れる電流Ｉoutは、ＰＭＯＳ１２，２７に流れる電流の合計となるので、次の（８）式のようになる。
Ｉout＝Ｉout1＋Ｉout2＝Ｉds1＋Ｉds2
＝Ｖbe／Ｒ１６＋｛ＫＴ／ｑ×ＬＮ（ｍ）｝／Ｒ２４
＝［Ｖbe＋（Ｒ１６／Ｒ２４）｛ＫＴ／ｑ×ＬＮ（ｍ）｝］／Ｒ１６
・・（８）
【００３５】
ここで、ダイオードの順方向電圧Ｖbeは、周囲温度Ｔの上昇によって減少するので、Ｒ１６／Ｒ２４の値を適切に設定することにより、温度に依存しない一定の電流Ｉoutを発生させることができる。
【００３６】
この基準電流回路においても、制御信号Ｓａ〜Ｓｎによって基準電流回路１０のスイッチ１３ａ〜１３ｎを制御して、抵抗１６に流れる電流を調整することにより、製造プロセスによる抵抗１６のばらつきにかかわらず、所望の出力電流Ｉoutを得ることができるという利点がある。
【実施例４】
【００３７】
図５は、本発明の実施例４を示す基準電流回路の構成図であり、図４の基準電流回路に図３の調整回路を適用した具体例である。
【００３８】
この基準電流回路は、電源電位ＶＣＣと接地電位ＧＮＤの間に、電流源トランジスタＰ３４とダイオードＤ１が直列に接続された第１の電流経路と、電流源トランジスタＰ３３と抵抗Ｒ３とダイオードＤ１に対して電流容量がｎ倍のダイオードＤ２が直列に接続された第２の電流経路を有している。更に、この電流源トランジスタＰ３１，Ｐ３２が直列に接続された第３の電流経路を有している。そして、第１の電流経路における電流源トランジスタＰ３４とダイオードＤ１の接続点からは電圧ＶＡが出力され、第２の電流経路における電流源トランジスタＰ３３と抵抗Ｒ３の接続点からは電圧ＶＢが出力され、第３の電流経路における電流源トランジスタＰ３１，Ｐ３２の接続点からは電圧ＶＤが出力されるようになっている。
【００３９】
これらの電圧ＶＡ，ＶＢ，ＶＤは、３入力２出力型の差動増幅器１００に与えられ、この差動増幅器１００から出力される制御信号ＣＯＮ１によって電流源トランジスタＰ３１，Ｐ３３，Ｐ３４が共通駆動され、電圧ＶＡ，ＶＢが同じ電圧を保つように制御されるようになっている。また、差動増幅器１００から出力される制御信号ＣＯＮ２によって電流源トランジスタＰ３２が駆動され、電圧ＶＢ，ＶＤが同じ電圧を保つことにより、この電流源トランジスタＰ３２から熱電圧に比例した定電流ＩＲＥＦ１を発生するようになっている。
【００４０】
また、この基準電流回路は、電源電位ＶＣＣと接地電位ＧＮＤの間に接続され、抵抗Ｒ１によって電圧ＶＣを発生する図３と同様の構成の調整回路５０による第４の電流経路と、電流源トランジスタＰ４１，Ｐ４２が直列に接続された第５の電流経路を有している。そして、第５の電流経路における電流源トランジスタＰ４１，Ｐ４２の接続点からは電圧ＶＥが出力されるようになっている。
【００４１】
電圧ＶＡ，ＶＣ，ＶＥは、３入力２出力型の差動増幅器２００に与えられ、この差動増幅器２００から出力される制御信号ＣＯＮ３によって調整回路５０の電流源トランジスタと電流源トランジスタＰ４１が共通駆動され、電圧ＶＡ，ＶＣが同じ電圧を保つように制御されるようになっている。また、差動増幅器２００から出力される制御信号ＣＯＮ４によって電流源トランジスタＰ４２が駆動され、電圧ＶＣ，ＶＥが同じ電圧を保つことにより、この電流源トランジスタＰ４２から熱電圧に比例した定電流ＩＲＥＦ２を発生するようになっている。
【００４２】
これらの定電流ＩＲＥＦ１，ＩＲＥＦ２は、共通の抵抗Ｒ４を介して接地電位ＧＮＤに流れ、この抵抗Ｒ４に発生する電圧が、基準電圧ＶＲＥＦとして出力されるようになっている。
【００４３】
差動増幅器１００，２００は、同一の回路構成となっているので、ここでは差動増幅器１００について説明する。
【００４４】
差動増幅器１００は、それぞれ電圧ＶＡ，ＶＤ，ＶＢがそれぞれゲートに与えられる差動入力部のトランジスタＮ１３，Ｎ１４，Ｎ１５を備え、これらのトランジスタＮ１３〜Ｎ１５のソースは、トランジスタＮ１２を介して接地電位ＧＮＤに接続されている。トランジスタＮ１３〜Ｎ１５のドレインは、それぞれトランジスタＰ１３，Ｐ１５，Ｐ１７を介して電源電位ＶＣＣに接続されている。
【００４５】
更に、トランジスタＰ１３のドレインは、直列に接続されたトランジスタＰ１４，Ｎ１６を介して接地電位ＧＮＤに接続され、トランジスタＰ１５のドレインは、直列に接続されたトランジスタＰ１６，Ｎ１７を介して接地電位ＧＮＤに接続され、トランジスタＰ１７のドレインは、直列に接続されたトランジスタＰ１８，Ｎ１８を介して接地電位ＧＮＤに接続されている。そして、トランジスタＰ１４，Ｎ１６の接続点から制御信号ＣＯＮ１が出力され、トランジスタＰ１６，Ｎ１７の接続点から制御信号ＣＯＮ２が出力されるようになっている。なお、トランジスタＰ１４，Ｐ１６のドレインと電源電位ＶＣＣの間には、制御信号ＣＯＮ１，ＣＯＮ２の動作安定用のキャパシタＣ１１，Ｃ１２が、それぞれ接続されたている。
【００４６】
差動増幅器１００は、更に、電源電位ＶＣＣと接地電位ＧＮＤの間に接続されたトランジスタＰ１１，Ｐ１２，Ｎ１１による直列回路と、トランジスタＰ１９，Ｐ１ａ，Ｎ１９による直列回路を有している。そして、トランジスタＰ１１，Ｐ１２のゲートには、それぞれ制御信号ＣＯＮ１，ＣＯＮ２が与えられている。また、トランジスタＮ１１のドレインは、トランジスタＮ１１，Ｎ１２，Ｎ１６，Ｎ１７，Ｎ１８，Ｎ１９のゲートに共通接続されている。
【００４７】
また、トランジスタＰ１４，Ｐ１６，Ｐ１８，Ｐ１９，Ｐ１ａのゲートは、トランジスタＮ１９のドレインに共通接続され、トランジスタＰ１３，Ｐ１５，Ｐ１７のゲートは、トランジスタＮ１８のドレインに共通接続されている。
【００４８】
この基準電流回路の動作は、基本的には実施例３と同じであるが、低電圧動作に適している。なお、本発明は、上記実施例に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
（ａ）  実施例１の説明では、図１中のＰＭＯＳ１４ａ〜１４ｎのディメンジョンサイズ（電流駆動能力）について規定していないが、同一であっても良いし、電流駆動能力が２のべき乗の関係となるディメンジョンサイズに設定しても良い。
（ｂ）  実施例２では、調整用のＰＭＯＳ１７を４個使用しているが、４個に限定する必要はない。
（ｃ）  実施例３では、実施例１の基準電流回路に定電圧定電流発生回路２０を組み合わせて構成しているが、実施例２の基準電流回路に定電圧定電流発生回路２０を組み合わせて構成することもできる。
（ｄ）  制御信号Ｓａ〜Ｓｎは、外部からパッド１５ａ〜１５ｎを通して与えるようになっているが、製造時にこれらのパッド１５ａ〜１５ｎを調整結果に基づいて、レベル“Ｌ”または“Ｈ”に固定するようにしても良い。
【図面の簡単な説明】
【００４９】
【図１】本発明の実施例１を示す基準電流回路の構成図である。
【図２】従来の基準電流回路の構成図である。
【図３】本発明の実施例２を示す基準電流回路の構成図である。
【図４】本発明の実施例３を示す基準電流回路の構成図である。
【図５】本発明の実施例４を示す基準電流回路の構成図である。
【符号の説明】
【００５０】
１０    基準電流回路
１１，２６，１００，２００    差動増幅器
１２，１４，１７，２１，２３，２７    ＰＭＯＳ
１３    スイッチ
１５    パッド
１６，２４    抵抗
２０    定電圧定電流発生回路
２２，２５    ダイオード
５０    調整回路
【図１】
2008269506.tif 000003
【図２】
2008269506.tif 000004
【図３】
2008269506.tif 000005
【図４】
2008269506.tif 000006
【図５】
2008269506.tif 000007