(57)【要約】【課題】発光素子のリーク電流のばらつきに関わらず正確な輝度補正動作を行うことが可能な画素を備えた表示装置を提供する。【解決手段】画素回路２は、補正手段とスイッチングトランジスタＴｒ６とを備えている。補正手段は、非発光期間に動作して駆動トランジスタＴｒｄの特性のバラツキを打ち消す為の補正電圧を保持容量Ｃｓに書き込む。スイッチングトランジスタＴｒ６は、駆動トランジスタＴｒｄのソースＳと発光素子ＥＬとの間に介在し、非発光期間でオフになり発光素子ＥＬを駆動トランジスタＴｒｄのソースＳから切り離し、以って補正手段が動作中補正電圧の誤差要因となるリーク電流が発光素子ＥＬに流れない様にする。【選択図】図５
2008203659.tif 000002
【特許請求の範囲】
【請求項１】
画素アレイ部とこれを駆動する駆動部とからなり、
前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線が交差する部分に行列状に配された画素とを含み、
前記画素は、少なくともサンプリングトランジスタと、駆動トランジスタと、発光素子と、保持容量とを備えており、
前記サンプリングトランジスタは、その制御端が該走査線に接続し、その一対の電流端が信号線と該駆動トランジスタの制御端とに接続し、
前記駆動トランジスタは、一対の電流端の一方が該発光素子に接続し他方が電源ラインに接続し、
前記保持容量は、該駆動トランジスタの制御端と一方の電流端との間に接続し、
前記駆動部は、該走査線に制御信号を出力してサンプリングトランジスタをオンする一方、該信号線に映像信号を出力してオンした該サンプリングトランジスタを介して該保持容量に映像信号を書き込み、
以って前記駆動トランジスタは、所定の発光期間に該書き込まれた映像信号の信号電圧に応じた駆動電流を該発光素子に供給する一方、非発光期間には該発光素子に駆動電流を供給しない様に動作する表示装置であって、
前記画素は、補正手段とスイッチングトランジスタとを備えており、
前記補正手段は、非発光期間に動作して該駆動トランジスタの特性のバラツキを打ち消す為の補正電圧を該保持容量に書き込み、
前記スイッチングトランジスタは、該駆動トランジスタの一方の電流端と該発光素子との間に介在し、非発光期間でオフになり該発光素子を該駆動トランジスタの一方の電流端から切り離し、以って該補正手段が動作中補正電圧の誤差要因となるリーク電流が該発光素子に流れない様にしたことを特徴とする表示装置。
【請求項２】
前記補正手段は、該駆動トランジスタの閾電圧のバラツキを打ち消す為、該閾電圧に相当する補正電圧を該保持容量に足しこむことを特徴とする請求項１記載の表示装置。
【請求項３】
前記補正手段は、該駆動トランジスタの移動度のバラツキを打ち消す為、移動度に応じた補正電圧を該保持容量に書き込まれた映像信号の信号電圧から差し引くことを特徴とする請求項１記載の表示装置。
【請求項４】
画素アレイ部とこれを駆動する駆動部とからなり、
前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線が交差する部分に行列状に配された画素とを含み、
前記画素は、少なくともサンプリングトランジスタと、駆動トランジスタと、スイッチングトランジスタと、発光素子と、保持容量とを備えており、
前記サンプリングトランジスタは、その制御端が該走査線に接続し、その一対の電流端が信号線と該駆動トランジスタの制御端とに接続し、
前記駆動トランジスタは、一対の電流端の一方が該発光素子に接続し他方が電源ラインに接続し、
前記スイッチングトランジスタは、該駆動トランジスタの一方の電流端と該発光素子との間に介在し、
前記保持容量は、該駆動トランジスタの制御端と一方の電流端との間に接続し、
前記駆動部は、該走査線に制御信号を出力してサンプリングトランジスタをオンする一方、該信号線に映像信号を出力してオンした該サンプリングトランジスタを介して該保持容量に映像信号を書き込み、
以って前記駆動トランジスタは、所定の発光期間に該書き込まれた映像信号の信号電圧に応じた駆動電流を該発光素子に供給する一方、非発光期間には該発光素子に駆動電流を供給しない様に動作する表示装置の駆動不法であって、
非発光期間に該駆動トランジスタの特性のバラツキを打ち消す為の補正電圧を儀駆動トランジスタの一方の電流端から該保持容量に書き込む補正手順と、
非発光期間に前記スイッチングトランジスタをオフして該発光素子を該駆動トランジスタの一方の電流端から切り離し、以って補正電圧の誤差要因となるリーク電流が該発光素子に流れない様にしたことを特徴とする表示装置の駆動方法。
【請求項５】
請求項１に記載された表示装置を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子を含む画素をマトリクス状（行列状）に配列した表示装置であって、特に各画素内に設けた絶縁ゲート型電界効果トランジスタによって、有機ＥＬ素子などの発光素子に通電する電流量を制御する、いわゆるアクティブマトリクス型の表示装置及びその駆動方法に関する。またこの様な表示装置を組み込んだ電子機器に関する。
【背景技術】
【０００２】
画像表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり有機ＥＬ素子は自発光素子である。その為、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。
【０００３】
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものであり、以下の特許文献に記載がある。
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【特許文献３】特開２００４−１３３２４０
【特許文献４】特開２００４−０２９７９１
【特許文献５】特開２００４−０９３６８２
【特許文献６】特開２００６−２１５２１３
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の画素回路は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと保持容量と駆動トランジスタと発光素子とを含む。サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号をサンプリングする。保持容量は、サンプリングされた映像信号に応じた入力電圧（信号電圧）を保持する。駆動トランジスタは、保持容量に保持された入力電圧に応じて所定の発光期間に出力電流を供給する。尚一般に、出力電流は駆動トランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有する。発光素子は、駆動トランジスタから供給された出力電流により映像信号に応じた輝度で発光する。
【０００５】
駆動トランジスタは、保持容量に保持された入力電圧をゲートに受けてソース／ドレイン間に出力電流を流し、発光素子に通電する。一般に発光素子の発光輝度は通電量に比例している。更に駆動トランジスタの出力電流供給量はゲート電圧すなわち保持容量に書き込まれた入力電圧によって制御される。従来の画素回路は、駆動トランジスタのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。
【０００６】
ここで駆動トランジスタの動作特性は以下の特性式で表わされる。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）２
このトランジスタ特性式において、Ｉｄｓはソース／ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Ｖｇｓはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Ｖｔｈはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Ｗはチャネル幅を表わし、Ｌはチャネル長を表わし、Ｃｏｘはゲート容量を表わしている。このトランジスタ特性式から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Ｖｇｓが閾電圧Ｖｔｈを超えて大きくなると、オン状態となってドレイン電流Ｉｄｓが流れる。原理的に見ると上記のトランジスタ特性式が示す様に、ゲート電圧Ｖｇｓが一定であれば常に同じ量のドレイン電流Ｉｄｓが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性（ユニフォーミティ）が得られるはずである。
【０００７】
しかしながら実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタ（ＴＦＴ）は、個々のデバイス特性にばらつきがある。特に、閾電圧Ｖｔｈは一定ではなく、各画素毎にばらつきがある。前述のトランジスタ特性式から明らかな様に、各駆動トランジスタの閾電圧Ｖｔｈがばらつくと、ゲート電圧Ｖｇｓが一定であっても、ドレイン電流Ｉｄｓにばらつきが生じ、画素毎に輝度がばらついてしまう為、画面のユニフォーミティを損なう。従来から駆動トランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば前記の特許文献３に開示がある。
【０００８】
閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路は、ある程度画面のユニフォーミティを改善することが可能である。しかしながら、ポリシリコン薄膜トランジスタの特性は、閾電圧ばかりでなく移動度μも素子毎にばらつきがある。前述のトランジスタ特性式から明らかなように、移動度μばらつくと、ゲート電圧Ｖｇｓが一定であってもドレイン電流Ｉｄｓにばらつきが出てしまう。この結果発光輝度が画素毎に変化するため、画面のユニフォーミティを損なう。従来から駆動トランジスタの閾電圧に加え移動度のばらつきをキャンセルする機能を組み込んだ画素回路も開発されており、例えば前記の特許文献６に開示がある。
【０００９】
個々の画素回路に組み込んだ閾電圧補正機能や移動度補正機能は、通常発光素子が発光していない間（非発光期間）に所定の補正動作として行われる。一方非発光期間中でも発光素子にはリーク電流が流れる。このリーク電流は画素毎に配した発光素子の間でばらつきがある。リーク電流は非発光期間中に流れるため、補正動作の精度に悪影響を与える。特に画素毎に発光素子のリーク電流がばらつくと、補正動作の精度にもばらつきが生じるため、結果的に発光輝度が画素毎に変化するため画面のユニフォーミティを損なうという課題がある。
【課題を解決するための手段】
【００１０】
上述した従来の技術の課題に鑑み、本発明は発光素子のリーク電流のばらつきに関わらず正確な輝度補正動作を行うことが可能な画素を備えた表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、画素アレイ部とこれを駆動する駆動部とからなり、前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線が交差する部分に行列状に配された画素とを含み、前記画素は、少なくともサンプリングトランジスタと、駆動トランジスタと、発光素子と、保持容量とを備えており、前記サンプリングトランジスタは、その制御端が該走査線に接続し、その一対の電流端が信号線と該駆動トランジスタの制御端とに接続し、前記駆動トランジスタは、一対の電流端の一方が該発光素子に接続し他方が電源ラインに接続し、前記保持容量は、該駆動トランジスタの制御端と一方の電流端との間に接続し、前記駆動部は、該走査線に制御信号を出力してサンプリングトランジスタをオンする一方、該信号線に映像信号を出力してオンした該サンプリングトランジスタを介して該保持容量に映像信号を書き込み、以って前記駆動トランジスタは、所定の発光期間に該書き込まれた映像信号の信号電圧に応じた駆動電流を該発光素子に供給する一方、非発光期間には該発光素子に駆動電流を供給しない様に動作する表示装置であって、前記画素は、補正手段とスイッチングトランジスタとを備えており、前記補正手段は、非発光期間に動作して該駆動トランジスタの特性のバラツキを打ち消す為の補正電圧を該保持容量に書き込み、前記スイッチングトランジスタは、該駆動トランジスタの一方の電流端と該発光素子との間に介在し、非発光期間でオフになり該発光素子を該駆動トランジスタの一方の電流端から切り離し、以って該補正手段が動作中補正電圧の誤差要因となるリーク電流が該発光素子に流れない様にしたことを特徴とする。
【００１１】
具体的には前記補正手段は、該駆動トランジスタの閾電圧のバラツキを打ち消す為、該閾電圧に相当する補正電圧を該保持容量に足しこむ。又前記補正手段は、該駆動トランジスタの移動度のバラツキを打ち消す為、移動度に応じた補正電圧を該保持容量に書き込まれた映像信号の信号電圧から差し引く。
【発明の効果】
【００１２】
本発明によれば、駆動トランジスタの出力電流端となるソースと、発光素子のアノードとの間に、スイッチングトランジスタを介在させている。このスイッチングトランジスタは非発光期間でオフになり、発光素子のアノードを駆動トランジスタのソースから切り離している。この間補正手段が動作して、駆動トランジスタの特性のばらつきを打ち消すための補正電圧を駆動トランジスタの出力電流端（ソース）から保持容量に書き込んでいる。非発光期間では発光素子のアノードが駆動トランジスタのソースから切り離されるため発光素子にリーク電流が流れなくなり、駆動トランジスタの出力電流端の電位に誤差が生じない。よって本発明にかかる表示装置は、発光素子のリーク電流のばらつきに関わらず、正確な補正動作を行うことが出来、以って画面のユニフォーミティを改善することが出来る。
【００１３】
補正動作を行う場合、非発光期間中であっても信号線から所定の信号電位を駆動トランジスタの制御端（ゲート）に印加する必要がある。また発光素子のカソードは所定のカソード電位に接地されている。従来の様に補正動作中駆動トランジスタのソースと発光素子のアノードが接続されていると、補正動作を正常に行うため信号電位とカソード電位を相対的に調整する必要がある。本発明では補正動作中駆動トランジスタのソースと発光素子のアノードを切り離すため、駆動トランジスタのゲートに印加する信号電位と発光素子のカソードに接続するカソード電位は互いに制約なしに設定することが可能になる。したがってパネルの低消費電力化及びパネルシステムの低コスト化が可能な様に、信号電位やカソード電位を適切に設定することが出来る。
【発明を実施するための最良の形態】
【００１４】
以下図面を参照して本発明を詳細に説明する。まず最初に本発明の背景を明らかにするため、図１を参照して閾電圧補正機能及び移動度補正機能を備えたアクティブマトリクス型表示装置の第１参考例を説明する。この第１参考例は、基本的に１つの画素が５個のトランジスタと１個の容量素子と１個の発光素子とで構成されている。図示するように、参考例１のアクティブマトリクス表示装置は、基本的に画素アレイ部１と周辺の駆動部とで構成されている。駆動部は水平セレクタ３、ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１、第二補正用スキャナ７２などを含んでいる。画素アレイ部１は行状の走査線ＷＳと列状の信号線ＳＬと両者の交差する部分にマトリクス状に配列した画素２とで構成されている。カラー表示を可能とするため、ＲＧＢの三原色画素を用意しているが、これに限られるものではない。信号線ＳＬは水平セレクタ３によって駆動される。水平セレクタ３は信号線ＳＬに映像信号を供給する。走査線ＷＳはライトスキャナ４によって走査される。なお走査線ＷＳと平行に別の走査線ＤＳ、ＡＺ１及びＡＺ２も配線されている。走査線ＤＳはドライブスキャナ５によって走査される。走査線ＡＺ１は補正用スキャナ７１によって走査される。走査線ＡＺ２は第二補正用スキャナ７２によって走査される。各画素２は走査線ＷＳによって選択されたとき信号線ＳＬから映像信号をサンプリングする。さらに走査線ＤＳによって選択されたとき、サンプリングされた映像信号に応じて画素２内に含まれている発光素子を駆動する。加えて画素２は走査線ＡＺ１，ＡＺ２によって走査されたとき、予め決められた補正動作を行う。
【００１５】
図２は、図１に示した参考例１にかかる表示装置の具体的な構成を示す回路図である。図では理解を容易にするため、１個の画素回路２のみを拡大表示してある。画素回路２は、５個の薄膜トランジスタＴｒ１〜Ｔｒ４及びＴｒｄと１個の容量素子（保持容量）Ｃｓと１個の発光素子ＥＬとで構成されている。トランジスタＴｒ１〜Ｔｒ３とＴｒｄはＮチャネル型のポリシリコンＴＦＴである。トランジスタＴｒ４のみＰチャネル型のポリシリコンＴＦＴである。１個の容量素子Ｃｓは本画素回路２の保持容量を構成している。発光素子ＥＬは例えばアノード及びカソードを備えたダイオード型の有機ＥＬ素子である。但しこれに限られるものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。
【００１６】
画素回路２の中心となる駆動トランジスタＴｒｄはそのゲートＧが保持容量Ｃｓの一端に接続され、そのソースＳが同じく保持容量Ｃｓの他端に接続されている。また駆動トランジスタＴｒｄのゲートＧはスイッチングトランジスタＴｒ２を介して別の基準電位Ｖｓｓ１に接続されている。駆動トランジスタＴｒｄのドレインはスイッチングトランジスタＴｒ４を介して電源Ｖｃｃに接続されている。このスイッチングトランジスタＴｒ２のゲートは走査線ＡＺ１に接続されている。スイッチングトランジスタＴｒ４のゲートは走査線ＤＳに接続している。発光素子ＥＬのアノードは駆動トランジスタＴｒｄのソースＳに接続し、カソードは接地されている。この接地電位はＶｃａｔｈで表される場合がある。また、駆動トランジスタＴｒｄのソースＳと所定の基準電位Ｖｓｓ２との間にスイッチングトランジスタＴｒ３が介在している。このトランジスタＴｒ３のゲートは走査線ＡＺ２に接続している。一方サンプリングトランジスタＴｒ１は信号線ＳＬと駆動トランジスタＴｒｄのゲートＧとの間に接続されている。サンプリングトランジスタＴｒ１のゲートは走査線ＷＳに接続している。
【００１７】
かかる構成において、サンプリングトランジスタＴｒ１は、所定のサンプリング期間に走査線ＷＳから供給される制御信号ＷＳに応じ導通して信号線ＳＬから供給された映像信号Ｖｓｉｇを保持容量Ｃｓにサンプリングする。保持容量Ｃｓは、サンプリングされた映像信号Ｖｓｉｇに応じて駆動トランジスタのゲートＧとソースＳ間に入力電圧Ｖｇｓを印加する。駆動トランジスタＴｒｄは、所定の発光期間中入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。なおこの出力電流（ドレイン電流）Ｉｄｓは駆動トランジスタＴｒｄのチャネル領域のキャリア移動度μ及び閾電圧Ｖｔｈに対して依存性を有する。発光素子ＥＬは、駆動トランジスタＴｒｄから供給された出力電流Ｉｄｓにより映像信号Ｖｓｉｇに応じた輝度で発光する。
【００１８】
画素回路２はスイッチングトランジスタＴｒ２〜Ｔｒ４で構成される補正手段を備えており、出力電流Ｉｄｓのキャリア移動度μに対する依存性を打ち消す為に、発光期間に入る前に保持容量Ｃｓに保持された入力電圧Ｖｇｓを補正する。具体的には、この補正手段（Ｔｒ２〜Ｔｒ４）は、走査線ＷＳ及びＤＳから供給される制御信号ＷＳ，ＤＳに応じてサンプリング期間の一部で動作し、映像信号Ｖｓｉｇがサンプリングされている状態で駆動トランジスタＴｒｄから出力電流Ｉｄｓを取り出し、これを保持容量Ｃｓに負帰還して入力電圧Ｖｇｓを補正する。さらにこの補正手段（Ｔｒ２〜Ｔｒ４）は、出力電流Ｉｄｓの閾電圧Ｖｔｈに対する依存性を打ち消すために、予めサンプリング期間に先立って駆動トランジスタＴｒｄの閾電圧Ｖｔｈを検出し、且つ検出された閾電圧Ｖｔｈを入力電圧Ｖｇｓに足し込む様にしている。
【００１９】
本参考例の場合、駆動トランジスタＴｒｄはＮチャネル型トランジスタでドレインが電源Ｖｃｃ側に接続する一方、ソースＳが発光素子ＥＬ側に接続している。この場合、前述した補正手段は、サンプリング期間の後部分に重なる部分で駆動トランジスタＴｒｄから出力電流Ｉｄｓを取り出して、保持容量Ｃｓ側に負帰還する。その際本補正手段は、発光期間に先立って駆動トランジスタＴｒｄのソースＳ側から取り出した出力電流Ｉｄｓが、発光素子ＥＬの有する容量に流れ込むようにしている。具体的には、発光素子ＥＬはアノード及びカソードを備えたダイオード型の発光素子からなり、アノード側が駆動トランジスタＴｒｄのソースＳに接続する一方カソード側が接地されている。この構成で、本補正手段（Ｔｒ２〜Ｔｒ４）は、予め発光素子ＥＬのアノード／カソード間を逆バイアス状態にセットしておき、駆動トランジスタＴｒｄのソースＳ側から取り出した出力電流Ｉｄｓが発光素子ＥＬに流れ込む時、このダイオード型の発光素子ＥＬを容量性素子として機能させている。なお本補正手段は、サンプリング期間内で駆動トランジスタＴｒｄから出力電流Ｉｄｓを取り出す時間幅ｔを調整可能であり、これにより保持容量Ｃｓに対する出力電流Ｉｄｓの負帰還量を最適化している。
【００２０】
図３は、図２に示した参考例１にかかる表示装置の動作を表したタイミングチャートである。図３を参照して、図２に示した表示装置の動作を具体的に説明する。図３は、時間軸Ｔに沿って各走査線ＷＳ，ＡＺ１，ＡＺ２及びＤＳに印加される制御信号の波形を表してある。表記を簡略化する為、制御信号も対応する走査線の符号と同じ符号で表してある。トランジスタＴｒ１，Ｔｒ２，Ｔｒ３はＮチャネル型なので、走査線ＷＳ，ＡＺ１，ＡＺ２がそれぞれハイレベルの時オンし、ローレベルの時オフする。一方トランジスタＴｒ４はＰチャネル型なので、走査線ＤＳがハイレベルの時オフし、ローレベルの時オンする。なおこのタイミングチャートは、各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形と共に、駆動トランジスタＴｒｄのゲートＧの電位変化及びソースＳの電位変化も表してある。
【００２１】
図３のタイミングチャートではタイミングＴ１〜Ｔ８までを１フィールド（１ｆ）としてある。１フィールドの間に画素アレイの各行が一回順次走査される。タイミングチャートは、１行分の画素に印加される各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形を表してある。
【００２２】
当該フィールドが始まる前のタイミングＴ０で、全ての制御線号ＷＳ，ＡＺ１，ＡＺ２，ＤＳがローレベルにある。したがってＮチャネル型のトランジスタＴｒ１，Ｔｒ２，Ｔｒ３はオフ状態にある一方、Ｐチャネル型のトランジスタＴｒ４のみオン状態である。したがって駆動トランジスタＴｒｄはオン状態のトランジスタＴｒ４を介して電源Ｖｃｃに接続しているので、所定の入力電圧Ｖｇｓに応じて出力電流Ｉｄｓを発光素子ＥＬに供給している。したがってタイミングＴ０で発光素子ＥＬは発光している。この時駆動トランジスタＴｒｄに印加される入力電圧Ｖｇｓは、ゲート電位（Ｇ）とソース電位（Ｓ）の差で表される。
【００２３】
当該フィールドが始まるタイミングＴ１で、制御信号ＤＳがローレベルからハイレベルに切り替わる。これによりトランジスタＴｒ４がオフし、駆動トランジスタＴｒｄは電源Ｖｃｃから切り離されるので、発光が停止し非発光期間に入る。したがってタイミングＴ１に入ると、全てのトランジスタＴｒ１〜Ｔｒ４がオフ状態になる。
【００２４】
続いてタイミングＴ２に進むと、制御信号ＡＺ１及びＡＺ２がハイレベルになるので、スイッチングトランジスタＴｒ２及びＴｒ３がオンする。この結果、駆動トランジスタＴｒｄのゲートＧが基準電位Ｖｓｓ１に接続し、ソースＳが基準電位Ｖｓｓ２に接続される。ここでＶｓｓ１−Ｖｓｓ２＞Ｖｔｈを満たしており、Ｖｓｓ１−Ｖｓｓ２＝Ｖｇｓ＞Ｖｔｈとする事で、その後タイミングＴ３で行われるＶｔｈ補正の準備を行う。換言すると期間Ｔ２‐Ｔ３は、駆動トランジスタＴｒｄのリセット期間に相当する。また、発光素子ＥＬの閾電圧をＶｔｈＥＬとすると、ＶｔｈＥＬ＞Ｖｓｓ２に設定されている。これにより、発光素子ＥＬにはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行うＶｔｈ補正動作及び移動度補正動作を正常に行うために必要である。
【００２５】
タイミングＴ３では制御信号ＡＺ２をローレベルにし且つ直後制御信号ＤＳもローレベルにしている。これによりトランジスタＴｒ３がオフする一方トランジスタＴｒ４がオンする。この結果ドレイン電流Ｉｄｓが保持容量Ｃｓに流れ込み、Ｖｔｈ補正動作を開始する。この時駆動トランジスタＴｒｄのゲートＧはＶｓｓ１に保持されており、駆動トランジスタＴｒｄがカットオフするまで電流Ｉｄｓが流れる。カットオフすると駆動トランジスタＴｒｄのソース電位（Ｓ）はＶｓｓ１−Ｖｔｈとなる。ドレイン電流がカットオフした後のタイミングＴ４で制御信号ＤＳを再びハイレベルに戻し、スイッチングトランジスタＴｒ４をオフする。さらに制御信号ＡＺ１もローレベルに戻し、スイッチングトランジスタＴｒ２もオフする。この結果、保持容量ＣｓにＶｔｈが保持固定される。この様にタイミングＴ３‐Ｔ４は駆動トランジスタＴｒｄの閾電圧Ｖｔｈを検出する期間である。ここでは、この検出期間Ｔ３‐Ｔ４をＶｔｈ補正期間と呼んでいる。
【００２６】
この様にＶｔｈ補正を行った後タイミングＴ５で制御信号ＷＳをハイレベルに切り替え、サンプリングトランジスタＴｒ１をオンして映像信号Ｖｓｉｇを保持容量Ｃｓに書き込む。発光素子ＥＬの等価容量Ｃｏｌｅｄに比べて保持容量Ｃｓは充分に小さい。この結果、映像信号Ｖｓｉｇのほとんど大部分が保持容量Ｃｓに書き込まれる。正確には、Ｖｓｓ１に対する。Ｖｓｉｇの差分Ｖｓｉｇ−Ｖｓｓ１が保持容量Ｃｓに書き込まれる。したがって駆動トランジスタＴｒｄのゲートＧとソースＳ間の電圧Ｖｇｓは、先に検出保持されたＶｔｈと今回サンプリングされたＶｓｉｇ−Ｖｓｓ１を加えたレベル（Ｖｓｉｇ−Ｖｓｓ１＋Ｖｔｈ）となる。以降説明簡易化の為Ｖｓｓ１＝０Ｖとすると、ゲート／ソース間電圧Ｖｇｓは図３のタイミングチャートに示すようにＶｓｉｇ＋Ｖｔｈとなる。かかる映像信号Ｖｓｉｇのサンプリングは制御信号ＷＳがローレベルに戻るタイミングＴ７まで行われる。すなわちタイミングＴ５‐Ｔ７がサンプリング期間に相当する。
【００２７】
サンプリング期間の終了するタイミングＴ７より前のタイミングＴ６で制御信号ＤＳがローレベルとなりスイッチングトランジスタＴｒ４がオンする。これにより駆動トランジスタＴｒｄが電源Ｖｃｃに接続されるので、画素回路は非発光期間から発光期間に進む。この様にサンプリングトランジスタＴｒ１がまだオン状態で且つスイッチングトランジスタＴｒ４がオン状態に入った期間Ｔ６‐Ｔ７で、駆動トランジスタＴｒｄの移動度補正を行う。即ち本参考例では、サンプリング期間の後部分の期間Ｔ６‐Ｔ７で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ＥＬは実際には逆バイアス状態にあるので発光する事はない。この移動度補正期間Ｔ６‐Ｔ７では、駆動トランジスタＴｒｄのゲートＧが映像信号Ｖｓｉｇのレベルに固定された状態で、駆動トランジスタＴｒｄにドレイン電流Ｉｄｓが流れる。ここでＶｓｓ１−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれる為、ダイオード特性ではなく単純な容量特性を示すようになる。よって駆動トランジスタＴｒｄに流れる電流Ｉｄｓは保持容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄの両者を結合した容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄに書き込まれていく。これにより駆動トランジスタＴｒｄのソース電位（Ｓ）は上昇していく。図３のタイミングチャートではこの上昇分をΔＶで表してある。この上昇分ΔＶは結局保持容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓから差し引かれる事になるので、負帰還をかけた事になる。この様に駆動トランジスタＴｒｄの出力電流Ｉｄｓを同じく駆動トランジスタＴｒｄの入力電圧Ｖｇｓに負帰還する事で、移動度μを補正する事が可能である。なお負帰還量ΔＶは移動度補正期間Ｔ６‐Ｔ７の時間幅ｔを調整する事で最適化可能である。
【００２８】
タイミングＴ７では制御信号ＷＳがローレベルとなりサンプリングトランジスタＴｒ１がオフする。この結果駆動トランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。映像信号Ｖｓｉｇの印加が解除されるので、駆動トランジスタＴｒｄのゲート電位（Ｇ）は上昇可能となり、ソース電位（Ｓ）と共に上昇していく。その間保持容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓは（Ｖｓｉｇ−ΔＶ＋Ｖｔｈ）の値を維持する。ソース電位（Ｓ）の上昇に伴い、発光素子ＥＬの逆バイアス状態は解消されるので、出力電流Ｉｄｓの流入により発光素子ＥＬは実際に発光を開始する。この時のドレイン電流Ｉｄｓ対ゲート電圧Ｖｇｓの関係は、先のトランジスタ特性式のＶｇｓにＶｓｉｇ−ΔＶ＋Ｖｔｈを代入する事で、以下の式のように与えられる。
Ｉｄｓ＝ｋμ（Ｖｇｓ−Ｖｔｈ）２＝ｋμ（Ｖｓｉｇ−ΔＶ）２
上記式において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃｏｘである。この特性式からＶｔｈの項がキャンセルされており、発光素子ＥＬに供給される出力電流Ｉｄｓは駆動トランジスタＴｒｄの閾電圧Ｖｔｈに依存しない事が分かる。基本的にドレイン電流Ｉｄｓは映像信号の信号電圧Ｖｓｉｇによって決まる。換言すると、発光素子ＥＬは映像信号Ｖｓｉｇに応じた輝度で発光する事になる。その際Ｖｓｉｇは帰還量ΔＶで補正されている。この補正量ΔＶは丁度特性式の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Ｉｄｓは実質的に映像信号Ｖｓｉｇのみに依存する事になる。
【００２９】
最後にタイミングＴ８に至ると制御信号ＤＳがハイレベルとなってスイッチングトランジスタＴｒ４がオフし、発光が終了すると共に当該フィールドが終わる。この後次のフィールドに移って再びＶｔｈ補正動作、移動度補正動作及び発光動作が繰り返される事になる。
【００３０】
図４は、発光素子ＥＬの電流電圧特性を示すグラフである。縦軸に電流Ｉｏｌｅｄをとり、横軸に電圧Ｖｏｌｅｄをとってある。画素回路に組み込んだ発光素子の場合、駆動トランジスタＴｒｄが供給するドレイン電流ＩｄｓがＩｏｌｅｄとなり、駆動トランジスタのソース電位（即ち発光素子のアノード電位）がＶｏｌｅｄとなる。図４のグラフか明らかなように、発光素子はＶｏｌｅｄが負となって逆バイアス状態になると、通常のダイオードと同じくオフ状態となり、リーク電流しか流れない。しかしながら個々の発光素子の特性により、点線で示したようにリーク電流の大きなデバイスと、リーク電流が通常のレベルのデバイスとがある。
【００３１】
参考例１に示した表示装置は、閾電圧補正動作や移動度補正動作を行うとき、発光素子に逆バイアスが印加されている。発光素子に逆バイアスが印加されると、前述したようにマイナス方向にリーク電流が流れる。このリーク電流が流れることで、閾電圧補正動作中や移動度補正動作中に駆動トランジスタのソース電位が変化し、補正量に誤差が生じる。図４に示したように、発光素子ＥＬのバイアス特性はばらついている。リーク特性が他の通常の発光素子に比べて大きな発光素子がある。この様な発光素子を組み込んだ画素では、回路中を流れるリーク電流が相対的に大きいため、移動度補正動作や閾電圧補正動作時に駆動トランジスタＴｒｄのソースに流れ込む電流が大きくなるため、保持容量Ｃｓに保持されたＶｇｓに圧縮がかかり、その画素は発光輝度が下がってしまう。また発光素子ＥＬを持続的に発光させると、リーク特性にも同様な変化が生じる可能性があり、これが経時的な輝度の変化（即ち焼き付き）となって現れることもある。
【００３２】
また参考例１に示した表示装置の移動度補正動作では、補正時に駆動トランジスタＴｒｄのソース電位が上昇している。補正動作を正確に行うためには、移動度補正後の駆動トランジスタのソース電位は発光素子をターンオンさせない電圧にとどまっている必要がある。このためには、カソード電位を信号電位に対して相対的に高く設定する必要がある。しかしながら、カソード電位に対して信号電位を相対的に高く設定すると、パネルの電源電圧が上昇してしまい消費電力の増大化を招く。あるいは移動度補正後の駆動トランジスタのソース電位が発光素子をターンオンさせないレベルに止まるためには、信号電位をカソード電位に対して相対的に低く設定しても良い。しかしながらこの場合駆動トランジスタのゲートに印加する入力信号電圧がマイナス電位となり、映像信号を出力するドライバのコストが上がってしまう。以上のことから明らかなように、パネルの高画質化を図り且つ消費電力の抑制及びコストの抑制を図るためには、発光素子のリークによる発光輝度への影響を防ぐ必要がある。
【００３３】
図５は、本発明にかかる表示装置の第１実施形態を示す回路図である。本実施形態は図２に示した第１参考例の上述した問題点に対処するものである。理解を容易にするため、図２に示した参考例１と対応する部分には対応する参照符号を付してある。異なる点は、駆動トランジスタＴｒｄのソースＳと発光素子ＥＬのアノードとの間にスイッチングトランジスタＴｒ６を介在させていることである。このスイッチングトランジスタＴｒ６のゲートを制御するため、画素アレイ部１には追加の走査線ＤＳ２が走査線ＷＳと平行に配されている。これに対応して周辺の駆動部にはこの走査線ＤＳ２に制御信号を順次供給するため、第二ドライブスキャナ８が配されている。このスイッチングトランジスタＴｒ６を閾電圧補正期間や移動度補正期間中オフさせることで、発光素子ＥＬのリーク電流による画面ユニフォーミティの低下を抑制することが出来る。さらには駆動トランジスタＴｒｄと発光素子ＥＬを電気的に切り離すことで、発光素子ＥＬ側のカソード電位と駆動トランジスタＴｒｄ側に印加される信号電圧を互いに制約関係なしで自由に設定することが可能となり、パネルの低消費電力化やパネルシステムの低コスト化が可能になる。
【００３４】
図５に示すように、本発明の第１実施形態にかかる表示装置は、基本的に画素アレイ部１とこれを駆動する駆動部とからなる。画素アレイ部１は、行状に配された走査線ＷＳと、列状に配された信号線ＳＬと、各走査線ＷＳと各信号線ＳＬが交差する部分に行列状に配された画素２とを含む。画素２は、少なくともサンプリングトランジスタＴｒ１と、駆動トランジスタＴｒｄと、発光素子ＥＬと、保持容量Ｃｓとを備えている。サンプリングトランジスタＴｒ１は、その制御端（ゲート）が走査線ＷＳに接続し、その一対の電流端（ソース及びドレイン）が信号線ＳＬと駆動トランジスタＴｒｄの制御端（ゲートＧ）とに接続している。駆動トランジスタＴｒｄは、一対の電流端（ソース及びドレイン）の一方が発光素子ＥＬに接続し、他方が電源ラインＶｃｃに接続している。本実施形態の場合駆動トランジスタＴｒｄはＮチャネル型であり、ソースＳが出力電流端として発光素子ＥＬのアノードに出力している。保持容量Ｃｓは、駆動トランジスタＴｒｄの制御端（ゲートＧ）と出力電流端（ソースＳ）との間に接続している。なお補助容量Ｃｓｕｂが駆動トランジスタＴｒｄのソースＳと接地ラインとの間に接続している。
【００３５】
駆動部はライトスキャナ４を含んでおり、走査線ＷＳに制御信号を出力してサンプリングトランジスタＴｒ１をオンする一方、水平セレクタ３を含んでおり信号線ＳＬに映像信号を出力してオンしたサンプリングトランジスタＴｒ１を介して保持容量Ｃｓに映像信号を書き込む。これにより駆動トランジスタＴｒｄは、所定の発光期間に、書き込まれた映像信号の信号電圧に応じた駆動電流Ｉｄｓを発光素子ＥＬに供給する一方、非発光期間には発光素子ＥＬに駆動電流を供給しないように動作する。
【００３６】
本実施形態の特徴事項として、画素回路２は、補正手段とスイッチングトランジスタＴｒ６とを備えている。この補正手段は別の補正用スイッチングトランジスタＴｒ２，Ｔｒ３，Ｔｒ４などからなり、非発光期間に動作して駆動トランジスタＴｒｄの特性のばらつきを打ち消すための補正電圧を保持容量Ｃｓに書き込む。スイッチングトランジスタＴｒ６は、駆動トランジスタＴｒｄのソースと発光素子ＥＬのアノードの間に介在し、非発光期間でオフになり発光素子ＥＬを駆動トランジスタＴｒｄのソースＳから切り離し、以って補正手段が動作中補正電圧の誤差要因となるリーク電流が発光素子ＥＬに流れないようにしている。
【００３７】
具体的にはこの補正手段（Ｔｒ２，Ｔｒ３，Ｔｒ４）は、駆動トランジスタＴｒｄの閾電圧Ｖｔｈのばらつきを打ち消すため、閾電圧Ｖｔｈに相当する補正電圧を保持容量Ｃｓに足し込む。加えてこの補正手段は、駆動トランジスタＴｒｄの移動度μのばらつきを打ち消すため、移動度μに応じた補正電圧を保持容量Ｃｓに書き込まれた映像信号の信号電圧から差し引く。
【００３８】
以上の説明から明らかなように、駆動トランジスタＴｒｄのソースＳと発光素子ＥＬのアノードとは、移動度補正期間中互いに分離している。このため移動度補正動作において、駆動トランジスタＴｒｄのソース電位が発光素子ＥＬがターンオンする電圧以上に上昇しても、何ら動作上の問題は生じない。よって発光素子ＥＬのカソード電圧や駆動トランジスタＴｒｄのゲートＧに印加する信号電圧は先に説明した参考例１のような条件とは無関係に自由に設定することが出来る。この結果映像信号の信号電圧範囲を正極性型として水平セレクタ３を構成するドライバのコストを下げることが出来る。またカソード電位を接地電位に設定することでパネルの消費電力を最小限にすることも可能である。
【００３９】
図６を参照して図５に示した第１実施形態にかかる表示装置の動作を詳細に説明する。理解を容易にするため、参考例１の動作説明に供した図３のタイミングチャートと同様の表記を採用している。先ず当該フィールドが始まる前のタイミングＴ０で、全ての制御線号ＷＳ，ＡＺ１，ＡＺ２，ＤＳがローレベルにある。したがってＮチャネル型のトランジスタＴｒ１，Ｔｒ２，Ｔｒ３はオフ状態にある一方、Ｐチャネル型のトランジスタＴｒ４のみオン状態である。したがって駆動トランジスタＴｒｄはオン状態のトランジスタＴｒ４を介して電源Ｖｃｃに接続しているので、所定の入力電圧Ｖｇｓに応じて出力電流Ｉｄｓを発光素子ＥＬに供給している。したがってタイミングＴ０で発光素子ＥＬは発光している。この時駆動トランジスタＴｒｄに印加される入力電圧Ｖｇｓは、ゲート電位（Ｇ）とソース電位（Ｓ）の差で表される。
【００４０】
当該フィールドが始まるタイミングＴ１で、制御信号ＤＳがローレベルからハイレベルに切り替わる。これによりトランジスタＴｒ４がオフし、駆動トランジスタＴｒｄは電源Ｖｃｃから切り離されるので、発光が停止し非発光期間に入る。したがってタイミングＴ１に入ると、全てのトランジスタＴｒ１〜Ｔｒ４がオフ状態になる。
【００４１】
次にタイミングＴ１ａになると、制御信号ＤＳ２をローレベルに切換え、スイッチングトランジスタＴｒ６をオフする。これにより非発光期間中発光素子ＥＬが駆動トランジスタＴｒｄから切り離される。なお本実施形態ではスイッチングトランジスタＴｒ４がタイミングＴ１でオフした後スイッチングトランジスタＴｒ６をオフしているが、逆に先にスイッチングトランジスタＴｒ６をオフした後、スイッチングトランジスタＴｒ４をオフしても良い。但し発光素子ＥＬの切り離しは、別の補正用スイッチングトランジスタＴｒ２，Ｔｒ３がオンする前に行う必要がある。
【００４２】
続いてタイミングＴ２に進むと、制御信号ＡＺ１及びＡＺ２がハイレベルになるので、スイッチングトランジスタＴｒ２及びＴｒ３がオンする。この結果駆動トランジスタＴｒｄのゲートＧが基準電位Ｖｓｓ１に接続し、ソースＳが基準電位Ｖｓｓ２に接続される。ここでＶｓｓ１−Ｖｓｓ２＞Ｖｔｈを満たしており、Ｖｓｓ１−Ｖｓｓ２＝Ｖｇｓ＞Ｖｔｈとすることで、その後タイミングＴ３で行われるＶｔｈ補正の準備を行う。この時発光素子ＥＬは駆動トランジスタＴｒｄのソースＳから既に切り離されているので、発光素子ＥＬを逆バイアス状態に置くような電位設定は何ら必要ない。
【００４３】
タイミングＴ３では制御信号ＡＺ２をローレベルにし且つ直後制御信号ＤＳもローレベルにしている。これによりトランジスタＴｒ３がオフする一方トランジスタＴｒ４がオンする。この結果ドレイン電流Ｉｄｓが保持容量Ｃｓに流れ込み、Ｖｔｈ補正動作を開始する。この時駆動トランジスタＴｒｄのゲートＧはＶｓｓ１に保持されており、駆動トランジスタＴｒｄがカットオフするまで電流Ｉｄｓが流れる。カットオフすると駆動トランジスタＴｒｄのソース電位（Ｓ）はＶｓｓ１−Ｖｔｈとなる。ドレイン電流がカットオフした後のタイミングＴ４で制御信号ＤＳを再びハイレベルに戻し、スイッチングトランジスタＴｒ４をオフする。さらに制御信号ＡＺ１もローレベルに戻し、スイッチングトランジスタＴｒ２もオフする。この結果、保持容量ＣｓにＶｔｈが保持固定される。この様にタイミングＴ３‐Ｔ４は駆動トランジスタＴｒｄの閾電圧Ｖｔｈを検出する期間である。ここでは、この検出期間Ｔ３‐Ｔ４をＶｔｈ補正期間と呼んでいる。
【００４４】
この様にＶｔｈ補正を行った後タイミングＴ５で制御信号ＷＳをハイレベルに切換え、サンプリングトランジスタＴｒ１をオンして映像信号Ｖｓｉｇを保持容量Ｃｓに書き込む。この時補助容量Ｃｓｕｂに比べて保持容量Ｃｓは十分に小さい。この結果、映像信号Ｖｓｉｇのほとんど大部分が保持容量Ｃｓに書き込まれる。正確にはＶｓｓ１に対するＶｓｉｇの差分Ｖｓｉｇ−Ｖｓｓ１が保持容量Ｃｓに書き込まれる。したがって駆動トランジスタＴｒｄのゲートＧとソースＳ間の電圧Ｖｇｓは、先に検出保持されたＶｔｈを今回サンプリングされたＶｓｉｇ−Ｖｓｓ１に加えたレベル（Ｖｓｉｇ−Ｖｓｓ１＋Ｖｔｈ）となる。以降説明簡略化のためＶｓｓ１＝０Ｖとすると、ゲート／ソース間電圧Ｖｇｓは図６のタイミングチャートに示すようにＶｓｉｇ＋Ｖｔｈとなる。かかる映像信号Ｖｓｉｇのサンプリングは制御信号ＷＳがローレベルに戻るタイミングＴ７まで行われる。即ちタイミングＴ５‐Ｔ７がサンプリング期間に相当する。
【００４５】
サンプリング期間の終了するタイミングＴ７より前のタイミングＴ６で制御信号ＤＳがローレベルとなりスイッチングトランジスタＴｒ４がオンする。これにより駆動トランジスタＴｒｄが電源Ｖｃｃに接続される。この様にサンプリングトランジスタＴｒ１がまだオン状態で且つスイッチングトランジスタＴｒ４がオン状態に入った期間Ｔ６‐Ｔ７で、駆動トランジスタＴｒｄの移動度補正を行う。この時発光素子ＥＬは依然として駆動トランジスタＴｒｄのソースＳから切り離されている。この移動度補正期間Ｔ６‐Ｔ７では、駆動トランジスタＴｒｄのゲートＧが映像信号Ｖｓｉｇのレベルに固定された状態で、駆動トランジスタＴｒｄにドレイン電流Ｉｄｓが流れる。駆動トランジスタＴｒｄに流れる電流Ｉｄｓは、保持容量Ｃｓと補助容量Ｃｓｕｂの両者を結合した容量Ｃ＝Ｃｓ＋Ｃｓｕｂに書き込まれていく。これにより駆動トランジスタＴｒｄのソース電位は上昇していく。この上昇分ΔＶは結局保持容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓから差し引かれることになるので、負帰還をかけたことになる。この様に駆動トランジスタＴｒｄの出力電流Ｉｄｓを同じく駆動トランジスタＴｒｄの入力電圧Ｖｇｓに負帰還することで、移動度μを補正することが可能である。
【００４６】
タイミングＴ７では制御信号ＷＳがローレベルとなりサンプリングトランジスタＴｒ１がオフする。この結果駆動トランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。映像信号Ｖｓｉｇの印加が解除されるので、駆動トランジスタＴｒｄのゲート電位は上昇可能となり、ソース電位と共に上昇していく。本実施形態の場合駆動トランジスタＴｒｄのソースＳは発光素子ＥＬから切り離されているので、ソース電位はほぼ電源電位Ｖｃｃまで上昇する。これに応じて駆動トランジスタＴｒｄのゲート電位も上昇する。その間保持容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓは（Ｖｓｉｇ−ΔＶ＋Ｖｔｈ）の値を維持する。
【００４７】
続いてタイミングＴ７ａで制御信号ＤＳ２がハイレベルとなり、スイッチングトランジスタＴｒ６がオンして、駆動トランジスタＴｒｄと発光素子ＥＬが電気的に接続する。これにより発光素子ＬＥには駆動トランジスタＴｒｄから駆動電流Ｉｄｓが流れ込み発光する。この時駆動トランジスタＴｒｄのソース電位（即ち発光素子ＥＬのアノード電位）は両者の動作点で決まるレベルまで下がり安定する。以後発光期間中この安定したレベルを維持する。
【００４８】
最後にタイミングＴ８に至ると制御信号ＤＳがハイレベルとなってスイッチングトランジスタＴｒ４がオフし、発光が終了すると共に当該フィールドが終わる。この後次のフィールドに移って再びＶｔｈ補正動作、移動度補正動作及び発光動作が繰り返されることになる。
【００４９】
図７は、表示装置の第２参考例を示す回路図である。この第２参考例は、４個のトランジスタと１個の保持容量と１個の発光素子とで構成されている。図２に示した第１参考例に比べ、トランジスタの数が５個から４個に減っている。画素回路２の中心となる駆動トランジスタＴｒｄはそのゲートＧが保持容量Ｃｓの一端に接続され、そのソースＳが同じく保持容量Ｃｓの他端に接続されている。駆動トランジスタＴｒｄのドレインは第１のスイッチングトランジスタＴｒ４を介して電源Ｖｃｃに接続されている。このスイッチングトランジスタＴｒ４のゲートは走査線ＤＳに接続している。発光素子ＥＬのアノードは駆動トランジスタＴｒｄのソースＳに接続し、カソードは接地されている。この接地電位はＶｃａｔｈで表される場合がある。また駆動トランジスタＴｒｄのソースＳと所定の基準電位Ｖｓｓとの間に第２のスイッチングトランジスタＴｒ３が介在している。このトランジスタＴｒ３のゲートは走査線ＡＺに接続している。一方サンプリングトランジスタＴｒ１は信号線ＳＬと駆動トランジスタＴｒｄのゲートＧとの間に接続されている。サンプリングトランジスタＴｒ１のゲートは走査線ＷＳに接続している。
【００５０】
かかる構成において、サンプリングトランジスタＴｒ１は、走査線ＷＳに割り当てられた水平走査期間（１Ｈ）に走査線ＷＳから供給される制御信号ＷＳに応じ導通して信号線ＳＬから供給された映像信号Ｖｓｉｇを保持容量Ｃｓにサンプリングする。保持容量Ｃｓは、サンプリングされた映像信号Ｖｓｉｇに応じて駆動トランジスタＴｒｄのゲートＧに入力電圧Ｖｇｓを印加する。駆動トランジスタＴｒｄは、所定の発光期間中入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。この出力電流Ｉｄｓは駆動トランジスタＴｒｄのチャネル領域の閾電圧Ｖｔｈに対して依存性を有する。発光素子ＥＬは、駆動トランジスタＴｒｄから供給された出力電流Ｉｄｓにより映像信号Ｖｓｉｇに応じた輝度で発光する。
【００５１】
画素回路２は第１のスイッチングトランジスタＴｒ３と第２のスイッチングトランジスタＴｒ４とで構成される補正手段を備えている。この補正手段は出力電流Ｉｄｓの閾電圧Ｖｔｈに対する依存性を打ち消すために、水平走査期間（１Ｈ）の一部で動作し、駆動トランジスタＴｒｄの閾電圧Ｖｔｈを検出して保持容量Ｃｓに書き込んでおく。この補正手段は、水平走査期間（１Ｈ）にサンプリングトランジスタＴｒ１が導通して保持容量Ｃｓの一端が信号線ＳＬにより一定電位Ｖｓｓ０に保持された状態で動作し、保持容量Ｃｓの他端から一定電位Ｖｓｓ０に対する電位差が閾電圧Ｖｔｈになるまで保持容量Ｃｓを充電する。この補正手段は、水平走査期間（１Ｈ）の前半で駆動トランジスタＴｒｄの閾電圧Ｖｔｈを検出して保持容量Ｃｓに書き込む一方、サンプリングトランジスタＴｒ１は水平走査期間（１Ｈ）の後半で信号線ＳＬから供給される映像信号Ｖｓｉｇを保持容量Ｃｓにサンプリングする。保持容量Ｃｓは、サンプリングされた映像信号Ｖｓｉｇに予め書き込まれた閾電圧Ｖｔｈを足し込んだ入力電圧Ｖｇｓを駆動トランジスタＴｒｄのゲートＧとソースＳ間に印加し、以って出力電流Ｉｄｓの閾電圧Ｖｔｈに対する依存性を打ち消す。この補正手段は、水平走査期間（１Ｈ）よりも前に導通して保持容量Ｃｓの両端の電位差が閾電圧Ｖｔｈを越える様に設定（リセット）する第１のスイッチングトランジスタＴｒ３と、水平走査期間（１Ｈ）に導通して、保持容量Ｃｓの両端の電位差が閾電圧Ｖｔｈになるまで保持容量Ｃｓを充電する第２のスイッチングトランジスタＴｒ４とを含む。サンプリングトランジスタＴｒ１は、水平走査期間（１Ｈ）内で信号線ＳＬが映像信号Ｖｓｉｇの電位になる信号供給期間に、信号線ＳＬから供給された映像信号Ｖｓｉｇを保持容量Ｃｓにサンプリングする一方、補正手段は水平走査期間（１Ｈ）内で信号線ＳＬが一定電位Ｖｓｓ０になる信号固定期間に、駆動トランジスタＴｒｄの閾電圧Ｖｔｈを検出して保持容量Ｃｓに書き込む。
【００５２】
本参考例では、駆動トランジスタＴｒｄは、その出力電流Ｉｄｓがチャネル領域の閾電圧Ｖｔｈに加えキャリア移動度μに対しても依存性を有する。これに対処するため、本補正手段は、出力電流Ｉｄｓのキャリア移動度μに対する依存性を打ち消すべく水平走査期間（１Ｈ）の一部で動作し、映像信号Ｖｓｉｇがサンプリングされている状態で駆動トランジスタＴｒｄから出力電流Ｉｄｓを取り出し、これを保持容量Ｃｓに負帰還して入力電圧Ｖｇｓを補正する。
【００５３】
図８は、図７に示した第２参考例の動作説明に供するタイミングチャートである。図８は、時間軸Ｔに沿って各走査線ＷＳ，ＡＺ及びＤＳに印加される制御信号の波形を表してある。表記を簡略化するため、制御信号も対応する走査線の符号と同じ符号で示してある。合わせて信号線に印加される映像信号Ｖｓｉｇの波形も時間軸Ｔに沿って示してある。図示する様に、この映像信号Ｖｓｉｇは各水平走査期間Ｈの前半で一定電位Ｖｓｓ０となり後半で信号電位となる。トランジスタＴｒ１及びＴｒ３はＮチャネル型なので、走査線ＷＳ，ＡＺがそれぞれハイレベルのときオンし、ローレベルのときオフする。一方トランジスタＴｒ４はＰチャネル型なので、走査線ＤＳがハイレベルのときオフし、ローレベルのときオンする。なおこのタイミングチャートは、各制御信号ＷＳ，ＡＺ，ＤＳの波形や映像信号Ｖｓｉｇの波形と共に、駆動トランジスタＴｒｄのゲートＧの電位変化及びソースＳの電位変化も表してある。
【００５４】
図８のタイミングチャートではタイミングＴ１〜Ｔ８までを１フィールド（１ｆ）としてある。１フィールドの間に画素アレイの各行が一回順次走査される。タイミングチャートは、一行分の画素に印加される各制御信号ＷＳ，ＡＺ，ＤＳの波形を表してある。
【００５５】
当該フィールドが始まる前のタイミングＴ０で、全ての制御信号ＷＳ，ＡＺ，ＤＳがローレベルにある。したがってＮチャネル型のトランジスタＴｒ１及びＴｒ３はオフ状態にある一方、Ｐチャネル型のトランジスタＴｒ４のみオン状態である。したがって駆動トランジスタＴｒｄはオン状態のトランジスタＴｒ４を介して電源Ｖｃｃに接続しているので、所定の入力電圧Ｖｇｓに応じて出力電流Ｉｄｓを発光素子ＥＬに供給している。したがってタイミングＴ０で発光素子ＥＬは発光している。このとき駆動トランジスタＴｒｄに印加される入力電圧Ｖｇｓは、ゲート電位と（Ｇ）ソース電位（Ｓ）の差で表される。
【００５６】
当該フィールドが始まるタイミングＴ１で、制御信号ＤＳがローレベルからハイレベルに切換る。これによりトランジスタＴｒ４がオフし、駆動トランジスタＴｒｄは電源Ｖｃｃから切り離されるので、発光が停止し非発光期間に入る。タイミングＴ１に入ると、全てのトランジスタＴｒ１，Ｔｒ３，Ｔｒ４がオフ状態になる。
【００５７】
続いてタイミングＴ２になると制御信号ＡＺがローレベルからハイレベルに立ち上がり、スイッチングトランジスタＴｒ３がオンになる。これにより、保持容量Ｃｓの他端及び駆動トランジスタＴｒｄのソースＳに基準電位Ｖｓｓを書き込む。このとき駆動トランジスタＴｒｄのゲート電位はハイインピーダンスなので、ソース電位（Ｓ）の降下に追随してゲート電位（Ｇ）も低下する。
【００５８】
この後制御信号ＡＺがローレベルに戻ってスイッチングトランジスタＴｒ３がオフした後、タイミングＴａで制御信号ＷＳがハイレベルになり、サンプリングトランジスタＴｒ１が導通する。このとき、信号線に現れる電位は、所定の一定電位Ｖｓｓ０に設定されている。ここでＶｓｓ０−Ｖｓｓ＞Ｖｔｈを満たすようにＶｓｓ０及びＶｓｓが設定されている。Ｖｓｓ０−Ｖｓｓは駆動トランジスタＴｒｄの入力電圧Ｖｇｓとなっている。ここではＶｇｓ＞Ｖｔｈとすることで、その後のＶｔｈ補正動作の準備を行っている。換言するとタイミングＴａで保持容量Ｃｓの両端はＶｇｓを越える電圧に設定され、Ｖｔｈ補正動作に先立って保持容量Ｃｓにリセットがかけられる。また発光素子ＥＬの閾電圧をＶｔｈＥＬとすると、ＶｔｈＥＬ＞Ｖｓｓと設定することで、発光素子ＥＬに逆バイアスを印加する。これは、その後のＶｔｈ補正動作を正常に行うために必要である。
【００５９】
続いてタイミングＴ３で制御信号ＤＳをローレベルに切換え、スイッチングトランジスタＴｒ４をオンして、Ｖｔｈ補正を実行する。このとき信号線の電位はＶｔｈ補正を正確に行うため、依然として一定電位Ｖｓｓ０に保持されている。スイッチングトランジスタＴｒ４がオンすることで、駆動トランジスタＴｒｄが電源Ｖｃｃに接続され、出力電流Ｉｄｓが流れる。これに伴い保持容量Ｃｓは充電されていき、その他端に接続されたソース電位（Ｓ）が上昇していく。一方保持容量Ｃｓの一端の電位（ゲート電位Ｇ）はＶｓｓ０に固定されている。したがって保持容量Ｃｓの充電に伴いソース電位（Ｓ）が上昇して行き、入力電圧Ｖｇｓが丁度Ｖｔｈに達したところで駆動トランジスタＴｒｄがカットオフする。駆動トランジスタＴｒｄがカットオフすると、そのソース電位（Ｓ）はタイミングチャートに示したようにＶｓｓ０−Ｖｔｈになる。
【００６０】
この後タイミングＴ４で制御信号ＤＳをハイレベルに戻し、スイッチングトランジスタＴｒ４をオフすることでＶｔｈ補正動作は終了する。この補正動作により、保持容量Ｃｓに閾電圧Ｖｔｈ相当の電圧が書き込まれる。
【００６１】
この様にタイミングＴ３〜Ｔ４でＶｔｈ補正を行った後、１水平走査期間（１Ｈ）の半分が経過し、信号線の電位がＶｓｓ０からＶｓｉｇに変化する。これにより映像信号Ｖｓｉｇが保持容量Ｃｓに書き込まれる。発光素子ＥＬの等価容量Ｃｏｌｅｄに比べて保持容量Ｃｓは十分に小さい。この結果、映像信号Ｖｓｉｇのほとんど大部分が保持容量Ｃｓに書き込まれる。したがって駆動トランジスタＴｒｄのゲートＧとソースＳ間の電圧Ｖｇｓは、先に検出保持されたＶｔｈと今回サンプリングされたＶｓｉｇを加えたレベル（Ｖｓｉｇ＋Ｖｔｈ）となる。ゲート／ソース間電圧Ｖｇｓは図８のタイミングチャートに示すようにＶｓｉｇ＋Ｖｔｈとなる。かかる映像信号Ｖｓｉｇのサンプリングは制御信号ＷＳがローレベルに戻るタイミングＴ７まで行われる。即ちタイミングＴ５〜Ｔ７がサンプリング期間に相当する。
【００６２】
この様に本参考例では、Ｖｔｈ補正期間Ｔ３−Ｔ４とサンプリング期間Ｔ５−Ｔ７が、１水平走査期間（１Ｈ）に含まれる。１Ｈの間、サンプリング用の制御信号ＷＳはハイレベルにある。本参考例ではサンプリングトランジスタＴｒ１がオンした状態でＶｔｈ補正及びＶｓｉｇ書き込みを行っている。これにより画素回路２の構成を簡素化している。
【００６３】
本参考例では、上述したＶｔｈ補正に加え移動度μの補正も同時に行っている。但し本発明はこれに限られるものではなく、移動度μ補正を行わない単純なＶｔｈ補正動作のみの画素回路にも適用可能であることは言うまでもない。また本参考例の画素回路２は、駆動トランジスタＴｒｄ以外のトランジスタはＮチャネル型とＰチャネル型が混在しているが、本発明はこれに限られるものではなくＮチャネル型トランジスタのみまたはＰチャネル型トランジスタのみで構成することも可能である。
【００６４】
移動度μの補正はタイミングＴ６〜Ｔ７で行われる。以下この点につき詳細に説明する。サンプリング期間の終了するタイミングＴ７より前のタイミングＴ６で制御信号ＤＳがローレベルとなりスイッチングトランジスタＴｒ４がオンする。これにより駆動トランジスタＴｒｄが電源Ｖｃｃに接続されるので、画素回路は非発光期間から発光期間に進む。この様にサンプリングトランジスタＴｒ１がまだオン状態で且つスイッチングトランジスタＴｒ４がオン状態に入った期間Ｔ６‐Ｔ７で、駆動トランジスタＴｒｄの移動度補正を行う。即ち本参考例では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間Ｔ６‐Ｔ７で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ＥＬは実際には逆バイアス状態にあるので発光する事はない。この移動度補正期間Ｔ６‐Ｔ７では、駆動トランジスタＴｒｄのゲートＧが映像信号Ｖｓｉｇのレベルに固定された状態で、駆動トランジスタＴｒｄにドレイン電流Ｉｄｓが流れる。ここでＶｓｓ０−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれる為、ダイオード特性ではなく単純な容量特性を示すようになる。よって駆動トランジスタＴｒｄに流れる電流Ｉｄｓは保持容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄの両者を結合した容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄに書き込まれていく。これにより駆動トランジスタＴｒｄのソース電位（Ｓ）は上昇していく。図８のタイミングチャートではこの上昇分をΔＶで表してある。この上昇分ΔＶは結局保持容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓから差し引かれる事になるので、負帰還をかけた事になる。この様に駆動トランジスタＴｒｄの出力電流Ｉｄｓを同じく駆動トランジスタＴｒｄの入力電圧Ｖｇｓに負帰還する事で、移動度μを補正する事が可能である。なお負帰還量ΔＶは移動度補正期間Ｔ６‐Ｔ７の時間幅ｔを調整する事で最適化可能である。
【００６５】
タイミングＴ７では制御信号ＷＳがローレベルとなりサンプリングトランジスタＴｒ１がオフする。この結果駆動トランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。映像信号Ｖｓｉｇの印加が解除されるので、駆動トランジスタＴｒｄのゲート電位（Ｇ）は上昇可能となり、ソース電位（Ｓ）と共に上昇していく。その間保持容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓは（Ｖｓｉｇ−ΔＶ＋Ｖｔｈ）の値を維持する。ソース電位（Ｓ）の上昇に伴い、発光素子ＥＬの逆バイアス状態は解消されるので、出力電流Ｉｄｓの流入により発光素子ＥＬは実際に発光を開始する。この時のドレイン電流Ｉｄｓ対ゲート電圧Ｖｇｓの関係は、先のトランジスタ特性式のＶｇｓにＶｓｉｇ−ΔＶ＋Ｖｔｈを代入する事で、以下の式のように与えられる。
Ｉｄｓ＝ｋμ（Ｖｇｓ−Ｖｔｈ）２＝ｋμ（Ｖｓｉｇ−ΔＶ）２
上記式において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃｏｘである。この特性式からＶｔｈの項がキャンセルされており、発光素子ＥＬに供給される出力電流Ｉｄｓは駆動トランジスタＴｒｄの閾電圧Ｖｔｈに依存しない事が分かる。基本的にドレイン電流Ｉｄｓは映像信号の信号電圧Ｖｓｉｇによって決まる。換言すると、発光素子ＥＬは映像信号Ｖｓｉｇに応じた輝度で発光する事になる。その際Ｖｓｉｇは帰還量ΔＶで補正されている。この補正量ΔＶは丁度特性式の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Ｉｄｓは実質的に映像信号Ｖｓｉｇのみに依存する事になる。
【００６６】
最後にタイミングＴ８に至ると制御信号ＤＳがハイレベルとなってスイッチングトランジスタＴｒ４がオフし、発光が終了すると共に当該フィールドが終わる。この後次のフィールドに移って再びＶｔｈ補正動作、移動度補正動作及び発光動作が繰り返される事になる。
【００６７】
図９は、本発明にかかる表示装置の第２実施形態を示す回路図である。基本的には図７に示した第２参考例と同様であり、対応する部分には対応する参照番号を付してある。異なる点は、駆動トランジスタＴｒｄのソースＳと発光素子ＥＬのアノードとの間にスイッチングトランジスタＴｒ６を接続したことである。また発光素子ＥＬの等価容量Ｃｏｌｅｄに代えて補助容量Ｃｓｕｂを駆動トランジスタＴｒｄのソースＳと接地ラインとの間に挿入してある。またスイッチングトランジスタＴｒ６のゲートを駆動するため画素アレイ部１は追加の走査線ＤＳ２を備えている。この走査線ＤＳ２は駆動部側の第二ドライブスキャナ８によって線順次走査される。
【００６８】
図１０は、図９に示した第２実施形態の動作説明に供するタイミングチャートである。理解を容易にするため、図８に示したタイミングチャートと同じ表記を採用している。図示するように、タイミングＴ１でスイッチングトランジスタＴｒ４をオフして画素２を発光状態から非発光状態にする。その後タイミングＴ１ａで走査線ＤＳ２をローレベルに切換え、スイッチングトランジスタＴｒ６をオフする。これにより発光素子ＥＬは駆動トランジスタＴｒｄから切り離される。その後タイミングＴ２〜Ｔ３まで所定の準備動作を行い、タイミングＴ３からタイミングＴ４まで閾電圧補正動作を行う。さらにタイミングＴ５〜Ｔ７まで保持容量Ｃｓに映像信号を書き込む。その際タイミングＴ６〜タイミングＴ７まで移動度補正を行う。これらの動作中、発光素子ＬＥは駆動トランジスタＴｒｄから切り離されており、発光素子ＥＬのリーク電流によって影響を受けることがない。
【００６９】
タイミングＴ７で全ての補正動作が完了した後、タイミングＴ７ａで制御信号ＤＳ２をハイレベルに戻し、スイッチングトランジスタＴｒ６をオンする。これにより駆動トランジスタＴｒｄと発光素子ＥＬが接続し、駆動電流Ｉｄｓが発光素子ＬＥに流れ、発光を開始する。これにより駆動トランジスタＴｒｄと発光素子ＥＬの動作点となるソースＳの電位は電源電位Ｖｃｃから低下し安定したレベルに達する。これと連動して駆動トランジスタＴｒｄのゲートＧの電位も安定レベルに至る。
【００７０】
図１１は、第３参考例にかかる表示装置を示す回路図である。この第３参考例は、画素回路２が３個のトランジスタと１個の発光素子と１個の保持容量とで構成されている。第２参考例と比べるとさらにトランジスタの数が１個減っている。この画素回路２は、サンプリングトランジスタＴｒ１と、これに接続する保持容量Ｃｓと、これに接続する駆動トランジスタＴｒｄと、これに接続する発光素子ＥＬと、駆動トランジスタＴｒｄを電源Ｖｃｃに接続するスイッチングトランジスタＴｒ４とを含む。
【００７１】
サンプリングトランジスタＴｒ１は、第１走査線ＷＳから供給される制御信号ＷＳに応じ導通して信号線ＳＬから供給された映像信号の信号電位Ｖｓｉｇを保持容量Ｃｓにサンプリングする。保持容量Ｃｓは、サンプリングされた映像信号の信号電位Ｖｓｉｇに応じて駆動トランジスタＴｒｄのゲートＧに入力電圧Ｖｇｓを印加する。ドラブトランジスタＴｒｄは、入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。なおこの出力電流Ｉｄｓは、駆動トランジスタＴｒｄの閾電圧Ｖｔｈに対して依存性を有する。発光素子ＥＬは、発光期間中駆動トランジスタＴｒｄから供給された出力電流Ｉｄｓにより映像信号の信号電位Ｖｓｉｇに応じた輝度で発光する。スッチングトランジスタＴｒ４は、第２走査線ＤＳから供給される制御信号ＤＳに応じ導通して発光期間中駆動トランジスタＴｒｄを電源Ｖｃｃに接続し、非発光期間では非導通状態になって駆動トランジスタＴｒｄを電源Ｖｃｃから切り離す。
【００７２】
ライトスキャナ４及びドライブスキャナ５で構成されるスキャナ部は、水平走査期間（１Ｈ）に第１走査線ＷＳ及び第２走査線ＤＳにそれぞれ制御信号ＷＳ，ＤＳを出力し、サンプリングトランジスタＴｒ１及びスイッチングトランジスタＴｒ４をオンオフ制御して、出力電流Ｉｄｓの閾電圧Ｖｔｈに対する依存性を補正するために保持容量Ｃｓをリセットする準備動作、リセットされた保持容量Ｃｓに閾電圧Ｖｔｈをキャンセルするための電圧を書き込む補正動作、及び補正された保持容量Ｃｓに映像信号Ｖｓｉｇの信号電位をサンプリングするサンプリング動作を実行する。一方水平セレクタ（ドライバＩＣ）３で構成された信号部は、水平走査期間（１Ｈ）に映像信号を第１の固定電位ＶｓｓＨと、第２の固定電位ＶｓｓＬと、信号電位Ｖｓｉｇとの間で切換え、以って上述した準備動作、補正動作及びサンプリング動作に必要な電位を各画素に信号線ＳＬを介して供給する。
【００７３】
具体的には水平セレクタ３は、まず高レベルの第１固定電位ＶｓｓＨを供給し続いて低レベルの第２固定電位ＶｓｓＬに切換えて準備動作を可能とし、さらに低レベルの第２固定電位ＶｓｓＬを維持した状態で補正動作を実行し、その後信号電位Ｖｓｉｇに切換えてサンプリング動作を実行する。上述したように水平セレクタ３はドライバＩＣで構成され、信号電位Ｖｓｉｇを生成する信号生成回路と、信号生成回路から出力された信号電位Ｖｓｉｇに第１固定電位ＶｓｓＨ及び第２固定電位ＶｓｓＬを挿入し、以って第１固定電位ＶｓｓＨと第２固定電位ＶｓｓＬと信号電位Ｖｓｉｇとが切換る映像信号を合成して各信号線ＳＬに出力する出力回路とを含む。
【００７４】
駆動トランジスタＴｒｄは、その出力電流Ｉｄｓが閾電圧Ｖｔｈに加えチャネル領域のキャリア移動度μに対しても依存性を有する。この場合ライトスキャナ４とドライブスキャナ５で構成されるスキャナ部は、水平走査期間（１Ｈ）に第２走査線ＤＳに制御信号を出力してさらにスイッチングトランジスタＴｒ４を制御し、出力電流Ｉｄｓのキャリア移動度μに対する依存性を打ち消すために、信号電位Ｖｓｉｇがサンプリングされている状態で駆動トランジスタＴｒｄから出力電流を取り出し、これを保持容量Ｃｓに負帰還して入力電圧Ｖｇｓを補正する動作を実行する。
【００７５】
図１２は、図１１に示した第３参考例の動作説明に供するタイミングチャートである。図１２を参照して図１１に示した画素回路の動作を説明する。図１２は、時間軸Ｔに沿って各走査線ＷＳ，ＤＳに印加される制御信号の波形を表してある。表記を簡略するため、制御信号も対応する走査線の符号と同じ符号で示してある。合わせて信号線に印加される映像信号の波形も時間軸Ｔに沿って示してある。図示する様に、この映像信号は各水平走査期間（１Ｈ）内で、高電位ＶｓｓＨ、低電位ＶｓｓＬ、信号電位Ｖｓｉｇと順に切換る。トランジスタＴｒ１はＮチャネル型なので、走査線ＷＳがハイレベルのときオンし、ローレベルのときオフする。一方トランジスタＴｒ４はＰチャネル型なので、走査線ＤＳがハイレベルのときオフし、ローレベルのときオンする。なおこのタイミングチャートは、各制御信号ＷＳ，ＤＳの波形や映像信号の波形と共に、駆動トランジスタＴｒｄのゲートＧの電位変化及びソースＳの電位変化も表してある。
【００７６】
図１２のタイミングチャートではタイミングＴ１〜Ｔ８までを１フィールド（１ｆ）としてある。１フィールドの間に画素アレイの各行が一回順次走査される。タイミングチャートは、１行分の画素に印加される各制御信号ＷＳ，ＤＳの波形を表してある。
【００７７】
初めにタイミングＴ１で、スイッチングトランジスタＴｒ４をオフして非発光とする。この時、駆動トランジスタＴｒｄのソース電位はＶｃｃからの電源供給が無いので、発光素子ＥＬのカットオフ電圧ＶｔｈＥＬまで下げられる。
【００７８】
次にタイミングＴ２で、サンプリングトランジスタＴｒ１をオンする。ただしこの前に、信号線電圧をＶｓｓＨまで上げておく方が、書き込み時間を短くできるので好ましい。サンプリングトランジスタＴｒ１をオンする事で駆動トランジスタＴｒｄのゲート電位はＶｓｓＨが書き込まれる。この時、保持容量Ｃｓを介してソース電位にカップリングが入り、ソース電位は上昇する。ソースＳの電位は一度上昇するが、発光素子ＥＬを介して放電されるので、再度ソース電圧はＶｔｈＥＬになる。この時、ゲート電圧はＶｓｓＨのままである。
【００７９】
次にタイミングＴａで、サンプリングトランジスタＴｒ１をオンしたまま、信号電圧をＶｓｓＬに変化させる。この電位変化が保持容量Ｃｓを介してソース電位にカップリングされる。この時のカップリング量は、Ｃｓ／（Ｃｓ＋Ｃｏｌｅｄ）×（ＶｓｓＨ−ＶｓｓＬ）にて求められる。この時、ゲート電位はＶｓｓＬ、ソース電位はＶｔｈＥＬ−Ｃｓ／（Ｃｓ＋Ｃｏｌｅｄ）×（ＶｓｓＨ−ＶｓｓＬ）で表される。ここでマイナスバイアスを入れた為に、ソース電圧はＶｔｈＥＬよりも小さくなり、発光素子ＥＬはカットオフする。ここでソース電位は、この後のＶｔｈ補正や移動度補正終了後も発光素子ＥＬがカットオフし続ける電位に設定することが望ましい。また、このＶｇｓ＞Ｖｔｈとなるようにカップリングを入れることで、Ｖｔｈ補正の準備を行うことができる。以上により、トランジスタや電源ライン、ゲートラインを削減した回路においてもＶｔｈ補正準備を行うことができる。即ちタイミングＴ２〜Ｔａは補正準備期間に含まれる。
【００８０】
この後、タイミングＴ３でゲートＧをＶｓｓＬに保持した状態のままスイッチングトランジスタＴｒ４をオンすると、駆動トランジスタＴｒｄに電流が流れて、参考例と同様にＶｔｈ補正が行われる。駆動トランジスタＴｒｄがカットオフするまで電流が流れ、カットオフすると駆動トランジスタＴｒｄのソース電位はＶｓｓＬ−Ｖｔｈとなる。ここで、ＶｓｓＬ−Ｖｔｈ＜ＶｔｈＥＬとする必要がある。
【００８１】
この後タイミングＴ４で、スイッチングトランジスタＴｒ４をオフしてＶｔｈ補正は終了する。即ち、タイミングＴ３〜Ｔ４はＶｔｈ補正期間である。
【００８２】
この様にタイミングＴ３〜Ｔ４でＶｔｈ補正を行った後、タイミングＴ５に至って信号線の電位がＶｓｓＬからＶｓｉｇに変化する。これにより映像信号の信号電位Ｖｓｉｇが保持容量Ｃｓに書き込まれる。発光素子ＥＬの等価容量Ｃｏｌｅｄに比べて保持容量Ｃｓは十分に小さい。この結果、信号電位Ｖｓｉｇのほとんど大部分が保持容量Ｃｓに書き込まれる。したがって駆動トランジスタＴｒｄのゲートＧとソースＳ間の電圧Ｖｇｓは、先に検出保持されたＶｔｈと今回サンプリングされたＶｓｉｇを加えたレベル（Ｖｓｉｇ＋Ｖｔｈ）となる。即ち駆動トランジスタＴｒｄに対する入力電圧ＶｇｓはＶｓｉｇ＋Ｖｔｈとなる。かかる信号電圧Ｖｓｉｇのサンプリングは制御信号ＷＳがローレベルに戻るタイミングＴ７まで行われる。即ちタイミングＴ５〜Ｔ７がサンプリング期間に相当する。
【００８３】
本参考例にかかる画素回路は、上述した閾電圧Ｖｔｈの補正に加え、移動度μの補正も行っている。移動度μの補正はタイミングＴ６〜Ｔ７で行われる。タイミングチャートに示すように、補正量ΔＶが入力電圧Ｖｇｓから差し引かれる。
【００８４】
タイミングＴ７になると、制御信号ＷＳがローレベルとなりサンプリングトランジスタＴｒ１がオフする。この結果駆動トランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。映像信号Ｖｓｉｇの印加が解除されるので、駆動トランジスタＴｒｄのゲート電位（Ｇ）は上昇可能となり、ソース電位（Ｓ）と共に上昇していく。その間保持容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓは（Ｖｓｉｇ−ΔＶ＋Ｖｔｈ）の値を維持する。ソース電位（Ｓ）の上昇に伴い、発光素子ＥＬの逆バイアス状態は解消されるので、出力電流Ｉｄｓの流入により発光素子ＥＬは実際に発光を開始する。
【００８５】
最後にタイミングＴ８に至ると制御信号ＤＳがハイレベルとなってスイッチングトランジスタＴｒ４がオフし、発光が終了すると共に当該フィールドが終わる。この後次のフィールドに移って再び補正準備動作、Ｖｔｈ補正動作、移動度補正動作及び発光動作が繰り返される事になる。
【００８６】
図１３は、本発明にかかる表示装置の第３実施形態を示す回路図である。基本的には図１１に示した第３参考例と同様であり、対応する部分には対応する参照番号を付してある。異なる点は、駆動トランジスタＴｒｄと発光素子ＥＬの間に追加のスイッチングトランジスタＴｒ６を介在させたことである。また発光素子ＥＬの等価容量Ｃｏｌｅｄに代えて補助容量Ｃｓｕｂが駆動トランジスタＴｒｄのソースＳと接地ラインとの間に接続されている。スイッチングトランジスタＴｒ６のゲートをオンオフ制御するために追加の走査線ＤＳ２が配されている。この走査線ＤＳ２は駆動部側に追加された第二ドライブスキャナ８によって線順次走査される。
【００８７】
図１４は、図１３に示した第３実施形態の動作説明に供するタイミングチャートである。基本的には図１２に示したタイミングチャートと同様であり、対応する部分には対応する表記を採用している。図示するように、タイミングＴ１でスイッチングトランジスタＴｒ４をオフして非発光期間に入った後、タイミングＴ１ａでスイッチングトランジスタＴｒ６をオフし、発光素子ＥＬを駆動トランジスタＴｒｄから切り離す。なおスイッチングトランジスタＴｒ４とＴｒ６をオフする順番は逆にしても良い。この後順に閾電圧補正動作、映像信号サンプリング動作及び移動度補正動作を行った後、タイミングＴ７でサンプリングトランジスタＴｒ１をオフし、駆動トランジスタＴｒｄのゲートＧを信号線ＳＬから切り離す。これにより発光に必要な全ての準備動作、補正動作及びサンプリング動作が完了する。この間スイッチングトランジスタＴｒ６はオフ状態に保たれており、発光素子ＥＬは駆動トランジスタＴｒｄのソースＳから切り離されている。したがって発光素子ＥＬのリーク特性が上述した各動作に悪影響を与えることがない。
【００８８】
この後タイミングＴ７ａでスイッチングトランジスタＴｒ６がオン状態に復帰し、駆動トランジスタＴｒｄと発光素子ＥＬが電気的につながる。これにより駆動電流Ｉｄｓが電源Ｖｃｃから発光素子ＥＬを通ってカソードに流れ込み、発光状態に移行する。この過程で電源電位Ｖｃｃにあった駆動トランジスタＴｒｄのソースＳの電位は発光素子ＥＬとの動作点まで降下して安定する。
【００８９】
図１５は、第４参考例にかかる表示装置を示す回路図である。この第４参考例は２個のトランジスタと１個の発光素子と１個の保持容量とで構成されている。第３参考例に比べると、さらにトランジスタの素子数が１個減っている。図示するように、この画素２は有機ＥＬデバイスなどで代表される発光素子ＥＬと、サンプリングトランジスタＴｒ１と、駆動トランジスタＴｒｄと、保持容量Ｃｓとを含む。サンプリングトランジスタＴｒ１は、その制御端（ゲート）が対応する走査線ＷＳに接続し、一対の電流端（ソース及びドレイン）の一方が対応する信号線ＳＬに接続し、他方が駆動トランジスタＴｒｄの制御端（ゲートＧ）に接続する。駆動トランジスタＴｒｄは、一対の電流端（ソースＳ及びドレイン）の一方が発光素子ＥＬに接続し、他方が対応する給電線ＶＬに接続している。本例では、駆動トランジスタＴｒｄがＮチャネル型であり、そのドレインが給電線ＶＬに接続する一方、ソースＳが出力ノードとして発光素子ＥＬのアノードに接続している。発光素子ＥＬのカソードは所定のカソード電位Ｖｃａｔｈに接続している。保持容量Ｃｓは駆動トランジスタＴｒｄのソースＳとゲートＧの間に接続している。
【００９０】
かかる構成において、サンプリングトランジスタＴｒ１は走査線ＷＳから供給された制御信号に応じて導通し、信号線ＳＬから供給された信号電位をサンプリングして保持容量Ｃｓに保持する。駆動トランジスタＴｒｄは、第１電位（高電位Ｖｃｃ）にある給電線ＶＬから電流の供給を受け保持容量Ｃｓに保持された信号電位に応じて駆動電流を発光素子ＥＬに流す。ライトスキャナ４は、信号線ＳＬが信号電位にある時間帯にサンプリングトランジスタＴｒ１を導通状態にするため、所定のパルス幅の制御信号を制御線ＷＳに出力し、以って保持容量Ｃｓに信号電位を保持すると同時に駆動トランジスタＴｒｄの移動度μに対する補正を信号電位に加える。この後駆動トランジスタＴｒｄは保持容量Ｃｓに書き込まれた信号電位Ｖｓｉｇに応じた駆動電流を発光素子ＥＬに供給し、発光動作に入る。
【００９１】
本画素回路２は、上述した移動度補正機能に加え閾電圧補正機能も備えている。即ち電源スキャナ６は、サンプリングトランジスタＴｒ１が信号電位Ｖｓｉｇをサンプリングする前に、第１タイミングで給電線ＶＬを第１電位（高電位Ｖｃｃ）から第２電位（低電位Ｖｓｓ）に切換える。またライトスキャナ４は同じくサンプリングトランジスタＴｒ１が信号電位Ｖｓｉｇをサンプリングする前に、第２タイミングでサンプリングトランジスタＴｒ１を導通させて信号線ＳＬから基準電位Ｖｒｅｆを駆動トランジスタＴｒｄのゲートＧに印加すると共に駆動トランジスタＴｒｄのソースＳを第２電位（Ｖｓｓ）にセットする。電源スキャナ６は第２タイミングの後の第３タイミングで給電線ＶＬを第２電位Ｖｓｓから第１電位Ｖｃｃに切換えて、駆動トランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧を保持容量Ｃｓに保持する。かかる閾電圧補正機能により、本表示装置は画素毎にばらつく駆動トランジスタＴｒｄの閾電圧Ｖｔｈの影響をキャンセルすることができる。
【００９２】
本画素回路２は、さらにブートストラップ機能も備えている。即ちライトスキャナ４は保持容量Ｃｓに信号電位Ｖｓｉｇが保持された段階で走査線ＷＳに対する制御信号の印加を解除し、サンプリングトランジスタＴｒ１を非道通状態にして駆動トランジスタＴｒｄのゲートＧを信号線ＳＬから電気的に切り離し、以って駆動トランジスタＴｒｄのソースＳの電位変動にゲートＧの電位が連動し、ゲートＧとソースＳ間の電圧Ｖｇｓを一定に維持することができる。
【００９３】
図１６は、図１５に示した第４参考例の動作説明に供するタイミングチャートである。時間軸を共通にして、走査線ＷＳの電位変化、給電線ＶＬの電位変化及び信号線ＳＬの電位変化を表している。またこれらの電位変化と並行に、駆動トランジスタのゲートＧ及びソースＳの電位変化も表してある。前述したように走査線ＷＳには、サンプリングトランジスタＴｒ１をオンするための制御信号パルスが印加される。この制御信号パルスは画素アレイ部の線順次走査に合わせて１フィールド（１ｆ）周期で走査線ＷＳに印加される。電源線ＶＬは同じように１フィールド周期で高電位Ｖｃｃと低電位Ｖｓｓとの間で切換る。信号線ＳＬには１水平周期（１Ｈ）内で信号電位Ｖｓｉｇと基準電位Ｖｒｅｆが切換る映像信号を供給している。
【００９４】
図１６のタイミングチャートに示すように、画素は前のフィールドの発光期間から当該フィールドの非発光期間に入り、そのあと当該フィールドの発光期間となる。この非発光期間で準備動作、閾電圧補正動作、信号書き込み動作、移動度補正動作などを行う。
【００９５】
前フィールドの発光期間では、給電線ＶＬが高電位Ｖｃｃにあり、駆動トランジスタＴｒｄが駆動電流Ｉｄｓを発光素子ＥＬに供給している。駆動電流Ｉｄｓは高電位Ｖｃｃにある給電線ＶＬから駆動トランジスタＴｒｄを介して発光素子ＥＬを通り、カソードラインに流れ込んでいる。
【００９６】
続いて当該フィールドの非発光期間に入るとまずタイミングＴ１で給電線ＶＬを高電位Ｖｃｃから低電位Ｖｓｓに切換える。これにより給電線ＶＬはＶｓｓまで放電され、さらに駆動トランジスタＴｒｄのソースＳの電位はＶｓｓまで下降する。これにより発光素子ＥＬのアノード電位（即ち駆動トランジスタＴｒｄのソース電位）は逆バイアス状態となるため、駆動電流が流れなくなり消灯する。また駆動トランジスタのソースＳの電位降下に連動してゲートＧの電位も降下する。
【００９７】
続いてタイミングＴ２になると、走査線ＷＳを低レベルから高レベルに切換えることで、サンプリングトランジスタＴｒ１が導通状態になる。この時信号線ＳＬは基準電位Ｖｒｅｆにある。よって駆動トランジスタＴｒｄのゲートＧの電位は導通したサンプリングトランジスタＴｒ１を通じて信号線ＳＬの基準電位Ｖｒｅｆとなる。この時駆動トランジスタＴｒｄのソースＳの電位はＶｒｅｆよりも十分低い電位Ｖｓｓにある。この様にして駆動トランジスタＴｒｄのゲートＧとソースＳとの間の電圧Ｖｇｓが駆動トランジスタＴｒｄの閾電圧Ｖｔｈより大きくなるように、初期化される。タイミングＴ１からタイミングＴ３までの期間Ｔ１‐Ｔ３は駆動トランジスタＴｒｄのゲートＧ／ソースＳ間電圧Ｖｇｓを予めＶｔｈ以上に設定する準備期間である。
【００９８】
この後タイミングＴ３になると、給電線ＶＬが低電位Ｖｓｓから高電位Ｖｃｃに遷移し、駆動トランジスタＴｒｄのソースＳの電位が上昇を開始する。やがてドリライブトランジスタＴｒｄのゲートＧ／ソースＳ間電圧Ｖｇｓが閾電圧Ｖｔｈとなった所で電流がカットオフする。この様にして駆動トランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧が保持容量Ｃｓに書き込まれる。これが閾電圧補正動作である。この時電流がもっぱら保持容量Ｃｓ側に流れ、発光素子ＥＬには流れないようにするため、発光素子ＥＬがカットオフとなるようにカソード電位Ｖｃａｔｈを設定しておく。この閾電圧補正動作はタイミングＴ４で信号線ＳＬの電位がＶｒｅｆからＶｓｉｇに切換るまでの間に完了する。タイミングＴ３からタイミングＴ４までの期間Ｔ３‐Ｔ４が移動度補正期間となる。
【００９９】
タイミングＴ４では信号線ＳＬが基準電位Ｖｒｅｆから信号電位Ｖｓｉｇに切換る。この時サンプリングトランジスタＴｒ１は引き続き導通状態にある。よって駆動トランジスタＴｒｄのゲートＧの電位は信号電位Ｖｓｉｇになる。ここで発光素子ＥＬは始めカットオフ状態（ハイインピーダンス状態）にあるため駆動トランジスタＴｒｄのドレインとソースの間に流れる電流はもっぱら保持容量Ｃｓと発光素子ＥＬの等価容量に流れ込み、充電を開始する。この後サンプリングトランジスタＴｒ１がオフするタイミングＴ５までに、駆動トランジスタＴｒｄのソースＳの電位はΔＶだけ上昇する。この様にして映像信号の信号電位ＶｓｉｇがＶｔｈに足し込まれる形で保持容量Ｃｓに書き込まれると共に移動度補正用の電圧ΔＶが保持容量Ｃｓに保持された電圧から差し引かれる。よってタイミングＴ４からタイミングＴ５までの期間Ｔ４‐Ｔ５が信号書き込み期間／移動度補正期間となる。この様に信号書き込み期間Ｔ４‐Ｔ５では信号電位Ｖｓｉｇの書き込みと補正量ΔＶの調整が同時に行われる。Ｖｓｉｇが高いほど駆動トランジスタＴｒｄが供給する電流Ｉｄｓは大きくなり、ΔＶの絶対値も大きくなる。したがって発光輝度レベルに応じた移動度補正が行われる。Ｖｓｉｇを一定とした場合、駆動トランジスタＴｒｄの移動度μが大きいほどΔＶの絶対値が大きくなる。換言すると移動度μが大きいほど保持容量Ｃｓに対する負帰還量ΔＶが大きくなるので、画素毎の移動度μのばらつきを取り除くことができる。
【０１００】
最後にタイミングＴ５になると、前述したように走査線ＷＳが低レベル側に遷移し、サンプリングトランジスタＴｒ１はオフ状態となる。これにより駆動トランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。同時にドレイン電流Ｉｄｓが発光素子ＥＬを流れ始める。これにより発光素子ＥＬのアノード電位は駆動電流Ｉｄｓに応じて上昇する。発光素子ＥＬのアノード電位の上昇は、即ち駆動トランジスタＴｒｄのソースＳの電位上昇に他ならない。駆動トランジスタＴｒｄのソースＳの電位が上昇すると、保持容量Ｃｓのブートストラップ動作により駆動トランジスタＴｒｄのゲートＧの電位も連動して上昇する。ゲート電位の上昇量はソース電位の上昇量に等しくなる。ゆえに発光期間中駆動トランジスタＴｒｄのゲートＧ／ソースＳ間電圧Ｖｇｓは一定に保持される。このＶｇｓの値は信号電位Ｖｓｉｇに閾電圧Ｖｔｈ及び移動量μの補正をかけたものとなっている。
【０１０１】
図１７は、本発明にかかる表示装置の第４実施形態を示す回路図である。基本的には図１５に示した第４参考例と同様であり、対応する部分には対応する参照番号を付してある。異なる点は、駆動トランジスタＴｒｄのソースＳと発光素子ＥＬのアノードとの間にスイッチングトランジスタＴｒ６を介在させたことである。また補助容量Ｃｓｕｂが駆動トランジスタＴｒｄのソースＳと接地ラインとの間に接続されている。さらにスイッチングトランジスタＴｒ６のゲートを駆動するために追加の走査線ＤＳが走査線ＷＳと平行に配設されている。この追加の走査線ＤＳを線順次走査するために駆動部側にドライブスキャナ８を設けている。
【０１０２】
図１８は図１７に示した第４実施形態の動作説明に供するタイミングチャートである。基本的には図１６に示したタイミングチャートと同様であり、対応する部分には対応する表記を採用している。まず発光期間中のタイミングＴ１ａでスイッチングトランジスタＴｒ６をオフする。これにより駆動トランジスタＴｒｄは発光素子ＥＬから切り離され、非発光期間に移行する。このとき駆動トランジスタＴｒｄはまだオン状態にあるため、ソースＳの電位は電源ラインに引っ張られてＶｃｃまで上昇する。これと連動して駆動トランジスタＴｒｄのゲートＧも上昇する。
【０１０３】
この後発光素子ＥＬを駆動トランジスタＴｒｄから切り離した状態で、補正準備動作、閾電圧補正動作、信号書き込み動作及び移動度補正動作を行う。具体的にはタイミングＴ１で給電線ＶＬをＶｃｃからＶｓｓに切換え、駆動トランジスタＴｒｄのソース電位をＶｓｓにセットする。さらにタイミングＴ２で信号線ＳＬが基準電位ＶｒｅｆにあるときサンプリングトランジスタＴｒ１をオンして、駆動トランジスタＴｒｄのゲート電位をＶｒｅｆにセットする。この様にして閾電圧補正のための準備動作が完了する。この後タイミングＴ３で給電線ＶＬをＶｓｓからＶｃｃに切換え、駆動トランジスタＴｒｄがカットオフするまで保持容量Ｃｓを充電する。これにより保持容量Ｃｓに閾電圧Ｖｔｈが書き込まれる。この後タイミングＴ４で信号線ＳＬを信号電位Ｖｓｉｇに切換え、信号電位Ｖｓｉｇを保持容量Ｃｓに書き込む。この書き込み動作をタイミングＴ５まで行ってサンプリングトランジスタＴｒ１をオフする。タイミングＴ４からタイミングＴ５の間で信号電位Ｖｓｉｇの書き込みを行うと共に、移動度μの補正も行っている。タイミングＴ５でサンプリングトランジスタＴｒ１をオフすることで、駆動トランジスタＴｒｄのゲートＧが信号線ＳＬから切り離され、発光のための準備状態になる。この時点では駆動トランジスタＴｒｄと発光素子ＥＬは切り離されているため、駆動トランジスタＴｒｄのソース電位は給電線ＶＬの高電位Ｖｃｃに引っ張られている。
【０１０４】
最後にサンプリングトランジスタＴｒ１がオフした後のタイミングＴ５ａでスイッチングトランジスタＴｒ６をオンし、駆動トランジスタＴｒｄと発光素子ＥＬを電気的に接続する。これにより駆動電流Ｉｄｓが給電線ＶＬから駆動トランジスタＴｒｄを通って発光素子ＥＬに流れ、発光期間に移行する。
【０１０５】
本発明にかかる表示装置は、図１９に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスター部（図では１個のＴＦＴを例示）、保持容量などの容量部及び有機ＥＬ素子などの発光部とを含む。基板の上にＴＦＴプロセスでトランジスター部や容量部が形成され、その上に有機ＥＬ素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
【０１０６】
本発明にかかる表示装置は、図２０に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機ＥＬ素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部（画素マトリックス部）を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばＦＰＣ（フレキシブルプリントサーキット）を設けてもよい。
【０１０７】
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器に入力された、若しくは、電子機器内で生成した映像信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。
【０１０８】
図２１は本発明が適用されたテレビであり、フロントパネル１２、フィルターガラス１３等から構成される映像表示画面１１を含み、本発明の表示装置をその映像表示画面１１に用いることにより作製される。
【０１０９】
図２２は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含み、本発明の表示装置をその表示部１６に用いることにより作製される。
【０１１０】
図２３は本発明が適用されたノート型パーソナルコンピュータであり、本体２０には文字等を入力するとき操作されるキーボード２１を含み、本体カバーには画像を表示する表示部２２を含み、本発明の表示装置をその表示部２２に用いることにより作製される。
【０１１１】
図２４は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含み、本発明の表示装置をそのディスプレイ２６やサブディスプレイ２７に用いることにより作製される。
【０１１２】
図２５は本発明が適用されたビデオカメラであり、本体部３０、前方を向いた側面に被写体撮影用のレンズ３４、撮影時のスタート／ストップスイッチ３５、モニター３６等を含み、本発明の表示装置をそのモニター３６に用いることにより作製される。
【図面の簡単な説明】
【０１１３】
【図１】第１参考例にかかる表示装置の全体構成を示すブロック図である。
【図２】第１参考例の具体的な構成を示す回路図である。
【図３】第１参考例の動作説明に供するタイミングチャートである。
【図４】発光素子の電流／電圧特性を示すグラフである。
【図５】本発明にかかる表示装置の第１実施形態を示す回路図である。
【図６】第１実施形態の動作説明に供するタイミングチャートである。
【図７】第２参考例を示す回路図である。
【図８】第２参考例の動作説明に供するタイミングチャートである。
【図９】本発明にかかる表示装置の第２実施形態を示す回路図である。
【図１０】第２実施形態の動作説明に供するタイミングチャートである。
【図１１】第３参考例を示す回路図である。
【図１２】第３参考例の動作説明に供するタイミングチャートである。
【図１３】本発明にかかる表示装置の第３実施形態を示す回路図である。
【図１４】第３実施形態の動作説明に供するタイミングチャートである。
【図１５】第４参考例を示す回路図である。
【図１６】第４参考例の動作説明に供するタイミングチャートである。
【図１７】本発明にかかる表示装置の第４実施形態を示す回路図である。
【図１８】第４実施形態の動作説明に供するタイミングチャートである。
【図１９】本発明にかかる表示装置のデバイス構成を示す断面図である。
【図２０】本発明にかかる表示装置のモジュール構成を示す平面図である。
【図２１】本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。
【図２２】本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。
【図２３】本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。
【図２４】本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。
【図２５】本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。
【符号の説明】
【０１１４】
１・・・画素アレイ部、２・・・画素、３・・・水平セレクタ、４・・・ライトスキャナ、５・・・ドライブスキャナ、７・・・補正用スキャナ、７１・・・第一補正用スキャナ、７２・・・第二補正用スキャナ、８・・・第二ドライブスキャナ、Ｔｒ１・・・サンプリングトランジスタ、Ｔｒ２・・・スイッチングトランジスタ、Ｔｒ３・・・スイッチングトランジスタ、Ｔｒ４・・・スイッチングトランジスタ、Ｔｒ６・・・スイッチングトランジスタ、Ｔｒｄ・・・駆動トランジスタ、ＥＬ・・・発光素子、Ｃｓ・・・保持容量、Ｃｓｕｂ・・・補助容量
【図１】
2008203659.tif 000003
【図２】
2008203659.tif 000004
【図３】
2008203659.tif 000005
【図４】
2008203659.tif 000006
【図５】
2008203659.tif 000007
【図６】
2008203659.tif 000008
【図７】
2008203659.tif 000009
【図８】
2008203659.tif 000010
【図９】
2008203659.tif 000011
【図１０】
2008203659.tif 000012
【図１１】
2008203659.tif 000013
【図１２】
2008203659.tif 000014
【図１３】
2008203659.tif 000015
【図１４】
2008203659.tif 000016
【図１５】
2008203659.tif 000017
【図１６】
2008203659.tif 000018
【図１７】
2008203659.tif 000019
【図１８】
2008203659.tif 000020
【図１９】
2008203659.tif 000021
【図２０】
2008203659.tif 000022
【図２１】
2008203659.tif 000023
【図２２】
2008203659.tif 000024
【図２３】
2008203659.tif 000025
【図２４】
2008203659.tif 000026
【図２５】
2008203659.tif 000027