(57)【要約】【課題】半導体ナノワイヤを用いた新規な電界効果トランジスタ、およびその製造方法を提供する。【解決手段】本発明の電界効果トランジスタは、ゲート電極膜１４と、ゲート電極膜１４を貫通するように配置された複数の半導体ナノワイヤ１１と、半導体ナノワイヤ１１のそれぞれの一端に接触してそれらを接続するように形成されたソース電極膜１２と、半導体ナノワイヤのそれぞれの他端に接触してそれらを接続するように形成されたドレイン電極膜１３とを含む。ソース電極膜１２およびドレイン電極膜１３は金属からなる。ゲート電極膜１４と半導体ナノワイヤ１１との間には、絶縁層１５が配置されている。半導体ナノワイヤ１１の一端および他端の半導体のタイプがともにＰ型またはＮ型のいずれかである。それら一端および他端に挟まれた中央部の半導体のタイプは、それら一端および他端の半導体のタイプとは異なる。【選択図】図２
2008305982.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極膜と、
前記ゲート電極膜を貫通するように配置された複数の半導体ナノワイヤと、
前記複数の半導体ナノワイヤのそれぞれの一端に接触してそれらを接続するように形成されたソース電極膜と、
前記複数の半導体ナノワイヤのそれぞれの他端に接触してそれらを接続するように形成されたドレイン電極膜とを含み、
前記ソース電極膜および前記ドレイン電極膜は金属からなり、
前記ゲート電極膜と前記半導体ナノワイヤとの間に絶縁層が配置されており、
前記半導体ナノワイヤの前記一端および前記他端の半導体のタイプがともにＰ型またはＮ型のいずれかであり、前記一端および前記他端に挟まれた中央部の半導体のタイプが、前記一端および前記他端のタイプとは異なる電界効果トランジスタ。
【請求項２】
前記半導体ナノワイヤと前記ソース電極膜との接続部において、前記半導体ナノワイヤを構成する半導体と、前記ソース電極膜を構成する金属との合金が形成されており、
前記半導体ナノワイヤと前記ドレイン電極膜との接続部において、前記半導体ナノワイヤを構成する半導体と、前記ドレイン電極膜を構成する金属との合金が形成されている請求項１に記載の電界効果トランジスタ。
【請求項３】
前記半導体ナノワイヤが、シリコン、ゲルマニウム、およびシリコン−ゲルマニウムのいずれかからなる請求項１に記載の電界効果トランジスタ。
【請求項４】
前記半導体ナノワイヤの前記中央部が、前記一端および前記他端の半導体のタイプとは逆のタイプである請求項１に記載の電界効果トランジスタ。
【請求項５】
前記半導体ナノワイヤの前記中央部が、不純物を含まない真性半導体である請求項１に記載の電界効果トランジスタ。
【請求項６】
（ｉ）それぞれの一端が基板に固定されるように前記基板に立てられた複数の半導体ナノワイヤを形成する工程と、
（ii）前記複数の半導体ナノワイヤの他端が露出するように、除去可能な固体で前記半導体ナノワイヤを固定する工程と、
（iii）前記複数の半導体ナノワイヤの前記他端を接続するように第１の電極膜を形成する工程と、
（iv）前記基板を除去する工程と、
（ｖ）前記複数の半導体ナノワイヤの前記一端を接続するように第２の電極膜を形成する工程と、
（vi）前記固体を除去する工程と、
（vii）前記複数の半導体ナノワイヤのそれぞれの中央部の表面に、絶縁層を形成する工程と、
（viii）前記絶縁層に接するように、且つ前記第１および第２の電極膜に接しないように第３の電極膜を形成する工程と、を含み、
前記半導体ナノワイヤの前記一端および前記他端の半導体のタイプがともにＰ型またはＮ型のいずれかであり、前記一端および前記他端に挟まれた中央部の半導体のタイプが、前記一端および前記他端のタイプとは異なる電界効果トランジスタの製造方法。
【請求項７】
前記（ii）の工程において、前記複数の半導体ナノワイヤの中央部とともに前記基板を前記固体で固定し、
前記（iii）の工程ののちであって前記（iv）の工程の前に、前記基板に接触している前記固体を除去する工程を含む請求項６に記載の製造方法。
【請求項８】
前記固体が熱可塑性の有機物である請求項６に記載の製造方法。
【請求項９】
前記第１、第２および第３の電極膜がメッキ法で形成される請求項６に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果トランジスタおよびその製造方法に関する。
【背景技術】
【０００２】
電子デバイスの高性能化および小型化につれて、その電子回路を構成する素子は、小型化および低背化の方向に進んでいる。そして、素子サイズの小型化による特性のばらつきを小さくするために、素子の高精度化が求められている。
【０００３】
一方、新たな電子デバイスとして、直径が数百ｎｍより小さい部材（以下、「ナノ部材」という場合がある）を用いた電子デバイスが研究されている。柱状のナノ部材としては、カーボンナノチューブや半導体ナノワイヤが挙げられる。
【０００４】
すでに、半導体ナノワイヤを用いた電界効果トランジスタ（ＦＥＴ）が開示されている（非特許文献１）。この電界効果トランジスタは、一軸方向に配向させた半導体ナノワイヤの両端部分に、ソース電極膜とドレイン電極膜とを形成することによって実現される。このような半導体ナノワイヤを用いた電界効果トランジスタの製造では、真空成膜装置を用いて半導体膜を形成する必要がないため、低コスト化を含めた多くのメリットが得られる。
【０００５】
しかし、上記製造方法では、半導体ナノワイヤを所定の方向および所定の位置に配置する必要がある。半導体ナノワイヤを配向させる方法として、半導体ナノワイヤを塗布する方法が開示されている（特許文献１）。しかし、この方法では、電界効果トランジスタを再現性よく製造することが難しい。
【０００６】
また、半導体基板上に成長させた半導体ナノワイヤを半導体基板から分離することなく用いて、電界効果トランジスタを製造する方法も提案されている（特許文献２参照）。この方法では、半導体基板上に林立する半導体ナノワイヤ間に、層間絶縁膜、ゲート電極およびソース電極を、真空蒸着法などによって埋め込む。
【特許文献１】米国特許第７０６７８６７号明細書
【特許文献２】特開２００４−１９７６１２号公報
【非特許文献１】Ｄ．  Ｗａｎｇ，  ｅｔ  ａｌ．，  “Ｇｅｒｍａｎｉｕｍ  ｎａｎｏｗｉｒｅ  ｆｉｅｌｄ−ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒｓ  ｗｉｔｈ  ＳｉＯ2  ａｎｄ  ｈｉｇｈ−ｋ  ＨｆＯ2  ｇａｔｅ  ｄｉｅｌｅｃｔｒｉｃ”，  Ａｐｐｌ．  Ｐｈｙｓ．  Ｌｅｔｔ．，  Ｖｏｌ．  ８３，  ｐｐ．２４３２，  ２００３年
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、上記従来の電界効果トランジスタでは、半導体ナノワイヤとドレイン電極との間に、半導体基板が存在する。このため、ドレイン電極を形成する前に、半導体基板を研磨して薄くする必要がある。しかし、半導体基板を研磨する工程において半導体基板が破損する可能性があるため、歩留まりが低下する可能性がある。
【０００８】
このような状況において、本発明は、半導体ナノワイヤを用いた新規な電界効果トランジスタ、およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明の電界効果トランジスタは、ゲート電極膜と、前記ゲート電極膜を貫通するように配置された複数の半導体ナノワイヤと、前記複数の半導体ナノワイヤのそれぞれの一端に接触してそれらを接続するように形成されたソース電極膜と、前記複数の半導体ナノワイヤのそれぞれの他端に接触してそれらを接続するように形成されたドレイン電極膜とを含み、前記ソース電極膜および前記ドレイン電極膜は金属からなり、前記ゲート電極膜と前記半導体ナノワイヤとの間に絶縁層が配置されており、前記半導体ナノワイヤの前記一端および前記他端の半導体のタイプがともにＰ型またはＮ型のいずれかであり、前記一端および前記他端に挟まれた中央部の半導体のタイプが、前記一端および前記他端のタイプとは異なる。
【００１０】
また、電界効果トランジスタを製造するための本発明の方法は、（ｉ）それぞれの一端が基板に固定されるように前記基板に立てられた複数の半導体ナノワイヤを形成する工程と、（ii）前記複数の半導体ナノワイヤの他端が露出するように、除去可能な固体で前記半導体ナノワイヤを固定する工程と、（iii）前記複数の半導体ナノワイヤの前記他端を接続するように第１の電極膜を形成する工程と、（iv）前記基板を除去する工程と、（ｖ）前記複数の半導体ナノワイヤの前記一端を接続するように第２の電極膜を形成する工程と、（vi）前記固体を除去する工程と、（vii）前記複数の半導体ナノワイヤのそれぞれの中央部の表面に、絶縁層を形成する工程と、（viii）前記絶縁層に接するように、且つ前記第１および第２の電極膜に接しないように第３の電極膜を形成する工程と、を含み、前記半導体ナノワイヤの前記一端および前記他端の半導体のタイプがともにＰ型またはＮ型のいずれかであり、前記一端および前記他端に挟まれた中央部の半導体のタイプが、前記一端および前記他端のタイプとは異なる。
【発明の効果】
【００１１】
本発明によれば、半導体ナノワイヤを用いた電界効果トランジスタを、歩留まりよく製造することが可能である。また、本発明の電界効果トランジスタはチップ型であるため、電子機器の回路基板への実装が容易である。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施形態について例を挙げて説明する。なお、本発明は、以下の実施形態に限定されない。以下の説明では、特定の数値や特定の材料を例示する場合があるが、本発明の効果が得られる限り、他の数値や他の材料を適用してもよい。
【００１３】
［電界効果トランジスタ（ＦＥＴ）］
本発明のＦＥＴは、複数の半導体ナノワイヤ、ゲート電極膜、ソース電極膜、ドレイン電極膜、および絶縁層（ゲート絶縁層）とを含む。
【００１４】
複数の半導体ナノワイヤは、ゲート電極膜を貫通するように配置される。ゲート電極膜と半導体ナノワイヤとの間には、絶縁層（ゲート絶縁層）が配置されている。
【００１５】
ソース電極膜は、複数の半導体ナノワイヤのそれぞれの一端に接触している。また、ソース電極膜は、それら一端を接続するように形成されている。ドレイン電極膜は、複数の半導体ナノワイヤの他端に接触している。また、ドレイン電極膜は、それら他端を接続するように形成されている。ソース電極膜およびドレイン電極膜は、ともに金属からなる。また、ゲート電極膜も、金属で形成される。
【００１６】
複数の半導体ナノワイヤの一端および他端の半導体のタイプは、ともに、Ｐ型またはＮ型のいずれかである。すなわち、半導体ナノワイヤの一端および他端が、ともにＰ型であるか、または、ともにＮ型である。また、それら一端および他端に挟まれた中央部の半導体のタイプは、それら一端および他端の半導体のタイプとは異なる。
【００１７】
本発明のＦＥＴでは、半導体ナノワイヤとソース電極膜との接続部において、半導体ナノワイヤを構成する半導体と、ソース電極膜を構成する金属との合金が形成されていてもよい。また、半導体ナノワイヤとドレイン電極膜との接続部において、半導体ナノワイヤを構成する半導体と、ドレイン電極膜を構成する金属との合金が形成されていてもよい。半導体ナノワイヤと電極との接続部に合金を形成することによって、両者の接続抵抗を低減できる。半導体ナノワイヤがシリコンからなる場合には、上記合金は金属シリサイドである。
【００１８】
ゲート電極膜、ソース電極膜、および前記ドレイン電極膜は、それぞれ独立に、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、ロジウム（Ｒｈ）、および金（Ａｕ）から選ばれるいずれかの金属によって形成されていてもよい。ゲート電極膜の材料、ソース電極膜の材料、およびドレイン電極膜の材料は、同じであってもよいし、異なっていてもよい。これらの電極膜は、メッキ法（好ましくは無電解メッキ法）で形成された膜であってもよい。
【００１９】
ゲート電極膜とソース電極膜とドレイン電極膜とは、互いにほぼ平行に形成される。半導体ナノワイヤは、これらの電極膜に対してほぼ垂直な方向に配向している。
【００２０】
半導体ナノワイヤは、針状の半導体である。半導体ナノワイヤの直径は、たとえば、５０ｎｍ〜５００ｎｍの範囲にあり、一例では８０ｎｍ〜１５０ｎｍの範囲にある。半導体ナノワイヤの長さは、たとえば５μｍ〜５０μｍの範囲にあり、一例では１３μｍ〜２２μｍの範囲にある。
【００２１】
半導体ナノワイヤは、シリコン、ゲルマニウム、およびシリコン−ゲルマニウムのいずれかからなるものであってもよい。
【００２２】
本発明のＦＥＴでは、半導体ナノワイヤの中央部が、一端および他端の半導体のタイプとは逆のタイプであってもよい。たとえば、中央部がＰ型であり、両端部（一端および他端の部分）がＮ型であってもよい。また、中央部がＮ型であり、両端部がＰ型であってもよい。
【００２３】
本発明のＦＥＴでは、半導体ナノワイヤの中央部が、不純物を含まない真性半導体であってもよい。この場合の半導体ナノワイヤは、Ｐ型半導体／真性半導体／Ｐ型半導体またはＮ型半導体／真性半導体／Ｎ型半導体のいずれかの構造を有する。
【００２４】
Ｐ型の半導体領域は、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、またはインジウム（Ｉｎ）などをドープすることによって形成できる。Ｎ型の半導体領域は、リン（Ｐ）、砒素（Ａｓ）、またはアンチモン（Ｓｂ）などをドープすることによって形成できる。真性半導体の領域は、ドーピングをしないことによって形成できる。
【００２５】
［ＦＥＴの製造方法］
以下に、ＦＥＴを製造するための本発明の方法について説明する。この製造方法によれば、本発明のＦＥＴを製造できる。なお、本発明のＦＥＴについて説明した事項は、以下の製造方法に適用できるため、重複する説明を省略する場合がある。本発明の製造方法は、以下の工程（ｉ）〜（viii）を含む。
【００２６】
工程（ｉ）では、それぞれの一端が基板（以下、「第１の基板」という）に固定されるように第１の基板に立てられた複数の半導体ナノワイヤを形成する。以下、半導体ナノワイヤの端部のうち、第１の基板に固定されている方を「一端」と呼び、他方を「他端」と呼ぶ。複数の半導体ナノワイヤは、第１の基板の表面に対してほぼ垂直に形成される。半導体ナノワイヤの一端および他端の導電型は、ともにｐ型またはｎ型のいずれかである。また、それら一端および他端に挟まれた中央部の導電型は、それら一端および他端の導電型とは異なる。半導体ナノワイヤの形成方法の一例については、後述する。
【００２７】
工程（ii）では、複数の半導体ナノワイヤの他端が露出するように、除去可能な固体（以下、「固体（Ａ）」という場合がある）で半導体ナノワイヤを固定する。工程（ii）では、半導体ナノワイヤのうち他端以外の部分が、固体（Ａ）で固定される。固体（Ａ）は、熱可塑性の有機物であってもよい。たとえば、固体（Ａ）は、パラフィンワックス系有機物、コールタール系有機物、またはポリエチレンなどの熱可塑性樹脂であってもよい。
【００２８】
工程（iii）では、複数の半導体ナノワイヤの他端を接続するように第１の電極膜を形成する。第１の電極膜は、たとえば、固体（Ａ）の表面のうち半導体ナノワイヤの他端が突出している一面に形成してもよい。第１の電極膜は、ソース電極またはドレイン電極である。第１の電極膜は、気相成膜法（真空蒸着法やスパッタ法）で形成してもよいが、メッキ法（たとえば無電解メッキ）法で形成することが好ましい。
工程（iii）ののちに熱処理を行ってもよい。熱処理によって、半導体ナノワイヤと第１の電極膜との接続部に、半導体ナノワイヤを構成する半導体と第１の電極膜を構成する金属との合金を形成できる。
【００２９】
また、工程（iii）ののちに、第１の電極膜を第２の基板に接着する工程を行ってもよい。第１の電極膜を第２の基板に接着することによって、その後の取り扱いが容易になる。第１の電極膜と第２の基板とは、接着剤を用いて接着してもよいし、粘着シートを用いて接着してもよい。また、硬化性の樹脂等を用いて第２の基板を形成することによって、第１の電極膜を第２の基板に接着してもよい。
工程（iv）では、第１の基板を除去する。第１の基板の除去の方法に限定はなく、物理的に除去してもよいし、化学的に除去してもよい。また、第１の基板が加熱によって軟化または溶融する物質からなる場合、加熱によって第１の基板を除去してもよい。
【００３０】
工程（ｖ）では、複数の半導体ナノワイヤの上記一端を接続するように第２の電極膜を形成する。第１の電極膜がソース電極である場合、第２の電極膜はドレイン電極である。第１の電極膜がドレイン電極である場合、第２の電極膜はソース電極である。第２の電極膜は、固体（Ａ）の表面のうち半導体ナノワイヤの一端が突出している一面に形成してもよい。
【００３１】
工程（vi）では、固体（Ａ）を除去する。固体（Ａ）は、化学的に除去してもよい。また、固体（Ａ）が加熱によって軟化または溶融する物質からなる場合、加熱によって固体（Ａ）を除去してもよい。
【００３２】
工程（vii）では、複数の半導体ナノワイヤのそれぞれの中央部の表面に、絶縁層を形成する。絶縁層は、たとえば、半導体ナノワイヤの表面を酸化することによって形成できる。絶縁層は、中央部以外の領域に形成されてもよい。通常、絶縁層は、露出している半導体ナノワイヤの表面全体に形成される。
【００３３】
工程（viii）では、絶縁層に接するように、且つ第１および第２の電極膜に接しないように第３の電極膜を形成する。第３の電極膜は、第１の電極膜と第２の電極膜との間に形成される。第３の電極膜は、ゲート絶縁膜である。第３の電極膜は、メッキ法（無電解メッキ法）で形成できる。
【００３４】
本発明の製造方法では、半導体ナノワイヤの中央部が、一端および他端の半導体のタイプとは逆の半導体のタイプであってもよい。また、半導体ナノワイヤの中央部が不純物を含まない真性半導体であってもよい。
【００３５】
本発明の製造方法では、固体（Ａ）が、熱可塑性の有機物であってもよい。熱可塑性の有機物としては、たとえば、パラフィンワックス、コールタール、およびポリエチレンなどの熱可塑性樹脂が挙げられる。
【００３６】
第１、第２のおよび第３の電極膜は、金属で形成できる。本発明の製造方法では、第１、第２および第３の電極膜がメッキ法（たとえば無電解メッキ法）で形成されてもよい。メッキ法で電極膜を形成することによって、気相成膜法を用いる場合と異なり、空隙のない緻密な膜を形成することが可能である。そのため、メッキ法を用いることによって、特性のばらつきが少ないＦＥＴを形成できる。
【００３７】
［ＦＥＴの一例およびその製造方法の一例］
以下に、本発明のＦＥＴの一例およびその製造方法の一例について説明する。
【００３８】
本発明のＦＥＴの一例の斜視図を、図１に示す。図１のＦＥＴ１０は、ｘ軸方向のサイズが１０μｍ、ｙ軸方向のサイズが５μｍ、ｚ軸方向のサイズが２１μｍである。
【００３９】
ＦＥＴ１０の断面図を図２に示す。ＦＥＴ１０は、シリコンナノワイヤ１１と、ソース電極膜１２と、ドレイン電極膜１３と、ゲート電極膜１４と、絶縁層１５とを含む。絶縁層１５は、シリコンナノワイヤ１１の外周面に形成されている。
【００４０】
ソース電極膜１２およびドレイン電極膜１３は、サイズが１０μｍ×５μｍであり、厚さが５μｍである。ソース電極膜１２およびドレイン電極膜１３は、ニッケルからなる。シリコンナノワイヤ１１とソース電極膜１２との接続部、およびシリコンナノワイヤ１１とドレイン電極膜１３との接続部には、ニッケルシリサイド１６が形成されている。
【００４１】
ゲート電極膜１４は、サイズが１０μｍ×５μｍであり、厚さが６μｍである。ゲート電極膜１４は、ニッケルからなる。
【００４２】
シリコンナノワイヤ１１は、プロファイルドープされている。シリコンナノワイヤ１１の両端（一端および他端）の部分はＮ型領域１１ｎであり、両端部以外の中央部はＰ型領域１１ｐである。Ｎ型領域１１ｎにはリンがドープされており、Ｐ型領域１１ｐにはボロンがドープされている。Ｎ型領域１１ｎの２つの端部は、それぞれ、ソース電極膜１２およびドレイン電極膜１３に埋め込まれている。シリコンナノワイヤ１１は、ゲート電極膜１４を貫通している。ゲート電極膜１４は、絶縁層１５を挟んでＰ型領域１１ｐを囲むように配置されている。
【００４３】
シリコンナノワイヤ１１の形成方法を、図３に示す。まず、表面に酸化膜が形成されたシリコンウエハ３１を準備し、その片側の表面に、金からなる触媒粒子３２を配置する（図３（ａ））。触媒粒子３２は、金コロイド粒子（平均粒径：８０ｎｍ）が分散されたけん濁液をシリコンウエハ３１上に塗布したのち、真空中で加熱することによって金コロイド粒子を凝集させて形成できる。
【００４４】
次に、触媒粒子３２が配置されたシリコンウエハ３１を真空装置のチャンバー内に配置する。そして、シリコンナノワイヤ１１（平均直径：１００ｎｍ）のＮ型領域１１ｎを、触媒粒子３２を用いたＣＶＤ法によって成長させる（図３（ｂ））。Ｎ型領域１１ｎは、赤外線ヒーターでシリコンウエハ３１を４００℃まで加熱した状態で、原料ガスを基板表面に流すことによって形成する。原料ガスは、わずかのホスフィン（ＰＨ3）ガスを加えたジシランガスである。
【００４５】
次に、原料ガスを、わずかのジボラン（Ｂ2Ｈ6）ガスを加えたジシランガスに切り替えて、上述と同様のＣＶＤ法によってシリコンを結晶成長させる。これによって、シリコンナノワイヤ１１のＰ型領域１１ｐを成長させる（図３（ｃ））。なお、この際に、原料ガスとして純粋なジシランガスのみを用いると、Ｐ型領域１１ｐの代わりに、不純物を含まない真性半導体の純粋なシリコンからなる領域が成長する。
【００４６】
次に、原料ガスを、わずかのホスフィン（ＰＨ3）ガスを加えたジシランガスに切り替えて、上述と同様のＣＶＤ法によってシリコンを結晶成長させる。これによって、シリコンナノワイヤ１１のＮ型領域１１ｎを成長させる（図３（ｄ））。このようにして、２つのＮ型領域１１ｎと１つのＰ型領域１１ｐとによって構成されたシリコンナノワイヤ１１が形成される。シリコンナノワイヤ１１は、シリコンウエハ３１の表面に対して、ほぼ垂直に形成される。Ｎ型領域１１ｎの長さとＰ型領域１１ｐの長さは、たとえば、結晶成長の時間を変化させることによって制御できる。
【００４７】
次に、シリコンナノワイヤが林立しているシリコンウエハを用いて、電界効果トランジスタを形成する方法について説明する。
【００４８】
まず、図３に示した方法で、シリコンナノワイヤ１１（平均長さ：１８μｍ）が形成されたシリコンウエハ（第１の基板）３１を形成する（図４（ａ））。ここで、２つのＮ型領域１１ｎの長さはそれぞれ８μｍであり、Ｐ型領域１１ｐの長さは２μｍである。
【００４９】
次に、７０℃以下では固体である熱可塑性有機物を１２０℃に加熱して液体の熱可塑性有機物４１ａとし、透明容器４２内に配置する。そして、その中に、図４（ａ）のシリコンウエハ３１を水平に保持しながら浸漬する。このとき、シリコンナノワイヤ１１の先端部分（約３μｍ）が、熱可塑性有機物４１ａから突出するように熱可塑性有機物４１の液量を制御する（図４（ｂ））。
【００５０】
その後、熱可塑性有機物４１ａの温度を室温まで下げ、固化した熱可塑性有機物４１とする。次に、熱可塑性有機物４１を透明容器４２から取り出す。次に、熱可塑性有機物４１の表面のうち、シリコンナノワイヤ１１の先端部分が突出している面のみに、パラジウムを用いて無電解メッキの活性化処理を行う。そして、熱可塑性有機物４１を、６０℃に保ったニッケル無電解メッキ槽にいれて、メッキ処理をゆっくり行う。このようにして、ニッケルからなる第１の電極膜４３（厚さ５μｍ）を形成する（図４（ｃ））。
【００５１】
なお、無電解メッキの活性化処理の方法としては、公知の方法を適用できる。たとえば、パラジウム水溶液を用いて還元によってパラジウム触媒を付着させる方法や、真空プロセスでパラジウム触媒を堆積させる方法を用いてもよい。
【００５２】
次に、第１の電極膜４３を、接着シート４４を用いて、第２の基板４５に接着する（図４（ｄ））。第２の基板４５によって、以下の工程の作業を容易にするとともに、シリコンナノワイヤ１１等の破損を防止できる。
【００５３】
次に、得られた物体を、第２の基板４５を下にして透明容器４６に入れる。そして、熱可塑性有機物４１を加熱によって液状の熱可塑性有機物４１ａとし、第２の基板４５側に移動させる。これによって、シリコンウエハ３１の表面のうち、少なくとも、シリコンナノワイヤ１１が形成されている面以外の面をすべて露出させる（図４（ｅ））。そして、その状態で、熱可塑性有機物４１ａの温度を室温まで下げて、固化した熱可塑性有機物４１とする。
【００５４】
次に、シリコンウエハ３１を取り除く（図４（ｆ））。
【００５５】
次に、熱可塑性有機物４１を加熱し、液状の熱可塑性有機物４１ａとする。そして、シリコンナノワイヤ１１の先端部分（３μｍ）が熱可塑性有機物４１ａの液面から突出するように、熱可塑性有機物４１ａの液面をレベリングする（図４（ｇ））。そして、その状態で熱可塑性有機物４１ａの温度を低下させ、固化した熱可塑性有機物４１とする。
【００５６】
次に、得られた物体を透明容器４６から取り出す。そして、熱可塑性有機物４１のうち、シリコンナノワイヤ１１の先端部分が突出している面のみに、ニッケルからなる第２の電極膜４７（厚さ５μｍ）を形成する（図４（ｈ））。第２の電極膜４７は、第１の電極膜４３と同様の方法によって形成できる。
【００５７】
次に、熱可塑性有機物４１を加熱によって液化し、除去する（図４（ｉ））。
【００５８】
次に、接着シート４４および第２の基板４５を、第１の電極膜４３から分離する。このようにして、複数のシリコンナノワイヤ１１の両端が、第１の電極膜４３と第２の電極膜４７とによって接続された物体が得られる（図４（ｊ））。
【００５９】
次に、得られた物体を、酸素ガスを含むアルゴンガス雰囲気中において、４５０℃で熱処理する。この熱処理によって、ニッケルメッキ膜（第１および第２の電極膜４３および４７）が安定化する。また、熱処理によって、シリコンナノワイヤ１１の露出している表面に、絶縁層（図示せず。図２の絶縁層１５に相当。）が形成される。また、熱処理によって、第１の電極膜４３とシリコンナノワイヤ１１との界面、および第２の電極膜４７とシリコンナノワイヤ１１との界面には、電気抵抗が低いニッケルシリサイド（図示せず。図２のニッケルシリサイド１６に相当。）が形成される。
【００６０】
次に、接着シート４８を用いて、第１の電極膜４３を第３の基板４９に貼り付ける（図５（ｋ））。
【００６１】
次に、得られた物体の一部を、加熱によって液化している熱可塑性有機物５１ａ中に浸漬する。熱可塑性有機物５１ａは、透明容器５０中に配置されている。そして、第１の電極膜４３のシリコンナノワイヤ１１側の表面が、熱可塑性有機物５１ａの液面から３μｍ沈められた状態にする（図５（ｌ））。そして、その状態で熱可塑性有機物５１ａの温度を低下させ、固化した熱可塑性有機物５１とする。
【００６２】
次に、得られた物体を透明容器５０から取り出す。そして、透明容器５０内に、再度、加熱によって液化している熱可塑性有機物５２ａを配置する。熱可塑性有機物５１ａおよび５２ａは、熱可塑性有機物４１ａと同じ材料であってもよい。
【００６３】
次に、物体のうち第３の電極膜４７側の一部を、熱可塑性有機物５２ａ中に浸漬する。このとき、第３の電極膜４７のシリコンナノワイヤ１１側の表面が、熱可塑性有機物５２ａの液面から３μｍ沈められた状態にする（図５（ｍ））。そして、その状態で、熱可塑性有機物５２ａの温度を低下させ、固化した熱可塑性有機物５２とする。なお、固化している熱可塑性有機物５１が液化しないように、図５（ｍ）の工程は、熱可塑性有機物５１を冷却しながら行うことが好ましい。
【００６４】
次に、得られた物体を、透明容器５０から取り出す。このようにして、シリコンナノワイヤ１１の中央部の表面に存在する絶縁層が露出した物体が得られる（図５（ｎ））。
【００６５】
次に、露出している絶縁層上に、ニッケルからなる第３の電極膜５３（厚さ６μｍ）を無電解メッキ法によって形成する（図５（ｏ））。第３の電極膜５３は、第１の電極膜４３と同様の方法によって形成される。
【００６６】
次に、熱可塑性有機物５１および熱可塑性有機物５２を加熱によって除去する。また、粘着シート４８および第３の基板４９を取り除く。次に、得られた物体を、アルゴンガス雰囲気下で、３００℃で熱処理する。このようにして、図５（ｐ）に示す物体が得られる。第１、第２および第３の電極は、互いにほぼ平行に形成されている。また、シリコンナノワイヤ１１は、第１、第２および第３の電極の表面に対して、ほぼ垂直に配向している。
【００６７】
次に、得られた物体を、電極膜の表面に対して垂直に、且つ縦５μｍで横１０μｍのサイズに分割する（図５（ｑ））。分割の方法に限定はなく、たとえば、ダイシング法、あるいは、リソグラフィー法とドライエッチング法とを組み合わせた方法などを用いてもよい。このようにして、図１に示したＦＥＴ１０が得られる。
【００６８】
なお、シリコンナノワイヤ１１の代わりに、ゲルマニウムまたはシリコン−ゲルマニウムからなるナノワイヤを用いてもよい。また、Ｎ型半導体領域およびＰ型半導体領域は、イオン注入法で形成してもよい。また、Ｎ型半導体領域は、リンの代わりに、砒素あるいはアンチモンをドープすることによって形成してもよい。また、Ｐ型半導体領域は、ボロンの代わりに、アルミニウム、ガリウムまたはインジウムをドープすることによって形成してもよい。また、シリコンナノワイヤ１１は、Ｐ型／Ｎ型／Ｐ型という順序でプロファイルドープされてもよい。
【００６９】
また、第１、第２および第３の電極膜は、コバルト、白金、パラジウム、ロジウム、および金のいずれかで形成されてもよい。これらの金属からなる電極膜は、無電解メッキ法で形成できる。
【００７０】
さらに、熱可塑性有機物４１、５１および５２には、パラフィンワックス系有機物、コールタール系有機物、およびポリエチレンなどの熱可塑性樹脂のいずれかを用いてもよい。用いる材料に応じて、処理温度が調整される。
【００７１】
また、シリコンナノワイヤ１１の中央部表面に形成される絶縁層は、ＣＶＤ法などで形成してもよい。たとえば、ＣＶＤ法で窒化シリコン層を形成してもよい。
【産業上の利用可能性】
【００７２】
本発明は、半導体ナノワイヤを用いた電界効果トランジスタ、およびそれを用いた電子機器に適用できる。
【図面の簡単な説明】
【００７３】
【図１】本発明のＦＥＴの一例を模式的に示す斜視図である。
【図２】図１に示したＦＥＴの断面図である。
【図３】半導体ナノワイヤの製造方法の一例を示す工程図である。
【図４】本発明に基づくＦＥＴの製造方法の一例を示す工程図である。
【図５】図４の工程に続く工程を示す図である。
【符号の説明】
【００７４】
１０  電界効果トランジスタ（ＦＥＴ）
１１  シリコンナノワイヤ
１１ｎ  ｎ型領域
１１ｐ  ｐ型領域
１２  ソース電極膜
１３  ドレイン電極膜
１４  ゲート電極膜
１５  絶縁層
１６  ニッケルシリサイド
３１  シリコンウエハ
３２  触媒粒子
４１ａ、５１ａ、５２ａ  熱可塑性有機物（液状）
４１、５１、５２  熱可塑性有機物（固体状）
４３  第１の電極膜
４４、４８  接着シート
４５  第２の基板
４７  第２の電極膜
４９  第３の基板
５３  第３の電極膜
【図１】
2008305982.tif 000003
【図２】
2008305982.tif 000004
【図３】
2008305982.tif 000005
【図４】
2008305982.tif 000006
【図５】
2008305982.tif 000007