(57)【要約】【課題】エミッタからの電子放出効率を高くし、発光効率に優れた冷陰極電子源の構造を提供すること。【解決手段】本冷陰極電子源は、電界電子放出するエミッタＥを備えたカソード電極Ｋと該エミッタＥからの電子放出を制御するゲート電極Ｇ１，Ｇ２との間に露出する基板部分の比誘電率が当該基板Ｓの比誘電率より低い。【選択図】図１
2008305767.tif 000002
【特許請求の範囲】
【請求項１】
電界電子放出するエミッタを備えたカソード電極と該エミッタからの電子放出を制御するゲート電極との間に露出する基板部分の比誘電率を当該基板の比誘電率よりも低い比誘電率とした、ことを特徴とする冷陰極電子源。
【請求項２】
上記基板部分に対して一部分を除去して凹部を形成することで当該基板部分の比誘電率を当該基板の比誘電率よりも低い比誘電率とした、ことを特徴とする請求項１に記載の冷陰極電子源。
【請求項３】
上記基板部分に対してその一部分を基板の比誘電率より低い比誘電率の物と入れ替えることで当該基板部分の比誘電率を当該基板の比誘電率よりも低い比誘電率とした、ことを特徴とする請求項２に記載の冷陰極電子源。
【請求項４】
上記ゲート電極が、カソード電極の両側に設けられていることを特徴とする請求項１ないし３のいずれかに記載の冷陰極電子源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界電子放出するエミッタを有するカソード電極と、エミッタからの電子放出を制御するゲート電極と、を絶縁基板表面に一定の距離を隔てて設置した冷陰極電子源に関するものである。
【背景技術】
【０００２】
上記冷陰極電子源では、基板上にゲート電極をカソード電極の両側に設置すると共にこれら電極を蛍光体付きのアノード電極と対向配置し、全体で発光素子を構成することができる。これらは電極がゲート電極とカソード電極とアノード電極との３つから構成されているので一般的にはトライオード構造の発光素子と称されている（非特許文献１）。このトライオード構造の発光素子では、ゲート電極をカソード電極に対して基板表面からの電極高さ位置を同一に配置したインプレーンゲートタイプやパラレルゲートタイプなどがある。
【０００３】
このトライオード構造においてカソード電極上のエミッタが、例えばナノカーボン材料を印刷法により形成して構成されているものである場合、エミッタからの電子放出効率が低く、それゆえ印加電力（Ｗ）に対する発光強度（ｌｍ）の割合である発光効率（ｌｍ／Ｗ）が低いことが課題となっていた。
【非特許文献１】KIM(LG Electronics)et al.,JJAP,44,15(2005)pp.L454
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明においては、上記に鑑みて、電子放出効率を高くすることを可能とし、発光効率に優れた冷陰極電子源の構造を提供するものである。
【課題を解決するための手段】
【０００５】
本発明による冷陰極電子源は、電界電子放出するエミッタを備えたカソード電極と該エミッタからの電子放出を制御するゲート電極との間に露出する基板部分の比誘電率を当該基板の比誘電率よりも低い比誘電率としたことを特徴とするものである。
【０００６】
上記冷陰極電子源はトライオード構造のパラレルゲートタイプだけでなく、インプレーンゲートタイプ、オーバーゲートタイプ等も含む。
【０００７】
なお、トライオード構造には、ゲート電極をカソード電極に対して基板表面からの電極高さ位置を同一に配置したインプレーンゲートタイプやパラレルゲートタイプと、ゲート電極をカソード電極よりも電極高さ位置を高く配置したオーバーゲートタイプと、ゲート電極をカソード電極よりも電極高さ位置を低く配置したアンダーゲートタイプがある。
【０００８】
本発明では、上記両電極間に露出する基板部分に対してその一部分が除去されたり、他の比誘電率が当該基板の比誘電率より低い物と入れ替えられたりして基板部分の比誘電率を全体的に当該基板の比誘電率より低い比誘電率としたことにより、カソード電極上の電界強度が上昇する結果、エミッタの電子放出効率が向上して、発光効率が向上するようになった。
【０００９】
本発明の好適な一態様は、上記基板部分に対して一部分を除去して凹部を形成することで当該基板部分の比誘電率を当該基板の比誘電率よりも低い比誘電率としたことである。この凹部内は、冷陰極電子源においては、真空空間になっている。凹部は、基板をエッチング等により形成される溝だけでなく、基板上に絶縁層を凸状に積層し、この対向する絶縁層の対向間も含む。例えばカソード電極とゲート電極とをそれぞれ絶縁層上に形成し、両電極間に露出する基板部分の形状を両絶縁層で囲まれた凹部形状にすることができる。また、例えば基板上に凸状に絶縁層と導体層を形成し、ゲート電極を絶縁層上に、カソード電極を導体層上に形成し、両電極間に露出する基板部分の形状を絶縁層と導体層とで囲まれた凹部形状にすることができる。この場合、カソード電極と導体層とを一体とし、その導体層を含めてカソード電極としてもよい。また、この導体層を高抵抗層としてもよい。また、基板上に凸状に導体層を形成し、ゲート電極とカソード電極とを導体層上に形成し、両電極間に露出する基板部分の形状を両導体層で囲まれた凹部形状にすることができる。
【００１０】
本発明の好適な一態様は、上記基板部分に対してその一部分を基板の比誘電率より低い比誘電率の物と入れ替えることで当該基板部分の比誘電率を当該基板の比誘電率よりも低い比誘電率としたことである。例えば基板部分の一部分が除去されて凹部が形成され、その凹部に基板の比誘電率よりも低い物が充填されていることが好ましい。
【００１１】
本発明の好適な一態様は、上記カソード電極の両側に上記ゲート電極を設けることである。
【００１２】
上記エミッタを構成する電子放出材料は特に限定しないが、好ましくはナノカーボン材料からなる。このナノカーボン材料は特に限定しないが、ファイバ、粒子でもよい。ファイバとしては、カーボンナノチューブ、カーボンナノファイバ、カーボンナノコイル、グラファイトナノファイバー、グラファイトリボン、などのファイバを例示することができる。電子放出材料には上記ファイバだけに限定されず、例えば、粒子形態でもよく、この形態としては例えばグラファイト粒子を挙げることができる。
【発明の効果】
【００１３】
本発明によれば、エミッタからの電子放出効率を高くすることができ、発光効率に優れた冷陰極電子源を提供することができる。
【発明を実施するための最良の形態】
【００１４】
以下、添付図面を参照して、本発明の実施の形態に係る冷陰極電子源を説明する。冷陰極電子源はパラレルゲートタイプ、インプレーンゲートタイプのいずれにも適用することができる。
【００１５】
まず図１を参照して本実施の形態を説明する。図１はパラレルゲートタイプのトライオード構造の冷陰極電子源の概略構成を示す。図１ではアノード電極は図示を略している。この冷陰極電子源は、紙面を垂直に貫通する方向に延びる基板Ｓを備える。この基板Ｓ材料は例えばガラスである。基板Ｓの表面に紙面を垂直方向に延びるカソード電極Ｋが配置されている。カソード電極Ｋの上面両側それぞれには紙面を垂直方向に単一に伸びるかないしは紙面を垂直方向に等間隔に点在するエミッタＥが設けられている。エミッタＥはカソード電極Ｋ上に印刷法またはCVD法などにより形成されている。エミッタＥは好ましくはカーボンナノチューブで構成されている。基板の表面でカソード電極Ｋの図中左右方向である電極幅方向両側にゲート電極Ｇ１，Ｇ２が基板Ｓの露出部分である絶縁領域を介在して離隔配置されている。これらカソード電極Ｋとゲート電極Ｇ１，Ｇ２とに図上方位置で図示略のアノード電極が平行に対向配置される。これらアノード電極、カソード電極Ｋ、ゲート電極Ｇ１，Ｇ２は図示略のケーシング内に真空封止されている。
【００１６】
以上の構成において実施の形態の冷陰極電子源は、カソード電極Ｋとその両側のゲート電極Ｇ１，Ｇ２との間で露出する基板部分である絶縁領域が除去されて紙面垂直に貫通する方向に複数の、実施の形態では２つの適宜な幅と深さを持つ凹部Ｈ１，Ｈ２が互いに略平行に溝形状に対向形成されている。上記基板部分を除去して凹部Ｈ１，Ｈ２を形成することにより、当該基板部分の比誘電率は基板Ｓの比誘電率より低い比誘電率となっている。上記凹部Ｈ１，Ｈ２構成では、冷陰極電子源の断面構成としては、カソード電極Ｋは基板Ｓの一部である絶縁層Ｉ０上に形成され、ゲート電極Ｇ１，Ｇ２は絶縁層Ｉ１，Ｉ２上に形成された状態となる。
【００１７】
以上の構造を備えた実施の形態の冷陰極電子源を、図２を参照して説明する。
【００１８】
図２（ａ）は、従来の冷陰極電子源の断面構成を示す。この従来の冷陰極電子源では基板Ｓ材料が比誘電率４．２であるガラス基板である。カソード電極Ｋとゲート電極Ｇ２との間で露出する基板部分である絶縁領域はその基板Ｓの一部領域で構成されているのでその比誘電率は４．２である。
【００１９】
図２（ｂ）はカソード電極Ｋとゲート電極Ｇ２が全周囲比誘電率１の真空空間で囲まれた冷陰極電子源の断面構成を示す。この冷陰極電子源ではカソード電極Ｋとゲート電極Ｇ２との全周囲が真空空間で囲まれるのでカソード電極Ｋとゲート電極Ｇ２との対向間の絶縁領域は真空空間であるから、その比誘電率は１である。
【００２０】
図２（ｃ）は実施の形態の冷陰極電子源の断面構成を示す。この実施の形態の冷陰極電子源では基板Ｓ材料が比誘電率４．２であるガラス基板である。カソード電極Ｋとゲート電極Ｇ２との間で露出する基板部分は一部分が除去されて凹部Ｈ２が形成されており、凹部Ｈ２内は真空空間でありその比誘電率は１であるから、基板部分の比誘電率は当該基板Ｓの比誘電率である４．２より低い比誘電率となっている。
【００２１】
図２（ｄ）は、図２（ａ）ないし図２（ｃ）それぞれに示すカソード電極Ｋ表面の電界強度を示す。一点鎖線は図２（ａ）の従来の冷陰極電子源、実線は図２（ｂ）の冷陰極電子源、点線は図２（ｃ）の実施の形態の冷陰極電子源に対応する。図２（ｄ）の横軸は原点をカソード電極Ｋの電極幅方向中央としてカソード電極Ｋ、ゲート電極Ｇ２それぞれの原点からの位置を示し、縦軸は図示略のアノード電極との間でのカソード電極Ｋ上の電界強度を示す。
【００２２】
図２（ｄ）で示すように、図２（ｂ）の冷陰極電子源が最も電界強度特性が優れているが、これは理想的な冷陰極電子源であり実際はカソード電極Ｋやゲート電極Ｇ２は空中に配置することができない。
【００２３】
図２（ｃ）の実施の形態の冷陰極電子源は、図２（ａ）の従来の冷陰極電子源よりも電界強度特性に優れたものとなっている。
【００２４】
図２の冷陰極電子源では、説明の都合で、カソード電極Ｋの片側にゲート電極Ｇ２を配置した冷陰極電子源としているが、カソード電極Ｋの両側にゲート電極Ｇ１，Ｇ２を配置した場合も、上記と同様である。
【００２５】
上記実施の形態では、凹部Ｈ１，Ｈ２は真空でありその比誘電率が１であるが、実施の形態はこれに限定されるものではなく、図３のカソード電極Ｋ表面全体にエミッタＥが形成されたインプレーンゲートタイプの冷陰極電子源で示すように、カソード電極Ｋとゲート電極Ｇ１，Ｇ２との間に露出した基板部分の一部分を除去して凹部Ｈ１，Ｈ２を形成し、この凹部Ｈ１，Ｈ２に比誘電率が４．２未満である材料（ｌｏｗ−ｋ材）からなる充填材Ｌ１，Ｌ２で充填することにより、上記基板部分の一部分を上記充填材Ｌ１，Ｌ２と入れ替えて実施することができる。この充填材Ｌ１，Ｌ２の材料には例えば、ポーラスＳｉＯＣ（比誘電率２．８〜３．０）、ＳｉＯＦやＢＳＧ（ＳｉＯ2−Ｂ2Ｏ3）膜（比誘電率３．５〜３．７）等の無機絶縁膜、ナノクラスタリングシリカ（ＮＣＳ、触媒化成工業社製品名）やＰｏｒｏｕｓ  ＳｉＬＫ（登録商標、ダウケミカル社製品名）等のポーラスシリカ（比誘電率２．４）、ポーラスＢｌａｃｋ  Ｄｉａｍｏｎｄ（Ａｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ社製品名）、ＣＯＲＡＬ（登録商標、Ｎｏｖｅｌｌｕｓ  Ｓｙｓｔｅｍｓ社製）（比誘電率３．２）、ＨＯＳＰ（登録商標、Ｈｏｎｅｙｗｅｌｌ  Ｅｌｅｃｔｒｏｎｉｃ  Ｍａｔｅｒｉａｌｓ社）（比誘電率２．５）等の有機シロキサンが挙げられる。
【００２６】
上記実施の形態では、カソード電極Ｋとゲート電極Ｇ１，Ｇ２との対向間に露出する基板部分にエッチング等を施すことにより形成される溝で凹部Ｈ１，Ｈ２を構成したが、基板Ｓの平坦な基板表面上に上記絶縁層Ｉ０，Ｉ１，Ｉ２と同形状の絶縁層を積層形成し、これら積層絶縁層上にカソード電極Ｋ、ゲート電極Ｇ１，Ｇ２を形成し、そのカソード電極Ｋ上にパラレルゲートタイプまたはインプレーンゲートタイプにエミッタＥを形成すると共に、これら絶縁層の対向間で上記凹部Ｈ１，Ｈ２と同等の凹部を形成してもよい。
【００２７】
上記実施の形態では、パラレルゲートタイプまたはインプレーンゲートタイプにエミッタＥを形成してあるカソード電極Ｋ直下の絶縁層Ｉ０に代えて図示略の高抵抗層を配置し、凹部Ｈ１，Ｈ２をゲート電極Ｇ１，Ｇ２直下の高抵抗層と絶縁層Ｉ１，Ｉ２との対向間で凹部Ｈ１，Ｈ２を構成してもよい。
【００２８】
上記実施の形態では、カソード電極Ｋ直下の絶縁層Ｉ０を削除し、ゲート電極Ｇ１，Ｇ２直下の絶縁層Ｉ１，Ｉ２と同等高さの導体層を形成し、この導体層をカソード電極Ｋとし、そのカソード電極Ｋ上にパラレルゲートタイプまたはインプレーンゲートタイプにエミッタＥを形成してもよい。
【００２９】
上記実施の形態では、カソード電極Ｋ直下の絶縁層Ｉ０と、ゲート電極Ｇ１，Ｇ２直下の絶縁層Ｉ１，Ｉ２に代えて導体層や高抵抗層を配置し、これら導体層や高抵抗層間で凹部Ｈ１，Ｈ２を構成してもよい。
【００３０】
以上説明したように電界電子放出するエミッタＥを備えたカソード電極Ｋと該エミッタＥからの電子放出を制御するゲート電極Ｇ１，Ｇ２とを備えた冷陰極電子源において、カソード電極Ｋとゲート電極Ｇ１，Ｇ２との間に露出する基板部分に対してその全体または一部分を除去して凹部Ｈ１，Ｈ２を形成することでその基板部分全体の比誘電率を当該基板Ｓの比誘電率より低い比誘電率としたことにより、カソード電極Ｋ上の電界強度が上昇する結果、エミッタＥの電子放出効率が向上して、発光効率が向上するようになった。
【図面の簡単な説明】
【００３１】
【図１】図１は、本発明の実施の形態に係るパラレルゲートタイプの冷陰極電子源の概略構成を示す断面図である。
【図２】図２は（ａ）で従来の冷陰極電子源、（ｂ）でカソード電極とゲート電極全周囲真空の冷陰極電子源、（ｃ）で実施の形態の冷陰極電子源を示し、（ｄ）で（ａ）−（ｃ）それぞれの冷陰極電子源の電界強度特性を示す図である。
【図３】図３は、他の実施の形態に係るインプレーンゲートタイプの冷陰極電子源の概略構成を示す断面図である。
【符号の説明】
【００３２】
Ｓ  基板
Ｋ  カソード電極
Ｅ  エミッタ
Ｇ１，Ｇ２  ゲート電極
Ｈ１，Ｈ２  凹部
【図１】
2008305767.tif 000003
【図２】
2008305767.tif 000004
【図３】
2008305767.tif 000005