(57)【要約】【課題】各プロセスで工数を要することなく、接続ミス等による手戻りを発生させずに、速度変換回路ブロックを含ませてＲＴＬ記述したファイル情報を簡易に作成することを課題とする。【解決手段】ファイル情報作成装置は速度変換回路データベースを作成する。さらに、ファイル情報作成装置は、インターフェースブロックとＣＫＧブロックの間に速度変換回路ブロックを挿入するのに伴い、ＣＫＧブロックを再構築する。また、ファイル情報作成装置は、速度変換回路データベースに基づいて速度変換回路ブロックのピン情報ファイルを作成する。速度変換回路ブロックのピン情報ファイルを作成した後、ファイル情報作成装置は速度変換回路ブロック挿入前のピン情報ファイルを再構築する。そして、ファイル情報作成装置は速度変換回路ブロック挿入後のＲＴＬを作成する。【選択図】        図１
2008262552.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも外部デバイスブロックに接続されるインターフェースブロックと、インターフェースブロックとクロック回路ブロックとの間に挿入される速度変換回路ブロックと、機能回路ブロックとを含んだ回路構造をＲＴＬ記述したファイル情報の作成処理をコンピュータに実行させるファイル情報作成プログラムであって、
速度変換回路ブロックで使用するクロック条件およびクロック速度に関するクロック情報を設定するクロック情報設定手順と、
前記クロック情報設定手順により設定された前記クロック情報に基づいて、速度変換回路ブロックの挿入に対応するための新たなクロックを含んだクロック回路ブロックを再構築するクロック回路ブロック再構築手順と、
前記回路構造内の接続端子の接続関係を示す接続端子情報と、速度変換回路ブロックの挿入に応じて接続速度を変換する必要がある接続端子を速度変換対象として設定した速度変換対象情報とを対応付けて記憶部に記憶する接続端子情報記憶手順と、
前記接続端子情報記憶手順により記憶部に記憶されている前記速度変換対象情報に基づいて、前記速度変換対象として設定された接続端子の前記接続端子情報を当該記憶部から抽出し、当該抽出された接続端子情報を用いて、速度変換回路ブロック内の接続端子の接続関係を示した速度変換回路情報を作成する速度変換回路情報作成手順と、
前記速度変換回路情報作成手順により作成された前記速度変換回路情報に基づいて、前記回路構造内の接続端子の接続関係を再構築した接続端子情報を作成する接続端子情報作成手順と、
前記接続端子情報作成手順により前記回路構造内の接続端子の接続関係を再構築して作成された接続端子情報に基づいて、前記クロック回路ブロック再構築手順により再構築されたクロック回路ブロックと、インターフェースブロックとの間に速度変換回路ブロックを挿入したファイル情報を作成するファイル情報作成手順と、
をコンピュータに実行させることを特徴とするファイル情報作成プログラム。
【請求項２】
前記クロック情報設定手順は、速度変換回路ブロックで使用するクロック条件およびクロック速度を可変に設定することを特徴とする請求項１に記載のファイル情報作成プログラム。
【請求項３】
前記クロック情報設定手順は、インターフェースブロックとクロック回路ブロックとの間に複数の速度変換回路ブロックが挿入される場合には、各速度変換回路ブロックで使用するクロック条件およびクロック速度に関するクロック情報をそれぞれ設定し、
前記クロック回路ブロック再構築手順は、前記クロック情報設定手順により設定された各クロック情報に基づいて、各速度変換回路ブロックの挿入に対応するための新たなクロックをそれぞれ含んだクロック回路ブロックを再構築し、
前記接続端子情報記憶手順は、前記回路構造内の接続端子の接続関係を示す接続端子情報と、速度変換回路ブロックの挿入に応じて接続速度を変換する必要がある接続端子を、挿入される速度変換回路ブロックごとに別個の速度変換対象としてそれぞれ設定した各速度変換対象情報とを対応付けて記憶部に記憶し、
前記速度変換回路情報作成手順は、前記接続端子情報記憶手順により記憶部に記憶されている前記各速度変換対象情報に基づいて、前記速度変換対象として設定された接続端子の前記接続端子情報を当該記憶部からそれぞれ抽出し、当該抽出された各接続端子情報を用いて、各速度変換回路ブロック内の接続端子の接続関係を示す速度変換回路情報をそれぞれ作成し、
前記接続端子情報作成手順は、前記速度変換回路情報作成手順により作成された各速度変換回路情報に基づいて、前記回路構造内の接続端子の接続関係を再構築した接続端子情報をそれぞれ作成し、
前記ファイル情報作成手順は、前記接続端子情報作成手順により前記回路構造内の接続端子の接続関係を再構築して作成された各接続端子情報に基づいて、前記クロック回路ブロック再構築手順により再構築されたクロック回路ブロックと、インターフェースブロックとの間に各速度変換回路ブロックをそれぞれ挿入したファイル情報を作成することを特徴とする請求項１に記載のファイル情報作成プログラム。
【請求項４】
少なくとも外部デバイスブロックに接続されるインターフェースブロックと、インターフェースブロックとクロック回路ブロックとの間に挿入される速度変換回路ブロックと、機能回路ブロックとを含んだ回路構造をＲＴＬ記述したファイル情報を作成するファイル情報作成方法であって、
速度変換回路ブロックで使用するクロック条件およびクロック速度に関するクロック情報を設定するクロック情報設定工程と、
前記クロック情報設定工程により設定された前記クロック情報に基づいて、速度変換回路ブロックの挿入に対応するための新たなクロックを含んだクロック回路ブロックを再構築するクロック回路ブロック再構築工程と、
前記回路構造内の接続端子の接続関係を示す接続端子情報と、速度変換回路ブロックの挿入に応じて接続速度を変換する必要がある接続端子を速度変換対象として設定した速度変換対象情報とを対応付けて記憶部に記憶する接続端子情報記憶工程と、
前記接続端子情報記憶工程により記憶部に記憶されている前記速度変換対象情報に基づいて、前記速度変換対象として設定された接続端子の前記接続端子情報を当該記憶部から抽出し、当該抽出された接続端子情報を用いて、速度変換回路ブロック内の接続端子の接続関係を示した速度変換回路情報を作成する速度変換回路情報作成工程と、
前記速度変換回路情報作成工程により作成された前記速度変換回路情報に基づいて、前記回路構造内の接続端子の接続関係を再構築した接続端子情報を作成する接続端子情報作成工程と、
前記接続端子情報作成工程により前記回路構造内の接続端子の接続関係を再構築して作成された接続端子情報に基づいて、前記クロック回路ブロック再構築工程により再構築されたクロック回路ブロックと、インターフェースブロックとの間に速度変換回路ブロックを挿入したファイル情報を作成するファイル情報作成工程と、
を含んだことを特徴とするファイル情報作成方法。
【請求項５】
少なくとも外部デバイスブロックに接続されるインターフェースブロックと、インターフェースブロックとクロック回路ブロックとの間に挿入される速度変換回路ブロックと、機能回路ブロックとを含んだ回路構造をＲＴＬ記述したファイル情報を作成するファイル情報作成装置であって、
速度変換回路ブロックで使用するクロック条件およびクロック速度に関するクロック情報を設定するクロック情報設定手段と、
前記クロック情報設定手段により設定された前記クロック情報に基づいて、速度変換回路ブロックの挿入に対応するための新たなクロックを含んだクロック回路ブロックを再構築するクロック回路ブロック再構築手段と、
前記回路構造内の接続端子の接続関係を示す接続端子情報と、速度変換回路ブロックの挿入に応じて接続速度を変換する必要がある接続端子を速度変換対象として設定した速度変換対象情報とを対応付けて記憶する接続端子情報記憶手段と、
前記接続端子情報記憶手段により記憶されている前記速度変換対象情報に基づいて、前記速度変換対象として設定された接続端子の前記接続端子情報を当該記憶部から抽出し、当該抽出された接続端子情報を用いて、速度変換回路ブロック内の接続端子の接続関係を示した速度変換回路情報を作成する速度変換回路情報作成手段と、
前記速度変換回路情報作成手段により作成された前記速度変換回路情報に基づいて、前記回路構造内の接続端子の接続関係を再構築した接続端子情報を作成する接続端子情報作成手段と、
前記接続端子情報作成手段により前記回路構造内の接続端子の接続関係を再構築して作成された接続端子情報に基づいて、前記クロック回路ブロック再構築手段により再構築されたクロック回路ブロックと、インターフェースブロックとの間に速度変換回路ブロックを挿入したファイル情報を作成するファイル情報作成手段と、
を備えたことを特徴とするファイル情報作成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、少なくとも外部デバイスブロックに接続されるインターフェースブロックと、インターフェースブロックとクロック回路ブロックとの間に挿入される速度変換回路ブロックと、機能回路ブロックとを含ませてＲＴＬ記述したファイル情報の作成処理をコンピュータに実行させるファイル情報作成プログラム、当該ファイル情報の作成するファイル情報作成方法およびファイル情報作成装置に関する。
【背景技術】
【０００２】
近年、テクノロジ技術の発展に伴って大規模高速化するＡＳＩＣ（Ａｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）などの集積回路の品質を確保することを目的として、ソフトウェアを用いたシミュレーションにより実機評価を行う手法が存在する。
【０００３】
一方で、ソフトウェアを用いたシミュレーションによりＡＳＩＣの実機評価を行うのではなく、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）などのプログラマブルデバイスを搭載したＡＳＩＣのプロトタイプシステムを構築して、実機評価を行う手法が主流となりつつある（例えば、特許文献１参照）。
【０００４】
このプロトタイプシステムは、ＲＴＬ（Ｒｅｇｉｓｔｅｒ  Ｔｒａｎｓｆｅｒ  Ｌｅｖｅｌ）記述を用いて回路技術者が作成したファイルに基づいて構築されるのが一般的である。そして、このプロトタイプシステムを用いてＡＳＩＣの実機評価を行う手法では、プログラマブルデバイスの内部速度と外部デバイスとの間の接続速度が異なる場合、プロトタイプシステムの開発ごとに双方の仕様を検討した上で設計した速度変換回路等を挿入することで対応している。
【０００５】
【特許文献１】特開平８−６８１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記した従来の技術は、プロトタイプシステムの開発ごとに設計された速度変換回路等を挿入する場合、各プロセスで工数を要するだけでなく、接続ミス等による手戻りが発生するという問題点があった。すなわち、プロトタイプシステムの開発ごとに設計された速度変換回路等を挿入する場合、プログラマブルデバイスと速度変換回路との接続関係や、速度変換回路とインターフェースとの接続関係等について試行錯誤しつつ、ＲＴＬ記述されたファイルを回路技術者が全て手作業で作成していたので、各プロセスで工数を要するだけでなく、接続ミス等による手戻りが発生するという問題点があった。
【０００７】
そこで、この発明は、上述した従来技術の課題を解決するためになされたものであり、各プロセスで工数を要することなく、接続ミス等による手戻りを発生させずに、速度変換回路ブロックを含ませてＲＴＬ記述したファイル情報を簡易に作成することが可能なファイル情報作成プログラム、ファイル情報作成方法およびファイル情報作成装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決し、目的を達成するため、請求項１に係る発明は、少なくとも外部デバイスブロックに接続されるインターフェースブロックと、インターフェースブロックとクロック回路ブロックとの間に挿入される速度変換回路ブロックと、機能回路ブロックとを含んだ回路構造をＲＴＬ記述したファイル情報の作成処理をコンピュータに実行させるファイル情報作成プログラムであって、速度変換回路ブロックで使用するクロック条件およびクロック速度に関するクロック情報を設定するクロック情報設定手順と、前記クロック情報設定手順により設定された前記クロック情報に基づいて、速度変換回路ブロックの挿入に対応するための新たなクロックを含んだクロック回路ブロックを再構築するクロック回路ブロック再構築手順と、前記回路構造内の接続端子の接続関係を示す接続端子情報と、速度変換回路ブロックの挿入に応じて接続速度を変換する必要がある接続端子を速度変換対象として設定した速度変換対象情報とを対応付けて記憶部に記憶する接続端子情報記憶手順と、前記接続端子情報記憶手順により記憶部に記憶されている前記速度変換対象情報に基づいて、前記速度変換対象として設定された接続端子の前記接続端子情報を当該記憶部から抽出し、当該抽出された接続端子情報を用いて、速度変換回路ブロック内の接続端子の接続関係を示した速度変換回路情報を作成する速度変換回路情報作成手順と、前記速度変換回路情報作成手順により作成された前記速度変換回路情報に基づいて、前記回路構造内の接続端子の接続関係を再構築した接続端子情報を作成する接続端子情報作成手順と、前記接続端子情報作成手順により前記回路構造内の接続端子の接続関係を再構築して作成された接続端子情報に基づいて、前記クロック回路ブロック再構築手順により再構築されたクロック回路ブロックと、インターフェースブロックとの間に速度変換回路ブロックを挿入したファイル情報を作成するファイル情報作成手順と、をコンピュータに実行させることを特徴とする。
【０００９】
また、請求項２に係る発明は、上記の発明において、前記クロック情報設定手順は、速度変換回路ブロックで使用するクロック条件およびクロック速度を可変に設定することを特徴とする。
【００１０】
また、請求項３に係る発明は、上記の発明において、前記クロック情報設定手順は、インターフェースブロックとクロック回路ブロックとの間に複数の速度変換回路ブロックが挿入される場合には、各速度変換回路ブロックで使用するクロック条件およびクロック速度に関するクロック情報をそれぞれ設定し、前記クロック回路ブロック再構築手順は、前記クロック情報設定手順により設定された各クロック情報に基づいて、各速度変換回路ブロックの挿入に対応するための新たなクロックをそれぞれ含んだクロック回路ブロックを再構築し、前記接続端子情報記憶手順は、前記回路構造内の接続端子の接続関係を示す接続端子情報と、速度変換回路ブロックの挿入に応じて接続速度を変換する必要がある接続端子を、挿入される速度変換回路ブロックごとに別個の速度変換対象としてそれぞれ設定した各速度変換対象情報とを対応付けて記憶部に記憶し、前記速度変換回路情報作成手順は、前記接続端子情報記憶手順により記憶部に記憶されている前記各速度変換対象情報に基づいて、前記速度変換対象として設定された接続端子の前記接続端子情報を当該記憶部からそれぞれ抽出し、当該抽出された各接続端子情報を用いて、各速度変換回路ブロック内の接続端子の接続関係を示す速度変換回路情報をそれぞれ作成し、前記接続端子情報作成手順は、前記速度変換回路情報作成手順により作成された各速度変換回路情報に基づいて、前記回路構造内の接続端子の接続関係を再構築した接続端子情報をそれぞれ作成し、前記ファイル情報作成手順は、前記接続端子情報作成手順により前記回路構造内の接続端子の接続関係を再構築して作成された各接続端子情報に基づいて、前記クロック回路ブロック再構築手順により再構築されたクロック回路ブロックと、インターフェースブロックとの間に各速度変換回路ブロックをそれぞれ挿入したファイル情報を作成することを特徴とする。
【００１１】
また、請求項４に係る発明は、少なくとも外部デバイスブロックに接続されるインターフェースブロックと、インターフェースブロックとクロック回路ブロックとの間に挿入される速度変換回路ブロックと、機能回路ブロックとを含んだ回路構造をＲＴＬ記述したファイル情報を作成するファイル情報作成方法であって、速度変換回路ブロックで使用するクロック条件およびクロック速度に関するクロック情報を設定するクロック情報設定工程と、前記クロック情報設定工程により設定された前記クロック情報に基づいて、速度変換回路ブロックの挿入に対応するための新たなクロックを含んだクロック回路ブロックを再構築するクロック回路ブロック再構築工程と、前記回路構造内の接続端子の接続関係を示す接続端子情報と、速度変換回路ブロックの挿入に応じて接続速度を変換する必要がある接続端子を速度変換対象として設定した速度変換対象情報とを対応付けて記憶部に記憶する接続端子情報記憶工程と、前記接続端子情報記憶工程により記憶部に記憶されている前記速度変換対象情報に基づいて、前記速度変換対象として設定された接続端子の前記接続端子情報を当該記憶部から抽出し、当該抽出された接続端子情報を用いて、速度変換回路ブロック内の接続端子の接続関係を示した速度変換回路情報を作成する速度変換回路情報作成工程と、前記速度変換回路情報作成工程により作成された前記速度変換回路情報に基づいて、前記回路構造内の接続端子の接続関係を再構築した接続端子情報を作成する接続端子情報作成工程と、前記接続端子情報作成工程により前記回路構造内の接続端子の接続関係を再構築して作成された接続端子情報に基づいて、前記クロック回路ブロック再構築工程により再構築されたクロック回路ブロックと、インターフェースブロックとの間に速度変換回路ブロックを挿入したファイル情報を作成するファイル情報作成工程と、を含んだことを特徴とする。
【００１２】
また、請求項５に係る発明は、少なくとも外部デバイスブロックに接続されるインターフェースブロックと、インターフェースブロックとクロック回路ブロックとの間に挿入される速度変換回路ブロックと、機能回路ブロックとを含んだ回路構造をＲＴＬ記述したファイル情報を作成するファイル情報作成装置であって、速度変換回路ブロックで使用するクロック条件およびクロック速度に関するクロック情報を設定するクロック情報設定手段と、前記クロック情報設定手段により設定された前記クロック情報に基づいて、速度変換回路ブロックの挿入に対応するための新たなクロックを含んだクロック回路ブロックを再構築するクロック回路ブロック再構築手段と、前記回路構造内の接続端子の接続関係を示す接続端子情報と、速度変換回路ブロックの挿入に応じて接続速度を変換する必要がある接続端子を速度変換対象として設定した速度変換対象情報とを対応付けて記憶する接続端子情報記憶手段と、前記接続端子情報記憶手段により記憶されている前記速度変換対象情報に基づいて、前記速度変換対象として設定された接続端子の前記接続端子情報を当該記憶部から抽出し、当該抽出された接続端子情報を用いて、速度変換回路ブロック内の接続端子の接続関係を示した速度変換回路情報を作成する速度変換回路情報作成手段と、前記速度変換回路情報作成手段により作成された前記速度変換回路情報に基づいて、前記回路構造内の接続端子の接続関係を再構築した接続端子情報を作成する接続端子情報作成手段と、前記接続端子情報作成手段により前記回路構造内の接続端子の接続関係を再構築して作成された接続端子情報に基づいて、前記クロック回路ブロック再構築手段により再構築されたクロック回路ブロックと、インターフェースブロックとの間に速度変換回路ブロックを挿入したファイル情報を作成するファイル情報作成手段と、を備えたことを特徴とする。
【発明の効果】
【００１３】
本発明によれば、少なくとも外部デバイスブロックに接続されるインターフェースブロックと、インターフェースブロックとクロック回路ブロックとの間に挿入される速度変換回路ブロックと、機能回路ブロックとを含んだ回路構造をＲＴＬ記述したファイル情報を作成する場合に、速度変換回路ブロックで使用するクロック条件およびクロック速度に関するクロック情報を設定し、設定されたクロック情報に基づいて、速度変換回路ブロックの挿入に対応するための新たなクロックを含んだクロック回路ブロックを再構築し、回路構造内の接続端子の接続関係を示す接続端子情報と、速度変換回路ブロックの挿入に応じて接続速度を変換する必要がある接続端子を速度変換対象として設定した速度変換対象情報とを対応付けて記憶部に記憶し、記憶部に記憶されている速度変換対象情報に基づいて、速度変換対象として設定された接続端子の接続端子情報を記憶部から抽出し、抽出された接続端子情報を用いて、速度変換回路ブロック内の接続端子の接続関係を示した速度変換回路情報を作成し、作成された速度変換回路情報に基づいて、回路構造内の接続端子の接続関係を再構築した接続端子情報を作成し、回路構造内の接続端子の接続関係を再構築して作成された接続端子情報に基づいて、再構築されたクロック回路ブロックと、インターフェースブロックとの間に速度変換回路ブロックを挿入したファイル情報を作成するので、各プロセスで工数を要することなく、接続ミス等による手戻りを発生させずに、速度変換回路ブロックを含ませてＲＴＬ記述したファイル情報を簡易に作成することが可能である。
【００１４】
また、本発明によれば、速度変換回路ブロックで使用するクロック条件およびクロック速度を可変に設定するので、外部デバイスに合わせて内部回路を速いクロックで動作させることができるＲＴＬを得ることが可能であるだけでなく、内部回路を遅いクロックで動作させることができるＲＴＬを得ることも可能である。
【００１５】
また、本発明によれば、インターフェースブロックとクロック回路ブロックとの間に複数の速度変換回路ブロックが挿入される場合には、各速度変換回路ブロックで使用するクロック条件およびクロック速度に関するクロック情報をそれぞれ設定し、設定された各クロック情報に基づいて、各速度変換回路ブロックの挿入に対応するための新たなクロックをそれぞれ含んだクロック回路ブロックを再構築し、回路構造内の接続端子の接続関係を示す接続端子情報と、速度変換回路ブロックの挿入に応じて接続速度を変換する必要がある接続端子を、挿入される速度変換回路ブロックごとに別個の速度変換対象としてそれぞれ設定した各速度変換対象情報とを対応付けて記憶部に記憶し、記憶部に記憶されている各速度変換対象情報に基づいて、速度変換対象として設定された接続端子の接続端子情報を記憶部からそれぞれ抽出し、抽出された各接続端子情報を用いて、各速度変換回路ブロック内の接続端子の接続関係を示す速度変換回路情報をそれぞれ作成し、作成された各速度変換回路情報に基づいて、回路構造内の接続端子の接続関係を再構築した接続端子情報をそれぞれ作成し、回路構造内の接続端子の接続関係を再構築して作成された各接続端子情報に基づいて、再構築されたクロック回路ブロックと、インターフェースブロックとの間に各速度変換回路ブロックをそれぞれ挿入したファイル情報を作成するので、例えば、複数の外部デバイスブロックに対応させて速度変換回路ブロックを複数挿入する場合であっても、各プロセスで工数を要することなく、接続ミス等による手戻りを発生させずに、速度変換回路ブロックを含ませてＲＴＬ記述したファイル情報を簡易に作成することが可能である。
【００１６】
また、本発明によれば、外部デバイスブロックに対応させるように速度変換回路ブロックを含ませてＲＴＬ記述したファイル情報を作成するので、外部デバイスおよび内部回路の接続速度をフレキシブルに変更することができるファイル情報を作成することが可能である。また、このファイル情報に基づいて作成したプロトタイプシステムの実機評価を行う場合には、外部デバイスおよび内部回路の接続速度をフレキシブルに変更することができる結果、外部デバイスを実速度で動作させて行うことが可能である。
【発明を実施するための最良の形態】
【００１７】
以下に添付図面を参照して、この発明に係るファイル情報作成プログラム、ファイル情報作成方法およびファイル情報作成装置の実施例を詳細に説明する。なお、以下では、本発明に係るファイル情報作成プログラムを適用したファイル情報作成装置を例に挙げて実施例１として説明した後に、本発明に含まれる他の実施例を説明する。
【実施例１】
【００１８】
［ファイル情報作成装置の概要および特徴（実施例１）］
まず、図１を用いて、実施例１に係るファイル情報作成装置の概要および特徴を説明する。図１は、実施例１に係るファイル情報作成装置の概要および特徴を説明するための図である。
【００１９】
実施例１に係るファイル情報作成装置は、少なくとも外部デバイスブロックに接続されるインターフェースブロックと、インターフェースブロックとクロック回路ブロックとの間に挿入される速度変換回路ブロックと、機能回路ブロックとを含んだ回路構造をＲＴＬ記述したファイル情報を作成することを概要とするが、各プロセスで工数を要することなく、接続ミス等による手戻りを発生させずに、速度変換回路ブロックを含ませてＲＴＬ記述したファイル情報を簡易に作成することが可能である点に主たる特徴がある。
【００２０】
この主たる特徴について具体的に説明すると、図１に示すように、実施例１に係るファイル情報作成装置は、既存のＲＴＬおよび既存のピン情報ファイル（すなわち、速度変換回路ブロック挿入前のＲＴＬおよびピン情報ファイル）の入力をユーザから受け付けて装置内部に格納する。また、ユーザから設定値の入力を受け付けた速度設定ファイルを装置内部に格納する。
【００２１】
ここで、本実施例におけるＲＴＬとは、ＲＴＬ（Ｒｅｇｉｓｔｅｒ  Ｔｒａｎｓｆｅｒ  Ｌｅｖｅｌ）記述を用いて回路構造を記述したファイルである。また、ピン情報ファイルとは、ＲＴＬを構成する各ブロック（例えば、インターフェースブロック、クロック回路ブロックや機能回路ブロックなど）内の接続端子の接続関係を示す情報を記憶するためのファイルである。なお、このピン情報ファイルは、回路構造内の接続端子の接続関係を示す接続端子情報と、速度変換回路ブロックの挿入に応じて接続速度を変換する必要がある接続端子を速度変換グループとして設定した情報とを対応付けて記憶して構成される。また、速度設定ファイルは、速度変換回路ブロックで使用するクロック条件およびクロック速度に関する設定値を記憶するためのファイルであり、ユーザから入力を受け付けた設定値を記憶して構成される。
【００２２】
そして、実施例１に係るファイル情報作成装置は、速度変換回路データベースを作成する（図１の（１）参照）。具体的に説明すると、実施例１に係るファイル情報作成装置は、ピン情報ファイルから速度変換グループとして設定されている接続端子の接続端子情報を抽出する。そして、抽出した接続端子情報を用いて、速度変換回路ブロック内の接続端子の接続関係を示した速度変換回路データベースを作成する。
【００２３】
さらに、実施例１に係るファイル情報作成装置は、インターフェースブロックとクロック回路ブロック（以下、適宜「ＣＫＧブロック」と記す）の間に速度変換回路ブロックを挿入するのに伴い、ＣＫＧブロックを再構築する（図１の（２）参照）。具体的に説明すると、実施例１に係るファイル情報作成装置は、速度変換回路ブロックの挿入に応じて新たな接続端子を追加するとともに、速度設定ファイルに入力されたクロック条件およびクロック速度に関する設定値に対応した新たなクロックを生成してＣＫＧブロックを再構成する。
【００２４】
また、実施例１に係るファイル情報作成装置は、速度変換回路データベースに基づいて速度変換回路ブロックのピン情報ファイルを作成する（図１の（３）参照）。具体的に説明すると、実施例１に係るファイル情報作成装置は、速度変換回路データベース内の入出力の方向を逆にし、速度変換回路データベース内の同期クロックと同じ接続端子を追加するとともに、ＣＫＧブロックに新たに追加された接続端子を追加することで速度変換回路ブロックのピン情報ファイルを作成する。
【００２５】
速度変換回路ブロックのピン情報ファイルを作成した後、実施例１に係るファイル情報作成装置は速度変換回路ブロック挿入前のピン情報ファイルを再構築する（図１の（４）参照）。具体的に説明すると、実施例１に係るファイル情報作成装置は、作成した速度変換回路ブロックのピン情報ファイルを参照しつつ、インターフェースブロックに今まで接続されていた接続端子をＣＫＧブロックに新たに追加された接続端子に変更するとともに、インターフェースブロックの今までの接続元を速度変換ブロックに変更する。
【００２６】
そして、実施例１に係るファイル情報作成装置は、速度変換回路ブロック挿入後のＲＴＬを作成する（図１の（５）参照）。具体的に説明すると、実施例１に係るファイル情報作成装置は、速度変換回路のピン情報ファイルおよび再構築された速度変換回路ブロック挿入前のピン情報ファイルに基づいて、インターフェースブロックと再構築されたＣＫＧブロックの間に速度変換回路ブロックを挿入したＲＴＬを作成して、装置内部に格納する。
【００２７】
ＲＴＬの作成後、実施例１に係るファイル情報作成装置は、速度変換回路ブロック挿入後のＲＴＬ、および速度変換回路ブロック挿入後のピン情報ファイルを出力する。
【００２８】
このようなことから、実施例１に係るファイル情報作成装置は、各プロセスで工数を要することなく、接続ミス等による手戻りを発生させずに、速度変換回路ブロックを含ませてＲＴＬ記述したファイル情報を簡易に作成することが可能である。
【００２９】
［ファイル情報作成装置の構成（実施例１）］
次に、図２〜図９を用いて、実施例１に係るファイル情報作成装置の構成を説明する。図２は、実施例１に係るファイル情報作成装置の構成を示すブロック図である。図３は、実施例１に係る速度設定ファイルの構成例を示す図である。図４は、実施例１に係る速度変換回路ブロック挿入前のピン情報ファイルの構成例を示す図である。図５は、実施例１に係る速度変換回路ブロック挿入後のピン情報ファイルの構成例を示す図である。図６は、実施例１に係る速度変換回路ブロック挿入前のＲＴＬの構成例を示す図である。図７は、実施例１に係る速度変換回路ブロック挿入後のＲＴＬの構成例を示す図である。図８は、実施例１に係るＣＫＧの再構築例を示す図である。図９は、実施例１に係る速度変換回路データベースの構成例を示す図である。なお、図２では、実施例１に係るファイル情報作成装置を説明する上で必要となる主要な処理部のみを示し、その他の処理部については記載を省略する。
【００３０】
同図に示すように、実施例１に係るファイル情報作成装置１０は、入力部１１と、出力部１２と、記憶部１３と、制御部１４とから構成される。
【００３１】
このうち、入力部１１は、各種の情報の入力を受付けるための入力部であり、キーボードやマウス、マイクなどを備えて構成され、例えば、この入力部１１を介して、ユーザが速度設定ファイルの設定値を入力する。
【００３２】
出力部１２は、各種の情報を出力する出力部であり、モニタ（若しくはディスプレイ、タッチパネル）やスピーカを備えて構成され、例えば、ＲＴＬや最終結果ファイルなどを表示出力する他、速度設定ファイルを表示出力する。
【００３３】
記憶部１３は、制御部１４による各種処理に必要なデータおよびプログラムを記憶する記憶部であり、特に本発明に密接に関連するものとしては、速度設定ファイル記憶部１３ａと、ピン情報ファイル記憶部１３ｂと、ＲＴＬ記憶部１３ｃとを備える。
【００３４】
このうち、速度設定ファイル記憶部１３ａは、速度変換回路ブロックで使用するクロック条件およびクロック速度に関する設定値が記載されたファイルを記憶する記憶部であり、具体的には、図３に例示するように、クロック条件やクロック速度などの各設定項目に対応づけて、ユーザから入力を受け付けた設定値を記憶して構成される。図３では、速度設定ファイルの設定値がデフォルト値である場合を示しているが、速度変換プログラムを使用する場合には “１”、使用しない場合には“０”、クロック条件が速いクロックである場合には“０”、遅いクロックである場合には“１”、クロック速度が１／２倍または２倍である場合には“０”、１／４倍または４倍である場合には“１”、１／８倍または８倍である場合には“２”とする設定値の入力をユーザから受け付けて記憶する。なお、速度設定ファイル記憶部１３ａは、デフォルト値が入力された速度設定ファイルをあらかじめ記憶する。
【００３５】
ピン情報ファイル記憶部１３ｂは、ＲＴＬを構成する各ブロック（例えば、インターフェースブロック、クロック回路ブロックや機能回路ブロックなど）内の接続端子の接続関係を示す情報が記載されたファイルを記憶する記憶部であり、具体的には、図４（速度変換回路ブロック挿入前）および図５（速度変換回路ブロック挿入後）に例示するように、回路構造内の接続端子の接続関係を示す接続端子情報と、速度変換回路ブロックの挿入に応じて接続速度を変換する必要がある接続端子を速度変換グループとして設定した情報とを対応付けて記憶して構成される。なお、ピン情報ファイル記憶部１３ｂは、ユーザからの入力を受け付けて、速度変換回路ブロック挿入前のピン情報ファイルをあらかじめ記憶する。
【００３６】
ここで、「Ｐｏｒｔ  ｎａｍｅ」は、各ブロック内の接続端子名の情報である。「ｒａｎｇｅ」は、入力または出力される信号のビット幅の情報であり、「１５：０」は１６ビットのビット幅であることを示す。「Ｉ／Ｏ」は、入力端子または出力端子のどちらであるかを示す情報である。「ｔｙｐｅ」は、「ｒａｎｇｅ」の欄を確認するか否かを決定する情報であり、例えば、ｔｙｐｅが「Ｖ」である場合には「ｒａｎｇｅ」の欄を参照してレンジ幅を確認する。「種別」は、入力または出力される信号が同期信号またはデータ信号のどちらであるか否か確認するための情報である。「同期クロック」は、同期クロックの種類を示す情報である。「接続元ブロック」は、「Ｐｏｒｔ  ｎａｍｅ」の欄に記載された接続端子の接続元のブロックを示す情報である。「接続元  Ｐｏｒｔ  ｎａｍｅ」は、「Ｐｏｒｔ  ｎａｍｅ」の欄に記載された接続端子が接続される接続元のブロックの接続端子名を示す情報である。「速度変換グループ」は、速度変換回路ブロックの挿入に応じて接続速度を変換する必要がある接続端子をユーザが設定した情報であり、例えば、速度変換グループの欄に“１”が設定されている場合には、速度を変換する必要がある接続端子であることを示す。
【００３７】
ＲＴＬ記憶部１３ｃは、ＲＴＬ（Ｒｅｇｉｓｔｅｒ  Ｔｒａｎｓｆｅｒ  Ｌｅｖｅｌ）記述を用いて回路構造を記述したファイルを記憶する記憶部であり、例えば、図６（速度変換回路ブロック挿入前）および図７（速度変換回路ブロック挿入後）に例示するように、少なくとも外部デバイスブロックに接続されるインターフェースブロック（例えば、「ＩＦ」）、インターフェースブロックとクロック回路ブロック（例えば、「ＣＫＧ」）の間に挿入される速度変換回路ブロック（例えば、「ＩＮＳ」）や各機能ブロック（例えば、「ＢＬＫ１」〜「ＢＬＫ３」）からなる回路構造を記述したファイルを記憶する。なお、ＲＴＬ記憶部１３ｃは、ユーザからの入力を受け付けて、速度変換回路ブロック挿入前のＲＴＬをあらかじめ記憶する。
【００３８】
制御部１４は、ＯＳ（Operating System）などの制御プログラム、各種の処理手順などを規定したプログラムおよび所要データを格納するための内部メモリを有し、これらによって種々の処理を実行する処理部であり、特に本発明に密接に関連するものとしては、データ入力受付部１４ａと、ＣＫＧ再構築部１４ｂと、ピン情報ファイル作成部１４ｃと、ファイル出力制御部１４ｄとを備える。
【００３９】
このうち、データ入力受付部１４ａは、各種データの入力を受け付ける入力受付部である。具体的に説明すると、入力部１１を介して、速度変換回路ブロック挿入前のピン情報ファイルまたは速度変換回路ブロック挿入前のＲＴＬの入力をユーザから受け付けると、速度設定ファイルへの設定値入力要求の受付を待機する。そして、速度設定ファイルへの設定値入力要求をユーザから受け付けると、データ入力受付部１４ａは、速度設定ファイル記憶部１３ａから速度設定ファイルを読み出して出力部１２に出力表示する。速度設定ファイルの出力表示後、入力部１１を介して、速度設定ファイルへの設定値の入力をユーザから受け付けると、設定値が入力された速度設定ファイルを速度設定ファイル記憶部１３ａに格納するとともに、ピン情報ファイル記憶部１３ｂまたはＲＴＬ記憶部１３ｃにそれぞれ格納する。
【００４０】
ＣＫＧ再構築部１４ｂは、速度変換回路ブロックの挿入に伴ってＣＫＧブロックを再構築する処理部である。具体的に説明すると、ＣＫＧ再構築部１４ｂは、速度設定ファイル記憶部１３ａから速度設定ファイルを読み出す。そして、ＣＫＧ再構築部１４ｂは、速度変換回路ブロックの挿入に応じて新たな接続端子を追加するとともに、速度設定ファイルに入力されたクロック条件およびクロック速度に関する設定値に対応した新たなクロックを生成してＣＫＧブロックを再構築する（図８参照）。
【００４１】
ピン情報ファイル作成部１４ｃは、速度変換回路ブロックのピン情報ファイルの作成および速度変換回路ブロック挿入前のピン情報ファイルの再構築を行う処理部である。速度変換回路ブロックのピン情報ファイルの作成について具体的に説明すると、ピン情報ファイル作成部１４ｃは、ピン情報ファイル記憶部１３ｂから、速度変換グループに設定されている接続端子の接続端子情報を抽出し、抽出した接続端子情報を用いて、速度変換回路ブロック内の接続端子の接続関係を示した速度変換回路データベースを作成する（図９参照）。
【００４２】
次に、ピン情報ファイル作成部１４ｃは、作成した速度変換回路データベースに基づいて、速度変換回路ブロックのピン情報ファイルを作成する。詳細には、速度変換回路データベース内の入出力の方向を逆にし、速度変換回路データベース内の同期クロックと同じ接続端子を追加するとともに、ＣＫＧブロックに新たに追加された接続端子（例えば、「ＣＬＫＣ」）を追加することで速度変換回路ブロックのピン情報ファイルを作成する（図５参照）。
【００４３】
また、速度変換回路ブロック挿入前のピン情報ファイルの再構築について具体的に説明すると、ピン情報ファイル作成部１４ｃは、作成した速度変換回路ブロックのピン情報ファイルを参照しつつ、ピン情報ファイル記憶部１３ｂに記憶されている速度変換回路ブロック挿入前のピン情報ファイルを再構築する。詳細には、インターフェースブロック（例えば、「ＩＦ」）に今まで接続されていた接続端子をＣＫＧブロックに新たに追加された接続端子（例えば、「ＣＬＫＣ」）に変更するとともに、インターフェースブロックの今までの接続元を速度変換ブロックに変更する（図５参照）。そして、ピン情報ファイル作成部１４ｃは、作成した各ピン情報ファイルをピン情報ファイル記憶部１３ｂに格納する。
【００４４】
ファイル出力制御部１４ｄは、速度変換回路ブロック挿入後のＲＴＬを作成して処理結果データを出力制御する処理部である。具体的に説明すると、ピン情報ファイル作成部１４ｃにより作成された速度変換回路のピン情報ファイル、およびピン情報ファイル作成部１４ｃにより再構築された速度変換回路ブロック挿入前のピン情報ファイルに基づいて、インターフェースブロックと、ＣＫＧ再構築部１４ｂにより再構築されたＣＫＧブロックの間に速度変換回路ブロックを挿入したＲＴＬを作成して（図７参照）、ＲＴＬ記憶部１４ｃに格納する。そして、ファイル出力制御部１４ｄは、ＲＴＬ記憶部１４ｃに記憶されている速度変換回路ブロック挿入後のＲＴＬと、ピン情報ファイル記憶部１４ｂに記憶されている速度変換回路ブロックのピン情報ファイルおよび再構築された速度変換回路ブロック挿入前のピン情報ファイルとを処理結果データとして出力部１２から出力表示する。
【００４５】
なお、ファイル情報作成装置１０は、既知のパーソナルコンピュータ、ワークステーションなどの情報処理装置に、上記した各機能を搭載することによって実現するようにしてもよい。
【００４６】
［ファイル情報作成装置による処理（実施例１）］
続いて、図１０〜図１２を用いて、実施例１に係るファイル情報作成装置による処理を説明する。図１０は、実施例１に係るメイン処理の流れを示すフローチャートである。図１１は、実施例１に係る速度変換回路データベース作成処理の流れを示すフローチャートである。図１２は、実施例１に係るＲＴＬおよび最終結果ファイル作成処理の流れを示すフローチャートである。
【００４７】
［メイン処理（実施例１）］
まず、図１０を用いて、実施例１に係るメイン処理の流れを説明する。同図に示すように、入力部１１を介して、速度変換回路ブロック挿入前のピン情報ファイルまたは速度変換回路ブロック挿入前のＲＴＬの入力をユーザから受け付けると（ステップＳ１００１）、ファイル情報作成装置１０は、速度設定ファイルへの設定値入力要求の受付を待機する（ステップＳ１００２）。
【００４８】
そして、速度設定ファイルへの設定値入力要求をユーザから受け付けると（ステップＳ１００２肯定）、ファイル情報作成装置１０は、速度設定ファイル記憶部１４ａから速度設定ファイルを読み出して出力部１２に出力表示する。そして、入力部１１を介して、速度設定ファイルへの設定値の入力をユーザから受け付けると、設定値が入力された速度設定ファイルを速度設定ファイル記憶部１３ａに格納するとともに、入力を受け付けていた速度変換回路ブロック挿入前のピン情報ファイルおよび速度変換回路ブロック挿入前のＲＴＬをピン情報ファイル記憶部１３ｂまたはＲＴＬ記憶部１３ｃにそれぞれ格納する（ステップＳ１００３）。
【００４９】
各種入力データ（速度設定ファイル、速度変換回路ブロック挿入前のピン情報ファイルおよびＲＴＬファイル）を格納した後、ファイル情報作成装置１０は、入力データに問題があるかどうか確認する。確認の結果、入力データに問題がない場合には（ステップＳ１００４否定）、ファイル情報作成装置１０は入力データからＲＴＬを仮合成して（ステップＳ１００５）、仮合成に問題があるかどうか確認する（ステップＳ１００６）。なお、ＲＴＬの仮合成は、例えば、ＦＰＧＡ合成ツールなどを用いて行い、入力データから実際の回路に合うようなＲＴＬを合成できるか否か確認する趣旨である。
【００５０】
確認の結果、ＲＴＬの仮合成に問題が無い場合には（ステップＳ１００６否定）、ファイル情報作成装置１０は、接続端子を多重あるいは分離する必要があるなどの状況に応じてピン情報ファイルを加工する（ステップＳ１００７）。そして、ファイル情報作成装置１０は、以下に説明する速度変換回路データベース作成処理（ステップＳ１００８）、ＲＴＬおよび最終結果ファイル作成処理（ステップＳ１００９）を順に実行し、ＲＴＬおよびピン情報ファイルからなる処理結果データを格納して（ステップＳ１０１０）、処理結果データを出力部１２から出力表示する（ステップＳ１０１１）。
【００５１】
ここで、ステップＳ１００２の説明に戻ると、速度設定ファイルへの設定値入力要求がない場合には（ステップＳ１００２否定）、ファイル情報作成装置１０は、ステップＳ１００４に移行する。
【００５２】
また、ステップＳ１００４の説明に戻ると、入力データに問題がある場合には（ステップＳ１００４肯定）、ファイル情報作成装置１０は、入力データ（例えば、ピン情報ファイル内のデータや速度設定ファイルの設定値データなど）を変更するか否かをユーザに問い合わせる（ステップＳ１０１２）。問い合わせの結果、入力データを変更する旨の返答とともに（ステップＳ１０１２肯定）、変更データの入力を受け付けると（ステップＳ１０１３）、ファイル情報作成装置１０は、入力を受け付けた変更データを格納する（ステップＳ１００３）。一方、問い合わせの結果、入力データを変更する旨の返答が無い場合には（ステップＳ１０１２否定）、ファイル情報作成装置１０は、問題がある入力データについてのエラー情報を処理結果データとして格納するとともに（ステップＳ１０１０）、出力部１２から出力表示する（ステップＳ１０１１）。
【００５３】
また、ステップＳ１００６の説明に戻ると、ＲＴＬの仮合成に問題がある場合には（ステップＳ１００６肯定）、ファイル情報作成装置１０は、ＲＴＬの仮合成についてのエラー情報を処理結果データとして格納するとともに（ステップＳ１０１０）、出力部１２から出力表示する（ステップＳ１０１１）。
【００５４】
［速度変換回路データベース作成処理（実施例１）］
次に、図１１を用いて、実施例１に係る速度変換回路データベース作成処理の流れを説明する。同図に示すように、ピン情報ファイル作成部１４ｃは、ピン情報ファイル記憶部１３ｂから、速度変換グループに設定されている接続端子の接続端子情報を抽出する（ステップＳ１１０１）。そして、ピン情報ファイル作成部１４ｃは、抽出した接続端子情報を用いて、速度変換回路ブロック内の接続端子の接続関係を示した速度変換回路データベースを作成する（ステップＳ１１０２、図９参照）。
【００５５】
［ＲＴＬおよび最終結果ファイル作成処理（実施例１）］
続いて、図１２を用いて、実施例１に係るＲＴＬおよび最終結果ファイル作成処理の流れを説明する。同図に示すように、ＣＫＧ再構築部１４ｂは、速度設定ファイル記憶部１３ａから速度設定ファイルを読み出す（ステップＳ１２０１）。そして、ＣＫＧ再構築部１４ｂはＣＫＧブロックを再構築する（ステップＳ１２０２）。具体的に説明すると、ＣＫＧ再構築部１４ｂは、速度変換回路ブロックの挿入に応じて新たな接続端子を追加するとともに、速度設定ファイルに入力されたクロック条件およびクロック速度に関する設定値に対応した新たなクロックを生成してＣＫＧブロックを再構成する（図８参照）。
【００５６】
ピン情報ファイル作成部１４ｃは、速度変換回路ブロックのピン情報ファイルを作成する（ステップＳ１２０３）。具体的に説明すると、ピン情報ファイル作成部１４ｃは、ピン情報ファイル記憶部１３ｂから、速度変換グループに設定されている接続端子の接続端子情報を抽出し、抽出した接続端子情報を用いて、速度変換回路ブロック内の接続端子の接続関係を示した速度変換回路データベースを作成する（図９参照）。速度変換回路データベースの作成後、作成した速度変換回路データベースに基づいて、速度変換回路ブロックのピン情報ファイルを作成する。詳細には、速度変換回路データベース内の入出力の方向を逆にし、速度変換回路データベース内の同期クロックと同じ接続端子を追加するとともに、ＣＫＧブロックに新たに追加された接続端子を追加することで速度変換回路ブロックのピン情報ファイルを作成する（図５参照）。
【００５７】
また、ピン情報ファイル作成部１４ｃは、作成した速度変換回路ブロックのピン情報ファイルを参照しつつ、ピン情報ファイル記憶部１３ｂに記憶されている速度変換回路ブロック挿入前（既存）のピン情報ファイルを再構築する（ステップＳ１２０４）。詳細には、インターフェースブロック（例えば、「ＩＦ」）に今まで接続されていた接続端子をＣＫＧブロックに新たに追加された接続端子（例えば、「ＣＬＫＣ」）に変更するとともに、インターフェースブロックの今までの接続元を速度変換ブロックに変更する（図５参照）。そして、ピン情報ファイル作成部１４ｃは、作成した各ピン情報ファイルをピン情報ファイル記憶部１３ｂに格納する。
【００５８】
ファイル出力制御部１４ｄは、速度変換回路ブロック挿入後のＲＴＬを作成して（ステップＳ１２０５）、処理結果データを出力制御する。具体的に説明すると、ピン情報ファイル作成部１４ｃにより作成された速度変換回路のピン情報ファイル、およびピン情報ファイル作成部１４ｃにより再構築された速度変換回路ブロック挿入前のピン情報ファイルに基づいて、インターフェースブロックと、ＣＫＧ再構築部１４ｂにより再構築されたＣＫＧブロックの間に速度変換回路ブロックを挿入したＲＴＬを作成して（図７参照）、ＲＴＬ記憶部１４ｃに格納する。そして、ファイル出力制御部１４ｄは、ＲＴＬ記憶部１４ｃに記憶されている速度変換回路ブロック挿入後のＲＴＬと、ピン情報ファイル記憶部１４ｂに記憶されている速度変換回路ブロックのピン情報ファイルおよび再構築された速度変換回路ブロック挿入前のピン情報ファイルとを処理結果データとして出力部１２から出力表示する。
【００５９】
［実施例１による効果］
上述してきたように、実施例１によれば、少なくとも外部デバイスブロックに接続されるインターフェースブロックと、インターフェースブロックとＣＫＧブロックとの間に挿入される速度変換回路ブロックと、機能回路ブロックとを含んだ回路構造をＲＴＬ記述したファイル情報を作成する場合に、速度変換回路ブロックで使用するクロック条件およびクロック速度に関するクロック情報を設定し、設定されたクロック情報に基づいて、速度変換回路ブロックの挿入に対応するための新たなクロックを含んだＣＫＧブロックを再構築し、回路構造内の接続端子の接続関係を示す接続端子情報と、速度変換回路ブロックの挿入に応じて接続速度を変換する必要がある接続端子を速度変更グループとして設定した情報とを対応付けて記憶部に記憶し、速度変換グループとして設定された接続端子の接続端子情報を記憶部から抽出し、抽出された接続端子情報を用いて、速度変換回路ブロック内の接続端子の接続関係を示した速度変換回路データベースを作成し、作成された速度変換データベースに基づいて、回路構造内の接続端子の接続関係を再構築した接続端子情報を作成し、回路構造内の接続端子の接続関係を再構築して作成された接続端子情報に基づいて、再構築されたＣＫＧブロックと、インターフェースブロックとの間に速度変換回路ブロックを挿入したＲＴＬを作成するので、各プロセスで工数を要することなく、接続ミス等による手戻りを発生させずに、速度変換回路ブロックを含ませたＲＴＬを簡易に作成することが可能である。
【００６０】
また、本発明によれば、速度変換回路ブロックで使用するクロック条件およびクロック速度を可変に設定するので、外部デバイスに合わせて内部回路を速いクロックで動作させることができるＲＴＬを得ることが可能であるだけでなく、内部回路を遅いクロックで動作させることができるＲＴＬを得ることも可能である。
【実施例２】
【００６１】
上記の実施例１では、インターフェースブロックとクロック回路ブロックとの間に単一の速度変換回路ブロックを挿入したＲＴＬを作成する場合を説明したが、本発明はこれに限定されるものではなく、インターフェースブロックとクロック回路ブロックとの間に複数の速度変換回路ブロックを挿入したＲＴＬを作成するようにしてもよい。そこで、以下の実施例２では、実施例２に係るファイル情報作成装置の構成を説明した後に、実施例２による効果を説明する。
【００６２】
［ファイル情報作成装置の構成（実施例１）］
図１３〜図１８を用いて、実施例２に係るファイル情報作成装置の構成を説明する。図１３は、実施例２に係る速度設定ファイルの構成例を示す図である。図１４は、実施例２に係る速度変換回路ブロック挿入前のＲＴＬの構成例を示す図である。図１５は、実施例２に係る速度変換回路ブロック挿入前のピン情報ファイルの構成例を示す図である。図１６は、実施例２に係る速度変換回路データベースの構成例を示す図である。図１７は、実施例２に係る速度変換回路ブロック挿入後のピン情報ファイルの構成例を示す図である。図１８は、実施例２に係る速度変換回路ブロック挿入後のＲＴＬの構成例を示す図である。
【００６３】
データ入力受付部１４ａは、上記の実施例１と同様に、入力部１１を介して、速度変換回路ブロック挿入前のピン情報ファイルまたは速度変換回路ブロック挿入前のＲＴＬの入力をユーザから受け付けると、速度設定ファイルへの設定値入力要求の受付を待機する。設定値入力要求をユーザから受け付けて速度設定ファイルを出力表示後、入力部１１を介して、速度設定ファイルへの設定値の入力をユーザから受け付けると、設定値が入力された速度設定ファイルを速度設定ファイル記憶部１３ａに格納するとともに、ピン情報ファイル記憶部１３ｂまたはＲＴＬ記憶部１３ｃにそれぞれ格納する。
【００６４】
このとき、インターフェースブロックとクロック回路ブロックとの間に複数の速度変換回路ブロックが挿入される場合には、図１３に例示するように、速度設定ファイル記憶部１３ａは、クロック条件やクロック速度などの各設定項目に対応づけて、各速度変換回路ブロックについてユーザから入力を受け付けた設定値をそれぞれ記憶して構成される。なお、ピン情報ファイル記憶部１３ｂは、挿入される各速度変換回路ブロックが別個の速度変換グループ（“１”または“２”）として設定された速度変換回路ブロック挿入前のピン情報ファイル（図１５参照）を記憶し、ＲＴＬ記憶部１３ｃは、速度変換回路ブロック挿入前のＲＴＬ（図１４参照）を記憶する。
【００６５】
また、ＣＫＧ再構築部１４ｂは、各速度変換回路ブロックの挿入に伴ってＣＫＧブロックを再構築する。基本的には実施例１で説明したのと同様であるが、ＣＫＧ再構築部１４ｂは、速度設定ファイル記憶部１３ａから速度設定ファイルを読み出す。そして、ＣＫＧ再構築部１４ｂは、各速度変換回路ブロック挿入に応じて新たな接続端子をそれぞれ追加するとともに、速度設定ファイルにそれぞれ入力されたクロック条件およびクロック速度に関する各設定値に対応した新たなクロックをそれぞれ生成してＣＫＧブロックを再構成する（図１８参照）。
【００６６】
また、ピン情報ファイル作成部１４ｃは、速度変換回路ブロックのピン情報ファイルの作成および速度変換回路ブロック挿入前のピン情報ファイルの再構築を行う。基本的には実施例１で説明したのと同様であるが、ピン情報ファイル作成部１４ｃは、ピン情報ファイル記憶部１３ｂから、各速度変換グループについて、速度変換グループに設定されている接続端子の接続端子情報をそれぞれ抽出し、抽出した各接続端子情報を用いて、各速度変換回路ブロック内の接続端子の接続関係を示した速度変換回路データベースをそれぞれ作成する（図１６参照）。
【００６７】
次に、ピン情報ファイル作成部１４ｃは、作成した各速度変換回路データベースに基づいて、各速度変換回路ブロックのピン情報ファイルをそれぞれ作成する。基本的には実施例１で説明したのと同様であるが、各速度変換回路ブロックのピン情報ファイルについて、速度変換回路データベース内の入出力の方向を逆にし、速度変換回路データベース内の同期クロックと同じ接続端子を追加するとともに、ＣＫＧブロックに新たに追加された接続端子（例えば、「ＣＬＫＣ」や「ＣＬＫＤ」）を追加することで速度変換回路ブロックのピン情報ファイルを作成する（図１７参照）。
【００６８】
また、ピン情報ファイル作成部１４ｃは、作成した各速度変換回路ブロックのピン情報ファイルをそれぞれ参照しつつ、各速度変換回路ブロック挿入前のピン情報ファイルを再構築する。基本的には実施例１で説明したのと同様であるが、インターフェースブロック（例えば、「ＩＦ」）に今まで接続されていた接続端子をＣＫＧブロックに新たに追加された接続端子（例えば、「ＣＬＫＣ」および「ＣＬＫＤ」））に変更するとともに、インターフェースブロックの今までの接続元を各速度変換ブロック（例えば、「ＩＮＳ１」および「ＩＮＳ２」）に変更する（図１７参照）。速度変換回路ブロック挿入前のピン情報ファイルの再構築後、ピン情報ファイル作成部１４ｃは、作成したピン情報ファイルをそれぞれピン情報ファイル記憶部１３ｂに格納する。
【００６９】
また、ファイル出力制御部１４ｄは、上記の実施例１で説明したのと同様に、ピン情報ファイル作成部１４ｃにより作成された各速度変換回路のピン情報ファイル、およびピン情報ファイル作成部１４ｃにより再構築された速度変換回路ブロック挿入前のピン情報ファイルに基づいて、インターフェースブロックと、ＣＫＧ再構築部１４ｂにより再構築されたＣＫＧブロックの間に各速度変換回路ブロックを挿入したＲＴＬを作成して（図１８参照）、ＲＴＬ記憶部１４ｃに格納する。そして、ファイル出力制御部１４ｄは、ＲＴＬ記憶部１４ｃに記憶されている各速度変換回路ブロック挿入後のＲＴＬと、ピン情報ファイル記憶部１４ｂに記憶されている各速度変換回路ブロックのピン情報ファイルおよび再構築された各速度変換回路ブロック挿入前のピン情報ファイルとを処理結果データとして出力部１２から出力表示する。
【００７０】
［実施例２による効果］
上述してきたように、実施例２によれば、インターフェースブロックとＣＫＧブロックとの間に複数の速度変換回路ブロックが挿入される場合には、各速度変換回路ブロックで使用するクロック条件およびクロック速度に関するクロック情報をそれぞれ設定し、設定された各クロック情報に基づいて、各速度変換回路ブロックの挿入に対応するための新たなクロックをそれぞれ含んだＣＫＧブロックを再構築し、回路構造内の接続端子の接続関係を示す接続端子情報と、速度変換回路ブロックの挿入に応じて接続速度を変換する必要がある接続端子を、挿入される速度変換回路ブロックごとに別個の速度変換グループとしてそれぞれ設定した情報とを対応付けて記憶部に記憶し、別個の速度変換グループとして設定された接続端子の接続端子情報を記憶部からそれぞれ抽出し、抽出された各接続端子情報を用いて、各速度変換回路ブロック内の接続端子の接続関係を示す速度変換回路データベースをそれぞれ作成し、作成された各速度変換回路データベースに基づいて、回路構造内の接続端子の接続関係を再構築した接続端子情報をそれぞれ作成し、回路構造内の接続端子の接続関係を再構築して作成された各接続端子情報に基づいて、再構築されたＣＫＧブロックと、インターフェースブロックとの間に各速度変換回路ブロックをそれぞれ挿入したＲＴＬを作成するので、例えば、複数の外部デバイスブロックに対応させて速度変換回路ブロックを複数挿入する場合であっても、各プロセスで工数を要することなく、接続ミス等による手戻りを発生させずに、速度変換回路ブロックを含ませてＲＴＬ記述したファイル情報を簡易に作成することが可能である。
【００７１】
また、実施例２によれば、外部デバイスブロックに対応させるように速度変換回路ブロックを含ませたＲＴＬを作成するので、外部デバイスおよび内部回路の接続速度をフレキシブルに変更することができるＲＴＬを作成することが可能である。また、このＲＴＬに基づいて作成したプロトタイプシステムの実機評価を行う場合には、外部デバイスおよび内部回路の接続速度をフレキシブルに変更することができる結果、外部デバイスを実速度で動作させて行うことが可能である。
【実施例３】
【００７２】
さて、これまで本発明の実施例１または実施例２について説明したが、本発明は上述した実施例以外にも、種々の異なる形態にて実施されてよいものである。そこで、以下では、本発明に含まれる他の実施例を説明する。
【００７３】
（１）装置構成等
図２に示したファイル情報作成装置１０の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、ファイル情報作成装置１０の分散・統合の具体的形態は図示のものに限られず、例えば、ファイル出力制御部１４ｄをＲＴＬ作成機能とファイル出力制御機能に分散するなど、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。さらに、ファイル情報作成装置１０にて行なわれる各処理機能は、その全部または任意の一部が、ＣＰＵおよび当該ＣＰＵにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。
【００７４】
（２）ファイル情報作成プログラム
ところで、上記の実施例１または実施例２で説明した各種の処理（例えば、図１０〜図１２参照）は、あらかじめ用意されたプログラムをパーソナルコンピュータやワークステーションなどのコンピュータシステムで実行することによって実現することができる。そこで、以下では、図１９を用いて、上記の実施例１または実施例２と同様の機能を有するファイル情報作成プログラムを実行するコンピュータの一例を説明する。図１９は、ファイル情報作成プログラムを実行するコンピュータを示す図である。
【００７５】
同図に示すように、ファイル情報作成装置としてコンピュータ２０は、入力部２１、出力部２２と、ＨＤＤ２３、ＲＡＭ２４、ＲＯＭ２５およびＣＰＵ２６をバス３０で接続して構成される。なお、入力部２１および出力部２２は、図３に示したファイル情報作成装置１０の入力部１１および出力部１２にそれぞれ対応する。
【００７６】
そして、ＲＯＭ２５には、上記の実施例１に示したファイル情報作成装置と同様の機能を発揮するファイル情報作成プログラム、つまり、図１９に示すように、データ入力受付プログラム２５ａ、ＣＫＧ再構築プログラム２５ｂ、ピン情報ファイル作成プログラム２５ｃおよびファイル出力制御プログラム２５ｄがあらかじめ記憶されている。なお、これらのプログラム２５ａ、２５ｂ、２５ｃおよび２５ｄについては、図２に示したファイル情報作成装置１０の各構成要素と同様、適宜統合または分散してもよい。なお、ＲＯＭ２５は、不揮発性の「ＲＡＭ」でもよい。
【００７７】
そして、ＣＰＵ２６が、これらのプログラム２５ａ、２５ｂ、２５ｃおよび２５ｄをＲＯＭ２５から読み出して実行することで、図１９に示すように、各プログラム２５ａ、２５ｂ、２５ｃおよび２５ｄは、データ入力受付プロセス２６ａ、ＣＫＧ再構築プロセス２６ｂ、ピン情報ファイル作成プロセス２６ｃおよびファイル出力制御プロセス２６ｄとして機能するようになる。なお、各プロセス２６ａ、２６ｂ、２６ｃおよび２６ｄは、図２に示したファイル情報作成装置１０のデータ入力受付部１４ａ、ＣＫＧ再構築部１４ｂ、ピン情報ファイル作成部１４ｃおよびファイル出力制御部１４ｄにそれぞれ対応する。
【００７８】
また、ＨＤＤ２３には、図１９に示すように、速度設定ファイルデータテーブル２３ａ、ピン情報ファイルデータテーブル２３ｂおよびＲＴＬデータテーブル２３ｃがそれぞれ設けられる。なお、速度設定ファイルデータテーブル２３ａ、ピン情報ファイルデータテーブル２３ｂおよびＲＴＬデータテーブル２３ｃは、図２に示した速度設定ファイル記憶部１３ａ、ピン情報ファイル記憶部１３ｂおよびＲＴＬ記憶部１３ｃにそれぞれ対応する。そして、ＣＰＵ２６は、速度設定ファイルデータテーブル２３ａ、ピン情報ファイルデータテーブル２３ｂおよびＲＴＬデータテーブル２３ｃから、速度設定ファイルデータ２４ａ、ピン情報ファイルデータ２４ｂおよびＲＴＬデータ２４ｃをそれぞれ読み出してＲＡＭ２４に格納し、ＲＡＭ２４に格納された速度設定ファイルデータ２４ａ、ピン情報ファイルデータ２４ｂおよびＲＴＬデータ２４ｃに基づいて処理を実行する。
【００７９】
なお、上記した各プログラム２５ａ、２５ｂ、２５ｃおよび２５ｄについては、必ずしも最初からＲＯＭ２５に記憶させておく必要はなく、例えば、コンピュータ２０に挿入されるフレキシブルディスク（ＦＤ）、ＣＤ−ＲＯＭ、ＤＶＤディスク、光磁気ディスク、ＩＣカードなどの「可搬用の物理媒体」、または、コンピュータ２０の内外に備えられるＨＤＤなどの「固定用の物理媒体」、さらには、公衆回線、インターネット、ＬＡＮ、ＷＡＮなどを介してコンピュータ２０に接続される「他のコンピュータ（またはサーバ）」などに各プログラムを記憶させておき、コンピュータ２０がこれらから各プログラムを読み出して実行するようにしてもよい。
【００８０】
（付記１）少なくとも外部デバイスブロックに接続されるインターフェースブロックと、インターフェースブロックとクロック回路ブロックとの間に挿入される速度変換回路ブロックと、機能回路ブロックとを含んだ回路構造をＲＴＬ記述したファイル情報の作成処理をコンピュータに実行させるファイル情報作成プログラムであって、
速度変換回路ブロックで使用するクロック条件およびクロック速度に関するクロック情報を設定するクロック情報設定手順と、
前記クロック情報設定手順により設定された前記クロック情報に基づいて、速度変換回路ブロックの挿入に対応するための新たなクロックを含んだクロック回路ブロックを再構築するクロック回路ブロック再構築手順と、
前記回路構造内の接続端子の接続関係を示す接続端子情報と、速度変換回路ブロックの挿入に応じて接続速度を変換する必要がある接続端子を速度変換対象として設定した速度変換対象情報とを対応付けて記憶部に記憶する接続端子情報記憶手順と、
前記接続端子情報記憶手順により記憶部に記憶されている前記速度変換対象情報に基づいて、前記速度変換対象として設定された接続端子の前記接続端子情報を当該記憶部から抽出し、当該抽出された接続端子情報を用いて、速度変換回路ブロック内の接続端子の接続関係を示した速度変換回路情報を作成する速度変換回路情報作成手順と、
前記速度変換回路情報作成手順により作成された前記速度変換回路情報に基づいて、前記回路構造内の接続端子の接続関係を再構築した接続端子情報を作成する接続端子情報作成手順と、
前記接続端子情報作成手順により前記回路構造内の接続端子の接続関係を再構築して作成された接続端子情報に基づいて、前記クロック回路ブロック再構築手順により再構築されたクロック回路ブロックと、インターフェースブロックとの間に速度変換回路ブロックを挿入したファイル情報を作成するファイル情報作成手順と、
をコンピュータに実行させることを特徴とするファイル情報作成プログラム。
【００８１】
（付記２）前記クロック情報設定手順は、速度変換回路ブロックで使用するクロック条件およびクロック速度を可変に設定することを特徴とする付記１に記載のファイル情報作成プログラム。
【００８２】
（付記３）前記クロック情報設定手順は、速度変換回路ブロックに速いクロックを設定する場合または遅いクロックを設定する場合にそれぞれ対応させて、当該速度変換回路ブロックで使用するクロック条件およびクロック速度を設定することを特徴とする付記２に記載のファイル情報作成プログラム。
【００８３】
（付記４）前記クロック情報設定手順は、インターフェースブロックとクロック回路ブロックとの間に複数の速度変換回路ブロックが挿入される場合には、各速度変換回路ブロックで使用するクロック条件およびクロック速度に関するクロック情報をそれぞれ設定し、
前記クロック回路ブロック再構築手順は、前記クロック情報設定手順により設定された各クロック情報に基づいて、各速度変換回路ブロックの挿入に対応するための新たなクロックをそれぞれ含んだクロック回路ブロックを再構築し、
前記接続端子情報記憶手順は、前記回路構造内の接続端子の接続関係を示す接続端子情報と、速度変換回路ブロックの挿入に応じて接続速度を変換する必要がある接続端子を、挿入される速度変換回路ブロックごとに別個の速度変換対象としてそれぞれ設定した各速度変換対象情報とを対応付けて記憶部に記憶し、
前記速度変換回路情報作成手順は、前記接続端子情報記憶手順により記憶部に記憶されている前記各速度変換対象情報に基づいて、前記速度変換対象として設定された接続端子の前記接続端子情報を当該記憶部からそれぞれ抽出し、当該抽出された各接続端子情報を用いて、各速度変換回路ブロック内の接続端子の接続関係を示す速度変換回路情報をそれぞれ作成し、
前記接続端子情報作成手順は、前記速度変換回路情報作成手順により作成された各速度変換回路情報に基づいて、前記回路構造内の接続端子の接続関係を再構築した接続端子情報をそれぞれ作成し、
前記ファイル情報作成手順は、前記接続端子情報作成手順により前記回路構造内の接続端子の接続関係を再構築して作成された各接続端子情報に基づいて、前記クロック回路ブロック再構築手順により再構築されたクロック回路ブロックと、インターフェースブロックとの間に各速度変換回路ブロックをそれぞれ挿入したファイル情報を作成することを特徴とする付記１に記載のファイル情報作成プログラム。
【００８４】
（付記５）少なくとも外部デバイスブロックに接続されるインターフェースブロックと、インターフェースブロックとクロック回路ブロックとの間に挿入される速度変換回路ブロックと、機能回路ブロックとを含んだ回路構造をＲＴＬ記述したファイル情報を作成するファイル情報作成方法であって、
速度変換回路ブロックで使用するクロック条件およびクロック速度に関するクロック情報を設定するクロック情報設定工程と、
前記クロック情報設定工程により設定された前記クロック情報に基づいて、速度変換回路ブロックの挿入に対応するための新たなクロックを含んだクロック回路ブロックを再構築するクロック回路ブロック再構築工程と、
前記回路構造内の接続端子の接続関係を示す接続端子情報と、速度変換回路ブロックの挿入に応じて接続速度を変換する必要がある接続端子を速度変換対象として設定した速度変換対象情報とを対応付けて記憶部に記憶する接続端子情報記憶工程と、
前記接続端子情報記憶工程により記憶部に記憶されている前記速度変換対象情報に基づいて、前記速度変換対象として設定された接続端子の前記接続端子情報を当該記憶部から抽出し、当該抽出された接続端子情報を用いて、速度変換回路ブロック内の接続端子の接続関係を示した速度変換回路情報を作成する速度変換回路情報作成工程と、
前記速度変換回路情報作成工程により作成された前記速度変換回路情報に基づいて、前記回路構造内の接続端子の接続関係を再構築した接続端子情報を作成する接続端子情報作成工程と、
前記接続端子情報作成工程により前記回路構造内の接続端子の接続関係を再構築して作成された接続端子情報に基づいて、前記クロック回路ブロック再構築工程により再構築されたクロック回路ブロックと、インターフェースブロックとの間に速度変換回路ブロックを挿入したファイル情報を作成するファイル情報作成工程と、
を含んだことを特徴とするファイル情報作成方法。
【００８５】
（付記６）前記クロック情報設定工程は、速度変換回路ブロックで使用するクロック条件およびクロック速度を可変に設定することを特徴とする付記５に記載のファイル情報作成方法。
【００８６】
（付記７）前記クロック情報設定工程は、速度変換回路ブロックに速いクロックを設定する場合または遅いクロックを設定する場合にそれぞれ対応させて、当該速度変換回路ブロックで使用するクロック条件およびクロック速度を設定することを特徴とする付記６に記載のファイル情報作成方法。
【００８７】
（付記８）前記クロック情報設定工程は、インターフェースブロックとクロック回路ブロックとの間に複数の速度変換回路ブロックが挿入される場合には、各速度変換回路ブロックで使用するクロック条件およびクロック速度に関するクロック情報をそれぞれ設定し、
前記クロック回路ブロック再構築工程は、前記クロック情報設定工程により設定された各クロック情報に基づいて、各速度変換回路ブロックの挿入に対応するための新たなクロックをそれぞれ含んだクロック回路ブロックを再構築し、
前記接続端子情報記憶工程は、前記回路構造内の接続端子の接続関係を示す接続端子情報と、速度変換回路ブロックの挿入に応じて接続速度を変換する必要がある接続端子を、挿入される速度変換回路ブロックごとに別個の速度変換対象としてそれぞれ設定した各速度変換対象情報とを対応付けて記憶部に記憶し、
前記速度変換回路情報作成工程は、前記接続端子情報記憶工程により記憶部に記憶されている前記各速度変換対象情報に基づいて、前記速度変換対象として設定された接続端子の前記接続端子情報を当該記憶部からそれぞれ抽出し、当該抽出された各接続端子情報を用いて、各速度変換回路ブロック内の接続端子の接続関係を示す速度変換回路情報をそれぞれ作成し、
前記接続端子情報作成工程は、前記速度変換回路情報作成工程により作成された各速度変換回路情報に基づいて、前記回路構造内の接続端子の接続関係を再構築した接続端子情報をそれぞれ作成し、
前記ファイル情報作成工程は、前記接続端子情報作成工程により前記回路構造内の接続端子の接続関係を再構築して作成された各接続端子情報に基づいて、前記クロック回路ブロック再構築工程により再構築されたクロック回路ブロックと、インターフェースブロックとの間に各速度変換回路ブロックをそれぞれ挿入したファイル情報を作成することを特徴とする付記５に記載のファイル情報作成方法。
【００８８】
（付記９）少なくとも外部デバイスブロックに接続されるインターフェースブロックと、インターフェースブロックとクロック回路ブロックとの間に挿入される速度変換回路ブロックと、機能回路ブロックとを含んだ回路構造をＲＴＬ記述したファイル情報を作成するファイル情報作成装置であって、
速度変換回路ブロックで使用するクロック条件およびクロック速度に関するクロック情報を設定するクロック情報設定手段と、
前記クロック情報設定手段により設定された前記クロック情報に基づいて、速度変換回路ブロックの挿入に対応するための新たなクロックを含んだクロック回路ブロックを再構築するクロック回路ブロック再構築手段と、
前記回路構造内の接続端子の接続関係を示す接続端子情報と、速度変換回路ブロックの挿入に応じて接続速度を変換する必要がある接続端子を速度変換対象として設定した速度変換対象情報とを対応付けて記憶する接続端子情報記憶手段と、
前記接続端子情報記憶手段により記憶されている前記速度変換対象情報に基づいて、前記速度変換対象として設定された接続端子の前記接続端子情報を当該記憶部から抽出し、当該抽出された接続端子情報を用いて、速度変換回路ブロック内の接続端子の接続関係を示した速度変換回路情報を作成する速度変換回路情報作成手段と、
前記速度変換回路情報作成手段により作成された前記速度変換回路情報に基づいて、前記回路構造内の接続端子の接続関係を再構築した接続端子情報を作成する接続端子情報作成手段と、
前記接続端子情報作成手段により前記回路構造内の接続端子の接続関係を再構築して作成された接続端子情報に基づいて、前記クロック回路ブロック再構築手段により再構築されたクロック回路ブロックと、インターフェースブロックとの間に速度変換回路ブロックを挿入したファイル情報を作成するファイル情報作成手段と、
を備えたことを特徴とするファイル情報作成装置。
【００８９】
（付記１０）前記クロック情報設定手段は、速度変換回路ブロックで使用するクロック条件およびクロック速度を可変に設定することを特徴とする付記９に記載のファイル情報作成装置。
【００９０】
（付記１１）前記クロック情報設定手段は、速度変換回路ブロックに速いクロックを設定する場合または遅いクロックを設定する場合にそれぞれ対応させて、当該速度変換回路ブロックで使用するクロック条件およびクロック速度を設定することを特徴とする付記１０に記載のファイル情報作成装置。
【００９１】
（付記１２）前記クロック情報設定手段は、インターフェースブロックとクロック回路ブロックとの間に複数の速度変換回路ブロックが挿入される場合には、各速度変換回路ブロックで使用するクロック条件およびクロック速度に関するクロック情報をそれぞれ設定し、
前記クロック回路ブロック再構築手段は、前記クロック情報設定手段により設定された各クロック情報に基づいて、各速度変換回路ブロックの挿入に対応するための新たなクロックをそれぞれ含んだクロック回路ブロックを再構築し、
前記接続端子情報記憶手段は、前記回路構造内の接続端子の接続関係を示す接続端子情報と、速度変換回路ブロックの挿入に応じて接続速度を変換する必要がある接続端子を、挿入される速度変換回路ブロックごとに別個の速度変換対象としてそれぞれ設定した各速度変換対象情報とを対応付けて記憶し、
前記速度変換回路情報作成手段は、前記接続端子情報記憶手段により記憶されている前記各速度変換対象情報に基づいて、当該接続端子情報記憶手段により記憶されている接続端子情報の中から、前記速度変換対象として設定された接続端子の前記接続端子情報をそれぞれ抽出し、当該抽出された各接続端子情報を用いて、各速度変換回路ブロック内の接続端子の接続関係を示す速度変換回路情報をそれぞれ作成し、
前記接続端子情報作成手段は、前記速度変換回路情報作成手段により作成された各速度変換回路情報に基づいて、前記回路構造内の接続端子の接続関係を再構築した接続端子情報をそれぞれ作成し、
前記ファイル情報作成手段は、前記接続端子情報作成手段により前記回路構造内の接続端子の接続関係を再構築して作成された各接続端子情報に基づいて、前記クロック回路ブロック再構築工程により再構築されたクロック回路ブロックと、インターフェースブロックとの間に各速度変換回路ブロックをそれぞれ挿入したファイル情報を作成することを特徴とする付記９に記載のファイル情報作成装置。
【産業上の利用可能性】
【００９２】
以上のように、本発明に係るファイル情報作成プログラム、ファイル情報作成方法およびファイル情報作成装置は、少なくとも外部デバイスブロックに接続されるインターフェースブロックと、インターフェースブロックとクロック回路ブロックとの間に挿入される速度変換回路ブロックと、機能回路ブロックとを含んだ回路構造をＲＴＬ記述したファイル情報の作成処理をコンピュータに実行させる場合等に有用であり、特に、各プロセスで工数を要することなく、接続ミス等による手戻りを発生させずに、速度変換回路ブロックを含ませてＲＴＬ記述したファイル情報を簡易に作成することに適する。
【図面の簡単な説明】
【００９３】
【図１】実施例１に係るファイル情報作成装置の概要および特徴を説明するための図である。
【図２】実施例１に係るファイル情報作成装置の構成を示すブロック図である。
【図３】実施例１に係る速度設定ファイルの構成例を示す図である。
【図４】実施例１に係る速度変換回路ブロック挿入前のピン情報ファイルの構成例を示す図である。
【図５】実施例１に係る速度変換回路ブロック挿入後のピン情報ファイルの構成例を示す図である。
【図６】実施例１に係る速度変換回路ブロック挿入前のＲＴＬの構成例を示す図である。
【図７】実施例１に係る速度変換回路ブロック挿入後のＲＴＬの構成例を示す図である。
【図８】実施例１に係るＣＫＧの再構築例を示す図である。
【図９】実施例１に係る速度変換回路データベースの構成例を示す図である。
【図１０】実施例１に係るメイン処理の流れを示すフローチャートである。
【図１１】実施例１に係る速度変換回路データベース作成処理の流れを示すフローチャートである。
【図１２】実施例１に係るＲＴＬおよび最終結果ファイル作成処理の流れを示すフローチャートである。
【図１３】実施例２に係る速度設定ファイルの構成例を示す図である。
【図１４】実施例２に係る速度変換回路ブロック挿入前のＲＴＬの構成例を示す図である。
【図１５】実施例２に係る速度変換回路ブロック挿入前のピン情報ファイルの構成例を示す図である。
【図１６】実施例２に係る速度変換回路データベースの構成例を示す図である。
【図１７】実施例２に係る速度変換回路ブロック挿入後のピン情報ファイルの構成例を示す図である。
【図１８】実施例２に係る速度変換回路ブロック挿入後のＲＴＬの構成例を示す図である。
【図１９】ファイル情報作成プログラムを実行するコンピュータを示す図である。
【符号の説明】
【００９４】
１０  ファイル情報作成装置
１１  入力部
１２  出力部
１３  記憶部
１３ａ  速度設定ファイル記憶部
１３ｂ  ピン情報ファイル記憶部
１３ｃ  ＲＴＬ記憶部
１４  制御部
１４ａ  データ入力受付部
１４ｂ  ＣＫＧ再構築部
１４ｃ  ピン情報ファイル作成部
１４ｄ  ファイル出力制御部
２０  コンピュータ
２１  入力部
２２  出力部
２３  ＨＤＤ（Hard Disk Drive）
２４  ＲＡＭ（Random Access Memory）
２５  ＲＯＭ（Read Only Memory）
２６  ＣＰＵ（Central Processing Unit）
３０  バス
【図１】
2008262552.tif 000003
【図２】
2008262552.tif 000004
【図３】
2008262552.tif 000005
【図４】
2008262552.tif 000006
【図５】
2008262552.tif 000007
【図６】
2008262552.tif 000008
【図７】
2008262552.tif 000009
【図８】
2008262552.tif 000010
【図９】
2008262552.tif 000011
【図１０】
2008262552.tif 000012
【図１１】
2008262552.tif 000013
【図１２】
2008262552.tif 000014
【図１３】
2008262552.tif 000015
【図１４】
2008262552.tif 000016
【図１５】
2008262552.tif 000017
【図１６】
2008262552.tif 000018
【図１７】
2008262552.tif 000019
【図１８】
2008262552.tif 000020
【図１９】
2008262552.tif 000021