(57)【要約】【課題】液晶駆動素子において、直交する信号線の交差領域に専用のシールド層を設けるのは、半導体プロセスの効率が悪く、コストアップの要因にもなる。交差配線部の結合容量が、多画素化・高画質化により画質へ悪影響を及ぼす可能性が増えている。【解決手段】メタル１配線１０１と、メタル１配線１０１より上層のメタル２配線１０２とが互いに直交する交差領域では、メタル１配線１０１よりも下層にあるポリシリコン配線１０３にメタル１配線１０１を接続するようにしたため、交差領域では、信号線として用いたメタル１配線１０１とポリシリコン配線１０３とが交差し、かつ、互いの配線の間に信号線として用いていない残りの１つの配線層であるメタル１配線１０１を介在した構成とすることができる。【選択図】図１
2008185907.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、
２次元マトリクス状に配列された複数の画素と、
前記複数の画素に映像信号を供給するための信号線と、
前記信号線と立体的に交差して、前記複数の画素のうち、所定の画素を選択するための画素選択線と、
を備えた液晶表示装置において、
前記半導体基板上に順次積層された第１の配線層、第２の配線層及び第３の配線層を有し、
前記信号線と前記画素選択線とが立体的に交差する交差領域では、
前記信号線及び前記画素選択線の一方が前記第１の配線層及び前記第３の配線層の一方に形成され、前記信号線及び前記画素選択線の他方が前記第１の配線層及び前記第３の配線層の他方に形成されると共に、前記第２の配線層には所定の電位を有する配線部が形成されてなることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に係り、特に反射型液晶プロジェクタ装置等に用いる液晶表示装置に関する。
【背景技術】
【０００２】
近年、プロジェクタ装置やプロジェクションテレビには画像を投影するための中心部品としてＬＣＯＳ（Liquid Crystal on Silicon）型の液晶表示装置が多く用いられている。このＬＣＯＳ型の液晶表示装置は、ガラス基板上の透明電極と、シリコン基板上の液晶駆動素子の上にマトリクス状に配置された複数の反射電極とを離間対向させ、それら透明電極と反射電極との間に液晶層を封入した構造を有している。この中で特に本発明に係わる液晶駆動素子の従来の構造について図４、図６、図７を用いて説明する。
【０００３】
図４において、従来の液晶表示装置に用いられる液晶駆動素子の構造は、水平方向駆動回路１０、垂直方向駆動回路２０、複数の映像信号線７０、複数のビデオスイッチ群（４１，４２，・・・）、画素部３０、複数のデータ線（６−１，６−２，・・・）、および複数のゲート線８から構成されている。なお、図４中で、各符号のハイフン後のサフィックス番号は、同一種類の構成要素で異なった位置にあることを示している。また、この図４は構成要素全体の一部を示したものである。
【０００４】
図６は画素部３０の一例の回路図を示す。同図において、画素部３０は、各データ線６−１，６−２，６−３，・・・と各ゲート線８（８−１，８−２，８−３，・・・）との交差部に、マトリクス状に配置された画素１１〜１３，２１〜２３，３１〜３３（一部の画素のみ図示）からなる。各画素１１〜１３，２１〜２３，３１〜３３はそれぞれ同一構成であり、画素１１に代表して示すように、画素選択トランジスタ（Ｔｒ）２、保持容量３及び反射電極４からなり、画素選択トランジスタ２はゲートがゲート線８−１に接続され、ソースがデータ線６−１に接続され、ドレインが保持容量３の一端と反射電極４とにそれぞれ接続されている。また、各画素の保持容量３の他端は共通電極線９に共通接続されている。
【０００５】
図４に戻って説明する。コントローラ６０は、映像信号に同期して生成した各種クロック信号を水平方向駆動回路１０と垂直方向駆動回路２０に供給し（経路は図示せず）、映像信号線７０に供給される映像信号と同期してデータ線（６−１，６−２，・・・）、ゲート線８（８−１，８−２，・・・）をそれぞれ駆動することで水平、垂直の走査を伴った画素選択と映像信号の書き込みとを行う。
【０００６】
こうして、データ線（６−１，６−２，・・・）とゲート線８（８−１，８−２，・・・）の交差部の画素が選択されると、外部から入力された映像信号は映像信号線７０、ビデオスイッチ群４１、４２等、データ線６−１、６−２等、及び画素部３０内の各画素の垂直方向の画素選択トランジスタ２を経由して保持容量３に書き込まれる。そして、保持容量３に接続されている反射電極４を介して液晶が駆動される。
【０００７】
ビデオスイッチ群４１、４２等のそれぞれは、図７に示すように、Ｐチャネル電界効果トランジスタ（ＦＥＴ）Ｐ１、Ｐ２、Ｐ３、・・・と、Ｎチャネル電界効果トランジスタＮ１、Ｎ２、Ｎ３、・・・とからなり、互いのドレイン同士とソース同士とが接続された一つのＰチャネルＦＥＴと一つのＮチャネルＦＥＴとからなるＣＭＯＳ構成のスイッチが複数設けられ、ＰチャネルＦＥＴＰ１、Ｐ２、Ｐ３、・・・は第１の制御線に共通接続され、ＮチャネルＦＥＴＮ１、Ｎ２、Ｎ３、・・・は第２の制御線に共通接続され、ＰチャネルＦＥＴＰ１、Ｐ２、Ｐ３、・・・と、ＮチャネルＦＥＴＮ１、Ｎ２、Ｎ３、・・・とは同時にオン、又はオフに制御されて、映像信号を通過又は遮断する構成である。
【０００８】
このように、半導体基板上に画素部３０内に２次元マトリクス状に配列された複数の画素のうち、水平方向に配置されて各画素に映像信号を供給するための複数のデータ線６−１、６−２等と垂直方向の画素を選択するための複数のゲート線８（８−１，８−２，・・・）とが交差する交差部のそれぞれに、画素選択トランジスタ２と信号保持容量３と液晶を駆動する反射電極４とから構成された複数の画素回路が配置され、複数のデータ線６−１、６−２等に映像信号を供給するように順次切換えるための複数のビデオスイッチ群４１、４２等が配備され、これら複数のビデオスイッチ群４１、４２等のオン・オフを制御するための水平方向駆動回路１０と、複数のゲート線を順次活性化させるための垂直方向駆動回路２０とを備えた液晶表示装置においては、通常、画素部３０の画素数は１００万画素以上と非常に多い。
【０００９】
そのため、画素へのデータ書込みを高速に行うために、図示したように映像信号線７０を複数本設けて、並列に書込みを行って時間を短縮する方法がとられる。図４の例では、８本の映像信号のデータが水平方向駆動回路１０からの制御線により各ビデオスイッチ群４１、４２毎に同時に選択されて、水平方向に８画素ずつ並列に書き込んで行く場合を示している。こうすることで映像信号を転送するときのクロック周波数を下げることができ、多画素化にも対応可能となる。
【００１０】
一方で、映像信号線の数が増えると、これらと交差する線があった場合には、それに対して干渉する割合も増えて悪影響を及ぼし易くなる。特に、交差する側の線が画素に係わるアナログ信号で、かつ、駆動インピーダンスも高いケースでは、映像信号の影響を受け易く、信号の変動も大きくなってしまう。図４の例では、映像信号線７０と制御線との交差やビデオスイッチ群４１，４２等への入力配線との交差などがこれに当たる。
【００１１】
図５は、従来の液晶表示装置に用いられる液晶駆動素子の他の例の構成を示し、水平方向駆動回路１０、垂直方向駆動回路２０、複数の映像信号線７０、複数のビデオスイッチ群（４１，４２，・・・）、画素部３０、複数のデータ線（６−１，６−２，・・・）、および複数のゲート線８とから構成されているが、図４に示した液晶駆動素子と比較して、映像信号線７０とビデオスイッチ群（４１，４２，・・・）との位置関係を入れ替えたものである。
【００１２】
この図５の液晶駆動素子では、水平方向駆動回路１０からの制御線と映像信号線７０との交差はなくなるが、代わりに映像信号線７０とデータ線６−１、６−２等との交差が発生してしまう。つまり、水平方向に走る映像信号線７０に対して、データ線６−１、６−２等又はビデオスイッチの制御線等とが交差するのは避けられない。
【００１３】
図５に示すように、横方向の映像信号線７０と縦方向のデータ線６−１、６−２等とが交差する場合は、交差する映像信号線７０とデータ線６−１、６−２等との間にできる寄生容量を介して、画素に繋がるデータ線に映像信号線７０からの信号がクロストークとして混入することになるので影響は大きい。映像信号線７０と制御線とが交差する場合でも、制御線で伝送される振幅の大きなデジタル信号に、アナログ信号である映像信号線７０からの信号が交差する信号線間にできる寄生容量を介してクロストークとして大きな影響を及ぼす。
【００１４】
データ線と制御線のどちらを映像信号線７０と交差させるかはレイアウト設計時に決めるが、このようなクロストークが画質に与える影響は大きいため、データ線又は制御線と映像信号線７０との間にできる結合容量（寄生容量）は極力ゼロであることが望ましい。
【００１５】
通常の映像で、画面の一部の領域が白から黒への変化、あるいはその逆の変化、というケースは頻繁に発生する。このようなケースでは、複数の映像信号線７０で伝送される映像信号が同時に大きく変化することになる。多くの場合、配線が交差する部分の面積は小さく結合容量も小さいが、上記例のように複数の映像信号線７０と交差していて、それらで伝送される映像信号が同時に同じような変化をした時には、上記の結合容量も映像信号線の本数分だけ増えるのでその影響は無視できなくなってくる。
【００１６】
このような影響は、例えば均一な中間色の画面の一部に濃い白や黒の矩形を表示するような場合に、その周辺の中間色の輝度が微妙に変化してしまうなどの画質の劣化として現れる。ハイビジョン映像を扱う液晶表示装置ではさらに映像信号線が増えて同時変化の割合も多くなることから、防止策は重要である。
【００１７】
これまで、同一層で並行して走る配線間のクロストークを防止するために、間に固定電位の配線を入れたり、上下の層で並行して走る配線間のクロストーク防止のために、間にシールド専用の層を挟んだり（例えば、特許文献１参照）といった方法が開示されている。しかしながら、交差配線部でのクロストークに関してはその結合容量も小さかったことから、あまり検討されてこなかったようである。
【００１８】
【特許文献１】特開２００３−１２４３２０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
図４及び図５に示したようなアクティブ・マトリクス型の液晶駆動素子においては、その大部分が画素部３０であり、画素部３０の周辺に水平方向駆動回路１０や垂直方向駆動回路２０などの画素を選択・駆動する回路が配置される。図４及び図５に例示したように、画質に影響を与えるような信号線がクロスするのは、これらの駆動回路１０、２０と画素部３０とを繋ぐごく一部の領域に限られることが多い。また、実際の配線に使用されているメタル層も２〜３層程度と少ない。
【００２０】
このような液晶駆動素子において、特許文献１のように専用のシールド層を設けるのは、半導体プロセスの効率が悪いことに加えてコストアップの要因にもなる。また、従来あまり検討されることのなかった交差配線部の結合容量が、多画素化・高画質化による映像信号線数の増加とともに画質へ悪影響を及ぼす可能性が増え、それを防止する方策が求められるようになってきた。
【００２１】
本発明は、以上の点に鑑みなされたものであり、専用のシールド層を設けることなく交差配線部の結合容量の影響を実質ゼロとすることができ、信号間の相互干渉を防止して高画質化を実現し得る液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００２２】
本発明は、上記の目的を達成するため、半導体基板上に、２次元マトリクス状に配列された複数の画素と、複数の画素に映像信号を供給するための信号線と、信号線と立体的に交差して、複数の画素のうち、所定の画素を選択するための画素選択線と、を備えた液晶表示装置において、半導体基板上に順次積層された第１の配線層、第２の配線層及び第３の配線層を有し、信号線と画素選択線とが立体的に交差する交差領域では、信号線及び画素選択線の一方が第１の配線層及び第３の配線層の一方に形成され、信号線及び画素選択線の他方が第１の配線層及び第３の配線層の他方に形成されると共に、第２の配線層には所定の電位を有する配線部が形成されてなることを特徴とする。
【００２３】
この発明では、信号線と画素選択線とが互いに交差する交差領域では、交差する信号線と画素選択線の各配線層は、互いの間に信号線および画素選択線として用いていない１つの配線層を介在した構成とすることができる。
【発明の効果】
【００２４】
本発明によれば、信号線と画素選択線とが互いに交差する交差領域では、交差する信号線と画素選択線の各配線層は、互いの間に信号線および画素選択線として用いていない１つの配線層を介在した構成とするようにしたため、信号線および画素選択線として用いていない通常の１つの配線層の一部を用いて交差領域に配置し、更にシールドするだけで、複数の信号線で伝送される映像信号が同時に同じように変化した場合においても、交差領域における信号線と画素選択線との間の結合容量は実質的にゼロなので、他方の信号線又は画素選択線へのクロストークの影響を少なくでき、良好な画質で映像を表示できる。また、本発明によれば、信号線及び画素選択線として用いていない通常の１つの配線層の一部を用いているだけなので、追加のマスクなどを必要とせず、従って製造工程において追加のプロセスも不要であり、製造コストの上昇を回避できる。
【発明を実施するための最良の形態】
【００２５】
次に、本発明の各実施の形態に係る液晶表示装置について、図面を参照して説明する。図１は本発明になる液晶表示装置における液晶駆動素子部の第１の実施の形態を示す図である。液晶駆動素子の動作の概要は、すでに図４や図５などを用いて説明してきた。図１は、映像信号線とそれに交差する線の関係を示しており、ビデオスイッチや画素部などの回路は図示していない。単純には、横方向の配線は映像信号線であり、縦方向の配線は制御線、データ線、ビデオスイッチの入力となる映像信号線などを示すものと考えて構わないが、これらに限定するものではない。
【００２６】
次に、本発明の第１の実施の形態について図１と共に説明する。図１の第１の実施の形態は２層メタル配線における交差部の例である。この実施の形態では、縦配線としてメタル１配線１０１が複数本平行に形成されており、また、横配線としてメタル２配線１０２が複数本平行に形成されている。更に、それらメタル１配線１０１とメタル２配線１０２とが交差する領域には、縦方向にポリシリコン配線１０３が形成されている。
【００２７】
ポリシリコン配線１０３は、コンタクト１０４によりメタル１配線１０１と接続されている。コンタクト１０４の形成位置は、メタル２配線１０２のうち、図中、最上部のメタル配線より上側の領域と、最下部のメタル配線より下側の領域である。
【００２８】
ここで、図２の概略断面図に示すように、シリコン基板１００上に絶縁膜を介してポリシリコン配線１０３が形成されており、更にその上に、メタル１配線１０１、メタル２配線１０２が順次図示しない絶縁層を介して積層されている。従って、図１では、メタル１配線１０１とメタル２配線１０２とが交差する領域には、メタル１配線１０１をそのメタル１配線１０１よりも下層のポリシリコン配線１０３に変換して配置している。
【００２９】
これにより、メタル１配線１０１とメタル２配線１０２との交差部ではメタル１配線１０１は無くなり、メタル１配線１０１が存在したであろう配線領域をポリシリコン配線１０３とメタル２配線１０２の間のシールド層１０５として利用できることになる。さらに、このシールド層１０５を電源やＧＮＤ等の固定電位、又はそれに準ずる信号線にしておけば、上下の層間の干渉、すなわち、交差するメタル２配線１０２とポリシリコン配線１０３との間のクロストークを防止することができる。なお、本実施の形態は、図２の断面図に示すように、配線層は３層である。
【００３０】
次に、本発明の第２の実施の形態について説明する。図３は本発明になる液晶表示装置における液晶駆動素子部の第２の実施の形態を示す図である。同図中、図１と同一構成部分には同一符号を付してある。図３も図1と同様に、映像信号線とそれに交差する線の関係を示しており、ビデオスイッチや画素部などの回路は図示していない。単純には、横方向の配線は映像信号線であり、縦方向の配線は制御線、データ線、ビデオスイッチの入力となる映像信号線などを示すものと考えて構わないが、これらに限定するものではない。
【００３１】
本実施の形態は、３層メタル配線の例である。表示素子の高速化、小型化、配線の低抵抗化などが要求される用途においては、メタルを３層用いて配線が行われたりする。このようなケースでは交差部のジャンパとしてポリシリコン配線を用いると配線抵抗の増大を招き、回路動作上好ましくない場合もある。
【００３２】
そこで、本実施の形態では、メタルの配線層として３層使用可能な場合は、交差部に敢えてポリシリコン配線を使わず、交差部を含めた縦配線にメタル１配線１０１を用い、交差部のシールド層１０７にメタル２配線１０２を用い、横配線にメタル３配線１０６を用いた構成としたものである。
【００３３】
ここで、メタル３配線１０６は図２の断面図では図示していないが、メタル配線１０２の上に絶縁層を介して形成されている。従って、本実施の形態では、メタル１配線１０１とメタル３配線１０６とが交差する領域には、メタル１配線１０１とメタル３配線１０６との間のメタル２配線１０２をシールド層１０７として利用し、このシールド層１０７を電源やＧＮＤ等の電位に固定しておけば、上下の層間の干渉、すなわち、交差するメタル１配線１０１とメタル３配線１０６との間のクロストークを防止することができる。
【００３４】
なお、本実施の形態では、メタル２配線１０２はメタル１配線１０１とメタル３配線１０６との交差部においてはシールド層１０７として用いているが、これ以外の部分では、メタル１配線１０１やメタル３配線１０６と同様にシールド層１０７とは電気的に接続されていない独立した信号配線として用いることが可能であり、特別なシールド用のメタル層というわけではない。
【００３５】
ここで、図３では、縦の信号線（縦配線）をメタル１配線１０１としているが、これに限定するものではない。例えば図３ではメタル１配線１０１とした縦線をメタル２配線１０２とし、横線としてのメタル３配線１０６との交差部では、コンタクトを介してメタル１配線１０１や図２のポリシリコン配線１０３に変換してよい。前者ではメタル２配線をシールド層として使えるし、後者ではメタル１配線またはメタル２配線のうちの都合の良い方か両方をシールド層として使うことが可能である。
【００３６】
このように、第１の実施の形態では、メタル１配線１０１などの縦配線を横配線であるメタル２配線１０２との交差部で一時的にポリシリコン配線１０３に変換し、空いたメタル１配線１０１を交差部ではシールド層１０５として使用することにより、上下の層間（メタル２配線１０２とポリシリコン配線１０３との間）のクロストークを効率良く防止することができ、画質劣化の少ない画像を表示できる液晶駆動素子を提供することが可能となる。
【００３７】
また、３層配線層の第２の実施の形態では、第１の実施の形態と同様の考え方に基づくものであり、他の部分では信号配線層として用いられているメタル２配線を、クロストークを嫌う縦配線と横配線との交差部ではシールド層１０７として用いて上下層間（メタル１配線１０１とメタル３配線１０６との間）のクロストークを効率良く防止することができ、画質劣化の少ない画像を表示できる液晶駆動素子を提供することが可能となる。
【００３８】
なお、本発明は以上の実施の形態に限定されるものではなく、例えば、図１の実施の形態では縦配線をポリシリコン層に移す場合を例にとって説明したが、縦配線と横配線の関係を実施の形態と入れ替えても同様の効果が得られるのは勿論である。
【図面の簡単な説明】
【００３９】
【図１】本発明になる液晶駆動装置における交差配線部の第１の実施の形態を示す図である。
【図２】図１の各配線間の関係を示す断面図である。
【図３】本発明になる液晶駆動装置における交差配線部の第２の実施の形態を示す図である。
【図４】従来の液晶表示装置における液晶駆動素子の第１の例の構成図である。
【図５】従来の液晶表示装置における液晶駆動素子の第２の例の構成図である。
【図６】液晶駆動素子の画素部の一例を示す図である。
【図７】液晶駆動素子のビデオスイッチ部の一例を示す図である。
【符号の説明】
【００４０】
６−１，６−２  データ線
８−１，８−２  ゲート線
１０  水平方向駆動回路
２０  垂直方向駆動回路
３０  画素部
４１，４２  ビデオスイッチ群
６０  コントローラ回路
７０  映像信号線
１００  シリコン基板
１０１  メタル１配線
１０２  メタル２配線
１０３  ポリシリコン配線
１０４  コンタクト
１０５、１０７  シールド層
１０６  メタル３配線
【図１】
2008185907.tif 000003
【図２】
2008185907.tif 000004
【図３】
2008185907.tif 000005
【図４】
2008185907.tif 000006
【図５】
2008185907.tif 000007
【図６】
2008185907.tif 000008
【図７】
2008185907.tif 000009