(57)【要約】【課題】液晶装置等の電気光学装置において、画素内のＴＦＴにおける光リーク電流の発生を低減する。【解決手段】電気光学装置用基板は、本体部３１ａと、この本体部３１ａから半導体層１ａの脇でＹ方向に沿って画素電極側ＬＤＤ領域１ｃの側へ少なくとも画素電極側ＬＤＤ領域１ｃに隣接するように延設された第１延設部３２ａと、この第１延設部３２ａのうち本体部３１ａよりも画素電極側ソースドレイン領域１ｅの側寄りに位置する部分うち少なくとも一部からＸ方向に沿って延設された第２延設部３２ｂとを有するゲート電極３ａを含むＴＦＴ３０を備える。【選択図】図７
2008191200.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上の表示領域で互いに交差する複数のデータ線及び複数の走査線と、
前記複数のデータ線及び前記複数の走査線の交差に対応して設けられた画素電極と、
（ｉ）前記表示領域における第１の方向に沿ったチャネル長を有するチャネル領域と、前記データ線に電気的に接続されたデータ線側ソースドレイン領域と、前記画素電極に電気的に接続された画素電極側ソースドレイン領域と、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第１の接合領域と、前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第２の接合領域とを有する半導体層と、（ｉｉ）該半導体層よりも第１の絶縁膜を介して上層側に配置されると共に、前記基板上で平面的に見て、前記チャネル領域に重なる本体部と、該本体部から前記半導体層の脇で前記第１の方向に沿って前記第２の接合領域の側へ少なくとも前記第２の接合領域に隣接するように延設された第１延設部と、該第１延設部の少なくとも一部から前記第１の方向に交わる第２の方向に沿って延設されると共に前記走査線に電気的に接続された第２延設部とを有するゲート電極とを含むトランジスタと
を備え、
前記第１の絶縁膜には、前記基板上で平面的に見て、前記第１延設部と重なる部分に前記第２の接合領域に沿った長手状の溝が形成されており、
前記第１延設部は、前記溝内の少なくとも一部に形成された溝内部分を有する
ことを特徴とする電気光学装置用基板。
【請求項２】
前記第１延設部及び前記第２延設部は夫々、前記半導体層を挟んでその両側に設けられることを特徴とする請求項１に記載の電気光学装置用基板。
【請求項３】
前記第２延設部は、前記第１延設部のうち少なくとも前記第２の接合領域に隣接する部分から延設されることを特徴とする請求項１又は２に記載の電気光学装置用基板。
【請求項４】
前記第１延設部は、前記画素電極側ソースドレイン領域に対しても少なくとも部分的に隣接するように設けられることを特徴とする請求項１から３のいずれか一項に記載の電気光学装置用基板。
【請求項５】
前記第２延設部は、前記第１延設部のうち少なくとも前記画素電極側ソースドレイン領域に隣接する部分から延設されることを特徴とする請求項４に記載の電気光学装置用基板。
【請求項６】
前記溝は、前記画素電極側ソースドレイン領域に対しても少なくとも部分的に沿うように形成されることを特徴とする請求項４又は５に記載の電気光学装置用基板。
【請求項７】
前記第１延設部は、前記チャネル領域に対しても少なくとも部分的に隣接するように設けられることを特徴とする請求項１から６のいずれか一項に記載の電気光学装置用基板。
【請求項８】
前記溝は、前記チャネル領域に対して少なくとも部分的に沿うように形成されることを特徴とする請求項７に記載の電気光学装置用基板。
【請求項９】
前記走査線及び前記ゲート電極は、互いに同一膜から形成されることを特徴とする請求項１から８のいずれか一項に記載の電気光学装置用基板。
【請求項１０】
前記第１及び第２の接合領域は、ＬＤＤ領域であることを特徴とする請求項１から９のいずれか一項に記載の電気光学装置用基板。
【請求項１１】
前記基板上において前記半導体層よりも下層側に配置された第２の絶縁膜を備え、
前記溝は、前記第１の絶縁膜を貫通して前記第２の絶縁膜にも形成される
ことを特徴とする請求項１から１０のいずれか一項に記載の電気光学装置用基板。
【請求項１２】
前記基板上において前記第２の絶縁膜よりも下層側に配置され、前記半導体層に少なくとも部分的に重なると共に、遮光性材料を含んでなる下側遮光膜を備え、
前記溝は、前記第２の絶縁膜をも貫通して前記下側遮光膜の表面に至るように形成され、
前記溝内部分及び前記下側遮光膜は、前記溝内において互いに電気的に接続される
ことを特徴とする請求項１１に記載の電気光学装置用基板。
【請求項１３】
請求項１から１２のいずれか一項に記載の電気光学装置用基板を備えたことを特徴とする電気光学装置。
【請求項１４】
請求項１３に記載の電気光学装置を具備してなることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置に用いられる電気光学装置用基板、及び該電気光学装置用基板を備えてなる電気光学装置、並びに該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置の一例である液晶装置は、直視型ディスプレイのみならず、例えば投射型表示装置の光変調手段（ライトバルブ）としても多用されている。特に投射型表示装置の場合、光源からの強い光が液晶ライトバルブに入射されるため、この光によって液晶ライトバルブ内の薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）がリーク電流の増大や誤動作等を生じないよう、入射光を遮る遮光手段としての遮光膜が液晶ライトバルブに内蔵されている。このような遮光手段或いは遮光膜について、例えば特許文献１は、ＴＦＴのチャネル領域において、ゲート電極として機能する走査線によって遮光する技術を開示している。特許文献２によれば、チャネル領域上に形成された複数の遮光膜と、内面反射光を吸収する層とを設けることによってＴＦＴのチャネル領域に到達する光を低減している。特許文献３は、ＴＦＴの好適な動作の確保及び走査線の狭小化を可能としつつ、ＴＦＴのチャネル領域に入射する入射光を極力低減する技術を開示している。
【０００３】
【特許文献１】特開２００４−４７２２号公報
【特許文献２】特許３７３１４４７号公報
【特許文献３】特開２００３−２６２８８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述のような遮光膜によってＴＦＴを遮光する場合、遮光膜とＴＦＴを構成する半導体層との間は、３次元的に見て例えば絶縁膜等を介して離間しており、遮光膜の脇から斜めに入射する入射光がＴＦＴを構成する半導体層に到達してしまい、ＴＦＴにおける光リーク電流が発生してしまうおそれがある。このようなＴＦＴにおける光リーク電流に起因して、フリッカ、画素ムラ等の表示不良が生じ、表示画像の品質が低下してしまうおそれがあるという技術的問題点がある。
【０００５】
本発明は、例えば上述した問題点に鑑みなされたものであり、例えば、アクティブマトリクス方式で駆動される液晶装置等の電気光学装置であって、画素スイッチング用のＴＦＴにおける光リーク電流の発生を低減でき、高品質な画像を表示可能な電気光学装置に用いられる電気光学装置用基板、及びそのような電気光学装置用基板を備えた電気光学装置、並びにそのような電気光学装置を具備してなる電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００６】
本発明の電気光学装置用基板は上記課題を解決するために、基板と、前記基板上の表示領域で互いに交差する複数のデータ線及び複数の走査線と、前記複数のデータ線及び前記複数の走査線の交差に対応して設けられた画素電極と、（ｉ）前記表示領域における第１の方向に沿ったチャネル長を有するチャネル領域と、前記データ線に電気的に接続されたデータ線側ソースドレイン領域と、前記画素電極に電気的に接続された画素電極側ソースドレイン領域と、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第１の接合領域と、前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第２の接合領域とを有する半導体層と、（ｉｉ）該半導体層よりも第１の絶縁膜を介して上層側に配置されると共に、前記基板上で平面的に見て、前記チャネル領域に重なる本体部と、該本体部から前記半導体層の脇で前記第１の方向に沿って前記第２の接合領域の側へ少なくとも前記第２の接合領域に隣接するように延設された第１延設部と、該第１延設部の少なくとも一部から前記第１の方向に交わる第２の方向に沿って延設されると共に前記走査線に電気的に接続された第２延設部とを有するゲート電極とを含むトランジスタとを備え、前記第１の絶縁膜には、前記基板上で平面的に見て、前記第１延設部と重なる部分に前記第２の接合領域に沿った長手状の溝が形成されており、前記第１延設部は、前記溝内の少なくとも一部に形成された溝内部分を有する。
【０００７】
本発明の電気光学装置用基板を備えた電気光学装置によれば、その動作時に、例えば、電気光学装置用基板において、データ線から画素電極への画像信号の供給が制御され、所謂アクティブマトリクス方式による画像表示が可能となる。尚、画像信号は、データ線及び画素電極間に電気的に接続されたスイッチング素子であるトランジスタが走査線から供給される走査信号に応じてオンオフされることによって、所定のタイミングでデータ線からトランジスタを介して画素電極に供給される。画素電極は、例えばＩＴＯ（Indium Tin Oxide）等の透明導電材料からなる透明電極であり、データ線及び走査線の交差に対応して、基板上において表示領域となるべき領域にマトリクス状に複数設けられる。
【０００８】
トランジスタは、チャネル領域、データ線側ソースドレイン領域及び画素電極側ソースドレイン領域を有する半導体層、及びチャネル領域に重なるゲート電極を含む。
【０００９】
チャネル領域は、表示領域における第１の方向に沿ったチャネル長を有する。本発明に係る「第１の方向」とは、例えば基板上でマトリクス状に規定された複数の画素の行方向、即ち複数のデータ線が配列される配列方向或いは複数の走査線の各々が延びる方向（例えば後述する各図において示されるＸ方向）、又は例えば基板上でマトリクス状に規定された複数の画素の列方向、即ち複数の走査線が配列される配列方向或いは複数のデータ線の各々が延びる方向（例えば後述する各図において示されるＹ方向）を意味する。
【００１０】
データ線側ソースドレイン領域はデータ線と互いに電気的に接続され、画素電極側ソースドレイン領域は画素電極と互いに電気的に接続される。更に、半導体層のチャネル領域とデータ線側ソースドレイン領域との間には第１の接合領域が形成され、半導体層のチャネル領域と画素電極側ソースドレイン領域との間には第２の接合領域が形成される。第１の接合領域は、チャネル領域とデータ線側ソースドレイン領域との接合部に形成される領域であり、第２の接合領域は、チャネル領域と画素電極側ソースドレイン領域との接合部に形成される領域である。即ち、第１及び第２の接合領域は、例えば、トランジスタが例えばＮＰＮ型或いはＰＮＰ型トランジスタ（即ち、Ｎチャネル型或いはＰチャネル型トランジスタ）として形成された場合におけるＰＮ接合領域や、トランジスタがＬＤＤ（Lightly Doped Drain）構造を有する場合におけるＬＤＤ領域（即ち、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層に各ソースドレイン領域よりも少量の不純物を打ち込んでなる不純物領域）を意味する。
【００１１】
ゲート電極は、半導体層よりも第１の絶縁膜を介して上層側に配置される。第１の絶縁膜は、ゲート電極とチャネル領域とを電気的に絶縁するゲート絶縁膜として機能する。第１の絶縁膜は、半導体層を覆うように、典型的には、基板上の全面に積層される。
【００１２】
本発明では、ゲート電極は、本体部、第１延設部及び第２延設部を含んでなる。ゲート電極における本体部には、例えば走査線と同一膜から形成された第２延設部を介して走査信号が供給され、走査信号に応じたゲート電圧が印加されることによりトランジスタはオン状態となる。即ち、本体部は、トランジスタのゲート電極として本来的に機能する部分である。
【００１３】
本発明では特に、第１延設部は、本体部から半導体層の脇で第１の方向に沿って延設される。第１延設部は、各画素の非開口領域のうち、半導体層の脇における第１の方向に沿った領域内に設けられる。尚、非開口領域は、画素内において、表示に実際に寄与する光が透過又は反射される領域である開口領域を規定するように、この開口領域の周囲に配置される領域である。即ち、画素内において、非開口領域は、光が透過又は反射されない領域として、遮光膜や遮光手段、走査線やデータ線等が配置され、これら各種の構成要素によって規定される。更に、第１延設部は、基板上で平面的に見て、少なくとも第２の接合領域に隣接するように延設される。即ち、第１延設部は、第１の方向に沿って延びるように形成された半導体層における第２の接合領域に沿った両側又は片側に、第１の方向に沿って延設される。よって、第１延設部は、ゲート絶縁膜として機能する第１の絶縁膜を介して半導体層のすぐ上層側において、隣接する半導体層の第２の接合領域に対して、それよりも上層側から入射する光を遮光することが可能となる。従って、ゲート電極より更に上層側に配置された遮光膜や遮光手段によって遮光する場合と比較して、半導体層の少なくとも第２の接合領域に対して入射する光をより確実に遮光することが可能となる。即ち、ここにいう「より確実に遮光」とは、第１延設部のうち第２の接合領域に隣接する部分によれば、ゲート電極より更に上層側に配置された遮光膜や遮光手段と比べて、その下層側に浸入して半導体層に入射される光を、より低減することが可能となる、という趣旨である。
【００１４】
更に、本発明では特に、第１の絶縁膜には、基板上で平面的に見て、第１延設部と重なる部分には第２の接合領域に沿った長手状の溝が形成されており、第１延設部の溝内部分は、この溝内の壁部及び底部の少なくとも一部に形成される。よって、溝内部分は、３次元的に見て、半導体層の第２の接合領域に沿った、壁状の遮光体として形成される。従って、半導体層の第２の接合領域に対して、それよりも上層側から入射する光に加えて、同層において入射する光、更には基板を介してそれよりも下層側から入射する戻り光をも、溝内部分によって遮ることができる。このように第１延設部のうち平面的に形成された部分（即ち、基板面に沿って形成された部分）に加えて溝内部分によっても半導体層に対して入射する光を遮ることができるため、半導体層に対する遮光性を強化することが可能となる。
【００１５】
加えて、本発明では特に、第２延設部は、第１延設部の少なくとも一部から第１の方向に交わる第２の方向に沿って延設される。即ち、第２延設部は、第１延設部の一部、或いはその概ね全部に対して連続的に設けられる。例えば、第２延設部は、第１延設部のうち本体部よりも画素電極側ソースドレイン領域の側寄りに位置する部分から第２の方向に沿って延設される。或いは、例えば、第２延設部は、第１延設部のうち第２の接合領域に隣接する部分から第２の方向に沿って延設される。或いは、例えば、第２延設部は、第１延設部のうち画素電極側ソースドレイン領域側の端に位置する部分から第２の方向に沿って延設される。これにより、第１延設部の少なくとも一部について、見かけ上、第２延設部の分だけ基板上の配置面積を広げることが可能となる。よって、半導体層の少なくとも第２の接合領域に対して進行する光のうち、第２の接合領域に隣接するように延設された第１延設部の少なくとも一部に対して入射する光を、第２延設部を設けることで、より広い領域で遮光することが可能となる。従って、第２延設部により、半導体層の第２の接合領域に対する遮光性を補強することができる。
【００１６】
以上説明したように、本発明の電気光学装置用基板によれば、半導体層の少なくとも第２の接合領域に対して入射する光に対する遮光性を、第１延設部及び第２延設部の存在により、より向上させることが可能となる。ここで、後述するように、本願発明者らの研究によれば、理論的に、トランジスタの動作時に、第１及び第２の接合領域のうち特に第２の接合領域では相対的に光リーク電流が発生し易い傾向にあり、実験でも証明されている。本発明では、半導体層において特に光リーク電流が発生し易い領域である第２の接合領域に対する遮光性を向上させることができ、その結果、トランジスタの半導体層における光リーク電流をより効果的に低減することが可能となる。
【００１７】
従って、本発明の電気光学装置用基板を用いた電気光学装置によれば、その動作時において、各画素のトランジスタの光リーク電流の発生に起因する、表示不良の発生を防止、或いは発生しても表示上、表示不良と視認されない程度に低減することが可能となる。その結果、電気光学装置において高品質な画像を表示することができる。
【００１８】
本発明の電気光学装置用基板の一態様では、前記第１延設部及び前記第２延設部は夫々、前記半導体層を挟んでその両側に設けられる。
【００１９】
この態様によれば、半導体層の第２の接合領域の両側の各々に第１延設部が隣接するように設けられ、該両側に設けられた第１延設部の各々から第２延設部が延設される。よって、第２の接合領域に対して入射する光に対する遮光性を、より向上させることが可能となる。従って、トランジスタの半導体層における光リーク電流をより効果的に低減することが可能となる。
【００２０】
本発明の電気光学装置用基板の他の態様では、前記第２延設部は、前記第１延設部のうち少なくとも前記第２の接合領域に隣接する部分から延設される。
【００２１】
この態様によれば、第１延設部のうち少なくとも第２の接合領域に隣接する部分について、見かけ上、第２延設部の分だけ基板上の配置面積を広げることが可能となる。従って、半導体層の第２の接合領域に対して、第１の方向に沿って延びる側に向かって進行する光を、第２延設部の分だけ、より広い領域で遮光することが可能となる。よって、半導体層の第２の接合領域に対する遮光性を、第１延設部に第２延設部を加えることで補強して、より効果的に向上させることができる。
【００２２】
本発明の電気光学装置用基板の他の態様では、前記第１延設部は、前記画素電極側ソースドレイン領域に対しても少なくとも部分的に隣接するように設けられる。
【００２３】
この態様によれば、第１延設部が、半導体層の第２の接合領域に加えて、画素電極側ソースドレイン領域に対しても少なくとも部分的に隣接するように、第１の方向に沿って延設される。よって、第１延設部によって、第２の接合領域に加えて、画素電極側ソースドレイン領域に対しても少なくともその一部について、それよりも上層側から入射する光を遮光することが可能となる。また、第２の接合領域に入射する光についても、半導体層の脇においてより広い領域で第１延設部によって遮光することができる。
【００２４】
よって、この態様によれば、半導体層に対する遮光性をより向上させることが可能となる。
【００２５】
上述した第１延設部が画素電極側ソースドレイン領域に対しても隣接するように設けられる態様では、前記第２延設部は、前記第１延設部のうち少なくとも前記画素電極側ソースドレイン領域に隣接する部分から延設されるように構成してもよい。
【００２６】
この場合には、第１延設部のうち少なくとも画素電極側ソースドレイン領域に隣接する部分について、見かけ上、第２延設部の分だけ基板上の配置面積を広げることが可能となる。従って、画素電極側ソースドレイン領域に接する第２の接合領域に対して、第１の方向に沿って延びる側に向かって進行する光を、第２延設部の分だけ、より広い領域で遮光することが可能となる。よって、半導体層の第２の接合領域に対する遮光性を、第１延設部に第２延設部を加えることで補強して、より効果的に向上させることができる。
【００２７】
上述した第１延設部が画素電極側ソースドレイン領域に対しても隣接するように設けられる態様では、前記溝は、前記画素電極側ソースドレイン領域に対しても少なくとも部分的に沿うように形成されるように構成してもよい。
【００２８】
この場合には、第１の絶縁膜において、溝は、第２の接合領域に加えて、画素電極側ソースドレイン領域にも沿って形成されており、第１延設部において溝内部分を、半導体層の第２の接合領域から画素電極側ソースドレイン領域に沿った壁状の遮光体として形成することができる。よって、半導体層の画素電極側ソースドレイン領域に対して進行する光についても、溝内部分によって遮ることができる。また、半導体層の第２の接合領域に対して進行する光についても、半導体層の脇においてより広い領域で溝内部分によって遮ることができる。よって、この態様によれば、半導体層に対する遮光性をより向上させることが可能となる。
【００２９】
本発明の電気光学装置用基板の他の態様では、前記第１延設部は、前記チャネル領域に対しても少なくとも部分的に隣接するように設けられる。
【００３０】
この態様によれば、第１延設部が、半導体層のチャネル領域の少なくとも一部に対して隣接して形成されるため、チャネル領域に対して入射する光を遮光することが可能となる。よって、半導体層のチャネル領域に対する遮光性をもより向上させることが可能となり、光リーク電流をより低減することができる。更に、第２の接合領域に入射する光を、第１延設部のうちチャネル領域に隣接する部分によっても遮光することが可能となり、第２の接合領域に対する遮光性もより向上させることができる。
【００３１】
このような遮光性の観点からみれば、第１延設部はチャネル領域の概ね全部に対して隣接して形成されるのが好ましい。一方、画素の開口率の向上という観点からみれば、第１延設部はチャネル領域に部分的に隣接して形成するとよい。即ち、後者の場合は、第１延設部が第２の接合領域に隣接する構成を確保するための形状として、第１延設部のうちチャネル領域に隣接する部分は必要最小限の配置面積で設けるようにするのが好ましい。尚、「開口率」とは、開口領域及び非開口領域を加えた画素のサイズにおける開口領域の割合を意味し、開口率が大きいほど、装置の表示性能が向上する。
【００３２】
上述した第１延設部がチャネル領域に対しても隣接するように設けられる態様では、前記溝は、前記チャネル領域に対して少なくとも部分的に沿うように形成されるように構成してもよい。
【００３３】
この場合には、第１延設部の溝内部分によって、チャネル領域に対して入射する光を遮光することが可能となる。即ち、第１の絶縁膜において溝は、第２の接合領域に加えてチャネル領域の少なくとも一部に対しても沿って形成されており、第１延設部の溝内部分を、半導体層の第２の接合領域からチャネル領域の少なくとも一部に沿った壁状の遮光体として形成することができる。よって、半導体層のチャネル領域に対して進行する光に加えて、半導体層の第２の接合領域に対して進行する光についても、より広い領域で溝内部分によって遮ることができる。
【００３４】
本発明の電気光学装置用基板の他の態様では、前記走査線及び前記ゲート電極は、互いに同一膜から形成される。
【００３５】
この態様によれば、電気光学装置用基板の製造プロセスにおいて、ゲート電極と走査線とを同一工程において同一膜により同一機会に形成することが可能となるため、当該製造プロセスをより簡略化することができる。
【００３６】
本発明の電気光学装置用基板の他の態様では、前記第１及び第２の接合領域は、ＬＤＤ領域である。
【００３７】
この態様によれば、トランジスタは、ＬＤＤ構造を有する。よって、トランジスタの非動作時において、データ線側ソースドレイン領域及び画素電極側ソースドレイン領域に流れるオフ電流を低減し、且つトランジスタの飽和動作時におけるドレイン端の電界緩和を低減でき、ホットキャリア現象による閾値の上昇（トランジスタ特性劣化に関する信頼性上の課題）に起因したオン電流の低下を抑制できる。
【００３８】
本発明の電気光学装置用基板の他の態様では、前記基板上において前記半導体層よりも下層側に配置された第２の絶縁膜を備え、前記溝は、前記第１の絶縁膜を貫通して前記第２の絶縁膜にも形成される。
【００３９】
この態様によれば、溝の深さは、第１の絶縁膜の上側表面から半導体層の上側表面までの層間距離より大きい。第１延設部の溝内部分は、例えば、第１の絶縁膜の上側表面から第１の絶縁膜を貫通して半導体層よりも下層側の第２の絶縁膜に形成された溝の壁部及び底部に沿って形成される。よって、半導体層に対して入射する光を遮る遮光性を、より一層、高めることができる。
【００４０】
上述した第２の絶縁膜を備える態様では、前記基板上において前記第２の絶縁膜よりも下層側に配置され、前記半導体層に少なくとも部分的に重なると共に、遮光性材料を含んでなる下側遮光膜を備え、前記溝は、前記第２の絶縁膜をも貫通して前記下側遮光膜の表面に至るように形成され、前記溝内部分及び前記下側遮光膜は、前記溝内において互いに電気的に接続されるように構成してもよい。
【００４１】
このように構成すれば、下側遮光膜によって、基板における裏面反射や、複板式のプロジェクタ等で他の電気光学装置から発せられ合成光学系を突き抜けてくる光などである、基板側から装置内に入射する戻り光からトランジスタを遮光できる。よって、トランジスタにおける光リーク電流の発生をより確実に低減できる。
【００４２】
また、下側遮光膜は好ましくは平面的に見て半導体層のチャネル領域と少なくとも重なるように形成され、第１延設部の溝内部分は、第１及び第２の絶縁膜を貫通して形成された溝によって第１の絶縁膜から露出された下側遮光膜の表面と接触することで、下側遮光膜と電気的に接続される（言い換えれば、溝は、第１延設部分及び下側遮光膜間を電気的に接続するためのコンタクトホールとして機能する）。よって、下側遮光膜におけるチャネル領域に重なる部分を、トランジスタのゲート電極として機能させることができる。即ち、トランジスタは、ダブルゲート或いはデュアルゲート構造を有する。従って、半導体層のチャネル領域における上面側及び下面側の両方にチャネルを形成できる。この結果、仮に半導体層のチャネル領域における上面側のみにチャネルが形成される場合と比較して、トランジスタの動作時にチャネル領域に流れる電流、即ちオン電流を大きくすることができる。
【００４３】
本発明の電気光学装置は上記課題を解決するために、上述した本発明の電気光学装置用基板（但し、その各種態様も含む）を備える。
【００４４】
本発明の電気光学装置によれば、上述した本発明の電気光学装置用基板を備えているため、フリッカや画素ムラが低減された高品質な画像を表示可能な電気光学装置を提供することができる。
【００４５】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置を具備してなる。
【００４６】
本発明の電子機器によれば、上述した本発明の電気光学装置を具備してなるので、高品質な表示を行うことが可能な、投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明に係る電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することが可能である。
【００４７】
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。
【発明を実施するための最良の形態】
【００４８】
以下では、本発明の各実施形態について図を参照しつつ説明する。以下の実施形態では、夫々、本発明の電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
【００４９】
＜第１実施形態＞
本発明の第１実施形態に係る液晶装置について、図１から図１８を参照して説明する。
【００５０】
先ず、本実施形態における液晶装置の全体構成について、図１及び図２を参照して説明する。
【００５１】
図１は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に、対向基板の側から見た液晶装置の概略的な平面図であり、図２は、図１のＨ−Ｈ’断面図である。
【００５２】
図１及び図２において、液晶装置は、対向配置されたＴＦＴアレイ基板１０と対向基板２０とから構成されている。ＴＦＴアレイ基板１０は例えば石英基板、ガラス基板、シリコン基板等の透明基板である。対向基板２０も例えばＴＦＴアレイ基板１０と同様の材料からなる透明基板である。ＴＦＴアレイ基板１０と対向基板２０との間には液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、本発明に係る「表示領域」の一例としての画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００５３】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、例えばシール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材５６が散布されている。本実施形態に係る液晶装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。
【００５４】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。
【００５５】
ＴＦＴアレイ基板１０上における、画像表示領域１０ａの周辺に位置する周辺領域には、データ線駆動回路１０１及びサンプリング回路７、走査線駆動回路１０４、外部回路接続端子１０２が夫々形成される。
【００５６】
ＴＦＴアレイ基板１０上における周辺領域において、シール領域より外周側に、データ線駆動回路１０１及び外部回路接続端子１０２が、ＴＦＴアレイ基板１０の一辺に沿って設けられている。また、ＴＦＴアレイ基板１０上の周辺領域のうちシール領域より内側に位置する領域には、ＴＦＴアレイ基板１０の一辺に沿う画像表示領域１０ａの一辺に沿って且つ額縁遮光膜５３に覆われるようにしてサンプリング回路７が配置される。
【００５７】
また、走査線駆動回路１０４は、ＴＦＴアレイ基板１０の一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間を電気的に接続するため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。
【００５８】
また、ＴＦＴアレイ基板１０上の周辺領域において、対向基板２０の４つのコーナー部に対向する領域に、上下導通端子１０６が配置されると共に、このＴＦＴアレイ基板１０及び対向基板２０間には上下導通材が上下導通端子１０６に対応して該端子１０６に電気的に接続されて設けられる。
【００５９】
図２において、ＴＦＴアレイ基板１０上には、駆動素子である画素スイッチング用のＴＦＴや走査線、データ線等の配線が作り込まれた積層構造が形成されている。画像表示領域１０ａには、画素スイッチング用ＴＦＴや走査線、データ線等の配線の上層に画素電極９ａがマトリクス状に設けられている。画素電極９ａ上には、配向膜１６が形成されている。尚、本実施形態では、画素スイッチング素子はＴＦＴのほか、各種トランジスタ或いはＴＦＤ（Thin Film Diode）等により構成されてもよい。
【００６０】
他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。遮光膜２３は、例えば遮光性金属膜等から形成されており、対向基板２０上の画像表示領域１０ａ内で、例えば格子状等にパターニングされている。そして、遮光膜２３上（図２中遮光膜２３より下側）に、ＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９ａと対向して例えばベタ状に形成され、更に対向電極２１上（図２中対向電極２１より下側）には配向膜２２が形成されている。
【００６１】
液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。そして、液晶装置の駆動時、夫々に電圧が印加されることで、画素電極９ａと対向電極２１との間には液晶保持容量が形成される。
【００６２】
尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等が形成されていてもよい。
【００６３】
次に、本実施形態に係る液晶装置の画素部の電気的な構成について、図３を参照して説明する。
【００６４】
図３は、本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
【００６５】
図３において、画像表示領域１０ａを構成するマトリクス状に形成された複数の画素の夫々には、画素電極９ａ及び本発明に係る「トランジスタ」の一例としてのＴＦＴ３０が形成されている。ＴＦＴ３０は、画素電極９ａに電気的に接続されており、液晶装置の動作時に画素電極９ａをスイッチング制御する。画像信号が供給されるデータ線６ａは、ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
【００６６】
ＴＦＴ３０のゲートに走査線１１が電気的に接続されており、本実施形態に係る液晶装置は、所定のタイミングで、走査線１１にパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎが所定のタイミングで書き込まれる。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板に形成された対向電極との間で一定期間保持される。
【００６７】
液晶層５０（図２参照）を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。
【００６８】
ここで保持された画像信号がリークすることを防ぐために、画素電極９ａと対向電極２１（図２参照）との間に形成される液晶容量に対して電気的に並列に蓄積容量７０が付加されている。蓄積容量７０は、画像信号の供給に応じて各画素電極９ａの電位を一時的に保持する保持容量として機能する容量素子である。蓄積容量７０の一方の電極は、画素電極９ａと電気的に並列してＴＦＴ３０のドレインに接続され、他方の電極は、定電位となるように、電位固定の容量線３００に接続されている。蓄積容量７０によれば、画素電極９ａにおける電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。尚、蓄積容量７０は、後述するように、ＴＦＴ３０へ入射する光を遮る内蔵遮光膜としても機能する。
【００６９】
次に、上述の動作を実現する画素部の具体的な構成について、図４から図６を参照して説明する。
【００７０】
図４は、相隣接する複数の画素部の平面図である。図５は、図４のＡ−Ａ’線断面図である。図６は、図４のＢ−Ｂ’線断面図である。尚、図４から図６では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。この点については、後述する図７から図２０の該当する各図について同様である。図４から図６では、図１又は図２を参照して説明した構成中、ＴＦＴアレイ基板側の構成のみについて説明するが、説明の便宜上、これらの図では画素電極９ａより上側に位置する部分の図示を省略している。
【００７１】
ここに、図５において、ＴＦＴアレイ基板１０から画素電極９ａまでの部分が、本発明に係る「電気光学装置用基板」の一例を構成している。
【００７２】
図４において、画素電極９ａは、ＴＦＴアレイ基板１０上に、マトリクス状に複数設けられている。画素電極９ａの縦横の境界にそれぞれ沿ってデータ線６ａ及び走査線１１（即ち、走査線１１ａ及び１１ｂ）が設けられている。即ち、走査線１１ａ及び１１ｂは、図４中Ｘ方向に沿って延びており、データ線６ａは、走査線１１ａ或いは１１ｂと交差するように、図４中Ｙ方向に沿って延びている。走査線１１及びデータ線６ａが互いに交差する個所の各々には画素スイッチング用のＴＦＴ３０が設けられている。
【００７３】
走査線１１、データ線６ａ、蓄積容量７０、走査線１１を構成する下側遮光膜１１ｂ、中継層９３及びＴＦＴ３０は、ＴＦＴアレイ基板１０上で平面的に見て、画素電極９ａに対応する各画素の開口領域（即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域）を囲む非開口領域内に配置されている。即ち、これらの走査線１１、蓄積容量７０、データ線６ａ、下側遮光膜１１ｂ、及びＴＦＴ３０は、表示の妨げとならないように、各画素の開口領域ではなく、非開口領域内に配置されている。
【００７４】
図４及び図５において、ＴＦＴ３０は、半導体層１ａ、ゲート電極３ａ及び３１ｂを含んで構成されている。
【００７５】
半導体層１ａは、例えばポリシリコンからなり、図４中Ｙ方向に沿ったチャネル長を有するチャネル領域１ａ’、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃ、並びにデータ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅからなる。即ち、ＴＦＴ３０はＬＤＤ構造を有している。尚、データ線側ＬＤＤ領域１ｂは、本発明に係る「第１の接合領域」の一例であり、画素電極側ＬＤＤ領域１ｃは、本発明に係る「第２の接合領域」の一例である。
【００７６】
データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅは、チャネル領域１ａ’を基準として、Ｙ方向に沿ってほぼミラー対称に形成されている。データ線側ＬＤＤ領域１ｂは、チャネル領域１ａ’及びデータ線側ソースドレイン領域１ｄ間に形成されている。画素電極側ＬＤＤ領域１ｃは、チャネル領域１ａ’及び画素電極側ソースドレイン領域１ｅ間に形成されている。データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅは、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層１ａに不純物を打ち込んでなる不純物領域である。データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃはそれぞれ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅよりも不純物の少ない低濃度な不純物領域として形成される。このような不純物領域によれば、ＴＦＴ３０の非動作時において、ソース領域及びドレイン領域に流れるオフ電流を低減し、且つＴＦＴ３０の動作時に流れるオン電流の低下を抑制できる。尚、ＴＦＴ３０は、ＬＤＤ構造を有することが好ましいが、データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極をマスクとして不純物を高濃度に打ち込んでデータ線側ソースドレイン領域及び画素電極側ソースドレイン領域を形成する自己整合型であってもよい。
【００７７】
図４及び図５に示すように、ゲート電極３ａは本発明に係る「ゲート電極」の一例であり、走査線１１ａの一部として好ましくは一体的に形成されている。走査線１１ａは、半導体層１ａよりも絶縁膜１２を介して上層側に配置され、例えば導電性ポリシリコンから形成されている。走査線１１ａは、Ｘ方向に沿って延びる部分と共に、ＴＦＴ３０のチャネル領域１ａ’のうち該部分が重ならない領域と重なるようにＹ方向に沿って延在する部分を有している。このような走査線１１ａのうちチャネル領域１ａ’と重なる部分が、ゲート電極３ａの本体部３１ａとしてゲート電極として本来的に機能する。ゲート電極３ａ及び半導体層１ａ間は、本発明に係る「第１の絶縁膜」の一例としての絶縁膜２（図５参照）によって絶縁されている。
【００７８】
図４及び図５に示すように、半導体層１ａより下層側において、ゲート電極３１ｂは、下側遮光膜としても機能する走査線１１ｂの一部として形成されている。走査線１１ｂは、半導体層１ａよりも下地絶縁膜１２を介して下層側に配置され、例えばタングステン（Ｗ）、チタン（Ｔｉ）、チタンナイトライド（ＴｉＮ）等の高融点金属材料等の遮光性の導電材料からなる。走査線１１ｂは、平面的にみて、Ｘ方向に沿うように、ストライプ状にパターニングされた本線部１１ｂｘと、該本線部１１ｂｘからＹ方向に沿って延在する延在部１１ｂｙとを有している。このような走査線１１ｂのうちチャネル領域１ａ’と重なる部分がゲート電極３１ｂとして機能する。走査線１１ｂは、ＴＦＴ３０のチャネル領域１ａ’、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃ、並びにデータ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅに対向する領域を含むように形成されている。よって、走査線１１ｂによって、ＴＦＴアレイ基板１０における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などの、戻り光に対してＴＦＴ３０のチャネル領域１ａ’を殆ど或いは完全に遮光できる。即ち、走査線１１ｂは、走査信号を供給する配線として機能すると共に戻り光に対するＴＦＴ３０の遮光膜として機能することが可能である。従って、液晶装置の動作時に、ＴＦＴ３０における光リーク電流は低減され、コントラスト比を向上させることができ、高品位の画像表示が可能となる。
【００７９】
このような下側遮光膜たる走査線１１ｂ及び半導体層１ａ間は、本発明に係る「第２の絶縁膜」の一例としての下地絶縁膜１２によって絶縁されている。下地絶縁層１２は、走査線１１ｂからＴＦＴ３０を絶縁する機能の他、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のＴＦＴ３０の特性の劣化を防止する機能を有する。
【００８０】
このように、本実施形態では、ＴＦＴ３０は、半導体層１ａと、半導体層１ａよりも絶縁膜２を介して上層側に形成された走査線１１ａの一部として構成されるゲート電極３ａと、半導体層１ａよりも下地絶縁膜１２を介して下層側に形成された走査線１１ｂの一部として構成されるゲート電極３１ｂとを有している。即ち、ＴＦＴ３０は、ダブルゲート構造を有している。よって、半導体層１ａのチャネル領域１ａ’における上面側及び下面側の両方にチャネルを形成することができる。従って、仮に半導体層１ａよりも上層側又は下層側の一方だけにゲート電極が形成される場合と比較して、ＴＦＴ３０のオン電流を大きくすることができる。
【００８１】
図４において、本実施形態では、ゲート電極３ａ（言い換えれば、走査線１１ａの一部）は、本体部３１ａに加えて、半導体層１ａにおいて画素電極側ＬＤＤ領域１ｃの両側に沿うように延設された第１延設部３２ａ、及びその詳細は後述するが第１延設部３２ａから延設された第２延設部３２ｂを有する。よって、ゲート電極３ａは、チャネル領域１ａ’に重なる本体部３１ａ及び第１延設部３２ａにより画素電極側ＬＤＤ領域１ｃをその両側から部分的に囲む、所謂Ｕ字形状の遮光構造を有している。尚、後に詳細に説明するが、絶縁膜２及び下地絶縁膜１２には、ここでは図示しない溝８１０が形成されており、ゲート電極３１ａは、第１延設部３２ａの一部が溝８１０内に形成されてなる溝内部分３３を有している。
【００８２】
図５において、ＴＦＴアレイ基板１０上のＴＦＴ３０よりも層間絶縁膜４１を介して上層側には、蓄積容量７０が設けられている。
【００８３】
蓄積容量７０は、下部容量電極７１と上部容量電極３００ａが誘電体膜７５を介して対向配置されることにより形成されている。
【００８４】
上部容量電極３００ａは、容量線３００の一部として形成されている。その構成については図示を省略してあるが、容量線３００は、画素電極９ａが配置された画像表示領域１０ａからその周囲に延設されている。上部容量電極３００ａは、容量線３００を介して定電位源と電気的に接続され、固定電位に維持された固定電位側容量電極である。上部容量電極３００ａは、例えばＡｌ（アルミニウム）、Ａｇ（銀）等の金属又は合金を含んだ非透明な金属膜から形成されており、ＴＦＴ３０を遮光する上側遮光膜（内蔵遮光膜）としても機能する。尚、上部容量電極３００ａは、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｐｄ（パラジウム）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等から構成されていてもよい。
【００８５】
図４から図６において、下部容量電極７１は、ＴＦＴ３０の画素電極側ソースドレイン領域１ｅ及び画素電極９ａに電気的に接続された画素電位側容量電極である。より具体的には、下部容量電極７１は、コンタクトホール８３（図４及び図５参照）を介して画素電極側ソースドレイン領域１ｅと電気的に接続されると共に、コンタクトホール８４（図４及び図６参照）を介して中継層９３に電気的に接続されている。更に、中継層９３は、コンタクトホール８５（図４及び図６参照）を介して画素電極９ａに電気的に接続されている。即ち、下部容量電極７１は、中継層９３と共に画素電極側ソースドレイン領域１ｅ及び画素電極９ａ間の電気的な接続を中継する。下部容量電極７１は、導電性のポリシリコンから形成されている。よって、蓄積容量７０は、所謂ＭＩＳ構造を有している。尚、下部容量電極７１は、好ましくは画素電位側容量電極としての機能の他、上側遮光膜としての上部容量電極３００ａとＴＦＴ３０との間に配置される、光吸収層或いは遮光膜としての機能も有する。
【００８６】
誘電体膜７５は、例えばＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜、或いは窒化シリコン膜等から構成された単層構造、或いは多層構造を有している。
【００８７】
尚、下部容量電極７１を、上部容量電極３００ａと同様に金属膜から形成してもよい。即ち、蓄積容量７０を、金属膜−誘電体膜（絶縁膜）−金属膜の３層構造を有する、所謂ＭＩＭ構造を有するように形成してもよい。この場合には、ポリシリコン等を用いて下部容量電極７１を構成する場合に比べて、液晶装置の駆動時に、当該液晶装置全体で消費される消費電力を低減でき、且つ各画素部における素子の高速動作が可能になる。
【００８８】
図５及び図６において、ＴＦＴアレイ基板１０上の蓄積容量７０よりも層間絶縁膜４２を介して上層側には、データ線６ａ及び中継層９３が設けられている。
【００８９】
データ線６ａは、半導体層１ａのデータ線側ソースドレイン領域１ｄに、層間絶縁膜４１、誘電体膜７５及び層間絶縁膜４２を貫通するコンタクトホール８１を介して電気的に接続されている。データ線６ａ及びコンタクトホール８１内部は、例えば、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ等のＡｌ（アルミニウム）含有材料、又はＡｌ単体、若しくはＡｌ層とＴｉＮ層等との多層膜からなる。データ線６ａは、ＴＦＴ３０を遮光する機能も有している。
【００９０】
図４及び図６において、中継層９３は、層間絶縁膜４２上においてデータ線６ａ（図５参照）と同層に形成されている。データ線６ａ及び中継層９３は、例えば金属膜等の導電材料で構成される薄膜を層間絶縁膜４２上に薄膜形成法を用いて形成しておき、当該薄膜を部分的に除去、即ちパターニングすることによって相互に離間させた状態で形成される。従って、データ線６ａ及び中継層９３を同一工程で形成できるため、装置の製造プロセスを簡便にできる。
【００９１】
図５及び図６において、画素電極９ａは、データ線６ａよりも層間絶縁膜４３を介して上層側に形成されている。画素電極９ａは、下部容量電極７１、コンタクトホール８３、８４及び８５、並びに中継層９３を介して半導体層１ａの画素電極側ソースドレイン領域１ｅに電気的に接続されている。コンタクトホール８５は、層間絶縁層４３を貫通するように形成された孔部の内壁にＩＴＯ等の画素電極９ａを構成する導電材料が成膜されることによって形成されている。画素電極９ａの上側表面には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。
【００９２】
以上に説明した画素部の構成は、図４に示すように、各画素部に共通である。画像表示領域１０ａ（図１参照）には、かかる画素部が周期的に形成されている。
【００９３】
次に、本実施形態において特徴的な構成を有するＴＦＴ３０のゲート電極３ａの構成について、図７から図１０を参照して説明する。
【００９４】
図７は、トランジスタに対するゲート電極の配置に着目してその構成を示す平面図であり、図８は、図７におけるＣ−Ｃ’線に対応する、下側遮光膜から蓄積容量までの各層の断面部分の構成を示す断面図である。尚、図８では、図７に対応させて、画素部を構成する下側遮光膜１１ｂ、ＴＦＴ３０、及び蓄積容量７０の配置関係に着目してその構成を示してある。
【００９５】
また、図９は、比較例におけるトランジスタに対するゲート電極の配置に着目してその構成を示す平面図である。更に、図１０（ａ）は、本実施形態におけるゲート電極の機能について説明するための説明図であり、図１０（ｂ）は、比較例におけるゲート電極の機能について説明するための説明図である。
【００９６】
図７において、半導体層１ａの上層側において、ゲート電極３ａは、本体部３１ａ、第１延設部３２ａ、及び第２延設部３２ｂを有する。本体部３１ａは、ゲート電極として本来的に機能する部分であり、図３を参照して説明したように、液晶装置の動作時、走査線１１ａより走査信号が供給され、走査信号に応じたゲート電圧が本体部３１ａに印加されることにより、ＴＦＴ３０はオン状態となる。
【００９７】
また、第１延設部３２ａは、平面的に見て、チャネル領域１ａ’と重なって図７中Ｘ方向に沿って延設する本体部３１ａから、半導体層１ａの脇で同図中Ｙ方向に沿って折れ曲がって隣接領域Ｗ０に延設される。隣接領域Ｗ０は、非開口領域において、画素電極側ＬＤＤ領域１ｃから画素電極側ソースドレイン領域１ｅに対して連続的に、図７中Ｙ方向に沿って隣接する領域である。第１延設部３２ａは、半導体層１ａを挟んでその両側の隣接領域Ｗ０において各々の少なくとも一部に、画素電極側ＬＤＤ領域１ｃに少なくとも隣接するように配置されている。
【００９８】
ここに、図１０（ａ）には、半導体層１ａの片側（図７中、半導体層１ａに対して右側）に着目して、ゲート電極３ａの本体部３１ａ、第１延設部３２ａ及びその溝内部分３３、更には第２延設部３２ｂと、半導体層１ａの画素電極側ＬＤＤ領域１ｃ及び画素電極側ソースドレイン領域１ｅとの配置関係を概略的に示してある。尚、この点については、後述する図１０（ｂ）及び図２０についても同様である。
【００９９】
図１０（ａ）において、第１延設部３２ａは、半導体層１ａに対して絶縁膜２（同図中において図示省略）を介してすぐ上層側において、隣接する半導体層１ａの少なくとも画素電極側ＬＤＤ領域１ｃに対して、それよりも上層側から入射する光（例えば同図中矢印Ｐ１やＰｙによって示される方向に沿って進行する光）を遮光することが可能となる。ここに、図１０（ａ）においては、図７中に示すＹ方向に沿った成分を有する光の進行方向の一例について、矢印Ｐｙで示してある。
【０１００】
図４から図６を参照して説明したように、例えばＴＦＴ３０よりも層間絶縁膜４１又は４２を介して上層側において、データ線６ａや蓄積容量７０は、ＴＦＴ３０に対してそれよりも上層側から進行してくる光を遮光可能なように、ＴＦＴ３０に対して配置される。これら各種構成要素によって遮光する場合と比較して、第１延設部３２ａによれば、それよりも下層側に浸入して半導体層１ａの少なくとも画素電極側ＬＤＤ領域１ｃに対して入射する光を、より低減することが可能となる。
【０１０１】
ここで、本願発明者は、その詳細な説明は後述するが、ＴＦＴ３０の動作時に、画素電極側ＬＤＤ領域１ｃにおいて、データ線側ＬＤＤ領域１ｂに比べて光リーク電流が相対的に発生しやすいことを見出している。この場合、ＴＦＴ３０の動作時に、画素電極側ＬＤＤ領域１ｃに光が照射された場合には、データ線側ＬＤＤ領域１ｂに光が照射された場合よりも、ＴＦＴ３０における光リーク電流が、比較的発生しやすい傾向にある。従って、このように光リーク電流が相対的に生じ易い画素電極側ＬＤＤ領域１ｃに対する遮光性を高めることで、ＴＦＴ３０に流れる光リーク電流を効果的に低減できる。
【０１０２】
また、開口率の低下を避ける観点からすれば、画素電極側ＬＤＤ領域１ｃ及びデータ線側ＬＤＤ領域１ｂの両方に対して、遮光性のみの観点から第１延設部３２ａ等を設けるよりも、いずれか一方の側に設けたほうが、遮光性及び開口率の各々の対する効果を両立して期待することができる。
【０１０３】
また、本実施形態では、図７に示すように、第１延設部３２ａは、好ましくは画素電極側ＬＤＤ領域１ｃに加えて画素電極側ソースドレイン領域１ｅにも少なくとも部分的に且つ連続的に隣接するように、隣接領域Ｗ０に配置される。よって、第１延設部３２ａによって、半導体層１ａにおける画素電極側ＬＤＤ領域１ｃから画素電極側ソースドレイン領域１ｅの少なくとも一部についても、それよりも上層側から入射する光を遮光することができる。尚、本実施形態では、第１延設部３２ａは隣接領域Ｗ０において、半導体層１ａに対して画素電極側ＬＤＤ領域１ｃにのみ隣接するように配置してもよい。しかしながら、このような構成と比較して、図７に示す構成では、画素電極側ＬＤＤ領域１ｃに入射する光について、図１０（ａ）より明らかなように隣接領域Ｗ０においてより広い領域で第１延設部３２ａによって遮光可能であるため、半導体層１ａに対する遮光性をより向上させることができる。
【０１０４】
また、図７又は図８に示すように、少なくとも絶縁膜２において平面的に見て第１延設部３２ａと重なる部分に配置されて、図７中Ｙ方向に沿って長手状に伸びる溝８１０が開孔される。溝８１０は、半導体層１ａの両側に配置される第１延設部３２ａの各々に対して平面的に見て重なるように、半導体層１ａにおいて少なくとも画素電極側ＬＤＤ領域１ｃに沿って形成される。
【０１０５】
本実施形態では、図８において、溝８１０は、絶縁膜２に加えて更に下地絶縁膜１２を貫通して、走査線１１ｂ（より正確には、走査線１１ｂｙ）の表面が露出するように形成されている。また、溝８１０は、絶縁膜２及び下地絶縁膜１２において、第１延設部３２ａの画素電極側ソースドレイン領域１ｅに隣接する部分とも平面的に見て重なる位置にまで延設される。即ち、図７に示すように、この場合、溝８１０は、平面的に見て画素電極側ＬＤＤ領域１ｃ及び画素電極側ソースドレイン領域１ｅに沿うように形成される。
【０１０６】
第１延設部３２ａは、このように形成された溝８１０内に延設された溝内部分３３を有している。溝内部分３３は、好ましくは、溝８１０における半導体層１ａ側の内側壁部８１０ａ及び該内側壁部８１０ａに対向する外側壁部８１０ｃ並びに底部８１０ｂに沿って形成される。よって、３次元的に見て、溝内部分３３は、半導体層１ａの画素電極側ＬＤＤ領域１ｃから画素電極側ソースドレイン領域１ｅに沿った壁状の遮光体として形成される。
【０１０７】
従って、図８又は図１０（ａ）において、溝内部分３３によって、半導体層１ａにおいて少なくとも画素電極側ＬＤＤ領域１ｃに対して、同図中、例えば矢印Ｐ１によって示される方向に沿って進行し、それよりも上層側から入射する光に加えて、同層において入射する光、更にはＴＦＴアレイ基板１０を介してそれよりも下層側から例えば矢印Ｐ２によって示される方向に沿って進行して入射する戻り光をも、遮ることができる。また、溝内部分３３の構成によれば、半導体層１ａにおいて、画素電極側ＬＤＤ領域１ｃから画素電極側ソースドレイン領域１ｅの少なくとも一部に対して入射する光を遮ることが可能である。そして、このように、半導体層１ａの画素電極側ＬＤＤ領域１ｃに対して進行する光を、隣接領域Ｗ０において溝内部分３３によってより広い領域で遮光することにより、画素電極側ＬＤＤ領域１ｃに対する遮光性をより向上させることができる。
【０１０８】
また、図８に示すように、溝内部分３３が、絶縁膜２及び下側絶縁膜１２を貫通して形成された溝８１０内において下側遮光膜１１ｂの表面と接触することで、平面的に見て半導体層１ａのチャネル領域１ａ’に重なる走査線たる下側遮光膜１１ｂと電気的に接続される。即ち、溝８１０は、溝内部分３３によってゲート電極３ａと走査線１１ｂとを互いに電気的に接続するためのコンタクトホールとして形成される。よって、図４から図６を参照して説明したように、下側遮光膜１１ｂにおけるチャネル領域１ａ’に重なる部分を、ＴＦＴ３０のゲート電極として機能させることができる。
【０１０９】
また、溝８１０の深さは、絶縁膜２の上側表面から半導体層１ａの上側表面までの層間距離より大きい。従って、溝８１０内の溝内部分３３によって、ＴＦＴアレイ基板１０上において、下側遮光膜１１ｂ及びゲート電極３ａ間で、半導体層１ａに対して上述したように入射する光についての遮光性をより向上させることができる。よって、下側遮光膜１１ｂ及びゲート電極３ａ間で、半導体層１ａに対して入射する光をより確実に低減することが可能となる。
【０１１０】
また、図７において、第１延設部３２ａは、半導体層１ａのチャネル領域１ａ’に対しては好ましくは部分的に隣接するように配置される。即ち、本実施形態では、第１延設部３２ａの隣接領域Ｗ０に配置される部分が少なくとも画素電極側ＬＤＤ領域１ｃに隣接される構成を確保するための形状として、第１延設部３２ａの隣接領域Ｗ０外のチャネル領域１ａ’側寄りの部分は必要最小限の配置面積で設けるようにするとよい。これにより、画素の非開口領域における各構成要素の配置に係る構成即ちレイアウト上、ゲート電極３ａの形状に起因して、開口率が低下するのを防止することができる。
【０１１１】
更に、第２延設部３２ｂは、第１延設部３２ａにおける隣接領域Ｗ０に配置される部分のうち少なくとも一部から、図７中Ｘ方向に沿って折れ曲がって延設される。本実施形態では、第２延設部３２ｂは、半導体層１ａを挟んでその両側の各々の側において、第１延設部３２ａのうち、少なくとも、隣接領域Ｗ０において画素電極側ＬＤＤ領域１ｃよりも画素電極側ソースドレイン領域１ｅ側寄りの部分から延設される。ゲート電極３ａにおいて、好ましくは、少なくとも第２延設部３２ｂが走査線１１ａと同一膜により一体的に形成される。このように構成すれば、液晶装置の製造プロセスにおいて、ゲート電極３ａにおいて少なくとも第２延設部３２ｂと走査線１１ａとを同一工程において同一膜により同一機会に形成することが可能となるため、当該製造プロセスをより簡略化することができる。
【０１１２】
ここに、本実施形態に対する比較例について、図９及び図１０（ｂ）を参照して説明する。以下では、比較例について、本実施形態と異なる点についてのみ説明し、同様の構成については、図９及び図１０（ｂ）では夫々図７等と同一の符号を付して示し、その説明を省略することもある。
【０１１３】
比較例の構成によれば、ゲート電極３ａは、本実施形態と同様に、本体部３１ａ、溝８１０における溝内部分３３を有する第１延設部３２ａ、第２延設部３２ｂよりなる。このうち、第２延設部３２ｂは、第１延設部３２ａにおいて隣接領域Ｗ０外に配置される部分より、図９中Ｘ方向に沿って延設される。
【０１１４】
図１０（ｂ）において、特に半導体層１ａの画素電極側ＬＤＤ領域１ｃと第２延設部３２ｂとの配置関係に着目すれば、同図中、半導体層１ａに対して、例えば同図中矢印Ｐ１やＰ２、Ｐｙによって示される方向に沿って進行する光について、隣接領域Ｗ０では、第１延設部３２ａの一部及び溝内部分３３によって、光が遮光される。しかしながら、このような構成によれば、画素内で隣接領域Ｗ０に対して所定の方向から集中的に光が照射された場合、第１延設部３２ａの一部及び溝内部分３３のみによる遮光では、多量の光が浸入して、半導体層１ａの画素電極側ＬＤＤ領域１ｃに入射されるおそれがある。また、特に、隣接領域Ｗ０における第１延設部３２ａの一部及び溝内部分３３の各々の側面のうち、Ｘ方向に沿って延在する側面の側では、長手方向のＹ方向に沿って延在する側面の側と比較して、表面積が小さいため、この側面の側に対して、例えば矢印Ｐｙで示す方向に沿って光が進行し集中的に照射される場合には、多量の光が浸入して半導体層１ａの画素電極側ＬＤＤ領域１ｃに照射され、遮光性の劣化を招くおそれがある。
【０１１５】
これに対して、図７または図１０（ａ）に示すように、本実施形態では、第２延設部３２ｂは、第１延設部３２ａにおいて隣接領域Ｗ０に配置される部分の一部、或いはその概ね全部に対して連続的に設けられる。これにより、第１延設部３２ａにおいて隣接領域Ｗ０に配置される部分の少なくとも一部について、見かけ上第２延設部３２ｂの分だけＴＦＴアレイ基板１０上の配置面積を広げることが可能となる。よって、半導体層１ａの少なくとも画素電極側ＬＤＤ領域１ｃに対して進行する光のうち、第１延設部３２ａにおいて隣接領域Ｗ０に配置される部分の少なくとも一部に対して入射する光を、第２延設部３２ｂを設けることで、より広い領域で遮光することが可能となる。従って、第２延設部３２ｂにより、第１延設部３２ａにおいて隣接領域Ｗ０に配置される部分のうち少なくとも一部における、半導体層１ａの少なくとも画素電極側ＬＤＤ領域１ｃに対する遮光性を補強することができる。
【０１１６】
本実施形態における第２延設部３２ｂの構成では、特に、第１延設部３２ａの隣接領域Ｗ０に配置される部分において、Ｘ方向に沿って延在する側の側面について、この側面の一部に対して第２延設部３２ｂが延設される。よって、見かけ上、このＸ方向に沿って延在する側の側面について、第２延設部３２ｂにおいてＸ方向に沿って延在する側の側面の分だけその表面積を広げることが可能となる。
【０１１７】
従って、図７又は図１０（ａ）において、第１延設部３２ａにおいてＸ方向に沿って延在する側の側面に対して、例えば矢印Ｐｙによって示される方向に沿って、半導体層１ａに向かって進行する光を、より広い領域で遮光することができる。よって、上述したように第１延設部３２ａの隣接領域Ｗ０に配置される部分において、特に図７中Ｙ方向に沿って長手状に延在する側の側面と比較して、光が浸入し易いＸ方向に沿って延在する側の側面側で遮光性を補強することができる。
【０１１８】
以上説明したように、本実施形態では、半導体層１ａにおいて特に光リーク電流が発生し易い画素電極側ＬＤＤ領域１ｃに対して入射する光に対する遮光性を、その両側において、第１延設部３２ａ及び第２延設部３２ｂの存在により、より向上させることが可能となる。その結果、ＴＦＴ３０の半導体層１ａにおける光リーク電流をより低減することが可能となる。尚、本実施形態では、第１延設部３２ａ、溝内部分３３、及び第２延設部３２ｂのうちのいずれかが、若しくは全部が、半導体層１ａの片側（図７中、半導体層１ａに対して左側若しくは右側）のみに設けられるようにしてもよい。例えば、半導体層１ａの両側の隣接領域Ｗ０のうち、一方に集中的に光が照射され、これを遮光することで光リーク電流を低減することができるような場合には、片側の隣接領域Ｗ０に対して、第１延設部３２ａ等を配置するようにしても、相応の効果が期待出来るうえ、開口率をより向上させることも可能である。
【０１１９】
よって、本実施形態の液晶装置では、その動作時において、ＴＦＴ３０の光リーク電流の発生に起因する、表示不良の発生を防止、或いは発生しても表示上、表示不良と視認されない程度に低減することが可能となり、高品質な画像を表示することができる。
【０１２０】
次に、本実施形態の変形例について、図１１及び図１２を参照して説明する。
【０１２１】
先ず、本変形例の一の構成について、図１１を参照して説明する。
【０１２２】
図１１は、本変形例の一の構成について、トランジスタに対するゲート電極の配置に着目してその構成を示す平面図である。
【０１２３】
図１１において、第１延設部３２ａは、半導体層１ａのチャネル領域１ａ’に対しては好ましくは概ね全体的に隣接するように配置される。また、このような構成に伴い、溝８１０は、少なくとも絶縁膜２において、その一部が、平面的に見て第１延設部３２ａのうちチャネル領域１ａ’に対して隣接する部分と重なる部分に配置されるようにしてもよい。
【０１２４】
このように構成すれば、第１延設部３２ａは、本体部３１ａ及び隣接領域Ｗ０間で、半導体層１ａのチャネル領域１ａ’に対して隣接して形成されるため、チャネル領域１ａ’に対して入射する光を遮光することが可能となる。
【０１２５】
また、少なくとも絶縁膜２において溝８１０は画素電極側ＬＤＤ領域１ｃからチャネル領域１ａ’に対しても沿うように形成されており、第１延設部３２ａにおいて溝内部分３３を、画素電極側ＬＤＤ領域１ｃからチャネル領域１ａ’に沿った壁状の遮光体として形成することができる。よって、溝内部分３３によってもチャネル領域１ａ’に対して入射する光を遮光することが可能となる。
【０１２６】
従って、半導体層１ａのチャネル領域１ａ’に対する遮光性をもより向上させることが可能となり、より効果的に光リーク電流を低減することができる。また、チャネル領域１ａ’の側においても、画素電極側ＬＤＤ領域１ｃに入射する光を、第１延設部３２ａの隣接領域Ｗ０外の部分で遮光することが可能となり、画素電極側ＬＤＤ領域１ｃに対する遮光性もより向上させることができる。
【０１２７】
次に、本変形例における他の構成について、図１２を参照して説明する。
【０１２８】
図１２は、本変形例の他の構成について図８に対応する断面部分の構成を示す断面図である。
【０１２９】
図１２において、溝内部分３３と走査線としての下側遮光膜１１ｂとが電気的に接続されないように構成してもよい。この場合、絶縁膜２を貫通して下地絶縁膜１２における上層側の一部まで掘られた溝８１０を設けて、溝内部分３３を溝８１０における内側壁部８１０ａ、外側壁部８１０ｃ及び底部８１０ｂに沿って形成することで、絶縁膜２の上側表面から半導体層１ａよりも下層側まで壁状に形成してもよい。この場合にも、図８を参照して説明した構成と同様の効果、即ちＴＦＴアレイ基板１０上において、下側遮光膜１１ｂ及びゲート電極３ａ間で、半導体層１ａに対して入射する光についての遮光性をより向上させる効果を相応に得ることができる。
【０１３０】
尚、走査線１１ｂは、走査信号が供給されないように構成してもよい。即ち、走査線１１ｂを、遮光膜としてのみ機能させるように構成してもよい。
【０１３１】
ここで、上述したＴＦＴ３０の動作時に、画素電極側ＬＤＤ領域１ｃにおいて、データ線側ＬＤＤ領域１ｂに比べて光リーク電流が相対的に発生しやすい理由について、図１３から図１８を参照して、詳細に説明する。
【０１３２】
先ず、テスト用のＴＦＴに光を照射した場合における、ドレイン電流の大きさを測定した測定結果について、図１３を参照して説明する。ここに図１３は、テスト用のＴＦＴにおける光照射位置とドレイン電流との関係を示すグラフである。
【０１３３】
図１３において、データＥ１は、テスト用の単体のＴＦＴ、即ちＴＥＧ（Test Element Group）に対して、光スポット（約２．４ｕｍの可視光レーザ）をドレイン領域側からソース領域側へ順に走査しつつ照射した場合におけるドレイン電流の大きさを測定した結果を示している。ＴＥＧは、チャネル領域、ソース領域及びドレイン領域に加え、チャネル領域とソース領域との接合部に形成されたソース側接合領域、及びチャネル領域とドレイン領域との接合部に形成されたドレイン側接合領域を有している。
【０１３４】
尚、図１３の横軸は、光スポットが照射された光照射位置を示しており、チャネル領域とドレイン側接合領域との境界及びチャネル領域とソース側接合領域との境界、更にチャネル領域をゼロとしている。図１３の縦軸は、ドレイン電流の大きさ（但し、所定の値で規格化された相対値）を示しており、ドレイン電流がドレイン領域からソース領域へ向かって流れている場合には、正の値（即ち、プラスの値）を示し、ドレイン電流がソース領域からドレイン領域へ向かって流れている場合には、負の値（即ち、マイナスの値）を示す。
【０１３５】
図１３において、データＥ１は、いずれの光照射位置でもプラスの値を示している。即ち、ドレイン電流が、ドレイン領域からソース領域へ向かって流れていることを示している。また、データＥ１は、ドレイン側接合領域内において、ソース側接合領域内におけるよりも大きな値を示している。即ち、ドレイン側接合領域内に光スポットが照射された場合には、ソース側接合領域内に光スポットが照射された場合よりも、ドレイン電流が大きくなることを示している。つまり、ドレイン側接合領域内に光スポットが照射された場合には、ソース側接合領域内に光スポットが照射された場合よりも、光リーク電流が大きくなることを示している。尚、ドレイン電流は、暗電流（或いはサブスレッショルドリーク、即ち、光を照射しない状態でも、ＴＥＧのオフ状態においてソース領域及びドレイン領域間に流れる漏れ電流）と光リーク電流（或いは光励起電流、即ち、光が照射されることによる電子の励起に起因して生じる電流、）とから構成されている。
【０１３６】
次に、ドレイン側接合領域内に光スポットが照射された場合の方が、ソース側接合領域内に光スポットが照射された場合よりも、光リーク電流が大きくなるメカニズムについて、図１４及び図１５を参照して説明する。ここに図１４は、ドレイン側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。図１５は、ソース側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。尚、図１４及び図１５では、上述したＴＦＴ３０が電気的に接続された画素電極９ａにおける中間階調の表示を想定して、ソース電位（即ち、ソース領域の電位）を４．５Ｖ、ゲート電位（即ち、チャネル領域の電位）を０Ｖ、ドレイン電位（即ち、ドレイン領域の電位）を９．５Ｖとしている。図１４及び図１５の横軸は、ＴＥＧを構成する半導体層における各領域を示している。図１４及び図１５の縦軸は、電子のポテンシャル（フェルミレベル）を示している。電子は負の電荷を有するため、各領域における電位が高いほど、電子のポテンシャルは低くなり、各領域における電位が低いほど、電子のポテンシャルは高くなる。
【０１３７】
図１４は、チャネル領域及びドレイン領域間に形成されたドレイン側接合領域に光スポットが照射され、ドレイン側接合領域において光励起が生じる場合におけるキャリアの振舞いを示している。
【０１３８】
図１４において、光リーク電流は、２つの電流成分からなると推定できる。
【０１３９】
即ち、第１の電流成分として、光励起によって生じた電子の移動による電流成分がある。より具体的には、ドレイン側接合領域における光励起によって生じた電子（図中、「ｅ」参照）が、ドレイン側接合領域からポテンシャルのより低いドレイン領域へ移動することにより生じる電流成分（この電流成分は、ドレイン領域からソース領域へ流れる）である。
【０１４０】
第２の電流成分として、光励起によって生じたホール（即ち、正孔、図中、「ｈ」参照）の移動による電流成分がある。より具体的には、ドレイン側接合領域における光励起によって生じたホールが、ドレイン側接合領域からポテンシャルのより低い（即ち、電子のポテンシャルとしてはより高い）チャネル領域へ移動することによって発生するバイポーラ効果に起因する電流成分である。つまり、チャネル領域へ移動したホールの正電荷によって、チャネル領域のポテンシャル(即ち、いわゆるベースポテンシャル)がポテンシャルＬｃ１からポテンシャルＬｃ２へと引き下げられるため、ソース領域からドレイン領域へと向かう電子が増大するという効果による電流成分（この電流成分は、ドレイン領域からソース領域へ流れる）である。よって、ドレイン側接合領域において光励起が生じる場合において、第１及び第２の電流成分はいずれもドレイン電流（言い換えれば、コレクタ電流）を増大させる方向（即ち、ドレイン領域からソース領域へ流れる方向）に発生する。
【０１４１】
図１５は、チャネル領域及びソース領域間に形成されたソース側接合領域に光スポットが照射され、ソース側接合領域において光励起が生じる場合にキャリアの振舞いを示している。
【０１４２】
図１５において、光リーク電流は、図１４を参照して上述したドレイン側接合領域において光励起が生じる場合とは異なり、ホールがソース側接合領域からポテンシャルのより低い（即ち、電子のポテンシャルとしてはより高い）チャネル領域へ移動するバイポーラ効果に起因した第２の電流成分が支配的であると推定できる。即ち、ソース側接合領域における光励起によって生じた電子（図中、「ｅ」参照）が、ソース側接合領域からポテンシャルのより低いソース領域へ移動することにより生じる第１の電流成分（この電流成分は、ソース領域からドレイン領域へ流れる）は、バイポーラ効果に起因した第２の電流成分（この電流成分は、ドレイン領域からソース領域へ流れる）よりも少ないと推定できる。
【０１４３】
図１５において、バイポーラ効果に起因した第２の電流成分（即ち、チャネル領域へ移動したホールの正電荷によって、ベースポテンシャルがポテンシャルＬｃ１からポテンシャルＬｃ３へと引き下げられるため、ソース領域からドレイン領域へと向かう電子が増大するという効果による電流成分）は、ドレイン領域からソース領域へと流れる。一方、上述した第１の電流成分は、ソース領域からドレイン領域へと流れる。即ち、第１の電流成分と第２の電流成分とは互いに反対方向に流れる。ここで、再び図１３において、ソース側接合領域に光スポットを照射した場合には、ドレイン電流（データＥ１参照）は正の値を示している。即ち、この場合には、ドレイン電流はドレイン領域からソース領域へ向かって流れている。よって、第１の電流成分は、暗電流や第２の電流成分であるバイポーラ効果による電流成分を抑制するのみで、ドレイン電流の流れをソース領域からドレイン領域へ向かわせる程度までは大きくないといえる。
【０１４４】
更に、チャネル領域及びソース領域間の電位差は、チャネル領域及びドレイン領域間の電位差よりも小さいため、ソース領域側の空乏化領域（即ち、ソース側接合領域）は、ドレイン領域側の空乏化領域（即ち、ドレイン側接合領域）よりも狭い。このため、ソース側接合領域に光スポットを照射した場合には、ドレイン側接合領域に光スポットを照射した場合と比較して、光励起の絶対量が少ない。
【０１４５】
以上、図１４及び図１５を参照して説明したように、ドレイン側接合領域において光励起が生じる場合、第１及び第２の電流成分はいずれもドレイン電流を増大させる方向に発生する。一方、ソース側接合領域において光励起が生じる場合、第１の電流成分が第２の電流成分を抑制する。よって、ドレイン側接合領域内に光スポットが照射された場合の方が、ソース側接合領域内に光スポットが照射された場合よりも、ドレイン電流が大きくなる（即ち、光リーク電流が大きくなる）。
【０１４６】
次に、画素電極側ソースドレイン領域がドレイン電位とされると共に画素電極側接合領域内に光スポットが照射された場合の方が、データ線側ソースドレイン領域がドレイン電位とされると共にデータ線側接合領域内に光スポットが照射された場合よりも、光リーク電流が大きくなるメカニズムについて、図１６及び図１７を参照して説明する。ここに図１６は、データ線側ソースドレイン領域がドレイン電位とされる場合において、データ線側接合領域（言い換えれば、ドレイン側接合領域）において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。図１７は、画素電極側ソースドレイン領域がドレイン電位とされる場合において、画素電極側接合領域（言い換えれば、ドレイン側接合領域）において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。
【０１４７】
以下では、画素スイッチング用のＴＦＴを含む画素部に電荷が保持され、光励起が生じた場合を考える。上述したようなＴＥＧを想定した場合と異なる点は、画素スイッチング用のＴＦＴの画素電極側は、フローティング状態になり得る点である。画素スイッチング用のＴＦＴの画素電極側には、蓄積容量７０の如き保持容量が接続される場合もあり、容量値が十分に大きければ、上述したＴＥＧを用いた場合と同様に固定電極に近い状態となるが、容量が十分に大きくなければ、フローティング状態或いはこれに近い状態になる。尚、ここでは、容量値は十分には大きくないものと仮定する。
【０１４８】
図１６及び図１７において、液晶装置では、いわゆる焼き付きを防止するために交流駆動が採用される。ここでは、中間階調の表示を想定して、画素電極に、７Ｖを基準電位として、４．５Ｖのマイナスフィールドの電荷と９．５Ｖのプラスフィールドの電荷とが交互に保持される場合を想定する。このため画素スイッチング用のＴＦＴのソース及びドレインは、画素電極側ソースドレイン領域とデータ線側ソースドレイン領域との間で、固定ではなく変化する。即ち、図１６に示すように、画素電極にマイナスフィールドの電荷が保持される場合（即ち、画素電極側ソースドレイン領域の電位がデータ線側ソースドレイン領域の電位よりも低くなる場合）には、画素電極側ソースドレイン領域は、ソースとなるのに対し、図１７に示すように、画素電極にプラスフィールドの電荷が保持される場合（即ち、画素電極側ソースドレイン領域の電位がデータ線側ソースドレイン領域の電位よりも高くなる場合）には、画素電極側ソースドレイン領域は、ドレインとなる。
【０１４９】
図１６において、画素電極にマイナスフィールドの電荷が保持される場合には、画素電極側ソースドレイン領域が、ソース（或いはエミッタ）となり、データ線側ソースドレイン領域が、ドレイン（或いはコレクタ）となる。ドレイン側接合領域であるデータ線側接合領域において光励起が生じた場合、上述したように、光励起によって生じた電子の移動による第１の電流成分とバイポーラ効果に起因する第２の電流成分が発生する。ここで、バイポーラ効果に起因する第２の電流成分が生じると（即ち、ベースポテンシャルがポテンシャルＬｃ１からポテンシャルＬｃ２へと引き下げられ、ソースである画素電極側ソースドレイン領域からドレインであるデータ線側ソースドレイン領域へ電子が移動すると）、フローティング状態である画素電極側ソースドレイン領域から電子が抜き取られることになり、エミッタとしての画素電極側ソースドレイン領域のポテンシャルが、ポテンシャルＬｓ１からポテンシャルＬｓ２へと低下する（電位は、上昇する）。即ち、ドレイン側接合領域であるデータ線側接合領域において光励起が生じた場合、ベースポテンシャルが低下すると共にエミッタとしての画素電極側ソースドレイン領域のポテンシャルも低下する。言い換えれば、ドレイン側接合領域であるデータ線側接合領域において光励起が生じた場合、ベース電位の上昇に伴ってエミッタ電位も上昇する。このため、ドレイン電流（即ち、コレクタ電流）が、抑制されることになる。
【０１５０】
一方、図１７において、画素電極にプラスフィールドの電荷が保持される場合には、データ電極側ソースドレイン領域が、ソース（或いはエミッタ）となり、画素電極側ソースドレイン領域が、ドレイン（或いはコレクタ）となる。ドレイン側接合領域である画素電極側接合領域において光励起が生じた場合、上述したように、光励起によって生じた電子の移動による第１の電流成分とバイポーラ効果に起因する第２の電流成分が発生する。ここで、ソースとなるデータ線側ソースドレイン領域は、データ線と接続されているため、画素電極とは異なりフローティング状態ではなく、電位に変化は生じない。バイポーラ効果に起因する第２の電流成分が生じると（即ち、ベースポテンシャルがポテンシャルＬｃ１からポテンシャルＬｃ２へと引き下げられ、ソースであるデータ線側ソースドレイン領域からドレインである画素電極ソースドレイン領域へ電子が移動すると）、フローティング状態である画素電極側ソースドレイン領域へ電子が流れ込むことになり、コレクタとしての画素電極側ソースドレイン領域のポテンシャルが、ポテンシャルＬｄ１からポテンシャルＬｄ２へと上昇する（電位は、低下する）。しかし、コレクタとしての画素電極側ソースドレイン領域のポテンシャルの上昇は、上述したソースとしての画素電極側ソースドレイン領域のポテンシャルの低下とは異なり、ドレイン電流を抑制する働きは殆どない。ドレイン電流（即ち、コレクタ電流）は、エミッタ電位に対するベース電位の大きさよって殆ど決まるため、コレクタ電位が低下してもドレイン電流を抑制する働きは殆ど生じない、言い換えれば、バイポーラトランジスタの飽和領域に入った状態である。
【０１５１】
以上、図１６及び図１７を参照して説明したように、画素電極にプラスフィールドの電荷が保持される場合（即ち、画素電極側ソースドレイン領域が、ドレインとなる場合）には、バイポーラ効果に起因した第２の電流成分は殆ど抑制されないのに対し、画素電極にマイナスフィールドの電荷が保持される場合（即ち、データ側ソースドレイン領域が、ドレインとなる場合）には、バイポーラ効果に起因した第２の電流成分は、フローティング状態である画素電極側ソースドレイン領域の電位の上昇に起因して抑制される。つまり、画素電極側ソースドレイン領域がドレインとなる場合の方が、データ側ソースドレイン領域がドレインとなる場合よりも、光リーク電流に起因してドレイン電流が増加する。
【０１５２】
ここで、図１８は、画素スイッチング用のＴＦＴ全体に、比較的強い光を照射した際の画素電極電位の波形を示している。
【０１５３】
図１８において、データＥ２は、画素電極にプラスフィールドの電荷が保持される場合（画素電極電位が電位Ｖ１とされる場合）における画素電極電位の変動Δ１は、画素電極にマイナスフィールドの電荷が保持される場合（画素電極電位が電位Ｖ２とされる場合）における画素電極電位の変動Δ２よりも大きいことを示している。即ち、画素電極において、プラスフィールドの電荷は、マイナスフィールドの電荷よりも保持されにくい（つまり、光リークが発生しやすい）ことを示している。これは、画素電極にプラスフィールドの電荷が保持される場合（即ち、画素電極側ソースドレイン領域が、ドレインとなる場合）の方が、画素電極にマイナスフィールドの電荷が保持される場合（即ち、データ線側ソースドレイン領域が、ドレインとなる場合）よりも光リーク電流が生じやすいという上述したメカニズムと一致している。
【０１５４】
以上、図１３から図１８を参照して詳細に説明したように、画素スイッチング用のＴＦＴにおけるドレイン側接合領域において光励起が生じる場合にドレイン電流が増加しやすい。更に、画素電極側ソースドレイン領域がドレインとなる場合においてドレイン電流が増加しやすい（逆に言えば、データ線側ソースドレイン領域がドレインとなる場合には、バイポーラ効果に起因した電流成分が抑制されている）。よって、本実施形態に係る液晶装置のように、画素電極側接合領域である画素電極側ＬＤＤ領域１ｃに対する遮光性を、データ線側接合領域であるデータ線側ＬＤＤ領域１ｂに対する遮光性よりも高めることで、高い開口率を維持しつつＴＦＴ３０における光リーク電流を極めて効果的に低減できる。
【０１５５】
＜第２実施形態＞
本発明の第２実施形態に係る液晶装置について、図１９及び図２０を参照して説明する。  第２実施形態に係る液晶装置は、上述した第１実施形態に係る液晶装置と比較して、画素内におけるＴＦＴのゲート電極について、第２延設部が異なる構成を有する。よって、第１実施形態に係る液晶装置と異なる点についてのみ、図１９及び図２０を参照して説明し、第１実施形態に係る液晶装置と同様の構成については図１から図１８を参照して説明すると共に重複する説明を省略することもある。
【０１５６】
図１９は、第２実施形態について、トランジスタに対するゲート電極の配置に着目してその構成を示す平面図であり、図２０は、第２実施形態におけるゲート電極の機能について説明するための説明図である。
【０１５７】
図１９において、画素内で半導体層１ａの上層側において、ゲート電極３ａの第２延設部３２ｂは、第１延設部３２ａのうち、少なくとも隣接領域Ｗ０において画素電極側ＬＤＤ領域１ｃに隣接する部分から延設される。
【０１５８】
従って、第１延設部３２ａの隣接領域Ｗ０に配置される部分において、少なくとも画素電極側ＬＤＤ領域１ｃに隣接する部分について、見かけ上、第２延設部３２ｂの分だけＴＦＴアレイ基板１０上の配置面積を広げることが可能となる。よって、図１９又は図２０において、半導体層１ａのうち少なくとも画素電極側ＬＤＤ領域１ｃに対してその側面側から入射する光、例えば同図中矢印Ｐｘに沿って進行する光を、第２延設部３２ｂの分だけ、より広い領域で遮光することが可能となる。尚、図１９及び図２０において、図１９中に示すＸ方向に沿った成分を有する光の進行方向の一例について、矢印Ｐｘで示してある。
【０１５９】
従って、半導体層１ａのうち少なくとも画素電極側ＬＤＤ領域１ｃについて、その側面側から入射する光に対する遮光性を、第１延設部３２ａに第２延設部３２ｂを加えることで補強して、より効果的に向上させることができる。
【０１６０】
＜電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。ここに図２１は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。
【０１６１】
図２１に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。
【０１６２】
液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。従って、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１６３】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【０１６４】
尚、液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【０１６５】
尚、図２１を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１６６】
また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。
【０１６７】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置用基板、及び該電気光学装置用基板を備えてなる電気光学装置、並びに該電気光学装置を備えた電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【０１６８】
【図１】液晶装置の概略的な平面図である。
【図２】図１のＨ−Ｈ’断面図である。
【図３】本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
【図４】相隣接する複数の画素部の平面図である。
【図５】図４のＡ−Ａ’線断面図である。
【図６】図４のＢ−Ｂ’線断面図である。
【図７】トランジスタに対するゲート電極の配置に着目してその構成を示す平面図である。
【図８】図７におけるＣ−Ｃ’線に対応する、下側遮光膜から蓄積容量までの各層の断面部分の構成を示す断面図である。
【図９】比較例におけるトランジスタに対するゲート電極の配置に着目してその構成を示す平面図である。
【図１０】図１０（ａ）は、本実施形態におけるゲート電極の機能について説明するための説明図であり、図１０（ｂ）は、比較例におけるゲート電極の機能について説明するための説明図である。
【図１１】本変形例の一の構成について、トランジスタに対するゲート電極の配置に着目してその構成を示す平面図である。
【図１２】本変形例の他の構成について図８に対応する断面部分の構成を示す断面図である。
【図１３】テスト用のＴＦＴにおける光照射位置とドレイン電流との関係を示すグラフである。
【図１４】ドレイン側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。
【図１５】ソース側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。
【図１６】データ線側ソースドレイン領域がドレイン電位とされる場合において、データ線側接合領域において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。
【図１７】画素電極側ソースドレイン領域がドレイン電位とされる場合において、画素電極側接合領域において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。
【図１８】画素スイッチング用のＴＦＴ全体に、比較的強い光を照射した際の画素電極電位の波形を示している。
【図１９】第２実施形態について、トランジスタに対するゲート電極の配置に着目してその構成を示す平面図である。
【図２０】第２実施形態におけるゲート電極の機能について説明するための説明図である。
【図２１】電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【符号の説明】
【０１６９】
１ａ…半導体層、１ａ’…チャネル領域、１ｂ…データ線側ＬＤＤ領域、１ｃ…画素電極側ＬＤＤ領域、１ｄ…データ線側ソースドレイン領域、１ｅ…画素電極側ソースドレイン領域、２…絶縁膜、３ａ…ゲート電極、１１、１１ａ、１１ｂ…走査線、６ａ…データ線、９ａ…画素電極、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、３０…ＴＦＴ、３１ａ…本体部、３２ａ…第１延設部、３２ｂ…第２延設部、３３…溝内部分、８１０…溝、Ｗ０…隣接領域
【図１】
2008191200.tif 000003
【図２】
2008191200.tif 000004
【図３】
2008191200.tif 000005
【図４】
2008191200.tif 000006
【図５】
2008191200.tif 000007
【図６】
2008191200.tif 000008
【図７】
2008191200.tif 000009
【図８】
2008191200.tif 000010
【図９】
2008191200.tif 000011
【図１０】
2008191200.tif 000012
【図１１】
2008191200.tif 000013
【図１２】
2008191200.tif 000014
【図１３】
2008191200.tif 000015
【図１４】
2008191200.tif 000016
【図１５】
2008191200.tif 000017
【図１６】
2008191200.tif 000018
【図１７】
2008191200.tif 000019
【図１８】
2008191200.tif 000020
【図１９】
2008191200.tif 000021
【図２０】
2008191200.tif 000022
【図２１】
2008191200.tif 000023