(57)【要約】【課題】本発明は、低抵抗を用いることなくトランジスタに流れる過大電流を検出でき、検出用にチップ上の面積を大きく費やす必要の無い電流制限回路を提供することを目的とする。【解決手段】トランジスタＱ１、Ｑ２に過大電流が流れるのを防止する電流制限回路１００、１００ｄであって、  前記トランジスタＱ１、Ｑ２のベース電圧を監視するベース電圧監視回路１０、１０ｄと、  所定の閾値を設定する閾値設定回路２０〜２０ｄとを有し、  前記ベース電圧監視回路１０、１０ｄにより検出されたベース電圧が、前記閾値設定回路２０〜２０ｄにより設定された前記所定の閾値を超えたときに、前記トランジスタＱ１、Ｑ２のベース電流又を制限することを特徴とする。【選択図】図１
2008206359.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタに過大電流が流れるのを防止する電流制限回路であって、
前記トランジスタのベース電圧を監視するベース電圧監視回路と、
所定の閾値を設定する閾値設定回路とを有し、
前記ベース電圧監視回路により検出されたベース電圧が、前記閾値設定回路により設定された前記所定の閾値を超えたときに、前記トランジスタのベース電流を制限することを特徴とする電流制限回路。
【請求項２】
前記ベース電圧監視回路は、前記トランジスタのベース電極の寄生抵抗により検出された前記ベース電圧を監視することを特徴とする請求項１に記載の電流制限回路。
【請求項３】
前記ベース電圧監視回路は、前記寄生抵抗と、前記ベース電極に接続された外部抵抗により検出された前記ベース電圧を監視することを特徴とする請求項１に記載の電流制限回路。
【請求項４】
前記所定の閾値は、前記トランジスタと同じ温度変化特性を有する半導体素子により設定されたことを特徴とする請求項１乃至３にいずれか１つに記載の電流制限回路。
【請求項５】
前記閾値設定回路は、複数の前記半導体素子の直列接続を含む基準電圧発生回路と、該基準電圧発生回路が発生した電圧を分圧抵抗により分圧する分圧回路とを含むことを特徴とする請求項４に記載の電流制限回路。
【請求項６】
前記分圧抵抗は、１ｋΩ以上１ＭΩ以下の抵抗であることを特徴とする請求項５に記載の電流制限回路。
【請求項７】
コンパレータを備え、
前記ベース電圧監視回路により検出された前記ベース電圧は、前記コンパレータの反転入力端子に入力され、前記閾値設定回路により設定された前記閾値電圧は前記コンパレータの非反転端子に入力されて比較されることを特徴とする請求項１乃至６のいずれか１つに記載の電流制限回路。
【請求項８】
制御手段を備え、
前記コンパレータの比較結果は前記制御手段に入力され、前記制御手段が前記ベース電流を制限する制御を行うことを特徴とする請求項７に記載の電流制限回路。
【請求項９】
請求項１乃至８のいずれか１つに記載の電流制限回路を備えたことを特徴とする集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタに過電流が流れることを防止する電流制限回路と、これを搭載した集積回路装置に関する。
【背景技術】
【０００２】
従来から、出力を１Ａ程度必要とするパワーアンプ等のトランジスタ回路において、天絡地絡等によりトランジスタに過大電流が流れたときには、過大電流によるトランジスタ破壊のおそれがあるため、これを防止すべくトランジスタに流れる電流を制限する電流制限回路が知られている。
【０００３】
かかる電流制限回路では、従来から、トランジスタの出力電流を監視することにより、電流制御を行ってきた。
【０００４】
図９は、従来の電流制限回路を示した回路図である。図９において、トランジスタＱ１とＱ２を用いて、オン・オフ制御を行う電流制限回路が示されている。つまり、トランジスタＱ２がオンのときは、トランジスタＱ２が導通して端子Ｖｏからは電源電圧Ｖｃｃ、即ちオン出力がなされ、一方、トランジスタＱ１がオンとなったときは、トランジスタＱ１が導通して、端子Ｖｏからは接地０Ｖ、即ちオフ信号が出力される。
【０００５】
図９における電流制限回路において、トランジスタＱ１のエミッタ端子にはエミッタ電流検出用の抵抗Ｒ１０が接続され、トランジスタＱ２のコレクタ端子にはコレクタ電流検出用の抵抗Ｒ２０が接続されている。これらの抵抗Ｒ１０、Ｒ２０で、電圧を検出し、検出した電圧から出力電流を検出するようになっている。
【０００６】
抵抗Ｒ１０の端子電圧は、コンパレータ３５の反転入力端子に入力され、一方でコンパレータ３５の非反転端子には基準電圧Ｅ０が入力され、両者の比較を行うようになっている。抵抗Ｒ１０の端子電圧が、基準電圧Ｅ０を超えたときには、Ｌ（ロー）信号が出力され、制御手段４５に入力される。制御手段４５は、トランジスタＱ１及びＱ２の制御を行っており、それらのベース電流を制御する。
【０００７】
例えば、トランジスタＱ２が何らかの原因で短絡し、トランジスタＱ１に過大電流が流れたときは、トランジスタＱ１のエミッタ端子に接続されている抵抗Ｒ１０にも過大な電流が流れ、それにより抵抗Ｒ１０の端子電圧が上昇する。抵抗Ｒ１０の端子電圧が基準電圧Ｅ０を超えたときには、コンパレータ３５からＬ信号が送られ、制御手段４５は、トランジスタＱ１に流れるベース電流を制御して減少させる。これにより、トランジスタＱ１はオフとなり、過大電流が流れる事態を防げる。
【０００８】
このように、電流制限回路を設けることによって、例えば、トランジスタＱ１がオンした状態でＶｏが何らかの原因でＶｃｃと短絡したときには、Ｑ１に過大電流が流れトランジスタＱ１が破壊する事態を防ぐことができる。
【０００９】
特に、過大電流を流したままにすると、トランジスタＱ１の電極接合間（コレクタ−エミッタ間、ベース−エミッタ間、コレクタ−ベース間）がアルミの溶解にて短絡して破壊し、その後モールドの樹脂が燃焼し、火災の原因ともなり得るため、このような電流制限回路を設ける必要性がある。
【００１０】
なお、パワーＭＯＳトランジスタの電流制限回路において、主電流が流れる主電流素子と主電流に応じた検出電流が流れる検出素子を形成し、検出素子に流れる電流に基づいて過電流を検出する第１の検出回路と、主電流に流れる電流に基づいて過電流を検出する第２の検出回路とを設け、ゲートコントロール回路を第１の検出回路と第２の検出回路が共に過電流を検出したときに不動作させる過電流保護回路が知られている（例えば、特許文献１参照）。
【特許文献１】特開２００４−２７４８６５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上述のような動作をする電流制御回路において、例えばＬ側のトランジスタＱ１がオンとなったときのいわゆるオン抵抗ＲＯＮＬは、ＲＯＮＬ＝ＲＱ１＋Ｒ１となり、Ｒ１が存在する分だけ、ＲＱ１のオン抵抗を小さくする必要がある。
【００１２】
ところが、ＲＱ１のオン抵抗を小さくするためには、抵抗に費やすチップ上の面積を大きくしなければならない。そうすると、図９に示したような上下にオン・オフ用のトランジスタＱ１、Ｑ２を備えたような構成だと、トランジスタＱ１、Ｑ２の面積が大きくなり、チップ面積が増大して、コストメリットが無くなってしまうという問題があった。
【００１３】
また、抵抗Ｒ１自体も例えば約１Ω程度の低抵抗であり、この抵抗をチップ上に設けるには、数１００Ω程度の抵抗を並列接続して作成する必要があり、この抵抗にもやはり大きなスペースを要していた。
【００１４】
そこで、本発明は、かかる低抵抗を用いることなくトランジスタに流れる過大電流を検出でき、検出用抵抗にチップ上の面積を大きく費やす必要の無い電流制限回路を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するため、第１の発明に係る電流制限回路（１００、１００ｄ）は、トランジスタ（Ｑ１、Ｑ２）に過大電流が流れるのを防止する電流制限回路（１００、１００ｄ）であって、
前記トランジスタ（Ｑ１、Ｑ２）のベース電圧を監視するベース電圧監視回路（１０、１０ｄ）と、
所定の閾値を設定する閾値設定回路（２０、２０ａ、２０ｂ、２０ｃ、２０ｄ）とを有し、
前記ベース電圧監視回路（１０、１０ｄ）により検出されたベース電圧が、前記閾値設定回路（２０、２０ａ、２０ｂ、２０ｃ、２０ｄ）により設定された前記所定の閾値を超えたときに、前記トランジスタ（Ｑ１、Ｑ２）のベース電流を制限することを特徴とする。
【００１６】
これにより、出力電流を検出するための低抵抗を設けることなく、ベース電圧に基づいて電流制限制御を行うことができる。
【００１７】
第２の発明は、第１の発明に係る電流制限回路（１００、１００ｄ）において、
前記ベース電圧監視回路（１０、１０ｄ）は、前記トランジスタ（Ｑ１、Ｑ２）のベース電極の寄生抵抗（ｒｂ）により検出された前記ベース電圧を監視することを特徴とする。これにより、ベース電極の寄生抵抗を利用して、電流制限制御を行うことができる。
【００１８】
第３の発明は、第１の発明に係る電流制限回路において、
前記ベース電圧監視回路（１０、１０ｄ）は、前記寄生抵抗（ｒｂ）と、前記ベース電極に接続された外部抵抗（Ｒｂ）とにより検出された前記ベース電圧を監視することを特徴とする。これにより、ベース電極の寄生抵抗が小さすぎるときには、外部抵抗を用いてベース電圧の検出を容易にすることができる。
【００１９】
第４の発明は、第１〜３にいずれか１つの発明に係る電流制限回路（１００、１００ｄ）において、
前記所定の閾値は、前記トランジスタ（Ｑ１、Ｑ２）と同じ温度変化特性を有する半導体素子（Ｄ１、Ｄ２、〜Ｄｎ、Ｑ３）により設定されたことを特徴とする。これにより、温度変化を考慮することなく、ベース電圧の検出結果に基づいて、電流制限制御を行うことができる。
【００２０】
第５の発明は、第４の発明に係る電流制限回路（１００、１００ｄ）において、
前記閾値設定回路（２０、２０ａ、２０ｂ、２０ｃ、２０ｄ）は、複数の前記半導体素子（Ｄ１、Ｄ２、〜Ｄｎ）の直列接続を含む基準電圧発生回路（２１、２１ａ、２１ｃ、２１ｄ）と、該基準電圧発生回路（２１、２１ａ、２１ｃ、２１ｄ）が発生した基準電圧を分圧抵抗（Ｒｄ１、Ｒｄ２、Ｒｄ３、Ｒｄ４）により分圧する分圧回路（２２、２２ａ、２２ｃ、２２ｄ）とを含むことを特徴とする。これにより、高い電圧を基準として分圧を取ることにより、正確に閾値を設定することができる。
【００２１】
第６の発明は、第５の発明に係る電流制限回路（１００、１００ｄ）において、
前記分圧抵抗（Ｒｄ１、Ｒｄ２、Ｒｄ３、Ｒｄ４）は、１ｋΩ以上１ＭΩ以下の抵抗であることを特徴とする。これにより、抵抗値が比較的大きく、チップ内の面積を大きく取られないで済む抵抗により、電流制限回路を構成することができる。
【００２２】
第７の発明は、第１〜６のいずれか１つの発明に係る電流制限回路（１００、１００ｄ）において、
コンパレータ（３０、３０ｄ）を備え、
前記ベース電圧監視回路（１０、１０ｄ）により検出された前記ベース電圧は、前記コンパレータ（３０、３０ｄ）の反転入力端子に入力され、前記閾値設定回路（２０、２０ａ、２０ｂ、２０ｃ、２０ｄ）により設定された前記閾値電圧は前記コンパレータ（３０、３０ｄ）の非反転端子に入力されて比較されることを特徴とする。これにより、ベース電圧と所定の閾値の比較を正確に行うことができる。
【００２３】
第８の発明は、第７の発明に係る電流制限回路において、
制御手段（４０、４０ｄ）を備え、
前記コンパレータ（３０、３０ｄ）の比較結果は前記制御手段（４０、４０ｄ）に入力され、前記制御手段（４０、４０ｄ）が前記ベース電流を制限する制御を行うことを特徴とする。これにより、制御手段により、容易に電流制限制御を実現することができる。
【００２４】
第９の発明に係る集積回路装置は、第１〜８のいずれか１つの発明に係る電流制限回路（１００、１００ｄ）を備えたことを特徴とする。これにより、集積回路装置の破壊を防止することができる。
【００２５】
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例に過ぎず、図示の態様に限定されるものではない。
【発明の効果】
【００２６】
本発明によれば、低抵抗を用いることなく、小さなチップ面積で電流制限回路を実現することができる。
【発明を実施するための最良の形態】
【００２７】
以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。
【００２８】
図１は、本発明の実施の形態に係る電流制限回路１００を示す回路図である。なお、今までの説明と同様の構成要素については、同一の参照符号を付し、その説明を省略する。
【００２９】
図１において、実施の形態に係る電流制限回路１００の主要構成要素は、出力端子Ｖｏと、トランジスタＱ１，Ｑ２と、ベース電圧監視回路１０と、閾値設定回路２０と、コンパレータ３０と、制御手段４０と、電流源Ｉ１、Ｉｄとから構成される。
【００３０】
トランジスタＱ１、Ｑ２は、出力端子Ｖｏからオン又はオフ信号を出力するためのスイッチング素子である。なお、本実施の形態においては、トランジスタＱ１に本発明の電流制限回路１００を適用する例について説明する。従って、トランジスタＱ２の詳細な回路構成は省略してあるが、トランジスタＱ１における態様を同様に適用することができる。なお、本発明をトランジスタＱ２に適用する態様については、図８において後述する。
【００３１】
ベース電圧監視回路１０は、トランジスタＱ１のベース電圧Ｖｂを監視するための回路である。ベース電圧監視回路１０は、トランジスタＱ１のベース電極と、ベース電極寄生抵抗ｒｂと、接続点Ｂと、抵抗Ｒ３とを含む回路である。
【００３２】
寄生抵抗ｒｂは、トランジスタＱ１のベース電極に寄生的に存在する抵抗であり、理論上の理想的なトランジスタＱ１では存在しないが、実際のトランジスタＱ１には存在する、図らずも存在する抵抗である。従って、実際の回路では、寄生抵抗ｒｂは抵抗として顕在化させないが、本実施の形態に係る電流制限回路１００では、かかる寄生抵抗を利用してトランジスタＱ１のベース電圧を検出しているため、回路図上も顕在化してある。寄生抵抗ｒｂは、その大きさは一般的には数１００Ω程度である。
【００３３】
電流源Ｉ１は、トランジスタＱ１のベース電極にベース電流Ｉｂを供給するための電流源である。電流源Ｉ１から供給された電流は、接続点Ｂからベース電流Ｉｂとして、トランジスタＱ１のベース電極に供給される。従って、この電流を制御することにより、トランジスタＱ１の出力電流（コレクタ電流）を制御することができる。
【００３４】
なお、接続点Ｂから接地されている抵抗Ｒ３は、リーク吸収用の抵抗である。
【００３５】
ここで、接続点Ｂにおける電圧は、ベース電圧Ｖｂの電圧を示している。本実施の形態に係る電流制御回路１００では、このベース電圧Ｖｂを検出して監視することにより、トランジスタＱ１の出力電流の過大電流を防止する電流制限制御を行う。ベース電圧Ｖｂは、コンパレータ３０の反転入力端子に接続されており、これにより所定の閾値を超えたか否かが監視されるように構成されている。
【００３６】
閾値設定回路２０は、ベース電圧Ｖｂとの比較用の閾値を設定するための回路である。閾値設定回路２０は、ダイオードＤ１、Ｄ２の直列接続からなる基準電圧発生回路２１と、抵抗Ｒｄ１、Ｒｄ２の直列接続からなる分圧回路２２とから構成される。また、接続点Ａが、コンパレータ３０の非反転入力端子に接続されている。
【００３７】
ダイオードＤ１、Ｄ２の直列接続からなる基準電圧発生回路２１は、所定の閾値電圧設定の基準となる基準電圧を作るための回路である。ダイオードＤ１、Ｄ２は、電源供給ラインＶｃｃ側からから低いアース電位に向かって、順方向に直列接続されており、電源供給ラインＶｃｃ側にある電流源Ｉｄから電流の供給を受けている。これにより、トランジスタＱ１のベース−エミッタ間と同様の半導体構造となり、ダイオードＤ１、Ｄ２に十分な電流を与えることにより、各々のダイオードＤ１、Ｄ２は、トランジスタＱ１のベース−エミッタ間の電圧特性を示すことになる。具体的には、通常動作時には、各々のダイオードＤ１、Ｄ２が、約０．６〜０．７Ｖの電圧となる。これにより、トランジスタＱ１の特性に合致した所定の閾値を設定することができる。
【００３８】
また、ダイオードＤ１、Ｄ２は、トランジスタＱ１とほぼ同様の温度変化特性を有することが好ましい。これにより、トランジスタＱ１が温度変化によりその値が変化しても、閾値を設定している基準電圧であるＤ点の電位Ｖｄも同様の温度特性を示せば、それらの変化を考慮に入れる必要が無くなるからである。
【００３９】
なお、図１に係る電流制限回路１００の基準電圧発生回路２１には、ダイオードＤ１、Ｄ２の直列接続のみからなる例が示されているが、他に調整用の抵抗等が含まれていてもよいし、トランジスタ等の他の半導体素子が用いられてもよい。
【００４０】
分圧回路２２は、ダイオードＤ１、Ｄ２の直列接続により生じた接続点Ｄにおける基準電圧Ｖｄを、抵抗Ｒｄ１、Ｒｄ２の分圧により所定の閾値電圧を設定するための回路であり、接続点Ｄから、ダイオードＤ１、Ｄ２の基準電圧発生回路２１に並列接続されて設けられている。ダイオードＤ１、Ｄ２とトランジスタＱ１の半導体特性が完全に同一であれば、このような分圧回路２２を設けなくともよいが、微妙に誤差がある場合もあり得るので、このように一旦高い基準電圧Ｖｄを設定した後、分圧回路２２でその分圧（Ｖｄ・Ｒｄ１）／（Ｒｄ１＋Ｒｄ２）を取ることにより、閾値電圧Ｖｔｈの微調整が可能となるので、このように構成してもよい。
【００４１】
抵抗Ｒｄ１、Ｒｄ２は、無理に小さな抵抗を用いる必要は無く、例えば１ｋΩ以上１ＭΩ以下の抵抗でよく、数１００ｋΩの抵抗であってもよい。分圧回路２２では、トランジスタＱ１の温度変化をも考慮した基準電圧Ｖｄが基準電圧発生回路２１で得られるので、閾値Ｖｔｈを適切に設定するような抵抗比を有する抵抗Ｒｄ１、Ｒｄ２を設けるだけでよい。無理に低抵抗を作る必要が無いので、チップ上の面積もさほど大きくする必要がなく、省スペースでチップ内に電流制限回路１００用の所定の閾値を設定することができる。
【００４２】
接続点Ａは、コンパレータ３０の非反転入力端子に接続されており、所定の閾値電圧Ｖｔｈを設定している。
【００４３】
コンパレータ３０は、非反転入力端子に入力された所定の閾値電圧Ｖｔｈと、反転入力端子に入力されたトランジスタＱ１のベース電圧Ｖｂとを比較し、ベース電圧Ｖｂが閾値電圧Ｖｔｈを超えているときには、Ｌ（ロー）信号を出力し、制御手段４０に送る。一方、ベース電圧Ｖｂが閾値電圧Ｖｔｈより低ければ、Ｈ（ハイ）信号を出力し、やはり制御手段４０に送る。
【００４４】
制御手段４０は、コンパレータ３０から入力された制御指示信号に基づき、電流源Ｉ１、Ｉｄを制御する。本実施の形態に係る電流制限装置１００では、コンパレータ３０からＬ信号が入力されたら、電流源Ｉ１の出力を制限してトランジスタＱ１に流れ込むベース電流Ｉｂを制限することにより、その出力電流を制限する制御を行う。一方、コンパレータ３０からＨ信号が入力されたときには、そのまま、トランジスタＱ１の電流制限を行うことなく動作を継続する。
【００４５】
次に、図２を用いて、本実施の形態に係る電流制限装置１００の原理説明を行う。図２は、トランジスタＱ１のベース電圧Ｖｂとコレクタ電流Ｉｃとの関係を示した特性図である。図２において、横軸はベース電圧Ｖｂ、縦軸はコレクタ電流Ｉｃを示しているが、理想特性曲線Ｌでは、通常動作点のベース電圧Ｖｂ＝Ｖｂ１と、破壊寸前のときのベース電圧Ｖｂ３との差が極めて小さい。これは、ベース電圧Ｖｂの通常動作点における電圧ＶＢＥは、約０．６〜０．７Ｖを示し、それより印加電圧が増加しても、その値は変化しないと考えられているためである。理論的には、Ｖｂ（＝ＶＢＥ）は、このような特性を示すと考えられている。
【００４６】
しかしながら、実際のトランジスタデバイスＱ１においては、ベース電極、エミッタ電極、コレクタ電極の各々の電極に、寄生抵抗ｒｂ、ｒｅ、ｒｃが存在する。本発明においては、ベース電極の寄生抵抗ｒｂを対象としているので、これについて考える。ベース電極の寄生抵抗ｒｂにより、実際の特性曲線Ｍは、Ｖｂのとり得る電圧に電圧幅が出てくる。
【００４７】
図２においては、トランジスタＱ１が通常動作するコレクタ電流Ｉｃ＝Ｉｃ１の点においては、理想特性曲線Ｌと実際の特性曲線Ｍとでほぼ同一のベース電圧Ｖｂ＝Ｖｂ１を示しているが、トランジスタＱ１が破壊寸前となるコレクタ電流Ｉｃ＝Ｉｃ２の点では、理想曲線Ｌのベース電圧ＶｂはＶｂ＝Ｖｂ３であり、Ｖｂ１との値の差が少ない。これに対し、現実の特性曲線Ｍでは、コレクタ電流Ｉｃ＝Ｉｃ２の点では、ベース電圧ＶｂがＶｂ＝Ｖｂ２となり、Ｖｂ１との差が大きくなっている。よって、理想特性曲線Ｌにおいては、ベース電圧Ｖｂの破壊寸前の点と通常動作点との差△ＶＢＥＬ＝（Ｖｂ３−Ｖｂ１）が小さく、この間に閾値を設定することは極めて困難である。これに対し、実際の特性曲線Ｍにおいては、破壊寸前の点Ｖｂ２と通常動作点Ｖｂ１との差△ＶＢＥＭ＝（Ｖｂ２−Ｖｂ１）が大きいので、この間に閾値設定回路２０により閾値Ｖｔｈを設定することが可能となる。
【００４８】
従って、ベース電圧Ｖｂに閾値Ｖｔｈを設定してベース電圧Ｖｂを監視するようにし、Ｖｂ＝Ｖｔｈを超えたときにベース電流Ｉｂが増加しないように制御すれば、トランジスタＱ１が破壊するコレクタ電流Ｉｃ＝Ｉｃ２に達するのを防止することができ、コレクタ電流Ｉｃを直接的に監視しなくても出力電流制限を行うことができる。
【００４９】
ここで、トランジスタＱ１の理想特性曲線Ｌと実際の特性曲線Ｍの通常動作点と破壊寸前点のベース電圧差△ＶＢＥについて、一例を挙げて比較する。例えば、理想特性曲線Ｌにおいて、半導体の基準温度における基準電圧をＶＴとし、通常動作時のコレクタ電流がＩｃ１＝０．５Ａのとき、破壊寸前のコレクタ電流がＩｃ２＝１．０Ａであるとすると、ベース電圧差は△ＶＢＥＬ＝ＶＴｌｎ（1／２）＝１８ｍＶの差しか発生しない。一方、寄生抵抗ｒｂを含んだ実際の特性曲線Ｍの場合には、△ＶＢＥＭ＝ＶＴｌｎ（１／２）＋ｒｂ×Ｉｂ＝１８ｍＶ＋ｒｂ×Ｉｂとなる。従って、ｒｂ×Ｉｂ分の電圧差ができ、この間に所定の閾値電圧Ｖｔｈを設定することにより、破壊寸前の手前で電流制限をかけることができ、トランジスタＱ１の破壊を防止することができる。
【００５０】
図３は、本実施の形態に係る電流制限回路１００の出力電圧−出力電流特性（Ｖｏ−Ｉｏ特性）を示した図である。図３に示すように、本実施の形態に係る電流制限回路１００が設けられておらず、電流制限が無い場合には、出力電圧の増加に伴って出力電流も増加し続けてトランジスタＱ１が破壊してしまうのに対し、本実施の形態に係る電流制限回路によれば、ベース電圧Ｖｂに制限を設けることにより、出力電圧が増加しても出力電流には制限がかけられており、トランジスタＱ１の破壊を防止できることが示されている。
【００５１】
なお、破壊寸前時のトランジスタＱ１は発熱してきており、そのベース電圧の温度特性△Ｖｂｔは、およそ△Ｖｂｔ＝−２ｍＶ／℃の温度特性を持っている。一方、図１において説明した閾値設定回路２０の基準電圧発生回路２１において、トランジスタＱ１と同じ温度特性のダイオードＤ１、Ｄ２を適用すれば、閾値Ｖｔｈの温度特性△Ｖｔｈｔは、△Ｖｔｈｔ＝−２ｍＶ／℃×２×Ｒｄ１／（Ｒｄ１＋Ｒｄ２）の温度特性を持つ。従って、例えば、Ｒｄ１＝Ｒｄ２の場合には、△Ｖｂｔと△Ｖｔｈｔの温度特性はほぼ同じ値となり、温度による変動を抑えることができる。これにより、図９において説明した従来回路の出力電流検出用低抵抗Ｒ１０、Ｒ２０を使用することなく電流制限回路を構成することができる。
【００５２】
図４は、図１の変形例である実施の形態を示した全体回路構成図である。図４において、トランジスタＱ１の寄生抵抗ｒｂに加え、ベース端子に外付け接続した抵抗Ｒｂを設けた点で図１の態様と異なっている。なお、他の構成要素については、図１に示した構成要素と同様であるので、同一の参照符号を付してその説明を省略する。
【００５３】
図４において、トランジスタＱ１のベース端子に抵抗Ｒｂを接続したことにより、その実際の合成抵抗はＲ１＝Ｒｂ＋ｒｂとなっている。従って、図２で説明した△ＶＢＥＭ＝（Ｖｂ２−Ｖｂ１）の値を、寄生抵抗ｒｂのみの場合よりも、更に大きな電位差とすることができる。図２で説明した具体的な例に当てはめると、△ＶＢＥＭ＝ＶＴｌｎ（１／２）＋Ｒ１・Ｉｂ＝１８ｍＶ＋（Ｒｂ＋ｒｂ）・Ｉｂ〔Ｖ〕となり、外付け抵抗Ｒｂ分電位差を大きくできることが分かる。
【００５４】
これにより、例えば寄生抵抗ｒｂの値が小さいときに、もっとベース電圧変化幅を大きくして閾値Ｖｔｈの設定を容易にしたり、閾値Ｖｔｈの値が設定し易いベース電圧特性となるように調整したりすることができる。例えば、外付け抵抗Ｒｂは、１００Ω以上１０ｋΩ以下、好ましくは１ｋΩ以上５ｋΩ以下の値であってよく、最適には数ｋΩ程度の値であってよい。なお、図２においては、寄生抵抗ｒｂが全体として寄生抵抗を含むＲ１に置き換わったと考えれば、図２の特性曲線をそのまま適用することができ、同じように閾値設定を行うことができる。
【００５５】
このように、本実施の形態のように、単に寄生抵抗ｒｂを利用するだけでなく、積極的に外付け抵抗Ｒｂを付加することによっても、電流制限回路１００を構成することができる。
【００５６】
次に、本実施の形態に係る電流制限回路１００の、図１及び図４とは異なる態様の閾値設定回路２０について説明する。なお、図１及び図４と同様の役割を果たす構成要素には、同一の参照符号を用いるものとする。
【００５７】
図５は、閾値設定回路２０ａが、基準電圧発生回路２１ａである電源Ｖｚと、トランジスタＱ３と電圧調整用の抵抗Ｒｑ３により構成された態様を示した回路図である。
【００５８】
図５において、基準電圧発生回路２１ａには、固定基準電圧Ｖｄを供給する電源Ｖｚが適用されている。別の所で、ベース電圧Ｖｂと同様の温度変化をする特性が担保できれば、基準電圧発生回路２１ａは、このように固定電圧を供給する電源等や、電流源と抵抗の組み合わせであってもよい。
【００５９】
一方、図５に係る閾値設定回路２０ａの分圧回路２２ａは、抵抗Ｒｑ３とトランジスタＱ３とから構成されている。トランジスタＱ３は、図１又は図４におけるトランジスタＱ１とほぼ同じ温度特性を有するトランジスタＱ３が適用されている。このように、基準電圧発生回路２１ａには、温度変化の少ない電源等の固定電圧供給手段を適用し、分圧回路２２ａの方には、トランジスタＱ１と同じ特性のトランジスタＱ３を適用し、閾値設定回路２０ａ全体としてトランジスタＱ１と同様の温度変化を示すように構成してもよい。なお、抵抗Ｒｑ３は電圧調整用の抵抗であり、トランジスタＱ１とトランジスタＱ３の微妙な電位差を調整するために設けてよい。
【００６０】
本実施の態様のように、トランジスタＱ１と同種のトランジスタＱ３を対照的に閾値設定に利用することにより、部品の種類の違いによる温度特性の微妙な相違等をあまり考慮しなくても、労せずして閾値設定回路を組むことができる。
【００６１】
図６は、図１、図４及び図５とは異なる態様の閾値設定回路２０ｂを示した回路図である。図６に係る本実施の形態の態様においては、閾値設定回路２０ｂが明確に基準電圧発生回路２１と分圧回路２２に分けて構成されておらず、両者を兼ねた構成となっている。
【００６２】
図６において、閾値設定回路２０ｂは、ダイオードＤ１と、抵抗Ｒｄ１とから構成されている。ダイオードＤ１とトランジスタＱ１は、同様の温度特性を有する半導体素子が用いられるように構成されており、これによりトランジスタＱ１と略同じ温度変化特性で変化する閾値設定を行うことができる。なお、抵抗Ｒｄ１は、電圧調整用の抵抗であり、必要に応じて設けられてよい。
【００６３】
このように、トランジスタＱ１とほぼ同様の温度特性を有するダイオードＤ１を用意することができれば、分圧調整を行うことなく、本実施の形態に係る閾値設定回路２０ｂのように、簡素な回路構成としてもよい。これにより、電流制限回路１００のチップ面積を縮小し、かつ部品コストも下げることができる。
【００６４】
図７は、図１、図４〜６とは異なる態様の本実施の形態に係る閾値設定回路２０ｃの回路図である。図７において、閾値設定回路２０ｃは、ｎ個のダイオードＤ１、・・・Ｄｎの直列接続からなる基準電圧発生回路２１と、抵抗Ｒｄ１、Ｒｄ２とからなる分圧回路２２ｃとから構成される。
【００６５】
図７において、基準電圧発生回路２１ｃは、ｎ個のダイオードＤ１、・・・Ｄｎからなる直列接続回路で構成され、全体として安定した基準電圧Ｖｄを得るようにしている。また、分圧回路２２ｃを構成する抵抗Ｒｄ１、Ｒｄ２は、得られた基準電圧Ｖｄから、所望の閾値電圧Ｖｔｈを得るように分圧回路を構成している。分圧回路２２ｃで得られる閾値電圧Ｖｔｈは、単純に基準電圧Ｖｄを抵抗比で分配することにより設定できるので、ダイオードＤ１、・・・Ｄｎがｎ個になったとしても、分圧回路２２ｃ自体は２つの抵抗で構成することができる。
【００６６】
なお、図５〜７において説明した態様において、図１及び図４の態様と同様に、抵抗Ｒｑ３、Ｒｄ１、Ｒｄ２は総て１ｋΩ以上から数１００ｋΩ程度の大きさの抵抗を適用してよい。１ｋΩ程度の低抵抗を作るためには、数１００Ωの抵抗を並列接続して作るために大きな面積を要するが、本実施の形態に係る閾値設定回路２０ａ、２０ｂ、２０ｃによれば、１ｋΩ以上１ＭΩ以下の抵抗を使用することができるので、集積回路装置のチップ上の面積をあまり大きく取ることなく電流制限回路１００を構成することができる。
【００６７】
図８は、図１及び図４において説明した電流制限回路１００のＨ出力側のトランジスタＱ２に、本発明の電流制限回路１００ｄを適用した態様を示した回路図である。
【００６８】
図８において、出力端子Ｖｏから.出力される電圧は、Ｈレベルの電源電圧Ｖｃｃが出力される点が図１乃至図７の回路と異なる。トランジスタＱ２には、電流源Ｉ２からベース電流Ｉｂが供給され、その出力電流をＶｏから出力するように構成されている。トランジスタＱ２のベース電極には、寄生抵抗を含む抵抗Ｒ２が設けられている。これは、寄生抵抗のみであってもよいし、外付け抵抗を含んでもよい。例えば、寄生抵抗は、数１００Ω程度の値であってよく、外付け抵抗を用いる場合は、１００Ω以上１０ｋΩ以下、好ましくは１ｋΩ以上５ｋΩ以下、最適には数ｋΩ程度の抵抗を用いるようにしてよい。
【００６９】
ベース電圧監視回路１０ｄは、接続点Ｂ’におけるベース電圧Ｖｂを、出力端子Ｖｏのラインを基準に監視し、その電圧は、コンパレータ３０ｄの反転入力端子に入力されるようになっている。
【００７０】
また、閾値設定回路２０ｄは、図１及び図４と同様に、基準電圧発生回路２１ｄと分圧回路２２ｄとから構成されている。基準電圧発生回路２１ｄは、やはり図１及び図４と同様に、ダイオードＤ３、Ｄ４の直列接続を含んで構成され、分圧回路２２ｄは、接続点Ｄ’における基準電圧Ｖｄを、Ｒｄ３とＲｄ４により分圧して閾値を設定し、設定された閾値はコンパレータ３０ｄの非反転入力端子に入力されるように構成されている。電位の基準は、出力端子Ｖｏの接続ラインが基準となっている。
【００７１】
コンパレータ３０ｄによる比較結果に基づき、制御手段４０ｄが制御され、検出されたベース電圧Ｖｂが所定の閾値Ｖｔｈを超えたときには、制御手段４０ｄにより電流源Ｉ２の電流が制御され、トランジスタＱ２のベース端子に流れるベース電流Ｉｂが制限され、トランジスタＱ２の出力電流が制限され、トランジスタＱ２の破壊を防止するようになっている。
【００７２】
以上のように、Ｈレベル信号出力側に適用した電流制限回路１００ｄは、電位の基準ラインが、接地電位ではなく、出力端子Ｖｏに接続されているラインとなっている以外は、図１及び図４に係るＬレベル出力側の電流制限回路１００と同様である。よって、図５乃至図７に係る閾値設定回路２０ａ、２０ｂ、２０ｃの態様も、図８のＨ信号側の電流制限回路１００ｄに同じように適用してよい。
【００７３】
このように、本発明に係る電流制限回路は、Ｌレベル出力側のトランジスタＱ１と、Ｈレベル出力側のトランジスタＱ２の双方に適用することができる。
【００７４】
また、本発明は、Ｌレベル出力側とＨレベル出力側の両方のトランジスタＱ１、Ｑ２に適用してもよい。このように構成することにより、より安全性の高い電流制限回路１００、１００ｄとすることができる。
【００７５】
更に、本発明に係る電流制限回路は、集積回路装置（図示せず）に好適に搭載可能であり、チップ上の電流制限回路として特に効果的に機能し、トランジスタ破壊に基づく集積回路装置の破壊を効果的に防止することができる。
【００７６】
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。
【図面の簡単な説明】
【００７７】
【図１】本発明の実施の形態に係る電流制限回路１００を示す回路図である。
【図２】トランジスタＱ１のベース電圧Ｖｂとコレクタ電流Ｉｃとの関係特性図である。
【図３】本実施の形態に係る電流制限回路１００の出力電圧−出力電流特性図である。
【図４】図１の変形例である実施の形態を示した全体回路構成図である。
【図５】閾値設定回路２０ａの、図１及び図４とは異なる態様を示した回路図である。
【図６】図１、図４及び図５とは異なる態様の閾値設定回路２０ｂを示した回路図である。
【図７】図１、図４〜６とは異なる態様の閾値設定回路２０ｃの回路図である。
【図８】Ｈ出力側のトランジスタＱ２に、本発明に係る電流制限回路１００ｄを適用した態様を示した回路図である。
【図９】従来の電流制限回路を示した回路図である。
【符号の説明】
【００７８】
１０    ベース電圧監視回路
２０、２０ａ、２０ｂ、２０ｃ、２０ｄ    閾値設定回路
２１、２１ａ、２１ｃ、２１ｄ    基準電圧発生回路
２２、２２ａ、２２ｃ、２２ｄ    分圧回路
３０、３０ｄ、３５    コンパレータ
４０、４０ｄ、４５    制御手段
１００、１００ｄ    電流制限回路
【図１】
2008206359.tif 000003
【図２】
2008206359.tif 000004
【図３】
2008206359.tif 000005
【図４】
2008206359.tif 000006
【図５】
2008206359.tif 000007
【図６】
2008206359.tif 000008
【図７】
2008206359.tif 000009
【図８】
2008206359.tif 000010
【図９】
2008206359.tif 000011