(57)【要約】【課題】半導体スイッチング素子のゲート閾値電圧が所望の値からずれていても、容易に所望のスイッチング制御が可能な半導体スイッチング素子の駆動回路を得る。【解決手段】ゲート駆動回路１６ｃ内に、半導体スイッチング素子１のターンオン時におけるミラー期間のゲート・エミッタ間電圧をゲート閾値電圧として検出する手段と、ゲート閾値電圧基準値と検出されたゲート閾値電圧との差分に応じてエミッタ電位Veを変位させる手段とを備える。【選択図】図６
2008048569.tif 000002
【特許請求の範囲】
【請求項１】
半導体スイッチング素子を駆動制御する駆動回路において、上記半導体スイッチング素子のゲート閾値電圧と所望のゲート閾値電圧であるゲート閾値電圧基準値との差分に応じて上記半導体スイッチング素子のエミッタ電位を補正するエミッタ電位補正手段を備えたことを特徴とする半導体スイッチング素子の駆動回路。
【請求項２】
上記エミッタ電位補正手段は、エミッタ電位の補正量情報を該駆動回路の電源オンオフに拘わらず記憶する手段を有し、該記憶された補正量情報に基づいてエミッタ電位を補正することを特徴とする請求項１記載の半導体スイッチング素子の駆動回路。
【請求項３】
上記半導体スイッチング素子のゲート閾値電圧を外部から入力して設定する手段と、該ゲート閾値電圧と上記ゲート閾値電圧基準値との差分を検出する差分検出手段とを備えたことを特徴とする請求項１または２記載の半導体スイッチング素子の駆動回路。
【請求項４】
上記半導体スイッチング素子のゲート閾値電圧を検出するゲート閾値電圧検出手段と検出された該ゲート閾値電圧と上記ゲート閾値電圧基準値との差分を検出する差分検出手段とを備えたことを特徴とする請求項１記載の半導体スイッチング素子の駆動回路。
【請求項５】
上記ゲート閾値電圧検出手段は、上記半導体スイッチング素子のターンオン動作時にゲートに印加される電圧が一定電圧となるミラー期間のゲート・エミッタ間電圧を上記ゲート閾値電圧として検出することを特徴とする請求項４記載の半導体スイッチング素子の駆動回路。
【請求項６】
上記半導体スイッチング素子の駆動制御に先だって、ゲート閾値電圧検出用のパルス電圧をゲートに与える手段を備え、該パルス電圧による上記半導体スイッチング素子のターンオン動作時に上記ゲート閾値電圧検出手段は上記ゲート閾値電圧を検出することを特徴とする請求項４または５記載の半導体スイッチング素子の駆動回路。
【請求項７】
上記半導体スイッチング素子は、直流電圧が印加された正極、負極の母線間に接続されて直流−交流変換する電力変換器の構成要素であり、上記直流電圧が上記母線間に印加された状態で上記ゲート閾値電圧検出手段は上記ゲート閾値電圧を検出することを特徴とする請求項６記載の半導体スイッチング素子の駆動回路。
【請求項８】
上記半導体スイッチング素子は、直流電圧が印加された正極、負極の母線間に接続されて直流−交流変換する電力変換器の構成要素であり、該電力変換器の出力電流が０となる時点を検出する手段を有し、上記ゲート閾値電圧検出手段は、上記出力電流が０となる時点でのみ上記ゲート閾値電圧を検出することを特徴とする請求項４または５記載の半導体スイッチング素子の駆動回路。
【請求項９】
上記エミッタ電位補正手段は、予め設定された複数のエミッタ電位レベルの中から１つのエミッタ電位レベルを選択してエミッタ電位を補正することを特徴とする請求項１〜８のいずれかに記載の半導体スイッチング素子の駆動回路。
【請求項１０】
上記エミッタ電位補正手段は、上記半導体スイッチング素子へのターンオン指令直後の第１の所定期間のみ、あるいは該第１の所定期間と上記半導体スイッチング素子へのターンオフ指令直後の第２の所定期間とを合わせた期間のみエミッタ電位を変位させることを特徴とする請求項１〜９のいずれかに記載の半導体スイッチング素子の駆動回路。
【請求項１１】
複数の半導体スイッチング素子を並列接続して構成される電力変換装置において、並列接続された上記複数の半導体スイッチング素子の各駆動回路が上記１〜１０のいずれかに記載の半導体スイッチング素子の駆動回路であって、上記各駆動回路が用いる上記ゲート閾値電圧基準値を該各駆動回路間で共通としたことを特徴とする電力変換装置。
【請求項１２】
並列接続される上記各半導体スイッチング素子の各出力端子は、それぞれインダクタンス値の等しいリアクトルを介して負荷に接続されることを特徴とする請求項１１記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体スイッチング素子の駆動回路に関し、特に半導体スイッチング素子の電気的特性を補正する技術に関するものである。
【背景技術】
【０００２】
電力変換装置に用いられているＩＧＢＴ（Insulated Gate Bipolar Transistor)などの半導体スイッチング素子では、ゲートに電圧を印加することによりスイッチング動作し、正バイアス時にオン状態、負バイアス時にオフ状態となる。ＩＧＢＴのコレクタ−エミッタ端子間に所定の電圧（例えば１０Ｖ）を印加した状態において、ゲート・エミッタ間に電圧を徐々に印加していき、ＩＧＢＴに電流が流れ始めるときのゲート・エミッタ間電圧を、ゲート・エミッタ間閾値電圧（以下ゲート閾値電圧）という。ＩＧＢＴを複数個並列接続した場合、各ＩＧＢＴはそれぞれのゲート閾値電圧に応じてスイッチング動作するため、並列接続されたＩＧＢＴのゲート閾値電圧にばらつきがあった場合、スイッチング動作のタイミングにばらつきが生じる。このため、並列接続したＩＧＢＴ間で分担する電流にアンバランスが生じ、素子温度の差異を招くなど信頼性に問題が生じる。
【０００３】
このような問題点を改善する従来のゲート駆動回路では、ゲート制御出力信号の電位を変位させるオフセット回路を設け、オフセット回路により複数の半導体スイッチング素子のゲート閾値電圧の違いに相当する電位分、ゲート制御出力信号にオフセットをかけてスイッチングのタイミングを一致させ、電圧分担や電流分担偏りを改善している（例えば、特許文献１参照）。
【０００４】
また、従来の別例によるゲート駆動回路では、並列接続している半導体スイッチング素子のコレクタ電流（主電流）検出手段および半導体スイッチング素子を駆動するゲート電圧のオフセット回路を設けて、並列接続した電力用半導体素子のコレクタ電流差に応じてゲート電圧のオフセット量を設定する（例えば、特許文献２参照）。
【０００５】
【特許文献１】特開２００３−１６９４６５号公報
【特許文献２】特開２００４−２２９３８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
これらの従来のゲート駆動回路では、いずれもオフセット回路を設けてゲート制御信号を調整するもので、並列接続している複数の半導体スイッチング素子のゲート閾値電圧が異なるものであっても、ゲート電圧の最大電位を変位させ、該最大電位とゲート閾値電圧との差を揃えることによりターンオフ動作のタイミング差をなくすものである。しかしながら、ゲート電圧の最大電位を変位させるためには、駆動回路の電源電圧を変位させる必要があり、半導体スイッチング素子の所望の特性が得られないなど信頼性に問題があった。また、並列素子間で特性をそれぞれ検出して比較し、比較結果に基づいて的確に補正量を設定するのは容易ではなく、特に３個以上の半導体スイッチング素子のスイッチング動作のタイミングを揃えるのはさらに複雑となるものであった。
【０００７】
この発明は上記のような問題点を解決するためになされたもので、半導体スイッチング素子のゲート閾値電圧が所望の値からずれていても、容易に所望のスイッチング制御が可能な半導体スイッチング素子の駆動回路を得ることを目的とする。さらに、複数の半導体スイッチング素子を並列接続して構成される電力変換装置において、並列接続された半導体スイッチング素子のゲート閾値電圧にばらつきがあっても、スイッチングのタイミングを容易で確実に一致させて、素子間の出力アンバランスのない電力変換装置を得ることを第２の目的とする。
【課題を解決するための手段】
【０００８】
第１の発明による半導体スイッチング素子の駆動回路は、半導体スイッチング素子のゲート閾値電圧と所望のゲート閾値電圧であるゲート閾値電圧基準値との差分に応じて上記半導体スイッチング素子のエミッタ電位を補正するエミッタ電位補正手段を備えたものである。
【０００９】
また第２の発明による電力変換装置は、複数の半導体スイッチング素子を並列接続して構成され、並列接続された上記複数の半導体スイッチング素子の各駆動回路が上記第１の発明による半導体スイッチング素子の駆動回路であって、上記各駆動回路が用いる上記ゲート閾値電圧基準値を該各駆動回路間で共通としたものである。
【発明の効果】
【００１０】
第１の発明によると、半導体スイッチング素子の駆動回路にエミッタ電位補正手段を備えて、ゲート閾値電圧とゲート閾値電圧基準値との差分に応じてエミッタ電位を補正するようにしたため、スイッチング動作のタイミングずれを容易に補正でき所望のスイッチング制御が可能となる。
【００１１】
また、第２の発明による電力変換装置では、並列接続された複数の半導体スイッチング素子の各駆動回路に上記第１の発明による半導体スイッチング素子の駆動回路を用い、上記各駆動回路が用いるゲート閾値電圧基準値を該各駆動回路間で共通としたため、スイッチングのタイミングを容易で確実に一致させて、素子間のアンバランスを防止できる。
【発明を実施するための最良の形態】
【００１２】
実施の形態１．
以下、この発明の実施の形態１による半導体スイッチング素子の駆動回路について説明する。図１は、この発明の実施の形態１による半導体スイッチング素子の駆動回路の主要部の構成を示す図である。
図１に示すように、半導体スイッチング素子（ＩＧＢＴ）１には逆並列にダイオード２が接続され、駆動回路としてのゲート駆動回路１６により駆動制御される。外部ゲート指令発生回路４からの指令に基づいてオン信号用トランジスタ２９がオンすると、ゲート駆動回路１６の電源２７から電源電圧Vccがゲート抵抗１１を介して半導体スイッチング素子１のゲートＧに印加され半導体スイッチング素子１はオン状態となる。オフ信号用トランジスタ３０がオンすると、電源電圧Vccは遮断され半導体スイッチング素子１はオフ状態となる。このように、半導体スイッチング素子１は外部ゲート指令発生回路４からの指令に基づいたゲート駆動信号に応じてオンオフ動作をする。
【００１３】
また、ゲート駆動回路１６はエミッタ電位補正手段となる基準エミッタ電位補正部２８を備え、基準エミッタ電位補正部２８は、可変レギュレータ２０、抵抗２６ａおよび可変抵抗３６を有し、抵抗２６ａと可変抵抗３６の比に応じて可変レギュレータから出力される電圧を半導体スイッチング素子１のエミッタＥの電位として所定の電圧Veを印加する。可変レギュレータ２０の出力は可変抵抗３６の抵抗値に応じて変化するため、エミッタ電位Veを所望の値に設定できる。この場合、所望のゲート閾値電圧であるゲート閾値電圧基準値と実際のゲート閾値電圧との差分に応じて可変抵抗３６の抵抗値を変えて、該差分と同じ電圧分、エミッタ電位Veを変位させる。
【００１４】
なお、半導体スイッチング素子１のゲート閾値電圧は、予め当該素子のゲート閾値電圧を検出して取得しておいてもよいが、素子の製造時に決定された該素子の電気的特性を記載したデータシートから得ても良い。
【００１５】
ところで、半導体スイッチング素子１は、エミッタ電位Veがゲート駆動電圧であるゲート・エミッタ間電圧の基準電位となる。電源電圧Vccが半導体スイッチング素子１のゲートＧに印加されて半導体スイッチング素子１がオン状態のとき、ゲート・エミッタ間電圧は（Vcc−Ve）であり、半導体スイッチング素子１がオフ状態のときはゲート・エミッタ間電圧は（−Ve）である。また、ゲート・エミッタ間電圧がゲート閾値電圧を超えるときオンする。この実施の形態では、ゲート閾値電圧が所望のゲート閾値電圧基準値からずれていても、基準エミッタ電位補正部２８にて差分に応じてエミッタ電位Veを補正する。
【００１６】
ＩＧＢＴ（半導体スイッチング素子１）のゲート駆動で最も一般的な、定電圧駆動の場合、ゲート閾値電圧に到達するまでのゲート電圧波形は概略下式で表すことができる。
Vge(th)＝Vcc×（１−exp（−ｔ／（Rg・Cies）））−Ve
即ち、
（Vge(th)＋Ve）／Vcc＝１−exp（−ｔ／（Rg・Cies））
ここでVge(th)はゲート閾値電圧、Vccはゲート駆動回路の電源電圧、Rgはゲート抵抗値、CiesはＩＧＢＴの入力容量、Veはゲート駆動回路のグランドから見たエミッタ電位である。この式から分かるように、ゲート閾値電圧に到達する時間を一定とするには、（Vge(th)＋Ve）が一定になるように、ゲート閾値電圧のずれ分だけ、エミッタ電位Veを調整すればよい。
即ち、ゲート閾値電圧基準値と比較して、ゲート閾値電圧が高い場合は、エミッタ電位Veを、ゲート閾値電圧基準値とゲート閾値電圧との差分だけ低くする。また、ゲート閾値電圧がゲート閾値電圧基準値より低い場合は、その差分だけエミッタ電位Veを高くすればよい。
これにより、ゲート閾値電圧をゲート閾値電圧基準値と等価にすることができ、スイッチングのタイミングがずれることなく所望のスイッチング制御が得られる。
【００１７】
このように、この実施の形態では、基準エミッタ電位補正部２８を備え、所望のゲート閾値電圧であるゲート閾値電圧基準値と実際のゲート閾値電圧との差分に応じて可変抵抗３６の抵抗値を変えることでエミッタ電位Veを変位させるため、ゲート駆動信号の電圧を変えることなく容易に信頼性よく所望のスイッチング制御が得られる。また、複数の素子間の特性の違いを検出して補正量を決定する従来のものとは異なり、ゲート閾値電圧基準値を基準として素子自身のスイッチング特性を所望のものに補正するため、素子の個数に拘わらず複数の素子のスイッチング動作のタイミングを容易に揃えることができる。
【００１８】
例えば、図２に示すように、ゲート閾値電圧がゲート閾値電圧基準値と等しい半導体スイッチング素子Ａ、ゲート閾値電圧がゲート閾値電圧基準値よりΔＶだけ高い半導体スイッチング素子Ｂ、ゲート閾値電圧がゲート閾値電圧基準値よりΔＶだけ低い半導体スイッチング素子Ｃを考える。エミッタ電位をVeとした場合、半導体スイッチング素子がオフ状態におけるゲート・エミッタ間電圧は−Veである。ゲート閾値電圧は半導体スイッチング素子に電流が流れ始めるときのゲート・エミッタ間電圧であることから、エミッタ電位Veを変位させることによりゲート閾値電圧に到達するまでの時間を等しくすることが出来る。ゲート閾値電圧が高い半導体スイッチング素子Ｂでは、エミッタ電位Veを、ゲート閾値電圧基準値と実際のゲート閾値電圧との差分ΔＶだけ低くすればよい。同様に、ゲート閾値電圧が低い半導体スイッチング素子Ｃについては、ゲート閾値電圧基準値との差分ΔＶだけエミッタ電位Veを高くすればよい。ゲート閾値電圧の異なる３個の半導体スイッチング素子Ａ、Ｂ、Ｃの各ゲート閾値電圧を全てゲート閾値電圧基準値と等価にすることができ、スイッチング動作のタイミングを容易に揃えることができる。
【００１９】
なお、可変抵抗３６の抵抗値の調整は使用者が実施しても良いが、半導体スイッチング素子１のゲート閾値電圧を外部から入力して設定する手段と、予め設定されたゲート閾値電圧基準値と入力されたゲート閾値電圧との差分を検出して該差分に応じて可変抵抗３６の抵抗値を自動調整する手段を備えても良い。この場合、データシートなどから得られる半導体スイッチング素子１のゲート閾値電圧を入力するだけで容易にエミッタ電位の補正が行える。
【００２０】
また、基準エミッタ電位補正部２８は、エミッタ電位の補正量に関する補正量情報、この場合、可変抵抗３６の抵抗値をゲート駆動回路１６の電源オンオフに拘わらず記憶する手段を備えて、この半導体スイッチング素子１を実際に使用するに先だって、エミッタ電位の補正量情報を記憶させておく。これにより、ゲート駆動回路１６の電源をオフしても、記憶された情報に従ってスイッチング制御の際にエミッタ電位を補正して用いることができ、容易で効率良くエミッタ電位を補正できる。上記のようなゲート閾値電圧を入力するものでは、入力されたゲート閾値電圧の値を記憶させるようにしても良い。
【００２１】
また、図１では可変レギュレータ２０の出力電圧を調整するために可変抵抗３６を用いた基準エミッタ電位補正部２８を示したが、図３に示すように抵抗値の異なる複数の抵抗３７ａ〜３７ｄとスイッチ３８ａ〜３８ｄを用いてもよい。この場合、ゲート閾値電圧基準値との差分に応じて適宜スイッチ３８ａ〜３８ｄを切り替えることにより抵抗３７ａ〜３７ｄの値を変え、固定的に選択された抵抗２６ｂとの分圧比で可変レギュレータ２０の出力電圧を調整する。即ち、複数の抵抗３７ａ〜３７ｄにより予め設定された複数のエミッタ電位レベルの中から１つのエミッタ電位レベルを選択してエミッタ電位を補正することになり、容易で確実にエミッタ電位を変位させることができる。
【００２２】
実施の形態２．
次に、複数の半導体スイッチング素子を並列接続して用いる場合について説明する。図４は、この発明の実施の形態２による電力変換装置の構成図であり、ダイオードが逆並列接続された半導体スイッチング素子１を２直列に接続した電力変換器４１ａ、４１ｂをそれぞれ半導体モジュールで構成し、２つの電力変換器４１ａ、４１ｂを並列接続して電力変換装置が構成される。なお、４２は負荷に交流電力が出力される交流出力点である。
【００２３】
この実施の形態では、２つの電力変換器４１ａ、４１ｂの各ゲート駆動回路１６ａ、１６ｂに実施の形態１で示したゲート駆動回路１６の構成を適用する。即ち、各ゲート駆動回路１６ａ、１６ｂにそれぞれ基準エミッタ電位補正部２８を備え、各基準エミッタ電位補正部２８で用いるゲート閾値電圧基準値を同じ値とする。これにより、電力変換器４１ａ内の２つの半導体スイッチング素子１と、電力変換器４１ｂ内の２つの半導体スイッチング素子１とは、それぞれ自身のゲート閾値電圧とゲート閾値電圧基準値の差分に応じてエミッタ電位Veが変位され、各ゲート閾値電圧を全てゲート閾値電圧基準値と等価にすることができる。このため、並列接続された半導体スイッチング素子１のスイッチング動作のタイミングを容易に揃えることができる。
なお、この実施の形態では、２つの電力変換器４１ａ、４１ｂを並列接続したものを示したが、半導体モジュールで構成される電力変換器を３個以上並列に接続しても同様の効果が得られる。また、複数の半導体スイッチング素子を１つのゲート駆動回路で駆動する半導体モジュールを用いて説明したが、半導体スイッチング素子を単独で他の半導体スイッチング素子と並列接続させても良い。
【００２４】
実施の形態３．
上記実施の形態１では、ゲート閾値電圧は既知のものを用いたが、ゲート閾値電圧を検出して用いる場合について以下に説明する。
Vccをゲート駆動回路の電源電圧、Veをエミッタ電位としたとき、半導体スイッチング素子のゲート・エミッタ間電圧はターンオン動作時において図５に示すような電圧波形１０となる。半導体スイッチング素子のゲート端子に流入するゲート電流は、まずゲート・エミッタ間の入力容量を充電する。その後、ゲート・エミッタ間電圧がゲート閾値電圧に達すると半導体スイッチング素子が導通状態となりコレクタ電流が増加していく。半導体スイッチング素子を流れるコレクタ電流が誘導負荷電流と同程度の電流値に達するとコレクタ電圧が低下し、ゲート・コレクタ間の帰還容量が放電する。ゲート駆動回路から供給される出力電流の大半が帰還容量の放電電流となるため、ゲート電圧は一定となる。このような一定電圧となる期間をミラー期間１０ａ、またこの電圧をミラー電圧と呼び、ゲート閾値電圧に相当する。
【００２５】
図６は、この発明の実施の形態３による半導体スイッチング素子の駆動回路の主要部の構成を示す図である。
半導体スイッチング素子１は外部ゲート指令回路４からの指令に基づいて動作する駆動回路としてのゲート駆動回路１６ｃの出力信号に応じてオンオフ動作をする。なお、図６では半導体スイッチング素子１を動作させるための回路はゲートアンプ３で簡略化して表示している。ターンオン指令後の一定期間を設定するゲート閾値電圧検出手段としての検出期間設定回路２３により設定した期間におけるゲート・エミッタ間電圧を検出した信号はサンプルホールド回路５と保持回路４３により保持され、その電圧値は半導体スイッチング素子１のゲート閾値電圧となる。このサンプルホールド回路５の出力電圧を差分検出手段としての差分演算手段７の一方に入力し、他方には、予め設定しておいたゲート閾値電圧基準値６の電圧を入力する。
【００２６】
差分演算手段７からは実際の半導体スイッチング素子１のゲート閾値電圧とゲート閾値電圧基準値６の電圧との差分電圧が出力され、エミッタ電位補正手段としての基準エミッタ電位補正部８は、差分演算手段７の差分電圧を入力として、エミッタ基準電圧から差分演算手段７の出力信号の差分電圧値を変位させて出力し、エミッタ電位を補正する。これにより、半導体スイッチング素子１のゲート閾値電圧は、ゲート閾値電圧基準値と等価的に等しい値とすることができる。
【００２７】
図７は、ターンオン時のミラー期間におけるゲート・エミッタ間電圧を検出するための検出期間設定回路２３の回路例を示した図である。ゲート指令９からの信号を遅延回路３１、ＥＸＯＲ回路３２、ＡＮＤ回路３３にそれぞれ入力し、遅延回路３１の出力信号をＥＸＯＲ回路３２に入力し、ＥＸＯＲ回路３２の出力信号をＡＮＤ回路３３に入力する。このとき、ＡＮＤ回路３３の出力信号は、ターンオン指令後の一定期間（遅延回路３１で設定した時間）のみＨｉ信号を出力することができる。
なお、検出期間設定回路２３は図７で示した回路に限るものではなく、ターンオン指令後の一定期間を設定するものであれば良い。
【００２８】
また、基準エミッタ電位補正部８は、上記実施の形態１で示した、可変レギュレータ２０の出力電圧を調整して用いる基準エミッタ電位補正部２８、２８ａと同様の構成であっても良い。
【００２９】
この実施の形態では、検出期間設定回路２３を設けて、半導体スイッチング素子１のゲート閾値電圧を検出し、検出されたゲート閾値電圧とゲート閾値電圧基準値との差分を検出する差分演算手段７を備えたため、ゲート閾値電圧が既知でない場合も検出して用いることができ、ゲート閾値電圧基準値と検出されたゲート閾値電圧との差分に応じてエミッタ電位Veを変位させるため、ゲート駆動信号の電圧を変えることなく容易に信頼性よく所望のスイッチング制御が得られる。
また、検出期間設定回路２３を設けてターンオン時のミラー期間のゲート・エミッタ間電圧をゲート閾値電圧として検出したため、従来のように、電流センサを設置してコレクタ電流を検出したりする必要がなく、容易で確実にゲート閾値電圧を検出できる。また、複数の素子間の特性の違いを検出して補正量を決定する従来のものとは異なり、ゲート閾値電圧基準値を基準として素子自身のスイッチング特性を所望のものに補正するため、素子の個数に拘わらず複数の素子のスイッチング動作のタイミングを容易に揃えることができる。
【００３０】
図８にゲート閾値電圧が異なる２個の半導体スイッチング素子が並列接続されている場合におけるコレクタ電流波形を示す。この場合、ゲート閾値電圧がゲート閾値電圧基準値よりも低い半導体スイッチング素子の電流波形が１８ａ、ゲート閾値電圧がゲート閾値電圧基準値よりも高い半導体スイッチング素子の電流波形は１８ｂである。
またこの場合、ゲート閾値電圧がゲート閾値電圧基準値より高い半導体スイッチング素子のゲート・エミッタ間電圧を図９に示すと、１０ｃで示す波形からゲート・エミッタ間電圧波形１０ｄとなり、ゲート・エミッタ間電圧がゲート閾値電圧に到達するまでの時間を早めることができる。
【００３１】
実施の形態４．
実際に半導体スイッチング素子を駆動制御して用いる場合、例えば複数の半導体スイッチング素子でインバータを構成し、直流母線間の直流電圧を交流電圧に変換する場合を考えると、半導体スイッチング素子の状態は各スイッチング動作において異なり、上述したミラー電圧は電流値に依存する。また、直流母線間に直流電圧が印加されていない状態では、ミラー期間が短くなる。
このため、ミラー電圧を検出してゲート閾値電圧を得るには、直流母線間に直流電圧を印加した状態で半導体スイッチング素子をターンオン動作させるが、その際、半導体スイッチング素子に電流が流れていない状態でターンオン動作させるとミラー電圧が半導体スイッチング素子のゲート閾値電圧にほぼ一致する。
【００３２】
この実施の形態では、直流母線間の直流電圧を交流電圧に変換するインバータを構成する半導体スイッチング素子１のゲート駆動回路に、上記実施の形態３と同様のゲート駆動回路１６ｃを用いる。そして、直流母線間に直流電圧を印加し、半導体スイッチング素子に電流が流れていない状態でターンオン動作させてミラー電圧をゲート閾値電圧として検出する。
このようなゲート閾値電圧の検出は、半導体スイッチング素子の実際の駆動制御に先だって、ゲート駆動回路１６ｃからゲート閾値電圧検出用のパルス電圧をゲートに与え、このパルス電圧による半導体スイッチング素子のターンオン動作時に行う。この場合、インバータへの実動作指令前に、全ての半導体スイッチング素子に対して、上下アームが短絡しないように短時間のパルス指令を１ショット与える。このとき各半導体スイッチング素子は単独で導通状態となるために電流は流れず、また、電圧が印加された状態とすることができる。この１ショットのパルス指令により印加されるゲート・エミッタ間電圧の立ち上がり動作時におけるミラー電圧を検出することで、半導体スイッチング素子のゲート閾値電圧を正確に検出することができる。
【００３３】
図１０は、３相インバータの各相各アームの半導体スイッチング素子１に対して順次ゲート閾値電圧検出用のパルス指令を与える例を示す。なお、パルス指令の与え方はこの限りではなく、上下アームが短絡しなければよい。例えば、上側アーム全ての半導体スイッチング素子に同時にパルス指令を与えた後、下側アーム全ての半導体スイッチング素子に同時にパルス指令を与えても良い。
【００３４】
実施の形態５．
上記実施の形態３によるゲート駆動回路１６ｃ内の基準エミッタ電位補正部８の別例を以下に示す。図１１に示すエミッタ電位補正手段としての基準エミッタ電位補正部８ａは、オペアンプ３４を用いた減算回路により構成される。このような減算回路において、抵抗３５ａ〜３５ｄの値が等しいとき、オペアンプ３４からは入力電圧の差分電圧である（Ｖ＋−Ｖ−）が出力される。そこで、非反転入力端子（＋）に補正前のエミッタ電位であるエミッタ基準電圧を、反転入力端子（−）に差分演算手段７の出力信号である閾値差分電圧を入力することにより、エミッタ基準電圧から閾値差分電圧を差し引いた電圧が出力され、エミッタ電位を変位させる。
【００３５】
また、差分演算手段７についても、オペアンプを用いた減算回路により構成することができる。上記実施の形態３によるゲート駆動回路１６ｃを、具体的回路を用いて図１２に示す。オペアンプ１５と抵抗１２ａ〜１２ｄとを用いた減算回路により構成される基準エミッタ電位補正部８ａを用い、さらに、差分演算手段７に、抵抗１１ａ〜１１ｄとオペアンプ１３で構成される減算回路を用いている。抵抗１１ａ〜１１ｄの値を等しくすると、オペアンプ１３の出力信号Ｖは半導体スイッチング素子１のゲート閾値電圧とゲート閾値電圧基準値６の差分である閾値差分電圧となる。
そして、上述したように、基準エミッタ電位補正部８ａに、エミッタ基準電圧２９ａとオペアンプ１３からの出力である閾値差分電圧を入力してエミッタ基準電圧から閾値差分電圧を差し引いた電圧が出力される。
【００３６】
実施の形態６．
上記実施の形態３によるゲート駆動回路１６ｃにおいて、具体的回路の別例を図１３に示す。図に示すように、エミッタ電位補正手段としての基準エミッタ電位補正部８ｂを、コンパレータ２５ａ〜２５ｃ、ラッチ回路２２ａ〜２２ｃ、マルチプレクサ２１、抵抗値の異なる４個の抵抗２６、抵抗２６ａ、可変レギュレータ２０および電源２７で構成する。
差分演算手段７の出力信号を３個のコンパレータ２５ａ〜２５ｃの＋端子に入力する。コンパレータ２５ａ〜２５ｃの−端子にはそれぞれ適当な電圧値Va、Vb、Vc（Va＜Vb＜Vc）が入力される。コンパレータ２５ａ〜２５ｃの出力はラッチ回路２２ａ〜２２ｃに入力される。各ラッチ回路２２ａ〜２２ｃは一旦Ｈｉ信号が入力されるとそれ以降ずっとＨｉ信号を保持し続ける回路である。マルチプレクサ２１は入力信号の状態に応じて適切な回路、この場合適切な抵抗２６を選択するものであり、可変レギュレータ２０の出力を変化させることができる。
【００３７】
差分演算手段７の出力である閾値差分電圧をVdifとしたとき、VdifとVa、Vb、Vcとの大小関係により、マルチプレクサ２１の図中に示した３つの入力信号から、Vdif＜Va＜Vb＜Vc、Va＜Vdif＜Vb＜Vc、Va＜Vb＜Vdif＜Vc、または、Va＜Vb＜Vc＜Vdifの４つの状態のうちいずれか一つの状態であることが判り、この状態に応じてマルチプレクサ２１は適切な抵抗値を有する抵抗２６を選択し、固定的に選択された抵抗２６ａとの分圧比で可変レギュレータ２０の出力電圧を調整する。
この場合、複数の抵抗２６により予め設定された複数のエミッタ電位レベルの中から１つのエミッタ電位レベルを選択してエミッタ電位を補正することになり、容易で確実にエミッタ電位を変位させることができる。
【００３８】
なお、上記実施の形態６では、コンパレータ２５ａ〜２５ｃを３個、抵抗値の異なる抵抗２６を４個用いたが、これに限るものではない。
【００３９】
実施の形態７．
半導体スイッチング素子１が導通状態にあるときの出力特性（コレクタ電流−コレクタ・エミッタ間電圧（オン電圧）特性）はゲート電圧によって変化する。従って、エミッタ電位を変位させると、半導体スイッチング素子１が導通して定常状態にあるときのオン電圧も変化する。例えば半導体スイッチング素子１を並列駆動する場合、ゲート閾値電圧のばらつきによるスイッチング特性のずれを解消するためにエミッタ電位を変位させた状態にあると、定常状態においてオン電圧にアンバランスが生じ、定常時に電流アンバランスが生じる場合がある。
そこで、この実施の形態７では、ターンオン指令直後の所定期間のみエミッタ電位を変位させて、半導体スイッチング素子１が導通して定常状態にあるときはエミッタ電位を元のエミッタ基準電圧とすることにより、定常状態における出力特性を元の状態に戻す。
【００４０】
図１４は、この発明の実施の形態７によるエミッタ電位補正手段としての基準エミッタ電位補正部８ｃの構成を示す図である。
図１４に示すように、基準エミッタ電位補正部８ｃを抵抗値の異なる複数の抵抗３７ａ〜３７ｄ、抵抗２６ａ、スイッチ３８ａ〜３８ｄ、３９、可変レギュレータ２０および電源２７で構成する。半導体スイッチング素子１のゲート閾値電圧とゲート閾値電圧基準値との差分に応じて適宜スイッチ３８ａ〜３８ｄ、３９を切り替えることにより抵抗３７ａ〜３７ｄの値を変え、固定的に選択された抵抗２６ａとの分圧比で可変レギュレータ２０の出力電圧を調整する。
この場合、抵抗３７ａ〜３７ｄの内、抵抗３７ａはエミッタ基準電圧を出力するための基準抵抗であり、抵抗３７ｂ〜３７ｄはエミッタ電位を補正するための補正用抵抗である。
【００４１】
スイッチ３８ａをオン状態にして基準抵抗３７ａを選択することにより、可変レギュレータ２０の出力電圧がエミッタ基準電圧となる。スイッチ３８ａがオフ状態で、かつ、スイッチ３９がオン状態のときに、ゲート閾値電圧基準値と半導体スイッチング素子１のゲート閾値電圧の差分に応じてスイッチ３８ｂ〜３８ｄのいずれか一つをオン状態として１つの抵抗３７ｂ〜３７ｄを選択する。これにより、可変レギュレータ２０の出力電圧は、エミッタ基準電圧に対してゲート閾値電圧基準値とゲート閾値電圧の差分だけ変位した電圧が出力される。このエミッタ電位の補正は、ターンオン指令直後の所定期間のみ行い、該所定期間が終了すると、スイッチ３８ａをオンし、スイッチ３９をオフして可変レギュレータ２０の出力電圧をエミッタ基準電圧に戻す。
【００４２】
上記のようなターンオン指令直後の所定期間を設定してスイッチ３８ａ、スイッチ３９を制御する回路例を図１５に示す。図７で示した検出期間設定回路２３の場合と同様に、ゲート指令９ａからの信号を遅延回路３１、ＥＸＯＲ回路３２、ＡＮＤ回路３３にそれぞれ入力し、遅延回路３１の出力信号をＥＸＯＲ回路３２に入力し、ＥＸＯＲ回路３２の出力信号をＡＮＤ回路３３に入力する。このとき、ＡＮＤ回路３３の出力信号は、ターンオン指令直後の所定期間（遅延回路３１で設定した時間）のみＨｉ信号を出力することができる。
スイッチ３８ａおよびスイッチ３９はＨｉ信号が入力されることによりオン状態となるものとする。ターンオン指令直後の所定期間のみスイッチ３９はオン状態、スイッチ３８ａはオフ状態となる。
【００４３】
このように、遅延回路３１の設定時間によって決まるターンオン指令直後の所定期間（第１の所定期間）のみ、可変レギュレータ２０の出力電圧はエミッタ電位を変位させる電圧が出力され、それ以外の時間ではエミッタ基準電圧が出力されることになる。
これにより、半導体スイッチング素子１のターンオン動作時に、所望のスイッチング特性が得られると共に、導通して定常状態に至っても所望の電気的特性が得られる。また、ゲート閾値電圧の異なる半導体スイッチング素子１を並列駆動する場合にも、ターンオン動作時にスイッチング特性のずれを解消できると共に、定常状態においてもオン電圧にアンバランスが生じることなく電流分担もバランスされたものとなる。
【００４４】
なお、上記実施の形態ではターンオン動作について記載したが、ターンオフ動作においても同様であり、ターンオン指令直後の所定期間（第１の所定期間）およびターンオフ指令直後の所定期間（第２の所定期間）のみ、可変レギュレータ２０の出力電圧をエミッタ電位を変位させる電圧とし、それ以外の時間ではエミッタ基準電圧を出力する。これにより、スイッチング過渡期間のみの補正が可能となり、信頼性の高いゲート駆動制御が行える。
【００４５】
実施の形態８．
図１６は、この発明の実施の形態８による電力変換装置の構成図であり、上記実施の形態２と同様に、ダイオードが逆並列接続された半導体スイッチング素子１を２直列に接続した電力変換器４１ａ、４１ｂをそれぞれ半導体モジュールで構成し、２つの電力変換器４１ａ、４１ｂを並列接続して電力変換装置が構成される。なお、４２は負荷に交流電力が出力される交流出力点、４０は負荷電流を検出する負荷電流検出器である。
【００４６】
この実施の形態では、２つの電力変換器４１ａ、４１ｂの各ゲート駆動回路１６ｄ、１６ｅに実施の形態３で示したゲート駆動回路１６ｃの構成を適用する。即ち、各ゲート駆動回路１６ｄ、１６ｅにそれぞれゲート閾値電圧を検出する手段と、差分演算部７および基準エミッタ電位補正部８を備える。また、各基準エミッタ電位補正部８で用いるゲート閾値電圧基準値を同じ値とする。
負荷電流検出器４０は交流出力点４２の負荷側に配置され、負荷電流検出器４０の出力信号は各電力変換器４１ａ、４１ｂの各ゲート駆動回路１６ｄ、１６ｅに伝送される。
【００４７】
負荷電流検出器４０により負荷電流がゼロであることを検出した際のみ、ゲート閾値電圧を検出する手段により、半導体スイッチング素子１のターンオン動作時におけるゲート・エミッタ間電圧のミラー電圧をゲート閾値電圧として検出する。上述したように、直流母線間に直流電圧を印加し、半導体スイッチング素子１に電流が流れていない状態でターンオン動作させてミラー電圧を検出するとゲート閾値電圧が正確に検出できる。このため、図１６で示す電力変換装置の動作中で負荷電流がゼロである時にゲート閾値電圧が正確に検出できる。
検出したゲート閾値電圧、あるいは、そのときのエミッタ電位の補正量を記憶しておいて、次にゲート閾値電圧を検出するまでの間は記憶されたものを用いて、スイッチング動作時にエミッタ電位を補正する。またゲート閾値電圧の検出は、周期毎に負荷電流がゼロである時に行っても良いし、予め設定した間隔で、あるいは最初の１回のみ行っても良い。
【００４８】
電力変換器４１ａ内の２つの半導体スイッチング素子１と、電力変換器４１ｂ内の２つの半導体スイッチング素子１とは、それぞれ自身のゲート閾値電圧とゲート閾値電圧基準値の差分に応じてエミッタ電位Veが変位され、各ゲート閾値電圧を全てゲート閾値電圧基準値と等価にすることができる。このため、並列接続された半導体スイッチング素子１のスイッチング動作のタイミングを容易に揃えることができる。
【００４９】
なお、上記実施の形態８では、電力変換器４１ａ、４１ｂを並列接続した場合について示したが、並列接続せず１つの電力変換器においても、負荷電流検出器４０により負荷電流がゼロであることを検出した際のみ、半導体スイッチング素子１のターンオン動作時にゲート閾値電圧を検出することにより、正確にゲート閾値電圧が検出できる。
【００５０】
実施の形態９．
図１７は、この発明の実施の形態９による電力変換装置の構成図である。図に示すように、上記実施の形態２で示した電力変換装置にバランサリアクトル１７を設け、各半導体スイッチング素子１の出力端子を、それぞれインダクタンス値の等しいリアクトルであるバランサリアクトル１７を介して負荷に接続する。
ゲート駆動回路１６ａ、１６ｂでは、各半導体スイッチング素子１のゲート閾値電圧と共通のゲート閾値電圧基準値との差分に応じてエミッタ電位の補正量を決定する。例えば、図４に示した例のように、複数の抵抗３７ａ〜３７ｄにより予め設定された複数のエミッタ電位レベルの中から１つのエミッタ電位レベルを選択してエミッタ電位を補正する場合、エミッタ電位は離散的な値となるため所望のエミッタ電位を厳密に設定するのは困難である。このような場合、バランサリアクトル１７を設けることにより、エミッタ電位の補正では厳密に解消できない出力電流のアンバランスを解消することができる。
【００５１】
さらに、並列接続された２つの電力変換器４１ａ、４１ｂは、異なるゲート駆動回路１６ａ、１６ｂを用いているため、半導体スイッチング素子１のゲート閾値電圧のばらつきに加えて、ゲート駆動回路１６ａ、１６ｂにおけるゲート駆動信号のタイミングにばらつきが生じることがある。バランサリアクトル１７は、このようなゲート駆動信号のタイミングのばらつきによる出力電流のアンバランスも低減できる。
なお、バランサリアクトル１７だけでも並列接続している半導体スイッチング素子１のゲート閾値電圧の違いによる出力電流のアンバランスを補正することは可能であるが、その場合には、インダクタンス値の大きなリアクトルが必要となる。この実施の形態では、エミッタ電位を変位させる手段と組み合わせることでインダクタンス値の小さなバランサリアクトル１７であっても、出力電流のアンバランスを効果的に低減できる。
さらに、半導体スイッチング素子１の飽和電圧やダイオード２の順方向電圧にばらつきがあった場合においても、バランスリアクトル１７により出力アンバランスを低減する効果がある。
【００５２】
なお、上記実施の形態２、８、９では、半導体スイッチング素子１を２並列接続した２レベルインバータの例を示しているが、３レベル以上のマルチレベルインバータや半導体スイッチング素子１を３並列以上接続した場合についても同様に適用でき、同様の効果が得られる。
【図面の簡単な説明】
【００５３】
【図１】この発明の実施の形態１による半導体スイッチング素子の駆動回路の構成を示す図である。
【図２】この発明の実施の形態１による複数の半導体スイッチング素子のゲート閾値電圧とエミッタ電位について説明する図である。
【図３】この発明の実施の形態１の別例による基準エミッタ電位補正部の構成を示す図である。
【図４】この発明の実施の形態２による電力変換装置の構成を示す図である。
【図５】この発明の実施の形態３による半導体スイッチング素子のスイッチング動作時のゲート・エミッタ間電圧の波形を示す図である。
【図６】この発明の実施の形態３による半導体スイッチング素子の駆動回路の構成を示す図である。
【図７】この発明の実施の形態３による検出期間設定回路の構成を示す図である。
【図８】この発明の実施の形態３による半導体スイッチング素子のスイッチング動作時のコレクタ電流波形を示す図である。
【図９】この発明の実施の形態３による半導体スイッチング素子のターンオン時のゲート・エミッタ間電圧の波形を示す図である。
【図１０】この発明の実施の形態４によるゲート閾値電圧検出用のパルス指令を示す図である。
【図１１】この発明の実施の形態５による基準エミッタ電位補正部の構成を示す図である。
【図１２】この発明の実施の形態５による半導体スイッチング素子の駆動回路の構成を示す図である。
【図１３】この発明の実施の形態６による半導体スイッチング素子の駆動回路の構成を示す図である。
【図１４】この発明の実施の形態７による基準エミッタ電位補正部の構成を示す図である。
【図１５】この発明の実施の形態７によるターンオン指令直後の所定期間を設定する回路を示す図である。
【図１６】この発明の実施の形態８による電力変換装置の構成を示す図である。
【図１７】この発明の実施の形態９による電力変換装置の構成を示す図である。
【符号の説明】
【００５４】
１  半導体スイッチング素子、２  ダイオード、４  外部ゲート指令発生回路、
５  サンプルホールド回路、６  閾値電圧基準値、
７  差分演算手段としての差分演算部、
８，８ａ〜８ｃ  エミッタ電位補正手段としての基準エミッタ電位補正部、
１０ａ  ミラー期間、１６，１６ａ〜１６ｅ  ゲート駆動回路、
１７  バランサリアクトル、２０  可変レギュレータ、２１  マルチプレクサ、
２３  ゲート閾値電圧検出手段としての検出期間設定回路、２６  抵抗、２６ａ  抵抗、
２８，２８ａ  エミッタ電位補正手段としての基準エミッタ電位補正部、
２９  オン信号用トランジスタ、２９ａ  エミッタ基準電圧、
３０  オフ信号用トランジスタ、３６  可変抵抗、３７ａ〜３７ｄ  抵抗、
１０  負荷電流検出器、４１ａ，４１ｂ  電力変換器、４２  交流出力点、
４３  保持回路。
【図１】
2008048569.tif 000003
【図２】
2008048569.tif 000004
【図３】
2008048569.tif 000005
【図４】
2008048569.tif 000006
【図５】
2008048569.tif 000007
【図６】
2008048569.tif 000008
【図７】
2008048569.tif 000009
【図８】
2008048569.tif 000010
【図９】
2008048569.tif 000011
【図１０】
2008048569.tif 000012
【図１１】
2008048569.tif 000013
【図１２】
2008048569.tif 000014
【図１３】
2008048569.tif 000015
【図１４】
2008048569.tif 000016
【図１５】
2008048569.tif 000017
【図１６】
2008048569.tif 000018
【図１７】
2008048569.tif 000019