(57)【要約】【課題】加速度センサにおいて，簡易の構成で，精度よく加速度検出素子の温度に対応するように出力に対して温度補償を可能とする。  【解決手段】半導体基板に一体に形成された錘部と，前記錘部を囲う支持辺と，一方端が前記錘部に結合し，他方端が前記支持辺に結合した可撓部と，前記可撓部の前記錘部と支持辺との結合部にピエゾ抵抗効果を有する加速度検出素子を有して構成される加速度センサであって，ＰＮ接合の順方向バイアス電圧の温度依存性を利用した少なくとも1個の半導体温度センサが，前記半導体基板に形成され，前記半導体温度センサにより求められる温度情報により前記加速度検出素子の出力に対し温度補償を行うように構成される。【選択図】図１Ａ
2008185407.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に一体に形成された錘部と，前記錘部を囲う支持辺と，一方端が前記錘部に結合し，他方端が前記支持辺に結合した可撓部と，前記可撓部の前記錘部と支持辺との結合部にピエゾ抵抗効果を有する加速度検出素子を有して構成される加速度センサであって，
ＰＮ接合の順方向バイアス電圧の温度依存性を利用した少なくとも1個の半導体温度センサが，前記半導体基板に形成され，
前記半導体温度センサにより求められる温度情報により前記加速度検出素子の出力に対し温度補償を行うように構成されている，
ことを特徴とする加速度センサ。
【請求項２】
請求項１において，
前記少なくとも1個の半導体温度センサは，前記錘部に形成されていることを特徴とする加速度センサ。
【請求項３】
請求項１において，
前記少なくとも1個の半導体温度センサは，前記支持辺に形成されていることを特徴とする加速度センサ。
【請求項４】
請求項1において，
前記少なくとも1個の半導体温度センサは，前記可撓部上に形成されていることを特徴とする加速度センサ。
【請求項５】
請求項1乃至４のいずれかにおいて，
前記温度センサは，前記半導体基板に２個形成され，前記２個の温度センサのＰＮ接合領域の作製面積が異なり，前記２個の温度センサの差分出力を温度情報として求め，前記加速度検出素子の出力に対し温度補償を行うように構成されている，
ことを特徴とする加速度センサ。
【請求項６】
請求項５において，
前記２個の温度センサの差分出力を温度情報として求め，前記加速度検出素子の出力に対し温度補償を行う演算回路部の少なくとも一部が，前記半導体基板に一体に形成されている，
ことを特徴とする加速度センサ。
【請求項７】
請求項５において，
前記錘部の上下方向に対するオーバースイングを規制する半導体基板を前記錘部の上面及び下面側の少なくとも一方側に有し，
前記２個の温度センサの差分出力を温度情報として求め，前記加速度検出素子の出力に対し温度補償を行う演算回路部の少なくとも一部が，前記オーバースイングを規制する半導体基板に形成されている，
ことを特徴とする加速度センサ。
【請求項８】
請求項1乃至４のいずれかにおいて，
前記温度センサは，前記半導体基板に複数個形成され，
前記複数個の温度センサの出力の平均出力を温度情報として求め，前記加速度検出素子の出力に対し温度補償を行うように構成されている，
ことを特徴とする加速度センサ。
【請求項９】
請求項８において，
前記複数個の温度センサの出力の平均出力を温度情報として求め，前記加速度検出素子の出力に対し温度補償を行う演算回路部の少なくとも一部が，前記半導体基板に一体に形成されている，
ことを特徴とする加速度センサ。
【請求項１０】
請求項８において，
前記錘部の上下方向に対するオーバースイングを規制する半導体基板を前記錘部の上面及び下面側の少なくとも一方側に有し，
前記複数個の温度センサの出力の平均出力を温度情報として求め，前記加速度検出素子の出力に対し温度補償を行う演算回路部の少なくとも一部が，前記オーバースイングを規制する半導体基板に形成されている，
ことを特徴とする加速度センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，半導体基板で一体に形成された，ピエゾ抵抗型加速度センサに関する。
【背景技術】
【０００２】
自動車，船舶等の移動体，ロボット，機械製造装置あるいは，使用者により把持されて使用される移動機器，例えばノートＰＣ，携帯電話，ＰＤＡ（Personal Digital Assistant），ＤＶＣ（Digital Video Camera），ＤＳＣ(Digital Still Camera)， ゲーム用コントローラ等において，種々の制御のために，その制御の目的に対応して対象物全体又はその一部に与えられる応力を検出することが重要である。
【０００３】
この応力を，加速度センサにより対象物全体又はその一部に作用する加速度に基づくものとして検知することにより，当該加速度を検知することができる。
【０００４】
このために，加速度センサは，ノートＰＣ，カーナビゲーション装置，車載エアバッグ，携帯電話，ゲーム用コントローラ，ＨＤＤ，あるいは，カメラ等における衝撃検知等を目的として対応の電子機器に広く搭載されている。
【０００５】
かかる応力あるいは加速度の検出装置としての加速度センサは，従来種々開発され，半導体基板を，ＭＥＭＳ（Micro Electro Mechanical Systems）技術により成形し，歪検出素子として半導体基板上にゲージ抵抗（以降，加速度検出素子という）を設け，外部から与えられる錘部に加わる力に基づいて，ゲージ抵抗のピエゾ抵抗効果により生じる機械的な歪を電気信号に変換する装置である（非特許文献１，特許文献１）。
【０００６】
ここで，非特許文献１及び特許文献１に示されるように，加速度検出素子は半導体基板上に形成されるので，ピエゾ抵抗効果に基づく加速度検出素子の出力は，周囲温度による影響を受け，出力値に誤差を生じる恐れがある。
【０００７】
そこで，温度補償回路を設けて加速度検出素子の出力に対して温度補償を行うことが提案されている（特許文献２）。
【非特許文献１】“３軸センサの開発” 雑誌「発明」５２頁〜６３頁，2003. 9 発明協会発行
【特許文献１】特開２００５−２８３３９３号公報
【特許文献２】特開２００４−８５５６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ここで，特許文献２に記載の温度補償の構成は，３軸方向の加速度を検知する加速度センサと信号処理部をそれぞれ独立の半導体チップで構成している。そして，温度センサを信号処理部のチップ上に形成して，加速度センサの出力に対し，前記温度センサで検知された温度に対応して温度補正を行っている。
【０００９】
したがって，かかる構成では，信号処理部に設けられる温度センサにより検出される温度は，あくまで信号処理部が搭載されているチップ内の温度であり，加速度検出素子が搭載されているチップとは異なる温度であり，これにより温度補償量に誤差が生じてしまうという問題がある。
【００１０】
すなわち，加速度検出素子に対応するピエゾ抵抗の温度検出精度が低くなり，特に急峻な温度変化に対して追従出来ず，高精度の温度補正が不可能であり，結果として精度の低い温度補償特性を有する加速度センサしか得られないという問題があった。
【００１１】
したがって，本願発明の目的とするところは，簡易の構成で，精度よく加速度検出素子の温度に対応するように出力に対して温度補償を可能とする加速度センサを提供することにある。
【課題を解決するための手段】
【００１２】
上記の課題を解決する本願発明の第１の側面は，半導体基板に一体に形成された錘部と，前記錘部を囲う支持辺と，一方端が前記錘部に結合し，他方端が前記支持辺に結合した可撓部と，前記可撓部の前記錘部と支持辺との結合部にピエゾ抵抗効果を有する加速度検出素子を有して構成される加速度センサであって，ＰＮ接合の順方向バイアス電圧の温度依存性を利用した少なくとも1個の半導体温度センサが，前記半導体基板に形成され，前記半導体温度センサにより求められる温度情報により前記加速度検出素子の出力に対し温度補償を行うように構成されている。
【００１３】
かかる構成により，温度センサが加速度検出素子と同一の半導体基板に形成されているので，加速度検出素子に対する温度変動と同じ温度変動が温度センサによって検知可能であるので精度の高い温度補償が可能である。これにより精度の高い温度補償が行われた加速度検知出力信号を得ることができる。
【００１４】
上記基本構成により，前記少なくとも1個の半導体温度センサは，前記錘部，前記支持辺あるいは，前記可撓部上に形成される。
【００１５】
また，上記の課題を解決する本願発明の第２の側面として，前記半導体基板に２個の温度センサが形成され，前記２個の温度センサのＰＮ接合領域の作製面積が異なり，前記２個の温度センサの差分出力を温度情報として求め，前記加速度検出素子の出力に対し温度補償を行うように構成されている。
【００１６】
かかる構成によれば，温度センサの製造時の特性のバラツキを発生する要素を無くすことが可能である。
そして，前記第２の側面において，前記２個の温度センサの差分出力を温度情報として求め，前記加速度検出素子の出力に対し温度補償を行う演算回路部の少なくとも一部が，前記半導体基板に一体に形成されることにより，加速度センサの製造工数が削減され，小型化にも寄与することができる。
【００１７】
また，別の態様として，前記錘部の上下方向に対するオーバースイングを規制する半導体基板を前記錘部の上面及び下面側の少なくとも一方側に有し，前記２個の温度センサの差分出力を温度情報として求め，前記加速度検出素子の出力に対し温度補償を行う演算回路部の少なくとも一部が，前記オーバースイングを規制する半導体基板に形成されるように構成することが可能である。
【００１８】
さらに，前記温度センサは，前記半導体基板に複数個形成され，
前記複数個の温度センサの出力の平均出力を温度情報として求め，前記加速度検出素子の出力に対し温度補償を行うように構成されてもよい。
【００１９】
本発明の特徴は以下に図面を参照して説明する実施の形態例から更に明らかになる。
【発明を実施するための最良の形態】
【００２０】
以下に，図面を参照して本願発明の好ましい実施例を説明する。
【００２１】
なお，以下の実施例説明において，３次元座標における３軸方向の加速度を検知する加速度センサを例にし，用いる加速度検出素子は半導体基板と一体に形成されたピエゾ抵抗とする。
【００２２】
本発明に従う加速度センサの基本構造は，上記特許文献２でも触れているように，半導体基板内にＭＥＭＳ技術により作り込まれたものであり，図１Ａ，図１Ｂに本発明に従う第１の実施例構成を示す。
【００２３】
図１Ａは，第１の実施例の平面図，図１Ｂは，図１ＡのＡ−Ａ’線に沿う横断面の概略構造を示す図である。
【００２４】
図１Ａ，図１Ｂにおいて，４つの支持辺１ａ，１ｂ，１ｃ，１ｄを有する支持枠１の中央部に錘部２が配置されている。
【００２５】
錘部２は，一端が支持枠１の４本の支持辺１ａ，１ｂ，１ｃ，１ｄのそれぞれ中央部と結合し，他端が錘部２に結合された４本の可撓部３により支持されている。
【００２６】
４本の可撓部３ａ，３ｂ，３ｃ，３ｄのそれぞれにおいて，支持枠１の支持辺１ａ，１ｂ，１ｃ，１ｄとの結合部及び，錘部２との結合部に加速度検出素子４としてピエゾ抵抗が配置されている。
【００２７】
加速度センサに外部から力が加えられると４本の可撓部３ａ，３ｂ，３ｃ，３ｄに形成された加速度検出素子４であるピエゾ抵抗に歪力が与えられ，これがピエゾ抵抗値の変化となって現れる（ピエゾ抵抗効果）。
【００２８】
したがって，４本の可撓部３ａ，３ｂ，３ｃ，３ｄの加速度検出素子４の変化を検出することにより加速度とその方向が検知できる。
【００２９】
図１Ａ，図１Ｂにおいて，本発明の特徴は，加速度センサ上に温度センサ７ａが形成されていることにある。
【００３０】
図１Ａ，図１Ｂにおいて，温度センサ７ａの形状及び配置位置は，種々変形が可能であるが，図１Ａ，図１Ｂの実施例では，錘部２の中央に形成されている。錘部２は，加速度センサの中央にあり，錘部２に温度センサ７ａを形成することはバランス上好ましい位置である。
【００３１】
さらに，本発明により，加速度センサと一体に温度センサ７ａが形成されていることにより，加速度検出素子４であるピエゾ抵抗に対する温度による影響と同じ環境で温度センサにより温度の変化を検知することが可能である。これにより，より精度の高い温度補償を行った加速度の検出が可能である。
【００３２】
図２Ａ，図２Ｂは，温度センサ７ａについて更に説明する図であり，温度センサ７ａとしてダイオードの順方向バイアス電圧を用いる構成を示している。すなわち，図２Ａ，図２Ｂは，加速度センサを形成する半導体基板１０上に温度センサ７ａが形成されている部分の断面図である。
【００３３】
図２Ａは，加速度センサの半導体基板１０が，温度センサ７ａが形成される下地となり，この半導体基板１０がＮ型の例であり，図２Ｂは，半導体基板１０がＰ型の例を示している。
【００３４】
図２Ａ，図２Ｂのそれぞれにおいて，半導体基板１０の表面にＰ＋不純物（図２Ａ），Ｎ＋不純物（図２Ｂ）が注入されて，半導体基板１０とＰＮ接合部１１が形成され，温度センサ７ａを形成する。
【００３５】
外部定電流電源１３からの定電流がＰ＋，Ｎ＋不純物層を通してＰＮ接合部１１に供給され，温度センサの引き出し部７ｂから出力される。
【００３６】
この場合，下地の半導体基板１０とのコンタクト補償を取るために，図２Ａの例では半導体基板１０と同極性を持ったＮ型不純物１２を高濃度で注入を行い，界面の整流作用を抑制する。その上部へ金属電極膜１４を形成し，温度センサの引出電極７ｄとして使用する。半導体基板１０と金属膜を直接接触させただけでは，ショットキーバリアダイオードが生成され，オーミックコンタクトが取れなくなる可能性があるが、上記構成によりこれを防止することができる。
【００３７】
また不純物注入を行った領域の温度センサ７ａ，温度センサ引き出し部７ｂ及び，加速度検出素子４（図２Ａには示されていない）は，それぞれその表面が，絶縁性の保護膜１５で電気的に保護されており，選択的にその絶縁膜除去を行った領域以外は，その上部の配線や電極とは短絡しない構造を持つ。なお、図２Ａ，図２Ｂのそれぞれにおいて，温度センサ７ａ上の一部領域に形成された金属電極膜１４も温度センサの引出電極７ｃと呼ぶことにする。
【００３８】
さらに，この際，加速度検出素子４は温度センサ７ａと同じＰ型（図２Ａ），又はＮ型（図２Ｂ）不純物で形成される。
【００３９】
図２Ｂに示す半導体基板１０がＰ型の場合は，温度センサ７ａとしてＮ型の不純物を注入して作製する。さらに，下地基板１０とのコンタクト補償を取るために半導体基板１０と同極性を持ったＰ型不純物１２を高濃度で注入を行い界面の整流作用を抑制する。
【００４０】
そして，その上部へ金属電極膜１４を形成し，温度センサの引出電極７ｄとして使用する。
【００４１】
かかる構成の温度センサの動作を図２ＡのＮ型半導体基板を用いる場合を例に説明する。外部の定電流電源１３から温度センサ７ａに定電流を供給すると，ＰＮ接合部１１の温度に対応してＰＮ接合部の順方向バイアス電圧が変化する。したがって，この変化をＮ＋層１２を介して２つの引出電極７ｃ及び７ｄから引き出すことが可能である。
【００４２】
次にかかる構成の温度センサ７ａを有する本発明に従う加速度センサの製造工程の概略を以下に説明する。
【００４３】
図３Ａ，図３Ｂは，本発明に従う加速度センサの製造工程を示す工程図である。図３Ａ，図３Ｂにおいて，左側の領域Ａは，加速度センサ部であり，右側の領域Ｂは，加速度センサ部と同じ半導体基板上に一体に形成される演算回路部の製造工程を示している。さらに，Ａ１，Ａ２は，それぞれ加速度検出素子（ピエゾ抵抗）４及び，温度センサ７ａの領域であり，Ｂ１，Ｂ２は，それぞれＰ−ｃｈ演算回路素子及び，Ｎ−ｃｈ演算回路素子の領域である。
【００４４】
なお，演算回路素子の領域Ｂ１，Ｂ２を含む演算回路部Ｂは，加速度センサ部Ａと同じ半導体基板上に一体に形成される場合に限定されない。
【００４５】
すなわち，図４に図１Ｂに対応して断面を示すように，加速度センサ１００の底下面あるいは上面に形成される錘部２のオーバースイングを防止する半導体基板２０ａ，２０ｂの少なくとも一方に演算回路部Ｂを形成するようにしてもよい。但しこの場合は，半導体基板２０ａ，２０ｂは，製作後に加速度センサ１００に張り合わされるので，加速度センサ１００の製作工程とは独立して製作することが必要である。
また、オーバースイングを防止する基板に演算回路部Ｂを形成しない場合は、半導体基板ではなく、ガラス基板等の絶縁体基板でもよい。
【００４６】
図３Ａ，図３Ｂに戻り説明する。Ｎ型ＳＯＩ半導体基板１０を使用した場合の加速度検出素子Ａ１と，温度検出素子Ａ２の作製プロセスフローを説明する。
【００４７】
なお，図３Ａ，図３Ｂの右側に示す演算回路部を構成するＰ−ｃｈ演算回路素子及び，Ｎ−ｃｈ演算回路素子の領域の作成については一般的な集積回路の作製プロセスと同様であるので，以下において更なる説明は省略する。
【００４８】
図３Ａ，図３Ｂにおいて，ステップＳI〜ステップＳIIIにおいて，酸化膜１０１をマスク材としてＰ型イオン注入を行い加速度検出素子４と，温度センサ７ａとなるＰＮ接合部１１を同時に作製する。
【００４９】
次に基板１０と同極性のＮ型のイオン注入を行い（ステップＳV，ＳVI）温度センサ引出し部７ｂを作製する。
【００５０】
その後，散酸化膜形成を行い（ステップＳＶII），電気接続が必要な箇所の酸化膜を除去し（ステップＳＶIII），その上部に金属配線を形成し（ステップＳIX），加速度検出素子４，温度センサ７ａ，温度センサ引き出し部７ｂに接続する。
【００５１】
この後，これら加速度検出素子４，温度センサ７ａが作製された半導体単結晶基板１０のウエハは，ＭＥＭＳプロセスでシリコン加工を行い（ステップＳX），可撓部３，錘部２，支持枠１を形成して加速度センサが作製される。
【００５２】
ここで，加速度検出素子（ピエゾ抵抗）４と温度センサ７ａとなるＰＮ接合部１１は同一のプロセス（ステップＳIII）で作製されるが，その目的は異なり利用する特性も異なる。
【００５３】
図３Ｃに示すように，加速度検出素子４はイオン注入部の両端に電極ａ，ｂを形成して，基板表面に形成されたイオン注入部の抵抗値Ｒを利用する。これに対し，温度センサ７ａとなるＰＮ接合部１１は基板垂直方向に形成されるＰＮ接合の順方向バイアス電圧を利用している。
【００５４】
したがって，ピエゾ抵抗（加速度センサ素子）４はイオン注入部の形状（シート抵抗）が重要であるが，温度センサ７ａはＰＮ接合部の面積が重要となる。
【００５５】
次に，本発明に従う加速度センサにおける出力の演算回路部について説明する。
【００５６】
図５は，一つの軸方向の加速度を検知する回路ブロック図である。加速度センサの一軸方向の可撓部３に形成された４つの加速度検出素子（ピエゾ抵抗）４をホイートストーンブリッジに接続して構成される感度検出部３０と，温度センサ７ａ及び，定電流源３１０により構成される温度検出部３１と，それらの出力を処理する演算回路部３２を有する。
【００５７】
感度検出部３０において，４つの加速度検出素子４は，それぞれピエゾ抵抗ＲＸ１，ＲＸ２，ＲＸ３，ＲＸ４であって，これらをホイートストーンブリッジに接続して駆動電源電圧Ｖが供給される。したがって，感度検出部３０からは，
【００５８】
【数１】
2008185407.tif 000003
の電圧が出力される。
【００５９】
感度検出部３０からの出力電圧ｖは，上記式から４つの加速度検出素子４のそれぞれのピエゾ抵抗値ＲＸ１，ＲＸ４，ＲＸ２，ＲＸ３の合成によって得られ，加えられた圧力によって生じる歪の大きさを表している。
【００６０】
この出力電圧ｖは，演算回路部３２において増幅回路３２０により増幅されて加速度情報として出力される。
【００６１】
ここで，４つの加速度検出素子４のそれぞれをピエゾ抵抗値は，温度によっても変化するので，これが温度による影響として出力電圧ｖに現れている。
【００６２】
温度検出部３１は，図４の例では，一個の温度センサ７ａを用い，これに定電流源３１０が接続されている。
【００６３】
したがって，温度検出部３１から，温度センサ７ａのアノード電圧が温度検出出力として出力される。温度センサ素子３１１は，先に説明したように，温度によりＰＮ接合の順方向バイアス電圧が変化するので，温度センサ７ａのアノード電圧は，温度に対応した値となる。したがって，温度検出部３１の出力は，演算回路部３２に温度情報として入力される。
【００６４】
演算回路部３２において，増幅回路３２０からの出力と，温度検出部３１の出力がバッファ回路３２１を通して温度補償回路３２２に入力される。
【００６５】
温度補償回路３２２では，増幅回路３２０からの出力とバッファ回路３２１の出力が演算される。これにより，感度検出部３０の出力における温度による変動分が，温度検出部３１の出力により除かれ，温度補償された値が，加速度センサ出力として演算回路部３２から得られる。
【００６６】
上記に説明したように，本発明においては，図１に示した温度検出素子７ａが加速度検出素子４と同一の基板上に形成されているので，従来構成に対し，温度補償量に差が生じるという恐れを解消することができる。
【００６７】
ここで，上記図５の説明において，温度検出部３１として，１個の温度センサ７ａを用いた例を説明した。
【００６８】
これに対し，複数個の温度センサを用いることも可能である。さらに，異なる面積の温度センサを用いることも可能である。
【００６９】
図６Ａ，図６Ｂは，複数（実施例として２個）の温度センサを用い，１個の温度センサ７ａを用いる場合よりも高精度な温度検出を実現する構成例である。
【００７０】
図６Ａ，図６Ｂにおいて，それぞれ２つの温度センサ７１ａ，７２ａが錘部２に形成されている。図１に示した実施例と同様に，錘部２上に温度センサ７１ａ，７２ａを形成することでそれぞれのＰＮ接合部１１(図２Ａ参照)の面積を加速度センサ上の他の領域に形成した場合と比較して，広く確保できる。
【００７１】
ＰＮ接合部１１の面積を広く取ることでＰＮ接合の加工精度を高めることができる。また図６Ａに示すように，２個の温度センサ７１ａ及び７２aのＰＮ接合部１１の面積差を付けることで，演算回路側で差動増幅する際に，各温度センサの製造バラツキによる絶対値バラツキを低減させ，安定した出力を得ることが出来る。特に前記錘部２の中央部に温度センサを形成した場合，各ピエゾ抵抗の温度をバランスよく検出することが可能である。
【００７２】
また図６Ｂに示す様に，面積が等しいＰＮ接合部１１を持つ温度センサを複数個（例えば，２個）形成し，演算回路側でそれら出力の平均値を求めることで，温度センサ７１ａ，７２ａの位置による温度偏差による影響を低減することが可能である。
【００７３】
図７は，図６Ａに対応し、ＰＮ接合部１１の面積が異なる２個の温度センサ７１ａ及び７２aを用いる場合の理演算回路部の構成例を説明する図である。
【００７４】
図７において，温度検出部３１は，第１及び第２の２個の温度センサ７１a，７２aを有し，第１及び第２の温度センサ７１a，７２ａのそれぞれの出力Ｖ１，Ｖ２が演算回路部３２の差動増幅器３２１に入力される。
【００７５】
これにより，差動増幅器３２１から次の差動出力Ｖ1-2が得られる。
【００７６】
【数２】
2008185407.tif 000004
ここで，ＰＮ接合部１１の面積が異なる２個の温度センサ７１ａ及び７２aを用いる場合の利点を，図１の実施例において示した１個の温度センサを用いる場合と比較して説明する。
【００７７】
図８Ａは，それぞれ加速度センサの錘部２に形成された第１，第２の温度センサ７１ａ，７２ａを，それぞれの形成位置を測定場所Ａ，Ｂとして示す平面図である。
【００７８】
図８Ｂは，横軸に温度変化をとり，縦軸に温度センサ出力電圧をとり，第１，第２の温度センサ７１ａ，７２ａの温度特性を示している。
【００７９】
かかる第１，第２の温度センサ７１ａ，７２ａの温度特性において差が生じているのは，第１，第２の温度センサ７１ａ，７２ａの面積差によるものである。
【００８０】
１個の温度センサを用いる場合は，製造時のバラツキが温度補償に影響してくる。これに対し，本発明において，２つの温度センサ７１ａ，７２ａの出力の差分を用いることで以下に説明するように，製造時のバラツキを無視することができる。
【００８１】
すなわち，１個の温度センサのＰＮ接合間（ダイオード）の順方向バイアス電圧の大きさをＶＢＥとすると，次のように表される。
【００８２】
【数３】
2008185407.tif 000005
（ｋ：ボルツマン定数、Ｔ：絶対温度、ｑ：電子の電荷、ＩＳ：逆方向コレクタ飽和電流）
但し，ＩCは外部から供給される電流であり，ＩＳは製造（プロセス）で決まる電流で製造バラツキがあり，ダイオード面積に比例する。ＩＳのバラツキにより、ＶＢＥのバラツキが発生する。
【００８３】
ここで，２個の温度センサのＰＮ接合間（ダイオード）の順方向バイアス電圧の大きさをＶＢＥ１，ＶＢＥ２として、その差分ΔＶＢＥを求めると次の式のようになる。
【００８４】
【数４】
2008185407.tif 000006
ここで，ＶＢＥ１のダイオード面積を  ＶＢＥ２のダイオード面積のｎ倍とすると，
【００８５】
【数５】
2008185407.tif 000007
となる。
【００８６】
ＩC１とＩC２は外部から供給し，且つＩＳの項がないため，上記ΔＶＢＥは，プロセスのバラツキに関係しないものとなる。
【００８７】
したがって，上記図７に示したように２個の温度センサを用いることにより加速度センサの製造時のバラツキに依存しない精度の高い温度補償が可能となる。
【００８８】
ここで，上記実施例説明では専ら温度センサを加速度センサの錘部２上に形成することを説明した。
【００８９】
しかし，本発明の適用は，かかる場合に限定されない。
すなわち，図９は，第１，第２の温度センサ７１ａ，７２ａ及びそれらに対する引き出し部７１ｂ，７２ｂを支持枠１ａ，１ｂ，１ｃ，１ｄ上に形成した実施例を示す。
【００９０】
この実施例では，温度センサ７１ａとその引き出し部７１ｂ及び，温度センサ７２ａとその引き出し部７２ｂを加速度センサ素子の中央に対して対角線上に配置している。
【００９１】
このように対角線上に設置することにより，２つの温度センサ７１ａ，７２ａ間に距離を持たせることが可能であり，そのために，各温度センサ間の基板内部抵抗が高くなり，各ＰＮ接合の独立性を高めることが可能である。
【００９２】
図９において，図７において説明したと同様にＰＮ接合の面積に差を持たせている。
【００９３】
図９において，第２の温度センサ７２ａのＰＮ接合部は，加速度検出素子（ピエゾ抵抗）４の引出電極４０の下に絶縁酸化膜を介して形成しており，より広い面積を確保し，第１の温度センサ７1ａとのＰＮ接合部の面積の差を大きくしている。
【００９４】
図１０Ａ乃至図１０Ｃは，温度センサの配置についての更に別の実施例構成を示す図である。
【００９５】
図１０Ａ乃至図１０Ｃのそれぞれにおいて，（ａ）は理解を容易とするべく，配線を省略して示す図である。（ｂ）は加速度センサの加速度検出素子４，温度センサ及び配線の部分のみを示し，（ｂ）は
図１０Ａ乃至図１０Ｃに示す実施例は，加速度検出に用いる加速度検出素子４に近接して可撓部上に温度センサを形成することに特徴を有している。
【００９６】
他領域に温度センサを形成した場合と比較して，高精度に加速度検出素子４の正確な温度検出が可能な構造である。加速度検出素子４と近接している為，加速度検出素子４自身の発熱等による微少な温度変化にも高精度で測定可能である。
【００９７】
図１０Ａは（ａ）に示すように加速度検出素子（ピエゾ抵抗）４を温度センサ７ａで囲む構造であり，温度センサ７ａの温度センサ引出部７ｂを有している。この実施では最も高精度で加速度検出素子４の温度に対応するピエゾ抵抗値を測定することができる。
【００９８】
図１０Ａ，（ｂ）において，温度センサ引出電極７ｃは温度センサ７ａ上に形成され，温度引出電極７ｄは温度センサ引出部７ｂ上に形成されている。
【００９９】
図１０Ｂは加速度検出素子４を温度センサ７ａで挟む構造である。さらに，図１０Ｃは温度センサ７ａを加速度検出素子４で挟む構造を持つ。
【０１００】
なお，図１０Ｂ（ａ），（ｂ），図１０Ｃ（ａ），（ｂ）の関係は，図１０Ａ（ａ），（ｂ）に説明したと同様である。
【０１０１】
ここで，上記に本発明の実施例説明として，３軸方向の加速度を検知する加速度センサを例にして説明し，加速度検出素子７ａが，一端が４つの支持辺１ａ，１ｂ，１ｃ，１ｄの中央部と，他端が錘部に接続される４つの可撓部３上に形成される例を説明した。
【０１０２】
しかし，本発明の適用はかかる実施例に限定されない。
【０１０３】
すなわち，図１１Ａ，図１１Ｂに示す１軸方向の加速度を検知する加速度センサにも適用可能である。図１１Ａは平面図，図１１Ｂは，図１１ＡのＢ−Ｂ’線に沿う横断面図である。
【０１０４】
図１１Ａ，図１１Ｂに示す例では，支持枠１の４つの支持辺１ａ，１ｂ，１ｃ，１ｄのいずれかと錘２に結合される一つの可撓部３に加速度検出素子４が形成される構造である。
【０１０５】
そして，本発明に従い，温度センサ７ａとその引き出し部７ｂが錘部２上に形成されている。
【０１０６】
また，図１２Ａ，図１２Ｂは，更に別の実施例への本発明の適用を示す図である。図１２Ａは平面図，図１２Ｂは，図１２ＡのＣ−Ｃ’線に沿う横断面図である。
【０１０７】
この適用例では，可撓部３が，ドーナツ状のフランジを成している点に特徴を有する。さらに，錘部２の形状は，可撓部３のドーナツ状のフランジの中央に配置され，円筒状を成している。さらに，温度センサ７ａとその引き出し部７ｂが本発明に従い錘部２上に配置されている。
【図面の簡単な説明】
【０１０８】
【図１Ａ】第１の実施例の平面図を示す図である。
【図１Ｂ】図１ＡのＡ−Ａ’線に沿う横断面の概略構造を示す図である。
【図２Ａ】温度センサについて説明する図であり，加速度センサの半導体基板が，温度センサが形成される下地となり，半導体基板がＮ型の例を示す図である。
【図２Ｂ】温度センサについて説明する図であり，加速度センサの半導体基板が，温度センサが形成される下地となり，半導体基板がＰ型の例を示す図である。
【図３Ａ】本発明に従う加速度センサの製造工程を示す工程図（その１）である。
【図３Ｂ】本発明に従う加速度センサの製造工程を示す工程図（その２）である。
【図３Ｃ】加速度検出素子（ピエゾ抵抗）と温度センサの特性の違いを説明する図である。
【図４】演算回路部の形成について，別の構成を説明する図である。
【図５】一つの軸方向の加速度を検知する回路ブロック図である。
【図６Ａ】複数の温度センサを用い高精度な温度検出を実現する構成例（その１）である。
【図６Ｂ】複数の温度センサを用い高精度な温度検出を実現する構成例（その２）である。
【図７】図６Ａに対応するＰＮ接合部の面積が異なる２個の温度センサを用いる場合の演算回路部の構成例説明する図である。
【図８Ａ】加速度センサの錘部に形成された第１，第２の温度センサを，それぞれの形成位置を測定場所Ａ，Ｂとして示す平面図である。
【図８Ｂ】横軸に温度変化をとり，縦軸に温度センサ出力電圧をとり，第１，第２の温度センサの温度特性を示す図である。
【図９】第１，第２の温度センサ及びそれらに対する引出電極を支持枠上に形成した実施例を示す図である。
【図１０Ａ】加速度検出素子を温度センサで囲む構造を示す図である。
【図１０Ｂ】加速度検出素子を温度センサで挟む構造を示す図である。
【図１０Ｃ】温度センサを加速度検出素子で挟む構造を示す図である。
【図１１Ａ】１軸方向の加速度を検知する加速度センサに適用した例における平面図を示す図である。
【図１１Ｂ】図１１ＡのＢ−Ｂ’線に沿う横断面図である。
【図１２Ａ】更に別の実施例への本発明の適用を示す図である。
【図１２Ｂ】図１２ＡのＣ−Ｃ’線に沿う横断面図である。
【符号の説明】
【０１０９】
１  支持部
１ａ，１ｂ，１ｃ，１ｄ  支持辺
２  錘部
３ａ，３ｂ，３ｃ，３ｄ  可撓部
４  加速度検出素子（ピエゾ抵抗）
６  配線
７ａ，７１ａ，７２ａ  温度センサ
７ｂ，７１ｂ，７２ｂ  温度センサ引き出し部
７ｃ，７ｄ，７１ｃ，７１ｄ，７２ｃ，７２ｄ  温度センサ引出電極
３０  感度検出部
３１  温度検出部
３２  演算回路部
４０  引出電極
【図１Ａ】
2008185407.tif 000008
【図１Ｂ】
2008185407.tif 000009
【図２Ａ】
2008185407.tif 000010
【図２Ｂ】
2008185407.tif 000011
【図３Ａ】
2008185407.tif 000012
【図３Ｂ】
2008185407.tif 000013
【図３Ｃ】
2008185407.tif 000014
【図４】
2008185407.tif 000015
【図５】
2008185407.tif 000016
【図６Ａ】
2008185407.tif 000017
【図６Ｂ】
2008185407.tif 000018
【図７】
2008185407.tif 000019
【図８Ａ】
2008185407.tif 000020
【図８Ｂ】
2008185407.tif 000021
【図９】
2008185407.tif 000022
【図１０Ａ】
2008185407.tif 000023
【図１０Ｂ】
2008185407.tif 000024
【図１０Ｃ】
2008185407.tif 000025
【図１１Ａ】
2008185407.tif 000026
【図１１Ｂ】
2008185407.tif 000027
【図１２Ａ】
2008185407.tif 000028
【図１２Ｂ】
2008185407.tif 000029