(57)【要約】【課題】画素の積層構造の単純化を図りつつ、トランジスタのオン電流を増加させる。【解決手段】電気光学装置は、半導体層１ａよりも上層側に配置され、チャネル領域１ａ’に重なると共に走査線１１ａに電気的に接続された第１ゲート電極３ａと、半導体層１ａよりも下層側に配置され、チャネル領域１ａ’に重なると共に走査線１１ａに電気的に接続された第２ゲート電極３ｂとを有するＴＦＴ３０と、第２ゲート電極３ｂと同層に配置されるデータ線６ａとを備える。【選択図】図５
2008191517.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、
第１方向に沿って延在する走査線と、
（ｉ）チャネル領域、データ線側ソースドレイン領域及び画素電極側ソースドレイン領域を有する半導体層と（ｉｉ）該半導体層よりも上層側に配置され、前記チャネル領域に重なると共に前記走査線に電気的に接続された第１ゲート電極と（ｉｉｉ）前記半導体層よりも下層側に配置され、前記チャネル領域に重なると共に前記走査線に電気的に接続された第２ゲート電極とを有するトランジスタと、
前記トランジスタよりも上層側に配置され、下側電極、誘電体膜及び上側電極が下層側から順に積層されてなる蓄積容量と、
前記蓄積容量よりも上層側に配置され、前記蓄積容量及び前記画素電極側ソースドレイン領域に電気的に接続された画素電極と、
前記第２ゲート電極と同層に配置され、前記データ線側ソースドレイン領域に電気的に接続されると共に前記第１方向に交差する第２方向に沿って延在するデータ線と
を備えたことを特徴とする電気光学装置用基板。
【請求項２】
前記データ線と前記第２ゲート電極とは同一の材料膜により形成されることを特徴とする請求項１に記載の電気光学装置用基板。
【請求項３】
前記材料膜は、高融点金属を含んでなることを特徴とする請求項２に記載の電気光学装置用基板。
【請求項４】
前記第１ゲート電極と前記第２ゲート電極とは互いに電気的に接続されていることを特徴とする請求項１から３のいずれか一項に記載の電気光学装置用基板。
【請求項５】
前記走査線は、前記第１ゲート電極と同層に配置されることを特徴とする請求項１から４のいずれか一項に記載の電気光学装置用基板。
【請求項６】
前記半導体層は、チャネル長が前記第１の方向に沿うように配置されることを特徴とする請求項１から５のいずれか一項に記載の電気光学装置用基板。
【請求項７】
前記データ線は、前記基板上で平面的に見て、前記第２ゲート電極に対して異なる位置に配置されることを特徴とする請求項６に記載の電気光学装置用基板。
【請求項８】
前記半導体層は、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第１の接合領域と、前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第２の接合領域とを有し、
前記第１ゲート電極及び前記第２ゲート電極のいずれか一方のゲート電極は、前記チャネル領域から前記第２の接合領域にまで重なるように配置される
ことを特徴とする請求項８に記載の電気光学装置用基板。
【請求項９】
前記第１及び第２の接合領域は、ＬＤＤ領域であることを特徴とする請求項８に記載の電気光学装置用基板。
【請求項１０】
請求項１から９のいずれかに一項に記載の電気光学装置用基板を備えたことを特徴とする電気光学装置。
【請求項１１】
請求項１０に記載の電気光学装置を具備してなることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置に用いられる電気光学装置用基板、及び該電気光学装置用基板を備えてなる電気光学装置、並びに該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置は、基板上に、画素電極と、該画素電極の選択的な駆動を行うための走査線、データ線、及び画素スイッチング用素子としてのＴＦＴ（Thin Film Transistor）とを備え、アクティブマトリクス駆動可能に構成される。また、高コントラスト化等を目的として、ＴＦＴと画素電極との間に蓄積容量が設けられることがある。以上の構成要素は基板上に高密度で作り込まれ、画素開口率の向上や装置の小型化が図られる（例えば、特許文献１参照）。
【０００３】
このように、電気光学装置には更なる表示の高品質化や小型化・高精細化が要求されており、上記以外にも様々な対策が講じられている。例えば、ＴＦＴの半導体層に光が入射すると、光リーク電流が発生し、表示品質が低下してしまうことから、電気光学装置の耐光性を高めるために該半導体層の周囲に遮光層が設けられる。また、蓄積容量はできるだけ容量が大きい方が望ましいが、その反面で、画素開口率を犠牲にしないように設計するのが望ましい。
【０００４】
【特許文献１】特開２００２−１５６６５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した技術によれば、高機能化或いは高性能化に伴って、基板上における積層構造が、基本的に複雑高度化している。これは更に、製造方法の複雑高度化、製造歩留まりの低下等を招いている。逆に、基板上における積層構造や製造プロセスを単純化しようとすれば、蓄積容量の容量不足、遮光性能の低下等による表示品位の低下を招きかねないという技術的問題点がある。
【０００６】
本発明は、例えば上記問題点に鑑みなされたものであり、積層構造や製造プロセスの単純化を図るのに適しており、しかも高品質な表示が可能な電気光学装置用基板、及びそのような電気光学装置用基板を備えた電気光学装置、並びにそのような電気光学装置を具備してなる電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明の電気光学装置用基板は上記課題を解決するために、基板上に、第１方向に沿って延在する走査線と、（ｉ）チャネル領域、データ線側ソースドレイン領域及び画素電極側ソースドレイン領域を有する半導体層と（ｉｉ）該半導体層よりも上層側に配置され、前記チャネル領域に重なると共に前記走査線に電気的に接続された第１ゲート電極と（ｉｉｉ）前記半導体層よりも下層側に配置され、前記チャネル領域に重なると共に前記走査線に電気的に接続された第２ゲート電極とを有するトランジスタと、前記トランジスタよりも上層側に配置され、下側電極、誘電体膜及び上側電極が下層側から順に積層されてなる蓄積容量と、前記蓄積容量よりも上層側に配置され、前記蓄積容量及び前記画素電極側ソースドレイン領域に電気的に接続された画素電極と、前記第２ゲート電極と同層に配置され、前記データ線側ソースドレイン領域に電気的に接続されると共に前記第１方向に交差する第２方向に沿って延在するデータ線とを備える。
【０００８】
本発明の電気光学装置用基板を用いた電気光学装置によれば、その動作時には、走査線を介して走査信号がトランジスタに順次供給され、データ線からトランジスタを介して画像信号が画素電極及び蓄積容量に書き込まれる。これにより、複数の画素における、アクティブマトリクス駆動等の所定種類の動作が可能となる。この際、蓄積容量の存在により、画素電極における電位保持特性が向上し、コントラストやフリッカといった表示特性の向上が可能となる。
【０００９】
ここで、例えば、走査線、データ線、蓄積容量及びトランジスタは、基板上で平面的に見て、画素電極に対応する各画素の開口領域（即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域）を囲む非開口領域内に配置されている。即ち、これらの走査線、データ線、蓄積容量及びトランジスタは、表示の妨げとならないように、各画素の開口領域ではなく、非開口領域内に配置される。
【００１０】
ここに、トランジスタにおいて半導体層は、チャネル領域、データ線側ソースドレイン領域及び画素電極側ソースドレイン領域を有する。データ線側ソースドレイン領域はデータ線と互いに電気的に接続され、画素電極側ソースドレイン領域は画素電極と互いに電気的に接続される。
【００１１】
そして、本発明の電気光学装置用基板では、半導体層の上層側に第１ゲート電極が、半導体層の下層側には第２ゲート電極が設けられることにより、トランジスタはダブルゲート或いはデュアルゲート構造を有する。走査線は、第１ゲート電極及び第２ゲート電極に電気的に接続され、上述したような電気光学装置の駆動時に、これら第１及び第２ゲート電極の各々に走査信号が供給され、トランジスタはオン状態となる。この状態で、第１及び第２ゲート電極の各々には走査信号に応じたゲート電圧が印加され、半導体層のチャネル領域における上面側及び下面側の両方にチャネルを形成できる。この結果、仮に半導体層のチャネル領域における上面側のみにチャネルが形成される場合と比較して、トランジスタの動作時にチャネル領域に流れる電流、即ちオン電流を大きくすることができる。
【００１２】
本発明では特に、データ線が、トランジスタよりも下層側に第２ゲート電極と同層に配置される。データ線は、基板上で平面的に見て各走査線が延在する第１方向（即ち、例えば、行方向（後述する各図におけるＸ方向））に交差する第２方向（即ち、例えば、列方向（後述する各図におけるＹ方向））に沿って延在する。
【００１３】
データ線及び第２ゲート電極のうち少なくとも第２ゲート電極は遮光性材料より形成されるのが好ましい。このように構成すれば、第２ゲート電極によって、基板における裏面反射や、複板式のプロジェクタ等で他の電気光学装置から発せられ合成光学系を突き抜けてくる光などの、戻り光に対してトランジスタのチャネル領域を殆ど或いは完全に遮光できる。即ち、第２ゲート電極は、ゲート電極としての機能に加えて戻り光に対するトランジスタの遮光膜として機能することが可能である。従って、上述の如き動作時に、トランジスタにおける光リーク電流は低減され、コントラスト比を向上させることができ、高品位の画像表示が可能となる。
【００１４】
また、データ線と第２ゲート電極とを同層に配置することにより、各々を別層に配置する構成と比較して、基板上の画素の積層構造を簡略化することが可能となる。更に、データ線は第２ゲート電極と同様に遮光性を有する材料より形成されるようにするとよい。この場合には、第２ゲート電極に加えてデータ線によっても、戻り光を遮光することが出来、より確実に半導体層に入射する戻り光を低減することが可能となる。また、第２ゲート電極と共にデータ線によって、各画素における開口領域の縁部分を、言い換えれば非開口領域の輪郭部分を、部分的に規定することも可能となる。これにより、この縁部分についてのトランジスタの上側或いは、データ線や第２ゲート電極とは別途にトランジスタの下側に形成される遮光膜や、対向基板側に形成されるブラックマトリクス或いはブラックマスクを部分的に省略することも可能となる。この意味からも、基板上における積層構造や電気光学装置の全体構造の単純化を図れる。
【００１５】
更に、本発明では、データ線は、トランジスタよりも下層側に配置されるので、データ線とトランジスタのデータ線側ソースドレイン領域とを電気的に接続するコンタクトホールをトランジスタよりも下層側に設けることができる、言い換えれば、トランジスタよりも上層側に設ける必要がない。よって、トランジスタよりも上層側に配置される蓄積容量を、基板上で平面的に見て、データ線とデータ線側ソースドレイン領域とを電気的に接続するコンタクトホールと重なるように形成できる、即ち、基板上のより広い面積に蓄積容量を形成できる。従って、蓄積容量の容量を増加させることができる。その結果、コントラストやフリッカといった表示特性、即ち表示品質の向上が可能となる。
【００１６】
加えて、このように、データ線とデータ線側ソースドレイン領域とを電気的に接続するコンタクトホールをトランジスタの上層側に設ける必要がないので、トランジスタの上層側に配置された、例えば上側電極に電気的に接続された容量線等の配線を比較的自由に平面レイアウトすることが可能となる。よって、例えば配線幅を狭める等の、開口領域を広げる即ち各画素の開口率（即ち、各画素における全領域に対する開口領域の比率）を向上させるレイアウトが可能となる。
【００１７】
以上の結果、基板上における積層構造を単純化し、トランジスタのオン電流を増加させると共に、蓄積容量の容量を増加し更には光リーク電流の低減を期待できる。従って、高品位の画像表示が可能となる。また、基板上における積層構造の単純化は、製造プロセスを単純化することが可能となり、その結果、歩留まりを向上させて製造コストを低減すると共に、装置自体の信頼性を高めることができる。
【００１８】
本発明の電気光学装置用基板の一態様では、前記データ線と前記第２ゲート電極とは同一の材料膜により形成される。
【００１９】
この態様によれば、電気光学装置用基板の製造プロセスにおいて、データ線と第２ゲートとを同一工程にて同一機会に同一膜により形成することができる。よって、より製造プロセスを単純化することが可能となる。ここにいう「同一膜」と「同一の材料膜」とは互いに同義であり、より詳しくは、製造工程における同一機会に成膜される膜を意味し、同一種類の膜である。尚、「同一膜（同一の材料膜）からなる」とは、一枚の膜として連続していることを要求する趣旨でないことはいうまでもなく、基本的に同一膜のうち相互に分断されたパターンを有する膜部分であれば足りる。
【００２０】
この、データ線及び第２ゲート電極が同一の材料膜により形成される態様では、前記材料膜は、高融点金属を含んでなるように構成してもよい。
【００２１】
このように構成すれば、データ線及び第２ゲート電極は、例えばタングステン（Ｗ）、チタン（Ｔｉ）、チタンナイトライド（ＴｉＮ）等の高融点金属材料を含んでなるので、遮光性能を夫々高めることができる。更に、データ線及び第２ゲート電極を形成した後に、高温プロセスを行うことが可能である。即ち、例えば、データ線及び第２ゲート電極を形成した後にトランジスタを形成する際、トランジスタの半導体膜からなる層を、減圧ＣＶＤ（Chemical Vapor Deposition）法等の比較的高温な環境下で行われるプロセスで形成することが可能である。
【００２２】
本発明の電気光学装置用基板の他の態様では、前記第１ゲート電極と前記第２ゲート電極とは互いに電気的に接続されている。
【００２３】
この態様によれば、第１及び第２ゲート電極に共通に走査線を設けることが可能となる。従って、仮に第１及び第２ゲート電極の各々に対応して別個に２種の走査線を設ける構成と比較して、画素の積層構造をより簡略化させることが可能となる。また、既に説明したような電気光学装置の動作において、２種の走査線に別個の走査信号が供給されることにより、互いの走査線で夫々信号遅延等が生じることにより、２種のゲート電極に対し信号の供給タイミングがずれて、各画素において表示不良が生じる不具合を防止することができる。
【００２４】
本発明の電気光学装置用基板の他の態様では、前記走査線は、前記第１ゲート電極と同層に配置される。
【００２５】
この態様によれば、走査線が第１ゲート電極と別層に配置される場合と比較して、画素の積層構造をより簡略化させることが可能となる。また、走査線と第１ゲート電極とは同層に配置され且つ同一膜により形成されるとよい。これにより、電気光学装置用基板の製造プロセスをより簡略化させることができる。
【００２６】
本発明の電気光学装置用基板の他の態様では、前記半導体層は、チャネル長が前記第１の方向に沿うように配置される。
【００２７】
この態様によれば、半導体層は、データ線の配線方向（第２の方向）と異なる方向（第１の方向）に沿って配置され、基板上において半導体層のチャネル領域をデータ線と重ならないように配置させることが可能となる。従って、チャネル領域に対して第２ゲート電極を、基板上においてデータ線と同層に且つ重ならない位置言い換えれば異なる位置に、配置させることが可能となる。これにより、データ線と第２ゲート電極の配置に係る構成即ちレイアウトが複雑化するのを防止し、画素のレイアウト構成をより簡略化させることが可能となる。その結果、電気光学装置用基板の製造プロセスをより簡略化させることができる。
【００２８】
この、半導体層が第１の方向に沿って配置される態様では、前記データ線は、前記基板上で平面的に見て、前記第２ゲート電極に対して異なる位置に配置されるように構成してもよい。
【００２９】
このように構成すれば、データ線と第２ゲート電極の配置に係る構成即ちレイアウトが複雑化するのを防止し、画素のレイアウト構成をより簡略化させることが可能となる。
【００３０】
本発明の電気光学装置用基板の他の態様では、前記半導体層は、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第１の接合領域と、前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第２の接合領域とを有し、前記第１ゲート電極及び前記第２ゲート電極のいずれか一方のゲート電極は、前記チャネル領域から前記第２の接合領域にまで重なるように配置される。
【００３１】
この態様では、第１の接合領域は、チャネル領域とデータ線側ソースドレイン領域との接合部に形成される領域であり、第２の接合領域は、チャネル領域と画素電極側ソースドレイン領域との接合部に形成される領域である。即ち、第１及び第２の接合領域は、例えば、トランジスタが例えばＮＰＮ型或いはＰＮＰ型トランジスタ（即ち、Ｎチャネル型或いはＰチャネル型トランジスタ）として形成された場合におけるＰＮ接合領域や、トランジスタがＬＤＤ構造を有する場合におけるＬＤＤ領域（即ち、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層にソースドレイン領域よりも少量の不純物を打ち込んでなる領域）を意味する。
【００３２】
この態様によれば、第１ゲート電極及び第２ゲート電極のいずれか一方のゲート電極は、基板上で平面的に見て、チャネル領域から第２の接合領域にまで重なるように配置される。よって、第１ゲート電極が第２の接合領域にまで重なるように配置される場合には、それよりも上層側から半導体層の第２の接合領域に入射される光を、第１ゲート電極によって遮光することが可能となる。一方、第２ゲート電極が第２の接合領域にまで重なるように配置される場合には、それよりも下層側から半導体層の第２の接合領域に入射される戻り光を、第２ゲート電極によって遮光することが可能となる。
【００３３】
ここに、本願発明者らの研究によれば、２種の接合領域のうち特に第２の接合領域では相対的に光リーク電流が発生し易い傾向にある。よって、チャネル領域に加えて第２の接合領域に対して進行する光についても、第１ゲート電極若しくは第２ゲート電極によって遮光することで、半導体層において特に光リーク電流が発生し易い領域に対する遮光性を向上させることが可能となる。
【００３４】
この、半導体層が第１及び第２の接合領域を有する態様では、前記第１及び第２の接合領域は、ＬＤＤ領域であるように構成してもよい。
【００３５】
このように構成すれば、トランジスタがＬＤＤ構造を有するように形成することが可能となる。よって、トランジスタの非動作時において、データ線側ソースドレイン領域及び画素電極側ソースドレイン領域に流れるオフ電流を低減し、且つトランジスタの飽和動作時におけるドレイン端の電界緩和を低減でき、ホットキャリア現象による閾値の上昇（トランジスタ特性劣化に関する信頼性上の課題）に起因したオン電流の低下及びオフリーク電流の上昇を抑制できる。その結果、トランジスタのオン電流をより増加させることが可能となる。
【００３６】
本発明の電気光学装置は上記課題を解決するために、上述した本発明の電気光学装置用基板（但し、その各種態様も含む）を備える。
【００３７】
本発明の電気光学装置によれば、上述した本発明の電気光学装置用基板を備えているため、高品質な画像を表示可能な電気光学装置を提供することができる。
【００３８】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置を具備してなる。
【００３９】
本発明の電子機器によれば、上述した本発明の電気光学装置を具備してなるので、高品質な表示を行うことが可能な、投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなど、更には電気光学装置を露光用ヘッドとして用いたプリンタ、コピー、ファクシミリ等の画像形成装置などの各種電子機器を実現できる。また、本発明に係る電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することが可能である。
【００４０】
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。
【発明を実施するための最良の形態】
【００４１】
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
【００４２】
本実施形態における液晶装置の全体構成について、図１及び図２を参照して説明する。ここに、図１は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に、対向基板の側から見た液晶装置の概略的な平面図であり、図２は、図１のＨ−Ｈ’断面図である。
【００４３】
図１及び図２において、液晶装置は、対向配置されたＴＦＴアレイ基板１０と対向基板２０とから構成されている。ＴＦＴアレイ基板１０は例えば石英基板、ガラス基板、シリコン基板等の透明基板である。対向基板２０も例えばＴＦＴアレイ基板１０と同様の材料からなる透明基板である。ＴＦＴアレイ基板１０と対向基板２０との間には液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００４４】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、例えばシール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材５６が散布されている。本実施形態に係る液晶装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。
【００４５】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。
【００４６】
ＴＦＴアレイ基板１０上における、画像表示領域１０ａの周辺に位置する周辺領域には、データ線駆動回路１０１及びサンプリング回路７、走査線駆動回路１０４、外部回路接続端子１０２が夫々形成される。
【００４７】
ＴＦＴアレイ基板１０上における周辺領域において、シール領域より外周側に、データ線駆動回路１０１及び外部回路接続端子１０２が、ＴＦＴアレイ基板１０の一辺に沿って設けられている。また、ＴＦＴアレイ基板１０上の周辺領域のうちシール領域より内側に位置する領域には、ＴＦＴアレイ基板１０の一辺に沿う画像表示領域１０ａの一辺に沿って且つ額縁遮光膜５３に覆われるようにしてサンプリング回路７が配置される。
【００４８】
また、走査線駆動回路１０４は、ＴＦＴアレイ基板１０の一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間を電気的に接続するため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。
【００４９】
また、ＴＦＴアレイ基板１０上の周辺領域において、対向基板２０の４つのコーナー部に対向する領域に、上下導通端子１０６が配置されると共に、このＴＦＴアレイ基板１０及び対向基板２０間には上下導通材が上下導通端子１０６に対応して該端子１０６に電気的に接続されて設けられる。
【００５０】
図２において、ＴＦＴアレイ基板１０上には、駆動素子である画素スイッチング用のＴＦＴや走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域１０ａには、画素スイッチング用ＴＦＴや走査線、データ線等の配線の上層に画素電極９ａがマトリクス状に設けられている。画素電極９ａ上には、配向膜１６が形成されている。尚、本実施形態では、画素スイッチング素子はＴＦＴのほか、各種トランジスタにより構成されてもよい。
【００５１】
他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。遮光膜２３は、例えば遮光性金属膜等から形成されており、対向基板２０上の画像表示領域１０ａ内で、例えば格子状等にパターニングされている。そして、遮光膜２３上（図２中遮光膜２３より下側）に、ＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９ａと対向して例えばベタ状に形成され、更に対向電極２１上（図２中対向電極２１より下側）には配向膜２２が形成されている。
【００５２】
液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。そして、液晶装置の駆動時、夫々に電圧が印加されることで、画素電極９ａと対向電極２１との間には液晶保持容量が形成される。
【００５３】
尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等が形成されていてもよい。
【００５４】
次に、本実施形態に係る液晶装置の画素部の電気的な構成について、図３を参照して説明する。ここに図３は、本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
【００５５】
図３において、画像表示領域１０ａを構成するマトリクス状に形成された複数の画素の夫々には、画素電極９ａ及び本発明に係る「トランジスタ」の一例としてのＴＦＴ３０が形成されている。本実施形態では、後述するようにＴＦＴ３０は走査線１１ａに電気的に接続される第１ゲート電極３ａ及び第２ゲート電極３ｂを有するダブルゲート構造を有し、画素電極９ａに電気的に接続されており、液晶装置の動作時に画素電極９ａをスイッチング制御する。画像信号が供給されるデータ線６ａは、ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
【００５６】
ＴＦＴ３０の第１ゲート電極３ａ及び第２ゲート電極３ｂに走査線１１ａが電気的に接続されており、本実施形態に係る液晶装置は、所定のタイミングで、走査線１１ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎが所定のタイミングで書き込まれる。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板に形成された対向電極との間で一定期間保持される。
【００５７】
液晶層５０（図２参照）を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。
【００５８】
ここで保持された画像信号がリークすることを防ぐために、画素電極９ａと対向電極２１（図２参照）との間に形成される液晶容量に対して電気的に並列に蓄積容量７０が付加されている。蓄積容量７０は、画像信号の供給に応じて各画素電極９ａの電位を一時的に保持する保持容量として機能する容量素子である。蓄積容量７０の一方の電極は、画素電極９ａと電気的に並列してＴＦＴ３０のドレインに接続され、他方の電極は、定電位となるように、電位固定の容量線３００に接続されている。蓄積容量７０によれば、画素電極９ａにおける電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。尚、蓄積容量７０は、後述するように、ＴＦＴ３０へ入射する光を遮る内蔵遮光膜としても機能する。
【００５９】
次に、上述の動作を実現する画素部の具体的構成について、図４から図７を参照して説明する。ここに図４は、本実施形態に係る液晶装置におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図５は、図４のＡ−Ａ’線での断面図である。また、図６は、図４のＢ−Ｂ’線断面部分における第１及び第２ゲート電極の構成を示す断面図である。加えて、図７は、図５のＣ１部分の部分拡大断面図である。
【００６０】
尚、本実施形態の説明において参照する各図においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。また、図４及び図５では、図１又は図２を参照して説明した構成中、ＴＦＴアレイ基板１０側の構成のみについて説明するが、説明の便宜上、これらの図では画素電極９ａより上側に位置する部分の図示を省略している。更に、図６では、図４のＢ−Ｂ’線断面部分における第１及び第２ゲート電極３ａ及び３ｂに着目してその構成を示すと共に、第１ゲート電極３ａより上層側の構成については図示を省略してある。
【００６１】
ここに、図４及び図５において、ＴＦＴアレイ基板１０から画素電極９ａまでの部分が、本発明に係る「電気光学装置用基板」の一例を構成している。図４及び図５では、図２又は図３を参照して説明した画素部の各回路要素が、パターン化され、積層された導電膜としてＴＦＴアレイ基板１０上に構築されている。ＴＦＴアレイ基板１０は、例えば、ガラス基板、石英基板、ＳＯＩ基板、半導体基板等からなり、例えばガラス基板や石英基板からなる対向基板２０と対向配置されている。また、各回路要素は、下から順に、データ線６ａ等を含む第１層、ＴＦＴ３０等を含む第２層、蓄積容量７０等を含む第３層、画素電極９ａ等を含む第４層からなる。また、第１層−第２層間には下地絶縁膜１２、第２層−第３層間には第１層間絶縁膜４１、及び第３層−第４層間には第２層間絶縁膜４２がそれぞれ設けられ、上述の各要素間が短絡することを防止している。
【００６２】
図４に示すように、データ線６ａ、走査線１１ａ、ＴＦＴ３０、容量線３００及び下側電極７１は、ＴＦＴアレイ基板１０上で平面的に見て、画素電極９ａに対応する各画素の開口領域（即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域）を囲む非開口領域内に配置されている。即ち、データ線６ａ、走査線３ａ、ＴＦＴ３０、容量線３００及び下側電極７１は、表示の妨げとならないように、各画素の開口領域ではなく、非開口領域内に配置されている。
【００６３】
以下に、画素の積層構造における各層の構成についてより詳細に説明する。
【００６４】
（第１層の構成―データ線等―）
図４及び図５において、第１層は、データ線６ａを含んでなる。データ線６ａは、図４のＹ方向に沿って延在している。データ線６ａは、例えばタングステン（Ｗ）、チタン（Ｔｉ）、クロム（Ｃｒ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等の高融点金属のうちの少なくとも一つを含む金属単体、合金、金属ナイトライド、金属シリサイド、ポリシリサイド又はこれらの積層体等により形成することができる。
【００６５】
また、データ線６ａと同層にＴＦＴ３０の第２ゲート電極３ｂが、ＴＦＴ３０の下層側に（図５参照）、ＴＦＴ３０のチャネル領域１ａ’から本発明に係る「第２の接合領域」の一例たる画素電極側ＬＤＤ領域１ｃに対向する領域を含むように配置され（図４参照）、好ましくはデータ線６ａと同一膜により形成される。よって、データ線６ａ及び第２ゲート電極３ｂは、好ましくは遮光性を有する膜として形成される。
【００６６】
従って、本実施形態では、データ線６ａと第２ゲート電極３ｂとを同層に配置することにより、各々を別層に配置する構成と比較して、ＴＦＴアレイ基板１０上の画素の積層構造を簡略化することが可能となる。また、データ線６ａ及び第２ゲート電極３ｂを同一膜により形成することで、液晶装置の製造プロセスにおいて、データ線６ａ及び第２ゲート電極３ｂを同一工程において同一機会に同一膜により形成することが可能となる。更に、データ線６ａ及び第２ゲート電極３ｂが上述したような高融点金属材料により形成される場合、これらデータ線６ａ及び第２ゲート電極３ｂの形成後に、高温プロセスを行うことが可能である。即ち、例えば、第２層にＴＦＴ３０を形成する際、半導体層１ａを、減圧ＣＶＤ法等の比較的高温な環境下で行われるプロセスで形成することが可能である。
【００６７】
本実施形態では、特に、データ線６ａ及び第２ゲート電極３ｂのうち少なくとも第２ゲート電極３ｂを遮光性材料により形成するのが好ましい。このように構成すれば、第２ゲート電極３ｂによって、ＴＦＴアレイ基板１０における裏面反射や、複板式のプロジェクタ等で他の電気光学装置から発せられ合成光学系を突き抜けてくる光などの、戻り光に対してＴＦＴ３０のチャネル領域１ａ’及び画素電極側ＬＤＤ領域１ｃを殆ど或いは完全に遮光できる。即ち、第２ゲート電極３ｂは、ゲート電極としての機能に加えて戻り光に対するＴＦＴ３０の遮光膜として機能することが可能である。
【００６８】
加えて、データ線６ａをも遮光性を有する材料により形成することで、第２ゲート電極３ｂに加えてデータ線６ａによっても、戻り光を遮光することが出来、より確実にＴＦＴ３０の半導体層１ａに入射する戻り光を低減することが可能となる。また、第２ゲート電極３ｂと共にデータ線６ａによって、各画素における開口領域の縁部分を、言い換えれば非開口領域の輪郭部分を、部分的に規定することも可能となる。これにより、この縁部分についてのＴＦＴ３０の上側或いは、データ線６ａや第２ゲート電極３ｂとは別途にＴＦＴ３０の下側に形成される遮光膜や、対向基板２０側に形成される遮光膜２３を部分的に省略することも可能となる。この意味からも、各画素、ひいては液晶装置の全体構造の単純化を図れる。
【００６９】
（第２層の構成―ＴＦＴ等―）
図４及び図５において、第２層は、ＴＦＴ３０及び走査線１１ａが配置されており、ＴＦＴ３０は、半導体層１ａ、第１及び第２ゲート電極３ａ及び３ｂを含んで構成されている。
【００７０】
半導体層１ａは、例えばポリシリコンからなり、好ましくは図４に示すように、走査線１１ａの延在方向と同方向、即ちＸ方向に沿って延在させて形成される。より具体的には、半導体層１ａは、図４中Ｘ方向に沿ったチャネル長を有するチャネル領域１ａ’を有し、更にはＸ方向に沿って、データ線側ソースドレイン領域１ｄ、データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃ、並びに及び画素電極側ソースドレイン領域１ｅが配置される。即ち、ＴＦＴ３０はＬＤＤ構造を有している。尚、データ線側ＬＤＤ領域１ｂは、本発明に係る「第１の接合領域」の一例であり、画素電極側ＬＤＤ領域１ｃは、本発明に係る「第２の接合領域」の一例である。
【００７１】
このような半導体層１ａの構成によれば、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅは、チャネル領域１ａ’を基準として、Ｘ方向に沿ってほぼミラー対称に形成されている。データ線側ＬＤＤ領域１ｂは、チャネル領域１ａ’及びデータ線側ソースドレイン領域１ｄ間に形成されている。画素電極側ＬＤＤ領域１ｃは、チャネル領域１ａ’及び画素電極側ソースドレイン領域１ｅ間に形成されている。データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅは、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層１ａに不純物を打ち込んでなる不純物領域である。データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃはそれぞれ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅよりも不純物の少ない低濃度な不純物領域として形成される。このような不純物領域によれば、ＴＦＴ３０の非動作時において、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅ間に流れるオフ電流を低減し、且つＴＦＴ３０の動作時に流れるオン電流の低下を抑制できる。
【００７２】
尚、ＴＦＴ３０は、ＬＤＤ構造を有することが好ましいが、データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極をマスクとして不純物を高濃度に打ち込んでデータ線側ソースドレイン領域及び画素電極側ソースドレイン領域を形成する自己整合型であってもよい。
【００７３】
よって、本実施形態では、図４に示されるように、第１層のデータ線６ａの配置に対して、半導体層１ａは、データ線６ａの配線方向（Ｙ方向）と異なる方向（Ｘ方向）に沿って配置され、ＴＦＴアレイ基板１０上において半導体層１ａのチャネル領域１ａ’をデータ線６ａと重ならないように配置させることが可能となる。従って、チャネル領域１ａ’に対して第２ゲート電極３ｂを、ＴＦＴアレイ基板１０上においてデータ線６ａと同層に且つこれと重ならないように異なる位置に配置させることが可能となる。これにより、データ線６ａと第２ゲート電極３ｂとのレイアウトが複雑化するのを防止し、画素のレイアウト構成をより簡略化させることが可能となる。
【００７４】
また、ＴＦＴ３０のデータ線側ドレイン領域１ｄとデータ線６ａとは互いに、下地絶縁膜１２に形成されたコンタクトホール８１を介して電気的に接続される。コンタクトホール８１内は、導電材料でプラグされており、データ線側ドレイン領域１ｄとデータ線６ａとは互いに、良好に電気的に接続されている。
【００７５】
次に、図４及び図５に加えて、図６を参照して、ＴＦＴ３０の第１及び第２ゲート電極３ａ及び３ｂの構成について、より詳細に説明する。
【００７６】
これら各図に示すように、第１ゲート電極３ａは走査線１１ａの一部として好ましくは一体的に形成される。走査線１１ａは、半導体層１ａよりも絶縁膜２を介して上層側に、Ｘ方向に沿って延在させて、例えば導電性ポリシリコンから形成されている。また、第１ゲート電極３ａは、走査線１１ａにおける、半導体層１ａ上でチャネル領域１ａ’に重なるように配置される部分により形成される。より具体的には、図４及び図５に示すように、走査線１１ａには、半導体層１ａの配置を避けるように開孔１１ｈが開孔されるが、この開孔１１ｂ間でチャネル領域１ａに重なる部分が、第１ゲート電極３ａとして形成される。
【００７７】
よって、第２層において、第１ゲート電極３ａ及び走査線１１ａは同層に配置されるため、これらが別層に配置される場合と比較して、画素の積層構造をより簡略化させることが可能となる。また、このように走査線１１ａ及び第１ゲート電極３ａが一体的に形成されることで、液晶装置の製造プロセスをより簡略化させることができる。
【００７８】
また、本実施形態では、図４及び図６に示すように、第１層の第２ゲート電極３ｂと第１ゲート電極３ａとは、下地絶縁膜１２に開孔されるコンタクトホール８１０を介して電気的に接続される。よって、第１及び第２ゲート電極３ａ及び３ｂに共通に走査線１１ａを設けることが可能となる。従って、仮に第１ゲート電極３ａ及び第２ゲート電極３ｂの各々に対応して別個に２種の走査線を設ける構成と比較して、画素の積層構造をより簡略化させることが可能となる。また、既に説明したような液晶装置の動作において、２種の走査線に別個の走査信号が供給されることにより、互いの走査線で夫々信号遅延等が生じることにより、２種のゲート電極３ａ及び３ｂに対し信号の供給タイミングがずれて、各画素において表示不良が生じる不具合を防止することができる。
【００７９】
また、このように半導体層１ａのチャネル領域１ａ’から画素電極側ＬＤＤ領域１ｃに沿って、コンタクトホール８１０を開孔し、このコンタクトホール８１０内に第１ゲート電極３ａの一部が形成されることで、チャネル領域１ａ’及び画素電極側ＬＤＤ領域１ｃに対して進行する光を、半導体層１ａの両側において遮光することが可能となる。
【００８０】
更に、上述したように、第１ゲート電極３ａ及び第２ゲート電極３ｂのうち第２ゲート電極３ｂは、半導体層１ａのチャネル領域１ａ’及び画素電極側ＬＤＤ領域１ｃに対して、戻り光を遮光可能なように形成される。本実施形態では、第２ゲート電極３ｂに代えて第１ゲート電極３ａが、平面的に見て、半導体層１ａのチャネル領域１ａ’に加えて画素電極側ＬＤＤ領域１ｃに対して重なるように形成されるようにしてもよい。この場合、それよりも上層側から半導体層１ａ’の画素電極側ＬＤＤ領域１ｃに入射される光を、第１ゲート電極３ａによって遮光することが可能となる。
【００８１】
ここに、本願発明者らの研究によれば、半導体層１ａにおける２種のＬＤＤ領域１ｂ及び１ｃのうち特に画素電極側ＬＤＤ領域１ｃでは相対的に光リーク電流が発生し易い傾向にある。よって、チャネル領域１ａ’に加えて画素電極側ＬＤＤ領域１ｃに対して進行する光についても、第１若しくは第２ゲート電極３ａ若しくは３ｂによって遮光することで、半導体層１ａにおいて特に光リーク電流が発生し易い領域に対する遮光性を向上させることが可能となる。従って、本実施形態では、より効果的にＴＦＴ３０における光リーク電流を低減することが可能となる。
【００８２】
尚、本実施形態では、走査線１１ａは第１ゲート電極３ａ及び第２ゲート電極３ｂの各々に対して２種設けられる構成や、第１ゲート電極３ａと異なる層に配置される構成を適用してもよい。
【００８３】
このように、ＴＦＴ３０は、ダブルゲート構造を有する。よって、上述したような液晶装置の駆動時に、第１ゲート電極３ａ及び第２ゲート電極３ｂの各々に、走査線１１ａより走査信号が供給され、ＴＦＴ３０はオン状態となる。この状態で、第１ゲート電極３ａ及び第２ゲート電極３ｂの各々には走査信号に応じたゲート電圧が印加され、半導体層１ａのチャネル領域１ａ’における上面側及び下面側の両方にチャネルを形成できる。よって、仮に半導体層１ａのチャネル領域１ａ’における上面側のみにチャネルが形成される場合と比較して、ＴＦＴ３０の動作時にチャネル領域１ａ’に流れる電流、即ちオン電流を大きくすることができる。
【００８４】
ここに、下地絶縁膜１２は、例えばシリコン酸化膜等からなり、第１層と第２層とを層間絶縁する。下地絶縁膜１２の表面は、好ましくはＣＭＰや研磨処理、スピンコート処理等の平坦化処理によって、平坦化される。このような構成によれば、データ線６ａの厚さを厚くすることによりデータ線６ａの低抵抗化を図ることができる。即ち、データ線６ａの厚さを厚くしても、下地絶縁膜１２の表面は、平坦化処理によって平坦化されるので、データ線６ａの厚さに起因した凹凸によって、液晶層５０の液晶分子の配向状態に乱れを生じさせる可能性を低減することができる。
【００８５】
尚、以上の説明したようなＴＦＴ３０の構成について、半導体層１ａは非単結晶層でも単結晶層でも構わない。単結晶層の形成には、貼り合わせ法等の公知の方法を用いることができる。半導体層１ａを単結晶層とすることで、特に周辺回路の高性能化を図ることができる。
【００８６】
また、本実施形態では、その詳細な構成については図示を省略するが、ＴＦＴアレイ基板１０における上層側の表面に、凹部を形成し、この凹部内にデータ線６ａが埋め込まれるように形成してもよい。この場合、データ線６ａの厚さに起因して、下地絶縁膜１２の表面に生じる凹凸を低減或いはこのような凹凸の発生を防止できる。
【００８７】
（第３層の構成―蓄積容量等―）
図４及び図５において、第３層は、蓄積容量７０で構成されている。蓄積容量７０は、第１層間絶縁膜４１を介してＴＦＴ３０の上層側に設けられており、ＴＦＴ３０の画素電極側ソースドレイン領域１ｅ及び画素電極９ａに電気的に接続される下側電極７１と、容量線３００の一部からなる上側電極が、誘電体膜７５を介して対向配置されることにより形成されている。
【００８８】
下側電極７１は、導電性のポリシリコン膜からなり、第１層間絶縁膜４１に開孔されたコンタクトホール８３を介してＴＦＴ３０の画素電極側ソースドレイン領域１ｅと電気的に接続されている。即ち、下側電極７１は、画素電位とされる画素電位側容量電極として機能する。図４に示すように、下側電極７１のＸ方向に沿って延在する延在部は、第２層間絶縁膜４２を貫通して開孔されたコンタクトホール８５を介して画素電極９ａと電気的に接続されている。即ち、下側電極７１は、画素電位側容量電極としての機能のほか、コンタクトホール８３及び８５を介して、画素電極９ａとＴＦＴ３０の画素電極側ソースドレイン領域１ｅとを電気的に中継接続する機能をもつ。尚、下側電極７１の上層側には、後述するように、ＨＴＯ膜が形成されている。
【００８９】
第１層間絶縁膜４１及び第２層間絶縁膜４２は夫々、例えばＮＳＧ（ノンシリケートガラス）によって形成されている。その他、第１層間絶縁膜４１及び第２層間絶縁膜４２には夫々、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。
【００９０】
誘電体膜７５は、例えば膜厚５〜３００ｎｍ程度の比較的薄い窒化シリコン（ＳｉＮ）膜から構成されている。蓄積容量７０を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜７５は薄いほどよい。
【００９１】
上側電極は、容量線３００の一部として好ましくは一体的に形成され、下側電極７１と対向配置された固定電位側容量電極として機能する。容量線３００は、平面的に見ると、図４に示すように、データ線６ａの形成領域及び走査線１１ａの形成領域に重ねて、例えば、Ｘ方向及びＹ方向の各々に沿って格子状のパターンとして形成されている。よって、本実施形態によれば、データ線６ａ及び走査線１１ａ上の領域を利用して、容量線３００を配置することで、蓄積容量７０の容量をより大きく確保することができる。また、ＴＦＴ３０の上層側において、より広い領域で、容量線３００によってそれよりも上層側から入射される光を遮光することが可能となる。従って、より確実にＴＦＴ３０の光リーク電流を低減することができる。
【００９２】
更に、その詳細な構成は図示を省略してあるが、容量線３００は、好ましくは、画素電極９ａが配置された画像表示領域１０ａからその周囲に延設され、定電位源と電気的に接続されて、固定電位とされている。このような定電位源としては、例えば、データ線駆動回路１０１に供給される正電源や負電源等の定電位源でもよいし、対向基板２０の対向電極２１に供給される対向電極電位でもよい。
【００９３】
ここで本実施形態に係る蓄積容量７０の構成の一例について、図７を参照して詳細に説明する。図７に示すように、蓄積容量７０は、下側電極７１、誘電体膜７５及び上側電極３００が下層側から順に積層されて形成されている。尚、下側電極７１の上層側には、後述するように、ＨＴＯ膜７２が形成されている。
【００９４】
図７において、下側電極７１は、導電性のポリシリコン膜からなり、上側電極３００はアルミニウム等からなる。即ち、蓄積容量７０は、半導体膜、絶縁体膜及び金属膜が順に積層されたＭＩＳ構造を有している。下側電極７１の上層側には、ＨＴＯ膜７２が形成されている。ＨＴＯ膜７２は、ポリシリコン膜からなる下側電極７１の上層側表面を酸化する酸化処理によって形成された高温酸化シリコン膜或いは、ＬＰ（Low Pressure）−ＣＶＤ法により形成された膜からなる。このように下側電極７１と誘電体膜７５との間に形成されたＨＴＯ膜７２によって、蓄積容量７０の耐圧が高められている。ここで、下側電極７１は、ポリシリコン膜からなるので、仮に下側電極７１が例えばアルミニウム等の金属膜からなる場合と比較して、比較的高温での熱処理を伴う酸化処理によって下側電極７１が溶融してしまうことは殆どない。
【００９５】
図７において、誘電体膜７５は、焼成処理が施されることによって緻密さが高められている、即ち、蓄積容量７０の耐圧が高められている。よって、蓄積容量７０におけるリーク電流の発生を抑制或いは防止できる。ここで、下側電極７１は、ポリシリコン膜からなるので、仮に下側電極７１が例えばアルミニウム等の金属膜からなる場合と比較して、比較的高温での熱処理を伴う焼成処理によって下側電極７１が溶融してしまうことは殆どない。尚、誘電体膜７５は、ＳｉＮの他、酸化シリコン（ＳｉＯ２）、酸化タンタル（Ｔａ２Ｏ５）、酸化ハフニウム（ＨｆＯ２）、アルミナ（Ａｌ２Ｏ３）等の高誘電率材料の単層膜又は多層膜であってもよい。或いは、これら高誘電率材料よりも誘電率の低い低誘電率材料と共に多層膜としてもよい。
【００９６】
図７において、上側電極３００は、第１遮光層３１１、導電層３２０及び第２遮光層３１２が下層側から順に積層された積層構造を有する多層膜からなる。第１遮光層３１１及び第２遮光層３１２はいずれもチタンナイトライド（ＴｉＮ）膜から形成されており、導電層３２０は、アルミニウム（Ａｌ）膜から形成されている。
【００９７】
再び図４に示すように、蓄積容量７０は、ＴＦＴアレイ基板１０上で平面的に見てＴＦＴ３０のチャネル領域１ａ’に対向する領域を含む領域に配置され、且つ、ＴＦＴ３０より上層側に配置されている。よって、金属膜からなる上側電極３００により上層側からの入射光に対してＴＦＴ３０を遮光できる。尚、第１遮光層３１１及び第２遮光層３１２は、ＴｉＮ膜の他、チタン（Ｔｉ）膜、タングステン（Ｗ）膜等の高融点金属膜から形成してもよい。
【００９８】
また、上述したように、第１層においてデータ線６ａがＴＦＴ３０より下層側に配置され、データ線６ａとＴＦＴ３０のデータ線側ソースドレイン領域１ｄとを電気的に接続するコンタクトホール８１もＴＦＴ３０よりも下層側に設けられる。よって、蓄積容量７０を、平面的に見て、データ線６ａ及びコンタクトホール８１と重なるように、ＴＦＴアレイ基板１０上のより広い面積に形成できる。さらに、これに加えて、容量線３００を上述したように格子状のパターンとしてより広い領域に配線することで、蓄積容量７０の容量を増加させることができる。その結果、コントラストやフリッカといった表示特性、即ち表示品質の向上が可能となる。
【００９９】
また、このような容量線３００の構成によれば、例えば配線幅を狭める等の、開口領域を広げる即ち各画素の開口率（即ち、各画素における全領域に対する開口領域の比率）を向上させるレイアウトが可能となる。
【０１００】
（第４層の構成―画素電極等―）
図４及び図５において、第３層の全面には第２層間絶縁膜４２が形成され、更にその上に、第４層として画素電極９ａが形成されている。第２層間絶縁膜４２の表面は、好ましくは下地絶縁膜１２と同様にＣＭＰ等の平坦化処理がなされている。
【０１０１】
画素電極９ａは、縦横に区画配列された開口領域の各々に配置され、その境界にデータ線６ａ及び走査線１１ａが格子状に配列するように形成されている（図４参照）。画素電極９ａは、例えばＩＴＯ等の透明導電膜からなる。
【０１０２】
画素電極９ａは、第２層間絶縁膜４２を貫通するコンタクトホール８５を介して、下側電極７１の延在部と電気的に接続されている。更に、下側電極７１は、上述したように、ＴＦＴ３０の画素電極側ソースドレイン領域１ｅと電気的に接続されている。即ち、画素電極９ａとＴＦＴ３０の画素電極側ソースドレイン領域１ｅとは、下側電極７１の延在部を中継して中継接続されている。従って、画素電極９ａ及び画素電極側ソースドレイン領域１ｅ間の層間距離が長くなり、多数の中継電極やコンタクトホールで両者間を接続することにより、コンタクトホール内の電気抵抗等や断線による歩留りの低下等の不具合の発生を回避できる。
【０１０３】
以上説明したような、画素の積層構造によれば、その構成を単純化し、ＴＦＴ３０のオン電流を増加させると共に、蓄積容量７０の容量を増加し更には光リーク電流の低減を期待できる。従って、本実施形態における液晶装置では、高品位の画像表示が可能となる。また、画素の積層構造の単純化は、液晶装置の製造プロセスを単純化することが可能となり、その結果、歩留まりを向上させて製造コストを低減すると共に、装置自体の信頼性を高めることができる。
【０１０４】
次に、本実施形態の変形例について、図８を参照して説明する。ここに図８は、本変形例における、データ線及び走査線、更にはＴＦＴの構成を示す平面図である。尚、図８では、図４から図７を参照して説明した画素の構成について、共通する構成については図示を省略し、特徴的なＴＦＴの構成に着目して、データ線及び走査線との配置関係を図示してある。
【０１０５】
本変形例によれば、ＴＦＴ３０において、半導体層１ａは、データ線６ａの延在方向と同方向、即ちＹ方向に沿って延在させて形成される。よって、半導体層１ａは、図８中Ｙ方向に沿ったチャネル長を有するチャネル領域１ａ’を有し、更にはＹ方向に沿って、データ線側ソースドレイン領域１ｄ、データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃ、及び画素電極側ソースドレイン領域１ｅが配置される。
【０１０６】
また、特に図５を参照して説明したように、データ線６ａとＴＦＴ３０の第２ゲート電極３ｂとは同層に配置されるが、本変形例では、データ線６ａと半導体層１ａのチャネル領域１ａ’とは重なる位置に配置され、このチャネル領域１ａ’に対して第２ゲート電極３ｂも、データ線６ａと重なる位置に配置される。尚、データ線６ａにおいて、これと重なる位置に配置される第２ゲート電極３ｂを回避するように、開孔６ｈが形成される。
【０１０７】
また、第１ゲート電極３ａは、好ましくは走査線１１ａの半導体層１ａ上でチャネル領域１ａ’に重なるように配置される部分により一体的に形成される。第１ゲート電極３ａと第２ゲート電極３ｂとは、図６を参照して説明した構成と同様に、コンタクトホール８１０を介して電気的に接続される。
【０１０８】
よって、本変形例においても、画素の積層構造を簡略化しつつＴＦＴ３０をダブルゲート構造により形成すると共に、第１ゲート電極３ａ若しくは第２ゲート電極３ｂを、チャネル領域１ａ’に加えて画素電極側ＬＤＤ領域１ｃに重なるように配置することで、効果的に光リーク電流を低減することが可能となる。
【０１０９】
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。ここに図９は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。
【０１１０】
図９に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。
【０１１１】
液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。従って、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１１２】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【０１１３】
尚、液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【０１１４】
尚、図９を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１１５】
また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。
【０１１６】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置用基板、及び該電気光学装置用基板を備えてなる電気光学装置、並びに該電気光学装置を備えた電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【０１１７】
【図１】液晶装置の概略的な平面図である。
【図２】図１のＨ−Ｈ’断面図である。
【図３】本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
【図４】相隣接する複数の画素群の平面図である。
【図５】図４のＡ−Ａ’線での断面図である。
【図６】図４のＢ−Ｂ’線断面部分における第１及び第２ゲート電極の構成を示す断面図である。
【図７】図５のＣ１部分の部分拡大断面図である。
【図８】変形例における、データ線及び走査線、更にはＴＦＴの構成を示す平面図である。
【図９】電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【符号の説明】
【０１１８】
１ａ…半導体層、１ａ’…チャネル領域、１ｂ…データ線側ＬＤＤ領域、１ｃ…画素電極側ＬＤＤ領域、１ｄ…データ線側ソースドレイン領域、１ｅ…画素電極側ソースドレイン領域、３ａ…第１ゲート電極、３ｂ…第２ゲート電極、１１ａ…走査線、６ａ…データ線、９ａ…画素電極、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、３０…ＴＦＴ、７０…蓄積容量、７１…下側電極、７５…誘電体膜、３００…上側電極
【図１】
2008191517.tif 000003
【図２】
2008191517.tif 000004
【図３】
2008191517.tif 000005
【図４】
2008191517.tif 000006
【図５】
2008191517.tif 000007
【図６】
2008191517.tif 000008
【図７】
2008191517.tif 000009
【図８】
2008191517.tif 000010
【図９】
2008191517.tif 000011