(57)【要約】【課題】電気光学素子の階調の誤差を抑制する。【解決手段】画素回路Ｐは、経路ｒ1に流れる駆動電流ＩDRに応じた階調となる電気光学素子Ｅと、経路ｒ1上に配置されてゲートの電位ＶGに応じて駆動電流ＩDRを制御する駆動トランジスタＴDRと、電極ａ1およびａ2を有する容量素子ＣAとを具備する。電極ａ2は駆動トランジスタＴDRのゲートに接続される。電位ＶGをデータ信号Ｘ[j]に応じた電位に設定する書込期間ＰWRTにおいて、電極ａ1を電気光学素子Ｅの陽極に接続するとともに電気光学素子Ｅに検出用電流ＩDTを供給することで、電極ａ1の電位ＶAを、電気光学素子Ｅの両端間の電圧に応じた電位ＶDTに設定する。書込期間ＰWRTの経過後の駆動期間ＰDRVにおいては、電極ａ1を電気光学素子Ｅから絶縁した状態で電位ＶAを所定の電位ＶCTに変化させることで電位ＶGを設定する。【選択図】図２
2008191450.tif 000002
【特許請求の範囲】
【請求項１】
第１経路に流れる第１電流に応じた階調となる電気光学素子と、
前記第１経路上に配置されてゲートの電位に応じて前記第１電流を制御する駆動トランジスタと、
第１電極と前記駆動トランジスタのゲートに接続された第２電極とを有する容量素子と
を具備する画素回路を駆動する方法であって、
前記駆動トランジスタのゲートの電位をデータ信号に応じた電位に設定する第１期間において、前記第１電極を前記電気光学素子に電気的に接続するとともに前記電気光学素子に第２電流を供給することで、前記第１電極の電位を前記電気光学素子の両端間の電圧に応じた電位に設定し、
前記第１期間の経過後の第２期間において、前記第１電極を前記電気光学素子から電気的に絶縁した状態で前記第１電極の電位を所定の電位に変化させることで前記駆動トランジスタのゲートの電位を設定する
ことを特徴とする画素回路の駆動方法。
【請求項２】
前記第１経路は、第１電源電位が供給される第１電源線と前記第１電源電位よりも低い第２電源電位が供給される第２電源線との間に形成され、
前記第１期間においては、前記第１電源電位と前記第２電源電位との間の第１電位が供給される第１給電線と前記電気光学素子とを結ぶ第２経路を介して前記電気光学素子に前記第２電流を流す
請求項１に記載の画素回路の駆動方法。
【請求項３】
前記第１経路は、第１電源電位が供給される第１電源線と前記第１電源電位よりも低い第２電源電位が供給される第２電源線との間に形成され、
前記第２期間においては、前記第１電源電位と前記第２電源電位との間の第２電位が供給される第２給電線に前記第１電極を接続する
請求項１に記載の画素回路の駆動方法。
【請求項４】
前記第１期間の開始前の補償期間において、前記駆動トランジスタのゲートの電位を当該駆動トランジスタの閾値電圧に応じた電位に設定し、
前記補償期間と前記第１期間とにわたって、前記第１電極を前記電気光学素子に電気的に接続するとともに前記電気光学素子に第２電流を供給する
ことを特徴とする請求項１から請求項３の何れかに記載の画素回路の駆動方法。
【請求項５】
前記補償期間の開始前の初期化期間において、前記駆動トランジスタのゲートの電位と前記第１電極の電位とを所定の電位に初期化する
請求項４に記載の画素回路の駆動方法。
【請求項６】
第１電流に応じた階調となる電気光学素子と、
ゲートの電位に応じて前記第１電流を制御する駆動トランジスタと、
第１電極と前記駆動トランジスタのゲートに接続された第２電極とを有する容量素子と
を具備する画素回路を駆動する方法であって、
第１期間において、前記第２電極をデータ信号に応じた電位に設定するとともに前記第１電極を前記電気光学素子の電気的な特性に応じた電位に設定し、
前記第１期間の経過後の第２期間において、前記第１電極の電位を変化させ、当該変化後の前記駆動トランジスタのゲートの電位に応じた前記第１電流を前記電気光学素子に供給する
画素回路の駆動方法。
【請求項７】
前記電気光学素子は一対の電極を有し、
前記電気光学素子の電気的な特性に応じた電位は、前記電気光学素子と前記第１電極とを接続した状態で前記電気光学素子に第２電流を供給したときの前記一対の電極間の電圧に応じた電位である
請求項６に記載の画素回路の駆動方法。
【請求項８】
第１経路に流れる第１電流に応じた階調となる電気光学素子と、
前記第１経路上に配置されてゲートの電位に応じて前記第１電流を制御する駆動トランジスタと、
第１電極と前記駆動トランジスタのゲートに接続された第２電極とを有する容量素子と、
前記電気光学素子に対する第２電流の供給の可否を制御する第１スイッチング素子と、
前記第１電極と前記電気光学素子との電気的な接続を制御する第２スイッチング素子と、
所定の電位が供給される給電線と前記第１電極との電気的な接続を制御する第３スイッチング素子と
を具備する画素回路。
【請求項９】
前記駆動トランジスタのゲートの電位がデータ信号に応じた電位に設定される第１期間において、前記第１スイッチング素子と前記第２スイッチング素子とが導通することで、前記第１電極の電位が、前記第２電流の供給時における前記電気光学素子の両端間の電圧に応じた電位に設定され、
前記第１期間の経過後の第２期間において、前記第２スイッチング素子が非導通となった状態で前記第３スイッチング素子が導通することで前記駆動トランジスタのゲートの電位が設定される
請求項８に記載の画素回路。
【請求項１０】
画素回路と駆動回路とを具備する電気光学装置であって、
前記画素回路は、
第１経路に流れる第１電流に応じた階調となる電気光学素子と、
前記第１経路上に配置されてゲートの電位に応じて前記第１電流を制御する駆動トランジスタと、
第１電極と前記駆動トランジスタのゲートに接続された第２電極とを有する容量素子と、
前記電気光学素子に対する第２電流の供給の可否を制御する第１スイッチング素子と、
前記第１電極と前記電気光学素子との電気的な接続を制御する第２スイッチング素子と、
所定の電位が供給される給電線と前記第１電極との電気的な接続を制御する第３スイッチング素子と
を含み、
前記駆動回路は、
前記駆動トランジスタのゲートの電位がデータ信号に応じた電位に設定される第１期間において、前記第１スイッチング素子と前記第２スイッチング素子とを導通状態に制御するとともに前記第３スイッチング素子を非導通状態に制御し、
前記第１期間の経過後の第２期間において、前記第１スイッチング素子と前記第２スイッチング素子とを非導通状態に制御するとともに前記第３スイッチング素子を導通状態に制御する
ことを特徴とする電気光学装置。
【請求項１１】
請求項１０に記載の電気光学装置を具備する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機発光ダイオード素子などの電気光学素子の階調を制御する技術に関する。
【背景技術】
【０００２】
電気光学素子に供給される駆動電流の制御のためにトランジスタ（以下「駆動トランジスタ」という）を利用した画素回路が従来から提案されている（例えば特許文献１）。図２４に示すように、ひとつの画素回路においては駆動トランジスタＴDRと電気光学素子Ｅ（有機発光ダイオード素子）とが経路ｒ1上に配置される。経路ｒ1に流れる駆動電流ＩDRの電流量を駆動トランジスタＴDRがゲートの電位ＶGに応じて制御することで電気光学素子Ｅは所望の階調となる。
【０００３】
図２５は、駆動トランジスタＴDRの電圧（ドレイン−ソース間の電圧）-電流特性ＦTRと電気光学素子Ｅの電圧-電流特性ＦEL_1とを併記した概念図である。図２５における特性ＦTRと特性ＦEL_1との交点が画素回路の動作点Ｐ1に相当する。すなわち、画素回路の駆動時に経路ｒ1には電流量Ａ1の駆動電流ＩDRが流れる。
【特許文献１】特開２００２−１５６９２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、電気光学素子Ｅの電気的な特性には、製造上の初期的な誤差や経時的な劣化に起因した誤差が発生する場合がある。図２５の特性ＦEL_2は、誤差がある場合の電気光学素子Ｅの電圧-電流特性である。画素回路は特性ＦTRと特性ＦEL_2との交点を動作点Ｐ2として動作するから、経路ｒ1に供給される駆動電流ＩDRは、電気光学素子Ｅが所期の特性ＦEL_1である場合（電流量Ａ1）と比較して低い電流量Ａ2となる。したがって、電気光学素子Ｅの階調にも誤差（所期値との相違や各素子間のバラツキ）が発生するという問題がある。以上の事情に鑑みて、本発明は、電気光学素子の階調の誤差を抑制するという課題の解決をひとつの目的としている。
【課題を解決するための手段】
【０００５】
以上の課題を解決するために、本発明に係る画素回路の駆動方法は、第１経路に流れる第１電流（例えば図５の駆動電流ＩDR）に応じた階調となる電気光学素子と、第１経路上に配置されてゲートの電位に応じて第１電流を制御する駆動トランジスタと、第１電極と駆動トランジスタのゲートに接続された第２電極とを有する容量素子とを具備する画素回路を駆動する方法であって、駆動トランジスタのゲートの電位をデータ信号に応じた電位に設定する第１期間（例えば図２や図１１の書込期間ＰWRT）において、第１電極を電気光学素子に電気的に接続するとともに電気光学素子に第２電流（例えば図４の検出用電流ＩDT）を供給することで、第１電極の電位を電気光学素子の両端間の電圧に応じた電位に設定し、第１期間の経過後の第２期間（例えば図２や図１１の駆動期間ＰDRV）において、第１電極を電気光学素子から電気的に絶縁した状態で第１電極の電位を所定の電位に変化させることで駆動トランジスタのゲートの電位を設定することを特徴とする。
【０００６】
以上の構成によれば、第２電流の供給時における電気光学素子の両端間の電圧に応じて駆動トランジスタのゲートの電位（さらには第１電流の電流量）が設定されるから、電気光学素子の電気的な特性の誤差に起因した電気光学素子の階調の誤差を抑制することができる。
【０００７】
本発明の好適な態様において、第１経路は、第１電源電位が供給される第１電源線と第１電源電位よりも低い第２電源電位が供給される第２電源線との間に形成され、第１期間においては、第１電源電位と第２電源電位との間の第１電位（例えば図９の第１電位ＶHH）が供給される第１給電線と電気光学素子とを結ぶ第２経路を介して電気光学素子に第２電流を流す。以上の態様によれば、第２電流の電流量を第１電位に応じて適宜に調整することが可能である。例えば、電流の供給によって発光する発光素子を電気光学素子として採用して画像を表示する態様においては、第１期間における発光量が充分に低減されるように第１電位を選定することで画像のコントラストを向上することができる。
【０００８】
本発明の好適な態様において、第１経路は、第１電源電位が供給される第１電源線と第１電源電位よりも低い第２電源電位が供給される第２電源線との間に形成され、第２期間においては、第１電源電位と第２電源電位との間の第２電位が供給される第２給電線に第１電極を接続する。以上の態様によれば、第２期間における駆動トランジスタのゲートの電位の変化量（さらには第１電流の電流量）を第２電位に応じて適宜に調整することが可能である。
【０００９】
本発明のひとつの態様に係る駆動方法は、第１期間の開始前の補償期間において、駆動トランジスタのゲートの電位を当該駆動トランジスタの閾値電圧に応じた電位に設定し、補償期間と第１期間とにわたって、第１電極を電気光学素子に電気的に接続するとともに電気光学素子に第２電流を供給する。以上の態様によれば、補償期間において駆動トランジスタのゲートの電位が閾値電圧に応じた電位に設定されるから、駆動トランジスタの閾値電圧の誤差を補償することが可能である。しかも、補償期間および第１期間の双方にわたって第１電極が電気光学素子に接続されるとともに電気光学素子に第２電流が供給されるから、第１電極の電位を、電気光学素子の電気的な特性に応じた電位に確実に設定できるという利点がある。
【００１０】
さらに好適には、補償期間の開始前の初期化期間において、駆動トランジスタのゲートの電位と第１電極の電位とが所定の電位に初期化される。本態様においては、駆動トランジスタのゲートの電位と第１電極の電位とが初期化されるから、補償期間や第１期間の直前における各々の電位に拘わらず、駆動トランジスタのゲートの電位を高い精度で所期の電位に設定することが可能となる。
【００１１】
本発明の別の観点に係る駆動方法は、第１電流に応じた階調となる電気光学素子と、ゲートの電位に応じて第１電流を制御する駆動トランジスタと、第１電極と駆動トランジスタのゲートに接続された第２電極とを有する容量素子とを具備する画素回路を駆動する方法であって、第１期間において、第２電極をデータ信号に応じた電位に設定するとともに第１電極を電気光学素子の電気的な特性に応じた電位に設定し、第１期間の経過後の第２期間において、第１電極の電位を変化させ、当該変化後の駆動トランジスタのゲートの電位に応じた第１電流を電気光学素子に供給する。以上の態様においては、電気光学素子の電気的な特性とデータ信号とに応じて駆動トランジスタのゲートの電位（さらには第１電流の電流量）が設定されるから、電気光学素子の電気的な特性の誤差に起因した電気光学素子の階調の誤差を抑制することができる。
以上の態様において、電気光学素子が一対の電極を有する態様（例えば、陽極と陰極との間に発光層を介在させた発光素子を電気光学素子とした態様）において、電気光学素子の電気的な特性に応じた電位とは、例えば、電気光学素子の電気的な特性に応じた電位は、電気光学素子と第１電極とを接続した状態で電気光学素子に第２電流を供給したときの一対の電極間の電圧に応じた電位である。以上の態様によれば、電気光学素子の電流−電圧特性の誤差を補償することが可能である。
【００１２】
本発明に係る画素回路は、第１経路に流れる第１電流に応じた階調となる電気光学素子と、第１経路上に配置されてゲートの電位に応じて第１電流を制御する駆動トランジスタと、第１電極と駆動トランジスタのゲートに接続された第２電極とを有する容量素子と、電気光学素子に対する第２電流の供給の可否を制御する第１スイッチング素子（例えば図３や図１０のトランジスタＱE）と、第１電極と電気光学素子との電気的な接続を制御する第２スイッチング素子（例えば図３や図１０のトランジスタＱB）と、所定の電位が供給される給電線と第１電極との電気的な接続を制御する第３スイッチング素子（例えば図３や図１０のトランジスタＱC）とを具備する。
【００１３】
以上の画素回路については、駆動トランジスタのゲートの電位がデータ信号に応じた電位に設定される第１期間において、第１スイッチング素子と第２スイッチング素子とを導通することで、第１電極の電位を、第２電流の供給時における電気光学素子の両端間の電圧に応じた電位に設定し、第１期間の経過後の第２期間において、第２スイッチング素子を非導通とした状態で第３スイッチング素子を導通することで駆動トランジスタのゲートの電位を設定するという駆動方法を採用することが可能である。すなわち、第２電流の供給時における電気光学素子の両端間の電圧に応じて駆動トランジスタのゲートの電位（さらには第１電流の電流量）が設定されるから、電気光学素子の電気的な特性の誤差に起因した電気光学素子の階調の誤差を抑制することができる。
【００１４】
また、本発明に係る電気光学装置は、画素回路と駆動回路（例えば図１の走査線駆動回路２２）とを具備する電気光学装置であって、画素回路は、第１経路に流れる第１電流に応じた階調となる電気光学素子と、第１経路上に配置されてゲートの電位に応じて第１電流を制御する駆動トランジスタと、第１電極と駆動トランジスタのゲートに接続された第２電極とを有する容量素子と、電気光学素子に対する第２電流の供給の可否を制御する第１スイッチング素子と、第１電極と電気光学素子との電気的な接続を制御する第２スイッチング素子と、所定の電位が供給される給電線と第１電極との電気的な接続を制御する第３スイッチング素子とを含み、駆動回路は、駆動トランジスタのゲートの電位がデータ信号に応じた電位に設定される第１期間において、第１スイッチング素子と第２スイッチング素子とを導通状態に制御するとともに第３スイッチング素子を非導通状態に制御し、第１期間の経過後の第２期間において、第１スイッチング素子と第２スイッチング素子とを非導通状態に制御するとともに第３スイッチング素子を導通状態に制御する。以上の構成によっても、本発明に係る画素回路と同様の作用および効果が奏される。
【００１５】
本発明に係る電気光学装置は各種の電子機器に利用される。電子機器の典型例は、電気光学装置を表示装置として利用した機器である。本発明に係る電子機器としてはパーソナルコンピュータや携帯電話機が例示される。もっとも、本発明に係る電気光学装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置（露光ヘッド）としても本発明の電気光学装置を適用することができる。
【発明を実施するための最良の形態】
【００１６】
＜Ａ：第１実施形態＞
＜Ａ−１：構成＞
図１は、本発明の第１実施形態に係る電気光学装置（表示装置）の構成を示すブロック図である。図１に示すように、電気光学装置１００は、複数の画素回路Ｐが配列する画素部１０と、各画素回路Ｐを駆動する走査線駆動回路２２およびデータ線駆動回路２４と、画素部１０に所定の電位（ＶEL，ＶCT）を供給する電圧生成回路２６とを具備する。なお、走査線駆動回路２２とデータ線駆動回路２４と電圧生成回路２６とは、各々が別個の回路として電気光学装置１００に実装されてもよいし、これらの回路の一部または全部が単一の回路として電気光学装置１００に実装されてもよい。
【００１７】
画素部１０には、Ｘ方向に延在するＭ組の制御線群１２と、Ｘ方向に垂直なＹ方向に延在するＮ本のデータ線１４とが形成される。ひと組の制御線群１２は複数の制御線（図示略）を含む。各画素回路Ｐは、制御線群１２とデータ線１４との各交差に対応して配置される。したがって、複数の画素回路Ｐは、縦Ｍ行×横Ｎ列のマトリクス状に配列する。
【００１８】
図２は、電気光学装置１００の動作を説明するためのタイミングチャートである。走査線駆動回路２２は、制御信号Ｙ1[1]〜Ｙ1[M]と制御信号Ｙ2[1]〜Ｙ2[M]とを生成して制御線群１２から画素部１０に出力する。制御信号Ｙ1[1]〜Ｙ1[M]は、画素部１０の各画素回路Ｐを行単位で順番に選択するためのパルス信号である。図２に示すように、第ｉ行目（ｉ＝１〜Ｍ）の画素回路Ｐに供給される制御信号Ｙ1[i]は、ひとつのフレーム内に相互に重複しないように規定されたＭ個の書込期間ＰWRTのうち第ｉ番目の書込期間ＰWRTにてハイレベル（アクティブレベル）となり、当該書込期間ＰWRT以外ではローレベルを維持する。制御信号Ｙ2[i]は、制御信号Ｙ1[i]がハイレベルとなる書込期間ＰWRTの直後の期間（以下「駆動期間」という）ＰDRVにてハイレベルとなり、当該駆動期間ＰDRV以外ではローレベルを維持する。
【００１９】
図１のデータ線駆動回路２４は、データ信号Ｘ[1]〜Ｘ[N]を生成して各データ線１４に出力する。第ｊ列目（ｊ＝１〜Ｎ）のデータ線１４に供給されるデータ信号Ｘ[j]は、制御信号Ｙ1[i]がハイレベルとなる書込期間ＰWRTにおいて、第ｉ行に属する第ｊ列目の画素回路Ｐに指定された階調に応じた電位ＶDATAに設定される。各画素回路Ｐの階調は、外部から供給される画像信号（図示略）によって指定される。
【００２０】
電圧生成回路２６は、電源電位ＶELと接地電位ＶCTとを生成する回路である。電源電位ＶELは接地電位ＶCTよりも高位である。電源電位ＶELは電源線１６１を介して各画素回路Ｐに供給され、接地電位ＶCTは電源線１６２を介して各画素回路Ｐに供給される。
【００２１】
図３は、ひとつの画素回路Ｐの構成を示す回路図である。同図においては第ｉ行に属する第ｊ列目のひとつの画素回路Ｐのみが代表的に図示されている。図３に示すように、電源線１６１と電源線１６２との間に形成される経路ｒ1上には電気光学素子Ｅと駆動トランジスタＴDRとが配置される。電気光学素子Ｅは、有機ＥＬ（Electroluminescence）材料で形成された発光層が陽極と陰極との間に介在する有機発光ダイオード素子である。電気光学素子Ｅは、発光層に対する電流の供給によって発光する。電気光学素子Ｅの陰極は電源線１６２に対して電気的に接続される。
【００２２】
駆動トランジスタＴDRは、経路ｒ1に流れる電流（以下「駆動電流」という）ＩDRの電流量をゲートの電位ＶGに応じて制御するｐチャネル型の薄膜トランジスタである。駆動トランジスタＴDRのソース（Ｓ）は電源線１６１に対して電気的に接続される。
【００２３】
図３に示すように、画素回路Ｐは、２個の容量素子（Ｃ0，ＣA）を含む。容量素子Ｃ0は、駆動トランジスタＴDRのゲートとソースとの間に介在して両者間の電圧を保持する。容量素子ＣAは、電極ａ1およびａ2を含む。電極ａ2は、駆動トランジスタＴDRのゲートに対して電気的に接続される。
【００２４】
また、画素回路Ｐは、スイッチング素子として機能するｎチャネル型の５個のトランジスタ（ＱA，ＱB，ＱC，ＱD，ＱE）を含む。トランジスタＱB，ＱDおよびＱEのゲートには走査線駆動回路２２から制御信号Ｙ1[i]が供給され、トランジスタＱAおよびＱCのゲートには走査線駆動回路２２から制御信号Ｙ2[i]が供給される。
【００２５】
トランジスタＱAは、駆動トランジスタＴDRのドレイン（Ｄ）と電気光学素子Ｅの陽極との間に介在して両者の電気的な接続（導通／非導通）を制御する。すなわち、トランジスタＱAが導通すると駆動電流ＩDRの経路ｒ1が確立し、トランジスタＱAが非導通状態に遷移すると駆動電流ＩDRが遮断される。
【００２６】
トランジスタＱBは、容量素子ＣAの電極ａ1と電気光学素子Ｅの陽極との間に介在して両者の電気的な接続を制御する。トランジスタＱCは、電極ａ1と電源線１６２との間に介在して両者の電気的な接続を制御する。トランジスタＱDは、駆動トランジスタＴDRのゲートとデータ線１４との間に介在して両者の電気的な接続を制御する。
【００２７】
トランジスタＱEは、電気光学素子Ｅの陽極と電源線１６１との間に介在して両者の電気的な接続を制御する。すなわち、トランジスタＱEが導通すると、電源線１６１からトランジスタＱEを経由して電気光学素子Ｅの陽極に至る経路ｒ2が形成され、トランジスタＱEが非導通状態に遷移すると経路ｒ2が遮断される。
【００２８】
経路ｒ2上（電源線１６１とトランジスタＱEとの間）には抵抗素子Ｒが介在する。抵抗素子Ｒは、画素回路Ｐを構成する導電層のうち比較的に抵抗率が高い導電層の材料で形成される。より具体的には、駆動トランジスタＴDRやトランジスタＱA〜ＱEの半導体層と共通の材料（例えばポリシリコン）で抵抗素子Ｒを形成することが可能である。
【００２９】
＜Ａ−２：動作＞
次に、図４および図５を参照しながら電気光学装置１００の具体的な動作を説明する。以下では、第ｉ行に属する第ｊ列目の画素回路Ｐの動作を書込期間ＰWRTと駆動期間ＰDRVとに区分して説明する。なお、図４および図５においては、画素回路ＰのトランジスタＱA〜ＱEが便宜的にスイッチとして図示されている。
【００３０】
［ａ］書込期間ＰWRT（図４）  
図２に示したように、書込期間ＰWRTにおいて制御信号Ｙ2[i]はローレベルに設定されるから、トランジスタＱAおよびＱCは非導通状態を維持する。したがって、図４に示すように、駆動電流ＩDRの経路ｒ1が遮断されるとともに容量素子ＣAの電極ａ1が電源線１６２から電気的に絶縁される。
【００３１】
一方、制御信号Ｙ1[i]は書込期間ＰWRTにてハイレベルに遷移する。したがって、図４に示すように、トランジスタＱDが導通することで駆動トランジスタＴDRのゲートがデータ線１４に接続される。データ線駆動回路２４は書込期間ＰWRTにてデータ信号Ｘ[j]を画素回路Ｐの階調に応じた電位ＶDATAに設定するから、図２に示すように駆動トランジスタＴDRのゲートの電位ＶGは電位ＶDATAに設定される。電位ＶDATAは容量素子Ｃ0によって保持される。
【００３２】
また、制御信号Ｙ1[i]がハイレベルに遷移することでトランジスタＱBおよびＱEが導通する。すなわち、図４に示すように、容量素子ＣAの電極ａ1と電気光学素子Ｅの陽極とがトランジスタＱBを介して電気的に接続されるとともに、電源線１６１と電気光学素子Ｅの陽極とを結ぶ経路ｒ2が形成される。したがって、電源線１６１から抵抗素子ＲとトランジスタＱEと電気光学素子Ｅとを経由して電流（以下「検出用電流」という）ＩDTが電源線１６２に流れ込む。電気光学素子Ｅの陽極には電極ａ1が接続されているから、書込期間ＰWRTにおいては、図２に示すように、電極ａ1の電位ＶAが電気光学素子Ｅの電気的な特性に応じた電位（以下「検出電位」という）電位ＶDTに収束する。すなわち、検出電位ＶDTは、検出用電流ＩDRの供給時における電気光学素子Ｅの両端間の電圧に応じた電位である。
【００３３】
［ｂ］駆動期間ＰDRV（図５）  
図２に示したように、制御信号Ｙ1[i]は駆動期間ＰDRVにてローレベルに遷移するから、トランジスタＱB，ＱDおよびＱEは非導通状態となる。したがって、図５に示すように、電気光学素子Ｅの陽極は、電源線１６１および電極ａ1から電気的に絶縁される。すなわち、検出用電流ＩDTの経路ｒ2が遮断される。また、駆動トランジスタＴDRのゲートのインピーダンスは充分に高いから、トランジスタＱDが非導通状態に遷移すると、駆動トランジスタＴDRのゲートは電気的なフローティング状態となる。
【００３４】
一方、制御信号Ｙ2[i]は駆動期間ＰDRVにてハイレベルを維持する。したがって、図５に示すようにトランジスタＱCは導通する。トランジスタＱBは非導通状態にあるから、トランジスタＱCが導通して電極ａ1が電源線１６２に電気的に接続されると、電極ａ1の電位ＶAは、図２に示すように、書込期間ＰWRTにて設定された検出電位ＶDTから接地電位ＶCTに低下する。一方、駆動トランジスタＴDRのゲート（電極ａ2）はフローティング状態にある。したがって、電極ａ1の電位ＶAが検出電位ＶDTから接地電位ＶCTまで変化量ΔＶAだけ低下すると、電極ａ1とともに容量素子ＣAを構成する電極ａ2の電位ＶGは、図２および式(1)に示すように、書込期間ＰWRTにて設定された電位ＶDATAから変化量ΔＶGだけ低下する。
ＶG＝ＶDATA−ΔＶG  ……(1)
式(1)における電位ＶGの変化量ΔＶGは、以下の式(2)に示すように、容量素子ＣA（容量値ｃA）と容量素子Ｃ0（容量値ｃ0）と駆動トランジスタＴDRのゲート容量（容量値ｃG）との容量比に応じて定まる。
ΔＶG＝ｃA／（ｃ0＋ｃA＋ｃG）×ΔＶA  ……(2)
【００３５】
また、図５に示すように、駆動期間ＰDRVにおいてはトランジスタＱAが導通することで駆動電流ＩDRの経路ｒ1が形成される。したがって、式(1)の電位ＶGに応じた駆動電流ＩDRが電源線１６１から駆動トランジスタＴDRとトランジスタＱAとを経由して電気光学素子Ｅに供給される。駆動電流ＩDRの供給によって電気光学素子Ｅは発光する。
【００３６】
図６は、抵抗素子Ｒの電圧-電流特性ＦRと電気光学素子Ｅの電圧-電流特性ＦEL（ＦEL_1，ＦEL_2）とを併記した概念図である。電気光学素子Ｅの電気的な特性は経時的な劣化に起因して刻々と変化する。図６の特性ＦEL_1は電気光学素子Ｅの初期的な電圧-電流特性であり、特性ＦEL_2は劣化後の電圧-電流特性である。図６に示すように、電気光学素子Ｅの抵抗値は経時的に増加する。図７には、電気光学素子Ｅが特性ＦEL_1である場合の電位ＶAおよびＶGの波形（実線）と、電気光学素子Ｅが特性ＦEL_2である場合の電位ＶAおよびＶGの波形（破線）とが併記されている。
【００３７】
図４のように書込期間ＰWRTにて経路ｒ2から電気光学素子Ｅに検出用電流ＩDTを供給すると、電極ａ1の電位ＶAは、図６における特性ＦRと特性ＦELとの交点に対応した検出電位ＶDTに設定される。すなわち、図６および図７に示すように、電極ａ1の電位ＶAは、電気光学素子Ｅが特性ＦEL_1である場合には検出電位ＶDT_1に設定され、電気光学素子Ｅが特性ＦEL_2である場合に検出電位ＶDT_1よりも高い検出電位ＶDT_2に設定される。
【００３８】
一方、駆動期間ＰDRVの開始時における電位ＶAの変化量ΔＶAは、書込期間ＰWRTにて電極ａ1に設定された検出電位ＶDTが高いほど増加する。例えば、図６および図７に示すように、電気光学素子Ｅが特性ＦEL_2である場合の電位ＶAの変化量ΔＶA_2は、電気光学素子Ｅが特性ＦEL_1である場合の変化量ΔＶA_1と比較して大きい。すなわち、電気光学素子Ｅの抵抗値が高いほど（電気光学素子Ｅの劣化が進行するほど）、変化量ΔＶAは増大する。
【００３９】
駆動トランジスタＴDRはｐチャネル型であるから、変化量ΔＶGの増加によって電位ＶGが低下する（式(1)）ほど駆動電流ＩDRは増加する。また、式(2)に示すように、駆動期間ＰDRVにおける電位ＶGの変化量ΔＶGは変化量ΔＶAに比例する。したがって、電極ａ1の電位ＶAの変化量ΔＶAが大きいほど駆動電流ＩDRは増加する。すなわち、電気光学素子Ｅの抵抗値（検出用電流ＩDTの供給時における両端間の電圧）が高いほど駆動電流ＩDRは増加する。
【００４０】
以上のように本形態においては、電気光学素子Ｅの電気的な特性に応じて駆動電流ＩDRが補正されるから、電気光学素子Ｅの劣化に起因した特性の劣化が効果的に補償される。したがって、電気光学素子Ｅの特性に拘わらず所期の階調を忠実に表現することが可能である。
【００４１】
以上においては、ひとつの電気光学素子Ｅの電圧-電流特性が経時的に特性ＦEL_1から特性ＦEL_2に変化した場合を想定したが、画素部１０を構成する各電気光学素子Ｅ間で電気的な特性が相違する場合には、図６を参照して説明したのと同様の理由によって、各電気光学素子Ｅの階調のバラツキ（階調ムラ）を抑制することが可能である。例えば、画素部１０のひとつの電気光学素子Ｅの電圧-電流特性が図６の特性ＦEL_1であり、別の電気光学素子Ｅの電圧-電流特性が図６の特性ＦEL_2である場合には、同じ階調が指定された場合の両者の階調のバラツキが抑制ないし解消される。すなわち、本形態によれば、電気的な特性に拘わらず電気光学素子Ｅを忠実に所期の階調に制御することが可能である。
【００４２】
なお、図６の特性ＦR_1は、特性ＦRの場合と比較して抵抗素子Ｒの抵抗値を低下させた場合の抵抗素子Ｒの電圧-電流特性である。同図に示すように、電気光学素子Ｅが特性ＦEL_1である場合と特性ＦEL_2である場合とにおける検出電位ＶDT（変化量ΔＶA）の相違δは、抵抗素子Ｒの抵抗値が低下するほど減少する。したがって、電気光学素子Ｅの特性の相違を高精度に検知して駆動電流ＩDRの電流量に充分に反映させるためには、抵抗素子Ｒを電気光学素子Ｅと同程度の抵抗値に設定することが望ましい。
【００４３】
＜Ｂ：第２実施形態＞
図８は、本発明の第２実施形態における画素回路Ｐの構成を示す回路図である。同図に示すように、画素部１０には給電線１８１と給電線１８２とが形成される。トランジスタＱEは、電気光学素子Ｅの陽極と給電線１８１との間に介在して両者の電気的な接続を制御する。トランジスタＱCは、容量素子ＣAの電極ａ1と給電線１８２との間に介在して両者の電気的な接続を制御する。
【００４４】
電圧生成回路２６は、電源電位ＶELおよび接地電位ＶCTに加えて第１電位ＶHHと第２電位ＶLLとを生成する。図９に示すように、第１電位ＶHHは、電源電位ＶELよりも低く接地電位ＶCTよりも高い電位であり、第２電位ＶLLは、第１電位ＶHHよりも低く接地電位ＶCTよりも高い電位である。第１電位ＶHHは給電線１８１を介して各画素回路Ｐに供給され、第２電位ＶLLは給電線１８１を介して各画素回路Ｐに供給される。もっとも、第１電位ＶHHを第２電位ＶLLよりも低い電位としてもよい。
【００４５】
書込期間ＰWRTにてトランジスタＱEが導通すると、第１電位ＶHHに応じた検出用電流ＩDTが給電線１８１から経路ｒ2を経由して電気光学素子Ｅに供給される。第１電位ＶHHは電源電位ＶELよりも低いから、本形態において電気光学素子Ｅに供給される検出用電流ＩDTは第１実施形態と比較して小さい。
【００４６】
書込期間ＰWRTにおける検出用電流ＩDTの供給によって電気光学素子Ｅは発光する。検出用電流ＩDTの供給時の発光量が大きいと、例えば駆動期間ＰDRVにおける消灯が指示された場合（すなわち黒色を表示する場合）であっても実際の電気光学素子Ｅの階調は明るくなるから、画像のコントラストが低下するという問題が生じ得る。本形態においては電源電位ＶELとは別個の第１電位ＶHHが検出用電流ＩDTの生成に使用されるから、第１電位ＶHHを低電位に設定することで検出用電流ＩDTを適宜に減少させることが可能である。したがって、画像のコントラストを高水準に維持することが可能となる。
【００４７】
一方、駆動期間ＰDRVにてトランジスタＱCが導通すると、電極ａ1の電位ＶAは、書込期間ＰWRTにて設定された検出電位ＶDTから給電線１８２の第２電位ＶLLに低下する。すなわち、電位ＶAの変化量ΔＶAは検出電位ＶDTと第２電位ＶLLとの差分値となる。したがって、駆動トランジスタＴDRのゲートの電位ＶGは、駆動期間ＰDRVにて第２電位ＶLLに応じた電位に設定される。以上のように接地電位ＶCTとは別個の第２電位ＶLLが電極ａ1に供給されるから、第２電位ＶLLを適宜に選定することで駆動電流ＩDRの電流量を調整することが可能となる。したがって、画素部１０の全体にわたる階調の明暗を容易に調整できるという利点がある。
【００４８】
＜Ｃ：第３実施形態＞
＜Ｃ−１：構成＞
図１０は、本発明の第３実施形態における画素回路Ｐの構成を示す回路図である。同図に示すように、本形態の画素回路Ｐは、図３に例示した第１実施形態の画素回路Ｐに容量素子ＣBとｎチャネル型のトランジスタＱFおよびＱGとを追加した構成となっている。
【００４９】
トランジスタＱFは、駆動トランジスタＴDRのゲートとドレインとの間に介在して両者の電気的な接続を制御するスイッチング素子である。トランジスタＱFがオン状態に変化すると駆動トランジスタＴDRのゲートとドレインとが電気的に接続（ダイオード接続）される。
【００５０】
容量素子ＣBは電極ｂ1およびｂ2を有する。電極ｂ1は、駆動トランジスタＴDRのゲート（容量素子ＣAの電極ａ2）に電気的に接続される。トランジスタＱDは、電極ｂ2とデータ線１４との間に介在して両者の電気的な接続を制御する。トランジスタＱGは、電極ｂ2と給電線１８５との間に介在して両者の電気的な接続を制御する。給電線１８５には、電圧生成回路２６から所定の電位（以下「リセット電位」という）ＶRSが供給される。
【００５１】
図１１は、画素回路Ｐの動作を説明するためのタイミングチャートである。走査線駆動回路２２は、制御信号Ｙ1[i]〜Ｙ5[i]を生成して第ｉ行の各画素回路Ｐに出力する。制御信号Ｙ1[i]はトランジスタＱDのゲートに供給され、制御信号Ｙ2[i]はトランジスタＱFおよびＱGのゲートに供給され、制御信号Ｙ3[i]はトランジスタＱAおよびＱCのゲートに供給される。また、制御信号Ｙ4[i]はトランジスタＱBのゲートに供給され、制御信号Ｙ5[i]はトランジスタＱEのゲートに供給される。
【００５２】
制御信号Ｙ1[i]は、第１実施形態と同様に、第ｉ行の書込期間ＰWRTにてハイレベルとなる。書込期間ＰWRTの直前には初期化期間ＰRSと補償期間ＰCPとが設定され、書込期間ＰWRTの直後には駆動期間ＰDRVが設定される。
【００５３】
＜Ｃ−２：動作＞
次に、図１２から図１５を参照しながら電気光学装置１００の具体的な動作を説明する。以下では、第ｉ行に属する第ｊ列目の画素回路Ｐの動作を、初期化期間ＰRSと補償期間ＰCPと書込期間ＰWRTと駆動期間ＰDRVとに区分して説明する。図１２から図１５においては、図４や図５と同様に、画素回路ＰのトランジスタＱA〜ＱGが便宜的にスイッチとして図示されている。
【００５４】
［ａ］初期化期間ＰRS（図１２）  
図１１および図１２に示すように、初期化期間ＰRSにおいては制御信号Ｙ1[i]およびＹ5[i]がローレベルに設定されることでトランジスタＱDおよびＱEは非導通状態となる。一方、制御信号Ｙ2[i]〜Ｙ4[i]は初期化期間ＰRSにてハイレベルを維持する。制御信号Ｙ2[i]によってトランジスタＱGが導通すると、容量素子ＣBの電極ｂ2の電位は給電線１８５のリセット電位ＶRSに初期化される。また、図１２に示すように、トランジスタＱA，ＱB，ＱCおよびＱFが導通することで駆動トランジスタＴDRのゲートが電源線１６２に接続される。したがって、ゲートの電位ＶGおよび電極ａ1の電位ＶAは、図１１に示すように接地電位ＶCTに初期化される。
【００５５】
［ｂ］補償期間ＰCP（図１３）  
補償期間ＰCPにおいては、制御信号Ｙ3[i]がローレベルに遷移することで、図１３のようにトランジスタＱAおよびＱCが非導通状態に変化する。駆動トランジスタＴDRはトランジスタＱFによってダイオード接続された状態にあるから、ゲートの電位ＶGは、図１１に示すように、初期化の直後の電位ＶCTから上昇していき、電源線１６１の電源電位ＶELと駆動トランジスタＴDRの閾値電圧ＶTHとの差分値（ＶG＝ＶEL−ＶTH）に収束する。一方、トランジスタＱGが導通状態に維持されることで電極ｂ2に対するリセット電位ＶRSの供給は継続される。
【００５６】
また、補償期間ＰCPにおいては、制御信号Ｙ5[i]がハイレベルに遷移することでトランジスタＱEが導通する。したがって、図１３に示すように、検出用電流ＩDTが電源線１６１から経路ｒ2を介して電気光学素子Ｅに供給される。容量素子ＣAの電極ａ1はトランジスタＱBを介して電気光学素子Ｅの陽極に接続されているから、電極ａ1の電位ＶAは、図１１に示すように、検出用電流ＩDTの供給時における電気光学素子Ｅの両端間の電圧に応じた検出電位ＶDTに設定される。
【００５７】
［ｃ］書込期間ＰWRT（図１４）
書込期間ＰWRTにおいては、制御信号Ｙ3[i]〜Ｙ5[i]が補償期間ＰCPと同じレベルを維持する。したがって、図１４に示すように、電気光学素子Ｅに対する検出用電流ＩDTの供給と電極ａ1に対する検出電位ＶDTの供給とが補償期間ＰCPから引き続き実行される。ただし、検出用電流ＩDTや検出電位ＶDTの供給は補償期間ＰCPおよび書込期間ＰWRTの何れかのみにおいて実行されてもよい。
【００５８】
一方、制御信号Ｙ2[i]がローレベルに遷移することでトランジスタＱGは非導通状態に変化する。したがって、電極ｂ2に対するリセット電位ＶRSの供給は停止する。さらに、制御信号Ｙ1[i]がハイレベルに遷移することでトランジスタＱDが導通する。したがって、図１４に示すように電極ｂ2はデータ線１４に接続される。書込期間ＰWRTにおいてデータ信号Ｘ[j]は画素回路Ｐに指定された階調に応じた電位ＶDATAに設定されているから、電極ｂ2の電位は、初期化期間ＰRSおよび補償期間ＰCPにて設定されたリセット電位ＶRSから電位ＶDATAに変化する。
【００５９】
書込期間ＰWRTにおいては、ローレベルの制御信号Ｙ2[i]によってトランジスタＱFが非導通状態に変化するから、駆動トランジスタＴDRのダイオード接続が解除される。これによって駆動トランジスタＴDRのゲートは電気的なフローティング状態となる。駆動トランジスタＴDRのゲートのインピーダンスは充分に高いから、以上の状態において電極ｂ2がリセット電位ＶRSから電位ＶDATAまで変化量ΔＶ（ΔＶ＝ＶRS−ＶDATA）だけ低下すると、電極ｂ1の電位ＶGは、図１１に示すように、補償期間ＰCPにて設定された電位（ＶEL−ＶTH）から変化量ｋ・ΔＶだけ低下する。したがって、電位ＶGは、書込期間ＰWRTの終点において以下の式(3)のレベルに設定される。なお、係数ｋは、容量素子Ｃ0，ＣAおよびＣBと駆動トランジスタＴDRのゲート容量との各々の容量比に応じて定まる数値である。
ＶG＝ＶEL−ＶTH−ｋ・ΔＶ  ……(3)
【００６０】
［ｄ］駆動期間ＰDRV（図１５）  
図１１に示すように、駆動期間ＰDRVにおいては制御信号Ｙ3[i]がハイレベルに遷移するから、図１５に示すように、トランジスタＱCが導通して電極ａ1が電源線１６２に接続される。したがって、図１１に示すように、電極ａ1の電位ＶAは、補償期間ＰCPと書込期間ＰWRTとにおいて設定された検出電位ＶDTから接地電位ＶCTまで変化量ΔＶA（ΔＶA＝ＶDT−ＶCT）だけ低下する。
【００６１】
また、駆動期間ＰDRVにおいて駆動トランジスタＴDRのゲートはフローティング状態にあるから、図１１に示すように、駆動トランジスタＴDRの電位ＶGは、電位ＶAの変化量ΔＶAに比例した変化量ΔＶGだけ低下する。すなわち、電位ＶGは、駆動期間ＰDRVの開始の直後に式(4)のレベルに設定される。
ＶG＝ＶEL−ＶTH−ｋ・ΔＶ−ΔＶG  ……(4)
【００６２】
さらに、駆動期間ＰDRVにて制御信号Ｙ3[i]がハイレベルに遷移するとトランジスタＱAが導通する。すなわち、駆動電流ＩDRの経路ｒ1が形成される。したがって、式(4)の電位ＶGに応じた駆動電流ＩDRが電源線１６１から駆動トランジスタＴDRとトランジスタＱAとを経由して電気光学素子Ｅに供給される。駆動電流ＩDRの供給によって電気光学素子Ｅは発光する。
【００６３】
いま、駆動トランジスタＴDRが飽和領域で動作する場合を想定すると、駆動期間ＰDRVにおける駆動電流ＩDRの電流量は以下の式(5)で表現される。ただし、式(5)における「β」は駆動トランジスタＴDRの利得係数であり、「ＶGS」は駆動トランジスタＴDRのゲート−ソース間の電圧である。
ＩDR＝（β／２）（ＶGS−ＶTH）2
＝（β／２）（ＶEL−ＶG−ＶTH）2  ……(5)
式(4)の代入によって式(5)は以下の式(6)に変形される。
ＩDR＝（β／２）（ｋ・ΔＶ＋ΔＶG）2  ……(6)
すなわち、駆動電流ＩDRの電流量は、駆動トランジスタＴDRの閾値電圧ＶTHに依存しない。したがって、各駆動トランジスタＴDRの閾値電圧ＶTHの誤差（設計値からの相違や他の画素回路Ｐの駆動トランジスタＴDRとの相違）に起因した電気光学素子Ｅの階調の誤差（ムラ）を抑制することができる。
【００６４】
また、式(6)における変化量ΔＶGは、検出用電流ＩDRの供給時における電気光学素子Ｅの両端間の電圧に応じて設定されるから、駆動電流ＩDRは、第１実施形態と同様に、電気光学素子Ｅの電気的な特性に応じて調整された電流量となる。したがって、本形態においても、電気光学素子Ｅの特性に拘わらず所期の階調を忠実に表現することが可能である。
【００６５】
＜Ｄ：変形例＞
以上の各形態には様々な変形が加えられる。具体的な変形の態様を例示すれば以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。
【００６６】
（１）変形例１  
画素回路Ｐの構成は適宜に変更される。例えば、電気光学素子Ｅが駆動される時間の制限が不要であれば図３のトランジスタＱAは省略され得る。また、駆動トランジスタＴDRのゲート容量に電位ＶGが保持される構成においては図３や図１０の容量素子Ｃ0が省略され得る。さらに、駆動トランジスタＴDRやトランジスタＱA〜ＱGの導電型は適宜に変更される。すなわち、駆動トランジスタＴDRがｎチャネル型である構成やトランジスタＱA〜ＱGがｐチャネル型である構成も採用される。
【００６７】
また、以上の各形態においては、複数行の各々の画素回路Ｐに時分割でデータ信号Ｘ[j]を供給するために各画素回路ＰがトランジスタＱDを含む構成を例示した。一方、本発明の電気光学装置１００を例えば画像形成装置の露光装置（ラインヘッド）として利用する場合には複数の画素回路ＰがＸ方向（主走査方向）のみに配列されるから、各画素回路Ｐの選択は不要である。したがって、図３や図１０のトランジスタＱDは省略される。すなわち、図３の構成においては駆動トランジスタＴDRのゲートにデータ線１４が直接に接続され、図１０の構成においては容量素子ＣBの電極ｂ2にデータ線１４が直接に接続される。
【００６８】
なお、以上の各形態においてトランジスタＱEを導通させる時期は各行のＮ個の画素回路Ｐについて共通する。したがって、Ｎ個の画素回路ＰがひとつのトランジスタＱEを共用する構成も採用される。すなわち、図１６に示すように、各行に属するＮ個の画素回路Ｐの各々における電気光学素子Ｅの陽極がひとつのトランジスタＱEを介して電源線１６１に接続される。トランジスタＱEが導通すると、検出用電流ＩDTが電源線１６１からトランジスタＱEを介してＮ個の画素回路Ｐの各電気光学素子Ｅに一斉に供給される。
【００６９】
（２）変形例２  
以上の各形態においては抵抗素子Ｒが各画素回路Ｐ内に設けられた構成を例示したが、抵抗素子Ｒの個数や位置は適宜に変更される。例えば、図１７に示すように、各列に属するＭ個の画素回路Ｐが共通の抵抗素子Ｒを介して電源線１６１に接続された構成や、図１８に示すように、各行に属するＮ個の画素回路Ｐが共通の抵抗素子Ｒを介して電源線１６１に接続された構成も採用される。図１９に示すように、画素部１０を構成する総ての画素回路Ｐが共通の抵抗素子Ｒを介して電源線１６１に接続された構成としてもよい。
【００７０】
（３）変形例３  
以上の各形態（図１７から図１９の各構成を含む）における抵抗素子Ｒに代えて（または抵抗素子Ｒとともに）ダイオード素子を経路ｒ2に配置してもよい。ダイオード素子は、画素回路Ｐの他の要素（例えば電気光学素子Ｅや駆動トランジスタＴDRやトランジスタＱA〜ＱG）と共通の工程で形成される。また、トランジスタＱEのソース−ドレイン間の抵抗を抵抗素子Ｒの代わりに利用してもよい。すなわち、他の要素から独立した抵抗素子Ｒは本発明において必ずしも必要ではない。
【００７１】
（４）変形例４  
以上の各形態においては、電極ａ1を電源線１６２に接続する動作と電気光学素子Ｅに駆動電流ＩDRを供給する動作とが駆動期間ＰDRVの始点から並列に実行される構成を例示したが、これらの動作は別個の期間にて実行されてもよい。例えば、電極ａ1と電源線１６２との接続によって電位ＶGを設定する期間を書込期間ＰWRTと駆動期間ＰDRVとの間に設け、駆動期間ＰDRVにて駆動電流ＩDRの供給を開始するといった構成も採用される。
【００７２】
（５）変形例５  
第３実施形態においても第２実施形態と同様の構成が採用される。すなわち、図２０に示すように、図１０の構成に代えて、第１電位ＶHHが供給される給電線１８１と電気光学素子Ｅの陽極との間にトランジスタＱEが介在する構成や、第２電位ＶLLが供給される給電線１８２と容量素子ＣAの電極ａ1との間にトランジスタＱCが介在する構成も採用される。
【００７３】
（６）変形例６  
有機発光ダイオード素子は電気光学素子の例示に過ぎない。例えば、無機ＥＬ素子やＬＥＤ（Light Emitting Diode）素子やレーザダイオード素子など様々な電気光学素子を、以上の各形態における電気光学素子Ｅとして採用することが可能である。すなわち、電流の供給によって階調が変化する総ての素子が本発明の電気光学素子として採用される。
【００７４】
＜Ｅ：応用例＞
次に、本発明に係る電気光学装置を利用した電子機器について説明する。図２１ないし図２３には、以上に説明した何れかの形態に係る電気光学装置１００を表示装置として採用した電子機器の形態が図示されている。
【００７５】
図２１は、電気光学装置１００を採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、各種の画像を表示する電気光学装置１００と、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。電気光学装置１００は有機発光ダイオード素子を電気光学素子Ｅとして使用しているので、視野角が広く見易い画面を表示できる。
【００７６】
図２２は、電気光学装置１００を適用した携帯電話機の構成を示す斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２と、各種の画像を表示する電気光学装置１００とを備える。スクロールボタン３００２を操作することによって、電気光学装置１００に表示される画面がスクロールされる。
【００７７】
図２３は、電気光学装置１００を適用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す斜視図である。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２と、各種の画像を表示する電気光学装置１００とを備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった様々な情報が電気光学装置１００に表示される。
【００７８】
なお、本発明に係る電気光学装置が適用される電子機器としては、図２１から図２３に例示した機器のほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る電気光学装置の用途は画像の表示に限定されない。例えば、光書込み型のプリンタや電子複写機といった画像形成装置においては、用紙などの記録材に形成されるべき画像に応じて感光体を露光する光ヘッド（書込ヘッド）が使用されるが、この種の光ヘッドとしても本発明の電気光学装置は利用される。
【図面の簡単な説明】
【００７９】
【図１】本発明の第１実施形態に係る電気光学装置の構成を示すブロック図である。
【図２】画素回路の動作を説明するためのタイミングチャートである。
【図３】画素回路の構成を示す回路図である。
【図４】書込期間における画素回路の様子を示す回路図である。
【図５】駆動期間における画素回路の様子を示す回路図である。
【図６】抵抗素子や電気光学素子の電圧-電流特性を示す概念図である。
【図７】電気光学素子の特性の相違を説明するためのタイミングチャートである。
【図８】本発明の第２実施形態に係る画素回路の構成を示す回路図である。
【図９】各電位の高低を示す概念図である。
【図１０】第３実施形態に係る画素回路の構成を示す回路図である。
【図１１】画素回路の動作を説明するためのタイミングチャートである。
【図１２】初期化期間における画素回路の様子を示す回路図である。
【図１３】補償期間における画素回路の様子を示す回路図である。
【図１４】書込期間における画素回路の様子を示す回路図である。
【図１５】駆動期間における画素回路の様子を示す回路図である。
【図１６】変形例に係る電気光学装置の構成を示す回路図である。
【図１７】変形例に係る電気光学装置の構成を示す回路図である。
【図１８】変形例に係る電気光学装置の構成を示す回路図である。
【図１９】変形例に係る電気光学装置の構成を示す回路図である。
【図２０】第３実施形態に係る画素回路の変形例を示す回路図である。
【図２１】本発明に係る電子機器の形態（パーソナルコンピュータ）を示す斜視図である。
【図２２】本発明に係る電子機器の形態（携帯電話機）を示す斜視図である。
【図２３】本発明に係る電子機器の形態（携帯情報端末）を示す斜視図である。
【図２４】従来の画素回路の構成を示す回路図である。
【図２５】駆動トランジスタや電気光学素子の電圧-電流特性を示す概念図である。
【符号の説明】
【００８０】
１００……電気光学装置、１０……画素部、Ｐ……画素回路、Ｅ……電気光学素子、ＴDR……駆動トランジスタ、ＱA〜ＱG……トランジスタ、Ｃ0，ＣA，ＣB……容量素子、Ｒ……抵抗素子、１２……制御線群、１４……データ線、１６１，１６２……電源線、１８１，１８２，１８５……給電線、２２……走査線駆動回路、２４……データ線駆動回路、２６……電圧生成回路。
【図１】
2008191450.tif 000003
【図２】
2008191450.tif 000004
【図３】
2008191450.tif 000005
【図４】
2008191450.tif 000006
【図５】
2008191450.tif 000007
【図６】
2008191450.tif 000008
【図７】
2008191450.tif 000009
【図８】
2008191450.tif 000010
【図９】
2008191450.tif 000011
【図１０】
2008191450.tif 000012
【図１１】
2008191450.tif 000013
【図１２】
2008191450.tif 000014
【図１３】
2008191450.tif 000015
【図１４】
2008191450.tif 000016
【図１５】
2008191450.tif 000017
【図１６】
2008191450.tif 000018
【図１７】
2008191450.tif 000019
【図１８】
2008191450.tif 000020
【図１９】
2008191450.tif 000021
【図２０】
2008191450.tif 000022
【図２１】
2008191450.tif 000023
【図２２】
2008191450.tif 000024
【図２３】
2008191450.tif 000025
【図２４】
2008191450.tif 000026
【図２５】
2008191450.tif 000027