(57)【要約】【課題】無駄な情報処理に伴う消費電力を削減することができる情報処理装置及び情報処理プログラムを提供する。【解決手段】バッファ制御回路１６により、予め設定された量の特定画像情報が出力バッファ３０から出力された場合に出力完了信号を出力し、ＣＰＵ１８により、前記量を設定し、バッファ制御回路１６から出力完了信号が出力された場合に、入力バッファ２６から信号処理回路１２Ａの内部メモリ３４Ａへの情報の出力を停止するように制御する。【選択図】図１
2008242656.tif 000002
【特許請求の範囲】
【請求項１】
処理対象とする情報が記憶される処理情報記憶手段を有し、当該処理情報記憶手段に記憶された情報に対して予め定められた処理を施すと共に、前記処理情報記憶手段に記憶された情報の量が前記処理情報記憶手段の記憶容量を超過すると、超過分の前記処理が施された情報を前記処理情報記憶手段から出力する情報処理手段と、
前記情報処理手段の前段に設けられ、前記処理情報記憶手段に入力される情報が一時的に記憶される入力用記憶手段と、
前記情報処理手段の後段に設けられ、前記処理情報記憶手段から出力された情報が一時的に記憶される出力用記憶手段と、
予め設定された量の情報が前記出力用記憶手段から出力された場合に出力完了信号を出力する信号出力手段と、
前記信号出力手段に前記量を設定し、前記信号出力手段から前記出力完了信号が出力された場合に、前記入力用記憶手段から前記処理情報記憶手段への情報の出力を停止するように制御する制御手段と、
を備えた情報処理装置。
【請求項２】
前記制御手段は、前記信号出力手段から前記出力完了信号が出力された場合に、前記入力用記憶手段への情報の入力を停止するように制御する
請求項１記載の情報処理装置。
【請求項３】
前記信号出力手段から前記出力完了信号が出力された場合に、前記入力用記憶手段に入力される情報の残量が予め定められた閾値を超えているか否かを判定する残量判定手段を更に備え、
前記制御手段は、前記信号出力手段から前記出力完了信号が出力され、且つ、前記残量判定手段により前記残量が前記閾値を超えていると判定された場合に、前記入力用記憶手段への情報の入力を停止するように制御する
請求項１記載の情報処理装置。
【請求項４】
処理対象とする情報が記憶される処理情報記憶手段を有し、当該処理情報記憶手段に記憶された情報に対して予め定められた処理を施すと共に、前記処理情報記憶手段に記憶された情報の量が前記処理情報記憶手段の記憶容量を超過すると、超過分の前記処理が施された情報を前記処理情報記憶手段から出力する情報処理手段と、
前記情報処理手段の前段に設けられ、前記処理情報記憶手段に入力される情報が一時的に記憶される入力用記憶手段と、
前記情報処理手段の後段に設けられ、前記処理情報記憶手段から出力された情報が一時的に記憶される出力用記憶手段と、
予め設定された量の情報が前記出力用記憶手段から出力された場合に出力完了信号を出力する信号出力手段と、
を備えた情報処理装置において実行される情報処理プログラムであって、
前記信号出力手段に前記量を設定し、前記信号出力手段から前記出力完了信号が出力された場合に、前記入力用記憶手段から前記処理情報記憶手段への情報の出力を停止するように制御する制御ステップ
をコンピュータに実行させる情報処理プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置及び情報処理プログラムに関するものである。
【背景技術】
【０００２】
デジタル電子スチルカメラ（以下、「ＤＳＣ」という。）等の電子機器では、処理対象とする情報の高速な転送を実現するためにＤＭＡ（ダイレクト・メモリ・アクセス）転送が使用されることがある。このＤＭＡ転送に関する技術として、従来、ＤＭＡ転送の対象となる全ての情報の量をカウンタのカウント値としてセットすると共に、所定量の転送が行われる毎にカウント値を所定値ずつデクリメントし、カウンタのカウント値が０になるまでＤＭＡ転送を行うことにより、ＤＭＡ転送の対象となる全ての情報を余すことなくＤＭＡ転送する技術が知られている（例えば、特許文献１参照。）。
【０００３】
ところで、情報処理装置には、処理対象とする情報が記憶される処理情報記憶手段を有し、当該処理情報記憶手段に記憶された情報に対して予め定められた処理を施すと共に、処理情報記憶手段に記憶された情報の量が処理情報記憶手段の記憶容量を超過すると、超過分の前記処理が施された情報を処理情報記憶手段から出力するものがある。この種の情報処理装置では、処理情報記憶手段から目的とする前記処理が施された情報を出力させるためには、前記記憶容量よりも多くの情報を処理情報記憶手段に入力する必要がある。
【０００４】
この種の情報処理装置に特許文献１に開示されているＤＭＡ転送技術を適用した場合、ＤＭＡ転送された全ての情報に対して前記処理が施されることになる。
【特許文献１】特開平７−２７１７１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記の情報処理装置では、出力しなくても良い情報に対してまで前記処理が施されるので、電力が無駄に消費されてしまう、という問題点があった。
【０００６】
本発明は上記問題点を解決するためになされたものであり、無駄な情報処理に伴う消費電力を削減することができる情報処理装置及び情報処理プログラムを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、請求項１に記載の情報処理装置は、処理対象とする情報が記憶される処理情報記憶手段を有し、当該処理情報記憶手段に記憶された情報に対して予め定められた処理を施すと共に、前記処理情報記憶手段に記憶された情報の量が前記処理情報記憶手段の記憶容量を超過すると、超過分の前記処理が施された情報を前記処理情報記憶手段から出力する情報処理手段と、前記情報処理手段の前段に設けられ、前記処理情報記憶手段に入力される情報が一時的に記憶される入力用記憶手段と、前記情報処理手段の後段に設けられ、前記処理情報記憶手段から出力された情報が一時的に記憶される出力用記憶手段と、予め設定された量の情報が前記出力用記憶手段から出力された場合に出力完了信号を出力する信号出力手段と、前記信号出力手段に前記量を設定し、前記信号出力手段から前記出力完了信号が出力された場合に、前記入力用記憶手段から前記処理情報記憶手段への情報の出力を停止するように制御する制御手段と、を備えている。
【０００８】
請求項１記載の発明によれば、処理対象とする情報が記憶される処理情報記憶手段を有する情報処理手段により、前記処理情報記憶手段に記憶された情報に対して予め定められた処理が施されると共に、処理情報記憶手段に記憶された情報の量が処理情報記憶手段の記憶容量を超過すると、超過分の前記処理が施された情報が処理情報記憶手段から出力される。また、処理情報記憶手段には、所謂ＦＩＦＯ（先入れ先出し）のメモリ、例えばラインメモリ等が含まれる。
【０００９】
なお、上記予め定められた処理には、画像情報のゲイン量を調整するゲイン調整処理、色補正を行う色補正処理、ガンマ補正を行うガンマ補正処理、及びＲ，Ｇ，Ｂの各色信号を輝度信号（Ｙ信号）及び色差信号（Ｃｒ，Ｃｂ信号）に変換するＹＣ処理が含まれる。
【００１０】
また、本発明では、入力用記憶手段により、処理情報記憶手段に入力される情報が一時的に記憶される一方、出力用記憶手段により、処理情報記憶手段から出力された情報が一時的に記憶される。
【００１１】
そして、本発明では、信号出力手段により、予め設定された量の情報が前記出力用記憶手段から出力された場合に出力完了信号が出力される。
【００１２】
ここで、本発明では、制御手段により、前記信号出力手段に前記量が設定される一方、前記信号出力手段から出力完了信号が出力された場合に、入力用記憶手段から処理情報記憶手段への情報の出力が停止されるように制御される。
【００１３】
このように、本発明によれば、予め設定された量の情報が出力用記憶手段から出力された場合に、入力用記憶手段から処理情報記憶手段への情報の出力が停止し、それ以降、情報処理手段による情報に対する処理が施されなくなるので、無駄な情報処理に伴う消費電力を削減することができる。
【００１４】
なお、本発明は、請求項２に記載の発明のように、前記制御手段が、前記信号出力手段から前記出力完了信号が出力された場合に、前記入力用記憶手段への情報の入力を停止するように制御するものとしても良い。これにより、入力用記憶手段から処理情報記憶手段への情報の出力が無くなり、情報処理手段による情報に対する処理が施されなくなるので、無駄な情報処理に伴う消費電量を削減することができる。
【００１５】
また、本発明は、請求項３に記載の発明のように、前記信号出力手段から前記出力完了信号が出力された場合に、前記入力用記憶手段に入力される情報の残量が予め定められた閾値を超えているか否かを判定する残量判定手段を更に備え、前記制御手段が、前記信号出力手段から前記出力完了信号が出力され、且つ、前記残量判定手段により前記残量が前記閾値を超えていると判定された場合に、前記入力用記憶手段への情報の入力を停止するように制御するものとしても良い。
【００１６】
これにより、入力用記憶手段から処理情報記憶手段への情報の出力が無くなり、情報処理手段による情報に対する処理が施されなくなるので、無駄な情報処理に伴う消費電力を削減することができる。
【００１７】
一方、上記目的を達成するために、請求項４に記載の情報処理プログラムは、処理対象とする情報が記憶される処理情報記憶手段を有し、当該処理情報記憶手段に記憶された情報に対して予め定められた処理を施すと共に、前記処理情報記憶手段に記憶された情報の量が前記処理情報記憶手段の記憶容量を超過すると、超過分の前記処理が施された情報を前記処理情報記憶手段から出力する情報処理手段と、前記情報処理手段の前段に設けられ、前記処理情報記憶手段に入力される情報が一時的に記憶される入力用記憶手段と、前記情報処理手段の後段に設けられ、前記処理情報記憶手段から出力された情報が一時的に記憶される出力用記憶手段と、予め設定された量の情報が前記出力用記憶手段から出力された場合に出力完了信号を出力する信号出力手段と、を備えた情報処理装置において実行されるものであって、前記信号出力手段に前記量を設定し、前記信号出力手段から前記出力完了信号が出力された場合に、前記入力用記憶手段から前記処理情報記憶手段への情報の出力を停止するように制御する制御ステップをコンピュータに実行させるものである。
【００１８】
従って、請求項４に記載の発明によれば、コンピュータに対して請求項１の発明と同様に作用させることができるので、請求項１の発明と同様に無駄な情報処理に伴う消費電力を削減することができる。
【発明の効果】
【００１９】
本発明に係る情報処理装置及び情報処理プログラムによれば、無駄な情報処理に伴う消費電力を削減することができる、という優れた効果を得ることができる。
【発明を実施するための最良の形態】
【００２０】
以下、図面を参照して本発明を実施するための最良の形態について詳細に説明する。なお、本実施形態では、本発明をＤＳＣやデジタルビデオカメラ等の画像情報を処理する画像処理装置に適用した場合について説明する。
【００２１】
〔第１の実施形態〕
先ず、図１を参照して本第１の実施形態に係る画像処理装置１０のハードウェア構成を説明する。同図に示すように、画像処理装置１０は、信号処理回路１２Ａ，１２Ｂ，１２Ｃ，１２Ｄ（以下、これらの信号処理回路を区別することなく表記する際には、「信号処理回路１２」と表記する。）、セレクタ１４、バッファ制御回路１６、ＣＰＵ（Central Processing Unit）１８、ＳＤＲＡＭ（Synchronous DRAM）２０、及びＤＭＡＣ（Direct Memory Access Controller）２２を備えている。
【００２２】
バッファ制御回路１６、ＣＰＵ１８、ＳＤＲＡＭ２０、ＤＭＡＣ２２はバス２４を介して電気的に相互に接続されている。また、接続線は図示しないが、ＣＰＵ１８の出力端は、信号処理回路１２Ａ，１２Ｂ，１２Ｃ，１２Ｄの各々の入力端、及びセレクタ１４の入力端に電気的に接続されている。
【００２３】
ＣＰＵ１８は、画像処理装置１０全体の動作を司るものであり、信号処理回路１２、セレクタ１４、バッファ制御回路１６、ＳＤＲＡＭ２０、及びＤＭＡＣ２２の各部の作動の制御を行う。
【００２４】
バッファ制御回路１６は、情報が一時的に記憶される入力バッファ２６と、この入力バッファ２６に入力される情報の量をカウントする入力カウンタ２８と、情報が一時的に記憶される出力バッファ３０と、この出力バッファ３０から出力される情報の量をカウントする出力カウンタ３２と、を有している。そして、バッファ制御回路１６は、ＣＰＵ１８の指示に従って、入力バッファ２６、入力カウンタ２８、出力バッファ３０、及び出力カウンタ３２の各部の作動の制御を行う。
【００２５】
入力バッファ２６の入力端はバス２４に電気的に接続されている。また、信号処理回路１２Ａの入力端はバッファ制御回路１６の入力バッファ２６の出力端に電気的に接続されている。また、信号処理回路１２Ａの出力端はセレクタ１４の入力端及び信号処理回路１２Ｂの入力端に電気的に接続されている。また、信号処理回路１２Ｂの出力端はセレクタ１４の入力端及び信号処理回路１２Ｃの入力端に電気的に接続されている。また、信号処理回路１２Ｃの出力端はセレクタ１４の入力端及び信号処理回路１２Ｄの入力端に電気的に接続されている。また、信号処理回路１２Ｄの出力端はセレクタ１４の入力端に電気的に接続されている。また、セレクタ１４の出力端は出力バッファ３０の入力端に電気的に接続されている。更に、出力バッファ３０の出力端はバス２４に電気的に接続されている。
【００２６】
信号処理回路１２は、処理対象とする画像情報（以下、「処理対象画像情報」という。）に対して所定の処理を施し、当該処理が施された処理対象画像情報（以下、「処理済み画像情報」という。）をセレクタ１４に出力するものである。
【００２７】
本実施形態に係る信号処理回路１２Ａは、処理対象画像情報のゲイン量を調整するためのゲイン調整回路であり、本実施形態に係る信号処理回路１２Ｂは、色補正を行うための色補正回路であり、本実施形態に係る信号処理回路１２Ｃは、ガンマ補正を行うガンマ補正回路であり、本実施形態に係る信号処理回路１２Ｄは、Ｒ，Ｇ，Ｂの各色信号を輝度信号（Ｙ信号）及び色差信号（Ｃｒ，Ｃｂ信号）に変換するためのＹＣ処理回路である。
【００２８】
なお、各信号処理回路１２の一例として、ゲイン調整回路、色補正回路、ガンマ補正回路、及びＹＣ処理回路を例に挙げているが、これ以外の信号処理回路であっても本発明が成立することは言うまでもない。また、本実施形態では、画像処理装置１０に４つの信号処理回路１２を備えた例を挙げて説明しているが、本発明はこれに限定されるものではなく、信号処理回路１２が少なくとも１つあれば本発明は成立する。
【００２９】
セレクタ１４は、信号処理回路１２から入力された処理済み画像情報の内、ＣＰＵ１８により出力を指示された処理済み画像情報を選択的に出力バッファ３０に出力するものである。
【００３０】
ＳＤＲＡＭ２０は、各種処理の実行時のワークエリア等として用いられるものである。本実施形態に係るＳＤＲＡＭ２０は、処理対象画像情報を一時的に記憶すると共に、処理済み画像情報の内、ＣＰＵ１８が必要とする処理済み画像情報（以下、「特定画像情報」という。）を一時的に記憶する機能を有している。
【００３１】
ＤＭＡＣ２２は、ＣＰＵ１８からの指示に従って、ＳＤＲＡＭ２０に記憶されている処理対象画像情報を入力バッファ２６に転送すると共に、出力バッファ３０に記憶されている特定画像情報をＳＤＲＡＭ２０に転送するものである。なお、ＤＭＡＣ２２は、ＳＤＲＡＭ２０から入力バッファ２６に転送される処理対象画像情報の量をカウントするカウンタ（図示省略）を有している。
【００３２】
信号処理回路１２Ａ，１２Ｂ，１２Ｃ，１２Ｄには、予め定められた記憶容量の内部メモリ３４Ａ，３４Ｂ，３４Ｃ，３４Ｄ（以下、これらの内部メモリを区別することなく表記する際には、「内部メモリ３４」と表記する。）が備えられている。
【００３３】
ここで、図２を参照して、内部メモリ３４の構成について説明する。同図に示すように、内部メモリ３４は、ＦＩＦＯ型のメモリとされており、第１ラインメモリ３６、第２ラインメモリ３８、及び第３ラインメモリ４０の３つのラインメモリ（図２では「３ラインメモリ」と表記。）を有している。各々のラインメモリには、１ライン分の連続した所定画素数分の処理対象画像情報が記憶され、ラインメモリ間では信号処理回路１２により処理対象画像情報に対して所定の演算が行われる。
【００３４】
ところで、第１ラインメモリ３６にＮライン目の処理対象画像情報が、第２ラインメモリ３８にＮ+１ライン目の処理対象画像情報が、第３ラインメモリ４０にＮ+２ライン目の処理対象画像情報が記憶されている場合に、第３ラインメモリ４０にＮ+３ライン目の処理対象画像情報を入力すると、第３ラインメモリ４０に記憶されていたＮ+２ライン目の処理対象画像情報は第２ラインメモリ３８へ移行し、第２ラインメモリ３８に記憶されていたＮ+１ライン目の処理対象画像情報は第１ラインメモリ３６へ移行する。これにより、第１ラインメモリ３６からＮライン目の処理済み画像情報が出力される。つまり、信号処理回路１２は、内部メモリ３４に記憶された処理対象画像情報の量が前記記憶容量を超過すると、超過分の処理済み画像情報を内部メモリ３４から出力する。
【００３５】
信号処理回路１２Ａの内部メモリ３４Ａから出力された処理済み画像情報は信号処理回路１２Ｂの内部メモリ３４Ｂ及びセレクタ１４に入力される。また、信号処理回路１２Ｂの内部メモリ３４Ｂから出力された処理済み画像情報は信号処理回路１２Ｃの内部メモリ３４Ｂ及びセレクタ１４に入力される。また、信号処理回路１２Ｃの内部メモリ３４Ｃから出力された処理済み画像情報は信号処理回路１２Ｄの内部メモリ３４Ｄ及びセレクタ１４に入力される。更に、信号処理回路１２Ｄの内部メモリ３４Ｄから出力された処理済み画像情報はセレクタ１４に入力される。
【００３６】
以下では、本実施形態に係る画像処理装置１０が、情報処理プログラムを実行することによりＣＰＵ１８による処理を実現するものとされている場合について説明する。この場合、当該情報処理プログラムを画像処理装置１０に予めインストールしておく形態や、コンピュータ読み取り可能な記録媒体に格納された状態で提供される形態、有線又は無線による通信手段を介して配信される形態等を適用することができる。
【００３７】
次に、図３を参照して、上記情報処理プログラムを実行する際の画像処理装置１０の作用を説明する。なお、図３は、ＳＤＲＡＭ２０に処理対象画像情報が記憶されている場合に、特定画像情報を得ることを指示する情報がＣＰＵ１８に入力された際にＣＰＵ１８によって実行される情報処理プログラムの処理の流れを示すフローチャートであり、該プログラムはバス２４に電気的に接続されている図示しないＲＯＭ（Read Only Memory）に予め記憶されている。
【００３８】
同図のステップ１００では、入力カウンタ２８、出力カウンタ３２、ＤＭＡＣ２２のカウンタ、信号処理回路１２、及びセレクタ１４に対して初期設定を行う。即ち、ＳＤＲＡＭ２０に記憶されている処理対象画像情報の量に相当するカウント値を入力カウンタ２８及びＤＭＡＣ２２のカウンタに設定し、特定画像情報の量に相当するカウント値を出力カウンタ３２に設定すると共に、信号処理回路１２及びセレクタ１４に対して所定の動作を行わせるために必要となるパラメータを信号処理回路１２Ａ，１２Ｂ，１２Ｃ，１２Ｄ及びセレクタ１４に対して設定する。
【００３９】
入力カウンタ２８では、ＳＤＲＡＭ２０から入力された処理対象画像情報の量に相当するカウント値がバッファ制御回路１６により順次デクリメントされる一方、ＤＭＡＣ２２のカウンタでは、入力バッファ２６への処理対象画像情報の転送量に相当するカウント値がＤＭＡＣ２２により順次デクリメントされる。他方、出力カウンタ３２では、出力バッファ３０から出力された特定画像情報の量に相当するカウント値がバッファ制御回路１６により順次デクリメントされる。
【００４０】
なお、上記のパラメータとは、信号処理回路１２の場合にはフィルタ係数等のパラメータであり、セレクタ１４の場合には信号処理回路１２Ａ，１２Ｂ，１２Ｃ，１２Ｄから入力される画像情報のうち、何れの画像情報を出力バッファ３０に出力するかを示すパラメータである。
【００４１】
ステップ１０２では、ＤＭＡＣ２２に転送許可信号を出力する。この信号に応じて、ＤＭＡＣ２２は、ＳＤＲＡＭ２０から入力バッファ２６に処理対象画像情報の転送を行うと共に、出力バッファ２６に特定画像情報が記憶されている場合には、出力バッファ２６からＳＤＲＡＭ２０に特定画像情報の転送を行う。
【００４２】
なお、入力バッファ２６に入力された処理対象画像情報は、バッファ制御回路１６により読み出され、信号処理回路１２に出力される。処理対象画像情報は信号処理回路１２で所定の処理が施され、処理済み画像情報がセレクタ１４を経由して出力バッファ３０に出力される。
【００４３】
ところで、バッファ制御回路１６は、出力バッファ３０のカウント値が０になったときに、出力バッファ３０から特定画像情報の全てが出力されたことを示す出力完了信号を出力する。
【００４４】
ステップ１０４では、バッファ制御回路１６から出力される出力完了信号の受信待ちを行う。ここで、出力完了信号が受信されると、上記ステップ１０４が肯定判定となってステップ１０６へ移行する。
【００４５】
次のステップ１０６では、ＤＭＡＣ２２のカウンタのカウント値をクリアすると共に、入力カウンタ２８のカウント値をクリアすることにより、ＳＤＲＡＭ２０から入力バッファ２６への処理対象画像情報の転送を停止させると共に、入力バッファ２６から信号処理回路１２Ａの内部メモリ３４Ａへの処理対象画像情報の出力を停止させる。ステップ１０６の処理が終了すると、本情報処理プログラムが終了する。
【００４６】
なお、本情報処理プログラムのステップ１００、ステップ１０４、及びステップ１０６が本発明の制御手段及び制御ステップに相当する。
【００４７】
〔第２の実施形態〕
本第２の実施形態に係る画像処理装置の構成は、上述した第１の実施形態に係る画像処理装置１０の構成（図１参照）と同一であるので同一部分に同一符号を付し、その説明は省略する。
【００４８】
以下では、本第２の実施形態に係る画像処理装置１０が、本第２の実施形態に係る情報処理プログラムを実行することによりＣＰＵ１８による処理を実現するものとされている場合について説明する。
【００４９】
次に、図４を参照して、本第２の実施形態に係る情報処理プログラムを実行する際の画像処理装置１０の作用を説明する。なお、図４は、ＳＤＲＡＭ２０に処理対象画像情報が記憶されている場合に、特定画像情報を得ることを指示する情報がＣＰＵ１８に入力された際にＣＰＵ１８によって実行される本第２の実施形態に係る情報処理プログラムの処理の流れを示すフローチャートである。また、図４における図３と同一の処理を行うステップについては図３と同一の符号を付して、その説明を省略する。
【００５０】
同図のステップ１００〜ステップ１０４の処理が終了すると、ステップ１０５へ移行する。ステップ１０５では、入力カウンタ２８のカウント値が予め定められた閾値を超えているか否かを判定する。ここで、否定判定となった場合にはステップ１０８へ移行する一方、肯定判定となった場合にはステップ１０６へ移行する。ステップ１０６の処理が終了すると、本情報処理プログラムが終了する。
【００５１】
なお、上記閾値は、ＳＤＲＡＭ２０から入力バッファ２６に予め定められた時間で転送される処理対象画像情報の量に相当する値であり、本第２の実施形態では、画像処理装置１０の実機による試験や、画像処理装置１０の設計仕様等に基づいてコンピュータ・シミュレーション等によって予め得られた値を適用している。上記の予め定められた時間は、画像処理装置１０の設計仕様やコスト、ユーザの都合等を考慮して、状況に最も合うと考えられる時間を採用すれば良い。
【００５２】
ステップ１０８では、入力カウンタ２８のカウント値をクリアすることにより、入力バッファ２６から信号処理回路１２Ａの内部メモリ３４Ａへの処理対象画像情報の出力を停止させる。ステップ１０８の処理が終了すると、本情報処理プログラムが終了する。
【００５３】
なお、本情報処理プログラムのステップ１００、ステップ１０４、ステップ１０６及びステップ１０８が本発明の制御手段及び制御ステップに相当し、ステップ１０５が本発明の残量判定手段に相当する。
【００５４】
以上詳細に説明したように、上記各実施形態によれば、予め設定された量の情報が出力用記憶手段（ここでは、出力バッファ３０）から出力された場合に、制御手段（ここでは、ＣＰＵ１８）により、入力用記憶手段（入力バッファ２６）から処理情報記憶手段（ここでは、内部メモリ３４）への情報の出力が停止するように制御しているので、それ以降、情報処理手段（ここでは、信号処理回路１２）による情報に対する処理が施されなくなるため、無駄な情報処理に伴う消費電力を削減することができる。
【００５５】
また、上記第１の実施形態によれば、信号出力手段（ここでは、バッファ制御回路１６）から出力完了信号が出力された場合に、制御手段により、入力用記憶手段への情報の入力を停止するように制御しているので、入力用記憶手段から処理情報記憶手段への情報の出力が無くなり、それ以降、情報処理手段による情報に対する処理が施されなくなるため、無駄な情報処理に伴う消費電力を削減することができる。
【００５６】
また、上記第２の実施形態によれば、信号出力手段から前記出力完了信号が出力され、且つ、残量判定手段（ここでは、ＣＰＵ１８）により入力用記憶手段に入力される情報の残量が予め定められた閾値を超えていると判定された場合に、制御手段により、入力用記憶手段への情報の入力を停止するように制御しているので、入力用記憶手段から処理情報記憶手段への情報の出力が無くなり、それ以降、情報処理手段による情報に対する処理が施されなくなるため、無駄な情報処理による消費電力を削減することができる。
【００５７】
以上、本発明を上記各実施形態を用いて説明したが、本発明の技術的範囲は上記各実施形態に記載の範囲には限定されない。発明の主旨を逸脱しない範囲で上記各実施形態に多様な変更または改良を加えることができ、当該変更または改良を加えた形態も本発明の技術的範囲に含まれる。
【００５８】
また、上記各実施形態は、特許請求の範囲に記載された発明を限定するものではなく、また、上記各実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。上記各実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組み合わせにより種々の発明を抽出できる。上記各実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
【００５９】
例えば、上記各実施形態では、情報処理をソフトウェア構成によって実現した場合について説明したが、本発明はこれに限定されるものではなく、例えば、当該情報処理をハードウェア構成により実現する形態とすることもできる。この場合の形態例としては、例えば、前述したＣＰＵ１８の各処理を実行する機能デバイスを作成して用いる形態が例示できる。この場合は、上記各実施形態に比較して、情報処理の高速化が期待できる。
【００６０】
また、上記各実施形態で説明した画像処理装置１０の構成（図１参照）は一例であり、本発明の主旨を逸脱しない範囲内において適宜変更可能であることは言うまでもない。
【００６１】
また、上記各実施形態で説明した情報処理プログラムの処理の流れ（図３及び図４参照）も一例であり、本発明の主旨を逸脱しない範囲内において不要なステップを削除したり、新たなステップを追加したり、処理順序を入れ替えたりすることができることは言うまでもなく、適宜変更可能である。例えば、上記第１の実施形態では、図３のステップ１０６において、ＳＤＲＡＭ２０から入力バッファ２６への処理対象画像情報の転送を停止させると共に、入力バッファ２６から信号処理回路１２Ａの内部メモリ３４Ａへの処理対象画像情報の出力を停止させる、という処理を実行したが、本発明はこれに限定されるものではなく、ＳＤＲＡＭ２０から入力バッファ２６への処理対象画像情報の転送を停止させる、という処理と、入力バッファ２６から信号処理回路１２Ａの内部メモリ３４Ａへの処理対象画像情報の出力を停止させる、という処理との内、後者の処理のみを実行するようにしても良い。この場合も上記各実施形態と同様の効果を奏することができる。
【００６２】
また、上記第１の実施形態では、バッファ制御回路１６に入力カウンタ２８を設ける例を挙げて説明したが、本発明はこれに限定されるものではなく、一例として図５に示すように、バッファ制御回路１６から入力カウンタ２８を除いても第１の実施形態と同様の効果を奏することができる。また、この場合、当該カウンタに対してカウント値を設定する必要がなくなるため、ＣＰＵ１８の負荷を軽減することができると共に、バッファ制御回路１６の簡素化及びコストの低廉化に寄与することができる。なお、バッファ制御回路１６から入力カウンタ２８を除いた場合、入力バッファ２６から信号処理回路１２Ａの内部メモリ３４Ａへの出力の停止を実現するための形態例としては、バッファ制御回路２８により入力バッファ２６と信号処理回路１２Ａとの電気的な接続を切ると共に、バッファ制御回路２８により入力バッファ２６内の画像情報を消去する形態が例示できる。この形態に限らず、他の形態により入力バッファ２６から信号処理回路１２Ａの内部メモリ３４Ａへの出力の停止を実現するようにしても良いことは言うまでもない。
【００６３】
また、上記各実施形態では、ＤＭＡＣ２２のカウンタをクリアすることにより、ＳＤＲＡＭ２０から入力バッファ２６への処理対象画像情報の転送の停止を実現する例を挙げて説明したが、本発明はこれに限定されるものではなく、ＣＰＵ１８がＳＤＲＡＭ２０に残されている転送前の処理対象画像情報を消去することにより、ＳＤＲＡＭ２０から入力バッファ２６への処理対象画像情報の転送の停止を実現するようにしても良い。この方法に限らず、他の方法によりＳＤＲＡＭ２０から入力バッファ２６への処理対象画像情報の転送の停止を実現するようにしても良いことは言うまでもない。
【００６４】
また、上記各実施形態では、入力カウンタ２８のカウンタ値をクリアする処理や出力完了信号を受信する処理等をＣＰＵ１８で行う例を挙げて説明したが、本発明はこれに限定されるものではなく、前述したＣＰＵ１８で行った処理の一部をＤＭＡＣ２２で行うようにしても良い。
【００６５】
また、上記各実施形態では、内部メモリ３４としてラインメモリを採用した例を挙げて説明したが、本発明はこれに限定されるものではなく、ラインメモリ以外のメモリであっても良い。
【００６６】
更に、上記各実施形態では、本発明を画像処理装置に適用した場合について説明したが、パーソナル・コンピュータ、ＰＤＡ(Personal Digital Assistant)、携帯電話機等の他の電子機器にも本発明を適用することができることは言うまでもない。
【図面の簡単な説明】
【００６７】
【図１】第１及び第２の実施形態に係る画像処理装置のハードウェア構成を示すブロック図である。
【図２】第１及び第２の実施形態に係る内部メモリの構成を示す模式図である。
【図３】第１の実施形態に係る情報処理プログラムの処理の流れを示すフローチャートである。
【図４】第２の実施形態に係る情報処理プログラムの処理の流れを示すフローチャートである。
【図５】第１の実施形態に係る画像処理装置の他のハードウェア構成を示すブロック図である。
【符号の説明】
【００６８】
１０  画像処理装置
１２  信号処理回路（情報処理手段）
１６  バッファ制御回路（信号出力手段）
１８  ＣＰＵ（制御手段，残量判定手段）
２０  ＳＤＲＡＭ
２２  ＤＭＡＣ
２６  入力バッファ（入力用記憶手段）
３０  出力バッファ（出力用記憶手段）
３４  内部メモリ（処理情報記憶手段）
【図１】
2008242656.tif 000003
【図２】
2008242656.tif 000004
【図３】
2008242656.tif 000005
【図４】
2008242656.tif 000006
【図５】
2008242656.tif 000007