(57)【要約】【課題】オフセット電圧の極性が反転される空間的周期をデータ信号の極性が反転される空間的周期に応じて制御可能なソースドライバを提供する。【解決手段】本発明の液晶表示装置は、データ線１１を備えたＬＣＤパネル１と、データ線１１にデータ信号を供給するソースドライバ３とを具備する。ソースドライバ３は、オフセットキャンセル制御信号ＯＣＣを生成するオフセットキャンセル制御回路４０と、オフセットキャンセル制御信号ＯＣＣに応答してオフセット電圧の極性を反転するように構成された、データ信号の生成に使用されるアンプ３８とを備えている。オフセットキャンセル制御回路４０は、アンプ３８のオフセット電圧の極性が反転される周期を指示するパターン選択信号ＰＳＥＬを受け取り、パターン選択信号ＰＳＥＬに応答してオフセットキャンセル制御信号を生成する。【選択図】図４
2008185915.tif 000002
【特許請求の範囲】
【請求項１】
データ線を備えた液晶表示パネルと、
前記データ線にデータ信号を供給するソースドライバ
とを具備し、
前記ソースドライバは、
オフセットキャンセル制御信号を生成するオフセットキャンセル制御回路と、
前記オフセットキャンセル制御信号に応答してオフセット電圧の極性を反転するように構成された、前記データ信号の生成に使用されるアンプ
とを備え、
前記オフセットキャンセル制御回路は、前記オフセット電圧の極性が反転される周期を指示するパターン選択信号に応答してオフセットキャンセル制御信号を生成する
液晶表示装置。
【請求項２】
請求項１に記載の液晶表示装置であって、
前記ソースドライバは、前記液晶表示パネルを２Ｈ反転駆動で駆動可能に構成され、
前記アンプの前記オフセット電圧の極性は、前記液晶表示パネルが２Ｈ反転駆動で駆動される場合、前記パターン選択信号に応答して１水平ライン毎に反転される
液晶表示装置。
【請求項３】
請求項２に記載の液晶表示装置であって、
前記ソースドライバは、前記液晶表示パネルを１Ｈ反転駆動及び２Ｈ反転駆動の両方で駆動可能に構成され、
前記アンプの前記オフセット電圧の極性は、前記液晶表示パネルが１Ｈ反転駆動で駆動される場合、前記パターン選択信号に応答して２水平ライン毎に反転される
液晶表示装置。
【請求項４】
請求項１に記載の液晶表示装置であって、
前記ソースドライバは、表示データに応答して一組の階調電圧から一の階調電圧を選択し、選択された前記一の階調電圧を出力するＤ／Ａコンバータを更に備え、
前記アンプは、前記Ｄ／Ａコンバータから前記一の階調電圧を受け取り、前記一の階調電圧に応じて前記データ信号を生成する出力アンプである
液晶表示装置。
【請求項５】
請求項１に記載の液晶表示装置であって、
前記ソースドライバは、更に、
一組の階調電圧を生成する階調電圧生成回路と、
表示データに応答して一組の階調電圧から一の階調電圧を選択し、選択された前記一の階調電圧を出力するＤ／Ａコンバータと、
前記Ｄ／Ａコンバータから前記一の階調電圧を受け取り、前記一の階調電圧に応じて前記データ信号を生成する出力アンプ
とを備え、
前記アンプは、前記階調電圧生成回路に集積化され、前記一組の階調電圧の生成に使用されるγアンプである
液晶表示装置。
【請求項６】
請求項１に記載の液晶表示装置であって、
前記ソースドライバは、更に、
一組の階調電圧を生成する階調電圧生成回路と、
表示データに応答して一組の階調電圧から一の階調電圧を選択し、選択された前記一の階調電圧を出力するＤ／Ａコンバータ
とを備え、
前記アンプは、
前記Ｄ／Ａコンバータから前記一の階調電圧を受け取り、前記一の階調電圧に応じて前記データ信号を生成する出力アンプと、
前記階調電圧生成回路に集積化され、前記一組の階調電圧の生成に使用されるγアンプ
とを含む
液晶表示装置。
【請求項７】
請求項２に記載の液晶表示装置であって、
更に、前記液晶表示パネルのゲート線を走査するゲートドライバを備え、
前記ゲートドライバには、前記ゲートドライバに走査を開始させるゲートスタートパルス信号が供給され、
前記ソースドライバは、
外部から表示データを順次に受け取る複数のレジスタと、
ストローブ信号に応答して、前記レジスタから前記表示データを同時にラッチする複数のラッチ回路と、
前記ラッチ回路にラッチされた前記表示データに応答して前記データ線を駆動する駆動回路
とを具備し、
前記オフセットキャンセル制御回路は、前記オフセットキャンセル制御信号を前記ゲートスタートパルス信号と前記ストローブ信号と前記パターン選択信号とに応答して生成する
液晶表示装置。
【請求項８】
請求項７に記載の液晶表示装置であって、
前記オフセットキャンセル制御回路は、
前記ゲートスタートパルス信号を１／４分周して１／４分周ゲートスタートパルス信号を生成する第１分周回路と、
前記ストローブ信号を１／４分周した１／４分周ストローブ信号と１／４分周した１／２分周ストローブ信号を生成する第２分周回路と、
前記パターン選択信号に応答して前記１／４分周ストローブ信号と前記１／２分周ストローブ信号の一方を選択する第１選択回路と、
前記選択回路の出力に応答して前記１／４分周ゲートスタートパルス信号又は前記１／４分周ゲートスタートパルス信号の反転信号を出力する第２選択回路
とを備える
液晶表示装置。
【請求項９】
請求項１に記載の液晶表示装置であって、
前記パターン選択信号、又は、前記パターン選択信号の値を示すデータが外部から前記ソースドライバに供給される
液晶表示装置。
【請求項１０】
請求項１に記載の液晶表示装置であって、
前記ソースドライバには、前記データ信号の極性を指定する前記極性信号が供給され、
前記ソースドライバは、前記極性信号から前記データ信号の極性が反転される周期の判定を行い、前記判定の結果に応じて前記パターン選択信号を生成する判定回路を備える
液晶表示装置。
【請求項１１】
データ線を備えた液晶表示パネルと、
前記データ線にデータ信号を供給するソースドライバ
とを具備し、
前記ソースドライバは、
オフセットキャンセル制御信号を生成するオフセットキャンセル制御回路と、
前記オフセットキャンセル制御信号に応答してオフセット電圧の極性を反転するように構成された、前記データ信号の生成に使用されるアンプ
とを備え、
前記ソースドライバは、前記液晶表示パネルを２Ｈ反転駆動で駆動可能に構成され、
前記アンプの前記オフセット電圧の極性は、前記液晶表示パネルが２Ｈ反転駆動で駆動される場合、１水平ライン毎に反転される
液晶表示装置。
【請求項１２】
液晶表示パネルのデータ線にデータ信号を供給するソースドライバであって、
オフセットキャンセル制御信号を生成するオフセットキャンセル制御回路と、
前記オフセットキャンセル制御信号に応答してオフセット電圧の極性を反転するように構成された、前記データ信号の生成に使用されるアンプ
とを具備し、
前記オフセットキャンセル制御回路は、前記オフセット電圧の極性が反転される周期を指示するパターン選択信号を受け取り、且つ、前記パターン選択信号に応答してオフセットキャンセル制御信号を生成する
ソースドライバ。
【請求項１３】
請求項１２に記載のソースドライバであって、
更に、表示データに応答して一組の階調電圧から一の階調電圧を選択し、選択された前記一の階調電圧を出力するＤ／Ａコンバータを具備し、
前記アンプは、前記Ｄ／Ａコンバータから前記一の階調電圧を受け取り、前記一の階調電圧に応じて前記データ信号を生成する出力アンプである
ソースドライバ。
【請求項１４】
請求項１２に記載のソースドライバであって、
更に、
一組の階調電圧を生成する階調電圧生成回路と、
表示データに応答して一組の階調電圧から一の階調電圧を選択し、選択された前記一の階調電圧を出力するＤ／Ａコンバータと、
前記Ｄ／Ａコンバータから前記一の階調電圧を受け取り、前記一の階調電圧に応じて前記データ信号を生成する出力アンプ
とを具備し、
前記アンプは、前記階調電圧生成回路に集積化され、前記一組の階調電圧の生成に使用されるγアンプである
ソースドライバ。
【請求項１５】
アンプを用いて液晶表示パネルにデータ信号を供給することによって、前記液晶表示パネルを２Ｈ反転駆動によって駆動するステップと、
前記液晶表示パネルが２Ｈ反転駆動によって駆動されている間に、前記アンプのオフセット電圧の極性を、１水平ライン毎に反転するステップ
とを備える
液晶表示パネル駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置、ソースドライバ及び液晶表示パネル駆動方法に関しており、特に、液晶表示パネルのドライバに集積化されたアンプのオフセット電圧に起因する表示画像の画質の劣化を抑制するための技術に関する。
【背景技術】
【０００２】
液晶表示パネルの駆動において最も広く使用される技術の一つが、反転駆動である。反転駆動とは、いわゆる焼き付き現象を防止するために、データ線（信号線）に供給されるデータ信号の極性を所定の空間的周期及び時間的周期で反転する駆動方法である。本明細書において、データ信号の極性は、液晶表示パネルの共通電極の電圧レベル（コモン電位）を基準として定義されることに留意されたい。あるデータ信号が共通電位ＶＣＯＭよりも高い信号レベルを有する場合、そのデータ信号の極性は、「正」であると定義される。逆に、あるデータ信号が共通電位ＶＣＯＭよりも低い信号レベルを有する場合、そのデータ信号の極性は、「負」であると定義される。反転駆動は、画素の液晶容量に印加される電圧の直流成分を減少させ、焼き付き現象の発生を有効に防止する。
【０００３】
反転駆動においてデータ信号の極性が反転される周期は、様々に選択可能である。反転駆動として最も典型的なドット反転駆動では、水平方向及び垂直方向のいずれについても、隣接する画素に反対の極性のデータ信号が書き込まれる。即ち、ドット反転駆動では、水平方向及び垂直方向のいずれについても、１画素毎にデータ信号の極性が反転される。大型の液晶表示パネルの駆動では、水平方向については１画素毎にデータ信号の極性が反転される一方、垂直方向については２画素毎にデータ信号の極性が反転される場合が多い。本明細書では、垂直方向におけるデータ信号の極性が反転される周期がα画素であるような反転駆動方式を、αＨ反転駆動と呼ぶこととする。例えば、（ドット反転駆動のように）垂直方向について１画素毎にデータ信号の極性が反転される反転駆動方式は、１Ｈ反転駆動と記載し、垂直方向について２画素毎にデータ信号の極性が反転される反転駆動方式は、２Ｈ反転駆動と記載する。
【０００４】
データ信号の発生は、一般には、以下のようにして行われる。データ信号を発生するドライバ（しばしば、ソースドライバと呼ばれる）には、階調電圧発生回路と、Ｄ／Ａコンバータと、出力アンプとが集積化される。階調電圧発生回路は、画素が取り得る階調のそれぞれに対応した電圧レベルを有する一組の階調電圧を発生する。Ｄ／Ａコンバータは、当該一組の階調電圧のうちから表示データに応じて所望の階調電圧を選択し、選択された階調電圧を出力アンプに出力する。ここで表示データとは、駆動される画素の階調を示すデータのことである。出力アンプは、Ｄ／Ａコンバータから供給された階調電圧と同一の電圧レベルを有するデータ信号をデータ線に出力する。この出力アンプとしては、多くの場合、その出力段の出力が入力差動段の２つの入力の一方に接続された差動増幅器、即ち、ボルテッジフォロアが使用される。
【０００５】
一般に、階調電圧発生回路における階調電圧の発生には、抵抗ラダーと、抵抗ラダーにバイアス電圧を供給するアンプ（演算増幅器）とが使用される。抵抗ラダーを用いてバイアス電圧を分割することにより、一組の階調電圧が発生される。抵抗ラダーに接続されるアンプが出力するバイアス電圧は、階調電圧が液晶表示パネルのγカーブを反映した電圧レベルになるように決定されるため、抵抗ラダーに接続されるアンプは、しばしば、γアンプと呼ばれる。γアンプとしては、多くの場合、ボルテッジフォロアが使用される。
【０００６】
液晶表示パネルのドライバにおける一つの問題は、それに集積化されるアンプにはオフセット電圧があり、したがって、アンプが実際に出力する電圧が所望値と相違し得ることである。例えば、出力アンプにオフセット電圧が存在すると、データ信号の電圧レベルが所望値からずれ、従って、画素に書き込まれる電圧も所望値からずれる。これは、画素の実際の階調を所望の階調から相違させ、画像の画質を低下させる。特に、オフセット電圧がアンプ毎にばらつく場合には、オフセットの問題は深刻である。オフセット電圧のばらつきは、データ線の方向に伸びる縦筋ムラとして人間の目には認識されてしまうからである。同様に、γアンプにオフセット電圧が存在すると、画素の実際の階調が所望の階調から相違してしまい、画像の画質が低下してしまう。
【０００７】
アンプのオフセット電圧の問題を回避する一つの有効な方法は、オフセット電圧の極性を適宜の周期で反転させることである。ここで、本明細書でいうオフセット電圧の極性とは、アンプから出力されることが所望されている電圧（以下、「所望電圧」という。）と、実際にアンプから出力される電圧（以下、「実電圧」という。）との大小関係をいい、データ信号の極性とは異なる概念であることに留意されたい。そして、オフセット電圧の極性を適宜の周期で反転させることにより、人間の視覚にオフセット電圧の影響を感知させないようにすることが可能である。以下において、実電圧が所望電圧より高い場合、オフセット電圧の極性が「正極性」であるといい、実電圧が所望電圧より低い場合、オフセット電圧の極性が「負極性」であるということがある。
【０００８】
オフセット電圧を小さくすることと比較すると、オフセット電圧の極性を反転させることは技術的には容易であり、より現実的なアプローチである。アンプのオフセット電圧は、主として、入力差動段を構成するＭＯＳトランジスタ対の閾値電圧のバラツキ、及び、入力差動段に接続された能動負荷（例えば、カレントミラー回路）を構成するＭＯＳトランジスタ対の閾値電圧のバラツキに起因するものである。従って、例えば、アンプの入力端子と入力差動段を構成するＭＯＳトランジスタ対との接続関係、及び、能動負荷を構成するＭＯＳトランジスタ対の接続関係を切り換えることにより、オフセット電圧の大きさを同じに保ったままオフセット電圧の極性を反転させることができる。
【０００９】
より具体的には、特開平１１−３０５７３５号公報は、４フレーム期間を１周期としてオフセット入力差動段のＭＯＳトランジスタ対を入れ替えることによってオフセット電圧の極性を反転させ、これによりオフセット電圧の問題を回避する技術を開示している（例えば、段落〔０１２５〕参照）。
【００１０】
更に特開２００２−１０８３０３号公報は、所定数のフレーム期間内で、所定数の水平ライン毎にオフセット電圧の極性を反転させ、これによりオフセット電圧の問題を回避する技術を開示している。この公報では、例として、１フレーム期間が８水平ラインで構成されている場合に、７水平ライン毎にオフセット電圧の極性を反転させ、これにより１４フレーム期間を１周期としてオフセット電圧をキャンセルすることを開示している。
【００１１】
より画質を向上させるためには、特開平１１−２４９６２３号公報に開示されているように、各フレーム期間内で所定の水平ライン毎にオフセット電圧の極性を反転させることが好適である。特開平１１−２４９６２３号公報は、各フレーム期間内でｎ水平ライン毎、且つ、ｎフレーム期間毎にオフセット電圧の極性を反転させ、これによりオフセット電圧の問題を回避する技術を開示している。この公報は、更に、データラッチ回路に蓄えていた表示データを液晶表示パネルの信号線に出力するための出力タイミング制御用クロック（ＣＬ１）と、各フレーム期間を認識させるフレーム期間認識信号（ＦＬＭＮ）とから、出力アンプのオフセット電圧の極性を制御する制御信号（Ａ、Ｂ）を生成し、これにより、各フレーム期間内で２水平ライン毎、且つ、２フレーム期間毎にオフセット電圧の極性を反転させるソースドライバを開示している（例えば、段落〔００１７〕、〔００５５〕、図２４参照）。制御信号（Ａ、Ｂ）の生成のために出力タイミング制御用クロック（ＣＬ１）及びフレーム期間認識信号（ＦＬＭＮ）を用いているのであるから、この公報に開示されている回路では、オフセット電圧の極性を反転させる空間的周期は、２水平ラインで固定である。
【特許文献１】特開平１１−３０５７３５号公報
【特許文献２】特開２００２−１０８３０３号公報
【特許文献３】特開平１１−２４９６２３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
特開平１１−２４９６２３号公報に記載されているような、オフセット電圧の極性を所定の水平ライン毎に反転させる技術は、確かに、画質の向上に有効である。しかしながら、この文献には、（１Ｈ反転駆動の一種である）ドット反転駆動が行われる場合のオフセット電圧の極性の制御について記載しているが、２Ｈ反転駆動については何ら言及がない。発明者の検討によれば、オフセット電圧の極性の好適な制御方法は、データ信号の極性が反転される空間的周期に応じて（より具体的には、１Ｈ反転駆動と２Ｈ反転駆動とで）異なる。特開平１１−２４９６２３号公報に記載のソースドライバのように、オフセット電圧の極性を２水平ライン毎に反転することは、（ドット反転駆動のように）１Ｈ反転駆動を行う場合には好適であるが、２Ｈ反転駆動を行う場合には好適でない。
【００１３】
例えば、図１に示されているように、オフセット電圧の極性が「正」である状態「Ａ」と、オフセット電圧の極性が「負」である状態「Ｂ」との２つの状態を有し、且つ、正負いずれの極性のデータ信号も出力可能な出力アンプによって、データ信号を生成する場合を考えよう（ただし、現実には、出力アンプが２つの状態を取り得る場合に、いずれの状態においてオフセット電圧の極性が「正」になるかは不明であることにも留意されたい）。
【００１４】
このような出力アンプは、下記の４種類のデータ信号を出力し得る：
種類１：データ信号の極性及びオフセット電圧の極性がいずれも正である（状態「Ａ」の上方向矢印）。
種類２：データ信号の極性が負であり、オフセット電圧の極性が正である（状態「Ａ」の下方向矢印）。
種類３：データ信号の極性が正であり、オフセット電圧の極性が負である（状態「Ｂ」の上方向矢印）。
種類４：データ信号の極性がオフセット電圧の極性、及びデータ信号の極性がいずれも正である（状態「Ｂ」の下方向矢印）。
図１において、共通電位ＶＣＯＭとは、液晶表示パネルの共通電極の電圧レベルである。発明者の検討によれば、画像の画質を向上させるためには、液晶表示パネルの画素に、これらの４種類のデータ信号が空間的に均等に供給されることが好適である。
【００１５】
特開平１１−２４９６２３号公報に記載されているソースドライバのように、オフセット電圧の極性が反転される空間的周期が２水平ラインに固定されることは、１Ｈ反転駆動には好適であるが、２Ｈ反転駆動には好適でない。図２Ａ、図２Ｂは、オフセット電圧の極性が反転される空間的周期が２水平ラインに固定されている場合について、１Ｈ反転駆動（ドット反転駆動）を行う場合と、２Ｈ反転駆動を行う場合の、各フレーム期間における、各画素に供給されるデータ信号の種類を図示している。ここで、図２Ａ、図２Ｂの記号「↑Ａ」、「↓Ａ」、「↑Ｂ」、「↓Ｂ」は、下記のような意味を有している：
「↑Ａ」：状態「Ａ」である出力アンプから極性が正であるデータ信号が供給された画素（即ち、「種類１」のデータ信号が供給される画素）
「↓Ａ」：状態「Ａ」である出力アンプから極性が負であるデータ信号が供給された画素（即ち、「種類２」のデータ信号が供給される画素）
「↑Ｂ」：状態「Ｂ」である出力アンプから極性が正であるデータ信号が供給された画素（即ち、「種類１」のデータ信号が供給される画素）
「↓Ｂ」：状態「Ｂ」である出力アンプから極性が負であるデータ信号が供給された画素（即ち、「種類２」のデータ信号が供給される画素）
図２Ａ、図２Ｂに図示されている動作では、出力アンプの状態は、２水平ライン毎及び２フレーム期間毎に切り換えられていることに留意されたい。
【００１６】
図２Ａに示されているように、１Ｈ反転駆動が行われる場合には、一の画素の列に、上記の４種類のデータ信号が現れる。例えば、第１フレーム期間においては、最も左の列の各画素に供給されているデータ信号の種類は、順に、「↑Ａ」、「↓Ａ」、「↑Ｂ」、「↓Ｂ」である。しかしながら、図２Ｂに示されているように、２Ｈ反転駆動が行われる場合には、一の画素の列に、２種類のデータ信号しか現れない。例えば、第１フレーム期間においては、最も左の列の各画素に供給されているデータ信号の種類は、順に、「↑Ａ」、「↑Ａ」、「↓Ｂ」、「↓Ｂ」であり、データ信号の種類が「↓Ａ」、「↑Ｂ」である画素が存在しない。このように、２Ｈ反転駆動が行われる場合には、４種類のデータ信号が空間的に均等に供給されない。このため、２Ｈ反転駆動が行われる場合には画質が劣化してしまう。
【００１７】
ソースドライバが２Ｈ反転駆動に対応していないことは、特に、大型の液晶表示パネルを駆動する際に問題となり得る。また、ユーザは、あるソースドライバを１Ｈ反転駆動と２Ｈ反転駆動の両方に対応させることを望む場合があるが、２Ｈ反転駆動に対応していない従来のソースドライバでは、１Ｈ反転駆動と２Ｈ反転駆動の両方について良好な画質で画像を表示することができない。
【００１８】
このように、ソースドライバは、２Ｈ反転駆動に対応してオフセット電圧の極性を適切に制御可能であることが望ましく、また、ソースドライバが１Ｈ反転駆動と２Ｈ反転駆動の両方について対応可能であることは、一層に望ましい。
【課題を解決するための手段】
【００１９】
上記の課題を解決するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、［特許請求の範囲］の記載と［発明を実施するための最良の形態］の記載との対応関係を明らかにするために、［発明を実施するための最良の形態］で使用される番号・符号が付加されている。但し、付加された番号・符号は、［特許請求の範囲］に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。
【００２０】
本発明の液晶表示装置は、データ線（１１）を備えた液晶表示パネル（１）と、データ線（１１）にデータ信号を供給するソースドライバ（３）とを具備する。ソースドライバ（３）は、オフセットキャンセル制御信号（ＯＣＣ）を生成するオフセットキャンセル制御回路（４０）と、オフセットキャンセル制御信号（ＯＣＣ）に応答してオフセット電圧の極性を反転するように構成された、前記データ信号の生成に使用されるアンプ（３８）（７１）とを備えている。オフセットキャンセル制御回路（４０）には、前記オフセット電圧の極性が反転される周期を指示するパターン選択信号が供給されており、前記パターン選択信号に応答してオフセットキャンセル制御信号を生成する。
【００２１】
このような構成の液晶表示装置では、オフセットキャンセル制御信号（ＯＣＣ）がパターン選択信号（ＰＳＥＬ）に応じて生成されるため、オフセット電圧の極性が反転される周期をデータ信号の極性が反転される周期に応じて自動的に最適に制御することができる。したがって、当該液晶表示装置の構成によれば、オフセット電圧の極性が反転される空間的周期をデータ信号の極性が反転される空間的周期に応じて制御し、表示画像の画質を良好に保つことができる。
【００２２】
ソースドライバ（３）が、前記液晶表示パネルを１Ｈ反転駆動及び２Ｈ反転駆動の両方で駆動可能に構成される場合、アンプ（３８）（７１）の前記オフセット電圧の極性は、前記液晶表示パネルが１Ｈ反転駆動で駆動される場合には２水平ライン毎に反転され、前記液晶表示パネルが２Ｈ反転駆動で駆動される場合には１水平ライン毎に反転されることが好ましい。液晶表示パネル（１）が２Ｈ反転駆動で駆動される場合に、オフセット電圧の極性が１水平ライン毎に反転されることは、画質の向上に特に有効である。
【発明の効果】
【００２３】
本発明によれば、オフセット電圧の極性が反転される空間的周期をデータ信号の極性が反転される空間的周期に応じて制御可能なソースドライバを提供することができる。
また、本発明によれば、２Ｈ反転駆動に対応してオフセット電圧の極性を適切に制御可能であるソースドライバを提供することができる。
【発明を実施するための最良の形態】
【００２４】
以下、添付図面を参照して本発明の実施形態を説明する。添付図面において、同一の構成要素は、同一の符号によって参照されることに留意されたい。加えて、必要がある場合には、同一の複数の構成要素を、符号に付された添字によって互いに区別することがあることに留意されたい。
【００２５】
（第１の実施形態）
図３は、本発明の第１実施形態における液晶表示装置１０の構成を示すブロック図である。液晶表示装置１０は、ＬＣＤパネル１と、ＬＣＤコントローラ２と、ソースドライバ３と、ゲートドライバ４と、階調電源５とを備えている。
【００２６】
ＬＣＤパネル１は、垂直方向に延伸するデータ線（信号線）１１と、水平方向に延伸するゲート線（走査線）１２と、それらが交差する位置に設けられた画素１３とを備えている。以下において、同一のゲート線１２に接続されている一行の画素１３は、水平ラインと呼ばれることがあり、また、ゲート線１２ｉに接続されている一行の画素は、第ｉ水平ラインの画素１３と呼ばれることがある。
【００２７】
ＬＣＤコントローラ２は、ソースドライバ３とゲートドライバ４とを制御して、ＬＣＤパネル１に所望の画像を表示する。具体的には、ＬＣＤコントローラ２には、外部から受け取った表示データをソースドライバ３に転送すると共に、ソースドライバ３及びゲートドライバ４に各種の制御信号を供給する。ＬＣＤコントローラ２の動作は、様々な制御信号（例えば、水平同期信号Ｈｓｙｎｃ、垂直同期信号Ｖｓｙｎｃ、ドットクロック信号ＤＣＬＫ等）によって制御される。
【００２８】
ＬＣＤコントローラ２から各ソースドライバ３に供給される制御信号には、水平同期信号ＨＳＣ、水平クロックＨＣＫ、極性信号ＰＯＬ、ストローブ信号（ラッチ信号）ＳＴＢが含まれている。加えて、ソースドライバ３１には、ＬＣＤコントローラ２からスタートパルス信号ＳＴＡＲＴ１が供給される。これらの制御信号の技術的意義は、後述のソースドライバ３の説明において詳細に提示する。
【００２９】
一方、ゲートドライバ４に供給される制御信号には、垂直クロックＶＣＫ、及び、ゲートスタートパルス信号ＧＳＰが含まれている。ゲートスタートパルス信号ＧＳＰとは、ゲートドライバ４にゲート線１２の走査を開始させるトリガとして機能する信号であり、ゲートスタートパルス信号ＧＳＰが活性化されると、ゲートドライバ４は、ソースドライバ３に近いゲート線１２から順次にゲート線１２を活性化する。ゲートスタートパルス信号ＧＳＰが活性化されるタイミングは、ＬＣＤコントローラ２に供給される垂直同期信号Ｖｓｙｎｃに同期しており、垂直同期信号Ｖｓｙｎｃが活性化されて所定の時間が経過した後、ゲートスタートパルス信号ＧＳＰが活性化される。
【００３０】
ソースドライバ３は、ＬＣＤパネル１の各データ線１１にデータ信号を供給する。データ信号は、画素１３の階調に対応した電圧レベルを有しており、データ信号が画素１３に供給されると、所望の階調に対応する画素電圧が画素１３に書き込まれる。
【００３１】
ゲートドライバ４は、ＬＣＤパネル１のゲート線１２を走査する、即ち、順次に活性化する。活性化されたゲート線１２に接続された画素１３に、ソースドライバ３によって発生されたデータ信号が供給される。
【００３２】
階調電源５は、各ソースドライバ３に、階調電源電圧ＶＳＴＤ１〜ＶＳＴＤ９を供給する。後述のように、階調電源電圧ＶＳＴＤ１〜ＶＳＴＤ９は、各ソースドライバ３内で、画素１３の取り得る階調のそれぞれに対応した一組の階調電圧を発生するために使用される。
【００３３】
図４は、ソースドライバ３の構成を示すブロック図である。ソースドライバ３は、シフトレジスタ３１と、レジスタ３２１〜３２ｎと、ラッチ回路３３１〜３３ｎと、クロススイッチ３４１〜３４ｎと、レベルシフタ３５１〜３５ｎと、Ｄ／Ａコンバータ３６１〜３６ｎと、クロススイッチ３７１〜３７ｎと、出力アンプ３８１〜３８ｎと、階調電圧生成回路３９と、オフセットキャンセル制御回路４０と、データ線１１に接続される出力端子ＶＯＵＴ１〜ＶＯＵＴｎを備えている。ただし、図を見易くするために、レジスタ３２、ラッチ回路３３、クロススイッチ３４、レベルシフタ３５、Ｄ／Ａコンバータ３６、クロススイッチ３７は、出力端子ＶＯＵＴは、それぞれ４つずつしか図示されていない。
【００３４】
シフトレジスタ３１は、スタートパルス信号ＳＴＡＲＴｋに応答して、レジスタ３２に表示データのラッチを許可するシフト信号ＳＨＦ１〜ＳＨＦｎを生成する。ここでスタートパルス信号ＳＴＡＲＴｋとは、ソースドライバ３ｋに表示データの取り込みの開始を許可する信号である。図３に示されているように、ソースドライバ３１には、ＬＣＤコントローラ２からスタートパルス信号ＳＴＡＲＴ１が供給され、その他のソースドライバ３ｋには、隣接するソースドライバ３ｋ−１からスタートパルス信号ＳＴＡＲＴｋが供給される。スタートパルス信号ＳＴＡＲＴｋが活性化されると、シフトレジスタ３１はシフト動作を行い、シフト信号ＳＨＦ１〜ＳＨＦｎを順次に活性化する。更に、ソースドライバ３ｋのシフトレジスタ３１は、シフト信号ＳＨＦｎが最後に活性化されると、隣接するソースドライバ３ｋ＋１に供給するスタートパルス信号ＳＴＡＲＴｋ＋１を活性化する。
【００３５】
レジスタ３２１〜３２ｎは、それぞれ、シフト信号ＳＨＦ１〜ＳＨＦｎの活性化に応答して表示データをラッチする。シフト信号ＳＨＦ１〜ＳＨＦｎは、順次に活性化されるから、レジスタ３２１〜３２ｎも、表示データを順次にラッチすることになる。
【００３６】
ラッチ回路３３１〜３３ｎは、ストローブ信号ＳＴＢの活性化に応答して、それぞれ、レジスタ３２１〜３２ｎが保持している表示データをラッチする。ストローブ信号ＳＴＢは、表示データのラッチをラッチ回路３３１〜３３ｎに指示する信号であり、各水平期間の開始に同期して活性化される。ラッチ回路３３１〜３３ｎは、いずれも、ストローブ信号ＳＴＢの活性化に応答して動作するから、レジスタ３２１〜３２ｎが保持している表示データを同時にラッチすることに留意されたい。
【００３７】
クロススイッチ３４１〜３４２は、極性信号ＰＯＬに応答して、ラッチ回路３３１〜３３ｎとレベルシフタ３５１〜３５ｎとの間の接続関係を切り換える。ここで極性信号ＰＯＬとは、各データ線１１に供給されるデータ信号の極性を指定する信号である。本実施形態では、極性信号ＰＯＬが”Ｈｉｇｈ”レベルであると、奇数番目のクロススイッチ３４２ｉ−１は、奇数番目のラッチ回路３３２ｉ−１と奇数番目のレベルシフタ３５２ｉ−１とを接続し、偶数番目のクロススイッチ３４２ｉは、偶数番目のラッチ回路３３２ｉと偶数番目のレベルシフタ３５２ｉとを接続する。一方、極性信号ＰＯＬが”Ｌｏｗ”レベルであると、奇数番目のクロススイッチ３４２ｉ−１は、偶数番目のラッチ回路３３２ｉと奇数番目のレベルシフタ３５２ｉ−１とを接続し、偶数番目のクロススイッチ３４２ｉは、奇数番目のラッチ回路３３２ｉ−１と偶数番目のレベルシフタ３５２ｉとを接続する。
【００３８】
レベルシフタ３５１〜３５ｎは、ラッチ回路３３１〜３３ｎの出力信号レベルと、Ｄ／Ａコンバータ３６１〜３６ｎの入力信号レベルのマッチングのために設けられている。レベルシフタ３５１〜３５ｎは、ラッチ回路３３１〜３３ｎから受け取った表示データを信号レベルを変換しながらＤ／Ａコンバータ３６１〜３６ｎに転送する。
【００３９】
Ｄ／Ａコンバータ３６１〜３６ｎは、ラッチ回路３３１〜３３ｎから送られてくる表示データに対してＤ／Ａ変換を行い、表示データに対応する電圧レベルを有する階調電圧を出力する。各Ｄ／Ａコンバータ３６が表示データを受け取るラッチ回路３３は、クロススイッチ３４に切り換えられることに留意されたい。
【００４０】
奇数番目の奇数番目のＤ／Ａコンバータ３６２ｉ−１は、正の極性を有する階調電圧を出力するように構成され、偶数番目のＤ／Ａコンバータ３６２ｉは、負の極性を有する階調電圧を出力するように構成される。より具体的には、奇数番目のＤ／Ａコンバータ３６２ｉ−１には、（共通電位ＶＣＯＭに対して）正の極性を有する一組の階調電圧Ｖ０＋〜Ｖ６３＋が階調電圧生成回路３９から供給されており、奇数番目のＤ／Ａコンバータ３６２ｉ−１は、階調電圧Ｖ０＋〜Ｖ６３＋のうちから受け取った表示データに対応する階調電圧を選択して出力する。一方、偶数番目のＤ／Ａコンバータ３６２ｉには、負の極性を有する一組の階調電圧Ｖ０−〜Ｖ６３−が階調電圧生成回路３９から供給されており、偶数番目のＤ／Ａコンバータ３６２ｉは、階調電圧Ｖ０−〜Ｖ６３−のうちから受け取った表示データに対応する階調電圧を選択して出力する。
【００４１】
クロススイッチ３７１〜３７ｎは、極性信号ＰＯＬに応答して、Ｄ／Ａコンバータ３６１〜３６ｎと出力アンプ３８１〜３８ｎとの間の接続関係を切り換える。本実施形態では、極性信号ＰＯＬが”Ｈｉｇｈ”レベルであると、奇数番目のクロススイッチ３７２ｉ−１は、奇数番目のＤ／Ａコンバータ３６２ｉ−１と奇数番目の出力アンプ３８２ｉ−１とを接続し、偶数番目のクロススイッチ３７２ｉは、偶数番目のＤ／Ａコンバータ３６２ｉと偶数番目の出力アンプ３８２ｉとを接続する。一方、極性信号ＰＯＬが”Ｌｏｗ”レベルであると、奇数番目のクロススイッチ３７２ｉ−１は、偶数番目のＤ／Ａコンバータ３６２ｉと奇数番目の出力アンプ３８２ｉ−１とを接続し、偶数番目のクロススイッチ３７２ｉは、奇数番目のＤ／Ａコンバータ３６２ｉ−１と偶数番目の出力アンプ３８２ｉとを接続する。
【００４２】
出力アンプ３８１〜３８ｎは、それぞれ、Ｄ／Ａコンバータ３６１〜３６ｎから階調電圧を受け取り、受け取った階調電圧同一の電圧レベルを有するデータ信号を、それぞれ、出力端子ＶＯＵＴ１〜ＶＯＵＴｎを介してデータ線に出力する。本実施形態では、出力アンプ３８１〜３８ｎとしては、Ｒａｉｌ  ｔｏ  Ｒａｉｌ構成を有するボルテッジフォロアが使用される。出力アンプ３８１〜３８ｎのそれぞれは、正の極性を有するデータ信号と負の極性を有するデータ信号の両方を出力することができるように構成されている。隣接する出力アンプ３８２ｉ−１、３８２ｉは、異なる極性のデータ信号を出力する。詳細には、奇数番目の出力アンプ３８２ｉ−１から正の極性のデータ信号を出力し、偶数番目の出力アンプ３８２ｉ−１から負の極性のデータ信号を出力する場合には、極性信号ＰＯＬが”Ｈｉｇｈ”レベルにプルアップされて、（正の極性の階調電圧が供給される）奇数番目のＤ／Ａコンバータ３６２ｉ−１が奇数番目の出力アンプ３８２ｉ−１に接続され、（負の極性の階調電圧が供給される）偶数番目のＤ／Ａコンバータ３６２ｉが偶数番目の出力アンプ３８２ｉに接続される。一方、奇数番目の出力アンプ３８２ｉ−１から負の極性のデータ信号を出力し、偶数番目の出力アンプ３８２ｉ−１から負の極性のデータ信号を出力する場合には、極性信号ＰＯＬが”Ｌｏｗ”レベルにプルダウンされて、奇数番目のＤ／Ａコンバータ３６２ｉ−１の出力が偶数番目の出力アンプ３８２ｉに接続され、（負の極性の階調電圧が供給される）偶数番目のＤ／Ａコンバータ３６２ｉの出力が奇数番目の出力アンプ３８２ｉ−１に接続される。
【００４３】
出力アンプ３８１〜３８ｎは、オフセットキャンセル制御回路４０から供給されるオフセットキャンセル制御信号ＯＣＣに応答してオフセットの極性が反転可能であるように構成されている。即ち、出力アンプ３８１〜３８ｎは、オフセットの極性が反対の２つの状態を取り得るように構成されており、そのオフセットの極性は、オフセットキャンセル制御信号ＯＣＣによって決定される。以下では、一方の状態を「状態Ａ」、他方の状態を「状態Ｂ」と定義し、更に、オフセットキャンセル制御信号ＯＣＣが”Ｈｉｇｈ”レベルのとき、出力アンプ３８１〜３８ｎが「状態Ａ」に設定され、出力アンプ３８１〜３８ｎが「状態Ｂ」に設定されるとして説明が行われる。
【００４４】
図５Ａ、図５Ｂは、出力アンプ３８１〜３８ｎの構成の例を示す回路図である。各出力アンプ３８は、ＰＭＯＳトランジスタＭＰ１〜ＭＰ８と、ＮＭＯＳトランジスタＭＮ１〜ＭＮ８と、スイッチＳＷ１〜ＳＷ３と、キャパシタＣ１、Ｃ２と、定電流源ＣＣＳ１〜ＣＣＳ３とを備えている。ＰＭＯＳトランジスタＭＰ１、ＭＰ２は、入力差動段を構成するＰＭＯＳトランジスタ対であり、ＮＭＯＳトランジスタＭＮ１、ＭＮ２は、入力差動段を構成するＮＭＯＳトランジスタ対である。ＰＭＯＳトランジスタＭＰ５、ＭＰ６は、能動負荷を構成するＰＭＯＳトランジスタ対であり、ＮＭＯＳトランジスタＭＮ５、ＭＮ６は、能動負荷を構成するＮＭＯＳトランジスタ対である。ＰＭＯＳトランジスタＭＰ３、ＭＰ４のゲートには、バイアス電圧ＢＰ２が供給され、ＰＭＯＳトランジスタＭＰ７のゲートには、バイアス電圧ＢＰ１が供給されている。更に、ＮＭＯＳトランジスタＭＮ３、ＭＮ４のゲートには、バイアス電圧ＢＮ２が供給され、ＮＭＯＳトランジスタＭＮ７のゲートには、バイアス電圧ＢＮ１が供給されている。
【００４５】
このような構成の出力アンプ３８では、オフセット電圧の発生は、主として、（１）入力差動段を構成するトランジスタ対（ＰＭＯＳトランジスタＭＰ１、ＭＰ２及びＮＭＯＳトランジスタＭＮ１、ＭＮ２）の閾値電圧のバラツキ、及び（２）能動負荷を構成するトランジスタ対（ＰＭＯＳトランジスタＭＰ５、ＭＰ６及びＮＭＯＳトランジスタＭＮ５、ＭＮ６）の閾値電圧のバラツキに起因する。
【００４６】
図５Ａ、図５Ｂの出力アンプ３８は、スイッチＳＷ１〜ＳＷ３によって入力差動段及び能動負荷を構成するトランジスタ対の接続関係を切り換えることにより、オフセット電圧の極性を反転させることができる。オフセット電圧の極性の反転は、スイッチＳＷ１〜ＳＷ３をオフセットキャンセル制御信号ＯＣＣに応答して動作させることによって行われる。スイッチＳＷ１〜ＳＷ３は、全て連動して動作することに留意されたい。図５Ａには、オフセットキャンセル制御信号ＯＣＣが”Ｈｉｇｈ”レベルである場合のスイッチＳＷ１〜ＳＷ３における接続関係が図示され、図５Ｂには、オフセットキャンセル制御信号ＯＣＣが”Ｌｏｗ”レベルである場合の、スイッチＳＷ１〜ＳＷ３における接続関係が図示されている。
【００４７】
図５Ａを参照して、オフセットキャンセル制御信号ＯＣＣが”Ｈｉｇｈ”レベルである場合、スイッチＳＷ１〜ＳＷ３は、下記のように動作する：スイッチＳＷ１は、入力端子ＩＮ＋をＰＭＯＳトランジスタＭＰ１及びＮＭＯＳトランジスタＭＮ１のゲートに接続し、出力端子ＶＯＵＴｋをＰＭＯＳトランジスタＭＮ２及びＮＭＯＳトランジスタＭＮ２のゲートに接続する。スイッチＳＷ２は、ＰＭＯＳトランジスタＭＰ５のドレインをＰＭＯＳトランジスタＭＰ３のソースに接続し、ＰＭＯＳトランジスタＭＰ６のドレインをＰＭＯＳトランジスタＭＰ４のソースに接続する。更にスイッチＳＷ３は、ＮＭＯＳトランジスタＭＮ５のドレインをＮＭＯＳトランジスタＭＮ３のソースに接続し、ＮＭＯＳトランジスタＭＮ６のドレインをＮＭＯＳトランジスタＭＮ４のソースに接続する。
【００４８】
一方、図５Ｂを参照して、オフセットキャンセル制御信号ＯＣＣが”Ｌｏｗ”レベルである場合、スイッチＳＷ１〜ＳＷ３は、下記のように動作する：スイッチＳＷ１は、入力端子ＩＮ＋をＰＭＯＳトランジスタＭＰ２及びＮＭＯＳトランジスタＭＮ２のゲートに接続し、出力端子ＶＯＵＴｋをＰＭＯＳトランジスタＭＮ１及びＮＭＯＳトランジスタＭＮ１のゲートに接続する。スイッチＳＷ２は、ＰＭＯＳトランジスタＭＰ５のドレインをＰＭＯＳトランジスタＭＰ４のソースに接続し、ＰＭＯＳトランジスタＭＰ６のドレインをＰＭＯＳトランジスタＭＰ３のソースに接続する。更にスイッチＳＷ３は、ＮＭＯＳトランジスタＭＮ５のドレインをＮＭＯＳトランジスタＭＮ４のソースに接続し、ＮＭＯＳトランジスタＭＮ６のドレインをＮＭＯＳトランジスタＭＮ３のソースに接続する。
【００４９】
このような動作により、出力アンプ３８は、オフセットキャンセル制御信号ＯＣＣに応じて下記のような出力電圧ＶＯを出力する。
ＶＯ＝ＶＩＮ±ＶＯＳ，
ここで、ＶＩＮは、出力アンプ３８に入力される階調電圧であり、ＶＯＳは、オフセット電圧である。複号「±」は、オフセットキャンセル制御信号ＯＣＣが”Ｈｉｇｈ”レベルであるか、”Ｌｏｗ”レベルに依存してオフセット電圧の極性が切り換えられることを示している。加えて、出力アンプ３８の入力に供給される階調電圧ＶＩＮは、正の極性を有する場合と、負の極性を有する場合があるから、結果として、各出力アンプ３８は、図１に示されているような４種類のデータ信号を出力することになる。
【００５０】
図４に戻り、階調電圧生成回路３９は、階調電源５から階調電源電圧ＶＳＴＤ１〜ＶＳＴＤ９を受け取って正の極性の階調電圧Ｖ０＋〜Ｖ６３＋と負の極性の階調電圧Ｖ０−〜Ｖ６３−を生成する。上述のように、正の極性の階調電圧Ｖ０＋〜Ｖ６３＋は、奇数番目のＤ／Ａコンバータ３６２ｉ−１に供給され、負の極性の階調電圧Ｖ０−〜Ｖ６３−は、偶数番目のＤ／Ａコンバータ３６２ｉに供給される。
【００５１】
オフセットキャンセル制御回路４０は、オフセットキャンセル制御信号ＯＣＣを生成して各出力アンプ３８のそれぞれに供給する。オフセットキャンセル制御回路４０には、オフセットキャンセルイネーブル信号ＯＦＳＴＯＰと、パターン選択信号ＰＳＥＬと、ゲートスタートパルス信号ＧＳＰと、ストローブ信号ＳＴＢとが供給されており、オフセットキャンセル制御回路４０は、これらの信号からオフセットキャンセル制御信号ＯＣＣを生成する。
【００５２】
オフセットキャンセルイネーブル信号ＯＦＳＴＯＰは、オフセット電圧の極性を反転する制御を行うことを禁止する信号である。オフセット電圧の極性を反転する制御は、オフセットキャンセルイネーブル信号ＯＦＳＴＯＰが”Ｌｏｗ”レベルである場合にのみ行われる。オフセットキャンセルイネーブル信号ＯＦＳＴＯＰが”Ｈｉｇｈ”レベルの場合には、オフセットキャンセル制御信号ＯＣＣは固定され、オフセット電圧の極性は反転されない。
【００５３】
ゲートスタートパルス信号ＧＳＰが各フレーム期間の開始を指示することを利用して、ゲートスタートパルス信号ＧＳＰは、所定数のフレーム期間毎にオフセットキャンセル制御信号ＯＣＣを反転させる、言い換えればオフセット電圧の極性を反転させるために使用される。上述のように、ゲートスタートパルス信号ＧＳＰの活性化は、各フレーム期間が開始されたことを示していることに留意されたい。本実施形態では、ゲートスタートパルス信号ＧＳＰを１／４分周した信号を生成し、その１／４分周した信号からオフセットキャンセル制御信号ＯＣＣを生成する。これにより、２フレーム期間毎にオフセットキャンセル制御信号ＯＣＣが反転される。
【００５４】
同様に、ストローブ信号ＳＴＢが各水平期間の開始を指示することを利用して、ストローブ信号ＳＴＢは、所望の水平期間毎にオフセットキャンセル制御信号ＯＣＣを反転させる、言い換えればオフセット電圧の極性を反転させるために使用される。上述のように、ストローブ信号ＳＴＢの活性化は、各水平期間が開始されたことを示していることに留意されたい。本実施形態では、ストローブ信号ＳＴＢ信号を１／２分周した信号、及び１／４分周した信号が生成され、その１／２分周した信号又は１／４分周した信号のいずれか一方からオフセットキャンセル制御信号ＯＣＣが生成される。これにより、（オフセットキャンセルイネーブル信号ＯＦＳＴＯＰが”Ｌｏｗ”レベルである場合に）１水平期間毎、又は２水平期間毎にオフセットキャンセル制御信号ＯＣＣが反転される。
【００５５】
パターン選択信号ＰＳＥＬは、オフセット電圧の極性を反転させる周期を指定する信号である。オフセット電圧の極性を２水平期間毎に反転させる場合、パターン選択信号ＰＳＥＬが”Ｌｏｗ”に設定される。オフセットキャンセル制御回路４０は、パターン選択信号ＰＳＥＬが” Ｌｏｗ”に設定されたことに応答してオフセットキャンセル制御信号ＯＣＣを２水平期間毎に反転させる。一方、オフセット電圧の極性を１水平期間毎に反転させる場合、パターン選択信号ＰＳＥＬが”Ｈｉｇｈ”に設定される。オフセットキャンセル制御回路４０は、パターン選択信号ＰＳＥＬが”Ｈｉｇｈ”に設定されたことに応答してオフセットキャンセル制御信号ＯＣＣを１水平期間毎に反転させる。
【００５６】
図６は、オフセットキャンセル制御回路４０の構成の例を示す回路図である。オフセットキャンセル制御回路４０は、インバータ４１、４２、４５、４８、５２、５３、５６、５７、５８と、１／２分周回路４３、４４、４９、５０と、スイッチ４６、５１と、ＮＡＮＤゲート４７、５５と、ＮＯＲゲート５４とを備えている。本実施形態では、１／２分周回路４３、４４、４９、５０がフリップフロップによって構成されている。図６において、符号「ＰＯＲ」は、パワーオンリセット信号を表しており、ソースドライバ３にパワーオンリセットがかかると、パワーオンリセット信号ＰＯＲは”Ｈｉｇｈ”レベルにプルアップされる。
【００５７】
１／２分周回路４３、４４は、ゲートスタートパルス信号ＧＳＰを分周するために使用される。以下では、１／２分周回路４３の出力信号が１／２分周ゲートスタートパルス信号ＨＧＳＰと記載され、１／２分周回路４３の出力信号が１／４分周ゲートスタートパルス信号ＱＧＳＰと記載されることがある。ここで、１／２分周ゲートスタートパルス信号ＨＧＳＰは、ゲートスタートパルス信号ＧＳＰを１／２分周した信号であり、１／４分周ゲートスタートパルス信号ＱＧＳＰは、ゲートスタートパルス信号ＧＳＰを１／４分周した信号である。
【００５８】
一方、１／２分周回路４９、５０は、ストローブ信号ＳＴＢを分周するために使用される。以下では、１／２分周回路４９の出力信号が１／２分周ストローブ信号ＨＳＴＢと記載され、１／２分周回路４３の出力信号が１／４分周ストローブ信号ＱＳＴＢと記載されることがある。ここで、１／２分周ストローブ信号ＨＳＴＢは、ストローブ信号ＳＴＢを１／２分周した信号であり、１／４分周ストローブ信号ＱＳＴＢは、ストローブ信号ＳＴＢを１／４分周した信号である。
【００５９】
スイッチ５１は、１／２分周ストローブ信号ＨＳＴＢと１／４分周ストローブ信号ＱＳＴＢのいずれをオフセットキャンセル制御信号ＯＣＣの生成に使用するかを選択する機能を有する。スイッチ５１は、パターン選択信号ＰＳＥＬが”Ｌｏｗ”レベルであるとき、１／４分周ストローブ信号ＱＳＴＢを選択し、パターン選択信号ＰＳＥＬが”Ｈｉｇｈ”レベルであるとき、１／２分周ストローブ信号ＨＳＴＢを選択する。スイッチ５１によって選択された信号は、直列に接続されたインバータ５２、５３に供給される。
【００６０】
スイッチ４６は、インバータ５２、５３の出力信号に応答して、オフセットキャンセル制御信号ＯＣＣを反転させる役割を有する。詳細には、スイッチ４６は、インバータ５２の出力信号が”Ｈｉｇｈ”レベルであるときには、インバータ４５の出力信号（即ち、１／４分周ストローブ信号ＱＳＴＢの反転信号）をオフセットキャンセル制御信号ＯＣＣとして選択する。一方、インバータ５３の出力信号が”Ｈｉｇｈ”レベルであるときには、スイッチ４６は、１／４分周ストローブ信号ＱＳＴＢをオフセットキャンセル制御信号ＯＣＣとして選択する。インバータ５２、５３の出力信号は、１／４分周ストローブ信号ＱＳＴＢ、又は１／２分周ストローブ信号ＨＳＴＢに同期して反転されるから、結果として、オフセットキャンセル制御信号ＯＣＣは、１／４分周ストローブ信号ＱＳＴＢ、又は１／２分周ストローブ信号ＨＳＴＢに同期して反転されることになる。
【００６１】
図６のオフセットキャンセル制御回路４０の動作は、概略的には下記のとおりである。
オフセットキャンセルイネーブル信号ＯＦＳＴＯＰが”Ｈｉｇｈ”レベルであると、１／２分周回路４３、４４、４９、５０を構成するフリップフロップのリセット端子は、”Ｌｏｗ”レベルに設定され、これにより、１／２分周回路４３、４４、４９、５０はリセット状態に維持される。従って、オフセットキャンセルイネーブル信号ＯＦＳＴＯＰが”Ｈｉｇｈ”レベルであると、オフセットキャンセル制御信号ＯＣＣは固定される。
【００６２】
オフセットキャンセルイネーブル信号ＯＦＳＴＯＰが”Ｌｏｗ”レベルであると、１／４分周ゲートスタートパルス信号ＱＧＳＰが２フレーム期間毎に反転され、１／４分周ストローブ信号ＱＳＴＢが２水平期間毎に反転され、１／２分周ストローブ信号ＨＳＴＢが１水平期間毎に反転される。パターン選択信号ＰＳＥＬが”Ｌｏｗ”レベルである場合、１／４分周ストローブ信号ＱＳＴＢが選択されるため、結果として、オフセットキャンセル制御信号ＯＣＣは、２フレーム期間毎に、且つ、２水平期間毎に反転されることになる。一方、パターン選択信号ＰＳＥＬが”Ｈｉｇｈ”レベルであるとき、１／２分周ストローブ信号ＨＳＴＢが選択され、結果として、オフセットキャンセル制御信号ＯＣＣは、２フレーム期間毎に、且つ、１水平期間毎に反転されることになる。
【００６３】
一実施形態では、オフセットキャンセル制御回路４０を制御するパターン選択信号ＰＳＥＬは、ソースドライバ３の外部から供給される。パターン選択信号ＰＳＥＬは、ＬＣＤコントローラ２から供給されることが可能である。その代わりに、ソースドライバ３にパターン選択信号ＰＳＥＬを供給するためのボンディングパッドが設けられ、そのボンディングパッドが、オフセットキャンセル制御信号ＯＣＣを反転させる周期に応じて外部配線によって”Ｈｉｇｈ”レベル又は”Ｌｏｗ”レベルに固定されてもよい。他の実施形態では、ＬＣＤコントローラ２からソースドライバ３にパターン選択信号ＰＳＥＬの値を指定する制御データが与えられ、ソースドライバ３に用意されたレジスタに、その制御データが格納されてもよい。この場合、パターン選択信号ＰＳＥＬは、該レジスタに格納された制御データから生成される。
【００６４】
続いて、本実施形態のソースドライバ３の動作について説明する。
本実施形態のソースドライバ３によってＬＣＤパネル１を駆動する場合、ソースドライバ３には、パターン選択信号ＰＳＥＬによって、オフセットキャンセル制御信号ＯＣＣを反転する周期（即ち、出力アンプ３８のオフセット電圧の極性を反転する周期）が設定される。パターン選択信号ＰＳＥＬの値、即ち、出力アンプ３８のオフセット電圧の極性を反転する周期は、データ信号の極性が反転される周期に応じて決定される。
【００６５】
より具体的には、ＬＣＤパネル１を１Ｈ反転駆動で駆動する場合、パターン選択信号ＰＳＥＬが”Ｌｏｗ”レベルに設定される。パターン選択信号ＰＳＥＬが”Ｌｏｗ”レベルに設定されることに応答して、オフセットキャンセル制御回路４０は、オフセットキャンセル制御信号ＯＣＣを２水平ライン毎に反転する、言い換えれば、出力アンプ３８のオフセット電圧の極性を２水平ライン毎に反転する。以下では、パターン選択信号ＰＳＥＬが”Ｌｏｗ”レベルに設定される場合のオフセットキャンセル制御回路４０の動作を、図７を参照しながら詳細に説明する。図７の動作では、オフセットキャンセルイネーブル信号ＯＦＳＴＯＰが”Ｌｏｗ”レベルに設定されることに留意されたい。
【００６６】
図７に示されているように、ゲートスタートパルス信号ＧＳＰは、各フレーム期間の先頭で活性化される。従って、１／４分周ゲートスタートパルス信号ＱＧＳＰは、２フレーム期間毎に（即ち、４フレーム期間を１周期として）反転される。一方、ストローブ信号ＳＴＢは、各水平期間の先頭で活性化される。従って、１／４分周ストローブ信号ＱＳＴＢは、２水平期間毎に（即ち、４水平期間を１周期として）反転され、１／２分周ストローブ信号ＨＳＴＢは、１水平期間毎に（即ち、２水平期間を１周期として）反転される。
【００６７】
パターン選択信号ＰＳＥＬが”Ｌｏｗ”レベルであることに応答して、１／４分周ストローブ信号ＱＳＴＢがスイッチ５１によって選択され、１／４分周ゲートスタートパルス信号ＱＧＳＰ及び１／４分周ストローブ信号ＱＳＴＢがオフセットキャンセル制御信号ＯＣＣの生成に使用される。１／４分周ゲートスタートパルス信号ＱＧＳＰが２フレーム期間毎に反転され、更に、１／４分周ストローブ信号ＱＳＴＢが２水平期間毎に反転されるから、結果として、オフセットキャンセル制御信号ＯＣＣは、２フレーム期間毎に、且つ、２水平期間毎に反転される。より具体的には、オフセットキャンセル制御信号ＯＣＣの信号レベルは、下記のように制御される：第１フレーム期間、第２フレーム期間においては、オフセットキャンセル制御信号ＯＣＣは、第（４ｉ−３）、第（４ｉ−２）水平ラインでは”Ｈｉｇｈ”レベルであり、第（４ｉ−１）、第（４ｉ）水平ラインでは”Ｌｏｗ”レベルである。一方、第３フレーム期間、第４フレーム期間においては、オフセットキャンセル制御信号ＯＣＣは、第（４ｉ−３）、第（４ｉ−２）水平ラインでは”Ｌｏｗ”レベルであり、第（４ｉ−１）、第（４ｉ）水平ラインでは”Ｈｉｇｈ”レベルである。これにより、出力アンプ３８のオフセット電圧の極性も、２フレーム期間毎に、且つ、２水平期間毎に反転される。
【００６８】
図８Ａは、ＬＣＤパネル１を１Ｈ反転駆動で駆動する場合の、各画素１３に供給されるデータ信号の種類を示す図である。図２Ａ、図２Ｂと同様に、図８Ａにおいて、記号「↑Ａ」、「↓Ａ」、「↑Ｂ」、「↓Ｂ」は、それぞれ下記のような意味で使用されている：
「↑Ａ」：状態「Ａ」である出力アンプ３８から極性が正であるデータ信号が供給された画素（即ち、「種類１」のデータ信号が供給される画素）
「↓Ａ」：状態「Ａ」である出力アンプ３８から極性が負であるデータ信号が供給された画素（即ち、「種類２」のデータ信号が供給される画素）
「↑Ｂ」：状態「Ｂ」である出力アンプ３８から極性が正であるデータ信号が供給された画素（即ち、「種類３」のデータ信号が供給される画素）
「↓Ｂ」：状態「Ｂ」である出力アンプ３８から極性が負であるデータ信号が供給された画素（即ち、「種類４」のデータ信号が供給される画素）
【００６９】
図８Ａに示されているように、１Ｈ反転駆動が行われる場合には、各フレーム期間内において、データ信号の極性が１水平ライン毎に反転される一方で、出力アンプ３８の状態（即ち、オフセット電圧の極性）は、２水平ライン毎に切り換えられる。このような動作によれば、一の画素の列に、上記の４種類のデータ信号が現れ、４種類のデータ信号が空間的に均等に供給され、画質を有効に向上させることができる。例えば、第１フレーム期間においては、最も左の列の各画素に供給されているデータ信号の種類は、順に、「↑Ａ」、「↓Ａ」、「↑Ｂ」、「↓Ｂ」であり、４種類のデータ信号が最も左の画素の列に現れている。、他のフレーム期間、他の画素の列においても同様に、４種類のデータ信号が表れていることは容易に理解されよう。なお、図８Ａの動作では、水平方向についてはデータ信号の極性が１画素毎に（即ち、２画素を周期として）反転され、したがって、ドット反転駆動が行われていることに留意されたい。加えて、データ信号の極性は、１フレーム期間毎に反転され、オフセット電圧の極性は、２フレーム期間毎に反転されることに留意されたい。
【００７０】
一方、ＬＣＤパネル１を２Ｈ反転駆動で駆動する場合、パターン選択信号ＰＳＥＬが”Ｈｉｇｈ”レベルに設定される。パターン選択信号ＰＳＥＬが”Ｈｉｇｈ”レベルに設定されることに応答して、オフセットキャンセル制御回路４０は、オフセットキャンセル制御信号ＯＣＣを１水平ライン毎に反転する、言い換えれば、出力アンプ３８のオフセット電圧の極性を１水平ライン毎に反転する。
【００７１】
詳細には、図７に示されているように、パターン選択信号ＰＳＥＬが”Ｈｉｇｈ”レベルであることに応答して、１／２分周ストローブ信号ＨＳＴＢがスイッチ５１によって選択され、１／４分周ゲートスタートパルス信号ＱＧＳＰ及び１／２分周ストローブ信号ＨＳＴＢがオフセットキャンセル制御信号ＯＣＣの生成に使用される。１／４分周ゲートスタートパルス信号ＱＧＳＰが２フレーム期間毎に反転され、更に、１／２分周ストローブ信号ＨＳＴＢが１水平期間毎に反転されるから、結果として、オフセットキャンセル制御信号ＯＣＣは、２フレーム期間毎に、且つ、１水平期間毎に反転される。より具体的には、オフセットキャンセル制御信号ＯＣＣの信号レベルは、下記のように制御される：第１フレーム期間、第２フレーム期間においては、オフセットキャンセル制御信号ＯＣＣは、第（４ｉ−３）、第（４ｉ−１）水平ラインでは”Ｈｉｇｈ”レベルであり、第（４ｉ−２）、第（４ｉ）水平ラインでは”Ｌｏｗ”レベルである。一方、第３フレーム期間、第４フレーム期間においては、オフセットキャンセル制御信号ＯＣＣは、第（４ｉ−３）、第（４ｉ−１）水平ラインでは”Ｌｏｗ”レベルであり、第（４ｉ−２）、第（４ｉ）水平ラインでは”Ｈｉｇｈ”レベルである。これにより、出力アンプ３８のオフセット電圧の極性も、２フレーム期間毎に、且つ、１水平期間毎に反転される。
【００７２】
図８Ｂは、ＬＣＤパネル１を１Ｈ反転駆動で駆動する場合の、各画素１３に供給されるデータ信号の種類を示す図である。図８Ｂにおいても、記号「↑Ａ」、「↓Ａ」、「↑Ｂ」、「↓Ｂ」は、図２Ａ、図２Ｂ、図８Ａと同様の意味で用いられていることに留意されたい。
【００７３】
図８Ｂに示されているように、２Ｈ反転駆動が行われる場合には、各フレーム期間内において、データ信号の極性が２水平ライン毎に反転され、且つ、出力アンプ３８の状態（即ち、オフセット電圧の極性）は、１水平ライン毎に切り換えられる。このような動作によれば、一の画素の列に、上記の４種類のデータ信号が現れ、４種類のデータ信号が空間的に均等に供給され、画質を有効に向上させることができる。例えば、第１フレーム期間においては、最も左の列の各画素に供給されているデータ信号の種類は、順に、「↑Ａ」、「↑Ｂ」、「↓Ａ」、「↓Ｂ」であり、４種類のデータ信号が最も左の画素の列に現れている。他のフレーム期間、他の画素の列においても同様に、４種類のデータ信号が表れていることは容易に理解されよう。なお、図８Ｂの動作では、図８Ａと同様に、水平方向についてはデータ信号の極性が１画素毎に（即ち、２画素を周期として）反転され、したがって、ドット反転駆動が行われていることに留意されたい。加えて、データ信号の極性は、１フレーム期間毎に反転され、オフセット電圧の極性は、２フレーム期間毎に反転されることに留意されたい。
【００７４】
このように、本実施形態では、パターン選択信号ＰＳＥＬによってオフセット電圧の極性が反転される空間的周期を最適に選択することにより、１Ｈ反転駆動と２Ｈ反転駆動のいずれが行われる場合にも、一の画素の列に上記の４種類のデータ信号が現れる。これにより、４種類のデータ信号が空間的に均等に供給され、画質を有効に向上させることができる。
【００７５】
上述の実施形態では、パターン選択信号ＰＳＥＬ（又はその値）が外部から供給されているが、パターン選択信号ＰＳＥＬは、極性信号ＰＯＬに応じてソースドライバ３の内部で自動的に生成することが可能である。極性信号ＰＯＬは、データ信号の極性を指定する信号であるから、極性信号ＰＯＬが反転される周期を調べることにより、１Ｈ反転駆動と２Ｈ反転駆動のいずれが行われるのかを検出することができる。
【００７６】
図９は、１Ｈ反転駆動と２Ｈ反転駆動のいずれが行われるのかを判定し、その結果に応じてパターン選択信号ＰＳＥＬを生成する判定回路の構成の例を示す回路図である。図９の回路は、Ｄフリップフロップ６１、６２、６４と、ＸＮＯＲゲート６３と、ＯＲゲート６５とを備えている。図９の回路では、Ｄフリップフロップ６１、６２、６４のクロック端子にストローブ信号ＳＴＢが供給され、Ｄフリップフロップ６１、６２、６４が、各水平期間の先頭において、セットされ、又はリセットされる。加えて、Ｄフリップフロップ６１、６２、６４のリセット端子にはゲートスタートパルス信号が供給され、Ｄフリップフロップ６１、６２、６４は、各フレーム期間が開始されるとリセットされる。
【００７７】
図９の回路では、先の水平期間における極性信号ＰＯＬの信号レベルと、現在の水平期間における極性信号ＰＯＬの信号レベルが、ＸＮＯＲゲート６３によって比較される。先の水平期間及び現在の水平期間における極性信号ＰＯＬの信号レベルが一致すると、ＸＮＯＲゲート６３の出力が”Ｈｉｇｈ”レベルになる。ＯＲゲート６５の第１入力は、ＸＮＯＲゲート６３の出力に直接に接続される一方、第２入力はＤフリップフロップ６４を介してＸＮＯＲゲート６３の出力に接続されているから、極性信号ＰＯＬの信号レベルが一致する毎に、ＯＲゲート６５の出力は、２水平期間の間、”Ｈｉｇｈ”レベルになる。２Ｈ反転駆動では、先の水平期間及び現在の水平期間における極性信号ＰＯＬの信号レベルは、２水平期間毎に一致するから、結果として、２Ｈ反転駆動が行われる場合には、ＯＲゲート６５の出力が”Ｈｉｇｈ”レベルに維持される。一方、１Ｈ反転駆動が行われる場合には、先の水平期間及び現在の水平期間における極性信号ＰＯＬの信号レベルは必ず相違するから、ＸＮＯＲゲート６３の出力は”Ｌｏｗ”レベルに維持され、ＯＲゲート６５の出力も”Ｌｏｗ”レベルに維持される。このように、図９の回路では、ＯＲゲート６５の出力信号は、１Ｈ反転駆動及び２Ｈ反転駆動のいずれが行われるかを示しており、よって、パターン選択信号ＰＳＥＬとして使用することができる。
【００７８】
また、図４に示されたソースドライバ３の構成では、Ｄ／Ａコンバータ３６と出力アンプ３８の間にクロススイッチ３７が介設され、また、出力アンプ３８が各出力端子ＶＯＵＴｋに直接に接続されているが、図１０に示されているように、Ｄ／Ａコンバータ３６１〜３６ｎの出力にそれぞれ出力アンプ３８Ａ１〜３８Ａｎが直接に接続され、出力アンプ３８Ａ１〜３８Ａｎと出力端子ＶＯＵＴ１〜ＶＯＵＴｋの間にクロススイッチ３７Ａ１〜３７Ａｎが介設される構成も可能である。この場合、奇数番目の出力アンプ３８Ａ２ｉ−１として正の極性のデータ信号のみを生成するような構成のボルテッジフォロアが使用され、偶数番目の出力アンプ３８Ａ２ｉとして、負の極性のデータ信号のみを生成するような構成のボルテッジフォロアが使用される。この場合も、出力アンプ３８Ａ１〜３８Ａｎのオフセット電圧の極性が、オフセットキャンセル制御信号ＯＣＣに応答して反転される。
【００７９】
（第２の実施形態）
図１１は、本発明の第２の実施の形態の液晶表示装置の、ソースドライバ３の構成を示すブロック図である。本実施形態では、階調電圧生成回路３９において階調電圧Ｖ０＋−Ｖ６３＋、Ｖ０−−Ｖ６３−の生成に使用されるアンプ（γアンプ）のオフセット電圧の極性が反転される。このような動作を行うために、オフセットキャンセル制御信号ＯＣＣが出力アンプ３８の代わりに階調電圧生成回路３９に供給されている。
【００８０】
図１２は、階調電圧生成回路３９の構成を示す回路図である。階調電圧生成回路３９は、γアンプ７１１〜７１９と、抵抗ラダー７２とを備えている。γアンプ７１１〜７１９は、それぞれ、階調電源電圧ＶＳＴＤ１〜ＶＳＴＤ９を階調電源５から受け取ってバイアス電圧ＶＢＩＡＳ１〜ＶＢＩＡＳ９を生成する。γアンプ７１１〜７１９としては、ボルテッジフォロアが使用され、従って、バイアス電圧ＶＢＩＡＳ１〜ＶＢＩＡＳ９は、それぞれ、（オフセット電圧を除けば）階調電源電圧ＶＳＴＤ１〜ＶＳＴＤ９と同一の電圧レベルを有している。γアンプ７１１〜７１９の出力は、抵抗ラダー７２の各入力タップに接続されている。抵抗ラダー７２は、γアンプ７１１〜７１９から出力されるバイアス電圧ＶＢＩＡＳ１〜ＶＢＩＡＳ９を抵抗分割することにより、各出力タップから階調電圧Ｖ０＋−Ｖ６３＋、Ｖ０−−Ｖ６３−を出力する。
【００８１】
第１の実施形態の出力アンプ３８と同様に、γアンプ７１１〜７１９は、オフセットキャンセル制御信号ＯＣＣに応答してオフセット電圧の極性を反転させることができるように構成されている。図５Ａに示されている構成のアンプがγアンプ７１１〜７１９として使用されることが可能である。
【００８２】
第２の実施形態におけるソースドライバ３の動作は、出力アンプ３８ではなく、γアンプ７１１〜７１９のオフセット電圧の極性が反転させる点を除けば、第１の実施形態と同一である。第２の実施形態でも、オフセットキャンセル制御信号ＯＣＣが、パターン選択信号ＰＳＥＬに応答して生成されるため、オフセットキャンセル制御信号ＯＣＣをデータ信号が反転される周期に応じた適切な周期で反転することが可能である。具体的には、オフセットキャンセル制御信号ＯＣＣは、１Ｈ反転駆動が行われる場合には各フレーム期間内において２水平ライン毎に反転され、２Ｈ反転駆動が行われる場合には各フレーム期間内において１水平ライン毎に反転される。従って、γアンプ７１のオフセット電圧の極性は、データ信号の極性が反転される周期に応じた適切な周期で反転される。このような動作によれば、γアンプ７１１〜７１９のオフセット電圧による階調電圧Ｖ０＋−Ｖ６３＋、Ｖ０−−Ｖ６３−の所望値からのずれを空間的に平均化させ、画質を有効に向上させることができる。
【００８３】
なお、本実施形態では、出力アンプ３８の代わりにγアンプ７１のオフセット電圧の極性のみが反転されているが、オフセットキャンセル制御信号ＯＣＣが出力アンプ３８とγアンプ７１との両方に供給されることにより、出力アンプ３８とγアンプ７１の両方のオフセット電圧の極性が反転されることも可能である。
【図面の簡単な説明】
【００８４】
【図１】図１は、アンプの４つの状態を説明する図である。
【図２Ａ】図２Ａは、アンプのオフセット電圧の極性が２水平期間に固定されているときに１Ｈ反転駆動が行われた場合における、各画素に供給されるデータ信号の種類を示す表である。
【図２Ｂ】図２Ｂは、アンプのオフセット電圧の極性が２水平期間に固定されているときに１Ｈ反転駆動が行われた場合における、各画素に供給されるデータ信号の種類を示す表である。
【図３】図３は、本発明の第１の実施形態における液晶表示装置の構成を示すブロック図である。
【図４】図４は、第１の実施形態におけるソースドライバの構成を示すブロック図である。
【図５Ａ】図５Ａは、第１の実施形態における出力アンプの構成の例を示す回路図であり、出力アンプが「状態Ａ」に設定されたときにおける回路素子の接続関係を示している。
【図５Ｂ】図５Ｂは、第１の実施形態における出力アンプの構成の例を示す回路図であり、出力アンプが「状態Ｂ」に設定されたときにおける回路素子の接続関係を示している。
【図６】図６は、第１の実施形態におけるオフセットキャンセル制御回路の構成の例を示す回路図である。
【図７】図７は、第１の実施形態におけるオフセットキャンセル制御回路の動作を示すタイミングチャートである。
【図８Ａ】図８Ａは、オフセットキャンセル制御信号が図７のように生成され、且つ、１Ｈ反転駆動が行われる場合の、各画素に供給されるデータ信号の種類を示す図である。
【図８Ｂ】図８Ｂは、それぞれ、オフセットキャンセル制御信号が図７のように生成され、且つ、２Ｈ反転駆動が行われる場合の、各画素に供給されるデータ信号の種類を示す図である。
【図９】図９は、パターン選択信号を自動的に生成する判定回路の構成の例を示す回路図である。
【図１０】図１０は、第１の実施形態における、ソースドライバの他の構成を示すブロック図である。
【図１１】図１１は、第２の実施形態におけるソースドライバの構成を示すブロック図である。
【図１２】図１２は、第２の実施形態のソースドライバの搭載される階調電圧生成回路の構成を示すブロック図である。
【符号の説明】
【００８５】
１：ＬＣＤパネル
２：ＬＣＤコントローラ
３、３ｋ：ソースドライバ
４：ゲートドライバ
５：階調電源
１０：液晶表示装置
１１：データ線
１２、１２ｉ：ゲート線
１３：画素
３１：シフトレジスタ
３２：レジスタ
３３：ラッチ回路
３４：クロススイッチ
３５：レベルシフタ
３６：Ｄ／Ａコンバータ
３７、３７Ａ：クロススイッチ
３８、３８Ａ：出力アンプ
３９：階調電圧生成回路
４０：オフセットキャンセル制御回路
４１、４２、４５、４８、５２、５３、５６、５７、５８：インバータ
４３、４４、４９、５０：１／２分周回路
４６、５１：スイッチ
４７、５５：ＮＡＮＤゲート
５４：ＮＯＲゲート
６１、６２、６４：Ｄフリップフロップ
６３：ＸＮＯＲゲート
６５：ＯＲゲート
ＳＴＢ：ストローブ信号
ＨＳＴＢ：１／２分周ストローブ信号
ＱＳＴＢ：１／４分周ストローブ信号
ＧＳＰ：ゲートスタートパルス信号
ＨＧＳＰ：１／２分周ゲートスタートパルス信号
ＱＧＳＰ：１／４分周ゲートスタートパルス信号
ＰＳＥＬ：パターン選択信号
ＯＣＣ：オフセットキャンセル制御信号
ＰＯＬ：極性信号
ＯＦＳＴＯＰ：オフセットキャンセルイネーブル信号
ＳＷ１、ＳＷ２、ＳＷ３：スイッチ
【図１】
2008185915.tif 000003
【図２Ａ】
2008185915.tif 000004
【図２Ｂ】
2008185915.tif 000005
【図３】
2008185915.tif 000006
【図４】
2008185915.tif 000007
【図５Ａ】
2008185915.tif 000008
【図５Ｂ】
2008185915.tif 000009
【図６】
2008185915.tif 000010
【図７】
2008185915.tif 000011
【図８Ａ】
2008185915.tif 000012
【図８Ｂ】
2008185915.tif 000013
【図９】
2008185915.tif 000014
【図１０】
2008185915.tif 000015
【図１１】
2008185915.tif 000016
【図１２】
2008185915.tif 000017