(57)【要約】【課題】Ｉｎを含んだ活性層よりも後に成長させる上層が複数になっても適用でき、上層の成長温度と成長時間等の条件を規定することで、活性層が黒色化するのを防止することができる半導体発光素子の製造方法を提供する。【解決手段】Ｉｎを含んだ活性層を有する半導体発光素子を製造する場合、活性層成長後に行われる成長工程及び熱処理工程の工程数をＮ、これら各工程における形成温度をＴＮ、形成時間をｔＮとすると、  １  ≦−１／ｌｎ（４．５×１０−２２／ΣｔＮｅｘｐ（１−（５．１２４２×１０４／ＴＮ）））の条件を満たすように各工程の処理を行う。【選択図】        図１
2008047774.tif 000002
【特許請求の範囲】
【請求項１】
Ｉｎを含んだ活性層を有する半導体発光素子の製造方法であって、
前記活性層成長後に行われる成長工程及び熱処理工程の工程数をＮ、これら各工程における形成温度をＴＮ、形成時間をｔＮとすると、
１  ≦−１／ｌｎ（４．５×１０−２２／ΣｔＮｅｘｐ（１−（５．１２４２×１０４／ＴＮ）））
の条件を満たすことを特徴とする半導体発光素子の製造方法。
【請求項２】
前記活性層のＩｎ組成比率は１５％以上であることを特徴とする請求項１に記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、活性層にＩｎを含む半導体発光素子の製造方法に関する。
【背景技術】
【０００２】
半導体レーザやＬＥＤ等の半導体発光素子の材料には、様々なものが使用されている。その中で、活性層（発光層）に、Ｉｎを用いた半導体発光素子が開発されている。特に、窒化物半導体による青色発光素子では、活性層にＩｎＧａＮを用いている。
【０００３】
上記、半導発光素子の結晶成長方法としては、ハイドライド気相成長方法（ＨＣＶＤ）や有機金属化学気相成長方法（ＭＯＣＶＤ）が用いられている。これらの方法を用いて結晶成長を行う場合には、通常、成長用基板上にｎ型コンタクト層やｎ型クラッド層等を積層した後、発光層となる活性層を成長させ、その後ｐ型クラッド層やｐ型コンタクト層を積層し、最後に電極を形成している。
【０００４】
例えば、ＩｎＧａＮ系の半導体発光素子では、クラッド層にＡｌＧａＮやＧａＮ等が、コンタクト層にはＧａＮ等が用いられる。結晶成長を行う場合は、活性層にはＩｎＧａＮが含まれており、この中のＩｎの蒸気圧が高いために、活性層の成長温度は、７００℃〜８００℃程度に下げる必要がある。
【０００５】
一方、活性層成長後に、成長させるｐ型ＧａＮやｐ型ＡｌＧａＮの結晶品質を高めるためには、１０００℃以上の成長温度を必要とする。
【０００６】
このように、半導体毎に最適な成長温度が異なるために、例えば、ＧａＮあるいはＡｌＧａＮからなるクラッド層の間にＩｎＧａＮを含む活性層を挟み込んだダブルヘテロ構造を成長させるためには、その界面で成長温度を変える必要がある。
【０００７】
しかし、このような方法により成長した場合には、ＩｎＧａＮを含む活性層の成長後に温度を上げた際に、成長済みのＩｎＧａＮの表面から蒸気圧の高いＩｎの昇華が発生して、Ｉｎが分離してしまう。その結果として、ＩｎＧａＮが黒色化して、活性層が発光しなくなるという問題があった。
【０００８】
そこで、特許文献１（例えば図３）に示すように、Ｉｎを含む活性層を成長させた後に積層させる半導体層の成長温度を一定の範囲に限定するようにして、活性層の劣化や黒色化を防ぐようにしている。
【特許文献１】特開平１０−３３５７００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１に記載された従来技術では、Ｉｎを含む活性層よりも後に成長させる上層が１層の場合を想定した条件を示しており、上層が多層となった場合には適用することができない。また、上層が１層の場合であっても、発光波長（Ｉｎの組成）と上層の成長温度との関係を規定したもので、成長時間が考慮されていない。したがって、特許文献１の図３の境界条件を満たしていたとしても、上層の膜厚が厚い等、成長時間が長い場合には、Ｉｎを含む活性層が黒色化する場合があり、Ｉｎを含む活性層の劣化、破壊を防止することができない恐れがある。
【００１０】
本発明は、上述した課題を解決するために創案されたものであり、Ｉｎを含んだ活性層を有する半導体発光素子において、活性層よりも後に成長させる上層が複数になっても適用でき、上層の成長温度と成長時間等の条件を規定することで、活性層が黒色化するのを防止することができるようにした半導体発光素子の製造方法を提供することを目的としている。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、Ｉｎを含んだ活性層を有する半導体発光素子の製造方法であって、前記活性層成長後に行われる成長工程及び熱処理工程の工程数をＮ、これら各工程における形成温度をＴＮ、形成時間をｔＮとすると、
１  ≦−１／ｌｎ（４．５×１０−２２／ΣｔＮｅｘｐ（１−（５．１２４２×１０４／ＴＮ）））
を満たすことを特徴とする半導体発光素子の製造方法である。
【００１２】
また、請求項２記載の発明は、前記活性層のＩｎ組成比率は１５％以上であることを特徴とする請求項１に記載の半導体発光素子の製造方法である。
【発明の効果】
【００１３】
本発明によれば、Ｉｎを含む活性層成長後に積層する複数の半導体層の成長工程やアニール処理等の熱処理工程を含む形成工程における形成温度、形成時間の条件を定量化しているので、Ｉｎを含む活性層の破壊を防ぐことができ、ウエハの黒色化を防止することができる。また、この定量化された条件を用いれば、黒色化しない範囲で、活性層成長後に積層する半導体層の成長温度、成長時間、熱処理温度、熱処理時間等を設計することができる。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照して本発明の一実施形態を説明する。図１は本発明の半導体発光素子の活性層成長後に積層される半導体層の形成温度と形成時間との関係を規定したものである。一般に半導体発光素子は、図４のように構成される。基板１の上に、例えば、有機金属化学気相成長方法（ＭＯＣＶＤ）を用いて、ｎ型クラッド層２、ｎ型光ガイド層３、ＭＱＷ（Multi Quantum Well）活性層４、ｐ型光ガイド層５、ｐ型クラッド層６、ｐ型コンタクト層７が順次積層されて形成される。
【００１５】
そして、図示はしていないが、同一面側にｐ電極とｎ電極を作製する場合には、ｐ型コンタクト層７からｎ型クラッド層２が露出するまでエッチングし、エッチングされた面にｎ電極を形成し、ｐ型コンタクト層７上にｐ電極を形成している。一方、ｐ電極とｎ電極を対向するように作製する場合には、基板１に導電性基板を用いるようにし、ｐ型コンタクト層７上にｐ電極を、基板１の裏面にｎ電極を設けるようにしている。ここで、ＭＱＷ活性層４は、Ｉｎを含んだ井戸層を有する多重量子井戸構造により構成されている。
【００１６】
産業上有用な半導体として、窒素を含む六方晶化合物半導体があるが、中でもIII−Ｖ族窒化物半導体が良く知られているので、これを図４の構成に適用した場合を例に説明する。上記III−Ｖ族窒化物半導体（以下、単に窒化物半導体という）は、４元混晶系のＡｌｘＧａｙＩｎｚＮ（ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）で表される。上記窒化物半導体の発光素子を形成する場合には、サファイア基板１の上に、例えば、成長温度１０５０℃で、Ｓｉドープのｎ型ＡｌＧａＮクラッド層２を成長させ、続いてＳｉドープのｎ型ＧａＮ光ガイド層３を成長させる。
【００１７】
基板温度を７００℃〜８００℃に下げて、ＭＱＷ活性層４のＩｎＧａＮ井戸層を積層し、アンドープＧａＮからなる障壁層を積層する。そして、ＧａＮ障壁層とＩｎＧａＮ井戸層との繰り返しにより多重量子井戸構造とする。
【００１８】
ＭＱＷ活性層４を成長させた後、Ｍｇドープのｐ型ＧａＮ光ガイド層５、Ｍｇドープのｐ型ＡｌＧａＮクラッド層６、Ｍｇドープのｐ型ＧａＮコンタクト層７の各半導体層が積層される。ところが、上記ｐ型層に用いられているＧａＮやＡｌＧａＮの結晶性やキャリア濃度を高めるためには、これらの上層は、１０００℃以上の成長温度で成長させなければならない。したがって、ｐ型層の形成過程の形成温度と形成時間の大きさによっては、ＭＱＷ活性層４のＩｎが分離して黒色化し、活性層が発光しなくなる可能性がある。
【００１９】
ＭＱＷ活性層４成長後に積層する上層の成長温度が上記のように高いと、ＭＱＷ活性層４のＩｎＧａＮ井戸層が劣化ないしは破壊されてしまう恐れがあるので、これら上層の形成温度、形成時間を規定しようというものである。
【００２０】
そのために、まず、図３に示すようにｐ型層の成長温度と成長時間によって活性層が黒色化する限界点を測定した。例えば、図４の半導体発光素子において、基板１上に、ＭＱＷ活性層４までを積層した後、アニール処理を行い、そのアニール温度と時間によってＭＱＷ活性層４の表面が黒色化しているかどうかを検査した。
【００２１】
図４は、実験データの一部を示すもので、ＭＱＷ活性層４表面の画像データを縦軸アニール温度、横軸アニール時間の座標上に並べたものである。ＭＱＷ活性層４には、井戸層としてＩｎＧａＮ、バリア層（障壁層）としてアンドープＧａＮを交互に積層したものを用い、ＩｎＧａＮのＩｎ組成比率は２４％とした。
【００２２】
例えば、アニール温度９５０℃、アニール時間１０分とした場合には、黒色化領域が広がっている状態がわかり、アニール温度９５０℃、アニール時間３０分の場合になると、ウエハ全体が黒色化されてしまっている状態となっている。また、アニール温度９００℃の場合であっても、アニール時間１００分となると、はっきりと黒色化部分が存在していることがわかる。
【００２３】
このようにして、アニール温度を８００℃〜１０００℃まで変化させ、アニール時間を０〜１００分まで変化させたデータから、活性層のウエハが黒色化する限界ラインを抽出して描いたグラフが図２である。図２の縦軸は、成長温度、横軸は成長時間となっているが、図３のアニール温度は、活性層成長後の半導体層の成長温度に、アニール時間は活性層成長後の半導体層の成長時間に置き換えることができるために、図２のように記載した。
【００２４】
成長温度が８８０℃程度では、成長時間に１００分かかっても、活性層は黒色化しないことがわかる。一方、成長温度９２０℃以上になると１０００秒程度の成長時間でも、活性層が黒色化してしまうことがわかる。通常、Ｉｎ組成比率が上昇していくと、同じ加熱温度、加熱時間であっても、黒色化が早まり、図の黒色化領域の境界線は向かって左側に移動することになるが、一定のＩｎ組成比率に達すると、黒色化の程度は変わらなくなり、一定の飽和曲線となる。上記のように井戸層のＩｎ組成比率２４％でのデータを収集しておけば、飽和曲線となるので、これよりもＩｎ組成比率が高くなっても、黒色化領域の境界線は変動しない。
【００２５】
図２のデータと熱拡散モデルを用いて図１の境界条件を導く。半導体層中の熱拡散係数をＤ、熱の平均拡散距離をａ、熱拡散時間をｔとすると、
ａ＝（Ｄｔ）１／２  ・・・（１）の関係になることが知られている。
また、熱拡散係数Ｄは、熱量Ｑ、温度Ｔ、比熱Ｋ、比例係数Ｄ０とすると、
Ｄ＝Ｄ０ｅｘｐ（Ｑ／ＫＴ）・・・（２）の関係が成り立つ。
上記（１）式に（２）を代入して、計算すると、ｌｎ（ａ／ｔ）＝Ｄ０Ｑ／２ＫＴ
ここで、（Ｄ０Ｑ／２Ｋ）を一定の定数ｂとすると、
Ｔ＝ｂ／ｌｎ（ａ／ｔ）・・・（３）の温度Ｔと熱拡散時間ｔの関係が導かれる。ここで、ｌｎは自然対数を表す。
【００２６】
（３）式で表される曲線を図２で得られた黒色化領域の境界線に当てはめる。（３）式で表される曲線のフィッティングは、最小二乗法等を用いて行う。そのようにして決定された係数ａ、ｂは、ａ＝４．５×１０−２２、ｂ＝−５．１２４２×１０４となった。この係数を有する（３）式の黒色化境界曲線Ｆを描いたのが、図１である。
【００２７】
次に、ＭＱＷ活性層４成長後に、形成温度Ｔａ、形成時間ｔａでｐ型光ガイド層５を、
形成温度Ｔｂ、形成時間ｔｂでｐ型クラッド層６を、形成温度Ｔｃ、形成時間ｔｃでｐ型コンタクト層７を成長させた場合、黒色化するかどうかを判定する。ここで、形成温度、形成時間としているのは、上記、各ｐ型層の結晶成長における成長時間、成長温度だけではなく、表面の結晶性を良くするために用いるアニール処理等の熱処理工程の熱処理時間、熱処理温度を含んでいることを意味している。
【００２８】
まず、ｐ型光ガイド層５、ｐ型クラッド層６、ｐ型コンタクト層７の個々の半導体層の形成条件が、黒色化領域に１つも入っていないことが必要になり、１つでも黒色化領域に入っていれば、黒色化する。
【００２９】
１つも入っていない場合には、上記各ｐ型半導体層での形成条件を、形成温度Ｔでの形成時間に換算する。そもそも、前記（３）式の  Ｔ＝ｂ／ｌｎ（ａ／ｔ）の曲線は、同じ熱ダメージを受けるラインを示すもので、ａ＝４．５×１０−２２、ｂ＝−５．１２４２×１０４と決定された図１の黒色化領域の境界曲線Ｆも同様に、同じ熱ダメージを受けるラインを示す。したがって、形成時間ｔａ、形成温度Ｔａの座標点Ａを通り、曲線Ｆに平行な曲線が、形成時間ｔａ、形成温度Ｔａにおける熱ダメージと同じ熱ダメージを与えるラインを示すことになる。
【００３０】
上記の同じ熱ダメージを与える条件を、図１の座標点Ａにおけるｘ１（＝ｔａ）、曲線Ｆにおける形成温度Ｔａのときの形成時間Ｌ１、座標点Ａを通り曲線Ｆに平行な曲線上における形成温度Ｔのときの形成時間ｙ１、曲線Ｆにおける形成温度Ｔのときの形成時間ｙ２を用いて表すと、ｘ１／ｘ２＝ｙ１／ｙ２の関係が成立する。
【００３１】
ここで、ｘ１＝ｔａであり、ｘ２＝４．５×１０−２２／ｅｘｐ（−５．１２４２×１０４／Ｔａ）となる。また、ｙ２＝４．５×１０−２２／ｅｘｐ（−５．１２４２×１０４／Ｔ）である。したがって、Ａ’点の座標を（ＴＡ’、ｔＡ’）とすると、ｙ１＝ｔＡ’であるから、
上記ｘ１／ｘ＝ｙ１／ｙ２の関係式より、
ｔＡ’＝ｔａｅｘｐ（５．１２４２×１０４×（１／Ｔ−１／Ｔａ））となる。
同様に、Ｂ’点の座標を（ＴＢ’、ｔＢ’）、Ｃ’点の座標を（ＴＣ’、ｔＣ’）とすると、上記Ａ’点の場合と同じように、
ｔＢ’＝ｔｂｅｘｐ（５．１２４２×１０４×（１／Ｔ−１／Ｔｂ））
ｔＣ’＝ｔｃｅｘｐ（５．１２４２×１０４×（１／Ｔ−１／Ｔｃ））
と換算される。このようにして、すべて、形成温度Ｔ℃における形成時間に換算する。
【００３２】
すると、形成温度Ｔ℃上に並んだ換算後の形成時間、ｔＡ’ｔＢ’ｔＣ’ の各時間の合計が、曲線ＦのＴ℃における形成時間ｙ２を越えていなければ、黒色化を防ぐことができる。
すなわち、ｙ２≦（ｔＡ’＋ｔＢ’＋ｔＣ’）となる。
ここで、
ｙ２＝４．５×１０−２２／ｅｘｐ（−５．１２４２×１０４／Ｔ）であるから、これを上記不等式に代入して計算すると、
Ｔ≦−５．１２４２×１０４／ｌｎ（４．５×１０−２２／（ｔＡ’＋ｔＢ’＋ｔＣ’））
となる。
【００３３】
さらに、上記条件式は、任意の温度Ｔで成立する必要があるので、Ｔ＝５．１２４２×１０４とし、ｔＡ’ｔＢ’ｔＣ’は前述した値であるので、これらの値を代入すれば、
１≦−１／ｌｎ（４．５×１０−２２／｛（ｔａｅｘｐ（１−５．１２４２×１０４／Ｔａ）＋ｔｂｅｘｐ（１−５．１２４２×１０４／Ｔｂ）＋ｔｃｅｘｐ（１−５．１２４２×１０４／Ｔｃ）｝）の境界条件の式が導かれる。
【００３４】
また、上記の実施例において、例えば、形成温度Ｔｃ、形成時間ｔｃでｐ型コンタクト層７を成長させた後、アニール処理を行う必要があり、この熱処理工程が加わった場合を考えてみる。この場合は、３つのｐ型層の成長工程と１つの熱処理工程の合計４工程となるが、アニール処理温度をＴ１、アニール処理時間をｔ１とすれば、上記と同じ理論により、以下のように、境界条件式が導かれる。
１≦−１／ｌｎ（４．５×１０−２２／｛（ｔａｅｘｐ（１−５．１２４２×１０４／Ｔａ）＋ｔｂｅｘｐ（１−５．１２４２×１０４／Ｔｂ）＋ｔｃｅｘｐ（１−５．１２４２×１０４／Ｔｃ）＋ｔ１ｅｘｐ（１−５．１２４２×１０４／Ｔ１）｝）・・・（４）
【００３５】
このようにして、活性層成長後に、活性層上に成長させる上層の数を増やしたり、また、成膜表面の膜質を向上させるために、アニール処理を行うことがあるが、このような熱処理も含めた形成工程が多数になった場合にも、上記の条件を満たすようにすれば良いので、上記（４）式を多数の形成工程に対して一般化すると、
１≦−１／ｌｎ（４．５×１０−２２／ΣｔＮｅｘｐ（１−（５．１２４２×１０４／ＴＮ）））・・・（５）となる。但し、Ｎは、成長工程及び熱処理工程の合計工程数を表す。また、Σは、１〜Ｎまでの合計を計算することを表すものである。
【００３６】
以上のように、活性層成長後に行う成長工程及び熱処理工程の各工程における形成温度、形成時間の合計を一定の範囲内に収めることにより、活性層のＩｎＧａＮ井戸層の破壊を防ぐことができ、ウエハの黒色化を防止することができる。
【００３７】
特に最近、窒化物を使った緑色の半導体発光素子の開発が行われているが、この場合には、１５％以上のＩｎ組成を有するＩｎＧａＮ井戸層となり、Ｉｎ組成比率が高くなる。この１５％以上のＩｎ組成比率のあたりから、黒色化の問題が顕著に現われるようになるので、上記（５）式の条件式を用いれば、活性層が黒色化しない範囲で、活性層成長後に積層する半導体層の成長温度、成長時間、熱処理温度、熱処理時間等を設計することができる。
【００３８】
なお、上記実施例では、活性層成長後に積層する半導体層はｐ型層であったため、ｐ型層の成長温度、成長時間等の関係で説明したが、成長順序が逆で、活性層成長後に積層する半導体層がｎ型層の場合においても適用できるのはもちろんのことであり、半導体発光素子の種類についても、窒化物系の半導体に限らず、活性層にＩｎを含む半導体であれば、同様に適用することができる。
【図面の簡単な説明】
【００３９】
【図１】本発明における活性層成長後に行われる成長工程及び熱処理工程における形成温度と形成時間との関係で、黒色化の境界条件を示す図である。
【図２】実験データに基づいて得られた成長温度及び成長時間から活性層が黒色化する境界線を示す図である。
【図３】実験データの一例を示す図である。
【図４】本発明を適用する半導体発光素子の一例を示す図である。
【符号の説明】
【００４０】
１  基板
２  ｎ型クラッド層
３  ｎ型光ガイド層
４  ＭＱＷ活性層
５  ｐ型光ガイド層
６  ｐ型クラッド層
７  ｐ型コンタクト層
【図１】
2008047774.tif 000003
【図２】
2008047774.tif 000004
【図４】
2008047774.tif 000005
【図３】
2008047774.tif 000006