(57)【要約】【課題】高いＳＮ比で信号レベル調整を行う。【解決手段】固体撮像素子は、画素を複数備える。画素は、入射光に応じた信号電荷を生成し蓄積するフォトダイオードＰＤと、前記信号電荷を受け取って前記信号電荷を電圧に変換するフローティング容量部ＦＣと、フローティング容量部ＦＣの電位に応じた信号を出力する増幅トランジスタＡＭＰと、フォトダイオードＰＤからフローティング容量部ＦＣに電荷を転送する転送トランジスタＴＸと、及び、前記フローティング容量部の電位をリセットするリセットトランジスタを有する。フローティング容量部ＦＣは、供給される制御信号φＶｇに応じて容量値が変化する可変容量部である。【選択図】図１
2008305983.tif 000002
【特許請求の範囲】
【請求項１】
入射光に応じた信号電荷を生成し蓄積する光電変換部、前記信号電荷を受け取って前記信号電荷を電圧に変換するフローティング容量部、該フローティング容量部の電位に応じた信号を出力する増幅トランジスタ、前記光電変換部から前記フローティング容量部に電荷を転送する転送トランジスタ、及び、前記フローティング容量部の電位をリセットするリセットトランジスタを有する画素を、複数備えた固体撮像素子であって、
前記フローティング容量部は、供給される制御信号に応じて容量値が変化する可変容量部であることを特徴とする固体撮像素子。
【請求項２】
前記フローティング容量部は、前記制御信号を受けるゲート電極を有するＭＯＳ容量を含むことを特徴とする請求項１記載の固体撮像素子。
【請求項３】
前記画素は、当該画素を選択するための選択トランジスタを有し、
前記選択トランジスタのゲート電極は、行毎に共通して電気的に接続され、
前記ＭＯＳ容量のゲート電極は、列毎に共通して電気的に接続されたことを特徴とする請求項２記載の固体撮像素子。
【請求項４】
前記フローティング容量部は、前記ＭＯＳ容量の前記ゲート電極の下方の当該ＭＯＳ容量を構成する半導体領域と隣接して配置された拡散領域により構成された拡散容量を含む、ことを特徴とする請求項２又は３記載の固体撮像素子。
【請求項５】
前記フローティング容量部は、前記拡散容量の前記拡散領域に電気的に接続された電極を有するＭＩＭキャパシタを含むことを特徴とする請求項４記載の固体撮像素子。
【請求項６】
前記フローティング容量部は、前記ＭＯＳ容量の前記ゲート電極の下方の当該ＭＯＳ容量を構成する半導体領域と隣接して配置されかつ前記増幅トランジスタのゲート電極に電気的に接続されたフローティングディフュージョンを含む、ことを特徴とする請求項２乃至５のいずれかに記載の固体撮像素子。
【請求項７】
前記ＭＯＳ容量を構成する前記半導体領域の不純物濃度は、当該半導体領域の前記フローティングディフュージョン側からその反対側にかけて、前記フローティングディフュージョン側が相対的に低くなるように、段階的又は連続的に変化したことを特徴とする請求項６記載の固体撮像素子。
【請求項８】
前記複数の画素のうちの２以上の所定数の画素毎に、当該所定数の画素が１組の前記フローティング容量部、前記増幅トランジスタ及び前記リセットトランジスタを共有したことを特徴とする請求項１乃至７のいずれかに記載の固体撮像素子。
【請求項９】
前記画素は、当該画素を選択するための選択トランジスタを有し、
前記複数の画素のうちの２つの画素毎に、当該２つの画素が１組の前記フローティング容量部、前記増幅トランジスタ、前記リセットトランジスタ及び前記選択トランジスタを共有し、
前記２つの画素のうちの一方の画素の前記光電変換部に対する、当該２つの画素が共有する前記選択トランジスタ及び前記増幅トランジスタのそれぞれのゲート電極の位置関係と、前記２つの画素のうちの他方の画素の前記光電変換部に対する、当該２つの画素が共有する前記リセットトランジスタ及び前記ＭＯＳ容量のそれぞれのゲート電極の位置関係とが、ほぼ同じである、
ことを特徴とする請求項請求項２乃至７のいずれかに記載の固体撮像素子。
【請求項１０】
前記複数の画素が複数のグループに分けられてそのグループ毎に互いに異なる色のカラーフィルタが設けられ、
前記複数の画素の前記フローティング容量部に前記制御信号を供給する制御部を備え、
前記制御部は、同じ色のカラーフィルタが設けられた画素のフローティング容量部の容量値が、当該画素からの信号読み出し時においてほぼ同じ容量値となるように、前記制御信号を供給することを特徴とする請求項１乃至９のいずれかに記載の固体撮像素子。
【請求項１１】
前記制御部は、前記各色のカラーフィルタが設けられた画素に対する対応色の入射光量が同じである場合に前記各色のカラーフィルタが設けられた画素の出力がほぼ同じになるように、前記制御信号を供給することを特徴とする請求項１０記載の固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子に関するものである。
【背景技術】
【０００２】
ビデオカメラや電子スチルカメラなどでは、ＣＣＤ型固体撮像素子や増幅型固体撮像素子を有している。これらの固体撮像素子では、光電変換部を有する画素がマトリクス状に複数配置されており、各画素の光電変換部にて信号電荷を生成する。増幅型固体撮像素子では、画素の光電変換部にて生成・蓄積された信号電荷をフローティングディフュージョンに導き、フローティングディフュージョンで信号電荷を電圧に変換し、その電圧に応じた信号を画素に設けられた増幅トランジスタによって画素から出力する。
【０００３】
増幅型固体撮像素子では、一般的に、各画素は、入射光に応じた信号電荷を生成し蓄積する光電変換部、前記信号電荷を受け取って前記信号電荷を電圧に変換するフローティングディフュージョン、該フローティングディフュージョンの電位に応じた信号を出力する増幅トランジスタ、前記光電変換部から前記フローティングディフュージョンに電荷を転送する転送トランジスタ、及び、前記フローティングディフュージョンの電位をリセットするリセットトランジスタを、有している（例えば、下記特許文献１，２）。
【０００４】
特許文献１に開示されている増幅型固体撮像素子では、各画素ごとに、光電変換部及び転送トランジスタのみならず、フローティングディフュージョン、増幅トランジスタ及びリセットトランジスタも、１組設けられている。したがって、特許文献１に開示されている増幅型固体撮像素子では、トランジスタ数が多いため、光電変換部のための面積が狭くなって開口率が低下してしまう。
【０００５】
そこで、特許文献２に開示されている増幅型固体撮像素子では、複数の画素で、１組のフローティングディフュージョン、増幅トランジスタ及びリセットトランジスタを共有している。このため、１画素当たりのトランジスタ数を削減することができ、開口率を大きくすることができる。開口率が大きいと、多くの電荷を扱うこととなり、ＳＮ比が良くなる。
【０００６】
これらの従来の増幅型固体撮像素子では、トランジスタやフローティングディフュージョンを複数の画素で共有するか否かに拘わらず、前記フローティングディフュージョンの容量値は一定の値に固定されている。また、画素の増幅トランジスタは、ゲイン可変アンプではなくゲイン固定アンプである。
【特許文献１】特開平１１−１２２５３２号公報
【特許文献２】特開２００６−７３７３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
前述したように、従来の固体撮像素子では、フローティングディフュージョンの容量値が一定の値に固定されるとともに画素の増幅トランジスタがゲイン固定アンプであるため、各画素の変換ゲイン（フローティングディフュージョンが受け取る素電荷に対する増幅トランジスタの出力値の比）は固定値であり、その変換ゲインを調整することは不可能であった。
【０００８】
したがって、前述した従来の固体撮像素子では、得られる信号のレベルを調整する場合、後段の信号処理回路で画素出力を増幅している。この場合、画素の増幅トランジスタのノイズやリセットノイズなどのノイズ成分も、信号処理回路で増幅されてしまうため、得られる信号のＳＮ比が低下していた。
【０００９】
例えば、前述した従来の固体撮像素子では、ＲＧＢの感度の相違を補償して信号レベルを揃える場合、感度の低いＲＧＢいずれかの画素に関して得られる信号のＳＮ比が低下していた。すなわち、固体撮像素子では、ＲＧＢの感度が異なっているため、各色の画素に対する対応色の入射光量が同じであっても、各色の画素の光電変換部で生成・蓄積される信号電荷の量が異なる。そこで、特定の画素の信号が信号処理回路で飽和しないようにするため、感度が高い色の画素、つまり同一入射光量に対して生成電荷数が多い画素に合わせて、いずれの画素の変換ゲインも同一に設定されている。したがって、同一入射光量に対して、感度の低い色の画素の出力のレベルは感度の高い色の画素の出力よりも低くなってしまう。これを補償して信号レベルを揃えるために、感度の低い色の画素の出力は信号処理回路で増幅する。その結果、感度の低い色の画素については、当該画素の増幅トランジスタのノイズやリセットノイズなどのノイズ成分も、信号処理回路で増幅されてしまうため、得られる信号のＳＮ比が低下していたのである。
【００１０】
また、例えば、前述した従来の固体撮像素子では、室内や夜間等においてストロボを使わずに高感度撮影を行う場合、後段の信号処理回路で各画素の画素出力を大きなゲインで増幅する。したがって、画素の増幅トランジスタのノイズやリセットノイズなどのノイズ成分も、信号処理回路で増幅されてしまうため、得られる信号のＳＮ比が低下してしまい、ノイズの少ない高感度撮影を行うことができなかった。
【００１１】
さらに、例えば、前述した従来の固体撮像素子では、オート、プリセット及びマニュアルの各ホワイトバランスを行う場合、後段の信号処理回路で、各色の画素の画素出力をホワイトバランスに必要なそれぞれのゲインで増幅する。この場合、各画素の増幅トランジスタのノイズやリセットノイズなどのノイズ成分も、信号処理回路で増幅されてしまうため、得られる信号のＳＮ比が低下していた。
【００１２】
本発明は、このような事情に鑑みてなされたもので、高いＳＮ比で信号レベル調整を行うことができる固体撮像素子を提供することを目的とする。
【課題を解決するための手段】
【００１３】
前記課題を解決するため、本発明の第１の態様による固体撮像素子は、入射光に応じた信号電荷を生成し蓄積する光電変換部、前記信号電荷を受け取って前記信号電荷を電圧に変換するフローティング容量部、該フローティング容量部の電位に応じた信号を出力する増幅トランジスタ、前記光電変換部から前記フローティング容量部に電荷を転送する転送トランジスタ、及び、前記フローティング容量部の電位をリセットするリセットトランジスタを有する画素を、複数備えた固体撮像素子であって、前記フローティング容量部は、供給される制御信号に応じて容量値が変化する可変容量部であるものである。
【００１４】
本発明の第２の態様による固体撮像素子は、前記第１の態様において、前記フローティング容量部は、前記制御信号を受けるゲート電極を有するＭＯＳ容量を含むものである。
【００１５】
本発明の第３の態様による固体撮像素子は、前記第２の態様において、前記画素は当該画素を選択するための選択トランジスタを有し、前記選択トランジスタのゲート電極は行毎に共通して電気的に接続され、前記ＭＯＳ容量のゲート電極は列毎に共通して電気的に接続されたものである。
【００１６】
本発明の第４の態様による固体撮像素子は、前記第２又は第３の態様において、前記フローティング容量部は、前記ＭＯＳ容量の前記ゲート電極の下方の当該ＭＯＳ容量を構成する半導体領域と隣接して配置された拡散領域により構成された拡散容量を含むものである。
【００１７】
本発明の第５の態様による固体撮像素子は、前記第４の態様において、前記フローティング容量部は、前記拡散容量の前記拡散領域に電気的に接続された電極を有するＭＩＭキャパシタ（Metal-Insulator-Metal）を含むものである。
【００１８】
本発明の第６の態様による固体撮像素子は、前記第２乃至第５のいずれかの態様において、前記フローティング容量部は、前記ＭＯＳ容量の前記ゲート電極の下方の当該ＭＯＳ容量を構成する半導体領域と隣接して配置されかつ前記増幅トランジスタのゲート電極に電気的に接続されたフローティングディフュージョンを含むものである。
【００１９】
本発明の第７の態様による固体撮像素子は、前記第６の態様において、前記ＭＯＳ容量を構成する前記半導体領域の不純物濃度は、当該半導体領域の前記フローティングディフュージョン側からその反対側にかけて、前記フローティングディフュージョン側が相対的に低くなるように、段階的又は連続的に変化したものである。
【００２０】
本発明の第８の態様による固体撮像素子は、前記第１乃至第７のいずれかの態様において、前記複数の画素のうちの２以上の所定数の画素毎に、当該所定数の画素が１組の前記フローティング容量部、前記増幅トランジスタ及び前記リセットトランジスタを共有したものである。
【００２１】
本発明の第９の態様による固体撮像素子は、前記第２乃至第７のいずれかの態様において、（i）前記画素は、当該画素を選択するための選択トランジスタを有し、（ii）前記複数の画素のうちの２つの画素毎に、当該２つの画素が１組の前記フローティング容量部、前記増幅トランジスタ、前記リセットトランジスタ及び前記選択トランジスタを共有し、（iii）前記２つの画素のうちの一方の画素の前記光電変換部に対する、当該２つの画素が共有する前記選択トランジスタ及び前記増幅トランジスタのそれぞれのゲート電極の位置関係と、前記２つの画素のうちの他方の画素の前記光電変換部に対する、当該２つの画素が共有する前記リセットトランジスタ及び前記ＭＯＳ容量のそれぞれのゲート電極の位置関係とが、ほぼ同じであるものである。
【００２２】
本発明の第９の態様による固体撮像素子は、前記第１乃至第９のいずれかの態様において、前記複数の画素が複数のグループに分けられてそのグループ毎に互いに異なる色のカラーフィルタが設けられ、前記複数の画素の前記フローティング容量部に前記制御信号を供給する制御部を備え、前記制御部は、同じ色のカラーフィルタが設けられた画素のフローティング容量部の容量値が、当該画素からの信号読み出し時においてほぼ同じ容量値となるように、前記制御信号を供給するものである。
【００２３】
本発明の第１１の態様による固体撮像素子は、前記第１０の態様において、前記制御部は、前記各色のカラーフィルタが設けられた画素に対する対応色の入射光量が同じである場合に前記各色のカラーフィルタが設けられた画素の出力がほぼ同じになるように、前記制御信号を供給するものである。
【発明の効果】
【００２４】
高いＳＮ比で信号レベル調整を行うことができる固体撮像素子を提供することができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明による固体撮像素子について、図面を参照して説明する。
【００２６】
［第１の実施の形態］
【００２７】
図１は、本発明の第１の実施の形態による固体撮像素子の概略構成を示す回路図である。本実施の形態による固体撮像素子は、シリコン基板上にＣＭＯＳプロセスを使用してＣＭＯＳ型の固体撮像素子として形成されており、例えば、デジタルスチルカメラやビデオカメラなどに搭載される。
【００２８】
本実施の形態による固体撮像素子は、２次元状に配置された複数の単位画素１（図１では、３×３個の画素１のみを示す。）と、垂直走査回路２と、水平走査回路３と、フローティング容量制御回路４と、画素１の各列ごとに設けられた垂直信号線５と、各垂直信号線５に接続された定電流源６と、画素１で光電変換された光情報を含む光信号を伝送する第１の水平信号線７Ｓと、前記光信号から差し引くべきノイズ成分を含む差分用信号としてのいわゆる暗信号を伝送する第２の水平信号線７Ｎと、差動出力アンプ８と、を備えている。なお、画素１の数が限定されるものではないことは、言うまでもない。
【００２９】
また、本実施の形態による固体撮像素子は、画素１の各列に対応して、前記光信号を蓄積する光信号蓄積容量ＣＳ、前記暗信号を蓄積する暗信号蓄積容量ＣＮ、光信号垂直転送トランジスタＴＳ、暗信号垂直転送トランジスタＴＮ、光信号水平転送トランジスタＨＳ、及び、暗信号水平転送トランジスタＨＮを有している。なお、実際には、水平信号線７Ｓ，７Ｎをそれぞれ所定タイミングでリセットするための各トランジスタが設けられるが、それらのトランジスタの図示は省略している。
【００３０】
本実施の形態では、各画素１は、入射光に応じた信号電荷を生成し蓄積する光電変換部としてのフォトダイオードＰＤと、前記信号電荷を受け取って前記信号電荷を電圧に変換するフローティング容量部ＦＣと、フローティング容量部ＦＣの電位に応じた信号を出力する増幅トランジスタＡＭＰと、フォトダイオードＰＤからフローティング容量部ＦＣに電荷を転送する転送トランジスタＴＸと、フローティング容量部ＦＣの電位をリセットするリセットトランジスタＲＥＳと、当該画素１を選択するための選択トランジスタＳＥＬとを有し、図１に示すように接続されている。なお、本実施の形態では、画素１のトランジスタＡＭＰ，ＴＸ，ＲＥＳ，ＳＥＬは、全てｎＭＯＳトランジスタである。
【００３１】
転送トランジスタＴＸのゲートは、行毎に、垂直走査回路２からの転送トランジスタＴＸを制御する制御信号φＴＸを転送トランジスタＴＸに供給する制御線に、接続されている。リセットトランジスタＲＥＳのゲートは、行毎に、垂直走査回路２からのリセットトランジスタＲＥＳを制御する制御信号φＲＥＳをリセットトランジスタＲＥＳに供給する制御線に、接続されている。選択トランジスタＳＥＬのゲートは、行毎に、垂直走査回路２からの選択トランジスタＳＥＬを制御する制御信号φＳＥＬを選択トランジスタＳＥＬに供給する制御線に、接続されている。図１において、Ｖｄｄは電源電圧である。
【００３２】
フローティング容量部ＦＣは、ゲート電極３７（後述するＭＯＳ容量ＭＣのゲート電極３７であり、図２及び図３参照を参照されたい。）を有し、フローティング容量制御回路４からゲート電極３７に供給される制御信号φＶｇに応じて容量値が変化する可変容量部となっている。フローティング容量部ＦＣの具体的な構造は、後に詳述する。本実施の形態では、フローティング容量部ＦＣのゲート電極３７は、列毎に、フローティング容量制御回路４からの制御信号φＶｇを当該ゲート電極３７に供給する制御線９に接続されている。本実施の形態では、フローティング容量制御回路４からは制御信号φＶｇが電圧パルスで出力され、制御信号φＶｇはフローティング容量部ＦＣのゲート電極３７に印加される。この制御信号φＶｇによって、フローティング容量部ＦＣの容量値が調整され、ひいては、画素１の変換ゲイン（フローティング容量部ＦＣが受け取る素電荷に対する増幅トランジスタＡＭＰの出力値の比）が調整される。フローティング容量部ＦＣの容量値をＣ、素電荷をｑ、増幅トランジスタＡＭＰによるソースフォロアゲインをＧｓｆとすると、画素１の変換ゲインＧは、Ｇ＝Ｇｆｓ・ｑ／Ｃで表される。各画素１の変換ゲインＧは、それぞれ、選択トランジスタのパルスφＳＥＬと制御信号φＶｇとの組み合わせで画素１を選択することで、自由に調整することができる。
【００３３】
フォトダイオードＰＤは、入射光の光量（被写体光）に応じて信号電荷を生成する。転送トランジスタＴＸは、転送パルス（制御信号）φＴＸの高レベル期間にオンし、フォトダイオードＰＤに蓄積された信号電荷をフローティング容量部ＦＣに転送する。リセットトランジスタＲＥＳは、リセットパルス（制御信号）φＲＥＳの高レベル期間にオンし、フローティング容量部ＦＣをリセットする。
【００３４】
増幅トランジスタＡＭＰは、そのドレインが電源電圧Ｖｄｄに接続され、そのゲートがフローティング容量部ＦＣに接続され、そのソースが選択トランジスタＳＥＬのドレインに接続され、定電流源６を負荷とするフォースフォロア回路を構成している。増幅トランジスタＡＭＰは、フローティング容量部ＦＣの電圧値に応じて、選択トランジスタＳＥＬを介して垂直信号線５に読み出し電流を出力する。選択トランジスタＳＥＬは、選択パルス（制御信号）φＳＥＬの高レベル期間にオンし、増幅トランジスタＡＭＰのソースを垂直信号線５に接続する。
【００３５】
垂直走査回路３は、画素１の行毎に、選択パルスφＳＥＬ、リセットパルスφＲＥＳ及び転送パルスφＴＸをそれぞれ出力する。
【００３６】
相関二重サンプリングによって、ノイズ信号が重畳された画素信号からノイズ成分が除去される。相関二重サンプリングは、選択トランジスタＳＥＬをオンしてソースフォロア動作をさせた後、暗信号垂直転送トランジスタＴＮをオンしてノイズ信号を蓄積容量ＣＮに蓄積する。次いで、暗信号垂直転送トランジスタＴＮをオフし、光信号垂直転送トランジスタＴＳをオンして、転送トランジスタＴＸをオンすることで、蓄積容量ＣＳに信号を蓄積する。さらに、水平走査回路３からの制御信号φＨにより、蓄積容量ＣＮ，ＣＳにそれぞれ蓄積された両信号を水平信号線７Ｎ，７Ｓにそれぞれ読み出して、差動出力アンプ８によって２つの信号の差分をとって、相関２重サンプリングを行う。
【００３７】
ここで、図１に示す固体撮像素子の各画素１の構造について、図２及び図３を参照して説明する。図２は、図１に示す固体撮像素子の２×２個の画素１を模式的に示す概略平面図である。図２において、制御信号φＳＥＬ，φＲＥＳ，φＴＸをそれぞれ供給するための制御配線及び電源Ｖｄｄの配線は、省略している。図３は、図２中のＡ−Ａ’線に沿った概略断面図である。実際には、フォトダイオードＦＤの上部にはカラーフィルタやマイクロレンズが配置されるが、ここでは省略する。もっとも、本発明はいわゆる白黒の固体撮像素子にも適用することができ、その場合にはカラーフィルタは設けられない。また、図３において、接続関係の理解を容易にするため、図２中のＡ−Ａ’線に沿った断面に現れないフォトダイオードＰＤ等も回路図の如く示している。この点は、後述する図６、図７、図９、図１１、図１４及び図１５についても同様である。
【００３８】
なお、本実施の形態では、カラーフィルタの組み合わせとしてＲ、Ｇ、Ｂを用いる系が採用され、ベイヤー配列が採用されている。もっとも、ストライプ配列などを採用してもよいし、また、補色系（例えば、マゼンタ、グリーン、シアン及びイエローを用いる系）を採用してもよい。
【００３９】
本実施の形態では、Ｎ型シリコン基板２１上にＰ型ウエル２２を設け、Ｐ型ウエル２２中にフォトダイオードＰＤなどの画素部における各素子を配置させている。各画素１は、ＬＯＣＯＳによる厚いシリコン酸化膜２３及びその下に必要に応じて配置された分離拡散（図示せず）によって分離されている。厚いシリコン酸化膜２３が形成されていない領域が、能動領域となる。
【００４０】
図２及び図３において、符号３１〜３５は、前述した各トランジスタの一部となっているＮ型不純物拡散領域である。符号３６，３８〜４０は、ポリシリコンによる各トランジスタのゲート電極である。符号３７は、ポリシリコンによるＭＯＳ容量ＭＣのゲート電極である。なお、符号３３は電源電圧Ｖｄｄが印加される電源拡散部であり、符号３１，３２はフローティング容量部ＦＣの一部を構成するフローティングディフュージョンである。ゲート電極３６，３８，４０は、制御配線（図示せず）とそれぞれ接続されており、垂直走査回路２から出力される制御信号φＴＸ、φＲＥＳ、φＳＥＬがそれぞれ印加される。ＭＯＳ容量ＭＣのゲート電極３７は、制御配線９と接続されており、フローティング容量制御回路４から制御信号φＶｇが印加される。
【００４１】
図面には示していないが、フォトダイオードＰＤは、Ｐ型ウエル２２中に設けられたＮ型の電荷蓄積層とその表面側に配置されたＰ型の空乏化防止層からなる埋め込み型フォトダイオードである。しかし、フォトダイオードＰＤは、空乏化防止層の無いフォトダイオードにしても良い。フォトダイオードＰＤは、入射する光を光電変換し、生じた電荷を前記電荷蓄積層に蓄積する。フォトダイオードＰＤの電荷蓄積層に蓄積された電荷は、転送トランジスタＴＸがオン状態とされることによってフローティング容量部ＦＣに転送される。
【００４２】
転送トランジスタＴＸは、フォトダイオードＰＤの電荷蓄積層をソース、フローティング容量部ＦＣの一部を構成するフローティングディフュージョン３１をドレインとしたＭＯＳトランジスタである。転送トランジスタＴＸは、そのゲート３６に印加される制御信号φＴＸにより駆動される。
【００４３】
フローティング容量部ＦＣは、フローティングディフュージョン３１，３２及びＭＯＳ容量ＭＣを有している。さらに詳しくは、フローティング容量部ＦＣには、配線４１、増幅トランジスタＡＭＰのゲート電極３９の容量も含まれている。フローティングディフュージョン３１とフローティングディフュージョン３２とは、配線４１によって電気的に接続されている。また、フローティングディフュージョン３１，３２は、配線４１によって増幅トランジスタＡＭＰのゲート電極３９と電気的に接続されている。ＭＯＳ容量ＭＣは、フローティングディフュージョン３２と隣接するＰ型ウエルの領域（Ｐ型半導体領域）と、当該Ｐ型半導体領域上に比較的薄い酸化膜（絶縁膜）２４を介して形成されたゲート電極３７とを有し、ＮＭＯＳトランジスタとして構成されている。ＭＯＳ容量ＭＣは、例えば＋５Ｖの制御電圧Ｖｇをゲート電極３７で受けたときに、ゲート電極３７下の半導体領域に形成される反転層５０により、容量として作用する。一方、０Ｖの制御電圧Ｖｇをゲート電極３７で受けたときには、反転層５０はできないため、ＭＯＳ容量ＭＣの容量値は小さくなる。このように、ＭＯＳ容量ＭＣの容量値はゲート電極３７へ供給する制御信号φＶｇに応じて変化する。ＭＯＳ容量ＭＣがこのように可変容量であるので、フローティングディフュージョン３１，３２の容量値は固定値であるが、フローティング容量部ＦＣは、全体として、ゲート電極３７に供給される制御信号φＶｇに応じて容量値が変化する可変容量部となっている。よって、制御信号φＶｇを変えることで、画素１の変換ゲインＧ＝Ｇｆｓ・ｑ／Ｃを変えることができる。フォトダイオードＰＤから転送トランジスタＴＸを介して転送されてきた電荷は、フローティング容量部ＦＣの全体に蓄えられる。
【００４４】
なお、本実施の形態では、ＭＯＳ容量ＭＣにおけるゲート電極３７下の半導体領域（Ｐ型ウエル領域）の不純物濃度は、当該半導体領域のフローティングディフュージョン３２側からその反対側にかけて、ほぼ一定である。
【００４５】
増幅トランジスタＡＭＰは、電源拡散部３３をドレイン、拡散領域３４をソースとするＭＯＳトランジスタである。前述したように、増幅トランジスタＡＭＰのゲート電極３９は、フローティングディフュージョン３２，３３に接続されている。フォトダイオードＰＤから転送トランジスタＴＸを介してフローティング容量部ＦＣに転送されてきた電荷は、フローティング容量部ＦＣで電圧に変換され、この電圧が増幅トランジスタＡＭＰのゲート電極３９に印加される。そして、増幅トランジスタＡＭＰは、そのゲート電極３９の電圧に応じた電気信号を出力する。したがって、増幅トランジスタＡＭＰは、フォトダイオードＰＤで生成・蓄積された電荷の量に応じた電気信号（画素信号）を出力する。フローティング容量部ＦＣに転送されてきた電荷数がＮであるとすれば、増幅トランジスタＡＭＰの出力はＧ・Ｎだけ変化する。
【００４６】
選択トランジスタＳＥＬは、拡散領域３４ドレインを、拡散領域３５をソースとするＭＯＳトランジスタである。選択トランジスタＳＥＬは、オン状態にされることで、増幅トランジスタＡＭＰの出力を垂直信号線５に出力する。すなわち、増幅トランジスタＡＭＰと選択トランジスタＳＥＬによって、ソースフォロワによる読み出しが可能となっている。
【００４７】
リセットトランジスタＲＥＳは、電源拡散部３３をドレイン、フローティングディフュージョン３２をソースとするＭＯＳトランジスタである。リセットトランジスタＲＥＳは、オン状態にされることで、フローティング容量部ＦＣに蓄積されている電荷をリセットする。
【００４８】
本実施の形態では、図２に示すように、フォトダイオードＰＤ、転送トランジスタＴＸ及びフローティングディフュージョン３１は、図２中の横方向（行方向）に一列に配置されている。また、図２及び図３に示すように、選択トランジスタＳＥＬ、増幅トランジスタＡＭＰ、リセットトランジスタＲＥＳ及びＭＯＳ容量ＭＣは、フォトダイオードＰＤ、転送トランジスタＴＸ及びフローティングディフュージョン３１が並ぶ列と平行に一列に配置されている。選択トランジスタＳＥＬ、増幅トランジスタＡＭＰ、リセットトランジスタＲＥＳ及びＭＯＳ容量ＭＣは、図２中の横方向（行方向）に延在する一つの能動領域に対してゲート電極４０〜３７を所定間隔をあけて配置することにより形成されている。
【００４９】
本実施の形態では、各トランジスタＳＥＬ，ＡＭＰ，ＲＥＳ及びＭＯＳ容量ＭＣにおいて、ゲート電極４０〜３７に隣接する拡散層（ソースおよびドレイン）は、ドレイン近傍の電界を緩和するために、いわゆるＬＤＤ（Lightly Doped Drain）構造を有している。図３において、符号３５ａ，３４ａ，３３ａ，３２ａはは、ＬＤＤ構造を構成する低不純物濃度のＮ型拡散領域を示している。なお、本発明の適用範囲は、ＬＤＤ構造を有するトランジスタ構造に限定されない。例えば、シングルドレイン構造およびダブルドレイン構造のトランジスタが形成される固体撮像素子に本発明を適用してもよい。
【００５０】
図４は、本実施の形態による固体撮像素子の読み出し動作の一例を示すタイミングチャートである。なお、図１に示すように、ベイヤー配列が採用され、ｎ行目でかつｍ列目の画素１をＧ画素とし、ｎ＋１行目かつｍ列目の画素１をＲ画素とし、ｎ行目かつｍ＋１列目の画素１をＢ画素とし、ｎ＋１行目かつｍ＋１列目の画素１をＧ画素として説明する。また、ここでは、説明を簡単にするために、Ｂ画素とＧ画素は同じ感度で、Ｒ画素のみが感度が低いものとして説明する。
【００５１】
本実施の形態では、メカニカルシャッタ（図示せず）が所定の露光期間だけ開かれて各画素１のフォトダイオードＰＤの電荷蓄積層に電荷が蓄積された後、各行が順次選択され、各行について順次同じ動作が行われていく。図４は、ｎ行目の画素１が選択され、引き続いてｎ＋１行目の画素１が選択された場合の動作を示している。また、図４では、制御信号φＶｇについては、ｍ列目とｍ＋１列目のみしか示していない。
【００５２】
期間Ｔ１において、垂直走査回路２によりｎ行目の画素１が選択され、ｎ行目のリセットパルスφＲＥＳ（ｎ）が低レベルに変化し、ｎ行目のリセットトランジスタＲＥＳがオフする。また、期間Ｔ１において、ｎ行目の選択パルスφＳＥＬ（ｎ）が高レベルに変化し、ｎ行目の選択トランジスタＳＥＬがオンする。ｎ行目の選択トランジスタＳＥＬのオンにより、ｎ行目の増幅トランジスタＡＭＰのソースは垂直出力線５に接続される。そして、ｎ行目の増幅トランジスタＡＭＰは、定電流源６によってソースフォロア回路として動作する。さらに、期間Ｔ１において、ｎ行目の画素のうち感度の高いＧ画素及びＢ画素の列（本例では、ベイヤー配列であるので、全列）の制御信号φＶｇ（ｍ列目のφＶｇ（ｍ）、ｍ＋１列目のφＶｇ（ｍ＋１）など）が高レベルとされる。その結果、期間Ｔ１において、高レベルの制御信号φＶｇが印加された列（ｍ列目、ｍ＋１列目など）の画素のフローティング容量部ＦＣの容量が大きくなって当該列の画素の変換ゲインＧが小さくなる。
【００５３】
期間Ｔ１が開始した後、期間Ｔ５において、ノイズ転送パルスφＴＮが高レベルに変化し、暗信号垂直転送トランジスタＴＮがオンし、リセット状態に対応するノイズ信号（暗信号）が暗信号蓄積容量ＣＮに蓄積される。この動作は、ｎ行目の全ての画素１に対して同時並列に実行される。この後、期間Ｔ６において、ｎ行目の転送パルスφＴＸ（ｎ）が高レベルに変化し、ｎ行目の転送トランジスタＴＸがオンする。ｎ行目の転送トランジスタＴＸのオンにより、ｎ行目のフォトダイオードＰＤで光電変換され蓄積されていた信号電荷が、対応するフローティング容量部ＦＣに転送される。これによって、フローティング容量部ＦＣの電圧は転送されてきた電荷量に応じた電圧となり、この電圧が増幅トランジスタＡＭＰのゲート電極３９に印加される。
【００５４】
次に、期間Ｔ１内の期間Ｔ７において、光信号転送パルスφＴＳが高レベルに変化し、光信号垂直転送トランジスタＴＳがオンし、光信号が光信号蓄積容量ＣＳに蓄積される。このとき、ｎ行目の画素のうち感度の高いＧ画素及びＢ画素の列の制御信号φＶｇ（ｍ列目のφＶｇ（ｍ）、ｍ＋１列目のφＶｇ（ｍ＋１）など）が高レベルとされて当該画素の変換ゲインＧが小さいので、低ゲインのＧ信号又はＢ信号がｎ行目の各列の画素信号として光信号蓄積容量ＣＳに蓄積される。この動作は、ｎ行目の全ての画素１に対して同時並列に実行される。
【００５５】
期間Ｔ１後の期間Ｔ２において、水平走査回路３からの制御信号φＨによる水平走査によって水平転送トランジスタＨＳ，ＨＮが列毎に順次オンされ、蓄積容量ＣＳ，ＣＮに蓄積されていた光信号及び暗信号が列毎に順次水平信号線７Ｓ，７Ｎに読み出され、差動出力アンプ８によってそれらの信号の差分が取られて外部へ出力される。このように差分をとることで、相関二重サンプリングが実現され、ノイズ信号が重畳された画素信号からノイズ成分が除去される。
【００５６】
次に、期間Ｔ３，Ｔ４において、ｎ行目に関して期間Ｔ１，Ｔ２に行われたのと同様の動作が、ｎ＋１行目について行われる。ただし、期間Ｔ３において、ｎ＋１行目の画素のうち感度の低いＲ画素の列の制御信号φＶｇ（ｍ列目のφＶｇ（ｍ）など）が低レベルとされる一方、ｎ＋１行目の画素のうち感度の高いＧ画素の列の制御信号φＶｇ（ｍ＋１列目のφＶｇ（ｍ＋１）など）が高レベルとされる。その結果、期間Ｔ３において、低レベルの制御信号φＶｇが印加された列（ｍ列目など）の画素のフローティング容量部ＦＣの容量が小さくなって当該列の画素の変換ゲインＧが大きくなる一方、高レベルの制御信号φＶｇが印加された列（ｍ＋１列目など）の画素のフローティング容量部ＦＣの容量が大きくなって当該列の画素の変換ゲインＧが小さくなる。したがって、低ゲインのＧ信号及び高ゲインのＲ信号が画素から得られる。
【００５７】
本実施の形態では、このようにして、高感度のＧ画素及びＢ画素からは低ゲインの画素信号を得ることができる一方、低感度のＲ画素からは高ゲインの画素信号を得ることができる。したがって、制御信号φＶｇの前記高レベル及び前記低レベルを適宜設定することで、各色の画素に対する対応色の入射光量が同じ場合に、各色の画素から得られる画素出力のレベルをほぼ同じにすることができ、ＲＧＢの感度の相違を補償して信号レベルを揃えることができる。
【００５８】
そして、本実施の形態では、制御信号φＶｇによりフローティング容量部ＦＣの容量値を調整することで、画素１の変換ゲインＧを調整し、これにより信号レベル調整を行うことができる。したがって、このような信号レベル調整は、増幅トランジスタＡＭＰのノイズやリセットノイズなどのノイズ成分の増幅を伴うものではないため、高いＳＮ比で信号レベル調整を行うことができる。よって、本実施の形態のようにＲＧＢの感度の相違の補償に適用した場合、その補償を高いＳＮ比で行うことができる。本実施の形態では、後段の信号処理回路で低感度のＲ画素の出力を増幅しなくても、ＲＧＢの感度の相違を補償することができるので、ＲＧＢの感度の相違を高いＳＮ比で補償することができる。
【００５９】
図５は、本実施の形態による固体撮像素子の変換ゲインＧと制御信号φＶｇとの関係の一例を示すグラフである。この例の場合、例えば、低感度のＲ画素に対して与える低レベルの制御信号φＶｇを０Ｖとし、高感度のＧ画素及びＢ画素に対して与える高レベルの制御信号φＶｇを５Ｖとすることができる。この場合、Ｒ画素に対して３７μＶ／ｅ−の高い変換ゲインＧが得られ、Ｇ画素及びＢ画素に対して２３μＶ／ｅ−の低い変換ゲインＧが得られる。図５から、φＶｇの電圧を自由に選ぶことによって、変換ゲインＧを調整できることがわかる。
【００６０】
以上、本発明の固体撮像素子をＲＧＢの感度の相違の補償に用いる例について説明した。しかしながら、本発明の固体撮像素子は、このような用途に限定されるものではなく、種々の信号レベル調整に用いることができる。
【００６１】
本実施の形態では、フローティング容量制御回路４は、同じ色の画素１にはその読み出し時において同じレベルの制御信号φＶｇを与えることで、同じ色の画素１のフローティング容量部ＦＣの容量値が、当該画素１からの信号読み出し時においてほぼ同じ値になるように、各画素１のフローティング容量部ＦＣのゲート電極３７に制御信号φＶｇを供給し、各色ごとにフローティング容量部ＦＣの容量値を制御している。そして、本実施の形態では、フローティング容量制御回路４は、高レベルと低レベルの２値の信号を制御信号φＶｇとして供給し、フローティング容量部ＦＣの容量値は２値のいずれかに調整されている。しかしながら、本発明は、このような例に限定されるものではない。
【００６２】
例えば、前記フローティング容量制御回路４は、外部からの指令信号に応じて、３値以上の多値の制御信号φＶｇあるいはアナログの制御信号φＶｇを出力し得るように構成してもよい。この場合、例えば、フローティング容量制御回路４が、カメラ内で当該固体撮像素子外から、ホワイトバランス調整指令信号を受けて、その指令信号に応じた制御信号φＶｇを各画素１に供給して、各色ごとにフローティング容量部ＦＣの容量値を制御することで、高いＳＮ比でホワイトバランスをとることができる。また、例えば、室内や夜間等においてストロボを使わずに高感度撮影を行う場合、カメラ内の当該固体撮像素子外からその旨の指令信号に応じて、通常撮影時に比べて、各画素の変換ゲインＧが高まるように制御信号φＶｇを制御することで、高いＳＮ比で高感度撮影を行うことができる。このとき、変換ゲインＧのダイナミックレンジが所望の範囲となるように、フローティングディフュージョン３１，３２の容量値やＭＯＳ容量ＭＣの容量値可変範囲などを適宜設定しておけばよい。これらの点は、後述する各実施の形態についても同様である。
【００６３】
［第２の実施の形態］
【００６４】
図６は、本発明の第２の実施の形態による固体撮像素子を示す概略断面図であり、図３に対応している。図６において、図３中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【００６５】
本実施の形態が前記第１の実施の形態と異なる所は、本実施の形態では、前記第１の実施の形態に比べて、ＭＯＳ容量ＭＣのゲート長（ゲート電極３７の図３中の左右方向の長さ）が長くなっている点のみである。
【００６６】
本実施の形態によっても、前記第１の実施の形態と同様の利点が得られる。また、本実施の形態によれば、前記第１の実施の形態に比べて、ＭＯＳ容量ＭＣの容量値の可変幅が大きくなり、ひいては、フローティング容量部ＦＣの容量値の可変幅が大きくなる。
【００６７】
［第３の実施の形態］
【００６８】
図７は、本発明の第３の実施の形態による固体撮像素子を示す概略断面図であり、図３に対応している。図７において、図３中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【００６９】
本実施の形態が前記第１の実施の形態と異なる所は、以下に説明する点のみである。前記第１の実施の形態では、前述したように、ＭＯＳ容量ＭＣにおけるゲート電極３７下の半導体領域（Ｐ型ウエル領域）の不純物濃度は、当該半導体領域のフローティングディフュージョン３２側からその反対側にかけて、ほぼ一定である。これに対して、本実施の形態では、図７に示すように、ＭＯＳ容量ＭＣにおけるゲート電極３７下の半導体領域（Ｐ型ウエル領域）のうちのフローティングディフュージョン３２側の領域６０ａの不純物濃度の方が、当該半導体領域のうちのその反対側の領域６０ｂの不純物濃度よりも低く設定されている。例えば、領域６０ａの不純物濃度はｐ型で１×１０１６／ｃｍ３であり、領域６０ｂの不純物濃度はｐ型で８×１０１６／ｃｍ３である。
【００７０】
このようにゲート電極３７下の半導体領域の不純物濃度を設定すると、領域６０ａと領域６０ｂとで反転層５０のできる電圧が異なるため、印加電圧（制御信号）φＶｇを上げていくと、まず、領域６０ａに反転層５０ができ、更に印加電圧φＶｇを上げていくと領域６０ｂにも反転層ができる。したがって、本実施の形態によれば、図８に示すように、前記第１の実施の形態に比べて、印加電圧φＶｇに対して変換ゲインＧを緩やかに変えることができ、ＭＯＳ容量ＭＣ（ひいては、フローティング容量部ＦＣ）の容量値の調整が容易になる。なお、図８は、本実施の形態による固体撮像素子の変換ゲインＧと制御信号φＶｇとの間係の一例を示すグラフである。図８には、第１の実施の形態による固体撮像素子の変換ゲインＧと制御信号φＶｇとの関係の一例（図５に示すものと同じ）も併せて記載してある。
【００７１】
以上の点以外については、本実施の形態によっても、前記第１の実施の形態と同様の利点が得られる。
【００７２】
なお、本実施の形態では、ゲート電極３７下の半導体領域の不純物濃度を２段階に段階的に変えたが、フローティングディフュージョン３２側の不純物濃度が相対的に低くなるように、３段階以上に段階的に変えてもよいし、連続的に変えてもよい。
【００７３】
［第４の実施の形態］
【００７４】
図９は、本発明の第４の実施の形態による固体撮像素子を示す概略断面図であり、図３に対応している。図９において、図３中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【００７５】
本実施の形態が前記第１の実施の形態と異なる所は、本実施の形態では、ＭＯＳ容量ＭＣのゲート電極３７下の半導体領域（Ｐ型ウエル領域）と隣接して配置されたＮ型拡散領域７０が追加され、フローティング容量部ＦＣが、フローティングディフュージョン３１，３２及びＭＯＳ容量ＭＣの他に、Ｎ型拡散領域７０による拡散容量も含んでいる点のみである。なお、Ｎ型拡散領域７０は、ゲート電極３７側の端部に、ＬＤＤ構造を構成する低不純物濃度のＮ型拡散領域７０ａを有しているが、このようなＬＤＤ構造は必ずしも必要ではない。
【００７６】
本実施の形態によれば、前記第１の実施の形態と同様の利点が得られる。また、本実施の形態では、制御信号φＶｇが小さければＭＯＳ容量ＭＣのゲート電極３７の下に反転層５０ができないため、フローティング容量部ＦＣの容量値には拡散領域７０による拡散容量の容量値は加わらない。これに対し、制御信号φＶｇが大きくなると、反転層５０を介して拡散領域７０がフローティングディフュージョン３２と繋がるため、フローティング容量部ＦＣの容量値には、拡散領域７０による拡散領域の容量値も加わる。したがって、本実施の形態によれば、前記第１の実施の形態に比べて、フローティング容量部ＦＣの容量値の可変幅が大きくなる。
【００７７】
ところで、一旦制御信号φＶｇが大きくなって拡散領域７０に電荷が蓄積された後に、制御信号φＶｇが小さくなってＭＯＳ容量ＭＣのゲート電極３７下の半導体領域に反転層５０ができなくなると、拡散領域７０に蓄積されていた電荷はそのまま拡散領域７０に残留することになる。したがって、当該残留電荷をそのまま放置するとすれば、次回に信号電荷が新たに拡散領域７０に蓄積されようとしたときに、新たな信号電荷が残留電荷に重畳されることになり、適切な電荷電圧変換が行われなくなってしまう。このため、前述した図４に示すタイミングチャートに従って動作させると、適切な電荷電圧変換が行われなくなってしまう。
【００７８】
そこで、本実施の形態による固体撮像素子は、図４に示すタイミングチャートによる動作に代えて、例えば、図１０に示すタイミングチャートによる動作が行われる。図１０に示す動作が図４に示す動作と異なる所は、期間Ｔ１，Ｔ３のような各行の行選択期間（各行の読み出し期間）の直前の各期間Ｔｒｅｓにおいて、全ての列の制御信号φＶｇを高レベルにする点のみである。期間Ｔｒｅｓにおいては、リセットパルスφＲＥＳが高レベルでリセットトランジスタＲＥＳがオンしている。したがって、期間Ｔｒｅｓにおいて、制御信号φＶｇを高レベルにすることで、ＭＯＳ容量ＭＣがなすトランジスタがオンになるので、拡散領域７０に蓄積されていた残留電荷が、ＭＯＳ容量ＭＣ及びリセットトランジスタＲＥＳを経由して排出され、当該残留電荷がリセットされる。よって、本実施の形態による固体撮像素子は、図１０に示すタイミングチャートによる動作を行うことで、適切な電荷電圧変換が行われることになる。
【００７９】
［第５の実施の形態］
【００８０】
図１１は、本発明の第５の実施の形態による固体撮像素子を示す概略断面図であり、図９に対応している。図１１において、図９中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【００８１】
本実施の形態による固体撮像素子が前記第４の実施の形態による固体撮像素子と異なる所は、ＭＩＭキャパシタ８０が追加されている点のみである。ＭＩＭキャパシタ８０は、金属電極８１，８２と、その間のシリコン酸化層等の絶縁層８３とから構成されている。ＭＩＭキャパシタ８０の一方の電極８１は、拡散領域７０と電気的に接続されている。したがって、本実施の形態によれば、フローティング容量部ＦＣは、フローティングディフュージョン３１，３２、ＭＯＳ容量ＭＣ及びＮ型拡散領域７０による拡散容量の他に、ＭＩＭキャパシタ８０も含んでいる。
【００８２】
本実施の形態によっても前記第４の実施の形態と同様の利点が得られる。しかも、本実施の形態によれば、ＭＩＭキャパシタ８０の分だけ、フローティング容量部ＦＣの容量値の可変幅が更に大きくなる。
【００８３】
なお、本実施の形態による固体撮像素子も、前記第４の実施の形態による固体撮像素子と同様に、図４に示すタイミングチャートによる動作に代えて、例えば、図１０に示すタイミングチャートによる動作が行われる。
【００８４】
［第６の実施の形態］
【００８５】
図１２は、本発明の第６の実施の形態による固体撮像素子の概略構成を示す回路図であり、図１に対応している。図１では３×３個の画素１を示しているのに対し、図１２では６×３個の画素１（３×３個の画素ブロック１０１）を示している。図１３は、図１２に示す固体撮像素子の２×２個の画素１（１×２個の画素ブロック１０１）を模式的に示す概略平面図であり、図２に対応している。図１４は、図１３中のＢ−Ｂ’線に沿った概略断面図である。図１５は、図１３中のＣ−Ｃ’線に沿った概略断面図である。図１２乃至図１５において、図１乃至図３中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【００８６】
本実施の形態が前記第１の実施の形態と異なる所は、列方向に隣り合う２つの画素１毎に、当該２つの画素１が１組のフローティング容量部ＦＣ、増幅トランジスタＡＭＰ、リセットトランジスタＲＥＳ及び選択トランジスタＳＥＬを共有している点と、これに伴って各要素の配置が変更されている点のみである。図１２及び図１３では、１組のフローティング容量部ＦＣ、増幅トランジスタＡＭＰ、リセットトランジスタＲＥＳ及び選択トランジスタＳＥＬを共有する２つの画素１を、画素ブロック１０１として示している。また、図１２及び図１３では、画素ブロック１０１内の上側の画素１のフォトダイオードＰＤ及び転送トランジスタＴＸをそれぞれ符号ＰＤＡ，ＴＸＡで示し、画素ブロック１０１内の下側の画素１のフォトダイオードＰＤ及び転送トランジスタＴＸをそれぞれ符号ＰＤＢ，ＴＸＢで示し、両者を区別している。また、転送トランジスタＴＸＡのゲート電極３６に供給される制御信号をφＴＸＡとし、転送トランジスタＴＸＢのゲート電極３６に供給される制御信号をφＴＸＢとし、両者を区別している。なお、図１ではｎは画素行を示しているが、図１２ではｎは画素ブロック１０１の行を示している。
【００８７】
図１６は、本実施の形態による固体撮像素子の読み出し動作の一例を示すタイミングチャートであり、図４に対応している。なお、ベイヤー配列が採用され、各画素のカラーフィルタの色が図１２に示すように設定されているものとする。ここでも、前記第１の実施の形態の場合と同様に、説明を簡単にするために、Ｂ画素とＧ画素は同じ感度で、Ｒ画素のみが感度が低いものとする。
【００８８】
本実施の形態では、メカニカルシャッタ（図示せず）が所定の露光期間だけ開かれて各画素ブロック１０１の各画素１のフォトダイオードＰＤＡ，ＰＤＢの電荷蓄積層に電荷が蓄積された後、画素ブロック１０１の各行が順次選択され、各行について順次同じ動作が行われていく。図１６は、ｎ行目の画素ブロック１０１が選択され、引き続いてｎ＋１行目の画素ブロック１０１が選択された場合の動作を示している。また、図１６では、制御信号φＶｇについては、ｍ列目とｍ＋１列目のみしか示していない。
【００８９】
図１６を図４と比較すると理解できるように、期間Ｔ１１，Ｔ１２において、ｎ行目の画素ブロック１０１の下側の画素１に関して、図４中の期間Ｔ１，Ｔ２とそれぞれ同様の動作が行われる。次に、期間Ｔ１３，Ｔ１４において、ｎ行目の画素ブロック１０１の上側の画素１に関して、図４中の期間Ｔ３，Ｔ４とそれぞれ同様の動作が行われる。その後、期間Ｔ１５，Ｔ１６，Ｔ１７，Ｔ１８において、ｎ＋１行目の画素ブロック１０１に関して、期間Ｔ１１，Ｔ１２，Ｔ１３，Ｔ１４とそれぞれ同様の動作が行われる。
【００９０】
したがって、本実施の形態によれば、２つの画素１が１組のフローティング容量部ＦＣ、増幅トランジスタＡＭＰ、リセットトランジスタＲＥＳ及び選択トランジスタＳＥＬを共有しているにも拘わらず、前記第１の実施の形態と同様に、各色の画素に対する対応色の入射光量が同じ場合に、各色の画素から得られる画素出力のレベルをほぼ同じにすることができ、ＲＧＢの感度の相違を補償して信号レベルを揃えることができ、前記第１の実施の形態と同様の利点が得られる。
【００９１】
そして、本実施の形態では、２つの画素１が１組のフローティング容量部ＦＣ、増幅トランジスタＡＭＰ、リセットトランジスタＲＥＳ及び選択トランジスタＳＥＬを共有しているので、１画素当たりのトランジスタ数を削減することができ、開口率を大きくすることができる。
【００９２】
また、本実施の形態では、図１３に示すように、画素ブロック１０１のうちの上側の画素１のフォトダイオードＰＤＡに対する、当該画素ブロック１０１の２つの画素１が共有する選択トランジスタＳＥＬ及び増幅トランジスタＡＭＰのそれぞれのゲート電極４０，３９の位置関係と、当該画素ブロック１０１のうちの下側の画素１のフォトダイオードＰＤＢに対する、当該画素ブロック１０１の２つの画素１が共有するリセットトランジスタＲＥＳ及びＭＯＳ容量ＭＣのそれぞれのゲート電極３８，３７の位置関係とが、ほぼ同じになっている。したがって、本実施の形態では、各フォトダイオードＰＤＡ，ＰＤＢに対して光学的な条件がほぼ同じになる。もし、ＭＯＳ容量ＭＣ（したがって、そのゲート電極３７）がなければ、フォトダイオードＰＤＡに対しては２つのゲート電極４０，３９が配置されるのに対し、フォトダイオードＰＤＢに対しては１つのゲート電極３８しか配置されないことになる。この場合、フォトダイオードＰＤＡ，ＰＤＢを外れた光は、フォトダイオードＰＤＡとフォトダイオードＰＤＢとでその近傍に配置されたゲート電極の配置状況の差によって、反射等に差が出てしまう。この差が出力差となって現れてしまい、画質が低下してしまう。これに対し、本実施の形態では、フォトダイオードＰＤＡとフォトダイオードＰＤＢとでその近傍に配置されたゲート電極の配置状況がほぼ同じであるので、画質の低下を抑制することができる。
【００９３】
本実施の形態では、列方向に隣り合う２つの画素１毎に、当該２つの画素１が１組のフローティング容量部ＦＣ、増幅トランジスタＡＭＰ、リセットトランジスタＲＥＳ及び選択トランジスタＳＥＬを共有しているが、本発明では、例えば、列方向に隣り合う３つ以上の所定数の画素１毎に、当該所定数の画素１が１組のフローティング容量部ＦＣ、増幅トランジスタＡＭＰ、リセットトランジスタＲＥＳ及び選択トランジスタＳＥＬを共有するようにしてもよい。
なお、前記第１の実施の形態と変形して前記第２乃至第５の実施の形態を得たとの同様に、本実施の形態を変形してもよい。
【００９４】
以上、本発明の各実施の形態について説明したが、本発明はこれらの実施の形態に限定されるものではない。
【００９５】
例えば、前記各実施の形態は適宜任意に組み合わせてもよい。例えば、前記第３の実施の形態と前記第４又は第５の実施の形態とを組み合わせてもよい。
【図面の簡単な説明】
【００９６】
【図１】本発明の第１の実施の形態による固体撮像素子の概略構成を示す回路図である。
【図２】図１に示す固体撮像素子の２×２個の画素を模式的に示す概略平面図である。
【図３】図２中のＡ−Ａ’線に沿った概略断面図である。
【図４】図１に示す固体撮像素子の読み出し動作の一例を示すタイミングチャートである。
【図５】図１に示す固体撮像素子の変換ゲインと制御信号φＶｇとの関係の一例を示すグラフである。
【図６】本発明の第２の実施の形態による固体撮像素子を示す概略断面図である。
【図７】本発明の第３の実施の形態による固体撮像素子を示す概略断面図である。
【図８】図７に示す固体撮像素子の変換ゲインと制御信号φＶｇとの関係の一例を示すグラフである。
【図９】本発明の第４の実施の形態による固体撮像素子を示す概略断面図である。
【図１０】図９に示す固体撮像素子の読み出し動作の一例を示すタイミングチャートである。
【図１１】本発明の第５の実施の形態による固体撮像素子を示す概略断面図である。
【図１２】本発明の第６の実施の形態による固体撮像素子の概略構成を示す回路図である。
【図１３】図１２に示す固体撮像素子の２×２個の画素１を模式的に示す概略平面図である。
【図１４】図１３中のＢ−Ｂ’線に沿った概略断面図である。
【図１５】図１３中のＣ−Ｃ’線に沿った概略断面図である。
【図１６】図１２に示す固体撮像素子の読み出し動作の一例を示すタイミングチャートである。
【符号の説明】
【００９７】
４  フローティング容量制御回路
ＰＤ  フォトダイオード
ＡＭＰ  増幅トランジスタ
ＲＥＳ  リセットトランジスタ
ＴＸ  転送トランジスタ
ＳＥＬ  選択トランジスタ
ＦＣ  フローティング容量部
ＭＣ  ＭＯＳ容量
【図１】
2008305983.tif 000003
【図２】
2008305983.tif 000004
【図３】
2008305983.tif 000005
【図４】
2008305983.tif 000006
【図５】
2008305983.tif 000007
【図６】
2008305983.tif 000008
【図７】
2008305983.tif 000009
【図８】
2008305983.tif 000010
【図９】
2008305983.tif 000011
【図１０】
2008305983.tif 000012
【図１１】
2008305983.tif 000013
【図１２】
2008305983.tif 000014
【図１３】
2008305983.tif 000015
【図１４】
2008305983.tif 000016
【図１５】
2008305983.tif 000017
【図１６】
2008305983.tif 000018