(57)【要約】【課題】回路の安定化を損なうことなく、受動素子型のインダクタンスを使用した場合に比べてサイズが大幅に小さい増幅回路を提供する。【解決手段】信号増幅用半導体トランジスタ1と、信号増幅用半導体トランジスタを安定に動作させるための安定化回路と、を備える増幅器であって、安定化回路は、信号増幅用半導体トランジスタ1の接地端子4とグランド6との間に接続され、周波数の増大に伴って、出力インピーダンスが増大する安定化用半導体トランジスタ7を備える。【選択図】図２
2008211477.tif 000002
【特許請求の範囲】
【請求項１】
信号増幅用半導体トランジスタと、前記信号増幅用半導体トランジスタを安定に動作させるための安定化回路と、を備える増幅器であって、
前記安定化回路は、前記信号増幅用半導体トランジスタの接地端子とグランドとの間に接続され、周波数の増大に伴って、出力インピーダンスが増大する安定化用半導体トランジスタを備えることを特徴とする増幅器。
【請求項２】
前記安定化用半導体トランジスタは、制御端子に印加する電圧に応じて出力インピーダンスが変化する請求項１に記載の増幅器。
【請求項３】
前記安定化用半導体トランジスタは、電界効果型トランジスタである請求項１または２に記載の増幅器。
【請求項４】
前記安定化用半導体トランジスタは、ＨＥＭＴである請求項３に記載の増幅器。
【請求項５】
前記安定化用半導体トランジスタは、接合型トランジスタである請求項１または２に記載の増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は増幅器に関し、特に小型で安定に動作する広帯域増幅器に関する。
【背景技術】
【０００２】
特許文献１及び２に記載されるように、数百ＭＨｚ以上の高周波信号まで動作する広帯域増幅器では、信号増幅用半導体トランジスタの端子にインダクタンスを接続して安定な動作が行われるようにしている。
【０００３】
図１は、信号増幅用半導体トランジスタと、インダクタンスで構成される安定化回路と、を有する増幅回路器の従来例の構成を示す図である。図１において、参照番号１は電界効果トランジスタ（以下ＦＥＴと称す）を、２はＦＥＴ１のゲート端子を、３はＦＥＴ１のドレイン端子を、４はＦＥＴ１のソース端子を、５は配線等で形成されたインダクタンスを、６は接地導体を、示す。
【０００４】
増幅用素子としてＦＥＴ１の代わりに、バイポーラトランジスタ（以下ＢＪＴと称す）を使用する場合もあり、その場合の参照番号２はＢＪＴのベース、３はＢＪＴのコレクタ、４はＢＪＴのエミッタ端子に対応する。
【０００５】
インダクタンス５を含めてＦＥＴ１の動作が安定になる条件を考える。以下に示す式（１）から（４）は、インダクタンス５を含むＦＥＴ１のゲート端子２から見込んだ入力インピーダンスＺINを表す式である。
【０００６】
【数１】
2008211477.tif 000003
【０００７】
入力インピーダンスＺINの実成分Ｒｅ（ＺIN）は式（２）で表される。
【０００８】
ＦＥＴ１の動作が安定になるには、実成分Ｒｅ（ＺIN）が式（５）の条件、すなわち実成分Ｒｅ（ＺIN）が０Ωより大きくならなければならない。
【０００９】
式（５）で、ｇｍ、ＬS、Ｃｇｓが全て正になれば、式（５）は常に０以上の値有することになる。したがってＦＥＴ１の動作は安定化される。
【００１０】
【特許文献１】特開２００３−２８３２６３
【特許文献２】特開２００４−１９３６８５
【発明の開示】
【発明が解決しようとする課題】
【００１１】
図１に示した増幅回路において安定化回路として用いられるインダクタンスは、一般的に電圧印加を必要としない受動素子であるが、これをＩＣチップ内に形成する場合、特許文献１及び２に記載されるように、配線を使ってインダクタンスを構築するか、あるいは、信号増幅用トランジスタと別の異なる基板上にチップインダクタを設けて構成していた。
【００１２】
しかしながら、トランジスタを動作させる周波数が低い場合、インダクタンスの効果を十分に得るためには、非常に大きなインダクタンスが必要となり、その寸法は非常に大きくなり、ＩＣチップの面積の殆どがインダクタンスによって占有され、また外部へ搭載する場合、インダクタンスを搭載するための面積が必要になるといった問題があった。例えば、特許文献１の図５参照のこと。
【００１３】
本発明は、回路の安定化を損なうことなく、受動素子型のインダクタンスを使用した場合に比べてサイズが大幅に小さい増幅回路を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するために、本発明の増幅回路は、周波数の増大に伴って出力インピーダンスが増大する安定化用半導体トランジスタを、信号増幅用トランジスタの接地端子へ接続して安定化回路として利用することを特徴とする。
【００１５】
安定化用トランジスタは、信号周波数の増大に伴い、その出力インピーダンスが増大するため、インダクタンスと同等の作用を生み出す。しかも、受動素子型のインダクタンスに比べてサイズを大幅に小さくでき、増幅用トランジスタと同等のサイズにできる。
【発明の効果】
【００１６】
本発明によれば、周波数の増大に伴って出力インピーダンスが増大する半導体トランジスタを安定化回路として使用するので、受動素子型のインダクタンスと同等の機能を、受動素子型のインダクタンスに比べてサイズが大幅に小さいトランジスタで実現できるため、増幅回路のサイズを大幅に小さくできる。
【発明を実施するための最良の形態】
【００１７】
以下、添付の図面を参照して本発明の実施例を説明する。
【００１８】
図２に、本発明の実施例の増幅回路の構成を示す。実施例の増幅回路は、図１の従来の増幅回路を類似した構成を有するが、安定化回路を構成するインダクタンス５の代わりに、周波数の増大に伴って出力インピーダンスが増大する安定化用ＦＥＴ７を、安定化回路として図示のように接続していることが異なる。図２で、参照番号８は安定化用ＦＥＴ７のゲート端子を、９は安定化用ＦＥＴ７のドレイン端子を、１０は安定化用ＦＥＴ７のソース端子を、１１は安定化用ＦＥＴ７のゲート電位を固定するための抵抗を、１２はゲート電圧制御端子を、示す。
【００１９】
本実施例の半導体トランジスタである安定化用ＦＥＴ７として、例えば、リン化インジウム基板上に作製された高電子移動度トランジスタ（ＩｎＰ  ＨＥＭＴ (High Electron Mobility Transistor)）を利用する。図３はＩｎＰ  ＨＥＭＴの電流電圧特性の一例であり、図４はドレインソース間電圧Ｖｄｓが１．４Ｖ、ゲート・ソース間電圧Ｖｇｓが０Ｖの時の入出力反射係数の周波数依存性を示すスミス図（チャート）であり、掃引周波数は２５０ＭＨｚから１１０ＧＨｚである。
【００２０】
スミスチャートにおいて上半分の領域は、トランジスタがインダクタンス（Ｌ）性を示し、下半分の領域は容量性を示す。このＩｎＰ  ＨＥＭＴの出力反射係数S22の特性を見てみると、２５０Ｈｚから１ＧＨｚまでの部分が上半分にあり、インピーダンスが誘導性、即ち、インダクタンスとして動作することが分かる。
【００２１】
また、このＩｎＰ  ＨＥＭＴの２５０Ｈｚから１ＧＨｚまでの出力反射係数S22はゲート電圧を変更することで、そのインピーダンスを変化させることができ、増幅回路の安定度を変えることができる。
【００２２】
図５にＩｎＰ  ＨＥＭＴ安定化回路を接続した信号増幅用ＩｎＰ  ＨＥＭＴのゲート端子から見込んだインピーダンスの実成分Ｒｅ（ＺIN）の周波数依存性を示す。また一緒に、配線により形成したインダクタンスがある場合の特性、およびインダクタンスを接続しない場合の特性を比較のために示してある。
【００２３】
本実施例で使用しているＩｎＰ  ＨＥＭＴは受動素子型のインダクタを利用した場合に比べて非常に大きい実抵抗を実現できている。
【００２４】
なお、上記実施例ではＦＥＴを使用しているが、トランジスタとして同等の特性が得られるものであれば何でもよい。例えばＢＪＴでも構わない。ＦＥＴの代わりにＢＪＴを使用する場合、図２において、参照番号８はＢＪＴのベース端子、９はＢＪＴのコレクタ端子、１０はＢＪＴのエミッタ端子、１１はＢＪＴのベース電位を固定するための抵抗に対応する。
【００２５】
以上説明したように、周波数の増大に伴って出力インピーダンスが増大する半導体トランジスタを安定化回路として使用することにより、受動素子で構成していたインダクタンスをトランジスタで構成することができるため、インダクタンス機能を有する部分の占有面積が大幅に小さくなる。
【００２６】
図６は、受動素子型インダクタンスを使用した従来例と本実施例における実際のＩＣチップ内のレイアウトを示す図であり、（Ａ）が従来例のレイアウトを、（Ｂ）が本実施例のレイアウトを示す。図において、参照番号２０が増幅用トランジスタを、２１が安定化用トランジスタを、２２が受動素子型インダクタンスを示す。安定化の度合いは、図５に示す通り、従来回路に対して本発明回路では約２倍改善しているパターンで比較をしている。従来回路の面積が４２０ｘ４３０平方μmであるのに対し、本発明の回路では２０ｘ５０平方μmであり、約１／１８０の面積比になり、ＩＣチップ面積が大幅に縮小している。
【産業上の利用可能性】
【００２７】
本発明は、半導体トランジスタを使用して増幅回路に適用される。
【図面の簡単な説明】
【００２８】
【図１】従来の増幅回路の構成を示す図である。
【図２】本発明の実施例の増幅回路の構成を示す図である。
【図３】安定化用トランジスタのＩDS−ＶDS特性を示す図である。
【図４】安定化用トランジスタの入出力反射係数のスミスチャートである。
【図５】実施例と受動素子型インダクタンスを使用した従来例における入力インピーダンスの実部ＲＥ（ＺIN）を比較するグラフである。
【図６】実施例と受動素子型インダクタンスを使用した従来例における増幅回路のレイアウトを示す図である。
【符号の説明】
【００２９】
１    信号増幅用トランジスタ（ＦＥＴ）
２    ゲート端子
３    ドレイン端子
４    ソース端子
５    受動素子型インダクタンス
７    安定化用トランジスタ（ＦＥＴ）
８    ゲート端子
９    ドレイン端子
１０    ソース端子
【図１】
2008211477.tif 000004
【図２】
2008211477.tif 000005
【図３】
2008211477.tif 000006
【図４】
2008211477.tif 000007
【図５】
2008211477.tif 000008
【図６】
2008211477.tif 000009