(57)【要約】【課題】  液晶表示装置において、多層配線化による額縁領域の狭小化を実現すると同時に、配線カップリングの形成やＬＤＤ領域のキャリアの誘起を解消可能とする。【解決手段】  液晶表示パネル１の額縁領域に薄膜トランジスタを含む駆動回路が形成されている。配線として、第１配線１８と、第１配線１８上に第２層間絶縁膜１９を介して形成される第２配線２０を有する。薄膜トランジスタと重なる位置に形成される第２配線２０は、薄膜トランジスタのソース領域１３Ａまたはドレイン領域１３Ｂと重なる位置であって、ゲート電極１５及び低濃度不純物拡散領域（ＬＤＤ領域１３Ｃ，１３Ｄ）とは重ならない位置に配置されている。あるいは、第２配線２０と薄膜トランジスタのゲート電極１５間の距離Ｂが第１配線１８とゲート電極１５間の距離よりも大とされている。【選択図】  図４
2008185819.tif 000002
【特許請求の範囲】
【請求項１】
液晶表示パネルの額縁領域に薄膜トランジスタを含む駆動回路が形成されてなる液晶表示装置であって、
少なくとも第１配線と、当該第１配線上に層間絶縁膜を介して形成される第２配線を有し、
薄膜トランジスタと重なる位置に形成される第２配線は、前記薄膜トランジスタのソース領域またはドレイン領域と重なる位置であって、ゲート電極及び低濃度不純物拡散領域とは重ならない位置に配置されていることを特徴とする液晶表示装置。
【請求項２】
前記ソース領域またはドレイン領域におけるボロン濃度またはリン濃度が１×１０１９／ｃｍ３以上であることを特徴とする請求項１記載の液晶表示装置。
【請求項３】
液晶表示パネルの額縁領域に薄膜トランジスタを含む駆動回路が形成されてなる液晶表示装置であって、
少なくとも第１配線と、当該第１配線上に層間絶縁膜を介して形成される第２配線を有し、
前記第２配線と薄膜トランジスタのゲート電極間の距離が第１配線と前記ゲート電極間の距離よりも大であることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、額縁領域に駆動回路が形成された液晶表示装置に関するものであり、特に、前記駆動回路が多層配線化された液晶表示装置の改良に関する。
【背景技術】
【０００２】
アクティブマトリックス型液晶表示素子においては、１画素の液晶を駆動するのに１つの薄膜トランジスタが必要であり、多結晶シリコン（ポリシリコン）をチャンネル層に使用した多結晶薄膜トランジスタをガラス基板上に形成する技術が開発されている。プロセス技術の進歩により、低いプロセス温度でガラス基板上に高性能な多結晶薄膜トランジスタを形成することが可能になっている。
【０００３】
多結晶シリコン膜を用いた液晶表示パネルの製造においては、前記の通りドライバー回路や電源回路等、駆動回路を構成する薄膜トランジスタを基板上に作り込むことが行われており、例えば外付け集積回路（ＩＣ）として設置していた駆動回路についても、液晶表示パネルの額縁領域に作り込むようになってきている。
【０００４】
この場合、液晶表示パネルの周囲に配線形成等のために必要となる額縁領域の狭小化が大きな課題となる。液晶トランジスタアレイにおいて回路内蔵を行おうとすると、薄膜トランジスタ個数及び配線数が大きくなるため、前記額縁領域の幅を大きくせざるを得ない。従来のように信号線を１層構造の配線で形成した場合、配線を平行にレイアウトするしかなく、配線の占める面積が大きくなり、額縁領域を縮小することは難しい。額縁領域の狭小化を実現するためには、例えば配線を微細化することが考えられるが、配線を微細化すると配線抵抗の増加が問題になるおそれがある。そこで、配線を多層化（２層化）することが検討されている（例えば、特許文献１等を参照）。
【０００５】
特許文献１には、表示部と額縁部を有するアレイ基板を備え、前記表示部は、複数の配線と、前記配線と接続された複数の薄膜トランジスタとを備え、前記額縁部は、前記薄膜トランジスタを駆動する駆動回路を備え、前記配線は、第１配線材料によって形成された第１配線層と、第１配線層上に形成された第２配線層とを備える画像表示装置が開示されている。特許文献１記載の発明では、配線を第１配線層と第２配線層とから構成するとともに、これら配線層において微細化に適した材料及び低抵抗な材料を役割に応じて使い分けることで、狭額縁化を実現している。
【特許文献１】特開２００２−２９７０５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
前述のような多層配線化は、額縁領域を狭小化する上で有効であるが、薄膜トランジスタの動作の劣化や不安定化の原因となるおそれもある。例えば、多層配線化により薄膜トランジスタ上に第２配線層として信号線を形成した場合、薄膜トランジスタのゲート電極近傍の上部に層間絶縁膜を介して配線が形成されることになり、ゲート電極と前記信号線の間に配線カップリングが形成され、薄膜トランジスタの動作が劣化したり不安定化する。あるいは、低濃度不純物領域（ＬＤＤ領域）にキャリアが誘起され、やはり薄膜トランジスタの動作が劣化したり不安定化する。
【０００７】
本発明は、このような従来の実情に鑑みて提案されたものであり、多層配線化による額縁領域の狭小化を実現すると同時に、配線カップリングの形成やＬＤＤ領域のキャリアの誘起を解消可能とし、回路動作が安定で狭額縁化された液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
前述の目的を達成するために、本願の第１の発明の液晶表示装置は、液晶表示パネルの額縁領域に薄膜トランジスタを含む駆動回路が形成されてなる液晶表示装置であって、少なくとも第１配線と、当該第１配線上に層間絶縁膜を介して形成される第２配線を有し、薄膜トランジスタと重なる位置に形成される第２配線は、前記薄膜トランジスタのソース領域またはドレイン領域と重なる位置であって、ゲート電極及び低濃度不純物拡散領域とは重ならない位置に配置されていることを特徴とする。
【０００９】
第１の発明の液晶表示装置においては、額縁領域に形成される駆動回路を構成する配線が多層配線化されているので、配線引き回しの自由度が高まり、上層配線を下層配線や薄膜トランジスタと重ねて配置することで、駆動回路の設置面積（額縁領域の面積）が大幅に削減される。また、薄膜トランジスタと重なる位置に形成される第２配線にあっては、ゲート電極及び低濃度不純物拡散領域（ＬＤＤ領域）とは重ならない位置に配置されているので、ＬＤＤ領域にキャリアが誘起されることもない。したがって、薄膜トランジスタの動作が劣化したり不安定化することはない。
【００１０】
一方、本願の第２の発明の液晶表示装置は、液晶表示パネルの額縁領域に薄膜トランジスタを含む駆動回路が形成されてなる液晶表示装置であって、前記駆動回路において、少なくとも第１配線と、当該第１配線上に層間絶縁膜を介して形成される第２配線を有し、前記第２配線と薄膜トランジスタのゲート電極間の距離が第１配線と前記ゲート電極間の距離よりも大であることを特徴とする。
【００１１】
第２の発明の液晶表示装置においても、額縁領域に形成される駆動回路を構成する配線が多層配線化されているので、駆動回路の設置面積が大幅に削減されることは先の第１の発明の液晶表示装置と同様である。第２の発明の液晶表示装置では、第２配線と薄膜トランジスタのゲート電極間の距離が第１配線とゲート電極間の距離よりも大とされているので、第２配線とゲート電極間における配線カップリングの形成が抑えられ、これにより薄膜トランジスタの動作の劣化や不安定化が解消される。
【発明の効果】
【００１２】
本発明の液晶表示装置によれば、層配線化による額縁領域の狭小化を実現すると同時に、配線カップリングの形成やＬＤＤ領域のキャリアの誘起を解消することが可能であり、回路動作が安定で狭額縁化された液晶表示装置を提供することが可能である。
【発明を実施するための最良の形態】
【００１３】
以下、本発明を適用した液晶表示装置の実施形態について、図面を参照して詳細に説明する。
【００１４】
液晶表示装置は、図１に示すように、アレイ基板２と対向基板３により構成される液晶表示パネル１を備え、これらアレイ基板２と対向基板３の間の液晶層をアレイ基板２上に形成された薄膜トランジスタ（画素トランジスタ）をスイッチング素子として駆動することで、画像の表示が行われる。
【００１５】
ここで、表示領域Ｈにおいては、アレイ基板２に各画素に対応して画素電極がマトリクス状に形成されるとともに、画素電極の行方向に沿って走査線が形成され、列方向に沿って信号線が形成されている。さらに、各走査線と信号線の交差位置に前記画素トランジスタが形成されている。
【００１６】
一方、アレイ基板２の周辺領域（液晶表示パネル１の額縁領域）には、アレイ基板２に配列形成される信号線に駆動信号を供給する信号線駆動回路４や、走査線に駆動信号を供給する走査線駆動回路５等の駆動回路が形成されている。これら駆動回路は、複数の薄膜トランジスタと、これら薄膜トランジスタ接続される配線等から構成されている。
【００１７】
図２は、液晶表示パネル１の額縁領域に形成された駆動回路の一部を示す概略断面図である。額縁領域に形成される駆動回路は、複数の薄膜トランジスタを備えているが、これら薄膜トランジスタは、例えばポリシリコンを活性層としてアレイ基板２上に直接形成されている。すなわち、前記薄膜トランジスタは、ガラス基板１１上にアンダーコート層１２を介して多結晶半導体層（ポリシリコン層）１３を形成し、当該多結晶半導体層１３を活性層（チャネル層）として利用することにより構成されている。
【００１８】
ガラス基板１１上には、前記の通りアンダーコート層１２が形成されるが、これはガラス基板１１の表面の傷や穴等を塞いで平坦化すること、ガラス基板１１に含まれる不純物の多結晶半導体層１３への拡散を防止すること等を目的に形成されている。このアンダーコート層１２は、例えばシリコン酸化膜やシリコン窒化膜等を成膜することにより形成されるが、例えば、熱処理により流動化する流動化樹脂からなる平坦化層と、不純物の拡散を防止する被覆層とからなる積層構造とすることも可能である。あるいは、前記ガラス基板１１が平坦化に優れ、含まれる不純物も少ない場合には、前記アンダーコート層１２を省略することも可能である。
【００１９】
前記アンダーコート層１２上に形成される多結晶半導体層１３は、例えばプラズマＣＶＤ法により成膜された非晶質シリコン（ａ−Ｓｉ）をアニールした後、レーザ照射等によって多結晶化することにより形成されるものである。この多結晶半導体層１３は、エッチングにより島状に素子分離されている。なお、本実施形態の場合、前記多結晶半導体層１３はｎチャンネル型薄膜トランジスタに対応するものであり、各多結晶半導体層１３には、不純物注入によりソース領域１３Ａ，及びドレイン領域１３Ｂが形成されており、さらにＬＤＤ領域（低濃度不純物拡散領域）１３Ｃ、１３Ｄが形成されている。
【００２０】
前記多結晶半導体層１３のチャネル上には、ゲート絶縁膜１４を介してゲート電極１５が形成され、さらには薄膜トランジスタと他の回路とを結ぶ配線が形成されているが、本実施形態においては、前記配線が多層配線化（２層配線化）されている。具体的には、ゲート電極１５上に第１層間絶縁膜１６及び平坦化膜１７を介して第１配線１８が形成されるとともに、第１配線１８上に第２層間絶縁膜１９を介して第２配線２０が形成されている。そして、これら配線のうち、下層配線である第１配線１８が第１層間絶縁膜１６及び平坦化膜１７に形成したコンタクトホールを介して薄膜トランジスタのソース領域１３Ａ，あるいはドレイン領域１３Ｂと接続されている。第２配線２０は、第２層間絶縁膜１９に形成したコンタクトホールを介して第１配線１８と任意の位置で接続されているが、第１配線１８と接続されることなく独立に形成されるものであってもよい。
【００２１】
ここで、前記配線を２層配線化したのは、額縁領域の狭小化のためである。図３（ａ）に示すように、配線を単層配線（第１配線１８のみ）とした場合、第１配線１８同士を交差させることはできず、薄膜トランジスタ上に形成することも難しい。したがって、配線引き回しのためにある程度の面積が必要であり、額縁領域を狭小化することが難しくなる。２層配線化すれば、例えば第１配線１８と第２配線２０を交差させることが可能であり、第２配線２０を薄膜トランジスタと重なる位置に形成することも可能となるので、配線の自由度が増し、配線引き回しのための面積を大幅に削減することが可能になる。
【００２２】
図３（ｂ）は、２層配線化し、第２配線２０を薄膜トランジスタのゲート電極１５やＬＤＤ領域１３Ｃ，１３Ｄと重なる位置に形成した状態を示すものである。第２配線２０を薄膜トランジスタのゲート電極１５やＬＤＤ領域１３Ｃ，１３Ｄと重なる位置に形成することで、配線引き回しに必要な面積が大幅に削減され、額縁領域を狭小化する上で有利である。
【００２３】
ただし、図３（ｂ）に示すように、第２配線２０が薄膜トランジスタのＬＤＤ領域１３Ｃ，１３Ｄと重なる位置に形成されると、ＬＤＤ領域にキャリアが誘起され、薄膜トランジスタの特性が劣化したり、動作が不安定になるおそれがある。また、第２配線２０が薄膜トランジスタのゲート電極１５と近い位置に形成されていると、第２配線２０とゲート電極１５間の配線カップリングにより容量が形成され、やはり薄膜トランジスタの特性が劣化したり、動作が不安定になるおそれがある。
【００２４】
そこで、本実施形態の液晶表示装置においては、先ず第１に、第２配線２０の形成位置を規制することで、前記ＬＤＤ領域にキャリアが誘起されるのを防止するようにしている（要件１）。具体的には、図４に示すように、第２配線２０を薄膜トランジスタのＬＤＤ領域１３Ｃ，１３Ｄとは重ならない位置（図中、破線よりも外側位置）に形成する。これにより、ＬＤＤ領域におけるキャリアの誘起が解消される。
【００２５】
なお、前記第２配線２０の形成位置の基準となる破線位置（ＬＤＤ領域とソース・ドレイン領域との境界）については、不純物濃度１×１０１９／ｃｍ３を境に決めることができる。ソース領域またはドレイン領域における不純物濃度（ボロン濃度またはリン濃度）が１×１０１９／ｃｍ３以上であれば、この上に重ねて第２配線を形成しても、キャリアが誘起されることはない。一方、不純物濃度が１×１０１９／ｃｍ３未満のＬＤＤ領域と重なる位置に第２配線２０を形成すると、キャリアの誘起が問題になるおそれがある。
【００２６】
前記第２配線２０は、図４の破線位置よりも外側であれば任意の位置に形成することができるが、薄膜トランジスタから外れる位置に形成したのでは、配線引き回しの面積を削減するという目的を達成することができない。したがって、前記第２配線２０は、駆動回路を構成する薄膜トランジスタの少なくとも１つにおいて、薄膜トランジスタと重なる位置に形成する必要がある。この場合、第２配線２０は、不純物濃度が１×１０１９／ｃｍ３未満であるＬＤＤ領域１３Ｃ，１３Ｄと重ならず、不純物濃度が１×１０１９／ｃｍ３以上のソース領域１３Ａあるいはドレイン領域１３Ｂと重なる位置に配置すればよい。これにより、配線引き回しの面積を大幅に削減しながら、薄膜トランジスタの特性の劣化や動作の不安定化を防ぐことができる。
【００２７】
また、本実施形態においては、第２に、第２配線２０と薄膜トランジスタのゲート電極１５間の距離を第１配線１８と前記ゲート電極１５間の距離よりも大とすることで、第２配線２０とゲート電極１５間の配線カップリングにより容量が形成されるのを防止するようにしている（要件２）。
【００２８】
すなわち、図２において、ゲート電極１５から第１配線１８までの距離を距離Ａ、ゲート電極１５から第２配線２０までの距離を距離Ｂとしたときに、距離Ａ＜距離Ｂとなるように設定している。前記距離Ｂを大きくするためには、例えば第２層間絶縁膜１９の厚さを厚くすればよい。これにより、第２配線２０とゲート電極１５間の配線カップリングの影響を小さくすることができ、薄膜トランジスタの特性の劣化や動作の不安定化を防ぐことができる。
【００２９】
前述の要件１（第２配線２０をＬＤＤ領域１３Ｃ，１３Ｄと重ならない位置に形成。）と要件２（第２配線２０と薄膜トランジスタのゲート電極１５間の距離Ｂを第１配線１８と前記ゲート電極１５間の距離Ａよりも大とする。）は、それぞれ単独に実施してもよいが、これら要件を併せて実施することで、薄膜トランジスタの特性の劣化や動作の不安定化を効果的に防止することが可能である。
【００３０】
以上のように、本実施形態の液晶表示装置においては、第２配線２０をＬＤＤ領域１３Ｃ，１３Ｄと重ならない位置に形成しているので、額縁領域を狭小化しながら回路動作を安定化することが可能である。同様に、第２配線２０と薄膜トランジスタのゲート電極１５間の距離Ｂを第１配線１８と前記ゲート電極１５間の距離Ａよりも大とすることで、額縁領域を狭小化しながら回路動作を安定化することが可能である。
【００３１】
図５は、リングオシレータ回路への適用例を示すものである。リングオシレータ回路は、インバータを奇数個リング状に繋げた回路であり、リングの長さに応じた周波数で発振する。本例の場合、各インバータがｎ−チャンネルＴＦＴ２１及びｐ−チャンネルＴＦＴ２２により構成されている。第１配線は、電源配線２３ａや、インバータ間を繋ぐ信号線２３ｂ等から構成されている。
【００３２】
このような構成のリングオシレータ回路において、第１配線のうちの電源配線２３ａと重ねて第２配線２５を形成すれば、配線引き回し面積を大幅に削減することができる。この場合にも、第２配線２５は、ｎ−チャンネルＴＦＴ２１及びｐ−チャンネルＴＦＴ２２のＬＤＤ領域より外側位置（図中、破線よりも外側位置）に配置形成する。これにより、ＬＤＤ領域におけるキャリアの誘起を解消することができ、薄膜トランジスタ（ｎ−チャンネルＴＦＴ２１及びｐ−チャンネルＴＦＴ２２）の特性の劣化や動作の不安定化を防ぐことができる。
【００３３】
また、前記リングオシレータ回路においては、電源配線２３ａと重ねて第２配線２５を形成することに加えて、インバータ間を繋ぐ信号線２３ｂ上に第２配線２５を形成しないことも重要である。第２配線２５を前記信号線２３ｂ上に重ねて形成すると、配線カップリングの影響で駆動能力が低下するおそれがある。
【実施例】
【００３４】
以下、本発明の具体的な実施例について説明する。
【００３５】
（実験１）
本実験例においては、先ず、ガラス基板上にポリシリコン層を膜厚５０ｎｍで形成し、ゲート絶縁膜を膜厚１００ｎｍで全面に成膜した。次いで、その上にゲート配線材料をスパッタにより膜厚３００ｎｍで成膜した。続いて、リソグラフィ工程によって、レジスト塗布工程、露光工程、現像工程を行い、エッチングのためのレジストマスクを形成し、前記レジストをマスクにドライエッチングでゲート電極を形成した。
【００３６】
ゲート電極のエッチングの後、ゲート電極をマスクとて不純物のドーピング（Ｎ−ドーピング）を行ない、ソース・ドレイン領域及びＬＤＤ領域を形成した。ソース・ドレイン領域における不純物濃度は１．３×１０２０／ｃｍ３、ＬＤＤ領域における不純物濃度は５×１０１３／ｃｍ３とした。
【００３７】
さらに、第１層間絶縁膜を介してソース・ドレイン領域と接続される第１配線を形成するとともに、第１配線上に第２層間絶縁膜を介して第２配線を形成した。この第２配線の形成位置をゲート電極及びＬＤＤ領域と重なる位置とした場合（比較例１）と、ＬＤＤ領域の外側に形成した場合（実施例１）について、薄膜トランジスタの特性を計測した。計測した特性は、ｎ−チャンネルＴＦＴのしきい値電圧（Ｖｔｈ）及び電界効果移動度である。その結果、比較例１ではしきい値電圧が０．９Ｖ〜１．３Ｖ、電界効果移動度が１３０ｃｍ２・Ｖ／ｓ〜１３８ｃｍ２・Ｖ／ｓと特性のばらつきが見られたが、実施例１では、しきい値電圧が１．１Ｖ＊、電界効果移動度が１３５ｃｍ２・Ｖ／ｓであり、特性のばらつきはほとんど見られなかった。
【００３８】
（実験２）
図５に示すリングオシレータ回路において、第２配線を薄膜トランジスタのＬＤＤ領域上及びインバータ間を繋ぐ信号線上に重ねて形成した場合（比較例２）と、第２配線を薄膜トランジスタのＬＤＤ領域やインバータ間を繋ぐ信号線とは重ならないように形成した場合（実施例２）について、特性の評価を行った。評価は発振周波数について行った。その結果、比較例２では３．２ＭＨｚ、実施例２では５．０ＭＨｚであった。第２配線を形成しない場合（リファレンス）の発振周波数は５．１ＭＨｚであり、実施例２において動作速度の劣化が著しく小さいことがわかった。
【図面の簡単な説明】
【００３９】
【図１】液晶表示パネルの概略構成を示す斜視図である。
【図２】駆動回路の断面構造の一例を示す概略断面図である。
【図３】（ａ）は単層配線の場合の配線引き回し例を示す模式的な平面図であり、（ｂ）は２層配線の場合の配線引き回し例を示す模式的な平面図である。
【図４】第２配線の形成位置を示す模式的な平面図である。
【図５】リングオシレータ回路への適用例を示す概略平面図である。
【符号の説明】
【００４０】
１  液晶表示パネル、２  アレイ基板、３  対向基板、１１  ガラス基板、１２  アンダーコート層、１３  多結晶半導体層、１３Ａ  ソース領域、１３Ｂ  ドレイン領域、１３Ｃ，１３Ｄ  ＬＤＤ領域、１４  ゲート絶縁膜、１５  ゲート電極、１６  第１層間絶縁膜、１７  平坦化膜、１８  第１配線、１９  第２層間絶縁膜、２０  第２配線
【図１】
2008185819.tif 000003
【図２】
2008185819.tif 000004
【図３】
2008185819.tif 000005
【図４】
2008185819.tif 000006
【図５】
2008185819.tif 000007