(57)【要約】【課題】コンタクト部におけるＩＴＯの断切れの発生を抑制すること。【解決手段】かさ上げ層７は、アレイ基板１とソース信号配線２との間に形成され、かさ上げ層７の周縁部の一部または全部の領域が、ソース信号配線２の端部からはみ出して形成される。かさ上げ層７がソース信号配線２の端部からはみ出したはみ出し部７ａは、表面が緩やかに傾斜している。かさ上げ層７をソース信号配線２とアレイ基板１との間に形成することによって、ソース信号配線２の側面の逆テーパ状の窪みを原因とした、保護膜３のステップカバレッジの悪化を抑制する。ステップカバレッジが良好な保護膜３の上にＩＴＯ４が形成されるため、ソース信号配線２の周縁部付近における、ＩＴＯ４の断切れの発生を抑制することができる。【選択図】図３
2008191415.tif 000002
【特許請求の範囲】
【請求項１】
アレイ基板と対向基板との間の表示領域に液晶層が配置された液晶表示装置であって、
前記アレイ基板の上側に形成された信号配線または電極と、
前記信号配線または前記電極を被覆する保護膜と、
前記保護膜上に形成された、前記信号配線または前記電極と電気的に接続する電極配線と、
前記アレイ基板と前記信号配線または前記電極との間に形成された、半導体特性または絶縁特性を有するかさ上げ層とを備え、
前記かさ上げ層の周縁部の全部または一部の領域が、前記信号配線または前記電極の端部からはみ出している、液晶表示装置。
【請求項２】
前記周縁部の前記一部の領域が、前記信号配線または前記電極の終端部の外周の先端側からはみ出している、請求項１記載の液晶表示装置。
【請求項３】
前記かさ上げ層は、アモルファスシリコンの層である、請求項１記載の液晶表示装置。
【請求項４】
前記電極は、前記表示領域に形成されるスイッチング素子のドレイン電極であり、
前記電極配線は、画素電極であり、
前記かさ上げ層は、前記ドレイン電極とゲート絶縁膜との間に形成される、請求項１から３のいずれかに記載の液晶表示装置。
【請求項５】
前記信号配線の前記端部は、非表示領域に形成されたソース信号配線の終端部であり、
前記電極配線は、非表示領域に形成されたゲート信号配線と同じ層に形成された信号配線の終端部と、前記ソース信号配線の終端部とを接続する接続用電極であり、
前記かさ上げ層は、前記ソース信号配線とゲート絶縁膜との間に形成される、請求項１から３のいずれかに記載の液晶表示装置。
【請求項６】
アレイ基板と対向基板との間の表示領域に液晶層が配置された液晶表示装置の製造方法であって、
前記アレイ基板の上側に信号配線または電極を形成する信号配線／電極形成工程と、
前記信号配線または前記電極を被覆する保護膜を形成する保護膜形成工程と、
前記保護膜上に、前記信号配線または前記電極と電気的に接続する電極配線を形成する電極配線形成工程と、
前記アレイ基板と前記信号配線または前記電極との間に、半導体特性または絶縁特性を有するかさ上げ層を形成するかさ上げ層形成工程とを備え、
前記かさ上げ層の周縁部の全部または一部の領域が、前記信号配線または前記電極の端部からはみ出ている、液晶表示装置の製造方法。
【請求項７】
前記周縁部の前記一部の領域が、前記信号配線または前記電極の終端部の外周の先端側からはみ出している、請求項６記載の液晶表示装置の製造方法。
【請求項８】
前記かさ上げ層は、アモルファスシリコンの層である、請求項６記載の液晶表示装置の製造方法。
【請求項９】
前記電極は、前記表示領域に形成されるスイッチング素子のドレイン電極であり、
前記電極配線は、画素電極であり、
前記かさ上げ層は、前記ドレイン電極とゲート絶縁膜との間に形成される、請求項６から８のいずれかに記載の液晶表示装置の製造方法。
【請求項１０】
前記信号配線の前記端部は、非表示領域に形成されたソース信号配線の終端部であり、
前記電極配線は、非表示領域に形成されたゲート信号配線と同じ層に形成された信号配線の終端部と、前記ソース信号配線の終端部とを接続する接続用電極であり、
前記かさ上げ層は、前記ソース信号配線とゲート絶縁膜との間に形成される、請求項６から８のいずれかに記載の液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス型の液晶表示装置、およびその製造方法に関するものである。
【背景技術】
【０００２】
アクティブマトリクス型の液晶表示装置において、アレイ基板上の表示領域にスイッチング素子を形成する際に、ゲート信号配線およびゲート電極（以下、単にゲート信号配線という）と、ソース信号配線、ソース電極及びドレイン電極（以下、単にソース信号配線という）とが、それぞれ異なる層に形成される。しかし、ゲート信号配線と同じ層に形成された信号配線とソース信号配線とを接続する必要が生じる場合がある。
【０００３】
ゲート信号配線と同じ層に形成された信号配線とソース信号配線とを接続する場合、例えばＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）を用いた接続用電極を介して、ゲート信号配線と同じ層に形成された信号配線と、ソース信号配線とを接続する。ゲート信号配線と同じ層に形成された信号配線またはソース信号配線と、ＩＴＯとは、コンタクト部に形成されるコンタクトホールで接続される。このときソース信号配線とＩＴＯとを接続するコンタクト部において、ＩＴＯに接続不良（断切れ）が発生する場合がある。
【０００４】
以下に、コンタクト部におけるＩＴＯの断切れについての詳細を説明する。
【０００５】
図８（ａ）は、ソース信号配線とＩＴＯとを接続するためのコンタクト部を上から見た模式図である。図８（ｂ）は、図８（ａ）に示すコンタクト部のＰ−Ｐ断面図である。図８（ａ）および（ｂ）に示すコンタクト部では、コンタクトホール５を介して、ソース信号配線２とＩＴＯ４とが接続している。図８（ａ）および（ｂ）に示すコンタクト部において、一点鎖線で囲まれた領域Ｑで示すＩＴＯ４の段差部分において、断切れが発生する。
【０００６】
図９は、図８（ｂ）に示す領域Ｑを拡大した図である。以下、図９を用いて、ＩＴＯ４の断切れについて説明する。
【０００７】
図９に示すように、ソース信号配線２は、中間層２ｂにアルミニウムが用いられ、最上層２ａと最下層２ｃとには、チタンが用いられた三層構造となっている。
【０００８】
ソース信号配線２が形成される際に、アレイ基板１の上側に形成された三層構造の金属層に対してドライエッチングが行われる。一般に、アルミニウムのエッチングレートは、チタンのエッチングレートより大きい。このため、上記の三層構造のソース信号配線２に対してドライエッチングを行うと、最上層２ａおよび最下層２ｃよりも中間層２ｂのエッチングが進行する。
【０００９】
この結果、三層構造のソース信号配線２の側面の形状は、図９に示すように、中間層２ｂの部分が窪んだ、逆テーパ状の凹型となる。側面が逆テーパ状の凹型となったソース信号配線２に対して、ソース信号配線２とゲート絶縁膜９とを被覆する保護膜３を形成すると、保護膜３のステップカバレッジが悪くなる。保護膜３のステップカバレッジが悪い状態で、さらに保護膜３上にＩＴＯ４を形成すると、ＩＴＯ４の段差の部分に断切れ部６が発生する場合がある。この結果、断切れ部６によってＩＴＯ４の電気的接続が阻害され、ソース信号配線２に映像信号が流れなくなり、液晶表示装置の歩留まりが低下するという問題がある。
【００１０】
図１０は、上述したＩＴＯ４の断切れが発生する位置を示すための、液晶表示装置の概略図である。図１０に示す液晶表示装置には、表示領域３１と、ドライバＩＣ設置場所３２とを示している。上述したＩＴＯの断切れは、図１０に示す領域Ａ〜Ｃのどこでも発生し得る。領域Ａは、液晶表示装置の表示領域３１と非表示領域との境界領域である。領域Ｂは、ドライバＩＣ設置場所３２である。領域Ｃは、表示領域３１中の画素を示す。領域Ａ〜Ｃの詳細な説明については、後述する。
【００１１】
上述したＩＴＯ４の断切れを抑制するためには、保護膜３が良好なステップカバレッジを維持していればよい。このためには、ソース信号配線２の最上層２ａのエッチングを進行させることによって、ソース信号配線２の逆テーパ状の窪みを浅くすればよい（例えば、特許文献１参照）。これにより、保護膜３のステップカバレッジを向上させることができる。
【特許文献１】特開２００１−１４４２９７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、上記の方法のように、ソース信号配線２の側面の形状を変更する場合、ソース信号配線２の形成の際に行われるドライエッチングの条件を変更する必要が生じる。このため、プロセス全体の条件の設定の調整や見直しが必要になるという課題があった。
【００１３】
そこで、本発明は、上記課題を考慮して、ドライエッチング等の製造工程の条件を変えることなく、簡単な方法でＩＴＯなどの電極配線の断切れの発生を抑制した液晶表示装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上述した課題を解決するために、第１の本発明は、
アレイ基板と対向基板との間の表示領域に液晶層が配置された液晶表示装置であって、
前記アレイ基板の上側に形成された信号配線または電極と、
前記信号配線または前記電極を被覆する保護膜と、
前記保護膜上に形成された、前記信号配線または前記電極と電気的に接続する電極配線と、
前記アレイ基板と前記信号配線または前記電極との間に形成された、半導体特性または絶縁特性を有するかさ上げ層とを備え、
前記かさ上げ層の周縁部の全部または一部の領域が、前記信号配線または前記電極の端部からはみ出ている、液晶表示装置である。
【００１５】
また、第２の本発明は、
前記周縁部の前記一部の領域が、前記信号配線または前記電極の終端部の外周の先端側からはみ出している、第1の本発明の液晶表示装置である。
【００１６】
また、第３の本発明は、
前記かさ上げ層は、アモルファスシリコンの層である、本発明の液晶表示装置である。
【００１７】
また、第４の本発明は、
前記電極は、前記表示領域に形成されるスイッチング素子のドレイン電極であり、
前記電極配線は、画素電極であり、
前記かさ上げ層は、前記ドレイン電極とゲート絶縁膜との間に形成される、第１から第３の本発明のいずれかの液晶表示装置である。
【００１８】
また、第５の本発明は、
前記信号配線の前記端部は、非表示領域に形成されたソース信号配線の終端部であり、
前記電極配線は、非表示領域に形成されたゲート信号配線と同じ層に形成された信号配線の終端部と、前記ソース信号配線の終端部とを接続する接続用電極であり、
前記かさ上げ層は、前記ソース信号配線とゲート絶縁膜との間に形成される、第１から第３の本発明のいずれかの液晶表示装置である。
【００１９】
また、第６の本発明は、
アレイ基板と対向基板との間の表示領域に液晶層が配置された液晶表示装置の製造方法であって、
前記アレイ基板の上側に信号配線または電極を形成する信号配線／電極形成工程と、
前記信号配線または前記電極を被覆する保護膜を形成する保護膜形成工程と、
前記保護膜上に、前記信号配線または前記電極と電気的に接続する電極配線を形成する電極配線形成工程と、
前記アレイ基板と前記信号配線または前記電極との間に、半導体特性または絶縁特性を有するかさ上げ層を形成するかさ上げ層形成工程とを備え、
前記かさ上げ層の周縁部の全部または一部の領域が、前記信号配線または前記電極の端部からはみ出ている、液晶表示装置の製造方法である。
【００２０】
また、第７の本発明は、
前記周縁部の前記一部の領域が、前記信号配線または前記電極の終端部の外周の先端側からはみ出している、第６の本発明の液晶表示装置の製造方法である。
【００２１】
また、第８の本発明は、
前記かさ上げ層は、アモルファスシリコンの層である、第６の本発明の液晶表示装置の製造方法である。
【００２２】
また、第９の本発明は、
前記電極は、前記表示領域に形成されるスイッチング素子のドレイン電極であり、
前記電極配線は、画素電極であり、
前記かさ上げ層は、前記ドレイン電極とゲート絶縁膜との間に形成される、第６から第８の本発明のいずれかの液晶表示装置の製造方法である。
【００２３】
また、第１０の本発明は、
前記信号配線の前記端部は、非表示領域に形成されたソース信号配線の終端部であり、
前記電極配線は、非表示領域に形成されたゲート信号配線と同じ層に形成された信号配線の終端部と、前記ソース信号配線の終端部とを接続する接続用電極であり、
前記かさ上げ層は、前記ソース信号配線とゲート絶縁膜との間に形成される、第６から第８の本発明のいずれかの液晶表示装置の製造方法である。
【発明の効果】
【００２４】
本発明によれば、ドライエッチング等の製造工程の条件を変えることなく、簡単な方法でＩＴＯ等の電極配線の断切れの発生を抑制できる液晶表示装置およびその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明にかかる実施の形態について図面を参照しながら説明する。
【００２６】
（実施の形態１）
以下、本発明の液晶表示装置の一実施形態について説明するとともに、本発明に係る液晶表示装置の製造方法についても同時に説明する。
【００２７】
本実施の形態では、表示領域３１と非表示領域との境界である領域Ａに形成されたＩＴＯの断切れの発生を抑制するための本発明の液晶表示装置の一例について説明する。
【００２８】
まず最初に、本発明を具体的に適用する領域Ａ（従来、断切れが発生していた場所の一つ）について、図１、図２、図９、図１０を用いて説明する。
【００２９】
まず、図１０に示す、表示領域３１と非表示領域との境界である領域Ａで発生するＩＴＯの断切れについて説明する。
【００３０】
図１０に示す領域Ａでは、表示領域３１側に形成されたソース信号配線と、ゲート信号配線が形成される層と同じ層に形成された信号配線とが、ＩＴＯなどを介して接続される。これは、映像信号を出力するソースドライバＩＣの入出力端子が、ゲート信号配線が形成される層と同じ層に形成された信号配線と接続されることが多いためである。
【００３１】
領域Ａにおいて発生するＩＴＯの断切れについて、図１および図２を用いて説明する。
【００３２】
図１は、従来の液晶表示装置の領域Ａに形成される、ソース信号配線とゲート信号配線と同じ層に形成された信号配線との接続の状態を示す模式図であり、図２は、図１のＤ−Ｄ断面模式図である。なお、図１および図２において、ソース信号配線が形成される層が、ゲート信号配線が形成される層の上に形成されるものとして説明する。
【００３３】
図１および図２に示すように、ソース信号配線２と、ゲート信号配線と同じ層に形成された信号配線８とは、接続用電極であるＩＴＯ４を介して接続する。また、ソース信号配線２とＩＴＯ４、およびゲート信号配線と同じ層に形成された信号配線８とＩＴＯ４とは、コンタクト部に形成されるコンタクトホール５でそれぞれ接続する。
【００３４】
図２に示す一点鎖線で囲んだ領域Ｅにおいて、ソース信号配線２の側面には、上述した逆テーパ状の窪みが存在する。したがって、図２に示す、一点鎖線で囲んだ領域Ｅの断面は、図９のようになる。このため、領域ＥのＩＴＯ４の段差部分では、図９に示すように、断切れが発生する場合がある。
【００３５】
一方、図２において、ゲート信号配線と同じ層に形成された信号配線８とＩＴＯ４とのコンタクト部にもＩＴＯ４の段差部分（領域Ｆ）が存在する。しかし、ゲート信号配線と同じ層に形成された信号配線８とＩＴＯ４との間には、保護膜３だけでなくゲート絶縁膜９も存在する。このため、ゲート信号配線と同じ層に形成された信号配線８を被覆するゲート絶縁膜９のステップカバレッジが悪くても、さらに、保護膜３がゲート絶縁膜９を被覆する。このため、図２に示すような、保護膜全体（保護膜３およびゲート絶縁膜９を含む）のステップカバレッジは、悪化することが少ない。したがって、領域ＦのＩＴＯ４の段差部分において、図９に示すようなＩＴＯ４の断切れは発生しない。
【００３６】
次に、図３を用いて、本発明の実施の形態１の液晶表示装置の領域Ａで形成されるコンタクト部の構成について詳しく説明する。
【００３７】
図３は、本発明の実施の形態１に係る液晶表示装置の、図２に示すコンタクト部（領域Ｅ）に対応する箇所を拡大した断面模式図である。図４（ａ）は、図３に示すソース信号配線２のコンタクト部の上面模式図である。なお、図３に示す断面は、図４（ａ）に示すＧ−Ｇ断面に対応する。
【００３８】
図３に示すコンタクト部において、かさ上げ層７がソース信号配線２とゲート絶縁膜９との間に形成されている点が、図９に示すコンタクト部と異なる。
【００３９】
図３に示すかさ上げ層７は、表示領域３１（図１０参照）中の画素のスイッチング素子（図６参照）等を形成する半導体材料または絶縁性材料と同じ材料で形成される。例えば、かさ上げ層７は、表示領域３１中の画素のスイッチング素子のチャネル層の材料であるアモルファスシリコンで形成される。また、図３に示すように、かさ上げ層７は、ソース信号配線２の端部からはみ出して形成される。かさ上げ層７がソース信号配線２の端部からはみ出したはみ出し部７ａは、図３に示すように、表面が緩やかに傾斜している。また、かさ上げ層７のはみ出し部７ａは、図４（ａ）に示すように、ソース信号配線２の端部を全て取り囲むようにして形成される。
【００４０】
かさ上げ層７の厚さは、２２００オングストローム程度である。また、図３に示すはみ出し部７ａの長さΔｘは、３μｍ程度であればよい。ただし、Δｘの値が小さすぎる場合、かさ上げ層７は、後述する保護膜３のステップカバレッジを改善させる効果を発揮することができない。このため、はみ出し部７ａを確実に形成するために、かさ上げ層７は、製造上の誤差等を考慮して、ソース信号配線２の端部から少なくとも３μｍはみ出るように形成すればよい。
【００４１】
かさ上げ層７の形成は、アモルファスシリコンなどの半導体材料で形成される場合、同じアモルファスシリコン材料で形成される、画素中のスイッチング素子のチャネル層の従来の形成工程と共通化することができる。これにより、エッチング条件を共通化できる。
【００４２】
次に、はみ出し部７ａの作用について説明する。ソース信号配線２とゲート絶縁膜９との間に、はみ出し部７ａが緩やかに傾斜したかさ上げ層７を形成することによって、ソース信号配線２の側面の逆テーパ状の窪みを原因とした、保護膜３のステップカバレッジの悪化を抑制する。すなわち、はみ出し部７ａは、保護膜３のステップカバレッジを改善する役割を有する。
【００４３】
はみ出し部７ａによって、ステップカバレッジが良好な保護膜３の上にＩＴＯ４が形成されるため、領域ＥのＩＴＯ４の段差部分で発生する、ＩＴＯ４の断切れを抑制できる。
【００４４】
また、かさ上げ層７は、上述したように、半導体材料または絶縁性材料で形成される。このため、かさ上げ層７を形成する工程は、半導体材料または絶縁性材料を用いる従来のプロセスと共通化することができる。例えば、かさ上げ層７は、スイッチング素子のチャネル層と同時に形成することができる。したがって、本実施の形態のかさ上げ層７を形成することによって、液晶表示装置の製造プロセスの条件を変えることなく、ＩＴＯ４の断切れの発生を抑制することができる。
【００４５】
なお、ソース信号配線２が本発明のソース信号配線の一例であり、ＩＴＯ４が、本発明の接続用電極の一例であり、ゲート信号配線と同じ層に形成された信号配線８が、本発明のゲート信号配線と同じ層に形成された信号配線の一例であり、かさ上げ層７が、本発明のかさ上げ層の一例である。
【００４６】
このように、本実施の形態では、ゲート絶縁膜とソース信号配線との間に、ソース信号配線の端部の一部または全部から周縁部がはみ出した、はみ出し部を有するかさ上げ層を形成して、保護膜のステップカバレッジを改善することによって、製造プロセスを大きく変更することなく、ＩＴＯの段差部分の断切れを抑制することができる。
【００４７】
なお、本実施の形態において、はみ出し部７ａは、ソース信号配線２の端部をとりこ囲むように形成されるものとして説明したが、これに限らず、例えば、図４（ｂ）に示すように、ソース信号配線の端部の一部からはみ出して形成されていてもよい。この理由を説明する。
【００４８】
図１および図２に示すコンタクト部は、実際には、所定の間隔で、図１の上下方向に平行に配置される。このため、かさ上げ層７が半導体材料で形成され、はみ出し部７ａが、図４（ａ）に示す位置に形成された場合、隣接するコンタクト部同士がショートすることがある。このため、図４（ｂ）に示すように、はみ出し部７ａを、ゲート信号配線と同じ層に形成された信号配線８の終端部の方向に限定して形成することによって、コンタクト部同士のショートを防ぐことが可能となる。このように、領域ＥのＩＴＯ４の一部が導通していれば、コンタクト部同士のショートを防ぐとともに、表示領域３１（図３参照）中の画素に映像信号を供給できる。
【００４９】
（実施の形態２）
次に、本発明の液晶表示装置の一実施の形態について、図面を参照しながら説明する。
【００５０】
液晶表示装置には、画素の表示検査用の試験回路として、表示領域３１（図１０参照）に形成された画素中のスイッチング素子を一括して制御するための一括点画用スイッチング素子が、ドライバＩＣ設置箇所３２の領域Ｂ（図１０参照）に形成される場合がある。
【００５１】
本実施の形態では、領域Ｂに形成されたＩＴＯで発生する断切れを抑制する、本発明の液晶表示装置の一例について説明する。
【００５２】
図５は、本実施の形態の液晶表示装置における、領域Ｂに形成される一括点画用スイッチング素子に接続する信号配線の接続の一例を示す図である。なお、図５では、矢印Ｘの方向に表示領域３１（図示省略）が形成されている。一括点画用スイッチング素子１０は、例えば、画素の表示検査後にドライバＩＣが設置されるドライバＩＣ設置場所３２に形成される。ここでは、一括点画用スイッチング素子１０が、検査用ソース信号を表示領域３１中の画素に供給する場合を例にして説明する。ソース電極１４は、ＩＴＯ４を介してゲート信号配線と同じ層に形成された信号配線８ａに接続される。ゲート信号配線と同じ層に形成された信号配線８ａは、一括点画用スイッチング素子１０に検査用ソース信号を供給するための検査用信号入力パッド１６に接続される。ドレイン電極１５は、ＩＴＯ４を介してゲート信号配線と同じ層に形成された信号配線８ｂに接続されており、ゲート信号配線と同じ層に形成された信号配線８ｂは、図示しないＩＴＯを介して、表示領域のソース信号配線に接続される。すなわち、ゲート信号配線と同じ層に形成された信号配線８ｂは、図２に示すゲート信号配線と同じ層に形成された信号配線８に対応する。また、ゲート電極１３は、制御用ゲート信号配線１３ａを介して、一括点画用スイッチング素子１０のオンオフを制御する検査用制御信号を入力するための検査用制御信号入力パッド（図示省略）に接続している。
【００５３】
なお、一括点画用スイッチング素子１０が表示領域３１中の画素に検査用ゲート信号を供給する場合、ゲート信号配線と同じ層に形成された信号配線８ｂは、ゲート信号配線となる。
【００５４】
従来の液晶表示装置の場合、図５に示すＩＴＯ４が形成される領域の構成は、実施の形態１で説明した、ソース信号配線２と、ゲート信号配線と同じ層に形成された信号配線８とを接続する構成と同様である。すなわち、ソース電極１４およびドレイン電極１５が、図１、図２に示すソース信号配線２に対応し、ゲート信号配線と同じ層に形成された信号配線８ａおよび８ｂが、ゲート信号配線と同じ層に形成された信号配線８に対応する。したがって、ドレイン電極１５とゲート信号配線と同じ層に形成された信号配線８ｂとを接続するコンタクト部１８と、ソース電極１４とゲート信号配線と同じ層に形成された信号配線８ａとを接続するコンタクト部１７には、実施の形態１で図１、図２を用いて説明したＩＴＯ４の断切れと、同様の断切れが発生する。
【００５５】
ドライバＩＣの入出力端子は、実施の形態１で説明したように、ゲート信号配線と同じ層に形成された信号配線８ｂと接続されることが多い。そのため、ドライバＩＣ設置場所３２内に配置された一括点画用スイッチング素子１０のソース電極１４およびドレイン電極１５は、ＩＴＯ４を介してゲート信号配線と同じ層に形成された信号配線８ｂに接続される必要がある。
【００５６】
次に、本実施の形態の液晶表示装置のコンタクト部１７および１８の構成について説明する。図５に示すコンタクト部１７および１８の構成は、図３、及び図４（ａ）で示したのコンタクト部の構成において、ソース信号配線２をソース電極１４またはドレイン電極１５と読み替え、ゲート信号配線と同じ層に形成された信号配線８をゲート信号配線と同じ層に形成された信号配線８ａまたは８ｂと読み替えたものと同様である。したがって、コンタクト部１７および１８の構成の詳細な説明は、実施の形態１の説明と同様であるため、省略する。
【００５７】
なお、ソース電極１４およびドレイン電極１５が、本発明のソース信号配線の一例であり、ＩＴＯ４が本発明の電極配線の一例であり、かさ上げ層７が本発明のかさ上げ層の一例である。
【００５８】
（実施の形態３）
以下、本発明の一実施の形態に係る液晶表示装置について説明するとともに、本発明のの液晶表示装置の製造方法の一実施の形態についても同時に説明する。
【００５９】
本実施の形態では、表示領域３１中の画素（図１０の領域Ｃ）に形成されたスイッチング素子で発生する、透明電極の断切れの発生を抑制するための本発明の液晶表示装置の一例について説明する。
【００６０】
図６は、本実施の形態に係る液晶表示装置の、表示領域３１の画素に形成されるスイッチング素子２０の断面を示す模式図である。図７（ａ）は、スイッチング素子２０の一例を示す上面模式図であり、図７（ｂ）は、スイッチング素子２０の他の例を示す上面模式図である。図６は、図７（ａ）及び（ｂ）に示すＨ−Ｈ断面で切断した断面図に対応する。
【００６１】
図６に示すスイッチング素子２０は、ゲート電極２１、ゲート絶縁膜２２、チャネル層２３、かさ上げ層２４、ソース電極２５、ドレイン電極２６、チャネル保護膜２７、保護膜２８、透明電極２９を有する。
【００６２】
図６に示すスイッチング素子２０が従来のスイッチング素子と異なる点は、ソース電極２５およびドレイン電極２６と、ゲート絶縁膜２２との間に、かさ上げ層２４が形成されている点である。なお、スイッチング素子２０のかさ上げ層２４以外の構成は、従来の液晶表示装置の表示領域の画素に形成されるスイッチング素子と同様であるため、従来のスイッチング素子と同じ構成のものについては、その説明を省略する。また、以下の説明では、ドレイン電極２６の下に形成されたかさ上げ層２４を例にして説明する。
【００６３】
ドレイン電極２６は、実施の形態１で説明したソース信号配線２（図２参照）と同様の三層構造を有するため、ドレイン電極２６の側面には、逆テーパ状の窪みが存在する。また、図６に示すように、ドレイン電極２６と、ＩＴＯで形成される透明電極２９との間には、保護膜２８しか存在しない。このため、従来の液晶表示装置において、図６に示す透明電極２９の段差部分（領域Ｊ）に対応する部分では、断切れ部６（図９参照）と同様の、断切れが発生する場合がある。断切れが発生した透明電極２９を有する画素は、輝点または滅点として認識される。
【００６４】
そこで、図６に示すように、スイッチング素子２０には、ドレイン電極２６とゲート絶縁膜２２との間に、かさ上げ層２４が形成される。かさ上げ層２４は、実施の形態１のかさ上げ層７と同様に、ドレイン電極２６の端部からはみ出すはみ出し部２４ａを有する。はみ出し部２４ａの厚み、ドレイン電極２６からはみ出す長さは、実施の形態１のはみ出し部７ａと同様である。
【００６５】
かさ上げ層２４は、例えば、アモルファスシリコンなどの半導体材料、または絶縁性材料で形成される。かさ上げ層７がアモルファスシリコンで形成される場合、アモルファスシリコンを用いて形成されるチャネル層２３と同時に形成される。スイッチング素子２０の他の構成要素の製造方法は、従来と同様であるため省略する。
【００６６】
次に、はみ出し部２４ａが形成される位置について説明する。かさ上げ層２４が半導体材料で形成される場合、はみ出し部２４ａによって、かさ上げ層２４と隣接するゲート信号配線８ｃとがショートする場合がある。これを防ぐために、はみ出し部２４ａは、図７（ａ）に示すように、ドレイン電極２６がゲート信号配線８ｃと対向しない端部からはみ出す方が好ましい。ドレイン電極２６の側面の一部がはみ出していれば、透明電極２９は、領域Ｊの段差部分において電気的接続を維持することができる。また、かさ上げ層２４が絶縁性材料で形成される場合、はみ出し部２４ａとゲート信号配線８ｃとはショートしないため、はみ出し部２４ａは、図７（ｂ）に示すように、ドレイン電極２６の全ての端部からはみ出して形成されてもよい。
【００６７】
また、かさ上げ層２４は、チャネル層と同じ半導体材料で形成される場合、かさ上げ層２４は、図６に示すように、チャネル層２３と分離した状態で形成される。これは、かさ上げ層２４と接続することによって、チャネル層２３の電気特性が変化することを避けるためである。しかし、かさ上げ層２４とチャネル層２３とを連続して形成することを妨げるものではない。
【００６８】
なお、ドレイン電極２６が、本発明のドレイン電極の一例であり、透明電極２９が、本発明の画素電極の一例であり、かさ上げ層２４が、本発明のかさ上げ層の一例である。
【００６９】
このように、本実施の形態に係る液晶表示装置は、ドレイン電極とゲート絶縁膜との間に、ドレイン電極の端部からはみ出したかさ上げ層を形成することによって、保護膜のステップカバレッジを改善し、透明電極の段差部分における断切れの発生を抑制することができる。
【００７０】
なお、本実施の形態において、ドレイン電極２６を例にして説明したが、これに限らず、例えば、ソース電極２５の下にかさ上げ層２４を形成してもよい。
【００７１】
なお、上記実施の形態において、接続用電極、及び透明電極の一例としてＩＴＯを用いるものとして説明したが、これに限らず、例えば、酸化スズ、酸化亜鉛等を用いてもよい。
【産業上の利用可能性】
【００７２】
本発明に係る液晶表示装置、およびその製造方法は、ドライエッチング等の製造工程の条件を変えることなく、簡単な方法でＩＴＯ等の電極配線の断切れの発生を抑制することができ、液晶表示装置およびその製造方法等として有用である。
【図面の簡単な説明】
【００７３】
【図１】本発明の実施の形態１で説明する領域Ａにおける従来の液晶表示装置の非表示領域の接続配線を示す模式図
【図２】本発明の実施の形態１で用いる図１のＤ−Ｄ断面模式図
【図３】本発明の実施の形態１に係る液晶表示装置の、コンタクト部の断面模式図
【図４】（ａ）本発明の実施の形態１に係る液晶表示装置の、ソース信号配線のコンタクト部の上面模式図、（ｂ）ソース信号配線のコンタクト部の上面模式図の他の例を示す上面模式図
【図５】本発明の実施の形態２に係る液晶表示装置における、一括点画用スイッチング素子２０に接続する信号配線の接続の一例を示す図
【図６】本発明の実施の形態３に係る液晶表示装置における、スイッチング素子２０の断面図
【図７】（ａ）本発明の実施の形態３に係る液晶表示装置における、はみ出し部２４ａの位置の一例を示す模式図、（ｂ）はみ出し部２４ａの位置の他の例を示す模式図
【図８】（ａ）従来の液晶表示装置におけるコンタクト部の上面模式図、（ｂ）従来の液晶表示装置におけるコンタクト部の断面模式図
【図９】従来の液晶表示装置における、コンタクト部の断面を拡大した模式図
【図１０】従来の液晶表示装置における、接続不良が発生する場所を説明する図
【符号の説明】
【００７４】
１  アレイ基板
２  ソース信号配線
３、２８  保護膜
４  ＩＴＯ
５  コンタクトホール
６  断切れ部
７、２４  かさ上げ層
７ａ、２４ａ  はみ出し部
８、８ａ、８ｂ  ゲート信号配線と同じ層に形成された信号配線
８ｃ  ゲート信号配線
９、２２  ゲート絶縁膜
１０  一括点画用スイッチング素子
１３、２１  ゲート電極
１４、２５  ソース電極
１５、２６  ドレイン電極
２３  チャネル層
２９  透明電極
【図１】
2008191415.tif 000003
【図２】
2008191415.tif 000004
【図３】
2008191415.tif 000005
【図４】
2008191415.tif 000006
【図５】
2008191415.tif 000007
【図６】
2008191415.tif 000008
【図７】
2008191415.tif 000009
【図８】
2008191415.tif 000010
【図９】
2008191415.tif 000011
【図１０】
2008191415.tif 000012