(57)【要約】   【課題】  ＶＣＯの信号を安定化させ、かつ、適切な中間周波数信号を取得する。  【解決手段】  周波数変換回路２３は、基準信号或いは基準信号を逓倍した信号を発振信号として出力する発振回路３０と、発振信号を分周して、局部発振信号を生成するとともに、当該発振信号を分周して、可変型フィルタ３８の制御用のクロック信号を生成する分周器３４と、局部発振信号および受信信号を受け入れて、これらの信号を混合して中間周波数の信号を出力するミキサ３６と、クロック信号に応じて、中心周波数を変更可能な可変型フィルタ３８と、を備える。可変型フィルタ３８における中心周波数と、中間周波数とがほぼ一致するように、分周器における分周比が制御される。【選択図】  図３
2008206010.tif 000002
【特許請求の範囲】
【請求項１】
基準信号或いは基準信号を逓倍した信号を発振信号として出力する発振回路と、
前記発振回路からの発振信号を受け入れ、当該発振信号を分周して、局部発振信号を生成するとともに、当該発振信号を分周して、フィルタ制御用のクロック信号を生成する分周器と、
前記局部発振信号および受信信号を受け入れて、これらの信号を混合して中間周波数の信号を出力するミキサと、
前記クロック信号に応じて、通過させる信号の周波数を変更可能な可変型フィルタと、を備え、
前記可変型フィルタにおける前記周波数と、前記中間周波数とがほぼ一致するように、前記分周器における分周比が決定されることを特徴とする周波数変換回路。
【請求項２】
前記分周器が、前記発振信号をＮ１分周した第１の局部発振信号、前記発振信号をＮ２分周した第２の局部発振信号を生成し、
前記第１の局部発振信号および受信信号を受け入れて、これらの信号を混合して第１の中間周波数の信号を出力する第１のミキサと、
前記第２の局部発振信号および前記第１のミキサの出力信号を受け入れて、これらの信号を混合して第２の中間周波数の信号を出力する第２のミキサと、を備え、
前記可変型フィルタにおける前記周波数と、前記第２の中間周波数とがほぼ一致するように、前記分周器における分周比が決定されることを特徴とする請求項１に記載の周波数変換回路。
【請求項３】
前記分周器が、前記発振信号をＮｊ（ｊ＝１〜ｎ）分周した第ｊの局部発振信号のそれぞれを生成し、
前記第１の局部発振信号および受信信号を受け入れて、これらの信号を混合して第１の中間周波数の信号を出力する第１のミキサと、第ｉの局部発振信号（ただし、ｉ＝２〜ｎ）および第（ｉ−１）の中間周波数信号を受け入れて、これらの信号を混合して第ｉの局部発振信号を、それぞれ出力する第ｉのミキサと、を備え、
前記可変型フィルタにおける前記周波数と、前記第ｎの中間周波数とがほぼ一致するように、前記分周器における分周比が決定されることを特徴とする請求項１に記載の周波数変換回路。
【請求項４】
基準信号或いは基準信号を逓倍した信号を発振信号として出力する発振回路と、
前記発振回路からの発振信号を受け入れ、前記発振信号をＮ１分周した第１の局部発振信号、および、前記発振信号をＮ２分周した第２の局部発振信号を生成する分周器と、
前記第１の局部発振信号および受信信号を受け入れて、これらの信号を混合して第１の中間周波数の信号を出力する第１のミキサと、
前記第２の局部発振信号および前記第１のミキサの出力信号を受け入れて、これらの信号を混合して第２の中間周波数の信号を出力する第２のミキサと、を備え、
前記受信信号の周波数にかかわらず、前記第２の中間周波数がほぼ同一になるように、前記分周器における分周比が決定されることを特徴とする周波数変換回路。
【請求項５】
基準信号或いは基準信号を逓倍した信号を発振信号として出力する発振回路と、
前記発振回路からの発振信号を受け入れ、前記発振信号をＮｊ（ｊ＝１〜ｎ）分周した第ｊの局部発振信号のそれぞれを生成する分周器と、
前記第１の局部発振信号および受信信号を受け入れて、これらの信号を混合して第１の中間周波数の信号を出力する第１のミキサと、
第ｉの局部発振信号（ただし、ｉ＝２〜ｎ）および第（ｉ−１）の中間周波数信号を受け入れて、これらの信号を混合して第ｉ（ｉ＝２〜ｎ）の局部発振信号を、それぞれ出力する第ｉ（ｉ＝２〜ｎ）のミキサと、
前記受信信号の周波数にかかわらず、前記第ｎの中間周波数がほぼ同一になるように、前記分周器における分周比が決定されることを特徴とする周波数変換回路。
【請求項６】
前記発振回路が、
一定の周波数の基準信号を発生する基準信号発生器と、
制御電圧にしたがった周波数の信号を発生する電圧制御発振器と、
電圧制御発振器から出力される発振信号を分周する分周器と、
前記分周器から出力された分周信号と、前記基準信号とを比較して位相差を示す信号を出力する位相比較器と、
位相比較器からの信号に基づいて前記電圧制御発振器の制御電圧を出力するループフィルタと、を有することを特徴とする請求項１ないし５の何れか一項に記載の周波数変換回路。
【請求項７】
電波を受信して受信信号を出力するアンテナ回路と、
前記アンテナ回路により得られた受信信号を増幅する増幅回路と、
請求項１ないし６の何れか一項に記載された周波数変換回路であって、前記増幅回路から出力された信号を周波数変換して中間周波数信号を出力する周波数変換回路と、
前記周波数変換回路から出力された中間周波数信号を検波する検波回路と、を備えたことを特徴とする受信回路。
【請求項８】
請求項７に記載の受信回路であって、長波帯の標準時刻電波を受信するアンテナ回路を有する受信回路と、
前記受信回路により受信および復調された、時刻情報を含む標準時刻電波の信号から、時刻情報を抽出する時刻情報抽出手段と、
時刻を計時する計時手段と、
当該計時手段により計時された時刻を表示する時刻表示手段と、
前記時刻情報抽出手段により抽出された時刻情報に基づいて、前記計時手段により計時された時刻を修正する時刻修正手段と、を備えたことを特徴とする電波時計。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受信した信号の周波数を変換して中間周波数信号を出力する周波数変換回路、当該周波数変換回路を含む受信回路、および、電波時計に関する。
【背景技術】
【０００２】
アンテナ回路で受信した高周波信号を、より低い中間周波数の信号に周波数変換した上で、検波する技術（スーパーヘテロダイン方式）は、多種多用な受信機に適用されている。周波数変換を実現する周波数変換回路では、周波数混合器（ミキサ）に、周波数ｆｒの高調波信号と、発振回路からの局部発振信号ｆＬとが入力され、ミキサから、中間周波数ｆＩＦ＝ｆＬ−ｆｒまたはｆｒ−ｆＬの信号が出力される。局部発振信号の周波数の安定性を確保するため、発振回路にはＰＬＬ（位相同期ループ）回路が設けられている。
【０００３】
図１０は、ＰＬＬ回路を含む発振回路の例を示す図である。図１０に示すように、ＰＬＬ回路は、電圧制御発振器（ＶＣＯ）１３２と、ＶＣＯ１３２からの信号を分周する分周器１４２と、一定の周波数の基準信号を発生する基準信号発生器１４４と、基準信号発生器１４４からの信号を分周する分周器１４５と、分周器１４２の出力および分周器１４５の出力の位相を比較して双方の信号のずれを検出する位相比較器１４６と、位相比較器１４６からの位相差を示す信号に基づいて、ＶＣＯ１３２を制御する直流の制御信号を出力するループフィルタ１４８と、を備えている。
【０００４】
たとえば、分周器１４２は、入力信号をＪ分周することができ、ＶＣＯ１３２の出力信号の周波数ｆＯＵＴの信号を分周して、周波数ｆＯＵＴ／Ｊの信号を出力することができる。また、分周器１４５は、入力信号をＬ分周することができ、基準信号発生器１４４からの周波数ｆＲの基準信号を分周して、周波数ｆＲ／Ｌの信号を出力することができる。このように、基準信号および出力信号（局部発振信号）を分周することにより、ｆＯＵＴ＝Ｊ／Ｌ×ｆＲとなる。分周比Ｊを可変とすることより、１／Ｌ×ｆＲの間隔で、異なる周波数の同期が可能となる。
【０００５】
たとえば、特許文献１には、マイクロプロセッサにより可変分周器を制御して、ＶＣＯからの発振信号を可変として、この発振信号が局部発振信号としてミキサに与えられる構成のＡＦＣ回路を含む周波数変換回路が開示されている。また、特許文献２には、２つのミキサを有し、第１のミキサには局部発振信号が与えられ、第２のミキサには、局部発振信号を分周した信号が与えられるように構成された周波数変換回路が開示されている。
【特許文献１】特開平６−１５２６６５号公報
【特許文献２】特開平１１−８８２１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来の周波数変換回路においては、ＶＣＯの出力を局部発振信号としてミキサに与え、ミキサにおいて、受信信号と局部発振信号とを混合して中間周波数の信号（中間周波数信号）を得ている。ここで、受信信号の周波数の変化に応じて、ＶＣＯの周波数を変更して、一定の中間周波数を得られるようにしている。したがって、ミキサの後段に配置された中間周波数信号のみを通過させるフィルタは受信信号の周波数によらずに同一のものが使用可能である。
【０００７】
その一方、ＶＣＯの周波数は受信信号に応じて、その可変幅を広帯域にする必要も生じる。可変幅を広帯域にすると周波数安定には不利である。その一方、可変幅を狭くすると、受信信号の周波数に応じた適切な中間周波数信号を出力することができないという問題点もあった。
【０００８】
本発明は、ＶＣＯの信号を安定化させ、かつ、適切な中間周波数信号を取得することができる周波数変換回路、受信回路および当該受信回路を備えた電波時計を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の目的は、基準信号或いは基準信号を逓倍した信号を発振信号として出力する発振回路と、
前記発振回路からの発振信号を受け入れ、当該発振信号を分周して、局部発振信号を生成するとともに、当該発振信号を分周して、フィルタ制御用のクロック信号を生成する分周器と、
前記局部発振信号および受信信号を受け入れて、これらの信号を混合して中間周波数の信号を出力するミキサと、
前記クロック信号に応じて、通過させる信号の周波数を変更可能な可変型フィルタと、を備え、
前記可変型フィルタにおける前記周波数と、前記中間周波数とがほぼ一致するように、前記分周器における分周比が決定されることを特徴とする周波数変換回路により達成される。
【００１０】
好ましい実施態様においては、前記分周器が、前記発振信号をＮ１分周した第１の局部発振信号、前記発振信号をＮ２分周した第２の局部発振信号を生成し、
前記第１の局部発振信号および受信信号を受け入れて、これらの信号を混合して第１の中間周波数の信号を出力する第１のミキサと、
前記第２の局部発振信号および前記第１のミキサの出力信号を受け入れて、これらの信号を混合して第２の中間周波数の信号を出力する第２のミキサと、を備え、
前記可変型フィルタにおける前記周波数と、前記第２の中間周波数とがほぼ一致するように、前記分周器における分周比が決定される。
【００１１】
別の好ましい実施態様においては、前記分周器が、前記発振信号をＮｊ（ｊ＝１〜ｎ）分周した第ｊの局部発振信号のそれぞれを生成し、
前記第１の局部発振信号および受信信号を受け入れて、これらの信号を混合して第１の中間周波数の信号を出力する第１のミキサと、第ｉの局部発振信号（ただし、ｉ＝２〜ｎ）および第（ｉ−１）の中間周波数信号を受け入れて、これらの信号を混合して第ｉの局部発振信号を、それぞれ出力する第ｉのミキサと、を備え、
前記可変型フィルタにおける前記周波数と、前記第ｎの中間周波数とがほぼ一致するように、前記分周器における分周比が決定される。
【００１２】
また、本発明の目的は、基準信号或いは基準信号を逓倍した信号を発振信号として出力する発振回路と、
前記発振回路からの発振信号を受け入れ、前記発振信号をＮ１分周した第１の局部発振信号、および、前記発振信号をＮ２分周した第２の局部発振信号を生成する分周器と、
前記第１の局部発振信号および受信信号を受け入れて、これらの信号を混合して第１の中間周波数の信号を出力する第１のミキサと、
前記第２の局部発振信号および前記第１のミキサの出力信号を受け入れて、これらの信号を混合して第２の中間周波数の信号を出力する第２のミキサと、を備え、
前記受信信号の周波数にかかわらず、前記第２の中間周波数がほぼ同一になるように、前記分周器における分周比が決定されることを特徴とする周波数変換回路により達成される。
【００１３】
さらに、本発明の目的は、基準信号或いは基準信号を逓倍した信号を発振信号として出力する発振回路と、
前記発振回路からの発振信号を受け入れ、前記発振信号をＮｊ（ｊ＝１〜ｎ）分周した第ｊの局部発振信号のそれぞれを生成する分周器と、
前記第１の局部発振信号および受信信号を受け入れて、これらの信号を混合して第１の中間周波数の信号を出力する第１のミキサと、
第ｉの局部発振信号（ただし、ｉ＝２〜ｎ）および第（ｉ−１）の中間周波数信号を受け入れて、これらの信号を混合して第ｉ（ｉ＝２〜ｎ）の局部発振信号を、それぞれ出力する第ｉ（ｉ＝２〜ｎ）のミキサと、
前記受信信号の周波数にかかわらず、前記第ｎの中間周波数がほぼ同一になるように、前記分周器における分周比が決定されることを特徴とする周波数変換回路により達成される。
【００１４】
好ましい実施態様においては、前記発振回路が、
一定の周波数の基準信号を発生する基準信号発生器と、
制御電圧にしたがった周波数の信号を発生する電圧制御発振器と、
電圧制御発振器から出力される発振信号を分周する分周器と、
前記分周器から出力された分周信号と、前記基準信号とを比較して位相差を示す信号を出力する位相比較器と、
位相比較器からの信号に基づいて前記電圧制御発振器の制御電圧を出力するループフィルタと、を有する。
【００１５】
また、本発明の目的は、電波を受信して受信信号を出力するアンテナ回路と、
前記アンテナ回路により得られた受信信号を増幅する増幅回路と、
上述した周波数変換回路であって、前記増幅回路から出力された信号を周波数変換して中間周波数信号を出力する周波数変換回路と、
前記周波数変換回路から出力された中間周波数信号を検波する検波回路と、を備えたことを特徴とする受信回路により達成される。
【００１６】
また、本発明の目的は、上述した受信回路であって、長波帯の標準時刻電波を受信するアンテナ回路を有する受信回路と、
前記受信回路により受信および復調された、時刻情報を含む標準時刻電波の信号から、時刻情報を抽出する時刻情報抽出手段と、
時刻を計時する計時手段と、
当該計時手段により計時された時刻を表示する時刻表示手段と、
前記時刻情報抽出手段により抽出された時刻情報に基づいて、前記計時手段により計時された時刻を修正する時刻修正手段と、を備えたことを特徴とする電波時計により達成される。
【発明の効果】
【００１７】
本発明によれば、ＶＣＯの信号を安定化させ、かつ、適切な中間周波数信号を取得することができる周波数変換回路、受信回路および当該受信回路を備えた電波時計を提供することが可能となる。
【発明を実施するための最良の形態】
【００１８】
以下、添付図面を参照して、本発明の実施の形態について説明する。本発明の実施の形態においては、長波帯の標準時刻電波を受信して、その信号を検波して、信号中に含まれるタイムコードを取り出して、当該タイムコードに基づいて時刻を修正する電波時計に、本発明にかかる周波数回路を含む受信回路を設けている。
【００１９】
現在、日本、ドイツ、イギリス、スイスなどにおいて、所定の送信所から標準時刻電波が送信されるようになっている。たとえば、日本では、福島県および佐賀県の送信所から、それぞれ、４０ｋＨｚおよび６０ｋＨｚの振幅変調された標準時刻電波が送出されている。標準時刻電波は、年月日時分を含む情報（タイムコード）を含み、１周期６０秒で送出されている。
【００２０】
図１は、本実施の形態にかかる電波時計の構成を示すブロックダイヤグラムである。図１に示すように、電波時計１０は、ＣＰＵ１１、入力部１２、表示部１３、ＲＯＭ１４、ＲＡＭ１５、受信回路１６、計時回路部１７および発振回路部１８を備える。
【００２１】
ＣＰＵ１１は、所定のタイミングで、或いは、入力部１２から入力された操作信号に応じてＲＯＭ１４に格納されたプログラムを読み出して、ＲＡＭ１５に展開し、当該プログラムに基づいて、電波時計を構成する各部への指示やデータの転送などを実行する。具体的には、たとえば所定時間毎に受信回路１６を制御して標準時刻電波を受信させて、受信回路１６からのタイムコードの信号に基づいて計時回路部１７で計時される現在時刻データを修正する処理や、計時回路部１７によって計時された現在時刻を表示部１３に転送する処理などを実行する。
【００２２】
入力部１２は、電波時計の各種機能の実行を指示するためのスイッチを含み、スイッチが操作されると、対応する操作信号をＣＰＵ１１に出力する。表示部１３は、文字盤やＣＰＵ１１によって制御されたアナログ指針機構、液晶パネルを含み、計時回路部１７によって計時された現在時刻を表示する。ＲＯＭ１４は、電波時計を動作させ、また、所定の機能を実現するためのシステムプログラムやアプリケーションプロググラムなどを記憶する。ＲＡＭ１５は、ＣＰＵ１１の作業領域として用いられ、ＲＯＭ１４から読み出されたプログラムやデータ、ＣＰＵ１１にて処理されたデータなどを一時的に記憶する。
【００２３】
受信回路１６は、アンテナ回路２０や周波数変換回路２３を含み、アンテナ回路２０にて受信された信号からタイムコードを含む信号を取り出して、取り出された信号をＣＰＵ１１に出力する。
【００２４】
計時回路部１７は、発振回路部１８から入力される信号を計数して現在時刻を計時し、現在時刻データをＣＰＵ１１に出力する。発振回路部１８は、常時一定周波数のクロック信号を出力する。発振回路部１８からのクロック信号は、周波数変換回路２３の基準信号として使用される。
【００２５】
図２は、本実施の形態にかかる受信回路１６の構成例を示すブロックダイヤグラムである。図２に示すように、受信回路１６は、標準時刻電波を受信するアンテナ回路２０、アンテナ回路２０により受信された標準時刻電波の信号（標準時刻電波信号）のノイズを除去するフィルタ回路２１、フィルタ回路２１の出力である高周波信号を増幅するＲＦ増幅回路２２、ＲＦ増幅回路２２から出力された高周波信号を中間周波数信号に変換する周波数変換回路２３、および、中間周波数信号を検波して、標準時刻電波信号を復調する検波回路２４を備え、検波回路２４によって復調された信号に含まれるタイムコードがＣＰＵ１１に出力され、ＣＰＵ１１がタイムコードに基づいて時刻を修正する。
【００２６】
図３は、本実施の形態にかかる周波数変換回路の構成例を示すブロックダイヤグラムである。図３に示すように、周波数変換回路２３は、発振回路３０と、分周比を変更可能な分周器３４と、ミキサ３６と、通過させる信号の中心周波数を変更可能な可変型フィルタ３８と、中間周波数増幅器（ＩＦ増幅器）４０と、を有する。図３の例においては、単一のミキサにて、中間周波数信号を生成するようにしているが、これに限定されるものではなく、後述するように、周波数変換回路が直列に接続された複数のミキサを有し、複数の中間周波数信号を順次生成するように構成しても良い。
【００２７】
図４は、本実施の形態にかかる発振回路の構成例を示すブロックダイヤグラムである。図４に示すように、本実施の形態にかかる発振回路３４は、ＶＣＯ３２、分周器４２、基準信号発生器４４、位相比較器４６、および、ループフィルタ４８を備えている。本実施の形態において、基準信号発生器４４として、発振回路部１８（図１）が利用され、基準信号発生器４４からは、電波時計用の周波数（たとえば３２ｋＨｚ）の基準信号（クロック信号）が発生される。
【００２８】
分周器４２は、ＶＣＯ３２から出力された、周波数ｆＯＵＴの発振信号VCO_OUTをＭ分周して、周波数ｆＯＵＴ／Ｍの信号を出力する。なお、分周器４２における整数の分周比Ｍは、ＣＰＵ１１からの制御信号により変更可能である。つまり、分周器４２は可変分周器である。また、分周比Ｍが１であれば、発振信号VCO_OUTは基準信号と一致する。
【００２９】
分周器４２からの周波数ｆＯＵＴ／Ｍの分周信号と、周波数ｆＲの基準信号とは、位相比較器４６において、その位相が比較され、位相差を示す信号がループフィルタ４８に出力される。ループフィルタ４８は、位相差を示す制御信号に基づいて、ＶＣＯ３２を制御する直流の制御信号を出力する。ＶＣＯ３２は、ループフィルタ４８からの制御信号にしたがった周波数ｆＯＵＴの発振信号VCO_OUTを出力する。
【００３０】
本発明においては、発振回路３０からの発振信号VCO_OUTを安定させるため、中間周波数を変化させる。つまり、発振回路３０から出力された発振信号を分周器３４によって分周して、種々の中間周波数信号を生成する。標準時刻電波の周波数は決められており（たとえば、日本では、４０ｋＨｚおよび６０ｋＨｚ、イギリスで５０ｋＨｚ、ドイツで７７．５ｋＨｚ、スイスで７５ｋＨｚ）離散値をとる。したがって、作り出される中間周波数も離散値となり、離散値の中間周波数に合うような周波数特性を有するフィルタを、ミキサ３６の後段に配置してフィルタ処理を適用することにより、従来のヘテロダイン方式による受信と同等に機能することができる。
【００３１】
図３において、発振回路３０からの周波数ｆＯＵＴの発振信号は、分周器３４において、分周比Ｎで分周され、周波数ｆＬＯ＝ｆＯＵＴ／Ｎの局部発振信号ＬＯが、ミキサ３６に出力される。これによって、受信した周波数ｆｒの高調波信号および局部発振信号から、周波数ｆＩＦ＝ｆＬＯ−ｆｒの中間周波数信号ＩＦがミキサ３６から出力される。
【００３２】
さらに、分周器３４は、発振信号VCO_OUTを、分周比Ｋで分周し、可変型フィルタ３８を制御する周波数ｆＣＬＫ＝ｆＯＵＴ／Ｋのクロック信号ＣＬＫを、可変型フィルタ３８に出力する。可変型フィルタ３８はスイッチトキャパシタにより構成され、クロック周波数ｆＣＬＫのクロック信号ＣＬＫ信号に基づき、中心周波数ｆｃのフィルタとして機能する。中心周波数ｆｃ≒ｆＩＦとなるように、クロック周波数ｆＣＬＫを生成することにより、スイッチトキャパシタによる可変型フィルタ３８は、中間周波数の信号のみを取り出すフィルタとして機能することができる。可変型フィルタ３８から出力された中間周波数信号ＩＦは、ＩＦ増幅器４０にて増幅される。
【００３３】
図９は、スイッチトキャパシタフィルタの一例を示すブロックダイヤグラムである。スイッチトキャパシタフィルタでは、フィルタを構成するキャパシタの比とクロック周波数ｆＣＬＫによってカットオフ周波数や中心周波数が決定される。
【００３４】
図９の例では、１次のＬＰＦであるが、カットオフ周波数ｆｃｏｆｆ＝ｆＣＬＫ＊Ｃ２／（２π＊Ｃ１）と表すことができる。ＢＰＦの場合も同様に、フィルタを構成するキャパシタの比とクロック周波数ｆＣＬＫによって、中心周波数ｆｃを決定できるため、標準時刻電波の種別ごとに、中間周波数ｆＩＦ≒中心周波数ｆｃとなるように、クロック周波数ｆＣＬＫを設定すればよい。
【００３５】
本実施の形態においては、発振回路により、基準信号或いは基準信号のＭ倍の周波数ｆＯＵＴ（＝Ｍ＊ｆＲ）の発振信号VCO_OUTが出力される。発振信号VCO_OUTは分周器においてＮ分周され、周波数ｆＬＯ＝ｆＯＵＴ／Ｎの局部発振信号が、ミキサに出力される。ミキサからは、中間周波数ｆＩＦの中間周波数信号ＩＦがミキサから出力される。さらに、本実施の形態において、発振信号VCO_OUTは分周器においてＫ分周され、周波数ｆＣＬＫ＝ｆＯＵＴ／Ｋのクロック信号ＣＬＫが、スイッチトキャパシタによる可変型フィルタに出力される。可変型フィルタは、クロック信号ＣＬＫにしたがった中心周波数ｆｃ（≒ｆＩＦ）で、信号にフィルタ処理を施す。これにより、中間周波数信号のみを可変型フィルタから出力することができる。
【００３６】
このように、本実施の形態によれば、発振信号VCO_OUTを分周して局所発振信号を作って、それに基づく中間周波数信号がミキサから出力され、かつ、発振信号VCO_OUTを分周したクロック信号ＣＬＫで、可変型フィルタの中心周波数を制御する。このような構成によって、ＶＣＯの可変幅を広帯域にすることなく、発振回路を構成することができ、周波数を安定させることが可能となる。
【００３７】
また、本実施の形態においては、基準信号または基準信号の整数倍（Ｍ倍）の発振信号を生成するため、発振信号の安定性を確保することが可能である。すなわち、微小電力で回路を動作させる際に、ＶＣＯの揺らぎが受信回路の性能を左右する。このため基準信号或いはその倍数でＶＣＯを発振させることで比較周波数を高めて、ＶＣＯの安定性を確保している。また、安定した発振信号を分周することで、局部発振信号等の安定度をさらに高めることが可能となる。
【００３８】
さらに、本実施の形態によれば、発振信号を分周してクロック信号を生成して、スイッチトキャパシタによる可変型フィルタのクロック信号としている。ＣＰＵなどの制御回路から分周比を制御することにより、可変型フィルタの中心周波数を所望のように（たとえば、中間周波数とほぼ一致するように）変更することが可能となる。
【００３９】
次に、本発明の第２の実施の形態について説明する。第１の実施の形態においては、周波数変換回路に単一のミキサを設け、中間周波数信号を出力するようにしているが、第２の実施の形態においては、複数（この例では２つ）のミキサを設け、第１のミキサで第１の中間周波数信号を出力し、さらに、第１のミキサと、フィルタを介して接続された第２のミキサで第２の中間周波数信号を出力するように構成している。このような構成を採用することにより、十分に低い中間周波数の中間周波数信号を得ている。
【００４０】
第２の実施の形態にかかる電波時計の構成は、第１の実施の形態のもの（図１に示すもの）と同様であり、また、受信回路の構成も第１の実施の形態のもの（図２に示すもの）と同様である。さらに、発振回路３０も図４に示すような構成であり、第１の実施の形態のものと同様である。
【００４１】
図５は、第２の実施の形態にかかる周波数変換回路の構成例を示すブロックダイヤグラムである。図５に示すように、第２の実施の形態にかかる周波数変換回路２３は、発振回路３０、分周器５０、第１のミキサ５２、フィルタ５４、第２のミキサ５６、可変型フィルタ５８およびＩＦ増幅器６０を有する。
【００４２】
分周器５０は、発振回路３０からの周波数ｆＯＵＴの発振信号をＮ１分周して、周波数ｆＬＯ１＝ｆＯＵＴ／Ｎ１の第１の局部発振信号ＬＯ１を、第１のミキサ５２に出力する。また、分周器５０は、発振信号をＮ２分周して、周波数ｆＬＯ２＝ｆＯＵＴ／Ｎ２の第２の局部発振信号ＬＯ２を、第２のミキサ５６に出力する。  さらに、分周器３４は、発振信号を、分周比Ｋで分周し、可変型フィルタ５８を制御する周波数ｆＣＬＫ＝ｆＯＵＴ／Ｋのクロック信号ＣＬＫを、可変型フィルタ５８に出力する。
【００４３】
本実施の形態において、フィルタ５４は、可変型フィルタでなくても良いが、本実施の形態においては、便宜上、カットオフが４ｋＨｚ、２ｋＨｚで切り替えられる構成となっている。
【００４４】
図６は、第２の実施の形態において、発振回路における逓倍比Ｍ、発振回路から出力される発振信号VCO_OUTの周波数ｆＯＵＴ、第１の分周比Ｎ１、第１の局部発振信号ＬＯ１の周波数（第１の局部発振周波数）ｆＬＯ１、第１の中間周波数信号ＩＦ１の周波数（第１の中間周波数）ｆＩＦ１、第２の分周比Ｎ２、第２の局部発振信号ＬＯ２の周波数（第２の局部発振周波数）ｆＬＯ２、第２の中間周波数信号ＩＦ２の周波数（第２の中間周波数）ｆＩＦ２を示す表である。第２の実施の形態においては、４０ｋＨｚ、６０ｋＨｚ、６８．５ｋＨｚ、７５ｋＨｚ、７７．５ｋＨｚのそれぞれの標準時刻電波を受信でき、それぞれの周波数について、第１の分周比Ｎ１および第２の分周比Ｎ２が制御される。たとえば、ＣＰＵ１１が、分周器５０に対して制御信号を出力し、当該制御信号によって、分周器５０の第１の分周比Ｎ１および第２の分周比Ｎ２が制御されるように構成すればよい。
【００４５】
図６に示すように、たとえば、受信する標準時刻電波が４０ｋＨｚである場合には、逓倍比Ｍ＝１３として、４２５９８４Ｈｚの発振信号VCO_OUTが、発振回路から出力される。
【００４６】
また、第１の分周比Ｎ１＝１０、第２の分周比Ｎ２＝１６２に設定される。第１の分周比Ｎ１＝１０とすることにより、第１の局部発振周波数ｆＬＯ１＝４２５９８Ｈｚとなり、第１の中間周波数ｆＩＦ１＝ｆＬＯ１−ｆｒ＝２５９８．４Ｈｚの第１の中間周波数信号ＩＦ１が、ミキサ５２から出力される。
【００４７】
第２の分周比Ｎ２＝１６２とすることにより、第２の局部発振周波数ｆＬＯ２＝２６９２．５３Ｈｚとなり、第２の中間周波数ｆＩＦ２＝ｆＬＯ２−ｆＩＦ１＝３１．１３Ｈｚの第２の中間周波数信号ＩＦ２が、ミキサ５６から出力される。
【００４８】
本実施の形態においては、分周比Ｎ１、Ｎ２を調整することで、４０ｋＨｚ、６０ｋＨｚ、６８．５ｋＨｚ、７５ｋＨｚの標準時刻電波信号について、２２００〜２９００Ｈｚ程度の第１の中間周波数信号を得ており、７７．５ｋＨｚの標準時刻電波信号については、４０００Ｈｚ台の第２の中間周波数信号を得ている。さらに、全ての標準時刻電波信号について、３０Ｈｚ前後の第２の中間周波数信号を得ている。
【００４９】
第２の実施の形態においては、さらに、３０Ｈｚ前後の第２の中間周波数信号に対して、図７に示すように、発振信号VCO_OUTを分周して、周波数ｆＣＬＫのクロック信号ＣＬＫを生成し、可変型フィルタの中心周波数ｆｃを制御している。図７においては、クロック信号生成のための分周比Ｋ、クロック信号ＣＬの周波数ｆＣＬＫ、可変型フィルタの中心周波数ｆｃ、第２の中間周波数ｆＩＦ２が示されている。
【００５０】
図７に示すように、標準時刻電波の周波数が、４０ｋＨｚ、６０ｋＨｚ、６８．５ｋＨｚ、７５ｋＨｚ、７７．５ｋＨｚのときに、それぞれ、発振信号VCO_OUTを、８４分周、１３０分周、８２分周、１２２分周、９８分周することで、可変型フィルタの中心周波数ｆｃを、それぞれ、３１．４８Ｈｚ、２９．７４Ｈｚ、２９．７７Ｈｚ、３１．６８Ｈｚ、および、３１．４３Ｈｚとすることができる。図７において、可変型フィルタの中心周波数ｆｃと、第２の中間周波数ｆＩＦ２との間で、ｆｃ≒ｆＩＦ２であることが理解できる。
【００５１】
上述したように、スイッチトキャパシタによるフィルタでは、フィルタを構成するキャパシタの比とクロック周波数ｆＣＬＫによって中心周波数ｆｃが決定される。したがって、標準時刻電波の種別ごとに、中間周波数ｆＩＦ≒中心周波数ｆｃとなるように、クロック周波数ｆＣＬＫを設定すればよい。
【００５２】
第２の実施の形態においては、第１のミキサによってＩ／Ｑ信号を作り、第２のミキサによってさらに周波数変換を行うことで、十分に低い中間周波数の中間周波数信号を得ることが可能となる。
【００５３】
また、第２の実施の形態においては、ＣＰＵ１１が、標準時刻電波の種別に応じた、逓倍比Ｍ、分周比Ｎ１、Ｎ２、分周比Ｋを、受信回路１６の周波数変換回路２３に出力し、周波数変換回路２３が、与えられた逓倍比Ｍに応じて、発振信号VCO_OUTを分周し、分周比Ｎ１、Ｎ２に応じて、発振信号を分周して、第１および第２の局部発振信号を生成する。また、周波数変換回路２３は、与えられた分周比Ｋにしたがって、発振信号を分周して、クロック信号を生成する。このように、第２の実施の形態によれば、標準時刻電波の種別に応じて、適切な中間周波数信号を生成することが可能となる。
【００５４】
本発明にかかる周波数変換回路は、たとえば、ＣＭＯＳのＬＳＩで構成することができる。特に、第２の実施の形態では、中間周波数を下げることにより、スイッチトキャパシタフィルタによるフィルタを用いても、十分にシャープな特性で中間周波数信号を取り出すことが可能となる。
【００５５】
本発明は、以上の実施の形態に限定されることなく、特許請求の範囲に記載された発明の範囲内で、種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることは言うまでもない。
【００５６】
たとえば、前記実施の形態においては、スイッチトキャパシタによる可変型フィルタを利用し、中間周波数≒フィルタの中心周波数となるように、スイッチトキャパシタのクロック信号ＣＬＫの周波数を設定している。しかしながら、スイッチトキャパシタによる可変型フィルタを利用せず、中心周波数の固定したフィルタを利用しても良い。
【００５７】
図８は、本発明の第３の実施の形態にかかる周波数変換回路の構成例を示すブロックダイヤグラムである。図８において、図５に示す周波数変換回路と同一の構成部分には同一の符号を付している。図８に示すように、第３の実施の形態にかかる周波数変換回路２３においては、可変型フィルタ５８のかわりに、中心周波数が固定のフィルタ６２が設けられている。
【００５８】
たとえば、図６に示すように、逓倍比Ｍ、分周比Ｎ１、Ｎ２が決定され、第２の中間周波数が約３０Ｈｚであれば、フィルタ６２の中心周波数を３０Ｈｚとする。このように第３の実施の形態においては、受信信号の種別ごとに、中間周波数ｆＩＦ２がほぼ一致するように、逓倍比Ｍ、分周比Ｎ１、Ｎ２が決定され、当該種別にしたがって、ＣＰＵ１１が逓倍比Ｍや分周比Ｎ１、Ｎ２を周波数変換回路２３に出力すればよい。
【００５９】
第３の実施の形態によれば、発振信号の周波数（基準信号に対する逓倍比）、第１の局部発振信号および第２の局部発振信号の周波数（第１の分周比Ｎ１、第２の分周比Ｎ２）の設定によって、受信信号の周波数にかかわらず中間周波数をほぼ一定にすることができる。また、ＶＣＯを基準信号或いはその倍数で発振させることでＶＣＯの安定性を確保しつつ、中間周波数信号を取り出すフィルタの構成を単純化することが可能となる。
【００６０】
また、前記第２の実施の形態および第３の実施の形態においては、２つのミキサを接続し、それぞれに第１および第２の局部発振信号を与えて、第１および第２の中間周波数信号を取得し、最終的に、第２の周波数信号を周波数変換回路から出力している。しかしながら、このような構成に限定されず、ｎ個のミキサを接続して、それぞれのミキサに、第１、第２、・・・、第ｎの局部発振信号を与えて、第１、第２、・・・、第ｎの中間周波数信号を取得し、最後段に位置する第ｎのミキサの出力（第ｎの中間周波数信号）を、周波数変換回路から出力するように構成しても良い。
【００６１】
たとえば、第２の実施の形態のように可変型フィルタを利用する場合、周波数変換回路において、発振回路からの発振信号を受け入れる分周器は、発振信号をＮｊ（ｊ＝１〜ｎ）分周した第ｊの局部発振信号のそれぞれを生成する。また、周波数変換回路は、第１の局部発振信号および受信信号を受け入れて、これらの信号を混合して第１の中間周波数の信号を出力する第１のミキサと、第ｉの局部発振信号（ただし、ｉ＝２〜ｎ）および第（ｉ−１）の中間周波数信号を受け入れて、これらの信号を混合して第ｉの局部発振信号を、それぞれ出力する第ｉのミキサと、を備え、可変型フィルタにおける中心周波数と、第ｎの中間周波数とがほぼ一致するように、分周器における分周比が決定される。
【００６２】
この例でも、第２の実施の形態と同様に、十分に低い中間周波数の中間周波数信号を得ることが可能となる。
【００６３】
また、第３の実施の形態のように、受信信号の周波数にかかわらず中間周波数をほぼ同一にする場合には、周波数変換回路は、基準信号或いは基準信号を逓倍した信号を発振信号として出力する発振回路と、発振回路からの発振信号を受け入れ、発振信号をＮｊ（ｊ＝１〜ｎ）分周した第ｊの局部発振信号のそれぞれを生成する分周器と、第１の局部発振信号および受信信号を受け入れて、これらの信号を混合して第１の中間周波数の信号を出力する第１のミキサと、第ｉの局部発振信号（ただし、ｉ＝２〜ｎ）および第（ｉ−１）の中間周波数信号を受け入れて、これらの信号を混合して第ｉ（ｉ＝２〜ｎ）の局部発振信号を、それぞれ出力する第ｉ（ｉ＝２〜ｎ）のミキサと、受信信号の周波数にかかわらず、第ｎの中間周波数がほぼ同一になるように、前記分周器における分周比が決定される。
【００６４】
上記例においても、第３の実施の形態と同様に、発振信号の周波数（基準信号に対する逓倍比）、第ｊの局部発振信号の周波数（分周比Ｎｊ（ｊ＝１〜ｎ）の設定によって、受信信号の周波数にかかわらず中間周波数をほぼ一定にすることができる。また、ＶＣＯを基準信号或いはその倍数で発振させることでＶＣＯの安定性を確保しつつ、中間周波数信号を取り出すフィルタの構成を単純化することが可能となる。
【図面の簡単な説明】
【００６５】
【図１】図１は、本実施の形態にかかる電波時計の構成を示すブロックダイヤグラムである。
【図２】図２は、本実施の形態にかかる受信回路１６の構成例を示すブロックダイヤグラムである。
【図３】図３は、本実施の形態にかかる周波数変換回路の構成例を示すブロックダイヤグラムである。
【図４】図４は、本実施の形態にかかる発振回路の構成例を示すブロックダイヤグラムである。
【図５】図５は、第２の実施の形態にかかる周波数変換回路の構成例を示すブロックダイヤグラムである。
【図６】図６は、第２の実施の形態にかかる発振回路における逓倍比、第１の分周比、発振信号の周波数、第１の局部発振信号の周波数、第１の中間周波数、第２の分周比、第２の局部発振信号の周波数、第２の中間周波数を示す表である。
【図７】図７は、第２の実施の形態にかかるクロック信号用の分周比、クロック周波数、可変型フィルタの中心周波数、第２の中間周波数を示す表である。
【図８】図８は、第３の実施の形態にかかる周波数変換回路の構成例を示すブロックダイヤグラムである。
【図９】図９は、スイッチトキャパシタフィルタの一例を示すブロックダイヤグラムである。
【図１０】図１０は、ＰＬＬ回路を含む発振回路の例を示す図である。
【符号の説明】
【００６６】
１０    電波時計
１１    ＣＰＵ
１６    受信回路
１７    計時回路部
１８    発振回路部
２０    アンテナ回路
２１    フィルタ回路
２２    ＲＦ増幅回路
２３    周波数変換回路
２４    検波回路
３０    発振回路
３２    ＶＣＯ
３４    分周器
３６    ミキサ
３８    可変型フィルタ
４０    ＩＦ増幅器
【図１】
2008206010.tif 000003
【図２】
2008206010.tif 000004
【図３】
2008206010.tif 000005
【図４】
2008206010.tif 000006
【図５】
2008206010.tif 000007
【図６】
2008206010.tif 000008
【図７】
2008206010.tif 000009
【図８】
2008206010.tif 000010
【図９】
2008206010.tif 000011
【図１０】
2008206010.tif 000012