(57)【要約】      （修正有）【課題】従来のＤ級増幅器が必要とした出力フィルタを不要とし、システム、及びソリューションコストを減少させて、携帯用機器での使用を可能にする。【解決手段】増幅器は、第１コンパレータ１１６ａ、第２コンパレータ１１６ｂ、及び出力スイッチ１２０ａ，ｂを含む。第１及び第２コンパレータは各々、一対の差動信号をハーフスイング変調信号と比較して第１及び第２パルス幅変調（ＰＷＭ）制御信号を生成し、ハーフスイング変調信号の電圧スイングは差動信号の電圧スイングよりも小さい。出力スイッチは、ＰＷＭ制御信号を受信するように接続された一対の入力を有して、ＰＷＭ制御信号に応答して３相符号化出力信号を与える。【選択図】図３
2008048305.tif 000002
【特許請求の範囲】
【請求項１】
増幅器であって、
一対の差動信号とハーフスイング変調信号とを比較して第１及び第２パルス幅変調（ＰＷＭ）制御信号を各々発生させるための第１及び第２コンパレータであって、前記ハーフスイング変調信号の電圧スイングは前記差動信号の電圧スイングよりも小さい第１及び第２コンパレータと、
前記第１及び第２PWM制御信号を受信するように接続された一対の入力を有して、前記第１及び第２PWM制御信号に応答して３相符号化出力信号を与える出力スイッチと、を含む、増幅器。
【請求項２】
前記出力スイッチはHブリッジ出力段を有する、請求項１に記載の増幅器。
【請求項３】
前記一対の入力からの第１入力は、前記Hブリッジの第１ハーフに接続され、前記一対の入力からの第２入力は、前記Hブリッジの第２ハーフに接続される、請求項２に記載の増幅器。
【請求項４】
前記出力信号を前記第１及び第２コンパレータに接続するフィードバックループをさらに有する、請求項１に記載の増幅器。
【請求項５】
前記フィードバックループは差動積分器を有し、前記出力スイッチは一対の作動出力ノードを有し、前記一対の差動出力ノードからの前記出力信号は、前記一対の差動信号によって前記差動積分器に接続される、請求項４に記載の増幅器。
【請求項６】
前記ハーフスイング変調信号を与えるためのランプ発生器をさらに有する、請求項１に記載の増幅器。
【請求項７】
前記ハーフスイング変調信号は、前記差動信号の電圧スイングよりも小さな、前記一対の差動信号のコモンモード電圧（Ｖｃｍ）とプリセット電圧との間の電圧スイングを有する、請求項１に記載の増幅器。
【請求項８】
前記プリセット電圧は前記差動信号の最大電圧か又は前記差動信号の最小電圧である、請求項７に記載の増幅器。
【請求項９】
前記ハーフスイング変調信号は、ハーフスイング三角波である、請求項１に記載の増幅器。
【請求項１０】
Ｄ級音響増幅器であって、
音響入力信号に応答して一対の差動信号を発生させる差動増幅器と、
前記一対の差動信号とハーフスイング変調信号とを比較して第１及び第２パルス幅変調（ＰＷＭ）制御信号を各々発生させるための第１及び第２コンパレータであって、前記ハーフスイング変調信号の電圧スイングは前記差動信号の電圧スイングよりも小さい第１及び第２コンパレータと、
一対の出力を有するHブリッジ出力段であって、前記ＰＷＭ制御信号に応答して、増幅３相符号化音響出力信号を前記一対の出力間で負荷に与えるHブリッジ出力段と、を含むＤ級音響増幅器。
【請求項１１】
前記Ｈブリッジは、前記第１及び第２ＰＷＭ制御信号を受信するための一対の入力を有する、請求項１０に記載の音響増幅器。
【請求項１２】
前記Ｈブリッジの第１ハーフは、前記第１ＰＷＭ制御信号に応答する一対のスイッチを有し、前記Ｈブリッジの第２ハーフは、前記第２ＰＷＭ制御信号に応答する一対のスイッチを有する、請求項１１に記載の音響増幅器。
【請求項１３】
前記出力信号を前記第１及び第２コンパレータに接続するフィードバックループをさらに有する、請求項１０に記載の音響増幅器。
【請求項１４】
前記フィードバックループは、前記作動増幅器を有する差動積分器を有し、前記Ｈブリッジ出力段の前記一対の出力は、前記音響入力信号によって前記差動積分器に接続される、請求項１３に記載の音響増幅器。
【請求項１５】
前記ハーフスイング変調信号を与えるためのランプ発生器をさらに有する、請求項１０に記載の音響増幅器。
【請求項１６】
前記ハーフスイング変調信号は、前記差動信号の電圧スイングよりも小さな、前記一対の差動信号のコモンモード電圧（Ｖｃｍ）とプリセット電圧との間の電圧スイングを有する、請求項１０に記載の音響増幅器。
【請求項１７】
プリセット電圧は前記差動信号の最大電圧か又は前記差動信号の最小電圧である、請求項１６に記載の音響増幅器。
【請求項１８】
前記ハーフスイング変調信号はハーフウイング三角波である、請求項１０に記載の音響増幅器。
【請求項１９】
デジタル音響データを前記音響入力信号に変換するための、前記差動増幅器に接続されたデジタル・アナログ変換器（ＤＡＣ）をさらに有し、前記Ｄ級音響増幅器は前記デジタル音響データを処理することが可能である、請求項１０に記載の音響増幅器。
【請求項２０】
３相変調を使用して入力信号を増幅する方法であって、
一対の差動信号とハーフスイング変調信号とを比較して第１及び第２パルス幅変調（ＰＷＭ）制御信号を各々発生させるステップであって、前記ハーフスイング変調信号の電圧スイングは前記差動信号の電圧スイングよりも小さいステップと、
前記ＰＷＭ制御信号を出力スイッチに与え、前記ＰＷＭ制御信号に応答して３相符号化出力信号を与えるステップと、を有する方法。
【請求項２１】
前記与えるステップは、第１及び第２ＰＷＭ制御信号を有するＨブリッジ回路を駆動して、増幅３相符号化差動出力信号を負荷に与えることを有する、請求項２０に記載の方法。
【請求項２２】
前記入力信号に応答して前記一対の差動信号を発生させるステップをさらに有する、請求項２０に記載の方法。
【請求項２３】
前記３相符号化差動出力信号を前記一対の差動信号にフィードバックさせるステップをさらに有する、請求項２０に記載の方法。
【請求項２４】
前記入力信号は音響信号である、請求項２０に記載の方法。
【請求項２５】
前記ハーフスイング変調信号は、前記差動信号の電圧スイングより小さな、前記一対の差動信号のコモンモード電圧（Ｖｃｍ）とプリセット電圧との間の電圧スイングを有する、請求項２０に記載の方法。
【請求項２６】
前記プリセット電圧は、前記差動信号の最大電圧か又は前記差動信号の最小電圧である、請求項２５に記載の方法。
【請求項２７】
前記ハーフスイング変調信号はハーフスイング三角波である、請求項２０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般には増幅器に関し、より詳しくはD級音響増幅器及びそのための変調方式に関する。
【背景技術】
【０００２】
Ｄ級増幅器としても知られるパルス幅変調（ＰＷＭ）増幅器は、ＰＷＭ増幅器の参照電圧が固定電圧ではなく可変信号であるという点を除いては、スイッチング電源装置の原理と同様の原理で動作する。一般には、Ｄ級増幅器は、アナログ入力Ｄ級及びデジタル入力Ｄ級、すなわち完全デジタル音響増幅器、として分類される。
【０００３】
Ｄ級増幅器は、ＡＢ級増幅器よりもはるかに電力効率が良い。その良好な効率ゆえに、Ｄ級増幅器に必要とされるのは小さな電源であり、ヒートシンクの必要性がなくなるか又は低減され、全体的なシステムコスト、大きさ、及び重量が大幅に低減される。その他の利点としては、長期の電池動作、静かで良好なリスニング環境、及び高出力パワー（＞２０Ｗ／チャンネル）を備えるインテグレーテッド音響増幅器、がある。
【０００４】
従来のＤ級増幅器は出力フィルタを必要とし、出力フィルタはシステムの大きさ、及びソリューションコストを増大させて、携帯用機器でのその使用が制限される。フィルタレスＤ級増幅器では、出力フィルタがなくなる一方で、効率上の利点も維持される。フィルタレス変調方式によれば、ＡＢ級増幅器とほぼ同等のコスト及び大きさであるにもかかわらず、効率上の利点の大きいＤ級増幅器が得られる。
【０００５】
フィルタレスのＤ級動作、高効率、及び低コストを達成する１つの方法は、必要な場合にのみ負荷に電流を送り、一旦送られたら電流を維持して、それにより、入力信号が送られていない場合に負荷からの電流を除去するエネルギーを減衰又は浪費させないことである。この方法の１つとして、４つの動作状態を有する４相変調方式がある。その変調方式は、音響入力信号に応じて、スピーカのような負荷を駆動するために４つの状態を使用する。この４相方式は、例えば、Ｃｏｒｓｉらによる米国特許第６，２６２，６３２号明細書に詳細に記載され、その全ては本明細書に組み込まれる。
【０００６】
フィルタをなくすことにより、Ｄ級増幅器からは電磁妨害波（ＥＭＩ）が放射される。このＥＭＩ現象はまた、Ｓｃｏｒｅらによる米国特許第６，６１４，２９７号明細書に詳細に記載され、その全ては本明細書に組み込まれる。Ｓｃｏｒｅらは、従来の２相ＰＷＭ符号化又は４相ＰＷＭ符号化ではなく、３相ＰＷＭ符号化が使用されるシステムを記載している。ＥＭＩは、３相ＰＷＭに対するΔＶが｜ＶＤＤ｜である一方で２相ＰＷＭに対しては｜２ＶＤＤ｜のときに高まる。３相ＰＷＭ符号化は４相スイッチング動作によって達成され得るが、４相スイッチング動作による３相ＰＷＭ符号化のコモンモードＥＭＩ成分は、３相スイッチング動作によるものよりも大きい。
【０００７】
Ｓｃｏｒｅらの変調方式及び増幅器は、ＥＭＩの性能、及びフィルタレス動作に関する小さな入力における効率を高めるが、これらの利点を実現するためには、Ｓｃｏｒｅらの技術では、４状態のスイッチング信号（４相）を３状態のスイッチング信号（３相）に符号化するための論理モジュールが必要となる。
【０００８】
Ｄ級増幅器のための、特にアナログ入力D級増幅器のための、３相ＰＷＭ符号を発生させるための改善された変調方式が所望されている。
【発明の開示】
【０００９】
一対の差動信号とハーフスイング変調信号とを比較して第１及び第２パルス幅変調（ＰＷＭ）制御信号を各々発生させるための第１及び第２コンパレータを有する増幅器が与えられ、ハーフスイング変調信号の電圧スイングは差動信号の電圧スイングよりも小さい。出力スイッチは、ＰＷＭ制御信号を受信するように接続された一対の入力を有して、ＰＷＭ制御信号に応答して３相符号化出力信号を与える。
【００１０】
実施例では、増幅器は、Ｄ級音響増幅器である。このＤ級音響増幅器は、音響入力信号に応答して一対の差動信号を発生させる差動増幅器と；一対の差動信号とハーフスイング変調信号とを比較して第１及び第２パルス幅変調（ＰＷＭ）制御信号を各々発生させるための第１及び第２コンパレータであって、ハーフスイング変調信号の電圧スイングは差動信号の電圧スイングよりも小さい第１及び第２コンパレータと；一対の出力を有するHブリッジ出力段であって、ＰＷＭ制御信号に応答して、増幅３相符号化音響出力信号を前記一対の出力間で負荷に与えるHブリッジ出力段と、を含む。
【００１１】
本発明の上述の及びその他の特徴は、以下の、添付の図面と関連して与えられる本発明の好ましい実施形態の詳細な説明から、さらに理解されよう。
添付の図面は、開示に関連する、本発明の好ましい実施形態及びその他の情報を示す。
【図面の簡単な説明】
【００１２】
【図１Ａ】アナログ入力信号の３相ＰＷＭを示す。
【００１３】
【図１Ｂ】アナログ入力信号の３相ＰＷＭを示す。
【００１４】
【図２】従来技術の３相ＰＷＭ符号化アナログ入力増幅器の回路図を示す。
【００１５】
【図３】本発明の実施例に係るハーフスイングＰＷＭを備える３相ＰＷＭ符号化アナログ入力音響増幅器の回路図である。
【００１６】
【図４Ａ】全波変調信号及びハーフスイング変調信号を各々使用したアナログ入力信号のパルス幅変調を図式的に比較する。
【００１７】
【図４Ｂ】全波変調信号及びハーフスイング変調信号を各々使用したアナログ入力信号のパルス幅変調を図式的に比較する。
【００１８】
【図５Ａ】図３のＰＷＭ増幅器のフィードバック差動演算増幅器のモデルである。
【００１９】
【図５Ｂ】差動演算増幅器の小信号モデルを示す。
【００２０】
【図６】ハーフスイング三角波発生器の回路図である。
【発明を実施するための最良の形態】
【００２１】
具体的実施例のこの説明は、記載された説明全体の一部としてみなされる添付の図面に関連して読まれるようになっている。説明では、「低い」、「上の」、「水平な」、「垂直な」、「上方の」、「下方の」、「上」、「下」、「頂部」、及び「底部」のような相対的な用語、並びにそれらの派生語（例えば「水平に」、「下方に」、「上方に」等）は、その際に説明されているか又は説明中の図面で示されている方向を言及するものと解釈されるべきである。これらの相対的な用語は、説明の都合上によるものであり、装置が特定の方向に構成されるか又は操作されることを要求するものではない。「接続され」及び「相互接続され」のような、取り付け、接続等に関する用語は、明示的にそうではないことが説明されていない限りは、構成物が、直接的又は介在構成物を介して間接的に、相互に固定又は取り付けられる関係、及び両者ともが可動の又は剛性の取り付け部材又は関係、であることを言及する。
【００２２】
図１A及び１Bは、アナログ入力信号の３相パルス幅変調（ＰＷＭ）を示す。３相ＰＷＭによると、ＰＷＭ符号化信号は、サンプルアナログ入力信号の振幅に関する３つの状態：（ｉ）＋ＶＤＤ、（ｉｉ）接地、又は（ｉｉｉ）−ＶＤＤ、のうちの１つである。図２は、従来技術の、３相ＰＷＭ符号化を備えるアナログ入力Ｄ級増幅器１０の回路図である。３相ＰＷＭ符号化を備えるＤ級増幅器の例は、Ｈｏｗａｔｔの米国特許第５，０７７，５３９号に示されており、その全ては本明細書に組み込まれる。
【００２３】
Ｄ級増幅器１０は、固定利得増幅器１２ａ及び１２ｂに接続された、ＶＩＰ及びＶＩＮとして識別される一対の差動入力を有する。利得増幅器１２ａ及び１２ｂは前置増幅器でありオプションである。アナログ入力信号が小さすぎる場合は、追加の信号利得が適用され得る。所定の実装では、利得増幅器１２ａ及び１２ｂは、選択可能な利得を備えて様々なアナログ入力信号に対応するように設計される。しかし、これらの前置増幅器は、使用されるか否かにかかわらず、増幅器１０のＰＷＭの動作には影響しない。増幅器１２ａ、１２ｂの出力は、抵抗Ｒ１を介して、差動演算増幅器１４の正及び負の入力に接続される。演算増幅器１４は、入力信号をフィードバック出力信号の成分と合成して閉ループの構成すなわちシステムを形成し、システムの全体的な周波数応答及び安定性を向上させて非線形性に起因するエラーを減少させ、これによりノイズ歪みを減少させる。
【００２４】
増幅器１４から出力される差動信号は、タイミング信号、特に、０ＶからＶＤＤまでの間を横切るフルスイング（すなわち差動信号のフルスイング）三角信号による変調のための一対のコンパレータ１６ａ及び１６ｂに与えられ、ＰＷＭ出力制御信号を生成する。結果として得られるデジタル信号は、３相パワースイッチ駆動論理１８に与えられて、負荷、例えばスピーカ２２、に接続された増幅差動出力を与えるための出力選択スイッチ回路、すなわちＨブリッジ２０、の状態を制御する。Ｈブリッジ回路２０は、増幅スイッチ出力信号を負荷２２に与えるための単一の単極電源（ＶＤＤ２）に接続される。負荷に与えられる出力信号は、入力信号の忠実な複製であるが、大きなパワーが電源によって与えられる、すなわちそのパワー増幅出力となる。図２に示されるように、出力された３相符号化ＰＷＭ波形出力信号は、２つのＰＷＭ差動出力（ＶＯＰ及びＶＯＰとして識別される）の差、すなわち減算、である。
【００２５】
第３の状態、すなわちゼロ出力状態、を使用するので、出力回路系は、出力信号に比例してパワーのみを散逸させる。このため、小さな信号入力に対しては、パワー損失が小さい。ゼロ状態信号に対しては、スピーカ２２を通って流れる電流がほとんどないので、損失は発生しない。パワー損失を減少させることにより熱の発生を減らすので、増幅器パッケージに対する小さな伝導ヒートシンクを使用しての、又は電線相互接続単独の所定の場合にはヒートシンクなしでの、熱除去が可能となる。
【００２６】
しかし、図２の回路では、３相ＰＷＭ符号化方式には、３相論理ブロック１８が必要になるという１つの問題がある。３相符号化ＰＷＭ出力信号を与えるべくコンパレータ１６ａ、１６ｂからの信号の出力をＨブリッジモジュール２０に直接与えることはできない。ＥＭＩを低減することは、Ｄ級増幅器の設計において重要な関心事である。コンパレータ１６ａ及び１６ｂの出力により、Ｈブリッジ２０には４相スイッチング動作が生じるが、これは、３相スイッチング動作を有するＨブリッジと比較して大きなコモンモードＥＭＩ成分を有する。
【００２７】
図３は、本発明の実施例に係るハーフスイングＰＷＭを備えるＤ級アナログ出力音響増幅器１００である。増幅器１００は、ＶＩＰ及びＶＩＮとして示される一対の差動信号を受信するための一対の差動入力を有する。差動信号は、フィードバック抵抗Ｒ４を有して上述の利得増幅器１２ａ、１２ｂと同様に動作する利得増幅器１０２に、抵抗Ｒ３を介して与えられる。増幅器１０２の差動出力は、演算増幅器１１４の入力に、抵抗要素Ｒ１を介して与えられる。図２の回路１０に関連して上述されたように、増幅器１００の演算増幅器１１４は、入力信号をフィードバック信号と合成して、ノイズ歪みを減少させる閉ループ構成を形成する。フィードバックループは、抵抗Ｒ１、Ｒ２、キャパシタＣ、及び演算増幅器１１４を有する差動積分器を有する。フィードバック閉ループ構成が好ましいが、必要というわけではない。
【００２８】
以下に詳細に説明されるが、増幅器１００もまた増幅器１０と同様に、演算増幅器１１４の差動出力及び変調信号を入力として受信する一対のコンパレータ１１６ａ、１１６ｂを有する。また、増幅器１００は、第１すなわち正のハーフ部分１２０ａ及び第２すなわち負のハーフ部分１２０ｂを有するフルブリッジ出力トポロジー１２０を有する。Ｈブリッジ１２０の各ハーフは、ＶＤＤと接地との間に直列接続された一対のトランジスタを有する。当業者であれば、一対のトランジスタが、２つのＮＭＯＳトランジスタ、２つのＰＭＯＳトランジスタ、又はＮＭＯＳトランジスタ及びＰＭＯＳトランジスタ、を有し得ることがわかるだろう。異なる型のＨブリッジは、コンパレータ出力をＨブリッジに接続する異なる駆動回路を必要とする。最も効率的なＭＯＳＦＥＴ設計では、高側及び低側の両方にＮチャンネルＭＯＳＦＥＴが使用される。というのは、それはＰチャンネルＭＯＳＦＥＴよりも低いＯＮ抵抗を有するからである。しかし、この設計は、通常、電荷ポンプ回路によって高側ＭＯＳＦＥＴのゲートを駆動する必要があるので、より複雑になる。図３の実施例のブリッジトポロジー１２０のハーフ部分１２０ａ及び１２０ｂは、各々ＮＭＯＳトランジスタ及びＰＭＯＳトランジスタによって構成され、コンパレータ出力が所望の電圧レベルまで増幅される。
【００２９】
図３の増幅器１００は、変調信号としてフルスイング三角波を使用するのではなく、変調信号としてハーフスイング三角波（図３ではＶｓａｗとして示される）を使用する。「ハーフスイング」とは、変調信号の電圧スイングが、接地とＶＤＤとの間で完全にスイングするわけではない、すなわち、以下にさらに詳細に説明されるように、作動信号の電圧スイングよりも小さい、という意味である。変調信号の電圧スイングは、ＶＣＭと最大（すなわち最も正）の供給レールとの間の、又はＶＣＭと最小（すなわち最も負）の供給レールとの間にあり、ここでは、ＶＣＭは最大供給レールと最小供給レールとの間の任意のレベルを取り得る。ＶＣＭは、信号のダイナミックレンジを最大化するべく、差動信号のコモンモード電圧に設定される。ハーフスイング増幅は、変調信号のピークトゥピークのスイングよりも小さくなり得るが、変調信号のスイングを供給レンジの半分に設定し、かつ、ＶＣＭを積分器のコモンモード電圧に設定することにより、より良好な性能を達成することができる。さらに詳細には、１つの実施例においては、変調信号Ｖｓａｗは、（ａ）ＶＣＭと（ＶＣＭ＋ＶＳＷ）との間で、ここでＶＣＭは積分器のコモンモード電圧、ＶＳＷは鋸波形の振幅、又は（ｂ）ＶＣＭと（ＶＣＭ−ＶＳＷ）との間で、振動する三角信号である。
【００３０】
一般に、設計者は、供給電圧レールが０ＶからＶＤＤまでの場合は、ＶＤＤ／２のコモンモード電圧を選択して信号のダイナミックレンジを最大化するだろうが、コモンモード電圧の信号はその他のレベルであってもよい。この実施例では、ＶＣＭはＶＤＤ／２に設定され、変調信号ＶＳＷは、ＶＤＤ／２とＶＤＤとの間で、又はＶＤＤ／２と０Ｖとの間で、振動する。提案される変調方法の背景にある理論は、図４Ａ及び４Ｂに示されており、図４Ａは、従来技術のフルスイング三角波で変調されたサイン波信号（又はその他の入力信号）を示し、図４Ｂは、ＶＣＭとＶＤＤとの間で振動するハーフスイング三角波変調信号を使用した新規な変調方式を示す。
【００３１】
変調信号は、三角波／ランプ発生器を使用して発生させることができる。三角波／ランプ発生器２００の回路図は、図６に示されている。スイッチＳＷ１がオンの場合、電流源Ｉ１はキャパシタＣを充電する。演算増幅器出力ＶＯＵＴにおいては、Ｉ１／Ｃに等しいスロープを備える立ち上がりエッジが得られる。ＶＯＵＴ＞ＶＨ（高／低レベル制限モジュール２０２によって高電圧制限が設定されている）の場合、ＳＷ１はオフであり、ＳＷ２はオンである。このため、ＶＯＵＴにおいて、Ｉ２／Ｃに等しいスロープを備える立ち下りエッジが得られる。ＶＯＵＴ＜ＶＬ（高／低レベル制限モジュール２０２によって低電圧制限が設定されている）の場合、ＳＷ２はオフであり、ＳＷ１はオンである。これらの動作を繰り返すことにより、ＶＨとＶＬとの間の電圧レベルを備える三角波が得られる。ＳＷ１及びＳＷ２に対する制御信号は、高／低レベル制限モジュール２０２から発生するが、これもまた、発生する三角波のスイングレンジを設定する。
【００３２】
重要なのは、ハーフスイング変調信号ＶＳＷを使用することにより、図２の論理回路１８の場合のような良好なＥＭＩ性能を維持しながらも、３相ＰＷＭ符号化を直接発生させることが可能になるということである。しかし、図２の回路とは異なり、コンパレータ１１６ａ及び１１６ｂの出力は、さらなる符号化がない出力ブリッジ１２０に、具体的にはブリッジ１２０内のＮＭＯＳ及び／又はＰＭＯＳトランジスタのゲートに、直接接続可能である。２つのコンパレータからの出力の減算は、符号化論理の必要性なしにＨブリッジをコンパレータ段に直接接続して、３状態にスイッチされる。というのは、任意に与えられるスイッチング期間ではコンパレータの１つの出力のみがＶＤＤ（仮にあるとすれば）となり得るためである。したがって、追加の論理動作が不要となる。これにより、さらには、装置の複雑性が低減されて、コスト、電力消費、及び熱発生の利益が得られる。
【００３３】
三角波周波数が同じであると仮定すれば、従来のフルスイング変調技術によって、２つのＰＷＭパルスが、各ＰＷＭ変換ごとに発生する。本明細書で提案されるハーフスイング変調技術によれば、１つのみのＰＷＭパルスが、各ＰＷＭ変換ごとに発生する。すなわち、有効なＰＷＭスイッチングレートが、提案される技術により半減し、これにより、スイッチング損失によるパワー散逸が低減する。図３を参照すると、Ｈブリッジ１２０の第１及び第２の半分１２０ａ、１２０ｂの増幅差動出力は、負荷要素（例えば、スピーカ１２２）に接続されて増幅３相符号化ＰＷＭ出力信号を与える。述べられたように、提案される方法によって、従来技術で要求された３相論理の必要性をなくすことにより、回路の複雑性が低減する。さらに、コンパレータ１１６ａ、１１６ｂは、レールトゥレールのコンパレータである必要がない、すなわち、コンパレータは、信号スイングがＶＤＤと接地との間にあるレールトゥレール入力信号を受ける必要がない。レールトゥレールのコンパレータは、レールトゥレール信号を処理するためのＮＭＯＳ入力段とＰＭＯＳ入力段の両者を必要とする。したがって、レールトゥレールのコンパレータの設計上の複雑性は、ＮＭＯＳ入力段又はＰＭＯＳ入力段のみを備えその両者を備えないコンパレータよりも高くなる。ハーフスイング技術によれば、三角波は、ほぼＶＤＤとＶＣＭとの間か又はＶＣＭとＧＮＤとの間（すなわちＶＤＤ／２）にあるため、レールトゥレールのコンパレータは不要となる。また、この設計が三角波の非線形性に対して低い感度を示す一方で、従来技術の全波変調は正の三角波サイクルと負の三角波サイクルとの非線形性ミスマッチの影響を受ける。
【００３４】
図５Ａ及び５Ｂでは、ハーフスイングＰＷＭ技術が作用する理由についてさらに展開される。図５Ａに示されるように、ハーフスイングＰＷＭによると、差動経路の１つのみのフィードバック信号が、各ＰＷＭスイッチング期間において差動演算増幅器で「有効」となる。しかし、差動演算増幅器の動作により、他方の経路の反極性信号が自動的に構築される。したがって、閉ループのフィードバックが十分に作用して、高性能の出力、例えば音響出力、が生成される。図５Ｂは、上述のハーフスイングＰＷＭ変調技術を図示するための差動演算増幅器１１４の小さな信号のモデルを示す。
【００３５】
上述の変調方法は、差動入力信号を用いて示されるが、閉ループを与える演算増幅器１１４が差動型であるため、その方法は、片線設置入力信号に変更せずに適用することが可能である。さらに、ハーフスイングＰＷＭは、開ループ構成にも、すなわちフィードバック成分をなくすことによっても、適用可能である。しかし、回路の非線形性に起因するノイズを抑制するためには、閉ループ構成が好ましい。またさらに、バランスのとれた三角ハーフスイング変調信号が好ましいが、実施例においては、変調信号としてハーフスイング鋸歯又は正弦波形が使用されてもよい。またさらに、当業者に知られているデジタル・アナログ変換器（ＤＡＣ）を使用することにより、増幅器１００は、デジタル入力を備えて、すなわちデジタルＤ級音響増幅器として、使用可能である。
【００３６】
具体的な応用例では、本明細書で説明されるＤ級音響増幅器は、テレビジョン、携帯電話、携帯ラジオ、携帯用マルチメディアプレーヤ、ノートブック、ＤＶＤプレーヤ、スピーカ等のような用途で利用される。Ｄ級増幅器に関連して説明されているが、本明細書で説明される変調スイッチング方式はまた、熱電冷却器ドライバ、モータ制御装置等に適用してもよい。
【００３７】
本発明は、具体的な実施例に関連して説明されてきたが、それに限られるものではない。むしろ、添付の請求項が、本発明の等価の範囲を逸脱せずに当業者によってなし得る、本発明のその他の変形例及び実施例を含むように広く解釈されるべきである。
【図１Ａ】
2008048305.tif 000003
【図１Ｂ】
2008048305.tif 000004
【図２】
2008048305.tif 000005
【図３】
2008048305.tif 000006
【図４Ａ】
2008048305.tif 000007
【図４Ｂ】
2008048305.tif 000008
【図５Ａ】
2008048305.tif 000009
【図５Ｂ】
2008048305.tif 000010
【図６】
2008048305.tif 000011
【外国語明細書】
2008048305.tif 000012
2008048305.tif 000013
2008048305.tif 000014
2008048305.tif 000015
2008048305.tif 000016
2008048305.tif 000017
2008048305.tif 000018
2008048305.tif 000019
2008048305.tif 000020
2008048305.tif 000021
2008048305.tif 000022
2008048305.tif 000023
2008048305.tif 000024
2008048305.tif 000025
2008048305.tif 000026
2008048305.tif 000027
2008048305.tif 000028
2008048305.tif 000029
2008048305.tif 000030
2008048305.tif 000031
2008048305.tif 000032
2008048305.tif 000033
2008048305.tif 000034