(57)【要約】【課題】残像や焼付きが生ずることなくインターレース信号そのものの画像を表示することのできる液晶表示装置を提供する。【解決手段】奇数フィールドにおいては奇数行目のデータ間に黒データが挿入され、偶数フィールドにおいては偶数行目のデータ間に黒データが挿入されたデジタル画像信号が、表示制御回路からソースドライバに送られる。ソースドライバは、各ゲートバスラインが選択されているときに各ソースバスラインに印加される駆動用映像信号の極性が２フィールド毎に反転するように、各ソースバスラインに駆動用映像信号を印加する。各画素形成部においては、連続する４フィールド期間をひとつのまとまりのある単位期間として交流駆動が行われる。【選択図】図１
2008242144.tif 000002
【特許請求の範囲】
【請求項１】
表示すべき画像を表わす複数の映像信号をそれぞれ伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置され、対応する交差点を通過する走査信号線が選択されているときに、当該対応する交差点を通過する映像信号線によって伝達される映像信号を画素値として取り込む複数の画素形成部とを含む表示部を備えたアクティブマトリクス型の液晶表示装置であって、
前記複数の走査信号線を１本ずつ順次に選択的に駆動する走査信号線駆動回路と、
各走査信号線が選択されているときに各映像信号線に印加される映像信号の極性が２垂直走査期間毎に反転するように、前記複数の映像信号を前記複数の映像信号線に印加する映像信号線駆動回路と、
奇数行目の走査信号線が選択されているときに前記複数の映像信号線に印加される映像信号の電圧と偶数行目の走査信号線が選択されているときに前記複数の映像信号線に印加される映像信号の電圧とを１垂直走査期間毎に交互に黒表示に相当する電圧にする黒挿入手段と
を備えたことを特徴とする、液晶表示装置。
【請求項２】
前記映像信号線駆動回路は、前記複数の映像信号線に印加される映像信号の極性が隣接する映像信号線間で互いに異なるように、前記複数の映像信号を前記複数の映像信号線に印加することを特徴とする、請求項１に記載の液晶表示装置。
【請求項３】
前記映像信号線駆動回路は、各映像信号線に印加される映像信号の電圧の極性が２水平走査期間毎に反転するように、前記複数の映像信号を前記複数の映像信号線に印加することを特徴とする、請求項１または２に記載の液晶表示装置。
【請求項４】
前記黒挿入手段は、前記複数の映像信号線のうち極性の異なる映像信号が印加された映像信号線同士を短絡させることによって、前記複数の映像信号線に印加される映像信号の電圧を黒表示に相当する電圧にすることを特徴とする、請求項１から３までのいずれか１項に記載の液晶表示装置。
【請求項５】
前記黒挿入手段は、前記複数の映像信号線のうち互いに隣接する映像信号線同士を短絡させることによって、前記複数の映像信号線に印加される映像信号の電圧を黒表示に相当する電圧にすることを特徴とする、請求項４に記載の液晶表示装置。
【請求項６】
前記表示すべき画像を生成するために外部から送られる画像信号の種類がインターレース信号であるかプログレッシブ信号であるかを判定する信号種別判定手段と、
前記表示部に背面側から光を照射するバックライトと、
前記バックライトが照射する光の輝度を制御するバックライト制御手段と
を更に備え、
前記バックライト制御手段は、前記信号種別判定手段によって前記画像信号の種類がインターレース信号であると判定されたときには、前記信号種別判定手段によって前記画像信号の種類がプログレッシブ信号であると判定されたときよりも、前記光の輝度を大きくすることを特徴とする、請求項１から５までのいずれか１項に記載の液晶表示装置。
【請求項７】
前記バックライト制御手段は、前記信号種別判定手段によって前記画像信号の種類がインターレース信号であると判定されたときには、前記信号種別判定手段によって前記画像信号の種類がプログレッシブ信号であると判定されたときよりも、前記光の輝度を２倍にすることを特徴とする、請求項６に記載の液晶表示装置。
【請求項８】
表示すべき画像を表わす複数の映像信号をそれぞれ伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置され、対応する交差点を通過する走査信号線が選択されているときに、当該対応する交差点を通過する映像信号線によって伝達される映像信号を画素値として取り込む複数の画素形成部とを含む表示部を備えたアクティブマトリクス型の液晶表示装置の駆動回路であって、
前記複数の走査信号線を１本ずつ順次に選択的に駆動する走査信号線駆動回路と、
各走査信号線が選択されているときに各映像信号線に印加される映像信号の極性が２垂直走査期間毎に反転するように、前記複数の映像信号を前記複数の映像信号線に印加する映像信号線駆動回路と、
奇数行目の走査信号線が選択されているときに前記複数の映像信号線に印加される映像信号の電圧と偶数行目の走査信号線が選択されているときに前記複数の映像信号線に印加される映像信号の電圧とを１垂直走査期間毎に交互に黒表示に相当する電圧にする黒挿入手段と
を備えたことを特徴とする、駆動回路。
【請求項９】
前記映像信号線駆動回路は、前記複数の映像信号線に印加される映像信号の極性が隣接する映像信号線間で互いに異なるように、前記複数の映像信号を前記複数の映像信号線に印加することを特徴とする、請求項８に記載の駆動回路。
【請求項１０】
前記映像信号線駆動回路は、各映像信号線に印加される映像信号の電圧の極性が２水平走査期間毎に反転するように、前記複数の映像信号を前記複数の映像信号線に印加することを特徴とする、請求項８または９に記載の駆動回路。
【請求項１１】
前記黒挿入手段は、前記複数の映像信号線のうち極性の異なる映像信号が印加された映像信号線同士を短絡させることによって、前記複数の映像信号線に印加される映像信号の電圧を黒表示に相当する電圧にすることを特徴とする、請求項８から１０までのいずれか１項に記載の駆動回路。
【請求項１２】
前記黒挿入手段は、前記複数の映像信号線のうち互いに隣接する映像信号線同士を短絡させることによって、前記複数の映像信号線に印加される映像信号の電圧を黒表示に相当する電圧にすることを特徴とする、請求項１１に記載の駆動回路。
【請求項１３】
表示すべき画像を表わす複数の映像信号をそれぞれ伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置され、対応する交差点を通過する走査信号線が選択されているときに、当該対応する交差点を通過する映像信号線によって伝達される映像信号を画素値として取り込む複数の画素形成部とを含む表示部を備えたアクティブマトリクス型の液晶表示装置の駆動方法であって、
前記複数の走査信号線を１本ずつ順次に選択的に駆動する走査信号線駆動ステップと、
各走査信号線が選択されているときに各映像信号線に印加される映像信号の極性が２垂直走査期間毎に反転するように、前記複数の映像信号を前記複数の映像信号線に印加する映像信号線駆動ステップと、
奇数行目の走査信号線が選択されているときに前記複数の映像信号線に印加される映像信号の電圧と偶数行目の走査信号線が選択されているときに前記複数の映像信号線に印加される映像信号の電圧とを１垂直走査期間毎に交互に黒表示に相当する電圧にする黒挿入ステップと
を備えたことを特徴とする、駆動方法。
【請求項１４】
前記映像信号線駆動ステップでは、前記複数の映像信号線に印加される映像信号の極性が隣接する映像信号線間で互いに異なるように、前記複数の映像信号が前記複数の映像信号線に印加されることを特徴とする、請求項１３に記載の駆動方法。
【請求項１５】
前記映像信号線駆動ステップでは、各映像信号線に印加される映像信号の電圧の極性が２水平走査期間毎に反転するように、前記複数の映像信号が前記複数の映像信号線に印加されることを特徴とする、請求項１３または１４に記載の駆動方法。
【請求項１６】
前記黒挿入ステップでは、前記複数の映像信号線のうち極性の異なる映像信号が印加された映像信号線同士を短絡させることによって、前記複数の映像信号線に印加される映像信号の電圧が黒表示に相当する電圧にされることを特徴とする、請求項１３から１５までのいずれか１項に記載の駆動方法。
【請求項１７】
前記黒挿入ステップでは、前記複数の映像信号線のうち互いに隣接する映像信号線同士を短絡させることによって、前記複数の映像信号線に印加される映像信号の電圧が黒表示に相当する電圧にされることを特徴とする、請求項１６に記載の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、更に詳しくは、アクティブマトリクス型の液晶表示装置においてインターレース方式で与えられる映像信号に基づいて画像を表示する技術に関する。
【背景技術】
【０００２】
従来より、放送業界等においては、マスタモニタと呼ばれる装置で表示画像の確認が行われている。マスタモニタとしては、従来ＣＲＴ（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）が多く採用されていたが、近年液晶表示装置も採用されつつある。ところで、画像表示に関し、一般のテレビ放送ではインターレース方式（１つの画面の表示を２回の走査で行う方式で、１回目に奇数行目の走査を行い、２回目に偶数行目の走査を行う方式）が採用されているが、液晶表示装置ではプログレッシブ方式（１つの画面の表示を１回の走査で行う方式）が採用されている。このため、液晶表示装置においてインターレース信号に基づいて画像の表示が行われる際には、インターレース信号の示す１行おきのデータに基づき、それらの行の間のデータの生成がなされ（例えば、１行目のデータと３行目のデータとに基づいて２行目のデータが生成され）、１行ずつ走査信号線の走査が行われている。
【０００３】
ところが、「（上述のような）データの生成が行われていない画像」すなわち「インターレース信号そのものによる画像」を表示することが強く望まれている。そこで、液晶表示装置によってインターレース信号そのものの画像を表示することを検討する。一般に、液晶表示装置においては、フリッカーの発生を防止するために「ドット反転駆動」と呼ばれる駆動方式が採用されている。図１８は、ドット反転駆動を採用する液晶表示装置において、連続する４フィールド（便宜上、それぞれ「第１〜第４フィールド」という。）の期間中における極性の変化を示す図である。いずれのフィールドにおいても、横方向および縦方向の双方で、各画素形成部において液晶層に印加される電圧の極性（以下、単に「画素形成部の極性」という。）は、隣接する画素形成部間で互いに逆になっている。また、個々の画素形成部に着目すると、フィールドが変わる都度、極性が反転している。ここで、インターレース信号そのものの画像を表示させるために、上述のように「行の間のデータを生成すること」に代えて「黒色の画像を挿入すること」を考えてみる。そうすると、連続する４フィールドの期間中における各画素形成部の極性の変化は、図１９に示すようなものとなる。なお、図１９において、斜線部分は黒色の画像が表示される部分を示している。以上のようにして、液晶表示装置によって、擬似的にインターレース方式による画像表示を行うことができる。
【０００４】
なお、特開平７−７５０４５号公報には、インターレース方式の映像信号を２フィールド毎にその極性を反転させることによりフリッカーの発生を防止する、液晶表示装置の駆動方法の発明が開示されている。
【特許文献１】特開平７−７５０４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、上述のように擬似的なインターレース方式による画像表示が行われると、各画素形成部において液晶に直流成分が残留する。例えば、図１９で参照符号８で示す画素形成部の４フィールド期間の極性は「正、０（黒）、正、０（黒）」となっている。また、図１９で参照符号９で示す画素形成部の４フィールド期間の極性は「負、０（黒）、負、０（黒）」となっている。このように、各画素形成部において片方向への電圧の印加（直流電圧の印加）が行われる結果、表示部に残像や焼付きが生ずる。
【０００６】
そこで本発明は、残像や焼付きが生ずることなくインターレース信号そのものの画像を表示することのできる液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
第１の発明は、表示すべき画像を表わす複数の映像信号をそれぞれ伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置され、対応する交差点を通過する走査信号線が選択されているときに、当該対応する交差点を通過する映像信号線によって伝達される映像信号を画素値として取り込む複数の画素形成部とを含む表示部を備えたアクティブマトリクス型の液晶表示装置であって、
前記複数の走査信号線を１本ずつ順次に選択的に駆動する走査信号線駆動回路と、
各走査信号線が選択されているときに各映像信号線に印加される映像信号の極性が２垂直走査期間毎に反転するように、前記複数の映像信号を前記複数の映像信号線に印加する映像信号線駆動回路と、
奇数行目の走査信号線が選択されているときに前記複数の映像信号線に印加される映像信号の電圧と偶数行目の走査信号線が選択されているときに前記複数の映像信号線に印加される映像信号の電圧とを１垂直走査期間毎に交互に黒表示に相当する電圧にする黒挿入手段と
を備えたことを特徴とする。
【０００８】
第２の発明は、第１の発明において、
前記映像信号線駆動回路は、前記複数の映像信号線に印加される映像信号の極性が隣接する映像信号線間で互いに異なるように、前記複数の映像信号を前記複数の映像信号線に印加することを特徴とする。
【０００９】
第３の発明は、第１または第２の発明において、
前記映像信号線駆動回路は、各映像信号線に印加される映像信号の電圧の極性が２水平走査期間毎に反転するように、前記複数の映像信号を前記複数の映像信号線に印加することを特徴とする。
【００１０】
第４の発明は、第１から第３までのいずれかの発明において、
前記黒挿入手段は、前記複数の映像信号線のうち極性の異なる映像信号が印加された映像信号線同士を短絡させることによって、前記複数の映像信号線に印加される映像信号の電圧を黒表示に相当する電圧にすることを特徴とする。
【００１１】
第５の発明は、第４の発明において、
前記黒挿入手段は、前記複数の映像信号線のうち互いに隣接する映像信号線同士を短絡させることによって、前記複数の映像信号線に印加される映像信号の電圧を黒表示に相当する電圧にすることを特徴とする。
【００１２】
第６の発明は、第１から第５までのいずれかの発明において、
前記表示すべき画像を生成するために外部から送られる画像信号の種類がインターレース信号であるかプログレッシブ信号であるかを判定する信号種別判定手段と、
前記表示部に背面側から光を照射するバックライトと、
前記バックライトが照射する光の輝度を制御するバックライト制御手段と
を更に備え、
前記バックライト制御手段は、前記信号種別判定手段によって前記画像信号の種類がインターレース信号であると判定されたときには、前記信号種別判定手段によって前記画像信号の種類がプログレッシブ信号であると判定されたときよりも、前記光の輝度を大きくすることを特徴とする。
【００１３】
第７の発明は、第６の発明において、
前記バックライト制御手段は、前記信号種別判定手段によって前記画像信号の種類がインターレース信号であると判定されたときには、前記信号種別判定手段によって前記画像信号の種類がプログレッシブ信号であると判定されたときよりも、前記光の輝度を２倍にすることを特徴とする。
【００１４】
第８の発明は、表示すべき画像を表わす複数の映像信号をそれぞれ伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置され、対応する交差点を通過する走査信号線が選択されているときに、当該対応する交差点を通過する映像信号線によって伝達される映像信号を画素値として取り込む複数の画素形成部とを含む表示部を備えたアクティブマトリクス型の液晶表示装置の駆動回路であって、
前記複数の走査信号線を１本ずつ順次に選択的に駆動する走査信号線駆動回路と、
各走査信号線が選択されているときに各映像信号線に印加される映像信号の極性が２垂直走査期間毎に反転するように、前記複数の映像信号を前記複数の映像信号線に印加する映像信号線駆動回路と、
奇数行目の走査信号線が選択されているときに前記複数の映像信号線に印加される映像信号の電圧と偶数行目の走査信号線が選択されているときに前記複数の映像信号線に印加される映像信号の電圧とを１垂直走査期間毎に交互に黒表示に相当する電圧にする黒挿入手段と
を備えたことを特徴とする。
【００１５】
また、第８の発明において実施形態および図面を参照することにより把握される変形例が、課題を解決するための手段として考えられる。
【００１６】
第１３の発明は、表示すべき画像を表わす複数の映像信号をそれぞれ伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置され、対応する交差点を通過する走査信号線が選択されているときに、当該対応する交差点を通過する映像信号線によって伝達される映像信号を画素値として取り込む複数の画素形成部とを含む表示部を備えたアクティブマトリクス型の液晶表示装置の駆動方法であって、
前記複数の走査信号線を１本ずつ順次に選択的に駆動する走査信号線駆動ステップと、
各走査信号線が選択されているときに各映像信号線に印加される映像信号の極性が２垂直走査期間毎に反転するように、前記複数の映像信号を前記複数の映像信号線に印加する映像信号線駆動ステップと、
奇数行目の走査信号線が選択されているときに前記複数の映像信号線に印加される映像信号の電圧と偶数行目の走査信号線が選択されているときに前記複数の映像信号線に印加される映像信号の電圧とを１垂直走査期間毎に交互に黒表示に相当する電圧にする黒挿入ステップと
を備えたことを特徴とする。
【００１７】
また、第１３の発明において実施形態および図面を参照することにより把握される変形例が、課題を解決するための手段として考えられる。
【発明の効果】
【００１８】
上記第１の発明によれば、奇数行目の走査信号線が選択されている時の映像信号の電圧と偶数行目の走査信号線が選択されている時の映像信号の電圧とが、１垂直走査期間毎に交互に黒表示に相当する電圧とされる。これにより、表示部には、インターレース信号そのものに基づく画像が表示される。ここで、各走査信号線が選択されているときに各映像信号線に印加される映像信号の極性は２垂直走査期間毎に反転する。このため、連続する４垂直走査期間における各画素形成部の液晶層に印加される電圧については、正極性が１回、負極性が１回、黒表示に相当する電圧が２回となる。従って、各画素形成部の液晶層に直流電圧が印加されることはない。これにより、直流電圧の印加に起因する表示部への焼付きや残像が生ずることなく、インターレース信号そのものの画像を表示することのできる液晶表示装置が実現される。
【００１９】
上記第２の発明によれば、横方向に隣接する画素形成部間では、液晶層に印加される電圧の極性は互いに逆になる。このため、フリッカーの発生を抑制しつつ、インターレース信号そのものの画像を表示部に表示することができる。
【００２０】
上記第３の発明によれば、各垂直走査期間において液晶層に正極性または負極性の電圧が印加される画素形成部のみに着目したときに、縦方向に隣接する画素形成部間で、液晶層に印加される電圧の極性は互いに逆になる。このため、より効果的にフリッカーの発生を抑制しつつ、インターレース信号そのものの画像を表示部に表示することができる。
【００２１】
上記第４の発明によれば、映像信号線への黒表示に相当する電圧の印加は、極性の異なる電圧が印加された映像信号線同士を短絡させることによって行われる。このため、上記黒表示に相当する電圧の印加には、各映像信号線の配線容量に蓄積されている電荷が用いられる。これにより、消費電力を高めることなく、インターレース信号そのものの画像を表示するために黒表示を挿入することができる。
【００２２】
上記第５の発明によれば、映像信号線への黒表示に相当する電圧の印加は、各色用の映像信号線について互いに隣接する映像信号線を短絡させることによって行われる。このため、簡易な構成によって、消費電力を高めることなく、インターレース信号そのものの画像を表示するために黒表示を挿入することができる。
【００２３】
上記第６の発明によれば、インターレース信号に基づいて当該インターレース信号そのものの画像の表示が行われる時には、プログレッシブ信号に基づいて画像の表示が行われる時よりも、バックライトから照射される光の輝度が大きくなる。このため、黒表示が挿入されることに起因する輝度の低下が抑制される。
【００２４】
上記第７の発明によれば、インターレース信号に基づいて当該インターレース信号そのものの画像の表示が行われる時には、プログレッシブ信号に基づいて画像の表示が行われる時よりも、バックライトから照射される光の輝度が２倍になる。各画素形成部の液晶層には、全体の期間のうちほぼ半分の期間において黒表示に相当する電圧が印加されるので、光の輝度が２倍になることにより、黒表示が挿入されることに起因する輝度の低下が効果的に抑制される。
【発明を実施するための最良の形態】
【００２５】
以下、添付図面を参照して本発明の実施形態について説明する。
【００２６】
＜１．第１の実施形態＞
＜１．１  全体構成および動作＞
図２は、本発明の第１の実施形態に係る液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、表示部１００と表示制御回路２００とソースドライバ（映像信号線駆動回路）３００とゲートドライバ（走査信号線駆動回路）４００とセレクタ５００とマイコン６００とバックライト制御回路（バックライト制御手段）７００とバックライト８００とを備えている。なお、この液晶表示装置はノーマリブラック型である。
【００２７】
表示部１００には、複数本（ｎ本）のソースバスライン（映像信号線）ＳＬ１〜ＳＬｎと、複数本（ｍ本）のゲートバスライン（走査信号線）ＧＬ１〜ＧＬｍと、それらのソースバスラインＳＬ１〜ＳＬｎとゲートバスラインＧＬ１〜ＧＬｍとの交差点にそれぞれ対応して設けられた複数個（ｎ×ｍ個）の画素形成部とが含まれている。これらの画素形成部はマトリクス状に配置されて画素アレイを構成し、各画素形成部は、対応する交差点を通過するゲートバスラインにゲート端子が接続されると共に当該交差点を通過するソースバスラインにソース端子が接続されたスイッチング素子であるＴＦＴ１０と、そのＴＦＴ１０のドレイン端子に接続された画素電極と、上記複数個の画素形成部に共通的に設けられた対向電極である共通電極Ｅｃと、上記複数個の画素形成部に共通的に設けられ画素電極と共通電極Ｅｃとの間に挟持された液晶層とからなる。そして、画素電極と共通電極Ｅｃとにより形成される液晶容量により、画素容量Ｃｐが構成される。なお通常、画素容量Ｃｐに確実に電圧を保持すべく、液晶容量に並列に補助容量が設けられるが、補助容量は本発明には直接に関係しないのでその説明および図示を省略する。
【００２８】
セレクタ５００は、画像情報を示す映像信号ＤＶおよびタイミングを取るための複数の信号からなるタイミング信号群ＴＧをこの液晶表示装置の外部の信号源から受け取り、これらの信号ＤＶ、ＴＧを表示制御回路２００に与えるとともに、映像信号ＤＶがインターレース信号であるかプログレッシブ信号であるかを示す種別信号ＳＴを出力する。このように、本実施形態においては、セレクタ５００によって信号種別判定手段が実現されている。
【００２９】
表示制御回路２００は、セレクタ５００から出力される映像信号ＤＶとタイミング信号群ＴＧとを受け取り、デジタル画像信号ＤＡと、表示部１００に画像を表示するタイミングを制御するためのソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチストローブ信号ＬＳ、極性反転信号ＰＯＬ、ゲートスタートパルス信号ＧＳＰ、およびゲートクロック信号ＧＣＫを出力する。
【００３０】
ソースドライバ３００は、表示制御回路２００から出力されるデジタル画像信号ＤＡ、ソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチストローブ信号ＬＳ、および極性反転信号ＰＯＬを受け取り、表示部１００内の各画素形成部の画素容量Ｃｐを充電するために駆動用映像信号を各ソースバスラインＳＬ１〜ＳＬｎに印加する。なお、ソースドライバ３００の詳細な構成については後述する。
【００３１】
ゲートドライバ４００は、表示制御回路２００から出力されるゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとに基づいて、ゲートバスラインＧＬ１〜ＧＬｍにアクティブな走査信号を印加する。
【００３２】
マイコン６００は、セレクタ５００から出力される種別信号ＳＴに基づいて、バックライト８００の輝度を制御するための切替指示信号ＳＷを出力する。バックライト制御回路７００は、マイコン６００から出力される切替指示信号ＳＷに基づいて、バックライト８００の輝度を制御（調節）する。例えば、マイコン６００は、種別信号ＳＴが「映像信号ＤＶがインターレース信号であること」を示していれば、切替指示信号ＳＷの論理レベルをハイレベルにし、種別信号ＳＴが「映像信号ＤＶがプログレッシブ信号であること」を示していれば、切替指示信号ＳＷの論理レベルをローレベルにする。そして、バックライト制御回路７００は、切替指示信号ＳＷの論理レベルがハイレベルであれば、バックライト８００の輝度を通常の２倍にし、切替指示信号ＳＷの論理レベルがローレベルであれば、バックライト８００の輝度を通常の輝度にする。このようにして、外部から送られた映像信号ＤＶの種別がインターレース信号の時には、バックライト８００の輝度は通常の２倍となる。
【００３３】
以上のようにして、各ソースバスラインＳＬ１〜ＳＬｎに駆動用映像信号が印加され、各ゲートバスラインＧＬ１〜ＧＬｍに走査信号が印加され、映像信号ＤＶの種別に応じてバックライトが点灯されることにより、表示部１００に画像が表示される。
【００３４】
＜１．２  ソースドライバの構成および動作＞
図３は、本実施形態におけるソースドライバ３００の構成を示すブロック図である。このソースドライバ３００は、ソースバスラインＳＬ１〜ＳＬｎの数に等しいｎ段のシフトレジスタ３１と、ソースバスラインＳＬ１〜ＳＬｎにそれぞれ対応する内部画像信号ｄ１〜ｄｎを出力するサンプリング・ラッチ回路３２と、各ソースバスラインＳＬ１〜ＳＬｎに印加すべき電圧を選択するための選択回路３３と、選択回路３３で選択された電圧を駆動用映像信号としてソースバスラインＳＬ１〜ＳＬｎに印加するための出力回路３４と、プラス極性およびマイナス極性における各階調レベルにそれぞれ対応する電圧（階調電圧群）ＶＨ０〜ＶＨｋ、ＶＬ０〜ＶＬｋを出力する階調電圧発生回路３５と、互いに隣接するソースバスラインに印加される駆動用映像信号の極性を異ならせるためのインバータ３６とを備えている。なお、インバータ３６については、偶数列目のソースバスラインＳＬ２、ＳＬ４、・・・、ＳＬｎのみに対応するように設けられている。
【００３５】
シフトレジスタ３１にはソーススタートパルス信号ＳＳＰとソースクロック信号ＳＣＫとが入力される。シフトレジスタ３１は、これらの信号ＳＳＰ、ＳＣＫに基づき、ソーススタートパルス信号ＳＳＰに含まれるパルスを入力端から出力端へと順次に転送する。このパルスの転送に応じてシフトレジスタ３１から各ソースバスラインＳＬ１〜ＳＬｎに対応するサンプリングパルスが順次に出力され、当該サンプリングパルスはサンプリング・ラッチ回路３２に順次に入力される。
【００３６】
サンプリング・ラッチ回路３２は、表示制御回路２００から出力されるデジタル画像信号ＤＡをシフトレジスタ３１から出力されるサンプリングパルスのタイミングでサンプリングして保持する。さらに、サンプリング・ラッチ回路３２は、ラッチストローブ信号ＬＳのパルスのタイミングで、保持されているデジタル画像信号ＤＡを内部画像信号ｄ１〜ｄｎとして一斉に出力する。インバータ３６は、極性反転信号ＰＯＬの極性を反転させる（論理レベルを逆にする）。
【００３７】
階調電圧発生回路３５は、所定の電源回路（不図示）から与えられる複数個の基準電圧に基づき、プラス・マイナスそれぞれの極性について「ｋ＋１」の階調レベルに対応する電圧ＶＨ０〜ＶＨｋ、ＶＬ０〜ＶＬｋを生成し、これらを階調電圧群として出力する。
【００３８】
選択回路３３は、サンプリング・ラッチ回路３２から出力される内部画像信号ｄ１〜ｄｎに基づき、階調電圧発生回路３５から出力される階調電圧群ＶＨ０〜ＶＨｋ、ＶＬ０〜ＶＬｋのうちのいずれかの電圧を選択し、出力する。この際、表示制御回路２００から出力される極性反転信号ＰＯＬの論理レベルに基づいて、電圧の極性が決定される。本実施形態では、極性反転信号ＰＯＬの論理レベルがハイレベルであれば選択回路３３では正の階調電圧が選択され、極性反転信号ＰＯＬの論理レベルがローレベルであれば選択回路３３では負の階調電圧が選択される。選択回路３３から出力された電圧は出力回路３４に入力される。
【００３９】
出力回路３４は、選択回路３３から出力された電圧を例えば電圧ホロアによってインピーダンス変換を行い、変換後の電圧を駆動用映像信号としてソースバスラインＳＬ１〜ＳＬｎに出力する。
【００４０】
＜１．３  駆動方法＞
次に、映像信号ＤＶとしてインターレース信号が外部から送られてきたときの駆動方法について説明する。図４（ａ）は、外部から送られる映像信号ＤＶのデータの内容を模式的に示し、図４（ｂ）は、表示制御回路２００からソースドライバ３００に送られるデジタル画像信号ＤＡのデータの内容を模式的に示した図である。映像信号ＤＶの種別がインターレース信号のときには、図４（ａ）に示すように、まず奇数行目のデータが順次に外部から送られ、次に偶数行目のデータが順次に外部から送られてくる。このようにして１画面分のデータが送られると、次の画面のデータについても同様にして送られてくる。なお、図４（ａ）は模式的に示したものであり、例えば「１行目のデータ」には、１行目の各列（１列目〜ｎ列目）に対応して設けられている画素形成部の画素値を示すデータが含まれている。
【００４１】
表示制御回路２００は、図４（ａ）に示すように送られてくる映像信号ＤＶを受け取り、当該映像信号ＤＶの（１行おきの）データに、図４（ｂ）に示すように、黒色を表示させるためのデータ（以下、「黒データ」という。）を挿入する。このように、本実施形態においては、表示制御回路２００によって黒挿入手段が実現されている。なお、奇数行目の２つのデータの間に挿入された黒データは、プログレッシブ駆動における偶数行目のデータとなり、偶数行目の２つのデータの間に挿入された黒データは、プログレッシブ駆動における奇数行目のデータとなる。このようにして、１行おきのデータに黒データが挿入されたデジタル画像信号ＤＡが、表示制御回路２００からソースドライバ３００に送られる。
【００４２】
図５は、本実施形態における駆動方法を説明するための信号波形図である。本実施形態では、図５に示すように、連続する４フィールドをひとつのまとまりのある単位期間とする駆動方式が採用されている。なお、１フィールド期間に１回の垂直走査が行われるので、１フィールド期間は１垂直走査期間に相当する。
【００４３】
図５（ａ）に示すように、極性反転信号ＰＯＬについては、第１および第２フィールドでは、先頭の２水平走査期間の論理レベルをハイレベルとして２水平走査期間毎に反転し、第３および第４フィールドでは、先頭の２水平走査期間の論理レベルをローレベルとして２水平走査期間毎に反転している。ここで、駆動用映像信号の極性はこの極性反転信号ＰＯＬの論理レベルに基づいて決定されるところ、図３に示したように、極性反転信号ＰＯＬの論理レベルを逆にするためのインバータ３６は偶数列目のソースバスラインＳＬ２、ＳＬ４、・・・、ＳＬｎのみに対応するように設けられている。これにより、第１および第２フィールドにおける１水平走査期間毎の駆動用映像信号の極性の変化は、奇数列目については「正、正、負、負、正、正、負、負、・・・」となり、偶数列目については「負、負、正、正、負、負、正、正、・・・」となるべきである。一方、第３および第４フィールドにおける１水平走査期間毎の駆動用映像信号の極性の変化は、奇数列目については「負、負、正、正、負、負、正、正、・・・」となり、偶数列目については「正、正、負、負、正、正、負、負、・・・」となるべきである。また、図５（ｅ）〜（ｈ）に示すように、各ゲートバスラインに印加される走査信号が１水平走査期間毎に順次にアクティブとなる。
【００４４】
以上より、連続する４フィールドの期間中における各画素形成部の極性の変化は、図６に示すようなものとなるべきである。この駆動方法によると、縦方向には２行毎に極性が反転している。また、個々の画素形成部に着目すると、２フィールド毎に極性が反転している。従って、図６に示すような極性の変化がもたらされる駆動方式は、「２Ｈ２Ｆ（フィールド）反転」と呼ばれている。
【００４５】
ところが、表示制御回路２００からソースドライバ３００に送られるデジタル画像信号ＤＡには、上述したように黒データが１行おきに挿入されている。詳しくは、奇数フィールドにおいては、奇数行目の２つのデータの間に偶数行目のデータとしての黒データが挿入され、偶数フィールドにおいては、偶数行目の２つのデータの間に奇数行目のデータとしての黒データが挿入されている。従って、デジタル画像信号ＤＡの波形は、図５（ｂ）に示すようなものとなる。その結果、奇数列目のソースバスラインに印加される駆動用映像信号Ｓ（ａ）の波形は図５（ｃ）に示すようなものとなり、偶数列目のソースバスラインに印加される駆動用映像信号Ｓ（ｂ）の波形は図５（ｄ）に示すようなものとなる。
【００４６】
図７は、奇数列目のソースバスラインに印加される駆動用映像信号Ｓ（ａ）についての各フィールドにおける極性の変化を示す信号波形図である。図７（ａ）〜（ｄ）に示すように、第１フィールドでは「正、０（黒）、負、０（黒）、正、０（黒）、負、０（黒）、・・・」となり、第２フィールドでは「０（黒）、正、０（黒）、負、０（黒）、正、０（黒）、負、・・・」となり、第３フィールドでは「負、０（黒）、正、０（黒）、負、０（黒）、正、０（黒）、・・・」となり、第４フィールドでは「０（黒）、負、０（黒）、正、０（黒）、負、０（黒）、正、・・・」となっている。偶数列目のソースバスラインに印加される駆動用映像信号Ｓ（ｂ）については、奇数列目のソースバスラインに印加される駆動用映像信号Ｓ（ａ）とは極性が逆になる。
【００４７】
＜１．４  効果＞
本実施形態によれば、連続する４フィールドの期間中における各画素形成部の極性の変化は、図１に示すようなものとなる。なお、図１において、斜線部分は黒色の画像が表示される部分を示している。図１に示すように、奇数フィールドにおいては、奇数行目についてのみ（有効な）画像の表示が行われ、偶数行目については黒色の画像が表示される。一方、偶数フィールドにおいては、偶数行目についてのみ（有効な）画像の表示が行われ、奇数行目については黒色の画像が表示される。このように、本実施形態に係る液晶表示装置では、インターレース信号そのものの画像が表示される。
【００４８】
ここで、図１で参照符号４で示す画素形成部についての４フィールド期間における極性は「正、０（黒）、負、０（黒）」となっている。図１で参照符号５で示す画素形成部についての４フィールド期間における極性は「負、０（黒）、正、０（黒）」となっている。図１で参照符号６で示す画素形成部についての４フィールド期間における極性は「０（黒）、正、０（黒）、負」となっている。図１で参照符号７で示す画素形成部についての４フィールド期間における極性は「０（黒）、負、０（黒）、正」となっている。このように、全ての画素形成部において、「片方向への電圧の印加（直流電圧の印加）が行われる」ということはない。すなわち、全ての画素形成部において、液晶層には交流電圧が印加される。このため、表示部１００に焼付きや残像が生ずることはない。
【００４９】
また、図１の各フィールドにおいて、正極性または負極性のいずれか電圧が印加されている画素形成部（黒電圧が印加されている画素形成部以外の画素形成部）のみに着目すると、横方向および縦方向のいずれの方向についても、正極性と負極性とが交互に現れている。このため、この液晶表示装置では、フリッカーの発生が防止される。
【００５０】
以上より、本実施形態によると、フリッカーの発生あるいは表示部１００への焼付きや残像の発生を防止しつつ、インターレース信号そのものの画像を表示することのできる液晶表示装置が実現される。
【００５１】
さらに、本実施形態においては、外部から送られる映像信号ＤＶの種別がインターレース信号である時には、セレクタ５００、マイコン６００、およびバックライト制御回路７００によって、バックライト８００の輝度が通常時（外部から送られる映像信号ＤＶの種別がプログレッシブ信号である時）の２倍にされる。これにより、黒データが挿入されることに起因する輝度の低下が抑制される。
【００５２】
＜２．第２の実施形態＞
＜２．１  全体構成および動作＞
図８は、本発明の第２の実施形態に係る液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、表示部１００と表示制御回路２００とソースドライバ３００と第１のゲートドライバ４０１と第２のゲートドライバ４０２とセレクタ５００とマイコン６００とバックライト制御回路７００とバックライト８００とを備えている。本実施形態においては、上記第１の実施形態とは異なり、ゲートドライバは、奇数行目のゲートバスラインＧＬ１、ＧＬ３、・・・、ＧＬｍ−１を駆動するための第１のゲートドライバ４０１と偶数行目のゲートバスラインＧＬ２、ＧＬ４、・・・、ＧＬｍを駆動するための第２のゲートドライバ４０２とに分けられている。なお、本実施形態における液晶表示装置についても、上記第１の実施形態と同様、ノーマリブラック型である。
【００５３】
表示制御回路２００は、セレクタ５００から出力される映像信号ＤＶとタイミング信号群ＴＧとを受け取り、デジタル画像信号ＤＡと、表示部１００に画像を表示するタイミングを制御するためのソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチストローブ信号ＬＳ、極性反転信号ＰＯＬ、短絡制御信号Ｃｓｈ、第１のゲートスタートパルス信号ＧＳＰ１、第１のゲートクロック信号ＧＣＫ１、第１のゲートドライバ出力制御信号ＧＯＥ１、第２のゲートスタートパルス信号ＧＳＰ２、第２のゲートクロック信号ＧＣＫ２、および第２のゲートドライバ出力制御信号ＧＯＥ２とを出力する。
【００５４】
ソースドライバ３００は、表示制御回路２００から出力されるデジタル画像信号ＤＡ、ソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチストローブ信号ＬＳ、極性反転信号ＰＯＬ、および短絡制御信号Ｃｓｈを受け取り、表示部１００内の各画素形成部の画素容量Ｃｐを充電するために駆動用映像信号を各ソースバスラインＳＬ１〜ＳＬｎに印加する。
【００５５】
本実施形態では、消費電力の低減のために、１水平走査期間毎に隣接ソースバスライン間を短絡させるチャージシェアリング方式が採用されている。このため、ソースドライバ３００において駆動用映像信号Ｓ（１）〜Ｓ（ｎ）を出力する部分である出力部は、図９に示すように構成されている。すなわち、この出力部は、デジタル画像信号ＤＡに基づき生成されたアナログ電圧信号ｖ（１）〜ｖ（ｎ）を受け取り、これらのアナログ電圧信号ｖ（１）〜ｖ（ｎ）をインピーダンス変換することによって、ソースバスラインＳＬ１〜ＳＬｎで伝達すべき駆動用映像信号Ｓ（１）〜Ｓ（ｎ）を生成するものであり、このインピーダンス変換のための電圧ホロワとしてｎ個のバッファ３７を有している。
【００５６】
各バッファ３７の出力端子にはスイッチング素子としての第１のＭＯＳトランジスタＳＷａが接続され、各バッファ３７からの駆動用映像信号Ｓ（ｉ）は第１のＭＯＳトランジスタＳＷａを介してソースドライバ３００の出力端子から出力される（ｉ＝１，２，…，ｎ）。また、ソースドライバ３００の隣接する出力端子間は、スイッチング素子としての第２のＭＯＳトランジスタＳＷｂによって接続されている。そして、これらの出力端子間の第２のＭＯＳトランジスタＳＷｂのゲート端子には、短絡制御信号Ｃｓｈが与えられ、各バッファ３７の出力端子に接続された第１のＭＯＳトランジスタＳＷａのゲート端子には、インバータ３８の出力信号すなわち短絡制御信号Ｃｓｈの論理反転信号が与えられる。したがって、短絡制御信号Ｃｓｈの論理レベルがローレベルのときには、第１のＭＯＳトランジスタＳＷａがオンし、第２のＭＯＳトランジスタＳＷｂがオフするので、各バッファ３７からの駆動用映像信号は、第１のＭＯＳトランジスタＳＷａを介してソースドライバ３００から出力される。一方、短絡制御信号Ｃｓｈの論理レベルがハイレベルのときには、第１のＭＯＳトランジスタＳＷａがオフし、第２のＭＯＳトランジスタＳＷｂがオンするので、各バッファ３７からの駆動用映像信号は出力されず、表示部１００における隣接ソースバスライン間が、第２のＭＯＳトランジスタＳＷｂを介して短絡される。なお、隣接ソースバスライン間を短絡させることで各ソースバスラインの電圧を黒電圧に近づけるという構成は、消費電力を低減するための手段として従来より提案されており、図９に示した構成に限定されるものではない。また、本実施形態においては、図９に示した構成によって黒挿入手段が実現されている。
【００５７】
第１のゲートドライバ４０１は、表示制御回路２００から出力される第１のゲートスタートパルス信号ＧＳＰ１と第１のゲートクロック信号ＧＣＫ１と第１のゲートドライバ出力制御信号ＧＯＥ１とに基づいて、奇数行目のゲートバスラインＧＬ１、ＧＬ３、・・・、ＧＬｍ−１に走査信号Ｇ（１）、Ｇ（３）、・・・、Ｇ（ｍ−１）を印加する。第２のゲートドライバ４０２は、表示制御回路２００から出力される第２のゲートスタートパルス信号ＧＳＰ２と第２のゲートクロック信号ＧＣＫ２と第２のゲートドライバ出力制御信号ＧＯＥ２とに基づいて、偶数行目のゲートバスラインＧＬ２、ＧＬ４、・・・、ＧＬｍに走査信号Ｇ（２）、Ｇ（４）、・・・、Ｇ（ｍ）を印加する。
【００５８】
ここで、第１のゲートドライバ４０１の構成について図１０を参照しつつ説明する。第１のゲートドライバ４０１は、図１０に示すように、シフトレジスタ４０と、当該シフトレジスタ４０の各段に対応して設けられた第１および第２のＡＮＤゲート４１，４３と、第２のＡＮＤゲート４３からの出力信号に基づき走査信号Ｇ（１）、Ｇ（３）、・・・、Ｇ（ｍ−１）を出力する出力部４５とを備えている。シフトレジスタ４０には第１のゲートスタートパルス信号ＧＳＰ１と第１のゲートクロック信号ＧＣＫ１とが入力され、シフトレジスタ４０の各段から出力信号Ｑ（１）、Ｑ（３）、・・・、Ｑ（ｍ−１）が出力される。第１のＡＮＤゲート４１のそれぞれには、第１のゲートクロック信号ＧＣＫ１の論理反転信号とシフトレジスタ４０からの出力信号とが入力される。第２のＡＮＤゲート４３のそれぞれには、第１のゲートドライバ出力制御信号ＧＯＥ１の論理反転信号と第１のＡＮＤゲート４１からの出力信号とが入力される。そして、第２のＡＮＤゲート４３のそれぞれの出力信号が出力部４５でレベル変換されて、ゲートバスラインに印加すべき走査信号Ｇ（１）、Ｇ（３）、・・・、Ｇ（ｍ−１）として出力される。なお、第２のゲートドライバ４０２の構成については、第１のゲートドライバ４０１の構成と同様であるので、説明を省略する。
【００５９】
セレクタ５００、マイコン６００、バックライト制御回路７００、およびバックライト８００の動作については上記第１の実施形態と同様であるので説明を省略する。
【００６０】
＜２．２  駆動方法＞
次に、本実施形態における駆動方法について、図１１および図１２を参照しつつ説明する。図１１は、第１および第２フィールドにおける信号波形図であり、図１２は、第３および第４フィールドにおける信号波形図である。本実施形態においては、上記第１の実施形態とは異なり、表示制御回路２００からソースドライバ３００には、図４（ａ）に示すようにデジタル画像信号ＤＡが送られてくる。すなわち、データとデータとの間（例えば、１行目のデータと３行目のデータとの間）には黒データは挿入されていない。極性反転信号ＰＯＬについては、上記第１の実施形態と同様、図５（ａ）に示すように２水平走査期間（２Ｈ）毎に論理レベルの反転が行われる。これにより、ソースドライバ３００の内部で生成される奇数列目のソースバスライン用のアナログ電圧信号ｖ（ａ）の波形は、図１１（ａ）に示すようなものとなる。このアナログ電圧信号ｖ（ａ）に関し、時点ｔ１から時点ｔ２までの期間における値は図４（ａ）の１行目のデータの値に相当し、時点ｔ２から時点ｔ３までの期間における値は３行目のデータの値に相当する。また、時点ｔ４から時点ｔ５までの期間における値は２行目のデータの値に相当し、時点ｔ５から時点ｔ６までの期間における値は４行目のデータの値に相当する。なお、偶数列目のソースバスライン用のアナログ電圧信号の波形については、奇数列目のソースバスライン用のアナログ電圧信号ｖ（ａ）の波形とは極性が逆になる。
【００６１】
ソースドライバ３００の出力部は図９に示すように構成されているところ、表示制御回路２００から送られる短絡制御信号Ｃｓｈは、図１１（ｂ）に示すように、２水平走査期間毎に所定の期間Ｔｓｈだけハイレベルとなる。上述したように、短絡制御信号Ｃｓｈがローレベルのときにはアナログ電圧信号ｖ（１）〜ｖ（ｎ）が駆動用映像信号Ｓ（１）〜Ｓ（ｎ）として出力され、短絡制御信号Ｃｓｈがハイレベルのときには隣接ソースバスラインが互いに短絡される。本実施形態では、隣接ソースバスラインの電圧は互いに逆極性であって、その絶対値はほぼ等しい。したがって、各駆動用映像信号Ｓ（１）〜Ｓ（ｎ）の電圧は、短絡期間Ｔｓｈにおいて、黒表示に相当する電圧（以下、単に「黒電圧」ともいう）となる。これにより、奇数列目のソースバスラインに印加される駆動用映像信号Ｓ（ａ）の波形は、図１１（ｃ）に示すようなものとなる。なお、偶数列目のソースバスラインに印加される駆動用映像信号の波形については、奇数列目のソースバスラインに印加される駆動用映像信号Ｓ（ａ）の波形とは極性が逆になる。
【００６２】
以上のようにして、各ソースバスラインＳＬ１〜ＳＬｎに駆動用映像信号Ｓ（１）〜Ｓ（ｎ）が印加されるところ、ゲートバスラインには、図１１（ｄ）〜（ｇ）に示すような走査信号Ｇ（１）〜Ｇ（４）が印加される（図１１には、１行目から４行目までを示している）。図１１および図１２に示すように、奇数フィールドにおいては、画像データとして有効な駆動用映像信号Ｓ（ａ）の印加が行われている期間中に、奇数行目のゲートバスラインに印加される走査信号がアクティブになっている。この奇数行目のゲートバスラインへのアクティブな走査信号の印加は２水平走査期間（２Ｈ）毎に行われている。また、駆動用映像信号Ｓ（ａ）が黒電圧となっている期間中には、偶数行目のゲートバスラインに印加される走査信号がアクティブになっている。この偶数行目のゲートバスラインへのアクティブな走査信号の印加は、各ゲートバスラインにつき４回ずつ行われている。
【００６３】
一方、偶数フィールドにおいては、画像データとして有効な駆動用映像信号Ｓ（ａ）の印加が行われている期間中に、偶数行目のゲートバスラインに印加される走査信号がアクティブになっている。この偶数行目のゲートバスラインへのアクティブな走査信号の印加は２水平走査期間（２Ｈ）毎に行われている。また、駆動用映像信号Ｓ（ａ）が黒電圧となっている期間中には、奇数行目のゲートバスラインに印加される走査信号がアクティブになっている。この奇数行目のゲートバスラインへのアクティブな走査信号の印加は、各ゲートバスラインにつき４回ずつ行われている。
【００６４】
ここで、図１１（ｄ）〜（ｇ）に示すような走査信号Ｇ（１）〜Ｇ（４）を生成する方法について説明する。図１３は、走査信号の生成について説明するための信号波形図である。図１３（ａ）に示すように、第１のゲートスタートパルス信号ＧＳＰ１は、奇数フィールドにはほぼ２水平走査期間だけハイレベルとなり、偶数フィールドにはほぼ８水平走査期間だけハイレベルとなる。第１のゲートクロック信号ＧＣＫ１については、図１３（ｂ）に示すように、奇数フィールドにおいても偶数フィールドにおいても、２水平走査期間（２Ｈ）毎に短期間のパルスが生じている。第１のゲートドライバ出力制御信号ＧＯＥ１については、図１３（ｃ）に示すように、奇数フィールドには２水平走査期間毎に期間Ｔ１だけハイレベルとなり、偶数フィールドには２水平走査期間毎に期間Ｔ２だけハイレベルとなっている。なお、期間Ｔ２は期間Ｔ１よりも長い期間に設定されている。以上のような信号ＧＳＰ１、ＧＣＫ１、およびＣＯＥ１が、図１０に示した構成の第１のゲートドライバ４０１に入力される。
【００６５】
図１０に示した構成により、第１のゲートスタートパルス信号ＧＳＰ１と第１のゲートクロック信号ＧＣＫ１とに基づいて、シフトレジスタ４０の各段からは、図１３（ｄ）、（ｅ）に示すような出力信号Ｑ（１）、Ｑ（３）が出力される。ここで、上述したように、第１のＡＮＤゲート４１には第１のゲートクロック信号ＧＣＫ１の論理反転信号とシフトレジスタ４０からの出力信号とが入力され、第２のＡＮＤゲート４３には第１のゲートドライバ出力制御信号ＧＯＥ１の論理反転信号と第１のＡＮＤゲート４１からの出力信号とが入力される。従って、各ゲートバスラインに印加される走査信号がアクティブになるのは、「シフトレジスタ４０からの出力信号がハイレベル」かつ「第１のゲートクロック信号ＧＣＫ１がローレベル」かつ「第１のゲートドライバ出力制御信号ＧＯＥ１がローレベル」の時である。これにより、奇数フィールドにおいては、走査信号Ｇ（１）、Ｇ（３）はそれぞれ１回だけアクティブとなり、そのアクティブとなる期間の長さは「２水平走査期間より期間Ｔ１だけ短い期間」となる。一方、偶数フィールドにおいては、走査信号Ｇ（１）、Ｇ（３）はそれぞれ４回アクティブとなり、そのアクティブとなる期間の長さは（１回のアクティブにつき）「２水平走査期間より期間Ｔ２だけ短い期間」となる。
【００６６】
以上のようにして、図１１（ｄ）、（ｆ）に示すような走査信号Ｇ（１）、Ｇ（３）が生成される。なお、走査信号Ｇ（２）、Ｇ（４）については、表示制御回路２００から第２のゲートドライバ４０２に送られる第２のゲートスタートパルス信号ＧＳＰ２、第２のゲートクロック信号ＧＣＫ２、および第２のゲートドライバ出力制御信号ＧＯＥ２のタイミングを第１のゲートスタートパルス信号ＧＳＰ１、第１のゲートクロック信号ＧＣＫ１、および第１のゲートドライバ出力制御信号ＧＯＥ１とずらすことにより、走査信号Ｇ（１）、Ｇ（３）と同様にして生成される。
【００６７】
＜２．３  効果＞
再度図１１および図１２を参照しつつ、本実施形態における効果について説明する。ここでは、１行目のゲートバスラインＧＬ１と１列目のソースバスラインＳＬ１との交差点に対応して設けられた画素形成部に着目する。第１フィールドにおいては、図１１（ｃ）、（ｄ）に示すように、駆動用映像信号Ｓ（ａ）の極性が正になっている期間に走査信号Ｇ（１）がアクティブになる。これにより、第１フィールドには、上記画素形成部の極性は正になる。第２フィールドにおいては、駆動用映像信号Ｓ（ａ）が黒電位になっている期間に走査信号Ｇ（１）がアクティブになる。ここで、駆動用映像信号Ｓ（ａ）が黒電位になる期間は２水平走査期間毎に期間Ｔｓｈずつ現れるところ、これらの期間に走査信号Ｇ（１）は図１１（ｄ）に示すように４回アクティブになる。これにより、第２フィールドには、走査信号Ｇ（１）がアクティブになる毎に上記画素形成部は黒電位に近づく。第３フィールドにおいては、図１２（ｃ）、（ｄ）に示すように、駆動用映像信号Ｓ（ａ）の極性が負になっている期間に走査信号Ｇ（１）がアクティブになる。これにより、第３フィールドには、上記画素形成部の極性は負になる。第４フィールドにおいては、第２フィールドと同様に、駆動用映像信号Ｓ（ａ）が黒電位になっている期間に走査信号Ｇ（１）が４回アクティブになる。これにより、第４フィールドには、走査信号Ｇ（１）がアクティブになる毎に上記画素形成部は黒電位に近づく。
【００６８】
以上より、連続する４フィールドの期間中における上記画素形成部の極性の変化は、「正、０（黒）、負、０（黒）」となる。このように、上記画素形成部において、片方向への電圧の印加（直流電圧の印加）が行われることはない。他の画素形成部についても、同様に、片方向への電圧の印加が行われることはない。このため、液晶層には直流電圧が印加されず、表示部１００に焼付きや残像が生ずることはない。
【００６９】
また、本実施形態においては、ソースバスラインへの黒電圧の印加は、互いに隣接するソースバスライン間を短絡させることによって行われる。このため、当該黒電圧の印加には、各ソースバスラインの配線容量に蓄積されている電荷が用いられる。従って、画素容量Ｃｐへの黒電圧に相当する電圧の書き込みのために消費電力が増大することはない。これにより、消費電力の増大を抑制しつつ、インターレース信号そのものの画像を表示することのできる液晶表示装置が実現される。
【００７０】
＜３．変形例＞
上記各実施形態においては駆動方式として「２Ｈ２Ｆ反転」を例に挙げて説明したが、本発明はこれに限定されず、各画素形成部の極性が２フィールド毎に反転する駆動方式であれば本発明を適用することができる。例えば、図１４に示すような「１Ｈ２Ｆ反転」と呼ばれる駆動方式や図１５に示すような「３Ｈ２Ｆ反転」と呼ばれる駆動方式についても本発明を適用することができる。「１Ｈ２Ｆ反転」の場合には、連続する４フィールドの期間中における各画素形成部の極性の変化は図１６に示すようなものとなる。また、「３Ｈ２Ｆ反転」の場合には、連続する４フィールドの期間中における各画素形成部の極性の変化は図１７に示すようなものとなる。図１６および図１７に示すように、いずれの画素形成部についても、片方向への電圧の印加（直流電圧の印加）が行われることはなく、連続する４フィールド期間で交流駆動が行われている。このため、インターレース信号そのものの画像を表示しても、表示部１００に焼付きや残像が生ずることはない。
【００７１】
また、上記第２の実施形態において、表示制御回路２００からソースドライバ３００には図４（ｂ）に示すようなデジタル画像信号ＤＡが送られるものとし、隣接ソースバスライン間を短絡させた後（チャージシェア後）に黒データの書き込みが行われる構成にしても良い。これにより、１行おきの（有効な）画像データ間への黒画像の挿入が効果的に行われる。
【図面の簡単な説明】
【００７２】
【図１】本発明の第１の実施形態に係る液晶表示装置において、連続する４フィールドの期間中における各画素形成部の極性の変化を示す図である。
【図２】上記第１の実施形態において、液晶表示装置の全体構成を示すブロック図である。
【図３】上記第１の実施形態において、ソースドライバの構成を示すブロック図である。
【図４】上記第１の実施形態において、デジタル画像信号のデータの内容を模式的に示した図である。
【図５】上記第１の実施形態における駆動方法を説明するための信号波形図である。
【図６】２Ｈ２Ｆ反転における各画素形成部の極性の変化を示す図である。
【図７】上記第１の実施形態において、奇数列目のソースバスラインに印加される駆動用映像信号についての各フィールドにおける極性の変化を示す信号波形図である。
【図８】本発明の第２の実施形態において、液晶表示装置の全体構成を示すブロック図である。
【図９】上記第２の実施形態において、ソースドライバの出力部の構成を示す回路図である。
【図１０】上記第２の実施形態において、第１のゲートドライバの構成を示すブロック図である。
【図１１】上記第２の実施形態において、第１および第２フィールドにおける信号波形図である。
【図１２】上記第２の実施形態において、第３および第４フィールドにおける信号波形図である。
【図１３】上記第２の実施形態において、走査信号の生成について説明するための信号波形図である。
【図１４】１Ｈ２Ｆ反転における各画素形成部の極性の変化を示す図である。
【図１５】３Ｈ２Ｆ反転における各画素形成部の極性の変化を示す図である。
【図１６】１Ｈ２Ｆ反転を本発明に適用した場合の各画素形成部の極性の変化を示す図である。
【図１７】３Ｈ２Ｆ反転を本発明に適用した場合の各画素形成部の極性の変化を示す図である。
【図１８】ドット反転駆動を採用する液晶表示装置において、連続する４フィールドの期間中における極性の変化を示す図である。
【図１９】従来例において、擬似的なインターレース方式による画像表示が行われた場合の連続する４フィールドの期間中における極性の変化を示す図である。
【符号の説明】
【００７３】
１００…表示部
２００…表示制御回路
３００…ソースドライバ（映像信号線駆動回路）
４００…ゲートドライバ（走査信号線駆動回路）
５００…セレクタ
６００…マイコン
７００…バックライト制御回路
８００…バックライト
Ｃｓｈ…短絡制御信号
ＤＡ…デジタル画像信号
ＧＬｊ…ゲートバスライン（走査信号線）（ｊ＝１，２，…，ｍ）
ＰＯＬ…極性反転信号
ＳＬｉ…ソースバスライン（映像信号線）（ｉ＝１，２，…，ｎ）
【図１】
2008242144.tif 000003
【図２】
2008242144.tif 000004
【図３】
2008242144.tif 000005
【図４】
2008242144.tif 000006
【図５】
2008242144.tif 000007
【図６】
2008242144.tif 000008
【図７】
2008242144.tif 000009
【図８】
2008242144.tif 000010
【図９】
2008242144.tif 000011
【図１０】
2008242144.tif 000012
【図１１】
2008242144.tif 000013
【図１２】
2008242144.tif 000014
【図１３】
2008242144.tif 000015
【図１４】
2008242144.tif 000016
【図１５】
2008242144.tif 000017
【図１６】
2008242144.tif 000018
【図１７】
2008242144.tif 000019
【図１８】
2008242144.tif 000020
【図１９】
2008242144.tif 000021