(57)【要約】【課題】  本発明の課題は、複数の直流電圧を出力する電源装置において、その複数の直流電圧源の立ち上がりの時間差をなくし、この電源装置から電圧供給を受けるデバイスの誤作動を防止する電源装置、及び、この電源装置を搭載する電気回路の提供にある。【解決手段】  本発明の電源装置は、第１の直流電圧源の電圧の立ち上がりと同時に第２の直流電圧源を立ち上げることができる。これにより、複数の直流電圧源から電圧供給を受けるデバイスの誤作動を引き起こす直流電圧源の立ち上がりの時間差がなくなり、デバイスの誤作動を防止することができる。また、本発明の電気回路は、上述の電源装置の第１の直流電圧源の出力と第２の直流電圧源の出力とを同じデバイスに接続することで、デバイスが誤作動しない電気回路を提供できる。【選択図】図１
2008206365.tif 000002
【特許請求の範囲】
【請求項１】
第１の直流電圧源と、
前記第１の直流電圧源の出力電圧値が所定の電圧値になった場合、前記第１の直流電圧源の出力電圧値よりも低い出力電圧値を出力する第２の直流電圧源を生成する定電圧制御素子と、
前記第１の直流電圧源の出力と前記定電圧制御素子の出力との間に接続される抵抗と、
前記定電圧制御素子の出力と接地との間に接続され、前記第２の直流電圧源の出力される電圧を制限する電圧制限素子とを有することを特徴とする電源装置。
【請求項２】
前記第１の直流電圧源の出力と前記定電圧制御素子の出力との間には、
スイッチ素子が接続されていることを特徴とする請求項１に記載の電源装置。
【請求項３】
第１の直流電圧源と、
前記第１の直流電圧源の出力電圧値よりも低い出力電圧値を出力する第２の直流電圧源と、
前記第１の直流電圧源の出力と前記第２の直流電圧源の出力との間に接続される抵抗と、
前記第２の直流電圧源の出力と接地との間に接続され、前記第２の直流電圧源の出力される電圧を制限する電圧制限素子とを有し、
前記第１の直流電圧源の出力から電圧の供給が開始され、所定の時間経過後に、前記第２の直流電圧源の出力から電圧の供給が開始されることを特徴とする電源装置。
【請求項４】
前記第１の直流電圧源の出力と前記第２の直流電圧源の出力との間には、
スイッチ素子が接続されていることを特徴とする請求項３に記載の電源装置。
【請求項５】
請求項１乃至請求項４のいずれか１項に記載の電源装置が用いられ、
前記第１の直流電圧源の出力及び前記第２の直流電圧源の出力が同じデバイスに接続されることを特徴とする電気回路。
【請求項６】
前記第１の直流電圧源、又は、前記第２の直流電圧源の少なくとも一方の出力には、該出力から出力される出力電圧値が所定の電圧値に達し、所定時間経過後、リセット信号を出力するリセット回路が接続されていることを特徴とする請求項５に記載の電気回路。
【請求項７】
前記デバイスは、
前記リセット回路からリセット信号の出力後、入出力動作を行うことを特徴とする請求項６に記載の電気回路。
【請求項８】
前記デバイスは、ＬＳＩ又はＡＳＩＣであることを特徴とする請求項５に記載の電気回路。
【請求項９】
請求項２又は請求項４のいずれか１項に記載の電源装置が用いられ、
前記第１の直流電圧源、又は、前記第２の直流電圧源の少なくとも一方の出力には、該出力から出力される出力電圧値が所定の電圧値に達し、所定時間経過後、リセット信号を出力するリセット回路が接続され、
前記リセット回路の前記リセット信号を出力する出力端子は、前記スイッチ素子に接続され、前記リセット信号に応じて前記スイッチ素子をオンオフ制御することを特徴とする電気回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デバイスに複数の直流電圧源から電圧を供給する電源装置に関するものであり、その電源装置が備えられた電気回路に関するものである。
【背景技術】
【０００２】
従来、複数の直流電圧を出力する電源装置としては、例えば特許文献１のような電源装置があり、ＡＣ−ＤＣ変換後にＤＣ−ＤＣ変換を行う図４のような回路図からなる電源装置及びその電源装置を備える電気回路も開発されている。
【０００３】
【特許文献１】特開平９−２６１８５５号公報
【０００４】
図４の回路図には、電源装置９１とその電源装置９１から直流電圧が供給されるリセットＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）４８、及び、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）５０が示されている。そして、この回路図で示される出力端子（ＤＣ５Ｖ）５４、出力端子（ＤＣ３．３Ｖ）５５、ＬＳＩ５０のリセット入力端子（Ｒｅｓｅｔ）５６及びＬＳＩ５０の出力端子（ＯＵＴ）５３の４点の電圧波形のタイムチャートが図５に示されている。
【０００５】
図４に示されるような従来の電源装置９１は、時間ｔ０において、ＡＣスイッチ５９が遮断されることで、商用交流電源４２からＡＣトランス６０に電流が流れる。このとき、ＡＣトランス６０の二次側では、巻線電圧が発生し、出力電圧がＤＣ５Ｖとなるように定電圧制御されているダイオード６１によって整流される。さらに、コンデンサ６２によって平滑され、出力端子（ＤＣ５Ｖ）５４の電圧が徐々に立ち上がる。
【０００６】
時間ｔ１において、出力電圧（ＤＣ３．３Ｖ）５５の電圧はまだ立ち上がっていない。そのため、ＬＳＩ５０内にある電源端子（Ｖｄｄ２）６９を介して、バッファ７５及びバッファ７６に電圧が供給されないため、バッファ７５及びバッファ７６が動作しない。バッファ７５及びバッファ７６が動作しないことで、ＦＥＴ（Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）７１〜ＦＥＴ７４がオフとなる。このとき、バッファ７７〜バッファ８０は、電源端子（Ｖｄｄ１）６８から電圧が供給されることで、ハイレベル出力も、ローレベル出力も行うことが可能な状態である。ＦＥＴ７２及びＦＥＴ７４のドレイン電圧が定まらないことにより、バッファ８１は、電源端子（Ｖｄｄ２）６８からの電圧供給を受けて、ハイレベル出力も、ローレベル出力も行うことができる状態となる。
【０００７】
時間ｔ２において、ダイオード６１からレギュレータＩＣ４３の入力端子（ＶＩＮ）６４に電圧が供給されると、出力電圧（ＶＯＵＴ）６３から電圧の供給が開始される。
【０００８】
時間ｔ３において、出力端子（ＶＯＵＴ）６３からの電圧供給によってＬＳＩ５０の電源端子（Ｖｄｄ２）６９の電圧値が所定電圧値を越えると、バッファ７５及びバッファ７６が動作可能となり、ハイレベル出力を行う。バッファ７５及びバッファ７６がハイレベル出力することによって、ＦＥＴ７２及びＦＥＴ７４はオンとなり、そのドレイン電圧がローレベルとなる。これにより、バッファ８１は、ＦＥＴ７４からイネーブル信号を受け、かつ、ＦＥＴ７２からローレベル入力を受けることによって、ローレベル出力となり、出力端子（ＯＵＴ）５３からの出力はローレベルとなる。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上述した図４の回路図で示されるような電源装置は、時間ｔ０で第１の直流電圧源の立ち上がりが開始された後、所定時間が経過した時間ｔ２で第２の直流電圧源の立ち上がりが開始される。このように、複数の直流電圧を出力する電源装置において、直流電圧源の立ち上がりに時間差が発生すると、この時間差によって、複数の直流電圧源から電圧供給を受けるデバイスが誤作動を起こすという問題があった。
【００１０】
そこで、本発明は、上記実状に鑑み、複数の直流電圧を出力する電源装置において、その複数の直流電圧源の立ち上がりの時間差をなくし、この電源装置から電圧供給を受けるデバイスの誤作動を防止する電源装置を提供することを目的とする。また、この電源装置を搭載する電気回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
そこで、本発明の電源装置は、第１の直流電圧源と、前記第１の直流電圧源の出力電圧値が所定の電圧値になった場合、前記第１の直流電圧源の出力電圧値よりも低い出力電圧値を出力する第２の直流電圧源を生成する定電圧制御素子と、前記第１の直流電圧源の出力と前記定電圧制御素子の出力との間に接続される抵抗と、前記定電圧制御素子の出力と接地との間に接続され、前記第２の直流電圧源の出力される電圧を制限する電圧制限素子とを有することを特徴とする。
【００１２】
本発明の電源装置によれば、抵抗を備えることで、第１の直流電圧源の電圧の立ち上がりと同時に第２の直流電圧源を立ち上げることができる。これにより、複数の直流電圧源から電圧供給を受けるデバイスの誤作動を引き起こす直流電圧源の立ち上がりの時間差がなくなり、デバイスの誤作動を防止することができる。また、定電圧制御素子からの電圧が出力するまで、電圧制限素子によって電圧が制限され、デバイスの破損などを防止できる。
【００１３】
また、本発明の電源装置は、第１の直流電圧源と、前記第１の直流電圧源の出力電圧値よりも低い出力電圧値を出力する第２の直流電圧源と、前記第１の直流電圧源の出力と前記第２の直流電圧源の出力との間に接続される抵抗と、前記第２の直流電圧源の出力と接地との間に接続され、前記第２の直流電圧源の出力される電圧を制限する電圧制限素子とを有し、前記第１の直流電圧源の出力から電圧の供給が開始され、所定の時間経過後に、前記第２の直流電圧源の出力から電圧の供給が開始されることを特徴とする。
【００１４】
この本発明の電源装置によれば、第１の直流電圧源の出力から電圧の供給が開始され、所定の時間経過後に、第２の直流電圧源の出力から電圧の供給が開始されるものである。このような電源装置は、第１の直流電圧源と第２の直流電圧源とが同時に立ち上がる。これにより、複数の直流電圧源から電圧供給を受けるデバイスの誤作動を引き起こす直流電圧源の立ち上がりの時間差がなくなり、デバイスの誤作動を防止することができる。
【００１５】
さらに、本発明の電気回路は、上述した電源装置が用いられ、前記第１の直流電圧源の出力及び前記第２の直流電圧源の出力が同じデバイスに接続されることを特徴とする。このように、上述の電源装置の第１の直流電圧源の出力と第２の直流電圧源の出力とを同じデバイスに接続することで、デバイスが誤作動しない電気回路を提供できる。
【発明の効果】
【００１６】
本発明の電源装置は、第１の直流電圧源の電圧の立ち上がりと同時に第２の直流電圧源を立ち上げることができる。これにより、複数の直流電圧源から電圧供給を受けるデバイスの誤作動を引き起こす直流電圧源の立ち上がりの時間差がなくなり、デバイスの誤作動を防止することができる。また、本発明の電気回路は、上述の電源装置の第１の直流電圧源の出力と第２の直流電圧源の出力とを同じデバイスに接続することで、デバイスが誤作動しない電気回路を提供できる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の電源装置及び電気回路について図面を参照しながら説明する。
【００１８】
［実施の形態１］
図１は、実施の形態１で説明する本発明の電源装置及び電源装置を接続する電気回路の回路図である。実施の形態１で説明する電源装置１は、第１の直流電圧源としての出力端子（ＤＣ５Ｖ）１４と、第２の直流電圧源としての出力端子（ＤＣ３．３Ｖ）１５を有している。この電源装置１には、電源端子（Ｖｃｃ）２６とリセット出力端子（Ｒｅｓｅｔ１）２７とを有するリセットＩＣ８、及び、電源端子（Ｖｄｄ１）２８と、電源端子（Ｖｄｄ２）２９と、リセット入力端子（Ｒｅｓｅｔ）１６と、出力端子（ＯＵＴ）１３と、入力端子（Ｉｎｐｕｔ）３０を有するＬＳＩ１０が接続されている。
【００１９】
電源装置１は、商用交流電源２と、ＡＣスイッチ１９と、ＡＣトランス２０と、ダイオード２１と、コンデンサ２２と、定電圧制御素子としてのレギュレータＩＣ３と、抵抗４と、抵抗５と、抵抗６と、電圧制限素子としてのツェナダイオード７とを有している。
【００２０】
電源装置１のＡＣトランス２０の１次側は、ＡＣスイッチ１９を介して商用交流電源２に接続されている。ＡＣトランス２０の２次側は、ダイオード２１のアノードが接続されている。トランスの２次側のダイオード２１が接続されていない端子は、コンデンサ２２に接続され、接地されている。ダイオード２１のカソードは、コンデンサ２２のＡＣトランス２０と接続されていない電極に接続されている。そして、ダイオード２１のカソードは、抵抗４と接続されているともに、レギュレータＩＣ３の入力端子（ＶＩＮ）２４と、電源装置１の出力端子（ＤＣ５Ｖ）１４に接続されている。
【００２１】
レギュレータＩＣ３の出力端子（ＶＯＵＴ）２３は、抵抗４のダイオード２１のカソードが接続されいないもう一端に接続され、抵抗５とツェナダイオード７のカソードに接続されている。そして、この出力端子（ＶＯＵＴ）２３は、電源装置１のもう１つの出力端子（ＤＣ３．３Ｖ）１５に接続されている。レギュレータＩＣ３の検出端子（ＦＢ）２５は、抵抗５のレギュレータＩＣ３の出力端子（ＶＯＵＴ）２３が接続されていないもう一端に接続され、抵抗６に接続されている。抵抗６は、レギュレータＩＣ３の検出端子（ＦＢ）２５が接続されていないもう一端が接地されている。また、ツェナダイオード７のアノードは接地されている。
【００２２】
この電源装置１のレギュレータＩＣ３は、抵抗４に流れる電流値が後述する所定電流値を越えた場合、出力端子（ＶＯＵＴ）２３から電圧を供給する。レギュレータＩＣ３の出力端子（ＶＯＵＴ）２３に接続されている抵抗５と抵抗６は、電源装置１の出力端子（ＤＣ３．３Ｖ）１５の出力電圧値が、電源装置１の出力端子（ＤＣ５Ｖ）１４の出力電圧値（５Ｖ）より低い電圧値（３．３Ｖ）となるように、抵抗値が予め決められている。そして、レギュレータＩＣ３は、この抵抗５と抵抗６の分圧電圧値を検出端子（ＦＢ）２５に入力することで、出力端子（ＶＯＵＴ）２３の電圧を定電圧制御する。
【００２３】
ツェナダイオード７は、ＬＳＩ１０の耐圧保護に用いられ、電源装置１の出力端子（ＤＣ３．３Ｖ）１５の電圧を制限する。例えば、電源装置１の出力端子（ＤＣ３．３Ｖ）１５の出力電圧が３．３Ｖの場合、このツェナダイオード７は、降伏電圧値が３．６Ｖのものを選択することが望ましい。
【００２４】
電源装置１の出力端子（ＤＣ５Ｖ）１４は、リセットＩＣ８の電源端子（Ｖｃｃ）２６と、ＬＳＩ１０の電源端子（Ｖｄｄ１）２８に接続されている。また、電源装置１の出力端子（ＤＣ３．３Ｖ）１５は、抵抗９に接続され、ＬＳＩ１０の電源端子（Ｖｄｄ２）２９に接続されている。リセットＩＣ８のリセット出力端子（Ｒｅｓｅｔ１）２７は、抵抗９の電源装置１の出力端子（ＤＣ３．３Ｖ）１５が接続されいないもう一端に接続されている。また、リセットＩＣ８のリセット出力端子（Ｒｅｓｅｔ１）２７は、ＬＳＩ１０のリセット入力端子（Ｒｅｓｅｔ）１６に接続されている。
【００２５】
このリセットＩＣ８は、リセット回路であり、リセットＩＣ８が接続されている電源装置１の出力端子（ＤＣ３．３Ｖ）１５から例えば３．３Ｖの電圧が供給されるようになってから、所定時間経過後にハイインピーダンス出力を行う。リセットＩＣ８がハイインピーダンス出力を行うことで、ＬＳＩ１０の出力端子（ＯＵＴ）１３からハイレベルの電圧を出力することができる。
【００２６】
デバイスとしてのＬＳＩ１０は、電源装置１の２つの出力端子が接続されている。このＬＳＩ１０は、バッファ３５〜バッファ４１と、ＦＥＴ３１〜ＦＥＴ３４とを有している。電源端子（Ｖｄｄ１）２８は、バッファ３７〜バッファ４１に接続されており、このバッファ３７〜バッファ４１に電源供給を行う。電源端子（Ｖｄｄ２）２９は、バッファ３５及びバッファ３６に接続されており、このバッファ３５，３６に電源供給を行う。
【００２７】
ＬＳＩ１０の入力端子（Ｉｎｐｕｔ）３０は、ＦＥＴ３１のゲートに接続されている。また、ＬＳＩ１０の入力端子（Ｉｎｐｕｔ）３０は、バッファ３５の入力に接続されている。ＬＳＩ１０のリセット入力端子（Ｒｅｓｅｔ）１８は、ＦＥＴ３３のゲートに接続されている。また、ＬＳＩ１０のリセット入力端子（Ｒｅｓｅｔ）１８は、バッファ３６の入力に接続されている。入力端子（Ｉｎｐｕｔ）３０に接続されているバッファ３５の出力は、ＦＥＴ３２のゲートに接続されている。リセット入力端子（Ｒｅｓｅｔ）１６に接続されているバッファ３６の出力は、ＦＥＴ３４のゲートに接続されている。
【００２８】
ゲートが入力端子（Ｉｎｐｕｔ）３０に接続されているＦＥＴ３１のソースは接地されている。また、ＦＥＴ３１のドレインは、バッファ３７の入力に接続されるとともに、バッファ３８の出力と接続している。ゲートがリセット入力端子（Ｒｅｓｅｔ）１６に接続されているＦＥＴ３３のソースは接地されている。また、ＦＥＴ３３のドレインは、バッファ３９の入力に接続されているとともに、バッファ４０の出力と接続している。
【００２９】
バッファ３７の出力、及び、バッファ３８の入力は、ＦＥＴ３２のドレインに接続されている。このＦＥＴ３２のソースは接地されている。また、バッファ３７の出力、及び、バッファ３８の入力は、バッファ４１の入力に接続されている。バッファ３９の出力、及び、バッファ４０の入力は、ＦＥＴ３４のドレインに接続されている。このＦＥＴ３４のソースは接地されている。また、バッファ３９の出力、及び、バッファ４０の入力は、バッファ４１のイネーブル信号端子に接続されている。バッファ４１の出力は、ＬＳＩ１０の出力端子（ＯＵＴ）１３に接続されている。
【００３０】
このような実施の形態１で説明する電源装置及び電源装置を搭載する電気回路は、以下のように動作する。図２は、ＡＣスイッチ１９を遮断してからＬＳＩ１０の出力端子（ＯＵＴ）１３からハイレベル出力が行われるまでの電源装置及び電気回路の４つの端子における電圧波形の変化を示すタイムチャートである。
【００３１】
まず、時間ｔ０において、商用交流電源２と接続されているＡＣスイッチ１９を遮断すると、ＡＣトランス２０の１次側に電流が流れる。ＡＣトランスの１次側に電流が流れると、ＡＣトランス２０の２次側では巻線電圧が発生する。この巻線電圧は、ダイオード２１より整流され、コンデンサ２２によって平滑される。そして、出力端子（ＤＣ５Ｖ）１４の電圧が図２のよう徐々に立ち上がる。ここでは、ダイオード２１の出力電圧がＤＣ５Ｖの出力電圧となるように定電圧制御されているものとして以下説明する。
【００３２】
図１のように、出力端子（ＤＣ３．３Ｖ）１５の電圧は、出力端子（ＤＶ５Ｖ）１４の電圧と同時に立ち上がる。このときの出力端子（ＤＣ３．３Ｖ）１５の電圧値は、出力端子（ＤＣ５Ｖ）１４の電圧値から抵抗４に流れる電流による電圧降下値を差し引いた値となる。例えば、出力端子（ＤＣ５Ｖ）１４の電圧値を１．５Ｖ、抵抗４の抵抗値を７．５Ω、抵抗４に流れる電流値が４０ｍＡである場合、出力端子（ＤＣ３．３Ｖ）１５の電圧値は下記の式１に示される。
【００３３】
【数１】
2008206365.tif 000003
【００３４】
時間ｔ０において同時に電圧が立ち上がった出力端子（ＤＣ５Ｖ）１４、及び、出力端子（ＤＣ３．３Ｖ）１５は、時間ｔ４において、電圧の立ち上がりを早める。
【００３５】
そして、時間ｔ５において、抵抗４に流れる電流値は、所定値以下である。この所定電流値は、出力端子（ＤＣ５Ｖ）１４からの出力電圧値ＤＣ５Ｖと、出力端子（ＤＣ３．３Ｖ）１５の出力電圧値ＤＣ３．３Ｖとの差を抵抗４の抵抗値で除算した値であり、下記の式２に示される。
【００３６】
【数２】
2008206365.tif 000004
【００３７】
時間ｔ５で、抵抗４に流れる電流値が所定電流値以下であるため、レギュレータＩＣ３からの電圧供給が行われず、出力端子（ＤＣ３．３Ｖ）１５の電圧値は３．３Ｖよりも高くなる。この出力端子（ＤＣ３．３Ｖ）１５には、アノードが接地されているツェナダイオード７のカソードが接続されている。例えば、抵抗４に流れる電流値が２２６ｍＡ以下の４０ｍＡの場合、出力端子（ＤＣ５Ｖ）１４の電圧値が５Ｖであるから、上記式１と同様に出力端子（ＤＣ３．３Ｖ）１５の電圧値は下記式３のように算出される。
【００３８】
【数３】
2008206365.tif 000005
【００３９】
このように出力端子（ＤＣ３．３Ｖ）の電圧値がツェナダイオード７の降伏電圧値（３．６Ｖ）を越えるため、ツェナダイオード７に電流が流れ、出力端子（ＤＣ３．３Ｖ）１５の電圧は制限される。
【００４０】
時間ｔ６において、抵抗４に流れる電流値が所定電流値（２２６ｍＡ）を越えると、レギュレータＩＣ３からの電圧供給が開始される。レギュレータＩＣ３は、上述のように出力端子（ＶＯＵＴ）２３の電圧を３．３Ｖとなるように、定電圧制御されている。したがって、ツェナダイオード７の降伏電圧値以下となるため、ツェナダイオード７には、漏れ電流を除く電流が流れなくなる。これにより、電源装置１の出力端子（ＤＣ３．３Ｖ）１５からも電圧が出力される。
【００４１】
時間ｔ７において、リセットＩＣ８の出力端子（Ｒｅｓｅｔ１）２７は、ハイインピーダンス出力を行う。このとき、電源装置１の出力端子（ＤＣ３．３Ｖ）１５は、プルアップ抵抗９を介して、ＬＳＩ１０のリセット入力端子（Ｒｅｓｅｔ）１６にハイレベルの電圧を入力する。これにより、リセット入力端子（Ｒｅｓｅｔ）１６にゲートが接続されているＦＥＴ３３にハイレベルの電圧が入力されるため、ＦＥＴ３３がオンとなる。
【００４２】
また、電源装置１の出力端子（ＤＣ３．３Ｖ）１５からの出力電圧によって、電源端子（Ｖｄｄ２）２９から電圧が供給されると、バッファ３６が動作可能となる。このバッファ３６にＬＳＩ１０のリセット入力端子（Ｒｅｓｅｔ）１６からのハイレベルの電圧が入力されることで、バッファ３６は、ハイレベルの電圧を出力する。これにより、バッファ３６の出力にゲートが接続されているＦＥＴ３４にハイレベルの電圧が入力されるため、ＦＥＴ３４もオンとなり、ＦＥＴ３４のドレインがローレベルとなる。このとき、出力端子（ＤＣ５Ｖ）１４からの出力電圧によって、電源端子（Ｖｄｄ１）から電圧が供給され、バッファ３７〜バッファ４１が動作可能となっている。したがって、バッファ４１のイネーブル信号端子に接続されているＦＥＴ３４のドレインがローレベルであることで、バッファ４１はイネーブル状態（入出力可能状態）となる。
【００４３】
時間ｔ８において、図示しない電圧源からＬＳＩ１０の入力端子（Ｉｎｐｕｔ）３０にローレベルの電圧が入力される。これにより、入力端子（Ｉｎｐｕｔ）３０にゲートが接続されているＦＥＴ３１にローレベルの電圧が入力されるため、ＦＥＴ３１がオフとなる。
【００４４】
また、電源端子（Ｖｄｄ２）２９から電圧が供給されることで、バッファ３５が動作可能となっている。このバッファ３５に、入力端子（Ｉｎｐｕｔ）３０からローレベルの電圧が入力されることで、バッファ３５は、ローレベルの電圧を出力する。これにより、バッファ３５の出力にゲートが接続されているＦＥＴ３２にローレベルの電圧が入力されるため、ＦＥＴ３２もオフとなる。
【００４５】
バッファ３７を介して、電源端子（Ｖｄｄ１）２８から電圧供給されることで、バッファ４１の入力にハイレベル電圧が入力される。これにより、バッファ４１は、ハイレベル電圧の出力を行い、ＬＥＳ１０の出力端子（ＯＵＴ）１３の電圧は、ハイレベルとなる。
【００４６】
以上のように、実施の形態１の電源装置１は、出力端子（ＤＣ５Ｖ）と、出力端子（ＤＣ３．３Ｖ）１５の電圧を出力するレギュレータＩＣ３との間に抵抗を接続することで、出力端子（ＤＣ３．３Ｖ）１５の電圧を出力端子（ＤＣ５Ｖ）の電圧と同時に立ち上げることができる。また、出力端子（ＤＣ３．３Ｖ）１５と接地との間にツェナダイオード７を接続することで、レギュレータＩＣ３から電圧供給されるまでの間、ＬＳＩ３の耐圧保護となる。これにより、ＬＳＩ１０のリセット入力端子（Ｒｅｓｅｔ）１６にハイレベルの電圧が入力されるまでの間、ＬＳＩ１０の誤作動を防止することができる。
【００４７】
また、実施の形態１の電源装置１は、出力端子（ＤＣ５Ｖ）１４と、出力端子（ＤＣ３．３Ｖ）と、抵抗４と、ツェナダイオード７とを有することで、出力端子（ＤＣ５Ｖ）１４から電圧が供給されてから、抵抗４に上述した所定電流値以上の電流値が流れるまで、出力端子（ＤＣ３．３Ｖ）１５から電圧供給されない。すなわち、出力端子（ＤＣ３．３Ｖ）１５からの電圧供給は、出力端子（ＤＣ５Ｖ）１４から電圧が供給されてから、所定時間の経過後に行われる。具体的には、出力端子（ＤＣ５Ｖ）１４から電圧が供給される時間ｔ５から、抵抗４に上述した所定電流値以上の電流値が流れてレギュレータＩＣ３から電圧が出力される時間ｔ６までの時間がこの所定時間となる。これにより、ＬＳＩ１０の誤作動を防止することができる。
【００４８】
また、実施の形態１の電気回路は、上述の電源装置１を搭載し、出力端子（ＤＣ５Ｖ）と、出力端子（ＤＣ３．３Ｖ）１５との両方をＬＳＩ１０に接続することで、ＬＳＩ１０の誤作動のない電気回路となる。また、上述したように、出力端子（ＤＣ３．３Ｖ）１５にリセットＩＣ８を接続し、出力端子（ＤＣ５Ｖ）から例えばＤＣ５Ｖ及び出力端子（ＤＣ３．３Ｖ）１５からＤＣ３．３Ｖの電圧が供給されてから、リセット信号であるハイインピーダンス信号を出力することで、ＬＳＩ１０を誤作動なく制御できる。また、リセットＩＣ８からリセット信号を出力した後、ＬＳＩ１０の入力端子（Ｉｎｐｕｔ）３０からの入出力動作によって、出力端子（ＯＵＴ）１３からのハイレベル又はローレベルの出力が誤作動なく制御できる。
【００４９】
実施の形態１では、レギュレータＩＣ３、抵抗４〜抵抗６、ツェナダイオード７及び出力端子（ＤＣ３．３Ｖ）１５が電源装置１の内部に配置されている例について説明したが、電源装置１にの外部に配置されている場合も同様の効果が得られる。
【００５０】
［実施の形態２］
実施の形態２で説明する電源装置及び電気回路は、図３のように、実施の形態１で説明した電源装置及び電気回路にスイッチ素子としてのトランジスタ１８と、ツェナダイオード１７とを備え、抵抗９の接続を変えたものである。以下、実施の形態２で説明する電源装置及び電気回路について説明する。なお、実施の形態１と重複するものは、同じ番号を付して実施の形態１の説明を援用する。
【００５１】
トランジスタ１８は、エミッタが抵抗４に接続され、コレクタが出力端子（ＤＣ３．３Ｖ）１５に接続され、ゲートがリセットＩＣ８のリセット出力端子（Ｒｅｓｅｔ１）２７に接続されている。このトランジスタ１８は、リセットＩＣ８のリセット出力端子（Ｒｅｓｅｔ１）２７からの出力に応じて、トランジスタ１８のオンオフが切り替えられるスイッチ素子となる。このトランジスタ１８によって、電源装置１の出力端子（ＤＣ５Ｖ）１４や電源装置１の出力端子（ＤＣ３．３Ｖ）１５からの電圧の供給と停止が制御される。
【００５２】
リセットＩＣ８のリセット出力端子（Ｒｅｓｅｔ１）２７が一端に接続されているプルアップ抵抗９は、リセットＩＣ８が接続されていないもう一端が出力端子（ＤＣ５Ｖ）１４に接続されている。
【００５３】
ツェナダイオード１７は、カソードがリセットＩＣ８のリセット出力端子（Ｒｅｓｅｔ１）２７に接続され、アノードがＬＳＩ１０のリセット入力端子（Ｒｅｓｅｔ）１６に接続されている。このツェナダイオード１７の降伏電圧値は、限定するものではないが、実施の形態２では２Ｖ以上として説明する。このツェナダイオード１７は、ＬＳＩ１０の耐圧保護として用いられる。
【００５４】
実施の形態２で説明する電源装置及び電源装置を搭載する電気回路は、以下のように動作する。
【００５５】
まず、リセットＩＣ８のリセット出力端子（Ｒｅｓｅｔ１）２７は、時間ｔ５から時間ｔ７の間、ローレベル出力が行われる。トランジスタ１８のゲート電圧がローレベルであるため、トランジスタ１８は、リセット出力端子（Ｒｅｓｅｔ１）２７からのローレベル出力によってオンとなる。これにより、実施の形態１と同様に、出力端子（ＤＣ５Ｖ）１４及び出力端子（ＤＣ３．３Ｖ）の電圧が同時に立ち上がる。
【００５６】
時間ｔ７において、リセットＩＣ８のリセット出力端子（Ｒｅｓｅｔ１）２７はハイインピーダンス出力を行う。これにより、出力端子（ＤＣ５Ｖ）１４からプルアップ抵抗９を介して、トランジスタ１８のゲートにハイレベルの出力が行われる。その結果、トランジスタ１８はオフとなり、抵抗４を介して、出力端子（ＤＣ５Ｖ）１４から出力端子（ＤＣ３．３Ｖ）１５への電圧供給が行われなくなる。これにより、出力端子（ＤＣ３．３Ｖ）１５は、レギュレータＩＣ３のみから電圧が供給され、実施の形態１の電源装置及び電気回路と同様に動作する。
【００５７】
時間ｔ６から時間ｔ７までの抵抗４に係る消費電力は、抵抗４の抵抗値が７．５Ω、抵抗４に流れる電流が２２６ｍＡである場合、下記式４のように示される。
【００５８】
【数４】
2008206365.tif 000006
【００５９】
すなわち、リセットＩＣ８の出力端子（Ｒｅｓｅｔ１）２７からハイインピーダンス出力が行われると、抵抗４と電源装置１の出力端子（ＤＣ３．３Ｖ）１５との接続が遮断され、抵抗４に電流が流れなくなる。
【００６０】
以上のように、実施の形態２の電源装置は、実施の形態１と同様に、出力端子（ＤＣ３．３Ｖ）１５の電圧を出力端子（ＤＣ５Ｖ）の電圧と同時に立ち上げることができる。また、出力端子（ＤＣ３．３Ｖ）１５と接地との間にツェナダイオード７を接続することで、レギュレータＩＣ３から電圧供給されるまでの間、ＬＳＩ３の耐圧保護となる。また、出力端子（ＤＣ３．３Ｖ）１５からの電圧供給は、出力端子（ＤＣ５Ｖ）１４から電圧が供給されてから、所定時間の経過後に行われる。これにより、ＬＳＩ１０のリセット入力端子（Ｒｅｓｅｔ）１６にハイレベルの電圧が入力されるまでの間、ＬＳＩ１０の誤作動を防止することができる。
【００６１】
そして、トランジスタ１８を備えることで、リセットＩＣ８の出力端子２７からハイインピーダンス出力が行われることで、抵抗４と電源装置１の出力端子（ＤＣ３．３Ｖ）１５との接続が遮断される。これにより、電源装置１は、抵抗４に電流が流れなくなり、抵抗４における上述したような消費電力に対応する発熱を抑制することができる。よって、電源装置１の出力端子（ＤＣ５Ｖ）１４とレギュレータＩＣ３の出力端子（ＶＯＵＴ）２３とを接続する抵抗４には、定格電力の低い安価な抵抗を使用することができる。
【００６２】
また、本発明の電気回路は、トランジスタ１８のゲートと、リセットＩＣ８からリセット信号を出力するリセット出力端子（Ｒｅｓｅｔ１）２７とを接続することで、トランジスタ１８のオンオフが制御される。これにより、電気回路に搭載される電源装置１の抵抗４に電流が流れなくなり、抵抗４における式４に示したような消費電力に対応する発熱を抑制することができる。よって、電源装置１の出力端子（ＤＣ５Ｖ）１４とレギュレータＩＣ３の出力端子（ＶＯＵＴ）２３とを接続する抵抗４には、定格電力の低い安価な抵抗を使用することができる。
【００６３】
実施の形態２では、リセットＩＣ８のリセット出力端子（Ｒｅｓｅｔ１）２７をトランジスタ１８のゲートに接続した電気回路について説明したが、本発明はこれに限定されるものではなく、電源装置１に接続しているＬＳＩ１０の出力端子（ＯＵＴ）１３をトランジスタ１８のゲートに接続しても同じ効果が得られる。
【００６４】
本発明は、電気回路として、電源装置に接続されたＬＳＩについて説明したが、これに限定されるものではなく、ＬＳＩをＡＳＩＣに換えても同様の効果が得られる。
【００６５】
本発明の電源装置及び電気回路は、例えば、電源とＬＳＩが搭載されるプリンタ、冷蔵庫などの電化製品に適用することができる。
【図面の簡単な説明】
【００６６】
【図１】実施の形態１で説明する本発明の電源装置及び電気回路の回路図である。
【図２】図２に示した電源装置及び電気回路の電圧波形を示すタイムチャートである。
【図３】実施の形態２で説明する本発明の電源装置及び電気回路の回路図である。
【図４】従来の電源装置及び電気回路の回路図である。
【図５】図４に示した電源装置及び電気回路の電圧波形を示すタイムチャートである。
【符号の説明】
【００６７】
１  電源装置
２  商用交流電源
４、５、６  抵抗
７、１７  ツェナダイオード
１８  トランジスタ
１９  スイッチ
２０  トランス
２１  ダイオード
２２  コンデンサ
１５  出力電圧値（ＤＣ３．３Ｖ）
１４  出力電圧値（ＤＣ５Ｖ）
３  レギュレータＩＣ
２３  出力端子（ＶＯＵＴ）
２４  入力端子（ＶＩＮ）
２５  検出端子（ＦＢ）
８  リセットＩＣ
２６  電源端子（Ｖｃｃ）
２７  リセット出力端子（Ｒｅｓｅｔ１）
９  プルアップ抵抗
１０  トランジスタ
３１、３２、３３、３４  ＦＥＴ
３５、３６、３７、３８、３９、４０、４１  バッファ
２８  電源端子（Ｖｄｄ１）
２９  電源端子（Ｖｄｄ２）
１６  リセット入力端子（Ｒｅｓｅｔ）
３０  入力端子（Ｉｎｐｕｔ）
１３  出力端子（ＯＵＴ）
【図１】
2008206365.tif 000007
【図２】
2008206365.tif 000008
【図３】
2008206365.tif 000009
【図４】
2008206365.tif 000010
【図５】
2008206365.tif 000011