(57)【要約】【課題】配線工程に起因する画素特性劣化を引き起すことがなく、高い信頼性を確保することができる素子構造を有する固体撮像素子を得ること。【解決手段】固体撮像素子において、信号電荷を蓄積するフローティングディフージョン部（ＦＤ部）１１４と、該ＦＤ部の蓄積電荷に応じた信号を出力する出力回路１４０とを備え、該出力回路１４０を構成する初段トランジスタ１２４のゲート電極１２４ａを、その一部が、該ＦＤ部１１４を構成する不純物拡散領域１１７に接触するように配置した。これにより、出力回路１４０の初段トランジスタ１２４のゲート電極１２４と、ＦＤ部１１４の不純物拡散領域１１７とをコンタクトホールを介して接続する配線を形成する工程をなくすことができ、配線工程に起因する画素特性劣化を回避することができる。【選択図】図１
2008263037.tif 000002
【特許請求の範囲】
【請求項１】
信号電荷を蓄積するフローティングディフージョン部と、
該フローティングディフージョン部にゲート電極が電気的に接続されたトランジスタを含み、該フローティングディフージョン部の電荷の変動に応じた信号を、該トランジスタを用いて出力する出力回路とを備えた固体撮像素子であって、
該トランジスタのゲート電極は、その一部が、該フローティングディフージョン部を構成する不純物拡散領域に接触するように配置されている、固体撮像素子。
【請求項２】
前記トランジスタのゲート電極はポリシリコン配線材により構成されている、請求項１に記載の固体撮像素子。
【請求項３】
前記トランジスタのゲート絶縁膜は、ＳｉＯ２材料からなる、請求項１に記載の固体撮像素子。
【請求項４】
前記フローティングディフージョン部を構成する不純物拡散領域上には、前記トランジスタのゲート絶縁膜が形成されており、
前記トランジスタのゲート電極は、その一部が、該不純物拡散領域上に形成されたゲート絶縁膜の開口を介して、該不純物拡散領域に接触するよう配置されている、請求項１に記載の固体撮像素子。
【請求項５】
前記トランジスタのゲート電極の、前記不純物拡散領域上に位置する部分は、該不純物拡散領域上に形成されたゲート絶縁膜の開口の平面形状を含む平面形状を有している、請求項４に記載の固体撮像素子。
【請求項６】
固体撮像素子を製造する方法であって、
半導体基板上に、信号電荷を蓄積するフローティングディフージョン部となる不純物拡散領域を形成する工程と、
該不純物拡散領域上に形成されたゲート絶縁膜に、該不純物拡散領域の一部が露出するよう開口を形成する工程と、
該全面にゲート電極材料を堆積させる工程と、
該堆積したゲート電極材料をパターニングすることにより、該フローティングディフージョン部の電荷の変動に応じた信号を出力するトランジスタのゲート電極を形成する工程と
を含み、
該トランジスタのゲート電極は、その一部が、該ゲート絶縁膜の開口を介して、該フローティングディフージョン部となる不純物拡散領域に接触するように配置されている、固体撮像素子の製造方法。
【請求項７】
前記ゲート電極を形成する工程では、前記堆積したゲート電極材料を、該ゲート電極の平面形状が前記ゲート絶縁膜の開口の平面形状を含むようパターニングする、請求項６に記載の固体撮像素子の製造方法。
【請求項８】
前記ゲート電極材料にポリシリコン配線材を用いる、請求項６に記載の固体撮像素子の製造方法。
【請求項９】
前記ゲート電極を形成した後、８００℃を越える熱処理を行う工程を、さらに含み、
該熱処理により前記ゲート電極材内の不純物を、該フローティングディフージョン部となる不純物拡散領域に拡散させることにより、該不純物拡散領域と該ゲート電極とを電気的に接続する、請求項６に記載の固体撮像素子の製造方法。
【請求項１０】
前記ゲート電極を形成した後、該ゲート電極を覆う絶縁膜を形成する工程を、さらに含む、請求項６に記載の固体撮像素子の製造方法。
【請求項１１】
前記ゲート電極を覆う絶縁膜には、ＳｉＯ２材料を使用し、該絶縁膜の形成は、熱酸化法もしくはＣＶＤ法により行う、請求項１０に記載の固体撮像素子の製造方法。
【請求項１２】
請求項１〜５のいずれかに記載の固体撮像素子を撮像部または／および回路部に用いた電子情報機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カメラ付き携帯電話やディジタルスチルカメラ、あるいは監視カメラ等に用いる固体撮像素子およびその製造方法並びに電子情報機器に関し、特に、信号電荷を蓄積するフローティングディフュージョン部（以下ＦＤ部という。）と、該ＦＤ部の拡散領域に電気的に接続されたゲート電極を有するトランジスタを含み、該ＦＤ部の電荷変化に応じた信号を、該トランジスタを介して出力する出力回路とを有する固体撮像素子およびその製造方法並びに電子情報機器に関する。
【背景技術】
【０００２】
この種の従来の固体撮像素子には、ＣＣＤ型の固体撮像素子と、ＣＭＯＳ型の固体撮像素子とがある。
【０００３】
図７は、ＣＣＤ型の固体撮像素子を説明する概略図である。
【０００４】
ＣＣＤ型の固体撮像素子１００は、受光面に縦横に配置された、フォトダイオードからなる複数の光電変換素子１と、該素子の垂直方向の配列に沿って配置される垂直ＣＣＤ１０と、該垂直ＣＣＤ１０の終端に配置される水平ＣＣＤ２０と、該水平ＣＣＤ２０の終端に配置され、該水平ＣＣＤ２０からの電荷を電圧信号に変換して出力する信号出力部Ａとを備えている。なお図中、１００ａは、光電変換素子１及び垂直ＣＣＤ１０が配置された画素部である。
【０００５】
このような固体撮像素子の信号出力部Ａの構成は、一般的にＦＤＡ（Ｆｌｏａｔｉｎｇ  Ｄｉｆｆｕｓｉｏｎ  Ａｍｐｌｙｆｉｅｒ）タイプのものが広く採用されている。
【０００６】
図８は、上記信号出力部Ａの詳細を示す平面図であり、図８及び図７を参照して、信号出力部Ａについて説明する。なお、図８中、図７と同一符号は同一のものを示す。
【０００７】
固体撮像素子の信号出力部Ａは、水平ＣＣＤ２０から転送された電荷を蓄積し、電荷に対応して電位を保持し、その後リセット動作により、リセット電位になる動作を繰り返すＦＤ部３０と、水平ＣＣＤ２０からＦＤ部３０への電荷の転送を制御する水平出力トランジスタ３１と、そのリセット動作を制御するリセットトランジスタ３２と、ＦＤ部３０の電荷の変位を信号に変換し増幅して出力する出力回路４０とからなる。
【０００８】
この出力回路４０は複数段（２〜３段）のソースフォロワ回路により構成されており、出力回路４０を構成する初段トランジスタ４１は、基板上に形成された不純物拡散領域４１ｂと、該不純物拡散領域４１ｂ上にゲート絶縁膜（図示せず）を介して配置されたゲート電極４１ａとを有している。また、水平ＣＣＤ２０の終端部には、水平ＣＣＤ２０からＦＤ部３０への電荷の転送を制御する水平出力トランジスタ３１が配置されており、該水平出力トランジスタ３１は、上記水平ＣＣＤ２０を構成する不純物拡散領域２０ａにつながった不純物拡散領域３１ｂと、該不純物拡散領域３１ｂ上にゲート絶縁膜を介して配置されたゲート電極３１ａとを有している。また、ＦＤ部３０に対して水平ＣＣＤ２０と反対側には、上記リセットトランジスタ３２が配置されており、該リセットトランジスタ３２は、ＦＤ部３０を構成する不純物拡散領域３０ａにつながった不純物拡散領域３２ｂと、該不純物拡散領域３２ｂ上にゲート絶縁膜（図示せず）を介して配置されたゲート電極３２ａとを有している。
【０００９】
このような構成のＣＣＤ型の固体撮像素子では、光電変換素子１で発生した電荷は、垂直ＣＣＤ１０により水平ＣＣＤ２０に転送され、該水平ＣＣＤ２０に転送された電荷は、さらに該水平ＣＣＤ２０により水平出力トランジスタ３１を介してＦＤ部３０に転送され、該ＦＤ部３０に蓄積される。すると、ＦＤ部３０は蓄積した電荷に対応する電位を保持し、この電位が出力回路４０で増幅されて出力される。電圧信号に変換された電荷は、リセットトランジスタ３２によりＦＤ部３０から排出される。
【００１０】
次に、ＣＭＯＳ型の固体撮像素子について簡単に説明する。
【００１１】
図９は、ＣＭＯＳ型の固体撮像素子を説明する概略的な平面図であり、光電変換素子および該光電変換素子からの電荷を信号電圧に変換する信号出力部を示している。
【００１２】
このＣＭＯＳ型の固体撮像素子においても、受光面に光電変換素子としてのフォトダイオードが縦横に配置されているが、図９では、そのようなフォトダイオードの隣接する２つのみを示している。
【００１３】
このＣＭＯＳ型の固体撮像素子では、フォトダイオード１ａで発生した電荷を電圧信号に変換して出力する信号出力部Ｂを、隣接する２つのフォトダイオード１ａで共有している。該信号出力部Ｂは、フォトダイオード１ａからの電荷を蓄積し、電荷に対応して電位を保持し、その後リセット動作により、リセット電位になる動作を繰り返すＦＤ部６０と、フォトダイオードからＦＤ部６０への電荷の転送を制御する転送トランジスタ６１と、上記リセット動作を制御するリセットトランジスタ６２と、ＦＤ部６０の電荷の変位を信号に変換し増幅して出力する出力回路７０とからなる。
【００１４】
この出力回路７０を構成する出力初段トランジスタ７１は、基板上に形成された不純物拡散領域７１ｂと、該不純物拡散領域７１ｂ上にゲート絶縁膜（図示せず）を介して配置されたゲート電極７１ａとを有している。また、上記転送トランジスタ６１は、フォトダイオード１ａとＦＤ部６０との間に位置する不純物拡散領域６１ｂと、該不純物拡散領域６１ｂ上にゲート絶縁膜を介して配置されたゲート電極６１ａとを有している。また、ＦＤ部６０に対してフォトダイオード１ａと反対側には、上記リセットトランジスタ６２が配置されており、該リセットトランジスタ６２は、ＦＤ部６０とリセットドレイン部６３との間に位置する不純物拡散領域６２ｂと、該不純物拡散領域６２ｂ上にゲート絶縁膜（図示せず）を介して配置されたゲート電極６２ａとを有している。
【００１５】
このような構成のＣＭＯＳ型の固体撮像素子では、フォトダイオード部１ａで発生した電荷は、転送トランジスタ６１を介してＦＤ部６０に蓄積され、ＦＤ部６０は該蓄積された電荷に応じた信号を発生する。すると、初段トランジスタ７１を含む出力回路７０では、電圧信号を増幅して出力する。電圧信号に変換された電荷は、リセットトランジスタ６２を介してリセットドレイン６３に排出される。
【００１６】
ところで、上記ＣＣＤ型の固体撮像素子では、ＦＤ部３０と出力回路４０のゲート電極４１ｂとは、該ゲート電極４１ｂ上に絶縁膜（図示せず）を介して形成された配線層５１により接続されている。つまり、配線層５１の一端部は、該絶縁膜に形成されたコンタクトホール３３を介してＦＤ部３０を構成する不純物拡散領域３０ａに接続され、配線層５１の他端部は上記絶縁膜に形成されたコンタクトホール４３を介して、出力回路４１の初段トランジスタのゲート電極４１ａに接続されている。
【００１７】
固体撮像素子における、このようなＦＤ部３０と出力回路４０のゲート電極４１ａとの接続構造は、例えば、特許文献１や特許文献２に開示されている。
【００１８】
まず、図１０を用いて、特許文献１に開示の接続構造を説明する。
【００１９】
ｎ型シリコン基板（ｎ−ｓｕｂ）２０１の表面領域にはｐウェル層（ｐ−ｗｅｌｌ）２０２が形成され、該ｐウェル層２には、フィールド酸化膜２０３及びｎ＋不純物拡散領域２０４が形成されている。該拡散領域２０４はＦＤ部となるものである。また、フィールド酸化膜２０３上にはゲート酸化膜２０５を介してゲート電極２０６が配置されている。このゲート電極２０６は上記出力回路（図７及び図８参照）のゲート電極である。そして、該ゲート電極２０６及び上記拡散領域２０４上には、これらにまたがるようにＴｉＮなどからなる導電性膜２０７が形成され、該導電膜２０７上には、タングステンなどの高融点金属からなる導電性膜２０８が形成されている。
【００２０】
つまり、上記特許文献１では、シリコン基板２０１のｐウェル層２０２上にゲート絶縁膜２０５を介してゲート電極２０６を形成し、該ゲート絶縁膜２０５に開口を形成して、該シリコン基板２０１のｐウェル層内２０２に形成したＦＤ部の拡散領域を露出させた後、ゲート電極２０６と、露出したＦＤ部の拡散領域とにまたがるよう選択的に導電性膜２０７および２０８を形成することにより、ゲート電極とＦＤ部とを電気的に接続している。
【００２１】
次に、図１１を用いて、特許文献２に開示の、ＦＤ部と出力回路のゲート電極との接続構造を説明する。
【００２２】
ｎ型の半導体基板２１２の表面領域に、上記ＦＤ部としての拡散領域２１５が形成されている。該半導体基板２１２上には、シリコン酸化膜２１３を介して配線２１０が形成されている。この配線２１０は、上記出力回路のゲート電極から延長されたものである。該配線２１０及びシリコン酸化膜２１３上にはさらにシリコン酸化膜２１４が形成されており、該シリコン酸化膜２１４の該配線２１０上の部分にコンタクト部２１１が形成され、上記シリコン酸化膜２１３及び２１４の、ＦＤ部上の部分にはコンタクト部２１９が形成されている。該シリコン酸化膜２１４上には配線部２１２が形成され、この配線部２１２の一端はコンタクト部２１９を介して上記ＦＤ部２１５に接続され、該配線部２１２の他端はコンタクト部２１１を介して、上記ゲート電極から延長された配線２１０に接続されている。
【００２３】
つまり、上記特許文献２では、ゲート電極としての配線２１０を形成した後、その上に絶縁膜２１４を形成し、該ゲート電極としての配線２１０上の絶縁膜２１３、およびＦＤ部上の絶縁膜２１３及び２１４に開口を形成した後、これらの開口にまたがるよう金属配線材料を形成することにより、ＦＤ部の拡散領域と出力回路のゲート電極とを電気的に接続している。
【００２４】
また特許文献３には、図８に示すＦＤ部３０と出力回路４１のゲート電極４１ａとの接続構造の他の例が開示されており、図１２を用いて、この接続構造について説明する。
【００２５】
半導体基板２２３の表面部には、上記ＦＤ部を構成するｎ＋拡散領域（ＦＤ領域）２２６が形成され、また半導体基板２２３上にはゲート絶縁膜２２４を介してゲート電極２２１が形成されている。さらに、ゲート電極２２１およびゲート絶縁膜２２４上には層間絶縁膜２２７が形成され、該層間絶縁膜２２７の、ゲート電極とＦＤ部との隣接部分にはコンタクトホール２２８が形成されている。このコンタクトホールには、タングステンプラグ２２０が埋め込まれており、該プラグ２２０により、ゲート電極２２１とＦＤ領域２２６とが電気的に接続されている。
【００２６】
また、ＣＭＯＳ型の固体撮像素子においても、ＦＤ部６０と出力回路７０を構成する出力トランジスタのゲート電極７１ａとは、ＣＣＤ型の固体撮像素子と同様、該ゲート電極７１ａ上に絶縁膜（図示せず）を介して形成された配線層５２などにより接続されている。つまり、配線層５２の一端部は、該絶縁膜に形成されたコンタクトホール６４を介してＦＤ部６０の不純物拡散領域６０ａに接続され、配線層５２の他端部は上記絶縁膜に形成されたコンタクトホール７４を介して、出力回路７０を構成する出力トランジスタ７１のゲート電極７１ａに接続されている。
【特許文献１】特開２００６−３４４６５４号公報
【特許文献２】特開２０００−２２１２２号公報
【特許文献３】特開２００２−３６８２０３号公報
【発明の開示】
【発明が解決しようとする課題】
【００２７】
しかしながら、特許文献１および特許文献２では、ＦＤ部と出力トランジスタのゲート電極とを接続する配線を、金属配線材料を加工することにより形成しているので、該金属配線材料を加工する際の基板へのダメージにより、また金属配線材料の構成物質の拡散、例えばＴｉＮからのＴｉ拡散の影響により、画素特性劣化（白傷等）が発生するという問題がある。
【００２８】
また、特許文献３で示されている金属プラグ（タングステン材）による接続を行う場合、タングステンの堆積前に層間絶縁膜の平坦化を行うか、若しくはタングステンの堆積後に平坦化を金属研磨法により行う必要があり、この平坦化処理に起因して、画素部の基板と集光レンズとの間の距離が拡大し、集光効率が低下し、画素特性の劣化（感度劣化）が発生する。
【００２９】
以下、この平坦化処理に起因して、画素部の基板と集光レンズとの間の距離が拡大する点について、図１３〜図１５を用いて説明する。
【００３０】
例えば、図１３（ａ）に示すように、半導体基板２３上に形成した層間絶縁膜２７ａの表面が平坦でない状態で、該層間絶縁膜２７ａにコンタクトホール２８ａ及び２８ｂを形成し、全面にタングステンなどの金属材料を堆積すると、層間絶縁膜２７ａの薄い部分には、その厚い部分に比べて、金属材料が厚く堆積されることとなる。
【００３１】
このため、図１３（ｂ）に示すように、層間絶縁膜２７ａの薄い部分のコンタクトホール２８ａの開口が露出するよう、堆積した金属材料を全面エッチバックすると、層間絶縁膜２７ａの厚い部分では、コンタクトホール２８ｂ内に埋め込まれた金属材料までエッチングされ、段差部が形成されてしまう。
【００３２】
このような段差部が形成された部分に、配線層を形成すると、配線の断線や、配線とコンタクトホール内の金属材料との接続不良などを招くこととなる。
【００３３】
従って、層間絶縁膜は平坦化しておく必要がある。ところが、層間絶縁膜の平坦化は、画素部の基板と集光レンズとの間の距離の拡大を招くこととなる。
【００３４】
簡単に説明すると、画素部１０では、図１４（ａ）に示すように、フォトダイオード１の両側には垂直ＣＣＤの拡散領域１０ａが配置され、該拡散領域１０ａ上には、垂直ＣＣＤのゲート電極１０ｂが配置されているので、層間絶縁膜１２の平坦化を行わない場合は、該層間絶縁膜１２は、フォトダイオード１の上の部分で窪んでおり、マイクロレンズ１３は、フォトダイオード１の上の、層間絶縁膜１２の窪んだ部分に配置される。なお、図１４（ａ）は、図７のＡ−Ａ’線部分に相当する断面を示しており、基板１１の表面とマイクロレンズ１３とは距離Ｌ１だけ離れている。
【００３５】
一方、層間絶縁膜１２の平坦化を行った場合は、図１４（ｂ）に示すように、基板１１の表面とマイクロレンズ１３との距離は、距離Ｌ２に増大する。
【００３６】
その理由は、層間絶縁膜１２の平坦化を行う場合は、図１５（ａ）に示すように、層間絶縁膜１２ａを厚く形成しておき、該層間絶縁膜１２ａを、図１５（ｂ）に示すように、その表面が平坦になるようエッチバックするため、エッチバック後の層間絶縁膜１２ａの厚さＬ２は、平坦化を行わない場合の層間絶縁膜１２の、フォトダイオード１部分での厚さＬ１より厚くなるからである。
【００３７】
また、このように、タングステンなどの金属材料を層間絶縁膜上に堆積する前に層間絶縁膜の平坦化を行う場合だけでなく、タングステンなどの金属材料を層間絶縁膜上に堆積した後に平坦化を金属研磨法により行う場合でも、層間絶縁膜は厚く形成しておく必要があるため、基板１１の表面とマイクロレンズ１３との距離は増大することとなる。
【００３８】
本発明は、上記従来の課題を解決するためになされたものであり、配線工程に起因する画素特性劣化を引き起すことがなく、高い信頼性を確保することができる素子構造を有する固体撮像素子を得ることを目的とする。
【００３９】
本発明は、配線工程に起因する画素特性の劣化を引き起こすことなく、信頼性の高い固体撮像素子を製造することができる固体撮像素子の製造方法を得ることを目的とする。
【課題を解決するための手段】
【００４０】
本発明にかかる固体撮像素子は、信号電荷を蓄積するフローティングディフージョン部と、該フローティングディフージョン部にゲート電極が電気的に接続されたトランジスタを含み、該フローティングディフージョン部の電荷の変動に応じた信号を、該トランジスタを用いて出力する出力回路とを備えた固体撮像素子であって、該トランジスタのゲート電極は、その一部が、該フローティングディフージョン部を構成する不純物拡散領域に接触するように配置されているものであり、そのことにより上記目的が達成される。
【００４１】
好ましくは、本発明の固体撮像素子におけるゲート電極はポリシリコン配線材により構成されている。
【００４２】
好ましくは、本発明の固体撮像素子におけるトランジスタのゲート絶縁膜は、ＳｉＯ２材料からなる。
【００４３】
好ましくは、本発明の固体撮像素子におけるフローティングディフージョン部を構成する不純物拡散領域上には、前記トランジスタのゲート絶縁膜が形成されており、前記トランジスタのゲート電極は、その一部が、該不純物拡散領域上に形成されたゲート絶縁膜の開口を介して、該不純物拡散領域に接触するよう配置されている。
【００４４】
好ましくは、本発明の固体撮像素子におけるトランジスタのゲート電極の、前記不純物拡散領域上に位置する部分は、該不純物拡散領域上に形成されたゲート絶縁膜の開口の平面形状を含む平面形状を有している。
【００４５】
本発明にかかる固体撮像素子の製造方法は、固体撮像素子を製造する方法であって、半導体基板上に、信号電荷を蓄積するフローティングディフージョン部となる不純物拡散領域を形成する工程と、該不純物拡散領域上に形成されたゲート絶縁膜に、該不純物拡散領域の一部が露出するよう開口を形成する工程と、全面にゲート電極材料を堆積させる工程と、該堆積したゲート電極材料をパターニングすることにより、該フローティングディフージョン部の電荷の変動に応じた信号を出力するトランジスタのゲート電極を形成する工程とを含み、該トランジスタのゲート電極は、該フローティングディフージョン部となる不純物拡散領域に、該記ゲート絶縁膜の開口を介して接触するように配置されているものであり、そのことにより上記目的が達成される。
【００４６】
好ましくは、本発明の固体撮像素子の製造方法における、前記ゲート電極を形成する工程では、前記堆積したゲート電極材料を、該ゲート電極の平面形状が前記ゲート絶縁膜の開口の平面形状を含むようパターニングする。
【００４７】
好ましくは、本発明の固体撮像素子の製造方法におけるゲート電極材料にポリシリコン配線材を用いる。
【００４８】
好ましくは、本発明の固体撮像素子の製造方法において、前記ゲート電極を形成した後、８００℃を越える熱処理を行う工程を、さらに含み、該熱処理により前記ゲート電極材内の不純物を、該フローティングディフージョン部となる不純物拡散領域に拡散させることにより、該不純物拡散領域の該ゲート電極とを電気的に接続する。
【００４９】
好ましくは、本発明の固体撮像素子の製造方法において、前記ゲート電極を形成した後、該ゲート電極を覆う絶縁膜を形成する工程をさらに含む。
【００５０】
好ましくは、本発明の固体撮像素子の製造方法におけるゲート電極を覆う絶縁膜には、ＳｉＯ２材料を使用し、該絶縁膜の形成は、熱酸化法もしくはＣＶＤ法により行う。
【００５１】
上記構成により、以下に、本発明の作用について説明する。
【００５２】
本発明においては、フローティングディフージョン部（ＦＤ部）の蓄積電荷に応じた信号を出力する出力回路のトランジスタのゲート電極を、その一部が該ＦＤ部を構成する不純物拡散領域に接触するように配置しており、このため、出力回路のトランジスタのゲート電極と、ＦＤ部の不純物拡散領域とをコンタクトホールを介して接続する配線の形成工程をなくすことができる。従って、ＦＤ部と出力初段トランジスタのゲート電極の接続方法にコンタクトホールを形成する場合に比べて、シリコン基板へのダメージを減らすことができ、これにより素子の信頼性を向上させることができる。
【００５３】
また、出力回路のトランジスタのゲート電極とＦＤ部との接続に金属配線を使用しないため、金属配線材料の構成物質が画素部へ拡散するといった画素部への影響がない。これにより画質劣化を回避できる。
【００５４】
また、出力回路のトランジスタのゲート電極とＦＤ部との接続に金属プラグを用いた場合のような、画素部の基板と集光レンズとの間の距離の増大はなく、集光効率の低下による画素特性の劣化が生ずることもない。
【００５５】
本発明においては、前記ゲート電極はポリシリコン配線材により構成されているので、ＦＤ部を構成する拡散領域には、ゲート電極の構成材料であるポリシリコンから不純物がオートドープされることとなる。このため、ゲート電極とＦＤ部の拡散領域との接触抵抗を低減するための高濃度拡散領域を形成した場合の寄生容量の増大を抑えつつ、接触抵抗を低減することができる。これにより、ＦＤ部の蓄積電荷を電圧信号に変換する変換率の低下を回避することができる。この結果、変換率の低下および画質劣化のない固体撮像素子を提供することができる。
【００５６】
本発明においては、堆積したゲート電極材料を、ゲート電極の平面形状が、ＦＤ部上でのゲート絶縁膜開口の平面形状を含むようパターニングすることにより、ゲート電極を形成するので、ゲート電極材料であるポリシリコン膜をパターニングする際に、ＦＤ部の基板がエッチングされるのを回避できる。
【発明の効果】
【００５７】
以上により、本発明によれば、ＦＤ部の拡散領域と、該ＦＤ部からの電荷を信号電圧に変換して出力する出力回路のトランジスタのゲート電極との接続構造を、基板へのダメージや、画素部の基板と集光レンズとの間の距離の拡大を発生させることなく、形成することが可能となり、画素特性劣化のない、信頼性の高い固体撮像素子を提供することができる。
【発明を実施するための最良の形態】
【００５８】
以下、本発明の実施形態について説明する。
（実施形態１）
図１は、本発明の実施形態１によるＣＣＤ型の固体撮像素子を説明する図であり、図１（ａ）は該固体撮像素子の信号出力部を示す平面図、図１（ｂ）は、図１（ａ）のＩｂ−Ｉｂ線断面図である。
【００５９】
本実施形態１のＣＣＤ型の固体撮像素子は、図７に示す従来のＣＣＤ型の固体撮像素子と同様、受光面に縦横に配置された、フォトダイオードからなる複数の光電変換素子と、該素子の垂直方向の配列に沿って配置される垂直ＣＣＤと、該垂直ＣＣＤの終端に配置される水平ＣＣＤと、該水平ＣＣＤの終端に配置され、該水平ＣＣＤからの電荷を電圧信号に変換して出力する信号出力部とを備えている。また、図１に示す本実施形態１の固体撮像素子における信号出力部Ａ１も、従来の固体撮像素子と同様にＦＤＡタイプのものである。
【００６０】
本実施形態１の信号出力部Ａは、水平ＣＣＤ１２０から転送された電荷を蓄積し、電荷に対応して電位を保持し、その後リセット動作により、リセット電位になる動作を繰り返すフローティングデフュージョン（以下ＦＤ部という。）１１４と、水平ＣＣＤ１２０からＦＤ部１１４への電荷の転送を制御する水平出力トランジスタ１２５と、そのリセット動作を制御するリセットトランジスタ１２６と、ＦＤ部１１４の電荷の変位を信号に変換し増幅して出力する出力回路１４０とからなる。
【００６１】
この出力回路１４０は、従来の固体撮像素子における出力回路４０と同一のもので、複数段（２〜３段）のソースフォロワ回路により構成されている。該出力回路１４０を構成する初段トランジスタ１２４は、基板１１０の表面のＰウェル１１５に形成された不純物拡散領域（以下、活性化領域という。）１２４ｂと、該活性化領域１２４ｂ上にゲート絶縁膜１１９を介して配置されたゲート電極１２４ａとを有している。ここで、該活性化領域１２４ｂは、上記Ｐウェル１１５の表面にＰ型不純物の注入により得られた、初段トランジスタ１２４のしきい値を調整するための不純物注入領域１１６を含んでいる。
【００６２】
水平ＣＣＤ１２０の不純物拡散領域１２０ａの終端部には、水平ＣＣＤからＦＤ部１１への電荷の転送を制御する水平出力トランジスタ１２５が配置されている。該水平出力トランジスタ１２５は、上記水平ＣＣＤの不純物拡散領域（以下拡散領域という。）１２０ａにつながった不純物拡散領域（以下拡散領域という。）１２５ｂと、該拡散領域１２５ｂ上にゲート絶縁膜を介して配置されたゲート電極１２５ａとを有している。また、ＦＤ部１１４に対して水平ＣＣＤと反対側には、上記リセットトランジスタ１２６が配置されている。該リセットトランジスタ１２６は、ＦＤ部１１４を構成する不純物拡散領域（以下拡散領域という。）１１７につながった不純物拡散領域（以下拡散領域という。）１２６ｂと、該拡散領域１２６ｂ上にゲート絶縁膜（図示せず）を介して配置されたゲート電極１２６ａとを有している。なお、本実施形態１の固体撮像素子における該水平出力トランジスタ１２５とリセットトランジスタ１２６とは、従来の固体撮像素子におけるものと同一のものである。
【００６３】
そして、本実施形態１のＣＣＤ型の固体撮像素子では、出力初段トランジスタ１２４のゲート電極１２４ａは、その一部が、ＦＤ部１１４の拡散領域１１７に、該拡散領域１１７上に形成されたゲート酸化膜１１８の開口１０３を介して接触するよう配置されている。つまり、該ゲート電極１２４ａのＦＤ部１１４の拡散領域１１７上に位置する部分１２４ａ１は、該拡散領域１１７上の、ゲート絶縁膜１１８に開口１０３が形成された部分で、該開口１０３内に露出する拡散領域１１７に接触している。これにより、水平ＣＣＤ部から転送された電荷を蓄積し、該電荷の蓄積量に応じた電位を保持するＦＤ部１１４と、該ＦＤ部１１４の保持する電位を増幅して電圧信号を出力する出力回路１４０の初段トランジスタのゲート電極とが電気的に接続されている。
【００６４】
また、ゲート電極１２４ａの、ＦＤ部１１４の拡散領域１１７上に位置する部分１２４ａ１は、該ゲート絶縁膜１１８の開口１０３の平面形状を含む、より大きな平面形状を有している。
【００６５】
次に動作について、図７及び図１を参照して簡単に説明する。
【００６６】
このような構成のＣＣＤ型の固体撮像素子では、光電変換素子１で発生した電荷は、垂直ＣＣＤにより水平ＣＣＤ１２０に転送され、該水平ＣＣＤ１２０に転送された電荷は、さらに該水平ＣＣＤ１２０により水平出力トランジスタ１２５を介してＦＤ部１１４に転送され、該ＦＤ部１１４に蓄積される。すると、ＦＤ部１１４は蓄積した電荷に対応する電位を保持し、この電位が出力回路１４０で増幅されて出力される。電圧信号に変換された電荷は、リセットトランジスタ１２６によりＦＤ部１１４から排出される。
【００６７】
次に、本実施形態１の固体撮像素子の製造方法について、図１〜図５を参照して説明する。図２（ａ）〜図４（ａ）はそれぞれ、固体撮像素子の製造方法における特定の段階での上記信号出力部の状態を示す平面図であり、図２（ｂ）は図２（ａ）のＩＩｂ−ＩＩｂ線断面図、図３（ｂ）は図３（ａ）のＩＩＩｂ−ＩＩＩｂ線断面図、図４（ｂ）は図４（ａ）のＩＶ−ＩＶ線断面図である。これらの図２〜図５において、図１と同一符号は同一のものを示す。
【００６８】
図４(ｂ）に示すように、シリコン基板１１０上に、Ｐウェル領域１１５、フィールド酸化膜１１２及び熱酸化膜１１１を形成する。該フィールド酸化膜１１２は、ＬＯＣＯＳ法によって形成された熱酸化膜、若しくはＳＴＩ法（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）を用いて形成された、ＣＶＤ二酸化酸化膜（ＳｉＯ２膜）でもよい。また、ここで、熱酸化膜１１１は１００〜１０００オングストローム程度の厚さに形成され、Ｐウェル領域１１５は、一般的にイオン種にはボロンを使用したＰ型注入により形成される。また、出力回路１４０の初段トランジスタの活性領域（拡散領域）１２４ｂとなる部分と、フローティングデフュージョン部（ＦＤ部）１１４となる部分とは、図４(ａ)に示すように、フィールド酸化膜１１２により分離されている。また、図４(ａ)には、水平ＣＣＤの活性領域（拡散領域）１２０ａとなる部分、水平転送トランジスタの活性領域（拡散領域）１３１ｂとなる部分、リセットトランジスタの活性領域（拡散領域）１３２ｂとなる部分が示されている。
【００６９】
次に、図３(ｂ)に示すように、初段トランジスタの活性領域１２４ｂとなる部分に該初段トランジスタの閾値を調整するための浅いＰ型注入を行って、チャネル注入領域１１６を形成する。ただし、このＰ型注入は必ずしも行う必要はない。また、水平ＣＣＤ１２０の活性領域１２０ａとなる部分、水平転送トランジスタの活性領域１３１ｂとなる部分、ＦＤ部１１４の活性領域１１７となる部分、及びリセットトランジスタの活性領域１３２ｂとなる部分に、Ｎ型不純物を拡散して、これらの活性領域を形成する。このとき、画素部では、垂直ＣＣＤの活性領域も形成される。
【００７０】
その後、ＯＮＯ膜等からなる第１ゲート絶縁膜１１８及び第１ゲート電極の形成を行い、垂直ＣＣＤ及び水平ＣＣＤを構成する第１ゲートトランジスタの構造を形成する。このとき、図５(ａ)に示すように、画素部１０（図７参照）側では、Ｐウェル１１５上に第１ゲート絶縁膜１１８及び第１ゲート（１Ｇａｔｅ）Ｇ１が形成され、出力回路１１４側では、第１ゲート絶縁膜のみ形成される。なお、該第１ゲート絶縁膜１１８は、下層の酸化膜１１８ａ上に窒化膜１１８ｂを介して上層の酸化膜１１８ｃを積層してなるものである。また、第１ゲート電極には、ポリシリコン（ＰｏｌｙＳｉ）膜を使用する。その後、図５(ｂ)に示すように、画素部側で、熱酸化による酸化膜１０８ａの形成、およびシリコン窒化膜（ＳｉＮ膜）１０８ｂの形成を行う。この工程により、画素部では、第１ゲート電極Ｇ１は、後ほどその上層に配置される第２ゲート電極（２Ｇａｔｅ）Ｇ２と完全に絶縁されることとなる。
【００７１】
さらに、出力初段トランジスタの活性領域１２４ｂとなる部分（出力回路１４０側）で、第１ゲート絶縁膜として形成したＯＮＯ膜１１８を削除し、チャネル注入領域１１６上に第２ゲート酸化膜１１９を形成する（図５(ｃ)参照）。
【００７２】
その後、ＦＤ部１１４のＯＮＯ膜１１８に開口部１０３（図４(ｂ)参照）を形成する。この開口部１０３は、第２ゲート電極、つまり出力初段トランジスタ１２４のゲート電極１２４ａと、ＦＤ部の拡散領域１１７とを電気的に接続させるためのコンタクト部となる。この開口部の形成方法は、公知のフォトレジストマスク１２１を用いたエッチング法を用いれば良い。つまり、ＦＤ部１１４の拡散領域１１７上に開口１２１ａを有するフォトレジストマスク１２１を形成し、上記ＯＮＯ膜１１８を選択的にエッチングして、該ＯＮＯ膜の、上記拡散領域１１７上の部分に開口１０３を形成する。
【００７３】
なお、図３(ａ)は、チャネル注入領域１１６上に第２ゲート酸化膜１１９を形成した後、全面に、ＦＤ部１１４の拡散領域１１７上に開口１２１ａを有するフォトレジストマスク１２１を形成した状態を示している。
【００７４】
次に、フォトレジストマスク１２１を除去した後、図４(ｂ)に示すように、全面に上記第２ゲート電極となるポリシリコン膜（ＰｏｌｙＳｉ膜）１２２を形成する。このＰｏｌｙＳｉ膜１２２には、Ｎ型不純物を１Ｅ２０〜１Ｅ２１（ａｔｍｓ／ｃｍ−３）含んでいるものを使用する。このＮ型不純物は一般的に燐（Ｐ３１）を使用し、該不純物の注入は、ＰｏｌｙＳｉ堆積中にガスに添加する方法や、ＰｏｌｙＳｉ膜の形成後に、注入及び熱拡散を行ってドーピングする方法を使用すればよい。そして、ドライエッチ法によるＰｏｌｙＳｉ膜１２２のパターン形成を行うためのフォトレジストマスク１２３を形状する。
【００７５】
なお、図４(ａ)は、全面に形成した第２ゲート電極となるポリシリコン膜（ＰｏｌｙＳｉ膜）１２２上に、パターン形成用のフォトレジストマスク１２３ａ、１２３ｂ、１２３ｃを形成した状態を示している。フォトレジストマスク１２３ａは、出力初段トランジスタのゲート電極のパターンに対応するもの、フォトレジストマスク１２３ｂは、水平転送トランジスタのゲート電極のパターンに対応するもの、フォトレジストマスク１２３ｃは、リセットトランジスタのゲート電極のパターンに対応するものである。
【００７６】
そして、これらのフォトレジストマスクを用いて、ドライエッチング法により上記ポリシリコン膜（ＰｏｌｙＳｉ膜）１２２をパターニングする。このとき、出力回路１４０側では、図１(ａ)，図１(ｂ)，図５(ｃ)に示すように、第２ゲート電極である出力初段トランジスタ１２４のゲート電極１２４ａが形成され、ＦＤ部では、図１(ａ)，図１(ｂ)に示すように、水平出力トランジスタ１２５のゲート電極１２５ａ、およびリセットトランジスタ１２６のゲート電極１２６ａが形成され、画素部１０側では、図５(ｃ)に示すように、窒化膜１０８ｂ上に第２ゲート電極（２Ｇａｔｅ）Ｇ２が形成される。
【００７７】
この時、出力初段トランジスタ１２４のゲート電極１２４ａは、その一部が、上記ＦＤ部１４４上に配置されたゲート絶縁膜開口部１０３を介して、ＦＤ部１１４の拡散領域１１７と接触したものとなり、該ゲート電極１２４ａとＦＤ部１１４の拡散領域１１７が電気的に接続されたものとなる。
【００７８】
また、ゲート電極１２４ａの、ＦＤ部１１４の拡散領域１１７上に位置する部分１２４ａ１は、その平面形状を、該ゲート絶縁膜１１８の開口１０３の平面形状を含むよう、この平面形状より大きな平面形状としている。このため、ゲート電極形成時のＰｏｌｙＳｉ膜のエッチングにより、ＦＤ部のＳｉ基板表面の拡散領域をエッチングすることなく、第２ゲート電極として、上記各トランジスタ１２４、１２５、１２６のゲート電極を形成することが可能となる。
【００７９】
その後、８００℃を越える高温アニール処理を行い、第２ゲート電極である出力初段トランジスタ１２４のゲート電極１２４ａから、ＦＤ１１４部の拡散領域１１７への熱処理によるＮ型不純物拡散を行い、第２ゲート電極とＦＤ部を電気的に接続する。
【００８０】
その後、全面に絶縁膜（図示せず）を形成し、該絶縁膜上に遮蔽膜を配置し、ＢＰＳＧ（ボロンリンシリケートガラス）膜等からなる絶縁膜を形成し、リフロー処理を行う。さらにこの後、透明樹脂等からなる平坦化膜を形成し、この上にカラーフィルターを形成し、平坦化膜を介してマイクロレンズを形成する。これにより固体撮像素子を完成させる。
【００８１】
このように本実施形態１では、フローティングディフージョン部（ＦＤ部）１１４の蓄積電荷に応じた信号を出力する出力回路１４０のトランジスタ１２４のゲート電極１２４ａを、その一部が該ＦＤ部１１４を構成する不純物拡散領域１１７に接触するように配置しているので、出力回路のトランジスタのゲート電極１２４ａと、ＦＤ部の不純物拡散領域１１７とをコンタクトホールを介して接続する配線の形成工程をなくすことができる。従って、ＦＤ部と出力初段トランジスタのゲート電極の接続方法にコンタクトホールを形成する場合に比べて、シリコン基板へのダメージを減らすことができ、これにより素子の信頼性を向上させることができる。
【００８２】
また、出力回路のトランジスタのゲート電極１２４ａとＦＤ部１１４との接続に金属配線を使用しないため、金属配線材料の構成物質が画素部へ拡散するといった画素部への影響がなく、これにより画質劣化を回避できる。
【００８３】
また、出力回路のトランジスタのゲート電極１２４ａとＦＤ部１１４との接続に金属プラグを用いた場合のような、画素部の基板と集光レンズとの間の距離の増大はなく、集光効率の低下による画素特性の劣化が生ずることもない。
【００８４】
さらに、前記ゲート電極１２４ａはポリシリコン配線材により構成されているので、ＦＤ部を構成する拡散領域１１７には、ゲート電極の構成材料であるポリシリコンから不純物がオートドープされることとなる。このため、ゲート電極１２４ａとＦＤ部の拡散領域１１７との接触抵抗を低減するための高濃度拡散領域を形成した場合の寄生容量の増大を抑えつつ、接触抵抗を低減することができる。これにより、ＦＤ部の蓄積電荷を電圧信号に変換する変換率の低下を回避することができる。この結果、変換率の低下および画質劣化のない固体撮像素子を提供することができる。
【００８５】
さらにまた、ゲート電極１２４ａの、ＦＤ部１１４の拡散領域１１７上に位置する部分１２４ａ１は、その平面形状を、該ゲート絶縁膜１１８の開口１０３の平面形状を含むよう、この平面形状より大きな平面形状としているので、ゲート電極形成時のＰｏｌｙＳｉ膜のエッチングにより、ＦＤ部のＳｉ基板表面の拡散領域がエッチングされるのを回避することができる。
（実施形態２）
図６は、本発明の実施形態２によるＣＭＯＳ型の固体撮像素子を説明する概略的な平面図であり、光電変換素子および該光電変換素子からの電荷を信号電圧に変換する信号出力部を示している。
【００８６】
この実施形態２のＣＭＯＳ型の固体撮像素子においても、実施形態１のＣＣＤ型の固体撮像素子と同様に、受光面に光電変換素子としてのフォトダイオードが縦横に配置されているが、図６では、そのようなフォトダイオードの隣接する２つのみを示している。
【００８７】
このＣＭＯＳ型の固体撮像素子では、フォトダイオード１０１ａで発生した電荷を電圧信号に変換して出力する信号出力部Ｂ１は、従来のＣＭＯＳ型の固体撮像素子と同様、隣接する２つのフォトダイオード１０１ａで共有されている。また、該信号出力部Ｂ１は、図９に示す従来のものと同様、ＦＤ部１６０と、転送トランジスタ１６１、リセットトランジスタ１６２、及び出力回路１７０からなる。ここで、ＦＤ部１６０、転送トランジスタ１６１、及びリセットトランジスタ１６２は、それぞれ、従来の固体撮像素子におけるＦＤ部６０、転送トランジスタ６１、及びリセットトランジスタ６２と同一のものである。つまり、転送トランジスタ１６１は、フォトダイオード１０１ａとＦＤ部１６０の拡散領域１６０ａとの間に位置する不純物拡散領域１６１ｂと、該不純物拡散領域１６１ａ上にゲート絶縁膜を介して配置されたゲート電極１６１ａとを有している。また、上記リセットトランジスタ１６２は、ＦＤ部１６０の拡散領域１６０ａとリセットドレイン部１６３との間に位置する不純物拡散領域１６２ｂと、該不純物拡散領域１６２ｂ上にゲート絶縁膜（図示せず）を介して配置されたゲート電極１６２ａとを有している。
【００８８】
また、この実施形態２では、上記出力回路１７０を構成する出力初段トランジスタ１７１は、基板上に形成された不純物拡散領域１７１ｂと、該不純物拡散領域１７１ｂ上にゲート絶縁膜（図示せず）を介して配置されたゲート電極１７１ａとを有している。
【００８９】
そして、この実施形態２では、出力初段トランジスタ１７１のゲート電極１７１ａは、その一部が、ＦＤ部１６０の拡散領域１６０ａに、該拡散領域１６０ａに形成されたゲート酸化膜のコンタクト開口部１６４を介して接触するよう配置されている。つまり、該ゲート電極１７２ａのＦＤ部１６０の拡散領域１６０ａ上に位置する部分１７１ａ１は、該拡散領域１６０ａ上の、ゲート絶縁膜にコンタクト開口部１６４が形成された部分で、該開口部１６４内に露出する拡散領域１６０ａに接触している。これにより、水平ＣＣＤ部から転送された電荷を蓄積し、該電荷の蓄積量に応じた電位を保持するＦＤ部１６０と、該ＦＤ部１６０の保持する電位を増幅して電圧信号を出力する出力回路１７０の初段トランジスタのゲート電極１７１ａとが電気的に接続されている。
【００９０】
また、上記ＣＭＯＳ型の固体撮像素子では、前記ゲート電極材料にポリシリコン配線材が用いられる。
【００９１】
また、上記ＣＭＯＳ型の固体撮像素子では、上記ゲート電極１７１ａの、ＦＤ部１６０の拡散領域１６０ａ上に位置する部分１７１ａ１は、その平面形状を、該ゲート絶縁膜の開口１６４の平面形状を含むよう、この平面形状より大きな平面形状としている。
【００９２】
このような構成のＣＭＯＳ型の固体撮像素子では、フォトダイオード部１０１ａで発生した電荷は、転送トランジスタ１６１を介してＦＤ部１６０に蓄積され、ＦＤ部１６０は該蓄積された電荷に応じた信号を発生する。すると、初段トランジスタ１７１を含む出力回路１７０では該電圧信号を増幅して出力する。なお電圧信号に変換された電荷は、リセットトランジスタ１６２を介してリセットドレイン１６３に排出される。
【００９３】
また、このＣＭＯＳ型の固体撮像素子の製造方法では、上記出力初段トランジスタのゲート電極１７１ａと、ＦＤ部１６０の拡散領域１６０ａとの接続構造は以下の工程により形成される。
【００９４】
つまり、半導体基板上に、信号電荷を蓄積するＦＤ部１６０となる不純物拡散領域１６０ａを形成する。次に、該不純物拡散領域１６０ａ上に形成されたゲート絶縁膜に、該不純物拡散領域の一部が露出するようコンタクト開口部１６４を形成する。続いて、全面にゲート電極材料を堆積させ、該堆積したゲート電極材料をパターニングすることにより、出力初段トランジスタ１７１のゲート電極１７１ａを形成する。これにより、出力初段トランジスタ１７１のゲート電極１７１ａは、その一部が、ゲート絶縁膜の開口を介して、該ＦＤ部となる不純物拡散領域に接触するように配置されたものとなっている。
【００９５】
また、上記ＣＭＯＳ型の固体撮像素子の製造方法では、ゲート電極１７１ａを形成した後、８００℃を越える熱処理が行われる。該熱処理により前記ゲート電極材内の不純物が、該ＦＤ部となる不純物拡散領域１６０ａに拡散して、該不純物拡散領域１６０ａの該ゲート電極１７１ａとの接続部分の抵抗が低減する。
【００９６】
さらに、上記ＣＭＯＳ型の固体撮像素子の製造方法では、ゲート電極１７１ａを形成した後、該ゲート電極を覆う絶縁膜が形成される。該ゲート電極を覆う絶縁膜には、ＳｉＯ２材料を使用し、該絶縁膜の形成は、熱酸化法もしくはＣＶＤ法により行われる。
【００９７】
このような本実施形態２では、実施形態１と同様に、ＦＤ部１６０と出力初段トランジスタ１７１のゲート電極１７１ａとの接続方法にコンタクトホールを形成する場合に比べて、シリコン基板へのダメージを減らすことができ、これにより素子の信頼性を向上させることができる。
【００９８】
また、出力回路のトランジスタのゲート電極１７１ａとＦＤ部１６０との接続に金属配線を使用しないため、金属配線材料の構成物質が画素部へ拡散するといった画素部への影響がなく、これにより画質劣化を回避できる。
【００９９】
また、出力回路のトランジスタのゲート電極１７１ａとＦＤ部１６０との接続に金属プラグを用いた場合のような、画素部の基板と集光レンズとの間の距離の増大はなく、集光効率の低下による画素特性の劣化が生ずることもない。
【０１００】
さらに、前記ゲート電極１７１ａはポリシリコン配線材により構成されているので、ＦＤ部を構成する拡散領域１６０ａには、ゲート電極の構成材料であるポリシリコンから不純物がオートドープされることとなる。このため、ゲート電極１７１ａとＦＤ部の拡散領域１６０ａとの接触抵抗を低減するための高濃度拡散領域を形成した場合の寄生容量の増大を抑えつつ、接触抵抗を低減することができる。これにより、ＦＤ部の蓄積電荷を電圧信号に変換する変換率の低下を回避することができる。この結果、変換率の低下および画質劣化のない固体撮像素子を提供することができる。
【０１０１】
さらにまた、ゲート電極１７１ａの、ＦＤ部１６０の拡散領域１６０ａ上に位置する部分１７１ａ１は、その平面形状を、該ゲート絶縁膜の開口１６４の平面形状を含むよう、この平面形状より大きな平面形状としたものであるので、ゲート電極形成時のＰｏｌｙＳｉ膜のエッチングにより、ＦＤ部のＳｉ基板表面の拡散領域がエッチングされるのを回避することができる。
【０１０２】
なお、上記実施形態１〜２では、特に説明しなかったが、上記実施形態１〜２の固体撮像素子の少なくともいずれかを撮像部に用いた例えばデジタルビデオカメラ、デジタルスチルカメラなどのデジタルカメラや、画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置などの画像入力デバイスを有した電子情報機器について説明する。
【０１０３】
本発明の電子情報機器は、本発明の上記実施形態１〜２の固体撮像素子の少なくともいずれかを撮像部に用いて得た高品位な画像データを記録用に所定の信号処理した後にデータ記録する記録メディアなどのメモリ部と、この画像データを表示用に所定の信号処理した後に液晶表示画面などの表示画面上に表示する液晶表示装置などの表示手段と、この画像データを通信用に所定の信号処理をした後に通信処理する送受信装置などの通信手段と、この画像データを印刷（印字）して出力（プリントアウト）する画像出力手段とのうちの少なくともいずれかを有している。
【０１０４】
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【０１０５】
本発明は、カメラ付き携帯電話やディジタルスチルカメラ、あるいは監視カメラ等に用いる固体撮像素子であって、特に、信号電荷を蓄積するフローティングディフュージョン部（ＦＤ部）と、該ＦＤ部の拡散領域に電気的に接続されたゲート電極を有するトランジスタを含み、該ＦＤ部の電荷変化に応じた信号を、該トランジスタを介して出力する出力回路とを有する固体撮像素子、およびその製造方法の分野において、ＦＤ部の拡散領域と、該ＦＤ部からの電荷を信号電圧に変換して出力する出力回路のトランジスタのゲート電極との接続構造を、基板へのダメージや、画素部の基板と集光レンズとの間の距離の拡大を発生させることなく、形成することが可能となり、画素特性劣化のない、信頼性の高い固体撮像素子を提供することができる。
【図面の簡単な説明】
【０１０６】
【図１】図１は本発明の実施形態１によるＣＣＤ型の固体撮像素子を説明する図であり、図（ａ）は平面図、図(ｂ）は、図（ａ）のＩｂ−Ｉｂ線断面図である。
【図２】図２は本発明の実施形態１による固体撮像素子の製造方法を説明する図であり、図（ａ）は平面図、図(ｂ）は、図（ａ）のＩＩｂ−ＩＩｂ線断面図である。
【図３】図３は本発明の実施形態１による固体撮像素子の製造方法を説明する図であり、図（ａ）は平面図、図(ｂ）は、図（ａ）のＩＩＩｂ−ＩＩＩｂ線断面図である。
【図４】図４は本発明の実施形態１による固体撮像素子の製造方法を説明する図であり、図（ａ）は平面図、図(ｂ）は、図（ａ）のＩＶｂ−ＩＶｂ線断面図である。
【図５】図５は本発明の実施形態１による固体撮像素子の製造方法を説明する図であり、ゲート絶縁膜のエッチング（図（ａ）〜図(ｃ））を示している。
【図６】図６は本発明の実施形態２によるＣＭＯＳ型の固体撮像素子を説明する平面図である。
【図７】図７は従来のＣＣＤ型の固体撮像素子を模式的に示す平面図である。
【図８】図８は従来のＣＣＤ型の固体撮像素子の信号出力部を説明する平面図である。
【図９】図９は従来のＣＭＯＳ型の固体撮像素子の信号出力部を説明する平面図である。
【図１０】図１０は特許文献１に記載の、ＦＤ部と出力トランジスタのゲート電極との接続構造を説明する断面図である。
【図１１】図１１は特許文献２に記載の、ＦＤ部と出力トランジスタのゲート電極との接続構造を説明する断面図である。
【図１２】図１２は特許文献３に記載の、ＦＤ部と出力トランジスタのゲート電極との接続構造を説明する断面図である。
【図１３】図１３は特許文献３に記載の、ＦＤ部と出力トランジスタのゲート電極との接続構造の問題点を説明する断面図である。
【図１４】図１３は特許文献３に記載の、ＦＤ部と出力トランジスタのゲート電極との接続構造の問題点を説明する断面図である。
【図１５】図１３は特許文献３に記載の、ＦＤ部と出力トランジスタのゲート電極との接続構造の問題点を説明する断面図である。
【符号の説明】
【０１０７】
１０３，１６４  ＦＤ部第１ゲート絶縁膜開口孔
１１０  シリコン基板（Ｓｉ基板）
１１１  酸化膜
１１２  フィールド酸化膜
１１４，１６０  ＦＤ部
１１５  Ｐウェル不純物拡散領域
１１６  出力初段トランジスタのチャネル注入領域
１１８  第１ゲート絶縁膜
１１９  第２ゲート絶縁膜
１２０  水平ＣＣＤ
１２０ａ  水平ＣＣＤのＮ型拡散領域
１２１  フォトレジスト
１２２  第２ゲート電極材（ＰｏｌｙＳｉ膜）
１２３  フォトレジスト
１２４，１７１  出力初段トランジスタ
１２４ａ，１７１ａ  出力初段トランジスタゲート電極
１２４ｂ，１７１ｂ  出力初段トランジスタ活性化領域
１２５，１６１  水平出力トランジスタ
１２５ａ，１６１ａ  水平出力トランジスタゲート電極
１２５ｂ，１６１ｂ  水平出力トランジスタ活性化領域
１２６，１６２  リセットトランジスタ
１２６ａ，１６２ａ  リセットトランジスタゲート電極
１２６ｂ，１６２ｂ  リセットトランジスタ活性化領域
１４０，１７０  出力回路
Ａ１，Ｂ１  信号出力部
【図１】
2008263037.tif 000003
【図２】
2008263037.tif 000004
【図３】
2008263037.tif 000005
【図４】
2008263037.tif 000006
【図５】
2008263037.tif 000007
【図６】
2008263037.tif 000008
【図７】
2008263037.tif 000009
【図８】
2008263037.tif 000010
【図９】
2008263037.tif 000011
【図１０】
2008263037.tif 000012
【図１１】
2008263037.tif 000013
【図１２】
2008263037.tif 000014
【図１３】
2008263037.tif 000015
【図１４】
2008263037.tif 000016
【図１５】
2008263037.tif 000017