(57)【要約】【課題】トランジスタの高速性と、静電保護耐性あるいは耐圧とを無理なく両立させ、高速かつ高信頼性の電気光学装置を実現すること。【解決手段】データ線駆動回路（４）を構成するトランジスタのゲート絶縁膜の膜厚（第２の膜厚）を、走査線駆動回路（１），画素アレイ（２）ならびにバッファ（３）を構成するトランジスタのゲート絶縁膜の膜厚（第１の膜厚）よりも薄く設定する。好ましくは、第１の膜厚は、第２の膜厚の１．５倍以上に設定する。【選択図】図１
2008241831.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に設けられ、マトリクス状に配列された複数の画素回路と、前記複数のデータ線を各々駆動するデータ線駆動回路と、前記複数の走査線を各々駆動する走査線駆動回路と、を備えたアクティブマトリクス型電気光学装置であって、
前記データ線駆動回路を構成するトランジスタのゲート絶縁膜の膜厚を、同一基板上の他の回路を構成するトランジスタのゲート絶縁膜の膜厚よりも薄く設定することを特徴とする電気光学装置。
【請求項２】
請求項１記載の電気光学装置であって、
前記他の回路は、前記走査線駆動回路ならびに前記データ線駆動回路と入力パッドとの間に設けられたバッファ回路を含み、
前記走査線駆動回路および前記バッファ回路を構成するトランジスタのゲート絶縁膜の膜厚が、第１の膜厚に設定され、
前記データ線駆動回路を構成するトランジスタのゲート絶縁膜の膜厚が、前記第１の膜厚よりも薄い第２の膜厚に設定されることを特徴とする電気光学装置。
【請求項３】
請求項２記載の電気光学装置であって、
前記バッファ回路は、
前記入力パッドからの信号を伝送する信号線がゲートに接続され、ゲート絶縁膜の厚みが前記第１の膜厚に設定されたＭＯＳトランジスタと、
前記信号線と前記ＭＯＳトランジスタの前記ゲートとの接続点に接続された静電保護回路と、
を含むことを特徴とする電気光学装置。
【請求項４】
請求項３記載の電気光学装置であって、
前記静電保護回路は、高レベル電源電位と前記信号線との間に接続された第１のＭＯＳダイオードと、低レベル電源電位と前記信号線との間に接続された第２のＭＯＳダイオードと、を有し、
前記第１および第２のＭＯＳダイオードのゲート絶縁膜の膜厚は、前記第１の膜厚に設定されることを特徴とする電気光学装置。
【請求項５】
請求項３または請求項４記載の電気光学装置であって、
前記静電保護回路は、入力部に設けられた静電保護抵抗を、さらに有することを特徴とする電気光学装置。
【請求項６】
請求項２〜請求項５のいずれか記載の電気光学装置であって、
前記他の回路は、さらに、前記複数の画素回路からなる画素アレイを含み、
前記画素回路を構成するトランジスタのゲート絶縁膜の膜厚が前記第１の膜厚に設定されることを特徴とする電気光学装置。
【請求項７】
請求項１〜請求項６のいずれか記載の電気光学装置であって、
前記データ線駆動回路によって駆動される前記データ線の駆動電圧は、前記走査線駆動回路によって駆動される走査線の駆動電圧よりも低いことを特徴とする電気光学装置。
【請求項８】
請求項２〜請求項７のいずれか記載の電気光学装置であって、
前記第１の膜厚は、前記第２の膜厚の１．５倍以上であることを特徴とする電気光学装置。
【請求項９】
請求項１〜請求項８のいずれか記載の電気光学装置であって、
前記データ線駆動回路は、シフトレジスタと、データ線へデータ線選択信号を送出する論理回路ならびに駆動回路と、を含むことを特徴とする電気光学装置。
【請求項１０】
請求項１〜請求項９のいずれか記載の電気光学装置であって、
前記走査線駆動回路は、シフトレジスタと、走査線へ走査線選択信号を送出する論理回路ならびに駆動回路と、を含むことを特徴とする電気光学装置。
【請求項１１】
複数の走査線および複数のデータ線と、
前記複数のデータ線を各々駆動するデータ線駆動回路と、
前記複数の走査線を各々駆動する走査線駆動回路と、
前記複数の走査線と前記複数のデータ線との交差に設けられ、マトリクス状に配列された複数の画素回路を含む画素アレイと、
外部から供給される信号を受ける入力パッドと、
前記入力パッドと前記データ線駆動回路間に設けられたバッファ回路とを有し、
前記バッファ回路は、前記入力パッドからの信号を伝送する信号線に接続された静電保護回路を含み、
前記走査線駆動回路を構成するトランジスタのゲート絶縁膜と、前記画素回路を構成するトランジスタのゲート絶縁膜と、前記バッファ回路を構成するトランジスタのゲート絶縁膜と、前記静電保護回路を構成するトランジスタのゲート絶縁膜の膜厚が第１の膜厚に設定され、
前記データ線駆動回路を構成するトランジスタのゲート絶縁膜は、前記第１の膜厚よりも薄い第２の膜厚に設定され、
前記第１の膜厚は、前記第２の膜厚の１．５倍以上に設定されることを特徴とするアクティブマトリクス基板。
【請求項１２】
請求項１〜請求項１０のいずれか記載の電気光学装置を搭載した電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置、アクティブマトリクス基板および電子機器に関する。
【背景技術】
【０００２】
電気光学装置は、例えば、携帯電話端末、ノート型パーソナルコンピュータ、反射型プロジェクタ等の電子機器に搭載されている。電気光学装置は、例えば、データ線、走査線、トランジスタ等のスイッチ素子、電荷蓄積容量、および画素電極を備えたガラスまたはシリコン等の基板と、透明導電膜からなる対向電極等を備えたガラス等の基板との間に液晶層を挟持した構成を持つ。
【０００３】
電気光学装置として、例えば、薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ：以下、「ＴＦＴ」という。）を各画素に設けたアクティブマトリクス型液晶表示装置が知られている（例えば、特許文献１参照）。
【０００４】
電子光学装置においては、近年、従来から用いられてきたアナログ階調方式の液晶表示装置の他にデジタル駆動方式の液晶表示装置が使用されるようになってきている。デジタル駆動方式は、１フィールドを複数のサブフィールドに分割し、サブフィールドを単位として画素のオン／オフを制御し、これによって所望の階調表示を実現する時分割階調方式である（例えば、特許文献２参照）。
【０００５】
また近年では、ハイビジョンなどにより液晶パネルの大画面化が進んでいる。例えば、ハイビジョン放送では、最高１９２０×１０８０画素が地上波により送られてくるため、画像を高精細な映像とするためには、液晶テレビに搭載するパネルとして、走査線が１９２０本、データ線が１０８０本必要になる。よって、画像データ表示の高速化が求められているため、画像データ書き込み速度を高速化することが必要である。
【特許文献１】特開平６−２３０３３９号公報
【特許文献２】特開２００４−３１０１１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述のとおり、近年、１フレームを、電気光学素子の階調を指示する階調データの各ビットに応じたサブフィールドに分割するとともに、電気光学素子を、各サブフィールドにおいて対応ビットにしたがってオンまたはオフさせることによって、１フレームに占めるオン期間またはオフ期間の割合を段階的に制御するデジタル駆動方式の液晶表示装置が実現されている。
【０００７】
上述のサブフィールド駆動方法では、画素に対してオンまたはオフを指示する信号の書き込み回数が、１フレームにおいて１回だけであった通常の駆動と比較すると、サブフィールドの分割数にまで増えるため、１回の書き込みは、逆に短時間で済まさせなければならず、このため、書込動作に高速性が要求される。
【０００８】
デジタル駆動方式の液晶表示装置では、１画素の選択期間は、「１／６０秒（1フレーム）÷走査線数÷データ線数÷サブフィールド数」となる。大画面化によって走査線数とデータ線数が増加すれば、１画素の選択期間はさらに短くなる。
【０００９】
また、例えば、液晶テレビや大画面のプロジェクタ（ホームシアター用液晶表示装置）など、特に横方向の画面サイズが大きい電気光学装置（アナログ駆動方式の液晶表示装置を含む）では、データ線駆動およびデータ線を介する画素への画素データの書込みに高速性が要求される。
【００１０】
一方、液晶表示装置の信頼性を向上するためには、静電破壊対策が重要である。特に、パッド（外部接続端子）からの信号を直接的に受けるＭＯＳトランジスタは、静電気によって破壊され易い。よって、ＭＯＳトランジスタの静電保護が重要となる。ＭＯＳトランジスタの静電耐性は、ゲート酸化膜を厚くすれば向上するが、ゲート酸化膜を厚くすれば、ＭＯＳトランジスタの高速化の点では不利となる。
【００１１】
また、動作速度を向上させるためにＭＯＳトランジスタのゲート絶縁膜の厚みを薄くすると、耐圧も低くなり、高電源電圧を使用できなくなる場合もあり得る。
【００１２】
本発明はこのような考察に基づいてなされたものであり、その目的は、トランジスタの高速性と、静電保護耐性あるいは耐圧とを無理なく両立させ、高速かつ高信頼性のアクティブマトリクス型電気光学装置を実現することにある。
【課題を解決するための手段】
【００１３】
（１）本発明の電気光学装置の一態様では、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に設けられ、マトリクス状に配列された複数の画素回路と、前記複数のデータ線を各々駆動するデータ線駆動回路と、前記複数の走査線を各々駆動する走査線駆動回路と、を備えたアクティブマトリクス型電気光学装置であって、前記データ線駆動回路を構成するトランジスタのゲート絶縁膜の膜厚を、同一基板上の他の回路を構成するトランジスタのゲート絶縁膜の膜厚よりも薄く設定する。
【００１４】
データ線駆動回路を構成するトランジスタのゲート絶縁膜の膜厚は、同一基板上の他の回路を構成するトランジスタのゲート絶縁膜の膜厚よりも薄くすることによって、データ線駆動回路の動作速度が高速化し、データ線の選択動作、ひいては画素への画素データの書き込み／表示を高速化することができる。他の回路については、他の回路を構成するトランジスタのゲート絶縁膜の膜厚はデータ線駆動回路より厚くなるように設定されているため、比較的高い耐圧を必要とするトランジスタについては、必要なゲート絶縁膜の厚みを確保することができる。また、必要なトランジスタの静電保護耐性も確保し易くなる。
【００１５】
（２）本発明の電気光学装置の他の態様では、前記他の回路は、前記走査線駆動回路ならびに前記データ線駆動回路と入力パッドとの間に設けられたバッファ回路を含み、
前記走査線駆動回路および前記バッファ回路を構成するトランジスタのゲート絶縁膜の膜厚が、第１の膜厚に設定され、前記データ線駆動回路を構成するトランジスタのゲート絶縁膜の膜厚が、前記第１の膜厚よりも薄い第２の膜厚に設定される。
【００１６】
データ線駆動回路を構成するトランジスタのゲート絶縁膜の膜厚を、他の回路を構成するトランジスタのゲート絶縁膜の第１の膜厚よりも薄い第２の膜厚に設定することで、データ線駆動回路の動作速度を高速化できる。よって、液晶表示装置やハイビジョン放送を受信する液晶テレビの大画面化にも対応できるようになり、高精細な画像とすることができる。一方、走査線駆動回路を構成するトランジスタのゲート絶縁膜の膜厚を、第２の膜厚よりも厚い第１の膜厚に設定するため、データ線駆動回路よりも高電圧が供給される走査線駆動回路を構成するトランジスタのゲート耐圧を確保することができる。また、入力パッドからの信号を受けるバッファ回路を構成するトランジスタのゲート絶縁膜の膜厚も第２の膜厚よりも厚い第１の膜厚に設定するため、バッファ回路を構成するトランジスタの、静電気によるゲート酸化膜の破壊を防止することができ、必要な静電耐性を確保することができる。また、使用されるゲート絶縁膜の膜厚を２種類にしている（つまり第１および第２の膜厚のみを使用する）ため、製造プロセスの複雑化を最小限にとどめることができる。
【００１７】
（３）本発明の電気光学装置の他の態様では、前記バッファ回路は、前記入力パッドからの信号を伝送する信号線がゲートに接続された、ゲート絶縁膜の厚みが前記第１の膜厚に設定されたＭＯＳトランジスタと、前記信号線と前記ＭＯＳトランジスタの前記ゲートとの接続点に接続された静電保護回路と、を含む。
【００１８】
入力パッドからの信号がゲートに直接に入力される場合、特に静電破壊が生じ易い。よって、そのＭＯＳトランジスタのゲート絶縁膜の膜厚を第１の膜厚（第２の膜厚よりも厚い膜厚）とすることによって、ゲート絶縁膜の破壊を防止できる。また、そのＭＯＳトランジスタのゲートに静電保護回路を接続することによって、ＭＯＳトランジスタを、静電破壊から、より効果的に保護することができる。
【００１９】
（４）本発明の電気光学装置の他の態様では、前記静電保護回路は、高レベル電源電位と前記信号線との間に接続された第１のＭＯＳダイオードと、低レベル電源電位と前記信号線との間に接続された第２のＭＯＳダイオードと、を有し、前記第１および第２のＭＯＳダイオードのゲート絶縁膜の膜厚は、前記第１の膜厚に設定される。
【００２０】
静電保護回路を構成するダイオードとしては、ＰＮ接合ダイオードのみならず、ＭＯＳダイオードも使用可能である。ＭＯＳダイオードを使用するとき、第２の膜厚よりも厚い第１の膜厚に設定されたゲート絶縁膜を有するＭＯＳダイオードとすることによって、ＭＯＳダイオードの耐圧を向上させることができる。
【００２１】
（５）本発明の電気光学装置の他の態様では、前記静電保護回路は、その入力部に静電保護抵抗を有する。
【００２２】
入力パッドからの信号を受けるバッファ回路の入力段に抵抗を設けることで、高電位の入力信号によるサージのピーク電圧を減衰することができるため、抵抗の次段に設けられたトランジスタのゲート絶縁膜に直接印加されるピーク電圧を軽減でき、トランジスタのゲート絶縁膜破壊防止効果を高めることができる。
【００２３】
（６）本発明の電気光学装置の他の態様では、前記他の回路は、さらに、前記複数の画素回路からなる画素アレイを含み、前記画素回路を構成するトランジスタのゲート絶縁膜の膜厚が前記第１の膜厚に設定される。
【００２４】
画素回路を構成するトランジスタのゲート絶縁膜の膜厚も、第１の膜厚に設定するものである。これによって、画素回路を構成するトランジスタのゲート絶縁膜の耐圧を十分に確保することができる。また、走査線駆動回路を構成するトランジスタのゲート絶縁膜の膜厚と、画素回路を構成するトランジスタのゲート絶縁膜の膜厚とを等しくすることで、走査線駆動回路の耐圧と、画素回路を構成するトランジスタの耐圧の整合性を確保することができる。
【００２５】
（７）本発明の電気光学装置の他の態様では、前記データ線駆動回路によって駆動されるデータ線の駆動電圧は、前記走査線駆動回路によって駆動される走査線の駆動電圧よりも低い。
【００２６】
走査線の全長が長いため、走査線の駆動電圧はデータ線の駆動電圧よりも高いのが一般的である。したがって、走査線駆動回路はゲート耐圧を重視して第１の膜厚をもつトランジスタで構成し、データ線駆動回路は動作の高速化を重視して第２の膜厚をもつトランジスタで構成するものである。
【００２７】
（８）本発明の電気光学装置の他の態様では、前記第１の膜厚は、前記第２の膜厚の１．５倍以上である。
【００２８】
第１の膜厚（走査線駆動回路、バッファ回路、画素回路等の他の回路を構成するゲート絶縁膜の膜厚）を、第２の膜厚（データ線駆動回路を構成するゲート絶縁膜の膜厚）の１．５倍以上とすることによって、データ線駆動回路の所望の動作速度を実現し、一方、他の回路では、必要な耐圧や静電耐性を無理なく確保することができる。
【００２９】
（９）本発明の電気光学装置の他の態様では、前記データ線駆動回路は、シフトレジスタと、データ線へデータ線選択信号を送出する論理回路ならびに駆動回路と、を含む。
【００３０】
データ線駆動回路において、データ線駆動回路専用電源を使用することができるため、走査線駆動回路とは異なった高レベル電位の電源電圧を使用することができる。
【００３１】
（１０）本発明の電気光学装置の他の態様では、前記走査線駆動回路は、シフトレジスタと、走査線へデータ線選択信号を送出する論理回路ならびに駆動回路と、を含む。
【００３２】
走査線駆動回路において、走査線駆動回路専用電源を使用する事ができるため、トランジスタのゲート絶縁膜の膜厚を、使用する電源に合わせて最適化することができる。
【００３３】
（１１）本発明のアクティブマトリクス基板の一態様では、複数の走査線および複数のデータ線と、前記複数のデータ線を各々駆動するデータ線駆動回路と、前記複数の走査線を各々駆動する走査線駆動回路と、前記複数の走査線と前記複数のデータ線との交差に設けられ、マトリクス状に配列された複数の画素回路を含む画素アレイと、外部から供給される信号を受ける入力パッドと、前記入力パッドと前記データ線駆動回路間に設けられたバッファ回路とを有し、前記バッファ回路は、前記入力パッドからの信号を伝送する信号線に接続された静電保護回路を含み、前記走査線駆動回路を構成するトランジスタのゲート絶縁膜と、前記画素回路を構成するトランジスタのゲート絶縁膜と、前記バッファ回路を構成するトランジスタのゲート絶縁膜と、前記静電保護回路を構成するトランジスタのゲート絶縁膜の膜厚が第１の膜厚に設定され、前記データ線駆動回路を構成するトランジスタのゲート絶縁膜は、前記第１の膜厚よりも薄い第２の膜厚に設定され、前記第１の膜厚は、前記第２の膜厚の１．５倍以上に設定される。
【００３４】
液晶層が接続される前の、アクティブマトリクス基板自体の好ましい構成を明らかとしたものである。
【００３５】
（１２）本発明の電子機器は、本発明の電気光学装置を搭載する。
【００３６】
本発明の電気光学装置は、例えば、携帯電話のサブパネル、低消費電力のノート型パーソナルコンピュータ、反射型プロジェクタ、透過型プロジェクタ、照明機器、デジタルテレビ等の電子機器に搭載することが可能である。大画面の表示パネルを高速に駆動でき、かつ、トランジスタの必要な耐圧や静電耐性も確保されており、信頼性が高い。
【００３７】
このように、本発明の実施形態によれば、トランジスタの高速性と、静電保護耐性あるいは耐圧とを無理なく両立させ、高速かつ高信頼性のジタル駆動方式のアクティブマトリクス型電気光学装置を実現することができる。
【発明を実施するための最良の形態】
【００３８】
次に、本発明の実施形態について、図面を参照して説明する。なお、以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００３９】
（第１の実施形態）
（電気光学装置の構成）
図1に本発明の電気光学装置の機能ブロック図の概略を示す。本発明の電気光学装置は、例えば、液晶表示装置であって、画素回路１０がマトリクス状に配列された画素アレイ２と、走査線駆動回路１と、データ線駆動回路４と、バッファ回路３と、入力パッド５と、を含んで構成される。
【００４０】
画素アレイ２において、Ｙ方向に配列されたｍ行の走査線ＷＬ１〜ＷＬｍと、Ｘ方向に配列されたｎ列のデータ線ＤＬ１〜ＤＬｎとが形成されている。そして、その液晶表示装置には、ｍ行の走査線ＷＬ１〜ＷＬｍとｎ列のデータ線ＤＬ１〜ＤＬｎとが交差する個所（交差部）に対応してマトリクス配置されたｍ×ｎ個の画素回路１０と、各画素回路１０に設けられたスイッチング素子としてのＴＦＴＴ１１〜Ｔｎｍとが備えられている。
【００４１】
各ＴＦＴのゲートは走査線ＷＬ１〜ＷＬｍの１つに、そのソースはデータ線ＤＬ１〜ＤＬｎの１つに、そして、そのドレインは対応する１つの画素の画素電極Ｌｐにそれぞれ接続されている。各画素回路１０の画素電極Ｌｐ１１〜Ｌｐｎｍは、液晶を介して共通電極ＬＣＣＯＭと対向して設けられる。各画素回路１０における画素電極Ｌｐ１１〜Ｌｐｎｍ及びＴＦＴＴ１１〜Ｔｎｍは素子基板に形成され、共通電極ＬＣＣＯＭは、素子基板に対向配置される対向基板に形成されている。
【００４２】
各画素回路１０は、画素電極Ｌｐ１１〜Ｌｐｎｍと共通電極ＬＣＣＯＭの間の液晶で構成される液晶容量を備え、各画素回路１０の画素電極Ｌｐ１１〜Ｌｐｎｍには、保持容量素子Ｃ１１〜Ｃｎｍが接続され、画素電極Ｌｐ〜Ｌｐｎｍには画素電極電圧Ｖｐが印加され、また、保持容量素子Ｃ１１〜Ｃｎｍの一端には対向基板電極ＬＣＣＯＭの対向基板電極電圧ＶＣＯＭが印加される。
【００４３】
また、入力パッド５は、外部に設けられた制御ＩＣ１００と通信ケーブル等により接続され、外部から供給される信号が入力される端子である。入力パッド５には、走査線駆動回路１を駆動するための走査線駆動回路用電源ＶＤＤＹ、走査線駆動回路用ＧＮＤ電源ＶＳＳＹ、データ線駆動回路を駆動するためのデータ線駆動回路用電源ＶＤＤＸ、データ線駆動回路用ＧＮＤ電源ＶＳＳＸ、走査線駆動回路制御信号ＹＣＴＲＬ、走査線駆動回路制御クロック信号ＹＣＬＫ、走査線駆動回路開始信号ＹＳＰ、データ線駆動回路制御信号ＸＣＴＲＬ，データ線駆動回路制御クロック信号ＸＣＬＫ，データ線駆動回路開始信号ＸＳＰ、画素データ信号Ｖｉｄ、対向基板電極電圧ＶＣＯＭがそれぞれ入力される。
【００４４】
バッファ回路３は、入力パッド５からの信号を受けて、バッファ回路３を介して所定のタイミングで各回路に各信号を送出するものである。
【００４５】
すなわち、データ線駆動回路４に、データ線駆動回路制御信号ＸＣＴＲＬ，データ線駆動回路制御クロック信号ＸＣＬＫ，データ線駆動回路用電源ＶＤＤＸ，データ線駆動回路用ＧＮＤ電源ＶＳＳＸ，データ線駆動回路開始信号ＸＳＰを送出する。走査線駆動回路１には、走査線駆動回路制御信号ＹＣＴＲＬ，走査線駆動回路制御クロック信号ＹＣＬＫ，走査線駆動回路用電源ＶＤＤＹ，走査線駆動回路用ＧＮＤ電源ＶＳＳＹ，走査線駆動回路開始信号ＹＳＰを送出する。画素アレイ２には、画素データ信号Ｖｉｄと、対向基板電極電圧ＶＣＯＭを送出するものであって、画素データＶｉｄは後述するサンプルホールド回路１２に、対向基板電極電圧ＶＣＯＭは、画素回路１０における保持容量Ｃ１１〜Ｃｎｍの一端に供給している。
【００４６】
バッファ回路３は、ＭＯＳトランジスタ（Ｍ１，Ｍｎ）と、静電保護回路６と、論理回路７と、を含む。
【００４７】
ＭＯＳトランジスタ（Ｍ１，Ｍｎ）のゲートは入力パッド（５）に直接に接続されている。また、ＭＯＳトランジスタ（Ｍ１，Ｍｎ）の一端は抵抗Ｒ２に接続されている。
【００４８】
静電保護回路６は、入力パッド５からの信号を伝送する信号線ＳＬ１に接続された静電保護抵抗Ｒ１（Ｒｎ）と、静電保護抵抗Ｒ１（Ｒｎ）の一端と接続されるとともに他端が高電位電源ＶＤＤと接続されたダイオードＤ１（Ｄｎ）と、静電保護抵抗Ｒ１の一端と接続されるとともに他端が接地され、基準電源電圧が供給されるダイオードＤ２（Ｄｎ+１）と、によって構成される。
【００４９】
ダイオードＤ１，Ｄ２（Ｄｎ，Ｄｎ＋１）は、ＰＮ接合ダイオードで構成することができ、また、ＭＯＳダイオードで形成することもできる。
【００５０】
ＭＯＳトランジスタ（Ｍ１〜Ｍｎ）は、入力パッド５から送信された信号を、抵抗（Ｒ１〜Ｒｎ）を介して直接受けることになる。すなわち、高電位の信号がＭＯＳトランジスタ（Ｍ１〜Ｍｎ）のゲートに送信されるため、ＭＯＳトランジスタ（Ｍ１〜Ｍｎ）のゲート絶縁膜の膜厚を、データ線駆動回路４を構成するＭＯＳトランジスタのゲート絶縁膜よりも厚くしている。
【００５１】
よって、ＭＯＳトランジスタ（Ｍ１〜Ｍｎ）のゲート絶縁膜の破壊を防止するとともに、高電圧が印加される静電保護回路６において、サージ電圧による影響を、データ線駆動回路や走査線駆動回路などの内部回路に及ぼさないようにしている。
【００５２】
また、ダイオードＤ１，Ｄ２（Ｄｎ，Ｄｎ＋１）をＭＯＳダイオードで構成する場合も、ＭＯＳトランジスタ（Ｍ１〜Ｍｎ）と同様に、トランジスタのゲート絶縁膜の膜厚を、データ線駆動回路４を構成するトランジスタのゲート絶縁膜の膜厚よりも厚くする。これによって、必要な静電耐性を確保することができる。
【００５３】
バッファ回路３における論理回路７としては、インバータ回路の他、ＮＡＮＤ回路、ＮＯＲ回路のような２端子以上の入力端子を備えた論理回路を使用することができる。２端子以上の入力を備えた論理回路を使用した場合には、入力信号を液晶表示装置内に入力する／しないを選択する機能又は、不安定な入力信号によって、論理回路７内を貫通電流が流れることを防止する機能等を持たせることが可能となる。
【００５４】
データ線駆動回路４は、データ線ＤＬ１〜ＤＬｎを選択駆動するものであって、入力パッド５およびバッファ回路３を介してデータ線駆動回路用電源ＶＤＤＸおよびデータ線駆動回路用ＧＮＤ電源ＶＳＳＹが供給されることでデータ線駆動回路４が動作する。
【００５５】
これらの電源は、走査線駆動回路側と同様に、入力パッド５からデータ線駆動回路４までの電源配線、ＧＮＤ配線（基準電位線）を用いて供給される。これらの配線を引き回して配線することにより、入力パッド５から入力される信号のサージ電圧を逃すことができる。
【００５６】
さらに、データ線駆動回路４にはバッファ回路３を介して、データ線制御信号ＸＣＴＲＬ，データ線駆動回路制御クロック信号ＸＣＬＫ，データ線駆動回路開始信号ＸＳＰが供給され、所定のタイミングでこれらの信号をデータ線ＤＬ１〜ｎに送出し、所定のタイミングで所定のデータ線の選択を行う。
【００５７】
そして、本発明では、データ線駆動回路４を構成するトランジスタのゲート絶縁膜の膜厚を薄くすることにより、Ｘ方向へのデータ線の選択およびデータ信号の画素回路への書き込みを高速化する。データ線駆動回路４については、図２において詳述する。
【００５８】
また、データ線駆動回路４から出力されたデータ線選択信号と、バッファ回路３から出力された画素データ信号Ｖｄｉは、画素アレイ２の入力段にデータ線の本数に対応して設けられたサンプルホールド回路１２に入力される。
【００５９】
サンプルホールド回路１２は、論理回路ＳＨ１〜ＳＨｎを含み、論理回路ＳＨ１〜ＳＨｎのそれぞれの入力線に、データ選択信号と画素データ信号Ｖｄｉが供給される。
【００６０】
上述したように、データ線駆動回路４を構成するトランジスタのゲート絶縁膜の膜厚が他の回路よりも薄くされているので、サンプルホールド回路に伝送されるデータ線選択信号も高速に入力されるため、画素アレイ２におけるデータ線選択にかかる動作速度が高速化され、画素回路１０への画素データの書き込みおよび表示が高速化され、高精細な画像を実現することができる。
【００６１】
走査線駆動回路１は、Ｙシフトレジスタ８および論理回路・駆動回路９を有し、走査線ＷＬ１〜ＷＬｍを選択駆動するものであって、入力パッド５を介して走査線駆動回路用電源ＶＤＤＹおよび走査線駆動回路用ＧＮＤ電源ＶＳＳＹが供給されることで、走査線駆動回路１が動作する。走査線駆動回路１には、バッファ回路３を介して、走査線駆動回路制御信号ＹＣＴＲＬ，走査線駆動回路制御クロック信号ＹＣＬＫ、走査線駆動回路開始信号ＹＳＰが供給され、走査線駆動回路１によって所定のタイミングでこれらの信号を走査線ＷＬに送出し、所定のタイミングで所定の走査線ＷＬの選択を行う。
【００６２】
ここで、走査線駆動回路１を構成するトランジスタのゲート絶縁膜には、走査線（ＷＬ１〜ＷＬｎ）を選択してそのゲートが走査線ＷＬと接続されたトランジスタをオンするために、高電位の信号が印加され、例えば７Ｖのような高電圧を走査線に対して印加することになるから、サージ電圧に影響されないゲート耐圧を確保しなければならない。よって、走査線駆動回路１を構成するトランジスタのゲート絶縁膜の膜厚は、データ線駆動回路４を構成するトランジスタのゲート絶縁膜の膜厚よりも厚くしている。
【００６３】
なお、本実施形態において、走査線駆動回路１、データ線駆動回路４、バッファ回路３、及びサンプルホールド回路１２は、液晶表示パネルにおいてＴＦＴが形成されている素子基板上に集積化されている。
【００６４】
このように、データ線駆動回路４におけるトランジスタのゲート絶縁膜の膜厚を、他の回路のトランジスタのゲート絶縁膜の膜厚よりも薄くすることで、データ線駆動回路の高速化を無理なく達成することができる。
【００６５】
また、膜厚の異なるゲート絶縁膜の種類を２種類（厚い第１の膜厚の膜と、薄い第２の膜厚の膜）に限定することによって、製造プロセスが複雑化しない。
【００６６】
厚いゲート絶縁膜の第１の膜厚は、例えば８００Åであり、薄いゲート絶縁膜の第２の膜厚は例えば、２００Åである。第１の膜厚は第２の膜厚の４倍である。半導体製造プロセス上、４倍程度が限界値と考えられる。つまり、第１の膜厚は、最大で第２の膜厚の４倍であるといえる。
【００６７】
画素アレイ２の動作電圧を５Ｖ程度とし、データ線駆動回路４の動作電圧を３Ｖ程度としたとき、画素アレイ２におけるＭＯＳトランジスタのゲート絶縁膜の膜厚は、最低でも、データ線駆動回路４を構成するＭＯＳトランジスタのゲート絶縁膜の膜厚の１．５倍は必要である。よって、第１の膜厚は、第２の膜厚の、少なくとも１．５倍以上に設定することになる。よって、第１の膜厚は、第２の膜厚を基準として、１．５倍以上４倍以下ということになる。具体的には、例えば、画素の動作電圧を５Ｖ，データ線ドライバの動作電圧を３Ｖとしたとき、必要なマージン（余裕）を考慮すると、第１の膜厚は第２の膜厚の１．７倍程度は必要である（上述の１．５倍以上というのは、マージンを考慮しない場合の最低値を示している）。また、一般的な酸化膜の耐圧は５ＭＶ／ｃｍ程度であるため、微細なＩＣにおいてトランジスタを５Ｖで動作させる場合のゲート絶縁膜の膜厚（第１の膜厚）は、１００Å程度は必要である（１０−６ｃｍ＝１００Å）。第２の酸化膜の膜厚は６０Å〜７０Å程度は必要である。この程度の膜厚であれば、微細なＩＣにおいて実際に実施する上で何ら問題はない。
【００６８】
（データ線駆動回路）
【００６９】
データ線駆動回路４の具体的な構成は図２に示されるとおりである。データ線駆動回路４は、Ｘシフトレジスタ２０と、ラッチ回路２２と、電位選択回路２４と、から構成されている。
【００７０】
このうちＸシフトレジスタ２０は、水平走査期間の最初に供給されるデータ線駆動回路開始信号ＸＳＰをデータ線駆動回路制御クロック信号ＸＣＬＫにしたがって転送し、ラッチ信号Ｓ１，Ｓ２，Ｓ３，・・・Ｓｎの立ち上がりにおいて順次ラッチするものである。そして、ラッチ回路２２は、ラッチ信号Ｓ１，Ｓ２，Ｓ３，・・・Ｓｎの各々をデータ線駆動回路開始信号ＸＳＰの立下りにおいて一斉にラッチするとともに、その結果を電位選択回路２４に出力する。電位選択回路２４は、Ｖ１，０Ｖ，−Ｖ１のいずれかの電圧が選択的に供給されることで、交流化信号ＦＲ，信号Ｓｏｎ、Ｓｏｆｆおよびラッチ回路２２からの出力信号を変換してデータ線ＤＬ１〜ｎに供給するものである。
【００７１】
（ＭＯＳトランジスタの断面構造）
図３は、本発明のアクティブマトリクス基板におけるＭＯＳトランジスタの断面構造（特に、ゲート絶縁膜の膜厚）を模式的に示した図である。
【００７２】
図３には、左から順に、走査線駆動回路１の形成領域（領域Ａ）におけるＭＯＳトランジスタの断面構造、画素アレイ２の形成領域（領域Ｂ）におけるＭＯＳトランジスタの断面構造、データ線駆動回路３の形成領域（領域Ｃ）におけるＭＯＳトランジスタの断面構造、バッファ７の形成領域（領域Ｄ）におけるＭＯＳトランジスタの断面構造が示されている。なお、図３において、簡略化のため、ゲート絶縁膜よりも上層の配線については図示を省略している。
【００７３】
図示されるように、絶縁基板３０上においてデータ線と走査線とによって区画形成された各画素領域のそれぞれにおいてＴＦＴが形成されている。図３においては、走査線駆動回路１を構成するトランジスタ形成領域をＡ、画素回路１０（画素アレイ２）を構成するトランジスタ形成領域をＢ、データ線駆動回路４を構成するトランジスタ形成領域をＣ、バッファ回路３を構成するトランジスタ形成領域をＤとして示す。
【００７４】
このＴＦＴは、図３に示すように、ソース領域３１とドレイン領域３３との間にチャネルを形成するためのチャネル領域３４、このチャネル領域３４にゲート絶縁膜３５を介して対峙するゲート電極３７が形成される。ここで、図示しないソース領域と接続された電極はデータ線の一部であり、ゲート電極３７は走査電極の一部である。このような構成のＴＦＴを製造するにあたっては、絶縁基板３０の下地保護膜３６の表面に半導体膜を形成し、これをパターニングして島状の半導体膜とした後にゲート絶縁膜３５を形成する。次に、特に図示しないが、アルミニウム膜等の薄膜をスパッタ形成した後、それをパターニングしてゲート電極３７を形成する。このとき走査線ＷＬも形成される。
【００７５】
走査線駆動回路１の形成領域（領域Ａ）におけるＭＯＳトランジスタのゲート絶縁膜３５ａの厚み（ＳＨ１）と、画素アレイ２の形成領域（領域Ｂ）におけるＭＯＳトランジスタのゲート絶縁膜３５ｂの厚み（ＳＨ２）と、バッファ７の形成領域（領域Ｄ）におけるＭＯＳトランジスタのゲート絶縁膜３５ｄの厚み（ＳＨ４）は、どれも同じ（例えば８００Å）に設定される。これらのゲート絶縁膜（３５ａ，３５ｂ，３５ｄ）が第１のゲート絶縁膜である。
【００７６】
これに対して、高速動作が要求されるデータ線駆動回路３の形成領域（領域Ｃ）におけるＭＯＳトランジスタのゲート絶縁膜３５ｃ（すなわち、第２のゲート絶縁膜）の膜厚（ＳＨ３）は、例えば２００Å程度に設定され、第１の絶縁膜（３５ａ，３５ｂ，３５ｄ）に対して薄く設定される。
【００７７】
次に、ゲート電極３７をマスクとして半導体膜に不純物イオンを導入し、ソース領域３１及びドレイン領域３３を形成する。ここで、走査線駆動回路1を構成するトランジスタ形成領域Ａ，バッファ回路３を構成するトランジスタ形成領域Ｄにおいては、上述したように、トランジスタのゲート絶縁膜の膜厚が同一であるため（第２の膜厚）、同一の製造工程で形成し、データ線駆動回路４を構成するトランジスタ形成領域Ｃのみについては、トランジスタのゲート絶縁膜の厚さを薄く（第１の膜厚）設定しているから、ゲート絶縁膜を形成する工程を、他の回路を構成するトランジスタの製造工程とは別工程とする。
【００７８】
すなわち、液晶表示装置におけるトランジスタのゲート絶縁膜を、第１の膜厚または第２の膜厚に設定するためには、上述したゲート絶縁膜の製造工程を２工程として、第１の膜厚のゲート絶縁膜と、第２の膜厚のゲート絶縁膜とを別工程で形成する。また、２種類のゲート絶縁膜の形成方法としては、上述したように、それぞれを別の製造工程にて必要な膜厚にする方法の他、一定の膜厚までゲート絶縁膜を形成した後で、一方のゲート絶縁膜に関して例えば、ＯＮＯ（ＳｉＯ２／ＳｉＮ／ＳｉＯ２）のような比較的耐圧の高い酸化膜を形成するという方法も挙げられる。
【００７９】
また、さらに、画素回路１０（画素アレイ２）を構成するトランジスタ形成領域Ｂについても、図３に示すように、走査線駆動回路１を構成するトランジスタ形成領域Ａ，バッファ回路３を構成するトランジスタ形成領域Ｄと同様に、トランジスタのゲート絶縁膜の膜厚を第２の膜厚に設定することもでき、この場合は、走査線駆動回路１を構成するトランジスタの動作速度と画素回路１０（画素アレイ２）を構成するトランジスタの動作速度を同等にすることができ、ともに、耐圧を向上しつつ動作の信頼性を向上することができる。
【００８０】
ゲート絶縁膜の膜厚の設定方法においては、トランジスタにおけるソース・ドレイン電流をＩＤＳ、ゲート幅をｗ、ゲート長をＬ、接地電圧をＶｓｓ、トランジスタの閾値電圧をＶｔｈとすると、飽和領域において知られる式１が挙げられる。
ＩＤＳ＝１／２β・ｗ／Ｌ（Ｖｓｓ−Ｖｔｈ）２・・・（式１）
また、式１において、βにおいては、トランジスタの移動度をμ、誘電率をε０、ゲート絶縁膜の膜厚をｔｏｘとすると、式２が挙げられる。
β＝μ・Ｃｏｘ＝με０／ｔｏｘ・・・（式２）
例えば、走査線駆動回路１に印加される電圧が５Ｖであり、データ線駆動回路４に印加される電圧が３Ｖである場合には、上述のとおり、第１の膜厚は、第２の膜厚の少なくとも１．５倍以上に設定することが望ましい。
【００８１】
このように、本発明においては、走査線駆動回路１及び、入力パッド５への信号を受けるバッファ回路３、画素回路１０に関しては、トランジスタのゲート絶縁膜の膜厚を略等しくし、データ線駆動回路４を構成するトランジスタのゲート絶縁膜の膜厚に関しては、画素選択速度と画素への書き込み電圧等のデータ線駆動回路で使用される電圧や、入力パッドにおける静電耐圧以外の要素によってゲート絶縁膜の膜厚を設定するものである。
【００８２】
走査線駆動回路１、入力パッド５からの信号を受けるバッファ回路３、画素回路１０を構成するトランジスタのゲート絶縁膜の膜厚に関しては、走査線駆動回路１で使用する電圧及び、入力パッドにおける静電耐圧及び、画素回路に使用されるトランジスタのゲート耐圧等を考慮したゲート絶縁膜の膜厚を設定するものである。
【００８３】
また、さらに、上述したように、バッファ回路３における静電保護回路６におけるトランジスタＭ１〜Ｍｎ、ＭＯＳダイオードＤ１〜ｎ，Ｄ２〜２ｎのゲート絶縁膜に関しても第２の膜厚に設定されるから、静電サージを、電源線を介して、電荷蓄積容量の大きい高レベル電位側の電源であるＶＤＤあるいは基準電位側の電源であるＧＮＤへ逃がす手法と組み合わせることで、さらに静電サージによるトランジスタのゲート絶縁膜破壊に対する耐性を向上させることが可能となる。
【００８４】
以下、本発明の電気光学装置を搭載した電子機器について説明する。
（サブパネルを備える携帯端末）
【００８５】
図４は、サブパネルを備える携帯端末（携帯電話端末、ＰＤＡ端末、持ち運び可能なパーソナルコンピュータを含む）の斜視図である。図４の携帯端末１３００は携帯電話端末であり、図示されるように、上部筐体１３０４と、この上部筐体１３０４の内面に設けられたサブパネル１００と、下部筐体１３０６と、操作キー１３０２と、を備える。なお、下部筐体１３０６の外面にはメインパネルが設けられているが、図４ではメインパネルは図示されない。
【００８６】
サブパネル１００は、本発明の電子光学装置（データ線駆動回路を構成するトランジスタの膜厚が他の回路を構成するトランジスタの膜厚よりも薄い電子光学装置）を用いて構成される。よって、サブパネル１００におけるデータ線の駆動速度が高速化されることで、画素データの書き込み速度・表示速度も高速化され、高精細な画像が実現できる。
【００８７】
（低消費電力の携帯情報端末）
【００８８】
図５は、本発明の電子光学装置を用いた携帯情報端末（ＰＤＡ，パーソナルコンピュータ，ワードプロセッサ等）の斜視図である。携帯情報端末１２００は、上部筐体１２０６および下部筐体１２０４と、キーボード等の入力部１２０２と、本発明の反射型液晶装置を用いた表示パネル１００と、を有する。この携帯情報端末においても、上述の携帯端末と同様の効果が得られる。
【００８９】
（反射型プロジェクタ）
【００９０】
図６は、本発明の反射型液晶装置を光変調器として用いたプロジェクタ（投射型表示装置）の要部の概略構成を示す図である。図示されるように、プロジェクタ１１００は、偏光照明装置１１１０と、投射光学系１１６０と、偏光ビームスプリッタ１１４０（偏光光束反射面１１４１を含む）と、ダイクロイックミラー１１５１，１１５２と、ＲＧＢの各色に対応した、光変調器としての本発明の反射型液晶装置（１００Ｒ，１００Ｇ，１００Ｂ）と、を有する。
【００９１】
図示されるように、偏光照明装置１１１０がシステム光軸ＰＬに沿って配置されている。この偏光照明装置１１１０において、ランプ１１１２からの出射光は、リフレクタ１１１４による反射で略平行な光束となって、第１のインテグレータレンズ１１２０に入射する。これにより、ランプ１１１２からの出射光は、複数の中間光束に分割される。この分割された中間光束は、第２のインテグレータレンズを光入射側に有する偏光変換素子１１３０によって、偏光方向が略々揃った一種類の偏光光束（ｓ偏光光束）に変換されて、偏光照明装置１１１０から出射されることとなる。
【００９２】
偏光照明装置１１１０から出射されたｓ偏光光束は、偏光ビームスプリッタ１１４０のｓ偏光光束反射面１１４１によって反射される。この反射光束のうち、青色光（Ｂ）の光束がダイクロイックミラー１１５１の青色光反射層にて反射され、反射型の液晶装置１００Ｂによって変調される。また、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、赤色光（Ｒ）の光束は、ダイクロイックミラー１１５２の赤色光反射層にて反射され、反射型の液晶装置１００Ｒによって変調される。
【００９３】
一方、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、緑色光（Ｇ）の光束は、ダイクロイックミラー１１５２の赤色光反射層を透過して、反射型の液晶装置１００Ｇによって変調される。
【００９４】
このようにして、液晶装置１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ色光変調された赤色、緑色、青色の光は、ダイクロイックミラー１１５２、１１５１、偏光ビームスプリッタ１１４０によって順次合成された後、投射光学系１１６０によって、スクリーン１１７０に投射される。この携帯情報端末においても、上述の効果が得られる。
【００９５】
電子機器としては、以上説明した他にも、透過型プロジェクタ、照明装置、液晶テレビなどが挙げられる。そして、これらの各種電子機器に対して上述した電気光学装置が適用可能なのはいうまでもない。
【００９６】
なお、前記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。
【００９７】
例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また、電子光学装置回路、電子機器の構成、動作も本実施形態で説明したものに限定に限定されず、種々の変形実施が可能である。電気光学装置には、液晶装置の他、ＥＬ装置（有機ＥＬ装置、無機ＥＬ装置）が含まれる。
【００９８】
以上、本発明の各実施形態によれば、例えば、以下の主要な効果を得ることができる。ただし、本発明の電子光学装置が、以下に記載のすべての効果を同時に生じさせる必要はなく、下記の効果の列挙が、本発明の不当な限定の根拠とされることはない。
（１）データ線を駆動するデータ線駆動回路を構成するトランジスタのゲート絶縁膜の膜厚を他の回路を構成するトランジスタのゲート絶縁膜の膜厚よりも薄くすることによって、データ線駆動回路の動作速度が高速化し、データ線の選択動作、ひいては画素への画素データの書き込み／表示を高速化することができる。他の回路については、比較的高い耐圧を必要とするトランジスタのゲート絶縁膜は任意の厚さに設定できる。
（２）走査線を駆動する走査線駆動回路、ならびに前記データ線駆動回路と入力パッドとの間に設けられたバッファ回路のそれぞれを構成するトランジスタの膜厚が第２の膜厚煮設定され、データ線駆動回路を構成するトランジスタのゲート絶縁膜の膜厚が第１の膜厚に設定されていることにより、データ線駆動回路の動作速度を高速化できるので、データ線の選択速度を高速化できる。
（３）走査線駆動回路を構成するトランジスタのゲート絶縁膜の膜厚を、データ線駆動回路を構成するトランジスタのゲート絶縁膜の膜厚である、第１の膜厚よりも厚い第２の膜厚に設定することにより、データ線駆動回路よりも高電圧が供給される走査線駆動回路を構成するトランジスタのゲート耐圧を確保することができる。
（４）入力パッドからの信号を受けるバッファ回路を構成するトランジスタのゲート絶縁膜の膜厚も第１の膜厚よりも厚い第２の膜厚に設定するので、バッファ回路を構成するゲート酸化膜の破壊を防止することができ、必要な静電耐性を得ることができる。
（５）トランジスタとして使用するゲート絶縁膜の膜厚を２種類にしているので、製造プロセスにおけるコストの上昇を最小限にとどめることができる。
（６）バッファ回路は、前記入力パッドからの信号を伝送する信号線がゲートに接続された、前記第２の膜厚のゲート絶縁膜を有するトランジスタと、前記信号線に接続された静電保護回路とを有するので、入力パッドに入力される高電位の信号が、バッファ回路におけるトランジスタのゲートに送信されるため、前記トランジスタのゲート絶縁膜の膜厚を第１の膜厚よりも厚い第２の膜厚とすることで、ゲート絶縁膜の破壊を防止できるとともに、高電位が入力される静電保護回路によってサージ電圧による影響をデータ線駆動回路、走査線駆動回路などの内部回路に及ぼさないようにすることができる。
（７）静電保護回路は、一端が電源電圧と接続され、他端が接地電圧と接続され、直列接続されたＭＯＳダイオードを含むものであって、前記ＭＯＳダイオードのゲート絶縁膜の膜厚は前記第２の膜厚に設定されているから、ＭＯＳダイオードの耐圧を向上させ、サージ電圧を走査線駆動回路用、あるいはデータ線駆動回路用の高レベル電源、走査線駆動回路用あるいはデータ線駆動回路用のＧＮＤなどの基準電圧電源などと接続された高レベル線や基準電位線のような電源配線へ逃すようにすることで、データ線駆動回路ならびに走査線駆動回路などの内部回路に対してサージ電圧を印加しないようにすることができる。（８）直列に設けられたＭＯＳダイオードにより、サージ電圧を分圧することができるから、データ線駆動回路を構成するトランジスタのゲート絶縁膜の膜厚ほどは薄くできないものの、耐圧を鑑みた上で、バッファ回路を構成するトランジスタのゲート絶縁膜を薄くすることができる。
（９）前記静電保護回路は、その入力部に抵抗を有するから、高電位の入力信号によるサージのピーク電圧を減衰することができるため、抵抗の次段に設けられたトランジスタのゲート絶縁膜に直接印加されるピーク電圧を軽減でき、トランジスタのゲート絶縁膜破壊を抑止することができる。
（１０）マトリクス状に配列された複数の画素回路を構成するトランジスタのゲート絶縁膜の膜厚が第２の膜厚に設定されていることにより、走査線駆動回路を構成するトランジスタのゲート絶縁膜の膜厚と等しくなり、画素回路を構成するトランジスタのゲート絶縁膜の耐圧を十分に確保することができるとともに、走査線駆動回路を構成するトランジスタのゲート絶縁膜の膜厚と、画素回路を構成するトランジスタのゲート絶縁膜の膜厚とを等しくすることで、走査線駆動回路の動作速度と、画素回路を構成するトランジスタの動作速度を等しくすることができる。
（１１）データ線駆動回路によって駆動されるデータ線の駆動電圧が、前記走査線駆動回路によって駆動される走査線の駆動電圧よりも低く、走査線駆動回路を構成するトランジスタのゲート絶縁膜の膜厚は、データ線駆動回路を構成するトランジスタのゲート絶縁膜の膜厚よりも厚いので、走査線駆動回路はゲート耐圧重視、データ線駆動回路は動作の高速化重視で設計することができる。
（１２）第２の膜厚を第１の膜厚の１．５倍以上とすることで、走査線駆動回路、バッファ回路、画素回路には所望のゲート耐圧、データ線駆動回路には所望の動作速度を実現することができる。
（１３）データ線駆動回路は、シフトレジスタと、データ線へデータ線選択信号を送出する論理回路ならびに駆動回路とをもつので、データ線駆動回路専用電源を使用することができるため、走査線駆動回路とは異なった高レベル電位の電源電圧を使用することができる。
（１４）走査線駆動回路は、シフトレジスタと、走査線へデータ線選択信号を送出する論理回路ならびに駆動回路とをもつので、走査線駆動回路専用電源を使用する事ができるため、トランジスタのゲート絶縁膜の膜厚を、使用する電源に合わせて最適化することができる。
（１５）大画面で高速駆動が可能であり、かつ高信頼性のアクティブマトリクス基板を実現することができる。
（１６）本発明の電気光学装置は、例えば、携帯電話のサブパネル、低消費電力のノート型パーソナルコンピュータ、反射型プロジェクタ、透過型プロジェクタ、照明機器、デジタルテレビ等の電子機器に搭載することが可能である。よって、大画面のパネルに対応することができる。
（１７)図１の電気光学装置におけるレイアウト配置では、入力パッド５の近傍に、パッドからの信号を直接に受ける高い静電気耐性を要求されるトランジスタ（Ｍ１，Ｍｎ）が配置され（さらに高い静電耐性が要求される静電保護回路があり）、次に、高速性が要求されるデータ線駆動回路があり、次に、高耐圧が要求される画素アレイ２と走査線駆動回路１がある。このように、高静電破壊耐性、高速性、高耐圧性という性質の違う回路ブロックを整然と、密にレイアウトされており、かつ製造プロセスはそれほど複雑化しないため、量産性もよい。
【００９９】
本発明は、大画面の電気光学装置（特に、多数のデータ線を高速に駆動することが必要となるデジタル駆動方式の電気光学装置）、アクティブマトリクス基板および電子機器に用いて好適である。
【図面の簡単な説明】
【０１００】
【図１】本発明の電気光学装置の機能ブロック図
【図２】データ線駆動回路の機能ブロック図
【図３】本発明のアクティブマトリクス基板におけるゲート絶縁膜の膜厚を模式的に示した図
【図４】サブパネルを備える携帯端末（携帯電話端末、ＰＤＡ端末、持ち運び可能なパーソナルコンピュータを含む）の斜視図
【図５】本発明の電子光学装置を用いた携帯情報端末（ＰＤＡ，パーソナルコンピュータ，ワードプロセッサ等）の斜視図
【図６】本発明の反射型液晶装置を光変調器として用いたプロジェクタ（投射型表示装置）の要部の概略構成を示す図
【符号の説明】
【０１０１】
１  走査線駆動回路、２  画素アレイ、３  バッファ回路、４  データ線駆動回路、
５  入力パッド、６  静電保護回路、７  論理回路、８  Ｙシフトレジスタ、
９  論理回路・駆動回路、１０  画素回路、１１  制御ＩＣ、
１２  サンプルホールド回路、ＳＨ１〜ＳＨｎ  サンプルホールド回路、
ＤＬ１〜ＤＬｎ  データ線、ＷＬ１〜ＷＬｎ  走査線、
３５ａ，３５ｂ，３５ｄ  厚い（第１の膜厚の）ゲート絶縁膜、
３５ｃ  薄い（第２の膜厚の）ゲート絶縁膜
【図１】
2008241831.tif 000003
【図２】
2008241831.tif 000004
【図３】
2008241831.tif 000005
【図４】
2008241831.tif 000006
【図５】
2008241831.tif 000007
【図６】
2008241831.tif 000008