(57)【要約】【課題】１水平走査期間が短い場合でも駆動トランジスタの特性バラツキを正確に補正できるようにする。【解決手段】駆動トランジスタの閾値補正動作を複数の期間に分割して実行する場合に、先の補正期間の終了時点から次の補正期間の開始時点までの間の少なくとも一部の期間に駆動トランジスタのドレイン電極に印加する電位を、点灯駆動用の第１の電位と初回補正期間の準備期間に印加される初期化用の第２の電位との中間的な電位に制御する。【選択図】図１３
2008262019.tif 000002
【特許請求の範囲】
【請求項１】
アクティブマトリクス駆動方式に対応する自発光表示パネル駆動方法であって、
駆動トランジスタの閾値補正動作を複数の期間に分割して実行する際、
先の補正期間の終了時点から次の補正期間の開始時点までの間の少なくとも一部の期間に駆動トランジスタのドレイン電極に印加する電位を、
点灯駆動用の第１の電位と初回補正期間の準備期間に印加される初期化用の第２の電位との中間電位に制御する
ことを特徴とする自発光表示パネル駆動方法。
【請求項２】
請求項１に記載の自発光表示パネル駆動方法において、
前記中間電位は、点灯駆動用の前記第１の電位と初期化用の前記第２の電位の２分の１に当たる電位である
ことを特徴とする自発光表示パネル駆動方法。
【請求項３】
請求項１に記載の自発光表示パネル駆動方法において、
前記中間電位の供給は、先の補正期間の終了時点と同時に開始する
ことを特徴とする自発光表示パネル駆動方法。
【請求項４】
請求項１に記載の自発光表示パネル駆動方法において、
前記中間電位の供給は、次の閾値補正動作の開始時点までの間に、駆動トランジスタのゲート電位が閾値補正用の基準電位に遷移できるタイミングで停止される
ことを特徴とする自発光表示パネル駆動方法。
【請求項５】
アクティブマトリクス駆動方式に対応する自発光表示パネル駆動方法であって、
駆動トランジスタの閾値補正動作を複数の期間に分割して実行する際、
先の補正期間の終了時点から次の補正期間の開始時点までの間の少なくとも一部の期間に駆動トランジスタのドレイン電極に印加する電位を、初回補正期間の準備期間に印加される初期化用の第２の電位に制御する
ことを特徴とする自発光表示パネル駆動方法。
【請求項６】
請求項５に記載の自発光表示パネル駆動方法において、
前記第２の電位の供給は、先の補正期間の終了時点と同時に開始する
ことを特徴とする自発光表示パネル駆動方法。
【請求項７】
請求項５に記載の自発光表示パネル駆動方法において、
前記第２の電位の供給は、次の閾値補正動作の開始時点までの間に、駆動トランジスタのゲート電位が閾値補正用の基準電位に遷移できるタイミングで停止される
ことを特徴とする自発光表示パネル駆動方法。
【請求項８】
アクティブマトリクス駆動方式に対応する画素構造を有する自発光表示パネルであって、
駆動トランジスタの閾値補正動作を複数の期間に分割して実行する際、先の補正期間の終了時点から次の補正期間の開始時点までの間の少なくとも一部の期間に駆動トランジスタのドレイン電極に印加する電位を、点灯駆動用の第１の電位と初回補正期間の準備期間に印加される初期化用の第２の電位との中間電位に制御する駆動回路
を有することを特徴とする自発光表示パネル。
【請求項９】
請求項８に記載の自発光表示パネルにおいて、
前記駆動回路は、駆動トランジスタのドレイン電極が接続する電源線に電源電位を供給する電源スキャナである
ことを特徴とする自発光表示パネル。
【請求項１０】
アクティブマトリクス駆動方式に対応する画素構造を有する自発光表示パネルであって、
駆動トランジスタの閾値補正動作を複数の期間に分割して実行する際、先の補正期間の終了時点から次の補正期間の開始時点までの間の少なくとも一部の期間に駆動トランジスタのドレイン電極に印加する電位を、初回補正期間の準備期間に印加される初期化用の第２の電位に制御する駆動回路
を有することを特徴とする自発光表示パネル。
【請求項１１】
請求項１０に記載の自発光表示パネルにおいて、
前記駆動回路は、駆動トランジスタのドレイン電極が接続する電源線に電源電位を供給する電源スキャナである
ことを特徴とする自発光表示パネル。
【請求項１２】
画素アレイ部と画素駆動部とを有する自発光表示パネルであって、
前記画素アレイ部は、
水平方向に沿って配置される走査線と、垂直方向に沿って配置される信号線と、走査線と信号線の各交点に配置される画素回路と、水平ライン単位で各画素回路に接続される電源線とを有し、
前記画素駆動部は、
前記走査線に画素回路と信号線との接続制御信号を線順次で供給する走査線スキャナと、前記信号線に信号電位又は初期化用の基準電位を供給する信号セレクタと、前記電源線に点灯制御用の第１の電位、初期化用の第２の電位又はこれらの中間電位を線順次に供給する電源スキャナとを有し、
自発光素子の発光期間に、
前記画素駆動部は、電源線に点灯制御用の第１の電位を供給した状態で画素回路を信号線から切り離し、画素回路を構成するキャパシタが保持する信号電圧に応じて自発光素子を点灯制御し、
発光期間に続く閾値補正動作の準備期間に、
前記画素駆動部は、電源線に初期化用の第２の電位を供給した状態で信号線を通じて画素回路に初期化用の基準電位を供給し、画素回路を構成するキャパシタに駆動トランジスタの閾値電圧以上の電圧を書き込み、
閾値補正期間を構成する複数回の各補正期間に、
前記画素駆動部は、電源線に点灯駆動用の第１の電位を供給した状態で信号線を通じて画素回路に初期化用の基準電位を供給し、
閾値補正期間を構成する各補正休止期間に、
前記画素駆動部は、信号線から切り離された画素回路に対応する電源線を通じて点灯用の第１の電位を印加すると共に、当該期間の一部期間には当該画素回路に対応する電源線に前記第１の電位と前記第２の電位の中間電位を供給し、
信号電圧の書き込み期間に、
前記画素駆動部は、電源線に点灯制御用の第１の電位が供給される状態の画素回路のキャパシタに信号線を通じて信号電圧を書き込む
ことを特徴とする自発光表示パネル。
【請求項１３】
請求項１２に記載の自発光表示パネルにおいて、
信号電圧の書き込み期間の前記画素駆動部は、信号電圧の書き込みと並行して駆動トランジスタの移動度特性を補正する
ことを特徴とする自発光表示パネル。
【請求項１４】
画素アレイ部と画素駆動部とを有する自発光表示パネルであって、
前記画素アレイ部は、
水平方向に沿って配置される走査線と、垂直方向に沿って配置される信号線と、走査線と信号線の各交点に配置される画素回路と、水平ライン単位で各画素回路に接続される電源線とを有し、
前記画素駆動部は、
前記走査線に画素回路と信号線との接続制御信号を線順次で供給する走査線スキャナと、前記信号線に信号電位又は初期化用の基準電位を供給する信号セレクタと、前記電源線に点灯制御用の第１の電位又は初期化用の第２の電位を線順次に供給する電源スキャナとを有し、
自発光素子の発光期間に、
前記画素駆動部は、電源線に点灯制御用の第１の電位を供給した状態で画素回路を信号線から切り離し、画素回路を構成するキャパシタが保持する信号電圧に応じて自発光素子を点灯制御し、
発光期間に続く閾値補正動作の準備期間に、
前記画素駆動部は、電源線に初期化用の第２の電位を供給した状態で信号線を通じて画素回路に初期化用の基準電位を供給し、画素回路を構成するキャパシタに駆動トランジスタの閾値電圧以上の電圧を書き込み、
閾値補正期間を構成する複数回の各補正期間に、
前記画素駆動部は、電源線に点灯駆動用の第１の電位を供給した状態で信号線を通じて画素回路に初期化用の基準電位を供給し、
閾値補正期間を構成する各補正休止期間に、
前記画素駆動部は、信号線から切り離された画素回路に対応する電源線を通じて点灯用の第１の電位を印加すると共に、当該期間の一部期間には当該画素回路に対応する電源線に初期化用の第２の電位を供給し、
信号電圧の書き込み期間に、
前記画素駆動部は、電源線に点灯制御用の第１の電位が供給される状態の画素回路のキャパシタに信号線を通じて信号電圧を書き込む
ことを特徴とする自発光表示パネル。
【請求項１５】
請求項１４に記載の自発光表示パネルにおいて、
信号電圧の書き込み期間の前記画素駆動部は、信号電圧の書き込みと並行して駆動トランジスタの移動度特性を補正する
ことを特徴とする自発光表示パネル。
【請求項１６】
アクティブマトリクス駆動方式に対応する画素構造を有する自発光表示パネルであって、駆動トランジスタの閾値補正動作を複数の期間に分割して実行する際、先の補正期間の終了時点から次の補正期間の開始時点までの間の少なくとも一部の期間に駆動トランジスタのドレイン電極に印加する電位を、点灯駆動用の第１の電位と初回補正期間の準備期間に印加される初期化用の第２の電位との中間電位に制御する駆動回路を有する自発光表示パネルと、
操作入力部と、
システム制御部と
を有することを特徴とする電子機器。
【請求項１７】
アクティブマトリクス駆動方式に対応する画素構造を有する自発光表示パネルであって、駆動トランジスタの閾値補正動作を複数の期間に分割して実行する際、先の補正期間の終了時点から次の補正期間の開始時点までの間の少なくとも一部の期間に駆動トランジスタのドレイン電極に印加する電位を、初回補正期間の準備期間に印加される初期化用の第２の電位に制御する駆動回路を有する自発光表示パネルと、
操作入力部と、
システム制御部と
を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
この明細書で説明する発明は、アクティブマトリクス駆動方式に対応する自発光表示パネルの駆動技術に関する。
なお、発明は、自発光表示パネル駆動方法、自発光表示パネル及び電子機器としての側面を有する。
【背景技術】
【０００２】
有機ＥＬ（Electro Luminescence）素子は、印加された電圧を光として再放出する特性（すなわち、エレクトロルミネッセンス現象）を有している。近年、この有機ＥＬ素子をマトリクス状に配置した自発光型の表示装置の開発が進められている。
【０００３】
有機ＥＬ素子を用いた表示パネルは、１０Ｖ以下の印加電圧で駆動することができる。このため、消費電力が少ない特徴を有している。また、自発光素子である有機ＥＬ素子を用いた表示パネルは、軽量化や薄膜化が容易であるとの特徴を有している。加えて、有機ＥＬ素子を用いた表示パネルは、応答速度が数μ秒程度と高速であり、動画表示時における残像が発生し難い特徴を有している。
【０００４】
有機ＥＬ素子を用いた表示パネルの駆動方式には、パッシブマトリクス方式とアクティブマトリクス駆動方式がある。昨今では、画素毎にアクティブ素子（薄膜トランジスタ）を配置するアクティブマトリクス駆動型の表示パネルの開発が盛んに進められている。
【０００５】
因みに、アクティブマトリクス駆動型の表示パネルに関する文献には以下に示すものがある。
【特許文献１】特開２００３−２５５８５６号公報
【特許文献２】特開２００３−２７１０９５号公報
【特許文献３】特開２００４−１３３２４０号公報
【特許文献４】特開２００４−０２９７９１号公報
【特許文献５】特開２００４−０９３６８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、アクティブマトリクス駆動方式型の表示パネルの場合、有機ＥＬ素子を駆動する駆動トランジスタの閾値電圧や移動度の製造バラツキが発光輝度特性の低下として知覚される可能性がある。また、有機ＥＬ素子自体の経時変化が発光輝度特性の低下として知覚される可能性がある。
【０００７】
このため、これら特性変動を補正して表示画面全体の発光輝度を均一化する技術の確立が求められる。
しかし、現在提案されている補正機能付の画素回路は、その構造が複雑になる問題がある。また、画素回路の構成要素の多さが、画面解像度の向上を妨げる原因となっている。
【課題を解決するための手段】
【０００８】
そこで、発明者らは、駆動トランジスタの閾値補正動作を複数の期間に分割して実行する場合の閾値補正動作の精度向上を期待できる自発光表示パネル駆動技術を提案する。
すなわち、先の補正期間の終了時点から次の補正期間の開始時点までの間の少なくとも一部の期間に、点灯駆動用の第１の電位と初回補正期間の準備期間に印加される初期化用の第２の電位との中間電位を駆動トランジスタのドレイン電極に印加する手法を提案する。
【０００９】
また、発明者らは、先の補正期間の終了時点から次の補正期間の開始時点までの間の少なくとも一部の期間に、初回補正期間の準備期間に印加される初期化用の第２の電位を駆動トランジスタのドレイン電極に印加する手法を提案する。
【発明の効果】
【００１０】
閾値の補正動作が完了していない場合、閾値補正動作の休止期間中も、駆動トランジスタは、フローティング状態のままオン動作する。このため、当該期間におけるゲート電極の電位は、ソース電極電位の上昇に伴って遷移する。すなわち、ブートストラップ動作が発生する。
【００１１】
ところが、リーク電流等の影響により、ゲート電極とソース電極間の保持電圧がブートストラップ動作中に減少する。この減少が大きいほど、閾値補正動作の休止中に、ゲート電極とソース電極間の保持電圧が閾値電圧より小さくなる。すなわち、誤った閾値補正動作で終了する可能性が高くなる。
【００１２】
これに対し、発明者らの提案する駆動方法の場合、駆動トランジスタのゲート電極がフローティング状態になる補正期間と補正期間の間の少なくとも一部期間（全部期間を含む。）で、点灯駆動用の第１の電位と初回補正期間の準備期間に印加される初期化用の第２の電位との中間電位又は第２の電位を駆動トランジスタのドレイン電極に印加する。
【００１３】
この中間電位又は第２の電位の印加により、ブートストラップ動作を強制的に停止する。すなわち、ブートストラップ動作の実行時間を短縮する。これにより、ブートストラップ動作に伴うゲート電極とソース電極間の保持電圧の減少を抑制する。
【００１４】
結果的に、先の補正期間の終了時点における保持電圧と次の補正期間の開始時点における保持電圧の差を縮小することができる。このことは、閾値補正動作を複数の期間に分割して実行する場合にも各補正動作の継続性を確保できることを意味する。
【００１５】
かくして、閾値補正精度を向上できる。これにより、輝度特性の面内均一化を実現でき、表示品質を高めることができる。
【発明を実施するための最良の形態】
【００１６】
以下、アクティブマトリクス駆動型の有機ＥＬパネルについて説明する。
なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。
また以下に説明する形態例は、発明の一つの形態例であって、これらに限定されるものではない。
【００１７】
（Ａ）基本回路及び基本動作
（Ａ−１）画素回路例
図１に、アクティブマトリクス駆動型の有機ＥＬパネルで使用される一般的な画素回路の構造を示す。図１に示すように、画素回路１は、直交配列される走査線３と信号線５の各交差部に配置されている。
【００１８】
走査線３と信号線５の交点には、サンプリングトランジスタＴ１が配置される。この例の場合、サンプリングトランジスタＴ１は、Ｎチャネル型の薄膜トランジスタである。走査線３にはサンプリングトランジスタＴ１のゲート電極が接続され、信号線５にはサンプリングトランジスタＴ１のドレイン電極が接続される。
【００１９】
サンプリングトランジスタＴ１のソース電極には、保持容量Ｃ１の一方の電極と駆動トランジスタＴ２のゲート電極が接続される。この例の場合、駆動トランジスタＴ２もＮチャネル型の薄膜トランジスタである。
【００２０】
駆動トランジスタＴ２のドレイン電極には電源線７が接続され、ソース電極には有機ＥＬ素子Ｄ１の陽極が接続される。なお、保持容量Ｃ１の他方の電極と有機ＥＬ素子Ｄ１の陰極は、接地線９に接続される。
【００２１】
（Ａ−２）基本動作
図２に、画素回路１の基本的な駆動動作を示す。図２は、サンプリングトランジスタＴ１のサンプリング動作を示す。信号線５の電位（信号線電位）のサンプリングは、走査線３の電位（走査線電位）が高レベルの期間に実行される。この際、サンプリングトランジスタＴ１はオン状態となり、保持容量Ｃ１に高レベルの信号線電位を充電する。すなわち、信号線電位を保持容量Ｃ１に書き込む。
【００２２】
この信号線電位の書き込みにより、駆動トランジスタＴ２のゲート電位Ｖｇが上昇を開始し、ドレイン電流の有機ＥＬ素子Ｄ１への供給が開始される。これに伴い、有機ＥＬ素子Ｄ１は発光を開始する。因みに、走査線３の電位が低レベルに遷移した後の発光輝度は、保持容量Ｃ１に保持される信号線電位に応じて決まる。この発光輝度は、次フレームまで維持される。
【００２３】
（Ａ−３）特性バラツキの影響
前述したように、駆動トランジスタＴ２の閾値電圧や移動度は、製造プロセスのバラツキにより変動する。これらの特性にバラツキがあると、駆動トランジスタＴ２に同じゲート電位を与えたとしても、同じ大きさのドレイン電流（駆動電流）を流すことができなくなる。すなわち、発光輝度にバラツキが生じる。
【００２４】
また、有機ＥＬ素子Ｄ１の経時的な特性変化により陽極電位も変動する。この陽極電位の変動は、駆動トランジスタＴ２のゲート電極とソース電極間に保持される保持電圧の変動として作用する。結果的に、ドレイン電流（駆動電流）が変動する。
このように、特性バラツキは発光輝度のバラツキとして出現し、画質を劣化させる。
【００２５】
（Ｂ）特性バラツキの補正機能付き駆動動作
（Ｂ−１）パネル構造
図３に、アクティブマトリクス駆動型の有機ＥＬパネルの構造例を示す。図３に示す有機ＥＬパネル１１は、画素アレイ部１３とこれを駆動する駆動回路１５、１７、１９とで構成される。
【００２６】
画素アレイ部１３には、ｍ行の走査線３（１）〜３（ｍ）と、ｎ列の信号線５（１）〜５（ｎ）と、ｍ行の電源線７（１）〜７（ｍ）が形成され、これらの交点位置に画素回路１３Ａが形成される。
【００２７】
駆動回路は、走査線スキャナ１５と、電源スキャナ１７と、水平セレクタ１９とで構成される。走査線スキャナ１５は、走査線３（１）〜３（ｍ）に接続されたサンプリングトランジスタＴ１に線順次に制御信号を供給する。この線順次走査によりサンプリングトランジスタＴ１の動作状態が行単位で制御される。
【００２８】
電源スキャナ１７は、電源線７（１）〜７（ｍ）に接続された駆動トランジスタＴ２に線順次に電源電圧を供給する。この線順次走査により駆動トランジスタＴ２の動作状態が行単位で制御される。電源線７（１）〜７（ｍ）には、点灯駆動用の第１の電位（高レベル）と初期化用の第２の電位（低レベル）のいずれかが印加される。
【００２９】
水平セレクタ１９は、信号線５（１）〜５（ｎ）に映像信号に応じた信号電位又は閾値補正用の基準電位（初期化電位）を供給する。信号電位又は基準電位（初期化電位）の供給は、水平走査期間単位で実行する。
【００３０】
図４に、画素回路１３Ａと駆動回路１５、１７、１９との接続関係を示す。因みに、図４は、ｉ行ｊ列目に位置する画素回路１３Ａの接続関係を表している。画素回路１３Ａは、サンプリングトランジスタＴ１１、駆動トランジスタＴ１２、保持容量Ｃ１１及び有機ＥＬ素子Ｄ１１で構成される。
【００３１】
この例の場合も、サンプリングトランジスタＴ１１は、Ｎチャネル型の薄膜トランジスタとする。従って、サンプリングトランジスタＴ１１のゲート電極は走査線３（ｉ）に接続され、ドレイン電極は信号線５（ｊ）に接続され、ソース電極は保持容量Ｃ１１の一方の電極と駆動トランジスタＴ２のゲート電極に接続される。
【００３２】
また、この例の場合も、駆動トランジスタＴ１２は、Ｎチャネル型の薄膜トランジスタとする。従って、駆動トランジスタＴ１２のドレイン電極は電源線７（ｉ）に接続され、ソース電極は有機ＥＬ素子Ｄ１１の陽極と保持容量Ｃ１１の他方の電極に接続される。
【００３３】
すなわち、保持容量Ｃ１１は、駆動トランジスタＴ１２のゲート電極とソース電極間に接続される。
有機ＥＬ素子Ｄ１１の陰極は、全画素に共通する接地線９に接続される。
【００３４】
（Ｂ−２）駆動動作（タイミングチャート）
図５に、画素回路１３Ａに存在する特性バラツキの補正で必要となる基本的な駆動動作を示す。図５に示す動作例では、駆動トランジスタＴ１２の閾値補正動作と移動度補正動作が１水平走査期間（１Ｈ）内に実行される。
【００３５】
なお図５は、時間軸を共通として走査線３（ｉ）、信号線５（ｊ）、電源線７（ｉ）の電位変化を表している、また、これら電位変化に伴う駆動トランジスタＴ１２のゲート電位Ｖｇの変化とソース電位Ｖｓの変化も示す。また図５は、電位変化の遷移を便宜的に（Ａ）〜（Ｈ）の８つの期間に区分して表している。
【００３６】
（ｉ）発光期間
期間（Ａ）では、有機ＥＬ素子Ｄ１１が発光状態にある。この期間の後、線順次走査の新しいフィールドが開始される。
【００３７】
（ii）閾値補正準備期間
新しいフィールドが開始すると、期間（Ｂ）及び（Ｃ）に亘って閾値補正の準備が実行される。因みに、期間（Ｂ）において、有機ＥＬ素子Ｄ１１に対するドレイン電流の供給が停止される。これに伴い、有機ＥＬ素子Ｄ１１の発光は停止する。このとき、有機ＥＬ素子Ｄ１１の発光電圧Ｖelはゼロに近づくように推移する。
【００３８】
この発光電圧Ｖelの低下に伴い、駆動トランジスタＴ１２のソース電位Ｖｓは初期化用の第２の電位Ｖｏとほぼ同じ電位に推移する。勿論、駆動トランジスタＴ１２のゲート電位Ｖｇも同様に低下する。なお、駆動トランジスタＴ１２のゲート電位Ｖｇは、続く期間（Ｃ）に信号線５（ｊ）を通じて印加される基準電位Ｖref に初期化される。
【００３９】
これら２つの初期化動作の実行により、保持容量Ｃ１１の保持電圧の初期設定が完了する。すなわち、保持容量Ｃ１１の保持電圧は、駆動トランジスタＴ１２の閾値電圧Ｖthより大きい電圧（Ｖref −Ｖo ）に初期設定される。これが閾値補正の準備動作である。
【００４０】
（iii）閾値補正動作
この後、期間（Ｄ）について閾値補正動作が開始される。この期間（Ｄ）でも、ゲート電位Ｖg には基準電位Ｖref が与えられる。この状態で、電源線電位には点灯駆動用の第１の電位（高レベル）が印加される。この際、有機ＥＬ素子Ｄ１１にドレイン電流が流れないように共通配線９を通じて陰極電位は高レベルに制御される。
【００４１】
結果的に、ドレイン電流は保持容量Ｃ１１を通じて信号線５（ｊ）へと流れ、保持容量Ｃ１１の保持電圧Ｖgsが減少する。これに伴い、駆動トランジスタＴ１２のソース電位Ｖｓが上昇する。
【００４２】
なお、保持容量Ｃ１１の保持電圧Ｖgsの低下は、電圧Ｖgsが閾値電圧Ｖthに達して駆動トランジスタT１２がカットオフした時点で停止する。かくして、保持容量Ｃ１１の保持電圧Ｖgsを駆動トランジスタＴ１２に固有の閾値電圧Ｖthに設定する閾値補正動作が完了する。
【００４３】
（iv）信号電位の書き込みと移動度の補正のための準備動作
閾値補正動作が完了すると、期間（Ｅ）及び（Ｆ）に亘って信号電位の書き込みと移動度補正のための準備動作が実行される。もっとも、この期間は省略も可能である。因みに、期間（Ｅ）では、走査線電位が低レベルに切り替えられ、駆動トランジスタＴ１２がフローティング状態に制御される。
【００４４】
また、期間（Ｆ）では、映像信号に対応する信号電位Ｖsig が信号線５（ｊ）に印加される。この期間（Ｆ）は、信号線５（ｊ）に寄生する容量成分の影響による信号線電位の立ち上がり遅れを考慮して配置されている。この期間の存在により、次の期間（Ｇ）では、信号線電位が安定した状態で書き込みを開始できる。
【００４５】
（ｖ）信号電位の書き込み及び移動度の補正動作
期間（Ｇ）では、信号電位の書き込みと移動度の補正動作が実行される。すなわち、走査線電位が高レベルに切り替えられ、駆動トランジスタＴ１２のゲート電位に信号電位Ｖsig が印加される。この信号電位Ｖsig の印加に伴い、保持容量Ｃ１１に保持される電圧ＶgsはＶsig ＋Ｖthに遷移する。このように、電圧Ｖgsは閾値電圧Ｖthよりも大きくなるので駆動トランジスタＴ１２はオン状態に切り替わる。
【００４６】
駆動トランジスタＴ１２がオン状態に切り替わると、ドレイン電流が有機ＥＬ素子Ｄ１１に流れ始める。ただし、ドレイン電流の流れ始めの段階では、有機ＥＬ素子Ｄ１１は未だカットオフ状態（ハイインピーダンス）にある。このため、ドレイン電流は、有機ＥＬ素子Ｄ１１の寄生容量を充電するように流れる。
【００４７】
この寄生容量の充電電圧ΔＶだけ、有機ＥＬ素子Ｄ１１の陽極電位（すなわち、駆動トランジスタＴ１２のソース電位Ｖｓ）は上昇する。この充電電圧ΔＶだけ保持容量Ｃ１１の保持電圧Ｖgsは低下する。すなわち、保持電圧Ｖgsは、Ｖsig ＋Ｖth−ΔＶに変化する。このように、寄生容量Ｃ１２の充電電圧ΔＶだけ保持電圧Ｖgsが補正される動作が移動度の補正動作に対応する。
【００４８】
なお、保持容量Ｃ１１のブートストラップ動作により、駆動トランジスタＴ１２のゲート電位Ｖｇは、ソース電位Ｖｓの上昇量と同じだけ上昇する。
【００４９】
（vi）発光期間
期間（Ｈ）では、走査線電位が低レベルに変更され、駆動トランジスタＴ１２のゲート電極がフローティング状態になる。このとき、駆動トランジスタＴ１２は、移動度補正後の保持電圧Ｖgs（＝Ｖsig ＋Ｖth−ΔＶ）に相当するドレイン電流を有機ＥＬ素子Ｄ１１に供給する。
【００５０】
これにより、有機ＥＬ素子Ｄ１１は発光を開始する。この際、有機ＥＬ素子Ｄ１１の陽極電位（駆動トランジスタＴ１２のソース電位Ｖｓ）は、ドレイン電流の大きさに応じた発光電圧Ｖelまで上昇する。
このとき、保持容量Ｃ１１のブートストラップ動作により、駆動トランジスタＴ１２のゲート電位Ｖｇは、発光電圧Ｖelだけ上昇する。
【００５１】
（Ｂ−２）画素回路内の接続状態と電位の変化
ここでは、図５の各期間に対応する画素回路１３Ａの接続状態と電位の変化を説明する。ここでは、対応する期間と同じ符号を図番に付して示す。すなわち、図６Ａ〜図６Ｈを用いて説明する。なお、図６Ａ〜図６Ｈにおいては、サンプリングトランジスタＴ１１をスイッチとして表記すると共に、有機ＥＬ素子Ｄ１１の寄生容量をＣ１２として明示的に表記する。
【００５２】
（ｉ）発光期間
図６Ａは、図５の期間（Ａ）の動作状態に対応する。発光期間である期間（Ａ）では、電源線７（ｉ）に点灯駆動用の第１の電位Ｖcc_Hが印加される。このとき、駆動トランジスタＴ１２は、保持容量Ｃ１１の保持電圧Ｖgs（＞Ｖth）に対応するドレイン電流Ｉdsを有機ＥＬ素子Ｄ１１に供給する。有機ＥＬ素子Ｄ１１の発光状態は期間（Ａ）の終了まで継続する。
【００５３】
（ii）閾値補正準備期間
図６Ｂは、図５の期間（Ｂ）の動作状態に対応する。期間（Ｂ）において、電源線７（ｉ）の電位は、点灯駆動用の第１の電位Ｖcc_Hから初期化用の第２の電位Ｖcc_L（すなわち、初期化用の第２の電位Ｖｏ）に切り替え制御される。この切り替えにより、ドレイン電流Ｉdsの供給は遮断される。
【００５４】
結果的に、駆動トランジスタＴ１２のゲート電位Ｖｇとソース電位Ｖｓは、有機ＥＬ素子Ｄ１１の発光電圧Ｖelの低下に連動して低下する。そして、ソース電位Ｖｓは、電源線７（ｉ）に印加された第２の電位Ｖｏとほぼ同じ電位にまで低下する。なお、第２の電位Ｖｏは、信号線５（ｊ）に印加される初期化用の基準電位Ｖref よりも十分低い電位である。
【００５５】
図６Ｃは、図５の期間（Ｃ）の動作状態に対応する。期間（Ｃ）において、走査線３（ｉ）の電位は高レベルに変化する。これにより、サンプリングトランジスタＴ１１がオン状態に制御され、駆動トランジスタＴ１２のゲート電位Ｖｇは、信号線５（ｊ）に印加された初期化用の基準電位Ｖref に設定される。
【００５６】
期間（Ｃ）の終了時、保持容量Ｃ１１の保持電圧Ｖgsは、駆動トランジスタＴ１２の閾値電圧Ｖthより大きい電圧に初期設定される。この結果、駆動トランジスＴ１２はオン動作する。なお、この時点で有機ＥＬ素子Ｄ１１にドレイン電流Ｉdsが供給されると、信号電位Ｖsig とは無関係な光が放出されてしまう。
【００５７】
このため、接地線９に印加される高電位により、有機ＥＬ素子Ｄ１１は逆バイアスされる。従って、ドレイン電流Ｉdsは、保持容量Ｃ１１及びサンプリングトランジスタＴ１１を通じて信号線５（ｊ）へと流れる。
【００５８】
（iii）閾値補正動作
図６Ｄは、図５の期間（Ｄ）の動作状態に対応する。期間（Ｄ）において、電源線７（ｉ）の電位は、初期化用の第２の電位Ｖcc_L（すなわち、初期化用の第２の電位Ｖｏ）から点灯駆動用の第１の電位Ｖcc_Hに遷移される。なお、サンプリングトランジスタＴ１１はオン状態に維持される。
【００５９】
結果的に、駆動トランジスタＴ１２のゲート電位Ｖｇの初期化用の基準電位Ｖref のまま、ソース電位Ｖｓだけが上昇を開始する。期間（Ｄ）の終了までのいずれかの時点で、保持容量Ｃ１１の保持電圧Ｖgsは閾値電圧Ｖthとなる。これにより、駆動トランジスタＴ１２はオフ動作する。この時点におけるソース電位Ｖｓは、ゲート電位Ｖｇ（＝Ｖref ）よりも閾値電圧Ｖthだけ低い電位となる。
【００６０】
（iv）信号電位の書き込みと移動度の補正のための準備動作
図６Ｅは、図５の期間（Ｅ）の動作状態に対応する。期間（Ｅ）において、走査線３（ｉ）の電位は、低レベルに変化する。これにより、サンプリングトランジスタＴ１１がオフ状態に制御され、駆動トランジスタＴ１２のゲート電極はフローティング状態になる。
【００６１】
ただし、駆動トランジスタＴ１２のカットオフ状態は維持される。従って、ドレイン電流Ｉdsは流れない。
図６Ｆは、図５の期間（Ｆ）の動作状態に対応する。期間（Ｆ）において、信号線５（ｊ）の電位が初期化用の電位Ｖref から信号電位Ｖsig に変化する。もっとも、サンプリングトランジスタＴ１１はオフ状態のままである。
【００６２】
（ｖ）信号電位の書き込み及び移動度の補正動作
図６Ｇは、図５の期間（Ｇ）の動作状態に対応する。期間（Ｇ）において、走査線３（ｉ）の電位は、高レベルに変化する。これにより、サンプリングトランジスタＴ１１がオン状態に制御され、駆動トランジスタＴ１２のゲート電極は信号電位Ｖsig に遷移する。
【００６３】
また、期間（Ｇ）において、電源線７（ｉ）が点灯駆動用の第１の電位Ｖcc_Hに変化する。結果的に、駆動トランジスタＴ１２がオン動作し、ドレイン電流Ｉdsが流れ始める。ただし、有機ＥＬ素子Ｄ１１は、始めカットオフ状態（ハイインピーダンス状態）にある。このため、ドレイン電流Ｉdsは、有機ＥＬ素子Ｄ１１ではなく、図６Ｇに示すように、寄生容量Ｃ１２に流れ込む。
【００６４】
寄生容量Ｃ１２の充電に伴って駆動トランジスタＴ１２のソース電位Ｖｓが上昇を開始する。やがて、保持容量Ｃ１１の保持電圧Ｖgsは、Ｖsig ＋Ｖth−ΔＶとなる。このように、信号電位Ｖsig のサンプリングと充電電圧ΔＶによる補正とが並行して実行される。なお、信号電位Ｖsig
が大きいほどドレイン電流Ｉdsも大きくなり、充電電圧ΔＶの絶対値も大きくなる。
【００６５】
これにより、発光輝度レベルに応じた移動度補正が可能となる。なお、信号電位Ｖsig が一定の場合、駆動トランジスタＴ１２の移動度μが大きいほど、充電電圧ΔＶの絶対値も大きくなる。このことは、移動度μが大きいほど負帰還量が大きくなるためである。
【００６６】
（ｖ）信号電位の書き込み及び移動度の補正動作
図６Ｈは、図５の期間（Ｈ）の動作状態に対応する。期間（Ｈ）において、走査線３（ｉ）の電位は、再び低レベルに変化する。これにより、サンプリングトランジスタＴ１１がオフ状態に制御され、駆動トランジスタＴ１２のゲート電極はフローティング状態になる。
【００６７】
なお、電源線７（ｉ）の電位は、点灯駆動用の第１の電位Ｖcc_Hに維持されるので、保持容量Ｃ１１の保持電圧Ｖgs（＝Ｖsig ＋Ｖth−ΔＶ）に応じたドレイン電流Ｉdsが有機ＥＬ素子Ｄ１１に継続的に供給される。このドレイン電流の供給により有機ＥＬ素子Ｄ１１は発光を始める。同時に、有機ＥＬ素子Ｄ１１の両極間にはドレイン電流Ｉdsの大きさに応じた発光電圧Ｖelが発生する。
【００６８】
すなわち、駆動トランジスタＴ１２のソース電位Ｖｓが上昇する。また、保持容量Ｃ１１のブートストラップ動作により、ソース電位Ｖｓの上昇分と同じだけ、ゲート電位Ｖｇが上昇する。かくして、保持容量Ｃ１１には、ブートストラップ動作前と同じ保持電圧Ｖgs（＝Ｖsig ＋Ｖth−ΔＶ）が保持される。結果的に、移動度補正済みのドレイン電流Ｉdsによる発光動作が継続される。
【００６９】
（Ｂ−３）補正効果
ここでは、補正の効果を確認する。
図７に、駆動トランジスタＴ１２の電流電圧特性を示す。特に、駆動トランジスタＴ１２が飽和領域で動作しているときのドレイン電流Ｉdsは、下記式により与えられる。
Ｉds＝（１／２）・μ・（Ｗ／Ｌ）・Ｃox・（Ｖgs−Ｖth）2          …（１）
【００７０】
ここで、μは移動度を示す。また、Ｗはゲート幅を示し、Ｌはゲート長を示す。さらに、Ｃoxは単位面積当たりのゲート酸化膜容量を示す。
このトランジスタ特性式から明らかなように、閾値電圧Ｖthが変動すると、保持容量Ｖgsが一定であってもドレイン電流Ｉdsが変動する。図７に、閾値補正と移動度補正のいずれもが実行されない場合の信号電圧Ｖsig とドレイン電流Ｉdsとの関係を示す。
【００７１】
ところが、前述した補正動作例の場合、発光時の保持容量Ｖgsは、Ｖsig ＋Ｖth−ΔＶで与えられる。従って、（１）式は以下のように表すことができる。
Ｉds＝（１／２）・μ・（Ｗ／Ｌ）・Ｃox・（Ｖsig −ΔＶ）2          …（２）
（２）式からは閾値電圧Ｖthが消えている。すなわち、前述した補正動作により、閾値電圧Ｖthに依存しないことが分かる。
【００７２】
このことは、画素回路１３Ａを構成する駆動トランジスタＴ１２の閾値電圧Ｖthにバラツキが存在したとしても、その影響がドレイン電流Ｉdsに現れないことを意味する。図８に、閾値補正のみを実行する場合の信号電圧Ｖsig とドレイン電流Ｉdsとの関係を示す。
【００７３】
ただし、移動度μが異なる画素では、信号電圧Ｖsig が同じでもドレイン電流Ｉdsが異なった値になる。図８の場合、画素Ａの方が画素Ｂよりも移動度μが大きい。このため、同じ信号電圧Ｖsig でも、画素Ａのドレイン電流Ｉdsが画素Ｂのドレイン電流Ｉdsよりも大きくなっている。しかし、同じ補正期間内に寄生容量Ｃ１２に発生する充電電圧ΔＶは、移動度μに依存する。
【００７４】
すなわち、移動度μの大きい画素の充電電圧ΔＶの方が、移動度μの小さい画素の充電電圧ΔＶよりも大きくなる。（２）式において、充電電圧ΔＶは、ドレイン電流Ｉdsを減少させる方向に作用する。結果的に、ドレイン電流Ｉdsに現れる移動度μのバラツキの影響が抑制される。結果的に、図９に示すように、どの信号電圧Ｖsig に対しても同じドレイン電流Ｉdsが流れるようにできる。
【００７５】
（Ｃ）閾値補正動作の分割例
（Ｃ−１）分割実行の背景と課題
前述したように、１水平期間内に閾値補正動作と移動度補正動作をそれぞれ１回実行することにより、輝度ばらつきのない高品質な表示特性を実現することができる。
ところが、昨今の有機ＥＬパネルに要求される駆動条件は厳しくなっており、１水平走査期間に割り当て可能な時間が非常に短くなっている。
【００７６】
１水平走査期間が短縮する１つの要因は、高精細化に伴う高クロック周波数化への対応である。別の１つの要因は、ハーフフレームレートへの対応である。また、別の１つの要因は、携帯電話機や携帯情報端末に代表される縦長画面への対応である。
【００７７】
実際、１水平走査期間で割り当て可能な閾値補正時間が短縮すると、割り当て時間内に全画素の閾値補正動作が完了しない可能性がある。勿論、閾値補正が不正確であると、輝度バラツキが発生してしまう。
【００７８】
そこで、図１０に示すように閾値補正期間を２回の補正期間と１回の補正停止期間に分割し、２水平走査期間に分散して実行することを考える。または、図１１に示すように閾値補正期間を３回の補正期間と２回の補正停止期間に分割し、３水平走査期間に分散して実行することを考える。
【００７９】
因みに、図１０及び図１１には、図５の各期間に対応する期間に同じ符号を付して表している。因みに、閾値補正期間に対応する期間（Ｄ）だけは、サブ期間ごとに通し番号を付して表している。
１水平走査期間が短くても、図１０及び図１１に示すように、閾値補正動作を複数回実行すれば、全体として十分な補正期間を確保することができる。
【００８０】
なお、そもそも１水平走査期間は短いため、閾値補正を一時的に休止した時点の保持電圧Ｖgsは駆動トランジスタＴ１２の閾値電圧Ｖthよりも大きい状態にある。従って、閾値補正の休止期間中も、駆動トランジスタＴ１２はオン動作する。
【００８１】
この状態で、図１０及び図１１に示すように、駆動トランジスタＴ１２のゲート電極がフローティング状態に制御されると、ドレイン電流Ｉdsが寄生容量Ｃ１２に流れ込み、ソース電位Ｖｓを上昇させる。勿論、フローティング状態にあるゲート電位Ｖｇも、ブートストラップ動作により上昇する。
【００８２】
ところが、ゲート電位Ｖｇのブートストラップ動作時にはリーク電流等の影響があり、厳密には保持容量Ｃ１１の保持電圧Ｖgsが減少する。このため、ブートストラップ動作の開始時点の保持電圧Ｖgsの大きさや減少量の大きさによっては、ブートストラップ動作終了時の保持電圧Ｖgsが本来の閾値電圧Ｖthよりも小さくなってしまう。すなわち、図１２に示すように、過補正が生じる可能性がある。
【００８３】
因みに、過補正により保持電圧Ｖgsが本来の閾値電圧Ｖthよりも小さくなってしまった場合、閾値補正動作の再開後も駆動トランジスタＴ１２はオフ動作を継続する。このため、保持容量Ｃ１１の保持電圧Ｖgsを正しい補正値に収束させることができない。
【００８４】
すなわち、１水平走査期間の短縮には、閾値補正期間の分割実行が効果的であるが、駆動トランジスタがフローティング動作する休止期間中に、保持電圧Ｖgsが本来の補正値（閾値電圧Ｖth）よりも小さい電圧値に収束する可能性が少なからずある。
【００８５】
（Ｃ−２）解決手法１
（ａ）概要
そこで、発明者らは、更なる画質向上のため、図１３に示すような駆動方法を提案する。図１３では、閾値補正動作を３水平走査期間に亘って実行する場合について示す。なお、図１３には、図５の各期間に対応する期間には同じ符号を付して表している。
【００８６】
因みに、閾値補正期間に対応する期間（Ｄ）には、サブ期間ごとに通し番号を付して表している。
この駆動方法では、駆動トランジスタＴ１２がフローティング状態となる閾値補正休止期間中に、電源線７（ｉ）の電位を強制的に初期化用の第２の電位Ｖｏまで低下させる期間を配置する。図１３の場合、期間（Ｄ３）及び（Ｄ７）が対応する。
【００８７】
この駆動方法では、期間（Ｄ３）及び（Ｄ７）の期間中にソース電位Ｖｓを初期化するので、再び点灯駆動用の第１の電位を電源線７（ｉ）に印加する期間（Ｄ４）及び（Ｄ８）の長さを調整することにより、期間終了時のゲート電位Ｖｇを期間開始時のゲート電位Ｖｇに合わせることができる。
【００８８】
そもそも、保持電圧Ｖgsの減少は、閾値補正休止期間の開始時よりもゲート電位Ｖｇが上昇することで発生する。従って、この駆動方法では、ゲート電位Ｖｇの上昇量がわずかな間にブートストラップ動作を休止し、保持電圧Ｖgsの減少を抑制する。すなわち、保持電圧Ｖgsの減少量の抑制により、過補正の可能性を大幅に低減する。
【００８９】
また、閾値補正休止期間中も保持電圧Ｖgsを維持できるので、次回以降の閾値補正動作でも補正動作を継続的に実行でき、保持電圧Ｖgsの閾値電圧Ｖthへの収束を確実なものとできる。
勿論、この駆動方法に対応する電源電位の供給は、当該供給タイミングに対応する電源スキャナ１７が実行する。
【００９０】
（ｂ）画素回路内の接続状態と電位の変化
以下では、図１３の各期間に対応する画素回路１３Ａの接続状態と電位の変化を説明する。ここでも、対応する期間と同じ符号を図番に付して示す。すなわち、図１４Ａ〜図１４Ｈを用いて説明する。
【００９１】
なお、図１４Ａ〜図１４Ｈにおいては、サンプリングトランジスタＴ１１をスイッチとして表記すると共に、有機ＥＬ素子Ｄ１１の寄生容量をＣ１２として明示的に表記する。
【００９２】
（ｉ）発光期間
図１４Ａは、図１３の期間（Ａ）の動作状態に対応する。発光期間である期間（Ａ）では、電源線７（ｉ）に点灯駆動用の第１の電位Ｖcc_Hが印加される。このとき、駆動トランジスタＴ１２は、保持容量Ｃ１１の保持電圧Ｖgs（＞Ｖth）に対応するドレイン電流Ｉdsを有機ＥＬ素子Ｄ１１に供給する。有機ＥＬ素子Ｄ１１の発光状態は期間（Ａ）の終了まで継続する。
【００９３】
（ii）閾値補正準備期間
図１４Ｂは、図１３の期間（Ｂ）の動作状態に対応する。期間（Ｂ）において、電源線７（ｉ）の電位は、点灯駆動用の第１の電位Ｖcc_Hから初期化用の第２の電位Ｖcc_L（すなわち、初期化用の第２の電位Ｖｏ）に切り替え制御される。この切り替えにより、ドレイン電流Ｉdsの供給は遮断される。
【００９４】
結果的に、駆動トランジスタＴ１２のゲート電位Ｖｇとソース電位Ｖｓは、有機ＥＬ素子Ｄ１１の発光電圧Ｖelの低下に連動して低下する。そして、ソース電位Ｖｓは、電源線７（ｉ）に印加された第２の電位Ｖｏとほぼ同じ電位にまで低下する。なお、第２の電位Ｖｏは、信号線５（ｊ）に印加される初期化用の基準電位Ｖref よりも十分低い電位である。
【００９５】
図１４Ｃは、図１３の期間（Ｃ）の動作状態に対応する。期間（Ｃ）において、走査線３（ｉ）の電位は高レベルに変化する。これにより、サンプリングトランジスタＴ１１がオン状態に制御され、駆動トランジスタＴ１２のゲート電位Ｖｇは、信号線５（ｊ）に印加された初期化用の基準電位Ｖref に設定される。
【００９６】
期間（Ｃ）の終了時、保持容量Ｃ１１の保持電圧Ｖgsは、駆動トランジスタＴ１２の閾値電圧Ｖthより大きい電圧に初期設定される。この結果、駆動トランジスＴ１２はオン動作する。なお、この時点で有機ＥＬ素子Ｄ１１にドレイン電流Ｉdsが供給されると、信号電位Ｖsig とは無関係な光が放出されてしまう。
【００９７】
このため、接地線９に印加される高電位により、有機ＥＬ素子Ｄ１１は逆バイアスされる。従って、ドレイン電流Ｉdsは、保持容量Ｃ１１及びサンプリングトランジスタＴ１１を通じて信号線５（ｊ）へと流れる。
【００９８】
（iii）閾値補正動作（１回目）
図１４Ｄ１は、図１３の期間（Ｄ１）の動作状態に対応する。期間（Ｄ１）において、電源線７（ｉ）の電位は、初期化用の第２の電位Ｖcc_L（すなわち、初期化用の第２の電位Ｖｏ）から点灯駆動用の第１の電位Ｖcc_Hに遷移される。なお、サンプリングトランジスタＴ１１はオン状態に維持される。
【００９９】
結果的に、駆動トランジスタＴ１２のゲート電位Ｖｇの初期化用の基準電位Ｖref のまま、ソース電位Ｖｓだけが上昇を開始する。１水平走査期間が短いため、期間（Ｄ１）の終了時点で、保持容量Ｃ１１の保持電圧Ｖgsは閾値電圧Ｖthには収束しない。ここでは、この終了時点の保持電圧ＶgsをＶx1とする。
【０１００】
（iv）閾値補正休止動作（１回目）
図１４Ｄ２は、図１３の期間（Ｄ２）の動作状態に対応する。期間（Ｄ２）において、走査線３（ｉ）の電位は低レベルに変化する。これにより、駆動トランジスタＴ１２のゲート電極はフローティング状態になる。
【０１０１】
この期間中も、電源線７（ｉ）の電位は点灯駆動用の第１の電位Ｖcc_Hに維持される。また、駆動トランジスタＴ１２はオン状態に維持される。前述したように、ドレイン電流は、有機ＥＬ素子Ｄ１１の寄生容量Ｃ１２を充電するように流れ、ソース電位Ｖｓを上昇させる。同時に、ブートストラップ動作により、ゲート電位Ｖｇを上昇させる。
【０１０２】
図１４Ｄ３は、図１３の期間（Ｄ３）の動作状態に対応する。期間（Ｄ３）において、電源線７（ｉ）の電位は、点灯駆動用の第１の電位から初期化用の第２の電位Ｖｏに切り替えられる。これにより、ソース電位Ｖｓは、初期化用の第２の電位Ｖｏに遷移する。このソース電位Ｖｓの低下に伴い、ゲート電位Ｖｇも同じだけ低下する。
【０１０３】
図１４Ｄ４は、図１３の期間（Ｄ４）の動作状態に対応する。期間（Ｄ４）において、電源線７（ｉ）の電位は、初期化用の第２の電位Ｖｏから点灯駆動用の第１の電位に切り替えられる。この結果、駆動トランジスタＴ１２から有機ＥＬ素子Ｄ１１の寄生容量Ｃ１２にドレイン電流が流れ、再びソース電位Ｖｓを上昇させる。
【０１０４】
同時に、ブートストラップ動作により、ゲート電位Ｖｇを上昇させる。ただし、この期間（Ｄ４）の時間は最適化されているので期間終了時のゲート電位Ｖｇは、閾値補正休止期間の開始時とほぼ同じ電位に収束する。この結果、保持電圧Ｖgsは、閾値補正休止期間の開始時点とほぼ同じ状態に維持される。
【０１０５】
（ｖ）閾値補正動作（２回目）
図１４Ｄ５は、図１３の期間（Ｄ５）の動作状態に対応する。期間（Ｄ５）において、走査線５（ｊ）の電位は、高レベルに変化する。これにより、駆動トランジスタＴ１２のゲート電極には初期化用の基準電位Ｖref が印加される。
【０１０６】
一方、電源線７（ｉ）の電位は、点灯駆動用の第１の電位Ｖcc_Hに維持される。このため、ドレイン電流が保持容量Ｃ１１及びサンプリングトランジスタＴ１１を経て信号線５（ｊ）へと流れ出し、保持電圧Ｖgsを低下させるように動作する。
結果的に、駆動トランジスタＴ１２のゲート電位Ｖｇの初期化用の基準電位Ｖref のまま、ソース電位Ｖｓだけが上昇する。
【０１０７】
やはり、１水平走査期間が短いため、期間（Ｄ５）の終了時点で、保持容量Ｃ１１の保持電圧Ｖgsは閾値電圧Ｖthには収束しない。ここでは、この終了時点の保持電圧ＶgsをＶx2とする。
【０１０８】
（vi）閾値補正休止動作（２回目）
図１４Ｄ６は、図１３の期間（Ｄ６）の動作状態に対応する。期間（Ｄ６）において、走査線３（ｉ）の電位は低レベルに変化する。これにより、駆動トランジスタＴ１２のゲート電極はフローティング状態になる。
【０１０９】
この期間中も、電源線７（ｉ）の電位は点灯駆動用の第１の電位Ｖcc_Hに維持される。このため、駆動トランジスタＴ１２はオン状態に維持される。前述の場合と同様に、ドレイン電流は、有機ＥＬ素子Ｄ１１の寄生容量Ｃ１２を充電するように流れ、ソース電位Ｖｓを上昇させる。同時に、ブートストラップ動作により、ゲート電位Ｖｇを上昇させる。
【０１１０】
図１４Ｄ７は、図１３の期間（Ｄ７）の動作状態に対応する。期間（Ｄ７）において、電源線７（ｉ）の電位は、再び初期化用の第２の電位Ｖｏに切り替えられる。これにより、ソース電位Ｖｓは、初期化用の第２の電位Ｖｏに遷移する。このソース電位Ｖｓの低下に伴い、ゲート電位Ｖｇも同じだけ低下する。
【０１１１】
図１４Ｄ８は、図１３の期間（Ｄ８）の動作状態に対応する。期間（Ｄ８）において、電源線７（ｉ）の電位は、初期化用の第２の電位Ｖｏから点灯駆動用の第１の電位に切り替えられる。この結果、駆動トランジスタＴ１２から有機ＥＬ素子Ｄ１１の寄生容量Ｃ１２にドレイン電流が流れ、再びソース電位Ｖｓを上昇させる。
【０１１２】
同時に、ブートストラップ動作により、ゲート電位Ｖｇを上昇させる。ただし、この期間（Ｄ８）の時間は最適化されているので期間終了時のゲート電位Ｖｇは、閾値補正休止期間の開始時とほぼ同じ電位に収束する。この結果、保持電圧Ｖgsは、２回目の閾値補正休止期間の開始時点とほぼ同じ状態に維持される。
【０１１３】
（ｖii）閾値補正動作（３回目）
図１４Ｄ９は、図１３の期間（Ｄ９）の動作状態に対応する。期間（Ｄ９）において、走査線５（ｊ）の電位は、再び高レベルに変化する。これにより、駆動トランジスタＴ１２のゲート電極には初期化用の基準電位Ｖref が印加される。
【０１１４】
一方、電源線７（ｉ）の電位は、点灯駆動用の第１の電位Ｖcc_Hに維持される。このため、ドレイン電流が保持容量Ｃ１１及びサンプリングトランジスタＴ１１を経て信号線５（ｊ）へと流れ出し、保持電圧Ｖgsを低下させるように動作する。
結果的に、駆動トランジスタＴ１２のゲート電位Ｖｇの初期化用の基準電位Ｖref のまま、ソース電位Ｖｓだけが上昇する。
【０１１５】
そして、期間（Ｄ９）の終了までのいずれかの時点で、保持容量Ｃ１１の保持電圧Ｖgsは閾値電圧Ｖthに収束する。これにより、駆動トランジスタＴ１２はオフ動作する。この時点におけるソース電位Ｖｓは、ゲート電位Ｖｇ（＝Ｖref ）よりも閾値電圧Ｖthだけ低い電位となる。
【０１１６】
（viii）信号電位の書き込みと移動度の補正のための準備動作
図１４Ｆは、図１３の期間（Ｆ）の動作状態に対応する。期間（Ｆ）では、走査線３（ｉ）が低レベルに切り替えられ、サンプリングトランジスタＴ１１がオフ制御される。これにより、駆動トランジスタＴ１２のゲート電極は、信号線５（ｊ）から切り離される。この状態で、信号線５（ｊ）に、信号電位Ｖsig が印加される。
【０１１７】
（ix）信号電位の書き込み及び移動度の補正動作
図１４Ｇは、図１３の期間（Ｇ）の動作状態に対応する。期間（Ｇ）において、走査線３（ｉ）の電位は、高レベルに変化する。これにより、サンプリングトランジスタＴ１１がオン状態に制御され、駆動トランジスタＴ１２のゲート電極は信号電位Ｖsig に遷移する。
【０１１８】
期間（Ｇ）では、電源線７（ｉ）の電位は点灯駆動用の第１の電位Ｖcc_Hである。従って、駆動トランジスタＴ１２がオン動作してドレイン電流Ｉdsが流れ始める。ただし、有機ＥＬ素子Ｄ１１は、始めカットオフ状態（ハイインピーダンス状態）にある。このため、ドレイン電流Ｉdsは、有機ＥＬ素子Ｄ１１ではなく、図１４Ｇに示すように、寄生容量Ｃ１２に流れ込む。
【０１１９】
寄生容量Ｃ１２の充電に伴って駆動トランジスタＴ１２のソース電位Ｖｓが上昇を開始する。やがて、保持容量Ｃ１１の保持電圧Ｖgsは、Ｖsig ＋Ｖth−ΔＶとなる。このように、信号電位Ｖsig のサンプリングと充電電圧ΔＶの調整が並行して実行される。なお、信号電位Ｖsig が大きいほどドレイン電流Ｉdsも大きくなり、充電電圧ΔＶの絶対値も大きくなる。
【０１２０】
これにより、発光輝度レベルに応じた移動度補正が可能となる。なお、信号電位Ｖsig が一定の場合、駆動トランジスタＴ１２の移動度μが大きいほど、充電電圧ΔＶの絶対値も大きくなる。このことは、移動度μが大きいほど負帰還量が大きくなるためである。
【０１２１】
（ｘ）信号電位の書き込み及び移動度の補正動作
図１４Ｈは、図１３の期間（Ｈ）の動作状態に対応する。期間（Ｈ）において、走査線３（ｉ）の電位は、再び低レベルに変化する。これにより、サンプリングトランジスタＴ１１がオフ状態に制御され、駆動トランジスタＴ１２のゲート電極はフローティング状態になる。
【０１２２】
なお、電源線７（ｉ）の電位は、点灯駆動用の第１の電位Ｖcc_Hに維持されるので、保持容量Ｃ１１の保持電圧Ｖgs（＝Ｖsig ＋Ｖth−ΔＶ）に応じたドレイン電流Ｉdsが有機ＥＬ素子Ｄ１１に継続的に供給される。このドレイン電流の供給により有機ＥＬ素子Ｄ１１は発光を始める。同時に、有機ＥＬ素子Ｄ１１の両極間にはドレイン電流Ｉdsの大きさに応じた発光電圧Ｖelが発生する。
【０１２３】
すなわち、駆動トランジスタＴ１２のソース電位Ｖｓが上昇する。また、保持容量Ｃ１１のブートストラップ動作により、ソース電位Ｖｓの上昇分と同じだけ、ゲート電位Ｖｇが上昇する。かくして、保持容量Ｃ１１には、ブートストラップ動作前と同じ保持電圧Ｖgs（＝Ｖsig ＋Ｖth−ΔＶ）が保持される。結果的に、移動度補正済みのドレイン電流Ｉdsによる発光動作が継続される。
【０１２４】
（ｃ）補正効果
以上説明したように、駆動トランジスタＴ１２がフローティング状態で動作する閾値補正動作の休止期間に、電源線７（ｉ）に低電位（初期化用の第２の電位）を印加してブートストラップ動作によるゲート電位Ｖｇの上昇を抑制することにより、リーク電流による保持電圧Ｖgsの減少を大幅に低減できる。
【０１２５】
これにより、保持電圧Ｖgsを閾値電圧Ｖthより大きい状態に保ったまま閾値補正動作を再開させることができる。結果として、過補正による異常発光の発生を大幅に減らし、更なる画質の向上を実現できる。
【０１２６】
（Ｃ−３）解決手法２
（ａ）概要
ここでは、前述した駆動方法よりも更に良好な画質の得られる駆動方法を提案する。
図１５に、提案する駆動方法に対応するタイミングチャートを示す。図１５の場合も、閾値補正動作を３水平走査期間に亘って実行する場合について示す。
【０１２７】
なお、図１５の各期間には、図１３の各期間に対応する期間には同じ符号を付して示す。
この駆動方法の場合も、駆動トランジスタＴ１２がフローティング状態となる閾値補正休止期間中に、電源線７（ｉ）の電位を強制的に低下させる点で前述した解決手法１と同じである。
【０１２８】
ただし、この駆動方法の場合は、低下量を、解決手法１の半分に設定する。すなわち、点灯駆動用の第１の電位Ｖcc_Hと初期化用の第２の電位Ｖｏの電位差の２分の１に設定する。以下では、第１の電位Ｖcc_Hと第２の電位Ｖｏの中間電位をＶcc_Mとして表す。
【０１２９】
勿論、この駆動方法の場合も、ゲート電位Ｖｇの上昇量がわずかな間にブートストラップ動作を休止できるので、保持電圧Ｖgsの減少を抑制することができる。
加えて、期間（Ｄ３）及び（Ｄ７）におけるソース電位Ｖｓとゲート電位Ｖｇの低減幅は前述した解決手法１の半分である。このため、後続する期間（Ｄ４）及び（Ｄ８）におけるブートストラップ動作時のゲート電位Ｖｇの上昇量は解決手法１よりも小さくできる。
【０１３０】
また、ブートストラップ動作時におけるゲート電位Ｖｇの変化量が大きいほどリーク電流は大きくなり易い。しかし、この駆動方法の場合には、解決手法１よりも高い電位から電位の上昇を再開できるので、ブートストラップ動作の再開時における変化量を小さく抑えることができる。かくして、期間（Ｄ４）及び（Ｄ８）における保持電圧Ｖgsの変化についても低減できる。
【０１３１】
（ｂ）電源スキャナの構成及び駆動信号
図１６に、この駆動方法に適した電源スキャナ１７の構成例を示す。また、図１７に、図１６に示す電源スキャナ１７の駆動信号例を示す。
【０１３２】
図１６は、電源スキャナ１７の内部構造を中心にある画素回路１３Ａと電源スキャナ１７との接続関係を表している。
この駆動方法の場合、電源スキャナ１７には、電位を３値で出力できることが求められる。
【０１３３】
その一例としての回路構成が図１６である。図１６に示す電源スキャナ１７の場合、電源線７（ｉ）には、Ｎチャネル型のトランジスタＴ２１のドレイン電極と、Ｐチャネル型のトランジスタＴ２２のドレイン電極と、Ｎチャネル型のトランジスタＴ２３のドレイン電極が接続される。
【０１３４】
ここで、トランジスタＴ２１のソース電極には第３の電位Ｖcc_Mが印加される。従って、トランジスタＴ２１は、第３の電位Ｖcc_Mの印加スイッチとして機能する。
また、トランジスタＴ２２のソース電極には第１の電位Ｖcc_Hが印加される。従って、トランジスタＴ２２は、第１の電位Ｖcc_Hの印加スイッチとして機能する。
【０１３５】
また、トランジスタＴ２３のソース電極にはＮチャネル型のトランジスタＴ２４のドレイン電極が接続される。さらに、トランジスタＴ２４のソース電極には第２の電位Ｖcc_L（すなわち、Ｖｏ）が印加される。ここで、トランジスタＴ２３とトランジスタＴ２４が一組として、第２の電位Ｖcc_Lの印加スイッチとして機能する。
【０１３６】
例えば電源線７（ｉ）に第１の電位Ｖcc_Hを印加する場合、Ｌレベルの駆動信号ＩＮとＬレベルの駆動信号ＥＮ２を供給する。ここで、駆動信号ＥＮ１は、ＬレベルでもＨレベルでも良い。
【０１３７】
駆動信号ＩＮがＬレベルであるのでトランジスタＴ２４は常にオフ動作し、トランジスタＴ２３の動作状態によらず、電源線７（ｉ）に第２の電位Ｖcc_L（Ｖｏ）は印加されない。図１８に、この場合における各トランジスタの開閉状態例を示す。因みに、図１８は、駆動信号ＥＮ１がＬレベルの場合である。
【０１３８】
例えば電源線７（ｉ）に第２の電位Ｖcc_Lを印加する場合、Ｈレベルの駆動信号ＩＮと駆動信号ＥＮ１を供給すると共に、Ｌレベルの駆動信号ＥＮ２を供給する。この場合、電源線７（ｉ）には、第２の電位Ｖcc_L（Ｖｏ）だけが印加される状態になる。図１９に、この場合における各トランジスタの開閉状態例を示す。
【０１３９】
例えば電源線７（ｉ）に第３の電位Ｖcc_Mを印加する場合、Ｈレベルの駆動信号ＩＮと駆動信号ＥＮ２を供給すると共に、Ｌレベルの駆動信号ＥＮ１を供給する。この場合、電源線７（ｉ）には、第３の電位Ｖcc_M（Ｖｏ）だけが印加される状態になる。図２０に、この場合における各トランジスタの開閉状態例を示す。
【０１４０】
（ｃ）補正効果
以上説明したように、駆動トランジスタＴ１２がフローティング状態で動作する閾値補正動作の休止期間に、電源線７（ｉ）に低電位（初期化用の第３の電位）を印加してブートストラップ動作によるゲート電位Ｖｇの上昇を抑制することにより、リーク電流による保持電圧Ｖgsの減少を大幅に低減できる。
【０１４１】
また、この駆動方法の場合、ブートストラップ動作再開時のゲート電圧Ｖｇの上昇幅が解決手法１よりも小さく済むため、当該動作中の保持電圧Ｖgsの減少幅を更に低減できる。また、ブートストラップ動作時におけるゲート電圧Ｖｇの変動幅が小さく済むので、特性バラツキの影響も少なく済む。
【０１４２】
以上のように、閾値補正休止中の保持電圧Ｖgsの減少が大幅に抑制されるので、直前回の補正動作終了時の保持電圧Ｖgsとほぼ同じ電圧から次回の補正動作を再開することができる。すなわち、閾値電圧Ｖthよりも大きい状態のまま閾値補正動作を再開させることができる。結果として、過補正による異常発光の発生を大幅に減らし、更なる画質の向上を実現できる。
【０１４３】
（Ｄ）他の形態例
（Ｃ−１）閾値補正休止期間中における電源電位の他の駆動例１
前述の駆動例の場合、閾値補正休止期間を３つの区間に区分し、その中央付近の区間でのみ電源電位を一時的に低下させる場合について説明した。
【０１４４】
すなわち、閾値補正休止期間の先頭から１番目の区間と３番目の区間（例えば期間（Ｄ２）と（Ｄ４））では、点灯駆動用の第１の電位Ｖcc_Hを電源線７（ｉ）に印加する場合について説明した。また、第３の区間の長さは、低下したゲート電位Ｖｇがブートストラップ動作により閾値補正休止期間の開始時の電位まで上昇させるのに必要な時間に設定する場合について説明した。
【０１４５】
しかし、点灯駆動用の第１の電位Ｖcc_Hより低い電位を電源線７（ｉ）に印加する方法には様々な方法が考えられる。
例えば図２１に示すように、閾値補正休止期間を２つの区間に区分し、その先頭側の区間では、点灯駆動用の第１の電位Ｖcc_Hよりも低い電位を電源線７（ｉ）に印加し、後尾側の区間では、第１の電位Ｖcc_Hを電源線７（ｉ）に印加する駆動方法を採用しても良い。
【０１４６】
また例えば図２２に示すように、閾値補正休止期間の全区間で、点灯駆動用の第１の電位Ｖcc_Hよりも低い電位を電源線７（ｉ）に印加する駆動方法を採用しても良い。
また前述の駆動例では、次の閾値補正動作の開始時に、ゲート電位Ｖｇを基準電位Ｖref
から再開できるように点灯駆動用の第１の電位Ｖcc_Hの印加時間を設定する場合について説明した。
【０１４７】
しかし、図２３に示すように、点灯駆動用の第１の電位Ｖcc_Hを印加する時間が、ゲート電位Ｖｇを基準電位Ｖref への復帰に必要な時間よりも短い駆動方法を採用しても良い。この場合、図２３に示すように、閾値補正期間の再開時にゲート電位Ｖｇを基準電位Ｖref に復帰させるための時間が必要になり、その分、保持電圧Ｖgsを縮小の使用できる期間が短くなる。
【０１４８】
すなわち、保持電圧Ｖgsが閾値電圧Ｖthに収束するまでの時間余裕が少なくなる。しかし、ブートストラップ動作期間が短くなる分、リーク電流等の影響による保持電圧Ｖgsの低下を一層小さくでき、その分、過補正が生じる可能性を低減できる。
【０１４９】
（Ｃ−２）閾値補正休止期間中における電源電位の他の駆動例２
前述の駆動例の場合には、閾値補正休止期間中に電源線７（ｉ）に印加する電位を点灯駆動用の第１の電位Ｖcc_Hから初期化用の第２の電位Ｖcc_L（Ｖｏ）又はその中間値である第３の電位Ｖcc_Mに設定する場合について説明した。
【０１５０】
しかし、ブートストラップ動作中断用の印加電位は、図２４に示すように、点灯駆動用の第１の電位Ｖcc_Hから初期化用の第２の電位Ｖcc_L（Ｖｏ）の中間的な電位であれば良い。
【０１５１】
因みに、図２４（Ｅ）に示す印加電圧が解決手段２に対応し、図２４（Ｃ）に示す印加電圧が解決手段２に対応する。
図２４（Ｄ）に示すように、ブートストラップ動作中断用の印加電位は、第３の電位Ｖcc_Mより低くても良いし、図２４（Ａ）又は（Ｂ）に示すように第３の電位Ｖcc_Mより高くても良い。
【０１５２】
なお、点灯駆動用の第１の電位に対する低下量があまり少ないと、ブートストラップ動作によるゲート電位Ｖｇの上昇が一時的に低下した後も、ブートストラップ動作を開始してしまうので、実際の印加電圧は駆動電圧の関係に応じて適切に選択する必要がある。
もっとも、点灯駆動用の第１の電位を印加し続ける場合に比べれると、一時的でもブートストラップ動作の中断効果と上昇速度の抑制効果が期待できる。
【０１５３】
（Ｃ−３）閾値補正動作の分割回数
前述の駆動方法においては、閾値補正動作を２つに分割する場合又は３つに分割する場合について説明した。
しかし、１水平走査期間の長さや信号書き込み期間との関係によっては、分割回数を４回以上としても良い。
【０１５４】
（Ｃ−４）画素構造
前述の駆動方法の場合、画素回路１３Ａを構成する２つの薄膜トランジスタがいずれもＮチャネル型の薄膜トランジスタである場合について説明した。
しかし、図２５に示すように、２つの薄膜トランジスタがいずれもＰチャネル型の薄膜トランジスタである場合にも適用できる。
【０１５５】
この場合、電源線７（ｉ）に印加する電位関係は、前述した説明とは反対の関係になる。すなわち、点灯駆動用の第１の電位は、初期化用の第２の電位よりも低い電位として与えられる。従って、この場合には、閾値補正休止期間の少なくとも一部の期間に駆動トランジスタのドレイン電極に印加する電位を、点灯駆動用の第１の電位よりも高い電位に設定すれば良い。
【０１５６】
（Ｃ−５）製品例
（ａ）ドライブＩＣ
前述の説明では、画素アレイ部と駆動回路とが１つのパネル上に形成されている場合について説明した。
しかし、画素アレイ部と駆動回路とは別々に製造し、流通することもできる。例えば、駆動回路はそれぞれ独立したドライブＩＣ（integrated circuit）として製造し、有機ＥＬパネルとは独立に流通することもできる。
【０１５７】
（ｂ）表示モジュール
前述した形態例における有機ＥＬディスプレイ装置は、図２６に示す外観構成を有する表示モジュール２１の形態で流通することもできる。
表示モジュール２１は、支持基板２５の表面に対向部２３を貼り合わせた構造を有している。対向部２３は、ガラスその他の透明部材を基材とし、その表面にはカラーフィルタ、保護膜、遮光膜等が配置される。
【０１５８】
なお、表示モジュール２１には、外部から支持基板２５に信号等を入出力するためのＦＰＣ（フレキシブルプリントサーキット）２７等が設けられていても良い。
【０１５９】
（ｃ）電子機器
前述した形態例における有機ＥＬディスプレイ装置は、電子機器に実装された商品形態でも流通される。
図２７に、電子機器３１の概念構成例を示す。電子機器３１は、前述した有機ＥＬディスプレイ装置３３及びシステム制御部３５で構成される。システム制御部３５で実行される処理内容は、電子機器３１の商品形態により異なる。
【０１６０】
なお、電子機器３１は、機器内で生成される又は外部から入力される画像や映像を表示する機能を搭載していれば、特定の分野の機器には限定されない。
この種の電子機器３１には、例えばテレビジョン受像機が想定される。図２８に、テレビジョン受像機４１の外観例を示す。
【０１６１】
テレビジョン受像機４１の筐体正面には、フロントパネル４３及びフィルターガラス４５等で構成される表示画面４７が配置される。表示画面４７の部分が、形態例で説明した有機ＥＬディスプレイ装置に対応する。
【０１６２】
また、この種の電子機器３１には、例えばデジタルカメラが想定される。図２９に、デジタルカメラ５１の外観例を示す。図２９（Ａ）が正面側（被写体側）の外観例であり、図２９（Ｂ）が背面側（撮影者側）の外観例である。
【０１６３】
デジタルカメラ５１は、撮像レンズ（図２９は保護カバー５３が閉じた状態であるので、保護カバー５３の裏面側に配置される。）、フラッシュ用発光部５５、表示画面５７、コントロールスイッチ５９及びシャッターボタン６１で構成される。このうち、表示画面５７の部分が、形態例で説明した有機ＥＬディスプレイ装置に対応する。
【０１６４】
また、この種の電子機器３１には、例えばビデオカメラが想定される。図３０に、ビデオカメラ７１の外観例を示す。
ビデオカメラ７１は、本体７３の前方に被写体を撮像する撮像レンズ７５、撮影のスタート／ストップスイッチ７７及び表示画面７９で構成される。このうち、表示画面７９の部分が、形態例で説明した有機ＥＬディスプレイ装置に対応する。
【０１６５】
また、この種の電子機器３１には、例えば携帯端末装置が想定される。図３１に、携帯端末装置としての携帯電話機８１の外観例を示す。図３１に示す携帯電話機８１は折りたたみ式であり、図３１（Ａ）が筐体を開いた状態の外観例であり、図３１（Ｂ）が筐体を折りたたんだ状態の外観例である。
【０１６６】
携帯電話機８１は、上側筐体８３、下側筐体８５、連結部（この例ではヒンジ部）８７、表示画面８９、補助表示画面９１、ピクチャーライト９３及び撮像レンズ９５で構成される。このうち、表示画面８９及び補助表示画面９１の部分が、形態例で説明した有機ＥＬディスプレイ装置に対応する。
【０１６７】
また、この種の電子機器３１には、例えばコンピュータが想定される。図３２に、ノート型コンピュータ１０１の外観例を示す。
ノート型コンピュータ１０１は、下型筐体１０３、上側筐体１０５、キーボード１０７及び表示画面１０９で構成される。このうち、表示画面１０９の部分が、形態例で説明した有機ＥＬディスプレイ装置に対応する。
【０１６８】
これらの他、電子機器３１には、オーディオ再生装置、ゲーム機、電子ブック、電子辞書等が想定される。
【０１６９】
（Ｃ−６）他の表示デバイス例
前述した駆動方法は、有機ＥＬパネル以外の自発光表示パネルにも適用できる。例えば無機ＥＬパネル、ＬＥＤを配列する表示パネルその他のダイオード構造を有する発光素子を画面上に配列する表示パネルに適用できる。
【０１７０】
（Ｃ−７）その他
前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。
【図面の簡単な説明】
【０１７１】
【図１】アクティブマトリクス駆動型の有機ＥＬパネルを構成する画素回路例を示す図である。
【図２】画素回路の駆動信号例を示す図である。
【図３】アクティブマトリクス駆動型の有機ＥＬパネルの機能構造を説明する図である。
【図４】画素回路と駆動回路との接続関係を説明する図である。
【図５】特性バラツキ補正機能付の駆動信号例を示す図である。
【図６Ａ】図５の期間（Ａ）に対応する動作状態を示す図である。
【図６Ｂ】図５の期間（Ｂ）に対応する動作状態を示す図である。
【図６Ｃ】図５の期間（Ｃ）に対応する動作状態を示す図である。
【図６Ｄ】図５の期間（Ｄ）に対応する動作状態を示す図である。
【図６Ｅ】図５の期間（Ｅ）に対応する動作状態を示す図である。
【図６Ｆ】図５の期間（Ｆ）に対応する動作状態を示す図である。
【図６Ｇ】図５の期間（Ｇ）に対応する動作状態を示す図である。
【図６Ｈ】図５の期間（Ｈ）に対応する動作状態を示す図である。
【図７】特性バラツキを有する駆動トランジスタの電流電圧特性を示す図である。
【図８】閾値補正を行った駆動トランジスタの電流電圧特性を示す図である。
【図９】閾値補正と移動度補正を行った駆動トランジスタの電流電圧特性を示す図である。
【図１０】閾値補正期間を２回の補正期間に分割して実行する場合の駆動信号例を示す図である。
【図１１】閾値補正期間を３回の補正期間に分割して実行する場合の駆動信号例を示す図である。
【図１２】閾値補正の過補正を説明する図である。
【図１３】解決手法１に対応する駆動信号例を示す図である。
【図１４Ａ】図１３の期間（Ａ）に対応する動作状態を示す図である。
【図１４Ｂ】図１３の期間（Ｂ）に対応する動作状態を示す図である。
【図１４Ｃ】図１３の期間（Ｃ）に対応する動作状態を示す図である。
【図１４Ｄ１】図１３の期間（Ｄ１）に対応する動作状態を示す図である。
【図１４Ｄ２】図１３の期間（Ｄ２）に対応する動作状態を示す図である。
【図１４Ｄ３】図１３の期間（Ｄ３）に対応する動作状態を示す図である。
【図１４Ｄ４】図１３の期間（Ｄ４）に対応する動作状態を示す図である。
【図１４Ｄ５】図１３の期間（Ｄ５）に対応する動作状態を示す図である。
【図１４Ｄ６】図１３の期間（Ｄ６）に対応する動作状態を示す図である。
【図１４Ｄ７】図１３の期間（Ｄ７）に対応する動作状態を示す図である。
【図１４Ｄ８】図１３の期間（Ｄ８）に対応する動作状態を示す図である。
【図１４Ｄ９】図１３の期間（Ｄ９）に対応する動作状態を示す図である。
【図１４Ｆ】図１３の期間（Ｆ）に対応する動作状態を示す図である。
【図１４Ｇ】図１３の期間（Ｇ）に対応する動作状態を示す図である。
【図１４Ｈ】図１３の期間（Ｈ）に対応する動作状態を示す図である。
【図１５】解決手法２に対応する駆動信号例を示す図である。
【図１６】電源スキャナの回路例を示す図である。
【図１７】図１６に示す電源スキャナ用の駆動信号例を示す図である。
【図１８】電源線に第１の電位を印加する場合の駆動信号例を示す図である。
【図１９】電源線に第２の電位を印加する場合の駆動信号例を示す図である。
【図２０】電源線に第３の電位を印加する場合の駆動信号例を示す図である。
【図２１】電源線電位の他の印加例を示す図である。
【図２２】電源線電位の他の印加例を示す図である。
【図２３】電源線電位の他の印加例を示す図である。
【図２４】電源線電位の他の印加例を示す図である。
【図２５】他の画素回路例を示す図である。
【図２６】表示モジュールの構成例を示す図である。
【図２７】電子機器の機能構成例を示す図である。
【図２８】電子機器の商品例を示す図である。
【図２９】電子機器の商品例を示す図である。
【図３０】電子機器の商品例を示す図である。
【図３１】電子機器の商品例を示す図である。
【図３２】電子機器の商品例を示す図である。
【符号の説明】
【０１７２】
１            画素回路
３            走査線
５            信号線
７            電源線
１１          有機ＥＬパネル
１３          画素アレイ部
１３Ａ        画素回路
１５          走査線スキャナ
１７          電源スキャナ
１９          水平セレクタ
【図１】
2008262019.tif 000003
【図２】
2008262019.tif 000004
【図３】
2008262019.tif 000005
【図４】
2008262019.tif 000006
【図５】
2008262019.tif 000007
【図６Ａ】
2008262019.tif 000008
【図６Ｂ】
2008262019.tif 000009
【図６Ｃ】
2008262019.tif 000010
【図６Ｄ】
2008262019.tif 000011
【図６Ｅ】
2008262019.tif 000012
【図６Ｆ】
2008262019.tif 000013
【図６Ｇ】
2008262019.tif 000014
【図６Ｈ】
2008262019.tif 000015
【図７】
2008262019.tif 000016
【図８】
2008262019.tif 000017
【図９】
2008262019.tif 000018
【図１０】
2008262019.tif 000019
【図１１】
2008262019.tif 000020
【図１２】
2008262019.tif 000021
【図１３】
2008262019.tif 000022
【図１４Ａ】
2008262019.tif 000023
【図１４Ｂ】
2008262019.tif 000024
【図１４Ｃ】
2008262019.tif 000025
【図１４Ｄ１】
2008262019.tif 000026
【図１４Ｄ２】
2008262019.tif 000027
【図１４Ｄ３】
2008262019.tif 000028
【図１４Ｄ４】
2008262019.tif 000029
【図１４Ｄ５】
2008262019.tif 000030
【図１４Ｄ６】
2008262019.tif 000031
【図１４Ｄ７】
2008262019.tif 000032
【図１４Ｄ８】
2008262019.tif 000033
【図１４Ｄ９】
2008262019.tif 000034
【図１４Ｆ】
2008262019.tif 000035
【図１４Ｇ】
2008262019.tif 000036
【図１４Ｈ】
2008262019.tif 000037
【図１５】
2008262019.tif 000038
【図１６】
2008262019.tif 000039
【図１７】
2008262019.tif 000040
【図１８】
2008262019.tif 000041
【図１９】
2008262019.tif 000042
【図２０】
2008262019.tif 000043
【図２１】
2008262019.tif 000044
【図２２】
2008262019.tif 000045
【図２３】
2008262019.tif 000046
【図２４】
2008262019.tif 000047
【図２５】
2008262019.tif 000048
【図２６】
2008262019.tif 000049
【図２７】
2008262019.tif 000050
【図２８】
2008262019.tif 000051
【図２９】
2008262019.tif 000052
【図３０】
2008262019.tif 000053
【図３１】
2008262019.tif 000054
【図３２】
2008262019.tif 000055