(57)【要約】      （修正有）【課題】ソースフォロワー型アナログバッファ、補償動作方法およびディスプレイを提供する。【解決手段】能動負荷を備えるソースフォロワー型アナログバッファ、新しい補償動作、および該ソースフォロワー型アナログバッファを複数備えたディスプレイを、アナログバッファの入力電圧と出力電圧の差である誤差電圧を抑制するべく、提供する。該ソースフォロワー型アナログバッファはまた、充電時間およびデバイス特性両方に基づくバラツキを最小限にとどめ、入力電圧の範囲を最大限に大きくすることができる。【選択図】図５Ａ
2008112143.tif 000002
【特許請求の範囲】
【請求項１】
ソースフォロワー型アナログバッファであって、
一の第１端子が一の第１スイッチ（Ｓ１）を介して一の動作電圧源に接続され、一の第２端子が一の第３スイッチ（Ｓ３）を介して一の入力電圧（Ｖｉｎ）源に接続された、一の蓄積コンデンサと、
一のゲート端子が前記蓄積コンデンサの前記第１端子に接続され、一のドレイン端子が前記動作電圧源に接続され、一のソース端子が一の第２スイッチ（Ｓ２）を介して前記蓄積コンデンサの前記第２端子に接続されている、一の駆動トランジスタと、
一の第１端子が一の第４スイッチ（Ｓ４）を介して前記ソースフォロワー型アナログバッファの一の出力端子および前記駆動トランジスタの前記ソース端子に接続され、一の第２端子が接地され、一のバイアス電圧によって制御される一の能動負荷とを備え、
前記入力電圧源は一の第５スイッチ（Ｓ５）を介して前記ソースフォロワー型アナログバッファの前記出力端子に接続されている
ソースフォロワー型アナログバッファ。
【請求項２】
前記駆動トランジスタおよび前記能動負荷は、低温ポリＳｉ（ＬＴＰＳ）薄膜トランジスタ（ＴＦＴ）である
請求項１に記載のソースフォロワー型アナログバッファ。
【請求項３】
ディスプレイであって、当該ディスプレイに設けられた複数のデータバスの負荷容量を駆動する複数のソースフォロワー型アナログバッファを備え、前記複数のソースフォロワー型アナログバッファはそれぞれ、
一の第１端子が一の第１スイッチ（Ｓ１）を介して一の動作電圧源に接続され、一の第２端子が一の第３スイッチ（Ｓ３）を介して一の入力電圧源に接続された、一の蓄積コンデンサと、
一のゲート端子が前記蓄積コンデンサの前記第１端子に接続され、一のドレイン端子が前記動作電圧源に接続され、一のソース端子が一の第２スイッチ（Ｓ２）を介して前記蓄積コンデンサの前記第２端子に接続されている、一の駆動トランジスタと、
一の第１端子が一の第４スイッチ（Ｓ４）を介して前記ソースフォロワー型アナログバッファの一の出力端子および前記駆動トランジスタの前記ソース端子に接続され、一の第２端子が接地され、一のバイアス電圧によって制御される一の能動負荷とを有し、
前記入力電圧源は一の第５スイッチ（Ｓ５）を介して前記ソースフォロワー型アナログバッファの前記出力端子に接続されている
ディスプレイ。
【請求項４】
前記駆動トランジスタおよび前記能動負荷は、低温ポリＳｉ（ＬＴＰＳ）薄膜トランジスタ（ＴＦＴ）である
請求項３に記載のディスプレイ。
【請求項５】
一のアナログバッファの補償動作方法であって、当該アナログバッファは一の駆動トランジスタおよび一の負荷コンデンサを有し、一の蓄積コンデンサと一の第１スイッチが前記駆動トランジスタの一のゲート端子と一のソース端子の間に配設され、前記駆動トランジスタの一のドレイン端子は一の動作電圧源に接続され、前記負荷コンデンサは前記スイッチと前記ソース端子の一の接続とグラウンドの間に配設され、一の入力電圧源は一の第２スイッチを介して前記ソースフォロワー型アナログバッファの一の出力端子に接続され、当該補償動作方法は
一の補償期間において、前記第１スイッチはオンとなり、前記蓄積コンデンサは前記動作電圧源に接続されて、一の電圧降下が前記蓄積コンデンサに蓄積され、
一のデータ入力期間において、当該データ入力期間の一の第１期間に、一の入力電圧が前記蓄積コンデンサと前記第１スイッチの間の一の接続に印加されて、前記駆動トランジスタの前記ゲート端子には前記入力電圧が印加され、前記電圧差は前記蓄積コンデンサに保持され、前記アナログバッファの一の出力電圧は前記蓄積コンデンサに蓄積された前記電圧によって補償され、前記データ入力期間の一の第２期間に、前記第２スイッチがオンとなって前記入力電圧源は前記ソースフォロワー型アナログバッファの前記出力端子に接続される
補償動作方法。
【請求項６】
前記動作電圧源に接続された前記蓄積コンデンサを停止した後の一の所定の時間、前記第１スイッチはオフとされる
請求項５に記載の補償動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログバッファに関する。より詳細には、本発明は、アクティブ・マトリクス・ディスプレイ用のポリＳｉＴＦＴを利用したソースフォロワー型アナログバッファに関する。
【背景技術】
【０００２】
低温ポリＳｉ（ＬＴＰＳ）薄膜トランジスタ（ＴＦＴ）を用いることによって、高い電流駆動能力に基づき、アクティブ・マトリクス・ディスプレイのピクセルパネルに駆動回路を周辺集積化することができる。しかし、単結晶Ｓｉ大規模集積回路（ＬＳＩ）に比べるとポリＳｉＴＦＴは特性が低く不均一であるので、ポリＳｉＴＦＴを備える駆動回路全体を集積化するのは非常に難しいことがよく知られている。ポリＳｉＴＦＴを用いた駆動回路のうちアナログバッファは、パネルのデータバスの負荷容量を駆動する上で不可欠である。ソースフォロワーは、構成が単純で電力損失が低いので、「システム・オン・パネル（ＳＯＰ）」技術用のアナログバッファ回路として適切と思われる。
【０００３】
図１Ａに、アクティブ・マトリクス・ディスプレイに設けられるＬＴＰＳ  ＴＦＴを用いて構成された典型的なソースフォロワー１００を示す。入力電圧ＶｉｎおよびＴＦＴ１１０のドレインに接続された、ソースフォロワー１００内のＴＦＴ１１０のゲートは、動作電圧Ｖｄｄに接続されている。ＴＦＴ１１０のソースは負荷コンデンサ（Ｃｌｏａｄ）を介して接地されている。ソースフォロワー１００の出力電圧Ｖｏｕｔの波形を図１Ｂに示す。同図に示すように、最終出力電圧Ｖｏｕｔは、一定に維持されていないが、ＴＦＴ１１０のしきい値電圧をＶｔｈとした場合、原理的に期待されるＶｉｎ−Ｖｔｈの値よりも高くなっている。これは、しきい値以下の電流に起因している。ドレイン電流（ＩＤ）とＴＦＴ１１０のゲート‐ソース間電圧（ＶＧＳ）のカーブを図示した図１Ｃに示すように、ＬＴＰＳ  ＴＦＴのしきい値以下の振れは約０．３Ｖ／ｄｅｃとなっており、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の場合（０．０６Ｖ／ｄｅｃ）よりもはるかに高い。このため、典型的なソースフォロワー１００は、アクティブ・マトリクス・ディスプレイのアナログバッファとして利用された場合、アクティブ・マトリクス・ディスプレイのフレームレートを初めとしたさまざまな製品仕様用の充電時間に左右されてしまい、出力電圧が一定にならない。
【０００４】
図２Ａに、液晶ディスプレイに設けられる、ポリＳｉＴＦＴを用いて構成された別の従来技術に係るソースフォロワーを示す。ソースフォロワー２００は、ＴＦＴ（Ｍ１およびＭ２）、コンデンサＣ１、および複数のスイッチＳ１〜Ｓ４を備える。スイッチＳ１を介して入力電圧Ｖｉｎに接続されたノードＮ１は、スイッチＳ２の制御下でノードＮ２に接続され、さらにＴＦＴ（Ｍ１）のゲートに接続されている。ノードＮ２はスイッチＳ３の制御下でノードＮ３に接続され、さらにノードＮ４に接続されている。ノードＮ３はコンデンサＣ１の一方の端子およびＴＦＴ（Ｍ２）のゲート端子に接続されている。ノードＮ４は、スイッチＳ４の制御下でデータラインに接続されている。ノードＮ４の電圧レベルは、ソースフォロワー２００の出力電圧Ｖｏｕｔである。ＴＦＴ（Ｍ１）のソースは接地され、ＴＦＴ（Ｍ１）のドレインは出力端子であるノードＮ４に接続されている。ＴＦＴ（Ｍ２）はＰＭＯＳトランジスタで、ＴＦＴ（Ｍ２）のドレインは動作電圧Ｖｄｄに接続され、ＴＦＴ（Ｍ２）のソースはノードＮ４に接続される。
【０００５】
図２Ｂは、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの関係を、参照番号２１０によって示す。ソースフォロワーが完璧である場合、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎと等しくなるはずである。しかし実際には、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔは互いに異なり、その差に等しい誤差電圧が生じる。参照番号２２０で示すように、入力電圧Ｖｉｎが増加すると、出力電圧Ｖｏｕｔと入力電圧Ｖｉｎの間に差異が生じてしまい、入力電圧Ｖｉｎを２．５Ｖと８Ｖの間で変化させた場合、誤差電圧は約８０ｍＶから約１７５ｍＶの間の値をとる。ソースフォロワーの出力電圧がディスプレイにおける駆動用にしては高い場合、例えば、１０Ｖの場合、誤差電圧は駆動動作に対して深刻な影響を及ぼすことはない。しかし、ソースフォロワーの出力電圧がディスプレイの電圧において駆動用にしては低い場合、例えば、０．５Ｖ〜２Ｖの場合、誤差電圧は１グレースケールの電圧よりも高くなってしまい、表示画質に深刻な影響を及ぼす可能性がある。
【発明の開示】
【課題を解決するための手段】
【０００６】
このため、本発明は、能動負荷を備えたソースフォロワー型アナログバッファを提供することを目的とし、誤差電圧を抑制し、充電時間およびデバイス特性両方に基づくバラツキを最小限にとどめ、入力電圧の範囲を最大限に大きくするための補償動作方法を新たに開発する。
【０００７】
本発明の一実施形態は、アナログバッファおよび複数のデータバスの負荷容量を駆動する複数のソースフォロワー型アナログバッファを備えるディスプレイを提供する。当該アナログバッファは、蓄積コンデンサ、駆動トランジスタおよび能動負荷を備える。蓄積コンデンサは、第１端子が第１スイッチを介して動作電圧源に接続され、第２端子が第３スイッチを介してソースフォロワー型アナログバッファの入力端子に接続されている。駆動トランジスタは、ゲート端子が蓄積コンデンサの第１端子に接続され、ドレイン端子が動作電圧源に接続され、ソース端子が第２スイッチを介して蓄積コンデンサの第２端子に接続されている。能動負荷は、第１端子が第４スイッチを介してソースフォロワー型アナログバッファの出力端子および駆動トランジスタのソース端子に接続され、第２端子が接地され、バイアス電圧によって制御される。当該ソースフォロワー型アナログバッファの入力端子は第５スイッチを介してソースフォロワー型アナログバッファの出力端子に接続されている。
【０００８】
補償期間において、第１スイッチと第２スイッチはオンとなるので、電圧降下は蓄積コンデンサに蓄積され、データ入力期間において、入力電圧はＨ論理レベルにシフトされ、第１スイッチおよび第２スイッチはオフとなり、第３スイッチおよび第４スイッチがオンとなって、駆動トランジスタのゲート端子に入力電圧が印加され、電圧差が蓄積コンデンサに保持されるので、アナログバッファの出力電圧は蓄積コンデンサに蓄積された電圧によって補償される。
【０００９】
本発明の一実施形態は、上述したアナログバッファの補償動作方法を提供する。当該アナログバッファは駆動トランジスタおよび負荷コンデンサを有する。蓄積コンデンサと第１スイッチが駆動トランジスタのゲート端子とソース端子の間に配設され、駆動トランジスタのドレイン端子は動作電圧源に接続され、負荷コンデンサはスイッチとソース端子の接続とグラウンドの間に配設される。当該ソースフォロワー型アナログバッファの入力端子は第２スイッチを介してソースフォロワー型アナログバッファの出力端子に接続される。当該補償動作方法によると、補償期間において、第１スイッチはオンとなり、蓄積コンデンサは動作電圧源に接続されて、電圧降下が蓄積コンデンサに蓄積される。データ入力期間において、データ入力期間の第１期間に、入力電圧が蓄積コンデンサと第１スイッチの間の接続に印加されて、駆動トランジスタのゲート端子には入力電圧が印加され、電圧差は蓄積コンデンサに保持され、アナログバッファの出力電圧は蓄積コンデンサに蓄積された電圧によって補償され、データ入力期間の第２期間に、第２スイッチがオンとなって当該ソースフォロワー型アナログバッファの入力端子はソースフォロワー型アナログバッファの出力端子に接続される。
【００１０】
上述およびそれ以外の本発明の目的、特徴および効果を説明するべく、以下で好ましい実施形態を図面を参照しつつ詳細に説明する。
【００１１】
以上の一般的な説明および以下の詳細な説明はともに例示を目的としたものであり、請求する発明をさらに詳細に説明するためのものである。
【図面の簡単な説明】
【００１２】
添付図面は本発明への理解を深めるべく提供されるものであり、本明細書に組み込まれその一部となる。図面は本発明の実施形態を示し、明細書と組み合わせることによって本発明の原理を説明するために用いられる。
【００１３】
【図１Ａ】アクティブ・マトリクス・ディスプレイに設けられる、ＬＴＰＳ  ＴＦＴを用いて構成された典型的なソースフォロワーを示す概略ブロック図である。
【００１４】
【図１Ｂ】図１Ａのソースフォロワーの出力電圧Ｖｏｕｔの波形を示す図である。
【００１５】
【図１Ｃ】ドレイン電流（ＩＤ）と図１Ａに示したＴＦＴ１１０のゲート―ソース間電圧（ＶＧＳ）のカーブを示す。
【００１６】
【図２Ａ】ソースフォロワーを示す。
【００１７】
【図２Ｂ】図２Ａに示したソースフォロワーの出力電圧の波形を示す。
【００１８】
【図３Ａ】能動負荷を備えるソースフォロワー型アナログバッファを示す。
【００１９】
【図３Ｂ】図３Ａのソースフォロワー型アナログバッファに利用される補償動作を示す。
【図３Ｃ】図３Ａのソースフォロワー型アナログバッファに利用される補償動作を示す。
【００２０】
【図４Ａ】能動負荷を備えるソースフォロワー型アナログバッファを示す。
【００２１】
【図４Ｂ】図４Ａのソースフォロワー型アナログバッファに利用される補償動作を示す。
【図４Ｃ】図４Ａのソースフォロワー型アナログバッファに利用される補償動作を示す。
【００２２】
【図５Ａ】本発明の好ましい実施形態に係る、能動負荷を備えるソースフォロワー型アナログバッファを示す。
【００２３】
【図５Ｂ】図５Ａのソースフォロワー型アナログバッファに利用される補償動作を示す。
【００２４】
【図６Ａ】入力電圧を変化させて、図５Ａに示すソースフォロワー型アナログバッファをシミュレーションした結果を示す。
【００２５】
【図６Ｂ】図５Ａのソースフォロワー型アナログバッファにおける入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの関係を示す図である。
【００２６】
【図６Ｃ】図５Ａのソースフォロワー型アナログバッファにおける入力電圧Ｖｉｎと誤差電圧の関係を示す図である。
【００２７】
【図７Ａ】入力電圧を４Ｖ、５Ｖまたは６Ｖに設定して、モンテカルロ法に基づいて図３Ａのソースフォロワー型アナログバッファのシミュレーションを行った結果を示す図である。
【００２８】
【図７Ｂ】モンテカルロ法に基づくシミュレーションによって得られた、Ｃｈｕｎｇのアナログバッファ、Ｋｉｄａのダブルオフセットキャンセリングアナログバッファおよび本発明に係るアナログバッファの、Ｖｂｉａｓに対応付けられた出力電圧の標準偏差および消費電力を示す。
【００２９】
【図８Ａ】Ｃｈｕｎｇの能動負荷を備えるアナログバッファの概略図および当該アナログバッファの動作原理を示す。
【００３０】
【図８Ｂ】図８Ａに示したＣｈｕｎｇのアナログバッファの出力電圧のバラツキを、モンテカルロ法に基づきシミュレーションした結果を示す。
【００３１】
【図９Ａ】Ｋｉｄａの能動負荷を備えるダブルオフセットキャンセリングアナログバッファを示す。
【００３２】
【図９Ｂ】Ｋｉｄａの能動負荷を備えるダブルオフセットキャンセリングアナログバッファの出力電圧のバラツキを、モンテカルロ法に基づきシミュレーションした結果を示す。
【００３３】
【図１０Ａ】従来のソースフォロワー、Ｃｈｕｎｇのアナログバッファ、Ｋｉｄａのダブルオフセットキャンセリングアナログバッファ、および本発明に係るアナログバッファの出力電圧の標準偏差を、モンテカルロ法に基づきシミュレーションした結果を比較する図である。
【００３４】
【図１０Ｂ】モンテカルロ法に基づくシミュレーションによって得られた、Ｃｈｕｎｇのアナログバッファ、Ｋｉｄａのダブルオフセットキャンセリングアナログバッファおよび本発明に係るアナログバッファの、Ｖｂｉａｓに対応付けられた出力電圧の標準偏差および消費電力を示す。
【００３５】
【図１１】本発明の一実施形態に係るディスプレイであって、ディスプレイに設けられた複数のデータバスの負荷容量を駆動するための複数のソースフォロワー型アナログバッファを備えるディスプレイを示す図である。
【発明を実施するための最良の形態】
【００３６】
本発明は、能動負荷を備えるソースフォロワー型アナログバッファを提供する。アナログバッファの入力電圧と出力電圧の差である誤差電圧を低減するべく、補償動作方法を新たに開発する。該ソースフォロワー型アナログバッファは充電時間およびデバイス特性両方に基づくバラツキを最小限にとどめ、入力電圧の範囲を最大限に大きくすることができる。
【００３７】
親出願（出願日：２００６年２月１６日、整理番号：第１１／３５６，１６０号、発明の名称：「ソースフォロワー型アナログバッファ、その補償動作方法およびそれを用いたディスプレイ」ではソースフォロワーを提案している。当該特許出願の内容はすべて参照により本願に組み込まれ、本明細書の一部を構成する。図３Ａに示すように、能動負荷３２０が追加されている。能動負荷３２０の一例としては、薄膜トランジスタ（ＴＦＴ）が挙げられる。能動負荷３２０は、ＤＣ電流を最小限に抑えてキンク効果を低減すべく、チャネル長（Ｌ）が比較的長く構成されている。出力電圧Ｖｏｕｔの波形を図３Ｂに示す。同図から、出力電圧Ｖｏｕｔの不飽和現象が減少していることが明らかである。このため、能動負荷を備えるソースフォロワー３００は、充電時間のバラツキに対して耐性を有するという点で、より優れている。
【００３８】
しかし、図３Ａに示したソースフォロワーをそのままアクティブ・マトリクス・ディスプレイのアナログバッファに使用する場合には、ＬＴＰＳ薄膜トランジスタ（ＴＦＴ）の、例えばしきい値電圧または移動度等に関するバラツキを考慮する。また図３Ｃでは、入力電圧Ｖｉｎを４ボルトまたは６ボルトに設定してソースフォロワーに印加した場合の、出力電圧（Ｖｏｕｔ）波形のシミュレーションとソースフォロワーの動作時間を対応付けて示す。典型的なソースフォロワーでは、ＬＴＰＳ  ＴＦＴのバラツキに起因してバラツキが大きいことが分かる。
【００３９】
図４Ａは、能動負荷４２０を備えるソースフォロワー型アナログバッファ４００を示す。当該ソースフォロワー型アナログバッファ４００は上述した親出願で提案されたもので本明細書でも紹介する。ソースフォロワー型アナログバッファ４００は、駆動ＴＦＴ４１０、能動負荷４２０、負荷コンデンサ４３０、蓄積コンデンサ４４０および複数のスイッチＳ１〜Ｓ４を備える。駆動ＴＦＴ４１０は薄膜トランジスタ（ＴＦＴ）で、例えば、低温ポリＳｉＴＦＴである。能動負荷４２０は薄膜トランジスタ（ＴＦＴ）でゲート端子は常に電圧レベルＶｂｉａｓでバイアスされている。
【００４０】
入力電圧Ｖｉｎに接続されたノードＮ１は、スイッチＳ３の制御下でノードＮ２に接続される。ノードＮ２は、蓄積コンデンサ４４０の一方の端子に接続され、さらにスイッチＳ２の制御下でノードＮ５に接続される。ノードＮ３は、蓄積コンデンサ４４０の他方の端子および駆動ＴＦＴ４１０のゲート端子に接続され、さらにスイッチＳ１の制御下でノードＮ４に接続される。ノードＮ４は、動作電圧Ｖｄｄに接続され、また駆動ＴＦＴ４１０のドレイン端子に接続されている。ノードＮ５は、能動負荷４２０および駆動ＴＦＴ４１０のソース端子に接続され、さらにスイッチＳ４の制御下でノードＮ６に接続される。ノードＮ６は負荷コンデンサ４３０に接続される。ノードＮ６の電圧レベルはソースフォロワー型アナログバッファ４００の出力電圧Ｖｏｕｔである。
【００４１】
上述の親出願では、充電時間およびデバイス特性両方に基づくバラツキを最小限にとどめ、入力電圧の範囲を最大限に大きくするための補償動作方法が提案されている。該補償動作方法の代替例を、図４Ｂおよび図４Ｃに示す。まず、図４Ａに示したアナログバッファ４００とともに図４Ｂを参照されたい。時刻ｔ０において、能動負荷４２０として利用されているＴＦＴのゲート電圧は常に電圧レベルＶｂｉａｓによってバイアスされている。補償期間Ｔ１において、スイッチＳ１およびＳ２は、時刻ｔ０から時刻ｔ１の間はオンとなり、時刻ｔ１においてスイッチＳ１はオフとなる。補償期間Ｔ１の終了時に、つまり時刻ｔ２において、スイッチＳ２がオフとなる。このようにして、電圧降下が蓄積コンデンサ４４０に蓄積される。
【００４２】
データ入力期間Ｔ２において、入力電圧ＶｉｎはＨ論理レベルにシフトされ、ノードＮ１に印加され、スイッチＳ３およびＳ４がオンとなる。駆動ＴＦＴ４１０のゲート端子には、入力電圧Ｖｉｎが印加され、電圧差は蓄積コンデンサ４４０に保持される。このようにして、出力電圧は蓄積コンデンサ４４０に蓄積された電圧によって補償される。
【００４３】
補償動作の別の例について、図４Ａに示したアナログバッファ４００とともに図４Ｃを参照されたい。時刻ｔ０において、能動負荷４２０として利用されるＴＦＴのゲート電圧は常に、電圧レベルＶｂｉａｓにおいてバイアスされている。補償期間Ｔ１において、期間全体にわたってスイッチＳ１およびＳ２がオンとされる。補償期間Ｔ１の終了時において、つまり時刻ｔ１において、スイッチＳ１およびＳ２がオフとされる。このため、電圧降下は蓄積コンデンサ４４０に蓄積される。データ入力期間Ｔ２において、入力電圧ＶｉｎはＨ論理レベルにシフトされ、ノードＮ１に印加され、スイッチＳ３およびＳ４がオンとされる。駆動ＴＦＴ４１０のゲート端子には、入力電圧Ｖｉｎが印加され、電圧差が蓄積コンデンサ４４０に保持される。このようにして、出力電圧は蓄積コンデンサ４４０に蓄積された電圧によって補償される。
【００４４】
しかし本発明は、アナログバッファの入力電圧と出力電圧の差である誤差電圧を鑑みて、新しい構造を提案する。本発明の好ましい実施形態に係る、能動素子５２０を備えたソースフォロワー型アナログバッファ５００を示す図５Ａを参照されたい。ソースフォロワー型アナログバッファ５００は、駆動ＴＦＴ５１０、能動負荷５２０、蓄積コンデンサ５３０、および複数のスイッチＳ１〜Ｓ５を備える。駆動ＴＦＴ５１０は薄膜トランジスタ（ＴＦＴ）で、例えば、低温ポリＳｉＴＦＴである。能動負荷５２０は薄膜トランジスタ（ＴＦＴ）でゲート端子は常に電圧Ｖｂｉａｓでバイアスされている。
【００４５】
入力電圧（Ｖｉｎ）源に接続されたノードＮ１は、スイッチＳ３の制御下でノードＮ２に接続され、さらにスイッチＳ５の制御下でノードＮ６に接続される。ノードＮ２は、蓄積コンデンサ５３０の一方の端子に接続され、さらにスイッチＳ２の制御下でノードＮ５に接続される。ノードＮ３は、蓄積コンデンサ５３０の他方の端子および駆動ＴＦＴ５１０のゲート端子に接続され、さらにスイッチＳ１の制御下でノードＮ４に接続される。ノードＮ４は、動作電圧Ｖｄｄに接続され、また駆動ＴＦＴ５１０のドレイン端子に接続されている。ノードＮ５は、能動負荷５２０および駆動ＴＦＴ５１０のソース端子に接続され、さらにスイッチＳ４の制御下でノードＮ６に接続される。ノードＮ６の電圧レベルはソースフォロワー型アナログバッファ５００の出力電圧Ｖｏｕｔである。
【００４６】
本発明が提案する補償動作方法は、入力電圧と出力電圧の差の誤差電圧を低減し、さらに、充電時間およびデバイス特性両方に基づくバラツキを最小限にとどめ、入力電圧の範囲を最大限に大きくすることを目的とする。本発明の一実施形態に係る動作原理の一例を図５Ｂに示す。まず、図５Ａに示したアナログバッファ５００とともに、図５Ｂを参照されたい。時刻ｔ０においては、能動負荷５２０として利用されるＴＦＴのゲート電圧は常に電圧レベルＶｂｉａｓにバイアスされている。補償期間Ｔ１において、時刻ｔ０から時刻ｔ１までスイッチＳ１およびＳ２はオンとなり、時刻ｔ１において、スイッチＳ１はオフとされる。補償期間Ｔ１の終了時において、つまり時刻ｔ２において、スイッチＳ２がオフとされる。このため、電圧降下は蓄積コンデンサ５３０に蓄積される。
【００４７】
データ入力期間Ｔ２内の時刻ｔ２から時刻ｔ３の間において、入力電圧ＶｉｎはＨ論理レベルにシフトされ、ノードＮ１に印加され、スイッチＳ３およびＳ４がオンとなる。駆動ＴＦＴ５１０のゲート端子には入力電圧Ｖｉｎが印加され、電圧差は蓄積コンデンサ５３０に保持される。このようにして、出力電圧は蓄積コンデンサ５３０に蓄積された電圧によって補償される。データ入力期間Ｔ２内の時刻ｔ３から時刻ｔ４の間において、スイッチＳ３およびＳ４はオフとされ、出力電圧Ｖｏｕｔを入力電圧Ｖｉｎへと接続するべくスイッチＳ５がオンとなる。アナログバッファ５００の入力電圧と出力電圧の差である誤差電圧がおよぼす影響は、時刻ｔ３から時刻ｔ４の間において出力電圧Ｖｏｕｔを入力電圧Ｖｉｎへと接続することによって大幅に低減することができる。
【００４８】
入力電圧を変化させた場合の、図５Ａに示すソースフォロワー型アナログバッファ５００のシミュレーションの結果を図６Ａに示す。同図では、ソースフォロワー型アナログバッファ５００の出力電圧（Ｖｏｕｔ）の波形のシミュレーションと動作時間を関連付けて示す。本発明が提案するソースフォロワー型アナログバッファ５００とそれで用いられる補償動作方法によれば、充電時間およびデバイス特性両方に基づくバラツキを最小限にとどめ、入力電圧の範囲を最大限に大きくすることができる。本発明が提案するソースフォロワー型アナログバッファ５００の充電時間は１５μｓ（マイクロ秒）よりも短く、従来のソースフォロワー型の充電時間は本発明よりも長い。図６Ａから分かるように、充電時間は約８μｓである。
【００４９】
図６Ｂには、本発明が提案するソースフォロワー型アナログバッファ５００の入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの関係を示す。入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの間には直線的な関係があるが、その直線性が改善されている。入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの電圧差は大幅に低減され、このため、本発明が提案するソースフォロワー型アナログバッファ５００およびその補償動作方法によって誤差電圧が減少したことが分かる。図６Ｃには、本発明が提案するソースフォロワー型アナログバッファ５００における入力電圧Ｖｉｎと誤差電圧の関係を示す。誤差電圧は減少して０．０５（５．００Ｅ−０２）Ｖよりも低くなっており、従来のソースフォロワー型アナログバッファに比べると大幅に低減している。
【００５０】
入力電圧を４Ｖ、５Ｖまたは６Ｖに設定して、モンテカルロ法に基づき図５Ａに示すソースフォロワー型アナログバッファ５００をシミュレーションした結果を、図７Ａに示す。同図では、ソースフォロワー型アナログバッファ５００の出力電圧（Ｖｏｕｔ）波形のシミュレーションと動作時間を関係付けて示す。デバイス間のバラツキが回路性能にどのような影響を与えるのかを調べるべく、しきい値電圧および移動度の平均値および偏差を１Ｖ、１Ｖ、７７．１ｃｍ２／ｖｓ、２０ｃｍ２／ｖｓとして、通常の分布を仮定してモンテカルロ法に基づきシミュレーションを行った。回路シミュレーションに用いられた複数のＬＴＰＳ  ＴＦＴはそれぞれ異なる。図２Ａに示したソースフォロワー２００の結果と比較してみると、ＬＴＰＳ  ＴＦＴのバラツキに起因するソースフォロワー２００のバラツキは、図５Ａに示すソースフォロワー型アナログバッファ５００に比べ、はるかに大きいことがはっきりと分かる。
【００５１】
本発明に係るソースフォロワー型アナログバッファは、ポリＳｉＴＦＴの特性のバラツキに対して高い耐性を持ち、構成を単純にすることが可能で、消費電力が低く、信号タイミングのバラツキ（つまり、不飽和現象）を最小限に抑えることができるという特徴を有する。本発明に係るソースフォロワー型アナログバッファは、アクティブ・マトリクス・ディスプレイ、例えば、アクティブ・マトリクス・液晶ディスプレイ（ＡＭＬＣＤ）またはアクティブ・マトリクス・有機発光ディスプレイ（ＡＭＯＬＥＤ）での使用に適している。より詳細には、本発明に係るソースフォロワー型アナログバッファは、ＡＭＬＣＤまたはＡＭＯＬＥＤの「システム・オン・パネル」技術での利用に適している。本発明が提案するアナログバッファは、ポリＳｉＴＦＴを用いた駆動回路の中でも、パネルのデータバスの負荷容量を駆動するために不可欠である。
【００５２】
関連技術分野では、能動負荷を備えるソースフォロワー型アナログバッファが数種類提案されている。図８Ａには、Ｃｈｕｎｇの能動負荷を備えるアナログバッファの概略図およびその動作原理を示し（Ｈ．Ｊ．Ｃｈｕｎｇ、Ｓ．Ｗ．ＬｅｅおよびＣ．Ｈ．Ｈａｎ、ＩＥＥ  Ｅｌｅｃｔｒｏｎｉｃｓ  Ｌｅｔｔｅｒｓ、Ｖｏｌ．３７、ｐ１０９３、２００１）、図８Ｂには出力電圧のバラツキをモンテカルロ法でシミュレーションした結果を示す。図９ＡにはＫｉｄａの能動負荷を備えるアナログバッファ（Ｙ．Ｋｉｄａ、Ｙ．Ｎａｋａｊｉｍａ、Ｍ．Ｔａｋａｔｏｋｕ、Ｍ．Ｍｉｎｅｇｉｓｈｉ、Ｓ．Ｎａｋａｍｕｒａ、Ｙ．ＭａｋｉおよびＴ．Ｍａｅｋａｗａ、ＥＵＲＯＤＩＳＰＬＡＹ、ｐ８３１、２００２）を示し、図９Ｂにはモンテカルロ法でシミュレーションした結果を示す。
【００５３】
図１０Ａは、従来のソースフォロワー、Ｃｈｕｎｇのアナログバッファ、Ｋｉｄａのダブルオフセットキャンセリングアナログバッファおよび本発明が提案するアナログバッファの出力電圧の標準偏差をモンテカルロ法でシミュレーションした結果を比較する図である。すべての回路において、不飽和現象を除去するべく能動負荷が備えられている。本発明が提案するアナログバッファは動作範囲が広く偏差が小さいので、その利点は先行技術と比較して明確である。さらに、偏差に対する入力電圧の影響が小さくなっており、これは本発明が提案する回路において補償が良好に行われていることを反映している。Ｖｂｉａｓに対応付けられた出力電圧の標準偏差および消費電力を図１０Ｂに示す。同図によれば、Ｖｂｉａｓは消費電力をできる限り低くして偏差を最小限に抑えるよう適切に設定する必要があることが分かる。
【００５４】
本発明に係るソースフォロワー型アナログバッファは、ポリＳｉＴＦＴの特性のバラツキに対して高い耐性を持ち、構成を単純にすることが可能で、消費電力が低く、信号タイミングのバラツキ（つまり、不飽和現象）を最小限に抑えることができるという特徴を有しているので、アクティブ・マトリクス・ディスプレイの複数のデータバスの負荷を駆動するのに適切である。図１１に示すように、ディスプレイは複数のデータバスの負荷容量を駆動するべく複数のソースフォロワー型アナログバッファを備える。ディスプレイ１１００は、パネル１１１０、ゲート駆動デバイス１１１０およびソース駆動デバイス１１２０を備える。ゲート駆動デバイス１１１０が備える複数のゲートライン、例えば、ｎ本のゲートライン１１１２１、１１１２２、１１１２３・・・１１１２ｎは、パネル１１３０に接続され、ソース駆動デバイス１１２０が備える複数のデータライン、例えば、ｍ本のデータライン１１２２１、１１２２２、１１２２３・・・１１２２ｍはパネル１１３０に接続され、ゲートラインとデータラインはアレイを形成するよう互いに交差している。ゲートラインとデータラインの交差箇所の間に複数のピクセルが配設される。
【００５５】
ソース駆動デバイス１１２０は、例えば、シフトレジスタ１１２１、データラッチ回路１１２３、レベルシフタ１１２５、デジタル／アナログコンバータ１１２７、およびバッファデバイス１１２９を有する。バッファデバイス１１２９は、対応するデータライン１１２２１、１１２２２．１１２２３、・・・１１２２ｍに接続される、ｍ個のバッファ部１１２９１、１１２９２、１１２９３、・・・１１２９ｍを持つ。バッファ部１１２９１、１１２９２、１１２９３、・・・１１２９ｍは、上述した本発明の実施形態に係るアナログバッファである。本発明に係るソースフォロワー型アナログバッファは、ＡＭＬＣＤまたはＡＭＯＬＥＤ用の「システム・オン・パネル（ＳｏＰ）」技術での利用に適している。本発明が提案するアナログバッファは、ポリＳｉＴＦＴを用いた駆動回路の中でも、パネルのデータバスの負荷容量を駆動するために不可欠である。
【００５６】
本発明の範囲または目的を離れることなく、本発明の構造をさまざまに変形および変更できることは当業者には明らかである。このため、本発明の特許請求の範囲およびその均等物の範囲内にある限り、本発明の変形および変更をも本発明は含むものとする。
【図１Ａ】
2008112143.tif 000003
【図１Ｂ】
2008112143.tif 000004
【図１Ｃ】
2008112143.tif 000005
【図２Ａ】
2008112143.tif 000006
【図２Ｂ】
2008112143.tif 000007
【図３Ａ】
2008112143.tif 000008
【図３Ｂ】
2008112143.tif 000009
【図３Ｃ】
2008112143.tif 000010
【図４Ａ】
2008112143.tif 000011
【図４Ｂ】
2008112143.tif 000012
【図４Ｃ】
2008112143.tif 000013
【図５Ａ】
2008112143.tif 000014
【図５Ｂ】
2008112143.tif 000015
【図６Ａ】
2008112143.tif 000016
【図６Ｂ】
2008112143.tif 000017
【図６Ｃ】
2008112143.tif 000018
【図７Ａ】
2008112143.tif 000019
【図７Ｂ】
2008112143.tif 000020
【図８Ａ】
2008112143.tif 000021
【図８Ｂ】
2008112143.tif 000022
【図９Ａ】
2008112143.tif 000023
【図９Ｂ】
2008112143.tif 000024
【図１０Ａ】
2008112143.tif 000025
【図１０Ｂ】
2008112143.tif 000026
【図１１】
2008112143.tif 000027
【外国語明細書】
2008112143.tif 000028
2008112143.tif 000029
2008112143.tif 000030
2008112143.tif 000031
2008112143.tif 000032
2008112143.tif 000033
2008112143.tif 000034
2008112143.tif 000035
2008112143.tif 000036
2008112143.tif 000037
2008112143.tif 000038
2008112143.tif 000039
2008112143.tif 000040
2008112143.tif 000041
2008112143.tif 000042
2008112143.tif 000043
2008112143.tif 000044
2008112143.tif 000045
2008112143.tif 000046
2008112143.tif 000047
2008112143.tif 000048
2008112143.tif 000049
2008112143.tif 000050
2008112143.tif 000051
2008112143.tif 000052
2008112143.tif 000053
2008112143.tif 000054
2008112143.tif 000055
2008112143.tif 000056
2008112143.tif 000057
2008112143.tif 000058
2008112143.tif 000059
2008112143.tif 000060
2008112143.tif 000061
2008112143.tif 000062
2008112143.tif 000063
2008112143.tif 000064
2008112143.tif 000065