(57)【要約】【課題】  ２端子型不揮発性メモリ素子の電気的特性を確実に評価することのできる電気的特性評価装置を提供する。【解決手段】  評価用電圧信号を出力する信号発生器１０と、第１線路７０を介して入力される当該評価用電圧信号に基づく印加電圧を低インピーダンスで出力し、不揮発性メモリ素子３０の第１端子３１に印加する電圧バッファ２０と、不揮発性メモリ素子３０の第２端子３２との接続ノードである第３線路７２を流れる電流量を制御可能な電流制御回路４０と、電位設定が可能な入力端子５１を有するとともに、電流制御回路４０の第２端子４２から第４線路７３を介して入力される電流を電圧に変換して出力端子５２より出力する電流電圧変換器５０と、出力端子５２と第５線路７４を介して接続されており、電流電圧変換器５０から出力される電圧信号の波形を取得可能な出力装置６０と、を備える。【選択図】        図１
2008269725.tif 000002
【特許請求の範囲】
【請求項１】
２端子型の不揮発性メモリ素子の電気的特性評価装置であって、
評価用電圧信号を出力する信号発生器と、
前記評価用電圧信号が第１線路を介して入力されるとともに、当該評価用電圧信号に基づく印加電圧を低インピーダンスで出力し、第２線路を介して前記不揮発性メモリ素子の一端に印加する電圧バッファと、
一端が第３線路を介して前記不揮発性メモリ素子の他端と接続されるとともに、前記第３線路を流れる電流量を制御可能な電流制御回路と、
電位設定が可能な入力端子を有するとともに、当該入力端子が第４線路を介して前記電流制御回路の他端と接続されており、前記第４線路を流れる電流を電圧に変換して出力端子より出力する電流電圧変換器と、
前記電流電圧変換器の出力端子と第５線路を介して接続されており、前記電流電圧変換器から出力される電圧信号の波形を取得可能な出力装置と、を備えることを特徴とする電気的特性評価装置。
【請求項２】
前記電流電圧変換器が、反転入力端子、非反転入力端子、及び出力端子を備える演算増幅器で構成されており、
前記第４線路を介して前記電流制御回路からの出力が前記反転入力端子に入力され、
所定のバイアス電圧が前記非反転入力に入力され、
前記反転入力端子と前記出力端子が帰還回路で接続されると共に、当該演算増幅器の出力端子からの出力を当該電流電圧変換器の出力とすることを特徴とする請求項１に記載の電気的特性評価装置。
【請求項３】
前記帰還回路が、抵抗、１のダイオードまたは整流方向を同方向にそろえて直列接続した２以上のダイオードからなるダイオード回路をそれぞれ整流方向が逆向きになるように並列接続した回路、または抵抗と前記ダイオード回路の直列回路の複数組を直列ダイオード数及び整流方向を異ならせて単体の抵抗と並列に接続した回路、のいずれかで構成されることを特徴とする請求項２に記載の電気的特性評価装置。
【請求項４】
前記出力装置が、入力感度の異なる複数の入力チャネルを有するとともに、前記電流電圧変換器の出力を前記各入力チャネル毎に観測可能なデジタルオシロスコープで構成されることを特徴とする請求項１〜請求項３のいずれか１項に記載の電気的特性評価装置。
【請求項５】
前記電流制御回路が、外部から入力される制御信号に応じて、前記電流制御回路の両端の電流電圧特性を可変とすることを特徴とする請求項１〜請求項４のいずれか１項に記載の電気的特性評価装置。
【請求項６】
前記電圧バッファの出力インピーダンスが、前記不揮発性メモリ素子の低抵抗状態の抵抗値をＲＬ（Ω）としたとき、０．１ＲＬ（Ω）以下であることを特徴とする請求項１〜請求項５のいずれか１項に記載の電気的特性評価装置。
【請求項７】
前記第２線路、前記第３線路、及び前記第４線路の長さが、それぞれの線路内を伝搬する電磁波の速度をＣ（ｍ／ｓ）、評価用電圧信号の立ち上がり時間をＴ（ｓ）としたときに、０．２ＣＴ（ｍ）以下であることを特徴とする請求項１〜請求項６のいずれか１項に記載の電気的特性評価装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体素子の電気的特性評価装置に関する。
【背景技術】
【０００２】
近年、フラッシュメモリは、大容量化、低ビットコスト化によって、低価格の大容量記憶媒体として市場に広く普及されるようになってきており、音声、画像や動画の記憶媒体として一般に広く利用されている。フラッシュメモリの大容量化は、メモリセルの微細化に伴って実現されてきたものであるが、さらなる微細化による大容量化の実現については技術的に困難な状況になりつつある。
【０００３】
このような状況の中、次世代不揮発性メモリとして、相変化メモリ（ＰＲＡＭ）、抵抗変化型メモリ（ＲＲＡＭ（登録商標））といった独自の原理に基づく不揮発性メモリ素子の研究開発が行われている。
【０００４】
これらＰＲＡＭ、ＲＲＡＭといった不揮発性メモリ素子は、２端子デバイスで構成され、２端子間への電圧パルス印加（或いはその結果生じる電流、電力）によって当該２端子間の電気抵抗を低抵抗状態（抵抗値ＲＬ）と高抵抗状態（抵抗値ＲＨ）との間で可逆的に変化させることができるという特徴を有する。
【０００５】
２端子型の不揮発性メモリ素子の電気的特性に関する評価については、特に研究開発段階において非常に重要である。２端子間への電圧パルス印加を行うことで、電気抵抗が可逆的に変化しているかどうかを評価するに際しては、特に、抵抗変化動作（以下、適宜「スイッチング」と称する）時の挙動を必要十分に評価できるものでなければならない。このため、従来の一般的な半導体デバイスの評価システムとは異なる２端子型の不揮発性メモリ素子に特化した評価システムが必要となる。
【０００６】
ここで、スイッチング時の挙動を評価するに際して重要な点は、不揮発性メモリ素子に意図した電圧パルスを印加できることと、スイッチング時の素子に印加される電圧パルス、電流パルスをモニタできることである。しかも、スイッチングに必要なパルス幅は短いもので数１０ｎｓ以下であるため、かかる電圧パルスは高周波成分を多分に含んだ信号である。従って、このような高周波成分を多分に含む電圧信号を確実にモニタできるためには、広帯域なアナログ信号を忠実に観測可能なシステムが必要とされる。
【０００７】
通常、ある電圧を印加したときの電流を計測するには、電圧源と電流計があれば良く、これら２つが組み合わさったソースモニタ（たとえばアジレント・テクノロジー社製、４１５６Ｃ半導体パラメトリックアナライザ）を用いて容易に評価可能である。しかしながら、このような方法は直流的な評価に限定され、広帯域な電圧パルス印加時の電流のモニタを行うに際しては特別の配慮が必要である（非特許文献１〜４参照）。
【０００８】
【非特許文献１】Ａ．Ｏｄａｇａｗａ他、“Ｔｒａｎｓｉｅｎｔ  ｒｅｓｐｏｎｃｅ  ｄｕｒｉｎｇ  ｓｗｉｔｃｈｉｎｇ  ｉｎ  Ａｇ／Ｐｒ０．７Ｃａ０．３ＭｎＯ３／Ｐｔ  ｔｈｉｎ  ｆｉｌｍｓ”，Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ，Ｖｏｌ．９９，ｐｐ．０１６１０１＿１−３，２００６年
【非特許文献２】Ｓ．Ｓｅｏ他、“Ｒｅｐｒｏｄｕｃｉｂｌｅ  ｒｅｓｉｓｔａｎｃｅ  ｓｗｉｔｃｈｉｎｇ  ｉｎ  ｐｏｌｙｃｙｓｔａｌｌｉｎｅ  ＮｉＯ  ｆｉｌｍｓ”，Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ，Ｖｏｌ．８５，ｐｐ．５６５５−５６５７，２００４年
【非特許文献３】Ａ．Ｐｉｒｏｖａｎｏ他、“Ｌｏｗ  Ｆｉｅｌｄ  Ａｍｏｒｐｈｏｕｓ  Ｓｔａｔｅ  Ｒｅｓｉｓｔａｎｃｅ  ａｎｄ  Ｔｈｒｅｓｈｏｌｄ  Ｖｏｌｔａｇｅ  Ｄｒｉｆｔ  ｉｎ  Ｃｈａｌｃｏｇｅｎｉｄｅ  Ｍａｔｅｒｉａｌｓ”，ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ，Ｖｏｌ．５１，ｐｐ．７１４−７１９，２００４年
【非特許文献４】Ｙ．Ｈｏｓｏｉ他、“Ｈｉｇｈ  Ｓｐｅｅｄ  Ｕｎｉｐｏｌａｒ  Ｓｗｉｔｃｈｉｎｇ  Ｒｅｓｉｓｔａｎｃｅ  ＲＲＡＭ  （ＲＲＡＭ）  Ｔｅｃｈｎｏｌｏｇｙ”，ＩＥＥＥ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ  Ｍｅｅｔｉｎｇ  Ｔｅｃｈｎｉｃａｌ  Ｄｉｇｅｓｔ，Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ，ｐｐ．７９３−７９５，２００６年
【発明の開示】
【発明が解決しようとする課題】
【０００９】
直流的な評価においては、出力インピーダンスの十分に低い電圧源を用いることができ、比較的低インピーダンスの素子に対しても、意図した電圧の印加が容易である。これに対し、通常、広帯域な信号を伝送するときは、意図しない信号の反射等を抑制するために、信号源の出力インピーダンスと伝送線路の特性インピーダンスを一致させることが行われる。
【００１０】
そして、広帯域信号は、伝送線路端に接続された被測定試料部において伝送線路の特性インピーダンスに等しい終端抵抗で終端されるか、あるいは、ほぼ全反射させて信号発生器側で終端される。終端抵抗を用いた方法が非特許文献１に開示されているが、スイッチング時の不揮発性メモリ素子の抵抗が低下し、終端抵抗に比べて無視できるほど高抵抗に維持できないために、意図した電圧を十分に素子に印加できないという問題がある。また、非特許文献２に開示されている不揮発性メモリ素子においては、低抵抗状態の抵抗値が数１０Ωであり、通常５０Ωの出力抵抗を有する信号発生器では、意図した電圧を十分に素子に印加させることができないことが容易に分かる。
【００１１】
一方、広帯域な電流をモニタする方法としては、２つの一般的な方法が存在する。１つは、電流プローブを用いてオシロスコープで波形観測する方法であり、もう１つは非特許文献３に開示されているように、被測定素子に直列に抵抗を接続し、その抵抗の両端の電圧波形をオシロスコープで観察する方法である。
【００１２】
しかしながら、前者のように、電流プローブを用いる方法については、あらかじめプローブ取り付け領域を確保する必要があるため、占有面積の縮小化という時代の流れに逆行しかねないという問題と、測定結果の感度がプローブに依存するため、スイッチング時の挙動を評価するのに十分な測定精度を実現することができないという問題を有する。
【００１３】
また、後者のように、直列抵抗を挿入する方法については、直列抵抗の抵抗値で感度が決定されるため、抵抗値を大きくすることで測定の感度を上昇させることが可能であるようにも考えられる。しかしながら、測定の感度を上昇させるべく、直列抵抗の抵抗値を大きくすると、かかる直列抵抗の存在自体がスイッチング動作に影響を及ぼすことが本発明者らによって明らかにされ、非特許文献４に開示されている。ここでは、不揮発性メモリ素子に直列につなぐ抵抗値の大きさによって、不揮発性メモリ素子の抵抗変化をコントロールしているが、電流計測のために挿入した抵抗自体が意図しない動作を引き起こす可能性を示唆している。
【００１４】
さらに、両者の何れの方法においても、電圧プローブ、あるいは電流プローブのケーブル長の制限のため、測定用のプローバと観測用のオシロスコープの配置に制限が課され、柔軟な配置を行うことができないという問題もある。
【００１５】
また、電流波形をオシロスコープで捕捉する際には、波形の振幅が大きすぎて測定レンジを超えてしまったり、感度が低すぎて信号解像度が悪くなったりすることを避けなければならない。ある電圧パルスに対して常に同じ応答をする一般的な電子デバイスであれば、まず一時的に設定した入力感度にて波形を捕捉し、感度が不適切であれば、適切な感度に変更してから再度電流波形を補足し直せば足りる。しかしながら、不揮発性メモリ素子においては、電圧パルスを印加することによってその電気的特性が変化してしまうため、感度が不適切だからといって測定し直すことは全く意味をなさない。すなわち、電流波形の大小に関わらず適切な感度で捕捉する必要がある。
【００１６】
本発明は、上記の問題点に鑑み、２端子型不揮発性メモリ素子の電気的特性を確実に評価することのできる電気的特性評価装置を提供することを目的とする。より詳細に言えば、本発明は、抵抗スイッチング用電圧信号を意図した通りに不揮発性メモリ素子に印加でき、スイッチング時の電流波形を忠実に取得可能な電気的特性評価装置を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記目的を達成するための本発明に係る電気的特性評価装置は、２端子型の不揮発性メモリ素子の電気的特性評価装置であって、評価用電圧信号を出力する信号発生器と、前記評価用電圧信号が第１線路を介して入力されるとともに、当該評価用電圧信号に基づく印加電圧を低インピーダンスで出力し、第２線路を介して前記不揮発性メモリ素子の一端に印加する電圧バッファと、一端が第３線路を介して前記不揮発性メモリ素子の他端と接続されるとともに、前記第３線路を流れる電流量を制御可能な電流制御回路と、電位設定が可能な入力端子を有するとともに、当該入力端子が第４線路を介して前記電流制御回路の他端と接続されており、前記第４線路を流れる電流を電圧に変換して出力端子より出力する電流電圧変換器と、前記電流電圧変換器の出力端子と第５線路を介して接続されており、前記電流電圧変換器から出力される電圧信号の波形を取得可能な出力装置と、を備えることを第１の特徴とする。
【００１８】
本発明に係る電気的特性評価装置の上記第１の特徴構成によれば、電圧バッファからの低インピーダンス出力の印加電圧が不揮発性メモリ素子の一端に印加されるため、不揮発性メモリ素子の抵抗値が低い場合であっても、信号発生器の出力インピーダンスの影響を受けることなく、不揮発性メモリ素子の一端に特性評価ための所望の電圧を印加することができる。
【００１９】
そして、電流制御回路によって電流量の制御が可能であるとともに、電流制御回路の出力側と接続されている電流電圧変換器の入力端子の電位を所定電位に設定可能な構成であるため、電流制御回路によって電流量の制御が行われた場合においても、不揮発性メモリ素子と電流制御回路の直列回路の両端に印加される電圧を一定電圧に維持することができる。これにより、電流制御回路が示す電流電圧特性と不揮発性メモリ素子が示す抵抗値との抵抗比によって分圧されることで一意に定められる電圧が不揮発性メモリ素子の両端に印加されることとなり、電流量の制御によって、不揮発性メモリ素子の両端に印加される電圧を間接的に制御することで、不揮発性メモリ素子の特性の評価を行うことができる。
【００２０】
すなわち、信号発生器から評価用電圧信号を出力するとともに、電流制御回路によって電流量を制御することで、不揮発性メモリ素子の両端に意図した電圧が印加され、この印加後の不揮発性メモリ素子を流れる電流を電流電圧変換器によって電圧に変換して出力装置に送ることで、出力装置によって不揮発性メモリ素子を流れる電流波形を取得することができる。かかる出力装置によって取得されたデータを解析することで、不揮発性メモリ素子の電気的特性を正しく評価することができる。
【００２１】
また、本発明に係る電気的特性評価装置は、上記第１の特徴構成に加えて、前記電流電圧変換器が、反転入力端子、非反転入力端子、及び出力端子を備える演算増幅器で構成されており、前記第４線路を介して前記電流制御回路からの出力が前記反転入力端子に入力され、所定のバイアス電圧が前記非反転入力に入力され、前記反転入力端子と前記出力端子が帰還回路で接続されると共に、当該演算増幅器の出力端子からの出力を当該電流電圧変換器の出力とすることを第２の特徴とする。
【００２２】
本発明に係る電気的特性評価装置の上記第２の特徴構成によれば、電流電圧変換器を演算増幅器と帰還回路とで構成することができるため、簡易かつ小規模な回路で実現することができる。
【００２３】
また、本発明に係る電気的特性評価装置は、上記第２の特徴構成に加えて、前記帰還回路が、抵抗、１のダイオードまたは整流方向を同方向にそろえて直列接続した２以上のダイオードからなるダイオード回路をそれぞれ整流方向が逆向きになるように並列接続した回路、または抵抗と前記ダイオード回路の直列回路の複数組を直列ダイオード数及び整流方向を異ならせて単体の抵抗と並列に接続した回路、のいずれかで構成されることを第３の特徴とする。
【００２４】
本発明に係る電気的特性評価装置の上記第３の特徴構成によれば、帰還回路で特定される電流電圧変換特性によって不揮発性メモリ素子を流れる電流に基づいて一意的に定まる電圧信号を取得することができる。
【００２５】
このとき、帰還回路を抵抗で実現することで、不揮発性メモリ素子に流れる電流に比例する電圧信号が電流電圧変換器から出力されるため、出力装置において電流波形に比例した波形を取得することができる。
【００２６】
また、帰還回路を１のダイオードまたは整流方向を同方向にそろえて直列接続した２以上のダイオードからなるダイオード回路をそれぞれ整流方向が逆向きになるように並列接続した回路で実現することにより、不揮発性メモリ素子に流れる電流の対数に比例する電圧信号が電流電圧変換器から出力されるため、測定可能な電流の範囲を拡充することができる。
【００２７】
更に、帰還回路を抵抗と前記ダイオード回路の直列回路の複数組を直列ダイオード数及び整流方向を異ならせて単体の抵抗と並列に接続した回路で実現することにより、不揮発性メモリ素子に流れる電流を電圧信号に変換するに際し、変換処理の自由度を高めることができる。
【００２８】
また、本発明に係る電気的特性評価装置は、上記第１〜第３のいずれか一の特徴構成に加えて、前記出力装置が、入力感度の異なる複数の入力チャネルを有するとともに、前記電流電圧変換器の出力を前記各入力チャネル毎に観測可能なデジタルオシロスコープで構成されることを第４の特徴とする。
【００２９】
本発明に係る電気的特性評価装置の上記第４の特徴構成によれば、複数のチャネルで電流電圧変換器の出力電圧波形をデジタルオシロスコープにより観測することができるため、あらかじめ測定対象たる不揮発性メモリ素子を流れる電流量が分からない状態においても、実際に流れる電流量に応じた適切な感度で当該電流に基づく電圧波形を観測することができる。
【００３０】
また、本発明に係る電気的特性評価装置は、上記第１〜第４のいずれか一の特徴構成に加えて、前記電流制御回路が、外部から入力される制御信号に応じて、前記電流制御回路の両端の電流電圧特性を可変とすることを第５の特徴とする。
【００３１】
本発明に係る電気的特性評価装置の上記第５の特徴構成によれば、制御信号によって制限電流量を変化させながら、評価用電圧を印加して出力装置によって取得される電流（電圧）波形を分析することで、不揮発性メモリ素子の電流制限依存性を容易に評価することができる。
【００３２】
また、本発明に係る電気的特性評価装置は、上記第１〜第５のいずれか一の特徴構成に加えて、前記電圧バッファの出力インピーダンスが、前記不揮発性メモリ素子の低抵抗状態の抵抗値をＲＬ（Ω）としたとき、０．１ＲＬ（Ω）以下であることを第６の特徴とする。
【００３３】
本発明に係る電気的特性評価装置の上記第６の特徴構成によれば、不揮発性メモリ素子と電流制御回路の直列回路の両端に対し、電圧バッファの出力電圧の大部分を印加することが可能となる。これにより、不揮発性メモリ素子の両端に実際に印加される電圧は、意図した電圧と比較して１０％程度以下の誤差範囲内に留めることができる。これにより、不揮発性メモリ素子の電気的特性を厳密に評価することが可能となる。
【００３４】
また、本発明に係る電気的特性評価装置は、上記第１〜第６のいずれか一の特徴構成に加えて、前記第２線路、前記第３線路、及び前記第４線路の長さが、それぞれの線路内を伝搬する電磁波の速度をＣ（ｍ／ｓ）、評価用電圧信号の立ち上がり時間をＴ（ｓ）としたときに、０．２ＣＴ（ｍ）以下であることを第７の特徴とする。
【００３５】
本発明に係る電気的特性評価装置の上記第７の特徴構成によれば、評価用電圧信号が示す波長に比べて、第２〜第４の各線路長を十分に短くすることができる。これにより、第２〜第４線路を介して電圧信号が伝搬される際、反射による波形歪みを大きく抑制することができるため、不揮発性メモリ素子の両端に所望の電圧を忠実に印加できるとともに、不揮発性メモリ素子が示す電流波形を忠実に取得することができる。
【発明の効果】
【００３６】
本発明の構成によれば、評価対象たる不揮発性メモリ素子に対して意図した通りの電圧信号を印加するとともに、印加後の当該不揮発性メモリ素子を流れる電流波形の観測を正確に行うことができる。これにより、不揮発性メモリ素子のスイッチング動作の基本的評価のみならず、電流制限のスイッチング動作への影響等のより進んだ評価が可能となり、効率的な不揮発性メモリ素子開発の実現に寄与することができる。
【発明を実施するための最良の形態】
【００３７】
以下において、本発明に係る電気的特性評価装置（以下、適宜「本発明装置」と称する）の実施形態について図１〜図７の各図を参照して説明する。
【００３８】
図１は、本発明装置の概略的構成を示すブロック図である。図１に示される本発明装置１は、信号発生器１０、電圧バッファ２０、電流制御回路４０、電流電圧変換器５０、出力装置６０、及びこれらを接続するための第１〜第５線路を備える。なお、図１における不揮発性メモリ素子３０は、本発明装置１を用いて電気的特性の評価を行う評価対象素子である。
【００３９】
信号発生器１０は、不揮発性メモリ素子３０に印加する電圧信号（評価用電圧信号）を発生させるものであり、出力端子１１から評価用電圧信号を出力する。この評価用電圧信号としては、例えばパルス形状の電圧波形が利用可能であるとする。
【００４０】
電圧バッファ２０は、信号発生器１０と第１線路７０によって接続されており、出力端子１１から出力される評価用電圧信号が入力端子２１より入力され、この評価用電圧信号を、概ね同等形状の波形のまま、低インピーダンス（例えば５Ω）で出力端子２２より出力する。電圧バッファ２０は不揮発性メモリ素子３０の一方の端子（第１端子３１）と第２線路７１によって接続されており、電圧バッファ２０の出力端子２２から出力される電圧信号が不揮発性メモリ素子３０の第１端子３１に対して印加可能に構成されている。
【００４１】
電流制御回路４０は、第１端子４１、第２端子４２を有し、両端子間を流れる電流量を制御可能に構成されている。この電流制御回路４０の第１端子４１は、不揮発性メモリ素子３０の第２端子３２と第３線路７２において接続されており、電流制御回路４０によって当該回路４０内を流れる電流量を制限することで、不揮発性メモリ素子３０に流れる電流量を制限することができる。
【００４２】
なお、指定された電流量に制限することができるよう、当該指定電流量に関する情報の入力を受け付けるための制御信号入力端子４３を備える構成としても良い。
【００４３】
電流電圧変換器５０は、流れる電流を電圧信号に変換する手段である。当該変換器５０は、電流制御回路４０と第４線路７３によって接続されており、電流制御回路４０の第２端子４２から第４線路７３を介して入力端子５１に流れ込む電流に応じた出力電圧信号を出力端子５２から出力する。また、入力端子５１の電位を所定の電位に設定できる機能を有している。このとき、入力端子５１の設定電位に関する情報の入力を受け付けるための制御信号入力端子５３を備える構成としても良い。
【００４４】
出力装置６０は、電流電圧変換器５０と第５線路７４によって接続されており、電流電圧変換器５０の出力端子５２から出力される電圧波形を観測可能な情報に変換する。例えば、デジタルオシロスコープで実現することができる（以下では、適宜「オシロスコープ６０」と記載する）
【００４５】
不揮発性メモリ素子３０は第１端子３１と第２端子３２を有し、このうち、第１端子３１が、第２線路７１を介して電圧バッファ２０の出力端子２２と接続され、第２端子３２が、第３線路７２を介して、電流制御回路４０の第１端子４１と接続される。これらの第２線路７１並びに第３線路７２は、プローブやボンディングワイヤ等に相当するものである。
【００４６】
従来技術のように、電流を測るための抵抗を挿入した場合には、流れる電流値に応じて、動作に影響を与えない程度の抵抗値にする必要があるが、流れる電流値を測定するのが本来の目的であるところ、その値が分からない状態の下で、動作に影響を与えない程度の抵抗値がどの程度のものであるかを予め認識することは困難である。これに対し、本発明装置１の場合、上述したように、電圧バッファ２０は低出力インピーダンスであり、かつ電流電圧変換器５０は、入力端子５１の電位を所定の電位に設定する機能を有する。従って、不揮発性メモリ素子３０の第１端子３１と電流制御回路４０の第２端子４２の間（不揮発性メモリ素子３０と電流制御回路４０の直列回路の両端）には、流れるであろう電流の大きさを事前に知らなくても、ほぼ意図したとおりの電圧を印加できる。
【００４７】
なお、電圧バッファ２０の出力インピーダンスは、上記では５Ωとしたが、これは一例であり、例えば不揮発性メモリ素子３０の低抵抗状態における抵抗値の０．１倍以下であれば好ましい。これにより、出力インピーダンス由来の電圧降下分を１０％以内に抑制することができるため、不揮発性メモリ素子３０の両端に意図した電圧を正しく印加することができる。これにより、不揮発性メモリ素子の電気的特性を厳密に評価することが可能となる。
【００４８】
図２は、図１に示される本発明装置１を具体的に示した構成図である。図２では、第１線路７０、第５線路７４を通常用いられる同軸線路で構成している。
【００４９】
ここで、信号発生器１０の出力抵抗（出力インピーダンス）１５を、第１線路７０の特性インピーダンスとほぼ同じにする。このとき、電圧バッファ２０の入力側において、信号発生器１０の出力抵抗１５とほぼ同じ大きさの抵抗の終端抵抗２５で終端するものとしても良い。なお、電圧バッファ２０のバッファ回路自体の入力インピーダンスが、入力信号の帯域内で十分高ければ、前記終端抵抗２５を設けなくても良い。この場合、電圧バッファ２０に対して入力される信号が反射して信号発生器１０側で終端される。
【００５０】
また、第５線路７４とオシロスコープ６０との接続については、終端抵抗７５を設けてオシロスコープ６０のプローブで当たっても良いし、オシロスコープ６０内蔵の終端抵抗を使っても良い。この場合も、オシロスコープ６０への入力信号帯域でオシロスコープ６０の入力端子のインピーダンスが十分高いときは、前記終端抵抗７５を設けなくても良い。この場合、オシロスコープ６０に入力される信号は、反射して電流電圧変換器５０側で終端される。
【００５１】
このように、第１線路７０において同軸線路を利用して、インピーダンス整合を行うことにより、直流成分から高周波成分までを含む広帯域信号を構成する電圧パルスが入力された場合においても、波形歪みを抑制して不揮発性メモリ素子３０に対して印加することができる。更に、第５線路７４において同軸線路を利用して、インピーダンス整合を行うことにより、不揮発性メモリ素子３０からの出力電流に基づく電圧信号を、波形歪みを抑制してオシロスコープ６０に対して与えることができ、これによって、不揮発性メモリ素子３０の抵抗状態が示される電圧波形を正しく確認することができる。なお、オシロスコープ６０では、複数のチャネルを感度を変え、同じ信号を観測しても良い。こうすることで、事前に電流信号振幅を知らなくても、適切なレンジで観測できる可能性が高まる。
【００５２】
次に、第２〜第４線路の適当な長さについて説明する。上述したように、信号発生器１０から出力される電圧は、直流成分から高周波成分までを含む広帯域信号であるため、信号伝搬時の波形歪みを抑制するためにはインピーダンス整合を行うことは極めて重要である。しかしながら、電圧バッファ２０においては電流駆動力確保のために出力インピーダンスを小さくしているため、第２線路７１に、例えば、一般的な特性インピーダンス５０Ωの同軸線路を用いて長く配線することは反射による信号の乱れを生じさせてしまう。従って、扱う信号の帯域で反射の影響を無視できる程度まで第２線路７１を短くする必要がある。第３線路７２、第４線路７３についても同様である。
【００５３】
インピーダンスの不整合による反射の影響が無視できる線路長の簡単な指標が、例えば、文献（Ｅ．  Ｂｏｇａｔｉｎ、“Ｓｉｇｎａｌ  Ｉｎｔｅｇｒｉｔｙ  −  Ｓｉｍｐｌｉｆｉｅｄ”、Ｐｒｅｎｔｉｃｅ  Ｈａｌｌ、２００３年、８章９節）に開示されている。かかる文献によれば、線路の伝播遅延時間を信号の立ち上がり時間の２０％以下になるような線路長とすることで、インピーダンスの不整合による反射の影響を無視できるとされている。インピーダンスの不整合があると線路の両端において多重反射が起こるが、線路が短く伝播時間が信号の立ち上がり時間に比べて十分に短ければ、多重反射成分が小さくなり問題とならなくなる。線路長をＬ（ｍ）、線路での電磁波の伝播速度をＣ（ｍ／ｓ）とすれば、線路の伝播遅延時間は、Ｌ／Ｃ（ｓ）となる。これが、信号の立ち上がり時間Ｔ（ｓ）の２０％以下であれば良いから、Ｌ／Ｃ≦０．２Ｔ、つまり、Ｌ≦０．２ＣＴとすればよい。なお、ここでの立ち上がり時間とは、印加信号がパルス形状であれば、通常用いられる１０〜９０％立ち上がり時間あるいは立ち下がり時間のうち短いほうを指す。また、任意の波形にまで拡張すれば、波形の中でもっとも急峻に電圧が変化する部分における１０〜９０％遷移時間とする。
【００５４】
第２〜第４線路を短く実装するには、電圧バッファ２０、電流制御回路４０、電流電圧変換器５０をプローブ先端近傍に実装することとなる。プローブカードを用いる場合は、プローブニードル近傍のボード上に実装すればよい。電圧バッファ２０、電流制御回路４０、及び電流電圧変換器５０については、小面積の領域内に実装することは容易であるため、占有面積が増大化するという問題はない。
【００５５】
図３は、電圧バッファ２０の一構成例であり、演算増幅器を有する場合を示す。図３（ａ）は、電圧バッファ２０を電圧増幅率Ｇ＝Ｒ１／Ｒ２の非反転増幅回路で実現している。また、図３（ｂ）は、電圧バッファ２０を電圧増幅率１の非反転増幅回路で実現している。なお、市販の高速演算増幅器を用いても、出力インピーダンスを１０Ω程度以下にできる。図３（ｃ）も、図３（ｂ）と同様の電圧バッファであるが、後に述べる演算増幅器を用いた電流電圧変換器と同様の構成となるため、プローブに実装する場合に、電圧バッファ用プローブ、電流電圧変換用プローブと作り分けする必要がなくなり、製造面でのメリットが出てくる。その他、電圧バッファ２０としては、相補型のプッシュプルソースフォロワやエミッタフォロワ回路を用いることで、演算増幅器を用いない構成とすることも可能である。
【００５６】
図４は、電流電圧変換器５０の一構成例であり、演算増幅器を有する場合を示す。演算増幅器の反転入力に電流を引き込み、帰還回路８０を介して、電圧信号に変換する。演算増幅器の非反転入力の電位をＶｂｉａｓとすると、演算増幅器の反転・非反転入力間の仮想ショートにより、反転入力の電位もほぼＶｂｉａｓとなる。演算増幅器は、回路構成上入力インピーダンスが非常に高いため、入力端子５１から流入される電流の大部分が帰還回路８０へと流れる。帰還回路８０の電流−電圧特性（Ｉ−Ｖ特性）を、Ｉ＝ｆ（Ｖ）で表すとすれば、演算増幅器の出力は、Ｖｂｉａｓ−ｆ−１（Ｉ）で表される（ｆ−１はｆの逆関数を示す）。Ｖｂｉａｓ＝０としたときは、出力電圧は、ｆ−１（Ｉ）となる。帰還回路８０として、単純な線形抵抗を用いた場合、電流電圧変換器５０に流れ込む電流に比例した出力電圧信号が得られる。図１に示すように、電流電圧変換器５０からの出力信号は、第５線路７４を介してオシロスコープ６０へ送られるため、電流電圧変換器５０の出力抵抗を、第５線路７４の特性インピーダンスとほぼ同じになるようにすることで、インピーダンス整合を取ることができる。
【００５７】
図５は、帰還回路８０の構成例と、その電圧電流特性を示す。
【００５８】
図５（ａ）は線形抵抗の場合であり、電流に比例した出力が得られる。また、図５（ｂ）は、１のダイオードまたは整流方向を同方向にそろえて直列接続した２以上のダイオードからなるダイオード回路をそれぞれ整流方向が逆向きになるように並列接続した回路の場合である。この場合は、電流が対数変換されたものが出力される。直列ダイオードの数が増えるほど、電圧電流曲線の傾きが緩やかになり、出力電圧レンジが広くなる。入力電流を対数変換すると、演算増幅器に入力される電源電圧に依存した演算増幅器出力クリップが生じず、かなり広範囲な電流値に対して変換可能となる。
【００５９】
図５（ｃ）は、抵抗と前記ダイオード回路の直列回路の複数組を直列ダイオード数及び整流方向を異ならせて単体の抵抗と並列に接続した回路の場合である。図５（ｃ）に示される例では、抵抗Ｒ１０からなる第１列、ダイオードＤ１及び当該ダイオードＤ１のカソード側に直列接続された抵抗Ｒ１１からなる第２列、ダイオードＤ２及び当該ダイオードＤ２のアノード側に直列接続された抵抗Ｒ１２からなる第３列、ダイオードＤ３とダイオードＤ３のカソード側に順方向接続されたダイオードＤ４とダイオードＤ４のカソード側に直列接続された抵抗Ｒ１３からなる第４列、及びダイオードＤ５とダイオードＤ５のアノード側に順方向接続されたダイオードＤ６とダイオードＤ６のアノード側に直列接続された抵抗Ｒ１４からなる第５列の各列がそれぞれ並列に接続される構成である。
【００６０】
図５（ｃ）において、各抵抗Ｒ１０〜Ｒ１５の抵抗値が、Ｒ１０＜Ｒ１１＝Ｒ１２＜Ｒ１３＝Ｒ１４であるとすると、図のようにダイオードのオン電圧ごとに折れ曲がる電圧電流特性を実現することができ、これによって図５（ａ）と図５（ｂ）の中間的な特性が実現される。各ダイオードＤ１〜Ｄ６として、オン電圧を低くできるショットキダイオードを用いると、帰還回路８０によって実現される電圧電流特性の自由度を高くすることができ、所望の電圧電流特性を実現することができる。
【００６１】
図６は、電流制御回路４０の構成を示す回路図である。
【００６２】
図６（ａ）及び図６（ｂ）は、いずれも電流制御回路４０を抵抗成分で実現したものであり、これによって電流制限を行ったときの不揮発性メモリ素子３０の動作の評価に用いることができる。図６（ａ）では、抵抗そのものによって実現されており、図６（ｂ）ではトランジスタのオン抵抗によって実現されている。図６（ｂ）の構成の場合、制御信号入力４３からゲートに信号を加えることで、電流制限の程度を変えた評価を容易に行うことができる。
【００６３】
また、図６（ｃ）は、電流制御回路４０をＣＭＯＳアナログスイッチで実現したものであり、図６（ｂ）の場合よりも線形に近い可変電流制限素子として用いることができる。
【００６４】
また、電流制御回路４０は、図６に示されるような異なる回路構成の中から任意に選択可能に、或いは、これらを組み合わせて実現されるものとしても良い。このとき、図６（ａ）〜（ｃ）の他、短絡状態（図６（ｄ））の選択も可能であるものとしても良い。電流制御回路４０を短絡状態とすることで、不揮発性メモリ素子３０の単体動作の評価に用いることができるとともに、図６（ａ）〜（ｃ）の各回路の場合との比較を行うことができる。
【００６５】
図７は、図６に示される電流制御回路を複数備える構成を概念的に示した回路ブロック図である。図７において、Ｚ１〜Ｚ３は図６に示される一電流制御回路を、Ｓ１〜Ｓ３はＺ１〜Ｚ３の選択用スイッチを表す。
【００６６】
すなわち、図７（ａ）に示されるように電流制御回路４０を並列に複数並べて構成されるものとしても構わないし、図７（ｂ）に示されるように電流制御回路４０を直列に複数並べて構成されるものとしても構わない。ここで、Ｚ１〜Ｚ３を、それぞれ異なる電流制御回路とし、外部から制御信号入力端子４３に対して与えられる制御信号に基づいてスイッチＳ１〜Ｓ３が制御されることで、制御信号に基づいて電流制御回路４０が特定されるため、多彩な電流制限を用いた評価が可能となる。なお、図７中のスイッチはリレーでも良いし、電子デバイスからなるスイッチでも良い。また、図７では直列、並列のいずれの場合も段数が３段の接続例が示されているが、これは一例であって、段数は３に限定されるものではない。
【００６７】
以上、本発明装置によれば、電圧バッファ２０からの低インピーダンス出力の印加電圧が不揮発性メモリ素子３０の第１端子３１に印加されるため、不揮発性メモリ素子３０の抵抗値が低い場合（例えば低抵抗状態）であっても、信号発生器１０の出力インピーダンスの影響を受けることなく、第１端子３１に特性評価ための所望の電圧を印加することができる。
【００６８】
そして、電流制御回路４０によって不揮発性メモリ素子３０（第３線路７２）を流れる電流量の制御が可能であるとともに、電流制御回路４０の第２端子４２と接続されている電流電圧変換器５０の入力端子５１の電位を所定電位に設定可能な構成であるため、電流制御回路４０によって電流量の制御が行われた場合においても、不揮発性メモリ素子３０と電流制御回路４０の直列回路の両端に印加される電圧は一定の電圧に保たれる。これにより、電流制御回路４０が示す電流電圧特性と不揮発性メモリ素子３０が示す抵抗値との抵抗比によって分圧されることで一意に定められる電圧が不揮発性メモリ素子３０の両端（第１端子３１と第２端子３２の間）に印加されることとなり、電流量の制御によって、不揮発性メモリ素子３０の両端に印加される電圧を間接的に制御することで、不揮発性メモリ素子３０の特性の評価を行うことができる。
【００６９】
すなわち、信号発生器１０から評価用電圧信号を出力するとともに、電流制御回路４０によって電流量を制御することで、不揮発性メモリ素子３０の両端に意図した電圧が印加され、この印加後の不揮発性メモリ素子３０を流れる電流を電流電圧変換器５０によって電圧に変換してオシロスコープ６０に送ることで、オシロスコープ６０によって不揮発性メモリ素子３０を流れる電流波形を取得することができる。これにより、オシロスコープ６０によって取得されたデータを解析することで、不揮発性メモリ素子３０の電気的特性を正しく評価することができる。
【００７０】
なお、上述した本発明装置１を、微小電流計測が可能な直流電流電圧計測機器と併用することで、さらに詳細な評価を可能にすることができる。
【００７１】
図８は、直流計測と併用が可能なシステムの一構成例を示すブロック図である。図８に示される本システム構成例では、電圧バッファ２０の出力端子２１と不揮発性メモリ素子３０の第１端子３１との間に切換スイッチ９１を、電流制御回路４０の第２端子４２と電流電圧変換器５０の入力端子５１との間に切換スイッチ９２をそれぞれ介装するとともに、両切換スイッチが直流電流電圧計測機器９３を介して接続される構成である。
【００７２】
かかる構成とすることで、切換スイッチ９１及び９２を適宜操作することで、不揮発性メモリ素子３０に対して、信号発生器１０から出力されるパルス電圧と、直流電流電圧計測機器９３から出力される直流電圧との双方の電圧を印加することができ、これら双方の電圧が印加されたときの不揮発性メモリ素子３０の電気的特性を評価することができる。これによって、不揮発性メモリ素子３０の電気的特性の更に詳細な評価が可能となる。
【００７３】
なお、図８に示されるようなシステム構成例の場合、電圧バッファ２０の出力端子２１と不揮発性メモリ素子３０の第１端子３１との間に存する（スイッチ９１を含む）電気的経路を第２線路７１と見なし、電流制御回路４０の第２端子４２と電流電圧変換器５０の入力端子５１との間に存する（スイッチ９２を含む）電気的経路を第４線路７３と見なすことができる。図８の構成例は一例であって、他のシステム構成例であっても構わない。
【図面の簡単な説明】
【００７４】
【図１】本発明に係る電気的特性評価装置の概略的構成を示すブロック図
【図２】本発明に係る電気的特性評価装置の概略的構成を示す別のブロック図
【図３】本発明に係る電気的特性評価装置が備える電圧バッファの一構成例を示すブロック図
【図４】本発明に係る電気的特性評価装置が備える電圧ー電流変換器の一構成例を示す回路図
【図５】本発明に係る電気的特性評価装置が備える電圧ー電流変換器が備える帰還回路の一構成例を示す回路図及びその電圧電流特性
【図６】本発明に係る電気的特性評価装置が備える電流制御回路の一構成例を示す回路図
【図７】本発明に係る電気的特性評価装置が備える電流制御回路の一構成例を示す回路ブロック図
【図８】本発明に係る電気的特性評価装置を含むシステム構成例を示す別のブロック図
【符号の説明】
【００７５】
１：    本発明に係る電気的特性評価装置
１０：    信号発生器
１１：    信号発生器の出力端子
２０：    電圧バッファ
２１：    電圧バッファの入力端子
２２：    電圧バッファの出力端子
３０：    不揮発性メモリ素子
３１：    不揮発性メモリ素子の第１端子
３２：    不揮発性メモリ素子の第２端子
４０：    電流制御回路
４１：    電流制御回路の第１端子
４２：    電流制御回路の第２端子
４３：    電流制御回路の制御信号入力端子
５０：    電流電圧変換器
５１：    電流電圧変換器の入力端子
５２：    電流電圧変換器の出力端子
５３：    電流電圧変換器の制御信号入力端子
６０：    出力装置（デジタルオシロスコープ）
７０：    第１線路
７１：    第２線路
７２：    第３線路
７３：    第４線路
７４：    第５線路
８０：    帰還回路
９１：    切換スイッチ
９２：    切替スイッチ
９３：    直流電流電圧計測機器
【図１】
2008269725.tif 000003
【図２】
2008269725.tif 000004
【図３】
2008269725.tif 000005
【図４】
2008269725.tif 000006
【図５】
2008269725.tif 000007
【図６】
2008269725.tif 000008
【図７】
2008269725.tif 000009
【図８】
2008269725.tif 000010