(57)【要約】【課題】  基板上にＺｎＴｅを成膜した半導体において、ドーパントとして一般的な不純物を用いた場合であっても、キャリア濃度が高い半導体の製造方法を提供するものである。【解決手段】  基板１ａ上にｐ型ＺｎＴｅ薄膜１ｂを成膜した被処理基板１を、熱処理装置２の処理室３内で、ガス導入口５から導入したＺｎＴｅと反応しない気体の雰囲気中において、成膜処理工程における成膜温度以下で電気炉４によって熱処理する。【選択図】        図１
2008047731.tif 000002
【特許請求の範囲】
【請求項１】
基板上にｐ型又はｎ型のテルル化亜鉛を成膜する成膜処理工程と、
前記テルル化亜鉛を成膜した基板を、当該テルル化亜鉛と反応しない気体の雰囲気中において、アニールする熱処理工程と、
を備えたことを特徴とする半導体の製造方法。
【請求項２】
前記請求項１に記載の半導体の製造方法において、
前記熱処理工程における熱処理温度が、前記成膜処理工程における成膜温度以下とすることを特徴とする半導体の製造方法。
【請求項３】
前記請求項１又は２に記載の半導体の製造方法において、
前記テルル化亜鉛は、ｐ型のテルル化亜鉛であることを特徴とする半導体の製造方法。
【請求項４】
前記請求項３に記載の半導体の製造方法において、
前記テルル化亜鉛は、有機金属気相成長法により成長した燐をドープしたｐ型テルル化亜鉛であることを特徴とする半導体の製造方法。
【請求項５】
前記請求項１乃至４のいずれかに記載の半導体の製造方法において、
前記成膜処理工程における基板上に成膜したテルル化亜鉛薄膜は、当該基板から表面に向かって正孔濃度又は電子濃度が減少する複数の層からなり、
前記テルル化亜鉛薄膜に、前記正孔濃度又は電子濃度を希釈化する不純物を表面から熱拡散させる熱拡散処理工程と、を備えたことを特徴とする半導体の製造方法。
【請求項６】
前記請求項５に記載の半導体の製造方法において、
前記テルル化亜鉛は、p型のテルル化亜鉛であり、
前記不純物はアルミニウムであることを特徴とする半導体の製造方法。
【請求項７】
前記請求項１に記載の半導体の製造方法において、
前記成膜処理工程における基板上に成膜したｐ型のテルル化亜鉛薄膜は、当該基板から表面に向かって正孔濃度が減少する複数の層からなり、
前記熱処理工程におけるテルル化亜鉛と反応しない気体は、窒素、水素、ヘリウム又はアルゴンであり、
前記熱処理工程前に、前記テルル化亜鉛薄膜の表面に、アルミニウムを成膜することを特徴とする半導体の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、発光ダイオードやレーザダイオードなどの光電変換機能素子を製造するための半導体の製造方法に関し、特に、ｐ型又はｎ型のテルル化亜鉛（以下、ＺｎＴｅと称す）薄膜の製造方法に関する。
【背景技術】
【０００２】
従来のｐ型ＩＩ−ＶＩ族化合物半導体の作製方法においては、ＩＩ−ＶＩ族化合物半導体の成長時にＩＩ−ＶＩ族化合物半導体中にアクセプタ不純物としての窒素原子とともに取り込まれた水素原子と窒素原子との結合を切断してこの水素原子を水素分子として外部に放出するために、６５０〜８５０℃の温度で熱処理を行なうようにしている。また、この熱処理時にＩＩ−ＶＩ族化合物半導体の構成元素が蒸発したり、面荒れが生じたりするのを防止するために、ＩＩ−ＶＩ族化合物半導体を構成するＩＩ族元素及びＶＩ族元素のうちの蒸気圧が最も高いＩＩ族元素又はＶＩ族元素を少なくとも含むガス雰囲気中においてこの熱処理を行なうようにしている（例えば、特許文献１参照）。
【０００３】
また、本願発明に係るＺｎＴｅ薄膜の製造方法とは、対象となる原料ガスが異なるのであるが、従来の窒化物半導体の作製方法においては、Ｉｎ，Ｇａ，Ｍｇをそれぞれ含んだ有機金属とアンモニアガスを原料ガスとし、窒素ガスをキャリアガスとした有機金属気相成長法を用いて、サファイア基板上に５５０℃にて成長させた２０ｎｍのＡｌＮバッファー層を設け、ＡｌＮバッファー層上に１０００℃にて成長させた１１００ｎｍのＧａＮバッファー層を設け、ＧａＮバッファー層上に成長温度を７８０℃として成長させ、窒素雰囲気において５００℃以上での熱処理を行なって成長中にＩｎＧａＮ内に取りこまれた水素原子を取り出したＭｇドープＩｎＧａＮ層を設けたｐ型の窒化物半導体がある（例えば、特許文献２）。
【特許文献１】特開平０８−１３０１８８号公報（第７頁右欄第６行−第２２行、図４）
【特許文献２】特開２００１−１１９０１３号公報（第４頁左欄第５行−第３９行、図１、図２）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の半導体の作製方法は、キャリア濃度が十分に高いｐ型ＩＩ−ＶＩ族化合物半導体を得るために、ｐ型ドーパントとして、少なくとも一つの窒素原子を含み、その窒素原子に分子量が少なくとも１２よりも大きい少なくとも二つの基が結合している有機化合物を用いている。このために、アクセプタ不純物としての窒素原子とともに取り込まれた水素原子と窒素原子との結合を削除してこの水素原子を水素分子として外部に放出させる必要が生じ、６５０〜８５０℃の高い温度で熱処理が必要となり、さらには、ＩＩ−ＶＩ族化合物半導体を構成するＩＩ族元素及びＶＩ族元素のうちの蒸気圧が最も高いＩＩ族元素又はＶＩ族元素を少なくとも含むガス雰囲気中において、熱処理を行なわなくてはならないという問題点があった。
【０００５】
この発明は、上述のような課題を解決するためになされたもので、基板上にＺｎＴｅを成膜した半導体において、ドーパントとして一般的な不純物を用いた場合であっても、キャリア濃度が高い半導体の製造方法を提供するものである。
【課題を解決するための手段】
【０００６】
この発明に係る半導体の製造方法においては、基板上にｐ型又はｎ型のテルル化亜鉛を成膜する成膜処理工程と、前記テルル化亜鉛を成膜した基板を、当該テルル化亜鉛と反応しない気体の雰囲気中において、アニールする熱処理工程と、を備えたものである。
【０００７】
また、この発明に係る半導体の製造方法においては、必要に応じて、熱処理工程における熱処理温度が、前記成膜処理工程における成膜温度以下とするものである。
また、この発明に係る半導体の製造方法においては、必要に応じて、テルル化亜鉛は、ｐ型のテルル化亜鉛である。
また、この発明に係る半導体の製造方法においては、必要に応じて、テルル化亜鉛は、有機金属気相成長法により成長した燐をドープしたｐ型テルル化亜鉛である。
【０００８】
また、この発明に係る半導体の製造方法においては、必要に応じて、成膜処理工程における基板上に成膜したテルル化亜鉛薄膜は、当該基板から表面に向かって正孔濃度又は電子濃度が減少する複数の層からなり、前記テルル化亜鉛薄膜に、前記正孔濃度又は電子濃度を希釈化する不純物を表面から熱拡散させる熱拡散処理工程とを備えたものである。
また、この発明に係る半導体の製造方法においては、必要に応じて、テルル化亜鉛は、p型のテルル化亜鉛であり、前記不純物はアルミニウムである。
【０００９】
また、この発明に係る半導体の製造方法においては、必要に応じて、成膜処理工程における基板上に成膜したｐ型のテルル化亜鉛薄膜は、当該基板から表面に向かって正孔濃度が減少する複数の層からなり、前記熱処理工程におけるテルル化亜鉛と反応しない気体は、窒素、水素、ヘリウム又はアルゴンであり、前記熱処理工程前に、前記テルル化亜鉛薄膜の表面に、アルミニウムを成膜するものである。
【発明の効果】
【００１０】
この発明に係る半導体の製造方法においては、基板上にｐ型又はｎ型のテルル化亜鉛を成膜する成膜処理工程と、前記テルル化亜鉛を成膜した基板を、当該テルル化亜鉛と反応しない気体の雰囲気中において、アニールする熱処理工程と、を備えたことにより、熱処理を行なわないＺｎＴｅ薄膜と比較して、キャリア濃度及びフォトルミネッセンス強度（発光強度）を高めることができる。
【００１１】
また、この発明に係る半導体の製造方法においては、必要に応じて、熱処理工程における熱処理温度が、前記成膜処理工程における成膜温度以下とすることにより、熱処理工程時に、ＺｎＴｅ薄膜の構成元素が蒸発したり、面荒れが生じたりするのを防止することができる。
【００１２】
また、この発明に係る半導体の製造方法においては、必要に応じて、テルル化亜鉛は、ｐ型のテルル化亜鉛であることにより、自己補償効果や残留不純物の作用により、伝導型の制御が困難であるｎ型ＺｎＴｅの薄膜と比較して、容易に基板上に作製することができる。
【００１３】
また、この発明に係る半導体の製造方法においては、必要に応じて、テルル化亜鉛は、有機金属気相成長法により成長した燐をドープしたｐ型テルル化亜鉛であることにより、高品質な結晶作製に有利であり、かつ量産性に優れている。
【００１４】
また、この発明に係る半導体の製造方法においては、必要に応じて、成膜処理工程における基板上に成膜したテルル化亜鉛薄膜は、当該基板から表面に向かって正孔濃度又は電子濃度が減少する複数の層からなり、前記テルル化亜鉛薄膜に、前記正孔濃度又は電子濃度を希釈化する不純物を表面から熱拡散させる熱拡散処理工程とを備えたものであることにより、急峻な不純物分布を有する半導体層を形成することができ、発光デバイスなどの電子デバイスを作製する上で、高性能化に繋げることができる。また、他の薄膜作製法と比較して、容易に基板上に作製することができる。
【００１５】
また、この発明に係る半導体の製造方法においては、必要に応じて、テルル化亜鉛は、p型のテルル化亜鉛であり、前記不純物はアルミニウムであることにより、他の薄膜作製法と比較して、容易に基板上に作製することができる。
【００１６】
また、この発明に係る半導体の製造方法においては、必要に応じて、成膜処理工程における基板上に成膜したｐ型のテルル化亜鉛薄膜は、当該基板から表面に向かって正孔濃度が減少する複数の層からなり、前記熱処理工程におけるテルル化亜鉛と反応しない気体は、窒素、水素、ヘリウム又はアルゴンであり、前記熱処理工程前に、前記テルル化亜鉛薄膜の表面に、アルミニウムを成膜することにより、熱拡散処理工程に熱処理工程を兼ね、製造工程を削減することができる。
【発明を実施するための最良の形態】
【００１７】
（本発明の第１の実施形態）
図１はこの発明を実施するための第１の実施形態において用いる熱処理装置を示す概略構成図、図２は熱処理時間が一定の熱処理によるＺｎＴｅ薄膜の電気的特性の変化を示すグラフ、図３は熱処理時間が一定の熱処理によるＺｎＴｅ薄膜の室温でのフォトルミネッセンススペクトルの変化を示す室温フォトルミネッセンス特性図、図４は熱処理温度が一定の熱処理によるＺｎＴｅ薄膜の室温でのフォトルミネッセンススペクトルの変化を示す室温フォトルミネッセンス特性図、図５は熱処理温度が一定の熱処理によるＺｎＴｅ薄膜の４．２Ｋでのフォトルミネッセンススペクトルの変化を示すフォトルミネッセンス特性図、図６は図５に示す特性図のうち波長域５２０〜５４０ｎｍを拡大した特性図である。
【００１８】
図１において、被処理基板１は、分子線エピキシャル成長法や有機金属気相成長法などを用いて、基板１ａ上にＺｎＴｅ薄膜１ｂを成長させたものである。基板１ａとしては、ＺｎＴｅ基板のほか、ガリウム砒素（ＧａＡｓ）基板、インジウム燐（ＩｎＰ）基板、シリコン（Ｓｉ）基板、サファイア基板及び炭化ケイ素（ＳｉＣ）基板などが用いられる。
【００１９】
また、ＺｎＴｅ薄膜１ｂにおいて、Ｚｎの原料ガスとしては、Ｚｎを含有し、分子線エピキシャル成長法や有機金属気相成長法などによってＺｎＴｅを成膜できるのであれば、特に限定されるものではなく、ジメチル亜鉛（ＤＭＺｎ）、ジエチル亜鉛（ＤＥＺｎ）、及びジエチル亜鉛トリエチルアミン（ＤＭＺｎ−ＴＥＮ）などが挙げられる。
【００２０】
また、Ｔｅの原料ガスとしても、Ｔｅを含有し、分子線エピキシャル成長法や有機金属気相成長法などによってＺｎＴｅを成膜できるのであれば、特に限定されるものではなく、ジエチルテルル（ＤＥＴｅ）、ダイアリルテルル（ＤＡＴｅ）、及びダイイソプロピルテルル（ＤｉＰＴｅ）などが挙げられる。
【００２１】
さらに、ｐ型ドーパントとして、砒素（Ａｓ）、アンチモン（Ｓｂ）、燐（Ｐ）、リチウム（Ｌｉ）、窒素（Ｎ）などが挙げられ、ｎ型ドーパントとして、アルミニウム（Ａｌ）、塩素（Ｃｌ）などが挙げられる。
【００２２】
なお、この第１の実施形態における被処理基板１は、Ｚｎの原料ガスであるジメチル亜鉛（ＤＭＺｎ）と、Ｔｅの原料ガスであるジエチルテルル（ＤＥＴｅ）と、ｐ型ドーパントである燐（Ｐ）を構成元素として含むドーピングガスとを導入したチャンバー内で、有機金属気相成長法を用いて、基板１ａであるＺｎＴｅ単結晶基板上にｐ型ＺｎＴｅ薄膜１ｂを成長させた半導体であるが、この基板１ａ、原料ガス及びドーパント並びに有機金属気相成長法を用いることに限られるものではなく、従来の成膜処理工程によってＺｎＴｅが成膜された基板であればよい。
【００２３】
熱処理装置２は、処理室３である石英管内を、電気炉４によって被処理基板１を後述する熱処理工程でアニールする温度（以下、熱処理温度と称す）に達するまで加熱したうえで、長時間、処理室３内を熱処理温度に保つことができる。また、処理室３内を、ＺｎＴｅと反応しない気体の雰囲気にするために、ガス導入口５からＺｎＴｅと反応しない気体を導入する。また、排気口６から不要な気体を排気する。
【００２４】
つぎに、この発明の第１の実施形態における熱処理工程について説明する。
まず、ＺｎＴｅと反応しない気体を、ガス導入口５から処理室３内に導入する。ここで、ＺｎＴｅと反応しない気体とは、ヘリウム、ネオン、アルゴン、クリプトン、キセノン又はラドンのような希ガスや、窒素などの不活性ガスであり、この第１の実施形態においては、窒素を使用している。
【００２５】
また、処理室３内に導入するＺｎＴｅと反応しない気体は、排気口６から排気することなく処理室３内に密閉状態で、被処理基板１に対して熱処理を行なってもよいし、排気口６から排気することで、ガス導入口５から導入し排気口６から排出するフロー状態で、被処理基板１に対して熱処理を行なってもよい。
【００２６】
つぎに、電気炉４によって処理室３内を熱処理温度に達するまで加熱し、処理室３内が熱処理温度を保つように制御する。ここで、熱処理温度は、前述した成膜処理工程における基板１ａ上にＺｎＴｅを成膜する温度（以下、成膜温度と称す）以下、すなわち、ＺｎＴｅの薄膜成長時における加熱した基板１ａの温度を上限として制御している。なお、この第１の実施形態においては、熱処理温度の上限を５００℃しているが、ｐ型ＺｎＴｅ薄膜１ｂの構成元素が蒸発したり、面荒れが生じたりするのを防止することができるのであれば、熱処理温度の上限が５００℃に限られるものではない。
【００２７】
また、処理室３内にＺｎＴｅと反応しない気体を導入し始めるタイミングと、処理室３内を加熱し始めるタイミングとは、前後を逆にしてもよいし、処理室３内の加熱と気体の導入とを同時に行なっても構わない。
【００２８】
つぎに、被処理基板１を処理室３内の図示しない台座に移載する。
そして、処理室３内は、ＺｎＴｅと反応しない気体（この第１の実施形態では、窒素）の雰囲気中で、成膜温度以下（この第１の実施形態では、５００℃以下）で、常圧又は加圧状態（この第１の実施形態では、大気圧）であり、所定の時間だけ、被処理基板１を処理室３内に載置しておく。
【００２９】
なお、処理室３内が減圧状態の場合には、ＺｎＴｅは薄膜の表面から原子が蒸発し抜けていく現象が生じるので、処理室３内は常圧又は加圧状態とすることが好ましい。また、処理室３内を高い加圧状態とすると熱処理装置２の取り扱いが困難となるので、処理室３内を常圧状態とすることがより好ましい。
【００３０】
つぎに、この発明の第１の実施形態における製造方法によって作製したｐ型ＺｎＴｅ薄膜の作用効果ついて説明する。表１は、被処理基板１に対して熱処理を行なう時間（以下、熱処理時間と称す）を３０分として一定とし、熱処理温度を、熱処理なし、３００℃、４００℃又は５００℃として、それぞれ熱処理を行なった場合における、ｐ型ＺｎＴｅ薄膜のキャリア濃度、抵抗率及び移動度を測定した結果を示したものである。
【００３１】
【表１】
2008047731.tif 000003
【００３２】
また、表１をもとに、ｐ型ＺｎＴｅ薄膜の電気的特性の変化を示すグラフを図２に示す。なお、図２において、丸（○）がキャリア濃度の値、三角（△）が抵抗率の値、四角（□）が移動度の値をそれぞれ示している。
また、被処理基板１に対して、熱処理時間を３０分として一定とし、熱処理温度を、熱処理なし、３００℃、４００℃、５００℃、６００℃、７００℃又は８００℃として、それぞれ熱処理を行なった場合における、ｐ型ＺｎＴｅ薄膜の室温で測定したフォトルミネッセンススペクトルの変化を示すグラフを図３に示す。なお、図３においては、各熱処理温度におけるフォトルミネッセンス強度の比較を容易にするために、各熱処理温度におけるフォトルミネッセンス強度の値を縦軸に沿って平行移動しており、フォトルミネッセンス強度は各熱処理温度における最高値から最低値までの差を比較した。
【００３３】
表１並びに図２及び図３に示すように、熱処理温度の増加に伴って、キャリア濃度及びフォトルミネッセンス強度が顕著に増加し、熱処理温度が５００℃より高くなると、熱処理温度が５００℃の場合におけるフォトルミネッセンス強度に対して、フォトルミネッセンス強度が減少していることがわかる。具体的には、熱処理なしの従来のｐ型ＺｎＴｅ薄膜においては、キャリア濃度が１．８７×１０17ｃｍ-3で、室温でのフォトルミネッセンス強度が１２０であるに対して、５００℃の熱処理を行なった本発明に係るｐ型ＺｎＴｅ薄膜においては、キャリア濃度が１．０９×１０18ｃｍ-3で、室温でのフォトルミネッセンス強度が１１３０となり、約１０倍のキャリア濃度及びフォトルミネッセンス強度の向上がみられた。このように、熱処理時間が一定であれば、成膜温度を上限として、ｐ型ＺｎＴｅ薄膜に対する熱処理温度を上昇させるほど、エピタキシャル膜の品質を向上させることができる。
【００３４】
なお、成膜温度より高い熱処理温度であっても、熱処理なしの従来のｐ型ＺｎＴｅ薄膜と比較して、フォトルミネッセンス強度を向上させることができるのであるが、ｐ型ＺｎＴｅ薄膜１ｂの構成元素が蒸発したり、面荒れが生じたりするのを防止するためにも、成膜温度より低い熱処理温度で熱処理を行なうことが好ましい。また、成膜温度とほぼ同一の熱処理温度で熱処理を行なうことが、熱処理時間が一定の場合に、最高値から最低値までの差が最大となるフォトルミネッセンス強度を得ることができるのでより好ましい。
【００３５】
なお、ｐ型ＺｎＴｅ薄膜の抵抗率については、キャリア濃度が増加したということは、電荷を運ぶキャリアが増えたということであり、熱処理を行なうことにより減少している。また、ｐ型ＺｎＴｅ薄膜の移動度については、通常はキャリア濃度が増加すると移動度が減少するのであるが、移動度がほとんど変化していないことがわかる。
【００３６】
つぎに、被処理基板１に対して、熱処理温度を４２０℃として一定とし、熱処理時間を、０分（熱処理なし）、１０分、２０分、３０分、１時間、２時間、３時間又は４時間として、それぞれ熱処理を行なった場合における、ｐ型ＺｎＴｅ薄膜の室温で測定したフォトルミネッセンススペクトルの変化を示すグラフを図４に示す。なお、図４においては、各熱処理時間におけるフォトルミネッセンス強度の比較を容易にするために、各熱処理時間におけるフォトルミネッセンス強度の値を縦軸に沿って平行移動している。図４に示すように、波長５４９ｎｍ付近に発光帯が顕在し、熱処理時間が長くなるにつれて、ｐ型ＺｎＴｅ薄膜の室温でのフォトルミネッセンス強度が向上していることがわかる。このように、ｐ型ＺｎＴｅ薄膜に対する熱処理時間を延長させるほど、エピタキシャル膜の品質を向上させることができる。
【００３７】
また、被処理基板１に対して、熱処理温度を４２０℃として一定とし、熱処理時間を、０分（熱処理なし）、１０分、２０分、３０分、１時間、２時間、３時間又は４時間として、それぞれ熱処理を行なった場合における、ｐ型ＺｎＴｅ薄膜の４．２Ｋ（液体ヘリウム温度）で測定したフォトルミネッセンススペクトルの変化を示すグラフを図５に示す。また、図５における５２０〜５４０ｎｍの波長域について拡大したグラフを図６に示す。なお、図５及び図６においては、各熱処理時間におけるフォトルミネッセンス強度の比較を容易にするために、各熱処理時間におけるフォトルミネッセンス強度の値を縦軸に沿って平行移動している。また、図５及び図６のおいて、ＤＡＰ発光はドナーとアクセプタの対発光、ＦＢ発光はアクセプタの発光、Ｉａ発光はアクセプタ束縛励起子発光をそれぞれ示している。
【００３８】
なお、本願発明者は、この発明の第１の実施形態における熱処理工程によって、飛躍的にキャリア濃度及びフォトルミネッセンス強度の向上が見られた本発明のメカニズムについて、図５及び図６の結果を考察することで、以下のように推測した。
【００３９】
図５及び図６に示すように、熱処理時間が０分（熱処理なし）の場合には、ＤＡＰの発光が現われており、ｐ型ＺｎＴｅ薄膜１ｂ中に、ドナーとアクセプタとが共存していることがわかる。
【００４０】
ここで、ＴｅはＶＩ族で、燐（Ｐ）はＶ族であり、ＶＩ族のＴｅの格子位置にＶ族の燐（Ｐ）が入ると、電子が１個不足するために、燐（Ｐ）がアクセプタとして機能する。また、ｐ型ＺｎＴｅ薄膜１ｂは、成膜処理工程において、Ｚｎ及びＴｅの原料ガスを基板１ａ上に吹き付け、ＺｎとＴｅとが反応して化合物となって基板１ａ上に積層されることになるが、ＺｎとＴｅとが正規の格子位置からずれて配置される場合がある。この場合に、ＺｎＴｅに燐（Ｐ）をドープすると、燐（Ｐ）が正規のアクセプタの格子位置に入らないために、燐（Ｐ）がアクセプタとして機能する格子位置だけでなく、ドナーとして機能する格子位置に入ることとなる。これにより、ｐ型ＺｎＴｅ薄膜１ｂ中に、ドナーとアクセプタとが共存することになり、ＤＡＰ発光が現われることになる。
【００４１】
また、図５及び図６に示すように、熱処理時間を長くしていくと、ＤＡＰ発光の位置が短波長側に推移し、熱処理時間が１時間では、ＤＡＰ発光が存在せず、ＦＢ発光が現われている。これは、正規のアクセプタの格子位置に配置されていない燐（Ｐ）が、外部から熱を加えられることによって、正規のアクセプタの格子位置に入ることとなり、ｐ型ＺｎＴｅ薄膜中に、ドナーが存在しなくなりアクセプタだけになったためである。これにより、正規の格子位置であれば現われる発光ピークが存在することとなった。
【００４２】
したがって、熱処理なしの従来のｐ型ＺｎＴｅ薄膜では、正規のアクセプタの格子位置に配置していない燐（Ｐ）が存在したために、ｐ型ＺｎＴｅ薄膜中の全ての燐（Ｐ）がアクセプタとしての機能を果たすことができなかったのであるが、熱処理を行なうことで、正規のアクセプタの格子位置に配置していない燐（Ｐ）を、正規のアクセプタの格子位置に移動させるができ、アクセプタとして機能する燐（Ｐ）の数を、従来のｐ型ＺｎＴｅ薄膜と比較して増加させることができたと考えられる。
【００４３】
以上のように、この発明の第１の実施形態においては、ｐ型ＺｎＴｅ薄膜に熱処理を行なうことで、キャリア濃度及びフォトルミネッセンス強度を増加させることができる。すなわち、キャリア濃度が増加することは、直列抵抗を低下させることであり、フォトルミネッセンス強度が増加することは、非発光再結合中心を減少させることでもある。したがって、この発明の第１の実施形態に係るｐ型ＺｎＴｅ薄膜を用いた光電変換機能素子の発光効率を向上させることができる。
【００４４】
（本発明の第２の実施形態）
図７はこの発明を実施するための第２の実施形態における半導体の積層構造を説明するための断面図、図８はこの発明を実施するための第２の実施形態における半導体のアルミニウム不純物の濃度分布を示すグラフである。図７において、図１と同じ符号は、同一または相当部分を示し、その説明を省略する。
【００４５】
この第２の実施形態においては、ＺｎＴｅ薄膜が複数層からなり、熱拡散処理工程を行なうところのみが実施の形態１と異なるところであり、後述する熱拡散処理工程による作用効果以外は、実施の形態１と同様の作用効果を奏する。
【００４６】
図７において、被処理基板１は、前述した従来の成膜処理工程によって、ＺｎＴｅ基板１０上に、第１のｐ型ＺｎＴｅ薄膜１１ａ及び第２のｐ型ＺｎＴｅ薄膜１１ｂを順次成膜し、前述した熱処理工程で熱処理を行なったものである。
【００４７】
第２のｐ型ＺｎＴｅ薄膜１１ｂは、第１のｐ型ＺｎＴｅ薄膜１１ａと比較して正孔濃度が低い薄膜であり、第１のｐ型ＺｎＴｅ薄膜１１ａの正孔濃度Ｘ［ｃｍ-3］は、所望の界面アルミニウム不純物濃度と一致させている。
【００４８】
つぎに、この発明の第２の実施形態における熱拡散処理工程について説明する。
まず、図７に示した被処理基板１の表面に、真空蒸着法又はスパッタ法などの各種の薄膜作製法により、１０ｎｍ以上の膜厚を有するＡｌ薄膜を堆積する。
つぎに、Ａｌ薄膜を堆積した被処理基板１を電気炉の処理室内に設置し、窒素、水素、ヘリウム又はアルゴンなどの雰囲気中で、４００〜６００℃の温度下において、任意の時間をかけて熱拡散を行なう。
【００４９】
ここで、熱拡散の処理温度及び時間は、第１のｐ型ＺｎＴｅ薄膜１１ａ及び第２のｐ型ＺｎＴｅ薄膜１１ｂの膜厚、並びに第１のｐ型ＺｎＴｅ薄膜１１ａの正孔濃度に依存し、熱拡散終了後の第１のｐ型ＺｎＴｅ薄膜１１ａと第２のｐ型ＺｎＴｅ薄膜１１ｂとの界面におけるアルミニウム不純物濃度が、第１のｐ型ＺｎＴｅ薄膜１１ａの正孔濃度を上回るような条件に設定する必要がある。
【００５０】
つぎに、このような条件下で作製した被処理基板１におけるアルミニウム不純物の濃度プロファイルを図８に示す。
通常の半導体シリコン等では、表面濃度が常に一定の条件下で不純物の熱拡散を行なった場合には、その不純物の深さ分布は、図８の二点鎖線で示す補誤差関数（ｅｒｆｃ関数）に従うことになる。
【００５１】
しかしながら、図７に示す構造を有する被処理基板１にアルミニウム不純物の熱拡散を施した場合には、図８の実線に示すように、第１のｐ型ＺｎＴｅ薄膜１１ａの正孔濃度Ｘ［ｃｍ-3］とアルミニウム不純物濃度とが一致する深さＹを境にして、非常に急峻なアルミニウム不純物分布を形成できる。なお、界面におけるアルミニウム不純物濃度は、第１のｐ型ＺｎＴｅ薄膜１１ａの正孔濃度Ｘ［ｃｍ-3］とほぼ一致する。
【００５２】
このような急峻なアルミニウム不純物分布が形成できる要因は、深さＹを境にして、被処理基板１の表面側はアルミニウム不純物（ドナー）濃度が高いのでｎ型となり、ＺｎＴｅ基板１０側は正孔濃度が高いｐ型となっており、この界面にｐｎ接合の拡散電位が生じている。
【００５３】
熱拡散によってＺｎＴｅ内に導入されるＡｌ原子は、イオンの状態で拡散していると推測され、拡散電位の存在により、アルミニウム不純物の拡散が阻害されるために、この界面を境にして、ＺｎＴｅ基板１０側には拡散しにくくなり、急峻な濃度分布を形成できるものと推測される。
【００５４】
なお、発光デバイスなどの電子デバイスを作製する上で、急峻な界面を有する構造を形成することは高性能化に繋がる重要な要素であり、この第２の実施形態における半導体の製造方法は、電子デバイスを高性能化する上できわめて有効な手法であるといえる。
【００５５】
なお、この実施の形態２においては、３層構造（ＺｎＴｅ基板１０を含め）のｐ型ＺｎＴｅからなる被処理基板１を用いて、熱拡散処理工程を行なう例を示したが、この積層数に限られるものではなく、基板１ａから表面に向かって正孔濃度が減少する複数の層からなるｐ型ＺｎＴｅ薄膜１ｂであればよく、ｐ型ＺｎＴｅ薄膜１ｂに、正孔濃度を希釈化する不純物を表面から熱拡散させることで、急峻な濃度分布を形成することができる。
【００５６】
また、ｎ型のＺｎＴｅ薄膜１ｂを成膜した被処理基板１に対して、熱拡散処理工程を行なうのであれば、ｎ型ＺｎＴｅ薄膜１ｂを基板１ａから表面に向かって電子濃度が減少する複数の層とし、ｎ型ＺｎＴｅ薄膜１ｂに電子濃度を希釈化する不純物を表面から熱拡散させることで、急峻な濃度分布を形成することができる。
【００５７】
また、この第２の実施形態においては、前述した成膜処理工程及び熱処理工程を行なった被処理基板１に対して熱拡散処理工程を行なっているが、成膜処理工程の後に熱処理工程を兼ねた熱拡散処理工程を行なうことで、半導体の製造工程数を削減できる上に、第１の実施形態及び第２の実施形態と同様の作用効果を奏することができる。
【００５８】
なお、熱処理工程を兼ねた熱拡散処理工程とは、第１の実施形態において前述した成膜処理工程における基板１ａ上に成膜したｐ型ＺｎＴｅ薄膜１ｂを、基板１ａから表面に向かって正孔濃度が減少する複数の層とし、第１の実施形態において前述した熱処理工程におけるテルル化亜鉛と反応しない気体を、窒素、水素、ヘリウム又はアルゴンとし、熱処理温度を４００〜６００℃として、被処理基板１に対して熱処理工程を行なうのであるが、この熱処理工程前に、ｐ型ＺｎＴｅ薄膜１ｂの表面にアルミニウムを成膜しておくことで、熱処理工程でアルミニウム不純物がｐ型ＺｎＴｅ薄膜１ｂの表面から熱拡散することとなる。
【図面の簡単な説明】
【００５９】
【図１】この発明を実施するための第１の実施形態において用いる熱処理装置を示す概略構成図である。
【図２】熱処理時間が一定の熱処理によるＺｎＴｅ薄膜の電気的特性の変化を示すグラフである。
【図３】熱処理時間が一定の熱処理によるＺｎＴｅ薄膜の室温でのフォトルミネッセンススペクトルの変化を示す室温フォトルミネッセンス特性図である。
【図４】熱処理温度が一定の熱処理によるＺｎＴｅ薄膜の室温でのフォトルミネッセンススペクトルの変化を示す室温フォトルミネッセンス特性図である。
【図５】熱処理温度が一定の熱処理によるＺｎＴｅ薄膜の４．２Ｋでのフォトルミネッセンススペクトルの変化を示すフォトルミネッセンス特性図である。
【図６】図５に示す特性図のうち波長域５２０〜５４０ｎｍを拡大した特性図である。
【図７】この発明を実施するための第２の実施形態において半導体の積層構造を説明するための断面図である。
【図８】この発明を実施するための第２の実施形態における半導体のアルミニウム不純物の濃度分布を示すグラフである。
【符号の説明】
【００６０】
１      被処理基板
１ａ    基板
１ｂ    ＺｎＴｅ薄膜
２      熱処理装置
３      処理室
４      電気炉
５      ガス導入口
６      排気口
１０      ＺｎＴｅ基板
１１ａ    第１のｐ型ＺｎＴｅ薄膜
１１ｂ    第２のｐ型ＺｎＴｅ薄膜
【図１】
2008047731.tif 000004
【図２】
2008047731.tif 000005
【図３】
2008047731.tif 000006
【図４】
2008047731.tif 000007
【図５】
2008047731.tif 000008
【図６】
2008047731.tif 000009
【図７】
2008047731.tif 000010
【図８】
2008047731.tif 000011