(57)【要約】【課題】高い単位容量を有し、かつ、低リーク電流密度で破壊耐圧が大きなキャパシタを実現する。【解決手段】第１電極２、誘電膜３、第２電極４が順次積層され、誘電膜３が酸化ハフニウム膜と酸化タンタル膜を含む積層膜構造を有し、第１および第２電極間の印加電圧と漏れ電流との関係を示す電圧−漏れ電流特性において、印加電圧が絶縁破壊電圧より低い領域で、電圧増加に対する電流増加の傾きが全体として不連続に増加し始める開始電圧が、積層膜構造の誘電膜における酸化ハフニウム膜と酸化タンタル膜の膜厚比を変化させるときに、電界強度が３[MV/cm]以上という条件を満たす範囲で存在し、かつ、開始電圧が当該範囲以内に存在するときの膜厚比になるように、積層膜構造の層数および各層の膜材料と膜厚が決められている。【選択図】図１
2008112956.tif 000002
【特許請求の範囲】
【請求項１】
第１電極、誘電膜、第２電極が順次積層され、
前記誘電膜が酸化ハフニウム膜と酸化タンタル膜を含む積層膜構造を有し、
前記第１および第２電極間の印加電圧と漏れ電流との関係を示す電圧−漏れ電流特性において、前記印加電圧が絶縁破壊電圧より低い領域で、電圧増加に対する電流増加の傾きが全体として不連続に増加し始める開始電圧が、前記積層膜構造の誘電膜における前記酸化ハフニウム膜と前記酸化タンタル膜の膜厚比を変化させるときに、電界強度が３[MV/cm]以上という条件を満たす範囲で存在し、かつ、前記開始電圧が当該範囲以内に存在するときの前記膜厚比になるように、前記積層膜構造の層数および各層の膜材料と膜厚が決められている
キャパシタ。
【請求項２】
前記誘電膜の前記積層膜構造で、前記第１電極に接する層と前記第２電極に接する層が共に酸化ハフニウム膜からなる
請求項１に記載のキャパシタ。
【請求項３】
前記誘電膜に含まれる全ての前記酸化タンタル膜の膜厚を合計した膜厚の、前記誘電体膜の全膜厚に対する前記膜厚比が０.０５以上、０.４５以下である
請求項２に記載のキャパシタ。
【請求項４】
前記膜厚比が０.２以上、０.４５以下である
請求項３に記載のキャパシタ。
【請求項５】
前記誘電膜に含まれる全ての前記酸化ハフニウム膜の各々が、二酸化シリコン換算膜厚で１.６[nm]以上である
請求項３または４に記載のキャパシタ。
【請求項６】
前記漏れ電流がショットキー漏れ電流、ファウラー・ノードハイム型トンネル電流、プール・フレンケル（ＰＦ）電流、または、これらの複合電流であり、
前記開始電圧は、前記ＰＦ電流が増加して当該ＰＦ電流の前記漏れ電流に占める割合が支配的となる電圧範囲の下限の電圧である
請求項１に記載のキャパシタ。
【請求項７】
基板に形成されている絶縁膜上に第１電極を形成するステップと、
前記第１電極層上に、酸化ハフニウム膜と酸化タンタル膜を各々所定数含む積層膜構造を有する誘電膜を形成するステップと、
前記誘電膜上に第２電極となる導電層を形成し、当該導電層を加工するステップと、
前記第２電極周囲の前記誘電膜を、当該誘電膜に含まれる層ごとに順次除去するステップと、
を含み、
前記誘電膜を形成するステップでは、前記第１および第２電極間の印加電圧と漏れ電流との関係を示す電圧−漏れ電流特性において、前記印加電圧が絶縁破壊電圧より低い領域で、電圧増加に対する電流増加の傾きが全体として不連続に増加し始める開始電圧が、前記積層膜構造の誘電膜における前記酸化ハフニウム膜と前記酸化タンタル膜の膜厚比を変化させるときに、電界強度が３[MV/cm]以上という条件を満たす範囲で存在し、かつ、前記開始電圧が当該範囲以内に存在するときの前記膜厚比になる膜材料、膜厚、積層数で前記積層膜構造の誘電膜の各層を順次形成する
キャパシタの製造方法。
【請求項８】
半導体基板と、
半導体基板上に少なくとも一層形成されている絶縁膜と、
前記絶縁膜上に順次積層されている第１電極、誘電膜、第２電極からなるキャパシタと、
を有し、
前記誘電膜が酸化ハフニウム膜と酸化タンタル膜を含む積層膜構造を有し、
前記第１および第２電極間の印加電圧と漏れ電流との関係を示す電圧−漏れ電流特性において、前記印加電圧が絶縁破壊電圧より低い領域で、電圧増加に対する電流増加の傾きが全体として不連続に増加し始める開始電圧が、前記積層膜構造の誘電膜における前記酸化ハフニウム膜と前記酸化タンタル膜の膜厚比を変化させるときに、電界強度が３[MV/cm]以上という条件を満たす範囲で存在し、かつ、前記開始電圧が当該範囲以内に存在するときの前記膜厚比になるように、前記積層膜構造の層数および各層の膜材料と膜厚が決められている
半導体デバイス。
【請求項９】
前記第１電極と前記第２電極の少なくとも一方に、アナログの交流信号が印加されるアナログ回路の要素として、前記キャパシタを有する
請求項８に記載の半導体デバイス。
【請求項１０】
前記誘電膜の前記積層膜構造で、前記第１電極に接する層と前記第２電極に接する層が共に酸化ハフニウム膜からなる
請求項８に記載の半導体デバイス。
【請求項１１】
液晶に電界を印加する駆動基板に対向基板が重ねられ、当該２枚の基板間の画素ごとに液晶が封入されて形成されている表示部を有し、
前記駆動基板の多層配線構造内に、
データ線と、
当該データ線からの信号の液晶への印加を制御するトランジスタと、
前記液晶への印加電圧を保持する保持キャパシタと、
が形成され、
前記保持キャパシタは、第１電極、第２電極、および、当該第１および第２電極間の誘電膜により形成され、
前記誘電膜が酸化ハフニウム膜と酸化タンタル膜を含む積層膜構造を有し、
前記第１および第２電極間の印加電圧と漏れ電流との関係を示す電圧−漏れ電流特性において、前記印加電圧が絶縁破壊電圧より低い領域で、電圧増加に対する電流増加の傾きが全体として不連続に増加し始める開始電圧が、前記積層膜構造の誘電膜における前記酸化ハフニウム膜と前記酸化タンタル膜の膜厚比を変化させるときに、電界強度が３[MV/cm]以上という条件を満たす範囲で存在し、かつ、前記開始電圧が当該範囲以内に存在するときの前記膜厚比になるように、前記積層膜構造の層数および各層の膜材料と膜厚が決められている
液晶表示装置。
【請求項１２】
前記誘電膜の前記積層膜構造で、前記第１電極に接する層と前記第２電極に接する層が共に酸化ハフニウム膜からなる
請求項１１に液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、第１電極、複数の膜の積層膜構造を有する誘電膜、第２電極が順次積層されているキャパシタと、当該キャパシタの製造方法と、当該キャパシタを有する半導体デバイスおよび液晶表示装置とに関する。
【背景技術】
【０００２】
ＭＩＭ（Metal-Insulator-Metal）キャパシタの高容量化技術として、比誘電率の高いＴａ２Ｏ５が検討されているが、その物性からリーク電流特性の改善が余り進んでいない。
そこで、比誘電率はやや低くなるが、Ｉ（電流）−Ｖ（印加電圧）特性に優れるＨｆＯ２,Ａｌ２Ｏ３もしくはそれらの積層膜が検討されている。また、リーク電流特性に優れるＡｌ２Ｏ３等と、比誘電率が高いＴａ２Ｏ５との積層膜構造が検討されている。
【０００３】
現在最もポピュラーな材料であるＡｌ２Ｏ３でＴａ２Ｏ５を挟むキャパシタの誘電膜構造が知られている（例えば、非特許文献１参照）。
また、ＨｆＯ２とＡｌ２Ｏ３の複数層から成る複層構造（ラミネート構造）の誘電膜を有するキャパシタが知られている（例えば、非特許文献２,３および４参照）。
これらのキャパシタ構造ではリーク電流特性が改善される。とくに上記非特許文献２,３によれば、低電圧域のリーク電流密度は約５Ｅ−９[A/cm2]と良好な特性が得られている。
上記非特許文献４によれば、Ａｌ２Ｏ３−ＨｆＯ２−Ａｌ２Ｏ３の積層膜構造の誘電膜よりも、Ａｌ２Ｏ３(１[nm])−ＨｆＯ２(１２[nm])−Ａｌ２Ｏ３(１[nm])の繰り返しによるラミネート構造がより好ましいとし、低電圧時のリーク電流が１Ｅ−９[A/cm2]、リーク電流が急激に増加する電圧が約７[Ｖ]付近と良好な特性を得ている。
【０００４】
さらに、結晶化したＨｆＯ２とＡｌ２Ｏ３を複数積層することでリーク電流特性が改善されることが知られている（非特許文献５参照）。
また、ＨｆＯ２にＳｉを添加してＨｆＯ２のリーク電流特性を改善した上で、この膜でＴａ２Ｏ５膜を挟むキャパシタ誘電膜構造が知られている（例えば、特許文献１参照）。
【特許文献１】特開２００４−７９６８７号公報
【非特許文献１】Tsuyoshi Ishikawa et al., “high-Capacitance Cu/Ta2O5/Cu MIM Structure for SoC Applications Featuring a Single-Mask Add-on Process”, IEDM 2002
【非特許文献２】Hang Hu et al., “High performance ALD HfO2-Al2O3 Laminate MIM Capacitors for RF and Mixed Signal IC Applications”, 2003 IEDM
【非特許文献３】Shi-Jin Ding et al., “RF,DC and Reliability Characteristics ALD HfO2-Al2O3 Laminate MIM Capacitors for Si RF IC Applications”, IEEE Trans-Electron devices Vol.51 No.6,June 2004
【非特許文献４】Shi-Jin Ding et al., “Evidence and Understanding of ALD HfO2-Al2O3 Laminate MIM Capacitors Outperforming Sandwich Counterparts”, IEEE Electron devices Letter Vol.25 No.10, October 2004
【非特許文献５】Shi-Jin Ding et al.,“Evidence and Understanding of ALD HfO2-Al2O3 Laminate MIM Capacitors Outperforming Sandwich Counterparts” IEEE EDL vol.25 No.10 Oct
【発明の開示】
【発明が解決しようとする課題】
【０００５】
例えば、メモリデバイスやロジックデバイス等、または、特定の低電圧動作デバイスで上記ＭＩＭキャパシタを用いる場合、単位容量の向上に注力され、その改善効果は十分といえる。
しかし、アナログデバイス（例えばＲＦ用途）やミックスシグナルデバイス等、比較的高い電圧で使用するデバイス、ＭＩＭキャパシタを回路構成上外部端子に近い部分に用いる場合に、破壊耐圧と低リーク電流の両立が要求され、これに高い単位容量が要求されるため、これらを全て満足することは、これまでのキャパシタ構造では必ずしも十分ではない。
【０００６】
より詳細には、メモリデバイスやロジックデバイスへの応用の場合、キャパシタの印加電圧は高くても２[Ｖ]までを考慮すればよい。しかし、ミックスシグナルデバイスの場合は通常でも３[Ｖ]、信号振幅によってはその倍、更にマージンを含めると７[Ｖ]程度以上の破壊耐圧を要求されることも少なくない。
【０００７】
例えば、前述した非特許文献１,２のキャパシタにおいては、約１.７[MV/cm]付近からＰＦ伝導機構起因のリーク電流特性を示し、電流密度が急激に増加し始めている。絶縁膜の電気伝導機構には主に、ショットキー漏れ電流、ファウラー・ノードハイム型トンネル電流（ＦＮ電流）、プール・フレンケル（ＰＦ）電流などにより説明されている。絶縁膜を流れるリーク電流が急激に増加し始めるのはこれらの電気伝導機構の中で特にＰＦ電流が支配的となるためである。このリーク電流が急激に増加する開始電圧をここでは“ＰＦ電流開始電圧”と定義する。このＰＦ電流開始電圧は、例えば６[fF/μm2]をターゲットとした場合に約５.３[Ｖ]であり、３[Ｖ]電源に対しては有効ではあるが、７[Ｖ]迄、もしくは、それ以上を視野にいれた場合、満足できるものではない。
また、非特許文献３のキャパシタにおいては、単位容量値が約３.２[fF/μm2]と低く、この値は、高密度デバイスが要求される昨今では必ずしも十分と言えない。
【０００８】
このように、高比誘電率にして高い破壊電圧を得ることと低リーク電流密度の追求、さらに高い単位容量を得ることに多くの労力が注がれているが、構造が複雑である場合、組成の制御が困難である場合、また、上記特性のいずれかが劣っている場合が多く、アナログ用途に適した高性能な容量素子を容易かつ安価に形成するには至っていない。
【０００９】
また、改善策としてのランタノイド系を代表とするレアメタルの採用等が考えられるが、その方法は製造コストが高く、またレアメタルの添加による改善策はその組成制御の難易度が高い。
ＭＩＭキャパシタの材料及びその構成は、できるだけ汎用性が高く、またより単純な構造での実現が望まれる。
【００１０】
本発明の解決しようとする課題は、高い単位容量を有し、かつ、リーク電流密度が低いキャパシタと、それを用いたデバイスを実現することである。
【課題を解決するための手段】
【００１１】
本発明に係るキャパシタは、第１電極、誘電膜、第２電極が順次積層され、前記誘電膜が酸化ハフニウム膜と酸化タンタル膜を含む積層膜構造を有し、前記第１および第２電極間の印加電圧と漏れ電流との関係を示す電圧−漏れ電流特性において、前記印加電圧が絶縁破壊電圧より低い領域で、電圧増加に対する電流増加の傾きが全体として不連続に増加し始める開始電圧が、前記積層膜構造の誘電膜における前記酸化ハフニウム膜と前記酸化タンタル膜の膜厚比を変化させるときに、電界強度が３[MV/cm]以上という条件を満たす範囲で存在し、かつ、前記開始電圧が当該範囲以内に存在するときの前記膜厚比になるように、前記積層膜構造の層数および各層の膜材料と膜厚が決められている。
本発明では好適に、前記誘電膜の前記積層膜構造で、前記第１電極に接する層と前記第２電極に接する層が共に酸化ハフニウム膜からなる。
【００１２】
本発明ではさらに好適に、前記誘電膜に含まれる全ての前記酸化タンタル膜の膜厚を合計した膜厚の、前記誘電体膜の全膜厚に対する膜厚比が０.０５以上、０.４５以下である。
さらに好適に、前記膜厚比が０.２以上、０.４５以下である。
また、好適には、前記誘電膜に含まれる全ての前記酸化ハフニウム膜の各々が、二酸化シリコン換算膜厚で１.６[nm]以上である。
【００１３】
本発明に係るキャパシタの製造方法は、基板に形成されている絶縁膜上に第１電極を形成するステップと、前記第１電極層上に、酸化ハフニウム膜と酸化タンタル膜を各々所定数含む積層膜構造を有する誘電膜を形成するステップと、前記誘電膜上に第２電極となる導電層を形成し、当該導電層を加工するステップと、前記第２電極周囲の前記誘電膜を、当該誘電膜に含まれる層ごとに順次除去するステップと、を含む。前記誘電膜を形成するステップでは、前記第１および第２電極間の印加電圧と漏れ電流との関係を示す電圧−漏れ電流特性において、前記印加電圧が絶縁破壊電圧より低い領域で、電圧増加に対する電流増加の傾きが全体として不連続に増加し始める開始電圧が、前記積層膜構造の誘電膜における前記酸化ハフニウム膜と前記酸化タンタル膜の膜厚比を変化させるときに、電界強度が３[MV/cm]以上という条件を満たす範囲で存在し、かつ、前記開始電圧が当該範囲以内に存在するときの前記膜厚比になる膜材料、膜厚、積層数で前記積層膜構造の誘電膜の各層を順次形成する。
【００１４】
本発明に係る半導体デバイスは、半導体基板と、半導体基板上に少なくとも一層形成されている絶縁膜と、前記絶縁膜上に順次積層されている第１電極、誘電膜、第２電極からなるキャパシタと、を有し、前記誘電膜が酸化ハフニウム膜と酸化タンタル膜を含む積層膜構造を有する。前記第１および第２電極間の印加電圧と漏れ電流との関係を示す電圧−漏れ電流特性において、前記印加電圧が絶縁破壊電圧より低い領域で、電圧増加に対する電流増加の傾きが全体として不連続に増加し始める開始電圧が、前記積層膜構造の誘電膜における前記酸化ハフニウム膜と前記酸化タンタル膜の膜厚比を変化させるときに、電界強度が３[MV/cm]以上という条件を満たす範囲で存在し、かつ、前記開始電圧が当該範囲以内に存在するときの前記膜厚比になるように、前記積層膜構造の層数および各層の膜材料と膜厚が決められている。
本発明では好適に、前記第１電極と前記第２電極の少なくとも一方に、アナログの交流信号が印加されるアナログ回路の要素として、前記キャパシタを有する。
【００１５】
本発明に係る液晶表示装置は、液晶に電界を印加する駆動基板に対向基板が重ねられ、当該２枚の基板間の画素ごとに液晶が封入されて形成されている表示部を有し、前記駆動基板の多層配線構造内に、データ線と、当該データ線からの信号の液晶への印加を制御するトランジスタと、前記液晶への印加電圧を保持する保持キャパシタと、が形成され、前記保持キャパシタは、第１電極、第２電極、および、当該第１および第２電極間の誘電膜により形成されている。前記誘電膜が酸化ハフニウム膜と酸化タンタル膜を含む積層膜構造を有し、前記第１および第２電極間の印加電圧と漏れ電流との関係を示す電圧−漏れ電流特性において、前記印加電圧が絶縁破壊電圧より低い領域で、電圧増加に対する電流増加の傾きが全体として不連続に増加し始める開始電圧が、前記積層膜構造の誘電膜における前記酸化ハフニウム膜と前記酸化タンタル膜の膜厚比を変化させるときに、電界強度が３[MV/cm]以上という条件を満たす範囲で存在し、かつ、前記開始電圧が当該範囲以内に存在するときの前記膜厚比になるように、前記積層膜構造の層数および各層の膜材料と膜厚が決められている。
【００１６】
以上の本発明の構成によれば、酸化ハフニウム膜と酸化タンタル膜を含む誘電膜内における酸化タンタル膜の膜厚比が、以下の条件を満たす。
第１に、開始電圧が、電界強度が３[MV/cm]以上という条件を満たす範囲を有している。ここで開始電圧とは、第１および第２電極間の印加電圧と漏れ電流との関係を示す電圧−漏れ電流特性において、前記印加電圧が絶縁破壊電圧より低い領域で、電圧増加に対する電流増加の傾きが全体として不連続に増加し始める電圧である。
第２に、誘電膜の全膜厚に対する酸化タンタル膜の膜厚比が、電界強度が３[MV/cm]以上という条件を満たす範囲に開始電圧が存在するときの値をとる。
つまり、この２つの条件が満たされるように、本発明に係るキャパシタは、誘電膜の積層膜構造の層数および各層の膜材料と膜厚が決められている。
したがって、第１電極と第２電極間に電圧を印加して当該キャパシタを用いると、開始電圧が高いレベルを維持することから、リーク電流が抑制される。このとき電界強度は３[MV/cm]以上と高いため、印加電圧を高くしてもリーク電流は増加しない。
よって、その分、単位容量（単位面積当たりの容量値）が大きい。
【発明の効果】
【００１７】
本発明によれば、高い単位容量を有し、かつ、リーク電流密度が低いキャパシタと、それを用いたデバイスを実現することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態を、図面を参照して説明する。
【００１９】
［キャパシタ基本構造］
図１に、本実施形態のキャパシタの基本構造を示す。
本実施形態のキャパシタ１は、第１電極２、誘電膜３、第２電極４が順次積層され、誘電膜３が複数の金属酸化膜の積層膜構造を有する。
この積層膜構造における、層数、各層の膜材料および膜厚は、詳細は後述するが開始電圧という観点で決められる。
【００２０】
誘電膜３の積層膜構造は、第１電極２に接するボトム誘電膜３ｂと、第２電極４に接するトップ誘電膜３ｔが酸化ハフニウム（ＨｆＯ２）膜からなる点に大きな特徴の一つがある。中間の層（中間の誘電膜３ｉ）は、単層の金属酸化膜、あるいは、異なる材料の金属酸化膜を交互に繰り返した複数の層から形成してもよい。図１では、任意であるため中間の誘電膜３ｉの構造を図示していない。
【００２１】
より望ましい実施形態としては、誘電膜３が、第１電極２上に形成されている酸化ハフニウム膜（ボトム誘電膜３ｂ）の上に、酸化ハフニウムより比誘電率が大きい誘電材料の高誘電膜と酸化ハフニウム膜の積層膜が１組以上繰り返し形成されている積層膜構造を有する。この繰り返し形成における最後に形成する酸化ハフニウム膜が、図１のトップ誘電膜３ｔを構成する。
【００２２】
酸化ハフニウムより比誘電率が大きい上記誘電材料としては、酸化タンタル（Ｔａ２Ｏ５）、酸化ニオブ（Ｎｂ２Ｏ５）、酸化ジルコニウム（ＺｒＯ２）等のいずれであってもよいが、より比誘電率が高いＴａ２Ｏ５が望ましい。
また、本発明の効果を得るには誘電膜の構成は３層で十分ではあるが、実施に於いてはこれに限るわけではなく、５層、７層など３層以上の複数層であっても構わない。
以下、酸化タンタル（Ｔａ２Ｏ５）膜の上下に酸化ハフニウム（ＨｆＯ２）膜を配置させた３層構造の誘電膜３の特性、積層膜構造のパラメータ、実施例等を説明する。
【００２３】
本発明で最も望ましい実施形態として、ＨｆＯ２−Ｔａ２Ｏ５−ＨｆＯ２の積層膜構造の誘電膜を有するＭＩＭキャパシタを形成する。この誘電膜構造は単純な３層の積層膜構造で、例えばＭＯＣＶＤ、ＰｌａｓｍａＣＶＤ，ＡＬＤ，スパッタ等の一般的なＨｆＯ２及びＴａ２Ｏ５の成膜装置で実現可能である。
そして、「全誘電膜厚に対するＴａ２Ｏ５の膜厚の比を、０.０５以上で０.４５以下、より望ましくは０.２以上で０.４５以下」に設定する。また、さらに望ましくは、「ＨｆＯ２の膜厚を、１.６[nm]（ＥＯＴ：等価酸化膜厚）以上」とする。ここで等価酸化膜厚とは、当該膜の比誘電率と二酸化シリコン（ＳｉＯ２）膜の比誘電率との比率で当該膜の厚さを換算したものである。
【００２４】
以下、この最良の実施形態である積層膜構造の根拠、その構造パラメータの根拠を、種々の実験結果を基に示す。
【００２５】
［単膜の絶縁破壊特性］
まず、酸化ハフニウム（ＨｆＯ２）と、酸化タンタル（Ｔａ２Ｏ５）の単膜における絶縁破壊特性を説明する。
【００２６】
図２に絶縁破壊特性を示す。
図２の縦軸は単位面積あたりのリーク電流密度（単位：[A/cm2]、ｌｏｇスケール）、横軸は膜厚方向の（垂直）電界強度（単位：[MV/cm]）を示す。この絶縁破壊特性グラフを、以下、Ｅ(垂直電界)−Ｊ(電流密度)特性、または、Ｅ−Ｊプロットという。
図中、符号“５ａ”によって示す曲線が、酸化タンタル（Ｔａ２Ｏ５）の単膜における絶縁破壊特性カーブ（実測値）である。また、符号“５ｂ”によって示す曲線が、酸化ハフニウム（ＨｆＯ２）の単膜における絶縁破壊特性カーブ（実測値）である。
【００２７】
タンタル（Ｔａ）やニオブ（Ｎｂ）等の金属酸化膜の場合、これらの金属材料の酸化物生成自由エネルギーが余り高くないため、膜中の酸素空孔や成膜材料起因の有機物などの不純物が電気伝導に寄与し、ＰＦ伝導機構に起因する電流（ＰＦ電流）が低電界域から流れ、これがリーク電流特性低下の原因となっている。
図２の特性カーブ５ａに示すように、酸化タンタル（Ｔａ２Ｏ５）の単膜では、低電界からリーク電流が絶縁膜中を流れ、その量が、ＨｆＯ２の特性カーブ５ｂより数倍〜数桁大きい。そしてＴａ２Ｏ５の特性カーブ５ａは、ある電界から大きな高電界領域で急に電流量増加の傾きが大きくなる傾き変化点ａを持つ。これは、変化点ａを境にこれまでの漏れ電流機構の中でＰＦ電流が支配的に流れ始めることを表す。そして、さらに電界強度を上げていくと、非常に高い電界まで破壊に耐えることが分かる。図中、破線で示すように、リーク電流密度が急激に立ち上がる点ｂが絶縁破壊ポイントである。なお、傾き変化点ａは、先に定義した「ＰＦ電流開始電圧（または電界）」を示すものである。
【００２８】
一方、不純物が少なく化学量論比に近いＡｌ２Ｏ３,ＨｆＯ２,ＺｒＯ２等の金属酸化膜は、リーク電流レベルが小さいが絶縁破壊に対しては、酸化タンタル（Ｔａ２Ｏ５）より弱い特性を示す。
図２のＨｆＯ２の特性カーブ５ｂに示すように、ＨｆＯ２単膜では、電界を上げていくと、Ｔａ２Ｏ５の特性カーブ５ａでＰＦ電流が支配的となる傾き変化点ａを過ぎても、非常に良好なリーク電流特性を維持する。これは、ＨｆＯ２の単層膜ではＰＦ電流が流れず、よって急激な電流量の上昇がないからである。
しかし、この傾き変化点ａを過ぎると、比較的低い電界強度で絶縁破壊（点ｂ）が発生する。このように、酸化ハフニウム（ＨｆＯ２）は、リークは少ないが絶縁破壊に弱いという特性がある。この破壊電圧は膜厚によって変化するが、同一な膜質に於いてはほぼ電界で一定となり、ＨｆＯ２の場合概ね２.５[MV/cm]程度が得られている。
【００２９】
以上のように、Ｔａ２Ｏ５の場合、ＰＦ電流が流れ、そのため破壊耐圧は高い。一方、Ａｌ２Ｏ３,ＨｆＯ２,ＺｒＯ２等はその逆で、ＰＦ電流が流れないため低電界領域で破壊してしまう特性を持っている。
本発明の最良の実施形態に関わるキャパシタ誘電膜の積層膜構造は、これらの膜の良いところを組み合わせ、欠点を相互に補うもので、ＨｆＯ２とＴａ２Ｏ５との積層膜構造を、膜厚比率等の構造パラメータによって具体的に定義するものである。
【００３０】
［積層膜構造パラメータ］
つぎに、図１の誘電膜３の積層膜構造を規定するパラメータについて説明する。
図３は、ＨｆＯ２（トップ誘電膜３ｔ）−Ｔａ２Ｏ５（中間の誘電膜３ｉ）−ＨｆＯ２（ボトム誘電膜３ｂ）構造における、全膜厚に対するＴａ２Ｏ５膜（中間の誘電膜３ｉ）の膜厚の比と、そのときの破壊耐圧及びＰＦ電流開始電圧における電界をプロットしたものである。この電界強度は破壊電圧(Breakdown Voltage)と関係するため、図では符号“ＥＢＶ”により示す。
図中の破線が破壊耐圧（絶縁破壊電圧）を表し、実線がＰＦ電流開始電圧を表す。ここで、“ＰＦ電流開始電圧”とは、図２において、リーク電流の傾きが変化する点ａの電界強度を示す。
【００３１】
図３において、ＰＦ電流開始電圧は、誘電膜３中のＴａ２Ｏ５膜の比率を上げていくと増加するように示しているが、後述するようにこの領域（Ａ領域）では、破壊耐圧が支配的であるため、その破壊耐圧と曲線を重ねて示している。そしてＡ領域から上記比率が高い領域（Ｂ領域）では、ある点（極点）Ｐ３ａからＰＦ電流開始電圧が減少に転じる。
一方、破壊耐圧時の電界は、誘電膜３中のＴａ２Ｏ５膜の比率を上げていくに従って増加する。ＰＦ電流開始電圧が大きいと、全体のリーク電流レベルが抑圧され、リーク低減に有効である。そして当然ながら、破壊耐圧時の電界も大きければ大きいほどよい。ただし、破壊耐圧時の電界が大きくても、ＰＦ電流開始電圧が小さいと全体のリーク電流レベルが大きくなり、好ましくない。
本実施形態では、ＰＦ電流開始電圧が極大値を持つ領域に着目して、ＰＦ電流開始電圧と破壊耐圧をバランスさせる最適範囲を規定する。
【００３２】
図３には、ＰＦ電流開始電圧と破壊耐圧の曲線における点Ｐ１,Ｐ２,Ｐ３ａ,Ｐ３ｂ,Ｐ４ａ,Ｐ４ｂ,Ｐ５ａ,Ｐ５ｂ,Ｐ６ａ,Ｐ６ｂを示している。
図４に、これら１０個の点にＰＦ電流開始電圧または破壊耐圧を持つ電界強度と電流（リーク電流密度）との関係を示す特性カーブを重ねて示す。
以下、図３および図４を用いて、さらに詳細に、誘電膜３中のＴａ２Ｏ５膜の比率と電界強度ＥＢＶとの関係を説明する。
【００３３】
ハフニウム単膜（上記Ｔａ２Ｏ５膜の比率がゼロ）の場合を図３において点Ｐ１により示す。この場合、図４に示すように、点Ｐ１で絶縁破壊が発生し、ＰＦ電流開始電圧は存在しない。これは、ＰＦ電流増加開始の前に絶縁破壊が生じるためである。図３に示すように、この点Ｐ１からＴａ２Ｏ５膜の比率を上げていくと、当該比率が０.１５付近の点Ｐ２までは、この絶縁破壊が支配的で、ＰＦ電流開始電圧が特性上見えない領域（Ａ領域）が続く。したがって、図４に示す点Ｐ２を有する曲線は、点Ｐ１を有する曲線の破壊耐圧を高い向きにシフトした形状を示す。
【００３４】
図３に示すように、この点Ｐ２からさらに上記Ｔａ２Ｏ５膜の比率を上げていくと、点Ｐ２を境に、破線により示す破壊耐圧の曲線と、実線により示すＰＦ電流開始電圧の曲線とが乖離し始める。より詳細には、破壊耐圧は単調に増加するが、ＰＦ電流開始電圧は点Ｐ３ａでピークに達した後は単調に減少する。
このことを図４で見ると、点Ｐ２を持つ曲線より上記比率が少し高い曲線では、ＰＦ電流開始電圧Ｐ３ａが現れ、それより高い破壊耐圧Ｐ３ｂを有する。このＰＦ電流開始電圧Ｐ３ａと破壊耐圧Ｐ３ｂを結ぶほぼ直線の領域が、ＰＦ電流が支配的な領域である。
そして、さらに上記比率を上げていくに従って、破壊耐圧は点Ｐ４ｂ,Ｐ５ｂ,Ｐ６ｂと徐々に増加するが、ＰＦ電流開始電圧は点Ｐ４ａ,Ｐ５ａ,Ｐ６ａと徐々に減少する。その結果、ほぼ直線のＰＦ電流が支配的な領域が次第に広範囲に拡大していることが図４から分かる。
点Ｐ２より上記比率が大きい領域（Ｂ領域）は、破壊耐圧が大きい点では好ましいが、ＰＦ電流が増加するため、この後者の観点で膜特性が低下する。破壊耐圧は、ある所望の電界強度を満足するレベルであれば足りるが、ＰＦ電流開始電圧は、その値が低ければ低いほど、上記所望の電界強度におけるリーク電流が増大し、好ましくない。よって、Ｂ領域はＰＦ電流開始電圧が膜特性に支配的な領域と言える。
【００３５】
本実施形態では、望ましい膜厚比として、「全誘電膜厚に対するＴａ２Ｏ５の膜厚の比を、０.０５以上で０.４５以下」と規定する。図３において、「所望の電界強度」の値の一例として、３[MV/cm]以上を得るためである。
所望の電界強度が３[MV/cm]以上とする根拠をつぎに説明する。
【００３６】
図５に、各誘電膜３の実効的な比誘電率εに於ける各単位面積あたりの容量（単位容量Ｃdens）を実現する膜厚の関係を示す。また、図６（Ａ）から図６（Ｅ）に、単位容量(Ｃdens)と誘電膜３の実効的な比誘電率εとを変えたときの誘電膜厚方向の電界強度（単位：[MV/cm]）を示す。図６（Ａ）が電源電圧３.３[Ｖ]の場合、図６（Ｂ）が電源電圧５[Ｖ]の場合、図６（Ｃ）が電源電圧６.６[Ｖ]の場合、図６（Ｄ）が電源電圧７[Ｖ]の場合、そして、図６（Ｅ）が電源電圧１３.２[Ｖ]の場合である。
【００３７】
一般の電子機器、携帯機器において電源電圧３[Ｖ]が主流であるが、この電源電圧環境下でノイズ等の破壊耐圧のマージンを含めると、電源電圧の２倍程度、すなわち電源電圧６[Ｖ]から７[Ｖ]程度の電圧を印加したときと同じ特性の保証が必要である。
【００３８】
現在求められている単位容量Ｃdensが６〜８[fF/μm2]程度で、ＨｆＯ２（トップ誘電膜３ｔ）−Ｔａ２Ｏ５（中間の誘電膜３ｉ）−ＨｆＯ２（ボトム誘電膜３ｂ）構造における、実効的（または平均的）な比誘電率εが２０〜２４の範囲にある。したがって、高密度容量化が一番厳しい比誘電率ε：２０で、目標として一番高い単位容量Ｃdens：８[fF/μm2]を実現する場合に着目すると、電源電圧２倍程度の保証のためには電界強度が３[MV/cm]以上保証する必要があることが、図６（Ｃ）および図６（Ｅ）から分かる。
以上が、３[MV/cm]以上の電界強度で構造パラメータを規定する理由である。
【００３９】
本実施形態では、より望ましい膜厚比として「全誘電膜厚に対するＴａ２Ｏ５の膜厚の比を、０.２以上で０.４５以下」と規定する。その理由は、図３のグラフにおいて、上記比率が０.０５の点からＰＦ電流開始電圧がピークとなる点Ｐ３ａまでの領域と、点Ｐ３ａから点Ｐ５ａまでの領域とでは、どちらも所望の電界強度３[MV/cm]以上を満足するが、後者の点Ｐ３ａから点Ｐ５ａまでの領域が、より破壊耐圧が大きく望ましいからである。なお、別の、より望ましい膜厚比の範囲を、ＰＦ電流開始電圧がピークとなる点Ｐ３ａを中心に規定することも可能である。
このように本実施形態では、ＰＦ電流開始電圧を基に上記比率の範囲を規定することによって、破壊電圧とＦＰ電流抑制の両方を高いレベルでバランスさせることができる。
【００４０】
つぎに、「ＨｆＯ２の膜厚」に関する条件とその理由について述べる。
不純物が少なく化学量論比に近いＨｆＯ２に於いて上記特性を維持できる厚さの限界は存在し、ＨｆＯ２の膜厚がＥＯＴで１.６[nm]（ＥＯＴ：等価酸化膜厚）が限界となる。
【００４１】
図７は、同じＴａ２Ｏ５の膜厚比：０.３で、トップ誘電膜３ｔおよびボトム誘電膜３ｂのＨｆＯ２膜厚をＥＯＴで１.５［nm］、２.０［nm］、３.０［nm］とする３つのキャパシタのＥ−Ｊプロット図である。
この図より、ＨｆＯ２膜厚が２.０[nm]（ＥＯＴ）と３.０［nm］（ＥＯＴ）ではリーク電流の増大はないが、ＨｆＯ２膜厚が１.５[nm]（ＥＯＴ）でＰＦ電流開始電圧が電界換算で約３[MV/cm]から２.２[MV/cm]付近に低下している。これに伴って、リーク電流が大幅に増加し、良否の判定条件である「３[MV/cm]時に１Ｅ−７[A/cm2]以下のリーク電流密度」を満足できないことが分かる。
なお、特に図示しないが、ＨｆＯ２膜厚が１.６[nm]（ＥＯＴ）の場合、ＰＦ電流開始電圧に低下が見られるものの、このＨｆＯ２膜厚１.６[nm]（ＥＯＴ）が、必要なリーク電流特性が得られる限界であることが分かった。
【００４２】
以上より、ＨｆＯ２起因の絶縁破壊を緩和しつつ、かつＴａ２Ｏ５起因のＰＦ電流開始電圧の低下を抑制することでリーク電流増大を防ぎ、６[fF/μm2]以上の高い単位容量を維持しつつ、１Ｅ−７[A/cm2]以下のリーク電流密度、３[MV/cm]以上と高い破壊耐圧特性を実現することができる。
さらに、図３から明らかなように、全誘電膜厚に対するＴａ２Ｏ５の膜厚比を、０.２以上で０.４５以下に設定することで、Ｔａ２Ｏ５起因のＰＦ電流開始電圧の低下を招くことなく破壊耐圧を約３.７[MV/cm]以上に向上させることができる。
【００４３】
以下、より具体的な実施例を説明する。
【００４４】
［実施例１］
Ｔａ２Ｏ５，ＨｆＯ２の比誘電率をそれぞれ２４,２１とし、例えば８[fF/μm2]の単位容量を持つキャパシタを形成する場合、Ｔａ２Ｏ５の膜厚比を０.１５とすると、ＨｆＯ２−Ｔａ２Ｏ５−ＨｆＯ２の各膜厚は概略、１０,３.５,１０[nm]と求まる。また、Ｔａ２Ｏ５の膜厚比として約０.３をターゲットとすると、同様に各膜厚の概略は、８,８,８[nm]となり、この場合ＨｆＯ２膜厚はＥＯＴで１.５[nm]に相当するため、上述した「１.６［nm］（ＥＯＴ）以上」の条件を満足できず、好ましくない。
【００４５】
この２種類の膜厚構成で誘電膜３を形成し、Ｅ−Ｊ特性を評価した結果を、図８に示す。
ＨｆＯ２−Ｔａ２Ｏ５−ＨｆＯ２の誘電膜構造で、Ｔａ２Ｏ５の膜厚比を約０.１５とし、かつ、ＨｆＯ２の膜厚をＥＯＴで１.９[nm]とするキャパシタを作製した。このキャパシタの特性は、図８において「ＨＴＨ＝１０：３.５:１０nm」により示す。
また、図８において「ＨＴＨ＝１０：３.５:１０nm」により示すキャパシタの特性は、図７の「ＨｆＯ：１.５nm（ＥＯＴ）」により示すキャパシタと誘電体膜構造が等しいキャパシタの特性である。
【００４６】
この図８の結果により、図３の膜厚比が０.２〜０.４５の最も望ましい範囲から外れていても、０.０５〜０.４５の望ましい範囲に入っており、かつ、ＨｆＯ２膜厚がＥＯＴで１.６[nm]以上であれば、８[fF/μm2]の高単位容量が、３[MV/cm]以上の破壊耐圧を持ち、かつ３[MV/cm]時に１Ｅ−７[A/cm2]以下の低リーク電流密度で実現できることを確かめることができた。
【００４７】
［実施例２］
実施例２では、実施例１と同様の比誘電率を有し、例えば６[fF/μm2]の単位容量を持つキャパシタを形成する。この場合、Ｔａ２Ｏ５の膜厚比として０.３を選択すると、ＨｆＯ２（トップ誘電膜３ｔ）、Ｔａ２Ｏ５（中間の誘電膜３ｉ）、ＨｆＯ２（ボトム誘電膜３ｂ）の各膜厚は概略、１１,１０,１１[nm]と求まる。
【００４８】
この膜厚構成で誘電膜３を形成し、Ｅ−Ｊ特性を評価した結果を、図９に示す。
図９において、この「ＴＨＴ＝１１,１０,１１[nm]」のキャパシタの特性を、「Ｔａ２Ｏ５比：０.３」により示す。この特性では、ＰＦ電流開始電圧が約３[MV/cm]付近であるものの、破壊耐圧は４[MV/cm]を超えている。
これに対し、同じ単位容量を狙いつつＴａ２Ｏ５の膜厚比を０.１４としたキャパシタ特性は、ＰＦ電流開始電圧が３[MV/cm]を超えているが、３.５[MV/cm]で破壊している。
【００４９】
このように同じ単位容量であっても、Ｔａ２Ｏ５の膜厚比を適切に選択することで、リーク電流特性を低下させることなくより破壊耐圧を向上させることが可能となる。
この実施例２の結果は、Ｔａ２Ｏ５の膜厚比が最も望ましい範囲である０.２〜０.４５の範囲で、より破壊耐圧の向上が図れることを確認するものである。
【００５０】
上記実施例１と２の何れの場合でも、「全誘電膜厚に対するＴａ２Ｏ５の膜厚の比を、０.０５以上で０.４５以下、より望ましくは０.２以上で０.４５以下に設定し、かつ、ＨｆＯ２の膜厚を、１.６[nm]（ＥＯＴ：等価酸化膜厚）以上」の条件を満たせば、膜厚の組み合わせは自由で、必ずしも上下を挟むＨｆＯ２の膜厚は同じでなくてもよい。
例えば、上部に電極を形成する際に受ける何らかのダメージを回避するために、上側のＨｆＯ２膜（トップ誘電膜３ｔ）を下側のＨｆＯ２よりも厚くすることは有効である。この場合、上記Ｔａ２Ｏ５の膜厚比を０.０５〜０.４５の間に設定し、かつＨｆＯ２の膜厚を１.６[nm](ＥＯＴ)以上とする条件を満たせば、上述した良好な特性が得られる。
【００５１】
なお本実施形態で、上述した良好な特性が得られる理由は、第１に、図１に示すように、第１電極２に接する誘電層と、第２電極４に接する誘電層の双方をＨｆＯ２膜で形成したことである。このことは、Ｔａ２Ｏ５が電極に直接接している誘電体膜構造ではリーク電流の増加が見られる点から明らかである。
本実施形態では、その上で、前記条件を満たすと良好な特性が得られることを示すものである。
【００５２】
以下に、デバイス適用の実施例を２例示す。
【００５３】
［実施例３］
実施例３は、キャパシタを有する半導体デバイスに関する。
【００５４】
図１０は、半導体デバイスのＭＩＭキャパシタ付近の構造例を示す断面図である。
不図示の半導体基板（または他の材料の基板）上に形成された絶縁膜５０上に、上述したＨｆＯ２−Ｔａ２Ｏ５−ＨｆＯ２の積層膜構造の誘電膜３を有するＭＩＭキャパシタ１が形成されている。絶縁膜５０上に第１電極２が形成され、その上に誘電膜３が形成され、さらにその上に第２電極４が形成されている。
ＭＩＭキャパシタ１を埋め込んで層間絶縁膜５１が形成され、層間絶縁膜５１上に、ＭＩＭキャパシタ１の第２電極４に接続される上層配線５２が形成されている。この上層配線５２と第２電極４との接続は、層間絶縁膜５１内のプラグ５３により達成されている。一方、第１電極２は、他のプラグ５４を介して、第１電極２と同層の導電層５５や上層配線５６と接続されている。
【００５５】
このデバイス部分の形成は、たとえば以下の方法により行う。
まず、絶縁膜５０上に、第１電極２および導電層５５を同一膜の一括形成または個々に形成する。これらの側面側の隙間を絶縁材料で埋め込んで平坦化した後、第１電極２の上面を露出させて、その上に本発明による積層膜構造の誘電膜３を層ごとに順次成膜する。
この誘電膜３の成膜は、その形成法を一部に限定するものではないが、例えば、ＡＬＤ（Atomic Layer Deposition）,ＭＯ−ＣＶＤ,ＰＥ−ＣＶＤ,ＰＥ−ＡＬＤ,スパッタ等で行う。
このとき極力、残留不純物が少なく化学量論比に近くなるよう成膜条件が設定される。また、膜質を改善するために後処理として、熱処理や追加酸化処理等を加える場合もある。ただし、熱処理を行うと金属酸化膜の結晶化が進み、これがリーク増大要因となる場合、熱処理が不要なＰＥ−ＣＶＤまたはＰＥ−ＡＬＤが成膜方法として望ましい。
【００５６】
次に第２電極４を成膜し、所望のサイズに電極を加工する。
次に誘電膜３を加工して不要な部分を除外すると、ＭＩＭキャパシタ１の主要部分ができあがる。
その後、層間絶縁膜５１を形成し、その表面の平滑化を行い、プラグ５３と５４の形成のためのビアホールを層間絶縁膜５１に形成する。形成したビアホール内にタングステン（Ｗ）等を埋め込んでプラグ５３と５４を形成する。層間絶縁膜５１上にプラグ５３または５４に接続する上層配線５２や５６を形成し、その上に絶縁膜または保護膜を形成すると、このＭＩＭキャパシタ部分が完成する。
【００５７】
ここで第１電極２および第２電極４の材料は、少なくともＨｆＯ２膜に接する部分に窒化チタン（ＴｉＮ）または窒化タンタル（ＴａＮ）とすることが望ましい。とくに窒化タンタル（ＴａＮ）は、ＨｆＯ２膜との相性がよく、より望ましい。
【００５８】
なお、実施例３は積層膜構造の誘電膜を有する誘電膜３を用いたＭＩＭキャパシタ１の半導体デバイスへの適用例を示すもので、ここに挙げた構造及び形成方法に限定されない。図１のキャパシタ構造に関する部分以外は、如何なる構造及び形成方法でも組み合わせ可能である。
【００５９】
図１０に例示される構造の半導体デバイスは、本実施形態のキャパシタ１を有することから、とくにアナログ信号を扱う用途や、アナログ信号とディジタル信号の両方を扱うミックスシグナル用途に適している。
扱う信号にアナログ信号を含み、図１の構造のキャパシタ１に、大振幅のアナログ信号が印加される場合、高い絶対値と精度を持つ単位容量、良好な容量値温度特性、高い破壊耐圧、ならびに、大きな印加電圧範囲での良好な絶縁特性および当該絶縁性に対する良好な温度特性が要求される。
【００６０】
さらに、アナログ用途に特有な要求特性として、良好な容量値電圧依存性が求められる。
ここで容量値電圧依存性とは、キャパシタに入力される電圧が大きな振幅で変化したときに、容量値変化の、入力電圧に対する依存性をいう。この依存性が大きいと、電圧変化の影響を受けて容量値が変化するため、入力されるアナログ信号が、出力時に歪むことになる。一方、容量値電圧依存性が小さいと、大きな振幅のアナログ信号が歪むことなく、出力でき、好ましい。
【００６１】
容量値電圧依存性はキャパシタ電圧係数（ＶＣＣ：voltage coefficient of capacitor）の測定で判断され、ＶＣＣが小さいほど容量値電圧依存性が良い。ＶＣＣは、キャパシタの誘電膜３（図１参照）の絶対膜厚Ｔに反比例する。したがって、絶対膜厚Ｔが大きいほどＶＣＣを小さくでき、したがって、容量値電圧依存性が向上する。
【００６２】
本発明の実施形態では、図１のトップ誘電膜３ｔとボトム誘電膜３ｂに酸化ハフニウム（ＨｆＯ２）を用い、中間の誘電膜３ｉに酸化タンタル（Ｔａ２Ｏ５）を含む。このＨｆＯ２とＴａ２Ｏ５との２つの金属酸化膜の組み合わせは、その双方の材料の比誘電率εが共に２０を超えて大きい。したがって、キャパシタ１の絶対膜厚Ｔを厚くでき、その分、ＶＣＣを小さくできる利点がある。よって、この材料を組み合わせて用いるキャパシタ１は、アナログ用途またはミックスシグナル用途に適している。
【００６３】
［実施例４］
本実施例４は、キャパシタ１の液晶ディスプレイへの適用例を示すものである。
【００６４】
図１１に、液晶ディスプレイの画素回路の構成例を示す回路図である。
画素４１は、図示しない液晶表示パネル上に行列状に二次元配置されるものである。液晶表示パネルは、液晶物質層を一対（２枚）の基板で挟んで構成される。このうちアレイ基板の多層配線構造に画素４１の主要部が形成される。
【００６５】
画素４１は、ＴＦＴ(Thin Film Transistor)４２と、ＴＦＴ４２のドレインに接続された液晶セル４３と、ＴＦＴ４２のドレインに一方の電極が接続された蓄積容量４４とを有する。ＴＦＴ４２は、液晶セル４３の画素電極をスイッチング制御する。ＴＦＴ４２のゲートが走査線４５に接続され、そのソースがデータ線４６に接続されている。
【００６６】
蓄積容量４４は、液晶セル４３の画素電極に印加される信号電圧の電位を維持するために、当該画素電極に電気的に接続されている。この蓄積容量４４は、高い単位容量値を要求され、その要請から本発明が適用された図１と同様なキャパシタ構造を有して構成されている。
液晶セル４３の対向電極及び蓄積容量４４の他方の電極は、それぞれコモン線４７に接続されている。コモン線４７は、液晶セル４３の対向電極及び蓄積容量４４の他方の電極に対して、各画素共通のコモン電圧Ｖｃｏｍを与えるものである。
【００６７】
図１２は、アレイ基板の蓄積容量４４を含む部分の断面図である。
アレイ基板１０は、例えば、ガラス基板、石英基板、シリコン基板からなるもので、その基板上に、上述した蓄積容量４４、走査線４５、データ線４６、画素電極１１等を含む積層膜構造を有する。
この積層膜構造において、第１層に走査線４５を含み、第２層にＴＦＴ４２を構成する半導体層１２を含み、第３層にＴＦＴ４２のゲート電極１４を含み、第４層にデータ線４６等を含む。
【００６８】
さらに、第５層に蓄積容量４４の第１電極２(44)を含み、第６層に蓄積容量４４の第２電極４(44)を含み、第１電極２(44)と第２電極４(44)との間に、図１と同様な膜構造の誘電膜３(44)が介在する。
ここでは誘電膜３(44)が、下層から順に、ＨｆＯ２−Ｔａ２Ｏ５−ＨｆＯ２の積層膜構造を有する金属酸化膜の３層膜で形成されている。
なお、第７層に固定電極層１７を含み、第８層に画素電極１１を含む。
【００６９】
つぎに、蓄積容量４４の接続方法について説明する。
ＴＦＴ４２のゲート電極１４を形成し、層間絶縁膜２３を形成後に、層間絶縁膜２３と、さらに下層の層間絶縁膜２２とにコンタクトホール２９を形成する。このコンタクトホール２９は、データ線４６のコンタクトホールと一括して形成される。
層間絶縁膜２３上に、第１電極２(44)となる導電膜を形成する。この導電膜は、少なくともＨｆＯ２膜に接する部分に窒化チタン（ＴｉＮ）または窒化タンタル（ＴａＮ）とすることが望ましい。とくに窒化タンタル（ＴａＮ）は、ＨｆＯ２膜との相性がよく、より望ましい。この導電膜の形成時にコンタクトホール２９を十分に埋め込む。
そして、導電膜をパターンニングして第１電極２(44)を形成する。このときデータ線４６を同時形成することがプロセス面からは望ましいが、抵抗率を下げたいため特別に別の材料からデータ線４６を形成してもよい。
【００７０】
第１電極２(44)上に、実施例３と同様に、ＰＥ−ＡＬＤ等を用いて誘電膜３(44)を成膜し、さらに第２電極４(44)を成膜し、所望のサイズに電極を加工する。
次に誘電膜３(44)及び第１電極２(44)を加工して不要な部分を除外すると、蓄積容量４４の主要部分ができあがる。
その後、層間絶縁膜２４の堆積、接続体２５の形成および固定電極層１７を行うと、蓄積容量４４の接続部分が完成する。そして、第８層に画素電極１１の形成等を経て、当該アレイ基板が完成する。
【００７１】
本発明の実施形態によれば、高い単位容量値を維持しつつ、３[MV/cm]以上の高い破壊耐圧及び高いＰＦ電流開始電圧を有するＭＩＭキャパシタがＨｆＯ２やＴａ２Ｏ５と言った汎用性の高い材料によって、汎用設備で形成することでできる。
この結果、高電源電圧デバイス、高振幅デバイスへ等への高容量素子の応用範囲が拡大し、更に静電破壊強度やＰＩＤ（Plasma Induced Damage）耐性に強いと言った、高容量素子の信頼性が向上する。
【図面の簡単な説明】
【００７２】
【図１】本実施形態のキャパシタの基本構造を示す断面図である。
【図２】絶縁破壊特性を示すＥ−Ｊプロット図である。
【図３】Ｔａ２Ｏ５の膜厚比と、破壊耐圧及びＰＦ電流開始電圧における電界との関係を示すグラフである。
【図４】電界強度と電流（リーク電流密度）との関係を示すグラフである。
【図５】単位容量と実効的な比誘電率を変えたときの膜厚変化を示す図表である。
【図６】（Ａ）〜（Ｅ）は、単位容量と実効的な比誘電率を変えたときの電界強度変化を示す図表である。
【図７】同じＴａ２Ｏ５の膜厚比でＨｆＯ２膜厚を変えたときのＥ−Ｊプロット図である。
【図８】実施例１のＥ−Ｊプロット図である。
【図９】実施例２のＥ−Ｊプロット図である。
【図１０】実施例３のデバイス構造を示す断面図である。
【図１１】実施例４の液晶画素の回路図である。
【図１２】実施例４の液晶表示装置においてアレイ基板の断面図である。
【符号の説明】
【００７３】
１…キャパシタ、２…第１電極、３…誘電膜、３ｂ…ボトム誘電膜、３ｉ…中間の誘電膜、３ｔ…トップ誘電膜、ａ,Ｐ３ａ,Ｐ４ａ,Ｐ５ａ,Ｐ６ａ…ＰＦ電流開始電圧の点、ｂ,Ｐ１,Ｐ２,Ｐ３ｂ,Ｐ４ｂ,Ｐ５ｂ,Ｐ６ｂ…絶縁破壊点、Ｃdens…単位容量
【図１】
2008112956.tif 000003
【図２】
2008112956.tif 000004
【図３】
2008112956.tif 000005
【図４】
2008112956.tif 000006
【図５】
2008112956.tif 000007
【図６】
2008112956.tif 000008
【図７】
2008112956.tif 000009
【図８】
2008112956.tif 000010
【図９】
2008112956.tif 000011
【図１０】
2008112956.tif 000012
【図１１】
2008112956.tif 000013
【図１２】
2008112956.tif 000014