(57)【要約】【課題】低転位で結晶性に優れた窒化物層群を形成することのできる、新規なエピタキシャル基板及びこれを用いた半導体積層構造を提供する。【解決手段】所定の基材１上において、III族窒化物下地層２と、少なくともＧａを含むIII族窒化物層３とを順次に積層し、III族窒化物層３中に６００℃〜９５０℃で形成されるとともにＧａを含むIII族窒化物中間層を介在させてエピタキシャル基板１０を作製する。【選択図】        図１
2008211246.tif 000002
【特許請求の範囲】
【請求項１】
所定の基材と、
前記基材上に形成されたIII族窒化物下地層と、
前記III族窒化物下地層上に形成された、少なくともＧａを含むIII族窒化物層と、
前記III族窒化物層中に介在させた、６００℃〜９５０℃で形成されるとともにＧａを含むIII族窒化物中間層と、
を具えることを特徴とする、エピタキシャル基板。
【請求項２】
前記III族窒化物中間層は、Ｉｎを含むことを特徴とする、請求項１に記載のエピタキシャル基板。
【請求項３】
前記III族窒化物中間層は、Ｉｎ含有量の異なる複数のIII族窒化物層が積層されてなる多層膜構造から構成されることを特徴とする、請求項２に記載のエピタキシャル基板。
【請求項４】
請求項１〜３のいずれか一に記載のエピタキシャル基板と、
前記エピタキシャル基板上に形成されたIII族窒化物層群と、
を具えることを特徴とする、半導体積層構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エピタキシャル基板及び半導体積層構造にに関し、詳しくは、フォトニックデバイス及び電子デバイスなどの半導体素子、並びにフィールドエミッタなどの素子を構成する基板として好適に用いることのできるエピタキシャル基板、及び半導体積層構造に関する。
【背景技術】
【０００２】
III族窒化物膜は、フォトニックデバイス及び電子デバイスなどの半導体素子を構成する半導体膜として用いられており、近年においては、携帯電話などに用いられる高速ＩＣチップなどを構成する半導体膜としても注目を浴びている。このようなIII族窒化物膜を形成する基板として、サファイア単結晶などからなる所定の基材上にエピタキシャル成長により形成した下地層などを具えるエピタキシャル基板が開発され、実用化されている。
【０００３】
前記III族窒化物膜は、所定のエピタキシャル基板を反応管内に設けられたサセプタ上に設置した後、前記サセプタ内外の加熱機構によって所定の温度に加熱する。次いで、III族金属供給原料及び窒素供給原料、並びに必要に応じて他の元素の供給原料をキャリアガスとともに前記反応管内に導入するとともに、前記基板に供給し、ＭＯＣＶＤ法にしたがって単独あるいは複数のIII族窒化物膜からなるIII族窒化物層群を形成する。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述したエピタキシャル基板においては、基板とIII族窒化物層群との格子定数差に起因する内部応力、あるいは基板とIII族窒化物層群との熱膨張係数差に起因する熱応力により、前記基板内に大きなそりが発生してしまう場合がある。この結果、前記基板内にクラックが発生したり、フォトリソグラフィ工程などのデバイス作製工程において露光不良を起こしたり、真空吸着の際にウエハが破損してしまうなどの問題があった。
【０００５】
本発明は、反りの少ないIII族窒化物エピタキシャル基板及びこれを用いた半導体積層構造を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成すべく、本発明は、
所定の基材と、
前記基材上に形成されたIII族窒化物下地層と、
前記III族窒化物下地層上に形成された、少なくともＧａを含むIII族窒化物層と、
前記III族窒化物層中に介在させた、６００℃〜９５０℃で形成されるとともにＧａを含むIII族窒化物中間層と、
を具えることを特徴とする、エピタキシャル基板に関する。
【０００７】
本発明者らはエピタキシャル基板の反り量を低減すべく検討を実施した。その結果、エピタキシャル基板を構成するIII族窒化物下地層上に、少なくともＧａを含むIII族窒化物層を形成し、さらに前記III族窒化物層中に６００℃〜９５０℃で形成された、少なくともＧａを含むIII族窒化物中間層を介在させることにより、前記エピタキシャル基板の反り量を大きく低減できることを見出したものである。
【０００８】
なお、「III族窒化物層群」とは単独のIII族窒化物層又は複数のIII族窒化物層が複数積層されてなる多層膜構造などを総称したものであり、作製すべき半導体素子の種類などに応じて適当な構成を採る。
【発明の効果】
【０００９】
以上説明したように、本発明によれば、反り量の低減された、低転位で結晶性に優れたIII族窒化物層群を形成することのできる、新規なエピタキシャル基板及びこれを用いた半導体積層構造を提供することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明を、発明の実施の形態に基づいて詳細に説明する。
図１は、本発明のエピタキシャル基板の構成を示す図である。図１に示すエピタキシャル基板１０は、基材１と、この基材１上に形成されたIII族窒化物下地層２及びIII族窒化物層３を含んでいる。また、III族窒化物層３中にはIII族窒化物中間層４が介在している。
【００１１】
下地層２は、基材１と窒化物層３との格子定数差を補完するためのものであり、例えばＡｌｘＧａｙＮ（０≦ｘ，ｙ≦１，ｘ＋ｙ＝１）なる組成を有することができる。また、ＣＶＤ法などにより４００℃〜６００℃の低温で形成することができる（いわゆる低温バッファ層）。また、１０００℃以上の高温において高い結晶性を有するように形成することができる。
【００１２】
下地層２を有することによって、窒化物層３の結晶品質、さらには窒化物層３上に形成すべきIII族窒化物層群の結晶品質を向上させることができる。
【００１３】
なお、下地層２は、Ａｌ及びＧａの他にＩｎなどのIII族元素、Ｂ、Ｓｉ、Ｇｅ、Ｚｎ、Ｂｅ及びＭｇなどの添加元素を含むこともできる。さらに、意識的に添加した元素に限らず、成膜条件などに依存して必然的に取り込まれる微量元素、並びに原料、反応管材質に含まれる微量不純物を含むこともできる。
【００１４】
窒化物層３はＧａを含むことが必要である。Ｇａ含有量については特に限定されるものではないが、全III族元素に対して５０原子％以上であることが好ましく、さらにはは８０原子％以上であることが好ましい。
【００１５】
但し、窒化物層３は、Ｇａの他に、Ａｌ及びＩｎなどのIII族元素、Ｂ、Ｓｉ、Ｇｅ、Ｚｎ、Ｂｅ及びＭｇなどの添加元素を含むこともできる。さらに、意識的に添加した元素に限らず、成膜条件などに依存して必然的に取り込まれる微量元素、並びに原料、反応管材質に含まれる微量不純物を含むこともできる。
【００１６】
窒化物層３は、上記要件を満足する限り公知の成膜手段を用いて形成することができる。例えば、ＭＯＣＶＤ法を用い、下地層２と同一バッチあるいは別バッチで形成することができる。
【００１７】
中間層４は窒化物層３よりも低い成膜温度で作製することが必要であり、具体的には６００℃〜９５０℃で形成することが必要である。
【００１８】
また、中間層４はＧａを含むことが必要であり、好ましくはＩｎを含むことができる。Ｉｎを含む場合において、その含有量については特に限定されるものではないが、窒化物層３内において格子定数差を補完してエピタキシャル成長できる範囲内でより多くのＩｎを含有することが好ましい。具体的には、全III族元素に対して１０原子％から２０原子％以上のＩｎを含むことが好ましい。これによって、エピタキシャル基板１０の反り量をより効果的に低減することができるようになる。なお、Ｉｎ含有量の上限は５０原子％程度である。
【００１９】
中間層４は、Ｇａ及びＩｎの他に、ＡｌなどのIII族元素、Ｂ、Ｓｉ、Ｇｅ、Ｚｎ、Ｂｅ及びＭｇなどの添加元素を含むこともできる。さらに、意識的に添加した元素に限らず、成膜条件などに依存して必然的に取り込まれる微量元素、並びに原料、反応管材質に含まれる微量不純物を含むこともできる。
【００２０】
中間層４は窒化物層３中に介在させることが必要であるが、その介在の程度は、中間層４を介在させることなく作製した窒化物層３の厚さをｔｚとし、中間層４の厚さをｔａとした場合において、（ｔｚ／ｔａ）が１以上となるようにすることが好ましい。これによって、エピタキシャル基板１０の反り量をより効果的に低減できるようになる。
【００２１】
窒化物層３はμｍのオーダの厚さを有するので、具体的には中間層４の厚さｔａを５ｎｍ〜４００ｎｍに設定することが好ましい。
【００２２】
なお、中間層４の窒化物層３中における介在位置については特に限定されないが、中間層４の厚さｔａを上述したような範囲に設定した場合においては、窒化物層３の中心よりも下方に介在させることが好ましい。
【００２３】
中間層４がＩｎを含む場合においては、単独の窒化物層から構成することもできるし、Ｉｎ含有量の異なる複数の窒化物層を積層させた多層膜構造から構成することができる。後者の例としては、Ｉｎ０．１７Ｇａ０．８３層とＧａＮ層とを積層させた多層膜構造や、これらの層を周期的に積層してなる周期的多層膜構造などを例示することができる。特に多層膜構造を採用した場合、一層当りの厚みを薄くすることができ、中間層４全体の表面粗れを抑制して、良好な表面モルフォルジーを実現することができる。
【００２４】
中間層４は、窒化物層３を２段階で形成し、前段の成膜と後段の成膜との間に所定の成膜手段を用いて形成する。具体的には、窒化物層３の下側部分３Ａを所定の成膜手段を用いて形成した後、公知の成膜手段を中間層４を形成し、その後、窒化物層３の上側部分３Ｂを所定の成膜手段を用いて形成する。これによって、中間層４は窒化物層３中に介在するようになる。窒化物層３の上側部分３Ｂの厚さは特に限定されるものではないが、所望のIII族窒化物層群を形成すべく、適宜選択して設定する。
【００２５】
中間層４は、上記要件を満足する限り公知の成膜手段を用いて形成することができる。例えば、ＭＯＣＶＤ法を用い、窒化物層３と同一バッチあるいは別バッチで形成することができる。
【００２６】
なお、基材１は、サファイア単結晶、ＺｎＯ単結晶、ＬｉＡｌＯ２単結晶、ＬｉＧａＯ２単結晶、ＭｇＡｌ２Ｏ４単結晶、ＭｇＯ単結晶などの酸化物単結晶、Ｓｉ単結晶、ＳｉＣ単結晶などのIV族あるいはIV−IV族単結晶、ＧａＡｓ単結晶、ＡｌＮ単結晶、ＧａＮ単結晶、及びＡｌＧａＮ単結晶などのIII−Ｖ族単結晶、Ｚｒ２Ｂなどのホウ化物単結晶などの、公知の基板材料から構成することができる。
【実施例】
【００２７】
以下、実施例により本発明を具体的に説明する。
（実施例１）
２インチ径の厚さ３３０μmのサファイア基板をＨ2ＳＯ4＋Ｈ2Ｏ2で前処理した後、ＭＯＣＶＤ装置の中に設置した。キャリアガスとして、Ｈ2を流速２m／ｓｅｃで流しながら、基板を１２００℃まで昇温した後、１０分間保持し、基板のサーマルクリーニングを実施した。その後、基板温度を５００℃まで低下させ、ＴＭＧ及びＮＨ３を平均流速２ｍ／ｓｅｃで流して３０ｎｍの厚さのＧａＮバッファ層を成長させた。
【００２８】
次いで、基板温度を１１８０℃とし、前記ＧａＮバッファ層上にトリメチルガリウム（ＴＭＧ）及びＮＨ3を平均流速４ｍ／ｓｅｃで流して、前記ＧａＮバッファ層上にＧａＮ層を厚さ０．５μｍに形成した。次いで、基板温度を８００℃にし、前記ＧａＮ層上に、ＴＭＧ及びＮＨ3を平均流速４ｍ／ｓｅｃで流して、中間層としてのＧａＮ層を厚さ２０ｎｍに形成した。次いで、基板温度を１１８０℃とし、ＴＭＧ及びＮＨ3を前記同様の条件で前記ＧａＮ中間層上に供給して、ＧａＮ層を厚さ３μｍに形成し、ＧａＮ窒化物層中にＧａＮ中間層が介在したエピタキシャル基板を作製した。
【００２９】
次いで、前記エピタキシャル基板上にＡｌ０．２５Ｇａ０．７５Ｎ層を厚さ７ｎｍに形成し、次いで、ＳｉドープのＡｌ０．２５Ｇａ０．７５Ｎ層を厚さ１５ｎｍに形成し、次いで、Ａｌ０．２５Ｇａ０．７５Ｎ層を厚さ３ｎｍに形成して、半導体積層構造を作製した。
【００３０】
上述した操作を繰り返して、半導体積層構造を１０サンプル作製し、それらの反り量を測定したところ、２２μｍ〜２５μｍであることが判明した。なお、前記反り量は、図２に示すような状態にあるエピタキシャル基板の、湾曲した中心部分の水平位置からの距離によって規定している。
【００３１】
（比較例１）
上記実施例において、ＧａＮ中間層を設けない以外は、実施例１と同様にして１０サンプルの半導体積構造を作製した。これら半導体積層構造の反り量を測定したところ、３０μｍ〜４０μｍであった。
【００３２】
（実施例２）
２インチ径の厚さ３３０μmのサファイア基板をＨ2ＳＯ4＋Ｈ2Ｏ2で前処理した後、ＭＯＣＶＤ装置の中に設置した。キャリアガスとして、Ｈ2を流速２m／ｓｅｃで流しながら、基板を１２００℃まで昇温した後、１０分間保持し、基板のサーマルクリーニングを実施した。その後、基板温度を５００℃まで低下させ、ＴＭＧ及びＮＨ３を平均流速２ｍ／ｓｅｃで流して３０ｎｍの厚さのＧａＮバッファ層を成長させた。
【００３３】
次いで、基板温度を１１８０℃とし、前記ＧａＮバッファ層上にＴＭＧ及びＮＨ３を平均流速４ｍ／ｓｅｃで流してＧａＮ層を厚さ０．５μｍに形成した。次いで、基板温度を８００℃とし、前記ＧａＮ層上にトリメチルインジウム（ＴＭＩ）、ＴＭＧ及びＮＨ3を平均流速４ｍ／ｓｅｃで流して、中間層としてのＩｎ０．１Ｇａ０．９Ｎ層を厚さ０．１μｍに形成した。次いで、基板温度を１１８０℃に設定し、ＴＭＧ及びＮＨ3を前記同様の条件で前記Ｉｎ０．１Ｇａ０．９Ｎ中間層上に供給して、ＧａＮ層を厚さ３μｍに形成し、ＧａＮ窒化物層中にＩｎ０．１Ｇａ０．９Ｎ中間層が介在したエピタキシャル基板を作製した。
【００３４】
次いで、前記エピタキシャル基板上にＡｌ０．２５Ｇａ０．７５Ｎ層を厚さ７ｎｍに形成し、次いで、ＳｉドープのＡｌ０．２５Ｇａ０．７５Ｎ層を厚さ１５ｎｍに形成し、次いで、Ａｌ０．２５Ｇａ０．７５Ｎ層を厚さ３ｎｍに形成して、半導体積層構造を作製した。
【００３５】
上述した操作を繰り返して、半導体積層構造を１０サンプル作製し、それらの反り量を測定したところ、２２μｍ〜２５μｍであることが判明した。
【００３６】
（比較例２）
上記実施例２において、Ｉｎ０．１Ｇａ０．９Ｎ中間層を設けない以外は、実施例２と同様にして１０サンプルの半導体積層構造を作製した。これら半導体積層構造の反り量を測定したところ、３０μｍ〜４０μｍであった。
【００３７】
（実施例３）
２インチ径の厚さ３３０μmのサファイア基板をＨ2ＳＯ4＋Ｈ2Ｏ2で前処理した後、ＭＯＣＶＤ装置の中に設置した。キャリアガスとして、Ｈ2を流速１m／ｓｅｃで流しながら、基板を１２００℃まで昇温した後、１０分間保持し、基板のサーマルクリーニングを実施した。その後、基板温度を５００℃まで低下させ、ＴＭＧ及びＮＨ３を平均流速２ｍ／ｓｅｃで流して３０ｎｍの厚さのＧａＮバッファ層を成長させた。
【００３８】
次いで、基板温度を１１８０℃とし、前記ＧａＮバッファ層上にＴＭＧ及びＮＨ３を平均流速４ｍ／ｓｅｃで流してＧａＮ層を厚さ０．５μｍに形成した。次いで、基板温度を７５０℃とし、前記ＧａＮ層上にトリメチルインジウム（ＴＭＩ）、ＴＭＧ及びＮＨ3、並びにＴＭＧ及びＮＨ3を平均流速４ｍ／ｓｅｃで交互に流すことにより、厚さ５ｎｍのＩｎ０．１７Ｇａ０．８３Ｎ層と厚さ２０ｎｍのＧａＮ層とが交互に１０層積層した中間層を形成した。次いで、基板温度を１１８０℃に設定し、前記中間層上に前記同様の条件でＴＭＧ及びＮＨ3を供給し、Ｉｎ０．１７Ｇａ０．８３Ｎ層／ＧａＮ層の周期的多層膜上にＧａＮ層を厚さ３μｍに形成し、ＧａＮ窒化物中にＩｎ０．１７Ｇａ０．８３Ｎ層／ＧａＮ層の周期的多層膜からなる中間層が介在したエピタキシャル基板を作製した。
【００３９】
次いで、前記エピタキシャル基板上にＡｌ０．２５Ｇａ０．７５Ｎ層を厚さ７ｎｍに形成し、次いで、ＳｉドープのＡｌ０．２５Ｇａ０．７５Ｎ層を厚さ１５ｎｍに形成し、次いで、Ａｌ０．２５Ｇａ０．７５Ｎ層を厚さ３ｎｍに形成して、半導体積層構造を作製した。
【００４０】
上述した操作を繰り返して、半導体積層構造を１０サンプル作製し、それらの反り量を測定したところ、１０μｍ〜１５μｍであることが判明した。
【００４１】
（比較例３）
上記実施例３において、Ｉｎ０．１７Ｇａ０．８３Ｎ層／ＧａＮ層の周期的多層膜からなる中間層を設けない以外は、実施例３と同様にして１０サンプルの半導体積層構造を作製した。これら半導体積層構造の反り量を測定したところ、３０μｍ〜４０μｍであった。
【００４２】
以上、実施例及び比較例の対比から明らかなように、本発明に従って、少なくともＧａを含むIII族窒化物層中に６００℃〜９５０℃で形成した、少なくともＧａを含む中間層を介在させたエピタキシャル基板を用いて半導体積層構造を作製した場合においては、半導体積層構造の反り量が前記中間層を設けない場合に比較して著しく低減していることが分かる。また、実施例２で示したように、中間層がＩｎを含有する場合においても、同様な作用効果を奏することが分かる。さらに、実施例３で示したように、中間層をＩｎ組成の異なる複数の層が積層されてなる多層膜構造から構成することにより、半導体積層構造の反り量が大幅に低減できることが分かる。
【００４３】
以上、具体例を挙げながら、本発明を発明の実施の形態に基づいて詳細に説明したが、本発明は上記発明の実施に形態に限定されるものではなく、本発明の範疇を逸脱しない範囲であらゆる変更や変形が可能である。例えば、エピタキシャル基板中の、III族窒化物層群の間にバッファ層やひずみ超格子などの多層積層膜を挿入し、前記III族窒化物層群の結晶品質をさらに向上させることもできる。
【００４４】
さらには、エピタキシャル基板を構成する基材を凹面状のサファイア単結晶などから構成することによって、前記エピタキシャル基板の反り量をさらに低減することもできる。
【００４５】
以上説明したように、本発明によれば、反り量の低減された、低転位で結晶性に優れたIII族窒化物層群を形成することのできる、新規なエピタキシャル基板及びこれを用いた半導体積層構造を提供することができる。
【図面の簡単な説明】
【００４６】
【図１】本発明のエピタキシャル基板の一例を示す構成図である。
【図２】エピタキシャル基板の反り量を説明するための図である。
【符号の説明】
【００４７】
１  基材
２  下地層
３  窒化物層
４  中間層
１０  エピタキシャル基板
【図１】
2008211246.tif 000003
【図２】
2008211246.tif 000004