(57)【要約】【課題】実装密度の高い電力変換装置に組み込んだ場合でも、スイッチング素子の転流時における急峻な短絡電流を効果的に抑制でき、しかも低損失なスナバ回路を提供する。【解決手段】スイッチング素子Ｓ１のターンオフ時に、スナバコンデンサＣ１に電荷を蓄えて、スイッチング素子Ｓ１の両端間に発生するサージ電圧を抑制すると共に、スイッチング素子Ｓ１がターンオンした瞬間の急峻な短絡電流を、従来のような配線インダクタンスＬｓ１２を考慮することなく、インダクタンス素子Ｌｓ１により効果的に抑制することができる。また、スナバコンデンサＣ１，インダクタンス素子Ｌｓ１，およびスナバ抵抗Ｒ１からなる直流電圧の両端間電圧が、直流電源Ｅによって一定の値に保たれており、スナバコンデンサＣ１の両端間電圧が０Ｖになるまで放電せず、インダクタンス素子Ｌｓひいてはスナバ回路２２としての損失が小さくなる。【選択図】図１
2008206282.tif 000002
【特許請求の範囲】
【請求項１】
直流電源からの直流電圧が断続的に印加されるスイッチング素子のスナバ回路において、
前記スイッチング素子の両端間にスナバコンデンサとダイオードとの直列回路を接続し、
前記スナバコンデンサ，放電電流抑制用のインダクタンス素子および放電抵抗からなる直列回路を、前記直流電源の両端間に接続したことを特徴とするスナバ回路。
【請求項２】
直流電源からの直流電圧が断続的に印加されるスイッチング素子のスナバ回路において、
前記スイッチング素子の両端間にスナバコンデンサとダイオードとの直列回路を接続し、
前記直流電源の一端にカレントトランスを接続し、
前記スナバコンデンサと放電抵抗からなる直列回路を、前記直流電源の一端と他端との間に接続したことを特徴とするスナバ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子の電圧破壊を防止するためのスナバ回路に関する。
【背景技術】
【０００２】
一般に、スイッチング電源装置に組み込まれるトランジスタやＦＥＴなどの半導体スイッチング素子は、オフ状態からオン状態に移行するターンオン時、およびオン状態からオフ状態に移行するターンオフ時に、当該スイッチング素子に加わる過渡電圧を低減して、スイッチング素子の電圧破壊を防止するために、抵抗，コンデンサ，ダイオードの各素子を組み合わせてなるスナバ回路が付加される。
【０００３】
図７は、特許文献１で提案されたスナバ回路の一例を示すものである。同図において、Ｅは直流電源、Ｓ１，Ｓ２はスイッチング回路１をなす直列接続されたスイッチング素子であり、これはスイッチング素子Ｓ１，Ｓ２の接続点に接続したインダクタンスＬ１と共に、スイッチング電源装置のインバータ回路を構成している。また、各スイッチング素子Ｓ１，Ｓ２のドレイン・ソース間には、帰還ダイオードＤ１，Ｄ２がそれぞれ逆並列接続される。スイッチング素子Ｓ１，Ｓ２の直列回路は、直流電源Ｅの両端間に接続され、直流電源Ｅの正極端子にコレクタを接続するハイサイドのスイッチング素子Ｓ１と、直流電源Ｅの負極端子にエミッタを接続するローサイドのスイッチング素子Ｓ２が、制御回路（図示せず）からの駆動信号により、交互にオン，オフするように構成される。
【０００４】
２はスイッチング素子Ｓ１に適用されたスナバ回路であり、このスナバ回路２は、スイッチング素子Ｓ１のコレクタ・エミッタ間に、スナバコンデンサＣ１とスナバダイオードＤ３を順に直列に接続し、当該スナバコンデンサＣ１とスナバダイオードＤ３の接続点と、前記直流電源Ｅの負極端子との間にスナバ抵抗Ｒ１を接続して構成される。またここでは、直流電源Ｅとスイッチング回路２との間の配線路中に、所定の配線インダクタンスＬｓ１１，Ｌｓ１２が存在するように構成する。この配線インダクタンスＬｓ１１，Ｌｓ１２は、後述するようにスナバコンデンサＣ１の放電電流ピークを抑制するために、意図的に形成される。
【０００５】
そしてこの場合は、ハイサイドのスイッチング素子Ｓ１がオン状態となる一方、ローサイドのスイッチング素子Ｓ２がオフ状態となっているときに、インダクタンスＬ１を通して負荷（図示せず）側に電力を伝送し、ハイサイドのスイッチング素子Ｓ１がオフ状態となる一方、ローサイドのスイッチング素子Ｓ２がオン状態となっているときに、それまでインダクタンスＬ１に蓄えられていたエネルギーを、引き続き負荷側に供給することができる。
【０００６】
また、スイッチング素子Ｓ１，Ｓ２が交互にオン，オフを繰り返す一連の動作中において、スイッチング素子Ｓ１がターンオフした瞬間に、スナバダイオードＤ３が導通してスナバコンデンサＣ１が充電され、スイッチング素子Ｓ１の両端であるエミッタ・コレクタ間に過大な電圧が印加するのを防止する。その後、スイッチング素子Ｓ１がターンオンすると、その瞬間に当該スイッチング素子Ｓ１と、スイッチング素子Ｓ２のエミッタ・コレクタ間における寄生容量によって、スナバコンデンサＣ１→スイッチング素子Ｓ１，Ｓ２→配線インダクタンスＬｓ１２→スナバ抵抗Ｒ１→スナバコンデンサＣ１の経路で短絡電流が流れる。このときの放電電流は、スイッチング素子Ｓ２から直流電源Ｅに至る配線路中の配線インダクタンスＬｓ１を通ることにより、その急峻なピークを効果的に抑制することができる。またその後、スイッチング素子Ｓ１，Ｓ２の短絡状態が解消すると、スナバコンデンサＣ１→配線インダクタンスＬｓ１１→直流電源Ｅ→スナバ抵抗Ｒ１→スナバコンデンサＣ１の経路で、スナバコンデンサＣ１の蓄えられた電荷を放電する放電電流が流れる。
【０００７】
一方、前述のような配線インダクタンスＬｓ１を利用しない別な回路例を、図８に示す。この図８の回路図は、特許文献２に提案されたものである。
【０００８】
同図において、ここに示すスイッチング素子Ｓ１に適用したスナバ回路１２は、スイッチング素子Ｓ１のコレクタ・エミッタ間に、スナバダイオードＤ３とスナバコンデンサＣ１を順に直列に接続すると共に、この、スナバダイオードＤ３とスナバコンデンサＣ１の接続点と、直流電源Ｅ１の正極端子に繋がるスイッチング素子Ｓ１の一端すなわちコレクタとの間に、スナバ抵抗Ｒ１とインダクタンス素子Ｌｓ２を接続した点が、前記図７に示すスナバ回路２と相違する。それ以外の構成は、図７に示すものと共通している。
【０００９】
そしてこの回路例では、スイッチング素子Ｓ１がターンオフした瞬間に、スナバダイオードＤ３が導通してスナバコンデンサＣ１が充電され、スイッチング素子Ｓ１の両端であるエミッタ・コレクタ間に過大な電圧が印加するのを防止する。その後、スイッチング素子Ｓ１がターンオンすると、インダクタンス素子Ｌｓ２と、スナバ抵抗Ｒ１と、スナバコンデンサＣ１と、スイッチング素子Ｓ１とによる閉回路が形成され、スナバコンデンサＣ１に蓄えられていた電荷が抵抗Ｒ１で放電すると共に、このときの放電電流がインダクタンス素子Ｌｓ２を通ることで、放電電流の変化速度を効果的に抑制できる。
【特許文献１】特開２００４−８８９４１号公報
【特許文献２】特開平５−１６１２５３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかし、上述した従来のスナバ回路２，１２では、次のような問題点を生じる。
【００１１】
図７に示すスナバ回路２は、電力伝送用の主回路の配線インダクタンスＬｓ１を利用して、スイッチング素子Ｓ１の転流（ターンオン）時における急峻な短絡電流の抑制を図っている。しかし、これは大容量で大形の電力変換装置であれば、配線インダクタンスＬｓ１が大きいためその効果もある程度は期待できるが、小型で且つ高電力のパワーモジュールのような実装密度の高い電力変換装置の場合は、配線インダクタンスＬｓ１を極めて小さく設計しなければならず、配線インダクタンスＬｓ１による効果は期待できない。
【００１２】
また、別な図８に示すスナバ回路１２は、設計的に主回路の配線インダクタンスＬｓ１が極めて小さいものであっても、スイッチング素子Ｓ１の転流時における短絡電流は発生せず、またスナバ抵抗Ｒ１と直列に接続したインダクタンス素子Ｌｓ２によって、放電電流の変化速度を抑制できる。しかし、スイッチング素子Ｓ１のオン時には、スナバコンデンサＣ１の両端間電圧が０Ｖに達するまで放電し、その放電電流がインダクタンス素子Ｌｓ２を通って流れるので、インダクタンス素子Ｌｓ２ひいてはスナバ回路１２としての損失が大きくなる懸念を生じる。
【００１３】
本発明は上記の各問題点に着目してなされたもので、実装密度の高い電力変換装置に組み込んだ場合であっても、スイッチング素子の転流時における急峻な短絡電流を効果的に抑制でき、しかも低損失なスナバ回路を提供することを、その目的とする。
【課題を解決するための手段】
【００１４】
本発明における請求項１のスナバ回路は、上記目的を達成するために、直流電源からの直流電圧が断続的に印加されるスイッチング素子のスナバ回路において、前記スイッチング素子の両端間にスナバコンデンサとダイオードとの直列回路を接続し、前記スナバコンデンサ，放電電流抑制用のインダクタンス素子および放電抵抗からなる直列回路を、前記直流電源の両端間に接続したものである。
【００１５】
また、請求項２のスナバ回路は、上記目的を達成するために、直流電源からの直流電圧が断続的に印加されるスイッチング素子のスナバ回路において、前記スイッチング素子の両端間にスナバコンデンサとダイオードとの直列回路を接続し、前記直流電源の一端にカレントトランスを接続し、前記スナバコンデンサと放電抵抗からなる直列回路を、前記直流電源の一端と他端との間に接続したものである。
【発明の効果】
【００１６】
請求項１の発明によれば、スイッチング素子のターンオフ時に、スナバコンデンサに電荷を蓄えて、スイッチング素子の両端間に発生するサージ電圧を抑制すると共に、スイッチング素子がターンオンした瞬間の急峻な短絡電流を、従来のような配線インダクタンスを考慮することなく、インダクタンス素子により効果的に抑制することができる。またスナバコンデンサ，インダクタンス素子，および放電抵抗からなる直流電圧の両端間電圧が、直流電源によって一定の値に保たれているので、スナバコンデンサの両端間電圧が０Ｖになるまで放電せず、インダクタンス素子ひいてはスナバ回路としての損失が小さくなる。
【００１７】
請求項２の発明によれば、スイッチング素子のターンオフ時に、スナバコンデンサＣ１に電荷を蓄えて、スイッチング素子の両端間に発生するサージ電圧を抑制すると共に、スイッチング素子がターンオンした瞬間の急峻な短絡電流を、従来のような配線インダクタンスを考慮することなく、カレントトランスにより効果的に抑制することができる。またスナバコンデンサおよび放電抵抗からなる直流電圧の両端間電圧が、直流電源によって一定の値に保たれているので、スナバコンデンサの両端間電圧が０Ｖになるまで放電せず、カレントトランスひいてはスナバ回路としての損失が小さくなる。さらに、カレントトランスは本来電流検出用などに用いる部品であるため、わざわざ専用のインダクタンス素子を組み込む必要がなく、回路構成の簡素化を実現できる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明におけるスナバ回路の好ましい一実施形態について、添付図面を参照しながら詳細に説明する。なお、従来の図７や図８と共通する回路や素子には共通の符号を付し、共通する箇所の説明は重複を避けるために極力省略する。
【００１９】
図１は、第１実施例における回路図を示したものである。本実施例におけるスナバ回路２２は、例えばパワーモジュールのような高密度実装の電力変換装置（すなわち、スイッチング電源装置）に組み込まれるもので、前述のように直流電源Ｅとスイッチング回路１との間に、図７に示すような不必要な配線インダクタンスＬｓ１が極力存在しないように、直流電源Ｅからスイッチング回路１に至る配線路が最短に形成される。また、スイッチング回路１の構成として、本実施例は同一特性のスイッチング素子Ｓ１，Ｓ２を直列接続したものを用いているが、これは例えばフルブリッジ型のコンバータのように、４個のスイッチング素子で構成してもよく、ハイサイドのスイッチング素子Ｓ１とローサイドのスイッチング素子Ｓ２が直列に接続されていれば、どのようなものであっても構わない。図１に示す直流電源Ｅ，スイッチング回路１，インダクタンスＬ１は、従来例で示したものと全く同じ回路構成であり、ハイサイドのスイッチング素子Ｓ１とローサイドのスイッチング素子Ｓ２は、制御回路（図示せず）からの駆動信号により、交互にオン，オフ動作するようになっている。
【００２０】
図１に示すスナバ回路２２は、ハイサイドのスイッチング素子Ｓ１に適用されたものである。具体的には、スイッチング素子Ｓ１のコレクタ・エミッタ間に、スナバコンデンサＣ１とスナバダイオードＤ３を順に接続し、このスナバコンデンサＣ１とスナバダイオードＤ３との間の接続点と、直流電源Ｅの負極端子との間に、インダクタンス素子Ｌｓとスナバ抵抗Ｒ１が順に直列に接続される。これにより、スイッチング素子Ｓ１のターンオン時にスナバコンデンサＣ１からの短絡電流と放電電流が流れ、スナバコンデンサＣ１，インダクタンス素子Ｌｓ，およびスナバ抵抗Ｒ１からなる直列回路が、直流電源Ｅの両端間に接続される。
【００２１】
前記インダクタンス素子Ｌｓは、配線路のインダクタンス成分を利用したものではなく、外付けのチップビーズ部品で構成される。このようなチップビーズは、図示しないプリント基板の表面にスルーホールなどを設けることなく実装でき、電力変換装置の高密度実装に適している。また、スナバ回路２２を構成するその他の素子も、電力変換装置の高密度実装を目的として、好ましくは何れもチップ部品で構成される。なお、図１に示すスナバ回路２２では、インダクタンス素子Ｌｓの位置にスナバ抵抗Ｒ１を接続し、スナバ抵抗Ｒ１の位置にインダクタンス素子Ｌｓを接続してもよい。
【００２２】
次に、上記構成についてその作用を説明する。電力変換装置の主回路における動作は従来例と同じであり、ハイサイドのスイッチング素子Ｓ１がオン状態となる一方、ローサイドのスイッチング素子Ｓ２がオフ状態となっているときに、インダクタンスＬ１を通して負荷（図示せず）側に電力を伝送し、ハイサイドのスイッチング素子Ｓ１がオフ状態となる一方、ローサイドのスイッチング素子Ｓ２がオン状態となっているときに、それまでインダクタンスＬ１に蓄えられていたエネルギーを、引き続き負荷に供給する。
【００２３】
また、スナバ回路２２の動作として、スイッチング素子Ｓ１がターンオフした瞬間に、スナバダイオードＤ３が導通してスナバコンデンサＣ１が充電され、スイッチング素子Ｓ１の両端であるエミッタ・コレクタ間に過大な電圧が印加するのを防止する。その後、スイッチング素子Ｓ１がターンオンすると、その瞬間に当該スイッチング素子Ｓ１と、スイッチング素子Ｓ２のエミッタ・コレクタ間における寄生容量によって、スイッチング素子Ｓ１のみならずスイッチング素子Ｓ２も短絡状態となり、スナバコンデンサＣ１→スイッチング素子Ｓ１，Ｓ２→スナバ抵抗Ｒ１→インダクタンス素子Ｌｓ→スナバコンデンサＣ１の経路で短絡電流が流れる。このときのインダクタンス素子Ｌｓは、時間の短い急峻な短絡電流に対して、そのインピーダンスが大きくなるように設定されており、当該短絡電流を効果的に抑制して、スナバ抵抗Ｒ１の損失を低減することができる。
【００２４】
またその後、スイッチング素子Ｓ１，Ｓ２の短絡状態が解消すると、スナバコンデンサＣ１→直流電源Ｅ→スナバ抵抗Ｒ１→インダクタンス素子Ｌｓ→スナバコンデンサＣ１の経路で、スナバコンデンサＣ１の蓄えられた電荷を放電する放電電流が流れるが、このときのインダクタンス素子Ｌｓのインピーダンスは、時間の長い放電電流に対しては小さく、放電に影響を与えることはない。しかも、スナバコンデンサＣ１，インダクタンス素子Ｌｓ，およびスナバ抵抗Ｒ１の直列回路は、その両端間電圧が直流電源Ｅからの直流電圧に維持されているので、スナバコンデンサＣ１の両端間は０Ｖになるまで放電せず、インダクタンス素子Ｌｓひいてはスナバ回路２２としての損失が小さくなる。さらに、こうしたスナバ回路２２の効果は、図７に示すような主回路の配線インダクタンスＬｓ１１，Ｌｓ１２の影響を受けないため、直流電源Ｅとスイッチング回路１との配線ループを最短に設計できる。
【００２５】
このように本実施例では、直流電源Ｅからの直流電圧が断続的に印加されるスイッチング素子Ｓ１のスナバ回路２２において、このスナバ回路２２は、例えばハイサイドのスイッチング素子Ｓ１の両端間にスナバコンデンサＣ１とスナバダイオードとしてのダイオードＤ３との直列回路を接続し、このスナバコンデンサＣ１，放電電流抑制用のインダクタンス素子Ｌｓ１および放電抵抗であるスナバ抵抗Ｒ１からなる直列回路を、直流電源Ｅの両端間に接続している。
【００２６】
こうすると、スイッチング素子Ｓ１のターンオフ時に、スナバコンデンサＣ１に電荷を蓄えて、スイッチング素子Ｓ１の両端間に発生するサージ電圧を抑制すると共に、スイッチング素子Ｓ１がターンオンした瞬間の急峻な短絡電流を、従来のような配線インダクタンスＬｓ１２を考慮することなく、インダクタンス素子Ｌｓ１により効果的に抑制することができる。またスナバコンデンサＣ１，インダクタンス素子Ｌｓ１，およびスナバ抵抗Ｒ１からなる直流電圧の両端間電圧が、直流電源によって一定の値に保たれているので、スナバコンデンサＣ１の両端間電圧が０Ｖになるまで放電せず、インダクタンス素子Ｌｓひいてはスナバ回路２２としての損失が小さくなる。こうして、本実施例のスナバ回路２２は、実装密度の高い電力変換装置に組み込んだ場合であっても、スイッチング素子Ｓ１の転流時における急峻な短絡電流を効果的に抑制でき、また少ない損失とすることができる。
【００２７】
図５と図６は、図１の回路図において、インダクタンス素子Ｌｓ１を介在させない場合と、図１の回路図そのもののインダクタンス素子Ｌｓ１を介在させた場合の、スナバ抵抗Ｒ１の両端間電圧をそれぞれ測定したものである。これらの各図において、横軸は時間を示し、縦軸は電圧を示しているが、インダクタンス素子Ｌｓ１を介在させた場合には、短絡電流のピーク値が小さくなっており、その効果が明確に現れていることがわかる。なお、図５の場合におけるスナバ回路２２の損失は、１．１９Ｗであるのに対し、図６の場合におけるスナバ回路２２の損失は０．３４Ｗに改善された。
【００２８】
図２は、ローサイドのスイッチング素子Ｓ２に適用した別な第２実施例のスナバ回路３２である。ここでのスナバ回路３２は、スイッチング素子Ｓ２のコレクタ・エミッタ間に、スナバダイオードＤ３とスナバコンデンサＣ１を順に接続し、このスナバダイオードＤ３とスナバコンデンサＣ１との間の接続点と、直流電源Ｅの正極端子との間に、インダクタンス素子Ｌｓとスナバ抵抗Ｒ１が順に直列に接続される。そしてこの場合も、スイッチング素子Ｓ２のターンオン時にスナバコンデンサＣ１からの短絡電流と放電電流が流れ、スナバコンデンサＣ１，インダクタンス素子Ｌｓ，およびスナバ抵抗Ｒ１からなる直列回路が、直流電源Ｅの両端間に接続される。インダクタンス素子Ｌｓが外付けのチップビーズ部品であることは、図１の第１実施例と同じである。
【００２９】
そして、ここでのスナバ回路３２は、スイッチング素子Ｓ２がターンオフした瞬間に、スナバダイオードＤ３が導通してスナバコンデンサＣ１が充電され、スイッチング素子Ｓ２の両端であるエミッタ・コレクタ間に過大な電圧が印加するのを防止する。その後、スイッチング素子Ｓ２がターンオンすると、その瞬間に当該スイッチング素子Ｓ２と、スイッチング素子Ｓ１のエミッタ・コレクタ間における寄生容量によって、スイッチング素子Ｓ２のみならずスイッチング素子Ｓ１も短絡状態となり、スナバコンデンサＣ１→インダクタンス素子Ｌｓ→スナバ抵抗Ｒ１→スイッチング素子Ｓ１，Ｓ２→スナバコンデンサＣ１の経路で短絡電流が流れる。このときのインダクタンス素子Ｌｓは、時間の短い急峻な短絡電流に対して、そのインピーダンスが大きくなるように設定されており、当該短絡電流を効果的に抑制して、スナバ抵抗Ｒ１の損失を低減することができる。
【００３０】
またその後、スイッチング素子Ｓ１，Ｓ２の短絡状態が解消すると、スナバコンデンサＣ１→インダクタンス素子Ｌｓ→スナバ抵抗Ｒ１→直流電源Ｅ→スナバコンデンサＣ１の経路で、スナバコンデンサＣ１の蓄えられた電荷を放電する放電電流が流れるが、このときのインダクタンス素子Ｌｓのインピーダンスは、時間の長い放電電流に対しては小さく、放電に影響を与えることはない。しかも、スナバコンデンサＣ１，インダクタンス素子Ｌｓ，およびスナバ抵抗Ｒ１の直列回路は、その両端間電圧が直流電源Ｅからの直流電圧に維持されているので、スナバコンデンサＣ１の両端間は０Ｖになるまで放電せず、インダクタンス素子Ｌｓひいてはスナバ回路３２としての損失が小さくなる。さらに、こうしたスナバ回路３２の効果は、図７に示すような主回路の配線インダクタンスＬｓ１１，Ｌｓ１２の影響を受けないため、直流電源Ｅとスイッチング回路１との配線ループを最短に設計できる。
【００３１】
このように本実施例では、直流電源Ｅからの直流電圧が断続的に印加されるスイッチング素子Ｓ２のスナバ回路３２において、このスナバ回路３２は、スイッチング素子Ｓ２の両端間にスナバコンデンサＣ１とダイオードＤ３との直列回路を接続し、このスナバコンデンサＣ１，インダクタンス素子Ｌｓ１およびスナバ抵抗Ｒ１からなる直列回路を、直流電源Ｅの両端間に接続しているので、第１実施例と同様の作用効果を発揮できる。
【００３２】
図３は、ハイサイドのスイッチング素子Ｓ１に適用した別な第３実施例のスナバ回路４２である。ここでのスナバ回路４２の特徴は、図１に示すインダクタンス素子Ｌｓに代わって、同様の機能を発揮するカレントトランスＣＴのインダクタンスを利用していることにある。このカレントトランスＣＴは、本来電力変換装置の負荷電流検出器として、直流電源Ｅの一端である負極端子から負荷に至る電力供給ラインに挿入接続されたものである。またここでも、スナバコンデンサＣ１とスナバ抵抗Ｒ１との直列回路は、直流電源Ｅの両端間に接続される。なお、その他の構成は、図１に示す回路図と共通している。
【００３３】
ここでのスナバ回路４２は、スイッチング素子Ｓ１がターンオフした瞬間に、スナバダイオードＤ３が導通してスナバコンデンサＣ１が充電され、スイッチング素子Ｓ１の両端であるエミッタ・コレクタ間に過大な電圧が印加するのを防止する。その後、スイッチング素子Ｓ１がターンオンすると、その瞬間に当該スイッチング素子Ｓ１と、スイッチング素子Ｓ２のエミッタ・コレクタ間における寄生容量によって、スイッチング素子Ｓ１のみならずスイッチング素子Ｓ２も短絡状態となり、スナバコンデンサＣ１→スイッチング素子Ｓ１，Ｓ２→カレントトランスＣＴ→スナバ抵抗Ｒ１→スナバコンデンサＣ１の経路で短絡電流が流れる。このときのカレントトランスＣＴは、時間の短い急峻な短絡電流に対して、そのインピーダンスが大きくなるように設定されており、当該短絡電流を効果的に抑制して、スナバ抵抗Ｒ１の損失を低減することができる。
【００３４】
またその後、スイッチング素子Ｓ１，Ｓ２の短絡状態が解消すると、スナバコンデンサＣ１→直流電源Ｅ→スナバ抵抗Ｒ１→スナバコンデンサＣ１の経路で、スナバコンデンサＣ１の蓄えられた電荷を放電する放電電流が流れるが、このときカレントトランスＣＴには放電電流が流れることはなく、カレントトランスＣＴが放電に影響を与えることはない。しかも、スナバコンデンサＣ１およびスナバ抵抗Ｒ１の直列回路は、その両端間電圧が直流電源Ｅからの直流電圧に維持されているので、スナバコンデンサＣ１の両端間は０Ｖになるまで放電せず、スナバ回路４２としての損失が小さくなる。さらに、こうしたスナバ回路４２の効果は、図７に示すような主回路の配線インダクタンスＬｓ１１，Ｌｓ１２の影響を受けないため、直流電源Ｅとスイッチング回路１との配線ループを最短に設計できる。
【００３５】
このように本実施例では、直流電源Ｅからの直流電圧が断続的に印加されるスイッチング素子Ｓ１のスナバ回路４２において、このスナバ回路４２は、例えばハイサイドのスイッチング素子Ｓ１の両端間にスナバコンデンサＣ１とスナバダイオードとしてのダイオードＤ３との直列回路を接続し、直流電源Ｅの一端にカレントトランスＣＴを接続し、スナバコンデンサＣ１とスナバ抵抗Ｒ１からなる直列回路を、直流電源Ｅの一端と他端との間に接続している。
【００３６】
こうすると、スイッチング素子Ｓ１のターンオフ時に、スナバコンデンサＣ１に電荷を蓄えて、スイッチング素子Ｓ１の両端間に発生するサージ電圧を抑制すると共に、スイッチング素子Ｓ１がターンオンした瞬間の急峻な短絡電流を、従来のような配線インダクタンスＬｓ１２を考慮することなく、カレントトランスＣＴにより効果的に抑制することができる。またスナバコンデンサＣ１およびスナバ抵抗Ｒ１からなる直流電圧の両端間電圧が、直流電源によって一定の値に保たれているので、スナバコンデンサＣ１の両端間電圧が０Ｖになるまで放電せず、カレントトランスＣＴひいてはスナバ回路４２としての損失が小さくなる。こうして、本実施例のスナバ回路４２は、実装密度の高い電力変換装置に組み込んだ場合であっても、スイッチング素子Ｓ１の転流時における急峻な短絡電流を効果的に抑制でき、また少ない損失とすることができる。
【００３７】
さらに、カレントトランスＣＴは本来電流検出用などに用いる部品であるため、わざわざ専用のインダクタンス素子を組み込む必要がなく、回路構成の簡素化を実現できる。
【００３８】
図４は、ローサイドのスイッチング素子Ｓ２に適用した別な第４実施例のスナバ回路５２である。ここでのスナバ回路５２の特徴は、第３実施例と同様にカレントトランスＣＴのインダクタンスを利用している。このカレントトランスＣＴは、本来電力変換装置の負荷電流検出器として、直流電源Ｅの他端である正極端子から負荷に至る電力供給ラインに挿入接続され、スナバコンデンサＣ１とスナバ抵抗Ｒ１との直列回路が、直流電源Ｅの両端間に接続される。なお、その他の構成は、図２に示す回路図と共通している。
【００３９】
ここでのスナバ回路５２は、スイッチング素子Ｓ２がターンオフした瞬間に、スナバダイオードＤ３が導通してスナバコンデンサＣ１が充電され、スイッチング素子Ｓ１の両端であるエミッタ・コレクタ間に過大な電圧が印加するのを防止する。その後、スイッチング素子Ｓ２がターンオンすると、その瞬間に当該スイッチング素子Ｓ２と、スイッチング素子Ｓ１のエミッタ・コレクタ間における寄生容量によって、スイッチング素子Ｓ２のみならずスイッチング素子Ｓ１も短絡状態となり、スナバコンデンサＣ１→スナバ抵抗Ｒ１→カレントトランスＣＴ→スイッチング素子Ｓ１，Ｓ２→スナバコンデンサＣ１の経路で短絡電流が流れる。このときのカレントトランスＣＴは、時間の短い急峻な短絡電流に対して、そのインピーダンスが大きくなるように設定されており、当該短絡電流を効果的に抑制して、スナバ抵抗Ｒ１の損失を低減することができる。
【００４０】
またその後、スイッチング素子Ｓ１，Ｓ２の短絡状態が解消すると、スナバコンデンサＣ１→スナバ抵抗Ｒ１→直流電源Ｅ→スナバコンデンサＣ１の経路で、スナバコンデンサＣ１の蓄えられた電荷を放電する放電電流が流れるが、このときカレントトランスＣＴには放電電流が流れることはなく、カレントトランスＣＴが放電に影響を与えることはない。しかも、スナバコンデンサＣ１およびスナバ抵抗Ｒ１の直列回路は、その両端間電圧が直流電源Ｅからの直流電圧に維持されているので、スナバコンデンサＣ１の両端間は０Ｖになるまで放電せず、スナバ回路５２としての損失が小さくなる。さらに、こうしたスナバ回路５２の効果は、図７に示すような主回路の配線インダクタンスＬｓ１１，Ｌｓ１２の影響を受けないため、直流電源Ｅとスイッチング回路１との配線ループを最短に設計できる。
【００４１】
このように本実施例では、直流電源Ｅからの直流電圧が断続的に印加されるスイッチング素子Ｓ１のスナバ回路５２において、このスナバ回路５２は、例えばローサイドのスイッチング素子Ｓｗの両端間にダイオードＤ３とスナバコンデンサＣ１との直列回路を接続し、直流電源Ｅの他端である正極端子にカレントトランスＣＴを接続し、スナバコンデンサＣ１とスナバ抵抗Ｒ１からなる直列回路を、直流電源Ｅの一端と他端との間に接続している。
【００４２】
こうすると、スイッチング素子Ｓ２のターンオフ時に、スナバコンデンサＣ１に電荷を蓄えて、スイッチング素子Ｓ２の両端間に発生するサージ電圧を抑制すると共に、スイッチング素子Ｓ２がターンオンした瞬間の急峻な短絡電流を、従来のような配線インダクタンスＬｓ１２を考慮することなく、カレントトランスＣＴにより効果的に抑制することができる。またスナバコンデンサＣ１およびスナバ抵抗Ｒ１からなる直流電圧の両端間電圧が、直流電源によって一定の値に保たれているので、スナバコンデンサＣ１の両端間電圧が０Ｖになるまで放電せず、カレントトランスＣＴひいてはスナバ回路５２としての損失が小さくなる。こうして、本実施例のスナバ回路５２は、実装密度の高い電力変換装置に組み込んだ場合であっても、スイッチング素子Ｓ２の転流時における急峻な短絡電流を効果的に抑制でき、また少ない損失とすることができる。
【００４３】
さらに、カレントトランスＣＴは本来電流検出用などに用いる部品であるため、わざわざ専用のインダクタンス素子を組み込む必要がなく、回路構成の簡素化を実現できる。
【００４４】
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲において種々の変形実施が可能である。例えば、上記第１実施例または第３実施例に示すようなハイサイドのスイッチング素子Ｓ１に適用したスナバ回路２２，４２と、第２実施例または第４実施例に示すようなローサイドのスイッチング素子Ｓ２に適用したスナバ回路３２，５２とを組み合わせてもよい。
【図面の簡単な説明】
【００４５】
【図１】本発明の第１実施例における電力変換装置の要部回路図である。
【図２】本発明の第２実施例における電力変換装置の要部回路図である。
【図３】本発明の第３実施例における電力変換装置の要部回路図である。
【図４】本発明の第４実施例における電力変換装置の要部回路図である。
【図５】図１に示す回路図で、インダクタンス素子Ｌｓを設けていない場合のスナバ抵抗Ｒ１に発生する電圧波形図である。
【図６】図１に示す回路図のスナバ抵抗Ｒ１に発生する電圧波形図である。
【図７】従来例における電力変換装置の要部回路図である。
【図８】従来の別な例における電力変換装置の要部回路図である。
【符号の説明】
【００４６】
Ｅ  直流電源
Ｓ１，Ｓ２  スイッチング素子
Ｃ１  スナバコンデンサ
ＣＴ  カレントトランス
Ｄ３  ダイオード（スナバダイオード）
Ｌ１  インダクタンス素子
Ｒ１  スナバ抵抗（放電抵抗）
【図１】
2008206282.tif 000003
【図２】
2008206282.tif 000004
【図３】
2008206282.tif 000005
【図４】
2008206282.tif 000006
【図５】
2008206282.tif 000007
【図６】
2008206282.tif 000008
【図７】
2008206282.tif 000009
【図８】
2008206282.tif 000010