(57)【要約】【課題】剥離段階で発生する破損の影響を低減した半導体装置を提供することを課題とする。また、小型の半導体装置を提供することを課題とする。【解決手段】回路ブロック（機能ごと形成した薄膜半導体素子の複合体）を形成した後、可撓性基板上に配置し、各回路ブロックをそれぞれ電気的に接続する。また、回路ブロックを積み重ねた構成（積層構造）を有する。上記構成により、半導体装置の歩留まりを向上し、製造に係るコストを低減することができる。また、半導体装置を小型化することができる。【選択図】図８
2008047776.tif 000002
【特許請求の範囲】
【請求項１】
複数の回路ブロックからなる半導体装置の作製方法であって、
前記複数の回路ブロックを、それぞれ素子形成基板上に形成し、
前記複数の回路ブロックを、前記素子形成基板からそれぞれ剥離して基板上に配置し、
前記複数の回路ブロック間を電気的に接続する配線を形成することを特徴とする半導体装置の作製方法。
【請求項２】
複数の回路ブロックからなる半導体装置の作製方法であって、
前記複数の回路ブロックを、それぞれ素子形成基板上に形成し、
前記複数の回路ブロックを、前記素子形成基板からそれぞれ剥離して基板上に配置し、
前記複数の回路ブロック間を電気的に接続する配線を形成し、
前記複数の回路ブロックのいずれかが不良である場合に別の回路ブロックを前記基板上に配置し、前記不良である回路ブロックに電気的に接続された配線にかえて、前記別の回路ブロックに電気的に接続する配線を形成することを特徴とする半導体装置の作製方法。
【請求項３】
複数の回路ブロックからなる半導体装置の作製方法であって、
前記複数の回路ブロックを、それぞれ素子形成基板上に形成し、
前記複数の回路ブロックを、前記素子形成基板からそれぞれ剥離して基板上に積層して配置し、
前記複数の回路ブロック間を電気的に接続する配線を形成することを特徴とする半導体装置の作製方法。
【請求項４】
請求項３において、
前記複数の回路ブロック間を電気的に接続する配線は、異方性導電材料または異方性導電膜を用いて形成されることを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至請求項３いずれか一において、
前記複数の回路ブロック間を電気的に接続する配線は、インクジェット法またはスクリーン印刷法を用いて形成されることを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記基板は可撓性基板であることを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至請求項６のいずれか一において、前記複数の回路ブロックに電気的に接続されたアンテナを形成することを特徴とする半導体装置の作製方法。
【請求項８】
請求項１乃至請求項７のいずれか一において、
前記回路ブロックは、電磁波シールド層を有することを特徴とする半導体装置の作製方法。
【請求項９】
請求項１乃至請求項８のいずれか一において、
前記回路ブロックは、ＣＰＵ、ＧＰＵ、符号化回路、整流回路、復調回路、変調回路、定電圧回路、ＲＦ回路（無線周波数回路）、Ｄ／Ａ変換回路、ＰＬＬ回路、クロック発生回路、センサ回路、インターフェイス回路、メモリ、メモリコントローラのいずれかであることを特徴とする半導体装置の作製方法。
【請求項１０】
請求項１乃至請求項７のいずれか一において、
前記回路ブロックにかえて、半導体素子ブロックを用いることを特徴とする半導体装置の作製方法。
【請求項１１】
請求項１０において、前記半導体素子ブロックは、スイッチ素子、容量素子、抵抗素子、インダクタ、トランジスタ、ダイオード、光起電力素子、光電変換素子、熱起電力素子、サーミスタのいずれかを含むことを特徴とする半導体装置の作製方法。
【請求項１２】
基板と、
複数の回路ブロックと、
前記複数の回路ブロックと前記基板とを接着する接着層と、
前記複数の回路ブロック間を電気的に接続する配線と、を有し、
前記複数の回路ブロックは薄膜半導体素子を含むことを特徴とする半導体装置。
【請求項１３】
基板と、
複数の回路ブロックと、
前記複数の回路ブロックと前記基板とを接着する接着層と、
前記複数の回路ブロック間を電気的に接続する配線と、を有し、
前記複数の回路ブロックは薄膜半導体素子を含み、前記複数の回路ブロックは積層して配置されたものであることを特徴とする半導体装置。
【請求項１４】
請求項１２または請求項１３において、
前記基板は可撓性基板であることを特徴とする半導体装置。
【請求項１５】
請求項１２乃至請求項１４のいずれか一において、前記複数の回路ブロックに電気的に接続されたアンテナを有することを特徴とする半導体装置。
【請求項１６】
請求項１２乃至請求項１５のいずれか一において、
前記回路ブロックは、電磁波シールド層を有することを特徴とする半導体装置の作製方法。
【請求項１７】
請求項１２乃至請求項１６のいずれか一において、
前記回路ブロックは、ＣＰＵ、ＧＰＵ、符号化回路、整流回路、復調回路、変調回路、定電圧回路、ＲＦ回路（無線周波数回路）、Ｄ／Ａ変換回路、ＰＬＬ回路、クロック発生回路、センサ回路、インターフェイス回路、メモリ、メモリコントローラのいずれかであることを特徴とする半導体装置。
【請求項１８】
請求項１２乃至請求項１５のいずれか一において、
前記回路ブロックにかえて、半導体素子ブロックを有することを特徴とする半導体装置。
【請求項１９】
請求項１８において、前記半導体素子ブロックは、スイッチ素子、容量素子、抵抗素子、インダクタ、トランジスタ、ダイオード、光起電力素子、光電変換素子、熱起電力素子、サーミスタのいずれかを含むことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、及びその作製方法に関する。
【背景技術】
【０００２】
半導体装置に用いられる基板にはさまざまなものが存在するが、プラスチック基板に代表される「可撓性」を有する基板（以下、可撓性基板という）は、ガラス基板やシリコン基板等と比較して、振動や衝撃に対する機械的強度に優れており、また、形状の自由度が高いという特徴を有している。さらに、可撓性基板を用いることにより、半導体装置の厚みを抑えやすいというメリットが存在する。このように可撓性基板は従来の非可撓性基板が持ち得ない特徴を有するため、可撓性基板上に形成した半導体装置を様々な分野に利用することが考えられている。
【０００３】
しかし、可撓性基板は、半導体素子の作製工程における熱処理に耐え得るほどの耐熱性を示さない場合が多い。そこで、耐熱性を有する基板上に半導体素子を形成した後、剥離して、別途用意した可撓性基板に貼り合わせるという作製方法が用いられている（特許文献１参照）。
【特許文献１】特開２００３−６９０３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところが、上述のような剥離方法を用いて半導体装置を作製する場合、その歩留まりが低くなるという問題がある。この原因はいくつか存在するが、そのうちの一つは、剥離段階における半導体装置の破損である。現在用いられている剥離工程は、物理的手段を用いて行われることが多いため、この剥離段階で不良が発生する可能性が非常に高い。具体的には、剥離段階におけるストレス等によって、半導体装置にクラックや断線等が生じ、不良が発生する。この問題は、物理的剥離方法を用いる限り、回避が難しいものとなっている。
【０００５】
また、半導体装置の高付加価値化に伴う半導体装置の大型化が問題となる。この問題は、高付加価値化を進めるほど、一つの半導体装置内に存在する素子の数が増加することに起因している。半導体装置が有する素子数と、半導体装置の大きさとは、素子自体の大きさが変化しないという条件の下ではトレードオフの関係にあり、高付加価値化を進めるほどに半導体装置は大型化するといえる。プロセスが改善し、より微細な素子を形成することができたとしても、高付加価値化を進めることにより、小型の半導体装置を作製することは困難となる。
【０００６】
また、高付加価値化を進めた場合には半導体素子自体の単価が上昇する。すなわち、不良発生の影響はさらに大きくなる。このような状況において、わずかな部分に不良が発生した半導体装置を廃棄することは製造コストの上昇を招き、好ましくない。
【０００７】
さらに、従来の作製方法では、既存の半導体装置を改良する場合には、半導体装置を初めから設計しなおす必要があり、高機能な半導体装置の改良においては、その設計等に要する時間が非常に大きくなってしまうという傾向にある。
【０００８】
また、従来の作製方法では、基板の面積に対して半導体素子の面積が小さく、半導体材料の使用効率が低いという問題があった。つまり、半導体素子が形成されない領域においては、半導体材料は、エッチング等の工程により除去されていた。この問題は、基板の面積に対して半導体素子が占める面積の割合が小さい表示装置などにおいて、特に顕著であった。
【０００９】
上記問題点に鑑み、本発明は、剥離段階で発生する破損の影響を低減した半導体装置を提供することを課題とする。換言すれば、半導体装置の歩留まりを向上し、製造に係るコストを低減することを課題とする。また、小型の半導体装置を提供することを課題とする。さらに、高付加価値化に伴う製造コスト上昇を回避するための、半導体装置の修復方法を提供することを課題とする。また、半導体装置の高性能化・高付加価値化を、低コストに実現することを課題とする。さらに、高機能な半導体装置を短時間に提供することを課題とする。また、半導体装置の作製工程における半導体材料の使用効率を向上することを課題とする。
【課題を解決するための手段】
【００１０】
本発明の半導体装置は、回路ブロック（機能ごと形成した薄膜半導体素子の複合体）を形成した後、可撓性基板上に配置し、各回路ブロックをそれぞれ電気的に接続することにより作製する。また、本発明の半導体装置は、回路ブロックを積み重ねた構成（積層構造）を有する。さらに、半導体装置中の回路ブロックや配線等に不良が発生した場合には、新たな回路ブロックを配置し、または、新たな配線を形成することにより、半導体装置を修復することを可能とする。
【００１１】
本発明の半導体装置の作製方法の一は、複数の回路ブロックを、それぞれ素子形成基板上に形成し、複数の回路ブロックを、素子形成基板からそれぞれ剥離して基板上に配置し、複数の回路ブロック間を電気的に接続する配線を形成することを特徴としている。
【００１２】
また、本発明の半導体装置の作製方法の他の一は、複数の回路ブロックを、それぞれ素子形成基板上に形成し、複数の回路ブロックを、素子形成基板からそれぞれ剥離して基板上に配置し、複数の回路ブロック間を電気的に接続する配線を形成し、複数の回路ブロックのいずれかが不良である場合に別の回路ブロックを基板上に配置し、不良である回路ブロックに電気的に接続された配線にかえて、別の回路ブロックに電気的に接続する配線を形成することを特徴としている。
【００１３】
また、本発明の半導体装置の作製方法の他の一は、複数の回路ブロックを、それぞれ素子形成基板上に形成し、複数の回路ブロックを、素子形成基板からそれぞれ剥離して基板上に積層して配置し、複数の回路ブロック間を電気的に接続する配線を形成することを特徴としている。
【００１４】
本発明の半導体装置の構成の一は、基板と、複数の回路ブロックと、複数の回路ブロックと基板とを接着する接着層と、複数の回路ブロック間を電気的に接続する配線と、を有し、複数の回路ブロックは薄膜半導体素子を含むことを特徴としている。
【００１５】
また、本発明の半導体装置の構成の他の一は、基板と、複数の回路ブロックと、複数の回路ブロックと基板とを接着する接着層と、複数の回路ブロック間を電気的に接続する配線と、を有し、複数の回路ブロックは薄膜半導体素子を含み、複数の回路ブロックは積層して配置されたものであることを特徴としている。
【００１６】
上記半導体装置の作製方法および半導体装置の構成において、複数の回路ブロック間を電気的に接続する配線は、異方性導電材料または異方性導電膜を用いて形成してもよい。また、インクジェット法またはスクリーン印刷法を用いて配線を形成しても良い。また、上記作製方法に用いる基板は可撓性基板であることが好ましい。
【００１７】
また、上記作製方法および構成において、複数の回路ブロックに電気的に接続されたアンテナを形成してもよい。また、回路ブロックは、電磁波シールド層を有する構成であっても良い。
【００１８】
なお、上記作製方法および構成において、回路ブロックは、単一の機能を有する回路であっても良いし、機能が異なる複数の回路の集合体であっても良い。単一の機能を有する回路の例としては、符号化回路、整流回路、復調回路、変調回路、定電圧回路、ＲＦ回路（無線周波数回路）、Ｄ／Ａ変換回路、ＰＬＬ回路、クロック発生回路といったものが挙げられる。機能が異なる複数の回路の集合体としては、ＣＰＵ、ＧＰＵ、センサ回路、インターフェイス回路、メモリ、メモリコントローラといったものが挙げられる。
【００１９】
さらに、上記作製方法および構成において、回路ブロックの代わりに、半導体素子ブロックを用いて半導体装置を作製してもよい。ここで、半導体素子ブロックとは、スイッチ素子、容量素子、抵抗素子、インダクタ、トランジスタ、ダイオード、光起電力素子、光電変換素子、熱起電力素子、サーミスタのいずれかを含む構成とすることができる。なお、半導体素子ブロックとは、回路ブロックと比較してさらに小さな単位であり、一つの半導体素子から構成される。
【００２０】
上記構成におけるメモリとしては、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＦＥＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、マスクＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  ａｎｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、フラッシュメモリなどが挙げられる。有機化合物を含む材料から形成されるメモリ（有機メモリ）を用いることもできる。
【００２１】
なお、一般に半導体素子とは、半導体の電気工学的特性を利用した素子を指すが、本発明において半導体素子とは、半導体装置を構成する基本的な構成単位となる素子を言うものとし、半導体を用いた素子には限られない。一例としては、スイッチ素子、容量素子、抵抗素子、インダクタ、トランジスタ、ダイオード、光起電力素子、光電変換素子、熱起電力素子、サーミスタ等が挙げられる。ここで、特に薄膜半導体素子とは、薄膜を積層した構造を有する半導体素子を言うものとする。また、回路ブロックとは、半導体素子が複数集合することにより一定の機能を有するようになった素子群を指すものとする。例えば、単一の機能を有する回路ブロックの例として、符号化回路、整流回路、復調回路、変調回路、定電圧回路、ＲＦ回路（無線周波数回路）、Ｄ／Ａ変換回路、ＰＬＬ回路、クロック発生回路といったものが挙げられるが、これに限られない。機能が異なる複数の回路の集合体である回路ブロックとしては、ＣＰＵ、ＧＰＵ、センサ回路、インターフェイス回路、メモリ、メモリコントローラといったものが挙げられるが、これに限られない。すなわち、目的とする半導体装置によっては必要となる回路ブロックが大きく異なるため、半導体装置を構成する一部分であり、また、機能的にまとまった部分であれば、上記の例に限られるものではない。
【００２２】
本発明において、「対象物」の上に形成されている、という記載については、「対象物」の上に直接接していることに限定されない。直接接してはいない場合、つまり、間に別の「物」を介している場合も含むものとする。「対象物」の下に、という場合についても同様であり、直接接している場合と、接していない場合とを含むこととする。ここで特に指定しない場合には、「対象物」の一方の面を「上」方向とし、他方の面を「下」方向とする。つまり、例えば、作製段階において、層Ａの「上」に層Ｂを形成した構成を有している場合、その完成品の天地を逆転したとしても、層Ａの「上」に層Ｂが形成された構成と言うことができる。すなわち、「上」または「下」といった方向の持つ意味は、基準とする物に対して、対象となる物がそのどちら側に形成されるのかを示すに留まり、一般的な「上」および「下」の持つ意味である「重力に対する方向」を言うものではない。もちろん、「左」、「右」といった、その他の方向についても同様である。なお、特に指定する場合にはこれに限られず、重力の方向を基準としても良いし、その他の基準を用いても良い。
【発明の効果】
【００２３】
本発明の作製方法を用いて半導体装置を作製することにより、不良を低減し、歩留まりを向上することができる。また、半導体装置を短期間に作製でき、設計・改良等を効率よく行うことができる。また、小型の半導体装置を作製することができる。また、高性能な半導体装置を容易に作製することができる。また、半導体材料の使用効率を向上して低コストに半導体装置を作製することができる。さらに、剥離以外の工程において不良が発生した場合でも、適宜修復を行うことができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施の形態について図面を用いて説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いることとする。
【００２５】
（実施の形態１）
本実施の形態では、図１〜図８を用いて、本発明の基本的な構成を説明する。
【００２６】
はじめに、回路ブロックごとに剥離を行うことにより歩留まりが向上する様子を、図１を用いて説明する。従来の方法によれば、一定領域に、必要な全ての素子を作り込み、これを単位として剥離を行っていた。すなわち、一つの半導体装置１００に全ての機能を盛り込んだ構成としていた（図１（Ａ）参照）。このような構成においては、工程が簡略である半面、一部の半導体素子の不具合１０１によって、その半導体装置が動作しなくなってしまうという問題がある。
【００２７】
そこで、機能ごとに区分した回路ブロックを複数組み合わせることにより、半導体装置を作製する。すなわち、一つの回路ブロックの面積を従来の半導体装置の面積より小さくする。これにより図１（Ｂ）に示すように、従来では不良と判断されていた半導体装置でも、破損回路ブロック１０２となる一部を除き、良品回路ブロック１０３として用いることが可能となる。
【００２８】
次に、歩留まりが向上する様子を、図２を用いて説明する。ここで、従来の方法により作製された半導体装置２００の面積をａとする。また、従来の方法による半導体装置の剥離段階における良品の確率（良品率）をｂとする。回路ブロック２０２の面積が半導体装置２００の面積のｎ分の１である場合、すなわち回路ブロック２０２の面積がａ／ｎである場合には、回路ブロック２０２が良品となる確率は近似的にｂのｎ乗根で表すことができる（なお、図中、２０１は不良半導体装置、２０３は不良回路ブロックである）。ただし、簡単のため、一つの半導体装置（または回路ブロック）に複数の破損が存在する場合は考慮していない。また、半導体素子は、全ての領域に均等に分布しているものとした。また、破損が発生する領域は、半導体素子が形成される領域全てに均等に分布しているものとし、破損が一箇所存在する場合に、該当する半導体装置（または回路ブロック）は不良であると判断するものとする。
【００２９】
このことは、回路ブロック２０２が複数集まって半導体装置２００を形成していると考えると容易に理解できる（すなわち、回路ブロックが良品となる確率をｃとした場合、半導体装置の良品確率はｃｎで近似的に表される）。したがって、従来の作製方法によって作製した半導体装置における良品率が例えば約０．８４（８４％）である場合、図２のように九分の一の大きさの回路ブロックにおける良品率は、約０．９８（９８％）となる。また、従来の半導体装置の良品率が０．５（５０％）である場合には、回路ブロックの良品率は約０．９２（９２％）となる。
【００３０】
実際上は、半導体装置２００や回路ブロック２０２などにおいて、半導体素子は均等に分布しておらず、また、剥離の際の応力の生じ方も一定ではない。このため、一つの半導体装置（または回路ブロック）内においても、破損の生じやすい部分・生じにくい部分等の分布が生じる可能性が高い（例えば、チップの端部においては、応力の影響が出やすい）。また、一つの半導体装置（または回路ブロック）内において、必ずしも破損が一つとは限らず、複数箇所の破損が存在する可能性もある。したがって、正確には上記のような良品率とならないが、半導体装置を一体で形成する方法と比較して、回路ブロックごとに作製することで、不良が発生する確率を低減することが可能である。
【００３１】
また、回路ブロックごとに作製することにより、他の様々な機能との複雑な関係を考慮しなくても良いため、回路ブロックの設計や改良等を容易に行うことができる。さらに、回路ブロックごとに作製することにより、用途に合わせた機能を適宜選択した半導体装置を短時間に作製することできる。また、高機能・高性能化する際には、付加的機能を有する回路ブロックのみを新たに作製すればよいため、半導体装置を一から設計しなおす場合と比較して低コストで作製することができる。
【００３２】
次に、複数の回路ブロックを用いた半導体装置の作製方法について説明する。
【００３３】
はじめに、回路ブロックの作製方法について、図３及び図４を用いて説明する。まず、素子形成基板３００上に剥離層３０１を形成する（図３（Ａ）参照）。なお、剥離層３０１を形成する前に素子形成基板３００上に絶縁膜を設けてもよい。特に、素子形成基板３００に含まれるアルカリ金属、アルカリ土類金属などの不純物による半導体素子の汚染が懸念される場合には、素子形成基板３００と剥離層３０１との間に絶縁膜を形成することが好ましい。
【００３４】
素子形成基板３００と剥離層３０１との間に設ける絶縁膜の材料としては、酸化珪素、窒化珪素、窒素を含む酸化珪素膜（ＳｉＯｘＮｙ：ｘ＞ｙ）、酸素を含む窒化珪素膜（ＳｉＮｘＯｙ：ｘ＞ｙ）等を用いることができる。また、絶縁膜の構造としては、単層構造としても良いし、積層構造としても良い。
【００３５】
素子形成基板３００としては、ガラス基板や石英基板、シリコン基板（ウェハー）、金属基板、セラミックス基板、ステンレス基板、プラスチック基板、アクリル基板などを用いることができる。回路ブロック作製時の加熱処理に対する耐熱性を有していれば、素子形成基板３００の種類は特に限定されないが、耐熱性を有するプラスチック基板またはガラス基板を用いることがより好ましい。ガラス基板は、その面積や形状に大きな制限がない。このため、素子形成基板３００としてガラス基板を用いる場合には、例えば一辺が１メートル以上であって、矩形状のものを用いることも可能であり、生産性を格段に向上させることができる。この点は、円形のシリコン基板を用いる場合と比較して大きなメリットとなる。また、基板自体のコストの点からも、石英基板やシリコン基板、金属基板、セラミック基板、ステンレス基板などと比較してガラス基板を用いることが好ましい。特に基板の大型化が求められる場合にはそれが顕著となり、量産性の点を考慮するとガラス基板を用いることが好ましい。本実施の形態では、素子形成基板３００としてガラス基板を用いることとする。
【００３６】
剥離層３０１を形成する材料としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、鉛（Ｐｂ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、銅（Ｃｕ）などから選択された元素または前記元素を主成分とする合金材料若しくは化合物材料を用いることができる。また、窒素を含む酸化珪素膜（ＳｉＯｘＮｙ：ｘ＞ｙ）、酸素を含む窒化珪素膜（ＳｉＮｘＯｙ：ｘ＞ｙ）などを用いても良い。成膜方法としては、スパッタ法やプラズマＣＶＤ法等の各種ＣＶＤ法を用いることができる。剥離層３０１の構造としては、単層構造としてもよいし、積層構造としてもよい。例えば、スパッタ法によりタングステン（Ｗ）を２０〜４０ｎｍの厚さに形成した後、タングステン（Ｗ）の表面を酸化させる構造としても良い。
【００３７】
次に、剥離層３０１の上に、薄膜トランジスタ等の素子が複数設けられた層（以下、「素子層３０２」と記す）を形成する（図３（Ｂ）参照）。なお、素子形成基板３００からの不純物により、素子層３０２の汚染が懸念される場合には、剥離層３０１と素子層３０２との間に絶縁膜を形成することが好ましい。例えば、素子形成基板３００としてガラス基板を用いる場合、剥離層３０１と素子層３０２との間に絶縁膜を設けることで、ガラス基板に含まれるナトリウム（Ｎａ）などのアルカリ金属が素子層３０２に侵入することを防止できる。絶縁膜の材料としては、酸化珪素、窒化珪素、窒素を含む酸化珪素膜（ＳｉＯｘＮｙ：ｘ＞ｙ）、酸素を含む窒化珪素膜（ＳｉＮｘＯｙ：ｘ＞ｙ）等を用いることができる。また、絶縁膜の構造としては、単層構造としても良いし、積層構造であっても良い。
【００３８】
素子層３０２は、半導体素子からなる半導体素子群を複数有しており、当該複数の半導体素子群は後に分断され、回路ブロックとなる。すなわち、後の回路ブロックは、少なくとも半導体素子が設けられた層を有する。なお、同一の素子形成基板上に形成される回路ブロックは一種類であっても良いし、複数種類であってもよい。つまり、生産効率の点から同一の素子形成基板上に複数種類の回路ブロックを形成することが好ましくない場合には、同一の回路ブロックのみを形成すれば良いし、同様な観点から、同一の素子形成基板上に複数種類の回路ブロックを形成するほうが効率的である場合には、そのような構成とすれば良い。
【００３９】
本実施の形態では、半導体素子としてボトムゲート型のトランジスタを形成しているが、これに限らず、トップゲート型のトランジスタを用いても良い。素子層３０２は少なくとも半導体素子を有する構成であればどのようなものであっても良い。
【００４０】
なお、回路ブロック内の半導体素子の集合体（半導体素子群）は、取り数が最も多くなるレイアウトで作製することが好ましい。例えば、正方形状や長方形状などの形状とする。このようにすることで、従来の一体形成による作製方法と比較して、材料の使用効率が向上する。すなわち、従来では半導体装置２１００内部における回路２１０１の配置の問題から、一部の領域には半導体素子群を形成しない構成としていた（図２１（Ａ）参照）が、本発明の作製方法を用いることにより、素子形成基板上において、半導体素子として使用されない領域を低減することができる（図２１（Ｂ）参照）。これにより、従来の一体形成の場合と比較して、実質的な取り数を多くすることができ、材料の使用効率が向上する。
【００４１】
素子層３０２は、半導体素子に加えて、アンテナを有する構成であっても良い。なお、アンテナを有する半導体装置を作製する際には、回路ブロックの一部としてアンテナを共に形成してもよいし、回路ブロックとは別にアンテナを形成し、後に電気的に接続するようにしてもよい。
【００４２】
なお、素子層３０２を構成する半導体素子の半導体材料としては、シリコン（Ｓｉ：非晶質シリコン、結晶性シリコン、単結晶シリコン等）、シリコン・ゲルマニウム（ＳｉＧｅ）、ガリウム・ヒ素（ＧａＡｓ）、酸化亜鉛（ＺｎＯ）等を主成分とする無機半導体材料を用いることができる。ペンタセン、オリゴチオフェン等の有機半導体材料を用いても良い。
【００４３】
次に、素子層３０２を覆うように絶縁膜３０３を形成する（図３（Ｃ）参照）。この絶縁膜３０３は、素子層３０２の強度を確保するための保護層として機能すればよく、素子層３０２を覆うように全面に設けることが好ましいが、これに限られない。絶縁膜３０３を部分的に設ける構成としても良いし、素子層３０２の強度が十分であれば、絶縁膜３０３を設けない構成としても良い。絶縁膜３０３の材料としては、ＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む材料、窒素を含む酸化珪素（ＳｉＯｘＮｙ：ｘ＞ｙ）、酸素を含む窒化珪素（ＳｉＮｘＯｙ：ｘ＞ｙ）、有機化合物を含む材料（例えば、エポキシ等の樹脂材料）等を用いることができる。絶縁膜３０３を形成する方法としては、プラズマＣＶＤ法をはじめとする各種ＣＶＤ法、スパッタ法、スピンコーティング法、液滴吐出法、印刷法などを用いることができる。
【００４４】
次に、素子層３０２及び絶縁膜３０３の一部をエッチングして開口部３０４を形成し、剥離層３０１を露出させる（図３（Ｄ）参照）。開口部３０４を形成することにより、素子層３０２及び絶縁膜３０３の一部から構成される積層構造（以下、「回路ブロック３０５」と記す）が複数形成される。この際、接続用端子を形成するための開口部３０６を形成することが好ましい。
【００４５】
上記の開口部３０４を設けることにより、剥離層３０１と素子層３０２との密着性を選択的（部分的）に低下させ、後に素子形成基板３００から素子層３０２及び絶縁膜３０３を剥離する際のきっかけを与えることができる。開口部３０４の形成方法としては、エッチングの他にも、レーザー光の照射による方法などを用いることができる。なお、開口部３０４は、素子層３０２の半導体素子を避けた領域や、素子形成基板３００の端部等に設けることが好ましく、後の剥離の際に、回路ブロックごとに剥離が行えるように設ける。レーザーを用いる場合は、気体レーザー、液体レーザー、固体レーザーのいずれを使用しても良い。メンテナンス等の面からは、気体レーザーまたは固体レーザーを用いることが好ましく、また、固体レーザーを用いることがより好ましい。
【００４６】
気体レーザーとしては、ヘリウムネオンレーザー、炭酸ガス（ＣＯ２）レーザー、エキシマレーザー、アルゴンイオンレーザー等を用いることができる。液体レーザーとしては、無機液体レーザー、有機キレートレーザー、色素レーザー等を用いることができる。固体レーザーとしては、ＹＡＧ（イットリウム・アルミニウム・ガーネット）、ＹＬＦ、ＹＶＯ４、ＹＡｌＯ３、サファイア、ルビー、アレキサンドライト等の結晶に活性種となる元素（クロム（Ｃｒ）、ネオジム（Ｎｄ）、イッテルビウム（Ｙｂ）、ツリウム（Ｔｍ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、チタン（Ｔｉ）等）を添加したレーザー、半導体レーザー、ディスクレーザー、ファイバーレーザー等を用いることができる。
【００４７】
なお、レーザーの発振方式は、連続発振型でもよいし、パルス発振型でもよい。レーザー光の照射条件（周波数、パワー密度、エネルギー密度、ビームプロファイル等）は、素子層３０２や絶縁膜３０３に用いられている材料の性質や厚さなどを考慮して適宜調整する。レーザー光の波長については、紫外領域である１３３〜３５５ｎｍ（より好ましくは２１２〜３５５ｎｍ）の波長の固体レーザーを用いることが好ましい。例えば、１３３〜３５５ｎｍの波長のＮｄ：ＹＶＯ４レーザーを用いるとよい。１３３〜３５５ｎｍの波長のレーザーは、長波長のレーザー光と比較して、加工部の周辺に影響を与えにくく、加工性に優れているためである。
【００４８】
開口部３０６に接続用端子３０７を形成した後、絶縁膜３０３上にフィルム（中間転写基板）３０８を貼り付ける（図４（Ａ））。フィルム３０６は、後にフィルム３０６から回路ブロック３０５を分離させる際に、回路ブロック３０５どうしの間隙を確保するための役割を有する。また、最終的な可撓性基板への転写を行うまでの間、回路ブロック３０５を保持しておく中間転写基板としての役割を有する。このような役割を有するフィルムとして、例えば、エキスパンドフィルムを用いるとよい。また、素子層３０２を保護するフィルムと、エキスパンドフィルムとを積層したフィルムを用いてもよい。また、フィルム３０６は、接着層を有し、その接着層は、光の照射や加熱等によってその接着力が弱くなる性質を有することが好ましい。例えば、紫外光を照射するとその接着力が弱くなるＵＶテープ等をフィルム３０６として用いるとよい。なお、最終的にフィルム３０６を除去しない構成とすることもできるが、この場合には、フィルム３０６としては十分に薄いものを用いることが好ましい。
【００４９】
なお、接続用端子３０７としては、外部と信号のやり取りを行える形状であればどのようなものであっても良く、特に限られない。本実施の形態においては、回路ブロックどうしを接続する配線との接触抵抗が低減するように、配線との接触部分の面積を可能な限り大きくとるものとする。接続用端子３０７の作製方法としては、インクジェット法をはじめとする液滴吐出法や、スクリーン印刷法などを用いることができるがこれに限られない。例えば、スパッタリング法や蒸着法を用いて導電層を形成した後、選択的にエッチング等を行うことにより接続用端子３０７を形成してもよい。材料としては、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、マグネシウム（Ｍｇ）、スカンジウム（Ｓｃ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、ニオブ（Ｎｂ）、シリコン（Ｓｉ）、リン（Ｐ）、ボロン（Ｂ）、ヒ素（Ａｓ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、酸素（Ｏ）で構成された群から選ばれた一つ又は複数の元素、もしくは、前記群から選ばれた一つ又は複数の元素を成分とする化合物や合金材料（例えば、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化珪素を添加したインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、アルミネオジム（Ａｌ−Ｎｄ）、マグネシウム銀（Ｍｇ−Ａｇ）など）、もしくは、これらの化合物を組み合わせた物質などを用いることができる。もしくは、前記材料とシリコンの化合物（例えば、アルミシリコン、モリブデンシリコン、ニッケルシリサイドなど）や、前記材料と窒素の化合物（例えば、窒化チタン、窒化タンタル、窒化モリブデン等）を用いても良い。
【００５０】
次に、物理的手段を用いて素子形成基板３００から回路ブロック３０５を剥離する（図４（Ｂ））。剥離を行う前に開口部３０４を形成することで、剥離層３０１と素子層３０２との密着性を選択的（部分的）に低下させ、物理的手段により回路ブロック３０５を剥離することができる。剥離の段階では、個々の回路ブロック３０５を分離しない構成として、剥離後に個々の回路ブロックに分断してもよい。物理的手段の一例としては、ノズルから吹付けられるガスの風圧、超音波または楔状の部材等を用いて外部から衝撃（ストレス）を与える方法などが挙げられるが、これらに限られない。
【００５１】
なお、素子形成基板３００は、剥離層３０１を除去した後、再利用することができるため、より低いコストで回路ブロックを作製することができる。例えば、原価の高い石英基板を用いた場合であっても、繰り返し使用することにより、回路ブロック一個当たりにかかるコストを低減することができる。
【００５２】
また、上記のような、物理的手段のみを用いた剥離方法ではなく、化学的手段と物理的手段を組み合わせた方法（開口部３０４を形成した後、当該開口部３０４にエッチング剤を導入して剥離層３０１を除去し、物理的手段を用いて剥離するといった方法など）を用いても良い。化学的手段によって剥離層を除去する場合には、剥離層３０１を全て除去してもよいし、剥離層３０１の一部分を残すように選択的に除去してもよい。剥離層３０１の一部を残すことによって、剥離層を除去した後も、素子形成基板３００上に回路ブロック３０５を保持できる。また、剥離層３０１を全て除去せず処理を行うことにより、エッチング剤の消費を低減し、処理時間を短縮できるため、低コスト化および高効率化につながる。エッチング剤としては、フッ化ハロゲン（三フッ化塩素等）やハロゲンを含む気体、液体等を使用することができる。
【００５３】
上記のような工程により、回路ブロックを作製することができる。回路ブロックを作製する際には、その面積が可能な限り小さくなるように作製することが好ましい。このような構成とすることで、剥離による破損の影響を低減した回路ブロックを作製することができる。すなわち、最終的な半導体装置を低コストに作製することが出来る。なお、回路ブロックを剥離した段階で、動作確認等の検査を行うことが好ましい。この段階で検査を行い、不良となった回路ブロックを除くことによって、最終的な半導体装置の歩留まりが向上する。
【００５４】
上記のような工程を用いて回路ブロックを作製する場合には、回路ブロック内の半導体素子群を、取り数が最も多くなるようなレイアウトで作製することが好ましい。これにより、従来の一体形成による作製方法と比較して材料の使用効率を向上できる。
【００５５】
また、上記のような工程で作成した複数の回路ブロックを用いて半導体装置を作製することにより、必要な機能を有する回路ブロックを組み合わせ、用途に合わせた半導体装置を短時間に作製できる。なお、高機能・高性能化する際には、該当する回路ブロックのみを新たに再設計して高機能化する方法や、付加的機能を有する回路ブロックのみを新たに作製する方法などを用いることができるため、半導体装置全体を一から設計しなおす場合と比較してコストを低減することができる。例えば、既存のメモリ回路ブロックを用いた半導体装置ではメモリの容量が不足する場合において、容量を増加したメモリ回路ブロックを用いることにより、メモリ以外の回路ブロックの構成をほとんど変えることなく、要求される機能を有する半導体装置を作製することができる。また、例えば、既存のＣＰＵ回路ブロックと比較して性能を向上したＣＰＵ回路ブロックを用いることにより、ＣＰＵ以外の回路ブロックの構成をほとんど変えることなく、高性能な半導体装置を提供することができる。
【００５６】
図４（Ｃ）に本実施の形態で作製した回路ブロック３０５の拡大図を示す。図４（Ｃ）において、３５０は下地膜、３５１はゲート電極、３５２はゲート絶縁膜、３５３は半導体層、３５４は不純物元素を添加した半導体層、３５５は導電層、３５６は層間絶縁膜、３５７はソース配線（またはドレイン配線）、３５８は絶縁膜、３５９は接続用端子である。なお、上記構成はあくまでも一例であり、本発明は上記構成に限られるものではない。
【００５７】
次に、上記工程により作製した回路ブロックを用いて半導体装置を作製する様子を図５及び図６用いて説明する。なお、図５および図６においては、簡単のため、回路ブロックを構成する個々の半導体素子については図示しないものとする。まず、第１の可撓性基板（フィルム）５００上の所望の領域に、回路ブロックを接着するための接着層５０１を形成する（図５（Ａ）参照）。可撓性基板としては、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなるフィルム、繊維質材料からなる紙、などを用いることができるが、これに限られない。また、可撓性基板として、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）と接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成樹脂等）との積層フィルムを用いた場合には、接着層５０１を設けない構成としても良い。
【００５８】
接着層５０１の形成方法としては、インクジェット法をはじめとする液滴吐出法やスクリーン印刷法等が挙げられるが、これに限られない。また、接着層の材料としては、アクリル系の樹脂、ポリエチレン系の樹脂、ポリエステル系の樹脂、熱可塑性樹脂、熱硬化性樹脂、紫外線硬化樹脂などを主成分とする材料を用いることができるが、これに限られない。
【００５９】
接着層５０１の形成の後、接着層５０１上に接着したい回路ブロック５０２が重なるようにフィルム（中間転写基板）５０３を位置合わせし、接着層５０１と回路ブロック５０２を接着する（図５（Ｂ）参照）。なお、接着層の厚さとしては０．０１〜１μｍ程度とすることが好ましいがこれに限られない。
【００６０】
その後、フィルム５０３を通じて、転写する回路ブロック５０２の上部に光を選択的に照射し、フィルム５０３と回路ブロック５０２との接着力を低下させる（図５（Ｃ）参照）。照射する光の波長としては、フィルム５０３と回路ブロック５０２との接着力を低下させることができる波長であれば、どのようなものを用いても良い。本実施の形態では特に示さないが、加熱によって接着力が低下する材料を接着層に用いたフィルムの場合には、効率的に接着力を低下させるために、フィルム５０３が有する接着層とフィルム５０３の基材（ベースフィルム）部分との間に光吸収層を設ける構成としても良い。このような構成とすることにより、光から熱への変換を効率的に行うことができる。
【００６１】
フィルム５０３と回路ブロック５０２との接着力を十分に低下させた後、フィルム５０３と第１の可撓性基板５００とを分離する（図５（Ｄ）参照）。以上の工程により、所望の領域に回路ブロックを転写することができる。なお、転写の際に接着層の接着力を低下させる方法として、光照射や加熱以外の方法を用いることもできる。例えば、超音波などを用いて接着力を低下させても良いし、電気的な作用によって接着力を低下させても良い。
【００６２】
次に、上記のような方法によって転写された回路ブロック間に配線を形成し、回路ブロック間を電気的に接続する様子を説明する。なお、回路ブロック間を電気的に接続する方法としては、回路ブロックを転写した後に配線を形成する方法や、前もって第１の可撓性基板上に配線を形成しておき、その後、選択的に回路ブロックを配置する方法、異方性導電材料等を用いた方法、など、さまざまな方法が考えられるが、どのような方法を用いても良い。本実施の形態においては、回路ブロックを転写した後に配線を形成する方法を用いて説明する。また、後の実施の形態において、異方性導電材料等を用いた方法について説明する。
【００６３】
まず、機能の異なる回路ブロックが複数配置された状態を用意する（図６（Ａ）参照）。ここでは、簡単のため、回路ブロック６００、回路ブロック６０１、回路ブロック６０２の３つの回路ブロックを用いて説明するが、本発明の半導体装置の構成はこれに限られない。また、機能が異なる回路ブロックのみを配置することに限られず、同様の機能を有する回路ブロックを複数配置する構成としても良い。例えば、一つのメモリ（回路ブロック）のメモリ容量を超えるメモリ容量が必要となった場合には、同じメモリ（回路ブロック）を複数（２つ以上）配置する構成としても良い。また、ＣＰＵを複数（２つ以上）配置して、演算処理能力を高めた構成としても良い。
【００６４】
なお、回路ブロック６００、回路ブロック６０１、回路ブロック６０２はそれぞれ、複数の接続用端子６０３を有するものとする。接続用端子６０３の形状は、回路ブロックと外部の配線とを接続できる形状であればどのようなものでもよく、特に限られない。
【００６５】
次に、回路ブロック６００と回路ブロック６０１との間、および、回路ブロック６０１と回路ブロック６０２との間を平坦にする層（平坦化膜６０４、平坦化膜６０５）を、絶縁材料を用いて形成する（図６（Ｂ）参照）。平坦化膜６０４および平坦化膜６０５は、後に配線を形成する際の、配線の断切れ等を防止するために形成するものであり、配線の断切れ等が特に問題とならないような場合には設けなくともよい。
【００６６】
次に、接続用端子６０３どうしを電気的に接続する配線６０６、配線６０７を形成する（図６（Ｃ）参照）。配線６０６、配線６０７の形成方法としては、インクジェット法をはじめとする液滴吐出法や、スクリーン印刷法などを用いることができるがこれに限られない。例えば、スパッタリング法や蒸着法を用いて導電層を形成した後、選択的にエッチング等を行うことにより配線を形成してもよい。本実施の形態においては、スクリーン印刷法を用いて配線６０６、配線６０７を形成することとする。また、本実施の形態では、一部の接続用端子６０３には配線を形成していないが、これに限られない。さらに、必要であれば、一つの回路ブロックに複数本の配線が接続された構成としても良い。
【００６７】
なお、配線材料としては、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、マグネシウム（Ｍｇ）、スカンジウム（Ｓｃ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、ニオブ（Ｎｂ）、シリコン（Ｓｉ）、リン（Ｐ）、ボロン（Ｂ）、ヒ素（Ａｓ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、酸素（Ｏ）で構成された群から選ばれた一つ又は複数の元素、もしくは、前記群から選ばれた一つ又は複数の元素を成分とする化合物や合金材料（例えば、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化珪素を添加したインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、アルミネオジム（Ａｌ−Ｎｄ）、マグネシウム銀（Ｍｇ−Ａｇ）など）、もしくは、これらの化合物を組み合わせた物質などを用いることができる。もしくは、前記材料とシリコンの化合物（例えば、アルミシリコン、モリブデンシリコン、ニッケルシリサイドなど）や、前記材料と窒素の化合物（例えば、窒化チタン、窒化タンタル、窒化モリブデン等）を用いても良い。
【００６８】
アルミニウムや銀、銅は、導電率が高いため、信号遅延を低減することができる。特に、アルミニウムや銀は、エッチングに関する特性が良く、微細加工に好適である。タングステンやネオジム、モリブデン、チタンは、耐熱性が高い。また、モリブデンやチタンは、ＩＴＯやＩＺＯなどの酸化物半導体（導電体）や、シリコンなどと接触しても、不良が発生しにくいという特性を有しており好ましい。さらに、モリブデンは、エッチングに関する特性が良く、微細加工に好適である。ネオジムとアルミニウムとの合金では、耐熱性が向上し、アルミニウムがヒロックをおこしにくくなる。シリコンは、耐熱性が高い。インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化珪素を添加したインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、シリコン（Ｓｉ）は、透光性を有しており、光を透過させることが必要な部分に用いることができる。例えば、光スイッチ等を形成した部分を覆って配線を形成することも可能である。
【００６９】
なお、これらの材料を用いて、単層で配線を形成してもよいし、多層構造としても良い。単層構造で形成することにより、製造工程を簡略化することが出来る。また、多層構造とすることにより、それぞれの材料のメリットを生かし、デメリットを低減させることができる。たとえば、抵抗の低い材料（アルミニウムなど）を含むような多層構造とすることにより、配線の低抵抗化を図ることができる。また、例えば、アルミニウムを含む層を、モリブデンやチタンを含む層で挟むように、耐熱性が低い材料を耐熱性が高い材料で挟む構造とすることにより、配線としての耐熱性を向上することが出来る。
【００７０】
なお、平坦化膜を形成せずに、配線を形成する構成としても良い。配線を直接形成する場合には、平坦化膜を形成する工程を省略できる（図６（Ｄ）参照）。なお、図６（Ｄ）における配線６０６および配線６０７には、上記の配線材料を同様に用いることができる。なお、この場合には、回路ブロック６００、回路ブロック６０１、回路ブロック６０２がそれぞれ有する素子層について、ショートが発生しない構成とする必要がある。
【００７１】
平坦化膜６０４、平坦化膜６０５の作製方法としては、インクジェット法をはじめとする液滴吐出法や、スクリーン印刷法などを用いることができるがこれに限られない。例えば、スピンコーティング法などの方法を用いて形成しても良い。
【００７２】
上記の工程によって図６（Ｃ）に示す状態とした後には、不良をチェックする工程を設けることが好ましい。不良のチェックは、例えば、所望の端子や配線を選択し、電気的な特性を観察することにより行われる。配線のチェックは、所望の配線の端部と端部との間の導通を確認する方法等により行うことができる。なお、電気的特性を観察するために、配線等にパッドを設ける構成としても良い。不良をチェックする別の方法としては、完成した半導体装置や配線について、異物の有無や変形等を確認する外観検査を用いることも可能である。当該方法は、正規パターンと異常パターンとをコンピュータを用いて比較・処理する方法である。チェック工程によって不良が発見された場合には、後の実施の形態で説明する修復工程を経て次の工程に進むことで、歩留まりをさらに向上することができる。なお、不良が発見されない場合には、第２の可撓性基板（フィルム）やアンテナなどを接着する工程を経ることにより、半導体装置が完成する。なお、第２の可撓性基板（フィルム）としては、第１の可撓性基板（フィルム）と同様の構成のものを用いることが好ましい。
【００７３】
なお、配線等の形成方法として液滴吐出法を用いることができるが、この液滴吐出法を用いる場合には、ぬれ性（液体にぬれる性質（親液性と呼ぶこととする）や液体をはじく性質（撥液性と呼ぶこととする）を総じて、ぬれ性と称する）が低い膜を適宜形成することが好ましい。ぬれ性が低い膜、すなわち撥液性を有する膜を形成することにより、液滴吐出法を用いて所望の形状に配線を形成することが可能となる。
【００７４】
ぬれ性が低い物質、すなわち撥液性を有する物質としては、フッ化炭素基（フッ化炭素鎖）を含む物質、あるいはシランカップリング剤を含む物質を用いることができる。シランカップリング剤を用いることにより、単分子膜を形成することができ、分解、改質を効率よく行えるため、短時間でぬれ性を変化させることができる。また、シランカップリング剤としては、フッ化炭素基（フッ化炭素鎖）を有するもののみに限られず、アルキル基を有するものを用いることも可能である。またシランカップリング剤は、含まれる官能基がフッ化炭素基かアルキル基かによって、そのぬれ性を低減する効果が異なるので、必要なぬれ性が得られるように材料を選択することによって、適宜、ぬれ性を設定することができる。なお、シランカップリング剤は、Ｒｎ−Ｓｉ−Ｘ（４−ｎ）（ｎ＝１、２、３）の化学式で表される。ここで、Ｒは、アルキル基などの比較的不活性な基を含む物質である。また、Ｘはハロゲン、メトキシ基、エトキシ基又はアセトキシ基など、基質表面の水酸基あるいは吸着水との縮合により結合可能な加水分解基からなる。
【００７５】
シランカップリング剤のＲに、アルキル基を有する物質であるアルコキシシランを用いてぬれ性が低い物質とすることもでき、例えば有機シランとしてオクタデシルトリメトキシシラン等を用いることができる。アルコキシシランとしては、炭素数２〜３０のアルコキシシランが好ましい。代表的には、デシルトリメトキシシラン、エチルトリエトキシシラン、プロピルトリエトキシシラン、オクチルトリエトキシシラン、デシルトリエトキシシラン、ドデシルトリエトキシシラン、オクタデシルトリエトキシシラン（ＯＤＳ）、エイコシルトリエトキシシラン、トリアコンチルトリエトキシシランが挙げられる。なお、長鎖アルキル基を有するシラン化合物は、特にぬれ性を低下させることが可能であるため好ましい。また、デシルトリクロロシラン、テトラデシルトリクロロシラン、オクタデシルトリクロロシラン、エイコシルトリクロロシラン、ドコシルトリクロロシラン等も用いることができる。なお、ここで示した化合物は一例であり、これらに限定されるものではない。
【００７６】
上記のような、ぬれ性が低い物質を被形成領域に膜として形成する方法としては、液状の物質を蒸発させることにより形成する気相成膜法等を用いることができる。また、ぬれ性が低い物質はスピンコート法、ディップ法、液滴吐出法、印刷法（スクリーン印刷やオフセット印刷等）等を用いて形成することもでき、溶媒に溶解した溶液を用いて形成してもよい。
【００７７】
ぬれ性が低い物質を含む溶液の溶媒としては、水、アルコール、ケトン、炭化水素系溶媒（脂肪族炭化水素、芳香族炭化水素、ハロゲン化炭化水素など）、及びエーテル系化合物、及びこれらの混合物を用いることができる。例えば、メタノール、エタノール、プロパノール、アセトン、ブタノン、ｎ−ペンタン、ｎ−ヘキサン、ｎ−ヘプタン、ｎ−オクタン、ｎ−デカン、ジシクロペンタン、ベンゼン、トルエン、キシレン、デュレン、インデン、テトラヒドロナフタレン、デカヒドロナフタレン、スクワラン、四塩化炭素、クロロホルム、塩化メチレン、トリクロロエタン、ジエチルエーテル、ジオキサン、ジメトキシエタン又はテトラヒドロフランなどを用いる。上記溶液の濃度について、特に限定はないが、０．００１〜２０ｗｔ％の範囲であるのが好ましい。
【００７８】
図７に、液滴吐出法に用いることができる装置の一例を示す。液滴吐出手段７０３の個々のヘッド７０５は制御手段７０７に接続され、それがコンピュータ７１０で制御されることにより、予めプログラミングされたパターンを描画することができる。描画するタイミングは、例えば、基板７００上に形成されたマーカー７１１を基準に行えば良い。或いは、基板７００の縁を基準にして基準点を確定させても良い。これをＣＣＤなどの撮像手段７０４で検出し、画像処理手段７０９にてデジタル信号に変換したものをコンピュータ７１０で認識して制御信号を発生させ、制御手段７０７に送る。基板７００上に形成されるべきパターンの情報は記憶媒体７０８に格納され、この情報を基にして制御手段７０７に制御信号を送ることにより、液滴吐出手段７０３の個々のヘッド７０５を制御することができる。吐出する材料は、材料供給源７１３、材料供給源７１４より配管を通してヘッド７０５、ヘッド７１２にそれぞれ供給される。
【００７９】
ヘッド７０５内部は、点線７０６で示すように液状の材料を充填する空間と、吐出口であるノズルを有する構造となっている。図示しないが、ヘッド７１２もヘッド７０５と同様の内部構造を有する。一つのヘッドで、導電材料や有機材料、無機材料などをそれぞれ吐出し、描画することがでる。層間膜を形成する場合のように、広い範囲にわたる描画が必要な場合には、スループットを向上させるために、複数のノズルより同じ材料を同時に吐出し、描画することもできる。大型基板を用いる場合、ヘッド７０５は基板上を自在に走査し、描画する領域を自由に設定することができ、同じパターンを一枚の基板に複数描画することもできる。
【００８０】
図８に、本実施の形態に示す方法を用いて作製される半導体装置の一例を示す。図８（Ａ）は５個の回路ブロックからなる半導体装置の上面図である。可撓性基板８００上に回路ブロック８０１、回路ブロック８０２、回路ブロック８０３、回路ブロック８０４、回路ブロック８０５が配置され、それぞれの回路ブロックを電気的に接続する配線８０６が形成されている。ここで、回路ブロック８０１および回路ブロック８０２には、外部接続用端子８０７、外部接続用端子８０８がそれぞれ設けられている。なお、図８（Ａ）においては回路ブロック間を接続する配線を模式的に示しているが、実際の配線はこれに限られるものではない。また、図８（Ａ）においては配線が形成されていない回路ブロック間に配線を形成する構成としても良い。
【００８１】
図８（Ｂ）の半導体装置は、図８（Ａ）の半導体装置に、さらにアンテナが接続された構成のものである。図８（Ａ）の外部接続用端子８０７、外部接続用端子８０８に対応する部分にアンテナが接続されている。図８（Ｂ）には渦巻状のアンテナを示しているが、アンテナの構成はこれに限られない。直線状であっても良い。また、本発明の半導体装置の構成は、図８（Ａ）および図８（Ｂ）に示すものに限られない。なお、本実施の形態に用いた基板は可撓性基板であるが、本発明の適用範囲は可撓性基板には限られない。ガラス基板やシリコン基板上に半導体装置を作製する際に、本発明を用いることも可能である。
【００８２】
上記のような方法によって、回路ブロックごとに剥離を行い、それらを電気的に接続した半導体装置を作製することができる。これにより、全ての回路構成が一体となった状態で剥離する場合と比較して、不良の発生率を低減することができ、半導体装置を歩留まりよく作製することができる。また、回路ブロックごとに作製することにより、他の様々な機能との複雑な関係を考慮しなくても良いため、回路ブロックの設計や改良等を容易に行うことができる。また、回路ブロックごとに作製することにより、用途に合わせた機能を適宜選択した半導体装置を作製することできる。つまり、要求された機能を満たす半導体装置を、迅速に提供することができる。さらに、高機能化・高性能化といった半導体装置の改良に際し、改良には直接関係のない回路ブロックについては従来のまま用いることが可能となるため、半導体装置を低コストに改良することができる。また、回路ブロックごとに作製することにより、一体に形成する場合と比較して、材料の使用効率が向上する。
【００８３】
（実施の形態２）
本実施の形態では、図９〜図１２を用いて、小型の半導体装置を作製する方法について説明する。特に、ここでは、回路ブロックを積層する構成の半導体装置について、その作製方法を説明する。なお、各図において、説明の都合上、各部の比率（大きさ等）を変えることがあるが、詳細については、実施者が適宜変更すればよく、本実施の形態に示す構成に限られるものではない。
【００８４】
まず、個々の回路ブロックを作製する。回路ブロックの作製方法については、実施の形態１で説明した方法などを用いることができるため、ここでは詳細な説明は省略する。なお、本実施の形態においては、回路ブロックを積層する構成上、接続用端子の構成が実施の形態１とは異なる。具体的には例えば、図２３（Ａ）に示すような回路ブロックの構成、すなわち、接続用端子が凹部を有し、後に埋め込む配線との接触面積を大きくとれる構成が挙げられる。なお、本実施の形態においては、半導体素子としてトップゲート型のトランジスタを形成したが、これに限られない。ボトムゲート型のトランジスタを形成してもよいし、それ以外の半導体素子を形成してもよい。
【００８５】
図２３（Ａ）において、２３００は下地膜、２３０１は半導体層、２３０２はゲート絶縁膜、２３０３はゲート電極、２３０４は絶縁膜、２３０５は層間絶縁膜、２３０６はソース配線（またはドレイン配線または接続用端子）、２３０７は絶縁膜である。また、図２３（Ｂ）は、上層に積層する回路ブロックを示したものである。埋め込み配線が下層の回路ブロックにまで到達できるように、接続用端子が開口を有する構成となっている。図２３（Ｃ）には、図２３（Ｂ）の回路ブロックの上面図を示す。なお、上記構成はあくまでも一例であり、本発明は上記構成に限られるものではない。
【００８６】
実施の形態１の図４（Ｂ）に示すような状態とした後、第１の可撓性基板（フィルム）９００上の所望の領域に、回路ブロックを接着するための接着層９０１を形成する（図９（Ａ）参照）。なお、図９〜図１２においては、簡単のため、回路ブロックを構成する個々の半導体素子については図示しないものとする。可撓性基板としては、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなるフィルム、繊維質材料からなる紙、などを用いることができる。また、可撓性基板として、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）と接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成樹脂等）との積層フィルムを用いた場合には、接着層９０１を設けない構成としても良い。
【００８７】
接着層９０１の形成方法としては、インクジェット法をはじめとする液滴吐出法やスクリーン印刷法等が挙げられるが、これに限られない。また、接着層の材料としては、アクリル系の樹脂、ポリエチレン系の樹脂、ポリエステル系の樹脂、熱可塑性樹脂、熱硬化性樹脂、紫外線硬化樹脂などを主成分とする材料を用いることができるが、これに限られない。
【００８８】
接着層９０１の形成の後、接着層９０１上に接着したい回路ブロック９０２が重なるようにフィルム（中間転写基板）９０３を位置合わせし、接着層９０１と回路ブロック９０２を接着する（図９（Ｂ）参照）。なお、接着層の厚さとしては０．０１〜１μｍ程度とすることが好ましいがこれに限られない。また、本実施の形態においては、後に説明する配線の都合上、回路ブロックが有する絶縁層の一部を除去した構成としておくのが好ましい。
【００８９】
その後、フィルム９０３を通じて、転写する回路ブロック９０２の上部に、選択的に光を照射し、フィルム９０３と回路ブロック９０２との接着力を低下させる（図９（Ｃ）参照）。照射する光の波長としては、フィルム９０３と回路ブロック９０２との接着力を低下させることができる波長であれば、どのようなものを用いても良い。本実施の形態では特に示さないが、加熱によって接着力が低下する材料を接着層に用いたフィルムの場合には、効率的に接着力を低下させるために、フィルム９０３が有する接着層とフィルム９０３の基材（ベースフィルム）部分との間に光吸収層を設ける構成としても良い。このような構成とすることにより、光から熱への変換を効率的に行うことができる。
【００９０】
フィルム９０３と回路ブロック９０２との接着力を十分に低下させた後、フィルム９０３と第１の可撓性基板９００とを分離する（図９（Ｄ）参照）。以上の工程により、所望の領域に回路ブロックを転写する。なお、転写の際の接着層の接着力を低下させる方法として、光照射や加熱以外の方法を用いることもできる。例えば、超音波などを用いて接着力を低下させても良いし、電気的な作用によって接着力を低下させても良い。
【００９１】
次に、上記のような方法によって転写された回路ブロック上に別の回路ブロックを配置し、回路ブロック間を電気的に接続する様子を、図１０を用いて説明する。なお、回路ブロック間を電気的に接続する方法としては、回路ブロックを積層した後に配線材料を埋め込む方法や、異方性導電材料を用いる方法など、さまざまな方法が考えられるが、どのような方法を用いても良い。本実施の形態においては、回路ブロックを積層した後に配線材料を埋め込む方法を用いるものとする。
【００９２】
まず、図１０（Ａ）に示す状態とする（第１の回路ブロック１０００が配置された状態）。本実施の形態においては、配線を埋め込む方法を用いるため、第１の回路ブロックの一部を除去した構成（すなわち、配線用の接続孔を有する構成）としているがこれに限られない。また、簡単のため、２つの回路ブロックを用いて説明するが、本発明の半導体装置の構成はこれに限られない。なお、機能が異なる回路ブロックのみを配置することに限られず、同じ（又は同様の）機能を有する回路ブロックを複数配置する構成としても良い。例えば、メモリ回路ブロックの所定のメモリ容量では容量不足である場合には、同じメモリ回路ブロックを複数（２つ以上）配置する構成としても良い。また、ＣＰＵを複数（２つ以上）配置して、演算処理能力を高めた構成としても良い。本実施の形態に用いる回路ブロックは非常に薄いため、積層構造としても厚みの増加がさほど問題とならず、小型かつ高性能な半導体装置を容易に作製することができる。
【００９３】
なお、本実施の形態において用いる回路ブロックは、配線と接続するための接続用端子を有するものとする（例えば、第１の回路ブロック１０００は素子層の一部に接続用端子１００１を有している）。接続用端子の形状は、回路ブロックと配線とを接続できる形状であればよく、本実施の形態で示す形状に限られない。
【００９４】
図１０（Ａ）に示す状態とした後、第１の回路ブロック１０００上の所定の領域に、回路ブロックどうしを接着するための接着層１００２を形成する（図１０（Ｂ）参照）。接着層１００２の形成方法としては、インクジェット法をはじめとする液滴吐出法やスクリーン印刷法等が挙げられるが、これに限られない。また、接着層１００２の材料としては、アクリル系の樹脂、ポリエチレン系の樹脂、ポリエステル系の樹脂、熱可塑性樹脂、熱硬化性樹脂、紫外線硬化樹脂などを主成分とする材料を用いることができるが、これに限られない。
【００９５】
接着層１００２の形成の後、接着層１００２上に、接着したい第２の回路ブロック１００３が重なるように、第２の回路ブロック１００３が保持されたフィルム（中間転写基板）１００４を位置合わせし、接着層１００２に第２の回路ブロック１００３を接着する（図１０（Ｃ）参照）。本実施の形態においては、配線を埋め込む方法を用いるため、第２の回路ブロック１００３の一部を除去した構成（すなわち、配線用の接続孔を有する構成）としている。また、第２の回路ブロックは第１の回路ブロックと同様に、接続用端子１００５を有している。なお、後に形成する埋め込み配線との接続を得るために、接続用端子は開口を有する構成とすることが好ましいが、これに限られるものではない。また、配線を埋め込むための接続孔を、回路ブロックを積層した後に設ける構成としても良い。
【００９６】
接着層１００２に第２の回路ブロック１００３を接着した後、フィルム１００４を通じて転写する回路ブロック１００３の上部に、選択的に光を照射し、フィルム１００４と回路ブロック１００３との接着力を低下させる。そして、その後、フィルム１００４を除去する（図１０（Ｄ）参照）。照射する光の波長としては、フィルム１００４と回路ブロック１００３との接着力を低下させることができる波長であれば、どのようなものを用いても良い。このような工程により、回路ブロックを積層することができる。
【００９７】
次に、積層された回路ブロックどうしを電気的に接続して半導体装置を作製する方法を、図１１を用いて説明する。
【００９８】
まず、本実施の形態で説明した方法などを用いて、回路ブロックが積層された状態とする（図１１（Ａ）参照）。ここでは、第１の回路ブロック１１００、第２の回路ブロック１１０１および第３の回路ブロック１１０２の３つの回路ブロックを積層した構成を用いて説明するが、これに限られるものではない。なお、図１１（Ａ）において、第１の回路ブロック１１００は両側に、第２の回路ブロック１１０１は左側に、第３の回路ブロックは右側に、それぞれ接続用端子１１０３〜１１０６を有し、かつ、配線を形成するための接続孔が形成されている。
【００９９】
次に、接続用端子どうしを電気的に接続するための配線１１０７、配線１１０８を接続孔内部に形成する（図１１（Ｂ）参照）。配線１１０７、配線１１０８の形成方法としては、インクジェット法をはじめとする液滴吐出法や、スクリーン印刷法などを用いることができるがこれに限られない。例えば、スパッタリング法や蒸着法を用いて配線を形成してもよい。本実施の形態においては、液滴吐出法を用いて配線１１０７および配線１１０８を形成することとする。本実施の形態では、接続用端子１１０３と接続用端子１１０５とが配線１１０７により電気的に接続され、また、接続用端子１１０４と接続用端子１１０６とが配線１１０８により電気的に接続される構成、すなわち、第２の回路ブロックと第３の回路ブロックが直接には接続されない構成となっているがこれに限られない。また、必要であれば、一つの回路ブロックに複数本の配線が接続された構成としても良い。
【０１００】
なお、配線材料としては、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、マグネシウム（Ｍｇ）、スカンジウム（Ｓｃ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、ニオブ（Ｎｂ）、シリコン（Ｓｉ）、リン（Ｐ）、ボロン（Ｂ）、ヒ素（Ａｓ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、酸素（Ｏ）で構成された群から選ばれた一つ又は複数の元素、もしくは、前記群から選ばれた一つ又は複数の元素を成分とする化合物や合金材料（例えば、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化珪素を添加したインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、アルミネオジム（Ａｌ−Ｎｄ）、マグネシウム銀（Ｍｇ−Ａｇ）など）、もしくは、これらの化合物を組み合わせた物質などを用いることができる。もしくは、前記材料とシリコンの化合物（シリサイド）（例えば、アルミシリコン、モリブデンシリコン、ニッケルシリサイドなど）や、前記材料と窒素の化合物（例えば、窒化チタン、窒化タンタル、窒化モリブデン等）を用いても良い。
【０１０１】
本実施の形態に示す例においては液滴吐出法を用いるため、液滴吐出法に適し、且つ、接続用端子を構成する材料との接合が良好に行われる材料を選択することが好ましい。なお、アンテナを有する半導体装置を作製する場合には、配線の形成と共にアンテナを形成する構成としても良い。
【０１０２】
配線を形成した後、第２の可撓性基板（フィルム）を接着する工程を経ることにより、半導体装置が完成する（図１１（Ｃ）参照）。なお、第２の可撓性基板（フィルム）としては、第１の可撓性基板（フィルム）と同様のものを用いることが望ましい。
【０１０３】
次に、本実施の形態で示した半導体装置の上面図を図１２に示す。なお、図１２では簡単のため、回路ブロックと配線の配置、および半導体素子の形成領域のみを示している。図１２（Ａ）には、回路ブロック１２００の端部付近に配線（および配線用の接続孔）１２０１を設けた構成を示している。このような構成とすることにより、半導体素子の形成領域１２０２を大きくとることができるため好ましい。なお、図１２（Ａ）は、配線１２０１を６箇所設ける構成としているが、これに限られるものではない。また、配線用の接続孔の大きさ（面積）は実施者が適宜選択することができるが、半導体素子の形成領域を十分に確保するためにも、大きくなり過ぎないことが好ましい。
【０１０４】
図１２（Ｂ）には、回路ブロック１２００の一方の端部のみに配線１２０１を設けた構成を示す。このような構成とすることにより、半導体素子の形成領域１２０２を、図１２（Ａ）より大きくとることができるため好ましい（ただし、配線は図１２（Ａ）の半数程度に限られる）。なお、図１２（Ｂ）は、配線１２０１を３箇所設ける構成としているが、これに限られるものではない。また、配線用の接続孔の大きさ（面積）は実施者が適宜選択することができるが、半導体素子の形成領域を十分に確保するためにも、大きくなり過ぎないことが好ましい。当該構成は、配線数が比較的少ない構成の回路ブロックに用いることが好ましい。
【０１０５】
図１２（Ｃ）には、回路ブロック１２００の中央部に配線１２０１を設けた構成を示す。配線用の接続孔を端部に設けた場合には、回路ブロックの剥離の際に、接続孔に起因する破損が生じる可能性が高くなる。一方、中央部に配線用の接続孔を設けることにより、接続孔の周辺を回路ブロックで囲まれた状態とすることができなるため、強度を一定以上に保つことが可能である。したがって、配線数が少なくてもよい場合には、接続孔に起因する破損を低減することができる図１２（Ｃ）の構成を用いることが好ましい。ただし、半導体素子のレイアウト等との都合上で、図１２（Ｃ）以外の構成を用いることが好ましい場合には、当該構成を用いることに限られるものではない。
【０１０６】
本実施の形態においては、あらかじめ、配線用の接続孔を形成しておき、接続孔に配線を形成する構成について説明したが、当該構成に限られるものではない。回路ブロックを積層した後にエッチングなどの方法を用いて接続孔を形成してもよいし、レーザー照射によって接続孔を形成することもできる。
【０１０７】
また、本実施の形態においては、配線を埋め込むことにより回路ブロック間の電気的接続を実現しているが、これに限られない。あらかじめ接続用の端子を回路ブロック上部、及び（または）下部に露出する形状で作製した後、異方性導電材料等を用いて熱圧着する方法等を用いてもよい。
【０１０８】
なお、本実施の形態は、実施の形態１と適宜組み合わせることができる。
【０１０９】
（実施の形態３）
本実施の形態では、図２２を用いて、半導体装置を修復する方法について説明する。
【０１１０】
図２２は、図８（Ａ）に示した半導体装置と同様の半導体装置である。ここで、回路ブロック２２００及び回路ブロック２２０１が、配線２２０２及び配線２２０３を介して、互いに電気的に接続されている。なお、図２２中の点線で示される領域２２０４及び領域２２０５は、新たに配線を設ける場合を想定して、あらかじめ形成しておいた親液領域を示す。
【０１１１】
例えば、回路ブロック２２０１に不良が発生した場合について考える。この時、回路ブロック２２０１と同等の新たな回路ブロック２２０６を配置する。新たな回路ブロック２２０６を配置する領域としては、既に配置されている回路ブロックや配線等と干渉しない領域であれば良く、図２２の構成に限られるものではない。また、新たな回路ブロックの配置の方法についても、実施の形態１等において示した方法を用いることが好ましいが、これに限られない。新たな回路ブロック２２０６を配置した後、領域２２０４及び領域２２０５に液滴吐出法を用いて新たな配線を形成する。
【０１１２】
なお、回路ブロック２２００と回路ブロック２２０１を接続する配線２２０２及び配線２２０３については、レーザー照射等の方法により、断線させておくことが好ましい。この際用いるレーザーとしては、例えば実施の形態１に示したものを用いることができるが、これに限られない。また、レーザー照射以外の方法を用いて配線を断線させても良い。
【０１１３】
本実施の形態に示すように、液滴吐出法を用いることで、回路ブロックに不良が発生した場合でも、当該不良の修復を容易に行うことができる。この際、あらかじめ予備の配線領域（親液領域）を形成しておくことにより、配線不良の修復をさらに容易に行うことができる。
【０１１４】
なお、本実施の形態は、実施の形態１、実施の形態２と適宜組み合わせることができる。
【０１１５】
（実施の形態４）
本実施の形態では、図１３を用いて、半導体装置を修復する方法について説明する。
【０１１６】
図１３（Ａ）は、図８（Ａ）に示した半導体装置と同様の半導体装置である。ここで、回路ブロック１３００及び回路ブロック１３０１が、配線１３０２及び配線１３０３を介して、互いに電気的に接続されている。なお、図１３（Ａ）中の点線で示される領域１３０４は、新たに配線を設ける場合を想定して、あらかじめ形成しておいた親液領域を示す。
【０１１７】
例えば、回路ブロック１３００と、回路ブロック１３０１とを接続する配線のうち、配線１３０２に不良１３０５が発生した場合について考える。この時、不良１３０５が、新たな配線を同じ領域に形成し直すことにより解消される場合には、同じ領域に再び配線を形成すればよい。一方、可撓性基板の不良や、ぬれ性の制御不良などのために、同じ領域に配線を形成しても不良が解決されない場合や、同じ領域に配線を形成することができない場合等には、あらかじめ形成しておいた別の親液領域１３０４に新たに配線を形成する。
【０１１８】
本実施の形態に示すように、液滴吐出法を用いることで、配線に起因する不良の修復を容易に行うことができる。このとき、あらかじめ予備の配線領域（親液領域）を形成しておくことにより、配線不良の修復をさらに容易に行うことができる。
【０１１９】
図１３（Ｂ）は、図１１（Ｃ）に示した半導体装置と同様の半導体装置である。ただし、配線の接続孔を各々二つ設けた構成としている。接続用端子どうしを電気的に接続するための配線１３１０、配線１３１１のいずれかに不良が発生した場合には、接続孔１３１２、または、接続孔１３１３に新たな配線を形成する。このようにすることで、配線に不良が発生した場合でも、適宜修復を行うことができる。なお、配線の形成方法等については、実施の形態２において説明した方法と同様の方法を用いることができるため、ここでは省略することとする。
【０１２０】
図１３（Ｃ）は、図１３（Ｂ）に示した半導体装置の接続用端子部分の上面図である。このような構成とすることにより、接続端子と配線との接触面積を十分に確保することができる。
【０１２１】
なお、配線の接続等に起因する抵抗を低減するために、配線不良の有無に関わらず二つの接続孔に配線を形成する構成としても良い。このような構成とすることにより、接続用端子と配線との接触面積を増加させることができるため、抵抗の低減が可能となる。また、本実施の形態においては、接続孔を二つ設ける構成としたが、これに限られない。配線等の接続に起因する抵抗を低減するためには複数の接続孔を設けることが好ましい。
【０１２２】
本実施の形態に示す修復方法を用いることにより、半導体装置を歩留まりよく作製することができる。特に、高機能化・高集積化した半導体装置においては、一部の不良によって半導体装置全てを廃棄する必要がなくなるため、歩留まりの向上は著しい。また、本実施の形態に示す配線方法を用いることにより、接続端子と配線との接触に起因する抵抗を低減し、接続不良等の少ない半導体装置を作製することができる。
【０１２３】
なお、本実施の形態は、実施の形態１乃至実施の形態３と適宜組み合わせることができる。
【０１２４】
（実施の形態５）
本実施の形態では、図１４を用いて、外部電磁波の影響を低減した回路ブロックの作製方法について説明する。
【０１２５】
はじめに、素子形成基板１４００上に剥離層１４０１を形成する。次に、剥離層１４０１上に導電性材料からなる電磁波シールド層１４０２を形成する（図１４（Ａ）参照）。電磁波シールド層１４０２に用いることができる導電性材料としては、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、マグネシウム（Ｍｇ）、スカンジウム（Ｓｃ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、ニオブ（Ｎｂ）、シリコン（Ｓｉ）、リン（Ｐ）、ボロン（Ｂ）、ヒ素（Ａｓ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、酸素（Ｏ）で構成された群から選ばれた一つ又は複数の元素、もしくは、前記群から選ばれた一つ又は複数の元素を成分とする化合物や合金材料（例えば、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化珪素を添加したインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、アルミネオジム（Ａｌ−Ｎｄ）、マグネシウム銀（Ｍｇ−Ａｇ）など）、もしくは、これらの化合物を組み合わせた物質などが挙げられる。もしくは、前記材料とシリコンの化合物（シリサイド）（例えば、アルミシリコン、モリブデンシリコン、ニッケルシリサイドなど）や、前記材料と窒素の化合物（例えば、窒化チタン、窒化タンタル、窒化モリブデン等）を用いても良い。
【０１２６】
上記のような材料が一例として挙げられるが、導電性を有する材料であれば電磁波シールド層として機能するため、これには限られない。なお、上記の一部の導電性材料は剥離層１４０１として用いることも可能であり、剥離層１４０１が回路ブロックから除去されない組み合わせの場合（すなわち、剥離層と素子形成基板との界面で剥離が生じるような場合）には剥離層１４０１を電磁波シールド層として流用しても良い。
【０１２７】
剥離層１４０１の材料としては、前記元素または前記元素を主成分とする合金材料や化合物材料以外にも、窒素を含む酸化珪素膜（ＳｉＯｘＮｙ：ｘ＞ｙ）、酸素を含む窒化珪素膜（ＳｉＮｘＯｙ：ｘ＞ｙ）などを用いることができる。なお、剥離層１４０１と電磁波シールド層１４０２の材料については、剥離層１４０１と電磁波シールド層１４０２の界面にて剥離することが可能な組み合わせのものを用いることが好ましい。成膜方法としては、スパッタ法やプラズマＣＶＤ法等の各種ＣＶＤ法を用いることができる。剥離層１４０１の構造としては、単層構造としてもよいし、積層構造としてもよい。例えば、スパッタ法によりタングステン（Ｗ）を２０〜４０ｎｍの厚さに形成した後、タングステン（Ｗ）の表面を酸化させる構造としても良い。
【０１２８】
なお、素子形成基板１４００としては、ガラス基板や石英基板、シリコン基板（ウェハー）、金属基板、セラミックス基板、ステンレス基板、プラスチック基板、アクリル基板などを用いることができる。回路ブロック作製時の加熱処理に対する耐熱性を有していれば、素子形成基板１４００の種類は特に限定されないが、耐熱性を有するプラスチック基板またはガラス基板を用いることがより好ましい。ガラス基板は、その面積や形状に大きな制限がない。このため、素子形成基板１４００としてガラス基板を用いる場合には、例えば一辺が１メートル以上であって、矩形状のものを用いることも可能であり、生産性を格段に向上させることができる。この点は、円形のシリコン基板を用いる場合と比較して大きなメリットとなる。また、基板自体のコストの点からも、石英基板やシリコン基板、金属基板、セラミック基板、ステンレス基板などと比較してガラス基板を用いることが好ましい。特に基板の大型化が求められる場合にはそれが顕著となり、量産性の点を考慮するとガラス基板を用いることが好ましい。本実施の形態では、素子形成基板１４００としてガラス基板を用いることとする。
【０１２９】
次に、電磁波シールド層１４０２上に絶縁膜１４０３を設ける（図１４（Ｂ）参照）。絶縁膜１４０３は必ずしも設けなくとも良いが、電磁波シールド層１４０２の材料として可動性の金属材料を用いた場合などには、後に形成する半導体素子の汚染が懸念されるため、絶縁膜１４０３を設けることが好ましい。絶縁膜１４０３の材料としては、酸化珪素、窒化珪素、窒素を含む酸化珪素膜（ＳｉＯｘＮｙ：ｘ＞ｙ）、酸素を含む窒化珪素膜（ＳｉＮｘＯｙ：ｘ＞ｙ）等を用いることができる。また、絶縁膜の構造としては、単層構造としても良いし、積層構造としても良い。なお、電磁波シールド層が回路ブロックから剥離しないように、電磁波シールド層１４０２と絶縁膜１４０３は互いに密着性のよい材料の組み合わせで形成することが好ましい。
【０１３０】
次に、絶縁膜１４０３の上に、薄膜トランジスタ等の半導体素子が複数設けられた層（以下、「素子層１４０４」と記す）を形成する（図１４（Ｃ）参照）。素子層１４０４は、半導体素子からなる半導体素子群を複数有しており、当該複数の半導体素子群は後に分断され、回路ブロックとなる。すなわち、後の回路ブロックは、少なくとも半導体素子が設けられた層を有する。
【０１３１】
本実施の形態では、半導体素子としてボトムゲート型のトランジスタを形成しているが、これに限らず、トップゲート型のトランジスタを用いても良い。素子層１４０２は少なくとも半導体素子を有する構成であればどのようなものであっても良い。なお、一つの素子形成基板上に形成される回路ブロックは一種類であっても良いし、複数種類であってもよい。つまり、生産効率の点から一つの素子形成基板上に複数種類の回路ブロックを形成することが好ましくない場合には、同一の回路ブロックのみを形成しても良いし、同様な観点から、一つの素子形成基板上に複数種類の回路ブロックを形成するほうが効率的である場合には、そのような構成とすれば良い。また、素子層１４０４は少なくとも半導体層を有していればどのような構成であっても良い。
【０１３２】
素子層１４０４は、半導体素子に加えて、アンテナを有する構成であっても良い。なお、アンテナを有する半導体装置を作製する際には、回路ブロックの一部としてアンテナを共に形成してもよいし、回路ブロックとは別にアンテナを形成し、後に電気的に接続するようにしてもよい。本実施の形態においては、素子層１４０４はアンテナを有さない構成として説明する。
【０１３３】
なお、素子層１４０４を構成する半導体素子の半導体材料としては、シリコン（Ｓｉ：非晶質シリコン、結晶性シリコン、単結晶シリコン等）、シリコン・ゲルマニウム（ＳｉＧｅ）、ガリウム・ヒ素（ＧａＡｓ）、酸化亜鉛（ＺｎＯ）等を主成分とする無機半導体材料を用いることができる。ペンタセン、オリゴチオフェン等の有機半導体材料を用いても良い。
【０１３４】
次に、素子層１４０４上に絶縁膜１４０５を形成する。この絶縁膜１４０５は、素子層１４０４の強度を確保するための保護層として機能する。また、絶縁膜１４０５上に後に形成する電磁波シールド層による素子層の汚染を防ぐ役割を有する。絶縁膜１４０５は素子層１４０４を覆うように全面に設けることが好ましいが、これに限られない。絶縁膜１４０５を部分的に設ける構成としても良い。絶縁膜１４０５の材料としては、ＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む材料、窒素を含む酸化珪素（ＳｉＯｘＮｙ：ｘ＞ｙ）、酸素を含む窒化珪素（ＳｉＮｘＯｙ：ｘ＞ｙ）、有機化合物を含む材料（例えば、エポキシ等の樹脂材料）等を用いることができる。もちろん、絶縁膜１４０３と同じ材料を用いて形成してもよい。絶縁膜１４０５を形成する方法としては、スパッタ法、プラズマＣＶＤ法をはじめとする各種ＣＶＤ法、スピンコーティング法、液滴吐出法、印刷法などを用いることができる。
【０１３５】
次に、絶縁膜１４０５上に、電磁波シールド層１４０６を形成する（図１４（Ｄ）参照）。電磁波シールド層１４０６に用いることができる導電性材料は、電磁波シールド層１４０２と同様である。なお、電磁波シールド層１４０６は回路ブロックの接続用端子としても用いることができる。
【０１３６】
次に、電磁波シールド層１４０６、絶縁膜１４０５、素子層１４０４、絶縁膜１４０３及び電磁波シールド層１４０２の一部をエッチングして開口部１４０７を形成し、剥離層１４０１を露出させる（図１４（Ｅ）参照）。開口部１４０７を形成することにより、素子層を含む積層体が、複数に分割され、回路ブロック１４０８が複数形成される。
【０１３７】
開口部１４０７を設けることにより、剥離層１４０１と電磁波シールド層１４０２との密着性を選択的（部分的）に低下させ、後に素子形成基板１４００から素子層１４０４等を剥離する際のきっかけを与えることができる。開口部１４０７の形成方法としては、エッチングの他にも、レーザー光の照射による方法などを用いることができる。また、開口部１４０７は、素子層１４０４の半導体素子を避けた領域や、素子形成基板１４００の端部等に設けることが好ましく、後の剥離の際に、回路ブロックごとに剥離が行えるように設けることが好ましい。レーザーを用いる場合は、気体レーザー、液体レーザー、固体レーザーのいずれを使用しても良い。メンテナンス等の面からは、気体レーザーまたは固体レーザーを用いることが好ましく、また、固体レーザーを用いることがより好ましい。
【０１３８】
気体レーザーとしては、ヘリウムネオンレーザー、炭酸ガス（ＣＯ２）レーザー、エキシマレーザー、アルゴンイオンレーザー等を用いることができる。液体レーザーとしては、無機液体レーザー、有機キレートレーザー、色素レーザー等を用いることができる。固体レーザーとしては、ＹＡＧ（イットリウム・アルミニウム・ガーネット）、ＹＬＦ、ＹＶＯ４、ＹＡｌＯ３、サファイア、ルビー、アレキサンドライト等の結晶に活性種となる元素（クロム（Ｃｒ）、ネオジム（Ｎｄ）、イッテルビウム（Ｙｂ）、ツリウム（Ｔｍ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、チタン（Ｔｉ）等）を添加したレーザー、半導体レーザー、ディスクレーザー、ファイバーレーザー等を用いることができる。
【０１３９】
なお、レーザーの発振方式は、連続発振型でもよいし、パルス発振型でもよい。レーザービームの照射条件（周波数、パワー密度、エネルギー密度、ビームプロファイル等）は、素子層１４０４等に用いられている材料の性質や厚さなどを考慮して適宜調整する。レーザーとしては、紫外領域である１３３〜３５５ｎｍ（より好ましくは２１２〜３５５ｎｍ）の波長の固体レーザーを用いることが好ましい。例えば、１３３〜３５５ｎｍの波長のＮｄ：ＹＶＯ４レーザーを用いるとよい。１３３〜３５５ｎｍの波長のレーザーは、長波長のレーザー光と比較して、加工部の周辺に影響を与えにくく、加工性に優れており、好ましい。
【０１４０】
上記の方法により、外部電磁波の影響を低減した回路ブロックを作製することができる。なお、本実施の形態に示す構成の回路ブロックを用いて、実施の形態２に示すような積層構造の半導体装置を作製する場合には、適宜、電磁波シールド層を除去して、配線に不具合が生じない構成とする必要がある。
【０１４１】
本実施の形態に示す方法を用いることで、外部電磁波の影響を低減した半導体装置を作製することができる。これにより、半導体装置の動作不良を大幅に低減することができる。特に、高機能化・高集積化した半導体装置においては、半導体装置自体が発生する電磁波の影響が無視できなくなる場合が発生するが、このような場合においても、本実施の形態に示す構成の効果は著しい。特に、本発明の実施の形態２に示すような積層構造においては、半導体素子間の距離が小さく、電磁波の影響を受けやすいが、このような場合でも本実施の形態に示す構成を用いることにより半導体装置の動作不良を大幅に低減することができる。
【０１４２】
もちろん、いわゆるＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）タグのように、電磁波を用いることが必須である半導体装置においても、本実施の形態に示す構成の効果は非常に大きい。ＲＦＩＤタグと情報をやり取りするリーダライタは、一定領域内に存在するＲＦＩＤタグとの情報のやり取りをする必要があり、非常に強い電磁波を発生するためである。特に、ＲＦＩＤタグ（半導体装置）とリーダライタとの距離が近い場合には、強力な電磁波の影響により、ＲＦＩＤタグの動作不良の確率が大きくなる。このような場合においても、本実施の形態に示す構成を用いることで動作不良を低減することができる。なお、本実施の形態においては、「ＲＦＩＤタグ」の称呼を用いたが、ＲＦタグ、ＲＦチップ、無線タグ、無線プロセッサ、無線メモリ、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）タグ、ＩＣラベル、電子タグ、電子チップ等のように呼ばれることもあり、これに限られるものではない。
【０１４３】
本実施の形態は、実施の形態１乃至実施の形態４と適宜組み合わせることができる。
【０１４４】
（実施の形態６）
本実施の形態では、回路ブロックよりさらに小さく、基本的な単位である「半導体素子ブロック」を用いて半導体装置を作製する方法について、図１５、図１６を用いて説明する。
【０１４５】
本発明の基本的な思想は、従来と比較して小さな回路単位を用いることで、半導体装置の歩留まりを向上し、高機能化・高付加価値化を容易にし、材料の使用効率を向上し、半導体装置の修復を容易にする点にある。ある程度のまとまった機能を有するブロックごとに分割できる半導体装置（例えば、ＲＦＩＤタグなど）においては、その機能ごとに回路ブロックを形成することで、歩留まりの向上や、高機能化・高付加価値化を容易にするといった著しい効果が得られる。一方、回路ブロックごとに分割して形成できない半導体装置（例えば、表示装置の画素回路部分を構成する半導体装置）においては、機能ごとのまとまりである「回路ブロック」を作製することが難しい。そこで、機能ごとの単位である「回路ブロック」と比較してさらに小さな単位である「半導体素子」を基本的な単位として用い、可撓性基板上に歩留まり良く、高機能な半導体装置を作製する。
【０１４６】
なお、本実施の形態においては、半導体装置として発光素子を有する表示装置を例に挙げて説明する。
【０１４７】
まず、一つの半導体素子から構成される「半導体素子ブロック」の作製方法について図１５を用いて説明する。本実施の形態においては、一つの半導体素子ブロックに一つのトランジスタを形成した例を示すがこれには限られない。トランジスタ以外の容量素子、抵抗素子、インダクタ、ダイオード、スイッチ素子、光起電力素子、光電変換素子、熱起電力素子、サーミスタなどを有する構成としても良い。はじめに、素子形成基板１５００上に剥離層１５０１を形成する。なお、剥離層１５０１を形成する前に素子形成基板１５００上に絶縁膜を設けてもよい。特に、素子形成基板３００に含まれるアルカリ金属、アルカリ土類金属などの不純物による汚染が懸念される場合には、素子形成基板１５００と剥離層１５０１との間に絶縁膜を形成することが好ましい。素子形成基板１５００と剥離層１５０１との間に設ける絶縁膜の材料としては、酸化珪素、窒化珪素、窒素を含む酸化珪素膜（ＳｉＯｘＮｙ：ｘ＞ｙ）、酸素を含む窒化珪素膜（ＳｉＮｘＯｙ：ｘ＞ｙ）等を用いることができる。また、絶縁膜の構造としては、単層構造としても良いし、積層構造としても良い。
【０１４８】
素子形成基板１５００としては、ガラス基板や石英基板、シリコン基板（ウェハー）、金属基板、セラミックス基板、ステンレス基板、プラスチック基板、アクリル基板などを用いることができる。回路ブロック作製時の加熱処理に対する耐熱性を有していれば、素子形成基板１５００の種類は特に限定されないが、耐熱性を有するプラスチック基板またはガラス基板を用いることがより好ましい。ガラス基板は、その面積や形状に大きな制限がない。このため、素子形成基板１５００としてガラス基板を用いる場合には、例えば一辺が１メートル以上であって、矩形状のものを用いることも可能であり、生産性を格段に向上させることができる。この点は、円形のシリコン基板を用いる場合と比較して大きなメリットとなる。また、基板自体のコストの点からも、石英基板やシリコン基板、金属基板、セラミック基板、ステンレス基板などと比較してガラス基板を用いることが好ましい。特に基板の大型化が求められる場合にはそれが顕著となり、量産性の点を考慮するとガラス基板を用いることが好ましい。本実施の形態では、素子形成基板１５００としてガラス基板を用いることとする。
【０１４９】
剥離層１５０１を形成する材料としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、鉛（Ｐｂ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、銅（Ｃｕ）などから選択された元素または前記元素を主成分とする合金材料若しくは化合物材料を用いることができる。また、窒素を含む酸化珪素膜（ＳｉＯｘＮｙ：ｘ＞ｙ）、酸素を含む窒化珪素膜（ＳｉＮｘＯｙ：ｘ＞ｙ）などを用いても良い。成膜方法としては、スパッタ法やプラズマＣＶＤ法等の各種ＣＶＤ法を用いることができる。剥離層１５０１の構造としては、単層構造としてもよいし、積層構造としてもよい。例えば、スパッタ法によりタングステン（Ｗ）を２０〜４０ｎｍの厚さに形成した後、タングステン（Ｗ）の表面を酸化させる構造としても良い。
【０１５０】
次に、剥離層１５０１上に、絶縁膜１５０２を形成し、その後、ゲート電極１５０３を形成する。絶縁膜１５０２としては、酸化珪素、窒化珪素、窒素を含む酸化珪素膜（ＳｉＯｘＮｙ：ｘ＞ｙ）、酸素を含む窒化珪素膜（ＳｉＮｘＯｙ：ｘ＞ｙ）等を用いることができるが、これに限られない。本実施の形態において、絶縁膜１５０２は単層構造としたが、積層構造であっても良い。ゲート電極１５０３としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、鉛（Ｐｂ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、銅（Ｃｕ）などから選択された元素または前記元素を主成分とする合金材料若しくは化合物材料などを用いることができるがこれに限られない。
【０１５１】
次に、ゲート電極１５０３を覆って、ゲート絶縁膜１５０４形成する（図１５（Ａ）参照）。ゲート絶縁膜１５０４としては、絶縁膜１５０２と同様の材料を用いることができる。本実施の形態において、ゲート絶縁膜１５０４は単層構造としたが、積層構造であっても良い。
【０１５２】
その後、ゲート絶縁膜１５０４上に、半導体層１５０５、不純物元素が添加された半導体層１５０６、導電層１５０７を積層して形成する（図１５（Ｂ）参照）。半導体層１５０５としては、シリコン（Ｓｉ：非晶質シリコン、結晶性シリコン、単結晶シリコン等）、シリコン・ゲルマニウム（ＳｉＧｅ）、ガリウム・ヒ素（ＧａＡｓ）、酸化亜鉛（ＺｎＯ）等を主成分とする無機半導体材料を用いることができる。ペンタセン、オリゴチオフェン等の有機半導体材料を用いても良い。不純物元素が添加された半導体層１５０６には、ｎ型またはｐ型を示す不純物元素が添加されている。例えば、不純物元素としてリン（Ｐ）を５×１０１９〜５×１０２０／ｃｍ３程度の濃度で含まれるように添加し、ｎ型を示す半導体層を形成することができる。また、ｐ型を示す不純物元素を添加して、ｐ型を示す半導体層を形成しても良い。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。導電層１５０７は後にソース電極またはドレイン電極として機能する。材料としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、鉛（Ｐｂ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、銅（Ｃｕ）などから選択された元素または前記元素を主成分とする合金材料若しくは化合物材料などを用いることができるがこれに限られない。
【０１５３】
なお、ゲート電極１５０３上部の半導体層１５０５上に、エッチングストッパーを設けても良い。このような構成とすることにより、トランジスタの特性を向上させることができる。
【０１５４】
次に、絶縁膜１５０２、ゲート絶縁膜１５０４、半導体層１５０５、不純物元素が添加された半導体層１５０６、導電層１５０７をエッチングしてこれらの積層体を半導体素子ブロック毎に切り分ける。この際、レジストマスクの厚さを調節して、ゲート電極１５０３上部の不純物元素が添加された半導体層１５０６および導電層１５０７をエッチングし、ソース電極（またはドレイン電極）１５０８およびドレイン電極（またはソース電極）１５０９を形成することが好ましい。もちろん、複数回のエッチングによって当該構成を実現しても良い。
【０１５５】
次に、素子形成基板上に形成された積層体を覆うように、絶縁膜１５１０を形成する（図１５（Ｃ）参照）。この絶縁膜１５１０は、積層体の強度を確保するための保護層として機能する。このため、積層体を覆うように全面に設けることが好ましいが、これに限られず、積層体を部分的に設ける構成としても良い。絶縁膜１５１０の材料としては、ＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む材料、窒素を含む酸化珪素（ＳｉＯｘＮｙ：ｘ＞ｙ）、酸素を含む窒化珪素（ＳｉＮｘＯｙ：ｘ＞ｙ）、有機化合物を含む材料（例えば、エポキシ等の樹脂材料）等を用いることができるがこれに限られない。絶縁膜１５１０を形成する方法としては、スパッタ法、プラズマＣＶＤ法をはじめとする各種ＣＶＤ法、スピンコーティング法、液滴吐出法、印刷法などを用いることができる。
【０１５６】
次に、絶縁膜１５１０の一部をエッチングして開口部１５１１を形成し、剥離層１５０１を露出させる（図１５（Ｄ）参照）。この際、レジストマスクの厚さを調節する方法等を用いて、ソース電極（またはドレイン電極）１５０８およびドレイン電極（またはソース電極）１５０９の上部の絶縁膜１５１０をエッチングし、配線の接続孔１５１２を形成することが好ましい。また、ゲート電極１５０３についても接続孔を設けることが好ましい（図示せず）。もちろん、複数回のエッチングによって当該構成を実現しても良い。
【０１５７】
開口部１５１１を設けることにより、剥離層１５０１と絶縁膜１５０２等との密着性を選択的（部分的）に低下させ、後に素子形成基板１５００から積層体を剥離する際のきっかけを与えることができる。開口部１５１１の形成方法としては、エッチングの他にも、レーザー光の照射による方法などを用いることができる。また、開口部１５１１は、後の剥離の際に、半導体素子ブロックごとに剥離が行えるように設けることが好ましい。レーザーを用いる場合は、気体レーザー、液体レーザー、固体レーザーのいずれを使用しても良い。メンテナンス等の面からは、気体レーザーまたは固体レーザーを用いることが好ましく、また、固体レーザーを用いることがより好ましい。
【０１５８】
気体レーザーとしては、ヘリウムネオンレーザー、炭酸ガス（ＣＯ２）レーザー、エキシマレーザー、アルゴンイオンレーザー等を用いることができる。液体レーザーとしては、無機液体レーザー、有機キレートレーザー、色素レーザー等を用いることができる。固体レーザーとしては、ＹＡＧ（イットリウム・アルミニウム・ガーネット）、ＹＬＦ、ＹＶＯ４、ＹＡｌＯ３、サファイア、ルビー、アレキサンドライト等の結晶に活性種となる元素（クロム（Ｃｒ）、ネオジム（Ｎｄ）、イッテルビウム（Ｙｂ）、ツリウム（Ｔｍ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、チタン（Ｔｉ）等）を添加したレーザー、半導体レーザー、ディスクレーザー、ファイバーレーザー等を用いることができる。
【０１５９】
なお、レーザーの発振方式は、連続発振型でもよいし、パルス発振型でもよい。レーザービームの照射条件（周波数、パワー密度、エネルギー密度、ビームプロファイル等）は、積層体に用いられている材料の性質や厚さなどを考慮して適宜調整する。レーザーとしては、紫外領域である１３３〜３５５ｎｍ（より好ましくは２１２〜３５５ｎｍ）の波長の固体レーザーを用いることが好ましい。例えば、１３３〜３５５ｎｍの波長のＮｄ：ＹＶＯ４レーザーを用いるとよい。１３３〜３５５ｎｍの波長のレーザーは、長波長のレーザー光と比較して、加工部の周辺に影響を与えにくく、加工性に優れており、好ましい。
【０１６０】
上記の方法により、回路ブロックより小さな単位である半導体素子ブロックを作製することができる。
【０１６１】
次に、上記半導体素子ブロックを用いた発光素子を有する表示装置の構成について図１６を参照して説明する。なお、半導体素子ブロックを基板上に配置する方法については、実施の形態１等にて示した回路ブロックの配置方法と概ね同様の方法を用いることができるため、ここでは省略する。
【０１６２】
図１６（Ａ）は、半導体素子ブロックを用いた発光素子を有する表示装置の断面図である。可撓性基板１６００上に半導体素子ブロックからなるスイッチング用トランジスタ１６０１および駆動用トランジスタ１６０２を配置する。その後、平坦化膜を形成し、平坦化膜上に発光材料及び電極からなる発光素子１６０３を形成する。図１６（Ｂ）に、本実施の形態の半導体素子ブロックを用いた発光素子を有する表示装置の上面図を示す。
【０１６３】
図１６（Ｂ）において、スイッチング用トランジスタ１６０１のソース電極（またはドレイン電極）はソース信号線１６０４に接続し、ドレイン電極（またはソース電極）は駆動用トランジスタ１６０２のゲート電極に接続している。また、駆動用トランジスタ１６０２のソース電極（またはドレイン電極）は電流供給線１６０５に接続し、ドレイン電極（またはソース電極）は発光素子の電極１６０６に接続している。ゲート信号線１６０７はスイッチング用トランジスタ１６０１のゲート電極に接続されている。
【０１６４】
発光素子１６０３の材料としては有機系、無機系の材料を用いることができる。有機系の材料としては、キノリノールを配位子としたアルミニウム錯体Ａｌｑ３、トリフェニルアミン誘導体（ＴＰＤ）等に代表される低分子系材料、ポリパラフェニレンビニレン系、ポリパラフェニレン系、ポリチオフェン系、ポリフルオレン系等に代表される高分子系材料などが挙げられる。無機系の材料としては、亜鉛、カドミウム、ガリウムなど金属材料の硫化物、酸化物、窒化物を用いることができる。例えば、硫化物としては、硫化亜鉛（ＺｎＳ）、硫化カドミウム（ＣｄＳ）、硫化カルシウム（ＣａＳ）、硫化イットリウム（Ｙ２Ｓ３）、硫化ガリウム（Ｇａ２Ｓ３）、硫化ストロンチウム（ＳｒＳ）、硫化バリウム（ＢａＳ）などを用いることができる。酸化物としては、酸化亜鉛（ＺｎＯ）、酸化イットリウム（Ｙ２Ｏ３）などを用いることができる。また、窒化物としては、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）などを用いることができる。さらに、セレン化亜鉛（ＺｎＳｅ）、テルル化亜鉛（ＺｎＴｅ）なども用いることができ、硫化カルシウム−ガリウム（ＣａＧａ２Ｓ４）、硫化ストロンチウム−ガリウム（ＳｒＧａ２Ｓ４）、硫化バリウム−ガリウム（ＢａＧａ２Ｓ４）、などの３元系の混晶であっても良い。
【０１６５】
上記のようにして、発光素子を有する表示装置を、半導体素子ブロックを用いて作製することができる。このような構成とすることにより、基板上に歩留まり良く、高機能な表示装置を作製することができる。本実施の形態においては、トランジスタのみを剥離によって配置し、表示装置を作製したが、発光素子を含めて転写する構成としても良い。なお、本実施の形態に示したように半導体素子を基本単位とすることによって、素子形成基板上に半導体素子を高密度に形成することができるため、材料の使用効率を非常に高くすることができる。つまり、従来のように基板上に半導体素子を作り込む場合と比較して、エッチングなどにより除去される部分を大幅に低減することができる。なお、本実施の形態に示した半導体素子ブロックの構成は、あくまでも一例であり、これに限られるものではない。
【０１６６】
なお、本実施の形態において説明した半導体素子ブロックを用いる方法は、表示装置以外の半導体装置を作製する際にも適用することができる。すなわち、一つの回路ブロックにかえて多数の半導体素子ブロックを用いる構成とすることも可能である。このような構成とすることにより、全ての回路構成が一体となった状態で剥離する場合と比較して、不良の発生率を低減することができ、半導体装置を歩留まりよく作製することができる。また、一体に形成する場合と比較して、材料の使用効率を向上できる。
【０１６７】
本実施の形態は、実施の形態１乃至実施の形態５と適宜組み合わせることができる。
【０１６８】
（実施の形態７）
本実施の形態では、異方性導電材料等を用いて、回路ブロック同士、または半導体素子ブロックどうしを接続する方法について図２４を用いて説明する。本実施の形態に用いる回路ブロックとしては、例えば、接続用端子の形状が図２４（Ａ）や図２４（Ｂ）のようなものが考えられる。ここで、２４００は下地膜、２４０１は半導体層、２４０２はゲート絶縁膜、２４０３はゲート電極、２４０４は絶縁膜、２４０５は層間絶縁膜、２４０６はソース配線（またはドレイン配線）、２３０７は絶縁膜、２３０８は上部接続用端子である。なお、図２３（Ｂ）において、ソース配線またはドレイン配線２４０６は、下部接続用端子としても機能する。上記構成はあくまでも一例であり、本発明は上記構成に限られるものではない。また、半導体素子ブロックについても同様に用いることができる。
【０１６９】
まず、実施の形態１、実施の形態２等にて示した回路ブロックの転写方法を用いて、基板上の所望の位置に第１の回路ブロック２４５０を転写し、その後、第１の回路ブロック２４５０上に異方性導電膜２４５１を形成する。異方性導電膜２４５１を形成した後、第１の回路ブロック２４５０上に第２の回路ブロック２４５２を転写し、熱圧着する（図２３（Ｃ）参照）。転写の方法としては、実施の形態２にて示した方法などを用いることができる。異方性導電膜２４５１としては、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ）を熱硬化させたものや異方性導電膜（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）を熱硬化させたものを用いることができる。異方性導電ペーストは、バインダ層と呼ばれ、主成分が接着剤である層中に、導電性の表面を有する粒子（以下、導電性の粒子という）が分散した構造を有している。異方性導電膜は、熱硬化または熱可塑性の樹脂フィルムの中に導電性の表面を有する粒子（以下、導電性の粒子という）が分散した構造を有している。なお、導電性の表面を有する粒子は、球状の樹脂にニッケル（Ｎｉ）や金（Ａｕ）等をメッキしたものを用いる。不要な部位での導電性粒子間の電気的短絡を防ぐために、シリカ等からなる絶縁性の粒子を混入してもよい。本実施の形態においては、異方性導電膜として、異方性導電ペーストを用いることとする。なお、異方性導電膜は回路ブロックどうしを接着する接着層としての機能を有することが好ましい。
【０１７０】
また、図２４（Ｄ）に示すように、基板上に配線２４５３を形成した後、異方性導電膜２４５１を形成し、その後、第２の回路ブロック２４５２を所望の位置に転写し、熱圧着する方法によって、半導体装置を作製することもできる。これにより、回路ブロックを配置する前に配線を形成することができるため、スパッタ法やＣＶＤ法、スクリーン印刷法などの方法を用いて容易に配線を形成することができる。なお、本実施の形態において、第１の回路ブロック２４５０とは図２４（Ａ）に示すように、上部接続用端子を有する回路ブロックであり、第２の回路ブロックとは図２４（Ｂ）に示すように、下部接続用端子を有する回路ブロックをいうものとする。
【０１７１】
本実施の形態に示すような構成とすることにより、異方性導電材料や異方性導電膜を用いて回路ブロックと配線とを接続した半導体装置を提供することができる。これにより、回路ブロックと配線との接続が容易となり、より低コストに半導体装置を作製することができる。
【０１７２】
本実施の形態は、実施の形態１乃至実施の形態６と適宜組み合わせることができる。
【０１７３】
（実施の形態８）
本実施の形態では、表示部を有し、複数の回路ブロックを用いた半導体装置について、図１７、図１８を用いて以下に説明する。図１７（Ａ）は、半導体装置１７００の本体を示す図であり、表示部１７０３、電源部１７０４、集積回路部１７０５、及び集積回路部に接続されるアンテナ１７０６が設けられている。なお、本実施の形態の図１７においては簡単のため、集積回路部１７０５を一つのブロックで代表的に表示しているが、実際には集積回路部１７０５は複数の回路ブロックを用いて構成するものとする。
【０１７４】
半導体装置１７００の表面には、板紙等の紙類又は合成紙、若しくはポリエチレン、ポリプロピレン、ポリエステル、ポリ塩化ビニル、セルロース系樹脂のような一般的なプラスチックで形成される基材を設け、その表面に特有の模様やバーコードのような情報を印刷してもよい。だたし、これらの基材が、透光性を有さない場合は、表示部及び電源部には開口部を設けて表示部及び電源部上面から認識できるようにする必要がある。さらには、半導体装置１７００全体をフィルムによって保護してもよい。フィルムとしては、耐水性や耐溶剤性を有する材料を用いることが好ましく、代表的には、ポリエチレン、ポリプロピレン、ポリエチレンテレフタレート、塩化ビニル、ナイロン等を用いることができる。
【０１７５】
図１７（Ｂ）は、図１７（Ａ）の半導体装置のＡ‐Ａ´部の断面図を示す。本実施の形態に示す半導体装置１７００は、表示部１７０３、電源部１７０４、集積回路部１７０５、アンテナ１７０６が、第１の基体１７０１及び第２の基体１７１１によって挟まれた構成を有している。また、第１の基体１７０１及び第２の基体１７１１は、接着剤１７１３で貼り付けられている。接着剤は、第１の基体と第２の基体との一部に設けられていてもよく、全面に設けられてこれらの基板を接着してもよい。また、表示部１７０３、集積回路部１７０５、電源部１７０４の間は、絶縁材料で絶縁されている。
【０１７６】
表示部１７０３は、液晶素子、発光素子、電気泳動素子等の表示素子で画素が形成されている。これらの表示素子の駆動方法は、アクティブマトリクス型またはパッシブマトリクス型どちらを用いることもできる。なお、表示部がパッシブマトリクス型の表示素子、液晶素子、又は電気泳動素子で形成されている場合、第２の基体１７１１に画素電極が形成されている。また、表示部１７０３は本実施の形態５で示したように、半導体素子ブロックを用いて形成することもできる。このような構成とすることにより、材料の使用効率を非常に高くすることができるため、非常に低コストに、表示部を有する半導体装置を作製することができる。なお、第１の基体１７０１及び第２の基体１７１１が可撓性を有する場合には、液晶素子を用いた表示部では均質な表示が困難であるため、発光素子を用いた表示部とすることがより好ましい。
【０１７７】
電源部１７０４は、表示部１７０３を駆動するために必要な電力を供給するために設けるものであり、太陽電池、リチウム電池等の超薄型の電池が好ましい。電源部に太陽電池を用いる場合、シリコンやゲルマニウム等で形成されたショットキー型、アバランシェ型、ＰＩＮ型、又はＰＮ型のダイオードや、ＣｄＳ、ＧａＡｓ等の化合物半導体を用いたダイオード、若しくは有機物から構成される光電変換層等を有するもの、具体的には透明なインジウム錫酸化物（ＩＴＯ）電極と、その上に真空蒸着された有機顔料（ペリレン顔料：Ｍｅ−ＰＴＣ）と、その上に形成された金の電極を用いた太陽電池セル、等を用いることができる。なお、ＰＩＮ型のフォトダイオードは、ｐ型半導体層と、ｎ型半導体層と、ｐ型半導体層とｎ型半導体層の間に挟まれたｉ型（真性）半導体層によって構成されている。なお、無線により必要な電力が確保できる場合には電源部１７０４は特に設けなくとも良い。また、集積回路部１７０５は、薄膜トランジスタ、容量素子、ダイオード、抵抗素子、インダクタなどの薄膜半導体素子を用いて形成される。電源部１７０４には、外部電源との接続部を有していても良い。
【０１７８】
ここで、集積回路部１７０５は、本発明の他の実施の形態に示す方法を用いて作製することができる。具体的には、集積回路部１７０５を構成する複数の回路ブロックを、適切な領域に配置する。もちろん、積層構造としても良い。集積回路部を回路ブロックの積層構造によって構成することにより、修正回路部の面積を低減することができるため、表示部１７０３の面積を大きくとることができ、好ましい。なお、集積回路部を構成する複数の回路については後に説明を加える。その他の詳細については、他の実施の形態を参照することができるため、ここでは省略することとする。なお、電源部１７０４に関しても、回路ブロックや、半導体素子ブロックを用いて形成することが好ましい。
【０１７９】
アンテナ１７０６は、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、炭素（Ｃ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）等の金属、又は金属化合物を、１つ又は複数有する導電材料を用いることができる。
【０１８０】
形成方法としては、細線を膜線として基体上に搭載した巻き線工法、薄膜集積回路にコイル導線をボンディングして超音波を使用して基体に埋め込む埋め込み工法、シルク印刷により導電性ペーストで細線を基体上に形成する印刷法、基体上に成膜した導電膜エッチングしてコイル状の細線を形成するエッチング法、電界をかけて任意の領域にコイル状の細線を形成する電界メッキ法、液滴を吐出しながら形成する液滴吐出法等を用いることができる。
【０１８１】
本実施形態のアンテナは、表示部１７０３、電源部１７０４、及び集積回路部１７０５を囲んでコイルを形成している。このため、少ない巻数で長いアンテナを形成することができる。また、用いられる電波の周波数に応じて、当該周波数の電波を検出するために適した長さに形成する。
【０１８２】
接着剤１７１３としては、エポキシ系、アクリレート系、シリコン系等、いかなる接着剤を用いることもできる。
【０１８３】
第１の基体１７０１及び第２の基体１７１１には、可撓性のプラスチックフィルムを用いることが好ましい。プラスチックフィルムとしては、ポリカーボネイト（ＰＣ）、極性基のついたノルボルネン樹脂からなるＡＲＴＯＮ：ＪＳＲ製、ポリエチレンテレフタレート（ＰＥＴ）、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ナイロン、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミド、ポリプロピレン、ポリプロピレンサルファイド、ポリフェニレンサルファイド、ポリフェニレンオキサイド、ポリサルフォン、またはポリフタールアミド等を用いればよい。また、Ｔｇが４００℃以上であるＨＴ基板（新日鐵化学社製）を用いることもできる。また第２の基体１７１１の厚さは数百μｍ程度であることが好ましい。
【０１８４】
次に、本実施の形態に示す半導体装置の構成について、図１８のブロック図を用いて説明する。半導体装置は、アンテナ１８０１、集積回路部１８０２、表示部１８０３、電源部１８０４で構成されている。集積回路部１８０２は、ＲＦ回路（無線周波数回路）１８１１、変調回路１８１２、復調回路１８１３、電源回路１８１４、ＣＰＵ１８１６、及びメモリ１８１７で構成される。電源回路１８１４はコンデンサを内蔵し、このコンデンサはアンテナ１８０１と共に共振回路を形成する。なお、図１８のブロック図で示された回路ごとに回路ブロックを作製しても良いし、それ以外区分の仕方によって回路ブロックを作製してもよい。半導体装置の高機能化、低コスト化等の観点からは、汎用性を有する回路ブロックを作製して用いることがより好ましい。
【０１８５】
メモリ１８１７は、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、又はＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）等を含む。
【０１８６】
表示部１８０３は、ＣＰＵ１８２１、メモリ１８２２、及び画素部１８２３で構成される。画素部１８２３は、液晶素子、発光素子、電気泳動素子等の表示素子で画素が形成されている。また、ＣＰＵ１８２１及びメモリ１８２２をＩＣチップに形成することもできる。
【０１８７】
表示部１８０３のＣＰＵ１８２１は、集積回路部１８０２のＣＰＵ１８１６から送られた情報を元に、集積回路部１８０２のメモリ１８１７に記憶される情報を読み出し、表示部１８０３のメモリ１８２２にいったんその情報を格納し、一部又は全部の情報を画素部に表示させるように制御する。
【０１８８】
電源部１８０４は、表示部１８０３のＣＰＵ１８２１に接続されており、表示部１８０３で表示するために必要な電力を生成及び供給する。電源部１８０４としては、上述のように、太陽電池やリチウム電池などを用いることができる。
【０１８９】
なお、図１８において、表示部１８０３のＣＰＵ１８２１及びメモリ１８２２を、集積回路部１８０２のＣＰＵ１８１６及びメモリ１８１７それぞれに組み込んでもよい。この場合、集積回路部１８０２のＣＰＵ１８１６によって、表示部１８０３の表示を制御することができる。
【０１９０】
次に、半導体装置の動作方法について説明する。ここでは、半導体装置を物品の管理に用いることを想定した説明を行う。物品の管理者はリーダライタを用いて物品をチェックする。具体的にはリーダライタの送受信アンテナに半導体装置を近づけると、リーダライタに設けられたアンテナで発せられる高周波をアンテナ１８０１で受信する。電源回路のコンデンサには、アンテナが特定の周波数の電波を受信したときに、その相互誘導作用で生じる電力が充填される。電源回路１８１４はこの電力を整流し安定化して各回路、ＣＰＵ、及びメモリに供給し、薄膜集積回路部を活性化する。
【０１９１】
次に、アンテナ１８０１と電源回路１８１４のコンデンサとで構成される共振回路の振幅が大きくなり、コンデンサには十分な量の電力が充電される。電源回路１８１４はこの電力を整流化し安定化して各回路、ＣＰＵ、及びメモリに供給し、集積回路部を活性化し、さらにＲＦ回路１８１１を介して復調回路１８１３で、元のデジタル信号の質問信号を再現させる。ＣＰＵ１８１６はこの質問信号に基づいて、メモリ１８１７に書き込まれていた物品に関する情報を送信する。情報の送信は、例えば、２値化されたデータ信号を集積回路部の変調回路１８１２で変調し、ＲＦ回路１８１１で増幅してアンテナ１８０１から送信することにより行われる。送信されたデータは、リーダライタで受信し、処理部において物品の情報を管理ＰＣのメモリに記録すると共に、管理ＰＣの表示部に表示する。
【０１９２】
また、集積回路部１８０２のＣＰＵ１８１６からデータ信号を表示部１８０３のＣＰＵ１８２１に送出する。表示部１８０３のＣＰＵ１８２１は、電源部１８０４からの電力を用い、このデータ信号を元に、表示部のメモリ１８２２に記憶させると共に、画素部１８２３に必要な情報を表示させる。
【０１９３】
以上の動作により、半導体装置の集積回路部に記憶されている情報を表示部に表示するとともに、リーダライタに情報を送信することができる。
【０１９４】
本実施の形態の半導体装置は、表示部、電源部、集積回路部を有するため、集積回路部のメモリに記憶されている情報の一部を表示部に表示することが可能である。このため、必要なときに無線タグを見ることにより、必要な情報を得ることができ、また、情報を記録するための印刷紙を必要としないため、コストを削減することができる。
【０１９５】
また、表示部は電源部で発生する電力を用いて駆動することが可能であり、リーダライタからの電力に左右されずに、均一な表示を行うことが可能である。
【０１９６】
さらには、機能ごとに分けられた回路ブロックを複数用いることにより、所望の機能を有する回路ブロックを再設計する必要が無いため、コストを低減した半導体装置を作製することができる。また、回路ブロックの組み合わせを変更することが容易であるため、要求される機能を有する半導体装置を速やかに提供することが可能になる。また、予備の配線領域（親液領域）を形成しておくことにより、液滴吐出法などを用いて配線に起因する不良の修復を容易に行うことができ、歩留まりを向上することができる。
【０１９７】
なお、本実施の形態に示した使用例はあくまでも一形態に過ぎず、構成および使用方法等は、本実施の形態に限定されるものではない。また、本実施の形態は、実施の形態１乃至実施の形態７と適宜組み合わせることができる。
【０１９８】
（実施の形態９）
本発明で作製される半導体装置の他の例について、図１９を参照して説明する。図１９に示すように、本発明の半導体装置１９００は、非接触でデータを交信する機能を有し、電源回路１９０１、クロック発生回路１９０２、データ復調回路・データ変調回路１９０３、他の回路を制御する制御回路１９０４、インターフェイス回路１９０５、記憶回路１９０６、データバス１９０７、アンテナ（アンテナコイル）１９０８、センサ１９１０、センサ回路１９１１等を有する。
【０１９９】
電源回路１９０１は、アンテナ１９０８から入力された交流信号を基に、半導体装置１９００の内部の各回路に供給する各種電圧を生成する回路である。クロック発生回路１９０２は、アンテナ１９０８から入力された交流信号を基に、半導体装置１９００の内部の各回路に供給する各種クロック信号を生成する回路である。データ復調回路・データ変調回路１９０３は、リーダライタ１９０９と交信するデータを復調・変調する機能を有する。制御回路１９０４は、記憶回路１９０６を制御する機能を有する。アンテナ１９０８は、電磁波の送受信を行う機能を有する。リーダライタ１９０９は、半導体装置との交信、制御及びそのデータに関する処理を制御する。なお、半導体装置は上記構成に制約されず、例えば、電源電圧のリミッタ回路や暗号処理専用ハードウエアといった他の要素を追加した構成であってもよいし、一部の機能を省略した構成であっても良い。
【０２００】
記憶回路１９０６は、一対の導電層間に有機化合物層又は相変化層が挟まれた記憶素子を有する構成とすることができる。なお、記憶回路１９０６は、一対の導電層間に有機化合物層又は相変化層が挟まれた記憶素子のみを有していてもよいし、他の構成の記憶回路を有していてもよい。他の構成の記憶回路とは、例えば、ＤＲＡＭ、ＳＲＡＭ、ＦｅＲＡＭ、マスクＲＯＭ、ＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ及びフラッシュメモリ等から選択される１つ又は複数である。
【０２０１】
センサ１９１０は抵抗素子、容量結合素子、誘導結合素子、光起電力素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオードなどの素子で形成される。センサ回路１９１１はインピーダンス、リアクタンス、インダクタンス、電圧又は電流の変化を検出し、アナログ／デジタル変換（Ａ／Ｄ変換）して制御回路１９０４に信号を出力する。なお、センサ回路１９１１を有する構成としても良いし、センサ回路を有さない構成としても良い。本発明を用いることにより、機能の追加及び省略が容易であるため、要求される機能を満たした半導体装置を速やかに提供することが可能である。
【０２０２】
なお、本実施の形態は、実施の形態１乃至実施の形態８と適宜組み合わせることができる。
【０２０３】
（実施の形態１０）
本発明により、例えばＲＦＩＤタグとして機能する半導体装置を形成することができる。ＲＦＩＤタグの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図２０（Ａ）参照）、包装用容器類（包装紙やボトル等、図２０（Ｃ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図２０（Ｂ）参照）、乗物類（自転車等、図２０（Ｄ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、衣類、生活用品類、電子機器等の商品や荷物の荷札（図２０（Ｅ）、（Ｆ）参照）等の物品に設けて使用することができる。なお、図２０において、ＲＦＩＤタグは２０００で示すものである。
【０２０４】
なお、電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ）及び携帯電話等を指す。また、上記半導体装置を、動物類、人体等に用いることもできる。
【０２０５】
ＲＦＩＤタグは、物品の表面に貼ったり、物品に埋め込んだりして、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージであれば当該有機樹脂に埋め込むとよい。紙幣、硬貨、有価証券類、無記名債券類、証書類等に無線チップを設けることにより、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に無線チップを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。本発明により作製することが可能なＲＦＩＤタグは、さまざまな機能を組み込むことが容易であり、且つ安価に作製することができる。
【０２０６】
また、本発明により形成することが可能なＲＦＩＤタグを、物の管理や流通のシステムに応用することで、システムの高機能化を図ることができる。例えば、荷札に設けられるＲＦＩＤタグに記録された情報を、ベルトコンベアの脇に設けられたリーダライタで読み取ることで、流通過程及び配達先等の情報が読み出され、商品の検品や荷物の分配を容易に行うことができる。
【０２０７】
なお、本実施の形態は、実施の形態１乃至実施の形態９と適宜組み合わせることができる。
【図面の簡単な説明】
【０２０８】
【図１】本発明の原理を示す図。
【図２】本発明の原理を示す図。
【図３】本発明の半導体装置の作製工程を示す図。
【図４】本発明の半導体装置の作製工程を示す図。
【図５】本発明の半導体装置の作製工程を示す図。
【図６】本発明の半導体装置の作製工程を示す図。
【図７】本発明に用いる液滴吐出手段を示す図。
【図８】本発明の半導体装置を示す図。
【図９】本発明の半導体装置の作製工程を示す図。
【図１０】本発明の半導体装置の作製工程を示す図。
【図１１】本発明の半導体装置の作製工程を示す図。
【図１２】本発明の半導体装置の構成を示す図。
【図１３】本発明の半導体装置の修復例を示す図。
【図１４】本発明の半導体装置の作製工程を示す図。
【図１５】本発明の半導体装置の作製工程を示す図。
【図１６】本発明の半導体装置の構成を示す図。
【図１７】本発明の半導体装置の構成を示す図。
【図１８】本発明の半導体装置の構成を示す図。
【図１９】本発明の半導体装置の構成を示す図。
【図２０】本発明の半導体装置の使用例を示す図。
【図２１】従来の半導体装置と本発明の半導体装置との比較を示す図。
【図２２】本発明の半導体装置の修復例を示す図。
【図２３】本発明の半導体装置の構成を示す図。
【図２４】本発明の半導体装置の構成を示す図。
【符号の説明】
【０２０９】
１００    チップ
１０１    不具合
１０２    破損回路ブロック
１０３    良品回路ブロック
２００    半導体装置
２０２    回路ブロック
３００    素子形成基板
３０１    剥離層
３０２    素子層
３０３    絶縁膜
３０４    開口部
３０５    回路ブロック
３０６    フィルム（中間転写基板）
５００    可撓性基板（フィルム）
５０１    接着層
５０２    回路ブロック
５０３    フィルム（中間転写基板）
６００    回路ブロック
６０１    回路ブロック
６０２    回路ブロック
６０３    接続用端子
６０４    平坦化膜
６０５    平坦化膜
６０６    配線
６０７    配線
【図１】
2008047776.tif 000003
【図２】
2008047776.tif 000004
【図３】
2008047776.tif 000005
【図４】
2008047776.tif 000006
【図５】
2008047776.tif 000007
【図６】
2008047776.tif 000008
【図７】
2008047776.tif 000009
【図８】
2008047776.tif 000010
【図９】
2008047776.tif 000011
【図１０】
2008047776.tif 000012
【図１１】
2008047776.tif 000013
【図１２】
2008047776.tif 000014
【図１３】
2008047776.tif 000015
【図１４】
2008047776.tif 000016
【図１５】
2008047776.tif 000017
【図１６】
2008047776.tif 000018
【図１７】
2008047776.tif 000019
【図１８】
2008047776.tif 000020
【図１９】
2008047776.tif 000021
【図２０】
2008047776.tif 000022
【図２１】
2008047776.tif 000023
【図２２】
2008047776.tif 000024
【図２３】
2008047776.tif 000025
【図２４】
2008047776.tif 000026