(57)【要約】【課題】搬送波引き込み範囲を拡大することの可能なディジタル変調波復調装置を提供すること。【解決手段】搬送波が同期していない状態において、ＮＣＯ２３に与えられるFrequency Wordを、一定の時間間隔毎に切り替える。これによりＮＣＯ２３の発振周波数が中心値から一定の幅で可変されるので、再生搬送波の可変幅が見かけ上広がった状態を実現できる。従って、低速装置においても、搬送波の引き込み範囲を拡大することが可能になる。【選択図】      図２
2008236320.tif 000002
【特許請求の範囲】
【請求項１】
ディジタル変調波から再生搬送波を再生する周波数制御ループと、
与えられるコードデータに応じて発振周波数を制御され、前記再生搬送波を再生するための局部発振信号を出力する数値制御発振器と、
前記周波数制御ループに設けられ、前記再生搬送波の周波数と前記局部発振信号の発振周波数との周波数誤差を検出する誤差検出手段と、
前記検出された周波数誤差を除去するための周波数引き込み期間に、前記数値制御発振器の発振周波数を単位時間ごとに一定の範囲で切り替える周波数切替手段とを具備することを特徴とするディジタル変調波復調装置。
【請求項２】
前記周波数切替手段は、
前記周波数誤差が規定値を超える状態の経過時間をカウントするタイマと、
異なる発振周波数に対応する前記コードデータを複数記憶し、前記タイマが前記単位時間をカウントする度に異なるコードデータを読み出して前記数値制御発振器に与えるメモリとを備えることを特徴とする請求項１に記載のディジタル変調波復調装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明はディジタル変調波復調装置に関する。特にこの発明は、ＦＭ放送やラジオ音声用のＳＴＬ／ＴＴＬ回線用、あるいは放送設備の監視制御回線用などの無線装置に用いられる復調器に好適に用いられる。
【背景技術】
【０００２】
３．５ＧＨｚ帯（Ａバンド）の帯域を使用する回線には音声用ＳＴＬ／ＴＴＬ回線、および監視制御回線などがあるが、総務省の指導によりこれらの用途には６．５ＧＨｚ帯／７．５ＧＨｚ帯（Ｍ／Ｎバンド）を用いるべく、２００８年を目処として移行が進められている。すなわち帯域が２倍程度にまで高くなるので、既存と同等の安定度の水晶発振器を使用すると搬送波周波数の変動幅が従来の２倍程度に広がってしまう。
【０００３】
ところで近年の多値ＱＡＭ（Quadrature Amplitude Modulation）などのディジタル復調器は、ほぼディジタル化されるようになってきている。受信された変調波の搬送波に同期した周波数を生成する再生搬送波発振器にも、ＮＣＯ（Numeric Controlled Oscillator）と称するディジタル型発振器が採用されている（例えば特許文献１〜３を参照）。
【特許文献１】特開平６−１２０９９２号公報
【特許文献２】特公平２−３０２２１号公報
【特許文献３】特開２００２−１１８６１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ＮＣＯを再生搬送波発振器として使用するにあたり、ＮＣＯの発振周波数範囲（可変範囲）が問題になる。ＮＣＯの発振周波数範囲は、ＮＣＯと位相比較器とから構成されるＰＬＬ（Phase Lock Loop）の応答速度に一般に左右される。ＰＬＬの引き込みが確立できる応答速度においては、発振周波数範囲はＮＣＯの動作クロックの０．１％程度である。
【０００５】
例としてＮＣＯの動作クロックを２０ＭＨｚとすると、引き込み範囲は２０ｋＨｚ程度である。これは７．５ＧＨｚにおける変動量にして約２．５ｐｐｍに相当する。このようにＮＣＯの動作クロックが速ければ、無線の搬送波周波数のずれに十分に追従でき、余裕を持って搬送波を引き込むことができる。
【０００６】
しかしながら音声用ＳＴＬ／ＴＴＬ回線や監視制御回線などのように、伝送容量の低い（従って無線クロックが低速である）装置においてはＮＣＯの動作クロックも低速にならざるをえない。よって無線回線での搬送波周波数の変動に対して引き込みができなくなる虞があり、何らかの対処が望まれる。  
この発明は上記事情によりなされたもので、その目的は、搬送波引き込み範囲を拡大することの可能なディジタル変調波復調装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するためにこの発明の一態様によれば、ディジタル変調波から再生搬送波を再生する周波数制御ループと、与えられるコードデータに応じて発振周波数を制御され、前記再生搬送波を再生するための局部発振信号を出力する数値制御発振器と、前記周波数制御ループに設けられ、前記再生搬送波の周波数と前記局部発振信号の発振周波数との周波数誤差を検出する誤差検出手段と、前記検出された周波数誤差を除去するための周波数引き込み期間に、前記数値制御発振器の発振周波数を単位時間ごとに一定の範囲で切り替える周波数切替手段とを具備することを特徴とするディジタル変調波復調装置が提供される。
【０００８】
このような手段を講じることにより、搬送波が同期していない状態において、数値制御発振器の発振周波数が或る単位時間ごとに切り替えられる。これにより再生搬送波の可変幅が見かけ上広がったことになり、従って低速装置における搬送波引き込み範囲を拡大することが可能になる。
【発明の効果】
【０００９】
この発明によれば、搬送波引き込み範囲を拡大することの可能なディジタル変調波復調装置を提供することができる。
【発明を実施するための最良の形態】
【００１０】
図１は、本発明に係わるディジタル変調波復調装置の実施の形態を示す機能ブロック図である。この装置は、６４ＱＡＭや２５６ＱＡＭなどの、多値ＱＡＭ変調方式を採用するシステムにおいて使用される。特にこのシステムは音声用ＳＴＬ／ＴＴＬ回線、監視制御回線などといった、伝送容量の低いシステムに用いられる。
【００１１】
図１において、入力端子１にはディジタル変調波としてＱＡＭ変調波が入力される。このＱＡＭ変調波は同相検波器２および直交検波器３に入力され、固定周波数の局部発振器５の出力を９０°移相器を含む分配器４に通して得られた０°位相および９０°位相の局部発振信号とそれぞれ乗算される。同相検波器２および直交検波器３の出力は、それぞれＡ／Ｄ変換器６および７によりディジタル化される。Ａ／Ｄ変換器６および７の出力は第１の複素乗算器８に入力され、ＡＦＣループによって生成されるサインおよびコサイン特性の第１の局部発振信号と乗算されることにより、Ｉ信号およびＱ信号からなる第１の周波数変換信号となる。
【００１２】
第１の複素乗算器８から出力される第１の周波数変換信号は、ディジタルローパスフィルタ９および１０に入力される。ディジタルローパスフィルタ９および１０は、ディジタルデータ伝送における符号間干渉を防止するための伝達特性を有し、一般に送信側のフィルタ特性と組み合わせられたとき、いわゆるロールオフ特性が得られるように設計されている。この結果、第１の複素乗算器８からの第１の周波数変換信号は、ディジタルローパスフィルタ９および１０によってアイ開口率が十分に大きくなるようにスペクトル整形される。
【００１３】
ディジタルローパスフィルタ９および１０の出力は、第２の複素乗算器１１に入力され、再生搬送波を再生するための周波数制御ループであるＰＬＬループによって生成されるサインおよびコサイン特性の第２の局部発振信号とそれぞれ乗算されることにより、Ｉ信号およびＱ信号からなる第２の周波数変換信号となる。第２の複素乗算器１１は、中間周波数帯における周波数変換器と同じ動作をベースバンド帯で実現するものである。
【００１４】
第２の複素乗算器１１から出力される第２の周波数変換信号は、クロック再生回路１２、データ再生回路１３、位相検波器１６および振幅分布検出回路２５に入力される。クロック再生回路１２では、第２の周波数変換信号中のシンボルタイミング成分を抽出することによって、クロック信号の再生を行う。再生されたクロック信号は、Ａ／Ｄ変換器９および１０に変換用クロックとしてフィードバックされる。データ再生回路１３では、第２の周波数変換信号を識別再生してＩ信号およびＱ信号に２値化し、出力端子１４および１５にＩおよびＱの復調データとして出力する。
【００１５】
位相検波器１６は、第２の周波数変換信号の位相検波を行ってその位相誤差、すなわちＰＬＬループからの第２の局部発振信号の位相誤差を検出する。この位相検波器１６から出力される位相誤差信号は周波数検出器１７に入力され、ここで第１の複素乗算器８から出力される第１の周波数変換信号の周波数誤差、すなわちＡＦＣループからの第１の局部発振信号の周波数誤差が検出される。
【００１６】
周波数検出器１７から出力される周波数誤差信号は、ディジタルフィルタからなるＡＦＣ用ループフィルタ１８により平滑化され、オフセット付加回路１９を介してＮＣＯ２０の周波数制御端子に供給される。ＮＣＯ２０は、周波数制御端子に供給されるコードデータにより出力周波数が変化する。
【００１７】
すなわち、ＮＣＯ２０はオーバーフローを禁止しない累積加算回路によって構成され、コードデータの値に応じてそのダイナミックレンジまでの加算動作を行うことで発振状態となる。その発振周波数はコードデータの値によって変化するので、アナログ回路におけるＶＣＯ（電圧制御発振器）と同様に動作する。このＮＣＯ２０の出力は鋸歯状の信号であるため、データ変換器２１によってサインおよびコサイン特性の信号に変換され、第１の局部発振信号となる。データ変換器２１は、例えばＲＯＭにより実現される。
【００１８】
ここで、第１の複素乗算器８〜ディジタルローパスフィルタ９および１０〜第２の複素乗算器１１〜位相検波器１６〜周波数検出器１７〜ＡＦＣ用ループフィルタ１８〜オフセット付加回路１９〜ＮＣＯ２０〜データ変換器２１〜第１の複素乗算器８のループは、ＡＦＣループを構成している。
【００１９】
一方、位相検波器１６から出力される位相誤差信号は、ディジタルフィルタからなるＰＬＬ用ループフィルタ２２により平滑化された後、ＮＣＯ２３の周波数制御端子に供給される。
【００２０】
ＮＣＯ２３は、ＡＦＣループの数値制御器２０と同様、周波数制御端子に供給されるディジタル信号により出力周波数が変化する回路である。このＮＣＯ２３の出力も鋸歯状の信号であるため、例えばＲＯＭにより実現されるデータ変換器２４によってサインおよびコサイン特性の信号に変換され、第２の局部発振信号となる。
【００２１】
ここで、第２の複素乗算器１１〜位相検波器１６〜ＰＬＬ用ループフィルタ２２〜ＮＣＯ２３〜データ変換器２４〜第２の複素乗算器１１のループは、ＰＬＬループを構成している。
【００２２】
振幅分布検出回路２５は、第２の複素乗算器１１から出力される第２の周波数変換信号のアイパターンの振幅分布を検出する回路であり、この検出信号は同期判定回路２６に入力される。同期判定回路２６は、振幅分布検出回路２５より出力される検出信号から搬送波再生回路が同期確立状態にあるか否かを判定し、同期確立状態にある場合は同期状態判定信号、同期確立状態にない場合は同期外れ警報をそれぞれループ制御回路２７に供給する。
【００２３】
ループ制御回路２７は、同期判定回路２６から供給される判定信号に従ってオフセット付加回路１９を制御する回路であり、同期判定信号が供給されるとオフセット付加回路１９を非動作状態、非同期判定信号が供給されるとオフセット付加回路１９を動作状態とする。これによりオフセット付加回路１９は、ＡＦＣ用ループフィルタ１８から出力される周波数誤差信号にオフセット信号が重畳し、このオフセット信号重畳後の信号がＮＣＯ２０の周波数制御端子に供給されることによって、第１の局部発振信号の周波数にオフセットが付与される。
【００２４】
図２は、図１のＮＣＯ２３の実施の形態を示す機能ブロック図である。すなわち、このＮＣＯ１１は、中心周波数を決定するコードデータであるFREQUENCY WORDを入力し、対応するアドレスデータを計算するアキュムレータ１１１と、このアキュムレータ１１１により計算されたアドレスデータに基づいて正弦波データを読み出し出力する正弦波発生用読出し専用メモリ（ＳＩＮＥ−ＲＯＭ）１１２と、このメモリ１１２から出力される正弦波データをアナログ信号に変換するＤ／Ａ（デジタル／アナログ）コンバータ１１３とを備える。
【００２５】
ここで、Frequency Wordはメモリ１１４に記憶される複数のデータから読み出される。すなわちメモリ１１４は異なる周波数に対応するFrequency Word（ＦＷ）を複数記憶する。例えばＦＷ ａａａを用いれば発振周波数はa ＭＨｚ、ＦＷ ｂｂｂを用いれば発振周波数はｂ ＭＨｚというように、異なるFrequency Wordを入力することでＮＣＯ２３の発振周波数を変化させることができる。
【００２６】
各Frequency Wordは、タイマ１１５から与えられる読出しトリガによりメモリ１１４から読み出されてアキュムレータ１１１に入力される。タイマ１１５は、振幅分布検出回路２５からの同期外れ警報が与えられるとカウントを開始し、周波数誤差が規定値を超えている状態の経過時間を計時する。このカウント値が一定の単位時間を経過すると読出しトリガが出力され、これに応じてFrequency Wordが順次読み出されてアキュムレータ１１１に入力される。
【００２７】
上記構成によれば、搬送波が同期していない状態において、一定の時間間隔毎にFrequency Wordが切り替わる。これによりＮＣＯ２３の発振周波数が中心値から一定の幅で可変されるので、再生搬送波の可変幅が見かけ上広がった状態を実現できる。従って、低速装置においても、搬送波の引き込み範囲を拡大することが可能になる。
【００２８】
なお、この発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。
【図面の簡単な説明】
【００２９】
【図１】本発明に係わるディジタル変調波復調装置の実施の形態を示す機能ブロック図。
【図２】図１のＮＣＯ２３の実施の形態を示す機能ブロック図。
【符号の説明】
【００３０】
１…変調波入力端子、２…同相検波器、３…直交検波器、４…分配器、５…局部発振器、６，７…Ａ／Ｄ変換器、８…第１の複素乗算器、９，１０…ディジタルローパスフィルタ、１１…第２の複素乗算器、１２…クロック再生回路、１３…データ再生回路、１４，１５…復調データ出力端子、１６…位相検波器、１７…周波数検出器、１８…ＡＦＣ用ループフィルタ、１９…オフセット付加回路、２０…ＮＣＯ、２１…データ変換器、２２…ＰＬＬ用ループフィルタ、２３…ＮＣＯ、２４…データ変換器、２５…振幅分布検出回路、２６…同期判定回路、２７…ループ制御回路、１１１…アキュムレータ、１１２…正弦波発生用ＲＯＭ、１１３…Ｄ／Ａコンバータ
【図１】
2008236320.tif 000003
【図２】
2008236320.tif 000004