(57)【要約】【課題】チップを平行に接合することが可能な半導体素子を実現する【解決手段】２つのチップを接合して構成される半導体素子において、第１のチップと、第１のチップ上に形成される複数のバンプと、複数のバンプ上に配置される第２のチップと、第２のチップの重心部分に荷重を加える第１の支持体、若しくは、第２のチップの重心部分に荷重を加えるバネと、ＩＣパッケージを構成する第１の部材及び第２の部材とを設ける。【選択図】                    図１
2008047659.tif 000002
【特許請求の範囲】
【請求項１】
２つのチップを接合して構成される半導体素子において、
第１のチップと、
前記第１のチップ上に形成される複数のバンプと、
前記複数のバンプ上に配置される第２のチップと、
一端が前記第１のチップに固定され他端が前記第２のチップの重心部分に荷重を加える支持体と
を備えたことを特徴とする半導体素子。
【請求項２】
前記支持体が、
前記第１のチップに両端が固定され中央部が前記第２のチップの重心部分に荷重を加えることを特徴とする
請求項１記載の半導体素子。
【請求項３】
２つのチップを接合して構成される半導体素子において、
第１のチップと、
前記第１のチップ上に形成される複数のバンプと、
前記複数のバンプ上に配置される第２のチップと、
前記第２のチップの重心部分に形成され前記第２のチップに荷重を加える第１のバンプと、
前記複数のバンプ上に両端が固定され中央部が前記第１のバンプに荷重を加える支持体と
を備えたことを特徴とする半導体素子。
【請求項４】
２つのチップを接合して構成される半導体素子において、
第１のチップと、
前記第１のチップ上に形成される複数のバンプと、
前記複数のバンプ上に配置される第２のチップと、
前記第１及び第２のチップを収納するＩＣパッケージと、
一端が前記ＩＣパッケージの内面に固定され他端が前記第２のチップの重心部分に荷重を加えるバネと
を備えたことを特徴とする半導体素子。
【請求項５】
前記バネが、
前記ＩＣパッケージの内面に両端が固定され中央部が前記第２のチップの重心部分に荷重を加えることを特徴とする
請求項４記載の半導体素子。
【請求項６】
一端が前記バネの中央部に固定され他端が第２のチップの重心部分に固定され荷重を加える第２の支持体を備えたことを特徴とする
請求項５記載の半導体素子。
【請求項７】
２つのチップを接合して構成される半導体素子において、
第１のチップと、
前記第１のチップ上に形成される複数のバンプと、
前記第１のチップ上に形成される第１のバンプ及び第２のバンプと、
前記複数のバンプ上に配置される第２のチップと、
前記第２のチップ上に形成される第３のバンプと、
前記第１のバンプ及び前記第２のバンプ上にそれぞれ配置される第１の支持体及び第２の支持体と、
前記第１の支持体、前記第２の支持体及び前記第３のバンプに固定される第３の支持体と
を備えたことを特徴とする半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２つのチップを積み重ねて接合する半導体素子に関し、特に２つのチップを平行に接合することが可能な半導体素子に関する。
【背景技術】
【０００２】
従来の半導体素子に関し、２つのチップを積み重ねて接合する半導体素子に関連する先行技術文献としては次のようなものがある。
【０００３】
【特許文献１】特許第３０４３４８４号公報
【特許文献２】特許第３４８１４４４号公報
【０００４】
図８はこのような従来の半導体素子の一例を示す断面図である。図８において１及び２はチップ、３及び４はＡｕバンプやはんだバンプなどのバンプである。チップ１及びチップ２には所定の位置に接続用パッド（図示せず）がそれぞれ設けられる。
【０００５】
チップ１の接続用パッド（図示せず）上にはバンプ３及びバンプ４が形成され、バンプ３及びバンプ４上にはチップ２の接続用パッド（図示せず）が配置される。すなわち、チップ２はバンプ３及びバンプ４上に配置される。
【０００６】
バンプ３、バンプ４及びチップ１はチップ２の自重が加えられ、これによって、チップ１及びチップ２はバンプ３及びバンプ４を介してそれぞれ接合される。
【０００７】
この結果、チップ２はバンプ３及びバンプ４上に配置され、バンプ３、バンプ４及びチップ１にチップ２の自重が加えられることにより、チップ１及びチップ２は接合される。
【０００８】
図９は従来の半導体素子の他の一例を示す断面図である。図９において５及び６はチップ、７及び８はバンプである。チップ５及びチップ６には所定の位置に接続用パッド（図示せず）がそれぞれ設けられる。
【０００９】
チップ５の接続用パッド（図示せず）上にはバンプ７及びバンプ８が形成され、バンプ７及びバンプ８上にはチップ６の接続用パッド（図示せず）が配置される。すなわち、チップ６はバンプ７及びバンプ８上に配置される。
【００１０】
さらに、接合装置（図示せず）が図９中”Ｐ１００”に示す方向へチップ６を押圧することによって、チップ５及びチップ６はバンプ７及びバンプ８を介してそれぞれ接合される。
【００１１】
この結果、チップ６はバンプ７及びバンプ８上に配置され、チップ６が接合装置（図示せず）によって図９中”Ｐ１００”に示す方向へ押圧されることにより、チップ５及びチップ６は接合される。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかし、図８に示す従来例では、荷重をかけて接合を行っていないため接合時にチップ１及びチップ２にかかる力は均一ではないといった問題があった。
【００１３】
また、図９に示す従来例では、接合装置（図示せず）によって押圧されることによってチップ６上に歪みが生じるため、荷重が均等に加わらずチップ５とのチップ６を常に平行に接合できないといった問題があった。
従って本発明が解決しようとする課題は、チップを平行に接合することが可能な半導体素子を実現することにある。
【課題を解決するための手段】
【００１４】
上記のような課題を達成するために、本発明のうち請求項１記載の発明は、
２つのチップを接合して構成される半導体素子において、
第１のチップと、前記第１のチップ上に形成される複数のバンプと、前記複数のバンプ上に配置される第２のチップと、一端が前記第１のチップに固定され他端が前記第２のチップの重心部分に荷重を加える支持体とを備えたことにより、チップを平行に接合することが可能となる。
【００１５】
請求項２記載の発明は、
請求項１記載の発明である半導体素子において、
前記支持体が、前記第１のチップに両端が固定され中央部が前記第２のチップの重心部分に荷重を加えることにより、チップを平行に接合することが可能となる。
【００１６】
請求項３記載の発明は、
２つのチップを接合して構成される半導体素子において、
第１のチップと、前記第１のチップ上に形成される複数のバンプと、前記複数のバンプ上に配置される第２のチップと、前記第２のチップの重心部分に形成され前記第２のチップに荷重を加える第１のバンプと、前記複数のバンプ上に両端が固定され中央部が前記第１のバンプに荷重を加える支持体とを備えたことにより、チップを平行に接合することが可能となる。
【００１７】
請求項４記載の発明は、
２つのチップを接合して構成される半導体素子において、
第１のチップと、前記第１のチップ上に形成される複数のバンプと、前記複数のバンプ上に配置される第２のチップと、前記第１及び第２のチップを収納するＩＣパッケージと、一端が前記ＩＣパッケージの内面に固定され他端が前記第２のチップの重心部分に荷重を加えるバネとを備えたことにより、チップを平行に接合することが可能となる。
【００１８】
請求項５記載の発明は、
請求項４記載の発明である半導体素子において、
前記バネが、前記ＩＣパッケージの内面に両端が固定され中央部が前記第２のチップの重心部分に荷重を加えることにより、チップを平行に接合することが可能となる。
【００１９】
請求項６記載の発明は、
請求項５記載の発明である半導体素子において、
一端が前記バネの中央部に固定され他端が第２のチップの重心部分に固定され荷重を加える第２の支持体を備えたことにより、チップを平行に接合することが可能となる。
【００２０】
請求項７記載の発明は、
２つのチップを接合して構成される半導体素子において、
第１のチップと、前記第１のチップ上に形成される複数のバンプと、前記第１のチップ上に形成される第１のバンプ及び第２のバンプと、前記複数のバンプ上に配置される第２のチップと、前記第２のチップ上に形成される第３のバンプと、前記第１のバンプ及び前記第２のバンプ上にそれぞれ配置される第１の支持体及び第２の支持体と、前記第１の支持体、前記第２の支持体及び前記第３のバンプに固定される第３の支持体とを備えたことにより、チップを平行に接合することが可能となる。
【発明の効果】
【００２１】
本発明によれば次のような効果がある。
請求項１及び請求項２の発明によれば、複数のバンプを介して第１のチップ上に配置される第２のチップと、他端が第１のチップ上に固定され一端が第２のチップの重心部分に荷重を加える支持体等を備えることにより、チップを平行に接合することが可能な半導体素子を実現する。
【００２２】
請求項３の発明によれば、複数のバンプを介して第１のチップ上に配置される第２のチップと、両端が複数のバンプを介して第１のチップ上に固定され中央部が第２のチップの重心部分に形成される第１のバンプに荷重を加える支持体を備えることにより、チップを平行に接合することが可能な半導体素子を実現する。
【００２３】
請求項４、５及び請求項６の発明によれば、複数のバンプを介して第１のチップ上に配置される第２のチップと、第１のチップ及び第２のチップを収納するＩＣパッケージと、一端がＩＣパッケージの内面に固定され他端が第２のチップの重心部分に荷重を加えるバネ等を備えることにより、チップを平行に接合することが可能な半導体素子を実現する。
【００２４】
請求項７の発明によれば、複数のバンプを介して第１のチップ上に配置される第２のチップと、第１及び第２のバンプを介して第１のチップ上にそれぞれ配置される第１の支持体及び第２の支持体と、第１の支持体及び第２の支持体上に固定され第２のチップ上に形成された第３のバンプに荷重を加える第３の支持体とを備えることにより、チップを平行に接合することが可能な半導体素子を実現する。
【発明を実施するための最良の形態】
【００２５】
以下本発明を図面を用いて詳細に説明する。図１は本発明に係る半導体素子の一実施例を示す断面図である。
【００２６】
図１において、９及び１０はチップ、１１及び１２はバンプ、１３は支持体である。チップ９及びチップ１０には所定の位置に接続用パッド（図示せず）がそれぞれ設けられる。
【００２７】
図１中”ＣＬ０１”に示す支持体１３の一端とチップ９の間隔は、予めチップ１０及びバンプ１１、若しくは、バンプ１２の厚さの和より小さく形成される。
【００２８】
チップ９の接続用パッド（図示せず）上にはバンプ１１及びバンプ１２がそれぞれ形成され、バンプ１１及びバンプ１２上にはチップ１０の接続用パッド（図示せず）が配置される。すなわち、チップ１０はバンプ１１及びバンプ１２を介してチップ９上に配置される。また、支持体１３の他端はチップ９に固定され、一端はチップ１０の重心部分に配置される。
【００２９】
ここで、図１に示す実施例を説明する。図１中”ＣＬ０１”に示す支持体１３の一端とチップ９との間隔は、予めチップ１０及びバンプ１１、若しくは、バンプ１２の厚さの和より小さく形成されることから、チップ１０は支持体１３の一端によって重心部に荷重が加えられる。
【００３０】
チップ１０は重心部に荷重が加えられることによってチップ１０内に均等に荷重が伝達され、バンプ１１及びバンプ１２を介してチップ９と平行に接合される。
【００３１】
この結果、支持体１３の一端がチップ１０の重心部分に荷重を加えることにより、チップを平行に接合することが可能になる。
【００３２】
また、図２は本発明に係る半導体素子の他の実施例を示す断面図である。図２において、１４及び１５はチップ、１６及び１７はバンプ、１８は支持体である。チップ１４及びチップ１５には所定の位置に接続用パッド（図示せず）がそれぞれ設けられる。
【００３３】
図２中”ＣＬ０２”に示す支持体１８の中央部とチップ１４の間隔は、予めチップ１５及びバンプ１６、若しくは、バンプ１７の厚さの和より小さく形成される。
【００３４】
チップ１４の接続用パッド（図示せず）上にはバンプ１６及びバンプ１７が形成され、バンプ１６及びバンプ１７上にはチップ１５の接続用パッド（図示せず）が配置される。すなわち、チップ１５はバンプ１６及びバンプ１７を介してチップ１４上に配置される。また、支持体１８の両端はチップ１４に固定され、中央部はチップ１５の重心部分に配置される。
【００３５】
ここで、図２に示す実施例を説明する。図２中”ＣＬ０２”に示す支持体１８の中央部とチップ１４の間隔は、予めチップ１５及びバンプ１６、若しくは、バンプ１７の厚さの和より小さく形成されることから、チップ１５は支持体１８の中央部によって重心部に荷重が加えられる。
【００３６】
チップ１５は重心部に荷重が加えられることによってチップ１５内に均等に荷重が伝達され、バンプ１６及びバンプ１７を介してチップ１４と平行に接合される。
【００３７】
この結果、支持体１８の中央部がチップ１５の重心部分に荷重を加えることにより、チップを平行に接合することが可能になる。
【００３８】
図３は本発明に係る半導体素子の他の実施例を示す断面図である。図３において、１９及び２０はチップ、２１、２２、２３、２４及び２５はバンプ、２６は支持体である。チップ１９及びチップ２０には所定の位置に接続用パッド（図示せず）がそれぞれ設けられる。
【００３９】
図３中”ＣＬ０３”に示す支持体２６の中央部とチップ１９の間隔は、予めバンプ２５、チップ２０及びバンプ２１、若しくは、バンプ２２の厚さの和より小さく形成される。
【００４０】
チップ１９の接続用パッド（図示せず）上にはバンプ２１及びバンプ２２が形成され、バンプ２１及びバンプ２２上にはチップ２０の接続用パッド（図示せず）が配置される。つまり、チップ２０はバンプ２１及びバンプ２２を介してチップ１９上に配置される。
【００４１】
また、チップ１９の上にはバンプ２３及びバンプ２４が形成され、チップ２０の重心部分にはバンプ２５が形成される。支持体２６の両端はそれぞれバンプ２３及びバンプ２４上に配置され、中央部はバンプ２５上に配置される。
【００４２】
ここで、図３に示す実施例を説明する。図３中”ＣＬ０３”に示す支持体２６の中央部とチップ１９の間隔には、予めバンプ２５、チップ２０及びバンプ２１、若しくは、バンプ２２の厚さの和より小さく形成されることから、バンプ２５は支持体２６の中央部によって荷重が加えられる。
【００４３】
さらに、チップ２０はバンプ２５によって重心部に荷重が加えられる。チップ２０は重心部に荷重が加えられることによってチップ２０内に均等に荷重が伝達され、バンプ２５及びバンプ２１、若しくは、バンプ２２を介してチップ１９と平行に接合される。
【００４４】
この結果、支持体２６の中央部がバンプ２５を介してチップ２０の重心部分に荷重を加えることにより、チップを平行に接合することが可能になる。
【００４５】
図４は本発明に係る半導体素子のバネを用いた実施例を示す断面図である。図４において、２７及び２８はチップ、２９及び３０はバンプ、３１及び３２は金属、セラミックス、若しくは、ガラスで構成されたＩＣパッケージの部材、３３は板状のバネである。チップ２７及びチップ２８には所定の位置に接続用パッド（図示せず）がそれぞれ設けられ、ＩＣパッケージは部材３１及び部材３２から構成される。
【００４６】
チップ２７は部材３１上に固定され、チップ２７の接続用パッド（図示せず）上にバンプ２９及びバンプ３０がそれぞれ形成される。
【００４７】
バンプ２９及びバンプ３０上にはチップ２８の接続用パッド（図示せず）が配置される。つまり、チップ２８はバンプ２９及びバンプ３０を介してチップ２７上に配置される。
【００４８】
部材３２は部材３１上に固定され、チップ２７及びチップ２８は部材３１及び部材３２によって構成されるＩＣパッケージ内に収納される。
【００４９】
また、バネ３３はＩＣパッケージ内に収納され、他端が部材３２の内面に一端がチップ２８の重心部分にそれぞれ固定される。
【００５０】
ここで、図４に示す実施例を説明する。チップ２８はバネ３３の一端によって重心部分に荷重が加えられる。
【００５１】
チップ２８は重心部に荷重が加えられることによってチップ２８内に均等に荷重が伝達され、バンプ２９及びバンプ３０を介してチップ２７と平行に接合される。
【００５２】
この結果、バネ３３の他端が部材３２に固定されバネ３３の一端がチップ２８の重心部分に荷重を加えることにより、チップを平行に接合することが可能になる。
【００５３】
図５は本発明に係る半導体素子のバネを用いた他の実施例を示す断面図である。図５において、３４及び３５はチップ、３６及び３７はバンプ、３８及び３９は金属、セラミックス、若しくは、ガラスで構成されたＩＣパッケージの部材、４０は板状のバネである。チップ３４及びチップ３５には所定の位置に接続用パッド（図示せず）が設けられる。ＩＣパッケージは部材３８及び部材３９から構成される。
【００５４】
チップ３４は部材３８上に固定され、チップ３４の接続用パッド（図示せず）上にバンプ３６及びバンプ３７がそれぞれ形成される。
【００５５】
バンプ３６及びバンプ３７上にはチップ３５の接続用パッド（図示せず）が配置される。つまり、チップ３５はバンプ３６及びバンプ３７を介してチップ３４上に配置される。
【００５６】
部材３９が部材３８上に固定され、チップ３４及びチップ３５は部材３８及び部材３９によって構成されるＩＣパッケージ内に収納される。
【００５７】
また、バネ４０はＩＣパッケージ内に収納され、両端が部材３９の内面に中央部がチップ３５の重心部分にそれぞれ固定される。
【００５８】
ここで、図５に示す実施例を説明する。チップ３５はバネ４０の中央部によって重心部分に荷重が加えられる。
【００５９】
チップ３５は重心部に荷重が加えられることによってチップ３５内に均等に荷重が伝達され、バンプ３６及びバンプ３７を介してチップ３４と平行に接合される。
【００６０】
この結果、バネ４０の両端が部材３９の内面に固定されバネ４０の中央部がチップ３５の重心部分に荷重を加えることにより、チップを平行に接合することが可能になる。
【００６１】
図６は本発明に係る半導体素子のバネを用いた他の実施例を示す断面図である。図６において、４１及び４２はチップ、４３及び４４はバンプ、４５及び４６は金属、セラミックス、若しくは、ガラスで構成されたＩＣパッケージの部材、４７は板状のバネ、４８は支持体である。チップ４１及びチップ４２には所定の位置に接続用パッド（図示せず）がそれぞれ設けられる。ＩＣパッケージは部材４５及び部材４６から構成される。
【００６２】
チップ４１は部材４５上に固定され、チップ４１の接続用パッド（図示せず）上にバンプ４３及びバンプ４４がそれぞれ形成される。
【００６３】
バンプ４３及びバンプ４４上にはチップ４２の接続用パッド（図示せず）が配置される。つまり、チップ４２はバンプ４３及びバンプ４４を介してチップ４１上に配置される。
【００６４】
部材４６は部材４５上に固定され、チップ４１及びチップ４２は部材４５及び部材４６によって構成されるＩＣパッケージ内に収納される。
【００６５】
また、バネ４７及び支持体４８はＩＣパッケージ内に収納され、バネ４７は両端が部材４６の内面に中央部が支持体４８の一端にそれぞれ固定される。支持体４８の他端はチップ４２の重心部分に固定される。
【００６６】
ここで、図６に示す実施例を説明する。支持体４８の一端はバネ４７の中央部によって荷重を加えられる。さらに、チップ４２は支持体４８の他端によって重心部分に荷重が加えられる。
【００６７】
チップ４２は重心部に荷重が加えられることによってチップ４２内に均等に荷重が伝達され、バンプ４３及びバンプ４４を介してチップ４１と平行に接合される。
【００６８】
この結果、バネ４７の両端が部材４６の内面に固定されバネ４７の中央部が支持体４８の一端に荷重を加え、支持体４８の他端がチップ４２の重心部分に荷重を加えることにより、チップを平行に接合することが可能になる。
【００６９】
図７は本発明に係る半導体素子の他の実施例を示す断面図である。図７において、４９及び５０はチップ、５１、５２及び５３は支持体、５４、５５、５６、５７、５８はバンプである。支持体５１及び支持体５２の大きさは等しく、バンプ５６及びバンプ５７の大きさは等しい。チップ４９及びチップ５０には所定の位置に接続用パッド（図示せず）がそれぞれ設けられる。
【００７０】
チップ４９の接続用パッド（図示せず）上にはバンプ５４、バンプ５５、バンプ５６及びバンプ５７が形成される。
【００７１】
バンプ５４及びバンプ５５上にはチップ５０の接続用パッド（図示せず）が配置される。すなわち、チップ５０はバンプ５４及びバンプ５５を介してチップ４９上に配置される。
【００７２】
また、チップ５０の重心部分にはバンプ５８が形成される。バンプ５６上には支持体５１が配置され、バンプ５７上には支持体５２が配置される。
【００７３】
支持体５３は両端がそれぞれ支持体５１及び支持体５２上に配置され、中央部がバンプ５８上に配置される。
【００７４】
ここで、図７に示す実施例を説明する。支持体５３の中央部はバンプ５８を介してチップ５０の重心部分に加重を加える。
【００７５】
チップ５０は重心部に荷重が加えられることによってチップ５０内に均等に荷重が伝達され、バンプ５４及びバンプ５５を介してチップ４９と平行に接合される。
【００７６】
この結果、支持体５１及び支持体５２がそれぞれバンプ５６及びバンプ５７を介してチップ５０に配置され、支持体５３の両端が支持体５１及び支持体５２に配置され、支持体５３の中央部がバンプ５８を介してチップ５０の重心部分に荷重を加えることにより、チップを平行に接合することが可能になる。
【００７７】
なお、図１等に示す実施例では、図において断面がＬ字状の支持体１３を例示しているが、特にこれに限定されるものではなく、支持体１３は図１中”ＣＬ０１”に示す支持体１３の一端とチップ９の間隔がチップ１０及びバンプ１１、若しくは、バンプ１２の厚さの和より小さく形成され、一端がチップ９に固定され、他端がチップ１０の重心部分に荷重を加えることが可能であれば、どのような形状であっても構わない。
【００７８】
また、図２等に示す実施例では、支持体１８は両端がチップ１４に固定されるとしているが、特にこれに限定されるものではなく、支持体１８は複数の端点がチップ１４に固定される構成であっても構わない。
【００７９】
また、図２等に示す実施例では、図において断面がコ字状の支持体１８を例示しているが、特にこれに限定されるものではなく、支持体１８は図２中”ＣＬ０２”に示す支持体１８の中央部とチップ１４の間隔がチップ１５及びバンプ１６、若しくは、バンプ１７の厚さの和より小さく形成され、両端がチップ１４に固定され、中央部がチップ１５の重心部分に荷重を加えることが可能な形状であれば、どのような形状であっても構わない。
【００８０】
また、図４等に示す実施例では、図において基板状の部材３１及び箱状の部材３２を例示しているが、特にこれに限定されるものではなく、部材３１及び部材３２から構成されるＩＣパッケージ内にチップ２７、チップ２８、バンプ２９及びバンプ３０を収納することが可能であれば、部材３１及び部材３２はどのような形状であっても構わない。
【００８１】
また、図４等に示す実施例では、板状のバネ４０によって荷重が加えられる構成とされているが、特にこれに限定されるものではなく、コイル状のバネからなる構成であっても構わない。
【００８２】
また、図５等に示す実施例では、バネ４０の中央部が荷重を加えるとしているが、特にこれに限定されるものではなく、バネ４０上の中央部以外の部分が荷重を加えても構わない。
【図面の簡単な説明】
【００８３】
【図１】本発明に係る半導体素子の一実施例を示す断面図である。
【図２】本発明に係る半導体素子の他の実施例を示す断面図である。
【図３】本発明に係る半導体素子の他の実施例を示す断面図である。
【図４】本発明に係る半導体素子のバネを用いた実施例を示す断面図である。
【図５】本発明に係る半導体素子のバネを用いた他の実施例を示す断面図である。
【図６】本発明に係る半導体素子のバネを用いた他の実施例を示す断面図である。
【図７】本発明に係る半導体素子の他の実施例を示す断面図である。
【図８】従来の半導体素子の一例を示す断面図である。
【図９】従来の半導体素子の他の一例を示す断面図である。
【符号の説明】
【００８４】
１、２、５、６、９、１０、１４、１５、１９、２０、２７、２８、３４、３５、４１、４２、４９、５０  チップ
３、４、７、８、１１、１２、１６、１７、２１、２２、２３、２４、２５、２９、３０、３６、３７、４３、４４、５４、５５、５６、５７、５８  バンプ
１３、１８、２６、４８、５１、５２、５３  支持体
３１、３２、３８、３９、４５、４６  部材
３３、４０、４７  バネ
【図１】
2008047659.tif 000003
【図２】
2008047659.tif 000004
【図３】
2008047659.tif 000005
【図４】
2008047659.tif 000006
【図５】
2008047659.tif 000007
【図６】
2008047659.tif 000008
【図７】
2008047659.tif 000009
【図８】
2008047659.tif 000010
【図９】
2008047659.tif 000011