(57)【要約】【課題】基準電圧発生回路において、基準電圧の切り替え時における基準電圧の変動を抑制する。【解決手段】基準電圧発生回路において、分圧回路２０は、第１の接点において第１の基準電圧を生成し、第２の接点において前記第１の基準電圧より低い第２の基準電圧を生成し、切替回路３０は、前記第１または第２の接点のいずれかと第３の接点との接続を切り替えて前記第３の接点において前記第１または前記第２の基準電圧を生成し、ノイズキャンセル回路５０は、前記第３の接点に接続されるとともに、前記第３の接点との接続を前記第１の接点から前記第２の接点へ切り替えた際に前記第３の接点から前記第２の接点に向けて流れる電流を低減し、前記第３の接点との接続を前記第２の接点から前記第１の接点へ切り替えた際に前記第１の接点から前記第３の接点に向けて流れる電流を低減する。【選択図】図１
2008305071.tif 000002
【特許請求の範囲】
【請求項１】
第１の接点において第１の基準電圧を生成し、第２の接点において前記第１の基準電圧より低い第２の基準電圧を生成するように構成された分圧回路と、
前記第１または第２の接点のいずれかと第３の接点との接続を切り替えて前記第３の接点において前記第１または前記第２の基準電圧を生成するように構成された切替回路と、
前記第３の接点に接続されるとともに、前記第３の接点との接続を前記第１の接点から前記第２の接点へ切り替えた際に前記第３の接点から前記第２の接点に向けて流れる電流を低減し、前記第３の接点との接続を前記第２の接点から前記第１の接点へ切り替えた際に前記第１の接点から前記第３の接点に向けて流れる電流を低減するように構成されたノイズキャンセル回路と、を備えたことを特徴とする基準電圧発生回路。
【請求項２】
前記ノイズキャンセル回路が、キャパシタを備えたことを特徴とする、請求項１に記載の基準電圧発生回路。
【請求項３】
前記ノイズキャンセル回路が、互いに容量の異なる複数のキャパシタのいずれか一が選択されるように構成されたことを特徴とする、請求項１に記載の基準電圧発生回路。
【請求項４】
請求項１ないし３のいずれか一に記載の基準電圧発生回路を備えたことを特徴とする半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は基準電圧発生回路に関し、特に半導体記憶装置に備えた基準電圧発生回路に関する。
【背景技術】
【０００２】
半導体記憶装置のテスト時において、基準電圧発生回路の基準電圧を切り替えて内部電圧レベルを変えることがある。
【０００３】
図４は従来の基準電圧発生回路の全体構成を示すブロック図である。
【０００４】
コンパレータ回路ＡＭＰは、もとの基準電圧ＶＲＥＦ０に対するレベルを比較する。
【０００５】
分圧回路２０は、コンパレータ回路ＡＭＰによって発生した電圧ＶＲＥＦ０を抵抗Ｒ１、Ｒ２によって分割し、基準電圧ＶＲＥＦ１およびＶＲＥＦ２（ＶＲＥＦ１＞ＶＲＥＦ２）を発生する。
【０００６】
切替回路３０は、基準電圧ＶＲＥＦ１とＶＲＥＦ２とを切り替える。
【０００７】
内部電圧発生回路４０は、基準電圧ＶＲＥＦ３に基づいて内部電圧ＶＩＮＴを発生させる。
【０００８】
次に、図５のタイミングチャートを参照して、従来の基準電圧発生回路の動作を説明する。
【０００９】
基準電圧発生回路からの基準電圧ＶＲＥＦ１、ＶＲＥＦ２は、それぞれ切替回路３０を介してＶＲＥＦ３に接続される。
【００１０】
ＳＥＬ１‘Ｌ’、ＳＥＬ２‘Ｈ’の状態において、ＶＲＥＦ２とＶＲＥＦ３とが接続されている。
【００１１】
そして、ＳＥＬ１‘Ｈ’、ＳＥＬ２‘Ｌ’となったとき、ＶＲＥＦ３にＶＲＥＦ１が接続される。このとき、ＶＲＥＦ３はＶＲＥＦ２電位であり、ＶＲＥＦ１から電流が流れ込み、ＶＲＥＦ１および基準電圧ＶＲＥＦ０を変動させてしまう。
【００１２】
また、ＳＥＬ１‘Ｈ’、ＳＥＬ２‘Ｌ’からＳＥＬ１‘Ｌ’、ＳＥＬ２‘Ｈ’へ遷移し、ＶＲＥＦ３がＶＲＥＦ１からＶＲＥＦ２へ接続されたとき、ＶＲＥＦ３が引き下げられる。そのため、ＶＲＥＦ２への電流流れ込みによるノイズが発生し、同様にＶＲＥＦ２および基準電圧ＶＲＥＦ０を変動させてしまう。
【００１３】
なお、特許文献１において、第１基準電圧と、第２基準電圧とを切り替える基準電圧発生部を備えた電源電圧発生器が開示されている。
【００１４】
【特許文献１】特開２００６−９９９５０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
従来の半導体記憶装置では、テスト時などで基準電圧発生回路の基準電圧を切り替えて内部電圧レベルを変えることがある。
【００１６】
上述した基準電圧発生回路や特許文献１に開示された電源電圧発生器においては、基準電圧の切り替え時に発生するノイズが基準電圧発生回路に伝わり、他の基準電圧のレベルも変動させてしまうという問題があった。
【００１７】
したがって、基準電圧発生回路において、基準電圧の切り替え時における基準電圧の変動を抑制することが課題となる。
【課題を解決するための手段】
【００１８】
本発明の第１の視点に係る基準電圧発生回路は、第１の接点において第１の基準電圧を生成し、第２の接点において前記第１の基準電圧より低い第２の基準電圧を生成するように構成された分圧回路と、前記第１または第２の接点のいずれかと第３の接点との接続を切り替えて前記第３の接点において前記第１または前記第２の基準電圧を生成するように構成された切替回路と、前記第３の接点に接続されるとともに、前記第３の接点との接続を前記第１の接点から前記第２の接点へ切り替えた際に前記第３の接点から前記第２の接点に向けて流れる電流を低減し、前記第３の接点との接続を前記第２の接点から前記第１の接点へ切り替えた際に前記第１の接点から前記第３の接点に向けて流れる電流を低減するように構成されたノイズキャンセル回路と、を備えたことを特徴とする。
【００１９】
第１の展開形態の基準電圧発生回路は、前記ノイズキャンセル回路が、キャパシタを備えることができる。
【００２０】
第２の展開形態の基準電圧発生回路は、前記ノイズキャンセル回路が、互いに容量の異なる複数のキャパシタのいずれか一が選択されるように構成することができる。
【００２１】
第３の展開形態の半導体記憶装置は、前記基準電圧発生回路を備えることができる。
【発明の効果】
【００２２】
基準電圧を切り替えるとき発生する電流をキャンセルするノイズキャンセル回路により、発生ノイズを低減することができ、分圧回路における基準電圧の変動を抑制することができる。
【発明を実施するための最良の形態】
【００２３】
本発明の実施の形態に係る基準電圧発生回路は、基準電圧切り替え部での電位変動を抑制する手段を備え、内部電圧発生回路の基準電圧を切り替えるとき発生するノイズをキャンセルする回路構成を有する。
【００２４】
そのため、基準電圧切り替え時に発生するノイズは大幅に低減され、分圧回路における基準電圧の変動を抑制することができる。
【実施例１】
【００２５】
次に、本発明の実施例について図面を参照して詳細に説明する。
【００２６】
図１は、本発明の第１の実施例による基準電圧発生回路の全体構成を示すブロック図である。
【００２７】
コンパレータ回路ＡＭＰは、基準電圧ＶＲＥＦ０に対するレベルを比較する。
【００２８】
分圧回路２０は、コンパレータ回路ＡＭＰによって発生した電圧ＶＲＥＦ０を抵抗分割によって分割し、基準電圧ＶＲＥＦ１およびＶＲＥＦ２(ＶＲＥＦ１＞ＶＲＥＦ２)を発生する。
【００２９】
切替回路３０は、基準電圧ＶＲＥＦ１とＶＲＥＦ２とを切り替える。
【００３０】
内部電圧発生回路４０は、基準電圧ＶＲＥＦ３に基づいて、内部電圧ＶＩＮＴを発生させる。
【００３１】
ノイズキャンセル回路５０は、基準電圧の切り替えに伴って生じるノイズをキャンセルする回路である。
【００３２】
図２のタイミングチャートを参照して、本発明の第１の実施例に係る基準電圧発生回路の動作を説明する。
【００３３】
基準電圧発生回路からの基準電圧ＶＲＥＦ１、ＶＲＥＦ２は、切替回路３０を介してそれぞれＶＲＥＦ３に接続される。
【００３４】
ＳＥＬ１‘Ｌ’、ＳＥＬ２‘Ｈ’の状態において、ＶＲＥＦ２とＶＲＥＦ３とが接続されている。
【００３５】
そして、ＳＥＬ１‘Ｈ’、ＳＥＬ２‘Ｌ’となったとき、ＶＲＥＦ３にＶＲＥＦ１が接続される。このとき節点ＡはＬ−＞Ｈとなり、ＶＲＥＦ３が引き上げられる。
【００３６】
したがって、ＶＲＥＦ１からの電流流れ込みによるノイズが軽減され、ＶＲＥＦ１および基準電圧ＶＲＥＦ０の電源変動を抑制することができる。
【００３７】
また、ＳＥＬ１‘Ｈ’、ＳＥＬ２‘Ｌ’からＳＥＬ１‘Ｌ’、ＳＥＬ２‘Ｈ’でＶＲＥＦ３がＶＲＥＦ２からＶＲＥＦ１へ接続されたとき、節点ＡがＨ−＞Ｌになり、ＶＲＥＦ３が引き下げられる。そのため、ＶＲＥＦ２への電流流れ込みによるノイズが軽減され、ＶＲＥＦ２および大元の基準電圧ＶＲＥＦ０の電源変動を抑制することができる。
【００３８】
内部電圧発生回路４０の基準電圧を切り替えるとき、発生するノイズをキャンセルする回路により発生ノイズを大幅に低減することができ、大元の基準電圧発生回路での他の基準電圧レベルの変動を抑制することができる。
【実施例２】
【００３９】
次に、本発明の第２の実施例について図面を参照して詳細に説明する。
【００４０】
図３は、本発明の第２の実施例に係る基準電圧発生回路の全体構成を示すブロック図である。
【００４１】
本実施例においては、ノイズキャンセル用のキャパシタＣ３、Ｃ４の容量をセレクタ回路６１で変更できるようにした回路構成である。
【００４２】
コンパレータ回路ＡＭＰは基準電圧ＶＲＥＦ０に対してレベルを比較する。
【００４３】
分圧回路２０は、コンパレータ回路ＡＭＰによって発生した電圧を抵抗Ｒ１、Ｒ２により分割し、基準電圧ＶＲＥＦ１およびＶＲＥＦ２(ＶＲＥＦ１＞ＶＲＥＦ２)を発生する。
【００４４】
切替回路３０は、基準電圧ＶＲＥＦ３を基準電圧ＶＲＥＦ１とＶＲＥＦ２との間で切り替える。
【００４５】
内部電圧発生回路４０は、基準電圧ＶＲＥＦ３に基づいて、内部電圧ＶＩＮＴを発生させる。
【００４６】
ノイズキャンセル回路６０は、基準電圧の切り替えに伴って生じるノイズをキャンセルする回路である。
【００４７】
ノイズキャンセル回路６０において、セレクタ回路６１によって容量を調整できるようにしてあるため、これによりノイズキャンセル量を調整することができる。
【００４８】
セレクタ回路６１の入力はヒューズオプションやテストコード入力によって変更することができる。
【００４９】
本実施例において、ノイズがキャンセルされる際の動作は実施例１と同様であるため、動作の説明は省略する。
【産業上の利用可能性】
【００５０】
本発明に係る基準電圧発生装置は、半導体記憶装置において利用することができる。
【図面の簡単な説明】
【００５１】
【図１】本発明の第１の実施例に係る基準電圧発生回路の構成図である。
【図２】本発明の第１の実施例に係る基準電圧発生回路のタイミングチャートである。
【図３】本発明の第２の実施例に係る基準電圧発生回路の構成図である。
【図４】従来例の基準電圧発生回路の構成図である。
【図５】従来例の基準電圧発生回路のタイミングチャートである。
【符号の説明】
【００５２】
２０  分圧回路
３０  切替回路
４０  内部電圧発生回路
５０、６０  ノイズキャンセル回路
６１  セレクタ回路
ＡＭＰ  コンパレータ回路
ＡＮＤ１、ＡＮＤ２  ＡＮＤ回路
Ｃ１、Ｃ２、Ｃ３、Ｃ４  キャパシタ
ＩＮＶ１、ＩＮＶ２  インバータ
ＭＮ１、ＭＮ２、ＭＮ３、ＭＮ４、ＭＮ５  ｎチャネルＭＯＳＦＥＴ
ＭＰ１、ＭＰ２、ＭＰ３、ＭＰ４、ＭＰ５  ｐチャネルＭＯＳＦＥＴ
Ｒ１、Ｒ２、Ｒ３  抵抗
ＶＲＥＦ１、ＶＲＥＦ２、ＶＲＥＦ３  基準電圧
【図１】
2008305071.tif 000003
【図２】
2008305071.tif 000004
【図３】
2008305071.tif 000005
【図４】
2008305071.tif 000006
【図５】
2008305071.tif 000007