(57)【要約】      （修正有）【課題】多数個の電極を有する半導体装置が組み込まれた差し込み実装型の回路装置およびその製造方法を提供する。【解決手段】回路装置１０は、上面および下面に第１配線層１６および第２配線層１７が設けられた基材１５と、配線基板１１の上面および下面に配置された第１回路素子（半導体素子２０Ａ等）および第２回路素子（パッケージ１２Ａ等）と、第１回路素子（半導体素子２０Ａ等）およびその接続に用いられる金属細線が封止されるように配線基板１１の主面を被覆する封止樹脂１４とを具備している。【選択図】図１
2008112929.tif 000002
【特許請求の範囲】
【請求項１】
基材の第１主面に第１配線層が設けられ、前記第１主面に対向する第２主面に第２配線層が設けられた配線基板と、
差し込み実装される前記配線基板の一側辺に沿って設けた前記第１配線層または前記第２配線層から成る複数の外部接続電極と、
前記配線基板の前記第１配線層に金属細線を経由して電気的に接続された第１回路素子と、前記第２配線層に電気的に接続された第２回路素子とを有し、
前記第１回路素子および前記金属細線が被覆され、且つ、前記外部接続電極が設けられた部分を除外した領域の前記配線基板の前記第１主面を封止樹脂により被覆することを特徴とする回路装置。
【請求項２】
パッドとなる領域を除いて前記第１配線層が被覆されるように被覆樹脂が形成され、
前記基材の周辺部は前記被覆樹脂に被覆されずに、前記基材の周辺部は前記封止樹脂に直に接触することを特徴とする請求項１記載の回路装置。
【請求項３】
前記第２主面に配置される前記第２回路素子は、フリップチップ実装された半導体素子、樹脂封止型パッケージまたはチップ型素子であり、
前記配線基板の第１主面のみが前記封止樹脂により封止されることを特徴とする回路装置。
【請求項４】
基材の両主面に形成された配線層を含み、一側辺に沿って配置された前記配線層から成る外部接続電極が配置されて差し込み実装に用いられる外部接続領域と、回路素子が電気的に接続されるパッドとなる領域が前記配線層から構成される素子配置領域とから成るユニットが、前記外部接続領域を外側にして複数個隣接して形成されたブロックを有する基板を用意する工程と、
各前記ユニットの前記素子配置領域に、回路素子を電気的に接続する工程と、
前記ブロックに含まれる複数の前記ユニットに配置された前記回路素子が一括して被覆され、且つ、前記外部接続電極が露出されるように前記基板の表面に封止樹脂を形成する工程と、
前記ユニットどうしの境界で、前記ブロックの前記封止樹脂および前記基板を分離して前記ユニットを分離する工程とを具備することを特徴とする回路装置の製造方法。
【請求項５】
前記基材の第１主面には第１配線層が設けられ、前記第１主面に対向する第２主面には第２配線層が設けられ、
前記第１配線層には金属細線を介して第１回路素子が接続され、前記第２配線層には第２回路素子が接続され、
前記第１回路素子および前記金属細線が被覆されるように前記封止樹脂が形成されることを特徴とする請求項４記載の回路装置の製造方法。
【請求項６】
前記ブロックは支持部により周囲から支持され、前記ブロックに含まれる前記ユニットどうしの境界および前記支持部と前記ブロックとの境界は、導電材料が除去された除去領域が設けられて絶縁材料から成り、この除去領域にて前記基板および前記封止樹脂を切断して各前記ユニットを分離することを特徴とする請求項４記載の回路装置の製造方法。
【請求項７】
前記ブロックは支持部により周囲から支持され、前記ブロックに含まれる前記ユニットどうしの境界および前記支持部と前記ブロックとの境界では、前記第１配線層を被覆する被覆樹脂が除去された除去領域が設けられ、この除去領域にて前記基板および前記封止樹脂を切断して各前記ユニットを分離することを特徴とする請求項４記載の回路装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路装置およびその製造方法に関し、特に、差し込み実装用の外部接続電極が設けられた回路装置およびその製造方法に関する。
【背景技術】
【０００２】
携帯電話等の電子機器の小型化および高機能化に伴い、その内部に収納される回路装置においては、多層の配線層を具備するものが主流になっている。図７を参照して、多層基板１０７を有する回路装置を説明する（下記特許文献１）。
【０００３】
ここでは、多層基板１０７の上面に形成された第１の配線層１０２Ａにパッケージ１０５等の回路素子が実装されることで回路装置が構成されている。
【０００４】
多層基板１０７は、ガラスエポキシ等の樹脂から成る基材１０１の表面及び裏面に配線層が形成されている。ここでは、基材１０１の上面に第１の配線層１０２Ａおよび第２の配線層１０２Ｂが形成されている。第１の配線層１０２Ａと第２の配線層１０２Ｂとは、絶縁層１０３を介して積層されている。基材１０１の下面には、第３の配線層１０２Ｃおよび第４の配線層１０２Ｄが、絶縁層１０３を介して積層されている。また、各配線層は、絶縁層１０３を貫通して設けられた接続部１０４により所定の箇所にて接続されている。
【０００５】
最上層の第１の配線層１０２Ａには、パッケージ１０５が固着されている。ここでは、半導体素子１０５Ａが樹脂封止されたパッケージ１０５が、半田等から成る接続電極１０６を介して面実装されている。多層基板１０７の表面には、パッケージ１０５の他にも、チップコンデンサやチップ抵抗等の受動素子や、ベアの半導体素子等が実装されても良い。ここで、多層基板１０７の厚みは、例えば１ｍｍ程度である。
【０００６】
上記した構成の多層基板１０７の製造方法は次の通りである。先ず、エポキシ樹脂等の樹脂系の材料から成る基材１０１の上面及び下面に第２の配線層１０２Ｂおよび第３の配線層１０２Ｃを形成する。これらの配線層は、貼着された導電箔のエッチングまたは選択的なメッキ処理により形成される。次に、第２の配線層１０２Ｂおよび第３の配線層１０２Ｃを、樹脂から成る絶縁層１０３により被覆する。更に、絶縁層１０３の表面に第１の配線層１０２Ａおよび第４の配線層１０２Ｄを形成する。これらの配線層の形成方法は、上記した第２の配線層１０２Ｂ等と同様である。更に、絶縁層１０３を貫通して第１の配線層１０２Ａと第２の配線層１０２Ｂとを接続する接続部１０４を形成する。
【０００７】
上述した構成の回路装置は、多層基板１０７の下面に形成されたパッド形状の第４の配線層１０２Ｄに半田等の接合材が溶着され、例えばコンピュータやテレビ等のマザーボードに実装される。このような実装形態は一般的に面実装と呼ばれている。しかしながら、面実装を行うと、少なくとも多層基板１０７の平面的な面積が、回路装置の実装に必要とされ、上記したマザーボードの実装密度を向上しづらい問題がある。
【０００８】
この問題を解決する方法の一つとして、基板の端部に外部接続用の電極を設けて、差し込み実装することがあり、この差し込み実装に関する技術事項は例えば下記特許文献２に記載されている。この特許文献２の図１を参照すると、第１のプリント基板２１に切り込み部を設け、この切り込み部に第２のプリント基板４１を差し込み実装している。このような差し込み実装を行うことで、面実装の場合と比較すると、実装に必要とされる面積を低減させることが可能となり、差し込み実装されるマザーボード側の実装密度を向上させることができる。
【特許文献１】特開２００２−１８２２７０号公報
【特許文献２】特開２０００−３１６１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述した特許文献２に記載された技術では、差し込まれる基板側には複数の電子部品が実装されることが記載されているのみであり、多数の電極が表面に形成されたベアのＬＳＩを上記基板に実装することは全く考慮されていない。更に、ＬＳＩ等の回路装置が複数個組み込まれて差し込み実装される回路装置を効率的に製造できる製造方法も提案されていなかった。
【００１０】
本発明はこのような問題を鑑みて成されたものであり、本発明の主な目的は、多数個の電極を有する半導体装置が組み込まれた差し込み実装型の回路装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
本発明の回路装置は、基材の第１主面に第１配線層が設けられ、前記第１主面に対向する第２主面に第２配線層が設けられた配線基板と、差し込み実装される前記配線基板の一側辺に沿って設けた前記第１配線層または前記第２配線層から成る複数の外部接続電極と、前記配線基板の前記第１配線層に金属細線を経由して電気的に接続された第１回路素子と、前記第２配線層に電気的に接続された第２回路素子とを有し、前記第１回路素子および前記金属細線が被覆され、且つ、前記外部接続電極が設けられた部分を除外した領域の前記配線基板の前記第１主面を封止樹脂により被覆することを特徴とする。
【００１２】
本発明の回路装置の製造方法は、基材の両主面に形成された配線層を含み、一側辺に沿って配置された前記配線層から成る外部接続電極が配置されて差し込み実装に用いられる外部接続領域と、回路素子が電気的に接続されるパッドとなる領域が前記配線層から構成される素子配置領域とから成るユニットが、前記外部接続領域を外側にして複数個隣接して形成されたブロックを有する基板を用意する工程と、各前記ユニットの前記素子配置領域に、回路素子を電気的に接続する工程と、前記ブロックに含まれる複数の前記ユニットに配置された前記回路素子が一括して被覆され、且つ、前記外部接続電極が露出されるように前記基板の表面に封止樹脂を形成する工程と、前記ユニットどうしの境界で、前記ブロックの前記封止樹脂および前記基板を分離して前記ユニットを分離する工程とを具備することを特徴とする。
【発明の効果】
【００１３】
本発明の回路装置によれば、差し込み実装される配線基板の主面に、多数個の電極を有する第１回路素子を実装し、配線基板上の第１配線と第１回路素子とを金属細線を経由して接続している。更に、この金属細線と第１回路素子とが封止されるように配線基板の主面が封止樹脂により被覆されている。この構成により、例えば数百個の電極を有するベアのＬＳＩを、差し込み実装される回路装置の配線基板に実装しても、ＬＳＩおよび金属細線は封止樹脂により被覆されて保護されるので、金属細線のショートや断線の危険性を排除することができる。
【００１４】
特に、半導体素子の表面に形成された電極間のピッチが５０μｍ程度以下になると、この電極に半田から成るバンプ電極を付着させて半導体素子をフリップチップ接続することが困難になる。そこで、本発明では、狭ピッチの電極を有する半導体素子を差し込み実装型の回路装置に適用させる際に、半導体素子の接続に金属細線を用い、半導体素子および金属細線を樹脂封止している。
【００１５】
更に、本発明の回路装置の製造方法によれば、差し込み実装される外部電極が設けられる外部接続領域を外側にして複数個のユニットを並べたブロックを基板に設けている。更に、このブロック毎に複数個のユニットを封止樹脂で一体的にモールドした後に、ユニットどうしの境界で封止樹脂と基板とを分離して個別の回路装置を得ている。従って、ユニット毎に（回路装置毎に）封止樹脂を形成する必要がないので、樹脂封止に係るコストが低減される。
【発明を実施するための最良の形態】
【００１６】
図１を参照して、本形態の回路装置１０の構成を説明する。図１（Ａ）は回路装置１０を上方から見た平面図であり、図１（Ｂ）は回路装置１０を下方から見た平面図であり、図１（Ｃ）は回路装置１０の断面図であり、図１（Ｄ）は回路装置１０の斜視図である。
【００１７】
図１の各図を参照して、本形態の回路装置１０は、上面および下面に第１配線層１６および第２配線層１７が設けられた基材１５から成る配線基板１１と、配線基板１１の下面および上面に配置された第１回路素子（半導体素子２０Ａ等）および第２回路素子（パッケージ１２Ａ等）と、第１回路素子（半導体素子２０Ａ等）およびその接続に用いられる金属細線が封止されるように配線基板１１の主面を被覆する封止樹脂１４とを主要に具備している。更に、本形態の回路装置１０は、配線基板１１の一側辺に沿って設けた外部接続電極１３を用いて差し込み実装されて、不図示のマザーボード等に差し込み実装される。
【００１８】
配線基板１１は、下面および上面に第１配線層１６および第２配線層１７が形成された基材１５から成る。ここで、基材１５は、繊維状のフィラーにエポキシ樹脂が含浸されたガラスエポキシ等の樹脂材料から成り、差し込み実装の際の圧力が作用しても屈曲やクラックが生じない程度の機械的強度を有する。例えば、厚みが０．５ｍｍ〜１．０ｍｍ程度の厚みを有するガラスエポキシ基板は、充分な機械的強度を有するので、基材１５として採用可能である。
【００１９】
第１配線層１６および第２配線層１７は、基材１５の主面のそれぞれに設けられた銅等の金属から成る配線層である。ここでは、第１配線層１６および第２配線層１７は、図では単層の配線構造を有するが、絶縁層を介して２層以上の多層に形成された配線層から、第１配線層１６および第２配線層１７を構成することも可能である。この場合は、絶縁層を介して積層された多層の第１配線層１６は、この絶縁層を貫通して接続される。この事項は、第２配線層１７が多層に形成された場合でも同様である。更に、基材１５を厚み方向に貫通して設けた導電材料から成る貫通接続部２３を設け、この貫通接続部２３により第１配線層１６と第２配線層１７とを導通させても良い。
【００２０】
上述した第１配線層１６および第２配線層１７は、電気的接続領域（例えばパッド）となる領域を除いて、被覆樹脂により被覆される。具体的には、図１（Ｃ）を参照して、基材１５の上面に形成された第２配線層１７は被覆樹脂２１により被覆され、第２配線層１７の一部であるパッド１７Ａの上面は被覆樹脂２１により被覆されずに露出している。更に、被覆樹脂２１から露出するパッド１７Ａの上面は、例えば金メッキから成るメッキ膜１９により被覆されている。また、基材１５の下面に形成された第１配線層１６は被覆樹脂２２により被覆されて、第１配線層１６の一部であるパッド１６Ａの表面は部分的に被覆樹脂２２から露出している。ここで、被覆樹脂２２は、配線基板１１の全面を被覆しているのではなく、配線基板１１の下面の周辺部に於いては、被覆樹脂２２は形成されず、露出する基材１５の周辺部の下面は封止樹脂１４により被覆されている。
【００２１】
図１（Ｃ）を参照して、配線基板１１の上面に形成された第２配線層１７には、回路素子としてパッケージ１２Ａおよびチップ素子１２Ｂが電気的に接続されている。パッケージ１２Ａの構造を説明すると、ランドに固着された半導体素子１８が樹脂封止されており、半導体素子１８と電気的に接続された複数のリード２５がパッケージ１２Ａの対向する２つの側辺から外部に導出されている。そして、パッケージ１２Ａのリード２５は、第２配線層１７から成るパッド１７Ａの上面に、半田等の導電性接着材を介して接合される。更に、チップ素子１２Ｂは、チップコンデンサやチップ抵抗器等であり、両端の電極が半田を介してパッド１７Ａに接合されている。ここで、第２配線層１７に接続される回路素子としては、上述した素子の他にも、面実装で配置される樹脂封止型のパッケージ、フリップチップ実装される半導体素子（ＬＳＩ）等が採用可能である。
【００２２】
更に、第２配線層１７に接続される回路素子としては、水晶振動を内部で行う素子（水晶発振子）を採用することができる。このような素子は圧力が加わると特性が劣化するので、封止樹脂１４による封止は行わずに外部に露出させることで、所定の特性を確保することができる。
【００２３】
更にまた、チップ素子１２Ｂが接続されるパッド１７Ａは、配線基板１１の下面に於いて、半導体素子２０Ｂが接続されるパッド１６Ａの直上（平面的に重畳する位置）が好適である。このようにすることで、チップ素子１２Ｂがノイズを吸収するコンデンサである場合、チップ素子１２Ｂと半導体素子２０Ｂとの距離を短くすることができるので、コンデンサであるチップ素子１２Ｂがノイズを吸収する効果を大きくすることができる。
【００２４】
更に、配線基板１１の下面に形成された第１配線層１６には、半導体素子２０Ａ、２０Ｂが接続されている。半導体素子２０Ａは、フェイスアップで配線基板１１の下面に配置され、その電極は金属細線２４を経由して第１配線層１６の一部から成るパッド１６Ａに接続される。半導体素子２０Ａは、例えば２００個程度以上の多数の電極が表面に設けられたシステムＬＳＩ等である。更に、半導体素子２０Ｂは、フェイスダウン（フリップチップ実装）で配線基板１１の下面に配置され、表面に設けられた電極は半田ボール等のバンプ電極を介して、第１配線層１６から成るパッド１６Ａに接合される。半導体素子２０Ｂが配置される領域の配線基板１１の下面には、半導体素子２０Ｂに設けられた電極に対応して、第１配線層１６から成るパッド１６Ａが設けられている。
【００２５】
図１（Ｃ）に示される配線基板１１の一側辺（図では左側の側辺）に沿って多数個の外部接続電極１３が設けられている。外部接続電極１３は、例えば、縦×横＝２ｍｍ×１ｍｍのパッド形状に形成された第１配線層１６または第２配線層１７から成る。ここでは、配線基板１１の一側辺に沿って、上面および下面の両面に外部接続電極１３が設けられているが、どちらか一方の面のみに外部接続電極１３が設けられても良い。外部接続電極１３の上面は、金メッキ等のメッキ膜により被覆されている。
【００２６】
封止樹脂１４は、熱硬化性樹脂または熱可塑性樹脂から成り、図１（Ｃ）では配線基板１１の下面およびそこに配置された半導体素子２０Ａ、２０Ｂを被覆するように形成されている。半導体素子２０Ａ等の放熱性を向上させるために、シリカ等の無機フィラーが混入された樹脂材料から封止樹脂１４が構成されても良い。封止樹脂１４の形成方法としては、トランスファーモールド、インジェクションモールド、ポッティング等が考えられる。図１（Ｂ）を参照すると、配線基板１１の３つの側辺（上側辺、右側辺、下側辺）に於いては、配線基板１１の終端部まで封止樹脂１４により被覆されている。一方、多数の外部接続電極１３が設けられる左側側辺の配線基板１１の周辺部は、封止樹脂１４は形成されずに、外部接続電極１３およびその周辺部の配線基板１１の主面が外部に露出している。これは、外部接続電極１３が設けられた領域の配線基板１１をマザーボード等に差し込み実装するためである。ここで、封止樹脂１４を形成することで、装置全体の機械的強度が補強されて、回路装置１０を差し込み実装する際の曲げ等が抑制されるメリットもある。
【００２７】
図１（Ｄ）を参照して、封止樹脂１４が形成される配線基板１１の主面の周辺部は、被覆樹脂２２により被覆されておらず、封止樹脂１４により接触されている。換言すると、被覆樹脂２２の外周端部は、配線基板１１の外周端部よりも内側に位置している。このことにより、外部に露出する異種材料間の境界の数が低減して、耐圧性や耐湿性が向上できる利点がある。具体的には、被覆樹脂２２は、配線基板１１の上面に形成される第１配線層１６を被覆してショートや汚染を防止する機能を有し一般的にはソルダーレジストとも称されている。更に、このような機能を有する被覆樹脂２２と封止樹脂１４とは同じ樹脂系の材料であっても組成が異なる。従って、配線基板１１の上面全域を被覆樹脂２２により被覆した場合、他の材料どうしの境界に加えて、被覆樹脂２２と封止樹脂１４との境界が回路装置１０の側面に露出することになり、この境界から外部から内部へ水分が侵入することにより、回路装置１０の耐湿性が低下する恐れがある。
【００２８】
そこで本形態では、配線基板１１の周辺端部に対応する領域に於いて被覆樹脂２２を除去して、配線基板１１を露出させ、露出する配線基板１１の周辺部に封止樹脂１４を密着させている。このことにより、回路装置１０の側面から露出する異種材料間の境界の数が低減されて耐湿性が向上される。具体的には、封止樹脂１４が形成される配線基板１１の主面の３つの側辺（図１（Ｄ）を参照して、左側側辺、上側側辺および右側側辺）の終端部を被覆する被覆樹脂２２が除去されている。例えば、配線基板１１の３つの側辺に於いて、終端部から２ｍｍ〜０．５ｍｍ程度の領域が被覆樹脂２２により被覆されずに配線基板１１の基材１５が露出している。そして、この領域では、封止樹脂１４は配線基板１１の基材１５に密着するので、回路装置１０の側面に露出する異種材料の境界が低減されて耐湿性等が向上される。
【００２９】
ここで、配線基板１１に、層間絶縁層を介して積層された多層の第１配線層１６が設けられる場合は、配線基板１１の周辺部に位置する被覆樹脂２２を除去することで、この層間絶縁層が露出して封止樹脂１４に密着される。
【００３０】
更に、第１配線層１６および第２配線層１７は、配線基板１１の外周端部よりも内側に位置しているので、回路装置１０の側面から両配線層は露出せずに、外部と両配線層とは良好に絶縁されている。
【００３１】
本形態では、図１（Ｃ）を参照して、多数個（例えば数百個）の電極が設けられて金属細線２４を介して接続される半導体素子２０Ａ（例えばシステムＬＳＩ）を配線基板１１の下面に配置して、この半導体素子２０Ａおよび金属細線２４が封止されるように封止樹脂１４を形成している。更に、フリップチップ実装される半導体素子２０Ｂも封止樹脂１４により封止されている。このことにより、半導体素子２０Ａ、２０Ｂおよび金属細線２４が封止樹脂１４により被覆されて保護されるので、半導体素子２０Ａの破損や金属細線２４の断線・変形が抑止される。従って、従来は差し込み実装される基板に配置することが困難であったシステムＬＳＩ等を、差し込み実装される回路装置１０に取り込むことができる。
【００３２】
一方、図１（Ｃ）を参照して、配線基板１１の上面に配置される素子は、パッケージ１２Ａやチップ素子１２Ｂであり封止樹脂により封止されず外部に露出している。これらの回路素子の全て（または大部分）は、半田等の導電性接着材を用いて面実装されるものであり、金属細線で接続される半導体素子２０Ａ等と比較してショート等の危険性が低い回路素子である。従って、このような回路素子を封止樹脂で被覆しないことにより、製造コストを低減させることができる。しかしながら、接続信頼性を向上させるために、パッケージ１２Ａ等が被覆されるように配線基板１１の上面に封止樹脂１４と同様の構成の封止樹脂が設けられても良い。
【００３３】
更にまた、金型を用いたトランスファーモールドにより形成される封止樹脂１４の下面は平坦面であるので、この封止樹脂１４の平坦面に放熱フィン等の放熱器を当接させて、半導体素子２０Ａ等から発生する熱を、封止樹脂１４および放熱器を経由して外部に放出させることができる。
【００３４】
更に、図１（Ｃ）を参照して、外部接続電極１３が設けられた部分の配線基板１１に於いては、被覆樹脂２１、２２が除去されている。このように、外部接続電極１３付近に被覆樹脂を設けないことにより、差し込み実装時に於ける外部接続電極１３と外部とのコンタクト性を向上させることができる。
【００３５】
更に、図１（Ａ）を参照して、外部接続電極１３が設けられた部分の配線基板１１には、配線基板１１を部分的に除去した切り込み部２６が設けられている。このことから、外部接続電極１３が設けられた部分の配線基板１１の幅（紙面上ではこの部分の上下方向の長さ）は、配線基板１１の他の部分よりも短くなっている。従って、配線基板１１を差し込み実装すると、切り込み部２６の終端部が、差し込み実装される側の実装基板に当接して、配線基板１１の過度の差し込みを抑制するストッパーとして機能している。
【００３６】
更にまた、図１（Ａ）を参照して、外部接続電極１３が設けられた配線基板１１の側辺の中間部を部分的に除去してスリット２７が設けられている。このスリット２７は、配線基板１１の縦方向の中心部を外した部分（下側または上側）に設けられており、回路装置１０を差し込み実装する際に、本来の方向とは逆の方向に指してしまうこと（逆指し）を防止するためのものである。
【００３７】
図２から図６を参照して、次に、上記した構成の回路装置の製造方法を説明する。本形態の回路装置の製造方法は、差し込み実装用の配線基板となるユニットから構成されるブロックが設けられた基板３０を用意する工程と、この基板３０のユニットに回路素子を配置する工程と、回路素子が被覆されるようにブロック毎に共通に封止樹脂を形成する工程と、ユニットどうしの境界で封止樹脂および基板３０を分割して個別の回路装置を得る工程とを主要に具備している。これらの各工程の詳細を以下にて説明する。
【００３８】
ここで、上記各工程は、１つの工場にて一貫して行われても良いし、基板３０を形成するまでの工程と、それ以降の工程とが別の工場にて行われても良い。即ち、図２に示す形状の基板３０が用意され、この状態の基板３０を使用して差し込み実装型の回路装置が製造されても良い。
【００３９】
図２を参照して、基板３０の構成を説明する。図２（Ａ）は基板３０の全体を示す平面図であり、図２（Ｂ）は基板３０に含まれる１つのブロック３１を拡大して示した平面図であり、図２（Ｃ）は基板３０の断面図である。
【００４０】
図２（Ａ）を参照して、基板３０には、４つのブロック３１が離間して配置されており、全体としては短冊形形状を呈している。各ブロック３１の間には、基板３０を厚み方向に貫通して除去して設けたスリット３２が設けられている。このスリット３２を設けることで、ボンディング工程等の加熱を伴う工程にて２００度程度に加熱された基板３０が熱膨張しても、スリット３２が変形することによりこの膨張が吸収されて、基板３０全体の反り等が抑制される。
【００４１】
紙面上に於ける基板３０の上下両端には２つの支持部３４が延在しており、複数のブロック３１を一体の板状体に連結している。支持部３４の構成は、ブロック３１と同様であり、ガラスエポキシ等から構成される基材１５の両面に薄い導電箔が貼着されている。更に、支持部３４を円形状に厚み方向に穿設してガイド孔３３が設けられており、このガイド孔３３は、回路装置を製造する際に基板３０の位置決めや搬送を行う際に用いられる。例えば、回路装置製造用機械の突起部をガイド孔３３に挿入して移動させることで、基板３０の輸送や位置決めを行うことができる。ここでは、支持部３４の導電箔が設けられた領域を貫通してガイド孔３３が形成されている。
【００４２】
図２（Ｂ）を参照して、１つのブロック３１の内部には２つのユニット３５Ａ、３５Ｂが設けられている。ここで、ユニットとは１つの回路装置を構成する単位要素のことである。なお、２個以上（例えば、４個、８個）のユニットが、外部接続領域を外側にしてブロック３１に内蔵されても良い。
【００４３】
紙面上にて左側に位置するユニット３５Ａは、差し込み実装を行う際にマザーボード等に差し込まれる部分である外部接続領域３６Ａと、半導体素子等の回路素子が配置される領域である素子配置領域３７Ａとから成る。外部接続領域３６Ａは、側辺に沿った表面に多数個の外部接続電極１３が配列されている。更に、素子配置領域３７Ａには、後の工程にて半導体素子が電気的に接続されるパッド１７Ａが設けられている。また、ユニット３５Ａの内部に構成された外部接続電極１３とパッド１７Ａとは、配線層から成る配線部を経由して互いに接続されている。また、紙面上にて右側に位置するユニット３５Ｂは、上記したユニット３５Ａと同様の構成であり、外部接続電極１３が多数配列された外部接続領域３６Ｂと、回路素子が配置される素子配置領域３７Ｂとから成る。
【００４４】
ブロック３１の内部に於いて、ユニット３５Ａとユニット３５Ｂとは、外部接続領域を外側にして隣接されている。即ち、ブロック３１の左側に位置するユニット３５Ａの外部接続領域３６Ａは左側に位置し、ブロック３１の右側に位置するユニット３５Ｂの外部接続領域３６Ｂは右側に位置する。また、ユニット３５Ａの素子配置領域３７Ａと、ユニット３５Ｂの素子配置領域３７Ｂとはブロック３１の内部で隣接している。このことにより、ユニット３５Ａの素子配置領域３７Ａと、ユニット３５Ｂの素子配置領域３７Ｂとを封止樹脂で一体にモールドしつつ、両ユニットの外部接続領域３６Ａ、３６Ｂを外部に露出している状態にすることができる。具体的なモールド方法は後述する。
【００４５】
除去領域３８は、ユニット３５Ａとユニット３５Ｂとの間の領域およびユニット３５Ａ、３５Ｂと支持部３４との間の領域に於いて、基材の上面に形成される導電箔が除去された領域である。即ち、除去領域３８からは基板３０を構成する樹脂材料（例えば基材１５）が露出している。ブロック３１と支持部３４との間の領域や、ブロック３１に含まれるユニット３５Ａとユニット３５Ｂとの間の領域は、後の工程にてダイシングにて切削される。従って、このような領域において導電箔を除去して除去領域３８とすることで、ダイシング時のダイサーの摩耗やバリの発生を抑制することができる。
【００４６】
更に、除去領域３９は上記した除去領域３８の内側に設けられた領域であり、この除去領域３９では、ブロック３１内の基板３０の表面を被覆するソルダーレジストである被覆樹脂２２が除去されている。従って、除去領域３９の内部に於いては、導電箔の下層に位置する基材１５が露出している。このことから、封止樹脂により基板３０の表面を被覆すると、除去領域３９では、基板３０を構成している基材等の樹脂材料に封止樹脂が直に接触する。更に、その後の工程に於いて、この封止樹脂および基板３０は、除去領域３９にてダイシングにより分離される。以上のことにより、ソルダーレジストである被覆樹脂２２が除去されている分、ダイシングで分割される部分の異種材料の界面が減少し、耐湿性等が向上される。
【００４７】
図２（Ｃ）は、図２（Ｂ）に示されるブロックの縦方向に於ける断面図である。この図を参照して、基板３０（特に支持部３４）は、基材１５とその両面に形成された導電箔４５、４６とから成る。基材１５は、例えば厚みが０．５ｍｍ〜１．０ｍｍ程度のガラスエポキシ基板等の樹脂材料から成り、基板３０全体の機械的強度を担っている。導電箔４５は、基材１５の上面に貼着された厚みが数十μｍ程度の銅等の金属膜から成るので、この金属膜を選択的にエッチングすることで、微細な配線や小型のパッドを形成することができる。また、導電箔４６は、基材１５の下面に貼着された金属膜であり、その構成は導電箔４５と同様である。ここで、基材１５の上面および下面に多層の配線構造が形成される場合は、導電箔４５、４６は、層間絶縁層を介して多層に積層される。
【００４８】
ブロック３１の内部に於いては、上記した導電箔４５、４６をエッチングして第１配線層１６および第２配線層１７が形成されている。更に、第１配線層１６と第２配線層１７とを基材１５を貫通して接続する貫通接続部２３が設けられても良い。
【００４９】
基板３０の両端に位置する支持部３４に於いては、導電箔４５、４６はエッチングされておらずベタの状態である。このようにすることで、支持部３４の機械的強度を向上させて、基板３０全体の反りを抑制することができる。
【００５０】
図２（Ｃ）の断面図からも明らかなように、除去領域３８に於いては導電箔４５、４６が除去されている。従って、この除去領域３８にてダイシングにより基板３０を分割しても、ダイシングに用いられるダイサーは、基板３０を構成する絶縁材料である基材１５のみを分割して、導電箔４５には接触しない。このことから、ダイサーの摩耗やバリの発生を抑制できる。
【００５１】
更に、図２（Ｃ）を参照して、除去領域３９は、除去領域３８の内側に位置しており、第１配線層１６を被覆する被覆樹脂２２が除去された領域である。また、この除去領域３９は、ダイシングラインＤ（基板３０は後の工程にてダイシングラインＤに沿って分割される）が内部に位置している。除去領域３８にて被覆樹脂２２が除去されて存在しないことにより、上記したように、基材１５と被覆樹脂２２との境界が外周端部に露出せずに、耐湿性等が向上される。
【００５２】
ここで、基材１５の下面を被覆する被覆樹脂２１についても、除去領域３９に対応する領域が除去されても良い。この場合は、基材１５と被覆樹脂２１との境界が、製造される回路装置の外周端部の側面から露出せずに耐湿性を向上させることができる。
【００５３】
また、図２（Ｂ）では、ブロック３１の上面のみが図示されているが、ブロック３１の下面側も上面と略同様の構成であり、パッド１７Ａ、外部接続電極１３等がブロック３１の下面に設けられても良い。更に、ブロック３１の裏面側にも、上面と同じ領域に、除去領域３８、３９が設けられても良い。
【００５４】
図３を参照して、次に、各ユニットの配線層に回路素子を電気的に接続する。図３（Ａ）は本工程を示す平面図であり、図３（Ｂ）はブロック３１に含まれるユニットの領域における断面図である。
【００５５】
図３（Ａ）を参照して、ブロック３１に含まれるユニット３５Ａ、３５Ｂの各々について、基板３０の上面に露出する第１配線層１６に回路素子を電気的に接続する。具体的には、ブロック３１の左側に位置するユニット３５Ａでは、第１配線層１６から成るパッド１６Ａが露出する素子配置領域３７Ａに回路素子が配置される。同様に、ブロック３１の右側に位置するユニット３５Ｂでも、素子配置領域３７Ｂに露出するパッド１６Ａに回路素子が配置される。ここで、配置される回路素子としては、例えば半導体素子２０Ａ、２０Ｂおよびチップ素子２０Ｃが採用される。
【００５６】
図３（Ｂ）を参照して、本工程では、半導体素子２０Ａはフェイスアップで配置され、半導体素子２０Ｂはフェイスダウンでフリップチップ実装されている。半導体素子２０Ａは、底面が絶縁性接着材等を用いて基板３０の上面に固着され、上面の電極は金属細線２４を用いて、第１配線層１６から成るパッド１６Ａに接続される。一方、半導体素子２０Ｂは、電極が構成された面を下方にして配置され、半田等の導電性接合材から成るバンプ電極を介して、パッド１６Ａに接続される。
【００５７】
ここで、半導体素子２０Ａは、例えば映像信号処理を行う高機能な機能を有する電気回路が表面に形成されており、表面には２００個程度の多数の電極が形成されている。そして、半導体素子２０Ａに設けられた電極の数に対応した数のパッド１６Ａが、半導体素子２０Ａが載置される領域に形成されており、両者は金属細線２４を使用してワイヤボンディングされている。
【００５８】
上記した素子実装の工程は、基板３０に設けられた全てのブロックに対して一括して行われる。更に、上記の説明では基板３０の上面のみに回路素子が実装されたが、基板３０の上面および下面の両方に回路素子が実装されても良い。しかしながら、後の工程にて金型を用いたトランスファーモールドを行うことを考慮すると、基板３０の下面を下金型に当接させる必要がある。このことから、基板３０の下面に素子を実装すると、基板３０の下面を金型の平坦面に当接させ難くなるので、基板３０の下面への回路素子の実装は、次工程であるモールド工程が終了した後に行った方が良い。
【００５９】
次に、図４および図５を参照して、金型を用いて基板３０に設けられたブロック毎に、樹脂封止を行う。図４は本工程を示す断面図であり、図５（Ａ）は本工程を経た状態の基板３０の平面図であり、図５（Ｂ）は１つのブロック３１を示す平面図であり、図５（Ｃ）はブロック３１の断面図である。
【００６０】
図４を参照して、本工程では下金型４２と上金型４１から成る金型４０を用いたトランスファーモールドまたはインジェクションモールドを行っている。具体的には、先ず、下金型４２の上面に基板３０を載置し、上金型４１と下金型４２とを互いに当接させて、半導体素子２０Ａ等の回路素子を、金型４０に設けたキャビティ４３に収納させる。
【００６１】
図４に示すように、ブロック３１には２つのユニット３５Ａ、３５Ｂが含まれ、各々の素子配置領域３７Ａ、３７Ｂがキャビティ４３の内部に収納されている。更に、ユニット３５Ａ、３５Ｂに含まれる外部接続領域３６Ａ、３６Ｂの上面は、上金型４１の下面が当接しており、キャビティ４３の内部には位置していない。
【００６２】
次に、不図示のゲートからキャビティ４３の内部に封止樹脂を注入して、キャビティ４３の内部に封止樹脂を充填させて、ブロック３１の内部に位置する回路素子および基板３０の上面を封止樹脂により被覆する。本工程では、１つのブロック３１に含まれる２つのユニット３５Ａ、３５Ｂを共通して一体的にモールドする。更には、２つのユニット３５Ａ、３５Ｂの素子配置領域３７Ａ、３７Ｂは封止樹脂により被覆されるが、これらのユニットの外部接続領域３６Ａ、３６Ｂは封止樹脂により被覆されずに、差し込み実装が可能なように成っている。
【００６３】
図５（Ａ）を参照して、上記した方法により、基板３０に含まれる複数個のブロック３１の各々が、封止樹脂１４により被覆される。本工程に於いても各ブロック３１は、支持部３４により一体に連結された板状体として供給されている。
【００６４】
図５（Ｂ）を参照して、１つのブロック３１では、ユニット３５Ａ、３５Ｂの素子配置領域３７Ａ、３７Ｂが１つの封止樹脂１４により一体的に共通モールドされている。このことにより２つのユニットの樹脂封止が１つのキャビティにて行え、生産性が向上される利点がある。更に、ブロック３１の外側の領域に配置されたユニット３５Ａ、３５Ｂの外部接続領域３６Ａ、３６Ｂは、上述したように、キャビティの外側に位置しているので、封止樹脂１４により被覆されない。
【００６５】
図５（Ｃ）は、図５（Ｂ）に示すブロック３１の紙面上に於ける縦方向の断面図である。この図を参照して、上述したように、ブロック３１と支持部３４との境界では、基材１５の上面を被覆する被覆樹脂２２が除去されて除去領域３９が形成されており、この除去領域３９からは基材１５の上面が露出している。そして、この除去領域３９に於いては、露出する基材１５の上面に封止樹脂１４が直に密着している。ここで、基材１５の上面に層間絶縁膜を介して多層の第１配線層１６が形成された場合は、最上層の層間絶縁膜が被覆樹脂２２から露出して封止樹脂１４に被覆される。更に、上記した除去領域３９は、ブロック３１に含まれるユニット３５Ａとユニット３５Ｂとの間にも設けられている。即ち、除去領域３９は、基板３０のダイシングで分割される予定の領域に沿って設けられる。
【００６６】
上記モールド工程が終了した後は、金型から基板３０を取りだし、ロウ材等の導電性接着材を使用して、リフロー工程により、第２配線層１７から成るパッド１７Ａに回路素子を実装する。即ち、図１（Ｃ）に示すパッケージ１２Ａおよびチップ素子１２Ｂを第２配線層１７に電気的に接続する。この面実装の工程も、基板３０に含まれる全てのブロック３１に対して一括して行われる。更に、この面実装の工程は、基板３０を分割する次工程が終了した後に行っても良い。
【００６７】
図６を参照して、次に、ダイシングによる分割を行って、各ユニットを分離する。図６（Ａ）は本工程を示す平面図であり、図６（Ｂ）は本工程を示す断面図である。ここでは、分離線４４Ａ、４４Ｂ、４４Ｃに沿って、基板３０および封止樹脂１４を一括してダイシングにより分離している。
【００６８】
図６（Ａ）を参照して、分離線４４Ａ、４４Ｂは、ブロック３１とその両端の支持部３４との間に規定されており、これらの分離線に沿ってダイシングを行うことによって、回路基板３０の上下両端に位置する支持部３４とブロック３１とを分離することができる。分離線４４Ｃは、ブロック３１の内部に位置するユニット３５Ａとユニット３５Ｂとの間に規定されており、この分離線４４Ｃに沿って基板３０および封止樹脂１４をダイシングすることにより、ブロック３１に含まれるユニット３５Ａとユニット３５Ｂとが分離される。
【００６９】
図６（Ｂ）を参照して、ダイシングが行われる部分である分離線４４Ａ、４４Ｂのそれぞれは、除去領域３８、３９の内側に位置している。除去領域３８は、導電箔が除去されている領域であり、この領域の内部に分離線４４Ａ、４４Ｂが除去領域３８を位置させることで、基材１５や封止樹脂１４等の樹脂材料のみがダイサーによりダイシングされる。即ち、導電箔等の導電材料がダイサーにより分離されない。このことにより、ダイシング時に使用するダイサーの摩耗や、バリの発生が抑制される。更に、係る構成により、回路装置を構成する配線層の回路装置の側面から外部への露出を防止できる効果もある。
【００７０】
また、除去領域３９は、基材１５の上面に形成された第１配線層１６を被覆する被覆樹脂２２が除去された領域であり、この領域の内部に分離線４４Ａ、４４Ｂが位置させることにより、耐湿性が向上される。即ち、除去領域３９を設けずに封止樹脂１４を形成すると、本工程でダイシングにより分離される回路装置の側面から、封止樹脂１４と被覆樹脂２２との境界が外部に露出する。外部に露出する異種材料の境界が多いと、耐湿性や耐圧性が低下する。そこで本形態では、被覆樹脂２２が除去される除去領域３９に、分離線４４Ａ、４４Ｂを設け、この位置でダイシングを行っている。このことにより、被覆樹脂２２と封止樹脂１４との境界は、回路装置の内部に位置して外部に露出しない。結果的に回路装置の側面から外部に露出する異種材料の界面の数が低減されて、耐湿性や耐圧性が向上されている。
【００７１】
上記工程を経て、図１に構成を示す回路装置１０が構成される。
【図面の簡単な説明】
【００７２】
【図１】本発明の回路装置の構成を示す図であり、（Ａ）および（Ｂ）は平面図であり、（Ｃ）は断面図であり、（Ｄ）は斜視図である。
【図２】本発明の回路装置の製造方法を示す図であり、（Ａ）および（Ｂ）は平面図であり、（Ｃ）は断面図である。
【図３】本発明の回路装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。
【図４】本発明の回路装置の製造方法を示す断面図である。
【図５】本発明の回路装置の製造方法を示す図であり、（Ａ）および（Ｂ）は平面図であり、（Ｃ）は断面図である。
【図６】本発明の回路装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。
【図７】従来の回路装置を示す断面図である。
【符号の説明】
【００７３】
１０                回路装置
１１                配線基板
１２Ａ              パッケージ
１２Ｂ              チップ素子
１３                外部接続電極
１４                封止樹脂
１５                基材
１６                第１配線層
１７                第２配線層
１８                半導体素子
１９                メッキ膜
２０Ａ、２０Ｂ      半導体素子
２０Ｃ              チップ素子
２１                被覆樹脂
２２                被覆樹脂
２３                貫通接続部
２４                金属細線
２５                リード
２６                切り込み部
２７                スリット
３０                基板
３１                ブロック
３２                スリット
３３                ガイド孔
３４                支持部
３５Ａ、３５Ｂ      ユニット
３６Ａ、３６Ｂ      外部接続領域
３７Ａ、３７Ｂ      素子配置領域
３８、３９          除去領域
４０                金型
４１                上金型
４２                下金型
４３                キャビティ
４４Ａ、４４Ｂ、４４Ｃ      分離線
４５、４６          導電箔
【図１】
2008112929.tif 000003
【図２】
2008112929.tif 000004
【図３】
2008112929.tif 000005
【図４】
2008112929.tif 000006
【図５】
2008112929.tif 000007
【図６】
2008112929.tif 000008
【図７】
2008112929.tif 000009