(57)【要約】【課題】信頼性、生産性に優れた、かつ、高解像度のアクティブマトリクス型液晶表示装置の提供。【解決手段】本発明に係る液晶表示装置は、透明絶縁基板１上に形成されたゲート電極・配線２と、ゲート電極・配線２を覆うゲート絶縁膜３と、ゲート絶縁膜３上に形成された半導体層１０と、半導体層１０上に形成されたソース電極６ｂ、ソース配線６ａ及びドレイン電極７と、ドレイン電極７に接続された画素電極９とを備えたものである。半導体層１０は、ＴＦＴを構成するＴＦＴ部１０ｂと、ソース配線６ａとゲート電極・配線２とが交差する領域に形成されたソース・ゲート交差部１０ａと、ＴＦＴ部１０ｂとソース・ゲート交差部１０ａとを接続する接続部１０ｃとが一体に形成されており、ソース電極６ｂ及びソース配線６ａにより、半導体層の接続部１０ｃ全部及びソース・ゲート交差部１０ａの接続部１０ｃ側の一部が覆われている。【選択図】図１
2008203589.tif 000002
【特許請求の範囲】
【請求項１】
透明絶縁基板上に形成されたゲート電極及びゲート配線と、
前記ゲート電極及びゲート配線を覆うゲート絶縁膜と、
前記ゲート絶縁膜上に形成された半導体層と、
前記半導体層上に形成されたソース電極、ソース配線及びドレイン電極と、
前記ドレイン電極に接続された画素電極とを備えた液晶表示装置であって、
前記半導体層は、ＴＦＴを構成するＴＦＴ部と、前記ソース配線と前記ゲート配線とが交差する領域に形成されたソース・ゲート交差部と、前記ＴＦＴ部とソース・ゲート交差部とを接続する接続部とが一体に形成されており、
前記ソース電極及びソース配線により、前記半導体層の接続部全部及びソース・ゲート交差部の接続部側の一部が覆われた液晶表示装置。
【請求項２】
前記透明絶縁基板の主面の法線方向から見た場合、前記半導体層のＴＦＴ部の形成領域の外周と前記ドレイン電極の形成領域の外周とが交差する２つの交点のうち、少なくとも一方が、前記ゲート電極及び配線の形成領域内に存在することを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記透明絶縁基板の主面の法線方向から見た場合、前記半導体層のＴＦＴ部の形成領域の外周と前記ドレイン電極の形成領域の外周とが交差する２つの交点のいずれもが、前記ゲート電極及び配線の形成領域内に存在することを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記透明絶縁基板の主面の法線方向から見た場合、前記半導体層のＴＦＴ部の形成領域が、前記ゲート電極及び配線の形成領域に内包されることを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記半導体層は半導体能動膜及びオーミックコンタクト膜を備えることを特徴とする請求項１〜４のいずれかに記載の液晶表示装置。
【請求項６】
透明絶縁基板上に第１の金属膜を形成し、当該第１の金属膜をパターニングしてゲート電極及びゲート配線を形成する工程と、
前記ゲート電極を覆うゲート絶縁膜及び半導体層を順次形成した後、当該半導体層をパターニングする工程と、
前記半導体層上に第２の金属膜を形成し、当該第２の金属膜をウェットエッチングによりパターニングしてソース電極、ソース配線及びドレイン電極を形成する工程とを備え、
前記半導体層のパターニングでは、ＴＦＴを構成するＴＦＴ部と、前記ソース配線と前記ゲート配線とが交差する領域に形成されたソース・ゲート交差部と、前記ＴＦＴ部とソース・ゲート交差部とを接続する接続部とを一体に形成し、
前記第２の金属膜のパターニングでは、ソース電極及びソース配線により、前記半導体層の接続部全部及びソース・ゲート交差部の接続部側の一部を覆うように形成する液晶表示装置の製造方法。
【請求項７】
前記透明絶縁基板の主面の法線方向から見た場合、前記半導体層のＴＦＴ部の形成領域の外周と前記ドレイン電極の形成領域の外周とが交差する２つの交点のうち、少なくとも一方が、前記ゲート電極及び配線の形成領域内に存在することを特徴とする請求項６に記載の液晶表示装置の製造方法。
【請求項８】
前記透明絶縁基板の主面の法線方向から見た場合、前記半導体層のＴＦＴ部の形成領域の外周と前記ドレイン電極の形成領域の外周とが交差する２つの交点のいずれもが、前記ゲート電極及び配線の形成領域内に存在することを特徴とする請求項７に記載の液晶表示装置の製造方法。
【請求項９】
前記透明絶縁基板の主面の法線方向から見た場合、前記半導体層のＴＦＴ部の形成領域が、前記ゲート電極及び配線の形成領域に内包されることを特徴とする請求項８に記載の液晶表示装置の製造方法。
【請求項１０】
前記半導体層は半導体能動膜及びオーミックコンタクト膜を備えることを特徴とする請求項６〜９のいずれかに記載の液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置及びその製造方法に関し、特に、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を画素のスイッチング素子として用いたアクティブマトリクス型液晶表示装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、半導体デバイスを用いた表示装置の分野では、省エネルギー、省スペースを特長とした液晶表示装置が、従来のＣＲＴ（Cathode-Ray Tube）に替わり、急速に普及しつつある。この液晶表示装置では、透明絶縁基板上に複数の電極や配線及び素子が設けられている。具体的には、走査配線や信号配線、ゲート電極やソース・ドレイン電極を有するＴＦＴがスイッチング素子としてアレイ状に設けられ、各表示画素に電極に独立した映像信号を印加するアクティブマトリクス型液晶表示装置が広く用いられるようになっている。
【０００３】
他方、このアクティブマトリクス型液晶表示装置の製造としては、特許文献１に開示されているように、５回のフォトリソグラフィプロセスを実施する製造方法（以下、５枚マスクプロセスという）が一般的である。
【０００４】
上記５枚マスクプロセスにおいて、ＴＦＴのソース電極・配線をパターニングする方法としては、薬液によるウェットエッチングと、反応性ガスによるドライエッチングとがある。ウェットエッチングは、微細加工や加工形状の制御の点でドライエッチングに劣るものの、製造装置価格やランニングコスト等のコスト面で優れている。
【０００５】
ウェットエッチングを用いた場合、エッチング対象であるソース電極・配線用金属膜とその下層との間に微小な隙間が存在すると、薬液がその隙間から浸透し、ソース電極・配線が断線する恐れがある。この断線不良は、ソース電極・配線用金属膜の下層に段差がある場合に生じやすい。また、下層がアモルファスシリコンなどの半導体層である場合、この上に前工程のレジスト残渣が残留しやすく、この残渣によっても断線不良は生じやすい。すなわち、下層が半導体層であり、かつ、段差を有する場合、最も断線不良が生じやすい。
【０００６】
上記断線を防止するため、特許文献２には、図８に示す液晶表示装置が開示されている。図８に示す液晶表示装置は、ゲート電極・配線２、ソース配線６ａ、ソース電極６ｂ、ドレイン電極７及び半導体層１０を備えており、半導体層１０が島状に形成され、ソース配線６ａの下に位置するその半導体層１０の全体がソース配線６ａにより覆われている。これにより、エッチング液の浸透が防止できる。他方、特許文献３や特許文献４には、光電流を抑制するために、島状に形成された半導体層が開示されている。
【特許文献１】特開平１０−２６８３５３号公報
【特許文献２】特開２００１−１２５１４０号公報
【特許文献３】特開２００３−３０３９７３号公報
【特許文献４】特開平２−８３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、昨今の液晶表示装置の高解像度化に対応するため、高開口率化が要求されている。そのため、ソース配線をさらに細線化する必要があるが、特許文献２に記載の構成では、ソース配線を細線化するのに限界があった。
【０００８】
本発明は、上記に鑑みなされたものであり、信頼性、生産性に優れた、かつ、高解像度のアクティブマトリクス型液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る液晶表示装置は、透明絶縁基板上に形成されたゲート電極及びゲート配線と、前記ゲート電極及びゲート配線を覆うゲート絶縁膜と、前記ゲート絶縁膜上に形成された半導体層と、前記半導体層上に形成されたソース電極、ソース配線及びドレイン電極と、前記ドレイン電極に接続された画素電極とを備えた液晶表示装置であって、前記半導体層は、ＴＦＴを構成するＴＦＴ部と、前記ソース配線と前記ゲート配線とが交差する領域に形成されたソース・ゲート交差部と、前記ＴＦＴ部とソース・ゲート交差部とを接続する接続部とが一体に形成されており、前記ソース電極及びソース配線により、前記半導体層の接続部全部及びソース・ゲート交差部の接続部側の一部が覆われたものである。
【００１０】
本発明に係る液晶表示装置の製造方法は、透明絶縁基板上に第１の金属膜を形成し、当該第１の金属膜をパターニングしてゲート電極及びゲート配線を形成する工程と、前記ゲート電極を覆うゲート絶縁膜及び半導体層を順次形成した後、当該半導体層をパターニングする工程と、前記半導体層上に第２の金属膜を形成し、当該第２の金属膜をウェットエッチングによりパターニングしてソース電極、ソース配線及びドレイン電極を形成する工程とを備え、前記半導体層のパターニングでは、ＴＦＴを構成するＴＦＴ部と、前記ソース配線と前記ゲート配線とが交差する領域に形成されたソース・ゲート交差部と、前記ＴＦＴ部とソース・ゲート交差部とを接続する接続部とを一体に形成し、前記第２の金属膜のパターニングでは、ソース電極及びソース配線により、前記半導体層の接続部全部及びソース・ゲート交差部の接続部側の一部を覆うように形成するものである。
【発明の効果】
【００１１】
本発明によれば、信頼性、生産性に優れた、かつ、高解像度のアクティブマトリクス型液晶表示装置を提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明に係る液晶表示装置に用いられるアクティブマトリクス型ＴＦＴアレイ基板の実施の形態について説明する。ただし、本発明が以下の実施の形態に限定される訳ではない。また、説明を明確にするため、以下の記載及び図面は、適宜、省略及び簡略化されている。
【００１３】
［実施の形態１］
図１は、本実施の形態１に係るアクティブマトリクス型ＴＦＴアレイ基板におけるＴＦＴ形成領域近傍の平面図である。図２は、図１のＸ−Ｘ'断面図、図３は、図１のＹ−Ｙ'断面図、図４は、図１のＺ−Ｚ'断面図である。
【００１４】
本実施の形態に係るアクティブマトリクス型ＴＦＴアレイ基板は、図２に示すように、透明絶縁基板１、ゲート電極・配線２、ゲート絶縁膜３、半導体能動膜４、オーミックコンタクト膜５、ソース電極６ｂ、ドレイン電極７、パッシベーション膜８、画素電極９を備える。ここで、半導体能動膜４とオーミックコンタクト膜５とを合わせて半導体層１０と呼ぶ。なお、詳細には後述するように、半導体層１０はソース・ゲート交差部１０ａ、ＴＦＴ部１０ｂ、接続部１０ｃを備える。
【００１５】
透明絶縁基板１としては、ガラス基板、石英ガラス等の透明な絶縁基板を用いることができる。絶縁基板１の厚さは任意でよいが、液晶表示装置の厚さを薄くするために１．１ｍｍ厚以下のものが好ましい。絶縁基板１が薄すぎると、プロセスの熱履歴により基板の歪みが生じるため、パターニング精度が低下する。そのため、絶縁基板１の厚さは使用するプロセスを考慮して選択する必要がある。また、絶縁基板１がガラスなどの脆性材料からなる場合、端面からのチッピングによる異物の混入を防止するため、基板の端面を面取しておくことが好ましい。さらに、各プロセスでの基板処理の方向を特定するため、透明絶縁基板１の一部に切り欠きを設けておくことが、プロセス管理上好ましい。
【００１６】
ゲート電極・配線２は、透明絶縁基板１上に形成されている。ゲート電極・配線２としては、厚さ１００〜５００ｎｍ程度のＡｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ｃｕ等を主成分とする金属膜を用いることができる。
【００１７】
ゲート絶縁膜３は、透明絶縁基板１上のゲート電極・配線２を覆うように形成されている。ゲート絶縁膜３としては、厚さ３００〜６００ｎｍ程度のシリコン窒化膜（ＳｉＮｘ）、シリコン酸化膜（ＳｉＯｘ）、シリコン酸化窒化膜（ＳｉＯｘＮｙ）やこれらの積層膜を用いることができる。膜厚が薄い場合には、ゲート配線とソース配線の交差部で短絡を生じやすいため、ゲート配線４や補助容量電極３等の膜厚以上とすることが好ましい。一方、膜厚が厚い場合には、ＴＦＴのＯＮ電流が小さくなり、表示特性が低下する。
【００１８】
半導体能動膜４は、ゲート絶縁膜３上に形成されている。半導体能動膜４としては、厚さ１００〜３００ｎｍ程度のアモルファスシリコン（ａ−Ｓｉ）膜又は多結晶シリコン（ｐ−Ｓｉ）膜を用いることができる。膜が薄い場合には、後述するオーミックコンタクト膜５のドライエッチング時に消失が発生しやすい。一方、膜が厚い場合には、ＴＦＴのＯＮ電流が小さくなる。
【００１９】
なお、半導体能動膜４としてａ−Ｓｉ膜を用いる場合には、ゲート絶縁膜３のａ−Ｓｉ膜との界面は、ＳｉＮｘ又はＳｉＯｘＮｙとすることが、ＴＦＴが導通状態となるゲート電圧であるＴＦＴの閾値電圧（Ｖｔｈ）の制御性及び信頼性の観点から好ましい。一方、半導体能動膜４としてｐ−Ｓｉ膜を用いる場合には、ゲート絶縁膜３のｐ−Ｓｉ膜との界面はＳｉＯｘ又はＳｉＯｘＮｙとすることがＴＦＴのＶｔｈの制御性及び信頼性の観点から好ましい。
【００２０】
オーミックコンタクト膜５は、半導体能動膜４上に形成されている。オーミックコンタクト膜５としては、厚さ２０〜７０ｎｍ程度のａ−Ｓｉ又はｐ−ＳｉにＰを微量にドーピングしたｎ型ａ−Ｓｉ膜、ｎ型ｐ−Ｓｉ膜を用いることができる。
【００２１】
ここで、半導体能動膜４及びオーミックコンタクト膜５すなわち半導体層１０は、図１に示すように、ソース配線６ａとゲート配線２とが平面的に交差する領域に形成されたソース・ゲート交差部１０ａ、ＴＦＴを構成するＴＦＴ部１０ｂ及びソース・ゲート交差部１０ａとＴＦＴ部１０ｂとを接続する領域である接続部１０ｃの３つの領域を備える。なお、当然のことながら、図１に示すように、ＴＦＴのチャネル部では、オーミックコンタクト膜５が除去されているため、半導体層１０は半導体能動膜４のみを備える。
【００２２】
ソース電極６ｂ及びドレイン電極７は、オーミックコンタクト膜５上に形成され、各々これを介し、半導体能動膜４と接続されている。また、ソース電極６ｂは、図１に示すように、ソース配線６ａとゲート配線２とが平面的に交差する領域において、ソース配線６ａから分岐して形成されている。ソース配線６ａは、ゲート電極・配線２と略直行するように、ソース端子（不図示）まで延設されている。ソース配線６ａ、ソース電極６ｂ及びドレイン電極７は、同一の金属膜から構成されている。この金属膜としては、厚さ１００〜５００ｎｍ程度のＡｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ｃｕ等を主成分とする金属膜を用いることができる。
【００２３】
ここで、図１に示すように、ソース配線６ａ及びソース電極６ｂは、半導体層のソース・ゲート交差部１０ａの接続部１０ｃ側の一部及び接続部１０ｃ全体を覆っている。図３に、図１のＹ−Ｙ'断面図を示す。図３に示すように、ゲート電極・配線２上にゲート絶縁膜３に加え、半導体能動膜４及びオーミックコンタクト膜５すなわち半導体層のソース・ゲート交差部１０ａが形成されているため、層間の絶縁性が高まる。
【００２４】
また、図４に、図１のＺ−Ｚ'断面図を示す。図４に示すように、半導体層のソース・ゲート交差部１０ａの接続部１０ｃ側の一部が、ソース配線６ａにより覆われている。より具体的には、半導体層のソース・ゲート交差部１０ａの接続部１０ｃ側の端面全体が、ソース配線６ａにより覆われ、一方、反対側の端面はソース配線６ａにより覆われていない。このような構成により、ソース配線６ａの細線化を実現することができる。また、たとえソース配線６ａと半導体層１０の間に、図中右側からエッチング液が侵入したとしても、望ましくないエッチングがソース配線６ａの図中左端まで進行することはなく、ソース配線６ａの断線を防止することができる。従って、本発明により、ソース電極・配線の断線を防止しつつ、ソース配線の細線化を実現することができる。なお、図３に示した汚染部１１には、エッチング残渣が残留しやすく、そのため、汚染部１１からエッチング液が浸透しやすい。
【００２５】
また、図１及び図２に示すように、本実施の形態では、半導体層のＴＦＴ部１０ｂがゲート電極・配線２の直上に形成されている。換言すると、絶縁基板１の主面の法線方向から見た場合、半導体層のＴＦＴ部１０ｂの形成領域が、ゲート電極・配線２の形成領域に内包されている。すなわち、半導体層のＴＦＴ部１０ｂがゲート絶縁膜３の平坦な領域に形成されているため、エッチング液が半導体層のＴＦＴ部１０ｂとドレイン電極７との間から浸透し難く、ドレイン電極７の断線を防止することができる。
【００２６】
パッシベーション膜８はソース配線６ａ、ソース電極６ｂ、ドレイン電極７等の上に形成されている。パッシベーション膜８としては、ゲート絶縁膜３と同様の材料を用いることができる。
【００２７】
画素電極９はパッシベーション膜８上に形成されている。画素電極９は、パッシベーション膜８に形成されたコンタクトホール１２を介し、ドレイン電極７と電気的に接続されている。画素電極９としては、ＩＴＯに代表される透明導電膜を用いることができる。
【００２８】
次に、本実施の形態１に係るアクティブマトリクス型ＴＦＴアレイ基板の製造方法について述べる。なお、以下に説明する例は典型的なものであって、本発明の趣旨に合致する限り他の製造方法を採用することができることは言うまでもない。
【００２９】
表面を清浄化した絶縁基板１上に、スパッタリング、真空蒸着等の方法でゲート電極・配線２を形成するための第１の金属膜を成膜する。
【００３０】
次に、第１のフォトリソグラフィプロセス（写真工程）で上記第１の金属膜をパターニングし、ゲート電極・配線２を形成する。フォトリソグラフィプロセスは以下の通りである。アクティブマトリクス型ＴＦＴアレイ基板を洗浄後、感光性レジストを塗布・乾燥する。次に、所定のパターンが形成されたマスクパターンを通して露光し、現像することで写真製版的にアクティブマトリクス型ＴＦＴアレイ基板上にマスクパターンを転写したレジストを形成する。そして、感光性レジストを加熱硬化させた後にエッチングを行い、感光性レジストを剥離する。感光性レジストとアクティブマトリクス型ＴＦＴアレイ基板との濡れ性が悪い場合には、塗布前にＵＶ洗浄又はＨＭＤＳ（ヘキサメチルジシラザン）の蒸気塗布等の処理を行う。
【００３１】
また、感光性レジストとアクティブマトリクス型ＴＦＴアレイ基板との密着性が悪く、剥離が生じる場合には、加熱硬化温度の高温化又は加熱硬化時間の長時間化等の処理を適宜行う。上記第１の金属膜は、エッチング液によりエッチングすることができる。また、この第１の金属膜のエッチングは、パターンエッジがテーパー形状となるようにすることが、他の配線との段差での短絡を防止する上で好ましい。ここで、テーパー形状とは断面が台形状になるようにパターンエッジがエッチングされることをいう。
【００３２】
次に、ＳｉＮｘ、ＳｉＯｘ、ＳｉＯｘＮｙ等からなるゲート絶縁膜３、ａ−Ｓｉ又はｐ−Ｓｉからなる半導体能動膜４、ｎ型ａ−Ｓｉ又はｎ型ｐ−Ｓｉからなるオーミックコンタクト膜５を形成するための薄膜を、プラズマＣＶＤ（Chemical Vapor Deposition）法により連続で成膜する。半導体能動膜４としてａ−Ｓｉ膜を用いる場合、ゲート絶縁膜３の界面付近の成膜レートを小さくし、上層部の成膜レートを大きくすることにより、短い成膜時間で、移動度が大きく、ＯＦＦ時のリーク電流が小さいＴＦＴを得ることができる。上記ＳｉＮｘ膜、ＳｉＯｘ膜、ＳｉＯｘＮｙ膜、ａ−Ｓｉ膜、ｐ−Ｓｉ膜、ｎ型ａ−Ｓｉ膜、ｎ型ｐ−Ｓｉ膜は公知のガス（ＳｉＨ４、ＮＨ３、Ｈ２、ＮＯ２、ＰＨ３、Ｎ２やこれらの混合ガス）を用いて、ドライエッチングによりパターン形成できる。
【００３３】
次に、第２のフォトリソグラフィプロセスで、少なくともＴＦＴ部が形成される部分に、半導体能動膜４及びオーミックコンタクト膜５をパターニングする。ゲート絶縁膜３は、全体に亘って残存する。半導体能動膜４及びオーミックコンタクト膜５のエッチングは、公知のガス組成（例えば、ＳＦ６とＯ２の混合ガス又はＣＦ４とＯ２の混合ガス）でドライエッチングできる。
【００３４】
次に、スパッタリングなどの方法でソース電極６ｂ及びドレイン電極７を形成するための第２の金属膜を成膜する。第３のフォトリソグラフィプロセスにより、第２の金属膜からソース配線６ａ（図１参照）、ソース端子（不図示）、ソース電極６ｂ及びドレイン電極７を形成する。第２の金属膜のエッチング方法としては、ウェットエッチングを用いる。例えば、第２の金属膜がＣｒからなる場合、硝酸セリウムアンモニウムを主成分としたエッチング液を用いればよい。
【００３５】
次に、オーミックコンタクト膜５のエッチングを行なう。このプロセスによりＴＦＴ部のオーミックコンタクト膜５の中央部が除去され、半導体能動膜４が露出する。オーミックコンタクト膜５のエッチングは、公知のガス組成（例えば、ＳＦ６とＯ２の混合ガス又はＣＦ４とＯ２の混合ガス）でドライエッチングできる。
【００３６】
次に、ＳｉＮｘ、ＳｉＯｘ、ＳｉＯｘＮｙ等からなるパッシベーション膜８を形成するための膜を、プラズマＣＶＤ法により形成する。第４のフォトリソグラフィプロセスにより、この膜からパッシベーション膜８を形成する。図１に示すようなコンタクトホール１２に対応する部分を開口した遮光マスク（不図示）を用いて、均一に露光を行う。上記露光工程後、現像液を用いて現像を行う。その後、コンタクトホール１２に対応する領域では、エッチング工程により開口部が形成されドレイン電極７等が露出する。
【００３７】
次に、画素電極９を形成するための透明導電膜を、スパッタリング法、真空蒸着法、塗布法等により形成する。第５のフォトリソグラフィプロセスにより、透明導電膜から画素電極９を形成する。
【００３８】
このように製造されたアクティブマトリクス型ＴＦＴアレイ基板は、カラーフィルターや対向電極を有する対向基板（不図示）と、スペーサーを介して、一対の基板として貼り合わされ、その間隙に液晶が注入される。この液晶層が挟持された液晶パネルをバックライトユニットに取り付けることにより、液晶表示装置が製造される。
【００３９】
［実施形態２］
次に、上記実施の形態１のアクティブマトリクス型ＴＦＴアレイ基板とは異なる実施の形態について説明する。なお、以下の説明において、上記実施の形態１と同一の構成部材は、同一の符号を付し、適宜その説明を省略する。なお、下記図５〜７では、ゲート電極・配線２、ソース配線６ａ、ソース電極６ｂ、ドレイン電極７及び半導体層１０の形成位置関係を示し、それ以外の構成要素は省略してある。
【００４０】
図５は、本実施の形態２に係るアクティブマトリクス型ＴＦＴアレイ基板におけるＴＦＴ形成領域近傍の平面図である。実施の形態１では、図１に示すように、絶縁基板１の主面の法線方向から見た場合、半導体層のＴＦＴ部１０ｂは、ゲート電極・配線２の形成領域内に形成されていた。一方、本実施の形態２では、絶縁基板１の主面の法線方向から見た場合、半導体層のＴＦＴ部１０ｂの一部が、ドレイン電極７の下において、ゲート電極・配線２の形成領域から突出して形成されている点が異なる。しかしながら、絶縁基板１の主面の法線方向から見て、半導体層のＴＦＴ部１０ｂの形成領域の外周とドレイン電極７の形成領域の外周とが交差する２点は、実施の形態１と同様、ゲート電極・配線２の形成領域内に存在する。そのため、エッチング液が半導体層のＴＦＴ部１０ｂとドレイン電極７との間から浸透し難く、ドレイン電極７の断線を防止することができる。
【００４１】
また、図６及び図７に示すように、絶縁基板１の主面の法線方向から見て、半導体層のＴＦＴ部１０ｂの形成領域の外周とドレイン電極７の形成領域の外周とが交差する２点のうち、少なくとも１点がゲート電極・配線２の形成領域内に存在すれば、ドレイン電極７の断線を防止することができる。
【図面の簡単な説明】
【００４２】
【図１】実施の形態１に係るアクティブマトリクス型ＴＦＴアレイ基板におけるＴＦＴ形成領域近傍の平面図である。
【図２】図１のＸ−Ｘ'断面図である。
【図３】図１のＹ−Ｙ'断面図である。
【図４】図１のＺ−Ｚ'断面図である。
【図５】実施の形態２に係るアクティブマトリクス型ＴＦＴアレイ基板を示す平面図である。
【図６】実施の形態２に係るアクティブマトリクス型ＴＦＴアレイ基板を示す平面図である。
【図７】実施の形態２に係るアクティブマトリクス型ＴＦＴアレイ基板を示す平面図である。
【図８】従来のアクティブマトリクス型ＴＦＴアレイ基板におけるＴＦＴ形成領域近傍の平面図である。
【符号の説明】
【００４３】
１  透明絶縁基板
２  ゲート電極・配線
３  ゲート絶縁膜
４  半導体能動膜
５  オーミックコンタクト膜
６ａ  ソース配線
６ｂ  ソース電極
７  ドレイン電極
８  パッシベーション膜
９  画素電極
１０  半導体層
１０ａ  ソース・ゲート交差部
１０ｂ  ＴＦＴ部
１０ｃ  接続部
１１  汚染部
１２  コンタクトホール
【図１】
2008203589.tif 000003
【図２】
2008203589.tif 000004
【図３】
2008203589.tif 000005
【図４】
2008203589.tif 000006
【図５】
2008203589.tif 000007
【図６】
2008203589.tif 000008
【図７】
2008203589.tif 000009
【図８】
2008203589.tif 000010