(57)【要約】【課題】電圧駆動型半導体素子を用いた電力変換装置において、確実に短絡保護を行なうことが可能な電力変換装置のゲート制御回路及びゲート制御方法を提供する。【解決手段】電圧駆動型半導体素子１Ａ、１Ｂとこれと逆並列に接続されたフライホールダイオード２Ａ、２Ｂによって電力変換装置のアームを構成する。ゲート制御回路は、各アーム共通に設けられ、各電圧駆動型半導体素子１Ａ、１Ｂのゲート基準信号を出力するゲート制御手段５と、ゲート制御手段５とは電気的に絶縁されゲート基準信号から各々の電圧駆動型半導体素子１Ａ、１Ｂにゲートパルスを供給するためのゲート駆動手段１０Ａ、１０Ｂを具備する。ゲート駆動手段１０Ａ、１０Ｂは、夫々が駆動する電圧駆動型半導体素子１Ａ、１Ｂのアーム電流が所定値を超えたとき、ゲート駆動手段１０Ａ、１０Ｂ内のローカル処理によりゲート駆動手段１０Ａ、１０Ｂが出力するゲートパルスをオフする。【選択図】図１
2008236907.tif 000002
【特許請求の範囲】
【請求項１】
電圧駆動型半導体素子とこれと逆並列に接続されたフライホールダイオードによってアームが構成された電力変換装置のゲート制御回路であって、
各アーム共通に設けられ、各電圧駆動型半導体素子のゲート基準信号を出力するゲート制御手段と、
前記ゲート制御装置とは電気的に絶縁され、前記ゲート基準信号に基づいて前記各々の電圧駆動型半導体素子にゲートパルスを供給するためのゲート駆動手段を具備し、
前記ゲート駆動手段は、当該ゲート駆動手段が駆動する前記電圧駆動型半導体素子のアーム電流が所定値を超えたとき、
当該ゲート駆動手段内のローカル処理により当該ゲート駆動手段が出力するゲートパルスを直接オフするようにしたことを特徴とする電力変換装置のゲート制御回路。
【請求項２】
前記電力変換装置の何れかの前記アーム電流が所定値を超えたとき、
前記ゲート制御手段は前記電力変換装置の全アームの全ての電圧駆動型半導体素子に与える前記ゲート基準信号をオフするようにしたことを特徴とする請求項１に記載の電力変換装置のゲート制御回路。
【請求項３】
電圧駆動型半導体素子とこれと逆並列に接続されたフライホールダイオードによってアームが構成された電力変換装置のゲート制御回路であって、
各アーム共通に設けられ、各電圧駆動型半導体素子のゲート基準信号を出力するゲート制御手段と、
前記ゲート制御装置とは電気的に絶縁され、前記ゲート基準信号に基づいて前記各々の電圧駆動型半導体素子にゲートパルスを供給するための出力電圧可変のゲート駆動手段を具備し、
前記ゲート駆動手段は、当該ゲート駆動手段が駆動する前記電圧駆動型半導体素子のアーム電流が所定値を超えたとき、
当該ゲート駆動手段の出力電圧を当該ゲート駆動手段内のローカル処理によって低減させるようにすると共に、
前記ゲート制御手段は、
前記電力変換装置の全アームの全ての電圧駆動型半導体素子に与える前記ゲート基準信号をオフするようにしたことを特徴とする電力変換装置のゲート制御回路。
【請求項４】
前記電圧駆動型半導体素子は１アームに複数個直列に接続され、前記アーム電流は各アーム単位に設けられた電流検出器によって検出するようにしたことを特徴とする請求項１乃至請求項３のいずれか１項に記載の電力変換装置のゲート制御回路。
【請求項５】
前記電圧駆動型半導体素子は１アームに複数個直列に接続され、前記アーム電流は各々の電圧駆動型半導体素子毎に当該電圧駆動型半導体素子に近接して設けられた電流検出器によって検出するようにしたことを特徴とする請求項１乃至請求項３のいずれか１項に記載の電力変換装置のゲート制御回路。
【請求項６】
電圧駆動型半導体素子とこれと逆並列に接続されたフライホールダイオードによってアームが構成された電力変換装置のゲート制御方法であって、
各アーム共通に設けられたゲート制御手段から各電圧駆動型半導体素子のゲート基準信号を出力し、
前記ゲート基準信号に基づいて、前記ゲート制御装置とは電気的に絶縁されたゲート駆動手段から前記各々の電圧駆動型半導体素子にゲートパルスを供給し、
前記ゲート駆動手段が駆動する前記電圧駆動型半導体素子のアーム電流が所定値を超えたとき、
当該ゲート駆動手段が出力するゲートパルスを当該ゲート駆動手段内のローカル処理により直接オフするようにしたことを特徴とする電力変換装置のゲート制御方法。
【請求項７】
前記ゲート駆動手段が駆動する前記電圧駆動型半導体素子のアーム電流が所定値を超えたとき、
前記ゲート制御手段は前記電力変換装置の全アームの全ての電圧駆動型半導体素子に与える前記ゲート基準信号をオフするようにしたことを特徴とする請求項６に記載の電力変換装置のゲート制御方法。
【請求項８】
電圧駆動型半導体素子とこれと逆並列に接続されたフライホールダイオードによってアームが構成された電力変換装置のゲート制御方法であって、
各アーム共通に設けられたゲート制御手段から各電圧駆動型半導体素子のゲート基準信号を出力し、
前記ゲート基準信号に基づいて、前記ゲート制御装置とは電気的に絶縁されたゲート駆動手段から前記各々の電圧駆動型半導体素子にゲートパルスを供給し、
前記ゲート駆動手段が駆動する前記電圧駆動型半導体素子のアーム電流が所定値を超えたとき、
当該ゲート駆動手段内のローカル処理により当該ゲート駆動手段の出力電圧を低減すると共に、
前記ゲート制御手段は、
前記電力変換装置の全アームの全ての電圧駆動型半導体素子に与える前記ゲート基準信号をオフするようにしたことを特徴とする電力変換装置のゲート制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置のゲート制御回路及びゲート制御方法に係り、特に、改良された短絡保護機能を有する電力変換装置のゲート制御回路及びゲート制御方法に関する。
【背景技術】
【０００２】
近年の電力変換装置は大容量化が進んでおり、その１つに変換装置の高電圧化がある。高電圧化を実現するためには、例えば代表的な電圧型半導体素子であるＩＧＢＴ（Insulated Gate Bipolar Transistor）を複数個多直列に接続して変換装置を構成する。
【０００３】
電力変換装置のアーム短絡事故時の保護としては各アームにヒューズを挿入して、過大な短絡電流から変換装置を保護することが行なわれていたが、最近では、ゲート制御による短絡保護手法も考案されている。この方法によれば、ＩＧＢＴオン時に短絡電流が流れＩＧＢＴの飽和電流値に達するとＩＧＢＴのコレクタ電圧が上昇するので、ＩＧＢＴのオン期間中にこのコレクタ電圧の上昇を検出してＩＧＢＴに短絡電流が流れていると判定し、電力変換装置内のＩＧＢＴのオン／オフゲートを発生するゲート制御装置に短絡発生の信号を送信し、このゲート制御装置がＩＧＢＴのオフ指令を与える。また、直流電圧の大きさによらず、上記による短絡検出を確実に行なう技術も提案されている（例えば、特許文献１参照。）。
【特許文献１】特開２００６−１４４０２号公報（第３−５頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１に示されたゲート制御による短絡保護手法は、ゲート制御回路が短絡保護機能を有する構成であるため、ヒューズを適用した場合と比較し、変換装置の小型化，低価格化に非常に有利となる。
【０００５】
しかしながら、従来のゲート制御による短絡保護では、ＩＧＢＴの飽和電流値のばらつきが大きく、例えばＩＧＢＴを直列にして構成した場合、飽和電流値の最も低い素子が先に飽和に達して電圧を背負うことになり、過大な損失がその素子にかかり破損の要因となる。また、短絡電流の検出からゲート制御装置がオフ指令を出して、実際にＩＧＢＴがオフするまでに数μsecの遅れが生じ、その間はＩＧＢＴのコレクタ電圧が上昇した状態で短絡電流が流れる状態が継続するため、ＩＧＢＴに過大な損失が発生して素子破損の要因となる。更に、過大な電流値におけるゲート制御であるため、信頼性も低くまた電力変換装置へのダメージは避けられない。
【０００６】
本発明は上記問題点に鑑みて為されたものであり、その目的は電圧駆動型半導体素子を用いた電力変換装置において、確実に短絡保護を行なうことが可能な電力変換装置のゲート制御回路及びゲート制御方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明の第１の発明である電力変換装置のゲート制御回路及びゲート制御方法は、電圧駆動型半導体素子とこれと逆並列に接続されたフライホールダイオードによってアームが構成された電力変換装置のゲート制御回路及びゲート制御方法であって、各アーム共通に設けられたゲート制御手段から各電圧駆動型半導体素子のゲート基準信号を出力し、前記ゲート基準信号に基づいて、前記ゲート制御装置とは電気的に絶縁されたゲート駆動手段から前記各々の電圧駆動型半導体素子にゲートパルスを供給し、前記ゲート駆動手段が駆動する前記電圧駆動型半導体素子のアーム電流が所定値を超えたとき、当該ゲート駆動手段が出力するゲートパルスを当該ゲート駆動手段内のローカル処理により直接オフするようにしたことを特徴としている。
【０００８】
また、本発明の第２の発明である電圧駆動型半導体素子のゲート制御回路及びゲート制御方法は、電圧駆動型半導体素子とこれと逆並列に接続されたフライホールダイオードによってアームが構成された電力変換装置のゲート制御方法であって、各アーム共通に設けられたゲート制御手段から各電圧駆動型半導体素子のゲート基準信号を出力し、前記ゲート基準信号に基づいて、前記ゲート制御装置とは電気的に絶縁されたゲート駆動手段から前記各々の電圧駆動型半導体素子にゲートパルスを供給し、当該ゲート駆動手段が駆動する前記電圧駆動型半導体素子のアーム電流が所定値を超えたとき、当該ゲート駆動手段内のローカル処理により当該ゲート駆動手段の出力電圧を低減すると共に、前記ゲート制御手段は、前記電力変換装置の全アームの全ての電圧駆動型半導体素子に与える前記ゲート基準信号をオフするようにしたことを特徴としている。
【発明の効果】
【０００９】
本発明によれば、電圧駆動型半導体素子を用いた電力変換装置において、確実に短絡保護を行なうことが可能な電力変換装置のゲート制御回路及びゲート制御方法を提供することができる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照して本発明の実施例を説明する。
【実施例１】
【００１１】
図１は本発明の実施例１に係る電力変換装置のゲート制御回路の回路構成図である。
【００１２】
電圧駆動型半導体素子であるＩＧＢＴ１Ａ及び１Ｂは、夫々フライホール用ダイオード２Ａ及び２Ｂが逆並列接続され、夫々電力変換器の１相分の正側アーム及び負側アームを構成して直列に接続されている。そしてＩＧＢＴ１Ａ及び１Ｂの直列回路の両端には直流電源３による直流電圧が印加され、ＩＧＢＴ１Ａ及び１Ｂの中間点から交流出力が得られるように構成されている。尚、上記は電力変換器がインバータ動作しているときの説明であり、コンバータ動作の場合は交流と直流の入出力が逆になる。
【００１３】
上述した電力変換器のインバータまたはコンバータ動作を実現するためにＩＧＢＴ１Ａ及び１Ｂのゲートには夫々ゲート駆動回路１０Ａ及び１０Ｂからオンオフ信号が与えられている。このオンオフ信号は、共通に設けられたゲート制御装置５によるゲート基準信号に基づいて生成される。このゲート制御装置５によるゲート基準信号は、夫々光ファイバ６Ａ、６Ｂを介してゲート駆動回路１０Ａ及び１０Ｂに与えられている。
【００１４】
正側アームの電流は電流検出器４Ａ、負側アームの電流は電流検出器４Ｂによって夫々検出され、この検出信号は、ゲート駆動回路１０Ａ及び１０Ｂに夫々与えられている。
【００１５】
以下、ゲート駆動回路１０Ａの内部構成について説明する。尚ゲート駆動回路１０Ｂについてはその内部構成が基本的にゲート駆動回路１０Ａと同一であるので、その説明は省略する。
【００１６】
電流検出器４Ａによって検出された正側アーム電流の検出信号は、比較器１１Ａによって所定の電流設定値と比較され、正側アームの電流信号がこの電流設定値を超えたとき、比較器１１Ａは０を出力する。そして比較器１１Ａの出力は、ＡＮＤ回路１２Ａの一方の入力となる。尚ここで電流検出器４Ａには例えばロゴスキーコイル等が用いられる。この場合、比較器１１Ａにおけるレベル比較はロゴスキーコイルの両端の電圧と設定電圧との比較で行なうようにしても良い。
【００１７】
ゲート制御装置５から光ファイバ６Ａを介して与えられたゲート基準信号は光電気信号変換されたあとＡＮＤ回路１２Ａの他方の入力となる。そしてＡＮＤ回路１２Ａの出力はドライブ回路１３Ａによって増幅され、ドライブ回路１３Ａの出力がＩＧＢＴ１Ａのゲートをオンオフ駆動する。
【００１８】
上記において、低耐圧のゲート制御装置５と高耐圧のゲート駆動回路１０Ａとは絶縁されている必要がある。そのため、図示は省略しているが、ゲート制御装置５の制御電源とゲート駆動回路１０Ａの制御電源は別々に設けられている。
【００１９】
上記構成において、ゲート制御装置５の出力が‘１’のときでＩＧＢＴ１Ａはオン、‘０’のときＩＧＢＴ１Ａはオフとなる。また、電流検出器４Ａで検出された電流信号を比較器１１Ａが短絡電流と判定したとき比較器１１Ａの出力が‘０’、短絡電流が検出されない定常時は‘１’となる。従って、短絡電流の検出によりＡＮＤ回路１２Ａの出力は‘０’となり、ドライブ回路１３Ａの入力がオフ指令となってＩＧＢＴ１Ａをオフする。ここで短絡電流を判定する電流設定値は、ＩＧＢＴ１Ａが飽和に達しないＩＧＢＴ１Ａの定格電流値の数倍程度としておくことが好ましい。
【００２０】
以上により、電流検出器４ＡによりＩＧＢＴ１Ａがオン状態における短絡電流を高速に検出し、更に短絡電流検出後は直ちにゲート駆動回路１０Ａ内のローカル処理でＩＧＢＴ１Ａをオフさせるようにしたので、短絡電流検出値からの短絡電流の増加を抑制し、且つＩＧＢＴ１Ａの破損を防いで短絡電流を遮断することが可能となる。
【実施例２】
【００２１】
図２は本発明の実施例２に係る電力変換装置のゲート制御回路の回路構成図である。この実施例２の各部について、図１の本発明の実施例１に係る電力変換装置のゲート制御回路の回路構成図の各部と同一部分は同一符号で示し、その説明は省略する。この実施例２が実施例１と異なる点は、比較器１１Ａ及び１１Ｂの出力を夫々光ファイバ７Ａ及び７Ｂを介してゲートブロック用信号としてゲート制御装置５Ａに与える構成とした点である。
【００２２】
上記構成により、ゲート駆動回路４Ａ、４Ｂにおける短絡検出信号をゲート制御装置５Ａに伝送し、ゲート制御装置５Ａはこのゲート駆動回路４Ａ、４Ｂからの短絡検出信号により、短絡故障による電力変換器の運転停止のために図示しない他の相のＩＧＢＴも含め、全てのＩＧＢＴのゲート駆動回路にオフ指令を発し、全てのＩＧＢＴをオフさせる。
【００２３】
このように本実施例２によれば、短絡電流の検出により、電力変換装置を停止することが可能となり事故波及等を未然に防止することが可能となる。
【実施例３】
【００２４】
以下、図３及び図４を参照して本発明の実施例３に係る電力変換装置のゲート制御回路及び制御方法を説明する。
【００２５】
図３は本発明の実施例３に係る電力変換装置のゲート制御回路の回路構成図である。この実施例３の各部について、図２の本発明の実施例２に係る電力変換装置のゲート制御回路の回路構成図の各部と同一部分は同一符号で示し、その説明は省略する。この実施例３が実施例２と異なる点は、ＡＮＤ回路１２Ａ、１２Ｂを省き、光ファイバ６Ａ、６Ｂから光電気信号変換されたゲート基準信号を直接ドライブ回路１３Ａ、１３Ｂに夫々与える構成とした点、ゲート電圧低減回路１４Ａ、１４Ｂを設け、比較器１１Ａ、１１Ｂからの短絡電流検出信号により夫々ドライブ回路１３Ａ、１３Ｂの出力電圧を低減するように構成した点である。
【００２６】
以下本実施例の動作を図４の動作タイムチャートに従って説明する。図４は比較器１１Ａが短絡電流を検出したときの動作を示しているが、比較器１１Ｂが検出した場合であっても同様の動作となる。
【００２７】
図４においてＩＧＢＴ１Ａがオン期間中の時刻Ｔ１で比較器１１Ａが短絡電流を検出したとする。このとき、ゲート電圧低減回路１４Ａが動作して瞬時にドライブ回路１３Ａの出力電圧をＩＧＢＴ１Ａのオン状態を維持できる通常オンゲート電圧レベルより低いゲート電圧レベル低減させる。このゲート電圧レベルとしては、ＩＧＢＴ１Ａが遮断可能なＩＧＢＴ１Ａの定格電流値の数倍程度の電流値で、ＩＧＢＴ１Ａが飽和に達するゲート電圧レベルとすることが好ましい。上記においてゲート電圧低減回路１４Ａの動作は、ゲート駆動回路１０Ａ内のローカル処理によって行なうため動作遅れが生じない。
【００２８】
一方、実施例２で説明したように、比較器１１Ａが短絡電流を検出した信号は、光ファイバ７Ａを介してゲート制御装置５Ａに伝達され、ゲート制御装置５Ａは全てのＩＧＢＴを時刻Ｔ２でオフする。このＴ１からＴ２に至る時間は通常１０μＳのオーダーである。この時刻Ｔ２においては、図４に示すようにＩＧＢＴ１Ａのゲート電圧が低減されているため、ＩＧＢＴ１Ａの飽和電流値は低下し、ＩＧＢＴ１Ａの定格電流値の数倍程度の電流値に短絡電流が抑制されている。従って時刻Ｔ１からＴ２の遅れがあってもＩＧＢＴ１Ａを安全にオフすることが可能となる。尚、ここでゲート電圧低減回路１４Ａの動作は、例えば上記オフ指令が与えられて所定の余裕時間後に解除するようにしておく。
【００２９】
以上説明したようにこの実施例３によれば、短絡電流が生じた当該電圧駆動型半導体素子の電流を遮断可能な電流値に抑制した後に短絡電流を遮断することになるので、より信頼性の高い短絡保護が可能となる。
【実施例４】
【００３０】
図５は本発明の実施例４に係る電力変換装置のゲート制御回路の回路構成図である。この実施例４の各部について、図１の本発明の実施例１に係る電力変換装置のゲート制御回路の回路構成図の各部と同一部分は同一符号で示し、その説明は省略する。この実施例４が実施例１と異なる点は、正側アーム及び負側アームに夫々フライホイルダイオード１Ｃ、１Ｄを逆並列接続したＩＧＢＴ１Ｃ、１Ｄを夫々挿入して電力変換器のアームを２直列構成とした点、これに伴い、ゲート制御装置５Ｂから夫々光ファイバ６Ｃ、６Ｄ、ＡＮＤ回路１２Ｃ、１２Ｄ、並びにドライブ回路１３Ｃ、１３Ｄを介してＩＧＢＴ１Ｃ、１Ｄをオンオフ制御するようにした点、また、ＡＮＤ回路１２Ｃ、１２Ｄの他方の入力は夫々比較器図１１Ａ、１１Ｂの出力を並列に与える構成とした点である。
【００３１】
図５において、比較器１１Ａはゲート駆動回路１０Ａと切り離した図としているが、ゲート駆動回路１０Ａに含めるようにしても良い。また比較器１１Ａをゲート駆動回路１０Ｃに含ませるようにしても良い。更に電流検出器４Ａは正側アーム電流を代表して検出するものであるので、例えばＩＧＢＴ１ＡとＩＧＢＴ１Ｃの間に挿入しても良い。
【００３２】
このような構成においては、例えば比較器１１Ａが短絡電流を検出したとき、ＡＮＤ回路１２Ａ、１２Ｃの他方の入力が共に‘０’となり、ＩＧＢＴ１Ａ、１Ｃは同時に高速に遮断される。
【００３３】
従ってこの実施例４においても、実施例１と同様、電流検出器４ＡによりＩＧＢＴ１Ａ、１Ｃがオン状態における短絡電流を高速に検出し、更に短絡電流検出後は直ちにゲート駆動回路１０Ａ、１０Ｃ内でＩＧＢＴ１Ａ、１Ｃを夫々オフさせるローカル処理を行なうようにしたので、短絡電流検出値からの短絡電流の増加を抑制し、且つＩＧＢＴ１Ａ、１Ｃの破損を防いで短絡電流を遮断することが可能となる。
【００３４】
また、実施例４は片側アームが２直列の主回路構成の場合を説明したが、３直列以上の主回路構成の電力変換装置であっても適用可能なことは明らかである。また主回路構成が３レベル以上の多レベル電力変換装置であっても同様に適用可能である。これらは以下に説明する実施例５以下でも同様である。
【実施例５】
【００３５】
図６は本発明の実施例５に係る電力変換装置のゲート制御回路の回路構成図である。この実施例５の各部について、図５の本発明の実施例４に係る電力変換装置のゲート制御回路の回路構成図の各部と同一部分は同一符号で示し、その説明は省略する。この実施例５が実施例４と異なる点は、比較器１１Ａ及び１１Ｂの出力を夫々光ファイバ７Ａ及び７Ｂを介してゲートブロック用信号としてゲート制御装置５Ａに与える構成とした点である。
【００３６】
上記構成により、比較器１１Ａ、１１Ｂでの短絡検出信号をゲート制御装置５Ｃに伝送し、ゲート制御装置５Ｃはこの比較器１１Ａ、１１Ｂからの短絡検出信号により、短絡故障による主回路運転停止のために図示しない他の相のＩＧＢＴを含め、全てのＩＧＢＴのゲート駆動回路にオフ指令を発し、全てのＩＧＢＴをオフさせる。
【００３７】
このように本実施例５によれば実施例２と同様、短絡電流の検出により、電力変換装置を停止することが可能となり事故波及等を未然に防止することが可能となる。
【実施例６】
【００３８】
図７は本発明の実施例６に係る電力変換装置のゲート制御回路の回路構成図である。この実施例６の各部について、図６の本発明の実施例５に係る電力変換装置のゲート制御回路の回路構成図の各部と同一部分は同一符号で示し、その説明は省略する。この実施例６が実施例５と異なる点は、ＡＮＤ回路１２Ａ、１２Ｃ、１２Ｂ及び１２Ｄを省き、光ファイバ６Ａ、６Ｃ、６Ｂ及び６Ｄから光電気信号変換されたゲート信号を直接ドライブ回路１３Ａ、１３Ｃ、１３Ｂ及び１３Ｄに夫々与える構成とした点、ゲート電圧低減回路１４Ａ、１４Ｃ、１４Ｂ及び１４Ｄを設け、比較器１１Ａ、１１Ｂからの短絡電流検出信号により夫々ドライブ回路１３Ａ、１３Ｃ、１３Ｂ及び１３Ｄの出力電圧を低減するように構成した点である。
【００３９】
この実施例６によれば、実施例３で説明したように、短絡電流を検出したアームに属するＩＧＢＴゲート電圧を低減し、短絡電流を検出したアームに属するＩＧＢＴの電流を遮断可能な電流値に抑制した後に短絡電流を遮断することになるので、より信頼性の高い短絡保護が可能となる。
【実施例７】
【００４０】
図８は本発明の実施例７に係る電力変換装置のゲート制御回路の回路構成図である。この実施例７の各部について、図５の本発明の実施例４に係る電力変換装置のゲート制御回路の回路構成図の各部と同一部分は同一符号で示し、その説明は省略する。この実施例７が実施例４と異なる点は、ＩＧＢＴ１Ｃ、１Ｄの電流を検出するための電流検出器４Ｃ、４Ｄを設け、この検出信号をゲート駆動回路１０Ｃ、１０Ｄ内の比較器１１Ｃ、１１Ｄに夫々与え、比較器１１Ｃ、１１Ｄの出力を夫々ＡＮＤ回路１２Ｃ、１２Ｄの入力とするように構成した点である。尚、電流検出器４Ａ、４ＢはＩＧＢＴ１Ａ、１Ｂに夫々近接して設け、比較器１１Ａ、１１Ｂはゲート駆動回路１０Ａ、１０Ｂに夫々含める構成とした。
【００４１】
この実施例７によれば、多直列の電圧駆動型半導体素子の各々の電流を検出し、この電流が所定値を超えたとき、各々のゲート駆動回路のローカル処理によって短絡電流を検出した当該電圧駆動型半導体素子を高速に遮断可能となる。従って各アームに一括して共通の電流検出器及び比較器を設ける実施例４に比べて更に信頼性の高い短絡保護を行なうことが可能となる。
【００４２】
尚、この実施例７と実施例５を組み合わせ、ゲート制御装置に短絡電流検出信号を与えて全電圧駆動型半導体素子をオフする構成としても良く、またこの実施例７と実施例６を組み合わせ、短絡電流を検出した当該電圧駆動型半導体素子のゲート電圧を低減した後、ゲート制御装置からの一括オフ指令によって遮断する構成としても良いことは明らかであるのでこれらの説明を省略する。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施例１に係る電力変換装置のゲート制御回路の回路構成図。
【図２】本発明の実施例２に係る電力変換装置のゲート制御回路の回路構成図。
【図３】本発明の実施例３に係る電力変換装置のゲート制御回路の回路構成図。
【図４】本発明の実施例３に係る電力変換装置のゲート制御回路の動作説明図。
【図５】本発明の実施例４に係る電力変換装置のゲート制御回路の回路構成図。
【図６】本発明の実施例５に係る電力変換装置のゲート制御回路の回路構成図。
【図７】本発明の実施例６に係る電力変換装置のゲート制御回路の回路構成図。
【図８】本発明の実施例７に係る電力変換装置のゲート制御回路の回路構成図。
【符号の説明】
【００４４】
１Ａ、１Ｂ、１Ｃ、１Ｄ  ＩＧＢＴ
２Ａ、２Ｂ、２Ｃ、２Ｄ  フライホイルダイオード
３  直流電源
４Ａ、４Ｂ、４Ｃ、４Ｄ  電流検出器
５、５Ａ、５Ｂ、５Ｃ  ゲート制御装置
６Ａ、６Ｂ、６Ｃ、６Ｄ  光ファイバ
７Ａ、７Ｂ  光ファイバ
１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ  ゲート駆動回路
１１Ａ、１１Ｂ、１１Ｃ、１１Ｄ  比較器
１２Ａ、１２Ｂ、１２Ｃ、１２Ｄ  ＡＮＤ回路
１３Ａ、１３Ｂ、１３Ｃ、１３Ｄ  ドライブ回路
１４Ａ、１４Ｂ、１４Ｃ、１４Ｄ  ゲート電圧低減回路
【図１】
2008236907.tif 000003
【図２】
2008236907.tif 000004
【図３】
2008236907.tif 000005
【図４】
2008236907.tif 000006
【図５】
2008236907.tif 000007
【図６】
2008236907.tif 000008
【図７】
2008236907.tif 000009
【図８】
2008236907.tif 000010