(57)【要約】【課題】パワーモジュールの熱サイクル使用時における接合信頼性を向上させる。【解決手段】セラミックス板１１の表面に回路層１２がろう付けされるとともに、この回路層１２の表面１２ｂに純Ｃｕ若しくはＣｕ合金からなるヒートブロック１３がはんだ接合されてなり、このヒートブロック１３の表面にパワー素子１７がはんだ接合されるパワー素子搭載用基板１５であって、回路層１２は、全体の平均純度が９８．０ｗｔ％以上９９．９ｗｔ％以下のＡｌ合金で形成されるとともに、ヒートブロック１３がはんだ接合された表面１２ｂ側に含まれるＦｅの濃度が０．１ｗｔ％以上とされ、かつセラミックス板１１がろう付けされた裏面１２ａ側に含まれるＦｅの濃度が０．１ｗｔ％未満となっている。【選択図】図１
2008047803.tif 000002
【特許請求の範囲】
【請求項１】
セラミックス板の表面に回路層がろう付けされるとともに、この回路層の表面に純Ｃｕ若しくはＣｕ合金からなるヒートブロックがはんだ接合されてなり、このヒートブロックの表面にパワー素子がはんだ接合されるパワー素子搭載用基板であって、
前記回路層は、全体の平均純度が９８．０ｗｔ％以上９９．９ｗｔ％以下のＡｌ合金で形成されるとともに、前記ヒートブロックがはんだ接合された表面側に含まれるＦｅの濃度が０．１ｗｔ％以上とされ、かつ前記セラミックス板がろう付けされた裏面側に含まれるＦｅの濃度が０．１ｗｔ％未満とされていることを特徴とするパワー素子搭載用基板。
【請求項２】
請求項１記載のパワー素子搭載用基板において、
前記回路層の厚さは０．４ｍｍ以上とされるとともに、前記回路層の裏面側は、回路層において、この裏面から前記表面に向けて０．０４ｍｍ以上かつ回路層の厚さの半分以下までに位置する部分とされ、残部が前記回路層の表面側となっていることを特徴とするパワー素子搭載用基板。
【請求項３】
セラミックス板の表面に回路層がろう付けされるとともに、この回路層の表面に純Ｃｕ若しくはＣｕ合金からなるヒートブロックがはんだ接合されてなり、このヒートブロックの表面にパワー素子がはんだ接合されるパワー素子搭載用基板の製造方法であって、
セラミックス板の表面に、Ａｌ系のろう材箔と、Ｆｅを０．０５ｗｔ％以上１．０ｗｔ％以下含有する純度が９８．５ｗｔ％以上９９．９５ｗｔ％以下のＡｌ合金からなる回路層部材とをこの順に配置して積層体とした後に、
この積層体を積層方向に加圧した状態で加熱し、ろう材箔を溶融させて、セラミックス板の表面に回路層部材をろう付けして前記回路層を形成し、
その後、前記回路層の表面に前記ヒートブロックをはんだ接合することにより、請求項１または２に記載のパワー素子搭載用基板を形成することを特徴とするパワー素子搭載用基板の製造方法。
【請求項４】
セラミックス板の表面に回路層がろう付けされるとともに、この回路層の表面に純Ｃｕ若しくはＣｕ合金からなるヒートブロックがはんだ接合されたパワー素子搭載用基板と、前記ヒートブロックの表面にはんだ接合されたパワー素子とを備えたパワーモジュールであって、
前記パワー素子搭載用基板が請求項１または２に記載のパワー素子搭載用基板であることを特徴とするパワーモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、大電流、高電圧を制御する半導体装置に用いられるパワー素子搭載用基板およびパワー素子搭載用基板の製造方法並びにパワーモジュールに関するものである。
【背景技術】
【０００２】
この種のパワーモジュールとして、例えば下記特許文献１に示されるような、セラミックス板の表面に回路層がろう付けされるとともに、この回路層の表面に純Ｃｕ若しくはＣｕ合金からなるヒートブロックがはんだ接合されたパワー素子搭載用基板と、前記ヒートブロックの表面にはんだ接合されたパワー素子とを備えた構成が知られている。このように、前記ヒートブロックを設けることにより、パワー素子からはんだ層を介してヒートブロックに伝導した熱を即座にその沿面方向に分散させて、パワー素子の温度上昇を抑制している。
【特許文献１】特許第３０４４９５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、近年では、パワーモジュールの熱サイクル使用時に、セラミックス板と回路層との接合界面が剥離したり、あるいは回路層とヒートブロックとを接合するはんだ層に生じたクラックが進展したりするのを抑制する、すなわちパワーモジュールの熱サイクル使用時における接合信頼性を向上させることに対する要望がある。
【０００４】
本発明はこのような事情を考慮してなされたもので、パワーモジュールの熱サイクル使用時における接合信頼性を向上させることができるパワー素子搭載用基板およびパワー素子搭載用基板の製造方法並びにパワーモジュールを提供することを目的とする。
【課題を解決するための手段】
【０００５】
このような課題を解決して、前記目的を達成するために、本発明のパワー素子搭載用基板は、セラミックス板の表面に回路層がろう付けされるとともに、この回路層の表面に純Ｃｕ若しくはＣｕ合金からなるヒートブロックがはんだ接合されてなり、このヒートブロックの表面にパワー素子がはんだ接合されるパワー素子搭載用基板であって、前記回路層は、全体の平均純度が９８．０ｗｔ％以上９９．９ｗｔ％以下のＡｌ合金で形成されるとともに、前記ヒートブロックがはんだ接合された表面側に含まれるＦｅの濃度が０．１ｗｔ％以上とされ、かつ前記セラミックス板がろう付けされた裏面側に含まれるＦｅの濃度が０．１ｗｔ％未満とされていることを特徴とする。
この発明によれば、回路層の前記裏面側に含まれるＦｅの濃度が０．１ｗｔ％未満となっているので、熱サイクル使用時に、セラミックス板および回路層の各熱膨張係数の差に起因して、これらの接合界面に応力が生じようとした場合においても、回路層の裏面側を塑性変形させることによりこの応力を吸収させることが可能になる。これにより、前記接合界面に作用する応力を抑えることが可能になり、熱サイクル使用時におけるセラミックス板と回路層との接合信頼性を向上させることができる。
一方、回路層の前記表面側に含まれるＦｅの濃度が０．１ｗｔ％以上となっているので、熱サイクル使用時に回路層が繰り返し熱変形するのに伴い、徐々にこの表面側を硬化させることが可能になり、この部分に発生する塑性変形量を抑えることができる。これにより、回路層の表面とヒートブロックとを接合するはんだ層に作用する、熱サイクル使用時の回路層の塑性変形に起因した負荷を低減することが可能になり、熱サイクル使用時に、このはんだ層にクラックが発生してもその進展を抑えることができる。
また、回路層とパワー素子との間にヒートブロックが介在しているので、パワー素子からはんだ層を介してヒートブロックに伝導した熱を即座にその沿面方向に分散させることが可能になり、熱サイクル使用時に、このパワー素子の温度が上昇するのを抑えることができる。
【０００６】
ここで、前記回路層の厚さは０．４ｍｍ以上とされるとともに、前記回路層の裏面側は、回路層において、この裏面から前記表面に向けて０．０４ｍｍ以上かつ回路層の厚さの半分以下までに位置する部分とされ、残部が前記回路層の表面側となってもよい。
この場合、前記の作用効果が確実に奏効されることになる。
【０００７】
また、本発明のパワー素子搭載用基板の製造方法は、セラミックス板の表面に回路層がろう付けされるとともに、この回路層の表面に純Ｃｕ若しくはＣｕ合金からなるヒートブロックがはんだ接合されてなり、このヒートブロックの表面にパワー素子がはんだ接合されるパワー素子搭載用基板の製造方法であって、セラミックス板の表面に、Ａｌ系のろう材箔と、Ｆｅを０．０５ｗｔ％以上１．０ｗｔ％以下含有する純度が９８．５ｗｔ％以上９９．９５ｗｔ％以下のＡｌ合金からなる回路層部材とをこの順に配置して積層体とした後に、この積層体を積層方向に加圧した状態で加熱し、ろう材箔を溶融させて、セラミックス板の表面に回路層部材をろう付けして前記回路層を形成し、その後、前記回路層の表面に前記ヒートブロックをはんだ接合することにより、本発明のパワー素子搭載用基板を形成することを特徴とする。
この発明では、前記積層体を積層方向に加圧してろう付けするので、セラミックス板の表面と回路層部材とを良好にろう付けすることが可能になり、回路層部材においてセラミックス板とのろう付け面側に含まれるＦｅを、前記接合界面で溶融しているろう材中に良好に溶解させることができる。したがって、回路層の前記表面側に含まれるＦｅの濃度が０．１ｗｔ％以上とされ、かつ回路層の前記裏面側に含まれるＦｅの濃度が０．１ｗｔ％未満とされたパワー素子搭載用基板を確実に形成することができる。
【０００８】
さらに、本発明のパワーモジュールは、セラミックス板の表面に回路層がろう付けされるとともに、この回路層の表面に純Ｃｕ若しくはＣｕ合金からなるヒートブロックがはんだ接合されたパワー素子搭載用基板と、前記ヒートブロックの表面にはんだ接合されたパワー素子とを備えたパワーモジュールであって、前記パワー素子搭載用基板が本発明のパワー素子搭載用基板であることを特徴とする。
【発明の効果】
【０００９】
この発明によれば、パワーモジュールの熱サイクル使用時における接合信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照し、この発明の実施の形態について説明する。図１はこの発明の一実施形態に係るパワー素子搭載用基板を適用したパワーモジュールを示す全体図である。
このパワーモジュール１０は、セラミックス板１１の表面に回路層１２がろう付けされるとともに、この回路層１２の表面１２ｂに純Ｃｕ若しくはＣｕ合金からなるヒートブロック１３が第１はんだ層１４を介してはんだ接合されたパワー素子搭載用基板１５と、ヒートブロック１３の表面に第２はんだ層１６を介してはんだ接合された半導体チップ（パワー素子）１７とを備えている。
【００１１】
本実施形態では、パワー素子搭載用基板１５は、さらにセラミックス板１１の裏面にろう付けされた冷却器１８を備えている。なお、図示の例では、冷却器１８は、その内部に複数の冷媒供給路１８ａを有する、いわゆる多穴管とされている。また、ヒートブロック１３は、純度が５０ｗｔ％以上のＣｕ合金若しくは純Ｃｕで形成されている。
【００１２】
ここで、これらの各部材を形成する材質としては、例えば、セラミックス板１１ではＡｌＮ、Ａｌ２Ｏ３、Ｓｉ３Ｎ４若しくはＳｉＣ等が挙げられ、第１、第２はんだ層１４、１６では例えばＳｎ−Ａｇ−Ｃｕ系等の無鉛系のはんだ材、若しくは例えばＰｂＳｎ系等のＰｂを含むはんだ材が挙げられ、冷却器１８では純Ａｌ若しくはＡｌ合金が挙げられる。また、セラミックス板１１と回路層１２および冷却器１８とをろう付けするろう材では、例えばＡｌ−Ｓｉ系等のＡｌ系のろう材が挙げられる。本実施形態では、このろう材は、Ｓｉを、１１．６ｗｔ％以下で、かつ回路層１２を形成する後述の回路層部材に含まれるＳｉの濃度より高い濃度含有している。
【００１３】
そして、本実施形態では、回路層１２は、全体の平均純度が９８．０ｗｔ％以上９９．９ｗｔ％以下のＡｌ合金で形成されるとともに、ヒートブロック１３がはんだ接合された表面１２ｂ側に含まれるＦｅの濃度が０．１ｗｔ％以上とされ、かつセラミックス板１１がろう付けされた裏面１２ａ側に含まれるＦｅの濃度が０．１ｗｔ％未満となっている。
【００１４】
また、回路層１２の厚さは０．４ｍｍ以上とされるとともに、回路層１２の裏面１２ａ側は、回路層１２において、この裏面１２ａから前記表面１２ｂに向けて０．０４ｍｍ以上かつ回路層１２の厚さの半分以下までに位置する部分とされ、残部が回路層１２の表面１２ｂ側となっている。なお、前記裏面１２ａ側に含まれるＦｅの濃度は、セラミックス板１１と回路層１２の裏面１２ａとの接合界面における剥離進展率低減の観点から０．０５ｗｔ％以下であることが好ましい。
【００１５】
ここで、回路層１２において前記裏面１２ａ側、および表面１２ｂ側の特定は、回路層１２を切断して得られた断面において、電子マイクロアナライザ（ＥＰＭＡ）装置を用い、裏面１２ａから表面１２ｂに向かって、加速電圧１５ｋＶ、電流値５×１０−８Ａ、スポットサイズ１μｍ、１点測定時間５秒、移動間隔１μｍの条件でＥＰＭＡの線分析を行い、得られたデータから、Ｆｅの濃度が０．１ｗｔ％以上である領域と、０．１ｗｔ％未満である領域との境界を特定することにより行った。
そして、このようにして特定された前記裏面１２ａ側および前記表面１２ｂ側それぞれについて、ＥＰＭＡ装置において加速電圧を１５ｋＶとし、かつ電流値を５×１０−８Ａとして、スポットサイズを３０μｍに設定し、前記断面における任意の１０箇所で測定し、得られた測定値の平均値を算出することにより、前記裏面１２ａ側および前記表面１２ｂ側それぞれに含まれるＦｅの濃度を求めた。
また、回路層１２全体の平均純度は、まず、回路層１２を、水、フッ化水素酸および硝酸がそれぞれ同量ずつ混入された水浴中（約１００℃）に浸して分解し、その後、この分解した試料を、ＩＣＰ−ＡＥＳ法（誘導結合プラズマ−発光分析法）を用いることにより測定した。
【００１６】
次に、以上のように構成されたパワー素子搭載用基板１５の製造方法について説明する。
まず、回路層１２と同形同大の回路層部材を形成する。ここで、回路層部材は、その全体の平均で、Ｆｅを０．０５ｗｔ％以上１．０ｗｔ％以下含有する純度が９８．５ｗｔ％以上９９．９５ｗｔ％以下のＡｌ合金からなっている。その後、セラミックス板１１の表面にろう材箔と回路層部材とをこの順に配置する。また、セラミックス板１１の裏面にろう材箔を介して冷却器１８を配置する。
以上より、セラミックス板１１において、その表面にろう材箔と回路層部材とがこの順に配置され、裏面に前記ろう材箔と冷却器１８とがこの順に配置された積層体を形成する。
【００１７】
そして、この積層体を、不活性雰囲気、還元雰囲気、または真空中（真空度１×１０−５Ｔｏｒｒ（１．３３×１０−３Ｐａ）以下）に置いて、積層方向に０．０９８ＭＰａ〜０．２９４ＭＰａで加圧した状態で、５７７℃以上６６０℃以下で加熱し、ろう材箔を溶融させることによって、セラミックス板１１の表面に回路層部材をろう付けして回路層１２を形成するとともに、セラミックス板１１の裏面に冷却器１８をろう付けする。
その後、回路層１２の表面１２ｂにヒートブロック１３を第１はんだ層１４を介してはんだ接合することにより、パワー素子搭載用基板１５を形成する。
【００１８】
以上説明したように、本実施形態によるパワー素子搭載用基板１５によれば、回路層１２の裏面１２ａ側に含まれるＦｅの濃度が０．１ｗｔ％未満となっているので、熱サイクル使用時に、セラミックス板１１および回路層１２の各熱膨張係数の差に起因して、これらの接合界面に応力が生じようとした場合においても、回路層１２の裏面１２ａ側を塑性変形させることによりこの応力を吸収させることが可能になる。これにより、前記接合界面に作用する応力を抑えることが可能になり、熱サイクル使用時におけるセラミックス板１１と回路層１２との接合信頼性を向上させることができる。
【００１９】
一方、回路層１２の表面１２ｂ側に含まれるＦｅの濃度が０．１ｗｔ％以上となっているので、熱サイクル使用時に回路層１２が繰り返し熱変形するのに伴い、徐々にこの表面１２ｂ側を硬化させることが可能になり、この部分に発生する塑性変形量を抑えることができる。これにより、回路層１２の表面１２ｂとヒートブロック１３とを接合する第１はんだ層１４に作用する、熱サイクル使用時の回路層１２の塑性変形に起因した負荷を低減することが可能になり、熱サイクル使用時に、この第１はんだ層１４にクラックが発生してもその進展を抑えることができる。
【００２０】
また、回路層１２と半導体チップ１７との間にヒートブロック１３が介在しているので、半導体チップ１７から第２はんだ層１６を介してヒートブロック１３に伝導した熱を即座にその沿面方向に分散させることが可能になり、熱サイクル使用時に、この半導体チップ１７の温度が上昇するのを抑えることができる。
【００２１】
さらに、本実施形態では、回路層１２の厚さは０．４ｍｍ以上とされるとともに、回路層１２の裏面１２ａ側は、回路層１２において、この裏面１２ａから前記表面１２ｂに向けて０．０４ｍｍ以上かつ回路層１２の厚さの半分以下までに位置する部分とされ、残部が回路層１２の表面１２ｂ側となっているので、前記の作用効果が確実に奏効されることになる。また、回路層１２の厚さが０．４ｍｍ以上となっているので、パワーモジュール１０の一般的な要求仕様を確実に満たすことができる。
【００２２】
また、本実施形態によるパワー素子搭載用基板の製造方法によれば、回路層部材とセラミックス板１１とをろう付けする際、前記積層体を積層方向に加圧するので、セラミックス板１１の表面と回路層部材との接合界面に酸化膜が形成されるのを防ぐことが可能になり、回路層部材においてセラミックス板１１とのろう付け面側に含まれるＦｅを、前記接合界面で溶融しているろう材中に良好に溶解させることができる。したがって、回路層１２の表面１２ｂ側に含まれるＦｅの濃度が０．１ｗｔ％以上とされ、かつ回路層１２の裏面１２ａ側に含まれるＦｅの濃度が０．１ｗｔ％未満とされたパワー素子搭載用基板１５を確実に形成することができる。
【００２３】
さらに、回路層部材とセラミックス板１１とを接合するろう材箔に含まれるＳｉの濃度が、回路層部材に含まれるＳｉの濃度よりも高くなっているので、ろう付け時の加熱により回路層部材におけるＳｉの限界固溶量が増大することと相俟って、溶融したろう材に含まれるＳｉを、回路層部材の内部に向けて前記ろう付け面側から拡散させることが可能になり、回路層部材において、前記ろう付け面側に含まれるＳｉの濃度を、このろう付け面と反対の表面側よりも高めることができる。これにより、前記ろう付け面側におけるＦｅの限界固溶量が、前記表面側よりも小さくなるので、このろう付け面側に含まれるＦｅの濃度を前記表面側よりも低くすることが可能になる。したがって、前述のように、回路層部材においてセラミックス板１１とのろう付け面側に含まれるＦｅを、前記接合界面で溶融しているろう材中に良好に溶解させることが可能になることと相俟って、前記のパワー素子搭載用基板１５をより一層確実に形成することができる。
【００２４】
なお、本発明の技術的範囲は前記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、回路層部材は、母材を打ち抜いて形成したり、あるいはいわゆるエッチング法により形成してもよい。
また、前記実施形態では、パワー素子搭載用基板１５の冷却器１８として、その内部に複数の冷媒供給路１８ａを有する、いわゆる多穴管を示したが、これに代えて、例えば、冷媒供給路１８ａを形成しなくてもよいし、あるいは冷媒供給路１８ａを１つだけ形成してもよいし、さらには冷媒供給路１８ａの内面に冷却フィンを設けてもよい。さらにまた、パワー素子搭載用基板に冷却器１８を設けなくてもよい。
【００２５】
次に、この製造方法についての具体的な実施例について説明する。
まず、材質については、回路層部材および冷却器１８を、Ｆｅを約０．３ｗｔ％含有する純度が９９．５ｗｔ％のＡｌ合金、ヒートブロック１３を純度が９９．９９ｗｔ％のＯＦＣ（無酸素銅）、回路層部材および冷却器１８とセラミックス板１１とを接合するろう材をＡｌ−Ｓｉ系（Ａｌが９２．５ｗｔ％、Ｓｉが７．５ｗｔ％）、第１はんだ層１４をＳｎ−Ａｇ−Ｃｕ系、セラミックス板１１をＡｌＮでそれぞれ形成した。
厚さについては、回路層部材（回路層１２）を０．６ｍｍ、ろう材箔を約３０μｍ、セラミックス板１１を０．６３５ｍｍ、ヒートブロック１３を１．５ｍｍとした。なお、回路層部材（回路層１２）は平面視四角形とされ、縦および横の寸法をそれぞれ、１７ｍｍおよび３６ｍｍとした。また、セラミックス板１１も平面視四角形とされ、縦および横の寸法をそれぞれ、２０ｍｍおよび４０ｍｍとした。さらに、ヒートブロック１３も平面視四角形とされ、縦および横の寸法をそれぞれ、１５ｍｍおよび３０ｍｍとした。
【００２６】
さらに、冷却器１８は、全体の高さが２．５ｍｍとされるとともに、全体の幅が２２ｍｍとされ、さらに、全体の長さ、すなわち冷媒供給路１８ａが延在する方向（図１の紙面の奥行き方向）の大きさを５０ｍｍとした。また、正面視四角形の各冷媒供給路１８ａでは、冷却器１８の高さ方向の大きさを１．５ｍｍにし、冷却器１８の幅方向の大きさを１．２５ｍｍにした。
そして、前記積層体を６００℃〜６５０℃の真空中（真空度１×１０−５Ｔｏｒｒ（１．３３×１０−３Ｐａ）以下）に置いて、約１時間、積層方向に０．０９８ＭＰａ〜０．２９４ＭＰａで加圧し、セラミックス板１１の表面に回路層部材をろう付けして回路層１２を形成するとともに、セラミックス板１１の裏面に冷却器１８をろう付けした。
その後、回路層１２の表面１２ｂに第１はんだ層１４を介してヒートブロック１３を接合してパワー素子搭載用基板１５を形成した。
【００２７】
このパワー素子搭載用基板１５の回路層１２に対して、電子マイクロアナライザ（ＥＰＭＡ）を用い、その裏面１２ａ側の領域と前記表面１２ｂ側の領域とを判定した。具体的には、回路層１２を切断して得られた断面において、裏面１２ａから表面１２ｂに向かって、加速電圧１５ｋＶ、電流値５×１０−８Ａ、スポットサイズ１μｍ、１点測定時間５秒、移動間隔１μｍの条件でＥＰＭＡの線分析を行った。その結果を図２に示す。
この図より、回路層１２においてその裏面１２ａから表面１２ｂに向かって０．１５ｍｍまでの領域（回路層１２の厚さの約２５％に相当）ではＦｅの濃度が０．１ｗｔ％未満で低くなっており、それより表面１２ｂ側ではＦｅの濃度が０．１ｗｔ％以上で高くなっていることが確認される。
【００２８】
次に、以上説明した作用効果についての検証試験を実施した。
回路層を形成する回路層部材において、Ａｌの純度、厚さおよびＦｅの濃度のうち少なくとも１つを異ならせて７種類のパワー素子搭載用基板を形成し、各パワー素子搭載用基板の回路層において、セラミックス板がろう付けされた裏面側に含まれるＦｅの濃度、ヒートブロックがはんだ接合された表面側に含まれるＦｅの濃度、前記裏面側の厚さ、および前記表面側の厚さのうち少なくとも１つを異ならせた。そして、これらのパワー素子搭載用基板それぞれのヒートブロックの表面に、同一の性能を有する半導体チップをＳｎ−Ａｇ−Ｃｕ系の無鉛はんだではんだ接合したものを、−４０℃から１０５℃に約３分間で昇温した後、１０５℃から−４０℃に約１０分間で降温する温度履歴を１サイクルとした熱サイクルを２０００サイクル付与した。
【００２９】
その後、各パワー素子搭載用基板を超音波映像装置（１４０ＭＨｚプローブ）で撮像し、得られた撮像データに基づいて、セラミックス板と回路層の裏面との接合界面の面積に対する剥離進展面積の比率、つまり剥離進展率を算出した。
また、前記撮像データに基づいて、回路層の表面とヒートブロックとを接合する第１はんだ層の横断面積に対するクラック進展面積の比率、つまりクラック進展率を算出した。
さらに、前記撮像データに基づいて、ヒートブロックと半導体チップとを接合する第２はんだ層の横断面積に対するクラック進展面積の比率、つまりクラック進展率を算出した。
結果を表１に示す。
【００３０】
【表１】
2008047803.tif 000003
【００３１】
この結果、回路層１２が、その全体の平均純度が９８．０ｗｔ％以上９９．９ｗｔ％以下のＡｌ合金で形成されるとともに、ヒートブロック１３がはんだ接合された表面１２ｂ側に含まれるＦｅの濃度が０．１ｗｔ％以上とされ、かつセラミックス板１１がろう付けされた裏面１２ａ側に含まれるＦｅの濃度が０．１ｗｔ％未満となっていれば、前記の温度サイクルを２０００サイクル付与しても、前述した剥離進展率およびクラック進展率の双方が抑えられ、前記の作用効果が奏効されることが確認された。
【産業上の利用可能性】
【００３２】
パワーモジュールの熱サイクル使用時における接合信頼性を向上させることができる。
【図面の簡単な説明】
【００３３】
【図１】この発明の一実施形態に係るパワー素子搭載用基板を適用したパワーモジュールを示す全体図である。
【図２】図１に示す回路層の厚さ方向におけるＦｅの濃度分布の一例を示す図である。
【符号の説明】
【００３４】
１０  パワーモジュール
１１  セラミックス板
１２  回路層
１２ａ  裏面
１２ｂ  表面
１３  ヒートブロック
１５  パワー素子搭載用基板
１６  半導体チップ（パワー素子）
【図１】
2008047803.tif 000004
【図２】
2008047803.tif 000005