(57)【要約】【課題】バイポーラトランジスタおよびその製造方法に関し、エミッタ・ベース接合部における正孔に対する価電子帯端のエネルギー障壁を大きくするとともに、欠陥の少ないエミッタ・ベース接合部を形成してベース電流の再結合電流成分を抑えることで、電流増幅率を大きくすることができる。【解決手段】Ｓｉ元素からなるコレクタ層と、Ｓｉ，Ｇｅ，Ｃの元素から成るベース層と、Ｓｉ，Ｃの元素から成るＳｉＣｘ（ｘはＣの元素の組成比）を含むエミッタ層を備え、前記エミッタ層と前記ベース層との界面で、前記エミッタ層のＳｉＣｘはｘ＝０であり、前記エミッタ層と前記ベース層との界面から前記エミッタ層に向かう方向に、前記エミッタ層のＳｉＣｘのｘの値が増加することを特徴とする。【選択図】図１
2008112816.tif 000002
【特許請求の範囲】
【請求項１】
Ｓｉ元素からなるコレクタ層と、Ｓｉ，Ｇｅ，Ｃの元素から成るベース層と、Ｓｉ，Ｃの元素から成るＳｉＣｘ（ｘはＣの元素の組成比）を含むエミッタ層を備え、
前記エミッタ層と前記ベース層との界面で、前記エミッタ層のＳｉＣｘはｘ＝０であり、
前記エミッタ層と前記ベース層との界面から前記エミッタ層に向かう方向に、前記エミッタ層のＳｉＣｘのｘの値が増加することを特徴とするバイポーラトランジスタ。
【請求項２】
前記エミッタ層と前記ベース層との界面において、前記ベース層が前記エミッタ層であるＳｉ（ＳｉＣｘ，ｘ＝０）と格子整合するように、前記ベース層のＳｉ，Ｇｅ，Ｃの元素の組成比が調整されていることを特徴とする請求項１に記載のバイポーラトランジスタ。
【請求項３】
前記エミッタ層と前記ベース層との界面において、前記ベース層と前記エミッタ層であるＳｉ（ＳｉＣｘ，ｘ＝０）との格子不整合率が１％以下になるように、前記ベース層のＳｉ，Ｇｅ，Ｃの元素の組成比が調整されていることを特徴とする請求項１に記載のバイポーラトランジスタ。
【請求項４】
前記エミッタ層と前記ベース層との界面において、前記ベース層はＳｉ，Ｇｅの元素から成り、Ｃの元素を含有しないことを特徴とする請求項１に記載のバイポーラトランジスタ。
【請求項５】
前記ベース層のＧｅ，Ｃの元素の含有率が、前記コレクタ層に向かう方向に増加することを特徴とする請求項１〜４のいずれかに記載のバイポーラトランジスタ。
【請求項６】
Ｓｉ元素からなるコレクタ層と、Ｓｉ，Ｇｅ，Ｃの元素から成るベース層と、Ｓｉ，Ｃの元素から成るＳｉＣｘ（ｘはＣの元素の組成比）を含むエミッタ層を備えたバイポーラトランジスタの製造方法であって、
前記エミッタ層と前記ベース層との界面で前記エミッタ層のＳｉＣｘがｘ＝０となり、かつ、前記エミッタ層と前記ベース層との界面から前記エミッタ層に向かう方向に前記エミッタ層のＳｉＣｘのｘの値が増加するように、前記ベース層と前記エミッタ層をＵＨＶ−ＣＶＤ法によってエピタキシャル成長することを特徴とするバイポーラトランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低雑音特性が望まれている通信用デバイスなどに利用されるバイポーラトランジスタおよびその製造方法に関する。
【背景技術】
【０００２】
ベース領域のバンドギャップより、エミッタ領域のバンドギャップが大きくなるように構成されたバイポーラトランジスタが提案され、その優れた高速動作・高電流駆動能力・高電流増幅率などの特性の利点から、通信用デバイス等の各種分野で利用されている。
【０００３】
近年では、エミッタ領域にＳｉを、ベース領域にＳｉＧｅ、ＳｉＧｅＣを用いたヘテロ接合構造を有するヘテロ接合バイポーラトランジスタ（以下、ＨＢＴと称す）が実現されている。また、バンドギャップの大きな材料であるＳｉＣをエミッタ領域に用いたＨＢＴが提案されている。
【０００４】
上述のＨＢＴでは、エミッタとベースのヘテロ接合部において、電子に対する伝導帯端のエネルギー障壁よりも、さらに大きな正孔に対する価電子帯端のエネルギー障壁が形成される。このヘテロ接合部での伝導帯端と価電子帯端のエネルギー障壁差によって、エミッタ領域からベース領域への電子の注入に比べて、ベース領域からエミッタ領域への正孔注入は小さくなる。したがって、ＨＢＴの電流増幅率は大きくなる。
【０００５】
また、バンドギャップの大きなＳｉＣをエミッタに用いたバイポーラトランジスタでは、エミッタ・ベース接合部における伝導帯端のスパイク状の障壁が、エミッタ領域からベース領域への電子の注入を阻害し、トランジスタの性能低下を招く場合がある。この改善法として、エミッタ・ベース接合部でバンドギャップを連続的に変化させる構造がある。例えば、特許文献１にはエミッタ領域に炭素含有率ｘのＳｉＣｘを用い、ベース領域からエミッタ領域にかけて連続的にｘの値を大きくする構成が示されている。
【特許文献１】特開平２−２３８６３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
最近では、通信分野において低雑音増幅器（以下、ＬＮＡと称す）にＨＢＴが利用され、ＨＢＴにさらなる低雑音特性が望まれている。雑音低減にはＨＢＴの電流増幅率向上が有効であり、ＨＢＴ素子には、さらなる電流増幅率向上が要求される。これら要求を満たすためには、エミッタ・ベース接合部における正孔に対する価電子帯端のエネルギー障壁をより大きくしていく必要がある。また、エミッタ・ベース接合部における欠陥を少なくして、エミッタ・ベース間の再結合電流を抑えることが必要となってくる。すなわち、ベース電流の再結合電流成分を抑えることが必要である。
【０００７】
本発明は、前記課題を解決するもので、欠陥の少ないエミッタ・ベース接合部を形成し、ベース電流の再結合電流成分を抑えるとともに、エミッタ・ベース接合部における正孔に対する価電子帯端のエネルギー障壁を大きくして、電流増幅率を大きくすることができるバイポーラトランジスタおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の請求項１記載のバイポーラトランジスタは、Ｓｉ元素からなるコレクタ層と、Ｓｉ，Ｇｅ，Ｃの元素から成るベース層と、Ｓｉ，Ｃの元素から成るＳｉＣｘ（ｘはＣの元素の組成比）を含むエミッタ層を備え、前記エミッタ層と前記ベース層との界面で、前記エミッタ層のＳｉＣｘはｘ＝０であり、前記エミッタ層と前記ベース層との界面から前記エミッタ層に向かう方向に、前記エミッタ層のＳｉＣｘのｘの値が増加することを特徴とする。
【０００９】
請求項１記載のバイポーラトランジスタによると、エミッタ層とベース層との界面からエミッタ層に向かってエミッタ層のＳｉＣｘのｘの値を「０」から増加させたことで、エミッタ領域からベース領域への電子の注入の阻害を防ぐことができ、エミッタ・ベース接合部において正孔に対する価電子帯端のエネルギー障壁を大きくすることができ、電流増幅率を大きくすることが可能となる。
【００１０】
請求項２記載のバイポーラトランジスタは、前記エミッタ層と前記ベース層との界面において、前記ベース層が前記エミッタ層であるＳｉ（ＳｉＣｘ，ｘ＝０）と格子整合するように、前記ベース層のＳｉ，Ｇｅ，Ｃの元素の組成比が調整されていることを特徴とする。
【００１１】
請求項３記載のバイポーラトランジスタは、前記エミッタ層と前記ベース層との界面において、前記ベース層と前記エミッタ層であるＳｉ（ＳｉＣｘ，ｘ＝０）との格子不整合率が１％以下になるように、前記ベース層のＳｉ，Ｇｅ，Ｃの元素の組成比が調整されていることを特徴とする。
【００１２】
請求項２，３記載のバイポーラトランジスタによると、エミッタ・ベース接合部において、ベース層がエミッタ層であるＳｉ（ＳｉＣｘ，ｘ＝０）と格子整合するように、例えば格子不整合率を１％以下にしたことで、格子整合されているエミッタ・ベース接合部における欠陥が少なくなり、再結合準位を低減することができる。したがって、ベース電流の再結合電流成分を抑えることができ、電流増幅率を大きくすることが可能となる。
【００１３】
請求項４記載のバイポーラトランジスタは、エミッタ層とベース層との界面において、前記ベース層はＳｉ，Ｇｅの元素から成り、Ｃの元素を含有しないことを特徴とする。
【００１４】
請求項４記載のバイポーラトランジスタによると、エミッタ・ベース接合部はＳｉとＳｉＧｅとの接合となって、エミッタ・ベース接合部での電子に対する伝導帯端のエネルギー障壁は生じない。これにより、エミッタ・ベース接合部に電子が蓄積されることなく、バイポーラトランジスタの高速動作が可能となる。
【００１５】
請求項５記載のバイポーラトランジスタは、前記ベース層のＧｅ，Ｃの元素の含有率が、前記コレクタ層に向かう方向に増加することを特徴とする。
【００１６】
請求項５記載のバイポーラトランジスタによると、ベース層内に伝導帯端の傾斜ができ、電子をコレクタ層に向かう方向に加速する電界が生じる。したがって、電流増幅率を大きくすることができるとともに、動作速度を向上することができる。
【００１７】
請求項６記載のバイポーラトランジスタの製造方法は、Ｓｉ元素からなるコレクタ層と、Ｓｉ，Ｇｅ，Ｃの元素から成るベース層と、Ｓｉ，Ｃの元素から成るＳｉＣｘ（ｘはＣの元素の組成比）を含むエミッタ層を備えたバイポーラトランジスタの製造方法であって、前記エミッタ層と前記ベース層との界面で前記エミッタ層のＳｉＣｘがｘ＝０となり、かつ、前記エミッタ層と前記ベース層との界面から前記エミッタ層に向かう方向に前記エミッタ層のＳｉＣｘのｘの値が増加するように、前記ベース層と前記エミッタ層をＵＨＶ−ＣＶＤ法によってエピタキシャル成長することを特徴とする。
【００１８】
このバイポーラトランジスタの製造方法において、好ましくは、前記エミッタ層と前記ベース層との界面において、前記ベース層が前記エミッタ層であるＳｉ（ＳｉＣｘ，ｘ＝０）と格子整合するように、前記ベース層のＳｉ，Ｇｅ，Ｃの元素の組成比を調整したり、あるいは前記エミッタ層と前記ベース層との界面において、前記ベース層と前記エミッタ層であるＳｉ（ＳｉＣｘ，ｘ＝０）との格子不整合率が１％以下になるように、前記ベース層のＳｉ，Ｇｅ，Ｃの元素の組成比を調整してもよい。
【００１９】
また、前記エミッタ層と前記ベース層との界面において、前記ベース層がＳｉ，Ｇｅの元素から成り、Ｃの元素を含有しないようにしたり、前記ベース層のＧｅ，Ｃの元素の含有率が、前記コレクタ層に向かう方向に増加するようにしてもよい。
【００２０】
請求項６記載のバイポーラトランジスタの製造方法によると、ＵＨＶ−ＣＶＤ法によって、Ｃ原子を結晶格子位置に取り込んだ状態でベース層およびＳｉＣｘを形成できる。したがって、ベース層およびＳｉＣｘにおいて欠陥を少なくし、再結合準位を低減することができるので、ベース電流の再結合電流成分を抑えることができ、電流増幅率を大きくすることができる。
【発明の効果】
【００２１】
本発明のバイポーラトランジスタおよびその製造方法によれば、エミッタ・ベース接合部における正孔に対する価電子帯端のエネルギー障壁を大きくするとともに、欠陥の少ないエミッタ・ベース接合部を形成してベース電流の再結合電流成分を抑えることで、電流増幅率を大きくすることができる。
【発明を実施するための最良の形態】
【００２２】
以下本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１は本発明の実施の形態１におけるバイポーラトランジスタの構造断面図である。また、図２は本発明の実施の形態１におけるバイポーラトランジスタのＳｉバッファ層／ＳｉＧｅＣ層／ＳｉＣｘ層を示す要部拡大図である。
【００２３】
図１に示すように、（００１）面を主面とするｐ型Ｓｉ基板１の上部の表面に、フォトリソグラフィーを用いてｎ型のサブコレクタを形成する領域を開口したレジストを形成し、このレジストをマスクとしてヒ素（Ａｓ）イオンを注入し、ＨＢＴ形成領域に深さ約１μｍのｎ型のサブコレクタ２を形成してある。続いて、ｐ型Ｓｉ基板１の上部にｎ型不純物をドープしながらＳｉ単結晶層３をエピタキシャル成長させる。
【００２４】
次に、素子分離としてシリコン酸化膜が埋め込まれたシャロートレンチ分離層４と、アンドープポリシリコン膜６およびこれを取り囲むシリコン酸化膜７により構成されるディープトレンチ分離層５とを形成してある。シャロートレンチ分離層４の深さは約０．３μｍ、ディープトレンチ分離層５の深さは約２μｍである。
【００２５】
そして、リン（Ｐ）またはヒ素（Ａｓ）をイオン注入して、ｎ+型コレクタ引き出し層８を形成してある。
【００２６】
そして、ＨＢＴ形成領域としてシャロートレンチ分離層４で囲まれたコレクタ層となる領域上に、ＵＨＶ−ＣＶＤ（ultra high vacuum CVD；超高真空ＣＶＤ）法によりＳｉバッファ層／ＳｉＧｅＣ層／ＳｉＣｘ層を順次エピタキシャル成長した積層構造３０を形成してある。なお、積層構造３０の詳細は、後述する図２に示すように、Ｓｉバッファ層２１、ＳｉＧｅＣ層２２、ＳｉＣｘ層２３の膜を順次積層した構造となっている。ここで、ＳｉＧｅＣ層２２には膜成長中にホウ素（Ｂ）が導入されてｐ型になっている。
【００２７】
なお、図1中、２ｂはサブコレクタの一部（Ａｓせり上がり領域）、３ａはＳｉ単結晶層の一部（ＨＢＴ形成領域）である。これらサブコレクタ（Ａｓせり上がり領域）２ｂおよびＳｉ単結晶層（ＨＢＴ形成領域）３ａが形成される過程を図３ないし図６に示す。図３にてＳｉ基板１のサブコレクタ領域にＡｓをイオン注入し、サブコレクタ（Ｓｉ単結晶層エピタキシャル成長前）２ａを形成する。図４にてＳｉ単結晶エピタキシャル成長により、サブコレクタ（Ａｓせり上がり領域）２ｂが形成される。図５にてシャロートレンチ分離層４、ディープトレンチ分離層５を形成して、Ｓｉ単結晶層（ＨＢＴ形成領域）３ａが形成される。図６にてｎ+型コレクタ引き出し層８を形成する。
【００２８】
また、積層構造３０に接して、ポリＳｉ、ポリＳｉＧｅＣ、ポリＳｉＣｘの膜を積層したベース引き出し電極層３４が設けてある。
【００２９】
また、膜厚が約３０ｎｍの酸化膜３１および、膜厚が約５０ｎｍでリンを約３×１０20ａｔｏｍｓ／ｃｍ3含むポリシリコン膜３２を形成してあり、積層構造３０の中央部の上方に位置する領域に開口部を設けている。
【００３０】
そして、減圧ＣＶＤ法により堆積した膜厚が３００ｎｍ程度でリン濃度が１〜５×１０20ａｔｏｍｓ／ｃｍ3程度のｎ+型ポリシリコンから成るエミッタポリシリコン電極３３を形成してある。さらに、エミッタポリシリコン電極３３の側壁には酸化膜から成るサイドウォール３６を形成してある。
【００３１】
エミッタポリシリコン電極３３の表面、ベース引き出し電極３４の表面、ｎ+型コレクタ引き出し層８の表面には、Ｔｉシリサイド層３７が設けられている。
【００３２】
上記の構造上には、標準的な多層配線工程プロセスで作製された層間絶縁膜３８、タングステン（Ｗ）膜を埋め込んでなるＷプラグ３９、層間絶縁膜３８の上に延びるアルミニウムの金属配線４０が形成されている。
【００３３】
図２には、ＵＨＶ−ＣＶＤ法によってエピタキシャル成長されたＳｉバッファ層２１、ベース層となるＳｉＧｅＣ層２２、および、エミッタ層となるＳｉＣｘ層２３の積層構造を示す。ＳｉＣｘ２３のＣ含有率ｘは、ＳｉＧｅＣ層２２とＳｉＣｘ２３の界面において「０」である。また、ＳｉＧｅＣ層２２とＳｉＣｘ層２３との界面から、ＳｉＣｘ層２３の上部に向かう方向に、ＳｉＣｘ（ｘ＞０）のｘの値が増加するように設定してある。さらに、ＳｉＧｅＣ層２２のＧｅ含有率ｙと、ＳｉＧｅＣ層２２のＣ含有率ｚは、ｙ＝８．２ｚとして、ＳｉＧｅＣ層２２とＳｉＣｘ２３の界面においてエミッタ層であるＳｉ（ＳｉＣｘ，ｘ＝０）に格子整合するように設定してある。
【００３４】
このように構成されたバイポーラトランジスタおよびその製造方法によると、ベース層となるＳｉＧｅＣ層２２とエミッタ層となるＳｉＣｘ２３の界面においてＳｉＣｘ２３のＣ含有率ｘ＝０であり、エミッタ・ベース接合部はＳｉ／ＳｉＧｅＣの接合になっている。また、ＳｉＧｅＣ層２２とＳｉＣｘ層２３との界面から、ＳｉＣｘ層２３の上部に向かう方向に、ＳｉＣｘ（ｘ＞０）のｘの値が増加するように設定してある。したがって、エミッタ領域からベース領域への電子の注入の阻害を防ぐことができ、エミッタ・ベース接合部において正孔に対する価電子帯端のエネルギー障壁を大きくすることができるとともに、エミッタ層上部のＳｉＣｘ（ｘ＞０）では、価電子帯端のエネルギー障壁はより大きくなっており、ベース層からエミッタ層への正孔の注入は小さくなり、電流増幅率を大きくすることが可能となる。
【００３５】
また、ＳｉＧｅＣ層２２のＧｅ含有率ｙと、ＳｉＧｅＣ層２２のＣ含有率ｚは、ｙ＝８．２ｚとして、ＳｉＧｅＣ層２２とＳｉＣｘ２３の界面においてエミッタ層であるＳｉ（ＳｉＣｘ，ｘ＝０）に格子整合するように設定してあるので、格子整合されているエミッタ・ベース接合部における欠陥が少なくなり、再結合準位を低減することができる。したがって、ベース電流の再結合電流成分を抑えることができ、電流増幅率を大きくすることが可能となる。
（実施の形態２）
本発明の実施の形態２は、図１に示すバイポーラトランジスタの構造、図２に示すＳｉバッファ層／ＳｉＧｅＣ層／ＳｉＣｘ層を示す要部については同様に構成されており、その説明を省略する。
【００３６】
実施の形態２は、実施の形態１で示したベース層となるＳｉＧｅＣ層２２のＧｅ含有率ｙとＣ含有率ｚを、ＳｉＧｅＣ層２２とＳｉＣｘ２３の界面において、ＳｉＧｅＣ層２２とエミッタ層であるＳｉ（ＳｉＣｘ，ｘ＝０）との格子不整合率が１％以下となるように設定する。なお、ＳｉＧｅＣ層２２がエミッタ層であるＳｉ（ＳｉＣｘ，ｘ＝０）との格子不整合率が１％以下でエピタキシャル成長されていれば、ＳｉＧｅＣ層２２の結晶性が、悪化することなく良好に保たれることが、発明者らの実験によって判っている。
【００３７】
すなわち発明者らは、各種組成比におけるＳｉＧｅＣ結晶の結晶性をＸ線回折スペクトルから評価した。評価したＳｉＧｅＣ結晶は、Ｓｉの原料ガスにＳｉ2Ｈ6を、Ｇｅの原料ガスにＧｅＨ4を、さらに、Ｃの原料ガスにＳｉＨ3ＣＨ3を用いたＵＨＶ−ＣＶＤ法によりＳｉ基板上に作製され、その後、９５０℃、１５秒の熱処理が施された。また、Ｘ線回折スペクトルにおいて、ＳｉＧｅＣ結晶の（００４）面の回折ピーク両側に図７（ａ）に示すような明瞭なフリンジパターンが観察された場合を結晶性良好と判定し、図７（ｂ）に示すようにフリンジパターンが不明瞭の場合を結晶性劣化と判定した。
【００３８】
表１に各種組成比におけるＳｉＧｅＣ結晶の評価結果を示す。格子不整合率が１％以下であれば、結晶性が良好であった。
【００３９】
【表１】
2008112816.tif 000003
【００４０】
このように構成されたバイポーラトランジスタおよびその製造方法によると、エミッタ層とベース層との界面からエミッタ層に向かってエミッタ層のＳｉＣｘのｘの値を「０」から増加させたことで、エミッタ・ベース接合部において正孔に対する価電子帯端のエネルギー障壁を大きくすることができ、電流増幅率を大きくすることが可能となる。
【００４１】
また、ベース層となるＳｉＧｅＣ層２２のＧｅ含有率ｙとＣ含有率ｚを、ＳｉＧｅＣ層２２とＳｉＣｘ２３の界面において、ＳｉＧｅＣ層２２とエミッタ層であるＳｉ（ＳｉＣｘ，ｘ＝０）との格子不整合率が１％以下となるように設定したので、格子整合されているエミッタ・ベース接合部における欠陥が少なくなり、再結合準位を低減することができる。したがって、ベース電流の再結合電流成分を抑えることができ、電流増幅率を大きくすることが可能となる。
（実施の形態３）
本発明の実施の形態３は、図１に示すバイポーラトランジスタの構造、図２に示すＳｉバッファ層／ＳｉＧｅＣ層／ＳｉＣｘ層を示す要部については同様に構成されており、その説明を省略する。
【００４２】
実施の形態３は、エミッタ層・ベース層界面において、エミッタ層となるＳｉＣｘ２３のＣ含有率ｘ＝０であり、ベース層となるＳｉＧｅＣ層２２のＣ含有率ｚをｚ＝０になるよう設定し、エミッタ・ベース接合部ではＳｉ／ＳｉＧｅの接合を採るようにする。また、エミッタ層・ベース層界面でのベース層となるＳｉＧｅＣ層２２のＧｅ含有率ｙは、エミッタ層であるＳｉ（ＳｉＣｘ，ｘ＝０）との格子不整合率が１％以下となるように設定する。
【００４３】
このように構成されたバイポーラトランジスタおよびその製造方法によると、エミッタ層とベース層との界面からエミッタ層に向かってエミッタ層のＳｉＣｘのｘの値を「０」から増加させたことで、エミッタ・ベース接合部において正孔に対する価電子帯端のエネルギー障壁を大きくすることができ、電流増幅率を大きくすることが可能となる。
【００４４】
また、エミッタ・ベース接合部はＳｉとＳｉＧｅとの接合となって、エミッタ・ベース接合部での電子に対する伝導帯端のエネルギー障壁は生じない。これにより、エミッタ・ベース接合部に電子が蓄積されることなく、バイポーラトランジスタの高速動作が可能となる。
【００４５】
さらに、ＳｉＧｅＣ層２２のＧｅ含有率ｙを、エミッタ層であるＳｉ（ＳｉＣｘ，ｘ＝０）との格子不整合率が１％以下となるように設定したので、格子整合されているエミッタ・ベース接合部における欠陥が少なくなり、再結合準位を低減することができる。したがって、ベース電流の再結合電流成分を抑えることができ、電流増幅率を大きくすることが可能となる。
【００４６】
なお、上記に述べた実施の形態１〜３において、ベース層となるＳｉＧｅＣ層２２のＧｅとＣとの含有率ｙ、ｚが、コレクタ層に向かう方向に増加させてもよい。これによって、ベース層内に伝導帯端の傾斜ができ、電子をコレクタ層に向かう方向に加速する電界が生じる。したがって、電流増幅率を大きくすることができるとともに、動作速度を向上することができる。
【産業上の利用可能性】
【００４７】
本発明は、電流増幅率向上を必要とする通信用デバイスなどに利用されるバイポーラトランジスタとバイポーラトランジスタの製造方法に有用である。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施の形態１におけるバイポーラトランジスタの構造断面図
【図２】本発明の実施の形態１におけるバイポーラトランジスタのＳｉバッファ層／ＳｉＧｅＣ層／ＳｉＣｘ層を示す要部拡大図
【図３】本発明の実施の形態１におけるバイポーラトランジスタの製造工程断面図
【図４】本発明の実施の形態１におけるバイポーラトランジスタの製造工程断面図
【図５】本発明の実施の形態１におけるバイポーラトランジスタの製造工程断面図
【図６】本発明の実施の形態１におけるバイポーラトランジスタの製造工程断面図
【図７】ＳｉＧｅＣ結晶が良好な場合（ａ）と劣化した場合（ｂ）のＸ線回折スペクトル
【符号の説明】
【００４９】
１  ｐ型Ｓｉ基板
２  サブコレクタ
３  Ｓｉ単結晶層
４  シャロートレンチ分離層
５  ディープトレンチ分離層
８  ｎ+型コレクタ引き出し層
２１  Ｓｉバッファ層
２２  ＳｉＧｅＣ層
２３  ＳｉＣｘ層
３０  積層構造
３１  酸化膜
３２  ポリシリコン膜
３３  エミッタポリシリコン電極
３４  ベース引き出し電極
３６  サイドウォール
３７  Ｔｉシリサイド層
３８  層間絶縁膜
３９  Ｗプラグ
４０  アルミニウム金属配線
【図１】
2008112816.tif 000004
【図２】
2008112816.tif 000005
【図３】
2008112816.tif 000006
【図４】
2008112816.tif 000007
【図５】
2008112816.tif 000008
【図６】
2008112816.tif 000009
【図７】
2008112816.tif 000010