(57)【要約】【課題】薄膜トランジスタ特性の向上した表示装置を提供する。【解決手段】本発明は表示装置とその製造方法に関するものであって、本発明による表示装置は絶縁基板と、絶縁基板上に形成されておりシリコンおよびフッ素を含む半導体層と、少なくとも一部が半導体層上に形成されるソース電極と、少なくとも一部が半導体層上に形成されておりソース電極とチャンネル領域を介して離隔されているドレイン電極と、半導体層とソース電極の間および半導体層とドレイン電極の間に形成されるオーミックコンタクト層と、半導体層上に形成される絶縁膜とを含むことを特徴とする。【選択図】図２
2008047862.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板と、
前記絶縁基板上に形成されており、シリコンおよびフッ素を含む半導体層と、
少なくとも一部が前記半導体層上に形成されるソース電極と、
少なくとも一部が前記半導体層上に形成されており、前記ソース電極とチャンネル領域を介して離隔されているドレイン電極と、
前記半導体層と前記ソース電極の間および前記半導体層と前記ドレイン電極の間に形成されるオーミックコンタクト層と、
前記半導体層上に形成される絶縁膜とを含むことを特徴とする表示装置。
【請求項２】
前記半導体層は前記チャンネル領域においてその周囲より厚さが薄いことを特徴とする、請求項１に記載の表示装置。
【請求項３】
前記半導体層はポリシリコンを含むことを特徴とする、請求項２に記載の表示装置。
【請求項４】
前記絶縁膜上に位置し前記チャンネル領域に対応するゲート電極をさらに含むことを特徴とする、請求項３に記載の表示装置。
【請求項５】
前記絶縁基板と前記半導体層の間に位置しシリコン酸化物を含むバッファー層をさらに含むことを特徴とする、請求項４に記載の表示装置。
【請求項６】
前記絶縁膜には前記ドレイン電極を露出させるコンタクトホールが形成されており、
前記コンタクトホールを通じて前記ドレイン電極と接続される画素電極をさらに含むことを特徴とする、請求項４に記載の表示装置。
【請求項７】
前記画素電極上に形成される有機発光層をさらに含むことを特徴とする、請求項６に記載の表示装置。
【請求項８】
絶縁基板と、
前記絶縁基板上に形成されており、シリコンを含む半導体層と、
少なくとも一部が前記半導体層上に形成されるソース電極と、
少なくとも一部が前記半導体層上に形成されており、前記ソース電極とチャンネル領域を介して離隔されているドレイン電極と、
前記半導体層と前記ソース電極の間および前記半導体層と前記ドレイン電極の間に形成されるオーミックコンタクト層と、
前記チャンネル領域で前記半導体層上に形成されており、シリコンおよびフッ素を含む界面層と、
前記界面層上に形成される絶縁層とを含むことを特徴とする表示装置。
【請求項９】
絶縁基板上に半導体層とオーミックコンタクト層を順次に形成し、
前記オーミックコンタクト層上にチャンネル領域を介して互いに離隔されているソース電極およびドレイン電極を形成し、
前記ソース電極およびドレイン電極によって覆われていない前記オーミックコンタクト層を除去して、前記ソース電極およびドレイン電極の間に位置する前記半導体層を露出させ、
前記露出された半導体層を酸処理し、
酸処理後に前記半導体層上に絶縁膜を形成することを含むことを特徴とする表示装置の製造方法。
【請求項１０】
前記酸処理はフッ化水素酸、硫酸および硝酸からなる群より選択される少なくともいずれか一つを用いることを特徴とする、請求項９に記載の表示装置の製造方法。
【請求項１１】
前記酸処理はフッ化水素酸を用いることを特徴とする、請求項１０に記載の表示装置の製造方法。
【請求項１２】
前記フッ化水素酸の濃度は０．００１体積パーセント〜１０体積パーセントであることを特徴とする、請求項１１に記載の表示装置の製造方法。
【請求項１３】
前記酸処理はディッピング（ｄｉｐｐｉｎｇ）法またはスプレー法で行われることを特徴とする、請求項１１に記載の表示装置の製造方法。
【請求項１４】
前記酸処理後に前記半導体層に対して水素プラズマ処理することをさらに含むことを特徴とする、請求項１１に記載の表示装置の製造方法。
【請求項１５】
前記半導体層の形成は、
前記絶縁基板上にアモルファスシリコン層を形成し、
前記アモルファスシリコン層を結晶化することを含むことを特徴とする、請求項１１に記載の表示装置の製造方法。
【請求項１６】
前記絶縁基板上にシリコン酸化物を含むバッファー層を形成することをさらに含み、
前記アモルファスシリコン層は前記バッファー層上に形成されることを特徴とする、請求項１５に記載の表示装置の製造方法。
【請求項１７】
前記絶縁膜上に前記チャンネル領域に対応するゲート電極を形成することをさらに含むことを特徴とする、請求項１５に記載の表示装置の製造方法。
【請求項１８】
前記絶縁膜に前記ドレイン電極を露出させるコンタクトホールを形成し、
前記コンタクトホールを通じて前記ドレイン電極と接続される画素電極を形成することをさらに含むことを特徴とする、請求項１５に記載の表示装置の製造方法。
【請求項１９】
前記画素電極上に有機発光層を形成することをさらに含むことを特徴とする、請求項１８に記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置とその製造方法に係わり、より詳しくは、特性の向上した薄膜トランジスタを含む表示装置とその製造方法に関する。
【背景技術】
【０００２】
最近、既存のブラウン管に代替して液晶表示装置と有機ＥＬ装置（ＯＬＥＤ）のようなフラットパネル表示装置（ｆｌａｔ  ｐａｎｅｌ  ｄｉｓｐｌａｙ）が多く使用されている。
【０００３】
液晶表示装置は薄膜トランジスタが形成されている第１基板、第１基板に対向配置される第２基板、および両基板の間に位置する液晶層を含む。液晶表示装置は第１基板の後方に位置するバックライトユニットをさらに含んでもよい。バックライトユニットから照射された光は液晶層の配列状態に応じて透過量が調節される。液晶層の配列状態は薄膜トランジスタに接続されている画素電極の電圧によって決定される。
【０００４】
有機ＥＬ装置は電子と正孔の供給を受けて光を発光する有機発光層とを含み、低電圧駆動、軽量薄形、広視野角、及び高速応答などの長所によって脚光を浴びている。有機ＥＬ装置も薄膜トランジスタを含み、有機発光層の発光強度は薄膜トランジスタに接続された画素電極から供給を受ける正孔量によって決定される。
【０００５】
このように薄膜トランジスタを用いるフラットパネル表示装置において、薄膜トランジスタの品質は表示品質に大きな影響を与える。しかし、薄膜トランジスタは品質が不均一であったり使用時間が増加することによって性能が低下する問題がある。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従って、本発明の目的は、薄膜トランジスタの特性が向上した表示装置を提供することにある。
【０００７】
本発明の他の目的は、薄膜トランジスタの特性が向上した表示装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の目的は、絶縁基板と絶縁基板上に形成されたシリコンおよびフッ素を含む半導体層と、少なくとも一部が半導体層上に形成されるソース電極と、少なくとも一部が半導体層上に形成されたソース電極とチャンネル領域を介して離隔されているドレイン電極と、半導体層とソース電極の間および半導体層とドレイン電極の間に形成されるオーミックコンタクト層と、半導体層上に形成される絶縁膜とを含む表示装置によって達成される。
【０００９】
半導体層はチャンネル領域において、その周囲より厚さが薄いのが好ましい。
【００１０】
半導体層はポリシリコンを含むのが好ましい。
【００１１】
絶縁膜上に位置しチャンネル領域に対応するゲート電極をさらに含むのが好ましい。
【００１２】
絶縁基板と半導体層の間に位置しシリコン酸化物を含むバッファ層をさらに含むのが好ましい。
【００１３】
絶縁膜には前記ドレイン電極を露出させる接触孔が形成されており、前記接触孔を通じて前記ドレイン電極と接続される画素電極をさらに含むのが好ましい。
【００１４】
前記画素電極上に形成されている有機発光層をさらに含むのが好ましい。
【００１５】
本発明の目的は、絶縁基板と、絶縁基板上に形成されており、シリコンを含む半導体層と、少なくとも一部が半導体層上に形成されるソース電極と、少なくとも一部が半導体層上に形成されており、ソース電極とチャンネル領域を介して離隔されているドレイン電極と、半導体層とソース電極の間および半導体層とドレイン電極の間に形成されるオーミックコンタクト層と、チャンネル領域で半導体層上に形成されており、シリコンおよびフッ素を含む界面層と、界面層上に形成されている絶縁層とを含む表示装置によっても達成される。
【００１６】
本発明の他の目的は、絶縁基板上に半導体層とオーミックコンタクト層を順次に形成し、オーミックコンタクト層上にチャンネル領域を介して互いに離隔されているソース電極およびドレイン電極を形成し、ソース電極およびドレイン電極によって覆われていないオーミックコンタクト層を除去して、ソース電極およびドレイン電極の間に位置する半導体層を露出させ、露出された半導体層を酸処理し、酸処理後に半導体層上に絶縁膜を形成することを含む表示装置の製造方法によっても達成される。
【００１７】
酸処理はフッ化水素酸、硫酸および硝酸からなる群より選択される少なくともいずれか一つを利用するのが好ましい。
【００１８】
酸処理はフッ化水素酸を利用するのがより好ましい。
【００１９】
フッ化水素酸の濃度は０．００１体積パーセント〜１０体積パーセントであるのが好ましい。
【００２０】
酸処理はディッピング（ｄｉｐｐｉｎｇ）法またはスプレー法で行われるのが好ましい。
【００２１】
酸処理後に半導体層に対して水素プラズマ処理することをさらに含むのが好ましい。
【００２２】
半導体層のは、絶縁基板上にアモルファスシリコン層を形成することおよびアモルファスシリコン層を結晶化することを含むのが好ましい。
【００２３】
絶縁基板上にシリコン酸化物を含むバッファー層を形成することをさらに含み、アモルファスシリコン層はバッファー層上に形成されるのが好ましい。
【００２４】
絶縁膜上にチャンネル領域に対応するゲート電極を形成することをさらに含むのが好ましい。
【００２５】
絶縁膜にドレイン電極を露出させるコンタクトホールを形成すること、コンタクトホールを通じてドレイン電極と接続される画素電極を形成することをさらに含むのが好ましい。
【００２６】
画素電極上に有機発光層を形成することをさらに含むのが好ましい。
【発明の効果】
【００２７】
本発明によれば、薄膜トランジスタ特性の向上した表示装置が提供される。また、薄膜トランジスタ特性が向上した表示装置の製造方法が提供される。
【発明を実施するための最良の形態】
【００２８】
以下、添付図面を参照して本発明をさらに詳しく説明する。いろいろな実施形態において同一の構成要素に対しては同一の参照番号を付与し、同一の構成要素については一実施形態で代表的に説明し、他の実施形態では省略される。説明で「上に」または「の上に」は二層（膜）間に他の層（膜）が介されたり介されないことを意味する。
【００２９】
図１は本発明の一実施形態による表示装置の画素に対する等価回路図である。一つの画素には複数の信号線が設けられている。信号線は走査信号を伝達するゲート線（ＧＡＴＥ  ＬＩＮＥ）、データ信号を伝達するデータ線（ＤＡＴＥ  ＬＩＮＥ）、および駆動電圧を伝達する駆動電圧線（ＰＯＷＥＲ  ＳＵＰＰＬＹ  ＬＩＮＥ）を含む。データ線と駆動電圧線は互いに隣接して並んで配置されており、ゲート線はデータ線および駆動電圧線に対して垂直をなして延長されている。各画素は有機発光素子ＬＤ、スイッチング薄膜トランジスタＴｓｗ、駆動薄膜トランジスタＴｄｒ、およびキャパシタＣを含む。
【００３０】
駆動薄膜トランジスタＴｄｒは制御端子、入力端子および出力端子を有し、制御端子はスイッチング薄膜トランジスタＴｓｗに接続されており、入力端子は駆動電圧線に接続され、出力端子は有機発光素子ＬＤに接続される。有機発光素子ＬＤは駆動薄膜トランジスタＴｄｒの出力端子に接続されるアノード（ａｎｏｄｅ）と共通電圧Ｖｃｏｍに接続されているカソード（ｃａｔｈｏｄ）を有する。有機発光素子ＬＤは駆動薄膜トランジスタＴｄｒの出力電流によって強さを異にして発光することによって映像を表示する。駆動薄膜トランジスタＴｄｒの電流は制御端子と出力端子の間にかかる電圧によってその大きさが変わる。
【００３１】
スイッチング薄膜トランジスタＴｓｗも制御端子、入力端子および出力端子を有し、制御端子はゲート線に接続され、入力端子はデータ線に接続され、出力端子は駆動薄膜トランジスタＴｄｒの制御端子に接続される。スイッチング薄膜トランジスタＴｓｗはゲート線に印加される走査信号によってデータ線に印加されるデータ信号を駆動薄膜トランジスタＴｄｒに伝達する。
【００３２】
キャパシタＣは駆動薄膜トランジスタＴｄｒの制御端子と入力端子の間に接続されている。キャパシタＣは駆動薄膜トランジスタＴｄｒの制御端子に入力されるデータ信号を充電し維持する。
【００３３】
以下、本発明の第１実施形態による表示装置１を図２を参照して詳しく説明する。図２では駆動薄膜トランジスタＴｄｒのみ示し、スイッチング薄膜トランジスタＴｓｗは示していない。
【００３４】
ガラス、石英、セラミックまたはプラスチックなどの絶縁性材質を含んで製造された絶縁基板１１０の上にバッファー層１１１が形成されている。バッファー層１１１はシリコン酸化物（ＳｉＯｘ）からなることができ、半導体層１２１の結晶化過程で絶縁基板１１０の不純物が半導体層１２１に流入することを防止する。
【００３５】
バッファー層１１１の上にはポリシリコンを含む半導体層１２１が形成されている。半導体層１２１の上には半導体層１２１を中心に両側に分けられたオーミックコンタクト層１２２が形成される。
【００３６】
オーミックコンタクト層１２２の間の半導体層１２１はチャンネル領域をなし、チャンネル領域の半導体層１２１の上部の界面Ｂにはフッ素が含まれる。チャンネル領域の半導体層１２１はオーミックコンタクト層１２２の下部の半導体層１２１に比べて厚さが薄い。
【００３７】
オーミックコンタクト層１２２はｎ型不純物が高濃度ドーピングされたｎ＋ポリシリコンからなる。
【００３８】
両側に分けられたオーミックコンタクト層１２２の上にはそれぞれソース電極１３１とドレイン電極１３２が形成される。ソース電極１３１とドレイン電極１３２は同時に形成され、金属単一層または金属多重層であってもよい。
【００３９】
ソース電極１３１、ドレイン電極１３２および半導体層１２１の上には第１絶縁膜１４１が形成される。第１絶縁膜１４１はシリコン窒化物（ＳｉＮｘ）等から形成されてもよい。
【００４０】
チャンネル領域に対応する第１絶縁膜１４１の上にはゲート電極１５１が形成される。ゲート電極１５１は金属単一層または金属多重層であってもよい。
【００４１】
ゲート電極１５１および第１絶縁膜１４１の上には第２絶縁膜１６１が形成される。第２絶縁膜１６１は平坦化層ともいい、有機物から形成されてもよい。有機物としてはＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）系、オレフィン系、アクリル樹脂（ａｃｒｙｌｉｃ  ｒｅｓｉｎ）系、ポリイミド（ｐｏｌｙｉｍｉｄｅ）系、フッ素樹脂のうちのいずれか一つを用いてもよい。
【００４２】
第２絶縁膜１６１の上部には透明電極の画素電極１６２が形成される。画素電極１６２はＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）またはＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）などの透明な導電物質から形成される。第１絶縁膜１４１と第２絶縁膜１６１にはドレイン電極１３２を露出させるコンタクトホール１４２が形成されており、画素電極１６２はコンタクトホール１４２を通じてドレイン電極１３２と電気的に接続される。画素電極１６２は陰極（ａｎｏｄｅ）とも呼ばれ、有機層１７０に正孔を供給する。
【００４３】
隣接した画素電極１６２の間には隔壁１６３が形成される。隔壁１６３は各画素電極１６２の間を区分して画素領域を定義する。隔壁１６３はアクリル樹脂、ポリイミド樹脂などの耐熱性、耐溶媒性を有する感光物質やＳｉＯ２、ＴｉＯ２のような無機材料から形成してもよく、有機層と無機層の２層構造も可能である。
【００４４】
隔壁１６３が覆っていない画素電極１６２の上には有機層１７０が形成される。有機層１７０は正孔注入層（ｈｏｌｅ  ｉｎｊｅｃｔｉｎｇ  ｌａｙｅｒ）１７１と有機発光層（ｏｒｇａｎｉｃ  ｌｉｇｈｔ  ｅｍｉｔｔｉｎｇ  ｌａｙｅｒ）１７２からなる。
【００４５】
正孔注入層１７１はポリ（３，４−エチレンジオキシチオフェン）（ＰＥＤＯＴ）とポリスチレンスルホン酸（ＰＳＳ）のような正孔注入物質からなり、これら正孔注入物質を水に混合させて、水状のサスペンション状態でインクジェット法で形成してもよい。
【００４６】
発光層１７２はポリフルオレン誘導体、（ポリ）パラフェニレンビニレン誘導体、ポリフェニレン誘導体、ポリビニルカルバゾール、ポリチオフェン誘導体、またはこれらの高分子材料にペリレン系色素、ロダミン（ｒｈｏｄｅｒｍｉｎｅ）系色素、ルブレン、ペリレン、９，１０−ジフェニルアントラセン、テトラフェニルブタジエン、ナイルレッド（ｎｉｌｅｒｅｄ）、クマリン６、キナクリドンなどをドーピングして用いてもよい。
【００４７】
隔壁１６３および有機発光層１７２の上部には共通電極１８０が位置する。共通電極１８０は陽極（ｃａｔｈｏｄｅ）とも呼ばれ、発光層１７２に電子を供給する。共通電極１８０はカルシウム層とアルミニウム層が積層されて構成されてもよい。
【００４８】
画素電極１６２から伝達された正孔と共通電極１８０から伝達された電子は発光層１７２で結合して励起子（ｅｘｃｉｔｏｎ）になった後、励起子が非活性化していく過程で光を発生させる。
【００４９】
図示していないが、表示装置１は共通電極１８０の保護のための保護層、有機層１７０への水分および空気浸透を防止するための封止部材をさらに含んでもよい。封止部材は密封樹脂と密封カンから形成してもよい。図３Ａ乃至図３Ｈを参照して第１実施形態による表示装置１の製造方法を説明する。
【００５０】
まず、図３Ａのように、絶縁基板１１０の上にバッファー層１１１、アモルファスシリコン半導体層１２１ａおよびアモルファスシリコンオーミックコンタクト層１２２ａを順次に形成する。この状態でアモルファスシリコン半導体層１２１ａとアモルファスシリコンオーミックコンタクト層１２２ａはバッファー層１１１の全体にかけて形成される。
【００５１】
その後、図３Ｂのように、アモルファスシリコン半導体層１２１ａおよびアモルファスシリコンオーミックコンタクト層１２２ａをパターニングした後、熱を加えて結晶化させてポリシリコンからなる半導体層１２１とオーミックコンタクト層１２２を形成する。結晶化によってアモルファスシリコン半導体層１２１ａおよびアモルファスシリコンオーミックコンタクト層１２２ａのアモルファスシリコンは全てポリシリコンに変化する。
【００５２】
結晶化方法としては本実施形態で使用した固相結晶化法以外にレーザー結晶化、急速熱処理法などを用いてもよい。
【００５３】
固相結晶化は、６００℃以下の低温で長時間熱処理して、結晶粒子が大きいポリシリコンを得る方法である。レーザー結晶化はエキシマレーザーアニーリング（ｅｘｃｉｍｅｒ  ｌａｓｅｒ  ａｎｎｅａｌｉｎｇ）および順次に側面固相化（ｓｅｑｕｅｎｔｉａｌ  ｌａｔｅｒａｌ  ｓｏｌｉｄｉｆｉｃａｔｉｏｎ）等するレーザーを利用してポリシリコンを得る方法である。急速熱処理法は低温でアモルファスシリコン形成後に表面を光で急速に熱処理して結晶化する方法である。
【００５４】
他の実施形態ではアモルファスシリコン半導体層１２１ａおよびアモルファスシリコンオーミックコンタクト層１２２ａを先に結晶化した後、パターニングしてもよい。
【００５５】
その次に、図３Ｃに示したように、第１金属層（図示せず）を積層し、パターニングしてソース電極１３１とドレイン電極１３２を形成する。ソース電極１３１とドレイン電極１３２はチャンネル領域を介して互いに分離される。つまり、チャンネル領域ではオーミックコンタクト層１２２が露出されている。
【００５６】
続いて、図３Ｄのように、チャンネル領域のオーミックコンタクト層１２２をエッチングしてオーミックコンタクト層１２２をチャンネル領域の両側に分離させる一方、両側のオーミックコンタクト層１２２の間の半導体層１２１を露出させる。この過程で半導体層１２１の一部もエッチングされて、チャンネル領域の半導体層１２１はオーミックコンタクト層１２２の下部の半導体層１２１より厚さが薄くなる。
【００５７】
オーミックコンタクト層１２２のエッチングはプラズマを利用して行われ、プラズマによってチャンネル領域の半導体層１２１の表面が損傷する。つまり、シリコン−シリコン結合、シリコン−水素結合が破壊されて、非結合サイトを有する不安定なシリコン原子が生じ、アモルファス化も発生する。不安定なシリコン原子はいろいろな汚染要因によって不純物と結合したり不安定な状態のまま残って薄膜トランジスタの性能、安定性および信頼性を低下させる。
【００５８】
オーミックコンタクト層１２２のエッチングにはＣＦ４およびＳＦ６ガスを使用してもよく、この過程ではフッ素原子が半導体層１２１に導入される速度より半導体層１２１がエッチングされる速度が速いため、フッ素原子は半導体層１２１に導入されない。
【００５９】
薄膜トランジスタＴにおいて、ゲート電極１５１に電圧が印加されると、半導体層１２１に正常な電流パス（ｃｕｒｒｅｎｔ  ｐａｔｈ）が形成されなければならない。しかし、不安定なシリコンがある場合、電流が不安定なシリコンにトラッピングされて正常なＩｏｎ／Ｉｏｆｆ特性を実現できず、リーク電流（ｌｅａｋａｇｅ  ｃｕｒｒｅｎｔ）にも悪影響を与える。
【００６０】
図３Ｅはこのような不安定なシリコン原子を除去するために露出された半導体層１２１を酸処理した状態を示す。
【００６１】
酸処理は露出された半導体層１２１をフッ化水素酸（ｈｙｄｒｏｆｌｕｏｒｉｃ  ａｃｉｄ）にディッピングして行われる。フッ化水素酸の濃度は０．００１体積パーセント〜１０体積パーセントであってもよく、処理時間は数十秒〜数十分であってもよい。フッ化水素酸の濃度が０．０００１体積パーセントより小さければ処理時間が過度にかかり、フッ化水素酸の濃度が１０体積パーセントより多ければ絶縁基板１１０等が損傷されることがある。
【００６２】
酸処理の効率を高めるために常圧以上で酸処理を行ったり、温度を常温以上にあげた状態で酸処理を行ってもよい。
【００６３】
酸処理によって、露出された半導体層１２１の表面はポリッシングされ、表面の不安定であったりアモルファス化されたシリコン原子がエッチングされて除去される。
【００６４】
酸処理によるエッチング速度は分当り約４ｎｍ程度であってもよく、これによって半導体層１２１の厚さは多少減少する。酸処理過程でフッ化水素酸のフッ素が半導体層１２１にドーピングされて、フッ素を含む界面Ｂが形成される。一方、チャンネル領域に隣接したオーミックコンタクト層１２２にもフッ素がドーピングされる。
【００６５】
他の実施形態では硝酸または硫酸を用いてチャンネル領域の半導体層１２１をポリッシングしてもよく、ディッピング法の代わりにスプレー法を用いてもよい。
【００６６】
その後、半導体層１２１を水素プラズマ処理し、これは半導体層１２１と第１絶縁膜１４１との接着特性を向上させるためである。
【００６７】
続いて、図３Ｆのように、第１絶縁膜１４１とゲート電極１５１を形成する。第１絶縁膜１４１はシリコン窒化物を化学気相蒸着（ＣＶＤ）法によって蒸着させて形成してもよい。ゲート電極１５１は第２金属層（図示せず）を積層し、パターニングして形成し、チャンネル領域に対応するように形成される。
【００６８】
続いて、図３Ｇのように、第２絶縁膜１６１、画素電極１６２、および隔壁１６３を形成する。有機物からなる第２絶縁膜１６１はスピンコーティング、スリットコーティング、スクリーンプリンティングなどの方法で形成されてもよい。第２絶縁膜１６１を形成するときにドレイン電極１３２を露出させるコンタクトホール１４２を形成する。
【００６９】
画素電極１６２はＩＴＯまたはＩＺＯ膜を蒸着しフォトリソグラフィエッチングをして形成する。画素電極１６２の形成後、上面に隔壁物質層を形成し露光して隔壁１６３を形成する。隔壁物質層は感光性物質からなっており、スリットコーティングまたはスピンコーティングなどの方法で形成されてもよい。
【００７０】
その後、図３Ｈに示したように、正孔注入層１７１を形成するために正孔注入物質を含む高分子溶液の正孔注入溶液１７１ａを画素電極１６２の上にインクジェット法を用いてドロッピングする。正孔注入溶液１７１ａを乾燥すると正孔注入層１７１が形成される。その後、正孔注入層１７１と類似した方法で発光層１７２を形成し、その上面に共通電極１８０を形成すると、図２に示した表示装置１が完成する。
【００７１】
以上で説明した第１実施形態による表示装置１は酸処理によって薄膜トランジスタの特性が向上する。酸処理による薄膜トランジスタの特性向上を図４乃至図７Ｂを参照して説明する。
【００７２】
図４は図２のＡ−Ａ線におけるフッ素濃度(ＣＯＮＣＥＮＴＲＡＴＩＯＮ  ＯＦ  ＦＬＵＯＲＩＮＥ）を示した図面であり、第１絶縁膜（ＦＩＲＳＴ  ＩＮＳＵＬＡＴＩＮＧ  ＬＡＹＥＲ）１４１、半導体層（ＳＥＭＩ  ＣＯＮＤＵＣＴＯＲ  ＬＡＹＥＲ）１２１およびバッファー層（ＢＵＦＦＥＲ  ＬＡＹＥＲ）１１１でのフッ素濃度を順次に示す。図４の（ａ）は１２０秒間フッ化水素酸を用いて酸処理した場合、（ｂ）は６０秒間フッ化水素酸を用いて酸処理した場合、（ｃ）は６０秒間フッ化水素酸を用いて酸処理した後に酸素プラズマを用いて洗浄した場合、（ｄ）はフッ化水素酸処理せずに純水（ｄｅｉｏｎｉｚｅｄ  ｗａｔｅｒ）を用いて洗浄した場合である。
【００７３】
フッ素濃度の測定はＳＩＭＳ（ｓｅｃｏｎｄａｒｙ  ｉｏｎ  ｍａｓｓ  ｓｐｅｃｔｒｏｍｅｔｒｙ）を利用した。
【００７４】
図４を見ると、純水（ｄｅｉｏｎｉｚｅｄ  ｗａｔｅｒ）のみを用いた（ｄ）の場合にはすべての位置でフッ素が実質的に検出されなかった。反面、酸処理した（ａ）、（ｂ）、（ｃ）の場合には全て半導体層１２１の上部にフッ素が含まれており、フッ素濃度は酸処理時間に従って増加することが分かる。第１絶縁膜１４１の下部にもフッ素が一部含まれており、これは半導体層１２１のフッ素が拡散されたものである。
【００７５】
図５は第１絶縁膜１４１の形成速度を速くした第１の場合（ＧＨ）と形成速度を遅くした第２の場合（ＧＬ）のそれぞれに対してフッ化水素酸処理の有無によるＩｏｎ／Ｉｏｆｆ特性を示したものである。第１絶縁膜１４１の形成速度が速ければ密度の低いシリコン窒化物層が形成され、形成速度が遅ければ密度の高いシリコン窒化物層が形成される。
【００７６】
第１の場合（ＧＨ）と第２の場合（ＧＬ）ともフッ化水素酸処理と関係なくＩｏｆｆの値は大きな変化がない。しかし、第１の場合（ＧＨ）と第２の場合（ＧＬ）ともフッ化水素酸処理によってＩｏｎの値は増加した。したがって、第１絶縁膜１４１の形成条件に関係なくフッ化水素酸処理によってＩｏｎ／Ｉｏｆｆ特性が向上することが分かる。
【００７７】
図６はフッ化水素酸処理と水素プラズマ処理による薄膜トランジスタのＶｔｈシフト（ＳＨＩＦＴ）特性変化を示す。
【００７８】
第１の場合（ＣＡＳＥ  １）はフッ化水素酸処理を行わず、オーミックコンタクト層１２２のエッチング後に露出された半導体層１２１に対して水素プラズマ処理のみを行ったものである。第２の場合（ＣＡＳＥ  ２）はフッ化水素酸処理を行わず、オーミックコンタクト層１２２のエッチング前および第１絶縁膜１４１の形成中に水素プラズマ処理を追加的に実施したものである。第３の場合（ＣＡＳＥ  ３）はフッ化水素酸処理を行ったものである。
【００７９】
第２の場合は水素プラズマ処理程度と水素プラズマ処理の時期が異なるいろいろな実験を含み、第３の場合は水素プラズマ処理条件が異なるいろいろな実験を含む。フッ化水素酸処理を行わなかった第１の場合および第２の場合には水素プラズマ処理に関係なく時間に従ってＶｔｈが増加して、薄膜トランジスタ品質が低下することが分かる。反面、フッ化水素酸処理を行った第３の場合には水素プラズマ処理に関係なく一定のＶｔｈを示す。
【００８０】
フッ化水素酸処理する場合、Ｖｔｈが０．２Ｖ移動するのに５０，０００時間以上を確保できる反面、フッ化水素酸処理を行わない場合には数千時間内にＶｔｈが０．２Ｖ移動する。
【００８１】
図７Ａおよび図７Ｂは酸処理程度による薄膜トランジスタ特性変化を説明するための図面である。図７Ａおよび図７Ｂでは同一の条件に形成されたいろいろな薄膜トランジスタに対してゲート電極とソース電極の電圧差ＶＧＳによるドレイン電極とソース電極の電流量ＩＤＳを調査したものである。
【００８２】
図７Ａはディッピング法で６０秒間フッ化水素酸処理（ＡＣＩＤ  ＴＲＥＡＴＭＥＮＴ）した場合であり、図７Ｂはディッピング法で１２０秒間２回フッ化水素酸処理した場合である。フッ化水素酸処理時間が増加した場合、薄膜トランジスタの特性が均一になることが分かる。
【００８３】
以上で説明したように、露出された半導体層１２１に対する酸処理によって品質が均一で特性に優れた薄膜トランジスタＴを得ることができる。一方、第１実施形態で例示した有機層１７０はインクジェットのようなウェット法式で形成されたものであるが、他の実施形態では有機層１７０が熱蒸着のようなドライ法式で形成されてもよい。有機層１７０が乾式法で形成される場合には、正孔輸送層、電子輸送層、電子注入層などがさらに形成されてもよく、有機発光層１７２以外の薄膜は絶縁基板１１０の全面にかけて形成されてもよい。有機層１７０は正孔注入層、正孔輸送層、有機発光層、電子輸送層、電子注入層の順に形成される。
【００８４】
正孔注入層および正孔輸送層は強い蛍光を有するアミン（ａｍｉｎｅ）誘導体、例えば、トリフェニルジアミン誘導体、スチリルアミン誘導体、芳香族縮合環を有するアミン誘導体を用いてもよい。
【００８５】
電子輸送層としてはキノリン（ｑｕｉｎｏｌｉｎｅ）誘導体、特にアルミニウムトリス（８−ヒドロキシキノリン）（ａｌｕｍｉｎｕｍ  ｔｒｉｓ（８−ｈｙｄｒｏｘｙｑｕｉｎｏｌｉｎｅ）、Ａｌｑ３）を用いてもよい。また、フェニルアントラセン（ｐｈｅｎｙｌ  ａｎｔｈｒａｃｅｎｅ）誘導体、テトラアリルエテン誘導体も用いてもよい。
【００８６】
他の実施形態では有機層がドライ法式で形成され、有機発光層が白色光を発光する。ボトム−エミッションの場合、有機発光層と絶縁基板の間にカラーフィルタを形成して白色光に色を付与してもよい。トップ−エミッションの場合には共通電極の上部にカラーフィルタを形成して白色光に色を付与する。
【００８７】
図８を参照して第２の実施形態による表示装置２を説明する。
【００８８】
表示装置２はゲート電極１５１が半導体層１２１の下部に位置し、バッファー層１１１は形成されていない。第２実施形態による表示装置２もフッ素処理によってフッ素を含む半導体層１２１によって薄膜トランジスタの品質が向上する。絶縁膜１４３、１４４はシリコン窒化物から形成されてもよい。
【００８９】
図９を参照して第３実施形態による表示装置３を説明する。
【００９０】
表示装置３の半導体層１２１はアモルファスシリコンからなる。アモルファスシリコンの場合にもフッ化水素酸処理によって半導体層１２１がフッ素を含み、薄膜トランジスタの特性が向上する。
【００９１】
図１０を参照して第４の実施形態による表示装置４を説明する。
【００９２】
第４実施形態による表示装置４は液晶表示装置として薄膜トランジスタＴが形成される第１基板１００、第１基板１００に対向配置される第２基板２００、および両基板１００、および２００の間に位置する液晶層３００を含む。第２基板２００を見ると、絶縁基板２１０の上に格子形状のブラックマトリックス２２０が形成される。ブラックマトリックス２２０はブラック顔料を含む有機物で形成されてもよく、第１基板１００の薄膜トランジスタＴと配線（図示せず）と対応するように形成される。
【００９３】
ブラックマトリックス２２０の間にはカラーフィルター２３０が形成される。カラーフィルタ２３０は有機物からなっており互いに異なる色を有する複数のサブ層を含む。ブラックマトリックス２２０とカラーフィルタ層２３０の上部にはオーバーコート層２４０と透明な導電物質からなる共通電極２５０が形成される。
【００９４】
両基板１００、２００の間に位置した液晶層３００は画素電極１６１と共通電極２５０が形成する電界によってその配列状態が決定される。たとえ本発明のいくつかの実施形態を図示して説明したが、本発明の属する技術分野における通常の知識を有する当業者であれば、本発明の原則や精神から外れずに本実施形態を変形できることが分かる。
【図面の簡単な説明】
【００９５】
【図１】本発明の第１実施形態による表示装置の画素に対する等価回路図である。
【図２】本発明の第１実施形態による表示装置の断面図である。
【図３Ａ】本発明の第１実施形態による表示装置の製造方法を説明するための図面である。
【図３Ｂ】本発明の第１実施形態による表示装置の製造方法を説明するための図面である。
【図３Ｃ】本発明の第１実施形態による表示装置の製造方法を説明するための図面である。
【図３Ｄ】本発明の第１実施形態による表示装置の製造方法を説明するための図面である。
【図３Ｅ】本発明の第１実施形態による表示装置の製造方法を説明するための図面である。
【図３Ｆ】本発明の第１実施形態による表示装置の製造方法を説明するための図面である。
【図３Ｇ】本発明の第１実施形態による表示装置の製造方法を説明するための図面である。
【図３Ｈ】本発明の第１実施形態による表示装置の製造方法を説明するための図面である。
【図４】図２のＡ−Ａ線におけるフッ素濃度を示すグラフである。
【図５】酸処理による薄膜トランジスタ特性変化を説明するためのグラフである。
【図６】酸処理と水素プラズマ処理による薄膜トランジスタ特性変化を説明するためのグラフである。
【図７Ａ】酸処理程度による薄膜トランジスタ特性変化を説明するための図面である。
【図７Ｂ】酸処理程度による薄膜トランジスタ特性変化を説明するための図面である。
【図８】本発明の第２実施形態による表示装置の断面図である。
【図９】本発明の第３実施形態による表示装置の断面図である。
【図１０】本発明の第４実施形態による表示装置の断面図である。
【符号の説明】
【００９６】
１１０      絶縁基板
１１１      バッファー層
１２１      半導体層
１２２      オーミックコンタクト層
１３１      ソース電極
１３２      ドレイン電極
１４１      第１絶縁膜
１５１      ゲート電極
１６１      第２絶縁膜
１６２      画素電極
１６３      隔壁
１７２      有機発光層
１８０      共通電極
【図１】
2008047862.tif 000003
【図２】
2008047862.tif 000004
【図３Ａ】
2008047862.tif 000005
【図３Ｂ】
2008047862.tif 000006
【図３Ｃ】
2008047862.tif 000007
【図３Ｄ】
2008047862.tif 000008
【図３Ｅ】
2008047862.tif 000009
【図３Ｆ】
2008047862.tif 000010
【図３Ｇ】
2008047862.tif 000011
【図３Ｈ】
2008047862.tif 000012
【図４】
2008047862.tif 000013
【図５】
2008047862.tif 000014
【図６】
2008047862.tif 000015
【図７Ａ】
2008047862.tif 000016
【図７Ｂ】
2008047862.tif 000017
【図８】
2008047862.tif 000018
【図９】
2008047862.tif 000019
【図１０】
2008047862.tif 000020