(57)【要約】【課題】外部リセット信号が不要なトランスインピーダンスアンプ及びトランスインピーダンスアンプの制御方法を提供する。【解決手段】第１のトランスインビーダンスアンプコア回路１１と、第２のトランスインピーダンスアンプコア回路１２と、中間段バッファ回路１３と、該中間段バッファ回路１３から出力された差動出力信号を比較入力電圧とし、該比較入力電圧に基づき利得切替信号を出力する利得切替判断回路１５とを備えるトランスインピーダンスアンプ１０であって、前記第１及び第２のトランスインピーダンスアンプコア回路１１，１２は前記利得切替信号２１に基づき利得を切り替える利得切替回路をそれぞれ備え、前記利得切替判断回路１５はヒステリシス比較器１６を備え、前記ヒステリシス比較器１６は複数の閾値電圧に基づき前記利得切替回路に利得を切り替えさせた。【選択図】図１
2008236455.tif 000002
【特許請求の範囲】
【請求項１】
入力端子に入力された電流を所望の利得で増幅し電圧信号として出力する第１のトランスインビーダンスアンプコア回路と、
入力端子が開放された第２のトランスインピーダンスアンプコア回路と、
前記第１及び第２のトランスインピーダンスアンブコア回路からの出力信号を差動増幅して出力する中間段バッファ回路と、
該中間段バッファ回路から出力された差動出力信号を比較入力電圧とし、該比較入力電圧に基づき前記第１及び第２のトランスインピーダンスアンプコア回路の利得を切り替える利得切替信号を出力する利得切替判断回路と
を備えるトランスインピーダンスアンプであって、
前記第１及び第２のトランスインピーダンスアンプコア回路は前記利得切替信号に基づき利得を切り替える利得切替回路をそれぞれ備え、
前記利得切替判断回路はヒステリシス比較器を備え、
前記ヒステリシス比較器は複数の閾値電圧に基づき前記利得切替回路に前記第１及び第２のトランスインピーダンスアンプコア回路の利得を切り替えさせる
ことを特徴とするトランスインピーダンスアンプ。
【請求項２】
入力端子に入力された電流を所望の利得で増幅し電圧信号として出力する第１のトランスインピーダンスアンプコア回路と、
該第１のトランスインピーダンスアンプコア回路と同じ構成で入力端子が開放された第２のトランスインピーダンスアンプコア回路と、
前記第１及び第２のトランスインピーダンスアンプコア回路からの出力信号を差動増幅して出力する中間段バッファ回路と、
該中間段バッファ回路から出力された差動出力信号を比較入力電圧として該比較入力電圧に基づき前記第１及び第２のトランスインピーダンスアンプコア回路の利得を切り替える利得切替信号を出力する利得切替判断回路と
を備えるトランスインピーダンスアンプにおいて、
前記第１及び第２のトランスインピーダンスアンプコア回路は前記利得切替信号に基づき利得を切り替える利得切替回路をそれぞれ備え、
前記利得切替判断回路はヒステリシス比較器を備え、
該ヒステリシス比較器は、
前記比較入力電圧が前記ヒステリシス比較器の高い方の閾値電圧を上回る場合に前記利得切替信号を出力することによって前記第１及び第２のトランスインピーダンスアンプコア回路の利得を低く切り替え、
前記比較入力電圧が前記ヒステリシス比較器の低い方の閾値電圧を下回る場合に前記利得切替信号を出力することによって前記第１及び第２のトランスインピーダンスアンプコア回路の利得を高く切り替える
ことを特徴とするトランスインピーダンスアンプ。
【請求項３】
入力端子に入力された電流を所望の利得で増幅し電圧信号として出力する第１のトランスインビーダンスアンプコア回路と、
入力端子が開放された第２のトランスインピーダンスアンプコア回路と、
前記第１及び第２のトランスインピーダンスアンブコア回路からの出力信号を差動増幅して出力する中間段バッファ回路と、
該中間段バッファ回路から出力された差動出力信号を比較入力電圧とし、該比較入力電圧に基づき前記第１及び第２のトランスインピーダンスアンプコア回路の利得を切り替える利得切替信号を出力する利得切替判断回路と
を備えるトランスインピーダンスアンプであって、
前記第１及び第２のトランスインピーダンスアンプコア回路は前記利得切替信号に基づき利得を切り替える利得切替回路をそれぞれ備え、
前記利得切換判断回路は第１のヒステリシス比較器と第２のヒステリシス比較器とを備え、
入力信号として前記比較入力電圧が前記第１のヒステリシス比較器と前記第２のヒステリシス比較器とに並列に入力し、該第２のヒステリシス比較器の出力が前記第１のヒステリシス比較器の利得判定を保持するための信号として該第１のヒステリシス比較器に入力するものであって、
前記第１のヒステリシス比較器は複数の閾値電圧に基づいて前記第１及び第２のトランスインピーダンスアンプコア回路の利得を変化させ、
前記第２のヒステリシス比較器は複数の閾値電圧に基づいて前記第１のヒステリシス比較器の利得判定を保持する
ことを特徴とするトランスインピーダンスアンプ。
【請求項４】
請求項３に記載のトランスインピーダンスアンプにおいて、
前記利得切換判断回路は遅延回路を備え、
前記第２のヒステリシス比較器の出力は前記遅延回路を介して前記第１のヒステリシス比較器に入力する
ことを特徴とするトランスインピーダンスアンプ。
【請求項５】
請求項３又は請求項４に記載のトランスインピーダンスアンプにおいて、
前記第１のヒステリシス比較器は高い閾値電圧と低い閾値電圧を有し、
前記第２のヒステリシス比較器は高い閾値電圧と低い閾値電圧を有し、
前記第２のヒステリシス比較器の高い閾値電圧が前記第１のヒステリシス比較器の高い閾値電圧よりも低い
ことを特徴とするトランスインピーダンスアンプ。
【請求項６】
請求項２に記載のトランスインピーダンスアンプにおいて、
前記利得切替判断回路は第１のヒステリシス比較器と第２のヒステリシス比較器とを備え、
前記第１のヒステリシス比較器は、
前記比較入力電圧が前記第１のヒステリシス比較器の高い方の閾値電圧を上回る場合に前記利得切替信号を出力することによって前記第１及び第２のトランスインピーダンスアンプコア回路の利得を低く切り替え、
前記比較入力電圧が前記第１のヒステリシス比較器の低い方の閾値電圧を下回る場合に前記利得切替信号を出力することによって前記第１及び第２のトランスインピーダンスアンプコア回路の利得を高く切り替え、
前記第２のヒステリシス比較器における高い方の閾値電圧は、前記第１のヒステリシス比較器における高い方の閾値電圧よりも低く、
前記比較入力電圧が前記第２のヒステリシス比較器の高い方の閾値電圧を上回る場合に前記利得固定信号を出力して前記第１及び第２のトランスインピーダンスアンプコア回路の利得切替動作を禁止して利得を固定し、
前記第２のヒステリシス比較器における低い方の閾値電圧が前記第１のヒステリシス比較器における低い方の閾値電圧と等しく、前記比較入力電圧が前記第２のヒステリシス比較器の低い方の閾値電圧を下回る場合に利得切替許可信号を出力して前記第１及び第２のトランスインピーダンスアンプコア回路の利得切替動作を可能な状態にする
ことを特徴とするトランスインピーダンスアンプ。
【請求項７】
入力端子に入力された電流を所望の利得で増幅し電圧信号として出力する第１のトランスインビーダンスアンプコア回路と、
入力端子が開放された第２のトランスインピーダンスアンプコア回路と、
前記第１及び第２のトランスインピーダンスアンブコア回路からの出力信号を差動増幅して出力する中間段バッファ回路と、
該中間段バッファ回路から出力された差動出力信号を比較入力電圧とし、該比較入力電圧に基づき前記第１及び第２のトランスインピーダンスアンプコア回路の利得を切り替える利得切替信号を出力する利得切替判断回路と
を備えるトランスインピーダンスアンプの制御方法であって、
複数の閾値電圧に基づき前記第１及び第２のトランスインピーダンスアンプコア回路の利得を切り替える
ことを特徴とするトランスインピーダンスアンプの制御方法。
【請求項８】
入力端子に入力された電流を所望の利得で増幅し電圧信号として出力する第１のトランスインピーダンスアンプコア回路と、
該第１のトランスインピーダンスアンプコア回路と同じ構成で入力端子が開放された第２のトランスインピーダンスアンプコア回路と、
前記第１及び第２のトランスインピーダンスアンプコア回路からの出力信号を差動増幅して出力する中間段バッファ回路と、
該中間段バッファ回路から出力された差動出力信号を比較入力電圧として該比較入力電圧に基づき前記第１及び第２のトランスインピーダンスアンプコア回路の利得を切り替える利得切替信号を出力する利得切替判断回路と
を備えるトランスインピーダンスアンプの制御方法において、
前記比較入力電圧について高い閾値電圧と低い閾値電圧とを設定し、
前記比較入力電圧が高い方の閾値電圧を上回る場合に前記利得切替信号を出力することによって前記第１及び第２のトランスインピーダンスアンプコア回路の利得を低く切り替え、
前記比較入力電圧が低い方の閾値電圧を下回る場合に前記利得切替信号を出力することによって前記第１及び第２のトランスインピーダンスアンプコア回路の利得を高く切り替える
ことを特徴とするトランスインピーダンスアンプの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランスインピーダンスアンプ及びトランスインピーダンスアンプの制御方法に関する。
【背景技術】
【０００２】
高速データ伝送を可能とする光伝送システム、光インターコネクション、パッシブオプティカルネットワーク（Ｐａｓｓｉｖｅ  Ｏｐｔｉｃａｌ  Ｎｅｔｗｏｒｋ：ＰＯＮ）システム等の光伝送装置における、光信号を電気信号に変換する光受信回路ではトランスインピーダンスアンプ（Ｔｒａｎｓ  Ｉｍｐｅｄａｎｃｅ  Ａｍｐｌｉｆｉｅｒ：ＴＩＡ）が用いられる。ＴＩＡは、受信した光信号を受光素子により光電気変換して得られた入力電流Ｉinを入力とし、帰還抵抗の値に比例するインピーダンス変換利得によって、出力電圧Ｖoutに変換して出力する。
【０００３】
ＰＯＮシステムを例に説明すると、各加入者側装置（Ｏｐｔｉｃａｌ  Ｎｅｔｗｏｒｋ  Ｕｎｉｔ：ＯＮＵ）から局側装置（Ｏｐｔｉｃａｌ  Ｌｉｎｅ  Ｔｅｒｍｉｎａｌ：ＯＬＴ）への上りパケットデータは、それぞれの経路の違いにより、異なるパワーでＯＬＴに到達する。このため、ＯＬＴの光受信回路で用いられるＴＩＡには広いダイナミックレンジが要求される。
【０００４】
一般にＴＩＡでは、入力電流Ｉinが大きくなると出力電圧Ｖoutの振幅が飽和し波形歪が生じる。従来のＴＩＡは、高感度と広ダイナミックレンジ特性を両立させるために、入力電流Ｉinが大きくなった場合に帰還抵抗の値を小さくしてインピーダンス変換利得を下げることによって、大電流入力時も歪の少ない出力電圧Ｖoutを得るようにしている。
【０００５】
一方でＰＯＮシステムの上り通信において、ユーザ毎に固有のデータ送信時間を割り当てるＴＤＭＡ（Ｔｉｍｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）方式が用いられる場合は、あるＯＮＵがパケットを送出している間は、衝突回避のため他のＯＮＵはパケットを送出できない。
【０００６】
各パケット間の時間は、光受信器のセットアップやクロック抽出などに用いられる。伝送効率を高めるには、パケット間の時間を短くする必要がある。以上より、ＴＩＡの利得を瞬時に切り替えることによって、高感度受信、広ダイナミックレンジ、高伝送効率を同時に実現することが要求される。
【０００７】
次に、従来技術を説明する。図１８は従来のバーストＴＩＡ３０の機能ブロック図である。図１８に示すように、ＴＩＡ３０は第１のＴＩＡコア回路３１、第２のＴＩＡコア回路３２、緩衝増幅器３３、出力増幅器３４、信号レベル検出器３５から構成される。第１及び第２のＴＩＡコア回路３１，３２は２つの帰還抵抗値の間で切り替わって動作する。
【０００８】
すなわち、入力信号レベルが低い時は高い帰還抵抗で動作し、入力信号レベルが高い時は低い帰還抵抗に切り替わって動作することにより、広い入力範囲で歪みなく信号を増幅することを実現していた。利得切替の際には、信号レベル検出器３５が入力レベルを検出し、ある一定レベルの信号が入力されたと判定される場合に低帰還抵抗に切り替える。
【０００９】
従来技術における信号レベル検出器３５の動作について詳細に説明する。図１９は従来の信号レベル検出器３５の構成図である。図１９に示すように、信号レベル検出器３５はヒステリシス比較器３６を備える。ＴＩＡ３０を構成する緩衝増幅器出力が信号レベル検出器３５のヒステリシス比較器３６に入力される。
【００１０】
図２０は従来の信号レベル検出器３５の入出力特性を示した図である。図２０に示すように、ヒステリシス比較器３６は２つの閾値レベル、Ｖth_LとＶth_Hを備えるが、従来技術においては前記２つの閾値レベルのうちＶth_Hの１つしか実際には利用しない。ヒステリシス比較器入力のベースラインは２つの閾値レベルの中間に位置するように設計される。
【００１１】
ヒステリシス比較器入力のベースラインとは、ＴＩＡ３０への入力信号が存在しない時のＴＩＡ出力レベルや、信号の「０」レベルに相当する。入力信号レベルがＶth_Hを超える時にヒステリシス比較器出力は「Ｈ」に変化し、第１及び第２のＴＩＡコア回路３１，３２に利得切替信号を出力し、その帰還抵抗を低く切り替えていた。
【００１２】
このような特性のヒステリシス比較器３６において、一旦「Ｈ」に切り替わると、そのＴＩＡ出力をヒステリシス比較器３６に入力している限りは「Ｌ」に戻すことが出来ないため、外部からリセット信号３７をヒステリシス比較器３６に与えることによって、「Ｌ」に初期化していた。
【００１３】
図２１は従来のＴＩＡ３０全体の利得切替動作を説明するタイムチャート図である。図２１に示すように、ＴＩＡ３０に大振幅の入力信号１が入力されていて、ＴＩＡ３０が低い帰還抵抗で動作している場合を考える。この時、ＴＩＡ３０が低利得モードで動作しているためにその出力は振幅が小さく、緩衝増幅器出力、すなわち信号レベル検出器３５への入力振幅も小さく、Ｖth_H以下である。ヒステリシス比較器出力は、「Ｈ」である。
【００１４】
第１の入力信号を受信し終わると、ＴＩＡ３０は外部からリセット信号３７を受信し、ヒステリシス比較器出力は「Ｌ」に、ＴＩＡ３０の帰還抵抗はある一定の遅延τの後に「Ｈ」に、それぞれ初期化される。続いて、大振幅の第２の入力信号がＴＩＡ３０に入力される。この第２の入力信号も、第１の入力信号と同様に振幅が大きいためにＴＩＡ３０は低帰還抵抗で動作するのが望ましい。第２の入力信号が入力される直前に外部リセット信号３７によってＴＩＡ３０が初期化されているために、ＴＩＡ３０は高帰還抵抗で動作している。
【００１５】
そのため緩衝増幅器出力振幅、ヒステリシス比較器３６への入力振幅も大きく、その閾値Ｖth_Hを超えると、ヒステリシス比較器出力が「Ｈ」に変化し、利得切替信号３８が出力されて一定の遅延τの後に第１及び第２のＴＩＡコア回路３１，３２を低帰還抵抗に切り替える。以上の仕組みによってＴＩＡ３０は入力信号強度に応じてその利得を切り替え、広い範囲の入力信号強度にわたって歪みなく信号を増幅することを実現している。以上に述べたような従来技術の一例が下記特許文献１に開示されている。
【００１６】
【特許文献１】特開２００６−３１１０３３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかしながら、上述した従来のトランスインピーダンスアンプ３０では、外部リセット信号３７という特殊な信号が必要なために周辺との相互接続性が損なわれること、回路構成が複雑になること、外部リセット信号３７が主信号に対しての雑音源として振舞うことによって、受信特性を低下させるという問題があった。
【００１８】
以上のことから、本発明は、外部リセット信号が不要なトランスインピーダンスアンプ及びトランスインピーダンスアンプの制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１９】
上記の課題を解決するための第１の発明（請求項１に対応）に係るトランスインピーダンスアンプは、
入力端子に入力された電流を所望の利得で増幅し電圧信号として出力する第１のトランスインビーダンスアンプコア回路と、
入力端子が開放された第２のトランスインピーダンスアンプコア回路と、
前記第１及び第２のトランスインピーダンスアンブコア回路からの出力信号を差動増幅して出力する中間段バッファ回路と、
該中間段バッファ回路から出力された差動出力信号を比較入力電圧とし、該比較入力電圧に基づき前記第１及び第２のトランスインピーダンスアンプコア回路の利得を切り替える利得切替信号を出力する利得切替判断回路と
を備えるトランスインピーダンスアンプであって、
前記第１及び第２のトランスインピーダンスアンプコア回路は前記利得切替信号に基づき利得を切り替える利得切替回路をそれぞれ備え、
前記利得切替判断回路はヒステリシス比較器を備え、
前記ヒステリシス比較器は複数の閾値電圧に基づき前記利得切替回路に前記第１及び第２のトランスインピーダンスアンプコア回路の利得を切り替えさせる
ことを特徴とする。
【００２０】
上記の課題を解決するための第２の発明（請求項２に対応）に係るトランスインピーダンスアンプは、
入力端子に入力された電流を所望の利得で増幅し電圧信号として出力する第１のトランスインピーダンスアンプコア回路と、
該第１のトランスインピーダンスアンプコア回路と同じ構成で入力端子が開放された第２のトランスインピーダンスアンプコア回路と、
前記第１及び第２のトランスインピーダンスアンプコア回路からの出力信号を差動増幅して出力する中間段バッファ回路と、
該中間段バッファ回路から出力された差動出力信号を比較入力電圧として該比較入力電圧に基づき前記第１及び第２のトランスインピーダンスアンプコア回路の利得を切り替える利得切替信号を出力する利得切替判断回路と
を備えるトランスインピーダンスアンプにおいて、
前記第１及び第２のトランスインピーダンスアンプコア回路は前記利得切替信号に基づき利得を切り替える利得切替回路をそれぞれ備え、
前記利得切替判断回路はヒステリシス比較器を備え、
該ヒステリシス比較器は、
前記比較入力電圧が前記ヒステリシス比較器の高い方の閾値電圧を上回る場合に前記利得切替信号を出力することによって前記第１及び第２のトランスインピーダンスアンプコア回路の利得を低く切り替え、
前記比較入力電圧が前記ヒステリシス比較器の低い方の閾値電圧を下回る場合に前記利得切替信号を出力することによって前記第１及び第２のトランスインピーダンスアンプコア回路の利得を高く切り替える
ことを特徴とする。
【００２１】
上記の課題を解決するための第３の発明（請求項３に対応）に係るトランスインピーダンスアンプは、
入力端子に入力された電流を所望の利得で増幅し電圧信号として出力する第１のトランスインビーダンスアンプコア回路と、
入力端子が開放された第２のトランスインピーダンスアンプコア回路と、
前記第１及び第２のトランスインピーダンスアンブコア回路からの出力信号を差動増幅して出力する中間段バッファ回路と、
該中間段バッファ回路から出力された差動出力信号を比較入力電圧とし、該比較入力電圧に基づき前記第１及び第２のトランスインピーダンスアンプコア回路の利得を切り替える利得切替信号を出力する利得切替判断回路と
を備えるトランスインピーダンスアンプであって、
前記第１及び第２のトランスインピーダンスアンプコア回路は前記利得切替信号に基づき利得を切り替える利得切替回路をそれぞれ備え、
前記利得切換判断回路は第１のヒステリシス比較器と第２のヒステリシス比較器とを備え、
入力信号として前記比較入力電圧が前記第１のヒステリシス比較器と前記第２のヒステリシス比較器とに並列に入力し、該第２のヒステリシス比較器の出力が前記第１のヒステリシス比較器の利得判定を保持するための信号として該第１のヒステリシス比較器に入力するものであって、
前記第１のヒステリシス比較器は複数の閾値電圧に基づいて前記第１及び第２のトランスインピーダンスアンプコア回路の利得を変化させ、
前記第２のヒステリシス比較器は複数の閾値電圧に基づいて前記第１のヒステリシス比較器の利得判定を保持する
ことを特徴とする。
【００２２】
上記の課題を解決するための第４の発明（請求項４に対応）に係るトランスインピーダンスアンプは、第３の発明に係るトランスインピーダンスアンプにおいて、
前記利得切換判断回路は遅延回路を備え、
前記第２のヒステリシス比較器の出力は前記遅延回路を介して前記第１のヒステリシス比較器に入力する
ことを特徴とする。
【００２３】
上記の課題を解決するための第５の発明（請求項５に対応）に係るトランスインピーダンスアンプは、第３の発明又は第４の発明に係るトランスインピーダンスアンプにおいて、
前記第１のヒステリシス比較器は高い閾値電圧と低い閾値電圧を有し、
前記第２のヒステリシス比較器は高い閾値電圧と低い閾値電圧を有し、
前記第２のヒステリシス比較器の高い閾値電圧が前記第１のヒステリシス比較器の高い閾値電圧よりも低い
ことを特徴とする。
【００２４】
上記の課題を解決するための第６の発明（請求項６に対応）に係るトランスインピーダンスアンプは、第２の発明に係るトランスインピーダンスアンプにおいて、
前記利得切替判断回路は第１のヒステリシス比較器と第２のヒステリシス比較器とを備え、
前記第１のヒステリシス比較器は、
前記比較入力電圧が前記第１のヒステリシス比較器の高い方の閾値電圧を上回る場合に前記利得切替信号を出力することによって前記第１及び第２のトランスインピーダンスアンプコア回路の利得を低く切り替え、
前記比較入力電圧が前記第１のヒステリシス比較器の低い方の閾値電圧を下回る場合に前記利得切替信号を出力することによって前記第１及び第２のトランスインピーダンスアンプコア回路の利得を高く切り替え、
前記第２のヒステリシス比較器における高い方の閾値電圧は、前記第１のヒステリシス比較器における高い方の閾値電圧よりも低く、
前記比較入力電圧が前記第２のヒステリシス比較器の高い方の閾値電圧を上回る場合に前記利得固定信号を出力して前記第１及び第２のトランスインピーダンスアンプコア回路の利得切替動作を禁止して利得を固定し、
前記第２のヒステリシス比較器における低い方の閾値電圧が前記第１のヒステリシス比較器における低い方の閾値電圧と等しく、前記比較入力電圧が前記第２のヒステリシス比較器の低い方の閾値電圧を下回る場合に利得切替許可信号を出力して前記第１及び第２のトランスインピーダンスアンプコア回路の利得切替動作を可能な状態にする
ことを特徴とする。
【００２５】
上記の課題を解決するための第７の発明（請求項７に対応）に係るトランスインピーダンスアンプの制御方法は、
入力端子に入力された電流を所望の利得で増幅し電圧信号として出力する第１のトランスインビーダンスアンプコア回路と、
入力端子が開放された第２のトランスインピーダンスアンプコア回路と、
前記第１及び第２のトランスインピーダンスアンブコア回路からの出力信号を差動増幅して出力する中間段バッファ回路と、
該中間段バッファ回路から出力された差動出力信号を比較入力電圧とし、該比較入力電圧に基づき前記第１及び第２のトランスインピーダンスアンプコア回路の利得を切り替える利得切替信号を出力する利得切替判断回路と
を備えるトランスインピーダンスアンプの制御方法であって、
複数の閾値電圧に基づき前記第１及び第２のトランスインピーダンスアンプコア回路の利得を切り替える
ことを特徴とする。
【００２６】
上記の課題を解決するための第８の発明（請求項８に対応）に係るトランスインピーダンスアンプの制御方法は、
入力端子に入力された電流を所望の利得で増幅し電圧信号として出力する第１のトランスインピーダンスアンプコア回路と、
該第１のトランスインピーダンスアンプコア回路と同じ構成で入力端子が開放された第２のトランスインピーダンスアンプコア回路と、
前記第１及び第２のトランスインピーダンスアンプコア回路からの出力信号を差動増幅して出力する中間段バッファ回路と、
該中間段バッファ回路から出力された差動出力信号を比較入力電圧として該比較入力電圧に基づき前記第１及び第２のトランスインピーダンスアンプコア回路の利得を切り替える利得切替信号を出力する利得切替判断回路と
を備えるトランスインピーダンスアンプの制御方法において、
前記比較入力電圧について高い閾値電圧と低い閾値電圧とを設定し、
前記比較入力電圧が高い方の閾値電圧を上回る場合に前記利得切替信号を出力することによって前記第１及び第２のトランスインピーダンスアンプコア回路の利得を低く切り替え、
前記比較入力電圧が低い方の閾値電圧を下回る場合に前記利得切替信号を出力することによって前記第１及び第２のトランスインピーダンスアンプコア回路の利得を高く切り替える
ことを特徴とする。
【発明の効果】
【００２７】
本発明によれば、トランスインピーダンスにおいて外部リセット信号が不要になる。これにより、外部リセット信号という特殊な信号が必要なために周辺との相互接続性が損なわれることがなく、回路構成が複雑になることがなく、外部リセット信号が主信号に対しての雑音源として振舞うことによって、受信特性を低下させることがないため、高感度で精度のよい利得切替が可能となる。
【発明を実施するための最良の形態】
【００２８】
本発明に係るトランスインピーダンスアンプの実施例について、図１から図１７を用いて説明する。図１は実施例１におけるＴＩＡの機能ブロック図、図２は実施例１における信号レベル検出器の構成図、図３は実施例１における信号レベル検出器の入出力特性を示した図、図４は実施例１において高利得モードから低利得モードに遷移する際の動作を示した図、図５は実施例１において低利得モードから高利得モードに遷移する際の動作を示した図、図６はＴＩＡの出力特性の入力光信号強度依存性を示した図、図７は実施例１におけるＴＩＡの動作を説明するタイムチャート図、図８は実施例１におけるＴＩＡの動作を説明するタイムチャート図、図９は実施例１におけるＴＩＡの動作を説明するタイムチャート図、図１０は実施例１におけるＴＩＡの動作を説明するタイムチャート図、図１１は実施例２における信号レベル検出器の構成図、図１２は実施例２において信号レベル検出器が備える２つのヒステリシス比較器の入出力特性を示した図、図１３は実施例２における２つのヒステリシス比較器の動作を示した図、図１４は実施例２における２つのヒステリシス比較器の動作示した図、図１５はＴＩＡの出力特性の入力光信号強度依存性を示した図、図１６は実施例２におけるＴＩＡの動作を説明するタイムチャート図、図１７は実施例２におけるＴＩＡの動作を説明するタイムチャート図である。
【実施例１】
【００２９】
図１に示すように、本実施例に係るトランスインピーダンスアンプ（ＴＩＡ）１０は、第１のＴＩＡコア回路１１、緩衝増幅器１３、出力増幅器１４、信号レベル検出器１５により構成される。ＴＩＡ１０に入力される電流信号は第１のＴＩＡコア回路１１に入力され、帰還抵抗値に比例したインピーダンス変換利得によって電圧信号に変換されて出力される。
【００３０】
第２のＴＩＡコア回路１２は第１のＴＩＡコア回路１１と全く同じであるが、入力端が開放されていて入力信号がないため、一定の直流電位を出力する。第１及び第２のＴＩＡコア回路１１，１２はそれぞれ利得切替回路を備えており、それによって入力信号の強弱に応じて帰還抵抗値を切り替えることができる。
【００３１】
緩衝増幅器１３の入出力は差動構成であり、第１のＴＩＡコア回路１１からの電圧信号出力は緩衝増幅器１３の非反転入力端子に、第２のＴＩＡコア回路１２からの電圧信号出力は緩衝増幅器１３の反転入力端子にそれぞれ入力され、差動増幅された後に出力増幅器１４に出力される。
【００３２】
出力増幅器１４も緩衝増幅器１３と同様に入出力端子が差動構成で、緩衝増幅器１３の差動出力端子が出力増幅器１４の差動入力端子に接続される。出力増幅器１４においては緩衝増幅器１３からの入力信号を差動増幅し、その差動出力信号は、例えば後段に配備される振幅制限増幅器等に接続される。
【００３３】
次に、図１及び２を用いて信号レベル検出器１５の機能について説明する。信号レベル検出器１５の入力は差動構成である。緩衝増幅器１３からの差動出力が信号レベル検出器１５の差動入力端子に入力される。信号レベル検出器１５においては入力信号のレベルを判断し、その結果に応じて利得切替信号２１を前記第１及び第２のＴＩＡコア回路１１，１２に出力する。
【００３４】
それによって第１及び第２のＴＩＡコア回路１１，１２における帰還抵抗値が適切な値に切り替えられる。信号レベル検出器１５はヒステリシス比較器１６（図２参照）を備えている。ヒステリシス比較器１６は入力信号レベルを検出し、その結果に応じて利得切替信号２１を出力する。
【００３５】
信号レベル検出器１５におけるヒステリシス比較器１６の入出力特性を図３に示す。図３に示すように、ヒステリシス比較器１６は２つの閾値電圧Ｖth_L1、Ｖth_H1を有している。入力信号強度が小さく、入力信号の「Ｌ」レベルがＶth_L1以下の場合に「Ｌ」を出力し、前記第１及び第２のＴＩＡコア回路１１，１２の帰還抵抗値を高く設定する。入力信号レベルが高く、入力信号の「Ｈ」レベルがＶth_H1以上の場合にはヒステリシス比較器１６は「Ｈ」を出力し、帰還抵抗を低く設定する。
【００３６】
図４及び５に、ＴＩＡ１０の利得が切り替わる際の入力電流とヒステリシス比較器１６への入力電圧、すなわちＴＩＡ出力電圧との関係を示す。まず、ＴＩＡ１０の帰還抵抗が高い状態から低い状態に遷移する際の動作を図４を用いて説明する。入力電流値が小さい場合はＴＩＡ１０は高い帰還抵抗で動作し、ヒステリシス比較器出力は「Ｌ」である。ＴＩＡ１０への入力電流が増え、ヒステリシス比較器入力の「Ｈ」レベルがその「Ｈ」側の閾値電圧であるＶth_H1を超えると、ヒステリシス比較器出力が「Ｈ」に変化し、ＴＩＡ１０が低帰還抵抗に切り替えられる。
【００３７】
次に、ＴＩＡ１０の帰還抵抗が低い状態から高い状態に遷移する際の動作を図５を用いて説明する。入力電流値が大きい場合はＴＩＡ１０は低い帰還抵抗で動作し、ヒステリシス比較器出力は「Ｈ」である。ＴＩＡ１０への入力電流が減り、ヒステリシス比較器入力の「Ｌ」レベルがその「Ｌ」側の閾値電圧であるＶth_L1を超えると、ヒステリシス比較器出力が「Ｌ」に変化し、ＴＩＡ１０が高帰還抵抗に切り替えられる。
【００３８】
高利得モードから低利得モードに遷移する際は、ＴＩＡ１０が高帰還抵抗で動作している時の「Ｈ」レベルを検出し、低利得モードから高利得モードに遷移する際はＴＩＡ１０が低帰還抵抗で動作している時の「Ｌ」レベルを検出するため、利得切替が起こる入力電流値が２つの遷移の間で異なる。
【００３９】
本発明が光受信装置に適用された場合の動作を図面を用いて詳細に説明する。光受信装置は主にフォトダイオード（Ｐｈｏｔｏ  Ｄｉｏｄｅ：ＰＤ）２０、ＴＩＡ１０、振幅制限増幅器、クロックデータ再生装置等から構成されるが、ここでは図１に示すようにＰＤ２０、ＴＩＡ１０の機能までを説明する。
【００４０】
ＴＩＡ１０は、第１のＴＩＡコア回路１１、第２のＴＩＡコア回路１２、緩衝増幅器１３、出力増幅器１４、信号レベル検出器１５から構成される。ここで、取り扱う信号が０、１の２値、すなわち、「Ｌ」レベルと「Ｈ」レベルで表現されるとする。一般に、光信号が有限の消光比ｒeを有しているために、光信号の「０」が伝送される際、完全に無信号ではなく、光信号強度と消光比に依存する強度を有する。光受信装置に入力された光信号はＰＤ２０によって光電変換され、電流信号Ｉinとして第１のＴＩＡコア回路に入力される。
【００４１】
入力光信号の平均パワーをＰ、ＰＤ２０の変換効率をηとすると、ＰＤ２０への平均入力電流Ｉinは、
【数１】
2008236455.tif 000003
と表される。
【００４２】
入力光電流の「Ｌ」、「Ｈ」レベルをＩL、ＩHとし、消光比ｒeを考慮すると、
【数２】
2008236455.tif 000004
と表されるため、
【数３】
2008236455.tif 000005
と表わされる。
【００４３】
第１のＴＩＡコア回路１１によって、入力電流信号は電圧信号に変換される。この時の出力電圧振幅は、入力電流Ｉinと第１のＴＩＡコア回路１１における帰還抵抗値（Ｒf）との積で表現される。第１のＴＩＡコア回路出力電圧は、
【数４】
2008236455.tif 000006
と表される。
【００４４】
第２のＴＩＡコア回路は、第１のＴＩＡコア回路１１と全く同じ構成であるが、入力が開放されているために常に一定の直流電位Ｖrefが出力される。また、第１及び第２のＴＩＡコア回路１１，１２は、２つの帰還抵抗値の間で切り替わって動作し、それらの値がＲf_L、Ｒf_Hであり、Ｒf_L＜Ｒf_Hとする。帰還抵抗値は信号レベルに応じて、後段の信号レベル検出器１５によって切替制御される。Ｒf_Lは、受信器の最大受信光強度Ｐmax、ＴＩＡ１０の最大線形増幅出力Ｖsatによって決まる。
【００４５】
入力光強度がＰmaxの時、
【数５】
2008236455.tif 000007
の関係があり、消光比Ｒeを考慮すると、
【数６】
2008236455.tif 000008
である。
【００４６】
図６に、ＴＩＡ１０が高帰還抵抗および低帰還抵抗でそれぞれ動作したときの「Ｌ」、「Ｈ」レベルと、入力光信号強度の関係を示す。まず、図６に示すような領域１の、強度がＰLの光信号が光受信器に入力される時のＴＩＡ１０の動作について、図７を用いて説明する。ＴＩＡ１０の初期状態においてはレベル検出回路のヒステリシス比較器出力が「Ｈ」で、第１及び第２のＴＩＡコア回路１１，１２の帰還抵抗値は低く、Ｒf_Lに設定されているものとする。
【００４７】
図７に示すように、このＰLの光強度の領域においては光信号強度が微弱なために、ＴＩＡ１０は高利得動作モード、つまりＲf_Hの帰還抵抗値で動作することが望ましい。強度がＰLの光信号が入力される直前、レベル検出回路においてヒステリシス比較器出力は「Ｈ」であり、ＴＩＡ１０は低利得動作モード、つまりＲf_Lの帰還抵抗値で動作している。そこに強度がＰLの光信号が光受信器に入力されると、第１のＴＩＡコア回路１１からは非常にレベルの低い信号が出力される。
【００４８】
ヒステリシス比較器１６（図２参照）の「Ｌ」側の閾値が、ＴＩＡ１０が低利得動作モードで動作している信号の「Ｌ」レベル以上の場合は、低利得動作モードで動作している時にヒステリシス比較器出力が「Ｌ」となってしまうために望ましくない。したがって、ヒステリシス比較器１６の「Ｌ」側の閾値をあるレベル以下に設定する必要がある。
【００４９】
以下、強度がＰLの光信号が入力された時の動作を説明する。第１のＴＩＡコア回路１１からの出力信号は第２のＴＩＡコア回路１２からの出力電圧と共に緩衝増幅器１３に入力され、差動増幅された後に出力され、信号レベル検出器１５と出力増幅器１４に入力される。この時の、信号レベル検出器１５におけるヒステリシス比較器１６の動作について説明する。ここで、仮に光強度がＰLの信号が入力されてＴＩＡが低い帰還抵抗で動作する際の、ヒステリシス比較器入力信号の「Ｌ」および「Ｈ」レベルをそれぞれＶC_L1、ＶC_H1と表す。
【００５０】
【数７】
2008236455.tif 000009
の関係があるため、ヒステリシス比較器入力信号がＶth_L1を下回るとヒステリシス比較器１６から「Ｌ」が出力され、それによって第１及び第２のＴＩＡコア回路１１，１２の帰還抵抗値がＲf_Hに設定される。ＴＩＡ１０における利得切替にはある一定の応答時間τ1が必要となる。このように、信号の「Ｌ」レベルを検出することによって高い帰還抵抗値を設定することが可能となる。つまり、入力光信号が微弱な状態や無信号状態を、外部リセット信号無しに検出し、ＴＩＡ１０を初期化することが可能となる。
【００５１】
以上の動作は、ＴＩＡ１０において低い帰還抵抗値が設定された状態で、領域１の、強度がＰLの光信号が入力された時の動作について説明したが、領域１の強度の光信号が入力される場合は、直前のＴＩＡ１０の帰還抵抗値に依存せず、常に高い帰還抵抗値で動作する。例えば、ＴＩＡ１０の帰還抵抗値が高い状態でＰLの光信号が入力されるとしても、Ｖth_H1を信号の「Ｈ」レベル以上に予め設定することによって、領域１の光信号が入力される時は常に高利得動作モードで動作させることが可能である。
【００５２】
次に、図６における領域３、強度がＰＨの光信号が引き続き光受信器に入力される時のＴＩＡ１０の動作について説明する。信号レベル検出回路のヒステリシス比較器出力が「Ｌ」で、第１及び第２のＴＩＡコア回路１１，１２の帰還抵抗値は高く、Ｒf_Hに設定されているものとする。図６に示すように、このＰHの光強度の領域３においては、入力光強度が大きいために、ＴＩＡ１０は低利得動作モード、つまりＲf_Lの帰還抵抗値で動作することが望ましい。
【００５３】
この時の、信号レベル検出器１５におけるヒステリシス比較器１６の動作について、図８を用いて説明する。ここで、仮に光強度がＰＨの信号が入力されてＴＩＡ１０が高い帰還抵抗で動作する際の、ヒステリシス比較器入力信号の「Ｌ」および「Ｈ」レベルをそれぞれＶC_L2、ＶC_H2と表す。
【００５４】
【数８】
2008236455.tif 000010
の関係があるため、ヒステリシス比較器入力信号がＶth_H1を上回った瞬間にヒステリシス比較器１６から「Ｈ」が出力され、それによって第１及び第２のＴＩＡコア回路１１，１２の帰還抵抗値がＲf_Lに設定される。ＴＩＡ１０における利得切替にはある一定の応答時間τ1が必要となる。このように、信号の「Ｈ」レベルを検出することによって低い帰還抵抗値をＴＩＡ１０に設定することが可能となり、外部リセット信号無しにＴＩＡ１０を初期化することが可能となる。
【００５５】
以上の動作は、ＴＩＡ１０において高い帰還抵抗値が設定された状態で、領域３において強度がＰHの光信号が入力された時の動作について説明したが、領域３の強度の光信号が入力される場合は、直前のＴＩＡ１０の帰還抵抗値に依存せず、常に低い帰還抵抗値で動作する。
【００５６】
例えば、仮にＴＩＡ１０の帰還抵抗値が低い状態でＰHの光信号が入力されるとしても、信号の「Ｈ」レベルがＶth_H1以下、「Ｌ」レベルがＶth_L1以上になるようにＶth_Lを予め設定することによって、領域３の光信号が入力される時は常に低利得動作モードで動作させることが可能である。
【００５７】
このように、信号の「Ｈ」レベルを検出することによって、大きな強度の光信号が入力される時は低い帰還抵抗値を設定することが可能となる。入力光信号が微弱な状態や無信号状態を、外部リセット信号無しに検出し、ＴＩＡ１０を初期化することが可能となる。
【００５８】
次に、図６における領域２、強度がＰMの光信号が入力された時の動作を説明する。この領域の強度の光信号が入力されると、利得切替は一切起こらない。以下、その動作を図面を用いて説明する。図９に示すように、強度がＰMの光信号が入力される直前、第１及び第２のＴＩＡコア回路１１，１２において低い帰還抵抗値Ｒf_Lが設定されているとする。第１及び第２のＴＩＡコア回路１１，１２、緩衝増幅器１３を経て信号レベル検出器１５に入力される信号の「Ｌ」レベルをＶC_L3、「Ｈ」レベルをＶC_H3とする。
【００５９】
領域２においては常に、
【数９】
2008236455.tif 000011
となるようにヒステリシス比較器１６の閾値が設定されているために、利得切替は起こらず、そのまま低利得モードで動作する。
【００６０】
次に、図１０に示すように、強度がＰMの光信号が入力される直前、第１及び第２のＴＩＡコア回路１１，１２において高い帰還抵抗値Ｒf_Hが設定されているとする。第１及び第２のＴＩＡコア回路１１，１２、緩衝増幅器１３を経て信号レベル検出器１５に入力される信号の「Ｌ」レベルをＶC_L4、「Ｈ」レベルをＶC_H4とする。
【００６１】
領域２においては常に、
【数１０】
2008236455.tif 000012
となるように、ヒステリシス比較器１６のＶth_H1が設定されているために、第１及び第２のＴＩＡコア回路１１，１２の帰還抵抗がＲf_Hの時には線形増幅範囲内で歪みなく動作する。
【００６２】
このように、本実施例によれば、ＴＩＡ１０の利得の切換が入力信号の強度を複数の閾値電圧によって検知することにより、外部リセット信号を用いることなく高感度で精度の良い利得の切換が可能となる。
【実施例２】
【００６３】
本発明の第２の実施例について、図面を用いてその動作を説明する。第２の実施例においてもＴＩＡ１０の機能ブロック構成は第１の実施例と同様で、図１に示すとおりであるが、信号レベル検出器１５の構成と動作が異なる。
【００６４】
図１１に示すように、第２の実施例における信号レベル検出器１５の構成は第１のヒステリシス比較器１７及び第２のヒステリシス比較器１８の２つのヒステリシス比較器と遅延回路１９を有しており、遅延回路１９は一定の時間遅延τ2を与える。第１のヒステリシス比較器１７は入力信号振幅を検出してその結果に応じて利得切替信号２１を出力する。第２のヒステリシス比較器１８は、利得切替動作を有効化／無効化することにより、任意のパケット信号のペイロードを受信している間に利得が突然切り替わることを禁止する。
【００６５】
信号レベル検出回路１５における第１及び第２のヒステリシス比較器１７，１８の入出力特性を図１２、図１３及び図１４に示す。第１のヒステリシス比較器１７は２つの閾値電圧Ｖth_L1、Ｖth_H1を備えている。実施例１同様、入力信号が微弱で入力信号の「Ｌ」レベルがＶth_L1以下の場合に「Ｌ」を出力し、第１及び第２のＴＩＡコア回路１１，１２の帰還抵抗を高く設定する。入力信号レベルが高く、入力信号の「Ｈ」レベルがＶth_H2以上の場合には第１のヒステリシス比較器１７は「Ｈ」を出力し、帰還抵抗を低く設定する。
【００６６】
第２のヒステリシス比較器１８は、２つの閾値電圧Ｖth_L2、Ｖth_H2を有している。ここで、Ｖth_L1＝Ｖth_L2、Ｖth_H1＞Ｖth_H2の関係が成り立つ。第２のヒステリシス比較器１８は入力信号を検出し、そのレベルがＶth_H2を超えると「Ｈ」を出力し、ある一定の遅延τ2の後に第１のヒステリシス比較器１７に、利得の保持のために入力される。
【００６７】
図１５に、実施例２においてＴＩＡ１０が高帰還抵抗および低帰還抵抗でそれぞれ動作したときの「Ｈ」「Ｌ」レベルと、入力光信号強度の関係を示す。図１６に示すタイムチャートを用いて、その動作を詳細に説明する。
【００６８】
図１５に示すような、強度ＰMの光信号がＴＩＡ１０に入力され、その直前においては図１６に示すように、第１及び第２のヒステリシス比較器出力は「Ｌ」で、第１及び第２のＴＩＡコア回路１１，１２は高い帰還抵抗で動作しているとする。強度ＰMの光信号がＴＩＡ１０に入力されると、第１及び第２のヒステリシス比較器１７，１８に入力される信号レベルＶC_Hは図１２に示すように、
【数１１】
2008236455.tif 000013
の関係になる。
【００６９】
図１５に示すように、入力光信号強度が利得切替ポイント付近の場合は、光信号を受信している際にその強度が過渡的に変動することによって、その「Ｈ」レベルがＶth_H1を超えてしまう可能性がある。
【００７０】
一般にイーサネット（登録商標）やＡＴＭなどの伝送方式においてパケット信号を送受信する際には、パケットの先頭部にはプリアンブルと呼ばれる特殊な符号が付加され、信号の始まりの通知や同期に用いられる。プリアンブルの後にペイロードと呼ばれる正味のデータ部分が伝送される。利得切替型のＴＩＡ１０において、ペイロードを受信している間に利得切替が発生し、急激に信号レベルが変化すると、信号を誤り無しに受信できなくなる可能性がある。
【００７１】
そこで、本発明においては信号レベル検出器１５が備える第２のヒステリシス比較器１８を用いることによって、ＴＩＡ１０が受信している信号のレベルの値に応じて、そのレベルを検出した一定期間後以降の利得切替を禁止する。
【００７２】
図１３及び図１６に示すように、信号レベル検出器入力信号がＶth_H2を超えると、第２のヒステリシス比較器出力が「Ｈ」に変化する。遅延回路によるτ2の遅延の後、第２のヒステリシス比較器出力「Ｈ」が利得保持信号として第１のヒステリシス比較器１７に与えられ、τ2経過後の利得切替動作が禁止される。τ2経過以降は信号レベルが過渡的に変動してＶth_H1を超えても、第１のヒステリシス比較器出力は変化しないため、利得切替が行われない。
【００７３】
図１４及び図１６に示すように、ＴＩＡ１０がパケット信号の受信を終えてそのレベルがＶth_L1、Ｖth_L2を下回ると第２のヒステリシス比較器出力が「Ｌ」に変化し、τ2の遅延の後に第１のヒステリシス比較器１７に与えられ、利得保持動作が解除される。このような仕組みによって、外部リセット信号無しにＴＩＡ１０を初期化することが可能となる。
【００７４】
また、強度がＰMの光信号が入力される直前、第１及び第２のＴＩＡコア回路１１，１２において低い帰還抵抗値Ｒf_Lが設定されている場合においても、実施例１で説明したように利得切替は起こらず、そのまま低利得モードで動作する。
【００７５】
次に、ＴＩＡ１０が低い帰還抵抗値で動作することが望ましい、図１５における領域３、強度ＰHのパケット信号が入力される場合の動作を、図１７を用いて説明する。強度ＰHのこのパケット信号が入力される直前、第１及び第２のヒステリシス比較器出力はともに「Ｌ」、ＴＩＡ１０は高帰還抵抗であるとする。
【００７６】
この時の、信号レベル検出器１５における第１及び第２のヒステリシス比較器１７，１８の動作について説明する。ここで、仮に光強度がＰHの信号が入力されてＴＩＡ１０が高い帰還抵抗で動作する際の、ヒステリシス比較器入力信号の「Ｌ」および「Ｈ」レベルをそれぞれＶC_L3、ＶC_H3と表す。
【数１２】
2008236455.tif 000014
の関係があるため、ヒステリシス比較器入力信号がＶth_H2、Ｖth_H1を超えると第１及び第２のヒステリシス比較器１７，１８から「Ｈ」が出力され、それによって第１及び第２のＴＩＡコア回路１１，１２の帰還抵抗値がＲf_Lに設定される。ＴＩＡ１０における利得切替にはある一定の応答時間τ1が必要となる。
【００７７】
このように、信号の「Ｈ」レベルを検出することによって低い帰還抵抗値をＴＩＡ１０に設定することが可能となり、外部リセット信号無しにＴＩＡ１０を初期化することが可能となる。また、第１及び第２のヒステリシス比較器入力信号がＶth_H2を超えたτ2経過後、利得ホールド信号が第１のヒステリシス比較器１７に与えられ、以降の利得切替が禁止される。
【００７８】
以上の動作は、ＴＩＡ１０において高い帰還抵抗値が設定された状態で、領域３の、強度がＰHの光信号が入力された時の動作について説明したが、実施例１で説明したように領域３の強度の光信号が入力される場合は、直前のＴＩＡ１０の帰還抵抗値に依存せず、常に低い帰還抵抗値で動作する。
【００７９】
このようにして、ＴＩＡ１０への入力信号強度が大きい領域においては、ＴＩＡ１０は低い帰還抵抗で動作する。また、τ2の時間をパケット信号のプリアンブル長相当の時間に設定することによって、プリアンブル中においてのみ利得切替を許可し、ペイロード受信中には利得切替を禁止することが出来る。
【００８０】
次に、図１５に示すような、強度ＰLの光信号がＴＩＡ１０に入力される場合の動作について説明する。この領域においては第１及び第２のヒステリシス比較器１７，１８の「Ｈ」レベルを超えないため、第１及び第２のＴＩＡコア回路１１，１２の初期状態に依存せず、実施例１同様に常に高い帰還抵抗でＴＩＡ１０は動作する。
【産業上の利用可能性】
【００８１】
本発明は、例えば、光通信方式におけるディジタル信号伝送を行う光受信技術に適用することが可能であり、詳しくは受光素子により光信号を電気信号（電流信号）に変換した後、その電流信号を電圧信号に変換し波形整形・増幅する技術に適用することが可能である。特に、バーストデータ信号に高速に応答し、微小信号から大信号まで受信できる、高感度かつ広ダイナミックレンジな受信技術に適用することが可能である。
【図面の簡単な説明】
【００８２】
【図１】実施例１におけるＴＩＡの機能ブロック図
【図２】実施例１における信号レベル検出器の構成図
【図３】実施例１における信号レベル検出器の入出力特性を示した図
【図４】実施例１において高利得モードから低利得モードに遷移する際の動作を示した図
【図５】実施例１において低利得モードから高利得モードに遷移する際の動作を示した図
【図６】ＴＩＡの出力特性の入力光信号強度依存性を示した図
【図７】実施例１におけるＴＩＡの動作を説明するタイムチャート図
【図８】実施例１におけるＴＩＡの動作を説明するタイムチャート図
【図９】実施例１におけるＴＩＡの動作を説明するタイムチャート図
【図１０】実施例１におけるＴＩＡの動作を説明するタイムチャート図
【図１１】実施例２における信号レベル検出器の構成図
【図１２】実施例２において信号レベル検出器が備える２つのヒステリシス比較器の入出力特性を示した図
【図１３】実施例２における２つのヒステリシス比較器の動作を示した図
【図１４】実施例２における２つのヒステリシス比較器の動作示した図
【図１５】ＴＩＡの出力特性の入力光信号強度依存性を示した図
【図１６】実施例２におけるＴＩＡの動作を説明するタイムチャート図
【図１７】実施例２におけるＴＩＡの動作を説明するタイムチャート図
【図１８】従来のバーストＴＩＡの機能ブロック図
【図１９】従来の信号レベル検出器の構成図
【図２０】従来の信号レベル検出器の入出力特性を示した図
【図２１】従来のＴＩＡ全体の利得切替動作を説明するタイムチャート図
【符号の説明】
【００８３】
１０  ＴＩＡ（トランスインピーダンスアンプ）
１１  第１のＴＩＡコア回路
１２  第２のＴＩＡコア回路
１３  緩衝増幅器
１４  出力増幅器
１５  信号レベル検出器
１６  ヒステリシス比較器
１７  第１のヒステリシス比較器
１８  第２のヒステリシス比較器
１９  遅延回路
２０  ＰＤ（フォトダイオード）
２１  利得切替信号
【図１】
2008236455.tif 000015
【図２】
2008236455.tif 000016
【図３】
2008236455.tif 000017
【図４】
2008236455.tif 000018
【図５】
2008236455.tif 000019
【図６】
2008236455.tif 000020
【図７】
2008236455.tif 000021
【図８】
2008236455.tif 000022
【図９】
2008236455.tif 000023
【図１０】
2008236455.tif 000024
【図１１】
2008236455.tif 000025
【図１２】
2008236455.tif 000026
【図１３】
2008236455.tif 000027
【図１４】
2008236455.tif 000028
【図１５】
2008236455.tif 000029
【図１６】
2008236455.tif 000030
【図１７】
2008236455.tif 000031
【図１８】
2008236455.tif 000032
【図１９】
2008236455.tif 000033
【図２０】
2008236455.tif 000034
【図２１】
2008236455.tif 000035