(57)【要約】【課題】小規模の回路構成で、映像信号から得られる映像同期信号に基づいて、映像同期信号の極性に拘らず正負極性の一方のみの極性を有する単一極性同期信号を生成することの出来る同期信号生成回路を提供する。【解決手段】同期信号生成回路は、映像信号から得られる映像同期信号のレベル変化を検出して、レベル変化検出信号を発する。そして、レベル変化検出信号の発生の都度、変化する信号を、映像同期信号の極性に拘らず正負極性の一方のみの極性を有する単一極性同期信号として出力する。【選択図】図１
2008242010.tif 000002
【特許請求の範囲】
【請求項１】
映像信号から得られる映像同期信号に基づいて、前記映像同期信号の極性に拘らず正負極性の一方のみの極性を有する単一極性同期信号を生成する同期信号生成回路であって、
前記映像同期信号のレベル変化を検出して、レベル変化検出信号を発するレベル変化検出信号生成手段と、
前記レベル変化検出信号の発生の都度、変化する信号を前記単一極性同期信号として出力する出力信号生成手段と、を有することを特徴とする同期信号生成回路。
【請求項２】
前記レベル変化検出信号生成手段は、前記映像同期信号を、入力されるクロック信号に同期させて出力する第１のフリップフロップ回路と、
前記第１のフリップフロップ回路の出力を、入力されるクロック信号に同期させて出力する第２のフリップフロップ回路と、を有し、
前記第１のフリップフロップ回路の出力と、前記第２のフリップフロップ回路の出力の排他的論理和を前記レベル変化検出信号とすることを特徴とする請求項１記載の同期信号生成回路。
【請求項３】
前記出力信号生成手段は、前記映像信号から得られる映像データイネーブル信号に応じて、出力する単一極性同期信号の値を所定の初期値に設定することを特徴とする請求項１記載の同期信号生成回路。
【請求項４】
前記映像信号から得られる映像同期信号の欠落を補正する映像同期信号補正手段を、更に有することを特徴とする請求項１記載の同期信号生成回路。
【請求項５】
前記映像同期信号補正手段は、前記映像同期信号を、入力されるクロック信号に同期させて出力する第１のフリップフロップ回路と、
前記第１のフリップフロップ回路の出力を、入力されるクロック信号に同期させて出力する第２のフリップフロップ回路と、
前記第１のフリップフロップ回路の出力又は前記第２のフリップフロップ回路の一方を選択して出力する第１のセレクタと、
前記第１のセレクタの出力を、入力されるクロック信号に同期させて出力する第３のフリップフロップ回路と、
前記第１のフリップフロップ回路の出力又は前記第３のフリップフロップ回路の一方を選択して出力する第２のセレクタと、
前記第２のセレクタの出力を、入力されるクロック信号に同期させて出力する第４のフリップフロップ回路と、
前記第１のフリップフロップ回路の出力又は前記第４のフリップフロップ回路の一方を選択して出力する第３のセレクタと、
前記第３のセレクタの出力を、入力されるクロック信号に同期させて出力する第５のフリップフロップ回路と、を有し、
前記第１のセレクタは、前記第１のフリップフロップ回路の出力と前記第５のフリップフロップ回路の出力が同じ場合に、前記第１のフリップフロップ回路の出力を選択して出力し、前記第１のフリップフロップ回路の出力と前記第５のフリップフロップ回路の出力が異なる場合に、前記第２のフリップフロップ回路の出力を選択して出力し、
前記第２のセレクタは、前記第１のフリップフロップ回路の出力と前記第５のフリップフロップ回路の出力が同じ場合に、前記第１のフリップフロップ回路の出力を選択して出力し、前記第１のフリップフロップ回路の出力と前記第５のフリップフロップ回路の出力が異なる場合に、前記第３のフリップフロップ回路の出力を選択して出力し、
前記第３のセレクタは、前記第１のフリップフロップ回路の出力と前記第５のフリップフロップ回路の出力が同じ場合に、前記第１のフリップフロップ回路の出力を選択して出力し、前記第１のフリップフロップ回路の出力と前記第５のフリップフロップ回路の出力が異なる場合に、前記第４のフリップフロップ回路の出力を選択して出力することを特徴とする請求項４記載の同期信号生成回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、映像信号から得られる同期信号に基づいて、液晶モニタ等の表示装置で用いられる正極性又は負極性のいずれか一方のみの極性を有する同期信号を生成する同期信号生成回路に関する。
【背景技術】
【０００２】
映像信号から得られる垂直同期信号や水平同期信号などの映像同期信号は、解像度の違い等により極性が異なっている。一方、映像信号から得られる映像データ信号を表す表示を行う表示装置においては、動作可能な同期信号の極性が決まっている場合がある。それ故、正極性と負極性の２種類の極性をとりうる映像同期信号から、表示装置に適合する正負極性の一方のみの極性を有する同期信号（以下、単一極性同期信号という）を生成して、表示装置に供給する必要がある。
【０００３】
このような単一極性同期信号を生成して、表示装置に供給する同期信号生成回路としては、カウンタを用いて映像同期信号の極性を判別して、単一極性同期信号を生成するものがある。この同期信号生成回路では、映像同期信号の正極性の幅と、負極性の幅をカウンタで数えて、各々のカウンタの値を比較して、映像同期信号の極性を判別している。映像同期信号は、幅の小さい（カウンタの値の小さい）方の極性をもつと判別される。そして、極性の判別した映像同期信号に基づいて、単一極性同期信号を生成している。
【０００４】
また、特許文献１に記載の装置では、カウンタを用いずに映像同期信号の極性を判別して、単一極性同期信号を生成している。この装置では、映像同期信号及び映像データイネーブル信号に基づいて、映像同期信号の極性を判別している。そして、映像同期信号の極性の判別結果に基づいて、単一極性同期信号を生成している。
【特許文献１】特開２００１−１５４６２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記したカウンタを用いる同期信号生成回路では、映像同期信号の正極性の幅と、負極性の幅をカウンタで数えて、各々のカウンタの値を比較して、映像同期信号の極性を判別している。それ故、正極性用のカウンタと、負極性用のカウンタの２つが必要となる。例えば、解像度がＶＧＡ（６４０×４８０）であるとすると、垂直同期信号は１６００クロック期間発生し、水平同期信号は９６クロック期間発生する。この場合、同期信号の極性を判別するためには、最低、垂直同期信号用に１１ビットのカウンタが、水平同期信号用に７ビットのカウンタが必要となる。垂直同期信号及び水平同期信号の各々に対して、正極性用と負極性用の２種類のカウンタが必要となるので、同期信号生成回路の回路規模が大きくなってしまう。
【０００６】
また、特許文献１に記載の装置では、カウンタを用いずに、映像同期信号及び映像データイネーブル信号に基づいて、映像同期信号の極性を判別している。しかし、この装置では、外部から入力される映像同期信号に対するメタステーブル対策が考慮に入れられていない。メタステーブル対策を行うためには、映像同期信号の入力側若しくは単一極性同期信号の出力側に、２段のフリップフロップ回路を付け加える必要がある。それ故、回路規模が大きくなってしまう。
【０００７】
本発明は上記した点に鑑みてなされたものであり、小規模の回路構成で、映像信号から得られる映像同期信号に基づいて、映像同期信号の極性に拘らず正負極性の一方のみの極性を有する単一極性同期信号を生成することの出来る同期信号生成回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の同期信号生成回路は、映像信号から得られる映像同期信号に基づいて、映像同期信号の極性に拘らず正負極性の一方のみの極性を有する単一極性同期信号を生成する同期信号生成回路であって、映像同期信号のレベル変化を検出して、レベル変化検出信号を発するレベル変化検出信号生成手段と、レベル変化検出信号の発生の都度、変化する信号を単一極性同期信号として出力する出力信号生成手段と、を有することを特徴とする。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施例について図面を参照しつつ詳細に説明する。
【００１０】
図１は、本発明に係る同期信号生成回路の第１の実施例を示している。同期信号生成回路は、正極性と負極性の２種類の極性をとりうる映像同期信号から、正負極性の一方のみの極性を有する単一極性同期信号を生成する。ここでは、正極性の単一極性同期信号が生成されるとする。第１のフリップフロップ回路１１は、映像同期信号をクロック信号に同期させて出力する。第２のフリップフロップ回路１２は、第１のフリップフロップ回路１１の出力をクロック信号に同期させて出力する。ＥＸＯＲゲート２は、第１のフリップフロップ回路１１の出力と、第２のフリップフロップ回路１２の出力の排他的論理和を算出して出力する。１ビットカウンタ３は、ＥＸＯＲゲート２の出力を入力としてカウントした値を、単一極性同期信号として出力する。また、１ビットカウンタ３は、映像データイネーブル信号の入力に応じて、カウント値を初期値、例えば、「Ｌｏｗ」に設定して、カウント値の初期化を行う。
【００１１】
図２に、映像信号に含まれる信号の電圧波形を示す。映像信号には、垂直同期信号、水平同期信号、映像データの有効期間を表す映像データイネーブル信号及び映像データを表す映像データ信号が含まれる。ここでは、垂直同期信号及び水平同期信号は、負極性を有している。垂直同期信号は、垂直方向の同期をとるためのものである。水平同期信号は、水平方向の同期をとるためのものである。ここでは、映像信号に含まれる垂直同期信号及び水平同期信号を、映像同期信号としている。映像データイネーブル信号は、正極性を有している。映像データイネーブル信号は、映像データの有効期間を表すものであり、映像データイネーブル信号がイネーブル（Ｈｉｇｈ）の期間が映像データの有効期間である。映像データイネーブル信号は、垂直同期信号及び水平同期信号がディセーブル（Ｈｉｇｈ）の期間に、イネーブルになる。
【００１２】
図３は、負極性の映像同期信号が入力された場合の、同期信号生成回路の動作を示している。
【００１３】
第１のフリップフロップ回路１１に入力される映像同期信号が、点３ａで「Ｈｉｇｈ」から「Ｌｏｗ」に変化すると、次のクロックの立ち上がりである点３ｂで、第１のフリップフロップ回路１１の出力が「Ｈｉｇｈ」から「Ｌｏｗ」に変化する。第２のフリップフロップ回路１２に入力される第１のフリップフロップ回路１１の出力が、点３ｂで「Ｈｉｇｈ」から「Ｌｏｗ」に変化すると、次のクロックの立ち上がりである点３ｃで、第２のフリップフロップ回路１２の出力が「Ｈｉｇｈ」から「Ｌｏｗ」に変化する。
【００１４】
ＥＸＯＲゲート２には、第１のフリップフロップ回路１１の出力及び第２のフリップフロップ回路１２の出力が入力されている。第１のフリップフロップ回路１１の出力及び第２のフリップフロップ回路１２の出力は、点３ｂまでは、共に「Ｈｉｇｈ」である。それ故、点３ｂまでは、ＥＸＯＲゲート２の出力は「Ｌｏｗ」となる。点３ｂから点３ｃの間は、第１のフリップフロップ回路１１の出力は「Ｌｏｗ」であり、第２のフリップフロップ回路１２の出力は「Ｈｉｇｈ」である。それ故、点３ｂから点３ｃの間、ＥＸＯＲゲート２の出力は、「Ｈｉｇｈ」となる。点３ｃでは、第１のフリップフロップ回路１１の出力及び第２のフリップフロップ回路１２の出力は、共に「Ｌｏｗ」となる。それ故、点３ｃで、ＥＸＯＲゲート２の出力は、「Ｌｏｗ」となる。
【００１５】
１ビットカウンタ３は、ＥＸＯＲゲート２の出力を入力としてカウントしている。ＥＸＯＲゲート２の出力が、点３ｂで「Ｌｏｗ」から「Ｈｉｇｈ」に変化すると、次のクロックの立ち上がりである点３ｃで、１ビットカウンタ３は、１回カウントする。それ故、１ビットカウンタ３の出力は、点３ｃで「Ｌｏｗ」から「Ｈｉｇｈ」に変化する。
【００１６】
点３ｄで映像同期信号が「Ｌｏｗ」から「Ｈｉｇｈ」に変化すると、次のクロックの立ち上がりである点３ｅで、第１のフリップフロップ回路１１の出力が「Ｌｏｗ」から「Ｈｉｇｈ」に変化する。第２のフリップフロップ回路１２に入力される第１のフリップフロップ回路１１の出力が、点３ｅで「Ｌｏｗ」から「Ｈｉｇｈ」に変化すると、次のクロックの立ち上がりである点３ｆで、第２のフリップフロップ回路１２の出力が「Ｌｏｗ」から「Ｈｉｇｈ」に変化する。
【００１７】
第１のフリップフロップ回路１１の出力及び第２のフリップフロップ回路１２の出力は、点３ｃから点３ｅ間は、共に「Ｌｏｗ」である。それ故、点３ｃから点３ｅ間は、ＥＸＯＲゲート２の出力は「Ｌｏｗ」となる。点３ｅから点３ｆの間は、第１のフリップフロップ回路１１の出力は「Ｈｉｇｈ」であり、第２のフリップフロップ回路１２の出力は「Ｌｏｗ」である。それ故、点３ｅから点３ｆの間、ＥＸＯＲゲート２の出力は、「Ｈｉｇｈ」となる。点３ｆでは、第１のフリップフロップ回路１１の出力及び第２のフリップフロップ回路１２の出力は、共に「Ｈｉｇｈ」となる。それ故、点３ｆで、ＥＸＯＲゲート２の出力は、「Ｌｏｗ」となる。
【００１８】
ＥＸＯＲゲート２の出力が、点３ｅで「Ｌｏｗ」から「Ｈｉｇｈ」に変化すると、次のクロックの立ち上がりである点３ｆで、１ビットカウンタ３は、１回カウントする。それ故、１ビットカウンタ３の出力は、点３ｆで「Ｈｉｇｈ」から「Ｌｏｗ」に変化する。
【００１９】
このように、１ビットカウンタ３の出力を、単一極性同期信号とすることにより、負極性の映像同期信号に基づいて、正極性の単一極性同期信号を生成して出力することが出来る。
【００２０】
図４は、正極性の映像同期信号が入力された場合の、同期信号生成回路の動作を示している。
【００２１】
第１のフリップフロップ回路１１に入力される映像同期信号が、点４ａで「Ｌｏｗ」から「Ｈｉｇｈ」に変化すると、次のクロックの立ち上がりである点４ｂで、第１のフリップフロップ回路１１の出力が「Ｌｏｗ」から「Ｈｉｇｈ」に変化する。第２のフリップフロップ回路１２に入力される第１のフリップフロップ回路１１の出力が、点４ｂで「Ｌｏｗ」から「Ｈｉｇｈ」に変化すると、次のクロックの立ち上がりである点４ｃで、第２のフリップフロップ回路１２の出力が「Ｌｏｗ」から「Ｈｉｇｈ」に変化する。
【００２２】
第１のフリップフロップ回路１１の出力及び第２のフリップフロップ回路１２の出力は、点４ｂまでは、共に「Ｌｏｗ」である。それ故、点４ｂまでは、ＥＸＯＲゲート２の出力は「Ｌｏｗ」となる。点４ｂから点４ｃの間は、第１のフリップフロップ回路１１の出力は「Ｈｉｇｈ」であり、第２のフリップフロップ回路１２の出力は「Ｌｏｗ」である。それ故、点４ｂから点４ｃの間、ＥＸＯＲゲート２の出力は、「Ｈｉｇｈ」となる。点４ｃでは、第１のフリップフロップ回路１１の出力及び第２のフリップフロップ回路１２の出力は、共に「Ｈｉｇｈ」となる。それ故、点４ｃで、ＥＸＯＲゲート２の出力は、「Ｌｏｗ」となる。
【００２３】
ＥＸＯＲゲート２の出力が、点４ｂで「Ｌｏｗ」から「Ｈｉｇｈ」に変化すると、次のクロックの立ち上がりである点４ｃで、１ビットカウンタ３は、１回カウントする。それ故、１ビットカウンタ３の出力は、点４ｃで「Ｌｏｗ」から「Ｈｉｇｈ」に変化する。
【００２４】
点４ｄで映像同期信号が「Ｈｉｇｈ」から「Ｌｏｗ」に変化すると、次のクロックの立ち上がりである点４ｅで、第１のフリップフロップ回路１１の出力が「Ｈｉｇｈ」から「Ｌｏｗ」に変化する。第２のフリップフロップ回路１２に入力される第１のフリップフロップ回路１１の出力が、点４ｅで「Ｈｉｇｈ」から「Ｌｏｗ」に変化すると、次のクロックの立ち上がりである点４ｆで、第２のフリップフロップ回路１２の出力が「Ｈｉｇｈ」から「Ｌｏｗ」に変化する。
【００２５】
第１のフリップフロップ回路１１の出力及び第２のフリップフロップ回路１２の出力は、点４ｃから点４ｅ間は、共に「Ｈｉｇｈ」である。それ故、点４ｃから点４ｅ間は、ＥＸＯＲゲート２の出力は「Ｌｏｗ」となる。点４ｅから点４ｆの間は、第１のフリップフロップ回路１１の出力は「Ｌｏｗ」であり、第２のフリップフロップ回路１２の出力は「Ｈｉｇｈ」である。それ故、点４ｅから点４ｆの間、ＥＸＯＲゲート２の出力は、「Ｈｉｇｈ」となる。点４ｆでは、第１のフリップフロップ回路１１の出力及び第２のフリップフロップ回路１２の出力は、共に「Ｌｏｗ」となる。それ故、点４ｆで、ＥＸＯＲゲート２の出力は、「Ｌｏｗ」となる。
【００２６】
ＥＸＯＲゲート２の出力が、点４ｅで「Ｌｏｗ」から「Ｈｉｇｈ」に変化すると、次のクロックの立ち上がりである点４ｆで、１ビットカウンタ３は、１回カウントする。それ故、１ビットカウンタ３の出力は、点４ｆで「Ｈｉｇｈ」から「Ｌｏｗ」に変化する。
【００２７】
このように、１ビットカウンタ３の出力を、単一極性同期信号とすることにより、正極性の映像同期信号に基づいて、正極性の単一極性同期信号を生成して出力することが出来る。
【００２８】
図５に、１ビットカウンタ３のカウント値の初期化の動作を示す。
【００２９】
１ビットカウンタ３は、点５ａでＥＸＯＲゲート２の出力が「Ｌｏｗ」から「Ｈｉｇｈ」に変化すると、次のクロックの立ち上がりである点５ｂで、１回カウントして、出力が「Ｈｉｇｈ」から「Ｌｏｗ」に変化する。そして、点５ｃでＥＸＯＲゲート２の出力が「Ｌｏｗ」から「Ｈｉｇｈ」に変化すると、次のクロックの立ち上がりである点５ｄで、１ビットカウンタ３は、１回カウントして、出力が「Ｌｏｗ」から「Ｈｉｇｈ」に変化する。
【００３０】
映像データイネーブル信号は、映像同期信号がディセーブル（Ｈｉｇｈ）になった後の、点５ｅでイネーブル（Ｈｉｇｈ）になる。そのとき、１ビットカウンタ３は、カウント値を初期値、例えば、「Ｌｏｗ」に設定して、カウント値の初期化を行う。それ故、点５ｅで１ビットカウンタ３の出力は「Ｈｉｇｈ」から「Ｌｏｗ」になる。
【００３１】
このように、映像データイネーブル信号がイネーブルになったときに、１ビットカウンタ３の出力であるカウント値を「Ｌｏｗ」に初期化しているため、映像同期信号に基づいて生成される単一極性同期信号の極性を正極性に保つことが出来る。
【００３２】
上記説明したように、第１の実施例の同期信号生成回路は、映像同期信号のレベル変化（電圧若しくは電流レベルの変化）を検出して、レベル変化検出信号を発して、そのレベル変化検出信号を１ビットカウンタ３に入力している。１ビットカウンタ３は、レベル変化検出信号の入力の都度、カウントして出力値を変化させている。そして、１ビットカウンタ３の出力を単一極性同期信号としている。それ故、映像同期信号の極性に拘らず正負極性の一方のみの極性を有する単一極性同期信号を生成する同期信号生成回路を、小規模の回路で構成することが出来る。
【００３３】
また、この同期信号生成回路では、外部から入力される映像同期信号を、２段のフリップフロップ回路、フリップフロップ回路１１及びフリップフロップ回路１２で受けている。それ故、メタステーブル対策も行われる構成となっているので、メタステーブル対策のために回路を追加する必要がなく、回路規模を小規模に抑えることが出来る。
【００３４】
以下で、本発明の第２の実施例について説明する。
【００３５】
図６は、本発明に係る同期信号生成回路の第２の実施例を示している。同期信号生成回路は、正極性と負極性の２種類の極性をとりうる映像同期信号から、正負極性の一方のみの極性を有する単一極性同期信号を生成する。ここでは、正極性の単一極性同期信号が生成されるとする。同期信号補正回路４は、入力される映像同期信号の信号欠落の補正を行い、補正後の信号を出力する。第１のフリップフロップ回路１１は、同期信号補正回路４の出力をクロック信号に同期させて出力する。第２のフリップフロップ回路１２は、第１のフリップフロップ回路１１の出力をクロック信号に同期させて出力する。ＥＸＯＲゲート２は、第１のフリップフロップ回路１１の出力と、第２のフリップフロップ回路１２の出力の排他的論理和を算出して出力する。１ビットカウンタ３は、ＥＸＯＲゲート２の出力を入力としてカウントした値を、単一極性同期信号として出力する。また、１ビットカウンタ３は、映像データイネーブル信号の入力に応じて、カウント値を初期値、例えば、「Ｌｏｗ」に設定して、カウント値の初期化を行う。
【００３６】
図７に、同期信号補正回路４の構成を示す。フリップフロップ回路４１は、映像同期信号をクロック信号に同期させて出力する。フリップフロップ回路４２は、フリップフロップ回路４１の出力をクロック信号に同期させて出力する。セレクタ４６は、ＥＸＮＯＲゲート４９の出力を選択信号として、入力されるフリップフロップ回路４１の出力又はフリップフロップ回路４２の出力のいずれか一方を選択して出力する。選択信号が「Ｌｏｗ」の場合、セレクタ４６は、フリップフロップ回路４２の出力を出力する。選択信号が「Ｈｉｇｈ」の場合、セレクタ４６は、フリップフロップ回路４１の出力を出力する。フリップフロップ回路４３は、セレクタ４６の出力をクロック信号に同期させて出力する。セレクタ４７は、ＥＸＮＯＲゲート４９の出力を選択信号として、入力されるフリップフロップ回路４１の出力又はフリップフロップ回路４３の出力のいずれか一方を選択して出力する。選択信号が「Ｌｏｗ」の場合、セレクタ４７は、フリップフロップ回路４３の出力を出力する。選択信号が「Ｈｉｇｈ」の場合、セレクタ４７は、フリップフロップ回路４１の出力を出力する。フリップフロップ回路４４は、セレクタ４７の出力をクロック信号に同期させて出力する。セレクタ４８は、ＥＸＮＯＲゲート４９の出力を選択信号として、入力されるフリップフロップ回路４１の出力又はフリップフロップ回路４４の出力のいずれか一方を選択して出力する。選択信号が「Ｌｏｗ」の場合、セレクタ４８は、フリップフロップ回路４４の出力を出力する。選択信号が「Ｈｉｇｈ」の場合、セレクタ４８は、フリップフロップ回路４１の出力を出力する。フリップフロップ回路４５は、セレクタ４８の出力をクロック信号に同期させて出力する。ＥＸＮＯＲゲート４９は、フリップフロップ回路４１の出力と、フリップフロップ回路４５の出力の排他的論理和の否定を算出して出力する。
【００３７】
図８は、負極性の映像同期信号が入力された場合の、同期信号生成回路の動作を示している。
【００３８】
点８ａで映像同期信号が「Ｈｉｇｈ」から「Ｌｏｗ」に変化すると、次のクロックの立ち上がりである点８ｂで、フリップフロップ回路４１の出力が、「Ｈｉｇｈ」から「Ｌｏｗ」に変化する。点８ｂ〜点８ｃの間は、フリップフロップ回路４１の出力と、フリップフロップ回路４５の出力が異なっている。フリップフロップ回路４１の出力と、フリップフロップ回路４５の出力が異なる場合、すなわちＥＸＮＯＲゲート４９の出力が「Ｌｏｗ」である場合、フリップフロップ回路４２〜４５の各々は、前段のフリップフロップ回路の出力を入力とする。それ故、クロックの立ち上がりに対応して、フリップフロップ回路４２〜４５の各々の出力は、順次「Ｈｉｇｈ」から「Ｌｏｗ」に変化する。そして、点８ｃで、フリップフロップ回路４５の出力、すなわちフリップフロップ回路１１への入力が、「Ｈｉｇｈ」から「Ｌｏｗ」に変化する。フリップフロップ回路１１から１ビットカウンタ３までの動作は、第１の実施例の動作と同じである。
【００３９】
点８ｃ〜点８ｅの間は、フリップフロップ回路４１の出力と、フリップフロップ回路４５の出力が同じである。フリップフロップ回路４１の出力と、フリップフロップ回路４５の出力が同じである場合、すなわちＥＸＮＯＲゲート４９の出力が「Ｈｉｇｈ」である場合、フリップフロップ回路４２〜４５の各々は、フリップフロップ回路４１の出力を入力とする。フリップフロップ回路４２〜４５の各々は、クロックの立ち上がりに対応して、入力されるフリップフロップ回路４１の出力を出力する。
【００４０】
点８ｄで映像同期信号が信号欠落により「Ｌｏｗ」から「Ｈｉｇｈ」に変化すると、次のクロックの立ち上がりである点８ｅで、フリップフロップ回路４１の出力が、「Ｌｏｗ」から「Ｈｉｇｈ」に変化する。点８ｅ〜点８ｆの間は、フリップフロップ回路４１の出力と、フリップフロップ回路４５の出力が異なるため、ＥＸＮＯＲゲート４９の出力は「Ｌｏｗ」となり、フリップフロップ回路４２〜４５の各々は、前段のフリップフロップ回路の出力を入力とする。そして、クロックの立ち上がりに対応して、フリップフロップ回路４２〜４４の各々の出力は、順次「Ｌｏｗ」から「Ｈｉｇｈ」に変化する。しかし、点８ｆでフリップフロップ回路４１の出力が「Ｈｉｇｈ」から「Ｌｏｗ」に変化して、フリップフロップ回路４１の出力と、フリップフロップ回路４５の出力が同じ状態になる。これ以降は、ＥＸＮＯＲゲート４９の出力が「Ｈｉｇｈ」となるため、フリップフロップ回路４２〜４５の各々は、フリップフロップ回路４１の出力を入力とする。そして、次のクロックの立ち上がりである点８ｇで、フリップフロップ回路４２〜４５の各々の出力は、フリップフロップ回路４１の出力と同じ「Ｌｏｗ」になる。
【００４１】
このように、点８ｄで発生した映像同期信号の信号欠落は、フリップフロップ回路４１〜４５の間で補正され、フリップフロップ回路１１には伝わらない。また、点８ｈで発生した映像同期信号の信号欠落も、フリップフロップ回路４１〜４５の間で補正され、フリップフロップ回路１１には伝わらない。それ故、映像同期信号の信号欠落により、同期信号生成回路が誤った単一極性同期信号を生成することを防ぐことが出来る。
【００４２】
上記説明したように、本発明の同期信号生成回路は、映像同期信号のレベル変化を検出して、レベル変化検出信号を発して、そのレベル変化検出信号の入力の都度、変化する信号を単一極性同期信号として出力している。それ故、映像同期信号の極性に拘らず正負極性の一方のみの極性を有する単一極性同期信号を生成する同期信号生成回路を、小規模の回路で構成することが出来る。
【図面の簡単な説明】
【００４３】
【図１】本発明の第１の実施例である同期信号生成回路を示すブロック図である。
【図２】映像信号に含まれる信号の電圧波形を示すタイミングチャートである。
【図３】図１の同期信号生成回路に負極性の映像同期信号が入力されたときの動作を示すタイミングチャートである。
【図４】図１の同期信号生成回路に正極性の映像同期信号が入力されたときの動作を示すタイミングチャートである。
【図５】図１の同期信号生成回路の出力の初期化動作を示すタイミングチャートである。
【図６】本発明の第２の実施例である同期信号生成回路を示すブロック図である。
【図７】図６の同期信号生成回路の同期信号補正回路を示すブロック図である。
【図８】図６の同期信号生成回路に負極性の映像同期信号が入力されたときの動作を示すタイミングチャートである。
【符号の説明】
【００４４】
１１〜１２  フリップフロップ回路
２  ＥＸＯＲゲート
３  １ビットカウンタ
４  同期信号補正回路
４１〜４５  フリップフロップ回路
４６〜４８  セレクタ
４９  ＥＸＮＯＲゲート
【図１】
2008242010.tif 000003
【図２】
2008242010.tif 000004
【図３】
2008242010.tif 000005
【図４】
2008242010.tif 000006
【図５】
2008242010.tif 000007
【図６】
2008242010.tif 000008
【図７】
2008242010.tif 000009
【図８】
2008242010.tif 000010