(57)【要約】【課題】Ａ／Ｄ変換部の変換レベルを超えるレベルの信号が入力された場合にも適当な符号判定閾値を設定できる受信装置を提供すること。【解決手段】受信装置は、振幅変調信号を検波する検波部と、クロック信号に応じて検波信号をサンプリングしてＡ／Ｄ変換するＡ／Ｄ変換部と、デジタルデータを符号判定閾値と比較して二値化する二値化部と、Ａ／Ｄ変換部が検波信号の各シンボルをタイミングの異なる２つのクロック信号でそれぞれサンプリングして得た２つのサンプル値の大きさを比較して、検波信号のピークタイミングに対するクロック信号のずれを検出し、各信号が同期するようクロック信号を制御する遅延制御信号、及びずれの検出を行えたかを示す判定結果信号を出力する同期部と、符号判定閾値を判定結果信号に応じて制御する閾値制御部を備える。同期部は、２つのサンプル値がＡ／Ｄ変換部の変換レンジの最大値に等しいとき、ずれの検出を行えなかったと判定する。【選択図】図１
2008211634.tif 000002
【特許請求の範囲】
【請求項１】
振幅変調された受信信号を包絡線検波し、検波信号を出力する検波部と、
クロック信号を生成するクロック生成部と、
前記クロック信号を、Ａ／Ｄ変換部へ出力するタイミングを遅延制御する可変遅延部と、
入力される遅延制御されたクロック信号のタイミングに応じて前記検波信号をサンプリングして得たサンプル値を所定の変換レンジでＡ／Ｄ変換し、デジタルデータを出力するＡ／Ｄ変換部と、
前記デジタルデータを符号判定閾値と比較して二値化する二値化部と、
前記Ａ／Ｄ変換部が前記検波信号の各シンボルを、タイミングの異なる２つ以上の遅延制御されたクロック信号により、それぞれサンプリングして得た２つ以上のサンプル値の大きさを比較して、前記検波信号のピークタイミングに対する前記遅延制御されたクロック信号のタイミングのずれを検出し、前記検波信号のピークタイミングと前記遅延制御されたクロック信号のタイミングとが同期するよう前記クロック信号のタイミングを制御する遅延制御信号、及び前記ずれの検出を行えたか否かを示す判定結果信号を前記検波信号のシンボル毎に出力する同期部と、
前記二値化部で用いられる前記符号判定閾値を前記判定結果信号に応じて制御する閾値制御部と、を備え、
前記同期部は、前記２つ以上のサンプル値が前記変換レンジの最大値に等しい場合、前記ずれの検出を行えなかったことを示す判定結果信号を前記閾値制御部へ出力する受信装置。
【請求項２】
請求項１に記載の受信装置であって、
前記閾値制御部は、
前記ずれの検出を行えなかったことを示す判定結果信号が連続して入力された回数をカウントする第１のカウンタを有し、
前記第１のカウンタのカウンタ値が第１の所定数以上となった場合、前記符号判定閾値を第１の値に上げる受信装置。
【請求項３】
請求項１に記載の受信装置であって、
前記閾値制御部は、
過去所定シンボル数中の前記ずれの検出を行えなかったことを示す判定結果信号が入力された回数をカウントする第２のカウンタを有し、
前記第２のカウンタのカウンタ値が第２の所定数未満となった場合、前記符号判定閾値を前記第１の値から第２の値に下げる受信装置。
【請求項４】
請求項１に記載の受信装置であって、
前記閾値制御部は、
前記ずれの検出を行えなかったことを示す判定結果信号が入力された場合に、カウンタ値を加算し、
前記ずれの検出が行われたことを示す判定結果信号が入力された場合に、前記カウンタ値から所定の値を引く第３のカウンタと、
前記検波信号の複数シンボルにわたる前記第３のカウンタのカウンタ値の平均値を算出するカウンタ平均値算出部と、を有し、
前記カウンタ平均値算出部が算出したカウンタ平均値に応じて前記符号判定閾値を決定する受信装置。
【請求項５】
請求項４に記載の受信装置であって、
前記閾値制御部は、
カウンタ平均値と符号判定閾値との関係を示す閾値設定情報を記憶するメモリを有し、
前記カウンタ平均値算出部が算出したカウンタ平均値と、前記メモリに格納された前記閾値設定情報とに基づいて前記符号判定閾値を決定する受信装置。
【請求項６】
請求項５に記載の受信装置であって、
前記閾値制御部は、
前記カウンタ平均値算出部が算出したカウンタ平均値が第１の値以上第２の値未満の場合、当該カウンタ平均値と前記閾値設定情報とに基づいて符号判定閾値を決定し、
前記カウンタ平均値算出部が算出したカウンタ平均値が前記第２の値以上の場合、前記閾値設定情報の最大値を前記符号判定閾値に設定する受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、振幅変調信号の受信装置に関する。
【背景技術】
【０００２】
図１７は、従来の受信装置を示すブロック図である。図１７に示される受信装置は特許文献１に開示されている。当該受信装置は、受信信号の信号強度を算出し、算出した信号強度を平滑化した値を閾値として用い、前記信号強度と比較することによって、振幅変調トーン信号の有無を判定する。
【０００３】
図１７に示す受信装置は、周波数選択手段１６０１と、信号強度算出手段１６０２と、平滑化手段１６０３と、比較手段１６０４と、判定手段１６０５とを備える。周波数選択手段１６０１は、入力信号のうち所定の周波数成分のみを選択し通過させる。信号強度算出手段１６０２は、周波数選択手段１３１の出力信号の信号強度を算出する。平滑化手段１６０３は、信号強度算出手段１６０２が出力する信号強度を平滑化する。比較手段１６０４は、平滑化手段１６０３の出力を閾値として用い、信号強度算出手段１６０２が出力する信号強度と比較する。判定手段１６０５は、比較手段１６０４の出力に基づいて振幅変調トーン信号の有無を判定する。
【０００４】
信号強度算出手段１６０２の内部構成を図１８に示す。図１８に示すように、信号強度算出手段１６０２は、乗算器１６０２１及び積分器１６０２２を有する。通常、積分器１６０２２は、抵抗とコンデンサによって構成される。
【０００５】
図１９は、従来の受信装置を示すブロック図である。図１９に示される受信装置は特許文献２に開示されている。当該受信装置は、レベル検出のための“０１０１・・・”信号（レベル検出パターン信号）を受信したときの“０”レベル及び“１”レベルの各平均値を算出し、これら２つの平均値の中間値を符号判定閾値として用いる。
【０００６】
図１９に示す受信装置１８００は、データ列の受信前にレベル検出パターン信号を受信する。受信装置１８００は、受信部１８０１と、包絡線検波部１８０２と、サンプルホールド回路１８０３と、Ａ／Ｄ変換器１８０４と、二値化手段１８０５とを備える。二値化手段１８０５は、比較手段１８５１と、閾値算出手段１８５２と、平均値算出手段１８５３とを備える。受信部１８０１は、送信装置１７００から送信された信号を受信する。包絡線検波部１８０２は、受信信号を包絡線検波する。Ａ／Ｄ変換器１８０４は、サンプルホールド回路１８０３を介して与えられた包絡線検波出力をＡ／Ｄ変換する。平均値算出手段１８５３は、レベル検出パターン信号を受信した際に、“０”レベル及び“１”レベルの各平均値を算出する。閾値算出手段１８５２は、平均値算出手段１８５３によって算出された“０”レベルの平均値と“１”レベルとの平均値の中間値を符号判定閾値として設定する。比較手段１８５１は、符号判定閾値とデータ列を比較することによって、振幅変調信号を復調する。
【０００７】
【特許文献１】特許第３４０２１１５号明細書
【特許文献２】特許第３５１８３３０号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述したように、図１７に示した受信装置が備える信号強度算出手段１６０２は積分器１６０２２を有し、積分器１６０２２は抵抗とコンデンサによって構成される。コンデンサの充電には数マイクロ秒の時間を要するため、当該受信装置は数Ｇｂｐｓという高速伝送に適用するのは困難である。
一方、図１９に示した受信装置は積分器を備えないが、Ａ／Ｄ変換器１８０４の変換レンジを超えるレベルの信号がＡ／Ｄ変換器１８０４に入力された場合には、適当な符号判定閾値を設定することは困難である。Ａ／Ｄ変換器１８０４に変換レンジを超えるレベルの信号が入力された場合、Ａ／Ｄ変換器１８０４の出力における“０”レベルの雑音の分散と“１”レベルの雑音の分散とが異なる。このため、“０”レベルの平均値と“１”レベルの平均値との中間値を符号判定閾値として設定する受信装置は、適当な符号判定閾値を設定することは困難である。
【０００９】
なお、ＡＧＣ（Automatic Gain Control：自動利得制御）回路を備えた受信装置を高速伝送システムに用いても、ＡＧＣによる信号電力の検出に時間を要する。このため、ＡＧＣ回路を備えた受信装置も高速伝送に適用することは困難である。
【００１０】
本発明の目的は、Ａ／Ｄ変換部の変換レベルを超えるレベルの信号が入力された場合にも、適当な符号判定閾値を設定できる受信装置を提供することである。
【課題を解決するための手段】
【００１１】
本発明は、振幅変調された受信信号を包絡線検波し、検波信号を出力する検波部と、クロック信号を生成するクロック生成部と、前記クロック信号を、Ａ／Ｄ変換部へ出力するタイミングを遅延制御する可変遅延部と、入力される遅延制御されたクロック信号のタイミングに応じて前記検波信号をサンプリングして得たサンプル値を所定の変換レンジでＡ／Ｄ変換し、デジタルデータを出力するＡ／Ｄ変換部と、前記デジタルデータを符号判定閾値と比較して二値化する二値化部と、前記Ａ／Ｄ変換部が前記検波信号の各シンボルを、タイミングの異なる２つ以上の遅延制御されたクロック信号により、それぞれサンプリングして得た２つ以上のサンプル値の大きさを比較して、前記検波信号のピークタイミングに対する前記遅延制御されたクロック信号のタイミングのずれを検出し、前記検波信号のピークタイミングと前記遅延制御されたクロック信号のタイミングとが同期するよう前記クロック信号のタイミングを制御する遅延制御信号、及び前記ずれの検出を行えたか否かを示す判定結果信号を前記検波信号のシンボル毎に出力する同期部と、前記二値化部で用いられる前記符号判定閾値を前記判定結果信号に応じて制御する閾値制御部と、を備え、前記同期部は、前記２つ以上のサンプル値が前記変換レンジの最大値に等しい場合、前記ずれの検出を行えなかったことを示す判定結果信号を前記閾値制御部へ出力する受信装置を提供する。
【００１２】
上記受信装置では、前記閾値制御部は、前記ずれの検出を行えなかったことを示す判定結果信号が連続して入力された回数をカウントする第１のカウンタを有し、前記第１のカウンタのカウンタ値が第１の所定数以上となった場合、前記符号判定閾値を第１の値に上げる。
【００１３】
上記受信装置では、前記閾値制御部は、過去所定シンボル数中の前記ずれの検出を行えなかったことを示す判定結果信号が入力された回数をカウントする第２のカウンタを有し、前記第２のカウンタのカウンタ値が第２の所定数未満となった場合、前記符号判定閾値を前記第１の値から第２の値に下げる。
【００１４】
上記受信装置では、前記閾値制御部は、前記ずれの検出を行えなかったことを示す判定結果信号が入力された場合、にカウンタ値を加算し、前記ずれの検出が行われたことを示す判定結果信号が入力された場合に、前記カウンタ値から所定の値を引く第３のカウンタと、前記検波信号の複数シンボルにわたる前記第３のカウンタのカウンタ値の平均値を算出するカウンタ平均値算出部と、を有し、前記カウンタ平均値算出部が算出したカウンタ平均値に応じて前記符号判定閾値を決定する。
【００１５】
上記受信装置では、前記閾値制御部は、カウンタ平均値と符号判定閾値との関係を示す閾値設定情報を記憶するメモリを有し、前記カウンタ平均値算出部が算出したカウンタ平均値と、前記メモリに格納された前記閾値設定情報とに基づいて前記符号判定閾値を決定する。
【００１６】
上記受信装置では、前記閾値制御部は、前記カウンタ平均値算出部が算出したカウンタ平均値が第１の値以上第２の値未満の場合、当該カウンタ平均値と前記閾値設定情報とに基づいて符号判定閾値を決定し、前記カウンタ平均値算出部が算出したカウンタ平均値が前記第２の値以上の場合、前記閾値設定情報の最大値を前記符号判定閾値に設定する。
【発明の効果】
【００１７】
本発明に係る受信装置によれば、同期部から出力された判定結果信号に基づいて検波信号のレベルがＡ／Ｄ変換部の変換レンジを超えたか否かを判定し、その判定結果に基づいて二値化部の符号判定閾値を制御するため、Ａ／Ｄ変換部の変換レベルを超えるレベルの検波信号が入力された場合にも適当な符号判定閾値を設定できる。この結果、符号“０”のビット誤りを減らし、ビット誤り率を改善することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態について、図面を参照して説明する。
【００１９】
（第１の実施形態）
図１は、第１の実施形態の受信装置を示すブロック図である。図１に示すように、第１の実施形態の受信装置１００は、アンテナ１０１と、検波部１０２と、クロック生成部１０３と、可変遅延部１０４と、Ａ／Ｄ変換部１０５と、同期部１０６と、二値化部１０７と、閾値制御部１０８とを備える。閾値制御部１０８は、カウンタ１０８０と、Ｍ段シフトレジスタ１０８１と、加算器１０８２と、判断部１０８３とを有する。
【００２０】
検波部１０２は、ダイオードと低域フィルタを有する。検波部１０２では、アンテナ１０１を介して入力された受信信号の正の部分のみがダイオードによって取り出された後、低域フィルタで搬送波成分が取り除かれる。このようにして検波部１０２は受信信号の包絡線を検出し、検波信号１５１をＡ／Ｄ変換部１０５へ出力する。
【００２１】
クロック生成部１０３は、受信信号のシンボル周期と同じ周期のクロック信号１５３を生成し、可変遅延部１０４へ出力する。可変遅延部１０４は、同期部１０６から入力された遅延制御信号１５５に従ってクロック信号１５３を遅延させてＡ／Ｄ変換部１０５へ出力する。Ａ／Ｄ変換部１０５は、可変遅延部１０４を介して入力されるクロック信号１５３の立上りエッジ（又は立下りエッジ）のタイミングで検波信号１５１をサンプリングし、得られたサンプル値を所定の変換レンジでＡ／Ｄ変換したデジタルデータ１５７を同期部１０６と二値化部１０７に出力する。
【００２２】
図２は、Ａ／Ｄ変換部１０５を示すブロック図である。図２に示すように、Ａ／Ｄ変換部１０５はフラッシュ型である。フラッシュ型Ａ／Ｄ変換部は、複数のコンパレータでアナログ入力信号と基準電圧を一斉に比較する。量子化ビット数を増やすに従ってコンパレータ数が多くなるが、一回の比較でアナログ値をデジタル値に変換できるため、Ａ／Ｄ変換を高速に行える。図２に示すＭａｘからＭｉｎまでの範囲が、デジタル値へ変換可能な範囲（以後「変換レンジ」という。）である。
【００２３】
図３は、Ａ／Ｄ変換部１０５に入力されたアナログの検波信号１５１がデジタルデータ１５７に変換される様子を示す図である。図３（ａ）に示すように、検波信号１５１のレベルが変換レンジ（Ｍａｘ〜Ｍｉｎ）内に収まっている場合には、量子化誤差が含まれるものの、デジタルデータ１５７が示す波形は検波信号１５１の波形に近い。一方、図３（ｂ）に示すように、検波信号１５１のレベルが変換レンジのＭａｘ値を超える場合、Ｍａｘ値を超える部分のデジタルデータ１５７は全てＭａｘ値である。同様に、Ｍｉｎ値を下回る部分のデジタルデータ１５７は全てＭｉｎ値である。
【００２４】
Ａ／Ｄ変換部１０５の変換レンジ内のレベルの検波信号１５１は、量子化ビット数に応じて量子化されて出力される。したがって、図３（ｂ）に示すように、検波信号１５１のレベルが変換レンジのＭａｘ値を超える場合、デジタルデータ１５７が示す波形は、上の部分が平らに切り取られたような波形となり、検出信号１５１が示す元の波形とは全く異なる。
本実施形態では、Ａ／Ｄ変換部１０５は、各シンボルに対して１点だけサンプリングし（例えば、図３のＴ１、Ｔ２、Ｔ３、Ｔ４のタイミングでサンプリングする。）、サンプル値をデジタル値に変換してデジタルデータ１５７を出力する。
【００２５】
同期部１０６は、Ａ／Ｄ変換部１０５から出力されたデジタルデータ１５７に基づいて、検波信号１５１の振幅がピークになるタイミング（ピークタイミング）に対するクロック信号１５３の立上りエッジ（又は立下りエッジ）のタイミングのずれ（進んでいるか遅れているか）を検出する。同期部１０６は、この検出結果に従ってクロック信号１５３を遅延させ、両者のタイミングを揃えるための遅延制御信号１５５を可変遅延部１０４へ出力する。
【００２６】
同期部１０６が行うタイミングのずれの検出には、図４に示すＥａｒｌｙ／Ｌａｔｅ方式の判定が用いられる。Ｅａｒｌｙ／Ｌａｔｅ方式では、Ａ／Ｄ変換部１０５が、検波信号１５１の各シンボルをタイミングの異なる２つのクロック信号でそれぞれサンプリングして得られた２つのサンプル値（図４に示す“Ａ”及び“Ｂ”）の大きさが比較される。
なお、図１にはＡ／Ｄ変換部１０５が１つのみ設けられているが、Ｅａｒｌｙ／Ｌａｔｅ方式の判定を行う際には２つのクロック信号でそれぞれ検波信号１５１のサンプリングが行われるため、Ａ／Ｄ変換部１０５は２つ設けられる。タイミングの異なる２つのクロック信号の一方は一方のＡ／Ｄ変換部１０５へ供給され、もう一方のクロック信号はもう一方のＡ／Ｄ変換部１０５へ供給される。
【００２７】
Ｅａｒｌｙ／Ｌａｔｅ方式の判定を行う同期部１０６は、図４（ａ）に示すように、“Ａ＜Ｂ”のときはクロック信号が検波信号１５１に対して進んでいるため“Ｅａｒｌｙ”と判定する。逆に、“Ａ＞Ｂ”のときは“Ｌａｔｅ”と判定する。また、図４（ｂ）に示すように、“Ａ＝Ｂ”のときは、同期部１０６は、クロック信号と検波信号１５１との同期がとれたと判定する。これらの判定結果に基づいて、同期部１０６は、２つのサンプル値が等しく（“Ａ＝Ｂ”）なるように遅延制御信号１５５を可変遅延部１０４へ出力する。
【００２８】
また、同期部１０６は、Ｅａｒｌｙ／Ｌａｔｅ判定が行われたか否かを示す判定結果信号１５９を閾値制御部１０８へ出力する。図５は、検波信号１５１のレベルがＡ／Ｄ変換部１０５の変換レンジを超えてしまったため、実際には検波信号１５１とクロック信号１５３のタイミングがずれているにもかかわらず、Ｅａｒｌｙ／Ｌａｔｅ判定ができなくなっている例を示す図である。破線で示すＡ／Ｄ変換前の検波信号１５１では、サンプル値Ａとサンプル値Ｂにレベル差があるためＥａｒｌｙ／Ｌａｔｅ判定可能である。
【００２９】
しかし、実線で示すＡ／Ｄ変換後のデジタルデータ１５７では、変換レベルのＭａｘ値よりも大きいレベルの部分は、全てＭａｘ値へと変換されてしまうため“Ａ＝Ｂ”となり、Ｅａｒｌｙ／Ｌａｔｅ判定が行われていない。但し、実際に同期しているときにも“Ａ＝Ｂ”となるため、両者を区別しなければならない。そこで、同期部１０６は、例えば、“Ａ＝Ｂ＝Ｍａｘ値”のときにはＥａｒｌｙ／Ｌａｔｅ判定ができなかったと判断する。このようにして、実際に同期している場合と、検波信号１５１のレベルがＡ／Ｄ変換部１０５の変換レンジを超えた場合とを区別することができる。同期部１０６は、判定結果信号１５９として、Ｅａｒｌｙ／Ｌａｔｅ判定が行われた場合には“０”を示す信号を、また、Ｅａｒｌｙ／Ｌａｔｅ判定ができなかった場合には“１”を示す信号を、検波信号１５１のシンボル毎に出力する。
【００３０】
閾値制御部１０８が有するカウンタ１０８０は、判定結果信号１５９として“１”が連続して入力された数をカウントする。カウンタ１０８０のカウンタ値を“Ｃｎｔ”とすると、カウンタ１０８０は、判定結果信号１５９＝“１”のとき“Ｃｎｔ＝Ｃｎｔ＋１”とし、判定結果信号１５９＝“０”のとき“Ｃｎｔ＝０”としてＣｎｔの値をリセットする。カウンタ値Ｃｎｔは、閾値制御部１０８が有する判断部１０８３に出力される。判断部１０８３は、カウンタ値ＣｎｔがＮ（Ｎは所定の正の整数）以上（Ｃｎｔ≧Ｎ）となったとき、符号“１”を示す検波信号１５１のレベルが、Ａ／Ｄ変換部１０５の変換レンジのＭａｘ値を超えていると判断する。このとき、判断部１０８３は、二値化部１０７で用いられる符号判定閾値を上げるよう指示する閾値制御信号１６１を二値化部１０７へ出力する。
【００３１】
以下では、二値化部１０７で用いられる符号判定閾値を上げる理由について説明する。ここでは、符号間干渉はないものとする。Ａ／Ｄ変換部１０５への入力信号である検波信号１５１は雑音の影響を受けている。図６は、Ａ／Ｄ変換部１０５に入力される検波信号１５１の雑音の分散と変換レンジとの関係を示す図である。雑音の分散をσ２とすると、検波信号１５１の“０”レベルと“１”レベルは、図６に矢印で示すように平均的には±σの範囲で変動している。したがって、図６（ａ）に示すように、検波信号１５１のレベルが変換レンジ内のときは、“０”レベルの雑音の分散と“１”レベルの雑音の分散とは共にσ２である。
【００３２】
しかし、図６（ｂ）に示すように、検波信号１５１のレベルが変換レンジを超える場合、“０”レベルの雑音の分散はσ２のままであるが、“１”レベルの雑音の分散はσ２よりも小さくなる。これは、図６（ｂ）の点線で示す検波信号１５１がＡ／Ｄ変換部１０５に入力されると、変換レンジのＭａｘ値を超える部分は全てカットされてしまう。このため、“１”レベルがＭａｘ値よりも小さい方に変動することはあっても（図６に示す下矢印の部分）、Ｍａｘ値よりも大きな方には変動しない。
【００３３】
また、検波信号１５１の“１”レベルが変換レンジのＭａｘ値よりも十分に大きいとき、“１”レベルを示す検波信号はＭａｘ値を示すデジタルデータに一律に変換されるため、雑音の分散はほぼ０になる。この場合、符号判定閾値をＭａｘ値に限りなく近づけても二値化部１０７が符号“１”を判定誤りすることはほとんどない。また、“０”レベルと符号判定閾値との距離が広がるため、符号“０”の判定誤りを減らすこともできる。このように、検波信号１５１のレベルが変換レンジを超える場合には、二値化部１０７で用いられる符号判定閾値を上げることが可能である。
【００３４】
一方、閾値を元に戻す制御も必要であるため、例えば、同期部１０６が過去ＭシンボルのうちＬシンボル以上で正確にＥａｒｌｙ／Ｌａｔｅ判定できた場合（判定結果信号１５９＝“０”）には符号判定閾値を下げる。このため、閾値制御部１０８は、図７に示すように、Ｍ段シフトレジスタ１０８１、加算器１０８２及び判断部１０８３を有する。
【００３５】
閾値制御部１０８は、判定ができなかった回数の加算値をＮとした場合に、Ｍ−Ｎが、判定できた回数を示すので、過去ＭシンボルのうちＬシンボル以上で正確にＥａｒｌｙ／Ｌａｔｅ判定できた状態を示す条件式は、Ｍ−Ｎ≧Ｌとなり、これを加算値Ｎについて解いた、加算値Ｎ＜Ｍ−Ｌの場合に、符号判定閾値を下げる閾値制御信号１６１を二値化部１０７に出力する。
【００３６】
ここで、Ｍ段シフトレジスタ１０８１には、判定結果信号が入力され、“０”か“１”が順次シフトする構成である。また、加算器１０８２は、逐次、Ｍ段シフトレジスタ１０８１の和を計算し、Ｎとして出力する。判断部１０８３は、入力された加算値Ｎと、シフトレジスタの段数と、予め定めた判定できた回数の目標値Ｌとを用いて、府符号判定閾値を下げるか否かを判断する。加算値ＮがＭ−Ｌ個未満である場合には、検波信号１５１は、図３（ａ）の状態であると判断できるため、符号判定閾値を下げるよう指示する閾値制御信号１６１を二値化部１０７に出力する。これに対して、加算値ＮがＭ−Ｌ以上の場合は、検波信号１５１が図３（ｂ）の状態であると判断できるため、符号判定閾値は不変を指示する閾値制御信号１６１を二値化部１０７に出力する。
【００３７】
図８は、二値化部１０７の内部構成を示すブロック図である。図８に示すように、二値化部１０７では、閾値制御部１０８から供給される閾値制御信号１６１に従って、スイッチ１０７１が切り替わることで、コンパレータ１０７２に供給される基準電圧が変化する。なお、図８に示される抵抗Ｒ１の抵抗値と抵抗Ｒ２の抵抗値は等しくない（Ｒ１≠Ｒ２）。この抵抗値の違いによって異なる符号判定閾値をコンパレータ１０７に供給することができる。
【００３８】
このように、二値化部１０７は、閾値制御信号１６１に応じてスイッチ１０７１を切り替えることで符号判定閾値を変化させ、デジタルデータ１５７を符号判定閾値と比較して二値化する。二値化部１０７は、デジタルデータ１５７と符号判定閾値を比較した結果、デジタルデータ１５７が符号判定閾値よりも大きい場合には“１”を出力し、小さい場合には“０”を出力する。二値化部１０７から出力される“１”及び“０”のデータが復調データ１６３である。
【００３９】
図９は、受信装置１００が符号判定閾値を上げる手順を示すフローチャートである。ステップＳ４０１では、検波部１０２が受信信号を包絡線検波する。ステップＳ４０２では、Ａ／Ｄ変換部１０５が検波信号１５１をサンプリングし、検波信号１５１をＡ／Ｄ変換する。ステップＳ４０３では、同期部１０６がデジタルデータ１５７に基づいてＥａｒｌｙ／Ｌａｔｅ判定を行う。ステップＳ４０４では、同期部１０６がＥａｒｌｙ／Ｌａｔｅ判定を行えたか否かを判定し、判定結果信号（“０”又は“１”）１５９を閾値制御部１０８へ出力する。Ｅａｒｌｙ／Ｌａｔｅ判定を行えた場合（ステップＳ４０４で“Ｙｅｓ”の場合）にはステップＳ４０５に進み、Ｅａｒｌｙ／Ｌａｔｅ判定を行えなかった場合（ステップＳ４０４で“Ｎｏ”の場合）にはステップＳ４０６に進む。
【００４０】
ステップＳ４０５では、閾値制御部１０８がカウンタ１０８０をリセット（Ｃｎｔ＝０）した後、ステップＳ４０３へ戻り、同期部１０６が次のシンボルのデジタルデータ１５７を用いてＥａｒｌｙ／Ｌａｔｅ判定を行う。ステップＳ４０６では、閾値制御部１０８がカウンタ１０８０をインクリメント（Ｃｎｔ＝Ｃｎｔ＋１）、つまり、カウンタ値を増加する。
【００４１】
ステップＳ４０７では、閾値制御部１０８が、カウンタ値ＣｎｔがＮ以上（Ｃｎｔ≧Ｎ）になったか否かを判定する。Ｃｎｔ≧Ｎの場合（ステップＳ４０７で“Ｙｅｓ”の場合）はステップＳ４０８に進み、Ｃｎｔ＜Ｎの場合（ステップＳ４０７で“Ｎｏ”の場合）はステップＳ４０３に戻り、同期部１０６が次のシンボルのデジタルデータ１５７を用いてＥａｒｌｙ／Ｌａｔｅ判定を行う。
【００４２】
ステップＳ４０８では、閾値制御部１０８が符号判定閾値を上げるよう指示する閾値制御信号１６１を二値化部１０７に出力する。二値化部１０７は、閾値制御信号１６１に応じて符号判定閾値を抵抗Ｒ１又はＲ２のいずれかによって決められた基準電圧に基づく値に切り替える。
【００４３】
図１０は、受信装置１００が符号判定閾値を下げる手順を示したフローチャートである。ステップＳ５０１では、検波部１０２が受信信号を包絡線検波する。ステップＳ５０２では、Ａ／Ｄ変換部１０５が検波信号１５１をサンプリングし、検波信号１５１をＡ／Ｄ変換する。ステップＳ５０３では、同期部１０６がデジタルデータ１５７に基づいてＥａｒｌｙ／Ｌａｔｅ判定を行う。ステップＳ５０４では、同期部１０６がＥａｒｌｙ／Ｌａｔｅ判定を行えたか否かを判定し、判定結果信号（“０”又は“１”）１５９を閾値制御部１０８へ出力する。Ｅａｒｌｙ／Ｌａｔｅ判定を行えた場合（ステップＳ５０４で“Ｙｅｓ”の場合）にはステップＳ５０５に進み、Ｅａｒｌｙ／Ｌａｔｅ判定を行えなかった場合（ステップＳ５０４で“Ｎｏ”の場合）にはステップＳ５０６に進む。
【００４４】
ステップＳ５０５では、同期部１０６は“判定結果信号１５９＝１”を出力する。一方、ステップＳ５０６では、同期部１０６は“判定結果信号１５９＝０”を出力する。ステップＳ５０７では、判断部１０８３は、図７に示す加算器１０８２の加算値Ｎ（判定できなかった回数）がＭ−Ｌよりも小さくなったか否かを判定する。“加算値Ｎ＜Ｍ−Ｌ”の場合（ステップＳ５０７で“Ｙｅｓ”の場合）はステップＳ５０８に進み、“加算値Ｎ≧Ｍ−Ｌ”の場合（ステップＳ５０７で“Ｎｏ”の場合）はステップＳ５０３に戻り、同期部１０６が次のシンボルのデジタルデータ１５７を用いてＥａｒｌｙ／Ｌａｔｅ判定を行う。
【００４５】
ステップＳ５０８では、閾値制御部１０８が符号判定閾値を下げるよう指示する閾値制御信号１６１を二値化部１０７に出力する。二値化部１０７は、閾値制御信号１６１に応じて、符号判定閾値を抵抗Ｒ２又はＲ１のいずれかによって決められた基準電圧に基づく値に切り替える。
【００４６】
以上説明したように、本実施形態では、検波信号１５１のレベルがＡ／Ｄ変換部１０５の変換レンジを超えている場合、閾値制御部１０８が、同期部１０６から出力される判定結果信号１５９に基づいて、二値化部１０７で用いられる符号判定閾値を“０”レベルの平均値と“１”レベル平均値の中間値よりも上げるよう制御する。このため、符号“０”の判定誤りを減らすことができ、その結果、全体のビット誤り率を改善することができる。また、検波信号１５１のレベルが変換レンジ内に戻った際には符号判定閾値を下げることもできる。
【００４７】
（第２の実施形態）
第１の実施形態では、検波信号１５１のレベルがＡ／Ｄ変換部１０５の変換レンジを超えた場合に符号判定閾値を上げ、変換レンジ内に戻った際には符号判定閾値を下げるが、第２の実施形態では、検波信号１５１のレベルに応じて符号判定閾値をより柔軟に多様な値に制御する。
【００４８】
図１１は、第２の実施形態の受信装置を示すブロック図である。第２の実施形態の受信装置２００が第１の実施形態の受信装置１００と異なる点は、閾値制御部の内部構成及びその動作である。この点以外は第１の実施形態と同様であり、図１１において、図１と共通する構成要素には同じ参照符号が付されている。
【００４９】
本実施形態の閾値制御部２０８は、検波信号１５１のレベルによって変化するサンプリングタイミングの同期位置を検出する。図１１に示すように、本実施形態の閾値制御部２０８は、カウンタ２０８０と、カウンタ平均値算出部２０８１と、メモリ２０８２とを有する。カウンタ２０８０は、同期部１０６から入力された判定結果信号１５９に応じてカウンタ値Ｃｎｔを増減する。詳細には、カウンタ２０８０は、判定結果信号１５９として“１”が入力されたときはカウンタ値Ｃｎｔをインクリメント（カウント値を増加）し、判定結果信号１５９として“０”が入力されたときはカウンタ値Ｃｎｔから所定の値を引く。カウンタ平均値算出部２０８１は、検波信号１５１の複数シンボルにわたるカウンタ値Ｃｎｔの平均値（以下「カウンタ平均値」という。）を算出する。メモリ２０８２は、後述するカウンタ平均値と符号判定閾値との関係を記憶する。
【００５０】
以下、本実施形態の受信装置の動作について説明する。実際の通信では、送信装置のクロック周波数と受信装置のクロック周波数との間に差がある。したがって、同期部１０６がＥａｒｌｙ／Ｌａｔｅ判定を行えない状態がしばらく続くと、Ａ／Ｄ変換部１０５に供給されるクロック信号１５３のサンプリングタイミングが徐々にずれていく。例えば受信信号の周波数をＦｒｘ、受信装置のクロック信号１５３の周波数をＦｃｌｋとする。ここで“Ｆｒｘ＞Ｆｃｌｋ”と仮定すると、Ａ／Ｄ変換部１０５のサンプリングタイミングは、検波信号１５１に対して徐々に遅れていく。検波信号１５１の立下りエッジ付近までくると、レベル差が生じるためＥａｒｌｙ／Ｌａｔｅ判定が可能になる。したがって、サンプリングタイミングは、最終的に検波信号１５１の立下りエッジ付近で同期することになる。
【００５１】
また、検波信号１５１のレベルが変換レンジを超えた場合、図１２に示すように、検波信号１５１のレベルに応じてデジタルデータ１５７が変換レンジのＭａｘ値を示す“１”レベルの幅が変化するため、デジタルデータ１５７が示す波形の立下りエッジの位置も変化する。例えば、検波信号１５１が図１２に示す破線から実線のように変化すると、デジタルデータ１５７が示す波形の立下りエッジの位置がＰ１からＰ２に変化するため、サンプリングタイミングがＰ１からＰ２に変化する。
【００５２】
図１３は、図１２に示すサンプリングタイミングの変化を詳細に示す図である。同期部１０６が同期追従し、サンプリングタイミングを調整しているため、サンプリングタイミングは、最初はＰ１を中心に変動し、その後Ｐ２へと移り、Ｐ２を中心に変動する。符号間干渉がないと仮定した場合、受信信号の波形は予め分かっているため、サンプリングタイミングが同期した位置を知ることができれば検波信号１５１のレベルが分かる。このため、閾値制御部２０８は、検波信号１５１のレベルに応じて符号判定閾値の変動量を決定する。
【００５３】
以下、本実施形態における、検波信号１５１のレベルに応じた符号判定閾値の制御について説明する。まず、前提として本実施形態では、初期状態として検波信号１５１のレベルはＡ／Ｄ変換部１０５の変換レンジ内に収まっており、Ａ／Ｄ変換部１０５に供給されるクロック信号１５３のサンプリングタイミングは、プリアンブル信号等の同期用の信号列を利用してシンボルの中心に同期しているものとする。また、Ａ／Ｄ変換前の検波信号１５１の“１”レベルの幅を“Ｗ”とする。また、受信信号の周波数Ｆｒｘとクロック信号１５３の周波数Ｆｃｌｋとの間には差（周波数ずれ）があり、それらはＦｒｘ＞Ｆｃｌｋの関係にあるものとする。このような初期状態から符号判定閾値の制御が開始される。
【００５４】
図１４は、検波信号１５１の異なるレベルに対するサンプリングタイミングの例を示す図である。図１４（ａ）は、検波信号１５１のレベルが変換レンジ内にあるときのサンプリングタイミングを示す図である。初期状態のサンプリングタイミングＰ０はシンボルの中心に位置する。“１”レベルの幅Ｗの間はＥａｒｌｙ／Ｌａｔｅ判定できないため、周波数ずれの影響でサンプリングタイミングは徐々にずれていき、サンプリングタイミングＰ１で同期する。サンプリングタイミングＰ０からサンプリングタイミングＰ１までの幅はＷ／２である。
【００５５】
図１４（ｂ）は、検波信号１５１の“１”レベルが変換レンジのＭａｘ値と等しくなったときのサンプリングタイミングを示す図である。この状態での“１”レベルの幅はＷのままであるため、最終的なサンプリングタイミングの同期位置Ｐ３は、図１４（ａ）に示したサンプリングタイミングＰ１に等しい。図１４（ｃ）は、検波信号１５１の“１”レベルが、変換レンジのＭａｘ値よりも２σ大きいときのサンプリングタイミングを示す図である。“σ”は雑音の標準偏差である。図１４（ｃ）に示すように、“１”レベルの幅がＷ’（＞Ｗ）に広がっており、最終的なサンプリングタイミングの同期位置は、図１４（ａ）に示したサンプリングタイミングＰ１や図１４（ｂ）に示したサンプリングタイミングＰ３よりも中心から離れた位置Ｐ４（≠Ｐ１＝Ｐ３）となる。また、図１４（ｃ）の状態では、“１”レベルがＭａｘ値を下回ることはほとんどないため、符号判定閾値を限りなくＭａｘ値まで近づけることができる。
【００５６】
以下、検波信号１５１のレベルが図１２のように変化する場合について、図１３〜図１５を参照して説明する。サンプリングタイミングは、初期位置であるシンボルの中心Ｐ０から検波信号１５１の立下りエッジの位置Ｐ１付近までずれる。その後、検波信号１５１の“１”レベルが変換レンジを超えることによって、サンプリングタイミングがシンボルの中心Ｐ０からさらに離れた位置Ｐ２付近までずれる。なお、サンプリングタイミングＰ２の位置は、デジタルデータ１５７の波形が示す立下りエッジである。
【００５７】
図１５は、サンプリングタイミングがＰ０からＰ１へとずれ、さらにＰ２へとずれるときのカウンタ値Ｃｎｔを示す図である。カウンタ値Ｃｎｔが初期値“０”から始まり、同期部１０６がＥａｒｌｙ／Ｌａｔｅ判定できない間はカウンタ値Ｃｎｔが増加していく。サンプリングタイミングがＰ１を超えるとＥａｒｌｙ／Ｌａｔｅ判定が可能となるため、図１５に示すようにカウンタ値Ｃｎｔから所定の値が引かれる。暫くはサンプリングタイミングＰ１の位置に同期しようとするため、カウンタ値Ｃｎｔは図１５に示すカウンタ値Ｃ１を中心に変動する。なお、図１５に示すカウンタ値Ｃ１は、サンプリングタイミングＰ１の位置で同期しようとする間の複数シンボルにわたるカウンタ平均値である。
【００５８】
その後、検波信号１５１のレベルが上がると、同期部１０６は再びＥａｒｌｙ／Ｌａｔｅ判定できなくなるため、サンプリングタイミングがＰ２までずれる。サンプリングタイミングがＰ１からＰ２までずれる間、図１５に示すようにカウンタ値Ｃｎｔは増加する。サンプリングタイミングがＰ２を超えると再びＥａｒｌｙ／Ｌａｔｅ判定が可能となるため、図１５に示すようにカウンタ値Ｃｎｔから所定の値が引かれる。このときも暫くはサンプリングタイミングＰ２の位置に同期しようとするため、カウンタ値Ｃｎｔは図１５に示すカウンタ値Ｃ２を中心に変動する。なお、図１５に示すカウンタ値Ｃ２は、サンプリングタイミングＰ２の位置で同期しようとする間の複数シンボルにわたるカウンタ平均値である。カウンタ平均値Ｃ１，Ｃ２は、図１３に示したサンプリングタイミングＰ１，Ｐ２に対応する。
【００５９】
カウンタ平均値Ｃ１は、図１４に示すＷ／２の幅に対応している。このため、例えば、Ｃ１：Ｃｎ＝Ｗ／２：Ｘ／２（Ｃｎはそのときのカウンタ平均値）という式をＸについて解けば、“１”レベルの幅Ｘが導かれる。受信信号の波形もＡ／Ｄ変換部１０５の変換レンジも分かっているため、“１”レベルの幅Ｘが分かれば、そのときの検波信号１５１のレベルを導くことができる。このように、カウンタ値Ｃｎｔと、“１”レベルの幅Ｘと、検波信号１５１のレベルはそれぞれ比例関係にある。
【００６０】
図１６は、カウンタ平均値と適当な符号判定閾値の関係を示す図である。カウンタ平均値がＣ１未満の範囲では検波信号１５１のレベルが変換レンジ内に収まっているため、閾値制御部２０８は、検波信号１５１の“０”レベルの平均値と“１”レベルの平均値の中間値を符号判定閾値として設定する。
【００６１】
このとき、受信装置が図１９に示された平均値算出手段１８５３と閾値算出手段１８５２を備えるようにし、前記中間値を閾値制御部２０８が取得するようにする。また、図８では、二値化部１０７は、抵抗を二つしか備えていないが、抵抗を２つ以上備えるようにする。二値化部１０７に供給される基準電圧と各抵抗値は既知であるため、閾値制御部２０８は、どの抵抗を選択すれば中間値に近い符号判定閾値をコンパレータ１０７２に供給できるか計算することができる。以上のようにして抵抗を選択するように制御信号を二値化部１０７へ出力する。
【００６２】
一方、カウンタ平均値がＣ１以上Ｃ４未満（Ｃ４は、図１４（ｃ）のサンプリングタイミングＰ４に対応するカウンタ値）の範囲では、雑音の分散及び“１”レベルの幅から予め算出した符号判定閾値とカウンタ平均値との関係を示す閾値設定情報が閾値制御部２０８のメモリ２０８２に記憶されているため、閾値制御部２０８がメモリ２０８２に格納された閾値設定情報を参照して、カウンタ平均値に応じて適当な符号判定閾値を選択する。なお、カウンタ平均値がＣ４以上の範囲では、閾値制御部２０８は、閾値設定情報が示す最大値を符号判定閾値として設定する。
【００６３】
なお、カウンタ平均値がＣ１以上Ｃ４未満の範囲ではメモリ２０８２に格納された閾値設定情報を参照して符号判定閾値を選択しているが、符号判定閾値をカウンタ平均値と計算式に基づいて算出しても良い。
【００６４】
以上説明したように、本実施形態では、閾値制御部２０８が、二値化部１０７で用いられる符号判定閾値をカウンタ平均値に応じて所望の値となるよう制御することができる。
【産業上の利用可能性】
【００６５】
本発明に係る受信装置は、高速通信を行う通信機等として有用である。
【図面の簡単な説明】
【００６６】
【図１】第１の実施形態の受信装置を示すブロック図
【図２】Ａ／Ｄ変換部を示すブロック図
【図３】Ａ／Ｄ変換部に入力されたアナログの検波信号がデジタルデータに変換される様子を示す図
【図４】Ｅａｒｌｙ／Ｌａｔｅ方式によるサンプリングで得られる２つのサンプル値を示す図
【図５】検波信号のレベルがＡ／Ｄ変換部の変換レンジを超えた際のＥａｒｌｙ／Ｌａｔｅ判定ができなくなっている例を示す図
【図６】Ａ／Ｄ変換部に入力される検波信号の雑音の分散と変換レンジの関係を示す図
【図７】閾値制御部が有するＭ段シフトレジスタ及び加算器を示すブロック図
【図８】二値化部の内部構成を示すブロック図
【図９】受信装置が符号判定閾値を上げる手順を示すフローチャート
【図１０】受信装置が符号判定閾値を下げる手順を示したフローチャート
【図１１】第２の実施形態の受信装置を示すブロック図
【図１２】検波信号のレベルが変換レンジを超える様子を示す図
【図１３】図１２に示すサンプリングタイミングの変化を詳細に示す図
【図１４】検波信号の異なるレベルに対するサンプリングタイミングの例を示す図
【図１５】サンプリングタイミングがＰ０からＰ１へとずれ、さらにＰ２へとずれるときのカウンタ値Ｃｎｔを示す図
【図１６】カウンタ値Ｃｎｔと適当な符号判定閾値の関係を示す図
【図１７】従来の受信装置を示すブロック図
【図１８】信号強度算出手段の内部構成を示すブロック図
【図１９】従来の受信装置を示すブロック図
【符号の説明】
【００６７】
１００  受信装置
１０１  アンテナ
１０２  検波部
１０３  クロック生成部
１０４  可変遅延部
１０５  Ａ／Ｄ変換部
１０６  同期部
１０７  二値化部
１０８，２０８  閾値制御部
１０８０  カウンタ
１０８１  Ｍ段シフトレジスタ
１０８２  加算器
２０８０  カウンタ
２０８１  カウンタ平均値算出部
２０８２  メモリ
【図１】
2008211634.tif 000003
【図２】
2008211634.tif 000004
【図３】
2008211634.tif 000005
【図４】
2008211634.tif 000006
【図５】
2008211634.tif 000007
【図６】
2008211634.tif 000008
【図７】
2008211634.tif 000009
【図８】
2008211634.tif 000010
【図９】
2008211634.tif 000011
【図１０】
2008211634.tif 000012
【図１１】
2008211634.tif 000013
【図１２】
2008211634.tif 000014
【図１３】
2008211634.tif 000015
【図１４】
2008211634.tif 000016
【図１５】
2008211634.tif 000017
【図１６】
2008211634.tif 000018
【図１７】
2008211634.tif 000019
【図１８】
2008211634.tif 000020
【図１９】
2008211634.tif 000021