(57)【要約】【課題】本発明の目的は、高周波におけるインピーダンスが低いプリント回路基板を提供することである。【解決手段】プリント回路基板（１）は、第１導体層（１２）と、第２導体層と、前記第１導体層及び前記第２導体層の間に配置された第３導体層（１１）と、中実の第１ヴィア（１４）とを具備する。前記第３導体層は、第１穴パターン（１１ｃ）が設けられた第１導体パターン（１１ａ）と、前記第１導体パターンから前記第１穴パターンに延びる第２導体パターン（１１ｂ）とを備える。前記第１ヴィアは、前記第１導体層と前記第２導体パターンとを接続している。第３導体層に第１穴パターン及び第２導体パターンが形成されているため、第３導体層が表皮深さよりも厚い場合であっても、第３導体層の両面に沿って高周波電流が流れる。したがって、プリント回路基板の高周波におけるインピーダンスは低い。【選択図】図３
2008211067.tif 000002
【特許請求の範囲】
【請求項１】
第１導体層と、
第２導体層と、
前記第１導体層及び前記第２導体層の間に配置された第３導体層と、
中実の第１ヴィアと
を具備し、
前記第３導体層は、第１穴パターンが設けられた第１導体パターンと、前記第１導体パターンから前記第１穴パターンに延びる第２導体パターンとを備え、
前記第１ヴィアは、前記第１導体層と前記第２導体パターンとを接続した
プリント回路基板。
【請求項２】
中実の第２ヴィアを具備し、
前記第１ヴィア及び前記第２ヴィアは、前記第３導体層の厚さ方向に延びる直線上に配置され、
前記第２ヴィアは、前記第２導体層と前記第２導体パターンとを接続した
請求項１のプリント回路基板。
【請求項３】
中実の第２ヴィアを具備し、
前記第１導体パターンは、第２穴パターンが設けられ、
前記第３導体層は、前記第１導体パターンから前記第２穴パターンに延びる第３導体パターンを備え、
前記第２ヴィアは、前記第３導体パターンと前記第１導体層又は前記第２導体層のいずれかとを接続し、
前記第２導体パターンは、前記第１導体パターンから第１方向に延び、
前記第３導体パターンは、前記第１導体パターンから第２方向に延び、
前記第１穴パターン及び前記第２導体パターンの形状は、前記第１方向に延びる第１直線に対して線対称であり、
前記第２穴パターン及び前記第３導体パターンの形状は、前記第２方向に延びる第２直線に対して線対称であり、
前記第１方向及び前記第２方向のなす角は、９０度より大きく、２７０度より小さい
請求項１のプリント回路基板。
【請求項４】
前記第２導体パターンは、前記第１導体パターンから第１方向に延び、
前記第１穴パターンは、前記第１方向に沿う長さが前記第１方向に垂直な方向に沿う長さよりも長い
請求項１又は２のプリント回路基板。
【請求項５】
レジスト材を具備し、
前記第１導体層は、前記第３導体層と対向している第１面と前記第１面の反対側の第２面とを備え、
前記第１導体層は、第３穴パターンが設けられた第４導体パターンと、前記第４導体パターンから前記第３穴パターンに延びる第５導体パターンとを備え、
前記第１ヴィアは、前記第２導体パターンと前記第５導体パターンとを接続し、
前記第４導体パターンは、前記第３穴パターンに隣接した周縁部分を備え、
前記レジスト材は、前記第２面における前記第５導体パターンの領域と前記周縁部分の領域とを覆う
請求項１乃至４のいずれかに記載のプリント回路基板。
【請求項６】
前記第５導体パターンは、前記第４導体パターンから第３方向に延び、
前記第３穴パターンは、前記第３方向に沿う長さが前記第３方向に垂直な方向に沿う長さよりも長い
請求項５のプリント回路基板。
【請求項７】
前記第１穴パターンは、前記第１方向に沿う長さが前記第１方向に垂直な方向に沿う長さよりも長い
請求項３のプリント回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント回路基板に関する。
【背景技術】
【０００２】
プリント回路基板は、例えば、コンピュータのような情報処理装置に用いられる。情報処理装置の処理能力を向上させるため、プリント回路基板に搭載される電子部品の動作周波数が高くなる傾向がある。したがって、プリント回路基板には、優れた高周波特性が要求される。
【０００３】
特開平１１−１５０３７１号公報は、多層回路基板の信号配線用ビアホールと信号配線の特性インピーダンスを整合させるための技術を開示している。
【０００４】
特開２０００−１８８４４８号公報は、放射ノイズを抑制するために、高周波電源電流が形成するループ面積をコンデンサ等の部品を用いないで小さくすることができる配線基板を開示している。
【０００５】
特開２０００−１８８４７８号公報は、反射の小さい信号線用ビアホールを高密度にしかも安価に設けるための技術を開示している。
【０００６】
特開２０００−３２３８１０号公報は、半導体素子を配線基板に搭載するためのインターポーザ用配線部材であって、高密度、微細配線が可能で、且つ、電気的特性の面でも優れた配線部材を開示している。
【０００７】
特開２００２−２９９８３６号公報は、貫通穴パターンにおけるインピーダンス整合が改善されるポリイミド多層配線回路基板構造を開示している。
【０００８】
ところで、特開２００５−１２０８８号公報は、グランド層や電源層のようなベタパターンに接続するスルーホールにリード部品をはんだ付けする際のはんだ上がり性が改善される多層回路基板を開示している。多層回路基板は、ベタパターンのスルーホール周辺にベタパターンの一部を剥離して形成した熱放散を抑制するピットを備える。はんだ溶融時の熱がスルーホールからベタパターンに逃げることがピットによって防がれるため、スルーホール及びスルーホールに挿入されたリードが十分に加熱され、スルーホールランドの上面まではんだが上がる。ここで、スルーホールは、リードを挿入可能なように多層回路基板を貫通している。スルーホールランドは、はんだ付けが可能なように多層回路基板の表面に露出しており、絶縁体で覆われていない。
【０００９】
飯田敬、清水浩也、片桐光昭、伊佐聡、長内文由紀は、「４８Ｇｂｐｓ、１４４Ｍｂｉｔ  ＤＲＡＭ用低ノイズＦｌｉｐ  Ｃｈｉｐ  ＢＧＡパッケージの開発−電源・グランドのＡＣ・ＤＣ特性最適化−」において、ヴィアから比較的広い面積を持つグラウンドプレーンパターンに流れる電流の経路におけるインダクタンスを評価している。飯田らは、信号線と接続されていない電源・グランドのための電流経路におけるインダクタンスが大きいことを指摘し、インダクタンスを評価し、インダクタンスを制御する方法を示している。
【００１０】
【特許文献１】特開平１１−１５０３７１号公報
【特許文献２】特開２０００−１８８４４８号公報
【特許文献３】特開２０００−１８８４７８号公報
【特許文献４】特開２０００−３２３８１０号公報
【特許文献５】特開２００２−２９９８３６号公報
【特許文献６】特開２００５−１２０８８号公報
【非特許文献１】飯田敬、清水浩也、片桐光昭、伊佐聡、長内文由紀、「４８Ｇｂｐｓ、１４４Ｍｂｉｔ  ＤＲＡＭ用低ノイズＦｌｉｐ  Ｃｈｉｐ  ＢＧＡパッケージの開発−電源・グランドのＡＣ・ＤＣ特性最適化−」、エレクトロニクス実装学会  超高速高周波エレクトロニクス実装研究会  平成１７年度第２回公開研究会論文集、平成１７年８月５日、ｐ．３
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明の目的は、高周波におけるインピーダンスが低いプリント回路基板を提供することである。
【課題を解決するための手段】
【００１２】
以下に、（発明を実施するための最良の形態）で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、（特許請求の範囲）の記載と（発明を実施するための最良の形態）との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、（特許請求の範囲）に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１３】
本発明によるプリント回路基板（１、２、５、６、７）は、第１導体層（１２、２２、７１）と、第２導体層と、前記第１導体層及び前記第２導体層の間に配置された第３導体層（１１、２１、５１、６１、７２）と、中実の第１ヴィア（１４、２４、５４、６４ａ、７５ａ）とを具備する。前記第３導体層は、第１穴パターン（１１ｃ、２１ｃ、５１ｃ、６１ｃ、７２ｃ）が設けられた第１導体パターン（１１ａ、２１ａ、５１ａ、６１ａ、７２ａ）と、前記第１導体パターンから前記第１穴パターンに延びる第２導体パターン（１１ｂ、２１ｂ、５１ｂ、６１ｂ、７２ｂ）とを備える。前記第１ヴィアは、前記第１導体層と前記第２導体パターンとを接続している。
【００１４】
第３導体層に第１穴パターン及び第２導体パターンが形成されているため、第３導体層が表皮深さよりも厚い場合であっても、第３導体層の両面に沿って高周波電流が流れる。したがって、プリント基板の高周波におけるインピーダンスは低い。さらに、第１ヴィアが中実であるため、プリント基板としてビルドアップ基板を採用することが可能である。ビルドアップ基板は、設計の自由度が高く、高集積化及び多層化が容易である。
【００１５】
プリント回路基板は、中実の第２ヴィア（６４ｂ、７５ｂ）を具備することが好ましい。前記第１ヴィア及び前記第２ヴィアは、前記第３導体層の厚さ方向に延びる直線上に配置されている。前記第２ヴィアは、前記第２導体層と前記第２導体パターンとを接続している。
【００１６】
プリント回路基板は、中実の第２ヴィア（５５、７６）を具備することが好ましい。この場合、前記第１導体パターンは、第２穴パターン（５１ｅ、７２ｅ）が設けられている。前記第３導体層は、前記第１導体パターンから前記第２穴パターンに延びる第３導体パターン（５１ｄ、７２ｄ）を備える。前記第２ヴィアは、前記第３導体パターンと前記第１導体層又は前記第２導体層のいずれかとを接続している。前記第２導体パターンは、前記第１導体パターンから第１方向（矢印Ａ５の方向）に延びている。前記第３導体パターンは、前記第１導体パターンから第２方向（矢印Ａ６の方向）に延びている。前記第１穴パターン及び前記第２導体パターンの形状は、前記第１方向に延びる第１直線に対して線対称である。前記第２穴パターン及び前記第３導体パターンの形状は、前記第２方向に延びる第２直線に対して線対称である。前記第１方向及び前記第２方向のなす角は、９０度より大きく、２７０度より小さい。
【００１７】
プリント回路基板においては、前記第２導体パターンは、前記第１導体パターンから第１方向（矢印Ａ１、Ａ２、Ａ５〜Ａ７の方向）に延びている。前記第１穴パターンは、前記第１方向に沿う長さ（Ｌ１、Ｌ４）が前記第１方向に垂直な方向に沿う長さ（Ｗ１、Ｗ４）よりも長いことが好ましい。
【００１８】
第１穴パターンは第１方向に沿う長さが第１方向に垂直な方向に沿う長さよりも長いため、第２導体パターンの長さを長くすることが可能である。この場合、第３導体層の両面に沿って高周波電流が流れやすい。
【００１９】
本発明によるプリント回路基板は、レジスト材（７７）を具備することが好ましい。前記第１導体層は、前記第３導体層と対向している第１面（７１ｘ）と前記第１面の反対側の第２面（７１ｙ）とを備える。前記第１導体層は、第３穴パターン（７１ｃ）が設けられた第４導体パターン（７１ａ）と、前記第４導体パターンから前記第３穴パターンに延びる第５導体パターン（７１ｂ）とを備えることが好ましい。前記第１ヴィアは、前記第２導体パターンと前記第５導体パターンとを接続していることが好ましい。前記第４導体パターンは、前記第３穴パターンに隣接した周縁部分（７１ｄ）を備える。前記レジスト材は、前記第２面における前記第５導体パターンの領域と前記周縁部分の領域とを覆っていることが好ましい。
【００２０】
第５導体パターン及び周縁部分がレジスト材で覆われているため、第５導体パターンの周囲の誘電率が一様である、したがって、高周波電流が第１導体層と第１ヴィアの間を円滑に流れる。
【００２１】
プリント回路基板においては、前記第５導体パターンは、前記第４導体パターンから第３方向に延びている。前記第３穴パターンは、前記第３方向に沿う長さが前記第３方向に垂直な方向に沿う長さよりも長いことが好ましい。
【発明の効果】
【００２２】
本発明によれば、高周波におけるインピーダンスが低いプリント回路基板が提供される。本発明によれば、高周波におけるインピーダンスが低いプリント回路基板を簡単な構造で実現することが可能である。本発明によれば、高周波におけるプリント回路基板を低コストで提供することが可能である。
【発明を実施するための最良の形態】
【００２３】
添付図面を参照して、本発明によるプリント回路基板を実施するための最良の形態を以下に説明する。
【００２４】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るプリント回路基板１を示している。プリント回路基板１は、半導体素子を搭載する。プリント回路基板１は、例えば、パーソナルコンピュータや携帯電話機のような情報処理装置用の多層プリント基板として用いられる。プリント回路基板１は、導体層１１と、導体層１２と、図示されない下側導体層と、絶縁層１３と、ヴィア１４とを備える。本実施形態においては、導体層１１及び導体層１２が電源系の導体層である場合について説明する。電源系の導体層としては、電源層やグランド層が例示される。本発明は、導体層１１及び導体層１２が電源系の導体層である場合に特に有効である。なお、導体層１１及び導体層１２は、信号層のような電源系以外の導体層であってもよい。
【００２５】
導体層１１は、導体層１２及び下側導体層の間に配置されている。導体層１１は、導体層１２と対向している面１１ｘと、面１１ｘの反対側に配置された面１１ｙとを備えている。絶縁層１３は、導体層１１及び導体層１２の間に配置されている。絶縁層１３には、ヴィア１４が配置された層間接続穴が設けられている。ヴィア１４は、導体層１２と導体層１１とを導通させている。
【００２６】
図２は、図１のＡ−Ａ線断面図を示している。図２中に、導体層１１に沿う方向を示す矢印Ａ１が示されている。導体層１１は、図２に示すように、穴パターン１１ｃが設けられた第１導体パターン１１ａと、第１導体パターン１１ａから穴パターン１１ｃの中に矢印Ａ１が示す方向に延びる第２導体パターン１１ｂとを備えている。第１導体パターン１１ａは、べた状に設けられている。べた状とは、隙間のないこと、又は、塗りつぶされたようであることを意味する。符号Ｌ１は、穴パターン１１ｃの矢印Ａ１が示す方向に沿う長さを表している。符号Ｗ１は、穴パターン１１ｃの矢印Ａ１が示す方向に垂直な方向に沿う長さを表している。穴パターン１１ｃは、長さＷ１の辺と長さＬ１の辺とを備えた矩形形状を有している。長さＬ１の辺は、矢印Ａ１が示す方向に平行である。長さＷ１の辺は、矢印Ａ１が示す方向に垂直である。第２導体パターン１１ｂは、長さＷ１の辺から矢印Ａ１が示す方向に延びている。符号Ｌ２は、第２導体パターン１１ｂの矢印Ａ１が示す方向に沿う長さを表している。符号Ｗ２は、第２導体パターン１１ｂの矢印Ａ１が示す方向に垂直な方向に沿う長さを表している。第２導体パターン１１ｂは、例えば、帯状である。この場合、長さＬ２は第２導体パターン１１ｂの長さを表し、長さＷ２は第２導体パターン１１ｂの幅を表す。ヴィア１４は、第２導体パターン１１ｂの先端部分に接続されている。符号Ｗ３は、ヴィア１４の矢印Ａ１が示す方向に垂直な方向に沿う長さを表している。ヴィア１４が円柱形状である場合、長さＷ３はヴィア１４の直径に等しい。なお、ヴィア１４は、角柱形状であってもよい。
【００２７】
図３を参照して、ヴィア１４から導体層１１へ流れる高周波電流を説明する。高周波電流は、周波数が高いほど導体の表面に集中する。この現象は、表皮効果と呼ばれる。このとき高周波電流が流れる深さは、表皮深さと呼ばれる。ヴィア１４の表面に沿って流れる高周波電流は、ヴィア１４のまわりに磁束Ｂ１を形成する。このとき、導体層１１に穴パターン１１ｃが設けられているために磁束Ｂ１は導体層１１の面１１ｙ側にも形成される。そのため、導体層１１が表皮深さより厚い場合であっても、高周波電流Ｃ１が第２導体パターン１１ｂの面１１ｘ側に沿って流れることに加えて、高周波電流Ｃ２が第２導体パターン１１ｂの面１１ｙ側に沿って流れる。このため、プリント回路基板１の高周波におけるインピーダンスは低い。
【００２８】
図４は、プリント回路基板１と比較されるプリント回路基板１０１の断面図を示している。プリント回路基板１０１は、導体層１１１と、ヴィア１１４とを備えている。導体層１１１は、面１１１ｘと、面１１１ｘの反対側に配置された面１１１ｙとを備えている。ヴィア１１４は、面１１１ｘに接続されている。ここで、導体層１１１は、導体層１１とは異なり、穴パターンが設けられていない。図４を参照して、ヴィア１１４から導体層１１１へ流れる高周波電流を説明する。ヴィア１１４の表面に沿って流れる高周波電流は、ヴィア１１４のまわりに磁束Ｂ１０１を形成する。磁束Ｂ１０１は、導体層１１１の面１１１ｘ側には形成されるが、面１１１ｙ側には形成されない。そのため、導体層１１１が表皮深さより厚い場合は、高周波電流Ｃ１０１が面１１１ｘに沿って流れるが、面１１１ｙに沿って流れる電流がほとんど存在しない。したがって、プリント回路基板１０１の高周波におけるインピーダンスは高い。
【００２９】
本実施形態においては、導体層１２も導体層１１と同様の構造を有していることが好ましい。導体層１２が導体層１１と同様の構造を有している場合、プリント回路基板１のインピーダンスが更に低くなる。
【００３０】
本実施形態においては、ヴィア１４は、埋め込みヴィア（フィルドヴィア）、インナーヴィア、スタックヴィアのような中実のヴィアであることが好ましい。ここで、中実のヴィアは、内部が材料で満たされ、中空ホールを有しない。ブラインドヴィアは、埋め込みヴィアの一種である。中実のヴィアは、ビルドアップ基板に用いることが可能である。ビルドアップ基板は、設計の自由度が高く、高集積化及び多層化が容易である。
【００３１】
本実施形態においては、長さＬ１が長さＷ１より長いことが好ましい。この場合、長さＬ２を長くすることが容易である。また、ヴィア１４は、第２導体パターン１１ｂが接続されている側の穴パターン１１ｃの長さＷ１の辺の反対側の長さＷ１の辺に寄っていることが好ましい。言い換えると、ヴィア１４の穴パターン１１ｃにおける位置は、矢印Ａ１の方向に寄っていることが好ましい。この場合も、長さＬ２を長くすることが容易である。長さＬ２が長い場合、磁束Ｂ１が導体層１１の面１１ｙ側に形成されやすく、面１１ｙに沿って電流が流れやすい。なお、長さＬ１は長さＷ１より短くてもよい。
【００３２】
本実施形態においては、長さＷ３と長さＷ２とが等しいことが好ましい。この場合、導体層１１が有するパターンの不連続部が少なく、その結果、高周波電流が円滑に流れる。したがって、プリント回路基板１に安定した電気特性が付与される。なお、長さＷ２と長さＷ３とが異なる場合であっても、一定の効果が期待される。
【００３３】
本実施形態においては、穴パターン１１ｃ及び第２導体パターン１１ｂは、ヴィア１４の中心を通り、矢印Ａ１の方向に延びる直線に対して線対称であることが好ましい。この場合、導体層１１は、ＴＥＭ（Ｔｒａｎｓｖｅｒｓｅ  Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ）モードと整合性の高いパターンを有する。その結果、高周波電流が円滑に流れる。したがって、プリント回路基板１に安定した電気的特性が付与される。なお、穴パターン１１ｃ及び第２導体パターン１１ｂが線対称性を有しない場合であっても、一定の効果が期待される。
【００３４】
導体層１１に形成された切り欠き（穴パターン１１ｃから第２導体パターン１１ｂを除いた部分）は、図２に示されるように、矢印Ａ１の方向に沿って延びる第１直線部分及び第２直線部分と、矢印Ａ１に垂直な方向に沿って延びる第３部分とを備える。第２導体パターン１１ｂは、第１直線部分及び第２直線部分の間に配置されている。第３部分は、第１直線部分及び第２直線部分の各々に接続されている。
【００３５】
導体層１１に形成された切り欠きは、図２に示された形状に限定されない。切り欠きの他の形状について、以下に説明する。
【００３６】
図５は、本実施形態に係る導体層１１の第１変形例を示す。穴パターン１１ｃは、図２に示された形状と異なり、楕円である。穴パターン１１ｃが不連続部としての角部を有しないため、高周波電流が円滑に流れる。したがって、プリント回路基板１に安定した電気特性が付与される。図５に示された切り欠きの形状は、「Ｃ」字形状である。
【００３７】
本変形例においては、穴パターン１１ｃの第１軸の長さが長さＬ１であり、第２軸の長さが長さＷ１であり、長さＬ１が長さＷ１より長いことが好ましい。第１軸及び第２軸の長い方が楕円の長軸であり、短い方が楕円の短軸である。第２導体パターン１１ｂは、穴パターン１１ｃの第１軸に沿って配置されていることが好ましい。この場合、長さＬ２を長くすることが容易である。ヴィア１４の位置は、第１軸上の第２導体パターン１１ｂが第１導体パターン１１ａに接続されている側の反対側に寄っていることが好ましい。言い換えると、ヴィア１４の穴パターン１１ｃにおける位置は、矢印Ａ１の方向に寄っていることが好ましい。この場合も、長さＬ２を長くすることが容易である。なお、長さＬ１は、長さＷ１と等しくてもよく、長さＷ１より短くてもよい。長さＬ１と長さＷ１とが等しい場合、穴パターン１１ｃは、円である。ヴィア１４の穴パターン１１ｃにおける位置は、矢印Ａ１の方向の逆方向に寄っていてもよい。
【００３８】
図６は、本実施形態に係る導体層１１の第２変形例を示す。穴パターン１１ｃは、図２に示された形状と異なり、２つの半円と１つの矩形を組み合わせた陸上競技のトラックのような形状である。第２導体パターン１１ｂは、各半円の弧の中心どうしを結ぶ直線に沿って配置されている。この場合、長さＬ１は長さＷ１より長い。穴パターン１１ｃが不連続部としての角部を有しないため、高周波電流が円滑に流れる。したがって、プリント回路基板１に安定した電気特性が付与される。
【００３９】
本変形例においては、ヴィア１４の位置は、各半円の弧の中心どうしを結ぶ直線上の第２導体パターン１１ｂが接続されている側の反対側に寄っていることが好ましい。言い換えると、ヴィア１４の穴パターン１１ｃにおける位置は、矢印Ａ１の方向に寄っていることが好ましい。この場合、長さＬ２を長くすることが容易である。なお、ヴィア１４の穴パターン１１ｃにおける位置は、矢印Ａ１の方向の逆方向に寄っていてもよい。
【００４０】
図７は、本実施形態に係る導体層１１の第３変形例を示す。穴パターン１１ｃは、図２に示された形状と異なり、１つの半円と１つの矩形を組み合わせた形状である。矩形は、矢印Ａ１の方向に垂直な第１の辺及び第２の辺を備える。第１の辺と半円の直線（直径）部分とが一致している。第２導体パターン１１ｂは、第２の辺の中点から矢印Ａ１の方向に沿って延びている。第２導体パターン１１ｂは、半円の弧の中心と第２の辺の中点とを結ぶ直線に沿って配置されている。本変形例においては、長さＬ１を長さＷ１より大きくすることが容易である。本変形例に係る穴パターン１１ｃは、不連続部としての角部が少ないため、高周波電流が円滑に流れる。したがって、プリント回路基板１に安定した電気特性が付与される。
【００４１】
本変形例においては、ヴィア１４は、半円の弧の中心と第２の辺の中点とを結ぶ直線上の半円の弧に寄った位置に配置されていることが好ましい。言い換えると、ヴィア１４の穴パターン１１ｃにおける位置は、矢印Ａ１の方向に寄っていることが好ましい。この場合、長さＬ２を長くすることが容易である。なお、ヴィア１４の穴パターン１１ｃにおける位置は、矢印Ａ１の方向の逆方向に寄っていてもよい。
【００４２】
（第２の実施形態）
図８は、本発明の第２の実施形態に係るプリント回路基板２を示している。プリント回路基板２は、半導体素子を搭載する。プリント回路基板２は、例えば、パーソナルコンピュータや携帯電話機のような情報処理装置用の多層プリント回路基板として用いられる。プリント回路基板２は、導体層２１と、導体層２２と、図示されない下側導体層と、絶縁層２３と、ヴィア２４とを備える。本実施形態においては、導体層２１及び導体層２２が電源系の導体層である場合について説明する。本発明は、導体層２１及び導体層２２が電源系の導体層である場合に特に有効である。なお、導体層２１及び導体層２２は、信号層のような電源系以外の導体層であってもよい。
【００４３】
導体層２１は、導体層２２及び下側導体層の間に配置されている。導体層２１は、導体層２２と対向している面２１ｘと、面２１ｘの反対側に配置された面２１ｙとを備えている。絶縁層２３は、導体層２１及び導体層２２の間に配置されている。絶縁層２３には、ヴィア２４が配置された層間接続穴が設けられている。ヴィア２４は、導体層２２と導体層２１とを導通させている。
【００４４】
図９は、図８のＢ−Ｂ線断面図を示している。図９中に、導体層２１に沿う方向を示す矢印Ａ２が示されている。導体層２１は、図９に示すように、穴パターン２１ｃが設けられた第１導体パターン２１ａと、穴パターン２１ｃの中に配置された導体ランドパターン２１ｄと、第１導体パターン２１ａから穴パターン２１ｃの中に矢印Ａ２が示す方向に延びる第２導体パターン２１ｂとを備えている。第１導体パターン２１ａは、べた状に設けられている。符号Ｌ４は、穴パターン２１ｃの矢印Ａ２が示す方向に沿う長さを表している。符号Ｗ４は、穴パターン２１ｃの矢印Ａ２が示す方向に垂直な方向に沿う長さを表している。穴パターン２１ｃは、長さＷ４の辺と長さＬ４の辺とを備えた矩形形状を有している。長さＬ４の辺は、矢印Ａ２が示す方向に平行である。長さＷ４の辺は、矢印Ａ２が示す方向に垂直である。第２導体パターン２１ｂは、長さＷ４の辺から矢印Ａ２が示す方向に延びている。符号Ｌ５は、第２導体パターン２１ｂの矢印Ａ２が示す方向に沿う長さを表している。符号Ｗ５は、第２導体パターン２１ｂの矢印Ａ２が示す方向に垂直な方向に沿う長さを表している。第２導体パターン２１ｂは、例えば、帯状である。この場合、長さＬ５は第２導体パターン２１ｂの長さを表し、長さＷ５は第２導体パターン２１ｂの幅を表す。導体ランドパターン２１ｄは、第２導体パターン２１ｂの先端部分に接続されている。ヴィア２４は、導体ランドパターン２１ｄに接続されている。符号Ｗ６は、導体ランドパターン２１ｄの矢印Ａ２が示す方向に垂直な方向に沿う長さを表している。導体ランドパターン２１ｄが円形である場合、長さＷ６は導体ランドパターン２１ｄの直径に等しい。なお、導体ランドパターン２１ｄは、矩形であってもよい。
【００４５】
本実施形態においては、導体層２１に穴パターン２１ｃが設けられているため、導体層２１が表皮深さより厚い場合であっても、高周波電流が面２１ｘと面２１ｙとに沿って流れる。このため、プリント回路基板２の高周波におけるインピーダンスは低い。
【００４６】
本実施形態においては、ヴィア２４が導体ランドパターン２１ｄに接続されている。したがって、プリント回路基板２の構造をＦＲ４（Ｆｌａｍｅ  Ｒｅｔａｒｄａｎｔ  Ｔｙｐｅ  ４）プリント回路基板に適用することが可能である。
【００４７】
本実施形態においては、導体層２２も導体層２１と同様の構造を有していることが好ましい。導体層２２が導体層２１と同様の構造を有している場合、プリント回路基板２のインピーダンスが更に低くなる。
【００４８】
本実施形態においては、ヴィア２４は、埋め込みヴィア（フィルドヴィア）、インナーヴィア、スタックヴィアのような中実のヴィアであることが好ましい。
【００４９】
本実施形態においては、長さＬ４が長さＷ４より長いことが好ましい。この場合、長さＬ５を長くすることが容易である。また、ヴィア２４は、第２導体パターン２１ｂが接続されている側の穴パターン２１ｃの長さＷ４の辺の反対側の長さＷ４の辺に寄っていることが好ましい。言い換えると、ヴィア２４の穴パターン２１ｃにおける位置は、矢印Ａ２の方向に寄っていることが好ましい。この場合も、長さＬ５を長くすることが容易である。長さＬ５が長い場合、導体層２１の面２１ｙ側にも磁束が形成されやすく、面２１ｙに沿って電流が流れやすい。なお、長さＬ４は長さＷ４より短くてもよい。
【００５０】
本実施形態においては、長さＷ６と長さＷ５とが等しいことが好ましい。この場合、導体層２１が有するパターンの不連続部が少なく、その結果、高周波電流が円滑に流れる。したがって、プリント回路基板２に安定した電気特性が付与される。なお、長さＷ５と長さＷ６とが異なる場合であっても、一定の効果が期待される。
【００５１】
本実施形態においては、第２導体パターン２１ｂ、穴パターン２１ｃ及び導体ランドパターン２１ｄは、ヴィア２４の中心を通り、矢印Ａ２の方向に延びる直線に対して線対称であることが好ましい。この場合、導体層２１は、ＴＥＭモードと整合性の高いパターンを有する。その結果、高周波電流が円滑に流れる。したがって、プリント回路基板２に安定した電気的特性が付与される。なお、第２導体パターン２１ｂ、穴パターン２１ｃ及び導体ランドパターン２１ｄが線対称性を有しない場合であっても、一定の効果が期待される。
【００５２】
導体層２１に形成された切り欠き（穴パターン２１ｃから第２導体パターン２１ｂ及び導体ランドパターン２１ｄを除いた部分）は、図９に示されるように、矢印Ａ２の方向に沿って延びる第１直線部分及び第２直線部分と、矢印Ａ２に垂直な方向に沿って延びる第３部分とを備える。第２導体パターン２１ｂは、第１直線部分及び第２直線部分の間に配置されている。第３部分は、第１直線部分及び第２直線部分の各々に接続されている。
【００５３】
導体層２１に形成された切り欠きは、図９に示された形状に限定されない。導体層２１に形成された切り欠きは、図５乃至７に示された形状であってもよい。
【００５４】
（第３の実施形態）
図１０は、本発明の第３の実施形態に係るプリント回路基板３を示している。プリント回路基板３は、半導体素子を搭載する。プリント回路基板３は、例えば、パーソナルコンピュータや携帯電話機のような情報処理装置用の多層プリント基板として用いられる。プリント回路基板３は、プリント回路基板３が備えた導体層の中で最も外側に配置された導体層３１と、図示されない下側導体層と、絶縁層３３と、ヴィア３４と、レジスト材３５とを備える。本実施形態においては、導体層３１及び下側導体層が電源系の導体層である場合について説明する。本発明は、導体層３１及び下側導体層が電源系の導体層である場合に特に有効である。なお、導体層３１及び下側導体層は、信号層のような電源系以外の導体層であってもよい。
【００５５】
導体層３１は、下側導体層と対向している面３１ｘと、面３１ｘの反対側に配置された面３１ｙとを備えている。絶縁層３３は、導体層３１及び下側導体層の間に配置されている。絶縁層３３には、ヴィア３４が配置された層間接続穴が設けられている。ヴィア３４は、下側導体層と導体層３１とを導通させている。導体層３１は、穴パターン３１ｃが設けられた第１導体パターン３１ａと、第１導体パターン３１ａから穴パターン３１ｃの中に延びる第２導体パターン３１ｂとを備えている。ヴィア３４は、第２導体パターン３１ｂの先端部分に接続されている。レジスト材３５は、面３１ｙの第１導体パターン３１ａの領域及び第２導体パターン３１ｂの領域を覆っている。レジスト材３５の一部は、導体層３１に設けられた穴パターン３１ｃに配置されている。第１導体パターン３１ａは、穴パターン３１ｃに隣接した周縁部分３１ｄを備える。レジスト材３５は、少なくとも、面３１ｙの第２導体パターン３１ｂの領域及び周縁部分３１ｄの領域を覆っていることが好ましい。
【００５６】
図１１は、図１０のＣ−Ｃ線断面図を示している。図１１中に、導体層３１に沿う方向を示す矢印Ａ３が示されている。第２導体パターン３１ｂは、第１導体パターン３１ａから穴パターン３１ｃの中に矢印Ａ３が示す方向に延びている。第１導体パターン３１ａは、べた状に設けられている。第２導体パターン３１ｂは、第１の実施形態に係る第２導体パターン１１ｂと同様の形状をとることができる。穴パターン３１ｃは、第１の実施形態に係る穴パターン１１ｃと同様の形状をとることができる。ヴィア３４は、第１の実施形態に係るヴィア１４と同様の形状をとることができる。
【００５７】
本実施形態においては、導体層３１に穴パターン３１ｃが設けられているため、導体層３１が表皮深さより厚い場合であっても、高周波電流が面３１ｘと面３１ｙとに沿って流れる。このため、プリント回路基板３の高周波におけるインピーダンスは低い。
【００５８】
本実施形態においては、下側導体層も導体層３１と同様の構造を有していることが好ましい。
【００５９】
レジスト材３５は、例えば、有機ポリマー系である。レジスト材３５は、絶縁性を有する。レジスト材３５の誘電率は、空気の誘電率よりも面３１ｘを覆っている絶縁層３３の誘電率に近い。したがって、第２導体パターン３１ｂの周囲の誘電率は一様である。そのため、安定したＴＥＭモードが発生し、高周波電流が導体層３１とヴィア３４の間を円滑に流れる。
【００６０】
本実施形態においては、ヴィア３４は、埋め込みヴィア（フィルドヴィア）、インナーヴィア、スタックヴィアのような中実のヴィアであることが好ましい。
【００６１】
（第４の実施形態）
図１２は、本発明の第４の実施形態に係るプリント回路基板４を示している。プリント回路基板４は、半導体素子を搭載する。プリント回路基板４は、例えば、パーソナルコンピュータや携帯電話機のような情報処理装置用の多層プリント基板として用いられる。プリント回路基板４は、プリント回路基板４が備えた導体層の中で最も外側に配置された導体層４１と、図示されない下側導体層と、絶縁層４３と、ヴィア４４と、レジスト材４５とを備える。本実施形態においては、導体層４１及び下側導体層が電源系の導体層である場合について説明する。本発明は、導体層４１及び下側導体層が電源系の導体層である場合に特に有効である。なお、導体層４１及び下側導体層は、信号層のような電源系以外の導体層であってもよい。
【００６２】
導体層４１は、下側導体層と対向している面４１ｘと、面４１ｘの反対側に配置された面４１ｙとを備えている。絶縁層４３は、導体層４１及び下側導体層の間に配置されている。絶縁層４３には、ヴィア４４が配置された層間接続穴が設けられている。ヴィア４４は、下側導体層と導体層４１とを導通させている。導体層４１は、穴パターン４１ｃが設けられた第１導体パターン４１ａと、穴パターン４１ｃに配置された導体ランドパターン４１ｄと、第１導体パターン４１ａから穴パターン４１ｃの中に延びる第２導体パターン４１ｂとを備えている。導体ランドパターン４１ｄは、第２導体パターン４１ｂの先端部分に接続されている。ヴィア４４は、導体ランドパターン４１ｄに接続されている。レジスト材４５は、面４１ｙの第１導体パターン４１ａの領域、第２導体パターン４１ｂの領域及び導体ランドパターン４１ｄの領域を覆っている。レジスト材４５の一部は、導体層４１に設けられた穴パターン４１ｃに配置されている。第１導体パターン４１ａは、穴パターン４１ｃに隣接した周縁部分４１ｅを備える。レジスト材４５は、少なくとも、面の第２導体パターン４１ｂの領域、周縁部分４１ｅの領域及び導体ランドパターン４１ｄの領域をを覆っていることが好ましい。
【００６３】
図１３は、図１２のＤ−Ｄ線断面図を示している。図１３中に、導体層４１に沿う方向を示す矢印Ａ４が示されている。第２導体パターン４１ｂは、第１導体パターン４１ａから穴パターン４１ｃの中に矢印Ａ４が示す方向に延びている。第１導体パターン４１ａは、べた状に設けられている。第２導体パターン４１ｂは、第２の実施形態に係る第２導体パターン２１ｂと同様の形状をとることができる。穴パターン４１ｃは、第２の実施形態に係る穴パターン２１ｃと同様の形状をとることができる。導体ランドパターン４１ｄは、第２の実施形態に係る導体ランドパターン２１ｄと同様な形状をとることができる。ヴィア４４は、第２の実施形態に係るヴィア２４と同様の形状をとることができる。
【００６４】
本実施形態においては、導体層４１に穴パターン４１ｃが設けられているため、導体層４１が表皮深さより厚い場合であっても、高周波電流が面４１ｘと面４１ｙとに沿って流れる。このため、プリント回路基板４の高周波におけるインピーダンスは低い。
【００６５】
本実施形態においては、下側導体層も導体層４１と同様の構造を有していることが好ましい。
【００６６】
レジスト材４５は、例えば、有機ポリマー系である。レジスト材４５は、絶縁性を有する。レジスト材４５の誘電率は、空気の誘電率よりも面４１ｘを覆っている絶縁層４３の誘電率に近い。したがって、第２導体パターン４１ｂの周囲の誘電率は一様である。そのため、安定したＴＥＭモードが発生し、高周波電流が導体層４１とヴィア４４の間を円滑に流れる。
【００６７】
本実施形態においては、ヴィア４４が導体ランドパターン４１ｄに接続されている。したがって、プリント回路基板４の構造をＦＲ４プリント回路基板に適用することが可能である。
【００６８】
本実施形態においては、ヴィア４４はスルーホールヴィアであってもよい。ヴィア４４は、プリント回路基板４を厚さ方向に貫通するスルーホール４６を有する。中空のヴィア４４は、中実のヴィアに比べて安価に作製できる。本実施形態のおいては、ヴィア４４にリードをはんだ付けすることが必ずしも要求されない。したがって、面４１ｙの導体ランドパターン４１ｄの領域、第２導体パターン４１ｂの領域及び周縁部分４１ｅの領域をレジスト材４５で覆うことが可能である。このため、第２導体パターン４１ｂの周囲の誘電率が一様になり、高周波電流が導体層４１とヴィア４４の間を円滑に流れる。
【００６９】
（第５の実施形態）
図１４は、本発明の第５の実施形態に係るプリント回路基板５を示している。プリント回路基板５は、半導体素子を搭載する。プリント回路基板５は、例えば、パーソナルコンピュータや携帯電話機のような情報処理装置用の多層プリント回路基板として用いられる。プリント回路基板５は、導体層５１と、図示されない上側導体層と、図示されない下側導体層と、絶縁層５２と、絶縁層５３と、ヴィア５４と、ヴィア５５とを備える。本実施形態においては、導体層５１、上側導体層及び下側導体層が電源系の導体層である場合について説明する。本発明は、導体層５１、上側導体層及び下側導体層が電源系の導体層である場合に特に有効である。なお、導体層５１、上側導体層及び下側導体層は、信号層のような電源系以外の導体層であってもよい。
【００７０】
導体層５１は、上側導体層及び下側導体層の間に配置されている。導体層５１は、上側導体層と対向している面５１ｘと、下側導体層と対向している面５１ｙとを備えている。面５１ｙは、面５１ｘの反対側に配置されている。絶縁層５２は、導体層５１及び上側導体層の間に配置されている。絶縁層５２には、ヴィア５４が配置された層間接続穴が設けられている。ヴィア５４は、上側導体層と導体層５１とを導通させている。絶縁層５３は、導体層５１及び下側導体層の間に配置されている。絶縁層５３には、ヴィア５５が配置された層間接続穴が設けられている。ヴィア５５は、導体層５１と下側導体層とを導通させている。
【００７１】
図１５は、図１４のＥ−Ｅ線断面図を示している。図１５中に、導体層５１に沿う方向を示す矢印Ａ５及び矢印Ａ６が示されている。導体層５１は、穴パターン５１ｃ及び穴パターン５１ｅが設けられた第１導体パターン５１ａと、第１導体パターン５１ａから穴パターン５１ｃの中に矢印Ａ５の方向に延びる第２導体パターン５１ｂと、第１導体パターン５１ａから穴パターン５１ｅの中に矢印Ａ６の方向に延びる第２導体パターン５１ｄとを備えている。ヴィア５４は、第２導体パターン５１ｂの先端部分に接続されている。ヴィア５５は、第２導体パターン５１ｄの先端部分に接続されている。第２導体パターン５１ｂの基端部分は、第１導体パターン５１ａに接続されている。第２導体パターン５１ｄの基端部分は、第１導体パターン５１ａに接続されている。第１導体パターン５１ａは、べた状に設けられている。第２導体パターン５１ｂ及び第２導体パターン５１ｄの各々は、第１の実施形態に係る第２導体パターン１１ｂと同様の形状をとることができる。穴パターン５１ｃ及び穴パターン５１ｅの各々は、第１の実施形態に係る穴パターン１１ｃと同様の形状をとることができる。ヴィア５４及びヴィア５５の各々は、第１の実施形態に係るヴィア１４と同様の形状をとることができる。
【００７２】
本実施形態においては、導体層５１に穴パターン５１ｃ及び穴パターン５１ｅが設けられているため、導体層５１が表皮深さより厚い場合であっても、高周波電流が面５１ｘと面５１ｙとに沿って流れる。このため、プリント回路基板５の高周波におけるインピーダンスは低い。
【００７３】
さらに、本実施形態においては、第２導体パターン５１ｂの先端部分、第２導体パターン５１ｂの基端部部分、第２導体パターン５１ｄの基端部分、第２導体パターン５１ｄの先端部分が直線上にこの順番で配置されている。第２導体パターン５１ｂ及び穴パターン５１ｃの形状は、矢印Ａ５の方向に延びる直線に対して線対称である。第２導体パターン５１ｄ及び穴パターン５１ｅの形状は、矢印Ａ６の方向に延びる直線に対して線対称である。矢印Ａ５の示す方向と矢印Ａ６の示す方向とのなす角θは、１８０度である。したがって、高周波電流がヴィア５４からヴィア５５へと導体層５１を介して円滑に流れる。
【００７４】
なお、ヴィア５５は、上側導体層のような面５１ｘと対向している導体層と導体層５１とを導通させてもよい。
【００７５】
図１６は、本実施形態に係る導体層５１の第１変形例を示す。本変形例においては、ヴィア５４の形状はヴィア５５の形状と異なっていてもよい。穴パターン５１ｃの形状は穴パターン５１ｅの形状と異なっていてもよい。第２導体パターン５１ｂ及び穴パターン５１ｃの形状は、矢印Ａ５の方向に延びる直線に対して線対称である。第２導体パターン５１ｄ及び穴パターン５１ｅの形状は、矢印Ａ６の方向に延びる直線に対して線対称である。
【００７６】
本変形例においては、矢印Ａ５の示す方向と矢印Ａ６の示す方向とのなす角θは、９０度より大きく２７０度より小さい範囲をとることができる。したがって、高周波電流がヴィア５４からヴィア５５へと導体層５１を介して円滑に流れる。本変形例においては、角θに幅をもたせることでプリント回路基板５の設計の自由度が向上している。角θが１８０度である場合、プリント回路基板５の高周波におけるインピーダンスが最も低くなることが期待される。
【００７７】
本実施形態においては、ヴィア５４及びヴィア５５は、埋め込みヴィア（フィルドヴィア）、インナーヴィア、スタックヴィアのような中実のヴィアであることが好ましい。
【００７８】
図１７は、プリント回路基板５と比較されるプリント回路基板１０５の断面図を示している。プリント回路基板１０５は、導体層１５１と、図示されない上側導体層と、図示されない下側導体層と、絶縁層１５２と、絶縁層１５３と、ヴィア１５４と、ヴィア１５５とを備える。導体層１５１は、上側導体層及び下側導体層の間に配置されている。導体層１５１は、上側導体層と対向している面１５１ｘと、下側導体層と対向している面１５１ｙとを備えている。面１５１ｙは、面１５１ｘの反対側に配置されている。絶縁層１５２は、導体層１５１及び上側導体層の間に配置されている。絶縁層１５２には、ヴィア１５４が配置された層間接続穴が設けられている。ヴィア１５４は、上側導体層と導体層１５１とを導通させている。絶縁層１５３は、導体層１５１及び下側導体層の間に配置されている。絶縁層１５３には、ヴィア１５５が配置された層間接続穴が設けられている。ヴィア１５５は、導体層１５１と下側導体層とを導通させている。ここで、導体層１５１は、導体層５１とは異なり、穴パターンが設けられていない。
【００７９】
図１７を参照してヴィア１５４からヴィア１５５へ導体層１５１を介して流れる高周波電流Ｃ１０５を説明する。導体層１５１が表皮深さより厚い場合、高周波電流Ｃ１０５は、ヴィア１５４の表面に沿って流れ、面１５１ｘに沿って導体層１５１の端縁部１５１ｚまで流れ、端縁部１５１ｚにおいて面１５１ｘから面１５１ｙに流れ、面１５１ｙに沿って流れ、ヴィア１５５の表面に沿って流れる。高周波電流Ｃ１０５が端縁部１５１ｚを経由するため、プリント回路基板１０５のインピーダンスは高い。
【００８０】
（第６の実施形態）
図１８は、本発明の第６の実施形態に係るプリント回路基板６を示している。プリント回路基板６は、半導体素子を搭載する。プリント回路基板６は、例えば、パーソナルコンピュータ、携帯電話機のような情報処理装置用の多層プリント基板として用いられる。プリント回路基板６は、導体層６１と、図示されない上側導体層と、図示されない下側導体層と、絶縁層６２と、絶縁層６３と、ヴィア６４とを備える。本実施形態においては、導体層６１、上側導体層及び下側導体層が電源系の導体層である場合について説明する。本発明は、導体層６１、上側導体層及び下側導体層が電源系の導体層である場合に特に有効である。なお、導体層６１、上側導体層及び下側導体層は、信号層のような電源系以外の導体層であってもよい。
【００８１】
導体層６１は、上側導体層及び下側導体層の間に配置されている。導体層６１は、上側導体層と対向している面６１ｘと、下側導体層と対向している面６１ｙとを備えている。面６１ｙは、面６１ｘの反対側に配置されている。絶縁層６２は、導体層６１及び上側導体層の間に配置されている。絶縁層６３は、導体層６１及び下側導体層の間に配置されている。ヴィア６４は、導体層６１の厚さ方向に延びる直線上に配置されたヴィア６４ａ及びヴィア６４ｂを備える。ヴィア６４ａ及びヴィア６４ｂの各々は、導体層６１の厚さ方向に延びている。絶縁層６２には、ヴィア６４ａが配置された層間接続穴が設けられている。ヴィア６４ａは、上側導体層と導体層６１とを導通させている。絶縁層６３には、ヴィア６４ｂが配置された層間接続穴が設けられている。ヴィア６４ｂは、導体層６１と下側導体層とを導通させている。
【００８２】
図１９は、図１８のＦ−Ｆ線断面図を示している。図１９中に、導体層６１に沿う方向を示す矢印Ａ７が示されている。導体層６１は、穴パターン６１ｃが設けられた第１導体パターン６１ａと、第１導体パターン６１ａから穴パターン６１ｃの中に矢印Ａ７の方向に延びる第２導体パターン６１ｂとを備えている。ヴィア６４（ヴィア６４ａ及びヴィア６４ｂ）は、第２導体パターン６１ｂの先端部分に接続されている。第１導体パターン６１ａは、べた状に設けられている。第２導体パターン６１ｂは、第１の実施形態に係る第２導体パターン１１ｂと同様の形状をとることができる。穴パターン６１ｃは、第１の実施形態に係る穴パターン１１ｃと同様の形状をとることができる。ヴィア６４（ヴィア６４ａ及びヴィア６４ｂ）は、第１の実施形態に係るヴィア１４と同様の形状をとることができる。ヴィア６４は中実のヴィアであることが好ましい。
【００８３】
図２０は、プリント回路基板６と比較されるプリント回路基板１０６の断面図を示している。プリント回路基板１０６は、導体層１６１と、図示されない上側導体層と、図示されない下側導体層と、絶縁層１６２と、絶縁層１６３と、ヴィア１６４とを備える。導体層１６１は、上側導体層及び下側導体層の間に配置されている。導体層１６１は、上側導体層と対向している面１６１ｘと、下側導体層と対向している面１６１ｙとを備えている。面１６１ｙは、面１６１ｘの反対側に配置されている。絶縁層１６２は、導体層１６１及び上側導体層の間に配置されている。絶縁層１６３は、導体層１６１及び下側導体層の間に配置されている。ヴィア１６４は、導体層１６１の厚さ方向に延びる直線上に配置されたヴィア１６４ａ及びヴィア１６４ｂを備える。ヴィア１６４ａ及びヴィア１６４ｂの各々は、導体層１６１の厚さ方向に延びている。絶縁層１６２には、ヴィア１６４ａが配置された層間接続穴が設けられている。ヴィア１６４ａは、上側導体層と導体層１６１とを導通させている。絶縁層１６３には、ヴィア１６４ｂが配置された層間接続穴が設けられている。ヴィア１６４ｂは、導体層１６１と下側導体層とを導通させている。ここで、導体層１６１は、導体層６１とは異なり、穴パターンが設けられていない。ヴィア１６４は、スルーホールヴィアである。ヴィア１６４は、プリント回路基板１０６を厚さ方向に貫通するスルーホール１６５を有する
【００８４】
図２０を参照してヴィア１６４ａからヴィア１６４ｂへ流れる高周波電流Ｃ１０６を説明する。導体層１６１が表皮深さより厚い場合、高周波電流Ｃ１０６は、ヴィア１６４ａの表面に沿って流れ、面１６１ｘに沿って導体層１６１の端縁部１６１ｚまで流れ、端縁部１６１ｚにおいて面１６１ｘから面１６１ｙに流れ、面１６１ｙに沿って流れ、ヴィア１６４ｂの表面に沿って流れる。高周波電流Ｃ１０６が端縁部１６１ｚを経由するため、プリント回路基板１０６のインピーダンスは高い。
【００８５】
次に、プリント回路基板６におけるインピーダンスがプリント回路基板１０６におけるインピーダンスより低いことを、コンピュータシミュレーションによるモデル解析の結果を参照して説明する。
【００８６】
図２１は、プリント回路基板６をモデル化したモデル回路６’の断面図を示している。モデル回路６’は、導体層６１’と、同軸線路６４ａ’と、同軸線路６４ｂ’とを備える。導体層６１’は導体層６１に対応している。同軸線路６４ａ’はヴィア６４ａに対応している。同軸線路６４ｂ’はヴィア６４ｂに対応している。導体層６１’は、面６１ｘ’と、面６１ｘ’の反対側に配置された面６１ｙ’とを備える。同軸線路６４ａ’は、導体層６１’の面６１ｘ’側に配置されている。同軸線路６４ｂ’は、導体層６１’の面６１ｙ’側に配置されている。同軸線路６４ａ’は、中心導体６５ａ’を備える。同軸線路６４ｂ’は、中心導体６５ｂ’を備える。
【００８７】
図２２は、導体層６１’の平面図を示している。図２２中に、導体層６１’に沿う方向を示す矢印Ａ８が示されている。導体層６１’は、穴パターン６１ｃ’が設けられた第１導体パターン６１ａ’と、第１導体パターン６１ａ’から穴パターン６１ｃ’の中に矢印Ａ８が示す方向に延びる第２導体パターン６１ｂ’とを備えている。符号Ｌ７は、穴パターン６１ｃ’の矢印Ａ８が示す方向に沿う長さを表している。符号Ｗ７は、穴パターン６１ｃ’の矢印Ａ８が示す方向に垂直な方向に沿う長さを表している。穴パターン６１ｃ’は、長さＷ７の辺と長さＬ７の辺とを備えた矩形形状を有している。長さＬ７の辺は、矢印Ａ８が示す方向に平行である。長さＷ７の辺は、矢印Ａ８が示す方向に垂直である。第２導体パターン６１ｂ’は、長さＷ７の辺から矢印Ａ８が示す方向に延びている。符号Ｌ８は、第２導体パターン６１ｂ’の矢印Ａ８が示す方向に沿う長さを表している。符号Ｗ８は、第２導体パターン６１ｂ’の矢印Ａ８が示す方向に垂直な方向に沿う長さを表している。第２導体パターン６１ｂ’の先端部分は、導体層６１’の中心Ｘに配置されている。中心導体６５ａ’は、面６１ｘ’における第２導体パターン６１ｂ’の先端部分の領域に接続されている。中心導体６５ｂ’は、面６１ｙ’における第２導体パターン６１ｂ’の先端部分の領域に接続されている。
【００８８】
図２３は、プリント回路基板１０６をモデル化したモデル回路１０６’の断面図を示している。モデル回路１０６’は、導体層１６１’と、同軸線路１６４ａ’と、同軸線路１６４ｂ’とを備える。導体層１６１’は導体層１６１に対応している。同軸線路１６４ａ’はヴィア１６４ａに対応している。同軸線路１６４ｂ’はヴィア１６４ｂに対応している。導体層１６１’は、面１６１ｘ’と、面１６１ｘ’の反対側に配置された面１６１ｙ’とを備える。同軸線路１６４ａ’は、導体層１６１’の面６１ｘ’側に配置されている。同軸線路１６４ｂ’は、導体層１６１’の面１６１ｙ’側に配置されている。同軸線路１６４ａ’は、中心導体１６５ａ’を備える。同軸線路１６４ｂ’は、中心導体１６５ｂ’を備える。
【００８９】
図２４は、導体層１６１’の平面図を示している。導体層１６１’は、導体層６１’とは異なり、穴パターンが設けられていない。中心導体１６５ａ’は、導体層１６１’の中心Ｘ’に面１６１ｘ’側から接続されている。中心導体１６５ｂ’は、導体層１６１’の中心Ｘ’に面１６１ｙ’側から接続されている。
【００９０】
モデル回路６’の電流結合度と、モデル回路１０６’の電流結合度とが、ＦＤＴＤ（Ｆｉｎｉｔｅ  Ｄｉｆｆｅｒｅｎｃｅ  Ｔｉｍｅ  Ｄｏｍａｉｎ）法を用いる市販の三次元電磁界解析ツールを用いて解析された。モデル回路６’の電流結合度は、同軸線路６４ａ’をＴＥＭ（Ｔｒａｎｓｖｅｒｓｅ  Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ）モードで励振した場合に中心導体６５ａ’を流れる電流に対する中心導体６５ｂ’を流れる電流の比を表す。モデル回路１０６’の電流結合度は、同軸線路１６４ａ’をＴＥＭモードで励振した場合に中心導体１６５ａ’を流れる電流に対する中心導体１６５ｂ’を流れる電流の比を表す。
【００９１】
以下の解析条件が用いられた。
（１）導体層６１’及び導体層１６１’の各々は、１００ｍｍ×１００ｍｍの大きさと、１ｍｍの厚さとを有する。
（２）セルサイズ：ｄｘ＝１ｍｍ、ｄｙ＝１ｍｍ、ｄｚ＝１ｍｍ
（３）導体の導電率：５．８×１０７Ｓ／ｍ
【００９２】
図２５は、解析結果のグラフを示している。グラフの縦軸は、モデル回路１０６’の電流結合度を基準としたモデル回路６’の相対電流結合度である。モデル回路６’の電流結合度とモデル回路１０６’の電流結合度とが等しい場合、相対電流結合度は０ｄＢである。グラフの横軸は、励振の周波数である。図２５は、穴パターン６１ｃ’及び第２導体パターン６１ｂ’が第１形状の場合と、第２形状の場合とについて、周波数が１、２、３ＧＨｚのときの相対電流結合度を示している。第１形状及び第２形状の条件は、以下のとおりである。
第１形状：Ｌ７＝４ｍｍ、Ｗ７＝４ｍｍ、Ｌ８＝２ｍｍ、０＜Ｗ８／Ｌ８＜＜１
第２形状：Ｌ７＝８ｍｍ、Ｗ７＝２ｍｍ、Ｌ８＝７ｍｍ、０＜Ｗ８／Ｌ８＜＜１
【００９３】
図２５に示されるように、モデル回路６’の相対電流結合度は、穴パターン６１ｃ’及び第２導体パターン６１ｂ’が第１形状の場合と第２形状の場合の両方において、ゼロより大きかった。すなわち、モデル回路６’は、モデル回路１０６’に対して周波数１、２、３ＧＨｚにおける電流結合度が優れていた。また、穴パターン６１ｃ’及び第２導体パターン６１ｂ’が第２形状の場合の相対電流結合度は、第１形状の場合の相対電流結合度よりも大きかった。すなわち、モデル回路６’は、穴パターン６１ｃ’及び第２導体パターン６１ｂ’が第１形状の場合よりも第２形状の場合の方がモデル回路１０６’に対して電流結合度が大きく優れていた。モデル回路１０６’については、周波数が増加すると電流結合度が低下した。モデル回路６’については、周波数の増加による電流結合度の低下が抑制された。
【００９４】
したがって、プリント回路基板６は、プリント回路基板１０６よりも高周波におけるインピーダンスが低いことが示された。
【００９５】
（第７の実施形態）
図２６は、本発明の第７の実施形態に係るプリント回路基板７の断面図を示している。プリント回路基板７は、半導体素子を搭載する。プリント回路基板７は、例えば、パーソナルコンピュータや携帯電話機のような情報処理装置用の多層プリント回路基板として用いられる。プリント回路基板７は、プリント回路基板７が備えた導体層の中で最も外側に配置された導体層７１と、導体層７２と、図示されない下側導体層と、絶縁層７３と、絶縁層７４と、ヴィア７５と、ヴィア７６と、レジスト材７７とを備える。本実施形態においては、導体層７１、導体層７２及び下側導体層が電源系の導体層である場合について説明する。本発明は、導体層７１、導体層７２及び下側導体層が電源系の導体層である場合に特に有効である。なお、導体層７１、導体層７２及び下側導体層は、信号層のような電源系以外の導体層であってもよい。
【００９６】
導体層７２は、導体層７１及び下側導体層の間に配置されている。導体層７１は、導体層７２と対向している面７１ｙと、面７１ｙの反対側に配置された面７１ｘとを備えている。絶縁層７３は、導体層７１及び導体層７２の間に配置されている。絶縁層７４は、導体層７２及び下側導体層の間に配置されている。ヴィア７５は、導体層７２の厚さ方向に延びる直線上に配置されたヴィア７５ａ及びヴィア７５ｂを備えている。ヴィア７５ａ及びヴィア７５ｂは、導体層７２の厚さ方向に延びている。絶縁層７３には、ヴィア７５ａが配置された層間接続穴が設けられている。絶縁層７４には、ヴィア７５ｂが配置された層間接続穴と、ヴィア７６が配置された層間接続穴とが設けられている。ヴィア７５ａは、導体層７１と導体層７２とを導通させている。ヴィア７５ｂは、導体層７２と下側導体層とを導通させている。ヴィア７６は、導体層７２と下側導体層とを導通させている。導体層７１は、穴パターン７１ｃが設けられた第１導体パターン７１ａと、第１導体パターン７１ａから穴パターン７１ｃの中に延びる第２導体パターン７１ｂとを備えている。第１導体パターン７１ａは、べた状に設けられている。ヴィア７５ａは、第２導体パターン７１ｂの先端部分に接続されている。レジスト材７７は、面７１ｘの第１導体パターン７１ａの領域及び第２導体パターン７１ｂの領域を覆っている。レジスト材７７の一部は、導体層７１に設けられた穴パターン７１ｃに配置されている。第１導体パターン７１ａは、穴パターン７１ｃに隣接した周縁部分７１ｄを備える。レジスト材７７は、少なくとも、面７１ｘの第２導体パターン７１ｂの領域及び周縁部分７１ｄの領域を覆っていることが好ましい。第２導体パターン７１ｂは、第３の実施形態に係る第２導体パターン３１ｂと同様の形状を有している。穴パターン７１ｃは、第３の実施形態に係る穴パターン３１ｃと同様の形状を有している。導体層７２は、穴パターン７２ｃ及び穴パターン７２ｅが設けられた第１導体パターン７２ａと、第１導体パターン７２ａから穴パターン７２ｃの中に延びる第２導体パターン７２ｂと、第１導体パターン７２ａから穴パターン７２ｅの中に延びる第２導体パターン７２ｄとを備えている。第１導体パターン７２ａは、べた状に設けられている。ヴィア７５（ヴィア７５ａ及びヴィア７５ｂ）は、第２導体パターン７２ｂの先端部分に接続されている。ヴィア７６は、第２導体パターン７２ｄの先端部分に接続されている。第２導体パターン７２ｂは、第５の実施形態に係る第２導体パターン５１ｂと同様の形状を有している。穴パターン７２ｃは、第５の実施形態に係る穴パターン５１ｃと同様の形状を有している。第２導体パターン７２ｄは、第５の実施形態に係る第２導体パターン５１ｄと同様の形状を有している。穴パターン７２ｅは、第５の実施形態に係る穴パターン５１ｅと同様の形状を有している。
【００９７】
本実施形態においては、プリント回路基板７の高周波におけるインピーダンスが低い。
【００９８】
本実施形態においては、ヴィア７５及びヴィア７６は、埋め込みヴィア（フィルドヴィア）、インナーヴィア、スタックヴィアのような中実のヴィアであることが好ましい。
【図面の簡単な説明】
【００９９】
【図１】図１は、本発明の第１の実施形態に係るプリント回路基板を示す断面図である。
【図２】図２は、図１の導体層のＡ−Ａ線断面図である。
【図３】図３は、第１の実施形態に係るプリント回路基板を流れる電流を示す断面図である。
【図４】図４は、第１の実施形態に係るプリント回路基板と比較されるプリント回路基板の断面図である。
【図５】図５は、図１の導体層の第１変形例を示す断面図である。
【図６】図６は、図１の導体層の第２変形例を示す断面図である。
【図７】図７は、図１の導体層の第３変形例を示す断面図である。
【図８】図８は、第２の実施形態に係るプリント回路基板を示す断面図である。
【図９】図９は、図８の導体層のＢ−Ｂ線断面図である。
【図１０】図１０は、第３の実施形態に係るプリント回路基板を示す断面図である。
【図１１】図１１は、図１０の導体層のＣ−Ｃ線断面図である。
【図１２】図１２は、第４の実施形態に係るプリント回路基板を示す断面図である。
【図１３】図１３は、図１２の導体層のＤ−Ｄ線断面図である。
【図１４】図１４は、第５の実施形態に係るプリント回路基板を示す断面図である。
【図１５】図１５は、図１４の導体層のＥ−Ｅ線断面図である。
【図１６】図１６は、図１４の導体層の第１変形例を示す断面図である。
【図１７】図１７は、第５の実施形態に係るプリント回路基板と比較されるプリント回路基板の断面図である。
【図１８】図１８は、第６の実施形態に係るプリント回路基板を示す断面図である。
【図１９】図１９は、図１８の導体層のＦ−Ｆ線断面図である。
【図２０】図２０は、第６の実施形態に係るプリント回路基板と比較されるプリント回路基板の断面図である。
【図２１】図２１は、第６の実施形態に係るプリント回路基板のモデル回路を示す断面図である。
【図２２】図２２は、図２１のモデル回路の導体層の平面図である。
【図２３】図２３は、図２０のプリント回路基板のモデル回路を示す断面図である。
【図２４】図２４は、図２３のモデル回路の導体層の平面図である。
【図２５】図２５は、図２１のモデル回路及び図２３のモデル回路について、電流結合度を比較した結果を示すグラフである。
【図２６】図２６は、第７の実施形態に係るプリント回路基板を示す断面図である
【符号の説明】
【０１００】
１、２、３、４、５、６、７…プリント回路基板
１１、１２、２１、２２、３１、４１、５１、６１、７１、７２…導体層
１１ａ、２１ａ、３１ａ、４１ａ、５１ａ、６１ａ、７１ａ、７２ａ…第１導体パターン
１１ｂ、２１ｂ、３１ｂ、４１ｂ、５１ｂ、５１ｄ、６１ｂ、７１ｂ、７２ｂ、７２ｄ…第２導体パターン
１１ｃ、２１ｃ、３１ｃ、４１ｃ、５１ｃ、５１ｅ、６１ｃ、７１ｃ、７２ｃ、７２ｅ…穴パターン
２１ｄ、４１ｄ…導体ランドパターン
３１ｄ、４１ｅ、７１ｄ…周縁部分
１１ｘ、１１ｙ、２１ｘ、２１ｙ、３１ｘ、３１ｙ、４１ｘ、４１ｙ、５１ｘ、５１ｙ、６１ｘ、６１ｙ、７１ｘ、７１ｙ…面
１３、２３、３３、４３、５２、５３、６２、６３、７３、７４…絶縁層
１４、２４、３４、４４、５４、５５、６４（６４ａ、６４ｂ）、７５（７５ａ、７５ｂ）、７６…ヴィア
３５、４５、７７…レジスト材
４６…スルーホール
１０１、１０５、１０６…プリント回路基板
１１１、１５１、１６１…導体層
１１１ｘ、１１１ｙ、１５１ｘ、１５１ｙ、１６１ｘ、１６１ｙ…面
１５１ｚ、１６１ｚ…端縁部
１５２、１５３、１６２、１６３…絶縁層
１１４、１５４、１５５、１６４（１６４ａ、１６４ｂ）…ヴィア
１６５…スルーホール
６’、１０６’…モデル回路
６１’、１６１’…導体層
６１ａ’…第１導体パターン
６１ｂ’…第２導体パターン
６１ｃ’…穴パターン
６１ｘ’、６１ｙ’、１６１ｘ’、１６１ｙ’…面
６４ａ’、６４ｂ’、１６４ａ’、１６４ｂ’…同軸線路
６５ａ’、６５ｂ’、１６５ａ’、１６５ｂ’…中心導体
Ａ１、Ａ２、Ａ３、Ａ４、Ａ５、Ａ６、Ａ７、Ａ８…矢印
Ｂ１、Ｂ１０１…磁束
Ｃ１、Ｃ２、Ｃ１０１、Ｃ１０５、Ｃ１０６…高周波電流
Ｘ、Ｘ’…中心
Ｌ１、Ｌ２、Ｌ４、Ｌ５、Ｌ７、Ｌ８…長さ
Ｗ１〜Ｗ８…長さ
【図１】
2008211067.tif 000003
【図２】
2008211067.tif 000004
【図３】
2008211067.tif 000005
【図４】
2008211067.tif 000006
【図５】
2008211067.tif 000007
【図６】
2008211067.tif 000008
【図７】
2008211067.tif 000009
【図８】
2008211067.tif 000010
【図９】
2008211067.tif 000011
【図１０】
2008211067.tif 000012
【図１１】
2008211067.tif 000013
【図１２】
2008211067.tif 000014
【図１３】
2008211067.tif 000015
【図１４】
2008211067.tif 000016
【図１５】
2008211067.tif 000017
【図１６】
2008211067.tif 000018
【図１７】
2008211067.tif 000019
【図１８】
2008211067.tif 000020
【図１９】
2008211067.tif 000021
【図２０】
2008211067.tif 000022
【図２１】
2008211067.tif 000023
【図２２】
2008211067.tif 000024
【図２３】
2008211067.tif 000025
【図２４】
2008211067.tif 000026
【図２５】
2008211067.tif 000027
【図２６】
2008211067.tif 000028