(57)【要約】【課題】  帯電量評価素子に関し、高い感度を持つ平面内の電位差の発生を検出する検出素子を、より安価に、安定して製造する。【解決手段】  導電性部材１上に設けた絶縁膜２上に導電性部材１とは絶縁され電気的に孤立した孤立電極３を設けるとともに、導電性部材１の一部に絶縁膜２で覆われない非被覆領域４を設ける。【選択図】          図１
2008211118.tif 000002
【特許請求の範囲】
【請求項１】
導電性部材上に設けた絶縁膜上に前記導電性部材とは絶縁され電気的に孤立した孤立電極を設けるとともに、前記導電性部材の一部に前記絶縁膜で覆われない非被覆領域を設けたことを特徴とする帯電量評価素子。
【請求項２】
上記導電部材がシリコンウェーハであり、上記の絶縁膜がシリコン酸化膜であることを特徴とする請求項１記載の帯電量評価素子。
【請求項３】
上記導電部材がシリコンチップであり、上記絶縁膜がシリコン酸化膜であり、且つ、前記シリコンチップが薄膜磁気ヘッドを形成するアルチック基板上に固着されていることを特徴とする請求項１記載の帯電量評価素子。
【請求項４】
上記導電部材が多結晶シリコン層であり、上記絶縁膜がシリコン酸化膜であり、且つ、前記多結晶シリコン層が薄膜磁気ヘッドを形成するアルチック基板上に絶縁膜を介して堆積されていることを特徴とする請求項１記載の帯電量評価素子。
【請求項５】
上記絶縁膜の膜厚が、面内膜厚分布を有していることを特徴とする請求項１乃至４のいずれか１項に記載の帯電量評価素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は帯電量評価素子に関するものであり、特に、磁気ディスクヘッド素子の製造工程における静電気の発生量を評価するための構成に特徴のある帯電量評価素子に関するものである。
【背景技術】
【０００２】
高密度化が進む磁気ディスクヘッドの製造工程では、イオンミリング法やプラズマエッチング法等のイオンを利用した処理を行うため、静電気や電気的ストレスによって磁気ヘッドそのものが損傷を受け、このことが磁気ヘッドの小型化に伴って歩留まり低下をもたらす主要因の一つとなっている。
【０００３】
このような課題に対し、積層された導電層と電極との間の絶縁層が受けるダメージを評価するための素子構造が提案されている（例えば、特許文献１参照）。
【０００４】
また、アンテナとなる上部電極と下部電極との間に発生する電位差により層間絶縁膜が破壊を起こすことでダメージを評価する素子構造も提案されている（例えば、特許文献２参照）。
【０００５】
さらに、ヒューズ形状を用いたチャージ量評価基板構造も提案されている（例えば、特許文献２参照）。
【０００６】
また、本発明者は、磁気ディスクの磁気ヘッド素子の製造過程において発生する、磁気ヘッド素子の損傷の原因である帯電の発生を検出するための帯電量評価素子を提案している（必要ならば、特願２００５−３０７７３８或いは特願２００６−０５６０２６参照）。
【０００７】
この提案により、実素子で起きている現象を捉えることによりウェハ工程において静電気や電気的ストレスに起因する素子の損傷を定量的に評価し、ＭＲヘッドを高歩留まりで生産するための指針を得ることを可能としてきた。
【特許文献１】特開２００１−３４９８６９号公報
【特許文献２】特開２００４−２５３６１０号公報
【特許文献３】特開２００６−０１３１４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
磁気ディスクヘッドの製造工程における不良モードには少なくとも素子に過大電流が流れて焼損するモードと、上下シールドと素子間に電位差が生じその絶縁破壊によって素子が損傷するモードの２つのモードがあるが、このうち、電位差の発生による絶縁破壊は、非常に低電圧で発生することが知られており、これに応じて検出素子も高感度化が要求されている。
【０００９】
ところが、平面内の電位分布や電位差もしくは電位勾配が問題となる工程においては、積層された電極上に蓄積された電荷による電位と下部電極との電位差とを検出する従来の手法では、面内の横方向の電位勾配分布を検出することは困難であるという問題がある。
【００１０】
また、１Ｖ以下の検出感度を得るには絶縁層として良質なアルミナ層を数１０ｎｍのオーダーで精度良く作製する必要があるが、一般的なスパッタ装置では、膜厚分布が無く且つ良好な絶縁耐圧を持つ数１０ｎｍのオーダーの良質なアルミナ薄膜を形成することは非常に難しく、１Ｖ以下の低電位差を検出するのには必ずしも十分とは言えなかった。
【００１１】
したがって、本発明は、高い感度を持つ平面内の電位差の発生を検出する検出素子を、より安価に、安定して製造することを目的とする。
【課題を解決するための手段】
【００１２】
図１は本発明の原理的構成図であり、ここで図１を参照して、本発明における課題を解決するための手段を説明する。
図１参照
上記の課題を解決するために、本発明は、帯電量評価素子において、導電性部材１上に設けた絶縁膜２上に導電性部材１とは絶縁され電気的に孤立した孤立電極３を設けるとともに、導電性部材１の一部に絶縁膜２で覆われない非被覆領域４を設けたことを特徴とする。
【００１３】
イオンミリング工程等においては、導電性部材１の表面に電子やイオンなどの荷電粒子が降り注ぐことになるが、これら荷電粒子は何らかの分布をもって基板に流入することが多く、非被覆領域４、典型的には中央に配置したベース電極を伴う非被覆領域４に流入した荷電粒子により、ベース電極及び導電性部材１はある一定の電位を保持することになる。
【００１４】
また、ベース電極以外の孤立電極３、即ち、検出電極は荷電粒子の分布に応じた電位をもつことになるため、各孤立電極３と導電性部材１は表面に設けた絶縁膜２を介して電位差を持ち、絶縁膜２の絶縁耐圧を超える電位差が生じると絶縁膜２が破壊されることになり、簡単な安価な構成により精度の高い測定が可能になる。
【００１５】
また、電気的な抵抗測定を容易にするためには、非被覆領域４に電極５、即ち、ベース電極を設けることが望ましい。
【００１６】
また、導電性部材１の側面及び裏面に絶縁膜６が形成され、外部と電気的に孤立していることが望ましく、それによって、外部に蓄積した電荷の影響を受けることなく精度の高い測定が可能になる。
【００１７】
また、複数個の孤立電極３の少なくとも一部の孤立電極３と非被覆領域４との距離が、複数個の孤立電極３の内の他の孤立電極３と非被覆領域４との距離が異なるように構成することが望ましい。
【００１８】
最小構成としては、ベース電極と絶縁膜２を介して配置される1 つの孤立電極３があれば良く、必ずしもベース電極を中央に配置する必要はないが、複数の孤立電極３を配置することによって、面内分布や正確な電位勾配を検出することができる。
【００１９】
この場合の導電部材１としてはシリコンウェーハが典型的なものであり、また、絶縁膜２としてはシリコン酸化膜、特に、熱酸化膜が典型的なものであり、技術が確立しているシリコンテクノロジーを用いることによって、非常に均一で欠陥の少ない薄い絶縁膜２を得ることが可能である。
【００２０】
例えば、膜厚が１０〜５０ｎｍの酸化膜を用いた場合、絶縁耐圧は２〜１０Ｖ程度が得られ、電極間距離を１０ｍｍとした場合、０．２〜１Ｖ／ｍｍの電位勾配の検出が可能となる。
これは、磁気ディスクヘッド素子の耐圧を十分下回る値であり、膜厚や電極間距離の調整により必要な検出感度が容易に得られることを示している。
【００２１】
なお、アルミナなどの他の絶縁膜２でも良いが、これらの絶縁膜２では、通常膜中の欠陥が多く、安定した絶縁耐圧を得るためには高度な技術が必要となるが、熱酸化膜を用いた場合には、容易に良質な絶縁膜２が得られることから、検出素子としても安定した性能が得られる。
【００２２】
或いは、導電部材１をシリコンチップとし、絶縁膜２をシリコン酸化膜とし、このシリコンチップを薄膜磁気ヘッドを形成するアルチック基板上に固着しても良く、それによって、実素子の製造工程において発生する電荷の帯電量を精度良く測定することができる。
【００２３】
或いは、導電部材１として多結晶シリコン層を用い、絶縁膜２としてシリコン酸化膜を用いても良いものであり、この場合には、貼り合わせによる固着ではなく、薄膜磁気ヘッドを形成するアルチック基板上に酸化膜等の絶縁膜を介して成膜することによって帯電量評価素子を実装することができる。
【００２４】
また、絶縁膜２の膜厚に意図的な面内膜厚分布、典型的には、周期的な凹凸構造を設けても良いものであり、凹凸構造の互いに隣接する凹部と凸部とに孤立電極３を設けることによって、電荷の分布のバラツキをより精度良く検出することができる。
【発明の効果】
【００２５】
本発明の構造により、従来技術に比べて良質な熱酸化膜を用いることができるため、磁気ディスクヘッド素子製造工程に特有な電位差発生による破壊モードを高感度に検出することができる素子を簡単な製造工程により低価格で製造することができるため、プロセス条件のフィードバックを短期間で行うことができ、その結果、大幅なコスト削減が可能となる。
【発明を実施するための最良の形態】
【００２６】
本発明は、シリコンウェーハ等の導電性部材上に設けた熱酸化膜等の絶縁膜上に導電性部材とは絶縁され電気的に孤立した一個以上の検出電極を設けるとともに、導電性部材の一部に絶縁膜で覆われない非被覆領域を設け、望ましくは、この非被覆領域にベース電極を設け、各検出電極と導電性部材とが表面に設けた絶縁膜を介して電位差を持つことにより、絶縁膜の絶縁耐圧を超える電位差が生じると絶縁膜が破壊されることになり、それによって、磁気ディスクヘッド素子等の製造工程で発生する電荷による帯電量の面内分布をより高い精度で測定するものである。
【実施例１】
【００２７】
ここで、図２乃至図６を参照して、本発明の実施例１の帯電量評価素子を説明するが、まず、図２及び図３を参照して、本発明の実施例１の帯電量評価素子の製造工程を説明する。
図２参照  
まず、厚さが、例えば、５００ｎｍのＳｉＯ2 膜１２のついた導電性のシリコンウェーハ１１を用意する。
この場合のシリコンウェーハ１１はｎ型シリコンウェーハでもｐ型シリコンウェーハでも良いが、ここではｐ型シリコンウェーハとする。
【００２８】
次いで、バッファフッ酸を用いてエッチングすることによってシリコンウェーハ１１の一方の表面のＳｉＯ2 膜１２のみを除去する。
【００２９】
次いで、例えば、１気圧、８００℃において３時間程度のドライＯ2 による熱酸化を行うことによって、シリコンウェーハ１１の露出表面に、厚さが、例えば、２０ｎｍの熱酸化膜１３を形成する。
【００３０】
次いで、中央に開口１５を設けたレジストパターン１４を形成し、このレジストパターン１４をマスクとしてバッファフッ酸により熱酸化膜１３の露出部を選択的にエッチングすることによって直径が、例えば、２ｍｍφのベース電極用の開口１６を形成する。
【００３１】
次いで、レジストパターン１４を除去したのち、電極を形成するため、開口１８を有するリフトオフ用のレジストパターン１７を新たに形成する。
なお、この場合の開口１８は、例えば、各々直径２ｍｍφで、Ｘ方向、Ｙ方向とも１０ｍｍピッチで２次元マトリクス状に配置する。
【００３２】
次いで、真空蒸着法を用いて下地となる厚さが、例えば、１０ｎｍのＮｉ膜１９及び厚さが、例えば、３００ｎｍの電極の主部分となうＡｕ膜２０を順次堆積させる。
【００３３】
次いで、リフトオフ用のレジストパターン１７を除去することによって、シリコンウェーハ１１の中央部の開口１６に残存するＮｉ／Ａｕ膜がベース電極２１となり、熱酸化膜１２上に残存したＮｉ／Ａｕ膜が検出電極２２となる。
【００３４】
図４参照  
図４は、本発明の実施例１の帯電量評価素子の構成説明図であり、上図は概略的平面図であり、下図は、平面図におけるＡ−Ａ′を結ぶ一点鎖線に沿った概略的断面図である。  図に示すように、中央部に形成されたベース電極２１に対して、Ｘ方向、Ｙ方向とも１０ｍｍピッチで２次元マトリクス状に検出電極２２が配置された構成となる。
【００３５】
図５参照  
図５は、本発明の実施例１における帯電量評価素子を用いた帯電量の測定手順の説明図であり、まず、
ａ．ベース電極及び検出電極を形成したシリコンウェーハを、プラズマエッチング装置      等の製造装置に投入する前に、ベース電極対各検出電極間の抵抗測定を実施する。
ｂ．次いで、シリコンウェーハを、プラズマエッチング装置等の製造装置に投入する。
【００３６】
この時、製造処理工程においてシリコンウェーハの表面に電子やイオンなどの荷電粒子が降り注ぐことになり、これら荷電粒子は何らかの分布をもってシリコンウェーハに流入することが多く、中央に配置したベース電極に流入した荷電粒子により、ベース電極及びシリコンウェーハはある一定の電位を保持することになる。
【００３７】
一方、ベース電極以外の検出電極は荷電粒子の分布に応じた電位をもつことになるので、各検出電極とシリコンウェーハとは表面の熱酸化膜を介して電位差を持つことになり、熱酸化膜の絶縁耐圧を超える電位差が生じると熱酸化膜が破壊されることになる。
【００３８】
次いで、
ｃ．シリコンウェーハを製造装置から取り出したのち、再度ベース電極対各検出電極間      の抵抗測定を行い、次いで、
ｄ．抵抗測定結果に基づいて、絶縁抵抗の変化を評価することで素子の破壊状況を判定      する。
【００３９】
通常、絶縁破壊後には抵抗値が小さくなるため判定が可能である。
なお、素子の絶縁破壊が激しい場合には電極表面にも変質痕が確認されるが、正確に破壊判定を行うには抵抗測定を行うことが有効である。
【００４０】
図６参照  
図６は、本発明の実施例１における抵抗測定系の構成説明図であり、２本のプローブ３２，３３が接続された抵抗測定器３１を用いて、一方のプローブ３２をベース電極２１に接触させ、もう一方のプローブ３３を検出電極２２に接触させ、その間の抵抗値を測定する。
【００４１】
１つの検出電極２２1 の抵抗測定を終えた後、プローブ３３を他の検出電極２２2 に移動させてベース電極対各検出電極間の抵抗測定を行う。
この場合、プローブ３２の移動と抵抗測定を、制御ＰＣ３４用いて自動で繰り返し行うことによって、全検出電極２２に対して抵抗値を測定する。
【００４２】
本発明の実施例１においては、厚さが、例えば、２０ｎｍの薄い熱酸化膜１３の絶縁耐圧は４Ｖ程度となるので、例えば、ベース電極２１とＸ方向に隣接した検出電極２２1 Ｎにおける電位勾配検出感度は、約４Ｖ／１０ｍｍ＝０．４Ｖ／ｍｍとなる。
【００４３】
また、その隣の検出電極２２2 における電位勾配検出感度は約４Ｖ／２０ｍｍ＝０．２Ｖ／ｍｍとなる。
即ち、製造装置に投入した後、検出電極２２1 の絶縁膜は破壊され、検出電極２２2 の絶縁膜が破壊されなかったとすると、製造装置は０．２〜０．４Ｖ／ｍｍ程度の電位勾配を発生している算定することが出来る。
【００４４】
なお、当然、電位勾配検出分解能を上げるには、検出電極２２をより小さなピッチで配置すれば良く、感度を調整するには、熱酸化膜の厚さや電極間距離を調整すれば良い。
【００４５】
このように、本発明の実施例１においては技術的に確立しているシリコンテクノロジーを用いて薄い酸化膜を精度良く均一に形成しているので、高精度の帯電量評価素子を低コストで実現することができる。
【実施例２】
【００４６】
次に、図７を参照して、本発明の実施例２の帯電量評価素子を説明する。
図７参照  
図７は、本発明の実施例２の帯電量評価素子の構成説明図であり、上図はアルチック基板４０上における配置状況を示す平面図であり、中図は帯電量評価素子の概略的平面図であり、下図は、平面図におけるＡ−Ａ′を結ぶ一点鎖線に沿った概略的断面図である。
【００４７】
この場合の帯電量評価素子４１は、上記の実施例１と同様にシリコンウェーハに形成した帯電量評価素子をチップに分割したものであり、シリコンチップ４２の中央部には直径が例えば２ｍｍφのベース電極４５を設けるとともに、熱酸化膜４４上には直径が例えば、２ｍｍφの検出電極４６を例えば、５ｍｍのピッチで２次元マトリクス状に配置したものであり、この帯電量評価素子４１をＡｕ等の金属層４７によって、例えば、イオンミリング工程に至るまでの成膜工程が終了したアルチック（Ａｌ2 Ｏ3 −ＴｉＣ）基板４０の周辺部の４隅に溶融接着させる。
なお、シリコンチップ４２の分割側面には自然酸化膜が形成されるが、別途熱酸化により酸化膜を形成しても良いものである。
【００４８】
この帯電量評価素子４１を固着したアルチック基板４０をイオンミリング処理装置に投入してイオンミリング処理を行うことにより、実際の磁気ヘッドの製造工程において発生した電荷による帯電量を精度良く測定することができる。
【００４９】
このように、本発明の実施例２においては、帯電量評価素子４１を実際の磁気ヘッドを形成するためのアルチック基板４０に固着した状態で帯電量を評価することができるので、実際の製造工程における電荷の発生状況の把握が可能になる。
【実施例３】
【００５０】
次に、図８を参照して、本発明の実施例３の帯電量評価素子を説明する。
図８参照  
図８は、本発明の実施例３の帯電量評価素子の構成説明図であり、上図はアルチック基板５０上における配置状況を示す平面図であり、中図は帯電量評価素子の概略的平面図であり、下図は、平面図におけるＡ−Ａ′を結ぶ一点鎖線に沿った概略的断面図である。
【００５１】
この場合の帯電量評価素子５１は、まず、アルチック基板５０上にＡｌ2 Ｏ3 膜５２を介して導電性の多結晶シリコン層５３を堆積させたのち、アルチック基板５０の４隅に残存するように島状にエッチングし、次いで、多結晶シリコン層５３の表面及び側面に熱酸化膜５４を形成したのち、上記の実施例１と同様に、多結晶シリコン層５３の中央部には直径が例えば２ｍｍφのベース電極５５を設けるとともに、熱酸化膜５４上には直径が例えば、２ｍｍφの検出電極５６を例えば、１０ｍｍのピッチで２次元マトリクス状に配置する。
【００５２】
次いで、この帯電量評価素子部をＳｉＮ膜等の保護膜で被覆した状態で、アルチック基板５０上にイオンミリング工程に至るまでの成膜工程を行ったのち、帯電量評価素子部上の保護膜を除去して、次いで、この帯電量評価素子５１を設けたアルチック基板５０をイオンミリング処理装置に投入してイオンミリング処理を行うことにより、実際の磁気ヘッドの製造工程において発生した電荷による帯電量を精度良く測定することができる。
【００５３】
このように、本発明の実施例３においては、帯電量評価素子５１を実際の磁気ヘッドを形成するためのアルチック基板５０上に成膜工程を用いて形成しているので、実施例２のようなシリコンチップの貼り合わせ工程及びそのための位置合わせ工程が不要になる。
【実施例４】
【００５４】
次に、図９を参照して、本発明の実施例４の帯電量評価素子を説明する。
図９参照  
図９は、本発明の実施例４の帯電量評価素子の構成説明図であり、上図は概略的平面図であり、下図は、平面図におけるＡ−Ａ′を結ぶ一点鎖線に沿った概略的断面図である。  この実施例４の帯電量評価素子は、上記の実施例１の帯電量評価素子における熱酸化膜を厚く形成しておき、選択的にエッチングすることによって周期的な膜厚分布を設けたものである。
【００５５】
また、図示に示すように、シリコンウェーハ６１の中央部に直径が例えば２ｍｍφのベース電極６４を設けるとともに、熱酸化膜６３の膜厚部６３1 と膜薄部６３2 との境界近傍にそれぞれ２ｍｍφの検出電極６５1 ，６５2 を例えば、０．５ｍｍの間隔で１０ｍｍのピッチで２次元マトリクス状に配置したものである。
【００５６】
このように、本発明の実施例４においては、熱酸化膜に周期的な膜厚分布を形成するとともに、膜厚部６３1 と膜薄部６３2 との境界近傍にそれぞれ検出電極６５1 ，６５2 を設けているので、局所的な電位勾配変化をより精度良く検出することが可能である。
【００５７】
以上、本発明の各実施例を説明したが、本発明は各実施例に示した構成、条件、数値に限られるものではなく、各種の変更が可能であり、例えば、上記の各実施例においては、各電極のサイズを２ｍｍφとし、そのピッチを５ｍｍもしくは１０ｍｍとしているが、これは検出する破壊対象の耐圧に応じて、検出電極を設ける絶縁膜の膜厚との相関により適宜変更されるものである。
【００５８】
また、上記の各実施例においては、検出電極をベース電極を中心として２次元マトリクス状に配しているが、最小構成としては、ベース電極と１つの検出電極があれば良く、それによって、最低限の電位勾配の検出は可能となる。
【００５９】
また、上記の各実施例においては、熱酸化膜をドライ酸化により形成しているが、ドライ酸化に限られるものではなく、ウェット酸化法を用いても良く、さらには、絶縁膜はＳｉＯ2 膜に限られるものではなく、基板としてＡｌを用いて絶縁膜をＡｌ2 Ｏ3 膜としても良いものである。
【００６０】
また、電極材料の形成方法は真空蒸着法に限られるものではなく、スパッタ法を用いても良いものであり、さらに、リフトオフ法に限られるものではなく、全面堆積後にイオンミリング或いはプラズマエッチング等によりパターニングしても良いものである。
【００６１】
ここで、再び図１を参照して、改めて、本発明の詳細な特徴を説明する。
再び、図１参照  
（付記１）  導電性部材１上に設けた絶縁膜２上に前記導電性部材１とは絶縁され電気的に孤立した孤立電極３を設けるとともに、前記導電性部材１の一部に前記絶縁膜２で覆われない非被覆領域４を設けたことを特徴とする帯電量評価素子。
（付記２）  上記非被覆領域４に電極５を設けたことを特徴とする付記１記載の帯電量評価素子。
（付記３）  上記導電性部材１の側面及び裏面に絶縁膜６が形成され、外部と電気的に孤立していることを特徴とする付記１または２に記載の帯電量評価素子。
（付記４）  上記孤立電極３を複数個設けることを特徴とする付記１乃至３のいずれか１に記載の帯電量評価素子。
（付記５）  上記複数個の孤立電極３の少なくとも一部の孤立電極３と上記非被覆領域４との距離が、前記複数個の孤立電極３の内の他の孤立電極３と前記非被覆領域４との距離と異なっていることを特徴とする付記４記載の帯電量評価素子。
（付記６）  上記導電部材１がシリコンウェーハであり、上記の絶縁膜２がシリコン酸化膜であることを特徴とする付記１乃至５のいずれか１に記載の帯電量評価素子。
（付記７）  上記導電部材１がシリコンチップであり、上記絶縁膜２がシリコン酸化膜であり、且つ、前記シリコンチップが薄膜磁気ヘッドを形成するアルチック基板上に固着されていることを特徴とする付記１乃至５のいずれか１に記載の帯電量評価素子。
（付記８）  上記導電部材１が多結晶シリコン層であり、上記絶縁膜２がシリコン酸化膜であり、且つ、前記多結晶シリコン層が薄膜磁気ヘッドを形成するアルチック基板上に絶縁膜を介して堆積されていることを特徴とする付記１乃至５のいずれか１に記載の帯電量評価素子。
（付記９）  上記絶縁膜２の膜厚が、面内膜厚分布を有していることを特徴とする付記１乃至８のいずれか１に記載の帯電量評価素子。
（付記１０）  上記面内膜厚分布が、周期的な凹凸構造を有するとともに、前記凹凸構造の互いに隣接する凹部と凸部とに上記孤立電極３を設けたことを特徴とする付記１乃至９のいずれか１に記載の帯電量評価素子。
【産業上の利用可能性】
【００６２】
本発明の活用例としては、アルチックウェーハを用いた磁気ヘッドの製造工程における帯電量の評価が典型的であるが、磁気ヘッドの製造工程に限られるものではなく、ＬＳＩウェーハ、強誘電体光デバイス、或いは、超伝導デバイスの製造プロセスにおけるプラズマエッチング工程或いはプラズマＣＶＤ工程における帯電量の評価にも適用されるものである。
【図面の簡単な説明】
【００６３】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の実施例１の帯電量評価素子の途中までの製造工程の説明図である。
【図３】本発明の実施例１の帯電量評価素子の図２以降の製造工程の説明図である。
【図４】本発明の実施例１の帯電量評価素子の構成説明図である。
【図５】本発明の実施例１における帯電量評価素子を用いた帯電量の測定手順の説明図である。
【図６】本発明の実施例１における抵抗測定系の構成説明図である。
【図７】本発明の実施例２の帯電量評価素子の構成説明図である。
【図８】本発明の実施例３の帯電量評価素子の構成説明図である。
【図９】本発明の実施例４の帯電量評価素子の構成説明図である。
【符号の説明】
【００６４】
１  導電性部材
２  絶縁膜
３  孤立電極
４  非被覆領域
５  電極
６  絶縁膜
１１  シリコンウェーハ
１２  ＳｉＯ2 膜
１３  熱酸化膜
１４  レジストパターン
１５  開口
１６  開口
１７  レジストパターン
１８  開口
１９  Ｎｉ膜
２０  Ａｕ膜
２１  ベース電極
２２，２２1 ，２２2   検出電極
３１  抵抗測定器
３２，３３  プローブ
３４  制御ＰＣ
４０  アルチック基板
４１  帯電量評価素子
４２  シリコンチップ
４３  ＳｉＯ2 膜
４４  熱酸化膜
４５  ベース電極
４６  検出電極
４７  金属層
４８  磁気ヘッド素子領域
５０  アルチック基板
５１  帯電量評価素子
５２  Ａｌ2 Ｏ3 膜
５３  多結晶シリコン層
５４  熱酸化膜
５５  ベース電極
５６  検出電極
５７  磁気ヘッド素子領域
６１  シリコンウェーハ
６２  ＳｉＯ2 膜
６３  熱酸化膜
６３1   膜厚部
６３2   膜薄部
６４  ベース電極
６５1 ，６５2   検出電極
【図１】
2008211118.tif 000003
【図２】
2008211118.tif 000004
【図３】
2008211118.tif 000005
【図４】
2008211118.tif 000006
【図５】
2008211118.tif 000007
【図６】
2008211118.tif 000008
【図７】
2008211118.tif 000009
【図８】
2008211118.tif 000010
【図９】
2008211118.tif 000011