(57)【要約】【課題】電源投入後、画像読取装置が画像読取可能になるまでの立ち上がり時間の高速化を計ること。【解決手段】ＣＣＤ８で読み取ったアナログ画像信号を交流結合によって画像信号処理基板３０の画像読取信号処理ＩＣ４０に入力し、クランプ回路４２によってクランプして、そのアナログ画像信号のオフセット電位を所定のクランプ電位に合わせ、そのアナログ画像信号にアナログ的な処理を施した後、Ａ／Ｄ変換回路４６でデジタル画像信号に変換し、そのデジタル画像信号をデジタル画像処理基板５０に送って、ＣＰＵ５３によって制御されるデジタル画像処理部５２でデジタル画像処理を行う画像読取装置であり、黒オフセットレベル検出部４８によって上記デジタル画像信号から上記アナログ画像信号の黒オフセットレベルを検出し、電源が投入された直後から、黒オフセットレベル検出部４８によって検出される黒オフセットレベルの値が目標値になるまで、クランプ回路４２のクランプ期間を通常時より長く設定する。【選択図】        図１
2008236247.tif 000002
【特許請求の範囲】
【請求項１】
原稿の画像情報を光学的に読み取って電気信号に変換するＣＣＤリニアイメージセンサと、該ＣＣＤリニアイメージセンサで読み取ったアナログ画像信号を交流結合によって入力し、そのアナログ画像信号のオフセット電位を所定のクランプ電位に合わせるクランプ回路と、該クランプ回路を経たアナログ画像信号にアナログ的な処理を施すアナログ信号処理回路と、該アナログ信号処理回路によってアナログ的な処理が施された画像信号をデジタル画像信号に変換するＡ／Ｄ変換回路と、該Ａ／Ｄ変換回路によって変換されたデジタル画像信号にシェーディング補正等のデジタル画像処理を施すデジタル画像処理部とを備えた画像読取装置において、
前記Ａ／Ｄ変換回路によって変換されたデジタル画像信号から前記交流結合によって入力されたアナログ画像信号の黒オフセットレベルを検出する黒オフセットレベル検出部と、
電源が投入された直後から、前記黒オフセットレベル検出部によって検出される黒オフセットレベルの値が目標値になるまで、前記クランプ回路のクランプ期間を通常時より長くするクランプ期間変更手段とを設けたことを特徴とする画像読取装置。
【請求項２】
前記クランプ期間変更手段は、前記デジタル画像処理部を制御するマイクロコンピュータによる、電源の投入を判別して前記クランプ回路のクランプ期間を通常時より長く設定した後、前記黒オフセットレベル検出部によって検出される黒オフセットレベルの値をモニタして、該黒オフセットレベルの値が目標値になったことを判別したらクランプ期間を通常時の長さに設定する機能であることを特徴とする請求項１に記載の画像読取装置。
【請求項３】
請求項１又は２に記載の画像読取装置において、原稿をコンタクトガラスに押え付ける圧板と、該圧板の開閉状態を検知する圧板開閉センサを備え、
前記クランプ期間変更手段は、電源が投入された時に前記圧板開閉センサによって前記圧板が開いている状態が検知されていた場合には、前記クランプ回路のクランプ期間を通常時より長く変更しないことを特徴とする画像読取装置。
【請求項４】
請求項１に記載の画像読取装置において、電源が投入された直後に前記黒オフセットレベル検出部によって検出された黒オフセットレベル値が、予め設定された本来の目標値より高いか低いかによって、高い場合はクランプ期間が通常時より長く設定されている間の暫定目標値を前記本来の目標値より低くシフトし、低い場合には前記暫定目標値を前記本来の目標値より高くシフトする黒オフセット目標値シフト手段を設けたことを特徴とする画像読取装置。
【請求項５】
請求項２に記載の画像読取装置において、前記デジタル画像処理部を制御するたマイクロコンピュータは、電源が投入された直後に前記黒オフセットレベル検出部によって検出された黒オフセットレベル値が、予め設定された本来の目標値より高いか低いかを判断して、高い場合はクランプ期間が通常時より長く設定されている間の暫定目標値を前記本来の目標値より低くシフトし、低い場合には前記暫定目標値を前記本来の目標値より高くシフトする黒オフセット目標値シフト手段の機能も有することを特徴とする画像読取装置。
【請求項６】
請求項４又は５に記載の画像読取装置において、原稿をコンタクトガラスに押え付ける圧板と、該圧板の開閉状態を検知する圧板開閉センサを備え、
電源が投入された時に、前記圧板開閉センサによって前記圧板が開いている状態が検知されていた場合には、前記クランプ期間変更手段は前記クランプ回路のクランプ期間を通常時より長く変更せず、前記黒オフセット目標値シフト手段は前記目標値をシフトしないことを特徴とする画像読取装置。
【請求項７】
原稿の画像情報を光学的に読み取って電気信号に変換するＣＣＤリニアイメージセンサが出力するアナログ画像信号を交流結合によって入力する画像読取信号処理ＩＣであって、
入力した前記アナログ画像信号のオフセット電位を所定のクランプ電位に合わせるクランプ回路と、該クランプ回路を経たアナログ画像信号にアナログ的な処理を施すアナログ信号処理回路と、該アナログ信号処理回路によってアナログ的な処理が施された画像信号をデジタル画像信号に変換するＡ／Ｄ変換回路とを有し、
該Ａ／Ｄ変換回路によって変換されたデジタル画像信号から前記入力したアナログ画像信号の黒オフセットレベルを検出する黒オフセットレベル検出部と、
電源が投入された直後から、前記黒オフセットレベル検出部によって検出される黒オフセットレベルの値が目標値になるまで前記クランプ回路のクランプ期間を通常時より長くするクランプ期間変更手段とを設けたことを特徴とする画像読取信号処理ＩＣ。
【請求項８】
請求項７に記載の画像読取信号処理ＩＣにおいて、原稿をコンタクトガラスに押え付ける圧板の開閉状態を検知する圧板開閉センサの検知信号を入力して、
前記クランプ期間変更手段は、電源が投入された時に前記圧板開閉センサから前記圧板が開いている状態の検知信号が入力されていた場合には、前記クランプ回路のクランプ期間を通常時より長く変更しないことを特徴とする画像読取信号処理ＩＣ。
【請求項９】
請求項７に記載の画像読取信号処理ＩＣにおいて、電源が投入された直後に前記黒オフセットレベル検出部によって検出された黒オフセットレベル値が、予め設定された本来の目標値より高いか低いかによって、高い場合はクランプ期間が通常時より長く設定されている間の暫定目標値を前記本来の目標値より低くシフトし、低い場合には前記暫定目標値を前記本来の目標値より高くシフトする黒オフセット目標値シフト手段を設けたことを特徴とする画像読取信号処理ＩＣ。
【請求項１０】
請求項９に記載の画像読取信号処理ＩＣにおいて、原稿をコンタクトガラスに押え付ける圧板の開閉状態を検知する圧板開閉センサの検知信号を入力して、
電源が投入された時に、前記圧板開閉センサから前記圧板が開いている状態の検知信号が入力されていた場合には、前記クランプ期間変更手段は前記クランプ回路のクランプ期間を通常時より長く変更せず、前記黒オフセット目標値シフト手段は前記目標値をシフトしないことを特徴とする画像読取信号処理ＩＣ。
【請求項１１】
原稿の画像情報を光学的に読み取って分解色ごとに電気信号に変換する３ラインＣＣＤカラーリニアイメージセンサが出力する各分解色のアナログ画像信号をそれぞれ交流結合によって入力する画像読取信号処理ＩＣであって、
入力した前記各分解色のアナログ画像信号のオフセット電位を個別に所定のクランプ電位に合わせる各分解色ごとのクランプ回路と、その各クランプ回路を経たアナログ画像信号にそれぞれアナログ的な処理を施す各分解色ごとのアナログ信号処理回路と、その各アナログ信号処理回路によってアナログ的な処理が施された画像信号をそれぞれデジタル画像信号に変換する各分解色ごとのＡ／Ｄ変換回路とを有し、
該各Ａ／Ｄ変換回路によって変換されたデジタル画像信号からそれぞれ前記入力した前記各分解色ごとのアナログ画像信号の黒オフセットレベルを検出する各分解色ごとの黒オフセットレベル検出部と、
電源が投入された直後から、前記各黒オフセットレベル検出部によって検出される各黒オフセットレベルの値がそれぞれ目標値になるまで前記各クランプ回路のクランプ期間をそれぞれ個別に通常時より長くするクランプ期間変更手段を各分解色ごとに設けたことを特徴とする画像読取信号処理ＩＣ。
【請求項１２】
請求項１１に記載の画像読取信号処理ＩＣにおいて、原稿をコンタクトガラスに押え付ける圧板の開閉状態を検知する圧板開閉センサの検知信号を入力して、
各分解色ごとの前記クランプ期間変更手段は、いずれも電源が投入された時に前記圧板開閉センサから前記圧板が開いている状態の検知信号が入力されていた場合には、前記クランプ回路のクランプ期間を通常時より長く変更しないことを特徴とする画像読取信号処理ＩＣ。
【請求項１３】
請求項１１に記載の画像読取信号処理ＩＣにおいて、電源が投入された直後に各分解色ごとの前記黒オフセットレベル検出部によって検出された各黒オフセットレベル値が、それぞれ予め設定された本来の目標値より高いか低いかによって、高い場合はクランプ期間が通常時より長く設定されている間の暫定目標値を前記本来の目標値より低くシフトし、低い場合には前記暫定目標値を前記本来の目標値より高くシフトする黒オフセット目標値シフト手段を各分解色ごとに設けたことを特徴とする画像読取信号処理ＩＣ。
【請求項１４】
請求項９に記載の画像読取信号処理ＩＣにおいて、原稿をコンタクトガラスに押え付ける圧板の開閉状態を検知する圧板開閉センサの検知信号を入力して、
電源が投入された時に、前記圧板開閉センサから前記圧板が開いている状態の検知信号が入力されていた場合には、各分解色ごとの前記クランプ期間変更手段はいずれも前記クランプ回路のクランプ期間を通常時より長く変更せず、各分解色ごとの前記黒オフセット目標値シフト手段は各分解色ごとの前記目標値をシフトしないことを特徴とする画像読取信号処理ＩＣ。
【請求項１５】
請求項７から１０のいずれか一項に記載の画像読取信号処理ＩＣと、原稿の画像情報を光学的に読み取ってアナログ画像信号に変換し、そのアナログ画像信号を前記画像読取信号処理ＩＣに入力させるＣＣＤリニアイメージセンサと、前記画像読取信号処理ＩＣの前記Ａ／Ｄ変換回路から出力されるデジタル画像信号を入力してシェーディング補正等のデジタル画像処理を施すデジタル画像処理部とを備えたことを特徴とする画像読取装置。
【請求項１６】
請求項１１から１４のいずれか一項に記載の画像読取信号処理ＩＣと、原稿の画像情報を光学的に読み取って分解色ごとに電気信号に変換し、その各分解色ごとのアナログ画像信号を前記画像読取信号処理ＩＣに入力させる３ラインＣＣＤカラーリニアイメージセンサと、前記画像読取信号処理ＩＣの前記分解色ごとにＡ／Ｄ変換回路から出力される各デジタル画像信号を入力して、それぞれシェーディング補正等のデジタル画像処理を施すデジタル画像処理部とを備えたことを特徴とする画像読取装置。
【請求項１７】
請求項１から６及び１５のいずれか一項に記載の画像読取装置による画像読取部と、該画像読取部が出力するデジタル画像データを記録紙に印刷する画像形成部とを備えたことを特徴とする画像形成装置。
【請求項１８】
請求項１６に記載の画像読取装置による画像読取部と、該画像読取部が出力する前記分解色ごとのデジタル画像データによって記録紙にカラー画像を印刷するカラー画像形成部とを備えたことを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、スキャナや電子写真方式の複写機等の画像読取装置、およびその画像読取装置に用いる画像読取信号処理ＩＣ、並びに画像読取装置を画像読取部として備えたデジタル複写機、ファクシミリ装置、あるいはこれらの機能を複合した複合機等の画像形成装置に関する。
【背景技術】
【０００２】
スキャナ等の画像読取装置は、原稿の画像を光電変換手段で読み取ってアナログ画像信号とし、それをデジタル信号に変換して各種の処理をした画像データを出力する装置である。従来の一般的な画像読取装置の構造を図１７に模式的な断面図で示す。
この画像読取装置は、スキャナ本体１の上面に原稿１１を載置するコンタクトガラス２が設けられ、その下側となるスキャナ本体１の内部に、原稿露光用のキセノンランプ３と第１反射ミラー４ａからなる第１キャリッジ４と、第２反射ミラー５ａと第３反射ミラー５ｂからなる第２キャリッジ５と、レンズユニット６とからなる走査光学系が設けられている。
【０００３】
さらに、センサボード７に搭載した光電変換手段であるＣＣＤリニアイメージセンサ（以下単に「ＣＣＤ」と称す）８と、その画像読取信号を信号ケーブル９を通して入力して処理する信号処理部１０を備えている。また、スキャナ本体１の上面のコンタクトガラス２より手前側に、各種の歪を補正するための白基準板１２を設けている。
また、スキャナ本体１の上面には、コンタクトガラス２を覆うように圧板１３がヒンジ部１４によって開閉可能に取り付けられている。この圧板１３によって、原稿１１をコンタクトガラス２に押し付けて平らにすると共に、原稿読み取り時に外光を遮断するようにしている。さらに、その圧板１３の開閉状態を検知するための圧板開閉センサ１５を設けている。この圧板開閉センサ１５としては、マイクロスイッチや光電センサ等が用いられる。
【０００４】
この画像読取装置による原稿読み取り時には、走査光学系の第１キャリッジ４及び第２キャリッジ５が、ステッピングモータによって駆動されて副走査方向である矢示Ａ方向に移動する。第２キャリッジ５の移動速度は第１キャリッジ４の移動速度の１／２である。その移動中、コンタクトガラス２上に載置された原稿１１の下面（画像面）を第１キャリッジ４のキセノンランプ３によって照明する。
【０００５】
そして、その原稿１１の下面によって反射された光は、第１キャリッジ４の第１反射ミラー４ａと第２キャリッジ５の第２反射ミラー５ａ及び第３反射ミラー５ｂによって順次反射偏向されてレンズユニット６に導かれ、そのレンズユニット６によってＣＣＤ８の受光面上に原稿１１の画像が縮小されて結像される。ＣＣＤ８はその画像を１ラインずつその濃淡に応じた電気信号に変換してアナログ画像信号を出力し、それが、センサボード７から信号ケーブル９を通して信号処理部１０に入力される。
【０００６】
このような従来の画像読取装置における信号処理部１０として、例えば特許文献１に記載されているようなものがある。その信号処理部は図１８に示すように、クランプ回路１７と、サンプルホールド回路１８、増幅回路１９、マルチプレクス回路２０、増幅回路２１、およびＡ／Ｄ変換回路２２からなるアナログ信号処理回路１６と、その後段のシェーディング補正回路２３、γ補正回路２４、およびインタフェース（Ｉ／Ｆ）回路２５を備えている。さらに、発振器（ＯＳＣ）２６と、各部（回路）の動作タイミングを制御するタイミング信号発生回路２７を備えている。
【０００７】
そのタイミング信号発生回路２７から各回路部への制御信号線を破線で示している。また、図示していないマイクロコンピュータ（ＣＰＵと略称する）の制御線を白抜き太矢印で示している。
【特許文献１】特開２００６−２１１０４２号公報
【０００８】
ＣＣＤ８から駆動パルスに同期して偶数画素のアナログ画像信号Ｖｅと奇数画素のアナログ画像信号Ｖｏが出力され、それぞれコンデンサＣによって交流結合されてアナログ信号処理回路１６に入力する。
そしてまず、クランプ回路１７によって、その各アナログ画像信号Ｖｅ，Ｖｏの黒オフセットレベルが所定の電位にクランプされる。その後、サンプルホールド回路１８によってアナログ画像信号Ｖｅ，Ｖｏをそれぞれサンプルパルスによりサンプリングして保持することによって、連続したアナログ信号にした後、増幅回路１９において奇数画素と偶数画素の画像信号Ｖｅ，Ｖｏの出力を一定レベルに合わせた後、マルチプレクス回路２０においてマルチプレクスしてアナログ画像信号Ｖにする。
【０００９】
そのアナログ画像信号Ｖを増幅回路２１でＡ／Ｄ変換の基準電圧のレベルに増幅し、Ａ／Ｄ変換回路２２によって８ｂｉｔのデジタルデータに変換する。こうして得られたデジタル画像信号は、シェーディング補正回路２３においてＣＣＤ８の画素の感度バラツキや光照射系の配光ムラが補正され、γ補正回路２４によってγ補正されるなどのデジタル処理がなされる。
ＣＣＤ８およびその他の回路の動作に必要なパルス信号や制御信号は、発振器２６によるクロックパルスをもとにタイミング信号発生回路２７で生成して各回路に与える。
【００１０】
このような従来の画像読取装置のアナログ信号処理回路１６では、ＣＣＤ８から出力されるアナログ画像信号Ｖｅ、ＶｏをコンデンサＣによって交流結合して、図１９に示すようなクランプ回路１７（この回路が２つある）において、そのアナログ画像信号Ｖｅ（Ｖｏ）の黒レベルが所定のオフセット電位（黒オフセットレベル）にクランプされるように制御してきた。
【００１１】
このクランプ回路１７では、図２０のタイミングチャートに示すように、ライン同期信号ＬＳＹＮＣ間のＣＣＤ出力の黒基準画素領域（画素は存在するが光学的にマスクされている）ＯＰＢでクランプパルスが入力され、スイッチＳＷが閉じて、信号処理部１０の電源電圧Ｖccの１／２の基準電位Ｖcc／２になるようにコンデンサＣに電荷がチャージされる。クランプ回路１７のスイッチＳＷが開いた後は、サンプルホールド回路１８には基準電位Ｖcc／２とオフセットされたアナログ画像信号が入力される。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかし、このような従来のクランプ回路による電源投入時における黒オフセットレベル設定では、オフセット電位（黒オフセットレベル）が所定の電位に安定するまでには、コンデンサＣの交流結合容量を充電する時間があるので相当な時間を要する。すなわち、図１９に示したコンデンサＣの交流結合容量をＣとし、電源電圧Ｖccを分圧する２個の抵抗Ｒの合成抵抗の値をＲ／２とすると、時定数τ＝ＲＣ／２で立ち上がることになる。ここで、Ｒ／２＝１ｋΩ，Ｃ＝４．７μＦとすると、およそ２２ｍｓの追従時間（９９％追従）となり、この追従時間に相当するクランプパルスのＯＮ期間が必要となる。
【００１３】
したがって、１ライン周期中のクランプパルスのＯＮ期間（パルス幅）がライン周期の１%程度の期間であると、２２ｍｓの１００倍で２．２秒以上の時間がかかることになる。特に、電源がＯＮになった直後は、ＣＣＤのオフセット電圧が不定な期間も存在するので、オフセット電位がかなり高い（あるいは低い）状態から徐々に交流結合容量を充電していくことになる。そのため、図２１に示すようにオフセット電位（黒オフセットレベル）が目標オフセットレベルに安定するまでに時間がかかり、画像読取装置が読取可能になるまでの立ち上がり時間が長くなってしまうという問題があった。
【００１４】
この発明はこの問題を解決するためになされたものであり、画像読取装置又はそれを搭載した画像形成装置の電源を投入した時に、上述したアナログ画像信号の黒オフセットレベルが目標オフセットレベルに安定するまでの時間を最短にして、画像読取装置が画像読取可能になるまでの立ち上がり時間の高速化を計ることを目的とする。
【課題を解決するための手段】
【００１５】
この発明による画像読取装置は、原稿の画像情報を光学的に読み取って電気信号に変換するＣＣＤリニアイメージセンサと、そのＣＣＤリニアイメージセンサで読み取ったアナログ画像信号を交流結合によって入力し、そのアナログ画像信号のオフセット電位を所定のクランプ電位に合わせるクランプ回路と、そのクランプ回路を経たアナログ画像信号にアナログ的な処理を施すアナログ信号処理回路と、そのアナログ的な処理が施された画像信号をデジタル画像信号に変換するＡ／Ｄ変換回路と、その変換されたデジタル画像信号にシェーディング補正等のデジタル画像処理を施すデジタル画像処理部とを備えた画像読取装置において、上記の目的を達成するため次のようにしたことを特徴とする。
すなわち、上記Ａ／Ｄ変換回路によって変換されたデジタル画像信号から上記交流結合によって入力されたアナログ画像信号の黒オフセットレベルを検出する黒オフセットレベル検出部と、電源が投入された直後から、上記黒オフセットレベル検出部によって検出される黒オフセットレベルの値が目標値になるまで、上記クランプ回路のクランプ期間を通常時より長くするクランプ期間変更手段とを設けたものである。
【００１６】
上記クランプ期間変更手段は、上記デジタル画像処理部を制御するマイクロピュータによる、電源の投入を判別して上記クランプ回路のクランプ期間を通常時より長く設定した後、上記黒オフセットレベル検出部によって検出される黒オフセットレベルの値をモニタして、その黒オフセットレベルの値が目標値になったことを判別したらクランプ期間を通常時の長さに設定する機能によって実現することができる。
【００１７】
上記画像読取装置が、原稿をコンタクトガラスに押え付ける圧板と、その圧板の開閉状態を検知する圧板開閉センサを備えている場合、上記クランプ期間変更手段は、電源が投入された時に上記圧板開閉センサによって圧板が開いている状態が検知されていた場合には、上記クランプ回路のクランプ期間を通常時より長く変更しないようにするとよい。
【００１８】
また、上記各画像読取装置においてさらに、電源が投入された直後に上記黒オフセットレベル検出部によって検出された黒オフセットレベル値が、予め設定された本来の目標値より高いか低いかによって、高い場合はクランプ期間が通常時より長く設定されている間の暫定目標値を本来の目標値より低くシフトし、低い場合には上記暫定目標値を本来の目標値より高くシフトする黒オフセット目標値シフト手段（機能）も設けるとよい。
【００１９】
その場合、原稿をコンタクトガラスに押え付ける圧板と、その圧板の開閉状態を検知する圧板開閉センサを備えた画像読取装置においては、電源が投入された時に、上記圧板開閉センサによって前記圧板が開いている状態が検知されていた場合には、上記クランプ期間変更手段は前記クランプ回路のクランプ期間を通常時より長く変更せず、上記黒オフセット目標値シフト手段は前記目標値をシフトしないようにするとよい。
【００２０】
この発明による画像読取信号処理ＩＣは、原稿の画像情報を光学的に読み取って電気信号に変換するＣＣＤリニアイメージセンサが出力するアナログ画像信号を交流結合によって入力する画像読取信号処理ＩＣであって、入力した前記アナログ画像信号のオフセット電位を所定のクランプ電位に合わせるクランプ回路と、そのクランプ回路を経たアナログ画像信号にアナログ的な処理を施すアナログ信号処理回路と、そのアナログ的な処理が施された画像信号をデジタル画像信号に変換するＡ／Ｄ変換回路とを有する。
そして、前述の目的を達成するため、上記Ａ／Ｄ変換回路によって変換されたデジタル画像信号から前記入力したアナログ画像信号の黒オフセットレベルを検出する黒オフセットレベル検出部と、電源が投入された直後から、その黒オフセットレベル検出部によって検出される黒オフセットレベルの値が目標値になるまで上記クランプ回路のクランプ期間を通常時より長くするクランプ期間変更手段とを設けたものである。
【００２１】
上記画像読取信号処理ＩＣにおいて、原稿をコンタクトガラスに押え付ける圧板の開閉状態を検知する圧板開閉センサの検知信号を入力して、上記クランプ期間変更手段は、電源が投入された時に前記圧板開閉センサから前記圧板が開いている状態の検知信号が入力されていた場合には、上記クランプ回路のクランプ期間を通常時より長く変更しないようにするとよい。
【００２２】
上記画像読取信号処理ＩＣにおいてさらに、電源が投入された直後に上前記黒オフセットレベル検出部によって検出された黒オフセットレベル値が、予め設定された本来の目標値より高いか低いかによって、高い場合はクランプ期間が通常時より長く設定されている間の暫定目標値を本来の目標値より低くシフトし、低い場合には上記暫定目標値を本来の目標値より高くシフトする黒オフセット目標値シフト手段を設けるとよい。
【００２３】
その場合、原稿をコンタクトガラスに押え付ける圧板の開閉状態を検知する圧板開閉センサの検知信号を入力して、電源が投入された時に、上記圧板開閉センサから圧板が開いている状態の検知信号が入力されていた場合には、上記クランプ期間変更手段は上記クランプ回路のクランプ期間を通常時より長く変更せず、上記黒オフセット目標値シフト手段は上記目標値をシフトしないようにするとよい。
【００２４】
この発明による画像読取信号処理ＩＣはまた、原稿の画像情報を光学的に読み取って分解色ごとに電気信号に変換する３ラインＣＣＤカラーリニアイメージセンサが出力する各分解色のアナログ画像信号をそれぞれ交流結合によって入力する画像読取信号処理ＩＣであって、入力した各分解色のアナログ画像信号のオフセット電位を個別に所定のクランプ電位に合わせる各分解色ごとのクランプ回路と、その各クランプ回路を経たアナログ画像信号にそれぞれアナログ的な処理を施す各分解色ごとのアナログ信号処理回路と、その各アナログ信号処理回路によってアナログ的な処理が施された画像信号をそれぞれデジタル画像信号に変換する各分解色ごとのＡ／Ｄ変換回路とを有するものでもよい。
その場合には、上記各Ａ／Ｄ変換回路によって変換されたデジタル画像信号からそれぞれ上記入力した各分解色ごとのアナログ画像信号の黒オフセットレベルを検出する各分解色ごとの黒オフセットレベル検出部と、電源が投入された直後から、上記各黒オフセットレベル検出部によって検出される各黒オフセットレベルの値がそれぞれ目標値になるまで前記各クランプ回路のクランプ期間をそれぞれ個別に通常時より長くするクランプ期間変更手段を各分解色ごとに設ければよい。
【００２５】
上記画像読取信号処理ＩＣにおいて、原稿をコンタクトガラスに押え付ける圧板の開閉状態を検知する圧板開閉センサの検知信号を入力して、各分解色ごとの上記クランプ期間変更手段は、いずれも電源が投入された時に上記圧板開閉センサから圧板が開いている状態の検知信号が入力されていた場合には、上記クランプ回路のクランプ期間を通常時より長く変更しないようにするとよい。
【００２６】
上記画像読取信号処理ＩＣにおいてさらに、電源が投入された直後に各分解色ごとの上記黒オフセットレベル検出部によって検出された各黒オフセットレベル値が、それぞれ予め設定された本来の目標値より高いか低いかによって、高い場合はクランプ期間が通常時より長く設定されている間の暫定目標値を本来の目標値より低くシフトし、低い場合には前記暫定目標値を本来の目標値より高くシフトする黒オフセット目標値シフト手段を各分解色ごとに設けるとよい。
【００２７】
その場合、原稿をコンタクトガラスに押え付ける圧板の開閉状態を検知する圧板開閉センサの検知信号を入力して、電源が投入された時に、その圧板開閉センサから圧板が開いている状態の検知信号が入力されていた場合には、各分解色ごとの上記クランプ期間変更手段はいずれも上記クランプ回路のクランプ期間を通常時より長く変更せず、各分解色ごとの上記黒オフセット目標値シフト手段は各分解色ごとの上記目標値をシフトしないようにするとよい。
【００２８】
上述のいずれかの画像読取信号処理ＩＣと、原稿の画像情報を光学的に読み取ってアナログ画像信号に変換し、そのアナログ画像信号を前記画像読取信号処理ＩＣに入力させるＣＣＤリニアイメージセンサあるいは３ラインＣＣＤカラーリニアイメージセンサと、上記画像読取信号処理ＩＣのＡ／Ｄ変換回路から出力されるデジタル画像信号（カラーの場合は分解色ごとのデジタル画像信号）を入力してシェーディング補正等のデジタル画像処理を施すデジタル画像処理部とを備えた画像読取装置も提供する。
【００２９】
この発明による画像形成装置は、上述のいずれかの画像読取装置による画像読取部と、該画像読取部が出力するデジタル画像データを記録紙に印刷する画像形成部とを備えたものである。
上記画像読取部がカラー画像読取装置の場合には、上記画像形成部はそのカラー画像読取部が出力する上記分解色ごとのデジタル画像データによって記録紙にカラー画像を印刷するカラー画像形成部である。
【発明の効果】
【００３０】
この発明によれば、画像読取装置における電源投入直後に、ＣＣＤから出力されるアナログ画像信号が交流結合によって画像読取信号処理ＩＣに入力され、所定のオフセット電位に収束するまでの時間を、Ａ／Ｄ変換後のデジタル画像信号から検出する黒オフセットレベルでモニタすることによって最適なベタクランプ期間を設定し、あるいはさらにそのベタクランプ期間に適した黒オフセット目標値も設定して、画像読取装置あるいはそれを搭載した画像形成装置の立ち上り時間の高速化を実現することができる。
【００３１】
この発明による画像読取信号処理ＩＣは、上記黒オフセットレベルをモニタして最適なベタクランプ期間を設定したり、ベタクランプ期間の黒オフセット目標値をシフトしたりする処理をＩＣ内部で自動的(ハード的)に行うことによって、この画像読信号処理ＩＣを搭載した画像読取装置や画像形成装置の立ち上り時間を一層高速化することができる。
【発明を実施するための最良の形態】
【００３２】
以下、この発明を実施するための最良の形態を図面に基づいて具体的に説明する。
この発明による画像読取装置（スキャナ）の各実施形態における走査光学系を含む全体構造は、図１７によって説明した従来例と同様であるから、その説明は省略する。この発明による画像読取装置は、図１７における信号処理部１０に相当する部分の構成が異なるだけである。
【００３３】
〔第１の実施形態〕
この発明による画像読取装置の第１の実施形態における信号処理部は、図１に示すように画像信号処理基板３０とデジタル画像処理基板５０とからなる。
画像信号処理基板３０には、画像読取信号処理ＩＣ４０、第１のインタフエース回路３１、発振器（ＯＳＣ）３２、タイミング信号発生回路３３、およびＣＰＵ制御線３４等を備えている。デジタル画像処理基板５０には、第２のインタフエース回路５１と、デジタル画像処理部５２と、マイクロコンピュータ（以下「ＣＰＵ」と略称する）５３を備えている。この図１は後述する第２の実施形態にも共通に使用するため、圧板開閉センサ１５も記載しているが、この第１の実施形態では使用しない。
【００３４】
画像読取信号処理ＩＣ４０には、それぞれ偶数画素用と奇数画素用の一対ずつ２系統のクランプ回路（ＣＬＭＰ）４２、サンプルホールド回路（ＳＨ）４３、および増幅回路（電圧制御型可変ゲインアンプ：ＶＧＡ）４４と、１個ずつのアナログマルチプレクス回路（以下「ＡＭＰＸ回路」と略称する）４５、およびＡ／Ｄ変換回路（ＡＤＣ）４６と、ＤＡコンバータを内蔵した黒オフセット補正回路４７、黒オフセットレベル検出部４８、およびタイミングジェネレータ及びインタフエース（ＴＧ＆ＩＦ）回路４９を備えている。
【００３５】
図１では、発振器３２とタイミング信号発生回路３３およびＴＧ＆ＩＦ回路４９からの各パルスや制御信号の出力線と、黒オフセットレベル検出部４８からの検出信号の出力線を破線で示している。
タイミング信号発生回路３３は、発振器３２が発振出力するクロックパルスＣＫを入力して、ＣＣＤ８に駆動パルスＤｐを出力すると共に、画像読取信号処理ＩＣ４０にクランプパルスＣＬｐ及びタイミングクロックＴＣを出力する。
【００３６】
ＴＧ＆ＩＦ回路４９は、タイミング信号発生回路３３からのタイミングクロックＴＣを基準信号とし、デジタル画像処理基板５０内のＣＰＵにＣＰＵ制御線を介して制御されて、２系統のサンプルホールド回路４３及び２個の増幅回路（ＶＧＡ）４４と、１系統のＡＭＰＸ回路４５およびＡ／Ｄ変換回路（ＡＤＣ）４６に、それぞれサンプリングパルスＳｐ、増幅制御パルスＡｐ、合成制御パルスＸｐ、およびＡ／Ｄ変換パルスＣｐを出力して各回路の動作タイミングを制御する。さらに、黒オフセットレベル検出部４８によって検出された黒オフセットレベル値を、ＣＰＵ制御線３４を介してデジタル画像処理基板５０のＣＰＵ５３に送る機能と、そのＣＰＵ５３からのコマンドにより黒オフセット補正回路４７に制御信号Ｓｃを送る機能も有している。
【００３７】
この画像読取装置によれば、ＣＣＤ８から駆動パルスＤｐに同期して偶数画素のアナログ画像信号ＳＥと奇数画素のアナログ画像信号ＳＯが２系統に分けて出力され、それぞれコンデンサＣによって交流結合されて、画像読取信号処理ＩＣ４０に入力される。
【００３８】
画像読取信号処理ＩＣ４０は、その入力された偶数画素のアナログ画像信号Ｖｅと奇数画素のアナログ画像信号Ｖｏに対し、２系統の各クランプ回路４２によってオフセット電位をそれぞれクランプ電位に合わせ、各サンプルホールド回路４３によって、ノイズを含むアナログ画像信号をそれぞれサンプルパルスＳｐによってサンプリングして保持することにより連続したアナログ信号にし、各増幅回路４４でＡ／Ｄ変換の基準電圧のレベルに増幅し、ＡＭＰＸ回路４５によって偶数画素の信号と奇数画素の信号とを合成する。
この各サンプルホールド回路４３、各増幅回路４４、およびＡＭＰＸ回路４５が、各クランプ回路１２を経たアナログ画像信号にアナログ的な処理を施すアナログ信号処理回路に相当する。
【００３９】
その合成したアナログ画像信号をＡ／Ｄ変換回路４６によって８bitのデジタル画像信号（デジタルデータ）に変換し、そのデジタル画像信号を第１のインタフエース回路２３および第２のインタフエース回路５１を通して、画像信号処理基板３０から後段のデジタル画像処理基板５０のデジタル画像処理部５２に送る。
この場合の画像読取信号処理ＩＣ４０内の各増幅回路４４は電圧制御型可変ゲインアンプ（ＶＧＡ）であり、図１８に示したアナログ信号処理回路１６内の増幅回路１９と増幅回路２１の役目を果たしている。
【００４０】
クランプ回路４２は、タイミング信号発生回路３３からのクランプパルスＣＬｐによって動作する。そのクランプパルスＣＬｐの信号線（破線で示す）は、便宜上１本の信号線が奇数画素系統のクランプ回路４２を経て偶数画素系統のクランプ回路４２に接続されているように示されており、２個のクランプ回路４２に同時にクランプパルスＣＬｐが印加されるように見えるが、実際には各クランプ回路４２に最適なタイミングで個別にクランプパルスＣＬｐが印加される。
同様に、ＴＧ＆ＩＦ回路４９から、２系統の各サンプルホールド回路４３と増幅回路４４に印加されるサンプリングパルスＳｐ及び増幅制御パルスＡｐもそれぞれ個別に印加される。
【００４１】
デジタル画像処理基板５０のデジタル画像処理部５２ではＣＰＵ５３の制御によって、入力したデジタル画像データに対してシェーディング補正やγ補正などのデジタル処理を行う。シェーディング補正は、図１７に示したキセノンランプ３で白基準板１２を照射して、その反射光をＣＣＤ８が読み取ったときのデジタル画像信号のデータを補正用データとしてデジタル画像処理部５２のメモリに記憶しておき、実際に原稿を読み取ったときにその補正用データを用いて、入力するデジタル画像信号に対してキセノンランプ２の光量分布（配光）のムラやＣＣＤ８の各画素の感度のバラツキを補正する。γ補正はデジタル画像データの諧調変化特性を補正する。また、必要に応じて変倍処理や色変換処理などを行ってもよい。
【００４２】
画像信号処理基板３０内のタイミング信号発生回路および画像読取信号処理ＩＣ４０内のＴＧ＆ＩＦ回路４９は、第１、第２のインタフエース回路３１，５１とＣＰＵ制御線３４を通して、デジタル画像処理基板５０内のＣＰＵ５３からコマンドによって制御可能になっている。
【００４３】
図２に画像読取信号処理ＩＣ４０内のクランプ回路４２の構成例を示す。このクランプ回路４２は図１９に示したクランプ回路１７と殆ど同じ回路（この回路が２つある）であり、ＣＣＤ８からの偶数画素のアナログ画像信号Ｖｅ又は奇数画素のアナログ画像信号Ｖｏが、コンデンサＣによって交流結合されて入力する点ａに、黒オフセット補正回路４７が出力するオフセット補正電圧が印加される点だけが異なる。
【００４４】
このクランプ回路４２の定常状態における動作は、ＣＣＤ８から出力されるアナログ画像信号Ｖｅ（Ｖｏ）をコンデンサＣによって交流結合して入力し、そのアナログ画像信号Ｖｅ（Ｖｏ）の黒レベルが所定のオフセット電位（黒オフセットレベル）にクランプされるように制御する。そのため、図３のタイミングチャートに示すように、ＣＣＤ出力の有効画素領域後の空転送画素期間に、タイミング信号発生回路３３からクランプパルスＣＬｐが入力され、スイッチＳＷが閉じて、画像読取信号処理ＩＣ４０の電源電圧Ｖccの１／２の基準電位Ｖcc／２になるようにコンデンサＣに電荷がチャージされる。
【００４５】
クランプ回路４２のスイッチＳＷが開いた後は、サンプルホールド回路４３には基準電位Ｖcc／２とオフセットされたアナログ画像信号が入力される。
なお、この実施形態では、ＤＡコンバータを内蔵した黒オフセット補正回路４７によって、ＣＣＤ８の黒基準画素でのA／Ｄ変換回路４６から出力されるデジタル画像信号が所定の値になるように、アナログ画像信号ＳＥ又はＳＯがコンデンサＣによって交流結合されて入力されるａ点のオフセット補正電圧が印加されて、黒オフセットレベルが調整される。
【００４６】
しかし、この画像読取装置の電源を投入（ＯＮに）したときも、上述のようにＣＣＤ８の１ライン走査期間内の空転送画素期間（又は図２０に示した例のように黒基準画素領域ＯＰＢの期間）だけ、クランプパルスＣＬｐを“Ｈ”にしてクランプ回路４２のスイッチＳＷがＯＮになってクランプ動作をするようにしたのでは、前述したようにオフセット電位が所定の電位（Ｖcc／２）に安定するまでには、図２１によって説明したように例えば２．２秒以上の長い時間がかかってしまう。
【００４７】
通常は、ＣＣＤ８のオフセット電圧は４〜６Ｖ程度、画像読取信号処理ＩＣ４０の電源電圧Ｖccは３．３Ｖで、交流結合後のオフセット電位はその１／２の１．６５Ｖ程度になる。
オフセット電位が安定するまでの時間を短縮する手段としては、クランプ回路のクランプ期間を広げれば良いが、ＣＣＤが有する黒基準画素がその画素数に限りがあり、通常数十画素程度と少ない。
【００４８】
そこで、図３に示すように電源ＯＮの直後には、クランプパルスＣＬｐの幅を有効画素領域まで広げてクランプ期間を長くする（以後「ベタクランプ」と称す）ことによって、オフセット電位をある程度まで短時間で収束させ、その後通常のクランプ幅に切り替えて、図４に示すように電源ＯＮ時の画像信号安定までの時間を短縮することができる。また、この実施形態では、通常時（定常時）のクランプパルスタイミングも、黒基準画素期間より長い期間をとれる有効画素領域後の空転送画素期間を使用する。
この明細書中では、上述した通常時のクランプ用のクランプパルスを「通常クランプパルスＮＣＬｐ」、 電源ＯＮ時のベタクランプ用のクランプパルスを「ベタクランプパルスＢＣＬｐ」と称する。
【００４９】
クランプパルスＣＬｐは、図１におけるタイミング信号発生回路３３から画像読取信号処理ＩＣ４０に入力され、そのパルス幅の切替えは、デジタル画像処理基板５０のＣＰＵ５３から通信ラインであるＣＰＵ制御線３４を介してタイミング信号発生回路３３を制御して行えるようになっている。
【００５０】
図５は通常時における通常クランプのクランプタイミングを示す。実際の通常クランプパルスＮＣＬｐは、この図５にそのクランプパルスと対応するＣＣＤ出力の時間軸を拡大して示すように、クランプ期間全てでクランプパルスを“Ｈ”にする（図２のスイッチＳＷをＯＮにする）のではなく、ＣＣＤ出力のリセットノイズを除いた画像信号領域でのみクランプパルスを“Ｈ”にすることによって、画像信号領域の電圧レベルを正確にオフセット電位に補正している。
【００５１】
クランプ期間を通常時より長くするベタクランプには、図６にそのベタクランプパルスＢＣＬｐと対応するＣＰＵ出力の一部の時間軸を拡大して示すように、ＣＣＤ８の有効画素期間のリセットノイズを含む全ての領域でクランプパルスを“Ｈ”にする（図２のスイッチＳＷをＯＮにする）方法と、図７に同様にベタクランプパルスＢＣＬｐと対応するＣＰＵ出力の一部の時間軸を拡大して示すように、ＣＣＤ出力の有効画素期間のリセットノイズを除いた信号領域でのみクランプパルスを“Ｈ”にする方法とがある。
【００５２】
ＣＣＤ８の有効画素領域において全ての信号領域でクランプパルスを“Ｈ”にする図６の場合には、リセットノイズ期間も含めてクランプ動作が行われるので、交流結合によるオフセットレベルにずれが生じ、オフセット誤差が大きくなる。しかし、電源投入直後のようにオフセットレベルが理想的な目標レベルから大きくずれている場合には、あるレベルまでは非常に短い時間で収束させることができるという利点がある。
【００５３】
ＣＣＤ８の有効画素領域においてリセットノイズを除いた信号領域期間でのみクランプパルスを“Ｈ”にする図７の場合には、図６の場合に比べてオフセット電位のズレが小さくなり、オフセット誤差が小さくなる。しかし、有効画素領域を使用しているので、外来光が入射してしまった場合や、交流結合およびクランプ回路４２でのリーク電流の影響でオフセット電位に若干のズレが生じる。また、応答時間は図６の場合のほぼ倍の時間がかかる。
【００５４】
このように、電源投入後一定期間だけベタクランプを行うことによって、オフセットレベルが安定してアナログ画像信号が安定するまでの時間を短縮することができる。しかし、クランプパルス幅の切り替えはＣＰＵ５３からタイミング信号発生回路３３内のレジスタを設定して行っており、実際に電源ＯＮ時のゲイン調整（増幅回路４４によるＡＧＣ）の実行までの時間には十分なマージンを見てウエイト（待ち時間）をとっていた。そのため図４にＴａ，Ｔｂで示すような無駄な待ち時間が存在していた。
【００５５】
この発明では、この電源ＯＮ時にアナログ画像信号のオフセットレベルをモニタしながら、クランプパルス幅を切り替えることによって、最適なクランプ期間（ベタクランプ→通常クランプ）を設定して無駄な待ち時間をなくし、オフセットレベルが安定してアナログ画像信号が安定するまでの時間を最短にして、画像読取装置の立ち上がり時間の高速化を実現する。
【００５６】
そのため、電源投入後、クランプ期間を通常時より長くするベタクランプ実行中のアナログ画像信号の安定度を、前述したように図１におけるＡ／Ｄ変換回路４６によるＡ／Ｄ変換後のデジタル画像信号のデータを、黒オフセットレベル検出部４８がＤ／Ａ変換して黒オフセットレベル値Ｖａとして検出する。
そして、その検出された黒オフセットレベル値Ｖａが予め設定した黒オフセット目標値に達したら、通常クランプに切り替える。
【００５７】
オフセットレベルを高速に予め設定された目標オフセットレベルに収束させるには、図８に示すように、ベタクランプの状態でオフセットレベルが目標オフセットレベルに到達した時点で通常クランプに切替えてやれば、高速な収束が実現できる。
ところが、図６によって説明した場合のように、理想のクランプレベルに対する実際のクランプレベルのズレの割合が大きいと、図９に示すように実際のオフセットレベルが目標オフセットレベルに到達しない場合がある。
【００５８】
そこで、この実施形態では、電源ＯＮ時のベタクランプ中だけ、目標オフセットレベルを予め設定された本来の目標オフセットレベルから一定電位ずらすことによって、図１０に示すように、アナログ画像信号のオフセットレベルを本来の目標オフセットレベルに到達させることができる。そして、目標オフセットレベルに到達したら、クランプパルスを通常クランプパルスに切替えれば、アナログ画像信号の安定に必要な時間はほぼベタクランプの期間のみとなり、画像読取装置の立上り時間の高速化を実現することができる。
【００５９】
クランプ期間が通常時より長く設定されているベタクランプ中の暫定黒オフセット目標値を予め設定された本来の黒オフセット目標値（目標オフセットレベル）からずらすのは、次のようにして行う。すなわち、電源がＯＮになった直後に黒オフセットレベル検出部４８によって検出された黒オフセットレベル値Ｖａが、予め設定された本来の黒オフセット目標値と比べて高いか低いかによって、高い場合は暫定黒オフセット目標値を本来の黒オフセット目標値より一定電位だけ低くシフトし、低い場合にはその暫定黒オフセット目標値を本来の黒オフセット目標値より一定電位だけ高くシフトする。
【００６０】
この実施形態では、電源投入時におけるこのようなクランプ動作を、図１に示したデジタル画像処理基板５０内のＣＰＵ５３による制御で実行する。
通常クランプとベタクランプの切り替えは、ＣＰＵ５３からＣＰＵ制御線３４を通してタイミング信号発生回路３３にクランプパルス切替信号を送り、それによってタイミング信号発生回路３３が各クランプ回路４２に送出するクランプパルスＣＬｐを、図３に示した通常クランプパルスＮＣＬｐと、ベタクランプパルスＢＣＬｐのいずれかに切り替えることによって行う。
通常クランプパルスＮＣＬｐは、１ラインのＣＰＵ出力中の空転送画素期間に相当する短いパルス幅である。一方、ベタクランプパルスＢＣＬｐは、１ラインのＣＰＵ出力の有効画素領域を含む殆どすべての期間に亘る長いパルス幅である。
【００６１】
ベタクランプ中の暫定黒オフセット目標値を、上述のように本来のオフセット目標値からシフトさせるのは、例えばＣＰＵ５３からＣＰＵ制御線３４を通してＴＧ＆ＩＦ回路４９へ制御信号を送り、ＴＧ＆ＩＦ回路４９から黒オフセット補正回路４７へ正又は負の制御信号Ｓｃを送ることにより、黒オフセット補正回路４７が正又は負の所定の補正電圧を各クランプ回路の入力点ａ（図２）に印加するようにして、実施することができる。
【００６２】
図１１に、デジタル画像処理基板５０内のＣＰＵ５３による、電源ＯＮ時のクランプパルス制御処理のフローチャートを示す。
この処理を開始すると、まずステップＳ１１で電源がＯＮになったか否かを判断し、電源ＯＮと判断するとステップＳ１２へ進んで、黒オフセットレベル検出部４８によって検出された黒オフセットレベル値を確認する。そして、ステップＳ１３でその黒オフセットレベル値と黒オフセット目標値（予め設定された本来の目標値）とを比較する。
【００６３】
その結果、黒オフセットレベル値が黒オフセット目標値を超えていれば、ステップ１４で黒オフセット目標値をＸだけ低くし、黒オフセットレベル値が黒オフセット目標値を超えていなければ、ステップ１５で黒オフセット目標値をＸだけ高くして、それぞれベタクランプ中の「暫定黒オフセット目標値」とする。
これは、オフセット電位が目標オフセット電位に対して上側にあるか下側にあるかを判定し、上側にある場合は目標レベルを一時的に低くシフトして設定し、下側にある場合は目標レベルを一時的に高くシフトして設定することである。
【００６４】
その後、ステップ１６でタイミング信号発生回路３３を制御してベタクランプ設定する。それによって、タイミング信号発生回路３３がベタクランプパルスＢＣＬｐをクランプ回路４２に出力し、クランプ回路４２がベタクランプ動作をしてオフセット電位が「暫定黒オフセット目標値」に近づくように変化する。
その間、ステップ１７で黒オフセットレベル検出部４８によって検出される黒オフセットレベル値を確認し、ステップ１８でその黒オフセットレベル値が本来の黒オフセット目標値と等しくなったか否かを判定し、等しくなるまでオフセットレベル値の確認をある一定時間間隔で続ける（モニタする）。
【００６５】
そして、画像データの黒オフセットレベル値が本来の黒オフセット目標値に達したら、ステップ１９でクランプパルスＣＬｐを通常クランプに切替え、黒オフセット目標値も本来の値に再設定する（元に戻す）して、処理を終了する。
これにより、図１０に示したように、画像データが安定するまでの時間はほぼベタクランプの期間のみとなり、通常クランプになり次第、通常のゲイン調整（ＡＧＣ）および原稿読取を開始できる。したがって、画像読取装置の立上り時間の高速化を実現することができる。
【００６６】
なお、この実施形態では、ステップ１２〜１５によって、電源投入直後に黒オフセットレベル検出部４８によって検出された黒オフセットレベル値に応じて本来の暫定黒オフセット目標値を一定値Ｘだけ低く又は高くシフトして、ベタクランプ中の「暫定黒オフセット目標値」を設定するようにしたので、前述したように理想のクランプレベルに対する実際のクランプレベルのズレの割合が大きい場合でも、図１０で説明したように実際のオフセットレベルを本来の目標オフセットレベルに確実に到達させることができる。
【００６７】
しかし、このステップ１２〜１５の処理を省略して、電源投入直後にベタクランプを設定し、その後黒オフセットレベル検出部４８によって検出される黒オフセットレベル値が予め設定した黒オフセット目標値に達したときに通常クランプに設定するようにするだけでも、図７に示したようなオフセット誤差が少ないベタクランプパルスを使用すれば、無駄な待ち時間がない短期間でのオフセットレベルの安定が可能であり、画像読取装置の立ち上り時間の高速化を計ることはできる。
この実施形態では、ステップ１１とステップ１５〜１９の処理機能が、クランプ期間変更手段に相当し、ステップ１２〜１５の処理機能が、黒オフセット目標値シフト手段に相当する。
【００６８】
〔第２の実施形態〕
次に、この発明による画像読取装置の第２の実施形態について説明する。この第２の実施形態の機構部の構成は図１７と同様であり、信号処理部の構成は図１と同様である。なお、図１におけるデジタル画像処理基板５０内のＣＰＵ５３の機能は第１の実施形態の場合と若干相違するが、便宜上同じ符号を使用する。
【００６９】
図１７に示したような画像読取装置であるスキャナには、スキャナ本体１の上面にコンタクトガラス２を覆うように圧板１３が開閉可能に取り付けられている。そして、コンタクトガラス２上に載置された原稿１１を圧板１３によって押し付けて平らにすると共に、その原稿１１の画像を読み取る際に外光が内部に入り込まないように遮蔽する。
しかし、例えばブック原稿のような厚さが厚い原稿の画像を読み取るような場合、圧板１３を完全に閉じられないことがある。そのため圧板１３が開いている状態で原稿の画像を読み取る場合には、外来光がＣＣＤ８に入射する可能性がある。
【００７０】
ベタクランプによってアナログ画像信号のオフセットレベルを収束させる場合、ＣＣＤ８に外光が当たってしまうと、有効画素出力の信号波形が変化してオフセットレベルのズレが発生してしまう。最近ではコンタクトガラスだけではなく、自動原稿送り装置によるシートスルー読取用のスリットガラス等がある場合もあり、外来光がＣＣＤに入射してしまう可能性がある。
そこで、図１７および図１に示した圧板開閉センサ１５の検知信号である圧板開閉信号Ｐｓをデジタル画像処理基板５０のＣＰＵ５３がモニタして、その開閉状態によって電源ＯＮ時に前述したククランプパルス制御を行うか否かを判断するようにしたのが、この第２の実施形態である。
【００７１】
図１２はその第２の実施形態によるデジタル画像処理基板５０のＣＰＵ５３による電源ＯＮ時のクランプパルス制御処理のフローチャートを示す。
このフローチャートにおいて、ステップＳ２１と各ステップＳ２３〜Ｓ３０は、前述した第１の実施形態の図１１に示したフローチャートにおける各ステップＳ１１〜Ｓ１９と同じであり、ステップＳ２１とＳ２３の間に圧板開閉状態のチェックを行うステップＳ２２を追加した点だけが相異する。
【００７２】
すなわち、この第２の実施形態では、ステップＳ２１で電源ＯＮと判断すると、ステップＳ２２で圧板開閉状態をチェック（圧板開閉センサ１５からの圧板開閉信号Ｐｓをチェック）する。そして、圧板１３が閉じていれば、ステップＳ２３へ進んで黒オフセットレベル検出部４８による黒オフセットレベル値を確認し、以後は第１の実施形態と同じ処理をするが、圧板が開いていると、そのままステップＳ３０へ進んで通常クランプを設定し、黒オフセット目標値も本来の値のままにして処理を終了する。
【００７３】
このように、画像読取装置のコンタクトガラス上の原稿を押える圧板の開閉状態をセンサで検知し、その検知信号をチェックして、圧板が開状態の時と閉状態の時とで、電源投入直後にクランプ期間を長くする切り替えを行うか行わないかを選択することによって、正確なオフセットレベル収束動作を実現することができる。
【００７４】
〔第３の実施形態〕
次に、この発明による画像読取装置の第３の実施形態（画像読取信号処理ＩＣの第１〜第３の実施形態）について説明する。この実施形態の機構部の構成は図１７と同様であるから説明を省略する。図１３はその信号処理部の構成を示すブロック図であり、図１に示した第１、第２の実施形態と共通している部分が多いので、それらには図１と同じ符号を付して説明を省略する。
【００７５】
この第３の実施形態における信号処理部は、図１３に示すように画像信号処理基板６０とデジタル画像処理基板５０Ａとからなる。
画像信号処理基板６０には、画像読取信号処理ＩＣ６１、第１のインタフエース回路３１、発振器（ＯＳＣ）３２、タイミング信号発生回路６３、およびＣＰＵ制御線３４等を備えている。デジタル画像処理基板５０Ａには、第２のインタフエース回路５１と、デジタル画像処理部５２と、マイクロコンピュータ（以下「ＣＰＵ」と略称する）５４を備えている。このＣＰＵ５４は、図１１および図１２によって説明したこの発明による電源ＯＮ時のクランプパルス制御の処理を行わない点で、前述の各実施形態のＣＰＵ５３とその機能が異なるが、その他の機能はＣＰＵ５３と同じである。
【００７６】
画像読取信号処理ＩＣ６１の構成は、図１に示した画像読取信号処理ＩＣ４０の構成と同様であるが、各クランプ回路６２と黒オフセット補正回路６７およびＴＧ＆ＩＦ回路６９の構成や機能が図１における各クランプ回路４２と黒オフセット補正回路４７およびＴＧ＆ＩＦ回路４９とは異なっている。
【００７７】
前述の各実施形態では、デジタル画像処理基板５０内のＣＰＵ５３によるソフトウエア処理と画像信号処理基板３０内のタイミング信号発生回路３３および画像読取信号処理ＩＣ４０に対する通信制御によって、クランプ期間の切り替えと黒オフセット目標値のシフト等を行っていたため、電源投入直後にＣＰＵ５３およびその周辺回路が起動する時間だけ待って処理を開始することになる。また、その通信制御にも若干の時間を要する。
【００７８】
この第３の実施形態では、これらの処理を画像信号処理基板６０の画像読取信号処理ＩＣ６１の内部で、ハードウエアにより自動的に行うようにして、電源投入後にＣＰＵおよびその周辺回路の起動時間を待つことなく、ＣＰＵによるソフト制御や通信制御（ＣＰＵとタイミング信号発生回路および画像読取信号処理ＩＣとの間）を介すことなく、それらに要する時間を省いて前述した各実施形態と同様な機能を実現し、画像読取装置の立上げ時間を一層高速化することを目的とする。
【００７９】
そのため、図１３における画像読取信号処理ＩＣ６１のＴＧ＆ＩＦ回路６９には、電源が投入された直後から、黒オフセットレベル検出部４８によって検出される黒オフセットレベルの値が目標値になるまで、クランプ回路６２のクランプ期間を通常時より長くする（ベタクランプに設定する）クランプ期間変更手段を少なくとも備えている。これが画像読取信号処理ＩＣの第１の実施形態に相当する。
【００８０】
また、電源が投入された直後に黒オフセットレベル検出部４８によって検出された黒オフセットレベル値が、予め設定された本来の目標値（黒オフセット目標値）より高いか低いかによって、高い場合はクランプ期間が通常時より長く設定されている間（ベタクランプ中）の暫定目標値を本来の目標値より低くシフトし、低い場合には暫定目標値を本来の目標値より高くシフトする黒オフセット目標値シフト手段も備えるとよい。これが画像読取信号処理ＩＣの第２の実施形態に相当する。
【００８１】
さらに、電源が投入された時に、圧板開閉センサ１５によって図１７に示した圧板１３が開いている状態が検知されていた場合には、上記クランプ期間変更手段がクランプ回路６２のクランプ期間を通常時より長く変更せず、上記黒オフセット目標値シフト手段が目標値をシフトしないようにするとよい。これが画像読取信号処理ＩＣの第３の実施形態に相当する。
【００８２】
黒オフセット補正回路６７は、通常クランプ時にのみ動作して、ＣＣＤ８の黒基準画素でのＡ／Ｄ変換データであるデジタル画像信号が所定の値になるように、アナログ画像信号ＶｅとＶｏにそれぞれオフセット補正電圧を印加するオフセットレベル調整機能を有している。しかし、この実施形態の黒オフセット補正回路６７は、ベタクランプ中の黒オフセット目標値を本来の目標値からシフトさせるために正又は負の一定電圧をクランプ回路の入力端に印加する機能は持たない。
タイミング信号発生回路６３も、クランプパルス幅を切り替える機能は持たず、所定のタイミングで図３に示した電源ＯＮ直後用の幅の広いクランプパルス（ベタクランプパルスＢＣＬｐ）と通常時の幅の狭いクランプパルス（通常クランプパルスＮＣＬｐ）を共に発生して、クランプ回路６２にではなくＴＧ＆ＩＦ回路６９に出力する点が、図１のタイミング信号発生回路３３と相違する。
【００８３】
ここで、クランプ回路６２と、ＴＧ＆ＩＦ回路６９に設けられたクランプ期間変更手段および黒オフセット目標値シフト手段とに相当する具体的な回路例を図１４に示す。
この図１４に示すクランプ回路６２は、図２に示したクランプ回路４２と略共通の回路構成であるが、電源端子（電圧Ｖcc）とアースの間に直列に接続した抵抗値が同じ２個の抵抗Ｒ１，Ｒ２に、スイッチＳＷ１を介して抵抗ｒ１と、スイッチＳＷ２を介して抵抗ｒ２をそれぞれ並列に接続している。抵抗ｒ１とｒ２は同じ抵抗値を持ち、その抵抗値は抵抗Ｒ１，Ｒ２の抵抗値より十分大きい。
【００８４】
したがって、スイッチＳＷ１とＳＷ２がいずれもＯＦＦの状態では、図２に示したクランプ回路４２と同じであり、画像読取信号処理ＩＣ６１の電源電圧Ｖccを抵抗Ｒ１，Ｒ２で分圧したｂ点の電圧Ｖcc／２が基準電位、すなわち予め設定した本来の黒オフセット目標値となる。
そして、ＣＣＤ８から出力されるアナログ画像信号Ｖｅ（Ｖｏ）をコンデンサＣによって交流結合して入力し、そのアナログ画像信号Ｖｅ（Ｖｏ）の黒レベルが所定のオフセット電位（黒オフセットレベル）にクランプされるように制御する。
【００８５】
すなわち、ＣＣＤ出力の空転送画素機関にクランプパルスＣＬｐが入力されると、クランプ回路６２のスイッチＳＷが閉じて、ａ点の電位が基準電位（目標値）Ｖcc／２になるようにコンデンサＣに電荷がチャージされる。そして、スイッチＳＷが開くと、サンプルホールド回路４３には基準電位Ｖcc／２とオフセットされたアナログ画像信号が入力される。
図１４にはＣＣＤ８から出力される偶数画素のアナログ画像信号Ｖｅ用のクランプ回路６２のみを示しているが、図示を省略した奇数画素のアナログ画像信号Ｖｏ用のクランプ回路６２も全く同じ構成である。
【００８６】
ＴＧ＆ＩＦ回路６９内のクランプ期間変更手段６９Ａは、図１４に示すクランプパルス選択回路６９１と、微分回路６９２、一致検出回路６９３、Ｓ−Ｒ型フリップフロップ回路（以下「ＦＦ回路」と略称する）６９４、およびＡＮＤ回路６９５によって構成されている。
また、ＴＧ＆ＩＦ回路６９内の黒オフセット目標値シフト手段６９Ｂは、図１４に示す比較回路６９６、ＮＯＴ回路６９７、および２個のＡＮＤ回路６９８，６９９によって構成されているが、クランプ回路６２内の前述したスイッチＳＷ１，ＳＷ２と抵抗ｒ１，ｒ２も、黒オフセット目標値シフト手段を構成している。
なお、ＡＮＤ回路６９５は、圧板が開いているときには、電源投入直後でもクランプ回路６２に通常のクランプ動作を行わせるようにするために設けているが、これを省略することもできる。
【００８７】
まず、クランプ期間変更手段６９Ａの動作を説明する。電源がＯＮになると電圧Ｖccが供給されるので、微分回路６９２がその立上がりを微分し、その微分パルスをＦＦ回路６９４のセット端子Ｓに入力させてＦＦ回路６９４をセットする。それによってＦＦ回路６９４の出力端子Ｑがハイレベル“Ｈ”になり、ＡＮＤ回路６９５の一方の入力端子を“Ｈ”にする。ＡＮＤ回路６９５の他方の入力端子には圧板開閉センサ１５からの圧板開閉信号Ｐｓが入力され、図１７に示した圧板１３が閉じていれば圧板開閉信号Ｐｓがハイレベル“Ｈ”になっており、ＡＮＤ回路６９５の出力がイレベル“Ｈ”になる。その信号をクランプパルス選択回路６９１の選択端子に入力させる。
【００８８】
クランプパルス選択回路６９１は、タイミング信号発生回路６３から、ＣＣＤ８の１ライン走査ごとに所定のタイミングでパルス幅の広いベタクランプパルスＢＣＬｐとパルス幅の狭い通常クランプパルスＮＣＬｐを入力し、選択端子に“Ｈ”の信号が入力されているときはベタクランプパルスＢＣＬｐを選択してクランプパルスＣＬｐとしてクランプ回路６２に出力し、クランプ回路６２のスイッチＳＷをクランプパルスＣＬｐの広いパルス幅の期間だけＯＮにする。クランプ回路６２によって前述したベタクランプの動作が行われ、黒オフセットレベル（ａ点の電位）が基準電位（目標値）Ｖcc／２になるようにコンデンサＣに電荷がチャージされる。
【００８９】
一致検出回路６９３は、黒オフセット目標値Ｖａ（この例ではＶａ＝Ｖcc／２、但しこの値は変化しない）と、図１３に示した黒オフセットレベル検出部４８による黒オフセットレベルの検出値Ｖｄとを入力して、Ｖｄ≠Ｖａのときは出力信号をローレベル“Ｌ”にしており、Ｖｄ＝Ｖａになると出力信号をハイレベル“Ｈ”にする。
そのため、電源がＯＮになって、上述したようにクランプ回路６２がベタクランプ動作を開始した後、図８又は図１０に示したようにオフセットレベルが目標値に達すると、一致検出回路６９３の出力信号が“Ｈ”になり、それがＦＦ回路６９４のリセット端子Ｒに入力してＦＦ回路６９４をリセットする。それによってＦＦ回路６９４の出力端子Ｑがローレベル“Ｌ”になり、ＡＮＤ回路６９５の出力も“Ｌ”になる。
【００９０】
すると、クランプパルス選択回路６９１の選択端子が“Ｌ”になるので、クランプパルス選択回路６９１はベタクランプパルスＢＣＬｐに代えて通常クランプパルスＮＣＬｐを選択してクランプパルスＣＬｐとしてクランプ回路６２に出力するようになる。
このようにして、電源が投入された直後から、黒オフセットレベル検出部４８によって検出される黒オフセットレベルの検出値Ｖｄが目標値Ｖａと一致するまで、クランプ回路６２のクランプ期間を通常時より長いベタクランプに設定する。
【００９１】
次に、黒オフセット目標値シフト手段６９Ｂの動作を説明する。比較回路６９６は、電源がＯＮになると、負入力端子に黒オフセットレベルの目標値Ｖａを、正入力端子に黒オフセットレベル検出部４８による黒オフセットレベルの検出値Ｖｄを入力し、Ｖｄ＞Ｖａのときは出力をハイレベル“Ｈ”にし、Ｖｄ＜Ｖａのときは出力をローレベル“Ｌ”にする。そして、前述したＡＮＤ回路６９５の出力が“Ｈ”のとき（ベタクランプ中）に、比較回路６９６の出力が“Ｈ”になるとＡＮＤ回路６９８の出力が“Ｈ”になり、それがクランプ回路６２に入力して、スイッチＳＷ１をＯＮにする。
それによって、抵抗Ｒ１に並列に抵抗ｒ１が接続されるためアース側の分圧抵抗値が低下し、ｂ点の分圧電圧が本来の目標値である基準電位Ｖcc／２より一定電位だけ低下する（図１０参照）。
【００９２】
一方、比較回路６９６の出力が“Ｌ”になるとＮＯＴ回路６９７の出力が“Ｈ”になり、このときＡＮＤ回路６９５の出力が“Ｈ”であればＡＮＤ回路６９９の出力が“Ｈ”になり、それがクランプ回路６２に入力して、スイッチＳＷ２をＯＮにする。それによって、抵抗Ｒ２に並列に抵抗ｒ２が接続されるため電源側の分圧抵抗値が低下し、ｂ点の分圧電圧が本来の目標値である基準電位Ｖcc／２より一定電位だけ上昇する。
【００９３】
Ｖｄ＝Ｖａになると前述のように一致検出回路６９３の出力が“Ｈ”になり、ＦＦ回路６９４がリセットされ、ＡＮＤ回路６９５の出力が“Ｌ”になるので、ＡＮＤ回路６９８，６９９の出力がいずれも“Ｌ”になり、クランプ回路６２のスイッチＳＷ１，ＳＷ２がいずれもＯＦＦになり、ｂ点の電位が本来の目標値である基準電位Ｖcc／２に戻る。
このようにして、電源が投入された直後に黒オフセットレベル検出部４８による黒オフセットレベルの検出値が、予め設定された本来の目標値（黒オフセット目標値）Ｖａより高いか低いかによって、高い場合はベタクランプ中の暫定目標値を本来の目標値より低くシフトし、低い場合には暫定目標値を本来の目標値より高くシフトすることができる。
【００９４】
また、電源投入時に圧板が開いていた場合には、圧板開閉センサ１５からの圧板開閉信号Ｐｓがローレベル“Ｌ”になっているので、圧板開閉信号Ｐｓを一方の入力とするＡＮＤ回路６９５は、ＦＦ回路６９４の出力の如何に係わらず出力を“Ｌ”にするので、クランプパルス選択回路６９１は通常クランプパルスＮＣＬｐのみを選択してクランプパルスＣＬｐとして出力する。また、比較回路６９６の出力の如何に係わらずＡＮＤ回路６９８，６９９の出力はいずれも“Ｌ”になり、クランプ回路６２のスイッチＳＷ１，ＳＷ２はいずれもＯＦＦのままで、ｂ点の電位は本来の目標値である基準電位Ｖcc／２のままになる。
【００９５】
このＴＧ＆ＩＦ回路６９内のクランプ期間変更手段６９Ａと黒オフセット目標値シフト手段６９Ｂは、その両方のクランプ回路６２は、クランプパルス選択回路６９１を除いては、ＣＣＤ８から出力される偶数画素のアナログ画像信号Ｖｅ用のクランプ回路６２と奇数画素のアナログ画像信号Ｖｏ用のクランプ回路６２に共通に使用できる。クランプパルス選択回路６９１だけは、偶数画素用のクランプ回路６２と奇数画素用のクランプ回路６２では、クランプパルスＣＬｐを印加するタイミングが異なるため、別に設ける必要があり、その各クランプパルス選択回路６９１に、タイミング信号発生回路６３から、各クランプ回路６２に適したタイミングで、それぞれベタクランプパルスＢＣＬｐ通常クランプパルスＮＣＬｐを出力する必要がある。
【００９６】
そこで、このクランプパルス選択回路６９１の機能をタイミング信号発生回路６３に持たせるようにして、クランプ期間変更手段６９ＡのＡＮＤ回路６９５の出力信号をタイミング信号発生回路６３に入力させ、それがハイレベル“Ｈ”のときは、タイミング信号発生回路６３が各クランプ回路に所定のタイミングでベタクランプパルスＢＣＬｐを出力し、ローレベル“Ｌ”のときは各クランプ回路に所定のタイミングで通常クランプパルスＮＣＬｐを出力して、それぞれ直接各クランプ回路６２に入力させるようにしてもよい。
【００９７】
なお、各クランプ回路として図２に示したクランプ回路４２と同じ回路を使用して、図１４における黒オフセット目標値シフト手段６９ＢのＡＮＤ回路６９８，６９９の出力信号を図１３の黒オフセット補正回路６７に入力させ、ＡＮＤ回路６９８の出力が“Ｈ”のときは負の補正電圧を、ＡＮＤ回路６９９の出力が“Ｈ”のときは正の補正電圧を、黒オフセット補正回路６７がそれぞれ各クランプ回路の図２におけるａ点に印加するようにしても、ベタクランプ中の黒オフセット目標値を、本来の目標値である基準電位Ｖcc／２より一定電圧だけ低く、あるいは高くシフトさせることができる。
【００９８】
〔第４の実施形態〕
次に、この発明をカラー画像読取装置に適用した第４の実施形態について説明する。
カラー画像読取装置においては、通常ＲＧＢ三原色の波長成分に分解して画像を読み取る３本の読取ライン（画素列）を持つ３ラインＣＣＤカラーリニアイメージセンサ（以下単に「３ラインＣＣＤ」と称す）で原稿の画像を読み取る。そのカラー画像読取装置でも、上述したようなこの発明によるクランプ期間の制御をＲＧＢの各チャネルで同じタイミングで行うこともできる。しかし、実際には３ラインＣＣＤから出力されるＲＧＢ各チャネルのアナログ画像信号の波形が異なるので、クランプ時に発生するオフセット誤差もチャネル毎に異なるのが通常である。
【００９９】
また、３ラインＣＣＤから出力される分解色ごとの各チャネルのアナログ画像信号を、それぞれ交流結合して入力する画像読取信号処理ＩＣとの間で発生するリーク電流によるオフセット誤差も、チャネル毎に異なるのが通常である。
そのため、この実施形態では、分解色であるＲＧＢのチャネル毎に独立して、電源ＯＮ時のアナログ画像信号が交流結合によって所定のオフセット電位に収束する時間を、各チャネル毎のアナログ画像信号のオフセットレベルをモニタすることによって最適なクランプ期間（ベタクランプ→通常クランプ）に設定して、カラー画像読取装置装置の立ち上り時間の高速化を実現する。
【０１００】
図１５は、この発明の第４の実施形態であるカラー画像読取装置における３ラインＣＣＤと信号処理部の画像信号処理基板のみを示すブロック図である。
この図１５において、８０は３本の読取ラインを持つ３ラインＣＣＤであり、その各読取ラインで原稿の画像を分解色であるＲ（赤）Ｇ（緑）Ｂ（青）の三原色の各波長成分ごとに光電変換して読み取る。そして、各分解色ごとに偶数画素と奇数画素に分けて、赤成分のアナログ画像信号ＲＥ，ＲＯ、緑成分のアナログ画像信号ＧＥ，ＧＯ、および青成分のアナログ画像信号ＢＥ，ＢＯを出力する。
【０１０１】
１００は画像信号処理基板であり、画像読取信号処理ＩＣ１１０、第１のインタフェース回路１３１、発振器１３２、タイミング信号発生回路１６３、およびシリアル通信用のＣＰＵ制御線１３４，１３５を備えている。この画像信号処理基板１００の後段には、図１３に示した第３の実施形態のデジタル画像処理基板５０Ａと同様なデジタル画像処理基板が設けられているが、その図示を省略している。
【０１０２】
そのデジタル画像処理基板には、画像読取信号処理ＩＣ１１０から上記各分解色ごとのデジタル画像信号を入力する第２のインタフエース回路と、その入力した各色のデジタル画像信号に対してそれぞれ個別にデジタル画像処理を行うデジタル画像処理部と、そのデジタル画像処理部を制御すると共に画像信号処理基板１００と通信制御を行うＣＰＵとを備えている。
【０１０３】
画像信号処理基板１００の画像読取信号処理ＩＣ１１０内には、ＴＧ＆ＩＦ回路１０９を除いて、３ラインＣＣＤ８０からそれぞれコンデンサＣによって交流結合されて入力するＲＧＢ各色のアナログ画像信号をそれぞれ個別に処理するために、図１３に示した画像読取信号処理ＩＣ６１内に設けられたＴＧ＆ＩＦ回路６９を除く各回路と同じ構成のアナログ画像信号処理系統を３系統設けている。この画像読取信号処理ＩＣ１１０が、この発明による画像読取信号処理ＩＣの第４の実施形態に相当する。
【０１０４】
この画像読取信号処理ＩＣ１１０内の各アナログ画像信号処理系統は、それぞれ偶数画素用と奇数画素用の一対ずつ２系統のクランプ回路（ＣＬＭＰ）６２、サンプルホールド回路（ＳＨ）４３、および増幅回路（ＶＧＡ）４４と、１個ずつのアナログマルチプレクス回路（ＡＭＰＸ回路）４５、Ａ／Ｄ変換回路（ＡＤＣ）４６、黒オフセット補正回路６７、および黒オフセットレベル検出部４８からなるが、図１５においては、赤系統の各回路には「Ｒ」、緑系統の各回路には「Ｇ」、青系統の各回路には「Ｂ」を各符号に付けて区別している。
これらの各回路の機能は前述の各実施形態で説明したので省略する。各クランプ回路６２Ｒ，６２Ｇ，６２Ｂは、いずれも図１４に示したクランプ回路６２と同じ構成である。
【０１０５】
ＴＧ＆ＩＦ回路１０９も、図１３に示したＴＧ＆ＩＦ回路６９と同様な機能を有するが、タイミング信号発生回路１６３からのタイミングクロックＴＣを基準信号とし、６個ずつの各サンプルホールド回路４３Ｒ，Ｇ，Ｂ及び増幅回路４４Ｒ，Ｇ，Ｂと、３個ずつの各ＡＭＰＸ回路４５Ｒ，Ｇ，ＢおよびＡ／Ｄ変換回路４６Ｒ，Ｇ，Ｂに、それぞれサンプリングパルスＳｐ、増幅制御パルスＡｐ、合成制御パルスＸｐ、およびＡ／Ｄ変換パルスＣｐを出力して各回路の動作タイミングを制御する。また、３個の各黒オフセットレベル検出部４８Ｒ，Ｇ，Ｂからそれぞれ黒オフセットレベルの検出値Ｖｄを入力する。
【０１０６】
さらに、このＴＧ＆ＩＦ回路１０９内には、図１４に示したクランプ期間変更手段６９Ａと黒オフセット目標値シフト手段６９Ｂに相当する回路を各分解色（ＲＧＢ）用に３組有し、クランプパルス選択回路６９１に相当する回路は、各系統２個ずつのクランプ回路６２Ｒ，Ｇ，Ｂに対してそれぞれ設け、各系統のクランプ期間の制御および電源投入直後の黒オフセット目標値のシフトを、この画像読取信号処理ＩＣ１１０内のハードウエアによって各系統ごとに個別に行う。
【０１０７】
ＲＧＢの各系統（チャネル）のクランプ回路６２Ｒ，Ｇ，Ｂにはそれぞれ別々のタイミングでクランプパルスＣＬｐを入力し、ＲＧＢの各チャネル毎に電源ＯＮ時のアナログオフセットレベルの挙動が異なるので、別々に制御しなければならない。
また、圧板開閉センサ１５による圧板開閉信号Ｐｓも入力して、圧板が閉じていない場合には、全ての系統において電源投入直後の上記クランプ期間の制御および黒オフセット目標値のシフトを行わないようにする。
【０１０８】
タイミング信号発生回路１６３は、発振器１３２が発振出力するクロックパルスＣＫを入力して、３ラインＣＣＤ８０に駆動パルスＤｐを出力すると共に、画像読取信号処理ＩＣ１１０内のＴＧ＆ＩＦ回路１０９にタイミングクロックＴＣと、６個の各クランプ回路用のベタクランプパルスＢＣＬｐおよび通常クランプパルスＮＣＬｐを出力する。
【０１０９】
この画像信号処理基板１００の後段には、前述したようにデジタル画像処理基板が設けられている。そして、画像読取信号処理ＩＣ１１０内のＲＧＢの各信号処理系統の各回路で、パラレルにアナログ信号処理されてデジタル信号に変換された各色毎のデジタル画像信号が、第１のインタフェース回路１３１を通して画像信号処理基板１００から出力され、そのデジタル画像処理基板に第２のインタフェース回路を通して入力し、デジタル画像処理部によって各色のデジタル画像信号がそれぞれ個別に、シェーディング補正やγ補正などのデジタル画像処理を施される。
また、そのデジタル画像処理基板内のＣＰＵによって、各インタフェース回路と画像信号処理基板１００内のＣＰＵ制御線１３４，１３５を通してタイミング信号発生回路１６３およびＴＧ＆ＩＦ回路１０９が通信制御される。
【０１１０】
この実施形態によれば、第３の実施形態と同様に、電源投入直後のクランプ期間の切り替えと黒オフセット目標値のシフト等の処理を、画像信号処理基板１００の画像読取信号処理ＩＣ１１０の内部で、ハードウエアによって自動的に行い、且つその処理を３ラインＣＣＤの各分解色ごとに個別に行うようにしたので、カラー画像読取装置の立上げ時間を大幅に高速化することができる。しかし、電源投入直後の黒オフセット目標値のシフト処理を省略することもできる。
【０１１１】
また、第１、第２の実施形態と同様に、電源投入直後のクランプ期間の切り替え、あるいはさらに黒オフセット目標値のシフト等の処理を、デジタル画像処理基板内のＣＰＵによる通信制御とソフトウエア処理によって各色系統ごとに行うようにしても、立ち上げ時間が若干遅くなるだけで、カラー画像読取装置の立ち上げ時間を従来よりはかなり高速化することができる。
上述した各実施形態では、いずれも画像読取装置の信号処理部を画像信号処理基板とデジタル画像処理基板とに分けて構成した例について説明したが、図１８に示した従来例と同様に、一体の信号処理部（基板）として構成してもよい。
【０１１２】
〔画像形成装置の実施形態〕
次に、この発明による画像形成装置の一実施形態を図１６によって説明する。
図１６はその画像形成装置の概略構成を示すブロック図である。この画像形成装置７０は、複写機や複合機などの原稿読取機能と画像形成機能を備えた画像形成装置であり、この装置全体を制御するＣＰＵ７１と、そのＣＰＵ７１の動作プログラムを格納したＲＯＭ７２と、この装置の動作に関する各種のデータを格納するとともにＣＰＵ７１のワーキングメモリともなるＲＡＭ７３と、それらを接続するバス７９とを有し、これらによってマイクロコンピュータを構成している。
【０１１３】
さらに、操作表示部７４、画像読取部７５、画像形成部７６、ページメモリ７７、および給紙部７８等を備えており、これらもバス７９を介してＣＰＵ７１と接続されるとともに相互に接続されている。
操作表示部７４は、この装置の動作状態等の情報を表示するＬＣＤ等のディスプレイと、オペレータが各種の入力操作を行うキーボード（タッチパネルも含む）等の入力装置を備えている。
【０１１４】
画像読取部７５は、前述したこの発明による画像読取装置に相当し、信号処理部に前述した各実施形態のいずれかの機能を備えており、原稿の画像を光学的に読み取ってデジタル画像信号を出力し、それをＣＰＵ７１の制御によってページメモリ７７にページ単位で蓄積する。
画像形成部７６は、そのページメモリ７７に蓄積した画像データを記録紙に印刷するレーザプリンタやインクジェットプリンタ等のプロッタである。給紙部７８は、その画像形成部７６へ記録紙を給送するため装置であり、給紙トレイ、給紙ローラ、および搬送機構などからなる。
【０１１５】
この画像形成装置７０は、その画像読取部７５に前述したこの発明による画像読取装置を使用しているので、電源投入後、画像読取が可能になるまで（複写機の場合はコピー可能になるまで）の立ち上げ時間を大幅に短縮することができる。
この画像形成装置は、デジタル複写機、ファクシミリ装置、あるいはそれらの機能とプリンタ等の機能を複合化した複合機などのいずれでもよい。
また、画像読取部７５を、図１５によって説明した第４の実施形態の画像読取装置にして、画像形成部７６を、その画像読取部が出力する分解色ごとの各デジタル画像データによって記録紙にカラー画像を印刷するカラー画像形成部にすれば、立ち上げ時間の短いカラー画像形成装置を実現することができる。
【産業上の利用可能性】
【０１１６】
以上説明してきたように、この発明は、原稿の画像情報を読み取るイメージスキャナ等の画像読取装置、さらにその画像読取装置を画像読取部として備えたデジタル複写機、ファクシミリ装置、あるいはこれらとプリンタ等の機能を複合化した複合機等の画像形成装置に利用できる。それによって、これらの装置の立ち上げ時間を大幅に短縮することができる。また、この発明は、モノクロの画像情報を読み取って処理する上記装置だけでなく、カラー画像情報を読み取って処理するカラー画像読取装置やカラー画像形成装置にも利用できる。
【図面の簡単な説明】
【０１１７】
【図１】この発明による画像読取装置の第１、第２の実施形態における信号処理部の構成を示すブロック図である。
【図２】図１における画像読取信号処理ＩＣ４０内のクランプ回路４２の構成例を示す回路図である。
【図３】ライン同期信号ＬＳＹＮＣとＣＣＤ出力とクランプ電源ＯＮ直後および通常時のクランプパルスとの関係を示すタイミングチャートである。
【図４】電源ＯＮ後にベタクランプを行った場合のオフセット電位の変化を示す線図である。
【図５】定常時における通常クランプを通常クランプパルスと対応するＣＣＤ出力を時間軸を拡大して示すタイミングチャートである。
【図６】電源ＯＮ後のベタクランプの一例をベタクランプパルスと対応するＣＣＤ出力の一部の時間軸を拡大して示すタイミングチャートである。
【図７】電源ＯＮ後のベタクランプの他の例をベタクランプパルスと対応するＣＣＤ出力の一部の時間軸を拡大して示すタイミングチャートである。
【図８】この発明による電源ＯＮ後のベタクランプの基本的な動作によるオフセットレベルの変化を示す線図である。
【０１１８】
【図９】実際のオフセットレベルが目標オフセットレベルに到達しない場合のオフセットレベルの変化の例を示す線図である。
【図１０】ベタクランプ中だけ目標オフセットレベルを予め設定された本来の目標オフセットレベルから一定電位ずらした場合のオフセットレベルの変化を示す線図である。
【図１１】この発明の第１の実施形態の図１におけるＣＰＵ５３による電源ＯＮ時のクランプパルス制御処理のフローチャートである。
【図１２】この発明の第２の実施形態の図１におけるＣＰＵ５３による電源ＯＮ時のクランプパルス制御処理のフローチャートである。
【図１３】この発明による画像読取装置の第３の実施形態における信号処理部の構成を示すブロック図である。
【図１４】図１３におけるクランプ回路６２とＴＧ＆ＩＦ回路６９に設けられたクランプ期間変更手段および黒オフセット目標値シフト手段に相当する具体例を示す回路図である。
【０１１９】
【図１５】この発明をカラー画像読取装置に適用した第４の実施形態の３ラインＣＣＤと画像信号処理基板のみを示すブロック図である。
【図１６】この発明による画像形成装置の一実施形態を示すブロック図である。
【図１７】従来の一般的な画像読取装置（この発明の実施形態にも略共通する）の構造を示す模式的な断面図である。
【図１８】図１７における信号処理部１０の構成例を示すブロック図である。
【図１９】図１８におけるクランプ回路１７の一例を示す回路図である。
【図２０】図１８に示した信号処理部１０によるライン同期信号ＬＳＹＮＣとＣＣＤ出力とクランプパルスとの関係を示すタイミングチャートである。
【図２１】図１８に示したクランプ回路によって電源ＯＮ後のオフセット電位が目標オフセットレべルに安定するまでの変化を示す線図である。
【符号の説明】
【０１２０】
１：スキャナ本体    ２：コンタクトガラス    ３：キセノンランプ（光源）
４：第１キャリッジ    ５：第２キャリッジ    ６：レンズユニット
７：センサボード    ８：ＣＣＤリニアイメージセンサ（ＣＣＤ）
９：信号ケーブル    １０：信号処理部    １１：原稿    １２：白基準板
１３：圧板    １４：ヒンジ部    １５：圧板開閉センサ
３０，６０，１００：画像信号処理基板    ３１：第１のインタフェース回路
３２，１３２：発振器    ３３，６３，１６３：タイミング信号発生回路
３４，１３４，１３５：ＣＰＵ制御線
４０，６１，１１０：画像読取信号処理ＩＣ
【０１２１】
４２，６２，６２Ｒ，６２Ｇ，６２Ｂ：クランプ回路（ＣＬＭＰ）
４３、４３Ｒ，４３Ｇ，４３Ｂ：サンプルホールド回路（ＳＨ）
４４，４４Ｒ，４４Ｇ，４４Ｂ：増幅回路（ＶＧＡ）
４５，４５Ｒ，４５Ｇ，４５Ｂ：アナログマルチプレクス回路（ＡＭＰＸ）
４６，４６Ｒ，４６Ｇ，４６Ｇ：Ａ／Ｄ変換回路（ＡＤＣ）
４７，６７，６７Ｒ，６７Ｇ，６７Ｂ：黒オフセット補正回路
４８，４８Ｒ，４８Ｇ，４８Ｂ：黒オフセットレベル検出部
４９，６９，１０９：タイミングジェネレータ及びインタフエース（ＴＧ＆ＩＦ）回路
【０１２２】
５０，５０Ａ：デジタル画像処理基板    ５１：第２のインタフェース回路
５２：デジタル画像処理部    ５３，５４：マイクロコンピュータ（ＣＰＵ）
６９Ａ：クランプ期間変更手段    ６９Ｂ：黒オフセット目標値シフト手段
７０：画像形成装置    ７５：画像読取部    ７６：画像形成部
８０：３ラインＣＣＤカラーリニアイメージセンサ（３ラインＣＣＤ）
Ｃ：コンデンサ
【図１】
2008236247.tif 000003
【図２】
2008236247.tif 000004
【図３】
2008236247.tif 000005
【図４】
2008236247.tif 000006
【図５】
2008236247.tif 000007
【図６】
2008236247.tif 000008
【図７】
2008236247.tif 000009
【図８】
2008236247.tif 000010
【図９】
2008236247.tif 000011
【図１０】
2008236247.tif 000012
【図１１】
2008236247.tif 000013
【図１２】
2008236247.tif 000014
【図１３】
2008236247.tif 000015
【図１４】
2008236247.tif 000016
【図１５】
2008236247.tif 000017
【図１６】
2008236247.tif 000018
【図１７】
2008236247.tif 000019
【図１８】
2008236247.tif 000020
【図１９】
2008236247.tif 000021
【図２０】
2008236247.tif 000022
【図２１】
2008236247.tif 000023