(57)【要約】【課題】無瞬断切替装置の機能を容易に検証できる伝送システムを提供する。【解決手段】互いに異なる伝送路１９２、１９４を経由して送信側の伝送装置１１０から受信側の伝送装置１２０に複数の伝送フレームを送信する伝送システム１００が提供される。本伝送システムは、受信側の伝送装置に設けられ、受信した複数の伝送フレーム間の位相差を吸収して無瞬断で伝送路の切替を行う無瞬断切替部１３０と、送信側の伝送装置の出力段または受信側の伝送装置の入力段に設けられ、複数の伝送フレームの各々を無瞬断切替部に導く経路の少なくともいずれかにおいて、伝送フレームの伝送に遅延を挿入する遅延挿入部１５０と、を備える。【選択図】図１
2008236502.tif 000002
【特許請求の範囲】
【請求項１】
互いに異なる伝送路を経由して送信側の伝送装置から受信側の伝送装置に複数の伝送フレームを送信する伝送システムにおいて、
前記受信側の伝送装置に設けられ、受信した前記複数の伝送フレーム間の位相差を吸収して無瞬断で伝送路の切替を行う無瞬断切替部と、
前記送信側の伝送装置の出力段または前記受信側の伝送装置の入力段に設けられ、前記複数の伝送フレームの各々を前記無瞬断切替部に導く経路の少なくともいずれかにおいて、前記伝送フレームの伝送に遅延を挿入する遅延挿入部と、
を備えることを特徴とする、伝送システム。
【請求項２】
前記遅延挿入部に対して、遅延を挿入する伝送路および挿入する遅延量を設定可能であることを特徴とする、請求項１に記載の伝送システム。
【請求項３】
前記遅延挿入部に対して、遅延挿入の有無を設定可能であることを特徴とする、請求項１または２に記載の伝送システム。
【請求項４】
前記遅延挿入部は、伝送フレームを一時的に格納する遅延メモリ部と、前記遅延メモリ部に対して伝送フレームの書込または読出を制御する遅延メモリ制御部と、前記遅延メモリ制御部の制御情報を設定するための遅延情報設定部と、を備えることを特徴とする、請求項１〜３のいずれかに記載の伝送システム。
【請求項５】
前記遅延メモリ制御部は、前記遅延メモリ部に伝送フレームの書込を開始させると同時に計数を開始し、計数値が所定の遅延量に達すると、前記遅延メモリ部に前記伝送フレームの読出を開始させることを特徴とする、請求項４に記載の伝送システム。
【請求項６】
前記送信側の伝送装置の出力段には、伝送フレームを前記互いに異なる伝送路の各々に導く分岐経路と前記分岐経路からさらに分岐した別途の経路とが設けられ、前記別途の経路には前記遅延挿入部が接続されており、前記分岐経路には、前記分岐経路の各経路を経由した伝送フレームおよび前記遅延メモリ部を経由した伝送フレームが入力され、かつ、前記制御情報に基づいて前記２つの伝送フレームのいずれかを選択する選択部が各々に設けられることを特徴とする、請求項４または５に記載の伝送システム。
【請求項７】
前記受信側の伝送装置の入力段には、前記互いに異なる伝送路の各々から伝送フレームを導く経路に前記遅延挿入部が各々に接続されており、前記経路の各々に前記遅延メモリ部が設けられることを特徴とする、請求項４または５に記載の伝送システム。
【請求項８】
互いに異なる伝送路を経由して複数の伝送フレームを受信し、かつ、受信した前記複数の伝送フレーム間の位相差を吸収して無瞬断で伝送路の切替を行うための無瞬断切替部を有する受信側の伝送装置に、前記複数の伝送フレームを送信するための送信側の伝送装置において、
前記送信側の伝送装置の出力段には、
入力される伝送フレームを分岐させて前記互いに異なる伝送路の各々に導く分岐経路と、
前記分岐経路に入力される前記伝送フレームをさらに分岐させる別途の経路と、
前記別途の経路に分岐された前記伝送フレームの伝送に遅延を挿入する遅延挿入部と、
前記分岐経路の各々に設けられ、前記分岐経路を経由した伝送フレームおよび前記遅延挿入部を経由した伝送フレームが入力され、前記２つの伝送フレームのいずれかを選択する選択部と、
を備えることを特徴とする、伝送装置。
【請求項９】
互いに異なる伝送路を経由して複数の伝送フレームを送信する送信側の伝送装置から前記複数の伝送フレームを受信するための受信側の伝送装置において、
受信した前記複数の伝送フレーム間の位相差を吸収して無瞬断で伝送路の切替を行う無瞬断切替部と、
前記互いに異なる伝送路の各々から前記無瞬断切替部に伝送フレームを導く経路と、
前記経路の各々に設けられ、前記経路の少なくともいずれかにおいて、前記伝送フレームの伝送に遅延を挿入する遅延挿入部と、
を備えることを特徴とする、伝送装置。
【請求項１０】
互いに異なる伝送路を経由して送信側の伝送装置から受信側の伝送装置に複数の伝送フレームを送信し、受信した前記複数の伝送フレーム間の位相差を吸収して無瞬断で伝送路の切替を行う伝送システムの機能検証方法において、
前記送信側の伝送装置の出力段または前記受信側の伝送装置の入力段に設けられた遅延挿入部を用いて、前記複数の伝送フレームの各々を無瞬断切替部に導く経路の少なくともいずれかにおいて、前記伝送フレームの伝送に遅延を挿入する遅延挿入ステップと、
前記無瞬断切替部に入力される前記複数の伝送フレームの位相差と、前記無瞬断切替部から出力された伝送フレームの位相差とを比較する比較ステップと、
を含むことを特徴とする、伝送システムの機能検証方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、伝送システム、伝送装置および伝送システムの機能検証方法に係り、特に、互いに異なる伝送路を経由して送信側の伝送装置から受信側の伝送装置に複数の伝送フレームを送信し、受信した複数の伝送フレーム間の位相差を吸収して無瞬断で伝送路の切替を行う伝送システム、伝送装置および伝送システムの機能検証方法に関する。
【背景技術】
【０００２】
例えば多重系の伝送システム等では、互いに異なる伝送路を経由して入力された伝送フレームを一方の伝送路から他方の伝送路に無瞬断で切替る無瞬断切替装置が適用される場合がある。例えば下記特許文献１は、この種の装置の一例として、互いに異なる経路長を有する伝送路を介して接続された送信部および受信部で構成される装置を開示している。
【０００３】
同装置の送信部では、マルチフレーム生成部で生成された位相情報が主信号に付加されて伝送フレームが生成され、生成された伝送フレームが異なる伝送路に同位相で分岐出力される。受信部では、互いに異なる伝送路を経由した各伝送フレームに対して、位相情報の正常性がマルチフレーム同期検出部で確認され、各伝送フレームの位相情報に基づいて伝送路間の位相差（遅延量）が位相差情報として算出される。そして、位相差情報に基づいて各伝送路に対応する位相差吸収メモリが制御され、各位相差吸収メモリから読出される伝送フレームの位相が一致されることで、切替部における無瞬断切替が実現される。
【０００４】
【特許文献１】特開平５−１８３４６９号公報
【０００５】
このような無瞬断切替装置の機能検証に際しては、各伝送路上を伝送される伝送フレーム間で検証のための位相差を発生させる必要がある。位相差を発生させる従来の方法としては、各伝送路を構成する伝送ケーブルの長さを調整して伝送経路長を物理的に異ならせる方法や、伝送路上に伝送装置を多段に接続し、伝送装置内の信号処理に伴う遅延を利用して位相を異ならせる方法がある。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
一方、無瞬断切替装置で吸収できる位相差は、位相差吸収メモリの容量に応じて決定される。通常、伝送路が光ファイバケーブルで構成される場合には、伝送路２５ｋｍ毎に約１フレーム（１２５μｓ）の伝送遅延が生ずる。このため、位相差吸収メモリが３０フレーム分の容量を有するとすれば、伝送ケーブルの長さを調整して３０フレームに相当する位相差を発生させる場合には、７５０ｋｍもの光ファイバケーブルを用意する必要がある。また、伝送装置内の信号処理に伴う遅延を利用して位相差を発生させる場合には、仮に伝送装置当り１フレームの遅延が生ずるとすれば、３０段もの伝送装置を用意する必要がある。
【０００７】
以上のように、無瞬断切替装置の機能検証に際しては、長距離の伝送ケーブルや多数の伝送装置を用意する必要が生ずる。また、通常、様々な位相条件を用いて検証を行うので、検証条件に応じて、伝送ケーブルや伝送装置の接続を変更する等の作業が必要となる。このため、検証作業は、煩雑となるのみならず、時間的・経済的な損失も大きい。
【０００８】
本発明は上記問題点に鑑みてなされたものであり、その目的は、無瞬断切替装置の機能を容易に検証できる、新規かつ改良された伝送システム、伝送装置および伝送システムの機能検証方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明の第１の観点によれば、互いに異なる伝送路を経由して送信側の伝送装置から受信側の伝送装置に複数の伝送フレームを送信する伝送システムが提供される。本伝送システムは、受信側の伝送装置に設けられ、受信した複数の伝送フレーム間の位相差を吸収して無瞬断で伝送路の切替を行う無瞬断切替部と、送信側の伝送装置の出力段または受信側の伝送装置の入力段に設けられ、複数の伝送フレームの各々を無瞬断切替部に導く経路の少なくともいずれかにおいて、伝送フレームの伝送に遅延を挿入する遅延挿入部と、を備える。
【００１０】
かかる構成によれば、送信側の伝送装置の出力段または受信側の伝送装置の入力段に遅延挿入部が設けられ、複数の伝送フレームの各々を無瞬断切替部に導く経路の少なくともいずれかにおいて、伝送フレームの伝送に遅延が挿入されるので、無瞬断切替部に入力される複数の伝送フレーム間で位相差が発生する。これにより、無瞬断切替部の機能検証に際して、長距離の伝送ケーブルや多数の伝送装置を用意しなくても、位相差を伴う複数の伝送フレームを無瞬断切替部に入力することができるので、機能検証を容易に行うことができる。
【００１１】
また、上記遅延挿入部に対して、遅延を挿入する伝送路および挿入する遅延量を設定可能であるようにしてもよい。かかる構成によれば、遅延を挿入する伝送路および挿入する遅延量が設定可能となるので、任意の伝送路に任意量の遅延が挿入される。
【００１２】
また、上記遅延挿入部に対して、遅延挿入の有無を設定可能であるようにしてもよい。かかる構成によれば、遅延挿入の有無が設定可能となるので、伝送システムの動作が通常モードと機能検証モードとの間で容易に切替られる。
【００１３】
また、上記遅延挿入部は、伝送フレームを一時的に格納する遅延メモリ部と、遅延メモリ部に対して伝送フレームの書込または読出を制御する遅延メモリ制御部と、遅延メモリ制御部の制御情報を設定するための遅延情報設定部と、を備えるようにしてもよい。かかる構成によれば、遅延メモリ部に対する伝送フレームの書込または読出が制御情報に基づいて制御されるので、複数の伝送フレーム間で発生する位相差が制御される。
【００１４】
また、上記遅延メモリ制御部は、遅延メモリ部に伝送フレームの書込を開始させると同時に計数を開始し、計数値が所定の遅延量に達すると、遅延メモリ部に伝送フレームの読出を開始させるようにしてもよい。かかる構成によれば、計数値が所定の遅延量に達するまで、伝送フレームが書込まれ、所定の遅延量に達すると、書込まれた伝送フレームが読出されるので、複数の伝送フレームの各々を無瞬断切替部に導く経路の少なくともいずれかにおいて、伝送フレームの伝送に遅延が挿入される。
【００１５】
また、上記送信側の伝送装置の出力段には、伝送フレームを互いに異なる伝送路の各々に導く分岐経路と分岐経路からさらに分岐した別途の経路とが設けられ、別途の経路には遅延挿入部が接続されており、分岐経路には、分岐経路の各経路を経由した伝送フレームおよび遅延メモリ部を経由した伝送フレームが入力され、かつ、制御情報に基づいて２つの伝送フレームのいずれかを選択する選択部が各々に設けられるようにしてもよい。かかる構成によれば、各経路を経由した伝送フレームと遅延メモリ部で遅延された伝送フレームとが各経路に対応する選択部に入力され、２つの伝送フレームのいずれかが選択されるので、送信側の伝送装置の出力段において、任意の伝送路上を伝送される伝送フレームの伝送が制御情報に基づいて遅延される。
【００１６】
また、上記受信側の伝送装置の入力段には、互いに異なる伝送路の各々から伝送フレームを導く経路に遅延挿入部が各々に接続されており、経路の各々に遅延メモリ部が設けられるようにしてもよい。かかる構成によれば、各経路上に遅延メモリ部が設けられるので、受信側の伝送装置の入力段において、各伝送路上を伝送される伝送フレームの伝送が制御情報に基づいて遅延される。
【００１７】
上記課題を解決するために、本発明の第２の観点によれば、互いに異なる伝送路を経由して複数の伝送フレームを受信し、かつ、受信した複数の伝送フレーム間の位相差を吸収して無瞬断で伝送路の切替を行うための無瞬断切替部を有する受信側の伝送装置に、複数の伝送フレームを送信するための送信側の伝送装置が提供される。本伝送装置の出力段には、入力される伝送フレームを分岐させて互いに異なる伝送路の各々に導く分岐経路と、分岐経路に入力される伝送フレームをさらに分岐させる別途の経路と、別途の経路に分岐された伝送フレームの伝送に遅延を挿入する遅延挿入部と、分岐経路の各々に設けられ、分岐経路を経由した伝送フレームおよび遅延挿入部を経由した伝送フレームが入力され、２つの伝送フレームのいずれかを選択する選択部と、を備える。
【００１８】
かかる構成によれば、送信側の伝送装置の出力段に遅延挿入部が設けられるので、送信側の伝送装置の出力段において、複数の伝送フレームの各々を無瞬断切替部に導く経路の少なくともいずれかにおいて、伝送フレームの伝送に遅延が挿入される。
【００１９】
上記課題を解決するために、本発明の第３の観点によれば、互いに異なる伝送路を経由して複数の伝送フレームを送信する送信側の伝送装置から複数の伝送フレームを受信するための受信側の伝送装置が提供される。本伝送装置は、受信した複数の伝送フレーム間の位相差を吸収して無瞬断で伝送路の切替を行う無瞬断切替部と、互いに異なる伝送路の各々から無瞬断切替部に伝送フレームを導く経路と、経路の各々に設けられ、経路の少なくともいずれかにおいて、伝送フレームの伝送に遅延を挿入する遅延挿入部と、を備える。
【００２０】
かかる構成によれば、受信側の伝送装置の入力段に遅延挿入部が設けられるので、複数の伝送フレームの各々を無瞬断切替部に導く経路の少なくともいずれかにおいて、伝送フレームの伝送に遅延が挿入される。
【００２１】
上記課題を解決するために、本発明の第４の観点によれば、互いに異なる伝送路を経由して送信側の伝送装置から受信側の伝送装置に複数の伝送フレームを送信し、受信した複数の伝送フレーム間の位相差を吸収して無瞬断で伝送路の切替を行う伝送システムの機能検証方法が提供される。本機能検証方法は、送信側の伝送装置の出力段または受信側の伝送装置の入力段に設けられた遅延挿入部を用いて、複数の伝送フレームの各々を無瞬断切替部に導く経路の少なくともいずれかにおいて、伝送フレームの伝送に遅延を挿入する遅延挿入ステップと、無瞬断切替部に入力される複数の伝送フレームの位相差と、無瞬断切替部から出力された伝送フレームの位相差とを比較する比較ステップと、を含む。
【００２２】
かかる方法によれば、遅延挿入部を用いることで、無瞬断切替部に入力される複数の伝送フレーム間に位相差が発生される。そして、無瞬断切替部に入力される複数の伝送フレームの位相差と無瞬断切替部から出力された伝送フレームの位相差とが比較される。これにより、無瞬断切替部の機能検証に際して、長距離の伝送ケーブルや多数の伝送装置を用意しなくても、機能検証を容易に行うことができる。
【発明の効果】
【００２３】
以上説明したように、本発明によれば、無瞬断切替装置の機能を容易に検証できる伝送システム、伝送装置および伝送システムの機能検証方法を提供することができる。
【発明を実施するための最良の形態】
【００２４】
以下に、添付した図面を参照しながら、本発明の好適な実施形態について詳細に説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００２５】
（第１の実施形態の構成）
まず、本発明の第１の実施形態について説明する。図１は、本発明の第１の実施形態に係る伝送システムの機能構成を示すブロック図である。
【００２６】
図１に示すように、本実施形態に係る伝送システム１００は、送信側の伝送装置１１０から送信された伝送フレームを異なる伝送路ＡおよびＢ１９２、１９４を経由して受信側の伝送装置１２０で受信するように構成されている。送信側の伝送装置１１０は、マルチフレーム生成部１１２および遅延挿入部１５０を備え、受信側の伝送装置１２０は、マルチフレーム同期検出部１３２、１３４、位相差吸収メモリ１４２、１４４、位相差吸収メモリ制御部１４６および切替部１４８で構成される無瞬断切替部１３０を備えている。
【００２７】
送信側の伝送装置１１０では、マルチフレーム位相情報がマルチフレーム生成部１１２により生成され、主信号中のパスオーバーヘッド（ＰＯＨ）に付加されて伝送フレームが生成される。そして、生成された伝送フレームは、出力段（不図示）を介して伝送路ＡおよびＢ１９２、１９４に同位相で分岐出力される。
【００２８】
受信側の伝送装置１２０では、伝送路ＡおよびＢ１９２、１９４を経由した伝送フレームが入力段（不図示）を介して入力され、受信した主信号中のＰＯＨからマルチフレーム同期検出部１３２、１３４によりマルチフレーム位相情報が検出されて同期が確立され、受信した伝送フレームが位相差吸収メモリ１４２、１４４に入力される。位相差吸収メモリ制御部１４６は、検出されたマルチフレーム位相情報から伝送路ＡおよびＢ１９２、１９４間の位相差を位相差情報として算出し、位相差情報に基づいて位相差吸収メモリ１４２、１４４に対して伝送フレームの書込および読出を制御する。
【００２９】
位相差吸収メモリ制御部１４６は、位相差吸収メモリ１４２、１４４からの伝送フレームの読出に際して、２つの伝送フレームの読出位相が同一となるように位相差吸収メモリ１４２、１４４を制御する。位相差吸収メモリ制御部１４６は、例えば、切替先の伝送フレームの位相が進んでいる場合には切替元の伝送フレームの書込位相を早めたり、切替先の伝送フレームの位相が遅れている場合には切替元の伝送フレームの書込位相を遅らせたりする。また、位相差吸収メモリ制御部１４６は、伝送フレームの書込位相を一緒にして、位相が遅れている方に合せて伝送フレームの読出位相を遅らせたりする。これにより、伝送路ＡおよびＢ１９２、１９４が互いに異なる経路長を有するために伝送フレーム間に位相差を伴う場合でも、伝送路ＡおよびＢ１９２、１９４を経由した伝送フレームが同一位相で切替部１４８に出力される。よって、切替部１４８で外部制御により伝送路が切替られた場合でも、伝送フレームの不連続や重複が生ずることなく伝送路が無瞬断で切替えられる。
【００３０】
このような無瞬断切替部１３０の機能検証に際しては、実際の使用状況を想定して、無瞬断切替部１３０に入力される２つの伝送フレーム間に様々な位相差を発生させ、発生した位相差が無瞬断切替部１３０により適切に吸収されていることを確認する必要がある。このために、従来の機能検証に際しては、前述したように、各伝送路を構成する伝送ケーブルの長さを調整したり、伝送装置内の信号処理に伴う遅延を利用したりすることで、伝送フレーム間に位相差を発生させていたが、検証作業の煩雑化や時間的・経済的な損失という問題が生じていた。
【００３１】
一方、本実施形態に係る伝送システム１００では、従来の伝送システムを構成する送信側の伝送装置１１０に遅延挿入部１５０を設けることで、無瞬断切替部１３０の機能検証を効率化することができる。以下では、本実施形態の特徴である遅延挿入部１５０について説明する。
【００３２】
まず、本実施形態に係る遅延挿入部１５０の機能構成について説明する。遅延挿入部１５０は、図１に示すように、送信側の伝送装置１１０の出力段（不図示）に設けられ、遅延メモリ１５２、遅延メモリ制御部１５４、遅延設定レジスタ１５６および選択部ＡおよびＢ１６２、１６４で構成される。
【００３３】
遅延挿入部１５０では、マルチフレーム生成部１１２と伝送路ＡおよびＢ１９２、１９４との間に３つに分岐する経路が設けられる。マルチフレーム生成部１１２からの伝送フレームを伝送路ＡおよびＢ１９２、１９４に各々に出力する第１および第２の経路上には各々に選択部ＡおよびＢ１６２、１６４が設けられる。第３の経路上には遅延メモリ制御部１５４に接続された遅延メモリ１５２が設けられ、第３の経路は、遅延メモリ１５２を介して、第１および第２の経路上に設けられる選択部ＡおよびＢ１６２、１６４の各々に接続される。また、遅延メモリ制御部１５４および選択部ＡおよびＢ１６２、１６４には、遅延設定レジスタ１５６が各々に接続される。
【００３４】
遅延メモリ１５２は、例えばバッファメモリやエラスティックメモリ等の記憶素子で構成されており、マルチフレーム生成部１１２を介して伝送フレームを入力され、入力された伝送フレームを遅延メモリ制御部１５４の制御に基づいて一時的に格納する。
【００３５】
遅延メモリ制御部１５４は、例えばマイクロコントローラ等の制御素子や制御回路で構成されており、遅延メモリ１５２に入力された伝送フレームを遅延メモリ１５２に書込むための制御および遅延メモリ１５２から読出すための制御を行う。遅延メモリ制御部１５４にはタイマー等で構成される計数部（不図示）が設けられており、伝送フレームの書込制御と同時に計数を開始し、計数値が後述する遅延設定レジスタ１５６に設定されている遅延量情報の設定値に達すると、伝送フレームの読出制御を行う。
【００３６】
遅延設定レジスタ（遅延情報設定部）１５６は、例えば汎用レジスタ等の記憶素子で構成されており、遅延挿入部１５０の動作を規定する遅延設定情報を保持する。遅延設定情報は、例えば、遅延を挿入する伝送路を示す遅延経路情報、挿入する遅延量を示す遅延量情報および遅延挿入の有無を示す遅延挿入情報を含む。なお、遅延挿入情報の代わりに、遅延量情報を用いて、遅延量情報の設定値が例えば「０」以下に設定されている場合には、遅延挿入が無効である旨を判定するようにしてもよい。
【００３７】
選択部ＡおよびＢ１６２、１６４は、例えばセレクタ等の制御素子や制御回路で構成されており、入力される２つの伝送フレームのいずれか一方を選択し、対応する伝送路に出力する。選択部ＡおよびＢ１６２、１６４には、マルチフレーム生成部１１２からの伝送フレームと遅延メモリ１５２を経由した伝送フレームとが入力され、遅延設定レジスタ１５６に保持された遅延経路情報に基づいて、２つの伝送フレームのいずれか一方が選択されて対応する伝送路１９２、１９４に出力される。
【００３８】
（第１の実施形態の動作）
次に、本実施形態に係る伝送システム１００において、無瞬断切替部１３０の機能を検証する方法について説明する。図２は、無瞬断切替部の機能検証方法を遅延挿入部の動作に着目して示すフロー図であり、図３は、互いに異なる伝送路を経由した伝送フレーム間の位相差の変化を模式的に示す説明図である。なお、図３の下部には、伝送システム１００のブロック図中で破線で示される経路（伝送路）における伝送フレームの位相が、ブロック図中の経路（伝送路）の表示に対応するように示されている。例えば、伝送路ＡおよびＢ１９２、１９４における伝送フレームの位相についてみれば、伝送路Ａ１９２における伝送フレームが伝送路Ｂ１９４における伝送フレームより４フレーム分遅れて伝送されていることになる。
【００３９】
無瞬断切替部１３０の機能検証に際しては、まず、送信側の伝送装置１１０と受信側の伝送装置１２０とが異なる伝送路ＡおよびＢ１９２、１９４を介して接続される。以下では、説明の便宜上、伝送路ＡおよびＢ１９２、１９４が同一の経路長を有する場合について説明するが、所定の経路長差を有するようにしてもよい。例えば、同一の長さの伝送ケーブルを用意することができず、伝送路ＡおよびＢ１９２、１９４が必然的に経路長差を有する場合でも、遅延量情報を適切に設定することで、伝送フレーム間で所望の位相差を発生させることができる。
【００４０】
伝送システム１００の接続に前後して、遅延設定レジスタ１５６に保持されている遅延設定情報が設定される（Ｓ１０２）。遅延設定情報の設定に際しては、送信側の伝送装置１１０の内部または外部に設けられた操作部（不図示）等を介して、所定のレジスタの内容を書換えることで、検証条件に対応する所望の遅延設定情報が設定される。
【００４１】
遅延設定情報は、検証条件に応じて様々に設定されるが、以下では、伝送路Ａ１９２側に０．５ｍｓの遅延を挿入する場合（ケース１）および遅延を挿入しない場合（ケース２）について例示的に説明する。
【００４２】
＜ケース１の動作＞
ケース１の場合には、遅延設定情報として、遅延経路情報「伝送路Ａ」、遅延量情報「０．５ｍｓ」、遅延挿入情報「有効」が設定されることで、遅延挿入が実施される。
【００４３】
遅延メモリ制御部１５４は、遅延設定レジスタ１５６が保持する遅延挿入情報を読出して判定する（Ｓ１０４）。本ケースの場合、遅延挿入情報が「有効」に設定されているので、遅延メモリ制御部１５４は、以下の処理を行う。
【００４４】
遅延挿入情報が「有効」であることを確認すると、遅延メモリ制御部１５４は、書込パルスを介して遅延メモリ１５２に伝送フレームの書込制御を行うとともに、遅延設定レジスタが保持する遅延量情報を読出して計数部による計数を開始する（Ｓ１１２、Ｓ１１４）。遅延メモリ１５２は、書込制御が行われると、マルチフレーム生成部１１２から入力される伝送フレームの書込（格納）を開始する。
【００４５】
計数部による計数を開始すると、遅延メモリ制御部１５４は、計数部の計数値と遅延量情報の設定値とを比較し、計数値が遅延量情報の設定値に達すると、計数を終了し計数値を初期化するとともに、読出パルスを介して遅延メモリ１５２に伝送フレームの読出制御を行う（Ｓ１１６〜Ｓ１２０）。遅延メモリ１５２は、読出制御が行われると、書込まれた伝送フレームを書込み順で選択部ＡおよびＢ１６２、１６４に各々に出力する。本ケースの場合、遅延量情報の設定値が「０．５ｍｓ（５００μｓ）」であるので、１伝送フレームが１２５μｓとすれば、４フレーム分の伝送フレームが遅延メモリ１５２に書込まれた後に、再び読出されることになる。
【００４６】
ここで、選択部ＡおよびＢ１６２、１６４には、マルチフレーム生成部１１２からの伝送フレームと遅延メモリ１５２を経由して遅延された伝送フレームとが入力されることになる。選択部ＡおよびＢ１６２、１６４は、遅延設定レジスタ１５６が保持する遅延挿入情報および遅延経路情報を読出して判定する（Ｓ１０６）。
【００４７】
ここで、遅延挿入情報が「有効」、遅延経路情報が「伝送路Ａ」に設定されているので、選択部Ａ１６２は、遅延挿入情報が「有効」、遅延経路情報が「伝送路Ａ」であることを確認し、遅延メモリ１５２を経由して遅延された伝送フレームを選択し、伝送路Ａ１９２に出力する（Ｓ１３２）。一方、選択部Ｂ１６４は、遅延挿入情報が「有効」、遅延経路情報が「伝送路Ａ」であることを確認し、マルチフレーム生成部１１２からの伝送フレームを選択し、伝送路Ｂ１９４に出力する（Ｓ１３４）。
【００４８】
よって、図３に示すように、伝送路Ａ１９２には遅延メモリ１５２を経由して遅延された伝送フレームが出力されることで、所定の遅延量（本ケースでは４フレーム）の遅延が挿入され、伝送路Ｂ１９４にはマルチフレーム生成部１１２からの伝送フレームが出力される。これにより、伝送路ＡおよびＢ１９２、１９４を経由した伝送フレーム間に４フレーム分（０．５ｍｓの遅延量）の位相差が発生する。
【００４９】
そして、受信側の伝送装置１２０では、伝送路ＡおよびＢ１９２、１９４を経由した伝送フレームが入力段（不図示）を介して入力され、マルチフレーム位相情報が検出され、受信した伝送フレームが位相差吸収メモリ１４２、１４４に入力される。位相差吸収メモリ制御部１４６は、マルチフレーム位相情報から伝送路Ａ、Ｂ１９２、１９４間の位相差（図３に示すように、本ケースでは４フレーム分の位相差に相当する。）を位相差情報として算出し、位相差情報に基づいて位相差吸収メモリ１４２に対して伝送フレームの書込および読出を制御する。位相差吸収メモリ制御部１４６は、位相差吸収メモリ１４２からの伝送フレームの読出に際して、２つの伝送フレームの読出位相が同一となるように位相差吸収メモリ１４２を制御する。
【００５０】
これにより、無瞬断切替部１３０が正常に機能している場合には、伝送路ＡおよびＢ１９２、１９４を経由した２つの伝送フレーム間の位相差が適切に吸収され、図３に示すように、伝送路ＡおよびＢ１９２、１９４を経由した伝送フレームが同一の位相で切替部１４８に出力される。よって、切替部１４８から出力される伝送フレームの位相を確認することで、無瞬断切替部１３０の機能が検証される。
【００５１】
また、異なる検証条件を用いて検証を行う場合には、遅延設定レジスタ１５６の所定のレジスタの内容を書換えることで、検証条件に対応する所望の遅延設定情報を設定した上で、前述と同様の手順で検証が行われる。
【００５２】
＜ケース２の動作＞
ケース２の場合には、遅延設定情報として、遅延挿入情報「無効」が設定されるので、遅延挿入が実施されない。なお、遅延経路情報および遅延量情報の設定については特に問われない。以下では、ケース２の場合について説明するが、ケース１の場合と重複する説明は省略する。
【００５３】
遅延挿入情報の判定に際して、遅延挿入情報が「無効」であることを確認した場合には、遅延メモリ制御部１５４は、遅延メモリ１５２に対して書込制御および読出制御を行わない。
【００５４】
選択部ＡおよびＢ１６２、１６４には、マルチフレーム生成部１１２からの伝送フレームと遅延メモリ１５２を経由した伝送フレームとが入力されている。しかし、本ケースの場合には、遅延メモリ１５２に対して書込制御および読出制御を行わないので、選択部ＡおよびＢ１６２、１６４には同一位相の２つの伝送フレームが入力されることになる。選択部ＡおよびＢ１６２、１６４は、遅延設定レジスタ１５６が保持する遅延挿入情報および遅延経路情報を読出して判定する（Ｓ１０４）。ここで、遅延挿入情報が「無効」に設定されているので、選択部ＡおよびＢ１６２、１６４は、遅延挿入情報が「無効」であることを確認し、マルチフレーム生成部１１２からの伝送フレームを選択し、伝送路ＡおよびＢ１９２、１９４に各々に出力する（Ｓ１３６）。
【００５５】
そして、受信側の伝送装置１２０では、伝送路ＡおよびＢ１９２、１９４を経由した伝送フレームが入力段（不図示）を介して入力され、マルチフレーム位相情報が検出され、受信した伝送フレームが位相差吸収メモリ１４２、１４４に入力される。位相差吸収メモリ制御部１４６は、マルチフレーム位相情報から伝送路Ａ、Ｂ１９２、１９４間の位相差（本ケースでは位相差０）を位相差情報として算出するが、位相差が０であるので、位相差吸収メモリ１４２、１４４に対して伝送フレームの書込制御および読出制御を行わない。
【００５６】
これにより、無瞬断切替部１３０の機能検証を行わない場合には、遅延挿入情報を無効に設定することで、伝送システム１００が通常モードで動作することになる。
【００５７】
（第２の実施形態の構成）
次に、本発明の第２の実施形態について説明する。図４は、本発明の第２の実施形態に係る伝送システムの機能構成を示すブロック図である。なお、以下の説明では、第１の実施形態と重複する説明は省略する。
【００５８】
図４に示すように、本実施形態に係る伝送システム２００では、遅延挿入部２５０が送信側の伝送装置２１０ではなく受信側の伝送装置２２０に設けられる。遅延挿入部２５０は、図４に示すように、無瞬断切替部２３０の上流側である、受信側の伝送装置２２０の入力段（不図示）に設けられ、２つの遅延メモリＡおよびＢ２５２、２５４、遅延メモリ制御部２５６および遅延設定レジスタ２５８で構成される。
【００５９】
遅延挿入部２５０では、伝送路ＡおよびＢ２９２、２９４からの伝送フレームをマルチフレーム同期検出部２３２、２３４に出力する経路上に遅延メモリＡおよびＢ２５２、２５４が各々に設けられる。遅延メモリＡおよびＢ２５２、２５４は、遅延メモリ制御部２５６を介して遅延設定レジスタ２５８に接続される。
【００６０】
遅延メモリＡおよびＢ２５２、２５４は、伝送路ＡおよびＢ２９２、２９４を介して伝送フレームを入力され、入力された伝送フレームを遅延メモリ制御部２５６の制御に基づいて一時的に格納する。遅延メモリ制御部２５６は、遅延メモリＡおよびＢ２５２、２５４に入力された伝送フレームを遅延メモリＡおよびＢ２５２、２５４に書込むための制御および遅延メモリＡおよびＢ２５２、２５４から読出すための制御を行う。遅延設定レジスタ２５８は、遅延挿入部２５０の動作を規定する遅延設定情報を保持する。
【００６１】
（第２の実施形態の動作）
次に、本実施形態に係る伝送システム２００において、無瞬断切替部２３０の機能を検証する方法について説明する。図５は、無瞬断切替部の機能検証方法を遅延挿入部の動作に着目して示すフロー図であり、図６は、互いに異なる伝送路を経由した伝送フレーム間の位相差の変化を模式的に示す説明図である。なお、図６の下部には、図３と同様に、伝送システム２００のブロック図中で破線で示される経路（伝送路）における伝送フレームの位相が、ブロック図中の経路（伝送路）の表示に対応するように示されている。
【００６２】
無瞬断切替部２３０の機能検証に際しては、まず、遅延設定レジスタ２５８に保持されている遅延設定情報が設定される（Ｓ２０２）。遅延設定情報は、検証条件に応じて様々に設定されるが、以下では、伝送路Ａ２９２側に０．５ｍｓの遅延を挿入する場合（ケース）について例示的に説明する。
【００６３】
本ケースの場合には遅延設定情報として、遅延経路情報「伝送路Ａ」、遅延量情報「０．５ｍｓ」、遅延挿入情報「有効」が設定されるので、遅延挿入が実施される。
【００６４】
遅延メモリ制御部２５６は、遅延設定レジスタ２５８が保持する遅延挿入情報を読出して判定する（Ｓ２０４）。ここで、遅延挿入情報が「有効」に設定されているので、遅延メモリ制御部２５６は、以下の処理を行う。
【００６５】
遅延挿入情報が「有効」であることを確認すると、遅延メモリ制御部２５６は、遅延設定レジスタ２５８が保持する遅延経路情報および遅延量情報を読出して判定する（Ｓ２０６）。ここで、遅延経路情報が「伝送路Ａ」、遅延量情報が「０．５ｍｓ」に設定されているので、遅延メモリ制御部２５６は、以下の処理を行う。
【００６６】
遅延経路情報が「伝送路Ａ」であることを確認すると、遅延メモリ制御部２５６は、書込パルスを介して遅延メモリ２５２に伝送フレームの書込制御を行うとともに、計数部による計数を開始する（Ｓ２１２、Ｓ２１４）。遅延メモリＡ２５２は、書込制御が行われると、伝送路Ａ２９２を経由して入力される伝送フレームの書込（格納）を開始する。
【００６７】
計数部による計数を開始すると、遅延メモリ制御部２５６は、計数部の計数値と遅延量情報の設定値とを比較し、計数値が遅延量情報の設定値に達すると、計数を終了し計数値を初期化するとともに、読出パルスを介して遅延メモリＡ２５２に伝送フレームの読出制御を行う（Ｓ２１６）。遅延メモリＡおよびＢ２５２、２５４は、読出制御が行われると、書込まれた伝送フレームを書込み順でマルチフレーム同期検出部２３２および２３４に出力する。本ケースの場合、遅延量情報の設定値が「０．５ｍｓ（５００μｓ）」であるので、１伝送フレームが１２５μｓとすれば、４フレーム分の伝送フレームが遅延メモリＡ２５２に書込まれた後に、再び読出されることになる。
【００６８】
一方、遅延メモリ制御部２５６は、伝送路Ｂ２９４を経由した伝送フレームについては、遅延メモリＢ２５４に対する書込制御および読出制御を行わない。よって、伝送路Ａ２９２に接続されたマルチフレーム同期検出部２３２には遅延メモリＡ２４２を経由して遅延された伝送フレームが出力されることで、所定の遅延量（本ケースでは４フレーム）の遅延が挿入され、伝送路Ｂ２９４に接続されたマルチフレーム同期検出部２３４にはマルチフレーム生成部２１２からの伝送フレームが出力される。これにより、伝送路ＡおよびＢ２９２、２９４を経由した伝送フレーム間に４フレーム分（０．５ｍｓの遅延量）の位相差が発生する。
【００６９】
本実施形態の伝送システム２００では、図６に示すように、マルチフレーム生成部２１２から伝送路ＡおよびＢ２９２、２９４に同位相の伝送フレームが出力される。そして、受信側の伝送装置２２０では、伝送路ＡおよびＢ２９２、２９４を経由した伝送フレームが遅延挿入部２５０を介して入力され、マルチフレーム位相情報が検出され、受信した伝送フレームが位相差吸収メモリ２４２、２４４に入力される。位相差吸収メモリ制御部２４６は、マルチフレーム位相情報から伝送路ＡおよびＢ２９２、２９４間の位相差（図６に示すように、本ケースでは４フレーム分の位相差に相当する。）を位相差情報として算出し、位相差情報に基づいて位相差吸収メモリ２４２に対して伝送フレームの書込および読出を制御する。位相差吸収メモリ制御部２４６は、位相差吸収メモリ２４２からの伝送フレームの読出に際して、２つの伝送フレームの読出位相が同一となるように位相差吸収メモリ２４２を制御する。
【００７０】
これにより、無瞬断切替部２３０が正常に機能している場合には、遅延挿入部２５０を経由した２つの伝送フレーム間の位相差が適切に吸収され、図６に示すように、遅延挿入部２５０を経由した伝送フレームが同一の位相で切替部２４８に出力される。よって、切替部２４８から出力される伝送フレームの位相を確認することで、無瞬断切替部２３０の機能が検証される。
【００７１】
（第１および第２実施形態の作用効果）
以上説明したように、本発明の実施形態に係る伝送システム１００、２００によれば、送信側の伝送装置１１０、２１０の出力段または受信側の伝送装置１２０、２２０の入力段に遅延挿入部１５０、２５０が設けられ、複数の伝送フレームの各々を無瞬断切替部１３０、２３０に導く経路の少なくともいずれかにおいて、伝送フレームの伝送に遅延が挿入されるので、無瞬断切替部１３０、２３０に入力される複数の伝送フレーム間で位相差が発生する。これにより、無瞬断切替部１３０、２３０の機能検証に際して、長距離の伝送ケーブルや多数の伝送装置を用意しなくても、位相差を伴う複数の伝送フレームを無瞬断切替部１３０、２３０に入力することができるので、機能検証を容易に行うことができる。
【００７２】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されない。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【００７３】
例えば、前述の実施形態の説明では、互いに異なる伝送路が伝送路Ａ１９２、２９２および伝送路Ｂ１９４、２９４の２つの伝送路で構成される場合について説明した。しかし、本発明の適用は、かかる場合に限定されず、互いに異なる伝送路が３つ以上の伝送路で構成される場合にも及ぶものである。
【図面の簡単な説明】
【００７４】
【図１】本発明の第１の実施形態に係る伝送システムの機能構成を示すブロック図である。
【図２】無瞬断切替部の機能検証方法を遅延挿入部の動作手順に着目して示すフロー図である。
【図３】互いに異なる伝送路を経由して送出される伝送フレームの間の位相差の変化を模式的に示す説明図である。
【図４】本発明の第２の実施形態に係る伝送システムの機能構成を示すブロック図である。
【図５】無瞬断切替部の機能検証方法を遅延挿入部の動作手順に着目して示すフロー図である。
【図６】互いに異なる伝送路を経由して送出される伝送フレームの間の位相差の変化を模式的に示す説明図である。
【符号の説明】
【００７５】
１００、２００    伝送システム
１１０、２１０    送信側の伝送装置
１１２、２１２    マルチフレーム生成部
１２０、２２０    受信側の伝送装置
１３０、２３０    無瞬断切替部
１３２、１３４、２３２、２３４    マルチフレーム同期検出部
１４２、１４４、２４２、２４４    位相差吸収メモリ
１４６、２４６    位相差吸収メモリ制御部
１４８、２４８    切替部
１５０、２５０    遅延挿入部
１５２、２５２、２５４    遅延メモリ
１５４、２５６    遅延メモリ制御部
１５６、２５８    遅延設定レジスタ
１６２、１６４    選択部
１９２、１９４、２９２、２９４    伝送路
【図１】
2008236502.tif 000003
【図２】
2008236502.tif 000004
【図３】
2008236502.tif 000005
【図４】
2008236502.tif 000006
【図５】
2008236502.tif 000007
【図６】
2008236502.tif 000008