(57)【要約】【課題】データ出力タイミングの設計を簡略化出来る半導体装置を提供すること。【解決手段】  第１クロックＣＬＫに同期してデータを連続的に出力する半導体装置であって、外部から与えられる前記第１クロックＣＬＫから第２クロックＩＣＬＫを生成するクロック生成回路５０、５１と、前記第２クロックＩＣＬＫに同期して動作し、前記データが入力されるフリップフロップ回路５２と、前記フリップフロップ回路５２から出力される前記データを外部へ出力する出力バッファ回路５４と、バンドギャップリファレンス回路２２を含み、該バンドギャップリファレンス回路２２により制御される電圧ＶＢＧＲを発生し、該電圧ＶＢＧＲを前記クロック生成回路５０、５１、前記フリップフロップ回路５２及び前記出力バッファ回路５４へ電源電圧として供給する電源回路とを備える。【選択図】図６
2008048214.tif 000002
【特許請求の範囲】
【請求項１】
第１クロックに同期してデータを連続的に出力する半導体装置であって、
外部から与えられる前記第１クロックから第２クロックを生成するクロック生成回路と、
前記第２クロックに同期して動作し、前記データが入力されるフリップフロップ回路と、
前記フリップフロップ回路から出力される前記データを外部へ出力する出力バッファ回路と、
バンドギャップリファレンス回路を含み、該バンドギャップリファレンス回路により制御される電圧を発生し、該電圧を前記クロック生成回路、前記フリップフロップ回路及び前記出力バッファ回路へ電源電圧として供給する電源回路と
を具備することを特徴とする半導体装置。
【請求項２】
クロックに同期してデータを連続的に出力する半導体装置であって、
前記クロックを遅延させる遅延回路を含むクロック生成回路と、
前記遅延回路で遅延された前記クロックに同期して動作し、前記データが入力されるフリップフロップ回路と、
前記フリップフロップ回路から出力される前記データを外部へ出力する出力バッファ回路と
を具備し、前記遅延回路における遅延時間は、前記クロックの周波数に反比例して変化する
ことを特徴とする半導体装置。
【請求項３】
外部から入力される動作周波数情報をデコードして、前記クロックの周波数を把握するデコード回路を更に備え、
前記遅延回路は、前記クロックが入力され、且つ互いに前記遅延時間の異なる複数のクロック遅延部を備え、
前記デコード回路は、前記動作周波数情報に応じていずれかの前記クロック遅延部を動作状態とし、前記クロックの周波数の上昇と共に前記遅延時間の長い前記クロック遅延部を動作状態とする
ことを特徴とする請求項２記載の半導体装置。
【請求項４】
バンドギャップリファレンス回路を含み、該バンドギャップリファレンス回路により制御される電圧を発生し、該電圧を前記クロック生成回路、前記フリップフロップ回路及び前記出力バッファ回路へ電源電圧として供給する電源回路を更に備える
ことを特徴とする請求項２記載の半導体装置。
【請求項５】
前記バンドギャップリファレンス回路は、温度上昇と共に前記電圧が上昇する出力電圧特性を有し、該電圧によって、前記フリップフロップ回路及び前記出力バッファ回路におけるデータ出力速度の温度依存性及び外部電圧依存性を抑制する
ことを特徴とする請求項１または４記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置に関する。例えば、クロックに同期して連続的にデータを読み出す半導体記憶装置に関する。
【背景技術】
【０００２】
近年、不揮発性半導体メモリにおいても、外部から与えられるクロックに同期した、より高速なデータ読み出し（以下、バーストアクセス（burst access）と呼ぶ）が要求されている。また、不揮発性半導体メモリが動作するクロックの周波数も高くなる傾向にある。それにつれて必然的に、不揮発性半導体メモリのデータ出力速度も高速となる傾向にある。
【０００３】
ＣＰＵは、クロックのエッジのタイミングで、当該クロックの１つ前のクロックのエッジに同期して半導体メモリから出力されるデータを取り込む。この際、データは当該クロックのエッジよりも一定期間だけ前にＣＰＵに入力されていなければならない。このことを以下ではセットアップと呼び、セットアップすべき期間をセットアップタイムと呼ぶ。また、データは当該クロックのエッジから一定期間だけ、ＣＰＵに入力され続けなければならない。このことを以下ではホールドと呼び、ホールドすべき期間をホールドタイムと呼ぶ。従って、個々のデータ出力期間は、少なくともホールドタイム以上でなければならず、且つクロックの１周期の期間とセットアップタイムとの差分以下でなければならない（例えば特許文献１、２参照）。
【０００４】
しかしながら、上記のデータ出力期間の条件は動作周波数が高くなるにつれて厳しくなる。例えば動作周波数が１０８ＭＨｚの場合、２ｎｓ以上７ｎｓ以下であり、５ｎｓの許容範囲しかない。更に、半導体素子は電圧や温度によって特性が変化する。従って、電圧や温度を考慮しつつ、データ出力期間を規定の条件に適合させることは非常に困難となってきている。
【０００５】
また、上記のデータ出力期間の条件は動作周波数によって変動する。従って、高周波数で動作するＣＰＵに適合するように半導体メモリを設計すると、低周波数で動作するＣＰＵには適合しない場合がある。つまり、半導体メモリの汎用性が乏しくなるという問題があった。
【特許文献１】特開２００５−０７８５１０号公報
【特許文献２】特開２００２−１４９２５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
この発明は、データ出力タイミングの設計を簡略化出来る半導体装置を提供する。
【課題を解決するための手段】
【０００７】
この発明の一態様に係る半導体装置は、第１クロックに同期してデータを連続的に出力する半導体装置であって、外部から与えられる前記第１クロックから第２クロックを生成するクロック生成回路と、前記第２クロックに同期して動作し、前記データが入力されるフリップフロップ回路と、前記フリップフロップ回路から出力される前記データを外部へ出力する出力バッファ回路と、バンドギャップリファレンス回路を含み、該バンドギャップリファレンス回路により制御される電圧を発生し、該電圧を前記クロック生成回路、前記フリップフロップ回路及び前記出力バッファ回路へ電源電圧として供給する電源回路とを具備する。
【発明の効果】
【０００８】
本発明によれば、データ出力タイミングの設計を簡略化出来る半導体装置を提供出来る。
【発明を実施するための最良の形態】
【０００９】
以下、この発明の実施形態につき図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【００１０】
［第１の実施形態］  
この発明の第１の実施形態に係る半導体装置について説明する。図１は、本実施形態に係るシステムＬＳＩのブロック図である。
【００１１】
図示するようにシステムＬＳＩ１は、ＣＰＵ２及び半導体記憶装置（ＥＥＰＲＯＭ）３を備えている。ＣＰＵ１とＥＥＰＲＯＭ２とは、図示せぬデータバスによって互いにデータを授受可能に接続されている。
【００１２】
ＥＥＰＲＯＭ３は、例えばＮＯＲ型フラッシュメモリであり、ＣＰＵ２が動作するために必要なプログラムやデータ等を保持する。ＣＰＵ２は、ＥＥＰＲＯＭ３に保持されたデータ等を用いて各種の演算処理を行う。ＣＰＵ２及びＥＥＰＲＯＭ３には、外部からクロックＣＬＫが入力される。そしてＣＰＵ２はクロックＣＬＫに同期して動作し、ＥＥＰＲＯＭ３はクロックＣＬＫに同期してデータを出力する。
【００１３】
次に、ＥＥＰＲＯＭ３の構成の詳細について説明する。図１に示すようにＥＥＰＲＯＭ３は、メモリセルアレイ１０、ロウデコーダ１１、カラムデコーダ１２、カラムセレクタ１３、ソース線ドライバ１４、書き込みデータバッファ１５、センスアンプ１６、データ入出力回路１７、入力バッファ１８、アドレスバッファ１９、アドレスレジスタ２０、電圧発生回路２１、電源回路２２、及び制御回路２３を備えている。
【００１４】
メモリセルアレイ１０は、マトリクス状に配置された複数のＮＯＲ型フラッシュメモリセルを備えている。各メモリセルは、ビット線、ワード線、及びソース線に接続されている。ロウデコーダ１１は、メモリセルアレイ１０のロウ方向を選択する。すなわち、ワード線を選択する。カラムデコーダ１２は、メモリセルアレイ１０のカラム方向を選択する。カラムセレクタ１３は、カラムデコーダ１２の選択動作に基づいてビット線を選択し、ビット線を書き込みデータバッファ１５またはセンスアンプ１６に接続する。ソース線ドライバ１４はソース線に電圧を与える。センスアンプ１６は、ロウデコーダ１１及びカラムデコーダ１２によって選択されたメモリセルから読み出されたデータをセンスして増幅する。書き込みデータバッファ１５は、メモリセルに対して書き込むべきデータを保持し、所定のメモリセル単位で、一括してデータをメモリセルに書き込む。
【００１５】
入力バッファ１８は、ＣＰＵ２から与えられる制御信号を受信し、制御回路２３へ出力する。制御信号は、例えばチップイネーブル信号、ライトイネーブル信号、アウトプットイネーブル信号などである。チップイネーブル信号は、ＥＥＰＲＯＭ３を動作可能とする信号である。ライトイネーブル信号は、ＥＥＰＲＯＭ３に対してデータを書き込み可能とする信号である。またアウトプットイネーブル信号は、ＥＥＰＲＯＭ３に対してデータを出力可能とする信号である。アドレスバッファ１９は、ＣＰＵ２から与えられるアドレスを受信し、アドレスレジスタ２０へ出力する。
【００１６】
データ入出力回路１７は、ＣＰＵ２から与えられる書き込みデータを受け取り、書き込みデータバッファ１５に転送する。また、センスアンプ１６で増幅されたデータを、クロックに同期して連続的にＣＰＵ２へ出力する。
【００１７】
アドレスレジスタ２０は、アドレスバッファ１９から与えられるアドレスに従って、カラムデコーダ１２に対してカラムアドレスＣＡを出力し、ロウデコーダ１１に対してロウアドレスＲＡを出力する。カラムデコーダ１２及びロウデコーダ１１はそれぞれ、カラムアドレスＣＡ及びロウアドレスＲＡに基づいて、ビット線及びワード線の選択動作を行う。
【００１８】
電圧発生回路２１は、外部電圧に従って電圧を発生する。電圧発生回路２１によって発生された電圧は、例えばロウデコーダ１１、メモリセルアレイ１０、書き込みデータバッファ１５、センスアンプ１６等に与えられる。
【００１９】
電源回路２２は、バンドギャップリファレンス（band gap reference）回路である。以下、電源回路２２をバンドギャップリファレンス回路２２と呼ぶ。バンドギャップリファレンス回路２２は電圧ＶＢＧＲを発生し、データ入出力回路１７に供給する。データ入出力回路１７は、電圧発生回路２１で発生された電圧では無く、バンドギャップリファレンス回路２２で発生された電圧ＶＢＧＲを電源電圧として用いて動作する。  
制御回路３６は、上記回路の動作を制御する。
【００２０】
次に図２を用いてメモリセルアレイ１０の構成について説明する。図２はメモリセルアレイの構成を示す回路図である。図示するように、メモリセルアレイ２０は（（ｍ＋１）×（ｎ＋１））個（ｍ、ｎは自然数）のメモリセルＭＣを備えている。メモリセルＭＣは、電荷蓄積層（例えばフローティングゲート）と制御ゲートとを含む積層ゲートを備えたＭＯＳトランジスタである。そして、同一行にあるメモリセルＭＣの制御ゲートは、同一のワード線ＷＬ０〜ＷＬｍのいずれかに共通接続される。また同一列にあるメモリセルＭＣのドレインは、同一のビット線ＢＬ０〜ＢＬｎのいずれかに共通接続される。更にメモリセルＭＣのソースは、同一のソース線ＳＬに共通接続される。
【００２１】
次にメモリセルＭＣの断面構成について図３を用いて説明する。図３はメモリセルアレイ１０の一部領域の断面図である。図示するように、ｐ型半導体基板３０の表面領域内にｎ型ウェル領域３１が形成され、ｎ型ウェル領域３１の表面領域内にはｐ型ウェル領域３２が形成されている。ｐ型ウェル領域３２上にはゲート絶縁膜３３が形成され、ゲート絶縁膜３３上に、メモリセルＭＣのゲート電極が形成されている。メモリセルＭＣのゲート電極は、ゲート絶縁膜３３上に形成された多結晶シリコン層３４、多結晶シリコン層３４上にゲート間絶縁膜３５を介在して形成された多結晶シリコン層３６を有している。ゲート間絶縁膜３５は、例えばシリコン酸化膜、またはシリコン酸化膜とシリコン窒化膜との積層構造であるＯＮ膜、ＮＯ膜、またはＯＮＯ膜で形成される。多結晶シリコン層３４はフローティングゲート（ＦＧ）として機能し、メモリセルＭＣ毎に分離されている。他方、多結晶シリコン層３６はビット線に直交する方向で隣接するもの同士で共通接続されており、コントロールゲート（ワード線ＷＬ）として機能する。隣接するゲート電極間に位置するｐ型ウェル領域３２表面内には、ｎ＋型不純物拡散層３７が形成されている。不純物拡散層３７は隣接するトランジスタ同士で共用されており、ソース領域またはドレイン領域として機能する。そして、メモリセルＭＣのソース領域はソース線ＳＬに接続され、ドレインはビット線ＢＬに接続される。更にｐ型ウェル領域３２の表面領域内にはｐ＋型不純物拡散層３８が形成され、ｎ型ウェル領域３１の表面領域内にはｎ＋型不純物拡散層３９が形成されている。ｐ型ウェル領域３２に対しては、不純物拡散層３８を介してソース線ＳＬと同じ電位が与えられ、ｎ型ウェル領域３１に対しては、不純物拡散層３９を介してウェル電圧ＶＮＷが与えられる。
【００２２】
次に、バンドギャップリファレンス回路２２の構成について図４を用いて説明する。図４はバンドギャップリファレンス回路２２の回路図である。図示するようにバンドギャップリファレンス回路２２は、オペアンプ４０、抵抗素子４１〜４３、ｐチャネルＭＯＳトランジスタ４４、ダイオード４５、及びＮ個のダイオード４６を備えている。ダイオード４６の数は、例えば１００個である（Ｎ＝１００）。
【００２３】
ＭＯＳトランジスタ４４は、ゲートがオペアンプ４０の出力端子に接続され、ソースに電源電圧ＶＤＤが与えられている。抵抗素子４１は、一端がＭＯＳトランジスタ４４のドレインに接続され、他端がダイオード４５のアノードに接続されている。ダイオード４５のカソードは接地されている。抵抗素子４２は、一端がＭＯＳトランジスタ４４のドレインに接続され、他端が抵抗素子４３の一端に接続されている。抵抗素子４３の他端は、Ｎ個のダイオード４６のアノードに接続されている。ダイオード４６のカソードは接地されている。抵抗素子４１の他端とダイオード４５のアノードとの接続ノードは、オペアンプ４０の反転入力端子（−）に接続されている。また抵抗素子４２の他端と抵抗素子４３の一端との接続ノードは、オペアンプ４０の正入力端子（＋）に接続されている。そして、ＭＯＳトランジスタ４４のドレインと抵抗素子４１、４２の一端との接続ノードにおける電圧が、バンドギャップリファレンス回路２２の出力電圧ＶＢＧＲとして出力される。
【００２４】
バンドギャップリファレンス回路２２の出力電圧ＶＢＧＲは、抵抗素子４１〜４３の抵抗値をそれぞれＲ１〜Ｒ３、ダイオード４５における電圧降下をＶｆ１とすると、下記の（１）式で表される。  
ＶＢＧＲ＝Ｖｆ１＋（Ｒ２／Ｒ３）・ＶＴ・ｌｎ（Ｎ・Ｒ２／Ｒ１）…（１）  
但しＶＴは温度電圧であり、ＶＴ＝ｋＴ／ｑである。ｋはボルツマン定数、Ｔは絶対温度、ｑは電子の電荷量である。電圧ＶＢＧＲの温度特性は、上記（１）式を温度で微分した下記の（２）式で表される。  
ｄＶＢＧＲ／ｄＴ＝ｄＶｆ１／ｄＴ＋（Ｒ２／Ｒ３）・（ｋ／ｑ）・ｌｎ（Ｎ・Ｒ２／Ｒ１）…（２）  
上記（２）式において、第１項はバンドギャップリファレンス回路２２に含まれる半導体素子の特性で決まる変数であり、第２項は抵抗素子４１〜４３の抵抗比で決まる変数である。バンドギャップリファレンス回路２２では、第１項による電圧ＶＢＧＲ温度変化を、第２項によって相殺するように、第２項の抵抗比が設定されている。従って、電圧ＶＢＧＲは温度によらず一定の値となる。図５は、バンドギャップリファレンス回路２２の温度特性を示すグラフであり、横軸に温度Ｔ、縦軸に出力電圧ＶＢＧＲを示したものである。図示するように、電圧ＶＢＧＲは、温度Ｔに対して一定となっている。
【００２５】
次に、データ入出力回路１７の構成について図６を用いて説明する。図６はデータ入出力回路１７の回路図である。図示するようにデータ入出力回路１７は、ＮＡＮＤゲート５０、インバータ５１、複数のフリップフロップ５２、複数の出力前段回路５３、及び複数の出力バッファ回路５４を備えている。
【００２６】
ＮＡＮＤゲート５０は、外部からＥＥＰＲＯＭ３のクロック入力パッド５５に入力されるクロックＣＬＫと、イネーブル信号とのＮＡＮＤ演算を行う。イネーブル信号は、ＥＥＰＲＯＭ３がスタンバイ状態であるか否かを示す信号である。イネーブル信号が“Ｈ”レベルの場合には、ＥＥＰＲＯＭ３はスタンバイ状態となり、動作を行わない。逆に“Ｌ”レベルの場合にはスタンバイ状態から解放されて動作可能状態となる。インバータ５１は、ＮＡＮＤゲート５０におけるＮＡＮＤ演算結果を反転させ、反転結果を内部クロックＩＣＬＫとして出力する。すなわち、ＮＡＮＤゲート５０及びインバータ５１は内部クロックＩＣＬＫ生成回路として機能する。
【００２７】
フリップフロップ５２は、インバータ５１から与えられる内部クロックＩＣＬＫに応答して動作する。そしてフリップフロップ５２は、センスアンプ１６から読み出された読み出しデータを内部クロックＩＣＬＫに同期して格納し、次の内部クロックＩＣＬＫに同期して当該データを出力する。フリップフロップ５２は、例えば複数のトランジスタ群によって構成される。
【００２８】
出力前段回路５３は、フリップフロップ５２から与えられるデータに応じて、出力バッファ回路５４を制御する。出力バッファ回路５４は、出力前段回路５３の制御に基づいてデータを出力する。出力バッファ回路５４から出力されるデータは、ＥＥＰＲＯＭ３のデータ出力パッドからＣＰＵ２へ出力される。
【００２９】
上記構成のデータ入出力回路１７は、バンドギャップリファレンス回路２２が出力する電圧ＶＢＧＲを電源電圧として用いて動作する。すなわち、ＮＡＮＤゲート５０及びインバータ５１を含む内部クロックＩＣＬＫ生成回路、フリップフロップ５２、出力前段回路５３、及び出力バッファ回路５４の電源電圧は、温度に対して依存しない一定電圧ＶＢＧＲが電源電圧として供給される。
【００３０】
出力前段回路５３及び出力バッファ回路５４の構成について図７を用いて説明する。図７は出力前段回路５３及び出力バッファ回路５４の回路図である。まず出力前段回路５３の構成について説明する。
【００３１】
図示するように出力前段回路５３は、ｐＭＯＳドライバ回路６０及びｎＭＯＳドライバ回路６１を備えている。ｐＭＯＳドライバ回路６０は、ｐチャネルＭＯＳトランジスタ６２、ｎチャネルＭＯＳトランジスタ６３、及び抵抗素子６４を備えている。ＭＯＳトランジスタ６２のソースには電圧ＶＢＧＲが印加され、ソースは抵抗素子６４の一端に接続され、ゲートにはフリップフロップ５２から与えられるデータが入力される。ＭＯＳトランジスタ６３のソースは接地され、ドレインは抵抗素子６４の他端に接続され、ゲートにはフリップフロップ５２から与えられるデータが入力される。そして、ＭＯＳトランジスタ６２のドレインと抵抗素子６４の一端との接続ノードが、ｐＭＯＳドライバ回路６０の出力ノードとなる。
【００３２】
ｎＭＯＳドライバ回路６１は、ｐチャネルＭＯＳトランジスタ６５、ｎチャネルＭＯＳトランジスタ６６、及び抵抗素子６７を備えている。ＭＯＳトランジスタ６５のソースには電圧ＶＢＧＲが印加され、ソースは抵抗素子６７の一端に接続され、ゲートにはフリップフロップ５２から与えられるデータが入力される。ＭＯＳトランジスタ６６のソースは接地され、ドレインは抵抗素子６７の他端に接続され、ゲートにはフリップフロップ５２から与えられるデータが入力される。そして、ＭＯＳトランジスタ６６のドレインと抵抗素子６７の他端との接続ノードが、ｎＭＯＳドライバ回路６１の出力ノードとなる。
【００３３】
次に出力バッファ回路５４について説明する。図示するように出力バッファ回路５４は、ｐチャネルＭＯＳトランジスタ６８及びｎチャネルＭＯＳトランジスタ６９を備えている。ＭＯＳトランジスタ６８のソースには電圧ＶＢＧＲが印加され、ソースはＭＯＳトランジスタ６９のドレインに接続され、ゲートはｐＭＯＳドライバ回路６０の出力ノードに接続される。ＭＯＳトランジスタ６９のソースは接地され、ゲートはｎＭＯＳドライバ回路６１の出力ノードに接続される。そして、ＭＯＳトランジスタ６８のドレインとＭＯＳトランジスタ６９のドレインとの接続ノードが、出力バッファ回路５４の出力ノードとなり、出力パッドに接続される。
【００３４】
出力前段回路５３は出力バッファ回路５４のドライブ回路として機能する。すなわち、出力バッファ回路５４に含まれるＭＯＳトランジスタ６８、６９は、それぞれ出力前段回路５３に含まれるｐＭＯＳドライバ回路６０及びｎＭＯＳドライバ回路６１によってドライブされる。なお、抵抗素子６４、６７は、ＭＯＳトランジスタ６８、６９が同時にオン状態とされないよう、各トランジスタのドライブタイミングをずらすために設けられている。
【００３５】
上記構成のＥＥＰＲＯＭ３は、前述の通りバーストアクセスを行う。この様子を図８に示す。図８は、データの読み出し時におけるクロックＣＬＫと、ＥＥＰＲＯＭ３からの出力データ（読み出しデータ）のタイミングチャートである。図示するようにデータは、クロックに同期して連続的に出力される。ＥＥＰＲＯＭ３に対して、読み出すべきデータの先頭アドレスが入力されると、ＥＥＰＲＯＭ３の例えばアドレスバッファ１９がアドレスをインクリメントすることにより、先頭アドレスから順に連続したアドレスを発生する。そして発生されたアドレスに応じたメモリセルＭＣからデータが読み出される。読み出されたデータは、センスアンプ１６で増幅されてデータ入出力回路１７に入力される。データ入出力回路１７においては、フリップフロップ５２がデータを内部クロックに同期して取り込み、且つ内部クロックに同期して出力前段回路５３へ出力する。従って出力バッファ回路５４は、内部クロックに同期して出力前段回路５３によりドライブされる。その結果、出力バッファ回路５４からデータが内部クロックに同期して外部へ出力される。
【００３６】
例えば、センスアンプ１６から“１”データが、あるクロックのエッジでフリップフロップ５２に入力されたとする。すると、フリップフロップ５２は次のクロックのエッジで“１”データを出力前段回路５３へ出力する。“１”データが入力されたことにより出力前段回路５３では、ｎチャネルＭＯＳトランジスタ６３、６６がオン状態となる。従って、ｐＭＯＳドライバ回路６０及びｎＭＯＳドライバ回路６１の出力は“Ｌ”レベルとなる。その結果、出力バッファ回路５４ではｐチャネルＭＯＳトランジスタ６８が駆動されるので、出力バッファ回路５４は“Ｈ”レベル、すなわち“１”データを出力する。
【００３７】
センスアンプ１６が“０”データを出力する場合には、逆に出力バッファ回路におけるｎチャネルＭＯＳトランジスタ６９が駆動されるので、出力バッファ回路５４は“０”データを出力する。
【００３８】
以上のように、この発明の第１の実施形態に係るＥＥＰＲＯＭであると、下記（１）の効果が得られる。  
（１）データ出力タイミングの設計を簡略化出来る（その１）。  
本実施形態に係るＥＥＰＲＯＭであると、データを出力するデータ入出力回路１７の電源電圧として、ＥＥＰＲＯＭ３の外部から与えられる電圧では無く、バンドギャップリファレンス回路２２から与えられる電圧ＶＢＧＲを用いている。従って、ＥＥＰＲＯＭ３のデータ出力タイミングの設計を簡略化出来る。本効果について以下説明する。
【００３９】
図９は、クロックと、ＥＥＰＲＯＭ３から出力されＣＰＵ２へ与えられるデータのタイミングチャートである。例えばクロックの立ち上がりエッジでＣＰＵ２がデータを取り込む場合を考える。すると背景技術で述べたように、データはセットアップのために、クロックの立ち上がりエッジである時刻ｔ１よりも前の時刻ｔ０で、ＣＰＵ２に出力されていなければならない。このセットアップタイムを以下ｔsetと呼ぶ。また、ホールドのためにデータは、少なくとも時刻ｔ１から時刻ｔ２までの期間、出力されつづけなければならない。以下ホールドタイムをｔholdと呼ぶ。すると、クロックの１周期の長さをｔCLKと呼ぶことにすると図９に示すように、クロックの立ち上がりエッジ（時刻ｔ１）からデータが出力されつづけるデータ出力期間ｔoutは、ホールドタイムｔhold以上、且つ（ｔCLK−ｔset）以下でなければならない。換言すれば、データ出力期間ｔoutの終了時刻は、ホールドタイムが終了する時刻ｔ２から、次のデータに関するセットアップタイムの開始時刻ｔ３までの期間になければならない。つまり、データ出力期間ｔoutの終了時刻は、（ｔCLK−ｔset−ｔhold）＝ｔwindowの間に設定されなければならない。そしてこの期間ｔwindowは、クロックの周波数が高くなるにつれて短くなる。更に、データの出力速度は、外部電圧に依存して変動する。従って、近年、非常に短くなりつつある期間ｔwindowの間に、データ出力期間ｔoutの終了時刻を設定することは困難となっている。
【００４０】
この様子を図１０に示す。図１０は、ＥＥＰＲＯＭ３のデータ出力速度の外部電圧依存性を示しており、横軸に外部電圧、縦軸にデータ出力速度を示している。図中において、外部電圧を用いてデータ入出力回路１７を駆動する場合を破線で示し、本実施形態を実線で示す。
【００４１】
図示するように、データ入出力回路１７を外部電圧で駆動する場合、データ出力速度は外部電圧の上昇と共に速くなる。つまり、外部電圧の変動に伴ってデータ出力速度が変動する。従って、外部電圧のある値でデータ出力期間ｔoutの終了時刻をｔwindow内になるように設定したとしても、外部電圧が変動するとｔwindowからはずれるおそれがある。
【００４２】
しかし本実施形態に係る構成であると、データ入出力回路１７を外部電圧でなく、バンドギャップリファレンス回路２２で生成した電圧ＶＢＧＲで駆動している。そして電圧ＶＢＧＲの値は温度によらず一定である。従って、図１０に示すようにＥＥＰＲＯＭ３のデータの出力速度、すなわちデータ入出力回路１７のデータ出力速度は、外部電圧によらず一定である。よって、データ出力期間ｔoutが外部電圧によって変動することを防止出来る。その結果、データ出力タイミングの設計を簡略化出来る。
【００４３】
［第２の実施形態］  
次に、この発明の第２の実施形態に係る半導体装置について説明する。本実施形態は、上記第１の実施形態において、バンドギャップリファレンス回路２２の出力する電圧ＶＢＧＲに温度特性を持たせたものである。バンドギャップリファレンス回路２２の温度特性以外は第１の実施形態と同様であるので、温度特性以外の説明は省略する。
【００４４】
図１１は、本実施形態に係るＥＥＰＲＯＭ３の備えるバンドギャップリファレンス回路２２の温度特性を示すグラフであり、横軸に温度、縦軸に電圧ＶＢＧＲを示している。図示するように、温度Ｔの上昇と共に、電圧ＶＢＧＲも上昇する。この上昇の度合いが、第１の実施形態で説明した（２）式のｄＶＢＧＲ／ｄＴである。ｄＶＢＧＲ／ｄＴは、次のようにして決定される。
【００４５】
半導体素子は、外部電圧だけでなく温度によってもその特性が変化する。例えばデータ入出力回路１７に着目すると、温度が上昇するとデータ出力速度が低下し、温度が低下すると向上するのが一般的である。また、第１の実施形態で説明したように、電源電圧が上昇するとデータ出力速度は向上し、低下すると遅くなる。従ってｄＶＢＧＲ／ｄＴは正の値を有し、データ出力速度の温度依存性を相殺するように設定される。ｄＶＢＧＲ／ｄＴの設定方法は、上記（２）式における抵抗比（Ｒ２／Ｒ３）、（Ｒ２／Ｒ１）を変えることで設定出来る。
【００４６】
上記のように、この発明の第２の実施形態に係るＥＥＰＲＯＭであると、第１の実施形態で説明した（１）の効果に加えて、下記（２）の効果が得られる。  
（２）データ出力タイミングの設計を簡略化出来る（その２）。  
本実施形態に係る構成であると、バンドギャップリファレンス回路２２の出力する電圧ＶＢＧＲに、データ入出力回路１７におけるデータ出力速度の温度特性と逆の温度特性を持たせている。従って、データ出力タイミングの設計を簡略化出来る。この点につき、図１２を用いて説明する。図１２は、ＥＥＰＲＯＭ３のデータ出力速度の外部電圧依存性を示しており、横軸に外部電圧、縦軸にデータ出力速度を示している。図中において、ｄＶＢＧＲ／ｄＴ＝０の場合を破線で示し、本実施形態を実線で示す。
【００４７】
図示するように、ｄＶＢＧＲ／ｄＴ＝０、すなわちＶＢＧＲが温度に対して一定であると、データ出力速度の外部電圧依存性を抑制することは出来るが、温度依存性は残る。従って、温度Ｔが上昇するにつれてデータ出力速度は低下する。
【００４８】
しかし本実施形態に係る構成であると、破線で示される温度特性を相殺するように、ｄＶＢＧＲ／ｄＴを設定している。この設定方法は、個々の半導体素子の温度特性を測定し、これを相殺するように設定しても良いし、ＥＥＰＲＯＭ全体、またはデータ入出力回路１７全体としての温度特性を測定し、これを相殺するように設定しても良い。その結果、図１２に示すようにデータ出力速度の温度依存性を抑制出来る。よって、データ出力速度の外部電圧依存性及び温度依存性を抑制し、データ出力タイミングの設計を簡略化出来る。
【００４９】
［第３の実施形態］  
次に、この発明の第３の実施形態に係る半導体装置について説明する。本実施形態は、動作周波数に応じて、データ出力タイミングを決定する内部クロックを遅延させる構成に関する。図１３は、本実施形態に係るシステムＬＳＩ１のブロック図である。
【００５０】
図示するように本実施形態に係るＬＳＩ１は、上記第１の実施形態において電源回路２２を廃し、新たに動作速度制御回路２４を設け、更にデータ入出力回路１７に遅延回路を追加したものである。本実施形態においてデータ入出力回路１７は、例えば電圧発生回路２１で発生された電圧を電源電圧として用いて動作する。その他の構成は第１の実施形態と同様であるので、説明は省略する。
【００５１】
データ入出力回路１７の構成について図１４を用いて説明する。図１４はデータ入出力回路１７の回路図である。図示するようにデータ入出力回路１７は、上記第１の実施形態で説明した図６の構成において、更に遅延回路７０を備えている。遅延回路７０は、インバータ７１〜７４、及びスイッチ素子７５〜７７を備えている。
【００５２】
インバータ７１、７２は直列接続され、インバータ７１の入力端はインバータ５１の出力端に接続されている。インバータ７３、７４は直列接続され、インバータ７３の入力端はインバータ７２の出力端に接続されている。スイッチ素子７５は、インバータ５１の出力を内部クロックＩＣＬＫとしてフリップフロップ５２に与える。スイッチ素子７６は、インバータ７２の出力を内部クロックＩＣＬＫとしてフリップフロップ５２に与える。スイッチ素子７７は、インバータ７４の出力を内部クロックＩＣＬＫとしてフリップフロップ５２に与える。スイッチ素子７５〜７７は、動作速度制御回路２４によって与えられる制御信号ＣＮＴ１〜ＣＮＴ３によってそれぞれ制御され、いずれか１つのみがオン状態とされる。
【００５３】
上記構成において、インバータ７１、７２、及びインバータ７３、７４が、インバータ５１の出力を遅延させる。従って、スイッチ素子７５がオン状態の場合には、インバータ５１の出力が内部クロックＩＣＬＫとなる。すなわち、内部クロックＩＣＬＫは外部から与えられるクロックＣＬＫに対して殆ど遅延の無い信号である。スイッチ素子７６がオン状態の場合には、インバータ５１の出力がインバータ７１、７２で遅延された結果が内部クロックＩＣＬＫとなる。すなわち、内部クロックＩＣＬＫはクロックＣＬＫがインバータ７１、７２で遅延された信号である。スイッチ素子７７がオン状態の場合には、インバータ５１の出力がインバータ７１〜７４で遅延された結果が内部クロックＩＣＬＫとなる。すなわち、内部クロックＩＣＬＫはクロックＣＬＫがインバータ７１〜７４で遅延された信号である。従って遅延回路７０は、ＮＡＮＤゲート５０及びインバータ５１と共に内部クロックＩＣＬＫ生成回路として機能する。
【００５４】
スイッチ素子７５〜７７の具体例について図１５を用いて説明する。図１５はスイッチ素子７５の回路図である。図示するようにスイッチ素子７５は、ソース同士、及びドレイン同士が接続されたｐチャネルＭＯＳトランジスタ７８とｎチャネルＭＯＳトランジスタ７９を備えている。そして、ソースとドレインのいずれか一方がスイッチ素子７５の入力端ＩＮとなり、いずれか他方が出力端ＯＵＴとなる。そして、ＭＯＳトランジスタ７９のゲートには制御信号ＣＮＴ１が入力され、ＭＯＳトランジスタ７８のゲートには制御信号ＣＮＴ１の反転信号／ＣＮＴ１が入力される。スイッチ素子７６、７７も、制御信号ＣＮＴ１をＣＮＴ２、ＣＮＴ３に変更する以外は同様の構成を有している。
【００５５】
次に、動作速度制御回路２４の構成について図１６を用いて説明する。図１６は動作速度制御回路２４の回路図である。図示するように動作速度制御回路２４は、カウンタ回路８０、比較器８１、出力制御回路８２、及びデコーダ回路８３を備えている。
【００５６】
カウンタ回路８０は、制御回路２３の命令に応答して、データの読み出し動作の開始と同時にクロックＣＬＫの計数を開始する。比較器８１は、動作周波数情報として与えられる待ちクロック数と、カウンタ回路８０におけるカウント数とを比較する。待ちクロック数については後述する。出力制御回路８２は、比較器８１の比較結果に応じて、カウンタ回路８０のカウント数が待ちクロック数に達した際に、出力許可信号ＷＡＩＴをデータ入出力回路１７に出力する。出力許可信号ＷＡＩＴは、データを外部へ出力することをデータ入出力回路１７に許可する信号である。デコーダ回路８３は、待ちクロック数をデコードしてクロックＣＬＫの周波数を把握し、制御信号ＣＮＴ１〜ＣＮＴ３のいずれかを出力する（アサートする）。
【００５７】
図１７は、デコーダ回路８３における制御信号の出力条件の一例を示す表である。図示するように、待ちクロック数が９以上の場合には、デコーダ回路８３は制御信号ＣＮＴ１をアサートする。つまりスイッチ素子７５がオン状態とされる。待ちクロック数が５〜８の場合には制御信号ＣＮＴ２がアサートされる。つまりスイッチ素子７６がオン状態とされる。待ちクロック数が４以下の場合には制御信号ＣＮＴ３がアサートされる。つまりスイッチ素子７７がオン状態とされる。なお図１７は一例に過ぎず、待ちクロック数は図１７の場合に限られるものでは無いし、図１７では待ちクロック数の場合分けが３種類であるが、例えば２種類や４種類以上であっても良い。
【００５８】
次に、上記の待ちクロック数について図１８を用いて説明する。図１８は、クロックＣＬＫと出力許可信号ＷＡＩＴのタイミングチャートであり、クロックの周波数が３ｆ（ｆ：任意の周波数）の場合（ＣＡＳＥ Ｉ）、２ｆの場合（ＣＡＳＥ II）、ｆの場合（ＣＡＳＥ III）について示している。
【００５９】
バーストアクセスを行うＥＥＰＲＯＭではデータを連続して出力するために、最初の読み出し時にはある一定期間、読み出しデータをためておく必要がある。そのために、先頭アドレスに相当するメモリセルＭＣからデータを読み出してから、一定期間経過後にデータを出力するように、出力許可信号ＷＡＩＴが用いられる。一定期間経過後に出力許可信号ＷＡＩＴがアサートされることで、データ入出力回路１７はデータの外部への出力を開始する。この一定期間を、図１８では時刻ｔ０からｔ１までの出力禁止期間Δｔとして示している。
【００６０】
待ちクロック数とは、上記出力禁止期間Δｔに相当するクロック数を意味する。図示するように動作周波数が３ｆであるＣＡＳＥ Ｉの場合、出力禁止期間Δｔに相当するクロック数（待ちクロック数）が９個であったとする。すると、動作周波数が２ｆであるＣＡＳＥ IIでは待ちクロック数は６、動作周波数がｆであるＣＡＳＥ IIIでは待ちクロック数は３である。つまり、待ちクロック数とはクロックの周波数を示す信号であり、Δｔと待ちクロック数との関係から、ＥＥＰＲＯＭ３は動作周波数を把握することが出来る。そして待ちクロック数は、ＬＳＩ１のユーザによって入力される。
【００６１】
次に、上記構成のＥＥＰＲＯＭ３におけるデータの出力タイミングについて図１９を用いて説明する。図１９は、内部クロックＩＣＬＫと出力データのタイミングチャートであり、ＣＡＳＥ I〜IIIについて示している。なお説明の簡単化の為に、以下ではＣＡＳＥ Iの内部クロックは、外部から与えられるクロックＣＬＫに対して全く遅延が無い場合を仮定する。
【００６２】
まずＣＡＳＥ Iについて説明する。内部クロックＩＣＬＫは時刻ｔ０で立ち上がり、それに応答してデータ１が時刻ｔ３で出力される。また内部クロックＩＣＬＫは時刻ｔ６で立ち上がり、それに応答してデータ２が時刻ｔ９で出力される。
【００６３】
次にＣＡＳＥ IIについて説明する。内部クロックＩＣＬＫは時刻ｔ０からΔｔ１だけ遅れた時刻ｔ１で立ち上がり、それに応答してデータ１が時刻ｔ３からΔｔ１だけ遅れた時刻ｔ４で出力される。また内部クロックＩＣＬＫは時刻ｔ６からΔｔ１だけ遅れた時刻ｔ７で立ち上がり、それに応答してデータ２が時刻ｔ９からΔｔ１だけ遅れた時刻ｔ１０で出力される。遅延時間Δｔ１は、遅延回路７１、７２における遅延時間に相当する。
【００６４】
次にＣＡＳＥ IIIについて説明する。内部クロックＩＣＬＫは時刻ｔ０からΔｔ２だけ遅れた時刻ｔ２で立ち上がり、それに応答してデータ１が時刻ｔ３からΔｔ２だけ遅れた時刻ｔ５で出力される。また内部クロックＩＣＬＫは時刻ｔ６からΔｔ２だけ遅れた時刻ｔ８で立ち上がり、それに応答してデータ２が時刻ｔ９からΔｔ２だけ遅れた時刻ｔ１１で出力される。遅延時間Δｔ２は、遅延回路７１〜７４における遅延時間に相当する。
【００６５】
上記のように、この発明の第３の実施形態に係るＥＥＰＲＯＭであると、下記（３）の効果が得られる。  
（３）データ出力タイミングの設計を簡略化出来る（その３）。  
本実施形態に係る構成であると、データ入出力回路１７は待ちクロック数に応じてデータの出力タイミングを変化させる。より具体的には、クロックＣＬＫの周波数が低下するにつれて、データの出力タイミングを遅らせる。従って、データ出力タイミングの設計を簡略化出来る。この点につき、図２０を用いて説明する。図２０は、クロックＣＬＫとデータのタイミングチャートであり、上記ＣＡＳＥ I〜IIIについてそれぞれ示している。図２０におけるデータの出力タイミングは、図１９と同じである。
【００６６】
一般的に、バーストアクセスを行う半導体メモリにおいては、動作周波数が高いほどホールドタイムとして要求される期間ｔholdは短く、低いほど長い。つまり、動作周波数によってホールドタイムが変化する。従って、例えば高周波数で動作するＣＰＵに求められるホールドタイムを満たすようにＥＥＰＲＯＭを設計した場合、低周波数で動作するＣＰＵに求められるホールドタイムを満たせない場合がある。
【００６７】
しかし本実施形態に係る構成であると、動作周波数に応じてデータ出力期間を可変にしている。図２０に示すように、ＣＡＳＥ I〜IIIにおけるデータ出力期間をｔout1〜ｔout3と呼ぶことにする。すると、ＣＡＳＥ Iよりも動作周波数の低いＣＡＳＥ IIのデータ出力期間ｔout2は、ｔout1よりもΔｔ１だけ長い。またＣＡＳＥ IIよりも動作周波数の低いＣＡＳＥ IIIのデータ出力期間ｔout3は、ｔout1よりもΔｔ２（＞Δｔ１）だけ長い。すなわち、動作周波数（クロックＣＬＫの周波数）が低下するにつれて、データ出力期間が長くなる。これは、動作周波数（待ちクロック数）に応じて、遅延回路７０における遅延時間を変化させているからである。つまり、長いホールドタイムが要求される場合にはデータ出力期間が長くされ、ホールドタイムが短くて良い場合にはデータ出力期間が短くされる。従って、動作周波数が変動した場合でも、データ出力期間を最適にすることが出来、データ出力タイミングの設計を簡略化出来る。そして、ＥＥＰＲＯＭ３を様々な動作周波数に適合させることが出来、ＥＥＰＲＯＭ３の汎用性を向上出来る。
【００６８】
［第４の実施形態］  
次に、この発明の第４の実施形態に係る半導体装置について説明する。本実施形態は、上記第１の実施形態と第２の実施形態とを組み合わせたものである。図２１は、本実施形態に係るシステムＬＳＩのブロック図である。
【００６９】
図示するように本実施形態に係るＬＳＩ１は、上記第１の実施形態で説明した図１の構成において、上記第３の実施形態で説明した動作速度制御回路２４をＥＥＰＲＯＭ３に設けたものである。その他の構成は第１、第３の実施形態で説明したとおりである。
【００７０】
図２２は、本実施形態に係るデータ入出力回路１７の回路図である。図示するように、上記第３の実施形態で説明した図１４の構成において、ＮＡＮＤゲート５０、インバータ５１、及び遅延回路７０を含む内部クロックＩＣＬＫ生成回路、フリップフロップ５２、出力前段回路５３、並びに出力バッファ回路５４が、電源回路（バンドギャップリファレンス回路）２２の出力電圧ＶＢＧＲを電源電圧として用いて動作する。
【００７１】
本実施形態に係る構成であると、上記第１の実施形態で説明した（１）の効果と、上記第３の実施形態で説明した（３）の効果を併せて得ることが出来る。
【００７２】
なお図２２において、電圧ＶＢＧＲを更に遅延回路７０の電源電圧として用いても良い。また、第１の実施形態と第２の実施形態とを組み合わせても良い。すなわち、第４の実施形態に係る構成において、電圧ＶＢＧＲに温度依存性を持たせても良い。この場合には、上記（１）、（３）の効果に加えて、第２の実施形態で説明した（２）の効果も併せて得られる。
【００７３】
上記のように、この発明の第１、第２、第４の実施形態に係る半導体装置であると、クロックに同期してデータを連続的に出力するデータ入出力回路の電源電圧を、バンドギャップリファレンス回路により発生している。従って、データ入出力回路のデータ出力速度が外部電圧によらず一定となる。その結果、データの出力タイミングの設定を容易にすることが出来る。更に上記第２の実施形態であると、バンドギャップリファレンス回路の出力電圧に、半導体素子の動作特性に関する温度依存性を相殺するように、温度依存性を持たせている。その結果、データ入出力回路のデータ出力速度を、温度に対して一定にすることが出来る。
【００７４】
更に上記第３、第４の実施形態であると、動作周波数に応じてデータ出力期間を可変としている。従って、動作周波数が変動した場合であっても、ホールドタイムを満たすようにデータ出力期間を設定することが出来、半導体装置の汎用性を向上出来る。
【００７５】
なお第２の実施形態においては、半導体素子の温度特性を相殺するように、電圧ＶＢＧＲに温度依存性を持たせる場合を例に説明した。しかし、必ずしも半導体素子の温度特性を完全に相殺しなければならないわけでは無い。つまり電圧ＶＢＧＲは、半導体素子の温度依存性を完全には相殺出来なくても、逆の温度依存性さえあれば、出力速度の温度依存性を抑制することが出来、データ出力タイミングを容易に出来るという効果は得られる。また、出力速度は温度が上昇することで低下する場合を例に説明したが、逆の場合でも適用可能である。すなわち、温度が上昇することで出力速度が上昇するような構成があった場合には、ｄＶＢＧＲ／ｄＴが負の値となるように設定すれば良い。更に、データ出力速度と温度との関係が、一次関数的でなく二次関数的であっても、上記実施形態は適用可能である。つまり、全体としての特性が温度に比例するか反比例するかに応じて、ｄＶＢＧＲ／ｄＴを決定すればよい。勿論、バンドギャップリファレンス回路２２の構成を変形することにより、ＶＢＧＲの温度特性が二次関数となるようにしても良い。
【００７６】
また、上記実施形態ではＥＥＰＲＯＭ３としてＮＯＲ型フラッシュメモリの場合を例に説明した。しかしＮＯＲ型に限らず、例えばＮＡＮＤ型フラッシュメモリであっても良い。図２３はＮＡＮＤ型フラッシュメモリの備えるメモリセルアレイの回路図である。
【００７７】
図示するようにメモリセルアレイは、複数のＮＡＮＤセルを有している。図２３では１行のＮＡＮＤセルのみを示しているが複数あっても良い。ＮＡＮＤセルの各々は、３２個のメモリセルトランジスタＭＴ０〜ＭＴ３１と、選択トランジスタＳＴ１、ＳＴ２とを含んでいる。以下では、説明の簡潔化のために、メモリセルトランジスタＭＴ０〜ＭＴ３１を単にメモリセルトランジスタＭＴと呼ぶ。メモリセルトランジスタＭＴは、半導体基板上にゲート絶縁膜を介在して形成されたフローティングゲートと、フローティングゲート上にゲート間絶縁膜を介在して形成されたコントロールゲートとを有する積層ゲート構造を備えている。なお、メモリセルトランジスタＭＴの個数は３２個に限られず、８個や１６個であってもよく、その数は限定されるものではない。メモリセルトランジスタＭＴは、隣接するもの同士でソース、ドレインを共有している。そして、選択トランジスタＳＴ１、ＳＴ２間に、その電流経路が直列接続されるようにして配置されている。直列接続されたメモリセルトランジスタＭＴの一端側のドレイン領域は選択トランジスタＳＴ１のソース領域に接続され、他端側のソース領域は選択トランジスタＳＴ２のドレイン領域に接続されている。
【００７８】
同一行にあるメモリセルトランジスタＭＴのコントロールゲートはワード線ＷＬ０〜ＷＬ３１のいずれかに共通接続され、同一行にあるメモリセルの選択トランジスタＳＴ１、ＳＴ２のゲートは、それぞれセレクトゲート線ＳＧＤ、ＳＧＳに共通接続されている。また、メモリセルアレイにおいて同一列にある選択トランジスタＳＴ１のドレインはビット線ＢＬ０〜ＢＬｎ（ｎは自然数）のいずれかに共通接続される。選択トランジスタＳＴ２のソースはソース線ＳＬに共通接続される。
【００７９】
上記のようなＮＡＮＤ型フラッシュメモリであっても、上記実施形態は適用出来る。またフラッシュメモリに限らず、例えばＤＲＡＭやＰＳＲＡＭ（Pseudo SRAM）等、バーストアクセスを行う半導体メモリ全般に適用可能である。
【００８０】
また上記実施形態では、電源回路２２がバンドギャップリファレンス回路そのものである場合について説明した。しかし電源回路２２は、バンドギャップリファレンス回路で発生された電圧ＶＢＧＲを基準にして別の電圧を発生する構成であっても良い。図２４及び図２５はこのような場合について示しており、電源回路２２の一部及びデータ入出力回路１７を示す回路図である。
【００８１】
図示するように電源回路２２は、バンドギャップリファレンス回路の他に比較器９０、及び抵抗素子９１、９２を備えている。図示するように、抵抗素子９１の一端は比較器９０の出力ノードに接続され、他端は抵抗素子９２の一端に接続されている。抵抗素子９２の他端は接地されている。比較器の正入力端子には電圧ＶＢＧＲが入力され、反転入力端子は抵抗素子９１の他端と抵抗素子９２の一端との接続ノードが接続されている。本構成において、比較器９０の出力ノードの電圧が、データ入出力回路１７の電源電圧として与えられる。そして比較器９０の出力ノードの電圧は、電圧ＶＢＧＲを基準にして抵抗素子９１、９２の抵抗比によって決定され、電圧ＶＢＧＲと等しい温度依存性を有する。
【００８２】
上記のように、データ入出力回路１７の電源電圧として与えられる電圧はＶＢＧＲそのものには限られない。そして、ＶＢＧＲによって制御され且つ温度依存性の抑制された電圧、または電圧ＶＢＧＲによって制御され且つデータ出力速度の温度依存性とは逆の温度依存性を有する電圧を、データ入出力回路１７の電源電圧として用いることが出来る。これは、電圧ＶＢＧＲは約１．２５Ｖであり、この電圧値がデータ入出力回路１７の電源電圧として最適とは限らず、電圧値を変更する必要がある場合があり得るからである。
【００８３】
なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。
【図面の簡単な説明】
【００８４】
【図１】この発明の第１の実施形態に係るシステムＬＳＩのブロック図。
【図２】この発明の第１の実施形態に係るＥＥＰＲＯＭの備えるメモリセルアレイの回路図。
【図３】この発明の第１の実施形態に係るＥＥＰＲＯＭの備えるメモリセルアレイの断面図。
【図４】この発明の第１の実施形態に係るＥＥＰＲＯＭの備えるバンドギャップリファレンス回路の回路図。
【図５】この発明の第１の実施形態に係るＥＥＰＲＯＭの備えるバンドギャップリファレンス回路の、出力電圧の温度依存性を示すグラフ。
【図６】この発明の第１の実施形態に係るＥＥＰＲＯＭの備えるデータ入出力回路の回路図。
【図７】この発明の第１の実施形態に係るＥＥＰＲＯＭの備える出力前段回路及び出力バッファ回路の回路図。
【図８】この発明の第１の実施形態に係るＥＥＰＲＯＭの、内部クロックと出力データのタイミングチャート。
【図９】システムＬＳＩにおけるクロックとデータのタイミングチャート。
【図１０】この発明の第１の実施形態に係るＥＥＰＲＯＭの、データ出力速度の外部電圧依存性を示すグラフ。
【図１１】この発明の第２の実施形態に係るＥＥＰＲＯＭの備えるバンドギャップリファレンス回路の、出力電圧の温度依存性を示すグラフ。
【図１２】この発明の第２の実施形態に係るＥＥＰＲＯＭの、データ出力速度の温度依存性を示すグラフ。
【図１３】この発明の第３の実施形態に係るシステムＬＳＩのブロック図。
【図１４】この発明の第３の実施形態に係るＥＥＰＲＯＭの備えるデータ入出力回路の回路図。
【図１５】この発明の第３の実施形態に係るＥＥＰＲＯＭの備えるデータ入出力回路に含まれるスイッチ素子の回路図。
【図１６】この発明の第３の実施形態に係るＥＥＰＲＯＭの備える動作速度制御回路の回路図。
【図１７】この発明の第３の実施形態に係るＥＥＰＲＯＭの備える動作速度制御回路に含まれるデコーダ回路における、デコード条件を示すダイアグラム。
【図１８】クロックと動作許可信号のタイミングチャート。
【図１９】この発明の第３の実施形態に係るＥＥＰＲＯＭの、内部クロックと出力データのタイミングチャート。
【図２０】この発明の第３の実施形態に係るＥＥＰＲＯＭの、クロックと出力データのタイミングチャート。
【図２１】この発明の第４の実施形態に係るシステムＬＳＩのブロック図。
【図２２】この発明の第４の実施形態に係るＥＥＰＲＯＭの備えるデータ入出力回路の回路図。
【図２３】この発明の第１乃至第４の実施形態の変形例に係るＥＥＰＲＯＭの備えるメモリセルアレイの回路図。
【図２４】この発明の第１、第２の実施形態の変形例に係るＥＥＰＲＯＭの備える電源回路及びデータ入出力回路の回路図。
【図２５】この発明の第４の実施形態の変形例に係るＥＥＰＲＯＭの備える電源回路及びデータ入出力回路の回路図。
【符号の説明】
【００８５】
１…システムＬＳＩ、２…ＣＰＵ、３…ＥＥＰＲＯＭ、１０…メモリセルアレイ、１１…ロウデコーダ、１２…カラムデコーダ、１３…カラムセレクタ、１４…ソース線ドライバ、１５…書き込みデータバッファ、１６…センスアンプ、１７…データ入出力回路、１８…入力バッファ、１９…アドレスバッファ、２０…アドレスレジスタ、２１…電圧発生回路、２２…バンドギャップリファレンス回路、２３…制御回路、２４…動作速度制御回路、４０、８１、９０…比較器、４１〜４３、６４、６７、９１、９２…抵抗素子、４４、６２、６５、６８、７８…ｐチャネルＭＯＳトランジスタ、４５、４６…ダイオード、５０…ＮＡＮＤゲート、５１、７１〜７４…インバータ、５２…フリップフロップ、５３…出力前段回路、５４…出力バッファ回路、５５…入力パッド、５６…出力パッド、６０…ｐＭＯＳドライバ回路、６１、６３、６６、６９、７９…ｎＭＯＳドライバ回路、６３…ｎチャネルＭＯＳトランジスタ、７０…遅延回路、７５〜７７…スイッチ素子、８０…カウンタ回路、８２…出力制御回路、８３…デコーダ回路
【図１】
2008048214.tif 000003
【図２】
2008048214.tif 000004
【図３】
2008048214.tif 000005
【図４】
2008048214.tif 000006
【図５】
2008048214.tif 000007
【図６】
2008048214.tif 000008
【図７】
2008048214.tif 000009
【図８】
2008048214.tif 000010
【図９】
2008048214.tif 000011
【図１０】
2008048214.tif 000012
【図１１】
2008048214.tif 000013
【図１２】
2008048214.tif 000014
【図１３】
2008048214.tif 000015
【図１４】
2008048214.tif 000016
【図１５】
2008048214.tif 000017
【図１６】
2008048214.tif 000018
【図１７】
2008048214.tif 000019
【図１８】
2008048214.tif 000020
【図１９】
2008048214.tif 000021
【図２０】
2008048214.tif 000022
【図２１】
2008048214.tif 000023
【図２２】
2008048214.tif 000024
【図２３】
2008048214.tif 000025
【図２４】
2008048214.tif 000026
【図２５】
2008048214.tif 000027