(57)【要約】【課題】例えば液晶装置等の電気光学装置において、高い開口率を実現しつつ、ＴＦＴにおける光リーク電流の発生を効果的に低減し且つ表示画像の高精細化を実現する。【解決手段】電気光学装置用基板は、半導体層１ａを覆うように配置された絶縁膜２０２における開口部２０２ｈ内にチャネル領域１ａ’に対してゲート絶縁膜２を介して配置された本体部３１ａと、該本体部３１ａから絶縁膜２０２上に画素電極側ＬＤＤ領域１ｃを覆うように延設された延設部３２ａとを有するゲート電極３ａを有するＴＦＴ３０を備え、画素電極側ＬＤＤ領域１ｃは、非開口領域９９ｂのうち第１領域９９ｂａ及び第２領域９９ｂｂが相互に交差する交差領域９９ｃｒ内に位置する。【選択図】図５
2008203329.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、
互いに交差して延びるデータ線及び走査線と、
前記データ線及び前記走査線の交差に対応して規定される画素毎に設けられた画素電極と、
（ｉ）前記画素毎の開口領域を互いに隔てる非開口領域のうち第１方向に沿って延びる第１領域において前記第１方向に沿ったチャネル長を有するチャネル領域と、前記データ線に電気的に接続されたデータ線側ソースドレイン領域と、前記画素電極に電気的に接続された画素電極側ソースドレイン領域と、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第１の接合領域と、前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第２の接合領域とを有する半導体層、及び（ｉｉ）前記半導体層を覆うように配置された絶縁膜における前記チャネル領域に重なる部分に開口された開口部内に前記チャネル領域に対してゲート絶縁膜を介して配置された本体部と、該本体部から前記絶縁膜上に前記第２の接合領域を覆うように延設された延設部とを有するゲート電極を有するトランジスタと
を備え、
前記第２の接合領域は、前記非開口領域のうち前記第１方向に交わる第２方向に沿って延びる第２領域及び前記第１領域が相互に交差する交差領域内に位置する
ことを特徴とする電気光学装置用基板。
【請求項２】
前記チャネル領域の少なくとも一部は、前記第１領域のうち前記交差領域を除く領域に配置されることを特徴とする請求項１に記載の電気光学装置用基板。
【請求項３】
前記走査線は、前記延設部と同層において同一膜により一体的に形成されることを特徴とする請求項１又は２に記載の電気光学装置用基板。
【請求項４】
前記延設部は、前記交差領域において前記データ線と重なるように形成されることを特徴とする請求項１から３のいずれか一項に記載の電気光学装置用基板。
【請求項５】
前記半導体層より上層側であって前記絶縁膜より下層側に、前記絶縁膜に前記開口部を開口させる際のエッチング処理から前記チャネル領域を保護するために形成された後、前記開口部内に位置する一部が除去されて、前記開口部の周囲に形成された保護膜を備えることを特徴とする請求項１から４のいずれか一項に記載の電気光学装置用基板。
【請求項６】
請求項１から５のいずれか一項に記載の電気光学装置用基板を備えたことを特徴とする電気光学装置。
【請求項７】
請求項６に記載の電気光学装置を具備してなることを特徴とする電子機器。
【請求項８】
基板上に、データ線及び走査線の交差に対応して規定される画素毎の開口領域を互いに隔てる非開口領域のうち第１方向に沿って延びる第１領域において前記第１方向に沿ったチャネル長を有するチャネル領域と、データ線に電気的に接続されるデータ線側ソースドレイン領域と、画素電極に電気的に接続される画素電極側ソースドレイン領域と、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第１の接合領域と、前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第２の接合領域とを有する半導体層を、前記第２の接合領域が、前記非開口領域のうち前記第１方向に交わる第２方向に沿って延びる第２領域及び前記第１領域が相互に交差する交差領域内に位置するように、形成する工程と、
前記チャネル領域を覆うように保護膜を形成する工程と、
前記保護膜を形成する工程の後に、前記半導体層を覆うように絶縁膜を形成する工程と、
前記絶縁膜における前記チャネル領域に重なる部分に、第１エッチャントを用いたエッチングを施すことにより、前記保護膜を露出させる開口部を開口する工程と、
前記開口部から露出された保護膜に、前記第１エッチャントと異なる第２エッチャントを用いたエッチングを施すことにより、前記チャネル領域を露出させる工程と、
前記開口部内における前記露出されたチャネル領域上にゲート絶縁膜を形成する工程と、
前記開口部内に形成された本体部と該本体部から前記絶縁膜上に前記第２の接合領域を覆うように延設された延設部とを有するようにゲート電極を形成することで、トランジスタを形成する工程と
を含み、
前記第１エッチャントによる前記絶縁膜に対するエッチングレートは、前記第１エッチャントによる前記保護膜に対するエッチングレートよりも大きく、
前記第２エッチャントによる前記保護膜に対するエッチングレートは、前記第２エッチャントによる前記半導体層に対するエッチングレートよりも大きく、
前記第１エッチャントによる前記半導体層に対する前記エッチングレートは、前記第２エッチャントによる前記半導体層に対するエッチングレートよりも大きい
ことを特徴とする電気光学装置用基板の製造方法。
【請求項９】
前記半導体層を形成する工程は、前記半導体層をシリコンから形成し、
前記保護膜を形成する工程は、前記保護膜をシリコン窒化膜から形成し、
前記絶縁膜を形成する工程は、前記絶縁膜をシリコン酸化膜から形成することを特徴とする請求項８に記載の電気光学装置用基板の製造方法。
【請求項１０】
前記走査線を、前記ゲート電極に電気的に接続するように形成する工程と、
前記データ線を、前記走査線と互いに交差するように且つ前記データ線側ソースドレイン領域に電気的に接続するように形成する工程と、
前記画素電極を、前記画素電極側ソースドレイン領域に電気的に接続するように、前記画素毎に形成する工程と
を含み、
前記データ線を形成する工程及び前記画素電極を形成する工程の少なくとも一方は、前記データ線及び前記画素電極の少なくとも一方を、前記トランジスタより上層側に形成する
ことを特徴とする請求項８又は９に記載の電気光学装置用基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置に用いられる電気光学装置用基板及びその製造方法、並びに該電気光学装置用基板を備えてなる電気光学装置及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置の一例である液晶装置は、直視型ディスプレイのみならず、例えば投射型表示装置の光変調手段（ライトバルブ）としても多用されている。特に投射型表示装置の場合、光源からの強い光が液晶ライトバルブに入射されるため、この光によって液晶ライトバルブ内の薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）がリーク電流の増大や誤動作等を生じないよう、入射光を遮る遮光手段としての遮光膜が液晶ライトバルブに内蔵されている。このような遮光手段或いは遮光膜について、例えば特許文献１は、ＴＦＴのチャネル領域において、ゲート電極として機能する走査線によって遮光する技術を開示している。特許文献２によれば、チャネル領域上に形成された複数の遮光膜と、内面反射光を吸収する層とを設けることによってＴＦＴのチャネル領域に到達する光を低減している。特許文献３は、ＴＦＴの好適な動作の確保及び走査線の狭小化を可能としつつ、ＴＦＴのチャネル領域に入射する入射光を極力低減する技術を開示している。
【０００３】
【特許文献１】特開２００４−４７２２号公報
【特許文献２】特許３７３１４４７号公報
【特許文献３】特開２００３−２６２８８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、例えば、チャネル領域とソースドレイン領域との間に形成される、例えばＬＤＤ（Lightly Doped Drain）領域等の接合領域に光が照射された場合には、接合領域に光リーク電流が生じてしまうという問題点がある。このような問題点に対し、チャネル領域の両側の各々の接合領域上に遮光手段を設けることが考えられるが、画素において実質的に光が透過する開口領域を狭めることは、表示性能の観点から好ましくない。一方、画素電極に接続されたソースドレイン領域とチャネル領域との間に形成された接合領域に光が照射された場合には、データ線に接続されたソースドレイン領域とチャネル領域との間に形成された接合領域に光が照射された場合と比較して、ＴＦＴにおける光リーク電流が生じやすいと本願発明者は推察している。
【０００５】
他方で、この種の電気光学装置では、装置の小型化及び表示画像の高精細化を実現することを目的として、画素の微細化に対する要請もある。
【０００６】
本発明は上記問題点等に鑑みてなされたものであり、例えば、アクティブマトリクス方式で駆動される液晶装置等の電気光学装置であって、高い開口率を実現しつつ、ＴＦＴにおける光リーク電流の発生を効果的に低減でき、且つ表示画像の高精細化を実現できる電気光学装置に用いられる電気光学装置用基板及びその製造方法、並びにそのような電気光学装置用基板を備えた電気光学装置、及び電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明に係る電気光学装置用基板は上記課題を解決するために、基板上に、互いに交差して延びるデータ線及び走査線と、前記データ線及び前記走査線の交差に対応して規定される画素毎に設けられた画素電極と、（ｉ）前記画素毎の開口領域を互いに隔てる非開口領域のうち第１方向に沿って延びる第１領域において前記第１方向に沿ったチャネル長を有するチャネル領域と、前記データ線に電気的に接続されたデータ線側ソースドレイン領域と、前記画素電極に電気的に接続された画素電極側ソースドレイン領域と、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第１の接合領域と、前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第２の接合領域とを有する半導体層、及び（ｉｉ）前記半導体層を覆うように配置された絶縁膜における前記チャネル領域に重なる部分に開口された開口部内に前記チャネル領域に対してゲート絶縁膜を介して配置された本体部と、該本体部から前記絶縁膜上に前記第２の接合領域を覆うように延設された延設部とを有するゲート電極を有するトランジスタとを備え、前記第２の接合領域は、前記非開口領域のうち前記第１方向に交わる第２方向に沿って延びる第２領域及び前記第１領域が相互に交差する交差領域内に位置する。
【０００８】
本発明の電気光学装置用基板を備えた電気光学装置によれば、その動作時には、例えば、電気光学装置用基板において、データ線から画素電極への画像信号の供給が制御され、所謂アクティブマトリクス方式による画像表示が可能となる。尚、画像信号は、データ線及び画素電極間に電気的に接続されたスイッチング素子であるトランジスタが走査線から供給される走査信号に応じてオンオフされることによって、所定のタイミングでデータ線からトランジスタを介して画素電極に供給される。画素電極は、例えばＩＴＯ（Indium Tin Oxide）等の透明導電材料からなる透明電極であり、データ線及び走査線の交差に対応して、基板上において表示領域となるべき領域にマトリクス状に複数設けられる。
【０００９】
ここで、走査線、データ線及びトランジスタは、表示の妨げとならないように、各画素の開口領域ではなく、非開口領域内に設けられる。
【００１０】
ここで、本発明に係る「開口領域」とは、画素毎に表示に実際に寄与する光が出射する領域など、各画素において電気光学素子或いは電気光学物質による電気光学動作が実際に行なわれる領域をいう。本発明に係る「非開口領域」は、画素毎の開口領域を互いに隔てる領域であり、画素毎に表示に寄与する光が出射しない領域など、各画素において電気光学素子或いは電気光学物質による電気光学動作が実際に行なわれない領域をいう。非開口領域は、例えば、データ線や走査線の少なくとも一部が遮光性を有する遮光膜から形成され、このような遮光膜により各画素に入射される光を遮光可能な領域として、基板上に開口領域を囲むように規定される。或いは、電気光学装置用基板のみならず、電気光学装置において、これと対向配置されて電気光学物質として例えば液晶を挟持する他の基板上に形成される、遮光性を有する遮光膜によっても、非開口領域が規定されるようにしてもよい。
【００１１】
本発明では、非開口領域は、基板上において、第１方向に沿う第１領域、及び第１方向に交差する第２方向に沿う第２領域を含む。本発明に係る「第１方向」とは、例えば基板上でマトリクス状に規定された複数の画素の行方向、即ち複数のデータ線が配列される配列方向或いは複数の走査線の各々が延びる方向（例えば後述する各図において示されるＸ方向）、又は例えば基板上でマトリクス状に規定された複数の画素の列方向、即ち複数の走査線が配列される配列方向或いは複数のデータ線の各々が延びる方向（例えば後述する各図において示されるＹ方向）を意味する。
【００１２】
トランジスタは、チャネル領域を含む半導体層と、ゲート電極とを有している。
【００１３】
半導体層は、複数の画素の各々の開口領域を互いに隔てる非開口領域のうち第１方向に沿って延びる第１領域において第１方向に沿ったチャネル長を有するチャネル領域と、データ線に電気的に接続されたデータ線側ソースドレイン領域と、前記画素電極に電気的に接続された画素電極側ソースドレイン領域と、チャネル領域及びデータ線側ソースドレイン領域間に形成された第１の接合領域と、チャネル領域及び画素電極側ソースドレイン領域間に形成された第２の接合領域とを有する。即ち、トランジスタはＬＤＤ構造を有している。ここで、第１の接合領域は、チャネル領域とデータ線側ソースドレイン領域との接合部に形成される領域であり、第２の接合領域は、チャネル領域と画素電極側ソースドレイン領域との接合部に形成される領域である。即ち、第１及び第２の接合領域は、例えば、トランジスタが例えばＮＰＮ型或いはＰＮＰ型トランジスタ（即ち、Ｎチャネル型或いはＰチャネル型トランジスタ）として形成された場合におけるＰＮ接合領域や、トランジスタがＬＤＤ構造を有する場合におけるＬＤＤ領域（即ち、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層に不純物を打ち込んでなる不純物領域）を意味する。
【００１４】
本発明では特に、ゲート電極は、本体部及び延設部を含む。延設部は、半導体層に対して絶縁膜を介して上層側に形成され、本体部と一体的に形成される。本体部は、トランジスタの動作時に、ゲート電極として本来的に機能する部分である。絶縁膜には、基板上で平面的に見てチャネル領域に重なる部分に開口部が開口されており、本体部は、開口部内にゲート絶縁膜を介してチャネル領域と重なるように形成される。また、延設部は、基板上で平面的に見て第２の接合領域に重なるように、半導体層に対して絶縁膜を介して上層側に形成される。よって、第２の接合領域に対してそれよりも上層側から入射する光を、延設部によって遮光することが可能となる。更に、延設部は、絶縁膜を介して第２の接合領域の直上に配置されるため、延設部より下層側に進行し、絶縁膜を通過して第２の接合領域に入射される光をより確実に低減することができる。
【００１５】
尚、延設部は、半導体層の延在する方向と同じ方向、即ち第１方向に沿って形成されてもよいし、これと交差する方向即ち第２方向に沿って形成されてもよい。
【００１６】
更に本発明では特に、第２の接合領域は、非開口領域において第１領域及び第２領域が互いに交差する交差領域に配置される。よって、第２の接合領域に対してそれよりも上層側から入射する光のうち、第１方向に沿って進行する成分を有する光は、第１領域に設けられた例えば走査線等によって遮光することが可能であり、第２方向に沿って進行する成分を有する光は、第２領域に設けられた例えばデータ線等によって遮光することが可能である。
【００１７】
従って、第２の接合領域を覆うように形成された延設部に加えて、第１及び第２領域に設けられた例えば走査線やデータ線等によって、第２の接合領域に対して進行する光を遮光することができる。即ち、第２の接合領域に入射される光を、より確実に低減することが可能となる。これにより、半導体層に形成される各種領域のうち第２の接合領域に対する遮光性をいわばピンポイントで高めることができる。その結果、各画素のトランジスタの光リーク電流を効果的に低減できる。
【００１８】
更に、本発明では、交差領域とは別に第２の接合領域を遮光するための遮光部を形成する領域を設けなくても、ピンポイントで第２の接合領域に対する遮光性を高めることができる。よって、このようなピンポイントに遮光性を高めるための遮光部を設けることで、各画素の非開口領域の配置面積が広くなり、開口領域がより小さくなるのを防止することが可能となる。その結果、各画素を微細化しても、ピンポイントに遮光性を向上させ且つ開口率もより向上させることができる。尚、「開口率」とは、開口領域及び非開口領域を加えた画素のサイズにおける開口領域の割合を意味し、開口率が大きいほど、装置の表示性能が向上する。
【００１９】
加えて、延設部は、第２の接合領域より上層側に絶縁膜を介して形成され、第２の接合領域とは電気的に絶縁される。よって、トランジスタの動作時に、ゲート電極として本来的に機能する本体部と一体的に形成された延設部に生じる電界が、第２の接合領域に電気的な悪影響を与えて、トランジスタに動作不良が生じるのを防止することが可能となる。
【００２０】
更に加えて、延設部と本体部とは、基板上の上下方向で互いに異なる位置に配置されるが、互いに一体的に形成される。従って、これら延設部と本体部とが互いに異なる高さに配置されるがために、パターン上分離した形状で夫々形成される場合と比較して、各画素が微細化されても、延設部と本体部との電気的接続が分断されたり、或いは第２の接合領域に対して延設部が短絡したりする不具合を防止することが可能となる。従って、このような電気的接続に係る不良により、トランジスタに動作不良が生じるのを防止することができる。
【００２１】
よって、以上説明したような本発明の電気光学装置用基板によれば、各画素のトランジスタの光リーク電流の発生に起因するフリッカ等の表示不良の発生を低減或いは防止できる。更に、トランジスタの動作不良や開口率の低下を防止しつつ容易に各画素を微細化することもできる。従って、本発明の電気光学装置用基板によれば、高品位な画像表示が可能となる。
【００２２】
本発明の電気光学装置用基板の一態様では、前記チャネル領域の少なくとも一部は、前記第１領域のうち前記交差領域を除く領域に配置される。
【００２３】
この態様によれば、半導体層におけるチャネル領域は、その全部又は一部が、第１領域のうち交差領域外の領域に配置される。即ち、チャネル領域は、その全部が交差領域外に配置される、或いは、交差領域の一部及び該一部から交差領域外へ延びる領域に配置される。よって、チャネル領域に開口部内で重なるゲート電極における本体部の少なくとも一部は、交差領域外に配置され、延設部は、交差領域に少なくとも一部が配置される。このように、第１領域において互いに異なる領域に配置される本体部と延設部とが一体的に形成されることで、ゲート電極を容易に形成することができる。従って、基板上において、交差領域を、第２の接合領域を配置するために要する必要最小限の配置面積で形成することができるため、各画素をより容易に微細化しつつ開口率を向上させることが可能となる。
【００２４】
本発明の電気光学装置用基板の他の態様では、前記走査線は、前記延設部と同層において同一膜により一体的に形成される。
【００２５】
この態様によれば、電気光学装置用基板の製造プロセスにおいて、ゲート電極において少なくとも延設部と走査線とを同一工程において同一膜により同一機会に形成することが可能となるため、当該製造プロセスをより簡略化することができる。
【００２６】
本発明の電気光学装置用基板の他の態様では、前記延設部は、前記交差領域において前記データ線と重なるように形成される。
【００２７】
この態様によれば、交差領域において、第２の接合領域に対してそれよりも上層側から入射する光について、データ線及び延設部の各々によって遮光することが可能となる。よって、第２の接合領域に入射される光をより確実に低減することができる。その結果、より効果的に第２の接合領域に対する遮光性をピンポイントで高めることが可能となる。
【００２８】
本発明の電気光学装置用基板の他の態様では、前記半導体層より上層側であって前記絶縁膜より下層側に、前記絶縁膜に前記開口部を開口させる際のエッチング処理から前記チャネル領域を保護するために形成された後、前記開口部内に位置する一部が除去されて、前記開口部の周囲に形成された保護膜を備える。
【００２９】
この態様によれば、後述するような本発明に係る電気光学装置用基板の製造方法によって、当該電気光学装置用基板が製造されることにより、トランジスタの形成において、半導体層の損傷に起因して、歩留りが低下し、或いはトランジスタの動作不良により表示品質が劣化したり、信頼性が低下したりする不具合を防止することができる。また、保護膜を容易に除去することができるため、製造プロセスが煩雑化する事態も防止することが可能となる。
【００３０】
本発明の電気光学装置は上記課題を解決するために、上述した本発明の電気光学装置用基板（但し、その各種態様も含む）を備える。
【００３１】
本発明の電気光学装置によれば、上述した本発明の電気光学装置用基板を備えているため、高品質な画像を表示可能な電気光学装置を提供することができる。
【００３２】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置を具備してなる。
【００３３】
本発明の電子機器によれば、上述した本発明の電気光学装置を具備してなるので、高品質な表示を行うことが可能な、投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明に係る電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することが可能である。
【００３４】
本発明に係る電気光学装置用基板の製造方法は上記課題を解決するために、基板上に、データ線及び走査線の交差に対応して規定される画素毎の開口領域を互いに隔てる非開口領域のうち第１方向に沿って延びる第１領域において前記第１方向に沿ったチャネル長を有するチャネル領域と、データ線に電気的に接続されるデータ線側ソースドレイン領域と、画素電極に電気的に接続される画素電極側ソースドレイン領域と、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第１の接合領域と、前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第２の接合領域とを有する半導体層を、前記第２の接合領域が、前記非開口領域のうち前記第１方向に交わる第２方向に沿って延びる第２領域及び前記第１領域が相互に交差する交差領域内に位置するように、形成する工程と、前記チャネル領域を覆うように保護膜を形成する工程と、前記保護膜を形成する工程の後に、前記半導体層を覆うように絶縁膜を形成する工程と、前記絶縁膜における前記チャネル領域に重なる部分に、第１エッチャントを用いたエッチングを施すことにより、前記保護膜を露出させる開口部を開口する工程と、前記開口部から露出された保護膜に、前記第１エッチャントと異なる第２エッチャントを用いたエッチングを施すことにより、前記チャネル領域を露出させる工程と、前記開口部内における前記露出されたチャネル領域上にゲート絶縁膜を形成する工程と、前記開口部内に形成された本体部と該本体部から前記絶縁膜上に前記第２の接合領域を覆うように延設された延設部とを有するようにゲート電極を形成することで、トランジスタを形成する工程とを含み、前記第１エッチャントによる前記絶縁膜に対するエッチングレートは、前記第１エッチャントによる前記保護膜に対するエッチングレートよりも大きく、前記第２エッチャントによる前記保護膜に対するエッチングレートは、前記第２エッチャントによる前記半導体層に対するエッチングレートよりも大きく、前記第１エッチャントによる前記半導体層に対するエッチングレートは、前記第２エッチャントによる前記半導体層に対するエッチングレートよりも大きい。
【００３５】
本発明の電気光学装置用基板の製造方法によれば、上述した本発明に係る電気光学装置用基板を製造することができる。
【００３６】
本発明では、先ず、トランジスタを形成するにあたり、基板上に、非開口領域の第１領域において、第１方向に沿って半導体層を形成する。この際、第２の接合領域を交差領域内に配置して形成する。
【００３７】
続いて、少なくともチャネル領域を覆うように、保護膜を半導体層より上層側に形成する。保護膜は、後述するようにその一部が半導体層上より除去されるが、この際のエッチング処理における第２エッチャントによるエッチングレートが、例えばポリシリコンやアモルファスシリコンから形成される半導体層より大きくなるような材料、例えば窒化シリコン（ＳｉＮ）により、形成する。ここにいう「第２エッチャント」とは、保護膜に対するエッチング処理としてドライエッチング法を行う際のエッチングガス、又はエッチング処理としてウエットエッチング法を行う際の薬液を意味する。
【００３８】
その後、保護膜より上層側に絶縁膜を形成する。絶縁膜は、後述する開口部を形成する工程でのエッチング処理における第１エッチャントによるエッチングレートが保護膜よりも大きくなるような材料、例えば酸化シリコン（ＳｉＯ２）により、形成する。ここにいう「第１エッチャント」とは、開口部を形成する際のエッチング処理としてドライエッチング法を行う際のエッチングガス、又はエッチング処理としてウエットエッチング法を行う際の薬液を意味する。
【００３９】
続いて、第１エッチャントを用いたエッチング処理として、ドライエッチング法或いはウエットエッチング法、若しくはドライエッチング法及びウエットエッチング法の両方を絶縁膜に施すことにより、絶縁膜におけるチャネル領域に重なる部分に開口部を開口する。
【００４０】
ここで、半導体層は、第１エッチャントによるエッチングレートが、第２エッチャントによるエッチングレートよりも大きくなるような材料、例えばポリシリコンにより形成される。
【００４１】
従って、開口部を開口する際に、仮に保護膜を少なくともチャネル領域上に形成しない場合には、第１エッチャントによるエッチング処理で、例えばシリコン酸化膜により形成される絶縁膜及び半導体層の選択比が小さくなり、開口部を開口した後に、開口部内に露出した半導体層の表面が第１エッチャントに曝されて、半導体層のチャネル領域までエッチングされる事態が生じ得る。或いは、開口部を開口した後に、半導体層が第１エッチャントにより損傷し、その膜質が劣化する事態が生じ得る。
【００４２】
これに対して、本発明では特に、半導体層の少なくともチャネル領域を保護膜で覆った状態で、第１エッチャントを用いて開口部を開口する。ここで、絶縁膜、保護膜及び半導体層は夫々、第２エッチャントを用いた保護膜のエッチング処理における半導体層のオーバーエッチング量が、第１エッチャントを用いた絶縁膜のエッチング処理における半導体層のオーバーエッチング量よりも小さくなるような材料により形成される。また、保護膜及び絶縁膜は夫々、第１エッチャントによる絶縁膜に対するエッチングレートが、第１エッチャントによる保護膜に対するエッチングレートよりも大きくなるような材料により形成される。
【００４３】
よって、第１エッチャントを用いるエッチング処理において、保護膜と絶縁膜との選択比を高めることが可能となる。また、前述したような材料により保護膜を形成することに加えて、その膜厚を調整することで、より効果的に選択比を高めることができる。従って、開口部の開口後、第１エッチャントにその表面が開口部内で曝されても、保護膜がエッチングされて開口部内から除去されて、半導体層のチャネル領域が損傷するのを防止することができる。
【００４４】
その後、開口部内で露出する保護膜に対して、第２エッチャントを用いたエッチング処理として、ドライエッチング法或いはウエットエッチング法、若しくはドライエッチング法及びウエットエッチング法の両方を施すことにより、保護膜を開口部内から除去する。この際、第２エッチャントによる第１半導体層に対するエッチングレートは、第２エッチャントによる保護膜に対するエッチングレートよりも小さいため、第２エッチャントを用いたエッチング処理では、半導体層と保護膜との選択比を高めることができる。よって、開口部内において、半導体層のチャネル領域が第２エッチャントに曝されて、損傷するのを防止して、保護膜を容易に或いは確実に除去することが可能となる。
【００４５】
尚、半導体層より上層側であって絶縁膜より下層側において、半導体層のチャネル領域からチャネル領域以外の領域をも覆うように保護膜が配置される場合には、開口部内に位置する保護膜の一部を除去後、開口部の周囲において保護膜の他部が残存する。
【００４６】
その後、開口部内に露出する半導体層のチャネル領域上に、ゲート絶縁膜を形成した後、ゲート電極を開口部内から絶縁膜上に連続的に形成する。より具体的には、本体部を開口部内に形成すると共に、本体部から連続的に絶縁膜上に第２の接合領域を覆うように延設部を延設して、ゲート電極を形成する。これによりトランジスタが形成される。
【００４７】
従って、以上説明したような本発明の製造方法によれば、トランジスタの形成において、半導体層の損傷に起因して、歩留りが低下し、或いはトランジスタの動作不良により表示品質が劣化したり、装置の信頼性が低下したりする不具合を防止することができる。また、保護膜を容易に除去することができるため、製造プロセスが煩雑化する事態も防止することが可能となる。
【００４８】
本発明に係る電気光学装置用基板の製造方法の一態様では、前記半導体層を形成する工程は、前記半導体層をシリコンから形成し、前記保護膜を形成する工程は、前記保護膜をシリコン窒化膜から形成し、前記絶縁膜を形成する工程は、前記絶縁膜をシリコン酸化膜から形成する。
【００４９】
この態様によれば、保護膜としてシリコン窒化膜の第２エッチャントを用いたエッチング処理における半導体層に対するオーバーエッチング量が、絶縁膜としてシリコン酸化膜の第１エッチャント用いたエッチング処理における半導体層に対するオーバーエッチング量よりも小さくなるように、半導体層、保護膜及び絶縁膜を夫々形成することができる。また、第１エッチャントによる絶縁膜に対するエッチングレートが、第１エッチャントによる保護膜に対するエッチングレートよりも大きくなるように形成することができる。
【００５０】
よって、開口部を開口する工程では、第１エッチャントを用いるエッチング処理において、保護膜と絶縁膜との選択比を高めることが可能となる。また、第２エッチャントを用いたエッチング処理を保護膜に施すことで、開口部内から保護膜を除去する際に、半導体層と保護膜との選択比を高めることができる。
【００５１】
本発明に係る電気光学装置用基板の製造方法の他の態様では、前記走査線を、前記ゲート電極に電気的に接続するように形成する工程と、前記データ線を、前記走査線と互いに交差するように且つ前記データ線側ソースドレイン領域に電気的に接続するように形成する工程と、前記画素電極を、前記画素電極側ソースドレイン領域に電気的に接続するように、前記画素毎に形成する工程とを含み、前記データ線を形成する工程及び前記画素電極を形成する工程の少なくとも一方は、前記データ線及び前記画素電極の少なくとも一方を、前記トランジスタより上層側に形成する。
【００５２】
この態様によれば、データ線を形成する工程及び画素電極を形成する工程の少なくとも一方によって、データ線及び画素電極の少なくとも一方は、トランジスタより上層側に形成すされる。よって、絶縁膜には、開口部に加えて、データ線及び画素電極の少なくとも一方を、半導体層と電気的に接続するためのコンタクトホールを形成する必要がある。
【００５３】
ここに、保護膜を形成する工程において、保護膜を、チャネル領域からチャネル領域外のデータ線側ソースドレイン領域及び画素電極側ソースドレイン領域の少なくとも一方も覆うように、好ましくは形成する。この場合、開口部の開口及び保護膜の開口部内からの除去の各々と同様の製造プロセスにより、コンタクトホールを形成することが可能となる。よって、開口部に加えて上述したコンタクトホールを絶縁膜に形成する際に、開口部を開口する場合と同様に、絶縁膜に対するエッチング処理の選択比を高くすることができる。また、その後、コンタクトホール内から保護膜を除去する際も、開口部から保護膜を除去する場合と同様に、エッチング処理の選択比を高くすることが可能となる。
【００５４】
また、開口部を開口する際と同様の製造装置によりコンタクトホールを形成することができ、製造プロセスを簡略化すると共に、製造コストを削減する等の利益を得ることが可能となる。
【００５５】
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。
【発明を実施するための最良の形態】
【００５６】
以下では、本発明の各実施形態について図を参照しつつ説明する。以下の実施形態では、それぞれ、本発明の電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
【００５７】
＜電気光学装置＞
本実施形態に係る液晶装置の全体構成について、図１及び図２を参照して説明する。ここに、図１は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に、対向基板の側から見た液晶装置の概略的な平面図であり、図２は、図１のＨ−Ｈ’断面図である。
【００５８】
図１及び図２において、本実施形態に係る液晶装置は、対向配置されたＴＦＴアレイ基板１０と対向基板２０とから構成されている。ＴＦＴアレイ基板１０は例えば石英基板、ガラス基板、シリコン基板等の透明基板である。対向基板２０も例えばＴＦＴアレイ基板１０と同様の材料からなる透明基板である。ＴＦＴアレイ基板１０と対向基板２０との間には液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００５９】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、例えばシール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材５６が散布されている。本実施形態に係る液晶装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。
【００６０】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。
【００６１】
ＴＦＴアレイ基板１０上における、画像表示領域１０ａの周辺に位置する周辺領域には、データ線駆動回路１０１及びサンプリング回路７、走査線駆動回路１０４、外部回路接続端子１０２がそれぞれ形成される。
【００６２】
ＴＦＴアレイ基板１０上における周辺領域において、シール領域より外周側に、データ線駆動回路１０１及び外部回路接続端子１０２が、ＴＦＴアレイ基板１０の一辺に沿って設けられている。また、ＴＦＴアレイ基板１０上の周辺領域のうちシール領域より内側に位置する領域には、ＴＦＴアレイ基板１０の一辺に沿う画像表示領域１０ａの一辺に沿って且つ額縁遮光膜５３に覆われるようにしてサンプリング回路７が配置される。
【００６３】
走査線駆動回路１０４は、ＴＦＴアレイ基板１０の一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間を電気的に接続するため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。
【００６４】
また、ＴＦＴアレイ基板１０上の周辺領域において、対向基板２０の４つのコーナー部に対向する領域に、上下導通端子１０６が配置されると共に、このＴＦＴアレイ基板１０及び対向基板２０間には上下導通材が上下導通端子１０６に対応して該端子１０６に電気的に接続されて設けられる。
【００６５】
図２において、ＴＦＴアレイ基板１０上には、駆動素子である画素スイッチング用のＴＦＴや走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域１０ａには、画素スイッチング用ＴＦＴや走査線、データ線等の配線の上層に画素電極９ａがマトリクス状に設けられている。画素電極９ａ上には、配向膜１６が形成されている。尚、本実施形態では、画素スイッチング素子はＴＦＴのほか、各種トランジスタ或いはＴＦＤ等により構成されてもよい。
【００６６】
他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。遮光膜２３は、例えば遮光性金属膜等から形成されており、対向基板２０上の画像表示領域１０ａ内で、例えば格子状等にパターニングされている。そして、遮光膜２３上（図２中遮光膜２３より下側）に、ＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９ａと対向して例えばベタ状に形成され、更に対向電極２１上（図２中対向電極２１より下側）には配向膜２２が形成されている。
【００６７】
液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。そして、液晶装置の駆動時、夫々に電圧が印加されることで、画素電極９ａと対向電極２１との間には液晶保持容量が形成される。
【００６８】
尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等が形成されていてもよい。
【００６９】
次に、本実施形態に係る液晶装置の画素部の電気的な構成について、図３を参照して説明する。ここに図３は、本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
【００７０】
図３において、画像表示領域１０ａを構成するマトリクス状に形成された複数の画素の各々には、画素電極９ａ及び本発明に係る「トランジスタ」の一例としてのＴＦＴ３０が形成されている。ＴＦＴ３０は、画素電極９ａに電気的に接続されており、液晶装置の動作時に画素電極９ａをスイッチング制御する。画像信号が供給されるデータ線６ａは、ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
【００７１】
ＴＦＴ３０のゲートに走査線１１ａが電気的に接続されており、本実施形態に係る液晶装置は、所定のタイミングで、走査線１１ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎが所定のタイミングで書き込まれる。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板に形成された対向電極との間で一定期間保持される。
【００７２】
液晶層５０（図２参照）を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。
【００７３】
ここで保持された画像信号がリークすることを防ぐために、画素電極９ａと対向電極２１（図２参照）との間に形成される液晶容量に対して電気的に並列に蓄積容量７０が付加されている。蓄積容量７０は、画像信号の供給に応じて各画素電極９ａの電位を一時的に保持する保持容量として機能する容量素子である。蓄積容量７０の一方の電極は、画素電極９ａと電気的に並列してＴＦＴ３０のドレインに接続され、他方の電極は、定電位となるように、電位固定の容量線３００に接続されている。蓄積容量７０によれば、画素電極９ａにおける電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。尚、蓄積容量７０は、後述するように、ＴＦＴ３０へ入射する光を遮る内蔵遮光膜としても機能する。
【００７４】
次に、上述の動作を実現する画素部の具体的な構成について、図１から図３に加えて図４から図８を参照して説明する。ここに図４は、画素部の平面図であって、図５は、トランジスタの構成に着目してその構成を示す平面図である。また、図６は、図４のＡ−Ａ’線断面図であり、図７は、図４のＢ−Ｂ’線断面図である。更に、図８は、図５のＣ−Ｃ’断面図である。
【００７５】
尚、図４から図８では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。この点については、後述の該当する各図について同様である。図４から図８では、図１又は図２を参照して説明した構成中、ＴＦＴアレイ基板側の構成のみについて説明するが、説明の便宜上、これらの図では画素電極９ａより上側に位置する部分の図示を省略している。また、図５では、トランジスタに着目して、その構成をより詳細に示すと共に、非開口領域におけるトランジスタに対するデータ線や走査線、蓄積容量を構成する各種膜の配置関係についても概略的に示してある。
【００７６】
ここに、図６において、ＴＦＴアレイ基板１０から画素電極９ａまでの部分が、本発明に係る「電気光学装置用基板」の一例を構成している。
【００７７】
画素電極９ａは、ＴＦＴアレイ基板１０上に、マトリクス状に複数設けられている。そして、図４に示されるように、画素電極９ａの縦横の境界にそれぞれ沿ってデータ線６ａ及び走査線１１ａが設けられている。走査線１１ａは、図４中Ｘ方向に沿って延びており、データ線６ａは、走査線１１ａと交差するように、図４中Ｙ方向に沿って延びている。走査線１１ａ及びデータ線６ａが互いに交差する個所の各々には画素スイッチング用のＴＦＴ３０が設けられている。
【００７８】
走査線１１ａ、データ線６ａ、蓄積容量７０、下側遮光膜１１０、中継層９３及びＴＦＴ３０は、ＴＦＴアレイ基板１０上で平面的に見て、画素電極９ａに対応する各画素の開口領域９９ａ（即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域）を囲む非開口領域９９ｂ内に配置されている。即ち、これらの走査線１１ａ、蓄積容量７０、データ線６ａ、下側遮光膜１１０、及びＴＦＴ３０は、表示の妨げとならないように、各画素の開口領域９９ａではなく、非開口領域９９ｂ内に配置されている。
【００７９】
非開口領域９９ｂは、例えば、ＴＦＴアレイ基板１０側のデータ線６ａや走査線１１ａ、或いは蓄積容量７０を構成する導電膜の少なくとも一部が遮光性を有する遮光膜により規定され、このような遮光膜により各画素に入射される光を遮光可能な領域として、ＴＦＴアレイ基板１０側において規定される。より具体的には、非開口領域９９ｂは、Ｙ方向に沿う第１領域９９ｂａ及びＸ方向に沿う第２領域９９ｂｂを含む。また、好ましくは、図２を参照して説明したように、対向基板２０側において形成された遮光膜２３によっても、ＴＦＴアレイ基板１０側の遮光膜と共に非開口領域９９ｂが規定される。
【００８０】
図４、図５、又は図６において、下側遮光膜１１０は、半導体層１ａよりも下地絶縁膜１２を介して下層側に配置され、例えばタングステン（Ｗ）、チタン（Ｔｉ）、チタンナイトライド（ＴｉＮ）等の高融点金属材料等の遮光性の導電材料からなる。下側遮光膜１１０は、図４又は図５に示すように、例えば走査線１１ａの延在方向（即ち、Ｘ方向）に沿って形成されている、即ち、各走査線１１ａに対応して画像表示領域１０ａにストライプ状に形成されている。このような下側遮光膜１１０によれば、ＴＦＴアレイ基板１０における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などの、戻り光のうちＴＦＴ３０に進行する光を遮光することができる。
【００８１】
下地絶縁膜１２は、例えばシリコン酸化膜等からなる。下地絶縁膜１２は、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のＴＦＴ３０の特性変化を防止する機能を有する。
【００８２】
図４から図６において、ＴＦＴ３０は、半導体層１ａ、ゲート電極３ａを含んで構成されている。
【００８３】
半導体層１ａは、例えばポリシリコンからなり、図４中Ｙ方向に沿ったチャネル長を有するチャネル領域１ａ’、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃ、並びにデータ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅからなる。即ち、ＴＦＴ３０はＬＤＤ構造を有している。尚、データ線側ＬＤＤ領域１ｂは、本発明に係る「第１の接合領域」の一例であり、画素電極側ＬＤＤ領域１ｃは、本発明に係る「第２の接合領域」の一例である。
【００８４】
図４又は図５において、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅは、チャネル領域１ａ’を基準として、Ｙ方向に沿ってほぼミラー対称に形成されている。データ線側ＬＤＤ領域１ｂは、チャネル領域１ａ’及びデータ線側ソースドレイン領域１ｄ間に形成されている。画素電極側ＬＤＤ領域１ｃは、チャネル領域１ａ’及び画素電極側ソースドレイン領域１ｅ間に形成されている。データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅは、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層１ａに不純物を打ち込んでなる不純物領域である。データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃはそれぞれ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅよりも不純物の少ない低濃度な不純物領域として形成される。このような不純物領域によれば、ＴＦＴ３０の非動作時において、ソース領域及びドレイン領域に流れるオフ電流を低減し、且つＴＦＴ３０の動作時に流れるオン電流の低下を抑制できる。尚、ＴＦＴ３０は、ＬＤＤ構造を有することが好ましいが、データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極をマスクとして不純物を高濃度に打ち込んでデータ線側ソースドレイン領域及び画素電極側ソースドレイン領域を形成する自己整合型であってもよい。
【００８５】
図４から図６において、ゲート電極３ａは、半導体層１ａよりも絶縁膜２０２を介して上層側に配置された延設部３２ａと、絶縁膜２０２において平面的に見てチャネル領域１ａ’に重なる部分に開口された開口部２０２ｈ内に、延設部３２ａと連続的に一体的に形成された本体部３１ａとを有する。
【００８６】
ここに、図８には、図５のＣ−Ｃ’線に沿う断面部分について、開口部２０２ｈ内に着目して、その構成についてのみ示してある。
【００８７】
図８に示されるように、本体部３１ａは、ＴＦＴ３０の動作時に、ゲート電極として本来的に機能する部分であり、開口部２０２ｈ内にゲート絶縁膜２を介してチャネル領域１ａ'と重なるように形成される。
【００８８】
図５又は図６において、延設部３２ａは、平面的に見て画素電極側ＬＤＤ領域１ｃに重なるように、半導体層１ａに対して絶縁膜２０２を介して上層側に形成されている。従って、画素電極側ＬＤＤ領域１ｃに対して、それよりも上層側から入射する光を延設部３２ａによって遮光することが可能となる。延設部３２ａは、絶縁膜２０２を介して画素電極側ＬＤＤ領域１ｃの直上に配置されるため、延設部３２ａより下層側に進行し、絶縁膜２０２を通過して画素電極側ＬＤＤ領域１ｃに入射される光をより確実に低減することができる。
【００８９】
図５において、画素電極側ＬＤＤ領域１ｃは、非開口領域９９ｂにおいて第１領域９９ｂａ及び第２領域９９ｂｂが互いに交差する交差領域９９ｃｒに配置されている。交差領域９９ｃｒにおいては、画素電極側ＬＤＤ領域１ｃに対してそれよりも上層側から入射する光のうち、図５において矢印Ｐｙで示す進行方向に沿って進行する光は第１領域９９ｂａによって遮光することが可能であり、図５において矢印Ｐｘで示す進行方向に沿って進行する光は第２領域９９ｂｂによって遮光することが可能である。尚、図５において、矢印Ｐｙは、Ｙ方向に沿って進行する成分を有する光の進行方向の一例を示し、矢印Ｐｘは、Ｘ方向に沿って進行する成分を有する光の進行方向の一例を示す。
【００９０】
従って、延設部３２ａに加えて、更に交差領域９９ｃｒでは、第１領域９９ｂａ及び第２領域９９ｂｂによって、画素電極側ＬＤＤ領域１ｃに対して進行する光を遮光することができる。よって、画素電極側ＬＤＤ領域１ｃに入射される光を低減することが可能となる。
【００９１】
ここに、その詳細については後述するが、特に画素電極側ＬＤＤ領域１ｃに光が照射された場合には、データ線側ＬＤＤ領域１ｂに光が照射された場合と比較して、ＴＦＴ３０における光リーク電流が生じやすいと本願発明者は推察している。本実施形態では、半導体層１ａに形成される各種領域のうち画素電極側ＬＤＤ領域１ｃに対する遮光性をいわばピンポイントで高めることができる。従って、各画素のＴＦＴ３０の光リーク電流を効果的に低減できる。
【００９２】
また、本実施形態では、画素電極側ＬＤＤ領域１ｃに対して交差領域９９ｃｒとは別に遮光領域を設けなくても、ピンポイントで画素電極側ＬＤＤ領域１ｃに対する遮光性を高めることができる。よって、このようなピンポイントに遮光性を高めるための領域を設けることで、各画素の非開口領域９９ｂの配置面積が広くなり、開口領域９９ａがより小さくなるのを防止することが可能となる。その結果、各画素を微細化しても、ピンポイントに遮光性を向上させ且つ開口率もより向上させることができる。
【００９３】
また、延設部３２ａは、画素電極側ＬＤＤ領域１ｃより上層側に絶縁膜２０２を介して形成され、画素電極側ＬＤＤ領域１ｃとは電気的に絶縁される。よって、ＴＦＴ３０の動作時に、ゲート電極として本来的に機能する本体部３１ａと一体的に形成された延設部３２ａに生じる電界が、画素電極側ＬＤＤ領域１ｃに電気的な影響を与えて、ＴＦＴ３０に動作不良が生じるのを防止することが可能となる。
【００９４】
更に、延設部３２ａと本体部３１ａとは、ＴＦＴアレイ基板１０の基板面に垂直をなす上下方向で互いに異なる位置に配置されるが、互いに一体的に形成される。従って、これら延設部３２ａと本体部３１ａとが互いに異なる高さに配置されるがために、パターン上分離した形状で夫々形成される場合と比較して、各画素が精細化されても、延設部３２ａと本体部３１ａとの電気的接続が分断されたり、或いは画素電極側ＬＤＤ領域１ｃに対して延設部３２ａが短絡したりする不具合を防止することが可能となる。従って、このような電気的接続に係る不良により、ＴＦＴ３０に動作不良が生じるのを防止することができる。
【００９５】
ここに、本実施形態では、例えば、半導体層１ａにおいてチャネル領域１ａ’は、第１領域９９ｂａにおいて交差領域９９ｃｒに部分的に配置されると共に、交差領域９９ｃｒ外の領域にも配置される。よって、本体部３１ａは、交差領域９９ｃｒ外にチャネル領域１ａ’に開口部２０２ｈ内で重ねて配置される。従って、交差領域９９ｃｒに画素電極側ＬＤＤ領域１ｃに対して重ねて配置される延設部３２ａと、延設部３２ａとは異なる領域に配置される本体部３１ａとが一体的に形成されることで、ゲート電極３ａを容易に形成することができる。その結果、交差領域９９ｃｒを、画素電極側ＬＤＤ領域１ｃを配置するために要する必要最小限の配置面積で形成することができるため、各画素をより容易に微細化しつつ開口率を向上させることが可能となる。
【００９６】
絶縁膜２０２は、例えばシリコン酸化膜等からなる。本実施形態の液晶装置は後述するような製造プロセスにより製造されるため、絶縁膜２０２の開口部２０２ｈの周囲には、図５又は図６に示されるように、例えばシリコン窒化膜からなる保護膜２０５が形成される。
【００９７】
図４又は図６において、走査線１１ａは、半導体層１ａよりも絶縁膜２０２を介して上層側において、Ｘ方向に延在させて、例えば導電性ポリシリコンから形成される。好ましくは、ゲート電極３ａの延在部３２ａはＸ方向に沿って延在し、走査線１１ａと一体的に形成される。
【００９８】
図６において、ＴＦＴアレイ基板１０上のＴＦＴ３０よりも層間絶縁膜４１を介して上層側には、蓄積容量７０が設けられている。
【００９９】
蓄積容量７０は、下部容量電極７１と上部容量電極３００が誘電体膜７５を介して対向配置されることにより形成されている。
【０１００】
上部容量電極は、容量線３００の一部として形成されている。その構成については図示を省略してあるが、容量線３００は、画素電極９ａが配置された画像表示領域１０ａからその周囲に延設され、定電位源と電気的に接続される。これにより、上部容量電極３００は、固定電位に維持され、固定電位側容量電極として機能し得る。上部容量電極３００は、例えばＡｌ（アルミニウム）、Ａｇ（銀）等の金属又は合金を含んだ非透明な金属膜から形成されており、ＴＦＴ３０を遮光する上側遮光膜（内蔵遮光膜）としても機能する。尚、上部容量電極３００は、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｐｄ（パラジウム）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等から構成されていてもよい。
【０１０１】
図４又は図６において、下部容量電極７１は、ＴＦＴ３０の画素電極側ソースドレイン領域１ｅ及び画素電極９ａに電気的に接続された画素電位側容量電極である。より具体的には、下部容量電極７１は、コンタクトホール８３（図４及び図６参照）を介して画素電極側ソースドレイン領域１ｅと電気的に接続されると共に、コンタクトホール８４（図４及び図７参照）を介して中継層９３に電気的に接続されている。更に、中継層９３は、コンタクトホール８５（図４及び図７参照）を介して画素電極９ａに電気的に接続されている。即ち、下部容量電極７１は、中継層９３と共に画素電極側ソースドレイン領域１ｅ及び画素電極９ａ間の電気的な接続を中継する。下部容量電極７１は、例えば導電性のポリシリコン、或いは例えばＡｌ（アルミニウム）等の金属又は合金を含んだ非透明な金属膜から形成されている。
【０１０２】
ここに、下部容量電極７１は、好ましくは画素電位側容量電極としての機能の他、上側遮光膜としての上部容量電極３００とＴＦＴ３０との間に配置される、光吸収層或いは遮光膜としての機能も有する。従って、交差領域９９ｃｒにおいて、画素電極側ＬＤＤ領域１ｃに対してそれよりも上層側から入射する光について、上部容量電極３００及び下部容量電極７１の各々によっても、遮光することが可能である。
【０１０３】
誘電体膜７５は、例えばＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜、或いは窒化シリコン膜等から構成された単層構造、或いは多層構造を有している。
【０１０４】
図６及び図７において、ＴＦＴアレイ基板１０上の蓄積容量７０よりも層間絶縁膜４２を介して上層側には、データ線６ａ及び中継層９３が設けられている。
【０１０５】
データ線６ａは、半導体層１ａのデータ線側ソースドレイン領域１ｄに、絶縁膜２０２、層間絶縁膜４１、誘電体膜７５及び層間絶縁膜４２を貫通するコンタクトホール８１を介して電気的に接続されている。データ線６ａ及びコンタクトホール８１内部は、例えば、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ等のＡｌ（アルミニウム）含有材料、又はＡｌ単体、若しくはＡｌ層とＴｉＮ層等との多層膜からなる。データ線６ａは、ＴＦＴ３０を遮光する機能も有している。
【０１０６】
図４又は図５に示すように、データ線６ａは、交差領域９９ｃｒにおいて、ゲート電極３ａの延設部３２ａと重なるように形成される。よって、交差領域９９ｃｒにおいて、画素電極側ＬＤＤ領域１ｃに対してそれよりも上層側から入射する光について、データ線６ａによっても遮光することが可能となる。
【０１０７】
図４及び図７において、中継層９３は、層間絶縁膜４２上においてデータ線６ａ（図６参照）と同層に形成されている。データ線６ａ及び中継層９３は、例えば金属膜等の導電材料で構成される薄膜を層間絶縁膜４２上に薄膜形成法を用いて形成しておき、当該薄膜を部分的に除去、即ちパターニングすることによって相互に離間させた状態で形成される。従って、データ線６ａ及び中継層９３を同一工程で形成できるため、装置の製造プロセスを簡便にできる。
【０１０８】
図６及び図７において、画素電極９ａは、データ線６ａよりも層間絶縁膜４３を介して上層側に形成されている。画素電極９ａは、下部容量電極７１、コンタクトホール８３、８４及び８５、並びに中継層９３を介して半導体層１ａの画素電極側ソースドレイン領域１ｅに電気的に接続されている。コンタクトホール８５は、層間絶縁層４３を貫通するように形成された孔部の内壁にＩＴＯ等の画素電極９ａを構成する導電材料が成膜されることによって形成されている。画素電極９ａの上側表面には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。
【０１０９】
以上に説明した画素部の構成は、各画素部に共通である。画像表示領域１０ａ（図１参照）には、かかる画素部が周期的に形成されている。
【０１１０】
よって、以上説明したような本実施形態の液晶装置では、その動作時において、ＴＦＴ３０の光リーク電流の発生に起因する、表示不良の発生を防止、或いは発生しても表示上、表示不良と視認されない程度に低減することが可能となる。また、ＴＦＴ３０の動作不良や開口率の低下を防止しつつ容易に各画素を精細化することもできる。その結果、本実施形態では、液晶装置において高品質な画像を表示することができる。
【０１１１】
ここで、上述したＴＦＴ３０の動作時に、画素電極側ＬＤＤ領域１ｃにおいて、データ線側ＬＤＤ領域１ｂに比べて光リーク電流が相対的に発生しやすい理由について、図９から図１４を参照して、詳細に説明する。
【０１１２】
先ず、テスト用のＴＦＴに光を照射した場合における、ドレイン電流の大きさを測定した測定結果について、図９を参照して説明する。ここに図９は、テスト用のＴＦＴにおける光照射位置とドレイン電流との関係を示すグラフである。
【０１１３】
図９において、データＥ１は、テスト用の単体のＴＦＴ、即ちＴＥＧ（Test Element Group）に対して、光スポット（約２．４ｕｍの可視光レーザ）をドレイン領域側からソース領域側へ順に走査しつつ照射した場合におけるドレイン電流の大きさを測定した結果を示している。ＴＥＧは、チャネル領域、ソース領域及びドレイン領域に加え、チャネル領域とソース領域との接合部に形成されたソース側接合領域、及びチャネル領域とドレイン領域との接合部に形成されたドレイン側接合領域を有している。
【０１１４】
尚、図９の横軸は、光スポットが照射された光照射位置を示しており、チャネル領域とドレイン側接合領域との境界及びチャネル領域とソース側接合領域との境界、更にチャネル領域をゼロとしている。図９の縦軸は、ドレイン電流の大きさ（但し、所定の値で規格化された相対値）を示しており、ドレイン電流がドレイン領域からソース領域へ向かって流れている場合には、正の値（即ち、プラスの値）を示し、ドレイン電流がソース領域からドレイン領域へ向かって流れている場合には、負の値（即ち、マイナスの値）を示す。
【０１１５】
図９において、データＥ１は、いずれの光照射位置でもプラスの値を示している。即ち、ドレイン電流が、ドレイン領域からソース領域へ向かって流れていることを示している。また、データＥ１は、ドレイン側接合領域内において、ソース側接合領域内におけるよりも大きな値を示している。即ち、ドレイン側接合領域内に光スポットが照射された場合には、ソース側接合領域内に光スポットが照射された場合よりも、ドレイン電流が大きくなることを示している。つまり、ドレイン側接合領域内に光スポットが照射された場合には、ソース側接合領域内に光スポットが照射された場合よりも、光リーク電流が大きくなることを示している。尚、ドレイン電流は、暗電流（或いはサブスレッショルドリーク、即ち、光を照射しない状態でも、ＴＥＧのオフ状態においてソース領域及びドレイン領域間に流れる漏れ電流）と光リーク電流（或いは光励起電流、即ち、光が照射されることによる電子の励起に起因して生じる電流、）とから構成されている。
【０１１６】
次に、ドレイン側接合領域内に光スポットが照射された場合の方が、ソース側接合領域内に光スポットが照射された場合よりも、光リーク電流が大きくなるメカニズムについて、図１０及び図１１を参照して説明する。ここに図１０は、ドレイン側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。図１１は、ソース側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。尚、図１０及び図１１では、上述したＴＦＴ３０が電気的に接続された画素電極９ａにおける中間階調の表示を想定して、ソース電位（即ち、ソース領域の電位）を４．５Ｖ、ゲート電位（即ち、チャネル領域の電位）を０Ｖ、ドレイン電位（即ち、ドレイン領域の電位）を９．５Ｖとしている。図１０及び図１１の横軸は、ＴＥＧを構成する半導体層における各領域を示している。図１０及び図１１の縦軸は、電子のポテンシャル（フェルミレベル）を示している。電子は負の電荷を有するため、各領域における電位が高いほど、電子のポテンシャルは低くなり、各領域における電位が低いほど、電子のポテンシャルは高くなる。
【０１１７】
図１０は、チャネル領域及びドレイン領域間に形成されたドレイン側接合領域に光スポットが照射され、ドレイン側接合領域において光励起が生じる場合におけるキャリアの振舞いを示している。
【０１１８】
図１０において、光リーク電流は、２つの電流成分からなると推定できる。
【０１１９】
即ち、第１の電流成分として、光励起によって生じた電子の移動による電流成分がある。より具体的には、ドレイン側接合領域における光励起によって生じた電子（図中、「ｅ」参照）が、ドレイン側接合領域からポテンシャルのより低いドレイン領域へ移動することにより生じる電流成分（この電流成分は、ドレイン領域からソース領域へ流れる）である。
【０１２０】
第２の電流成分として、光励起によって生じたホール（即ち、正孔、図中、「ｈ」参照）の移動による電流成分がある。より具体的には、ドレイン側接合領域における光励起によって生じたホールが、ドレイン側接合領域からポテンシャルのより低い（即ち、電子のポテンシャルとしてはより高い）チャネル領域へ移動することによって発生するバイポーラ効果に起因する電流成分である。つまり、チャネル領域へ移動したホールの正電荷によって、チャネル領域のポテンシャル(即ち、いわゆるベースポテンシャル)がポテンシャルＬｃ１からポテンシャルＬｃ２へと引き下げられるため、ソース領域からドレイン領域へと向かう電子が増大するという効果による電流成分（この電流成分は、ドレイン領域からソース領域へ流れる）である。よって、ドレイン側接合領域において光励起が生じる場合において、第１及び第２の電流成分はいずれもドレイン電流（言い換えれば、コレクタ電流）を増大させる方向（即ち、ドレイン領域からソース領域へ流れる方向）に発生する。
【０１２１】
図１１は、チャネル領域及びソース領域間に形成されたソース側接合領域に光スポットが照射され、ソース側接合領域において光励起が生じる場合にキャリアの振舞いを示している。
【０１２２】
図１１において、光リーク電流は、図１０を参照して上述したドレイン側接合領域において光励起が生じる場合とは異なり、ホールがソース側接合領域からポテンシャルのより低い（即ち、電子のポテンシャルとしてはより高い）チャネル領域へ移動するバイポーラ効果に起因した第２の電流成分が支配的であると推定できる。即ち、ソース側接合領域における光励起によって生じた電子（図中、「ｅ」参照）が、ソース側接合領域からポテンシャルのより低いソース領域へ移動することにより生じる第１の電流成分（この電流成分は、ソース領域からドレイン領域へ流れる）は、バイポーラ効果に起因した第２の電流成分（この電流成分は、ドレイン領域からソース領域へ流れる）よりも少ないと推定できる。
【０１２３】
図１１において、バイポーラ効果に起因した第２の電流成分（即ち、チャネル領域へ移動したホールの正電荷によって、ベースポテンシャルがポテンシャルＬｃ１からポテンシャルＬｃ３へと引き下げられるため、ソース領域からドレイン領域へと向かう電子が増大するという効果による電流成分）は、ドレイン領域からソース領域へと流れる。一方、上述した第１の電流成分は、ソース領域からドレイン領域へと流れる。即ち、第１の電流成分と第２の電流成分とは互いに反対方向に流れる。ここで、再び図９において、ソース側接合領域に光スポットを照射した場合には、ドレイン電流（データＥ１参照）は正の値を示している。即ち、この場合には、ドレイン電流はドレイン領域からソース領域へ向かって流れている。よって、第１の電流成分は、暗電流や第２の電流成分であるバイポーラ効果による電流成分を抑制するのみで、ドレイン電流の流れをソース領域からドレイン領域へ向かわせる程度までは大きくないといえる。
【０１２４】
更に、チャネル領域及びソース領域間の電位差は、チャネル領域及びドレイン領域間の電位差よりも小さいため、ソース領域側の空乏化領域（即ち、ソース側接合領域）は、ドレイン領域側の空乏化領域（即ち、ドレイン側接合領域）よりも狭い。このため、ソース側接合領域に光スポットを照射した場合には、ドレイン側接合領域に光スポットを照射した場合と比較して、光励起の絶対量が少ない。
【０１２５】
以上、図１０及び図１１を参照して説明したように、ドレイン側接合領域において光励起が生じる場合、第１及び第２の電流成分はいずれもドレイン電流を増大させる方向に発生する。一方、ソース側接合領域において光励起が生じる場合、第１の電流成分が第２の電流成分を抑制する。よって、ドレイン側接合領域内に光スポットが照射された場合の方が、ソース側接合領域内に光スポットが照射された場合よりも、ドレイン電流が大きくなる（即ち、光リーク電流が大きくなる）。
【０１２６】
次に、画素電極側ソースドレイン領域がドレイン電位とされると共に画素電極側接合領域内に光スポットが照射された場合の方が、データ線側ソースドレイン領域がドレイン電位とされると共にデータ線側接合領域内に光スポットが照射された場合よりも、光リーク電流が大きくなるメカニズムについて、図１２及び図１３を参照して説明する。ここに図１２は、データ線側ソースドレイン領域がドレイン電位とされる場合において、データ線側接合領域（言い換えれば、ドレイン側接合領域）において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。図１３は、画素電極側ソースドレイン領域がドレイン電位とされる場合において、画素電極側接合領域（言い換えれば、ドレイン側接合領域）において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。
【０１２７】
以下では、画素スイッチング用のＴＦＴを含む画素部に電荷が保持され、光励起が生じた場合を考える。上述したようなＴＥＧを想定した場合と異なる点は、画素スイッチング用のＴＦＴの画素電極側は、フローティング状態になり得る点である。画素スイッチング用のＴＦＴの画素電極側には、蓄積容量７０の如き保持容量が接続される場合もあり、容量値が十分に大きければ、上述したＴＥＧを用いた場合と同様に固定電極に近い状態となるが、容量が十分に大きくなければ、フローティング状態或いはこれに近い状態になる。尚、ここでは、容量値は十分には大きくないものと仮定する。
【０１２８】
図１２及び図１３において、液晶装置では、いわゆる焼き付きを防止するために交流駆動が採用される。ここでは、中間階調の表示を想定して、画素電極に、７Ｖを基準電位として、４．５Ｖのマイナスフィールドの電荷と９．５Ｖのプラスフィールドの電荷とが交互に保持される場合を想定する。このため画素スイッチング用のＴＦＴのソース及びドレインは、画素電極側ソースドレイン領域とデータ線側ソースドレイン領域との間で、固定ではなく変化する。即ち、図１２に示すように、画素電極にマイナスフィールドの電荷が保持される場合（即ち、画素電極側ソースドレイン領域の電位がデータ線側ソースドレイン領域の電位よりも低くなる場合）には、画素電極側ソースドレイン領域は、ソースとなるのに対し、図１３に示すように、画素電極にプラスフィールドの電荷が保持される場合（即ち、画素電極側ソースドレイン領域の電位がデータ線側ソースドレイン領域の電位よりも高くなる場合）には、画素電極側ソースドレイン領域は、ドレインとなる。
【０１２９】
図１２において、画素電極にマイナスフィールドの電荷が保持される場合には、画素電極側ソースドレイン領域が、ソース（或いはエミッタ）となり、データ線側ソースドレイン領域が、ドレイン（或いはコレクタ）となる。ドレイン側接合領域であるデータ線側接合領域において光励起が生じた場合、上述したように、光励起によって生じた電子の移動による第１の電流成分とバイポーラ効果に起因する第２の電流成分が発生する。ここで、バイポーラ効果に起因する第２の電流成分が生じると（即ち、ベースポテンシャルがポテンシャルＬｃ１からポテンシャルＬｃ２へと引き下げられ、ソースである画素電極側ソースドレイン領域からドレインであるデータ線側ソースドレイン領域へ電子が移動すると）、フローティング状態である画素電極側ソースドレイン領域から電子が抜き取られることになり、エミッタとしての画素電極側ソースドレイン領域のポテンシャルが、ポテンシャルＬｓ１からポテンシャルＬｓ２へと低下する（電位は、上昇する）。即ち、ドレイン側接合領域であるデータ線側接合領域において光励起が生じた場合、ベースポテンシャルが低下すると共にエミッタとしての画素電極側ソースドレイン領域のポテンシャルも低下する。言い換えれば、ドレイン側接合領域であるデータ線側接合領域において光励起が生じた場合、ベース電位の上昇に伴ってエミッタ電位も上昇する。このため、ドレイン電流（即ち、コレクタ電流）が、抑制されることになる。
【０１３０】
一方、図１３において、画素電極にプラスフィールドの電荷が保持される場合には、データ電極側ソースドレイン領域が、ソース（或いはエミッタ）となり、画素電極側ソースドレイン領域が、ドレイン（或いはコレクタ）となる。ドレイン側接合領域である画素電極側接合領域において光励起が生じた場合、上述したように、光励起によって生じた電子の移動による第１の電流成分とバイポーラ効果に起因する第２の電流成分が発生する。ここで、ソースとなるデータ線側ソースドレイン領域は、データ線と接続されているため、画素電極とは異なりフローティング状態ではなく、電位に変化は生じない。バイポーラ効果に起因する第２の電流成分が生じると（即ち、ベースポテンシャルがポテンシャルＬｃ１からポテンシャルＬｃ２へと引き下げられ、ソースであるデータ線側ソースドレイン領域からドレインである画素電極ソースドレイン領域へ電子が移動すると）、フローティング状態である画素電極側ソースドレイン領域へ電子が流れ込むことになり、コレクタとしての画素電極側ソースドレイン領域のポテンシャルが、ポテンシャルＬｄ１からポテンシャルＬｄ２へと上昇する（電位は、低下する）。しかし、コレクタとしての画素電極側ソースドレイン領域のポテンシャルの上昇は、上述したソースとしての画素電極側ソースドレイン領域のポテンシャルの低下とは異なり、ドレイン電流を抑制する働きは殆どない。ドレイン電流（即ち、コレクタ電流）は、エミッタ電位に対するベース電位の大きさよって殆ど決まるため、コレクタ電位が低下してもドレイン電流を抑制する働きは殆ど生じない、言い換えれば、バイポーラトランジスタの飽和領域に入った状態である。
【０１３１】
以上、図１２及び図１３を参照して説明したように、画素電極にプラスフィールドの電荷が保持される場合（即ち、画素電極側ソースドレイン領域が、ドレインとなる場合）には、バイポーラ効果に起因した第２の電流成分は殆ど抑制されないのに対し、画素電極にマイナスフィールドの電荷が保持される場合（即ち、データ側ソースドレイン領域が、ドレインとなる場合）には、バイポーラ効果に起因した第２の電流成分は、フローティング状態である画素電極側ソースドレイン領域の電位の上昇に起因して抑制される。つまり、画素電極側ソースドレイン領域がドレインとなる場合の方が、データ側ソースドレイン領域がドレインとなる場合よりも、光リーク電流に起因してドレイン電流が増加する。
【０１３２】
ここで、図１４は、画素スイッチング用のＴＦＴ全体に、比較的強い光を照射した際の画素電極電位の波形を示している。
【０１３３】
図１４において、データＥ２は、画素電極にプラスフィールドの電荷が保持される場合（画素電極電位が電位Ｖ１とされる場合）における画素電極電位の変動Δ１は、画素電極にマイナスフィールドの電荷が保持される場合（画素電極電位が電位Ｖ２とされる場合）における画素電極電位の変動Δ２よりも大きいことを示している。即ち、画素電極において、プラスフィールドの電荷は、マイナスフィールドの電荷よりも保持されにくい（つまり、光リークが発生しやすい）ことを示している。これは、画素電極にプラスフィールドの電荷が保持される場合（即ち、画素電極側ソースドレイン領域が、ドレインとなる場合）の方が、画素電極にマイナスフィールドの電荷が保持される場合（即ち、データ線側ソースドレイン領域が、ドレインとなる場合）よりも光リーク電流が生じやすいという上述したメカニズムと一致している。
【０１３４】
以上、図９から図１４を参照して詳細に説明したように、画素スイッチング用のＴＦＴにおけるドレイン側接合領域において光励起が生じる場合にドレイン電流が増加しやすい。更に、画素電極側ソースドレイン領域がドレインとなる場合においてドレイン電流が増加しやすい（逆に言えば、データ線側ソースドレイン領域がドレインとなる場合には、バイポーラ効果に起因した電流成分が抑制されている）。よって、本実施形態に係る液晶装置のように、画素電極側接合領域である画素電極側ＬＤＤ領域１ｃに対する遮光性を、データ線側接合領域であるデータ線側ＬＤＤ領域１ｂに対する遮光性よりも高めることで、高い開口率を維持しつつＴＦＴ３０における光リーク電流を極めて効果的に低減できる。
【０１３５】
＜電気光学装置の製造方法＞
以下では、上述した本実施形態に係る液晶装置の製造プロセスについて、図１５から図１９を参照して説明する。図１５及び図１６、図１８及び図１９は、製造プロセスの各工程における図６に示す断面部分の構成を、順を追って示す工程図である。また、図１７は、開口部を開口する工程における図８に示す断面部分の構成を示す断面図である。
【０１３６】
尚、以下においては、画素部において、ＴＦＴアレイ基板１０上に形成される、データ線６ａ、走査線１１ａ、ＴＦＴ３０や蓄積容量７０等の製造工程について特に詳しく説明することとし、対向基板２０上に形成される配向膜２２や対向電極２１等の製造工程に関しては省略することとする。
【０１３７】
先ず図１５（ａ）の工程では、ＴＦＴアレイ基板１０の全面に、下側遮光膜１１０を形成した後、図１５（ｂ）の工程では、下側遮光膜１１０の上に、下地絶縁膜１２を形成する。
【０１３８】
その後、下地絶縁膜１２の上に、減圧ＣＶＤ等によりアモルファスシリコン膜を形成し熱処理を施すことにより、ポリシリコン膜を固相成長させる。或いは、アモルファスシリコン膜を経ないで、減圧ＣＶＤ法等によりポリシリコン膜を直接形成する。次に、このポリシリコン膜に対し、例えばフォトリソグラフィ法及びエッチング処理を施すことにより、半導体層１ａを形成する。次に、低濃度及び高濃度の２段階で不純物イオンをドープすることにより、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅを含む、ＬＤＤ構造の画素スイッチング用ＴＦＴ３０の半導体層１ａを形成する。
【０１３９】
その後、図１５（ｃ）の工程では、半導体層１ａの少なくともチャネル領域１ａ’を覆うように、保護膜２０５を半導体層１ａ上に形成する。保護膜２０５は、後述するようにその一部が半導体層１ａ上より除去されるが、この際のエッチング処理における第２エッチャントによるエッチングレートが、半導体層１ａより大きくなるような材料、例えば窒化シリコン（ＳｉＮ）により、形成する。
【０１４０】
続いて、図１６（ａ）の工程では、保護膜２０５より上層側に絶縁膜２０２を形成する。絶縁膜２０２は、開口部２０２ｈを形成する工程でのエッチング処理における第１エッチャントによるエッチングレートが保護膜２０５よりも大きくなるような材料、例えば酸化シリコン（ＳｉＯ２）により、形成する。
【０１４１】
続いて、図１６（ｂ）の工程では、例えばフォトリソグラフィ法と共に、第１エッチャントとして例えばフッ素系のエッチングガスを用いたドライエッチング法、或いはフッ酸系の薬液を第１エッチャントとして用いたウエットエッチング法、若しくはドライエッチング法及びウエットエッチング法の両方を絶縁膜２０２に施すことにより、開口部２０２ｈを開口する。
【０１４２】
ここで、半導体層１ａは、第１エッチャントによるエッチングレートが、第２エッチャントによるエッチングレートよりも大きくなるような材料により形成される。
【０１４３】
従って、開口部２０２ｈを開口する際に、仮に、保護膜２０５をチャネル領域１ａ’上に形成しない場合には、第１エッチャントによるエッチング処理で、絶縁膜２０２及び半導体層１ａの選択比が小さくなり、開口部２０２ｈを開口した後に、開口部２０２ｈ内に露出した半導体層１ａの表面が第１エッチャントに曝されて、半導体層１ａのチャネル領域１ａ’までエッチングされる事態が生じ得る。或いは、開口部２０２ｈを開口した後に、半導体層１ａが第２エッチャントにより損傷し、その膜質が劣化する事態が生じ得る。
【０１４４】
しかるに、本実施形態では特に、半導体層１ａの少なくともチャネル領域１ａ’を保護膜２０５で覆った状態で、第２エッチャントを用いて開口部２０２ｈを開口する。ここに、絶縁膜２０２、保護膜２０５及び半導体層１ａは夫々、第２エッチャントを用いた保護膜２０５のエッチング処理における半導体層１ａのオーバーエッチング量が、第１エッチャントを用いた絶縁膜２０２のエッチング処理における半導体層１ａのオーバーエッチング量よりも小さくなるような材料により形成される。また、保護膜２０５及び絶縁膜２０２は夫々、第１エッチャントによる絶縁膜２０２に対するエッチングレートが、第１エッチャントによる保護膜２０５に対するエッチングレートよりも大きくなるような材料により形成される。
【０１４５】
よって、第１エッチャントを用いるエッチング処理において、保護膜２０５と絶縁膜２０２との選択比を高めることが可能となる。また、前述したような材料により保護膜２０５を形成することに加えて、その膜厚を調整することで、より効果的に選択比を高めることができる。従って、開口部２０２ｈの開口後、第１エッチャントにその表面が開口部２０２ｈ内で曝されても、保護膜２０５がエッチングされて開口部２０２ｈ内から除去されて、半導体層１ａのチャネル領域１ａ’が損傷するのを防止することができる。
【０１４６】
ここに、図１７に示すように、ウエットエッチング法を用いる場合には、オーバーエッチングにより開口部２０２ｈの開口径が、本来の径、即ちチャネル領域１ａ’以外の領域まで開口部２０２ｈが達しないような設計上の値よりも大きくなってしまうこともある。このように開口部２０２ｈの開口径が広がっても、図４又は図５に示すＹ方向ではチャネル領域１ａ’以外の領域にまで開口部２０２ｈが広がって重ならないように、エッチング処理の各条件を制御するとよい。
【０１４７】
その後、図１６（ｃ）の工程では、例えばフォトリソグラフィ法と共に、第２エッチャントとして例えば熱リン酸を用いたウエットエッチング法を、施すことにより保護膜２０５を開口部２０２ｈ内から除去する。尚、エッチング処理として、ウエットエッチング法に加えて若しくは代えてドライエッチング法を施すようにしてもよい。
【０１４８】
この際、第２エッチャントによる半導体層１ａに対するエッチングレートは、第２エッチャントによる保護膜２０５に対するエッチングレートよりも小さいため、第２エッチャントを用いたエッチング処理では、半導体層１ａと保護膜２０５との選択比を高めることができる。よって、開口部２０２ｈ内において、半導体層１ａのチャネル領域１ａ’が第２エッチャントに曝されて、損傷するのを防止して、保護膜２０５を容易に或いは確実に除去することが可能となる。
【０１４９】
その後、図１８（ａ）の工程では、開口部２０２ｈ内に露出する半導体層１ａのチャネル領域１ａ’上に、ゲート絶縁膜２を形成した後、図１８（ｂ）の工程では、ゲート電極３ａを開口部２０２ｈ内から絶縁膜２０２上に連続的に形成する。これにより、本体部３１ａは開口部２０２ｈ内に形成され、本体部３１ａから連続的に絶縁膜２０２上に延設部３２ａが延設される。これによりＴＦＴ３０が形成されると共に、走査線１１ａも延設部３２ａと一体的に形成される。よって、延設部３２ａと走査線１１ａとを同一工程において同一膜により同一機会に形成することが可能となるため、液晶装置の製造プロセスをより簡略化することができる。
【０１５０】
その後、図１９（ａ）の工程では、層間絶縁膜４１を形成した後、蓄積容量７０を形成する。続いて、図１９（ｂ）の工程では、層間絶縁膜４２を形成した後、データ線６ａ及び中継層９３を形成する。
【０１５１】
図１９（ａ）の工程及び図１９（ｂ）の工程では、コンタクトホール８３、８１及び８４を夫々開口する。特に、データ線６ａとデータ線側ソースドレイン領域１ｄとを電気的に接続するためのコンタクトホール８１、及び画素電極９ａと画素電極側ソースドレイン領域１ｅとの電気的接続を中継する下部容量電極７１を、画素電極側ソースドレイン領域１ｅに電気的に接続するためのコンタクトホール８３は夫々、絶縁膜２０２を貫通して、半導体層１ａの表面に至るように開口する。
【０１５２】
ここに、保護膜２０５をチャネル領域１ａ’外のデータ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅの少なくとも一方も覆うように、形成する場合、開口部２０２ｈの開口及び保護膜２０５の開口部２０２ｈ内からの除去の各々と同様の製造プロセスにより、コンタクトホール８１又は８３を開口することが可能となる。
【０１５３】
よって、開口部２０２ｈに加えてコンタクトホール８１又は８３を絶縁膜２０２に開口する際に、開口部２０２ｈを開口する場合と同様に、絶縁膜２０２に対するエッチング処理の選択比を高くすることができる。また、その後、コンタクトホール８１又は８３内から保護膜２０５を除去する際も、開口部２０２ｈから保護膜２０５を除去する場合と同様に、エッチング処理の選択比を高くすることが可能となる。
【０１５４】
また、開口部２０２ｈを開口する際と同様の製造装置によりコンタクトホール８１又は８３を開口することができ、製造プロセスを簡略化すると共に、製造コストを削減する等の利益を得ることが可能となる。
【０１５５】
図１９（ｂ）の工程後、層間絶縁膜４３を形成し、コンタクトホール８５を開口した後、画素電極９ａを形成する。
【０１５６】
従って、以上説明したような液晶装置の製造プロセスによれば、ＴＦＴ３０の形成において、半導体層１ａの損傷に起因して、歩留りが低下し、或いはＴＦＴ３０の動作不良により表示品質が劣化したり、信頼性が低下したりする不具合を防止することができる。また、保護膜２０５を容易に除去することができるため、製造プロセスが煩雑化する事態も防止することが可能となる。
【０１５７】
＜電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。ここに図２０は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。
【０１５８】
図２０に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。
【０１５９】
液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。従って、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１６０】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【０１６１】
尚、液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【０１６２】
尚、図２０を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１６３】
また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。
【０１６４】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置用基板及びその製造方法、並びに該電気光学装置用基板を備えてなる電気光学装置、及び該電気光学装置を備えた電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【０１６５】
【図１】本実施形態に係る液晶装置の概略的な平面図である。
【図２】図１のＨ−Ｈ’断面図である。
【図３】本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
【図４】本実施形態に係る液晶装置の画素部の平面図である。
【図５】トランジスタの構成に着目して、画素部の構成を示す平面図である。
【図６】図４のＡ−Ａ’断面図である。
【図７】図４のＢ−Ｂ’断面図である。
【図８】図５のＣ−Ｃ’断面図である。
【図９】テスト用のＴＦＴにおける光照射位置とドレイン電流との関係を示すグラフである。
【図１０】ドレイン側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。
【図１１】ソース側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。
【図１２】データ線側ソースドレイン領域がドレイン電位とされる場合において、データ線側接合領域（言い換えれば、ドレイン側接合領域）において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。
【図１３】画素電極側ソースドレイン領域がドレイン電位とされる場合において、画素電極側接合領域（言い換えれば、ドレイン側接合領域）において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。
【図１４】画素スイッチング用のＴＦＴ全体に、比較的強い光を照射した際の画素電極電位の波形を示している。
【図１５】製造プロセスの各工程における図６に示す断面部分の構成を、順を追って示す工程図（その１）である。
【図１６】製造プロセスの各工程における図６に示す断面部分の構成を、順を追って示す工程図（その２）である。
【図１７】開口部を開口する工程における図８に示す断面部分の構成を示す断面図である。
【図１８】製造プロセスの各工程における図６に示す断面部分の構成を、順を追って示す工程図（その３）である。
【図１９】製造プロセスの各工程における図６に示す断面部分の構成を、順を追って示す工程図（その４）である。
【図２０】電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【符号の説明】
【０１６６】
１ａ…半導体層、１ａ’…チャネル領域、１ｂ…データ線側ＬＤＤ領域、１ｃ…画素電極側ＬＤＤ領域、１ｄ…データ線側ソースドレイン領域、１ｅ…画素電極側ソースドレイン領域、２…ゲート絶縁膜、３ａ…ゲート電極、６ａ…データ線、９ａ…画素電極、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、１１ａ…走査線、３０…ＴＦＴ、３１ａ…本体部、３２ａ…延設部、９９ａ…開口領域、９９ｂ…非開口領域、９９ｂａ…第１領域、９９ｂｂ…第２領域、９９ｃｒ…交差領域、２０２…絶縁膜、２０２ｈ…開口部
【図１】
2008203329.tif 000003
【図２】
2008203329.tif 000004
【図３】
2008203329.tif 000005
【図４】
2008203329.tif 000006
【図５】
2008203329.tif 000007
【図６】
2008203329.tif 000008
【図７】
2008203329.tif 000009
【図８】
2008203329.tif 000010
【図９】
2008203329.tif 000011
【図１０】
2008203329.tif 000012
【図１１】
2008203329.tif 000013
【図１２】
2008203329.tif 000014
【図１３】
2008203329.tif 000015
【図１４】
2008203329.tif 000016
【図１５】
2008203329.tif 000017
【図１６】
2008203329.tif 000018
【図１７】
2008203329.tif 000019
【図１８】
2008203329.tif 000020
【図１９】
2008203329.tif 000021
【図２０】
2008203329.tif 000022