(57)【要約】【課題】  単一セルに２ビット以上の複数ビットの情報を記憶させる方式の不揮発性半導体メモリ装置において、書き込み不良を防止し、高い動作信頼性を確保する。【解決手段】  不揮発性半導体メモリ装置２００は、ラウンド状壁部２０３ｂを有するトレンチ２０３と、トンネル酸化膜２０５と、電荷捕獲領域としての窒化珪素膜２０７ａ，２０７ｂと、二酸化珪素膜２０９と、ゲート電極２１１と、ゲート電極２１１を間に挟んでその両側のＳｉ基板２０１に形成された第１のソース／ドレイン領域２１３ａおよび第２のソース／ドレイン領域２１３ｂと、を備える。【選択図】図１
2008305942.tif 000002
【特許請求の範囲】
【請求項１】
半導体層と、
前記半導体層に形成され、互いに対向する側壁面が曲率をもって形成されたラウンド状壁部を有するトレンチと、
前記トレンチの内壁部分を含めて前記半導体層に沿って形成された第１の絶縁膜と、
前記トレンチのラウンド状壁部の内側において前記第１の絶縁膜に隣接して設けられた一対の互いに分離した電荷捕獲領域と、
前記第１の絶縁膜および前記電荷捕獲領域を覆う第２の絶縁膜と、
前記第２の絶縁膜に接し、かつその下部が前記半導体層の前記トレンチ内に挿入されたゲート電極と、
前記ゲート電極を間に挟んでその両側の前記半導体層内に形成された第１のソース／ドレイン領域および第２のソース／ドレイン領域と、
を備えたことを特徴とする半導体メモリ装置。
【請求項２】
半導体層と、
上部が前記半導体層から突出し、かつその下部が前記半導体層内に挿入されたゲート電極と、
前記半導体層と前記ゲート電極との間で、前記半導体層に沿って形成された第１の絶縁膜と、
前記第１の絶縁膜と前記ゲート電極との間に形成された第２の絶縁膜と、
前記第１の絶縁膜と前記第２の絶縁膜との間に形成された一対の互いに分離した電荷捕獲領域と、
前記ゲート電極を間に挟んでその両側の前記半導体層内に形成された第１のソース／ドレイン領域および第２のソース／ドレイン領域と、
を備えたことを特徴とする半導体メモリ装置。
【請求項３】
半導体層と、
前記半導体層に形成され、互いに対向する側壁面が曲率をもって形成されたラウンド状壁部を有するトレンチと、
前記トレンチの内壁部分を含めて前記半導体層に沿って形成された第１の絶縁膜と、
前記トレンチのラウンド状壁部の内側において前記第１の絶縁膜に隣接して設けられた一対の互いに分離した電荷捕獲領域と、
前記第１の絶縁膜および前記電荷捕獲領域に接し、かつその下部が前記半導体層の前記トレンチ内に挿入されたゲート電極と、
前記ゲート電極を間に挟んでその両側の前記半導体層内に形成された第１のソース／ドレイン領域および第２のソース／ドレイン領域と、
を備えたことを特徴とする半導体メモリ装置。
【請求項４】
半導体層と、
上部が前記半導体層から突出し、かつその下部が前記半導体層内に挿入されたゲート電極と、
前記半導体層と前記ゲート電極との間で、前記半導体層に沿って形成された第１の絶縁膜と、
前記第１の絶縁膜と前記ゲート電極との間に形成された一対の互いに分離した電荷捕獲領域と、
前記ゲート電極を間に挟んでその両側の前記半導体層内に形成された第１のソース／ドレイン領域および第２のソース／ドレイン領域と、
を備えたことを特徴とする半導体メモリ装置。
【請求項５】
互いに分離した前記電荷捕獲領域が、前記ゲート電極の下部の側方両側にそれぞれ形成されていることを特徴とする請求項１ないし４のいずれかに記載の半導体メモリ装置。
【請求項６】
前記電荷捕獲領域が、前記ゲート電極を中心にして、前記第１のソース／ドレイン領域と前記第２のソース／ドレイン領域にそれぞれ近接して形成されていることを特徴とする請求項１ないし４のいずれかに記載の半導体メモリ装置。
【請求項７】
前記電荷捕獲領域が窒化珪素膜により形成されていることを特徴とする請求項１ないし６のいずれかに記載の半導体メモリ装置。
【請求項８】
前記半導体層内に挿入されたゲート電極を横断する方向に、前記ゲート電極と、前記第２の絶縁膜と、前記電荷捕獲領域としての窒化珪素膜と、前記第１の絶縁膜と、シリコンとが順に配置されたＳＯＮＯＳ構造もしくはＭＯＮＯＳ構造を有することを特徴とする請求項１または２に記載の半導体メモリ装置。
【請求項９】
前記ゲート電極を中心に、前記ＳＯＮＯＳ構造もしくは前記ＭＯＮＯＳ構造が対称的に形成されていることを特徴とする請求項８に記載の半導体メモリ装置。
【請求項１０】
前記半導体層内に挿入されたゲート電極を横断する方向に、前記ゲート電極と、前記電荷捕獲領域としての窒化珪素膜と、前記第１の絶縁膜と、シリコンとが順に配置されたＭＮＯＳ構造を有することを特徴とする請求項３または４に記載の半導体メモリ装置。
【請求項１１】
前記ゲート電極を中心に、前記ＭＮＯＳ構造が対称的に形成されていることを特徴とする請求項１０に記載の半導体メモリ装置。
【請求項１２】
前記窒化珪素膜は、複数の孔を有する平面アンテナにより処理室内にマイクロ波を導入してプラズマを生成させる方式のプラズマ処理装置を用い、前記処理室内に窒素含有化合物とシリコン含有化合物とを含む原料ガスを供給し、前記マイクロ波によりプラズマを生成させて窒化珪素膜を堆積させるプラズマＣＶＤ法により形成されたものであることを特徴とする請求項７ないし１１のいずれかに記載の半導体メモリ装置。
【請求項１３】
半導体層に、互いに対向する側壁が曲率をもって形成されたラウンド状壁部を有するトレンチを形成する工程と、
前記トレンチの内面を含む前記半導体層の表層に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜を覆うように、プラズマＣＶＤ法により窒化珪素膜を形成する工程と、
前記トレンチにおける前記ラウンド状壁部の内側にのみ、互いに分離した一対の前記窒化珪素膜を残し、他の部位には残存しないように前記窒化珪素膜をエッチングする工程と、
前記第１の絶縁膜および前記ラウンド状壁部の内側に残存した前記窒化珪素膜を覆うように第２の絶縁膜を形成する工程と、
前記第２の絶縁膜を覆い、かつ前記トレンチを埋めるように電極膜を形成する工程と、
前記トレンチの外部に突出した前記電極膜をパターン形成してゲート電極を形成する工程と、
前記半導体層における前記トレンチの両側の部位に、前記半導体層の導電型とは反対の導電型となるように不純物ドープを施して第１のソース／ドレイン領域および第２のソース／ドレイン領域をそれぞれ形成する工程と、
を備えた半導体メモリ装置の製造方法。
【請求項１４】
半導体層に、互いに対向する側壁が曲率をもって形成されたラウンド状壁部を有するトレンチを形成する工程と、
前記トレンチの内面を含む前記半導体層の表層に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜を覆うように、プラズマＣＶＤ法により窒化珪素膜を形成する工程と、
少なくとも前記ラウンド状壁部の内側を含む前記トレンチの側壁部分に互いに分離した一対の前記窒化珪素膜を残し、前記トレンチの底部には残存しないように前記窒化珪素膜をエッチングする工程と、
前記第１の絶縁膜および前記窒化珪素膜を覆い、かつ前記トレンチを埋めるように電極膜を形成する工程と、
前記トレンチの外部に突出した前記電極膜をパターン形成してゲート電極を形成する工程と、
前記半導体層における前記トレンチの両側の部位に、前記半導体層の導電型とは反対の導電型となるように不純物ドープを施して第１のソース／ドレイン領域および第２のソース／ドレイン領域をそれぞれ形成する工程と、
を備えた半導体メモリ装置の製造方法。
【請求項１５】
前記窒化珪素膜を形成する工程は、
複数の孔を有する平面アンテナにより処理室内にマイクロ波を導入してプラズマを生成させる方式のプラズマ処理装置を用い、前記処理室内に窒素含有化合物とシリコン含有化合物とを含む原料ガスを供給し、前記マイクロ波によりプラズマを生成させて窒化珪素膜を堆積させるプラズマＣＶＤ法により行われることを特徴とする、請求項１３または１４に記載の半導体メモリ装置の製造方法。
【請求項１６】
前記窒素含有化合物としてアンモニアまたは窒素を、前記シリコン含有化合物としてシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）またはトリシラン（Ｓｉ３Ｈ８）をそれぞれ用い、前記窒化珪素膜を形成することを特徴とする請求項１５に記載の窒化珪素膜の形成方法。
【請求項１７】
前記窒素含有化合物としてアンモニアを、前記シリコン含有化合物としてジシランをそれぞれ用い、流量比（アンモニア流量／ジシラン流量）０．１〜１０００の範囲内で、１Ｐａ〜１３３３Ｐａの範囲内の処理圧力によりプラズマを発生させて前記窒化珪素膜を形成することを特徴とする請求項１５に記載の窒化珪素膜の形成方法。
【請求項１８】
前記窒素含有化合物として窒素を、前記シリコン含有化合物としてジシランをそれぞれ用い、流量比（窒素流量／ジシラン流量）０．１〜５０００の範囲内で、０．１Ｐａ〜５００Ｐａの範囲内の処理圧力によりプラズマを発生させて前記窒化珪素膜を形成することを特徴とする請求項１５に記載の窒化珪素膜の形成方法。
【請求項１９】
前記プラズマＣＶＤ法における処理温度が、２５℃〜６００℃の範囲内の温度であることを特徴とする請求項１５ないし１８のいずれかに記載の半導体メモリ装置の製造方法。
【請求項２０】
コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読み取り可能な記憶媒体であって、
前記制御プログラムは、実行時に、請求項１５ないし１９のいずれかに記載の半導体メモリ装置の製造方法における前記プラズマＣＶＤ法による前記窒化珪素膜の形成が行なわれるように、前記プラズマ処理装置を制御するものであることを特徴とするコンピュータ読み取り可能な記憶媒体。
【請求項２１】
プラズマを用いて被処理体を処理するための処理室と、
前記処理室内にマイクロ波を導入するための、複数の孔を有する平面アンテナと、
前記処理室内に原料ガスを供給するガス供給機構と、
前記処理室内を減圧排気する排気機構と、
前記被処理体の温度を調節する温度調節機構と、
前記処理室内で、請求項１５ないし１９のいずれかに記載の半導体メモリ装置の製造方法における前記プラズマＣＶＤ法による前記窒化珪素膜の形成が行なわれるように制御する制御部と、
を備えたことを特徴とするプラズマ処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体メモリ装置およびその製造方法に関する。
【背景技術】
【０００２】
電気的書換え動作が可能なＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）やフラッシュＥＥＰＲＯＭなどに代表される不揮発性半導体メモリ装置として、ＳＯＮＯＳ（Ｓｉｌｉｃｏｎ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）型やＭＯＮＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）型と呼ばれる積層構造を有するもの知られている。これらのタイプの不揮発性半導体メモリ装置では、二酸化珪素膜（Ｏｘｉｄｅ）に挟まれた窒化珪素膜（Ｎｉｔｒｉｄｅ）を電荷捕獲層として情報の保持が行われる。つまり、上記不揮発性半導体メモリ装置では、半導体基板（Ｓｉｌｉｃｏｎ）とコントロールゲート電極（ＳｉｌｉｃｏｎまたはＭｅｔａｌ）との間に電圧を印加することによって、電荷捕獲層の窒化珪素膜に電子を注入してデータを保存したり、窒化珪素膜に蓄積された電子を除去したりして、データの保存と消去を行っている。
【０００３】
不揮発性半導体メモリ装置に関する技術として、例えば特許文献１では、酸化珪素（ＳｉＯ２）膜に挟まれた窒化珪素（ＳｉＮ）膜を電荷捕獲層とし、その電荷捕獲層の空間的に離れた２箇所の電荷捕獲領域にそれぞれ電荷を蓄積させることにより、１つのメモリ・セルに２ビットの情報を記憶させることが記載されている。この特許文献１に記載された技術では、ソースとドレインは、上記２箇所の電荷捕獲領域にそれぞれ対応して、交互にその機能を交代することにより情報の書き込み／読み出しが行われる。
【０００４】
一方、半導体装置の微細化への対応を図る目的で、半導体基板の中にゲート電極の一部が埋め込まれた立体的な構造を有するリセスゲートトランジスタを用いることが提案されている。例えば特許文献２には、シリコン基板に、下部が球形にラウンドしたフラスコ形状のトレンチを形成し、そこに電極材料を埋め込んで得られる球状リセスゲートトランジスタにより、トランジスタの面積を縮小しつつ十分な有効チャネル長を確保できることが記載されている。
【０００５】
【特許文献１】特表２００１−５１２２９０号公報（例えば、図２など）
【特許文献２】特開２００７−８８４１８号公報（例えば、図９など）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
近年の半導体装置の高集積化に伴い、不揮発性半導体メモリ装置の素子構造も急速に微細化が進んでいる。今後、素子構造の一層の微細化が進むと予想される中で、上記特許文献１の技術では、短チャネル効果が生じてソースとドレインの区別が困難になり、電荷捕獲層の一方の電荷捕獲領域に書き込みを行う際に、他方の電荷捕獲領域にも電荷が書き込まれてしまう書き込不良の問題が懸念されている。
【０００７】
本発明はかかる問題点に鑑みてなされたものであり、その目的は、単一セルに２ビット以上の複数ビットの情報を記憶させる方式の不揮発性半導体メモリ装置において、書き込み不良を防止し、高い動作信頼性を確保することである。
【課題を解決するための手段】
【０００８】
本発明の第１の観点の半導体メモリ装置は、
半導体層と、
前記半導体層に形成され、互いに対向する側壁面が曲率をもって形成されたラウンド状壁部を有するトレンチと、
前記トレンチの内壁部分を含めて前記半導体層に沿って形成された第１の絶縁膜と、
前記トレンチのラウンド状壁部の内側において前記第１の絶縁膜に隣接して設けられた一対の互いに分離した電荷捕獲領域と、
前記第１の絶縁膜および前記電荷捕獲領域を覆う第２の絶縁膜と、
前記第２の絶縁膜に接し、かつその下部が前記半導体層の前記トレンチ内に挿入されたゲート電極と、
前記ゲート電極を間に挟んでその両側の前記半導体層内に形成された第１のソース／ドレイン領域および第２のソース／ドレイン領域と、
を備えている。
【０００９】
本発明の第２の観点の半導体メモリ装置は、
半導体層と、
上部が前記半導体層から突出し、かつその下部が前記半導体層内に挿入されたゲート電極と、
前記半導体層と前記ゲート電極との間で、前記半導体層に沿って形成された第１の絶縁膜と、
前記第１の絶縁膜と前記ゲート電極との間に形成された第２の絶縁膜と、
前記第１の絶縁膜と前記第２の絶縁膜との間に形成された一対の互いに分離した電荷捕獲領域と、
前記ゲート電極を間に挟んでその両側の前記半導体層内に形成された第１のソース／ドレイン領域および第２のソース／ドレイン領域と、
を備えている。
【００１０】
本発明の第３の観点の半導体メモリ装置は、
半導体層と、
前記半導体層に形成され、互いに対向する側壁面が曲率をもって形成されたラウンド状壁部を有するトレンチと、
前記トレンチの内壁部分を含めて前記半導体層に沿って形成された第１の絶縁膜と、
前記トレンチのラウンド状壁部の内側において前記第１の絶縁膜に隣接して設けられた一対の互いに分離した電荷捕獲領域と、
前記第１の絶縁膜および前記電荷捕獲領域に接し、かつその下部が前記半導体層の前記トレンチ内に挿入されたゲート電極と、
前記ゲート電極を間に挟んでその両側の前記半導体層内に形成された第１のソース／ドレイン領域および第２のソース／ドレイン領域と、
を備えている。
【００１１】
本発明の第４の観点の半導体メモリ装置は、
半導体層と、
上部が前記半導体層から突出し、かつその下部が前記半導体層内に挿入されたゲート電極と、
前記半導体層と前記ゲート電極との間で、前記半導体層に沿って形成された第１の絶縁膜と、
前記第１の絶縁膜と前記ゲート電極との間に形成された一対の互いに分離した電荷捕獲領域と、
前記ゲート電極を間に挟んでその両側の前記半導体層内に形成された第１のソース／ドレイン領域および第２のソース／ドレイン領域と、
を備えている。
【００１２】
上記第１〜第４のいずれかの観点の半導体メモリ装置において、互いに分離した前記電荷捕獲領域が、前記ゲート電極の下部の側方両側にそれぞれ形成されていてもよい。
【００１３】
また、上記第１〜第４のいずれかの観点の半導体メモリ装置において、前記電荷捕獲領域が、前記ゲート電極を中心にして、前記第１のソース／ドレイン領域と前記第２のソース／ドレイン領域にそれぞれ近接して形成されていてもよい。
【００１４】
また、上記第１〜第４のいずれかの観点の半導体メモリ装置において、前記電荷捕獲領域が窒化珪素膜により形成されていてもよい。
【００１５】
また、上記第１または第２の観点の半導体メモリ装置において、前記半導体層内に挿入されたゲート電極を横断する方向に、前記ゲート電極と、前記第２の絶縁膜と、前記電荷捕獲領域としての窒化珪素膜と、前記第１の絶縁膜と、シリコンとが順に配置されたＳＯＮＯＳ構造もしくはＭＯＮＯＳ構造を有することもできる。この場合、前記ゲート電極を中心に、前記ＳＯＮＯＳ構造もしくは前記ＭＯＮＯＳ構造が対称的に形成されていてもよい。
【００１６】
また、上記第３または第４の観点の半導体メモリ装置において、前記半導体層内に挿入されたゲート電極を横断する方向に、前記ゲート電極と、前記電荷捕獲領域としての窒化珪素膜と、前記第１の絶縁膜と、シリコンとが順に配置されたＭＮＯＳ構造を有することもできる。この場合、前記ゲート電極を中心に、前記ＭＮＯＳ構造が対称的に形成されていてもよい。
【００１７】
また、上記第１〜第４のいずれかの観点の半導体メモリ装置において、前記窒化珪素膜は、複数の孔を有する平面アンテナにより処理室内にマイクロ波を導入してプラズマを生成させる方式のプラズマ処理装置を用い、前記処理室内に窒素含有化合物とシリコン含有化合物とを含む原料ガスを供給し、前記マイクロ波によりプラズマを生成させて窒化珪素膜を堆積させるプラズマＣＶＤ法により形成されたものであってもよい。
【００１８】
本発明の第５の観点の半導体メモリ装置の製造方法は、
半導体層に、互いに対向する側壁が曲率をもって形成されたラウンド状壁部を有するトレンチを形成する工程と、
前記トレンチの内面を含む前記半導体層の表層に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜を覆うように、プラズマＣＶＤ法により窒化珪素膜を形成する工程と、
前記トレンチにおける前記ラウンド状壁部の内側にのみ、互いに分離した一対の前記窒化珪素膜を残し、他の部位には残存しないように前記窒化珪素膜をエッチングする工程と、
前記第１の絶縁膜および前記ラウンド状壁部の内側に残存した前記窒化珪素膜を覆うように第２の絶縁膜を形成する工程と、
前記第２の絶縁膜を覆い、かつ前記トレンチを埋めるように電極膜を形成する工程と、
前記トレンチの外部に突出した前記電極膜をパターン形成してゲート電極を形成する工程と、
前記半導体層における前記トレンチの両側の部位に、前記半導体層の導電型とは反対の導電型となるように不純物ドープを施して第１のソース／ドレイン領域および第２のソース／ドレイン領域をそれぞれ形成する工程と、
を備えている。
【００１９】
本発明の第６の観点の半導体メモリ装置の製造方法は、
半導体層に、互いに対向する側壁が曲率をもって形成されたラウンド状壁部を有するトレンチを形成する工程と、
前記トレンチの内面を含む前記半導体層の表層に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜を覆うように、プラズマＣＶＤ法により窒化珪素膜を形成する工程と、
少なくとも前記ラウンド状壁部の内側を含む前記トレンチの側壁部分に互いに分離した一対の前記窒化珪素膜を残し、前記トレンチの底部には残存しないように前記窒化珪素膜をエッチングする工程と、
前記第１の絶縁膜および前記窒化珪素膜を覆い、かつ前記トレンチを埋めるように電極膜を形成する工程と、
前記トレンチの外部に突出した前記電極膜をパターン形成してゲート電極を形成する工程と、
前記半導体層における前記トレンチの両側の部位に、前記半導体層の導電型とは反対の導電型となるように不純物ドープを施して第１のソース／ドレイン領域および第２のソース／ドレイン領域をそれぞれ形成する工程と、
を備えている。
【００２０】
上記第５または第６の観点の半導体メモリ装置の製造方法において、前記窒化珪素膜を形成する工程は、複数の孔を有する平面アンテナにより処理室内にマイクロ波を導入してプラズマを生成させる方式のプラズマ処理装置を用い、前記処理室内に窒素含有化合物とシリコン含有化合物とを含む原料ガスを供給し、前記マイクロ波によりプラズマを生成させて窒化珪素膜を堆積させるプラズマＣＶＤ法により行われていてもよい。
【００２１】
また、上記第５または第６の観点の半導体メモリ装置の製造方法において、前記窒素含有化合物としてアンモニアまたは窒素を、前記シリコン含有化合物としてシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）またはトリシラン（Ｓｉ３Ｈ８）をそれぞれ用い、前記窒化珪素膜を形成してもよい。この場合、前記窒素含有化合物としてアンモニアを、前記シリコン含有化合物としてジシランをそれぞれ用い、流量比（アンモニア流量／ジシラン流量）０．１〜１０００の範囲内で、１Ｐａ〜１３３３Ｐａの範囲内の処理圧力によりプラズマを発生させて前記窒化珪素膜を形成してもよく、あるいは、前記窒素含有化合物として窒素を、前記シリコン含有化合物としてジシランをそれぞれ用い、流量比（窒素流量／ジシラン流量）０．１〜５０００の範囲内で、０．１Ｐａ〜５００Ｐａの範囲内の処理圧力によりプラズマを発生させて前記窒化珪素膜を形成してもよい。
【００２２】
また、上記第５または第６の観点の半導体メモリ装置の製造方法において、前記プラズマＣＶＤ法における処理温度が、２５℃〜６００℃の範囲内の温度であってもよい。
【００２３】
本発明の第７の観点のコンピュータ読み取り可能な記憶媒体は、
コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読み取り可能な記憶媒体であって、
前記制御プログラムは、実行時に、上記第５または第６の観点の半導体メモリ装置の製造方法における前記プラズマＣＶＤ法による前記窒化珪素膜の形成が行なわれるように、前記プラズマ処理装置を制御するものである。
【００２４】
本発明の第８の観点のプラズマ処理装置は、
プラズマを用いて被処理体を処理するための処理室と、
前記処理室内にマイクロ波を導入するための、複数の孔を有する平面アンテナと、
前記処理室内に原料ガスを供給するガス供給機構と、
前記処理室内を減圧排気する排気機構と、
前記被処理体の温度を調節する温度調節機構と、
前記処理室内で、上記第５または第６の観点の半導体メモリ装置の製造方法における前記プラズマＣＶＤ法による前記窒化珪素膜の形成が行なわれるように制御する制御部と、
を備えている。
【発明の効果】
【００２５】
本発明の半導体メモリ装置によれば、互いに分離した一対の電荷捕獲領域を備えたので、１メモリ・セルで２ビット以上の複数の情報を書き込み／読み出しする際の書き込み不良が低減され、微細化した場合でも高い動作信頼性を確保することができる。従って、この半導体メモリ装置を集積することにより、大容量の記憶装置が実現できるという効果を奏する。
【００２６】
また、本発明の半導体メモリ装置の製造方法によれば、上記特徴を有する半導体メモリ装置を容易に製造できるという効果を奏する。
【発明を実施するための最良の形態】
【００２７】
［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して詳細に説明する。
まず、図１を参照して本発明の実施の形態に係る不揮発性半導体メモリ装置について説明する。この不揮発性半導体メモリ装置２００は、１トランジスタを備えた１メモリ・セルで２ビット以上の複数ビットの書き込み・読み出しが可能なものである。不揮発性半導体メモリ装置２００は、シリコン層としてのｐ型のシリコン基板（Ｓｉ基板）２０１に形成されたトレンチ２０３と、トレンチ２０３の内壁部分を含めてＳｉ基板２０１の表層に形成された第１の絶縁膜としてのトンネル酸化膜２０５と、トレンチ２０３の内側に設けられた電荷捕獲領域としての窒化珪素膜２０７ａ，２０７ｂと、トンネル酸化膜２０５および窒化珪素膜２０７ａ，２０７ｂを覆う第２の絶縁膜としての二酸化珪素膜２０９と、この二酸化珪素膜２０９と接し、その下部が前記トレンチ２０３内に挿入されるように形成されたゲート電極２１１と、トレンチ２０３を間に挟むようにその両側のＳｉ基板２０１内に形成された第１のソース／ドレイン領域２１３ａおよび第２のソース／ドレイン領域２１３ｂと、を備えている。
【００２８】
なお、不揮発性半導体メモリ装置２００は、Ｓｉ基板２０１内のｐウエルやｐ型シリコン層に形成されていてもよい。また、図示は省略するが、Ｓｉ基板２０１には、素子分離膜が形成されている。素子分離膜によって、不揮発性半導体メモリ装置２００が形成されるアクティブ領域Ａが区画されている。
【００２９】
トレンチ２０３は、Ｓｉ基板２０１の表面側から所定の深さまで、対向する側壁が略平面状に形成された平面状壁部２０３ａと、該平面状壁部２０３ａに連なり、トレンチ２０３の底部付近で互いに対向する側壁が曲率をもって形成され、前記平面状壁部２０３ａより横方向（トレンチ２０３の深さ方向に交差する方向）に拡大したラウンド状壁部２０３ｂとを有している。
【００３０】
第１の絶縁膜としてのトンネル酸化膜２０５は、トレンチ２０３の内壁部分を含めてＳｉ基板２０１の表層に形成されている。トンネル酸化膜２０５は、例えば熱酸化法やプラズマ酸化法によってＳｉ基板２０１のシリコン露出面を所定膜厚になるように酸化することにより形成できる。トンネル酸化膜２０５は、例えば０．１〜１０ｎｍ程度の膜厚を有する二酸化珪素（ＳｉＯ２）膜または酸窒化珪素（ＳｉＯＮ）膜である。
【００３１】
電荷捕獲領域としての窒化珪素膜２０７ａ，２０７ｂは、トレンチ２０３のラウンド状壁部２０３ｂの内側に左右一対設けられている。つまり、窒化珪素膜２０７ａ，２０７ｂは、ゲート電極２１１の下部２１１ｂを中心にして、その両側の第１のソース／ドレイン領域２１３ａ側と第２のソース／ドレイン領域２１３ｂ側に、それぞれ分離して形成されている。窒化珪素膜２０７ａ，２０７ｂは、トンネル酸化膜２０５と二酸化珪素膜２０９との間に挟まれている。窒化珪素膜２０７ａ，２０７ｂは、Ｓｉ基板２０１内に挿入されたゲート電極２１１の下部２１１ｂを横断する方向に、例えば２〜１０ｎｍ程度の膜厚で形成されたＳｉＮ膜またはＳｉＯＮ膜により構成されている。また、窒化珪素膜２０７ａ，２０７ｂは、例えばトラップ密度が５×１０１２〜１×１０１３ｃｍ−２ｅＶ−１であることが好ましい。このような窒化珪素膜２０７ａ，２０７ｂは、複数の孔を有する平面アンテナにより処理室内にマイクロ波を導入してプラズマを生成させる方式のプラズマ処理装置を用い、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；化学気相堆積）法により形成できる。この窒化珪素膜２０７ａ，２０７ｂの形成方法については後で詳細に説明する。
【００３２】
第２の絶縁膜としての二酸化珪素（ＳｉＯ２）膜２０９は、トンネル酸化膜２０５または窒化珪素膜２０７ａ，２０７ｂとゲート電極２１１の下部２１１ｂとの間に介在している。二酸化珪素膜２０９は、例えばＣＶＤ法により成膜された膜であり、ゲート電極２１１と窒化珪素膜２０７ａ，２０７ｂとの間でブロック層（バリア層）として機能する。二酸化珪素膜２０９は、例えば５〜１５ｎｍ程度の膜厚を有している。なお、第２の絶縁膜として、二酸化珪素膜２０９を窒化して得られる酸窒化珪素（ＳｉＯＮ）膜を用いることもできる。
【００３３】
ゲート電極２１１は、断面視略Ｔ字形をなし、その上部２１１ａがＳｉ基板２０１の上面よりも突出し、その下部２１１ｂが二酸化珪素膜２０９に接するようにトレンチ２０３内に挿入されている。ゲート電極２１１は、例えばＣＶＤ法により成膜された多結晶シリコン膜からなり、コントロールゲート（ＣＧ）電極として機能する。また、ゲート電極２１１は、例えばＷ，Ｔｉ，Ｔａ，Ｃｕ，Ａｌ，Ａｕ、Ｐｔ等の金属を含む膜であってもよい。ゲート電極２１１の上部２１１ａは、例えば０．１〜５０ｎｍ程度の膜厚を有している。また、ゲート電極２１１の下部２１１ｂは、横断方向に例えば２〜１０ｎｍ程度の幅を有している。
【００３４】
ゲート電極２１１は、単層に限らず、ゲート電極の比抵抗を下げ、高速化する目的で、例えばタングステン、モリブデン、タンタル、チタン、銅、金、銀、白金およびそれらのシリサイド、ナイトライド、合金等を含む積層構造にすることができる。このゲート電極２１１は、図示しない配線層に接続されている。
【００３５】
第１のソース／ドレイン領域２１３ａおよび第２のソース／ドレイン領域２１３ｂは、ともに同じ導電型であり、Ｓｉ基板２０１の導電型とは反対の導電型となるように不純物がイオン注入されている。第１のソース／ドレイン領域２１３ａおよび第２のソース／ドレイン領域２１３ｂは、ゲート電極２１１を間に挟むようにその両側のＳｉ基板２０１内に形成されている。第１のソース／ドレイン領域２１３ａおよび第２のソース／ドレイン領域２１３ｂは、それぞれソースとしての機能とドレインとしての機能を有しており、どちらか一方がソースとして機能するときは他方がドレインとして機能する。
【００３６】
なお、第１のソース／ドレイン領域２１３ａと第２のソース／ドレイン領域２１３ｂの間に挟まれるトレンチ２０３の周囲の領域が、不揮発性半導体メモリ装置２００のチャネル形成領域となっている。
【００３７】
以上のように、本実施の形態に係る不揮発性半導体メモリ装置２００は、トレンチ２０３に挿入されたゲート電極２１１の下部２１１ｂと交差する横断方向に、ゲート電極２１１、二酸化珪素膜２０９、窒化珪素膜２０７ａ，２０７ｂ、トンネル酸化膜２０５およびＳｉ基板２０１が配置されたＳＯＮＯＳ構造もしくはＭＯＮＯＳ構造を有する。これらのＳＯＮＯＳ構造およびＭＯＮＯＳ構造は、ゲート電極２１１の下部２１１ｂを中心にして左右対称に形成されている。
【００３８】
また、この不揮発性半導体メモリ装置２００のチャネルは、第１のソース／ドレイン領域２１３ａと第２のソース／ドレイン領域２１３ｂとの間のトレンチ２０３のラウンド状壁部２０３ｂに沿って曲率をもって形成される。従って、不揮発性半導体メモリ装置２００の面積を増加させることなく十分なチャネル長Ｌを確保することができる。
【００３９】
以上のような構造の不揮発性半導体メモリ装置２００の動作例について説明する。不揮発性半導体メモリ装置２００は、電荷捕獲領域である一対の窒化珪素膜２０７ａ，２０７ｂを利用して、１ビットの書き込み／読み出しだけでなく、単一のメモリ・セルで２ビット以上の複数ビットの書き込み／読み出しを行うことができる。
【００４０】
不揮発性半導体メモリ装置２００における書き込み、読み出しおよび消去は、公知の方法例えば特表２００１−５１２２９０号公報（特許文献１）と同様の手順で行うことができる。まず、ゲート電極２１１に書込み用電圧ＶＷ１を印加し、第１のソース／ドレイン領域２１３ａに書込み用電圧ＶＷ２を印加し、第２のソース／ドレイン領域２１３ｂを接地する。これにより、ホット・エレクトロン注入現象を利用して第１のソース／ドレイン領域２１３ａに近接した窒化珪素膜２０７ａに電荷を捕獲させて１ビットの書き込みを行うことができる。
【００４１】
また、逆に、ゲート電極２１１に書込み用電圧ＶＷ３を印加し、第２のソース／ドレイン領域２１３ｂに書込み用電圧ＶＷ４を印加し、第１のソース／ドレイン領域２１３ａを接地する。これにより、ホット・エレクトロン注入現象を利用して窒化珪素膜２０７ｂに電荷を捕獲させて、１ビットの書込みを行うことができる。
【００４２】
以上の書き込み動作において、書込み用電圧ＶＷ１およびＶＷ４は、ホット・キャリアが発生する確率が高まるように、Ｖｄｄ（電源電圧）の１／２程度の大きさに設定することが好ましい。
【００４３】
窒化珪素膜２０７ａからの１ビットの読出しは、書き込みとは逆方向に行われる。すなわち、ゲート電極２１１に読出し用電圧ＶＲ１を印加し、前記第２のソース／ドレイン領域２１３ｂに読出し用電圧ＶＲ２を印加し、第１のソース／ドレイン領域２１３ａを接地し、第２のソース／ドレイン領域２１３ｂから第１のソース／ドレイン領域２１３ａへ向かって流れる電流の有無を検出する。
【００４４】
また、窒化珪素膜２０７ｂからの１ビットの読出しも、書き込みとは逆方向に行われる。すなわち、ゲート電極２１１に読出し用電圧ＶＲ３を印加し、第１のソース／ドレイン領域２１３ａに読出し用電圧ＶＲ４を印加し、第２のソース／ドレイン領域２１３ｂを接地し、第１のソース／ドレイン領域２１３ａから第２のソース／ドレイン領域２１３ｂへ向かって流れる電流の有無を検出する。
【００４５】
不揮発性半導体メモリ装置２００においては、目的とする書き込みや読み出しを行なう際に、意図しない書き込みや順方向の読み出しが起こらないように、書込み用電圧ＶＷ１〜ＶＷ４、読み出し用電圧ＶＲ１〜ＶＲ４の大きさや、読み出しを行なうときのしきい値電圧の大きさなどを設定すればよい。
【００４６】
窒化珪素膜２０７ａについて、１ビットの消去を行うには、窒化珪素膜２０７ａの電子をトンネル効果によって、二酸化珪素膜２０９を通過させてゲート電極２１１から排出させるか、または、トンネル酸化膜２０５を通過させて第１のソース／ドレイン領域２１３ａから排出させるようにする。このためには、ゲート電極２１１に正の電圧を、第１のソース／ドレイン領域２１３ａにゼロ電圧（接地電圧）を同時に印加するか、あるいは、ゲート電極２１１に消去用の負の電圧を印加し、同時に、第１のソース／ドレイン領域２１３ａに消去用の正の電圧を印加すればよい。
【００４７】
窒化珪素膜２０７ｂについて、１ビットの消去を行うには、窒化珪素膜２０７ｂの電子をトンネル効果によって、二酸化珪素膜２０９を通過させてゲート電極２１１から排出させるか、または、トンネル酸化膜２０５を通過させて第２のソース／ドレイン領域２１３ｂから排出させるようにする。このためには、ゲート電極２１１に正の電圧を、第２のソース／ドレイン領域２１３ｂにゼロ電圧（接地電圧）を同時に印加するか、あるいは、ゲート電極２１１に消去用の負の電圧を印加し、同時に、第２のソース／ドレイン領域２１３ｂに消去用の正の電圧を印加すればよい。
【００４８】
以上のように、本実施の形態の不揮発性半導体メモリ装置２００は、電荷捕獲領域として、互いに分離した一対の窒化珪素膜２０７ａ，２０７ｂを備えたことにより、従来技術の不揮発性半導体メモリ装置の課題であった短チャネル効果に起因する書き込み不良の発生を防止できる。つまり、不揮発性半導体メモリ装置２００は、微細化を進めても１トランジスタで２ビット以上の複数ビットの書き込み／読み出しを行う場合の電荷捕獲領域の区別が可能である。従って、不揮発性半導体メモリ装置２００を用いることにより、高い信頼性をもって大容量の情報を記憶できる、という効果を奏する。
【００４９】
次に、図２ないし図９を参照して本実施の形態に係る不揮発性半導体メモリ装置２００の製造方法について説明を行う。図２は、不揮発性半導体メモリ装置２００の製造方法の主要な工程手順の概略を示すフロー図である。また、図３〜図９は、不揮発性半導体メモリ装置２００の製造方法の主要な工程を示す説明図である。まず、図示は省略するが、Ｓｉ基板２０１上に、例えばＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法やＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法などの手法で素子分離膜を形成する。また、不揮発性半導体メモリ装置２００のしきい値電圧を調整するために、イオン注入などの方法で不純物ドーピングを行うこともできる。
【００５０】
次に、トレンチ２０３を形成する（ステップＳ１）。図３に示したように、本実施の形態においてトレンチ２０３は、平面状壁部２０３ａとラウンド状壁部２０３ｂとを有している。このような断面形状を持つトレンチ２０３は、公知の方法例えば特開２００７−８８４１８号公報（前記特許文献２）に記載された手順で形成することができる。以下、図示は省略するが、トレンチ２０３を形成する手順の概略を述べる。まず所定のマスクパターンをエッチングマスクとして用いてＳｉ基板２０１を異方性エッチングする。これにより、トレンチ２０３の上部（平面状壁部２０３ａ）となる凹部が形成される。次に、形成された凹部の側壁に、例えばＣＶＤ法によって酸化珪素膜からなる保護膜を形成する。ＣＶＤ法により形成された保護膜は、凹部内の全面に形成されるので、凹部内の底の保護膜を異方性エッチングにより除去し、後で平面状壁部２０３ａとなる予定の凹部の上部にのみ保護膜を残存させる。次に、保護膜及びマスクパターンをエッチングマスクとして用い、露出された凹部の底を等方性エッチングにより掘り進める。等方性エッチングにより、凹部内でＳｉ基板２０１は横方向にもエッチングされるので、凹部の下部は上部よりも広く形成される。つまり、等方性エッチングによって、凹部の底部近傍にサイドエッチングが入り、保護膜で保護された凹部の上部が内側に張り出した状態になる。また、等方性エッチングによって、凹部の底部近傍は壁面が曲率をもってラウンドした形状、例えば球形状、楕円形状などになる。このようにして形成されたトレンチ２０３は、Ｓｉ基板２０１の表面から略垂直な壁面で形成された上部２０３ａに対して、底部近傍の下部２０３ｂがラウンド状に拡大した形状となる。なお、この後で保護膜とマスクパターンは除去する。
【００５１】
次に、図４に示したように、前記トレンチ２０３の内壁及びＳｉ基板２０１の表面に熱酸化法、プラズマ酸化法などの方法で第１の絶縁膜としてのトンネル酸化膜２０５を形成する（ステップＳ２）。トンネル酸化膜２０５は二酸化珪素膜、高誘電率膜（ｈｉｇｈ−ｋ膜）等で形成することができる。前記トンネル酸化膜２０５は前記トレンチ２０３の内壁及びアクティブ領域ＡのＳｉ基板２０１表面を均一な厚さで覆うように形成される。なお、必要に応じて、二酸化珪素膜の表面を窒化処理して得られる酸窒化珪素膜（ＳｉＯＮ膜）をトンネル酸化膜２０５としてもよい。この場合、窒化処理はプラズマ窒化処理法により行うことができる。
【００５２】
次に、図５に示したように、トンネル酸化膜２０５を覆うようにプラズマＣＶＤ法によって窒化珪素膜２０７を形成する（ステップＳ３）。窒化珪素膜２０７は、Ｓｉ基板２０１の上面およびトレンチ２０３の内面に形成されたトンネル酸化膜２０５を均一な膜厚で覆うように形成される。窒化珪素膜２０７は、複数の孔を有する平面アンテナにより処理室内にマイクロ波を導入してプラズマを生成させる方式のプラズマ処理装置を用いて形成することが好ましい。この窒化珪素膜２０７を形成するためのプラズマＣＶＤ処理の条件等については後述する。
【００５３】
次に、一様に成膜された窒化珪素膜２０７の大部分をエッチバックして除去する（ステップＳ４）。このエッチバック工程では、異方性エッチングを行うことにより、トレンチ２０３のラウンド状壁部２０３ｂの内側のトンネル酸化膜２０５上にのみ窒化珪素膜２０７を残存させる。このようにして、図６に示したように、トレンチ２０３内で左右に分離した窒化珪素膜２０７ａと２０７ｂとが形成される。
【００５４】
次に、図７に示したように、トンネル酸化膜２０５および窒化珪素膜２０７ａ，２０７ｂを覆うように第２の絶縁膜としての二酸化珪素膜２０９を形成する（ステップＳ５）。
【００５５】
次に、図８に示したように、トレンチ２０３内を埋め込み、かつ二酸化珪素膜２０９を覆うように、電極膜２１０を形成する（ステップＳ６）。電極膜２１０は、例えばＣＶＤ法により、ポリシリコン層や金属層、あるいは金属シリサイド層などを二酸化珪素膜２０９上に堆積させることによって形成できる。
【００５６】
次に、フォトリソグラフィー技術によりパターン形成したレジストをマスクとして、電極膜２１０をエッチングしてパターン形成する（ステップＳ７）。これにより、図９に示したように、断面視略Ｔ字形をなし、上部２１１ａがＳｉ基板２０１より突起し、下部２１１ｂがＳｉ基板２０１に埋設されたゲート電極２１１が形成される。
【００５７】
次に、アクティブ領域Ａのシリコンにｎ型不純物を高濃度にイオン注入し、第１のソース／ドレイン領域２１３ａおよび第２のソース／ドレイン領域２１３ｂを形成する（ステップＳ８）。このようにして、図１に示した構造の不揮発性半導体メモリ装置２００が製造できる。
【００５８】
なお、以上の説明では、ｎチャネル型の不揮発性半導体メモリ装置２００を例に挙げたが、ｐチャネル型の半導体メモリ装置の場合は、不純物導電型を逆にすればよい。
【００５９】
次に、電荷捕獲領域を形成するための窒化珪素膜２０７の成膜方法について、図１０から図１２を参照しながら説明する。
図１０は、本発明における電荷捕獲領域としての窒化珪素膜２０７ａ，２０７ｂの形成に利用可能なプラズマ処理装置１００の概略構成を模式的に示す断面図である。また、図１１は、図１０のプラズマ処理装置１００の平面アンテナ部材を示す平面図である。さらに、図１２は、図１０のプラズマ処理装置１００の制御部の構成例を示す図面である。
【００６０】
プラズマ処理装置１００は、複数のスロット状の孔を有する平面アンテナ、特にＲＬＳＡ（Ｒａｄｉａｌ Ｌｉｎｅ Ｓｌｏｔ Ａｎｔｅｎｎａ；ラジアルラインスロットアンテナ）にて処理室内にマイクロ波を導入してプラズマを発生させることにより、高密度かつ低電子温度のマイクロ波励起プラズマを発生させ得るＲＬＳＡマイクロ波プラズマ処理装置として構成されている。プラズマ処理装置１００では、１×１０１０〜５×１０１２／ｃｍ３のプラズマ密度で、かつ０．７〜２ｅＶの低電子温度を有するプラズマによる処理が可能である。従って、プラズマ処理装置１００は、各種半導体装置の製造過程においてプラズマＣＶＤ法による窒化珪素膜の成膜処理の目的で好適に利用できる。
【００６１】
プラズマ処理装置１００は、主要な構成として、気密に構成されたチャンバー（処理室）１と、チャンバー１内にガスを供給するガス供給機構１８と、チャンバー１内を減圧排気するための排気機構としての排気装置２４と、チャンバー１の上部に設けられ、チャンバー１内にマイクロ波を導入するマイクロ波導入機構２７と、これらプラズマ処理装置１００の各構成部を制御する制御部５０と、を備えている。
【００６２】
チャンバー１は、接地された略円筒状の容器により形成されている。なお、チャンバー１は角筒形状の容器により形成してもよい。チャンバー１は、アルミニウム等の材質からなる底壁１ａと側壁１ｂとを有している。
【００６３】
チャンバー１の内部には、被処理体であるシリコンウエハ（以下、単に「ウエハ」と記す）Ｗを水平に支持するための載置台２が設けられている。載置台２は、熱伝導性の高い材質例えばＡｌＮ等のセラミックスにより構成されている。この載置台２は、排気室１１の底部中央から上方に延びる円筒状の支持部材３により支持されている。支持部材３は、例えばＡｌＮ等のセラミックスにより構成されている。
【００６４】
また、載置台２には、その外縁部をカバーし、ウエハＷをガイドするためのカバーリング４が設けられている。このカバーリング４は、例えば石英、ＡｌＮ、Ａｌ２Ｏ３、ＳｉＮ等の材質で構成された環状部材である。
【００６５】
また、載置台２には、温度調節機構としての抵抗加熱型のヒータ５が埋め込まれている。このヒータ５は、ヒータ電源５ａから給電されることにより載置台２を加熱して、その熱で被処理基板であるウエハＷを均一に加熱する。
【００６６】
また、載置台２には、熱電対（ＴＣ）６が配備されている。この熱電対６によって温度計測を行うことにより、ウエハＷの加熱温度を例えば室温から９００℃までの範囲で制御可能となっている。
【００６７】
また、載置台２は、ウエハＷを支持して昇降させるためのウエハ支持ピン（図示せず）を有している。各ウエハ支持ピンは、載置台２の表面に対して突没可能に設けられている。
【００６８】
チャンバー１の底壁１ａの略中央部には、円形の開口部１０が形成されている。底壁１ａにはこの開口部１０と連通し、下方に向けて突出する排気室１１が設けられている。この排気室１１には、排気管１２が接続されており、この排気管１２を介して排気装置２４に接続されている。
【００６９】
チャンバー１を形成する側壁１ｂの上端には、環状のアッパープレート１３が接合されている。アッパープレート１３の内周下部は、内側（チャンバー内空間）へ向けて突出し、環状の支持部１３ａを形成している。
【００７０】
アッパープレート１３には、環状をなすガス導入部１４が設けられている。また、チャンバー１の側壁１ｂには、環状をなすガス導入部１５が設けられている。つまり、ガス導入部１４および１５は、上下２段に設けられている。各ガス導入部１４および１５は成膜原料ガスやプラズマ励起用ガスを供給するガス供給機構１８に接続されている。なお、ガス導入部１４および１５はノズル状またはシャワー状に設けてもよい。
【００７１】
また、チャンバー１の側壁１ｂには、プラズマ処理装置１００と、これに隣接する搬送室（図示せず）との間で、ウエハＷの搬入出を行うための搬入出口１６と、この搬入出口１６を開閉するゲートバルブ１７とが設けられている。
【００７２】
ガス供給機構１８は、例えば窒素含有ガス（Ｎ含有ガス）供給源１９ａ、シリコン含有ガス（Ｓｉ含有ガス）供給源１９ｂおよび不活性ガス供給源１９ｃを有している。窒素含有ガス供給源１９ａは、上段のガス導入部１４に接続されている。また、シリコン含有ガス供給源１９ｂおよび不活性ガス供給源１９ｃは、下段のガス導入部１５に接続されている。なお、ガス供給機構１８は、上記以外の図示しないガス供給源として、例えばチャンバー内雰囲気を置換する際に用いるパージガス供給源、チャンバー１内をクリーニングする際に用いるクリーニングガス供給源等を有していてもよい。
【００７３】
成膜原料ガスである窒素含有ガスとしては、例えば窒素ガス（Ｎ２）、アンモニア（ＮＨ３）、ＭＭＨ（モノメチルヒドラジン）等のヒドラジン誘導体などを用いることができる。また、他の成膜原料ガスであるシリコン含有ガスとしては、例えばシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、トリシラン（Ｓｉ３Ｈ８）、ＴＳＡ（トリシリルアミン）などを用いることができる。この中でも、特にジシラン（Ｓｉ２Ｈ６）が好ましい。さらに、不活性ガスとしては、例えばＮ２ガスや希ガスなどを用いることができる。希ガスは、プラズマ励起用ガスであり、例えばＡｒガス、Ｋｒガス、Ｘｅガス、Ｈｅガスなどを用いることができる。
【００７４】
窒素含有ガスは、ガス供給機構１８の窒素含有ガス供給源１９ａから、ガスライン２０を介してガス導入部１４に至り、ガス導入部１４からチャンバー１内に導入される。一方、シリコン含有ガスおよび不活性ガスは、シリコン含有ガス供給源１９ｂおよび不活性ガス供給源１９ｃから、それぞれガスライン２０を介してガス導入部１５に至り、ガス導入部１５からチャンバー１内に導入される。各ガス供給源に接続する各々のガスライン２０には、マスフローコントローラ２１およびその前後の開閉バルブ２２が設けられている。このようなガス供給機構１８の構成により、供給されるガスの切替えや流量等の制御が出来るようになっている。なお、Ａｒなどのプラズマ励起用の希ガスは任意のガスであり、必ずしも成膜原料ガスと同時に供給する必要はない。
【００７５】
排気機構としての排気装置２４は、高速真空ポンプを含む吸引機構を備えている。前記のように、排気装置２４は、排気管１２を介してチャンバー１の排気室１１に接続されている。この排気装置２４を作動させることにより、チャンバー１内のガスは、排気室１１の空間１１ａ内へ均一に流れ、さらに空間１１ａから排気管１２を介して外部へ排気される。これにより、チャンバー１内を所定の真空度、例えば０．１３３Ｐａまで高速に減圧することが可能となっている。
【００７６】
次に、マイクロ波導入機構２７の構成について説明する。マイクロ波導入機構２７は、主要な構成として、透過板２８、平面アンテナ部材３１、遅波材３３、シールド蓋体３４、導波管３７およびマイクロ波発生装置３９を備えている。
【００７７】
マイクロ波を透過する透過板２８は、アッパープレート１３において内周側に張り出した支持部１３ａ上に配備されている。透過板２８は、誘電体、例えば石英やＡｌ２Ｏ３、ＡｌＮ等のセラミックスから構成されている。この透過板２８と支持部１３ａとの間は、シール部材２９を介して気密にシールされている。したがって、チャンバー１内は気密に保持される。
【００７８】
平面アンテナ部材３１は、透過板２８の上方において、載置台２と対向するように設けられている。平面アンテナ部材３１は、円板状をなしている。なお、平面アンテナ部材３１の形状は、円板状に限らず、例えば四角板状でもよい。この平面アンテナ部材３１は、アッパープレート１３の上端に係止されている。
【００７９】
平面アンテナ部材３１は、例えば表面が金または銀メッキされた銅板またはアルミニウム板から構成されている。平面アンテナ部材３１は、マイクロ波を放射する多数のスロット状のマイクロ波放射孔３２を有している。マイクロ波放射孔３２は、所定のパターンで平面アンテナ部材３１を貫通して形成されている。
【００８０】
個々のマイクロ波放射孔３２は、例えば図１１に示すように、細長い長方形状（スロット状）をなしている。そして、典型的には隣接するマイクロ波放射孔３２が「Ｔ」字状に配置されている。また、このように所定の形状（例えばＴ字状）に組み合わせて配置されたマイクロ波放射孔３２は、さらに全体として同心円状に配置されている。
【００８１】
マイクロ波放射孔３２の長さや配列間隔は、マイクロ波の波長（λｇ）に応じて決定される。例えば、マイクロ波放射孔３２の間隔は、波長がλｇ／４、λｇ／２またはλｇとなるように配置される。なお、図１１においては、同心円状に形成された隣接するマイクロ波放射孔３２どうしの間隔をΔｒで示している。なお、マイクロ波放射孔３２の形状は、円形状、円弧状等の他の形状であってもよい。さらに、マイクロ波放射孔３２の配置形態は特に限定されず、同心円状のほか、例えば、螺旋状、放射状等に配置することもできる。
【００８２】
平面アンテナ部材３１の上面には、真空よりも大きい誘電率を有する遅波材３３が設けられている。この遅波材３３は、真空中ではマイクロ波の波長が長くなることから、マイクロ波の波長を短くしてプラズマを調整する機能を有している。
【００８３】
なお、平面アンテナ部材３１と透過板２８との間、また、遅波材３３と平面アンテナ部材３１との間は、それぞれ接触させても離間させてもよいが、接触させることが好ましい。
【００８４】
チャンバー１の上部には、これら平面アンテナ部材３１および遅波材３３を覆うように、シールド蓋体３４が設けられている。シールド蓋体３４は、例えばアルミニウムやステンレス鋼等の金属材料によって形成されている。アッパープレート１３の上端とシールド蓋体３４とは、シール部材３５によりシールされている。また、シールド蓋体３４の内部には、冷却水流路３４ａが形成されている。この冷却水流路３４ａに冷却水を通流させることにより、シールド蓋体３４、遅波材３３、平面アンテナ部材３１および透過板２８を冷却できるようになっている。なお、シールド蓋体３４は接地されている。
【００８５】
シールド蓋体３４の上壁（天井部）の中央には、開口部３６が形成されており、この開口部３６には導波管３７が接続されている。導波管３７の他端側には、マッチング回路３８を介してマイクロ波を発生するマイクロ波発生装置３９が接続されている。
【００８６】
導波管３７は、上記シールド蓋体３４の開口部３６から上方へ延出する断面円形状の同軸導波管３７ａと、この同軸導波管３７ａの上端部に接続された水平方向に延びる矩形導波管３７ｂとを有している。
【００８７】
同軸導波管３７ａの中心には内導体４１が延在している。この内導体４１は、その下端部において平面アンテナ部材３１の中心に接続固定されている。このような構造により、マイクロ波は、同軸導波管３７ａの内導体４１を介して平面アンテナ部材３１へ放射状に効率よく均一に伝播される。
【００８８】
以上のような構成のマイクロ波導入機構２７により、マイクロ波発生装置３９で発生したマイクロ波が導波管３７を介して平面アンテナ部材３１へ伝搬され、さらに透過板２８を介してチャンバー１内に導入されるようになっている。なお、マイクロ波の周波数としては、例えば２．４５ＧＨｚが好ましく用いられ、他に、８．３５ＧＨｚ、１．９８ＧＨｚ等を用いることもできる。
【００８９】
プラズマ処理装置１００の各構成部は、制御部５０に接続されて制御される構成となっている。制御部５０は、図１２に示すように、ＣＰＵを備えたプロセスコントローラ５１と、このプロセスコントローラ５１に接続されたユーザーインターフェース５２および記憶部５３を備えている。プロセスコントローラ５１は、プラズマ処理装置１００において、圧力、温度、ガス流量、マイクロ波出力などのプロセス条件に関係する各構成部（例えば、ヒータ電源５ａ、ガス供給機構１８、排気装置２４、マイクロ波発生装置３９など）を統括して制御する制御手段である。
【００９０】
ユーザーインターフェース５２は、工程管理者がプラズマ処理装置１００を管理するためにコマンドの入力操作等を行うキーボードや、プラズマ処理装置１００の稼働状況を可視化して表示するディスプレイ等を有している。また、記憶部５３は、プラズマ処理装置１００で実行される各種処理をプロセスコントローラ５１の制御にて実現するための制御プログラム（ソフトウエア）や処理条件データ等が記録されたレシピが保存されている。
【００９１】
そして、必要に応じて、ユーザーインターフェース５２からの指示等にて任意のレシピを記憶部５３から呼び出してプロセスコントローラ５１に実行させることで、プロセスコントローラ５１の制御下で、プラズマ処理装置１００での所望の処理が行われる。また、前記制御プログラムや処理条件データ等のレシピは、コンピュータ読み取り可能な記憶媒体、例えばＣＤ−ＲＯＭ、ハードディスク、フレキシブルディスク、フラッシュメモリ、ＤＶＤ、ブルーレイディスクなどに格納された状態のものを利用したり、あるいは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
【００９２】
このように構成されたプラズマ処理装置１００では、８００℃以下の低温で下地膜等へのダメージフリーなプラズマＣＶＤ処理を行うことができる。また、プラズマ処理装置１００は、プラズマの均一性に優れていることから、プロセスの均一性を実現できる。
【００９３】
ＲＬＳＡ方式のプラズマ処理装置１００においては、以下のような手順でプラズマＣＶＤ法によりＳｉ基板２０１に窒化珪素膜を堆積させる処理を行うことができる。まず、ゲートバルブ１７を開にして搬入出口１６からウエハＷをチャンバー１内に搬入し、載置台２上に載置する。次に、チャンバー１内を減圧排気しながら、ガス供給機構１８の窒素含有ガス供給源１９ａおよびシリコン含有ガス供給源１９ｂから、窒素含有ガスおよびシリコン含有ガスを所定の流量でそれぞれガス導入部１４，１５を介してチャンバー１内に導入する。このようにして、チャンバー１内を所定の圧力に調節する。
【００９４】
次に、マイクロ波発生装置３９で発生させた所定周波数例えば２．４５ＧＨｚのマイクロ波を、マッチング回路３８を介して導波管３７に導く。導波管３７に導かれたマイクロ波は、矩形導波管３７ｂおよび同軸導波管３７ａを順次通過し、内導体４１を介して平面アンテナ部材３１に供給される。つまり、マイクロ波は、同軸導波管３７ａ内を平面アンテナ部材３１に向けて伝搬されていく。そして、マイクロ波は、平面アンテナ部材３１のスロット状のマイクロ波放射孔３２から透過板２８を介してチャンバー１内におけるウエハＷの上方空間に放射させられる。この際のマイクロ波出力は、例えば５００〜３０００Ｗ程度とすることができる。
【００９５】
平面アンテナ部材３１から透過板２８を経てチャンバー１に放射されたマイクロ波により、チャンバー１内で電磁界が形成され、窒素含有ガス、シリコン含有ガスがそれぞれプラズマ化する。このマイクロ波励起プラズマは、マイクロ波が平面アンテナ部材３１の多数のマイクロ波放射孔３２から放射されることにより、略１×１０１０〜５×１０１２／ｃｍ３の高密度で、かつウエハＷ近傍では、略１．５ｅＶ以下の低電子温度プラズマとなる。このようにして形成されるマイクロ波励起高密度プラズマは、下地膜へのイオン等によるプラズマダメージが少ないものである。そして、プラズマ中で原料ガスの解離が進み、ＳｉｐＨｑ、ＳｉＨｑ、ＮＨｑ、Ｎ（ここで、ｐ、ｑは任意の数を意味する。以下同様である。）などの活性種の反応によって、窒化珪素ＳｉｘＮｙ（ここで、ｘ、ｙは必ずしも化学量論的に決定されず、条件により異なる値をとる任意の数である。以下同様である。）の薄膜がウエハＷ上に堆積される。
【００９６】
本実施の形態においては、窒化珪素膜２０７ａ，２０７ｂを成膜する際のプラズマＣＶＤ処理の条件を選定することにより、窒化珪素膜２０７ａ，２０７ｂのトラップ密度を所望の大きさにコントロールすることができる。例えば成膜する窒化珪素膜２０７ａ，２０７ｂ中のトラップ密度を大きくする場合（例えば、トラップ密度が５×１０１２〜１×１０１３ｃｍ−２ｅＶ−１の範囲内）には、次に示す条件でプラズマＣＶＤ処理を行うことが好ましい。窒素含有ガスとしてＮＨ３ガス、シリコン含有ガスとしてＳｉ２Ｈ６ガスを使用し、ＮＨ３ガスの流量を１０〜５０００ｍＬ／ｍｉｎ（ｓｃｃｍ）の範囲内、好ましくは１００〜２０００ｍＬ／ｍｉｎ（ｓｃｃｍ）の範囲内、Ｓｉ２Ｈ６ガスの流量を０．５〜１００ｍＬ／ｍｉｎ（ｓｃｃｍ）の範囲内、好ましくは１〜５０ｍＬ／ｍｉｎ（ｓｃｃｍ）の範囲内に設定する。このとき、ＮＨ３ガスとＳｉ２Ｈ６ガスとの流量比（ＮＨ３ガス流量／Ｓｉ２Ｈ６ガス流量）は、Ｓｉ密度が高い窒化珪素膜２０７ａ，２０７ｂを形成する観点から、０．１〜１０００の範囲内とすることが好ましい。また、上記ＮＨ３ガスとＳｉ２Ｈ６ガスを用いる場合において、大きなトラップ密度を有する窒化珪素膜２０７ａ，２０７ｂを形成するためには、処理圧力を１〜１３３３Ｐａにすることが好ましく、５０〜６５０Ｐａにすることがより好ましい。
【００９７】
また、例えば成膜する窒化珪素膜２０７ａ，２０７ｂのトラップ密度を小さくする場合（例えばトラップ密度が５×１０１０〜５×１０１２ｃｍ−２ｅＶ−１未満の範囲内）には、窒素含有ガスとしてＮ２ガス、シリコン含有ガスとしてＳｉ２Ｈ６ガスを使用することが好ましい。具体的には、Ｎ２ガス流量を１０〜５０００ｍＬ／ｍｉｎ（ｓｃｃｍ）の範囲内、好ましくは１００〜２０００ｍＬ／ｍｉｎ（ｓｃｃｍ）の範囲内、Ｓｉ２Ｈ６ガス流量を０．５〜１００ｍＬ／ｍｉｎ（ｓｃｃｍ）の範囲内、好ましくは０．５〜１０ｍＬ／ｍｉｎ（ｓｃｃｍ）の範囲内に設定する。このとき、Ｎ２ガスとＳｉ２Ｈ６ガスとの流量比（Ｎ２ガス流量／Ｓｉ２Ｈ６ガス流量）は、Ｓｉ密度が低い窒化珪素膜を、均一な膜厚で形成する観点から、０．１〜５０００の範囲内とすることが好ましい。また、上記Ｎ２ガスとＳｉ２Ｈ６ガスを用いる場合において、小さなトラップ密度を有する窒化珪素膜２０７ａ，２０７ｂを形成するためには、処理圧力を０．１〜５００Ｐａにすることが好ましく、１〜１００Ｐａにすることがより好ましい。
【００９８】
なお、上記トラップ密度を大きくする場合の条件と、トラップ密度を小さくする場合の条件と、で交互にプラズマＣＶＤ処理を行なうことにより、トラップ密度が異なる窒化珪素薄膜を交互に堆積させることもできる。
【００９９】
また、上記いずれの場合も、プラズマＣＶＤ処理の処理温度は、載置台２の温度を３００℃以上、好ましくは４００〜６００℃に加熱することが好ましい。さらに、プラズマ処理装置１００におけるギャップ（透過板２８の下面から載置台２の上面までの間隔）Ｇは、均一な膜厚と膜質で窒化珪素膜２０７を形成する観点から、例えば５０〜５００ｍｍ程度に設定することが好ましい。
【０１００】
以上のようにして、一対の電荷捕獲領域としての窒化珪素膜２０７ａ，２０７ｂを有する不揮発性半導体メモリ装置２００を容易に製造することができる。
【０１０１】
［第２の実施の形態］
次に、図１３および図１４を参照しながら、本発明の第２の実施の形態に係る不揮発性半導体メモリ装置について説明する。上記第１の実施の形態では、ＳＯＮＯＳ構造またはＭＯＮＯＳ構造の不揮発性半導体メモリ装置２００を例に挙げて本発明を説明した。しかし、本発明は、ＭＮＯＳ（Ｍｅｔａｌ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）構造の不揮発性半導体メモリ装置に適用することも可能である。
【０１０２】
図１３は、第２の実施の形態に係る不揮発性半導体メモリ装置の概略構成を示す断面図である。本実施の形態に係る不揮発性半導体メモリ装置２２０は、シリコン層としてのｐ型のシリコン基板（Ｓｉ基板）２０１に形成されたトレンチ２０３と、トレンチ２０３の内壁部分を含めてＳｉ基板２０１の表層に形成された第１の絶縁膜としてのトンネル酸化膜２０５と、トレンチ２０３の内側に設けられた電荷捕獲領域としての窒化珪素膜２０７ａ，２０７ｂと、トンネル酸化膜２０５および窒化珪素膜２０７ａ，２０７ｂと接し、その下部が前記トレンチ２０３内に挿入されるように形成されたゲート電極２１１と、トレンチ２０３を間に挟むようにその両側のＳｉ基板２０１内に形成された第１のソース／ドレイン領域２１３ａおよび第２のソース／ドレイン領域２１３ｂと、を備えている。本実施の形態に係る窒化珪素膜２０７ａ，２０７ｂは、大きなトラップ密度例えば５×１０１２〜１×１０１３ｃｍ−２ｅＶ−１の範囲内のトラップ密度を有することが好ましい。
【０１０３】
本実施の形態に係る不揮発性半導体メモリ装置２２０は、トレンチ２０３に挿入されたゲート電極２１１の下部２１１ｂと交差する横断方向に、ゲート電極２１１、窒化珪素膜２０７ａ，２０７ｂ、トンネル酸化膜２０５およびＳｉ基板２０１が配置されたＭＮＯＳ構造を有する。このＭＮＯＳ構造は、ゲート電極２１１の下部２１１ｂを中心にして左右対称に形成されている。そして、不揮発性半導体メモリ装置２２０は、電荷捕獲領域である一対の窒化珪素膜２０７ａ，２０７ｂを利用して、１ビットの書き込み／読み出しだけでなく、単一のメモリ・セルで２ビット以上の複数ビットの書き込み／読み出しを行うことができる。
【０１０４】
本実施の形態に係る不揮発性半導体メモリ装置２２０は、図１に示す第１の実施の形態の不揮発性半導体メモリ装置２００における二酸化珪素膜２０９（第２の絶縁膜）が設けられていない点を除き、第１の実施の形態と同様であるため、同じ構成には同一の符号を付して説明を省略する。また、本実施の形態に係る不揮発性半導体メモリ装置２２０における書き込み、読み出しおよび消去は、第１の実施の形態で説明した手順に準じて行うことができる。さらに、不揮発性半導体メモリ装置２２０は、二酸化珪素膜２０９を形成する工程を設けない点を除き、第１の実施の形態に準じて製造することができる。本実施の形態におけるその他の構成、作用および効果は、第１の実施の形態と同様である。
【０１０５】
また、図１４は、本実施の形態に係る不揮発性半導体メモリ装置２２０の変形例を示したものである。本実施の形態においては、図１４に示すように、電荷捕獲領域である一対の窒化珪素膜２０７ａ，２０７ｂの上端を、トンネル酸化膜２０５に沿って、トレンチ２０３の平面状壁部２０３ａに対応する位置まで延長して設けてもよい。このような構造の不揮発性半導体メモリ装置２２０の製造は、第１の実施の形態のステップＳ４における窒化珪素膜２０７の異方性エッチング（エッチバック）の際に、エッチングを途中で止めるか、あるいは、トレンチ２０３の開口部周囲の窒化珪素膜２０７上に任意のマスクを設けてからエッチングを行い、開口部周囲に窒化珪素膜２０７を残すようにすればよい。図１４に示した変形例における他の構成は、図１３に示した第２の実施の形態と同様であるため、同じ構成には同一の符号を付して説明を省略する。
【０１０６】
以上、本発明の実施形態を述べたが、本発明は上記実施形態に制約されることはなく、種々の変形が可能である。例えば、上記実施の形態では、単一層の窒化珪素膜２０７をエッチバックすることによって窒化珪素膜２０７ａ，２０７ｂを形成した。しかし、窒化珪素膜２０７を形成する際に、複数の窒化珪素薄膜を順次堆積させた後でエッチバックすることにより、トレンチ２０３の深さ方向と交差する横断方向に、複数層の窒化珪素薄膜が積層された積層構造の窒化珪素膜２０７ａ，２０７ｂを形成することもできる。この場合、各窒化珪素薄膜を形成する際のプラズマＣＶＤ処理の条件を選定することにより、少なくとも隣接する窒化珪素薄膜とは異なる大きさのトラップ密度を有する複数の窒化珪素薄膜によって、窒化珪素膜２０７ａ，２０７ｂを形成することができる。
【０１０７】
なお、不揮発性半導体メモリ装置などの半導体装置を製造する場合には、プラズマ処理装置１００を含む複数の成膜装置を大気に曝すことなく真空を介して接続することにより、各成膜装置で順次目的の膜を形成することが可能である。
【図面の簡単な説明】
【０１０８】
【図１】本発明の第１の実施の形態に係る不揮発性半導体メモリ装置の概略構成を示す説明図である。
【図２】図１に示した不揮発性半導体メモリ装置の製造工程の概要を示す説明図である。
【図３】図１に示した不揮発性半導体メモリ装置の製造工程を示す説明図である。
【図４】図３に示した工程に続く工程を説明するための説明図である。
【図５】図４に示した工程に続く工程を説明するための説明図である。
【図６】図５に示した工程に続く工程を説明するための説明図である。
【図７】図６に示した工程に続く工程を説明するための説明図である。
【図８】図７に示した工程に続く工程を説明するための説明図である。
【図９】図８に示した工程に続く工程を説明するための説明図である。
【図１０】本発明の窒化珪素膜の形成方法の実施に適したプラズマ処理装置の一例を示す概略断面図である。
【図１１】平面アンテナ部材の構造を示す図面である。
【図１２】制御部の構成を示す説明図である。
【図１３】本発明の第２の実施の形態に係る不揮発性半導体メモリ装置の概略構成を示す説明図である。
【図１４】第２の実施の形態に係る不揮発性半導体メモリ装置の変形例の概略構成を示す説明図である。
【符号の説明】
【０１０９】
１…チャンバー（処理室）、２…載置台、３…支持部材、５…ヒータ、１２…排気管、１４，１５…ガス導入部、１６…搬入出口、１７…ゲートバルブ、１８…ガス供給機構、１９ａ…窒素含有ガス供給源、１９ｂ…Ｓｉ含有ガス供給源、１９ｃ…不活性ガス供給源、２４…排気装置、２７…マイクロ波導入機構、２８…透過板、２９…シール部材、３１…平面アンテナ部材、３２…マイクロ波放射孔、３７…導波管、３７ａ…同軸導波管、３７ｂ…矩形導波管、３９…マイクロ波発生装置、５０…制御部、５１…プロセスコントローラ、５２…ユーザーインターフェース、５３…記憶部、１００…プラズマ処理装置、２００，２２０…不揮発性半導体メモリ装置、２０１…Ｓｉ基板、２０３…トレンチ、２０５…トンネル酸化膜、２０７，２０７ａ，２０７ｂ…窒化珪素膜、２０９…二酸化珪素膜、２１０…電極膜、２１１…ゲート電極、２１３ａ…第１のソース／ドレイン領域、２１３ｂ…第２のソース／ドレイン領域、Ｗ…半導体ウエハ（基板）
【図１】
2008305942.tif 000003
【図２】
2008305942.tif 000004
【図３】
2008305942.tif 000005
【図４】
2008305942.tif 000006
【図５】
2008305942.tif 000007
【図６】
2008305942.tif 000008
【図７】
2008305942.tif 000009
【図８】
2008305942.tif 000010
【図９】
2008305942.tif 000011
【図１０】
2008305942.tif 000012
【図１１】
2008305942.tif 000013
【図１２】
2008305942.tif 000014
【図１３】
2008305942.tif 000015
【図１４】
2008305942.tif 000016