(57)【要約】【課題】小さなコンデンサ容量で精度良く長時間設定のできるタイマー回路を実現する。【解決手段】本発明のタイマー回路は、周期的にオン/オフを繰り返すスイッチ制御信号Ｖｏｓｃに基づいて断続的に一定値の電流Ｉｒｅｆ２を生成し出力する定電流源１１と、一端が定電流源１１の出力に接続され、他端がＶｓｓに接続され、定電流源１１からの出力電流Ｉｒｅｆ２の電荷を蓄積するコンデンサＣ２と、コンデンサＣ２の両端の電圧Ｖｃ２を入力回路しきい値と比較するインバータＩＮＶ１を有する。【選択図】図１
2008203098.tif 000002
【特許請求の範囲】
【請求項１】
周期的にオン/オフを繰り返すスイッチ制御信号に基づいて断続的に一定値の電流を生成し出力する定電流源と、
一端が前記定電流源の出力に接続され、他端が第１の基準電位に接続され、前記定電流源からの前記出力電流の電荷を蓄積するコンデンサと、
前記コンデンサの両端の電圧を所定の参照電位と比較する比較手段を有することを特徴とするタイマー回路。
【請求項２】
前記定電流源は、
ドレイン端子が第２の基準電位に接続され、ゲート端子がソース端子に接続された第１のＭＯＳトランジスタと、
ドレイン端子が前記第２の基準電位に接続され、ゲート端子が前記第１のＭＯＳトランジスタの前記ゲート端子に接続された第２のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタの前記ソース端子に一端が接続され、他端が前記第１の基準電位に接続された電流源と、
電流路の一端が前記第２のＭＯＳトランジスタのソース端子に接続され、前記電流路の他端が出力として前記コンデンサの一端に接続され、制御端子に前記スイッチ制御信号が入力されるスイッチ素子を有することを特徴とする請求項１に記載のタイマー回路。
【請求項３】
前記定電流源は、
ドレイン端子が第２の基準電位に接続され、ゲート端子がソース端子に接続された第１のＭＯＳトランジスタと、
ドレイン端子が前記第２の基準電位に接続され、ゲート端子が前記第１のＭＯＳトランジスタの前記ゲート端子に接続され、ソース端子が出力として前記コンデンサの一端に接続された第２のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタの前記ソース端子に一端が接続され、他端が前記第１の基準電位に接続された電流源と、
ドレイン端子が前記第２の基準電位に接続され、ソース端子が前記第１のＭＯＳトランジスタの前記ソース端子に接続され、ゲート端子に前記スイッチ制御信号が入力される第３のＭＯＳトランジスタを有することを特徴とする請求項１に記載のタイマー回路。
【請求項４】
前記比較手段は、入力段の回路閾値が前記参照電位となるよう設定されたインバータ回路であることを特徴とする請求項１に記載のタイマー回路。
【請求項５】
前記比較手段は、第１の入力に前記コンデンサの一端が接続され、第２の入力に前記参照電位が接続された差動増幅回路であることを特徴とする請求項１に記載のタイマー回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンデンサへの充放電時間を利用して時間設定を行うタイマー回路に係わり、特に、長い時間設定を必要とするタイマー回路に関する。
【背景技術】
【０００２】
従来のタイマー回路は、例えば、「特許文献１」および「特許文献２」にみられるように、コンデンサへの充放電電流によるコンデンサ端子間の電位変化を利用して時間設定を行っていた。
【０００３】
図７は、一般的な従来のタイマー回路の一例を示す回路図であり、図８は、その動作波形である。従来のタイマー回路は、定電流源７１、コンデンサＣ２、および電圧比較のための回路（ＩＮＶ１）を備えており、入力信号Ｖｉに“Ｈ”が入力されると、Ｉｒｅｆ２でコンデンサＣ２を充電し、充電電圧Ｖｃ２がインバータ（ＩＮＶ１）の回路しきい値を越えるまでの時間をタイマー時間Ｔ１として設定する。Ｔ１は、ＩＮＶ１の入力段の回路しきい値を１／２・Ｖｃｃとして、
【数１】
2008203098.tif 000003
となる。
【０００４】
したがって、従来のタイマー回路では、長い時間設定を行う場合には、コンデンサＣ２の容量を大きくするか、充電する電流Ｉｒｅｆ２を小さくする必要があった。
【０００５】
ところで、このような従来のタイマー回路をワンチップマイコンなどの半導体装置に搭載する場合、半導体装置特有の制約により、必ずしも所望の時間設定ができるとは限らないという問題があった。すなわち、例えば、Ｔ１を１ｍｓに設定する場合を考える。Ｖｃｃ＝５Ｖ、Ｉｒｅｆ２＝１００ｎＡとすると、コンデンサＣ２の容量は、（１）式から、４０ｐＦとする必要がある。しかしながら、プロセスによって若干異なるものの、４０ｐＦのコンデンサのレイアウトサイズは通常のＭＯＳトランジスタに比べ非常に大きく、チップサイズがそのまま製造コストに跳ね返る半導体装置においては、タイマー回路のためにこのように巨大なコンデンサを搭載することはコストの面で大きな問題となっていた。
【０００６】
さらに、今後、ＩＣの低電圧化が進み、Ｖｃｃが３Ｖ、２Ｖ，・・・と低下すると、Ｃ２はさらに大きくする必要があり、タイマー回路における長時間設定はますます困難になると予見される。
【０００７】
一方、Ｉｒｅｆ２を１００ｎＡより小さい値に設定する場合、Ｉｒｅｆ２が高温時におけるＭＯＳトランジスタのリーク電流の影響を受けやすくなるという問題があった。時間精度を要求される応用では、このリーク電流によるＩｒｅｆ２への影響が特に厳しく、Ｉｒｅｆ２を小さくすることはできないという問題があった。
【特許文献１】特開平８−１１６２４５号公報
【特許文献２】特開２０００−２４１５６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、小さなコンデンサ容量で精度良く長時間設定のできるタイマー回路を提供する。
【課題を解決するための手段】
【０００９】
本発明の一態様によれば、周期的にオン/オフを繰り返すスイッチ制御信号に基づいて断続的に一定値の電流を生成し出力する定電流源と、一端が前記定電流源の出力に接続され、他端が第１の基準電位に接続され、前記定電流源からの前記出力電流の電荷を蓄積するコンデンサと、前記コンデンサの両端の電圧を所定の参照電位と比較する比較手段を有することを特徴とするタイマー回路が提供される。
【発明の効果】
【００１０】
本発明によれば、小さなコンデンサ容量で精度良く長いタイマー時間を設定することができる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照しながら、本発明の実施例を説明する。
【実施例１】
【００１２】
図１は、本発明の実施例１に係わるタイマー回路を示す回路ブロック図である。 
本発明の実施例１に係わるタイマー回路は、定電流源１１、コンデンサＣ２、および制御回路１２を備えている。
【００１３】
定電流源１１の入力にはスイッチ制御信号Ｖｏｓｃが入力され、定電流源１１の出力はコンデンサＣ２の一端および制御回路１２の第１の入力に接続されている。コンデンサＣ２の他端は接地電位（以下、「Ｖｓｓ」という。）に接続され、制御回路１２の第２の入力には入力信号Ｖｉが入力され、制御回路１２の出力はタイマー回路の出力信号Ｖｏとして所定の回路（図示していない。）へ供給されている。
【００１４】
定電流源１１は、図１に示したように、電流源１３、２つのｐ型ＭＯＳトランジスタ（以下、「Ｍ１およびＭ２」という。）、およびスイッチ素子１４で構成され、周期的にオン/オフするスイッチ制御信号Ｖｏｓｃに応じて、定電流Ｉｒｅｆ２を断続的に出力する。
【００１５】
Ｍ１およびＭ２はカレントミラー回路を構成し、Ｍ１のドレイン端子は電源電位（以下、「Ｖｃｃ」という。）に接続され、ゲート端子はソース端子に接続されている。Ｍ２のドレイン端子はＶｃｃに接続され、ゲート端子はＭ１のゲート端子に接続されている。電流源１３の一端はＭ１のソース端子に接続され、電流源１３の他端はＶｓｓに接続され、電流源１３は定常的にＩｒｅｆ１の電流をＭ１に供給している。
【００１６】
スイッチ素子１４の電流路の一端はＭ２のソース端子に接続され、スイッチ素子１４の電流路の他端は定電流源１１の出力としてコンデンサＣ２の一端に接続され、スイッチ素子１４の制御入力にはスイッチ制御信号Ｖｏｓｃが入力されている。
【００１７】
スイッチ素子１４は、スイッチ制御信号Ｖｏｓｃに基づいて電流路をオン/オフし、断続的な定電流Ｉｒｅｆ２をコンデンサＣ２へ供給する。スイッチ制御信号Ｖｏｓｃは発振回路（図示していない。）によって生成され、オンデューティー（周期に対するオン時間の比率。）が所望の値に設定されている。
【００１８】
スイッチ素子１４としては、例えば、図２に示したようなｐ型ＭＯＳトランジスタを用いることができる。すなわち、ドレイン端子がＭ２のソース端子に接続され、ソース端子が定電流源１１の出力としてコンデンサＣ２の一端に接続され、ゲート端子にスイッチ制御信号Ｖｏｓｃが入力されるよう構成すればよい。
【００１９】
このような構成では、スイッチ制御信号Ｖｏｓｃが“Ｌ”の時スイッチ素子１４はオンし、“Ｈ”の時スイッチ素子１４はオフする。なお、図２においては、スイッチ素子１４以外の構成部分は図１と同様であるので、図１と同じ符号を使用し説明は省略する。
【００２０】
コンデンサＣ２は、定電流源１１からのＩｒｅｆ２を蓄積し、蓄積された電荷に応じた電圧Ｖｃ２を制御回路１２の第１の入力へ供給する。
【００２１】
制御回路１２は、図１に示したように、ｎ型ＭＯＳトランジスタ（以下、「Ｍ３」という。）、２つのインバータ（以下、「ＩＮＶ１およびＩＮＶ２」という。）、およびＡＮＤ回路（以下、「ＡＮＤ１」という。）で構成されている。
【００２２】
Ｍ３のドレイン端子には制御回路１２の第１の入力（Ｖｃ２）が接続され、Ｍ３のソース端子はＶｓｓに接続されている。ＩＮＶ１の入力には制御回路１２の第１の入力（Ｖｃ２）が接続され、ＩＮＶ１の出力はＡＮＤ１の第１の入力に接続されている。ＩＮＶ２の入力には制御回路１２の第２の入力（Ｖｉ）が接続され、ＩＮＶ２の出力はＭ３のゲート端子に接続されている。ＡＮＤ１の第２の入力には制御回路１２の第２の入力（Ｖｉ）が接続され、ＡＮＤ１の出力は制御回路１２の出力（Ｖｏ）として所定の回路（図示していない。）へ供給されている。
【００２３】
次に、上述した構成を持つタイマー回路の動作について説明する。 
図３は、本発明の実施例１に係わるタイマー回路の動作を示す波形図である。
【００２４】
入力信号Ｖｉは、タイマー回路のスタートを指示する信号で、Ｖｉの立ち上がりからタイマー時間Ｔ１が計測される。
【００２５】
スイッチ制御信号Ｖｏｓｃは、スイッチ素子１４のオン/オフを制御する周期的な信号で、ここでは、一例として、オンデューティーが周期の１／２の波形を示した。
【００２６】
定電流源１１の出力であるＩｒｅｆ２は、Ｖｏｓｃに応じて断続的に流れる定電流で、この場合、平均電流はＶｏｓｃのオンデューティーに応じて１／２・Ｉｒｅｆ２となっている。
【００２７】
コンデンサＣ２の端子間電圧Ｖｃ２は、図３に示したように、Ｉｒｅｆ２の電荷がコンデンサＣ２に蓄積されるに従って上昇する。
【００２８】
ＩＮＶ１出力は、Ｖｉが“Ｌ”である間は入力がＭ３によってＶｓｓに固定されているので、“Ｈ”となっている。そして、Ｖｉが“Ｈ”となりタイマー回路がスタートすると、ＩＮＶ１出力は、Ｖｃ２がＩＮＶ１の入力回路しきい値を超えた時点で反転し”Ｌ”となる。
【００２９】
出力信号Ｖｏは、ＩＮＶ１の出力および入力信号Ｖｉの論理積（ＡＮＤ）であり、Ｖｉが“Ｈ”になってからＩＮＶ出力が“Ｌ”になるまでの間“Ｈ”となる。
【００３０】
このようにして、制御回路１２は、Ｉｒｅｆ２、Ｃ２、およびＩＮＶ２の入力回路しきい値で決まるタイマー時間Ｔ１を入力信号Ｖｉの立ち上がりから計測し、タイマー回路の出力として出力信号Ｖｏを生成する。すなわち、Ｔ１は、ＩＮＶ１の入力回路しきい値を１／２・Ｖｃｃ、スイッチ制御信号Ｖｏｓｃのオンデューティーをｎ、として、
【数２】
2008203098.tif 000004
となる。
【００３１】
したがって、従来と同様のタイマー時間Ｔ１を得ようとした場合、ｎ値に従ってＣ２の値を小さくすることができる。例えば、図３に示したように、ｎ＝０．５とした場合は、充電電流の平均値はＩｒｅｆ２の半分になるため、Ｃ２を半分にすることができる。
【００３２】
また、逆に、従来と同様のコンデンサ容量Ｃ２を用いれば、ｎ値に従ってより長いタイマー時間Ｔ１を得ることができる。
【００３３】
上記実施例１によれば、定電流Ｉｒｅｆ２をＭ１およびＭ２などのＭＯＳトランジスタのリーク電流に比べて十分大きな値に設定できるので、小さなコンデンサ容量Ｃ２で精度良く長いタイマー時間Ｔ１を設定できるタイマー回路を実現することができる。
【００３４】
上述の実施例１では、Ｖｃ２をＩＮＶ１で受け、ＩＮＶ１の入力回路しきい値でタイマー時間Ｔ１を決定するとしたが、本発明はこれに限られるものではなく、Ｖｃ２の信号取り出し方法は、別の回路構成であっても特に問題ない。
【実施例２】
【００３５】
図４は、本発明の実施例２に係わるタイマー回路を示す回路ブロック図である。 
本発明の実施例２に係わるタイマー回路は、定電流源４１、コンデンサＣ２、および制御回路４２を備えている。ここで、コンデンサＣ２および制御回路４２の構成、機能、および動作は実施例１と同様であるので、詳しい説明は省略する。
【００３６】
定電流源４１の入力にはスイッチ制御信号Ｖｏｓｃが入力され、定電流源４１の出力はコンデンサＣ２の一端および制御回路４２の第１の入力に接続されている。コンデンサＣ２の他端は接地電位（以下、「Ｖｓｓ」という。）に接続され、制御回路４２の第２の入力には入力信号Ｖｉが入力され、制御回路４２の出力はタイマー回路の出力信号Ｖｏとして所定の回路（図示していない。）へ供給されている。
【００３７】
定電流源４１は、図４に示したように、電流源４３、２つのｐ型ＭＯＳトランジスタ（以下、「Ｍ１およびＭ２」という。）、およびスイッチ素子４４であるｐ型ＭＯＳトランジスタで構成され、周期的にオン/オフするスイッチ制御信号Ｖｏｓｃに応じて、定電流Ｉｒｅｆ２を断続的に出力する。
【００３８】
Ｍ１およびＭ２はカレントミラー回路を構成し、Ｍ１のドレイン端子は電源電位（以下、「Ｖｃｃ」という。）に接続され、ゲート端子はソース端子に接続されている。Ｍ２のドレイン端子はＶｃｃに接続され、ゲート端子はＭ１のゲート端子に接続され、ソース端子は定電流源４１の出力としてコンデンサＣ２の一端に接続されている。電流源４３の一端はＭ１のソース端子に接続され、電流源４３の他端はＶｓｓに接続され、電流源４３は定常的にＩｒｅｆ１の電流をＭ１に供給している。
【００３９】
スイッチ素子４４のドレイン端子はＶｃｃに接続され、スイッチ素子４４のソース端子はＭ１のゲート端子に接続され、スイッチ素子４４のゲート端子にはスイッチ制御信号Ｖｏｓｃが入力されている。
【００４０】
スイッチ素子４４は、スイッチ制御信号Ｖｏｓｃに基づいてＭ１およびＭ２からなるカレントミラー回路をオン/オフし、定電流源４１が定電流Ｉｒｅｆ２を断続的にコンデンサＣ２へ供給するよう動作する。スイッチ制御信号Ｖｏｓｃは発振回路（図示していない。）によって生成され、オンデューティー（周期に対するオン時間の比率。）が所望の値に設定されている。
【００４１】
上述した構成を持つタイマー回路の動作については、スイッチ素子４４の動作を除いて実施例１と同様であるので、詳しい説明は省略する。実施例１との違いは、スイッチ制御信号Ｖｏｓｃが“Ｈ”である時に、定電流源４１が定電流Ｉｒｅｆ２をコンデンサＣ２へ供給することである。
【００４２】
上記実施例２によれば、定電流Ｉｒｅｆ２をＭ１およびＭ２などのＭＯＳトランジスタのリーク電流に比べて十分大きな値に設定できるので、小さなコンデンサ容量Ｃ２で精度良く長いタイマー時間Ｔ１を設定できるタイマー回路を実現することができる。
【実施例３】
【００４３】
図５は、本発明の実施例３に係わるタイマー回路を示す回路ブロック図である。 
本発明の実施例３に係わるタイマー回路は、定電流源５１、コンデンサＣ２、および制御回路５２を備えている。ここでは、コンデンサＣ２の充電波形を利用したスイッチングレギュレータ等のソフトスタート回路の一例を示した。
【００４４】
定電流源５１の入力にはスイッチ制御信号Ｖｏｓｃが入力され、定電流源５１の出力はコンデンサＣ２の一端および制御回路５２の第１の入力に接続されている。コンデンサＣ２の他端は接地電位（以下、「Ｖｓｓ」という。）に接続され、制御回路５２の第２の入力には入力信号Ｖｉが入力され、制御回路５２の第３の入力には出力電流検出信号Ｖｓが入力され、制御回路５２の出力はタイマー回路の出力信号Ｖｏとしてスイッチングレギュレータ等の制御回路（図示していない。）へ供給されている。
【００４５】
定電流源５１は、図５に示したように、電流源５３、２つのｐ型ＭＯＳトランジスタ（以下、「Ｍ１およびＭ２」という。）、およびスイッチ素子５４で構成され、周期的にオン/オフするスイッチ制御信号Ｖｏｓｃに応じて、定電流Ｉｒｅｆ２を断続的に出力する。
【００４６】
Ｍ１およびＭ２はカレントミラー回路を構成し、Ｍ１のドレイン端子は電源電位（以下、「Ｖｃｃ」という。）に接続され、ゲート端子はソース端子に接続されている。Ｍ２のドレイン端子はＶｃｃに接続され、ゲート端子はＭ１のゲート端子に接続されている。電流源５３の一端はＭ１のソース端子に接続され、電流源５３の他端はＶｓｓに接続され、電流源５３は定常的にＩｒｅｆ１の電流をＭ１に供給している。
【００４７】
スイッチ素子５４の電流路の一端はＭ２のソース端子に接続され、スイッチ素子５４の電流路の他端は定電流源５１の出力としてコンデンサＣ２の一端に接続され、スイッチ素子５４の制御入力にはスイッチ制御信号Ｖｏｓｃが入力されている。
【００４８】
スイッチ素子５４は、スイッチ制御信号Ｖｏｓｃに基づいて電流路をオン/オフし、断続的な定電流Ｉｒｅｆ２をコンデンサＣ２へ供給する。スイッチ制御信号Ｖｏｓｃは発振回路（図示していない。）によって生成され、オンデューティー（周期に対するオン時間の比率。）が所望の値に設定されている。
【００４９】
スイッチ素子５４としては、実施例１と同様に、例えば、図２に示したようなｐ型ＭＯＳトランジスタを用いることができる。
【００５０】
コンデンサＣ２は、定電流源５１からのＩｒｅｆ２を蓄積し、蓄積された電荷に応じた電圧Ｖｃ２を制御回路５２の第１の入力へ供給する。
【００５１】
制御回路５２は、図５に示したように、ｎ型ＭＯＳトランジスタ（以下、「Ｍ３」という。）、インバータ（以下、「ＩＮＶ２」という。）、および差動増幅回路（以下、「ＥＲ−ＡＭＰ」という。）で構成されている。
【００５２】
Ｍ３のドレイン端子には制御回路５２の第１の入力（Ｖｃ２）が接続され、Ｍ３のソース端子はＶｓｓに接続されている。ＩＮＶ２の入力には制御回路５２の第２の入力（Ｖｉ）が接続され、ＩＮＶ２の出力はＭ３のゲート端子に接続されている。
【００５３】
ＥＲ−ＡＭＰの第１の入力には制御回路５２の第１の入力（Ｖｃ２）が接続され、ＥＲ−ＡＭＰの第２の入力には基準電圧ＶＲＥＦが接続され、ＥＲ−ＡＭＰの第３の入力には制御回路５２の第３の入力（ＶＦＢ）が接続され、ＥＲ−ＡＭＰの出力は制御回路５２の出力（Ｖｏ）としてスイッチングレギュレータ等の制御回路（図示していない。）へ供給されている。
【００５４】
次に、上述した構成を持つタイマー回路の動作について説明する。 
図６は、本発明の実施例３に係わるタイマー回路を用いたスイッチングレギュレータのソフトスタート動作を示す波形図である。
【００５５】
入力信号Ｖｉは、タイマー回路のスタートを指示する信号で、Ｖｉの立ち上がりからタイマー時間Ｔ１が計測される。
【００５６】
スイッチ制御信号Ｖｏｓｃは、スイッチ素子５４のオン/オフを制御する周期的な信号で、ここでは、一例として、オンデューティーが周期の１／２の波形を示した。
【００５７】
コンデンサＣ２の端子間電圧Ｖｃ２は、図６に示したように、Ｉｒｅｆ２の電荷がコンデンサＣ２に蓄積されるに従って上昇する。
【００５８】
Ｖｃ２＜ＶＲＥＦの間、ＥＲ−ＡＭＰの基準電圧はＶｃ２となり、Ｖｃ２と出力電圧信号ＶＦＢの誤差信号が制御回路５２の出力（Ｖｏ）としてスイッチングレギュレータ等の制御回路に供給され、ＶＦＢ＝Ｖｃ２となるよう制御される。
【００５９】
Ｖｃ２はＴ１の期間徐々に上昇するため、ＶＦＢも同様に徐々に上昇し、ソフトスタートとなる。ソフトスタートの期間（Ｔ１）は、Ｖｃ２＝ＶＲＥＦとなる時間として設定される。
【００６０】
このようなタイマー回路を用いることで、スイッチングレギュレータ等のソフトスタートで必要となる秒単位の長時間設定をオンチップに形成された非常に小さなコンデンサＣ２で精度良く実現することができる。
【００６１】
上記実施例３によれば、定電流Ｉｒｅｆ２をＭ１およびＭ２などのＭＯＳトランジスタのリーク電流に比べて十分大きな値に設定できるので、小さなコンデンサ容量Ｃ２で精度良く長いタイマー時間Ｔ１を設定できるタイマー回路を実現することができる。
【００６２】
上述の実施例１〜３では、説明を容易にするため、スイッチ制御信号Ｖｏｓｃの周期を比較的長く設定したが、本発明はこれに限られるものではなく、実際にはＴ１に比べ十分高い周波数でＶｏｓｃを設定することができる。また、同様に、Ｖｏｓｃのオンデューティーは１／２であるとしたが、本発明はこれに限られるものではなく、（２）式にしたがって所望のオンデューティーを設定することができる。
【００６３】
さらに、上述の実施例１〜３では、スイッチ素子は一例としてＭＯＳトランジスタであるとしたが、本発明はこれに限られるものではない。
【図面の簡単な説明】
【００６４】
【図１】本発明の実施例１に係わるタイマー回路を示す回路ブロック図。
【図２】本発明の実施例１に係わる別のタイマー回路を示す回路ブロック図。
【図３】本発明の実施例１に係わるタイマー回路の動作を示す波形図。
【図４】本発明の実施例２に係わるタイマー回路を示す回路ブロック図。
【図５】本発明の実施例３に係わるタイマー回路を示す回路ブロック図。
【図６】本発明の実施例３に係わるタイマー回路を用いたスイッチングレギュレータのソフトスタート動作を示す波形図。
【図７】従来のタイマー回路を示す回路ブロック図。
【図８】従来のタイマー回路の動作を示す波形図。
【符号の説明】
【００６５】
１１、４１、５１  定電流源
１２、４２、５２  制御回路
１３、４３、５３  電流源
１４、４４、５４  スイッチ素子
Ｃ２  コンデンサ
Ｍ１〜Ｍ３  ＭＯＳトランジスタ
ＩＮＶ１、ＩＮＶ２  インバータ
ＡＮＤ１  ＡＮＤ回路
ＥＲ−ＡＭＰ  差動増幅回路
【図１】
2008203098.tif 000005
【図２】
2008203098.tif 000006
【図３】
2008203098.tif 000007
【図４】
2008203098.tif 000008
【図５】
2008203098.tif 000009
【図６】
2008203098.tif 000010
【図７】
2008203098.tif 000011
【図８】
2008203098.tif 000012