(57)【要約】【課題】  金属酸化物膜或いは金属珪酸化物膜をゲート絶縁膜に用いた半導体装置の長期信頼性を向上させる。【解決手段】  高誘電率ゲート絶縁膜を用いた半導体装置の製造方法であって、半導体基板１０上にシリコン酸化膜２１を形成した後、シリコン酸化膜２１上にアルミニウム膜２５を形成し、次いでアルミニウム膜２５上にシリコン酸化膜２１よりも高い誘電率を有する高誘電率ゲート絶縁膜２４を形成し、次いで高誘電率ゲート絶縁膜２４に窒素を導入し、次いで高誘電率ゲート絶縁膜２４上にゲート電極材料膜を形成し、次いでゲート電極材料膜をゲートパターンに加工してゲート電極３０を形成する。【選択図】      図２
2008047823.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にシリコン酸化膜を形成する工程と、
前記シリコン酸化膜上にアルミニウム膜を形成する工程と、
前記アルミニウム膜上に前記シリコン酸化膜よりも高い誘電率を有する高誘電率ゲート絶縁膜を形成する工程と、
前記高誘電率ゲート絶縁膜に窒素を導入する工程と、
前記窒素が導入された高誘電率ゲート絶縁膜上にゲート電極材料膜を形成する工程と、
前記ゲート電極材料膜をゲートパターンに加工してゲート電極を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記高誘電率ゲート絶縁膜として、ジルコニウム、ハフニウム、チタン、タンタル、イットリウム、或いは希土類元素の何れかを含むシリケート又は酸化物を用いることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記高誘電率ゲート絶縁膜はハフニウムシリケート又はハフニウム酸化膜であり、該高誘電率ゲート絶縁膜をＡＬＤ（Atomic Layer Deposition）法で形成することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記アルミニウム膜を、単位面積当たりの原子数が１×１０15〜１×１０16（ｃｍ-2）となるように、１原子層〜数原子層の範囲で形成することを特徴とする請求項１〜３の何れかに記載の半導体装置の製造方法。
【請求項５】
半導体基板上の一部に形成されたシリコン酸化膜からなる第１の絶縁膜と、
前記第１の絶縁膜上に形成されたアルミニウムと酸素を含む第２の絶縁膜と、
前記第２の絶縁膜上に形成されたアルミニウムと窒素を含む第３の絶縁膜と、
前記第３の絶縁膜上に形成された、金属元素と窒素を含み前記シリコン酸化膜よりも誘電率の高い高誘電率ゲート絶縁膜からなる第４の絶縁膜と、
前記第４の絶縁膜上に形成されたゲート電極と、
を具備したことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果トランジスタのようなＭＩＳ（Metal-Insulator-Semiconductor）構造を備えた半導体装置に係わり、特に高誘電率ゲート絶縁膜を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、ＬＳＩの高速化・高集積化の要求により、更なるトランジスタの微細化が進められており、それに伴ってゲート絶縁膜の薄膜化が要求されている。従来の金属／絶縁体／半導体接合の電界効果トランジスタ（ＭＩＳＦＥＴ）では、ゲート絶縁膜としてシリコン酸化膜（ＳｉＯ2 ）が使われてきた。しかし、シリコン酸化膜の薄膜化が１ｎｍまで進むと、ゲート金属からＳｉＯ2 を介して基板に流れるリーク電流が大きくなるという問題が生じる。特に、低スタンバイ電力のＭＩＳＦＥＴにおいてこの問題は深刻である。
【０００３】
そこで、シリコン酸化膜に替わるゲート絶縁膜として、高誘電体膜が検討されている。その利点は、ゲート絶縁膜にシリコン酸化膜よりも誘電率の高い材料を用いることで、絶縁膜の実効膜厚を薄くすることなくゲート容量を確保できることである。これにより、ゲート絶縁膜を流れるリーク電流を抑えることができる。しかし、高誘電体材料は一般にシリコン基板との界面特性が悪く、界面準位や固定電荷などを生じやすいという問題がある。そこで、一般的にシリコン基板と高誘電率ゲート絶縁膜との界面に、薄いシリコン酸化膜を挟むことによって、界面特性の改善がなされている。
【０００４】
また、高誘電体材料は、高温の熱処理を行うことにより結晶化し、絶縁膜の特性を劣化させることが報告されている。そのため、高誘電体材料に窒素を導入し結晶化を抑制することが提案されている。しかし、窒素が界面に存在すると、界面特性を大きく劣化させる要因となる。特に、長期信頼性の観点で、ｐ−ＭＯＳＦＥＴをオン状態において、閾値が負方向にシフトしていき、駆動電流が低下する現象（Negative Bias Temperature Instability：ＮＢＴＩ）が問題となっている。また、ＮＢＴＩは界面に窒素が入ることによって、劣化が大きくなることが報告されている。
【０００５】
そこで、ＮＢＴＩ特性を改善するため、シリコン基板と絶縁膜との界面から窒素の分布を遠ざける方法が提案されている（例えば、特許文献１参照）。しかし、高誘電体材料の結晶化を抑制するには高誘電体材料への窒素の導入が必須であり、上記方法でも完全な解決策とはならない。
【特許文献１】特開２００５−３５３９９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
このように、ＮＢＴＩ特性を改善するためには、窒素がシリコン基板と絶縁膜との界面に入らないことが重要であるが、一方で、これまでに提案されている高誘電率ゲート絶縁膜（例えば金属シリケート）は、窒素を導入することにより熱的安定性を保っており、かつゲート電極からの不純物の突き抜けを抑制している。即ち、高誘電率ゲート絶縁膜への窒素の導入は必須であり、これが界面特性の劣化や駆動電流の低下を招く要因となっている。
【０００７】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、窒素を添加した高誘電率ゲート絶縁膜を用いた場合にも、半導体基板とシリコン酸化膜との界面における窒素を低減することができ、界面特性及び素子特性の向上をはかり得る半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するために本発明は、次のような構成を採用している。
【０００９】
即ち、本発明の一態様は、高誘電率ゲート絶縁膜を用いた半導体装置の製造方法であって、半導体基板上にシリコン酸化膜を形成する工程と、前記シリコン酸化膜上にアルミニウム膜を形成する工程と、前記アルミニウム膜上に前記シリコン酸化膜よりも高い誘電率を有する高誘電率ゲート絶縁膜を形成する工程と、前記高誘電率ゲート絶縁膜に窒素を導入する工程と、前記窒素が導入された高誘電率ゲート絶縁膜上にゲート電極材料膜を形成する工程と、前記ゲート電極材料膜をゲートパターンに加工してゲート電極を形成する工程と、を含むことを特徴とする。
【００１０】
また、本発明の別の一態様は、高誘電率ゲート絶縁膜を用いた半導体装置であって、半導体基板上の一部に形成されたシリコン酸化膜からなる第１の絶縁膜と、前記第１の絶縁膜上に形成されたアルミニウムと酸素を含む第２の絶縁膜と、前記第２の絶縁膜上に形成されたアルミニウムと窒素を含む第３の絶縁膜と、前記第３の絶縁膜上に形成された、金属元素と窒素を含み前記シリコン酸化膜よりも誘電率の高い高誘電率ゲート絶縁膜からなる第４の絶縁膜と、前記第４の絶縁膜上に形成されたゲート電極と、を具備したことを特徴とする。
【発明の効果】
【００１１】
本発明によれば、窒素を添加した高誘電率ゲート絶縁膜を用いた場合にも、半導体基板とシリコン酸化膜との界面の窒素を低減することができ、界面特性及び素子特性の向上をはかることができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の詳細を図示の実施形態によって説明する。
【００１３】
なお、以後の説明では、共通の構成に同一の符号を付すものとし、重複する説明は省略する。また、各図は模式図であり、その形状や寸法、比などは実際の装置と異なる個所があるが、実際の装置を製造する際は、以下の説明と公知の技術を参酌して判断することができる。
【００１４】
（第１の実施形態）
図１は、本発明の第１の実施形態に係わるＭＩＳＦＥＴの概略構造を示す断面図、特にゲート長方向の断面図である。
【００１５】
図中の１０はシリコン基板（半導体基板）であり、この基板１０上にゲート絶縁膜２０を介して多結晶シリコンからなるゲート電極３０が形成されている。基板１０の表面のゲート電極３０の端部に隣接する領域には、不純物が拡散された一対の浅い拡散層１１ａ，１１ｂが形成され、その外側には高濃度に不純物が拡散された一対の深い拡散層１２ａ，１２ｂ（ソース／ドレイン領域）が形成されている。一般に、ゲート絶縁膜２０及びゲート電極３０は、図１の紙面垂直方向（ゲート幅方向）に伸びる短冊形状を有する。
【００１６】
拡散領域１１ａ，１１ｂの間には、ゲートへの電圧印加により形成されるチャネル領域１３が形成されている。このチャネル領域１３は、トランジスタのしきい値の調整のために、添加する不純物の量が調整されている。なお、このＭＩＳＦＥＴの両脇には、隣接する素子との間を電気的に絶縁する素子分離領域が一般に形成されている（図示せず）。
【００１７】
ゲート電極３０の両側には、シリコン窒化膜からなる側壁絶縁膜４０が形成されている。ゲート電極３０上とソース／ドレイン領域１２ａ，１２ｂ上には、それぞれ金属シリサイド層５０が形成されている。
【００１８】
ここまでの基本的な構成は一般的なＭＯＳトランジスタと同じであるが、本実施形態では、図２に示すようにゲート絶縁膜２０が、基板１０側からシリコン酸化膜（ＳｉＯ2 ）２１、酸化アルミニウム膜（Ａｌ2 Ｏ3 ）２２、窒化アルミニウム膜（ＡｌＮ）２３、窒素添加のハフニウムシリケート膜（ＨｆＳｉ）２４の積層構造となっている。ここで、ハフニウムシリケートは熱安定性が高くＳｉとの反応性も良好であり、高誘電率ゲート絶縁膜として優れた材料である。
【００１９】
次に、本実施形態の半導体装置の製造方法について説明する。図３は、本実施形態のＭＩＳＦＥＴの製造工程を示す断面図である。
【００２０】
まず、図３（ａ）に示すように、シリコン基板（半導体基板）１０の上に、熱酸化や水蒸気燃焼酸化（ＩＳＳＧ）によりシリコン酸化膜２１を０．６〜１．２ｎｍの厚さに形成する。続いて、スパッタ法、ＣＶＤ法、或いはＡＬＤ（Atomic Layer Deposition）法を用いて、アルミニウム膜２５を堆積する。ここで、アルミニウム膜２５は１原子層〜数原子層と極めて薄く形成することが望ましい。具体的には、体積密度と膜厚をかけた単位面積当たりの原子数が１×１０15〜１×１０16（ｃｍ-2）程度であることが望ましい。このアルミニウムの量は、高誘電率ゲート絶縁膜中に結晶化を抑制するために必要最小限の窒素を導入した際に、窒素が下部界面層への拡散を防ぐために必要最小限の望ましい量である。これにより、アルミニウム膜２５はシリコン酸化膜２１上に１原子層〜数原子層の範囲で形成されることになる。なお、薄膜成膜の制御性に優れることから、アルミニウム膜の堆積手法としては、ＡＬＤ法が最も好ましい。
【００２１】
次いで、スパッタ法、ＣＶＤ法、或いはＡＬＤ法により、アルミニウム膜２５上に２〜４ｎｍの厚さにハフニウムシリケート膜（高誘電率ゲート絶縁膜）２４を堆積する。続いて、例えばプラズマ窒化やアンモニア窒化などにより、ハフニウムシリケート膜２４に窒素を導入する。ここで、導入する窒素の量はハフニウムシリケート膜２４が相分離や結晶化が起こらない必要最小の量である。
【００２２】
次いで、図３（ｂ）に示すように、ハフニウムシリケート膜２４上にゲート電極３０として、例えば不純物を添加した多結晶シリコン膜を１００ｎｍ〜１μｍ程度の厚さに堆積する。続いて、多結晶シリコン膜，ハフニウムシリケート膜２４，アルミニウム膜２５，及びシリコン酸化膜２１をＲＩＥ等により選択的にエッチングすることにより、ゲート構造を作製する。そして、ゲート構造部をマスクにイオン注入を行い、浅い不純物拡散領域１１ａ，１１ｂを形成する。
【００２３】
次いで、図３（ｃ）に示すように、全面にシリコン窒化膜等の絶縁膜を堆積した後にエッチバックすることにより、ゲート構造部の側壁に側壁絶縁膜４０を形成する。続いて、ゲート構造部及び側壁絶縁膜をマスクにイオン注入することにより、高濃度に不純物が拡散された深い拡散層（ソース／ドレイン領域）１２ａ，１２ｂを形成する。
【００２４】
ここで、アルミニウム膜２５は熱処理により図３（ｃ）に示すように変化する。この熱処理は、ソース／ドレイン領域１２ａ，１２ｂの活性化又は、ゲート電極３０の活性化の際の熱処理のどちらでもよい。上記熱処理を加えることによって、アルミニウム膜２５がシリコン酸化膜２１と反応した結果、酸化アルミニウム膜２２が形成され、更にアルミニウム膜２５が窒化ハフニウムシリケート膜２４と反応した結果、窒化アルミニウム膜２３が形成される。ここで、窒化ハフニウムシリケート中の窒素が、優先的に、アルミニウムと反応するため、シリコン酸化膜２１へ窒素が拡散することを防ぎ、そのため良好な界面特性を保つことができる。
【００２５】
これ以降は従来方法と同様に、ゲート電極３０及びソース／ドレイン拡散領域１２ａ，１２ｂ上に金属シリサイド５０を形成することによって前記図１に示す構造が完成することになる。
【００２６】
このように本実施形態によれば、ハフニウムシリケートのような高誘電率ゲート絶縁膜２４を用いたことによるリーク電流抑制効果に加え、次のような効果が得られる。即ち、シリコン基板１０上のシリコン酸化膜２１と窒素添加のハフニウムシリケート膜２４との間にアルミニウム膜２５を挟み、アルミニウム膜２５と窒素を結合させることにより、窒素がシリコン基板１０の界面に拡散することを防ぐことができ、界面特性及びゲート絶縁膜の信頼性を向上させると共に、高誘電体材料の結晶化を防ぐことが可能となる。これにより、０．１μｍ以下の世代のＭＩＳ構造に要求される高い品質のゲート絶縁膜を実現することができる。
【００２７】
即ち、窒素を添加したハフニウムシリケート膜を用いた場合にも、半導体基板１０とシリコン酸化膜２１との界面における窒素を低減することができ、界面特性及び素子特性の向上をはかることができる。
【００２８】
なお、本実施形態では、高誘電率ゲート絶縁膜としてハフニウムシリケートを例に説明したが、ハフニウムに替えてジルコニウム、チタン、タンタル、アルミニウム、イットリウム、ランタン、セリウム、あるいはその他の希土類元素を用いることができる。また、ゲート電極としては多結晶シリコン膜に限らず、Ａｌその他の導電材料を用いることも可能である。また、基板の導電型及びソース／ドレインの不純物の選択により、ｐチャネル，ｎチャネル何れのＭＩＳＦＥＴにも適用することができる。
【００２９】
（第２の実施形態）
図４は本発明の第３の実施形態に係わるＭＩＳＦＥＴの概略構造を示す断面図であり、図５はゲート絶縁膜の部分を拡大して示す断面図である。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
【００３０】
本実施形態が先に説明した第１の実施形態と異なる点は、ハフニウムシリケート膜（ＨｆＳｉ）２４の代わりに、ハフニウム酸化膜（ＨｆＯ2 ）６４を用いたことにある。即ち、本実施形態のゲート絶縁膜６０は、基板１０側からシリコン酸化膜（ＳｉＯ2 ）６１、酸化アルミニウム膜（Ａｌ2 Ｏ3 ）６２、窒化アルミニウム膜（ＡｌＮ）６３、窒素添加のハフニウム酸化膜（ＨｆＯ2 ）６４の積層構造となっている。
【００３１】
製造方法は第１の実施形態と実質的に同じであり、図６（ａ）に示すように、シリコン基板（半導体基板）１０の上に、熱酸化や水蒸気燃焼酸化（ＩＳＳＧ）によりシリコン酸化膜６１を０．６〜１．２ｎｍの厚さに堆積する。続いて、ＡＬＤ（Atomic Layer Deposition）法を用いて、アルミニウム膜６５を堆積する。ここでも、第１の実施形態と同様に、単位面積当たりの原子数が１×１０15〜１×１０16（ｃｍ-2）程度となるように、アルミニウム膜６５は、１原子層〜数原子層で形成する。
【００３２】
次いで、スパッタ法、ＣＶＤ法、或いはＡＬＤ法により、アルミニウム膜６５上に２〜４ｎｍの厚さにハフニウム酸化膜６４を堆積する。続いて、例えばプラズマ窒化やアンモニア窒化などにより、ハフニウム酸化膜６４に窒素を導入する。
【００３３】
次いで、図６（ｂ）に示すように、ハフニウム酸化膜６４上にゲート電極３０として、例えば不純物を添加した多結晶シリコン膜を１００ｎｍ〜１μｍ程度の厚さに堆積する。続いて、多結晶シリコン膜，ハフニウム酸化膜６４，アルミニウム膜６５，及びシリコン酸化膜６１をＲＩＥ等により選択的にエッチングすることにより、ゲート構造部を作製する。そして、ゲート構造部をマスクにイオン注入を行い、浅い不純物拡散領域１１ａ，１１ｂを形成する。
【００３４】
次いで、図６（ｃ）に示すように、ゲート構造部の側壁に側壁絶縁膜４０を形成する。続いて、ゲート構造部及び側壁絶縁膜４０をマスクにイオン注入することにより、高濃度に不純物が拡散された深い拡散層（ソース／ドレイン領域）１２ａ，１２ｂを形成する。
【００３５】
ここで、アルミニウム膜６５は熱処理により図６（ｃ）に示すように変化する。この熱処理は、ソース／ドレイン領域の活性化又は、ゲート電極の活性化の際の熱処理のどちらでもよい。上記熱処理を加えることによって、アルミニウム膜６５が、シリコン酸化膜６１と窒素添加の窒化ハフニウム酸化膜６４と反応した結果、酸化アルミニウム層６２と窒化アルミニウム層６３が形成される。ここで、ハフニウム酸化膜６４中の窒素が、優先的に、アルミニウムと反応するため、シリコン酸化膜６１へ窒素が拡散することを防ぎ、そのため、良好な界面特性を保つことができる。
【００３６】
これ以降は従来方法と同様に、ゲート電極３０及びソース／ドレイン拡散領域１２ａ，１２ｂ上に金属シリサイド５０を形成することによって前記図１に示す構造が完成することになる。
【００３７】
このように本実施形態においても、ハフニウム酸化膜６４中の窒素がシリコン基板１０の界面に拡散することを防ぐことができ、界面特性及びゲート絶縁膜の信頼性を向上させると共に、高誘電体材料の結晶化を防ぐことが可能となる。従って、先の第１の実施形態と同様の効果が得られる。
【００３８】
なお、本実施形態では、高誘電率ゲート絶縁膜としてハフニウム酸化膜を例に説明したが、ハフニウムに替えてジルコニウム、チタン、タンタル、アルミニウム、イットリウム、ランタン、セリウム、或いはその他の希土類元素を用いることができる。また、ゲート電極としては多結晶シリコン膜に限らず、Ａｌその他の導電材料を用いることも可能である。基板の導電型及びソース／ドレインの不純物の選択により、ｐチャネル，ｎチャネル何れのＭＩＳＦＥＴにも適用することができる。
【００３９】
（変形例）
本発明は上述した各実施形態に限定されるものではない。実施形態では、ＭＩＳＦＥＴを例に取り説明したが、本発明は必ずしもＭＩＳ型のトランジスタに限らずＭＩＳ型のキャパシタに適用することも可能である。さらに、側壁絶縁膜４０や浅い拡散層１１ａ，１１ｂを有しない構造に適用できるのも勿論のことである。また、高誘電率ゲート絶縁膜の形成のための各層の膜厚や形成条件等は、仕様に応じて適宜変更可能である。
【００４０】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【図面の簡単な説明】
【００４１】
【図１】第１の実施形態に係わるＭＩＳＦＥＴの概略構造を示す断面図。
【図２】図１のＭＩＳＦＥＴのゲート絶縁膜部分を拡大して示す断面図。
【図３】第１の実施の形態に係わるＭＩＳＦＥＴの製造工程を示す断面図。
【図４】第２の実施形態に係わるＭＩＳＦＥＴの概略構造を示す断面図。
【図５】図２のＭＩＳＦＥＴのゲート絶縁膜部分を拡大して示す断面図。
【図６】第２の実施の形態に係わるＭＩＳＦＥＴの製造工程を示す断面図。
【符号の説明】
【００４２】
１０…シリコン基板（半導体基板）
１１ａ，１１ｂ…浅い拡散層
１２ａ，１２ｂ…深い拡散層（ソース／ドレイン領域）
１３…チャネル領域
２０，６０…ゲート絶縁膜
２１，６１…シリコン酸化膜
２２，６２…酸化アルミニウム膜
２３，６３…窒化アルミニウム膜
２４…窒素添加のハフニウムシリケート膜
２５…アルミニウム膜
３０…多結晶シリコン膜（ゲート電極）
４０…側壁絶縁膜
５０…金属シリサイド膜
６４…窒素添加のハフニウム酸化膜
【図１】
2008047823.tif 000003
【図２】
2008047823.tif 000004
【図３】
2008047823.tif 000005
【図４】
2008047823.tif 000006
【図５】
2008047823.tif 000007
【図６】
2008047823.tif 000008