(57)【要約】【課題】大規模な外部回路を持つことなく、高速に出力電流の測定が可能なＬＳＩテスタを実現する。【解決手段】複数のピンを有するＤＵＴの出力電流を測定するＬＳＩテスタにおいて、ＤＵＴに印加するパターンに同期させてピンを切り替えると共にＤＵＴの出力電流を測定する。【選択図】  図１
2008185433.tif 000002
【特許請求の範囲】
【請求項１】
複数のピンを有するＤＵＴの出力電流を測定するＬＳＩテスタにおいて、
前記ＤＵＴに印加するパターンに同期させて前記ピンを切り替えると共に前記ＤＵＴの出力電流を測定することを特徴とするＬＳＩテスタ。
【請求項２】
複数のピンを有するＤＵＴの出力電流を測定するＬＳＩテスタにおいて、
テストプログラムに基づいて前記ＬＳＩテスタを統括的に制御するテスタ制御部と、
前記ＤＵＴに印加するパターンと共に第１のトリガ信号及び第２のトリガ信号を発生するパターン発生部と、
前記ＤＵＴの出力が入力され前記第１のトリガ信号により前記複数のピンのうち１ピンを選択するピンエレクトロニクスと、
前記第２のトリガ信号により前記選択されたピンの出力電流を測定するＤＣ測定モジュールと
を備えたことを特徴とするＬＳＩテスタ。
【請求項３】
複数のピンを有するＤＵＴの出力電流を測定するＬＳＩテスタにおいて、
テストプログラムに基づいて前記ＬＳＩテスタを統括的に制御するテスタ制御部と、
前記ＤＵＴに印加するパターンと共に第１のトリガ信号及び第２のトリガ信号を発生するパターン発生部と、
前記ＤＵＴの出力が入力され前記第１のトリガ信号により前記複数のピンのうち複数ピンを選択するピンエレクトロニクスと、
前記第２のトリガ信号により前記選択された複数ピンの出力電流をそれぞれ測定する複数のＤＣ測定モジュールと
を備えたことを特徴とするＬＳＩテスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流出力型ドライバＩＣ（Integrated Circuit）を試験するＬＳＩ（Large Scale Integration）テスタに関し、特に大規模な外部回路を持つことなく、高速に出力電流の測定が可能なＬＳＩテスタに関する。
【背景技術】
【０００２】
近年、携帯電話やデジタルカメラ等のディスプレイに有機ＥＬ（organic electroluminescence）を用いたものが多くなってきている。これらのディスプレイに実装されているのが有機発光ダイオード（以下、ＯＬＥＤ（organic Light Emitting Diode）という）であり、このＯＬＥＤへ電流を印加するのがＯＬＥＤドライバＩＣ、すなわち、電流出力型のドライバＩＣである。
【０００３】
従来のＬＳＩテスタに関連する先行技術文献としては次のようなものがある。
【０００４】
【特許文献１】特開平１０−２３９４０８号公報
【０００５】
図２はこのような従来のＬＳＩテスタを示す構成ブロック図である。図２において、電流電圧変換回路（以下、ＩＶ変換回路という）１１は電流を電圧に変換して出力し、パフォーマンスボード１は複数のＩＶ変換回路１１で構成される。
【０００６】
Ａ／Ｄ（Analog to Digital）変換器２４は、アナログ電圧値をディジタルデータに変換し、ピンエレクトロニクス制御回路２５は、リレー２１、リレー２２、リレー２３及びＡ／Ｄ変換器２４の制御を行う。ピンエレクトロニクス２は複数のリレー２１、リレー２２、リレー２３及びＡ／Ｄ変換器２４、並びに、ピンエレクトロニクス制御回路２５で構成される。
【０００７】
同様に、ＩＶ変換回路３１は、電流を電圧に変換して出力し、Ａ／Ｄ変換器３２は、アナログ電圧値をディジタルデータに変換する。ＤＣ（Direct Current）測定モジュール制御回路３３は、ＩＶ変換回路３１及びＡ／Ｄ変換器３２を制御する。ＤＣ測定モジュール３は、ＩＶ変換回路３１、Ａ／Ｄ変換器３２及びＤＣ測定モジュール制御回路３３で構成される。
【０００８】
テスタ制御部４は、ピンエレクトロニクス２及びＤＣ測定モジュール３をテストプログラムに基づいて制御する。ＬＳＩテスタ５０は、複数のピンエレクトロニクス２、ＤＣ測定モジュール３及びテスタ制御部４で構成される。
【０００９】
また、被試験対象デバイス（以下、ＤＵＴ（Device Under Test）という）１００は電流出力形ドライバＩＣであり、複数の出力ピンを有する。ＤＵＴ１００の複数の出力ピンは、パフォーマンスボード１のＩＶ変換回路１１の入力端子にそれぞれ接続され、ＩＶ変換回路１１の出力端子はピンエレクトロニクス２のリレー２１の一端に接続される。リレー２１の他端はリレー２２の一端及びリレー２３の一端にそれぞれ接続され、リレー２３の他端はＡ／Ｄ変換器２４の入力端子に接続される。
【００１０】
リレー２２の他端はＤＣ測定モジュールのＩＶ変換回路３１の入力端子に接続され、ＩＶ変換回路３１の出力端子はＡ／Ｄ変換器３２の入力端子に接続される。また、テスタ制御部４の一方の出力はピンエレクトロニクス２のピンエレクトロニクス制御回路２５に接続され、テスタ制御部４の他方の出力はＤＣ測定モジュール３のＤＣ測定モジュール制御回路３３に接続される。
【００１１】
図２に示す従来例の動作を説明する。テストプログラムに基づいてＤＵＴ１００の出力電流のテストが開始されると、テスタ制御部４はピンエレクトロニクス制御回路２５を制御してリレー２１及びリレー２３をＯＮさせ、リレー２２をＯＦＦさせる。そして、ＤＵＴ１００にパターンと呼ばれるデータがピンエレクトロニクス２経由で入力される（図示せず）。
【００１２】
ＤＵＴ１００の出力端子から電流が出力され、パフォーマンスボード１のＩＶ変換回路１１に入力される。ＤＵＴ１００から出力された電流は、ＩＶ変換回路１１で電圧に変換され、リレー２１及びリレー２３を経由してＡ／Ｄ変換器２４に入力される。Ａ／Ｄ変換器２４は、入力されたアナログ電圧をディジタルデータに変換する。
【００１３】
すなわち、パターンにはＤＵＴ１００の出力電流値を設定するデータ及びＡ／Ｄ変換器２４での取り込みタイミングが記述されている。実際のテストにおいては、ある出力電流値を設定してＡ／Ｄ変換器２４で取り込み、別の出力電流値を設定してＡ／Ｄ変換器２４で取り込むという一連の動作を１本のパターンで行うことが多い。
【００１４】
この結果、ＤＵＴ１００からの出力電流をパフォーマンスボード１のＩＶ変換回路１１で電圧に変換し、ピンエレクトロニクス２のＡ／Ｄ変換器２４で測定することにより、ＤＵＴ１００の出力ピン毎にＩＶ変換回路１１及びＡ／Ｄ変換器２４を備えているので、測定時間を短くすることが可能になる。
【００１５】
図３は他の従来のＬＳＩテスタを示す構成ブロック図であり、図２と共通する部分には同一の符号を付けている。図２と図３の構成で異なる点は、図３ではパフォーマンスボード１を無くしていることである。
【００１６】
ＤＵＴ１００の複数の出力ピンは、ピンエレクトロニクス２のリレー２１の一端にそれぞれ接続され、その他の接続は図２と同じため、説明を省略する。
【００１７】
図３に示す従来例の動作を説明する。テストプログラムに基づいてＤＵＴ１００の出力電流のテストが開始されると、テスタ制御部４はピンエレクトロニクス制御回路２５を制御してリレー２１、リレー２２及びリレー２３をＯＦＦさせる。そして、ＤＵＴ１００にパターンと呼ばれるデータがピンエレクトロニクス２経由で入力される（図示せず）。
【００１８】
ＤＵＴ１００の出力端子から電流が出力されると、テスタ制御部４は、ＤＵＴ１００の複数ある出力ピンの１ピン目に接続されているピンエレクトロニクス２のリレー２１及びリレー２２をＯＮさせるようにピンエレクトロニクス制御回路２５を制御する。これにより、ＤＵＴ１００の出力ピンの１ピン目の出力が選択され、ＤＣ測定モジュール３のＩＶ変換回路３１に入力される。
【００１９】
ＤＵＴ１００から出力された電流は、ＩＶ変換回路３１で電圧に変換され、Ａ／Ｄ変換器３２に入力される。Ａ／Ｄ変換器３２は、入力されたアナログ電圧をディジタルデータに変換する。
【００２０】
テスタ制御部４は、ＤＵＴ１００の複数ある出力ピンの１ピン目に接続されているピンエレクトロニクス２のリレー２１及びリレー２２をＯＦＦさせ、２ピン目に接続されているリレー２１及びリレー２２をＯＮさせるようにピンエレクトロニクス制御回路２５を制御する。そして、２ピン目の出力電流をＤＣ測定モジュール３で１ピン目と同様に測定する。
【００２１】
以下、順次、ＤＵＴ１００の出力ピンをＤＣ測定モジュール３へ接続して、ＤＵＴ１００の全ての出力ピンの電流を測定する。
【００２２】
この場合、図２に示す従来例と異なり、パターンにはＤＣ測定モジュール３のＡ／Ｄ変換器３２のデータ取り込みタイミングは記述されていない。すなわち、パターンはＤＵＴ１００の出力電流値を設定するのみで、その設定が終わった後にテスタ制御部４がピンエレクトロニクス２及びＤＣ測定モジュール３を制御して順次ピンを切り替えてＤＵＴ１００の出力電流を測定する。
【００２３】
そして、再度、パターンをＤＵＴ１００に印加して出力電流値の設定を変え、その設定が終わった後にテスタ制御部４がピンエレクトロニクス２及びＤＣ測定モジュール３を制御して順次ピンを切り替えてＤＵＴ１００の出力電流を測定する。ＤＵＴ１００の出力電流の全範囲を測定するまで、この動作を繰り返す。
【００２４】
この結果、ＤＵＴ１００からの出力電流をピンエレクトロニクス２のリレー２１及びリレー２２をＯＮ、若しくは、ＯＦＦすることでＤＣ測定モジュール３に順次接続し、ＩＶ変換回路３１で電圧に変換し、Ａ／Ｄ変換器３２で測定することにより、ＬＳＩテスタ５０の外部に大規模なＩＶ変換回路を用意することなく、ＤＵＴ１００の出力電流を測定することが可能になる。
【発明の開示】
【発明が解決しようとする課題】
【００２５】
しかし、図２に示す従来例では、ＤＵＴ１００の各出力ピンに対して、パフォーマンスボード１等に大規模なＩＶ変換回路１１を用意しなければならないため、コスト的に高価になるという問題があった。
【００２６】
また、図３に示す従来例では、ＤＣ測定モジュール３でＤＵＴ１００の出力電流を測定するため、ＬＳＩテスタ５０の外部に大規模なＩＶ変換回路を用意する必要がない。しかし、リレー２１及びリレー２２の切り替えをテスタ制御部４からの制御で行うため、テスト時間がかなり長くなるという問題があった。
従って本発明が解決しようとする課題は、大規模な外部回路を持つことなく、高速に出力電流の測定が可能なＬＳＩテスタを実現することにある。
【課題を解決するための手段】
【００２７】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
複数のピンを有するＤＵＴの出力電流を測定するＬＳＩテスタにおいて、
前記ＤＵＴに印加するパターンに同期させて前記ピンを切り替えると共に前記ＤＵＴの出力電流を測定することを特徴とする。
【００２８】
請求項２記載の発明は、
複数のピンを有するＤＵＴの出力電流を測定するＬＳＩテスタにおいて、
テストプログラムに基づいて前記ＬＳＩテスタを統括的に制御するテスタ制御部と、前記ＤＵＴに印加するパターンと共に第１のトリガ信号及び第２のトリガ信号を発生するパターン発生部と、前記ＤＵＴの出力が入力され前記第１のトリガ信号により前記複数のピンのうち１ピンを選択するピンエレクトロニクスと、前記第２のトリガ信号により前記選択されたピンの出力電流を測定するＤＣ測定モジュールとを備えたことを特徴とする。
【００２９】
請求項３記載の発明は、
複数のピンを有するＤＵＴの出力電流を測定するＬＳＩテスタにおいて、
テストプログラムに基づいて前記ＬＳＩテスタを統括的に制御するテスタ制御部と、前記ＤＵＴに印加するパターンと共に第１のトリガ信号及び第２のトリガ信号を発生するパターン発生部と、前記ＤＵＴの出力が入力され前記第１のトリガ信号により前記複数のピンのうち複数ピンを選択するピンエレクトロニクスと、前記第２のトリガ信号により前記選択された複数ピンの出力電流をそれぞれ測定する複数のＤＣ測定モジュールとを備えたことを特徴とする
【発明の効果】
【００３０】
本発明によれば次のような効果がある。
請求項１〜３の発明によれば、複数のピンを有するＤＵＴの出力電流を測定するＬＳＩテスタにおいて、前記ＤＵＴに印加するパターンに同期させて前記ピンを切り替えると共に前記ＤＵＴの出力電流を測定することより、ピンの切り替え及び出力電流の測定タイミングがパターンに同期しているので、大規模な外部回路を持つことなく、高速に出力電流の測定が可能になる。
【発明を実施するための最良の形態】
【００３１】
以下本発明を図面を用いて詳細に説明する。図１は本発明に係るＬＳＩテスタの一実施例を示す構成ブロック図であり、図３と共通する部分には同一の符号を付けている。図１において、パターン発生部５は、ＤＵＴ１００に印加するパターンと共にピンエレクトロニクス２へのトリガ信号Ｔ１及びＤＣ測定モジュールへのトリガ信号Ｔ２を発生する。ＬＳＩテスタ５１は、ピンエレクトロニクス２、ＤＣ測定モジュール３、テスタ制御部４及びパターン発生部５から構成される。
【００３２】
テスタ制御部４の出力端子はパターン発生部５の入力端子に接続され、パターン発生部５の一方の出力端子はピンエレクトロニクス２のピンエレクトロニクス制御回路２５の入力端子に接続される。パターン発生部５の他方の出力端子はＤＣ測定モジュール３の入力端子に接続される。その他の接続は図３と同じため、説明を省略する。
【００３３】
図１に示す実施例の動作を説明する。テストプログラムに基づいてＤＵＴ１００の出力電流のテストが開始されると、テスタ制御部４はピンエレクトロニクス２及びＤＣ測定モジュール３の各部の設定を行い、パターンの発生を開始するようにパターン発生部５を制御する。
【００３４】
パターンにはＤＵＴ１００の出力電流値を設定するデータ、リレー２１及びリレー２２の切り替えタイミング及びＡ／Ｄ変換器３２での取り込みタイミングが記述されている。
【００３５】
パターンがピンエレクトロニクス２経由でＤＵＴ１００に入力され（図示せず）、出力電流値が設定される。パターン発生部５ではパターンの処理が続行される。そして、ＤＵＴ１００の出力端子から電流が出力され、パターンのリレー２１及びリレー２２の切り替えタイミングでパターン発生部５は、ピンエレクトロニクス制御回路２５へトリガ信号Ｔ１を出力する。
【００３６】
トリガ信号Ｔ１を受信したピンエレクトロニクス制御回路２５は、ＤＵＴ１００の複数ある出力ピンの１ピン目に接続されているピンエレクトロニクス２のリレー２１及びリレー２２をＯＮする。これにより、ＤＵＴ１００の出力ピンの１ピン目の出力が選択され、ＤＣ測定モジュール３のＩＶ変換回路３１に入力される。
【００３７】
さらに、パターン発生部５ではパターンの処理が続行され、Ａ／Ｄ変換器３２での取り込みタイミングでパターン発生部５は、ＤＣ測定モジュール制御回路３３へトリガ信号Ｔ２を出力する。トリガ信号Ｔ２を受信したＤＣ測定モジュール制御回路３３は、ＩＶ変換器３１及びＡ／Ｄ変換器３２を制御して、ＤＵＴ１００からの出力電流を測定する。
【００３８】
そして、パターン発生部５ではパターンの処理が続行され、パターンのリレー２１及びリレー２２の切り替えタイミングでパターン発生部５は、ピンエレクトロニクス制御回路２５へトリガ信号Ｔ１を出力する。
【００３９】
トリガ信号Ｔ１を受信したピンエレクトロニクス制御回路２５は、ＤＵＴ１００の複数ある出力ピンの１ピン目に接続されているピンエレクトロニクス２のリレー２１及びリレー２２をＯＦＦし、２ピン目に接続されているピンエレクトロニクス２のリレー２１及びリレー２２をＯＮする。これにより、ＤＵＴ１００の出力ピンの２ピン目の出力が選択され、ＤＣ測定モジュール３のＩＶ変換回路３１に入力される。
【００４０】
さらに、パターン発生部５ではパターンの処理が続行され、Ａ／Ｄ変換器３２での取り込みタイミングでパターン発生部５は、ＤＣ測定モジュール制御回路３３へトリガ信号Ｔ２を出力する。トリガ信号Ｔ２を受信したＤＣ測定モジュール制御回路３３は、ＩＶ変換器３１及びＡ／Ｄ変換器３２を制御して、ＤＵＴ１００からの出力電流を測定する。
【００４１】
以下、順次、パターンに同期してＤＵＴ１００の出力ピンをＤＣ測定モジュール３へ接続して、ＤＵＴ１００の全ての出力ピンの電流を測定する。
【００４２】
このように、パターンの記述は、まず、ＤＵＴ１００の出力電流値を設定するデータがあり、次に、リレー２１及びリレー２２の切り替えタイミング及びＡ／Ｄ変換器３２での取り込みタイミングがＤＵＴ１００の出力ピン数分ある。そして、別の出力電流値を設定するデータがあり、同様に、リレー２１及びリレー２２の切り替えタイミング及びＡ／Ｄ変換器３２での取り込みタイミングがＤＵＴ１００の出力ピン数分ある。
【００４３】
パターンには、この一連の動作がＤＵＴ１００の出力電流値の設定範囲をカバーするように記述されている。
【００４４】
この結果、パターン発生部５から発生されるパターンに同期したトリガ信号によりリレー２１及びリレー２２をＯＮさせ、ＩＶ変換器３１及びＡ／Ｄ変換器３２でＤＵＴ１００からの出力電流を測定し、以下同様に、パターンに同期させて順次ピンを切り替えてＤＵＴ１００の全ピンの出力電流を測定することにより、リレー２１及びリレー２２の切り替え、並びに、Ａ／Ｄ変換器３２への取り込みタイミングがパターンに同期しているので、大規模な外部回路を持つことなく、高速に出力電流の測定が可能になる。
【００４５】
なお、図１に示す実施例において、ＤＵＴ１００の出力ピンの１ピン目から測定を行っているが、必ずしもこのようにすることなく、１ピン目以外のピンから測定を開始してもよい。
【００４６】
また、図１に示す実施例において、ＤＣ測定モジュール３を１つとしているが、必ずしもこのように限定する必要はなく、ＬＳＩテスタ５１に複数のＤＣ測定モジュール３を備えてもよい。
【００４７】
この場合、各ピンエレクトロニクス２において、ＤＵＴ１００の複数の出力ピンの中から１ピンを選択して、それぞれを各ＤＣ測定モジュール３に入力するようにしてもよいし、あるピンエレクトロニクス２において、ＤＵＴ１００の複数の出力ピンの中から複数ピンを選択して、それぞれを各ＤＣ測定モジュール３に入力するようにしてもよい。
【図面の簡単な説明】
【００４８】
【図１】本発明に係るＬＳＩテスタの一実施例を示す構成ブロック図である。
【図２】従来のＬＳＩテスタを示す構成ブロック図である。
【図３】従来の他のＬＳＩテスタを示す構成ブロック図である。
【符号の説明】
【００４９】
１  パフォーマンスボード
２  ピンエレクトロニクス
３  ＤＣ測定モジュール
４  テスタ制御部
５  パターン発生部
１１，３１  電流電圧変換器
２１，２２，２３  リレー
２４，３２  Ａ／Ｄ変換器
２５ピンエレクトロニクス制御回路
３３  ＤＣ測定モジュール制御回路
５０，５１  ＬＳＩテスタ
１００  ＤＵＴ
【図１】
2008185433.tif 000003
【図２】
2008185433.tif 000004
【図３】
2008185433.tif 000005