(57)【要約】【課題】修復用の配線パターンを予め形成することも、画素を常時非点灯化することもなく、欠陥画素を修復可能な表示装置の製造方法およびＴＦＴ基板の製造方法を提供する。【解決手段】駆動トランジスタＴｒ１とスイッチングトランジスタＴｒ３とを有する画素回路を備えた表示装置の製造方法において、スイッチングトランジスタＴｒ３に不良が生じた場合に、スイッチングトランジスタＴｒ３’の不良部分を断線する工程と、基板１の全域上にパッシベーション膜３１を形成する工程と、断線したスイッチングトランジスタＴｒ３’のドレイン電極２３’上と、隣接画素のスイッチングトランジスタＴｒ３のドレイン電極２３上の前記パッシベーション膜３１にコンタクトホール３１ａを形成し、コンタクトホール３１ａを介してドレイン電極２３，２３’同士を導電材料により結線する工程とを行うことを特徴とする表示装置およびＴＦＴアレイ基板の製造方法である。【選択図】図２
2008262013.tif 000002
【特許請求の範囲】
【請求項１】
基板上に配列形成された表示素子と当該表示素子を駆動するための画素回路とを備え、当該画素回路が、前記表示素子を駆動する駆動トランジスタと、第１電極が電源供給線に接続され、当該電源供給線から前記駆動トランジスタに電流を選択的に供給するスイッチングトランジスタとを有する表示装置の製造方法において、
前記画素回路を形成した後で、前記表示素子を形成する前に、前記スイッチングトランジスタの不良を検出した場合に、
前記電源供給線から不良が生じた前記スイッチングトランジスタに至る電流路を断線する工程と、
前記電流路を断線した後に、前記画素回路を覆う状態で、前記基板上にパッシベーション膜を形成する工程と、
断線したスイッチングトランジスタの第２電極上と、隣接画素のスイッチングトランジスタの第２電極上の前記パッシベーション膜にコンタクトホールを形成し、当該コンタクトホールを介して前記第２電極同士を導電材料により結線する工程とを行う
ことを特徴とする表示装置の製造方法。
【請求項２】
請求項１記載の表示装置の製造方法において、
隣接する画素が、前記スイッチングトランジスタを隣接させた状態で、ミラー対称となるように配置されている
ことを特徴とする表示装置の製造方法。
【請求項３】
請求項１記載の表示装置の製造方法において、
前記スイッチングトランジスタの第２電極には、コンタクト領域が設けられている
ことを特徴とする表示装置の製造方法。
【請求項４】
請求項１記載の表示装置の製造方法において、
前記駆動トランジスタのオン電流が前記スイッチングトランジスタのオン電流よりも高くなるように構成されている
ことを特徴とする表示装置の製造方法。
【請求項５】
請求項１記載の表示装置の製造方法において、
前記表示素子は有機電界発光素子である
ことを特徴とする表示装置の製造方法。
【請求項６】
基板上に配列形成された表示素子と当該表示素子を駆動するための画素回路とを備え、当該画素回路が、画素情報に応じて前記表示素子を駆動する駆動トランジスタと、第１電極が電源供給線に接続され、当該電源供給線から前記駆動トランジスタに電流を選択的に供給するスイッチングトランジスタとを有するＴＦＴアレイ基板の製造方法において、
前記画素回路を形成した後で、前記表示素子を形成する前に、前記スイッチングトランジスタの不良を検出した場合に、
前記電源供給線から不良が生じた前記スイッチングトランジスタに至る電流路を断線する工程と、
前記電流路を断線した後に、前記画素回路を覆う状態で、前記基板上にパッシベーション膜を形成する工程と、
断線したスイッチングトランジスタの第２電極上と、隣接画素のスイッチングトランジスタの第２電極上の前記パッシベーション膜にコンタクトホールを形成し、当該コンタクトホールを介して前記第２電極同士を導電材料により結線する工程とを行う
ことを特徴とするＴＦＴアレイ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置の製造方法およびＴＦＴ（Thin Film Transistor（薄膜トランジスタ））アレイ基板の製造方法に関し、特には、有機ＥＬ（Electro Luminescence）ディスプレイのような電流駆動型の表示装置に好適に用いられる表示装置の製造方法およびＴＦＴアレイ基板の製造方法に関する。
【背景技術】
【０００２】
表示装置の駆動基板側に設けられるマトリクスアレイには、トランジスタやダイオードを駆動素子として用いるアクティブマトリクスアレイと、交差する配線間に与えられる電圧のみで駆動するパッシブマトリクスアレイとが含まれる。前者としては、液晶ディスプレイや有機ＥＬ現象を利用して映像を表示する有機ＥＬディスプレイが、後者としては、プラズマディスプレイやフィールドエミッションディスプレイが良く知られている。
【０００３】
近年、上述したアクティブマトリクスアレイを用いたフラットパネルディスプレイの１つとして、有機ＥＬディスプレイが注目されている。有機ＥＬディスプレイは、有機発光素子自体の発光現象を利用している為に視野角が広く、消費電力が低いなどの優れた特徴を備えている。更に、高精細度の高速ビデオ信号に対しても高い応答性を示すことから、特に映像分野等において、実用化に向けた開発が進められている。
【０００４】
有機ＥＬディスプレイは、液晶ディスプレイに欠かせないバックライトや導光板などの部材をマトリクスアレイの裏面に設置する必要が無く、液晶ディスプレイよりも薄型化できる点も有望な特徴のひとつである。
【０００５】
また、アクティブマトリクス型の有機ＥＬディスプレイは、少なくとも有機発光材料を有する有機ＥＬ素子及び有機ＥＬ素子を駆動させるためのＴＦＴからなる駆動素子が設けられた駆動パネルを有し、この駆動パネルと封止パネルとが、有機ＥＬ素子を挟むように接着層を介して貼り合わされた構成である。
【０００６】
上記アクティブマトリクス型の有機ＥＬディスプレイは、従来のパッシブマトリクス型に比べて応答速度や解像度の点で優れており、前述した特徴を有する有機ＥＬディスプレイには特に適した駆動方式と考えられている。
【０００７】
また、アクティブマトリクス型の有機ＥＬディスプレイのＴＦＴアレイ基板は電流駆動で、このＴＦＴアレイ基板を作製する為には、１画素当たり薄膜トランジスタが少なくとも２つ必要である。このため、電圧駆動用に作られた、１画素あたりの薄膜トランジスタが１つでよい液晶用ＴＦＴアレイ基板に比べて、配線パターンが密になるのが一般的である。
【０００８】
ところで、数十万から数百万以上のＴＦＴがマトリクス状に配列されたＴＦＴアレイ基板を、欠陥なしに製造する事は非常に困難であり、ある割合で画素に欠陥が生じる。液晶表示装置用のＴＦＴアレイ基板に比べ配線パターンが密である有機ＥＬ用のＴＦＴアレイ基板は、空気中の塵やエッチング中の発塵による欠陥の発生割合が液晶用よりも高い為に、歩留まりを大幅に低下させることが、深刻な問題となっている。画素に欠陥が生じると、その画素はある電位に固定されるため、常時点灯もしくは常時非点灯となり、欠陥として視認されるばかりでなく、有機ＥＬ素子も劣化し、素子の寿命上も問題がある。
【０００９】
近年、この問題を改善する手段として様々な手法が提案されている。例えば、輝線や滅線の原因となる配線の短絡部分を、レーザーなどで断線させることにより、常時点灯してしまう欠陥画素を、常時非点灯化し、非点灯部分を１画素に抑えることで視認されにくくする修正方法がある（例えば、特許文献１参照）。
【００１０】
また、隣接画素同士を接続するための連結用ダミー配線を形成するアクティブマトリクス型液晶表示装置の製造方法の例も開示されている（例えば、特許文献２参照）。
【００１１】
さらに、ゲート配線と同一層で形成された点欠陥修復パターンとこの点欠陥修復パターン上にゲート絶縁膜を介して設けられたアイランドを備え、点欠陥として認識される画素のトラジスタ部を切断し、その後、レーザ光を照射することで、上記点欠陥修復パターンを介して隣接する画素の画素電極を短絡させる液晶表示装置の例が報告されている（例えば、特許文献３参照）。
【００１２】
【特許文献１】特開平１−１３８５３９号公報
【特許文献２】特開２００３−５０４００号公報
【特許文献３】特開平９−５７８５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかし、上述した特許文献１に記載された方法では、欠陥画素を常時非点灯化にするため、常時点灯と比較すると視認され難くはあるが、欠陥数が増加してくると視認されるようになる。
【００１４】
また、特許文献２に記載された方法を有機ＥＬ表示装置に適用した場合には、予め連結用ダミー配線を作製しておくことで、もともと配線パターンが密である有機ＥＬ用ＴＦＴアレイ基板のパターン密度がさらに高くなる。これにより、ＴＦＴアレイ基板作製中の不良欠陥発生率が増大することで、歩留まりが低下する、といった重大な問題が生じてしまう。
【００１５】
さらに、特許文献３に記載された方法を有機ＥＬ表示装置に適用した場合には、点欠陥修復パターンを予め作成することで、もともと配線パターンが密である有機ＥＬ用ＴＦＴアレイ基板のパターン密度がさらに高くなってしまう。
【００１６】
以上のことから、本発明は、修復用の配線パターンを予め形成することも、画素を常時非点灯化することもなく、欠陥画素を修復可能な表示装置の製造方法およびＴＦＴ基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上述したような目的を達成するために、本発明の表示装置の製造方法は、基板上に配列形成された表示素子と表示素子を駆動するための画素回路とを備え、画素回路が、表示素子を駆動する駆動トランジスタと、第１電極が電源供給線に接続され、電源供給線から駆動トランジスタに電流を選択的に供給するスイッチングトランジスタとを有する表示装置の製造方法において、画素回路を形成した後で、表示素子を形成する前に、スイッチングトランジスタの不良を検出した場合に次のような工程を順次行うことを特徴としている。まず、電源供給線から不良が生じたスイッチングトランジスタに至る電流路を断線する工程を行う。次に、画素回路を覆う状態で、基板上にパッシベーション膜を形成する工程を行う。続いて、不良が検出されたスイッチングトランジスタの第２電極上と、隣接画素のスイッチングトランジスタの第２電極上のパッシベーション膜にコンタクトホールを形成し、コンタクトホールを介して第２電極同士を導電材料により結線する工程とを行う。
【００１８】
このような表示装置の製造方法によれば、修復用の配線パターンを予め形成しなくても、隣接画素のスイッチングトランジスタの第２電極同士を導電材料により結線することで、欠陥画素の修復を行うことが可能である。また、欠陥画素の修復を行うことで、画素を常時非点灯化する場合と比較して、表示装置の輝度を高めることが可能である。
【００１９】
また、本発明は、上述した方法で製造されるＴＦＴアレイ基板の製造方法でもある。
【発明の効果】
【００２０】
以上説明したように、本発明の表示装置の製造方法およびＴＦＴアレイ基板の製造方法によれば、修復用の配線パターンを予め形成しなくても欠陥画素の修復を行うことが可能であり、表示装置の輝度を高めることができるため、表示装置の高性能化を図ることができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態について詳細に説明する。
【００２２】
次に、本発明の表示装置の実施形態を図面に基づいて詳細に説明する。ここでは、本発明をアクティブマトリックス型の有機ＥＬ表示装置に適用した実施の形態を説明する。この表示装置は、基板上に配列形成された表示素子と、表示素子を駆動するための画素回路とを備えている。
【００２３】
＜画素回路＞
本実施形態の表示装置の回路図は、図１に示すように、複数行の走査線ＷＳと複数列の信号線１１とがマトリックス状に配線され、これらの各交差部に電流駆動型の表示素子、例えば有機ＥＬ素子１２と、この有機ＥＬ素子１２を駆動する画素回路とを備えたものである。
【００２４】
画素１０は、上記有機ＥＬ素子１２を発光素子として有し、この有機ＥＬ素子１２に加えて駆動トランジスタＴｒ１、書き込みトランジスタＴｒ２、スイッチングトランジスタＴｒ３〜Ｔｒ５および保持容量素子Ｃｓを構成素子として有する回路構成になっている。
【００２５】
かかる構成の画素１０では、駆動トランジスタＴｒ１、書き込みトランジスタＴｒ２およびスイッチングトランジスタＴｒ３〜Ｔｒ５の全てに、Ｎチャネル型のＴＦＴが用いられている。ただし、ここでの各トランジスタの導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【００２６】
有機ＥＬ素子１２は、カソード電極（陰極）が第１の電源電位Ｖcat（ここでは、接地電位ＧＮＤ）に接続されている。駆動トランジスタＴｒ１は、有機ＥＬ素子１２を電流駆動するための能動素子であり、ソース電極が有機ＥＬ素子１２のアノード電極（陽極）に接続されてソースフォロア回路を形成している。
【００２７】
書き込みトランジスタＴｒ２は、ソース電極が信号線１１（信号電圧Ｖsig)に接続され、ドレイン電極が駆動トランジスタＴｒ１のゲート電極に接続され、ゲート電極が走査線（ＷＳ線）に接続されている。
【００２８】
スイッチングトランジスタＴｒ３は、上記駆動トランジスタに電流を選択的に供給し、有機ＥＬ素子１２の発光時間を制御するものである。スイッチングトランジスタＴｒ３のドレイン電極は第２の電源電位Ｖｃｃ（ここでは、正の電源電位）（電源供給線）に接続され、ソース電極が駆動トランジスタＴｒ１のドレイン電極に接続され、ゲート電極が駆動線（ＤＳ線）に接続されている。
【００２９】
スイッチングトランジスタＴｒ４は、ドレイン電極が書き込みトランジスタＴｒ２の他方の電極（駆動トランジスタＴｒ１のゲート電極）に接続され、ソース電極が第３の電源電位Ｖｓｓ1（ここでは、正の電源電位）に接続され、ゲート電極がＡＺ（Auto Zero)２線に接続されている。
【００３０】
スイッチングトランジスタＴｒ５は、ドレイン電極が駆動トランジスタＴｒ１のソース電極と有機ＥＬ素子１２のアノード電極に接続され、ソース電極が第４の電源電位Ｖｓｓ2（ここでは、負の電源電位）に接続され、ゲート電極がＡＺ（Auto Zero)１線に接続されている。
【００３１】
そして、本実施形態において、隣接する画素１０は、駆動トランジスタＴｒ１に電位を供給するスイッチングトランジスタＴｒ３を隣接させた状態で配置したミラー対称となるように配置されている。これにより、後工程で、スイッチングトランジスタＴｒ３のドレイン電極同士を結線する工程が容易になるため、好ましい。
【００３２】
ここで、上述したような５つのトランジスタのうち、書き込みトランジスタＴｒ２とスイッチングトランジスタＴｒ４、Ｔｒ５は、駆動トランジスタＴｒ１のオン・オフを制御するためのものであり、スイッチがオン時の電流特性を必要としない。そして、トランジスタのオン電流特性はチャネル幅の大きさに依存するため、書き込みトランジスタＴｒ２とスイッチングトランジスタＴｒ４、Ｔｒ５は小さくてもよい。
【００３３】
これに対し、駆動トランジスタＴｒ１とスイッチングトランジスタＴｒ３は、有機ＥＬ素子１２に流れ込む電流力に直接影響を与えるため、オン電流特性がとれるようにチャネル幅を十分大きくする必要がある。このため、駆動トランジスタＴｒ１およびスイッチングトランジスタＴｒ３の面積は、書き込みトランジスタＴｒ２、スイッチングトランジスタＴｒ４、Ｔｒ５と比較すると１０倍近く大きく作る必要がある。
【００３４】
ところで、トランジスタがダストなどの影響により欠陥を生じる確率は、トランジスタの表面積に依存する。このため、駆動トランジスタＴｒ１およびスイッチングトランジスタＴｒ３は欠陥不良になる確率が高い。そこで、本発明では、スイッチングトランジスタＴｒ３が欠陥不良を起こした場合の修正方法を提案する。
【００３５】
まず、図２（ａ）に示すように、上述したように、基板１上の隣接する画素１０、１０’は、それぞれスイッチングトランジスタＴｒ３、Ｔｒ３’が隣接された状態で、ミラー対称となるように配置されている。スイッチングトランジスタＴｒ３、Ｔｒ３’のゲート電極２１、２１’は、上記駆動線ＤＳの一部で構成されており、ドレイン電極（第２電極）２２、２２’は電源供給線１３（電位Ｖｃｃ）に接続されている。また、ソース電極（第１電極）２３、２３’には、このソース電極２３、２３’から引き出されたコンタクト領域２３ａ、２３ａ’が設けられている。なお、ここでの図示は省略するが、図１で説明した他のトランジスタ（駆動トランジスタＴｒ１、書き込みトランジスタＴｒ２、スイッチングトランジスタＴｒ４、５）は、上記スイッチングトランジスタＴｒ３と同一層で構成されていることとする。
【００３６】
そして、上記各トランジスタを備えた画素回路が設けられた状態で、通常、導通検査を行い、欠陥画素を検出する。ここでは、例えば画素１０’のスイッチングトランジスタＴｒ３’がダストにより短絡Ｓを起こしたとする。この場合には、電源供給線１３から不良が検出されたスイッチングトランジスタに至る電流路を断線する（切断線Ｘ）。具体的には、レーザ照射によって、上記スイッチングトランジスタＴｒ３’のドレイン電極２２’を断線する。これにより、この画素１０’が短絡Ｓにより常時点灯することが防止される、また、この際、上記スイッチングトランジスタＴｒ３’のゲート電極２１’を断線することで、駆動線ＤＳとスイッチングトランジスタＴｒ３’の接続を切断することが好ましい。
【００３７】
次いで、図２（ｂ）に示すように、上記スイッチングトランジスタＴｒ３、Ｔｒ３’を含む画素回路を覆う状態で、基板１上にパッシベーション膜３１を形成する。続いて、レーザ照射により、不良を起こしたスイッチングトランジスタＴｒ３’のソース電極２３’のコンタクト領域２３ａ’上と、隣接するスイッチングトランジスタＴｒ３のソース電極２３のコンタクト領域２３ａ上のパッシベーション膜３１にコンタクトホール３１ａを形成する。次いで、このコンタクトホール３１ａを介して、コンタクト領域２３ａ、２３ａ’同士を導電材料により結線してなる配線パターン３２を形成する。
【００３８】
上記配線パターン３２の形成方法としては、レーザＣＶＤ（Chemical Vapor Deposition)やマイクロディスペンサによる金属ナノペースト塗布法などを用いる。
【００３９】
ここで、この状態における図１の領域Ａの要部拡大回路図を図３に示す。この図に示すように、画素１０のスイッチングトランジスタＴｒ３’に短絡Ｓが生じても、上述したように、電源供給線１３（前記図２（ｂ）参照）から不良が検出されたスイッチングトランジスタに至る電流路を断線し、隣接する画素１０のスイッチングトランジスタＴｒ３のソース電極２２と、スイッチングトランジスタＴｒ３’のソース電極２２’とを配線パターン３２により接続させる。これにより、断線した状態のままだと非点灯になる画素１０’を、隣接するスイッチングトランジスタＴｒ３から電流を取り込むことにより修正できる。
【００４０】
ただし、図４（ａ）に示すように、正常なスイッチングトランジスタＴｒ３ａを有する画素１０の輝度は有機ＥＬ素子にかかる電圧“Ａ”で決まり、図４（ｂ）に示すように、１つのスイッチングトランジスタＴｒ３ｂを２つの画素１０、１０’に分割した場合の輝度は電圧“Ｂ”で決まる。よって、スイッチングトランジスタＴｒ３ａ、Ｔｒ３ｂの電圧降下が同じであれば“Ａ＝Ｂ”となるため、欠陥は完全に修正されることになるが、スイッチングトランジスタＴｒ３ａ、Ｔｒ３ｂの電圧降下を同程度にするには条件が必要である。
【００４１】
ここで、スイッチングトランジスタＴｒ３ａの抵抗値をＹ、駆動トランジスタＴｒ１と有機ＥＬ素子を合わせた抵抗値をＸとすると、正常な画素１０の駆動トランジスタＴｒ１の電圧降下は、Ｙ／（Ｘ＋Ｙ）となる。一方、修復した画素１０’の駆動トランジスタＴｒ１の電圧降下はＹ／（（Ｘ／２）＋Ｙ）となる。よって、スイッチングトランジスタＴｒ３ａとＴｒ３ｂの電圧降下を同じにするためには、下記数式（１）を満たすように、駆動トランジスタＴｒ１と有機ＥＬ素子１２を合わせた抵抗値と、スイッチングトランジスタＴｒ３ｂの抵抗値を規定すればよい。
【数１】
2008262013.tif 000003
【００４２】
上記数式（１）を満たすためには、上記数式（１）中のＸがＹに対して極端に小さくなるようにすればよい。つまり、駆動トランジスタＴｒ１と有機ＥＬ素子１２を合わせた抵抗値が、スイッチングトランジスタＴｒ３ｂの抵抗値よりも小さくなるように設計する必要がある。
【００４３】
具体的に考えてみると、まず、有機ＥＬ素子１２の抵抗値が、駆動トランジスタＴｒ１またはスイッチングトランジスタＴｒ３ｂの抵抗値に比べて極端に小さいと仮定したとき、駆動トランジスタＴｒ１とスイッチングトランジスタＴｒ３ｂの抵抗値が同じである場合には、上述した方法により修復したスイッチングトランジスタＴｒ３ｂの電圧降下は、リペアを行っていないスイッチングトランジスタＴｒ３ａの電圧降下に対して３３％増加することになる。つまり、この場合、修復された画素１０’の輝度は、正常画素１０の６６％になってしまう。
【００４４】
しかし、駆動トランジスタＴｒ１のオン電流を、スイッチングトランジスタＴｒ３ｂのオン電流の５倍にすると、駆動トランジスタＴｒ１の抵抗値はスイッチングトランジスタＴｒ３ｂの抵抗値の１／５になるから、上記数式（１）に当てはめて計算を行うと、修復前後でのスイッチングトランジスタＴｒ３の電圧降下増加分を９％に抑えることができる。この場合、修復後の輝度は正常な画素の輝度の９１％となる。この程度であれば、肉眼では欠陥として認識できないので、完全に修復されたといえる。
【００４５】
実際に、駆動トランジスタＴｒ１のオン特性を増大させるためには、駆動トランジスタＴｒ１のゲート電圧（Ｖｇ-high）をあげる、チャネル幅を広くする、移動度が高い駆動トランジスタＴｒ１を作製するなどがあげられる。チャネル幅を大きく作製すると、歩留まりの低下とトレードオフとなってしまうため、駆動トランジスタＴｒ１のみ移動度を向上させる方法がより最適である。
【００４６】
具体的な方法としては、エキシマレーザアニール（ＥＬＡ）などによってＴＦＴのチャネル層を結晶化する際に、駆動トランジスタＴｒ１の上部のみを反射防止膜で覆ったり、ＣＷ（Continuous Wave)レーザーなどを用いてＴＦＴのチャネル層を結晶化する際に、駆動トランジスタＴｒ１の上部のみに重ねて照射したりすることで、駆動トランジスタＴｒ１のみ結晶化をより進行させる方法が考えられる。
【００４７】
上述したような修復を行った後には、引き続き次の表示素子を形成する工程を行う。すなわち、図５に示したように、上記パッシベーション膜３１（前記図２（ｂ）参照）上に層間絶縁膜４１を形成し、層間絶縁膜４１にコンタクトプラグ４２を介して駆動トランジスタＴｒ２に接続された下部電極４３をパターン形成する。次に、この下部電極４３の周囲を絶縁膜パターン４４で覆った後、絶縁膜パターン４４から露出する下部電極４３上に少なくとも発光層を含む有機層４５を積層形成する。次に、有機層４５と絶縁膜パターン４４とを覆う状態で、上部電極４６を形成する。これにより、下部電極４３によって駆動トランジスタＴｒ２に接続された有機ＥＬ素子（表示素子）１１を形成する。
【００４８】
以上のようにして、本実施形態の表示装置およびＴＦＴアレイ基板が製造される。なお、ここでの図示は省略したが、有機ＥＬ素子１２を保護膜および封止樹脂によって、対向基板により封止してもよい。
【００４９】
以上のような表示装置の製造方法およびＴＦＴアレイ基板の製造方法によれば、修復用の配線パターンを予め形成しなくても、隣接画素１０，１０’のスイッチングトランジスタのソース電極２３、２３’同士を導電材料により結線することで、欠陥画素の修復を行うことが可能である。また、欠陥画素の修復を行うことで、画素を常時非点灯化する場合と比較して、表示装置の輝度を高めることが可能である。したがって、表示装置の高性能化を図ることができる。
【００５０】
なお、上述した実施形態においては、スイッチングトランジスタＴｒ３がＮＭＯＳトランジスタである例について説明したが、スイッチングトランジスタＴｒ３がＰＭＯＳトランジスタである場合には、電源供給線１３に接続される第１電極がソース電極となることから、不良が検出されたスイッチングトランジスタＴｒ３’のドレイン電極（第２電極）と、隣接画素のスイッチングトランジスタＴｒ３のドレイン電極（第２電極）とを結線して修復する。
【００５１】
また、上述した実施形態においては、１画素中に５つのＴＦＴを備えた画素回路を有する表示装置の製造方法を例にとり説明したが、図６に示すように、１画素中に３つのＴＦＴを備えた画素回路を有する表示装置であっても本発明は適用可能である。また、図７に示すように、１画素中に４つのＴＦＴを備えた画素回路を有する表示装置であっても本発明は適用可能である。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施形態に係る表示装置の製造方法が適用される画素回路を示す回路図である。
【図２】本発明の実施形態に係る表示装置の製造方法を示す製造工程図である。
【図３】本発明の実施形態に係る表示装置の製造方法を示す断面図である。
【図４】本発明の実施形態に係る表示装置の製造方法を示す回路図（その１）である。
【図５】本発明の実施形態に係る表示装置の製造方法を示す回路図（その２）である。
【図６】本発明の表示装置の製造方法が適用される他の画素回路を示す回路図（その１）である。
【図７】本発明の表示装置の製造方法が適用される他の画素回路を示す回路図（その２）である。
【符号の説明】
【００５３】
１…基板、１０，１０’…画素、１２…有機ＥＬ素子、２２，２２’…ドレイン電極、２３，２３’…ソース電極（第２電極）、２３ａ，２３ａ’…コンタクト領域、３１…パッシベーション膜、３１ａ…コンタクトホール、Ｔｒ１…駆動トランジスタ、Ｔｒ３…スイッチングトランジスタ
【図１】
2008262013.tif 000004
【図２】
2008262013.tif 000005
【図３】
2008262013.tif 000006
【図４】
2008262013.tif 000007
【図５】
2008262013.tif 000008
【図６】
2008262013.tif 000009
【図７】
2008262013.tif 000010