(57)【要約】【課題】直流を確実にカットすることができると共にマイクロ波帯やミリ波帯において使用することができ、しかも、簡単な構造で且つ低コストな製造が可能なＤＣカット回路を提供する。【解決手段】ＤＣカット回路１は誘電体基板２と入力ストリップライン３と出力ストリップライン４と共振器電極５とグランド電極６とを備える。入，出力ストリップライン３，４は、その開放端部３２，４２を中央部に位置させた状態で、誘電体基板２の表面２０に形成されている。入力及び出力ストリップライン３，４の開放端部３２，４２は、所定距離だけ離されて対向しており、その間に間隙Ｇを有する。共振器電極５は、誘電体基板２の波長の約２分の１の長さに設定され、間隙Ｇと対向するように、誘電体基板２内に形成されている。さらに、この共振器電極５は、両開放端部５１，５２が開放端部３２，４２と重なるように、形成されている。【選択図】図１
2008236174.tif 000002
【特許請求の範囲】
【請求項１】
誘電体基板と、
信号入力端部とは逆側の端部を開放端部として上記誘電体基板の表面に位置する入力ストリップラインと、
信号出力端部とは逆側の端部を開放端部とし、当該開放端部を上記入力ストリップラインの開放端部に対向させた状態で、上記誘電体基板の表面に位置する出力ストリップラインと、
上記誘電体基板の内部に位置し、誘電体基板の裏面側から見て、一方の開放端部が上記入力ストリップラインの開放端部と重なると共に他方の開放端部が上記出力ストリップラインの開放端部と重なる状態で、上記入力ストリップラインの開放端部と出力ストリップラインの開放端部との間隙に所定間隔をもって対向し、共振周波数における上記誘電体基板内の波長の約２分の１の長さを有した共振器電極と
を備えることを特徴とするＤＣカット回路。
【請求項２】
請求項１に記載のＤＣカット回路において、
グランド電極を、上記誘電体基板の裏面に設けて、上記入力ストリップライン及び出力ストリップラインをマイクロストリップラインとした、
ことを特徴とするＤＣカット回路。
【請求項３】
請求項１又は請求項２に記載のＤＣカット回路において、
グランド電極を、上記入力ストリップライン及び出力ストリップラインの両側にそれぞれ設けて、これら入力ストリップライン及び出力ストリップラインと当該グランド電極とで、コプレーナラインを構成した、
ことを特徴とするＤＣカット回路。
【請求項４】
請求項１ないし請求項３のいずれかに記載のＤＣカット回路において、
上記入力ストリップラインと出力ストリップラインとの間隙を広げ、
上記誘電体基板の表面であって当該間隙内に、１以上の中間ストリップラインを離散的に並べ、
上記入力ストリップラインと上記中間ストリップラインとの間隙、隣り合う中間ストリップライン間の間隙、及び中間ストリップラインと出力ストリップラインとの間隙にそれぞれ対向するように、複数の上記共振器電極を誘電体基板内に配することで、ＤＣカット部を多段構成とした、
ことを特徴とするＤＣカット回路。
【請求項５】
請求項１ないし請求項４のいずれかに記載のＤＣカット回路において、
上記入力ストリップライン及び出力ストリップラインの特性インピーダンスを、これら入力ストリップライン及び出力ストリップラインに接続する外部回路の出力インピーダンス及び入力インピーダンスに一致させた、
ことを特徴とするＤＣカット回路。
【請求項６】
請求項１ないし請求項５のいずれかに記載のＤＣカット回路において、
分岐路を上記共振器電極の途中に設け、
接地された終端抵抗を上記分岐路の先端に接続し、
共振周波数における誘電体基板内の波長の約４分の１の長さのオープンスタブを、上記分岐路の部位であって、当該分岐路の分岐点から当該誘電体基板内の波長の約４分の１だけ離れた位置に突設した、
ことを特徴とするＤＣカット回路。
【請求項７】
請求項１ないし請求項６のいずれかに記載のＤＣカット回路を備える、
ことを特徴とする高周波モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、高周波増幅器等の高周波回路に適用するＤＣカット回路に関するものである。
【背景技術】
【０００２】
移動体通信機の増幅器等においては、直流バイアス等のＤＣ（直流）成分を、入出力信号からカットして、帯域内の高周波成分のみを取り出すＤＣカット回路が用いられている。
この種のＤＣカット回路としては、例えば、、特許文献１や特許文献２に開示されているように、入力ストリップラインと出力ストリップラインを同一平面上に平行に並べたり、又は、共振器電極を入力ストリップラインと出力ストリップラインの間に平行に並べた構成を採り、信号を入力ストリップラインから入力して、帯域内信号を出力ストリップラインから取り出すようにしたものがある。
また、例えば、特許文献３や特許文献４に開示されている技術のように、入力ストリップラインと出力ストリップラインとを、同一平面上に長さ方向に所定間隙を持たせて並べ、共振器電極をこれら入力ストリップラインと出力ストリップラインとの間隙の下側又は上側に配すると共に、入力ストリップライン，出力ストリップライン及び共振器電極を、複数の接地導体によって上下から挟んで遮蔽したトリプレート構造のものもある。
【０００３】
【特許文献１】特開昭６２−２６３７０１号公報
【特許文献２】特開平０５−０８３００７号公報
【特許文献３】特開平１０−２２４１０８号公報
【特許文献４】特開平０５−１５２８０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、上記した従来の技術では、次のような問題がある。
特許文献１や特許文献２に開示に技術は、ストリップライン同士やストリップラインと共振器電極とを並べた簡単な構成である。このようなＤＣカット回路において、共振周波数を高くするには、ストリップライン同士やストリップラインと共振器電極との対向面積を大きくすると共に間隙を狭くすることによって、容量値を大きくする必要がある。しかしながら、このＤＣカット回路では、ストリップラインや共振器電極が横並びであるので、対向する面積が小さく、そのため、容量値を大きくするには、間隙を狭くしなければならない。したがって、マイクロ波帯やミリ波帯で使用することができるようにするには、高精度な微細電極配線プロセスを用いて、極めて狭い間隙を形成しなければならない。このため、製造コストが高くつくという問題がある。
これに対して、特許文献３や特許文献４に開示に技術では、共振器電極を入力ストリップラインと出力ストリップラインとの間隙の下側又は上側に配する構成であるので、ストリップラインと共振器電極との対向面積を大きくすることができる。このため、これらの間隙を極端に狭くしなくとも、所望の大きさの容量値を得ることができ、マイクロ波帯やミリ波帯での使用が可能である。しかしながら、入力ストリップライン，出力ストリップライン及び共振器電極を、複数の接地導体によって上下から挟んで遮蔽したトリプレート構造であるので、構造的に複雑であり、多数の製造工程が必要となり、その分製造コストが高くつくという問題がある。
【０００５】
この発明は、上述した課題を解決するためになされたもので、直流を確実にカットすることができると共にマイクロ波帯やミリ波帯において使用することができ、しかも、簡単な構造で且つ低コストな製造が可能なＤＣカット回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、請求項１の発明に係るＤＣカット回路は、誘電体基板と、信号入力端部とは逆側の端部を開放端部として誘電体基板の表面に位置する入力ストリップラインと、信号出力端部とは逆側の端部を開放端部とし、開放端部を入力ストリップラインの開放端部に対向させた状態で、誘電体基板の表面に位置する出力ストリップラインと、誘電体基板の内部に位置し、誘電体基板の裏面側から見て、一方の開放端部が入力ストリップラインの開放端部と重なると共に他方の開放端部が出力ストリップラインの開放端部と重なる状態で、入力ストリップラインの開放端部と出力ストリップラインの開放端部との間隙に所定間隔をもって対向し、共振周波数における誘電体基板内の波長の約２分の１の長さを有した共振器電極とを備える構成とした。
かかる構成により、所定周波数の信号を入力ストリップラインから入力すると、信号が入力ストリップラインの開放端部から共振器電極に伝わり、信号の周波数が帯域内周波数の場合に、共振器電極が共振する。そして、この共振周波数の信号が開放端部から出力ストリップラインに出力される。したがって、直流の信号が入力ストリップラインに入力されても、共振器電極が共振せず、この直流信号はカットされる。また、共振器電極で共振する信号の帯域は、共振器電極の一方の開放端部と入力ストリップラインの開放端部との重なり面積及び他方の開放端部と出力ストリップラインの開放端部との重なり面積に応じて変化する。さらに、共振器電極と入力及び出力ストリップラインとの間隔を狭くすることで、共振器電極の両端部と入力及び出力ストリップラインの開放端部との間の電磁気的結合を強めることができる。
【０００７】
請求項２の発明は、請求項１に記載のＤＣカット回路において、グランド電極を、誘電体基板の裏面に設けて、入力ストリップライン及び出力ストリップラインをマイクロストリップラインとした構成とする。
【０００８】
請求項３の発明は、請求項１又は請求項２に記載のＤＣカット回路において、グランド電極を、入力ストリップライン及び出力ストリップラインの両側にそれぞれ設けて、これら入力ストリップライン及び出力ストリップラインとグランド電極とで、コプレーナラインを構成した。
【０００９】
請求項４の発明は、請求項１ないし請求項３のいずれかに記載のＤＣカット回路において、入力ストリップラインと出力ストリップラインとの間隙を広げ、誘電体基板の表面であって間隙内に、１以上の中間ストリップラインを離散的に並べ、入力ストリップラインと中間ストリップラインとの間隙、隣り合う中間ストリップライン間の間隙、及び中間ストリップラインと出力ストリップラインとの間隙にそれぞれ対向するように、複数の共振器電極を誘電体基板内に配することで、ＤＣカット部を多段構成とした。
かかる構成により、直流の信号をより確実にカットすることができる。
【００１０】
請求項５の発明は、請求項１ないし請求項４のいずれかに記載のＤＣカット回路において、入力ストリップライン及び出力ストリップラインの特性インピーダンスを、これら入力ストリップライン及び出力ストリップラインに接続する外部回路の出力インピーダンス及び入力インピーダンスに一致させた構成とする。
かかる構成により、伝送線路と外部回路との間に介在して、整合回路として機能する。
【００１１】
請求項６の発明は、請求項１ないし請求項５のいずれかに記載のＤＣカット回路において、分岐路を共振器電極の途中に設け、接地された終端抵抗を分岐路の先端に接続し、共振周波数における誘電体基板内の波長の約４分の１の長さのオープンスタブを、分岐路の部位であって、分岐路の分岐点から誘電体基板内の波長の約４分の１だけ離れた位置に突設した構成とする。
かかる構成により、共振器電極における分岐路の分岐点が、帯域内信号に対して開放状態になり、かかる信号の分岐路側への流出が阻止される。そして、帯域外信号が、分岐路内に流入すると、接地された終端抵抗を通じて外部に流出される。
【００１２】
請求項７の発明に係る高周波モジュールは、請求項１ないし請求項６のいずれかに記載のＤＣカット回路を備える構成とした。
【発明の効果】
【００１３】
以上詳しく説明したように、この発明のＤＣカット回路によれば、直流の信号を確実にカットすることができる。
また、共振器電極の両開放端部と入力及び出力ストリップラインの開放端部とが重なるように構成されているので、共振器電極と入力及び出力ストリップラインとの間隔を極端に狭くしなくとも、これらの重なり部分によって、所望の容量値を容易に得ることができ、この結果、マイクロ波帯やミリ波帯での使用が可能なＤＣカット回路を容易に製造することができる。しかも、共振器電極の両開放端部と入力及び出力ストリップラインの開放端部との重なり部分の面積を容易に広くすることができるので、特許文献１や特許文献２に開示のＤＣカット回路に比べて、透過周波数帯域をより広くすることができる。
さらに、共振器電極と入力及び出力ストリップラインとの間隔も、電極や誘電体の積層技術によって容易に狭くすることができるので、特許文献１や特許文献２に開示のＤＣカット回路のように、高精度な微細電極配線プロセスを用いる必要がない。この結果、ＤＣカット回路を低コストで製造することができる。しかも、このように、共振器電極と入力及び出力ストリップラインとの間隔を狭くすることで、共振器電極の両開放端部と入力及び出力ストリップラインの開放端部との間の電磁気的結合を強めることができるので、帯域内信号を低損失で透過させることができる。
また、この発明のＤＣカット回路は、特許文献３や特許文献４に開示のＤＣカット回路のようなトリプレート構造でなく、入力及び出力ストリップラインを誘電体基板表面に設け、共振器電極をこれらの間隙に対向するように、誘電体基板内に配した簡単な構造であるので、僅かな工程で製造することができ、その分製造コストを低減化することができる。
【００１４】
特に、請求項４の発明によれば、直流の信号をより確実にカットすることができる。
また、請求項５の発明によれば、整合回路として機能させることができるので、専用の整合回路を必要とせず、その分、このＤＣカット回路が組み込まれた装置の小型化と低コスト化とを図ることができる。
【００１５】
また、請求項６の発明によれば、帯域内信号を、共振器電極内で確実に伝搬させ、帯域外の信号を分岐路を通じて外部に流出させるので、帯域内信号に対する損失を減少させることができると共に、帯域外信号に対する遮断特性を安定化させることができる。
【００１６】
また、請求項７の発明に係る高周波モジュールによれば、装置全体の安定性と小型化と低価格化とを実現することができると共に、送受信周波数の高帯域化を図ることができる。
【発明を実施するための最良の形態】
【００１７】
以下、この発明の最良の形態について図面を参照して説明する。
【実施例１】
【００１８】
図１は、この発明の第１実施例に係るＤＣカット回路を一部破断して示す斜視図であり、図２は、ＤＣカット回路の平面図であり、図３は、図２の矢視Ａ−Ａ断面図であり、図４は、入力及び出力ストリップラインと共振器電極との重なり状態を誘電体基板の裏面側から透視して見た透視図である。
【００１９】
この実施例のＤＣカット回路１は、図１及び図２に示すように、誘電体基板２と入力ストリップライン３と出力ストリップライン４と共振器電極５とグランド電極６とを備えている。
入力ストリップライン３は、信号を入力するための幅ｗ３の導体であり（図４参照）、誘電体基板２の表面２０上にパターン形成されている。
具体的には、入力ストリップライン３の信号入力端部３１が、誘電体基板２の表面２０の縁部２０ａに位置し、その逆側の開放端部３２が表面２０の中央部に位置している。
また、出力ストリップライン４は、信号を出力するための幅ｗ４の導体であり（図４参照）、入力ストリップライン３に向き合った状態で、誘電体基板２の表面２０上にパターン形成されている。
具体的には、出力ストリップライン４の信号出力端部４１が、誘電体基板２の表面２０の縁部２０ｂに位置し、その逆側の開放端部４２が、入力ストリップライン３の開放端部３２に対向した状態で、誘電体基板２の表面２０の中央部に位置する。
これら入力及び出力ストリップライン３，４の開放端部３２，４２は、所定距離だけ離されて対向しており、その間に間隙Ｇを有する。
【００２０】
共振器電極５は、所定周波数で共振する導体電極であり、入力及び出力ストリップライン３，４の間隙Ｇと対向するように、誘電体基板２の内部にパターン形成されている。
具体的には、図３及び図４に示すように、共振器電極５は、幅ｗ５及び長さＬの両端開放のラインであり、誘電体基板２の表面２０からｄの深さに配され、開放端部３２，４２の間隙Ｇに間隔ｄをもって対向している。また、この共振器電極５の長さＬは、共振周波数における誘電体基板２内の波長（以下、「λｇ」と記す。）の約２分の１の長さに設定されている。
このような共振器電極５は、入力及び出力ストリップライン３，４の開放端部３２，４２と重なっている。すなわち、図４に示すように、誘電体基板２の裏面２１側から見て、一方の開放端部５１が入力ストリップライン３の開放端部３２と長さＤで重なっている。また、他方の開放端部５２も出力ストリップライン４の開放端部４２と長さＤで重なっている。
【００２１】
グランド電極６は、図１及び図２に示すように、誘電体基板２の裏面２１全面に設けられている。これにより、入力及び出力ストリップライン３，４は、このグランド電極６と共にマイクロストリップラインを構成している。
【００２２】
次に、この実施例のＤＣカット回路１が示す作用及び効果について説明する。
図５は、ＤＣカット回路１の作用及び効果を説明するための断面図である。
図５に示すように、帯域内の信号Ｓを入力ストリップライン３の信号入力端部３１から入力すると、矢印で示すように、開放端部３２と共振器電極５の開放端部５１との間と、開放端部５２と出力ストリップライン４の開放端部４２との間に、それぞれ電界Ｅが生じ、入力及び出力ストリップライン３，４と共振器電極５とが電磁気的に結合される。これにより、信号Ｓが入力ストリップライン３の開放端部３２から共振器電極５に伝わって、共振器電極５が共振する。そして、信号Ｓが開放端部５２から出力ストリップライン４に入力し、信号出力端部４１から図示しない外部回路等に出力される。
したがって、直流の信号が入力ストリップライン３に入力されても、共振器電極５は共振せず、この直流信号はカットされる。
【００２３】
ところで、このＤＣカット回路１は、入力及び出力ストリップライン３，４の開放端部３２，４２と共振器電極５の両開放端部５１，５２との面同士の重なりによって、容量を構成しているので、共振器電極５と入力及び出力ストリップライン３，４との間隔ｄを極端に狭くしなくとも、これらの重なり部分によって、大きな容量値を得ることができる。つまり、このＤＣカット回路１は、マイクロ波帯やミリ波帯の周波数を有する信号Ｓに対するフィルタとしても機能する。
さらに、共振器電極５と入力及び出力ストリップライン３，４との間隔ｄを狭くすることで、さらに大きな容量値を得ることができると共に共振器電極５と入力及び出力ストリップライン３，４との間の電磁気的結合を強めることができるので、ＤＣカット回路１を帯域幅の広いフィルタとして使用することができると共に、ＤＣカット回路１を用いることで、信号Ｓの低損失な伝送が可能となる。
【００２４】
また、ＤＣカット回路１は、グランド電極６の層の上に誘電体基板２の層と共振器電極５の層と入力及び出力ストリップライン３，４との層を積層しながら、電極やラインをパターン形成するだけで、製作することができるので、入力及び出力ストリップライン３，４と共振器電極５との間隔ｄを容易に狭くすることができる。
【００２５】
発明者等は、ＤＣカット回路１の上記効果を確認すべく、次のようなシミュレーションを行った。
図６は、シミュレーションに用いたＤＣカット回路の寸法を説明するための平面図であり、図７は、シミュレーションの結果を示す線図である。
このシミュレーションでは、比誘電率８．８の誘電体基板２を用い、帯域内の中心周波数を６０ＧＨｚに設定した。すなわち、長さＬが０．７３０ｍｍの共振器電極５を用い、開放端部３２，４２と開放端部５１，５２との重なり部分の長さＤを０．２６５ｍｍ、入力及び出力ストリップライン３，４と共振器電極５との間隔ｄを０．０５ｍｍに設定した。そして、まず、図６の（ａ）に示すように、入力及び出力ストリップライン３，４の幅ｗ３，ｗ４と共振器電極５の幅ｗ５とを等しく０．２２ｍｍに設定し、０〜１００ＧＨｚの信号で掃引して、各周波数に対する反射係数の大きさと透過係数の大きさをシミュレーションした。
すると、図７の破線の反射係数曲線Ｓａ１１で示すように、反射係数は、約６０ＧＨｚで最低の約「−４５（ｄＢ）」であり、反射率が低く、また、帯域幅Ｗａも１０ＧＨｚ以上の幅を確保しており、広帯域化が確認された。
また、破線の透過係数曲線Ｓａ２１で示すように、透過係数は、５０ＧＨｚ以上の信号で「０（ｄＢ）」であるが、５０ＧＨｚ未満の信号では非常に小さくなり、直流信号を透過させていない。
次に、図６の（ｂ）に示すように、入力及び出力ストリップライン３，４の幅ｗ３，ｗ４を等しく０．２２ｍｍに設定し、共振器電極５の幅ｗ５を０．０７ｍｍに設定して、シミュレーションを行った。
すると、図７の実線の反射係数曲線Ｓｂ１１で示すように、中心周波数が若干低い方にシフトしているものの、反射係数曲線Ｓａ１１とほぼ同等の値を得た。
また、実線の透過係数曲線Ｓｂ２１で示すように、透過係数は、５０ＧＨｚ以上の透過係数曲線Ｓａ２１とほぼ同じであるが、５０ＧＨｚ未満の信号では透過係数曲線Ｓａ２１よりも小さくなっている。すなわち、共振器電極５を細くすることで、低周波領域における透過特性を向上させることができることを確認した。
【実施例２】
【００２６】
次に、この発明の第２実施例について説明する。
図８は、この発明の第２実施例に係るＤＣカット回路を示す平面図であり、図９は、図８の矢視Ｂ−Ｂ断面図である。
この実施例のＤＣカット回路１−２は、ＤＣカット部を二段構成とした点が、上記第１実施例と異なる。
上記第１実施例では、入力及び出力ストリップライン３，４と共振器電極５とで１つのＤＣカット部を構成した。これに対して、この実施例では、図８及び図９に示すように、入力ストリップライン３と出力ストリップライン４との間隙を広げ、この間隙よりも小さな中間ストリップライン３４をこの間隙内にパターン形成した。そして、入力ストリップライン３と中間ストリップライン３４との間隙Ｇ１、中間ストリップライン３４と出力ストリップライン４との間隙Ｇ２にそれぞれ対向するように、２つの共振器電極５−１，５−２を誘電体基板２内に配した。このようにして、入力ストリップライン３と共振器電極５−１と中間ストリップライン３４とで第１段目のＤＣカット部を構成し、中間ストリップライン３４と共振器電極５−２と出力ストリップライン４とで第２段目のＤＣカット部を構成とした。
【００２７】
かかる構成により、二段のＤＣカット部によって、直流の信号をカットするので、直流信号をより確実にカットすることができる。
また、共振器電極が２つ存在するので、帯域内で複共振することとなり、通過周波数の帯域幅を変更することができる。
【００２８】
発明者等は、ＤＣカット回路１のかかる効果を確認すべく、次のようなシミュレーションを行った。
図１０は、シミュレーションの結果を示す線図である。
このシミュレーションでは、図６の（ａ）で示したＤＣカット回路とほぼ同条件で行った。
かかるシミュレーションの結果、図１０の透過係数曲線Ｓ２１で示すように、透過係数は、４０ＧＨｚ以上では、ＤＣカット部が１つである図６の（ａ）で示したＤＣカット回路の透過係数曲線Ｓａ２１とほぼ同じであるが、４０ＧＨｚ未満の信号では、透過係数曲線Ｓａ２１よりも大幅に低下していることを確認した。
また、反射係数曲線Ｓ１１で示すように、約４５ＧＨｚと約６０ＧＨｚとの２つの周波数で共振し、帯域幅Ｗａが約２０ＧＨｚの幅に広がることが確認された。
その他の構成、作用及び効果は、上記第１実施例と同様であるので、その記載は省略する。
【実施例３】
【００２９】
次に、この発明の第３実施例について説明する。
図１１は、この発明の第３実施例に係るＤＣカット回路を示す平面図であり、図１２は、ＤＣカット回路を示す断面図である。
この実施例は、入力及び出力ストリップライン３，４の特性インピーダンスを、これら入力及び出力ストリップライン３，４に接続する外部回路の出力インピーダンス及び入力インピーダンスに一致させる構成とした点が、上記第１及び第２実施例と異なる。
すなわち、高周波の電力増幅器等に用いられるＦＥＴにおいて、入力インピーダンスや出力インピーダンスが１０Ωに設定されている場合には、５０Ωの伝送線路とＦＥＴとの間に整合回路を設ける必要がある。
このような場合に、この実施例のＤＣカット回路１−３は、整合回路としても機能させることができる。
例えば、図１１及び図１２に示すＤＣカット回路１−３のように、入力インピーダンスが１０ΩのＦＥＴ１００の入力端子が接続される出力ストリップライン４の幅や長さを変えることで、出力ストリップライン４の特性インピーダンスを１０Ωに設定する。そして、図示しない５０Ω伝送線路が接続される入力ストリップライン３の特性インピーダンスを５０Ωに設定しておく。
このような構成を採ることで、ＤＣカット回路１−３を整合回路として機能させることができるので、専用の整合回路を必要とせず、その分、このＤＣカット回路１−３が組み込まれた装置の小型化と低コストとを図ることができる。
なお、ＦＥＴ１００の出力側が接続されるＤＣカット回路の場合には、入力ストリップライン３の特性インピーダンスを１０Ωに設定すると共に、出力ストリップライン４の特性インピーダンスを５０Ωに設定することは勿論である。
その他の構成、作用及び効果は、上記第１及び第２実施例と同様であるので、その記載は省略する。
【実施例４】
【００３０】
次に、この発明の第４実施例について説明する。
図１３は、この発明の第４実施例に係るＤＣカット回路を一部破断して示す平面図である。
この実施例のＤＣカット回路１−４は、ダンピング回路を有する点が、上記第１ないし第３実施例と異なる。
図１３に示すように、ダンピング回路７は、共振器電極５の側部に形成されている。
具体的には、分岐路７０を共振器電極５の中央側部から共振器電極５に対して直角に分岐させ、接地された終端抵抗７１を、この分岐路７０の先端に接続した。そして、約λｇ／４の長さのオープンスタブ７２を分岐路７０の分岐点Ｐ１から約λｇ／４の距離にある部位Ｐ２に突設した。
【００３１】
かかる構成により、帯域内の信号Ｓが入力ストリップライン３から共振器電極５に入力すると、
λｇ／４の長さのオープンスタブ７２が分岐路７０の分岐点Ｐ１から約λｇ／４の部位Ｐ２に突設されているので、分岐点Ｐ１がこの信号Ｓに対して開放状態になり、信号Ｓは、分岐路７０側に流れ込むことなく、共振器電極５から出力ストリップライン４内に流れる。一方、帯域外の信号Ｓ′が入力ストリップライン３から共振器電極５に入力すると、共振器電極５が非共振状態であるので、信号Ｓ′は、分岐路７０内に流れ込む。そして、接地された終端抵抗７１が分岐路７０の先端に接続されているので、信号Ｓ′は、分岐路７０の先端で反射されることなく、終端抵抗７１にて消費され損失する。
したがって、この実施例のＤＣカット回路１−４によれば、帯域内信号Ｓを、共振器電極５内で確実に伝搬させ、帯域外の信号Ｓ′を分岐路７０を通じて外部に流出させるので、帯域内信号Ｓに対する損失を減少させることができると共に、帯域外信号Ｓ′に対する遮断特性を安定化させることができる。この結果、増幅器等の能動回路の帯域外の安定化回路として機能する。
【００３２】
発明者等は、ＤＣカット回路１のかかる効果を確認すべく、次のようなシミュレーションを行った。
図１４は、シミュレーションの結果を示す線図である。
このシミュレーションでは、比誘電率８．８の誘電体基板２を用い、帯域内の中心周波数を６０ＧＨｚに設定した。すなわち、長さＬが０．７５０ｍｍの共振器電極５を用い、開放端部３２，４２と開放端部５１，５２との重なり部分の長さを０．２５ｍｍ、入力及び出力ストリップライン３，４と共振器電極５との間隔ｄを０．０５ｍｍに設定した。そして、まず、図６の（ａ）に示したように、入力及び出力ストリップライン３，４の幅，共振器電極５の幅，分岐路７０の幅及びオープンスタブ７２の幅を等しく０．１ｍｍに設定した。さらに、分岐点Ｐ１〜Ｐ２間の距離及びオープンスタブ７２の長さをそれぞれ０．３５ｍｍ及び０．４２ｍｍに設定した。かかる条件下で、０〜１００ＧＨｚの信号で掃引し、各周波数に対する反射係数の大きさと透過係数の大きさをシミュレーションした。
また、同時に、ダンピング回路７を除いた条件下で、０〜１００ＧＨｚの信号で掃引し、各周波数に対する反射係数の大きさと透過係数の大きさもシミュレーションした。
すると、図１４に示すような結果を得た。すなわち、ダンピング回路７を除いた場合の破線で示す反射係数曲線Ｓａ１１と、ダンピング回路７を備えた場合の実線で示す反射係数曲線Ｓｂ１１とで、差異はほとんどなかった。
これに対して、ダンピング回路７を備えた場合の実線で示す透過係数曲線Ｓｂ２１は、ダンピング回路７を除いた場合の破線で示す透過係数曲線Ｓｂ２１に比べて、３０ＧＨｚ以下の低周波領域で、透過係数が大幅に低下していることを示している。この結果、発明者等は、ダンピング回路７を備えることで、ＤＣカット回路を能動回路の帯域外での安定化回路として機能させることができることを確認した。
その他の構成、作用及び効果は、上記第１ないし第４実施例と同様であるので、その記載は省略する。
【実施例５】
【００３３】
次に、この発明の第５実施例について説明する。
図１５は、この発明の第５実施例に係るＤＣカット回路を示す平面図であり、図１６は、図１５の矢視Ｃ−Ｃ断面図である。
この実施例のＤＣカット回路１−５は、コプレーナラインを構成した点が、上記第１ないし第４実施例と異なる。
具体的には、図１５及び図１６に示すように、グランド電極６，６を、入力及び出力ストリップライン３，４の両側にそれぞれ設けて、これらの入力及び出力ストリップライン３，４とグランド電極６，６とで、コプレーナラインを構成した。
勿論、図１６の破線で示すように、グランド電極６を誘電体基板２の裏面２１にも設けても良い。
その他の構成、作用及び効果は、上記第１ないし第４実施例と同様であるので、その記載は省略する。
【実施例６】
【００３４】
次に、この発明の第６実施例について説明する。
図１７は、この発明の第６実施例に係る高周波モジュールを示すブロック図である。
この実施例の高周波モジュールは、図１７に示すように、アンテナブロック８１、デュプレクサブロック８２、送信ブロック８３、受信ブロック８４、発振ブロック８５とを組み合わせて構成されている。
【００３５】
アンテナブロック８１は、送信電波を送信し及び受信電波を受信するブロックであり、アンテナ８１ａによって構成される。また、デュプレクサブロック８２は、デュプレクサ８２ａによって、アンテナ８１ａを送信状態又は受信状態に切り換えるためのブロックである。送信ブロック８３は、デュプレクサブロック８２に接続されアンテナブロック８１に向けて高周波信号Ｓを出力するブロックであり、ミキサ８３ａと、帯域通過フィルタ８３ｂと、電力増幅器８３ｃとで構成されている。一方、受信ブロック８４は、デュプレクサブロック８２に接続されアンテナブロック８１によって受信した高周波信号Ｓを入力するブロックであり、低雑音増幅器８４ａと、帯域通過フィルタ８４ｂと、ミキサ８４ｃとで構成されている。発振ブロック８５は、送信ブロック８３と受信ブロック８４とに接続されており、局所発振器８５ａから所定周波数の局部発振信号ＬＯをミキサ８３ａ，８４ｃに発振する。
かかる構成により、図示しないベースバンド部で変調されたベースバンドの中間周波信号ＩＦが、入力端子８３Ａを介して高周波モジュールに入力され、送信ブロック８３で高周波信号Ｓにアップコンバートされ、アンテナ８１ａから電波として送信される。また、アンテナ８１ａで受信され、受信ブロック８４でダウンコンバートされた中間周波信号ＩＦは、出力端子８４Ａから図示しないベースバンド部に出力され、ベースバンド部で復調される。
【００３６】
このような高周波モジュールは、上記第１ないし第５実施例のうちのいずれかのＤＣカット回路１（１−２〜１−５）を備えている。
ＤＣカット回路１は、電力増幅器８３ｃ、低雑音増幅器８４ａ、ミキサ８３ａ，８４ｃ、局所発振器８５ａのいずれか又は全てに取り付けられている。
図１８は、ＤＣカット回路を電力増幅器８３ｃに取り付けた状態を示すブロック図である。
図１８に示すように、電力増幅器８３ｃ等の増幅器は、バイアス回路８５，８５から直流バイアス電圧によって作動する。このため、ＤＣカット回路１（１−２〜１−５）は、外部回路である帯域通過フィルタ８３ｂやデュプレクサ８２ａとバイアス回路８５との間に介設される。これにより、ＤＣカット回路１（１−２〜１−５）が、バイアス回路８５，８５からの直流バイアス電圧をカットして、外部の回路への流出を防止する。
なお、図１８において、符号８６は、整合回路である。
【００３７】
ここで、発明者等は、図１８に示す電力増幅器８３ｃに取り付けるＤＣカット回路が示す利得と安定化係数（Ｋ−ファクタ）についてシミュレーションを行った。
図１９は、図１８に示す電力増幅器のシミュレーションで得たＤＣカット回路の利得を示す線図である。図２０は、図１８に示す電力増幅器のシミュレーションで得たＤＣカット回路の安定化係数を示す線図である。
具体的には、発明者等は、ＤＣカット回路が第４実施例で適用したダンピング回路７を有しているか否かで、利得及び安定化係数がどのように異なるかシミュレーションし、図１９及び図２０の結果を得た。
図１９において、ダンピング回路７を有しないＤＣカット回路の利得を示す利得曲線Ｓａ１（破線）とダンピング回路７を有するＤＣカット回路の利得を示す利得曲線Ｓａ２（実線）とから明らかなように、ダンピング回路７の有無に拘わらず、６０ＧＨｚ近辺での利得はほぼ等しい。
これに対して、図２０において、ダンピング回路７を有しないＤＣカット回路の利得を示す安定化係数曲線Ｓｂ１（破線）とダンピング回路７を有するＤＣカット回路の安定化係数を示す利得曲線Ｓｂ２（実線）とから明らかなように、ダンピング回路７を有したＤＣカット回路の方が、１０〜２０ＧＨｚ帯における安定性が高い。
この結果、ダンピング回路７をＤＣカット回路に取り付けることで、６０ＧＨｚ帯の利得を低下させることなく、１０〜２０ＧＨｚ帯の安定性を向上させることができることを確認した。
【００３８】
以上のように、ＤＣカット回路１（１−２〜１−５）を電力増幅器８３ｃ、低雑音増幅器８４ａ、ミキサ８３ａ，８４ｃ、局所発振器８５ａのいずれか又は全てに取り付けられた高周波モジュールを用いることで、装置全体の安定性と小型化と低価格化とを実現することができると共に、送受信周波数の高帯域化を図ることができる。
その他の構成、作用及び効果は、上記第１ないし第５実施例と同様であるので、その記載は省略する。
【００３９】
なお、この発明は、上記実施例に限定されるものではなく、発明の要旨の範囲内において種々の変形や変更が可能である。
例えば、上記第２実施例では、入力及び出力ストリップライン３，４と中間ストリップライン３４と２つの共振器電極５とで、二段のＤＣカット部を構成したが、ＤＣカット部の段数は任意である。したがって、複数の中間ストリップライン３４を入力及び出力ストリップライン３，４の間に離散的に並べ、入力ストリップライン３と中間ストリップライン３４との間隙、隣り合う中間ストリップライン３４間の間隙、及び中間ストリップライン３４と出力ストリップライン４との間隙とにそれぞれ対向するように、複数の共振器電極５を配することによって、多段のＤＣカット部を構成することができる。
また、上記第４実施例に適用されたダンピング回路７を、多段構成されたＤＣカット部の各共振器電極５に設けても良いことは勿論である。
【図面の簡単な説明】
【００４０】
【図１】この発明の第１実施例に係るＤＣカット回路を一部破断して示す斜視図である。
【図２】ＤＣカット回路の平面図である。
【図３】図２の矢視Ａ−Ａ断面図である。
【図４】入力及び出力ストリップラインと共振器電極との重なり状態を誘電体基板の裏面側から透視して見た透視図である。
【図５】ＤＣカット回路の作用及び効果を説明するための断面図である。
【図６】シミュレーションに用いたＤＣカット回路の寸法を説明するための平面図である。
【図７】シミュレーションの結果を示す線図である。
【図８】この発明の第２実施例に係るＤＣカット回路を示す平面図である。
【図９】図８の矢視Ｂ−Ｂ断面図である。
【図１０】シミュレーションの結果を示す線図である。
【図１１】この発明の第３実施例に係るＤＣカット回路を示す平面図である。
【図１２】ＤＣカット回路を示す断面図である。
【図１３】この発明の第４実施例に係るＤＣカット回路を一部破断して示す平面図である。
【図１４】シミュレーションの結果を示す線図である。
【図１５】この発明の第５実施例に係るＤＣカット回路を示す平面図である。
【図１６】図１５の矢視Ｃ−Ｃ断面図である。
【図１７】この発明の第６実施例に係る高周波モジュールを示すブロック図である。
【図１８】高周波増幅器にＤＣカット回路を適用した例を示すブロック図である。
【図１９】図１８に示す電力増幅器のシミュレーションで得たＤＣカット回路の利得を示す線図である。
【図２０】図１８に示す電力増幅器のシミュレーションで得たＤＣカット回路の安定化係数を示す線図である。
【符号の説明】
【００４１】
１，１−２〜１−５…ＤＣカット回路、  ２…誘電体基板、  ３…入力ストリップライン、  ４…出力ストリップライン、  ５，５−１，５−２…共振器電極、  ６…グランド電極、  ７…ダンピング回路、  ２０…表面、  ２０ａ，２０ｂ…縁部、  ２１…裏面、  ３１…信号入力端部、  ３２，４２，５１，５２…開放端部、  ３４…中間ストリップライン、  ４１…信号出力端部、  ７０…分岐路、  ７１…終端抵抗、  ７２…オープンスタブ、  １００…ＦＥＴ、  Ｗａ…帯域幅、  ｄ…間隔、  Ｄ…長さ、  Ｇ，Ｇ１，Ｇ２…間隙、  ｗ３〜ｗ５…幅。
【図１】
2008236174.tif 000003
【図２】
2008236174.tif 000004
【図３】
2008236174.tif 000005
【図４】
2008236174.tif 000006
【図５】
2008236174.tif 000007
【図６】
2008236174.tif 000008
【図７】
2008236174.tif 000009
【図８】
2008236174.tif 000010
【図９】
2008236174.tif 000011
【図１０】
2008236174.tif 000012
【図１１】
2008236174.tif 000013
【図１２】
2008236174.tif 000014
【図１３】
2008236174.tif 000015
【図１４】
2008236174.tif 000016
【図１５】
2008236174.tif 000017
【図１６】
2008236174.tif 000018
【図１７】
2008236174.tif 000019
【図１８】
2008236174.tif 000020
【図１９】
2008236174.tif 000021
【図２０】
2008236174.tif 000022