(57)【要約】【課題】書き込みトランジスタのオフ時のカップリングに起因する駆動トランジスタのゲート−ソース間電圧の低下に伴う輝度低下を防止しつつ、入力信号電圧の書き込みを安定して行うことを可能にする。【解決手段】書き込み走査回路の出力回路４３における最終段バッファ４３１の入力段側と出力段側の電源を分離し、入力段側の回路を構成するＰチャネルＭＯＳトランジスタＰ１１には電源電圧Ｖｄｄ１を供給し、出力段側の回路を構成するＰチャネルＭＯＳトランジスタＰ１２には電源電圧Ｖｄｄ２（＞Ｖｄｄ１）を供給し、パルスＡ，Ｂ，Ｃによる駆動制御の下に、書き込みパルスＷＳとして、段階的（本例では、２段階）に立ち下がるパルスを生成し、当該書き込みパルスＷＳによって入力信号電圧のサンプリングを行うようにする。【選択図】図１１
2008203706.tif 000002
【特許請求の範囲】
【請求項１】
電気光学素子と、入力信号電圧をサンプリングして書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた入力信号電圧を保持する保持容量と、前記保持容量に保持された入力信号電圧に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置されてなる画素アレイ部と、
アクティブ状態から非アクティブ状態に段階的に遷移する書き込みパルスを生成し、当該書き込みパルスを前記書き込みトランジスタに与えることによって前記画素アレイ部の各画素を行単位で選択走査する走査回路と
を備えたことを特徴とする表示装置。
【請求項２】
前記画素アレイ部の各画素は、前記書き込みトランジスタによる前記入力信号電圧の書き込み期間において、前記駆動トランジスタのドレイン−ソース間電流をゲート入力側に負帰還することによって当該駆動トランジスタのドレイン−ソース間電流の移動度に対する依存性を打ち消す補正動作を行う
ことを特徴とする請求項１記載の表示装置。
【請求項３】
前記走査回路は、
前記書き込みパルスがアクティブ状態となる第１電源電圧の電源ラインと前記走査回路の出力ノードとの間に接続された第１トランジスタと、
前記書き込みパルスが非アクティブ状態となる第２電源電圧の電源ラインと前記出力ノードとの間に接続された第２トランジスタと、
前記第１電源電圧よりも高い第２電源電圧の電源ラインと前記出力ノードとの間に接続された第３トランジスタと、
前記第２トランジスタがオフ状態にあるときに前記第３トランジスタをオン状態にし、当該第３トランジスタをオフ状態にした後に前記第１トランジスタをオン状態にし、しかる後に前記第２トランジスタをオン状態にする制御回路とを有する
ことを特徴とする請求項１記載の表示装置。
【請求項４】
電気光学素子と、入力信号電圧をサンプリングして書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた入力信号電圧を保持する保持容量と、前記保持容量に保持された入力信号電圧に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置されてなる画素アレイ部と、
書き込みパルスを前記書き込みトランジスタに与えることによって前記画素アレイ部の各画素を行単位で選択走査する走査回路とを備えた表示装置において、
前記書き込みパルスをアクティブ状態から非アクティブ状態に段階的に遷移させる
ことを特徴とする表示装置の駆動方法。
【請求項５】
電気光学素子と、入力信号電圧をサンプリングして書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた入力信号電圧を保持する保持容量と、前記保持容量に保持された入力信号電圧に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置されてなる画素アレイ部と、
アクティブ状態から非アクティブ状態に段階的に遷移する書き込みパルスを生成し、当該書き込みパルスを前記書き込みトランジスタに与えることによって前記画素アレイ部の各画素を行単位で選択走査する走査回路と
を備えた表示装置を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、表示装置の駆動方法および電子機器に関し、特に電気光学素子を含む画素が行列状（マトリクス状）に配置されてなる平面型（フラットパネル型）の表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、発光素子を含む画素（画素回路）が行列状に配置されてなる平面型の表示装置、例えば、画素の発光素子として、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子、例えば有機薄膜に電界をかけると発光する現象を利用した有機ＥＬ(Electro Luminescence)素子を用いた有機ＥＬ表示装置が開発され、商品化が進められている。
【０００３】
有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子が１０Ｖ以下の印加電圧で駆動できるために低消費電力であり、また自発光素子であることから、液晶セルを含む画素ごとに当該液晶セルにて光源（バックライト）からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかも液晶表示装置には必須なバックライト等の照明部材を必要としないために軽量化および薄型化が容易である。さらに、素子の応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。
【０００４】
有機ＥＬ表示装置では、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素回路内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ（一般には、ＴＦＴ(Thin Film Transistor;薄膜トランジスタ)）によって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。
【０００５】
ところで、一般的に、有機ＥＬ素子のＩ−Ｖ特性（電流−電圧特性）は、時間が経過すると劣化（いわゆる、経時劣化）することが知られている。有機ＥＬ素子を電流駆動するトランジスタ（以下、「駆動トランジスタ」と記述する）としてＮチャネル型のＴＦＴを用いた画素回路では、駆動トランジスタのソース側に有機ＥＬ素子が接続されることになるために、有機ＥＬ素子のＩ−Ｖ特性が経時劣化すると、駆動トランジスタのゲート−ソース間電圧Ｖｇｓが変化し、その結果、有機ＥＬ素子の発光輝度も変化する。
【０００６】
このことについてより具体的に説明する。駆動トランジスタのソース電位は、当該駆動トランジスタと有機ＥＬ素子の動作点で決まる。そして、有機ＥＬ素子のＩ−Ｖ特性が劣化すると、駆動トランジスタと有機ＥＬ素子との動作点が変動してしまうために、駆動トランジスタのゲートに同じ電圧を印加したとしても駆動トランジスタのソース電位が変化する。これにより、駆動トランジスタのソース−ゲート間電圧Ｖｇｓが変化するために、当該駆動トランジスタに流れる電流値が変化する。その結果、有機ＥＬ素子に流れる電流値も変化するために、有機ＥＬ素子の発光輝度が変化することになる。
【０００７】
また、ポリシリコンＴＦＴを用いた画素回路では、有機ＥＬ素子のＩ−Ｖ特性の経時劣化に加えて、駆動トランジスタの閾値電圧Ｖｔｈや、駆動トランジスタのチャネルを構成する半導体薄膜の移動度μが経時的に変化したり、製造プロセスのばらつきによって閾値電圧Ｖｔｈや移動度μが画素ごとに異なったりする（個々のトランジスタ特性にばらつきがある）。
【０００８】
駆動トランジスタの閾値電圧Ｖｔｈや移動度μが画素ごとに異なると、画素ごとに駆動トランジスタに流れる電流値にばらつきが生じるために、駆動トランジスタのゲートに同じ電圧を印加しても、有機ＥＬ素子の発光輝度に画素間でばらつきが生じ、その結果、画面の一様性（ユニフォーミティ）が損なわれる。
【０００９】
そこで、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つようにするために、有機ＥＬ素子の特性変動に対する補償機能、さらには駆動トランジスタの閾値電圧Ｖｔｈの変動に対する補正（以下、「閾値補正」と記述する）や、駆動トランジスタの移動度μの変動に対する補正（以下、「移動度補正」と記述する）の各補正機能を画素回路の各々に持たせる構成を採っている（例えば、特許文献１参照）。
【００１０】
【特許文献１】特開２００６−１３３５４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
特許文献１記載の従来技術では、画素回路の各々に、有機ＥＬ素子の特性変動に対する補償機能および駆動トランジスタの閾値電圧Ｖｔｈや移動度μの変動に対する補正機能を持たせることで、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時変化したりしたとしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つことができる。
【００１２】
ところで、入力信号電圧の書き込みは、書き込みパルスによる駆動の下に、書き込みトランジスタが入力信号電圧をサンプリングすることによって行われることになるが、書き込みパルスの立ち下がり速度が速いと（書き込みパルスが急峻に立ち下がると）、図２０に示すように、書き込みトランジスタがオフする際のカップリングによって駆動トランジスタのゲート電位が急激に低下し、それに伴って駆動トランジスタのゲート−ソース間電圧Ｖｇｓが低下する（縮まる）ために、ゲート−ソース間電圧Ｖｇｓが低下分だけ輝度が低下するという問題がある。
【００１３】
そこで、本発明は、書き込みトランジスタのオフ時のカップリングに起因する駆動トランジスタのゲート−ソース間電圧の低下に伴う輝度低下を防止しつつ、入力信号電圧の書き込みを安定して行うことが可能な表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するために、本発明では、電気光学素子と、入力信号電圧をサンプリングして書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた入力信号電圧を保持する保持容量と、前記保持容量に保持された入力信号電圧に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置されてなる画素アレイ部と、書き込みパルスを前記書き込みトランジスタに与えることによって前記画素アレイ部の各画素を行単位で選択走査する走査回路とを備えた表示装置において、前記書き込みパルスをアクティブ状態から非アクティブ状態に段階的に遷移させるようにする。
【００１５】
上記構成の表示装置および当該表示装置を用いた電子機器において、書き込みパルスをアクティブ状態から非アクティブ状態に段階的に遷移させることで、書き込みパルスは書き込みトランジスタに至る伝送路の配線抵抗や寄生容量等の影響によって書き込みトランジスタのゲートに印加される段階では非アクティブ状態への遷移時の応答波形がなまる。これにより、書き込みトランジスタがオフする際のカップリングによる駆動トランジスタのゲート電位の低下を抑えることができるために、駆動トランジスタのゲート−ソース間電圧の低下を抑えることができる。
【発明の効果】
【００１６】
本発明によれば、書き込みトランジスタのオフ時のカップリングに起因する駆動トランジスタのゲート−ソース間電圧の低下を抑えることができるために、当該ゲート−ソース間電圧の低下に伴う輝度低下を防止しつつ、入力信号電圧の書き込みを安定して行うことができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１８】
図１は、本発明の一実施形態に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子を画素の発光素子として用いたアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明する。
【００１９】
図１に示すように、本実施形態に係る有機ＥＬ表示装置１０は、画素（ＰＸＬＣ）２０が行列状（マトリクス状）に２次元配置されてなる画素アレイ部３０と、当該画素アレイ部３０の周辺に配置され、各画素２０を駆動する駆動部、例えば書き込み走査回路４０、電源供給走査回路５０および水平駆動回路６０とを有する構成となっている。
【００２０】
画素アレイ部３０には、ｍ行ｎ列の画素配列に対して、画素行ごとに走査線３１−１〜３１−ｍと電源供給線３２−１〜３２−ｍとが配線され、画素列ごとに信号線３３−１〜３３−ｎが配線されている。
【００２１】
画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成され、平面型（フラット型）のパネル構造となっている。画素アレイ部３０の各画素２０は、アモルファスシリコンＴＦＴ(Thin Film Transistor;薄膜トランジスタ)または低温ポリシリコンＴＦＴを用いて形成することができる。低温ポリシリコンＴＦＴを用いる場合には、走査回路４０、電源供給走査回路５０および水平駆動回路６０についても、画素アレイ部３０を形成する表示パネル（基板）７０上に実装することができる。
【００２２】
書き込み走査回路４０は、シフトレジスタ等によって構成され、画素アレイ部３０の各画素２０への映像信号の書き込みに際して、走査線３１−１〜３１−ｍに順次走査信号ＷＳ１〜ＷＳｍを供給して画素２０を行単位で線順次走査する。
【００２３】
電源供給走査回路５０は、シフトレジスタ等によって構成され、書き込み走査回路４０による線順次走査に同期して、第１電位Ｖｃｃｐと当該第１電位Ｖｃｃｐよりも低い第２電位Ｖｉｎｉで切り替わる電源供給線電位ＤＳ１〜ＤＳｍを電源供給線３２−１〜３２−ｍに供給する。ここで、第２電位Ｖｉｎｉは、水平駆動回路６０から与えられるオフセット電圧Ｖｏｆｓよりも十分に低い電位である。
【００２４】
水平駆動回路６０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧Ｖｓｉｇとオフセット電圧Ｖｏｆｓのいずれか一方を適宜選択し、信号線３３−１〜３３−ｎを介して画素アレイ部３０の各画素２０に対して例えば行単位で一斉に書き込む。すなわち、水平駆動回路６０は、入力信号電圧Ｖｓｉｇを行（ライン）単位で一斉に書き込む線順次書き込みの駆動形態を採っている。
【００２５】
（画素回路）
図２は、画素（画素回路）２０の具体的な構成例を示す回路図である。図２に示すように、画素２０は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子２１を発光素子として有し、当該有機ＥＬ素子２１に加えて、駆動トランジスタ２２、書き込みトランジスタ２３、保持容量２４および補助容量２５を有する構成となっている。
【００２６】
ここで、駆動トランジスタ２２および書き込みトランジスタ２３としてＮチャネル型のＴＦＴが用いられている。ただし、ここでの駆動トランジスタ２２および書き込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【００２７】
有機ＥＬ素子２１は、全ての画素２０に対して共通に配線された共通電源供給線３４にカソード電極が接続されている。駆動トランジスタ２２は、ソースが有機ＥＬ素子２１のアノード電極に接続され、ドレインが電源供給線３２（３２−１〜３２−ｍ）に接続されている。
【００２８】
書き込みトランジスタ２３は、ゲートが走査線３１（３１−１〜３１−ｍ）に接続され、ソースが信号線３３（３３−１〜３３−ｎ）に接続され、ドレインが駆動トランジスタ２２のゲートに接続されている。保持容量２４は、一端が駆動トランジスタ２２のゲートに接続され、他端が駆動トランジスタ２２のソース（有機ＥＬ素子２１のアノード電極）に接続されている。
【００２９】
補助容量２５は、一端が駆動トランジスタ２２のソースに接続され、他端が有機ＥＬ素子２１のカソード電極（共通電位供給線３４）に接続されている。この補助容量２５は、有機ＥＬ素子２１に対して並列に接続されることで、当該有機ＥＬ素子２１の容量不足を補う作用をなす。したがって、補助容量２５は必須の構成要素ではなく、有機ＥＬ素子２１の容量が十分である場合は補助容量２５を省略することが可能である。
【００３０】
かかる構成の画素２０において、書き込みトランジスタ２３は、書き込み走査回路４０から走査線３１を通してゲートに印加される走査信号ＷＳに応答して導通状態となることにより、信号線３３を通して水平駆動回路６０から供給される輝度情報に応じた映像信号の入力信号電圧Ｖｓｉｇまたはオフセット電圧Ｖｏｆｓをサンプリングして画素２０内に書き込む。この書き込まれた入力信号電圧Ｖｓｉｇまたはオフセット電圧Ｖｏｆｓは保持容量２４に保持される。
【００３１】
駆動トランジスタ２２は、電源供給線３２（３２−１〜３２−ｍ）の電位ＤＳが第１電位Ｖｃｃｐにあるときに、電源供給線３２から電流の供給を受けて、保持容量２４に保持された入力信号電圧Ｖｓｉｇの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給することによって当該有機ＥＬ素子２１を電流駆動する。
【００３２】
（画素構造）
図３に、画素２０の断面構造の一例を示す。図３に示すように、画素２０は、駆動トランジスタ２２、書き込みトランジスタ２３等の画素回路が形成されたガラス基板２０１上に絶縁膜２０２およびウインド絶縁膜２０３が形成され、当該ウインド絶縁膜２０３の凹部２０３Ａに有機ＥＬ素子２１が設けられた構成となっている。
【００３３】
有機ＥＬ素子２１は、上記ウインド絶縁膜２０３の凹部２０３Ａの底部に形成された金属等からなるアノード電極２０４と、当該アノード電極２０４上に形成された有機層（電子輸送層、発光層、ホール輸送層/ホール注入層）２０５と、当該有機層２０５上に全画素共通に形成された透明導電膜等からなるカソード電極２０６とから構成されている。
【００３４】
この有機ＥＬ素子２１において、有機層２０８は、アノード電極２０４上にホール輸送層/ホール注入層２０５１、発光層２０５２、電子輸送層２０５３および電子注入層（図示せず）が順次堆積されることによって形成される。そして、図２の駆動トランジスタ２２による電流駆動の下に、駆動トランジスタ２２からアノード電極２０４を通して有機層２０５に電流が流れることで、当該有機層２０５内の発光層２０５２において電子と正孔が再結合する際に発光するようになっている。
【００３５】
図３に示すように、画素回路が形成されたガラス基板２０１上に、絶縁膜２０２およびウインド絶縁膜２０３を介して有機ＥＬ素子２１が画素単位で形成された後は、パッシベーション膜２０７を介して封止基板２０８が接着剤２０９によって接合され、当該封止基板２０８によって有機ＥＬ素子２１が封止されることにより、表示パネル７０が形成される。
【００３６】
（閾値補正機能）
ここで、電源供給走査回路５０は、書き込みトランジスタ２３が導通した後で、水平駆動回路６０が信号線３３（３３−１〜３３−ｎ）にオフセット電圧Ｖｏｆｓを供給している間に、電源供給線３２の電位ＤＳを第１電位Ｖｃｃｐと第２電位Ｖｉｎｉとの間で切り替える。この電源供給線３２の電位ＤＳの切り替えにより、駆動トランジスタ２２の閾値電圧Ｖｔｈに相当する電圧が保持容量２４に保持される。
【００３７】
保持容量２４に駆動トランジスタ２２の閾値電圧Ｖｔｈに相当する電圧を保持するのは次の理由による。駆動トランジスタ２２の製造プロセスのばらつきや経時変化により、各画素ごとに駆動トランジスタ２２の閾値電圧Ｖｔｈや移動度μなどのトランジスタ特性の変動がある。このトランジスタ特性の変動により、駆動トランジスタ２２に同一のゲート電位を与えても、画素ごとにドレイン・ソース間電流（駆動電流）Ｉｄｓが変動し、発光輝度のばらつきとなって現れる。この閾値電圧Ｖｔｈの画素ごとのばらつきの影響をキャンセル（補正）するために、閾値電圧Ｖｔｈに相当する電圧を保持容量２４に保持するのである。
【００３８】
駆動トランジスタ２２の閾値電圧Ｖｔｈの補正は次のようにして行われる。すなわち、保持容量２４にあらかじめ閾値電圧Ｖｔｈを保持しておくことで、入力信号電圧Ｖｓｉｇによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖｔｈが保持容量２４に保持された閾値電圧Ｖｔｈに相当する電圧と相殺される、換言すれば、閾値電圧Ｖｔｈの補正が行われる。
【００３９】
これが閾値補正機能である。この閾値補正機能により、画素ごとに閾値電圧Ｖｔｈにばらつきや経時変化があったとしても、それらの影響を受けることなく、有機ＥＬ素子２１の発光輝度を一定に保つことができることになる。閾値補正の原理については後で詳細に説明する。
【００４０】
（移動度補正機能）
図２に示した画素２０は、上述した閾値補正機能に加えて、移動度補正機能を備えている。すなわち、水平駆動回路６０が映像信号の信号電圧Ｖｓｉｇを信号線３３（３３−１〜３３−ｎ）に供給している期間で、かつ、書き込み走査回路４０から出力される走査信号ＷＳ（ＷＳ１〜ＷＳｍ）に応答して書き込みトランジスタ２３が導通する期間、即ち移動度補正期間において、保持容量２４に入力信号電圧Ｖｓｉｇを保持する際に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消す移動度補正が行われる。この移動度補正の具体的な原理および動作については後述する。
【００４１】
（ブートストラップ機能）
図２に示した画素２０はさらにブートストラップ機能も備えている。すなわち、水平駆動回路６０は、保持容量２４に入力信号電圧Ｖｓｉｇが保持された段階で走査線３１（３１−１〜３１−ｍ）に対する走査信号ＷＳ（ＷＳ１〜ＷＳｍ）の供給を解除し、書き込みトランジスタ２３を非導通状態にして駆動トランジスタ２２のゲートを信号線３３（３３−１〜３３−ｎ）から電気的に切り離す。これにより、駆動トランジスタ２２のゲート電位Ｖｇがソース電位Ｖｓの変動に連動するために、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓを一定に維持することができる。
【００４２】
（回路動作）
次に、本実施形態に係る有機ＥＬ表示装置１０の回路動作について、図４のタイミングチャートを基に、図５および図６の動作説明図を用いて説明する。なお、図５および図６の動作説明図では、図面の簡略化のために、書き込みトランジスタ２３をスイッチのシンボルで図示している。また、有機ＥＬ素子２１は寄生容量を持っており、当該寄生容量と補助容量２５を合成容量Ｃｓｕｂとして図示している。
【００４３】
図４のタイミングチャートでは、時間軸を共通にして、１Ｈ（Ｈは水平走査時間）における走査線３１（３１−１〜３１−ｍ）の電位（走査信号）ＷＳの変化、電源供給線３２（３２−１〜３２−ｍ）の電位ＤＳの変化、駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの変化を表している。また、時刻ｔ２までは、走査線３１の電位（走査信号）ＷＳの波形を一点鎖線で示し、電源供給線３２の電位ＤＳを点線で示すことで、両者を識別できるようにしている。時刻ｔ３以降については両者共実線で示している。
【００４４】
＜発光期間＞
図４のタイミングチャートにおいて、時刻ｔ１以前は有機ＥＬ素子２１が発光状態にある（発光期間）。この発光期間では、電源供給線３２の電位ＤＳが高電位Ｖｃｃｐ（第１電位）にあり、図５（Ａ）に示すように、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に駆動電流（ドレイン−ソース間電流）Ｉｄｓが供給されるため、有機ＥＬ素子２１が駆動電流Ｉｄｓに応じた輝度で発光する。
【００４５】
＜閾値補正準備期間＞
そして、時刻ｔ１になると線順次走査の新しいフィールドに入り、図５（Ｂ）に示すように、電源供給線３２の電位ＤＳが高電位Ｖｃｃｐから信号線３３のオフセット電圧Ｖｏｆｓよりも十分に低い電位Ｖｉｎｉ（第２電位）に遷移すると、駆動トランジスタ２２のソース電位Ｖｓも低電位Ｖｉｎｉに向けて下降を開始する。
【００４６】
次に、時刻ｔ２で書き込み走査回路４０から走査信号ＷＳが出力され、走査線３１の電位ＷＳが高電位側に遷移することで、図５（Ｃ）に示すように、書き込みトランジスタ２３が導通状態となる。このとき、水平駆動回路６０から信号線３３に対してオフセット電圧Ｖｏｆｓが供給されているために、駆動トランジスタ２２のゲート電位Ｖｇがオフセット電圧Ｖｏｆｓになる。また、駆動トランジスタ２２のソース電位Ｖｓは、オフセット電圧Ｖｏｆｓよりも十分に低い電位Ｖｉｎｉにある。
【００４７】
ここで、低電位Ｖｉｎｉについては、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが、当該駆動トランジスタ２２の閾値電圧Ｖｔｈよりも大きくなるように設定しておくこととする。このように、駆動トランジスタ２２のゲート電位Ｖｇをオフセット電圧Ｖｏｆｓ、ソース電位Ｖｓを低電位Ｖｉｎｉにそれぞれ初期化することで、閾値電圧補正動作の準備が完了する。
【００４８】
＜閾値補正期間＞
次に、時刻ｔ３で、図５（Ｄ）に示すように、電源供給線３２の電位ＤＳが低電位Ｖｉｎｉから高電位Ｖｃｃｐに切り替わると、駆動トランジスタ２２のソース電位Ｖｓが上昇を開始する。やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが当該駆動トランジスタ２２の閾値電圧Ｖｔｈになり、当該閾値電圧Ｖｔｈに相当する電圧が保持容量２４に書き込まれる。
【００４９】
ここでは、便宜上、閾値電圧Ｖｔｈに相当する電圧を保持容量２４に書き込む期間を閾値補正期間と呼んでいる。なお、この閾値補正期間において、電流が専ら保持容量２４側に流れ、有機ＥＬ素子２１側には流れないようにするために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３４の電位Ｖｃａｔｈを設定しておくこととする。
【００５０】
次に、時刻ｔ４で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ａ）に示すように、書き込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲートがフローティング状態になるが、ゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。したがって、ドレイン−ソース間電流Ｉｄｓは流れない。
【００５１】
＜書き込み期間／移動度補正期間＞
次に、時刻ｔ５で、図６（Ｂ）に示すように、信号線３３の電位がオフセット電圧Ｖｏｆｓから映像信号の信号電圧Ｖｓｉｇに切り替わる。続いて、時刻ｔ６で、走査線３１の電位ＷＳが高電位側に遷移することで、図６（Ｃ）に示すように、書き込みトランジスタ２３が導通状態になって映像信号の信号電圧Ｖｓｉｇをサンプリングする。
【００５２】
この書き込みトランジスタ２３による入力信号電圧Ｖｓｉｇのサンプリングにより、駆動トランジスタ２２のゲート電位Ｖｇが入力信号電圧Ｖｓｉｇとなる。このとき、有機ＥＬ素子２１は始めカットオフ状態（ハイインピーダンス状態）にあるために、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓは有機ＥＬ素子２１に並列に接続された合成容量Ｃｓｕｂに流れ込み、よって当該合成容量Ｃｓｕｂの充電が開始される。
【００５３】
この合成容量Ｃｓｕｂの充電により、駆動トランジスタ２２のソース電位Ｖｓが上昇を開始し、やがて駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ＋Ｖｔｈ−ΔＶとなる。すなわち、ソース電位Ｖｓの上昇分ΔＶは、保持容量２４に保持された電圧（Ｖｓｉｇ＋Ｖｔｈ）から差し引かれるように、換言すれば、保持容量２４の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、ソース電位Ｖｓの上昇分ΔＶは負帰還の帰還量となる。
【００５４】
このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓを当該駆動トランジスタ２２のゲート入力に、即ちゲート‐ソース間電圧Ｖｇｓに負帰還することにより、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消す、即ち移動度μの画素ごとのばらつきを補正する移動度補正が行われる。
【００５５】
より具体的には、映像信号の信号電圧Ｖｓｉｇが高いほどドレイン−ソース間電流Ｉｄｓが大きくなるために、負帰還の帰還量（補正量）ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正が行われる。また、映像信号の信号電圧Ｖｓｉｇを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。
【００５６】
＜発光期間＞
次に、時刻ｔ７で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ｄ）に示すように、書き込みトランジスタ２３が非導通（オフ）状態となる。これにより、駆動トランジスタ２２のゲートは信号線３３から切り離される。これと同時に、ドレイン−ソース間電流Ｉｄｓが有機ＥＬ素子２１に流れ始めることにより、有機ＥＬ素子２１のアノード電位はドレイン−ソース間電流Ｉｄｓに応じて上昇する。
【００５７】
有機ＥＬ素子２１のアノード電位の上昇は、即ち駆動トランジスタ２２のソース電位Ｖｓの上昇に他ならない。駆動トランジスタ２２のソース電位Ｖｓが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電位Ｖｇも連動して上昇する。このとき、ゲート電位Ｖｇの上昇量はソース電位Ｖｓの上昇量に等しくなる。故に、発光期間中駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ＋Ｖｔｈ−ΔＶで一定に保持される。そして、時刻ｔ８で信号線３３の電位が映像信号の信号電圧Ｖｓｉｇからオフセット電圧Ｖｏｆｓに切り替わる。
【００５８】
以上説明した一連の回路動作から明らかなように、書き込み走査回路４０から出力される走査信号ＷＳは、書き込みトランジスタ２３を駆動することによってオフセット電圧Ｖｏｆｓをサンプリングして書き込む前半の書き込みパルスと、信号電圧Ｖｓｉｇをサンプリングして書き込む後半の書き込みパルスを含んでいる（図４参照）。
【００５９】
（閾値補正の原理）
ここで、駆動トランジスタ２２の閾値補正の原理について説明する。駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機ＥＬ素子２１には駆動トランジスタ２２から、次式（１）で与えられる一定のドレイン−ソース間電流（駆動電流）Ｉｄｓが供給される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）2     ……（１）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌはチャネル長、Ｃｏｘは単位面積当たりのゲート容量である。
【００６０】
図７に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓ対ゲート−ソース間電圧Ｖｇｓの特性を示す。この特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖｔｈのばらつきに対する補正を行わないと、閾値電圧ＶｔｈがＶｔｈ１のとき、ゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ１になるのに対し、閾値電圧ＶｔｈがＶｔｈ２（Ｖｔｈ２＞Ｖｔｈ１）のとき、同じゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ２（Ｉｄｓ２＜Ｉｄｓ）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈが変動すると、ゲート−ソース間電圧Ｖｇｓが一定であってもドレイン−ソース間電流Ｉｄｓが変動する。
【００６１】
これに対し、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓがＶｓｉｇ＋Ｖｔｈ−ΔＶであるために、これを式（１）に代入すると、ドレイン−ソース間電流Ｉｄｓは、
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｓｉｇ−ΔＶ）2     ……（２）
で表される。
【００６２】
すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉｄｓは、駆動トランジスタ２２の閾値電圧Ｖｔｈに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化により、各画素ごとに駆動トランジスタ２２の閾値電圧Ｖｔｈが変動しても、ドレイン−ソース間電流Ｉｄｓが変動しないために、有機ＥＬ素子２１の発光輝度も変動しない。
【００６３】
（移動度補正の原理）
次に、駆動トランジスタ２２の移動度補正の原理について説明する。図８に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。駆動トランジスタ２２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。
【００６４】
画素Ａと画素Ｂで移動度μにばらつきがある状態で、例えば両画素Ａ，Ｂに同レベルの入力信号電圧Ｖｓｉｇを書き込んだ場合に、何ら移動度μの補正を行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉｄｓ１′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉｄｓ２′との間には大きな差が生じてしまう。このように、移動度μのばらつきに起因してドレイン−ソース間電流Ｉｄｓに画素間で大きな差が生じると、画面のユニフォーミティが損なわれることになる。
【００６５】
ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Ｉｄｓが大きくなる。したがって、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図８に示すように、移動度μの大きな画素Ａの帰還量ΔＶ１は、移動度の小さな画素Ｖの帰還量ΔＶ２に比べて大きい。そこで、移動度補正動作によって駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓを入力信号電圧Ｖｓｉｇ側に負帰還させることで、移動度μが大きいほど負帰還が大きくかかることになるために、移動度μのばらつきを抑制することができる。
【００６６】
具体的には、移動度μの大きな画素Ａで帰還量ΔＶ１の補正をかけると、ドレイン−ソース間電流ＩｄｓはＩｄｓ１′からＩｄｓ１まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ２は小さいために、ドレイン−ソース間電流ＩｄｓはＩｄｓ２′からＩｄｓ２までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉｄｓ１と画素Ｂのドレイン−ソース間電流Ｉｄｓ２とはほぼ等しくなるために、移動度μのばらつきが補正される。
【００６７】
以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ１は移動度μの小さい画素Ｂの帰還量ΔＶ２に比べて小さくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉｄｓの減少量が大きくなる。したがって、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓを入力信号電圧Ｖｓｉｇ側に負帰還させることで、移動度μの異なる画素のドレイン−ソース間電流Ｉｄｓの電流値が均一化され、その結果、移動度μのばらつきを補正することができる。
【００６８】
ここで、図２に示した画素（画素回路）２０において、閾値補正、移動度補正の有無による映像信号の信号電位（サンプリング電位）Ｖｓｉｇと駆動トランジスタ２２のドレイン・ソース間電流Ｉｄｓとの関係について図９を用いて説明する。
【００６９】
図９において、（Ａ）は閾値補正および移動度補正を共に行わない場合、（Ｂ）は移動度補正を行わず、閾値補正のみを行った場合、（Ｃ）は閾値補正および移動度補正を共に行った場合をそれぞれ示している。図９（Ａ）に示すように、閾値補正および移動度補正を共に行わない場合には、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因してドレイン・ソース間電流Ｉｄｓに画素Ａ，Ｂ間で大きな差が生じることになる。
【００７０】
これに対して、閾値補正のみを行った場合は、図９（Ｂ）に示すように、当該閾値補正によってドレイン−ソース間電流Ｉｄｓのばらつきをある程度低減できるものの、移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差は残る。そして、閾値補正および移動度補正を共に行うことで、図９（Ｃ）に示すように、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差をほぼ無くすことができるために、どの階調においても有機ＥＬ素子２１の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。
【００７１】
（本実施形態の特徴部分）
上述したように、書き込みパルス（図４の後半の走査信号ＷＳ）による駆動の下に書き込みトランジスタ２３によって入力信号電圧Ｖｓｉｇをサンプリングして書き込み、この書き込んだ信号電圧Ｖｓｉｇに応じた駆動電流を有機ＥＬ素子２１に流すことによって当該有機ＥＬ素子２１を発光駆動する有機ＥＬ表示装置１０において、本実施形態では、書き込みパルスをアクティブ状態から非アクティブ状態に段階的に遷移させることにより、書き込みトランジスタ２３のオフ時のカップリングに起因する駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓの低下を抑え、当該ゲート−ソース間電圧Ｖｇｓの低下に伴う輝度低下を防止しつつ、入力信号電圧Ｖｓｉｇの書き込みを安定して行えるようにすることを特徴としている。
【００７２】
［実施例］
以下に、入力信号電圧Ｖｓｉｇを書き込むための書き込みパルス（図４の後半の走査信号ＷＳ）をアクティブ状態から非アクティブ状態に段階的に遷移させるための具体的な実施例について説明する。
【００７３】
先述したように、走査信号ＷＳ（ＷＳ１〜ＷＳｍ）は書き込み走査回路４０から出力される。この書き込み走査回路４０は、図１０に示すにように、シフトレジスタ４１、ロジック回路４２および各画素行ごとに複数段のバッファからなる出力回路４３によって構成され、画素アレイ部３０の各画素２０を駆動する駆動部として表示パネル７０上に実装されている。
【００７４】
この書き込み走査回路４０には、表示パネル７０の外部に設けられた制御基板８０から例えばフレキシブルケーブル９０を介してタイミング信号や電源電圧が供給される。具体的には、制御基板８０上には、タイミング発生回路８１、Ｖｄｄ１電源回路８２およびＶｄｄ２電源回路８３等が設けられている。
【００７５】
タイミング発生回路８１は、シフトレジスタ４１の動作の基準となるクロックパルスＣＫと、シフトレジスタ４１のシフト動作の開始を指令するスタートパルスＳＴを生成してシフトレジスタ４１に供給するとともに、走査信号（書き込みパルス）ＷＳのパルス幅を決めるイネーブルパルスＥＮを生成してロジック回路４２に供給する。
【００７６】
Ｖｄｄ１電源回路８２は、直流の電源電圧Ｖｄｄ１を発生する。この電源電圧Ｖｄｄ１は、フレキシブルケーブル９０を介してシフトレジスタ４１、ロジック回路４２および出力回路４３にそれらの正側の電源電圧として供給される。
【００７７】
Ｖｄｄ２電源回路８３は、電源電圧Ｖｄｄ１よりも電圧値が高い直流の電源電圧Ｖｄｄ２を発生する。この電源電圧Ｖｄｄ２は、フレキシブルケーブル９０を介して出力回路４３の最終段バッファ４３１の出力段に、その正側の電源電圧として供給される。
【００７８】
（書き込み走査回路の構成）
図１１は、書き込み走査回路４０におけるある画素行に対応する回路部分の構成の一例を示す回路図である。ここでは、出力回路４３については最終段バッファ４３１のみを示している。
【００７９】
なお、図２の画素回路や、図４のタイミングチャートなどから明らかなように、本実施形態においては、駆動トランジスタ２２および書き込みトランジスタ２３がＮチャネルのトランジスタであることから、書き込みトランジスタ２３を駆動する書き込みパルスＷＳは、正側電源電圧Ｖｄｄでアクティブ状態になり、負側電源電圧Ｖｓｓで非アクティブ状態になる。
【００８０】
最終段バッファ４３１は、入力段側と出力段側の電源が分離されている。そして、入力段側の電源電圧として電源電圧Ｖｄｄ１がＶｄｄ１電源回路８２から供給され、出力段側の電源電圧として電源電圧Ｖｄｄ２がＶｄｄ２電源回路８３から供給される。
【００８１】
最終段バッファ４３１の入力段側は、書き込みパルスＷＳがアクティブ状態となる電源電圧Ｖｄｄ１の電源ラインと、走査回路４０の出力ノードとなる最終段バッファ４３１の出力ノードｎとの間に接続されたＰチャネルＭＯＳトランジスタ（第１トランジスタ）Ｐ１１と、書き込みパルスＷＳが非アクティブ状態となる電源電圧Ｖｓｓの電源ラインと出力ノードｎとの間に接続されたＮチャネルＭＯＳトランジスタ（第２トランジスタ）Ｎ１１によって構成されている。
【００８２】
また、最終段バッファ４３１の出力段側は、電源電圧Ｖｄｄ１よりも高い電源電圧Ｖｄｄ２と出力ノードｎとの間に接続されたＰチャネルＭＯＳトランジスタ（第３トランジスタ）Ｐ１２によって構成されている。
【００８３】
一方、シフトレジスタ４１は、最終段バッファ４３１の３個のトランジスタＰ１１，Ｐ１２，Ｎ１１に対応して３個のシフトレジスタ４１１，４１２，４１３によって構成されている。これらシフトレジスタ４１１，４１２，４１３は、タイミング発生回路８２から共通に与えられるクロックＣＫに同期してシフト動作を行うとともに、タイミング発生回路８２から異なるタイミングで与えられるスタートパルスＳＴ１，ＳＴ２，ＳＴ３に応答してシフト動作を開始する。
【００８４】
ロジック回路４２は、シフトレジスタ４１１，４１２，４１３から各転送段単位で供給されるシフトパルスａ，ｂ，ｃについてそれらの通過を、タイミング発生回路８２から適当なタイミングで与えられるイネーブルパルスＥＮ１，ＥＮ２，ＥＮ３にそれぞれ同期して許可し、Ｌｏｗ（低レベル）アクティブのパルスＡ，ＢおよびＨｉｇｈ（高レベル）アクティブのパルスＣとして出力する。
【００８５】
パルスＡは、最終段バッファ４３１の入力段を構成するＰチャネルＭＯＳトランジスタＰ１１をオン／オフ駆動する。パルスＢは、最終段バッファ４３１の出力段を構成するＰチャネルＭＯＳトランジスタＰ１２をオン／オフ駆動する。パルスＣは、最終段バッファ４３１の入力段を構成するＮチャネルＭＯＳトランジスタＮ１１をオン／オフ駆動する。
【００８６】
すなわち、パルスＡ，Ｂ，Ｃを生成するシフトレジスタ４１１，４１２，４１３およびロジック回路４２等は、ＭＯＳトランジスタＰ１１，Ｐ１２，Ｎ１１のオン／オフ制御を行う制御回路を構成している。
【００８７】
（最終段バッファの回路動作）
次に、上記最終段バッファ４３１の回路動作について、図１２のタイミング波形図を用いて説明する。図１２には、ＭＯＳトランジスタＰ１１，Ｐ１２，Ｎ１１をオン／オフ駆動するパルスＡ，Ｂ，Ｃおよび最終段バッファ４３１から出力される書き込み走査パルスＷＳのタイミング波形を示している。
【００８８】
パルスＣは、時刻ｔ１１から時刻ｔ１６までの期間において非アクティブ（低レベル）状態になり、当該期間以外でアクティブ（高レベル）状態になる。これにより、ＭＯＳトランジスタＮ１１は、時刻ｔ１１から時刻ｔ１６までの期間でオフ状態になる。
【００８９】
ＭＯＳトランジスタＮ１１がオフ状態にある期間（ｔ１１−ｔ１６）において、先ず、時刻ｔ１２でパルスＢが非アクティブ（高レベル）状態からアクティブ（低レベル）状態に遷移する。これにより、ＭＯＳトランジスタＰ１２は時刻ｔ１２でオン状態になる。ＭＯＳトランジスタＰ１２がオンすることで、出力ノードｎの電位は電源電圧Ｖｄｄ２になる。
【００９０】
次に、時刻ｔ１３でパルスＢが非アクティブ状態に遷移し、それに伴ってＭＯＳトランジスタＰ１２がオフ状態になる。その後一定期間を経た時刻ｔ１４でパルスＡが非アクティブ（高レベル）状態からアクティブ（低レベル）状態に遷移する。これにより、ＭＯＳトランジスタＰ１１は時刻ｔ１４でオン状態になる。ＭＯＳトランジスタＰ１１がオンすることで、出力ノードｎの電位は電源電圧Ｖｄｄ１になる。
【００９１】
その後、時刻ｔ１５でパルスＡが非アクティブ状態に遷移する。これにより、ＭＯＳトランジスタＰ１１は時刻ｔ１５でオフ状態になる。その後、時刻ｔ１６でパルスＣがアクティブ状態になり、それに伴ってＭＯＳトランジスタＮ１１がオン状態になることで、出力ノードｎの電位は電源電圧Ｖｓｓ（例えば、グランドレベル）になる。
【００９２】
最終段バッファ４３１における上述した一連の動作により、出力ノードｎの電位は、時刻ｔ１２から時刻ｔ１３までの期間で電源電圧Ｖｄｄ２になり、時刻ｔ１４から時刻ｔ１５までの期間で電源電圧Ｖｄｄ２よりも電圧値が低い電源電圧Ｖｄｄ１になり、それ以外の期間で例えばグランドレベルになる。
【００９３】
すなわち、最終段バッファ４３１からは、パルスＡ，Ｂ，Ｃによる駆動制御の下に、期間ｔ１２−ｔ１３で電源電圧Ｖｄｄ２、期間ｔ１４−ｔ１５で電源電圧Ｖｄｄ１、という具合にアクティブ状態から非アクティブ状態に段階的（本例では、２段階）に遷移するパルスが書き込みパルスＷＳとして出力される。
【００９４】
（本実施形態の作用効果）
上述したように、アクティブ状態から非アクティブ状態に段階的に遷移する（本例の場合は、段階的に立ち下がる）書き込みパルスＷＳを生成し、当該書き込みパルスＷＳによって書き込みトランジスタ２３の書き込み駆動を行うことにより、書き込みパルスＷＳは書き込みトランジスタ２３に至る伝送路の配線抵抗や寄生容量等の影響によって書き込みトランジスタ２３のゲートに印加される段階では立ち下がり時の応答波形（応答速度）が図１２に点線で示すようになまる。
【００９５】
このように、書き込みパルスＷＳが緩やかに立ち下がることにより、図１３に示すように、書き込みトランジスタ２３がオフする際の保持容量２４によるカップリングが減少するために、当該カップリングによる駆動トランジスタのゲート電位の低下を、書き込みパルスＷＳの立ち下がり速度が速い（書き込みパルスＷＳが急峻に立ち下がる）場合に比べて抑えることができる。
【００９６】
これにより、書き込みトランジスタ２３のオフ時のカップリングに起因する駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓの低下を、書き込みパルスが入力パルスＡの立ち下がり速度で立ち下がる場合に比べて抑えることができるために、当該ゲート−ソース間電圧Ｖｇｓの低下に伴う輝度低下を防止しつつ、入力信号電圧Ｖｓｉｇの書き込みを安定して行うことができる。
【００９７】
なお、本実施例では、書き込みパルスＷＳをアクティブ状態から非アクティブ状態に２段階で遷移させる場合を例に挙げて説明したが、２段階に限られるものではなく、３段階以上で段階的に遷移させても良いことは勿論である。
【００９８】
また、本実施例では、書き込みパルス（走査信号ＷＳ）として高レベルでアクティブとなる正論理のパルスを生成する場合を例に挙げて説明したが、低レベルでアクティブとなる負論理のパルスＢを生成する場合にも同様に適用可能である。この場合は、最終段バッファ４３１の入力段側と出力段側の負側電源を分離し、出力段側の負側電源として、入力段側の負電源電圧Ｖｓｓ１よりも電圧値が大きい負電源電圧Ｖｓｓ２を供給することにより、アクティブ状態から非アクティブ状態に段階的に遷移する（本例の場合は、段階的に立ち上がる）書き込みパルスＷＳ′を生成することができる。
【００９９】
以上では、画素２０が駆動トランジスタ２２と書き込みトランジスタ２３の２つのトランジスタを有し、入力信号電圧Ｖｓｉｇの書き込み期間において移動度補正を同時に行う構成の有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られものではなく、例えば特許文献１に記載されているように、駆動トランジスタ２２に直接に接続されたスイッチングトランジスタをさらに有し、当該スイッチングトランジスタによって有機ＥＬ素子２１の発光／非発光の制御を行うとともに、入力信号電圧Ｖｓｉｇの書き込みに先立って移動度補正を行う構成の有機ＥＬ表示装置に対しても同様に適用することができる。
【０１００】
（本実施形態の別の作用効果）
ただし、本実施形態に係る有機ＥＬ表示装置１０のように、入力信号電圧Ｖｓｉｇの書き込みと移動度補正を同時に行う構成の有機ＥＬ表示装置に適用した場合には、次のような特有の作用効果を得ることができる。
【０１０１】
すなわち、書き込みトランジスタ２３のゲートに印加される段階での書き込みパルスＷＳの立ち下がり波形が矩形波のように急峻でなく、緩やかであることにより、グレー〜黒階調でも移動度補正期間を最適化できる、即ち各階調に対応した最適な移動度補正期間を設定することができる。このことについて、以下に具体的に説明する。
【０１０２】
白階調に比べてグレー、黒階調と入力信号電圧Ｖｓｉｇが低くなるにしたがって、最適な移動度補正時間が長くなる。これは、図１４に示すように、グレー階調では、駆動トランジスタ２２に流れる初期電流が白階調に比べて小さいために、駆動トランジスタ２２の動作点の関係上、移動度の補正に必要な移動度補正時間が白階調よりも長くなるからである。
【０１０３】
ここで、入力信号電圧Ｖｓｉｇの書き込みと移動度補正を同時に行う構成の場合、書き込みトランジスタ２３のオン期間が移動度補正期間（信号書き込み期間）になる。書き込みトランジスタ２３は、入力信号電圧Ｖｓｉｇと書き込みパルスＷＳのレベル差が閾値電圧以上になるとオン状態になる。したがって、書き込みトランジスタ２３のオン期間、即ち移動度補正期間は、書き込みパルスＷＳの立ち下がり波形に依存するとも言える。
【０１０４】
このことから、書き込みパルスＷＳが緩やかに立ち下がることにより、白階調のように入力信号電圧Ｖｓｉｇが大きいときには、書き込みパルスＷＳの立ち下がりの高いレベルで書き込みトランジスタ２３がオフ状態になるために、白階調の移動度補正期間として短い時間が設定され、グレー階調のように入力信号電圧Ｖｓｉｇが小さいときには、書き込みパルスＷＳの立ち下がりの低いレベルで書き込みトランジスタ２３がオフ状態になるために、グレー階調の移動度補正期間として長い時間が設定されることになる。
【０１０５】
すなわち、入力信号電圧Ｖｓｉｇの書き込みと移動度補正を同時に行う構成の有機ＥＬ表示装置１０において、立ち下がり波形がなだらかな（過渡応答が遅い）書き込みパルスによる制御の下に、書き込みトランジスタ２３によって入力信号電圧Ｖｓｉｇをサンプリングして書き込むことにより、グレー階調と白階調で最適な移動度補正時間が異なるのに対応して、各階調に応じた最適な移動度補正時間を設定できる。
【０１０６】
このように、各階調に対応した最適な移動度補正時間を設定できることにより、画素ごとの移動度μのばらつきを取り除く移動度補正を、白階調から黒階調の全階調に亘ってより確実に行うことができるために、表示画像のより高画質化を図ることができる。
【０１０７】
なお、上記実施形態では、画素回路２０の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。
【０１０８】
［適用例］
以上説明した本発明に係る表示装置は、図１５〜図１９に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。以下に、本発明が適用される電子機器の一例について説明する。
【０１０９】
なお、本発明に係る表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部３０に透明なガラス等の対向部に貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。
【０１１０】
図１５は、本発明が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明に係る表示装置を用いることにより作成される。
【０１１１】
図１６は、本発明が適用されるデジタルカメラを示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明に係る表示装置を用いることにより作製される。
【０１１２】
図１７は、本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明に係る表示装置を用いることにより作製される。
【０１１３】
図１８は、本発明が適用されるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明に係る表示装置を用いることにより作製される。
【０１１４】
図１９は、本発明が適用される携帯端末装置、例えば携帯電話機を示す斜視図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５として本発明に係る表示装置を用いることにより作製される。
【図面の簡単な説明】
【０１１５】
【図１】本発明の一実施形態に係る有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【図２】画素（画素回路）の具体的な構成例を示す回路図である。
【図３】画素の断面構造の一例を示す断面図である。
【図４】本発明の一実施形態に係る有機ＥＬ表示装置の動作説明に供するタイミングチャートである。
【図５】本発明の一実施形態に係る有機ＥＬ表示装置の回路動作の説明図（その１）である。
【図６】本発明の一実施形態に係る有機ＥＬ表示装置の回路動作の説明図（その２）である。
【図７】駆動トランジスタの閾値電圧Ｖｔｈのばらつきに起因する課題の説明に供する特性図である。
【図８】駆動トランジスタの移動度μのばらつきに起因する課題の説明に供する特性図である。
【図９】閾値補正、移動度補正の有無による映像信号の信号電圧Ｖｓｉｇと駆動トランジスタのドレイン・ソース間電流Ｉｄｓとの関係の説明に供する特性図である。
【図１０】書き込み走査回路の構成の一例を示すブロック図である。
【図１１】書き込み走査回路におけるある画素行に対応する回路部分の構成の一例を示す回路図である。
【図１２】最終段バッファの回路動作の説明に供するタイミング波形図である。
【図１３】書き込みトランジスタのオフ時の動作説明に供するタイミング波形図である。
【図１４】階調に応じた最適な移動度補正時間の説明に供する特性図である。
【図１５】本発明が適用されるテレビを示す斜視図である。
【図１６】本発明が適用されるデジタルカメラを示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。
【図１７】本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。
【図１８】本発明が適用されるビデオカメラを示す斜視図である。
【図１９】本発明が適用される携帯電話機を示す斜視図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【図２０】書き込みトランジスタのオフ時の課題の説明に供するタイミング波形図である。
【符号の説明】
【０１１６】
１０…有機ＥＬ表示装置、２０…画素（画素回路）、２１…有機ＥＬ素子、２２…駆動トランジスタ、２３…書き込みトランジスタ、２４…保持容量、２５…補助容量、３０…画素アレイ部、３１（３１−１〜３１−ｍ）…走査線、３２（３２−１〜３２−ｍ）…電源供給線、３３（３３−１〜３３−ｎ）…信号線、３４…共通電源供給線、４０…書き込み走査回路、５０…電源供給走査回路、６０…水平駆動回路、７０…表示パネル、８０…制御基板、８１…タイミング発生回路、８２…Ｖｄｄ１電源回路、８３…Ｖｄｄ２電源回路、９０…フレキシブルケーブル
【図１】
2008203706.tif 000003
【図２】
2008203706.tif 000004
【図３】
2008203706.tif 000005
【図４】
2008203706.tif 000006
【図５】
2008203706.tif 000007
【図６】
2008203706.tif 000008
【図７】
2008203706.tif 000009
【図８】
2008203706.tif 000010
【図９】
2008203706.tif 000011
【図１０】
2008203706.tif 000012
【図１１】
2008203706.tif 000013
【図１２】
2008203706.tif 000014
【図１３】
2008203706.tif 000015
【図１４】
2008203706.tif 000016
【図１５】
2008203706.tif 000017
【図１６】
2008203706.tif 000018
【図１７】
2008203706.tif 000019
【図１８】
2008203706.tif 000020
【図１９】
2008203706.tif 000021
【図２０】
2008203706.tif 000022