(57)【要約】【課題】      波形図上に補助線を自動的に表示して、回路動作の理解に適したタイミングチャート分析支援システム等を提供する。【解決手段】    解析対象の回路に関する複数の信号の波形図の分析を支援するタイミングチャート分析支援システム１であって、各信号の波形データ又は複数の信号の一部の信号の組み合わせから所定のイベント抽出条件を満たすイベントを複数抽出するイベント抽出部１３と、解析対象の回路の回路図に基づいて、各イベントに関連する信号から仮想イベントを抽出する仮想イベント抽出部３と、前記イベント・仮想イベントの相互の依存関係を生成する依存関係生成部１７と、表示装置に対し、依存関係生成部１７により生成された依存関係を、波形データと共に表示させる表示制御装置５を備える。【選択図】  図１
2008242887.tif 000002
【特許請求の範囲】
【請求項１】
解析対象の回路に関する複数の信号の波形データの分析を支援するタイミングチャート分析支援システムであって、
前記各信号の波形データ又は前記複数の信号の一部の信号の組み合わせから所定のイベント抽出条件を満たすイベントを複数抽出するイベント抽出手段と、
前記解析対象の回路の回路データに基づいて、前記各イベントに関連する信号から仮想イベントを抽出する仮想イベント抽出手段と、
前記イベント抽出手段により抽出されたイベント間の依存関係、前記仮想イベント抽出手段により抽出された仮想イベント間の依存関係、並びに、前記イベント抽出手段により抽出されたイベント及び前記仮想イベント抽出手段により抽出された仮想イベント間の依存関係を生成する依存関係生成手段と、
表示装置に対し、前記依存関係生成手段により生成された依存関係を、前記解析対象の回路に関する複数の信号の波形データと共に表示させる表示制御手段と、
を備えるタイミングチャート分析支援システム。
【請求項２】
前記仮想イベント抽出手段は、前記解析対象の回路の回路データに基づいて、抽出された仮想イベントと関連のある信号から新たな仮想イベントを抽出する、請求項１記載のタイミングチャート分析支援システム。
【請求項３】
解析対象の回路に関する複数の信号の波形データの分析を支援するタイミングチャート分析支援装置であって、
前記各信号の波形データ又は前記複数の信号の一部の信号の組み合わせから所定のイベント抽出条件を満たすイベントを複数抽出するイベント抽出手段と、
前記解析対象の回路の回路データに基づいて、前記各イベントに関連する信号から仮想イベントを抽出する仮想イベント抽出手段と、
前記イベント抽出手段により抽出されたイベント間の依存関係、前記仮想イベント抽出手段により抽出された仮想イベント間の依存関係、並びに、前記イベント抽出手段により抽出されたイベント及び前記仮想イベント抽出手段により抽出された仮想イベント間の依存関係を生成する依存関係生成手段と、
を備えるタイミングチャート分析支援装置。
【請求項４】
表示装置に対し、請求項３記載の依存関係生成手段により生成された依存関係を、前記解析対象の回路に関する複数の信号の波形データと共に表示させる表示制御手段を備える、表示制御装置。
【請求項５】
前記表示制御手段は、所定の表示条件に基づいて前記各信号の波形データを表示するかしないかを決定し、
表示しない信号に関するイベント及び仮想イベントが、表示するイベント間、仮想イベント間、若しくは、イベント及び仮想イベント間の依存関係を仲介するときには、表示しないイベント及び仮想イベントを省略して表示するイベント間、仮想イベント間、若しくは、イベント及び仮想イベント間の依存関係として生成し、仲介しないときは表示しないイベント及び仮想イベントに関する依存関係の表示を省略し、又は、
表示する信号に関するイベント間、仮想イベント間、若しくは、イベント及び仮想イベント間の依存関係に基づいて各信号の表示位置又は表示順序を決定する、
請求項４記載の表示制御装置。
【請求項６】
解析対象の回路に関する複数の信号の波形データの分析を支援するタイミングチャート分析支援方法であって、
イベント抽出手段が、前記各信号の波形データ又は前記複数の信号の一部の信号の組み合わせから所定のイベント抽出条件を満たすイベントを複数抽出するイベント抽出ステップと、
仮想イベント抽出手段が、前記解析対象の回路の回路データに基づいて、前記各イベントに関連する信号から仮想イベントを抽出する仮想イベント抽出ステップと、
依存関係生成手段が、前記イベント抽出手段により抽出されたイベント間の依存関係、前記仮想イベント抽出手段により抽出された仮想イベント間の依存関係、並びに、前記イベント抽出手段により抽出されたイベント及び前記仮想イベント抽出手段により抽出された仮想イベント間の依存関係を生成する依存関係生成ステップと、
を含むタイミングチャート分析支援方法。
【請求項７】
コンピュータにおいて、請求項６記載のタイミングチャート分析支援方法を実現させるためのプログラム。
【請求項８】
請求項７記載のプログラムを記録する記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、タイミングチャート分析支援システム、タイミングチャート分析支援装置、表示制御装置、タイミングチャート分析支援方法、プログラム、及び、記録媒体に関し、特に、解析対象の回路に関する複数の信号の波形データの分析を支援するタイミングチャート分析支援システム等に関する。
【背景技術】
【０００２】
ＬＳＩ上のディジタル論理回路を設計する場合、設計者は対象の論理回路の設計を進めるにしたがって、論理シミュレーション（ＲＴＬシミュレーション）を行って設計が正しいか検証を行い、誤りがあれば修正する段階が必要となってくる。誤りがあるかどうかの発見については、シミュレーションの際に期待値比較等を行って判定することができる。しかし、誤りがどのようなものであり、何が原因であり、どのように修正すればよいかについては、設計者が要求仕様、シミュレーション結果、設計回路を同時に精査して見極める必要がある。その際、シミュレーション結果（波形図）と設計回路を照応させて動作を理解する必要がある。
【０００３】
また、機能的あるいはシステムの動作的には誤りではないが回路（セルライブラリー等）の遅延時間や消費電力の観点から、ゲートレベルで信号の変化を詳細に解析したい状況が生じる場合もある。
【０００４】
回路の具体的な設計内容はＲＴＬ記述（論理合成前）や論理素子（ライブラリ等をモデル化するための仮想的な素子を含む）のネットリスト（論理合成後）である。これは波形図と信号名で関連付けられる。そのため、設計者は波形図の左側にある信号名を見ながら設計内容の対応する論理的な記述を参照し波形図の変化が正しいかどうかを考察したり回路の動作を解析するなどの作業を行う。
【０００５】
波形図は各信号について、時間経過にしたがってどのように変化するか並列に記述したものである。波形間の関係は記述されていない。そのため、解析作業には熟練が必要となる。また、たとえ熟練しても時間のかかるものである。
【０００６】
このとき、回路の設計内容として構築されている各信号の論理的な因果関係に基づいて、波形図の信号の変化間に矢印等の補助線を記入することが、設計内容に沿って波形図の内容を理解するのに非常に参考になる。これは、ゲートレベル設計が一般的な時代（論理合成の普及前、1980年代）以前から設計について説明する際に良く用いられている。
【０００７】
この補助線の作成については自動化が進んでおらず、紙上、あるいは、計算機上では一般的な図形編集プログラムを用いて、人手による作業で行われている状況が長く続いている（例えば、特許文献１の第００１０段落、特許文献２の第００２３段落等参照）。
【０００８】
【特許文献１】特開２００５−２０２８５７号公報
【特許文献２】特開平９−１２８４１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、人手により正しく補助線を作成するためには、結局、先に回路の内容と波形の照応を理解している必要がある。作成者には考察・解析と同等の負担を強いることとなる。このような回路動作の理解のための負担は、ディジタル論理回路に限らず、アナログ回路、アナログとディジタルの混在した回路等でも同様である。アナログ回路でも、例えば、通信回路、電源回路、ＡＤコンバーター、制御回路などの非線形あるいは離散的な動作を行う回路では、信号や動作状態にディジタル的な情報が混入しており、信号の波形にも急峻な（不連続に近い）変化を行ったり微分不能な箇所が動作状態が切り替わる箇所として現れてくる。（本発明において、回路には、ディジタル論理回路、アナログ回路、アナログとディジタルの混在した回路等が含まれるものとする。）
【００１０】
そこで、本願発明の目的は、波形図上に補助線を自動的に表示して、回路動作の理解に適したタイミングチャート分析支援システム等を提供することである。
【課題を解決するための手段】
【００１１】
請求項１に係る発明は、解析対象の回路に関する複数の信号の波形データの分析を支援するタイミングチャート分析支援システムであって、前記各信号の波形データ又は前記複数の信号の一部の信号の組み合わせから所定のイベント抽出条件を満たすイベントを複数抽出するイベント抽出手段と、前記解析対象の回路の回路データに基づいて、前記各イベントに関連する信号から仮想イベントを抽出する仮想イベント抽出手段と、前記イベント抽出手段により抽出されたイベント間の依存関係、前記仮想イベント抽出手段により抽出された仮想イベント間の依存関係、並びに、前記イベント抽出手段により抽出されたイベント及び前記仮想イベント抽出手段により抽出された仮想イベント間の依存関係を生成する依存関係生成手段と、表示装置に対し、前記依存関係生成手段により生成された依存関係を、前記解析対象の回路に関する複数の信号の波形データと共に表示させる表示制御手段と、を備えるものである。
【００１２】
請求項２に係る発明は、請求項１記載のタイミングチャート分析支援システムであって、前記仮想イベント抽出手段が、前記解析対象の回路の回路データに基づいて、抽出された仮想イベントと関連のある信号から新たな仮想イベントを抽出するものである。
【００１３】
請求項３に係る発明は、解析対象の回路に関する複数の信号の波形データの分析を支援するタイミングチャート分析支援装置であって、前記各信号の波形データ又は前記複数の信号の一部の信号の組み合わせから所定のイベント抽出条件を満たすイベントを複数抽出するイベント抽出手段と、前記解析対象の回路の回路データに基づいて、前記各イベントに関連する信号から仮想イベントを抽出する仮想イベント抽出手段と、前記イベント抽出手段により抽出されたイベント間の依存関係、前記仮想イベント抽出手段により抽出された仮想イベント間の依存関係、並びに、前記イベント抽出手段により抽出されたイベント及び前記仮想イベント抽出手段により抽出された仮想イベント間の依存関係を生成する依存関係生成手段と、を備えるものである。
【００１４】
請求項４に係る発明は、表示装置に対し、請求項３記載の依存関係生成手段により生成された依存関係を、前記解析対象の回路に関する複数の信号の波形データと共に表示させる表示制御手段を備える、表示制御装置である。
【００１５】
請求項５に係る発明は、請求項４記載の表示制御装置であって、前記表示制御手段が、所定の表示条件に基づいて前記各信号の波形データを表示するかしないかを決定し、表示しない信号に関するイベント及び仮想イベントが、表示するイベント間、仮想イベント間、若しくは、イベント及び仮想イベント間の依存関係を仲介するときには、表示しないイベント及び仮想イベントを省略して表示するイベント間、仮想イベント間、若しくは、イベント及び仮想イベント間の依存関係として生成し、仲介しないときは表示しないイベント及び仮想イベントに関する依存関係の表示を省略し、又は、表示する信号に関するイベント間、仮想イベント間、若しくは、イベント及び仮想イベント間の依存関係に基づいて各信号の表示位置又は表示順序を決定するものである。
【００１６】
請求項６に係る発明は、解析対象の回路に関する複数の信号の波形データの分析を支援するタイミングチャート分析支援方法であって、イベント抽出手段が、前記各信号の波形データ又は前記複数の信号の一部の信号の組み合わせから所定のイベント抽出条件を満たすイベントを複数抽出するイベント抽出ステップと、仮想イベント抽出手段が、前記解析対象の回路の回路データに基づいて、前記各イベントに関連する信号から仮想イベントを抽出する仮想イベント抽出ステップと、依存関係生成手段が、前記イベント抽出手段により抽出されたイベント間の依存関係、前記仮想イベント抽出手段により抽出された仮想イベント間の依存関係、並びに、前記イベント抽出手段により抽出されたイベント及び前記仮想イベント抽出手段により抽出された仮想イベント間の依存関係を生成する依存関係生成ステップと、表示制御手段が、表示装置に対し、前記依存関係生成手段により生成された依存関係を、前記解析対象の回路に関する複数の信号の波形データと共に表示させる表示制御ステップと、を含むものである。
【００１７】
請求項７に係る発明は、コンピュータにおいて、請求項６記載のタイミングチャート分析支援方法を実現させるためのプログラムである。
【００１８】
請求項８に係る発明は、請求項７記載のプログラムを記録する記録媒体である。
【００１９】
また、解析対象の回路に関する複数の信号は、例えば、解析対象の回路の入力信号、出力信号などである。イベント抽出手段は、例えば、各信号の波形データから、所定の連続する信号パターンを含むもの、信号が変化する時点のもの、信号の複数の組み合わせの評価が変化する時点のもの、などをイベントとして抽出するものである。仮想イベント抽出手段は、例えば、イベントに関連する素子に入力される信号や当該素子から出力される信号について、信号が変化している、していないに関わらず、イベントと同時に入力される時点のもの、イベントと関連して出力される時点のものなどを仮想イベントとして抽出する。
【００２０】
さらに、複数の信号の波形データだけでなく、イベントの抽出対象となった複数の信号の一部の信号の組み合わせも表示するようにしてもよい。
【００２１】
さらに、表示制御手段が、ある時刻あるいは期間の論理値または論理値の変化にタグ名を付与し、タグの伝搬・遡及を追跡しその結果を波形図に併せて表示するようにしてもよい。
【発明の効果】
【００２２】
本願発明によれば、イベント抽出手段によりイベントが抽出され、仮想イベント抽出手段により仮想イベントが抽出され、依存関係生成手段によりこれらの依存関係が生成されることにより、補助線の候補が生成される。イベント・仮想イベントの抽出処理や表示制御手段により、多くの補助線の候補から回路動作の理解に適したものが自動的に波形データと共に表示されることにより、波形図の内容の理解を支援することが可能となる。
【発明を実施するための最良の形態】
【００２３】
以下、図面を参照して、本願発明の実施例につき説明する。なお、解析対象の回路は、ディジタル論理回路を中心に説明するが、アナログのもの、又は、ディジタルとアナログが混在するものであってもよい。
【実施例１】
【００２４】
図１は、本願発明の実施例であるタイミングチャート分析支援システム１のブロック図である。図１において、タイミングチャート分析支援システム１は、解析対象のディジタル論理回路について、入力信号や、波形図生成装置１０１による論理シミュレーションにより生成された出力信号等のシミュレーション結果に関するタイミングチャートの分析を支援するものである。
【００２５】
波形図生成装置１０１は、解析対象のディジタル論理回路のデザインを記憶するディジタル論理回路デザイン記憶部１０３と、入力値の定義を記憶するテストベクタ記憶部１０５と、時間範囲等のシミュレータ設定記憶部１０７と、ディジタル論理回路デザイン記憶部１０３とテストベクタ記憶部１０５とシミュレータ設定記憶部１０７に記憶された情報に基づいて論理シミュレーションを行う論理シミュレータ１０９と、論理シミュレータ１０９のシミュレーション結果を記憶するシミュレーション結果出力記憶部１１１を備える。
【００２６】
タイミングチャート分析支援システム１は、入力信号や波形図生成装置１０１のシミュレーション結果の依存関係を分析するタイミングチャート分析支援装置３と、表示装置１２１に対し、タイミングチャート分析支援装置３の分析結果を、入力信号及び波形図生成装置１０１のシミュレーション結果に重畳して表示させる表示制御装置５を備える。
【００２７】
タイミングチャート分析支援装置３は、ディジタル論理回路デザイン記憶部１０３に記憶された解析対象の論理回路のデザインに基づいて、信号間の論理的な依存関係を抽出する論理的依存関係抽出部１１と、テストベクタ記憶部１０５とシミュレータ設定記憶部１０７とシミュレーション結果出力記憶部１１１に記憶された信号に関する情報に基づいて、例えば時間での微分により、これらの信号が変化している時点を分析し、変化している時点をイベントとして抽出するイベント抽出部１３と、論理的依存関係抽出部１１により抽出された論理的依存関係に基づいて、イベント抽出部１３により抽出されたイベントに関連する信号と時点との組み合わせによる仮想イベントを抽出する仮想イベント抽出部１５と、イベント抽出部１３により抽出されたイベント間の依存関係、仮想イベント抽出部１５により抽出された仮想イベント間の依存関係、及び、イベント抽出部１３により抽出されたイベントと仮想イベント抽出部１５により抽出された仮想イベントの間の依存関係を生成する依存関係生成部１７を備える。なお、タイミングチャート分析支援装置３は抽出されるイベントや依存関係に関するパラメータを記憶する抽出パラメータ記憶部１９を備え、論理的依存関係抽出部１１やイベント抽出部１３や仮想イベント抽出部１５や依存関係生成部１７は、抽出パラメータ記憶部１９に記憶された抽出パラメータを必要に応じて参照する。
【００２８】
表示制御装置５は、テストベクタ記憶部１０５とシミュレーション結果出力記憶部１１１に記憶された信号の波形データ及びシミュレータ設定記憶部１０７に記憶されたシミュレーションの設定を、依存関係生成部１７により生成された依存関係に重畳させる依存関係表示生成部２３を有する波形表示部２１と、依存関係が重畳された画像を記憶する波形表示画像記憶部２５を備える。
【００２９】
続いて、図１のタイミングチャート分析支援システム１の動作について、組み合わせ回路に適用した場合を例にして説明する。
【００３０】
図２は、本実施例の処理対象の論理回路の一例である組み合わせ論理回路を示す図である。この論理回路は、２ビットの加算回路である。この論理回路の入力信号はＡ［０］、Ｂ［０］、Ａ［１］及びＢ［１］であり、中間変数信号はＣ［０］、ＨＳ［１］、ＨＣ［１］及びＰＣ［１］であり、出力信号はＳ［０］、Ｓ［１］及びＣ［１］である。Ａ［０］及びＢ［０］は排他的論理和素子ＸＯＲ１に入力され、ＸＯＲ１による排他的論理和の結果が出力信号Ｓ［０］である。また、Ａ［０］及びＢ［０］は論理積素子ＡＮＤ１に入力され、ＡＮＤ１による論理積の結果が中間変数信号Ｃ［０］である。Ａ［１］及びＢ［１］は排他的論理和素子ＸＯＲ２に入力され、ＸＯＲ２による排他的論理和の結果が中間変数信号ＨＳ［１］である。また、Ａ［１］及びＢ［１］は論理積素子ＡＮＤ２に入力され、ＡＮＤ２による論理積の結果が中間変数信号ＨＣ［１］である。ＨＳ［１］及びＣ［０］は排他的論理和素子ＸＯＲ３に入力され、ＸＯＲ３による排他的論理和の結果が出力信号Ｓ［１］である。また、ＨＳ［１］及びＣ［０］は論理積素子ＡＮＤ３に入力され、ＡＮＤ３による論理積の結果が中間変数信号ＰＣ［１］である。ＰＣ［１］及びＨＣ［０］は論理和素子ＯＲ１に入力され、ＡＮＤ３による論理和の結果が出力信号Ｃ［１］である。以下では、ＡＮＤ１、ＡＮＤ２、ＡＮＤ３、ＸＯＲ１、ＸＯＲ２、ＸＯＲ３、ＯＲ１を論理シンボルという。
【００３１】
ＡＮＤ１、ＡＮＤ２、ＡＮＤ３の入出力間の遅延時間は３であり、ＸＯＲ１、ＸＯＲ２、ＸＯＲ３の入出力間の遅延時間は２であり、ＯＲ１の入出力間の遅延時間は３である。各論理シンボルの遅延時間は、図２中の各論理シンボルに記載されている。なお、本実施例では、個々の論理シンボルの回路について、各入力から出力までの遅延時間は、信号の変化の方向（立ち上がりであるか立下りであるか）に関わらず等しい値をとるものとする。
【００３２】
図３は、図示の入力信号を図２の論理回路に適用し動作させた結果としての波形図である。図１のテストベクタ記憶部１０５には入力信号Ａ［０］、Ｂ［０］、Ａ［１］及びＢ［１］に関する情報が記憶され、シミュレーション結果出力記憶部１１１には中間変数信号Ｃ［０］、ＨＳ［１］、ＨＣ［１］及びＰＣ［１］並びに出力信号Ｓ［０］、Ｓ［１］及びＣ［１］に関する情報が記憶されている。
【００３３】
図２の論理回路の動作は、図２の回路図と図３の波形図を照応しながら詳細に理解されていく。図３の波形図において、波形変化の依存関係を示す補助線が適切に表示されていれば、理解の助けとなる。
【００３４】
図４及び図５は、図３の波形図における波形変化の依存関係を示す補助線の一例を示すものである。
【００３５】
図１の論理的依存関係抽出部１１は、ディジタル論理回路デザイン記憶部１０３に記憶された、図２に示される回路のデザインデータに基づいて、信号間の論理的依存関係を抽出する。
【００３６】
図４（ａ）を参照して、図２のＡＮＤ１に関して、図１のタイミングチャート分析支援システム１の動作について説明する。論理的依存関係抽出部１１により、ＡＮＤ１にはＡ［０］とＢ［０］が入力され、Ｃ［０］が出力され、遅延時間が３であるという依存関係が抽出されている。
【００３７】
図１のイベント抽出部１３は、Ａ［０］とＢ［０］とＣ［０］が変化している時点を例えば時間での微分により分析し、イベントとして抽出する。図４（ａ）では、Ａ［０］につきイベント１が抽出され、Ｂ［０］につきイベント２が抽出され、Ｃ［０］につきイベント３が抽出される。
【００３８】
次に、仮想イベント抽出部１５は、イベント１に関して、遅延時間後のＡＮＤ１の出力Ｃ［０］につき仮想イベント１を抽出し、他の入力であるＢ［０］に関し仮想イベント１から遅延時間遡った時点である仮想イベント２を抽出する。仮想イベント抽出部１５は、イベント２に関して、遅延時間後については、既にイベント３が抽出されているため、仮想イベント抽出処理を行わない。Ａ［０］につきイベント３から遅延時間遡った時点である仮想イベント３を抽出する。
【００３９】
次に、依存関係生成部１７は、イベント１及び仮想イベント１間、仮想イベント２及び仮想イベント１間、仮想イベント３及びイベント３間、並びに、イベント２及びイベント３間の依存関係を生成する。
【００４０】
次に、依存関係表示生成部２３は、イベントに起因する依存関係を実線で、仮想イベントに起因する依存関係を破線で表示する。波形表示部２１は、Ａ［０］、Ｂ［０］及びＣ［０］の波形図、イベント及び仮想イベント、並びに、依存関係表示生成部２３による依存関係表示を重畳した画像を生成し、波形表示画像記憶部２５に記憶させる。波形表示画像記憶部２５に記憶された画像が、表示装置１２１に表示される。
【００４１】
図４（ｂ）は、図２のＸＯＲ１に関する分析例である。イベント抽出部１３はＡ［０］とＢ［０］とＳ［０］の信号変化によりイベント１、２、４、５を抽出する。仮想イベント抽出部１５は仮想イベント２、３を抽出する。依存関係生成部１７は、イベント１及びイベント４間、仮想イベント２及びイベント４間、仮想イベント３及びイベント５間、並びに、イベント２及びイベント５間の依存関係を生成する。表示制御装置５の動作は、図４（ａ）の場合と同様である。
【００４２】
図４（ｃ）は、図２のＸＯＲ２に関する分析例である。イベント抽出部１３はＡ［１］とＢ［１］とＨＳ［１］の信号変化によりイベント６、７、８、９を抽出する。仮想イベント抽出部１５は仮想イベント４、５を抽出する。依存関係生成部１７は、イベント６及びイベント８間、仮想イベント４及びイベント８間、仮想イベント５及びイベント９間、並びに、イベント７及びイベント９間の依存関係を生成する。表示制御装置５の動作は、図４（ａ）の場合と同様である。
【００４３】
図４（ｄ）は、図２のＡＮＤ２に関する分析例である。イベント抽出部１３はＡ［１］とＢ［１］とＨＣ［１］の信号変化によりイベント６、７、１０を抽出する。仮想イベント抽出部１５は仮想イベント６、４、５を抽出する。依存関係生成部１７は、イベント６及び仮想イベント６間、仮想イベント４及び仮想イベント６間、仮想イベント５及びイベント１０間、並びに、イベント７及びイベント１０間の依存関係を生成する。表示制御装置５の動作は、図４（ａ）の場合と同様である。
【００４４】
図５（ａ）は、図２のＸＯＲ３に関する分析例である。イベント抽出部１３はＣ［０］とＨＳ［１］とＳ［１］の信号変化によりイベント３、８、９、１１、１２、１３を抽出する。仮想イベント抽出部１５は仮想イベント７、１、８を抽出する。依存関係生成部１７は、仮想イベント７及びイベント１１間、イベント８及びイベント１１間、仮想イベント１及びイベント１２間、イベント９及びイベント１２間、イベント３及びイベント１３間、並びに、仮想イベント８及びイベント１３間の依存関係を生成する。表示制御装置５の動作は、図４（ａ）の場合と同様である。
【００４５】
図５（ｂ）は、図２のＸＯＲ３に関する分析例である。イベント抽出部１３はＣ［０］とＨＳ［１］とＰＣ［１］の信号変化によりイベント３、８、９を抽出する。仮想イベント抽出部１５は仮想イベント９、７、１０、１、１１、８を抽出する。依存関係生成部１７は、仮想イベント７及び仮想イベント９間、イベント８及び仮想イベント９間、仮想イベント１及び仮想イベント１０間、イベント９及び仮想イベント１０間、イベント３及び仮想イベント１１間、並びに、仮想イベント８及び仮想イベント１１間の依存関係を生成する。表示制御装置５の動作は、図４（ａ）の場合と同様である。
【００４６】
図５（ｃ）は、図２のＯＲ１に関する分析例である。イベント抽出部１３はＨＣ［１］とＰＣ［１］とＣ［１］の信号変化によりイベント１０、１４を抽出する。仮想イベント抽出部１５は仮想イベント９を抽出する。依存関係生成部１７は、イベント１０及びイベント１４間、並びに、仮想イベント９及びイベント１４間の依存関係を生成する。表示制御装置５の動作は、図４（ａ）の場合と同様である。
【００４７】
波形表示部２１は、依存関係生成部１７により生成された依存関係の一部を表示してもよい。例えば、信号変化により抽出されたイベント間の依存関係のみを表示するようにしてもよい。これは、すべての変化を網羅しているため、回路の変化の傾向を概観して特徴をつかむことができる一面もある。しかしながら、全ての変化について矢印が表示されると、表示される矢印が多くなり、見づらくなる。回路規模が大きく複雑な場合は、矢印を追って回路の動作を理解するのが困難になる。組み合わせ論理回路の動作において、入力および出力が安定した時点の値を出力値として利用し、安定していない段階の変化は過渡的な変化として回路の論理的な動作としては重視しないことが多い。
【００４８】
図６は、図３の波形図に重ねて、結果としての波形変化（中間変数および出力上の波形変化）において、設定された期間中に１つの信号で奇数回変化している場合の最後の変化のみに限定して波形変化の因果関係を記入した図である。図６（ａ）は信号をすべて表示し、図６（ｂ）は因果関係の表示とは関係のない信号を省略したものである。過渡的な変化に関わる因果関係は排除され、最終的な計算結果をもたらす変化に寄与する信号変化のみ表示されている。すべての変化の表示に比べ、非常にシンプルな表示となっている。
【００４９】
信号Ｂ［１］とＢ［０］の変化は、信号Ａ［１］とＡ［０］の変化から１単位時間遅れている。これを入力に付与された遅延と考えると、図６には、図３の波形図の変化について出力を確定するのに必要な最大遅延経路上の変化の因果関係が表示されている。ただし、図６には、図３の波形図の入力・変化に対する最大遅延が表示されているのであり、必ずしもクリティカルパスではないことには注意が必要である。
【００５０】
図６の表示は簡素で、表示されている条件も理解しやすい。しかしながら、図６では、因果関係が表示されているのは、最大遅延経路上の変化のみである。そのため、個々の信号の変化の理由を考えたときに、情報が不足している。ある論理シンボルの出力が変化する理由として、入力信号の１つが変化した（信号の変化が遅延時間経過後に出力に現れた）ということと共に、他の変化しなかった信号が変化した信号の値を出力に伝搬させるような論理値をとっていた、ということが存在する。例えば、図４（ａ）において、Ｂ［０］のＬからＨへの変化（イベント２）が３時間単位後にＣ［０］にに現れている（イベント３）のは、イベント２の時刻を含む一定の期間、Ａ［０］がＨの値をとっていたからといえる。図６は他の変化しなかった信号と出力のこのような因果関係についてはまったく情報を与えていない。
【００５１】
図７は、図６の因果関係の表示に併せて、仮想イベントの因果関係も表示した図である。図７（ａ）では各信号が図３に表示された信号の順番に表示され、図７（ｂ）では、イベント・仮想イベントの依存関係により２つに分類され、依存関係が表示されたものである。図７では、変化の原因として、波形変化だけでなく、変化していない信号値も加えて記入されている。この表示によれば、全ての波形変化について原因となる入力が全て記入されていることになり、読み取ることが可能な情報は非常に多い。しかし、矢印が混在し、誤読の可能性がある。図７（ｂ）の表示例では、２つの変化伝播の系列が存在することが理解しやすくなる。
【００５２】
また、仮想イベント抽出部１５は、イベントに関連したものだけでなく、例えば、抽出された仮想イベントの原因となる信号の状態を新たに仮想イベントとして抽出するものであってもよい。図８は、イベント１４に関して抽出されるイベント及び仮想イベントの他の一例を示す図である。イベント１４は、図５（ｃ）にあるように、イベント１０及び仮想イベント９と依存関係にある。イベント１０は、図４（ｄ）にあるように、仮想イベント５及びイベント７と依存関係にある。図２を参照して、仮想イベント９を含む中間変数信号ＰＣ［１］はＡＮＤ３より出力されており、ＡＮＤ３はＣ［０］及びＨＳ［１］を入力し、その遅延時間は３である。よって、Ｃ［０］及びＨＳ［１］において、仮想イベント９から３単位時間さかのぼった時点をそれぞれ仮想イベント１２及び仮想イベント１３として抽出する。さらに、Ａ［０］及びＢ［０］において、仮想イベント１２からＡＮＤ１の遅延時間３さかのぼった時点をそれぞれ仮想イベント１４及び仮想イベント１５として抽出し、Ａ［１］及びＢ［１］において、仮想イベント１３からＸＯＲ２の遅延時間２さかのぼった時点をそれぞれ仮想イベント１６及び仮想イベント１７として抽出する。
【００５３】
なお、実施例１では、図３の波形図を論理シミュレーションにより得られたものとしたが、実機を動作させて得るようにしてもよい。
【００５４】
また、表示する因果関係としては、例えば、図に表示されている期間、ユーザー入力によって指示された期間、又は、同期回路の１サイクル期間などの一定期間内での最終の変化のみに限定し、原因としては波形変化以外に変化していない信号値も加えたものであってもよい。
【実施例２】
【００５５】
図１のタイミングチャート分析支援システム１の動作について、順序回路にサイクルベース表示で適用した場合を例にして説明する。
【００５６】
図９は、本実施例の処理対象となる順序回路のＲＴＬ設計記述の回路の構成図である。本回路は独自設計のシリアルインターフェイス回路の一部を説明用に取り出したものである。また、図１０〜図１２は、本実施例の処理対象となる順序回路のＲＴＬ設計記述であり、Verilog  HDLで記述されている。
【００５７】
図１３は、図９〜図１２の回路に適切な入力を与えてサイクルベースシミュレーションを行った結果の波形図を入力を含めて示した図である。なお、非同期リセット信号RESET_Xによるリセット機能については考慮しないものとする。この波形図に因果関係の矢印付き補助線を記入する。
【００５８】
Verilog  HDLによるＲＴＬ設計記述は、各サイクルの中間変数・出力の信号値を前サイクルの入力・中間変数から定義したものである。各定義について、形式的に、出力側（中間変数・出力）は入力側（入力・中間変数）の関数として定義できる。例えば、出力SOUTはＲＴＬ記述の該当部分では中間変数ER_EN_ACC、rw_flag，state，bpos，R_DATAを引用して計算されているので、SOUT=F(ER_EN_ACC，rw_flag，state，bpos，R_DATA)の様に形式的に書くことができる。
【００５９】
ここで、１つの補助線記入の方法として、図１のタイミングチャート分析支援装置３が、各変数について関数の入力リストの変数との間に毎サイクル因果関係があるとみなし、表示制御装置５が補助線を記入することが考えられる。しかしながら、波形図上に多数の補助線が行き交うことになることが予想される。
【００６０】
関数関係にあっても、実際には、関数の入力となる変数から出力となる変数へ値が伝搬する。つまり、注目した入力側の変数によって出力側の変数の値が決まるような状況は、他の入力となる変数がどのような値をとっているかによるのである。そのため、他の入力変数の値によっては、注目した変数の値がどう変化しても出力側は変化しない状況（出力側へ値が伝搬しているとはいえない状況）が存在する。例えば、SOUT=F(ER_EN_ACC，rw_flag，state，bpos，R_DATA)において、ER_EN_ACC=0の場合、rw_flag，state，bpos，R_DATAの各信号の値に関わらずSOUT=1となってしまう。そのような状況では、注目した変数から出力側への因果関係の矢印を表示しないことが意味的にも表示を見やすくするためには妥当と考えられる。
【００６１】
そこで、タイミングチャート分析支援装置３は、まず、補助線の表示を絞り込む最初の方法として、波形図上の各信号を求める関数において、一部の変数に注目し、他の変数には各サイクルのシミュレーション結果の値を適用し関数の出力の計算結果に注目した変数が変数の形で現れるかどうかを求め、現れた場合、値が伝搬するすなわち因果関係が存在すると判定する。この方法はシンボリック・シミュレーションと類似のアルゴリズムで実現することができる。
【００６２】
図１４及び図１５はこの方法に基づいて各サイクルについて因果関係を示す矢印付き補助線を記入したものである。図１４には、主に、中間変数stateによる因果関係の一部、並びに、入力EN_ACC、中間変数bpos、入力SIN、中間変数ER_SIN、及び、中間変数rw_flagによる因果関係について記載されている。図１５には、主に、中間変数stateによる因果関係の一部並びに中間変数ER_EN_ACCによる因果関係について記載されている。
【００６３】
この時点では、図１４及び図１５のすべての補助線が表示される。これは、比較的多数の補助線が記入されることとなる。SOUTを結果とする因果関係の例を挙げると、たとえばサイクル18→19の場合はSOUTを決める関数の入力ER_EN_ACC=1，rw_flag=0，state=DATA，bpos=0，R_DATA=Xとなっている。そのため、ＲＴＬ記述中のSOUTを決めるalways文中の２つめのif文の最初の条件が成立している。よって、ER_EN_ACC，rw_flag，state，bposの４変数がそれぞれSOUTと因果関係を持つと規定することができる。例えば、stateを変数のままSOUTを表すとif文の他の条件は成立していないためSOUT=(state==ST_DATA)という式になる。これによりstateはSOUTに因果関係を持つといえる。また、例えば、サイクル10→11の場合はER_EN_ACC=1，rw_flag=0，state=ADDR，bpos=0，R_DATA=Xとなっている。そのため、if文の条件は１番目のもの以外は成立せず、SOUT=0となる。いずれの変数を１つ別の値に変更してもSOUT=0は変わらない。そのため、いずれの変数も伝搬してはいないと定義付けることができる。
【００６４】
図１６は、図１４及び図１５の補助線の表示の絞込みに加えて、各因果関係の補助線において原因側の信号が前サイクルと異なる値の場合のみに絞って表記したものである。これによりかなりの絞込みを行うことができ、表示がすっきりしてきておりかつ変化の要所となる因果関係は表示させることができる。
【００６５】
図１７は、図１６の補助線の表示の絞込みに加えて、各因果関係の補助線において原因・結果側とも前サイクルと異なる値の場合のみに絞って表記したものである。
【００６６】
図１８は、図１７の補助線の表示の絞込みに加えて、常時因果関係がある箇所、すなわち、前サイクルの値をそのまま取り込むような箇所であり１サイクルの遅延回路（D-FFにより構成）を成す箇所については他の変数の因果関係と接触する（互いに原因または結果が同じサイクルの信号値となる）場合のみを残して表示を省略したものである。そのような箇所では因果関係が連続することで補助線の表示を見づらくしていた。ここでは、重要なタイミングのみに限定されている。
【００６７】
図１９は、波形図表示から一部の中間変数を削除した図である。中間変数の削除により補助線の表示方法の変更が必要になる。ここでは、連結可能（削除される中間変数が結果・原因の形で因果関係を連結している）な場合についてのみ、因果関係を連結しあらたな波形図上に表示している。これにより、多くの場合について必要な補助線表示を維持して表示することができる。
【００６８】
図２０は、補助線表示の代わりにタグ表示を行うための処理を補助線表示で示した図である。この例では、図の様に出力信号SOUTのサイクル19にタグを設定し、入力側・過去へ遡及してタグの伝搬を調べる。タグが伝搬するかどうかの判定については、様々な定義方法があるが、ここではこれまでの説明（例えば図１４及び図１５の説明）で説明した因果関係の有無によって、因果関係があればタグが伝搬するものとする。それにより、図１４及び図１５上に描かれた因果関係の矢印を、信号SOUTのサイクル19を起点として過去側で逆にたどってゆき、通過する信号・サイクルの箇所すべてについて伝搬したタグを付与すればよい。図２０に記入された補助線は全てこのようにしてたどることができるものである。
【００６９】
図２１は、図２０の方法によってタグが付与できる信号・サイクルの箇所について斜線(右下がり)を重ね描きしたものである。信号SOUTのサイクル19に影響を与える値を網羅して表示することができる。因果関係の補助線がないため見やすいものとなっている。
【００７０】
以上の様に、本発明においてはサイクルベース表記の波形図において各サイクルの信号間の因果関係を設計内容のＲＴＬ記述より求め、さらに波形の変化に基づいて絞り込みを行い、限定された因果関係について補助線矢印を記入することで波形図の内容の理解に非常に助けになる表示をもとめることができる。また、補助線の代わりにタグ追跡を同様の因果関係より求めて表示することで、注目した信号に関わる因果関係を表示することができ、波形図の理解解析に有効な情報を提供することができる。
【００７１】
なお、本実施例において、動作は主にタイミングチャート分析支援装置３により行われるものとして説明したが、例えば、単なる因果関係の表示／非表示の判断など、処理の一部は表示制御装置５により行われるようにしてもよい。
【実施例３】
【００７２】
図１のタイミングチャート分析支援システム１の動作について、順序回路にサイクルベース表示で適用した場合を例にして説明する。本実施例の処理対象となる順序回路は図９〜図１２に示されるものであり、波形図は図１３に示されるものであるとする。
【００７３】
図２２はＲＴＬ記述の構造に注目し、計算の分岐条件を考慮して補助線を記入する過程の参考図である。
【００７４】
各中間変数・出力変数はＲＴＬ記述により規定されている。これらは、例えば、図１２の第２６行〜第４１行のrw_flag、state、bposのように、それぞれの記述中で条件分岐が表現に使用されている。各変数について、各サイクルにおいていずれの条件が成立し、どの分岐の処理が行われているかについて、ＲＴＬ記述の構文を解析するとともに、シミュレーション結果を適用して判定する。
【００７５】
図２２において、使用されている条件分岐（分岐条件state、分岐条件bpos、分岐条件rw_flag）も波形図上に併記されており、タイミングチャート分析支援装置３は、仮想的な波形（状態変数）として処理する。
【００７６】
各変数について、条件分岐が変化している（前のサイクルと異なっている）箇所はタイミング的にも機能的にも重要といえる。そこで、本実施例では、条件分岐が変化しているサイクルにより、次のサイクルで出力側の変数が変化している場合、その条件成立が信号に影響を与えたという点で強調して表示する。
【００７７】
イベント抽出部１３は、条件分岐の変化点をイベントとして抽出する。仮想イベント抽出部１５は、原因としては変化していない信号も仮想的な変化として（あるいは変化の発生を支持する論理値をとっているとして）仮想イベントとして抽出する。
【００７８】
図２３は、図２２より条件分岐の仮想的な波形を除去した図である。ＲＴＬ記述上の条件分岐の変化により変化する出力についての因果関係が表示されている。ＲＴＬ記述の分析において、参考になる補助線といえる。
【実施例４】
【００７９】
図２４を参照して、図１のタイミングチャート分析支援システム１がアナログ回路に適用される場合の一例について説明する。
【００８０】
図２４は、分析対象の回路と波形図と補助線の一例を示す図である。図２４（ａ）は分析対象の回路を示す図である。入力ＶＩＮが抵抗ＲＩＮとコンデンサＣからなる積分回路に入力されて中間変数Ｖｃが出力され、それがオペアンプの正極入力に入力されている。また、オペアンプの負極入力には、Ｒ１とＲ２からなる分圧回路の定電圧出力Ｖｒｅｆが入力され、オペアンプを経由して出力ＶＯＵＴが出力される。
【００８１】
図２４（ｂ）は、図２４（ａ）の回路の入力ＶＩＮに図示のステップ入力電圧を与えた場合のシミュレーション結果である。ＶＩＮ＝Ｖｄｄとなり抵抗ＲＩＮに電位差（Ｖｄｄ−Ｖｃ）が生じることで電流が流れコンデンサＣを充電し、電圧Ｖｃは指数カーブを描きながら電圧Ｖｄｄに漸近していく。Ｖｃ＝Ｖｒｅｆを超えた時点でオペアンプの出力ＶＯＵＴの値が０からＶｄｄに変化する。なお、オペアンプの入出力間遅延は０とみなせるものとし、オペアンプの仕様はRail-to-Rail出力としている。
【００８２】
図２４（ｃ）は、図２４（ｂ）の波形図に重ねてイベント、仮想イベント、及び、依存関係を示す補助線の表示例を示す図である。波形図から抽出可能なイベントは、ＶＩＮ及びＶＯＵＴのステップ的な変化と、Ｖｃの微分不能となる変化である。これらのイベントは、図に△印で示す。
【００８３】
Ｖｃの△印のイベントは、ＶＩＮの変化及び受動素子ＲＩＮ，Ｃの機能により引き起こされたものである。そのため、これはＶＩＮの△印のイベントを原因として結果となるイベントである。オペアンプの機能より、ＶＯＵＴのステップ的な変化は、Ｖｃの電圧がＶｒｅｆを超えたことが原因である。これにより、同時刻にＶｃ上に仮想イベント（○印）を抽出することができる。
【００８４】
なお、仮にＶＯＵＴが表示されていなくても、回路構造からＶｃの電圧変化がＶｒｅｆを通過した時点で仮想イベントを抽出することは可能である。
【００８５】
また、ＶｃがＶｒｅｆに達したのは、同時刻までＶＩＮが電圧Ｖｄｄを維持したことが原因ということができる。同時刻（○印、実線）またはステップ変化から同時刻までの期間（長円印、破線）の信号ＶＩＮに対して仮想イベントを定義することができる。どちらの表現を使用するかは、解析の目的、表示の分かりやすさなどで選択すればよい。
【図面の簡単な説明】
【００８６】
【図１】本願発明の実施例であるタイミングチャート分析支援システム１のブロック図である。
【図２】実施例１の処理対象の組み合わせ論理回路を示す図である。
【図３】図示の入力信号を図２の論理回路に適用し動作させた結果としての波形図である。
【図４】図３の波形図における波形変化の依存関係を示す補助線の一例を示す第１図である。
【図５】図３の波形図における波形変化の依存関係を示す補助線の一例を示す第２図である。
【図６】図３の波形図に重ねて、設定された期間中に１つの信号で奇数回変化している場合の最後の変化のみに限定して波形変化の因果関係を記入した図である。
【図７】図６の因果関係の表示に併せて、仮想イベントの因果関係も表示した図である。
【図８】イベント１４に関して抽出されるイベント及び仮想イベントの他の一例を示す図である。
【図９】実施例２の処理対象となる順序回路のＲＴＬ設計記述の回路の構成図である。
【図１０】実施例２の処理対象となる順序回路のＲＴＬ設計記述を示す第１図である。
【図１１】実施例２の処理対象となる順序回路のＲＴＬ設計記述を示す第２図である。
【図１２】実施例２の処理対象となる順序回路のＲＴＬ設計記述を示す第３図である。
【図１３】図９の回路に適切な入力を与えてサイクルベースシミュレーションを行った結果の波形図を入力を含めて示した図である。
【図１４】一部の変数に注目してその変化が他の変数に現れたか否かによる方法に基づいて各サイクルについて因果関係を示す矢印付き補助線を記入した第１図である。
【図１５】一部の変数に注目してその変化が他の変数に現れたか否かによる方法に基づいて各サイクルについて因果関係を示す矢印付き補助線を記入した第２図である。
【図１６】図１４及び１５の補助線の表示の絞込みに加えて、各因果関係の補助線において原因側の信号が前サイクルと異なる値の場合のみに絞って表記した図である。
【図１７】図１６の補助線の表示の絞込みに加えて、各因果関係の補助線において原因・結果側とも前サイクルと異なる値の場合のみに絞って表記した図である。
【図１８】図１７の補助線の表示の絞込みに加えて、前サイクルの値をそのまま取り込むような箇所であり１サイクルの遅延回路を成す箇所については他の変数の因果関係と接触する場合のみを残して表示を省略した図である。
【図１９】図１８の波形図表示から一部の中間変数を削除した図である。
【図２０】補助線表示の代わりにタグ表示を行うための処理を補助線表示で示した図である。
【図２１】図２０の方法によってタグが付与できる信号・サイクルの箇所について斜線(右下がり)を重ね描きした図である。
【図２２】実施例３において、ＲＴＬ記述の構造に注目し、計算の分岐条件を考慮して補助線を記入する過程の参考図である。
【図２３】図２２より条件分岐の仮想的な波形を除去した図である。
【図２４】実施例４の分析対象の回路と波形図と補助線の一例を示す図である。
【符号の説明】
【００８７】
１  タイミングチャート分析支援システム、３  タイミングチャート分析支援装置、５  表示制御装置、１１  論理的依存関係抽出部、１３  イベント抽出部、１５  仮想イベント抽出部、１７  依存関係生成部
【図１】
2008242887.tif 000003
【図２】
2008242887.tif 000004
【図３】
2008242887.tif 000005
【図４】
2008242887.tif 000006
【図５】
2008242887.tif 000007
【図６】
2008242887.tif 000008
【図７】
2008242887.tif 000009
【図８】
2008242887.tif 000010
【図９】
2008242887.tif 000011
【図１０】
2008242887.tif 000012
【図１１】
2008242887.tif 000013
【図１２】
2008242887.tif 000014
【図１３】
2008242887.tif 000015
【図２４】
2008242887.tif 000016
【図１４】
2008242887.tif 000017
【図１５】
2008242887.tif 000018
【図１６】
2008242887.tif 000019
【図１７】
2008242887.tif 000020
【図１８】
2008242887.tif 000021
【図１９】
2008242887.tif 000022
【図２０】
2008242887.tif 000023
【図２１】
2008242887.tif 000024
【図２２】
2008242887.tif 000025
【図２３】
2008242887.tif 000026