(57)【要約】【課題】映像信号の階調に応じて適切な移動度補正を行い、以って画面のユニフォーミティを高める。【解決手段】ライトスキャナ４は、走査線ＷＳに制御信号を印加してサンプリングトランジスタＴｒ１をオンし信号電位のサンプリングを開始した後走査線ＷＳに印加した制御信号を解除してサンプリングトランジスタＴｒ１をオフする。ドライブスキャナ５は、サンプリングトランジスタＴｒ１がオンしてからオフするまでの映像信号書込期間のなかで、走査線ＤＳにパルス状の制御信号を印加してスイッチングトランジスタＴｒ４を限られた補正時間だけオンし、ドライブトランジスタＴｒｄの移動度に対する一回目の補正を行う。この後映像信号の信号電位が高くない場合映像信号書込期間の最後で追加の補正時間分二回目の補正を画素容量Ｃｓに保持された信号電位にかける一方、映像信号の信号電位が高い場合には二回目の補正がかからない様にする。【選択図】図２
2008241782.tif 000002
【特許請求の範囲】
【請求項１】
画素アレイ部とこれを駆動する駆動部とからなり、
前記画素アレイ部は、行状の第１走査線及び第２走査線と、列状の信号線と、これらが交差する部分に配された行列状の画素と、各画素に給電する電源ライン及び接地ラインとを備え、
前記駆動部は、各第１走査線に順次第１の制御信号を供給して画素を行単位で線順次走査する第１スキャナと、該線順次走査に合わせて各第２走査線に順次第２の制御信号を供給する第２スキャナと、該線順次走査に合わせて列状の信号線に映像信号を供給する信号セレクタとを備え、
前記画素は、発光素子と、サンプリングトランジスタと、ドライブトランジスタと、スイッチングトランジスタと、画素容量とを含み、
前記サンプリングトランジスタは、そのゲートが該第１走査線に接続し、そのソースが該信号線に接続し、そのドレインが該ドライブトランジスタのゲートに接続し、
前記ドライブトランジスタ及び前記発光素子は該電源ラインと接地ラインとの間で直列に接続して電流路を形成し、
前記スイッチングトランジスタは該電流路に挿入されるとともに、そのゲートが該第２走査線に接続し、
前記画素容量は、該ドライブトランジスタのソースとゲートの間に接続している表示装置であって、
前記サンプリングトランジスタは、該第１走査線から供給された第１の制御信号に応じてオンし、該信号線から供給された映像信号の信号電位をサンプリングして該画素容量に保持し、
前記スイッチングトランジスタは、該第２走査線から供給された第２の制御信号に応じオンして該電流路を導通状態にし、
前記ドライブトランジスタは、該画素容量に保持された信号電位に応じて駆動電流を該導通状態に置かれた電流路を通って該発光素子に流し、
前記第１スキャナは、第１走査線に第１の制御信号を印加して該サンプリングトランジスタをオンし信号電位のサンプリングを開始した後第１走査線に印加した第１の制御信号を解除して該サンプリングトランジスタをオフし、
前記第２スキャナは、該サンプリングトランジスタがオンしてからオフするまでの映像信号書込期間のなかで、第２走査線にパルス状の第２の制御信号を印加して該スイッチングトランジスタを限られた補正時間だけオンし、該ドライブトランジスタの移動度に対する一回目の補正を該画素容量に保持された該信号電位にかけ、この後該映像信号の信号電位が高くない場合該映像信号書込期間の最後で追加の補正時間分二回目の補正を該画素容量に保持された該信号電位にかける一方、該映像信号の信号電位が高い場合には二回目の補正がかからない様にすることを特徴とする表示装置。
【請求項２】
前記第１スキャナが該第１走査線に印加した該第１の制御信号を解除して該サンプリングトランジスタをオフするオフタイミングに前後して、前記第２スキャナは第２の制御信号を所定のオンタイミングで第２走査線に印加して該スイッチングトランジスタをオンするとともに、
前記第１スキャナは、該オフタイミングで該サンプリングトランジスタをオフするとき、第１の制御信号の立下り波形に傾斜をつけることで、該信号線に供給される映像信号の信号電位が高くない時該オンタイミングよりも該オフタイミングが後になるようにして二回目の補正がかかる様にし、該信号線に供給される映像信号の信号電位が高い時該オンタイミングよりも該オフタイミングが先になるようにして二回目の補正がかからない様にしたことを特徴とする請求項１記載の表示装置。
【請求項３】
前記第１スキャナは、該第１制御信号の立下り波形に傾斜をつけることで、映像信号の信号電位が下がるほど追加の補正時間が長くなる様にしたことを特徴とする請求項２記載の表示装置。
【請求項４】
前記第１スキャナは、該第１の制御信号を出力するための出力バッファを有しており、
前記出力バッファは、外部のパルス電源から供給される電源パルスに含まれる立下り波形を抜き取って、該第１の制御信号として第１走査線に出力することを特徴とする請求項２記載の表示装置。
【請求項５】
画素アレイ部とこれを駆動する駆動部とからなり、
前記画素アレイ部は、行状の第１走査線及び第２走査線と、列状の信号線と、これらが交差する部分に配された行列状の画素と、各画素に給電する電源ライン及び接地ラインとを備え、
前記駆動部は、各第１走査線に順次第１の制御信号を供給して画素を行単位で線順次走査する第１スキャナと、該線順次走査に合わせて各第２走査線に順次第２の制御信号を供給する第２スキャナと、該線順次走査に合わせて列状の信号線に映像信号を供給する信号セレクタとを備え、
前記画素は、発光素子と、サンプリングトランジスタと、ドライブトランジスタと、スイッチングトランジスタと、画素容量とを含み、
前記サンプリングトランジスタは、そのゲートが該第１走査線に接続し、そのソースが該信号線に接続し、そのドレインが該ドライブトランジスタのゲートに接続し、
前記ドライブトランジスタ及び前記発光素子は該電源ラインと接地ラインとの間で直列に接続して電流路を形成し、
前記スイッチングトランジスタは該電流路に挿入されるとともに、そのゲートが該第２走査線に接続し、
前記画素容量は、該ドライブトランジスタのソースとゲートの間に接続している表示装置の駆動方法であって、
該第１走査線から供給された第１の制御信号に応じて前記サンプリングトランジスタがオンし、該信号線から供給された映像信号の信号電位をサンプリングして該画素容量に保持し、
該第２走査線から供給された第２の制御信号に応じ前記スイッチングトランジスタがオンして該電流路を導通状態にし、
該画素容量に保持された信号電位に応じて前記ドライブトランジスタが駆動電流を該導通状態に置かれた電流路を通って該発光素子に流し、
前記第１スキャナは、第１走査線に第１の制御信号を印加して該サンプリングトランジスタをオンし信号電位のサンプリングを開始した後第１走査線に印加した第１の制御信号を解除して該サンプリングトランジスタをオフし、
前記第２スキャナは、該サンプリングトランジスタがオンしてからオフするまでの映像信号書込期間のなかで、第２走査線にパルス状の第２の制御信号を印加して該スイッチングトランジスタを限られた補正時間だけオンし、該ドライブトランジスタの移動度に対する一回目の補正を該画素容量に保持された該信号電位にかけ、この後該映像信号の信号電位が高くない場合該映像信号書込期間の最後で追加の補正時間分二回目の補正を該画素容量に保持された該信号電位にかける一方、該映像信号の信号電位が高い場合には二回目の補正がかからない様にすることを特徴とする表示装置の駆動方法。
【請求項６】
請求項１に記載された表示装置を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素毎に配した発光素子を電流駆動して画像を表示する表示装置及びその駆動方法に関する。またかかる表示装置を用いた電子機器に関する。詳しくは、各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって有機ＥＬなどの発光素子に通電する電流量を制御する、いわゆるアクティブマトリクス型の表示装置の駆動方式に関する。
【背景技術】
【０００２】
表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり有機ＥＬ素子は自発光素子である。その為、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。
【０００３】
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものであり、以下の特許文献に記載がある。
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【特許文献３】特開２００４−１３３２４０
【特許文献４】特開２００４−０２９７９１
【特許文献５】特開２００４−０９３６８２
【特許文献６】特開２００６−２１５２１３
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の画素回路は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと画素容量とドライブトランジスタと発光素子とを含む。サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号をサンプリングする。画素容量は、サンプリングされた映像信号の信号電位に応じた入力電圧を保持する。ドライブトランジスタは、画素容量に保持された入力電圧に応じて所定の発光期間に出力電流を駆動電流として供給する。尚一般に、出力電流はドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有する。発光素子は、ドライブトランジスタから供給された出力電流により映像信号に応じた輝度で発光する。
【０００５】
ドライブトランジスタは、画素容量に保持された入力電圧をゲートに受けてソース／ドレイン間に出力電流を流し、発光素子に通電する。一般に発光素子の発光輝度は通電量に比例している。更にドライブトランジスタの出力電流供給量はゲート電圧すなわち画素容量に書き込まれた入力電圧によって制御される。従来の画素回路は、ドライブトランジスタのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。
【０００６】
ここでドライブトランジスタの動作特性は以下の式１で表わされる。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）２・・・式１
このトランジスタ特性式１において、Ｉｄｓはソース／ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Ｖｇｓはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Ｖｔｈはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Ｗはチャネル幅を表わし、Ｌはチャネル長を表わし、Ｃｏｘはゲート容量を表わしている。このトランジスタ特性式１から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Ｖｇｓが閾電圧Ｖｔｈを超えて大きくなると、オン状態となってドレイン電流Ｉｄｓが流れる。原理的に見ると上記のトランジスタ特性式１が示す様に、ゲート電圧Ｖｇｓが一定であれば常に同じ量のドレイン電流Ｉｄｓが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性（ユニフォーミティ）が得られるはずである。
【０００７】
しかしながら実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタ（ＴＦＴ）は、個々のデバイス特性にばらつきがある。特に、閾電圧Ｖｔｈは一定ではなく、各画素毎にばらつきがある。前述のトランジスタ特性式１から明らかな様に、各ドライブトランジスタの閾電圧Ｖｔｈがばらつくと、ゲート電圧Ｖｇｓが一定であっても、ドレイン電流Ｉｄｓにばらつきが生じ、画素毎に輝度がばらついてしまう為、画面のユニフォーミティを損なう。従来からドライブトランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば前記の特許文献３に開示がある。
【０００８】
しかしながら、発光素子に対する出力電流のばらつき要因は、ドライブトランジスタの閾電圧Ｖｔｈだけではない。上記のトランジスタ特性式１から明らかなように、ドライブトランジスタの移動度μがばらついた場合にも、出力電流Ｉｄｓが変動する。この結果、画面のユニフォーミティが損なわれる。従来からドライブトランジスタの移動度のばらつきを補正する機能を組み込んだ画素回路が開発されており、例えば前記の特許文献６に開示がある。
【０００９】
従来の移動度補正機能を備えた画素回路は、信号電位に応じてドライブトランジスタに流れる駆動電流を、所定の補正期間中に画素容量に負帰還して、画素容量に保持されている信号電位を調整する。ドライブトランジスタの移動度が大きいと負帰還量がその分大きくなり、信号電位の減少分が増え、結果として駆動電流を抑制することが出来る。一方ドライブトランジスタの移動度が小さいときは画素容量に対する負帰還量が小さくなるので、保持された信号電位の減少幅は少ない。従って駆動電流は余り減少しない。この様に個々の画素のドライブトランジスタの移動度の大小に応じこれをキャンセルする方向に信号電位を調整している。よって個々の画素のドライブトランジスタの移動度がばらつくにもかかわらず、同一の信号電位に対して個々の画素はほぼ同レベルの発光輝度を呈する。
【００１０】
上述した移動度補正動作は、所定の移動度補正期間に行われる。画面のユニフォーミティを高めるためには、最適な条件で移動度補正をかけることが重要である。しかしながら最適な移動度補正時間は必ずしも一定ではなく、現実には映像信号のレベルに依存している。一般には、映像信号の信号電位が高い場合（発光輝度が高く白表示を行う場合）最適な移動度補正時間は短くなる傾向にある。逆に信号電位が高くない場合（グレー階調もしくは黒階調の表示を行う場合）最適な移動度補正時間は長くなる傾向にある。しかしながら、従来の表示装置は映像信号の信号電位に対する最適移動度補正時間の依存性が必ずしも考慮されておらず、画面のユニフォーミティを高める上で解決すべき課題となっていた。
【課題を解決するための手段】
【００１１】
上述した従来の技術の課題に鑑み、本発明は映像信号の階調に応じて適切な移動度補正を行い、以って画面のユニフォーミティを高めることを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、画素アレイ部とこれを駆動する駆動部とからなり、前記画素アレイ部は、行状の第１走査線及び第２走査線と、列状の信号線と、これらが交差する部分に配された行列状の画素と、各画素に給電する電源ライン及び接地ラインとを備え、前記駆動部は、各第１走査線に順次第１の制御信号を供給して画素を行単位で線順次走査する第１スキャナと、該線順次走査に合わせて各第２走査線に順次第２の制御信号を供給する第２スキャナと、該線順次走査に合わせて列状の信号線に映像信号を供給する信号セレクタとを備え、前記画素は、発光素子と、サンプリングトランジスタと、ドライブトランジスタと、スイッチングトランジスタと、画素容量とを含み、前記サンプリングトランジスタは、そのゲートが該第１走査線に接続し、そのソースが該信号線に接続し、そのドレインが該ドライブトランジスタのゲートに接続し、前記ドライブトランジスタ及び前記発光素子は該電源ラインと接地ラインとの間で直列に接続して電流路を形成し、前記スイッチングトランジスタは該電流路に挿入されるとともに、そのゲートが該第２走査線に接続し、前記画素容量は、該ドライブトランジスタのソースとゲートの間に接続している表示装置であって、前記サンプリングトランジスタは、該第１走査線から供給された第１の制御信号に応じてオンし、該信号線から供給された映像信号の信号電位をサンプリングして該画素容量に保持し、前記スイッチングトランジスタは、該第２走査線から供給された第２の制御信号に応じオンして該電流路を導通状態にし、前記ドライブトランジスタは、該画素容量に保持された信号電位に応じて駆動電流を該導通状態に置かれた電流路を通って該発光素子に流し、前記第１スキャナは、第１走査線に第１の制御信号を印加して該サンプリングトランジスタをオンし信号電位のサンプリングを開始した後第１走査線に印加した第１の制御信号を解除して該サンプリングトランジスタをオフし、前記第２スキャナは、該サンプリングトランジスタがオンしてからオフするまでの映像信号書込期間のなかで、第２走査線にパルス状の第２の制御信号を印加して該スイッチングトランジスタを限られた補正時間だけオンし、該ドライブトランジスタの移動度に対する一回目の補正を該画素容量に保持された該信号電位にかけ、この後該映像信号の信号電位が高くない場合該映像信号書込期間の最後で追加の補正時間分二回目の補正を該画素容量に保持された該信号電位にかける一方、該映像信号の信号電位が高い場合には二回目の補正がかからない様にすることを特徴とする。
【００１２】
一態様では、前記第１スキャナが該第１走査線に印加した該第１の制御信号を解除して該サンプリングトランジスタをオフするオフタイミングに前後して、前記第２スキャナは第２の制御信号を所定のオンタイミングで第２走査線に印加して該スイッチングトランジスタをオンするとともに、前記第１スキャナは、該オフタイミングで該サンプリングトランジスタをオフするとき、第１の制御信号の立下り波形に傾斜をつけることで、該信号線に供給される映像信号の信号電位が高くない時該オンタイミングよりも該オフタイミングが後になるようにして二回目の補正がかかる様にし、該信号線に供給される映像信号の信号電位が高い時該オンタイミングよりも該オフタイミングが先になるようにして二回目の補正がかからない様にする。この場合、前記第１スキャナは、該第１制御信号の立下り波形に傾斜をつけることで、映像信号の信号電位が下がるほど追加の補正時間が長くなる様にする。又前記第１スキャナは、該第１の制御信号を出力するための出力バッファを有しており、前記出力バッファは、外部のパルス電源から供給される電源パルスに含まれる立下り波形を抜き取って、該第１の制御信号として第１走査線に出力する。
【発明の効果】
【００１３】
本発明によれば、移動度補正動作を二回に分けて行っている。一回目の補正動作では、サンプリングトランジスタがオンしてからオフするまでの映像信号書込期間中に、スイッチングトランジスタを限られた補正時間だけオンしドライブトランジスタの移動度に対する一回目の補正を画素容量に保持された信号電位にかける。この限られた補正時間は制御信号のパルス幅によって規定されており、正確に制御できる。一回目の補正時間は映像信号が高い場合（白表示の場合）に合わせて最適化している。その後二回目の移動度補正を行う。この追加の移動度補正は、映像信号の信号電位が高くない場合（グレー表示及び黒表示の場合）に行われ、映像信号の信号電位が高い場合には二回目の補正を行わないように自動制御している。従って信号電位が高くないとき、移動度補正は二回行われ、移動度補正時間は一回目と二回目を合計したものとして最適化している。一方信号電位が高い場合、一回目の移動度補正しか行わず、その補正時間は信号電位が高い場合に合わせて最適化されている。この様にして黒階調から白階調まで全ての信号電位で移動度補正時間が最適化された移動度補正を行うことが出来、画面のユニフォーミティを改善することが可能になる。
【発明を実施するための最良の形態】
【００１４】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明にかかる表示装置の全体構成を示すブロック図である。図示する様に、本表示装置は基本的に画素アレイ部１とスキャナ部と信号部とで構成されている。スキャナ部と信号部とで駆動部を構成する。画素アレイ部１は、行状に配された第１走査線ＷＳ、第２走査線ＤＳ、第３走査線ＡＺ１及び第４走査線ＡＺ２と、列状に配された信号線ＳＬと、これらの走査線ＷＳ，ＤＳ，ＡＺ１，ＡＺ２及び信号線ＳＬに接続した行列状の画素回路２と、各画素回路２の動作に必要な第１電位Ｖｓｓ１，第２電位Ｖｓｓ２及び第３電位ＶＤＤを供給する複数の電源線とからなる。信号部は水平セレクタ３からなり、信号線ＳＬに映像信号を供給する。スキャナ部は、ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１及び第二補正用スキャナ７２からなり、それぞれ第１走査線ＷＳ、第２走査線ＤＳ、第３走査線ＡＺ１及び第４走査線ＡＺ２に制御信号を供給して順次行毎に画素回路２を走査する。
【００１５】
図２は、図１に示した画像表示装置に組み込まれる画素の構成を示す回路図である。図示する様に画素回路２は、サンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒｄと、第１スイッチングトランジスタＴｒ２と、第２スイッチングトランジスタＴｒ３と、第３スイッチングトランジスタＴｒ４と、画素容量Ｃｓと、発光素子ＥＬとを含む。サンプリングトランジスタＴｒ１は、所定のサンプリング期間に走査線ＷＳから供給される制御信号に応じ導通して信号線ＳＬから供給された映像信号の信号電位を画素容量Ｃｓにサンプリングする。画素容量Ｃｓは、サンプリングされた映像信号の信号電位に応じてドライブトランジスタＴｒｄのゲートＧに入力電圧Ｖｇｓを印加する。ドライブトランジスタＴｒｄは、入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。発光素子ＥＬは、所定の発光期間中ドライブトランジスタＴｒｄから供給される出力電流Ｉｄｓにより映像信号の信号電位に応じた輝度で発光する。
【００１６】
第１スイッチングトランジスタＴｒ２は、サンプリング期間（映像信号書込期間）に先立ち走査線ＡＺ１から供給される制御信号に応じ導通してドライブトランジスタＴｒｄのゲートＧを第１電位Ｖｓｓ１に設定する。第２スイッチングトランジスタＴｒ３は、サンプリング期間に先立ち走査線ＡＺ２から供給される制御信号に応じ導通してドライブトランジスタＴｒｄのソースＳを第２電位Ｖｓｓ２に設定する。第３スイッチングトランジスタＴｒ４は、サンプリング期間に先立ち走査線ＤＳから供給される制御信号に応じ導通してドライブトランジスタＴｒｄを第３電位ＶＤＤに接続し、以ってドライブトランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧を画素容量Ｃｓに保持させて閾電圧Ｖｔｈの影響を補正する。さらにこの第３スイッチングトランジスタＴｒ４は、発光期間に再び走査線ＤＳから供給される制御信号に応じ導通してドライブトランジスタＴｒｄを第３電位ＶＤＤに接続して出力電流Ｉｄｓを発光素子ＥＬに流す。
【００１７】
以上の説明から明らかな様に、本画素回路２は、５個のトランジスタＴｒ１ないしＴｒ４及びＴｒｄと１個の画素容量Ｃｓと１個の発光素子ＥＬとで構成されている。トランジスタＴｒ１〜Ｔｒ３とＴｒｄはＮチャネル型のポリシリコンＴＦＴである。トランジスタＴｒ４のみＰチャネル型のポリシリコンＴＦＴである。但し本発明はこれに限られるものではなく、Ｎチャネル型とＰチャネル型のＴＦＴを適宜混在させることが出来る。発光素子ＥＬは例えばアノード及びカソードを備えたダイオード型の有機ＥＬデバイスである。但し本発明はこれに限られるものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。
【００１８】
図３は、図２に示した画像表示装置から画素回路２の部分のみを取り出した模式図である。理解を容易にするため、サンプリングトランジスタＴｒ１によってサンプリングされる映像信号の信号電位Ｖｓｉｇや、ドライブトランジスタＴｒｄの入力電圧Ｖｇｓ及び出力電流Ｉｄｓ、さらには発光素子ＥＬが有する容量成分Ｃｏｌｅｄなどを書き加えてある。以下図３に基づいて、本発明にかかる画素回路２の動作を説明する。
【００１９】
図４は、図３に示した画素回路のタイミングチャートである。このタイミングチャートは、本発明の基になった先行開発にかかる駆動方式を表している。本発明の背景を明らかにし且つ理解を容易にするため、まずこの先行開発の駆動方式に付き、図４のタイミングチャートを参照しながら、本発明の一部として具体的に説明する。図４は、時間軸Ｔに沿って各走査線ＷＳ，ＡＺ１，ＡＺ２及びＤＳに印加される制御信号の波形を表してある。表記を簡略化する為、制御信号も対応する走査線の符号と同じ符号で表してある。トランジスタＴｒ１，Ｔｒ２，Ｔｒ３はＮチャネル型なので、走査線ＷＳ，ＡＺ１，ＡＺ２がそれぞれハイレベルの時オンし、ローレベルの時オフする。一方トランジスタＴｒ４はＰチャネル型なので、走査線ＤＳがハイレベルの時オフし、ローレベルの時オンする。なおこのタイミングチャートは、各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形と共に、ドライブトランジスタＴｒｄのゲートＧの電位変化及びソースＳの電位変化も表してある。
【００２０】
図４のタイミングチャートではタイミングＴ１〜Ｔ８までを１フィールド（１ｆ）としてある。１フィールドの間に画素アレイの各行が一回順次走査される。タイミングチャートは、１行分の画素に印加される各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形を表してある。
【００２１】
当該フィールドが始まる前のタイミングＴ０で、全ての制御線号ＷＳ，ＡＺ１，ＡＺ２，ＤＳがローレベルにある。したがってＮチャネル型のトランジスタＴｒ１，Ｔｒ２，Ｔｒ３はオフ状態にある一方、Ｐチャネル型のトランジスタＴｒ４のみオン状態である。したがってドライブトランジスタＴｒｄはオン状態のトランジスタＴｒ４を介して電源ＶＤＤに接続しているので、所定の入力電圧Ｖｇｓに応じて出力電流Ｉｄｓを発光素子ＥＬに供給している。したがってタイミングＴ０で発光素子ＥＬは発光している。この時ドライブトランジスタＴｒｄに印加される入力電圧Ｖｇｓは、ゲート電位（Ｇ）とソース電位（Ｓ）の差で表される。
【００２２】
当該フィールドが始まるタイミングＴ１で、制御信号ＤＳがローレベルからハイレベルに切り替わる。これによりスイッチングトランジスタＴｒ４がオフし、ドライブトランジスタＴｒｄは電源ＶＤＤから切り離されるので、発光が停止し非発光期間に入る。したがってタイミングＴ１に入ると、全てのトランジスタＴｒ１〜Ｔｒ４がオフ状態になる。
【００２３】
続いてタイミングＴ２に進むと、制御信号ＡＺ１及びＡＺ２がハイレベルになるので、スイッチングトランジスタＴｒ２及びＴｒ３がオンする。この結果、ドライブトランジスタＴｒｄのゲートＧが基準電位Ｖｓｓ１に接続し、ソースＳが基準電位Ｖｓｓ２に接続される。ここでＶｓｓ１−Ｖｓｓ２＞Ｖｔｈを満たしており、Ｖｓｓ１−Ｖｓｓ２＝Ｖｇｓ＞Ｖｔｈとする事で、その後タイミングＴ３で行われるＶｔｈ補正の準備を行う。換言すると期間Ｔ２‐Ｔ３は、ドライブトランジスタＴｒｄのリセット期間に相当する。また、発光素子ＥＬの閾電圧をＶｔｈＥＬとすると、ＶｔｈＥＬ＞Ｖｓｓ２に設定されている。これにより、発光素子ＥＬにはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行うＶｔｈ補正動作及び移動度補正動作を正常に行うために必要である。
【００２４】
タイミングＴ３では制御信号ＡＺ２をローレベルにし且つ直後制御信号ＤＳもローレベルにしている。これによりトランジスタＴｒ３がオフする一方トランジスタＴｒ４がオンする。この結果ドレイン電流Ｉｄｓが画素容量Ｃｓに流れ込み、Ｖｔｈ補正動作を開始する。この時ドライブトランジスタＴｒｄのゲートＧはＶｓｓ１に保持されており、ドライブトランジスタＴｒｄがカットオフするまで電流Ｉｄｓが流れる。カットオフするとドライブトランジスタＴｒｄのソース電位（Ｓ）はＶｓｓ１−Ｖｔｈとなる。ドレイン電流がカットオフした後のタイミングＴ４で制御信号ＤＳを再びハイレベルに戻し、スイッチングトランジスタＴｒ４をオフする。さらに制御信号ＡＺ１もローレベルに戻し、スイッチングトランジスタＴｒ２もオフする。この結果、画素容量ＣｓにＶｔｈが保持固定される。この様にタイミングＴ３‐Ｔ４はドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出する期間である。ここでは、この検出期間Ｔ３‐Ｔ４をＶｔｈ補正期間と呼んでいる。
【００２５】
この様にＶｔｈ補正を行った後タイミングＴ５で制御信号ＷＳをハイレベルに切り替え、サンプリングトランジスタＴｒ１をオンして映像信号Ｖｓｉｇを画素容量Ｃｓに書き込む。発光素子ＥＬの等価容量Ｃｏｌｅｄに比べて画素容量Ｃｓは充分に小さい。この結果、映像信号Ｖｓｉｇのほとんど大部分が画素容量Ｃｓに書き込まれる。正確には、Ｖｓｓ１に対するＶｓｉｇの差分Ｖｓｉｇ−Ｖｓｓ１が画素容量Ｃｓに書き込まれる。したがってドライブトランジスタＴｒｄのゲートＧとソースＳ間の電圧Ｖｇｓは、先に検出保持されたＶｔｈと今回サンプリングされたＶｓｉｇ−Ｖｓｓ１を加えたレベル（Ｖｓｉｇ−Ｖｓｓ１＋Ｖｔｈ）となる。以降説明簡易化の為Ｖｓｓ１＝０Ｖとすると、ゲート／ソース間電圧Ｖｇｓは図４のタイミングチャートに示すようにＶｓｉｇ＋Ｖｔｈとなる。かかる映像信号Ｖｓｉｇのサンプリングは制御信号ＷＳがローレベルに戻るタイミングＴ７まで行われる。すなわちタイミングＴ５‐Ｔ７がサンプリング期間（映像信号書込期間）に相当する。
【００２６】
サンプリング期間の終了するタイミングＴ７より前のタイミングＴ６で制御信号ＤＳがローレベルとなりスイッチングトランジスタＴｒ４がオンする。これによりドライブトランジスタＴｒｄが電源ＶＤＤに接続されるので、画素回路は非発光期間から発光期間に進む。この様にサンプリングトランジスタＴｒ１がまだオン状態で且つスイッチングトランジスタＴｒ４がオン状態に入った期間Ｔ６‐Ｔ７で、ドライブトランジスタＴｒｄの移動度補正を行う。即ち本先行開発例では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間Ｔ６‐Ｔ７で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ＥＬは実際には逆バイアス状態にあるので発光する事はない。この移動度補正期間Ｔ６‐Ｔ７では、ドライブトランジスタＴｒｄのゲートＧが映像信号Ｖｓｉｇのレベルに固定された状態で、ドライブトランジスタＴｒｄにドレイン電流Ｉｄｓが流れる。ここでＶｓｓ１−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれる為、ダイオード特性ではなく単純な容量特性を示すようになる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは画素容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄの両者を結合した容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄに書き込まれていく。これによりドライブトランジスタＴｒｄのソース電位（Ｓ）は上昇していく。図４のタイミングチャートではこの上昇分をΔＶで表してある。この上昇分ΔＶは結局画素容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓから差し引かれる事になるので、負帰還をかけた事になる。この様にドライブトランジスタＴｒｄの出力電流Ｉｄｓを同じくドライブトランジスタＴｒｄの入力電圧Ｖｇｓに負帰還する事で、移動度μを補正する事が可能である。なお負帰還量ΔＶは移動度補正期間Ｔ６‐Ｔ７の時間幅ｔを調整する事で最適化可能である。
【００２７】
タイミングＴ７では制御信号ＷＳがローレベルとなりサンプリングトランジスタＴｒ１がオフする。この結果ドライブトランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。映像信号Ｖｓｉｇの印加が解除されるので、ドライブトランジスタＴｒｄのゲート電位（Ｇ）は上昇可能となり、ソース電位（Ｓ）と共に上昇していく。その間画素容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓは（Ｖｓｉｇ−ΔＶ＋Ｖｔｈ）の値を維持する。ソース電位（Ｓ）の上昇に伴い、発光素子ＥＬの逆バイアス状態は解消されるので、出力電流Ｉｄｓの流入により発光素子ＥＬは実際に発光を開始する。この時のドレイン電流Ｉｄｓ対ゲート電圧Ｖｇｓの関係は、先のトランジスタ特性式１のＶｇｓにＶｓｉｇ−ΔＶ＋Ｖｔｈを代入する事で、以下の式２のように与えられる。
Ｉｄｓ＝ｋμ（Ｖｇｓ−Ｖｔｈ）２＝ｋμ（Ｖｓｉｇ−ΔＶ）２・・・式２
上記式２において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃｏｘである。この特性式２からＶｔｈの項がキャンセルされており、発光素子ＥＬに供給される出力電流ＩｄｓはドライブトランジスタＴｒｄの閾電圧Ｖｔｈに依存しない事が分かる。基本的にドレイン電流Ｉｄｓは映像信号の信号電圧Ｖｓｉｇによって決まる。換言すると、発光素子ＥＬは映像信号Ｖｓｉｇに応じた輝度で発光する事になる。その際Ｖｓｉｇは負帰還量ΔＶで補正されている。この補正量ΔＶは丁度特性式２の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Ｉｄｓは実質的に映像信号Ｖｓｉｇのみに依存する事になる。
【００２８】
最後にタイミングＴ８に至ると制御信号ＤＳがハイレベルとなってスイッチングトランジスタＴｒ４がオフし、発光が終了すると共に当該フィールドが終わる。この後次のフィールドに移って再びＶｔｈ補正動作、移動度補正動作及び発光動作が繰り返される事になる。
【００２９】
図５は、移動度補正期間Ｔ６‐Ｔ７における画素回路２の状態を示す回路図である。図示するように、移動度補正期間Ｔ６‐Ｔ７では、サンプリングトランジスタＴｒ１及びスイッチングトランジスタＴｒ４がオンしている一方、残りのスイッチングトランジスタＴｒ２及びＴｒ３がオフしている。この状態でドライブトランジスタＴｒ４のソース電位（Ｓ）はＶｓｓ１−Ｖｔｈである。このソース電位（Ｓ）は発光素子ＥＬのアノード電位でもある。前述したようにＶｓｓ１−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれ、ダイオード特性ではなく単純な容量特性を示す事になる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは画素容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄとの合成容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄに流れ込む事になる。換言すると、ドレイン電流Ｉｄｓの一部が画素容量Ｃｓに負帰還され、移動度の補正が行われる。
【００３０】
図６は上述したトランジスタ特性式２をグラフ化したものであり、縦軸にＩｄｓを取り横軸にＶｓｉｇを取ってある。このグラフの下方に特性式２も合わせて示してある。図６のグラフは、画素１と画素２を比較した状態で特性カーブを描いてある。画素１のドライブトランジスタの移動度μは相対的に大きい。逆に画素２に含まれるドライブトランジスタの移動度μは相対的に小さい。この様にドライブトランジスタをポリシリコン薄膜トランジスタなどで構成した場合、画素間で移動度μがばらつく事は避けられない。例えば両画素１，２に同レベルの映像信号の信号電位Ｖｓｉｇを書き込んだ場合、何ら移動度の補正を行わないと、移動度μの大きい画素１に流れる出力電流Ｉｄｓ１´は、移動度μの小さい画素２に流れる出力電流Ｉｄｓ２´に比べて大きな差が生じてしまう。この様に移動度μのばらつきに起因して出力電流Ｉｄｓの間に大きな差が生じるので、スジムラが発生し画面のユニフォーミティを損なう事になる。
【００３１】
そこで本先行開発例では出力電流を入力電圧側に負帰還させる事で移動度のばらつきをキャンセルしている。先のトランジスタ特性式１から明らかなように、移動度が大きいとドレイン電流Ｉｄｓが大きくなる。したがって負帰還量ΔＶは移動度が大きいほど大きくなる。図６のグラフに示すように、移動度μの大きな画素１の負帰還量ΔＶ１は移動度の小さな画素２の負帰還量ΔＶ２に比べて大きい。したがって、移動度μが大きいほど負帰還が大きくかかる事となって、ばらつきを抑制する事が可能である。図示するように、移動度μの大きな画素１でΔＶ１の補正をかけると、出力電流はＩｄｓ１´からＩｄｓ１まで大きく下降する。一方移動度μの小さな画素２の補正量ΔＶ２は小さいので、出力電流Ｉｄｓ２´はＩｄｓ２までそれ程大きく下降しない。結果的に、Ｉｄｓ１とＩｄｓ２は略等しくなり、移動度のばらつきがキャンセルされる。この移動度のばらつきのキャンセルは黒レベルから白レベルまでＶｓｉｇの全範囲で行われるので、画面のユニフォーミティは極めて高くなる。以上をまとめると、移動度の異なる画素１と２があった場合、移動度の大きい画素１の補正量ΔＶ１は移動度の小さい画素２の補正量ΔＶ２に対して小さくなる。つまり移動度が大きいほどΔＶが大きくＩｄｓの減少値は大きくなる。これにより移動度の異なる画素電流値は均一化され、移動度のばらつきを補正する事ができる。
【００３２】
以下参考の為、上述した移動度補正の数値解析を行う。図５に示したように、トランジスタＴｒ１及びＴｒ４がオンした状態で、ドライブトランジスタＴｒｄのソース電位を変数Ｖに取って解析を行う。ドライブトランジスタＴｒｄのソース電位（Ｓ）をＶとすると、ドライブトランジスタＴｒｄを流れるドレイン電流Ｉｄｓは以下の式３に示す通りである。
【数１】
2008241782.tif 000003
【００３３】
またドレイン電流Ｉｄｓと容量Ｃ（＝Ｃｓ＋Ｃｏｌｅｄ）の関係により、以下の式４に示す様にＩｄｓ＝ｄＱ／ｄｔ＝ＣｄＶ／ｄｔが成り立つ。
【数２】
2008241782.tif 000004
【００３４】
式４に式３を代入して両辺積分する。ここで、ソース電圧Ｖ初期状態は−Ｖｔｈであり、移動度ばらつき補正時間（Ｔ６‐Ｔ７）をｔとする。この微分方程式を解くと、移動度補正時間ｔに対する画素電流が以下の数式５のように与えられる。
【数３】
2008241782.tif 000005
【００３５】
ところで最適な移動度補正時間は必ずしも一定ではなく、信号電圧に応じて最適移動度補正時間は変化する。図７は、この最適移動度補正時間と信号電圧との関係を示すグラフである。図から明らかなように、信号電圧が白レベルで高い時、最適移動度補正時間は比較的短い。信号電圧がグレーレベルでは最適移動度補正時間も長くなり、さらにブラックレベルでは最適移動度補正時間が一層延長する傾向にある。前述したように、移動度補正期間中、画素容量に負帰還する補正量ΔＶは信号電圧Ｖｓｉｇに比例している。信号電圧が高いとその分負帰還量も大きくなるので、最適移動度補正時間は短くなる傾向にある。逆に信号電圧が下がるとドライブトランジスタの電流供給能力が下がるため、十分な補正に必要な最適移動度補正時間は延びる傾向にある。
【００３６】
そこで本先行開発例は、信号線ＳＬに供給される映像信号の信号電位Ｖｓｉｇが高い時補正期間ｔが短くなる一方、信号線ＳＬに供給される映像信号の信号電位Ｖｓｉｇが低い時補正期間ｔが長くなるように、自動的にサンプリングトランジスタＷＳのオフタイミングを調整している。この原理を図８に示す。
【００３７】
図８の波形図は、移動度補正期間ｔを規定するスイッチングトランジスタＴｒ４のオンタイミング及びサンプリングトランジスタＴｒ１のオフタイミングを律する、制御信号ＤＳの立下がり波形及び制御信号ＷＳの立下り波形を表している。前述したように、スイッチングトランジスタＴｒ４のゲートに印加される制御信号ＤＳがＶＤＤ−｜Ｖｔｐ｜を下回った時点で、スイッチングトランジスタＴｒ４はオンし、移動度補正時間が開始する。
【００３８】
一方サンプリングトランジスタＴｒ１のゲートには制御信号ＷＳが印加されている。その立下り波形は図示する様に、始め電源電位Ｖｃｃから急峻に下がり、その後接地電位Ｖｓｓに向かって緩やかに低下していく。ここでサンプリングトランジスタＴｒ１のソースに印加される信号電位Ｖｓｉｇ１が白レベルで高い時サンプリングトランジスタＴｒ１のゲート電位はＶｓｉｇ１＋Ｖｔｎまで速やかに降下するので、最適移動度補正時間ｔ１は短くなる。信号電位がグレーレベルのＶｓｉｇ２になると、ゲート電位がＶｓｉｇ２＋ＶｔｎまでＶｃｃから下がった時点でサンプリングトランジスタＴｒ１がオフする。その結果グレーレベルのＶｓｉｇ２に対応した最適補正時間ｔ２は、ｔ１に比べて長くなる。さらに信号電位がブラックレベルに近いＶｓｉｇ３になると、最適移動度補正時間ｔ３は、グレーレベルの時の最適移動度補正時間ｔ２に比べ一層長くなる。
【００３９】
各階調毎に最適な移動度補正時間を自動的に設定するためには、走査線ＷＳに印加される制御信号パルスの立下りを最適な形状に波形整形する必要がある。このために本先行開発例は電源パルスを抜き取る方式のライトスキャナを採用しており、図９を参照してこれを説明する。図９は、ライトスキャナ４の出力部三段分と、これに接続される画素アレイ部１の三行分（３ライン分）を模式的に表している。
【００４０】
ライトスキャナ４はシフトレジスタＳ／Ｒで構成されており、外部から入力されるクロック信号に応じて動作し、同じく外部から入力されるスタート信号を順次転走することで、各段毎に順次信号を出力している。シフトレジスタＳ／Ｒの各段にはＮＡＮＤ素子が接続されており、隣り合う段のＳ／Ｒから出力された順次信号をＮＡＮＤ処理して、制御信号ＷＳの元になる矩形波形を生成している。この矩形波形はインバータを介して出力バッファに入力される。この出力バッファはシフトレジスタ側から供給される入力信号に応じて動作し、最終的な制御信号ＷＳを対応する画素アレイ部１の走査線ＷＳに供給している。
【００４１】
出力バッファは電源電位Ｖｃｃと接地電位Ｖｓｓとの間に直列接続された一対のスイッチング素子からなる。本実施形態はこの出力バッファがインバータ構成となっており、一方のスイッチング素子がＰチャネル型トランジスタＰｃｈ（典型的にはＰＭＯＳトランジスタ）で、他方がＮチャネル型トランジスタＮｃｈ（典型的にはＮＭＯＳトランジスタ）からなる。なお各出力バッファに接続される画素アレイ部１側の各ラインは、等価回路的に抵抗成分と容量成分で表してある。
【００４２】
本実施形態は、出力バッファが電源ラインに供給される電源パルスを抜き取って制御信号の決定波形を作る構成となっている。前述した様にこの出力バッファはインバータ構成で、電源ラインと接地電位Ｖｓｓとの間にＰチャネルトランジスタＰｃｈとＮチャネルトランジスタＮｃｈが直列に接続されている。シフトレジスタＳ／Ｒ側からの入力信号に応じて出力バッファのＰチャネルトランジスタＰｃｈがオンしたとき、電源ラインに供給されていた電源パルスの立下り波形を取り出し、これを制御信号ＷＳの決定波形として、画素アレイ部１側に供給している。この様に出力バッファとは別に決定波形を含むパルスを作り、これを出力バッファの電源ラインに供給することで、所望の決定波形の制御信号ＷＳを作り出すことが可能である。この場合出力バッファは、優勢スイッチング素子側となるＰチャネルトランジスタＰｃｈがオンして劣勢スイッチング素子側となるＮチャネルトランジスタＮｃｈがオフした時、外部から供給された電源パルスの立下り波形を取り出し、制御信号ＷＳの決定波形として出力している。
【００４３】
図１０は、図９に示したライトスキャナの動作説明に供するタイミングチャートである。図示するように、１Ｈ周期で変動する電源パルスの列が外部からライトスキャナの出力バッファの電源ラインに入力されて来る。これと併せて、出力バッファを構成するインバータに入力パルスが印加される。タイミングチャートは、Ｎ−１段目及びＮ段目のインバータに供給される入力パルスを表している。これと時系列を合わせて、Ｎ−１段目及びＮ段目から供給される出力パルスを表してある。この出力パルスは対応するラインの走査線ＷＳに印加される制御信号である。
【００４４】
タイミングチャートから明らかなように、ライトスキャナの各段の出力バッファは、入力パルスに応じて電源パルスを抜き取り、そのまま出力パルスとして対応する走査線ＷＳに供給している。電源パルスは外部から供給されており、その立下り波形は予め最適に設定可能である。ライトスキャナはこの立下り波形をそのまま抜き取って制御信号パルスとしている。
【００４５】
図１１は、図９に示したライトスキャナから出力される制御信号ＷＳの立下り波形を示した波形図である。時間軸を合わせて、ドライブスキャナ５から出力される制御信号ＤＳの立下り波形も表してある。
【００４６】
図９に示したライトスキャナは電源パルス抜き取り方式を採用しており、基本的には電源パルスの立下り波形をそのまま抜き取って制御信号ＷＳの立下り波形にすることが出来る。しかしながら実際には出力バッファを構成するインバータのトランジスタの動作特性の影響を受けて歪が生じてしまう。図１１の制御信号ＷＳの波形図は、標準位相を（１）で表し、特に歪が大きい場合の波形をバラツキワースト位相（２）で表してある。
【００４７】
図９に示したように出力バッファに対する入力がローレベルになったとき、出力バッファを構成するインバータのＰチャネルトランジスタが導通して、電源パルスを抜き取っている。ここで抜き取られた電源パルスのレベルが小さくなるにつれ、Ｐチャネルトランジスタの動作中にゲート／ソース間に加わる電圧Ｖｇｓが小さくなってしまう。この動作Ｖｇｓが小さくなるにつれ抜き取られた電源パルスのトランジェントは、Ｐチャネルトランジスタの特性ばらつきの影響を受けやすくなり、補正時間にばらつきが生じてしまう。図示の例では、標準位相（１）の場合に比べ、バラツキワースト位相（２）のとき制御信号ＷＳの立下りに応じてサンプリングトランジスタＴｒ１がオフするタイミングが後方にシフトするため、移動度補正時間はその分長くなってしまう。特に白階調では最適な補正時間が短いため、このばらつきが顕著に現れこのままでは筋ムラが発生してしまう。
【００４８】
先行開発例における上述した問題に対処するため、本発明では移動度補正時間のばらつきを抑制するため、移動度補正を前後二回に分けて行っている。一回目の移動度補正では、制御信号ＤＳのパルスのみにて移動度補正時間を決定している。この移動度補正時間は白階調に合わせて最適化している。二回目の移動度補正はグレー階調から黒階調の場合のみ行う。このときは波形整形した電源パルスを抜き取った制御信号ＷＳと、別の制御信号ＤＳの両者で補正時間を決定している。これにより補正時間ばらつきに敏感な白階調では移動度補正時間を正確に制御し、長い補正時間が必要な低階調では一回目の補正時間に加え二回目の補正時間を合わせ調整することで、全階調に渡って筋の無い高いユニフォーミティを得ることが出来る。ここで輝度階調を０〜１００のレベルで表すと、黒表示はレベル３０以下、グレー表示はレベル７０〜レベル３０の間、白表示はレベル７０〜レベル１００の間である。従って輝度レベルが７０以上のとき移動度補正は一回のみとし、輝度レベルが７０未満のとき移動度補正が二回行われるようにしている。特に輝度レベルが７０以下のとき、各階調に応じて二回目の補正時間が最適化されるようにしている。
【００４９】
図１２は、本発明にかかる駆動方式を示すタイミングチャートである。理解を容易にするため、図４に示した先行開発にかかるタイミングチャートと同じ表記を採用している。先ず当該フィールドが始まるタイミングＴ１で、制御信号ＤＳがローレベルからハイレベルに切り替わる。これによりスイッチングトランジスタＴｒ４がオフし、ドライブトランジスタＴｒｄは電源ＶＤＤから切り離されるので、発光が停止し非発光期間に入る。したがってタイミングＴ１に入ると、全てのトランジスタＴｒ１〜Ｔｒ４がオフ状態になる。
【００５０】
続いてタイミングＴ２に進むと、制御信号ＡＺ１及びＡＺ２がハイレベルになるので、スイッチングトランジスタＴｒ２及びＴｒ３がオンする。この結果、ドライブトランジスタＴｒｄのゲートＧが基準電位Ｖｓｓ１に接続し、ソースＳが基準電位Ｖｓｓ２に接続される。ここでＶｓｓ１−Ｖｓｓ２＞Ｖｔｈを満たしており、Ｖｓｓ１−Ｖｓｓ２＝Ｖｇｓ＞Ｖｔｈとする事で、その後タイミングＴ３で行われるＶｔｈ補正の準備を行う。換言すると期間Ｔ２‐Ｔ３は、ドライブトランジスタＴｒｄのリセット期間に相当する。また、発光素子ＥＬの閾電圧をＶｔｈＥＬとすると、ＶｔｈＥＬ＞Ｖｓｓ２に設定されている。これにより、発光素子ＥＬにはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行うＶｔｈ補正動作及び移動度補正動作を正常に行うために必要である。
【００５１】
タイミングＴ３では制御信号ＡＺ２をローレベルにし且つ直後制御信号ＤＳもローレベルにしている。これによりトランジスタＴｒ３がオフする一方トランジスタＴｒ４がオンする。この結果ドレイン電流Ｉｄｓが画素容量Ｃｓに流れ込み、Ｖｔｈ補正動作を開始する。この時ドライブトランジスタＴｒｄのゲートＧはＶｓｓ１に保持されており、ドライブトランジスタＴｒｄがカットオフするまで電流Ｉｄｓが流れる。カットオフするとドライブトランジスタＴｒｄのソース電位（Ｓ）はＶｓｓ１−Ｖｔｈとなる。ドレイン電流がカットオフした後のタイミングＴ４で制御信号ＤＳを再びハイレベルに戻し、スイッチングトランジスタＴｒ４をオフする。さらに制御信号ＡＺ１もローレベルに戻し、スイッチングトランジスタＴｒ２もオフする。この結果、画素容量ＣｓにＶｔｈが保持固定される。この様にタイミングＴ３‐Ｔ４はドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出する期間である。ここでは、この検出期間Ｔ３‐Ｔ４をＶｔｈ補正期間と呼んでいる。
【００５２】
この様にＶｔｈ補正を行った後タイミングＴ５で制御信号ＷＳをハイレベルに切り替え、サンプリングトランジスタＴｒ１をオンして映像信号Ｖｓｉｇを画素容量Ｃｓに書き込む。発光素子ＥＬの等価容量Ｃｏｌｅｄに比べて画素容量Ｃｓは充分に小さい。この結果、映像信号Ｖｓｉｇのほとんど大部分が画素容量Ｃｓに書き込まれる。正確には、Ｖｓｓ１に対するＶｓｉｇの差分Ｖｓｉｇ−Ｖｓｓ１が画素容量Ｃｓに書き込まれる。したがってドライブトランジスタＴｒｄのゲートＧとソースＳ間の電圧Ｖｇｓは、先に検出保持されたＶｔｈと今回サンプリングされたＶｓｉｇ−Ｖｓｓ１を加えたレベル（Ｖｓｉｇ−Ｖｓｓ１＋Ｖｔｈ）となる。以降説明簡易化の為Ｖｓｓ１＝０Ｖとすると、ゲート／ソース間電圧Ｖｇｓは図１２のタイミングチャートに示すようにＶｓｉｇ＋Ｖｔｈとなる。かかる映像信号Ｖｓｉｇのサンプリングは制御信号ＷＳがローレベルに戻るタイミングＴ９まで行われる。すなわちタイミングＴ５‐Ｔ９がサンプリング期間に相当する。
【００５３】
サンプリング期間（映像信号書込期間）の終了するタイミングＴ９より前のタイミングで、パルス状の制御信号ＤＳが走査線ＤＳに印加される。このパルス状の制御信号はタイミングＴ６で立下り続いてタイミングＴ７で立上っており、比較的パルス幅の短い負極性パルスとなっている。このタイミングＴ６からタイミングＴ７までの期間Ｔ６‐Ｔ７でスイッチングトランジスタＤＳがオンし、移動度補正期間を規定している。この移動度補正期間Ｔ６‐Ｔ７は制御信号ＤＳのパルス幅のみにて決まり、画素間のばらつきは少ない。移動度補正期間Ｔ６‐Ｔ７は、映像信号書込期間Ｔ５‐Ｔ９中に納まっている。
【００５４】
このようにタイミングＴ６〜タイミングＴ７までの補正時間に、一回目の移動度補正が行われる。即ち期間Ｔ６‐Ｔ７が移動度補正期間１である。一回目の移動度補正をかけることで、ドライブトランジスタＴｒｄのソース電位（Ｓ）はΔＶ１だけ上昇している。この移動度補正期間１は映像信号の信号電位が高い場合（白表示）に合わせて最適化している。
【００５５】
この後タイミングＴ８で制御信号ＤＳが再びローレベルに切換りスイッチングトランジスタＴｒ４がオンする。その後続いてタイミングＴ９で制御信号ＷＳが立下りサンプリングトランジスタＴｒ１がオフする。このタイミングＴ８〜タイミングＴ９までの間に追加の移動度補正が行われる。即ち期間Ｔ８‐Ｔ９が移動度補正期間２となっている。二回目の移動度補正は映像信号の信号電位がグレーレベルもしくは黒レベルのときのみ実行される。即ち映像信号がグレーないし黒レベルのときはタイミングＴ８で先にスイッチングトランジスタがオンした後、タイミングＴ９でサンプリングトランジスタＴｒ１がオフするように、制御信号ＷＳの立下り波形が設定されている。この二回目の移動度補正により、ドライブトランジスタＴｒｄのソース電位（Ｓ）はさらにΔＶ２だけ上昇する。結果的にグレーないし黒階調のとき移動度補正量はΔＶ１＋ΔＶ２となって最適化されている。一方白階調のとき移動度補正量はΔＶ１であり、この場合にも最適化されている。
【００５６】
図１３は、映像信号が白階調の場合の移動度補正動作を示す波形図であり、制御信号ＷＳとＤＳの波形を時間軸を合わせて並べてある。図示するように白階調では期間Ｔ６‐Ｔ７まで一回目の移動度補正を行うが、二回目の移動度補正は行われない。即ち白階調のときサンプリングトランジスタＴｒ１は制御信号ＷＳが立下るとタイミングＴ９で速やかにオフしてしまう。その後制御信号ＤＳが立下がりＶＤＤ−｜Ｖｔｐ｜を下回ったタイミングＴ８でオンする。サンプリングトランジスタＴｒ１がオフした後にスイッチングトランジスタＴｒ４がオンするので二回目の移動度補正は行われないことになる。結果的にＶｓｉｇが高いレベルで白階調のとき移動度補正時間は一回目の期間Ｔ６‐Ｔ７にて決定される。
【００５７】
図１４は映像信号の信号電位Ｖｓｉｇが低く黒ないしグレー階調の場合を表している。階調レベルが低い場合、一回目の移動度補正期間Ｔ６‐Ｔ７の後、二回目の移動度補正期間Ｔ８‐Ｔ９が追加される。二回目の移動度補正では、タイミングＴ８で先に制御信号ＤＳがＶＤＤ−｜Ｖｔｐ｜を下回りオン状態となる。その後タイミングＴ９で制御信号ＷＳがＶｓｉｇ−Ｖｔｎを下回りここでオフする。タイミングＴ８に比較してタイミングＴ９が後方にシフトするため、サンプリングトランジスタＴｒ１とスイッチングトランジスタＴｒ４の両方がオンしている時間を確保でき、その間に二回目の移動度補正が行われる。図から明らかなように、Ｖｓｉｇ＋Ｖｔｎが下るほど、タイミングＴ９は後方にシフトし、それだけ移動度補正時間２が長くなる。即ち輝度レベルが下るほど移動度補正時間が長くなり、各レベルに合わせて最適な移動度補正を行うことが出来る。
【００５８】
一回目の移動度補正は制御信号ＤＳのパルス幅で制御している。ＤＳパルスは単純なインバータ動作にて出力されるので、ＤＳパルスのオンオフ時インバータを構成するトランジスタのＶｇｓは１５Ｖ程度と大きな値がかかり、特性ばらつきが見えにくくなっている。このため白階調での補正時間のばらつきを抑制できる。一方二回目の移動度補正はグレーないし黒階調においてのみ行われ、白階調には影響しない。グレーないし黒階調では必要な補正時間が長いので、電源パルスの波形を整形しこれを利用して移動度補正を行うことで、階調毎に最適な移動度ばらつきの補正を行うことが出来る。また低階調では補正時間が長いので、補正時間のばらつきによる筋ムラの悪化は考慮しなくて良い。以上により全階調にて移動度ばらつきを適切に補正しながら、白階調時の補正時間のばらつきも補正でき、全階調でユニフォーミティの高い画面を得ることが出来る。
【００５９】
本発明にかかる表示装置は、図１５に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスター部（図では１個のＴＦＴを例示）、保持容量などの容量部及び有機ＥＬ素子などの発光部とを含む。基板の上にＴＦＴプロセスでトランジスター部や容量部が形成され、その上に有機ＥＬ素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
【００６０】
本発明にかかる表示装置は、図１６に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機ＥＬ素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部（画素マトリックス部）を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばＦＰＣ（フレキシブルプリントサーキット）を設けてもよい。
【００６１】
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器に入力された、若しくは、電子機器内で生成した駆動信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。
【００６２】
図１７は本発明が適用されたテレビであり、フロントパネル１２、フィルターガラス１３等から構成される映像表示画面１１を含み、本発明の表示装置をその映像表示画面１１に用いることにより作製される。
【００６３】
図１８は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含み、本発明の表示装置をその表示部１６に用いることにより作製される。
【００６４】
図１９は本発明が適用されたノート型パーソナルコンピュータであり、本体２０には文字等を入力するとき操作されるキーボード２１を含み、本体カバーには画像を表示する表示部２２を含み、本発明の表示装置をその表示部２２に用いることにより作製される。
【００６５】
図２０は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含み、本発明の表示装置をそのディスプレイ２６やサブディスプレイ２７に用いることにより作製される。
【００６６】
図２１は本発明が適用されたビデオカメラであり、本体部３０、前方を向いた側面に被写体撮影用のレンズ３４、撮影時のスタート／ストップスイッチ３５、モニター３６等を含み、本発明の表示装置をそのモニター３６に用いることにより作製される。
【図面の簡単な説明】
【００６７】
【図１】本発明にかかる表示装置の全体構成を示すブロック図である。
【図２】図１に示した表示装置に含まれる画素の構成を示す回路図である。
【図３】同じく画素の構成を示す回路図である。
【図４】図１及び図２に示した表示装置の動作説明に供するタイミングチャートである。
【図５】同じく動作説明に供する回路図である。
【図６】同じく動作説明に供するグラフである。
【図７】同じく動作説明に供するグラフである。
【図８】同じく動作説明に供する波形図である。
【図９】図１に示した表示装置に組み込まれるライトスキャナの構成を示す回路図である。
【図１０】図９に示したライトスキャナの動作説明に供する波形図である。
【図１１】同じくライトスキャナの動作説明に供する波形図である。
【図１２】図１及び図２に示した表示装置の動作説明に供するタイミングチャートである。
【図１３】同じく動作説明に供する波形図である。
【図１４】同じく動作説明に供する波形図である。
【図１５】本発明にかかる表示装置のデバイス構成を示す断面図である。
【図１６】本発明にかかる表示装置のモジュール構成を示す平面図である。
【図１７】本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。
【図１８】本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。
【図１９】本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。
【図２０】本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。
【図２１】本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。
【符号の説明】
【００６８】
０・・・パネル、１・・・画素アレイ部、２・・・画素回路、３・・・水平セレクタ、４・・・ライトスキャナ、５・・・ドライブスキャナ、７１・・・第一補正用スキャナ、７２・・・第二補正用スキャナ、Ｔｒ１・・・サンプリングトランジスタ、Ｔｒ２・・・第１スイッチングトランジスタ、Ｔｒ３・・・第２スイッチングトランジスタ、Ｔｒ４・・・第３スイッチングトランジスタ、Ｔｒｄ・・・ドライブトランジスタ、Ｃｓ・・・画素容量、ＥＬ・・・発光素子、Ｖｓｓ１・・・第１電源電位、Ｖｓｓ２・・・第２電源電位、ＶＤＤ・・・第３電源電位、ＷＳ・・・第１走査線、ＤＳ・・・第２走査線、ＡＺ１・・・第３走査線、ＡＺ２・・・第４走査線
【図１】
2008241782.tif 000006
【図２】
2008241782.tif 000007
【図３】
2008241782.tif 000008
【図４】
2008241782.tif 000009
【図５】
2008241782.tif 000010
【図６】
2008241782.tif 000011
【図７】
2008241782.tif 000012
【図８】
2008241782.tif 000013
【図９】
2008241782.tif 000014
【図１０】
2008241782.tif 000015
【図１１】
2008241782.tif 000016
【図１２】
2008241782.tif 000017
【図１３】
2008241782.tif 000018
【図１４】
2008241782.tif 000019
【図１５】
2008241782.tif 000020
【図１６】
2008241782.tif 000021
【図１７】
2008241782.tif 000022
【図１８】
2008241782.tif 000023
【図１９】
2008241782.tif 000024
【図２０】
2008241782.tif 000025
【図２１】
2008241782.tif 000026