(57)【要約】【課題】外部から加わる静電ストレスに対して画素回路を保護可能なパネル配線構造を有する表示装置を提供する。【解決手段】パネルの周辺部に配されたスキャナは、走査線ＤＳに対応して順次入力信号を生成するシフトレジスタと、電源配線ＶｄｄＤＳから給電され該入力信号に応じて各走査線ＤＳに制御信号を出力するバッファ５Ｂとを有する。パネルは、画素アレイ部側の電源配線Ｖｄｄを外部電源に接続するための第１電源端子と、駆動部側のスキャナの電源配線ＶｄｄＤＳを外部の電源に接続する第２電源端子と、各電源端子を接地配線ＧＮＤに接続する保護抵抗Ｒ２，Ｒ１とを有する。電源配線Ｖｄｄと電源配線ＶｄｄＤＳをパネル上で共通配線ＢＬにより互いに結線して同電位とし、第１電源端子又は第２電源端子に加わる静電ストレスから画素回路２内のスイッチングトランジスタＴｒ４の特性変動を防ぐ。【選択図】図６
2008287194.tif 000002
【特許請求の範囲】
【請求項１】
画素アレイ部とこれを駆動する駆動部と接地配線とを形成したパネルからなり、
前記画素アレイ部は、行状の第１走査線及び第２走査線と、列状の信号線と、各第１走査線と各信号線とが交差する部分に配された行列状の画素と、各画素の動作に必要な電位を供給する第１電源配線とを含み、
各画素は、少なくともサンプリングトランジスタと、ドライブトランジスタと、スイッチングトランジスタと、発光素子とを含み、
前記サンプリングトランジスタはその制御端が該第１走査線に接続し、その一対の電流端が該信号線と該ドライブトランジスタの制御端との間に接続し、
前記ドライブトランジスタは、その電流端が該発光素子に接続し、
前記スイッチングトランジスタは、その制御端が該第２走査線に接続し、一対の電流端の一方が該第１電源配線に接続し、他方が該ドライブトランジスタの制御端又は電流端に接続し、
前記サンプリングトランジスタは、該第１走査線から供給される該制御信号に応じてオンし該信号線から映像信号をサンプリングし、
前記ドライブトランジスタは、該サンプリングされた映像信号に応じて駆動電流を該発光素子に供給し、
前記スイッチングトランジスタは、該第２走査線から供給される別の制御信号に応じて該画素の動作を制御し、
前記駆動部は、各第１走査線に制御信号を供給する第１スキャナと、各第２走査線に別の制御信号を供給する第２スキャナと、各信号線に映像信号を供給する信号セレクタと、駆動部を給電する第２電源配線とを含み、
前記第２スキャナは、各第２走査線に対応して順次入力信号を生成するシフトレジスタと、該第２電源配線から給電され該入力信号に応じて各第２走査線に制御信号を出力するバッファとを有し、
前記パネルは、該画素アレイ部側の第１電源配線を外部電源に接続するための第１電源端子と、該駆動部側の第２電源配線を外部の電源に接続する第２電源端子と、各電源端子を接地配線に接続する保護抵抗とを有し、
該第１電源配線と第２電源配線をパネル上で互いに結線して同電位とし、該第１電源端子又は第２電源端子に加わる静電ストレスから該スイッチングトランジスタの特性変動を防ぐことを特徴とする表示装置。
【請求項２】
前記スイッチングトランジスタは、該第１電源配線と該ドライブトランジスタの電流端との間に配され、該制御信号に応じて該発光素子を点灯と消灯の間で切換動作することを特徴とする請求項１記載の表示装置。
【請求項３】
前記スイッチングトランジスタは、該第１電源配線と該ドライブトランジスタの電流端又は制御端との間に配され、該制御信号に応じて該ドライブトランジスタの電流端又は制御端の電位をリセット動作することを特徴とする請求項１記載の表示装置。
【請求項４】
請求項１に記載の表示装置を含む電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素毎に配した発光素子を電流駆動して表示を行なう表示装置に関する。詳しくは、各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって有機ＥＬなどの発光素子に通電する電流量を制御する、いわゆるアクティブマトリクス型の画像表示装置に関する。より詳しくは、各画素回路内に形成した絶縁ゲート型電界効果トランジスタを外部の静電ストレスから保護する配線構造に関する。
【背景技術】
【０００２】
画像表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり有機ＥＬ素子は自発光素子である。その為、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。
【０００３】
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものであり、以下の特許文献に記載がある。
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【特許文献３】特開２００４−１３３２４０
【特許文献４】特開２００４−０２９７９１
【特許文献５】特開２００４−０９３６８２
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の画像表示装置は、基本的に画素アレイ部とこれを駆動する駆動部とを一枚の基板に形成したフラットパネルからなる。画素アレイ部は行状の走査線と列状の信号線とこれらが交差する部分に配された行列状の画素とを備える。各画素は少なくともサンプリングトランジスタとドライブトランジスタとスイッチングトランジスタと発光素子とを含む。サンプリングトランジスタは走査線から供給される制御信号に応じてオンし信号線から映像信号をサンプリングする。ドライブトランジスタはサンプリングされた映像信号に応じて駆動電流を発光素子に供給する。スイッチングトランジスタは別の走査線から供給される別の制御信号に応じて画素の動作を制御する。
【０００５】
かかる構成を有する画素回路が行列状（マトリクス状）に集積形成されたパネルは、外部接続用の端子を介して外部の電源や信号源に接続している。ここで外部からの電源供給をオフした状態で、パネルの端子に外部から静電ストレスが加わると、画素回路に形成されたスイッチングトランジスタが特性変動を起こす場合がある。静電ストレスによりスイッチングトランジスタの特性変動が生じると、画素回路が正常に動作しなくなるという課題がある。
【課題を解決するための手段】
【０００６】
上述した従来の技術の課題に鑑み、本発明は外部から加わる静電ストレスに対して画素回路を保護可能なパネル配線構造を有する表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明にかかる表示装置は、画素アレイ部とこれを駆動する駆動部と接地配線とを形成したパネルからなる。前記画素アレイ部は、行状の第１走査線及び第２走査線と、列状の信号線と、各第１走査線と各信号線とが交差する部分に配された行列状の画素と、各画素の動作に必要な電位を供給する第１電源配線とを含む。各画素は、少なくともサンプリングトランジスタと、ドライブトランジスタと、スイッチングトランジスタと、発光素子とを含む。前記サンプリングトランジスタはその制御端が該第１走査線に接続し、その一対の電流端が該信号線と該ドライブトランジスタの制御端との間に接続している。前記ドライブトランジスタは、その電流端が該発光素子に接続している。前記スイッチングトランジスタは、その制御端が該第２走査線に接続し、一対の電流端の一方が該第１電源配線に接続し、他方が該ドライブトランジスタの制御端又は電流端に接続し、前記サンプリングトランジスタは、該第１走査線から供給される該制御信号に応じてオンし該信号線から映像信号をサンプリングし、前記ドライブトランジスタは、該サンプリングされた映像信号に応じて駆動電流を該発光素子に供給し、前記スイッチングトランジスタは、該第２走査線から供給される別の制御信号に応じて該画素の動作を制御する。前記駆動部は、各第１走査線に制御信号を供給する第１スキャナと、各第２走査線に別の制御信号を供給する第２スキャナと、各信号線に映像信号を供給する信号セレクタと、駆動部を給電する第２電源配線とを含む。前記第２スキャナは、各第２走査線に対応して順次入力信号を生成するシフトレジスタと、該第２電源配線から給電され該入力信号に応じて各第２走査線に制御信号を出力するバッファとを有する。前記パネルは、該画素アレイ部側の第１電源配線を外部電源に接続するための第１電源端子と、該駆動部側の第２電源配線を外部の電源に接続する第２電源端子と、各電源端子を接地配線に接続する保護抵抗とを有し、該第１電源配線と第２電源配線をパネル上で互いに結線して同電位とし、該第１電源端子又は第２電源端子に加わる静電ストレスから該スイッチングトランジスタの特性変動を防ぐことを特徴とする。
【０００７】
一態様では、前記スイッチングトランジスタは、該第１電源配線と該ドライブトランジスタの電流端との間に配され、該制御信号に応じて該発光素子を点灯と消灯の間で切換え動作する。他の態様では、前記スイッチングトランジスタは、該第１電源配線と該ドライブトランジスタの電流端又は制御端との間に配され、該制御信号に応じて該ドライブトランジスタの電流端又は制御端の電位をリセット動作する。
【発明の効果】
【０００８】
本発明にかかる表示装置は１枚のパネル上に画素アレイ部と駆動部を一体的に形成したフラット構造を有している。画素アレイ部は画面を構成し、周辺の駆動部は画素アレイ部を駆動している。画素アレイ部に給電する第１電源配線は、各画素に含まれるスイッチングトランジスタのソース側となる電流端に接続している。一方駆動部を給電する第２電源配線はスキャナの出力バッファ及び走査線を介してスイッチングトランジスタのゲートとなる制御端に接続している。模式的に見ると、スイッチングトランジスタのソースに第１電源配線が接続し、ゲートに第２電源配線が接続する回路構成となっている。ここで第１電源配線及び第２電源配線はそれぞれ対応する接続端子を介してパネル外の電源に接続する構成となっている。各端子には保護抵抗が接続しており、外部から加わる静電ストレスは保護抵抗を通って接地配線に流れる構成となっている。
【０００９】
第１電源配線及び第２電源配線に対応する一対の接続端子の一方に静電ストレス（サージ電圧）が加わると、保護抵抗を介して他方の端子にもサージ電圧が加わる。これにより第１電源配線及び第２電源配線は急激に電圧が変化する。しかし保護抵抗はその抵抗値が高いため、両電源配線間で電圧の遷移時間に相対的な遅延が生じる。この遅延により、スイッチングトランジスタのゲートとソース間に瞬間的ではあるが非常に大きな電位差が生じる。スイッチングトランジスタのゲート／ソース間に加わる過大な電位差でスイッチングトランジスタは特性変動を起こし、画素の正常な動作が阻害される恐れがある。
【００１０】
そこで本発明は、画素アレイ部側の第１電源配線と駆動部側の第２電源配線をパネル上で互いに結線して同電位としている。これにより第１電源配線と第２電源配線に対応する一対の接続端子の一方にサージ電圧が加わっても、他方の端子との間に電位差が生じないようにしている。よってパネルの接続端子に静電ストレスが加わってもスイッチングトランジスタのゲート／ソース間には過大な電位差が生じないため、その特性変動を防ぐことが出来る。
【発明を実施するための最良の形態】
【００１１】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明にかかる表示装置の全体構成を示すブロック図である。図示するように、本表示装置は基本的に画素アレイ部１と駆動部とで構成されている。画素アレイ部１と周辺の駆動部は１枚のパネル上に形成されている。画素アレイ部１は、行状に配された第１走査線ＷＳ及び第２走査線ＡＺ１、ＡＺ２、ＤＳと、列状に配された信号線ＳＬと、これらの走査線ＷＳ、ＡＺ１、ＡＺ２、ＤＳ及び信号線ＳＬに接続した状列状の画素回路２と、各画素回路２の動作に必要な基準電位Ｖｉｎｉ１、Ｖｉｎｉ２及びＶｄｄを供給する複数の電源配線とからなる。一方駆動部は水平セレクタ（信号セレクタ）３を有し、信号線ＳＬに映像信号を供給する。さらに駆動部はライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１及び第二補正用スキャナ７２を備えており、それぞれ対応する走査線ＷＳ、ＤＳ、ＡＺ１及びＡＺ２に制御信号を供給して順次行ごとに画素回路２を走査する。なお図示しないが、これらのスキャナ４，５，７１，７２にそれぞれ給電する電源配線や接地配線もパネル上に形成されている。加えて画素アレイ部１側の電源配線や駆動部側の電源配線にそれぞれ外部から所定の電源電圧を供給するため、接続端子がパネル周辺部に形成されている。なお、各画素２には、ＲＧＢ三原色が割り当てられておりカラー表示する。但し本発明はこれに限られるものではなく、単一色表示にも適用できる。
【００１２】
図２は、図１に示した画像表示装置に組み込まれる画素の構成例を示す回路図である。図示する様に画素回路２は、サンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒｄと、第１スイッチングトランジスタＴｒ２と、第２スイッチングトランジスタＴｒ３と、第３スイッチングトランジスタＴｒ４と、保持容量Ｃｓと、発光素子ＥＬとを含む。サンプリングトランジスタＴｒ１は、所定のサンプリング期間に第１走査線ＷＳから供給される制御信号に応じ導通して信号線ＳＬから供給された映像信号の信号電位を保持容量Ｃｓにサンプリングする。保持容量Ｃｓは、サンプリングされた映像信号の信号電位に応じてドライブトランジスタＴｒｄのゲートＧに入力電圧Ｖｇｓを印加する。ドライブトランジスタＴｒｄは、入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。発光素子ＥＬは、所定の発光期間中ドライブトランジスタＴｒｄから供給される出力電流Ｉｄｓにより映像信号の信号電位に応じた輝度で発光する。
【００１３】
第１スイッチングトランジスタＴｒ２は、サンプリング期間に先立ち走査線ＡＺ１から供給される制御信号に応じ導通してドライブトランジスタＴｒｄのソースＳを基準電位Ｖｉｎｉ２に設定する。第２スイッチングトランジスタＴｒ３は、サンプリング期間に先立ち走査線ＡＺ２から供給される制御信号に応じ導通してドライブトランジスタＴｒｄのゲートＧを別の基準電位Ｖｉｎｉ１に設定する。第３スイッチングトランジスタＴｒ４は、サンプリング期間に先立ち走査線ＤＳから供給される制御信号に応じ導通してドライブトランジスタＴｒｄを電源電位Ｖｄｄに接続し、以ってドライブトランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧を保持容量Ｃｓに保持させて閾電圧Ｖｔｈの影響を補正する。さらにこのスイッチングトランジスタＴｒ４は、発光期間に再び走査線ＤＳから供給される制御信号に応じ導通してドライブトランジスタＴｒｄを電源電位Ｖｄｄに接続して出力電流Ｉｄｓを発光素子ＥＬに流す。
【００１４】
以上の説明から明らかな様に、本画素回路２は、５個のトランジスタＴｒ１ないしＴｒ４及びＴｒｄと１個の保持容量Ｃｓと１個の発光素子ＥＬとで構成されている。トランジスタＴｒ１〜Ｔｒ３とＴｒｄはＮチャネル型のダブルゲートポリシリコンＴＦＴである。トランジスタＴｒ４のみＰチャネル型のダブルゲートポリシリコンＴＦＴである。但し本発明はこれに限られるものではなく、Ｎチャネル型とＰチャネル型のＴＦＴを適宜混在させることが出来る。発光素子ＥＬは例えばアノード及びカソードを備えたダイオード型の有機ＥＬデバイスである。但し本発明はこれに限られるものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。
【００１５】
図３は、図２に示した画素回路の動作説明に供するタイミングチャートである。このタイミングチャートは各走査線ＷＳ，ＡＺ２，ＡＺ１，ＤＳに印加される制御信号の波形を表している。本明細書では対応する走査線に印加される制御信号を対応する走査線の符号と同じ符号で表す。例えば走査線ＷＳに供給される制御信号は制御信号ＷＳで表す。このタイミングチャートはドライブトランジスタＴｒｄのゲートＧ及びソースＳの電位の時間的な推移も表してある。サンプリングトランジスタＴｒ１及びスイッチングトランジスタＴｒ２，Ｔｒ３はＮチャネル型トランジスタであるため、各制御信号ＷＳ，ＡＺ１，ＡＺ２がハイレベルのときオンになり、ローレベルのときオフとなる。一方スイッチングトランジスタＴｒ４はＰチャネル型であるため、Ｎチャネル型とは逆になり制御信号ＤＳがハイレベルのときオフになりローレベルのときオンになる。
【００１６】
図３のタイミングチャートではタイミングＴ１〜Ｔ８までを１フィールドとしてある。当該フィールドが始まるタイミングＴ１の前の状態では、全て制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳがローレベルにある。したがってＮチャネル型のトランジスタＴｒ１，Ｔｒ２，Ｔｒ３はオフ状態にある一方、Ｐチャネル型のトランジスタＴｒ４のみオン状態である。したがってドライブトランジスタＴｒｄはオン状態のトランジスタＴｒ４を介して電源Ｖｄｄに接続しているので、所定の入力電圧Ｖｇｓに応じて出力電流Ｉｄｓを発光素子ＥＬに供給している。したがって発光素子ＥＬは発光している。この時ドライブトランジスタＴｒｄに印加される入力電圧Ｖｇｓは、ゲート電位（Ｇ）とソース電位（Ｓ）の差で表される。
【００１７】
当該フィールドが始まるタイミングＴ１で、制御信号ＤＳがローレベルからハイレベルに切り替わる。これによりトランジスタＴｒ４がオフし、ドライブトランジスタＴｒｄは電源Ｖｄｄから切り離されるので、発光が停止し非発光期間に入る。したがってタイミングＴ１に入ると、全てのトランジスタＴｒ１〜Ｔｒ４がオフ状態になる。
【００１８】
続いてタイミングＴ２になると制御信号ＡＺ１がハイレベルとなり、スイッチングトランジスタＴｒ２がオンする。これによりドライブトランジスタＴｒｄのソース電位が所定の電源電位（基準電位）Ｖｉｎｉ２になる。
【００１９】
次のタイミングＴ３で制御信号ＡＺ２がハイレベルに切換り、スイッチングトランジスタＴｒ３がオンする。これによりドライブトランジスタＴｒｄのゲート電位が所定の電源電位（基準電位）Ｖｉｎｉ１になる。ここでＶｉｎｉ１−Ｖｉｎｉ２＞Ｖｔｈを満たしており、Ｖｉｎｉ１−Ｖｉｎｉ２＝Ｖｇｓ＞Ｖｔｈとすることで、この後タイミングＴ４以降で行われるＶｔｈ補正の準備動作を完了する。
【００２０】
タイミングＴ４になると制御信号ＡＺ１がローレベルに戻ってスイッチングトランジスタＴｒ２がオフすると共に、制御信号ＤＳがローレベルに切換り、スイッチングトランジスタＴｒ４がオンする。これによりドライブトランジスタＴｒｄのゲートＧとソースＳとの間の電位差に従ってドライブトランジスタＴｒｄに電流が流れる。このときドライブトランジスタＴｒｄのソース電位よりも発光素子ＥＬのカソード電位Ｖｃａｔが高く、発光素子ＥＬは逆バイアス状態に置かれているものとする。よってドライブトランジスタＴｒｄから流れる電流は発光素子ＥＬ側に流れるとこなく、ドライブトランジスタＴｒｄのゲートＧとソースＳとの間に接続した保持容量Ｃｓに流れ込み、電荷が充電される。これによりソース電位が上昇していく。ゲートＧとソースＳの間の電位差ＶｇｓがドライブトランジスタＴｒｄのＶｔｈと等しくなった時点でドライブトランジスタＴｒｄはカットオフし、電流が流れなくなる。このときのＶｇｓが丁度Ｖｔｈとなり、ドライブトランジスタＴｒｄのゲートＧとソースＳとの間に接続した保持容量ＣｓにこのＶｔｈが保持される。この様にしてドライブトランジスタＴｒｄのＶｔｈ補正動作が完了する。
【００２１】
タイミングＴ５で制御信号ＤＳをハイレベルに戻し、制御信号ＡＺ２をローレベルに戻す。これによりスイッチングトランジスタＴｒ４とＴｒ３がオフする。ドライブトランジスタＴｒｄのゲートＧは基準電位Ｖｉｎｉ１から切り離されることになる。
【００２２】
この後タイミングＴ６に進み信号書込み期間に入る。タイミングＴ６では制御信号ＷＳがハイレベルに切換り、サンプリングトランジスタＴｒ１がオンする。これによりドライブトランジスタＴｒｄのゲートＧに映像信号の信号電位Ｖｓｉｇが書き込まれる。よってドライブトランジスタＴｒｄのゲートＧとソースＳとの間の電位差ＶｇｓはＶｓｉｇ＋Ｖｔｈになる。即ちこの信号書込み期間では映像信号の信号電位Ｖｓｉｇがサンプリングされ、ドライブトランジスタＴｒｄのゲートＧに書き込まれる。このときＶｓｉｇからＶｔｈが差し引かれるため、ドライブトランジスタＴｒｄの閾電圧Ｖｔｈのばらつきはキャンセルできる。
【００２３】
この後タイミングＴ７になると制御信号ＤＳが再びローレベルとなり、サンプリングトランジスタＴｒ１がオンしたままスイッチングトランジスタＴｒ４がオンすることになる。これによりドライブトランジスタＴｒｄに電源電位Ｖｄｄから電流が流れ、ドライブトランジスタＴｒｄのゲートＧとソースＳとの間に接続されている保持容量Ｃｓに電荷が充電されるので、ドライブトランジスタＴｒｄのソース電位が上昇する。この保持容量Ｃｓに負帰還されたソース電位の上昇分（Ｖｓｉｇ−Ｖａ）は、丁度ドライブトランジスタＴｒｄの移動度μのばらつきを補正する効果がある。即ちサンプリングトランジスタＴｒ１とスイッチングトランジスタＴｒ４が共にオンしているオーバーラップ期間で各画素のドライブトランジスタＴｒｄの移動度補正を行う。このサンプリングトランジスタＴｒ１とスイッチングトランジスタＴｒ４が共にオンしているオーバーラップ期間は移動度補正期間ｔで表してある。移動度μが高いドライブトランジスタと低いドライブトランジスタを考えた場合、この移動度補正期間ｔに移動度μが高いドライブトランジスタＴｒｄはそのソース電位が、移動度μの低いドライブトランジスタＴｒｄに比較して大きく上昇する。ソース電位が大きく上昇するとゲートＧとソースＳとの間の電位差Ｖｇｓが小さくなり、出力電流が流れにくくなる。つまりこの移動度補正期間ｔで出力電流を保持容量Ｃｓに負帰還することで、個々の画素のドライブトランジスタＴｒｄの移動度μのばらつきを補正し、結果的にどの画素でもドライブトランジスタは移動度μの相違に関わらず、映像信号が同じレベルであれば同じ出力電流を発光素子に供給することが出来る。
【００２４】
続いてタイミングＴ８で制御信号ＷＳがローレベルとなりサンプリングトランジスタＴｒ１はオフする。これによりドライブトランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。映像信号Ｖｓｉｇの印加が解除されると、ドライブトランジスタＴｒｄのゲート電位（Ｇ）は上昇可能となり、ソース電位（Ｓ）と共に上昇していく。これに伴い発光素子ＥＬの逆バイアス状態が解消され、発光素子ＥＬは駆動電流Ｉｄｓに応じて発光する。
【００２５】
図４は、画素アレイ部に含まれる画素回路２と、周辺駆動部に含まれるスキャナとの接続関係を示す模式的な回路図である。この回路図は特にスイッチングトランジスタＴｒ４に着目したものである。スイッチングトランジスタＴｒ４のゲートは走査線ＤＳを介して、ドライブスキャナの出力バッファ５Ｂに接続している。このスイッチングトランジスタＴｒ４は走査線ＤＳから供給される制御信号ＤＳに応じて画素２の発光期間と非発光期間を切換えるデューティ制御を行っている。即ちスイッチングトランジスタＴｒ４は、画素アレイ部側の第１電源配線ＶｄｄとドライブトランジスタＴｒｄのドレイン側となる電流端との間に配され、制御信号ＤＳに応じて発光素子ＥＬを点灯と消灯の間で切換え動作している。
【００２６】
これに対しドライブスキャナは基本的にシフトレジスタと出力バッファ５Ｂとで構成されている。シフトレジスタ（図示せず）は各走査線ＤＳに対応して順次入力信号を生成する。出力バッファ５Ｂは、駆動部側の第２電源配線ＶｄｄＤＳから給電され、シフトレジスタの各段から供給される入力信号に応じて各走査線ＤＳに制御信号ＤＳを出力している。図示の例は、出力バッファ５Ｂが一対のＰチャネルトランジスタ及びＮチャンネルトランジスタが直列接続したインバータで構成されており、正側の第２電源配線ＶｄｄＤＳと負側の電源配線ＶｓｓＤＳとの間に直列接続されている。
【００２７】
上述した画素回路２及び周辺のドライブスキャナを一体的に集積形成したパネルは、画素アレイ部側の第１電源配線Ｖｄｄを外部電源に接続するための第１電源端子と、駆動部側の第２電源配線ＶｄｄＤＳを外部の電源に接続する第２電源端子と、各電源端子と接地配線ＧＮＤに接続する保護抵抗Ｒ１，Ｒ２とを有している。
【００２８】
引き続き図４を参照して、静電ストレスの問題につき説明を加える。通常表示装置（ディスプレイ）の電源をオフにすると、全ての電源配線は図４に示したように１．５ＭΩ程度の保護抵抗Ｒ１，Ｒ２を介して接地配線ＧＮＤに接続されているため、基本的には０Ｖになる。ここで静電気などのサージ電圧がＶｄｄＤＳ側の端子（接続パッド）に印加された場合を考える。サージ電圧がＶｄｄＤＳ側の端子に印加されると、そのレベルは通常出力バッファ５ＢのＰチャネルトランジスタのＶｔｈよりも高い電圧であるため、サージ電圧は出力バッファ５Ｂから走査線ＤＳ側に出力され、ドライブトランジスタＴｒ４のゲートに印加される。
【００２９】
このとき前述したように電源配線ＶｄｄＤＳは保護抵抗Ｒ１を介して接地配線ＧＮＤに接続されているため、ＶｄｄＤＳ側の端子に印加されたサージ電圧は、図示するように保護抵抗Ｒ１，接地配線ＧＮＤ及び保護抵抗Ｒ２を通して画素アレイ部側の第１電源配線Ｖｄｄに伝わり、最終的にスイッチングトランジスタＴｒ４のソース端に加わる。このときスイッチングトランジスタＴｒｄのソースに印加されたサージ電圧は、配線抵抗や配線間容量、保護抵抗Ｒ１，Ｒ２のＣＲ時定数に伴い、出力バッファ５Ｂから走査線ＤＳ側に印加されたサージ電圧よりも時間的に遅延したパルスとなる。
【００３０】
図５は、スイッチングトランジスタＴｒ４のゲート及びソースに印加されるサージ電圧波形を表している。ＶｄｄＤＳ側の端子に静電ストレスが加わると、速やかにゲート電位立上りドライブトランジスタＴｒ４のゲートＧは即サージ電圧まで上昇する。
【００３１】
一方ドライブトランジスタＴｒ４のソースに印加されるサージ電圧は、前述した様に配線抵抗や配線間容量及び保護抵抗の影響を受けるため、遅延した波形となりなだらかに上昇していく。
【００３２】
この結果スイッチングトランジスタＴｒ４のゲートとソース間の電位差Ｖｇｓは、瞬間的ではあるがほぼサージ電圧に相当するレベルまで上昇し、スイッチングトランジスタＴｒ４の特性変動をもたらす。仮にスイッチングトランジスタＴｒ４のＶｔｈがデプレッション側にシフトすると、信号書込み時にソースの電位が急激に上昇するため、すぐにドライブトランジスタＴｒｄのゲート／ソース間電圧ＶｇｓがドライブトランジスタＴｒｄのＶｔｈに達し、電流が流れなくなりこの結果発光しない。逆にスイッチングトランジスタＴｒ４のＶｔｈがエンハンスメント側にシフトすると、Ｖｔｈキャンセル期間や移動度補正期間ｔでのドライブトランジスタＴｒｄのソース電位変化の速度が変わるため、発光異常などの問題が生じる。
【００３３】
図６は、本発明にかかる表示装置の第１実施形態を示す模式的な回路図である。理解を容易にするため、図４に示した表示装置と対応する部分には対応する参照番号を付してある。本実施形態は、ＶｄｄＤＳ側の端子に外部からサージ電圧が印加された場合でも、スイッチングトランジスタＴｒ４が破壊されない配線方式を提案するものである。サージ電圧によるスイッチングトランジスタＴｒ４の破壊もしくは劣化は、スキャナ側のバッファ５ＢからスイッチングトランジスタＴｒ４のゲートＧに印加されるサージ電圧パルスと、保護抵抗Ｒ１及びＲ２を介してスイッチングトランジスタＴｒ４のソースに印加される遅延サージ電圧パルスとの位相差が原因であることを、図４及び図５で説明した。そこで本実施形態では、図示するようにスイッチングトランジスタＴｒ４のソース端に接続している電源配線Ｖｄｄと、同じくスイッチングトランジスタＴｒ４のゲートに対して走査線ＤＳを介して接続するバッファ５Ｂ側の第２電源配線ＶｄｄＤＳとを、共通配線ＢＬで互いに接続している。この結果サージ電圧が端子に印加されてもスイッチングトランジスタＴｒ４のゲートとソースはほぼ同時に電位変化するため、破壊や劣化が生じることはない。この様に本発明は、画素アレイ部側の第１電源配線Ｖｄｄと周辺駆動部側の第２電源配線ＶｄｄＤＳをパネル上で互いに結線して同電位とし、第１電源端子または第２電源端子に加わる静電ストレスからスイッチングトランジスタＴｒ４の特性変動を防いでいる。
【００３４】
図７は、本発明にかかる表示装置の第２実施形態を示す回路図である。基本的には図６に示した第１実施形態と類似しており、対応する部分には対応する参照番号を付して理解を容易にしている。図６に示した第１実施形態と異なる点は、本第２実施形態が別のスイッチングトランジスタＴｒ３を静電破壊から防止していることである。図示するように、このスイッチングトランジスタＴｒ３のゲートには走査線ＡＺ２を介して第二補正用スキャナ７２（図示せず）の出力バッファ７２Ｂが接続している。この出力バッファ７２Ｂには電源配線Ｖｓｓが接続されており、パネル上に配された接続端子（パッド）を介して外部から電源電圧Ｖｓｓが供給されている。またスイッチングトランジスタＴｒ３のソースには、前述した様に所定の電源電位（基準電位）Ｖｉｎｉ１が供給されている。この電源電位Ｖｉｎｉ１は対応する接続端子を介して外部の電源から供給されている。
【００３５】
画素アレイ部側の第１電源配線Ｖｉｎｉ１は保護抵抗Ｒ３を介して接地配線ＧＮＤに接続している。また周辺駆動部側の電源配線Ｖｓｓも保護抵抗Ｒ４を介して接地配線ＧＮＤに接続している。ここで本発明の特徴要素たる共通配線ＢＬが一対の接続端子（Ｖｓｓ，Ｖｉｎｉ１）の間に形成されている。かかる構成により第１電源配線Ｖｉｎｉ１と第２電源配線Ｖｓｓをパネル上で互いに結線して同電位とし、第１電源端子または第２電源端子に加わる静電ストレスからスイッチングトランジスタＴｒ３の特性変動を防いでいる。
【００３６】
この様に第２実施形態では、スイッチングトランジスタＴｒ３が第１電源配線Ｖｉｎｉ１とドライブトランジスタＴｒｄの制御端（ゲートＧ）との間に配され、制御信号ＡＺ２に応じてドライブトランジスタＴｒｄのゲートＧの電位をリセット動作している。但し本発明はこれに限られるものではなく、他のスイッチングトランジスタＴｒ２にも適用することが出来る。この場合スイッチングトランジスタＴｒ２は第１電源配線Ｖｉｎｉ２とドライブトランジスタＴｒｄの電流端（ソースＳ）との間に配され、制御信号ＡＺ１に応じてドライブトランジスタＴｒｄのソースＳの電位をリセット動作している。
【００３７】
図８は、図７に示した第２実施形態の動作説明に供する波形図である。但し共通配線ＢＬでＶｓｓとＶｉｎｉ１を結線しなかった場合の状態を表している。ここでＶｓｓ側の端子に負極性のサージ電圧が加わると、バッファ７２Ｂを介してスイッチングトランジスタＴｒ３のゲートは瞬間的にサージ電圧レベルまで低下する。一方スイッチングトランジスタＴｒ３のソースＳには、時間的に遅延したサージ電圧が印加される。その理由は、Ｖｓｓ側の端子に外部から印加されたサージ電圧が保護抵抗Ｒ３，Ｒ４及び配線抵抗を通ってスイッチングトランジスタＴｒ３のソースＳに到達する間に、遅延が生じるためである。スイッチングトランジスタＴｒ３のゲート及びソースに印加されるサージ電圧に相対的な位相差が生じるため、スイッチングトランジスタＴｒ３のＶｇｓは瞬間的ではあるがサージ電圧レベルまで変化し、特性変動をもたらす。図７に示した実施形態は、この静電ストレスによる特性変動を防ぐため、Ｖｓｓ側の配線とＶｉｎｉ１側の配線との間に共通配線ＢＬを設け、両者を同電位としている。
【００３８】
本発明にかかる表示装置は、図９に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスター部（図では１個のＴＦＴを例示）、保持容量などの容量部及び有機ＥＬ素子などの発光部とを含む。基板の上にＴＦＴプロセスでトランジスター部や容量部が形成され、その上に有機ＥＬ素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
【００３９】
本発明にかかる表示装置は、図１０に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機ＥＬ素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部（画素マトリックス部）を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばＦＰＣ（フレキシブルプリントサーキット）を設けてもよい。
【００４０】
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器に入力された、若しくは、電子機器内で生成した映像信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。
【００４１】
図１１は本発明が適用されたテレビであり、フロントパネル１２、フィルターガラス１３等から構成される映像表示画面１１を含み、本発明の表示装置をその映像表示画面１１に用いることにより作製される。
【００４２】
図１２は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含み、本発明の表示装置をその表示部１６に用いることにより作製される。
【００４３】
図１３は本発明が適用されたノート型パーソナルコンピュータであり、本体２０には文字等を入力するとき操作されるキーボード２１を含み、本体カバーには画像を表示する表示部２２を含み、本発明の表示装置をその表示部２２に用いることにより作製される。
【００４４】
図１４は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含み、本発明の表示装置をそのディスプレイ２６やサブディスプレイ２７に用いることにより作製される。
【００４５】
図１５は本発明が適用されたビデオカメラであり、本体部３０、前方を向いた側面に被写体撮影用のレンズ３４、撮影時のスタート／ストップスイッチ３５、モニター３６等を含み、本発明の表示装置をそのモニター３６に用いることにより作製される。
【図面の簡単な説明】
【００４６】
【図１】本発明にかかる画像表示装置の全体構成を示すブロック図である。
【図２】図１に示した画像表示装置に形成される画素を示す回路図である。
【図３】図２に示した画素回路の動作説明に供するタイミングチャートである。
【図４】画像表示装置の参考例を示す回路図である。
【図５】図４に示した参考例の動作説明に供する波形図である。
【図６】本発明にかかる画像表示装置の第１実施形態を示す回路図である。
【図７】本発明にかかる画像表示装置の第２実施形態を示す回路図である。
【図８】第２実施形態の動作説明に供する波形図である。
【図９】本発明にかかる表示装置のデバイス構成を示す断面図である。
【図１０】本発明にかかる表示装置のモジュール構成を示す平面図である。
【図１１】本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。
【図１２】本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。
【図１３】本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。
【図１４】本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。
【図１５】本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。
【符号の説明】
【００４７】
１・・・画素アレイ部、２・・・画素回路、３・・・水平セレクタ、４・・・ライトスキャナ、５・・・ドライブスキャナ、７１・・・第一補正用スキャナ、７２・・・第二補正用スキャナ、Ｔｒ１・・・サンプリングトランジスタ、Ｔｒ２・・・第１スイッチングトランジスタ、Ｔｒ３・・・第２スイッチングトランジスタ、Ｔｒ４・・・第３スイッチングトランジスタ、Ｔｒｄ・・・ドライブトランジスタ、Ｃｓ・・・保持容量、ＥＬ・・・発光素子、ＷＳ・・・走査線、ＡＺ１・・・走査線、ＡＺ２・・・走査線、ＤＳ・・・走査線、ＢＬ・・・共通配線
【図１】
2008287194.tif 000003
【図２】
2008287194.tif 000004
【図３】
2008287194.tif 000005
【図４】
2008287194.tif 000006
【図５】
2008287194.tif 000007
【図６】
2008287194.tif 000008
【図７】
2008287194.tif 000009
【図８】
2008287194.tif 000010
【図９】
2008287194.tif 000011
【図１０】
2008287194.tif 000012
【図１１】
2008287194.tif 000013
【図１２】
2008287194.tif 000014
【図１３】
2008287194.tif 000015
【図１４】
2008287194.tif 000016
【図１５】
2008287194.tif 000017