(57)【要約】【課題】  所要周波数帯では増幅器特性に影響を与えることなく、低周波帯から高周波帯まで広帯域に不要波を吸収でき、電圧降下を著しく小さく抑えることができるバイアス回路を得ることを目的とする。【解決手段】  第２の伝送線路の中心位置に、長さが所望の周波数外で１／４波長を有する第２の先端開放線路を接続するとともに、第２の先端開放線路に直列に所望の周波数外の不要波を吸収するための抵抗で接続する構成とすることにより、高周波帯の不要波を全て吸収することができるようになり、広帯域に亘り安定して動作するバイアス回路を得ることができる。【選択図】        図１
2008199455.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子の所望の周波数帯で１／４波長の長さを有し、半導体素子の所望の端子に接続される第１の伝送線路と、
所望の周波数外で１／２波長の長さを有し、第１の伝送線路に直列に接続される第２の伝送線路と、
抵抗およびキャパシタから構成されるとともに、第２の伝送線路とバイアス電源端子の間に接続され、接地された直列回路と、
第１の伝送線路と直列回路の間で、第２の伝送線路と並列に接続され、所望の周波数外の不要波を吸収する第２の抵抗と、
第１の伝送線路と第２の伝送線路の間に接続された第１の先端開放線路と、
第２の伝送線路の中心位置に接続され、所望の周波数外の不要波を吸収する第３の抵抗と、
第３の抵抗に直列に接続され、所望の周波数外で１／４波長の長さを有する第２の先端開放線路と、
を備えたことを特徴とするバイアス回路。
【請求項２】
第２の伝送線路と第２の抵抗の両接続端の間で不要波の位相が１８０度異なるとともに、第２の伝送線路の中心位置と第１の先端開放線路の根元との間で不要波の位相が１８０度異なる、ことを特徴とする請求項１記載のバイアス回路。
【請求項３】
半導体素子を備え、
上記請求項１または請求項２記載のバイアス回路が、半導体素子のドレインと電源端子の間に接続されたことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、マイクロ波やミリ波帯で動作する増幅器、発振器等の半導体装置に、所望のバイアス電源を供給するためのバイアス回路に関するものである。
【背景技術】
【０００２】
電界効果トランジスタ（以下、ＦＥＴと略す）等の半導体素子の進歩にともない、増幅器、発振器等の固体化が行われている。これらの増幅器、発振器等のマイクロ波半導体装置には、半導体素子に所望のバイアスを印加するためのマイクロ波半導体装置用バイアス回路（以下、バイアス回路と略す）が必要となる。マイクロ波半導体装置の高性能化、高安定化を図るにはバイアス回路として、所望の周波数帯では増幅特性、発振特性等のマイクロ波半導体装置の特性に影響を与えることなく、他の周波数の不要波を吸収させる機能が要求される。
【０００３】
従来、バイアス回路の不要反射を吸収するために、主線路とＤＣ端子の間に抵抗と引き出し線路との並列回路を挿入し、負性抵抗の生じやすい周波数に位相差を生じるようにしていた（例えば、特許文献１参照）。
【０００４】
【特許文献１】特開平４-２８０１１０号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ＦＥＴは、一般的に所望の周波数よりも高周波帯において十分な利得を有する。そのため、高周波帯においても増幅器が不安定動作する可能性がある。従来のバイアス回路は、所望の周波数帯では非常に大きなインピーダンスを有するが、高周波帯では高インピーダンスとはならず、ＦＥＴで発生した高周波帯での不要波はドレイン電源のバイアス回路側へ漏れこむ。漏れ込んだ不要波の大部分は、抵抗と引き出し線路との並列回路で吸収され、他はドレイン電源端子に接続されたキャパシタを介して接地される。このとき、ドレイン電源のインピーダンスが非常に高い場合は、抵抗で全て吸収することが可能である。しかし、そのインピーダンスが非常に低い場合、ドレイン電源端子側が短絡されるため、不要波は抵抗で吸収されずに全てＦＥＴ側へ反射される。
【０００６】
また、マイクロ波集積回路を構成する場合、バイアス回路のキャパシタを接地する接地パターンについて、その寄生のインダクタおよびキャパシタ自身に寄生するインダクタにより、高周波帯では抵抗の一端を高周波的に接地することができなくなる。このため、ドレイン電源端子側から抵抗側を見たインピーダンスは非常に高くなり、ＦＥＴで発生した高周波帯の不要波を抵抗で吸収することはできなくなる。従って、ＦＥＴで発生した高周波帯の不要波はバイアス回路で大部分反射され、反射された不要波はＦＥＴ側へもどり、増幅器が不安定動作してしまう問題点もあった。
【０００７】
この発明は上記のような問題点を解決するためになされたもので、所要周波数帯では増幅器特性に影響を与えることなく、低周波帯から高周波帯まで広帯域に不要波を吸収でき、電圧降下を著しく小さく抑えることができるバイアス回路を得ることを目的とする。
【課題を解決するための手段】
【０００８】
この発明によるバイアス回路は、半導体素子の所望の周波数帯で１／４波長の長さを有し、半導体素子の所望の端子に接続される第１の伝送線路と、所望の周波数外で１／２波長の長さを有し、第１の伝送線路に直列に接続される第２の伝送線路と、抵抗およびキャパシタから構成されるとともに、第２の伝送線路とバイアス電源端子の間に接続され、接地された直列回路と、第１の伝送線路と直列回路の間で、第２の伝送線路と並列に接続され、所望の周波数外の不要波を吸収する第２の抵抗と、第１の伝送線路と第２の伝送線路の間に接続された第１の先端開放線路と、第２の伝送線路の中心位置に接続され、所望の周波数外の不要波を吸収する第３の抵抗と、第３の抵抗に直列に接続され、所望の周波数外で１／４波長の長さを有する第２の先端開放線路とを備えたものである。
【０００９】
半導体素子を備え、上記バイアス回路を、半導体素子のドレインと電源端子の間に接続されたことを特徴とする半導体装置であっても良い。
【発明の効果】
【００１０】
この発明によれば、バイアス電源端子に接続されるバイアス電源のインピーダンスに関係なく、高周波帯の不要波を、広帯域に亘り吸収することが可能となる。また、これにより、半導体装置の安定化を図ることができる。
【発明を実施するための最良の形態】
【００１１】
以下に、この発明の実施の一形態について、図を用いて説明する。
実施の形態１．
図１はこの発明に係る実施の形態１によるバイアス回路および半導体装置の構成を示す図である。このバイアス回路はドレイン電源のインピーダンスに関係なく、増幅器から発生する高周波帯の不要波を、広帯域に吸収することができることを特徴とする。
【００１２】
図において、増幅器１９および増幅器２０は夫々、マイクロ波帯の信号を増幅するためのＦＥＴ１と、ＦＥＴ１に所望のバイアスを印加するためのゲートバイアス回路５と、ドレインバイアス回路６と、バイアス電源を印加するゲート電源１１と、ドレインバイアス回路６にバイアス電源を印加するドレイン電源１２から構成されている。ゲート電源１１は、増幅器１９のゲートバイアス回路５と増幅器２０のゲートバイアス回路５との、２段分のゲートバイアス回路にゲートバイアス電源を印加する。ゲート電源１２は、増幅器１９のドレインバイアス回路６と増幅器２０のドレインバイアス回路６との、２段分のドレインバイアス回路にドレインバイアス電源を印加する。
【００１３】
ＦＥＴ１は、ゲート端子がＤＣカットキャパシタ４を介在して入力端子２に接続され、ドレイン端子がＤＣカットキャパシタ４を介在して出力端子４に接続される。また、ＦＥＴ１のゲート端子はゲートバイアス回路５の一端に接続され、ＦＥＴ１のドレイン端子はドレインバイアス回路６の一端に接続される。ゲートバイアス供給端子７は、１段目の増幅器１９におけるゲートバイアス回路５の他端にゲートバイアス電源を供給する。ゲートバイアス供給端子８は、２段目の増幅器２０におけるゲートバイアス回路５の他端にゲートバイアス電源を供給する。ゲートバイアス供給端子９は、１段目の増幅器１９におけるドレインバイアス回路６の他端にドレインバイアス電源を供給する。ゲートバイアス供給端子１０は、２段目の増幅器２０におけるドレインバイアス回路６の他端にドレインバイアス電源を供給する。
【００１４】
次に、ドレインバイアス回路６の詳細な構成について説明する。ここでは、２段目の増幅器２０を例にして説明する。なお、１段目の増幅器１９におけるドレインバイアス回路６の構成についても、そのバイアス回路の構成が同様であるため、ここでは詳細な説明を割愛する。
【００１５】
ドレインバイアス回路６は、第１の伝送線路１３と、第１の先端開放１／４波長線路１４と、抵抗１５（第１の抵抗）と、キャパシタ１６と、第２の伝送線路１７と、抵抗１８（第２の抵抗）と、第２の先端開放線路２３と、抵抗２４（第３の抵抗）から構成される。第１の伝送線路１３は、一端がＦＥＴ１のドレイン端子に接続される。
第１の伝送線路１３の他端には、第１の先端開放１／４波長線路１４が接続されて、所望の周波数帯で高周波的に接地される。第１の伝送線路１３の他端には、第２の伝送線路１７の一端が接続される。第２の伝送線路１７の他端は、ドレインバイアス供給端子１０に接続される。また、第２の伝送線路１７の他端と接地間には、抵抗１５とキャパシタ１６が直列接続した直列回路が接続される。第１の伝送線路１３の長さは所望の周波数で１／４波長に選ばれており、第２の伝送線路１７の長さは高周波帯の不要波に対して１／２波長に選ばれている。キャパシタ１６は低周波帯においても低インピーダンスとなるような十分大きな値に選ばれている。また、第２の伝送線路１７の中心位置に、抵抗２４と第２の先端開放線路２３が直列接続した直列回路が接続される。第２の先端開放線路２３の長さは高周波帯の不要波に対してほぼ１／４波長に選ばれている。
【００１６】
次に、動作について説明する。ここでは、２段目の増幅器６のドレインバイアス回路６を例にして説明する。なお、１段目の増幅器１９におけるドレインバイアス回路６の構成についても、そのバイアス回路の構成が同様であるため、ここでは詳細な説明を割愛する。
【００１７】
２段目の増幅器のドレインバイアス供給端子１０に所望のバイアス電圧を印加することにより、第２の伝送線路１７、第１の伝送線路１３を介してＦＥＴ１にバイアスが供給され、ＦＥＴは動作状態になる。このような状態において、入力端子２から入射した所望の周波数帯の信号はＤＣカットキャパシタ４を介してＦＥＴ１に供給され、そこで増幅される。増幅された信号はドレインバイアス回路６に影響されることなく、出力端子３に現れる。
【００１８】
ここで、ドレインバイアス回路６では、所望の周波数帯で１／４波長の長さを有し、一端が第１の先端開放線路１４で高周波的に接地された第１の伝送線路１３を用いているため、所望の周波数帯ではa点よりドレインバイアス回路６側を見たインピーダンスはほぼ無限大となる。また、第１の伝送線路１３と第１の先端開放線路１４の長さが波長に比べ無視できる低周波帯においては、２段目の増幅器のドレインバイアス供給端子１０に接続されるドレイン電源１２のインピーダンスも十分高くなるので、a点よりドレインバイアス回路６側を見たインピーダンスは近似的に抵抗１５が接続されているものとして表される。
【００１９】
一方、ＦＥＴ１で発生した高周波帯の不要波は、ドレインバイアス回路６側へ漏れ込み、漏れ込んだ不要波は第１の伝送線路１３と第２の伝送線路１７を通って、２段目の増幅器のドレインバイアス供給端子１０側へ進む。ここで、第２の伝送線路１７の長さは不要波に対して１／２波長に選ばれているため、第２の伝送線路１７の両端における不要波は位相が１８０°異なる関係になる。従って、第２の伝送線路１７の両端における不要波は、大部分が抵抗１８へ向かって進み、２段目の増幅器におけるドレインバイアス供給端子１０のインピーダンスが５０Ωのとき、その大部分が抵抗１８で吸収される。この第２の伝送線路１７、および抵抗２４は、第１の不要波吸収回路を構成する。
【００２０】
また、第２の伝送線路１７の中心にある第２の先端開放線路２３の長さは不要波に対して１／４波長に選ばれているため、第２の先端開放線路２３の根元における不要波は、位相が１８０°異なる関係になる。第２の先端開放線路２３の長さが９０°に相当するので、漏れ込んだ不要波（電磁波）が第２の先端開放線路２３を往復する間に、位相が１８０°変化するからである。従って、第２の先端開放線路２３における不要波はそれぞれ抵抗２４へ向かって進み、そこで吸収される。この第２の伝送線路１７、第２の先端開放線路２３、および抵抗２４は、第２の不要波吸収回路を構成する。
【００２１】
ここで、抵抗１８での吸収分と合わせると、ウィルキンソン分配回路の分岐ポート間アイソレーションと同様に、不要波を全て抵抗２４で吸収することが可能となる。すなわち、端子aから入力した信号は２段目の増幅器のドレインバイアス供給端子１０へは全く到着しなくなる。
【００２２】
ドレインバイアス回路６は所要の周波数帯で高インピーダンスを有し、かつ低周波帯の不要波と高周波帯の不要波の大部分を吸収する機能を持つ第１の不要波吸収回路に、高周波帯の不要波を全て吸収する第２の不要波吸収回路を付加したものとなる。従って、低周波帯では不要波を吸収する抵抗１５回路、高周波帯では不要波を全て吸収する抵抗１８回路および抵抗２３回路と見なすことができる。
【００２３】
従って、ＦＥＴ１で発生する低周波帯の不要波はドレインバイアス回路６の抵抗１５で吸収されるため、増幅器が低周波帯で不安定動作したり、発振したりするのを防ぐことができる。一方、ＦＥＴ１で発生する高周波帯の不要波はドレインバイアス回路６の抵抗１８および抵抗２３回路で全て吸収されるため、増幅器が高周波帯で不安定動作したり、発振したりするのを抑制できる。以上のように、ドレインバイアス回路６は増幅特性に影響を与えることなく、低周波帯から高周波帯に至るまで広帯域に増幅器の動作安定化を図る機能を有する。
【００２４】
図２は、ドレインバイアス回路６を、マイクロ波集積回路を用いて構成した場合の一例を示す斜視図である。
図において、第１の伝送線路１３、第１の先端開放線路１４、第２の伝送線路１７、抵抗１５、抵抗１８、抵抗２４、第２の先端開放線路２３およびバイアス供給端子８が、誘電体基板２１上に一体形成されている。抵抗１５の一端はチップ状のキャパシタ１６と接地パターン２２を介して接地される構造となっている。
【００２５】
この図に示すように、高周波帯の不要波を吸収するための抵抗２４と第２の先端開放線路２３を、誘電体基板２１上における、第２の伝送線路１７の中心に一体形成することができる。このように、抵抗２４の一端を第２の先端開放線路２３を用いて高周波的に接地することにより、チップ状のキャパシタ１６や接地パターン２２を用いる場合に生ずる寄生インダクタが存在しなくなるため、寄生インダクタに左右されることなく、高周波帯の不要波を全て吸収することができる。なお、この回路は、バイアス回路に漏れこむ不要周波数について、基本波とその２ｎ＋１倍波（ｎは正の整数）の電磁波を、特に効果的に吸収することができる。
【００２６】
ここで、特許文献１に示すような、従来のバイアス回路を用いた場合を比較例として説明する。
従来のバイアス回路を増幅器のドレインバイアス回路に適用する場合、先端開放線路２３および抵抗２４がない。ＦＥＴ１で発生した高周波帯での不要波は、ドレインバイアス回路側へ流れ込み、漏れ込んだ不要波の大部分は抵抗１８で吸収される。この量は、増幅器のドレインバイアス供給端子１０に接続されるドレイン電源１２に大きく依存する。
【００２７】
従来のバイアス回路では、例えば、ドレイン電源１２のインピーダンスが非常に高い場合は、抵抗１８で全て吸収することが可能である。しかし、非常に低い場合、２段目の増幅器における、ドレインバイアス供給端子１０側の第２の伝送線路１７の一端が短絡される。このため、不要波は抵抗１８で吸収されずに、全てＦＥＴ１側へ反射される。このように、抵抗１８で全ての不要波が吸収されない場合、１段目の増幅器のドレインバイアス供給端子９と２段目の増幅器のドレインバイアス供給端子１０とが、共通のドレイン電源１２によって接続されているため、２段目の増幅器のドレインバイアス供給端子１０から１段目の増幅器のドレインバイアス供給端子９に不要波が漏れ込み、ループ発振を引き起こす。
【００２８】
また、従来のバイアス回路では、マイクロ波集積回路を構成する場合、キャパシタ１６を接地する接地パターン２２の寄生のインダクタおよびキャパシタ１６自身に寄生するインダクタにより、高周波帯では抵抗１５の一端を高周波的に接地することができなくなる。このため、第２の伝送線路１７における、２段目の増幅器のドレインバイアス供給端子１０側の端子から抵抗１５側を見たインピーダンスは非常に高くなり、ＦＥＴ１等で発生した高周波帯の不要波を抵抗１５で吸収することはできなくなる。従って、ＦＥＴ１で発生した高周波帯不要波はドレインバイアス回路６で大部分反射され、反射された不要波はＦＥＴ１側へもどり、増幅器が不安定動作してしまう。
【００２９】
これに対し、この実施の形態１によるドレインバイアス回路６では、先端開放線路２３および抵抗２４を設けることにより、ＦＥＴ１で発生した高周波帯の不要波を２段目の増幅器のドレインバイアス供給端子１０に到達する前に全て吸収することができる。このため、２段目の増幅器のドレインバイアス供給端子１０に接続されるドレイン電源１２のインピーダンスに左右されることなく、高周波帯の不要波を全て吸収することができる。
【００３０】
以上説明したように、実施の形態１によるドレインバイアス回路６では、所望の周波数帯で高周波的に接地された第１の伝送線路１３とドレインバイアス供給端子１０間に、２点間を抵抗１８で接続した第２の伝送線路１７を設け、さらに第２の伝送線路１７の中心に先端開放線路２３を設けている。また、先端開放線路２３に直列に抵抗２４を接続する。このことにより、ドレインバイアス供給端子１０に接続されるドレインバイアス電源のインピーダンスに関係なく、低周波帯から高周波帯まで、不要波を全て吸収することができる。従って、この実施の形態１のドレインバイアス回路６を増幅器に使用することにより、従来のドレインバイアス回路６に比べ、広帯域に亘って、さらに高安定な増幅器や、それを用いた半導体装置を得ることができる。
【００３１】
なお、以上の説明では、ドレインバイアス回路６を、マイクロ波半導体装置として増幅器に用いる場合について説明したが、発振器、逓倍器等にも用いることができ、これによって同等の効果を有することは謂うまでもない。
【図面の簡単な説明】
【００３２】
【図１】この発明の実施の形態１によるドレインバイアス回路を用いた増幅器の構成を示す図である。
【図２】この発明の実施の形態１によるドレインバイアス回路における集積回路の構成を示す斜視図である。
【符号の説明】
【００３３】
１  ＦＥＴ、２  入力端子、３  出力端子、４  ＤＣカットキャパシタ、５  ゲートバイアス回路、６  ドレインバイアス回路、７  １段目の増幅器のゲートバイアス供給端子、８  ２段目の増幅器のゲートバイアス供給端子、９  １段目の増幅器のドレインバイアス供給端子、１０  ２段目の増幅器のドレインバイアス供給端子、１１  ゲート電源、１２  ドレイン電源、１３  第１の伝送線路、１４  第１の先端開放線路、１５  抵抗、１６  キャパシタ、１７  第２の伝送線路、１８  抵抗、１９  １段目の増幅器、２０  ２段目の増幅器、２１  誘電体基板、２２  接地パターン、２３  第２の先端開放線路、２４  抵抗。
【図１】
2008199455.tif 000003
【図２】
2008199455.tif 000004