(57)【要約】【課題】外力検知センサの外力検出に対する信頼性を高める。【解決手段】半導体から成る支持層３９と絶縁層４０と半導体から成る活性層４１とが積層一体化されているＳＯＩ基板３８の少なくとも周端縁部により構成される固定部３２と、固定部３２によって囲まれているＳＯＩ基板３８の領域にＳＯＩ基板３８を加工して形成され検知対象の外力によって可動する可動部３１，３３と、可動部３１，３３に加えられた外力の大きさが大きくなるにつれて大きくなる可動部の可動量を検出して外力の大きさを検知するための検知部３４とを有し、検知部３４は、ＳＯＩ基板３８における可動部形成領域の活性層４１に形成されている構成を備えた外力検知センサであって、ＳＯＩ基板３８における固定部形成領域の活性層４１には、ＳＯＩ基板３８の表面側から絶縁層４０に至る溝部２を、可動部形成領域を全周に渡って囲む形態で形成する。【選択図】図１
2008170271.tif 000002
【特許請求の範囲】
【請求項１】
半導体から成る支持層と、絶縁層と、半導体から成る活性層とが下側から上に向けて順に積層して一体化されているＳＯＩ基板の少なくとも周端縁部により構成される固定部と、
固定部によって囲まれている上記ＳＯＩ基板の領域にＳＯＩ基板を加工して形成され検知対象の外力によって可動する可動部と、
可動部に加えられた外力の大きさが大きくなるにつれて大きくなる可動部の可動量を検出して外力の大きさを検知するための検知部と、
を有し、
上記検知部は、上記ＳＯＩ基板における可動部形成領域の活性層に形成されている構成を備えた外力検知センサであって、
上記ＳＯＩ基板における固定部形成領域の活性層には、ＳＯＩ基板の表面側から絶縁層に至る溝部が、可動部形成領域を全周に渡って囲む形態で形成されており、その溝部は、ＳＯＩ基板の周端面を構成している活性層部分と、可動部を構成している活性層部分とを電気的に絶縁していることを特徴とする外力検知センサ。
【請求項２】
検知部は、可動部を構成している活性層の表面の一部分に形成され応力変化に応じて電気抵抗の大きさが変化するピエゾ抵抗部を有して構成されていることを特徴とする請求項１記載の外力検知センサ。
【請求項３】
ＳＯＩ基板の上下両側には封止用部材が接合一体化され当該封止用部材と固定部により可動部を気密封止するための閉空間が形成され、可動部は、その閉空間内に変位可能な状態で収容配置されていることを特徴とする請求項１又は請求項２記載の外力検知センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば加速度センサ等の外力検知センサに関するものである。
【背景技術】
【０００２】
図５（ａ）には外力検知センサの一つである加速度センサの主要構成部分の一例が模式的な平面図により示され、図５（ｂ）には図５（ａ）に示されるＡ−Ａ部分に対応する位置の加速度センサの模式的な断面図が示されている。図５（ａ）、（ｂ）に示される加速度センサ３０は、浮いた状態で配設されている重り部３１と、当該重り部３１の周面を間隔を介して囲む形態で配設されている固定部３２と、重り部３１を図５（ｂ）に示されるＺ軸方向に変位可能な状態で固定部３２に支持固定させるための片持ち梁３３と、片持ち梁３３に形成される検知部３４と、検知部３４等を電気的に外部と接続させるための外部接続手段３５と、重り部３１の図５（ｂ）に示す上方側と下方側のそれぞれに重り部３１と間隔を介して配置され重り部３１の収容配置用の閉空間を形成するための封止用部材３６とを有して構成されている。
【０００３】
この例では、重り部３１と固定部３２と片持ち梁３３は、ＳＯＩ（Silicon-On-Insulator）基板３８を加工して形成されている。つまり、ＳＯＩ基板３８は、シリコンから成る支持層３９と、ＳｉＯ2から成る絶縁層４０と、シリコンから成る活性層４１とが下側から上に向けて順に積層して一体化されている基板である。固定部３２は、そのＳＯＩ基板３８の周端縁部により構成されている。また、重り部３１は、固定部３２により囲まれているＳＯＩ基板３８の重り部形成領域と固定部３２の形成領域との境界となる領域に、支持層３９側から活性層４１側に貫通する貫通孔４２が片持ち梁３３の形成領域を避けて形成されることによって、形作られる。また、片持ち梁３３は、上記固定部３２により囲まれているＳＯＩ基板３８の領域内における片持ち梁形成領域の支持層３９および絶縁層４０を除去することにより構成されるものであり、当該片持ち梁３３は、ＳＯＩ基板３８の活性層４１により形成されており、重り部３１や固定部３２よりも薄く形成され撓み変形し易くなっている。
【０００４】
上記のように重り部３１と固定部３２と片持ち梁３３が形成されたＳＯＩ基板３８の上下両側には当該ＳＯＩ基板３８を挟み込む形態でガラス基板から成る封止用部材３６が配置されている。固定部３２の支持層３９側の表面と活性層４１側の表面にはそれぞれ接着層４３が重り部３１の形成領域の全周を囲む形態で積層形成されており、封止用部材３６はその接着層４３によりＳＯＩ基板３８と接合一体化されている。この封止用部材３６と接着層４３と固定部３２によって、重り部３１および片持ち梁３３をＺ軸方向に可動可能な状態で収容する閉空間が形成されている。なお、図５（ｂ）中の符号４４は、活性層４１の表面に形成される絶縁膜（例えば、ＳｉＯ2膜や、ＳｉＮx膜など）を示している。
【０００５】
この例では、重り部３１と片持ち梁３３は、検知対象の外力によって可動する可動部と成している。すなわち、検知対象の図５（ｂ）に示すＺ軸方向の加速度が発生すると、そのＺ軸方向の加速度に起因した力によって重り部３１がＺ軸方向に変位し、また、片持ち梁３３は撓み変形する。その重り部３１の変位量や、片持ち梁３３の撓み変形量は、加速度が大きくなるにつれて大きくなるというように加速度の大きさに応じたものである。
【０００６】
この加速度センサ３０の構成では、その片持ち梁３３の撓み変形量（つまり、可動部の可動量）を検出して加速度の大きさを検知するための構成を備えている。つまり、可動部である片持ち梁３３には次に示すような検知部３４が形成されている。検知部３４は、図６に表されている拡大図のように、片持ち梁３３の表面側に形成された四つのピエゾ抵抗部４５を有して構成されている。それら四つのピエゾ抵抗部４５は、四角形状の各辺の位置にそれぞれ配置され四角形状を形作るように電気的に接続されてブリッジ回路を構成している。そのブリッジ回路の四つの接続部４６のうちの一つの接続部４６（Ｖdd）は、電圧印加手段の高電位側（例えば５Ｖの電圧供給側）に、また、その接続部４６（Ｖdd）の対角位置にある接続部４６（Ｖgnd）は、その電圧印加手段の低電位側（例えばグランド）に、それぞれ、接続される。さらに残りの二つの接続部４６（Ｖo1，Ｖo2）は、それぞれ、外力検出手段（図示せず）に電気的に接続される。
【０００７】
図７には、ピエゾ抵抗部４５の一構成例が周辺の構成部分と共に模式的な断面図により示されている。この加速度センサ３０の構成では、ＳＯＩ基板３８の活性層（シリコン層）４１はｎ型半導体と成しており、ピエゾ抵抗部４５は、片持ち梁３３を構成している活性層４１の表面の一部分に不純物をドープして形成されたｐ型半導体により構成されている。ピエゾ抵抗部４５は、応力変化に応じて電気抵抗の大きさが変化するものである。ピエゾ抵抗部４５の両端はそれぞれ別々の端子部４８に接続されている。
【０００８】
端子部４８は、活性層４１の表面の一部分に形成された端子用部位４９と、当該端子用部位４９に接合され端子用部位４９と電気的に導通している電極５０とを有して構成されている。端子用部位４９は、活性層４１の表面の一部分に不純物をドープして形成されたｐ型半導体により構成されており、当該端子用部位４９はピエゾ抵抗部４５よりも電気抵抗が小さくなるように不純物のドープ量が調整されて形成されている。電極５０は、活性層４１に積層形成された絶縁膜４４の表面上に形成されており、当該電極５０の一部は、絶縁膜４４に設けられた貫通孔であるコンタクトホール５１を通って絶縁膜４４の表面側から活性層４１の表面側に伸長形成されて活性層４１の端子用部位４９に接合している。端子部４８は上記のように構成されている。この端子部４８の電極５０は絶縁膜４４上に形成されている配線パターン５２に電気的に接続されている。
【０００９】
四つのピエゾ抵抗部４５は、上記のような端子部４８と配線パターン５２を介して電気的に接続して図６に示すようなブリッジ回路を構成している。また、固定部３２に積層形成されている絶縁層４４の表面上には、ブリッジ回路の四つの接続部４６にそれぞれ一対一の関係で配線パターン（図示せず）を介して接続する四つの電極パッド３５Ａが図５（ａ）に示されるように互いに間隔を介して形成されている。また、封止用部材３６および接着層４３には表面側から電極パッド３５Ａに達する孔部３５Ｂが形成され、当該孔部３５Ｂの内部、および、封止用部材３６の表面における孔部３５Ｂの開口端縁部には導体膜３５Ｃが形成されている。上記電極パッド３５Ａと孔部３５Ｂと導体膜３５Ｃと配線パターンは、閉空間内に収容配置されている検知部であるブリッジ回路を外部と電気的に接続させるための外部接続手段３５を構成している。この外部接続手段３５と接続部４６と配線パターン５２と端子部４８を介して、ピエゾ抵抗部４５には電圧が印加される。また、この例では、図示しない外部接続手段によって活性層４１には、例えば、ブリッジ回路の接続部４６（Ｖdd）に印加される電圧と同電位の電圧が印加される。
【００１０】
加速度センサ３０の構成では、Ｚ軸方向の加速度が発生していない状態のときには、ブリッジ回路の四つのピエゾ抵抗部４５の電気抵抗の大きさが平衡状態となって接続部４６（Ｖo1，Ｖo2）の電位に差が生じないように形成されている。これに対して、Ｚ軸方向の加速度が発生して片持ち梁３３が撓み変形すると、その片持ち梁３３の撓み変形による応力変化によって各ピエゾ抵抗部４５の電気抵抗の大きさが変化する。図６に示すピエゾ抵抗部４５ａ，４５ｃは、通電する電流の向きがＸ軸方向に沿う方向であるのに対して、ピエゾ抵抗部４５ｂ，４５ｃは、通電する電流の向きがＹ軸方向に沿う方向であるというように、ピエゾ抵抗部４５ａ，４５ｃとピエゾ抵抗部４５ｂ，４５ｃとの電流の通電方向に差違がある。この電流通電方向の差違と、ピエゾ抵抗部４５の形成位置の差違とによって、Ｚ軸方向の加速度による片持ち梁３３の撓み変形により各ピエゾ抵抗部４５の電気抵抗の大きさが変化すると、図６のブリッジ回路の四つのピエゾ抵抗部４５の電気抵抗の平衡状態が崩れる。これにより、ブリッジ回路の接続部４６（Ｖo1，Ｖo2）の電位に差が生じる。この差は、片持ち梁３３の撓み変形量が大きくなると大きくなるというように、接続部４６（Ｖo1，Ｖo2）の電位差と片持ち梁３３の撓み変形量（加速度の大きさ）との間には相関関係がある。このことから、ブリッジ回路の接続部４６（Ｖo1，Ｖo2）に接続されている外力検出手段により検出される接続部４６（Ｖo1，Ｖo2）の電位差に基づいて、Ｚ軸方向の加速度の大きさを検出することができる。
【００１１】
【特許文献１】特開２０００−３４９３０３号公報
【特許文献２】特開２００５−７７３４９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
ところで、ＳＯＩ基板３８の活性層４１と支持層３９はその間にある絶縁層４０によって絶縁されている。しかしながら、その絶縁層４０は厚みが１μｍ以下というように薄いものである。また、ＳＯＩ基板３８の周端面は外部に露出しているために結露による水滴や埃等の異物が付着し、その異物のなかには絶縁層４０の厚みよりも大きなものがある。このため、例えば図８のモデル図に示されるように、ＳＯＩ基板３８の周端面に異物Ｊが支持層３９と活性層４１とを架け渡すような状態で付着することがあり、この場合には、支持層３９と活性層４１が導通して、次に示すような問題が発生していた。
【００１３】
つまり、活性層４１には前述したように電圧を印加して当該活性層４１の電位の安定化が図られている。これに対して、支持層３９は電気的に浮いた状態である。このため、活性層４１が支持層３９に導通してしまうと、支持層３９に起因して活性層４１の電位が不安定に変動し易くなる。活性層４１の電位が不安定になると、加速度センサ３０の加速度検出の性能が低下する虞がある。
【００１４】
すなわち、活性層４１はｎ型半導体であり、ピエゾ抵抗部４５はｐ型半導体であることから、活性層４１とピエゾ抵抗部４５はＰＮ接合となり、当該ＰＮ接合部分には、図７に示されるように、空乏層Ｈが形成される。ＰＮ間の電位差が大きくなるに従って空乏層Ｈの厚みＤが厚くなっていき、この空乏層Ｈの厚みＤが厚くなるにつれてピエゾ抵抗部４５の厚み（深さ）が薄くなり、ピエゾ抵抗部４５の電気抵抗の大きさが大きくなるというように、活性層４１とピエゾ抵抗部４５のＰＮ間の電位差の変化に応じてピエゾ抵抗部４５の電気抵抗の大きさが変化する。このため、例えば、活性層４１の電位不安定さに起因したピエゾ抵抗部４５の電気抵抗の大きさ変動によって、加速度が発生していないのにも拘わらず、加速度センサ３０の検知部３４であるブリッジ回路から、加速度が発生した如くの電圧が出力されてしまったり、加速度が発生したときにブリッジ回路から出力される電圧値と、発生した加速度の大きさとの関係が、予め与えられている加速度の大きさと上記ブリッジ回路の出力値との相関関係からずれたものになってしまうというような事態が発生する。このため、ブリッジ回路から出力される電圧値に基づいて、正確な加速度の大きさを検出することができないことがあり、加速度センサ３０の加速度検出に対する信頼性を低下させてしまうという問題が発生する。
【００１５】
上記のように、活性層４１がＳＯＩ基板３８の周端面に付着した異物Ｊを介して支持層３９に導通して活性層４１の電位が不安定になると、加速度センサ３０の加速度検出に対する信頼性が低下するという問題が発生する。
【００１６】
本発明は上記課題を解決するために成されたものであり、その目的は、ＳＯＩ基板の周端面に付着した異物に因る活性層と支持層間のショートに起因した活性層の電位の不安定化を防止して、活性層の不安定な電位状態に起因した外力検知センサの検出性能の低下を回避することができる外力検知センサを提供することにある。
【課題を解決するための手段】
【００１７】
上記目的を達成するために、この発明は次に示す構成をもって前記課題を解決するための手段としている。すなわち、この発明は、
半導体から成る支持層と、絶縁層と、半導体から成る活性層とが下側から上に向けて順に積層して一体化されているＳＯＩ基板の少なくとも周端縁部により構成される固定部と、
固定部によって囲まれている上記ＳＯＩ基板の領域にＳＯＩ基板を加工して形成され検知対象の外力によって可動する可動部と、
可動部に加えられた外力の大きさが大きくなるにつれて大きくなる可動部の可動量を検出して外力の大きさを検知するための検知部と、
を有し、
上記検知部は、上記ＳＯＩ基板における可動部形成領域の活性層に形成されている構成を備えた外力検知センサであって、
上記ＳＯＩ基板における固定部形成領域の活性層には、ＳＯＩ基板の表面側から絶縁層に至る溝部が、可動部形成領域を全周に渡って囲む形態で形成されており、その溝部は、ＳＯＩ基板の周端面を構成している活性層部分と、可動部を構成している活性層部分とを電気的に絶縁していることを特徴としている。
【発明の効果】
【００１８】
この発明によれば、外力検知センサを構成するＳＯＩ基板における固定部形成領域の活性層には溝部が形成され、当該溝部は、ＳＯＩ基板の周端面を構成している活性層部分と、可動部を構成している活性層部分とを電気的に絶縁している構成とした。このため、ＳＯＩ基板の周端面に付着した埃や水滴等の異物によってＳＯＩ基板の周端面における支持層と活性層が電気的に導通してしまっても、支持層と電気的に導通してしまった周端面を構成する活性層部分と、可動部を構成している活性層部分とは、上記溝部によって電気的に絶縁されているので、可動部を構成している活性層部分は支持層との電気的な絶縁状態は保持される。
【００１９】
このため、可動部を構成している活性層部分、換言すれば、検知部が形成されている活性層部分が支持層に導通してしまったために、検知部形成領域の活性層部分の電位が不安定になるという問題発生を回避することができる。これにより、検知部形成領域の活性層部分の電位の不安定な状態に起因した外力検知センサの検出性能の信頼性の低下を防止することができる。
【００２０】
検知部がピエゾ抵抗部により構成されているものにあっては、ピエゾ抵抗部が形成されている活性層部分の電位が不安定になると、ピエゾ抵抗部と活性層のＰＮ間の電位差が不安定となって、ピエゾ抵抗部と活性層のＰＮ接合部分の空乏層の厚みが不安定となる。これにより、ピエゾ抵抗部の電気抵抗の大きさが不安定に変動することとなり、このことに起因して、ピエゾ抵抗部を有した検知部の出力値に基づいた外力検出の性能が悪化するという問題が発生する。これに対して、この発明において特有な構成を備えて検知部が形成されている活性層部分の電位の安定化が図られることにより、ピエゾ抵抗部と活性層のＰＮ接合部分の空乏層の厚みが安定化して、ピエゾ抵抗部を有した検知部の出力値に基づいた外力検出の性能の悪化を回避することができる。
【００２１】
ＳＯＩ基板の上下両側には封止用部材が接合一体化され当該封止用部材と固定部により可動部を気密封止するための閉空間が形成され、可動部が、その閉空間内に変位可能な状態で収容配置されている構成を備えているものにあっては、可動部が閉空間内に収容配置されているが、ＳＯＩ基板の周端面は外部に露出されているので、その露出しているＳＯＩ基板の周端面に埃や水滴等の異物が付着してＳＯＩ基板の支持層と活性層が周端面の異物を介して電気的に導通してしまって前述したような外力検出の性能悪化の問題が発生する虞がある。これに対して、この発明において特有な構成を備えることによって、上記同様に、検知部が形成されている活性層部分の電位の安定化を図ることができるので、ＳＯＩ基板の周端面に付着した異物に起因した外力検出の性能悪化の問題を防止することができて、外力検出の性能に対する信頼性を高めることができる。
【発明を実施するための最良の形態】
【００２２】
以下に、この発明に係る実施形態例を図面に基づいて説明する。
【００２３】
図１（ａ）には本発明に係る外力検知センサである加速度センサの一実施形態例の主要構成部分が模式的な平面図により示され、図１（ｂ）には図１（ａ）のＡ−Ａ部分に対応する位置の加速度センサの模式的な断面図が示されている。なお、この実施形態例の加速度センサの説明において、前記図５に示す加速度センサ３０と同一構成部分には同一符号を付し、その共通部分の重複説明は省略する。
【００２４】
この実施形態例の加速度センサ１では、重り部３１と固定部３２と片持ち梁３３はＳＯＩ基板３８により構成されており、このＳＯＩ基板３８における固定部３２の形成領域の活性層４１の部分には、溝部２が、可動部である重り部３１および片持ち梁３３の形成領域を全周に渡って囲む形態で形成されている。その溝部２は、ＳＯＩ基板３８の表面側から絶縁層４０に至る溝であり、ＳＯＩ基板３８の周端面を構成している活性層部分Ｓと、可動部である重り部３１および片持ち梁３３を構成している活性層部分Ｔとを電気的に絶縁している。
【００２５】
この実施形態例の加速度センサ１における上記以外の構成は図５の加速度センサ３０と同様な構成である。
【００２６】
以下に、この実施形態例の加速度センサ１の製造工程の一例を図２と図３に基づいて説明する。
【００２７】
まず、図２（ａ）に示すようなＳＯＩ基板３８の活性層４１においてピエゾ抵抗部４５を形成する領域や端子部４８の接合用部位４９を形成する領域等が定められ、それら各形成領域に活性層４１の表面側から不純物をドープして、図２（ｂ）の拡大図に示されるように、ピエゾ抵抗部４５や端子部４８の接合用部位４９等を形成する。この工程における不純物のドープ手法としては、例えば、気層拡散手法や、固層拡散手法や、イオン注入手法等の様々な手法があり、ここでは、何れの手法を用いてもよい。
【００２８】
次に、図２（ｃ）に示されるように、ＳＯＩ基板３８の活性層４１の表面に絶縁層４４を形成する。この絶縁層４４は、活性層４１の表面を保護すると共に、絶縁層４４の表面上に形成される電極や配線と、活性層４１とを絶縁させるためのものである。例えば、絶縁層４４としてＳｉＯ2等の酸化膜を形成する場合には、例えば熱酸化手法により活性層４１の表面部分を酸化させて絶縁層４４が形成される。また、絶縁層４４としてＳｉＮx膜が形成される場合には、例えばｐ−ＣＶＤ法により絶縁層４４が活性層４１上に積層形成される。
【００２９】
絶縁層４４の形成後には、図２（ｄ）に示されるように、その絶縁層４４の予め定められた位置にコンタクトホール５１を開口形成する。そのコンタクトホール５１は、例えばフォトリソ技術を用いて形成することができる。つまり、まず、絶縁層４４の表面全面にレジスト膜を形成し、その後、そのレジスト膜の上方側に配置したコンタクトホール形成位置規制用のマスクを利用してコンタクトホール形成領域以外のレジスト膜部分を紫外線照射により硬化させる。そして、レジスト膜の硬化してない部分、つまり、コンタクトホール形成領域のレジスト膜部分を除去してレジスト膜に絶縁層４４まで達する孔部を形成する。その後、そのレジスト膜の孔部の形成位置の絶縁膜４４の部分をそのレジスト膜の孔部を通して例えばドライエッチング手法やウエットエッチング手法により除去してコンタクトホール５１を形成する。その後、レジスト膜を例えばアッシング手法により除去する。このようにフォトリソ技術を利用してコンタクトホール５１を形成することができる。
【００３０】
絶縁膜４４にコンタクトホール５１を形成した後には、図２（ｅ）に示すように、絶縁層４４の表面に電極５０や配線パターン５２や電極パッド３５Ａ等と成す導体パターンを形成する。この導体パターンも例えばフォトリソ技術を利用して形成することができる。例えば、絶縁層４４の表面全面に例えばスパッタ等の成膜形成技術により導体膜を形成し、次に、その導体膜の表面全面にレジスト膜を形成する。そして、そのレジスト膜の上方側に配置した導体パターン形成用のマスクを利用して導体パターン形成領域のレジスト膜部分を紫外線照射により硬化させる。そして、レジスト膜の硬化してない部分、つまり、導体パターン形成領域以外のレジスト膜部分を除去する。その後、レジスト膜が形成されていない導体膜の部位を例えばドライエッチング手法やウエットエッチング手法により除去して導体パターンを形作る。然る後に、レジスト膜を例えばアッシング手法により除去する。このようにフォトリソ技術を利用して絶縁層４４の表面上に電極５０や配線パターン５２や電極パッド３５Ａ等と成る導体パターンを形成することができる。なお、絶縁層４４の表面全面に導体膜を形成する工程でその導体膜を形成する導体材料の一部はコンタクトホール５１の内部に入り込む。そのコンタクトホール５１の内部に入り込んだ導体材料によって、絶縁層４４の表面に形成された導体膜（電極５０）と、ＳＯＩ基板３８の活性層４１に形成された例えば端子部４８の接合用部位４９とを電気的に接続させる導通路が構成される。
【００３１】
絶縁層４４の表面に導体パターンを形成した後には、図３（ａ）に示されるように、ＳＯＩ基板３８における溝部２の形成領域および貫通孔４２の形成領域に位置している絶縁膜４４の部位を除去し、引き続いて、その溝部２の形成領域および貫通孔４２の形成領域に位置している活性層４１の部位を例えば前述したようなフォトリソ技術を利用したエッチング手法により除去する。これにより、溝部２が形成されると共に、貫通孔４２におけるＳＯＩ基板３８の表面側から絶縁層４０の位置までの部分が形成される。なお、図３（ａ）〜（ｅ）では、ピエゾ抵抗部４５と端子部４８と電極５０と導体パターン５２等の図示は省略されている。
【００３２】
然る後に、図３（ｂ）に示されるように、ＳＯＩ基板３８における貫通孔４２の形成領域および片持ち梁３３の形成領域に位置している支持層３９の部位を例えば前述したようなフォトリソ技術を利用したエッチング手法により除去し、引き続いて、その貫通孔４２の形成領域および片持ち梁３３の形成領域に位置している絶縁層４０の部位をエッチング手法により除去して、貫通孔４２を貫通形成すると共に、片持ち梁３３を形成する。
【００３３】
その後、図３（ｃ）に示されるように、固定部３２の活性層４１側の表面と支持層３９側の表面との両面全面に接着層４３を積層形成する。そして、ＳＯＩ基板３８の上下両側にガラス基板から成る封止用部材３６をそれぞれ配置し接着層４３によりＳＯＩ基板３８と封止用部材３６とを接合する。
【００３４】
その後、図３（ｄ）に示されるように、封止用部材３６の表面から電極パッド３５Ａに至る孔部３５Ｂを形成し、図３（ｅ）に示されるように、その孔部３５Ｂの内壁面および開口端縁部に導体膜３５Ｃを形成する。
【００３５】
上記のような製造工程を経て、外力検知センサである加速度センサ１を製造することができる。
【００３６】
なお、この発明は上記実施形態例の形態に限定されるものではなく、様々な実施の形態を採り得る。例えば、この実施形態例では、重り部３１および片持ち梁３３から成る可動部の可動量を検出する検知部として、４つのピエゾ抵抗部４５によるブリッジ回路が設けられていたが、検知部はピエゾ抵抗部４５のブリッジ回路に限定されるものではない。例えば、重り部３１および片持ち梁３３を構成する活性層４１の部分が電極として機能する構成とし当該重り部３１および片持ち梁３３の活性層４１の部分が検知部と成している構成としてもよい。この場合には、例えば、重り部３１および片持ち梁３３の可動量（つまり、検知部の可動量）は次に示すように静電容量の変化を利用して検出される。
【００３７】
すなわち、例えば図４の模式的な断面図に示されるように、重り部３１、あるいは、重り部３１および片持ち梁３３に間隙を介して対向する封止用部材３６の領域には検出用の電極４が形成される。また、重り部３１および片持ち梁３３を構成している活性層４１の部分に電圧を印加するための外部接続手段５が形成される。その外部接続手段５は、重り部３１および片持ち梁３３を構成している活性層４１の一部分に不純物をドープして電気抵抗の大きさを活性層４１の電気抵抗の大きさよりも小さくした低抵抗の端子用部位６と、この端子用部位６が形成されている活性層４１の部位の上側に設けられ端子用部位６と電気的に接続している電極パッド７と、封止用部材３６の表面側から電極パッド７に達する孔部８と、当該孔部８の内部および開口端縁部に形成される導体膜９とを有して構成されている。重り部３１と片持ち梁３３は、その外部接続手段５を介して外部と電気的に接続することができる。
【００３８】
図４の例では、検出用電極４の一部は接着層４３の内部にまで伸長形成されており、当該検出用電極４の伸長形成部分は外部接続手段１０に電気的に接続されている。その外部接続手段１０は、封止用部材３６の表面側から検出用電極４の伸長形成部分に至る孔部１１と、当該孔部１１の内部および開口端縁部に形成されている導体膜１２とを有して構成されている。検出用電極４は、その外部接続手段１０を介して外部と電気的に接続することができる。
【００３９】
図４の例では、電極として機能する重り部３１および片持ち梁３３を構成している活性層４１の部分（検知部）と、検出用電極４との間に、外部接続手段５，１０を介して電圧が印加されると、検知部である活性層４１の部分と、検出用電極４との間に静電容量が生じる。検知対象の外力であるＺ軸方向の加速度が発生して可動部である重り部３１および片持ち梁３３が可動すると、その可動量に応じて、検知部（重り部３１および片持ち梁３３）と検出用電極４間の間隙の大きさが変化するので、検知部と検出用電極４間の静電容量の大きさも変化する。このことから、外部接続手段５，１０を介して、検知部と検出用電極４間の電圧の変化を検知部と検出用電極４間の静電容量の大きさの変化として検出することで、当該検出値に基づいてＺ軸方向の加速度の大きさを検出することができる。
【００４０】
図４の構成を備えている加速度センサにおいても、ＳＯＩ基板３８における固定部形成領域の活性層に溝部２を、可動部形成領域の全周を渡って囲む形態で形成し、その溝部２によって、ＳＯＩ基板３８の周端面を構成している活性層部分Ｓと、可動部（重り部３１および片持ち梁３３）を構成している活性層部分Ｔとを電気的に絶縁する。これにより、ＳＯＩ基板３８の周端面に付着した異物Ｊに起因して、可動部（重り部３１および片持ち梁３３）を構成している活性層部分Ｔ（つまり、検知部）の電位が不安定になるという問題を防止する。これにより、外力検出の信頼性低下を回避することができる。
【００４１】
また、この実施形態例では、ＳＯＩ基板３８と、ガラス基板である封止用部材３６とは接着層４３により接合されていたが、ＳＯＩ基板３８のシリコン層である支持層３９および活性層４１と、ガラス基板である封止用部材３６とは、陽極接合手法により接合してもよい。この場合には、例えば、重り部３１と、封止用部材３６との間に空隙を形成するために、封止用部材３６には、重り部３１に対向する部分に、凹部が形成される。
【００４２】
さらに、この実施形態例では、ピエゾ抵抗部４５はｐ型半導体と成し、活性層４１はｎ型半導体と成していたが、ピエゾ抵抗部４５はｎ型半導体と成し、活性層４１はｐ型半導体と成していてもよい。さらに、この実施形態例における加速度センサ１の重り部３１は片持ち梁３３により固定部３２に支持固定されていたが、例えば、重り部３１は両持ち梁によってＺ軸方向に変位可能な状態で固定部３２に支持固定されている形態としてもよい。このように、加速度センサを構成する重り部や、固定部や、梁の形態は図１に示される形態に限定されるものではない。さらに、この実施形態例では、加速度センサを例にして本発明の外力検知センサの実施の形態例を述べたが、例えば、本発明は、加速度センサ以外の例えば角速度センサ等の外力検知センサにも適用することができるものである。
【図面の簡単な説明】
【００４３】
【図１】本発明に係る外力検知センサである加速度センサの一実施形態例を説明するためのモデル図である。
【図２】図１に示される加速度センサの製造工程例を説明するための製造工程のフロー図である。
【図３】図２に引き続いて、図１の加速度センサの製造工程例を説明するための製造工程のフロー図である。
【図４】その他の実施形態例を説明するための図である。
【図５】加速度センサの一従来例を説明するための図である。
【図６】加速度センサの検知部の一例を説明するための図である。
【図７】ピエゾ抵抗部の一構成例を表した模式的な断面図である。
【図８】従来の課題を説明するための図である。
【符号の説明】
【００４４】
１  加速度センサ
２  溝部
３１  重り部
３２  固定部
３３  片持ち梁
３４  検知部
３６  封止用部材
４５  ピエゾ抵抗部
【図１】
2008170271.tif 000003
【図２】
2008170271.tif 000004
【図３】
2008170271.tif 000005
【図４】
2008170271.tif 000006
【図５】
2008170271.tif 000007
【図６】
2008170271.tif 000008
【図７】
2008170271.tif 000009
【図８】
2008170271.tif 000010