(57)【要約】【課題】録音動作中であっても、録音動作を中断することなく、確実にデータ転送を行う音声記憶再生装置を提供する。【解決手段】符号化された音声データを格納するＮＡＮＤフラッシュメモリ１９と、音声データを一時的に格納するＲ／Ｗメモリ３７と、Ｒ／Ｗメモリ３７が接続され、音声データを転送する内部データバス４３と、Ｒ／Ｗメモリ３７が接続され、上記音声データを転送する内部データバス４２と、外部記憶装置４１と音声データを通信するためのＵＳＢコントローラ４１と、ＮＡＮＤフラッシュメモリ１９と内部データバス４３もしくは内部データバス４２との接続を切り替えるセレクタ４４と、ＵＳＢコントローラ４１と内部データバス４３もしくは内部データバス４２との接続を切り替えるセレクタ３８と、セレクタ３８とセレクタ４４とを自動的に制御するメモリコントローラ３９とを有することを特徴とする。【選択図】図１
2008282277.tif 000002
【特許請求の範囲】
【請求項１】
符号化された音声データを格納する第１の記憶部と、
上記音声データを一時的に格納する第２の記憶部と、
上記第２の記憶部が接続され、上記音声データを転送する第１のデータバスと、
上記第２の記憶部が接続され、上記音声データを転送する第２のデータバスと、
外部の記憶装置と上記音声データを通信するための外部接続部と、
上記第１の記憶部と上記第１のデータバスもしくは上記第２のデータバスとの接続を切り替える第１の切り替え部と、
上記外部接続部と上記第１のデータバスもしくは上記第２のデータバスとの接続を切り替える第２の切り替え部と、
上記第１及び第２の切り替え部を自動的に制御する制御部と
を有することを特徴とする、音声記憶再生装置。
【請求項２】
上記制御部は、上記第１のデータバスには上記第１の記憶部もしくは上記外部接続部のいずれか一方のみが接続され、上記第２のデータバスには上記第１の記憶部もしくは上記外部接続部のうち上記第１のデータバスに接続されていないほうが接続されるよう、上記第１及び第２の切り替え部を自動的に制御することを特徴とする、請求項１に記載の音声記憶再生装置。
【請求項３】
上記第２の記憶部は、第１の記憶領域と第２の記憶領域とを備えており、上記第１のデータバスには上記第１の記憶領域が接続され、上記第２のデータバスには上記第２の記憶領域が接続されていることを特徴とする、請求項１または請求項２に記載の音声記憶再生装置。
【請求項４】
上記外部接続部に上記外部の記憶装置が接続されている場合、上記第２の記憶部に格納されている上記音声データを上記外部の記憶装置に自動的に転送することを特徴とする、請求項１から請求項３のいずれか一項に記載の音声記憶再生装置。
【請求項５】
上記第２の記憶部から上記外部の記憶装置に転送された上記音声データは、上記第２の記憶部から自動的に消去することを特徴とする、請求項４に記載の音声記憶再生装置。
【請求項６】
上記第１の記憶部へ上記音声データを格納している録音状態の間、上記外部接続部に対する上記外部の記憶装置の接続の有無を継続的に監視することを特徴とする、請求項１から請求項５のいずれか一項に記載の音声記憶再生装置。
【請求項７】
上記録音状態において、上記第１の記憶部の空き容量が所定量以下になり、かつ、上記外部接続部に上記外部の記憶装置が接続されている場合、その時点で上記第１の記憶部に格納中の音声データを除く、以前に格納された上記音声データを、上記第２の記憶部を介して上記第１の記憶部から上記外部の記憶装置に自動的に転送することを特徴とする、請求項６に記載の音声記憶再生装置。
【請求項８】
上記第１の記憶部から上記外部の記憶装置に転送された上記音声データは、上記第１の記憶部から自動的に消去することを特徴とする、請求項７に記載の音声記憶再生装置。
【請求項９】
上記制御部は、上記第１の記憶部から上記第１の記憶領域に所定量の上記音声データが転送されると、上記第１の記憶領域に格納された上記音声データを上記外部の記憶装置に転送し、上記第１の記憶部に格納された上記音声データを上記第２の記憶領域に転送するように自動的に上記第１及び第２の切り替え部を切り替え、また、上記第１の記憶部から上記第２の記憶領域に所定量の上記音声データが転送されると、上記第２の記憶領域に格納された上記音声データを上記外部の記憶装置に転送し、上記第１の記憶部に格納された上記音声データを上記第１の記憶領域に転送するように自動的に上記第１及び第２の切り替え部を切り替えることを特徴とする、請求項３から請求項８のいずれか一項に記載の音声記憶再生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、音声記憶再生装置に関する。
【背景技術】
【０００２】
周知のように、音声信号をデジタルデータに変換した後、書換え可能な記録媒体としてのフラッシュメモリに記憶し、上記フラッシュメモリに記録された音声データをアナログ化して再生するという携帯型の音声記録再生装置（以下、ＩＣレコーダと示す）が、１９９７年以降本格的に実用化されている。
【０００３】
そして、これらＩＣレコーダの特徴として、上記フラッシュメモリに予め音声データ領域およびインデックス情報領域を設けることにより、録音時にデジタル信号に変換記憶された音声データ、及び該音声データに関するインデックス情報（音声データの容量、録音日時、ビットレートなど）を、ＬＣＤに表示して確認しながら各音声データを選択的に再生できるようになされている。
【０００４】
また、上記フラッシュメモリに記憶される音声データには、ファイルナンバとフォルダとが割り当てられ、その後のファイル検索や再生を容易にしている。上記フォルダは、録音毎に増えつづけるファイルを効率よく区分管理するために、例えばＡフォルダ，Ｂフォルダ，及びＣフォルダのように、通常は複数個設けられており、選択中のフォルダを操作者が認識しやすいように、セット本体のＬＣＤに上記Ａフォルダ，Ｂフォルダ，及びＣフォルダのマークをポップ表示するように工夫されている。
【０００５】
これらＩＣレコーダのシステムは、通常複数の汎用ＩＣや特定用途向け標準ＩＣ（ＡＳＳＰ）で構成されることが多い。例えば、全体のシーケンスを制御するＣＰＵ、音声データを記憶するフラッシュメモリ、量子化された音声信号を所定のビットレートに符号化（圧縮）または再生時に復号化（伸張）するＤＳＰ、ＰＣなどの外部記憶装置とシリアル通信を行うＵＢＳコントローラなどのデジタル系ＩＣと、上記音声信号を量子化するＡ／Ｄ変換器、及び復号化された音声データを音声信号に変換するＤ／Ａ変換器を内蔵したコーディックＩＣのようなアナログ系ＩＣとにより構成される。
【０００６】
ところが、ＷＭＡおよびＭＰ３などのミュージックファイルを高音質で再生することができるミュージックプレーヤ機能付きのＩＣレコーダは、上記フラッシュメモリの近年の高容量化に伴い、大量のミュージックファイルをＰＣなどの外部記憶装置から高速にダウンロードする必要性に迫られている。上記ダウンロード時の各ＩＣ間、またはＩＣレコーダとＰＣなどの外部記憶装置との間の音声データのやり取りは、主にＣＰＵのシーケンス制御に従って、ＩＣレコーダの内部あるいは外部に設けられた共用または専用のデータバスを介して行われる。
【０００７】
具体的には、録音動作中のＣＰＵは、ＤＳＰで符号化された音声データをＩＣレコーダ内部の共用データバスを介してフラッシュメモリへ書き込む。また、再生動作中のＣＰＵは、フラッシュメモリの音声データをＩＣレコーダ内部の共用データバスを介してＤＳＰへ読み出す。
【０００８】
そして、シリアル通信を行うときには、例えば、フラッシュメモリの音声データを共用データバスを介してＵＳＢコントローラへ逐次読み出し、高速の外部専用データバスを介して音声データをＰＣなどの外部記憶装置へ転送する。
【０００９】
このような従来の音声記憶再生装置としては、例えば、特許文献１に提案されている音声記憶再生装置があげられる。特許文献１に記載されている音声記憶再生装置は、音響信号のサンプリング周波数よりも短い周期でデータバスを時分割制御しながら内部メモリへ波形データを書き込み、また、内部メモリから外部記憶装置への波形データの転送は、ＤＭＡを用いている。
【特許文献１】特開平５−１８８９６７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記共用データバスは、その多くがボトルネックを誘発するようなローバンドの単一構成であるため、特許文献１に記載された提案のように単一的共用データバスのＤＭＡ転送を行う場合、大幅な速度アップは望めないという問題があった。
【００１１】
更に、録音動作中のデータ転送は、フラッシュメモリへ書き込まれる音声データとＵＳＢコントローラへ読み出した音声データとがそれぞれ共用データバスに乗り合うため、転送速度が低下し、使い勝手が悪化してしまうという問題があった。
【００１２】
本発明は、以上の点に鑑みてなされたもので、録音動作中であっても、録音動作を中断することなく、確実にデータ転送を行うことができる音声記憶再生装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の一形態に係る音声記憶再生装置は、符号化された音声データを格納する第１の記憶部と、上記音声データを一時的に格納する第２の記憶部と、上記第２の記憶部が接続され、上記音声データを転送する第１のデータバスと、上記第２の記憶部が接続され、上記音声データを転送する第２のデータバスと、外部の記憶装置と上記音声データを通信するための外部接続部と、上記第１の記憶部と上記第１のデータバスもしくは上記第２のデータバスとの接続を切り替える第１の切り替え部と、上記外部接続部と上記第１のデータバスもしくは上記第２のデータバスとの接続を切り替える第２の切り替え部と、上記第１及び第２の切り替え部を自動的に制御する制御部とを有することを特徴とする。
【発明の効果】
【００１４】
録音動作中であっても、録音動作を中断することなく、確実にデータ転送を行うことができる音声記憶再生装置を提供することができる。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照して本発明の実施の形態を説明する。
【００１６】
まず始めに、従来の音声記憶再生装置の一例として、最も一般的に用いられているＩＣレコーダの構成について、図７に示す。図７は、従来の音声記憶再生装置の構成を説明するブロック図である。
【００１７】
従来のＩＣレコーダは、音声を電気信号に変換するマイクロフォン（ＭＩＣ）５０を具備している。録音時において、このマイクロフォン（ＭＩＣ）５０からの音声出力は、これと電気的に接続されているマイクアンプ（ＡＭＰ）５１によって増幅されるようになっている。マイクアンプ（ＡＭＰ）５１で増幅されたアナログの音声信号は、ローパスフィルタ（ＬＰＦ）５２で不用な周波数帯域をカットされた後、Ａ／Ｄ変換器（Ａ／Ｄ）５３に入力される。
【００１８】
音声信号は、上記Ａ／Ｄ変換器（Ａ／Ｄ）５３においてデジタル信号に変換された後、デジタル信号処理部（ＤＳＰ）５８に入力される。デジタル信号処理部（ＤＳＰ）５８では、Ａ／Ｄ変換器（Ａ／Ｄ）５３でデジタル化された音声信号が、システム制御部５９の制御に従って、フレーム単位で所定のフォーマットのデータに符号化される。符号化されたデータは、システム制御部５９内に設けられたバッファメモリ６８に、音声データとして一時的に記憶される。
【００１９】
一方、再生時においては、システム制御部５９の制御に従って、バッファメモリ６８に一時的に記憶されている音声データがデジタル信号処理部（ＤＳＰ）５８に読み出され、フレーム単位で復号化される。復号化されたデジタル信号は、Ｄ／Ａ変換器（Ｄ／Ａ）５４に出力されてアナログ化される。Ｄ／Ａ変換器（Ｄ／Ａ）５４でアナログ信号に変換された音声信号は、ローパスフィルタ（ＬＰＦ）５５を通過させることにより不要な周波数帯域をカットされた後、パワーアンプ（ＡＭＰ）５６で増幅される。そして、スピーカ（ＳＰ）５７から音声として出力される。
【００２０】
システム制御部５９はＣＰＵで構成されており、デジタル信号処理部（ＤＳＰ）５８以外に、記憶部（メモリ）６２、操作部６１、および表示部６０が電気的に接続されている。
【００２１】
記憶部（メモリ）６２は、不揮発性の半導体メモリ、例えばフラッシュメモリなどで構成されており、録音時は、デジタル信号処理部（ＤＳＰ）５８で符号化された音声データを、システム制御部５９のバッファメモリ６８を介して記憶する。このとき、音声データに関するインデックス情報も同時に記憶する。
【００２２】
操作部６１には、録音スイッチ（ＲＥＣ）、再生スイッチ（ＰＬＡＹ）、停止スイッチ（ＳＴＯＰ）、早送りスイッチ（ＦＦ）、早戻しスイッチ（ＲＥＷ）、メニュースイッチ（ＭＥＮＵ）などの各種スイッチが機能別に配置されている。
【００２３】
表示部６０には、操作部６１のいずれかのスイッチ操作により、所定のシーケンスが開始されたときの動作モード、またはその後の動作状況が表示される。例えば、録音スイッチ（ＲＥＣ）を押した場合は、録音の経過時間、録音可能な残り時間、およびファイルナンバなどが表示される。また、例えばメニュースイッチ（ＭＥＮＵ）を押した場合は、マイク感度（高／低）、録音モード（標準／ロング）、およびアラーム（オン／オフ）などの機能選択に関連した項目が表示される。さらに、システム制御部５９が時計機能を有しているときは、現在日時も表示される。
【００２４】
さらに、ローパスフィルタ（ＬＰＦ）５２、Ａ／Ｄ変換器（Ａ／Ｄ）５３、Ｄ／Ａ変換器（Ｄ／Ａ）５４、及びローパスフィルタ（ＬＰＦ）５５から構成されるコーディック部６６と、デジタル信号処理部（ＤＳＰ）５８と、システム制御部５９とには、発振周波数が異なる発振器６３〜６５がそれぞれ接続されている。これらの発振器６３〜６５は、要求される動作スピードあるいは発振精度に応じて、通常１０〜２０ＭＨｚ程度の水晶振動子またはセラミック振動子が用いられることが多い。
【００２５】
発振器６３は、コーディック部６６のサンプリング周波数を生成する原発振である。また、発振器６４と発振器６５とは、それぞれデジタル信号処理部（ＤＳＰ）５８及びシステム制御部５９のバスクロックを生成する原発振である。
【００２６】
なお、システム制御部５９に接続される発振器６５は、メインクロック（例えば８．０ＭＨｚ）とサブクロック（例えば３２．７６８ｋＨｚ）の２系統が設けられ、動作モードに応じて選択的に切り替えて用いられる。なお、デジタル信号処理部（ＤＳＰ）５８は、専用の符号化／復号化ハードコアで構成してもよい。
【００２７】
次に、このように構成されたＩＣレコーダの動作を、図８のフローチャートを用いて説明する。図８は、従来の音声記憶再生装置の動作を説明するフローチャートである。
【００２８】
まず、当該ＩＣレコーダがパワーオンされると、発振器６３〜６５が発振を開始する。すると、システム制御部５９において所定の初期設定が行われ（ステップＳ１０１）、タイマがスタートする（ステップＳ１０２）。このタイマは、所定時間経過後にＩＣレコーダが通常の動作モードから待機モード（低消費電流モード）に入るための時間を計時する。
【００２９】
ＩＣレコーダが動作モードに入ると、操作部６１の各スイッチのオン／オフ状態、及び、外部記憶装置の接続有無状況を検出する。まず、ステップＳ１０３からステップＳ１０９において、録音スイッチ（ＲＥＣ）、再生スイッチ（ＰＬＡＹ）、早送りスイッチ（ＦＦ）、早戻しスイッチ（ＲＥＷ）、停止スイッチ（ＳＴＯＰ）、メニュースイッチ（ＭＥＮＵ）、消去スイッチ（ＥＲＡＳＥ）の順に、オンされたスイッチがあるか否かを次々と検出する。
【００３０】
ステップＳ１０３において、録音スイッチ（ＲＥＣ）がオンされていると検出した場合、ステップＳ１１１に進み、録音処理のサブルーチンを実行する。同様に、ステップＳ１０４において再生スイッチ（ＰＬＡＹ）がオンされていると検出した場合、ステップＳ１１２に進んで再生処理のサブルーチンが実行され、ステップＳ１０５において早送りスイッチ（ＦＦ）がオンされていると検出した場合、ステップＳ１１３に進んで早送り処理のサブルーチンが実行される。
【００３１】
また、同様に、ステップＳ１０６において早戻しスイッチ（ＲＥＷ）がオンされていると検出した場合、ステップＳ１１４に進んで早戻し処理のサブルーチンが実行され、ステップＳ１０７において停止スイッチ（ＳＴＯＰ）がオンされていると検出した場合、ステップＳ１１５に進んで停止処理のサブルーチンが実行される。
【００３２】
更に、同様に、ステップＳ１０８においてメニュースイッチ（ＭＥＮＵ）がオンされていると検出した場合、ステップＳ１１６に進んでメニュー変更処理のサブルーチンが実行され、ステップＳ１０９において消去スイッチ（ＥＲＡＳＥ）がオンされていると検出した場合、ステップＳ１１７に進んで消去処理のサブルーチンが実行される。また、ステップＳ１１０において外部記憶装置が接続されていると検出された場合、ステップＳ１１８に進んでデータ転送処理のサブルーチンが実行される。
【００３３】
ステップＳ１１１〜ステップＳ１１８のサブルーチンが実行された後は、ステップＳ１１９に進んでタイマを再スタートさせ、メインループのステップＳ１０３に戻って検出動作を行う。
【００３４】
なお、上記ステップＳ１１１〜ステップＳ１１７のサブルーチンで行われる、録音処理、再生処理、早送り処理、早戻し処理、停止処理、メニュー変更処理、および消去処理の各処理は、周知の技術手段を用いて実施されるものであり、また、本発明内容に直接関係しないものであるので、詳しい説明を省略する。
【００３５】
ステップＳ１０３〜ステップＳ１１０において、すべてのスイッチがオフであると検出された場合、ステップＳ１２０に進み、タイマの計時時間が所定時間をオーバしたか否かを判定する。所定時間をオーバしていない場合、ステップＳ１０３に戻って再び検出動作を実行する。所定時間をオーバした場合、ステップＳ１２１に進んで待機モードのサブルーチンを実行する。
【００３６】
待機モードに入ると低消費電流動作になる。具体的には、ローパスフィルタ（ＬＰＦ）５２、Ａ／Ｄ変換器（Ａ／Ｄ）５３、Ｄ／Ａ変換器（Ｄ／Ａ）５４、及びローパスフィルタ（ＬＰＦ）５５から構成されるコーディック部６６と、マイクアンプ（ＡＭＰ）５１と、デジタル信号処理部（ＤＳＰ）５８と、パワーアンプ（ＡＭＰ）５６と、表示部６０と、記憶部（メモリ）６２との電源を遮断、もしくは各ブロックを構成する図示しないＩＣに設けられているチップイネーブル端子にシステム制御部５９から非選択信号を出力することにより、低消費電流状態にする。
【００３７】
このとき、システム制御部５９のＣＰＵは、自らも動作クロックを最も消費電流の少ない低速クロックに切り替えて、低消費電流状態にする。場合によっては、動作クロックをメインクロック（例えば８．０ＭＨｚ）からサブクロック（例えば３２．７８６ｋＨｚ）に切り替えて、その後スイッチ入力が検出されるまでメインクロックを完全に停止させてもよい。
【００３８】
ステップＳ１２１において割込処理によるスイッチ入力を検出すると、待機モードが解除され、ステップＳ１０２に戻り、タイマを再スタートさせてスイッチのオン・オフ検出動作を繰り返す。
【００３９】
次に、本発明の実施の形態に係わる音声記憶再生装置の構成について、図１を用いて説明する。図１は、本発明の実施の形態に係わる音声記憶再生装置の構成を説明するブロック図である。
【００４０】
本実施の形態における音声記憶再生装置は、３本の内部データバス３５，４２，４３が実装された１チップＩＣ１を具備している。内部データバス３５には、中央演算処理部（ＭＰＵ）２２、ＩＣレコーダの制御プログラムを格納する読み出し専用メモリ（ＲＯＭ）２５、Ｒ／Ｗメモリ（ＲＡＭ１）２６、液晶表示装置（ＬＣＤ）１８を駆動させるＬＣＤドライバ２７が電気的に接続されている。また、内部データバス３５には、カレンダ計時用の時計タイマ２８、シーケンス実行時のタイミング合わせの計時などに汎用的に用いられるタイマ２９、警告音を出力するために所定周波数のパルス列を連続的あるいは断続的に発生することができるパルス幅変調カウンタ（ＰＷＭ）３０も電気的に接続されている。
【００４１】
更に、内部データバス３５には、システム拡張時の拡張ポートとして用いることができるクロック同期型シリアルＩ／Ｏ（ＳＩ／Ｏ）３１、周辺機器とのシリアルデータの送受信に用いることができるクロック非同期型シリアルＩ／Ｏ（ＵＡＲＴ）３２、操作スイッチ２０のオン／オフを検出する外部割込み制御部３４、抵抗５及び抵抗７で分圧された電池１０の電圧値（Ｖｂｔ）を検出するＡ／Ｄ変換器（ＡＤＣ）２４も電気的に接続されている。
【００４２】
更にまた、内部データバス３５には、ＰＣなどの外部記憶装置４１とシリアル通信を行う、外部接続部としてのＵＳＢコントローラ４０、音声信号の量子化及び逆量子化を行うコーディック部２１、パワーアンプ４６の逆量子化された音声信号の入力レベルを加減する電子ボリューム４７、量子化された音声信号の符号化および復号化を行うＤＳＰ１７、バス切り替え制御用のレジスタ（ＤＢＳＷＲ）４８も電気的に接続されている。なお、バス切り替え制御については、後に詳述する。
【００４３】
一方、第１のデータバスとしての内部データバス４２には、第２の記憶部としてのＲ／Ｗメモリ（ＲＡＭ３）３７ｂが電気的に接続されている。また、第２のデータバスとしての内部データバス４３には、第２の記憶部としてのＲ／Ｗメモリ（ＲＡＭ２）３７ａが電気的に接続されている。
【００４４】
なお、中央演算処理部（ＭＰＵ）２２、読み出し専用メモリ（ＲＯＭ）２５、Ｒ／Ｗメモリ（ＲＡＭ１）２６、ＬＣＤドライバ２７、時計タイマ２８、タイマ２９、パルス幅変調カウンタ（ＰＷＭ）３０、クロック同期型シリアルＩ／Ｏ（ＳＩ／Ｏ）３１、クロック非同期型シリアルＩ／Ｏ（ＵＡＲＴ）３２、外部割込み制御部３４、Ａ／Ｄ変換器（ＡＤＣ）２４、ＵＳＢコントローラ４０、コーディック部２１、パワーアンプ４６、電子ボリューム４７、ＤＳＰ１７、データバス切り替えレジスタ（ＤＢＳＷＲ）４８、Ｒ／Ｗメモリ３７は、内部データバス３５，４２，４３と同様に、１チップＩＣ１に実装されている。
【００４５】
１チップＩＣ１に実装された制御部としてのメモリコントローラ３９と、内部データバス４２または内部データバス４３との接続は、第２の切り替え部としてのセレクタ（ＤＢＳＷ２）３８により選択的に切り替えることができる。同様に、例えば入出力データバス幅が８ビットの、第１の記憶部としてのＮＡＮＤフラッシュメモリ１９に対し、中央演算処理部（ＭＰＵ）２２のバスサイクルと同等のタイミングでＲ／Ｗ動作を行うことができる、制御部としての外部バスインタフェース３３と、内部データバス４２または内部データバス４３との接続は、第１の切り替え部としてのセレクタ（ＤＢＳＷ１）４４により選択的に切り替えることができる。
【００４６】
更に、内部データバス３５と、内部データバス４２または内部データバス４３との接続は、セレクタ（ＤＢＳＷ０）３６により選択的に切り替えることができる。なお、これらのセレクタ３８，４４，３６も、１チップＩＣ１に実装されている。
【００４７】
電池１０の電圧が所定の電圧よりも低く、そのためにリセットＩＣ４からリセット信号が出力されている場合、中央演算処理部（ＭＰＵ）２２は動作を停止している。このとき、振動子２および振動子３が接続されたクロック制御部２３の内部の図示しない発振回路も発振動作を停止している。
【００４８】
その後、電池１０の電圧の回復によってリセットＩＣ４のリセット信号が解除されると、該発振回路は発振を開始し、続いて中央演算処理部（ＭＰＵ）２２はスタートベクタが示す読み出し専用メモリ（ＲＯＭ）２５のアドレスが示すプログラムの実行を開始する。なお、クロック制御部２３も１チップＩＣ１に実装されており、振動子２，３のほかに、中央演算処理部（ＭＰＵ）２２、リセットＩＣ４とも電気的に接続されている。
【００４９】
１チップＩＣ１がプログラムを実行するときは、例えば、昇圧コイル８、トランジスタ１１、ショットキーダイオード９、コンデンサ１３、及び昇圧用ＤＣ／ＤＣコンバータＩＣ（ＤＣ／ＤＣ  Ｃｏｎｖ．）１２から構成された昇圧回路を動作させ、電池１０の電圧を所定の電圧値（ＶＤＤ）にまで昇圧する。昇圧回路をこのように構成することで、１チップＩＣ１に対して、安定した電圧を供給することができる。なお、昇圧動作時は、電池１０の電圧が交流的に変動するので、Ａ／Ｄ変換器（ＡＤＣ）２４の入力に対して並列に、リップル吸収用コンデンサ６を付加する。
【００５０】
録音時において、マイク１４から出力される口述者１５の音声信号は、プリアンプであるマイクアンプ４５により所定の電圧レベルまで増幅され、コーディック部２１の図示しないローパスフィルタ及びＡ／Ｄ変換器によって量子化される。所定のビット数のデジタル信号に変換された音声信号は、ＤＳＰ１７に出力されて、例えばＡＤＰＣＭなどの符号化フォーマットの音声データに変換される。
【００５１】
一方、再生時において、ＤＳＰ１７によって復号化された音声データは、図示しないD／Ａ変換器及びローパスフィルタにより逆量子化される。アナログ信号に変換された音声信号は、パワーアンプ４６により所定の電圧レベルにまで増幅されてスピーカ１６を駆動させる。なお、スピーカ１６の音量は、パワーアンプ４６の入力に設けられた電子ボリューム４７の加減によって調節することができる。
【００５２】
ところで、ＩＣレコーダの録音・再生時の音質の良し悪しは、一般的に録音時間の長短を目安にすることが多い。すなわち、サンプリング周波数と符号／復号時のビット数との関係から、音質はビットレートが大きいほどよくなる。しかしながら、ビットレートが大きいほど録音時間が短くなるので、通常は目的に応じて録音モードを使い分けている。
【００５３】
録音モードとしては、例えば、ＨＱ（高音質）モード、ＳＰ（標準）モード、およびＬＰ（長時間）モードの３つのモードが予め設定されている。そして、録音開始前に、スイッチなどで選択的に切り替えて所望の録音モードを設定できるようになされている。このとき、録音モードの設定変更に連動して、コーディック部２１内の図示しないＡ／Ｄ変換器、及びＤ／Ａ変換器のサンプリング周波数も切り替えられる。また、ローパスフィルタの遮断周波数も、録音モードの設定変更に連動したＳＰ／ＬＰ切り替え信号によって切り替えられる。
【００５４】
なお、上述した１チップＩＣ１の構成は、図７に示す従来のＩＣレコーダにおいて、マイクロフォン（ＭＩＣ）５０、スピーカ（ＳＰ）５７、記憶部（メモリ）６２、操作部６１、表示部６０、および外部記憶装置６７以外の各ブロックをすべて内蔵したものと等価である。
【００５５】
なお、タイマ２９、パルス幅変調カウンタ（ＰＷＭ）３０、クロック同期型シリアルＩ／Ｏ（ＳＩ／Ｏ）３１、クロック非同期型シリアルＩ／Ｏ（ＵＡＲＴ）３２、などのペリフェラルは、システムの要求仕様に応じて１チップＩＣ１内に複数個具備するよう構成してもよい。
【００５６】
次に、このように構成された音声記憶再生装置において、録音動作中に外部記憶媒体に音声データ読み出して転送する動作を、図２及び図３を用いて説明する。図２は、録音中に外部記憶装置４１へ音声データを読み出す動作中における音声記憶再生装置の構成を説明するブロック図であり、図３は、データバス切り替えレジスタ４８の構成を説明する概略図である。
【００５７】
内部データバス３５に接続されたデータバス切り替えレジスタ（ＤＢＳＷＲ）４８は、図３に示すように、８ビット構成のレジスタである。リセット解除後の有効ビットである（ｍ２、ｍ１、ｍ０）の初期値は、“０”に設定されている。各ビットへの書き込みは、中央演算処理部（ＭＰＵ）２２による転送命令またはビット操作命令などを用いて、プログラマブルに行われる。各ビットの読み出しも同様である。
【００５８】
データバス切り替えレジスタ（ＤＢＳＷＲ）４８の各有効ビットは、セレクタ（ＤＢＳＷ０）３６、セレクタ（ＤＢＳＷ１）４４、およびセレクタ（ＤＢＳＷ２）３８の切り替え選択ビットであり、真理値表の各ビット値に従ってモード１〜モード６に応じたデータバスの切り替え選択を行う。具体的には、各モードに応じて中央演算処理部（ＭＰＵ）２２およびメモリコントローラ３９がアクセスできる対象メモリを切り替え選択する。
【００５９】
この場合の対象メモリは、Ｒ／Ｗメモリ（ＲＡＭ１）２６、Ｒ／Ｗメモリ（ＲＡＭ２）３７ａ、Ｒ／Ｗメモリ（ＲＡＭ３）３７ｂ、および外部バスインタフェース３３と接続されたＮＡＮＤフラッシュメモリ１９である。なお、メモリコントローラ３９は、中央演算処理部（ＭＰＵ）２２のバスサイクルと同等のタイミングで、内部データバス３５を介さずに、Ｒ／Ｗメモリ（ＲＡＭ１）２６以外の上記対象メモリから音声データを直接的に読み出すことができる。因みに、メモリコントローラ３９がアクセスできる対象メモリは、Ｒ／Ｗメモリ（ＲＡＭ２）３７ａとＲ／Ｗメモリ（ＲＡＭ３）３７ｂの２つのメモリのみである。
【００６０】
Ｒ／Ｗメモリ（ＲＡＭ１）２６に記憶された音声データをＮＡＮＤフラッシュメモリ１９に書き込むときは、真理値表の各音声データフローに従って、モード１、モード３、モード４、およびモード６のいずれか１モードを選択する。
【００６１】
例えば、ＰＣなどの外部記憶装置４１とＵＳＢコントローラ４０とが接続されていない状態、すなわちＵＳＢ未接続状態のときは、上記４モードのうちのいずれのモードを選択してもよい。つまり、Ｒ／Ｗメモリ（ＲＡＭ１）２６に記憶された音声データをＮＡＮＤフラッシュメモリ１９に書き込むことができればよい。
【００６２】
モード１またはモード４が選択されているときは、セレクタ（ＤＢＳＷ０）３６がａ側端子を導通させるように切り替わることにより内部データバス３５が内部データバス４３に接続され、また、セレクタ（ＤＢＳＷ１）４４がａ側端子を導通させるように切り替わることにより内部データバス４３が外部バスインタフェース３３に接続されている（図２参照）。
【００６３】
同様に、モード３またはモード６が選択されているときは、セレクタ（ＤＢＳＷ０）３６がｂ側端子を導通させるように切り替わることにより内部データバス３５が内部データバス４２に接続され、また、セレクタ（ＤＢＳＷ１）４４がｂ側端子を導通させるように切り替わることにより内部データバス４２が外部バスインタフェース３３に接続されている。
【００６４】
一方、ＰＣなどの外部記憶装置４１とＵＳＢコントローラ４０とが接続されている状態、すなわちＵＳＢ接続状態のときは、モード１またはモード６を選択する。
【００６５】
モード１が選択されているときは、セレクタ（ＤＢＳＷ０）３６がａ側端子を導通させるように切り替わることにより内部データバス３５が内部データバス４３に接続され、また、セレクタ（ＤＢＳＷ１）４４がａ側端子を導通させるように切り替わることにより内部データバス４３が外部バスインタフェース３３に接続されている。
【００６６】
同様に、モード６が選択されているときは、セレクタ（ＤＢＳＷ０）３６がｂ側端子を導通させるように切り替わることにより内部データバス３５が内部データバス４２に接続され、また、セレクタ（ＤＢＳＷ１）４４がｂ側端子を導通させるように切り替わることにより内部データバス４２が外部バスインタフェース３３に接続されている。
【００６７】
このとき、メモリコントローラ３９は、上記各モードに応じてセレクタ（ＤＢＳＷ２）３８を切り替えることにより、Ｒ／Ｗメモリ（ＲＡＭ２）３７ａが接続された内部データバス４３、またはＲ／Ｗメモリ（ＲＡＭ３）３７ｂが接続された内部データバス４２に占有的に接続されている。
【００６８】
ＮＡＮＤフラッシュメモリ１９の音声データをＰＣなどの外部記憶装置４１に読み出すときには、上記モード１とモード６とを交互に切り替えて選択しながら動作する。モード１が選択されているときには、ＮＡＮＤフラッシュメモリ１９の音声データを内部データバス４３を介してＲ／Ｗメモリ（ＲＡＭ２）３７ａに読み出す。メモリコントローラ３９は、Ｒ／Ｗメモリ（ＲＡＭ３）３７ｂの音声データを内部データバス４２を介して読み出し、ＵＳＢコントローラ４０によりＰＣなどの外部記憶装置４１に転送する。
【００６９】
同様に、モード６が選択されているときには、ＮＡＮＤフラッシュメモリ１９の音声データを内部データバス４２を介してＲ／Ｗメモリ（ＲＡＭ３）３７ｂに読み出す。メモリコントローラ３９は、Ｒ／Ｗメモリ（ＲＡＭ２）３７ａの音声データを内部データバス４３を介して読み出し、ＵＳＢコントローラ４０によりＰＣなどの外部記憶装置４１に転送する。
【００７０】
例えば、モード１が選択されているときには、ＮＡＮＤフラッシュメモリ１９から読み出された音声データがＲ／Ｗメモリ（ＲＡＭ２）３７ａの全容量に書き込み完了した時点で、上記２モードの切り替え（モード１からモード６への切り替え、モード６からモード１への切り替え）を行う。
【００７１】
Ｒ／Ｗメモリ（ＲＡＭ２）３７ａの全容量に書き込みが完了した時点においては、メモリコントローラ３９によるＲ／Ｗメモリ（ＲＡＭ３）３７ｂからＰＣなどの外部記憶装置４１への音声データの転送も完了しているので、ただちにモード１からモード６に切り替えて、ＮＡＮＤフラッシュメモリ１９からＲ／Ｗメモリ（ＲＡＭ３）３７ｂへ音声データの読み出しを開始する。また同時に、モード１が選択されているときにＲ／Ｗメモリ（ＲＡＭ２）３７ａに読み込んだ音声データを、ＰＣなどの外部記憶装置４１へ転送開始する。
【００７２】
通常、プログラム制御された中央演算処理部（ＭＰＵ）２２が、ＮＡＮＤフラッシュメモリ１９、Ｒ／Ｗメモリ（ＲＡＭ２）３７ａ、およびＲ／Ｗメモリ（ＲＡＭ３）３７ｂにアクセスする時間は、メモリコントローラ３９が、Ｒ／Ｗメモリ（ＲＡＭ２）３７ａ、およびＲ／Ｗメモリ（ＲＡＭ３）３７ｂにアクセスする時間に比べてタイムラグが大きくなる。しかも、録音動作中は、音声信号の量子化および符号化にかかる一時的かつ断続的なコーディック部２１、ＤＳＰ１７、およびＲ／Ｗメモリ（ＲＡＭ１）２６へのアクセスが加わるので、更にタイムラグが大きくなる。しかしながら、本実施の形態においては、上記のように各モードを適宜選択することにより、録音動作を中断しないでＮＡＮＤフラッシュメモリ１９に記憶されている音声データをＰＣなどの外部記憶装置４１に高速に転送することができる。
【００７３】
すなわち、ＵＳＢ未接続時の録音動作においては、モード１、モード３、モード４、およびモード６のいずれか１モードを選択すればよい。また、ＵＳＢ接続時の録音動作においては、モード１かモード６のどちらかのモードを選択すればよい。さらに、録音動作以外の単なるＵＳＢ接続時においては、ＮＡＮＤフラッシュメモリ１９の音声データをＰＣなどの外部記憶装置４１に読み出すことができればよいので、モード１、モード２、モード５、およびモード６のいずれか１モードを選択すればよい。
【００７４】
次に、本実施の形態の音声記憶再生装置における録音動作を、図４のフローチャートと図２とを用いて説明する。図４は、本実施の形態の音声記憶再生装置における録音動作を説明するフローチャートである。
【００７５】
まず、録音処理がスタートすると、ステップＳ１において、マイク感度（高／低）、録音モード（自動／標準／ロング）、ファイルナンバ、およびこの音声データを記憶する音声データ記憶領域の開始アドレスなどの各種情報をインデックス情報領域に記憶する。次に、ステップＳ２において、ＰＣなどの外部記憶装置４１とＵＳＢコントローラ４０との接続有無を判定する。
【００７６】
ステップＳ２において、接続有りと判定された場合、すなわちＵＳＢ接続中の場合、ステップＳ３において、Ｒ＿ＵＳＢフラグをセット（Ｒ＿ＵＳＢ＝１）した後、ステップＳ５に進んでＮＡＮＤフラッシュメモリ１９の空き容量を判定する。予め決められた下限値よりもＮＡＮＤフラッシュメモリ１９の空き容量が少ない場合、ステップＳ６において、Ｒ＿ＥＭＰフラグをセット（Ｒ＿ＥＭＰ＝１）し、ステップＳ８に進む。予め決められた下限値よりもＮＡＮＤフラッシュメモリ１９の空き容量が多い場合、ステップＳ７において、Ｒ＿ＥＭＰフラグをクリア（Ｒ＿ＥＭＰ＝０）し、ステップＳ８に進む。
【００７７】
一方、ステップＳ２において、接続無しと判定された場合、すなわちＵＳＢ未接続の場合、ステップＳ４に進んでＲ＿ＵＳＢフラグをクリア（Ｒ＿ＵＳＢ＝０）した後、ステップＳ８に進む。
【００７８】
ステップＳ８では、ＤＳＰ１７による音声信号の符号化を開始する。続いて、ステップＳ９において、Ｒ＿ＵＳＢフラグの状態を判定する。Ｒ＿ＵＳＢフラグがクリアされている場合（Ｒ＿ＵＳＢ＝０）、すなわち、ＵＳＢ未接続状態の場合、ＤＳＰ１７により音声信号の符号化を続行する。なお、符号化そのものはフレーム単位で行い、音声データが所定フレーム数に達するまで連続的に行う（ステップＳ１２）。
【００７９】
ステップＳ１２において、Ｒ／Ｗメモリ（ＲＡＭ１）２６に記憶された音声データが、予め決められた所定フレーム数に達したと判定された場合、ステップＳ１３に進み、これらの音声データをＮＡＮＤフラッシュメモリ１９に書き込んで記憶させる。例えば、１４ビット／フレームの音声信号を４ビット／フレームまで符号化した音声データをＮＡＮＤフラッシュメモリ１９へ５１２バイト単位で書き込む場合、所定フレーム数は１０２４になる。
【００８０】
一方、ステップＳ９において、Ｒ＿ＵＳＢフラグがセットされている場合（Ｒ＿ＵＳＢ＝１）、ＰＣなどの外部記憶装置４１とＵＳＢコントローラ４０とが接続されている状態なので、Ｒ／Ｗメモリ（ＲＡＭ１）２６に音声データを所定フレーム数書き込むごとに、ＮＡＮＤフラッシュメモリ１９の空き容量を判定する（ステップＳ１０）。ステップＳ１０において、Ｒ＿ＥＭＰフラグがクリアされている場合（Ｒ＿ＥＭＰ＝０）、ＮＡＮＤフラッシュメモリ１９の空き容量が予め決められた下限値よりも多いので、ステップＳ１２に進み、符号化された音声データをＮＡＮＤフラッシュメモリ１９に書き込み続ける。
【００８１】
一方、ステップＳ１０において、Ｒ＿ＥＭＰフラグがセットされている場合（Ｒ＿ＥＭＰ＝１）、ＮＡＮＤフラッシュメモリ１９の空き容量が予め決められた下限値よりも少なく、このまま書き込みを続けるとＮＡＮＤフラッシュメモリ１９の空き容量がゼロになるため、ステップＳ１１に進んで音声データ読み出し転送処理を実行した後、ステップＳ１２に進む。なお、ステップＳ１１の音声データ読み出し転送処理については、後に詳述する。
【００８２】
停止スイッチ（ＳＴＯＰ）がオンされるまでの間、上述したステップＳ９からステップＳ１３の処理が繰り返し実行される（ステップＳ１４）。停止スイッチ（ＳＴＯＰ）がオンされると、ステップＳ１５に進んで録音終了処理を行い、録音を終了する。
【００８３】
次に、ステップＳ１１における音声データ読み出し転送処理について、図５のフローチャート、図２および図３を用いて説明する。図５は、音声データ読み出し転送処理を説明するフローチャートである。
【００８４】
まず、音声データ読み出し転送処理がスタートすると、ステップＳ２１において、データバス切り替えレジスタ（ＤＢＳＷＲ）４８の各有効ビット（ｍ２、ｍ１、ｍ０）に“０”を書き込み、データバス選択をモード１に設定する。続いて、ステップＳ２２において、ＮＡＮＤフラッシュメモリ１９からＲ／Ｗメモリ（ＲＡＭ２）３７ａへの音声データの読み出しを開始する。
【００８５】
次に、ステップＳ２３において、ＮＡＮＤフラッシュメモリ１９からＲ／Ｗメモリ（ＲＡＭ３）３７ｂへ音声データの読み出しが終了しているか否かを判定する。音声データの読み出しが終了している場合、ステップＳ２４に進み、ＰＣなどの外部記憶装置４１への音声データ転送処理を実行する。なお、この転送処理については後に詳述する。
【００８６】
音声データ読み出し開始直後はＲ／Ｗメモリ（ＲＡＭ３）３７ｂへの音声データの読み出しが行われていないので、ステップＳ２３からステップＳ２６へ進み、Ｒ／Ｗメモリ（ＲＡＭ２）３７ａへの音声データの読み出し完了待ち状態に移行する。
【００８７】
ステップＳ２６において、上述した所定フレーム数の音声データをＲ／Ｗメモリ（ＲＡＭ２）３７ａへ読み出し完了すると、ステップＳ２７へ進み、データバス選択をモード６に設定する。続いて、ステップＳ２８において、ＮＡＮＤフラッシュメモリ１９からＲ／Ｗメモリ（ＲＡＭ３）３７ｂへ音声データの読み出しを開始する。
【００８８】
次に、ステップＳ２９において、ＮＡＮＤフラッシュメモリ１９からＲ／Ｗメモリ（ＲＡＭ２）３７ａへ音声データの読み出しが完了しているか否かを判定する。音声データ読み出し開始直後からの処理の流れに従うと、音声データの読み出しは上述したステップＳ２１〜ステップＳ２６においてすでに完了しているので、ステップＳ２９からステップＳ３０に進み、ＰＣなどの外部記憶装置４１への音声データ転送処理を実行する。なお、ステップＳ３０の処理は、ステップＳ２４の処理と同様の処理である。
【００８９】
ステップＳ３０での転送処理が完了すると、ステップＳ３２へ進み、ＰＣ＿ＴＲＮＳフラグがセットされている（ＰＣ＿ＴＲＮＳ＝１）か否かを判定する。ここで、ＰＣ＿ＴＲＮＳフラグとは、転送処理が正常に完了したか否かを示すフラグである。ステップＳ３２において、ＰＣ＿ＴＲＮＳがセットされている場合（ＰＣ＿ＴＲＮＳ＝１）、転送処理が正常に終了しているので、ステップＳ３１へ進み、Ｒ／Ｗメモリ（ＲＡＭ３）３７ｂへの音声データの読み出しの完了待ち状態に移行する。
【００９０】
一方、ステップＳ３２において、ＰＣ＿ＴＲＮＳがクリアされている場合（ＰＣ＿ＴＲＮＳ＝０）、モード１またはモード６のいずれかが選択されていない、もしくは転送処理が正常に終了していないため、ステップＳ３８に進んでダメージ処理を実行し、転送処理を終了する。
【００９１】
なお、ステップＳ３８におけるダメージ処理は、本発明の内容に直接関係しないため、詳しい説明を省略するが、例えば、転送処理が正常に行われなかったことを操作者が認識しやすいように、液晶表示装置（ＬＣＤ）１８に警告マークなどを点滅させるようにする処理が含まれる。
【００９２】
ステップＳ３１において、Ｒ／Ｗメモリ（ＲＡＭ３）３７ｂへの音声データの読み出しが完了すると、ステップＳ３３に進んでＵＳＢ接続の有無を判定する。ＵＳＢ接続が切断されている場合、ステップＳ３４に進み、Ｒ＿ＵＳＢフラグをクリアし（Ｒ＿ＵＳＢ＝０）、転送処理を終了する。
【００９３】
一方、ステップＳ３３において、ＵＳＢ接続が継続されている場合、ステップＳ３５に進み、ＮＡＮＤフラッシュメモリ１９の空き容量を再度判定する。ステップＳ３５において、ＮＡＮＤフラッシュメモリ１９の空き容量が予め決められた下限値を超えた場合、Ｒ＿ＥＭＰフラグをクリアし（Ｒ＿ＥＭＰ＝０）、転送処理を終了する。
【００９４】
一方、ＮＡＮＤフラッシュメモリ１９の空き容量が予め決められた下限値よりも少ない場合、ステップＳ３７へ進み、所定フレーム数の音声符号化が完了したか否かを判定する。符号化が完了している場合、転送処理を終了する。一方、ステップＳ３７において、符号化が完了していない場合、所定フレーム数の音声符号化が完了するまで、ステップＳ２１からステップＳ３３の一連の処理を実行する。
【００９５】
なお、ステップＳ３７からステップＳ２１に戻って一連の処理を実行する場合において、すなわち、ステップＳ２３の処理が２回目以上になる場合、ＮＡＮＤフラッシュメモリ１９からＲ／Ｗメモリ（ＲＡＭ３）３７ｂへの音声データの読み出しが既に完了しているので、ステップＳ２４に進み、ＰＣ転送処理を実行する。
【００９６】
ステップＳ２４での転送処理が完了すると、ステップＳ２５へ進み、ＰＣ＿ＴＲＮＳフラグがセットされている（ＰＣ＿ＴＲＮＳ＝１）か否かを判定する。ＰＣ＿ＴＲＮＳがセットされている場合（ＰＣ＿ＴＲＮＳ＝１）、転送処理が正常に終了しているので、ステップＳ２６へ進み、Ｒ／Ｗメモリ（ＲＡＭ２）３７ａへの音声データの読み出しの完了待ち状態に移行する。
【００９７】
一方、ステップＳ２６において、ＰＣ＿ＴＲＮＳがクリアされている場合（ＰＣ＿ＴＲＮＳ＝０）、モード１またはモード６のいずれかが選択されていない、もしくは転送処理が正常に終了していないため、ステップＳ３８に進んでダメージ処理を実行し、転送処理を終了する。
【００９８】
次に、ステップＳ２４、ステップＳ３０におけるＰＣ転送処理について、図６のフローチャート、図２および図３を用いて説明する。図６は、ＰＣ転送処理を説明するフローチャートである。
【００９９】
まず、音声データの転送異常の発生の有無を経時的に監視するため、例えばタイマ２９の計時スタートする（ステップＳ４１）。次に、ステップＳ４２において、ＰＣ＿ＴＲＮＳフラグをクリアし（ＰＣ＿ＴＲＮＳ＝０）、ステップＳ４３に進んで選択中のモードを判定する。
【０１００】
ステップＳ４３において、モード１が選択されていると判定された場合、ステップＳ４４に進み、メモリコントローラ３９およびＵＳＢコントローラ４０を介して、Ｒ／Ｗメモリ（ＲＡＭ３）３７ｂに格納されている音声データをＰＣなどの外部記憶装置４１に転送開始する。
【０１０１】
続くステップＳ４５において、音声データの転送が正常に終了した場合、ステップＳ４７に進んでＰＣ＿ＴＲＮＳフラグをセットし（ＰＣ＿ＴＲＮＳ＝１）、ＰＣ転送処理を終了する。一方、ステップＳ４５において、音声データの転送が終了していない場合、ステップＳ４６に進んでＰＣ転送処理がタイムオーバしているか否かを判定する。
【０１０２】
タイムオーバしたと判定された場合、音声データの転送が所定時間内に終了していないため、転送異常が発生したことを示すＰＣ＿ＴＲＮＳがクリアされた状態（ＰＣ＿ＴＲＮＳ＝０）のまま、ＰＣ転送処理を終了する。一方、ステップＳ４６において、タイムオーバしていないと判定された場合、ステップＳ４５に戻って音声データの転送完了待ち状態に移行する。
【０１０３】
ステップＳ４３において、モード１以外のモードが選択されていると判定された場合、ステップＳ４８に進み、選択中のモードがモード６であるか否かを判定する。モード６が選択されていないと判定された場合、音声データの転送処理を行わずにＰＣ転送処理を終了する。一方、モード６が選択されていると判定された場合、ステップＳ４９に進み、メモリコントローラ３９およびＵＳＢコントローラ４０を介して、Ｒ／Ｗメモリ（ＲＡＭ２）３７ａに格納されている音声データをＰＣなどの外部記憶装置４１に転送開始する。
【０１０４】
続くステップＳ５０において、音声データの転送が正常に終了した場合、ステップＳ４７に進んでＰＣ＿ＴＲＮＳフラグをセットし（ＰＣ＿ＴＲＮＳ＝１）、ＰＣ転送処理を終了する。一方、ステップＳ５０において、音声データの転送が終了していない場合、ステップＳ５１に進んでＰＣ転送処理がタイムオーバしているか否かを判定する。
【０１０５】
タイムオーバしたと判定された場合、音声データの転送が所定時間内に終了していないため、転送異常が発生したことを示すＰＣ＿ＴＲＮＳがクリアされた状態（ＰＣ＿ＴＲＮＳ＝０）のまま、ＰＣ転送処理を終了する。一方、ステップＳ５１において、タイムオーバしていないと判定された場合、ステップＳ５０に戻って音声データの転送完了待ち状態に移行する。
【０１０６】
このように、本実施の形態においては、Ｒ／Ｗメモリ（ＲＡＭ１）２６に一時的に記憶された符号化された音声データをＮＡＮＤフラッシュメモリ１９に転送する経路として、内部データバス４２，４３の２系統を設けており、ＮＡＮＤフラッシュメモリ１９に記憶されている音声データを外部記憶装置４１に読み出すときには、内部データバス４２，４３のどちらか一方を介してＲ／Ｗメモリ（ＲＡＭ２）３７ａ、もしくはＲ／Ｗメモリ（ＲＡＭ３）３７ｂに一旦音声データを転送し、同時に内部データバス４２，４３の他方を介してＲ／Ｗメモリ（ＲＡＭ２）３７ａ、もしくはＲ／Ｗメモリ（ＲＡＭ３）３７ｂに記憶された音声データを外部記憶装置４１に転送する。
【０１０７】
このとき、録音動作中に外部記憶装置４１の接続有無を監視しており、ＮＡＮＤフラッシュメモリ１９からの音声データの転送先（Ｒ／Ｗメモリ（ＲＡＭ２）３７ａ、もしくはＲ／Ｗメモリ（ＲＡＭ３）３７ｂ）や転送経路（内部データバス４２、もしくは内部データバス４３）、及び、外部記憶装置４１への転送元（Ｒ／Ｗメモリ（ＲＡＭ２）３７ａ、もしくはＲ／Ｗメモリ（ＲＡＭ３）３７ｂ）や転送経路（内部データバス４２、もしくは内部データバス４３）は、適切な状態になるよう自動的に選択され切り替えられる。
【０１０８】
このように構成することによって、ＮＡＮＤフラッシュメモリ１９と音声データ転送先のメモリ（Ｒ／Ｗメモリ（ＲＡＭ２）３７ａ、もしくはＲ／Ｗメモリ（ＲＡＭ３）３７ｂ）、及び外部記憶装置４１と音声データ転送元のメモリ（Ｒ／Ｗメモリ（ＲＡＭ２）３７ａ、もしくはＲ／Ｗメモリ（ＲＡＭ３）３７ｂ）をそれぞれ専用の内部データバス（内部データバス４２、もしくは内部データバス４３）で接続することができるので、録音動作中であっても、録音動作を中断することなく、確実にデータ転送を行うことができる。
【０１０９】
また、上記２系統の内部データバス４２，４３を切り替えるセレクタ３６，３８，４４やＲ／Ｗメモリ（ＲＡＭ２）３７ａ、Ｒ／Ｗメモリ（ＲＡＭ３）３７ｂを設けるだけでよいため、装置が大型化することもない。
【０１１０】
更に、外部記憶装置４１の接続有無を常に監視しており、接続を検出した場合に自動的に適切な転送経路に切り替えて、外部記憶装置４１への音声データを転送するため、録音動作を中断することなく、かつ、転送速度を低下させることなく、ＮＡＮＤフラッシュメモリ１９から外部記憶装置４１へ録音データを転送することができる。
【０１１１】
更にまた、ＮＡＮＤフラッシュメモリ１９の空き容量が少なくなった場合は、現在録音中の音声データ以外のデータを適切な経路で外部記憶装置４１に転送し、ＮＡＮＤフラッシュメモリ１９から消去することによって空き容量を確保することができるため、話者の音声を確実に録音することができる。
【０１１２】
以上の実施の形態から、次の付記項に記載の点に特徴がある。
【０１１３】
（付記項１）音声データ領域およびインデックス情報領域を有する第１の記憶手段と、量子化された音声信号を所定のビット数の音声データに符号化する符号化手段と、符号化中の上記音声データを一時的に記憶する第２の記憶手段と、上記第２の記憶手段に記憶された音声データおよび該音声データに関するインデックス情報を上記第１の記憶手段に転送するための少なくとも２系統で構成されるデータバスと、上記第１の記憶手段に記憶されている音声データおよび該音声データに関するインデックス情報を外部記憶媒体に読み出すときこれら音声データを一時的に記憶する第３の記憶手段と、上記第３の記憶手段から上記データバスを介して上記外部記憶媒体に読み出し転送する通信手段と、上記一連の制御をプログラムコードに従って実行する制御手段とを具備することを特徴とする音声記録再生装置。
【０１１４】
（付記項２）録音動作中に上記外部記憶媒体と上記通信手段との接続有無検出を継続的に行うことを特徴とする付記項１に記載の音声記録再生装置。
【０１１５】
（付記項３）録音動作中に上記外部記憶媒体との接続有および上記第１の記憶手段の空き容量が所定量以下であることを検出したときは、上記第1の記憶手段に記憶中の現録音中の音声データおよび該音声データに関するインデックス情報を除くその他の音声データおよび該音声データに関するインデックス情報を上記第３の記憶手段から上記外部記憶媒体に自動的に転送し、転送終了後の上記第１の記憶手段には現録音中の音声データおよび該音声データに関するインデックス情報のみを残すことを特徴とする付記項１に記載の音声記憶再生装置。
【０１１６】
（付記項４）録音動作中に上記外部記憶媒体との接続有および上記第１の記憶手段の空き容量が所定量以下であることを検出したときは、上記第1の記憶手段に記憶中の現録音中の音声データおよび該音声データに関するインデックス情報を除くその他の音声データおよび該音声データに関するインデックス情報を上記第１の記憶手段から上記外部記憶媒体に自動的に転送し、転送終了後の上記第１の記憶手段には所定量以上の空き容量を残すことを特徴とする付記項１に記載の音声記憶再生装置。
【図面の簡単な説明】
【０１１７】
【図１】本発明の実施の形態に係わる音声記憶再生装置の構成を説明するブロック図。
【図２】録音中に外部記憶装置４１へ音声データを読み出す動作中における音声記憶再生装置の構成を説明するブロック図。
【図３】データバス切り替えレジスタ４８の構成を説明する概略図。
【図４】本実施の形態の音声記憶再生装置における録音動作を説明するフローチャート。
【図５】音声データ読み出し転送処理を説明するフローチャート。
【図６】ＰＣ転送処理を説明するフローチャート。
【図７】従来の音声記憶再生装置の構成を説明するブロック図。
【図８】従来の音声記憶再生装置の動作を説明するフローチャート。
【符号の説明】
【０１１８】
１…１チップＩＣ、２，３…振動子、４…リセットＩＣ、５，７…抵抗、６…リップル吸収用コンデンサ、８…昇圧コイル、９…ショットキーダイオード、１０…電池、１１…トランジスタ、１２…昇圧用ＤＣ／ＤＣコンバータＩＣ（ＤＣ／ＤＣ  Ｃｏｎｖ．）、１３…コンデンサ、１４…マイク、１５…口述者、１６…スピーカ、１７…ＤＳＰ、１８…液晶表示装置（ＬＣＤ）、１９…ＮＡＮＤフラッシュメモリ、２０…操作スイッチ、２１…コーディック部、２２…中央演算処理部（ＭＰＵ）、２３…クロック制御部、２４…Ａ／Ｄ変換器（ＡＤＣ）、２５…読み出し専用メモリ（ＲＯＭ）、２６…Ｒ／Ｗメモリ（ＲＡＭ１）、２７…ＬＣＤドライバ、２８…時計タイマ、２９…タイマ、３０…パルス幅変調カウンタ（ＰＷＭ）、３１…クロック同期型シリアルＩ／Ｏ（ＳＩ／Ｏ）、３２…クロック非同期型シリアルＩ／Ｏ（ＵＡＲＴ）、３４…外部割込み制御部、３５，４２，４３…内部データバス、３７ａ…Ｒ／Ｗメモリ（ＲＡＭ２）、３７ｂ…Ｒ／Ｗメモリ（ＲＡＭ３）、３６，３８，４４…セレクタ、３９…メモリコントローラ、４０…ＵＳＢコントローラ、４１…外部記憶装置、４５…マイクアンプ、４６…パワーアンプ、４７…電子ボリューム、４８…レジスタ（ＤＢＳＷＲ）、
【図１】
2008282277.tif 000003
【図２】
2008282277.tif 000004
【図３】
2008282277.tif 000005
【図４】
2008282277.tif 000006
【図５】
2008282277.tif 000007
【図６】
2008282277.tif 000008
【図７】
2008282277.tif 000009
【図８】
2008282277.tif 000010