(57)【要約】【課題】複素フィルタにおけるＤＣオフセットを簡単なシーケンスで精度よく補正する。【解決手段】フィルタステージ１０１−１〜１０１−ｎは、それぞれ、同相信号チャネル上の第１のフィルタ手段１１１と、直交信号チャネル上の第２のフィルタ手段１１２と、第１のフィルタ手段１１１と第２のフィルタ手段１１２を接続し、互いに交差する２本の信号パス１１３−１および１１３−２とを含む。このうち、少なくとも１つ以上のフィルタステージ１０１−ｉは、信号パス１１３−１および１１３−２を切断するスイッチ手段１１４を含む。補正手段１０２は、スイッチ手段１１４を用いて、フィルタステージ１０１−ｉにおける第１のフィルタ手段１１１と第２のフィルタ手段１１２の直流オフセットを補正する。【選択図】図１
2008199543.tif 000002
【特許請求の範囲】
【請求項１】
同相信号チャネル上の第１のフィルタ手段と、直交信号チャネル上の第２のフィルタ手段と、該第１のフィルタ手段と該第２のフィルタ手段を接続し、互いに交差する２本以上の信号パスとをそれぞれ含む、複数のフィルタステージを備える信号処理装置であって、
前記複数のフィルタステージのうち、少なくとも１つ以上のフィルタステージは、前記２本以上の信号パスを切断するスイッチ手段を含み、
前記信号処理装置は、前記スイッチ手段を用いて、前記少なくとも１つ以上のフィルタステージにおける前記第１のフィルタ手段と前記第２のフィルタ手段の直流オフセットを補正する補正手段を備えることを特徴とする信号処理装置。
【請求項２】
前記補正手段は、前記スイッチ手段を制御して、前記少なくとも１つ以上のフィルタステージのうち第１のフィルタステージの２本以上の信号パスを切断し、該第１のフィルタステージの直流オフセットを補正し、補正終了後、該スイッチ手段を制御して、該第１のフィルタステージの２本以上の信号パスを接続し、該第１のフィルタステージに後続する第２のフィルタステージの直流オフセットを補正することを特徴とする請求項１記載の信号処理装置。
【請求項３】
前記補正手段は、前記スイッチ手段を制御して、前記少なくとも１つ以上のフィルタステージの２本以上の信号パスを切断し、該少なくとも１つ以上のフィルタステージのうち先頭のフィルタステージを補正対象フィルタステージとして、該補正対象フィルタステージの直流オフセットを補正し、補正終了後、該スイッチ手段を制御して、該補正対象フィルタステージの２本以上の信号パスを接続し、該補正対象フィルタステージに後続するフィルタステージを新たな補正対象フィルタステージとして直流オフセットを補正する動作を繰り返すことを特徴とする請求項１記載の信号処理装置。
【請求項４】
同相信号チャネル上の第１のフィルタ手段と、
直交信号チャネル上の第２のフィルタ手段と、
前記第１のフィルタ手段と前記第２のフィルタ手段を接続し、互いに交差する２本以上の信号パスと、
前記２本以上の信号パスを切断するスイッチ手段と、
前記スイッチ手段を用いて、前記第１のフィルタ手段と前記第２のフィルタ手段の直流オフセットを補正する補正手段と
を備えることを特徴とする信号処理装置。
【請求項５】
同相信号チャネル上の第１のフィルタ手段と、直交信号チャネル上の第２のフィルタ手段と、該第１のフィルタ手段と該第２のフィルタ手段を接続し、互いに交差する２本以上の信号パスとをそれぞれ含む、複数のフィルタステージの直流オフセットを補正する補正方法であって、
前記複数のフィルタステージのうち第１のフィルタステージの２本以上の信号パスを切断し、
前記第１のフィルタステージの直流オフセットを補正し、
補正終了後、前記第１のフィルタステージの２本以上の信号パスを接続し、
前記第１のフィルタステージに後続する第２のフィルタステージの直流オフセットを補正する
ことを特徴とする補正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複素信号の信号処理を行う装置と、その装置の直流オフセットを補正する方法に関する。
【背景技術】
【０００２】
同相（Ｉ）信号および直交（Ｑ）信号の２つの信号により表現される複素信号は、通信技術において広く用いられている。通信システムには、複素信号を扱うアナログ信号処理回路が設けられ、複素信号により扱われる正負の周波数に対しては、互いに独立なフィルタ処理を行うために複素フィルタが用いられる（例えば、下記の特許文献１を参照）。
【０００３】
図１６は、低ＩＦ（Intermediate Frequency）系のベースバンドアナログ回路において用いられる複素フィルタの構成例を示している。この複素フィルタは、Ｉチャネル側のローパスフィルタ（ＬＰＦ）１１−１〜１１−３、Ｑチャネル側のローパスフィルタ１２−１〜１２−３、および抵抗１３−１〜１３−３、１４−１〜１４−３を備える。このうち、第ｎステージ（ｎ＝１，２，３）のローパスフィルタ１１−ｎとローパスフィルタ１２−ｎは、同一の構成を有する。
【０００４】
第ｎステージの抵抗１３−ｎは、ローパスフィルタ１２−ｎの出力端子とローパスフィルタ１１−ｎの入力端子の間に設けられ、抵抗１４−ｎは、ローパスフィルタ１１−ｎの出力端子とローパスフィルタ１２−ｎの入力端子の間に設けられる。このように、ＩチャネルとＱチャネルの間を交差する信号パスを設けることで、複素信号のフィルタリングが実現される。
【０００５】
ローパスフィルタ１１−１および１２−１には、Ｉ信号ＩＩＮおよびＱ信号ＱＩＮがそれぞれ入力され、ローパスフィルタ１１−３および１２−３からは、Ｉ信号ＩＯＵＴおよびＱ信号ＱＯＵＴがそれぞれ出力される。
【０００６】
通常の用途では、複素フィルタには、実フィルタの周波数特性を正あるいは負の方向にシフトした特性が要求される。例えば、図１８に示す例では、信号周波数ｆおよび伝達関数Ｔ（ｆ）を用いて表される実フィルタの周波数特性２１を正の方向にシフトすることで、複素フィルタの周波数特性２２が得られる。このような周波数特性２２は、ＩチャネルとＱチャネルの間を交差して接続する抵抗による、擬似的な虚数抵抗により実現される。
【０００７】
ところで、複素フィルタのゲインを大きくすると、複素フィルタを構成するオペアンプのオフセットや受動素子のミスマッチ等に起因する直流（ＤＣ）オフセットが大きく増幅されるため、出力信号が飽和してしまうことがある。このため、ＤＣオフセットができるだけ発生しないような仕組みが必要となる。
【０００８】
図１９は、図１７の複素フィルタのステージ間を容量結合により接続した構成例を示している。この構成では、Ｉチャネル側のローパスフィルタ１１−１とローパスフィルタ１１−２の間にキャパシタ１５が挿入され、ローパスフィルタ１１−２とローパスフィルタ１１−３の間にキャパシタ１６が挿入されている。同様にＱチャネル側のローパスフィルタ１２−１とローパスフィルタ１２−２の間にキャパシタ１７が挿入され、ローパスフィルタ１２−２とローパスフィルタ１２−３の間にキャパシタ１８が挿入されている。
【０００９】
これらのキャパシタ１５〜１８を設けることで、ステージ間におけるＤＣをカットすることができる。
【特許文献１】特表２００４−５１５１０４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上述した従来の複素フィルタには、次のような問題がある。
低ＩＦ系のベースバンドアナログ回路において、ＤＣをカットするために容量結合を採用した場合、ＩＦ信号の周波数が低くなるほどキャパシタの面積が増大し、回路の製作が困難になる。
【００１１】
そこで、大面積のキャパシタを使用することなく、複素フィルタのＤＣオフセットを補正することが望ましい。実フィルタについては、無信号状態にて出力信号をモニタしながら、フィルタの先頭から順に、各ステージについてオフセットを補正する方法が知られている。しかし、複素フィルタについては、効果的な補正方法が存在しない。
【００１２】
複素フィルタでは、上述した虚数抵抗によるＩチャネルとＱチャネルの干渉があり、ステージ毎の干渉効果がすべて異なる。このため、Ｉ信号とＱ信号の信号パスを独立に扱うことができず、複雑な補正シーケンスが必要になる。また、ＤＣオフセットをステージ毎に補正しない場合は、フィルタのゲインが大きいために微小な補正量を精度よく制御する必要があり、補正回路の設計が困難になる。
【００１３】
図２０は、図１７の複素フィルタにおける入出力信号の関係を示している。各ローパスフィルタが差動回路であり、Ｉ信号ＩＩＮおよびＱ信号ＱＩＮとして差動信号ΔＶｉおよびΔＶｑがそれぞれ入力された場合、Ｉ信号ＩＯＵＴおよびＱ信号ＱＯＵＴとしては、それぞれ次のような差動信号が出力される。
【００１４】
ＩＯＵＴ＝Ｒｅ（ｅｘｐ（ｉφ）（ΔＶｉ＋ｉΔＶｑ））
ＱＯＵＴ＝Ｉｍ（ｅｘｐ（ｉφ）（ΔＶｉ＋ｉΔＶｑ））
ここで、ｉは虚数単位を表し、φは第１〜第３ステージのローパスフィルタの特性により決定される位相回転量を表す。Ｒｅ（）およびＩｍ（）は、実数部および虚数部をそれぞれ表す。第１〜第３ステージを一括して補正する場合、ＤＣに対する位相回転量φが分からないため、補正値を算出することは困難である。
【００１５】
本発明の課題は、複素フィルタにおけるＤＣオフセットを簡単なシーケンスで精度よく補正することである。
【課題を解決するための手段】
【００１６】
図１は、本発明の信号処理装置の原理図である。図１の信号処理装置は、ｎ個のフィルタステージ１０１−１〜１０１−ｎ（ｎ≧２）と補正手段１０２を備え、各フィルタステージは、同相信号チャネル上の第１のフィルタ手段１１１と、直交信号チャネル上の第２のフィルタ手段１１２と、第１のフィルタ手段１１１と第２のフィルタ手段１１２を接続し、互いに交差する２本の信号パス１１３−１および１１３−２とを含む。
【００１７】
さらに、ｎ個のフィルタステージのうち、少なくとも１つ以上のフィルタステージ１０１−ｉは、信号パス１１３−１および１１３−２を切断するスイッチ手段１１４を含み、補正手段１０２は、スイッチ手段１１４を用いて、フィルタステージ１０１−ｉにおける第１のフィルタ手段１１１と第２のフィルタ手段１１２の直流オフセットを補正する。
【００１８】
補正手段１０２は、まず、スイッチ手段１１４を制御して、フィルタステージ１０１−
ｉの信号パス１１３−１および１１３−２を切断し、フィルタステージ１０１−ｉの直流オフセットを補正する。そして、補正終了後、スイッチ手段１１４を制御して、フィルタステージ１０１−ｉの信号パス１１３−１および１１３−２を接続し、フィルタステージ１０１−ｉに後続するフィルタステージの直流オフセットを補正する。
【００１９】
本発明の別の信号処理装置は、単独のフィルタステージ１０１−ｉと補正手段１０２を備える。この場合、補正手段１０２は、スイッチ手段１１４を制御して、フィルタステージ１０１−ｉの信号パス１１３−１および１１３−２を切断し、第１のフィルタ手段１１１と第２のフィルタ手段１１２の直流オフセットを補正する。
【００２０】
なお、第１のフィルタ手段１１１と第２のフィルタ手段１１２を接続する信号パスが２本以上ある場合は、それらの信号パスがスイッチ手段１１４により切断される。
第１のフィルタ手段１１１は、例えば、後述する図２、図４、または図１１におけるＩチャネル側のローパスフィルタに対応し、第２のフィルタ手段１１２は、例えば、図２、図４、または図１１におけるＱチャネル側のローパスフィルタに対応する。
【００２１】
スイッチ手段１１４は、例えば、図２、図４、または図１１におけるスイッチに対応し、補正手段１０２は、例えば、図４における比較器４１１、４１２、および制御回路４１３、または、図１１における比較器１１０７、１１０８、および制御回路１１０９に対応する。
【発明の効果】
【００２２】
本発明によれば、複素フィルタのＩチャネルとＱチャネルの間を交差する信号パスを切断することにより、ＩチャネルとＱチャネルをそれぞれ独立した実フィルタとして扱うことができ、チャネル毎にＤＣオフセットを補正することが可能になる。さらに、補正が終了した前ステージの信号パスを接続しながら、先頭ステージから順に補正を行うことで、実フィルタと同様のシーケンスで精度よくＤＣオフセットを補正することができる。
【発明を実施するための最良の形態】
【００２３】
以下、図面を参照しながら、本発明を実施するための最良の形態を詳細に説明する。
図２は、本発明の複素フィルタの構成例を示している。この複素フィルタは、Ｉチャネル側のローパスフィルタ２０１−１〜２０１−３、Ｑチャネル側のローパスフィルタ２０２−１〜２０２−３、抵抗２０３−１〜２０３−３、２０４−１〜２０４−３、およびスイッチ２０５−１〜２０５−３、２０６−１〜２０６−３を備える。
【００２４】
このうち、ローパスフィルタ２０１−１〜２０１−３、２０２−１〜２０２−３と抵抗２０３−１〜２０３−３、２０４−１〜２０４−３の役割は、図１７のローパスフィルタ１１−１〜１１−３、１２−１〜１２−３と抵抗１３−１〜１３−３、１４−１〜１４−３の役割と同様である。
【００２５】
第ｎステージ（ｎ＝１，２，３）のスイッチ２０５−ｎは、ローパスフィルタ２０１−ｎの入力端子と抵抗２０３−ｎの間に設けられ、スイッチ２０６−ｎは、ローパスフィルタ２０２−ｎの入力端子と抵抗２０４−ｎの間に設けられる。これらのスイッチ２０５−ｎおよび２０６−ｎにより、ＩチャネルとＱチャネルの間を交差する信号パス（交差信号パス）を切断することができる。
【００２６】
ローパスフィルタ２０１−１および２０２−１には、Ｉ信号ＩＩＮおよびＱ信号ＱＩＮがそれぞれ入力され、ローパスフィルタ２０１−３および２０２−３からは、Ｉ信号ＩＯＵＴおよびＱ信号ＱＯＵＴがそれぞれ出力される。また、第ｎステージの制御信号Ｃｎは、スイッチ２０５−ｎおよび２０６−ｎのオン／オフ制御に用いられる。
【００２７】
図３は、図２の複素フィルタにおけるＤＣオフセットの補正シーケンスの例を示している。この補正シーケンスでは、まず、期間Ｔ１において、制御信号Ｃ１〜Ｃ３を論理“１”に設定することで、スイッチ２０５−１〜２０５−３および２０６−１〜２０６−３をオフにする。これにより、第１〜第３ステージのすべてにおいて交差信号パスが切断される。そして、無信号状態で複素フィルタの出力信号ＩＯＵＴおよびＱＯＵＴ（あるいは、第１または第２ステージの出力信号）をモニタしながら、第１ステージのローパスフィルタ２０１−１および２０２−１のＤＣオフセットを補正する。
【００２８】
次に、期間Ｔ２において、制御信号Ｃ１のみを論理“０”に設定し、スイッチ２０５−１および２０６−１をオンにする。これにより、補正が終了した第１ステージの交差信号パスが接続される。そして、無信号状態で複素フィルタの出力信号ＩＯＵＴおよびＱＯＵＴ（あるいは、第２ステージの出力信号）をモニタしながら、第２ステージのローパスフィルタ２０１−２および２０２−２のＤＣオフセットを補正する。
【００２９】
次に、期間Ｔ３において、制御信号Ｃ１およびＣ２を論理“０”に設定し、スイッチ２０５−１、２０５−２、２０６−１、および２０６−２をオンにする。これにより、第１および第２ステージの交差信号パスが接続される。そして、無信号状態で複素フィルタの出力信号ＩＯＵＴおよびＱＯＵＴをモニタしながら、第３ステージのローパスフィルタ２０１−３および２０２−３のＤＣオフセットを補正する。
【００３０】
まず、すべてのステージの交差信号パスを切断することにより、ＩチャネルとＱチャネルはそれぞれ独立した実フィルタとなり、チャネル毎に無信号状態で出力をモニタしながら第１ステージのＤＣオフセットを補正することができる。
【００３１】
次に、第１ステージの補正が終了した段階で、第１ステージの交差信号パスを接続することにより、第１ステージにおけるオフセットの残留分は、複素フィルタとして実際に動作する状態と同様に、ＩチャネルとＱチャネルの間で正しく干渉することになる。この状態で第２ステージの補正を行うことにより、第１ステージの残留オフセットを含めて補正を行うことができる。
【００３２】
このように、補正が終了した前ステージの交差信号パスを接続しながら、第１ステージから第３ステージまで順に補正を行うことで、実フィルタと同様のシーケンスで精度よくＤＣオフセットを補正することが可能になる。
【００３３】
次に、図４から図１５までを参照しながら、実施形態の複素フィルタの構成と動作についてより具体的に説明する。
図４は、差動信号で動作する複素フィルタの構成例を示している。この複素フィルタは、Ｉチャネル側のローパスフィルタ４０１−１〜４０１−３、Ｑチャネル側のローパスフィルタ４０２−１〜４０２−３、抵抗４０３−１〜４０３−３、４０４−１〜４０４−３、４０５−１〜４０５−３、４０６−１〜４０６−３、およびスイッチ４０７−１〜４０７−３、４０８−１〜４０８−３、４０９−１〜４０９−３、４１０−１〜４１０−３、比較器４１１、４１２、および制御回路４１３を備える。このうち、第ｎステージのローパスフィルタ４０１−ｎとローパスフィルタ４０２−ｎは、同一の構成を有する。
【００３４】
この場合、ＩチャネルおよびＱチャネルの各々は、正相信号（＋）と反転信号（−）の２つの信号パスからなる。ローパスフィルタ４０１−１には、Ｉ信号ＩＩＮ＋およびＩＩＮ−が入力され、ローパスフィルタ４０１−３からは、Ｉ信号ＩＯＵＴ＋およびＩＯＵＴ−が出力される。信号ＩＩＮ−およびＩＯＵＴ−は、それぞれ信号ＩＩＮ＋およびＩＯＵＴ＋の反転信号である。
【００３５】
また、ローパスフィルタ４０２−１には、Ｑ信号ＱＩＮ＋およびＱＩＮ−が入力され、ローパスフィルタ４０２−３からは、Ｑ信号ＱＯＵＴ＋およびＱＯＵＴ−が出力される。信号ＱＩＮ−およびＱＯＵＴ−は、それぞれ信号ＱＩＮ＋およびＱＯＵＴ＋の反転信号である。
【００３６】
第ｎステージの抵抗４０３−ｎおよび４０４−ｎは、ローパスフィルタ４０１−ｎの出力側ノードとローパスフィルタ４０２−ｎの入力側ノードの間に設けられ、抵抗４０５−ｎおよび４０６−ｎは、ローパスフィルタ４０２−ｎの出力側ノードとローパスフィルタ４０１−ｎの入力側ノードの間に設けられる。
【００３７】
第ｎステージのスイッチ４０７−ｎは、ローパスフィルタ４０２−ｎの入力側ノードと抵抗４０３−ｎの間に設けられ、スイッチ４０８−ｎは、ローパスフィルタ４０２−ｎの入力側ノードと抵抗４０４−ｎの間に設けられる。スイッチ４０９−ｎは、ローパスフィルタ４０１−ｎの入力側ノードと抵抗４０５−ｎの間に設けられ、スイッチ４１０−ｎは、ローパスフィルタ４０１−ｎの入力側ノードと抵抗４０６−ｎの間に設けられる。
【００３８】
比較器４１１は、信号ＩＯＵＴ＋およびＩＯＵＴ−の差分の符号を判定し、その符号を示す信号を制御回路４１３に出力する。比較器４１２は、信号ＱＯＵＴ＋およびＱＯＵＴ−の差分の符号を判定し、その符号を示す信号を制御回路４１３に出力する。
【００３９】
制御回路４１３は、第ｎステージのスイッチ４０７−ｎ、４０８−ｎ、４０９−ｎ、および４１０−ｎのオン／オフを制御する制御信号Ｃｎを出力するとともに、判定のタイミングを示す制御信号ＣＯＭを比較器４１１および４１２に出力する。そして、比較器４１１からの信号に基づき、ローパスフィルタ４０１−ｎのＤＣオフセットを調整する制御信号ＩＡｎを出力し、比較器４１２からの信号に基づき、ローパスフィルタ４０２−ｎのＤＣオフセットを調整する制御信号ＱＡｎを出力する。
【００４０】
図５は、図４の各ローパスフィルタの構成例を示している。このローパスフィルタは、差動増幅回路５０１、キャパシタ５０２、５０３、および抵抗５０４〜５０７からなり、１次ローパスフィルタとして動作する。
【００４１】
図６は、図４の各ローパスフィルタの別の構成例を示している。このローパスフィルタは、差動増幅回路６０１、６０２、キャパシタ６０３〜６０６、および抵抗６０７〜６１４からなり、２次ローパスフィルタとして動作する。
【００４２】
図４においては、各ステージに交差信号パスが２対設けられているが、一般には、ローパスフィルタの内部構成によっては、２対を超える交差信号パスが設けられる場合もある。図７は、このような複素フィルタ（５次ローパスフィルタ）の構成例を示している。
【００４３】
この複素フィルタでは、第１ステージに図５の１次ローパスフィルタを採用し、第２および第３ステージに図６の２次ローパスフィルタを採用している。ただし、比較器および制御部は省略されている。
【００４４】
この複素フィルタは、差動増幅回路７０１〜７１０、キャパシタ７１１〜７３０、抵抗７３１〜８１０、スイッチ８１１〜８３０、Ｉチャネル用およびＱチャネル用の比較器（不図示）、および制御部（不図示）からなる。
【００４５】
第１ステージにおいて、抵抗７９１およびスイッチ８１３は、差動増幅回路７０１の出力端子（＋）と差動増幅回路７０６の入力端子（−）の間に設けられ、抵抗７９２および
スイッチ８１４は、差動増幅回路７０１の出力端子（−）と差動増幅回路７０６の入力端子（＋）の間に設けられる。
【００４６】
抵抗７９３およびスイッチ８１２は、差動増幅回路７０６の出力端子（−）と差動増幅回路７０１の入力端子（−）の間に設けられ、抵抗７９４およびスイッチ８１１は、差動増幅回路７０６の出力端子（＋）と差動増幅回路７０１の入力端子（＋）の間に設けられる。
【００４７】
第２ステージにおいて、抵抗７９５およびスイッチ８１７は、差動増幅回路７０２の出力端子（＋）と差動増幅回路７０７の入力端子（−）の間に設けられ、抵抗７９６およびスイッチ８１８は、差動増幅回路７０２の出力端子（−）と差動増幅回路７０７の入力端子（＋）の間に設けられる。
【００４８】
抵抗７９７およびスイッチ８１６は、差動増幅回路７０７の出力端子（−）と差動増幅回路７０２の入力端子（−）の間に設けられ、抵抗７９８およびスイッチ８１５は、差動増幅回路７０７の出力端子（＋）と差動増幅回路７０２の入力端子（＋）の間に設けられる。
【００４９】
抵抗７９９およびスイッチ８２１は、差動増幅回路７０３の出力端子（＋）と差動増幅回路７０８の入力端子（−）の間に設けられ、抵抗８００およびスイッチ８２２は、差動増幅回路７０３の出力端子（−）と差動増幅回路７０８の入力端子（＋）の間に設けられる。
【００５０】
抵抗８０１およびスイッチ８２０は、差動増幅回路７０８の出力端子（−）と差動増幅回路７０３の入力端子（−）の間に設けられ、抵抗８０２およびスイッチ８１９は、差動増幅回路７０８の出力端子（＋）と差動増幅回路７０３の入力端子（＋）の間に設けられる。
【００５１】
第３ステージにおける抵抗８０３〜８１０およびスイッチ８２３〜８３０の接続についても、第２ステージと同様である。
図８は、図５の１次ローパスフィルタに補正回路を付加した構成例を示している。この構成では、差動増幅回路５０１の反転入力端子（−）に可変電流源８５１および８５２が接続されており、非反転入力端子（＋）に可変電流源８５３および８５４が接続されている。
【００５２】
可変電流源８５１〜８５４に付記された＋／−の符号は、正のＤＣオフセットを生じさせる場合の電流の符号を表している。各入力端子に接続されている＋／−の可変電流源のうち、いずれか一方を省略することも可能である。これらの可変電流源８５１〜８５４は、制御回路４１３からの制御信号ＩＡｎまたはＱＡｎにより制御される。
【００５３】
図９は、図６の２次ローパスフィルタに補正回路を付加した構成例を示している。この構成では、差動増幅回路６０１の反転入力端子（−）に可変電流源９０１および９０２が接続されており、非反転入力端子（＋）に可変電流源９０３および９０４が接続されている。これらの可変電流源９０１〜９０４の動作については、図８の可変電流源８５１〜８５４と同様である。
【００５４】
次に、図４の複素フィルタにおけるＤＣオフセットの補正動作について説明する。オフセットの補正は、実際に信号を複素フィルタに入力する運用動作中には行わず、運用の前あるいは後に行う。
【００５５】
ここでは、各ローパスフィルタの補正回路は、−７〜＋７までの１５段階の補正値を有し、補正値に応じたオフセットを生じさせるものとする。また、各ステージのローパスフィルタは、４倍の電圧ゲインを有するものとする。これらの前提はあくまでも一例に過ぎず、他の数値を用いることも可能である。この場合の補正動作は、以下の手順で行われる。
【００５６】
１．制御回路４１３は、Ｉチャネルの入力信号ＩＩＮ＋およびＩＩＮ−をゼロ（ショート）状態に設定し、同様に、Ｑチャネルの入力信号ＱＩＮ＋およびＱＩＮ−もゼロ状態に設定する。そして、制御信号ＩＡｎおよびＱＡｎにより、各ステージの補正値をすべて“０”にリセットし、制御信号Ｃｎにより、各ステージのスイッチをすべてオフにする。
【００５７】
２．制御回路４１３は、以下の手順３〜７を各ステージに対して順に行う。まず、ｎ＝１として手順３を行う。
３．制御回路４１３は、第ｎステージの補正を開始する。このとき、第ｎステージの補正値Ｄｎ（−７〜＋７）は、手順１により０にリセットされている。制御回路４１３は、ステップ値Ｓに“４”を設定する。この値“４”は、第ｎステージの補正値Ｄｎの上限を示す値“７”の半分を切り上げたものに相当する。
【００５８】
４．制御回路４１３は、比較器４１１および４１２にパルス等の制御信号ＣＯＭを出力し、比較器４１１および４１２は、それぞれＩチャネルおよびＱチャネルの出力信号の符号を判定する。比較器４１１は、（ＩＯＵＴ＋）−（ＩＯＵＴ−）の符号を出力し、比較器４１２は、（ＱＯＵＴ＋）−（ＱＯＵＴ−）の符号を出力する。
【００５９】
５．制御回路４１３は、比較器４１１が出力する符号が“＋”であれば、制御信号ＩＡｎにより、ローパスフィルタ４０１−ｎの補正値ＤｎにＤｎ−Ｓを設定する。逆に、比較器４１１が出力する符号が“−”であれば、ローパスフィルタ４０１−ｎの補正値ＤｎにＤｎ＋Ｓを設定する。同様にして、比較器４１２が出力する符号が＋であれば、制御信号ＱＡｎにより、ローパスフィルタ４０２−ｎの補正値ＤｎにＤｎ−Ｓを設定し、比較器４１２が出力する符号が−であれば、ローパスフィルタ４０２−ｎの補正値ＤｎにＤｎ＋Ｓを設定する。
【００６０】
６．制御回路４１３は、ＳにＳ／２を設定する。ただし、端数は切り捨てる。そして、Ｓ＝０でなければ、手順４以降を繰り返し、Ｓ＝０であれば、第ｎステージの補正を終了して、手順７を行う。
【００６１】
７．制御回路４１３は、制御信号Ｃｎにより、第ｎステージのスイッチをすべてオンにする。そして、ｎ＝３でなければ、ｎにｎ＋１を設定し、次のステージについて手順３以降を繰り返す。ｎ＝３であれば、全ステージの補正が終了したことになるため、手順８を行う。
【００６２】
８．制御回路４１３は、ＩチャネルおよびＱチャネルの入力信号のゼロ状態を解除する。
このような補正動作によれば、手順１により、複素フィルタの各ステージのオフセット調整量がゼロにリセットされ、補正を行う準備が整えられる。そして、手順３〜７により、第１ステージから順に各ステージの補正が行われる。
【００６３】
各ステージにおいては、２進探索により徐々に補正値の精度（ステップ値）を細かくしていくことで、目標となる補正値の探索範囲が絞り込まれる。ある補正値において、出力信号の符号が＋であれば、複素フィルタは＋のオフセットを持っていることになるため、その補正値を−の方向にステップ値だけ変更する。出力信号の符号が−であれば、補正値
を逆の方向に変更する。
【００６４】
こうして補正値が変更された後、その状態で再び出力信号の符号を確認して、補正値の変更を行うが、今度は前回の半分のステップ値を適用する。この繰り返し動作が手順４〜６に相当し、２進探索を行っていることになる。例えば、比較器が連続して“−”、“−”、および“＋”の符号を出力した場合、図１０に示すように、補正値の変化量は“＋４”、“＋２”、および“−１”となる。
【００６５】
そして、ステップ値が０になると、現在のステージのオフセット補正が終了し（手順７）、出力信号におけるオフセットがなるべく０に近づくように調整された補正値が、そのステージの補正値として設定される。この状態では、出力信号に僅かな誤差が残っているが、手順７で交差信号パス上のスイッチをオンにすることで、出力信号の誤差は、交差信号パスを接続して複素フィルタとして動作する状態のものに変化する。ただし、切り替え後の誤差の大きさは、切り替え前と同じ程度である。
【００６６】
この状態で、次のステージについて手順３〜７の動作を行うことで、より細かい精度で出力信号のオフセットを０に近づける補正値が取得される。各ステージがゲイン（例えば、４倍：１２ｄＢ）を持っている場合、あるステージの誤差は後続するステージで増幅される。このため、先頭に近いステージでの調整は末尾においては大きなステップ（粗調整）に見え、末尾に近いステージでの調整は小さなステップ（微調整）に見える。したがって、後のステージに進むにつれて、より細かい精度で補正値が設定されることになる。
【００６７】
こうして、すべてのステージの調整が終了すると（手順８）、複素フィルタを構成した状態で出力信号におけるオフセットがなるべく０に近づくように調整された、各ステージの補正値が得られる。
【００６８】
ところで、上述した補正シーケンスは、シングルエンド信号で動作する複素フィルタに対しても適用可能である。図１１は、このような複素フィルタの構成例を示している。
この複素フィルタは、Ｉチャネル側のローパスフィルタ１１０１−１〜１１０１−３、Ｑチャネル側のローパスフィルタ１１０２−１〜１１０２−３、抵抗１１０３−１〜１１０３−３、１１０４−１〜１１０４−３、およびスイッチ１１０５−１〜１１０５−３、１１０６−１〜１１０６−３、比較器１１０７、１１０８、および制御回路１１０９を備える。このうち、第ｎステージのローパスフィルタ１１０１−ｎとローパスフィルタ１１０２−ｎは、同一の構成を有する。
【００６９】
ローパスフィルタ１１０１−１および１１０２−１には、Ｉ信号ＩＩＮおよびＱ信号ＱＩＮがそれぞれ入力され、ローパスフィルタ１１０１−３および１１０２−３からは、Ｉ信号ＩＯＵＴおよびＱ信号ＱＯＵＴがそれぞれ出力される。
【００７０】
第ｎステージの抵抗１１０３−ｎは、ローパスフィルタ１１０１−ｎの出力側ノードとローパスフィルタ１１０２−ｎの入力側ノードの間に設けられ、抵抗１１０４−ｎは、ローパスフィルタ１１０２−ｎの出力側ノードとローパスフィルタ１１０１−ｎの入力側ノードの間に設けられる。
【００７１】
第ｎステージのスイッチ１１０５−ｎは、ローパスフィルタ１１０２−ｎの入力側ノードと抵抗１１０３−ｎの間に設けられ、スイッチ１１０６−ｎは、ローパスフィルタ１１０１−ｎの入力側ノードと抵抗１１０４−ｎの間に設けられる。
【００７２】
比較器１１０７は、信号ＩＯＵＴおよびシグナルグランド（アナログ信号の基準電位）の差分の符号を判定し、その符号を示す信号を制御回路１１０９に出力する。比較器１１
０８は、信号ＱＯＵＴおよびシグナルグランドの差分の符号を判定し、その符号を示す信号を制御回路１１０９に出力する。
【００７３】
制御回路１１０９は、第ｎステージのスイッチ１１０５−ｎおよび１１０６−ｎのオン／オフを制御する制御信号Ｃｎを出力するとともに、判定のタイミングを示す制御信号ＣＯＭを比較器１１０７および１１０８に出力する。そして、比較器１１０７からの信号に基づき、ローパスフィルタ１１０１−ｎのＤＣオフセットを調整する制御信号ＩＡｎを出力し、比較器１１０８からの信号に基づき、ローパスフィルタ１１０２−ｎのＤＣオフセットを調整する制御信号ＱＡｎを出力する。
【００７４】
図１２は、図１１の各ローパスフィルタの構成例を示している。このローパスフィルタは、増幅回路１２０１、キャパシタ１２０２、抵抗１２０３、１２０４、および反転バッファ１２０５からなり、１次ローパスフィルタとして動作する。反転バッファ１２０５は、図５のローパスフィルタにおける２本の出力信号線の交差に対応している。
【００７５】
図１３は、図１１の各ローパスフィルタの別の構成例を示している。このローパスフィルタは、増幅回路１３０１、１３０２、キャパシタ１３０３、１３０４、抵抗１３０５〜１３０８、および反転バッファ１３０９からなり、２次ローパスフィルタとして動作する。
【００７６】
図１４は、図１２の１次ローパスフィルタに補正回路を付加した構成例を示している。この構成では、増幅回路１２０１の反転入力端子（−）に可変電流源１４０１および１４０２が接続されている。これらの可変電流源１４０１および１４０２は、制御回路１１０９からの制御信号ＩＡｎまたはＱＡｎにより制御される。２つの可変電流源のうち、いずれか一方を省略することも可能である。
【００７７】
図１５は、図１３の２次ローパスフィルタに補正回路を付加した構成例を示している。この構成では、増幅回路１３０１の反転入力端子（−）に可変電流源１５０１および１５０２が接続されている。これらの可変電流源１５０１および１５０２の動作については、図１４の可変電流源１４０１および１４０２と同様である。
【００７８】
図１６は、上述した図４の複素フィルタを用いた無線受信機の構成例を示している。この無線受信機は、アンテナ１６０１、ローノイズアンプ１６０２、シンセサイザ１６０３、ミキサ１６０４、１６０５、位相シフタ１６０６、複素フィルタ１６０７、および可変ゲインアンプ１６０８、１６０９を備える。
【００７９】
アンテナ１６０１が受信した無線周波数（ＲＦ）信号は、ローノイズアンプ１６０２により増幅され、ミキサ１６０４および１６０５に出力される。位相シフタ１６０６は、シンセサイザが発生した信号から位相が９０度異なる２つのローカル信号を生成し、ミキサ１６０４および１６０５にそれぞれ出力する。ミキサ１６０４および１６０５は、ローノイズアンプ１６０２の出力信号とローカル信号をそれぞれ混合して、ＩＦ帯の複素信号を生成し、複素フィルタ１６０７に出力する。
【００８０】
この複素信号は、複素フィルタ１６０７によりフィルタリングされ、可変ゲインアンプ１６０８および１６０９を経由して出力される。出力されたＩＦ信号は、アナログ／デジタル変換器（不図示）によりデジタル信号に変換され、デジタルベースバンド処理回路に転送される。
【００８１】
なお、無線受信機に限らず、無線送信機等の他の装置において複素フィルタを用いる場合もある。
上述した実施形態では、３ステージからなる複素フィルタについて説明したが、一般には１ステージ以上からなる複素フィルタに対して、本発明を適用することが可能である。
【００８２】
また、交差信号パスを切断するためのスイッチは、必ずしもすべてのステージに設ける必要はなく、少なくとも１つ以上のステージに設ければよい。さらに、出力信号をモニタするための比較器を、先頭から末尾までの１つ以上のステージに追加して、途中の出力信号をモニタするようにしてもよい。
【００８３】
（付記１）同相信号チャネル上の第１のフィルタ手段と、直交信号チャネル上の第２のフィルタ手段と、該第１のフィルタ手段と該第２のフィルタ手段を接続し、互いに交差する２本以上の信号パスとをそれぞれ含む、複数のフィルタステージを備える信号処理装置であって、
前記複数のフィルタステージのうち、少なくとも１つ以上のフィルタステージは、前記２本以上の信号パスを切断するスイッチ手段を含み、
前記信号処理装置は、前記スイッチ手段を用いて、前記少なくとも１つ以上のフィルタステージにおける前記第１のフィルタ手段と前記第２のフィルタ手段の直流オフセットを補正する補正手段を備えることを特徴とする信号処理装置。
（付記２）前記補正手段は、前記スイッチ手段を制御して、前記少なくとも１つ以上のフィルタステージのうち第１のフィルタステージの２本以上の信号パスを切断し、該第１のフィルタステージの直流オフセットを補正し、補正終了後、該スイッチ手段を制御して、該第１のフィルタステージの２本以上の信号パスを接続し、該第１のフィルタステージに後続する第２のフィルタステージの直流オフセットを補正することを特徴とする付記１記載の信号処理装置。
（付記３）前記補正手段は、前記スイッチ手段を制御して、前記少なくとも１つ以上のフィルタステージの２本以上の信号パスを切断し、該少なくとも１つ以上のフィルタステージのうち先頭のフィルタステージを補正対象フィルタステージとして、該補正対象フィルタステージの直流オフセットを補正し、補正終了後、該スイッチ手段を制御して、該補正対象フィルタステージの２本以上の信号パスを接続し、該補正対象フィルタステージに後続するフィルタステージを新たな補正対象フィルタステージとして直流オフセットを補正する動作を繰り返すことを特徴とする付記１記載の信号処理装置。
（付記４）前記補正手段は、前記複数のフィルタステージのうちいずれかのフィルタステージの出力信号をモニタするモニタ手段と、モニタされたフィルタステージよりも前段に位置するフィルタステージの直流オフセットの補正値を、モニタされた出力信号に応じて決定する制御手段を含むことを特徴とする付記１、２、または３記載の信号処理装置。
（付記５）同相信号チャネル上の第１のフィルタ手段と、
直交信号チャネル上の第２のフィルタ手段と、
前記第１のフィルタ手段と前記第２のフィルタ手段を接続し、互いに交差する２本以上の信号パスと、
前記２本以上の信号パスを切断するスイッチ手段と、
前記スイッチ手段を用いて、前記第１のフィルタ手段と前記第２のフィルタ手段の直流オフセットを補正する補正手段と
を備えることを特徴とする信号処理装置。
（付記６）前記補正手段は、前記スイッチ手段を制御して前記２本以上の信号パスを切断し、前記第１のフィルタ手段と前記第２のフィルタ手段の直流オフセットを補正することを特徴とする付記５記載の信号処理装置。
（付記７）同相信号チャネル上の第１のフィルタ手段と、直交信号チャネル上の第２のフィルタ手段と、該第１のフィルタ手段と該第２のフィルタ手段を接続し、互いに交差する２本以上の信号パスとをそれぞれ含む、複数のフィルタステージの直流オフセットを補正する補正方法であって、
前記複数のフィルタステージのうち第１のフィルタステージの２本以上の信号パスを切
断し、
前記第１のフィルタステージの直流オフセットを補正し、
補正終了後、前記第１のフィルタステージの２本以上の信号パスを接続し、
前記第１のフィルタステージに後続する第２のフィルタステージの直流オフセットを補正する
ことを特徴とする補正方法。
【図面の簡単な説明】
【００８４】
【図１】本発明の信号処理装置の原理図である。
【図２】第１の複素フィルタの構成図である。
【図３】補正シーケンスを示す図である。
【図４】第２の複素フィルタの構成図である。
【図５】第１のローパスフィルタの構成図である。
【図６】第２のローパスフィルタの構成図である。
【図７】第３の複素フィルタの構成図である。
【図８】第３のローパスフィルタの構成図である。
【図９】第４のローパスフィルタの構成図である。
【図１０】２進探索を示す図である。
【図１１】第４の複素フィルタの構成図である。
【図１２】第５のローパスフィルタの構成図である。
【図１３】第６のローパスフィルタの構成図である。
【図１４】第７のローパスフィルタの構成図である。
【図１５】第８のローパスフィルタの構成図である。
【図１６】無線受信機の構成図である。
【図１７】従来の複素フィルタの構成図である。
【図１８】複素フィルタの周波数特性を示す図である。
【図１９】容量結合によるＤＣカットを示す図である。
【図２０】従来の複素フィルタの入出力信号を示す図である。
【符号の説明】
【００８５】
１１−１、１１−２、１１−３、１２−１、１２−２、１２−３、２０１−１、２０１−２、２０１−３、２０２−１、２０２−２、２０２−３、４０１−１、４０１−２、４０１−３、４０２−１、４０２−２、４０２−３、１１０１−１、１１０１−２、１１０１−３、１１０２−１、１１０２−２、１１０２−３  ローパスフィルタ
１３−１、１３−２、１３−３、１４−１、１４−２、１４−３、２０３−１、２０３−２、２０３−３、２０４−１、２０４−２、２０４−３、４０３−１、４０３−２、４０３−３、４０４−１、４０４−２、４０４−３、４０５−１、４０５−２、４０５−３、４０６−１、４０６−２、４０６−３、５０４〜５０７、６０７〜６１４、７３１〜８１０、１１０３−１、１１０３−２、１１０３−３、１１０４−１、１１０４−２、１１０４−３、１２０３、１２０４、１３０５〜１３０８  抵抗
２１、２２  周波数特性
１５〜１８、５０２、５０３、６０３〜６０６、７１１〜７３０、１２０２、１３０３、１３０４  キャパシタ
２０５−１、２０５−２、２０５−３、２０６−１、２０６−２、２０６−３、４０７−１、４０７−２、４０７−３、４０８−１、４０８−２、４０８−３、４０９−１、４０９−２、４０９−３、４１０−１、４１０−２、４１０−３、８１１〜８３０、１１０５−１、１１０５−２、１１０５−３、１１０６−１、１１０６−２、１１０６−３  スイッチ
４１１、４１２、１１０７、１１０８  比較器
４１３、１１０９  制御回路
５０１、６０１、６０２、７０１〜７１０  差動増幅回路
１２０１、１３０１、１３０２  増幅回路
１２０５、１３０９  反転バッファ
８５１、８５２、８５３、８５４、９０１、９０２、９０３、９０４、１４０１、１４０２、１５０１、１５０２  可変電流源
１６０１  アンテナ
１６０２  ローノイズアンプ
１６０３  シンセサイザ
１６０４、１６０５  ミキサ
１６０６  位相シフタ
１６０７  複素フィルタ
１６０８、１６０９  可変ゲインアンプ
【図１】
2008199543.tif 000003
【図２】
2008199543.tif 000004
【図３】
2008199543.tif 000005
【図４】
2008199543.tif 000006
【図５】
2008199543.tif 000007
【図６】
2008199543.tif 000008
【図７】
2008199543.tif 000009
【図８】
2008199543.tif 000010
【図９】
2008199543.tif 000011
【図１０】
2008199543.tif 000012
【図１１】
2008199543.tif 000013
【図１２】
2008199543.tif 000014
【図１３】
2008199543.tif 000015
【図１４】
2008199543.tif 000016
【図１５】
2008199543.tif 000017
【図１６】
2008199543.tif 000018
【図１７】
2008199543.tif 000019
【図１８】
2008199543.tif 000020
【図１９】
2008199543.tif 000021
【図２０】
2008199543.tif 000022