(57)【要約】  【課題】プラズマディスプレイパネル自体が振動することによる異常音を除去することが可能なプラズマディスプレイパネルの駆動方法を提供する。  【解決手段】映像信号における単位表示期間をＮ個のサブフィールドに分割し、画素データに応じて、上記Ｎ個のサブフィールドのうちの連続するＭ個（Ｍ≦Ｎ）のサブフィールドでは点灯モードに設定する一方、点灯モードに設定されたサブフィールドに後続する全てのサブフィールドでは消灯モードに設定するステップと、上記単位表示期間における映像信号の最大輝度レベルを検出し、最大輝度レベルを表示する場合に消灯モードとなる消灯サブフィールドに対して全ての駆動パルスの印加を休止する休止サブフィールドを設定するステップと、を有し、上記休止サブフィールドを設定するステップにおいて、休止サブフィールドの数を所定期間毎に段階的に変更する。【選択図】  図１０
2008287095.tif 000002
【特許請求の範囲】
【請求項１】
放電ガスが封入された放電空間を挟んで第１基板及び第２基板が対向配置されており前記第１基板に形成されている複数の行電極対と前記第２基板に形成されている複数の列電極との各交叉部に放電セルが形成され、前記放電セル各々の前記放電空間に接する面に形成された蛍光体層を有するプラズマディスプレイパネルを、映像信号に基づく各画素毎の画素データに応じて、前記行電極対及び前記列電極に駆動パルスを印加することにより駆動するプラズマディスプレイパネルの駆動方法であって、
前記映像信号における単位表示期間をＮ個のサブフィールドに分割し、前記画素データに応じて、このＮ個のサブフィールドのうちの連続するＭ個（Ｍ≦Ｎ）のサブフィールドでは点灯モードに設定する一方、前記点灯モードに設定されたサブフィールドに後続する全てのサブフィールドでは消灯モードに設定するステップと、
前記単位表示期間における前記映像信号の最大輝度レベルを検出し、前記最大輝度レベルを表示する場合に前記消灯モードとなる消灯サブフィールドに対して全ての前記駆動パルスの印加を休止する休止サブフィールドを設定するステップと、を有し、
前記休止サブフィールドを設定するステップは、前記休止サブフィールドの数を所定期間毎に段階的に変更することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記所定期間は、複数の前記単位表示期間に対応することを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記休止サブフィールドの前記所定期間当たりの変更数は、前記消灯サブフィールドの全数よりも小であることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記変更数を１とすることを特徴とする請求項３に記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
前記蛍光体層には二次電子放出材料が含まれることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
前記二次電子放出材料は酸化マグネシウムからなることを特徴とする請求項５記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
前記酸化マグネシウムは、電子線によって励起されて波長域200〜300nm内にピークを有するカソード・ルミネッセンス発光を行う酸化マグネシウム結晶体を含むことを特徴とする請求項６記載のプラズマディスプレイパネルの駆動方法。
【請求項８】
前記酸化マグネシウム結晶体が、気相酸化法によって生成された酸化マグネシウム単結晶体であることを特徴とする請求項７記載のプラズマディスプレイパネルの駆動方法。
【請求項９】
前記酸化マグネシウム結晶体は粒径が2000Å以上であることを特徴とする請求項７記載のプラズマディスプレイパネルの駆動方法。
【請求項１０】
前記放電空間内において前記二次電子放出材料が前記放電ガスに接触していることを特徴とする請求項５に記載のプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マトリクス表示方式のプラズマディスプレイパネル（以下、ＰＤＰと称する）の駆動方法に関する。
【背景技術】
【０００２】
現在、薄型の画像表示装置として、ＡＣ型(交流放電型)のプラズマディスプレイパネルを搭載したプラズマディスプレイ装置が製品化されている（例えば特許文献１の図２参照）。
【０００３】
かかるプラズマディスプレイ装置に搭載されているプラズマディスプレイパネルとしてのＰＤＰ１０には、アドレス電極としての列電極Ｄ1〜Ｄmと、これら列電極と直交して配列されている行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnを備えている。このＰＤＰ１０においては、互いに隣接する一対の行電極Ｘ及びＹと、列電極との各交叉部に画素に対応した放電セルが形成される構造となっている。
【０００４】
このプラズマディスプレイ装置では、上記ＰＤＰ１０に対してサブフィールド法を用いた階調駆動を実施することにより、入力映像信号に対応した画像表示を行う（例えば特許文献１の図３〜図５参照）。つまり、１フィールド表示期間毎に、１４個のサブフィールドＳＦ１〜ＳＦ１４各々内にて、入力映像信号に基づき各放電セルを点灯モード及び消灯モードのいずれか一方に設定する画素データ書込行程Ｗｃと、点灯モードに設定されている放電セルのみを繰り返し放電発光させる維持発光行程Ｉｃとを実施する。更に、先頭のサブフィールドのみで、全ての放電セルの状態を初期化するリセット行程Ｉｃを実行する。尚、リセット行程Ｉｃでは、全放電セルに対して一斉にリセット放電を生起させて、各放電セル内に所望量の壁電荷を形成させることにより全ての放電セルを点灯モードの状態に初期化する。
【０００５】
又、画素データ書込行程Ｗｃでは、入力映像信号に基づき各放電セルを点灯モード及び消灯モードのいずれか一方に設定すべく、行電極の各々に順次負極性の走査パルスを印加しつつ、消灯モードに設定すべき放電セルが属する列電極には高電圧、点灯モードに設定すべき放電セルが属する列電極には低電圧の画素データパルスを印加する。これにより、高電圧の画素データパルスが印加された放電セルのみに、その放電セル内の列電極及び行電極間にて放電（選択消去放電）が生起される。かかる選択消去放電により、この放電セル内に存在する壁電荷が消去され、この放電セルは消灯モードに設定される。一方、低電圧の画素データパルスが印加された放電セル内には上記の如き放電が生起されないので、その直前までの状態が維持される。つまり、所望量の壁電荷が残留していた放電セルは点灯モード、壁電荷量が所望量に充たない状態にあった放電セル消灯モードに夫々維持される。
【０００６】
ここで、１フィールド表示期間内の各サブフィールドの内の１のサブフィールドのみで上記選択消去放電を生起させることにより、この選択消去放電が生起されるまでの間の各サブフィールドの維持発光行程Ｉｃにて連続して放電発光が為され、その放電発光の総数に対応した輝度が視覚される（例えば特許文献１の図５参照）。
【０００７】
しかしながら、画素データ書込行程Ｗｃにおいて放電セルを消灯モードに設定させるべく、その放電セルが属する列電極に高電圧の画素データパルスを印加しても、上記選択消去放電が正しく生起されない場合が生じた。
【０００８】
そこで、消灯モードに設定すべき放電セルに対しては、選択消去放電を生起させる画素データパルスを、連続したサブフィールド各々の画素データ書込行程Ｗｃにて繰り返し印加することにより選択消去放電の機会を増加させて、この放電を確実に生起させるようにした駆動方法が提案された（例えば特許文献１の図２９参照）。
【０００９】
ところが、各放電セルを選択消去放電を生起させるべき画素データパルスが周期的に列電極に印加されると、この列電極が形成されている背面基板（図示せぬ）及び行電極が形成されている前面透明基板（図示せぬ）が振動する場合があり、それに伴う耳障りな異常音が発生するという問題が生じた。
【００１０】
このような異常音を除去するために、入力映像信号の最大輝度レベルを検出し、当該最大輝度に対応するサブフィールドに後続するサブフィールドにおいて駆動パルスの印加を停止する方法が提案された（特許文献２）。
【００１１】
しかしながら、この方法では、最大輝度が急激に変化すると、それに伴って駆動パルスの印加を停止するサブフィールド数も大きく変化するので振動音も急激に変化するという問題があった。この振動音の急激な変化は、視聴者にとっては不快で耳障りに感じられる。
【特許文献１】特開２０００−２３１３６２号公報
【特許文献２】特開２００６−２５１３３６号公報（第１０頁、図９）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明は、上記の問題を解決するためになされたものであり、プラズマディスプレイパネル自体が振動することによる異常音を抑制し、その急激な変化を除去することが可能なプラズマディスプレイパネルの駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明によるプラズマディスプレイパネルの駆動方法は、放電ガスが封入された放電空間を挟んで第１基板及び第２基板が対向配置されており第１基板に形成されている複数の行電極対と第２基板に形成されている複数の列電極との各交叉部に放電セルが形成され、放電セル各々の放電空間に接する面に形成された蛍光体層を有するプラズマディスプレイパネルを、映像信号に基づく各画素毎の画素データに応じて、行電極対及び列電極に駆動パルスを印加することにより駆動するプラズマディスプレイパネルの駆動方法であって、映像信号における単位表示期間をＮ個のサブフィールドに分割し、画素データに応じて、上記Ｎ個のサブフィールドのうちの連続するＭ個（Ｍ≦Ｎ）のサブフィールドでは点灯モードに設定する一方、点灯モードに設定されたサブフィールドに後続する全てのサブフィールドでは消灯モードに設定するステップと、上記単位表示期間における映像信号の最大輝度レベルを検出し、最大輝度レベルを表示する場合に消灯モードとなる消灯サブフィールドに対して全ての駆動パルスの印加を休止する休止サブフィールドを設定するステップと、を有し、上記休止サブフィールドを設定するステップは、休止サブフィールドの数を所定期間毎に段階的に変更することを特徴としている。
【発明を実施するための最良の形態】
【００１４】
単位表示期間における入力映像信号の最大輝度レベルを検出して、この最大輝度レベルを表示する場合に消灯モードとなる消灯サブフィールドに対して全ての駆動パルスの印加を休止する休止サブフィールドを設定するに当たり、この休止サブフィールドの数を所定期間毎に段階的に変更する。すなわち、消灯モードとなる消灯サブフィールドのうち、休止サブフィールドの数を段階的に増加又は減少させる駆動制御を行う。
【実施例１】
【００１５】
以下、本発明の実施例を図を参照しつつ説明する。
【００１６】
図１は、本発明による駆動方法に基づいてプラズマディスプレイパネル（以下、ＰＤＰと称する）を発光駆動するプラズマディスプレイ装置の概略構成を示す図である。
【００１７】
Ａ／Ｄ変換器１は、アナログの入力映像信号をサンプリングしてこれを各画素に対応した例えば８ビットの画素データＰＤに変換し、これを輝度検出回路２及び画素駆動データ生成回路３の各々に供給する。
【００１８】
輝度検出回路２は、上記画素データＰＤに基づき、入力映像信号における画像１フレーム分（又は１フィールド分）毎の最大輝度レベル、つまりピーク輝度レベルを検出し、そのピーク輝度レベルを示すピーク輝度信号ＰＬを駆動制御回路５６に供給する。
【００１９】
画素駆動データ生成回路３は、画素データＰＤに対して多階調化処理を施した後、ＰＤＰ５０の各放電セルを各サブフィールド毎に点灯モード及び消灯モードのいずれか一方に設定すべき１４ビットの画素駆動データＧＤに変換し、これをメモリ５に供給する。
【００２０】
図１に示す如く、かかるプラズマディスプレイ装置は、さらにプラズマディスプレイパネルＰＤＰ５０、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３、アドレスドライバ５５、及び駆動制御回路５６を有している。
【００２１】
図１において、プラズマディスプレイパネルＰＤＰ５０には、２次元表示画面の縦方向（垂直方向）に夫々伸張して配列された列電極Ｄ1〜Ｄm、横方向（水平方向）に夫々伸張して配列された行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnが形成されている。この際、互いに隣接するもの同士で対を為す行電極対（Ｙ1，Ｘ1）、（Ｙ2，Ｘ2）、（Ｙ3，Ｘ3）、・・・、（Ｙn，Ｘn）が夫々、ＰＤＰ５０における第１表示ライン〜第ｎ表示ラインを担う。各表示ラインと列電極Ｄ1〜Ｄm各々との各交叉部(図１中の一点鎖線にて囲まれた領域)には、画素を担う画素セルＰＣが形成されている。すなわち、ＰＤＰ５０には、第１表示ラインに属する画素セルＰＣ1,1〜ＰＣ1,m、第２表示ラインに属する画素セルＰＣ2,1〜ＰＣ2,m、・・・・、第ｎ表示ラインに属する画素セルＰＣn,1〜ＰＣn,mの各々がマトリクス状に配列されているのである。
【００２２】
図２は、表示面側から眺めたＰＤＰ５０の内部構造を模式的に示す正面図である。尚、図２においては、夫々隣接する３つの列電極Ｄと、互いに隣接する２つの表示ラインとの各交叉部を抜粋して示すものである。又、図３は、図２のＶ−Ｖ線におけるＰＤＰ５０の断面を示す図であり、図４は、図２のＷ−Ｗ線におけるＰＤＰ５０の断面を示す図である。
【００２３】
図２に示すように、各行電極Ｘは、２次元表示画面の水平方向に伸張するバス電極Ｘｂと、かかるバス電極Ｘｂ上の各画素セルＰＣに対応した位置に夫々接触して設けられたＴ字形状の透明電極Ｘａと、から構成される。各行電極Ｙは、２次元表示画面の水平方向に伸張するバス電極Ｙｂと、かかるバス電極Ｙｂ上の各画素セルＰＣに対応した位置に夫々接触して設けられたＴ字形状の透明電極Ｙａと、から構成される。透明電極Ｘａ及びＹａは例えばＩＴＯ等の透明導電膜からなり、バス電極Ｘｂ及びＹｂは例えば金属膜からなる。透明電極Ｘａ及バス電極Ｘｂからなる行電極Ｘ、並びに透明電極Ｙａ及バス電極Ｙｂからなる行電極Ｙは、図３に示す如く、その前面側がＰＤＰ５０の表示面となる前面透明基板１０の背面側に形成されている。この際、各行電極対（Ｘ、Ｙ）における透明電極Ｘａ及びＹａは、互いに対となる相手の行電極側に伸張しており、その幅広部の頂辺同士が所定幅の放電ギャップｇ１を介して互いに対向している。又、前面透明基板１０の背面側には、行電極対（Ｘ、Ｙ）とこの行電極対に隣接する行電極対（Ｘ、Ｙ）との間に、２次元表示画面の水平方向に伸張する黒色または暗色の光吸収層（遮光層）１１が形成されている。さらに、前面透明基板１０の背面側には、行電極対（Ｘ，Ｙ）を被覆するように誘電体層１２が形成されている。この誘電体層１２の背面側（行電極対が接触する面とは反対側の面）には、図３に示す如く、光吸収層１１とこの光吸収層１１に隣接するバス電極Ｘｂ及びＹｂとが形成されている領域に対応した部分に、嵩上げ誘電体層１２Ａが形成されている。
【００２４】
誘電体層１２及び嵩上げ誘電体層１２Ａの表面上には、酸化マグネシウム層１３が形成されている。尚、酸化マグネシウム層１３は、電子線の照射によって励起されて波長２００〜３００ｎｍ内、特に２３０〜２５０ｎｍ内にピークを有するＣＬ（カソードルミネッセンス）発光を行う二次電子放出材としての酸化マグネシウム結晶体（以下、ＣＬ発光ＭｇＯ結晶体と称する）を含むものである。このＣＬ発光ＭｇＯ結晶体は、マグネシウムを加熱して発生するマグネシウム蒸気を気相酸化して得られるものであり、例えば立方体の結晶体が互いに嵌り込んだ多重結晶構造、あるいは立方体の単結晶構造を有する。ＣＬ発光ＭｇＯ結晶体の平均粒径は、２０００オングストローム以上（ＢＥＴ法による測定結果）である。
【００２５】
平均粒径が２０００オングストローム以上の大きな粒径の気相法酸化マグネシウム単結晶体を形成しようとする場合には、マグネシウム蒸気を発生させる際の加熱温度を高くする必要がある。このため、マグネシウムと酸素が反応する火炎の長さが長くなり、この火炎と周囲との温度差が大きくなることによって、粒径の大きい気相法酸化マグネシウム単結晶体ほど、上述した如きＣＬ発光のピーク波長（例えば、２３５ｎｍ付近、２３０〜２５０ｎｍ内）に対応したエネルギー準位を有するものが多く形成されることになる。
【００２６】
また、一般的な気相酸化法に比べ、単位時間当たりに蒸発させるマグネシウムの量を増加させてマグネシウムと酸素との反応領域をより増大させ、より多くの酸素と反応することによって生成された気相法酸化マグネシウム単結晶体は、上述したＣＬ発光のピーク波長に対応したエネルギー準位を有するものとなる。
【００２７】
このようなＣＬ発光ＭｇＯ結晶体を、スプレー法や静電塗布法等によって、誘電体層１２の表面に付着させることにより酸化マグネシウム層１３が形成されている。尚、誘電体層１２の表面に蒸着又はスパッタ法により薄膜酸化マグネシウム層を形成し、その上にＣＬ発光ＭｇＯ結晶体を付着させて酸化マグネシウム層１３を形成するようにしても良い。
【００２８】
一方、前面透明基板１０と平行に配置された背面基板１４上には、各行電極対（Ｘ，Ｙ）における透明電極Ｘａ及びＹａに対向する位置において、列電極Ｄの各々が行電極対（Ｘ，Ｙ）と直交する方向に伸張して形成されている。背面基板１４上には、更に列電極Ｄを被覆する白色の列電極保護層１５が形成されている。この列電極保護層１５上には隔壁１６が形成されている。隔壁１６は、各行電極対（Ｘ，Ｙ）のバス電極Ｘｂ及びＹｂに対応した位置において夫々２次元表示画面の横方向に伸張している横壁１６Ａと、互いに隣接する列電極Ｄ間の各中間位置において２次元表示画面の縦方向に伸張している縦壁１６Ｂとによって梯子形状に形成されている。更に、図２に示す如き梯子形状の隔壁１６がＰＤＰ５０の各表示ライン毎に形成されている。互いに隣接する隔壁１６の間には、図２に示す如き隙間ＳＬが存在する。又、梯子状の隔壁１６により、夫々独立した放電空間Ｓ、透明電極Ｘａ及びＹａを含む画素セルＰＣが区画されている。放電空間Ｓ内には、キセノンガスを含む放電ガスが封入されている。各画素セルＰＣ内における横壁１６Ａの側面、縦壁１６Ｂの側面、及び列電極保護層１５の表面には、これらの面を全て覆うように蛍光体層１７が形成されている。この蛍光体層１７は、実際には、赤色発光を為す蛍光体、緑色発光を為す蛍光体、及び青色発光を為す蛍光体の３種類からなる。
【００２９】
尚、蛍光体層１７内には、例えば図５に示す如き形態にて、二次電子放出材としてのＭｇＯ結晶体（ＣＬ発光ＭｇＯ結晶体を含む）が含まれている。この際、少なくとも蛍光体層１７の表面上、すなわち放電空間Ｓと接する面上には、放電ガスと接触するようにＭｇＯ結晶体が蛍光体層１７から露出している。
【００３０】
ここで、各画素セルＰＣの放電空間Ｓと隙間ＳＬとの間は、図３に示す如く酸化マグネシウム層１３が横壁１６Ａに当接されることによって互いに閉じられている。又、図４に示す如く、縦壁１６Ｂは酸化マグネシウム層１３に当接されていないので、その間に隙間ｒが存在する。すなわち、２次元表示画面の横方向において互いに隣接する画素セルＰＣ各々の放電空間Ｓは、この隙間ｒを介して互いに連通しているのである。
【００３１】
図６は、かかる画素駆動データ生成回路３の内部構成の一例を示す図である。
【００３２】
図６において、多階調化処理回路３１は、先ず、入力映像信号を各画素毎にその全ての輝度レベルを２５６階調にて表現する８ビットの画素データに変換し、この画素データに対して誤差拡散処理及びディザ処理からなる多階調化処理を施す。すなわち、先ず、誤差拡散処理では、上記画素データの上位６ビット分を表示データ、残りの下位２ビット分を誤差データとし、周辺画素各々に対応した画素データにおける誤差データを重み付け加算したものを、上記表示データに反映させることにより６ビットの誤差拡散処理画素データを得る。かかる誤差拡散処理によれば、原画素における下位２ビット分の輝度が周辺画素によって擬似的に表現され、それ故に８ビットよりも少ない６ビット分の表示データにて、上記８ビット分の画素データと同等の輝度階調表現が可能になる。次に、駆動制御回路５６は、この誤差拡散処理によって得られた６ビットの誤差拡散処理画素データに対してディザ処理を施す。ディザ処理では、互いに隣接する複数の画素を１画素単位とし、この１画素単位内の各画素に対応した上記誤差拡散処理画素データに夫々、互いに異なる係数値からなるディザ係数を夫々割り当てて加算することによりディザ加算画素データを得る。かかるディザ係数の加算によれば、上記の如き画素単位で眺めた場合には、ディザ加算画素データの上位４ビット分だけでも８ビットに相当する輝度を表現することが可能となる。そこで、駆動制御回路５６は、上記ディザ加算画素データの上位４ビット分を、図７に示す如き、全輝度レベルを１６階調にて表す４ビットの多階調化画素データＰＤSに変換する。そして、データ変換回路３２は、多階調化画素データＰＤSを図７に示す如きデータ変換テーブルに従って１４ビットの画素駆動データＧＤに変換する。駆動制御回路５６は、メモリ５を制御し、かかる画素駆動データＧＤにおける第１〜第１４ビットを夫々サブフィールドＳＦ１〜ＳＦ１４（後述する）の各々に対応させ、そのサブフィールドＳＦに対応したビット桁を画素駆動データビットとして１表示ライン分（ｍ個）ずつアドレスドライバ５５に供給する。
【００３３】
すなわち、メモリ５は、駆動制御回路５６から供給された書込信号に従って上記画素駆動データＧＤを順次書き込む。そして、１画面分、つまり第１行・第１列の画素に対応した画素駆動データＧＤ11から、第ｎ行・第ｍ列の画素に対応した画素駆動データＧＤnmまでの(ｎ×ｍ)個分の画素駆動データＧＤの書き込みが終了すると、メモリ５は、以下の如き読み出し動作を行う。
【００３４】
先ず、メモリ５では、書き込まれた１画面分の画素駆動データＧＤ(1,1)〜ＧＤ(n,m)各々を、各ビット桁(第１ビット〜第１４ビット)毎に分割した画素駆動データビットＤＢ１〜ＤＢ１４と捉える。そして、メモリ５は、後述するサブフィールドＳＦ１のアドレス行程Ｗにおいて、画素駆動データビットＤＢ１(1,1)〜ＤＢ１(n,m)を１表示ライン分ずつ読み出してアドレスドライバ６に供給する。又、後述するサブフィールドＳＦ２のアドレス行程Ｗでは、メモリ５は、上記画素駆動データビットＤＢ２(1,1)〜ＤＢ２(n,m)を１表示ライン分ずつ読み出してアドレスドライバ６に供給する。以下、同様にして、メモリ５は、後述するサブフィールドＳＦ３〜ＳＦ１４の各アドレス行程Ｗにて、画素駆動データビットＤＢ３〜ＤＢ１４を１表示ライン分ずつ読み出してアドレスドライバ５５に供給するのである。
【００３５】
本実施例において、駆動制御回路５６は、上記ピーク輝度信号ＰＬによって示される画像１フレーム分（又は１フィールド分）のピーク輝度レベルに応じて、ピーク輝度に対応するサブフィールドに後続するサブフィールドでは駆動パルスの印加を停止する動作を行う。より具体的には、駆動パルスの印加を停止するサブフィールドの数を段階的に増減させる動作を行う。
【００３６】
［印加停止を行わないフィールドについての駆動制御動作］
上記した駆動パルスの印加停止動作の詳細については後述するが、まず、駆動パルスの印加停止を行わないフィールド（フレーム）についての駆動制御動作について以下に説明する。なお、以下においては、この駆動制御動作を駆動モード１（ＭＯＤＥ−１）とも称する。
【００３７】
駆動制御回路５６は、図８に示す如き発光駆動シーケンスに従って上記構造を有するＰＤＰ５０を駆動させるべき各種制御信号を、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３及びアドレスドライバ５５からなるパネルドライバに供給する。すなわち、駆動制御回路５６は、図８に示す如き１フィールド（１フレーム）表示期間内の先頭のサブフィールドＳＦ１では、第１リセット行程Ｒ１、第１選択書込アドレス行程Ｗ１W及び微小発光行程ＬＬ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。かかるサブフィールドＳＦ１に後続するＳＦ２では、第２リセット行程Ｒ２、第２選択書込アドレス行程Ｗ２W及びサスティン行程Ｉ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。又、サブフィールドＳＦ３〜ＳＦ１４各々では、選択消去アドレス行程ＷD及びサスティン行程Ｉ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。尚、１フィールド表示期間内の最後尾のサブフィールドＳＦ１４に限り、サスティン行程Ｉの実行後、駆動制御回路５６は、消去行程Ｅに従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。
【００３８】
パネルドライバ、すなわち、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３及びアドレスドライバ５５は、駆動制御回路５６から供給された各種制御信号に応じて、図９に示す如き各種駆動パルスを生成してＰＤＰ５０の列電極Ｄ、行電極Ｘ及びＹに供給する。
【００３９】
尚、図９においては、図８に示されるサブフィールドＳＦ１〜ＳＦ１４の内のＳＦ１〜ＳＦ３、並びに最後尾のサブフィールドＳＦ１４での動作のみを抜粋して示すものである。
【００４０】
先ず、サブフィールドＳＦ１の第１リセット行程Ｒ１の前半部では、Ｙ電極ドライバ５３が、後述するサスティンパルスに比して時間経過に伴う前縁部での電位推移が緩やかな波形を有する正極性のリセットパルスＲＰ１Y1を全ての行電極Ｙ1〜Ｙnに印加する。尚、リセットパルスＲＰ１Y1のピーク電位は、サスティンパルスのピーク電位よりも高電位であり、且つ後述するリセットパルスＲＰ２Y1のピーク電位よりも低電位である。又、この間、アドレスドライバ５５は、列電極Ｄ1〜Ｄmを接地電位（０ボルト）の状態に設定する。更に、この間、Ｘ電極ドライバ５１は、かかるリセットパルスＲＰ１Y1と同一極性であり、且つ、上記リセットパルスＲＰ１Y1の印加に伴う行電極Ｘ及びＹ間での面放電を防止し得るピーク電位を有するリセットパルスＲＰ１Xを全ての行電極Ｘ1〜Ｘn各々に印加する。尚、この間、行電極Ｘ及びＹ間で面放電が生じないのであれば、Ｘ電極ドライバ５１は、リセットパルスＲＰ１Xを印加する代わりに、全ての行電極Ｘ1〜Ｘnを接地電位（０ボルト）に設定するようにしても良い。ここで、第１リセット行程Ｒ１の前半部では、上述した如きリセットパルスＲＰ１Y1の印加に応じて、全ての画素セルＰＣ各々内の行電極Ｙ及び列電極Ｄ間において微弱な第１リセット放電が生起される。すなわち、第１リセット行程Ｒ１の前半部では、行電極Ｙが陽極側、列電極Ｄが陰極側となるように両電極間に電圧を印加することにより、行電極Ｙから列電極Ｄに向けて電流が流れる放電（以下、列側陰極放電と称する）を上記第１リセット放電として生起させるのである。かかる第１リセット放電に応じて、全ての画素セルＰＣ内の行電極Ｙ近傍には負極性の壁電荷、列電極Ｄ近傍には正極性の壁電荷が形成される。
【００４１】
次に、サブフィールドＳＦ１の第１リセット行程Ｒ１の後半部では、Ｙ電極ドライバ５３が、時間経過に伴う前縁部での電位推移が緩やかな負極性のリセットパルスＲＰ１Y2を発生し、これを全ての行電極Ｙ1〜Ｙnに印加する。尚、リセットパルスＲＰ１Y2における負のピーク電位は、後述する負極性の書込走査パルスＳＰWのピーク電位よりも高い電位、つまり０ボルトに近い電位に設定されている。すなわち、リセットパルスＲＰY2のピーク電位を書込走査パルスＳＰWのピーク電位よりも低くしてしまうと、行電極Ｙ及び列電極Ｄ間において強い放電が生起され、列電極Ｄ近傍に形成されていた壁電荷が大幅に消去されてしまい、第１選択書込アドレス行程Ｗ１Wでのアドレス放電が不安定となるからである。この間、Ｘ電極ドライバ５１は、全ての行電極Ｘ1〜Ｘnを接地電位（０ボルト）に設定する。尚、リセットパルスＲＰ１Y2のピーク電位は、上記第１リセット放電に応じて行電極Ｘ及びＹ各々の近傍に形成された壁電荷を考慮した上で、行電極Ｘ及びＹ間において確実に上記第２リセット放電を生起させることができる最低の電位である。ここで、第１リセット行程Ｒ１の後半部では、上述した如きリセットパルスＲＰ１Y2の印加に応じて、全ての画素セルＰＣ内の行電極Ｘ及びＹ間において第２リセット放電が生起される。第２リセット放電により、各画素セルＰＣ内の行電極Ｘ及びＹ各々の近傍に形成されていた壁電荷が消去され、全ての画素セルＰＣが消灯モードに初期化される。更に、上記リセットパルスＲＰ１Y2の印加に応じて、全ての画素セルＰＣ内の行電極Ｙ及び列電極Ｄ間においても微弱な放電が生起される。この微弱な放電により、列電極Ｄ近傍に形成されていた正極性の壁電荷の一部が消去され、後述する第１選択書込アドレス行程Ｗ１Wにおいて正しく選択書込アドレス放電を生起させ得る量に調整される。
【００４２】
次に、サブフィールドＳＦ１の第１選択書込アドレス行程Ｗ１Wでは、Ｙ電極ドライバ５３が、図９に示す如き負極性の所定ベース電位を有するベースパルスＢＰ-を行電極Ｙ1〜Ｙnに同時に印加しつつ、負極性のピーク電位を有する書込走査パルスＳＰWを行電極Ｙ1〜Ｙn各々に順次択一的に印加して行く。この間、アドレスドライバ５５は、先ず、サブフィールドＳＦ１に対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスＤＰに変換する。例えば、アドレスドライバ５５は、画素セルＰＣを点灯モードに設定させるべき論理レベル１の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスＤＰに変換する。一方、画素セルＰＣを消灯モードに設定させるべき論理レベル０の画素駆動データビットに対してはこれを低電圧(０ボルト)の画素データパルスＤＰに変換する。そして、アドレスドライバ５５は、かかる画素データパルスＤＰを１表示ライン分(ｍ個)ずつ、各書込走査パルスＳＰWの印加タイミングに同期して列電極Ｄ1〜Ｄmに印加して行く。この際、上記書込走査パルスＳＰWと同時に、点灯モードに設定させるべき高電圧の画素データパルスＤＰが印加された画素セルＰＣ内の列電極Ｄ及び行電極Ｙ間に選択書込アドレス放電が生起される。尚、この間、行電極Ｘ及びＹ間にも書込走査パルスＳＰWに応じた電圧が印加されることになるが、この段階では全ての画素セルＰＣは消灯モード、つまり壁電荷が消去された状態にあるので、かかる書込走査パルスＳＰWの印加だけでは行電極Ｘ及びＹ間には放電が生じない。従って、サブフィールドＳＦ１の第１選択書込アドレス行程Ｗ１Wでは、書込走査パルスＳＰW及び高電圧の画素データパルスＤＰの印加に応じて、画素セルＰＣ内の列電極Ｄ及び行電極Ｙ間のみに選択書込アドレス放電が生起される。これにより、画素セルＰＣ内の行電極Ｘ近傍には壁電荷が存在していないものの、行電極Ｙ近傍には正極性の壁電荷、列電極Ｄ近傍には負極性の壁電荷が夫々形成された点灯モードの状態に設定される。一方、上記書込走査パルスＳＰWと同時に、消灯モードに設定させるべき低電圧（０ボルト）の画素データパルスＤＰが印加された画素セルＰＣ内の列電極Ｄ及び行電極Ｙ間には上述した如き選択書込アドレス放電は生起されない。よって、この画素セルＰＣは、第１リセット行程Ｒ１において初期化された消灯モードの状態、つまり、行電極Ｙ及び列電極Ｄ間、並びに行電極Ｘ及びＹ間のいずれにおいても放電が生じない状態を維持する。
【００４３】
次に、サブフィールドＳＦ１の微小発光行程ＬＬでは、Ｙ電極ドライバ５３が、図９に示す如き正極性の所定のピーク電位を有する微小発光パルスＬＰを行電極Ｙ1〜Ｙnに同時に印加する。かかる微小発光パルスＬＰの印加に応じて、点灯モードに設定されている画素セルＰＣ内の列電極Ｄ及び行電極Ｙ間において放電（以下、微小発光放電と称する）が生起される。つまり、微小発光行程ＬＬでは、画素セルＰＣ内の行電極Ｙ及び列電極Ｄ間では放電が生起されるものの、行電極Ｘ及びＹ間には放電が生起させることのない電位を行電極Ｙに印加することにより、点灯モードに設定されている画素セルＰＣ内の列電極Ｄ及び行電極Ｙ間のみで微小発光放電を生起させるのである。この際、微小発光パルスＬＰのピーク電位は、後述するサブフィールドＳＦ２以降のサスティン行程Ｉにて印加するサスティンパルスＩＰのピーク電位よりも低い電位であり、例えば、後述する選択消去アドレス行程ＷDにおいて行電極Ｙに印加されるベース電位と同一である。又、図９に示す如く、微小発光パルスＬＰにおける電位の立ち上がり区間での時間経過に伴う変化率は、リセットパルス（ＲＰ１Y1，ＲＰ２Y1）における立ち上がり区間での変化率よりも高くしている。つまり、微小発光パルスＬＰの前縁部における電位推移をリセットパルスの前縁部における電位推移よりも急峻にすることにより、第１リセット行程Ｒ１及び第２リセット行程Ｒ２で生起される第１リセット放電よりも強い放電を生起させるのである。ここで、かかる放電は、前述した如き列側陰極放電であり且つ、サスティンパルスＩＰよりもそのパルス電圧が低い微小発光パルスＬＰによって生起された放電である為、行電極Ｘ及びＹ間で生起されるサスティン放電（後述する）よりもその放電に伴う発光輝度が低い。すなわち、微小発光行程ＬＬでは、第１リセット放電よりも高い輝度レベルの発光を伴う放電であるものの、サスティン放電よりもその放電に伴う輝度レベルが低い放電、つまり表示用に利用できる程度の微小な発光を伴う放電を微小発光放電として生起させるのである。この際、微小発光行程ＬＬの直前において実施される第１選択書込アドレス行程Ｗ１Wでは、画素セルＰＣ内の列電極Ｄ及び行電極Ｙ間で選択書込アドレス放電が生起される。よって、サブフィールドＳＦ１では、かかる選択書込アドレス放電に伴う発光と上記微小発光放電に伴う発光とによって、輝度レベル０よりも１段階だけ高輝度な階調に対応した輝度が表現されるのである。
【００４４】
尚、上記微小発光放電後、行電極Ｙ近傍には負極性の壁電荷、列電極Ｄ近傍には正極性の壁電荷が夫々形成される。
【００４５】
次に、サブフィールドＳＦ２の第２リセット行程Ｒ２の前半部では、Ｙ電極ドライバ５３が、後述するサスティンパルスに比して時間経過に伴う前縁部での電位推移が緩やかな波形を有する正極性のリセットパルスＲＰ２Y1を全ての行電極Ｙ1〜Ｙnに印加する。尚、リセットパルスＲＰ２Y1のピーク電位は、上記リセットパルスＲＰ１Y1のピーク電位よりも高い。又、この間、アドレスドライバ５５は、列電極Ｄ1〜Ｄmを接地電位（０ボルト）の状態に設定し、Ｘ電極ドライバ５１は、上記リセットパルスＲＰ２Y1の印加に伴う行電極Ｘ及びＹ間での面放電を防止し得るピーク電位を有する正極性のリセットパルスＲＰ２Xを全ての行電極Ｘ1〜Ｘn各々に印加する。尚、行電極Ｘ及びＹ間で面放電が生じないのであれば、Ｘ電極ドライバ５１は、上記リセットパルスＲＰ２Xを印加する代わりに、全ての行電極Ｘ1〜Ｘnを接地電位（０ボルト）に設定するようにしても良い。上記リセットパルスＲＰ２Y1の印加に応じて、画素セルＰＣ各々の内で上記微小発光行程ＬＬにて列側陰極放電が生起されなかった画素セルＰＣ内の行電極Ｙ及び列電極Ｄ間において、かかる微小発光行程ＬＬでの列側陰極放電よりも弱い第１リセット放電が生起される。すなわち、第２リセット行程Ｒ２の前半部では、行電極Ｙが陽極側、列電極Ｄが陰極側となるように両電極間に電圧を印加することにより、行電極Ｙから列電極Ｄに向けて電流が流れる列側陰極放電を上記第１リセット放電として生起させるのである。一方、上記微小発光行程ＬＬにおいて既に微小発光放電が生起された画素セルＰＣ内では、上記リセットパルスＲＰ２Y1の印加が為されても放電は生起されない。従って、第２リセット行程Ｒ２の前半部の終了直後、全ての画素セルＰＣ内の行電極Ｙ近傍には負極性の壁電荷、列電極Ｄ近傍には正極性の壁電荷が形成された状態となる。
【００４６】
次に、サブフィールドＳＦ２の第２リセット行程Ｒ２の後半部では、Ｙ電極ドライバ５３が、時間経過に伴う前縁部での電位推移が緩やかな負極性のリセットパルスＲＰ２Y2を行電極Ｙ1〜Ｙnに印加する。更に、第２リセット行程Ｒ２の後半部では、Ｘ電極ドライバ５１が、正極性の所定のベース電位を有するベースパルスＢＰ+を行電極Ｘ1〜Ｘn各々に印加する。この際、これら負極性のリセットパルスＲＰ２Y2及び正極性のベースパルスＢＰ+の印加に応じて、全ての画素セルＰＣ内の行電極Ｘ及びＹ間において第２リセット放電が生起される。尚、リセットパルスＲＰ２Y2及びベースパルスＢＰ+各々のピーク電位は、上記第１リセット放電によって行電極Ｘ及びＹ各々の近傍に形成された壁電荷を考慮した上で、行電極Ｘ及びＹ間において確実に上記第２リセット放電を生起させることができる最低の電位である。又、リセットパルスＲＰ２Y2における負のピーク電位は、負極性の書込走査パルスＳＰWのピーク電位よりも高い電位、つまり０ボルトに近い電位に設定されている。すなわち、リセットパルスＲＰ２Y2のピーク電位を書込走査パルスＳＰWのピーク電位よりも低くしてしまうと、行電極Ｙ及び列電極Ｄ間において強い放電が生起され、列電極Ｄ近傍に形成されていた壁電荷が大幅に消去されてしまい、第２選択書込アドレス行程Ｗ２Wでのアドレス放電が不安定となるからである。ここで、第２リセット行程Ｒ２の後半部において生起された第２リセット放電により、各画素セルＰＣ内の行電極Ｘ及びＹ各々の近傍に形成されていた壁電荷が消去され、全ての画素セルＰＣが消灯モードに初期化される。更に、上記リセットパルスＲＰ２Y2の印加に応じて、全ての画素セルＰＣ内の行電極Ｙ及び列電極Ｄ間においても微弱な放電が生起され、かかる放電により、列電極Ｄ近傍に形成されていた正極性の壁電荷の一部が消去され、第２選択書込アドレス行程Ｗ２Wにおいて正しく選択書込アドレス放電を生起させ得る量に調整される。
【００４７】
次に、サブフィールドＳＦ２の第２選択書込アドレス行程Ｗ２Wでは、Ｙ電極ドライバ５３が、図９に示す如き負極性の所定ベース電位を有するベースパルスＢＰ-を行電極Ｙ1〜Ｙnに同時に印加しつつ、負極性のピーク電位を有する書込走査パルスＳＰWを行電極Ｙ1〜Ｙn各々に順次択一的に印加して行く。Ｘ電極ドライバ５１は、第２リセット行程Ｒ２の後半部で行電極Ｘ1〜Ｘnに印加したベースパルスＢＰ+をこの第２選択書込アドレス行程Ｗ２Wにおいても引き続き行電極Ｘ1〜Ｘn各々に印加する。尚、上記ベースパルスＢＰ-及びベースパルスＢＰ+各々の電位は、書込走査パルスＳＰWの非印加期間中における行電極Ｘ及びＹ間の電圧が画素セルＰＣの放電開始電圧よりも低くなるような電位に設定されている。更に、第２選択書込アドレス行程Ｗ２Wでは、アドレスドライバ５５が、先ず、サブフィールドＳＦ２に対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスＤＰに変換する。例えば、アドレスドライバ５５は、画素セルＰＣを点灯モードに設定させるべき論理レベル１の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスＤＰに変換する。一方、画素セルＰＣを消灯モードに設定させるべき論理レベル０の画素駆動データビットに対してはこれを低電圧(０ボルト)の画素データパルスＤＰに変換する。そして、アドレスドライバ５５は、かかる画素データパルスＤＰを１表示ライン分(ｍ個)ずつ、各書込走査パルスＳＰWの印加タイミングに同期して列電極Ｄ1〜Ｄmに印加して行く。この際、上記書込走査パルスＳＰWと同時に、点灯モードに設定させるべき高電圧の画素データパルスＤＰが印加された画素セルＰＣ内の列電極Ｄ及び行電極Ｙ間には選択書込アドレス放電が生起される。更に、かかる選択書込アドレス放電の直後、この画素セルＰＣ内の行電極Ｘ及びＹ間にも微弱な放電が生起される。つまり、書込走査パルスＳＰWが印加された後、行電極Ｘ及びＹ間にはベースパルスＢＰ-及びベースパルスＢＰ+に応じた電圧が印加されるが、この電圧は各画素セルＰＣの放電開始電圧よりも低い電圧に設定されている為、かかる電圧の印加だけでは画素セルＰＣ内で放電が生起されることはない。ところが、上記選択書込アドレス放電が生起されると、この選択書込アドレス放電に誘発されて、ベースパルスＢＰ-及びベースパルスＢＰ+に基づく電圧印加だけで行電極Ｘ及びＹ間に放電が生起されるのである。このような放電は、ベースパルスＢＰ+が行電極Ｘに印加されない第１選択書込アドレス行程Ｗ１Wでは生起されない。かかる放電並びに上記選択書込アドレス放電により、この画素セルＰＣは、その行電極Ｙ近傍に正極性の壁電荷、行電極Ｘ近傍に負極性の壁電荷、列電極Ｄ近傍に負極性の壁電荷が夫々形成された状態、すなわち、点灯モードに設定される。一方、上記書込走査パルスＳＰWと同時に、消灯モードに設定させるべき低電圧（０ボルト）の画素データパルスＤＰが印加された画素セルＰＣ内の列電極Ｄ及び行電極Ｙ間には上述した如き選択書込アドレス放電は生起されず、それ故に行電極Ｘ及びＹ間でも放電が生じることはない。よって、この画素セルＰＣは、その直前までの状態、すなわち、第２リセット行程Ｒ２において初期化された消灯モードの状態を維持する。
【００４８】
次に、サブフィールドＳＦ２のサスティン行程Ｉでは、Ｙ電極ドライバ５３が、正極性のピーク電位を有するサスティンパルスＩＰを１パルス分だけ発生しこれを行電極Ｙ1〜Ｙn各々に同時に印加する。この間、Ｘ電極ドライバ５１は、行電極Ｘ1〜Ｘnを接地電位（０ボルト）の状態に設定し、アドレスドライバ５５は、列電極Ｄ1〜Ｄmを接地電位（０ボルト）の状態に設定する。上記サスティンパルスＩＰの印加に応じて、上述した如き点灯モードに設定されている画素セルＰＣ内の行電極Ｘ及びＹ間においてサスティン放電が生起される。かかるサスティン放電に伴って蛍光体層１７から照射される光が前面透明基板１０を介して外部に照射されることにより、このサブフィールドＳＦ１の輝度重みに対応した１回分の表示発光が為される。又、かかるサスティンパルスＩＰの印加に応じて、点灯モードに設定されている画素セルＰＣ内の行電極Ｙ及び列電極Ｄ間においても放電が生起される。かかる放電並びに上記サスティン放電により、画素セルＰＣ内の行電極Ｙ近傍には負極性の壁電荷、行電極Ｘ及び列電極Ｄ各々の近傍には夫々正極性の壁電荷が形成される。そして、かかるサスティンパルスＩＰの印加後、Ｙ電極ドライバ５３は、図９に示す如く時間経過に伴う前縁部での電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスＣＰを行電極Ｙ1〜Ｙnに印加する。かかる壁電荷調整パルスＣＰの印加に応じて、上記の如きサスティン放電の生起された画素セルＰＣ内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、画素セルＰＣ内の壁電荷の量が、次の選択消去アドレス行程ＷDにおいて正しく選択消去アドレス放電を生起させ得る量に調整される。
【００４９】
次に、サブフィールドＳＦ３〜ＳＦ１４各々の選択消去アドレス行程ＷOでは、Ｙ電極ドライバ５３が、正極性の所定ベース電位を有するベースパルスＢＰ+を行電極Ｙ1〜Ｙn各々に印加しつつ、図９に示す如き負極性のピーク電位を有する消去走査パルスＳＰDを行電極Ｙ1〜Ｙn各々に順次択一的に印加して行く。尚、ベースパルスＢＰ+のピーク電位は、この選択消去アドレス行程ＷOの実行期間中に亘り、行電極Ｘ及びＹ間での誤った放電を防止し得る電位に設定されている。又、選択消去アドレス行程ＷOの実行期間中に亘り、Ｘ電極ドライバ５１は、行電極Ｘ1〜Ｘn各々を接地電位（０ボルト）に設定する。又、この選択消去アドレス行程ＷDにおいて、アドレスドライバ５５は、先ず、そのサブフィールドＳＦに対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスＤＰに変換する。例えば、アドレスドライバ５５は、画素セルＰＣを点灯モードから消灯モードに遷移させるべき論理レベル１の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスＤＰに変換する。一方、画素セルＰＣの現状態を維持させるべき論理レベル０の画素駆動データビットが供給された場合にはこれを低電圧(０ボルト)の画素データパルスＤＰに変換する。そして、アドレスドライバ５５は、かかる画素データパルスＤＰを１表示ライン分(ｍ個)ずつ、各消去走査パルスＳＰDの印加タイミングに同期して列電極Ｄ1〜Ｄmに印加して行く。この際、上記消去走査パルスＳＰDと同時に、高電圧の画素データパルスＤＰが印加された画素セルＰＣ内の列電極Ｄ及び行電極Ｙ間に選択消去アドレス放電が生起される。かかる選択消去アドレス放電により、この画素セルＰＣは、その行電極Ｙ及びＸ各々の近傍に正極性の壁電荷、列電極Ｄ近傍に負極性の壁電荷が夫々形成された状態、すなわち、消灯モードに設定される。一方、上記消去走査パルスＳＰDと同時に、低電圧（０ボルト）の画素データパルスＤＰが印加された画素セルＰＣ内の列電極Ｄ及び行電極Ｙ間には上述した如き選択消去アドレス放電は生起されない。よって、この画素セルＰＣは、その直前までの状態（点灯モード、消灯モード）を維持する。
【００５０】
次に、サブフィールドＳＦ３〜ＳＦ１４各々のサスティン行程Ｉでは、Ｘ電極ドライバ５１及びＹ電極ドライバ５３が、図９に示す如く、行電極Ｘ及びＹ交互に、そのサブフィールドの輝度重みに対応した回数（偶数回数）分だけ繰り返し、正極性のピーク電位を有するサスティンパルスＩＰを行電極Ｘ1〜Ｘn及びＹ1〜Ｙn各々に印加する。すなわち、以下の如き、各サブフィールドに割り当てられている輝度重み付け値に対応した比率に応じた数のサスティンパルスを印加する（図7、図８参照）。なお、サブフィールドＳＦ１にて行われる微小発光放電（輝度レベル「α」）については後述する。
ＳＦ２：１
ＳＦ３：２
ＳＦ４：６
ＳＦ５：８
ＳＦ６：１０
ＳＦ７：１２
ＳＦ８：１６
ＳＦ９：２２
ＳＦ10：２６
ＳＦ11：３０
ＳＦ12：３６
ＳＦ13：４０
ＳＦ14：４６
【００５１】
かかるサスティンパルスＩＰが印加される度に、点灯モードに設定されている画素セルＰＣ内の行電極Ｘ及びＹ間においてサスティン放電が生起される。かかるサスティン放電に伴って蛍光体層１７から照射される光が前面透明基板１０を介して外部に照射されることにより、そのサブフィールドＳＦの輝度重みに対応した回数分の表示発光が為される。この際、サブフィールドＳＦ２〜ＳＦ１４各々のサスティン行程Ｉにおいて最終に印加されるサスティンパルスＩＰに応じてサスティン放電が生起された画素セルＰＣ内の行電極Ｙ近傍には負極性の壁電荷、行電極Ｘ及び列電極Ｄ各々の近傍には正極性の壁電荷が形成される。そして、かかる最終サスティンパルスＩＰの印加後、Ｙ電極ドライバ５３は、図９に示す如く時間経過に伴う前縁部での電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスＣＰを行電極Ｙ1〜Ｙnに印加する。かかる壁電荷調整パルスＣＰの印加に応じて、上記の如きサスティン放電の生起された画素セルＰＣ内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、画素セルＰＣ内の壁電荷の量が、次の選択消去アドレス行程ＷDにおいて正しく選択消去アドレス放電を生起させ得る量に調整される。
【００５２】
そして、最終のサブフィールドＳＦ１４のサスティン行程Ｉの終了後、Ｙ電極ドライバ５３は、負極性のピーク電位を有する消去パルスＥＰを全ての行電極Ｙ1〜Ｙnに印加する。かかる消去パルスＥＰの印加に応じて、点灯モード状態にある画素セルＰＣのみに消去放電が生起される。かかる消去放電によって点灯モード状態にあった画素セルＰＣは消灯モードの状態に遷移する。
【００５３】
以上の如き駆動を、図７に示す如き１６通りの画素駆動データＧＤに基づいて実行する。
【００５４】
先ず、黒表示（輝度レベル０）を表現する第１階調よりも１段階だけ高輝度を表す第２階調では、図７に示す如く、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ１のみで画素セルＰＣを点灯モードに設定させる為の選択書込アドレス放電を生起させ、この点灯モードに設定された画素セルＰＣを微小発光放電させる（□にて示す）。この際、これら選択書込アドレス放電及び微小発光放電に伴う発光時の輝度レベルは、１回分のサスティン放電に伴う発光時の輝度レベルよりも低い。よって、サスティン放電によって視覚される輝度レベルを「１」とした場合、第２階調では、輝度レベル「１」よりも低い輝度レベル「α」に対応した輝度が表現される。
【００５５】
次に、かかる第２階調よりも１段階だけ高輝度を表す第３階調では、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ２のみで画素セルＰＣを点灯モードに設定させる為の選択書込アドレス放電を生起させ（二重丸にて示す）、次のサブフィールドＳＦ３で画素セルＰＣを消灯モードに遷移させる為の選択消去アドレス放電を生起させる（黒丸にて示す）。よって、第３階調では、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ２のサスティン行程Ｉのみで１回分のサスティン放電に伴う発光が為され、輝度レベル「１」に対応した輝度が表現される。
【００５６】
次に、かかる第３階調よりも１段階だけ高輝度を表す第４階調では、先ず、サブフィールドＳＦ１において、画素セルＰＣを点灯モードに設定させる為の選択書込アドレス放電を生起させ、この点灯モードに設定された画素セルＰＣを微小発光放電させる（□にて示す）。更に、かかる第４階調では、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ２のみで画素セルＰＣを点灯モードに設定させる為の選択書込アドレス放電を生起させ（二重丸にて示す）、次のサブフィールドＳＦ３で画素セルＰＣを消灯モードに遷移させる為の選択消去アドレス放電を生起させる（黒丸にて示す）。よって、第４階調では、サブフィールドＳＦ１にて輝度レベル「α」の発光が為され、ＳＦ２にて輝度レベル「１」の発光を伴うサスティン放電が１回分だけ実施されるので、輝度レベル「α」＋「１」に対応した輝度が表現される。
【００５７】
又、第５階調〜第１６階調各々では、サブフィールドＳＦ１において画素セルＰＣを点灯モードに設定させる選択書込アドレス放電を生起させ、この点灯モードに設定された画素セルＰＣを微小発光放電させる（□にて示す）。そして、その階調に対応した１のサブフィールドのみで画素セルＰＣを消灯モードに遷移させる為の選択消去アドレス放電を生起させる（黒丸にて示す）。よって、第５階調〜第１６階調各々では、サブフィールドＳＦ１にて上記微小発光放電が生起され、ＳＦ２にて１回分のサスティン放電を生起された後、その階調に対応した数だけ連続したサブフィールド各々（白丸にて示す）でそのサブフィールドに割り当てられている回数分だけサスティン放電が生起される。これにより、第５階調〜第１６階調各々では、輝度レベル「α」＋「１フィールド（又は１フレーム）表示期間内において生起されたサスティン放電の総数」に対応した輝度が視覚される。
【００５８】
すなわち、図７に示す如き駆動によれば、輝度レベル「０」〜「２５５＋α」なる輝度範囲を以下に示す如き１６段階（図７参照）にて表すことが可能となるのである。
｛0、α、1、1+α、3+α、9+α、17+α、27+α、39+α、55+α、
77+α、103+α、133+α、169+α、209+α、255+α｝
【００５９】
かかる駆動によれば、１フィールド表示期間内においてその発光パターン（点灯状態、消灯状態）が互いに反転している領域が１画面内に混在することは無いので、このような状態で生じる疑似輪郭が防止される。
【００６０】
ここで、図９に示される駆動では、サブフィールドＳＦ１の第１リセット行程Ｒ１及びＳＦ２の第２リセット行程Ｒ２各々において、列電極Ｄを陰極側、行電極Ｙを陽極側とした電圧を両電極間に印加することにより、行電極Ｙから列電極Ｄに向けて電流が流れる列側陰極放電を第１リセット放電として生起させている。よって、かかる第１リセット放電時には、放電ガス内の陽イオンが列電極Ｄへ向かう際に、図５に示す如き蛍光体層１７内に含まれている二次電子放出材料としてのＭｇＯ結晶体に衝突して、このＭｇＯ結晶体から二次電子を放出させる。特に、図１に示されるプラズマディスプレイ装置のＰＤＰ５０では、ＭｇＯ結晶体を図５に示す如く放電空間に露出させることにより、陽イオンとの衝突の確率を高め、二次電子を効率よく放電空間に放出させるようにしている。すると、かかる二次電子によるプライミング作用により画素セルＰＣの放電開始電圧が低くなるので、比較的弱いリセット放電を生起させることが可能となる。よって、リセット放電の微弱化によりその放電に伴う発光輝度が低下するので、暗い画像を表示する際のコントラスト、いわゆる暗コントラストを向上させた表示が可能となる。
【００６１】
更に、図９に示される駆動では、図３に示す如き前面透明基板１０側に形成されている行電極Ｙ、及び背面基板１４側に形成されている列電極Ｄ間で第１リセット放電を生起させている。よって、共に前面透明基板１０側に形成されている行電極Ｘ及びＹ間でリセット放電を生起させる場合に比して、前面透明基板１０側から外部に放出される放電光が少なくなるので、更なる暗コントラストの向上を図ることができる。
【００６２】
又、図７〜図９に示す駆動では、先頭のサブフィールドＳＦ１において、全画素セルＰＣを消灯モード状態に初期化すべきリセット放電を生起させた後、この消灯モード状態にある画素セルＰＣを点灯モード状態に遷移させるべき選択書込アドレス放電を生起させる。そして、ＳＦ２に後続するサブフィールドＳＦ３〜ＳＦ１４各々の内の１のサブフィールドにおいて、点灯モード状態にある画素セルＰＣを消灯モード状態に遷移させるべき選択消去アドレス放電を生起させるという選択消去アドレス法を採用した駆動を実施するようにしている。よって、図７に示す如き第１階調に従った駆動によって黒表示（輝度レベル０）を行うと、１フィールド表示期間を通して生起される放電は、先頭サブフィールドＳＦ１でのリセット放電だけとなる。従って、サブフィールドＳＦ１で全画素セルＰＣを点灯モード状態に初期化するリセット放電を生起させてからこれを消灯モード状態に遷移させる選択消去アドレス放電を生起させる駆動を採用した場合に比して、１フィールド表示期間を通して生起される放電回数が少なくなるので、暗コントラストを向上させることができる。
【００６３】
又、図７〜図９に示される駆動においては、最も輝度重みが小なるサブフィールドＳＦ１では、表示画像に寄与する放電として、サスティン放電ではなく微小発光放電を生起させるようにしている。この際、微小発光放電は列電極Ｄ及び行電極Ｙ間で生起される放電である為、行電極Ｘ及びＹ間で生起されるサスティン放電に比べて、その放電に伴う発光時の輝度レベルが低い。よって、かかる微小発光放電によって黒表示（輝度レベル０）よりも１段階だけ高輝度を表す（第２階調）場合には、サスティン放電によってこれを表す場合に比して輝度レベル０との輝度差が小となる。従って、低輝度画像を表現する際の階調表現能力が高まる。又、第２階調においては、サブフィールドＳＦ１に後続するＳＦ２の第２リセット行程Ｒ２ではリセット放電が生起されないので、このリセット放電に伴う暗コントラストの低下が抑制される。
【００６４】
又、図９に示される駆動では、サブフィールドＳＦ１の第１リセット行程Ｒ１で第１リセット放電を生起させるべく行電極Ｙに印加するリセットパルスＲＰ１Y1のピーク電位を、ＳＦ２の第２リセット行程Ｒ２で第１リセット放電を生起させるべく行電極Ｙに印加するリセットパルスＲＰ２Y1のピーク電位よりも低くしている。これによりサブフィールドＳＦ１の第１リセット行程Ｒ１において、全画素セルＰＣを一斉にリセット放電させた際の発光を弱めて、暗コントラストの低下を抑制させている。
【００６５】
又、図７〜図９に示される駆動においては、輝度重みが第２番目に小なるサブフィールドＳＦ２のサスティン行程Ｉでは、サスティン放電を１回だけ生起させることにより、低輝度画像を表現する際の階調表現能力が高めている。尚、サブフィールドＳＦ２のサスティン行程Ｉでは、サスティン放電を生起させるべく印加されるサスティンパルスＩＰが１回だけなので、この１回分のサスティンパルスＩＰに応じて生起されたサスティン放電の終息後、行電極Ｙ近傍には負極性の壁電荷、列電極Ｄ近傍には正極性の壁電荷が夫々形成された状態となる。これにより、次のサブフィールドＳＦ３の選択消去アドレス行程ＷDでは、列電極Ｄ及び行電極Ｙ間において列電極Ｄを陽極側とした放電（以降、列側陽極放電と称する）を選択消去アドレス放電として生起させることが可能となる。一方、後続するサブフィールドＳＦ３〜ＳＦ１４各々のサスティン行程Ｉでは、サスティンパルスＩＰの印加回数を偶数としている。よって、各サスティン行程Ｉの終了直後は、行電極Ｙ近傍に負極性の壁電荷、列電極Ｄ近傍には正極性の壁電荷が形成された状態となるので、各サスティン行程Ｉに引き続き実施される選択消去アドレス行程ＷDでは、列側陽極放電が可能となる。従って、列電極Ｄに対しては正極性のパルスが印加されるだけとなり、アドレスドライバ５５の高コスト化が抑制される。
【００６６】
又、図１に示されるＰＤＰ５０においては、各画素セルＰＣ内の前面透明基板１０側に形成されている酸化マグネシウム層１３内のみならず、背面基板１４側に形成されている蛍光体層１７内にも、二次電子放出材料としてのＣＬ発光ＭｇＯ結晶体を含ませるようにしている。
【００６７】
ここで、波長域２００〜３００ｎｍ内（特に、２３５ｎｍ付近，２３０〜２５０ｎｍ内）にピークを有するＣＬ発光ＭｇＯ結晶体は、ＰＤＰの放電特性の改善に寄与する。その理由として、ＣＬ発光ＭｇＯ結晶体が、そのピーク波長に対応したエネルギー準位を有し、そのエネルギー準位によって電子を長時間（数ｍｓｅｃ以上）トラップすることができ、この電子が電界によって取り出されることで、放電開始に必要な初期電子が得られことによるものと推測される。
【００６８】
そして、このＣＬ発光ＭｇＯ結晶体による放電特性の改善効果は、波長域２００〜３００ｎｍ内（特に、２３５ｎｍ付近，２３０〜２５０ｎｍ内）にピークを有するＣＬ発光の強度が大きくなるほど大きくなる。それは、ＣＬ発光強度とＣＬ発光ＭｇＯ結晶体の粒径との間に相関関係がある。
【００６９】
すなわち、２０００オングストローム以上の大きな粒径のＣＬ発光ＭｇＯ結晶体を形成しようとする場合には、マグネシウム蒸気を発生させる際の加熱温度を高くする必要があり、このため、マグネシウムと酸素が反応する火炎の長さが長くなり、この火炎と周囲との温度差が大きくなることによって、粒径の大きいＣＬ発光ＭｇＯ結晶体ほどＣＬ発光のピーク波長（例えば、２３５ｎｍ付近，２３０〜２５０ｎｍ内）に対応したエネルギー準位を有するものが多数形成されるためである。
【００７０】
尚、図７に示される駆動では、第４階調以降の各階調においてもサブフィールドＳＦ１において輝度レベル「α」の発光を伴う微小発光放電を生起させるようにしているが、第３階調以降の階調では、この微小発光放電を生起させないようにしても良い。要するに、微小発光放電に伴う発光は極めて低輝度（輝度レベル「α」）である為、これよりも高輝度な発光を伴うサスティン放電との併用が為される第４階調以降の階調では、輝度レベルαの輝度増加分を視覚することができなくなる場合があり、この際、微小発光放電を生起させる意義がなくなるからである。
【００７１】
［駆動パルスの印加停止制御動作］
次に、図１０に示すフローチャートを参照して駆動パルスの印加停止制御動作（以下において、駆動モード２（ＭＯＤＥ−２）とも称する）について詳細に説明する。なお、以下においては説明および理解の容易さのため、第３階調以降の階調では、上記した輝度レベル「α」の発光を伴う微小発光放電を生起させない発光駆動を実行するものとして説明する。
【００７２】
かかる駆動モード２（ＭＯＤＥ−２）において、先ず、輝度検出回路２は現在表示しているフレーム（又はフィールド）の次の画像１フレーム分のピーク輝度レベルＰＬを検出し、ピーク輝度検出信号ＰＬを生成する（ステップＳ１１）。駆動制御回路５６は、当該ピーク輝度検出信号に基づいて、そのピーク輝度レベルＰＬに対応するサブフィールドを判別する。
【００７３】
より具体的には、例えば、当該次の１フレームのピーク輝度レベルＰＬが輝度レベル「２７」（第８階調、図７）に対応するとき（ＰＬ＝２７と記す）、当該１フレーム分の画像表示はサブフィールドＳＦ６までのサブフィールド（すなわち、ＳＦ１〜ＳＦ７）のみを用いれば実現できる。すなわち、当該１フレーム分の画像表示を実現できるサブフィールドの数を「有効サブフィールド数（ＥＳ）」（この場合ではＥＳ＝６、サブフィールドＳＦ１〜ＳＦ６）として定義され、駆動モード２（ＭＯＤＥ−２）は当該有効サブフィールド数（ＥＳ）に基づいて実行される。なお、有効サブフィールド数（ＥＳ）は、最低輝度に対応するＳＦ１から順次計数される。
【００７４】
そして、駆動制御回路５６は、当該ピーク輝度検出信号ＰＬに基づいて、次の１フレームの有効サブフィールド数（ＥＳ）を算出し（ステップＳ１２）、現在のフレームのサブフィールド数（ＣＳ）が次の１フレームの有効サブフィールド数（ＥＳ）を超えるか否かを判別する（ステップＳ１３）。
【００７５】
当該現在サブフィールド数（ＣＳ）が当該有効サブフィールド数（ＥＳ）を超えると判別された場合には、所定の変更基準期間（減少基準期間）（ＰＤ）が経過したか否かが判別される（ステップＳ１４）。当該所定の減少基準期間（ＰＤ）が経過したと判別された場合には、次のフレームにおいて所定のサブフィールド数（ＤＳ）だけサブフィールド数を削減（−ＤＳ）する発光駆動制御を行う。
【００７６】
より具体的には、図１１に示すように、例えば、時刻Ｔ１において現在サブフィールド数が１４（ＣＳ＝１４）であり、有効サブフィールド数が６（ＥＳ＝６）であり、前回サブフィールド数を変更（減少又は増加）した時からの経過時間（ＴＥ）が減少基準期間（ＰＤ）以上である場合（すなわち、ＴＥ≧ＰＤ）、サブフィールド数（ＮＳ）を削減する（ＮＳ＝１４−ＤＳ）（ステップＳ１５）。例えば、サブフィールド数の削減数が２（ＤＳ＝２）である場合には、サブフィールドＳＦ１〜ＳＦ１２までのサブフィールドによって発光駆動がなされる。つまり、サブフィールドＳＦ１〜ＳＦ１４の内で、サブフィールドＳＦ１２の直後に後続するＳＦ１３〜ＳＦ１４を「休止サブフィールド」として設定する。すなわち、サブフィールドＳＦ１３〜ＳＦ１４において、全ての駆動パルスの印加を停止する。具体的には、図７に示すサブフィールドＳＦ１３〜ＳＦ１４において、走査パルスＳＰ、画素データパルス、サスティンパルスＩＰX及びＩＰY等の全ての駆動パルスの印加を停止するのである。
【００７７】
そして、サブフィールド数の削減を行った後は、ステップＳ１１に戻って、上記した手順が繰り返される。例えば、上記と同様に、前回サブフィールド数を減少させた時（Ｔ１）から減少基準期間（ＰＤ）を経過した場合（時刻Ｔ２）、削減ステップＳ１５において、サブフィールド数（ＮＳ）は１４−２＊ＤＳとされ（＊は乗算を表す）、さらにサブフィールドＳＦ１１及びＳＦ１２が休止サブフィールドとして追加設定され、休止サブフィールドＳＦ１１〜ＳＦ１４において、全ての駆動パルスの印加が停止される。すなわち、さらに休止サブフィールドを変更量（ＤＳ＝２）だけ増加させる駆動制御を行うのである。
【００７８】
一方、ステップＳ１４において、当該所定の減少基準期間（ＰＤ）が経過していないと判別された場合には、ステップＳ１１に戻って、上記した手順が繰り返される。すなわち、現在サブフィールド数（ＣＳ）が有効サブフィールド数（ＥＳ）を超える場合であっても、前回サブフィールド数を減少させた時から所定の減少基準期間（ＰＤ）を経過していない場合にはサブフィールド数の削減を行わない。従って、基準期間（ＰＤ）を経過した後にサブフィールド数を減少（休止サブフィールドを増加）させることによって、段階的にサブフィールド数を減少させることができ、望ましくない動作音の発生を抑制するのである。なお、かかる動作音は、ＰＤＰパネルの発光表示に際し、種々の箇所から発生し、サブフィールド数、サスティンパルス数等に比例して大きくなる。
【００７９】
換言すれば、本実施例の駆動制御によれば、急激なピーク輝度レベルの変化であっても、サブフィールド数を時定数をもって変化させることで駆動動作の急激な変化（図１０の一点鎖線の矢印で示す）を回避して動作音の発生を抑制するのである。
【００８０】
なお、上記した変更（減少）基準期間（ＰＤ）は、サブフィールド数の変更（減少）がフレーム期間のｋ倍（ｋは２以上の整数）の期間に対応して行われるように設定するようことができる。つまり、サブフィールド数を１段階変更（減少）する変更期間をｋフレーム期間とし、ピーク輝度レベルＰＬが低い期間（時刻Ｔ１〜Ｔ４）において、ｋフレームごとに段階的にサブフィールド数を減少（すなわち、休止サブフィールド数を増加）させるようにしてもよい。
【００８１】
他方、ステップＳ１３において、現在サブフィールド数（ＣＳ）が有効サブフィールド数（ＥＳ）を超えないと判別された場合には、現在サブフィールド数（ＣＳ）が有効サブフィールド数（ＥＳ）未満であるか否かが判別される（ステップＳ１６）。有効サブフィールド数（ＥＳ）未満でない場合にはステップＳ１１に戻って上記した手順が繰り返される。
【００８２】
ステップＳ１６において、現在サブフィールド数（ＣＳ）が有効サブフィールド数（ＥＳ）未満であると判別された場合には、所定の変更基準期間（増加基準期間）（ＰＤ）を経過したか否かが判別される（ステップＳ１７）。当該増加基準期間（ＰＤ）を経過していないと判別された場合には、ステップＳ１１に戻って上記した手順が繰り返される。
【００８３】
ステップＳ１７において、当該増加基準期間（ＰＤ）を経過したと判別された場合には、所定のサブフィールド数（ＤＳ）だけサブフィールド数を増加（＋ＤＳ）する発光駆動制御を行う。
【００８４】
より具体的には、図１１に示すように、例えば、時刻Ｔ４において現在サブフィールド数が６（ＣＳ＝６）、有効サブフィールド数が１４（ＥＳ＝１４）であり、前回サブフィールド数を変更（減少又は増加）した時からの経過時間（ＴＥ）が基準期間（ＰＤ）以上である場合（すなわち、ＴＥ≧ＰＤ）、サブフィールド数（ＮＳ）を増加する（ＮＳ＝６＋ＤＳ）（ステップＳ１８）。例えば、サブフィールド数の増加数が２（ＤＳ＝２）である場合には、現在までのサブフィールドＳＦ１〜ＳＦ６にサブフィールドＳＦ７及びＳＦ８を加えてサブフィールドＳＦ１〜ＳＦ８までのサブフィールドによって発光駆動がなされる。
【００８５】
つまり、サブフィールドＳＦ１〜ＳＦ１４の内、これまでサブフィールドＳＦ７〜ＳＦ１４を休止サブフィールドとしていたが、サブフィールドＳＦ９〜ＳＦ１４を休止サブフィールドとする。すなわち、サブフィールドＳＦ９〜ＳＦ１４において、全ての駆動パルスの印加を停止する。
【００８６】
そして、ステップＳ１８においてサブフィールド数の増加を行った後は、次のフレームの制御に移行するか否か、すなわちかかる駆動制御を続行するか否かが判別され（ステップＳ１９）、続行する場合には、ステップＳ１１に戻って、上記した手順が繰り返される。例えば、上記と同様に、前回サブフィールド数を減少させた時（Ｔ４）から基準期間（ＰＤ）を経過した場合（時刻Ｔ５）、増加ステップＳ１８において、サブフィールド数（ＮＳ）は６＋２＊ＤＳとされ（＊は乗算を表す）、サブフィールドＳＦ１１〜ＳＦ１４が休止サブフィールドとされ、当該休止サブフィールドにおいて全ての駆動パルスの印加が停止される。ステップＳ１９において、次のフレームの制御に移行せず、制御を終了する場合には本ルーチンを終了する。
【００８７】
一方、ステップＳ１７において、基準期間（ＰＤ）が経過していないと判別された場合には、ステップＳ１１に戻って、上記した手順が繰り返される。すなわち、現在サブフィールド数（ＣＳ）が有効サブフィールド数（ＥＳ）未満であっても、前回サブフィールド数を変更した時から所定の基準期間（ＰＤ）を経過していない場合にはサブフィールド数の増加を行わない。従って、基準期間（ＰＤ）を経過した後にサブフィールド数を増加させることとして、段階的にサブフィールド数を増加させることによって望ましくない動作音の発生を抑制するのである。換言すれば、急激なピーク輝度レベルの変化であっても、サブフィールド数を時定数をもって変化させることで、図１０に示す駆動動作の急激な変化（図１０の一点鎖線の矢印で示す）を回避して動作音の発生を抑制するのである。
【００８８】
なお、上記した変更（増加）基準期間（ＰＤ）は、サブフィールド数の変更（増加）がフレーム期間のｋ倍（ｋは２以上の整数）の期間に対応して行われるように設定するようことができる。つまり、サブフィールド数を１段階変更する変更期間をｋフレーム期間とし、ピーク輝度レベルＰＬが高い期間（時刻Ｔ４〜Ｔ６）において、ｋフレームごとに段階的にサブフィールド数を増加（すなわち、休止サブフィールド数を減少）させるようにしてもよい。
【００８９】
なお、休止サブフィールドの所定期間（変更期間）当たりの変更数は、消灯サブフィールドの全数よりも小である。また、当該休止サブフィールドの変更数を１とすることによって細かく調整（微調整）することができる。
【００９０】
従って、上記した駆動制御によって、ピーク輝度レベルが急激に変化する場合であっても、不快な動作音を防止することができる。
【００９１】
なお、上記した実施例において、休止サブフィールド数の増加及び減少を同一の基準期間（ＰＤ）に基づいて行う場合について説明したが、これに限らない。休止サブフィールド数を段階的に変更する場合の変更量、すなわち、１回の変更の時間間隔（基準期間）、変更１回当たりの休止サブフィールド数等について適宜定めることができる。例えば、上記した実施例の改変例として、以下のようなものがある。
(1)  ピーク輝度レベルＰＬが高い状態から低い状態に遷移する場合（遷移１）と、ピーク輝度レベルＰＬが低い状態から高い状態に遷移する場合（遷移２）とで基準期間（ＰＤ）を異ならせても良い。すなわち、互いに異なる期間ＰＤ１，ＰＤ２として設定しても良い。あるいは、休止サブフィールド数の変更の時間間隔（例えば、フレーム数）を遷移１の場合と遷移２の場合とで異ならせても良い。
(2)  また、かかる遷移１の場合と遷移２の場合とにおいて、休止サブフィールドの変更量（ＤＳ）を互いに異なる変更量ＤＳ１，ＤＳ２として設定しても良い。
(3)  映像信号の平均輝度に基づいて休止サブフィールド数の変更時間間隔、変更量等を定めることができる。すなわち、輝度検出回路２は、複数のフレームの平均輝度を検出し、駆動制御回路５６は、当該平均輝度に基づいて、休止サブフィールド数の変更時間間隔、変更量等を設定するようにしてもよい。
(4)  画面の画質調整モード、例えば、標準画質、ダイナミック画質などの表示画質に応じて、休止サブフィールド数の変更時間間隔、変更量等を設定するようにしてもよい。
(5)  さらに、ＰＤＰの駆動周波数、環境温度、環境気圧などのＰＤＰがおかれた外部環境条件に応じて休止サブフィールド数の変更時間間隔、変更量等を変更するようにしてもよい。
【００９２】
さらに、上記した実施例、改変例を適宜変更又は組み合わせて適用することができるのはもちろんである。
【００９３】
なお、上記した実施例においては、２つのリセット行程を有する発光駆動シーケンスを例に説明したが、かかる発光駆動シーケンスに限らず、他の駆動シーケンスの場合においても同様に適用することができる。また、上記した実施例における数値等は例示に過ぎない。適宜変更して適用することができるのはもちろんである。
【００９４】
以上、詳細に説明したように、かかる駆動によれば、画素データパルスの印加回数が減るので、パネル振動、及びその動作音、異常音の発生確率を低下させることができる。また、パネル振動音の急激な変化を防止することができる。
【図面の簡単な説明】
【００９５】
【図１】本発明による駆動方法によってプラズマディスプレイパネルの駆動を行うプラズマディスプレイ装置の構成を示す図である。
【図２】表示面側から眺めたＰＤＰ５０の内部構造を模式的に示す上面図である。
【図３】図２に示されるＶ−Ｖ線上での断面を示す図である。
【図４】図２に示されるＷ−Ｗ線上での断面を示す図である。
【図５】蛍光体層１７内に含まれるＭｇＯ結晶体を模式的に表す図である。
【図６】図１に示される画素駆動データ生成回路３の内部構成を示す図である。
【図７】各階調毎の発光パターンを示す図である。
【図８】図１に示されるプラズマディスプレイ装置において採用される発光駆動シーケンスの一例を示す図である。
【図９】図７に示される発光駆動シーケンスに従ってＰＤＰに印加される各種駆動パルスを示す図である。
【図１０】本実施例の駆動パルスの印加停止制御動作を示すフローチャートである。
【図１１】図１０に示すフローチャートの手順に基づいて、休止サブフィールド数を段階的に変更する駆動制御について説明する図である。
【符号の説明】
【００９６】
２    輝度検出回路
３    画素駆動データ生成回路
９    平均輝度演算回路
１３  酸化マグネシウム層
１７  蛍光体層
５０  ＰＤＰ
５１  Ｘ電極ドライバ
５３  Ｙ電極ドライバ
５５  アドレスドライバ
５６  駆動制御回路
【図１】
2008287095.tif 000003
【図２】
2008287095.tif 000004
【図３】
2008287095.tif 000005
【図４】
2008287095.tif 000006
【図５】
2008287095.tif 000007
【図６】
2008287095.tif 000008
【図７】
2008287095.tif 000009
【図８】
2008287095.tif 000010
【図９】
2008287095.tif 000011
【図１０】
2008287095.tif 000012
【図１１】
2008287095.tif 000013