(57)【要約】【課題】狭いピッチの半導体装置の配線およびその形成方法を提供する。【解決手段】基板１１に形成され、基板１１側から上方に向かって末広がり状に傾斜した側面を有する第１配線１３と、絶縁膜１４によって第１配線１３と分離され、上方から基板１１側に向かって末広がり状に傾斜した側面を有する第２配線１５と、を具備する。マスクパターンピッチの１／２の配線ピッチＬ１を得る。【選択図】図１
2008282933.tif 000002
【特許請求の範囲】
【請求項１】
基板に形成され、前記基板側から上方に向かって末広がり状に傾斜した側面を有する第１配線と、
絶縁膜によって前記第１配線と分離され、上方から前記基板側に向かって末広がり状に傾斜した側面を有する第２配線と、
を具備することを特徴とする半導体装置の配線。
【請求項２】
前記第１配線の断面が台形状または三角形状であり、前記第２配線の断面が前記第１配線を反転した形状であることを特徴とする請求項１に記載の半導体装置の配線。
【請求項３】
前記第１配線の上端部と、前記絶縁膜を挟んで対向する前記第２配線の下端部とが、前記基板に垂直な同一直線上にあることを特徴とする請求項２に記載の半導体装置の配線。
【請求項４】
前記第１配線および前記第２配線が、前記基板に層間絶縁膜を介して複数形成され、すくなくとも下側の前記第１配線または前記第２配線が、ビアを介して上側の前記第１配線または前記第２配線に電気的に接続されていることを特徴とする請求項１に記載の半導体装置の配線。
【請求項５】
基板に形成されたシリコン窒化膜上に、第１のパターンを有する複数の第１レジスト膜を形成する工程と、
前記第１レジスト膜をマスクとし、前記第１レジスト膜と前記シリコン窒化膜との選択比を調整して前記シリコン窒化膜を異方性エッチングし、上方から前記基板側に向かって末広がり状に傾斜した側面を有する複数のシリコン窒化膜を残置する工程と、
前記第１レジスト膜を除去し、前記シリコン窒化膜をシリコン酸化膜で埋め込み、余分の前記シリコン酸化膜を除去して、前記シリコン窒化膜を露出させる工程と、
前記シリコン窒化膜上に、前記第１のパターンと等しい第２のパターンを有する第２レジスト膜を形成する工程と、
前記第２レジスト膜をマスクとし、前記第２レジスト膜と前記シリコン酸化膜との選択比を調整して前記シリコン酸化膜を異方性エッチングし、前記シリコン窒化膜の傾斜した側面に前記シリコン酸化膜を残置して、前記基板側から上方に向かって末広がり状に傾斜した側面を有する第１の溝を形成する工程と、
前記第２レジスト膜を除去し、露出した前記シリコン窒化膜を選択的に除去して、上方から前記基板側に向かって末広がり状に傾斜した側面を有する第２の溝を形成する工程と、
前記第１の溝および前記第２の溝に、それぞれ金属膜を埋め込み、残置した前記シリコン酸化膜で分離された第１配線および第２配線を形成する工程と、
を具備することを特徴とする半導体装置の配線形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の配線およびその形成方法に関する。
【背景技術】
【０００２】
半導体装置の微細化、高集積化に対応して、狭いピッチの配線パターンを正確かつ容易に形成できる配線およびその形成方法が求められている。
【０００３】
従来の配線は、Ａｌ合金などの配線層上に無機絶縁膜を形成し、無機絶縁膜上に形成されたレジスト膜をパターニングし、レジスト膜をマスクとして無機絶縁膜をエッチングし、無機絶縁膜をマスクとして、配線層をエッチングすることにより形成されていた。
【０００４】
然しながら、配線ピッチが狭くなるに伴い、レジストの解像度や加工技術に限界があるため、所定のピッチで配線を形成することが困難になってきている。
【０００５】
これに対して、極めて狭い配線ピッチで加工できる埋め込み配線溝を形成する層間膜を含む半導体装置の配線およびその形成方法が知られている（例えば、特許文献１参照。）。
【０００６】
特許文献１に開示された半導体装置の配線およびその製造方法は、半導体基板上に形成される第１の絶縁層間膜が、所望の配線間隔の略１／２の間隔で断面がくさび状の凸状部をその表面に備えて形成されている。  
その第１の絶縁層間膜の凸状部を覆って、第１の絶縁層間膜上に波状に第２の絶縁層間膜が形成されており、この第２の絶縁層間膜によって造られる溝に配線層が形成されている。
【０００７】
然しながら、特許文献１に開示された半導体装置の配線構造およびその形成方法は、断面がくさび状の凸状部は傾斜角度が急なので、凸状部の高さを高くすることが難しいという問題がある。また、断面が細長いくさび状の凸状部は工程中に破損する恐れがある。  
その結果、アスペクト比が高い配線を形成するのが難しいという問題がある。
【特許文献１】特開２００６−８０２３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
狭いピッチの半導体装置の配線およびその形成方法を提供する。
【課題を解決するための手段】
【０００９】
本発明の一態様の半導体装置の配線は、基板に形成され、前記基板側から上方に向かって末広がり状に傾斜した側面を有する第１配線と、絶縁膜によって前記第１配線と分離され、上方から前記基板側に向かって末広がり状に傾斜した側面を有する第２配線と、を具備することを特徴している。
【００１０】
また、本発明の一態様の半導体装置の配線形成方法は、基板に形成されたシリコン窒化膜上に、第１のパターンを有する複数の第１レジスト膜を形成する工程と、前記第１レジスト膜をマスクとし、前記第１レジスト膜と前記シリコン窒化膜との選択比を調整して前記シリコン窒化膜を異方性エッチングし、上方から前記基板側に向かって末広がり状に傾斜した側面を有する複数のシリコン窒化膜を残置する工程と、前記第１レジスト膜を除去し、前記シリコン窒化膜をシリコン酸化膜で埋め込み、余分の前記シリコン酸化膜を除去して、前記シリコン窒化膜を露出させる工程と、前記シリコン窒化膜上に、前記第１のパターンと等しい第２のパターンを有する第２レジスト膜を形成する工程と、前記第２レジスト膜をマスクとし、前記第２レジスト膜と前記シリコン酸化膜との選択比を調整して前記シリコン酸化膜を異方性エッチングし、前記シリコン窒化膜の傾斜した側面に前記シリコン酸化膜を残置して、前記基板側から上方に向かって末広がり状に傾斜した側面を有する第１の溝を形成する工程と、前記第２レジスト膜を除去し、露出した前記シリコン窒化膜を選択的に除去して、上方から前記基板側に向かって末広がり状に傾斜した側面を有する第２の溝を形成する工程と、前記第１の溝および前記第２の溝に、それぞれ金属膜を埋め込み、残置した前記シリコン酸化膜で分離された第１配線および第２配線を形成する工程と、を具備することを特徴としている。
【発明の効果】
【００１１】
本発明によれば、狭いピッチの半導体装置の配線およびその形成方法が得られる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００１３】
本発明の実施例１に係る半導体装置の配線およびその形成方法について、図１乃至図６を用いて説明する。図１は半導体装置の配線を示す断面図、図２乃至図６はその形成方法を工程順に示す断面図である。
【００１４】
図１に示すように、本実施例の半導体装置の配線１０は、基板（半導体基板）１１上に、絶縁膜１２、例えばシリコン酸化膜を介して形成され、基板１１側から上方に向かって末広がり状に傾斜した側面を有する第１配線１３と、絶縁膜１４、例えばシリコン酸化膜によって分離され、上方から基板１１側に向かって末広がり状に傾斜した側面を有する第２配線１５と、を具備している。以後、絶縁膜１４をスペーサともいう。
【００１５】
更に、第１配線１３および第２配線１５上には、第１配線１３および第２配線１５を保護するための層間絶縁膜１６が形成されている。
【００１６】
第１配線１３は側面がテーパ状、断面が台形状である。第２配線１５は第１配線１３を上下反転した形状である。  
第１配線１３および第２配線１５は、第１配線１３の上端部１７と絶縁膜１４を挟んで対向する第２配線１５の下端部１８とが、ともに基板１１に垂直な直線１９上にあるように形成されている。
【００１７】
例えば、第１配線１３と第２配線１５の配線ピッチＬ１を０．３μｍ、台形の上底を０．１μｍ、下底を０．３μｍ、高さを０．２μｍとし、絶縁膜１４の厚さを０．１μｍとすることにより、ラインアンドスペース（Ｌ／Ｓ）が１：１の第１配線１３および第２配線１５が得られる。
【００１８】
更に、第１配線１３および第２配線１５の周りの内部回路領域２０には、配線ピッチが２Ｌ１以上の内部回路（図示せず）が形成されている。
【００１９】
次に、半導体装置の配線１０の形成方法について説明する。  
図２（ａ）に示すように、基板１１（図示せず）上に、例えばＣＶＤ（Chemical Vapor Deposition）法により厚さ０．２μｍ程度のシリコン酸化膜１２を形成し、シリコン酸化膜１２上に、例えばプラズマＣＶＤ法により厚さ０．２μｍ程度のシリコン窒化膜３１を形成し、シリコン窒化膜３１上に第１レジスト膜３２を形成する。
【００２０】
次に、図２（ｂ）に示すように、第１マクスパターン幅Ｌ２が配線ピッチＬ１に等しく、第１マクスパターンピッチＬ３が第１マクスパターン幅Ｌ２の２倍の第１フォトマスク３３を用い、フォトリソグラフィ法により露光および現像してパターニングすることにより、複数の第１レジスト膜３４を形成する。
【００２１】
図８に示すように、第１フォトマスク３３は、メモリセルなどの配線ピッチの狭い領域にのみパターンを具備し、被覆率の低いフォトマスクである。  
例えば、第１フォトマスク３３は、中央部に幅Ｌ２、ピッチＬ３の複数のライン状パターンを有する第１マクスパターン３３ａが形成され、メモリセルの周りに形成されるデコーダなどの回路領域２０に応じた周辺領域３３ｂにはパターンが形成されていない。
【００２２】
次に、図２（ｃ）に示すように、第１レジスト膜３４をマスクとして、シリコン窒化膜３１を異方性エッチングする。  
異方性エッチングは、第１レジスト膜３４をエッチングするための酸素ガスとシリコン窒化膜３１をエッチングするためのフッ素系ガス（ＣＨＦ３、ＣＦ４、ＳＦ６など）との混合ガスを用いたＲＩＥ（Reactive Ion Etching)法により、シリコン窒化膜３１と第１レジスト膜３４の選択比が小さくなる条件で行う。
【００２３】
即ち、シリコン窒化膜３１のエッチング速度と、第１レジスト膜３４のエッチング速度の差が小さくなるようにして、シリコン窒化膜３１をエッチングしつつ、第１レジスト膜３４もエッチングされるようにする。  
その結果、ＲＩＥのエッチング領域に対する第１レジスト膜３４の被覆率が低いので、第１レジスト膜３４が細るにつれて、シリコン窒化膜３５も細くなる。
【００２４】
これにより、上方から１１基板側に向かって末広がり状に傾斜した側面を有する複数のシリコン窒化膜３５が残置される。  
シリコン窒化膜３５の側面の傾斜角度は、選択比調整することにより、半値角で３０°程度になるようにする。
【００２５】
次に、図３（ａ）に示すように、例えば低ダメージのＨ２／Ｈｅによるアッシング技術を用いて、第１レジスト膜３４の残部を除去する。
【００２６】
次に、図３（ｂ）に示すように、例えばＣＶＤ法によりシリコン酸化膜３６を形成し、シリコン窒化膜３５をシリコン酸化膜３６で埋め込む。
【００２７】
次に、図３（ｃ）に示すように、ＣＭＰ（Chemical Mechanical Polishing）法により、余分なシリコン酸化膜３６をシリコン窒化膜３５の表面まで研磨し、シリコン窒化膜３５を露出させる。
【００２８】
次に、図４（ａ）に示すように、基板１１（図示せず）上に、第２レジスト膜３７を形成する。
【００２９】
次に、図４（ｂ）に示すように、第２マクスパターン幅Ｌ４が第１マクスパターン幅Ｌ２に等しく、第２マクスパターンピッチＬ５が第１マクスパターンピッチＬ３に等しい第２フォトマスク３８を用い、フォトリソグラフィ法により露光および現像してパターニングすることにより、複数の第２レジスト膜３９を形成する。
【００３０】
図９に示すように、第２フォトマスク３８は、メモリセルなどの配線ピッチの狭い領域のパターンと、周辺回路などの配線ピッチの広い領域のパターンとを具備し、被覆率の高いフォトマスクである。  
例えば、第２フォトマスク３８は、中央部に幅Ｌ４、ピッチＬ５の複数のライン状パターンを有する第２マクスパターン３８ａが形成され、メモリセルの周りの周辺領域３８ｂにはデコーダなどの回路領域２０に応じたパターンが形成されている。
【００３１】
次に、図４（ｃ）に示すように、第２レジスト膜３９をマスクとして、シリコン酸化膜１２が露出するまでシリコン酸化膜３６を異方性エッチングする。  
異方性エッチングは、第２レジスト膜３９をエッチングするための酸素ガスとシリコン酸化膜３６をエッチングするための塩素系ガスの混合カスを用いたＲＩＥ法により、シリコン酸化膜３６と第２レジスト膜３９の選択比が小さくなる条件で行う。
【００３２】
即ち、シリコン酸化膜３６のエッチング速度と、第２レジスト膜３９のエッチング速度の差が小さくなるようにして、シリコン酸化膜３６をエッチングしつつ、第２レジスト膜３９もエッチングされるようにする。  
その結果、ＲＩＥのエッチング領域に対する第２レジスト膜３９の被覆率が高いので、第２レジスト膜３９はあまり細らず、シリコン酸化膜３６が優先的に細くなる。
【００３３】
これにより、シリコン窒化膜３５の側面にシリコン酸化膜４０が残置され、基板１１側から上方に向かって末広がり状に傾斜した側面を有する第１の溝４１が形成される。
【００３４】
シリコン酸化膜３６の側面の傾斜角度は、選択比調整することにより、シリコン窒化膜３５と同程度になるようにする。
【００３５】
シリコン酸化膜３６とシリコン酸化膜１２の間に、異方性エッチングのストッパーとなる層は特に設けていないが、エッチング条件（時間など）の管理により、適切に異方性エッチングを行うことができる。
【００３６】
次に、図５（ａ）に示すように、例えば低ダメージのＨ２／Ｈｅによるアッシング技術を用いて、第２レジスト膜３９の残部を除去する。
【００３７】
次に、図５（ｂ）に示すように、シリコン窒化膜３５を等方性エッチングにより選択的に除去する。  
等方性エッチングは、例えばＣＤＥ（Chemical Dry Etching）法により、シリコン窒化膜３５に対してシリコン酸化膜４０の選択比の高い条件で行う。
【００３８】
これにより、シリコン酸化膜４０で分離され、上方から基板１１側に向かって末広がり状に傾斜した側面を有する第２の溝４２が形成される。  
次に、図５（ｃ）に示すように、例えば無電解メッキ法により銅（Ｃｕ）膜４３を形成し、シリコン酸化膜４０を銅（Ｃｕ）膜４３で埋め込む。
【００３９】
次に、図６（ａ）に示すように、ＣＭＰ法により、余分な銅（Ｃｕ）膜４３をシリコン酸化膜４０の表面まで研磨し、シリコン酸化膜４０を露出させる。
【００４０】
これにより、第１の溝４１および第２の溝４２に銅（Ｃｕ）が埋め込まれ、基板１１側から上方に向かって末広がり状に傾斜した側面を有する第１配線１３と、絶縁膜１４によって分離され、上方から基板１１側に向かって末広がり状に傾斜した側面を有する第２配線１５とが形成さる。
【００４１】
第１配線１３と第２配線１５との配線ピッチＬ１は、第１マスクパターンピッチＬ３および第２マスクパターンピッチＬ５の１／２となり、マスクパターンピッチより狭い配線ピッチを得ることが可能である。
【００４２】
次に、図６（ｂ）に示すように、第１配線１３および第２配線１５上に、保護膜となる層間絶縁膜４４、例えばＣＶＤ法によるＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜を形成する。
【００４３】
これにより、第１配線１３および第２配線１５は、半導体装置（図示せず）の論理素子（図示せず）間などを接続する配線として機能する。
【００４４】
以上説明したように、本実施例では、第１配線１３の側面を基板１１側から上方に向かって末広がり状に傾斜させ、縁膜１４によって分離し、第２配線１５の側面を上方から基板１１側に向かって末広がり状に傾斜させている。
【００４５】
その結果、第１配線１３および第２配線１５の配線ピッチＬ１を、第１および第２フォトマスク３３、３８の第１および第２マスクパターンピッチＬ３、Ｌ５の１／２の狭いピッチとすることができる。  
従って、マスクパターンピッチより狭いピッチの半導体装置の配線１０およびその形成方法が得られる。
【００４６】
ここでは、配線１０が単層配線である場合について説明したが、図２乃至図６に示す工程を繰り返すことにより、配線１０を多層配線化することができる。
【００４７】
即ち、図７（ａ）に示すように、層間絶縁膜４４上に、シリコン窒化膜３１と同じシリコン窒化膜５１を形成する。
【００４８】
次に、図７（ｂ）に示すように、図２乃至図６に示す工程に従い、絶縁膜１４で分離された第１配線１３と第２配線１５を有する配線５２を形成し、配線５２上に層間絶縁膜５３を形成することにより、２層配線が得られる。
【００４９】
配線１０と配線５２はビア５４を介して接続される。例えば、配線１０の第１配線１３は配線５２の第１配線１３と接続され、配線１０の第２配線１５は配線５２の第２配線１５と接続されている。
【００５０】
同様に、図７（ｃ）に示すように、図２乃至図６に示す工程に従い、絶縁膜１４で分離された第１配線１３と第２配線１５を有する配線５５を形成し、配線５５上に層間絶縁膜５６を形成することにより、３層配線が得られる。
【００５１】
配線５２と配線５５はビア５７を介して接続される。例えば、配線５２の第１配線１３は配線５５の第１配線１３と接続され、配線５２の第２配線１５は配線５５の第２配線１５と接続されている。
【００５２】
また、下の配線と上の配線を配線ピッチＬ１だけシフトさせることにより、下の配線の第１配線と上の配線の第２配線を接続し、あるいは下の配線の第２配線と上の配線の第１配線を接続することもできる。
【００５３】
第１配線１３と第２配線１５の配線幅が等しい場合について説明したが、異なっていても構わない。  
第１配線１３と第２配線１５の配線長や配線パターンについても、特に制限は無く、自由に形成することができる。
【実施例２】
【００５４】
図１０は本発明の実施例２に係る半導体装置の配線を示す断面図である。本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。
【００５５】
本実施例が実施例１と異なる点は、第１配線の断面を三角形状とし、第２配線の断面を第１配線を上下反転した形状としたことにある。
【００５６】
即ち、図１０に示すように、本実施例の半導体装置の配線６０は、第１配線６１は側面がテーパ状、断面が三角形状である。第２配線６２は第１配線６１を上下反転した形状である。
【００５７】
第１配線６１および第２配線６２は、第１配線６１の上端部６３と絶縁膜１４を挟んで対向する第２配線６２の下端部６４とが、を結ぶ直線６５が、基板１１に垂直な直線６５上にあるように配置されている。
【００５８】
これにより、ラインアンドスペース（Ｌ／Ｓ）が１：１の第１配線６１および第２配線６２が得られる。
【００５９】
第１配線６１および第２配線６２の配線ピッチＬ７は、第３マクスパターンピッチＬ８の１／２に狭ピッチ化される。  
第３マクスパターンピッチＬ８を第１および第２マスクピッチパターンＬ３、Ｌ５の１／２に設定することにより、配線ピッチＬ７は配線ピッチＬ１の１／２の狭ピッチになる。これにより、配線１０より更に狭いピッチの配線６０を得ることが可能である。
【００６０】
本実施例の配線６０は、配線６０の途中でビアを介して別の配線と接続せず、配線６０の端部に接続パッドを設け、ビアを介して接続パッドを別の配線に接続する場合に適している。
【００６１】
また、下の配線と上の配線を配線ピッチＬ７だけシフトさせて、配線６０を多層配線化した場合に、下の配線の第１配線と上の配線の第２配線を接続することもできる。
【００６２】
以上説明したように、本施例では、第１配線６１の断面を三角形状とし、絶縁膜１４によって分離された第２配線６２の断面を、第１配線６１を反転した形状としている。その結果、配線１０より更に狭いピッチの配線６０が得られる利点がある。
【図面の簡単な説明】
【００６３】
【図１】本発明の実施例１に係る半導体装置の配線を示す断面図。
【図２】本発明の実施例１に係る半導体装置の配線形成工程を順に示す断面図。
【図３】本発明の実施例１に係る半導体装置の配線形成工程を順に示す断面図。
【図４】本発明の実施例１に係る半導体装置の配線形成工程を順に示す断面図。
【図５】本発明の実施例１に係る半導体装置の配線形成工程を順に示す断面図。
【図６】本発明の実施例１に係る半導体装置の配線形成工程を順に示す断面図。
【図７】本発明の実施例１に係る半導体装置の配線形成工程を順に示す断面図。
【図８】本発明の実施例１に係る半導体装置の第１フォトマスクを示す図。
【図９】本発明の実施例１に係る半導体装置の第２フォトマスクを示す図。
【図１０】本発明の実施例２に係る半導体装置の配線を示す断面図。
【符号の説明】
【００６４】
１０、５２、５５、６０  配線
１１  半導体基板
１２、１４  絶縁膜
１３、６１  第１配線
１５、６２  第２配線
１６、４４、５３、５６  層間絶縁膜
１７、６３  上端部
１８、６４  下端部
１９、６５  直線
３１、５１  シリコン窒化膜
３２、３４  第１レジスト膜
３３  第１フォトマスク
３３ａ  第１マスクパターン
３３ｂ、３８ｂ  周辺領域
３６、４０  シリコン酸化膜
３７、３９  第２レジスト膜
３８  第２フォトマスク
３８ａ  第２マスクパターン
４１  第１の溝
４２  第２の溝
４３  銅（Ｃｕ）
５４、５７  ビア
Ｌ１、Ｌ７  配線ピッチ
Ｌ２  第１マスクパターン幅
Ｌ３  第１マスクパターンピッチ
Ｌ４  第２マスクパターン幅
Ｌ５  第２マスクパターンピッチ
Ｌ６  スペーサ幅
Ｌ８  第３マスクパターンピッチ
【図１】
2008282933.tif 000003
【図２】
2008282933.tif 000004
【図３】
2008282933.tif 000005
【図４】
2008282933.tif 000006
【図５】
2008282933.tif 000007
【図６】
2008282933.tif 000008
【図７】
2008282933.tif 000009
【図８】
2008282933.tif 000010
【図９】
2008282933.tif 000011
【図１０】
2008282933.tif 000012