(57)【要約】【課題】アクティブマトリクス基板における点欠陥を修正することにより、製造歩留りを向上させる。【解決手段】アクティブマトリクス基板１２ｆは、ＴＦＴ２４Ｒおよび２４Ｌと、保持容量素子２０Ｒおよび２０Ｌと、第１画素電極２１Ｒおよび第２画素電極２１Ｌとを有し、保持容量素子２０Ｒおよび２０Ｌは、保持容量配線２７と、絶縁膜を介して保持容量配線２７に対向配置された保持容量電極２５ａおよび２５ｃとを有し、保持容量電極２５ａは、第１画素電極２１Ｒと導通していると共に、ＴＦＴ２４Ｒのドレイン電極と導通しており、保持容量電極２５ｃは、第２画素電極２１Ｌと導通していると共に、ＴＦＴ２４Ｌのドレイン電極と導通しており、保持容量配線２７は、保持容量電極２５ａと保持容量電極２５ｃとの間で開口したスリット部２７ａを有している。【選択図】図１５
2008287290.tif 000002
【特許請求の範囲】
【請求項１】
基板と、前記基板上に形成されたアクティブ素子と、前記基板上に形成された保持容量素子と、前記保持容量素子を覆う層間絶縁膜と、前記層間絶縁膜上に形成された画素電極とを有するアクティブマトリクス基板であって、
前記保持容量素子は、保持容量配線と、前記保持容量配線上に形成された絶縁膜と、前記絶縁膜を介して前記保持容量配線に対向配置された２つ以上の保持容量電極とを有しており、
前記２つ以上の保持容量電極は、前記層間絶縁膜にそれぞれ形成されたコンタクトホールを介して前記画素電極と導通していると共に、前記アクティブ素子のドレイン電極と導通しており、
前記保持容量配線は、前記各保持容量電極の間で開口したスリット部を有しているアクティブマトリクス基板。
【請求項２】
前記層間絶縁膜は、前記保持容量配線のスリット部と重なるように、開口したスリット部を有している請求項１に記載のアクティブマトリクス基板。
【請求項３】
前記保持容量配線のスリット部の幅は、５μｍ以上である請求項１に記載のアクティブマトリクス基板。
【請求項４】
前記アクティブ素子は、第１および第２アクティブ素子により構成され、
前記画素電極は、互いに隣接する第１および第２画素電極により構成され、
前記２つ以上の保持容量電極は、第１および第２保持容量電極により構成され、
前記第１保持容量電極は、前記第１画素電極および前記第１アクティブ素子のドレイン電極に接続され、前記第２保持容量電極は、前記第２画素電極および前記第２アクティブ素子のドレイン電極に接続され、
前記第１画素電極には前記第１アクティブ素子を介して第１データ信号が入力され、前記第２画素電極には前記第２アクティブ素子を介して前記第１データ信号と異なる第２データ信号が入力される請求項１に記載のアクティブマトリクス基板。
【請求項５】
前記保持容量配線のスリット部は、前記第１画素電極、または、第２画素電極に重なっている請求項４に記載のアクティブマトリクス基板。
【請求項６】
前記２つ以上の保持容量電極のうち少なくとも１つの保持容量電極が、前記ドレイン電極に接続された接続電極と接続されている請求項１に記載のアクティブマトリクス基板。
【請求項７】
前記２つ以上の保持容量電極は、前記接続電極に接続された前記保持容量電極と、前記接続電極に接続されていない前記保持容量電極とを含み、前記接続電極に接続された前記保持容量電極と前記保持容量配線とが重なる領域の面積が、前記接続電極に接続されていない前記保持容量電極と前記保持容量配線とが重なる領域の面積と異なる請求項６に記載のアクティブマトリクス基板。
【請求項８】
基板と、前記基板上に形成されたアクティブ素子と、前記基板上に形成された保持容量素子と、前記保持容量素子を覆う層間絶縁膜と、前記層間絶縁膜上に形成された画素電極とを有するアクティブマトリクス基板であって、
前記保持容量素子は、保持容量配線と、前記保持容量配線上に形成された絶縁膜と、前記絶縁膜を介して前記保持容量配線に対向配置された２つ以上の保持容量電極とを有しており、
前記２つ以上の保持容量電極は、前記アクティブ素子のドレイン電極と導通しており、
前記保持容量配線は、前記各保持容量電極の間で開口したスリット部を有しているアクティブマトリクス基板。
【請求項９】
基板と、前記基板上に形成された第１および第２アクティブ素子と、前記基板上に形成された第１および第２保持容量素子と、前記第１および第２保持容量素子を覆う層間絶縁膜と、前記層間絶縁膜上にそれぞれ形成され、かつ互いに隣接する第１および第２画素電極とを有しており、前記第１画素電極には前記第１アクティブ素子を介して第１データ信号が入力され、前記第２画素電極には前記第２アクティブ素子を介して前記第１データ信号と異なる第２データ信号が入力されるアクティブマトリクス基板であって、
前記第１および第２保持容量素子は、互いに共有する保持容量配線と、前記保持容量配線上に形成された絶縁膜とを有しており、
前記第１保持容量素子は、前記絶縁膜を介して前記保持容量配線に対向配置された保持容量電極を有しており、
前記第１保持容量素子における保持容量電極は、前記層間絶縁膜にそれぞれ形成されたコンタクトホールを介して前記第１画素電極と導通していると共に、前記第１アクティブ素子のドレイン電極と導通しており、
前記第２保持容量素子は前記絶縁膜を介して前記保持容量配線に対向配置された保持容量電極を有しており、
前記第２保持容量素子における保持容量電極は、前記層間絶縁膜にそれぞれ形成されたコンタクトホールを介して前記第２画素電極と導通していると共に、前記第２アクティブ素子のドレイン電極と導通しており、
前記保持容量配線は、前記第１保持容量素子における保持容量電極と前記第２保持容量素子における保持容量電極との間で開口したスリット部を有しているアクティブマトリクス基板。
【請求項１０】
前記第１保持容量素子における保持容量電極を２つ以上有し、
前記第１保持容量素子における前記２つ以上の保持容量電極のうち少なくとも１つの保持容量電極が、前記第１アクティブ素子の前記ドレイン電極に接続されている第１接続電極と接続されている請求項９に記載のアクティブマトリクス基板。
【請求項１１】
前記第１保持容量素子における前記２つ以上の保持容量電極は、前記第１接続電極に接続された前記保持容量電極と、前記第１接続電極に接続されていない前記保持容量電極とを含み、前記第１接続電極に接続された前記保持容量電極と前記保持容量配線とが重なる領域の面積が、前記第１接続電極に接続されていない前記保持容量電極と前記保持容量配線とが重なる領域の面積と異なる請求項１０に記載のアクティブマトリクス基板。
【請求項１２】
前記第２保持容量素子における保持容量電極を２つ以上有し、
前記第２保持容量素子における前記２つ以上の保持容量電極のうち少なくとも１つの保持容量電極が、前記第２アクティブ素子の前記ドレイン電極に接続されている第２接続電極と接続されている請求項９に記載のアクティブマトリクス基板。
【請求項１３】
前記第２保持容量素子における前記２つ以上の保持容量電極は、前記第２接続電極に接続された前記保持容量電極と、前記第２接続電極に接続されていない前記保持容量電極とを含み、前記第２接続電極に接続された前記保持容量電極と前記保持容量配線とが重なる領域の面積が、前記第２接続電極に接続されていない前記保持容量電極と前記保持容量配線とが重なる領域の面積と異なる請求項１２に記載のアクティブマトリクス基板。
【請求項１４】
前記第１保持容量素子における保持容量電極を２つ以上有し、
前記第２保持容量素子における保持容量電極を２つ以上有し、
前記第１保持容量素子における前記２つ以上の保持容量電極と、前記第２保持容量素子における前記２つ以上の保持容量電極とが、前記保持容量配線が延びる方向に対して交差する方向に隣接しており、前記第１接続電極に接続された、前記第１保持容量素子における保持容量電極と、前記第２接続電極に接続された、前記第２保持容量素子における保持容量電極とが、前記保持容量配線が延びる方向にずれて配置されている請求項９に記載のアクティブマトリクス基板。
【請求項１５】
前記第１保持容量素子における保持容量電極を２つ以上有し、
前記第２保持容量素子における保持容量電極を２つ以上有し、
前記第１保持容量素子における前記２つ以上の保持容量電極と、前記第２保持容量素子における前記２つ以上の保持容量電極とが、前記保持容量配線が延びる方向に配置されており、前記第１接続電極に接続された、前記第１保持容量素子における保持容量電極と、前記第２接続電極に接続された、前記第２保持容量素子における保持容量電極とが、前記第１および第２接続電極に接続されていない前記保持容量電極を挟んで配置されている請求項９に記載のアクティブマトリクス基板。
【請求項１６】
列方向に延びる複数の走査信号線と、前記列方向に対して交差する行方向に延びる複数のデータ信号線とを有しており、前記第１画素電極は、前記複数の走査信号線のうちの第１走査信号線に供給される走査信号と、前記複数のデータ信号線のうちの第１データ信号線に供給されるデータ信号とによって選択される２つ以上の副画素電極のうちの１つであり、前記第２画素電極は、前記保持容量配線を挟んで、前記第１走査信号線と行方向に隣接する第２走査信号線に供給される走査信号と、前記第１データ信号線に供給されるデータ信号とによって選択される２つ以上の副画素電極のうちの１つである請求項９に記載のアクティブマトリクス基板。
【請求項１７】
基板と、前記基板上に形成された第１および第２アクティブ素子と、前記基板上に形成された第１および第２保持容量素子と、前記第１および第２保持容量素子を覆う層間絶縁膜と、前記層間絶縁膜上にそれぞれ形成され、かつ互いに隣接する第１および第２画素電極とを有しており、前記第１画素電極には前記第１アクティブ素子を介して第１データ信号が入力され、前記第２画素電極には前記第２アクティブ素子を介して前記第１データ信号と異なる第２データ信号が入力されるアクティブマトリクス基板であって、
前記第１および第２保持容量素子は、互いに共有する保持容量配線と、前記保持容量配線上に形成された絶縁膜とを有しており、
前記第１保持容量素子は、前記絶縁膜を介して前記保持容量配線に対向配置された２つ以上の保持容量電極を有しており、
前記第１保持容量素子における２つ以上の保持容量電極は、前記層間絶縁膜にそれぞれ形成されたコンタクトホールを介して前記第１画素電極と導通していると共に、前記第１アクティブ素子のドレイン電極と導通しており、
前記第２保持容量素子は前記絶縁膜を介して前記保持容量配線に対向配置された２つ以上の保持容量電極を有しており、
前記第２保持容量素子における２つ以上の保持容量電極は、前記層間絶縁膜にそれぞれ形成されたコンタクトホールを介して前記第２画素電極と導通していると共に、前記第２アクティブ素子のドレイン電極と導通しており、
前記第１保持容量素子における２つ以上の保持容量電極と、前記第２保持容量素子における２つ以上の保持容量電極とが、前記保持容量配線が延びる方向に対して交差する方向に隣接しており、前記第１接続電極に接続された、前記第１保持容量素子における保持容量電極と、前記第２接続電極に接続された、前記第２保持容量素子における保持容量電極とが、前記保持容量配線が延びる方向にずれて配置されているアクティブマトリクス基板。
【請求項１８】
請求項１、８、９又は１７に記載のアクティブマトリクス基板と、前記アクティブマトリクス基板に対向する対向電極と、前記アクティブマトリクス基板および前記対向電極の間隙に介在する表示媒体層とを有する表示装置であって、
前記保持容量配線と前記対向電極とに同電位が与えられている表示装置。
【請求項１９】
請求項１、８、９又は１７に記載のアクティブマトリクス基板と、前記アクティブマトリクス基板に対向する対向電極が一方面に形成された対向基板と、前記アクティブマトリクス基板および前記対向基板の間隙に介在する液晶層とを有する液晶表示装置。
【請求項２０】
前記保持容量配線と前記対向電極とに同電位が与えられている請求項１９に記載の液晶表示装置。
【請求項２１】
前記液晶層が負の誘電異方性を有するネマチック液晶材料を含む垂直配向型液晶層である請求項２０に記載の液晶表示装置。
【請求項２２】
ノーマリーブラックモードで駆動する請求項２１に記載の液晶表示装置。
【請求項２３】
前記保持容量配線と前記対向電極とに異なる電位が与えられている請求項１９に記載の液晶表示装置。
【請求項２４】
前記液晶層が正の誘電異方性を有するネマチック液晶材料を含むツイスト配向型液晶層である請求項２３に記載の液晶表示装置。
【請求項２５】
ノーマリーホワイトモードで駆動する請求項２４に記載の液晶表示装置。
【請求項２６】
前記保持容量配線は、前記各保持容量電極の間で開口したスリット部を有し、
前記対向基板には、前記スリット部に重なるように、ブラックマトリクスが設けられている請求項１９に記載の液晶表示装置。
【請求項２７】
請求項１９に記載の液晶表示装置を備えるテレビジョン装置。
【請求項２８】
請求項１８に記載の表示装置を備えるテレビジョン装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス基板、アクティブマトリクス基板の製造方法、表示装置、液晶表示装置およびテレビジョン装置に関する。例えば、液晶層を駆動するための薄膜トランジスタと保持容量素子とを各画素に配設したアクティブマトリクス（以下「ＡＭ」ともいう）基板およびこのＡＭ基板を備えたＡＭ型液晶表示装置に関する。
【背景技術】
【０００２】
ＡＭ基板は、液晶表示装置、ＥＬ（エレクトロルミネッセンス）表示装置などのＡＭ型表示装置において幅広く用いられている。このようなＡＭ基板を用いた従来のＡＭ型液晶表示装置では、基板上に配置された複数本の走査信号線と、走査信号線と交差するように配置された複数本のデータ信号線と、両信号線の交点に配置された薄膜トランジスタ（以下「ＴＦＴ」ともいう）などを有しており、ＴＦＴのスイッチング機能により、各画素部に画像信号が伝達される。また、各画素部に保持容量素子を設けることもある（例えば、特許文献１を参照）。
【０００３】
このような保持容量素子は、ＴＦＴがオフ期間中の液晶層の自己放電またはＴＦＴのオフ電流による画像信号の劣化を防止している。また、保持容量素子は、ＴＦＴのオフ時間中の映像信号保持だけではなく、液晶駆動における各種変調信号の印加経路などにも使用され、保持容量素子を備えた液晶表示装置は、低消費電力と高画質とを実現することができる。
【０００４】
ここで、図面を参照しながら、従来のＡＭ基板構造の一例を説明する。図２４は、従来のＡＭ型液晶表示装置に用いられる、保持容量素子を備えたＡＭ基板の一画素の構成を示す平面模式図である。図２５は、図２４に示すＡＭ基板を線分Ａ−Ａ’にて切断した断面を示す断面模式図である。
【０００５】
図２４および図２５に示すように、ＡＭ基板には、複数の画素電極５１がマトリクス状に設けられており、これらの画素電極５１の周囲を通り、互いに交差するように、走査信号を供給するための走査信号線５２と、データ信号を供給するためのデータ信号線５３とが設けられている。また、これらの走査信号線５２とデータ信号線５３との交差部分において、画素電極５１に接続されるスイッチング素子としてのＴＦＴ５４が設けられている。このＴＦＴ５４のゲート電極６２には走査信号線５２が接続され、ゲート電極６２に入力される走査信号によってＴＦＴ５４が駆動制御される。また、ＴＦＴ５４のソース電極６６ａにはデータ信号線５３が接続され、ＴＦＴ５４のソース電極６６ａにデータ信号が入力される。さらに、ドレイン電極６６ｂは、接続電極５５を介して保持容量素子の一方の電極（上側保持容量電極）５５ａに接続され、さらに層間絶縁膜６８に形成されたコンタクトホール５６を介して画素電極５１に接続されている。透明絶縁性基板（絶縁基板）６１上には保持容量（共通）配線５７が設けられ、この保持容量（共通）配線５７が保持容量素子の他方の電極（下側保持容量電極）として機能する。
【０００６】
図２５に示すように、ガラスやプラスチックなどからなる透明絶縁性基板（絶縁基板）６１上に、走査信号線５２に接続されたゲート電極６２が設けられている。走査信号線５２やゲート電極６２は、チタン、クロム、アルミニウム、モリブデンなどからなる金属膜や、それらの合金、積層膜で形成される。保持容量素子の他方の電極（下側保持容量電極）として機能する保持容量（共通）配線５７は、走査信号線５２やゲート電極６２と同一材料により形成されている。これらを覆うゲート絶縁膜６３は、窒化シリコンや酸化シリコンなどからなる絶縁膜により形成される。その上には、ゲート電極６２と重畳するように、アモルファスシリコンやポリシリコンなどからなる高抵抗半導体層６４と、さらにリンなどの不純物がドープされたｎ＋  アモルファスシリコンなどからなる低抵抗半導体層とが設けられている。なお、低抵抗半導体層がソース電極６６ａおよびドレイン電極６６ｂとなる。
【０００７】
また、ソース電極６６ａと接続するように、データ信号線５３が形成されている。さらに、ドレイン電極６６ｂと接続するように、接続電極５５が設けられ、接続電極５５は保持容量素子の一方の電極である上側保持容量電極５５ａに接続されるように延びており、上側保持容量電極５５ａは画素電極５１とコンタクトホール５６を介して接続されている。データ信号線５３、接続電極５５および上側保持容量電極５５ａは、同一材料により形成され、チタン、クロム、アルミニウム、モリブデンなどの金属膜や、それらの合金、積層膜で形成される。
【０００８】
画素電極５１は、例えば、ＩＴＯ（酸化インジウム錫）、ＩＺＯ（酸化インジウム亜鉛）、酸化亜鉛、酸化スズなどの透明性を有する導電膜で形成される。コンタクトホール５６は、ＴＦＴ５４、走査信号線５２、データ信号線５３および接続電極５５の上部を覆う層間絶縁膜６８を貫くように形成されている。層間絶縁膜６８の材料としては、例えば、アクリル樹脂や、窒化シリコン、酸化シリコンなどが挙げられる。図２４および図２５に示すような構造のＡＭ基板については、例えば特許文献２に開示されている。
【０００９】
このような構造のＡＭ基板においては、製造プロセスの簡略化、製造コスト低減を目的として、保持容量（共通）配線（下側保持容量電極）５７を走査信号線５２と同一工程にて形成し、上側保持容量電極５５ａをデータ信号線５３や接続電極５５と同一工程にて形成している。また、図２５に示すように、画素電極５１を層間絶縁膜６８の上に形成すると、画素電極５１を各信号線５２，５３と重畳させることができるので、高開口率化が図られるとともに、さらに画素電極５１への各信号線５２，５３からの電界をシールドできる効果もある。このとき、保持容量（共通）配線５７または走査信号線５２のパターン上の層間絶縁膜６８にコンタクトホール５６を形成して、画素電極５１と上側保持容量電極５５ａとを接続し、接続電極５５を介することで、画素電極５１とドレイン電極６６ｂとの接続が図られている。コンタクトホール５６の形成位置は、上側保持容量電極５５ａの形成領域内に特に限定されるものではなく、接続電極５５の形成領域内でも可能である。しかし、図２４に示すように、保持容量（共通）配線５７のパターン上の上側保持容量電極５５ａの形成領域内に形成すれば、開口率を低下させる新たな原因とならないので、好ましい。
【００１０】
図２４および図２５に示すＡＭ基板の保持容量素子においては、保持容量配線（下側保持容量電極）５７と上側保持容量電極５５ａとの間のゲート絶縁膜６３に導電性異物（ダストやパーティクル）やピンホール９９が存在すると、保持容量配線（下側保持容量電極）５７と上側保持容量電極５５ａとが短絡するので、短絡した画素が表示画像において点欠陥となってしまう点で改善の余地があった。また、エッチング不良やフォトリソ不良などによって、同一工程にて形成されるデータ信号線５３と上側保持容量電極５５ａとが膜残り９８の欠陥などにより短絡した場合にも、同様の点欠陥となり、修復できないという点で工夫の余地があった。
【００１１】
例えば、ＭＶＡ（Multi-domain Vertical Alignment ）モードなどのＶＡ（Vertically Alignment）液晶を用いた液晶表示パネルでは、電圧無印加状態において黒表示となるように設定される。データ信号線５３と上側保持容量電極５５ａとが短絡した場合、ＴＦＴ５４を介さずにデータ信号が画素電極５１に入力されることになるので、画素電極５１に入力されるデータ信号を走査信号によって制御できなくなる。したがって、電圧無印加時においてその画素は黒表示とならず、輝点となる。なお、全面を黒表示にしたときに発生する輝点は、全面を白表示にしたときに発生する黒点や暗点よりも目立ち易いので、表示品位に与える影響が大きい。このような点欠陥を修正する技術が例えば特許文献３〜５に開示されている。
【００１２】
近年、薄型ＴＶの大画面化が進むにつれて画素が大きくなり、欠陥画素が表示品位上無視できない大きさになってきている。画素欠陥の大きさを縮小するために、一画素を複数のサブピクセルに分割することにより、点欠陥の大きさ自体を小さくする技術が開発されている。しかし、一画素を複数のサブピクセルに分割することによってパターンが複雑化し、開口率が低下する問題がある。例えば、２６インチ型のＷＸＧＡ（Wide eXtended Graphics Array）ディスプレイでは開口率が４％〜５％程度低下する。
【００１３】
開口率を高めるために、隣接する画素が保持容量配線を共有する構造が例えば特許文献６および７に開示されている。具体的に述べると、画素を例えば２つのサブピクセルに分割した場合でも、保持容量配線（下側保持容量電極）と上側保持容量電極との間の絶縁層に導電性異物やピンホールが存在すると、保持容量配線（下側保持容量電極）と上側保持容量電極とが短絡し、短絡したサブピクセルが表示画像において点欠陥となってしまう。しかし、分割しない場合と比較すると、点欠陥の面積が１／２になるので、点欠陥が表示品位に与える影響が小さくなる。
【００１４】
図２６は、一画素を複数のサブピクセルに分割したＡＭ基板における一画素の構成を示す平面模式図である。図２７は、図２６に示すＡＭ基板を線分Ｂ−Ｂ’にて切断した断面を示す断面模式図である。なお、図２６および図２７において、図２４および図２５に示す構成要素と同一の構成要素には同一の参照符号を付している。
【００１５】
図２６および図２７に示すように、画素電極５１が２つのサブピクセル電極５１Ｌ，５１Ｒに分割されており、これらのサブピクセル電極５１Ｌ，５１Ｒの境界付近に走査信号を供給するための走査信号線５２が設けられ、画素電極５１の周囲にはデータ信号を供給するためのデータ信号線５３が設けられている。また、走査信号線５２とデータ信号線５３との交差部分において、走査信号線５２を平面視において挟んで配置され、サブピクセル電極５１Ｌ，５１Ｒに接続されるスイッチング素子としてのＴＦＴ５４Ｌ，５４Ｒが設けられている。ＴＦＴ５４Ｌ，５４Ｒのゲート電極６２Ｌ，６２Ｒには走査信号線５２が接続され、ゲート電極６２Ｌ，６２Ｒに入力される走査信号によって、ＴＦＴ５４Ｌ，５４Ｒが駆動制御される。また、ＴＦＴ５４Ｌ，５４Ｒのソース電極６６ａにはデータ信号線５３が接続され、ＴＦＴ５４Ｌ，５４Ｒのソース電極にデータ信号が入力される。さらに、ドレイン電極６６ｂは、接続電極５５Ｌ，５５Ｒを介して保持容量素子の一方の電極（上側保持容量電極）５５Ｌａ，５５Ｒａに接続され、さらに層間絶縁膜６８に形成されたコンタクトホール５６Ｌ，５６Ｒを介してサブピクセル電極５１Ｌ，５１Ｒに接続されている。透明絶縁性基板（絶縁基板）６１上には保持容量（共通）配線５７が設けられ、この保持容量（共通）配線５７が保持容量素子の他方の電極（下側保持容量電極）として機能する。言い換えれば、互いに隣接する画素の上側保持容量電極５５Ｌａ，５５Ｒａが、保持容量素子の他方の電極（下側保持容量電極）として、保持容量（共通）配線５７を共有する。なお、図２６および図２７に示すＡＭ基板は、図２４および図２５に示すＡＭ基板を製造する工程と同様の工程を経て製造することができる。
【００１６】
しかし、図２６および図２７に示すＡＭ基板では、開口率の低下を抑えるために、互いに隣接する画素の境界付近に保持容量（共通）配線５７が形成されている。保持容量（共通）配線５７に対向して設けられた上側保持容量電極５５Ｌａ，５５Ｒａは、十分な保持容量を確保するために、できる限り大面積にする必要がある。したがって、互いに隣接する画素の上側保持容量電極５５Ｌａ，５５Ｒａが近接して形成されるので、互いに隣接する上側保持容量電極５５Ｌａ，５５Ｒａ間でリーク不良が生じ易い。
【００１７】
リーク不良が生じた場合、保持容量（共通）配線５７を共有する２つのサブピクセル電極５１Ｌ，５１Ｒが導通し、連結欠点になるという問題がある。これを回避するために、隣接する画素のデータ信号が入力しないように修正する必要がある。例えば、互いに隣接する画素のうち一方の画素（第１画素）の上側保持容量電極５５Ｌａから第１画素に隣接する第２画素のサブピクセル電極５１Ｒにデータ信号が入力されるのを防ぐために、第２画素におけるコンタクトホール５６Ｒ内のサブピクセル電極５１Ｒを除去することにより、サブピクセル電極５１Ｒと上側保持容量電極５５Ｒａとを電気的に切り離す。また、第２画素のドレイン電極６６ｂから上側保持容量電極５５Ｌａ，５５Ｒａを介して第１画素のサブピクセル電極５１Ｌにデータ信号が入力されるのを防ぐために、第２画素の接続電極５５Ｒと上側保持容量電極５５Ｒａとを電気的に切り離す。したがって、互いに隣接する画素のうち１つの画素（第２画素）のサブピクセルが無通電状態になるので、点欠陥となる。
【００１８】
すなわち、一画素を複数のサブピクセルに分割したＡＭ基板では、分割しないＡＭ基板と比較すると、点欠陥が表示品位に与える影響が小さくなるが、互いに隣接する上側保持容量電極５５Ｌａ，５５Ｒａ間でリーク不良が生じるおそれが付加されるので、点欠陥が生じる可能性が高くなるという点で改善の余地がある。
【特許文献１】特開平６−９５１５７号公報（第１頁）
【特許文献２】特開平９−１５２６２５号公報（第８−１１、１９頁、第３、４図）
【特許文献３】特開平１−３０３４１５号公報
【特許文献４】特開平９−２２２６１５号公報
【特許文献５】特開平７−２７０８２４号公報
【特許文献６】特開２００４−６２１４６号公報
【特許文献７】特開２００４−７８１５７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
本発明の目的の１つは、ＡＭ基板における点欠陥を修正することである。本発明の他の目的は、点欠陥を修正することにより、製造歩留りを向上させることである。
【課題を解決するための手段】
【００２０】
本発明では、保持容量配線に対向配置された上側保持容量電極を２つ以上設け、各上側保持容量電極上の層間絶縁膜にコンタクトホールを形成し、コンタクトホールを介して層間絶縁膜上の画素電極を各上側保持容量電極と導通させることによって、上記課題を解決する。
【００２１】
図面を参照しながら、本発明を具体的に説明する。図１は本発明のＡＭ基板１２の一態様を模式的に示す平面図であり、図２は図１中のII−II線断面図である。
【００２２】
本態様のＡＭ基板１２は、基板３１と、基板３１上に形成されたアクティブ素子（例えばＴＦＴ２４）と、基板３１上に形成された保持容量素子２０と、保持容量素子２０を覆う層間絶縁膜３８と、層間絶縁膜３８上に形成された画素電極２１とを有する。保持容量素子２０は、基板３１上に形成された保持容量配線２７と、保持容量配線２７上に形成された絶縁膜（例えばゲート絶縁膜３３）と、ゲート絶縁膜３３を介して保持容量配線２７に対向配置された３つの上側保持容量電極２５ａ，２５ｂ，２５ｃとを有する。ＴＦＴ２４は、列方向に延びる走査信号線２２から行方向に延びたゲート電極３２と、ゲート電極３２を覆うゲート絶縁膜３３と、ゲート絶縁膜３３を介してゲート電極３２上に形成された高抵抗半導体層３４と、高抵抗半導体層３４上に形成されたソース電極３６ａおよびドレイン電極３６ｂとを有する。ソース電極３６ａは行方向に延びるデータ信号線２３に接続され、ドレイン電極３６ｂは接続電極２５を介して上側保持容量電極２５ｂに接続されている。
【００２３】
３つの上側保持容量電極２５ａ，２５ｂ，２５ｃは、層間絶縁膜３８にそれぞれ形成されたコンタクトホール２６ａ，２６ｂ，２６ｃを介して、画素電極２１と導通している。これにより、３つの上側保持容量電極２５ａ，２５ｂ，２５ｃが画素電極２１を介して導通するので、接続電極２５を介して１つの上側保持容量電極２５ｂに入力されたデータ信号が画素電極２１に入力されるとともに、２つの上側保持容量電極２５ａ，２５ｃにもデータ信号が入力される。すなわち、３つの上側保持容量電極２５ａ，２５ｂ，２５ｃに同電位が与えられる。
【００２４】
次に、点欠陥を修正する工程について説明する。保持容量配線２７と上側保持容量電極２５ａ，２５ｃとがゲート絶縁膜３３中の導電性異物やピンホール９９により短絡した場合は、保持容量配線２７に供給された電位が上側保持容量電極２５ａ，２５ｃを介して画素電極２１に与えられる。典型的には、画素電極２１に対向配置された対向電極（不図示）と保持容量配線２７とに同電位が与えられるので、画素電極２１と対向電極とに電圧が印加されない状態となる。したがって、ノーマリーホワイトモードの液晶表示装置では、その画素は輝点となり、ノーマリーブラックモードの液晶表示装置では、その画素は黒点となる。
【００２５】
また、データ信号線２３と上側保持容量電極２５ａ，２５ｃとが膜残り９８の欠陥などにより短絡した場合、ＴＦＴ２４を介さずにデータ信号が画素電極２１に入力されることになるので、画素電極２１に入力されるデータ信号を走査信号によって制御できなくなる。したがって、電圧無印加時において、ノーマリーホワイトモードの液晶表示装置では、その画素は白表示とならず、ノーマリーブラックモードの液晶表示装置では、黒表示とならない。
【００２６】
これらの点欠陥を修正するために、短絡した上側保持容量電極２５ａ，２５ｃに形成されているコンタクトホール２６ａ，２６ｃ内の画素電極２１をレーザなどにより取り除く。これにより、短絡した上側保持容量電極２５ａ，２５ｃを画素電極２１から分離することができるので、保持容量配線２７からの電位が上側保持容量電極２５ａ，２５ｃを介して画素電極２１に与えられるのを防ぐことができる。したがって、保持容量が正常の場合よりも低下するが、正常に近い画素駆動を行うことができる。
【００２７】
一方、接続電極２５に接続された上側保持容量電極２５ｂと保持容量配線２７とがゲート絶縁膜３３中の導電性異物やピンホールにより短絡した場合は、短絡した上側保持容量電極２５ｂに形成されているコンタクトホール２６ｂ内の画素電極２１をレーザなどにより取り除くことによって、短絡した上側保持容量電極２５ｂを画素電極２１から分離することができる。さらに、レーザなどを用いて接続電極２５を切断箇所Ｋで破壊分離すれば、データ信号線２３と保持容量配線２７とがＴＦＴ２４を介して短絡するのを避けることができる。しかし、同時に画素電極２１もＴＦＴ２４から分離されるので、他の上側保持容量電極２５ａ，２５ｃ（但し、コンタクトホール２６ａ，２６ｃの領域を除く）をレーザなどでメルトすることにより、画素電極２１と保持容量配線２７とを導通させる。これにより、画素電極２１を保持容量配線２７と同じ電位にすることができるので、例えばノーマリーブラックモードの液晶表示装置では、画素電極２１の領域を黒表示にさせ、微小欠点として修正することができる。
【００２８】
本態様のＡＭ基板１２では、接続電極２５に接続された上側保持容量電極２５ｂと保持容量配線２７とが重なる領域の面積（第１面積）が、接続電極２５に接続されていない上側保持容量電極２５ａ，２５ｃと保持容量配線２７とが重なる領域の面積（第２面積）よりも小さい。しかし、上側保持容量電極２５ａ，２５ｂ，２５ｃと画素電極２１とのコンタクトの信頼性や、保持容量配線２７と上側保持容量電極２５ａ，２５ｂ，２５ｃが短絡する確率などに応じて、第１面積と第２面積との面積比を適宜選択することができる。
【００２９】
例えば、コンタクトホール２６ｂと比較して、コンタクトホール２６ａ，２６ｃのほうが画素電極２１をカバレージよく上側保持容量電極２５ａ，２５ｃに接続することが難しい場合がある。あるいは上側保持容量電極のアルミニウムなどの金属膜と画素電極２１のＩＴＯなどの膜との接触抵抗が大きい場合がある。これらの場合、上側保持容量電極２５ａ，２５ｃが保持容量素子の電極としての機能を果たさないことがある。そこで、第１面積が第２面積よりも大きくなるように設定する。これにより、第１面積と第２面積とを足した総面積に対して第１面積の比率が高くなるので、第１面積の比率に応じた大きな保持容量を確保できる。
【００３０】
本態様のＡＭ基板１２では、ＴＦＴ２４と上側保持容量電極とを接続する接続電極２５の本数が１本である。これにより、接続電極２５を全ての上側保持容量電極２５ａ，２５ｂ，２５ｃに接続した場合に比べて、開口率の低下を抑えることができる。
【００３１】
また、図１に示すＡＭ基板１２では、接続電極２５を介してＴＦＴ２４と上側保持容量電極２５ｂとが接続されているが、ＴＦＴ２４と上側保持容量電極とを接続する接続電極がなくてもよい。これにより、開口率の低下をさらに抑えることができる。例えば、ＴＦＴ２４のドレイン電極３６ｂ上の層間絶縁膜３８にコンタクトホールを形成し、コンタクトホールを介して画素電極２１とドレイン電極３６ｂとを接続することにより、画素電極２１を介して上側保持容量電極２５ａ，２５ｂ，２５ｃにデータ信号の電位を与えることができる。
【００３２】
さらに、コンタクトホール２６ａの位置は、上側保持容量電極２５ｂの領域内に特に限定されるものではなく、接続電極２５の領域内でも可能である。但し、図１に示すように、保持容量配線２７のパターン内であって、上側保持容量電極２５ｂの領域内にコンタクトホール２６ａを形成すれば、開口率の低下を抑えることができる。
【００３３】
他の局面において、本発明のＡＭ基板１２を動作モードがＭＶＡの液晶表示装置に用いる場合には、スリット（電極層がない部分）の領域や対向基板に形成され、液晶層側に突出したリブ（凸部）の領域に接続電極２５を配置することにより、接続電極２５による開口率の低下を減らすことができる。
【００３４】
本態様のＡＭ基板１２では、上側保持容量電極２５ａ，２５ｂ，２５ｃの平面視における形状が四辺形であるが、これに限定されず、三角形、半円形、台形などの形状であってもよい。３つの上側保持容量電極２５ａ，２５ｂ，２５ｃは、ゲート絶縁膜３３の上に、保持容量配線２７のパターンに重なるように設けられる。典型的には、上側保持容量電極はデータ信号線２３と同一膜から形成されるので、膜残り９８により上側保持容量電極がデータ信号線２３と短絡し易い。そのため、図１に示すように、データ信号線２３に近接する上側保持容量電極２５ａ，２５ｃと、接続電極２５に接続された上側保持容量電極２５ｂとを分離することが好ましい。なお、上側保持容量電極は、図１に示すように、３分割されているが、分割数（Ｎ）はこれに限定されず、Ｎ≧２であればよい。
【００３５】
保持容量配線２７は、典型的には、走査信号線２２やゲート電極３２と同一材料にて形成されるが、これに限定されるものではない。例えば、走査信号線２２やゲート電極３２の形成前または形成後に、他の材料（例えば、ＩＴＯなどの透明導電膜）を用いて、保持容量配線２７を形成してもよい。
【００３６】
また、本態様のＡＭ基板１２では、保持容量素子２０を構成する絶縁膜は、図２に示すように、ゲート絶縁膜３３のみであるが、これに限定されるものではない。例えば、保持容量配線２７の上に、ゲート絶縁膜３３以外の他の絶縁膜をゲート絶縁膜３３の形成前または形成後に形成することにより、ゲート絶縁膜３３を含む積層膜を形成してもよい。
【００３７】
本発明のＡＭ基板は、液晶表示装置や有機または無機ＥＬ表示装置などの表示装置に利用することができる。本発明は、他の局面において、表示装置を提供する。本発明の表示装置は、本発明のＡＭ基板と、ＡＭ基板に対向する対向電極と、ＡＭ基板および対向電極の間隙に介在する表示媒体層とを有する。本明細書において「表示媒体層」とは、印加される電圧あるいは供給される電流に応じて光量が調整される層であり、光源からの光や外光（周囲光）の光透過率（または光反射率）が変調される層や自発光型の層を包括する。具体的な表示媒体層は、例えば液晶層、無機または有機ＥＬ層などである。
【００３８】
また本明細書において「対向電極」は、ＡＭ基板の画素電極に対向して配置された電極であり、共通（全面）電極やストライプ電極を含む。例えば、有機ＥＬ表示装置においては、典型的には、陽極が画素電極に、陰極が対向電極にそれぞれ該当する。対向電極は、アルミニウムや銀などの光反射性を有する導電膜から形成されてもよく、ＩＴＯ、ＩＺＯ、酸化亜鉛、酸化スズなどの透明性を有する導電膜で形成されてもよい。
【００３９】
本発明は、さらに他の局面において、液晶表示装置を提供する。本発明の液晶表示装置は、本発明のＡＭ基板と、ＡＭ基板に対向する対向電極が一方面に形成された対向基板と、ＡＭ基板および前記対向基板の間隙に介在する液晶層とを有する。なお、対向基板は、典型的には、ガラスやプラスチックなどからなる透明絶縁性基板である。
【００４０】
本発明の表示装置および液晶表示装置においては、保持容量配線と対向電極とに同電位が与えられてもよい。有機ＥＬ表示装置において、ＡＭ基板の点欠陥を修正することにより、画素電極が保持容量配線に導通したとき、保持容量配線と対向電極とが同電位ならば、有機ＥＬ層（典型的には、電子輸送層、発光層および正孔輸送層を含む）に電流が流れないので、発光領域（画素）が発光しない。言い換えれば、発光領域は黒点化されるので、点欠陥が目立ち難くなる。
【００４１】
液晶表示装置において、ＡＭ基板の点欠陥を修正することにより、欠陥画素の画素電極が保持容量配線に導通したとき、保持容量配線と対向電極とが同電位ならば、液晶層に電圧が印加されない。液晶層が負の誘電異方性を有するネマチック液晶材料を含む垂直配向型液晶層である場合、典型的には、液晶表示装置はノーマリーブラックモードで駆動するので、修正された画素は黒表示となり、点欠陥が目立ち難くなる。
【００４２】
一方、液晶層が正の誘電異方性を有するネマチック液晶材料を含むツイスト配向型液晶層である場合、典型的には、液晶表示装置はノーマリーホワイトモードで駆動する。この場合、欠陥画素の画素電極を保持容量配線に導通させ、かつ対向電極に供給された電位と異なる電位を保持容量配線に供給することにより、液晶層に所定電圧が印加される。例えば、画素が黒表示となるときの電位を保持容量配線に供給することにより、液晶層に所定電圧（画素が黒表示となるときの電圧）が印加されるので、修正された画素が黒点化されて、点欠陥が目立ち難くなる。
【発明の効果】
【００４３】
本発明によれば、ＡＭ基板における点欠陥を修正することができる。これにより、製造歩留りを向上させることができる。
【発明を実施するための最良の形態】
【００４４】
以下、図面を参照しながら本発明の実施形態を説明するが、本発明は以下の実施形態に限定されない。なお、同族的な構成要素を総括的に表すために、参照符号の英字を省略して、参照符号の数字のみを表記することがある。例えば、第１走査信号線２２ａおよび第２走査信号線２２ｂを総括的に走査信号線２２と表記することがある。
【００４５】
以下の実施形態に示すＡＭ基板では、一画素を複数に分割した副画素（サブピクセル）が共通の走査信号線およびデータ信号線により駆動され、またデータ信号線が延びる方向に隣接する画素が同じ保持容量（共通）配線を共有する。保持容量（共通）配線上には、絶縁膜を介して、３つ以上に分割された上側保持容量電極が形成されている。２つ以上の上側保持容量電極は、それぞれの接続電極を介して、走査信号線とデータ信号線との交点付近に設けられたＴＦＴに接続されている。また接続電極が接続されていない上側保持容量電極は、副画素を構成する副画素電極と接続されている。
【００４６】
上側保持容量電極を複数に分割することにより、上側保持容量電極が保持容量配線、データ信号線または隣接する画素の上側保持容量電極とリークするなどの不良が生じた場合は、リークが生じた上側保持容量電極を電気的に切り離して修正する。また修正によってサブピクセルが無通電化した場合には、接続電極に接続されていない分割電極（上側保持容量電極）にレーザなどを照射することにより、副画素電極と保持容量（共通）配線とを導通させる。これにより、副画素電極に保持容量（共通）配線の電位を与えることができる。保持容量（共通）配線と対向電極とに同電位が与えられているときは、副画素電極と対向電極とに挟まれた液晶層に電圧が印加されない状態となる。ノーマリーブラックモードで駆動する垂直配向型液晶表示装置では、修正された画素は黒表示となり、点欠陥が目立ち難くなる。
【００４７】
一方、ノーマリーホワイトモードで駆動するツイスト配向型液晶表示装置では、例えば、画素が黒表示となるときの電位を保持容量（共通）配線に供給することにより、液晶層に所定電圧（画素が黒表示となるときの電圧）が印加されるので、修正された画素が黒点化されて、点欠陥が目立ち難くなる。したがって、上記の修正を行うことにより、不良画素を表示品位上問題ないレベルの微小な点欠陥とすることができ、製造歩留りを向上させることができる。
【００４８】
（実施形態１）
図３は本実施形態のＡＭ基板１２ａを模式的に示す平面図であり、図４は図３中のIV−IV線断面図である。本実施形態のＡＭ基板１２ａは、保持容量素子の下側電極として保持容量配線が形成されたCs-on-Common方式である。また本実施形態のＡＭ基板１２ａは、一画素が２つの副画素に分割され、隣接する画素が保持容量配線を共有する構造を有する。
【００４９】
本明細書において副画素（subpixel）は表示の最小単位であり、同じ走査信号線に供給される走査信号と、同じデータ信号線に供給されるデータ信号とによって選択され、同じデータ信号が入力される２以上の副画素から１つの画素（pixel ）が構成される。さらに、例えばＲ，Ｇ，Ｂの３つの画素から１つの絵素（picture element ）が構成される。画素（または副画素）の領域は、ＡＭ型液晶表示装置においては、画素電極（または副画素電極）と、画素電極（または副画素電極）に対向する対向電極とにより規定される。なお、ブラックマトリクスが設けられる構成においては、厳密には、表示すべき状態に応じて電圧が印加される領域のうち、ブラックマトリクスの開口部に対応する領域が画素（または副画素）の領域に対応することになる。
【００５０】
本実施形態のＡＭ基板１２ａは、マトリクス状に配列された複数の画素を有しており、行方向に配列された２つの副画素から一画素が構成されている。具体的には、図３に示すように、画素電極が２つの副画素電極２１Ｒ（第１画素電極），２１Ｌ（第２画素電極）に分割されている。これらの副画素電極２１Ｒ，２１Ｌの境界付近には、走査信号を供給するための走査信号線２２が列方向（図中縦方向）に延びて設けられ、画素電極の周囲には、データ信号を供給するためのデータ信号線２３が行方向（図中横方向）に延びて設けられている。また、走査信号線２２とデータ信号線２３との交差部分において、走査信号線２２を平面視において行方向に挟んで配置され、対応する副画素電極２１Ｒ，２１Ｌに接続された２つのスイッチング素子としてのＴＦＴ２４Ｒ，２４Ｌが設けられている。
【００５１】
ＴＦＴ２４Ｒ，２４Ｌのゲート電極には走査信号線２２が接続され、ゲート電極に入力される走査信号によって、ＴＦＴ２４Ｒ，２４Ｌが駆動制御される。また、ＴＦＴ２４Ｒ，２４Ｌのソース電極３６ａにはデータ信号線２３が接続され、ＴＦＴ２４Ｒ，２４Ｌのソース電極３６ａにデータ信号が入力される。ドレイン電極３６ｂは、接続電極２５Ｌ，２５Ｒを介して保持容量素子の一方の電極（上側保持容量電極）２５ａ，２５ｃに接続され、層間絶縁膜３８に形成されたコンタクトホール２６ａ，２６ｃを介して副画素電極２１Ｒ，２１Ｌに接続されている。
【００５２】
図３では、保持容量（共通）配線２７の左側にある第１画素に含まれる右側の副画素電極２１Ｒと、第１画素に行方向（右側）に隣接する第２画素に含まれる左側の副画素電極２１Ｌとが示されている。第１画素に含まれる副画素電極２１Ｒは、第１走査信号線２２ａに供給される走査信号と、データ信号線２３に供給されるデータ信号とによって選択される２つの副画素電極のうちの右側の副画素電極である。第２画素に含まれる副画素電極２１Ｌは、保持容量（共通）配線２７を挟んで、第１走査信号線２２ａと行方向に隣接する第２走査信号線２２ｂに供給される走査信号と、データ信号線２３に供給されるデータ信号とによって選択される２つの副画素電極のうちの左側の副画素電極である。
【００５３】
２つの副画素は、絶縁膜を挟む一対の電極をそれぞれ備えた第１保持容量素子２０Ｒおよび第２保持容量素子２０Ｌを有する。第１および第２保持容量素子２０Ｒ，２０Ｌは、保持容量素子の一方の電極（下側保持容量電極）として、透明絶縁性基板（絶縁基板）３１上に設けられた保持容量（共通）配線２７を共有する。保持容量（共通）配線２７上には、ゲート絶縁膜３３が形成され、ゲート絶縁膜３３を介して保持容量（共通）配線２７に対向配置された、保持容量素子の他方の電極（上側保持容量電極）が形成されている。保持容量（共通）配線２７に対向する上側保持容量電極は、いうならば４分割され、第１保持容量素子２０Ｒの上側保持容量電極２５ａ，２５ｂおよび第２保持容量素子２０Ｌの上側保持容量電極２５ｃ，２５ｄに分割されている。これらの上側保持容量電極２５ａ，２５ｂ，２５ｃ，２５ｄは保持容量（共通）配線２７のパターンと重なるように配置されている。
【００５４】
本実施形態のＡＭ基板１２ａでは、各保持容量素子２０Ｒ，２０Ｌについて１つの上側保持容量電極２５ａ，２５ｃに接続電極２５Ｒ，２５Ｌが接続されている。接続電極２５Ｒ，２５Ｌの材料として、典型的には、非透過性材料が用いられるので、接続電極２５Ｒ，２５Ｌの形成領域が非透過領域となる。したがって、接続電極２５Ｒ，２５Ｌを開口部として利用することが困難であるので、１つの上側保持容量電極２５ａ，２５ｃのみに接続電極２５Ｒ，２５Ｌを接続することにより、両方の上側保持容量電極に接続する場合よりも、開口率を高めることができる。但し、接続電極２５Ｒ，２５Ｌの領域をリブやスリットなどの領域と重ねることができる場合には、両方の上側保持容量電極に接続電極を接続することが好ましい。
【００５５】
図４を参照しながら、第１画素に含まれる副画素電極２１Ｒの断面構造を説明する。ガラスやプラスチックなどからなる透明絶縁性基板（絶縁基板）３１上に、第１走査信号線２２ａに接続されたゲート電極３２Ｒが設けられている。第１走査信号線２２ａやゲート電極３２Ｒは、チタン、クロム、アルミニウム、モリブデンなどからなる金属膜や、それらの合金、積層膜から形成される。保持容量素子の下側保持容量電極として機能する保持容量（共通）配線２７は、典型的には、第１走査信号線２２ａやゲート電極３２Ｒと同一材料から形成される。これらを覆うゲート絶縁膜３３は、窒化シリコンや酸化シリコンなどからなる絶縁膜により形成される。その上には、ゲート電極３２Ｒと重畳するように、アモルファスシリコンやポリシリコンなどからなる高抵抗半導体層３４と、さらにリンなどの不純物がドープされたｎ＋  アモルファスシリコンなどからなる低抵抗半導体層とが設けられている。なお、低抵抗半導体層がソース電極３６ａおよびドレイン電極３６ｂとなる。
【００５６】
また、ソース電極３６ａと接続するように、データ信号線２３が形成されている。さらに、ドレイン電極３６ｂと接続するように、接続電極２５Ｒが設けられ、接続電極２５Ｒは一方の上側保持容量電極２５ａに接続されるように延びており、上側保持容量電極２５ａは副画素電極２１Ｒとコンタクトホール２６ａを介して接続されている。
【００５７】
他方の上側保持容量電極２５ｂは、コンタクトホール２６ｂを介して副画素電極２１Ｒと接続されている。すなわち、２つの上側保持容量電極２５ａ，２５ｂは、副画素電極２１Ｒを介して互いに電気的に接続した構成となっている。データ信号線２３、接続電極２５、上側保持容量電極２５ａ，２５ｂは、典型的には同一材料から形成され、例えばチタン、クロム、アルミニウム、モリブデンなどからなる金属膜や、それらの合金、積層膜から形成される。画素電極２１Ｒおよび２１Ｌは、例えば、ＩＴＯ、ＩＺＯ、酸化亜鉛、酸化スズなどの透明性を有する導電膜から形成される。コンタクトホール２６ａ，２６ｂは、ＴＦＴ２４Ｒ、走査信号線２２ａ、データ信号線２３および接続電極２５の上部を覆うように形成された層間絶縁膜３８を貫くように形成されている。層間絶縁膜３８の材料としては、例えば、アクリル樹脂や、窒化シリコン、酸化シリコンなどが挙げられる。
【００５８】
次に、本実施形態のＡＭ基板１２ａによる点欠陥の修正工程について説明する。本実施形態のＡＭ基板１２ａにおいて、保持容量（共通）配線２７に対向して設けられた上側保持容量電極２５ａ〜２５ｄは、十分な保持容量を確保するために、できる限り大面積にする必要がある。したがって、互いに行方向に隣接する副画素の上側保持容量電極が近接して形成されるので、互いに行方向に隣接する上側保持容量電極間でリーク不良が生じ易い。また、データ信号線２３と上側保持容量電極２５ａとが膜残りの欠陥などにより短絡するおそれもある。さらに、上側保持容量電極２５ａと保持容量配線２７とがゲート絶縁膜３３中の導電性異物やピンホールにより短絡するおそれもある。
【００５９】
図５は、互いに隣接し、接続電極２５Ｒ，２５Ｌにそれぞれ接続された上側保持容量電極２５ａ，２５ｃ間で短絡が生じた場合の修正工程を模式的に説明するための平面図である。修正前のＡＭ基板１２ａａでは、上側保持容量電極２５ａ，２５ｃ間で、膜残りなどにより短絡が生じ、短絡した上側保持容量電極２５ａ，２５ｃおよびコンタクトホール２６ａ，２６ｃを介して、互いに隣接する副画素電極２１Ｒと副画素電極２１Ｌとが導通しているので、連結欠点になっている。
【００６０】
図６は、接続電極２５Ｒに接続された上側保持容量電極２５ａとデータ信号線２３とで短絡が生じた場合の修正工程を模式的に説明するための平面図である。修正前のＡＭ基板１２ａｂでは、データ信号線２３と上側保持容量電極２５ａとが膜残りの欠陥などにより短絡して、データ信号線２３から上側保持容量電極２５ａを介して副画素電極２１Ｒにデータ信号が入力されている。
【００６１】
図７は、接続電極２５Ｒに接続された上側保持容量電極２５ａと保持容量配線２７とが短絡した場合の修正工程を模式的に説明するための平面図である。修正前のＡＭ基板１２ａｃでは、上側保持容量電極２５ａと保持容量配線２７とがゲート絶縁膜３３中の導電性異物やピンホールにより短絡して、短絡した画素が表示画像において点欠陥となっている。
【００６２】
接続電極２５Ｒに接続された上側保持容量電極２５ａが、隣接する上側保持容量電極２５ｃ、データ信号線２３または保持容量配線２７に短絡した場合は、短絡した上側保持容量電極２５ａに形成されているコンタクトホール２６ａ内の電極部分１０１を取り除くことにより、副画素電極２１Ｒおよび２１Ｌにおける各短絡を解消することができる。さらに接続電極２５Ｒを切断箇所Ｋにてレーザなどにより破壊分離すれば、短絡した上側保持容量電極２５ａを分離することができるので、ＴＦＴ２４Ｒがオンのときに、ＴＦＴ２４Ｒを介してデータ信号線２３と保持容量配線２７がリークするのを防ぐことができる。
【００６３】
しかし、このとき、副画素電極２１ＲもＴＦＴ２１Ｒから電気的に分離され、無通電状態となるので、他方の上側保持容量電極２５ｂ（但し、コンタクトホール２６ｂの領域を除く）をレーザ１０２などでメルトすることにより、上側保持容量電極２５ｂを介して副画素電極２１Ｒと保持容量（共通）配線２７を導通させる。これにより、副画素電極２１Ｒを保持容量（共通）配線２７と同じ電位にすることができる。したがって、修正されたこのＡＭ基板１２ａを有する液晶表示装置では、副画素電極２１Ｒの領域を黒表示にさせ、微小欠点として修正することができる。
【００６４】
図８は、接続電極２５Ｒに接続されていない上側保持容量電極２５ｂと、これに隣接する上側保持容量電極２５ｄとの間で短絡が生じた場合の修正工程を模式的に説明するための平面図である。修正前のＡＭ基板１２ａｄでは、上側保持容量電極２５ｂ，２５ｄ間で、膜残りなどにより短絡が生じ、短絡した上側保持容量電極２５ｂ，２５ｄおよびコンタクトホール２６ｂ，２６ｄを介して、互いに隣接する副画素電極２１Ｒと副画素電極２１Ｌとが導通しているので、連結欠点になっている。
【００６５】
図９は、接続電極２５Ｒに接続されていない上側保持容量電極２５ｂとデータ信号線２３とで短絡が生じた場合の修正工程を模式的に説明するための平面図である。修正前のＡＭ基板１２ａｅでは、データ信号線２３と上側保持容量電極２５ｂとが膜残りの欠陥などにより短絡して、データ信号線２３から上側保持容量電極２５ｂを介して副画素電極２１Ｒにデータ信号が入力されている。
【００６６】
図１０は、接続電極２５Ｒに接続されていない上側保持容量電極２５ｂと保持容量配線２７とが短絡した場合の修正工程を模式的に説明するための平面図である。修正前のＡＭ基板１２ａｆでは、上側保持容量電極２５ｂと保持容量配線２７とがゲート絶縁膜３３中の導電性異物やピンホールにより短絡して、短絡した画素が表示画像において点欠陥となっている。
【００６７】
接続電極２５Ｒに接続されていない上側保持容量電極２５ｂが、隣接する上側保持容量電極２５ｄ、データ信号線２３または保持容量配線２７に短絡した場合は、短絡した上側保持容量電極２５ｂに形成されているコンタクトホール２６ｂ内の電極部分１０３をレーザなどにより取り除く。これにより、短絡した上側保持容量電極２５ｂを副画素電極２１Ｒから分離することができるので、保持容量配線２７からの電位が上側保持容量電極２５ｂを介して副画素電極２１Ｒに与えられるのを防ぐことができる。したがって、副画素を正常に近い状態で駆動させることができる。
【００６８】
（実施形態２）
実施形態１のＡＭ基板１２ａでは、接続電極２５Ｒ，２５Ｌに接続された上側保持容量電極２５ａ，２５ｃと保持容量配線２７が重なる領域の面積（第１面積）が、接続電極２５Ｒ，２５Ｌに接続されていない上側保持容量電極２５ｂ，２５ｄと保持容量配線２７が重なる領域の面積（第２面積）よりも大きくなるように設定されている。
【００６９】
コンタクトホール２６ａ，２６ｃと比較して、コンタクトホール２６ｂ，２６ｄのほうが副画素電極２１Ｒ，２１Ｌをカバレージよく上側保持容量電極２５ｂ，２５ｄに接続することが難しい場合がある。あるいは上側保持容量電極のアルミニウムなどを含む金属膜と副画素電極２１Ｒ，２１ＬのＩＴＯなどの膜との接触抵抗が大きい場合がある。これらの場合、上側保持容量電極２５ｂ，２５ｄが保持容量素子の電極としての機能を果たさないことがある。そこで、第１面積が第２面積よりも大きくなるように設定することにより、第１面積と第２面積とを足した総面積に対して第１面積の比率が高くなるので、第１面積の比率に応じた大きな保持容量を確保できる。
【００７０】
しかし、接続電極２５Ｒ，２５Ｌに接続された上側保持容量電極２５ａ，２５ｃの短絡（例えば、保持容量配線２７との間の短絡）がコンタクトの信頼性よりも懸念される場合は、第１面積を第２面積よりも小さくしてもよい。
【００７１】
図１１は、接続電極２５Ｒ，２５Ｌに接続された上側保持容量電極２５ａ，２５ｃと保持容量配線２７が重なる領域の面積が、接続電極２５Ｒ，２５Ｌに接続されていない上側保持容量電極２５ｂ，２５ｄと保持容量配線２７が重なる領域の面積よりも小さくなるように設定されたＡＭ基板１２ｂを模式的に示す平面図である。なお、実施形態１と同一の構成要素には同一の参照符号を付すことにより、同じ参照符号の構成要素についての説明を省略する。
【００７２】
本実施形態のＡＭ基板１２ｂでは、接続電極２５Ｒ，２５Ｌに接続された上側保持容量電極２５ａ，２５ｃと保持容量配線２７が重なる領域の面積（第１面積）が、接続電極２５Ｒ，２５Ｌに接続されていない上側保持容量電極２５ｂ，２５ｄと保持容量配線２７が重なる領域の面積（第２面積）よりも小さくなるように設定されているので、接続電極２５Ｒ，２５Ｌに接続された上側保持容量電極２５ａ，２５ｃが短絡した場合に、第１面積と第２面積とを足した重なり総面積に対して第２面積の比率に応じた大きな保持容量を確保できる。
【００７３】
（実施形態３）
実施形態２のＡＭ基板１２ｂでは、図１１に示すように、保持容量配線２７の左側にある第１画素に含まれる２つの副画素（左側の副画素は一部のみ図示）のうちの右側の副画素（第１副画素）と、保持容量配線２７の右側にある第２画素に含まれる２つの副画素（右側の副画素は一部のみ図示）のうちの左側の副画素（第２副画素）とで、上側保持容量電極２５ａ〜２５ｄの配置が左右対称である。言い換えれば、第１副画素における接続電極２５Ｒに接続された上側保持容量電極２５ａと、第２副画素における接続電極２５Ｌに接続された上側保持容量電極２５ｃとが保持容量配線２７が延びる方向に対して交差する方向に隣接しており、かつ接続電極２５Ｒに接続されていない上側保持容量電極２５ｃと、接続電極２５Ｌに接続されていない上側保持容量電極２５ｄとが保持容量配線２７が延びる方向に対して交差する方向に隣接している。
【００７４】
しかしながら、本発明において、上側保持容量電極２５ａ〜２５ｄの配置は実施形態２に示すものに限定されず、第１副画素における接続電極２５Ｒに接続された上側保持容量電極２５ａと、第２副画素における接続電極２５Ｌに接続された上側保持容量電極２５ｃとが保持容量配線２７が延びる方向にずれて配置されていてもよい。
【００７５】
図１２は、本実施形態のＡＭ基板１２ｃを模式的に示す平面図である。本実施形態のＡＭ基板１２ｃでは、第１副画素における接続電極２５Ｒに接続された上側保持容量電極２５ａに対して、第２副画素における接続電極２５Ｌに接続された上側保持容量電極２５ｃが図面の下側にずれて配置されている。また、第１副画素における接続電極２５Ｒに接続されていない上側保持容量電極２５ｂに対して、第２副画素における接続電極２５Ｌに接続されていない上側保持容量電極２５ｄが図面の上側にずれて配置されている。
【００７６】
本実施形態のＡＭ基板１２ｃでは、上側保持容量電極２５ｃが図面の下側にずれて配置されているので、ＴＦＴ２４Ｌのドレイン電極と上側保持容量電極２５ｃとを接続する接続電極２５Ｌが、第１副画素における接続電極２５Ｒよりも長い。したがって、第１副画素の開口率よりも第２副画素の開口率が低くなるおそれがある。しかし、本実施形態のＡＭ基板１２ｃを動作モードがＭＶＡの液晶表示装置に用いる場合には、スリット（電極層がない部分）の領域や対向基板に形成され、液晶層側に突出したリブ（凸部）の領域に接続電極２５Ｌを配置することによって、接続電極２５Ｌが長くなることによる開口率の低下を抑えることができる。
【００７７】
実施形態２の場合は、図１１に示すように、接続電極２５Ｒ，２５Ｌに接続された上側保持容量電極２５ａ，２５ｃが互いに近接しているので、上側保持容量電極２５ａ，２５ｃ間でリークが生じるおそれがある。接続電極２５Ｒ，２５Ｌに接続された上側保持容量電極２５ａ，２５ｃの短絡が生じた場合、どちらか一方の副画素を修正して、黒点化する必要がある。
【００７８】
本実施形態のＡＭ基板１２ｃでは、接続電極２５Ｒ，２５Ｌに接続された上側保持容量電極２５ａ，２５ｃが、実施形態２の場合よりも、互いに離れているので、上側保持容量電極２５ａ，２５ｃ同士が短絡する可能性が低い。接続電極２５Ｒ，２５Ｌに接続された上側保持容量電極２５ａ，２５ｃが、接続電極２５Ｒ，２５Ｌに接続されていない上側保持容量電極２５ｂ，２５ｄと短絡した場合には、接続電極２５Ｒ，２５Ｌに接続されていない上側保持容量電極２５ｂ，２５ｄを分離することにより、上側保持容量電極２５ｂ，２５ｄによる保持容量が減少するものの、正常に近い駆動で副画素を表示することが可能となる。
【００７９】
（実施形態４）
実施形態１〜３では、第１副画素における上側保持容量電極２５ａ，２５ｂと、第２副画素における上側保持容量電極２５ｃ，２５ｄとが保持容量配線２７が延びる方向に対して交差する方向に隣接しているが、本発明はこれに限定されない。例えば、保持容量配線２７が延びる方向に上側保持容量電極２５ａ〜２５ｄが配置されていてもよい。
【００８０】
図１３は、本実施形態のＡＭ基板１２ｄを模式的に示す平面図である。本実施形態のＡＭ基板１２ｄでは、第１副画素に含まれる２つの上側保持容量電極２５ａ，２５ｂが、第２副画素に含まれる２つの上側保持容量電極２５ｃ，２５ｄよりも、図面において上側に配置されている。また、第１副画素における接続電極２５Ｒに接続された上側保持容量電極２５ａが、接続電極２５Ｒに接続されていない上側保持容量電極２５ｂよりも、図面において上側に配置されている。一方、第２副画素における接続電極２５Ｌに接続された上側保持容量電極２５ｃが、接続電極２５Ｌに接続されていない上側保持容量電極２５ｄよりも、図面において下側に配置されている。
【００８１】
図１２に示すように、上側保持容量電極２５ａ〜２５ｄを保持容量配線２７が延びる方向に配置することにより、保持容量配線２７の幅を狭くすることができるので、副画素の開口率を向上させることができる。また、接続電極２５Ｒに接続された上側保持容量電極２５ａと、接続電極２５Ｌに接続された上側保持容量電極２５ｃとの間に上側保持容量電極２５ｂ，２５ｄが介在しているので、両電極２５ａ，２５ｃ間の短絡を防ぐことができる。第１副画素の上側保持容量電極２５ｂと第２副画素の上側保持容量電極２５ｄとが短絡した場合には、一方の上側保持容量電極を分離することにより、副画素を正常に近い駆動で表示することが可能となる。
【００８２】
（実施形態５）
実施形態１〜４では、第１副画素および第２副画素のそれぞれに２つの上側保持容量電極２５ａ〜２５ｄが設けられているが、互いに隣接する２つの副画素のうち少なくとも一方の副画素について上側保持容量電極が２つ以上に分割されていてもよい。
【００８３】
図１４は、本実施形態のＡＭ基板１２ｅを模式的に示す平面図である。本実施形態のＡＭ基板１２ｅは、第２副画素が２つの上側保持容量電極２５ｃ，２５ｄを有しているが、第１副画素が接続電極２５Ｒに接続された１つの上側保持容量電極２５ａのみを有している。上側保持容量電極を２つ以上に分割すると、上側保持容量電極を分割しない場合に比して、その副画素の保持容量が低下する。したがって、上側保持容量電極の短絡が生じ易い副画素についてのみ上側保持容量電極を分割することにより、隣接する他方の副画素の保持容量が低下するのを抑えることができる。
【００８４】
（実施形態６）
上記各実施形態では、上側保持容量電極同士が短絡した場合に、短絡した上側保持容量電極に形成されているコンタクトホール内の電極部分を取り除くことにより、短絡を解消するものなどを例示したが、本発明は、以下のような手段によって短絡した短絡部を除去することにより、短絡を解消してもよい。
【００８５】
図１５は、本実施形態のＡＭ基板１２ｆを模式的に示す平面図であり、図１６は、図１５中のXVI−XVI線に沿った本実施形態の液晶表示パネル５を模式的に示す断面図である。
【００８６】
液晶表示パネル５は、図１６に示すように、互いに対向して配置されるＡＭ基板１２ｆおよび対向基板１３と、それら両基板１２ｆおよび１３の間に設けられた液晶層１４とを備えている。
【００８７】
ＡＭ基板１２ｆでは、各保持容量配線７が、上側保持容量電極２５ａおよび２５ｂと上側保持容量電極２５ｃおよび２５ｄとの間で開口したスリット部２７ａを有している。その他の構成および効果については、上記実施形態１で説明したＡＭ基板１２ａと同様であるので、その説明を省略する。なお、スリット部２７ａのパターン形状は、図１５に示したものに特に限定されることなく、上側保持容量電極２５ａ〜２５ｄや保持容量配線２７の形状に応じて、適宜調整されるものである。
【００８８】
また、対向基板１３は、基板３１上に、カラーフィルタ層３７、対向電極３９および配向膜（不図示）などが順に積層された多層積層構造になっている。
【００８９】
カラーフィルタ層３７は、ＡＭ基板１２ｆの各画素に対応してマトリクス状に設けられたＲ、ＧおよびＢのうちのいずれか１つの着色層３７ａと、各着色層３７ａの間に設けられたブラックマトリクス３７ｂとを備えている。また、このブラックマトリクス３７ｂは、図１６に示すように、ＡＭ基板１２ｆに設けられたスリット部２７ａと重なるように配置されている。これにより、ノーマリーホワイトモードの液晶表示装置では、黒表示時にスリット部２７ａからの光漏れを抑制することができる。
【００９０】
次に、上記構成の液晶表示パネル５の製造方法について説明する。液晶表示パネル５は、以下に説明するＡＭ基板作製工程、対向基板作製工程および液晶表示パネル作製工程を経て製造される。また、ＡＭ基板作製工程および液晶表示パネル作製工程の少なくとも一方の後に検査工程を行い、検査工程で画素欠陥が検出された場合には、検査工程の後に画素欠陥を修正する工程が追加される。
【００９１】
以下に、ＡＭ基板作製工程について、説明する。
【００９２】
まず、ガラス、プラスチックなどの基板３１上の基板全体に、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅などの金属膜、それらの合金膜、または、それらの積層膜（厚さ１０００Å〜３０００Å）をスパッタリング法により成膜し、その後、フォトリソグラフィー技術（Photo Engraving Process、以下、「ＰＥＰ技術」と称する）によりパターン形成して、走査信号線２２、ゲート電極３２Ｒおよび保持容量配線２７を形成する。
【００９３】
次いで、走査信号線２２などが形成された基板全体に、ＣＶＤ（Chemical Vapor Deposition）法により窒化シリコンや酸化シリコンなどの無機絶縁膜（厚さ３０００Å〜５０００Å程度）を成膜し、ゲート絶縁膜３３を形成する。
【００９４】
続いて、ゲート絶縁膜３３上の基板全体に、ＣＶＤ法により真性アモルファスシリコン膜（厚さ１０００Å〜３０００Å）と、リンがドープされたｎ＋アモルファスシリコン膜（厚さ４００Å〜７００Å）とを連続して成膜し、その後、ＰＥＰ技術によりゲート電極３２Ｒ上に島状にパターン形成して、真性アモルファスシリコン層とｎ＋アモルファスシリコン層からなるシリコン積層体を形成する。
【００９５】
続いて、シリコン積層体が形成された基板全体に、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅などの金属膜、それらの合金膜、または、それらの積層膜（厚さ１０００Å〜３０００Å）をスパッタリング法により成膜し、その後、ＰＥＰ技術によりパターン形成して、データ信号線２３、接続電極２５Ｒおよび２５Ｌ、並びに上側保持容量電極２５ａ〜２５ｄを形成する（保持容量電極形成工程）。
【００９６】
さらに、データ信号線２３、接続電極２５Ｒおよび２５Ｌをマスクとして、シリコン積層体を構成するｎ＋アモルファスシリコン層をエッチング除去して、チャネル部を形成して、ソース電極３６ａおよびドレイン電極３６ｂを有する半導体層を形成する（チャネル部形成工程）。
【００９７】
ここで、半導体層は、上記のようにアモルファスシリコン膜により形成させてもよいが、ポリシリコン膜を成膜させてもよく、また、アモルファスシリコン膜およびポリシリコン膜にレーザアニール処理を行って結晶性を向上させてもよい。これにより、半導体層内の電子の移動速度が速くなり、ＴＦＴ２４の特性を向上させることができる。
【００９８】
次いで、データ信号線２３などが形成された基板全体に、ＣＶＤ法により窒化シリコンや酸化シリコンなどの無機絶縁膜（厚さ２０００Å〜５０００Å）、またはダイコート（塗布）法により、感光性アクリル樹脂を（厚さ２μｍ〜４μｍ）を成膜して、層間絶縁膜３８を形成する。
【００９９】
その後、層間絶縁膜３８の上側保持容量電極２５ａ〜２５ｄに対応する部分をそれぞれエッチング除去して、コンタクトホール２６ａ〜２６ｄを形成する。
【０１００】
続いて、コンタクトホール２６ａ〜２６ｄが形成された層間絶縁膜３８上の基板全体に、ＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）、酸化亜鉛、酸化スズなどからなる透明導電膜（厚さ１０００Å〜２０００Å）をスパッタリング法により成膜し、その後、ＰＥＰ技術によりパターン形成して、画素電極２１Ｒおよび２１Ｌを形成する。
【０１０１】
最後に、画素電極２１Ｒおよび２１Ｌ上の基板全体に、ポリイミド樹脂を厚さ５００Å〜１０００Åで印刷し、その後、焼成して、回転布にて１方向にラビング処理を行って、配向膜を形成する。
【０１０２】
以上のようにして、ＡＭ基板１２ｆが作製（製造）される。
【０１０３】
以下に、対向基板作製工程について、説明する。
【０１０４】
まず、ガラス、プラスチックなどの基板３１上の基板全体に、クロム薄膜、または黒色顔料を含有する樹脂を成膜した後、ＰＥＰ技術によりパターン形成して、ブラックマトリクス３７ｂを形成する。
【０１０５】
次いで、ブラックマトリクスの間のそれぞれに、顔料分散法などを用いて、赤、緑および青のいずれの着色層３７ａ（厚さ２μｍ程度）をパターン形成してカラーフィルタ層３７を形成する。
【０１０６】
続いて、カラーフィルタ層３７上の基板全体に、ＩＴＯ、ＩＺＯ、酸化亜鉛、酸化スズなどからなる透明導電膜（厚さ１０００Å程度）を成膜して、対向電極３９を形成する。
【０１０７】
最後に、対向電極３９上の基板全体に、ポリイミド樹脂を厚さ５００Å〜１０００Åで印刷し、その後、焼成して、回転布にて１方向にラビング処理を行って、配向膜を形成する。
【０１０８】
上記のようにして、対向基板１３を作製することができる。
【０１０９】
＜液晶表示パネル作製工程＞
以下に、液晶表示パネル作製工程について、説明する。
【０１１０】
まず、上述のようにして作製されたＡＭ基板１２ｆおよび対向基板１３のうちの一方に、スクリーン印刷により、熱硬化性エポキシ樹脂などからなるシール材料を液晶注入口の部分を欠いた枠状パターンに塗布し、他方の基板に液晶層１４の厚さに相当する直径を持ち、プラスチックまたはシリカからなる球状のスペーサーを散布する。
【０１１１】
次いで、ＡＭ基板１２ｆと対向基板１３とを貼り合わせ、シール材料を硬化させて、空の液晶表示パネルを作製する。
【０１１２】
最後に、空の液晶表示パネルに、減圧法により液晶材料を注入した後、液晶注入口にＵＶ硬化樹脂を塗布し、ＵＶ照射により、液晶材料を封止する。これによって、液晶層１４が形成される。
【０１１３】
以上のようにして、液晶表示パネル５が作製（製造）される。
【０１１４】
以下に、検査工程および欠陥修正工程について、説明する。
【０１１５】
まず、ＡＭ基板作製工程の後（配向膜の形成前）に、検査工程（短絡部検出工程）を行う場合について、説明する。
【０１１６】
この短絡部検出工程では、ＡＭ基板作製工程で作製されたＡＭ基板１２ｆに対して、外観検査や電気光学検査などを行うことにより、短絡が発生した位置（短絡部）を検出する。ここで、外観検査とは、ＣＣＤカメラなどにより、配線パターンを光学的に検査するものであり、電気光学検査とは、アクティブマトリクス基板に対向するようにモジュレータ（電気光学素子）を設置した後、アクティブマトリクス基板とモジュレータとの間に電圧を印加させると共に光を入射させて、その光の輝度の変化をＣＣＤカメラで捉えることで配線パターンを電気光学的に検査するものである。
【０１１７】
続いて、短絡部が検出されたＡＭ基板１２ｆについて、短絡部を除去する欠陥修正を行う。本実施形態では、ＡＭ基板１２ｆａの上側保持容量電極２５ａおよび２５ｃの間で短絡が発生した場合の短絡の修正方法について、図１７を用いて説明する。
【０１１８】
具体的には、短絡部である膜残り９８に対してスリット部２７ａを介してレーザを照射することにより、短絡した上側保持容量電極２５ａおよび２５ｃを分離する。これにより、分離された上側保持容量電極２５ａおよび２５ｃは、正常な画素における上側保持容量電極２５ａおよび２５ｃと同等に機能することになる。
【０１１９】
ここで、膜残り９８の切断には、例えば、ＹＡＧ（Yttrium Aluminium Garnet）レーザの第４高調波（波長２６６ｎｍ）が用いられる。これによれば、レーザ照射による短絡部の切断を精度よく行うことができる。
【０１２０】
また、スリット部２７ａの幅は、５μｍ以上であることが好ましく、スリット部２７ａの面積としては、２５μｍ２以上であることが好ましい。なお、スリット部２７ａの幅とは、データ信号線２３の延びる方向のスリット部２７ａの長さである。これにより、ＹＡＧレーザによって切断加工する場合のレーザ照射領域を確保することができる。さらに、レーザ照射時のＹＡＧレーザの照射ビーム径の広がり、レーザ照射時のアライメントなどを考慮すると、スリット部２７ａの幅は、１０μｍ以上であることが好ましく、スリット部２７ａの面積としては、１００μｍ２以上であることが好ましい。
【０１２１】
なお、上記検査工程および欠陥修正工程は、画素電極２１Ｒおよび２１Ｌを形成した後の他に、上側保持容量電極２５ａ〜２５ｄを形成する保持容量電極形成工程の後、または、チャネル部を形成するチャネル部形成工程の後に行ってもよい。これによれば、製造工程のより初期の段階で画素欠陥を修正することができ、ＡＭ基板および液晶表示パネルの製造歩留りをより向上させることができる
次に、液晶表示パネル作製工程の後に、検査工程（短絡部検出工程）を行う場合について、説明する。
【０１２２】
この短絡部検出工程では、液晶表示パネル作製工程で作製された液晶表示パネル５に対して、点灯検査を行うことにより、短絡部を検出する。具体的には、例えば、各走査信号線２２にバイアス電圧−１０Ｖ、周期１６．７ｍｓｅｃ、パルス幅５０μｓｅｃの＋１５Ｖのパルス電圧のゲート検査信号を入力して全てのＴＦＴ２４をオン状態にする。さらに、各データ信号線２３に１６．７ｍｓｅｃ毎に極性が反転する±２Ｖの電位のソース検査信号を入力して、各ＴＦＴ２４のソース電極３６ａおよびドレイン電極３６ｂを介して画素電極２１に±２Ｖに対応した電荷を書き込む。同時に、対向電極３９および保持容量配線２７に直流で−１Ｖの電位の対向電極検査信号を入力する。このとき、画素電極２１Ｒおよび２１Ｌと対向電極３９との間で構成される液晶容量、および保持容量配線２７と上側保持容量電極２５ａ〜２５ｄとの間で構成される保持容量素子に電圧が印加され、その画素電極２１Ｒおよび２１Ｌで構成する画素が点灯状態になる。そして、隣り合った画素の各上側保持容量電極の間（例えば、２５ａおよび２５ｃの間）で短絡が発生した箇所では、その画素電極２１Ｌおよび２１Ｒが導通して、連結欠点となる。これにより、短絡部の位置が検出される。
【０１２３】
続いて、短絡部が検出されたＡＭ基板１２ｆについて、短絡部を除去する欠陥修正を行う。具体的な修正方法については、上述したＡＭ基板１２ｆでの修正方法と実質的に同じであるので詳細な説明を省略する。なお、ＡＭ基板１２ｆでの修正の場合には、ＡＭ基板１２ｆの表面および裏面の両方からレーザ照射が可能であったが、液晶表示パネル５での修正の場合には、ＡＭ基板１２ｆの基板側（裏面）からレーザ照射を行うことになる。
【０１２４】
以上説明したように、本実施形態のＡＭ基板１２ｆによれば、上側保持容量電極２５ａおよび２５ｃ、並びに上側保持容量電極２５ｂおよび２５ｄの各間において短絡が発生した場合には、スリット部２７ａを介して、短絡部である膜残り９８に対してレーザ照射を行うことにより、画素欠陥を容易に修正することができ、ＡＭ基板および液晶表示パネルの製造歩留りを向上させることができる。
【０１２５】
また、上側保持容量電極２５ａ〜２５ｄ上の膜残り９８が、アモルファスシリコン膜などの高抵抗半導体膜のみにより形成されている場合には、保持容量配線２７にスリット部２７ａが設けられているので、保持容量配線２７に与えられる電位により、その膜残り９８がチャネル化し難くなり、上記のようなレーザ修正を行わずとも連結欠点の発生を抑制することができる。これとは反対に、保持容量配線２７にスリット部２７ａが設けられていないときには、保持容量配線２７がゲート電極として機能するとともに、各上側保持容量電極がソース電極およびドレイン電極としてそれぞれ機能することにより、高抵抗半導体膜の膜残り９８がチャネル化し、各上側保持容量電極の間が導通することになる。
【０１２６】
（実施形態７）
図１８は、本実施形態のＡＭ基板１２ｇを模式的に示す平面図であり、図１９は図１８中のXIX−XIX線断面図である。
【０１２７】
このＡＭ基板１２ｇでは、図１９に示すように、層間絶縁膜３８が下層の第１層間絶縁膜３８ａと上層の第２層間絶縁膜３８ｂとの２層構造となっており、その層間絶縁膜３８が保持容量配線２７のスリット部２７ａと重なるように開口したスリット部３８ｃを有している。その他の構成および効果については、上記実施形態１で説明したＡＭ基板１２ａと同様であるので、その説明を省略する。
【０１２８】
第１層間絶縁膜３８ａは、ＣＶＤ法により窒化シリコンや酸化シリコンなどの無機絶縁膜（厚さ２０００Å〜５０００Å）を成膜して形成され、第２層間絶縁膜は、ダイコート（塗布）法により、感光性アクリル樹脂を（厚さ２μｍ〜４μｍ）を成膜して形成される。
【０１２９】
スリット部３８ｃは、層間絶縁膜３８に、上側保持容量電極２５ａ〜２５ｄに対応するコンタクトホール２６ａ〜２６ｄを形成する際に、同時に形成される。具体的には、まず、第２層間絶縁膜３８を構成する感光性アクリル樹脂をパターニングして、続いて、そのパターニングされた感光性アクリル樹脂をマスクとして、第１層間絶縁膜を構成する無機絶縁膜をドライエッチングすることにより、コンタクトホール２６ａ〜２６ｄおよびスリット部３８ｃを有する層間絶縁膜３８が形成される。
【０１３０】
また、コンタクトホール２６ａ〜２６ｄなどを形成する上記エッチング工程において、上側保持容量電極２５ａ〜２５ｄの間に発生した膜残り９８を除去することもできる。これによれば、レーザ照射による短絡部の切断を行うことなく、通常のエッチングによって短絡部を除去することができる。
【０１３１】
（実施形態８）
図２０は、本実施形態のＡＭ基板１２ｈを模式的に示す平面図であり、図２１は図２０中のXXI−XXI線断面図である。
【０１３２】
このＡＭ基板１２ｈでは、図２１に示すように、副画素電極２１Ｒが保持容量配線２７のスリット２７ａに重なるように配置されている。その他の構成および効果については、上記実施形態１で説明したＡＭ基板１２ａと同様であるので、その説明を省略する。
【０１３３】
このＡＭ基板１２ｈによれば、副画素電極２１Ｒがスリット２７ａに重なっているので、レーザ照射をＡＭ基板１２ｈの基板側（裏面）から行うことになる。また、ノーマリーホワイトモードの液晶表示装置に適用した場合に、黒表示時の光漏れを抑制することができるので、表示品位の低下を抑え、かつ開口率の低下を抑制することができる。
【０１３４】
（実施形態９）
図２２は、本実施形態のテレビジョン装置１５を示すブロック図である。
【０１３５】
テレビジョン装置１５は、図２２に示すように、テレビジョン放送を受信して映像信号を出力するチューナ部１１と、チューナ部１１から供給される映像信号に基づいて、画像を表示する液晶表示装置１０とを備えている。
【０１３６】
図２３は、本実施形態の液晶表示装置１０を示すブロック図である。
【０１３７】
液晶表示装置１０は、図２３に示すように、チューナ部１１などから供給される映像信号を輝度信号および色信号に分離するためのＹ／Ｃ分離回路１と、輝度信号および色信号を光の３原色であるＲ、ＧおよびＢのアナログＲＧＢ信号に変換するためのビデオクロマ回路２と、アナログＲＧＢ信号をデジタルＲＧＢ信号に変換するためのＡ／Ｄコンバータ３と、デジタルＲＧＢ信号が入力される液晶コントローラ４と、液晶コントローラ４からのデジタルＲＧＢ信号が所定のタイミングで入力され、実質的に画像を表示する上記各実施形態で説明したＡＭ基板１２を備えた液晶表示パネル５と、液晶表示パネル５に階調電圧を供給するための階調回路７と、液晶表示パネル５に光を供給するためのバックライト９と、バックライト９を駆動させるためのバックライト駆動回路８と、上記構成のシステム全体を制御するためのマイコン６とを備えている。
【０１３８】
なお、Ｙ／Ｃ分離回路１に供給される映像信号としては、上記のようなテレビジョン放送に基づく映像信号の他に、カメラにより撮像された映像信号、インターネット回線を介して供給される映像信号など、様々な映像信号を利用することができる。
【０１３９】
上記構成のテレビジョン装置１５および液晶表示装置１０は、画素欠陥を容易に修正されＡＭ基板を備えているので、製造歩留りの向上を図ることができる。
【０１４０】
以上、本発明の好ましい実施形態について説明したが、本発明の技術的範囲は上記実施形態に記載の範囲に限定されない。上記実施形態が例示であり、それらの各構成要素や各処理プロセスの組合せに、さらにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【産業上の利用可能性】
【０１４１】
本発明のＡＭ基板は、液晶表示装置、無機または有機ＥＬ表示装置などに利用することができる。また本発明の液晶表示装置は各種の電気機器に利用することができる。例えば、携帯電話機、ＰＤＡ（Personal Digital Assistance ）、パーソナルコンピュータ、薄型テレビ、医療用ディスプレイ、カーナビゲーションシステム、アミューズメント機器などに利用することができる。
【図面の簡単な説明】
【０１４２】
【図１】本発明のＡＭ基板１２の一態様を模式的に示す平面図である。
【図２】図１中のII−II線断面図である。
【図３】実施形態１のＡＭ基板１２ａを模式的に示す平面図である。
【図４】図３中のIV−IV線断面図である。
【図５】上側保持容量電極２５ａ，２５ｃ間で短絡が生じた場合の修正工程を模式的に説明するための平面図である。
【図６】上側保持容量電極２５ａとデータ信号線２３とで短絡が生じた場合の修正工程を模式的に説明するための平面図である。
【図７】上側保持容量電極２５ａと保持容量配線２７とが短絡した場合の修正工程を模式的に説明するための平面図である。
【図８】上側保持容量電極２５ｂと上側保持容量電極２５ｄとの間で短絡が生じた場合の修正工程を模式的に説明するための平面図である。
【図９】上側保持容量電極２５ｂとデータ信号線２３とで短絡が生じた場合の修正工程を模式的に説明するための平面図である。
【図１０】上側保持容量電極２５ｂと保持容量配線２７とが短絡した場合の修正工程を模式的に説明するための平面図である。
【図１１】上側保持容量電極２５ａ，２５ｃと保持容量配線２７が重なる領域の面積が、上側保持容量電極２５ｂ，２５ｄと保持容量配線２７が重なる領域の面積よりも小さくなるように設定された実施形態２のＡＭ基板１２ｂを模式的に示す平面図である。
【図１２】実施形態３のＡＭ基板１２ｃを模式的に示す平面図である。
【図１３】実施形態４のＡＭ基板１２ｄを模式的に示す平面図である。
【図１４】実施形態５のＡＭ基板１２ｅを模式的に示す平面図である。
【図１５】実施形態６のＡＭ基板１２ｆを模式的に示す平面図である。
【図１６】図１５中のXVI−XVI線に沿った実施形態５の液晶表示パネルを模式的に示す断面図である。
【図１７】実施形態６のＡＭ基板１２ｆにおいて、上側保持容量電極２５ａ，２５ｃ間で短絡が生じた場合の修正工程を模式的に説明するための平面図である。
【図１８】実施形態７のＡＭ基板１２ｇを模式的に示す平面図である。
【図１９】図１８中のXIX−XIX線断面図である。
【図２０】実施形態８のＡＭ基板１２ｈを模式的に示す平面図である。
【図２１】図２０中のXXI−XXI線断面図である。
【図２２】実施形態９のテレビジョン装置１５を示すブロック図である。
【図２３】実施形態９の液晶表示装置１０を示すブロック図である。
【図２４】従来のＡＭ型液晶表示装置に用いられる、保持容量素子を備えたＡＭ基板の一画素の構成を示す平面模式図である。
【図２５】図２４に示すＡＭ基板を線分Ａ−Ａ’にて切断した断面を示す断面模式図である。
【図２６】一画素を複数のサブピクセルに分割したＡＭ基板における一画素の構成を示す平面模式図である。
【図２７】図２６に示すＡＭ基板を線分Ｂ−Ｂ’にて切断した断面を示す断面模式図である。
【符号の説明】
【０１４３】
１０      液晶表示装置
１１      チューナ部
１２      ＡＭ基板
１３      対向基板
１４      液晶層（表示媒体層）
１５      テレビジョン装置
２０      保持容量素子
２０Ｒ    第１保持容量素子
２０Ｌ    第２保持容量素子
２１      画素電極
２１Ｒ    副画素電極（第１画素電極）
２１Ｌ    副画素電極（第２画素電極）
２２      走査信号線
２２ａ    第１走査信号線
２２ｂ    第２走査信号線
２３      データ信号線
２４，２４Ｌ，２４Ｒ    ＴＦＴ（アクティブ素子）
２５Ｌ，２５Ｒ    接続電極
２５ａ，２５ｂ，２５ｃ，２５ｄ    上側保持容量電極
２６ａ，２６ｂ，２６ｃ，２６ｄ    コンタクトホール
２７      保持容量（共通）配線
２７ａ，３８ｃ    スリット部
３１      基板
３２，３２Ｒ      ゲート電極
３３      ゲート絶縁膜
３４      高抵抗半導体層
３６ａ    ソース電極
３６ｂ    ドレイン電極
３７ｂ    ブラックマトリクス
３８      層間絶縁膜
３９      対向電極
９８      膜残り（短絡部）
【図１】
2008287290.tif 000003
【図２】
2008287290.tif 000004
【図３】
2008287290.tif 000005
【図４】
2008287290.tif 000006
【図５】
2008287290.tif 000007
【図６】
2008287290.tif 000008
【図７】
2008287290.tif 000009
【図８】
2008287290.tif 000010
【図９】
2008287290.tif 000011
【図１０】
2008287290.tif 000012
【図１１】
2008287290.tif 000013
【図１２】
2008287290.tif 000014
【図１３】
2008287290.tif 000015
【図１４】
2008287290.tif 000016
【図１５】
2008287290.tif 000017
【図１６】
2008287290.tif 000018
【図１７】
2008287290.tif 000019
【図１８】
2008287290.tif 000020
【図１９】
2008287290.tif 000021
【図２０】
2008287290.tif 000022
【図２１】
2008287290.tif 000023
【図２２】
2008287290.tif 000024
【図２３】
2008287290.tif 000025
【図２４】
2008287290.tif 000026
【図２５】
2008287290.tif 000027
【図２６】
2008287290.tif 000028
【図２７】
2008287290.tif 000029