(57)【要約】【要約】【課題】シリアルＡＴＡのアプリケーションレイヤにおけるパワーマネジメントモードの制御方法をハードウェア／ソフトウェア上で実現し、パワーマネジメントモードへの移行及びパワーマネジメントモードからの復帰を実効的に制御すること。【解決手段】インターフェース制御回路３０００は、画像処理装置内のＡＳＩＣ２００２とＨＤＤ３００１とを接続するシリアルＡＴＡインターフェース３００２と、ＡＳＩＣと記憶部との間のデータ転送処理の開始を監視する転送開始監視部３００４と、データ転送処理の終了を監視する転送終了監視部３００５と、転送開始監視部３００４手段及び転送終了監視部３００５による監視結果に基づいてＡＳＩＣ及び記憶部の消費電力の管理を行うパワーマネジメント制御部３００６と、を有する。【選択図】図２
2008293476.tif 000002
【特許請求の範囲】
【請求項１】
データを記憶可能な記憶部と、
前記記憶部とのデータ転送を制御する記憶制御部を備え、アプリケーション機能を有する制御部と、
前記記憶制御部と前記記憶部とを接続するシリアルＡＴＡインターフェースと、
前記記憶制御部と前記記憶部との間のデータ転送処理の開始を監視する転送開始監視部と、
前記データ転送処理の終了を監視する転送終了監視部と、
前記転送開始監視部及び前記転送終了監視部による監視結果に基づいて前記制御部及び前記記憶部の消費電力の管理を行うパワーマネジメント制御部と、
を備えたことを特徴とするインターフェース制御回路。
【請求項２】
前記転送開始監視部は、前記データ転送処理のコマンドの発行を監視することを特徴とする請求項１に記載のインターフェース制御回路。
【請求項３】
前記記憶部とのアクセスに必要な情報を保持するアクセス情報保持部をさらに有し、
前記転送開始監視部は、前記記憶部へのリード又はライトのコマンドが前記アクセス情報保持部に書き込まれたとき、前記コマンドの発行を検知することを特徴とする請求項２に記載のインターフェース制御回路。
【請求項４】
前記転送開始監視部は、前記コマンドの発行を検知したとき、該コマンド発行をコマンド発行情報として前記パワーマネジメント制御部へ伝達することを特徴とする請求項３に記載のインターフェース制御回路。
【請求項５】
前記転送終了監視部は、前記記憶部の内部状態を監視することを特徴とする請求項４に記載のインターフェース制御回路。
【請求項６】
前記転送終了監視部は、前記転送開始監視部が前記コマンドの発行を検知したときから前記内部状態の監視を開始することを特徴とする請求項５に記載のインターフェース制御回路。
【請求項７】
前記アクセス情報保持部は、前記記憶部の内部状態を保持し、
前記転送終了監視部は、前記内部状態が前記コマンドに係るデータが最終のデータで該コマンドが終了したことを表すものであったとき、該内部状態を転送終了情報として前記パワーマネジメント制御部へ伝達することを特徴とする請求項６に記載のインターフェース制御回路。
【請求項８】
前記パワーマネジメント制御部は、前記ＡＳＩＣと前記記憶部とを結ぶインターフェース信号線をニュートラルな状態とするパワーマネジメント命令、又は、前記ニュートラルな状態から同期した状態へ復帰させるパワー復帰命令を前記シリアルＡＴＡインターフェースへ伝達することを特徴とする請求項７に記載のインターフェース制御回路。
【請求項９】
前記パワーマネジメント制御部は、前記転送終了情報を受け取ってからの期間をカウントするカウント部を有し、前記カウント部によるカウントが所定の閾値を超えたとき、前記パワーマネジメント命令を前記シリアルＡＴＡインターフェースへ伝達することを特徴とする請求項８に記載のインターフェース制御回路。
【請求項１０】
前記パワーマネジメント制御部は、前記パワーマネジメント命令により前記インターフェース信号線がニュートラルな状態となった後に前記コマンド発行情報を受け取ったとき、前記パワー復帰命令を前記シリアルＡＴＡインターフェースへ伝達することを特徴とする請求項９に記載のインターフェース制御回路。
【請求項１１】
前記パワーマネジメント制御部は、前記カウント部によるカウントが所定の閾値を超える前に前記コマンド発行情報を受け取ったとき、前記カウントをリセットし、前記パワーマネジメント命令を前記シリアルＡＴＡインターフェースへ伝達しないことを特徴とする請求項１０に記載のインターフェース制御回路。
【請求項１２】
画像処理にかかるハードウェア資源であるエンジン部と、
画像データを記憶可能な記憶部と、
前記記憶部とのデータ転送を制御する記憶制御部を備え、画像処理にかかるアプリケーション機能を有する制御部と、
前記記憶制御部と前記記憶部とを接続するシリアルＡＴＡインターフェースと、
前記記憶制御部と前記記憶部との間のデータ転送処理の開始を監視する転送開始監視部と、
前記データ転送処理の終了を監視する転送終了監視部と、
前記転送開始監視部及び前記転送終了監視部による監視結果に基づいて前記制御部及び前記記憶部の消費電力の管理を行うパワーマネジメント制御部と、
を備えたことを特徴とする画像処理装置。
【請求項１３】
前記エンジン部は、スキャン動作を実行するスキャナ部を備え、
前記記憶制御部は、前記スキャナ部でスキャンされた原稿の画像データを前記記憶部に転送して書き込むことを特徴とする請求項１２に記載の画像処理装置。
【請求項１４】
前記エンジン部は、印刷動作を実行するプロッタ部を備え、
前記記憶制御部は、前記記憶部に記憶された画像データを読み出して、前記プロッタ部へ転送することを特徴とする請求項１２に記載の画像処理装置。
【請求項１５】
インタフェース制御回路で実行される電力管理方法であって、
前記インタフェース制御回路は、データを記憶可能な記憶部と、前記記憶部とのデータ転送を制御する記憶制御部を備え、アプリケーション機能を有する制御部と、前記記憶制御部と前記記憶部とを接続するシリアルＡＴＡインターフェースと、を備え、
転送開始監視部が、前記記憶制御部と前記記憶部との間のデータ転送処理の開始を監視する転送開始監視ステップと、
転送終了監視部が、前記データ転送処理の終了を監視する転送終了監視ステップと、
パワーマネジメント制御部が、前記転送開始監視ステップ及び前記転送終了監視ステップによる監視結果に基づいて前記制御部及び前記記憶部の消費電力の管理を行うパワーマネジメント制御ステップと、
を含むことを特徴とする電力管理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理装置の制御部と記憶部とをシリアルＡＴＡインターフェースを介して接続する場合においてデータ非転送中における記憶部の消費電力を低減することができるインターフェース制御回路、画像処理装置および電力管理方法に関する。
【背景技術】
【０００２】
現在、ＨＤＤ（Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ）等に代表される周辺機器とホストシステム（ホスト）とを接続するインターフェースの規格として、ＡＴＡ（ＡＴ  Ａｔｔａｃｈｍｅｎｔ）がある。ＡＴＡは、パラレル伝送方式によってデータ転送を行っているが、転送速度は最大でも１３３ＭＢ／ｓ（Ｕｌｔｒａ  ＡＴＡ１３３）であり、これ以上転送速度を上げるのは非常に困難となってきている。
【０００３】
他方で近年では、ＨＤＤの使用用途は、サーバ、ＰＣ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｐｕｔｅｒ）だけでなく、家電、モバイル機器、画像処理装置（プリンタ、コピー機、ＭＦＰ（Ｍｕｌｔｉ  Ｆｕｎｃｔｉｏｎ
Ｐｅｒｉｐｈｅｒａｌ））等、多岐に広がっている。そして、このようなＨＤＤの用途拡大とハードディスクの記録密度の急激な向上とに伴って、インターフェースの高速化及びハードディスクの大容量化への対応が求められている。
【０００４】
そこで、上記２つの要請のうちインターフェースの高速化に対応すべく、より高速なデータ転送を行うための次世代の規格として開発されたのが、シリアルＡＴＡである。シリアルＡＴＡは、パラレル伝送方式によるＡＴＡとは異なり、シリアル転送方式を採用しており、データ転送速度は、第１世代としては１５０ＭＢ／ｓである。今後も速度の向上が図られ、将来的には３００ＭＢ／ｓや６００ＭＢ／ｓにまで引き上げられる予定になっている。
【０００５】
シリアルＡＴＡは、機能別に４つのレイヤ、すなわち物理レイヤ、リンクレイヤ、トランスポートレイヤ、アプリケーションレイヤから構成されている。物理レイヤは、高速の信号送受信を実行する機能を有する層であり、受信内容を解釈してリンクレイヤに伝達し、またリンクレイヤからの要求に応じて信号の出力を実施する。リンクレイヤは、トランスポートレイヤからの要求内容に応じて物理レイヤに信号出力の要求を出し、また物理レイヤからの受信入力をトランスポートレイヤへ伝達する。トランスポートレイヤは、ＡＴＡにおける動作への変換を行う。アプリケーションレイヤは、ＤＭＡ  Ｉ／Ｆ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ  Ｉｎｔｅｒｆａｃｅ）等のユーザ回路やソフトウェアである。
【０００６】
具体的には、物理レイヤは、例えばシリアル／パラレルデータ変換、８Ｂ／１０Ｂ符合化、ＣＤＲ（Ｃｌｏｃｋ  Ｄａｔａ  Ｒｅｃｏｖｅｒｙ）を行う。リンクレイヤは、例えば通信プロトコルの生成／制御、ＣＲＣ（Ｃｙｃｌｉｃ  Ｒｅｄｕｎｄａｎｃｙ  Ｃｈｅｃｋ）コードの生成／チェック、スクランブルを行う。トランスポートレイヤは、例えばＨＤＤコマンド／データの転送フォーマットへの埋め込み／分解を行う。また、シリアルＡＴＡでは、ＡＴＡとソフトウェアの互換性が考慮されているため、ドライバ等のソフトウェアは、ＡＴＡのものがそのまま使用できる。その意味では、アプリケーションレイヤは見かけ上ＡＴＡと等価といえる。
【０００７】
先にも述べたように、プリンタ、コピー機、ＭＦＰ等の画像処理装置において、ＨＤＤは画像データ蓄積等に利用されているが、ＨＤＤの転送速度は画像処理装置のパフォーマンスに影響を与えるものであり、ソフトウェアの互換性の観点からもシリアルＡＴＡ規格のインターフェース、及びそれと接続可能なＨＤＤ（シリアルＡＴＡ  ＨＤＤ）の搭載は必須となってきている。
【０００８】
ところで、例えば特許文献１では、シリアルＡＴＡ規格で定義されたシリアルＡＴＡバスのパワーセーブ機能を有効活用して消費電力を低減できるようにした、シリアルＡＴＡバスのパワーセーブ方法等が開示されている。当該発明では、シリアルＡＴＡインターフェースを持つ電子機器において、あらかじめ定められたコマンドの発行あるいは受信が検知された場合に、該コマンドの実行完了が確認されたことに応じて、シリアルＡＴＡインターフェースのパワーセーブモードへの移行が制御される。
【０００９】
【特許文献１】特開２００５−７８５１４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
シリアルＡＴＡは、全二重転送方式を採用しており、データ転送以外でも常時通信している（つまり、物理レイヤとリンクレイヤは常に動作している）。このため、常時通信していることにより、ＡＴＡ規格を採用したＨＤＤよりも余計な消費電力を消費することになる。中でも物理レイヤは主にアナログ回路から構成されているため、多くの消費電力を費やしている。
【００１１】
これについて、シリアルＡＴＡでは、通信が必要なデータ転送以外のときには通信を中止する（物理レイヤにおけるシリアル信号線をニュートラルにする）パワーマネジメントモードが採用されており、ＨＤＤの消費電力を低減することが可能である。ところが、シリアルＡＴＡ規格では、パワーマネジメントモードの制御方法（パワーマネジメントの遷移制御、復帰制御）について、物理レイヤ、リンクレイヤ、及びトランスポートレイヤに関して明記しているものの、アプリケーションレイヤにおけるパワーマネジメントモードの制御方法に関しては明記されていない。
【００１２】
本発明は、上記に鑑みてなされたものであって、シリアルＡＴＡのアプリケーションレイヤにおけるパワーマネジメントモードの制御方法をハードウェア／ソフトウェア上で実現し、パワーマネジメントモードへの移行及びパワーマネジメントモードからの復帰を実効的に制御することができるインターフェース制御回路、画像処理装置および電力管理方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上述した課題を解決し、目的を達成するために、本発明にかかるインターフェース制御回路は、データを記憶可能な記憶部と、前記記憶部とのデータ転送を制御する記憶制御部を備え、アプリケーション機能を有する制御部と、前記記憶制御部と前記記憶部とを接続するシリアルＡＴＡインターフェースと、前記記憶制御部と前記記憶部との間のデータ転送処理の開始を監視する転送開始監視部と、前記データ転送処理の終了を監視する転送終了監視部と、前記転送開始監視部及び前記転送終了監視部による監視結果に基づいて前記制御部及び前記記憶部の消費電力の管理を行うパワーマネジメント制御部と、を備えたことを特徴とする。
【００１４】
また、本発明にかかる画像処理装置は、画像処理にかかるハードウェア資源であるエンジン部と、画像データを記憶可能な記憶部と、前記記憶部とのデータ転送を制御する記憶制御部を備え、画像処理にかかるアプリケーション機能を有する制御部と、前記記憶制御部と前記記憶部とを接続するシリアルＡＴＡインターフェースと、前記記憶制御部と前記記憶部との間のデータ転送処理の開始を監視する転送開始監視部と、前記データ転送処理の終了を監視する転送終了監視部と、前記転送開始監視部及び前記転送終了監視部による監視結果に基づいて前記制御部及び前記記憶部の消費電力の管理を行うパワーマネジメント制御部と、を備えたことを特徴とする。
【００１５】
また、本発明にかかる電力管理方法は、インタフェース制御回路で実行される電力管理方法であって、前記インタフェース制御回路は、データを記憶可能な記憶部と、前記記憶部とのデータ転送を制御する記憶制御部を備え、アプリケーション機能を有する制御部と、前記記憶制御部と前記記憶部とを接続するシリアルＡＴＡインターフェースと、を備え、転送開始監視部が、前記記憶制御部と前記記憶部との間のデータ転送処理の開始を監視する転送開始監視ステップと、転送終了監視部が、前記データ転送処理の終了を監視する転送終了監視ステップと、パワーマネジメント制御部が、前記転送開始監視ステップ及び前記転送終了監視ステップによる監視結果に基づいて前記制御部及び前記記憶部の消費電力の管理を行うパワーマネジメント制御ステップと、を含むことを特徴とする。
【発明の効果】
【００１６】
本発明によれば、シリアルＡＴＡのアプリケーションレイヤにおけるパワーマネジメントモードの制御方法をハードウェア／ソフトウェア上で実現し、パワーマネジメントモードへの移行及びパワーマネジメントモードからの復帰を実効的に制御することができる。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照しながら、本発明にかかるインターフェース制御回路、画像処理装置および電力管理方法の最良の実施形態について説明する。本実施の形態では、画像処理装置の構成、シリアルＡＴＡ  ＨＤＤインターフェースとしてのＨＤＤコントローラの構成、画像形成処理の動作の説明、シリアルＡＴＡ  ＨＤＤインターフェースのＤＭＡライト動作時の説明、シリアルＡＴＡ  ＨＤＤインターフェースのＤＭＡリード動作時の説明の順に述べる。以下、Ｉ／Ｏ（Ｉｎ／Ｏｕｔ）インターフェース接続される蓄積媒体として、シリアルＡＴＡ  ＨＤＤを例示して説明する。
【００１８】
図１は、本実施の形態にかかる画像処理装置の内部構成の概略を示したブロック図である。本実施の形態の画像処理装置は、ＨＤＤコントローラ３０００を搭載するコントローラ２００１と、エンジン２０１１とを備える。
【００１９】
コントローラ２００１は、画像処理装置を構成するシステム全体のコントロールを司るボードで、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）２００２、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）２００３、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）２００４、ＭＥＭ−Ｃ２００５、ネットワークＩ／Ｆ２００６、操作部２００７、ＨＤＤ３００１を搭載している。
【００２０】
ＡＳＩＣ２００２は、画像処理装置における例えば画像入出力機能、画像処理機能、データ通信機能等のアプリケーション機能を有しており、ＲＯＭ２００４、ＭＥＭ−Ｃ２００５、操作部２００７、ＨＤＤ３００１、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ  Ｃｏｍｐｏｎｅｎｔ  Ｉｎｔｅｒｃｏｎｎｅｃｔ）バス２０１０等の制御を行う。また、ＨＤＤ３００１の制御を行うＨＤＤコントローラ３０００を備える。本実施の形態では、ＨＤＤコントローラ３０００とＨＤＤ３００１とがＳｅｒｉａｌ  ＡＴＡで接続されている。
【００２１】
ＣＰＵ２００３は、ＡＳＩＣ２００２や画像処理装置全体を制御し、ＲＯＭ２００４は、画像処理装置の動作プログラム、画像データ、フォントデータ等を格納する。ＭＥＭ−Ｃ２００５は、ローカルメモリであり、アプリケーションプログラムやイメージデータ等を格納する。ネットワークＩ／Ｆ２００６は、インターネット等のネットワークと接続し、外部装置と通信を行うためのインターフェースである。操作部２００７は、データ入力を行う入力キーやタッチパネル及び表示用ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）等から構成される。ＨＤＤ３００１は、画像イメージや各種データ等を蓄積し保存する。ＰＣＩバス２０１０は、コントローラ２００１とエンジン２０１１とを接続し、データ転送を行うためのインターフェースである。エンジン２０１１は、スキャナ動作を行うスキャナ部と印刷動作を行うプロッタ部とを有している。
【００２２】
次に、シリアルＡＴＡ  ＨＤＤインターフェースとしてのＨＤＤコントローラ３０００について説明する。図２は、本実施の形態であるＨＤＤコントローラの内部構成の概略を示したブロック図である。本実施の形態のＨＤＤコントローラ３０００は、ＨＤＤアクセスの全体を制御するものであり、Ｓｅｒｉａｌ  ＡＴＡ  Ｉ／Ｆ（シリアルＡＴＡインターフェース）３００２、ＡＴＡレジスタ３００３、コマンドレジスタライト監視部３００４、転送終了監視部３００５、パワーマネジメント制御部３００６、及びＤＭＡＣ３００７から構成される。ＨＤＤインターフェースは差動インターフェースであり、送信用のＴｘ信号、受信用のＲｘ信号から構成される。また、ＨＤＤ３００１（図１のＨＤＤ３００１と同一）は、画像データ蓄積等として利用される。
【００２３】
Ｓｅｒｉａｌ  ＡＴＡ  Ｉ／Ｆ３００２は、Ｔｒａｎｓｐｏｒｔ  Ｌａｙｅｒ（トランスポートレイヤ）３００８、Ｌｉｎｋ  Ｌａｙｅｒ（リンクレイヤ）３００９、ＰＨＹ
Ｌａｙｅｒ（物理レイヤ）３０１０から構成される。Ｔｒａｎｓｐｏｒｔ  Ｌａｙｅｒ３００８は、ＡＴＡレジスタ３００３の設定値及びＨＤＤ３００１のリード／ライトデータのシリアルＡＴＡ転送用フォーマットへの埋め込み、分解を行う。Ｌｉｎｋ  Ｌａｙｅｒ３００９は、通信プロトコルの生成／制御、ＣＲＣ生成／チェック、スクランブルを行う。ＰＨＹ  Ｌａｙｅｒ３０１０は、シリアル／パラレルデータ変換、８Ｂ／１０Ｂ符合化、ＣＤＲを行う。
【００２４】
ＡＴＡレジスタ３００３は、ＨＤＤアクセスに必要なレジスタ群から構成されている。図３はＡＴＡレジスタ３００３の内部構成を示したで、ＡＴＡレジスタ３００３は、Ｃｏｍｍａｎｄレジスタ４００１、Ｓｔａｔｕｓレジスタ４００２、Ｄｅｖｉｃｅ／Ｈｅａｄレジスタ４００３、Ｃｙｌｉｎｄｅｒ  Ｈｉｇｈレジスタ４００４、Ｃｙｌｉｎｄｅｒ
Ｌｏｗレジスタ４００５、Ｓｅｃｔｏｒ  Ｎｕｍｂｅｒレジスタ４００６、Ｓｅｃｔｏｒ
Ｃｏｕｎｔレジスタ４００７、Ｆｅａｔｕｒｅレジスタ４００８、ＥＲＲレジスタ４００９、ＤＡＴＡレジスタ４０１０、Ｄｅｖｉｃｅ  Ｃｏｎｔｒｏｌレジスタ４０１１、及びＡｌｔｅｒｎａｔｅ  Ｓｔａｔｕｓレジスタ４０１２から構成される。なお、同一レジスタでもリード時、ライト時に意味の違うレジスタも含まれる。
【００２５】
Ｃｏｍｍａｎｄレジスタ４００１は、ライト専用のレジスタであり、ＨＤＤ３００１へリード／ライト等の命令を書き込む。また、Ｓｔａｔｕｓレジスタ４００２は、リード専用のレジスタであり、ＨＤＤ３００１の内部情報を反映する。図４はＳｔａｔｕｓレジスタ４００２の詳細を示した図である。
【００２６】
ＢＳＹビット５００１は次の時“１”となる。
１）Ｄｅｖｉｃｅ  Ｃｏｎｔｒｏｌレジスタ４０１１のリセットビットを“１”にした時２）Ｃｏｍｍａｎｄレジスタ４００１にライトした時
３）ＰＩＯ転送（ＣＰＵによるデータ転送）でＤＡＴＡレジスタ４０１０にデータを読み込むコマンドで、ブロック転送中にＤＲＱビット５００４が“０”にクリアされる時
４）ＰＩＯ転送（ＣＰＵによるデータ転送）でＤＡＴＡレジスタ４０１０にデータを書き込むコマンドで、ブロック転送を終了した後でＤＲＱビットが“０”にクリアされる前
【００２７】
また、ＢＳＹビット５００１は次の時“０”となる。
１）ＨＤＤ３００１がデータ転送の準備ができたことを知らせるためにＤＲＱビットを“１”にセットした後
２）コマンドが終了した時
３）Ｏｖｅｒｌａｐｐｅｄコマンドでバスをリリースするまでの間
４）パワーオン、ハードウェアリセット、ソフトウェアリセットの最中だが、ＤＲＤＹビット５００２の状態を無視して発行できるコマンドを受け付ける準備ができた時
【００２８】
ＤＲＤＹビット５００２は次の時“１”にセットされる。
１）インプリメントされたすべてのコマンドが実行できる時
２）“ＨＤＤのパワーマネジメント機能”がインプリメントされていて、アイドルモード、または、スタンバイモード中の時（ここでいう“ＨＤＤのパワーマネジメント機能”は、ＡＴＡ（パラレル）におけるものであり、本発明が適用されるシリアルＡＴＡパワーマネジメントとは異なる）
【００２９】
また、ＤＲＤＹビット５００２は次の時“０”にセットされる。
１）ハードウェアリセット、ソフトウェアリセットまたはＥＸＥＣＵＴＥ  ＤＥＶＩＣＥＤＩＡＧＮＯＳＴＩＣコマンドを実行した時
【００３０】
ＤＲＱビット５００４は次の時“１”にセットされる。
１）ＰＩＯ転送（ＣＰＵによるデータ転送）の準備ができた時
２）ＤＭＡ転送が行われる時
【００３１】
また、ＤＲＱビット５００４は次の時“０”にセットされる。
１）最後のデータ転送の時
【００３２】
ＥＲＲビット５００６は次の時“１”にセットされる。
１）ＢＳＹビット５００１またはＤＲＱビット５００４が“１”にセットされた後でエラーを検出した時
【００３３】
ＥＲＲビット５００６は次の時“０”にセットされる。
１）Ｃｏｍｍａｎｄレジスタ４００１に新しいコマンドをライトした時
２）Ｄｅｖｉｃｅ  Ｃｏｎｔｒｏｌレジスタ４０１１のリセットビットを“１”にした時
【００３４】
＃ビット５００３はコマンドの違いでビット定義が異なる。また、ｏｂｓビット５００５はＡＴＡ規格の予約ビットである。
【００３５】
Ｄｅｖｉｃｅ／Ｈｅａｄレジスタ４００３は、リード／ライト可能なレジスタであり、ＨＤＤ３００１が複数接続した際の選択などを行う。Ｃｙｌｉｎｄｅｒ  Ｈｉｇｈレジスタ４００４、Ｃｙｌｉｎｄｅｒ  Ｌｏｗレジスタ４００５、Ｓｅｃｔｏｒ  Ｎｕｍｂｅｒレジスタ４００６は、リード／ライト可能なレジスタであり、ＨＤＤ３００１へアクセスするアドレスを設定する。Ｓｅｃｔｏｒ  Ｃｏｕｎｔレジスタ４００７は、リード／ライト可能なレジスタであり、ＨＤＤ３００１へアクセスする転送量を設定する。Ｆｅａｔｕｒｅレジスタ４００８は、ライト専用のレジスタであり、ＨＤＤ初期設定時に使用する。ＥＲＲレジスタ４００９は、リード専用のレジスタであり、ＨＤＤエラーが発生した際のエラー詳細を反映する。ＤＡＴＡレジスタ４０１０は、１６ｂｉｔのリード／ライト可能なレジスタであり、ＣＰＵによりデータ転送する場合（ＤＭＡＣ３００７を使用しない場合）に使用する。Ｄｅｖｉｃｅ  Ｃｏｎｔｒｏｌレジスタ４０１１はライト専用のレジスタであり、ＨＤＤの割り込みイネーブル／ディセーブル設定、ＨＤＤリセット制御等を行う。Ａｌｔｅｒｎａｔｅ  Ｓｔａｔｕｓレジスタ４０１２は、Ｓｔａｔｕｓレジスタ４００２の代替レジスタである。
【００３６】
コマンドレジスタライト監視部３００４は、ＣＰＵがＡＴＡレジスタ３００３のＣｏｍｍａｎｄレジスタ４００１にライトアクセスしたことを監視する。ＣＰＵがＡＴＡレジスタ３００３のＣｏｍｍａｎｄレジスタ４００１にライトアクセスすると、コマンドレジスタライト監視部３００４は、パワーマネジメント制御部３００６へアクセス情報を伝達する。
【００３７】
転送終了監視部３００５は、ＣＰＵがＡＴＡレジスタ３００３のＳｔａｔｕｓレジスタ４００２のうち、ＢＳＹビット５００１、ＤＲＤＹビット５００２、ＤＲＱビット５００４、及びＥＲＲビット５００６にリードアクセスしたこと、また、Ｃｏｍｍａｎｄレジスタ４００１にライトアクセスしたことを監視する。転送終了監視部３００５は、ＣＰＵのコマンドレジスタライトアクセスを転送終了監視スタートトリガとして、次の状態、すなわち、ＢＳＹビット５００１が“０”、ＤＲＤＹビット５００２が“１”、ＤＲＱビット５００４が“０”のときに、パワーマネジメント制御部３００６へ転送終了情報を伝達する。上記の状態となる前にＥＲＲビット５００６が“１”になったときは、転送終了情報は伝達しない。
【００３８】
パワーマネジメント制御部３００６は、転送終了監視部３００５から転送終了信号を受信すると、遷移カウンタ３０１１において設定した閾値をカウントした後にＳｅｒｉａｌ  ＡＴＡ  Ｉ／Ｆ３００２に対してパワーマネジメント命令（パワーマネジメントモードへ移行させる命令）を出す。また、コマンドレジスタライト監視部３００４からコマンドレジスタライトのアクセス情報を受信すると、Ｓｅｒｉａｌ  ＡＴＡ  Ｉ／Ｆ３００２に対してパワーマネジメント復帰命令（パワーマネジメントモードから通常モードへの復帰命令）を出す。転送終了信号とコマンドレジスタライトのアクセス情報とを同時に受信した場合は、パワーマネジメント復帰命令を優先させる。
【００３９】
ＤＭＡＣ３００７は、ＨＤＤ３００１からの転送データ又はＨＤＤ３００１への転送データをＭＥＭ−Ｃ２００５へ転送する。
【００４０】
次に、本実施の形態の画像処理装置による画像形成処理の全体動作についてコピー処理を例にあげて説明する。図５は、本実施の形態のコピー処理の説明図である。図５において、矢印はデータの流れを示している。
【００４１】
まず、ユーザが操作部２００７のコピー開始ボタンを押下すると、エンジン２０１１に備えられたスキャナ部が原稿をスキャンして原稿の画像データを読み取る。読み取った原稿の画像データは、ＰＣＩバスを介してＭＥＭ−Ｃ２００５に転送され保存される（ステップＳＡ−０１）。そして、ＭＥＭ−Ｃ２００５に保存された画像データは、ＨＤＤコントローラ３０００を介してＨＤＤ３００１に転送され蓄積される（ステップＳＡ−０２）。
【００４２】
次に、ＨＤ３００１に蓄積された画像データは、ＨＤＤコントローラ３０００を介して、ＭＥＭ−Ｃ２００５に転送され保存される（ステップＳＡ−０３）。そして、ＭＥＭ−Ｃ２００５に保存された画像データがエンジン２０１１が備えているプロッタ部に転送され（ステップＳＡ−０４）、紙などの記録媒体に印刷される。
【００４３】
ここで、ステップＳＡ−０２における画像データのＨＤＤ３００１への転送は、ＨＤＤコントローラ３０００によるＤＭＡライト動作によって実行される。また、ステップＳＡ−０３における画像データのＨＤＤ３００１からの転送は、ＨＤＤコントローラ３０００によるＤＭＡリード動作によって実行される。このため、ＨＤＤコントローラ３０００によるＤＭＡライト動作、ＤＭＡリード動作の詳細について説明する。
【００４４】
まず、本実施の形態のＨＤＤコントローラ３０００によるＤＭＡライト動作について説明する。図６は、本実施の形態のＤＭＡライト動作におけるＨＤＤコントローラ３０００の各部間および当該各部とＨＤＤ３００１との間のデータや指令のやりとりを示すシーケンス図である。図７は、本実施の形態のＤＭＡライト動作を説明するための図である。
【００４５】
まず、ＣＰＵ２００３は、ＡＴＡレジスタ３００３及びＤＭＡＣ３００７に対して初期設定を行う（図６の（１））。
【００４６】
次に、ＣＰＵ２００３は、Ｃｏｍｍａｎｄレジスタ４００１に対してＤＭＡライトコマンドをライトする（図６のＣ）。また、Ｓｅｒｉａｌ  ＡＴＡ  Ｉ／Ｆ３００２は、コマンドライトしたときのＡＴＡレジスタ情報をＴＸ信号にコマンドパケットとしてＨＤＤ３００１へ送信する（ステップＳＢ−０１）。このとき、Ｓｔａｔｕｓレジスタ４００２のＢＳＹビット５００１は“１”、ＤＲＤＹビット５００２は“０”、ＤＲＱビット５００４は“１”となる（図６の（２））。
【００４７】
なお、Ｃｏｍｍａｎｄレジスタ４００１にアクセスした際、パワーマネジメント制御部３００６は、コマンドレジスタライト監視部３００４からコマンドライト信号（コマンドレジスタライトのアクセス情報）を受信し、Ｓｅｒｉａｌ  ＡＴＡ  Ｉ／Ｆ３００２に対してパワーマネジメント復帰命令を出すが、転送の影響はない。転送終了監視部３００５はコマンドライト信号を受信して転送終了監視を開始する（ステップＳＢ−０２）。
【００４８】
次に、Ｓｅｒｉａｌ  ＡＴＡ  Ｉ／Ｆ３００２は、ＨＤＤ３００１からＲＸ信号線を介してライトＯＫパケットを受信する（ステップＳＢ−０３）。ライトＯＫパケットは、Ｌｉｎｋ  Ｌａｙｅｒ３００９内部で処理される（図６の（３））。
【００４９】
続いて、ＤＭＡＣ３００７は、データ転送の準備ができると、Ｓｅｒｉａｌ  ＡＴＡ  Ｉ／Ｆ３００２に対してデータ送信を行う（ステップＳＢ−０４）。Ｓｅｒｉａｌ  ＡＴＡ  Ｉ／Ｆ３００２は、ＴＸ信号線を介してＨＤＤ３００１へデータを送信する（図６の（４）、ステップＳＢ−０５）。
【００５０】
そして、所望量のデータがＨＤＤ３００１へ書き込まれると、ＨＤＤ３００１はＳｅｒｉａｌ  ＡＴＡ  Ｉ／Ｆ３００２に転送終了パケットを送信する（ステップＳＢ−０６）。この内容は、Ｓｔａｔｕｓレジスタ４００２に反映される。正常終了している場合、ＢＳＹビットは“０”、ＤＲＤＹビットは“１”、ＤＲＱビット５００４は“０”となっている。エラーの場合はＥＲＲビットが“１”となる（図６の（５））。
【００５１】
Ｓｅｒｉａｌ  ＡＴＡ  Ｉ／Ｆ３００２は、転送終了パケットを受信すると、該パケットの値をＳｔａｔｕｓレジスタ４００２に反映させる。ＨＤＤコントローラ３０００は割り込みを発生させ、ＣＰＵ２００３は割り込みクリアを行う（図６のＳ）。また、転送終了監視部３００５は、ＣＰＵ２００３とは独立に転送終了を監視しており（ステップＳＢ−０２）、ＢＳＹビットが“０”、のＤＲＤＹビットが“１”、ＤＲＱビット５００４が“０”であった場合、パワーマネジメント制御部３００６へ転送終了信号（データ転送終了情報）を送信する（ステップＳＢ−０７）。他方、ＥＲＲビット５００６が“１”であった場合は転送終了信号を送信しない。
【００５２】
そして、パワーマネジメント制御部３００６は転送終了信号を受信すると、遷移カウンタ３０１１を動作させる（図６のＸはカウント期間）。なお、遷移カウンタ３０１１のカウント中にＣＰＵ２００３がＣｏｍｍａｎｄレジスタ４００１にライトすると、遷移カウンタ３０１１はリセットされ、パワーマネジメント制御部３００６はパワーマネジメント命令を送出しない。つまり、図中（９）のタイミングへ遷移する（図６の（６））。
【００５３】
遷移カウンタ３０１１によるカウントが閾値に達すると、パワーマネジメント制御部３００６は、Ｓｅｒｉａｌ  ＡＴＡ  Ｉ／Ｆ３００２に対してパワーマネジメント命令を送出する（ステップＳＢ−０８）。パワーマネジメント命令によりパワーマネジメントモードに移行した信号線（ＴＸ／ＲＸ信号）はニュートラル状態（図中Ａ）となる（図６の（７））。
【００５４】
続いて、ＣＰＵ２００３は、初期設定を経てＣｏｍｍａｎｄレジスタ４００１に対してＤＭＡライトコマンドをライトする（図６のＣ）。同時に、パワーマネジメント制御部３００６は、コマンドレジスタライト監視部３００４からのコマンドライト信号を受信し（ステップＳＢ−０９）、パワーマネジメント復帰命令をＳｅｒｉａｌ  ＡＴＡ  Ｉ／Ｆ３００２へ送出する（ステップＳＢ−１０）。ここで、図６におけるＢはパワーマネジメント復帰期間を示す。パワーマネジメント復帰期間はコマンドパケットを送信できないが、ＡＴＡレジスタ情報はＴｒａｎｓｐｏｒｔ  Ｌａｙｅｒ３００８に保持されている（図６の（８））。
【００５５】
そして、パワーマネジメントモードから復帰すると、Ｔｒａｎｓｐｏｒｔ  Ｌａｙｅｒ３００８に保持されていたＡＴＡレジスタ情報がコマンドパケット情報としてＨＤＤ３００１に送信される（図６の（９）、ステップＳＢ−１１）。コマンドパケット情報を送信した後は、先述した図６の（３）以降と同様の動作となる。
【００５６】
次に、本実施の形態のＨＤＤコントローラ３０００によるＤＭＡリード動作について説明する。図８は、本実施の形態のＤＭＡリード動作におけるＨＤＤコントローラ３０００の各部間および当該各部とＨＤＤ３００１との間のデータや指令のやりとりを示すシーケンス図である。図９は、本実施の形態のＤＭＡリード動作を説明するための図である。
【００５７】
まず、ＣＰＵ２００３は、ＡＴＡレジスタ３００３及びＤＭＡＣ３００７に対して初期設定を行う（図９の（１））。
【００５８】
次に、ＣＰＵ２００３は、Ｃｏｍｍａｎｄレジスタ４００１に対してＤＭＡリードコマンドをライトする（図９のＣ）。また、Ｓｅｒｉａｌ  ＡＴＡ  Ｉ／Ｆ３００２は、コマンドライトしたときのＡＴＡレジスタ情報をＴＸ信号にコマンドパケットとしてＨＤＤ３００１へ送信する（ステップＳＣ−０１）。このとき、Ｓｔａｔｕｓレジスタ４００２のＢＳＹビット５００１は“１”、ＤＲＤＹビット５００２は“０”、ＤＲＱビット５００４は“１”となる（図９の（２））。
【００５９】
なお、Ｃｏｍｍａｎｄレジスタ４００１にアクセスした際、パワーマネジメント制御部３００６は、コマンドレジスタライト監視部３００４からコマンドライト情報（コマンドレジスタライトのアクセス情報）を受信し、Ｓｅｒｉａｌ  ＡＴＡ  Ｉ／Ｆ３００２に対してパワーマネジメント復帰命令を出すが、転送の影響はない。転送終了監視部３００５はコマンドライト信号を受信して転送終了監視を開始する（ステップＳＣ−０２）。
【００６０】
次に、ＨＤＤ３００１は、データ転送の準備ができるとＲＸ信号線を介してデータを転送する（ステップＳＣ−０３）。ＤＭＡＣ３００７は、Ｓｅｒｉａｌ  ＡＴＡ  Ｉ／Ｆ３００２を介してデータを受信する（図９の（３）、ステップＳＣ−０４）。
【００６１】
そして、ＨＤＤ３００１は、所望量のデータを転送し終えると、Ｓｅｒｉａｌ  ＡＴＡＩ／Ｆ３００２に転送終了パケットを送信する（ステップＳＣ−０５）。この内容は、Ｓｔａｔｕｓレジスタ４００２に反映される。正常終了している場合、ＢＳＹビットは“０”、ＤＲＤＹビットは“１”、ＤＲＱビット５００４は“０”となっている。なお、エラーの場合はＥＲＲビットが“１”となる（図９の（４））。
【００６２】
Ｓｅｒｉａｌ  ＡＴＡ  Ｉ／Ｆ３００２は、転送終了パケットを受信すると、該パケットの値をＳｔａｔｕｓレジスタ４００２に反映させる。ＨＤＤコントローラ３０００は割り込みを発生させ、ＣＰＵ２００３は割り込みクリアを行う（図９のＳ）。また、転送終了監視部３００５は、ＣＰＵ２００３とは独立に転送終了を監視しており（ステップＳＣ−０２）、ＢＳＹビットが“０”、のＤＲＤＹビットが“１”、ＤＲＱビット５００４が“０”であった場合、パワーマネジメント制御部３００６へ転送終了信号（データ転送終了情報）を送信する。他方、ＥＲＲビット５００６が“１”であった場合は転送終了信号を送信しない。
【００６３】
そして、パワーマネジメント制御部３００６は転送終了信号を受信すると、遷移カウンタ３０１１を動作させる（図９のＸはカウント期間）。なお、遷移カウンタ３０１１のカウント中にＣＰＵ２００３がＣｏｍｍａｎｄレジスタ４００１にライトすると、遷移カウンタ３０１１はリセットされ、パワーマネジメント制御部３００６はパワーマネジメント命令を送出しない。つまり、図９の（８）のタイミングへ遷移する（図９の（５））。
【００６４】
遷移カウンタ３０１１によるカウントが閾値に達すると、パワーマネジメント制御部３００６は、Ｓｅｒｉａｌ  ＡＴＡ  Ｉ／Ｆ３００２に対してパワーマネジメント命令を送出する（ステップＳＣ−０７）。パワーマネジメント命令によりパワーマネジメントモードに移行した信号線（ＴＸ／ＲＸ信号）はニュートラル状態（図９のＡ）となる（図９の（６））。
【００６５】
続いて、ＣＰＵ２００３は、初期設定を経てＣｏｍｍａｎｄレジスタ４００１に対してＤＭＡリードコマンドをライトする（図９のＣ）。同時に、パワーマネジメント制御部３００６は、コマンドレジスタライト監視部３００４からのコマンドライト信号を受信し（ステップＳＣ−０８）、パワーマネジメント復帰命令をＳｅｒｉａｌ  ＡＴＡ  Ｉ／Ｆ３００２へ送出する（ステップＳＣ−０９）。ここで、図９のＢはパワーマネジメント復帰期間である。パワーマネジメント復帰期間はコマンドパケットを送信できないが、ＡＴＡレジスタ情報はＴｒａｎｓｐｏｒｔ  Ｌａｙｅｒ３００８に保持されている（図９の（７））。
【００６６】
そして、パワーマネジメントモードから復帰すると、Ｔｒａｎｓｐｏｒｔ  Ｌａｙｅｒ３００８に保持されていたＡＴＡレジスタ情報がコマンドパケット情報としてＨＤＤ３００１に送信される（図９の（８）、ステップＳＣ−１０）。コマンドパケット情報を送信した後は、先述した図９の（３）以降と同様の動作となる。
【００６７】
上述したＨＤＤインターフェースのＤＭＡリード／ライト動作により、データ非転送期間はパワーマネジメントモードへ移行し、ＨＤＤコントローラ全体の消費電力の削減をハードウェア／ソフトウェア上で達成することが可能となる。また、ＡＴＡ（パラレル）用のソフトを修正することなく、パワーマネジメントモードへの遷移制御を行うことが可能となる。
【００６８】
なお、上述する実施の形態は、本発明の好適な実施の形態であり、上記実施の形態のみに本発明の範囲を限定するものではなく、本発明の要旨を逸脱しない範囲において種々の変更を施した形態での実施が可能である。
【００６９】
すなわち、上記した実施の形態の画像処理装置は、プログラムの命令によりコンピュータで実行される処理、手段、機能によって動作する。当該プログラムは、コンピュータの各構成要素に指令を送り、先に述べたような所定の処理や機能、例えば、パワーマネジメント制御部３００６により、転送終了監視部３００５からの転送終了信号を受信してから所定期間経過したときにＳｅｒｉａｌ  ＡＴＡ  Ｉ／Ｆ３００２へパワーマネジメント命令を出してパワーマネジメントモードへ移行させ、コマンドレジスタライト監視部３００４からのコマンドライト信号を受信したときにＳｅｒｉａｌ  ＡＴＡ  Ｉ／Ｆ３００２にパワーマネジメント復帰命令を出してパワーマネジメントモードから復帰させる処理を行う。このように、上記実施の形態の画像処理装置における各処理や手段は、プログラムとコンピュータとが協働した具体的手段によって実現されるものである。
【００７０】
そして、上記実施の形態の機能を実現するソフトウェアのプログラムコードを記録したコンピュータ読み取り可能な記録媒体、すなわち記憶メディアを介して、画像処理装置のコンピュータ（ＣＰＵ）が記憶メディアに格納されたプログラムコードを読み出し実行することによっても、本発明の目的は達成される。また、プログラムは、記録メディアを介さず、通信回線を通じて直接にコンピュータにロードし実行することもでき、これによっても同様に本発明の目的は達成される。
【００７１】
この場合、記憶メディアから読み出された又は通信回線を通じてロードし実行されたプログラムコード自体が前述の実施の形態の機能を実現することになる。そして、そのプログラムコードを記憶した記憶メディアは本発明を構成する。
【００７２】
また、プログラムコードを供給するための記憶メディアとしては、例えば、フロッピー（登録商標）ディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、不揮発性のメモリカード、ＲＯＭ、磁気テープ等を用いることができる。
【図面の簡単な説明】
【００７３】
【図１】本発明の実施の形態に係る画像処理装置の内部構成の概略を示したブロック図である。
【図２】本発明の実施の形態に係るＨＤＤコントローラの内部構成の概略を示したブロック図である。
【図３】本発明の実施の形態におけるＡＴＡレジスタの内部構成を示した図である。
【図４】本発明の実施の形態におけるＳｔａｔｕｓレジスタの内容を説明するための図である。
【図５】本実施の形態のコピー処理の説明図である。
【図６】本実施の形態のＤＭＡライト動作におけるＨＤＤコントローラの各部間および当該各部とＨＤＤとの間のデータや指令のやりとりを示すシーケンス図である。
【図７】本実施の形態におけるＤＭＡライト動作を説明するための図である。
【図８】本実施の形態のＤＭＡリード動作におけるＨＤＤコントローラの各部間および当該各部とＨＤＤとの間のデータや指令のやりとりを示すシーケンス図である。
【図９】本実施の形態におけるＤＭＡリード動作を説明するための図である。
【符号の説明】
【００７４】
２００１    コントローラ
２００２    ＡＳＩＣ
２００３    ＣＰＵ
２００４    ＲＯＭ
２００５    ＭＥＭ−Ｃ
２００６    ネットワークＩ／Ｆ
２００７    操作部
２００８，３００１    ＨＤＤ
２０１０    ＰＣＩパス
２０１１    エンジン
２０１２，３０００    ＨＤＤコントローラ
３００２    Ｓｅｒｉａｌ  ＡＴＡ  Ｉ／Ｆ
３００３    ＡＴＡレジスタ
３００４    コマンドレジスタライト監視部
３００５    転送終了監視
３００６    パワーマネジメント制御
３００７    ＤＭＡＣ
３００８    Ｔｒａｎｓｐｏｒｔ  Ｌａｙｅｒ
３００９    Ｌｉｎｋ  Ｌａｙｅｒ
３０１０    ＰＨＹ  Ｌａｙｅｒ
３０１１    遷移カウンタ
４００１    Ｓｔａｔｕｓレジスタ
４００２    Ｃｏｍｍａｎｄレジスタ
４００９    ＥＲＲレジスタ
５００１    ＢＳＹ
５００２    ＤＲＤＹ
５００４    ＤＲＱ
５００６    ＥＲＲ
【図１】
2008293476.tif 000003
【図２】
2008293476.tif 000004
【図３】
2008293476.tif 000005
【図４】
2008293476.tif 000006
【図５】
2008293476.tif 000007
【図６】
2008293476.tif 000008
【図７】
2008293476.tif 000009
【図８】
2008293476.tif 000010
【図９】
2008293476.tif 000011