(57)【要約】【課題】用いるオペアンプ数が少なく、内部回路構成を大幅に簡素化した浮動アクティブリアクタを提供する。【解決手段】  第１及び第２入力端子１、２間に接続された第１乃至第４インピーダンス素子３（１）〜３（４）の直列回路３、第１及び第２電圧フォロワ４、５、それらの出力端に直列接続した低抵抗値の抵抗素子６、７で構成され、直列回路３は両側に配置の第１及び第４インピーダンス素子３（１）、３（４）と中間に配置の第２及び第３インピーダンス素子３（２）、３（３）のいずれか一方を等低抵抗値の抵抗素子に、他方を同種の素子で等リアクタンス値のリアクタ素子にし、第１電圧フォロワ５は入力端を第１移相信号出力端ｂに、出力端を抵抗素子６を通して第１入力端子１に接続し、第２電圧フォロワ６は入力端を第２移相信号出力端ｃに、出力端を抵抗素子７を通して第２入力端子２に接続し、第１、第２入力端子１、２間に信号電圧を供給すると第１、第２入力端子１、２間に浮動アクティブリアクタが形成される。【選択図】図１
2008148047.tif 000002
【特許請求の範囲】
【請求項１】
第１入力端子及び第２入力端子と、前記第１入力端子及び前記第２入力端子間に接続された第１乃至第４インピーダンス素子の直列回路と、第１及び第２電圧フォロワと、前記第１及び第２電圧フォロワの出力端にそれぞれ直列接続された低抵抗値の抵抗素子とにより構成され、前記直列回路は、その両側に配置された第１及び第４インピーダンス素子と中間に配置された第２及び第３インピーダンス素子とのいずれか一方が等しい抵抗値の抵抗素子とするとともに、他方が同種の素子で等しいリアクタンス値のリアクタ素子とし、前記第１電圧フォロワは、入力端が前記直列回路の第１及び第２インピーダンス素子の接続点に、出力端が前記低抵抗値の抵抗素子を通して前記第１入力端子に接続され、前記第２電圧フォロワは、入力端が前記直列回路の第３及び第４インピーダンス素子の接続点に、出力端が前記低抵抗値の抵抗素子を通して前記第２入力端子に接続され、前記第１入力端子及び前記第２入力端子間に信号電圧が供給されたとき、前記第１入力端子及び前記第２入力端子間に浮動アクティブリアクタが形成されることを特徴とする浮動アクティブリアクタ。
【請求項２】
前記直列回路は、前記第１及び第２インピーダンス素子の接続点が進相信号出力端を形成し、前記第３及び第４インピーダンス素子の接続点が遅相信号出力端を形成するように前記第１乃至第４インピーダンス素子の種別及びインピーダンス値を設定しているもので、前記第１入力端子及び前記第２入力端子間に信号電圧が供給されたとき、前記第１入力端子に遅相信号電流を流入させ、前記第２入力端子から遅相信号電流を流出させることにより、前記第１入力端子及び前記第２入力端子間に浮動アクティブインダクタが得られることを特徴とする請求項１に記載の浮動アクティブリアクタ。
【請求項３】
前記直列回路の前記進相信号出力端と前記第１入力端子との間に接続される第１インピーダンス素子及び前記遅相信号出力端と前記第２入力端子との間に接続される第４インピーダンス素子はそれぞれ容量値Ｃ0 のキャパシタ素子が用いられ、前記直列回路の前記進相信号出力端と前記遅相信号出力端との間に直列接続される第２及び第３インピーダンス素子はそれぞれ抵抗値Ｒ0 の抵抗素子が用いられていることを特徴とする請求項２に記載の浮動アクティブリアクタ。
【請求項４】
前記直列回路の前記進相信号出力端と前記第１入力端子との間に接続される第１インピーダンス素子及び前記遅相信号出力端と前記第２入力端子との間に接続される第４インピーダンス素子はそれぞれ抵抗値Ｒ0 の抵抗素子が用いられ、前記直列回路の前記進相信号出力端と前記遅相信号出力端との間に直列接続される第２及び第３インピーダンス素子はそれぞれインダクタンス値Ｌ0 のインダクタ素子が用いられていることを特徴とする請求項２に記載の浮動アクティブリアクタ。
【請求項５】
前記直列回路は、前記第１及び第２インピーダンス素子の接続点が遅相信号出力端を形成し、前記第３及び第４インピーダンス素子の接続点が進相信号出力端を形成するように前記第１乃至第４インピーダンス素子の種別及びインピーダンス値を設定しているもので、前記第１入力端子及び前記第２入力端子間に信号電圧が供給されたとき、前記第１入力端子に進相信号電流を流入させ、前記第２入力端子から進相信号電流を流出させることにより、前記第１入力端子及び前記第２入力端子間に浮動アクティブキャパシタが得られることを特徴とする請求項１に記載の浮動アクティブリアクタ。
【請求項６】
前記直列回路の前記遅相信号出力端と前記第１入力端子との間に接続される第１インピーダンス素子及び前記進相信号出力端と前記第２入力端子との間に接続される第４インピーダンス素子はそれぞれ抵抗値Ｒ0 の抵抗素子が用いられ、前記直列回路の前記進相信号出力端と前記遅相信号出力端との間に直列接続される第２及び第３インピーダンス素子それぞれて容量値Ｃ0 のキャパシタ素子が用いられていることを特徴とする請求項５に記載の浮動アクティブリアクタ。
【請求項７】
前記直列回路の前記遅相信号出力端と前記第１入力端子との間に接続される第１インピーダンス素子及び前記進相信号出力端と前記第２入力端子との間に接続される第４インピーダンス素子はそれぞれインダクタンス値Ｌ0 のインダクタ素子が用いられ、前記直列回路の前記進相信号出力端と前記遅相信号出力端との間に直列接続される第２及び第３インピーダンス素子はそれぞれ抵抗値Ｒ0 の抵抗素子が用いられていることを特徴とする請求項５に記載の浮動アクティブリアクタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、浮動アクティブリアクタに係り、特に、キャパシタ、抵抗、オペアンプからなる構成要素を組み合わせて構成するか、または、インダクタ、抵抗、オペアンプからなる構成要素を組み合わせて構成することにより、一対の入力端子間に浮動アクティブリアクタが形成される浮動アクティブリアクタに関し、それらのリアクタ値を連続可変にすることが可能な浮動アクティブリアクタに関する。
【背景技術】
【０００２】
一般に、集中定数形フィルタにおいて、そのカットオフ周波数や帯域幅等を変更した場合、使用されるキャパシタ素子のキャパシタンス値及び／またはインダクタ素子のインダクタンス値を、切替ることによって変化させたり、連続的に可変させたりすることによって行っている。このようなキャパシタ素子及びインダクタ素子のリアクタンス値の変更は、それらの素子の一端が接地接続された状態で使用される素子に限らず、浮動状態で使用されるこれらの素子についても同様にそのリアクタンス値を可変できる構成にする必要がある。
【０００３】
ところで、キャパシタンス値を可変できるキャパシタ素子については、比較的大容量（数ｎＦ）の容量変化範囲を有する可変容量ダイオードが利用できることから、多くの用途に対応することができるが、そえよりも大きな容量変化に対応させるためには、アクティブキャパシタを利用することが可能である。しかしながら、インダクタ素子については、可変容量ダイオードのようにフィルタの並列アームや直列アームに簡単に使用する個別の素子が存在していないので、これに代わるものとして種々のアクティブインダクタが用いられている。
【０００４】
この場合、一端接地形素子、浮動形素子に係りなく、アクティブリアクタを実現する手段としては、通常、ＧＩＣと呼ばれるインピーダンス変換器あるいはジャイレータを用いることが知られており、その具体的内容については、例えば、次の文献、「柳沢  健  監訳、金井  元  他訳“アナログフィルタの設計”、４７９頁〜４９６頁、秋葉出版、１９８６年２月」に示されている。この内容によれば、ＧＩＣは、４つの直列接続されたインピーダンス素子Ｚ１、Ｚ２、Ｚ３、Ｚ４及び負荷インピーダンスＺ５と、２つのオペアンプとを組み合わせて構成したアクティブ回路であって、その入力インピーダンスが（Ｚ１・Ｚ３・Ｚ５）／（Ｚ２・Ｚ４）となることを利用して種々のインピーダンスを形成することができるものである。
【０００５】
例えば、一端接地形素子を得たい場合には、インピーダンス素子Ｚ２またはＺ４のいずれかをキャパシタ素子とし、他のすべてのインピーダンス素子を抵抗素子とすれば、等価的に一端接地形のインダクタ素子が得られる。そして、このＧＩＣの性質を利用して浮動インダクタ素子を得るには、このＧＩＣ（以下、これを第１ＧＩＣという）と同一構成のもう一つのＧＩＣ（以下、これを第２ＧＩＣという）を用意し、第１ＧＩＣにおける負荷インピーダンスＺ５の接地接続部を切り離すとともに、第２ＧＩＣにおける負荷インピーダンスＺ５を切り離し、その切り離し部分に第１ＧＩＣにおける負荷インピーダンスＺ５の切り離し部分を接続することにより、第１ＧＩＣにおける負荷インピーダンスＺ５第１及び第２ＧＩＣの浮動形共通負荷としている。このような構造にすれば、第及び第２ＧＩＣの入力端子間に浮動アクティブインダクタを得ることができるものである。
【０００６】
しかしながら、このような浮動アクティブインダクタは、実質的に２つのＧＩＣを用いていることから、その回路構成がかなり複雑なものであるだけでなく、４つのオペアンプを必要とすることから、安価な製造が難しいという不具合を有するものである。
【０００７】
この他に、ジャイレータを用いてアクティブインダクタを得る手段は、前記ＧＩＣに酷似した回路であり、その内容は前記文献によって開示されているので、ここではその説明を省略するが、やはり、その回路構成がかなり複雑なものになるという不具合を有している。
【０００８】
このような不具合を解消するため、すなわち、全体的な回路構成が複雑でなく、必要とするオペアンプの数を低減させるために、本件出願人は、特願２００６−３０１４３３号、発明の名称「浮動アクティブリアクタ」として先に出願している。
【０００９】
一般に、インダクタは、その第１及び第２入力端子間に信号電圧が供給された際に、第１及び第２入力端子を流れる信号電流が信号電圧に対して位相が９０°遅れていれば、第１及び第２入力端子間にインダクタが形成されていることになり、一方、第１及び第２入力端子を流れる信号電流が信号電圧に対して位相が９０°進むようになっていれば、第１及び第２入力端子間にキャパシタが形成されていることになる。
【００１０】
この場合、本件出願人が出願した浮動アクティブリアクタは、このような原理に基づいて構成した回路手段、第１及び第２入力端子間に信号電圧が供給された際に、第１及び第２入力端子を流れる信号電流の位相状態を９０°遅らせるまたは９０°進ませるように構成した回路手段を有しているもので、それにより第１及び第２入力端子間に浮動アクティブインダクタを形成したり、浮動アクティブキャパシタを形成したりするものである。
【００１１】
図７は、先に出願した浮動アクティブリアクタの回路構成図を示すもので、その図面図１に記載したものである。
【００１２】
図７に示されるように、先に出願した浮動アクティブリアクタは、第１乃至第４インピーダンス素子Ｚ1 、Ｚ2 、Ｚ3 、Ｚ4 を菱形状に接続したブリッジ回路Ｂと、ブリッジ回路Ｂの相対する頂点ａ、ｃに各別に接続された一対の入力端子Ｔ1 、Ｔ2 と、入力端がブリッジ回路Ｂの頂点ｂに接続され、出力端が低抵抗ｒ1 を通して入力端子Ｔ1 に接続された第１電圧フォロワＶＦ1 と、入力端がブリッジ回路Ｂの頂点ｄに接続され、出力端が低抵抗ｒ2 を通して入力端子Ｔ2 に接続された第２電圧フォロワＶＦ2 とからなっている。
【００１３】
一対の入力端子Ｔ1 、Ｔ2 間に浮動アクティブインダクタを形成する場合、２つの構成例があって、その第１構成例は、第１及び第３インピーダンス素子Ｚ1 、Ｚ3 として同一キャパシタンス値Ｃ0 のキャパシタ素子を、第２及び第４インピーダンス素子Ｚ2 、Ｚ4 として同一抵抗値Ｒ0 の抵抗素子をそれぞれ選ぶものであり、その第２構成例は、第１及び第３インピーダンス素子Ｚ1 、Ｚ3 として同一抵抗値Ｒ0 の抵抗素子を、第２及び第４インピーダンス素子Ｚ2 、Ｚ4 として同一インダクタンス値Ｌ0 のインダクタ素子をそれぞれ選ぶものであって、これらのいずれかの構成例にした場合、一対の入力端子Ｔ1 、Ｔ2 間に交流電圧が印加されたとき、ブリッジ回路Ｂの頂点ｂに得られた９０°進相信号が第１電圧フォロワＶＦ1 及び低抵抗ｒ1 を通して第１入力端子Ｔ1 に流れ込み、見掛け上第１入力端子Ｔ1 から９０°遅相電流が流出するのと等価になり、また、ブリッジ回路Ｂのｂ頂点ｂに得られた９０°遅相信号が第２電圧フォロワＶＦ2 及び低抵抗ｒ2 を通して入力端子Ｔ2 に流入し、信号周波数がブリッジ回路Ｂの頂点ｂ、ｄにおいてそれぞれ９０°進相、９０°遅相を達成できる周波数範囲であれば、一対の入力端子Ｔ1 、Ｔ2 間に浮動アクティブインダクタが形成される。
【００１４】
一方、一対の入力端子Ｔ1 、Ｔ2 間に浮動アクティブキャパシタを形成する場合、同じように２つの構成例があって、その第１の構成例は、第１及び第３インピーダンス素子Ｚ1 、Ｚ3 として同一抵抗値Ｒ0 の抵抗素子を、第２及び第４インピーダンス素子Ｚ2 、Ｚ4 として同一キャパシタンス値Ｃ0 のキャパシタ素子をそれぞれ選ぶものであり、その第２の構成例は、第１及び第３インピーダンス素子Ｚ1 、Ｚ3 として同一インダクタンス値Ｌ0 のインダクタ素子を、第２及び第４インピーダンス素子Ｚ2 、Ｚ4 として同一抵抗値Ｒ0 の抵抗素子をそれぞれ選ぶものであって、これらのいずれかの構成にした場合、一対の入力端子Ｔ1 、Ｔ2 間に交流電圧が印加されたとき、ブリッジ回路Ｂのｂ頂点ｂに得られた９０°遅相信号が第１電圧フォロワＶＦ1 及び低抵抗ｒ1 を通して第１入力端子Ｔ1 に流れ込み、見掛け上第１入力端子Ｔ1 から９０°進相電流が流出するのと等価になり、また、ブリッジ回路Ｂの頂点ｄに得られた９０°進相信号が第２電圧フォロワＶＦ2 及び低抵抗ｒ2 を通して入力端子Ｔ2 に流入し、信号周波数がブリッジ回路Ｂの頂点ｂ、ｄにおいてそれぞれ９０°遅相、９０°進相を達成できる周波数範囲であれば、一対の入力端子Ｔ1 、Ｔ2 間に浮動アクティブキャパシタが形成される。
【特許文献１】特願２００６−３０１４３３号
【発明の開示】
【発明が解決しようとする課題】
【００１５】
特願２００６−３０１４３３号に係る浮動アクティブリアクタは、図７に図示するような構成を有するもので、入力端子Ｔ1 、Ｔ2 間に浮動アクティブインダクタを形成する場合、頂点ｂに得られる移相信号を電圧フォロワＶＦ1 と低抵抗ｒ1 を通して入力端子Ｔ1 に帰還すれば、等価的に入力端子Ｔ1 に遅相電流を流入させることになり、入力端子Ｔ2 については、頂点ｄに得られる移相信号を電圧フォロワＶＦ2 と低抵抗ｒ2 を通して入力端子Ｔ2 に帰還すれば、入力端子Ｔ2 から遅相電流が流出することになるから、入力端子Ｔ1 、Ｔ2 間に浮動アクティブインダクタが形成される。一方、浮動アクティブキャパシタを形成する場合、頂点ｄ、ｂに得られる移相信号が浮動アクティブインダクタを形成する場合における同移相信号と逆相状態になればよいもので、頂点ｂに得られる移相信号を電圧フォロワＶＦ1 と低抵抗ｒ1 を通して入力端子Ｔ1 に帰還すれば、等価的に入力端子Ｔ1 に進相電流を流入させることになり、入力端子Ｔ2 については、頂点ｄに得られる移相信号を電圧フォロワＶＦ2 と低抵抗ｒ2 を通して入力端子Ｔ2 に帰還すれば、入力端子Ｔ2 から進相電流が流出することになるから、入力端子Ｔ1 、Ｔ2 間に浮動アクティブキャパシタが形成される。
【００１６】
このように、特願２００６−３０１４３３号に係る浮動アクティブリアクタは、既知のＧＩＣを使用する手段のように、４つのオペアンプや比較的多くのインピーダンス素子が必要になるのに対して、２つのオペアンプと１つまたは２つのインダクタ素子またはキャパシタ素子ろ若干量の抵抗素子を用いるだけであるので、浮動アクティブリアクタの内部回路構成を大幅に簡素化することが可能になるものである。
【００１７】
本発明は、このような技術的背景に鑑みてなされたもので、その目的は、既知の浮動アクティブリアクタと比べて用いられるオペアンプの数が少なく、かつ、前記提案による特許出願と異なった内部回路構成を大幅に簡素化した浮動アクティブリアクタを提供することにある。
【課題を解決するための手段】
【００１８】
前記目的を達成させるために、本発明による浮動アクティブリアクタは、第１入力端子及び第２入力端子と、第１入力端子及び第２入力端子間に接続された第１乃至第４インピーダンス素子の直列回路と、第１及び第２電圧フォロワと、第１及び第２電圧フォロワの出力端にそれぞれ直列接続された低抵抗値の抵抗素子とにより構成され、直列回路は、その両側に配置された第１及び第４インピーダンス素子と中間に配置された第２及び第３インピーダンス素子とのいずれか一方が等しい抵抗値の抵抗素子とするとともに、他方が同種の素子で等しいリアクタンス値のリアクタ素子とし、第１電圧フォロワは、入力端が直列回路の第１及び第２インピーダンス素子の接続点に、出力端が低抵抗値の抵抗素子を通して前記第１入力端子に接続され、第２電圧フォロワは、入力端が直列回路の第３及び第４インピーダンス素子の接続点に、出力端が低抵抗値の抵抗素子を通して第２入力端子に接続され、第１入力端子及び第２入力端子間に信号電圧が供給されたとき、第１入力端子及び第２入力端子間に浮動アクティブリアクタが形成される主たる構成手段を備える。
【００１９】
前記主たる構成手段における直列回路は、第１及び第２インピーダンス素子の接続点が進相信号出力端を形成し、第３及び第４インピーダンス素子の接続点が遅相信号出力端を形成するように第１乃至第４インピーダンス素子の種別及びインピーダンス値を設定しているもので、第１入力端子及び第２入力端子間に信号電圧が供給されたとき、第１入力端子に遅相信号電流を流入させ、第２入力端子から遅相信号電流を流出させることにより、第１入力端子及び第２入力端子間に浮動アクティブインダクタが得られる第１の構成手段を備える。
【００２０】
この場合、前記第１の構成手段において、直列回路の進相信号出力端と第１入力端子との間に接続される第１インピーダンス素子及び遅相信号出力端と第２入力端子との間に接続される第４インピーダンス素子はそれぞれ容量値Ｃ0 のキャパシタ素子が用いられ、直列回路の進相信号出力端と遅相信号出力端との間に直列接続される第２及び第３インピーダンス素子はそれぞれ抵抗値Ｒ0 の抵抗素子が用いられる一つの構成を具備するものである。
【００２１】
また、前記第１の構成手段において、直列回路の進相信号出力端と第１入力端子との間に接続される第１インピーダンス素子及び遅相信号出力端と第２入力端子との間に接続される第４インピーダンス素子はそれぞれ抵抗値Ｒ0 の抵抗素子が用いられ、直列回路の進相信号出力端と遅相信号出力端との間に直列接続される第２及び第３インピーダンス素子はそれぞれインダクタンス値Ｌ0 のインダクタ素子が用いられる他の構成を具備するものである。
【００２２】
一方、前記主たる構成手段における直列回路は、第１及び第２インピーダンス素子の接続点が遅相信号出力端を形成し、第３及び第４インピーダンス素子の接続点が進相信号出力端を形成するように第１乃至第４インピーダンス素子の種別及びインピーダンス値を設定しているもので、第１入力端子及び第２入力端子間に信号電圧が供給されたとき、第１入力端子に進相信号電流を流入させ、第２入力端子から進相信号電流を流出させることにより、第１入力端子及び第２入力端子間に浮動アクティブキャパシタが得られる第２の構成手段を備える。
【００２３】
この場合、前記第２の構成手段において、直列回路の遅相信号出力端と第１入力端子との間に接続される第１インピーダンス素子及び進相信号出力端と第２入力端子との間に接続される第４インピーダンス素子はそれぞれ抵抗値Ｒ0 の抵抗素子が用いられ、直列回路の進相信号出力端と遅相信号出力端との間に直列接続される第２及び第３インピーダンス素子それぞれて容量値Ｃ0 のキャパシタ素子が用いられる一つの構成を具備するものである。
【００２４】
また、前記第２の構成手段において、直列回路の遅相信号出力端と第１入力端子との間に接続される第１インピーダンス素子及び進相信号出力端と第２入力端子との間に接続される第４インピーダンス素子はそれぞれインダクタンス値Ｌ0 のインダクタ素子が用いられ、直列回路の進相信号出力端と遅相信号出力端との間に直列接続される第２及び第３インピーダンス素子はそれぞれ抵抗値Ｒ0 の抵抗素子が用いられる一つの構成を具備するものである。
【発明の効果】
【００２５】
以上、詳細に述べたように、本発明による浮動アクティブリアクタによれば、使用する回路素子が直列回路を構成する４つ（場合によっては３つ）のインピーダンス素子と２つのオペアンプと２つの低抵抗素子だけで済むので、本件出願人が先に出願した前述の浮動アクティブリアクタに拮抗する程度まで、使用する回路素子の数の低減することができ、それにより大幅に簡素化した回路構成を備えた浮動アクティブリアクタを得ることができるという効果がある。
【００２６】
また、この浮動アクティブリアクタによれば、直列回路を構成するインピーダンス素子の値、例えば、抵抗素子の抵抗値を変化させれば、浮動アクティブリアクタのリアクタンス値の調整を容易に行うことができる連続可変浮動アクティブリアクタを得ることができるという効果もある。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施の形態を図面を参照して説明する。
【００２８】
図１は、本発明による浮動アクティブリアクタの第１の実施の形態を示す基本的回路構成例である。
【００２９】
図１に示されるように、この浮動アクティブリアクタは、第１入力端子１と、第２入力端子２と、第１乃至第４インピーダンス素子３（１）乃至３（４）（Ｚ1 乃至Ｚ4 ）とで構成される直列回路３と、第１電圧フォロワ（ＶＦ1 ）４と、第２電圧フォロワ（ＶＦ2 ）５と、低抵抗値ｒの第１抵抗６と、低抵抗値ｒの第２抵抗７とからなっている。そして、この浮動アクティブリアクタ（ここで、この浮動アクティブリアクタを本件浮動リアクタという）と、図６に図示した先に出願した浮動アクティブリアクタ（ここで、この浮動アクティブリアクタを先の浮動リアクタという）とを比べると、本件浮動リアクタは、先の浮動リアクタのブリッジ回路を図６の対向する頂点ａ、ｃを結ぶ中心線によって左右の回路に切り離し、切り離した右の回路の頂点ｃの部分に切り離した左の回路の頂点ａの部分を接続して直列回路を構成したもので、先の浮動リアクタにおける奇対象構成を、本件浮動リアクタのような偶対象構成に変更したものである。
【００３０】
本件浮動リアクタにおける直列回路３は、直列回路３の一端ａが第１入力端子１に、直列回路３の他端ｄが第２入力端子２にそれぞれ接続され、一端ａと第１移相信号出力端ｂとの間に第１インピーダンス素子３（１）が、第１移相信号出力端ｂと第２移相信号出力端ｃとの間に直列接続された第２インピーダンス素子３（２）及び第３インピーダンス素子３（３）が、第２移相信号出力端ｃと他端ｄとの間に第４インピーダンス素子３（４）がそれぞれ接続された構成になっている。第１電圧フォロワ４は、反転入力（−）と出力とが直接接続されたオペアンプ４（１）により構成され、第２電圧フォロワ５は、反転入力（−）と出力とが直接接続されたオペアンプ５（１）により構成されている。そして、第１電圧フォロワ４は、入力端が直列回路３の第１移相信号出力端ｂに接続され、出力端が第１抵抗６を通して第１入力端子１に接続される。第２電圧フォロワ４は、入力端が直列回路３の第２移相信号出力端ｃに接続され、出力端が第２抵抗７を通して第２入力端子２に接続される。
【００３１】
この場合、直列回路３に用いる第１インピーダンス素子３（１）と第４インピーダンス素子３（４）は、同じ種類の素子で、かつ、同一のインピーダンス値を有する素子が選ばれ、第２インピーダンス素子３（２）と第３インピーダンス素子３（３）は、同じ種類の素子で、かつ、同一のインピーダンス値を有する素子が選ばれる。具体的には、第１インピーダンス素子３（１）と第４インピーダンス素子３（４）として抵抗素子を選び、第２インピーダンス素子３（２）と第３インピーダンス素子３（３）としてインダクタンスまたはキャパシタのいずれかを選んだ場合と、第２インピーダンス素子３（２）と第３インピーダンス素子３（３）として抵抗素子を選び、第１インピーダンス素子３（１）と第４インピーダンス素子３（４）としてインダクタンスまたはキャパシタのいずれかを選んだ場合とがある。
【００３２】
このような２つの場合のいずれかを選択し、第１入力端子１（一端ａ）と第２入力端子２（他端ｄ）間に信号電圧を供給したとき、この信号周波数に対して第１移相信号出力端ｂと第２移相信号出力端ｃの一方から９０°進相信号、他方から９０°遅相信号がそれぞれ出力されるように、第１インピーダンス素子乃至第４インピーダンス素子３（１）の各インピーダンス値を選択設定すれば、第１移相信号出力端ｂと第２移相信号出力端ｃは、その一方から９０°進相信号が出力され、他方から９０°遅相信号が出力される。
【００３３】
この実施の形態による浮動アクティブリアクタは、次のように動作する。
【００３４】
第１入力端子１及び第２端子入力端子２を通して直列回路３の一端ａ、他端ｄ間に信号電圧が加わると、第１乃至第４インピーダンス素子３（１）乃至３（４）の種別に応じて、直列回路３の第１移相信号出力端ｂ、第２移相信号出力端ｃ点のいずれか一方に９０°進相信号が、いずれか他方に９０°遅相信号が形成される。この場合、例えば、第１移相信号出力端ｂに９０°進相信号が形成され、第２移相信号出力端ｃに９０°遅相信号が形成されると、９０°進相信号は第１電圧フォロワ４を通して単位利得で同相増幅され、増幅された９０°進相信号は低抵抗値ｒの第１抵抗６を通して９０°進相電流ｉとして第１入力端子１に流入するが、第１入力端子１に９０°進相電流ｉが流入することは第１入力端子１から９０°遅相電流ｉが流出するのと等価である。これに対して、第２移相信号出力端ｃに形成された９０°遅相信号は第２電圧フォロワ５を通して単位利得で同相増幅され、増幅された９０°遅相信号は低抵抗値ｒの第２抵抗７を通して９０°遅相電流ｉとして第２入力端子２に流入する。
【００３５】
このように、第１入力端子１から９０°遅相電流ｉが流出し、第２入力端子２に９０°遅相電流ｉが流入することにより、第１入力端子１及び第２端子入力端子２から内部を見れば、浮動アクティブインダクタが形成されることになる。
【００３６】
一方、第１移相信号出力端ｂに９０°遅相信号が形成され、第２移相信号出力端ｃに９０°進相信号が形成されると、第１移相信号出力端ｂに形成された９０°進相信号は第１電圧フォロワ４を通して単位利得で同相増幅され、増幅された９０°進相信号は低抵抗値ｒの第１抵抗６を通して９０°進相電流ｉとして第１入力端子１に流入する。これに対して、第２移相信号出力端ｃに形成された９０°遅相信号は第２電圧フォロワ５を通して単位利得で同相増幅され、増幅された９０°遅相信号は低抵抗値ｒの第２抵抗７を通して９０°遅相電流ｉとして第２入力端子２に流入するが、第２入力端子２に９０°遅相電流ｉが流入することは第２入力端子１から９０°遅相電流ｉが流出するのと等価である。
【００３７】
このように、第１入力端子１から９０°進相電流ｉが流出し、第２入力端子２に９０°進相電流ｉが流入することにより、第１入力端子１及び第２端子入力端子２から内部を見れば、浮動アクティブキャパシタが形成されることになる。
【００３８】
次に、図２は、本発明による浮動アクティブリアクタの第２の実施の形態を示す基本的回路構成例であって、図１に図示の浮動アクティブリアクタにおける第２インピーダンス素子３（２）と第３インピーダンス素子３（３）とを総合して一つの第５インピーダンス素子３（５）によって構成したものである。
【００３９】
図２に示されるように、第２の実施の形態による浮動アクティブリアクタは、第１入力端子１と、第２入力端子２と、第１、第５、第４インピーダンス３（１）、３（５）、３（４）（Ｚ1 、Ｚ2 ＋Ｚ3 、Ｚ4 ）がそれぞれ直列接続された直列回路３’と、第１電圧フォロワ４（ＶＦ１）と、第２電圧フォロワ（ＶＦ２）５と、低抵抗値ｒの第１抵抗６と、低抵抗値ｒの第２抵抗７とからなっている。
【００４０】
この場合、第１電圧フォロワ４及び第２電圧フォロワ５の構成、第１電圧フォロワ４の出力と第１抵抗６との接続関係及び第２電圧フォロワ５の出力と第２抵抗７との接続関係、第１電圧フォロワ４の入力端と第１移相信号出力端ｂとの接続関係、第２電圧フォロワ５の入力端と第２移相信号出力端ｃとの接続関係、第１抵抗６と第１入力端子１との接続関係、第２抵抗７と第２入力端子２との接続関係は、いずれも、前述の第１の実施の形態による浮動アクティブリアクタにおける対応する構成及び対応する接続関係と同じであって、実質的に第１の実施の形態による浮動アクティブリアクタの構成と同じである。
【００４１】
そして、この第２の実施の形態による浮動アクティブリアクタの動作は、その構成が実質的に第２の実施の形態による浮動アクティブリアクタの構成と同じであるので、既に述べた第１の実施の形態による浮動アクティブリアクタの動作と同じである。このため、第２の実施の形態による浮動アクティブリアクタの動作については、これ以上の説明を省略する。
【００４２】
次いで、図３乃至図６は、第２の実施の形態による浮動アクティブリアクタの具体的構成例を示すもので、選択されるインピーダンス素子の種類に応じて４つの構成例を得ることができる。
【００４３】
なお、図３乃至図６において、図２に図示された構成要素と同じ構成要素については同じ符号を付けている。
【００４４】
まず、図３は、第２の実施の形態における第１番目の構成例を示す回路構成図であって、浮動アクティブインダクタの一つの構成例に係るものである。
【００４５】
この第１番目の構成例における直列回路３’は、第１インピーダンス素子３（１）と第４インピーダンス素子３（４）としてキャパシタンス値Ｃ0 のキャパシタが接続され、第５インピーダンス素子３（５）として抵抗値２Ｒ0 （Ｒ0 ＋Ｒ0 ）の抵抗が接続されている例であり、直列回路３’以外の回路構成は図２に図示した構成手段と同じである。
【００４６】
この第１番目の構成例においては、第１入力端子１と第２入力端子２との間に信号電圧が供給されると、直列回路３’の第１移相信号出力端ｂに信号電圧に対する９０°進相信号が形成され、直列回路３’の第２移相信号出力端ｃに信号電圧に対する９０°遅相信号が形成され、それにより前述のように第１入力端子１と第２入力端子２との間に浮動アクティブインダクタが形成されるようになる。
【００４７】
次に、図４は、第２の実施の形態における第２番目の構成例を示す回路構成図であって、浮動アクティブインダクタの他の構成例に係るものである。
【００４８】
この第２番目の構成例における直列回路３’は、第１インピーダンス素子３（１）と第４インピーダンス素子３（４）として抵抗値Ｒ0 の抵抗が接続され、第５インピーダンス素子３（５）としてインダクタンス値２Ｌ0 （Ｌ0 ＋Ｌ0 ）のインダクタが接続されている例であり、直列回路３’以外の回路構成は図２に図示した構成手段と同じである。
【００４９】
この第２番目の構成例においては、第１入力端子１と第２入力端子２との間に信号電圧が供給されると、直列回路３’の第１移相信号出力端ｂに信号電圧に対する９０°進相信号が形成され、直列回路３’の第２移相信号出力端ｃに信号電圧に対する９０°遅相信号が形成され、それにより前述のように第１入力端子１と第２入力端子２との間に浮動アクティブインダクタが形成されるようになる。
【００５０】
次いで、図５は、第２の実施の形態における第３番目の構成例に係る回路構成図であって、浮動アクティブキャパシタの一つの構成例に係るものである。
【００５１】
この第３番目の構成例における直列回路３’は、第１インピーダンス素子３（１）と第４インピーダンス素子３（４）として抵抗値Ｒ0 の抵抗が接続され、第５インピーダンス素子３（５）としてキャパシタンス値（Ｃ0 ／２）のキャパシタが接続されている例であり、直列回路３’以外の回路構成は図２に図示した構成手段と同じである。
【００５２】
この第３番目の構成例においては、第１入力端子１と第２入力端子２との間に信号電圧が供給されると、直列回路３’の第１移相信号出力端ｂに信号電圧に対する９０°遅相信号が形成され、直列回路３’の第２移相信号出力端ｃに信号電圧に対する９０°進相信号が形成され、それにより前述のように第１入力端子１と第２入力端子２との間に浮動アクティブキャパシタが形成されるようになる。
【００５３】
続く、図６は、第２の実施の形態における第４番目の構成例に係る回路構成図であって、浮動アクティブキャパシタの他の構成例に係るものである。
【００５４】
この第４番目の構成例における直列回路３’は、第１インピーダンス素子３（１）と第４インピーダンス素子３（４）としてインダクタンス値Ｌ0 のインダクタが接続され、第５インピーダンス素子３（５）として抵抗値２Ｒ0 （Ｒ0 ＋Ｒ0 ）の抵抗が接続されている例であり、直列回路３’以外の回路構成は図２に図示した構成手段と同じである。
【００５５】
この第４番目の構成例においては、第１入力端子１と第２入力端子２との間に信号電圧が供給されると、直列回路３’の第１移相信号出力端ｂに信号電圧に対する９０°遅相信号が形成され、直列回路３’の第２移相信号出力端ｃに信号電圧に対する９０°進相信号が形成され、それにより前述のように第１入力端子１と第２入力端子２との間に浮動アクティブキャパシタが形成されるようになる。
【００５６】
ここで、前記各構成例に係る浮動アクティブリアクタにおいて、第１入力端子１と第２入力端子２間に浮動アクティブリアクタが形成される動作経緯を、使用するインピーダンス素子のインピーダンス値を含んだ数式を用いて説明する。
【００５７】
図３に図示された第１番目の構成例においては、第１入力端子１と抵抗値２Ｒ0 の第５インピーダンス素子３（５）の中点（電圧基準点）間に加わる入力信号電圧をｅ1 、第１移相信号出力端ｂと第５インピーダンス素子３（５）の中点（電圧基準点）間に発生する信号電圧をｅ0 とし、α＝１／（Ｃ0 ・Ｒ0 ）、ｓをラプラス変換子とすると、
【数１】
2008148047.tif 000003
【００５８】
で表される。
【００５９】
このとき、低抵抗値の第１抵抗６の抵抗値ｒを、ｒ≪Ｒ0 ＋｛１／（ｓ・Ｃ0 ）｝の関係を有するように選べば、第１入力端子１に流れる信号電流ｉは、
【数２】
2008148047.tif 000004
【００６０】
となる。
【００６１】
以上の関係式（１）、（２）から第１入力端子１と第５インピーダンス素子３（５）の中点（電圧基準点）間のインピーダンスＺin／２を、Ｚin／２＝ｅ1 ／ｉからを求めることができるもので、さらに、第１入力端子１と第２入力端子２間のインピーダンスＺinは、前記インピーダンスＺin／２の２倍のＺinであるから、
【数３】
2008148047.tif 000005
【００６２】
が得られ、この（３）式から第１入力端子１と第２入力端子２間に形成されるインピーダンスＺinは、インダクタンス値Ｌinと内部抵抗Ｒinとして、それぞれ、Ｌin＝２Ｃ0 ・Ｒ0 、及び、Ｒin＝２ｒになり、インダクタンス値Ｌinを有する浮動アクティブインダクタを形成できる。
【００６３】
次に、図４に図示された第２番目の構成例においては、第１番目の構成例と同様の解析手段によって、第１入力端子１と第２入力端子２間のインピーダンスＺinを求めると、
【数４】
2008148047.tif 000006
【００６４】
が得られ、この（４）式から第１入力端子１と第２入力端子２間のインピーダンスＺinは、インダクタンス値Ｌinと内部抵抗Ｒinとして、それぞれ、Ｌin＝（２Ｌ0 ・ｒ ）／Ｒ0 、及び、Ｒin＝２ｒになり、インダクタンス値Ｌinを有する浮動アクティブインダクタを形成できる。
【００６５】
次いで、図５に図示された第３番目の構成例においては、第１番目の構成例と同様の解析手段によって、第１入力端子１と第２入力端子２間のインピーダンスＺinを求めると、
【数５】
2008148047.tif 000007
【００６６】
が得られ、この（５）式から第１入力端子１と第２入力端子２間に形成されるインピーダンスＺinは、キャパシタンス値Ｃinと内部抵抗Ｒinとして、それぞれ、Ｃin＝２ｒ／（Ｃ0 ・Ｒ0 ）、及び、Ｒin＝２ｒになり、キャパシタンス値Ｃinを有する浮動アクティブキャパシタを形成できる。
【００６７】
続いて、図６に図示された第４番目の構成例においては、第１番目の構成例と同様の解析手段によって、第１入力端子１と第２入力端子２間のインピーダンスＺinを求めると、
【数６】
2008148047.tif 000008
【００６８】
が得られ、この（６）式から第１入力端子１と第２入力端子２間に形成されるインピーダンスＺinは、キャパシタンス値Ｃinと内部抵抗Ｒinとして、それぞれ、Ｃin＝（２ｒ・Ｒ0 ）／Ｌ0 、及び、Ｒin＝２ｒになり、キャパシタンス値Ｃinを有する浮動アクティブキャパシタを形成できる。
【００６９】
前記各構成例において、形成されたインダクタンス値またはキャパシタンス値を可変したい場合は、直列回路３を構成している第１乃至第４インピーダンス素子３（１）乃至３（４）における同種のインピーダンス素子のインピーダンス値、好ましくは２つの抵抗素子の抵抗値Ｒ0 をそれぞれ適宜変更させるか、または、第１、第４、第５インピーダンス素子３（１）、３（４）、３（５）における同種のインピーダンス素子のインピーダンス値、好ましくは抵抗素子の抵抗値Ｒ0 をそれぞれ適宜変更させれば、浮動アクティブリアクタのリアクタンス値を可変させることができるもので、簡単な調整手段を用いることにより浮動アクティブ可変リアクタを得ることができる。
【図面の簡単な説明】
【００７０】
【図１】本発明による浮動アクティブリアクタの第１の実施の形態を示す基本的回路構成例である。
【図２】本発明による浮動アクティブリアクタの第２の実施の形態を示す基本的回路構成例である。
【図３】図２に図示された浮動アクティブリアクタにおける第１番目の構成例を示す回路構成図であって、浮動アクティブインダクタの一つの構成例に係るものである。
【図４】図２に図示された浮動アクティブリアクタにおける第２番目の構成例を示す回路構成図であって、浮動アクティブインダクタの他の構成例に係るものである。
【図５】図２に図示された浮動アクティブリアクタにおける第３番目の構成例を示す回路構成図であって、浮動アクティブキャパシタの一つの構成例に係るものである。
【図６】図２に図示された浮動アクティブリアクタにおける第４番目の構成例を示す回路構成図であって、浮動アクティブキャパシタの他の構成例に係るものである。
【図７】先に出願した特願２００６−３０１４３３号に係る浮動アクティブリアクタの構成を示す回路構成図である。
【符号の説明】
【００７１】
１  第１入力端子
２  第２入力端子
３、３’  直列回路
３（１）  第１インピーダンス素子（Ｚ1 ）
３（２）  第２インピーダンス素子（Ｚ2 ）
３（３）  第３インピーダンス素子（Ｚ3 ）
３（４）  第４インピーダンス素子（Ｚ4 ）
３（５）  第５インピーダンス素子（Ｚ2 ＋Ｚ3 ）
４  第１電圧フォロワ（ＶＦ1 ）
５  第２電圧フォロワ（ＶＦ2 ）
６  低抵抗値の第１抵抗（ｒ）
７  低抵抗値の第２抵抗（ｒ）
【図１】
2008148047.tif 000009
【図２】
2008148047.tif 000010
【図３】
2008148047.tif 000011
【図４】
2008148047.tif 000012
【図５】
2008148047.tif 000013
【図６】
2008148047.tif 000014
【図７】
2008148047.tif 000015