(57)【要約】【課題】広帯域で高周波特性に優れ、かつ静電サージ等の高電圧信号が流れ込んだ場合の耐破壊性に優れた、安価な高周波スイッチ回路を提供する。【解決手段】ＦＥＴ１１〜１８及びＦＥＴ２１〜２８を駆動する制御端子Ｖ１１及びＶ１２に負バイアス電圧及び０Ｖ以上かつショットキー順方向電圧以下の正バイアス電圧のいずれかを用いて、第１の入出力端子Ｐ１１から第２の入出力端子Ｐ１２へ伝達される経路、及び第１の入出力端子Ｐ１１から第３の入出力端子Ｐ１３へ伝達される経路の、ＯＮ／ＯＦＦを切り替える。これにより、ＤＣカット用のコンデンサが不要となる。【選択図】図４
2008011503.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号の流れを制御する高周波スイッチ回路であって、
高周波信号を入出力する２つの入出力端子の間に、直列接続で挿入される少なくとも１つのトランジスタと、
前記少なくとも１つのトランジスタの各ソース及びドレインを、所定の抵抗値を介して接地させる複数の抵抗と、
前記少なくとも１つのトランジスタの各ゲートに、所定の抵抗値を介して制御電圧を印加させる複数のゲート抵抗とを備え、
前記制御電圧に、負バイアス電圧及び０Ｖ以上かつショットキー順方向電圧以下の正バイアス電圧のいずれかを印加して、高周波信号の流れをオンとオフとに切り替える、高周波スイッチ回路。
【請求項２】
高周波信号の流れを制御する高周波スイッチ回路であって、
高周波信号を入出力する入出力端子と接地端子との間に、直列接続で挿入される少なくとも１つのトランジスタと、
前記少なくとも１つのトランジスタの各ソース及びドレインを、所定の抵抗値を介して接地させる複数の抵抗と、
前記少なくとも１つのトランジスタの各ゲートに、所定の抵抗値を介して制御電圧を印加させる複数のゲート抵抗とを備え、
前記制御電圧に、負バイアス電圧及び０Ｖ以上かつショットキー順方向電圧以下の正バイアス電圧のいずれかを印加して、高周波信号の流れをオンとオフとに切り替える、高周波スイッチ回路。
【請求項３】
高周波信号の流れを制御する高周波スイッチ回路であって、
高周波信号を入出力する１つの共通入出力端子と第１〜第ｎの入出力端子との間に、それぞれ少なくとも１つが直列接続された複数のトランスファートランジスタと、
前記第１〜第ｎの入出力端子と接地端子との間に、それぞれ少なくとも１つが直列接続で挿入される複数のシャントトランジスタと、
前記複数のトランスファートランジスタ及び前記複数のシャントトランジスタの各ソース及びドレインを、所定の抵抗値を介して接地させる複数の抵抗と、
前記複数のトランスファートランジスタ及び前記複数のシャントトランジスタの各ゲートに、所定の抵抗値を介して異なる複数の制御電圧を印加させる複数のゲート抵抗とを備え、
前記異なる複数の制御電圧に、負バイアス電圧及び０Ｖ以上かつショットキー順方向電圧以下の正バイアス電圧のいずれかを印加して、各経路における高周波信号の流れをオンとオフとに切り替える、高周波スイッチ回路。
【請求項４】
請求項１に記載の高周波スイッチ回路と、
外部印加される基準電圧のレベル昇圧機能を含んだ、前記負バイアス電圧を発生させる負バイアス発生回路とを備える、高周波スイッチ装置。
【請求項５】
請求項２に記載の高周波スイッチ回路と、
外部印加される基準電圧のレベル昇圧機能を含んだ、前記負バイアス電圧を発生させる負バイアス発生回路とを備える、高周波スイッチ装置。
【請求項６】
請求項３に記載の高周波スイッチ回路と、
外部印加される基準電圧のレベル昇圧機能を含んだ、前記負バイアス電圧を発生させる負バイアス発生回路とを備える、高周波スイッチ装置。
【請求項７】
接続状態が直流回路となる経路によって、前記レベル昇圧機能のオン状態とオフ状態とを切り替え可能であることを特徴とする、請求項４に記載の高周波スイッチ装置。
【請求項８】
接続状態が直流回路となる経路によって、前記レベル昇圧機能のオン状態とオフ状態とを切り替え可能であることを特徴とする、請求項５に記載の高周波スイッチ装置。
【請求項９】
接続状態が直流回路となる経路によって、前記レベル昇圧機能のオン状態とオフ状態とを切り替え可能であることを特徴とする、請求項６に記載の高周波スイッチ装置。
【請求項１０】
接続状態が直流回路となる経路によって、前記基準電圧の昇圧レベルを切り替え可能であることを特徴とする、請求項４に記載の高周波スイッチ装置。
【請求項１１】
接続状態が直流回路となる経路によって、前記基準電圧の昇圧レベルを切り替え可能であることを特徴とする、請求項５に記載の高周波スイッチ装置。
【請求項１２】
接続状態が直流回路となる経路によって、前記基準電圧の昇圧レベルを切り替え可能であることを特徴とする、請求項６に記載の高周波スイッチ装置。
【請求項１３】
各トランジスタのゲートへ印加する前記制御電圧の昇圧レベルを切り替え可能であることを特徴とする、請求項４に記載の高周波スイッチ装置。
【請求項１４】
各トランジスタのゲートへ印加する前記制御電圧の昇圧レベルを切り替え可能であることを特徴とする、請求項５に記載の高周波スイッチ装置。
【請求項１５】
各トランジスタのゲートへ印加する前記制御電圧の昇圧レベルを切り替え可能であることを特徴とする、請求項６に記載の高周波スイッチ装置。
【請求項１６】
半導体基板上に集積化されていることを特徴とする、請求項４に記載の高周波スイッチ装置。
【請求項１７】
半導体基板上に集積化されていることを特徴とする、請求項５に記載の高周波スイッチ装置。
【請求項１８】
半導体基板上に集積化されていることを特徴とする、請求項６に記載の高周波スイッチ装置。
【請求項１９】
前記トランジスタが、金属−半導体接触電界効果トランジスタで形成されていることを特徴とする、請求項１６に記載の高周波スイッチ装置。
【請求項２０】
前記トランジスタが、金属−半導体接触電界効果トランジスタで形成されていることを特徴とする、請求項１７に記載の高周波スイッチ装置。
【請求項２１】
前記トランジスタが、金属−半導体接触電界効果トランジスタで形成されていることを特徴とする、請求項１８に記載の高周波スイッチ装置。
【請求項２２】
前記トランジスタが、金属−絶縁物―半導体構造電界効果トランジスタで形成されていることを特徴とする、請求項１６に記載の高周波スイッチ装置。
【請求項２３】
前記トランジスタが、金属−絶縁物―半導体構造電界効果トランジスタで形成されていることを特徴とする、請求項１７に記載の高周波スイッチ装置。
【請求項２４】
前記トランジスタが、金属−絶縁物―半導体構造電界効果トランジスタで形成されていることを特徴とする、請求項１８に記載の高周波スイッチ装置。
【請求項２５】
前記トランジスタが形成された半導体チップと前記負バイアス発生回路とが、同一のパッケージに内蔵されていることを特徴とする、請求項４に記載の高周波スイッチ装置。
【請求項２６】
前記トランジスタが形成された半導体チップと前記負バイアス発生回路とが、同一のパッケージに内蔵されていることを特徴とする、請求項５に記載の高周波スイッチ装置。
【請求項２７】
前記トランジスタが形成された半導体チップと前記負バイアス発生回路とが、同一のパッケージに内蔵されていることを特徴とする、請求項６に記載の高周波スイッチ装置。
【請求項２８】
前記トランジスタが形成された半導体チップと前記負バイアス発生回路とが、同一の半導体基板上に形成されていることを特徴とする、請求項４に記載の高周波スイッチ装置。
【請求項２９】
前記トランジスタが形成された半導体チップと前記負バイアス発生回路とが、同一の半導体基板上に形成されていることを特徴とする、請求項５に記載の高周波スイッチ装置。
【請求項３０】
前記トランジスタが形成された半導体チップと前記負バイアス発生回路とが、同一の半導体基板上に形成されていることを特徴とする、請求項６に記載の高周波スイッチ装置。
【請求項３１】
積層基板に搭載されることを特徴とする、請求項４に記載の高周波スイッチ装置。
【請求項３２】
積層基板に搭載されることを特徴とする、請求項５に記載の高周波スイッチ装置。
【請求項３３】
積層基板に搭載されることを特徴とする、請求項６に記載の高周波スイッチ装置。
【請求項３４】
請求項４に記載の高周波スイッチ装置と、
前記負バイアス電圧の印加が必要な電力増幅器とを備える、送信モジュール装置。
【請求項３５】
請求項５に記載の高周波スイッチ装置と、
前記負バイアス電圧の印加が必要な電力増幅器とを備える、送信モジュール装置。
【請求項３６】
請求項６に記載の高周波スイッチ装置と、
前記負バイアス電圧の印加が必要な電力増幅器とを備える、送信モジュール装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、移動体通信機器等において複数の信号経路の切り替えを行う高周波スイッチ回路、及びこの高周波スイッチ回路と負バイアス発生装置とを組み合わせた高周波スイッチ装置及び送信モジュール装置に関する。
【背景技術】
【０００２】
近年、移動体通信機器の高性能化に伴い、端末装置に用いられる高周波装置の小型化及び高性能化が強く求められている。特に、アンテナ切り替えを行う高周波スイッチ装置には、低損失特性を達成することが要求されている。
【０００３】
図１４は、従来の高周波スイッチ装置の１つであるＳＰＤＴ（Single-Pole Double-Throw）スイッチ装置の等価回路の一例を示す図である（特許文献１を参照）。
図１４において、従来の高周波スイッチ回路１００は、ディプレッション型電界効果トランジスタ（Field Effect Transistor ）であるＦＥＴ１１〜ＦＥＴ１８及びＦＥＴ２１〜ＦＥＴ２８と、抵抗Ｒｇ１１〜Ｒｇ１８、Ｒｇ２１〜Ｒｇ２８、及びＲｓと、直流成分をカットするためのコンデンサＣ１１〜Ｃ１３、Ｃｇ１、及びＣｇ２とを備える。
【０００４】
ＦＥＴ１１〜ＦＥＴ１４は、直列に接続されて第１のＦＥＴ群を構成する。ＦＥＴ１５〜ＦＥＴ１８は、直列に接続されて第２のＦＥＴ群を構成する。第１のＦＥＴ群の一方端（ＦＥＴ１１側）は、コンデンサＣ１１を介して第１の入出力端子Ｐ１１に接続される。第１のＦＥＴ群の他方端（ＦＥＴ１４側）は、コンデンサＣ１２を介して第２の入出力端子Ｐ１２に接続されると共に、第２のＦＥＴ群の一方端（ＦＥＴ１５側）に接続される。第２のＦＥＴ群の他方端（ＦＥＴ１８側）は、コンデンサＣｇ１を介して接地される。ＦＥＴ１１〜ＦＥＴ１４のゲートは、抵抗Ｒｇ１１〜Ｒｇ１４を介して制御端子Ｖ１２にそれぞれ接続される。ＦＥＴ１５〜ＦＥＴ１８のゲートは、抵抗Ｒｇ１５〜Ｒｇ１８を介して制御端子Ｖ１１にそれぞれ接続される。
【０００５】
同様に、ＦＥＴ２１〜ＦＥＴ２４は、直列に接続されて第３のＦＥＴ群を構成する。ＦＥＴ２５〜ＦＥＴ２８は、直列に接続されて第４のＦＥＴ群を構成する。第３のＦＥＴ群の一方（ＦＥＴ２１側）は、コンデンサＣ１１を介して第１の入出力端子Ｐ１１に接続される。第３のＦＥＴ群の他方（ＦＥＴ２４側）は、コンデンサＣ１３を介して第３の入出力端子Ｐ１３に接続されると共に、第４のＦＥＴ群の一方（ＦＥＴ２５側）に接続される。第４のＦＥＴ群の他方（ＦＥＴ２８側）は、コンデンサＣｇ２を介して接地される。ＦＥＴ２１〜ＦＥＴ２４のゲートは、抵抗Ｒｇ２１〜Ｒｇ２４を介して制御端子Ｖ１１にそれぞれ接続される。ＦＥＴ２５〜ＦＥＴ２８のゲートは、抵抗Ｒｇ２５〜Ｒｇ２８を介して制御端子Ｖ１２にそれぞれ接続される。
【０００６】
さらに、第２のＦＥＴ群の他方と第４のＦＥＴ群の他方との接続点が、電圧固定端子Ｖｓに接続される。第１のＦＥＴ群の一方と第３のＦＥＴ群の一方との接続点が、抵抗Ｒｓを介して電圧固定端子Ｖｓに接続される。
【０００７】
この構成において、例えば、電圧固定端子Ｖｓ及び制御端子Ｖ１１に３Ｖを、制御端子Ｖ１２に０Ｖを、それぞれ印加した場合を考える。この場合、第１及び第４のＦＥＴ群を構成する各ＦＥＴのゲート−ソース間電位Ｖｇｓが０ＶとなってそれぞれＯＮ状態となり、第２及び第３のＦＥＴ群を構成する各ＦＥＴのゲート−ソース間電位Ｖｇｓが−３ＶとなってそれぞれＯＦＦ状態になる。これにより、第１の信号入出力端子Ｐ１１から第２の信号入出力端子Ｐ１２への経路をＯＮ状態に、第１の信号入力端子Ｐ１１から第３の信号入出力端子Ｐ１３への経路をＯＦＦ状態に制御することができる。
【特許文献１】特開平１１−１６３７０４号公報（第８頁、図８）
【特許文献２】特開２００３−２８３３６２号公報（第１０頁、図２）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記従来の高周波スイッチ回路１００による構成では、ＤＣカット用コンデンサ（Ｃ１１〜Ｃ１３、Ｃｇ１、及びＣｇ２）が必要となるため、そのＤＣカット用コンデンサの周波数特性の影響により、高周波特性を劣化させていた。また、ＤＣカット用コンデンサを高周波スイッチ回路の外付け部品として必要とする無線端末装置においては、高周波スイッチ回路の他にＤＣカット用コンデンサを実装するためのチップ面積が必要であった。さらに、従来の高周波スイッチ回路１００において、ＦＥＴと同一半導体チップ上にＤＣカット用コンデンサとしてＭＩＭキャパシタを形成した場合には、ＭＩＭキャパシタのＥＳＤ耐圧（静電耐圧）が低いため、無線端末装置のアンテナ端子からのサージ等の高電圧がかかることで素子が破壊され、市場不良の発生原因の一因となっている。また、製造工程での高周波スイッチ回路の外部端子にサージ等の高電圧がかかることで素子が破壊され、工程不良が発生する原因にもなっていた。
【０００９】
なお、特許文献２では、この問題を回避するため、積層基板を用いたアンテナスイッチモジュールにおいてはコンデンサを積層基板の内部に設けることを提案している。ところが、積層基板を用いない高周波スイッチ装置においては、サージ破壊を克服することが困難であった。
【００１０】
それ故に、本発明の目的は、広帯域で高周波特性に優れ、かつ静電サージ等の高電圧信号が流れ込んだ場合の耐破壊性に優れた、安価な高周波スイッチ回路、それを用いた高周波スイッチ装置及び送信モジュール装置を提供することである。
【課題を解決するための手段】
【００１１】
本発明は、高周波信号の流れを制御する高周波スイッチ回路に向けられている。そして、上記目的を達成するために、本発明の高周波スイッチ回路は、高周波信号を入出力する２つの入出力端子の間に直列接続で挿入されるか、又は高周波信号を入出力する入出力端子と接地端子との間に直列接続で挿入される少なくとも１つのトランジスタと、少なくとも１つのトランジスタの各ソース及びドレインを、所定の抵抗値を介して接地させる複数の抵抗と、少なくとも１つのトランジスタの各ゲートに、所定の抵抗値を介して制御電圧を印加させる複数のゲート抵抗とを備えて、制御電圧に負バイアス電圧及び０Ｖ以上かつショットキー順方向電圧以下の正バイアス電圧のいずれかを印加して高周波信号の流れをオンとオフとに切り替えることを行う。
【００１２】
また、本発明の他の高周波スイッチ回路は、高周波信号を入出力する１つの共通入出力端子と第１〜第ｎの入出力端子との間にそれぞれ少なくとも１つが直列接続された複数のトランスファートランジスタと、第１〜第ｎの入出力端子と接地端子との間にそれぞれ少なくとも１つが直列接続で挿入される複数のシャントトランジスタと、複数のトランスファートランジスタ及び複数のシャントトランジスタの各ソース及びドレインを所定の抵抗値を介して接地させる複数の抵抗と、複数のトランスファートランジスタ及び複数のシャントトランジスタの各ゲートに所定の抵抗値を介して異なる複数の制御電圧を印加させる複数のゲート抵抗とを備えて、異なる複数の制御電圧に負バイアス電圧及び０Ｖ以上かつショットキー順方向電圧以下の正バイアス電圧のいずれかを印加して各経路における高周波信号の流れをオンとオフとに切り替えてもよい。
【００１３】
上記高周波スイッチ回路は、外部印加される基準電圧のレベル昇圧機能を含んだ負バイアス電圧を発生させる負バイアス発生回路と組み合わせて、高周波スイッチ装置を構成できる。そして、この高周波スイッチ装置に、負バイアス電圧の印加が必要な電力増幅器をさらに組み合わせると、送信モジュール装置を構成できる。
【００１４】
上記高周波スイッチ装置では、接続状態が直流回路となる経路によって、レベル昇圧機能のオン状態とオフ状態とを切り替えることもできるし、基準電圧の昇圧レベルを切り替えることができる。また、各トランジスタのゲートへ印加する制御電圧の昇圧レベルを切り替えることもできる。
【００１５】
典型的には、高周波スイッチ装置は、半導体基板上に集積化されており、トランジスタが金属−半導体接触電界効果トランジスタ又は金属−絶縁物―半導体構造電界効果トランジスタで形成されている。また、トランジスタが形成された半導体チップと負バイアス発生回路とが、同一のパッケージに内蔵されているか、同一の半導体基板上に形成されていることが好ましい。さらに、高周波スイッチ装置は、積層基板に搭載されるとよい。
【発明の効果】
【００１６】
上記本発明によれば、各トランジスタのソース又はドレインが０Ｖ以上かつショットキー順方向電圧以下の正バイアス電圧で電位固定されるため、従来では必要であった第１及び第２の入出力端子と外部回路との間のＤＣカット用コンデンサが不要となる。これにより、ＤＣカット用コンデンサの周波数特性の影響を受けずに、広帯域で優れた高周波特性を実現することができる。また、静電サージ等の高電圧の信号が流れ込んだ場合でも、回路が破壊されることを回避できる。
【発明を実施するための最良の形態】
【００１７】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る高周波スイッチ回路１の構成を示す図である。図１において、高周波スイッチ回路１は、ＦＥＴ１１〜ＦＥＴ１４と、抵抗Ｒｇ１１〜Ｒｇ１４、及びＲｓ１０〜Ｒｓ１４とを備える。このＦＥＴ１１〜ＦＥＴ１４には、ガリウムヒ素（ＧａＡｓ）を主原料とするディプレッション型金属−半導体接触（ＭＥＳ）の電界効果トランジスタ（ＭＥＳ−ＦＥＴ）や、ＭＯＳに代表される金属−絶縁物―半導体接触（ＭＩＳ）の電界効果トランジスタ（ＭＩＳ−ＦＥＴ）等が用いられる。
【００１８】
ＦＥＴ１１〜ＦＥＴ１４は、直列に接続される。ＦＥＴ１１のソースは、第１の入出力端子Ｐ１１に接続される。ＦＥＴ１４のドレインは、第２の入出力端子Ｐ１２に接続される。また、ＦＥＴ１１〜ＦＥＴ１４の各ソース及びドレインは、所定の抵抗値を有する抵抗Ｒｓ１０〜Ｒｓ１４を介してそれぞれ接地される。そして、ＦＥＴ１１〜ＦＥＴ１４のゲートは、抵抗Ｒｇ１１〜Ｒｇ１４を介して制御端子Ｖ１１にそれぞれ接続される。第１の入出力端子Ｐ１１及び第２の入出力端子Ｐ１２は、アンテナ回路や受信回路等の外部回路に接続される。制御端子Ｖ１１には、所定の外部電圧が印加される。なお、ＦＥＴの直列接続数は、４つ以外であっても構わない。
【００１９】
この高周波スイッチ回路１は、ＯＮスイッチ型のＳＰＳＴ高周波スイッチ回路であり、制御端子Ｖ１１に印加される制御電圧に応じて、第１の入出力端子Ｐ１１から第２の入出力端子Ｐ１２へ伝達される経路のＯＮ／ＯＦＦを切り替える機能を有する。この制御端子Ｖ１１に印加される制御電圧は、経路をＯＦＦ状態にする「負バイアス電圧」か、経路をＯＮ状態にする「０Ｖ以上かつショットキー順方向電圧以下の正バイアス電圧」のいずれかである。ショットキー順方向電圧は、ＦＥＴが持つ順方向電圧Ｖｆに依存するが、おおよそ１Ｖ以下の正バイアス電圧となる。正バイアス電圧の値は、順方向電圧Ｖｆの値に近づく程、金属と半導体との接合面に生じる空乏層が狭くなるためその効果は大きい。なお、本発明では、経路のＯＮ動作が可能な電圧０Ｖもショットキー順方向電圧以下の正バイアス電圧に含んでいる。
【００２０】
また、高周波スイッチ回路１では、第１の入出力端子Ｐ１１から第２の入出力端子Ｐ１２へ伝達される経路をＯＮ状態にするために、ＦＥＴ１１〜ＦＥＴ１４の各ゲートに０Ｖを超えるショットキー順方向電圧以下の正バイアス電圧を印加する。これにより、ゲート−ソース（又はドレイン）間電圧Ｖｇｓ（又はＶｇｄ）がショットキー順方向電圧以下の正バイアス電圧の状態になり、ＦＥＴ１１〜ＦＥＴ１４の各ゲートに０Ｖを印加した場合よりも空乏層が狭まり、第１の入出力端子Ｐ１１から第２の入出力端子Ｐ１２への挿入損失特性や歪特性という高周波特性を改善させることができる。このときのショットキー順方向電圧は、１００μＡ／ｍの電流が流れる時のショットキー電圧を言う。
【００２１】
なお、以下の数値を用いた具体的な説明では、負バイアス電圧を「非動作電圧」と、０Ｖ以上かつショットキー順方向電圧以下の正バイアス電圧を「動作電圧」として、分かり易く表記することにする。
【００２２】
例えば、制御端子Ｖ１１に非動作電圧−３Ｖが印加されたときには、ＦＥＴ１１〜ＦＥＴ１４のそれぞれのゲート−ソース（又はドレイン）間電圧Ｖｇｓ（又はＶｇｄ）が−３Ｖになり、第１の入出力端子Ｐ１１から第２の入出力端子Ｐ１２へ伝達される経路がＯＦＦ状態となる。一方、制御端子Ｖ１１に動作電圧０Ｖが印加されたときには、ＦＥＴ１１〜ＦＥＴ１４のそれぞれのゲート−ソース（又はドレイン）間電圧Ｖｇｓ（又はＶｇｄ）が０Ｖになり、第１の入出力端子Ｐ１１から第２の入出力端子Ｐ１２へ伝達される経路がＯＮ状態となる。
【００２３】
以上のように、本発明の第１の実施形態に係る高周波スイッチ回路１によれば、各ＦＥＴ１１〜ＦＥＴ１４のソース又はドレインが０Ｖ以上かつショットキー順方向電圧以下の正バイアス電圧で電位固定されるため、従来では必要であった第１の入出力端子Ｐ１１及び第２の入出力端子Ｐ１２と外部回路との間のＤＣカット用コンデンサが不要となる。これにより、ＤＣカット用コンデンサの周波数特性の影響を受けずに、広帯域で優れた高周波特性を実現することができる。また、静電サージ等の高電圧の信号が流れ込んだ場合でも、回路が破壊されることを回避できる。
【００２４】
また、高周波スイッチ回路１は、典型的には半導体チップ上に集積されて構成されるが、ＤＣカット用コンデンサとしてのチップコンデンサを実装する必要なくなるため、半導体製造工程の削減及び半導体チップ面積の縮小を実現できる。
【００２５】
（第２の実施形態）
図２は、本発明の第２の実施形態に係る高周波スイッチ回路２の構成を示す図である。図２において、高周波スイッチ回路２は、ＦＥＴ１５〜ＦＥＴ１８と、抵抗Ｒｇ１５〜Ｒｇ１８、及びＲｓ１５〜Ｒｓ１８とを備える。このＦＥＴ１５〜ＦＥＴ１８には、ＭＥＳ−ＦＥＴやＭＩＳ−ＦＥＴ等が用いられる。
【００２６】
ＦＥＴ１５〜ＦＥＴ１８は、直列に接続される。ＦＥＴ１５のソースは、第１の入出力端子Ｐ１１及び第２の入出力端子Ｐ１２に接続される。ＦＥＴ１８のドレインは、接地される。また、ＦＥＴ１５〜ＦＥＴ１８の各ソース及びドレインは、所定の抵抗値を有する抵抗Ｒｓ１５〜Ｒｓ１８を介してそれぞれ接地される。そして、ＦＥＴ１５〜ＦＥＴ１８のゲートは、抵抗Ｒｇ１５〜Ｒｇ１８を介して制御端子Ｖ１２にそれぞれ接続される。第１の入出力端子Ｐ１１及び第２の入出力端子Ｐ１２は、アンテナ回路や受信回路等の外部回路に接続される。制御端子Ｖ１２には、所定の外部電圧が印加される。なお、ＦＥＴの直列接続数は、４つ以外であっても構わない。
【００２７】
この高周波スイッチ回路２は、ＯＦＦスイッチ型のＳＰＳＴ高周波スイッチ回路であり、制御端子Ｖ１２に印加される制御電圧に応じて、第１の入出力端子Ｐ１１から第２の入出力端子Ｐ１２へ伝達される経路のＯＮ／ＯＦＦを切り替える機能を有する。この制御端子Ｖ１２に印加される制御電圧は、負バイアス電圧（非動作電圧）及び０Ｖ以上かつショットキー順方向電圧以下の正バイアス電圧（動作電圧）のいずれかである。
【００２８】
例えば、制御端子Ｖ１２に非動作電圧−３Ｖが印加されたときには、ＦＥＴ１５〜ＦＥＴ１８のそれぞれのゲート−ソース（又はドレイン）間電圧Ｖｇｓ（又はＶｇｄ）が−３Ｖになり、第１の入出力端子Ｐ１１から第２の入出力端子Ｐ１２へ伝達される経路がＯＮ状態となる。一方、制御端子Ｖ１２に動作電圧０Ｖが印加されたときには、ＦＥＴ１５〜ＦＥＴ１８のそれぞれのゲート−ソース（又はドレイン）間電圧Ｖｇｓ（又はＶｇｄ）が０Ｖになり、第１の入出力端子Ｐ１１から第２の入出力端子Ｐ１２へ伝達される経路がＯＦＦ状態となる。
【００２９】
以上のように、本発明の第２の実施形態に係る高周波スイッチ回路２によれば、各ＦＥＴ１５〜ＦＥＴ１８のソース又はドレインが０Ｖ以上かつショットキー順方向電圧以下の正バイアス電圧で電位固定されるため、従来では必要であった第１の入出力端子Ｐ１１及び第２の入出力端子Ｐ１２と外部回路との間、及びＦＥＴ１８と接地との間のＤＣカット用コンデンサが不要となる。これにより、ＤＣカット用コンデンサの周波数特性の影響を受けずに、広帯域で優れた高周波特性を実現することができる。また、静電サージ等の高電圧の信号が流れ込んだ場合でも、回路が破壊されることを回避できる。なお、上述した−３Ｖの非動作電圧は一例であり、絶対値としてより高い電圧を用いることで、大信号領域での線形性及び高周波特性を向上させることが可能となる。
【００３０】
また、高周波スイッチ回路２は、典型的には半導体チップ上に集積されて構成されるが、ＤＣカット用コンデンサとしてのチップコンデンサを実装する必要なくなるため、半導体製造工程の削減及び半導体チップ面積の縮小を実現できる。特に、ＦＥＴ１８と接地との間のＤＣカット用コンデンサは、ＭＩＭキャパシタで形成されることが多く、この場合には高周波スイッチ回路のＥＳＤ耐圧は、ＭＩＭキャパシタの耐圧に左右されるため非常に弱かった。しかし、ＭＩＭキャパシタがなくすことでＥＳＤ耐圧レベルを約１０倍に向上させることができる。
【００３１】
（第３の実施形態）
図３は、本発明の第３の実施形態に係る高周波スイッチ回路３の構成を示す図である。図３において、高周波スイッチ回路３は、ＦＥＴ１１〜ＦＥＴ１８と、抵抗Ｒｇ１１〜Ｒｇ１８、及びＲｓ１１〜Ｒｓ１８とを備える。図３で分かるように、この第３の実施形態に係る高周波スイッチ回路３は、上述した第１の実施形態に係る高周波スイッチ回路１をトランスファー回路部とし、第２の実施形態に係る高周波スイッチ回路２をシャント回路部として、組み合わせた回路である。なお、抵抗Ｒｓ１０は、抵抗Ｒｓ１５で共用されるため、構成から削除されている。もちろん、トランスファー回路部及びシャント回路部を構成するＦＥＴの直列接続数は、４つ以外であっても構わない。
【００３２】
制御端子Ｖ１１に動作電圧０Ｖが、制御端子Ｖ１２に非動作電圧−３Ｖが、それぞれ印加された場合を考える。この場合、トランスファー回路部の各ＦＥＴ（ＦＥＴ１１〜ＦＥＴ１４）のゲート−ソース（又はドレイン）間電圧Ｖｇｓ（又はＶｇｄ）は、順バイアス電圧となるためＯＮ状態となり、シャント回路部の各ＦＥＴ（ＦＥＴ１５〜ＦＥＴ１８）のゲート−ソース（又はドレイン）間電圧Ｖｇｓ（又はＶｇｄ）は、逆バイアス電圧となるためＯＦＦ状態となる。
逆に、制御端子Ｖ１１に非動作電圧−３Ｖが、制御端子Ｖ１２に動作電圧０Ｖが、それぞれ印加された場合を考える。この場合、トランスファー回路部の各ＦＥＴがＯＦＦ状態になり、シャント回路部の各ＦＥＴがＯＮ状態になる。
【００３３】
トランスファー回路部の各ＦＥＴがＯＮ状態のとき、シャント回路部の各ＦＥＴはＯＦＦ状態であるため、例えば第１の入出力端子Ｐ１１に接続されたアンテナから入力された信号は、トランスファー回路部を通り、第２の入出力端子Ｐ１２と接続された受信回路部へと伝達される。このとき、シャント回路の各ＦＥＴはＯＦＦ状態なので、シャント回路部へ信号が伝達されない。逆に、トランスファー回路部の各ＦＥＴがＯＦＦ状態であるときには、信号はトランスファー回路部を通過することができない。また、大信号がアンテナから入力され、ＯＦＦ状態のトランスファー回路部へ信号が漏れたとしても、シャント回路部がＯＮ状態にあるため、漏れた信号はＧＮＤへ開放されて受信回路部へは伝達されない。
【００３４】
以上のように、本発明の第３の実施形態に係る高周波スイッチ回路３によれば、制御端子Ｖ１１及びＶ１２を制御することで、ＯＮスイッチ型のＳＰＳＴ高周波スイッチ回路とＯＦＦスイッチ型のＳＰＳＴ高周波スイッチ回路とを組み合わせた回路を、高周波受信スイッチ装置として機能させることができる。
【００３５】
（第４の実施形態）
図４は、本発明の第４の実施形態に係る高周波スイッチ回路４の構成を示す図である。図４において、高周波スイッチ回路４は、ＦＥＴ１１〜ＦＥＴ１８及びＦＥＴ２１〜ＦＥＴ２８と、抵抗Ｒｇ１１〜Ｒｇ１８、Ｒｇ２１〜Ｒｇ２８、Ｒｓ１１〜Ｒｓ１８、及びＲｓ２２〜Ｒｓ２８とを備える。図４で分かるように、この第４の実施形態に係る高周波スイッチ回路４は、上述した第３の実施形態に係る高周波スイッチ回路３を第１の入出力端子Ｐ１１を共通にして並列接続させた構成である。なお、抵抗Ｒｓ２１は、抵抗Ｒｓ１１で共用されるため、構成から削除されている。
【００３６】
ＦＥＴ１１〜ＦＥＴ１４、抵抗Ｒｇ１１〜Ｒｇ１４、及びＲｓ１１〜Ｒｓ１４は、第１のトランスファー回路部を構成する。ＦＥＴ１５〜ＦＥＴ１８、抵抗Ｒｇ１５〜Ｒｇ１８、及びＲｓ１５〜Ｒｓ１８は、第１のシャント回路部を構成する。ＦＥＴ２１〜ＦＥＴ２４、抵抗Ｒｇ２１〜Ｒｇ２４、及びＲｓ２１〜Ｒｓ２４は、第２のトランスファー回路部を構成する。ＦＥＴ２５〜ＦＥＴ２８、抵抗Ｒｇ２５〜Ｒｇ２８、及びＲｓ２５〜Ｒｓ２８は、第２のシャント回路部を構成する。
【００３７】
この構成の場合、一方の高周波スイッチ回路３のトランスファー回路部と他方の高周波スイッチ回路３のシャント回路部とが一対でＯＮ状態になるように、制御端子Ｖ１１及びＶ１２に印加する制御電圧（負バイアス電圧及び０Ｖ以上かつショットキー順方向電圧以下の正バイアス電圧）が制御される。
【００３８】
以上のように、本発明の第４の実施形態に係る高周波スイッチ回路４によれば、広帯域かつ高周波特性を向上させると共に、大信号通過時の優れた歪特性の実現と小信号通過時の低消費電力化とを両立させることができる。また、静電サージ等の高電圧の信号が流れ込んだ場合でも、回路が破壊されることを回避できる。
【００３９】
（第５の実施形態）
図５は、本発明の第５の実施形態に係る高周波スイッチ装置５の構成を示す図である。図５において、高周波スイッチ装置５は、高周波スイッチ回路５１と、論理回路５３、昇圧回路５４及び正負反転回路５５を集積化した負バイアス発生回路５２とで構成される。
また、図６は、高周波スイッチ装置５のパッケージ内部例を示す斜視図である。図６に示すように、高周波スイッチ装置５は、同一パッケージ内に高周波スイッチ回路５１を集積化した半導体チップと、負バイアス発生回路５２を集積化した半導体チップとが、ベアチップ実装されている。
【００４０】
この高周波スイッチ回路５１には、上述した第４の実施形態に係る高周波スイッチ回路４が用いられる。負バイアス発生回路５２は、外部制御端子に印加される外部制御電圧によって、高周波スイッチ回路５１の各トランスファー回路部及びシャント回路部に接続される制御端子Ｖ１１及びＶ１２に印加される制御電圧を制御する。制御端子Ｖ１１は、第１のトランスファー回路部及び第２のシャント回路部を構成する各ＦＥＴのゲートに、制御端子Ｖ１２は、第２のトランスファー回路部及び第１のシャント回路部を構成する各ＦＥＴのゲートに、それぞれ接続される。
【００４１】
図７は、高周波スイッチ装置５によって行われる制御電圧の変化を示す図である。
例えば、電源電圧として３Ｖが印加され、外部制御電圧として３Ｖが印加されている場合、昇圧回路５４がＯＮ状態となり、制御電圧のＯＦＦ制御電圧は（１）の状態となる。そして、例えば制御端子Ｖ１１及びＶ１２にそれぞれ動作電圧０Ｖ及び非動作電圧−６Ｖが印加され、第１のトランスファー回路部及び第２のシャント回路部を構成する各ＦＥＴのゲート−ソース（又はドレイン）間電圧Ｖｇｓ（又はＶｇｄ）は、順バイアス電圧となるためＯＮ状態となり、第２のトランスファー回路部及び第１のシャント回路部を構成する各ＦＥＴのゲート−ソース（又はドレイン）間電圧Ｖｇｓ（又はＶｇｄ）は、強い逆バイアス電圧となるためＯＦＦ状態となる。
【００４２】
この状態のとき、第２の入出力端子Ｐ１２に接続された送信回路部から入力された信号は、第１のトランスファー回路部を通って、第１の入出力端子Ｐ１１に接続されたアンテナへと伝達される。このとき、第１のシャント回路の各ＦＥＴはＯＦＦ状態なので、第１のシャント回路部へ信号が伝達されない。また、第２のトランスファー回路部がＯＦＦ状態であり第２のシャント回路部がＯＮ状態であるため、第２のトランスファー回路部へ信号が漏れた場合でも、第２のシャント回路部がＯＮ状態にあるため、漏れた信号はＧＮＤへ開放されて受信回路部へは伝達されない。また、第１のシャント回路部及び第２のトランスファー回路部の各ＦＥＴは、強い逆バイアスがかかった状態になっているため、線形性に優れた歪特性を実現する。
【００４３】
逆に、例えば、電源電圧として３Ｖが印加され、外部制御電圧として０Ｖが印加されている場合、昇圧回路５４がＯＦＦ状態となり、制御電圧のＯＦＦ制御電圧は（２）の状態となる。そして、例えば制御端子Ｖ１１及びＶ１２にそれぞれ非動作電圧−３Ｖ及び動作電圧０Ｖが印加され、第１のトランスファー回路部及び第２のシャント回路部を構成する各ＦＥＴのゲート−ソース（又はドレイン）間電圧Ｖｇｓ（又はＶｇｄ）は、逆バイアス電圧となるためＯＦＦ状態となり、第２のトランスファー回路部及び第１のシャント回路部を構成する各ＦＥＴのゲート−ソース（又はドレイン）間電圧Ｖｇｓ（又はＶｇｄ）は、順バイアス電圧となるためＯＮ状態となる。
【００４４】
また、昇圧回路５４は、電圧を昇圧させるために消費電流が２００μＡと多くなることが欠点である。しかし、受信時のように通過する信号が小さい場合は強い逆バイアス状態にする必要はないため、論理制御することにより、昇圧機能をＯＦＦして消費電流を１μＡ以下に抑えることができる。
【００４５】
以上のように、本発明の第５の実施形態に係る高周波スイッチ装置５によれば、従来では必要であったＤＣカット用コンデンサが不要となるので、ＤＣカット用コンデンサの周波数特性の影響を受けずに、広帯域で優れた高周波特性を実現することができる。特に、安定的なアイソレーション特性を実現できる。
【００４６】
図８に、上述した高周波スイッチ装置５を用いた送信モジュール装置の構成例を示す。この送信モジュール装置は、高周波スイッチ装置５の構成に、ディプレッション型ＦＥＴを用いた電力増幅器５６と、電力増幅器５６で発生する高調波歪を減衰させるフィルタ５７とをさらに加えた構成である。この構成により、負バアイス電源を必要とする電力増幅器５６と高周波スイッチ装置５とを、単一の電源で使用することができる。このため、小型送信モジュール装置を容易に実現することができる。
【００４７】
（第６の実施形態）
図９は、本発明の第６の実施形態に係る高周波スイッチ装置６の構成を示す図である。図９において、高周波スイッチ装置６は、高周波スイッチ回路６１と、論理回路５３、昇圧回路５４及び正負反転回路５５を集積化した負バイアス発生回路５２とで構成される。この第６の実施形態では、高周波スイッチ装置６としてＧＳＭ／ＵＭＴＳデュアルモード移動体端末用ＳＰ４Ｔ高周波スイッチを一例に説明するが、他の信号振幅を扱う高周波スイッチについても同様である。
【００４８】
また、図１０は、高周波スイッチ装置６のパッケージ内部例を示す斜視図である。図１０に示すように、高周波スイッチ装置６は、同一パッケージ内に高周波スイッチ回路６１を集積化した半導体チップと、負バイアス発生回路５２を集積化した半導体チップとが、ベアチップ実装されている。
【００４９】
この高周波スイッチ回路６１は、トランスファー回路部ＳＷＴ１〜ＳＷＴ４と、シャント回路部ＳＷＳ１〜ＳＷＳ４とで構成される。トランスファー回路部ＳＷＴｘとシャント回路部ＳＷＳｘとが一対で構成される４つの回路は（ｘは１〜４のいずれか）、それぞれ並列に接続されており、この各回路には上記第３の実施形態に係る高周波スイッチ回路３が用いられる。なお、トランスファー回路部及びシャント回路部の組数は４つに限られるものではなく、自由に設計することができる。
【００５０】
各トランスファー回路部ＳＷＴ１〜ＳＷＴ４の入力は、アンテナ接続端子ＡＮＴに接続されている。第１の入出力端子Ｐ１１は、ＧＳＭ（Global System for Mobile Communication）の送信回路部に接続され、最大３５ｄＢｍの信号を入力する。第２の入出力端子Ｐ１２は、ＧＳＭの受信回路部に接続され、最大１０ｄＢｍの信号を出力する。第３及び第４の入出力端子Ｐ１３及びＰ１４は、ＵＭＴＳ（Universal Mobile Telecommunications System）の送受信回路に接続され、最大２６ｄＢｍの信号を入力する。また、トランスファー回路部ＳＷＴ１〜ＳＷＴ４及びシャント回路部ＳＷＳ１〜ＳＷＳ４は、それぞれ制御端子Ｖ１１〜Ｖ１４及びＶ２１〜Ｖ２４によって制御される。
【００５１】
高周波スイッチ装置６では、制御端子Ｖ１１〜Ｖ１４及びＶ２１〜Ｖ２４のＯＦＦ制御電圧の電圧レベルを、図１１に例示するように外部制御電圧によって適宜変更する。これにより、ＧＳＭの送信時の大信号を通過させる際には、ＯＦＦ状態とすべき各ＦＥＴを、ゲート−ソース（又はドレイン）間電圧Ｖｇｓ（又はＶｇｄ）に強い逆バイアス電圧をかけることで確実にＯＦＦ状態とすることにより、優れた線形性かつ歪特性を実現する。また、ＵＭＴＳの送信時にはＧＳＭの送信時ほど大信号を通過することがなく、実際には信号の電圧振幅換算で約１／３であり、ゲート耐圧もそれに応じて小さくてよい。従って、各ＦＥＴのゲート−ソース（又はドレイン）間電圧Ｖｇｓ（又はＶｇｄ）の逆バイアス電圧は、ＧＳＭの送信時ほどは大きい必要はない。さらに、ＧＳＭの受信時の小信号を通過させる際には、通過する信号の電圧振幅換算で１／１０以下であるため、ＯＦＦ状態とすべき各のＦＥＴのゲート−ソース（又はドレイン）間電圧Ｖｇｓ（又はＶｇｄ）には、各ＦＥＴがＯＦＦ状態となり得る最低の電圧が与えられていればよい。このため、昇圧回路５４の昇圧機能をＯＮ状態にさせおく必要はなく、そのため昇圧回路５４での消費電力が発生しない。なお、昇圧電圧のレベルは、図１１に示した３段階以外であってもよい。
【００５２】
また、高周波スイッチ装置６において、図１２に示す各経路がＯＮ状態にあるときの各制御端子Ｖ１１〜Ｖ１４及びＶ２１〜Ｖ２４に印加される制御電圧に従って動作するとき、トランスファー回路部を構成するＦＥＴの直列段数を減らし、トランスファー回路部のＯＮ抵抗を減らし、かつ、シャント回路部を構成するＦＥＴの段数を増やし、シャントＦＥＴ部のＯＦＦ容量を減らすことを可能にし、高周波スイッチ装置の挿入損失を低減を実現できる。
【００５３】
以上のように、本発明の第６の実施形態に係る高周波スイッチ装置６によれば、通過させる信号の振幅に応じて、ＦＥＴの構成を変えることなく、論理回路による制御によってフリーポートの高周波スイッチ装置を実現することができる。
【００５４】
図１３Ａ及び図１３Ｂに、高周波スイッチ装置６の一例として、積層基板に高周波フィルタを内蔵したスイッチモジュールのパッケージ内部を表した断面斜視図を示す。
図１３Ａに示す積層基板に高周波フィルタを内蔵した従来のスイッチモジュールは、従来の高周波スイッチ回路（図１４）で説明したように、ＭＩＭキャパシタによる低ＥＳＤ耐圧を克服するために、積層基板内に対接地のＤＣカット用コンデンサを内蔵している。このため、従来のスイッチモジュールにおいては、積層基板内にＤＣカット用コンデンサを内蔵する分だけ、基板厚が厚くなったり容積が増えたりといった問題があった。
一方、図１３Ｂに示す本発明の高周波スイッチ装置６と積層基板とを用いたスイッチモジュールは、ＤＣカット用コンデンサを積層基板に内蔵する必要がないため、パッケージの低背化を実現できる。
【産業上の利用可能性】
【００５５】
本発明の高周波スイッチ回路、高周波スイッチ装置及び送信モジュール装置は、移動体通信機器等に利用可能であり、特に、広帯域で高周波特性に優れ、かつ静電サージ等の高電圧信号が流れ込んだ場合の耐破壊性に優れた回路を安価に実現したい場合等に有用である。
【図面の簡単な説明】
【００５６】
【図１】本発明の第１の実施形態に係る高周波スイッチ回路１の構成を示す図
【図２】本発明の第２の実施形態に係る高周波スイッチ回路２の構成を示す図
【図３】本発明の第３の実施形態に係る高周波スイッチ回路３の構成を示す図
【図４】本発明の第４の実施形態に係る高周波スイッチ回路４の構成を示す図
【図５】本発明の第５の実施形態に係る高周波スイッチ装置５の構成を示す図
【図６】高周波スイッチ装置５のパッケージ内部例を示す斜視図
【図７】高周波スイッチ装置５によって行われる制御電圧の変化を示す図
【図８】高周波スイッチ装置５を用いた送信モジュール装置の構成例を示す図
【図９】本発明の第６の実施形態に係る高周波スイッチ装置６の構成を示す図
【図１０】高周波スイッチ装置６のパッケージ内部例を示す斜視図
【図１１】高周波スイッチ装置６によって行われる制御電圧の変化を示す図
【図１２】高周波スイッチ装置６の各制御端子に印加される電圧変化動作を示す図
【図１３Ａ】従来のスイッチモジュールのパッケージ内部を示す断面斜視図
【図１３Ｂ】本発明のスイッチモジュールのパッケージ内部を示す断面斜視図
【図１４】従来例の高周波スイッチ回路１００の構成を示す図
【符号の説明】
【００５７】
１〜４、５１、６１、１００  高周波スイッチ回路
５、６  高周波スイッチ装置
５２  負バイアス発生回路
５３  論理回路
５４  昇圧回路
５５  正負反転回路
５６  電力増幅器
５７  フィルタ
ＦＥＴ１１〜ＦＥＴ１８、ＦＥＴ２１〜ＦＥＴ２８  電界効果トランジスタ
Ｒｇ１１〜Ｒｇ１８、Ｒｇ２１〜Ｒｇ２８  ゲート抵抗
Ｒｓ、Ｒｓ１０〜Ｒｓ１８、Ｒｓ２１〜Ｒｓ２８  抵抗
Ｖ１１〜Ｖ１４、Ｖ２１〜Ｖ２４  制御端子
Ｖｓ  電位固定端子
Ｃ１１〜Ｃ１３、Ｃｇ１、Ｃｇ２  コンデンサ
Ｐ１１〜Ｐ１３  入出力端子
ＳＷＴ１〜ＳＷＴ４  トランスファー回路部
ＳＷＳ１〜ＳＷＳ４  シャント回路部
【図１】
2008011503.tif 000003
【図２】
2008011503.tif 000004
【図３】
2008011503.tif 000005
【図４】
2008011503.tif 000006
【図５】
2008011503.tif 000007
【図６】
2008011503.tif 000008
【図７】
2008011503.tif 000009
【図８】
2008011503.tif 000010
【図９】
2008011503.tif 000011
【図１０】
2008011503.tif 000012
【図１１】
2008011503.tif 000013
【図１２】
2008011503.tif 000014
【図１３Ａ】
2008011503.tif 000015
【図１３Ｂ】
2008011503.tif 000016
【図１４】
2008011503.tif 000017