(57)【要約】【課題】電源発生回路の専有面積を低減し、且つ外部接続端子の数を削減する。【解決手段】クロック発生回路１は、複数のインバータで構成されたバッファ回路であり、入力クロックＣＬＫに基づいて、ＶＤＤの振幅を有するクロックＣＰＣＬＫ３と、クロックＣＰＣＬＫ３が反転された反転クロックＸＣＰＣＬＫ３を発生する回路であり、正電源発生回路２と負電源発生回路３に共用されている。正電源発生回路２においては、外部接続端子Ｐ１，Ｐ２の間にフライングコンデンサＣ１が接続され、外部接続端子Ｐ２を介して、フライングコンデンサＣ１の一方の端子にクロックＣＰＣＬＫ３が印加される。負電源発生回路３においては、外部接続端子Ｐ２，Ｐ１１の間にフライングコンデンサＣ１２が接続され、外部接続端子Ｐ２を介して、フライングコンデンサＣ１２の一方の端子にクロックＣＰＣＬＫ３が印加される。【選択図】図１
2008199866.tif 000002
【特許請求の範囲】
【請求項１】
直列接続された第１及び第２の電荷転送素子と、これらの第１及び第２の電荷転送素子の接続点に一方の端子が接続された第１のフライングコンデンサを有し、第１の電源電位を発生する第１の電源発生回路と、
直列接続された第３及び第４の電荷転送素子と、これらの第３及び第４の電荷転送素子の接続点に一方の端子が接続された第２のフライングコンデンサを有し、第２の電源電位を発生する第２の電源発生回路と、
前記第１及び第２のフライングコンデンサの他方の端子にクロックを供給するクロック発生回路と、を備え、前記クロック発生回路は前記第１及び第２の電源発生回路に共用されたことを特徴とする電源回路。
【請求項２】
前記第１及び第２の電源発生回路及び前記クロック発生回路は同一の基板上に形成され、前記第１及び第２のフライングコンデンサは、前記基板の外に設けられていることを特徴とする請求項１に記載の電源回路。
【請求項３】
第１の外部接続端子と第２の外部接続端子の間に前記第１のフライングコンデンサが接続され、第２の外部接続端子と第３の外部接続端子の間に前記第２のフライングコンデンサが接続され、前記第２の外部接続端子を介して、前記第１及び第２のフライングコンデンサに前記クロック発生回路からのクロックが印加されることを特徴とする請求項２に記載の電源回路
【請求項４】
前記第１及び第２の電源発生回路、前記クロック発生回路及び前記第１及び第２のフライングコンデンサは、同一の基板上に形成されていることを特徴とする請求項１に記載の電源回路。
【請求項５】
請求項１から５のいずれかに記載の電源回路を備えた表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロック発生回路からのクロックに応じて電源電位を発生する電源回路及びそのような電源回路を備えた表示装置に関する。
【背景技術】
【０００２】
従来より、低温ポリシリコンＴＦＴ（Thin Film Transistor）プロセスにより製造されるアクティブマトリクス型液晶表示装置において、駆動信号ＩＣのコストを下げるため、液晶パネルのガラス基板上に、画素ＴＦＴのオン・オフを制御するための電源電位を生成する電源回路が形成されていた。
【０００３】
この電源回路には、入力電位である正の電源電位ＶＤＤを２倍して２ＶＤＤを発生する正電源発生回路と、正の電源電位ＶＤＤを−１倍した負の電源電位−ＶＤＤを発生する負電源発生回路がある。この種の電源回路をガラス基板上に内蔵したアクティブマトリクス型液晶表示装置は特許文献１に記載されている。
【０００４】
図５は、正の出力電位ＶＰＰ＝２ＶＤＤを発生する正電源発生回路の回路図である。正電源発生回路用クロック発生回路１０は、複数のインバータで構成されたバッファ回路であり、入力クロックＣＬＫに基づいて、ＶＤＤの振幅（Ｈレベル＝ＶＤＤ、Ｌレベル＝ＶＳＳ＝０Ｖ）を有するクロックＣＰＣＬＫ１と、クロックＣＰＣＬＫ１が反転された反転クロックＸＣＰＣＬＫ１を発生する。クロックＣＰＣＬＫ１はフライングコンデンサＣ１の一方の端子に印加され、反転クロックＸＣＰＣＬＫ１がフライングコンデンサＣ２の一方の端子に印加される。
【０００５】
また、電荷転送素子であるＮチャネル型の電荷転送トランジスタＭＮ１とＰチャネル型の電荷転送トランジスタＭＰ１が直列に接続され、それらの接続点には、フライングコンデンサＣ１の他方の端子が接続されている。また、Ｎチャネル型の電荷転送トランジスタＭＮ１及びＰチャネル型の電荷転送トランジスタＭＰ１のゲートにはフライングコンデンサＣ２の他方の端子が接続されている。
【０００６】
また、電荷転送素子であるＮチャネル型の電荷転送トランジスタＭＮ２とＰチャネル型の電荷転送トランジスタＭＰ２が直列に接続され、それらの接続点には、フライングコンデンサＣ２の他方の端子が接続されている。また、Ｎチャネル型の電荷転送トランジスタＭＮ２及びＰチャネル型の電荷転送トランジスタＭＰ２のゲートにはフライングコンデンサＣ１の他方の端子が接続されている。フライングコンデンサＣ１は、外部接続端子Ｐ１，Ｐ２の間であって、ガラス基板１００の外に接続されたコンデンサである。（以下、外付けコンデンサという）フライングコンデンサＣ２は、外部接続端子Ｐ３，Ｐ４の間に接続された外付けコンデンサである。
【０００７】
Ｎチャネル型の電荷転送トランジスタＭＮ１，ＭＮ２の共通ソースには、入力電位として正の電源電位ＶＤＤが印加されている。トランジスタによる電位ロスを無視すれば、定常動作状態において、電荷転送動作により、Ｐチャネル型の電荷転送トランジスタＭＰ１，ＭＰ２の共通ドレイン（出力端子）から、出力電位ＶＰＰとして２ＶＤＤという正の電位及び出力電流Ｉｖｐｐが出力される。出力端子には平滑コンデンサＣ３が接続されているが、これも外部接続端子Ｐ５に接続された外付けコンデンサである。
【０００８】
図６は、負の出力電位ＶＢＢ＝−ＶＤＤを発生する負電源発生回路の回路図である。負電源発生回路用クロック発生回路２０は、正電源発生回路用クロック発生回路１０とは別個に設けられ、入力クロックＣＬＫに基づいて、ＶＤＤの振幅を有するクロックＣＰＣＬＫ２と、クロックＣＰＣＬＫ２が反転された反転クロックＸＣＰＣＬＫ２を発生する。
【０００９】
また、電荷転送素子であるＮチャネル型の電荷転送トランジスタＭＮ１１とＰチャネル型の電荷転送トランジスタＭＰ１１が直列に接続され、それらの接続点には、フライングコンデンサＣ１１の他方の端子が接続されている。また、Ｎチャネル型の電荷転送トランジスタＭＮ１１及びＰチャネル型の電荷転送トランジスタＭＰ１１のゲートにはフライングコンデンサＣ１２の他方の端子が接続されている。
【００１０】
また、電荷転送素子であるＮチャネル型の電荷転送トランジスタＭＮ１２とＰチャネル型の電荷転送トランジスタＭＰ１２が直列に接続され、それらの接続点には、フライングコンデンサＣ１２の他方の端子が接続されている。また、Ｎチャネル型の電荷転送トランジスタＭＮ１２及びＰチャネル型の電荷転送トランジスタＭＰ１２のゲートにはフライングコンデンサＣ１１の他方の端子が接続されている。フライングコンデンサＣ１１は、外部接続端子Ｐ１１，Ｐ１２の間に接続された外付けコンデンサである。フライングコンデンサＣ１２は、外部接続端子Ｐ１３，Ｐ１４の間に接続された外付けコンデンサである。
【００１１】
Ｐチャネル型の電荷転送トランジスタＭＰ１１，ＭＰ１２の共通ソースには、入力電位として接地電位ＶＳＳが印加されている。トランジスタによる電位ロスを無視すれば、定常動作状態において、Ｎチャネル型の電荷転送トランジスタＭＮ１１，ＭＮ１２の共通ドレイン（出力端子）から、出力電位ＶＢＢとして−ＶＤＤという負の電位及び出力電流Ｉｖｂｂが出力される。出力端子には平滑コンデンサＣ１３が接続されているが、これも外部接続端子Ｐ１５に接続された外付けコンデンサである。
【００１２】
このように、上述の正電源発生回路、負電源発生回路は外付けのフライングコンデンサＣ１，Ｃ２、Ｃ１１，Ｃ１２を除き、１つのガラス基板１００上に形成されていた。
【特許文献１】特開２００４−１４６０８２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、正電源発生回路、負電源発生回路にそれぞれ正電源発生回路用クロック発生回路１０、負電源発生回路用クロック発生回路２０が別々に設けられていたので占有面積が大きくなるという問題があった。また、外部接続端子の数が多い（入力クロックＣＬＫの入力端子を除くと、合計で１０端子）という問題もあった。
【課題を解決するための手段】
【００１４】
そこで、本発明の電源回路は、直列接続された第１及び第２の電荷転送素子と、これらの第１及び第２の電荷転送素子の接続点に一方の端子が接続された第１のフライングコンデンサを有し、第１の電源電位を発生する第１の電源発生回路と、直列接続された第３及び第４の電荷転送素子と、これらの第３及び第４の電荷転送素子の接続点に一方の端が接続された第２のフライングコンデンサを有し、第２の電源電位を発生する第２の電源発生回路と、前記第１及び第２のフライングコンデンサの他方の端子にクロックを供給するクロック発生回路と、を備え、前記クロック発生回路は前記第１及び第２の電源発生回路に共用されたことを特徴とする。
【発明の効果】
【００１５】
本発明によれば、２つの電源発生回路（正電源発生回路、負電源発生回路）が１つのクロック発生回路を共用しているので、クロック発生回路の占有面積を小さくすることができる。また、外部接続端子の数を削減することができるという効果も有する。
【発明を実施するための最良の形態】
【００１６】
［第１の実施の形態］
第１の実施の形態による電源回路の回路図を図１に示す。この電源回路は、正の出力電位ＶＰＰ＝２ＶＤＤを生成する正電源発生回路と、負の出力電位ＶＢＢ＝−ＶＤＤを発生する負電源発生回路とからなり、これらの電源電位２ＶＤＤ、−ＶＤＤは画素ＴＦＴのオン・オフを制御する制御信号を作成する垂直駆動回路に供給される。また、この電源回路は、低温ポリシリコンＴＦＴプロセス技術と液晶駆動に必要な回路機能を集積するシステム・オン・グラス（ＳＯＧ）技術により、アクティブマトリクス型液晶表示装置のガラス基板１００上に形成される。
【００１７】
クロック発生回路１は、複数のインバータで構成されたバッファ回路であり、入力クロックＣＬＫに基づいて、ＶＤＤの振幅（Ｈレベル＝ＶＤＤ、Ｌレベル＝ＶＳＳ＝０Ｖ）を有するクロックＣＰＣＬＫ３と、クロックＣＰＣＬＫ３が反転された反転クロックＸＣＰＣＬＫ３を発生する回路であり、正電源発生回路２と負電源発生回路３に共用されている。
【００１８】
ここで、正電源発生回路２において、外部接続端子Ｐ１，Ｐ２の間にフライングコンデンサＣ１が接続され、外部接続端子Ｐ２を介して、フライングコンデンサＣ１の一方の端子にクロックＣＰＣＬＫ３が印加される。即ち、クロック発生回路１から出力されるクロックＣＰＣＬＫ３は、クロック発生回路１の出力端と外部接続端子Ｐ２との間に設けられた配線４を介して、外部接続端子Ｐ２に印加され、さらに外部接続端子Ｐ２とフライングコンデンサＣ１とを接続する外部配線を介して、フライングコンデンサＣ１の一方の端子に印加される。
【００１９】
負電源発生回路３において、外部接続端子Ｐ２，Ｐ１１の間にフライングコンデンサＣ１２が接続され、同様に外部接続端子Ｐ２を介して、フライングコンデンサＣ１２の一方の端子にクロックＣＰＣＬＫ３が印加される。このように構成することで、従来の外部接続端子Ｐ２，Ｐ１２が共用されて１つの外部接続端子となり、これによって外部接続端子の数が１つ削減される。
【００２０】
さらに、正電源発生回路２において、外部接続端子Ｐ３，Ｐ４の間にフライングコンデンサＣ２が外付けで接続され、外部接続端子Ｐ４を介して、フライングコンデンサＣ２の一方の端子に反転クロックＸＣＰＣＬＫ３が印加される。即ち、クロック発生回路１から出力される反転クロックＸＣＰＣＬＫ３は、クロック発生回路１のもう１つの出力端と外部接続端子Ｐ４との間に設けられた配線５を介して、外部接続端子Ｐ４に印加され、さらに外部接続端子Ｐ４とフライングコンデンサＣ２とを接続する外部配線を介して、フライングコンデンサＣ２の一方の端子に印加される。
【００２１】
また、負電源発生回路３において、外部接続端子Ｐ４，Ｐ１３の間にフライングコンデンサＣ１１が外付けで接続され、同様に外部接続端子Ｐ４を介して、フライングコンデンサＣ１１の一方の端子に反転クロックＸＣＰＣＬＫ３が印加される。即ち、従来の外部接続端子Ｐ４，Ｐ１４が共用されて１つの外部接続端子となり、これによって外部接続端子の数が１つ削減され、合計で２つの外部接続端子が削減される。また、クロック発生回路１は正電源発生回路２と負電源発生回路３によって共用されているので、その専有面積を従来に比して小さくすることができる。その他の構成については、正電源発生回路２については図５の正電源発生回路と同じであり、負電源発生回路３については図６の負電源発生回路と同じである。
【００２２】
正電源発生回路２の定常状態（ＶＰＰ＝２ＶＤＤ）の動作を図２の波形図を参照して説明する。クロックＣＰＣＬＫ３がＨレベル（ＶＤＤ）のとき、反転クロックＸＣＰＣＬＫ３はＬレベル（ＶＳＳ）であり、ＭＮ１、ＭＰ２はオフ、ＭＮ２、ＭＰ１はオンし、ＭＮ１とＭＰ１の接続点の電位Ｖ１はフライングコンデンサＣ１の容量結合により２ＶＤＤに昇圧され、そのレベルがＭＰ１を通して出力される。ＭＮ２とＭＰ２の接続点の電位Ｖ２はＶＤＤに充電される。
【００２３】
次に、クロックＣＰＣＬＫ３がＬレベル（ＶＳＳ）になると、ＭＮ１、ＭＰ２はオン、ＭＮ２、ＭＰ１はオフし、電位Ｖ２はフライングコンデンサＣ２の容量結合により２ＶＤＤに昇圧され、そのレベルがＭＰ２を通して出力される。電位Ｖ１はＶＤＤに充電される。つまり、正電源発生回路２の左右の直列トランジスタ回路から電荷転送により２ＶＤＤという電位が交互に出力される。但し、電荷転送トランジスタによる電位ロスは無視している。
【００２４】
負電源発生回路３の定常状態（ＶＢＢ＝−ＶＤＤ）の動作を図３の波形図を参照して説明する。クロックＣＰＣＬＫ３がＨレベル（ＶＤＤ）のとき、反転クロックＸＣＰＣＬＫ３はＬレベル（ＶＳＳ）であり、ＭＮ１１、ＭＰ１２はオフ、ＭＮ１２、ＭＰ１１はオン、ＭＮ１１とＭＰ１１の接続点の電位Ｖ３はＶＳＳに充電され、ＭＮ１２とＭＰ１２の接続点の電位Ｖ４はフライングコンデンサＣ１１の容量結合により−ＶＤＤの電位に下がり、その電位がＭＮ１２を通して出力される。
【００２５】
クロックＣＰＣＬＫ３がＬレベル（ＶＳＳ）になると、ＭＮ１１、ＭＰ１２はオン、ＭＮ１２、ＭＰ１１はオフし、電位Ｖ３はフライングコンデンサＣ１２の容量結合により、−ＶＤＤに下がり、そのレベルがＭＮ１１を通して出力される。電位Ｖ４はＶＳＳに充電される。つまり、負電源発生回路３の左右の直列トランジスタ回路から電荷転送により−ＶＤＤという電位が交互に出力される。但し、電荷転送トランジスタによる電位ロスは無視している。
【００２６】
［第２の実施の形態］
第２の実施の形態による電源回路の回路図を図４に示す。この電源回路は、正電源発生回路２のフライングコンデンサＣ１，Ｃ２及び負電源発生回路３のフライングコンデンサＣ１１，Ｃ１２をガラス基板１００上に内蔵したものである。フライングコンデンサＣ１，Ｃ２、Ｃ１１，Ｃ１２は低温ポリシリコンＴＦＴプロセスにより、画素ＴＦＴ等と一緒にガラス基板１００上に形成することができる。
【００２７】
ここで、クロック発生回路１から出力されるクロックＣＰＣＬＫ３は、クロック発生回路１の出力端とフライングコンデンサＣ１，Ｃ１２の接続点を接続する配線４Ａを介して、フライングコンデンサＣ１，Ｃ１２の一方の端子に印加される。同様に、クロック発生回路１から出力される反転クロックＸＣＰＣＬＫ３は、クロック発生回路１のもう１つの出力端とフライングコンデンサＣ２，Ｃ１１の接続点を接続する配線５Ａを介して、フライングコンデンサＣ２，Ｃ１１の一方の端子に印加される。
【００２８】
このように、本実施形態によれば、第１の実施形態の６つの外部接続端子Ｐ１，Ｐ２，Ｐ３，Ｐ４，Ｐ１１，Ｐ１２を更に削減することができる。
【００２９】
なお、第１及び第２の実施形態においては、２つの電源発生回路（正電源発生回路２、負電源発生回路３）が１つのクロック発生回路１を共有しているが、一般に複数の電源発生回路が１つのクロック発生回路を共有してもよい。また、電源発生回路は、フライング
コンデンサ、フライングコンデンサにクロックを供給するクロック発生回路、電荷転送素子を利用して入力電位を変換出力する回路であれば、第１及び第２の実施形態の回路に限らず、他のタイプの回路でもよい。
【００３０】
また、第１及び第２の実施形態の電源回路は、ＴＮモード、垂直配向モード（ＶＡモード）、横電界を利用したＩＰＳモード、フリンジ電界を利用したＦＦＳモードなどの液晶表示装置に利用しても構わない。また、全透過型のみならず全反射型、反射透過兼用型の液晶表示装置に利用しても構わない。また、液晶表示装置ではなく、有機ＥＬディスプレイ、フィールドエミッション型ディスプレイに用いても良い。
【図面の簡単な説明】
【００３１】
【図１】本発明の第１の実施の形態による電源回路の回路図である。
【図２】正電源発生回路の動作を説明する波形図である。
【図３】負電源発生回路の動作を説明する波形図である。
【図４】本発明の第２の実施の形態による電源回路の回路図である。
【図５】従来例の正電源発生回路の回路図である。
【図６】従来例の負電源発生回路の回路図である。
【符号の説明】
【００３２】
１  クロック発生回路
２  正電源発生回路
３  負電源発生回路
４，４Ａ，５，５Ａ  配線
１０  正電源発生回路用クロック発生回路
２０  負電源発生回路用クロック発生回路
１００  ガラス基板
Ｃ１，Ｃ２，Ｃ１１，Ｃ１２  フライングコンデンサ
Ｃ３，Ｃ１３  平滑コンデンサ
ＭＮ１，ＭＮ２，ＭＮ１１，ＭＮ１２  電荷転送トランジスタ
ＭＰ１，ＭＰ２，ＭＰ１１，ＭＰ１２  電荷転送トランジスタ
Ｐ１〜Ｐ５，Ｐ１１〜Ｐ１５  外部接続端子
【図１】
2008199866.tif 000003
【図２】
2008199866.tif 000004
【図３】
2008199866.tif 000005
【図４】
2008199866.tif 000006
【図５】
2008199866.tif 000007
【図６】
2008199866.tif 000008