(57)【要約】【課題】欠陥画素が複数ある欠陥要因のうちのいずれによるものかを正確に判別し、欠陥要因に応じて補正方法を切り替えることにより画質を向上させることができる撮像装置及びその制御方法、並びにプログラムを提供する。【解決手段】ＣＰＵ１１０は、ＣＭＯＳセンサ駆動回路１１２のパラメータを制御し、シャッタ速度を１／４ｓｅｃとし、閾値Ｔｈ１に基づいて第１の欠陥画素検出処理を行う。次に、シャッタ速度を１／２ｓｅｃとし、閾値Ｔｈ１に基づいて第２の欠陥画素検出処理を行う。次に、ＣＰＵ１１０は、第１及び第２の欠陥画素検出処理における同一アドレスの欠陥画素のレベルを比較する。差分が閾値Ｔｈ２より大きいときは、フォトダイオード６０１の劣化が欠陥要因であると判別される。差分が閾値Ｔｈ２より小さいときは、フォトダイオード６０１の劣化以外が欠陥要因であると判別される。【選択図】図１
2008148129.tif 000002
【特許請求の範囲】
【請求項１】
映像データを取得する取得手段と、
前記取得された映像データから欠陥画素を検出して前記欠陥画素に関する欠陥情報を取得する検出手段と、
前記取得された欠陥情報に基づいて前記検出された欠陥画素の欠陥要因を判別する判別手段と、
前記判別された欠陥要因に応じて前記欠陥画素を補正する補正手段とを備えることを特徴とする撮像装置。
【請求項２】
前記取得手段は、映像を結像するレンズと、前記レンズにより結像された映像を光電変換するＣＭＯＳセンサとを備えることを特徴とする請求項１記載の撮像装置。
【請求項３】
前記ＣＭＯＳセンサは、前記レンズにより結像された映像を光電変換するフォトダイオードと、前記フォトダイオードからの出力信号を読み出す読み出し回路と、前記読み出し回路からの出力信号を読み出す列アンプとを備えることを特徴とする請求項２記載の撮像装置。
【請求項４】
前記判別手段は、前記欠陥画素の欠陥要因が、前記フォトダイオードの暗電流に起因するものか、前記読み出し回路の特性劣化によるものか、前記列アンプの特性劣化によるものかを判別することを特徴とする請求項３記載の撮像装置。
【請求項５】
前記取得手段は、複数の異なる条件で前記映像データを複数取得し、
前記検出手段は、前記複数の映像データから前記欠陥情報を複数取得し、
前記判別手段は、前記複数の欠陥情報を比較することより前記検出された欠陥画素の欠陥要因を判別することを特徴とする請求項１乃至４のいずれか１項に記載の撮像装置。
【請求項６】
前記欠陥情報は、前記欠陥画素の出力レベルを含み、前記判別手段は、前記複数の欠陥情報に含まれる前記欠陥画素の出力レベルを比較することにより前記検出された欠陥画素の欠陥要因を判別することを特徴とする請求項５記載の撮像装置。
【請求項７】
映像データを取得する取得ステップと、
前記取得された映像データから欠陥画素を検出して前記欠陥画素に関する欠陥情報を取得する検出ステップと、
前記取得された欠陥情報に基づいて前記検出された欠陥画素の欠陥要因を判別する判別ステップと、
前記判別された欠陥要因に応じて前記欠陥画素を補正する補正ステップとを備えることを特徴とする撮像装置の撮像方法。
【請求項８】
映像データを取得する取得モジュールと、
前記取得された映像データから欠陥画素を検出して前記欠陥画素に関する欠陥情報を取得する検出モジュールと、
前記取得された欠陥情報に基づいて前記検出された欠陥画素の欠陥要因を判別する判別モジュールと、
前記判別された欠陥要因に応じて前記欠陥画素を補正する補正モジュールとを備えることを特徴とするコンピュータ読み取り可能なプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置及びその制御方法、並びにプログラムに関し、特に、欠陥画素を検出、補正する撮像装置及びその制御方法、並びにプログラムに関する。
【背景技術】
【０００２】
一般に、多画素を有する固体撮像素子を用いた高精彩な電子カメラのような撮像装置においては、不良画素すなわち欠陥画素の発生頻度が高くなる。このような撮像装置では、欠陥画素を検出、補正する技術が必須となる。欠陥画素に代表される特異点を補正することにより、固体撮像素子の歩留まりが向上し、撮像装置の価格を大幅に低減することが可能となる。
【０００３】
固体撮像素子の欠陥画素の欠陥要因は、受光素子の劣化や、信号電荷を転送する転送路の劣化等、複数挙げられる。例えば、ＣＣＤの製造中に何らかの原因で垂直転送路上にゴミが付着した場合、その画素以降について電化が転送され難くなる。このような欠陥画素は、直線状のキズとして現れる。そこで、キズの先頭アドレスのみを保存することにより位置情報の情報量を削減し、なおかつキズが目立つか否かを分析することにより過補正を防止する技術が開示されている（例えば、特許文献１参照）。
【０００４】
一方、近年、撮像素子としてＣＭＯＳセンサが使用されることが増えている。ＣＭＯＳセンサは、フォトダイオード、読み出し回路、及び列アンプを備える。フォトダイオードは、撮像面に２次元に配列され、入射光を光電変換する。読み出し回路は、複数のフォトダイオードからの出力信号を読み出す。列アンプは、垂直方向の読み出し回路からの出力信号を読み出す。
【特許文献１】特開２００４−２３６８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、例えば、撮像素子上の欠陥要因の場所により欠陥画素が連続する場合や、偶然孤立した欠陥画素が連続する場合もある。上記特許文献１記載の技術では、単に欠陥画素の連続性の有無を判別して補正方法を切り替えるので、的確な補正処理ができない可能性がある。
【０００６】
また、撮像素子としてＣＭＯＳセンサを使用する場合、ＣＭＯＳセンサ特有の欠陥要因が複数存在する。例えば、フォトダイオードが欠陥要因である場合、暗電流特性がその原因であり、欠陥画素のセンサ出力（キズレベル）は蓄積時間や温度等の条件に依存する。そのため、フォトダイオードが欠陥要因の欠陥画素には、リアルタイムの画素補間による補正が適している。また、条件によっては欠陥画素が目立たず補正を必要としない場合がある。
【０００７】
また、読み出し回路が欠陥要因である場合、読み出し回路のトランジスタが故障して機能しないことが原因であるので、キズレベルは蓄積時間や温度に依存しない。そのため、読み出し回路が欠陥要因の欠陥画素は、常時、周辺画素からの補間による補正が必要である。
【０００８】
また、列アンプが欠陥要因である場合、列アンプトランジスタの特性のばらつきが原因であり、キズレベルは蓄積時間や温度に依存しない。そのため、列アンプが欠陥要因の欠陥画素には、キズレベルを事前に検出保持し、欠陥画素のキズレベル調整による補正が適している。
【０００９】
上記特許文献１記載の技術では、撮像素子上に複数存在する欠陥要因を精度よく判別し、キズレベル、撮影条件の依存性の相違に応じて補正方法を切り替えることができない。
【００１０】
本発明は、欠陥画素が複数ある欠陥要因のうちのいずれによるものかを正確に判別し、欠陥要因に応じて補正方法を切り替えることにより画質を向上させることができる撮像装置及びその制御方法、並びにプログラムを提供することにある。
【課題を解決するための手段】
【００１１】
上述の目的を達成するために、請求項１記載の撮像装置は、映像データを取得する取得手段と、前記取得された映像データから欠陥画素を検出して前記欠陥画素に関する欠陥情報を取得する検出手段と、前記取得された欠陥情報に基づいて前記検出された欠陥画素の欠陥要因を判別する判別手段と、前記判別された欠陥要因に応じて前記欠陥画素を補正する補正手段とを備えることを特徴とする。
【００１２】
上述の目的を達成するために、請求項７記載の撮像装置の撮像方法は、映像データを取得する取得ステップと、前記取得された映像データから欠陥画素を検出して前記欠陥画素に関する欠陥情報を取得する検出ステップと、前記取得された欠陥情報に基づいて前記検出された欠陥画素の欠陥要因を判別する判別ステップと、前記判別された欠陥要因に応じて前記欠陥画素を補正する補正ステップとを備えることを特徴とする。
【００１３】
上述の目的を達成するために、請求項８記載のコンピュータ読み取り可能なプログラムは、映像データを取得する取得モジュールと、前記取得された映像データから前記欠陥画素を検出して欠陥画素に関する欠陥情報を取得する検出モジュールと、前記取得された欠陥情報に基づいて前記検出された欠陥画素の欠陥要因を判別する判別モジュールと、前記判別された欠陥要因に応じて前記欠陥画素を補正する補正モジュールとを備えることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、映像データから欠陥画素を検出して欠陥画素に関する欠陥情報を取得し、取得された欠陥情報に基づいて検出された欠陥画素の欠陥要因を判別し、判別された欠陥要因に応じて欠陥画素を補正する。これにより、欠陥画素が複数ある欠陥要因のうちのいずれによるものかを正確に判別し、欠陥要因に応じて補正方法を切り替えることにより画質を向上させることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態を図面を参照しながら詳述する。
【００１６】
図１は、本発明の実施の形態に係る撮像装置の全体構成を示すブロック図である。
【００１７】
図１において、撮像装置１００は、発光部１０１、レンズ１０２、アイリス１０３、アイリスモータ１０４、ＣＭＯＳセンサ１０５、ＡＤ変換部１０６、欠陥検出部１０７、メモリ１０８、及び欠陥補正部１０９を備える。また、撮像装置１００は、ＣＰＵ１１０、絞り駆動回路１１１、及びＣＭＯＳセンサ駆動回路１１２を備える。
【００１８】
発光部１０１より出力される入射光は、レンズ１０２により結像され、アイリス１０３で入射光量を調節され、ＣＭＯＳセンサ１０５へ入射される。ＣＭＯＳセンサ１０５へ入射された入射光は、ＣＭＯＳセンサ１０５で光電変換され、ＡＤ変換部１０６でＡＤ変換され、デジタル化された映像データが欠陥検出部１０７及び欠陥補正部１０９へ入力される。
【００１９】
欠陥画素検出時、映像データにより欠陥検出部１０７において欠陥画素検出処理を行ない、その欠陥画素の情報はメモリ１０８に保持される。
【００２０】
欠陥画素補正時、映像データは欠陥補正部１０９へ入力され、欠陥画素検出時にメモリ１０８に保持したキズ情報に基づいて補正処理が施される。
【００２１】
ＣＭＯＳセンサ駆動回路１１２は、ＣＭＯＳセンサ１０５の蓄積動作、読み出し動作、リセット動作を制御する。
【００２２】
絞り駆動回路１１１は、アイリス１０２を駆動するアイリスモータ１０４を制御する。
【００２３】
ＣＰＵ１１０は、シャッタ速度関連のパラメータからＣＭＯＳセンサ駆動回路１１２を制御し、絞り関連のパラメータにより絞り駆動回路１１１を制御する。
【００２４】
図２（ａ）及び（ｂ）は、図１のＣＭＯＳセンサ１０５のフォトダイオード劣化要因の欠陥画素を説明する図であり、（ａ）はＣＭＯＳセンサ１０５の構成を示し、（ｂ）は欠陥画素パターンを示す。
【００２５】
図２（ａ）において、ＣＭＯＳセンサ１０５は、フォトダイオード６０１、読み出し回路６０２、列アンプ６０３、垂直走査回路６０４、及び水平走査回路６０５を備える。
【００２６】
フォトダイオード６０１は、撮像面に２次元に配列され、入射光を光電変換する。読み出し回路６０２は、複数のフォトダイオード６０１からの出力信号を読み出す。列アンプ６０３は、垂直方向の読み出し回路６０２からの出力信号を読み出す。
【００２７】
垂直走査回路６０４、及び水平走査回路６０５をドライブしてフォトダイオード６０１に蓄積された映像信号が順次出力される。
【００２８】
図２（ａ）に示すように、フォトダイオード６０１ａ，６０１ｂが欠陥要因である場合、撮像面においての欠陥画素パターンは図２（ｂ）に示すようになる。フォトダイオード６０１は画素ごとに独立しているので、孤立点欠陥となる可能性が高い。フォトダイオード６０１が欠陥要因である場合、暗電流特性がその原因であり、欠陥画素のセンサ出力（キズレベル）は蓄積時間や温度等の条件に依存する。そのため、フォトダイオード６０１が欠陥要因の欠陥画素には、リアルタイムの画素補間による補正が適している。また、条件によっては欠陥画素が目立たず補正を必要としない場合がある。
【００２９】
図３（ａ）及び（ｂ）は、図１のＣＭＯＳセンサ１０５の読み出し回路劣化要因の欠陥画素を説明する図であり、（ａ）はＣＭＯＳセンサ１０５の構成を示し、（ｂ）は欠陥画素パターンを示す。
【００３０】
図３（ａ）に示すように、読み出し回路６０２ａが欠陥要因である場合、欠陥画素パターンは図３（ｂ）のようになる。読み出し回路６０２ａは複数のフォトダイオード６０１が共有しているので、共有している画素分だけ欠陥画素が連続する。読み出し回路６０２が欠陥要因である場合、読み出し回路のトランジスタが故障して機能しないことが原因であるので、キズレベルは蓄積時間や温度に依存しない。そのため、読み出し回路６０２が欠陥要因の欠陥画素は、常時、周辺画素からの補間による補正が必要である。
【００３１】
図４（ａ）及び（ｂ）は、図１のＣＭＯＳセンサ１０５の列アンプ劣化要因の欠陥画素を説明する図であり、（ａ）はＣＭＯＳセンサ１０５の構成を示し、（ｂ）は欠陥画素パターンを示す。
【００３２】
図４（ａ）に示すように、列アンプ６０３ａが欠陥要因である場合、欠陥画素パターンは図４（ｂ）のようになる。列アンプ６０３は垂直方向の全フォトダイオード６０１が共有しているので、完全な線キズとなる。列アンプ６０３が欠陥要因である場合、列アンプトランジスタの特性のばらつきが原因であり、キズレベルは蓄積時間や温度に依存しない。そのため、列アンプ６０３ａが欠陥要因の欠陥画素には、キズレベルを事前に検出保持し、欠陥画素のキズレベル調整による補正が適している。
【００３３】
図５は、図１のＣＭＯＳセンサ１０５における撮影条件と欠陥画素のセンサ出力（キズレベル）との関係を示す図である。
【００３４】
図５（ａ）は、蓄積時間とセンサ出力の関係を示す図である。
【００３５】
図５（ａ）において、フォトダイオード６０１が欠陥要因である場合は、蓄積時間が２倍になると、センサ出力も比例して２倍になる。一方、読み出し回路６０２、又は列アンプ６０３が欠陥要因である場合は、センサ出力は蓄積時間に依存しない。  
【００３６】
図５（ｂ）は、温度とセンサ出力の関係を示す図である。
【００３７】
図５（ｂ）において、フォトダイオード６０１が欠陥要因である場合は、温度が高温（＋８〜１０℃）になると、センサ出力も２倍になる。一方、読み出し回路６０２、又は列アンプ６０３が欠陥要因である場合は、センサ出力は温度に依存しない。
【００３８】
図６は、図１の撮像装置１００における欠陥検出時、欠陥補正時のデータの流れを説明する図である。
【００３９】
図６において、欠陥検出部１０７は、入力された映像データの欠陥画素の検出を行い、欠陥画素の位置情報（アドレス）、及びセンサ出力（レベル）をメモリ１０８に保存する。
【００４０】
ＣＰＵ１１０は、絞り駆動回路１１１を制御して異なるシャッタ速度で複数回の欠陥画素検出処理を行うように制御し、それぞれのアドレス及びレベルをメモリ１０８に保存するようにする。また、ＣＰＵ１１０は、各条件の同一アドレスの欠陥画素のレベルを比較すると共に、アドレスを参照することにより欠陥要因を判別し、判別結果に応じてキズフラグをメモリ１０８に保存する。
【００４１】
欠陥補正部１０９は、キズフラグをメモリ１０８より読み出し、各アドレスの欠陥要因を認知し、欠陥要因に応じた補正処理を行う。
【００４２】
図７は、図１におけるＣＰＵ１１０で実行される欠陥検出処理のフローチャートである。
【００４３】
図７において、ＣＰＵ１１０は、絞り駆動回路１１１を制御してアイリス１０３を閉じ、ＣＭＯＳセンサ１０５への入力を遮光状態とする（ステップＳ３０１）。次に、ＣＰＵ１１０は、欠陥画素か否かを判別するための閾値Ｔｈ１、及び欠陥要因がフォトダイオード６０１の劣化であるか否かを判別するための閾値Ｔｈ２を決定する（ステップＳ３０２）。
【００４４】
ＣＰＵ１１０は、ＣＭＯＳセンサ駆動回路１１２のパラメータを制御し、シャッタ速度を１／４ｓｅｃとし、閾値Ｔｈ１に基づいて第１の欠陥画素検出処理を行う（ステップＳ３０３）。この検出処理により、欠陥画素のアドレス及びレベルがメモリ１０８に保存される。
【００４５】
次に、ＣＰＵ１１０は、ＣＭＯＳセンサ駆動回路１１２のパラメータを制御し、シャッタ速度を１／２ｓｅｃとし、閾値Ｔｈ１に基づいて第２の欠陥画素検出処理を行う（ステップＳ３０４）。この検出処理により、欠陥画素のアドレス及びレベルがメモリ１０８に保存される。
【００４６】
次に、ＣＰＵ１１０は、第１及び第２の欠陥画素検出処理における同一アドレスの欠陥画素のレベルを比較し、それらの差分が閾値Ｔｈ２より大きいか否かを判別する（ステップＳ３０５）。
【００４７】
ステップＳ３０５の判別の結果、差分が閾値Ｔｈ２より大きいとき、すなわち、図５（ａ）に示すように、欠陥画素のレベルが２倍になり、欠陥画素のレベルがシャッタ速度に依存する場合は、フォトダイオード６０１の劣化が欠陥要因であると判別される。そのため、キズフラグとして通常フラグをメモリ１０８に保存し（ステップＳ３０６）、本処理を終了する。
【００４８】
ステップＳ３０５の判別の結果、差分が閾値Ｔｈ２より小さいとき、すなわち欠陥画素のレベルのシャッタ速度への依存度が少ない場合は、フォトダイオード６０１の劣化以外が欠陥要因であると判別され、ステップＳ３０７に進む。
【００４９】
ステップＳ３０７では、撮像面における欠陥画素のアドレスのパターンマッチを行い、垂直方向の全画素に欠陥が連続するか否かを判別する。
【００５０】
ステップＳ３０７の判別の結果、垂直方向の全画素に欠陥が連続するときは、図４に示すように、列アンプ６０３の劣化が欠陥要因であると判別される。そのため、キズフラグとして連続フラグをメモリ１０８に保存し（ステップＳ３０８）、本処理を終了する。
【００５１】
ステップＳ３０７の判別の結果、垂直方向の全画素に欠陥が連続しないとき、すなわち、読み出し回路６０２を共有する画素分だけ欠陥が連続するときは、図３に示すように、読み出し回路６０２の劣化が欠陥要因であると判別される。そのため、キズフラグとして故障フラグをメモリ１０８に保存し（ステップＳ３０９）、本処理を終了する。
【００５２】
図７の処理によれば、差分が閾値Ｔｈ２より大きいとき、すなわち欠陥画素のレベルがシャッタ速度に依存する場合は（ステップＳ３０５でＹＥＳ）、フォトダイオード６０１の劣化が欠陥要因であると判別される。これにより、欠陥画素が複数ある欠陥要因のうちのいずれによるものかを正確に判別し、欠陥要因に応じて補正方法を切り替えることにより画質を向上させることができる。
【００５３】
図８は、図１におけるＣＰＵ１１０で実行される欠陥補正処理のフローチャートである。本処理は、図７の欠陥検出処理の後に実行される。
【００５４】
図８において、ＣＰＵ１１０は、欠陥画素のアドレス、レベル、及びキズフラグをメモリ１０８より読み込む（ステップＳ１００１）。
【００５５】
次に、読み込んだキズフラグが通常フラグであるか否かを判別する（ステップＳ１００２）。この判別の結果、読み込んだキズフラグが通常フラグであるとき、すなわち、フォトダイオード６０１の劣化が欠陥要因であるときは、ステップＳ１００３に進む。
【００５６】
ステップＳ１００３では、シャッタ速度が所定の閾値Ｔｈｓより小さいか否かを判別する。この結果、シャッタ速度が所定の閾値Ｔｈｓより小さいときは、温度が所定の閾値Ｔｈｔより小さいか否かを判別する（ステップＳ１００４）。この判別の結果、温度が所定の閾値Ｔｈｔより小さいときは、キズは目立たず、補正処理を行うと補正による劣化が目立つと判断される。そのため、補正処理を行うことなく、本処理を終了する。
【００５７】
ステップＳ１００３の判別の結果、シャッタ速度が所定の閾値Ｔｈｓより大きいか、ステップＳ１００４の判別の結果、温度が所定の閾値Ｔｈｔより大きいときは、キズは目立つと判断され、ステップＳ１００５に進む。
【００５８】
ステップＳ１００５では、周辺画素からの補間による補正処理を行い、本処理を終了する。
【００５９】
ステップＳ１００２の判別の結果、読み込んだキズフラグが通常フラグでないときは、読み込んだキズフラグが故障フラグであるか否かを判別する（ステップＳ１００６）。この判別の結果、読み込んだキズフラグが故障フラグであるとき、すなわち、読み出し回路６０２の劣化が欠陥要因であるときは、周辺画素からの補間による補正処理を行い（ステップＳ１００５）、本処理を終了する。
【００６０】
ステップＳ１００６の判別の結果、読み込んだキズフラグが故障フラグでないとき（連続フラグであるとき）、すなわち、列アンプ６０３の劣化が欠陥要因であるときは、ステップＳ１００７に進む。
【００６１】
ステップＳ１００７では、メモリ１０８に保存している欠陥画素のレベルの減算による補正処理を行い、本処理を終了する。
【００６２】
図８の処理によれば、欠陥画素のアドレス、レベル、及びキズフラグをメモリ１０８より読み込む（ステップＳ１００１）、読み込んだキズフラグに応じて補正処理を行う（ステップＳ１００５、ステップＳ１００７）。これにより、欠陥画素が複数ある欠陥要因のうちのいずれによるものかを正確に判別し、欠陥要因に応じて補正方法を切り替えることにより画質を向上させることができる。
【００６３】
図９は、図７の欠陥検出処理の変形例のフローチャートである。
【００６４】
図９において、ＣＰＵ１１０は、絞り駆動回路１１１を制御してアイリス１０３を閉じ、ＣＭＯＳセンサ１０５への入力を遮光状態とする（ステップＳ５０１）。次に、ＣＰＵ１１０は、欠陥画素か否かを判別するための閾値Ｔｈ１、及び欠陥要因がフォトダイオード６０１の劣化であるか否かを判別するための閾値Ｔｈ２を決定する（ステップＳ５０２）。
【００６５】
ＣＰＵ１１０は、ＣＭＯＳセンサ駆動回路１１２のパラメータを制御し、シャッタ速度を１／２ｓｅｃとし、温度を２０℃に設定して、閾値Ｔｈ１に基づいて第１の欠陥画素検出処理を行う（ステップＳ５０３）。この検出処理により、欠陥画素のアドレス及びレベルがメモリ１０８に保存される。
【００６６】
次に、ＣＰＵ１１０は、ＣＭＯＳセンサ駆動回路１１２のパラメータを制御し、温度を２８℃に設定して、閾値Ｔｈ１に基づいて第２の欠陥画素検出処理を行う（ステップＳ５０４）。この検出処理により、欠陥画素のアドレス及びレベルがメモリ１０８に保存される。
【００６７】
次に、ＣＰＵ１１０は、第１及び第２の欠陥画素検出処理における同一アドレスの欠陥画素のレベルを比較し、それらの差分が閾値Ｔｈ２より大きいか否かを判別する（ステップＳ５０５）。
【００６８】
ステップＳ５０５の判別の結果、差分が閾値Ｔｈ２より大きいとき、すなわち、図５（ｂ）に示すように、欠陥画素のレベルが２倍になり、欠陥画素のレベルが温度に依存する場合は、フォトダイオード６０１の劣化が欠陥要因であると判別される。そのため、キズフラグとして通常フラグをメモリ１０８に保存し（ステップＳ５０６）、本処理を終了する。
【００６９】
ステップＳ５０５の判別の結果、差分が閾値Ｔｈ２より小さいとき、すなわち欠陥画素のレベルの温度への依存度が少ない場合は、フォトダイオード６０１の劣化以外が欠陥要因であると判別され、ステップＳ５０７に進む。
【００７０】
ステップＳ５０７では、撮像面における欠陥画素のアドレスのパターンマッチを行い、垂直方向の全画素に欠陥が連続するか否かを判別する。
【００７１】
ステップＳ５０７の判別の結果、垂直方向の全画素に欠陥が連続するときは、図４に示すように、列アンプ６０３の劣化が欠陥要因であると判別される。そのため、キズフラグとして連続フラグをメモリ１０８に保存し（ステップＳ５０８）、本処理を終了する。
【００７２】
ステップＳ５０７の判別の結果、垂直方向の全画素に欠陥が連続しないとき、すなわち、読み出し回路６０２を共有する画素分だけ欠陥が連続するときは、図３に示すように、読み出し回路６０２の劣化が欠陥要因であると判別される。そのため、キズフラグとして故障フラグをメモリ１０８に保存し（ステップＳ５０９）、本処理を終了する。
【００７３】
図９の処理によれば、差分が閾値Ｔｈ２より大きいとき、すなわち欠陥画素のレベルが温度に依存する場合は（ステップＳ５０５でＹＥＳ）、フォトダイオード６０１の劣化が欠陥要因であると判別される。これにより、欠陥画素が複数ある欠陥要因のうちのいずれによるものかを正確に判別し、欠陥要因に応じて補正方法を切り替えることにより画質を向上させることができる。
【００７４】
図１０は、図７の欠陥検出処理の他の変形例のフローチャートである。
【００７５】
図１０において、ＣＰＵ１１０は、絞り駆動回路１１１を制御してアイリス１０３を閉じ、ＣＭＯＳセンサ１０５への入力を遮光状態とする（ステップＳ４０１）。次に、ＣＰＵ１１０は、欠陥画素か否かを判別するための閾値Ｔｈ１、及び欠陥要因がフォトダイオード６０１の劣化であるか否かを判別するための閾値Ｔｈ２を決定する（ステップＳ４０２）。
【００７６】
ＣＰＵ１１０は、ＣＭＯＳセンサ駆動回路１１２のパラメータを制御し、シャッタ速度を１／２ｓｅｃとし、欠陥画素検出処理を行う（ステップＳ４０３）。この検出処理により、欠陥画素のアドレス及びレベルがメモリ１０８に保存される。
【００７７】
次に、撮像面における欠陥画素のアドレスのパターンマッチを行う（ステップＳ４０４）。この判別の結果、欠陥画素が孤立しているときは、図２に示すように、フォトダイオード６０１の劣化が欠陥要因であると判別される。そのため、キズフラグとして通常フラグをメモリ１０８に保存し（ステップＳ４０５）、本処理を終了する。
【００７８】
ステップＳ４０４の判別の結果、垂直方向の全画素に欠陥が連続するときは、パターン内の欠陥画素のレベルのばらつきが閾値Ｔｈ２より大きいか否かを判別する（ステップＳ４０６）。
【００７９】
ステップＳ４０６の判別の結果、パターン内の欠陥画素のレベルのばらつきが閾値Ｔｈ２より小さいときは、図４に示すように、列アンプ６０３の劣化が欠陥要因であると判別される。そのため、キズフラグとして連続フラグをメモリ１０８に保存し（ステップＳ４０７）、本処理を終了する。
【００８０】
ステップＳ４０６の判別の結果、パターン内の欠陥画素のレベルのばらつきが閾値Ｔｈ２より大きいときは、フォトダイオード６０１の劣化が欠陥要因の欠陥画素が偶然連続したものと判別し、ステップＳ４０５以降の処理を実行する。
【００８１】
ステップＳ４０４の判別の結果、読み出し回路６０２を共有する画素分だけ欠陥が連続するときは、パターン内の欠陥画素のレベルのばらつきが閾値Ｔｈ２より大きいか否かを判別する（ステップＳ４０８）。
【００８２】
ステップＳ４０８の判別の結果、パターン内の欠陥画素のレベルのばらつきが閾値Ｔｈ２より小さいときは、図３に示すように、読み出し回路６０２の劣化が欠陥要因であると判別される。そのため、キズフラグとして故障フラグをメモリ１０８に保存し（ステップＳ４０９）、本処理を終了する。
【００８３】
ステップＳ４０８の判別の結果、パターン内の欠陥画素のレベルのばらつきが閾値Ｔｈ２より大きいときは、フォトダイオード６０１の劣化が欠陥要因の欠陥画素が偶然連続したものと判別し、ステップＳ４０５以降の処理を実行する。
【００８４】
図１０の処理によれば、欠陥画素が孤立しているときは、フォトダイオード６０１の劣化が欠陥要因であると判別される（ステップＳ４０４）。これにより、欠陥画素が複数ある欠陥要因のうちのいずれによるものかを正確に判別し、欠陥要因に応じて補正方法を切り替えることにより画質を向上させることができる。
【００８５】
上記の実施の形態で説明した処理、機能等は、いずれもコンピュータ読み取り可能なプログラム等で実現することもできる。
【００８６】
この場合、上記の実施の形態で説明した処理、機能等は、システム又は装置に含まれるコンピュータ（ＣＰＵ、ＭＰＵ等でもよい）が上記のプログラム等を実行することによって実現されることになる。言い換えれば、上記のプログラム等が、システム又は装置に含まれるコンピュータに、上記の実施の形態で説明した処理、機能等を実行させることになる。また、この場合、上記のプログラム等は、コンピュータ読み取り可能な記憶媒体又はネットワークを介してシステム又は装置に含まれるコンピュータに提供されることになる。
【００８７】
システム又は装置に含まれるコンピュータに上記のプログラム等を提供する記憶媒体には、磁気ディスク、光ディスク、光磁気ディスク、ハードディスク、磁気テープ、不揮発性メモリ等を用いることができる。
【００８８】
また、上記のプログラム等は、その一部をコンピュータ上で稼動しているＯＳ（オペレーティングシステム）等を用いて構成してもよい。
【００８９】
さらに、上記のプログラム等は、その一部をコンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットで実行するように構成してもよい。
【図面の簡単な説明】
【００９０】
【図１】本発明の実施の形態に係る撮像装置の全体構成を示すブロック図である。
【図２】図１のＣＭＯＳセンサ１０５のフォトダイオード劣化要因の欠陥画素を説明する図であり、（ａ）はＣＭＯＳセンサ１０５の構成を示し、（ｂ）は欠陥画素パターンを示す。
【図３】図１のＣＭＯＳセンサ１０５の読み出し回路劣化要因の欠陥画素を説明する図であり、（ａ）はＣＭＯＳセンサ１０５の構成を示し、（ｂ）は欠陥画素パターンを示す。
【図４】図１のＣＭＯＳセンサ１０５の列アンプ劣化要因の欠陥画素を説明する図であり、（ａ）はＣＭＯＳセンサ１０５の構成を示し、（ｂ）は欠陥画素パターンを示す。
【図５】図１のＣＭＯＳセンサ１０５における撮影条件と欠陥画素のセンサ出力（キズレベル）との関係を示す図であり、（ａ）は蓄積時間とセンサ出力の関係を示し、（ｂ）は温度とセンサ出力の関係を示す。
【図６】図１の撮像装置１００における欠陥検出時、欠陥補正時のデータの流れを説明する図である。
【図７】図１におけるＣＰＵ１１０で実行される欠陥検出処理のフローチャートである。
【図８】図１におけるＣＰＵ１１０で実行される欠陥補正処理のフローチャートである。
【図９】図７の欠陥検出処理の変形例のフローチャートである。
【図１０】図７の欠陥検出処理の他の変形例のフローチャートである。
【符号の説明】
【００９１】
１００  撮像装置
１０７  欠陥検出部
１０８  メモリ
１０９  欠陥補正部
１１０  ＣＰＵ
【図１】
2008148129.tif 000003
【図２】
2008148129.tif 000004
【図３】
2008148129.tif 000005
【図４】
2008148129.tif 000006
【図５】
2008148129.tif 000007
【図６】
2008148129.tif 000008
【図７】
2008148129.tif 000009
【図８】
2008148129.tif 000010
【図９】
2008148129.tif 000011
【図１０】
2008148129.tif 000012