(57)【要約】【課題】リーダライタとのデータ通信を適切に維持する。【解決手段】ＩＣタグ２０は、論理制御回路２５用の基本クロック信号ＣＬを発生する乱数発生回路２６と、電源電圧Ｖd の確立により初期信号をランダムなインタバル時間ごとにリーダライタに繰返し送信する送信手段と、リーダライタからのＩＤ情報を含むコマンドを受信する受信手段とを備える。【選択図】図３
2008293167.tif 000002
【特許請求の範囲】
【請求項１】
無接触形のＩＣタグに組み込む乱数発生回路であって、クロック信号を発生する第１のパルス源と、該第１のパルス源からのクロック信号より長いパルス周期のクロック信号を発生する第２のパルス源と、前記第１、第２のパルス源からの各クロック信号をそれぞれシリアル入力端子、クロック入力端子に入力するシフトレジスタとを備えてなり、該シフトレジスタは、前記第２のパルス源からのクロック信号に基づき、前記第１のパルス源からのクロック信号のレベルをサンプリングして２値データとして時系列的に記憶し、所定ビット数の乱数としてパラレル出力することを特徴とする乱数発生回路。
【請求項２】
前記第１のパルス源は、パルス発振器の出力と、リーダライタからの搬送波の波形整形出力とのいずれかを選択出力可能であることを特徴とする請求項１記載の乱数発生回路。
【請求項３】
前記第１のパルス源からのクロック信号は、ＩＣタグの論理制御回路用の基本クロック信号として使用可能であることを特徴とする請求項１または請求項２記載の乱数発生回路。
【請求項４】
前記第２のパルス源からのクロック信号は、ＩＣタグに搭載するメモリの書込み電圧を生成する昇圧回路用のクロック信号として使用可能であることを特徴とする請求項１ないし請求項３のいずれか記載の乱数発生回路。
【請求項５】
電波を介してリーダライタと双方向にデータ通信する無接触形のＩＣタグであって、論理制御回路用の基本クロック信号を発生するクロック発生手段と、電源電圧の確立により同期信号、ＩＤ情報を含む初期信号をランダムなインタバル時間ごとにリーダライタに繰返し送信する送信手段と、リーダライタからのＩＤ情報を含むコマンドを受信する受信手段とを備えてなり、前記送信手段は、前記クロック発生手段からの基本クロック信号に基づいて初期信号のビットレートを定め、前記受信手段は、リーダライタからのコマンドが自ＩＣタグに対する選択コマンドであれば、前記送信手段による初期信号の繰返し送信を停止させてリーダライタからの自ＩＣタグに対する通常コマンドの受信を待ち、他ＩＣタグに対するコマンドであれば、前記送信手段による初期信号の繰返し送信を一時中断させることを特徴とするＩＣタグ。
【請求項６】
請求項１ないし請求項４のいずれか記載の乱数発生回路を付設し、前記送信手段は、初期信号の繰返し送信の都度、前記乱数発生回路からの乱数に基づいてインタバル時間を設定することを特徴とする請求項５記載のＩＣタグ。
【請求項７】
前記クロック発生手段は、前記第１のパルス源からのクロック信号を基本クロック信号として出力することを特徴とする請求項６記載のＩＣタグ。
【請求項８】
電波を介して複数の無接触形のＩＣタグと双方向にデータ通信するリーダライタであって、ＩＣタグからの同期信号、ＩＤ情報を含む初期信号を受信する受信手段と、該受信手段によって受信された同期信号のビットレートを計測し、ＩＤ情報ごとに記憶する計測手段と、特定のＩＣタグに対してＩＤ情報を含むコマンドを送信する送信手段とを備えてなり、該送信手段は、記憶されているＩＤ情報ごとのビットレートに合わせてコマンドのビットレートを設定することを特徴とするリーダライタ。
【請求項９】
前記受信手段は、ＩＣタグからのＩＤ情報を含む応答信号を受信し、前記計測手段は、前記受信手段によって受信された応答信号のビットレートを計測し、ＩＤ情報ごとに記憶されているビットレートを更新することを特徴とする請求項８記載のリーダライタ。
【請求項１０】
請求項５ないし請求項７のいずれか記載の複数のＩＣタグと、請求項８または請求項９記載のリーダライタとを組み合わせてなる無接触形のＩＣタグシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、無接触形のＩＣタグ用のＩＣチップに組み込む乱数発生回路、無接触形のＩＣタグ、無接触形のＩＣタグ用のリーダライタ、無接触形のＩＣタグシステムに関する。
【背景技術】
【０００２】
電波を介してリーダライタと双方向にデータ通信する無接触形のＩＣタグは、セキュリティの向上のために、暗号化用の乱数発生回路を組み込むことがある。
【０００３】
従来の乱数発生回路は、電気回路の熱雑音を増幅するもの（たとえば特許文献１）、特殊な半導体素子（Ｓi ドットＭＯＳＦＥＴ）内の単一電子現象を利用するもの（たとえば非特許文献１）などの物理乱数発生回路が知られている。なお、数学的な手法によるソフトウェア的な擬似乱数発生回路や、高周波の発振回路と、低速カウンタ、平滑化回路とを組み合わせる乱数発生回路は、回路規模や消費電力が過大になりがちであり、ＩＣタグなどの小形機器に搭載することに不向きであるとされている。
【０００４】
一方、無接触形ＩＣタグシステムにおいて、ＩＣタグとリーダライタとのデータ通信は、リーダライタからの搬送波を利用してＩＣタグ内の論理制御回路用の基本クロック信号を作る同期通信方式が一般的である（たとえば特許文献２、３）。
【特許文献１】特開２００２−４１２８１号公報
【特許文献２】特開平７−１０５３３０号公報
【特許文献３】特開平９−２１４３６６号公報
【非特許文献１】棚本  哲史他、超小型乱数発生素子、インターネット情報、www.toshiba.co.jp/tech/review/2006/02/61_02pdf/a05.pdf
【発明の開示】
【発明が解決しようとする課題】
【０００５】
かかる従来技術によるときは、従来の物理乱数発生回路のうち、電気回路の熱雑音を利用するものは、増幅回路やフィルタ回路が大げさになり、所要回路面積が過大になりがちであり、単一電子現象を利用するものは、特殊な半導体素子が必要であり、一般的でないという問題があった。また、従来のデータ通信方式は、リーダライタからの搬送波の周波数に自由度がないため、地域や用途などによって適用が制限されることがある上、複数のＩＣタグが同時に応答すると、通信が錯綜して正常なデータ通信ができなくなることがあるという問題があった。
【０００６】
そこで、この発明の目的は、かかる従来技術の問題に鑑み、簡単な標準的な回路素子を組み合わせながら、無接触形のＩＣタグ用のＩＣチップに好適に組み込むことができる乱数発生回路と、リーダライタからの搬送波の周波数に依存することなく動作し、複数のＩＣタグが同時に応答しても適切なデータ通信を維持することができる無接触形のＩＣタグ、リーダライタ、ＩＣタグシステムとを提供することにある。
【課題を解決するための手段】
【０００７】
かかる目的を達成するためのこの出願の第１発明（請求項１に係る発明をいう、以下同じ）の構成は、無接触形のＩＣタグに組み込む乱数発生回路であって、クロック信号を発生する第１のパルス源と、第１のパルス源からのクロック信号より長いパルス周期のクロック信号を発生する第２のパルス源と、第１、第２のパルス源からの各クロック信号をそれぞれシリアル入力端子、クロック入力端子に入力するシフトレジスタとを備えてなり、シフトレジスタは、第２のパルス源からのクロック信号に基づき、第１のパルス源からのクロック信号のレベルをサンプリングして２値データとして時系列的に記憶し、所定ビット数の乱数としてパラレル出力することをその要旨とする。
【０００８】
なお、第１のパルス源は、パルス発振器の出力と、リーダライタからの搬送波の波形整形出力とのいずれかを選択出力可能であってもよく、第１のパルス源からのクロック信号は、ＩＣタグの論理制御回路用の基本クロック信号として使用可能であってもよく、第２のパルス源からのクロック信号は、ＩＣタグに搭載するメモリの書込み電圧を生成する昇圧回路用のクロック信号として使用可能であってもよい。
【０００９】
第２発明（請求項５に係る発明をいう、以下同じ）の構成は、電波を介してリーダライタと双方向にデータ通信する無接触形のＩＣタグであって、論理制御回路用の基本クロック信号を発生するクロック発生手段と、電源電圧の確立により同期信号、ＩＤ情報を含む初期信号をランダムなインタバル時間ごとにリーダライタに繰返し送信する送信手段と、リーダライタからのＩＤ情報を含むコマンドを受信する受信手段とを備えてなり、送信手段は、クロック発生手段からの基本クロック信号に基づいて初期信号のビットレートを定め、受信手段は、リーダライタからのコマンドが自ＩＣタグに対する選択コマンドであれば、送信手段による初期信号の繰返し送信を停止させてリーダライタからの自ＩＣタグに対する通常コマンドの受信を待ち、他ＩＣタグに対するコマンドであれば、送信手段による初期信号の繰返し送信を一時中断させることをその要旨とする。
【００１０】
なお、第１発明に係る乱数発生回路を付設し、送信手段は、初期信号の繰返し送信の都度、乱数発生回路からの乱数に基づいてインタバル時間を設定することができ、クロック発生手段は、第１のパルス源からのクロック信号を基本クロック信号として出力することができる。
【００１１】
第３発明（請求項８に係る発明をいう、以下同じ）の構成は、電波を介して複数の無接触形のＩＣタグと双方向にデータ通信するリーダライタであって、ＩＣタグからの同期信号、ＩＤ情報を含む初期信号を受信する受信手段と、受信手段によって受信された同期信号のビットレートを計測し、ＩＤ情報ごとに記憶する計測手段と、特定のＩＣタグに対してＩＤ情報を含むコマンドを送信する送信手段とを備えてなり、送信手段は、記憶されているＩＤ情報ごとのビットレートに合わせてコマンドのビットレートを設定することをその要旨とする。
【００１２】
なお、受信手段は、ＩＣタグからのＩＤ情報を含む応答信号を受信し、計測手段は、受信手段によって受信された応答信号のビットレートを計測し、ＩＤ情報ごとに記憶されているビットレートを更新することができる。
【００１３】
第４発明（請求項１０に係る発明をいう、以下同じ）の構成は、第２発明に係る複数のＩＣタグと、第３発明に係るリーダライタとを組み合わせてなることをその要旨とする。
【発明の効果】
【００１４】
かかる第１発明の構成によるときは、シフトレジスタは、第１のパルス源からの高周波のクロック信号をシリアル入力端子に入力し、第２のパルス源からの低周波のクロック信号をクロック入力端子に入力することにより、後者のクロック信号に基づいて前者のクロック信号のレベルをサンプリングし、１または０の２値データとして時系列的に記憶して所定ビット数の乱数としてパラレル出力する。第２のパルス源からのクロック信号により第１のパルス源からのクロック信号をサンプリングするとき、第１のパルス源からのクロック信号のレベルは、１または０のいずれかであって、予測不能であるからである。そこで、第１発明は、シフトレジスタに格別な平滑化回路を付設しなくても、第１、第２のパルス源からの各クロック信号の一方または双方の微少な周波数変動により乱数データを大幅に変動させることができる上、消費電力が小さく、所要回路面積も小さくて済み、無接触形のＩＣタグ用のＩＣチップに好適に組み込むことができる。
【００１５】
なお、シフトレジスタのビット数は、パラレル出力する乱数をセキュリティ用の暗号鍵として使用することを考慮して、１６、３２、６４、１２８ビット程度にすることが好ましい。また、第１、第２のパルス源は、それぞれのクロック信号が互いに独立であり、相関性を有しないものとし、少なくとも一方のパルス源は、たとえば電源電圧、周囲温度などの動作パラメータに対して発振周波数の安定度がさほど高くないことが好ましい。また、双方のパルス源を同一の回路構成に揃えるときは、たとえば回路素子の形式などを違えることにより、周波数の安定度に差違を生じさせることが好ましい。
【００１６】
第１のパルス源は、独立のパルス発振器を使用するに代えて、リーダライタからの搬送波を波形整形して出力してもよい。第２のパルス源は、当然に独立のパルス発振器であるから、第１のパルス源として独立のパルス発振器を使用しないことにより、第１、第２のパルス源からのクロック信号を互いに完全に独立させ、乱数特性を改善することができる。ただし、このときの第２のパルス源は、発振周波数の安定度が低い回路構成とする。
【００１７】
第１のパルス源からのクロック信号をＩＣタグの論理制御回路用の基本クロック信号として使用すれば、基本クロック信号を発生させるためのクロック発生手段をＩＣタグ内に別に設ける必要がない。また、第２のパルス源からのクロック信号をＩＣタグに搭載するメモリ（たとえばＥＥＰＲＯＭなどの書替可能な不揮発性メモリ）の書込み電圧生成用のクロック信号として使用すれば、専用のクロック信号発生手段をＩＣタグ内に別に設ける必要がない。
【００１８】
第２発明の構成によるときは、ＩＣタグがリーダライタの通信可能領域に進入して電源電圧が確立すると、送信手段は、ランダムなインタバル時間ごとに初期信号を繰返し送信する。そこで、仮に複数のＩＣタグが同時にリーダライタの通信可能領域に進入した場合であっても、リーダライタは、少なくとも２回目以降に送信されるいずれかのＩＣタグからの初期信号を確実に受信し、初期信号に含まれるＩＤ情報に基づいてＩＣタグを特定することができる。各ＩＣタグからの初期信号は、ランダムなインタバル時間ごとに繰返し送信されるからである。一方、受信手段は、リーダライタからのコマンドが自ＩＣタグに対する選択コマンドであれば、リーダライタとの通信が確立されたと判断し、初期信号の繰返し送信を停止させて、リーダライタからの自ＩＣタグに対するデータ通信用の通常コマンドの受信を待てばよく、他ＩＣタグに対するコマンドであれば、初期信号の繰返し送信を一時中断させることにより、リーダライタと他ＩＣタグとのデータ通信の妨害を回避する。
【００１９】
なお、リーダライタからのコマンドには、ＩＣタグからの初期信号に応答する選択コマンドと、データ通信用の通常コマンド（たとえばリードコマンド、ライトコマンド）とがあるものとし、いずれのコマンドにも、ＩＣタグを特定するＩＤ情報が含まれているものとする。また、送信手段は、クロック発生手段からの基本クロック信号に基づいて初期信号のビットレートを定めるから、リーダライタにおいてそれを計測してコマンドに反映させることにより、リーダライタからの搬送波の周波数に依存しないデータ通信を実現することができる。
【００２０】
第１発明に係る乱数発生回路を付設すれば、送信回路は、乱数発生回路からの乱数に基づいて、初期信号の繰返し送信の都度、繰返し送信のインタバル時間をランダムに設定することができる。また、乱数発生回路の第１のパルス源からのクロック信号を論理制御回路用の基本クロック信号として出力すれば、格別なクロック発生手段を別に設ける必要がない。
【００２１】
第３発明の構成によるときは、計測手段は、受信手段によって受信されたＩＣタグからの初期信号に含まれる同期信号のビットレートを計測し、それをＩＤ情報ごとに記憶する。また、送信手段は、特定のＩＣタグに対してコマンドを送信するに際し、そのＩＣタグのＩＤ情報をコマンドに付加するとともに、ＩＤ情報ごとに記憶されているビットレートに合わせてコマンドのビットレートを設定する。そこで、ＩＣタグ側では、自己が送出した初期信号のビットレートと同一のビットレートのコマンドを受信すればよく、リーダライタからの搬送波の周波数に全く依存しない双方向のデータ通信を実現することができる。なお、計測手段は、ＩＤ情報ごとにビットレートを記憶するから、ＩＣタグごとにビットレートが異なっていてもよく、ビットレートが同一のＩＣタグが複数存在していてもよい。
【００２２】
計測手段は、受信手段によって受信されたＩＣタグからの応答信号のビットレートを計測し、ＩＤ情報ごとに記憶されているビットレートを更新することにより、送信手段は、ＩＣタグに対し、そのＩＣタグの最新のビットレートに合わせてコマンドを送信することができる。すなわち、ＩＣタグ側の基本クロック信号が時間的に変動する場合であっても、常に最新のビットレートを反映して確実なデータ通信を実現することができる。
【００２３】
第４発明の構成によるときは、第２発明に係る複数のＩＣタグと、第３発明に係るリーダライタとを組み合わせることによって、リーダライタからの搬送波の周波数に依存することなく、複数のＩＣタグがリーダライタの通信可能領域に同時に進入しても、互いの通信が錯綜することなく、適切な双方向のデータ通信を維持することができる。
【発明を実施するための最良の形態】
【００２４】
以下、図面を以って発明の実施の形態を説明する。
【００２５】
無接触形のＩＣタグシステムは、リーダライタ１０と、複数の無接触形のＩＣタグ２０、２０…とを組み合わせてなる（図１）。
【００２６】
リーダライタ１０には、電波Ｗを介してＩＣタグ２０、２０…とデータ通信するために、送受信用のアンテナ１０ａが付設されている。ただし、図１において、ＩＣタグ２０、２０…は、図示しないコンベヤ上の図示しない物品に個別に付設され、矢印Ｋ方向に搬送される。リーダライタ１０は、ＩＣタグ２０、２０…の進行経路と交錯する通信可能領域Ｓを有し、各ＩＣタグ２０は、通信可能領域Ｓ内にあるとき、電波Ｗを介してリーダライタ１０と双方向にデータ通信することができる。
【００２７】
リーダライタ１０は、アンテナ１０ａに接続する受信回路１１、送信回路１２と、マイクロコンピュータ１３とを備えている（図２）。マイクロコンピュータ１３には、メモリ１４が内蔵されている。受信回路１１の出力は、マイクロコンピュータ１３に接続され、マイクロコンピュータ１３の出力は、送信回路１２に接続されている。また、マイクロコンピュータ１３は、図示しない外部のホストコンピュータと双方向に接続されている。
【００２８】
ＩＣタグ２０は、コイルＬ、コンデンサＣによる並列共振回路２１と、電源回路２２、送信回路２３、受信回路２４と、マイクロコンピュータからなる論理制御回路２５と、乱数発生回路２６とを備えている。ただし、論理制御回路２５には、たとえばＥＥＰＲＯＭのような書替可能な不揮発性のメモリ２５ａが双方向に接続されている。乱数発生回路２６は、パルス発振器２６ａ、２６ｂ、シフトレジスタ２６ｃと、波形整形回路２６ｄ、スイッチ２６ｅとを備えている。なお、図３において、ＩＣタグ２０の各構成部材は、ＩＣタグ２０用のＩＣチップに一体に組み込むことができる。ただし、コイルＬ、コンデンサＣの一方または双方は、ＩＣチップの外部に設けてもよい。
【００２９】
電源回路２２、送信回路２３、受信回路２４は、並列共振回路２１に並列接続されている。なお、受信回路２４の出力は、論理制御回路２５に接続され、論理制御回路２５の出力は、送信回路２３に接続されている。また、電源回路２２の出力は、直流の電源電圧Ｖd としてＩＣタグ２０の各構成部材に給電されている。
【００３０】
並列共振回路２１の一端は、波形整形回路２６ｄを介してスイッチ２６ｅの一方の切換端子に接続され、パルス発振器２６ａの出力は、スイッチ２６ｅの他方の切換端子に接続され、スイッチ２６ｅの共通端子は、シフトレジスタ２６ｃのシリアル入力端子ＳＴに接続されている。なお、スイッチ２６ｅの共通端子は、基本クロック信号ＣＬとして論理制御回路２５に分岐入力されている。パルス発振器２６ｂの出力は、シフトレジスタ２６ｃのクロック入力端子ＣＴに接続され、メモリ２５ａの書込み電圧を生成する図示しない昇圧回路用のクロック信号ＷＲとして論理制御回路２５に分岐入力されている。シフトレジスタ２６ｃのパラレル出力端子ＰＴは、論理制御回路２５に接続されている。
【００３１】
リーダライタ１０は、送信回路１２、アンテナ１０ａを介してＩＣタグ２０、２０…に電波Ｗを送信することができる（図１、図２）。ただし、電波Ｗは、高周波の搬送波Ｗ1 に対して任意のパルスデータＤが重畳されており（図４）、パルスデータＤは、マイクロコンピュータ１３により準備され（図２）、送信回路１２内の図示しない変調回路を介して搬送波Ｗ1 に重畳される。なお、パルスデータＤによる電波Ｗの変調率は、図４のように１００％未満に設定してもよく、１００％に設定してもよい。
【００３２】
ＩＣタグ２０がリーダライタ１０の通信可能領域Ｓに進入すると、ＩＣタグ２０のコイルＬ、コンデンサＣの両端には、リーダライタ１０からの電波Ｗの搬送波Ｗ1 による高周波電圧Ｖf が発生する（図３）。そこで、電源回路２２は、高周波電圧Ｖf を整流平滑して直流の電源電圧Ｖd を作り、ＩＣタグ２０の各部に供給してＩＣタグ２０を動作させる。たとえば、受信回路２４は、高周波電圧Ｖf を入力し、リーダライタ１０からの電波Ｗに重畳されているパルスデータＤを復調して論理制御回路２５に送出するから、論理制御回路２５は、パルスデータＤを解読し、パルスデータＤの内容に従って所定の動作を実行することができる。
【００３３】
また、論理制御回路２５は、必要に応じて、リーダライタ１０に向けて発信すべきデータを別のパルスデータＤ1 として送信回路２３に送出し、送信回路２３は、パルスデータＤ1 によりリーダライタ１０からの搬送波Ｗ1 を負荷変調し、リーダライタ１０に送信する。そこで、リーダライタ１０の受信回路１１は、パルスデータＤ1 を復調してマイクロコンピュータ１３に送出し（図２）、マイクロコンピュータ１３は、パルスデータＤ1 を解読して所定の動作を実行することができる。
【００３４】
図３において、論理制御回路２５は、乱数発生回路２６からの基本クロック信号ＣＬに基づいて動作し、メモリ２５ａの書替が必要なときは、乱数発生回路２６からのクロック信号ＷＲを利用して、図示しない昇圧回路により書替用の高電圧を作る。基本クロック信号ＣＬは、スイッチ２６ｅをパルス発振器２６ａ側に切り換えることにより、パルス発振器２６ａの出力を選択し、スイッチ２６ｅを波形整形回路２６ｄ側に切り換えることにより、高周波電圧Ｖf 、すなわちリーダライタ１０からの搬送波Ｗ1 の波形整形出力を選択することができる。なお、基本クロック信号ＣＬ、クロック信号ＷＲのパルス周期Ｔc 、Ｔw は、Ｔw ≫Ｔc に設定されている（図５）。ただし、パルス発振器２６ａの発振周波数は、高周波の搬送波Ｗ1 の周波数より低いものとし、スイッチ２６ｅは、搬送波Ｗ1 の周波数が基本クロック信号ＣＬとして高過ぎるとき、パルス発振器２６ａ側に切り換える。
【００３５】
シフトレジスタ２６ｃは、基本クロック信号ＣＬ、クロック信号ＷＲをそれぞれシリアル入力端子ＳＴ、クロック入力端子ＣＴに入力することにより、クロック信号ＷＲの立上りまたは立下りのエッジごとに基本クロック信号ＣＬのレベルをサンプリングし、１または０の２値データとして時系列的に記憶する。ただし、図５において、クロック信号ＷＲから基本クロック信号ＣＬに向かう矢印は、クロック信号ＷＲの立上りのエッジにより基本クロック信号ＣＬのレベルをサンプリングすることを示している。
【００３６】
一方、シフトレジスタ２６ｃは、このようにして記憶した所定ビット数の２値データをパラレル出力端子ＰＴから乱数Ｒとして論理制御回路２５にパラレル出力することができる。基本クロック信号ＣＬ、クロック信号ＷＲは、それぞれパルス発振器２６ａ、波形整形回路２６ｄ、スイッチ２６ｅからなる第１のパルス源からのクロック信号、パルス発振器２６ｂからなる第２のパルス源からのクロック信号であって、両者のクロック信号は、互いに相関性がなく、後者のクロック信号に基づいてサンプリングされる前者のクロック信号の各サンプリング時点のレベルは、予測不能であるからである。なお、乱数発生回路２６は、常時作動させ、第２のパルス源からのクロック信号の１周期ごとに異なる乱数Ｒを連続的に発生させてもよく、必要に応じて、論理制御回路２５からの図示しない指令信号によって作動させ、その都度新規の乱数Ｒを発生させてもよい。
【００３７】
ＩＣタグ２０は、リーダライタ１０の通信可能領域Ｓに進入し、電源回路２２からの電源電圧Ｖd が確立すると、たとえば図６のプログラムフローチャートに従って動作する。
【００３８】
ＩＣタグ２０の論理制御回路２５は、まず、乱数発生回路２６から乱数Ｒを読み出し、乱数Ｒに基づいて、初期信号の繰返し送信のインタバル時間を設定する（図６のプログラムステップ（１）、以下、単に（１）のように記す）。つづいて、論理制御回路２５は、送信回路２３を介して、リーダライタ１０に向けて初期信号を送信する（２）。ただし、論理制御回路２５は、乱数発生回路２６からの基本クロック信号ＣＬに基づいて作動し、基本クロック信号ＣＬに基づいて初期信号のビットレートを定めるものとする。次に、論理制御回路２５は、受信回路２４を介して受信するリーダライタ１０からの電波ＷにいずれかのＩＣタグ２０に対するコマンドが重畳されているか否かを判断し（３）、リーダライタ１０からのコマンドを検知しない限り、インタバル時間の経過を待って（６）、乱数発生回路２６からの乱数Ｒを新たに読み出し（１）、以下同様の動作を繰り返す（（１）〜（３）、（６）、（１））。
【００３９】
ここで、ＩＣタグ２０からの初期信号、リーダライタ１０からのコマンドのフォーマットは、たとえば図７のとおりである。初期信号は、たとえば図４のパルスデータＤのような規則的なビットパターンの４〜１６周期分からなるスタート信号、２値数値の１１００１１１０のような固定パターンの同期信号、ＩＣタグ２０を識別するための固有のＩＤ情報と、同期信号、ＩＤ情報を対象とするエラーチェック用のＣＲＣ（Ｃｙｃｌｉｃ  Ｒｅｄｕｎｄａｎｃｙ  Ｃｈｅｃｋ）情報、固定パターンのエンド信号とを縦続して構成されている。また、コマンドは、スタート信号、コマンドの種類を示すコマンドコードにつづけて、ＩＣタグ２０を指定するＩＤ情報と、必要なコマンドデータと、コマンドコード、ＩＤ情報、コマンドデータを対象とするＣＲＣ情報と、エンド信号とを縦続して構成されている。
【００４０】
なお、図７には、リーダライタ１０からのコマンドに対して応答するためのＩＣタグ２０からの必要な応答信号の他、リーダライタ１０からの選択コマンド、リーダライタ１０からのリードコマンド、ライトコマンドの各フォーマットが併せて図示されている。ただし、リーダライタ１０からのコマンドには、選択コマンド、通常コマンドがあり、通常コマンドには、リードコマンド、ライトコマンドなどがあるものとする。そこで、ＩＣタグ２０の論理制御回路２５は、図６のプログラムステップ（１）〜（３）、（６）、（１）を繰返し実行することにより、乱数発生回路２６からの乱数Ｒに基づいて、同期信号、ＩＤ情報を含む初期信号をランダムなインタバル時間ごとに送信回路２３を介してリーダライタ１０に繰返し送信するとともに、基本クロック信号ＣＬに基づいて初期信号のビットレートを定めることができる。
【００４１】
一方、論理制御回路２５は、インタバル時間の間に受信回路２４を介してリーダライタ１０からのコマンド（選択コマンドまたは通常コマンド）を検知すると（３）、そのコマンドが自ＩＣタグ２０に対する選択コマンドであれば（（４）、（５））、初期信号の繰返し送信を停止させてリーダライタ１０からの通常コマンドの受信を待つ（８）。また、リーダライタ１０からのコマンドが自ＩＣタグ２０に対するコマンドでなく、他ＩＣタグ２０に対するコマンドであれば（４）、通常よりも長めのインタバル時間を設定して初期信号の繰返し送信を一時中断させる（（７）、（６））。さらに、リーダライタ１０からのコマンドが自ＩＣタグ２０に対する選択コマンドでないときは（（４）、（５））、通常のランダムなインタバル時間による初期信号の繰返し送信を続行する（（６）、（１）〜（６））。
【００４２】
なお、論理制御回路２５は、図６のプログラムステップ（８）において、受信回路２４を介してリーダライタ１０からの通常コマンド（リードコマンドまたはライトコマンド）を受信すると、それを実行する（９）。すなわち、リードコマンドであれば、メモリ２５ａの指定の読出しアドレスの内容を読み出し、応答信号として送信回路２３を介してリーダライタ１０に送信し、ライトコマンドであれば、メモリ２５ａの指定の書込みアドレスに指定の書込みデータを書き込めばよい。
【００４３】
そこで、図３において、パルス発振器２６ａ、波形整形回路２６ｄ、スイッチ２６ｅは、論理制御回路２５用の基本クロック信号ＣＬを発生するクロック発生手段となっている。送信回路２３と、図６のプログラムステップ（１）、（２）、（６）相当の論理制御回路２５の機能は、電源電圧Ｖd の確立により同期信号、ＩＤ情報を含む初期信号をランダムなインタバル時間ごとにリーダライタ１０に繰返し送信する送信手段になっており、送信手段は、クロック発生手段からの基本クロック信号ＣＬに基づいて初期信号のビットレートを定めている。また、受信回路２４と、図６のプログラムステップ（３）〜（５）、（７）、（８）相当の論理制御回路２５の機能は、リーダライタ１０からのＩＤ情報を含むコマンドを受信する受信手段となっており、受信手段は、リーダライタ１０からのコマンドが自ＩＣタグ２０に対する選択コマンドであれば、初期信号の繰返し送信を停止させて自ＩＣタグ２０に対する通常コマンドを待ち、他ＩＣタグ２０に対するコマンドであれば、初期信号の繰返し送信を一時中断させる。
【００４４】
リーダライタ１０は、電源が投入されると、たとえば図８のプログラムフローチャートに従って動作する。
【００４５】
リーダライタ１０のマイクロコンピュータ１３は、まず、送信回路１２を作動させてアンテナ１０ａから電波Ｗの搬送波Ｗ1 を連続送信し、受信回路１１を介して、通信可能領域Ｓに進入する任意のＩＣタグ２０からの初期信号の受信を待って待機する（図８のプログラムステップ（１）、以下、単に（１）のように記す）。一方、任意のＩＣタグ２０がリーダライタ１０の通信可能領域Ｓに進入すると、そのＩＣタグ２０は初期信号を送信するから（図６のプログラムステップ（２））、マイクロコンピュータ１３は、受信回路１１を介して初期信号のスタート信号を認識し（１）、初期信号に含まれる各データを読み取るとともに、同期信号のビットレートを計測する（２）。
【００４６】
つづいて、マイクロコンピュータ１３は、初期信号から読み取ったＣＲＣ情報、ＩＤ情報の正否をチェックし（（３）、（４））、ＣＲＣ情報が正常であり、ＩＤ情報が有効であれば、ＩＤ情報とともにビットレートをメモリ１４に記憶するが（５）、ＣＲＣ情報、ＩＤ情報の一方または双方が正しくなければ、ＩＣタグ２０からの初期信号そのものを無視する（（３）、（４）、（１））。なお、通信可能領域Ｓ内のＩＣタグ２０は、ランダムなインタバル時間ごとに初期信号を繰返し送信するから、最初の初期信号が無視されても、後続のいずれかの初期信号が正しく受信され、リーダライタ１０、ＩＣタグ２０間の通信が確立されると（（１）〜（４））、そのときの同期信号のビットレートがＩＤ情報ごとに記憶される（５）。
【００４７】
次いで、マイクロコンピュータ１３は、ＩＣタグ２０に対し、送信回路１２を介して、そのＩＣタグ２０のＩＤ情報を含む選択コマンドを送信する（６）。なお、このときの選択コマンドのビットレートは、ＩＣタグ２０からの初期信号から計測され、メモリ１４に記憶されているビットレートに合致させるものとする。そこで、ＩＣタグ２０の論理制御回路２５は、自己が送出した初期信号と同一のビットレートの自己宛ての選択コマンドを容易に、しかも確実に検出することができる（図６のプログラムステップ（３）〜（５））。
【００４８】
ＩＣタグ２０は、自ＩＣタグ２０に対する選択コマンドを受信すると、初期信号の繰返し送信を停止して、リーダライタ１０からの通常コマンドの受信を待つ（図６のプログラムステップ（（４）、（５）、（８））。そこで、リーダライタ１０のマイクロコンピュータ１３は、必要に応じて（７）、ＩＣタグ２０に対して通常コマンド（リードコマンドまたはライトコマンド）を送信し（８）、特にリードコマンドの場合は、受信回路１１を介してＩＣタグ２０からの正常な応答信号が得られるまで、通常コマンドを繰返し送信する（（８）、（９）、（８））。なお、このときの通常コマンドのビットレートも、先きにＩＤ情報ごとに記憶されているビットレートに合致させるものとする。
【００４９】
そこで、図２の受信回路１１と、図８のプログラムステップ（１）相当のマイクロコンピュータ１３の機能は、ＩＣタグ２０からの初期信号を受信する受信手段となっている。また、図８のプログラムステップ（２）〜（５）相当のマイクロコンピュータ１３の機能は、受信手段によって受信された同期信号のビットレートを計測し、ＩＤ情報ごとに記憶する計測手段となっている。さらに、図２の送信回路１２と、図８のプログラムステップ（６）、（８）相当のマイクロコンピュータ１３の機能は、特定のＩＣタグ２０に対してＩＤ情報を含むコマンドを送信する送信手段となっており、送信手段は、記憶されているＩＤ情報ごとのビットレートに合わせてコマンドのビットレートを設定することができる。
【００５０】
なお、ＩＣタグ２０は、リーダライタ１０からのコマンドが自ＩＣタグ２０に対する選択コマンドであることを認識すると（図６のプログラムステップ（３）〜（５））、同図のプログラムステップ（８）に進んでリーダライタ１０からの通常コマンドを待つに先き立って、選択コマンドを正しく受信した旨の応答信号をリーダライタ１０に送信してもよい。このときのリーダライタ１０は、たとえば図８のプログラムステップ（６）において選択コマンドを送信すると、ＩＣタグ２０からの応答信号を確認するまで選択コマンドを繰返し送信し、応答信号を確認することにより、プログラムステップ（８）の通常コマンドの送信に進むことができる。
【００５１】
同様に、ＩＣタグ２０は、図６のプログラムステップ（８）、（９）において、リーダライタ１０からの通常コマンドがリードコマンドのみならず、ライトコマンドのときにもリーダライタ１０に応答信号を送信してもよい。このときのリーダライタ１０は、図８のプログラムステップ（８）、（９）において、通常コマンドがライトコマンドのときでも、ＩＣタグ２０からの応答信号が得られるまで通常コマンドを繰返し送信することができる。
【００５２】
また、以上のようにしてＩＣタグ２０からの応答信号が得られるとき、リーダライタ１０のマイクロコンピュータ１３は、ＩＣタグ２０からの応答信号のビットレートを再計測し、応答信号に含まれるＩＤ情報に従って、ＩＤ情報ごとにメモリ１４に記憶されているビットレートを更新することにより、その後のコマンドのビットレートを最新のビットレートに合致させることができる。すなわち、計測手段は、受信手段によって受信された応答信号のビットレートを計測し、ＩＤ情報ごとに記憶されているビットレートを更新した上、その後のコマンドのビットレートに反映させることができる。
【００５３】
なお、このシステムは、リーダライタ１０の通信可能領域Ｓ内に複数のＩＣタグ２０、２０が同時に存在しても（図９）、リーダライタ１０と各ＩＣタグ２０とのデータ通信の錯綜を回避することができる。
【００５４】
たとえば、複数のＩＣタグ２０、２０が同時に通信可能領域Ｓに進入しても（図９（Ａ））、ＩＣタグ２０、２０は、それぞれランダムなインタバル時間ごとに初期信号を繰返し送信するから（図６のプログラムステップ（１）〜（６）、（１））、各ＩＣタグ２０からの少なくとも２回目以降の初期信号の送信タイミングが時間的にずれることにより、リーダライタ１０は、特定の１個のＩＣタグ２０との通信を容易に確立することができる。また、このようにして１個のＩＣタグ２０との通信が確立すると、他のＩＣタグ２０は、初期信号の繰返し送信を一時中断し（図６のプログラムステップ（３）、（４）、（７）、（６））、先に通信が確立したＩＣタグ２０の通信を妨げるおそれがない。同様に、複数のＩＣタグ２０、２０が相前後してリーダライタ１０の通信可能領域Ｓに進入しても（図９（Ｂ））、先のＩＣタグ２０とリーダライタ１０との間に確立されている通信が優先され、後のＩＣタグ２０が先のＩＣタグ２０の通信を妨げるおそれがない。
【００５５】
以上の説明において、ＩＣタグ２０の論理制御回路２５は、マイクロコンピュータ内のソフトウェアによって構成するに代えて、ハードウェアによるロジック回路によって構築することができる。このとき、図６のプログラムステップ（３）のリーダライタ１０からのコマンドの検知機能は、初期信号の繰返し送信のインタバル時間の間に限らず、初期信号の送信中を含む図６のプログラムステップ（１）〜（３）、（６）の全期間において有効であり、論理制御回路２５は、リーダライタ１０からのコマンドを検知すると、送信中の初期信号を中断させ、図６のプログラムステップ（４）、（５）の判定を優先させるものとする。なお、このとき、リーダライタ１０からのコマンドと、ＩＣタグ２０からの初期信号を峻別するために、リーダライタ１０からの電波Ｗは、変調率１００％に、または１００％近くに設定することが好ましい。ただし、以上のようなリーダライタ１０からのコマンドの検知と、それに伴う判定の優先動作は、ソフトウェアによる論理制御回路２５であっても、たとえばマイクロコンピュータの割込機能を利用して実現可能である。
【００５６】
また、ＩＣタグ２０の論理制御回路２５は、初期信号、応答信号を送出するに際し、乱数発生回路２６からの最新の乱数Ｒを暗号鍵として初期信号、応答信号を暗号化して通信のセキュリティを向上させることができる。なお、このとき、ＩＣタグ２０は、乱数Ｒに基づく暗号鍵を初期信号、応答信号に付加して送信するものとし、リーダライタ１０は、このようにして送信される暗号鍵を利用して初期信号、応答信号を復号化する。また、リーダライタ１０も、ＩＣタグ２０からの暗号鍵によりコマンドを暗号化して送信することができる。ただし、暗号化のロジックは、ＩＣタグ２０、リーダライタ１０の双方にあらかじめ共通に記憶させておくものとする。
【図面の簡単な説明】
【００５７】
【図１】全体模式構成図
【図２】リーダライタのブロック系統図
【図３】ＩＣタグのブロック系統図
【図４】データ通信用電波の波形図
【図５】基本クロック信号、クロック信号の波形図
【図６】ＩＣタグのプログラムフローチャート
【図７】データ通信用の信号フォーマット
【図８】リーダライタのプログラムフローチャート
【図９】動作状態を説明する図１相当説明図
【符号の説明】
【００５８】
Ｗ…電波
Ｗ1 …搬送波
Ｒ…乱数
Ｖd …電源電圧
ＣＬ…基本クロック信号
ＷＲ…クロック信号
Ｔc 、Ｔw …パルス周期
ＳＴ…シリアル入力端子
ＣＴ…クロック入力端子
１０…リーダライタ
２０…ＩＣタグ
２５…論理制御回路
２５ａ…メモリ
２６…乱数発生回路
２６ａ、２６ｂ…パルス発振器
２６ｃ…シフトレジスタ
特許出願人          株式会社  エフ・イー・シー
株式会社  ジクシス
代理人  弁理士                  松  田  忠  秋
【図１】
2008293167.tif 000003
【図２】
2008293167.tif 000004
【図３】
2008293167.tif 000005
【図４】
2008293167.tif 000006
【図５】
2008293167.tif 000007
【図６】
2008293167.tif 000008
【図７】
2008293167.tif 000009
【図８】
2008293167.tif 000010
【図９】
2008293167.tif 000011