(57)【要約】【課題】入力信号の信号レベルにオフセットが生じていたとしても当該オフセットを抑制する。【解決手段】オフセットキャンセル装置Ｓ１は、差動増幅回路用オペアンプ２０Ａの反転入力端子と信号入力端子ＩＮと間の抵抗値と、反転入力端子と出力端子との間の抵抗値とを相補的に変化させ、出力信号Ｖoutの電位を徐々に小さくし、最終的には、その電位が「０」になる各抵抗値を特定するようになっており、その抵抗値を用いてオフセットキャンセルを実行する。【選択図】図１
2008136127.tif 000002
【特許請求の範囲】
【請求項１】
差動形式の第１入力信号及び第２入力信号が各々供給される第１入力端子及び第２入力端子と、
反転入力端子、非反転入力端子及び出力端子を備える差動増幅回路と、
第１端子及び第２端子と、前記第１端子と前記第２端子との間に設けられた抵抗体と、前記抵抗体の中間部分から引き出した第３端子とを備え、前記第１端子は前記第１入力端子に接続され、前記第２端子は前記差動増幅回路の出力端子に接続され、前記第３端子は前記差動増幅回路の反転入力端子に接続され、前記第３端子を引き出す位置を変更可能な可変抵抗器と、
前記第２入力端子と前記差動増幅回路の非反転入力端子との間に設けられた第１抵抗器と、
前記差動増幅回路の非反転入力端子と所定の固定電位との間に設けられた第２抵抗器と、
前記差動増幅回路の出力信号の電位を前記所定の固定電位と比較して比較結果を示す比較信号を生成する比較部と、
前記比較信号に基づいて、前記差動増幅回路の出力信号の電位が前記所定の固定電位に近づくように、前記可変抵抗器において前記第３端子の引き出す位置を制御して、前記第１端子から前記第３端子までの第１抵抗値と前記第３端子から前記第２端子までの第２抵抗値とを設定する制御部と、
を備えるオフセットキャンセル装置。
【請求項２】
シングルエンド形式の入力信号が入力される信号入力端子と、
前記入力信号を反転して前記第２入力信号を生成して前記第２入力端子に供給する反転回路とを備え、
前記入力信号は前記第１入力信号であり、前記信号入力端子は前記第１入力端子である、
請求項１に記載のオフセットキャンセル装置。
【請求項３】
外部装置に接続される信号出力端子を備え、
前記制御部は、設定モードにおいて、前記第１抵抗値及び前記第２抵抗値を設定すると共に前記差動増幅回路の出力信号を前記信号出力端子に供給することを停止し、出力モードにおいて前記設定モードで設定された前記第１抵抗値及び前記第２抵抗値を維持し、前記差動増幅回路の出力信号を前記信号出力端子に供給する、
請求項１又は２に記載のオフセットキャンセル装置。
【請求項４】
前記差動増幅回路は、
前記反転入力端子と前記非反転入力端子との間の電圧を増幅して差動形式の第１差動増幅信号及び第２差動増幅信号を生成する増幅部と、
前記設定モードで動作し、前記第１差動増幅信号及び前記第２差動増幅信号とに基づいて、前記比較信号を生成する比較部と、
前記出力モードで動作し、前記第１差動増幅信号及び前記第２差動増幅信号とをシングルエンド形式の信号に変換して前記差動増幅回路の出力信号として出力する出力部とを備え、
前記比較器を前記比較部で代替させる、
請求項３に記載のオフセットキャンセル装置。
【請求項５】
前記抵抗体は、前記第１端子と前記第２端子との間に直列に接続された前記複数の抵抗器からなり、
前記可変抵抗器は、隣接する前記抵抗器の間の接続点の一部又は全部と、前記第３端子との間に設けられた複数のスイッチを備え、
前記制御部は、前記設定モードにおいて、所定のタイミング毎に前記複数のスイッチを排他的にオン状態となるように切換制御し、前記比較信号の論理レベルの変化を検知して、前記切換制御を停止する、
請求項３又は４に記載のオフセットキャンセル装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号に重畳するオフセット電圧を無効化する技術に関する。
【背景技術】
【０００２】
理想的なオペアンプを用いた増幅器では、出力信号にオフセット電圧が重畳することはないが、オペアンプを構成する素子のばらつきによって、出力信号にオフセット電圧が重畳することがある。
そこで、出力信号に付加されるオフセット電圧を検出して、増幅器のゲインを決定する抵抗値を可変させてオフセット電圧を無効化する技術が知られている。（例えば、特許文献１参照）。
【特許文献１】特開２００５−２１８１１５号公報(要約書)
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、このような増幅器は、オペアンプで発生するオフセット電圧はキャンセルすることができても、入力信号に重畳するオフセット電圧を抑制することができない。
本発明は、以上の事情に鑑みてなされたものであり、入力された入力信号にオフセットが生じている場合であっても当該オフセットを抑制することを解決課題とする。
【課題を解決するための手段】
【０００４】
以上の課題を解決するために、本発明に係るオフセットキャンセル装置は、差動形式の第１入力信号及び第２入力信号が各々供給される第１入力端子及び第２入力端子と、反転入力端子、非反転入力端子及び出力端子を備える差動増幅回路と、第１端子及び第２端子と、前記第１端子と前記第２端子との間に設けられた抵抗体と、前記抵抗体の中間部分から引き出した第３端子とを備え、前記第１端子は前記第１入力端子に接続され、前記第２端子は前記差動増幅回路の出力端子に接続され、前記第３端子は前記差動増幅回路の反転入力端子に接続され、前記第３端子を引き出す位置を変更可能な可変抵抗器と、前記第２入力端子と前記差動増幅回路の非反転入力端子との間に設けられた第１抵抗器と、前記差動増幅回路の非反転入力端子と所定の固定電位との間に設けられた第２抵抗器と、前記差動増幅回路の出力信号の電位を前記所定の固定電位と比較して比較結果を示す比較信号を生成する比較部と、前記比較信号に基づいて、前記差動増幅回路の出力信号の電位が前記所定の固定電位に近づくように、前記可変抵抗器において前記第３端子の引き出す位置を制御して、前記第１端子から前記第３端子までの第１抵抗値と前記第３端子から前記第２端子までの第２抵抗値とを設定する制御部とを備える。
【０００５】
この発明によれば、差動増幅回路の出力信号を所定の固定電位と比較し、比較結果に基づいて差動増幅回路の反転入力端子側の入力抵抗値である第１抵抗値と、フィードバック抵抗値である第２抵抗値を調整するので、所定の固定電位を基準として、差動増幅回路の出力信号のオフセット電圧を除去することができる。この場合、差動増幅回路自体で発生するオフセット電圧と、第１入力信号と第２入力信号に重畳するオフセット電圧とをキャンセルすることができる。
【０００６】
上述したオフセットキャンセル装置において、シングルエンド形式の入力信号が入力される信号入力端子と、前記入力信号を反転して前記第２入力信号を生成して前記第２入力端子に供給する反転回路とを備え、前記入力信号は前記第１入力信号であり、前記信号入力端子は前記第１入力端子であることが好ましい。この場合には、入力信号がシングルエンド形式で与えられる場合にも、出力信号に重畳するオフセット電圧を取り除くことができる。
【０００７】
また、上述したオフセットキャンセル装置において、外部装置に接続される信号出力端子を備え、
前記制御部は、設定モードにおいて、前記第１抵抗値及び前記第２抵抗値を設定すると共に前記差動増幅回路の出力信号を前記信号出力端子に供給することを停止し、出力モードにおいて前記設定モードで設定された前記第１抵抗値及び前記第２抵抗値を維持し、前記差動増幅回路の出力信号を前記信号出力端子に供給することが好ましい。この場合には、設定モードにおいて、オフセット電圧をキャンセルするように第１抵抗値と第２抵抗値とを設定し、出力モードにおいてオフセット電圧をキャンセルした出力信号を取り出すことができる。
【０００８】
さらに、上述したオフセットキャンセル装置において、前記差動増幅回路は、前記反転入力端子と前記非反転入力端子との間の電圧を増幅して差動形式の第１差動増幅信号及び第２差動増幅信号を生成する増幅部と、前記設定モードで動作し、前記第１差動増幅信号及び前記第２差動増幅信号とに基づいて、前記比較信号を生成する比較部と、前記出力モードで動作し、前記第１差動増幅信号及び前記第２差動増幅信号とをシングルエンド形式の信号に変換して前記差動増幅回路の出力信号として出力する出力部とを備え、前記比較器を前記比較部で代替させることが好ましい。この場合には、差動増幅回路に、比較器の機能を取り込むので、構成を簡素化することができる。
【０００９】
また、上述したオフセットキャンセル装置において、前記抵抗体は、前記第１端子と前記第２端子との間に直列に接続された前記複数の抵抗器からなり、前記可変抵抗器は、隣接する前記抵抗器の間の接続点の一部又は全部と、前記第３端子との間に設けられた複数のスイッチを備え、前記制御部は、前記設定モードにおいて、所定のタイミング毎に前記複数のスイッチを排他的にオン状態となるように切換制御し、前記比較信号の論理レベルの変化を検知して、前記切換制御を停止することが好ましい。この場合、制御部は複数のスイッチを排他的にオン状態となるように切換制御するので、出力信号に重畳するオフセット電圧の大きさが変化する。そして、比較器は、所定の固定電位と出力信号の電位を比較するので、出力信号の電位が所定の固定電位を下回るか、あるいは、上回ると比較信号の論理レベルが反転する。論理レベルが反転したタイミングでは、出力信号の電位が所定の固定電位に近づくので、そこで切換制御を停止することによって、オフセット電圧をキャンセルすることができる。
【発明を実施するための最良の形態】
【００１０】
＜１．第１実施形態＞
次に、本願に好適な実施の形態について、図面に基づいて説明する。本実施形態は、例えば、ＤＣ結合でヘッドフォンを駆動する装置の出力段に用いるオフセットキャンセル装置Ｓ１に対して本願の演算増幅装置を適用したものある。
まず、図１乃至図３を用いて本実施形態におけるオフセットキャンセル装置Ｓ１の構成について説明する。図１は、本実施形態のオフセットキャンセル装置Ｓ１の概要構成を示すブロック図であり、図２は、本実施形態のオフセットキャンセル装置Ｓ１における差動増幅回路用オペアンプ２０Ａの内部回路を示す回路図である。また、図３は、本実施形態のオフセットキャンセル装置Ｓ１に用いる可変抵抗器１００のラダー抵抗器１０２の構成を示す回路図である。
【００１１】
本実施形態のオフセットキャンセル装置Ｓ１は、信号入力端子ＩＮ、信号出力端子ＯＵＴ、反転増幅回路Ａ、差動増幅回路Ｂ、及び制御部Ｃを備える。信号入力端子ＩＮには、外部の装置より入力信号Ｖin+が供給される。この入力信号Ｖin+の振幅中心は、基準電位Ｖrefに対してオフセット電圧ΔＶが重畳したものとなっている。オフセットキャンセル装置Ｓ１は入力信号Ｖin+からオフセット電圧ΔＶを除去すると共にレベルシフトして、信号出力端子ＯＵＴから接地電位ＧＮＤを振幅中心とする出力信号Ｖoutを出力する。
【００１２】
反転増幅回路Ａは、入力信号Ｖin+を反転増幅して反転入力信号Ｖin-を生成する。差動増幅回路Ｂは、入力信号Ｖin+と反転入力信号Ｖin-とに基づいて、差動増幅を行いつつ、オフセットを補正（キャンセル）する。制御部Ｃは、オフセットを補正するために差動増幅回路Ｂの回路特性の設定制御及び当該差動増幅回路Ｂにて生成された出力信号Ｖoutの信号出力端子ＯＵＴへの出力制御を実行する。
【００１３】
反転増幅回路Ａは、第１高電位電源ＶDDからの電源供給の下、基準電位Ｖrefに基づいて反転増幅を行うオペアンプ（以下、「反転増幅回路用オペアンプ」という。）１０と、反転増幅を実行するための所定の抵抗値を有する入力抵抗器ＲＡ及びフィードバック抵抗器ＲＢと、から構成されている。
入力抵抗器ＲＡは、反転増幅回路用オペアンプ１０の反転入力端子と信号入力端子ＩＮとの間に設けられ、フィードバック抵抗器ＲＢは、反転増幅回路用オペアンプ１０の反転入力端子とその出力端子との間に設けられている。また、反転増幅回路用オペアンプ１０の非反転入力端子には基準電位Ｖrefが供給される。
本実施形態の反転増幅回路Ａにおいて、入力抵抗器ＲＡの抵抗値及びフィードバック抵抗器ＲＢの抵抗値が同一の値に設定されている。このため、反転増幅回路Ａは、基準電位Ｖrefを中心として入力信号Ｖin+を反転した反転入力信号Ｖin-を差動増幅回路Ｂに出力する。なお、基準電位Ｖrefは、入力信号Ｖin+のダイナミックレンジを大きくする観点より、例えば、Ｖref＝ＶDD／２に設定される。
【００１４】
次に、差動増幅回路Ｂは、第１高電位電源ＶDD、第２高電位電源ＶHH、及び第２低電位電源ＶLLからの電源供給の下、差動増幅を行うオペアンプ（以下、「差動増幅回路用オペアンプ」という。）２０Ａと、差動増幅を実行するための所定の抵抗値を有する第１抵抗器Ｒ３及び第２抵抗器Ｒ４と、可変抵抗器１００とから構成される。なお、第２低電位電源ＶLLは、例えば、接地電位ＧＮＤを基準として第２高電位電源ＶHHの電位を反転した電位と等しい。
【００１５】
可変抵抗器１００は、抵抗器１０１、ラダー抵抗器１０２、抵抗器１０３、及び複数のスイッチＳＷを備える。抵抗器１０１の一方の端子には入力信号Ｖin+が供給され、他方の端子は接続点Ｎ１と接続される。ラダー抵抗器１０２は接続点Ｎ１と接続点Ｎ２との間に設けられている。抵抗器１０３の一方の端子は接続点Ｎ２と接続され、他方の端子は差動増幅用オペアンプ２０Ａの出力端子と接続されている。またラダー抵抗器１０２は複数の単位抵抗器を直列に接続して構成される。複数のスイッチＳＷの各々は、ラダー抵抗器１０２を構成する複数の単位抵抗器の各タップと接続点Ｎ３との間に設けられている。この例では、５ビットの制御データＤ１〜Ｄ５によって、複数のスイッチＳＷのうちいずれか一つがオン状態となるように構成されている。なお、１個のスイッチＳＷは、後述するように複数のＭＯＳトランジスタから構成することができる。
【００１６】
差動増幅回路用オペアンプ２０Ａにおいて、その反転入力端子には可変抵抗器１００の接続点Ｎ３が接続される。また、第１抵抗器Ｒ３の一方の端子は差動増幅回路用オペアンプ２０Ａの非反転入力端子に接続され、その他方の端子には反転入力信号Ｖin-が供給される。さらに、第２抵抗器Ｒ４の一方に端子は差動増幅回路用オペアンプ２０Ａの非反転入力端子に接続され、その他方の端子には接地電位ＧＮＤが供給される。
【００１７】
図２に、差動増幅回路用オペアンプ２０Ａの構成例を示す。差動増幅回路用オペアンプ２０Ａは複数のＮチャンネル及びＰチャンネルのＭＯＳトランジスタから構成され、差動演算部２１と出力部２２Ａとを備える。差動演算部２１には外部から基準電流ＩREFが供給される。この基準電流ＩREFによって、各ＭＯＳトランジスタに流れる電流値が定まる。差動演算部２１は、反転入力端子ＩＮと非反転入力端子ＩＰとの間の電圧を増幅して、出力部２２Ａに供給する。出力部２２Ａは差動形式で差動演算部２１から供給される信号をシングルエンド形式の信号に変換して出力信号Ｖoutとして出力する。
【００１８】
図３に、ラダー抵抗器１０２及び複数のスイッチＳＷの詳細な構成例を示す。この例では、ラダー抵抗器１０２は、３２個の単位抵抗器Ｒｈから構成される。複数のスイッチＳＷは同図に示すＮチャネルのＭＯＳトランジスタによって構成される。これらのＮチャネルのＭＯＳトランジスタのオン・オフは、５ビットの制御データＤ１〜Ｄ５と、各ビットを反転した反転制御データＤ１Ｎ〜Ｄ５Ｎによって制御される。そして、制御データＤ１〜Ｄ５のデータ値に応じて、複数のタップＴＡＰのうち一つのタップＴＡＰが選択され、選択されたＴＡＰと接続点Ｎ３とが接続される。このタップＴＡＰの切り替えによって、差動増幅回路用オペアンプ２０Ａにおける反転入力端子側の入力抵抗値とフィードバック抵抗値とを調整することができる。具体的には、入力抵抗値は抵抗器１０１の抵抗値と接続点Ｎ１から選択されたタップＴＡＰまでの抵抗値との和となり、フィードバック抵抗値は選択されたタップＴＡＰから接続点Ｎ２までの抵抗値と抵抗器１０３の抵抗値との和となる。なお、スイッチＳＷは、複数のＭＯＳトランジスタを直列に接続して構成されるが、反転入力端子の入力インピーダンスはスイッチＳＷのオン抵抗と比較して遥かに高いので、スイッチＳＷのオン抵抗は問題とならない。
本実施形態の可変抵抗器１００においては、差動増幅回路Ｂにおける回路特性が設定される際に、差動増幅回路用オペアンプ２０Ａの反転入力端子側の入力抵抗値とフィードバック抵抗値とが相補的に連動してその値を変化させるため、制御部Ｃの制御の下、後述するカウンタ回路５０がカウントアップする毎に、順次、信号入力端子ＩＮ側（可変抵抗器１００側）のタップＴＡＰから差動増幅回路用オペアンプ２０Ａの反転入力端子との接続の切り換えが行われ、最終的には当該差動増幅回路用オペアンプ２０Ａの反転入力端子に接続される一のタップＴＡＰが特定される。
【００１９】
制御部Ｃは、出力モードと設定モードとで動作が異なる。出力モードでは出力信号Ｖoutを外部装置に出力する一方、設定モードでは出力信号Ｖoutのオフセットを補正するように差動増幅回路Ｂの回路特性を設定する。制御部Ｃは、比較器３０、タイミング発生回路４０、カウンタ回路５０、及び出力制御スイッチ６０を備える。比較器３０の反転入力端子には出力信号Ｖoutが供給される一方、非反転入力端子には接地電位ＧＮＤが供給される。比較器３０は、出力信号Ｖoutの電位を接地電位ＧＮＤと比較して、比較結果を示す比較信号ＣＭＰを出力する。この例では、出力信号Ｖoutの電位が接地電位ＧＮＤを下回ると、比較信号ＣＭＰの論理レベルはハイレベルとなり、出力信号Ｖoutの電位が接地電位ＧＮＤを上回ると、比較信号ＣＭＰの論理レベルはローレベルとなる。
【００２０】
タイミング発生回路４０は、出力モードにおいてハイレベルとなり、設定モードにおいてローレベルとなる出力制御信号ＣＴＬ、クロック信号ＣＫ、イネーブル信号ＥＮ、及び設定モードの開始から所定期間だけハイレベルとなるリセット信号ＲＥＳを生成する。イネーブル信号ＥＮは、設定モードの開始からハイレベルとなり、比較信号ＣＭＰがハイレベルになるとローレベルとなる。
【００２１】
カウンタ回路５０は、イネーブル信号ＥＮがハイレベルの期間、クロック信号ＣＫの立ち上がりをカウントして、５ビットの制御データＤ１〜Ｄ５を生成し、イネーブル信号ＥＮがローレベルになると、カウントアップを停止する。このカウンタ回路５０は、「０００００」から「１１１１１」まで計数を実行し、３２段階にて可変抵抗器１００におけるタップＴＡＰの切換制御を行う。このカウンタ回路５０は、リセット信号ＲＥＳがハイレベルになると、計数値を「０００００」に戻す。カウンタ回路５０においてカウントアップが停止されると、可変抵抗器１００の抵抗値の切換制御も停止する。この結果、所定のタップＴＡＰが選択され、入力抵抗値とフィードバック抵抗値とが固定されることとなる。
【００２２】
次に、出力制御スイッチ６０は、出力制御信号ＣＴＬがハイレベルのときオン状態となり、ローレベルのときオフ状態となる。したがって、出力制御スイッチ６０は、出力モードでオン状態となり、出力信号Ｖoutを外部装置に出力する一方、設定モードではオフ状態となる。
【００２３】
次に、本実施形態のオフセットキャンセル装置Ｓ１におけるオフセット電圧をキャンセルさせるための回路特性を決定する動作処理について説明する。図４は、設定モードから出力モードに至るオフセットキャンセル装置Ｓ１の動作を示すタイミングチャートである。この例では、カウンタ回路５０の計数値が「００１１１」の値のときに出力信号Ｖout電位が接地電位ＧＮＤを下回るものとする。
【００２４】
時刻ｔ０から設定モードが開始されると、リセット信号ＲＥＳがハイレベルになる。このとき、カウンタ回路５０の計数値は「０００００」に戻され、それ以降に入力されたクロック信号ＣＫに基づいて、計数値を「０００００」からカウントアップする。カウンタ回路５０にてカウントアップが行われると、上述したように、可変抵抗器１００のタップＴＡＰが順次切り換わり、当該差動増幅回路用オペアンプ２０Ａから出力される出力信号Ｖoutの信号レベルが徐々に低くなる。このとき、比較器３０は、出力信号Ｖoutの電位と接地電位ＧＮＤ（０Ｖ）とを比較し、出力信号Ｖoutの電位が接地電位ＧＮＤ以下になるタイミングを検出する。
【００２５】
この例では、カウンタ回路５０の計数値が「０００００」→「００００１」→「０００１０」…といったように変化し、出力信号Ｖoutの電位が低下する。そして、時刻ｔ１において計数値が「００１１０」から「００１１１」へ遷移すると、出力信号Ｖoutの電位が接地電位ＧＮＤを下回るので、比較信号ＣＭＰの論理レベルがローレベルからハイレベルに変化する。このとき、タイミング発生回路４０は、比較信号ＣＭＰに基づいてイネーブル信号ＥＮの論理レベルをハイレベルからローレベルに遷移させる。すなわち、タイミング発生回路４０は、出力信号Ｖoutの電位が接地電位ＧＮＤを下回ったことを検出してイネーブル信号ＥＮの論理レベルを反転させる。これにより、カウンタ回路５０はカウントアップを停止して計数値を維持する。
【００２６】
次に、タイミング発生回路４０は、時刻ｔ２において次のクロック信号ＣＫが立ち上がると、設定モードを終了させるため、出力制御信号ＣＴＬをローレベルからハイレベルに遷移させる。すると、出力制御スイッチ６０がオフ状態からオン状態に切り換り、出力信号Ｖoutが信号出力端子ＯＵＴから外部機器に出力される。なお、出力モードにおいては、信号入力端子ＩＮから入力された入力信号Ｖin+に対してオフセットキャンセルを実行して、当該オフセットキャンセルが為された出力信号Ｖoutを外部機器に出力する。
【００２７】
次に、本実施形態のオフセットキャンセル装置Ｓ１におけるオフセットキャンセルの原理について説明する。
入力信号Ｖin+は、上述したようにその振幅中心レベルは、理想的には基準電位Ｖrefにあり、これにオフセット電圧ΔＶが重畳している。ここで、Ｖref＝Ｖ、ΔＶ＝αＶとすると、入力信号Ｖin+と反転入力信号Ｖin-は、式（１）で規定される。
Ｖin+＝Ｖ（１＋α），  Ｖin-＝Ｖ（１−α）・・・（式１）
【００２８】
差動増幅回路用オペアンプ２０Ａの反転入力端子側における入力抵抗値（信号入力端子ＩＮと選択されたタップＴＡＰとの間の抵抗値）をｒ１、フィーバック抵抗値（選択されたタップＴＡＰと差動増幅回路用オペアンプ２０Ａの出力端子との間の抵抗値）をｒ２、第１抵抗器Ｒ３の抵抗値をｒ３、第２抵抗器Ｒ４の抵抗値をｒ４とすれば、出力信号Ｖoutは式（２）で規定される。
Ｖout＝Ｖ（１＋α）（−ｒ２／ｒ１）＋Ｖ（１-α）（ｒ４／（ｒ３＋ｒ４））（１＋ｒ２／ｒ１）
・・・（式２）
【００２９】
抵抗値ｒ１、ｒ２、ｒ３及びｒ４に式（３）で示される関係があるとすれば、出力信号Ｖoutは、式（４）で与えられる。
ｒ１＝ｒ３＝２ｒ，  ｒ２＝ｒ４＝ｒ・・・（式３）
Ｖout ＝Ｖ（１＋α）（−ｒ／２ｒ）＋Ｖ（１−α）（ｒ／３ｒ）（３ｒ／２ｒ）
＝Ｖ（１＋α）（−１／２）＋Ｖ（１−α）（１／２）
＝−αＶ・・・（式４）
つまり、出力信号Ｖoutの電位は基準電位Ｖrefだけレベルシフトしたものとなるが、オフセット電圧ΔＶ＝αＶが接地電位ＧＮＤ（＝０Ｖ）に重畳している。
【００３０】
（式３）の条件の下、タップＴＡＰを切り換えることによって、入力抵抗値をｒ１からｒ１−βｒ（＝２ｒ−βｒ）へ変化させ、フィードバック抵抗値をｒ２からｒ２＋βｒ（＝ｒ＋βｒ）へ変化させると、出力信号Ｖoutは式（５）で規定される。
Ｖout ＝  Ｖ（１＋α）（−（ｒ＋βｒ）／（２ｒ−βｒ））
＋Ｖ（１-α）（ｒ／３ｒ）（１＋（ｒ＋βｒ）／（２ｒ−βｒ））・・・（式５）
【００３１】
また、出力信号Ｖout＝０とすると、（式６）に示すように、βが求まる。これは、出力信号Ｖoutにオフセット電圧ΔＶが生じている場合には、補正抵抗値「βｒ」の値、すなわち、オフセットの割合を示す「α」を基準に、当該オフセットキャンセルを実行する回路において入力抵抗値ｒ１とフィードバック抵抗値ｒ２を設定して、当該差動増幅回路用オペアンプ２０Ａの回路特性を特定することと等価である。
Ｖout＝０＝（１＋α）×（−（１＋β））＋（１―α）により、
β＝−２α／（１＋α）・・・（式６）
【００３２】
本実施形態において、接地電位ＧＮＤを基準とした出力信号Ｖoutのオフセット電圧ΔＶは、差動増幅回路用オペアンプ２０Ａの入力抵抗値ｒ１とフィードバック抵抗値ｒ２とに基づいて定まるところ、制御部Ｃは比較器３０を用いてオフセット電圧ΔＶを間接的に検出し、検出結果をフィードバックして入力抵抗値ｒ１とフィードバック抵抗値ｒ２とを調整するので、出力信号Ｖoutに重畳するオフセット電圧ΔＶをキャンセルすることができる。具体的には、可変抵抗器１００のタップＴＡＰを順次切り換えて、出力信号Ｖoutのオフセット電圧ΔＶを徐々に小さくし、最終的には、オフセット電圧ΔＶが「０」になるようにタップＴＡＰを選択する。
【００３３】
以上、説明したように第１実施形態のオフセットキャンセル装置Ｓ１によれば、入力信号Ｖin+にオフセット電圧が重畳している場合に、これを除去した出力信号Ｖoutを生成することができる。また、反転増幅回路Ａや差動増幅回路Ｂでオフセット電圧が発生しても、制御部Ｃは接地電位ＧＮＤを基準として出力信号Ｖoutのオフセット電圧を検出し、これをキャンセルするように差動増幅回路Ｂの回路特性を設定するので、信号出力端子ＯＵＴから出力する出力信号Ｖoutのオフセット電圧ΔＶを正確にキャンセルすることができる。
【００３４】
＜２．第２実施形態＞
図５は、第２実施形態に係るオフセットキャンセル装置Ｓ２の構成を示すブロック図であり、図６は同装置に用いる差動増幅回路用オペアンプ２０Ｂの構成を示す回路図である。
第１実施形態のオフセットキャンセル装置Ｓ１は、比較器３０において、出力信号Ｖoutに対して、シングルエンド形式の信号を用いて所定値との比較を行うようになっているが、第２実施形態では、当該比較器３０の機能を備えた差動増幅回路用オペアンプ２０Ｂを用いて出力信号Ｖoutにおける所定値との比較を行う。オフセットキャンセル装置Ｓ２は、図５に示すように、比較器３０が差動増幅回路用オペアンプ２０Ｂに組み込まれている点及び出力制御スイッチ７０が当該差動増幅回路用オペアンプ２０Ｂの出力端子と接地電位ＧＮＤとの間に設けられている点を除き、図１に示すオフセットキャンセル装置Ｓ１と同様に構成されている。なお、第１実施形態と同一の構成については同一の符号を用いる。
【００３５】
差動増幅回路用オペアンプ２０Ｂは、出力制御信号ＣＴＬを受信する端子と、比較結果を出力する端子とを更に有する。差動増幅回路用オペアンプ２０Ｂは、図６に示すように、出力部２２Ａの替わりに出力部２２Ｂを用い、比較部２３を備える点で、図２に示す第１実施形態の差動増幅回路用オペアンプ２０Ａと相違する。
【００３６】
比較部２３は、第２高電位電源ＶHHと第２低電位電源ＶLLとの間に、スイッチＳＷ１、ｐチャネルのＭＯＳトランジスタ２３１、ｎチャネルのＭＯＳトランジスタ２３２、及びスイッチＳＷ２を直列に接続して構成される。スイッチＳＷ１及びＳＷ２は、出力制御信号ＣＴＬがローレベルのとき、すなわち、設定モードにおいてオン状態となり、出力制御信号ＣＴＬがハイレベルのとき、すなわち、出力モードにおいてオフ状態となる。したがって、比較部２３は、設定モードにおいて動作し、出力モードにおいて動作を停止する。設定モードにおいて、比較部２３は、差動演算部２１から出力される差動形式の差動増幅信号Ｇ１及びＧ２を２値の比較信号ＣＭＰに変換して出力する。
【００３７】
出力部２２Ｂは、ｐチャネルのＭＯＳトランジスタ２２１及びｎチャネルのＭＯＳトランジスタ２２２、並びにスイッチＳＷ３〜ＳＷ６を備える。スイッチＳＷ３及びＳＷ４は、出力制御信号ＣＴＬがハイレベルのとき、すなわち、出力モードにおいてオン状態となり、出力制御信号ＣＴＬがローレベルのとき、すなわち、設定モードにおいてオフ状態となる。一方、スイッチＳＷ５及びＳＷ６は、出力制御信号ＣＴＬがローレベルのとき、すなわち、設定モードにおいてオン状態となり、出力制御信号ＣＴＬがハイレベルのとき、すなわち、出力モードにおいてオフ状態となる。このため、出力モードにおいてＭＯＳトランジスタ２２１及び２２２のゲートには差動増幅信号Ｇ１及びＧ２が供給され、設定モードにおいてＭＯＳトランジスタ２２１及び２２２はオフ状態となる。つまり、出力モードでは、差動増幅信号Ｇ１及びＧ２がシングルエンド形式の出力信号Ｖoutに変換され、信号出力端子ＯＵＴから出力される。この場合、出力制御スイッチ７０はオフ状態となっている。一方、設定モードでは、差動増幅回路用オペアンプ２０Ｂの出力端子はハイインピーダンス状態となる。この場合、出力制御スイッチ７０はオン状態となるので、出力信号端子ＯＵＴの電位は接地電位ＧＮＤに固定される。
第２実施形態に係るオフセットキャンセル装置Ｓ２では、比較器３０を差動増幅回路用オペアンプ２０Ｂに取り込んだので、構成を簡素化しつつ、オフセット電圧ΔＶをキャンセルすることができる。
【００３８】
＜３．変形例＞
本発明は上述した実施形態に限定されるものではなく、例えば、以下に示す各種の変形が可能である。
（１）上述した第１及び第２実施形態においては、反転増幅回路Ａを用いてシングルエンド形式の入力信号Ｖin+を反転して反転入力信号Ｖin-を生成したが、差動形式の入力信号Ｖin+及びＶin-が入力される場合は、反転増幅回路Ａを省略することができる。この場合は、信号入力端子ＩＮを第１入力端子、第１抵抗器Ｒ３の入力側の端子を第２入力端子としたとき、第１入力端子と第２入力端子に差動形式の入力信号を供給すればよい。
【００３９】
（２）また、上述した第１及び第２実施形態において、出力信号Ｖoutのオフセット電圧ΔＶの除去は接地電位ＧＮＤを基準としたが、所定の固定電位を基準としてもよい。この場合、図１に示す比較器３０の比較器３０の非反転入力端子に接地電位ＧＮＤを供給する替わりに所定の固定電位を供給し、図１及び図５に示す第２抵抗器Ｒ４に接地電位ＧＮＤを供給する替わりに所定の固定電位を供給すればよい。
【００４０】
（３）また、上述した第１及び第２実施形態では、制御データＤ１〜Ｄ５として比較信号ＣＭＰがローレベルからハイレベルに変化した直後のカウンタ回路５０の計数値（図４に示す「00111」）を採用したが、直前のカウンタ回路５０の計数値（図４に示す「00110」）を採用してもよい。
【００４１】
（４）また、上述第１及び第２実施形態のオフセットキャンセル装置Ｓ１及びＳ２は、ＤＣ結合のアンプの出力段に適用することができる。例えば、ヘッドフォンアンプに適用すると、ヘッドフォンとアンプとの間に設けるカップリング容量素子を省略できる。低い周波数のオーディオ信号を通過させる場合、カップリング容量素子は大容量となるため、素子の大きさが大きくなるが、上述したオフセットキャンセル装置Ｓ１又はＳ２を用いることによって、カップリング容量素子を省略することができる。
【００４２】
（５）なお、本発明ではＭＯＳトランジスタを使用した回路構成にて説明したが、ＭＯＳトランジスタに限らず、ＦＥＴやバイポーラトランジスタなどの他の種類のトランジスタを使用して回路を構成してよい。
【図面の簡単な説明】
【００４３】
【図１】第１実施形態のオフセットキャンセル装置の概要構成を示すブロック図である。
【図２】同装置における差動増幅回路用オペアンプの内部回路を示す回路図である。
【図３】同装置を構成する可変抵抗器の一部の構成を示す回路図である。
【図４】同装置においてオフセット電圧をキャンセルさせるための回路特性を決定する動作を示すタイミングチャートである。
【図５】第２実施形態のオフセットキャンセル装置の概要構成を示すブロック図である。
【図６】同装置における差動増幅回路用オペアンプの内部回路を示す回路図である。
【符号の説明】
【００４４】
Ｓ１、Ｓ２……オフセットキャンセル装置、ＩＮ……信号入力端子、ＯＵＴ……信号出力端子、Ａ……反転増幅回路、Ｂ……差動増幅回路、Ｃ……制御部、ＲＡ……入力抵抗器、ＲＢ……フィードバック抵抗器、Ｒ３……第１抵抗器、Ｒ４……第２抵抗器、１０……反転増幅回路用オペアンプ、２０Ａ、２０Ｂ……差動増幅回路用オペアンプ、２１……差動演算部、２２Ａ、２２Ｂ……出力部、２３……比較部、３０……比較器、４０……タイミング発生回路、５０……カウンタ回路、６０、７０……出力制御スイッチ、１００……可変抵抗器。
【図１】
2008136127.tif 000003
【図２】
2008136127.tif 000004
【図３】
2008136127.tif 000005
【図４】
2008136127.tif 000006
【図５】
2008136127.tif 000007
【図６】
2008136127.tif 000008