(57)【要約】【課題】  ライト動作時やイレース動作時の消費電力を削減するメモリコントローラ、情報処理装置及び電子機器を提供する。【解決手段】  転送クロックに同期して入力されたコマンドに対しデータのアクセスをその内部クロックに同期して行うメモリにアクセスするためのメモリコントローラは、前記転送クロックの出力制御を行うクロック出力制御部と、メモリに対してライトコマンドを発行し、転送クロックに同期してライトデータを出力して前記メモリへの該ライトデータの書き込み制御を行う書き込み制御部と、前記メモリのビジー状態を検出するビジー検出部とを含む。ライトコマンド発行後に前記ビジー検出部により前記メモリのビジー状態が検出されたとき、クロック出力制御部が、所与の第１の指定期間だけ前記メモリに対して前記転送クロックの供給を停止し、その後該転送クロックの供給を開始する。【選択図】      図６
2008287578.tif 000002
【特許請求の範囲】
【請求項１】
転送クロックに同期して入力されたコマンドに対しデータのアクセスをその内部クロックに同期して行うメモリにアクセスするためのメモリコントローラであって、
前記転送クロックの出力制御を行うクロック出力制御部と、
前記メモリに対してライトコマンドを発行し、前記転送クロックに同期してライトデータを出力して前記メモリへの該ライトデータの書き込み制御を行う書き込み制御部と、
前記メモリのビジー状態を検出するビジー検出部とを含み、
前記ライトコマンド発行後に前記ビジー検出部により前記メモリのビジー状態が検出されたとき、
前記クロック出力制御部が、所与の第１の指定期間だけ前記メモリに対して前記転送クロックの供給を停止し、その後該転送クロックの供給を開始することを特徴とするメモリコントローラ。
【請求項２】
請求項１において、更に、
前記メモリに対してイレースコマンドを発行し、前記メモリの記憶情報のイレース制御を行うイレース制御部を含み、
前記イレースコマンドに対応するレスポンスを前記メモリから受信した後に前記ビジー検出部により前記メモリのビジー状態が検出されたとき、
前記クロック出力制御部が、所与の第２の指定期間だけ前記メモリに対して前記転送クロックの供給を停止し、その後該転送クロックの供給を開始することを特徴とするメモリコントローラ。
【請求項３】
請求項２において、
前記第１の指定期間が、前記第２の指定期間より短いことを特徴とするメモリコントローラ。
【請求項４】
転送クロックに同期して入力されたコマンドに対しデータのアクセスをその内部クロックに同期して行うメモリにアクセスするためのメモリコントローラであって、
前記転送クロックの出力制御を行うクロック出力制御部と、
前記メモリに対してライトコマンドを発行し、前記転送クロックに同期してライトデータを出力して前記メモリに該ライトデータの書き込み制御を行う書き込み制御部と、
前記メモリのビジー状態を検出するビジー検出部とを含み、
前記ライトコマンド発行後に前記ビジー検出部により前記メモリのビジー状態が検出されたとき、前記クロック出力制御部が、第１の周波数の前記転送クロックに代えて前記第１の周波数より低い第２の周波数の前記転送クロックを前記メモリに供給し、
その後、前記ビジー検出部により前記メモリの非ビジー状態が検出されたとき、前記クロック出力制御部が、前記第２の周波数の前記転送クロックに代えて前記第１の周波数の前記転送クロックを前記メモリに供給することを特徴とするメモリコントローラ。
【請求項５】
請求項１又は４において、更に、
前記メモリに対してイレースコマンドを発行し、前記メモリの記憶情報のイレース制御を行うイレース制御部を含み、
前記イレースコマンドに対応するレスポンスを前記メモリから受信した後に前記ビジー検出部により前記メモリのビジー状態が検出されたとき、前記クロック出力制御部が、第１の周波数の前記転送クロックに代えて前記第１の周波数より低い第３の周波数の前記転送クロックを前記メモリに供給し、
その後、前記ビジー検出部により前記メモリの非ビジー状態が検出されたとき、前記クロック出力制御部が、前記第３の周波数の前記転送クロックに代えて前記第１の周波数の前記転送クロックを前記メモリに供給することを特徴とするメモリコントローラ。
【請求項６】
転送クロックに同期して入力されたコマンドに対しデータのアクセスをその内部クロックに同期して行うメモリにアクセスするためのメモリコントローラであって、
前記転送クロックの出力制御を行うクロック出力制御部と、
前記メモリに対してイレースコマンドを発行し、前記メモリの記憶情報のイレース制御を行うイレース制御部と、
前記メモリのビジー状態を検出するビジー検出部とを含み、
前記イレースコマンドに対応するレスポンスを前記メモリから受信した後に前記ビジー検出部により前記メモリのビジー状態が検出されたとき、前記クロック出力制御部が、第１の周波数の前記転送クロックに代えて前記第１の周波数より低い第３の周波数の前記転送クロックを前記メモリに供給し、
その後、前記ビジー検出部により前記メモリの非ビジー状態が検出されたとき、前記クロック出力制御部が、前記第３の周波数の前記転送クロックに代えて前記第１の周波数の前記転送クロックを前記メモリに供給することを特徴とするメモリコントローラ。
【請求項７】
請求項１乃至３、５又は６いずれかにおいて、
前記クロック出力制御部が、
前記メモリがビジー状態になった場合に前記転送クロックの供給を停止したとき、前記ビジー状態が解除される直前に前記転送クロックの供給を再開することを特徴とするメモリコントローラ。
【請求項８】
請求項１乃至７のいずれかにおいて、更に、
前記ビジー検出部が、
前記メモリコントローラと前記メモリとの間に接続されるデータラインの状態に基づいて前記ビジー状態を検出することを特徴とするメモリコントローラ。
【請求項９】
請求項１乃至８のいずれかにおいて、
前記メモリが、
ＭＭＣ（MultiMediaCard）規格、ＳＤ（Secure Digital）規格、ＳＤＩＯ（Secure Digital Input/Output）規格又はＣＥ−ＡＴＡ（Consumer Electronics-AT Attachment）規格に準拠したメモリカードであることを特徴とするメモリコントローラ。
【請求項１０】
請求項１乃至９のいずれか記載のメモリコントローラと、
前記メモリコントローラに対してライトコマンド又はイレースコマンドの発行を制御する制御マスタとを含むことを特徴とする情報処理装置。
【請求項１１】
前記メモリが挿抜されるメモリ装着部と、
請求項１０記載の情報処理装置とを含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリコントローラ、情報処理装置及び電子機器に関する。
【背景技術】
【０００２】
近年、パーソナルコンピュータやその周辺機器（例えばプリンタ装置、スキャナ装置又は複合機）に限らず、携帯電話機、携帯情報端末（Personal Digital Assistant：ＰＤＡ）やオーディオプレーヤ等の携帯型の情報機器、ロボット装置、デジタルカメラ、ビデオカメラ、全地球測位システム（Global Positioning System：ＧＰＳ)装置、テレビ受信装置、プロジェクタ等の電子機器に、データストレージ用途にフラッシュメモリカードが使用される機会が多くなっている。
【０００３】
フラッシュメモリカードには、その用途に応じて、種々の規格、バージョンが規定されている。例えば動画データ、静止画データ又は音楽データを携帯するために可搬性に優れ、大容量のフラッシュメモリとして、ＭＭＣ（MultiMediaCard）規格、ＳＤ（Secure Digital）規格に準拠したフラッシュメモリカード、又はＳＤＩＯ（SD Input/Output）規格に準拠したＩ／Ｏデバイスがある。また、例えば携帯機器や家庭用電化製品の小型化により小型のコネクタ形状や高速なデータ転送が可能なＨＤＤ装置として、ＣＥ−ＡＴＡ（Consumer Electronics-AT Attachment）規格に準拠した記憶装置がある。
【０００４】
ところで、このようなフラッシュメモリカードにアクセスするためには、転送クロックをフラッシュメモリカードに供給してその規格で規定されたコマンド（制御コマンド）を発行する必要がある。そして、該フラッシュメモリに対し該転送クロックに同期してライトデータを入力させたりリードデータを出力させたりする。
【０００５】
このようなフラッシュメモリカードに転送クロックを供給してアクセスする技術は、例えば特許文献１及び特許文献２に開示されている。特許文献１には、ＳＤメモリカードの内部にＰＬＬ（Phase Locked Loop）回路が内蔵されていることを利用して、リードコマンドを発行後、該リードコマンドに対する応答をＳＤメモリカードから受けてからデータが読み出されるまでのリードデータ待ち時間中に、ＳＤメモリカードへの転送クロックの供給を停止させる技術が開示されている。また、特許文献２には、ホスト機において煩雑な操作を行うことなく、ユーザデータを消去できるメモリカードに関する技術が開示されている。
【特許文献１】特開２００３−７６９５２号公報
【特許文献２】特開２００６−３９９６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、フラッシュメモリカードは、複数の規格間の互換性を保ちながら、内部のメモリ構造を意識することなくデータアクセスできるようにコントローラを内蔵する。更に、ＳＤメモリカードでは、エラー訂正機能や著作権保護機能等も容易に実現できるようになっている。このため、フラッシュメモリカードは制御レジスタを備え、該制御レジスタにアクセスすることでカード内部メモリにプログラミングできる。
【０００７】
このようなカード内部メモリへのプログラミング時には、主にライト動作やイレース動作が頻繁に行われる上、ライト動作やイレース動作はリード動作よりも長く、数マイクロ秒から数秒程度の時間を要する。そのため、カード内部メモリへのプログラミング時の低消費電力化が求められている。従って、フラッシュメモリカードのライト動作時やイレース動作時の消費電力を低減させた方が、より低消費電力化の効果が得られる場合がある。
【０００８】
しかしながら、特許文献１及び特許文献２に開示された技術では、リード動作時の低消費電力化を図ることができるものの、ライト動作時やイレース動作時の消費電力を削減できず、カード内部メモリへのプログラミング時の低消費電力を図ることができなかった。そのため、フラッシュメモリカードのアクセス時の低消費電力化の効果が十分ではなかった。
【０００９】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、ライト動作時やイレース動作時の消費電力を削減するメモリコントローラ、情報処理装置及び電子機器を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を解決するために本発明は、
転送クロックに同期して入力されたコマンドに対しデータのアクセスをその内部クロックに同期して行うメモリにアクセスするためのメモリコントローラであって、
前記転送クロックの出力制御を行うクロック出力制御部と、
前記メモリに対してライトコマンドを発行し、前記転送クロックに同期してライトデータを出力して前記メモリへの該ライトデータの書き込み制御を行う書き込み制御部と、
前記メモリのビジー状態を検出するビジー検出部とを含み、
前記ライトコマンド発行後に前記ビジー検出部により前記メモリのビジー状態が検出されたとき、
前記クロック出力制御部が、所与の第１の指定期間だけ前記メモリに対して前記転送クロックの供給を停止し、その後該転送クロックの供給を開始するメモリコントローラに関係する。
【００１１】
本発明においては、ライトコマンド発行後にメモリがビジー状態になったときに、コマンド及び転送データを転送するための同期用クロックとして転送クロックの供給を停止し、その後の第１の指定期間経過後に転送クロックの供給を開始する。こうすることで、ライトコマンド発行後にメモリがビジー状態の期間に、転送クロックを供給し続ける必要がなくなるので、少なくとも第１の指定期間において転送クロックの供給を停止することで消費電力を削減できるようになる。第１の指定期間が数マイクロ秒から数ミリ秒という期間の場合には、本発明による消費電力の削減効果は著しい。
【００１２】
また本発明に係るメモリコントローラでは、更に、
前記メモリに対してイレースコマンドを発行し、前記メモリの記憶情報のイレース制御を行うイレース制御部を含み、
前記イレースコマンドに対応するレスポンスを前記メモリから受信した後に前記ビジー検出部により前記メモリのビジー状態が検出されたとき、
前記クロック出力制御部が、所与の第２の指定期間だけ前記メモリに対して前記転送クロックの供給を停止し、その後該転送クロックの供給を開始することができる。
【００１３】
本発明においては、イレースコマンド発行後にメモリがビジー状態になったときに、コマンド及び転送データを転送するための同期用クロックとして転送クロックの供給を停止し、その後の第２の指定期間経過後に転送クロックの供給を開始する。こうすることで、上記の効果に加えて、イレースコマンド発行後にメモリがビジー状態の期間に、転送クロックを供給し続ける必要がなくなるので、少なくとも第２の指定期間において転送クロックの供給を停止することで消費電力を削減できるようになる。
【００１４】
また本発明に係るメモリコントローラでは、
前記第１の指定期間が、前記第２の指定期間より短くてもよい。
【００１５】
本発明によれば、一般に、イレース動作時にメモリがビジー状態になる期間が長いため、第１の指定期間が第２の指定期間より短くすることで、ビジー状態の期間に合わせた低消費電力化を図ることができる。
【００１６】
また本発明は、
転送クロックに同期して入力されたコマンドに対しデータのアクセスをその内部クロックに同期して行うメモリにアクセスするためのメモリコントローラであって、
前記転送クロックの出力制御を行うクロック出力制御部と、
前記メモリに対してライトコマンドを発行し、前記転送クロックに同期してライトデータを出力して前記メモリに該ライトデータの書き込み制御を行う書き込み制御部と、
前記メモリのビジー状態を検出するビジー検出部とを含み、
前記ライトコマンド発行後に前記ビジー検出部により前記メモリのビジー状態が検出されたとき、前記クロック出力制御部が、第１の周波数の前記転送クロックに代えて前記第１の周波数より低い第２の周波数の前記転送クロックを前記メモリに供給し、
その後、前記ビジー検出部により前記メモリの非ビジー状態が検出されたとき、前記クロック出力制御部が、前記第２の周波数の前記転送クロックに代えて前記第１の周波数の前記転送クロックを前記メモリに供給するメモリコントローラに関係する。
【００１７】
本発明においては、ライトコマンド発行後にメモリがビジー状態になったときに、コマンド及び転送データを転送するための同期用クロックとして転送クロックを、より周波数の低い第２の周波数の転送クロックに切り替えて供給し、その後にメモリが非ビジー状態になったときに元の第１の周波数の転送クロックに切り替えて供給する。こうすることで、転送クロックの供給停止等の制御を行う期間を予め計測して設定することなく、ライトコマンド発行後にメモリがビジー状態の期間に、周波数の高い転送クロックを供給し続ける必要がなくなる。また、無駄に長期間、周波数の高い転送クロックの供給し続ける必要がなくなるので、クロックパルスの出力を低減することができるため低消費電力化を実現できる。
【００１８】
また本発明に係るメモリコントローラでは、更に、
前記メモリに対してイレースコマンドを発行し、前記メモリの記憶情報のイレース制御を行うイレース制御部を含み、
前記イレースコマンドに対応するレスポンスを前記メモリから受信した後に前記ビジー検出部により前記メモリのビジー状態が検出されたとき、前記クロック出力制御部が、第１の周波数の前記転送クロックに代えて前記第１の周波数より低い第３の周波数の前記転送クロックを前記メモリに供給し、
その後、前記ビジー検出部により前記メモリの非ビジー状態が検出されたとき、前記クロック出力制御部が、前記第３の周波数の前記転送クロックに代えて前記第１の周波数の前記転送クロックを前記メモリに供給することができる。
【００１９】
本発明においては、イレースコマンド発行後にメモリがビジー状態になったときに、コマンド及び転送データを転送するための同期用クロックとして転送クロックを、より周波数の低い第３の周波数の転送クロックに切り替えて供給し、その後にメモリが非ビジー状態になったときに元の第１の周波数の転送クロックに切り替えて供給する。こうすることで、上記の効果に加えて、転送クロックの供給停止等の制御を行う期間を予め計測して設定することなく、イレースコマンド発行後にメモリがビジー状態の期間に、周波数の高い転送クロックを供給し続ける必要がなくなる。また、無駄に長期間、周波数の高い転送クロックの供給し続ける必要がなくなるので、クロックパルスの出力を低減することができるため低消費電力化を実現できる。
【００２０】
また本発明は、
転送クロックに同期して入力されたコマンドに対しデータのアクセスをその内部クロックに同期して行うメモリにアクセスするためのメモリコントローラであって、
前記転送クロックの出力制御を行うクロック出力制御部と、
前記メモリに対してイレースコマンドを発行し、前記メモリの記憶情報のイレース制御を行うイレース制御部と、
前記メモリのビジー状態を検出するビジー検出部とを含み、
前記イレースコマンドに対応するレスポンスを前記メモリから受信した後に前記ビジー検出部により前記メモリのビジー状態が検出されたとき、前記クロック出力制御部が、第１の周波数の前記転送クロックに代えて前記第１の周波数より低い第３の周波数の前記転送クロックを前記メモリに供給し、
その後、前記ビジー検出部により前記メモリの非ビジー状態が検出されたとき、前記クロック出力制御部が、前記第３の周波数の前記転送クロックに代えて前記第１の周波数の前記転送クロックを前記メモリに供給するメモリコントローラに関係する。
【００２１】
本発明においては、イレースコマンド発行後にメモリがビジー状態になったときに、コマンド及び転送データを転送するための同期用クロックとして転送クロックを、より周波数の低い第３の周波数の転送クロックに切り替えて供給し、その後にメモリが非ビジー状態になったときに元の第１の周波数の転送クロックに切り替えて供給する。こうすることで、転送クロックの供給停止等の制御を行う期間を予め計測して設定することなく、イレースコマンド発行後にメモリがビジー状態の期間に、周波数の高い転送クロックを供給し続ける必要がなくなる。また、無駄に長期間、周波数の高い転送クロックの供給し続ける必要がなくなるので、クロックパルスの出力を低減することができるため低消費電力化を実現できる。
【００２２】
また本発明に係るメモリコントローラでは、
前記クロック出力制御部が、
前記メモリがビジー状態になった場合に前記転送クロックの供給を停止したとき、前記ビジー状態が解除される直前に前記転送クロックの供給を再開することができる。
【００２３】
本発明によれば、転送クロックの供給に伴う消費電力を削減しながら、ビジー状態が解除されたときに、引き続きライト動作やイレース動作を継続できる。
【００２４】
また本発明に係るメモリコントローラでは、更に、
前記ビジー検出部が、
前記メモリコントローラと前記メモリとの間に接続されるデータラインの状態に基づいて前記ビジー状態を検出することができる。
【００２５】
本発明によれば、ＳＤ規格等の市場に広く受け入れられているメモリカードのビジー状態を簡素な構成で検出できる。
【００２６】
また本発明に係るメモリコントローラでは、
前記メモリが、
ＭＭＣ（MultiMediaCard）規格、ＳＤ（Secure Digital）規格、ＳＤＩＯ（Secure Digital Input/Output）規格又はＣＥ−ＡＴＡ（Consumer Electronics-AT Attachment）規格に準拠したメモリカードであってもよい。
【００２７】
本発明によれば、市場に流通するＭＭＣ規格、ＳＤ規格、ＳＤＩＯ規格のみならずＣＥ−ＡＴＡ規格のメモリへのライト動作やイレース動作の低消費電力化を実現できる。
【００２８】
また本発明は、
上記のいずれか記載のメモリコントローラと、
前記メモリコントローラに対してライトコマンド又はイレースコマンドの発行を制御する制御マスタとを含む情報処理装置に関係する。
【００２９】
本発明によれば、ライト動作時やイレース動作時の消費電力を削減するメモリコントローラが適用された情報処理装置を提供できる。
【００３０】
また本発明は、
前記メモリが挿抜されるメモリ装着部と、
上記記載の情報処理装置とを含む電子機器に関係する。
【００３１】
本発明によれば、ライト動作時やイレース動作時の消費電力を削減する、メモリが挿抜される電子機器を提供できる。
【発明を実施するための最良の形態】
【００３２】
以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。
【００３３】
１．  情報処理装置
以下の実施形態では、メモリカードにアクセスするためのメモリコントローラが情報処理装置としてのホストシステムに適用されているものとする。
【００３４】
図１に、本実施形態における情報処理装置が適用された電子機器の構成例のブロック図を示す。
【００３５】
図１の構成を有する電子機器としては、例えばパーソナルコンピュータ、その周辺機器（例えばプリンタ装置、スキャナ装置又は複合機）、携帯電話機、携帯情報端末、オーディオプレーヤ、ロボット装置、デジタルカメラ、ビデオカメラ、ＧＰＳ装置、テレビ受信装置、プロジェクタ等がある。
【００３６】
電子機器１０は、情報処理装置としてのホストシステム１００と、メモリカード（広義には記憶装置）２００とを含み、ホストシステム１００とメモリカード２００とがカードバス２０を介して接続されている。電子機器１０では、メモリカード２００に対する制御コマンドを発行することにより、メモリカード２００にデータを書き込んだり、メモリカード２００からデータを読み出したりすることができる。メモリカード２００は、例えばフラッシュメモリカードやＨＤＤ装置である。
【００３７】
ホストシステム１００は、制御マスタ１２６と、カードコントローラ（メモリコントローラ）１３０とを含む。制御マスタ１２６は、中央演算処理装置（Central Processing Unit：ＣＰＵ）１１０、メモリ１２０を含む。ＣＰＵ１１０、メモリ１２０及びカードコントローラ１３０は、システムバス１２２を介して接続されている。従って、ＣＰＵ１１０は、システムバス１２２を介してメモリ１２０又はカードコントローラ１３０にアクセスできる。そして、ＣＰＵ１１０が、メモリ１２０に格納されたプログラムを読み込んで該プログラムに対応した処理を実行する。
【００３８】
カードコントローラ１３０とメモリカード２００とは、カードバス２０を介して接続され、ＣＰＵ１１０が、カードコントローラ１３０からメモリカード２００に対して発行する制御コマンドを生成する制御を行う。メモリカード２００を「デバイス」と定義すると、カードコントローラ１３０はホスト側を制御する「ホストコントローラ」と定義することができる。
【００３９】
カードバス２０は、転送クロックＳＤＣＬＫが伝送されるクロックライン、制御コマンドＣＭＤ及びレスポンスが伝送されるコマンドライン、例えば４ビット（又は８ビット）の転送データＤＡＴ０−ＤＡＴ３が伝送されるデータラインを有する。カードコントローラ１３０が、転送クロックＳＤＣＬＫに同期してコマンドＣＭＤを発行する。そして、転送クロックＳＤＣＬＫに同期して例えば４ビットの転送データＤＡＴ０−ＤＡＴ３が送受信される。また、コマンドＣＭＤの種類によっては、メモリカード２００が制御コマンドＣＭＤに対するレスポンスとして、例えばコマンドラインを用いてレスポンスを返すことができる。
【００４０】
以下では、メモリカード２００がＳＤ規格に準拠したフラッシュメモリカードであり、カードバス２０にはＳＤ規格に準拠したシーケンスで制御コマンドやレスポンス、転送データの送受信が行われるものとする。
【００４１】
図２に、図１のカードバス２０の説明図を示す。
【００４２】
カードバス２０は、クロックライン、コマンドライン及びデータラインを有する。カードバス２０のうちクロックラインを除いて双方向の信号ラインであるため、コマンドライン及びデータラインの各ラインがプルアップされている。
【００４３】
より具体的には、コマンドラインは、所与の高電位側電源線ＶＤＤとの間にプルアップ抵抗ＲＣＭＤを介してプルアップ接続されている。転送データＤＡＴ０が伝送されるデータラインは、所与の高電位側電源線ＶＤＤとの間にプルアップ抵抗ＲＤＡＴ０を介してプルアップ接続されている。転送データＤＡＴ１が伝送されるデータラインは、所与の高電位側電源線ＶＤＤとの間にプルアップ抵抗ＲＤＡＴ１を介してプルアップ接続されている。転送データＤＡＴ２が伝送されるデータラインは、所与の高電位側電源線ＶＤＤとの間にプルアップ抵抗ＲＤＡＴ２を介してプルアップ接続されている。転送データＤＡＴ３が伝送されるデータラインは、所与の高電位側電源線ＶＤＤとの間にプルアップ抵抗ＲＤＡＴ３を介してプルアップ接続されている。
【００４４】
なおクロックラインは、カードコントローラ１３０側の図示しないクロックドライバによりプッシュプル動作で駆動される。なお、このクロックラインも、他のラインと同様にプルアップ接続されてもよい。
【００４５】
ＳＤ規格のメモリカード２００にアクセスする場合、データ転送が不要な期間に転送クロックＳＤＣＬＫを停止させることで消費電力を削減できる。その一方、転送クロックＳＤＣＬＫを停止させることで、カードコントローラ１３０からのコマンドの送出、メモリカード２００からのレスポンスの受信、データラインを介してデータの送受信ができなくなる。
【００４６】
図３に、図１のメモリカード２００の構成例のブロック図を示す。
【００４７】
メモリカード２００は、カードＩ／Ｆ回路２１０、ＰＬＬ回路２１２、カードＩ／Ｆ制御回路２２０、カード制御レジスタ部２３０、メモリＩ／Ｆ回路２４０、メモリコア部２５０を含む。
【００４８】
カードＩ／Ｆ回路２１０は、カードバス２０を伝送される信号のインタフェース処理を行う。カードＩ／Ｆ制御回路２２０は、カードＩ／Ｆ回路２１０を制御してカードバス２０に信号を出力する制御を行ったり、カードバス２０からの信号を入力する制御を行ったりする。カードＩ／Ｆ回路２１０は、転送クロックＳＤＣＬＫに同期して入力された転送データやコマンドデータを図示しないバッファにバッファリングしたり、該バッファにバッファリングされた転送データやレスポンスデータを転送クロックＳＤＣＬＫに同期して出力したりする。
【００４９】
ＰＬＬ回路２１２は、図示しない発振器からの発振出力を逓倍して、転送クロックＳＤＣＬＫとは異なる内部クロックを生成する。ＰＬＬ回路２１２によって生成された内部クロックは、メモリカード２００の各部に供給され、メモリカード２００は内部クロックに同期して動作する。より具体的には、カードＩ／Ｆ回路２１０にバッファリングされたデータは、内部クロックに同期して読み出されてメモリカード２００の内部に取り込まれる。また、メモリカード２００の内部から出力されるデータは、内部クロックに同期してカードＩ／Ｆ回路２１０でバッファリングされ、転送クロックＳＤＣＬＫに同期して外部に出力される。従って、メモリカード２００は、転送クロックＳＤＣＬＫの供給が停止されたとしても、メモリカード２００の内部で、内部クロックに同期してメモリにアクセスできるようになっている。即ち、メモリカード２００は、転送クロックに同期して入力されたコマンドに対しデータのアクセスをその内部クロックに同期して行うことができる。
【００５０】
カード制御レジスタ部２３０は、複数の制御レジスタを有する。例えば、カード制御レジスタ部２３０は、動作条件レジスタ（Operation Conditions Resister：ＯＣＲ）、カード識別レジスタ（Card IDentification register：ＣＩＤ）、カード特性データレジスタ（Card-Specific Data register：ＣＳＤ）、相対カードアドレスレジスタ（Relative Card Address register：ＲＣＡ）、ドライバステージレジスタ（Driver Stage Register:ＤＳＲ）、ＳＤコンフィギュレーションレジスタ（SD Configuration Register：ＳＣＲ）、ＳＤステータスレジスタ（SD Status Register：ＳＳＲ）、カードステータスレジスタ（Card Status Register：ＣＳＲ)等を含む。
【００５１】
カードＩ／Ｆ制御回路２２０は、カード制御レジスタ部２３０の設定データに基づいてメモリカード２００の各部を制御すると共に、その制御結果をカード制御レジスタ部２３０に格納する制御を行う。
【００５２】
メモリＩ／Ｆ回路２４０は、カードＩ／Ｆ制御回路２２０の制御により、メモリコア部２５０のメモリ素子にデータを書き込んだり、メモリコア部２５０のメモリ素子からデータを読み出したりする制御を行う。
【００５３】
メモリコア部２５０は、複数のメモリ素子を有する。メモリＩ／Ｆ回路２４０は、予め割り当てられたアドレスに対応したメモリ素子からデータを読み出したり、該アドレスに対応したメモリ素子にデータを書き込んだりすることができる。
【００５４】
２．  比較例
上記のようなメモリカード２００に対し、カードコントローラ１３０がライトコマンドを発行すると、メモリカード２００はライトデータを取得後、メモリコア部２５０にデータの書き込みを行う。また、カードコントローラ１３０がメモリカード２００に対してイレースコマンドを発行すると、メモリカード２００は、メモリコア部２５０のデータ消去（記憶情報の消去）を行う。
【００５５】
このようなメモリカード２００の内部のメモリコア部２５０へのアクセス時には、メモリカード２００はビジー状態となる。ビジー状態となったメモリカード２００は、転送データＤＡＴ０が送受信されるデータラインをＬレベルに駆動することでカードコントローラ１３０にその状態を通知する。メモリカード２００がビジー状態になると、カードコントローラ１３０とメモリカード２００との間でデータ転送を行うことができず、カードコントローラ１３０は、メモリカード２００のビジー状態が解除されるまで待機してデータ転送を中断する必要がある。
【００５６】
図４に、本実施形態の比較例におけるライト動作時のタイミングの一例を示す。
【００５７】
図４では、転送クロックＳＤＣＬＫ、コマンドＣＭＤ、転送データＤＡＴ０のタイミングのみを模式的に示している。そのため、コマンドＣＭＤの送出クロック数や転送データＤＡＴ０の送出クロック数は厳密なものではない。
【００５８】
図４において、本比較例におけるカードコントローラがメモリカード２００に対してライト転送を行う場合、該カードコントローラがメモリカード２００に対してライトコマンドを発行する（ＷＣ１）。図４では、カードコントローラが、コマンドラインを介してスタートビット「Ｓ」とエンドビット「Ｅ」で挟まれたコマンドデータを、コマンドラインを介して送出している。その後、コマンドラインを介して、メモリカード２００からライトコマンドを正常に受領した旨のレスポンスを受け取ると（ＲＳ１）、カードコントローラは、データラインを介してメモリカード２００にライトデータを送出する（ＷＤ１、ＷＤ２）。図４では、レスポンスやライトデータもまた、スタートビット「Ｓ」で始まりエンドビット「Ｅ」で挟まれたデータである。
【００５９】
メモリカード２００は、ライトデータを内部バッファに取得し、該バッファに空きがあればデータ取得を継続し、空きが無くなるとメモリコア部２５０にデータの書き込みを行う。このメモリコア部２５０への書き込みの際、メモリカード２００は、転送データＤＡＴ０が伝送されるデータラインをＬレベルに駆動し、カードコントローラに対してビジー状態であることを通知して、データ転送の中断を要求する（ＢＳ１）。
【００６０】
カードコントローラは、メモリカード２００のビジー状態を検知すると、ライトデータの送出を中断し、ビジー状態が解除されるまで待機しなければならない。そのため、本比較例におけるカードコントローラは、ビジー状態解除検出期間Ｔ１において、ビジー状態の解除を検出するためにクロックラインを介して、コマンド及び転送データを転送するための同期用クロックとして転送クロックＳＤＣＬＫを供給し続ける必要が生じる。
【００６１】
その一方、カードコントローラは、ビジー状態が通知されている間はデータ転送ができない上に、上述のビジー状態解除検出期間Ｔ１は数マイクロ秒から数ミリ秒という長い期間である。従って、上述のビジー状態解除検出期間Ｔ１に、転送クロックＳＤＣＬＫを供給し続けることは、無駄な電力を消費してしまうという問題がある。
【００６２】
図４では、ライト動作時の消費電力について述べたが、イレース動作時についても同様である。
【００６３】
図５に、本実施形態の比較例におけるイレース動作時のタイミングの一例を示す。
【００６４】
図５では、転送クロックＳＤＣＬＫ、コマンドＣＭＤ、転送データＤＡＴ０のタイミングのみを模式的に示している。そのため、コマンドＣＭＤの送出クロック数や転送データＤＡＴ０の送出クロック数は厳密なものではない。
【００６５】
図５において、本比較例におけるカードコントローラがメモリカード２００に対してイレース動作を行う場合、該カードコントローラがメモリカード２００に対してイレースコマンドを発行する（ＷＣ２）。その後、カードコントローラは、コマンドラインを介して、メモリカード２００からイレースコマンドを正常に受領した旨のレスポンスを受け取る（ＲＳ２）。メモリカード２００の内部では、メモリコア部２５０において公知のイレース動作を行う。イレース動作中は、メモリカード２００は、転送データＤＡＴ０が伝送されるデータラインをＬレベルに駆動し、カードコントローラに対してビジー状態であることを通知して、データ転送の中断を要求する（ＢＳ２）。
【００６６】
このとき、メモリカード２００の種類によっては、レスポンスの送出の前に、ビジー状態を通知したり、ビジー状態の通知を開始してからレスポンスを送出したりする。いずれの場合でも、カードコントローラは、メモリカード２００のビジー状態を検知すると、コマンドの送出やデータ転送を中断し、ビジー状態が解除されるまで待機しなければならない。そのため、本比較例におけるカードコントローラは、例えばビジー状態解除検出期間Ｔ２において、ビジー状態の解除を検出するためにクロックラインを介して、コマンド及び転送データを転送するための同期用クロックとして転送クロックＳＤＣＬＫを供給し続ける必要が生じる。
【００６７】
この場合でも、カードコントローラは、ビジー状態が通知されている間はデータ転送ができない上に、上述のビジー状態解除検出期間Ｔ２は、図４のビジー状態解除検出期間Ｔ１より長い数秒という期間である。従って、上述のビジー状態解除検出期間Ｔ２に、転送クロックＳＤＣＬＫを供給し続けることは、無駄な電力を消費してしまうという問題がある。
【００６８】
そこで、以下の実施形態では、カードコントローラが、ライト動作時又はイレース動作時の無駄な転送クロックＳＤＣＬＫの供給に伴う消費電力の低減を図る。
【００６９】
２．  カードコントローラ（メモリコントローラ）
２．１  第１の実施形態
図６に、第１の実施形態におけるカードコントローラの構成例のブロック図を示す。図６において、図１と同一部分には同一符号を付し、適宜説明を省略する。また、図６のカードコントローラは、図１のカードコントローラ１３０に適用できる。
【００７０】
第１の実施形態におけるカードコントローラ３００は、ライト動作時の転送クロック供給停止及び転送クロック供給再開制御を行うことで、低消費電力化を図る。このようなカードコントローラ３００は、クロック制御部３１０と、コマンド制御部３２０と、データ制御部３３０とを含む。クロック制御部３１０は、カードバス２０のクロックラインの出力制御を行う。コマンド制御部３２０は、カードバス２０のコマンドラインの入出力制御を行う。データ制御部３３０は、カードバス２０のデータラインの入出力制御を行う。
【００７１】
より具体的には、クロック制御部３１０は、転送クロック生成回路３１２、指定期間設定レジスタ３１４、転送クロック供給再開制御部３１６、クロック出力制御部３１８を含む。転送クロック生成回路３１２は、第１の周波数の転送クロックＳＤＣＬＫを生成する。指定期間設定レジスタ３１４は、図１の制御マスタ１２６（ＣＰＵ１１０）によりアクセス可能なレジスタであり、転送クロックＳＤＣＬＫの供給が停止されてから転送クロックＳＤＣＬＫの供給再開までの期間に対応した設定データが設定される。転送クロック供給再開制御部３１６は、指定期間設定レジスタ３１４の設定データに対応した期間が経過したときに、転送クロックＳＤＣＬＫの供給再開を制御する。クロック出力制御部３１８は、メモリカード２００に対して転送クロックＳＤＣＬＫの供給を停止したり再開したりする。
【００７２】
コマンド制御部３２０は、コマンドラインを介してメモリカード２００にコマンドを発行することができる。より具体的には、コマンド制御部３２０は、ライトコマンドの発行と、該ライトコマンドに対応するレスポンスの受信制御を行う。
【００７３】
データ制御部３３０は、ビジー検出部３３２を含む。ビジー検出部３３２は、転送データＤＡＴ０が伝送されるデータラインを監視して、メモリカード２００からのビジー状態の通知を検出する。より具体的には、ビジー検出部３３２は、コマンド制御部３２０によってライトコマンドが発行された後の所定のビジー状態検出タイミングにおいて上記のデータラインを監視して、該データラインがＬレベルのときにメモリカード２００からビジー状態が検出されたことを認識する。ビジー検出部３３２の検出結果は、転送クロック供給再開制御部３１７及びクロック出力制御部３１８に供給される。
【００７４】
コマンド制御部３２０及びデータ制御部３３０は、書き込み制御部として機能する。即ち、この書き込み制御部は、メモリカード２００に対してライトコマンドを発行し、転送クロックに同期してライトデータを出力してメモリカード２００に該ライトデータの書き込み制御を行う。
【００７５】
クロック出力制御部３１８は、転送クロック生成回路３１２で生成された転送クロックＳＤＣＬＫを出力している際に、ビジー検出部３３２によりメモリカード２００のビジー状態が検出されたとき、転送クロックＳＤＣＬＫの供給を停止する。転送クロック供給再開制御部３１６は、ビジー検出部３３２によりメモリカード２００のビジー状態が検出されたとき、内部のカウンタによるカウント動作を開始させる。そして、このカウント動作の結果、指定期間設定レジスタ３１４の設定データに対応した期間である第１の指定期間が経過すると、転送クロック供給再開制御部３１６は、クロック出力制御部３１８に対して転送クロックＳＤＣＬＫの供給再開を指示する。従って、クロック出力制御部３１８は、ライトコマンド発行後にメモリカード２００がビジー状態になったとき、所与の第１の指定期間だけメモリカード２００に対して転送クロックＳＤＣＬＫの供給を停止し、その後該転送クロックの供給を開始することができる。
【００７６】
図７に、第１の実施形態におけるカードコントローラ３００によるライト動作のタイミングの一例を示す。
【００７７】
図７では、転送クロックＳＤＣＬＫ、コマンドＣＭＤ、転送データＤＡＴ０のタイミングのみを模式的に示している。そのため、コマンドＣＭＤの送出クロック数や転送データＤＡＴ０の送出クロック数は厳密なものではない。
【００７８】
図７において、カードコントローラ３００がメモリカード２００に対してライトコマンドを発行する（ＷＣ１０）。図７では、カードコントローラ３００が、コマンドラインを介してスタートビット「Ｓ」とエンドビット「Ｅ」で挟まれたコマンドデータを、コマンドラインを介して送出している。その後、コマンドラインを介して、メモリカード２００からライトコマンドを正常に受領した旨のレスポンスを受け取ると（ＲＳ１）、カードコントローラ３００は、データラインを介してメモリカード２００にライトデータを送出する（ＷＤ１０、ＷＤ２０）。図７では、レスポンスやライトデータもまた、スタートビット「Ｓ」で始まりエンドビット「Ｅ」で挟まれたデータである。
【００７９】
メモリカード２００は、ライトデータを内部バッファに取得し、該バッファに空きがあればデータ取得を継続し、空きが無くなるとメモリコア部２５０にデータの書き込みを行う。このメモリコア部２５０への書き込みの際、メモリカード２００は、転送データＤＡＴ０が伝送されるデータラインをＬレベルに駆動し、カードコントローラに対してビジー状態であることを通知して、データ転送の中断を要求する（ＢＳ１０）。
【００８０】
カードコントローラ３００は、ビジー検出部３３２によりメモリカード２００のビジー状態を検知すると、クロック出力制御部３１８により転送クロックＳＤＣＬＫの供給を停止する。この場合、転送クロックＳＤＣＬＫがＬレベルに固定されることで、転送クロックＳＤＣＬＫの供給が停止される。
【００８１】
指定期間設定レジスタ３１４には、メモリカード２００がビジー状態になった時点から該ビジー状態が解除される直前の時点までの所与の第１の指定期間Ｔ１１に対応した設定データが設定されている。この第１の指定期間Ｔ１１は、予め計測して得られた時間であってもよい。いずれにしても、メモリカード２００が一旦ビジー状態になった後に該ビジー状態が解除される直前に、転送クロックの供給を再開できればよい。こうして、第１の指定期間Ｔ１１経過後に、転送クロック供給再開制御部３１６により転送クロックＳＤＣＬＫの供給が再開される。その結果、メモリカード２００のビジー状態が解除された時点で、カードコントローラ３００のビジー検出部３３２は、ビジー状態解除検出期間Ｔ１０にビジー状態の解除を検出できる。そのため、ビジー状態解除検出期間Ｔ１０に、コマンド及び転送データを転送するための同期用クロックとして転送クロックＳＤＣＬＫを供給し続けることなく、少なくとも第１の指定期間Ｔ１１において転送クロックＳＤＣＬＫの供給を停止することで消費電力を削減できるようになる。第１の指定期間Ｔ１１は、数マイクロ秒から数ミリ秒という長い期間であるため、第１の実施形態における消費電力の削減効果は著しい。
【００８２】
２．２  第２の実施形態
図８に、第２の実施形態におけるカードコントローラの構成例のブロック図を示す。図８において、図１又は図６と同一部分には同一符号を付し、適宜説明を省略する。また、図８のカードコントローラは、図１のカードコントローラ１３０に適用できる。
【００８３】
第２のカードコントローラ４００は、イレース動作時の転送クロック供給停止及び転送クロック供給再開制御を行うことで、低消費電力化を図る。このようなカードコントローラ４００は、クロック制御部４１０と、コマンド制御部４２０と、データ制御部４３０とを含む。クロック制御部４１０は、カードバス２０のクロックラインの出力制御を行う。コマンド制御部４２０は、カードバス２０のコマンドラインの入出力制御を行う。データ制御部４３０は、カードバス２０のデータラインの入出力制御を行う。
【００８４】
より具体的には、クロック制御部４１０は、転送クロック生成回路３１２、指定期間設定レジスタ４１４、転送クロック供給再開制御部３１６、クロック出力制御部３１８を含む。転送クロック生成回路３１２は、第１の周波数の転送クロックＳＤＣＬＫを生成する。指定期間設定レジスタ４１４は、図１の制御マスタ１２６（ＣＰＵ１１０）によりアクセス可能なレジスタであり、転送クロックＳＤＣＬＫの供給が停止されてから転送クロックＳＤＣＬＫの供給再開までの期間に対応した設定データが設定される。転送クロック供給再開制御部３１６は、指定期間設定レジスタ４１４の設定データに対応した期間が経過したときに、転送クロックＳＤＣＬＫの供給再開を制御する。クロック出力制御部３１８は、メモリカード２００に対して転送クロックＳＤＣＬＫの供給を停止したり再開したりする。
【００８５】
データ制御部４３０は、ビジー検出部４３２を含む。ビジー検出部４３２は、転送データＤＡＴ０が伝送されるデータラインを監視して、メモリカード２００からのビジー状態の通知を検出する。より具体的には、ビジー検出部４３２は、コマンド制御部４２０によってライトコマンドが発行された後の所定のビジー状態検出タイミングにおいて上記のデータラインを監視して、該データラインがＬレベルのときにメモリカード２００からビジー状態が検出されたことを認識する。ビジー検出部３３２の検出結果は、転送クロック供給再開制御部３１７及びクロック出力制御部３１８に供給される。
【００８６】
コマンド制御部４２０は、コマンドラインを介してメモリカード２００にコマンドを発行することができる。より具体的には、コマンド制御部４２０は、イレースコマンドの発行と、該イレースコマンドに対応するレスポンスの受信制御を行う。
【００８７】
コマンド制御部４２０及びデータ制御部４３０は、イレース制御部として機能する。即ち、このイレース制御部は、メモリカード２００に対してイレースコマンドを発行し、メモリカード２００の記憶情報のイレース制御を行う。
【００８８】
クロック出力制御部３１８は、転送クロック生成回路３１２で生成された転送クロックＳＤＣＬＫを出力している際に、イレースコマンドに対応するレスポンス（より具体的にはレスポンスのエンドビット）をコマンド制御部４２０が受信した後にビジー検出部４３２によりメモリカード２００のビジー状態が検出されたとき、転送クロックＳＤＣＬＫの供給を停止する。転送クロック供給再開制御部３１６は、イレースコマンドに対応するレスポンスを受信した後にビジー状態が検出されたとき、内部のカウンタによるカウント動作を開始させる。そして、このカウント動作の結果、指定期間設定レジスタ４１４の設定データに対応した期間である第２の指定期間が経過すると、転送クロック供給再開制御部３１６は、クロック出力制御部３１８に対して転送クロックＳＤＣＬＫの供給再開を指示する。従って、クロック出力制御部３１８は、イレースコマンド発行後に該イレースコマンドに対応するレスポンスを受信した後にメモリカード２００がビジー状態になったとき、所与の第２の指定期間だけメモリカード２００に対して転送クロックＳＤＣＬＫの供給を停止し、その後該転送クロックの供給を開始することができる。
【００８９】
図９に、第２の実施形態におけるカードコントローラ４００によるイレース動作のタイミングの一例を示す。
【００９０】
図９では、転送クロックＳＤＣＬＫ、コマンドＣＭＤ、転送データＤＡＴ０のタイミングのみを模式的に示している。そのため、コマンドＣＭＤの送出クロック数や転送データＤＡＴ０の送出クロック数は厳密なものではない。
【００９１】
図９において、カードコントローラ４００がメモリカード２００に対してイレースコマンドを発行する（ＷＣ２０）。図９では、カードコントローラ４００が、コマンドラインを介してスタートビット「Ｓ」とエンドビット「Ｅ」で挟まれたコマンドデータを、コマンドラインを介して送出している。その後、コマンドラインを介して、メモリカード２００からイレースコマンドを正常に受領した旨のレスポンス（より具体的には正常なレスポンスのエンドビット）を受け取る（ＲＳ２０）。メモリカード２００の内部では、メモリコア部２５０において公知のイレース動作を行う。イレース動作中は、メモリカード２００は、転送データＤＡＴ０が伝送されるデータラインをＬレベルに駆動し、カードコントローラ４００に対してビジー状態であることを通知して、データ転送の中断を要求する（ＢＳ２０）。
【００９２】
このとき、メモリカード２００の種類によっては、レスポンスの送出の前に、ビジー状態を通知したり、ビジー状態の通知を開始してからレスポンスを送出したりする。いずれの場合でも、カードコントローラ４００は、コマンド制御部４２０において、メモリカード２００からのレスポンスのエンドビットの受信を検出する。このレスポンスのエンドビットを受信すると、ビジー検出部４３２においてメモリカード２００のビジー状態の検出を開始する。
【００９３】
カードコントローラ４００は、ビジー検出部４３２によりメモリカード２００のビジー状態を検知すると、クロック出力制御部３１８により転送クロックＳＤＣＬＫの供給を停止する。この場合、転送クロックＳＤＣＬＫがＬレベルに固定されることで、転送クロックＳＤＣＬＫの供給が停止される。
【００９４】
指定期間設定レジスタ４１４には、メモリカード２００がビジー状態になった時点から該ビジー状態が解除される直前の時点までの所与の第２の指定期間Ｔ２１に対応した設定データが設定されている。この第２の指定期間Ｔ２１は、予め計測して得られた時間であってもよい。いずれにしても、メモリカード２００が一旦ビジー状態になった後に、レスポンス受信後に該ビジー状態が解除される直前に、転送クロックの供給を再開できればよい。こうして、第２の指定期間Ｔ２１経過後に、転送クロック供給再開制御部３１６により転送クロックＳＤＣＬＫの供給が再開される。その結果、メモリカード２００のビジー状態が解除された時点で、カードコントローラ４００のビジー検出部４３２は、ビジー状態解除検出期間Ｔ２０においてビジー状態の解除を検出できる。そのため、ビジー状態解除検出期間Ｔ２０に、コマンド及び転送データを転送するための同期用クロックとして転送クロックＳＤＣＬＫを供給し続けることなく、少なくとも第２の指定期間Ｔ２１において転送クロックＳＤＣＬＫの供給を停止することで消費電力を削減できるようになる。第２の指定期間Ｔ２１は、数秒という長い期間であるため、第２の実施形態における消費電力の削減効果は著しい。
【００９５】
なお、図８の構成において、コマンド制御部４２０及びデータ制御部４３０が、第１の実施形態における書き込み制御部の機能を有していてもよい。この場合、第２の実施形態におけるカードコントローラ４００が、書き込み制御部とイレース制御部とを有し、第１の実施形態におけるライト動作における転送クロックの供給停止制御及び供給再開制御を行うことができる。なお、第１の指定期間Ｔ１１は、第２の指定期間Ｔ２１より短くなるように設定されることが望ましい。
【００９６】
２．３  第３の実施形態
第１の実施形態では、クロック出力制御部３１８が第１の指定期間に転送クロックＳＤＣＬＫの供給を停止していたが、第３の実施形態では転送クロックＳＤＣＬＫの供給を停止することなく、該転送クロックＳＤＣＬＫを間欠的にメモリカード２００に供給する。こうすることで、ビジー状態解除検出期間Ｔ１０では第１の実施形態と比較して消費電力が増えるが、第１の実施形態のように第１の指定期間Ｔ１１の測定等を不要にできる。
【００９７】
図１０に、第３の実施形態におけるカードコントローラの構成例のブロック図を示す。図１０において、図１又は図６と同一部分には同一符号を付し、適宜説明を省略する。また、図１０のカードコントローラは、図１のカードコントローラ１３０に適用できる。
【００９８】
第３の実施形態におけるカードコントローラ５００は、ライト動作時の転送クロックの切替制御を行うことで、低消費電力化を図る。このようなカードコントローラ５００は、クロック制御部５１０と、コマンド制御部３２０と、データ制御部３３０とを含む。
【００９９】
クロック制御部５１０は、カードバス２０のクロックラインの出力制御を行う。より具体的には、クロック制御部５１０は、転送クロック生成回路３１２、間欠クロック生成回路５１７、クロック出力制御部（クロック切替部）５１８を含む。転送クロック生成回路３１２は、第１の周波数の転送クロックＳＤＣＬＫを生成する。間欠クロック生成回路５１７は、第１の周波数の転送クロックに基づいて、第１の周波数より低い第２の周波数の転送クロックを生成する。
【０１００】
クロック出力制御部５１８は、ライトコマンド発行後にビジー検出部３３２によりメモリカード２００のビジー状態が検出されたとき、第１の周波数の転送クロックに代えて第２の周波数の転送クロックをメモリカード２００に供給する。その後、クロック出力制御部５１８は、ビジー検出部３３２によりメモリカード２００の非ビジー状態が検出されたとき、第２の周波数の転送クロックに代えて第１の周波数の転送クロックをメモリカード２００に供給する。
【０１０１】
図１１に、第３の実施形態におけるカードコントローラ５００によるライト動作のタイミングの一例を示す。
【０１０２】
図１１では、転送クロックＳＤＣＬＫ、コマンドＣＭＤ、転送データＤＡＴ０のタイミングのみを模式的に示している。そのため、コマンドＣＭＤの送出クロック数や転送データＤＡＴ０の送出クロック数は厳密なものではない。図１１において、図７と同一部分には同一符号を付し、適宜説明を省略する。
【０１０３】
第３の実施形態では、ライトコマンド発行後にビジー検出部３３２によりメモリカード２００のビジー状態が検出されたとき、第１の周波数の転送クロックに代えて、第１の周波数より低い第２の周波数の転送クロックがクロックラインに出力される。その後、ビジー検出部３３２によりメモリカード２００の非ビジー状態が検出されたとき、第２の周波数の転送クロックに代えて、第１の周波数の周波数の転送クロックがクロックラインに出力される。
【０１０４】
従って、メモリカード２００のビジー状態検出期間において、第２の周波数の転送クロックが出力される。こうすることで、第１の実施形態のように第１の指定期間Ｔ１１を指定することなく、メモリカード２００のビジー状態の期間における転送クロックＳＤＣＬＫの出力に伴う消費電力を削減できるようになる。
【０１０５】
２．４  第４の実施形態
第２の実施形態では、クロック出力制御部３１８が第２の指定期間に転送クロックＳＤＣＬＫの供給を停止していたが、第４の実施形態では転送クロックＳＤＣＬＫの供給を停止することなく、該転送クロックＳＤＣＬＫを間欠的にメモリカード２００に供給する。こうすることで、ビジー状態解除検出期間Ｔ２０では第３の実施形態と比較して消費電力が増えるが、第２の実施形態のように第３の指定期間Ｔ２１の測定等を不要にできる。
【０１０６】
図１２に、第４の実施形態におけるカードコントローラの構成例のブロック図を示す。図１２において、図１、図８又は図１０と同一部分には同一符号を付し、適宜説明を省略する。また、図１２のカードコントローラは、図１のカードコントローラ１３０に適用できる。
【０１０７】
第４の実施形態におけるカードコントローラ６００は、イレース動作時の転送クロックの切替制御を行うことで、低消費電力化を図る。このようなカードコントローラ６００は、クロック制御部６１０と、コマンド制御部４２０と、データ制御部４３０とを含む。
【０１０８】
クロック制御部６１０は、カードバス２０のクロックラインの出力制御を行う。より具体的には、クロック制御部６１０は、転送クロック生成回路３１２、間欠クロック生成回路６１７、クロック出力制御部（クロック切替部）５１８を含む。転送クロック生成回路３１２は、第１の周波数の転送クロックＳＤＣＬＫを生成する。間欠クロック生成回路６１７は、第１の周波数の転送クロックに基づいて、第１の周波数より低い第３の周波数の転送クロックを生成する。
【０１０９】
クロック出力制御部５１８は、イレースコマンド発行後に該イレースコマンドに対応するレスポンスをメモリカード２００から受信した後にビジー検出部４３２によりメモリカード２００のビジー状態が検出されたとき、第１の周波数の転送クロックに代えて第３の周波数の転送クロックをメモリカード２００に供給する。その後、クロック出力制御部５１８は、ビジー検出部４３２によりメモリカード２００の非ビジー状態が検出されたとき、第３の周波数の転送クロックに代えて第１の周波数の転送クロックをメモリカード２００に供給する。
【０１１０】
図１３に、第４の実施形態におけるカードコントローラ６００によるイレース動作のタイミングの一例を示す。
【０１１１】
図１３では、転送クロックＳＤＣＬＫ、コマンドＣＭＤ、転送データＤＡＴ０のタイミングのみを模式的に示している。そのため、コマンドＣＭＤの送出クロック数や転送データＤＡＴ０の送出クロック数は厳密なものではない。図１３において、図９と同一部分には同一符号を付し、適宜説明を省略する。
【０１１２】
第４の実施形態では、イレースコマンド発行後に該イレースコマンドに対応するレスポンスが正常に受信される（該レスポンスのエンドビットが正常に受信される）と、ビジー検出部４３２はメモリカード２００のビジー状態を検出する。ビジー検出部４３２によりメモリカード２００のビジー状態が検出されたとき、第１の周波数の転送クロックに代えて、第１の周波数より低い第３の周波数の転送クロックがクロックラインに出力される。その後、ビジー検出部４３２によりメモリカード２００の非ビジー状態が検出されたとき、第３の周波数の転送クロックに代えて、第１の周波数の周波数の転送クロックがクロックラインに出力される。
【０１１３】
従って、メモリカード２００のビジー状態検出期間において、第２の周波数の転送クロックが出力される。こうすることで、第２の実施形態のように第２の指定期間Ｔ２１を指定することなく、メモリカード２００のビジー状態の期間における転送クロックＳＤＣＬＫの出力に伴う消費電力を削減できるようになる。
【０１１４】
２．５  その他
以上のような第１〜第４の実施形態で説明したライト動作時及びイレース動作時の制御を任意に組み合わせてもよい。
【０１１５】
図１４に、上述の実施形態の組み合わせの説明図を示す。
【０１１６】
例えば、ライト動作時に転送クロックの供給を停止する第１の実施形態の構成において、第２又は第４の実施形態のようにイレース動作時の転送クロックの制御を行うことができる。
【０１１７】
また、例えば、ライト動作時に間欠クロックを出力する第３の実施形態の構成において、第２又は第４の実施形態のようにイレース動作時の転送クロックの制御を行うことができる。
【０１１８】
２．６  具体的な構成例
次に、上述の実施形態を実現する図１のカードコントローラ１３０の具体的な構成例について説明する。
【０１１９】
２．６．１  第１の構成例
第１の構成例におけるカードコントローラ１３０は、ライト動作時に第１又は第３の実施形態のように転送クロックの出力制御を行うと共に、イレース動作時に第２又は第４の実施形態のように転送クロックの出力制御を行うものとする。
【０１２０】
図１５に、第１の構成例におけるカードコントローラ１３０のハードウェア構成例を示す。
【０１２１】
第１の構成例におけるカードコントローラ１３０は、制御インタフェース（InterFace：Ｉ／Ｆ）回路１３２、ＦＩＦＯ（First-In First-Out)Ｉ／Ｆ回路１３４、コントローラ制御レジスタ部１３６、クロック制御部１３８、制御ロジック部１４０、ドライバ部１５０、ビジー検出部１５２を含む。制御ロジック部１４０は、コマンドシーケンサ１４２、データシーケンサ１４４を含む。
【０１２２】
制御Ｉ／Ｆ回路１３２は、システムバス１２２を介してＣＰＵ１１０やメモリ１２０との間で送受信される制御信号や制御データのインタフェース処理を行う。ＣＰＵ１１０は、制御Ｉ／Ｆ回路１３２を介してコントローラ制御レジスタ部１３６の各制御レジスタに制御データを設定できる。
【０１２３】
ＦＩＦＯＩ／Ｆ回路１３４は、システムバス１２２を介してＣＰＵ１１０やメモリ１２０との間で送受信される制御信号や制御データのインタフェース処理を行う。システムバス１２２を介してメモリ１２０から読み出されたデータは、ＦＩＦＯＩ／Ｆ回路１３４においてバッファリングされた後、制御ロジック部１４０に供給される。また、メモリカード２００から読み出されたデータは、ＦＩＦＯＩ／Ｆ回路１３４においてバッファリングされた後に、システムバス１２２を介してＣＰＵ１１０又はメモリ１２０に出力される。
【０１２４】
コントローラ制御レジスタ部１３６は、１又は複数の制御レジスタを有し、各制御レジスタにはカードコントローラ１３０を制御するための制御データが設定される。コントローラ制御レジスタ部１３６の各制御レジスタに設定された制御データに対応した制御信号に基づいて、カードコントローラ１３０の各部が制御される。
【０１２５】
クロック制御部１３８は、カードコントローラ１３０の各部にクロックを供給すると共に、カードバス２０を構成するクロックラインに転送クロックＳＤＣＬＫを出力する制御を行う。クロック制御部１３８は、図６のクロック制御部３１０、図８のクロック制御部４１０、図１０のクロック制御部５１０、図１２のクロック制御部６１０の機能を有する。
【０１２６】
コマンドシーケンサ１４２は、コントローラ制御レジスタ部１３６の制御レジスタの制御データに基づいて、カードバス２０を構成するコマンドラインを介してメモリカード２００に対してコマンドを発行する制御を行う。
【０１２７】
データシーケンサ１４４は、コントローラ制御レジスタ部１３６の制御レジスタの制御データに基づいて、カードバス２０を構成するデータラインを介してメモリカード２００との間でデータを送受信する制御を行う。
【０１２８】
ドライバ部１５０は、コマンドシーケンサ１４２の制御結果に基づいてコマンドラインの信号の入出力制御を行う。また、データシーケンサ１４４の制御結果に基づいてデータラインの信号の入出力制御を行う。
【０１２９】
ビジー検出部１５２は、転送データＤＡＴ０が伝送されるデータラインの信号と、コマンドシーケンサ１４２の制御結果と、データシーケンサ１４４の制御結果とが入力され、カードバスを介して接続されるメモリカード２００のライトコマンド発行後又はイレースコマンド発行後のビジー状態を検出できる。
【０１３０】
図１６に、図１５のドライバ部１５０の構成の概要を示す。
【０１３１】
ドライバ部１５０は、クロックラインを駆動して転送クロックＳＤＣＬＫを出力するドライバと、コマンドラインに接続される第１の入出力ドライバと、データラインに接続される第２の入出力ドライバとを含む。
【０１３２】
第１の入出力ドライバは、コマンドシーケンサ１４２によって制御されコマンドラインを駆動して制御コマンドを出力する出力ドライバと、コマンドラインを介して入力されるレスポンスを受信するための入力ドライバとを含む。コントローラ制御レジスタ部１３６の制御レジスタの内容に基づいてコマンドシーケンサ１４２によって生成された制御コマンドが、第１の入出力ドライバの出力ドライバによりコマンドラインに出力される。そして、該制御コマンドに対応してメモリカード２００から出力されたレスポンスが、第１の入出力ドライバの入力ドライバで受信される。
【０１３３】
第２の入出力ドライバは、データシーケンサ１４４によって制御されデータラインを駆動して転送データを出力する出力ドライバと、データラインを介して入力される転送データを受信するための入力ドライバとを含む。コントローラ制御レジスタ部１３６の制御レジスタの内容に基づいて、ＦＩＦＯＩ／Ｆ回路１３４からのデータが、データシーケンサ１４４の制御により、転送データとして第２の入出力ドライバの出力ドライバを介してデータラインに出力される。そして、メモリカード２００から出力されたレスポンスが、第１の入出力ドライバの入力ドライバで受信される。
【０１３４】
図１７に、図１５のコマンドシーケンサ１４２の動作説明図を示す。
【０１３５】
コマンドシーケンサ１４２は、複数のステートを有し、各ステートに応じた制御を行う。各ステートには、予め遷移条件が決められており、該遷移条件を満足することで次のステートに遷移する。
【０１３６】
電源投入（ＳＱ１）後の初期状態では、コマンドシーケンサ１４２は、ＩＤＬＥステートＳＴ１に遷移する。制御マスタ１２６で実行される上位アプリケーションからメモリカード２００に対して制御コマンドの発行指示（ＳＱ２）があると、コマンドシーケンサ１４２は、ＳＥＮＤ＿ＣＭＤステートＳＴ２に遷移する。
【０１３７】
ＳＥＮＤ＿ＣＭＤステートＳＴ２では、制御マスタ１２６が、カードコントローラ１３０の制御レジスタに制御コマンドを発行するためのコマンド指定情報やそのパラメータ情報を制御レジスタに設定する。そして、上位アプリケーションからの制御コマンドの発行指示を受けて制御マスタ１２６が、カードコントローラ１３０の図示しない制御コマンド発行指示レジスタにアクセス（ＳＱ３）すると、コマンドシーケンサ１４２は、ＲＣＶ＿ＲＥＳＰステートＳＴ３に遷移する。
【０１３８】
ＲＣＶ＿ＲＥＳＰステートＳＴ３では、制御ロジック部１４０が、コマンドラインを介してメモリカード２００からのレスポンスデータを受信する。そして、正常なレスポンスのエンドビットの受信が完了する（ＳＱ４）と、コマンドシーケンサ１４２は、ＥＮＤ８ＣＬＫステートＳＴ４に遷移する。
【０１３９】
ＥＮＤ８ＣＬＫステートＳＴ４では、転送クロックＳＤＣＬＫの８クロック分だけ待機する。そして、転送クロックＳＤＣＬＫの８クロック分の期間が経過する（ＳＱ５）と、コマンドシーケンサ１４２は、ＩＤＬＥステートＳＴ１に遷移する。
【０１４０】
図１７において、イレースコマンド発行後にＲＣＶ＿ＲＥＳＰステートＳＴ３でレスポンスが正常に受信されたことが検出されたときに、コマンドシーケンサ１４２がビジー検出部１５２に通知する。
【０１４１】
図１８に、図１５のデータシーケンサ１４４の動作説明図を示す。
【０１４２】
データシーケンサ１４４は、複数のステートを有し、各ステートに応じた制御を行う。各ステートには、予め遷移条件が決められており、該遷移条件を満足することで次のステートに遷移する。
【０１４３】
電源投入（ＳＱ１０）後の初期状態では、データシーケンサ１４４は、ＩＤＬＥステートＳＴ１０に遷移する。制御マスタ１２６で実行される上位アプリケーションからメモリカード２００に対して制御コマンドの発行指示があると、その制御コマンドの種類によって遷移先のステートが変わる。
【０１４４】
ＩＤＬＥステートＳＴ１０において、上位アプリケーションから発行指示された制御コマンドがライトコマンドのとき（ＳＱ１１）、データシーケンサ１４４は、ＣＨＫ＿ＢＵＳＹステートＳＴ１１に遷移する。
【０１４５】
ＣＨＫ＿ＢＵＳＹステートＳＴ１１では、メモリカード２００がビジー状態か否かが検出される。ＣＨＫ＿ＢＵＳＹステートＳＴ１１において、メモリカード２００の非ビジー状態が検出されたとき（ＳＱ１２）、データシーケンサ１４４は、ＷＲ＿ＤＡＴステートＳＴ１２に遷移する。ＣＨＫ＿ＢＵＳＹステートＳＴ１１において、メモリカード２００のビジー状態が検出されたとき（ＳＱ１３）、データシーケンサ１４４は、ＣＨＫ＿ＢＵＳＹステートＳＴ１１を繰り返す。
【０１４６】
ＷＲ＿ＤＡＴステートＳＴ１２において、データシーケンサ１４４は、メモリカード２００に対してライトデータを送出する制御を行う。１ブロック分のライトデータを送出すると（ＳＱ１４）、データシーケンサ１４４は、ＣＲＣＳＴステートＳＴ１３に遷移する。
【０１４７】
ＣＲＣＳＴステートＳＴ１３では、データシーケンサ１４４は、ライトデータのＣＲＣステータスをチェックし、ＣＲＣステータスが正常ならば（ＳＱ１６）、データシーケンサ１４４は、ＣＨＫ＿ＢＵＳＹステートＳＴ１４に遷移する。
【０１４８】
ＣＨＫ＿ＢＵＳＹステートＳＴ１４では、メモリカード２００がビジー状態か否かが検出される。ＣＨＫ＿ＢＵＳＹステートＳＴ１４においてメモリカード２００のビジー状態が検出されたとき（ＳＱ１７）、データシーケンサ１４４は、ＣＯＮＴ＿ＳＤＣＬＫステートＳＴ１５に遷移する。
【０１４９】
ＣＯＮＴ＿ＳＤＣＬＫステートＳＴ１５では、第１の実施形態において、転送クロックＳＤＣＬＫの供給停止を制御するための制御信号を出力する。また、第３の実施形態において、転送クロックを間欠クロックに切り替える制御信号を出力する。そして、ＣＯＮＴ＿ＳＤＣＬＫステートＳＴ１５において再開要求があったとき（ＳＱ１８）、データシーケンサ１４４は、ＣＨＫ＿ＢＵＳＹステートＳＴ１４に遷移する。この再開要求は、第１の実施形態では第１の指定期間が経過したことを示すカウンタの動作結果信号であり、第３の実施形態ではビジー検出部においてメモリカード２００の非ビジー状態が検出されたことを示す信号である。
【０１５０】
ＣＨＫ＿ＢＵＳＹステートＳＴ１４において、メモリカード２００の非ビジー状態が検出され次のブロックの転送が必要なとき（ＳＱ１５）、データシーケンサ１４４は、ＷＲ＿ＤＡＴステートＳＴ１２に遷移する。非ビジー状態が検出され次のブロックの転送が不要なとき（ＳＱ１９）、データシーケンサ１４４は、ＥＮＤ８ＣＬＫステートＳＴ２０に遷移する。
【０１５１】
ＥＮＤ８ＣＬＫステートＳＴ２０では、転送クロックＳＤＣＬＫの８クロック分だけ待機する。そして、転送クロックＳＤＣＬＫの８クロック分の期間が経過する（ＳＱ２１）と、データシーケンサ１４４は、Ｔｒａｎ＿ＣｍｐステートＳＴ２２に遷移する。
【０１５２】
Ｔｒａｎ＿ＣｍｐステートＳＴ２２では、データシーケンサ１４４が、制御マスタ１２６に対して転送終了割り込みを発生させる制御が行われる。転送終了割り込みを発生した後（ＳＱ２３）、データシーケンサ１４４は、ＩＤＬＥステートＳＴ１０に遷移する。
【０１５３】
ＩＤＬＥステートＳＴ１０において、上位アプリケーションから発行指示された制御コマンドがリードコマンドのとき（ＳＱ３１）、データシーケンサ１４４は、ＲＤ＿ＤＡＴステートＳＴ３１に遷移する。
【０１５４】
ＲＤ＿ＤＡＴステートＳＴ３１では、データシーケンサ１４４は、メモリカード２００から１ブロック分のリードデータを読み出す制御を行う。次のブロックのリードデータを読み出す必要があるとき（ＳＱ３２）、データシーケンサ１４４は、ＲＤ＿ＤＡＴステートＳＴ３１を繰り返す。ＲＤ＿ＤＡＴステートＳＴ３１において、次のブロックのリードデータを読み出す必要がないとき（ＳＱ３３）、データシーケンサ１４４は、ＥＮＤ８ＣＬＫステートＳＴ３２に遷移する。
【０１５５】
ＥＮＤ８ＣＬＫステートＳＴ３２では、転送クロックＳＤＣＬＫの８クロック分だけ待機する。そして、転送クロックＳＤＣＬＫの８クロック分の期間が経過する（ＳＱ３４）と、データシーケンサ１４４は、Ｔｒａｎ＿ＣｍｐステートＳＴ２２に遷移する。
【０１５６】
ＩＤＬＥステートＳＴ１０において、上位アプリケーションから発行指示された制御コマンドがイレースコマンドのとき（ＳＱ４１）、データシーケンサ１４４は、ＲＢＵＳＹステートＳＴ４１に遷移する。
【０１５７】
ＲＢＵＳＹステートＳＴ４１では、データシーケンサ１４４は、メモリカード２００からのレスポンスを受信し、メモリカード２００の種類（規格、バージョン）によって変化するビジー状態の検出タイミングをマスク制御して特定する。ＲＢＵＳＹステートＳＴ４１において、メモリカード２００からの正常なレスポンスのエンドビットが受信され、メモリカード２００の種類によって特定されるビジー状態の検出タイミングになる（ＳＱ４２）と、データシーケンサ１４４は、ＣＨＫ＿ＢＵＳＹステートＳＴ４２に遷移する。
【０１５８】
ＣＨＫ＿ＢＵＳＹステートＳＴ４２では、メモリカード２００がビジー状態か否かが検出される。ＣＨＫ＿ＢＵＳＹステートＳＴ４２においてメモリカード２００のビジー状態が検出されたとき（ＳＱ４３）、データシーケンサ１４４は、ＣＯＮＴ＿ＳＤＣＬＫステートＳＴ４３に遷移する。
【０１５９】
ＣＯＮＴ＿ＳＤＣＬＫステートＳＴ４３では、第２の実施形態において、転送クロックＳＤＣＬＫの供給停止を制御するための制御信号を出力する。また、第４の実施形態において、転送クロックを間欠クロックに切り替える制御信号を出力する。そして、ＣＯＮＴ＿ＳＤＣＬＫステートＳＴ４３において再開要求があったとき（ＳＱ４４）、データシーケンサ１４４は、ＣＨＫ＿ＢＵＳＹステートＳＴ４２に遷移する。この再開要求は、第２の実施形態では第２の指定期間が経過したことを示すカウンタの動作結果信号であり、第４の実施形態ではビジー検出部においてメモリカード２００の非ビジー状態が検出されたことを示す信号である。
【０１６０】
ＣＨＫ＿ＢＵＳＹステートＳＴ４２において、メモリカード２００の非ビジー状態が検出されたとき（ＳＱ４５）、データシーケンサ１４４は、ＥＮＤ８ＣＬＫステートＳＴ４４に遷移する。
【０１６１】
ＥＮＤ８ＣＬＫステートＳＴ４４では、転送クロックＳＤＣＬＫの８クロック分だけ待機する。そして、転送クロックＳＤＣＬＫの８クロック分の期間が経過する（ＳＱ４６）と、データシーケンサ１４４は、Ｔｒａｎ＿ＣｍｐステートＳＴ２２に遷移する。
【０１６２】
図１８において、ＣＯＮＴ＿ＳＤＣＬＫステートＳＴ１５又はＣＯＮＴ＿ＳＤＣＬＫステートＳＴ４３において、第１〜第４の実施形態で説明した転送クロックの供給停止及び再開、間欠クロックへの切替制御が行われる。
【０１６３】
２．６．２  第２の構成例
第１の構成例では、第１〜第４の実施形態で説明したライト動作時及びイレース動作時の転送クロックの出力制御を行うハードウェア構成例について説明したが、本発明がこれに限定されるものではない。第２の構成例では、第１及び第３の実施形態で説明したライト動作時の転送クロックの出力制御を行うものとする。
【０１６４】
図１９に、第２の構成例におけるカードコントローラ１３０のハードウェア構成例を示す。図１９において、図１５と同一部分には同一符号を付し、適宜説明を省略する。
【０１６５】
第２の構成例におけるカードコントローラが第１の構成例におけるカードコントローラと異なる点は、データシーケンサとビジー検出部である。
【０１６６】
図１９において、データシーケンサ１４５は、第１の構成例と異なり、イレース動作時の転送クロックの出力制御を行わないように制御する。また、ビジー検出部１５３は、データシーケンサ１４５の制御結果と転送データＤＡＴ０が伝送されるデータラインとに基づいて、メモリカード２００がビジー状態か否かを検出する。
【０１６７】
図２０に、図１９のデータシーケンサ１４５の動作説明図を示す。
【０１６８】
図２０において、図１８と同一部分には同一符号を付し、適宜説明を省略する。図２０の状態遷移図が図１８の状態遷移図と異なる点は、ＲＢＵＳＹステートＳＴ４１において、メモリカード２００からの正常なレスポンスのエンドビットが受信される（ＳＱ４２）、データシーケンサ１４４が、ＥＮＤ８ＣＬＫステートＳＴ４４に遷移する点である。
【０１６９】
従って、図１９のデータシーケンサ１４５は、イレースコマンドが発行されたとしても、転送クロックの供給停止制御や間欠クロックへの切替制御を行わない。
【０１７０】
なお、当業者であれば、第２及び第４の実施形態で説明したイレース動作時の転送クロックの出力制御のみを行う場合も同様にハードウェアを構成できる。
【０１７１】
３．  電子機器
次に、第１〜第４の実施形態におけるカードコントローラが適用されるホストシステムを含む電子機器の構成例を示す。
【０１７２】
図２１に、本実施形態における電子機器としてのデジタルスチルカメラの構成例のブロック図を示す。
【０１７３】
図２１において、図１と同一部分には同一符号を付し、適宜説明を省略する。
【０１７４】
電子機器１０は、電荷結合素子（Charge Coupled Device：以下、ＣＣＤ）イメージセンサ８００、ＡＤ変換器、メモリ８２０、クロック生成回路８３０、ホストシステム１００、ソケット（スロット、メモリ装着部、カード装着部、メモリカード装着部）８４０を含む。
【０１７５】
ＣＣＤイメージセンサ８００は、複数の受光素子を有し、各受光素子に光が入射することにより発生した電荷を読み出して、画像を電気信号に変換する。ＣＣＤイメージセンサ８００によって電気信号に変換された画像データは、ＡＤ変換器８１０によりデジタル信号に変換された後、メモリ８２０にバッファリングされる。
【０１７６】
クロック生成回路８３０は、電子機器１０の基本クロックやホストシステム１００の基本クロックを生成する。
【０１７７】
図２１のプログラムメモリ１２０は、図１のメモリ１２０として機能する。
【０１７８】
ソケット８４０には、メモリカード２００が挿抜される。メモリカード２００がソケット８４０に挿入された状態で、カードバス２０を介してカードコントローラ１３０とメモリカード２００との間でＳＤ規格に従ったアクセスが行われる。
【０１７９】
ホストシステム１００の制御により、メモリ８２０に蓄えられた画像データをメモリカード２００に書き込んだり、メモリカード２００から画像データを読み出してメモリ８２０に蓄積させたりできる。
【０１８０】
図２１のような電子機器１０によれば、メモリカード２００へのライト動作時やイレース動作時に著しい低消費電力効果が得られ、メモリカード２００内部メモリへのプログラミング時の低消費電力を図ることができるようになる。
【０１８１】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。本実施形態におけるメモリカードは、フラッシュメモリカードに限定されるものではない。本実施形態におけるメモリカードに代えて、ＨＤＤ装置、ＤＶＤ装置、又は光ディスク装置であってもよい。
【０１８２】
更に、コマンド設定情報は上述の実施形態において説明したものに限定されるものではなく、例えばＳＤ規格と同様の思想に基づく規格やＳＤ規格を発展させた規格のライト動作やイレース動作、例えばＭＭＣ規格と同様の思想に基づく規格やＭＭＣ規格を発展させた規格のライト動作やイレース動作、例えばＳＤＩＯ規格と同様の思想に基づく規格やＳＤＩＯ規格を発展させた規格のライト動作やイレース動作、例えばＣＥ−ＡＴＡ規格と同様の思想に基づく規格やＣＥ−ＡＴＡ規格を発展させた規格のライト動作やイレース動作にも本発明は適用できる。
【図面の簡単な説明】
【０１８３】
【図１】本実施形態における情報処理装置が適用された電子機器の構成例のブロック図。
【図２】図１のカードバスの説明図。
【図３】図１のメモリカードの構成例のブロック図。
【図４】本実施形態の比較例におけるライト動作時のタイミングの一例を示す図。
【図５】本実施形態の比較例におけるイレース動作時のタイミングの一例を示す図。
【図６】第１の実施形態におけるカードコントローラの構成例のブロック図。
【図７】第１の実施形態におけるカードコントローラによるライト動作のタイミングの一例を示す図。
【図８】第２の実施形態におけるカードコントローラの構成例のブロック図。
【図９】第２の実施形態におけるカードコントローラによるイレース動作のタイミングの一例を示す図。
【図１０】第３の実施形態におけるカードコントローラの構成例のブロック図。
【図１１】第３の実施形態におけるカードコントローラによるライト動作のタイミングの一例を示す図。
【図１２】第４の実施形態におけるカードコントローラの構成例のブロック図。
【図１３】第４の実施形態におけるカードコントローラによるイレース動作のタイミングの一例を示す図。
【図１４】第１〜第４の実施形態の組み合わせの説明図。
【図１５】第１の構成例におけるカードコントローラのハードウェア構成例を示す図。
【図１６】図１５のドライバ部の構成の概要を示す図。
【図１７】図１５のコマンドシーケンサの動作説明図。
【図１８】図１５のデータシーケンサの動作説明図。
【図１９】第２の構成例におけるカードコントローラのハードウェア構成例を示す図。
【図２０】図１９のデータシーケンサの動作説明図。
【図２１】本実施形態における電子機器としてのデジタルスチルカメラの構成例のブロック図。
【符号の説明】
【０１８４】
１０  電子機器、  ２０  カードバス、  １００  ホストシステム、  １１０  ＣＰＵ、
１２０  メモリ、  １２２  システムバス、
１３０、３００、４００、５００、６００  カードコントローラ、
１３２  制御Ｉ／Ｆ回路、  １３４  ＦＩＦＯＩ／Ｆ回路、
１３６  コントローラ制御レジスタ部、  １３８  クロック制御部、
１４０  制御ロジック部、  １４２  コマンドシーケンサ、
１４４、１４５  データシーケンサ、  １５０  ドライバ部、
１５２、１５３、３３２、４３２  ビジー検出部、  ２００  メモリカード、
２１０  カードＩ／Ｆ回路、  ２１２  ＰＬＬ回路、  ２２０  カードＩ／Ｆ制御回路、
２３０  カード制御レジスタ部、  ２４０  メモリＩ／Ｆ回路、
２５０  メモリコア部、  ３１０、４１０、５１０、６１０  クロック制御部、
３１２  転送クロック生成回路、  ３１４、４１４  指定期間設定レジスタ、
３１６  転送クロック供給再開制御部、  ３１８、５１８  クロック出力制御部、
３２０、４２０  コマンド制御部、  ３３０、４３０  データ制御部、
５１７、６１７  間欠クロック生成回路
【図１】
2008287578.tif 000003
【図２】
2008287578.tif 000004
【図３】
2008287578.tif 000005
【図４】
2008287578.tif 000006
【図５】
2008287578.tif 000007
【図６】
2008287578.tif 000008
【図７】
2008287578.tif 000009
【図８】
2008287578.tif 000010
【図９】
2008287578.tif 000011
【図１０】
2008287578.tif 000012
【図１１】
2008287578.tif 000013
【図１２】
2008287578.tif 000014
【図１３】
2008287578.tif 000015
【図１４】
2008287578.tif 000016
【図１５】
2008287578.tif 000017
【図１６】
2008287578.tif 000018
【図１７】
2008287578.tif 000019
【図１８】
2008287578.tif 000020
【図１９】
2008287578.tif 000021
【図２０】
2008287578.tif 000022
【図２１】
2008287578.tif 000023