(57)【要約】【課題】データ線の電圧振幅を簡易な構成で抑える。【解決手段】画素１１０は、ＴＦＴと画素容量と蓄積容量とを有する。蓄積容量の一端は画素容量の一端に接続されて、他端は容量線１３２に接続されている。各容量線１３２には、ＴＦＴ１５２、１５４、１５６、１５８の組が設けられる。ＴＦＴ１５２のゲート電極はゲート制御線１６７に接続され、ソース電極はオン電圧給電線１６１に接続され、ＴＦＴ１５４のゲート電極は走査線１１２に接続され、ソース電極はオフ電圧給電線１６２に接続され、ＴＦＴ１５２、１５４の共通ドレイン電極がＴＦＴ１５８のゲート電極に接続されている。ＴＦＴ１５６のゲート電極は走査線１１２に接続され、ソース電極は第１給電線１６５に接続され、ＴＦＴ１５８のソース電極は第２給電線１６６に接続され、ＴＦＴ１５６、１５８の共通ドレイン電極が容量線１３２に接続されている。【選択図】図１
2008287151.tif 000002
【特許請求の範囲】
【請求項１】
複数行の走査線と、
複数列のデータ線と、
前記複数行の走査線の各々に設けられた容量線と、
前記複数行の走査線と前記複数列のデータ線との交差に対応して設けられ、各々は、
一端がデータ線に接続されるとともに、走査線が選択されたときに一端と他端との間が導通状態となる画素スイッチング素子と、
一端が前記画素スイッチング素子の他端に接続され、他端がコモン電極に接続された画素容量と、
前記画素容量の一端と前記走査線に対応する容量線との間に介挿された蓄積容量と、
を含む画素と、
を有する電気光学装置の駆動回路であって、
前記走査線を所定の順番で選択する走査線駆動回路と、
一の走査線に対応して設けられた容量線に対し、当該一の走査線が選択されたときに第１給電線に接続し、当該選択が終了した後に第２給電線への接続を継続する容量線駆動回路と、
選択された走査線に対応する画素に対し、当該画素の階調に対応したデータ信号を、データ線を介して供給するデータ線駆動回路と、
を具備し、
当該一の走査線が選択されたときの第１給電線の電圧を、前記第２給電線の電圧と異なるように設定した
ことを特徴とする電気光学装置の駆動回路。
【請求項２】
前記第１給電線の電圧は、異なる２つの電圧で所定の周期で入れ替わり、
前記第２給電線の電圧は一定である
ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
【請求項３】
前記第２給電線の電圧を、前記第１給電線における２つの電圧の中間値とする
ことを特徴とする請求項２に記載の電気光学装置の駆動回路。
【請求項４】
前記容量線駆動回路は、
前記複数行の容量線の各々に対応して、第１、第２、第３および第４トランジスタを有し、
一の容量線に対応する前記第１トランジスタは、ゲート電極がゲート制御線に接続され、ソース電極が前記第４トランジスタをオンさせるためのオン電圧を給電するオン電圧給電線に接続され、
前記第２トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第４トランジスタをオフさせるためのオフ電圧を給電するオフ電圧給電線に接続され、
前記第３トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第１給電線に接続され、
前記第４トランジスタは、ゲート電極が前記第１および第２トランジスタのドレイン電極に共通接続され、ソース電極が前記第２給電線に接続されて、
前記第３および第４トランジスタのドレイン電極が当該一の容量線に接続された
ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
【請求項５】
一の容量線に対し、前記第１、第２および第４トランジスタの組を複数有し、
当該一の容量線を前記第２給電線に接続する第４トランジスタを、前記複数の組のなかから、所定の順番で切り替える
ことを特徴とする請求項４に記載の電気光学装置の駆動回路。
【請求項６】
前記容量線駆動回路は、
前記複数行の容量線の各々に対応して、さらに第５トランジスタを有し、
一の容量線に対応する前記第５トランジスタは、ゲート電極が当該一の容量線に対応する走査線の次に選択される走査線に接続され、ソース電極が前記オン電圧給電線に接続され、ドレイン電極が前記第１および第２トランジスタのドレイン電極に接続された
ことを特徴とする請求項４に記載の電気光学装置の駆動回路。
【請求項７】
オペアンプと、
前記複数行の容量線の各々に対応した第６トランジスタと、
を有し、
一の容量線に対応する前記第６トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が当該一の容量線に接続され、ドレイン電極が検出線に接続され、
前記オペアンプは、当該一の走査線が選択されたときの検出線の電圧が目標電圧となるように、第１給電線の電圧を制御する
ことを特徴とする請求項４乃至６のいずれか１項に記載の電気光学装置の駆動回路。
【請求項８】
複数行の走査線と、
複数列のデータ線と、
前記複数行の走査線の各々に設けられた容量線と、
前記複数行の走査線と前記複数列のデータ線との交差に対応して設けられ、各々は、
一端がデータ線に接続されるとともに、走査線が選択されたときに導通状態となる画素スイッチング素子と、
一端が前記画素スイッチング素子の他端に接続され、他端がコモン電極に接続された画素容量と、
前記画素容量の一端と前記走査線に対応する容量線との間に介挿された蓄積容量と、
を含む画素と、
前記走査線を所定の順番で選択する走査線駆動回路と、
一の走査線に対応して設けられた容量線に対し、当該一の走査線が選択されたときに第１給電線に接続し、当該選択が終了した後に第２給電線への接続を継続する容量線駆動回路と、
選択された走査線に対応する画素に対し、当該画素の階調に対応したデータ信号を、データ線を介して供給するデータ線駆動回路と、
を具備し、
当該一の走査線が選択されたときの第１給電線の電圧を、前記第２給電線の電圧と異なるように設定した
ことを特徴とする電気光学装置。
【請求項９】
請求項８に記載の電気光学装置を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶などの電気光学装置において、データ線の電圧振幅を簡易な構成で抑えるとともに、表示品位の低下を図る技術に関する。
【背景技術】
【０００２】
液晶などの電気光学装置では、走査線とデータ線との交差に対応して画素容量（液晶容量）が設けられるが、この画素容量を交流駆動する必要がある場合、データ信号の電圧振幅が正負の両極性となるので、データ線にデータ信号を供給するデータ線駆動回路においては、構成素子の電圧振幅に対応した耐圧が要求される。このため、画素容量に並列して蓄積容量を設けるとともに、各行において蓄積容量を共通接続した容量線を、走査線の選択に同期させて２値で駆動することにより、データ信号の電圧振幅を抑える技術が提案されている（特許文献１参照）。
【特許文献１】特開２００１−８３９４３号公報参照
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、この技術では、容量線を駆動する回路が、走査線を駆動する走査線駆動回路（実質的にはシフトレジスタ）と同等であるので、容量線を駆動するための回路構成が複雑化してしまう、という問題が指摘されている。
本発明は、このような事情に鑑みてなされたもので、その目的とするところは、データ線の電圧振幅を簡易な構成で抑えることが可能な電気光学装置、その駆動回路および電子機器を提供することにある。
【課題を解決するための手段】
【０００４】
上記目的を達成するために、本発明に係る電気光学装置の駆動回路は、複数行の走査線と、複数列のデータ線と、前記複数行の走査線の各々に設けられた容量線と、前記複数行の走査線と前記複数列のデータ線との交差に対応して設けられ、各々は、一端がデータ線に接続されるとともに、走査線が選択されたときに一端と他端との間が導通状態となる画素スイッチング素子と、一端が前記画素スイッチング素子の他端に接続され、他端がコモン電極に接続された画素容量と、前記画素容量の一端と前記走査線に対応する容量線との間に介挿された蓄積容量と、を含む画素と、を有する電気光学装置の駆動回路であって、前記走査線を所定の順番で選択する走査線駆動回路と、一の走査線に対応して設けられた容量線に対し、当該一の走査線が選択されたときに第１給電線に接続し、当該選択が終了した後に第２給電線への接続を継続する容量線駆動回路と、選択された走査線に対応する画素に対し、当該画素の階調に対応したデータ信号を、データ線を介して供給するデータ線駆動回路と、を具備し、当該一の走査線が選択されたときの第１給電線の電圧を、前記第２給電線の電圧と異なるように設定したことを特徴とする。本発明によれば、容量線の接続先を、走査線が選択されたときに第１給電線に接続し、その選択終了後において第２給電線に接続するだけの構成で済むので、当該容量線の電位変動を抑えつつ、構成の簡易化を図ることができる。
【０００５】
本発明において、前記第１給電線の電圧は、異なる２つの電圧で所定の周期で入れ替わり、前記第２給電線の電圧は一定である構成としても良いし、前記第２給電線の電圧を、前記第１給電線における２つの電圧の中間値としても良い。このとき、１行の走査線を選択する毎に、前記第１給電線の電圧を入れ替えるのが望ましい。
また、本発明において、前記容量線駆動回路は、前記複数行の容量線の各々に対応して、第１、第２、第３および第４トランジスタを有し、一の容量線に対応する前記第１トランジスタは、ゲート電極がゲート制御線に接続され、ソース電極が前記第４トランジスタをオンさせるためのオン電圧を給電するオン電圧給電線に接続され、前記第２トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第４トランジスタをオフさせるためのオフ電圧を給電するオフ電圧給電線に接続され、前記第３トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第１給電線に接続され、前記第４トランジスタは、ゲート電極が前記第１および第２トランジスタのドレイン電極に共通接続され、ソース電極が前記第２給電線に接続されて、前記第３および第４トランジスタのドレイン電極が当該一の容量線に接続された構成としても良い。この構成では、ゲート制御信号によって、走査線が選択される期間以外の期間に第４トランジスタのゲート電極にオン電圧を保持させて、当該第４トランジスタのオンを継続させることができる。
この構成において、一の容量線に対し、前記第１、第２および第４トランジスタの組を複数有し、当該一の容量線を前記第２給電線に接続する第４トランジスタを、前記複数の組のなかから、所定の順番で切り替えても良い。このように切り替えると、第４トランジスタの特性の劣化による影響を低減することが可能となる。
また、前記容量線駆動回路は、前記複数行の容量線の各々に対応して、さらに第５トランジスタを有し、一の容量線に対応する前記第５トランジスタは、ゲート電極が当該一の容量線に対応する走査線の次に選択される走査線に接続され、ソース電極が前記オン電圧給電線に接続され、ドレイン電極が前記第１および第２トランジスタのドレイン電極に接続された構成としても良い。
さらに、オペアンプと、前記複数行の容量線の各々に対応した第６トランジスタと、を有し、一の容量線に対応する前記第６トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が当該一の容量線に接続され、ドレイン電極が検出線に接続され、前記オペアンプは、当該一の走査線が選択されたときの検出線の電圧が目標電圧となるように、第１給電線の電圧を制御しても良い。これにより、第３トランジスタのサイズが小さくて済むので、構成の簡易化を図ることができるとともに、各行の第３トランジスタについてオン抵抗がばらついても表示品位を低下させないで済む。
なお、本発明は、電気光学装置の駆動回路のみならず、電気光学装置としても、さらには、当該電気光学装置を有する電子機器としても概念することが可能である。
【発明を実施するための最良の形態】
【０００６】
以下、本発明の実施の形態について図面を参照して説明する。
【０００７】
＜第１実施形態＞
まず、本発明の第１実施形態について説明する。図１は、本発明の第１実施形態に係る電気光学装置の構成を示すブロック図である。
この図に示されるように、電気光学装置１０は、表示領域１００を有し、この表示領域１００の周辺に、走査線駆動回路１４０、容量線駆動回路１５０、データ線駆動回路１９０が配置した構成となっている。このうち、表示領域１００は、画素１１０が配列する領域であり、本実施形態では、３２０行の走査線１１２が行（Ｘ）方向に延在する一方、２４０列のデータ線１１４が列（Ｙ）方向に延在するように、それぞれ設けられている。
そして、１〜３２０行目の走査線１１２と１〜２４０列目のデータ線１１４との交差に対応して、画素１１０がそれぞれ配列している。したがって、本実施形態では、画素１１０が、表示領域１００において縦３２０行×横２４０列でマトリクス状に配列することになる。
また、１〜３２０行目の走査線１１２に対応して、それぞれ容量線１３２がＸ方向に延在して設けられている。このため、容量線１３２については１行目から３２０行目まで設けられる。
【０００８】
ここで、画素１１０の詳細な構成について説明する。
図２は、画素１１０の構成を示す図であり、ｉ行及びこれに隣接する（ｉ＋１）行と、ｊ列及びこれに隣接する（ｊ＋１）列との交差に対応する２×２の計４画素分の構成が示されている。
なお、ｉは、画素１１０が配列する行を一般的に示す場合の記号であって、１以上３２０以下の整数であり、ｊ、（ｊ＋１）は、画素１１０が配列する列を一般的に示す場合の記号であって、１以上２４０以下の整数である。
【０００９】
図２に示されるように、各画素１１０は、画素スイッチング素子として機能するｎチャネル型の薄膜トランジスタ（thin film transistor：以下単に「ＴＦＴ」と略称する）１１６と、画素容量（液晶容量）１２０と、蓄積容量１３０とを有する。各画素１１０については互いに同一構成なので、ｉ行ｊ列に位置するもので代表して説明すると、当該ｉ行ｊ列の画素１１０において、ＴＦＴ１１６のゲート電極はｉ行目の走査線１１２に接続され、そのソース電極はｊ列目のデータ線１１４に接続され、そのドレイン電極は画素容量１２０の一端たる画素電極１１８に接続されている。
また、画素容量１２０の他端は、コモン電極１０８に接続されている。このコモン電極１０８は、図１に示されるように全ての画素１１０にわたって共通であり、コモン信号Ｖcomが供給される。ここで、本実施形態においてコモン信号Ｖcomは、後述するように時間的に電圧ＬＣcomで一定である。
なお、図２において、Ｙｉ、Ｙ（ｉ＋１）は、それぞれｉ、（ｉ＋１）行目の走査線１１２に供給される走査信号を示し、また、Ｃｉ、Ｃ（ｉ＋１）は、それぞれｉ、（ｉ＋１）行目の容量線１３２の電圧を示している。
【００１０】
表示領域１００は、画素電極１１８が形成された素子基板とコモン電極１０８が形成された対向基板との一対の基板同士を、電極形成面が互いに対向するように一定の間隙を保って貼り合わせるとともに、この間隙に液晶１０５を封止した構成となっている。このため、画素容量１２０は、画素電極１１８とコモン電極１０８とで誘電体の一種である液晶１０５を挟持したものとなって、画素電極１１８とコモン電極１０８との差電圧を保持することになる。
なお、画素容量１２０では、その透過光量が当該保持電圧の実効値に応じて変化するが、本実施形態では説明の便宜上、画素容量１２０において保持される電圧実効値がゼロに近ければ、光の透過率が最大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小の黒色表示になるノーマリーホワイトモードに設定されている。
【００１１】
また、ｉ行ｊ列の画素１１０における蓄積容量１３０は、一端が画素電極１１８（ＴＦＴ１１６のドレイン電極）に接続されるとともに、他端がｉ行目の容量線１３２に接続されている。このため、蓄積容量１３０は、画素容量１２０の一端たる画素電極１１８とｉ行目の容量線１３２との間において電気的に介挿されることになる。
なお、画素容量１２０および蓄積容量１３０における容量値を、それぞれＣpixおよびＣsとする。
【００１２】
説明を再び図１に戻すと、制御回路２０は、クロック信号Ｃlyや、スタートパルスＤy、ラッチパルスＬp、極性指示信号Ｐol等の各種の制御信号を出力して電気光学装置１０における各部の制御をするとともに、第１容量信号Ｖc1を第１給電線１６５に、第２容量信号Ｖc2を第２給電線１６６に、ゲート制御信号Ｃntgをゲート制御線１６７に、それぞれ供給する。
さらに、制御回路２０は、後述するオン電圧Ｖonをオン電圧給電線１６１に供給し、オフ電圧Ｖoffをオフ電圧給電線１６２に供給するほか、コモン信号Ｖcomをコモン電極１０８に供給する。
【００１３】
表示領域１００の周辺には、走査線駆動回路１４０や、容量線駆動回路１５０、データ線駆動回路１９０などの周辺回路が設けられている。
このうち、走査線駆動回路１４０は、制御回路２０による制御にしたがって、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙ３２０を、それぞれ１、２、３、…、３２０行目の走査線１１２に供給するものである。走査信号Ｙ１〜Ｙ３２０は、図４に示されるように、デューティ比５０％のクロック信号Ｃlyの半周期よりも狭い幅でＨレベルとなるパルスであって、走査信号Ｙ１〜Ｙ３２０のパルスがクロック信号Ｃlyの半周期毎にＹ１からＹ３２０まで順番に遅延させた関係にある。このため、隣接する行の走査信号のパルスは、Ｌレベルとなる期間を挟んで出力される。
【００１４】
このような走査信号Ｙ１〜Ｙ３２０を、走査線駆動回路１４０は、例えば制御回路２０から供給されるスタートパルスＤyをクロック信号Ｃlyにしたがって順次シフトするとともにパルス幅を狭めて出力する構成であるが、詳細については省略する。
なお、走査信号Ｙ１〜Ｙ３２０のＨレベルは選択電圧Ｖddに相当し、Ｌレベルは非選択電圧（接地電位Ｇnd）に相当する。ここで、走査線は、走査信号がＨレベルになると選択されたことになり、走査信号がＬレベルであれば非選択である。また、本実施形態において１フレームの期間とは、１枚分の画像表示に要する期間をいい、同図に示されるように、走査信号Ｙ１からＹ３２０まで順番にＨレベルとなって、走査線が順番に走査（選択）される有効走査期間Ｆaと、それ以外の帰線期間Ｆbとに分けられる。ただし、この帰線期間Ｆbを設けなくても良い。
【００１５】
容量線駆動回路１５０は、本実施形態では、１〜３２０行目の容量線１３２に対応して設けられたｎチャネル型のＴＦＴ１５２、１５４、１５６、１５８の組から構成される。ここで、ｉ行目の容量線１３２に対応するＴＦＴ１５２、１５４、１５６、１５８について説明すると、当該ＴＦＴ１５２（第１トランジスタ）のゲート電極は、ゲート制御線１６７に接続され、そのソース電極は、オン電圧給電線１６１に接続される一方、当該ＴＦＴ１５４（第２トランジスタ）のゲート電極は、ｉ行目の走査線１１２に接続され、そのソース電極は、オフ電圧給電線１６２に接続されるとともに、ＴＦＴ１５２、１５４のドレイン電極同士がＴＦＴ１５８のゲート電極に共通接続されている。
また、ｉ行目のＴＦＴ１５６（第３トランジスタ）のゲート電極は、ｉ行目の走査線１１２に接続され、そのソース電極は、第１給電線１６５に接続される一方、当該ＴＦＴ１５８（第４トランジスタ）のソース電極は、第２給電線１６６に接続されるとともに、ＴＦＴ１５６、１５８のドレイン電極同士がｉ行目の容量線１３２に共通接続されている。
【００１６】
ここで、オン電圧給電線１６１に供給されるオン電圧Ｖonは、それがＴＦＴ１５８のゲート電極に印加されると、当該ＴＦＴ１５８をオン状態（ソース・ドレイン電極間が導通状態）にさせる電圧であり、例えば走査信号のＨレベルと同じ電圧Ｖddである。また、オフ電圧給電線１６２に供給されるオフ電圧Ｖoffは、それがＴＦＴ１５８のゲート電極に印加されても、当該ＴＦＴ１５８をオフ状態（ソース・ドレイン電極間が非導通状態）にさせる電圧であり、例えば走査信号のＬレベルと同じゼロ電圧（接地電位Ｇnd）である。
【００１７】
データ線駆動回路１９０は、走査線駆動回路１４０により走査される走査線１１２に位置する画素１１０の階調に応じた電圧であって、極性指示信号Ｐolで指定された極性の電圧のデータ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０を、１、２、３、…、２４０列目のデータ線１１４にそれぞれ供給するものである。
ここで、データ線駆動回路１９０は、縦３２０行×横２４０列のマトリクス配列に対応した記憶領域（図示省略）を有し、各記憶領域には、それぞれ対応する画素１１０の階調値（明るさ）を指定する表示データＤaが記憶される。各記憶領域に記憶される表示データＤaは、表示内容に変更が生じた場合に、制御回路２０によってアドレスとともに変更後の表示データＤaが供給されて書き換えられる構成となっている。
データ線駆動回路１９０は、選択（走査）される走査線１１２に位置する画素１１０の表示データＤaを記憶領域から読み出すとともに、当該階調値に応じた電圧であって指定された極性の電圧のデータ信号に変換し、データ線１１４に供給する動作を、選択走査線１１２に位置する１〜２４０列のそれぞれについて実行する。
【００１８】
極性指示信号Ｐolは、Ｈレベルであれば正極性書込を指定し、Ｌレベルであれば負極性書込を指定する信号であり、図４に示されるように、本実施形態では、１フレームの期間毎に極性反転する。このため、本実施形態では、１フレームの期間において画素に書き込む極性は、すべて同一であり、この書込極性を１フレームの期間毎に反転させた面反転方式となる。このように極性反転する理由は、直流成分の印加による液晶の劣化を防止するためである。
また、本実施形態における書込極性については、画素容量１２０に対して階調に応じた電圧を保持させる際に、コモン電極１０８の電圧ＬＣcomよりも画素電極１１８の電位を高位側とする場合を正極性といい、低位側とする場合を負極性という。一方、電圧については、特に説明のない限り、電源の接地電位Ｇnd（電圧ゼロ）を基準としている。
【００１９】
なお、制御回路２０は、クロック信号Ｃlyの論理レベルが遷移（立ち上がる、または、立ち下がる）するタイミングにおいてラッチパルスＬpをデータ線駆動回路１９０に供給する。上述したように、走査信号Ｙ１〜Ｙ３２０は、クロック信号Ｃlyの半周期よりも狭い幅のパルスをクロック信号Ｃlyの半周期毎にＹ１からＹ３２０まで順番に遅延させた関係にあるので、走査信号は、クロック信号Ｃlyの論理レベルが遷移するタイミングを基準としてＨレベルとなる。なお、詳細には、図４に示されるように、クロック信号Ｃlyの論理レベルが遷移するタイミングから所定時間だけ遅延したタイミングで、走査信号がＨレベルとなるように設定されている。
このように、走査信号は、クロック信号Ｃlyの遷移タイミングを基準としてＨレベルとなるので、データ線駆動回路１９０は、例えばラッチパルスＬpを１フレームの期間にわたってカウントし続けることによって何行目の走査信号がＨレベルとなるのか、および、ラッチパルスＬpの出力タイミングによって、走査信号がＨレベルとなるタイミングを知ることができる。
【００２０】
また、制御回路２０は、次のようなゲート制御信号Ｃntgを出力する。すなわち、制御回路２０は、図４に示されるように、すべての走査信号Ｙ１〜Ｙ３２０がＬレベルである期間においてＨレベルとなるパルス状のゲート制御信号Ｃntgを、クロック信号Ｃlyの半周期毎に、すなわち、走査線が選択される毎に出力する。
【００２１】
本実施形態において、素子基板には、表示領域１００における走査線１１２や、データ線１１４、ＴＦＴ１１６、画素電極１１８、蓄積容量１３０に加えて、容量線駆動回路１５０におけるＴＦＴ１５２、１５４、１５６、１５８、オン電圧給電線１６１、オフ電圧給電線１６２、第１給電線１６５、第２給電線１６６、ゲート制御線１６７なども形成される。
【００２２】
図３は、このような素子基板のうち、容量線駆動回路１５０と表示領域１００との境界付近の構成を示す平面図である。
この図に示されるように、本実施形態では、ＴＦＴ１１６、１５２、１５４、１５６、１５８は、アモルファス・シリコン型であって、そのゲート電極が半導体層よりも下側に位置するボトムゲート型である。
詳細には、第１導電層となるゲート電極層のパターニングにより走査線１１２や、容量線１３２、ＴＦＴ１５２および１５８のゲート電極が形成され、その上にゲート絶縁膜（図示省略）が形成され、さらにＴＦＴ１１６、１５２、１５４、１５６、１５８の半導体層が島状に形成されている。この半導体層の上には、保護層（図示省略）を介して第２導電層となるＩＴＯ（indium tin oxide）層のパターニングにより、矩形形状の画素電極１１８が形成され、さらに、第３導電層となるアルミニウムなどの金属層のパターニングによって、ＴＦＴ１１６のソース電極となるデータ線１１４や、ＴＦＴ１５２のソース電極となるオン電圧給電線１６１、ＴＦＴ１５４のソース電極となるオフ電圧給電線１６２、ＴＦＴ１５６のソース電極となる第１給電線１６５、ＴＦＴ１５８のソース電極となる第２給電線１６６、ＴＦＴ１５２・１５４の共通ドレイン電極、ＴＦＴ１５６・１５８の共通ドレイン電極、ゲート制御線１６７が形成されている。
【００２３】
ここで、ＴＦＴ１５４、１５６のゲート電極は、走査線１１２からそれぞれＹ（下）方向にＴ字状に分岐した部分である。
また、Ｌ字形状のＴＦＴ１５２のゲート電極は、オン電圧給電線１６１に対してアンダークロスし、上記ゲート絶縁膜を貫通するコンタクトホール（図において×印）を介して、ゲート制御線１６７に接続されている。同様に、Ｌ字形状のＴＦＴ１５８のゲート電極は、第２給電線１６６およびオフ電圧給電線１６２に対してそれぞれアンダークロスし、上記ゲート絶縁膜を貫通するコンタクトホールを介して、ＴＦＴ１５２・１５４の共通ドレイン電極に接続されている。
また、蓄積容量１３０は、画素電極１１８の下層において幅広となるように形成された容量線１３２の部分と当該画素電極１１８とにより上記ゲート絶縁膜を誘電体として挟持した構成である。また、ＴＦＴ１５６、１５８の共通ドレイン電極は、上記ゲート絶縁膜を貫通するコンタクトホールを介して、容量線１３２に接続されている。
なお、画素電極１１８と対向するコモン電極１０８は、対向基板に形成されるので、素子基板の平面図を示す図３には現れない。
【００２４】
また、図３に示した構成は、あくまでも一例であり、ＴＦＴの型については他の構造、例えばゲート電極の配置でいえばトップゲート型としても良いし、プロセスでいえばポリ・シリコン型としても良い。
図３においては、ＴＦＴ１５２、１５４、１５６、１５８のトランジスタサイズをそれぞれＴr1、Ｔr2、Ｔr3、Ｔr4と表したときに、Ｔr1＝Ｔr2＝Ｔr3＝Ｔr4として互いにほぼ同一としたが、後述するように、ＴＦＴ１５６のオン抵抗が小さい方が好ましいので、Ｔr3≧Ｔr4≧Ｔr1＝Ｔr2としても良い。
【００２５】
さらに、容量線駆動回路１５０の素子を表示領域１００に造り込むのではなく、ＩＣチップを素子基板側に実装する構成としても良い。ＩＣチップを素子基板側に実装する場合、走査線駆動回路１４０、容量線駆動回路１５０を、データ線駆動回路１９０とともに１つの半導体チップとしてまとめても良いし、それぞれ別々のチップとしても良い。また、制御回路２０については、ＦＰＣ（flexible printed circuit）基板等を介して接続しても良いし、半導体チップとして素子基板に実装する構成としても良い。
また、本実施形態を透過型ではなく反射型とする場合には、画素電極１１８について反射性の導電層をパターニングしたものとしても良いし、別途の反射性金属層を持たせても良い。さらに、透過型および反射型の両者を組み合わせた、いわゆる半透過半反射型としても良い。
【００２６】
次に、本実施形態に係る電気光学装置１０の動作について説明する。
上述したように本実施形態では、画素に対する書込極性を面反転方式としている。このため、制御回路２０は、極性指示信号Ｐolについて、図４に示されるように、あるフレーム（「ｎフレーム」と表記している）の期間においてＨレベルとして正極性書込を指定し、次の（ｎ＋１）フレームの期間においてＬレベルとして負極性書込を指定する。すなわち、制御回路２０は、１フレームの期間毎に書込極性の反転を指定する。
制御回路２０は、ｎフレームにおいて、第１容量信号Ｖc1および第２容量信号Ｖc2を互いに同電位とする一方、（ｎ＋１）フレームにおいて、第１容量信号Ｖc1を、第２容量信号Ｖc2よりも電圧ΔＶだけ相対的に上昇させる。このため、図４に示されるように、第２容量信号Ｖc2が電圧Ｖslで書込極性に拘わらずに一定であれば、第１容量信号Ｖc1は、ｎフレームにおいて第２容量信号Ｖc2と同じ電圧Ｖslであり、（ｎ＋１）フレームにおいて電圧ＶslよりもΔＶだけ高い電圧Ｖshとなる。
【００２７】
なお、本実施形態において電圧Ｖslは電圧ＬＣcomよりも低位であり、電圧Ｖshは電圧ＬＣcomよりも高位である。両者電圧Ｖsl、Ｖshは、電圧ＬＣcomを中心に対称の関係にあって、その差の絶対値がΔＶである。また、本実施形態における電圧の高低関係は、Ｇnd＜Ｖsl＜ＬＣcom＜Ｖsh＜Ｖddである。
【００２８】
さて、ｎフレームにおいては、走査線駆動回路１４０によって最初に走査信号Ｙ１がＨレベルになるが、走査信号Ｙ１がＨレベルになる直前にラッチパルスＬpが出力されると、データ線駆動回路１９０は、１行目であって１、２、３、…、２４０列目の画素の表示データＤaを読み出すとともに、当該表示データＤaで指定された電圧だけ、電圧ＬＣcomを基準に高位側とした電圧のデータ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０に変換し、それぞれ１、２、３、…、２４０列のデータ線１１４に供給する。
これにより例えば、ｊ列目のデータ線１１４には、１行ｊ列の画素１１０の表示データＤaで指定された電圧だけ電圧ＬＣcomよりも高位側とした正極性の電圧がデータ信号Ｘｊとして印加される。
【００２９】
なお、本実施形態において、データ線駆動回路１９０が１〜２４０列目のデータ線１１４にデータ信号Ｘ１〜Ｘ２４０を印加するタイミングでは、ゲート制御信号ＣntgはＨレベルになっているものとする。ゲート制御信号ＣntgがＨレベルであると、容量線駆動回路１５０では、１〜３２０行目のすべての容量線１３２に対応するＴＦＴ１５２がオンし、ＴＦＴ１５４、１５６がオフするので、ＴＦＴ１５８のゲート電極には、オン電圧給電線１６１に給電されたオン電圧Ｖonが印加される。このため、すべてのＴＦＴ１５８がオンするので、１〜３２０行目の容量線１３２は、第２給電線１６６に接続されて電圧Ｖslになる。
【００３０】
次に、走査信号Ｙ１がＨレベルになると、１行１列〜１行２４０列の画素におけるＴＦＴ１１６がオンするので、これらの画素電極１１８には、データ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０が印加される。このため、１行１列〜１行２４０列の画素容量１２０には、画素電極１１８に印加されたデータ信号の電圧とコモン電極１０８に印加された電圧ＬＣcomとの差電圧が、すなわち階調に応じた極性の電圧が、それぞれ書き込まれることになる。
【００３１】
一方、走査信号Ｙ１がＨレベルであれば、ゲート制御信号ＣntgはＬレベルであるので、容量線駆動回路１５０では、１行目の容量線１３２に対応するＴＦＴ１５２がオフし、ＴＦＴ１５４がオンする。このため、１行目のＴＦＴ１５８のゲート電極は、オフ電圧給電線１６２に接続されてオフ電圧Ｖoffが印加されるので、１行目のＴＦＴ１５８がオフする。また、走査信号Ｙ１がＨレベルであれば、１行目のＴＦＴ１５６がオンする。このため、１行目の容量線１３２は、第１給電線１６５に接続されて電圧Ｖslになる。
したがって、１行１列〜１行２４０列の蓄積容量１３０には、画素電極１１８に印加されたデータ信号の電圧と電圧Ｖslとの差電圧が、それぞれ書き込まれることになる。
【００３２】
なお、１行目以外の容量線１３２では、次のような状態となる。すなわち、走査信号Ｙ１がＨレベルであると、１行目以外のＴＦＴ１５２、１５４、１５６はいずれもオフするが、１行目以外のＴＦＴ１５８のゲート電極は、その寄生容量によって直前状態の電圧Ｖonを保持している。このため、１行目以外のＴＦＴ１５８はオンを維持するので、１行目以外の２〜１３０行目の容量線１３２は、第２給電線１６６に接続されて電圧Ｖslに確定した状態となる。
【００３３】
次に走査信号Ｙ１がＬレベルになるが、走査信号Ｙ２がＨレベルになる前に、すなわち、すべての走査信号がＬレベルである期間に、ゲート制御信号ＣntgがＨレベルとなる。このため、容量線駆動回路１５０では、１〜３２０行目のすべての容量線１３２に対応するＴＦＴ１５２がオンするので、ＴＦＴ１５８のゲート電極には、オン電圧Ｖonが再印加される。このため、すべてのＴＦＴ１５８がオンするので、１〜３２０行目の容量線１３２は、第２給電線１６６に接続されて電圧Ｖslになる。
また、走査信号Ｙ１がＬレベルになると、１行１列〜１行２４０列の画素におけるＴＦＴ１１６がオフするので、画素電極１１８は、データ線１１４との接続から開放される。このため、１行１列〜１行２４０列の画素における画素容量１２０および蓄積容量１３０の直列回路が、コモン電極１０８と容量線１３２との間に電気的に介挿された状態となる。
ただし、ｎフレームにおいて、第１給電線１６５に供給される第１容量信号Ｖc1および第２給電線１６６に供給される第２容量信号Ｖc2は、互いに等しい電圧Ｖslであるので、各行の容量線１３２の電圧は変化しない。また、コモン電極１０８も電圧ＬＣcomで一定である。このため、ｎフレームにおいて、走査信号Ｙ１がＨレベルとなったときに１行１列〜１行２４０列の画素容量１２０および蓄積容量１３０にそれぞれ書き込まれた電圧が変動することはない。
【００３４】
続いて走査信号Ｙ２がＨレベルになるが、その直前においてラッチパルスＬpが出力されると、データ線駆動回路１９０は、２行目であって１、２、３、…、２４０列目の画素の表示データＤaを読み出して、正極性に対応したデータ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０に変換して、それぞれ１、２、３、…、２４０列のデータ線１１４に供給する。
そして、走査信号Ｙ２がＨレベルになると、２行１列〜２行２４０列の画素におけるＴＦＴ１１６がオンするので、これらの画素電極１１８には、データ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０が印加される。このため、２行１列〜２行２４０列の画素容量１２０には、画素電極１１８に印加されたデータ信号の電圧とコモン電極１０８の印加電圧ＬＣcomとの差電圧がそれぞれ書き込まれることになる。
【００３５】
一方、走査信号Ｙ２がＨレベルであれば、ゲート制御信号ＣntgはＬレベルであるので、容量線駆動回路１５０では、２行目の容量線１３２に対応するＴＦＴ１５２がオフし、ＴＦＴ１５４がオンする。２行目のＴＦＴ１５８のゲート電極にはオフ電圧Ｖoffが印加されるので、２行目のＴＦＴ１５８がオフする。また、走査信号Ｙ２がＨレベルであれば、２行目のＴＦＴ１５６がオンする。このため、２行目の容量線１３２は、第１給電線１６５に接続されて電圧Ｖslになる。
したがって、２行１列〜２行２４０列の蓄積容量１３０には、画素電極１１８に印加されたデータ信号の電圧と電圧Ｖslとの差電圧が、それぞれ書き込まれることになる。
なお、走査信号Ｙ２がＨレベルであるため、２行目以外のＴＦＴ１５２、１５４、１５６はいずれもオフするが、２行目以外のＴＦＴ１５８のゲート電極は、その寄生容量によって直前状態の電圧Ｖonを保持している。このため、２行目以外のＴＦＴ１５８はオンを維持するので、２行目以外の１行目および３〜１３０行目の容量線１３２は、第２給電線１６６に接続されて電圧Ｖslに確定した状態となる。
【００３６】
次に走査信号Ｙ２がＬレベルになるが、走査信号Ｙ３がＨレベルになる前に、ゲート制御信号ＣntgがＨレベルとなるので、すべてのＴＦＴ１５２がオンして、ＴＦＴ１５８のゲート電極にオン電圧が再印加される。このため、すべてのＴＦＴ１５８がオンするので、１〜３２０行目の容量線１３２は、第２給電線１６６に接続されて電圧Ｖslになる。
また、走査信号Ｙ２がＬレベルになると、２行１列〜２行２４０列の画素におけるＴＦＴ１１６がオフする。ただし、ｎフレームにおいて、各行の容量線１３２の電圧は変化せず、コモン電極１０８も電圧ＬＣcomで一定であるので、走査信号Ｙ２がＨレベルとなったときに２行１列〜２行２４０列の画素容量１２０および蓄積容量１３０にそれぞれ書き込まれた電圧が変動することはない。
【００３７】
続いて走査信号Ｙ３がＨレベルになるが、その直前においてラッチパルスＬpが出力されると、データ線駆動回路１９０は、３行目であって１、２、３、…、２４０列目の画素の表示データＤaを読み出して、正極性に対応したデータ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０に変換して、それぞれ１、２、３、…、２４０列のデータ線１１４に供給する。
ここで、走査信号Ｙ３がＨレベルになると、３行１列〜３行２４０列の画素におけるＴＦＴ１１６がオンするので、これらの画素電極１１８には、データ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０が印加され、これにより、３行１列〜３行２４０列の画素容量１２０には、画素電極１１８に印加されたデータ信号の電圧とコモン電極１０８の印加電圧ＬＣcomとの差電圧がそれぞれ書き込まれることになる。
一方、走査信号Ｙ３がＨレベルであれば、ゲート制御信号ＣntgはＬレベルであるので、容量線駆動回路１５０では、３行目の容量線１３２に対応するＴＦＴ１５２がオフし、ＴＦＴ１５４、１５６がオンする結果、３行目の容量線１３２は、第１給電線１６５に接続されて電圧Ｖslになる。したがって、３行１列〜３行２４０列の蓄積容量１３０には、画素電極１１８に印加されたデータ信号の電圧と電圧Ｖslとの差電圧が書き込まれる。
なお、走査信号Ｙ３がＨレベルであると、３行目以外のＴＦＴ１５２、１５４、１５６はいずれもオフするが、３行目以外のＴＦＴ１５８のゲート電極は、その寄生容量によってＶonを保持し、３行目以外のＴＦＴ１５８のオンが維持されるので、３行目以外の容量線１３２は、第２給電線１６６に接続されて電圧Ｖslに確定した状態となる。
【００３８】
極性指示信号ＰolがＨレベルとなるｎフレームの期間では、以下同様な動作が、走査信号Ｙ３２０がＨレベルとなるまで繰り返され、これにより、すべての画素容量１２０は、画素電極１１８に印加されたデータ信号の電圧とコモン電極１０８の電圧ＬＣcomとの差電圧を、蓄積容量１３０は、データ信号の電圧と電圧Ｖslとの差電圧を、それぞれ保持し続けることになる。
【００３９】
次に、極性信号ＰolがＬレベルとなる（ｎ＋１）フレームの動作について説明する。
この（ｎ＋１）フレームの動作は、主に次の２点においてｎフレームの動作と相違する。すなわち、第１に、制御回路２０は、第１容量信号Ｖc1を、図４に示されるように、電圧ＶslよりもΔＶだけ高い電圧Ｖshとする点と、第２に、走査信号ＹｉがＨレベルになる直前のタイミングにおいてラッチパルスＬpが出力されると、データ線駆動回路１９０は、ｉ行目であって、１、２、３、…、２４０列目の画素の表示データＤaを読み出して、データ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０として、当該表示データＤaに対応し、かつ、負極性に対応した電圧（この意味については後述する）とする点とににおいてｎフレームの動作と相違する。
そこで、（ｎ＋１）フレームにおける動作については、この相違点を中心にして、走査信号ＹｉがＨレベルとなったときにｉ行ｊ列の画素容量１２０に書き込んだ電圧が、どのように変化するのか、という観点で説明することにする。
【００４０】
図５は、（ｎ＋１）フレームにおけるｉ行ｊ列の画素容量１２０の電圧変化を説明するための図である。
まず、走査信号ＹｉがＨレベルになると、図５（ａ）に示されるように、ｉ行ｊ列のＴＦＴ１１６がオンするので、データ信号Ｘｊが画素容量１２０の一端（画素電極１１８）と蓄積容量１３０の一端とにそれぞれ印加される。
一方、走査信号ＹｉがＨレベルであれば、容量線駆動回路１５０においてｉ行目の容量線１３２に対応するＴＦＴ１５４、１５６がオンし、ＴＦＴ１５２、１５８がオフするので、ｉ行目の容量線１３２の電圧Ｃｉは、第１給電線１６５の電圧Ｖshとなる。なお、コモン電極１０８は電圧ＬＣcomで一定である。
したがって、このときのデータ信号Ｘｊの電圧をＶｊとすれば、ｉ行ｊ列における画素容量１２０には電圧（Ｖｊ−ＬＣcom）が充電され、蓄積容量１３０には電圧（Ｖｊ−Ｖsh）が充電される。
【００４１】
次に走査信号Ｙ１がＬレベルになって、走査信号Ｙ２がＨレベルになる前に、すなわち、すべての走査信号がＬレベルである期間に、ゲート制御信号ＣntgがＨレベルとなる。このため、容量線駆動回路１５０では、すべてのＴＦＴ１５２がオンして、ＴＦＴ１５８のゲート電極にオン電圧が再印加されるので、すべてのＴＦＴ１５８がオンする。このため、１〜３２０行目の容量線１３２は、第２給電線１６６に接続されて電圧Ｖslになる。
ここで、ｉ行目の容量線１３２の電圧Ｃｉは、走査信号ＹｉがＨレベルであったときと比較すると、電圧Ｖshから電圧Ｖslへ電圧ΔＶだけ低下するが、コモン電極１０８は電圧ＬＣcomで一定である。したがって、画素容量１２０に蓄えられた電荷は、図５（ｂ）に示されるように、蓄積容量１３０に移動するので、画素電極１１８の電圧が低下する。詳細には、画素容量１２０と蓄積容量１３０との直列接続において、画素容量１２０の他端（コモン電極）が電圧一定に保たれたまま、蓄積容量１３０の他端が電圧ΔＶだけ低下するので、画素電極１１８の電圧も低下する。
【００４２】
このため、当該直列接続点である画素電極１１８の電圧は、
Ｖｊ−｛Ｃs／（Ｃs＋Ｃpix）｝・ΔＶ
となり、走査信号ＹｉがＨレベルであったときのデータ信号の電圧Ｖｊよりも、ｉ行目の容量線１３２の電圧変化分ΔＶに、画素容量１２０および蓄積容量１３０の容量比｛Ｃs／（Ｃs＋Ｃpix）｝を乗じた値だけ低下することになる。すなわち、ｉ行目の容量線１３２の電圧ＣｉがΔＶだけ低下すると、画素電極１１８の電圧は、走査信号ＹｉがＨレベルであったときのデータ信号の電圧Ｖｊよりも、｛Ｃs／（Ｃs＋Ｃpix）｝・ΔＶ（＝ΔＶpixとする）だけ低下することになる。ただし、各部の寄生容量は無視している。
【００４３】
ここで、負極性書込が指定される（ｎ＋１）フレームにおいて、走査信号ＹｉがＨレベルのときのデータ信号Ｘｊは、画素電極１１８が電圧ΔＶpixだけ低下することを見越した電圧Ｖｊに設定される。
すなわち、低下した後の画素電極１１８の電圧がコモン電極１０８の電圧ＬＣcomよりも低位であって両者の差電圧がｉ行ｊ列の階調に応じた値となるように設定される。詳細には、本実施形態では、第１に、図７（ａ）に示されるように、正極性書込となるｎフレームにおいて、データ信号が白色ｗに相当する電圧Ｖw(+)から黒色ｂに相当する電圧Ｖb(+)までの範囲ａであって、階調が低く（暗く）なるにつれて電圧ＬＣcomよりも高位側の電圧となるように設定した場合に、同図（ｂ）に示されるように、負極性書込となる（ｎ＋１）フレームにおいて画素を白色ｗするときには電圧Ｖb(+)とし、画素を黒色ｂとする場合には電圧Ｖw(+)となるように設定して、正極性の電圧範囲ａと同一であって、その階調関係を逆転させる。
【００４４】
第２に、（ｎ＋１）フレームにおいてデータ信号の電圧を書き込んだ後に、画素電極１１８が電圧ΔＶpixだけ低下したとき、当該画素電極１１８の電圧が負極性の白色に相当する電圧Ｖw(-)から黒色に相当する電圧Ｖb(-)までの範囲であって、電圧ＬＣcomを基準にして正極性の電圧と対称となるように、容量線１３２の電圧ΔＶの低下分（すなわち、電圧Ｖsh、Ｖsl）を設定する。
これにより、負極性書込を指定する（ｎ＋１）フレームにおいて、電圧ΔＶpixだけ低下したときの画素電極１１８の電圧は、階調に応じた負極性の電圧、すなわち、白色ｗに相当する電圧Ｖw(-)から黒色ｂに相当する電圧Ｖb(-)までの範囲ｃであって、階調が低く（暗く）なるにつれて電圧ＬＣcomよりも低位側の電圧となる。
なお、図５では、ｉ行ｊ列の画素容量１２０および蓄積容量１３０について説明するが、同様な動作は、走査線１１２および容量線１３２を兼用するｉ行について同様に実行される。また、（ｎ＋１）フレームにおいては、ｎフレームと同様に、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙ３２０が順番にＨレベルとなるので、各行における動作は、１、２、３、…、３２０行目の画素についても順番に実行される。
【００４５】
したがって、本実施形態では、負極性書込を指定する（ｎ＋１）フレームにおけるデータ線の電圧範囲ａは、正極性書込を指定するｎフレームと同じであるが、シフト後における画素電極１１８の電圧が、階調に応じた負極性電圧となる。これにより、本実施形態によれば、データ線駆動回路１９０を構成する素子の耐圧が狭くて済むだけでなく、容量が寄生するデータ線１１４における電圧振幅も狭くなるので、その寄生容量により無駄に電力が消費されることもなくなる。
なお、正極性書込が指定されたときのデータ信号の電圧範囲と、負極性書込が指定されたときのデータ信号の電圧範囲とを一致させたが、完全に一致させなくもても、容量線１３２の電圧変化によりデータ信号の電圧振幅を抑えることはできる。
【００４６】
本実施形態の正極性および負極性書込における電圧範囲ａについて、従来の構成との比較において説明すると、従来の構成では、コモン電極１０８が電圧ＬＣcomに保たれるとともに、容量線１３２の電圧が各フレームにわたって一定に保たれる。
この構成において、画素容量１２０を交流駆動する場合、画素電極１１８に、あるフレームにおいて階調に応じて正極性の電圧Ｖw(+)から電圧Ｖb(+)までの範囲の電圧を印加したときには、階調に変化がなければ、次のフレームにおいて負極性に対応した電圧Ｖw(-)から電圧Ｖb(-)までの範囲であって、電圧ＬＣcomを基準に反転させた電圧を印加する必要がある。
このため、コモン電極１０８の電圧が一定である構成において、容量線１３２の電圧一定としたとき、データ信号の電圧が図７（ｂ）における範囲ｂにわたるので、データ線駆動回路１９０を構成する素子の耐圧も範囲ｂに対応させる必要がある。さらに、容量が寄生するデータ線１１４におい広い範囲ｂで電圧が変化すると、その寄生容量により無駄に電力が消費されることにもなる。
これに対して、本実施形態では、正極性および負極性書込においてデータ線１１４に供給されるデータ信号がとり得る電圧範囲は、範囲ｂよりも狭い範囲ａであるから、データ線駆動回路１９０を構成する素子の耐圧が狭くて済むとともに、また、データ線１１４の寄生容量によって消費される電力も抑えることができるのである。
【００４７】
また、本実施形態によれば、ｉ行目の容量線１３２は、走査信号ＹｉがＨレベルであるときには、ｉ行目のＴＦＴ１５６のオンによって第１給電線１６５に接続され、走査信号ＹｉがＨからＬレベルに変化した後においてゲート制御信号ＣntgがＨレベルとなることによって、ｉ行目のＴＦＴ１５８のゲート電極には、その寄生容量によってオン電圧Ｖonに維持されるので、当該ＴＦＴ１５８がオンし続ける。このため、ｉ行目の容量線１３２は、電気的にどの部分に接続されない状態（ハイ・インピーダンス状態）になることがない。
この点について詳述すると、データ信号が電圧変化したときに、容量線１３２がハイ・インピーダンス状態であると、データ信号の電圧変化の大きさ及び方向に応じたノイズ等が重畳されて、容量線１３２は、電圧Ｖslから変動してしまう。例えば、ｉ行目の画素容量に対する電圧の書き込み終了後、次の（ｉ＋１）行目の画素に対する電圧の書き込みのためにｊ列目のデータ線１１４に供給されるデータ信号Ｘｊが電圧上昇したとき、ｉ行目の容量線１３２がハイ・インピーダンス状態であると、図８に示されるように、当該容量線１３２の電圧Ｃｉは、当該電圧上昇に応じたスパイクノイズＮが重畳される。ここで、ｉ行目の容量線１３２が電圧Ｖslから変動すると、電荷の移動が発生して、階調に応じた電圧をｉ行目の画素容量１２０に保持させることができず、これにより、表示品位が低下してしまう。
これに対して、本実施形態では、走査線１１２に選択電圧を印加する間のタイミングにおいてゲート制御信号ＣntgをＨレベルとして、ＴＦＴ１５８のゲート電極に定期的にオン電圧を印加し、各行の容量線１３２を第２給電線１６６に接続させて、ハイ・インピーダンス状態となるのを回避している。このため、すべての容量線１３２は、データ線１１４のみならず、走査線の電圧変化の影響もうけにくい。このため、本実施形態によれば、容量線１３２の電位変動による表示品位の低下が抑えられるのである。
【００４８】
上述した説明では、１、２、３、…、３２０行目という順番で走査線１１２を走査しているが、近年では、表示領域１００を回動させて、３２０、３１９、３１８、…、１行目という逆の順番で走査することが要求される場合もある。本実施形態では、ｉ行目のＴＦＴ１５４、１５６については走査信号Ｙｉによりオンオフさせているが、ｉ行目のＴＦＴ１５２については、走査信号による走査方向とは無関係のゲート制御信号Ｃntgによりオンオフさせているので、走査信号の出力順番を逆転させるだけで済む。
また、本実施形態では、１行分の容量線１３２を駆動するのに、４つのＴＦＴ１５２、１５４、１５６、１５８で足りる。このため、各行に対応した容量線１３２を駆動する容量線駆動回路１５０の複雑化を回避することも可能である。
【００４９】
なお、図６は、走査信号と容量線の電圧と画素電極との電圧関係を示す図であって、ｉ行ｊ列の画素電極１１８の電圧変化をＰix（i,j)で示している。この図において、ｉ行目の容量線１３２における電圧Ｃｉは、走査信号ＹｉがＨレベルとなったときには、第１給電線１６５に接続されて第１容量信号Ｖc1の電圧となり、ゲート制御信号ＣntgがＨレベルになったときには、ｉ行目のＴＦＴ１５８のゲート電極にオン電圧Ｖonが印加・保持されるので、第２給電線１６６に接続されて第２容量信号Ｖc2の電圧に維持される。このため、電圧Ｃｉは、走査信号ＹｉがＨからＬレベルに変化した後において電圧Ｖslに確定する。また、電圧Ｃｉは、走査信号ＹｉがＨレベルとなったときに、正極性書込が指定されていれば電圧Ｖslに、負極性書込が指定されていれば電圧Ｖshに、それぞれ確定する。
【００５０】
＜第１実施形態の応用・変形（その１）＞
なお、この説明では、第２容量信号Ｖc2を電圧Ｖslで一定とすることによって、正極性書込を指定するｎフレームにおいては、ｉ行目の容量線１３２の電圧を変化させない一方、負極性書込を指定する（ｎ＋１）フレームにおいては、ｉ行目の容量線１３２を電圧ΔＶだけ低下させて、走査信号ＹｉがＨレベルであったときに書き込んだ画素電極１１８を電圧ΔＶpixだけ低下させたが、これとは反対としても良い。
すなわち、図９に示されるように、第２容量信号Ｖc2を電圧Ｖshで一定とすることによって、負極性書込を指定するフレームにおいては、ｉ行目の容量線１３２の電圧を変化させない一方、正極性書込を指定するフレームにおいては、ｉ行目の容量線１３２を電圧ΔＶだけ上昇させて、走査信号ＹｉがＨレベルであったときに書き込んだ画素電極１１８を電圧ΔＶpixだけ上昇させる構成としても良い。
この構成において、データ信号の電圧関係は、図７（ａ）および図７（ｂ）を、電圧ＬＣcomを基準に反転させるとともに、正極性書込を負極性書込に、負極性書込を正極性書込に、それぞれ読み替えれば良い。
【００５１】
＜第１実施形態の応用・変形（その２）＞
さらに、この説明では、１フレームの期間において画素に書き込む極性をすべて同一とし、この書込極性を１フレームの期間毎に反転させた面反転方式としたが、１行毎に書込極性を反転する走査線（ライン）反転方式としても良い。
走査線反転方式とする場合、極性指示信号Ｐolは、図１０に示されるように、水平走査期間（Ｈ）毎に反転するとともに、隣接するフレーム同士において、同一の走査信号がＨレベルとなる（同一の走査線が選択される）期間でみたときにも反転した関係となる。さらに、第１容量信号Ｖc1は、極性指示信号ＰolがＨレベルであるときに電圧Ｖslとなり、極性指示信号ＰolがＬレベルであるときに電圧Ｖshとした構成となる。
これにより、図１０のｎフレームにおいて、奇数（１、３、５、…、３１９）行の容量線１３２は、自行への走査信号がＨからＬレベルになって、かつ、ゲート制御信号ＣntgがＨレベルになっても電圧変化しないが、偶数（２、４、６、…、３２０）行の容量線１３２は、自行への走査信号がＨからＬレベルになって、かつ、ゲート制御信号ＣntgがＨレベルになったときに、電圧ΔＶだけ低下する。したがって、図１０のｎフレームにおいて、奇数行では図７（ａ）と同様な正極性書込が実行される一方、偶数行では図７（ｂ）と同様な負極性書込が実行される。
一方、図１０の（ｎ＋１）フレームにおいて、奇数行の容量線１３２は、自行への走査信号がＨからＬレベルになって、かつ、ゲート制御信号ＣntgがＨレベルになったときに、電圧ΔＶだけ低下するが、偶数行の容量線１３２は、自行への走査信号がＨからＬレベルになって、かつ、ゲート制御信号ＣntgがＨレベルになっても電圧変化しない。したがって、図１０の（ｎ＋１）フレームにおいて、奇数行では図７（ｂ）と同様な負極性書込が実行される一方、偶数行では図７（ａ）と同様な正極性書込が実行される。
なお、図１０においては、第２容量信号Ｖc2を電圧Ｖslとしたが、電圧Ｖshとして、容量線１３２の電圧をΔＶだけ上昇させる構成としても良い。
【００５２】
＜第１実施形態の応用・変形（その３）＞
また、このように走査線反転方式とする場合に、図１１に示されるように、第２容量信号Ｖc2を電圧ＬＣcomで一定とした構成として良い。第２容量信号Ｖc2を電圧ＬＣcomで一定とする場合、図１１のｎフレームにおいて、奇数行の容量線１３２は、自行への走査信号がＨからＬレベルになって、かつ、ゲート制御信号ＣntgがＨレベルになったときに、電圧Ｖslから電圧ＬＣcomに上昇し、偶数行の容量線１３２は、自行への走査信号がＨからＬレベルになって、かつ、ゲート制御信号ＣntgがＨレベルになったときに、電圧Ｖshから電圧ＬＣcomに下降する一方、（ｎ＋１）フレームにおいて、奇数行の容量線１３２は、自行への走査信号がＨからＬレベルになって、かつ、ゲート制御信号ＣntgがＨレベルになったときに、電圧Ｖshから電圧ＬＣcomに下降し、偶数行の容量線１３２は、自行への走査信号がＨからＬレベルになって、かつ、ゲート制御信号ＣntgがＨレベルになったときに、電圧Ｖslから電圧ＬＣcomに上昇する。
ここで、電圧Ｖslから電圧ＬＣcomへの上昇分（ＬＣcom−Ｖsl）と、電圧Ｖshから電圧ＬＣcomへの下降分（Ｖsh−ＬＣcom）とを等しくΔＶとしたとき、すなわち、電圧ΔＶ＝＝ＬＣcom−Ｖsl＝Ｖsh−ＬＣcomとなるように設定すると、ｉ行目の容量線１３２は、走査信号ＹｉがＨレベルであったときから、走査信号ＹｉがＬレベルになって、かつ、ゲート制御信号ＣntgがＨレベルになったときにかけて、電圧ΔＶだけ変化することになる。したがって、この例では、Ｖsh−Ｖslは２ΔＶとなり、この２つの電圧Ｖsh、Ｖslの中心が第２容量信号Ｖc2の電圧であって、コモン電極１０８に印加される電圧ＬＣcomとなる。
【００５３】
なお、図１２は、走査信号と容量線と画素電極との電圧関係を示す図であって、ｉ行ｊ列の画素電極１１８の電圧変化をＰix（i,j)で示している。この図において、ｉ行目の容量線１３２における電圧Ｃｉは、正極性書込が指定されていれば、走査信号ＹｉがＨレベルになったときに電圧Ｖslとなり、走査信号ＹｉがＨからレベルになって、かつ、ゲート制御信号ＣntgがＨレベルになったときに電圧ＬＣcomとなって電圧ΔＶだけ上昇し、一方、負極性書込が指定されていれば、走査信号ＹｉがＨレベルになったときに電圧Ｖshとなり、走査信号ＹｉがＨからレベルになって、かつ、ゲート制御信号ＣntgがＨレベルになったときに電圧ＬＣcomとなって電圧ΔＶだけ下降する。
なお、電圧Ｃｉは、走査信号ＹｉがＨからＬレベルに変化した後において、第２給電線１６６に接続されて電圧Ｖslに確定する点は、図６と同様である。
【００５４】
容量線１３２が電圧ΔＶだけ上昇または下降すると、画素電極１１８は、電圧ΔＶpixだけ上昇または下降するので、走査信号がＨレベルになったときのデータ信号の電圧は、電圧ΔＶpixの変動を見越した電圧に設定される。
詳細には、正極性書込が指定されていれば、図１３（ａ）に示されるように、電圧ΔＶpixの上昇により、電圧Ｖw(+)から電圧Ｖb(+)までの範囲であって、電圧ＬＣcomから階調に応じた電圧だけ離間した電圧にシフトすれば良いので、データ信号の電圧については、電圧Ｖw(+)から電圧Ｖb(+)までを逆に電圧ΔＰixだけ下げた電圧範囲に設定すれば良い。
一方、負極性書込が指定されていれば、図１３（ｂ）に示されるように、電圧ΔＶpixの下降により、電圧Ｖw(-)から電圧Ｖb(-)までの範囲であって、電圧ＬＣcomから階調に応じた電圧だけ離間した電圧にシフトすれば良いので、データ信号の電圧については、電圧Ｖw(-)から電圧Ｖb(-)までを逆に電圧ΔＰixだけ上げた電圧範囲に設定すれば良い。
このとき、正極性書込が指定されたときのデータ信号の電圧範囲と、負極性書込が指定されたときのデータ信号の電圧範囲とを、範囲ｄで一致するように、電圧ΔＶ（電圧Ｖsh、Ｖsl）を設定すると、データ信号の電圧振幅を最小に抑えることができる。
なお、図１３における電圧範囲ａは、ノーマリーホワイトモードにおいて、正極性書込が指定される場合、白色ｗ側が低位となり黒色ｂ側が高位となるが、負極性書込が指定される場合、白色ｗ側が高位となり黒色ｂ側が低位となり、階調の関係が逆転する。
【００５５】
＜第１実施形態の応用・変形（その４）＞
上記容量線駆動回路１５０のｉ行目において、ＴＦＴ１５４、１５６がオンする期間は、走査信号ＹｉがＨレベルとなる期間であり、また、ＴＦＴ１５２がオンする期間は、ゲート制御信号ＣntgがＨレベルとなる期間であるのに対し、ｉ行目のＴＦＴ１５８がオンする期間は、ｉ行目の非選択期間（走査信号ＹｉがＬレベルとなる期間）のほぼ全域にわたる。このため、ＴＦＴ１５８については、ＴＦＴ１５２、１５４、１５６と比較すると、オン状態となる期間が著しく長いので、トランジスタ特性が劣化しやすい。なお、ここでいうトランジスタ特性の劣化とは、スイッチとしてオンするためのゲート電圧（しきい値電圧）が、時間経過とともに高くなることをいう。このため、長期使用するにつれて、ＴＦＴ１５８が非選択期間でオンしなくなる、という誤動作の可能性が高くなる。
そこで、このような誤動作の可能性を低く抑えることを目的とした応用例について説明する。
【００５６】
図１４は、この応用例に係る電気光学装置の構成を示すブロック図である。
この図に示されるように、応用例では、ＴＦＴ１５８がＴＦＴ１５８ａ、１５８ｂの２系統に分かれて、交互に用いる構成となっている。
詳細には、応用例に係る容量線駆動回路１５０では、各行においてａ系統とｂ系統とに分かれている。このうち、ａ系統は、ＴＦＴ１５２ａ、１５４ａ、１５８ａを有し、このうち、ＴＦＴ１５２ａのソース電極は第１オン電圧給電線１６１ａに接続されている。また、ｂ系統は、ＴＦＴ１５２ｂ、１５４ｂ、１５８ｂを有し、このうち、ＴＦＴ１５２ｂのソース電極は第２オン電圧給電線１６１ｂに接続されている。
この応用例において制御回路２０は、信号Ｖon-aを第１オン電圧給電線１６１ａに、信号Ｖon-bを第２オン電圧給電線１６１ｂに、それぞれ供給する。この信号Ｖon-a、Ｖon-bの電圧波形の一例としては、例えば図１５に示されるように、ｎフレームにおいて信号Ｖon-aがオン電圧Ｖonとなり、信号Ｖon-bがオフ電圧Ｖoffとなり、次の（ｎ＋１）フレームにおいて信号Ｖon-aがオフ電圧Ｖoffとなり、信号Ｖon-bがオン電圧Ｖonとなる。
【００５７】
この例において、走査信号ＹｉがＨからＬレベルになって、かつ、ゲート制御信号ＣntgがＨレベルとなったときに、ｉ行目の容量線１３２を第２給電線１６６に接続するのは、信号Ｖon-aがオン電圧ＶonとなるｎフレームではＴＦＴ１５８ａであり、信号Ｖon-ｂがオン電圧Ｖonとなる（ｎ＋１）フレームではＴＦＴ１５８ｂである。このため、応用例によれば、ＴＦＴ１５８ａ、１５８ｂのいずれか一方について着目したときにオンする期間は、第１実施形態におけるＴＦＴ１５８と比較して半分になるので、長期使用による誤動作の可能性を低く抑えることが可能となる。
なお、この応用例にあっては、第１容量信号Ｖc1、第２容量信号Ｖc2、極性指示信号Ｐolとして、図４、図９、図１０、図１１のいずれも適用可能である。
【００５８】
また、この応用例では、第１実施形態におけるオン電圧給電線１６１を、第１オン電圧給電線１６１ａおよび第２オン電圧給電線１６１ｂに分け、ＴＦＴ１５２ａのソース電極を第１オン電圧給電線１６１ａに接続し、ＴＦＴ１５２ｂのソース電極を第２オン電圧給電線１６１ｂに接続したが、ゲート制御信号Ｃntgを２系統に分け、ＴＦＴ１５２ａのゲート電極に一方系統のゲート制御信号Ｃntgを供給し、ＴＦＴ１５２ｂのゲート電極に他方系統のゲート制御信号Ｃntgを供給する構成としても良い。
また、この応用例では、
非選択期間において容量線１３２を第２給電線１６６に接続するトランジスタを、ＴＦＴ１５８ａ、１５８ｂで１フレームの期間毎に切り替える構成としたが、これに限られない。さらに周期的に切り替える必要はなく、例えば電源オン（オフ）する毎に切り替える構成としても良い。
この応用例では、ＴＦＴ１５８を２つのＴＦＴ１５８ａ、１５８ｂに分けた構成を示したが、３つ以上として、所定の順番で切り替えながら用いる構成としても良い。すなわち、応用例の目的は、いずれかのＴＦＴ１５８をオンさせる期間を短くして（オフさせる期間を長くして）、トランジスタ特性の劣化を少なくすることであるから、非選択期間において、複数あるＴＦＴ１５８のうち、少なくとも１個以上がオフし、１個以上がオンしているとともに、オンするＴＦＴ１５８を所定の順番で切り替える構成であれば良い。
【００５９】
＜第２実施形態＞
次に、本発明の第２実施形態について説明する。図１６は、第２実施形態に係る電気光学装置の構成を示すブロック図である。
この図に示される構成が第１実施形態（図１参照）と相違する点は、容量線駆動回路１５０の各行においてＴＦＴ１５５（第５トランジスタ）が設けられている点にある。そこで、この点を中心に説明すると、容量線駆動回路１５０におけるＴＦＴ１５５は、１〜３２０行の容量線１３２に対応して設けられている。ここで、ｉ行目で説明すると、ＴＦＴ１５５のゲート電極は、次行である（ｉ＋１）行目の走査線１１２に接続され、ソース電極はオン電圧給電線１６１に接続され、そのドレイン電極は、ｉ行目のＴＦＴ１５２、１５４のドレイン電極とともにｉ行目のＴＦＴ１５８のゲート電極に接続されている。
なお、第２実施形態では、画素配列の最終行である３２０行目に対応させるために、３２１行目の走査線１１２がダミーとして設けられ、このダミーとしての走査線１１２に走査線駆動回路１４０が走査信号Ｙ３２１を供給する構成となっている。
【００６０】
図１７は、第２実施形態において、素子基板のうち、容量線駆動回路１５０と表示領域１００との境界付近の構成を示す平面図である。
この図において第１実施形態（図３参照）と相違する部分は、ＴＦＴ１５２が図において上方に移設するとともに、その移設により空きが生じた領域に、ＴＦＴ１５５が設けられている点にある。ｉ行目のＴＦＴ１５５のゲート電極は、（ｉ＋１）行目の走査線１１２からＹ（上）方向にＴ字状に分岐した部分である。また、ＴＦＴ１５２、１５４、１５５の共通ドレイン電極が、コンタクトホールを介して、ＴＦＴ１５８のゲート電極に接続されている。
なお、図１７においては、ＴＦＴ１５５のトランジスタサイズをＴr5と表したときに、Ｔr2＝Ｔr3＝Ｔr4＞Ｔr1＝Ｔr5としたが、後述するように、ＴＦＴ１５６のオン抵抗が小さい方が好ましいので、Ｔr3≧Ｔr4≧Ｔr1＝Ｔr2＝Ｔr5としても良い。
【００６１】
この第２実施形態に係る容量線駆動回路１５０において、各行のＴＦＴ１５８のゲート電極にオン電圧Ｖonが印加されるのは、ゲート制御信号ＣntgがＨレベルとなったとき、または、次行の走査信号がＨレベルとなったとき、のいずれかである。ここで、自行の走査信号がＨレベルとなった後に次行の走査信号がＨレベルとなるので、すなわち、ｉ行目でいえば走査信号ＹｉがＨレベルとなった後に次行の走査信号（ｉ＋１）がＨレベルとなる。このため、第２実施形態によれば、特にゲート制御信号Ｃntgを供給しなくても、ＴＦＴ１５８のゲート電極にオン電圧Ｖonを保持させて、ＴＦＴ１５８のオンを維持して容量線１３２を第２容量信号Ｖcl2の電圧に確定することができる。
【００６２】
ところで近年では、すべての画素を用いて表示を行うモード（全画面表示モード）に加え、一部の行についての画素のみを用いて時刻やアイコンなどの表示を行い、他の画素についてはオフさせるモード（部分表示モード）を、動作状態に応じて適宜切り替え可能となっている。
部分表示モードでは、表示に用いる行の走査線については全画面表示モードと同様な走査信号が供給されるので、走査信号がＨレベルとなる周期に変化はない。ただし、表示に用いない（非表示とする）行の走査線については、画素にオフレベル（ノーマリーホワイトモードにおける白色表示電圧）を書き込むだけであるので、走査信号がＨレベルとなる周期は、全画面表示モードと比較して極端に長くなる。
例えば、１〜３２０行目のうち、８１〜１６０行目の画素を用いて表示を行い、他の行について非表示とするような部分表示モードにおいて、走査信号Ｙ１〜Ｙ３２１は、図１８に示されるように、走査信号Ｙ８１〜Ｙ１６０については、１フレームの期間毎に順番にＨレベルとなるが、走査信号Ｙ１〜Ｙ８０およびＹ１６１〜Ｙ３２１については、複数フレーム期間で１回の割合でしかＨレベルとなるに過ぎない。
【００６３】
このため、図１６に示される構成において、部分表示モードの場合にゲート制御信号Ｃntgを供給しない構成を想定したとき、非表示とする行のＴＦＴ１５８のゲート電極にオン電圧Ｖonが印加される間隔が長くなって、当該ゲート電極のリークによってオン電圧Ｖonを維持できなくなる。ゲート電極においてオン電圧Ｖonが維持てきなくなると、ＴＦＴ１５８がオフするので、容量線１３２がハイ・インピーダンス状態となり、電圧変動によって表示品位の低下を招く。
なお、ＴＦＴ１５８のゲート電極に容量を積極的に付加する構成にすれば、リークによる影響を抑えることはできるが、容量を付加すると、それだけ額縁が広くなってしまう、という問題がある。
【００６４】
そこで、部分表示モードの場合に、図１８に示されるように、いずれの走査信号がＬレベルとなる期間に定期的にＨレベルとなるゲート制御信号Ｃntgを供給することにより、ｉ行目のＴＦＴ１５８のゲート電極を、次行への走査信号（ｉ＋１）がＨレベルとなる周期が長くなっても、容量を付加することなしにオン電圧Ｖonに保つことが可能となる。
【００６５】
なお、図１８に示したゲート制御信号Ｃntgの例にあっては、１フレームの期間毎にＨレベルとなっているが、すべての走査信号がＬレベルである期間において定期的にＨレベルとなれば良い。このため、ゲート制御信号Ｃntgの例にあっては、第１実施形態も含めて、すべての走査信号Ｙ１〜Ｙ３２０がＬレベルである期間において、すべての走査信号がＬレベルである期間において例えば２行分の走査線が選択される毎にＨレベルとなるようにしても良い。
【００６６】
＜第３実施形態＞
次に、本発明の第３実施形態について説明する。図１９は、本発明の第３実施形態に係る電気光学装置の構成を示すブロック図である。
この図に示される構成が第１実施形態（図１参照）と相違する点は、主に、容量線駆動回路１５０の各行においてＴＦＴ１５９（第６トランジスタ）がさらに設けられている点と、検出線１６８、オペアンプ３０および抵抗素子３２が設けられている点とにある。
【００６７】
そこで、これらの点を中心に説明すると、容量線駆動回路１５０におけるＴＦＴ１５９は、１〜３２０行の容量線１３２に対応して設けられている。ここで、ｉ行目のＴＦＴ１５９で説明すると、ゲート電極はｉ行目の走査線１１２に接続され、ソース電極はｉ行目の容量線１３２（すなわち、ｉ行目のＴＦＴ１５６、１５８の共通ドレイン電極）に接続され、ドレイン電極は検出線１６８に接続されている。
一方、第３実施形態では、制御回路２０からの第１容量信号Ｖc1は、オペアンプ３０の非反転入力端（＋）に供給され、検出線１６８がオペアンプ３０の反転入力端（−）に接続されている。オペアンプ３０による出力信号は、第１給電線１６５に供給されるとともに、抵抗素子３２を介してオペアンプ３０の反転入力端（−）に帰還されている。
【００６８】
図２０は、第３実施形態において、素子基板のうち、容量線駆動回路１５０と表示領域１００との境界付近の構成を示す平面図である。
この図において第１実施形態（図３参照）と相違する部分は、検出線１６８が、第１給電線１６５と並行してＹ方向に延在するように、かつ、第１給電線１６５よりもＴＦＴ１５６、１５８寄りに設けられ、さらに、ＴＦＴ１５９が行毎に設けられている点にある。
ここで、ＴＦＴ１５９のゲート電極は、走査線１１２からＹ（下）方向にＴ字状に分岐した部分であって、ＴＦＴ１５６のゲート電極と共用される。また、ＴＦＴ１５６のソース電極は、第１給電線１６５から分岐して延び、かつ、検出線１６８をオーバークロスした幅広の部分である。
検出線１６８のうち、ゲート電極層からなる走査線１１２および容量線１３２をオーバークロスする部分は、第１給電線１６５と同じ第３導電層からなるが、ＴＦＴ１５６のソース電極（第１給電線１６５の幅広部分）と交差する部分は、ゲート電極層からなる。このため、検出線１６８では、１行につき２箇所コンタクトホールが設けられて、第３導電層からなる配線部分とゲート電極層からなる配線部分とで交互に電気的導通を図りつつ、Ｙ方向に延在している。
【００６９】
第３実施形態に係る電気光学装置１０において、ｉ行目の走査信号ＹｉがＨレベルとなったときの動作について説明する。図２１は、走査信号ＹｉがＨレベルとなったときの容量線駆動回路１５０の等価回路を示す図である。
走査信号ＹｉがＨレベルになると、同図に示されるように、容量線駆動回路１５０においてｉ行目のＴＦＴ１５４、１５６、１５９がオンする。ｉ行目のＴＦＴ１５４がオンすると、ＴＦＴ１５８のゲート電極がオフ電圧給電線１６２に接続されるので、ｉ行目のＴＦＴ１５８がオフになる。また、ｉ行目のＴＦＴ１５６、１５９がオンすると、オペアンプ３０の出力信号が供給される第１給電線１６５は、ｉ行目の容量線１３２に接続される一方で、ｉ行目の容量線１３２だけが検出線１６８に接続される。
【００７０】
このため、オペアンプ３０は、次のような動作を実行する。すなわち、オペアンプ３０は、検出線１６８を介して検出されたｉ行目の容量線１３２の電圧が非反転入力端（＋）に供給された第１容量信号Ｖc1の電圧よりも低ければ、出力端の電圧を高め、反対に、ｉ行目の容量線１３２が第１容量信号Ｖc1の電圧よりも高ければ、出力端の電圧を低める。したがって、第３実施形態によれば、走査信号ＹｉがＨレベルとなったときに、ｉ行目の容量線１３２に印加される電圧は、結果的に、第１容量信号Ｖc1の電圧と一致する地点で均衡することになる。
このような動作は、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙ３２０がＨレベルとなったときに、１、２、３、…、３２０行目の容量線１３２の各々について実行される。
【００７１】
なお、走査信号がＨレベルとなって容量線１３２を第１給電線１６５に接続したときの動作以外については、第１実施形態と同様である。
また、ゲート制御信号ＣntgがＨレベルとなっているとき、すなわち、すべての走査信号もＬレベルとなっているとき、検出線１６８が、いずれの容量線１３２にも接続されないので、オペアンプ３０は、電圧増幅率「＋１」のバッファ回路として機能する。
【００７２】
もし仮にＴＦＴ１５６の能力不足によって、オンしたときにｉ行目の容量線１３２を電圧ＶslまたはＶshを印加することができなかった場合、前提となるシフト前の電圧が正確でないことから、表示品位を損なうおそれがある。これに対して、第３実施形態によれば、走査信号ＹｉがＨレベルとなったときにオペアンプ３０による帰還制御によってｉ行目の容量線１３２に第１容量信号Ｖc1の電圧を正確に印加することができるので、表示品位が損なわれることもない。
【００７３】
また、第３実施形態によれば、ＴＦＴ１５６のオン抵抗が大きくても、走査信号ＹｉがＨレベルとなったときにオペアンプ３０による帰還制御によってｉ行目の容量線１３２に第１容量信号Ｖc1の電圧を正確に印加することができるので、ＴＦＴ１５６に大きなトランジスタサイズが要求されない。このため、第３実施形態では、容量線駆動回路１５０に要するスペースが少なくなり、表示領域外の、いわゆる額縁を狭くすることが可能となる。
さらに、１〜３２０行目のＴＦＴ１５６のオン抵抗においてばらつきが生じていても、１〜３２０行目の容量線１３２のそれぞれにわたって、対応する行の走査信号がＨレベルとなったときに第１容量信号Ｖc1の電圧を等しく印加することができるので、電圧シフト前の電圧不均一による表示ムラ等の発生も抑えられることになる。
【００７４】
＜応用・変形＞
各実施形態では、画素容量１２０として画素電極１１８とコモン電極１０８とで液晶１０５を挟持して、液晶にかかる電界方向を基板面垂直方向とした構成としたが、画素電極、絶縁層およびコモン電極とを積層して、液晶にかかる電界方向を基板面水平方向とした構成、例えばＩＰＳ（in plain switching）モードや、その変形であるＦＦＳ（fringe field switching）モードにも適用可能である。
一方、各実施形態では、垂直走査方向を図１において上から下方向に向かった方向としが、垂直走査方向を下から上方向に向かった方向としても良いのは、上述した通りである。
【００７５】
また、上述した各実施形態では、画素容量１２０を単位としてみたときに、１フレームの期間毎に書込極性を反転したが、その理由は、画素容量１２０を交流駆動するために過ぎないので、その反転周期は２フレームの期間以上の周期であっても良い。
さらに、画素容量１２０はノーマリーホワイトモードとしたが、電圧無印加状態において暗い状態となるノーマリーブラックモードとしても良い。また、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３画素で１ドットを構成して、カラー表示を行うとしても良いし、さらに、別の１色（例えばシアン（Ｃ））を追加し、これらの４色の画素で１ドットを構成して、色再現性を改善させた構成としても良い。
【００７６】
上述した説明では、書込極性の基準をコモン電極１０８に印加される電圧ＬＣcomとしているが、これは、画素１１０におけるＴＦＴ１１６が理想的なスイッチとして機能する場合であり、実際には、ＴＦＴ１１６のゲート・ドレイン間の寄生容量に起因して、オンからオフに状態変化するときにドレイン（画素電極１１８）の電位が低下する現象（プッシュダウン、突き抜け、フィールドスルーなどと呼ばれる）が発生する。液晶の劣化を防止するため、画素容量１２０については交流駆動としなければならないが、コモン電極１０８への印加電圧ＬＣcomを書込極性の基準として交流駆動すると、プッシュダウンのために、負極性書込による画素容量１２０の電圧実効値が、正極性書込による実効値よりも若干大きくなってしまう（ＴＦＴ１１６がｎチャネルの場合）。このため、実際には、書込極性の基準電圧とコモン電極１０８の電圧ＬＣcomとを別々とし、詳細には、書込極性の基準電圧を、プッシュダウンの影響が相殺されるように、電圧ＬＣcomよりも高位側にオフセットして設定するようにしても良い。
さらに、蓄積容量１３０は、直流的には絶縁されているので、第１給電線１６５と第２給電線１６６に印加されている電位差だけが上述の関係となっていればよく、例えば電圧ＬＣcomとの電位差は何ボルトであっても構わない。 
【００７７】
＜電子機器＞
次に、上述した実施形態に係る電気光学装置１０を表示装置として有する電子機器について説明する。図２２は、実施形態に係る電気光学装置１０を用いた携帯電話１２００の構成を示す図である。
この図に示されるように、携帯電話１２００は、複数の操作ボタン１２０２のほか、受話口１２０４、送話口１２０６とともに、上述した電気光学装置１０を備えるものである。なお、電気光学装置１０のうち、表示領域１００に相当する部分の構成要素については外観としては現れない。
【００７８】
なお、電気光学装置１０が適用される電子機器としては、図２２に示される携帯電話の他にも、デジタルスチルカメラや、ノートパソコン、液晶テレビ、ビューファインダ型（またはモニタ直視型）のビデオレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示装置として、上述した電気光学装置１０が適用可能であることは言うまでもない。
【図面の簡単な説明】
【００７９】
【図１】本発明の第１実施形態に係る電気光学装置の構成を示す図である。
【図２】同電気光学装置における画素の構成を示す図である。
【図３】同電気光学装置の表示領域と容量線駆動回路との境の構成を示す図である。
【図４】同電気光学装置の動作を説明するための図である。
【図５】同電気光学装置の負極性書込を示す図である。
【図６】同電気光学装置の動作を説明するための電圧波形図である。
【図７】同電気光学装置のデータ信号と保持電圧との関係を示す図である。
【図８】同電気光学装置における容量線電圧の安定化を示す図である。
【図９】同電気光学装置の別構成（その１）を説明するための図である。
【図１０】同電気光学装置の別構成（その２）を説明するための図である。
【図１１】同電気光学装置の別構成（その３）を説明するための図である。
【図１２】別構成（その３）を説明するための電圧波形図である。
【図１３】別構成（その３）におけるデータ信号と保持電圧との関係を示す図である。
【図１４】同電気光学装置の別構成（その４）を説明するための図である。
【図１５】別構成（その４）の動作を説明するための図である。
【図１６】本発明の第２実施形態に係る電気光学装置の構成を示す図である。
【図１７】同電気光学装置の表示領域と容量線駆動回路との境の構成を示す図である。
【図１８】同電気光学装置の動作を説明するための図である。
【図１９】本発明の第３実施形態に係る電気光学装置の構成を示す図である。
【図２０】同電気光学装置の表示領域と容量線駆動回路との境の構成を示す図である。
【図２１】同電気光学装置における容量線駆動回路付近の等価回路を示す図である。
【図２２】実施形態に係る電気光学装置を用いた携帯電話の構成を示す図である。
【符号の説明】
【００８０】
１０…電気光学装置、２０…制御回路、３０…オペアンプ、１００…表示領域、１０８…コモン電極、１１０…画素、１１２…走査線、１１４…データ線、１１６…ＴＦＴ、１２０…画素容量、１３０…蓄積容量、１３２…容量線、１４０…走査線駆動回路、１５０…容量線駆動回路、１５２、１５４、１５５、１５６、１５８、１５９…ＴＦＴ、１６１…オン電圧給電線、１６２…オフ電圧給電線、１６５…第１給電線、１６６…第２給電線、１６７…ゲート制御線、１６８…検出線、１９０…データ線駆動回路、１２００…携帯電話
【図１】
2008287151.tif 000003
【図２】
2008287151.tif 000004
【図３】
2008287151.tif 000005
【図４】
2008287151.tif 000006
【図５】
2008287151.tif 000007
【図６】
2008287151.tif 000008
【図７】
2008287151.tif 000009
【図８】
2008287151.tif 000010
【図９】
2008287151.tif 000011
【図１０】
2008287151.tif 000012
【図１１】
2008287151.tif 000013
【図１２】
2008287151.tif 000014
【図１３】
2008287151.tif 000015
【図１４】
2008287151.tif 000016
【図１５】
2008287151.tif 000017
【図１６】
2008287151.tif 000018
【図１７】
2008287151.tif 000019
【図１８】
2008287151.tif 000020
【図１９】
2008287151.tif 000021
【図２０】
2008287151.tif 000022
【図２１】
2008287151.tif 000023
【図２２】
2008287151.tif 000024