(57)【要約】【課題】撮像装置の内部構成を簡素化し、消費電力の抑制を実現する。【解決手段】分割された複数の撮像領域を具備する、複数の撮像素子（１００、２００、３００）と、各撮像領域に対応して設けられ、対応する撮像領域から読み出された画像信号を処理する複数の信号処理部と、各撮像素子に対応して設けられ、当該各撮像素子毎に各信号処理部で処理された画像信号を合成する複数の合成部（１１５、２１５、３２５）とを具備し、鏡像の光信号に基づく画像信号を合成する合成部（３２５）では、対応する撮像素子の複数の撮像領域に対する合成方向を他の合成部（１１５、２１５）対して反対にする。【選択図】図１
2008148154.tif 000002
【特許請求の範囲】
【請求項１】
分割された複数の撮像領域を具備する、複数の撮像素子と、
前記各撮像領域に対応して設けられ、対応する撮像領域から読み出された画像信号を処理する複数の信号処理部と
を有し、
前記各撮像素子毎に前記各信号処理部で処理された画像信号を合成する際に、前記複数の撮像素子のうちの少なくとも１つの撮像素子における合成では、前記複数の撮像領域に対する合成方向を他の撮像素子における合成と反対にすることを特徴とする撮像装置。
【請求項２】
分割された複数の撮像領域を具備する、複数の撮像素子と、
前記各撮像領域に対応して設けられ、対応する撮像領域から読み出された画像信号を処理する複数の信号処理部と、
前記各撮像素子に対応して設けられ、当該各撮像素子毎に前記各信号処理部で処理された画像信号を合成する複数の合成部とを有し、
前記複数の合成部のうちの少なくとも１つの合成部は、対応する撮像素子の複数の撮像領域に対する合成方向を他の合成部と反対にすることを特徴とする撮像装置。
【請求項３】
被写体からの光学像を複数の光信号に分光する分光部を更に有し、
前記複数の光信号に対応して、前記複数の撮像素子が設けられていることを特徴とする請求項１又は２に記載の撮像装置。
【請求項４】
分割された複数の撮像領域を具備する、複数の撮像素子と、前記各撮像領域に対応して設けられ、対応する撮像領域から読み出された画像信号を処理する複数の信号処理部とを有する撮像装置の駆動方法であって、
前記各撮像素子毎に前記各信号処理部で処理された画像信号を合成する際に、前記複数の撮像素子のうちの少なくとも１つの撮像素子における合成では、前記複数の撮像領域に対する合成方向を他の撮像素子における合成と反対にすることを特徴とする撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の撮像素子を具備する撮像装置及びその駆動方法に関するものである。
【背景技術】
【０００２】
近年、半導体技術の進歩、及び市場の拡大に対応して、画素数の多い撮像素子をより安価に入手できるようになってきている。多画素化された撮像素子で読み取った全画素の情報をビデオレートで読み出す場合、単一の読み出し回路部で各画素からの信号を読み出したのでは、その駆動周波数を高くする必要があり、高速にする為の回路部品コストが高くなり、その回路の消費電流も増大する。
【０００３】
そこで、撮像素子の撮像領域を複数の領域に分割して、複数の読み出し回路部を用いて分割した各領域から同時に信号を読み出すことで、読み出し速度（周波数）を低速にして、消費電流や部品コストを低減することが考えられている。この撮像素子の撮像領域を複数の領域に分割して読み出す先行技術としては、下記の特許文献１及び２に示されるものが挙げられる。また、民生用の機器においても高精細のハイビジョン化が進められ、その高精細化にともなって、３板式信号処理が有力な方式として実用化されつつある。
【０００４】
以下に、３板式信号処理について説明する。
図３は、一般的な撮像装置における３板式プリズム（３色分解プリズム）の概略構成図である。
【０００５】
図３の１１、１２及び１３は、それぞれ、Ｒｃｈ、Ｇｃｈ及びＢｃｈ用のプリズムである。そして、これらの各プリズム１１〜１３が組み合わされて３板式プリズム１０が構成されている。各プリズム１１〜１３には、それぞれ、Ｒｃｈ、Ｇｃｈ、ＢｃｈのＣＣＤエリアセンサ１１ａ〜１３ａが設けられている。
【０００６】
図３の左側より入射した被写体の光学像は、矢印に示すように、プリズム１２とプリズム１３との境界面にて光信号であるＧ信号が反射され、更に、当該Ｇ信号がプリズム１２の入射面で再度全反射されてＧｃｈのＣＣＤエリアセンサ１２ａに導かれる。次に、プリズム１３とプリズム１１の境界面で光信号であるＢ信号が反射され、当該Ｂ信号がＢｃｈのＣＣＤエリアセンサ１３ａに導かれる。そして、最後に残った光信号であるＲ信号が、ＲｃｈのＣＣＤエリアセンサ１１ａに導かれる。
【０００７】
３ｃｈの信号のうちＢｃｈのＢ信号だけは、上下反対の光学像が入射する。このため、ＣＣＤエリアセンサ１３ａは１８０度反転の位置で張り合わせられ、Ｂｃｈでは、鏡像をＣＣＤエリアセンサ１３ａで光電変換した後の信号処理で左右を反転させ、Ｇｃｈ及びＲｃｈと同じ向きの画像信号を出力する。
【０００８】
図４は、図３に示す各ＣＣＤエリアセンサの出力信号の信号処理を行うブロック構成図である。
【０００９】
Ｒｃｈ、Ｂｃｈ及びＧｃｈの各ＣＣＤエリアセンサ１１ａ〜１３ａからの画像信号は、それぞれ、各サンプルホールド回路部（ＳＨ）１０９、２０９及び３０９でベースバンド信号となり、各ＡＤコンバータ１１１、２１１及び３１１でディジタル変換される。３ｃｈの画像信号のうち、ＢｃｈのＢ信号は、１Ｈラインメモリ３１６により鏡像の信号が左右反転されて正規の向きの信号に戻される。Ｇｃｈ及びＲｃｈでは、それぞれ、そのラインメモリ分のディレイライン（ＤＬ）１１６及び２１６でＢｃｈとの時間差が合わせられる。そして、Ｒｃｈ、Ｇｃｈ及びＢｃｈの各画像信号は、画像処理回路部５０８に入力されて処理される。
【００１０】
図５は、従来の撮像装置における撮像ブロックの概略構成図である。この図５には、図４に示す各ＣＣＤエリアセンサ１１ａ〜１３ａにおいて、それぞれ左右分割型読み出し方式を採用した撮像素子１００〜３００を適用したものである。
【００１１】
図５の１００、２００及び３００は、それぞれ、光信号であるＲ信号、Ｇ信号及びＢ信号の撮像を行う撮像素子であり、その撮像領域が左右の２つの撮像領域に分割されている。１０１及び１０２、２０１及び２０２、並びに、３０１及び３０２は、撮像素子１００、２００並びに３００の分割された撮像領域にそれぞれ対応して設けられた光電変換部である。
【００１２】
１０３及び１０４、２０３及び２０４、並びに、３０３及び３０４は水平転送部であり、それぞれの撮像素子１００、２００並びに３００の撮像領域の分割に対応して、それぞれ撮像領域の略中心を境に左右に別々の画像信号を処理する（読み出す）。１０５及び１０６、２０５及び２０６、並びに、３０５及び３０６は、それぞれ撮像素子１００、２００並びに３００の左右に分割して設けられた各光電変換部からの信号電荷を増幅して画像信号として出力する出力アンプである。
【００１３】
１０９及び１１０、２０９及び２１０、並びに、３０９及び３１０は、それぞれ撮像素子１００、２００並びに３００に構成されたサンプルホールド回路部（ＳＨ）である。１１１及び１１２、２１１及び２１２、並びに、３１１及び３１２は、それぞれ撮像素子１００、２００並びに３００に構成されたＡ／Ｄ変換を行うＡＤコンバータである。１１４、２１４及び３１４は、それぞれ撮像素子１００、２００及び３００に構成された０．５Ｈラインメモリである。１１５、２１５及び３１５は、左右に分割して設けられた各光電変換部からの信号を合成する合成部である。１１６及び２１６は、それぞれ撮像素子１００及び２００に構成された前述のディレイライン（ＤＬ）である。３１６は、撮像素子３００に構成された前述の１Ｈラインメモリである。５０８は、前述の画像処理回路部である。
【００１４】
次に、図５に示す撮像装置における撮像ブロックの駆動方法を説明する。
各撮像素子１００、２００並びに３００上に結像された被写体からの光学像は、それぞれ、光電変換部１０１及び１０２、２０１及び２０２、並びに、３０１及び３０２により分割されて撮像される。各光電変換部で生成された信号電荷は、対応する水平転送部１０３及び１０４、２０３及び２０４、並びに、３０３及び３０４により各撮像素子毎に２系統に分けられる。そして、それぞれ、出力アンプ１０５及び１０６、２０５及び２０６、並びに、３０５及び３０６に供給される。
【００１５】
これらの出力アンプ１０５及び１０６、２０５及び２０６、並びに、３０５及び３０６は、各撮像素子１００、２００並びに３００の左右の撮像領域（光電変換部）に対応する信号電荷を電圧に変換して画像信号として出力する。ここで、出力アンプ１０５、２０５及び３０５から得られる画像信号をＲ、Ｇ、Ｂそれぞれの左チャンネル信号とし、出力アンプ１０６、２０６及び３０６から出力される画像信号をＲ、Ｇ、Ｂそれぞれの右チャンネル信号と呼ぶことにする。
【００１６】
そして、これら左右チャンネル信号は、各撮像素子毎に、それぞれ、サンプルホールド回路部（ＳＨ）１０９及び１１０、２０９及び２１０、並びに、３０９及び３１０により相関２重サンプリング処理される。更に、左右チャンネル信号は、ＡＤコンバータ１１１及び１１２、２１１及び２１２、並びに、３１１及び３１２でＡ／Ｄ変換される。
【００１７】
その後、左チャンネル信号は、それぞれ０．５Ｈラインメモリ１１４、２１４並びに３１４で反転された後、各合成部１１５、２１５及び３１５において、右チャンネル信号と加算されて１Ｈの信号に合成される。その後、Ｂ信号は１Ｈラインメモリ３１６により、当該Ｂ信号が左右反転されてＧｃｈ、Ｒｃｈと同一の向きの信号に戻され、また、Ｇｃｈ、Ｒｃｈは、ラインメモリ分をディレイするディレイライン（ＤＬ）１１６、２１６で時間差が合わせられる。その後、画像処理回路部５０８において、輝度、色信号処理がなされる。
【００１８】
【特許文献１】特開２００３−１３４４０４号公報
【特許文献２】特開２００４−３５７２３８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかしながら、図５に示す従来の撮像装置では、その内部構成が複雑化し、この複雑化に伴って消費電力が大きくなってしまうという問題点があった。
【００２０】
本発明は上述の問題点に鑑みてなされたものであり、その内部構成を簡素化して消費電力の抑制を実現する撮像装置及びその制御方法を提供することを目的とする。
【課題を解決するための手段】
【００２１】
本発明の撮像装置は、分割された複数の撮像領域を具備する、複数の撮像素子と、前記各撮像領域に対応して設けられ、対応する撮像領域から読み出された画像信号を処理する複数の信号処理部とを有し、前記各撮像素子毎に前記各信号処理部で処理された画像信号を合成する際に、前記複数の撮像素子のうちの少なくとも１つの撮像素子における合成では、前記複数の撮像領域に対する合成方向を他の撮像素子における合成と反対にする。
【００２２】
また、本発明の撮像装置における他の態様は、分割された複数の撮像領域を具備する、複数の撮像素子と、前記各撮像領域に対応して設けられ、対応する撮像領域から読み出された画像信号を処理する複数の信号処理部と、前記各撮像素子に対応して設けられ、当該各撮像素子毎に前記各信号処理部で処理された画像信号を合成する複数の合成部とを有し、前記複数の合成部のうちの少なくとも１つの合成部は、対応する撮像素子の複数の撮像領域に対する合成方向を他の合成部と反対にする。
【００２３】
本発明の撮像装置の駆動方法は、分割された複数の撮像領域を具備する、複数の撮像素子と、前記各撮像領域に対応して設けられ、対応する撮像領域から読み出された画像信号を処理する複数の信号処理部とを有する撮像装置の駆動方法であって、前記各撮像素子毎に前記各信号処理部で処理された画像信号を合成する際に、前記複数の撮像素子のうちの少なくとも１つの撮像素子における合成では、前記複数の撮像領域に対する合成方向を他の撮像素子における合成と反対にする。
【発明の効果】
【００２４】
本発明によれば、内部構成を簡素化することができ、消費電力の抑制が実現可能となる。
【発明を実施するための最良の形態】
【００２５】
以下、添付図面を参照して、本発明を実施するための最良の形態について詳細に説明する。ここで、以下に説明する撮像装置には、分割された複数の撮像領域を具備する、複数の撮像素子を備えるものである。
【００２６】
図１は、本発明の実施形態の撮像装置における撮像ブロックの概略構成図である。図１において、図５の従来の撮像装置における構成と同様の働きをする構成部については、同じ符号を付している。
【００２７】
図１の１００、２００及び３００は、それぞれ、図３に示す３板式プリズム（分光部）１０で分光された光信号であるＲ信号、Ｇ信号及びＢ信号の撮像を行う撮像素子であり、その撮像領域が左右の２つの撮像領域に分割されている。１０１及び１０２、２０１及び２０２、並びに、３０１及び３０２は、撮像素子１００、２００並びに３００の分割された撮像領域にそれぞれ対応して設けられた光電変換部である。
【００２８】
１０３及び１０４、２０３及び２０４、並びに、３０３及び３０４は水平転送部（読み出し部）であり、それぞれの撮像素子１００、２００並びに３００の撮像領域の分割に対応して、それぞれ撮像領域の略中心を境に左右に別々の画像信号を読み出す。１０５及び１０６、２０５及び２０６、並びに、３０５及び３０６は、それぞれ撮像素子１００、２００並びに３００の左右に分割して設けられた各光電変換部からの信号電荷を増幅して画像信号として出力する出力アンプである。
【００２９】
１０９及び１１０、２０９及び２１０、並びに、３０９及び３１０は、それぞれ撮像素子１００、２００並びに３００に構成されたサンプルホールド回路部（ＳＨ）である。１１１及び１１２、２１１及び２１２、並びに、３１１及び３１２は、それぞれ撮像素子１００、２００並びに３００に構成されたＡ／Ｄ変換を行うＡＤコンバータである。１１４、２１４及び３２４は、それぞれ撮像素子１００、２００及び３００に構成された０．５Ｈラインメモリである。
【００３０】
ここで、ＳＨ１０９及びＡＤコンバータ１１１は、撮像素子１００の右チャンネル信号を処理する信号処理部に該当し、ＳＨ１１０、ＡＤコンバータ１１２及び０．５Ｈラインメモリ１１４は、撮像素子１００の左チャンネル信号を処理する信号処理部に該当する。また、ＳＨ２０９及びＡＤコンバータ２１１は、撮像素子２００の右チャンネル信号を処理する信号処理部に該当し、ＳＨ２１０、ＡＤコンバータ２１２及び０．５Ｈラインメモリ２１４は、撮像素子２００の左チャンネル信号を処理する信号処理部に該当する。また、ＳＨ３０９、ＡＤコンバータ３１１及び０．５Ｈラインメモリ３２４は、撮像素子３００の右チャンネル信号を処理する信号処理部に該当し、ＳＨ３１０及びＡＤコンバータ３１２は、撮像素子３００の左チャンネル信号を処理する信号処理部に該当する。即ち、これらの複数の信号処理部は、各撮像素子の各撮像領域に対応して設けられ、対応する撮像領域から読み出された画像信号を処理するものである。
【００３１】
１１５、２１５及び３２５は、各撮像素子に対応して設けられ、各撮像素子毎に各信号処理部で処理された画像信号を合成する合成部である。この複数の合成部のうち、鏡像の光信号（Ｂ信号）に基づく画像信号を合成する合成部３２５では、対応する撮像素子３００の複数の撮像領域（３０１、３０２）に対する合成方向が他の合成部１１５及び２１５と反対となっている。
【００３２】
図１に示すように、本実施形態の撮像装置における撮像ブロック５０３は、撮像素子１００、２００及び３００と、サンプルホールド回路部（ＳＨ）１０９、１１０、２０９、２１０、３０９及び３１０と、ＡＤコンバータ１１１、１１２、２１１、２１２、３１１及び３１２と、０．５Ｈラインメモリ１１４、２１４及び３２４と、合成部１１５、２１５及び３２５とを有して構成されている。
【００３３】
また、各合成部１１５、２１５及び３２５からの各信号は、画像処理回路部５０８に入力されて処理される。
【００３４】
次に、図１に示す撮像装置における撮像ブロック５０３の駆動方法を説明する。
図３に示す３板式プリズム１０を介して各撮像素子１００、２００並びに３００上に結像された被写体からの光学像は、それぞれ、光電変換部１０１及び１０２、２０１及び２０２、並びに、３０１及び３０２により分割されて撮像される。各光電変換部で生成された信号電荷は、対応する水平転送部１０３及び１０４、２０３及び２０４、並びに、３０３及び３０４により各撮像素子毎に２系統に分けられる。そして、それぞれ、出力アンプ１０５及び１０６、２０５及び２０６、並びに、３０５及び３０６に供給される。
【００３５】
これらの出力アンプ１０５及び１０６、２０５及び２０６、並びに、３０５及び３０６は、各撮像素子１００、２００並びに３００の左右の撮像領域（光電変換部）に対応する信号電荷を電圧に変換して画像信号として出力する。前述したように、出力アンプ１０５、２０５及び３０５から得られる画像信号は、Ｒ（Ｒｃｈ）、Ｇ（Ｇｃｈ）、Ｂ（Ｇｃｈ）それぞれの左チャンネル信号となる。また、出力アンプ１０６、２０６及び３０６から出力される画像信号は、Ｒ（Ｒｃｈ）、Ｇ（Ｇｃｈ）、Ｂ（Ｇｃｈ）それぞれの右チャンネル信号となる。
【００３６】
そして、これら左右チャンネル信号は、各撮像素子毎に、それぞれ、サンプルホールド回路部（ＳＨ）１０９及び１１０、２０９及び２１０、並びに、３０９及び３１０により相関２重サンプリング処理される。更に、左右チャンネル信号は、ＡＤコンバータ１１１及び１１２、２１１及び２１２、並びに、３１１及び３１２でＡ／Ｄ変換される。
【００３７】
ここで、本実施形態では、Ｒｃｈ及びＧｃｈと、Ｂｃｈとで処理が異なる。
まず、Ｒｃｈ及びＧｃｈの処理について説明する。
Ｒｃｈ及びＧｃｈのそれぞれＡＤコンバータ１１２及び２１２から出力された左チャンネル信号は、それぞれ０．５Ｈラインメモリ１１４及び２１４で反転される。その後、合成部１１５では、０．５Ｈラインメモリ１１４で反転された左チャンネル信号と、ＡＤコンバータ１１１から出力された右チャンネル信号とが加算され、１Ｈの信号に合成される。同様に、合成部２１５では、０．５Ｈラインメモリ２１４で反転された左チャンネル信号と、ＡＤコンバータ２１１から出力された右チャンネル信号とが加算され、１Ｈの信号に合成される。
【００３８】
続いて、Ｂｃｈの処理について説明する。
Ｂｃｈでは、右チャンネル信号のラインに０．５Ｈラインメモリ３２４が構成されている。そして、Ｂｃｈでは、ＡＤコンバータ３１１から出力された右チャンネル信号が０．５Ｈラインメモリ３２４で反転される。その後、合成部３２５では、０．５Ｈラインメモリ３２４で反転された右チャンネル信号と、ＡＤコンバータ３１２から出力された左チャンネル信号とが加算され、１Ｈの信号に合成される。
【００３９】
即ち、Ｒｃｈ及びＧｃｈでは、左チャンネル信号の処理系統に設けられた０．５Ｈラインメモリ１１４及び２１４によって反転される画像信号が左側の撮像領域（１０１、２０１）のものである。これに対し、Ｂｃｈでは、右チャンネル信号の処理系統に設けられた０．５Ｈラインメモリ３２４によって反転される画像信号が右側の撮像領域（３０２）のものである。
【００４０】
その後、各合成部１１５、２１５及び３２５で１Ｈの信号に合成された各Ｒ信号、Ｇ信号及びＢ信号は、画像処理回路部５０８で輝度、色信号処理等が施される。
【００４１】
次に、撮像ブロック５０３を具備した撮像装置の全体の構成について説明する。
図２は、本発明の実施形態に係る撮像装置５００の全体構成を示すブロック図である。
【００４２】
図２において５０１は、レンズ及び絞り、並びに、図３に示す３板式プリズム（分光部）１０を具備する光学系である。５０２は、露光するためのメカニカルシャッタである。５０３は、図１に示す撮像ブロックであり、図１では不図示であるが、実際には図２に示すように、タイミング信号発生回路部５０６からのタイミング信号に基づき駆動する。
【００４３】
５０６は、システム制御部５１４からの制御に基づき、撮像ブロック５０３及び駆動回路部５０７にタイミング信号を出力するタイミング信号発生回路部である。５０７は、タイミング信号発生回路部５０６からのタイミング信号に基づき、光学系５０１及びメカニカルシャッタ５０２の駆動を行う駆動回路部である。５０８は、撮像ブロック５０３から出力されたＲ信号、Ｇ信号及びＢ信号に基づく画像データに必要な画像処理を行う画像処理回路部である。
【００４４】
５０９は、画像処理回路部５０８で画像処理された画像データを記憶する画像メモリである。５１０は、当該撮像装置５００から取り外し可能な画像記録媒体（図２では、「記録媒体」と図示する）である。５１１は、画像処理回路部５０８で画像処理された画像データを画像記録媒体５１０に記録する制御を行う記録制御回路部である。
【００４５】
５１２は、画像処理回路部５０８で画像処理された画像データに基づく画像を表示する画像表示部である。５１３は、画像処理回路部５０８で画像処理された画像データに基づく画像を画像表示部５１２に表示する制御を行う表示制御回路部である。
【００４６】
５１４は、撮像装置５００の全体を制御するシステム制御部である。５１５は、システム制御部５１４で実行する制御に係る制御プログラム、当該制御プログラムを実行する際に使用されるパラメータやテーブル等の制御データ、及び、キズアドレス等の補正データを記憶する不揮発性メモリ（ＲＯＭ）である。５１６は、不揮発性メモリ（ＲＯＭ）５１５に記憶された制御プログラム、制御データ及び補正データを転送して記憶し、システム制御部５１４が撮像装置５００を制御する際に使用する揮発性メモリ（ＲＡＭ）である。
【００４７】
以下、図２のように構成された撮像装置５００の撮影動作について、メカニカルシャッタ５０２の動作を含め説明する。
撮影動作に先立ち、撮像装置５００の電源投入時等のシステム制御部５１４の動作開始時において、不揮発性メモリ（ＲＯＭ）５１５から必要な制御プログラム、制御データ及び補正データを揮発性メモリ（ＲＡＭ）５１６に転送して記憶しておくものとする。また、これらの制御プログラムやデータは、システム制御部５１４が撮像装置５００を制御する際に使用するとともに、必要に応じて、追加の制御プログラムやデータを不揮発性メモリ（ＲＯＭ）５１５から揮発性メモリ（ＲＡＭ）５１６に転送したり、システム制御部５１４が直接不揮発性メモリ（ＲＯＭ）５１５内の制御プログラムやデータを読み出して使用したりするものとする。
【００４８】
まず、駆動回路部５０７は、システム制御部５１４からの制御信号に基づいて、光学系５０１の絞りとレンズを駆動し、適切な明るさに設定された被写体からの光学像を撮像ブロック５０３内の撮像素子（１００、２００及び３００）に結像させる。
【００４９】
次に、駆動回路部５０７は、システム制御部５１４からの制御信号に基づいて、必要な露光時間となるよう撮像素子の動作に合わせて撮像ブロック５０３を遮光するように、メカニカルシャッタ５０２を駆動する。この時、各撮像素子が電子シャッタ機能を有する場合は、メカニカルシャッタ５０２と併用して、必要な露光時間を確保するようにしてもよい。撮像ブロック５０３内の各撮像素子は、システム制御部５１４により制御されるタイミング信号発生回路部５０６が発生するタイミング信号で駆動され、被写体からの光学像を光電変換により電気信号に変換してアナログ画像信号として出力する。この撮像ブロック５０３内での処理は、図１において説明したものとなる。
【００５０】
次に、システム制御部５１４により制御される画像処理回路部５０８において、撮像ブロック５０３から出力された画像信号に対して、色変換、ホワイトバランス、ガンマ補正等の画像処理、解像度変換処理、画像圧縮処理等を行う。この際、画像メモリ５０９は、画像処理回路部５０８での画像処理中の画像データを一時的に記憶したり、画像処理された後の画像データを記憶したりするために用いられる。
【００５１】
画像処理回路部５０８で画像処理された画像データや画像メモリ５０９に記憶された画像データは、記録制御回路部５１１で画像記録媒体５１０に適したデータ（例えば、階層構造を持つファイルシステムデータ）に変換され、画像記録媒体５１０に記録される。また、画像処理回路部５０８で画像処理された画像データや画像メモリ５０９に記憶された画像データは、表示制御回路部５１３で画像表示部５１２に適した信号（例えば、ＮＴＳＣ方式のアナログ信号等）に変換され、画像表示部５１２に表示される。なお、画像表示部５１２に表示される画像データは、画像処理回路部５０８で解像度変換処理を施された後のデータである。
【００５２】
ここで、画像処理回路部５０８においては、システム制御部５１４からの制御信号により、画像処理を行わずに画像信号をそのまま画像データとして、画像メモリ５０９や記録制御回路部５１１に出力するようにしてもよい。また、画像処理回路部５０８は、システム制御部５１４から要求があった場合に、画像処理の過程で生じた画像データや画像データの情報、例えば、画像の空間周波数、指定領域の平均値、圧縮画像のデータ量等の情報、あるいは、それらから抽出された情報をシステム制御部５１４に出力する。
【００５３】
また、記録制御回路部５１１は、システム制御部５１４から要求があった場合に、画像記録媒体５１０の種類や空き容量等の情報をシステム制御部５１４に出力する。
【００５４】
次に、画像記録媒体５１０に画像データが記録されている場合の再生動作について説明する。
システム制御部５１４からの制御信号により記録制御回路部５１１は、画像記録媒体５１０から画像データを読み出し、同じくシステム制御部５１４からの制御信号により画像処理回路部５０８は、当該画像データが圧縮画像であった場合には、画像伸長処理を行い、これを画像メモリ５０９に記憶する。
【００５５】
この際、画像メモリ５０９に記憶された画像データは、画像処理回路部５０８で解像度変換処理を施された後、表示制御回路部５１３で画像表示部５１２に適した信号に変換されて、画像表示部５１２に表示される。
【００５６】
最後に、本実施形態の撮像装置５００の作用・効果について記述する。
【００５７】
図５に示す従来の撮像装置においては、Ｒ、Ｇ、Ｂ信号ともに左側の撮像領域（１０１、２０１、３０１）の信号を０．５Ｈラインメモリ１１４、２１４、３１４で反転し、右側の撮像領域の信号と加算して合成し、１Ｈの信号としていた。その後、鏡像となっているＢ信号を１Ｈラインメモリ３１６で更に左右を反転していた。この際、１Ｈラインメモリ３１６分のディレイ時間が発生するため、時間合わせ用のラインメモリ１１６及び２１６が必要であった。
【００５８】
これに対し、図１に示す本実施形態の撮像装置では、Ｂ信号が鏡像であることを利用し、右側の撮像領域（３０２）の信号を左右反転して左側の撮像領域の信号と加算して合成すると、その時点で左右加算された後の１ＨのＲ、Ｇ信号と同相の画像信号が得られる。これにより、本実施形態の撮像装置では、図５に示すＢ信号の左右反転用の１Ｈラインメモリ３１６が不用となり、また、１Ｈラインメモリ３１６が無くなったことにより、時間合わせ用のラインメモリ１１６及び２１６も不用となる。これにより、本実施形態によれば、その内部構成を簡素化することができ、消費電力の抑制が実現可能となる。
【図面の簡単な説明】
【００５９】
【図１】本発明の実施形態の撮像装置における撮像ブロックの概略構成図である。
【図２】本発明の実施形態に係る撮像装置の全体構成を示すブロック図である。
【図３】一般的な撮像装置における３板式プリズム（３色分解プリズム）の概略構成図である。
【図４】図３に示す各ＣＣＤエリアセンサの出力信号の信号処理を行うブロック構成図である。
【図５】従来の撮像装置における撮像ブロックの概略構成図である。
【符号の説明】
【００６０】
１０  ３板式プリズム
１００、２００、３００  Ｒ信号、Ｇ信号、Ｂ信号の撮像素子
１０１、１０２、２０１、２０２、３０１、３０２  光電変換部
１０３、１０４、２０３、２０４、３０３、３０４  水平転送部
１０５、１０６、２０５、２０６、３０５、３０６  出力アンプ
１０９、１１０、２０９、２１０、３０９、３１０  サンプルホールド回路部（ＳＨ）
１１１、１１２、２１１、２１２、３１１、３１２  ＡＤコンバータ
１１４、２１４、３２４  ０．５Ｈラインメモリ
１１５、２１５、３２５  合成部
５００  撮像装置
５０１  光学系
５０２  メカニカルシャッタ
５０３  撮像ブロック
５０６  タイミング信号発生回路部
５０７  駆動回路部
５０８  画像処理回路部
５０９  画像メモリ
５１０  画像記録媒体
５１１  記録制御回路部
５１２  画像表示部
５１３  表示制御回路部
５１４  システム制御部
５１５  不揮発性メモリ（ＲＯＭ）
５１６  揮発性メモリ（ＲＡＭ）
【図１】
2008148154.tif 000003
【図２】
2008148154.tif 000004
【図３】
2008148154.tif 000005
【図４】
2008148154.tif 000006
【図５】
2008148154.tif 000007