(57)【要約】【課題】表示領域における液晶内に存在する不純物イオンを非表示領域へ移動させ、当該不純物イオンに起因する画質不良を解消するに当たって、非表示領域の表示ムラに起因する画質不良を無くす。【解決手段】水平ドライバ３３から信号線２２−１〜２２−ｎに対して映像信号の書き込みが行われない期間、例えば垂直ブランキング期間に、制御回路４０による制御の下に、非表示領域Ｂ，Ｃ内の各画素の画素電極にプリチャージ信号Ｐｓｉｇを供給し、非表示領域Ｂ，Ｃ内の各画素をＡＣ駆動する。【選択図】図２
2008170686.tif 000002
【特許請求の範囲】
【請求項１】
液晶セルを含む画素が基板上に行列状に２次元配置されてなり、映像を表示する表示領域と映像を表示しない非表示領域とを有する画素アレイ部と、
前記画素アレイ部の各画素を行単位で選択走査する第１の駆動手段と、
前記第１の駆動手段によって選択された行の各画素に対して、列ごとに配線された信号線を通して映像信号を書き込む第２の駆動手段と、
前記第２の駆動手段による映像信号の書き込みに先立って前記信号線にプリチャージ信号を書き込むプリチャージ手段と、
前記第２の駆動手段による映像信号の書き込みが行われない期間において前記非表示領域の各画素に前記プリチャージ信号を供給する制御手段と
を備えたことを特徴とする液晶表示装置。
【請求項２】
前記第２の駆動手段による映像信号の書き込みが行われない期間は、垂直ブランキング期間または水平ブランキング期間である
ことを特徴とする請求項１記載の液晶表示装置。
【請求項３】
前記制御手段は、
前記非表示領域の各画素に対して前記プリチャージ信号を選択的に供給するスイッチ回路と、
前記第１の駆動手段または前記第２の駆動手段の各動作に同期して、前記垂直ブランキング期間または前記水平ブランキング期間において前記スイッチ回路を動作させるスイッチパルスを生成する生成回路とを有する
ことを特徴とする請求項２記載の液晶表示装置。
【請求項４】
前記制御手段は、
基板外部から入力される、前記垂直ブランキング期間または前記水平ブランキング期間内でアクティブとなるスイッチパルスによって駆動され、前記非表示領域の各画素に対して前記プリチャージ信号を選択的に供給するスイッチ回路を有する
ことを特徴とする請求項２記載の液晶表示装置。
【請求項５】
液晶セルを含む画素が基板上に行列状に２次元配置されてなり、映像を表示する表示領域と映像を表示しない非表示領域とを有する画素アレイ部と、
前記画素アレイ部の各画素を行単位で選択走査する第１の駆動手段と、
前記第１の駆動手段によって選択された行の各画素に対して、列ごとに配線された信号線を通して映像信号を書き込む第２の駆動手段と、
前記第２の駆動手段による映像信号の書き込みに先立って前記信号線にプリチャージ信号を書き込むプリチャージ手段とを備えた液晶表示装置の駆動方法であって、
前記第２の駆動手段による映像信号の書き込みが行われない期間において前記非表示領域の各画素に前記プリチャージ信号を供給する
ことを特徴とする液晶表示装置の駆動方法。
【請求項６】
液晶セルを含む画素が基板上に行列状に２次元配置されてなり、映像を表示する表示領域と映像を表示しない非表示領域とを有する画素アレイ部と、
前記画素アレイ部の各画素を行単位で選択走査する第１の駆動手段と、
前記第１の駆動手段によって選択された行の各画素に対して、列ごとに配線された信号線を通して映像信号を書き込む第２の駆動手段と、
前記第２の駆動手段による映像信号の書き込みに先立って前記信号線にプリチャージ信号を書き込むプリチャージ手段と、
前記第２の駆動手段による映像信号の書き込みが行われない期間において前記非表示領域の各画素に前記プリチャージ信号を供給する制御手段とを備えた液晶表示装置
を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置、液晶表示装置の駆動方法および電子機器に関する。
【背景技術】
【０００２】
液晶表示装置は、２枚の基板が対向して配置され、これら２枚の基板間に液晶材料が封入されて液晶層を形成したパネル構造となっている。この液晶表示装置の製造工程において、液晶層への不純物イオンの混入は避けられない。液晶層に不純物イオンが混入していると、駆動電圧を印加したときに、不純物イオンが液晶層内で移動する。すると、液晶層内における不純物イオンの分布が不均一になるために、表示ムラなどの画質不良が発生する。
【０００３】
このため、従来は、映像を表示しない非表示領域の画素に電圧を印加し、映像を表示する表示領域における液晶内に存在する不純物イオンを表示領域外へ移動させることで、表示領域における不純物イオンに起因する画質不良を無くすようにしていた（例えば、特許文献１参照）。
【０００４】
【特許文献１】特開平８−２０１８３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１記載の従来技術では、非表示領域の画素に電圧を印加する際に、液晶表示装置内で電源レベルまたはグランドレベルに非表示領域の画素を接続することになる。この場合、非表示領域の液晶に直流電圧を印加し続ける直流駆動となるために、液晶の比抵抗（物質固有の抵抗値）等の液晶特性が劣化し、非表示領域において当該劣化に起因する表示ムラが発生する。そして、この非表示領域の表示ムラが表示領域にも広がって、当該表示ムラに起因する画質不良を発生させる可能性がある。
【０００６】
そこで、本発明は、表示領域における液晶内に存在する不純物イオンを非表示領域へ移動させ、当該不純物イオンに起因する画質不良を解消するに当たって、非表示領域の表示ムラに起因する画質不良を無くした液晶表示装置、液晶表示装置の駆動方法および当該液晶表示装置を用いた電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明では、液晶セルを含む画素が基板上に行列状に２次元配置されてなり、映像を表示する表示領域と映像を表示しない非表示領域とを有する画素アレイ部と、前記画素アレイ部の各画素を行単位で選択走査する第１の駆動手段と、前記第１の駆動手段によって選択された行の各画素に対して、列ごとに配線された信号線を通して映像信号を書き込む第２の駆動手段と、前記第２の駆動手段による映像信号の書き込みに先立って前記信号線にプリチャージ信号を書き込むプリチャージ手段とを備えた液晶表示装置において、前記第２の駆動手段による映像信号の書き込みが行われない期間において前記非表示領域の各画素に前記プリチャージ信号を供給する構成を採っている。この液晶表示装置は、表示装置を備えたあらゆる電子機器において、当該表示装置として用いられる。
【０００８】
上記構成の液晶表示装置および当該液晶表示装置を用いた電子機器において、画素に書き込まれる映像信号は、交流化されたアナログ信号である。これに伴い、信号線に書き込まれるプリチャージ信号も交流化されたアナログ信号である。すなわち、水平ブランキング期間や垂直ブランキング期間等、映像信号の書き込みが行われない期間では、非表示領域の各画素の画素電極には交流のプリチャージ信号が供給される。これにより、非表示領域においても、表示領域と同様に、交流駆動が行われるために、直流電圧を印加し続ける直流駆動の場合のような液晶特性の劣化が発生せず、よって当該劣化に起因する表示ムラも発生しない。
【０００９】
一方、非表示領域の各画素の画素電極にプリチャージ信号が印加されることで、非表示領域における画素電極と対向電極との間の液晶層において、プリチャージ信号の信号レベルに応じた力が基板に平行な方向に発生し、この力が吸引力となって表示領域の液晶層に存在する不純物イオンを吸引する。この吸引により、表示領域の液晶層に存在する不純物イオンが非表示領域に移動する。その結果、表示領域における不純物イオンに起因する表示ムラを回避できる。
【発明の効果】
【００１０】
本発明によれば、表示領域における液晶内に存在する不純物イオンを非表示領域へ移動させ、当該不純物イオンに起因する画質不良を解消するに当たって、非表示領域の各画素の画素電極を交流駆動することにより、直流駆動の場合のような非表示領域での表示ムラが発生することがないために、非表示領域の表示ムラに起因する画質不良を無くすことができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１２】
図１は、本発明が適用される液晶表示装置、例えばアクティブマトリクス型液晶表示装置の構成の一例を示すシステム構成図である。ここで、液晶表示装置は、少なくとも一方が透明な２枚の基板（図示せず）が対向して配置され、これら２枚の基板間に液晶材料が封入されて液晶層を形成したパネル構造となっている。
【００１３】
図１において、画素１０は、アクティブ素子である例えばＴＦＴ(Thin Film Transistor;薄膜トランジスタ)からなる画素トランジスタ１１と、この画素トランジスタ１１のドレイン電極に画素電極が接続された液晶セル１２と、この液晶セル１２の画素電極に一方の電極が接続された保持容量１３とを有し、一方の基板上に行列状（マトリクス状）に多数配置されて画素アレイ部２０を形成している。ここで、液晶セル１２は、画素電極とこれに対向して形成される対向電極との間で発生する液晶容量を意味する。
【００１４】
画素アレイ部２０には、ｍ行ｎ列の画素配列に対して画素行ごとに走査線２１−１〜２１−ｍが配線され、画素列ごとに信号線２２−１〜２２−ｎが配線されている。そして、行列状に配置された画素１０の各々において、画素トランジスタ１１のゲート電極が走査線２１−１〜２１−ｍに接続され、ソース電極が信号線２２−１〜２２−ｎに接続されている。
【００１５】
液晶セル１２の対向電極は、他方の基板（対向基板）に全画素に対して共通に、ＩＴＯ(Indium Tin Oxide)等によって形成されたいわゆるベタ配線のＶＣＯＭ電極２３となっている。このＶＣＯＭ電極２３には、基板外部からＶＣＯＭ端子に入力されるＶＣＯＭ電位が、一方の基板上に配線されたＶＣＯＭ線２４および２枚の基板間に介在する導通物（コンタクト部）２５を介して供給される。
【００１６】
なお、ここでは、基板外部からのＶＣＯＭ電位の入力形態を１入力形態とした場合を例に挙げているが、１入力形態に限られるものではなく、２入力以上の入力形態とすることも可能である。
【００１７】
一方の基板上にはさらに、ＣＳ線２６が例えば画素行ごとに配線されている。このＣＳ線２６は、ＶＣＯＭ線２４に接続されており、ＶＣＯＭ線２４を通して供給されるＶＣＯＭ電位を保持容量１３の他方の電極にＣＳ電位として供給する。
【００１８】
画素アレイ部２０の各画素１０を駆動する駆動回路として、レベルシフト回路３１、垂直（Ｖ）ドライバ３２、水平（Ｈ）ドライバ３３、水平スイッチ回路３４、プリチャージ制御回路３５およびプリチャージ回路３６が、画素アレイ部２０と同じ基板（パネル）３７上に設けられている。
【００１９】
レベルシフト回路３１は、基板３７の外部から入力される信号を、画素２０の駆動に必要なレベルの信号にレベルシフト（レベル変換）する。基板３７の外部からレベルシフト回路３１に入力される信号としては、プリチャージ制御信号ＰＣＧ、垂直クロック信号ＶＣＫ、垂直スタート信号ＶＳＴ、水平クロック信号ＨＣＫ、水平スタート信号ＨＳＴ等が挙げられる。
【００２０】
垂直ドライバ３２は第１の駆動手段であり、例えばシフトレジスタによって構成され、レベルシフト回路３１から垂直スタート信号ＶＳＴが与えられると、同じくレベルシフト回路３１から与えられる垂直クロック信号ＶＣＫに同期して順次次段の転送段にパルスを転送し、各転送段から画素アレイ部２０の各画素１０を行単位で選択走査するための走査パルスを出力する。この走査パルスは、走査線２１−１〜２１−ｍを介して各画素１０に行単位で順に与えられることで、各画素１０の画素トランジスタ１２を行単位でオン／オフ駆動する。
【００２１】
水平ドライバ３３は、例えばシフトレジスタによって構成され、レベルシフト回路３１から水平スタート信号ＨＳＴが与えられると、同じくレベルシフト回路３１から与えられる水平クロック信号ＨＣＫに同期して順次次段の転送段にパルスを転送し、各転送段から水平スイッチ回路３４の各水平スイッチを駆動する水平スイッチパルスを所定のタイミングで出力する。
【００２２】
本液晶表示装置は、駆動方法として、例えば相展開駆動の方式を採っている。ここで、相展開駆動とは、水平方向の画素数ｎに応じてｎ本の信号線を画素アレイ部に配線したうえで、ビデオ線をｎ本よりも少ない本数Ｎ（Ｎ≪ｎ）だけ液晶パネル上に配線し、外部から映像信号をＮ相に展開して入力する一方、Ｎ本のビデオ線と画素アレイ部のｎ本の信号線との間にスイッチ回路をＮ個単位で配置し、これらＮ個単位のスイッチ回路を同じスイッチ制御信号を用いて同時に駆動することで、選択行の各画素に対してＮ個の画素を単位として、Ｎ相展開された映像信号を同時に書き込む駆動法である。
【００２３】
相展開駆動を実現するために、基板（パネル）３７上には、画素アレイ部２０の水平方向の画素数ｎに応じて配線されたｎ本の信号線２２−１〜２２−ｎに対してｎ本よりも少ない本数、例えば３本のビデオ線３８−１，３８−２，３８−３が配線されている。そして、これら３本のビデオ線３８−１，３８−２，３８−３に対して、基板３７の外部から３相に展開された映像信号ＳＩＧ１，ＳＧ２，ＳＩＧ３が入力される。
【００２４】
水平スイッチ回路３４は、３本のビデオ線３８−１，３８−２，３８−３の各々とｎ本の信号線２２−１〜２２−ｎとの間に配置された水平スイッチＨＳＷ１〜ＨＳＷｎによって構成され、例えば隣り合う３個のスイッチＨＳＷ１〜ＨＳＷ３，…，ＨＳＷｎ−２〜ＨＳＷｎを単位としている。水平スイッチＨＳＷ１〜ＨＳＷｎとしては、例えばＣＭＯＳスイッチが用いられる。
【００２５】
この水平スイッチ回路３４は、３個のスイッチ（ＨＳＷ１〜ＨＳＷ３，…，ＨＳＷｎ−２〜ＨＳＷｎ）を単位として、水平ドライバ３３から順に出力される水平スイッチパルスによってオン／オフ駆動されることで、垂直ドライバ３２による選択行の各画素１０に対して３個の画素を単位として、３相に相展開された映像信号ＳＩＧ１，ＳＧ２，ＳＩＧ３を同時に書き込む。水平ドライバ３３と水平スイッチ回路３４とは、第２の駆動手段を構成している。
【００２６】
ここで、液晶表示装置では、液晶に同極性の直流電圧が印加され続けることによって液晶の比抵抗（物質固有の抵抗値）等の液晶特性が劣化するのを防ぐために、垂直ブランキング期間においてＶＣＯＭ電位を中心に１Ｈ（Ｈは水平期間）または１Ｆ（Ｆはフィールド期間）の周期で映像信号の極性反転を行う交流駆動法が採られる。すなわち、映像信号ＳＩＧ１，ＳＧ２，ＳＩＧ３は、交流化されたアナログ信号である。
【００２７】
また、本実施形態に係る液晶表示装置においては、コモン電位ＶＣＯＭの極性を１Ｈまたは１Ｆの周期で垂直ブランキング期間において反転させるＶＣＯＭ反転駆動を併用している。すなわち、コモン電位ＶＣＯＭの極性を１Ｈの周期で反転させる駆動がＶＣＯＭ−１Ｈ反転駆動となり、コモン電位ＶＣＯＭの極性を１Ｆの周期で反転させる駆動がＶＣＯＭ−１Ｆ反転駆動となる。
【００２８】
基板（一方の基板）３７上にはさらに、プリチャージ線３９が配線されている。このプリチャージ線３９は、基板外部からプリチャージ端子Ｐｓｉｇに入力されるプリチャージ信号Ｐｓｉｇを、画素アレイ部２０を挟んで水平ドライバ３３と反対側に配置されたプリチャージ回路３６に供給する。
【００２９】
なお、プリチャージ信号Ｐｓｉｇの入力形態については、１入力の入力形態に限られるものではなく、２入力以上の入力形態であってもよい。このように、プリチャージ信号Ｐｓｉｇの入力数を増やすことで、一般的に、プリチャージ信号Ｐｓｉｇに対するプリチャージ線３９のインピーダンスの影響を低減できるために、プリチャージ能力を高めることができる。
【００３０】
プリチャージ制御回路３５は、レベルシフト回路３１から与えられるプリチャージ制御信号ＰＣＧに基づいて、プリチャージ回路３６を制御する制御信号を所定のタイミングで出力する。
【００３１】
プリチャージ回路３６は、画素アレイ部２０の画素配列の列数ｎに対応したｎ個のプリチャージスイッチＰＳＷ１〜ＰＳＷｎが、信号線２２−１〜２２−ｎの各々とプリチャージ線４４との間に接続されることによって構成されている。プリチャージスイッチＰＳＷ１〜ＰＳＷｎとしては、例えばＣＭＯＳスイッチが用いられる。
【００３２】
このプリチャージ回路３６は、水平スイッチ回路３４による信号線２２−１〜２２−ｎへの映像信号の書き込みに先立って、一般的に水平ブランキング期間前に、プリチャージ制御回路３５から出力される互いに逆相の制御信号に応答してプリチャージスイッチＰＳＷ１〜ＰＳＷｎがオンすることにより、プリチャージ線３９を通して供給されるプリチャージ信号Ｐｓｉｇを信号線２２−１〜２２−ｎに書き込む（プリチャージ）。このプリチャージ信号Ｐｓｉｇも、映像信号ＳＩＧ１，ＳＧ２，ＳＩＧ３と同じく交流化されたアナログ信号である。
【００３３】
このように、映像信号ＳＩＧ１，ＳＧ２，ＳＩＧ３の書き込みに先立って信号線２２−１〜２２−ｎにあらかじめプリチャージ信号Ｐｓｉｇを書き込む、一般的には、ノーマリホワイト型ではグレーレベルまたは黒レベルをプリチャージ信号Ｐｓｉｇとして書き込むことにより、引き続き行われる映像信号ＳＩＧ１，ＳＧ２，ＳＩＧ３の書き込み時にプリチャージ信号Ｐｓｉｇとの差分を書き込むだけで済み、書き込み時の充放電電流を抑えることができるために、当該充放電電流に起因して発生する縦スジなどのノイズを低減できることになる。
【００３４】
ところで、一般的に、液晶表示装置は、図２に示すように、画素１０が行列状に配置されてなる画素アレイ部２０が、映像を表示する表示領域２０Ａと、当該表示領域２０Ａの周囲に設けられた映像を表示しない非表示領域２０Ｂ，２０Ｃとから構成されている。ここでは、一例として、非表示領域２０Ｂ，２０Ｃが表示領域２０Ａの左右両側に設けられた場合を示している。
【００３５】
表示領域２０Ａの各画素１０は、図１に基づいて説明した画素構成となっている。すなわち、対向電極（液晶セル１２の対向電極）が全画素共通にＶＣＯＭ電極２３として形成され、画素電極（液晶セル１２の画素電極）が画素トランジスタ１１を介して画素列ごとに信号線２２−１〜２２−ｎに接続された構成となっている。
【００３６】
これに対して、非表示領域２０Ｂ，２０Ｃの各画素は、映像を表示する必要がないことから、アクティブ素子である画素トランジスタを有しておらず、したがってＶドライバ３２による垂直走査が行われない。また、非表示領域２０Ｂ，２０Ｃ内において対向電極が全画素共通に接続され、画素電極も同様に全画素共通に接続されている。そして、対向電極にはＶＣＯＭ電極２３と同じＶＣＯＭ電位が印加される。
【００３７】
上述したように、表示領域２０Ａの周囲に非表示領域２０Ｂ，２０Ｃを有する構成の液晶表示装置において、本実施形態では、水平ドライバ３３から信号線２２−１〜２２−ｎに対して映像信号の書き込みが行われない期間に、例えば、垂直ブランキング期間や水平ブランキング期間に、非表示領域Ｂ，Ｃ内の各画素の画素電極にプリチャージ信号Ｐｓｉｇを供給することを特徴としている。
【００３８】
先述したように、プリチャージ信号Ｐｓｉｇが映像信号ＳＩＧ１，ＳＧ２，ＳＩＧ３と同じく交流化されたアナログ信号であるために、プリチャージ信号Ｐｓｉｇを印加することによる非表示領域２０Ｂ，２０Ｃ内の各画素の駆動も、表示領域２０Ａ内の各画素１０と同じＡＣ駆動となる。
【００３９】
このように、水平ドライバ３３から信号線２２−１〜２２−ｎに対して映像信号の書き込みが行われない期間内において、非表示領域Ｂ，Ｃ内の各画素の画素電極にプリチャージ信号Ｐｓｉｇを供給し、非表示領域Ｂ，Ｃ内の各画素をＡＣ駆動することにより、非表示領域Ｂ，Ｃにおいても、表示領域Ａと同様に、ＤＣ駆動の場合のような液晶特性の劣化が発生しないために、液晶特性の劣化に起因する表示ムラも発生しない。
【００４０】
したがって、従来技術の場合のように、非表示領域Ｂ，Ｃの表示ムラが表示領域Ａにも広がって、当該表示ムラに起因する画質不良を発生させることもない。また、非表示領域Ｂ，Ｃ内の各画素の画素電極へのプリチャージ信号Ｐｓｉｇの供給が、映像信号の書き込みが行われない期間であるために、表示領域Ａの画像表示に対するプリチャージ信号Ｐｓｉｇの影響がないために、画品位を落とすこともない。
【００４１】
一方、非表示領域Ｂ，Ｃの各画素の画素電極にプリチャージ信号Ｐｓｉｇが印加されることで、非表示領域Ｂ，Ｃにおける画素電極と対向電極との間の液晶層において、プリチャージ信号Ｐｓｉｇの信号レベルに応じた力が基板に平行な方向に発生し、この力が吸引力となって表示領域Ａの液晶層に存在する不純物イオンを吸引する。この吸引により、表示領域Ａの液晶層に存在する不純物イオンが非表示領域Ｂ，Ｃに移動するために、表示領域Ａにおける不純物イオンに起因する表示ムラを回避できる。
【００４２】
非表示領域２０Ｂ，２０Ｃの各画素のプリチャージ信号ＰｓｉｇによるＡＣ駆動は、図２に示す制御回路４０による制御の下に実行される。以下に、制御回路４０の実施例１，２について、映像信号の極性を例えば１Ｆ周期で反転する１Ｆ反転駆動の場合を例に挙げて具体的に説明する。
【００４３】
（実施例１）
図３は、実施例１に係る制御回路４０Ａの構成を示すブロック図である。図３に示すように、実施例１に係る制御回路４０Ａは、スイッチパルス生成回路４０１、バッファ４０２およびスイッチ回路４０３を有する構成となっている。
【００４４】
図１および図２の垂直ドライバ３２がシフトレジスタ３２１によって構成される場合において、シフトレジスタ３２１のシフト動作の基準となる垂直クロック信号ＶＣＫと、シフトレジスタ３２１の最終シフト段（最終転送段）の出力信号Ｖｏｕｔとがスイッチパルス生成回路４０１に入力される。
【００４５】
ここでは、垂直クロック信号ＶＣＫをスイッチパルス生成回路４０１に入力するとしたが、垂直クロック信号ＶＣＫに代えて当該垂直クロック信号ＶＣＫに同期した別の黒信号を用いることも可能である。最終シフト段の出力信号Ｖｏｕｔは、画素アレイ部２０の最終行ｍの走査線２１−ｍを駆動する走査パルスであり、また最終行ｍの走査が終了したことを示す信号でもある。
【００４６】
スイッチパルス生成回路４０１は、例えばカウンタ回路およびラッチ回路によって構成され、最終シフト段の出力信号Ｖｏｕｔをトリガーとして、垂直クロック信号ＶＣＫをカウントすることにより、垂直ブランキング期間内において一定期間の幅を持つパルス信号を生成する。このパルス信号は、バッファ４０２を介してスイッチパルスとしてスイッチ回路４０３に供給される。
【００４７】
スイッチ回路４０３は、Ｎｃｈトランジスタのみ、ＰｃｈトランジスタのみまたはＣＭＯＳトランスファスイッチ等によって構成され、スイッチパルス生成回路４０１からバッファ４０２を介して供給されるスイッチパルスに応答してオン状態になることで、プリチャージ信号Ｐｓｉｇを非表示領域２０Ｂ，２０Ｃの各画素の画素電極に供給する。
【００４８】
ここで、プリチャージ信号Ｐｓｉｇは、先述したように、プリチャージ回路３６による駆動の下に、一般的に水平ブランキング期間に信号線２２−１〜２２−ｎに任意に電位をプリチャージするための信号であり、また映像信号ＳＩＧ１，ＳＧ２，ＳＩＧ３と同じく交流化されたアナログ信号である。
【００４９】
次に、上記構成の実施例１に係る制御回路４０Ａの回路動作について、図４のタイミングチャートを用いて説明する。図４において、（Ａ）はｎフィールド目、（Ｂ）はｎ＋１フィールド目のタイミング波形をそれぞれ示している。
【００５０】
表示領域２０Ａの各画素に映像信号ＳＩＧ１，ＳＧ２，ＳＩＧ３を書き込む映像期間が終了すると、シフトレジスタ３２１の最終シフト段から出力信号Ｖｏｕｔが出力され、垂直ブランキング期間に入る。この出力信号Ｖｏｕｔをトリガーとしてスイッチパルス生成回路４０１がカウント動作を開始し、出力信号Ｖｏｕｔの立ち上がりタイミングから、垂直クロック信号ＶＣＫの周期と当該垂直クロック信号ＶＣＫのカウント数で決まる一定期間の幅のスイッチパルスを生成する。
【００５１】
スイッチパルスがアクティブ（高レベル）になる期間は、垂直ブランキング期間内の上記一定期間である。このスイッチパルスのアクティブ期間に、スイッチ回路４０３がオン状態となってプリチャージ信号Ｐｓｉｇを非表示領域２０Ｂ，２０Ｃの各画素の画素電極に供給する。
【００５２】
プリチャージ信号Ｐｓｉｇは、垂直ブランキング期間内において１Ｆごとに異なる電圧となる、具体的には、図４（Ａ）のｎフィールド目の垂直ブランキング期間においてプリチャージ信号Ｐｓｉｇが第１の電位Ａをとり、図４（Ｂ）のｎ＋１フィールド目の垂直ブランキング期間においてプリチャージ信号Ｐｓｉｇが第２の電位Ｂをとることにより、非表示領域２０Ｂ，２０Ｃの各画素をＡＣ駆動する。
【００５３】
ここで、スイッチパルスのアクティブ期間、即ちスイッチパルスのパルス幅は、スイッチ回路４０３の能力、非表示領域２０Ｂ，２０Ｃの各画素の容量およびプリチャージ信号Ｐｓｉｇの駆動能力で決定される。このスイッチパルスのパルス幅については、スイッチパルス生成回路４０１を構成する、例えばカウンタ回路およびラッチ回路の構成を変更することで任意に設定することが可能である。
【００５４】
スイッチパルスのアクティブ期間としては、非表示領域２０Ｂ，２０Ｃの各画素の画素電極に対してプリチャージ信号Ｐｓｉｇを十分に書き込めるだけの期間を確保する必要がある。また、映像信号の書き込みが開始されるまでにスイッチパルスが非アクティブになる必要がある。
【００５５】
上述したように、非表示領域Ｂ，Ｃの各画素の画素電極に供給する信号として、プリチャージ駆動方式を採る液晶表示装置で使用しているプリチャージ信号Ｐｓｉｇを用いるとともに、垂直ドライバ３２を構成するシフトレジスタ３２１の垂直クロック信号ＶＣＫおよび最終シフト段の出力信号Ｖｏｕｔを用いて、即ち垂直ドライバ３２の動作に同期してスイッチ回路４０３を駆動するスイッチパルスを基板３７の内部で生成することで、基板３７の外部から信号を取り込むための端子を追加する必要がなく、またシステムとしても新たに信号を追加する必要もないために、システムのコストアップを抑えつつ非表示領域Ｂ，Ｃ内の各画素のＡＣ駆動を実現できる。
【００５６】
（実施例２）
図５は、実施例２に係る制御回路４０Ｂの構成を示すブロック図である。図５に示すように、実施例２に係る制御回路４０Ｂは、非表示領域Ｂ，Ｃの各画素の画素電極に対してプリチャージ信号Ｐｓｉｇを選択的に供給するスイッチ回路４１１を有し、当該スイッチ回路４１１をオン／オフ制御するスイッチパルスを、基板３７の外部から端子４１２を介して取り込む構成となっている。
【００５７】
基板３７の外部から入力されるスイッチパルスは、水平ドライバ３３から信号線２２−１〜２２−ｎに対して映像信号の書き込みが行われない期間、例えば垂直ブランキング期間内においてアクティブとなる信号である。スイッチパルスのアクティブ期間としては、非表示領域２０Ｂ，２０Ｃの各画素の画素電極に対してプリチャージ信号Ｐｓｉｇを十分に書き込めるだけの期間を確保する必要がある。また、映像信号の書き込みが開始されるまでにスイッチパルスが非アクティブになる必要がある。
【００５８】
上述したように、基板３７の外部からスイッチパルスを入力し、当該スイッチパルスによってスイッチ回路４１１を駆動する構成によっても、水平ドライバ３３から信号線２２−１〜２２−ｎに対して映像信号の書き込みが行われない期間、例えば垂直ブランキング期間に、非表示領域Ｂ，Ｃ内の各画素の画素電極にプリチャージ信号Ｐｓｉｇを供給することができるために、非表示領域Ｂ，Ｃ内の各画素のＡＣ駆動を実現できる。
【００５９】
ただし、実施例２の場合は、スイッチパルスを基板３７の外部から取り込むための端子４１２を追加する必要があるために、実施例１に比べて端子数が１個増えることになる。一方、スイッチパルスのアクティブ期間（パルス幅）を調整する場合、実施例１では水津値パルス生成回路４０１の回路パターンを変更する必要があるが、実施例２では外部制御であるためにその必要がないという利点がある。
【００６０】
なお、上記実施例１，２においては、非表示領域Ｂ，Ｃの各画素の画素電極にプリチャージ信号Ｐｓｉｇを供給する期間として垂直ブランキング期間を例に挙げて説明したが、垂直ブランキング期間に限られるものではなく、水平ブランキング期間であってもよく、要は、信号線２２−１〜２２−ｎに対して映像信号の書き込みが行われない期間であればよい。
【００６１】
水平ブランキング期間とする場合には、実施例１の場合には、図１および図２の水平ドライバ３３を構成するシフトレジスタのシフト動作の基準となる水平クロック信号ＨＣＫと、当該シフトレジスタの最終シフト段の出力信号Ｈｏｕｔとをスイッチパルス生成回路４０１に入力し、当該スイッチパルス生成回路４０１において、水平ドライバ３３の動作に同期して、水平ブランキング期間内の一定期間にアクティブとなるスイッチパルスを生成するようにすれば良い。
【００６２】
非表示領域Ｂ，Ｃの各画素の画素電極に対して、水平ブランキング期間内にプリチャージ信号Ｐｓｉｇを十分に書き込むための期間を確保できるのであれば、当該水平ブランキング期間内において非表示領域Ｂ，Ｃの各画素をＡＣ駆動することで、表示領域Ａにおける液晶内に存在する不純物イオンを非表示領域Ｂ，Ｃへ移動させ、当該不純物イオンに起因する画質不良を解消する動作を１Ｈという短い周期で頻繁に実行できるという利点がある。
【００６３】
一方、垂直ブランキング期間内において非表示領域Ｂ，Ｃの各画素をＡＣ駆動する構成を採る場合には、非表示領域Ｂ，Ｃの各画素の画素電極に対してプリチャージ信号Ｐｓｉｇを書き込むための期間を、水平ブランキング期間内において非表示領域Ｂ，Ｃの各画素をＡＣ駆動する構成を採る場合に比べて十分に確保できるために、非表示領域Ｂ，Ｃの各画素のＡＣ駆動が１Ｆ周期となるものの、表示領域Ａにおける液晶内に存在する不純物イオンを非表示領域Ｂ，Ｃへ確実に移動させることができる。
【００６４】
また、垂直ブランキング期間ではプリチャージ信号Ｐｓｉｇは表示領域Ａの各画素１０に対しては何ら作用を及ぼしていないために、映像期間におけるプリチャージ信号Ｐｓｉｇの信号レベル（第１，第２の電位Ａ，Ｂ）と垂直ブランキング期間におけるプリチャージ信号Ｐｓｉｇの信号レベルとを異ならせ、垂直ブランキング期間における第１，第２の電位Ａ，Ｂを任意に設定することができる。
【００６５】
一例として、垂直ブランキング期間における第１，第２の電位Ａ，Ｂを映像期間におけるそれよりも高く設定することにより、表示領域Ａにおける液晶内に存在する不純物イオンに対する吸引力をより強くし、液晶内に存在する不純物イオンを非表示領域Ｂ，Ｃへより確実に移動させることができるために、当該不純物イオンに起因する画質不良をより確実に解消できることになる。
【００６６】
［適用例］
以上説明した本発明に係る液晶表示装置は、図６〜図１０に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。以下に、本発明が適用される電子機器の一例について説明する。
【００６７】
なお、本発明に係る液晶表示装置は、封止された構成のモジュール形状のものをも含むものとする。例えば、画素アレイ部２０を囲むように不図示のシーリング部が設けられ、このシーリング部を接着剤として透明なガラス等の対向部に貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。
【００６８】
図６は、本発明が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明に係る表示装置を用いることにより作成される。
【００６９】
図７は、本発明が適用されるデジタルカメラを示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明に係る表示装置を用いることにより作製される。
【００７０】
図８は、本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明に係る表示装置を用いることにより作製される。
【００７１】
図９は、本発明が適用されるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明に係る表示装置を用いることにより作製される。
【００７２】
図１０は、本発明が適用される携帯端末装置、例えば携帯電話機を示す斜視図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた除隊での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５として本発明に係る表示装置を用いることにより作製される。
【図面の簡単な説明】
【００７３】
【図１】本発明が適用されるアクティブマトリクス型液晶表示装置の構成の一例を示すシステム構成図である。
【図２】液晶表示装置の表示領域と非表示領域とを示す図である。
【図３】実施例１に係る制御回路の構成を示すブロック図である。
【図４】実施例１に係る制御回路の回路動作の説明に供するタイミングチャートである。
【図５】実施例２に係る制御回路の構成を示すブロック図である。
【図６】本発明が適用されるテレビを示す斜視図である。
【図７】本発明が適用されるデジタルカメラを示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。
【図８】本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。
【図９】本発明が適用されるビデオカメラを示す斜視図である。
【図１０】本発明が適用される携帯電話機を示す斜視図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた除隊での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【符号の説明】
【００７４】
１０…画素、１１…画素トランジスタ、１２…液晶セル、１３…保持容量、２０…画素アレイ部、２０Ａ…表示領域、２０Ｂ，２０Ｃ…非表示領域、２１−１〜２１−ｍ…走査線、２２−１〜２２−ｎ…信号線、２３…ＶＣＯＭ電極、２４…ＶＣＯＭ線、２５…導電物（コンタクト部）、２６…ＣＳ線、３１…レベルシフト回路、３２…垂直（Ｖ）ドライバ、３３…水平（Ｈ）ドライバ、３４…水平スイッチ回路、３５…プリチャージ制御回路、３６…プリチャージ回路、３７…基板（パネル）、３８−１，３８−２，３８−３…ビデオ線、３９…プリチャージ線、４０，４０Ａ，４０Ｂ…制御回路
【図１】
2008170686.tif 000003
【図２】
2008170686.tif 000004
【図３】
2008170686.tif 000005
【図４】
2008170686.tif 000006
【図５】
2008170686.tif 000007
【図６】
2008170686.tif 000008
【図７】
2008170686.tif 000009
【図８】
2008170686.tif 000010
【図９】
2008170686.tif 000011
【図１０】
2008170686.tif 000012