(57)【要約】【課題】  低周波の発振信号であっても安定して出力することが可能な電圧制御発振器及びＰＬＬ回路を提供する。【解決手段】  本発明に係る電圧制御発振器１は、インダクタ４及び可変キャパシタ５を有するＬＣ共振回路２と、複数の負性抵抗回路ＮＲ１、ＮＲ２、…、ＮＲｎを備える。各負性抵抗回路ＮＲ１、ＮＲ２、…、ＮＲｎは、定電流源ＣＧ１、ＣＧ２、…、ＣＧｎを介して夫々接地線と接続される構成であり、各定電流源は、夫々個別に導通状態（一定電流を流す状態）と非導通状態（開放された状態）との間で切換制御が可能に構成されており、本発明に係る電圧制御発振器１は、これらの各定電流源の導通制御を行うための制御手段７を備える構成である。【選択図】        図１
2008148210.tif 000002
【特許請求の範囲】
【請求項１】
キャパシタンス成分とインダクタンス成分とを有し、前記キャパシタンス成分又は前記インダクタンス成分の内の少なくとも一方の値が入力される電圧に応じて変化する構成であって、前記両成分の値に依存した共振周波数の信号を発振するＬＣ共振回路と、
前記ＬＣ共振回路から発振される信号に同期して前記ＬＣ共振回路に電流を供給する複数の負性抵抗回路と、を有し、
前記複数の負性抵抗回路夫々が、個別に活性状態と不活性状態とを切換可能に構成されていることを特徴とする電圧制御発振器。
【請求項２】
前記複数の負性抵抗回路夫々が、
一方のドレインと他方のゲートが夫々接続されることで互いに正帰還状態が形成されている２つのＭＯＳトランジスタと、
前記ＭＯＳトランジスタのソースと電源ライン又は接地ラインとを接続させるためのスイッチング手段と、を備えており、
前記スイッチング手段の導通状態と非導通状態との切換制御が行われることで、前記複数の負性抵抗回路夫々が個別に活性状態と不活性状態とを切換可能に構成されていることを特徴とする請求項１に記載の電圧制御発振器。
【請求項３】
前記スイッチング手段が、導通時には一定の電流を流す定電流源を構成することを特徴とする請求項２に記載の電圧制御発振器。
【請求項４】
前記スイッチング手段の導通状態と非導通状態との切換制御を行う制御手段を有し、
前記制御手段が、前記ＬＣ共振回路の共振周波数に応じて導通状態とする前記スイッチング手段の数を決定することを特徴とする請求項２又は請求項３に記載の電圧制御発振器。
【請求項５】
前記制御手段が、前記ＬＣ共振回路の出力信号を取得し、前記ＬＣ共振回路の出力信号の振幅に応じて導通状態とする前記スイッチング手段の数を決定することを特徴とする請求項２〜請求項４の何れか１項に記載の電圧制御発振器。
【請求項６】
請求項１〜請求項５の何れか１項に記載の電圧制御発振器と、
所定の基準周波数の信号を出力する基準信号発生手段と、
前記電圧制御発振器が備える前記ＬＣ共振回路の出力信号を設定された分周比で分周して出力する分周器と、
前記基準信号発生手段から出力される信号と前記分周器から出力される信号とが入力されると共に、両信号の位相差に応じた信号を出力する位相比較器と、
前記位相比較器からの出力信号から高周波成分を除去して前記電圧制御発振器に入力するローパスフィルタと、
出力信号の所望周波数に関する設定情報の入力を受け付ける設定情報受付手段と、を備えてなり、
前記ローパスフィルタからの出力電圧に応じて、前記電圧制御発振器が備える前記ＬＣ共振回路の共振周波数が変更され、
前記設定情報に基づいて、前記分周比並びに活性状態とする前記負性抵抗回路の数が決定されることを特徴とするＰＬＬ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧制御発振器並びにＰＬＬ回路に関するものである。
【背景技術】
【０００２】
通信システムでは、通常ＲＦ（Radio Frequency：無線周波数）の受信波を一定の低い周波数に変換するためにミキサ内にて受信信号と局部発振信号とを混合させる。特に、局部発振信号に対して広帯域と高い周波数純度が要求されるＴＶチューナ等の通信システムでは、オンチップの発振器を複数設けると共に発振周波数に応じてこれらの各発振器が使い分けられている。
【０００３】
図７に従来のＬＣ共振回路の構成を示す。図７に示されるＬＣ共振回路２は、制御用入力電圧Ｖｃｎｔに応じてキャパシタンス値を変化させる可変キャパシタ５と、インダクタ４とを有して構成される。尚、図７中のＶｃｃは電源電圧である。
【０００４】
ここで、ＬＣ共振回路２の共振周波数ｆｏｓｃは、可変キャパシタ５のキャパシタンス値をＣ、インダクタ４のインダクタンス値をＬとすると、以下の数１によって決定される。
【０００５】
【数１】
2008148210.tif 000003
【０００６】
しかしながら、現実のキャパシタ並びにインダクタは損失抵抗を有する構成であるため、このままの構成では共振回路内で損失が発生し、共振回路からの出力電圧の振幅は次第に低下する。このため、上記ＬＣ共振回路に負性抵抗を介してエネルギの供給を行うことで安定的な共振を可能に構成したのが、図８に示されるような従来構成の電圧制御発振器である。
【０００７】
図８に示されるように、従来構成の電圧制御発振器２０は、図７のＬＣ共振回路２に加えて、２つのＭＯＳトランジスタ及び定電流源ＣＧ１を含む負性抵抗回路ＮＲ１を備える構成である。
【０００８】
負性抵抗回路ＮＲ１は、一方のドレインと他方のゲートが夫々接続されることで互いに正帰還状態が形成されている２つのＭＯＳトランジスタ２１、２２を有し、これらのＭＯＳトランジスタのソースが定電流源ＣＧ１を介して接地される構成である。尚、以下ではＭＯＳトランジスタ２１及び２２はＮチャネル型とする。
【０００９】
このような構成とすることで、例えば出力端子５ａがロウ（低レベル）状態、出力端子５ｂがハイ（高レベル）状態となると、ＭＯＳトランジスタ２１のゲート端子が出力端子５ｂと接続されているため、当該ＭＯＳトランジスタ２１がオンし、出力端子５ａには電源電圧と接地電圧の双方が印加され、出力端子５ａはこれらの中間電位となる。又、このとき、ＭＯＳトランジスタ２２はオフとなるため、出力端子５ｂには電源電圧が印加される。同様に、出力端子５ａがハイ状態、出力端子５ｂがロウ状態となると、出力端子５ａには電源電圧が印加され、又、出力端子５ｂには電源電圧と接地電圧の双方が印加されて、出力端子５ｂの電位はこれらの中間電位となる。このような動作が繰り返される結果、出力端子５ａ及び５ｂから出力される発振信号は発振状態を減衰させることなく持続する。
【００１０】
しかしながら、図８のように負性抵抗回路ＮＲ１を備えた場合であっても、制御用入力電圧Ｖｃｎｔを調整してＬＣ共振回路２の共振周波数を低下させたい場合、数１より可変キャパシタＣの値を大きくする必要がある。可変キャパシタＣの値が大きくなることは、ＬＣ共振回路２内での内部抵抗の増大を意味し、発振状態を持続させるためには負性抵抗回路ＮＲ１から更にエネルギを供給する必要が生じる。即ち、発振状態を持続させるために必要なエネルギ量が負性抵抗回路ＮＲ１からの供給可能エネルギ量を超えた場合には、もはや発振状態を持続させることができない。
【００１１】
上記問題点に鑑み、発振周波数（即ち、ＬＣ共振回路の共振周波数）の低い領域の信号を出力させる際には、発振周波数が低くなるに従い定電流源ＣＧ１に流れる電流量を増大させることでＬＣ共振回路２への供給エネルギを増大させて低い周波数領域においても安定した発振状態の持続を可能にした電圧制御発振器が従来より提供されている（例えば、特許文献１参照）。
【００１２】
【特許文献１】特許第３７６０１００号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１３】
上記特許文献１の記載によれば、発振周波数が低くなった場合においても一定の範囲内であれば発振状態の持続が可能である。
【００１４】
しかしながら、上記特許文献１の方法は、ＬＣ共振回路２に供給するエネルギ量の調整を定電流源ＣＧ１を流れる電流量でのみ調整を行う構成であるため、エネルギ量の調整可能範囲は定電流源ＣＧ１の電流量調整可能範囲に左右されることとなる。又、負性抵抗回路ＮＲ１をＭＯＳトランジスタで構成する場合、ＭＯＳトランジスタの２乗則を仮定すると、定電流源の電流量を増加させたとしても、負性抵抗回路ＮＲ１のコンダクタンスは電流量の平方根に比例するため、電流量の増加割合ほど増加しない。従って、定電流源ＣＧ１の電流量を調整した場合であっても、ＬＣ共振回路２から低周波の発振周波数を出力させるために十分なエネルギ量を供給できない可能性がある。
【００１５】
本発明は、上記の問題点に鑑み、低周波の発振信号であっても安定して出力することが可能な電圧制御発振器を提供することを目的とする。又、本発明は、このような電圧制御発振器を備えるＰＬＬ回路を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記目的を達成するための本発明に係る電圧制御発振器は、キャパシタンス成分とインダクタンス成分とを有し、前記キャパシタンス成分又は前記インダクタンス成分の内の少なくとも一方の値が入力される電圧に応じて変化する構成であって、前記両成分の値に依存した共振周波数の信号を発振するＬＣ共振回路と、前記ＬＣ共振回路から発振される信号に同期して前記ＬＣ共振回路に電流を供給する複数の負性抵抗回路と、を有し、前記複数の負性抵抗回路夫々が、個別に活性状態と不活性状態とを切換可能に構成されていることを第１の特徴とする。
【００１７】
本発明に係る電圧制御発振器の上記第１の特徴構成によれば、個別に活性状態と不活性状態とを切換可能な負性抵抗回路を複数備える構成であるため、所望の発振信号の周波数に応じて活性状態とする負性抵抗回路の数を調整することにより、前記の周波数で共振状態を持続させるために十分なエネルギをＬＣ共振回路に対して供給することが可能となる。特に、従来構成のように定電流源を流れる電流量を増加させるのでなく、ＬＣ共振回路に接続される負性抵抗回路の数そのものを増加させる構成であるため、接続数に比例してＬＣ共振回路に供給されるエネルギ量は増加する。従って、例えば低周波の発振信号を取得したい場合には、活性状態とする負性抵抗回路の数を増加させることで、発振状態を持続させるのに十分なエネルギ量をＬＣ共振回路に対して供給することが可能となる。
【００１８】
又、本発明に係る電圧制御発振器は、上記第１の特徴構成に加えて、前記複数の負性抵抗回路夫々が、一方のドレインと他方のゲートが夫々接続されることで互いに正帰還状態が形成されている２つのＭＯＳトランジスタと、前記ＭＯＳトランジスタのソースと電源ライン又は接地ラインとを接続させるためのスイッチング手段と、を備えており、前記スイッチング手段の導通状態と非導通状態との切換制御が行われることで、前記複数の負性抵抗回路夫々が個別に活性状態と不活性状態とを切換可能に構成されていることを第２の特徴とする。
【００１９】
本発明に係る電圧制御発振器の上記第２の特徴構成によれば、活性状態とする負性抵抗回路の数を容易に調整することができる。
【００２０】
又、本発明に係る電圧制御発振器は、上記第２の特徴構成に加えて、前記スイッチング手段が、導通時には一定の電流を流す定電流源を構成することを第３の特徴とする。
【００２１】
本発明に係る電圧制御発振器の上記第３の特徴構成によれば、定電流源の構成に応じて負性抵抗回路に流れる電流量を制限することができるため、消費電力を抑制する効果を有することができる。更に、単にスイッチ回路を介して電源ライン又は接地ラインと接続されている場合と比較して流れる電流量を一定化させることができるため、コモンモードノイズ信号の発生を抑制する効果を有することができる。
【００２２】
又、本発明に係る電圧制御発振器は、上記第２又は第３の特徴構成に加えて、前記スイッチング手段の導通状態と非導通状態との切換制御を行う制御手段を有し、前記制御手段が、前記ＬＣ共振回路の共振周波数に応じて導通状態とする前記スイッチング手段の数を決定することを第４の特徴とする。
【００２３】
本発明に係る電圧制御発振器の上記第４の特徴構成によれば、ＬＣ共振回路が指定された共振周波数の信号を安定的に出力するために必要なエネルギ量を、当該ＬＣ共振回路に対して供給するために、導通状態とする前記スイッチング手段の数を予め定めておくことにより、制御手段が、周波数に応じて定められた個数のスイッチング手段を導通状態とする制御を行うことで、ＬＣ共振回路の共振状態を安定的に持続させることができる。従って、制御手段は、ＬＣ共振回路によって前記共振周波数の信号が安定的に出力可能となるようなスイッチング手段の導通個数を、共振周波数毎、又は共振周波数の範囲毎に予めデータテーブル等の形式で記憶していることが好ましい。
【００２４】
又、本発明に係る電圧制御発振器は、上記第２〜第４の何れか一の特徴構成に加えて、前記ＬＣ共振回路の出力信号を取得し、前記ＬＣ共振回路の出力信号の振幅に応じて導通状態とする前記スイッチング手段の数を決定することを第５の特徴とする。
【００２５】
本発明に係る電圧制御発振器の上記第５の特徴構成によれば、ＬＣ共振回路からの出力信号を減衰させることなく、一定レベル以上の振幅を安定的に維持することが可能となる。このとき、例えば前記制御手段に、所定の下限閾値と上限閾値とが夫々記憶されており、入力される出力信号の振幅がこの下限閾値を下回った場合には導通個数を１個増加し、逆に上限閾値を上回った場合には導通個数を１個減少するような制御を行う構成としても良い。
【００２６】
又、本発明に係るＰＬＬ回路は、上記第２〜第５の何れか一の特徴構成を備える電圧制御発振器と、所定の基準周波数の信号を出力する基準信号発生手段と、前記電圧制御発振器が備える前記ＬＣ共振回路の出力信号を設定された分周比で分周して出力する分周器と、前記基準信号発生手段から出力される信号と前記分周器から出力される信号とが入力されると共に、両信号の位相差に応じた信号を出力する位相比較器と、前記位相比較器からの出力信号から高周波成分を除去して前記電圧制御発振器に入力するローパスフィルタと、出力信号の所望周波数に関する設定情報の入力を受け付ける設定情報受付手段と、を備えてなり、前記ローパスフィルタからの出力電圧に応じて、前記電圧制御発振器が備える前記ＬＣ共振回路の共振周波数が変更され、前記設定情報に基づいて、前記分周比並びに活性状態とする前記負性抵抗回路の数が決定されることを特徴とする。
【００２７】
本発明に係るＰＬＬ回路の上記特徴構成によれば、所望周波数の出力信号を安定的に出力させることが可能となる。
【発明の効果】
【００２８】
本発明の構成によれば、低周波の発振信号であっても安定して出力することが可能な電圧制御発振器及びＰＬＬ回路を実現することができる。
【発明を実施するための最良の形態】
【００２９】
＜電圧制御発振器の構成＞
以下において、本発明に係る電圧制御発振器（以下、適宜「本発明発振器」と称する）の各実施形態について図面を参照して説明する。尚、背景技術の項で説明した図７及び図８と同一の構成要素については、同一の符号を付してその詳細な説明を省略する。
【００３０】
［第１実施形態］  
本発明発振器の第１実施形態（以下、適宜「本実施形態」と称する）につき、図１を参照して説明する。
【００３１】
図１に示される本発明発振器１は、インダクタ４及び可変キャパシタ５を有するＬＣ共振回路２と、複数の負性抵抗回路ＮＲ１、ＮＲ２、…、ＮＲｎを備える。各負性抵抗回路は負性抵抗回路ＮＲ１と同様、一方のドレインと他方のゲートが夫々接続されることで互いに正帰還状態が形成されている２つのＭＯＳトランジスタ、並びにこれらのＭＯＳトランジスタのソースと接続される定電流源を備え、両ＭＯＳトランジスタのソース端子が定電流源を介して接地されている。
【００３２】
又、各負性抵抗回路ＮＲ１、ＮＲ２、…、ＮＲｎが備える定電流源ＣＧ１、ＣＧ２、…、ＣＧｎ夫々は、個別に導通状態（一定電流を流す状態）と非導通状態（開放された状態）との間で切換制御（以下、「導通制御」と称する）が可能に構成されており、本発明発振器１は、これらの各定電流源の導通制御を行うための制御手段７を備える構成である。
【００３３】
制御手段７は、ＬＣ共振回路２に対して指定する発振周波数の値に応じて予め定められた個数の定電流源を導通状態とする。この個数（以下、「導通個数」と称する）は、指定された周波数をＬＣ共振回路２の共振周波数とすべく可変キャパシタ５のキャパシタンス値を変化させた場合に、当該キャパシタンス値のキャパシタ５とインダクタ４とで構成されるＬＣ共振回路２において、前記指定された周波数の共振信号が安定的に出力可能となるような範囲内の個数とする。この個数に関する情報は、周波数の範囲毎に予めデータテーブルとして制御手段７内に記憶されているものとしても良い。
【００３４】
このように構成されるとき、発振周波数が低周波である場合にも、導通される定電流源の数が増加されるため、ＬＣ共振回路２に対して供給されるエネルギ量を増大させることができる。特に、従来構成のように、定電流源を流れる電流量を増加させるのでなく、ＬＣ共振回路に接続される負性抵抗回路の数そのものを増加させる構成であるため、接続数に比例してＬＣ共振回路に供給されるエネルギ量は増加する。これによって、ＬＣ共振回路２にて共振状態を持続させるのに十分なエネルギ量を供給することが可能となる。
【００３５】
尚、図２に示されるように、ＬＣ共振回路を構成する可変キャパシタ５を複数のバラクタダイオードによって構成するものとしても良い（後述の第２実施形態でも同様）。図２では、並列に構成されるバラクタダイオードに対する印加電圧を夫々調整可能に構成される場合を例示している。
【００３６】
［第２実施形態］
本発明発振器の第２実施形態（以下、適宜「本実施形態」と称する）につき、図３を参照して説明する。
【００３７】
図３に示される本発明発振器１ａは、第１実施形態における本発明発振器１と比較して、制御手段７に対して更にＬＣ共振回路２からの出力信号が入力される構成である点のみが異なる。制御手段７は、ＬＣ共振回路２からの出力信号が与えられると、当該信号の振幅値に応じて前記導通個数を決定する。この場合、例えば制御手段７には、所定の下限閾値と上限閾値とが夫々記憶されており、入力される出力信号の振幅がこの下限閾値を下回った場合には導通個数を１個増加し、逆に上限閾値を上回った場合には導通個数を１個減少するような制御を行う構成とする。このように構成されることで、ＬＣ共振回路２から出力される出力信号の振幅値を一定範囲内に収めることが可能となる。
【００３８】
特に、ＬＣ共振回路２から出力される出力信号の振幅が減衰している場合には、ＬＣ共振回路２に対して十分なエネルギが供給されていないことが想定されるため、導通個数を増加してＬＣ共振回路２に対して供給されるエネルギ量を増加させることにより、共振状態を安定的に持続させることが可能となる。
【００３９】
尚、第１実施形態に係る本発明発振器１と同様、制御手段５は、まず指定された周波数に応じて導通個数を決定し、その後、ＬＣ共振回路２からの出力信号の振幅値に応じて導通個数の調整を更に行う構成としても良い。
【００４０】
＜ＰＬＬ回路の構成＞
以下、本発明に係るＰＬＬ回路（以下、適宜「本発明ＰＬＬ」と称する）の実施形態について図面を参照して説明する。尚、以下では、第１実施形態で上述した本発明発振器１を備える場合を例に挙げて説明する。
【００４１】
図４は、本発明ＰＬＬの概略構成を示すブロック図である。本発明ＰＬＬ１０は、上述した本発明発振器１（図面内では「ＶＣＯ１」と表記）、基準信号発生手段１１、位相比較器１２、ＬＰＦ（ローパスフィルタ）１３、分周器１５、及び設定情報受付手段１６を備えて構成される。
【００４２】
基準信号発生手段１１は、所定周波数の基準信号を出力する回路であり、例えば水晶発振器で構成される。位相比較器１２は、基準信号発生手段１１から出力される基準信号と、分周器１５より出力される比較対象信号とが入力される構成であり、両信号の位相差に応じた信号を出力する。ＬＰＦ（ローパスフィルタ）１３は、位相比較器１２からの出力信号（パルス状信号）から高周波成分を除去することで本発明発振器１の制御電圧を生成する。本発明発振器１は、ＬＰＦ１３から出力される制御電圧に基づいて決定される共振周波数の信号を出力し、この出力信号は分周器１５に与えられる。分周器１５は、予め設定されている分周比によって本発明発振器１からの出力信号を分周し、位相比較器１２に出力する。
【００４３】
設定情報受付手段１６は、本発明ＰＬＬ１０より出力したい出力信号の周波数（以下、「設定周波数」と称する）に関する情報（以下、「設定情報」と称する）の入力を受け付ける機能的手段である。設定情報受付手段１６は、設定情報の入力を受け付けると、当該情報を分周器１５並びに本発明発振器１（が備える制御手段７）に与える。分周器１５は、与えられた設定情報に基づいて分周比を設定する。又、本発明発振器１が備える制御手段７は、ＬＣ共振回路２に対して、設定周波数に対応する導通個数の定電流源を導通状態とする制御を行う。尚、設定周波数に応じた定電流源の導通個数については、本発明発振器に係る第１実施形態の項において上述したように、制御手段７内に記憶されているデータテーブルを参照して決定するものとして良い。
【００４４】
このように構成されるとき、例えば、基準信号発生手段１１から出力される基準信号の周波数が４４．１ｋＨｚである場合であって、本発明ＰＬＬ１０から設定周波数１１．２８９６ＭＨｚの出力信号を出力させたい場合を想定する。設定情報受付手段１６は、設定周波数を１１．２８９６ＭＨｚとする旨の設定情報の入力を受け付けると、当該設定情報を分周器１５及び本発明発振器１に対して出力する。分周器１５は、与えられた設定情報に基づいて分周比Ｎを２５６に設定し（１１．２８９６ＭＨｚ／４４．１ｋＨｚ＝２５６）、本発明発振器１が備える制御手段７は、１１．２８９６ＭＨｚに対応した導通個数の電流源を導通状態とする。これにより、ＬＣ共振回路２に対して共振状態が安定的に持続可能な範囲のエネルギが供給可能であり、加えて、所望の設定周波数の信号が本発明発振器１から出力されるため、この本発明発振器１からの出力信号を本発明ＰＬＬ１０の出力信号として取得することで、所望の信号を得ることが可能となる。
【００４５】
尚、上記説明では、本発明ＰＬＬ１０が、第１実施形態に係る本発明発振器１を備える構成であるものとして説明したが、第２実施形態に係る本発明発振器１ａを備える構成であっても構わないし、後述する別実施形態（図５に示される本発明発振器１ｂ、図７に示される本発明発振器１ｃ）を備える構成であっても構わない。
【００４６】
［別実施形態］
以下、別実施形態につき説明する。
【００４７】
〈１〉  上述の各実施形態では、ＬＣ共振回路２においてキャパシタ５を可変キャパシタであるものとしたが、キャパシタ５のキャパシタンスを固定としてインダクタ４のインダクタンスが可変である可変インダクタを用いるものとしても構わないし、可変キャパシタと可変インダクタの双方を備えるものとしても構わない。
【００４８】
〈２〉  上述の各実施形態では、各定電流源ＣＧ１、ＣＧ２、…、ＣＧｎ夫々は、制御手段７によって導通制御が行われる構成であるものとしたが、制御手段７による導通制御に加えて利用者によるマニュアル制御が可能である構成としても良い。又、制御手段７を備えず、単にマニュアル制御のみが可能な構成であっても構わない。この場合、電圧制御発振器の出力信号を確認し、当該確認された信号の振幅値、或いはこの出力信号が入力される後段の別装置の運転状態に応じて利用者が導通個数を変更することが可能である。
【００４９】
〈３〉  上述の各実施形態では、各負性抵抗回路を構成するＭＯＳトランジスタのソースと接地線とは定電流源を介して接続される構成であるものとしたが、定電流源を備えずスイッチ回路を介して接地線と接続される構成であるものとしても良い（図５参照）。図５に示される本発明発振器１ｂは、各負性抵抗回路ＮＲ１ａ、ＮＲ２ａ、…、ＮＲｎａを有して構成され、各負性抵抗回路が備えるＭＯＳトランジスタは、スイッチ回路ＳＷ１、ＳＷ２、…、ＳＷｎを介して接地線と接続される構成である。尚、これらのスイッチ回路ＳＷ１、ＳＷ２、…、ＳＷｎは、制御手段７によって開閉制御が可能に構成されている。
【００５０】
このように構成される場合においても、上述の各実施形態と同様、ＬＣ共振回路２の発振周波数に応じて活性状態となる負性抵抗回路の数が決定されるため、制御手段７が、指定された周波数の共振信号を持続的にＬＣ共振回路２が出力可能となるような導通個数を予め記憶しておくと共に、この記憶情報に準じてスイッチ回路の導通制御を行うことで、共振状態を安定的に持続させることが可能となる。
【００５１】
尚、図１に示されるような定電流源を備える構成であれば、図５の構成と比較して、定電流源の構成に応じて電流量を制限させることができるため、消費電力を抑制する効果を有することができる。更に、電流量を一定化させることができるため、コモンモードノイズ信号の発生を抑制する効果を有することができる。
【００５２】
〈４〉  上述の各実施形態では、各負性抵抗回路を接地電圧側にのみ備える構成としたが、図６に示される本発明発振器１ｃのように、ソース端子が接地線と接続されるＭＯＳトランジスタで構成される負性抵抗回路ＮＲ１、ＮＲ２、…、ＮＲｎのみならず、ソース端子が電源電圧Ｖｃｃと接続されるＰチャネル型ＭＯＳトランジスタで構成される負性抵抗回路ＮＲ１ａ、ＮＲ２ａ、…、ＮＲｎａを更に備える構成としても良い。尚、本発明発振器１ｃは、これらの負性抵抗回路ＮＲ１ａ、ＮＲ２ａ、…、ＮＲｎａと電源線Ｖｃｃとの導通制御を行うための制御手段８を更に備える構成である。尚、制御手段７が、負性抵抗回路ＮＲ１ａ、ＮＲ２ａ、…、ＮＲｎａの導通制御についても併せて行う構成としても良い。
【００５３】
このように上下段にコンプリメンタリに負性抵抗回路を設けることにより、図１に示される本発明発振器１と比較してより大きな負性コンダクタンスを得ることができるため、更に安定した発振を持続させることができると共に、ＬＣ共振回路２からの出力信号波形の対称性が向上し、位相雑音を抑制できる効果を得ることができる。
【００５４】
尚、図６の構成では、負性抵抗回路ＮＲ１ａ、ＮＲ２ａ、…、ＮＲｎａは、スイッチ回路ＳＷ１、ＳＷ２、…、ＳＷｎを夫々介して電源線Ｖｃｃに接続され、負性抵抗回路ＮＲ１、ＮＲ２、…、ＮＲｎは定電流源ＣＧ１、ＣＧ２、…、ＣＧｎを夫々介して接地線に接続される構成としているが、負性抵抗回路ＮＲ１、ＮＲ２、…、ＮＲｎについてもスイッチ回路を介して接地線と接続される構成としても良い。又、図６では、上下段の負性抵抗回路の数を何れもｎ個としているが、この数は必ずしも一致させる必要はない。
【図面の簡単な説明】
【００５５】
【図１】本発明に係る電圧制御発振器の第１実施形態の概略構成を示す回路ブロック図
【図２】本発明に係る電圧制御発振器の第１実施形態の概略構成を示す別の回路ブロック図
【図３】本発明に係る電圧制御発振器の第２実施形態の概略構成を示す別の回路ブロック図
【図４】本発明に係るＰＬＬ回路の概略構成を示すブロック図
【図５】本発明に係る電圧制御発振器の別実施形態の概略構成を示す回路ブロック図（１）
【図６】本発明に係る電圧制御発振器の別実施形態の概略構成を示す回路ブロック図（２）
【図７】ＬＣ共振回路を示す回路ブロック図
【図８】従来構成の電圧制御発振器を示す回路ブロック図
【符号の説明】
【００５６】
１、１ａ、１ｂ、１ｃ：    本発明に係る電圧制御発振器
２：    ＬＣ共振回路
４：    インダクタ
５：    可変キャパシタ
５ａ、５ｂ：    出力端子
７：    制御手段
８：    制御手段
１０：    本発明に係るＰＬＬ回路
１１：    基準信号発生手段
１２：    位相比較器
１３：    ＬＰＦ
１５：    分周器
１６：    設定情報受付手段
２１：    ＭＯＳトランジスタ
２２：    ＭＯＳトランジスタ
２０：    従来構成の電圧制御発振器
ＣＧ１、ＣＧ２、…、ＣＧｎ：    定電流源
ＮＲ１、ＮＲ２、…、ＮＲｎ：    負性抵抗回路
Ｖｃｃ：    電源電圧
Ｖｃｎｔ：    入力電圧       
Ｖｃｎｔ１、Ｖｃｎｔ２、…、Ｖｃｎｔｍ：    入力電圧
【図１】
2008148210.tif 000004
【図２】
2008148210.tif 000005
【図３】
2008148210.tif 000006
【図４】
2008148210.tif 000007
【図５】
2008148210.tif 000008
【図６】
2008148210.tif 000009
【図７】
2008148210.tif 000010
【図８】
2008148210.tif 000011