(57)【要約】【課題】小型化及び記憶容量の大容量化を実現するとともに、生産性を高めて製造コストの低減化を図ることができるメモリカード及びその製造方法を提供する。【解決手段】メモリカードが、第１基板と、その下面の一辺近傍の領域のみが第１基板と対向した状態で実装された第１チップと、第１基板の下面がその上面と対向した状態で実装された第２基板と、その下面の一辺近傍の領域のみが第２基板と対向した状態で実装されるとともに、少なくともその上面の一部が第１チップの下面に接合された第２チップと、第２基板の下面がその上面と対向した状態で実装された第３基板と、第３基板の上面にその下面が対向した状態で実装されるとともに、少なくともその上面の一部が第２チップの下面に接合された第３チップと、第１チップ、第１基板、第２チップ、第２基板、及び第３チップを覆うカバー部とを備える。【選択図】図１
2008293089.tif 000002
【特許請求の範囲】
【請求項１】
第１回路基板と、
その方形状の下面の一辺近傍の領域のみが上記第１回路基板と対向した状態で、上記第１回路基板に実装された第１半導体チップと、
上記第１回路基板の下面がその上面と対向した状態で実装された第２回路基板と、
その方形状の下面の一辺近傍の領域のみが上記第２回路基板と対向した状態で、上記第２回路基板に実装されるとともに、少なくともその上面の一部が、上記第１半導体チップの下面に接合された第２半導体チップと、
上記第２回路基板の下面がその上面と対向した状態で実装された第３回路基板と、
上記第３回路基板の上面にその下面が対向した状態で実装されるとともに、少なくともその上面の一部が、上記第２半導体チップの下面に接合された第３半導体チップと、
上記第３回路基板の上記上面側において上記第１半導体チップ、上記第１回路基板、上記第２半導体チップ、上記第２回路基板、及び上記第３半導体チップを覆うカバー部と、
を備えることを特徴とするメモリカード。
【請求項２】
上記第１半導体チップがバンプを介在させて上記第１回路基板に実装されており、上記第２半導体チップがバンプを介在させて上記第２回路基板に実装されており、上記第３半導体チップがバンプを介在させて上記第３回路基板に実装されている、請求項１に記載のメモリカード。
【請求項３】
上記カバー部が、上記第１半導体チップ、上記第１回路基板、上記第２半導体チップ、上記第２回路基板、及び上記第３半導体チップをその内側に収容する凹部を有するとともに、上記凹部の開口部において上記第３回路基板に取り付けられる成型部品により形成される、請求項１又は２に記載のメモリカード。
【請求項４】
上記カバー部が、上記第３回路基板上において、上記第１半導体チップ、上記第１回路基板、上記第２半導体チップ、上記第２回路基板、及び上記第３半導体チップを覆うように熱可塑性樹脂により成形されている、請求項１又は２に記載のメモリカード。
【請求項５】
上記第１半導体チップの下面と上記第２半導体チップの上面との間に設けられ、上記第１半導体チップと上記第２半導体チップとを互いに固定する固定部材と、
上記第２半導体チップの下面と上記第３半導体チップの上面との間に設けられ、上記第２半導体チップと上記第３半導体チップとを互いに固定する固定部材とをさらに備える、請求項１から４のいずれか１つに記載メモリカード。
【請求項６】
上記第１回路基板及び上記第２回路基板のそれぞれは、回路が形成されたシリコン基板である、請求項１から５のいずれか１つに記載のメモリカード。
【請求項７】
上記第１半導体チップと上記第２半導体チップが情報を記憶するメモリチップであり、上記第３半導体チップが上記第１半導体チップと上記第２半導体チップを制御するコントロールチップである、請求項１から６のいずれか１つに記載のメモリカード。
【請求項８】
上記第３回路基板上に実装された上記第２回路基板の上面の高さ位置が上記第３半導体チップの上面の高さ位置よりも高く、上記第２回路基板上に実装された上記第１回路基板の上面の高さ位置が上記第２半導体チップの上面の高さ位置よりも高くなるように、上記それぞれの回路基板及び半導体チップが配置されている、請求項１から７のいずれか１つに記載のメモリカード。
【請求項９】
上記第３回路基板上に実装された上記第２回路基板の上面の高さ位置が上記第３半導体チップの上面の高さ位置よりも低く、上記第２回路基板上に実装された上記第１回路基板の上面の高さ位置が上記第２半導体チップの上面の高さ位置よりも低くなるように、上記それぞれの回路基板及び半導体チップが配置されている、請求項１から７のいずれか１つに記載のメモリカード。
【請求項１０】
方形状の第１半導体チップの下面の一辺近傍の領域のみを第１回路基板と対向させて上記第１回路基板の上面に実装する工程と、
方形状の第２半導体チップの下面の一辺近傍の領域のみを第２回路基板と対向させて上記第２回路基板の上面に実装する工程と、
第３回路基板の上面に第３半導体チップを実装する工程と、
上記第１半導体チップの下面における上記第１回路基板への実装領域以外の領域の少なくとも一部を、上記第２半導体チップの上面と対向させた状態で、上記第２回路基板の上面に上記第１回路基板を実装する工程と、
上記第２半導体チップの下面における上記第２回路基板への実装領域以外の領域の少なくとも一部を、上記第３半導体チップの上面と対向させた状態で、上記第３回路基板の上面に上記第１回路基板を実装する工程と、
上記第３回路基板の上記上面側において上記第１半導体チップ、上記第１回路基板、上記第２半導体チップ、上記第２回路基板、及び上記第３半導体チップをカバー部で覆う工程とを含むことを特徴とするメモリカードの製造方法。
【請求項１１】
第３回路基板の上面に第３半導体チップと第２回路基板を実装する工程と、
方形状の第２半導体チップの下面の一辺近傍以外の領域の少なくとも一部を、上記第３半導体チップの上面と対向させた状態で、上記一辺近傍の領域のみを上記第２回路基板の上面に対向させて上記第２回路基板の上面に実装するとともに、第１回路基板を上記第２回路基板の上面に実装する工程と、
方形状の台１半導体チップの下面の一辺近傍以外の領域の少なくとも一部を、上記第２半導体チップの上面と対向させた状態で、上記一辺近傍の領域のみを上記第１回路基板の上面に対向させて上記第１回路基板の上面に実装する工程と、
上記第３回路基板の上面側において、上記第１半導体チップ、上記第１回路基板、上記第２半導体チップ、上記第２回路基板、及び上記第３半導体チップをカバー部で覆う工程とを含むことを特徴とするメモリカードの製造方法。
【請求項１２】
上記第２回路基板の上面に上記第１回路基板を実装する工程の前に、上記第１半導体チップの上記第１回路基板に対する実装の良否と上記第２半導体チップの上記第２回路基板に対する実装状態の良否を、それぞれ上記第１回路基板と上記第２回路基板を介して電気的に検査する工程と、
上記第３回路基板の上面に上記第２回路基板を実装する工程の前に、上記第３半導体チップの上記第３回路基板に対する実装状態の良否を、上記第３回路基板を介して電気的に検査する工程とをさらに含む、請求項１０に記載のメモリカードの製造方法。
【請求項１３】
上記第２回路基板の上面に上記第２半導体チップと上記第１回路基板を実装する工程の前に、上記第３半導体チップの上記第３回路基板に対する実装状態の良否を、上記第３回路基板を介して電気的に検査する工程と、
上記第１半導体チップを実装する工程の前に、上記第２半導体チップの上記第２回路基板を介した上記第３回路基板に対する実装状態の良否を、上記第３回路基板を介して電気的に検査する工程と、
上記カバー部で覆う工程の前に、上記第１半導体チップの上記第１回路基板と上記第２回路基板を介した上記第３回路基板に対する実装状態の良否を、上記第３回路基板を介して電気的に検査する工程とをさらに含む、請求項１１に記載のメモリカードの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリカードおよびその製造方法に関する。
【背景技術】
【０００２】
従来、情報記録媒体の一つであるメモリカードはその省スペース性により携帯電話などの携帯型電子機器に広く使用されている。これらの携帯型電子機器は年々高機能化が進むとともに携帯性向上も同時に求められている。これに伴いメモリカードには小型化と記憶容量の大容量化が求められ、更なる小型のメモリカードが規格化され、業界規格として定められた形状寸法のまま大容量化を実現することが求められている。
【０００３】
このような市場からの要望に応えるための従来の技術として、リードフレーム上に搭載されたメモリチップ上に、もう１つのメモリチップをずらして積層し、さらに２つのメモリチップの電極およびリードフレーム上に搭載されたコントロールチップの電極を、金ワイヤを介してリードフレームに接続して、メモリカードを薄型化する技術が開示されている（例えば、特許文献１参照）。
【０００４】
【特許文献１】特開２００４−１３７３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の従来構造のメモリカードでは、チップの周囲において、ワイヤボンディングする電極と配線とを引き回すスペースを確保する必要があるため、メモリカードの小型化には限界があるという問題がある。
【０００６】
また、チップ実装後にワイヤを熱硬化性樹脂により封止しなければならず、筐体形成のための材料やプロセス選択の幅が狭く、またインラインでのワイヤボンディングとバッチ式硬化を伴う熱硬化性樹脂での封止によりリードタイムの短縮が図れず、製造コストの低減に限界があるという問題がある。
【０００７】
さらに、このような従来構造のメモリカードでは、各チップの実装の良否の検査を熱硬化性樹脂により封止した後にしか実施できないため、一部のチップに実装不良が生じた場合に、封止終了後まで不良を検出することができず、製造コスト低減化を阻害する要因となるという問題点がある。
【０００８】
従って、本発明の目的は、上記問題を解決することにあって、小型化及び記憶容量の大容量化を実現するとともに、その製造工程における生産性を高めて製造コストの低減化を図ることができるメモリカード及びメモリカードの製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明は以下のように構成する。
【００１０】
本発明の第１態様によれば、第１回路基板と、
その方形状の下面の一辺近傍の領域のみが上記第１回路基板と対向した状態で、上記第１回路基板に実装された第１半導体チップと、
上記第１回路基板の下面がその上面と対向した状態で実装された第２回路基板と、
その方形状の下面の一辺近傍の領域のみが上記第２回路基板と対向した状態で、上記第２回路基板に実装されるとともに、少なくともその上面の一部が、上記第１半導体チップの下面に接合された第２半導体チップと、
上記第２回路基板の下面がその上面と対向した状態で実装された第３回路基板と、
上記第３回路基板の上面にその下面が対向した状態で実装されるとともに、少なくともその上面の一部が、上記第２半導体チップの下面に接合された第３半導体チップと、
上記第３回路基板の上記上面側において上記第１半導体チップ、上記第１回路基板、上記第２半導体チップ、上記第２回路基板、及び上記第３半導体チップを覆うカバー部と、
を備えることを特徴とするメモリカードを提供する。
【００１１】
本発明の第２態様によれば、上記第１半導体チップがバンプを介在させて上記第１回路基板に実装されており、上記第２半導体チップがバンプを介在させて上記第２回路基板に実装されており、上記第３半導体チップがバンプを介在させて上記第３回路基板に実装されている、第１態様に記載のメモリカードを提供する。
【００１２】
本発明の第３態様によれば、上記カバー部が、上記第１半導体チップ、上記第１回路基板、上記第２半導体チップ、上記第２回路基板、及び上記第３半導体チップをその内側に収容する凹部を有するとともに、上記凹部の開口部において上記第３回路基板に取り付けられる成型部品により形成される、第１態様又は第２態様に記載のメモリカードを提供する。
【００１３】
本発明の第４態様によれば、上記カバー部が、上記第３回路基板上において、上記第１半導体チップ、上記第１回路基板、上記第２半導体チップ、上記第２回路基板、及び上記第３半導体チップを覆うように熱可塑性樹脂により成形されている、第１態様又は第２態様に記載のメモリカードを提供する。
【００１４】
本発明の第５態様によれば、上記第１半導体チップの下面と上記第２半導体チップの上面との間に設けられ、上記第１半導体チップと上記第２半導体チップとを互いに固定する固定部材と、
上記第２半導体チップの下面と上記第３半導体チップの上面との間に設けられ、上記第２半導体チップと上記第３半導体チップとを互いに固定する固定部材とをさらに備える、第１態様から第４態様のいずれか１つに記載メモリカードを提供する。
【００１５】
本発明の第６態様によれば、上記第１回路基板及び上記第２回路基板のそれぞれは、回路が形成されたシリコン基板である、第１態様から第５態様のいずれか１つに記載のメモリカードを提供する。
【００１６】
本発明の第７態様によれば、上記第１半導体チップと上記第２半導体チップが情報を記憶するメモリチップであり、上記第３半導体チップが上記第１半導体チップと上記第２半導体チップを制御するコントロールチップである、第１態様から第６態様のいずれか１つに記載のメモリカードを提供する。
【００１７】
本発明の第８態様によれば、上記第３回路基板上に実装された上記第２回路基板の上面の高さ位置が上記第３半導体チップの上面の高さ位置よりも高く、上記第２回路基板上に実装された上記第１回路基板の上面の高さ位置が上記第２半導体チップの上面の高さ位置よりも高くなるように、上記それぞれの回路基板及び半導体チップが配置されている、第１態様から第７態様のいずれか１つに記載のメモリカードを提供する。
【００１８】
本発明の第９態様によれば、上記第３回路基板上に実装された上記第２回路基板の上面の高さ位置が上記第３半導体チップの上面の高さ位置よりも低く、上記第２回路基板上に実装された上記第１回路基板の上面の高さ位置が上記第２半導体チップの上面の高さ位置よりも低くなるように、上記それぞれの回路基板及び半導体チップが配置されている、第１態様から第７態様のいずれか１つに記載のメモリカードを提供する。
【００１９】
本発明の第１０態様によれば、方形状の第１半導体チップの下面の一辺近傍の領域のみを第１回路基板と対向させて上記第１回路基板の上面に実装する工程と、
方形状の第２半導体チップの下面の一辺近傍の領域のみを第２回路基板と対向させて上記第２回路基板の上面に実装する工程と、
第３回路基板の上面に第３半導体チップを実装する工程と、
上記第１半導体チップの下面における上記第１回路基板への実装領域以外の領域の少なくとも一部を、上記第２半導体チップの上面と対向させた状態で、上記第２回路基板の上面に上記第１回路基板を実装する工程と、
上記第２半導体チップの下面における上記第２回路基板への実装領域以外の領域の少なくとも一部を、上記第３半導体チップの上面と対向させた状態で、上記第３回路基板の上面に上記第１回路基板を実装する工程と、
上記第３回路基板の上記上面側において上記第１半導体チップ、上記第１回路基板、上記第２半導体チップ、上記第２回路基板、及び上記第３半導体チップをカバー部で覆う工程とを含むことを特徴とするメモリカードの製造方法を提供する。
【００２０】
本発明の第１１態様によれば、第３回路基板の上面に第３半導体チップと第２回路基板を実装する工程と、
方形状の第２半導体チップの下面の一辺近傍以外の領域の少なくとも一部を、上記第３半導体チップの上面と対向させた状態で、上記一辺近傍の領域のみを上記第２回路基板の上面に対向させて上記第２回路基板の上面に実装するとともに、第１回路基板を上記第２回路基板の上面に実装する工程と、
方形状の台１半導体チップの下面の一辺近傍以外の領域の少なくとも一部を、上記第２半導体チップの上面と対向させた状態で、上記一辺近傍の領域のみを上記第１回路基板の上面に対向させて上記第１回路基板の上面に実装する工程と、
上記第３回路基板の上面側において、上記第１半導体チップ、上記第１回路基板、上記第２半導体チップ、上記第２回路基板、及び上記第３半導体チップをカバー部で覆う工程とを含むことを特徴とするメモリカードの製造方法を提供する。
【００２１】
本発明の第１２態様によれば、上記第２回路基板の上面に上記第１回路基板を実装する工程の前に、上記第１半導体チップの上記第１回路基板に対する実装の良否と上記第２半導体チップの上記第２回路基板に対する実装状態の良否を、それぞれ上記第１回路基板と上記第２回路基板を介して電気的に検査する工程と、
上記第３回路基板の上面に上記第２回路基板を実装する工程の前に、上記第３半導体チップの上記第３回路基板に対する実装状態の良否を、上記第３回路基板を介して電気的に検査する工程とをさらに含む、第１０態様に記載のメモリカードの製造方法を提供する。
【００２２】
本発明の第１３態様によれば、上記第２回路基板の上面に上記第２半導体チップと上記第１回路基板を実装する工程の前に、上記第３半導体チップの上記第３回路基板に対する実装状態の良否を、上記第３回路基板を介して電気的に検査する工程と、
上記第１半導体チップを実装する工程の前に、上記第２半導体チップの上記第２回路基板を介した上記第３回路基板に対する実装状態の良否を、上記第３回路基板を介して電気的に検査する工程と、
上記カバー部で覆う工程の前に、上記第１半導体チップの上記第１回路基板と上記第２回路基板を介した上記第３回路基板に対する実装状態の良否を、上記第３回路基板を介して電気的に検査する工程とをさらに含む、第１１態様に記載のメモリカードの製造方法を提供する。
【発明の効果】
【００２３】
本発明のメモリカードによれば、それぞれの半導体チップ及び回路基板を積層しながら、必要な領域において、互いに実装（電気的接合）された構成が採用されていることより、チップの周囲にワイヤボンディングするためのスペースを確保する必要を無くすことができる。その結果、半導体チップあるいは回路基板の上方あるいは下方のスペースを利用して配線が引き回せるとともに、基板サイズに近い大きさのメモリチップまでの搭載が可能となるため、メモリカードの小型化と高容量化を実現することができる。
【００２４】
本発明のメモリカードの製造方法によれば、それぞれの半導体チップと回路基板とを順次積層しながら、必要な領域において積層を同時に実装することができるため、メモリカードの製造工程における生産性を高めることができるとともに、製造されたメモリカードの小型化及び高容量化を実現することができる。
【発明を実施するための最良の形態】
【００２５】
以下に、本発明にかかる実施の形態を図面に基づいて詳細に説明する。
【００２６】
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、同じ構成要素については同じ符号を付し、その説明を省略する場合がある。
【００２７】
（第１実施形態）
本発明の第１の実施形態にかかるメモリカード１の構成を示す模式平面図を図１に示す。また、図１のメモリカード１におけるＡ−Ａ線断面図を図２に示す。なお、図１では、メモリカード１の内部構造の理解を容易にするために、カバー部７については輪郭のみを破線で示している。また、図１では、半導体チップの実装などに利用される封止樹脂は図示していない。
【００２８】
本第１実施形態では、メモリカード１として、ＳＤメモリカード（Ｓｅｃｕｒｅ  Ｄｉｇｉｔａｌ  ｍｅｍｏｒｙ  ｃａｒｄ）を例に説明する。メモリカードにおいて業界規格として定められた形状寸法の例としては、メモリカード１の長さと幅（図１中における左右方向と上下方向の大きさ）および厚さ（図２中における上下方向の大きさ）が、長さ：１４．９ｍｍ以上１５．１ｍｍ以下、幅：１０．９ｍｍ以上１１．１ｍｍ以下、厚さ：０．９ｍｍ以上１．１ｍｍ以下のものがある。本第１実施形態のメモリカード１の形状寸法は、長さ１５ｍｍ、幅１１ｍｍ、及び厚さ１ｍｍとする。また、以降の説明における便宜上、図２中における上側および下側をそれぞれ、メモリカード１の上側および下側として説明する。なお、以下の第２の実施の形態においても同様である。
【００２９】
図１及び図２に示すように、メモリカード１は、細長い矩形状の第１回路基板２と、同じく細長い矩形状の第２回路基板４と、第１回路基板２の上側の主面である上面２１にボールバンプ（いわゆる「スタッドバンプ」であり、以下、単に「バンプ」という。）３３を介在させて実装される第１半導体チップ３と、第１回路基板２の下面２２が接合された状態で実装される第２回路基板４の上側の主面である上面４１に、バンプ５３を介在させて実装される第２半導体チップ５と、上面６１に第２回路基板４の下面４２が接合された状態で実装される第３回路基板６と、第３回路基板６の上面６１にバンプ７３を介在させて実装される第３半導体チップ７と、第３回路基板６の上面６１にはんだを用いて実装される抵抗などの微細なチップ部品８と、第３回路基板６の上面６１側において、第１半導体チップ３、第１回路基板２、第２半導体チップ５、第２回路基板４、第３半導体チップ７、及びチップ部品８を覆うカバー部９を備える。
【００３０】
また、図２において、第１半導体チップ３、第２半導体チップ５、及び第３半導体チップ７が実装されている位置（あるいは領域）におけるメモリカード１の業界規格としての厚さは０．６ｍｍ以上０．８ｍｍ以下と定められており、本第１実施形態では、０．７ｍｍとなっている。
【００３１】
第３回路基板６は、例えば、長方形状を有するＦＲ−４．５相当のガラスエポキシ基板であり、その厚さは０．１ｍｍ以上０．４ｍｍ以下（例えば、本第１実施形態では、０．１６ｍｍ）とされている。
【００３２】
図２に示すように、第３回路基板６は、第２回路基板４が電気的に接続される電極６１２と、第３半導体チップ７が電気的に接続される電極６１１と、チップ部品８が電気的に接続される電極６１３をその上面６１に備える。
【００３３】
さらに、第３回路基板６は、外部の電子機器との接続用の複数の外部電極６２１をその下面６２に備える。
【００３４】
それぞれの外部電極６２１は、第３回路基板６の下面６２上に設けられている配線（図示せず）、第３回路基板６の下面６２から上面６１へと貫通するビアホール（図示せず）、及び上面６１上に設けられている配線（図示せず）を通してそれぞれの電極６１１、電極６１２、電極６１３と電気的に接続されている。
【００３５】
第２回路基板４は、例えば図１におけるＹ軸方向をその長手方向とする長方形状を有し、その厚さが０．１ｍｍ以上０．４ｍｍ以下（例えば、本第１実施形態では、０．１ｍｍ）とされている。
【００３６】
そして、第２回路基板４の上面４１には、第２半導体チップ５が電気的に接続される複数の電極４１１と、第１回路基板２が電気的に接続される複数の電極４１２が、第２回路基板４の長手方向（図１におけるＹ軸方向）に沿ってそれぞれ少なくとも１列以上で設けられている。なお、図１においてＸ軸方向とＹ軸方向は、第３回路基板６の表面沿いの方向であって、かつ互いに直交する方向である。
【００３７】
また、第２回路基板４の下面４２には電極４２１が設けられ、電極４２１は、接合材料として例えばはんだを介して第３回路基板６の上面６１の電極６１２に接合されている。
【００３８】
第１回路基板２は、例えば図１におけるＹ軸方向をその長手方向とする長方形状を有し、その厚さが０．１ｍｍ以上０．４ｍｍ以下（例えば、本第１実施形態では、０．１ｍｍ）とされている。なお、第１回路基板２は、その幅寸法（Ｘ軸方向の寸法）が、第２回路基板４の幅寸法（Ｘ軸方向の寸法）よりも小さくなるように形成されている。
【００３９】
そして、第１回路基板２の上面２１には、第１半導体チップ３が電気的に接続される複数の電極２１１が、第１回路基板２の長手方向に沿って少なくとも１列以上で設けられている。また、第１回路基板２の下面２２には電極２２１が設けられ、電極２２１は、接合材料として例えばはんだを介して第２回路基板４の上面４１の電極４１２に接合されている。
【００４０】
第１半導体チップ３、第２半導体チップ５、第３半導体チップ７は、例えば方形状を有するベアチップであり、厚さはそれぞれ０．０５ｍｍ以上０．３ｍｍ以下とされている。ここで、第１半導体チップ３と第２半導体チップ５は情報を記憶する機能を有するメモリチップであり、第３半導体チップ７は第１半導体チップ３及び第２半導体チップ５を制御する機能を有するコントロールチップである。
【００４１】
第１半導体チップ３は、その下面３２の電極（図示せず）上に形成されたバンプ３３を備え、バンプ３３は第１回路基板２の電極２１１に接合（接触が保たれている状態を含む）され、さらにこの接合状態において封止樹脂３４により封止されている。
【００４２】
また、第２半導体チップ５は、その下面５２の電極（図示せず）上に形成されたバンプ５３を備え、バンプ５３は第２回路基板４の電極４１１に接合（接触が保たれている状態を含む）され、さらにこの接合状態において封止樹脂５４により封止されている。
【００４３】
そして、第３半導体チップ７は、その下面７２の電極上に形成されたバンプ７３を備え、バンプ７３は第３回路基板６の電極６１１に接合（接触が保たれている状態を含む）され、さらにこの接合状態において封止樹脂７４により封止されている。
【００４４】
本第１実施形態では、封止樹脂３４、５４、７４として、第１回路基板２の上面２１、第２回路基板４の上面４１と第３回路基板６の上面６１に貼付できるフィルム状の非導電性樹脂材料（ＮＣＦ（Ｎｏｎ−Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ））などが利用される。そして、メモリカード１では、第１半導体チップ３と第１回路基板２との間に介在する封止樹脂３４によりバンプ３３の周囲が覆われた状態とされている。また、第２半導体チップ５と第２回路基板４との間に介在する封止樹脂５４によりバンプ５３の周囲が覆われた状態とされている。そして、第３半導体チップ７と第３回路基板６との間に介在する封止樹脂７４によりバンプ７３の周囲が覆われた状態とされている。
【００４５】
次に、それぞれの半導体チップと回路基板との接合状態における互いの配置関係について図１及び図２を用いて具体的に説明する。
【００４６】
まず、第１半導体チップ３における矩形状の下面３２における一辺近傍の領域（一辺沿いの縁部及びその近傍の領域）のみが、第１回路基板２と対向するように配置されている。具体的には、第１半導体チップ３の下面３２における図１のＸ軸方向左側の縁部領域において複数のバンプ３３がその縁部に沿って配置されており、これらのバンプ３３が、第１回路基板２の上面２１においてＹ軸方向に沿って配置された複数の電極２１１と対向された状態にて、互いに電気的に接合されている。
【００４７】
第２半導体チップ５における矩形状の下面５２における一辺近傍の領域（一辺沿いの縁部及びその近傍の領域）のみが、第２回路基板４と対向するように配置されている。具体的には、第２半導体チップ５の下面５２における図１のＸ軸方向左側の縁部領域において複数のバンプ５３がその縁部に沿って配置されており、これらのバンプ３３が、第２回路基板４の上面４１においてＹ軸方向に沿って配置された複数の電極４１１と対向された状態にて、互いに電気的に接合されている。
【００４８】
さらに、第３半導体チップ７は、第３回路基板６の上面６１の第２回路基板５とチップ部品８が実装されている領域以外の領域に実装されている。具体的には、第３半導体チップ７に形成されたそれぞれのバンプ７３が、第３回路基板６における上記領域に形成されたそれぞれの電極６１１と個別に対向された状態にて互いに電気的に接合されている。
【００４９】
また、第３半導体チップ７の上面７１は、第２半導体チップ５の下面５２のうちの第２回路基板４と対向する上記一辺近傍の領域以外の少なくとも一部の領域と対向している。さらに、第２半導体チップ５の上面５１は、第１半導体チップ３の下面３２のうちの第１回路基板２と対向する上記一辺近傍の領域以外の少なくとも一部の領域と対向している。
【００５０】
このように対向配置された状態において、図２に示すように、第１半導体チップ３の下面３２と第２半導体チップ５の上面５１との対向領域の間、並びに、第２半導体チップ５下面５２と第３半導体チップ７の上面１との対向領域の間には、接着剤などの固定部材１０が配置されている。この固定部材１０により、第１半導体チップ３、第２半導体チップ５、及び第３半導体チップ７が互いに接合されて固定された状態とされている。
【００５１】
カバー部９は、例えば樹脂材料により成形部品として形成され、第１半導体チップ３、第１回路基板２、第２半導体チップ５、第２回路基板４、第３半導体チップ７、及びチップ部品８を収容する凹部９１を備える。また、カバー部９は、凹部９１の開口部（すなわち開口部の縁部）において第３回路基板６に取り付けられている。
【００５２】
次に、このような構成を有する本第１実施形態のメモリカード１の製造方法について説明する。図３Ａ〜図３Ｃは、メモリカード１の製造方法の手順を示すフローチャートであり、図４Ａ〜図４Ｅは、メモリカード１の製造方法の各過程における状態を示す模式図である。なお、図４Ａ〜図４Ｅでは、図２と同様に、メモリカード１を図１のＡ−Ａ線の位置で切断した断面図で示している。なお、図３Ａ〜図３Ｃにおいて、符号Ｇ１、Ｇ２は、フローチャートの行き先を示している。
【００５３】
まず、図４Ａに示すように、第１半導体チップ３の下面３２のそれぞれの電極上にバンプ３３を形成する（ステップＳ１１）。
【００５４】
次に、第１回路基板２の上面２１のそれぞれの電極２１１を覆うように、例えばＮＣＦなどの封止樹脂３４を上面２１に貼り付けて配置する（ステップＳ１２）。
【００５５】
次に、実装装置（図示せず）により、第１半導体チップ３の下面３２の一辺近傍の領域が第１回路基板２の上面２１と対向して保持される。そして、バンプ３３が封止樹脂３４を介して電極２１１と対向するように第１半導体チップ３の位置を調整した後、第１半導体チップ３を第１回路基板２に押圧する。このとき、第１半導体チップ３の下面３２の一辺近傍の領域（下面３２の一辺沿いの縁部領域）のみが第１回路基板２の上面２１と対向された状態とされる。さらに、第１半導体チップ３を第１回路基板２に押圧した状態で、第１半導体チップ３を加熱し、バンプ３３を介在させて第１半導体チップ３と第１回路基板２を電気的に接続する。それとともに、封止樹脂３４が熱により硬化して、第１半導体チップ３が第１回路基板２に接合されて実装される（ステップＳ１３）。
【００５６】
以下では、第１回路基板２と第１回路基板２に実装された第１半導体チップ３をまとめて「第１メモリモジュール」という。上述のステップＳ１１からステップＳ１３の工程が実施されることにより、第１半導体チップ３の下面３２の一辺近傍の領域のみが第１回路基板２と対向して第１回路基板２の上面２１に実装されて、第１メモリモジュールが形成される。
【００５７】
次に、図４Ｂに示すように、第２半導体チップ５の下面５２のそれぞれの電極上にバンプ５３を形成する（ステップＳ１４）。
【００５８】
次に、第２回路基板４の上面４１のそれぞれの電極４１１を覆うように、例えばＮＣＦなどの封止樹脂５４を、上面４１における第２半導体チップ５の実装領域に貼り付けて配置する（ステップＳ１５）。
【００５９】
次に、実装装置（図示せず）により、第２半導体チップ５の下面５２が第２回路基板４の上面４１と対向して保持される。そして、バンプ５３が封止樹脂５４を介して電極４１１と対向するように第２半導体チップ５の位置を調整した後、第２半導体チップ５を第２回路基板４に押圧する。このとき、第２半導体チップ５の下面５２の一辺近傍の領域（下面５２の一辺沿いの縁部領域）のみが、第２回路基板４の上面４１における第２半導体チップ５の実装領域と対向した状態とされる。さらに、第２半導体チップ５を第２回路基板４に押圧した状態で、第２半導体チップ５を加熱し、バンプ５３を介在させて第２半導体チップ５と第２回路基板４を電気的に接続する。それとともに、封止樹脂５４が熱により硬化して、第２半導体チップ５が第２回路基板４に接合されて実装される（ステップＳ１６）。
【００６０】
以下では、第２回路基板４と第２回路基板４に実装された第２半導体チップ５をまとめて「第２メモリモジュール」という。上述のステップＳ１４からステップＳ１６の工程が実施されることにより、第２半導体チップ５の下面５２の一辺近傍の領域のみが第２回路基板４における第２半導体チップ５の実装領域と対向して第２回路基板４の上面４１に実装され、第２メモリモジュールが形成される。
【００６１】
次に、図４Ｃに示すように、第３半導体チップ７の下面７２のそれぞれの電極上にバンプ７３を形成する（ステップＳ１７）。そして、第３回路基板６の上面６１のそれぞれの電極６１１を覆うように、例えばＮＣＦなどの封止樹脂７４を、上面６１における第３半導体チップ７の実装領域に貼り付けて配置する（ステップＳ１８）。
【００６２】
次に、実装装置（図示せず）により、第３半導体チップ７の下面７２を第３回路基板６の上面６１に向けて保持する。そして、バンプ７３が封止樹脂７４を介して電極６１１と対向するように第３半導体チップ７の位置を調整する。さらに、第３半導体チップ７を第３回路基板６に押圧した状態で、第３半導体チップ７を加熱して、第３半導体チップ７を、バンプ７３を介在させて第３回路基板６と電気的に接続する。それとともに、封止樹脂７４が硬化して、第３半導体チップ７が第３回路基板６に接合されて実装される。（ステップＳ１９）。以下では、第３回路基板６と第３回路基板６に実装された第３半導体チップ７をまとめて「コントローラモジュール」という。上述のステップＳ１７からステップＳ１９の工程が実施されることにより、第３半導体チップ７が第３回路基板６の上面６１に実装されて、コントローラモジュールが形成される。
【００６３】
次に、検査装置（図示せず）で、第１メモリモジュール、第２メモリモジュール、及びコントローラモジュールの電気的な検査を行う。すなわち、第１回路基板２を介して第１メモリモジュールに検査用の電流を流すことにより、第１半導体チップ３の第１回路基板２に対する実装状態の良否、例えば第１半導体チップ３と第１回路基板２との間の電気的接続の良否や、第１半導体チップ３が正常に作動するか否かなどを電気的に検査する（ステップＳ２０）。また同様に、第２回路基板４を介して第２メモリモジュールに検査用の電流を流すことにより、第２半導体チップ５の第２回路基板４に対する実装状態の良否を電気的に検査する（ステップＳ２１）。そして、第３回路基板６を介してコントローラモジュールに検査電流を流すことにより、第３半導体チップ７の第３回路基板６に対する実装状態の良否を電気的に検査する（ステップＳ２２）。
【００６４】
次に、第１メモリモジュールと第２メモリモジュールの実装状態が正常であると判断されたものだけを用いて、図４Ｄに示すように、第２回路基板４の上面４１にマスクを介してクリームはんだ１１が塗布され、それぞれの電極４１２上にはんだ１１が配置される（ステップＳ２３）。また、第２半導体チップ５の上面５１には接着剤などの固定部材１０が供給されて配置される（ステップＳ２４）。
【００６５】
次に、第１回路基板２の下面２２のそれぞれの電極２２１が、第２回路基板４のそれぞれの電極４１２とはんだ１１と対向するように、第１メモリモジュール及び第２メモリモジュールの位置を調整する。この位置合わせの後、第１回路基板２を第２回路基板４上に接合して実装する。それとともに、第２半導体チップ５の上面５１上の固定部材１０は、第１半導体チップ３の下面３２により押圧された状態とされる。
【００６６】
その後、第１メモリモジュールと第２メモリモジュールのリフローを行う。これにより、第１半導体チップ３の下面３２の第１回路基板２と対向する一辺近傍の領域以外の他の領域の少なくとも一部を第２半導体チップ５の上面５１の少なくとも一部と対向させた状態にて、第１回路基板２の下面２２の電極２２１が第２回路基板４の上面４１の電極４１２と接合されて実装される（ステップＳ２５）。
【００６７】
以下では、第２メモリモジュールと第２メモリモジュールに実装された第１メモリモジュールをまとめて「メモリモジュール」という。
【００６８】
次に、検査装置（図示せず）で、このようの形成されたメモリモジュールの電気的な検査を行う。すなわち、第２回路基板４を介して第１メモリモジュールと第２メモリモジュールに検査用の電流を流すことにより、第１半導体チップ３の第１回路基板２に対する実装状態の良否、第２半導体チップ５の第２回路基板４に対する実装状態の良否、第１回路基板２の第２回路基板４に対する実装状態の良否を電気的に検査する（ステップＳ２６）。
【００６９】
次に、メモリモジュールとコントローラモジュールの実装状態が正常であると判断されたものだけを用いて、図４Ｅに示すように、第３回路基板６の上面６１にマスクを介してクリームはんだ１１が塗布され、それぞれの電極６１２及び電極６１３上にはんだ１１が配置される（ステップＳ２７）。また、第３半導体チップ７の上面７１には接着剤などの固定部材１０が供給されて配置される（ステップＳ２８）。
【００７０】
次に、第２回路基板４の下面４２のそれぞれの電極４２１が、第３回路基板６のそれぞれの電極６１２及びはんだ１１を介して対向するように、メモリモジュール及びコントローラモジュールの位置を調整する。この位置合わせが行われた後、第２回路基板４が第３回路基板６上に実装される。同様に、第３回路基板６の電極６１３上にチップ部品８をはんだ１１を介在させて実装する。それとともに、第３半導体チップ７の上面７１上の固定部材１０が、第２半導体チップ５の下面５２により押圧される。
【００７１】
その後、メモリモジュール、コントローラモジュール、及びチップ部品８のリフローを行う。これにより、第２半導体チップ５の下面５２において第２回路基板４と対向する一辺近傍の領域以外の他の領域の少なくとも一部を、第３半導体チップ７の上面７１の少なくとも一部と対向させた状態にて、第２回路基板４の下面４２の電極４２１が第３回路基板６の上面６１の電極６１２と接合されて実装される。（ステップＳ２９）。
【００７２】
次に、カバー部９を、その凹部９１の開口を介してメモリモジュールとチップ部品８が接合された第３回路基板６に取り付ける。これにより、第３回路基板６の上面６１側において、第１半導体チップ３、第１回路基板２、第２半導体チップ５、第２回路基板４、第３半導体チップ７、及びチップ部品８がカバー部９で覆われたメモリカード１が作製される（ステップＳ３０）。
【００７３】
さらに、上記メモリカード１の製造では、ステップＳ２０、Ｓ２１、Ｓ２２、Ｓ２６において実装状態の不良が検出された場合、他の正常なモジュールが準備され正常なモジュール同士が接合される。また、実装状態の不良が検出されたモジュールに対してはリペア作業（例えば、半導体チップの接合解除や再実装）が行われる。
【００７４】
以上に説明したように、第１の実施の形態によれば、第１半導体チップ３の下面３２の一辺近傍の領域のみが、対向する第１回路基板２の上面２１に実装され、第２半導体チップ５の下面５２の一辺近傍の領域のみが、対向する第２回路基板４の上面４１に実装され、第１回路基板２を第２回路基板４の上面４１に接合することにより、第１半導体チップ３の下面３２の上記一辺近傍の領域以外の他の一部の領域が、第２回路基板４の上面４１に実装された第２半導体チップ５と対向し、そして、第２回路基板４を第３回路基板６の上面６１に接合することにより、第２半導体チップ５の下面５２の上記一辺近傍の領域以外の他の一部の領域が、第３回路基板６の上面６１に実装された第３半導体チップ７と対向するようなそれぞれの部材の配置関係を実現することができる。この結果、それぞれの半導体チップの周囲にワイヤボンディングを行うためのスペースを確保する必要を無くすことができる。従って、それぞれの半導体チップの厚み方向のスペース、例えば半導体チップ下方のスペースに配線を引き回すことが可能となるとともに、回路基板のサイズに近い大きさのメモリチップまでを搭載することが可能となるため、メモリカードの小型化と高容量化を実現することができる。
【００７５】
また、本第１実施形態のメモリカードの製造方法によれば、第１半導体チップ３を第１回路基板に実装し、第２半導体チップ５を第２回路基板４に実装し、第３半導体チップ７を第３回路基板６に実装し、それぞれをモジュール化した状態でさらに積層することにより、メモリカードが製造される。そのため、全モジュールを積層する前に、各モジュールの電気的検査を行うことで、第１半導体チップ３、第２半導体チップ５、及び第３半導体チップ７の実装状態の良否を個別に検査することができる。また、第１半導体チップ３が実装された第１回路基板を、第２半導体チップ５が実装された第２回路基板４に実装して形成されたモジュールの電気的良否も検査することができる。その結果、実装状態の不良をそれぞれのモジュールを積層する前に検出することができ、実装状態が良品であると判断されたモジュールのみを積層することで、メモリカードの製造工程における生産コストを低減することができる。
【００７６】
また、従来におけるメモリカードの構造および製造方法にように、半導体チップをワイヤボンディングにより回路基板に実装する場合、ワイヤの封止が必要であり、通常、回路基板の上面にてワイヤを覆うように粘度が低い熱硬化性樹脂などを成形し、メモリカードのカバー部が形成される場合が多い。
【００７７】
これに対して、本第１実施形態のメモリカードでは、第１半導体チップ３、第２半導体チップ５、及び第３半導体チップ７を、バンプ３３、５３、７３を介在させて第１回路基板２、第２回路基板４、及び第３回路基板６にフリップチップ実装するような構造が採用されている。そのため、第１半導体チップ３、第２半導体チップ５、第３半導体チップ７、第１回路基板２、及び第２回路基板４を必ずしも熱硬化性樹脂などにより封止する必要がない。
【００７８】
その結果、カバー部９の材料や形成方法の選択の自由度が向上する。また、第１半導体チップ３、第２半導体チップ５、及び第３半導体チップ７のフリップチップ実装構造の採用により、ワイヤボンディング実装に比べて、実装時の信頼性を向上させることができる。さらに、第１半導体チップ３、第２半導体チップ５、及び第３半導体チップ７を、封止樹脂３４、５４、７４を介して回路基板に実装する構造が採用されているため、半導体チップと回路基板との電気的接続部を別途封止する工程を設ける必要がない。また、成型部品として形成されるカバー部９で、第１半導体チップ３、第１回路基板２、第２半導体チップ５、第２回路基板４、及び第３半導体チップ７などを覆う構成が採用されていることにより、熱硬化性樹脂などで封止してカバー部を形成する場合に比べて、メモリカード１の製造工程を簡素化することができる。
【００７９】
（第２実施形態）
以下に、本発明の第２の実施形態に係るメモリカードについて、図面を用いて説明する。この説明にあたって、図５に本第２実施形態のメモリカード１０１の断面図を示す。なお、メモリカード１０１の基本的な構成は上記第１実施形態とほぼ同様であるため、同じ構成部材には同じ符号を付してその説明を簡略化する。
【００８０】
図５に示すように、メモリカード１０１は、第１回路基板２、第２回路基板４、及び第３回路基板６の互いの実装方法が図２に示す上記第１実施形態のメモリカード１とは異なっており、第１回路基板２と第２回路基板４はそれぞれのバンプ２３を介在させて接続され、第２回路基板４と第３回路基板６はそれぞれのバンプ４３を介在させて接続されている。また、第１半導体チップ３の下面３２は封止樹脂３４で封止され、第２半導体チップ５の下面５２と第１回路基板２の下面２２は封止樹脂５４で封止され、第３半導体チップ７の下面７２と第２回路基板４の下面４２は封止樹脂で封止されている。そして、第１回路基板２と第２回路基板４は例えば回路が形成されたシリコン（Ｓｉ）基板により構成されている。さらに、第３回路基板６の上面６１側において第１半導体チップ３、第１回路基板２、第２半導体チップ５、第２回路基板４、第３半導体チップ７、チップ部品８とを覆う熱可塑性樹脂により形成されたカバー部１０９を備える。
【００８１】
以下、本第２実施形態のメモリカード１０１の製造方法について説明する。図６Ａと図６Ｂは、メモリカード１０１の製造方法の手順を示すフローチャートであり、図７Ａ〜図７Ｄは、メモリカード１０１の製造方法の過程における状態の断面を示す模式図である。なお、図６Ａ及び図６Ｂにおいて、符号Ｇ３はフローチャートの行き先を示している。
【００８２】
まず、図７Ａに示すように、第１半導体チップ３の下面３２の電極上にバンプ３３、第１回路基板２の下面２２の電極上にバンプ２３、第２半導体チップ５の下面５２の電極上にバンプ５３、第２回路基板４の下面４２の電極上にバンプ４３、第３半導体チップ７の下面７２の電極上にバンプ７３を形成する（ステップＳ３１）。
【００８３】
次に、第３回路基板６の上面６１において、第３半導体チップ７および第２回路基板４が実装される領域に、例えばＮＣＦなどの封止樹脂７４を貼り付けて配置する。これにより、それぞれの電極６１１及び電極６１２が封止樹脂７４により覆われた状態とされる（ステップＳ３２）。
【００８４】
次に、実装装置（図示せず）により、第３半導体チップ７の下面７２を第３回路基板６の上面６１と対向して保持する。そして、それぞれのバンプ７３が封止樹脂７４を介してそれぞれの電極６１１と個別に対向するように第３半導体チップ７の位置を調整した後、第３半導体チップ７を第３回路基板６に押圧する。次に、実装装置（図示せず）により、第２回路基板４の下面４２を第３回路基板６の上面６１と対向して保持する。そして、それぞれのバンプ４３が封止樹脂７４を介してそれぞれの電極６１２と対向するように第２回路基板４の位置を調整した後、第２回路基板４を第３回路基板６に押圧する。さらに、第３半導体チップ７及び第２回路基板４を第３回路基板６に押圧した状態で、第３半導体チップ７及び第２回路基板４を加熱して、第３半導体チップ７を、バンプ７３を介在させて第３回路基板６と電気的に接続するとともに、第２回路基板４を、バンプ４３を介在させて第３回路基板６と電気的に接続する。それとともに、封止樹脂７４が硬化して、第３半導体チップ７及び第２回路基板４が第３回路基板６に接合されて実装される（ステップＳ３３）。以下では、第３回路基板６と第３回路基板６に実装された第３半導体チップ７および第２回路基板４をまとめて「第１１モジュール」という。
【００８５】
次に、検査装置（図示せず）で、第１１モジュールの電気的な検査を行う。第３回路基板６を介して第１モジュールに検査用電流を流すことにより、第３半導体チップ７の第３回路基板６に対する実装状態の良否を電気的に検査する（ステップＳ３４）。
【００８６】
次に、第１１モジュールの実装状態が正常であると判断されたものだけを用いて、図７Ｂに示すように、第２回路基板４の上面４１と、第３半導体チップ７の上面７１において第２半導体チップ５および第１回路基板２が実装される領域に、例えばＮＣＦなどの封止樹脂５４を貼り付けて配置する。これにより、封止樹脂５４によりそれぞれの電極４１１及び電極４１２が覆われた状態とされる（ステップＳ３５）。
【００８７】
次に、実装装置（図示せず）により、第２半導体チップ５の下面５２を第２回路基板４の上面４１と対向して保持する。そして、それぞれのバンプ５３が封止樹脂５４を介してそれぞれの電極４１１と個別に対向するように第２半導体チップ５の位置を調整した後、第２半導体チップ５を第２回路基板４に押圧する。次に、実装装置（図示せず）により、第１回路基板２の下面２２を第２回路基板４の上面４１と対向して保持する。そして、それぞれのバンプ２３が封止樹脂５４を介してそれぞれの電極４１２と対向するように第１回路基板２の位置を調整した後、第１回路基板２を第２回路基板４に押圧する。このとき、第２半導体チップ５の下面５２の一辺近傍の領域（下面５２の一辺沿いの縁部領域）のみが第２回路基板４の上面４１と対向された状態とする。
【００８８】
さらに、第２半導体チップ５と第１回路基板２を第２回路基板４および第３半導体チップ７の上面７１に押圧した状態で、第２半導体チップ５及び第１回路基板２を加熱して、第２半導体チップ５を、それぞれのバンプ５３を介在させて第２回路基板４と電気的に接続するとともに、第１回路基板２を、それぞれのバンプ２３を介在させて挟んで第２回路基板４と電気的に接続する。これにより、封止樹脂５４が硬化して、第２半導体チップ５及び第１回路基板２が第２回路基板４に接合されて実装されるとともに、第２半導体チップ５の下面５２と第３半導体チップ７の上面７１が接合されて固定される（ステップＳ３６）。
【００８９】
このようにステップＳ３５からステップＳ３６の工程が実施されることにより、第２半導体チップ５の下面５２の一辺近傍の領域のみを第２回路基板４と対向して第２回路基板４の上面４１に実装されるとともに、第２半導体チップ５の下面５２の第２回路基板４と対向する一辺近傍の領域以外の他の領域の少なくとも一部を第３半導体チップ７の上面７１の少なくとも一部と対向させて実装される。
【００９０】
以下では、第３回路基板６、第３回路基板６に実装された第３半導体チップ７、第２回路基板４、第２回路基板４を介して第３回路基板６に実装された第２半導体チップ５、及び第１回路基板２をまとめて「第１２モジュール」という。
【００９１】
次に、検査装置（図示せず）で、第１２モジュールの電気的な検査を行う。第３回路基板６を介して第１２モジュールに検査用電流を流すことにより、第３半導体チップ７の第３回路基板６に対する実装状態の良否と、第２半導体チップ５の第２回路基板４を介した第３回路基板６に対する実装状態の良否を電気的に検査する（ステップＳ３７）。
【００９２】
次に、第１２モジュールの実装状態が正常であると判断されたものだけを用いて、図７Ｃに示すように、第１回路基板２の上面２１と第２半導体チップ５の上面５１の第１半導体チップ３を実装する領域に、例えばＮＣＦなどの封止樹脂３４を貼り付けて配置する。これにより、封止樹脂３４によってそれぞれの電極２１１が覆われた状態とされる（ステップＳ３８）。
【００９３】
次に、実装装置（図示せず）により、第１半導体チップ３の下面３２を第１回路基板２の上面２１と対向して保持する。そして、それぞれのバンプ３３が封止樹脂３４を介してそれぞれの電極２１１と個別に対向するように第１半導体チップ３の位置を調整した後、第１半導体チップ３を第１回路基板２に押圧する。このとき、第１半導体チップ３の下面３２の一辺近傍の領域（下面３２の一辺沿いの縁部領域）のみが第１回路基板２の上面２１と対向した状態とされる。さらに、第１半導体チップ３を第１回路基板２および第２半導体チップ５の上面５１に押圧した状態で、第１半導体チップ３を加熱して、第１半導体チップ３を、それぞれのバンプ３３を介在させて第１回路基板２と電気的に接続する。それとともに、封止樹脂３４が硬化して、第１半導体チップ３が第１回路基板２に接合されて実装されるとともに、第１半導体チップ３の下面３２と第２半導体チップ５の上面５１が互いに接合されて固定される（ステップＳ３９）。
【００９４】
上述のステップＳ３８からステップＳ３９の工程が実施されることにより、第１半導体チップ３の下面３２の一辺近傍の領域のみが第１回路基板２と対向して第１回路基板２の上面２１に実装されるとともに、第１半導体チップ３の下面３２の第１回路基板２と対向する一辺近傍の領域以外の他の領域の少なくとも一部を第２半導体チップ５の上面５１の少なくとも一部と対向させて実装される。
【００９５】
以下では、第３回路基板６、第３回路基板６に実装された第３半導体チップ７及び第２回路基板４、第２回路基板４を介して第３回路基板６に実装された第２半導体チップ５及び第１回路基板２、第２回路基板４及び第１回路基板２を介して第３回路基板６に実装された第１半導体チップ３をまとめて「第１３モジュール」という。
【００９６】
次に、検査装置（図示せず）で、第１３モジュールの電気的な検査を行う。第３回路基板６を介して第３モジュールに検査用電流を流すことにより、第３半導体チップ７の第３回路基板６に対する実装状態の良否、第２半導体チップ５の第２回路基板４を介した第３回路基板６に対する実装状態の良否と第１半導体チップ３の第２回路基板４と第１回路基板２を介した第３回路基板６に対する実装状態の良否を電気的に検査する（ステップＳ４０）。
【００９７】
次に、第１３モジュールの実装状態が正常であると判断されたものだけを用いて、図７Ｄに示すように、第３回路基板６の上面６１にマスクを介してクリームはんだ１１が塗布され、電極６１３上にはんだ１１が配置される（ステップＳ４１）。そして、第３回路基板６の電極６１３上にはんだ１１を介在させてチップ部品８を実装する。
【００９８】
その後、第１３モジュール及びチップ部品８のリフローを行う。これにより、チップ部品８が第３回路基板６の上面６１の電極６１３に実装される（ステップＳ４２）。
【００９９】
その後、例えばインサート成形などにより、第３回路基板６上に第１半導体チップ３、第１回路基板２、第２半導体チップ５、第２回路基板４、第３半導体チップ７、及びチップ部品８を覆う熱可塑性樹脂を成形してカバー部１０９を形成する。このようにして、本第２実施形態のメモリカード１０１が製造される（ステップＳ４３）。
【０１００】
このような本第２実施形態のメモリカードの構成及び製造方法によれば、第３回路基板６への第３半導体チップ７と第２回路基板４の接合を同時に行え、また第２回路基板４への第２半導体チップ５と第１回路基板２の接合と、第２半導体チップ５の下面５２と第３半導体チップ７の上面７１の固定を同時に行え、さらに第１回路基板２への第１半導体チップ３の接合と第１半導体チップ３の下面３２と第２半導体チップ５の上面５１の固定を同時に行えるため、生産性を高めることができる。
【０１０１】
また、本第２実施形態によれば、上記第１実施形態と同様に、半導体チップの周囲にワイヤボンディングするスペースを確保する必要なく、半導体チップ下方のスペースを有効活用して配線が引き回せるとともに、回路基板サイズに近い大きさのメモリチップまでの実装が可能となるため、メモリカードの小型化と高容量化を実現することができる。
【０１０２】
また、本第２実施形態によれば、上記第１実施形態と同様に、第１半導体チップ３、第２半導体チップ５、及び第３半導体チップ７をフリップチップ実装することにより、従来のように硬化性樹脂などで封止してカバー部を形成する場合に比べて、カバー部１０９の材料や形成方法の選択の自由度を向上することができるとともに、その製造を簡素化することができる。また、第１半導体チップ３、第２半導体チップ５、及び第３半導体チップ７のフリップチップ実装構造が採用されていることにより、ワイヤボンディング実装に比べて、実装時の信頼性を向上させることができる。
【０１０３】
また、本第２実施形態によれば、各モジュール段階で検査し、各モジュール段階での実装状態の良否を検査できるため、完成品であるメモリカードに不良品モジュールが混入することを効果的に抑制することができ、その結果、メモリカードの製造工程における生産性を向上させることができ、生産コストを低減できる。
【０１０４】
さらに、本第２実施形態によれば、特に、カバー部１０９を熱可塑性樹脂で形成することにより、カバー部１０９の硬さを低減し、安全性などの信頼性を高めることができる。
【０１０５】
（第３実施形態）
以下に、本発明の第３の実施形態に係るメモリカードについて説明する。
【０１０６】
本第３実施形態のメモリカードは、上記第１実施形態または上記第２実施形態において、第３半導体チップ７、第２回路基板４、第２半導体チップ５、及び第１回路基板２の厚みとそれぞれの実装高さをコントロールして、第３回路基板７の上面７１に実装された第２回路基板４の上面４１の高さ位置が、第３半導体チップ７の上面７１の高さ位置よりも高く、第２回路基板４の上面４１に実装された第１回路基板２の上面２１の高さ位置が、第２半導体チップ５の上面５１の高さ位置よりも高くされた構造を有するものである。
【０１０７】
本第３実施形態のメモリカードのような高さ位置関係を有する構造を採用することにより、各半導体チップ間の距離を互いに離すことができる。その結果、その間を充填する固定部材１０または封止樹脂３４、５４の応力緩和性を高めることができ、メモリカードにおける各構成部材の実装信頼性を向上させることができる。
【０１０８】
（第４実施形態）
以下に、本発明の第４の実施形態に係るメモリカードについて説明する。
【０１０９】
本第４実施形態のメモリカードは、上記第１実施形態または上記第２実施形態において第３半導体チップ７、第２回路基板４、第２半導体チップ５、及び第１回路基板２の厚みとそれぞれの実装高さ位置をコントロールして、第３回路基板７の上面７１に実装された第２回路基板４の上面４１の高さ位置が、第３半導体チップ７の上面７１の高さ位置よりも低く、第２回路基板４の上面４１に実装された第１回路基板２の上面２１の高さ位置が、第２半導体チップ５の上面５１の高さ位置よりも低くされた構造を有するものである。
【０１１０】
本第４の実施の形態のメモリカードのような高さ位置関係を有する構造を採用することにより、バンプ３３、５３に、例えばはんだボールなどの実装高さが高くなる工法が用いられるような場合であっても、各半導体チップ間の距離を短くすることができるため、メモリカードの薄型化を実現することができる。
【０１１１】
以上、本発明の様々な実施形態について説明してきたが、本発明は上記実施形態に限定されるものではなく、以下に示すように様々な変更が可能である。
【０１１２】
すなわち、上記それぞれの実施形態では、第１半導体チップ３と第２半導体チップ５をメモリチップ、第３半導体チップ７をコントロールチップである場合を例として説明したが、これに限らない。例えば、ＡＳＩＣなどの他のベアチップを第１半導体チップ３、第２半導体チップ５、及び第３半導体チップ７として用いてもよい。さらに、第１半導体チップ３、第２半導体チップ５、及び第３半導体チップ７として３つのメモリチップを積層して、第３回路基板６の他の領域に実装したコントロールチップにより３つのメモリチップが制御されるような構成としてもよい。また、第３半導体チップ７として、情報の記憶機能及び他のメモリチップを制御する機能を併せて備えるメモリ・コントローラ兼用チップが採用され、このメモリ・コントローラ兼用チップが第３回路基板６に実装されるような場合であってもよい。なお、このとき、半導体チップは、部分的に半導体機能を利用したチップであれば、全体が半導体機能を有するチップでなくてもよい。
【０１１３】
また、上記それぞれの実施形態では、バンプ３３、５３、７３を第１半導体チップ３の電極上、第２半導体チップ５の電極上、及び第３半導体チップ７の電極上に形成した例を説明したが、それぞれを第１回路基板２の電極２１１上、第２回路基板４の電極４１１上、及び第３回路基板６の電極６１１上に形成してもよい。さらに、バンプ２３、３３、４３、５３、７３として、スタッドバンプ外に、他の種類のボールバンプやメッキバンプ、はんだバンプなどを用いてもよい。
【０１１４】
また、上記それぞれの実施形態では、封止樹脂として、ＮＣＦなどの貼付を例として説明したがこれに限られない。例えば、非導電性樹脂ペーストの塗布、異方導電性樹脂フィルムや異方導電性樹脂ペーストを用いて封止樹脂を形成してもよい。
【０１１５】
また、上記それぞれの実施形態では、第１半導体チップ３の第１回路基板への実装後に、第２半導体チップ５の第２回路基板４への実装を行い、第３半導体チップ７の第３回路基板６への実装を行う順番を例として説明したが、これに限られない。例えば、第２半導体チップ５の第２回路基板４の実装と第３半導体チップ７の第３回路基板６への実装を、第１半導体チップ３の第１回路基板への実装と並行して行うなどしてもよい。同様に、各モジュールの実装の良否の検査の順番も上記それぞれの実施形態の順番に限らず、並行して行うなどしてもよい。
【０１１６】
また、上記それぞれの実施形態では、第１半導体チップ、第２半導体チップ、及び第３半導体チップをフリップチップ実装する例で説明したが、これに限られない。必要に応じて、第１半導体チップ３の第１回路基板への実装、第２半導体チップ５の第２回路基板４への実装、及び第３半導体チップ７の第３回路基板６への実装の少なくとも一つをワイヤボンディングにより行ってもよい。ただし、実装の信頼性向上やカバー部の材料や形成方法の選択の自由度を向上させる点から、第１半導体チップ３、第２半導体チップ５、及び第３半導体チップ７をフリップチップ実装で回路基板に実装することが好ましい。
【０１１７】
また、上記それぞれの実施形態では、カバー部を熱可塑性樹脂で形成する例で説明したが、これに限られない。必要に応じて、熱硬化性樹脂などの成形によりカバー部を形成してもよい。ただし、メモリカードの製造をより簡素化するという点からは、カバー部を成型部品とすることが好ましい。また、カバー部の硬さを低減して安全性を高めるという点から、カバー部を熱可塑性樹脂で成形することが好ましい。
【０１１８】
なお、本発明のメモリカードは、ＳＤカード以外の、例えばＩＣカードなどの他のカード型記録媒体としても利用することができる。
【０１１９】
なお、上記様々な実施形態のうちの任意の実施形態を適宜組み合わせることにより、それぞれの有する効果を奏するようにすることができる。
【産業上の利用可能性】
【０１２０】
本発明は、情報を記録する、特に小型化や薄型化が要望されるメモリカードなどの技術分野に有用である。
【図面の簡単な説明】
【０１２１】
【図１】本発明の第１実施形態にかかるメモリカードの構成を示す平面図
【図２】図１のメモリカードにおけるＡ−Ａ線断面図
【図３Ａ】第１実施形態のメモリカードの製造方法のフローチャート
【図３Ｂ】図３Ａに続く、第１実施形態のメモリカードの製造方法のフローチャート
【図３Ｃ】図３Ｂに続く、第１実施形態のメモリカードの製造方法のフローチャート
【図４Ａ】第１実施形態のメモリカードの製造方法の過程の状態を示す模式図
【図４Ｂ】第１実施形態のメモリカードの製造方法の過程の状態を示す模式図
【図４Ｃ】第１実施形態のメモリカードの製造方法の過程の状態を示す模式図
【図４Ｄ】第１実施形態のメモリカードの製造方法の過程の状態を示す模式図
【図４Ｅ】第１実施形態のメモリカードの製造方法の過程の状態を示す模式図
【図５】本発明の第２実施形態にかかるメモリカードの断面図
【図６Ａ】第２実施形態のメモリカードの製造方法のフローチャート
【図６Ｂ】図６Ａに続く、第２実施形態のメモリカードの製造方法のフローチャート
【図７Ａ】第２実施形態のメモリカードの製造方法の過程の状態を示す模式図
【図７Ｂ】第２実施形態のメモリカードの製造方法の過程の状態を示す模式図
【図７Ｃ】第２実施形態のメモリカードの製造方法の過程の状態を示す模式図
【図７Ｄ】第２実施形態のメモリカードの製造方法の過程の状態を示す模式図
【符号の説明】
【０１２２】
１，１０１  メモリカード
２  第１回路基板
３  第１半導体チップ
４  第２回路基板
５  第２半導体チップ
６  第３回路基板
７  第３半導体チップ
８  チップ部品
９，１０９  カバー部
１０  固定部材
１１  はんだ
２１，３１，４１，５１，６１，７１  上面
２２，３２，４２，５２，６２，７２  下面
３３，５３，７３  バンプ
３４，５４，７４  封止樹脂
９１  凹部
２１１，２２１，４１１，４１２，４２１，６１１，６１２，６１３  電極
６２１  外部電極
【図１】
2008293089.tif 000003
【図２】
2008293089.tif 000004
【図３Ａ】
2008293089.tif 000005
【図３Ｂ】
2008293089.tif 000006
【図３Ｃ】
2008293089.tif 000007
【図４Ａ】
2008293089.tif 000008
【図４Ｂ】
2008293089.tif 000009
【図４Ｃ】
2008293089.tif 000010
【図４Ｄ】
2008293089.tif 000011
【図４Ｅ】
2008293089.tif 000012
【図５】
2008293089.tif 000013
【図６Ａ】
2008293089.tif 000014
【図６Ｂ】
2008293089.tif 000015
【図７Ａ】
2008293089.tif 000016
【図７Ｂ】
2008293089.tif 000017
【図７Ｃ】
2008293089.tif 000018
【図７Ｄ】
2008293089.tif 000019