(57)【要約】【課題】本発明は、映像信号処理装置に関し、動きベクトルにより動き補正してビデオ信号をフォーマット変換する場合に適用して、従来に比して構成を簡略化する。【解決手段】本発明は、１ラインの画素数を増大させた後（２２）、動きベクトルＭＶを用いた動き補正の補間処理（２９、３０）を実行する。【選択図】        図１
2008136016.tif 000002
【特許請求の範囲】
【請求項１】
動きベクトルを用いたフィールド内挿処理により、入力ビデオ信号のフォーマットを変換して出力ビデオ信号を出力する映像信号処理装置において、
前記動きベクトルを検出する動きベクトル検出回路と、
前記入力ビデオ信号の１ラインの画素数を増大させて、前記入力ビデオ信号の１ラインの画素数を前記出力ビデオ信号の１ラインの画素数に変換して出力する画素数変換回路と、
前記画素数変換回路から出力されるビデオ信号を入力し、現フィールドのビデオ信号と前フィールドのビデオ信号とを出力するビデオ信号出力回路と、
前記現フィールドのビデオ信号のライン数を、前記出力ビデオ信号のライン数に変換すると共に、前記動きベクトルに基づいて垂直方向に動き補正する現フィールドのライン数変換回路と、
前記前フィールドのビデオ信号のライン数を、前記出力ビデオ信号のライン数に変換すると共に、前記動きベクトルに基づいて垂直方向に動き補正する前フィールドのライン数変換回路と、
前記現フィールドのライン数変換回路で処理された前記現フィールドのビデオ信号を、前記動きベクトルに基づいて水平方向に動き補正する現フィールドの画素補間回路と、
前記前フィールドのライン数変換回路で処理された前記前フィールドのビデオ信号を、前記動きベクトルに基づいて水平方向に動き補正する前フィールドの画素補間回路と、
前記現フィールドの画素補間回路で処理された前記現フィールドのビデオ信号と、前記前フィールドの画素補間回路で処理された前記前フィールドのビデオ信号とを内挿演算処理して前記出力ビデオ信号を生成するフィールド内挿回路とを備える
ことを特徴とする映像信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、映像信号処理装置に関し、動きベクトルにより動き補正してビデオ信号をフォーマット変換する場合に適用することができる。本発明は、１ラインの画素数を増大させた後、動きベクトルを用いた動き補正の補間処理を実行することにより、従来に比して構成を簡略化する。
【背景技術】
【０００２】
従来、ビデオ信号のフォーマットを変換する映像信号処理装置では、動きベクトルを用いた動き補正により画像歪みを軽減しており、２００５年放送技術４月号Ｐ７０〜Ｐ７２「ＶＣ３１型マルチフォーマットコンバータ」には、ＳＤＴＶ、ＨＤＴＶ間で相互にフォーマットを変換する映像信号処理装置が提案されている。
【０００３】
ここで図３は、この参考文献に記載の映像信号処理装置において、ＳＤＴＶフォーマットのビデオ信号をＨＤＴＶフォーマットのビデオ信号に変換する場合のブロック図である。映像信号処理装置１は、この図３の例では、画素数／ライン数／フィールド周波数が７２０／２８８／５０〔Ｈｚ〕のビデオ信号Ｓ１を、画素数／ライン数／フィールド周波数が１９２０／５４０／５９．９４〔Ｈｚ〕のビデオ信号Ｓ２に変換する。なおこの図３では、輝度信号の処理系についてのみ示すが、色差信号の処理系についても同一に構成される。
【０００４】
すなわち映像信号処理装置１において、動きベクトル検出回路２は、ビデオ信号Ｓ１から動きベクトルＭＶを順次検出し、遅延回路３は、この動きベクトル検出回路２において処理に要する時間の分だけ、ビデオ信号Ｓ１を遅延させて出力する。
【０００５】
フィールド数変換メモリ４は、遅延回路３から出力されるビデオ信号Ｓ１、動きベクトル検出回路２から出力される動きベクトルＭＶを格納して所定順序で出力することにより、ビデオ信号Ｓ１のフィールド周波数を変換して画素数／ライン数／フィールド周波数が７２０／２８８／５９．９４〔Ｈｚ〕のビデオ信号Ｓ３Ａ、Ｓ３Ｂを出力する。このときフィールド数変換メモリ４は、現フィールド及び前フィールドの２系統によりビデオ信号Ｓ３Ａ、Ｓ３Ｂを出力する。またフィールド数変換メモリ４は、このビデオ信号Ｓ３Ａ、Ｓ３Ｂの出力に対応するように、処理対象ブロックの動きベクトルＭＶ、処理対象ブロックの周辺ブロックの動きベクトルＭＶを出力する。
【０００６】
ライン数変換部５は、フィールド数変換メモリ４から出力される現フィールド及び前フィールドによる２系統のビデオ信号Ｓ３Ａ、Ｓ３Ｂを、それぞれライン内挿回路５Ａ、５Ｂに入力し、ここでそれぞれライン内挿演算処理してライン数を５４０本に変換する。またこのライン数の変換処理において、動きベクトル選択回路６から出力される垂直方向の動きベクトルＶｙにより動き補正の処理を実行する。
【０００７】
画素変換部７は、ライン数変換部５から出力される現フィールド及び前フィールドによる２系統のビデオ信号Ｓ３Ａ、Ｓ３Ｂを、それぞれ画素補間回路７Ａ、７Ｂに入力する。ここで画素補間回路７Ａ、７Ｂは、動きベクトル選択回路６から出力される水平方向の動きベクトルＶｘに応じて動き補正の処理を実行する。
【０００８】
動きベクトル選択回路６は、フィールド数変換メモリ４から出力される動きベクトルＭＶから動き補正処理に適した動きベクトルＭＶを選択する。またこの選択した動きベクトルＭＶをフィールド内挿回路８における内挿比で分割し、ライン数変換部５、画素変換部７における現フィールド及び前フィールドの動き補正処理に適した動きベクトルを計算し、ライン数変換部５、画素変換部７に出力する。
【０００９】
フィールド内挿回路８は、画素変換部７から出力される現フィールド及び前フィールドによる２系統のビデオ信号Ｓ３Ａ、Ｓ３Ｂを内挿演算処理し、画素数／ライン数／フィールド周波数が７２０／５４０／５９．９４〔Ｈｚ〕のビデオ信号Ｓ４を出力する。
【００１０】
画素数変換回路９は、補間演算処理によりこのビデオ信号Ｓ４の水平方向の画素数を変換し、画素数／ライン数／フィールド周波数が１９２０／５４０／５９．９４〔Ｈｚ〕のビデオ信号Ｓ２を出力する。
【００１１】
この映像信号処理装置１は、ライン内挿回路５Ａ、５Ｂにおいて、垂直方向の動きベクトルＶｙの小数部３桁を用いて１／８ラインの精度で垂直方向に動き補正の処理を伴うライン内挿処理を実行し、これにより垂直方向における動きの連続性を確保し、垂直方向の動きを滑らかにする。またこのライン内挿処理を１０タップのＦＩＲフィルタを用いて実行し、これにより垂直方向の解像度の劣化を防止する。
【００１２】
また画素数変換回路７Ａ、７Ｂにおいて、水平方向に連続する画素間の中央に画素値を生成するいわゆる１／２画素補間の処理を実行し、この１／２画素補間による画素値、又は元のサンプリング点における画素値を水平方向の動きベクトルＶｘの小数部に応じて選択出力する。これにより映像信号処理装置１は、１／２画素精度で水平方向に動き補正処理を実行し、水平方向における動きの連続性を確保し、水平方向の動きを滑らかにする。
【００１３】
ここでこの１／２画素補間の処理では、最も簡易な手法として、水平方向に連続する２つの画素を用いた荷重加算処理がある。しかしながらこの方法の場合、高域成分の減衰が著しい。具体的に図４は、２つの画素を用いた荷重加算処理により１／２画素補間の処理を実行した場合の周波数特性を示す特性曲線図である。この場合、周波数の上昇により徐々に利得が低下し、画素補間回路７Ａ、７Ｂに入力されるビデオ信号のサンプリング周波数（１３．５〔ＭＨｚ〕）で減衰量が最大となる。
【００１４】
このような高域成分の減衰を防止する方法として、高次のＦＩＲフィルタを用いて１／２画素補間の処理を実行する方法があるが、この方法では、映像信号処理装置１における回路規模が増大する。
【００１５】
すなわち動き補正の処理は、動きベクトルＭＶを検出するブロック単位で実行しており、この１つのブロックサイズを４画素×２ラインとした場合、動き補正によりこの４画素×２ライン（８画素）の信号を生成するのに、ライン内挿回路５Ａ、５ＢのＦＩＲフィルタのライン数１０×（画素数変換回路７Ａ、７ＢのＦＩＲフィルタのタップ数（例えば１６）＋４）画素の信号が、動き補正する４画素×２ラインのブロック毎に必要になる。これによりＨＤＴＶフォーマット等の高速のビデオ信号をリアルタイムで出力することを確保するためには、ライン内挿処理部５、画素数変換部７における処理を並列処理することが必要になり、これによりライン内挿処理部５、画素数変換部７の構成が複雑になり、映像信号処理装置１の回路規模が増大する。
【００１６】
この問題を解決する１つの方法として、図５に示すように映像信号処理装置１１を構成することが考えられる。なおこの映像信号処理装置１１において、図３の映像信号処理装置１と同一の構成は、対応する符号を付して示し、重複した説明は省略する。なおこの図５においても、輝度信号の処理系についてのみ示すが、色差信号の処理系についても、同一に構成することができる。但し、色差信号の処理系においては、１／２画素補間の処理を省略する。
【００１７】
この映像信号処理装置１１において、１／２補間回路１３Ａ及び１３Ｂは、フィールド数変換メモリ４から出力される現フィールド及び前フィールドのビデオ信号Ｓ３Ａ、Ｓ３Ｂをそれぞれ１／２画素補間して出力する。ここでこの１／２補間回路１３Ａ及び１３Ｂにおける補間処理を水平方向に連続する２つの画素を用いた荷重加算処理により単純に実行すると、高域成分の減衰が著しいことから、例えば４２タップのＦＩＲフィルタを用いて実行する。これにより映像信号処理装置１１は、フィールド数変換メモリ４から出力される現フィールド及び前フィールドのビデオ信号Ｓ３Ａ、Ｓ３Ｂに対して、水平方向のサンプリング位置が１／２画素だけ変化している現フィールド及び前フィールドのビデオ信号を生成する。
【００１８】
ライン内挿部１５は、ライン内挿回路１５Ａ〜１５Ｄで、それぞれ１／２補間回路１３Ａ及び１３Ｂから出力される現フィールド及び前フィールドのビデオ信号Ｓ３Ａ、Ｓ３Ｂ、フィールド数変換メモリ４から出力される現フィールド及び前フィールドのビデオ信号Ｓ３Ａ、Ｓ３Ｂをライン内挿処理する。ここでライン内挿回路１５Ａ〜１５Ｄは、図３のライン内挿回路５Ａ、５Ｂと同一に構成される。
【００１９】
動き補間部１６は、動きベクトル選択回路６から出力される水平方向の動きベクトルＶｘに応じて、それぞれライン内挿部１５から出力される現フィールド及び前フィールドのビデオ信号Ｓ３Ａ、Ｓ３Ｂを動き補正して出力する。このとき動き補間部１６は、補間回路１６Ａ、１６Ｂにおいて、ライン内挿回路１５Ａ、１５Ｃから出力される１／２画素補間していないビデオ信号と、ライン内挿回路１５Ｂ、１５Ｄから出力される１／２画素補間したビデオ信号との間で、水平方向の動きベクトルＶｘの小数点以下の値に応じて、動き補正対象のビデオ信号を切り換え、これにより１／２画素精度で動き補正処理する。
【００２０】
この映像信号処理装置１１では、図３の映像信号処理装置１に比して、構成を簡略化することができる。しかしながらこの映像信号処理装置１１では、ライン内挿部１５にライン内挿回路が４系統必要になり、また１／２画素補間回路１２Ａ、１２Ｂにおいて、高次のＦＩＲフィルタが必要になる。従って、この映像信号処理装置１１においても、構成が煩雑であり、回路規模が増大する問題がある。
【非特許文献１】２００５年放送技術４月号Ｐ７０〜Ｐ７２「ＶＣ３１型マルチフォーマットコンバータ」
【発明の開示】
【発明が解決しようとする課題】
【００２１】
本発明は以上の点を考慮してなされたもので、従来に比して構成を簡略化することができる映像信号処理装置を提案しようとするものである。
【課題を解決するための手段】
【００２２】
上記の課題を解決するため請求項１の発明は、動きベクトルを用いたフィールド間内挿処理により、入力ビデオ信号のフォーマットを変換して出力ビデオ信号を出力する映像信号処理装置に適用して、前記動きベクトルを検出する動きベクトル検出回路と、前記入力ビデオ信号の１ラインの画素数を増大させて、前記入力ビデオ信号の１ラインの画素数を前記出力ビデオ信号の１ラインの画素数に変換して出力する画素数変換回路と、前記画素数変換回路から出力されるビデオ信号を入力し、現フィールドのビデオ信号と前フィールドのビデオ信号とを出力するビデオ信号出力回路と、前記現フィールドのビデオ信号のライン数を、前記出力ビデオ信号のライン数に変換すると共に、前記動きベクトルに基づいて垂直方向に動き補正する現フィールドのライン数変換回路と、前記前フィールドのビデオ信号のライン数を、前記出力ビデオ信号のライン数に変換すると共に、前記動きベクトルに基づいて垂直方向に動き補正する前フィールドのライン数変換回路と、前記現フィールドのライン数変換回路で処理された前記現フィールドのビデオ信号を、前記動きベクトルに基づいて水平方向に動き補正する現フィールドの画素補間回路と、前記前フィールドのライン数変換回路で処理された前記前フィールドのビデオ信号を、前記動きベクトルに基づいて水平方向に動き補正する前フィールドの画素補間回路と、前記現フィールドの画素補間回路で処理された前記現フィールドのビデオ信号と、前記前フィールドの画素補間回路で処理された前記前フィールドのビデオ信号とを内挿演算処理して前記出力ビデオ信号を生成するフィールド内挿回路とを備えるようにする。
【００２３】
請求項１の構成によれば、１ラインの画素数を増大させて出力ビデオ信号の画素数に変換した後、動きベクトルを用いて動き補正することにより、この動きベクトルを用いた動き補正回路を簡易な構成により実行するようにしても、画素数を増大させる前に動き補正する場合に比して、解像度の劣化を防止することができる。従って、従来に比して全体の構成を簡略化することができる。
【発明の効果】
【００２４】
本発明によれば、従来に比して全体の構成を簡略化することができる。
【発明を実施するための最良の形態】
【００２５】
以下、適宜図面を参照しながら本発明の実施例を詳述する。
【実施例１】
【００２６】
（１）実施例の構成
図１は、本発明の実施例１の映像信号処理装置を示すブロック図である。なおこの図１では、輝度信号の処理系のみ示すが、色差信号の処理系にあっても、１／２画素補間処理を実行しない点を除いて、この輝度信号の処理系と同一に構成される。この映像信号処理装置２１は、画素数／ライン数／フィールド周波数が７２０／２８８／５０〔Ｈｚ〕のビデオ信号Ｓ１を画素数／ライン数／フィールド周波数が１９２０／５４０／５９．９４〔Ｈｚ〕の出力ビデオ信号Ｓ２に変換する。
【００２７】
この映像信号処理装置２１において、画素数変換回路２２は、ビデオ信号Ｓ１の１ラインの画素数を増大させて、この１ラインの画素数を出力ビデオ信号Ｓ２の１ラインの画素数に変換して出力する。すなわち画素数変換回路２２は、メモリを介してビデオ信号Ｓ１を入力することにより、ビデオ信号Ｓ１のサンプリング周波数を変換して入力する。なおこのサンプリング周波数の変換は、周波数１３．５〔ＭＨｚ〕から４倍の周波数５４〔ＭＨｚ〕への変換であり、例えば前値ホールドの手法を適用してオーバーサンプリングにより実行される。画素数変換回路２２は、このサンプリング周波数５４〔ＭＨｚ〕のビデオ信号を１６タップのＦＩＲフィルタで処理し、１ラインの画素数が１９２０画素であるビデオ信号Ｓ６を生成する。画素数変換回路２２は、このビデオ信号Ｓ６をクロック周波数５４〔ＭＨｚ〕で出力する。
【００２８】
動きベクトル検出回路２３は、このビデオ信号Ｓ６から動きベクトルＭＶを検出して出力する。具体的に、動きベクトル検出回路２３は、この実施例では４画素×２ラインのブロック毎に動きベクトルＭＶを検出する。なお動きベクトルＭＶの検出は、ビデオ信号Ｓ６に代えて、ビデオ信号Ｓ１を用いて実行してもよい。但し、この場合は、検出した動きベクトルをビデオ信号Ｓ６に対応するように補正することが必要になる。
【００２９】
遅延回路２４は、動きベクトル検出回路２３で処理に要する時間の分、ビデオ信号Ｓ６を遅延させて出力する。
【００３０】
フィールド数変換メモリ２５は、遅延回路２４から出力されるビデオ信号Ｓ６、動きベクトル検出回路２３から出力される動きベクトルＭＶを格納して所定順序で出力することにより、ビデオ信号Ｓ６のフィールド周波数を変換して画素数／ライン数／フィールド周波数が１９２０／２８８／５９．９４〔Ｈｚ〕のビデオ信号Ｓ７Ａ、Ｓ７Ｂを出力する。このときフィールド数変換メモリ２５は、現フィールド及び前フィールドの２系統によりビデオ信号Ｓ７Ａ、Ｓ７Ｂを出力する。またこのビデオ信号Ｓ７Ａ、Ｓ７Ｂの出力においては、後段の現フィールドライン内挿回路２６、前フィールドライン内挿回路２７における処理に対応するように、所定ライン毎に、同一ラインの出力を繰り返す。このためフィールド数変換メモリ２５は、クロック周波数５４〔ＭＨｚ〕で入力されるビデオ信号Ｓ６を、クロック周波数７４．２５〔ＭＨｚ〕（正確には、７４．２５〔ＭＨｚ〕を１０００／１００１倍した周波数）で出力する。またフィールド数変換メモリ２５は、このビデオ信号Ｓ７Ａ、Ｓ７Ｂの出力に対応するように、処理対象ブロックの動きベクトルＭＶ、処理対象ブロックの周辺ブロックの動きベクトルＭＶを出力する。
【００３１】
現フィールドライン内挿回路２６は、フィールド数変換メモリ２５から出力される現フィールドのビデオ信号Ｓ７Ａのライン数を５４０本に変換して出力する。またこのライン数の変換処理において、動きベクトル選択回路２８から出力される垂直方向の動きベクトルＶｙ１により動き補正の処理を実行する。
【００３２】
前フィールドライン内挿回路２７は、現フィールドライン内挿回路２６と同様にして、フィールド数変換メモリ２５から出力される前フィールドのビデオ信号Ｓ７Ｂのライン数を５４０本に変換して出力する。またこのライン数の変換処理において、動きベクトル選択回路２８から出力される垂直方向の動きベクトルＶｙ２により動き補正の処理を実行する。
【００３３】
これら現フィールドライン内挿回路２６、前フィールドライン内挿回路２７は、図３のライン内挿回路５Ａ、５Ｂと同様にして動き補正、ライン内挿処理を実行し、これにより１０ラインの信号を用いたＦＩＲフィルタにより、１／８ライン精度で垂直方向に動き補正処理を実行し、垂直方向における動きを滑らかにする。
【００３４】
現フィールド画素補間回路２９は、動きベクトル選択回路２８から出力される水平方向の動きベクトルＶｘ１に応じて、現フィールドライン内挿回路２６から出力されるビデオ信号を動き補正して出力する。
【００３５】
前フィールド画素補間回路３０は、動きベクトル選択回路２８から出力される水平方向の動きベクトルＶｘ２に応じて、前フィールドライン内挿回路２７から出力されるビデオ信号を動き補正して出力する。
【００３６】
現フィールド画素補間回路２９、前フィールド画素補間回路３０は、これらの処理において、連続する２画素のサンプリング値を用いた補間演算処理により１／２画素補間の処理を実行し、この１／２画素補間による画素値、又は元のサンプリング点における画素値を水平方向の動きベクトルＶｘ１の小数部に応じて選択出力する。これにより映像信号処理装置１は、１／２画素精度で水平方向に動き補正処理を実行し、水平方向における動きの連続性を確保し、水平方向の動きを滑らかにする。
【００３７】
動きベクトル選択回路２８は、フィールド数変換メモリ２５から出力される動きベクトルＭＶから動き補正処理に適した動きベクトルＭＶを選択する。またこの選択した動きベクトルＭＶをフィールド内挿回路３１における内挿比で分割し、現フィールドライン内挿回路２６、前フィールドライン内挿回路２７、現フィールド画素補間回路２９、前フィールド画素補間回路３０の動き補正処理に適した動きベクトルＶｙ１、Ｖｙ２、Ｖｘ１、Ｖｘ２を計算して出力する。
【００３８】
フィールド内挿回路３１は、現フィールド画素補間回路２９、前フィールド画素補間回路３０から出力される現フィールド及び前フィールドによる２系統のビデオ信号を内挿演算処理すると共に、タイミングを補正し、画素数／ライン数／フィールド周波数が１９２０／５４０／５９．９４〔Ｈｚ〕のビデオ信号Ｓ２を出力する。
【００３９】
（２）実施例の動作
以上の構成において、この映像信号処理装置２１において、画素数／ライン数／フィールド周波数が７２０／２８８／５０〔Ｈｚ〕である処理対象のビデオ信号Ｓ１は、画素数変換回路２２において、メモリを介してサンプリング周波数が元の１３．５〔ＭＨｚ〕の４倍の５４〔ＭＨｚ〕に設定されてＦＩＲフィルタにより処理され、１ラインの画素数が７２０本から出力ビデオ信号Ｓ２の１ラインの画素数である１９２０本に変換され、クロック周波数５４〔ＭＨｚ〕により出力される。また続くフィールド数変換メモリ２５において、フィールド周波数が変換され、クロック周波数７４．２５〔ＭＨｚ〕による現フィールド及び前フィールドのビデオ信号Ｓ７Ａ、Ｓ７Ｂが生成される。
【００４０】
映像信号処理装置２１では、これら現フィールド及び前フィールドのビデオ信号Ｓ７Ａ、Ｓ７Ｂに対して、それぞれ現フィールドライン内挿回路２６、前フィールドライン内挿回路２７でライン数変換処理、垂直方向の動き補正処理が実行され、続く現フィールド画素補間回路２９、前フィールド画素補間回路３０で、１／２画素精度で水平方向に動き補正の処理が実行された後、フィールド内挿回路３１でフィールド内挿処理され、画素数／ライン数／フィールド周波数が１９２０／５４０／５９．９４〔Ｈｚ〕のビデオ信号Ｓ２に変換される。
【００４１】
これによりこの映像信号処理装置２１では、現フィールド画素補間回路２９、前フィールド画素補間回路３０における１／２画素精度による動き補正処理をクロック周波数７４．２５〔ＭＨｚ〕のビデオ信号に対して実行することになり、その分、簡易な構成による補間演算回路で１／２画素補間処理を実行するようにして、出力ビデオ信号Ｓ２における高域成分の劣化を有効に回避することができる。
【００４２】
実際上、この現フィールド画素補間回路２９、前フィールド画素補間回路３０における１／２画素補間処理を、連続する２画素を用いた荷重加算処理により実行する場合にあっては、図４との対比により図２に示すように、図３の構成により実行する場合に比して高域成分の劣化を有効に回避することができ、その分、画質の劣化を有効に回避することができる。またこれにより動き補正に係る構成を簡略化して、映像信号処理装置全体の構成を簡略化することができる。
【００４３】
（３）実施例の効果
以上の構成によれば、画素数を増大させるフォーマット変換処理において、１ラインの画素数を増大させた後、動きベクトルを用いた動き補正の補間処理を実行することにより、従来に比して構成を簡略化することができる。
【実施例２】
【００４４】
なお上述の実施例においては、画素数／ライン数／フィールド周波数が７２０／２８８／５０〔Ｈｚ〕のビデオ信号を画素数／ライン数／フィールド周波数が１９２０／５４０／５９．９４〔Ｈｚ〕の出力ビデオ信号に変換する場合について述べたが、本発明はこれに限らず、画素数／ライン数／フィールド周波数が１２８０／７２０／５０〔Ｈｚ〕のビデオ信号を画素数／ライン数／フィールド周波数が１９２０／５４４／５９．９４〔Ｈｚ〕のビデオ信号に変換する場合等、１ラインの画素数を増大させる種々のフォーマットの変換処理に広く適用することができる。
【００４５】
すなわち本発明は、動き補正を伴う画素数変換処理において、画素数変換処理した後、１画素以下の精度の動き補正処理を実行することにより、画質劣化が少なく、回路構成が簡易な映像信号処理装置を提供するものであり、これは上述の実施例のようなフィールド数の変換処理を伴うフォーマット変換処理の場合のみならず、画素数／ライン数／フィールド周波数が７２０／２４０／５９．９４〔Ｈｚ〕のビデオ信号を画素数／ライン数／フィールド周波数が１９２０／５４０／５９．９４〔Ｈｚ〕のビデオ信号に変換する場合のように、動きベクトルを用いてライン内装処理して、ＳＤＴＶ方式のビデオ信号をＨＤＴＶ方式のビデオ信号に変換する場合にも適用することができる。
【００４６】
すなわちインターレース方式であるライン数２４０本のビデオ信号を、インターレース方式のライン数５４０本のビデオ信号に変換する場合、一般には、解像度の変化を少なくするために、静止画に対してはフレーム単位でライン数４８０本からライン数１０８０本の変換処理を実行し、動画に対してはフィールド内でライン数２４０本からライン数５４０本の変換処理を実行している。従ってこの場合、フォーマット変換により、解像度が低下する。しかしながら動きベクトルを用いて動き補正してフィールド間でライン内挿処理するようにし、この処理において、画素数を変換処理した後、１画素以下の精度で動き補正処理すればれば、解像度の低下を防止することができる。
【産業上の利用可能性】
【００４７】
本発明は、例えば画素数／ライン数／フィールド周波数が７２０／２８８／５０〔Ｈｚ〕のビデオ信号を画素数／ライン数／フィールド周波数が１９２０／５４０／５９．９４〔Ｈｚ〕のビデオ信号にフォーマット変換する場合に適用することができる。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施例の映像信号処理装置を示すブロック図である。
【図２】図１の映像信号処理装置の動作の説明に供する特性曲線図である。
【図３】従来の映像信号処理装置を示すブロック図である。
【図４】図４の映像信号処理装置の動作の説明に供する特性曲線図である。
【図５】本発明の課題の説明に供する映像信号処理装置のブロック図である。
【符号の説明】
【００４９】
１、１１、２１……映像信号処理装置、２、２３……動きベクトル検出回路、３、２４……遅延回路、４、２５……フィールド数変換メモリ、５Ａ、５Ｂ、１５Ａ〜１５Ｄ……ライン内挿回路、６、２８……動きベクトル選択回路、７Ａ、７Ｂ……画素補間回路、８、３１……フィールド内挿回路、９、２２……画素数変換回路、１２Ａ、１２Ｂ……１／２画素補間回路、２６……現フィールドライン内挿回路、２７……前フィールドライン内挿回路、２９……現フィールド画素補間回路、３０……前フィールド画素補間回路
【図１】
2008136016.tif 000003
【図２】
2008136016.tif 000004
【図３】
2008136016.tif 000005
【図４】
2008136016.tif 000006
【図５】
2008136016.tif 000007