(57)【要約】【課題】  軽負荷時で高い変換効率を維持しながら、軽負荷時及び切り替え時に出力リップルなどの出力電圧変動を抑制する。【解決手段】  電源装置４０には、ＤＣ−ＤＣコンバータ１及びＬＤＯ２が設けられる。ＤＣ−ＤＣコンバータ１には、エラーアンプ１１、位相補償回路１２、三角波発生回路１３、パルス幅変調回路１４、プリドライバ１５、モニタアンプ１６、サンプルホールド回路１７、基準電圧発生回路１９、Ｐｃｈ  ＭＯＳトランジスタＰＴ１、Ｐｃｈ  ＭＯＳトランジスタＰＴ２、Ｎｃｈ  ＭＯＳトランジスタＮＴ１、抵抗Ｒ１乃至Ｒ３、インダクタＬ１、及びコンデンサＣ１が設けられる。ＬＤＯ２には、オフセット発生回路２１、基準電圧発生回路２２、差動増幅回路２３、Ｐｃｈ  ＭＯＳトランジスタＰＴ１１、抵抗Ｒ１１、及び抵抗Ｒ１２が設けられ、オフセット発生回路２１により出力電流が小さいときの出力電圧が出力電流が大きいときと比べて高く設定される。【選択図】  図１
2008043086.tif 000002
【特許請求の範囲】
【請求項１】
差動増幅回路及びオフセット発生回路を備え、入力電圧が入力され、前記差動増幅回路に入力される第１の帰還電圧が前記オフセット発生回路により変更され、所定値以下の負荷である軽負荷領域では定格出力電圧よりも高い第１の出力電圧を出力し、所定値以上の負荷である重負荷領域では前記定格出力電圧よりも低い第２の出力電圧を出力し、前記軽負荷領域から前記重負荷領域に変化するとき前記定格出力電圧を出力するシリーズレギュレータと、
エラーアンプを備え、前記入力電圧が入力され、前記第１出力電圧、第２の出力電圧、或いは前記定格出力電圧により発生する第２の帰還電圧が前記エラーアンプに入力され、前記軽負荷領域では前記第１の出力電圧にもとづいて動作を停止し、前記軽負荷領域から前記重負荷領域に変化するときに、前記定格出力電圧或いは前記第２の出力電圧にもとづいて動作を開始し、前記重負荷領域では前記定格出力電圧を出力するスイッチングレギュレータと、
を具備することを特徴とする電源装置。
【請求項２】
入力電圧が入力され、定格出力電圧を出力するシリーズレギュレータと、
エラーアンプ及びオフセット発生回路を備え、前記入力電圧が入力され、前記エラーアンプに入力される帰還電圧が前記オフセット発生回路により変更され、所定値以下の負荷である軽負荷領域では定格出力電圧よりも低い第１の出力電圧、所定値以上の負荷である重負荷領域では前記定格出力電圧よりも高い第２の出力電圧、及び前記軽負荷領域から前記重負荷領域に変化するとき前記定格出力電圧からなる出力電流−電圧特性を有し、前記軽負荷領域では前記第１の出力電圧にもとづいて動作を停止し、前記軽負荷領域から前記重負荷領域に変化するときに、前記定格出力電圧或いは前記第２の出力電圧にもとづいて動作を開始し、前記重負荷領域では前記第２の出力電圧を出力するスイッチングレギュレータと、
を具備することを特徴とする電源装置。
【請求項３】
前記スイッチングレギュレータはＰＷＭ方式で動作し、
前記スイッチングレギュレータから出力されるＰＷＭ信号を入力し、前記重負荷領域で前記ＰＷＭ信号により前記シリーズレギュレータの動作を停止する信号を前記シリーズレギュレータに出力するモード解除部を具備することを特徴とする請求項１又は２に記載の電源装置。
【請求項４】
前記シリーズレギュレータは、出力電流が増加すると出力電圧が線形に減少する特性を有することを特徴とする請求項１乃至３のいずれか１項に記載の電源装置。
【請求項５】
ＰＷＭ方式で動作する降圧型のスイッチングレギュレータとＬＤＯを有する電源回路の制御方法であって、
所定値以下の負荷である軽負荷領域で、定格出力電圧よりも高い第１の出力電圧をＬＤＯから出力するステップと、
前記軽負荷領域から所定値以上の負荷である重負荷領域に変化するときに、前記ＬＤＯから出力され、前記定格出力電圧或いは前記定格出力電圧よりも低い第２の出力電圧にもとづいて、前記スイッチングレギュレータのパルス幅変調回路からＰＷＭ信号が出力され、前記ＰＷＭ信号により前記スイッチングレギュレータが動作を開始するステップと、
前記ＰＷＭ信号にもとづいて生成されるＬＤＯモード解除信号により、前記ＬＤＯの動作を停止させるステップと、
を具備することを特徴とする電源装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置に関する。
【背景技術】
【０００２】
ＰＤＡ（Personal  Digital  Assistant）や携帯端末などの移動体端末等バッテリーを電源として用いるシステムでは、他のシステム以上に電源装置の効率が重要視される。移動体端末などバッテリーを使用する機器では、バッテリーを長く持たせるために、スリープモードや待ち受けモードなど、消費電流が数μＡ以下程度と極端に少なくなる軽負荷時においても、送受信動作等の重負荷時と同等の高い電圧変換効率が電源装置に要求される（例えば、特許文献１参照。）。
【０００３】
特許文献１などに記載されている電源装置では、重負荷時ではＰＷＭ（Pulse  Width  Modulation）方式を用いたＤＣ−ＤＣコンバータが動作し、軽負荷時ではＰＷＭ方式のＤＣ−ＤＣコンバータから間欠動作のＰＦＭ（Pulse  Frequency  Modulation）方式を用いたＤＣ−ＤＣコンバータに切り替えることにより、変換効率を向上させている。
【０００４】
ところが、ＰＦＭ方式を用いた場合、電圧変動が大きく、出力リップルの少ない安定した電源出力電圧を出力することが困難であるという問題点がある。また、ＰＷＭ方式からＰＦＭ方式への切り替え、或いはＰＦＭ方式からＰＷＭ方式への切り替え時に、切り替えによる出力リップルなどの出力電圧変動が発生するという問題点がある。なお、ＰＦＭ方式を用いたＤＣ−ＤＣコンバータをＬＤＯ（Low  Drop  Out  regulator）などのシリーズレギュレータに変更しても、切り替えによる出力リップルなどの出力電圧変動が発生するという問題点がある。
【特許文献１】特開２００３−９５１５号公報（頁７、図３）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、軽負荷時で高い変換効率を維持しながら、軽負荷時及び切り替え時に出力リップルなどの出力電圧変動を抑制できる電源装置及びその制御方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様の電源装置は、差動増幅回路及びオフセット発生回路を備え、入力電圧が入力され、前記差動増幅回路に入力される第１の帰還電圧が前記オフセット発生回路により変更され、所定値以下の負荷である軽負荷領域では定格出力電圧よりも高い第１の出力電圧を出力し、所定値以上の負荷である重負荷領域では前記定格出力電圧よりも低い第２の出力電圧を出力し、前記軽負荷領域から前記重負荷領域に変化するとき前記定格出力電圧を出力するシリーズレギュレータと、エラーアンプを備え、前記入力電圧が入力され、前記第１出力電圧、第２の出力電圧、或いは前記定格出力電圧により発生する第２の帰還電圧が前記エラーアンプに入力され、前記軽負荷領域では前記第１の出力電圧にもとづいて動作を停止し、前記軽負荷領域から前記重負荷領域に変化するときに、前記定格出力電圧或いは前記第２の出力電圧にもとづいて動作を開始し、前記重負荷領域では前記定格出力電圧を出力するスイッチングレギュレータとを具備することを特徴とする。
【０００７】
更に、本発明の一態様の電源装置の制御方法は、ＰＷＭ方式で動作する降圧型のスイッチングレギュレータとＬＤＯを有する電源回路の制御方法であって、所定値以下の負荷である軽負荷領域で、定格出力電圧よりも高い第１の出力電圧をＬＤＯから出力するステップと、前記軽負荷領域から所定値以上の負荷である重負荷領域に変化するときに、前記ＬＤＯから出力され、前記定格出力電圧或いは前記定格出力電圧よりも低い第２の出力電圧にもとづいて、前記スイッチングレギュレータのパルス幅変調回路からＰＷＭ信号が出力され、前記ＰＷＭ信号により前記スイッチングレギュレータが動作を開始するステップと、前記ＰＷＭ信号にもとづいて生成されるＬＤＯモード解除信号により、前記ＬＤＯの動作を停止させるステップとを具備することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、軽負荷時で高い変換効率を維持しながら、軽負荷時及び切り替え時に出力リップルなどの出力電圧変動を抑制できる電源装置及びその制御方法を提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００１０】
まず、本発明の実施例１に係る電源装置について、図面を参照して説明する。図１は電源装置の構成を示す回路図、図２はＬＤＯの出力電流に対する出力電圧の関係を示す図、図３は電源装置の負荷領域でのＬＤＯとＤＣ−ＤＣコンバータの動作状態を示す図である。本実施例では、電源装置に、出力電流−出力電圧に傾斜を有するＬＤＯ（Low  Drop  Out  regulator）とＰＷＭ（Pulse  Width  Modulation）方式を用いた降圧型ＤＣ−ＤＣコンバータを用いている。
【００１１】
図１に示すように、電源装置４０には、ＤＣ−ＤＣコンバータ１及びＬＤＯ２が設けられる。ＤＣ−ＤＣコンバータ１に入力された入力用電源（入力電圧）ＶｉｎはＤＣ−ＤＣコンバータ１で降圧され、降圧された出力電圧Ｖｏｕｔが負荷１８に出力される。ＬＤＯ２に入力された入力用電源（入力電圧）ＶｉｎはＬＤＯ２で降圧され、降圧された出力電圧Ｖｏｕｔが負荷１８に出力される。電源装置４０は、変換効率が重要視され、低出力リップルが要求される、例えば移動体端末に使用される。
【００１２】
ＤＣ−ＤＣコンバータ１は、同期整流方式で、ＰＷＭ方式を用いたスイッチングレギュレータである。ＤＣ−ＤＣコンバータ１には、エラーアンプ１１、位相補償回路１２、三角波発生回路１３、パルス幅変調回路１４、プリドライバ１５、モニタアンプ１６、サンプルホールド回路１７、基準電圧発生回路１９、Ｐｃｈ  ＭＯＳトランジスタＰＴ１、Ｐｃｈ  ＭＯＳトランジスタＰＴ２、Ｎｃｈ  ＭＯＳトランジスタＮＴ１、抵抗Ｒ１乃至Ｒ３、インダクタＬ１、及びコンデンサＣ１が設けられる。なお、ＭＯＳトランジスタは、ＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  Effect  Transistor）とも呼称される。
【００１３】
Ｐｃｈ  ＭＯＳトランジスタＰＴ１は、ソースが入力用電源（入力電圧）Ｖｉｎに接続され、ドレインがノードＬＸに接続され、ゲートがノードＮ５に接続され、プリドライバ１５の出力側のノードＮ５から出力される制御信号により“ＯＮ”、“ＯＦＦ”動作するハイサイド側スイッチング素子である。
【００１４】
Ｎｃｈ  ＭＯＳトランジスタＮＴ１は、ドレインがノードＬＸに接続され、ソースが低電位側電源Ｖｓｓに接続され、ゲートがノードＮ６に接続され、プリドライバ１５の出力側のノードＮ６から出力される制御信号により“ＯＮ”、“ＯＦＦ”動作するローサイド側スイッチング素子である。ここで、Ｐｃｈ  ＭＯＳトランジスタＰＴ１或いはＮｃｈ  ＭＯＳトランジスタＮＴ１が動作して（同期整流方式）、ノードＬＸから一定な電圧を有する出力電圧Ｖｏｕｔが出力される。
【００１５】
抵抗Ｒ３は、一端が入力用電源（入力電圧）Ｖｉｎに接続され、他端がＰｃｈ  ＭＯＳトランジスタＰＴ２のソースに接続される。Ｐｃｈ  ＭＯＳトランジスタＰＴ２は、ドレインがノードＬＸに接続され、ゲートがノードＮ５に接続され、プリドライバ１５の出力側のノードＮ５から出力される制御信号により“ＯＮ”、“ＯＦＦ”動作する。
【００１６】
ここで、Ｐｃｈ  ＭＯＳトランジスタＰＴ２は、プリドライバ１５の出力側のノードＮ５から出力される制御信号によりＰｃｈ  ＭＯＳトランジスタＰＴ１と同一条件で“ＯＮ”、“ＯＦＦ”させるために、例えばＰｃｈ  ＭＯＳトランジスタＰＴ１と同一形状、同一閾値電圧（Ｖｔｈ）にするのが好ましい。
【００１７】
インダクタＬ１は、一端がノードＬＸに接続され、他端が出力電圧Ｖｏｕｔ側に接続される。コンデンサＣ１は、一端が出力電圧Ｖｏｕｔ側に接続され、他端が低電位側電源Ｖｓｓに接続される出力平滑化コンデンサである。抵抗Ｒ１は、一端が出力電圧Ｖｏｕｔ側に接続され、他端がノードＮ１に接続される。抵抗Ｒ２は、一端がノードＮ１に接続され、他端が低電位側電源Ｖｓｓに接続される。ノードＮ１からは、抵抗Ｒ１及び抵抗Ｒ２により抵抗分割された帰還電圧ＶＳ１が生成される。
【００１８】
基準電圧発生回路１９は、エラーアンプ１１の＋側と低電位側電源Ｖｓｓの間に設けられ、基準電圧Ｖｒｅｆ１を生成する。エラーアンプ１１は、抵抗Ｒ１、抵抗Ｒ２、及び基準電圧発生回路１９と位相補償回路１２の間に設けられ、帰還電圧ＶＳ１を−側、基準電圧Ｖｒｅｆ１を＋側に入力し、比較増幅した出力信号を出力側のノードＮ２から出力する。ここでは、＋側、−側と表現しているが、反転入力端子或いは非反転入力端子とも表現される（これ以降、＋側、−側と表現する）。
【００１９】
ここで、帰還電圧ＶＳ１が基準電圧Ｖｒｅｆ１よりも低い場合、エラーアンプ１１から比較増幅した“Ｈｉｇｈ”レベルの出力信号が出力され、帰還電圧ＶＳ１が基準電圧Ｖｒｅｆ１よりも高い場合、エラーアンプ１１から“Ｌｏｗ”レベルの出力信号が出力される。
【００２０】
位相補償回路１２は、パルス幅変調回路１４とエラーアンプ１１の間に設けられ、エラーアンプ１１の出力側のノードＮ２から出力される出力信号を入力し、位相補償した出力信号を出力側のノードＮ３から出力する。三角波発生回路１３は、三角波を発生する。パルス幅変調回路１４は、位相補償回路１２及び三角波発生回路１３とプリドライバ１５の間に設けられ、位相補償回路１２の出力側のノードＮ３から出力される出力信号を−側に入力し、三角波発生回路１３から出力される三角波信号を＋側に入力してパルス幅変調されたＰＷＭ信号を出力側のノードＮ４から出力する。
【００２１】
プリドライバ１５は、サンプルホールド回路１７、Ｐｃｈ  ＭＯＳトランジスタＰＴ１、Ｐｃｈ  ＭＯＳトランジスタＰＴ２、及びＮｃｈ  ＭＯＳトランジスタＮＴ１とパルス幅変調回路１４の間に設けられる。そして、パルス幅変調回路の出力側のノードＮ４から出力されるＰＷＭ信号を入力し、Ｐｃｈ  ＭＯＳトランジスタＰＴ１及びＰＴ２の動作を制御する制御信号を出力側のノードＮ５から、サンプルホールド回路１７、Ｐｃｈ  ＭＯＳトランジスタＰＴ１のゲート、及びＰｃｈ  ＭＯＳトランジスタＰＴ２のゲートに出力し、Ｎｃｈ  ＭＯＳトランジスタＮＴ１の動作を制御する制御信号を出力側のノードＮ６から、Ｎｃｈ  ＭＯＳトランジスタＮＴ１のゲートに出力する。
【００２２】
モニタアンプ１６は、抵抗Ｒ３とサンプルホールド回路１７の間に設けられ、Ｐｃｈ  ＭＯＳトランジスタＰＴ２が“ＯＮ”する時に抵抗Ｒ３に流れる電流をモニターする。
【００２３】
サンプルホールド回路１７は、プリドライバ１５及びモニタアンプ１６とＬＤＯ２のオフセット発生回路２１の間に設けられ、モニタアンプ１６から出力されるモニター電流を入力し、プリドライバ１５の出力側のノードＮ５に出力されるＰｃｈ  ＭＯＳトランジスタＰＴ１及びＰＴ２を駆動するための制御信号でサンプルホールドして電流レベルに応じた電圧信号を出力側のノードＮ１２から出力する。具体的には、抵抗Ｒ３に流れる電流値が大きくなると電圧信号の信号レベルは大きくなる。
【００２４】
ここで、抵抗Ｒ３、Ｐｃｈ  ＭＯＳトランジスタＰＴ２、モニタアンプ１６、及びサンプルホールド回路１７は電流検出部として機能し、電源装置４０の出力電流Ｉｏｕｔに比例する抵抗Ｒ３に流れる電流をモニターする。なお、電流検出部の代わりに、例えば抵抗Ｒ３の両端間の電圧をモニターする電圧検出部を用いてもよい。
【００２５】
ＬＤＯ２は、降圧型のシリーズレギュレータである。ＬＤＯ２には、オフセット発生回路２１、基準電圧発生回路２２、差動増幅回路２３、Ｐｃｈ  ＭＯＳトランジスタＰＴ１１、抵抗Ｒ１１、及び抵抗Ｒ１２が設けられる。
【００２６】
Ｐｃｈ  ＭＯＳトランジスタＰＴ１１は、ソースが入力用電源（入力電圧）Ｖｉｎに接続され、ドレインがノードＮ１３に接続され、ゲートがノードＮ１１に接続され、差動増幅回路２３の出力側のノードＮ１１から出力される制御信号により“ＯＮ”、“ＯＦＦ”動作する。
【００２７】
抵抗Ｒ１１は、一端がノードＮ１３に接続され、他端がノードＮ１０に接続される。抵抗Ｒ１２は、一端がノードＮ１０に接続され、他端が低電位側電源Ｖｓｓに接続される。ノードＮ１０からは、抵抗Ｒ１１及び抵抗Ｒ１２により抵抗分割された帰還電圧ＶＳ２が生成される。
【００２８】
オフセット発生回路２１は、サンプルホールド回路１７、抵抗Ｒ１１、及び抵抗Ｒ１２と差動増幅回路２３の＋側の間に設けられ、帰還電圧ＶＳ２を入力し、サンプルホールド回路の出力側のノードＮ１２から出力される電圧信号にもとづいて、オフセットされた帰還電圧ＶＳ２ａを差動増幅回路２３の＋側の間に出力する。
【００２９】
具体的には、オフセット発生回路２１は、例えば差動対をなすドライブ能力の異なる２つのＭＯＳトランジスタを有し、一方のＭＯＳトランジスタのゲートに帰還電圧ＶＳ２が入力され、他方のＭＯＳトランジスタのゲートにサンプルホールド回路１７から出力される電圧信号が入力され、出力側からオフセット値が加算された帰還電圧ＶＳ２ａが出力される。抵抗Ｒ３に流れる電流が小さい時（軽負荷時）には帰還電圧ＶＳ２よりも高い帰還電圧ＶＳ２ａ（ＶＳ２ａ＞ＶＳ２）が出力され、抵抗Ｒ３に流れる電流が大きい時（重負荷時）には帰還電圧ＶＳ２よりも低い帰還電圧ＶＳ２ａ（ＶＳ２ａ＜ＶＳ２）が出力される。
【００３０】
基準電圧発生回路２２は、差動増幅回路２３の−側と低電位側電源Ｖｓｓの間に設けられ、基準電圧Ｖｒｅｆ２を生成する。差動増幅回路２３は、非反転比較形コンパレータであり、オフセット発生回路２１及び基準電圧発生回路２２とＰｃｈ  ＭＯＳトランジスタＰＴ１１の間に設けられ、＋側にオフセットされた帰還電圧ＶＳ２ａを入力し、−側に基準電圧Ｖｒｅｆ２を入力して比較増幅された信号を出力側のノードＮ１１からＰｃｈ  ＭＯＳトランジスタＰＴ１１のゲートに出力する。
【００３１】
具体的には、帰還電圧ＶＳ２ａが基準電圧Ｖｒｅｆ２よりも高い場合、差動増幅回路２３から“Ｈｉｇｈ”レベルの出力信号が出力され、帰還電圧ＶＳ２ａが基準電圧Ｖｒｅｆ２よりも低い場合、差動増幅回路２３から“Ｌｏｗ”レベルの出力信号が出力される。
【００３２】
ここで、ＬＤＯ２は、従来のシリーズレギュレータとは異なり、オフセット発生回路２１が設けられている。このため、図２に示すように、ＬＤＯ２の出力電流Ｉｏｕｔに対する出力電圧Ｖｏｕｔ特性が、軽負荷領域では定格出力電圧（Ｖｏｕｔ（typ.））よりも大きく（出力電流Ｉｏｕｔがゼロ近傍で一番大きい）、重負荷領域では定格出力電圧（Ｖｏｕｔ（typ.））よりも小さく（出力電流Ｉｏｕｔが最大値で一番小さく）設定される。しかも、出力電流Ｉｏｕｔが増加するにつれて直線的に出力電圧Ｖｏｕｔが減少し、軽負荷領域と重負荷領域の間で出力電圧Ｖｏｕｔが定格出力電圧（Ｖｏｕｔ（typ.））になるように設定される。なお、ＤＣ−ＤＣコンバータ１は一定な出力電圧である定格出力電圧（Ｖｏｕｔ（typ.））を出力する。
【００３３】
この理由は、出力電流Ｉｏｕｔが小さい（或いはゼロ）、即ちＰｃｈ  ＭＯＳトランジスタＰＴ１が“ＯＮ”して抵抗Ｒ３に比較的小さな電流が流れた場合（或いはゼロの場合）、オフセット発生回路２１から出力される帰還電圧ＶＳ２ａが、オフセット発生回路２１に入力される帰還電圧ＶＳ２よりも大きく設定（ＶＳ２ａ−ＶＳ２＞０）されるからであり、一方、出力電流Ｉｏｕｔが大きい、即ちＰｃｈ  ＭＯＳトランジスタＰＴ１が“ＯＮ”して抵抗Ｒ３に比較的大きな電流が流れた場合、オフセット発生回路２１から出力される帰還電圧ＶＳ２ａが、オフセット発生回路２１入力される帰還電圧ＶＳ２よりも小さく設定（ＶＳ２ａ−ＶＳ２＞０）されるからである。
【００３４】
そして、軽負荷領域ではＬＤＯ２から出力される出力電圧Ｖｏｕｔが定格出力電圧（Ｖｏｕｔ（typ.））よりも高いので、ＤＣ−ＤＣコンバータ１の帰還電圧ＶＳ１が基準電圧Ｖｒｅｆ１よりも大きく設定され、しかも定格出力電圧（Ｖｏｕｔ（typ.））での帰還電圧ＶＳ１よりも大きく設定される。このため、エラーアンプ１１から“Ｌｏｗ”レベルの出力信号が出力され、パルス幅変調回路１４からＰＷＭ信号が出力されず、ＤＣ−ＤＣコンバータ１は起動しない。
【００３５】
このため、図３に示すように、軽負荷領域ではＬＤＯ２のみ動作し、ＤＣ−ＤＣコンバータ１は動作しない。一方、重負荷領域ではＬＤＯ２及びＤＣ−ＤＣコンバータ１が動作する。
【００３６】
ここで、軽負荷領域とは、所定値以下の負荷である領域をいう。重負荷領域とは、所定値以上の負荷である領域をいう。スイッチングレギュレータであるＤＣ−ＤＣコンバータ１は、断続的に“Ｈｉｇｈ”レベル或いは“Ｌｏｗ”レベルに変化するＰＷＭ信号により動作するので、ここでいう所定値とは、例えばＤＣ−ＤＣコンバータ１のインダクタＬ１に流れるインダクタ電流が＋値（負荷１８側方向に流れる）からゼロに変化するときの値である。軽負荷領域とは、例えばインダクタ電流がゼロ及び−値（負荷１８側方向とはに反対側に流れる）を含む領域を言い、最大出力電流の約１０％以下の領域を指す。重負荷領域とは、例えばインダクタ電流が＋値（負荷１８側方向に流れる）の領域を言う。
【００３７】
上述したように、本実施例の電源装置では、ＤＣ−ＤＣコンバータ１及びＬＤＯ２が設けられる。ＤＣ−ＤＣコンバータ１には、エラーアンプ１１、位相補償回路１２、三角波発生回路１３、パルス幅変調回路１４、プリドライバ１５、モニタアンプ１６、サンプルホールド回路１７、基準電圧発生回路１９、Ｐｃｈ  ＭＯＳトランジスタＰＴ１、Ｐｃｈ  ＭＯＳトランジスタＰＴ２、Ｎｃｈ  ＭＯＳトランジスタＮＴ１、抵抗Ｒ１乃至Ｒ３、インダクタＬ１、及びコンデンサＣ１が設けられる。ＬＤＯ２には、オフセット発生回路２１、基準電圧発生回路２２、差動増幅回路２３、Ｐｃｈ  ＭＯＳトランジスタＰＴ１１、抵抗Ｒ１１、及び抵抗Ｒ１２が設けられる。オフセット発生回路２１は、ＤＣ−ＤＣコンバータ１のサンプルホールド回路１７から出力される電圧信号にもとづいて、抵抗Ｒ３に流れる電流が小さいとき（軽負荷時）に帰還電圧ＶＳ２よりも高い帰還電圧ＶＳ２ａ（正のオフセット量）を差動増幅回路２３の＋側に出力し、抵抗Ｒ３に流れる電流が大きいとき（重負荷時）に帰還電圧ＶＳ２よりも低い帰還電圧ＶＳ２ａ（負のオフセット量）を差動増幅回路２３の＋側に出力する。このため、ＬＤＯ２の出力電流Ｉｏｕｔに対する出力電圧Ｖｏｕｔ特性が、軽負荷領域では定格出力電圧よりも大きく、重負荷領域では定格出力電圧よりも小さく設定される。軽負荷領域ではＬＤＯ２から出力される出力電圧Ｖｏｕｔが定格出力電圧よりも高いので、ＤＣ−ＤＣコンバータ１の帰還電圧ＶＳ１が基準電圧Ｖｒｅｆ１（及び定格出力電圧での帰還電圧ＶＳ１）よりも大きく設定される。このため、エラーアンプ１１から“Ｌｏｗ”レベルの出力信号が出力され、ＤＣ−ＤＣコンバータ１は起動しない。軽負荷領域から重負荷領域に変化するとき、ＤＣ−ＤＣコンバータ１の帰還電圧ＶＳ１が徐々に低下し、基準電圧Ｖｒｅｆ１よりも低下し始めるとＤＣ−ＤＣコンバータ１が起動し始める。
【００３８】
したがって、軽負荷領域ではＬＤＯ２のみ動作し、ＤＣ−ＤＣコンバータ１は動作しない。一方、重負荷領域ではＬＤＯ２及びＤＣ−ＤＣコンバータ１が動作する。軽負荷領域では、ＬＤＯ２のみ動作するので電源装置４０の出力リップルの発生を大幅に抑制することができる。そして、軽負荷領域から重負荷領域に変化するときに、ＤＣ−ＤＣコンバータ１は徐々に立ち上がるので、軽負荷領域から重負荷領域に切り替わるときに電源装置４０の出力リップルの発生を大幅に抑制することができる。
【００３９】
なお、本実施例では、ハイサイド側のスイッチング素子にＰｃｈ  ＭＯＳトランジスタ、ローサイド側スイッチング素子にＮｃｈ  ＭＯＳトランジスタを用いているが、ハイサイド側のスイッチング素子にＮｃｈ  ＭＯＳトランジスタ、ローサイド側スイッチング素子にＮｃｈ  ＭＯＳトランジスタを用いてもよい。また、ハイサイド側のスイッチング素子にＰｃｈ  ＭＯＳトランジスタ、ローサイド側スイッチング素子にＰｃｈ  ＭＯＳトランジスタを用いてもよい。更に、ＭＯＳトランジスタの代わりにゲート絶縁膜を有するＭＩＳＦＥＴ（Metal  Insulator  Semiconductor  Field  Effect  Transistor））を用いてもよい。
【実施例２】
【００４０】
次に、本発明の実施例２に係る電源装置及びその制御方法について、図面を参照して説明する。図４は電源装置の構成を示す回路図である。本実施例では、重負荷時ではＬＤＯの動作を停止させている。
【００４１】
図４に示すように、電源装置４０ａには、ＤＣ−ＤＣコンバータ１、ＬＤＯ２、及びＬＤＯモード解除部３が設けられる。ＤＣ−ＤＣコンバータ１に入力された入力用電源（入力電圧）ＶｉｎはＤＣ−ＤＣコンバータ１で降圧され、降圧された出力電圧Ｖｏｕｔが負荷１８に出力される。ＬＤＯ２に入力された入力用電源（入力電圧）ＶｉｎはＬＤＯ２で降圧され、降圧された出力電圧Ｖｏｕｔが負荷１８に出力される。
【００４２】
電源装置４０ａは、変換効率が重要視され、低出力リップルが要求される、例えば移動体端末に使用される。ＤＣ−ＤＣコンバータ１は、同期整流方式で、ＰＷＭ方式を用いたスイッチングレギュレータである。なお、ＤＣ−ＤＣコンバータ１とＬＤＯ２の構成は実施例１と同様なので説明を省略する。
【００４３】
ＬＤＯモード解除部３には、フリップフロップ３１、ノッチフィルタ３２、及びゲート電位設定回路３３が設けられる。
【００４４】
フリップフロップ３１は、ＲＳ型フリップフロップからなり、パルス幅変調回路１４とノッチフィルタ３２の間に設けられ、ＤＣ−ＤＣコンバータ１のパルス幅変調回路１４の出力側のノードＮ４から出力されるＰＷＭ信号をＳ側（セット側）に入力し、例えばオシレータなどから出力されるトリガ信号をＲ側（リセット側）に入力して出力側（Ｑ側）のノードＮ２１からＬＤＯモード信号を出力する。ここで、ＬＤＯモード信号が“Ａｃｔｉｖｅ”である“Ｈｉｇｈ”レベルになるのは、ＰＷＭ信号が入力され、トリガ信号によりリセットされたときである。
【００４５】
ノッチフィルタ３２は、櫛形フィルタとも呼称され、フリップフロップ３１とゲート電位設定回路３３の間に設けられ、フリップフロップ３１の出力側のノードＮ２１から出力されるＬＤＯモード信号のノイズを減衰させ、出力側のノードＮ２２からＬＤＯモード信号のノイズを減衰させたＬＤＯＮモード信号を出力する。
【００４６】
ゲート電位設定回路３３は、ノッチフィルタ３２とＰｃｈ  ＭＯＳトランジスタＰＴ１１の間に設けられ、ノッチフィルタ３２の出力側のノードＮ２２から出力されるＬＤＯＮモード信号を入力し、この信号にもとづいて“Ｖｉｎ”レベルのＬＤＯモード解除信号ＳｅｎをＰｃｈ  ＭＯＳトランジスタＰＴ１１のゲートに出力する。
【００４７】
次に、電源装置の動作について、図５及び図６を参照して説明する。図５は電源装置の動作を示すタイミングチャート、図６は電源装置の負荷領域でのＬＤＯとＤＣ−ＤＣコンバータの動作状態を示す図である。ここで、図５に示す電源装置の動作は、出力電流が軽負荷状態から重負荷状態に徐々に変化した場合である。
【００４８】
図５に示すように、軽負荷状態で出力電流が小さいとき（時刻Ｔ１までの期間）、ＬＤＯ２は、差動増幅回路２３に入力される帰還電圧ＶＳ２ａが基準電圧Ｖｒｅｆ２よりも高いので動作し、しかも帰還電圧ＶＳ２ａが帰還電圧ＶＳ２よりも高いので出力される出力電圧Ｖｏｕｔは定格出力電圧（Ｖｏｕｔ（typ.））よりも高い。一方、ＤＣ−ＤＣコンバータ１のエラーアンプ１１に入力される帰還電圧ＶＳ１が基準電圧Ｖｒｅｆ１よりも高いので、エラーアンプ１１からは“Ｌｏｗ”レベルの出力信号が出力され、ＤＣ−ＤＣコンバータは動作しない。
【００４９】
次に、出力電流Ｉｏｕｔが増加し、帰還電圧ＶＳ１が基準電圧Ｖｅｒｆ１よりも小さくなると（時刻Ｔ１から時刻Ｔ２の間の期間Ｔａ）、エラーアンプ１1の出力信号レベルが徐々に上昇する。なお、期間ＴａではＬＤＯ２は動作をしている（ＶＳ２ａ＞Ｖｒｅｆ２）。
【００５０】
続いて、出力電流Ｉｏｕｔが増加し、エラーアンプ１１から出力される比較増幅した出力信号が所定のレベル以上になる時刻Ｔ２では、パルス幅変調回路１４からＰＷＭ信号が出力され、ＤＣ−ＤＣコンバータ１が動作を開始する。一方、ＰＷＭ信号がＬＤＯモード解除部３に出力され、フリップフロップ３１から出力されるＬＤＯモード信号がトリガ信号にもとづいて“Ａｃｔｉｖｅ”になり、ＬＤＯモード解除部３からＬＤＯモード解除信号ＳｅｎがＬＤＯ２に出力され、ＬＤＯ２のＰｃｈ  ＭＯＳトランジスタＰＴ１１のゲートが“Ｈｉｇｈ”レベルである“Ｖｉｎ”レベルとなる。この結果、Ｐｃｈ  ＭＯＳトランジスタＰＴ１１が“ＯＦＦ”してＬＤＯ２が動作を停止する。
【００５１】
ここでは、エラーアンプ１１は、軽負荷領域から重負荷領域に変化する時刻で、この時刻ではＬＤＯ２の出力電圧が定格出力電圧である、時刻Ｔ１で動作を開始しているが、ＬＤＯ２の出力電圧が定格出力電圧よりも低くなり、低くなった出力電圧にもとづいて発生される帰還電圧ＶＳ１が入力されたときにエラーアンプ１１の動作を開始させてもよい。
【００５２】
そして、エラーアンプ１１から出力される比較増幅した出力信号の信号レベルが増大するにつれて、パルス幅変調回路１４から出力されるＰＷＭ信号のデューティが大きくなる（“Ｈｉｇｈ”レベル期間の時間の割合が増加）。これ以降、出力電流Ｉｏｕｔのレベルに応じてＰＷＭ信号のデューティが変更される。
【００５３】
ここで、上述した電源装置４０ａには、実施例１の電源装置とは異なり、ＬＤＯモード解除部３が設けられている。このため、図６に示すように、軽負荷領域ではＬＤＯ２のみ動作し、ＤＣ−ＤＣコンバータ１は動作しない。一方、重負荷領域ではＤＣ−ＤＣコンバータ１のみ動作する。なお、軽負荷領域での出力電圧Ｖｏｕｔは図２に示すＬＤＯ２の出力電流Ｉｏｕｔ―出力電圧Ｖｏｕｔ特性となる。重負荷領域での出力電圧は一定な出力電圧の定格出力電圧（Ｖｏｕｔ（typ.））となる。
【００５４】
軽負荷領域では、ＬＤＯ２のみ動作するので電源装置４０ａの出力リップルの発生を大幅に抑制することができる。重負荷領域ではＬＤＯ２が動作せず、ＤＣ−ＤＣコンバータ１のみ動作するので高効率化が達成できる。そして、軽負荷領域から重負荷領域に変化するときに、ＤＣ−ＤＣコンバータ１は徐々に立ち上がるので（帰還電圧ＶＳ１が徐々に低下し、基準電圧Ｖｒｅｆ１と帰還電圧ＶＳ１との差が徐々に大きくなるので）、軽負荷領域から重負荷領域に切り替わるときに電源装置４０ａの出力リップルの発生を大幅に抑制することができる。
【００５５】
次に、電源装置４０ａが重負荷状態から軽負荷状態に変化する場合の動作について説明する。重負荷領域で出力電流Ｉｏｕｔが大きいとき、エラーアンプ１１から出力される比較増幅した出力信号によりパルス幅変調回路からＰＷＭ信号が出力され、ＤＣ−ＤＣコンバータ１が動作し、ＬＤＯ２が動作を停止している。
【００５６】
次に、重負荷領域で出力電流Ｉｏｕｔが徐々に減少するとき、エラーアンプ１１から出力される比較増幅した出力信号の信号レベルが低下し、パルス幅変調回路から出力されるＰＷＭ信号のデューティが低下する。この期間では、ＤＣ−ＤＣコンバータ１が動作し、ＬＤＯ２が動作を停止している。
【００５７】
続いて、重負荷領域から軽負荷領域に変化するとき、エラーアンプ１１の出力信号レベルが所定のレベル以下になると、パルス幅変調回路からＰＷＭ信号が出力されず、ＤＣ−ＤＣコンバータ１は動作を停止し、ＬＤＯモード解除信号Ｓｅｎが出力されないのでＬＤＯ２は動作を開始する。
【００５８】
そして、軽負荷領域で出力電流Ｉｏｕｔが小さいとき、ＤＣ−ＤＣコンバータ１は動作せず、ＬＤＯ２は動作する。つまり、電源装置４０ａが重負荷状態から軽負荷状態に変化する場合の動作は、電源装置４０ａが軽負荷状態から重負荷状態に変化する場合の動作と同様に、出力リップルを抑制しながら、高効率を達成することができる。
【００５９】
上述したように、本実施例の電源装置及びその制御方法では、ＤＣ−ＤＣコンバータ１、ＬＤＯ２、及びＬＤＯモード解除部３が設けられる。ＤＣ−ＤＣコンバータ１には、エラーアンプ１１、位相補償回路１２、三角波発生回路１３、パルス幅変調回路１４、プリドライバ１５、モニタアンプ１６、サンプルホールド回路１７、基準電圧発生回路１９、Ｐｃｈ  ＭＯＳトランジスタＰＴ１、Ｐｃｈ  ＭＯＳトランジスタＰＴ２、Ｎｃｈ  ＭＯＳトランジスタＮＴ１、抵抗Ｒ１乃至Ｒ３、インダクタＬ１、及びコンデンサＣ１が設けられる。ＬＤＯ２には、オフセット発生回路２１、基準電圧発生回路２２、差動増幅回路２３、Ｐｃｈ  ＭＯＳトランジスタＰＴ１１、抵抗Ｒ１１、及び抵抗Ｒ１２が設けられる。ＬＤＯモード解除部３には、フリップフロップ３１、ノッチフィルタ３２、及びゲート電位設定回路３３が設けられる。オフセット発生回路２１は、ＤＣ−ＤＣコンバータ１のサンプルホールド回路１７から出力される電圧信号にもとづいて、抵抗Ｒ３に流れる電流が小さいとき（軽負荷時）に帰還電圧ＶＳ２よりも高い帰還電圧ＶＳ２ａ（正のオフセット量）を差動増幅回路２３の＋側に出力し、抵抗Ｒ３に流れる電流が大きいとき（重負荷時）に帰還電圧ＶＳ２よりも低い帰還電圧ＶＳ２ａ（負のオフセット量）を差動増幅回路２３の＋側に出力する。このため、ＬＤＯ２の出力電流Ｉｏｕｔに対する出力電圧Ｖｏｕｔ特性が、軽負荷領域では定格出力電圧よりも大きく、重負荷領域では定格出力電圧よりも小さく設定される。軽負荷領域ではＬＤＯ２から出力される出力電圧Ｖｏｕｔが定格出力電圧よりも高いので、ＤＣ−ＤＣコンバータ１の帰還電圧ＶＳ１が基準電圧Ｖｒｅｆ１よりも大きく設定される。このため、エラーアンプ１１から出力信号が出力されず、ＤＣ−ＤＣコンバータ１は起動しない。軽負荷領域から重負荷領域に変化するとき、ＤＣ−ＤＣコンバータ１の帰還電圧ＶＳ１が徐々に低下し、基準電圧Ｖｒｅｆ１よりも低下し始めるとＤＣ−ＤＣコンバータ１が起動し始める。ＬＤＯモード解除部３は、パルス幅変調回路１４からＰＷＭ信号が出力されると、ＬＤＯ２の動作を停止するためのＬＤＯモード解除信号ＳｅｎをＬＤＯ２のＰｃｈ  ＭＯＳトランジスタＰＴ１１のゲートに出力する。このＬＤＯモード解除信号ＳｅｎによりＬＤＯ２は動作を停止する。
【００６０】
したがって、軽負荷領域ではＬＤＯ２のみ動作し、ＤＣ−ＤＣコンバータ１は動作しない。一方、重負荷領域ではＬＤＯ２は動作を停止し、ＤＣ−ＤＣコンバータ１のみ動作する。軽負荷領域では、ＬＤＯ２のみ動作するので電源装置４０の出力リップルの発生を大幅に抑制することができる。そして、軽負荷領域から重負荷領域に変化するときに、ＤＣ−ＤＣコンバータ１は徐々に立ち上がるので、軽負荷領域から重負荷領域に切り替わるときに電源装置４０の出力リップルの発生を大幅に抑制することができる。また、重負荷領域ではＬＤＯ２が動作を停止するので、実施例１よりも変換効率が向上する。
【００６１】
なお、本実施例では、ＤＣ−ＤＣコンバータ１を同期整流方式のスイッチングレギュレータを用いているが、ローサイド側のスイッチング素子であるＮｃｈ  ＭＯＳトランジスタＮＴ１を、例えばダイオード或いはショットキーダイオードに置き換えた非同期整流方式のスイッチングレギュレータを用いてもよい。
【実施例３】
【００６２】
次に、本発明の実施例３に係る電源装置について、図面を参照して説明する。図７は電源装置の構成を示す回路図、図８はＤＣ−ＤＣコンバータの出力電流に対する出力電圧の関係を示す図である。本実施例では、重負荷時ではＰＷＭ方式を用いた出力電流−出力電圧に傾斜を有するＤＣ−ＤＣコンバータが動作し、軽負荷時ではＬＤＯが動作する。
【００６３】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００６４】
図７に示すように、電源装置４０ｂには、ＤＣ−ＤＣコンバータ１ｂ、ＬＤＯ２ｂ、及びＬＤＯモード解除部３が設けられる。ＤＣ−ＤＣコンバータ１ｂに入力された入力用電源（入力電圧）ＶｉｎはＤＣ−ＤＣコンバータ１ｂで降圧され、降圧された出力電圧Ｖｏｕｔが負荷１８に出力される。ＬＤＯ２ｂに入力された入力用電源（入力電圧）ＶｉｎはＬＤＯ２ｂで降圧され、降圧された出力電圧Ｖｏｕｔが負荷１８に出力される。電源装置４０ｂは、変換効率が重要視され、低出力リップルが要求される、例えば移動体端末に使用される。
【００６５】
ＤＣ−ＤＣコンバータ１ｂは、同期整流方式で、ＰＷＭ方式を用いたスイッチングレギュレータである。ＤＣ−ＤＣコンバータ１ｂには、エラーアンプ１１、位相補償回路１２、三角波発生回路１３、パルス幅変調回路１４、プリドライバ１５、モニタアンプ１６、サンプルホールド回路１７、基準電圧発生回路１９、オフセット発生回路２１ｂ、Ｐｃｈ  ＭＯＳトランジスタＰＴ１、Ｐｃｈ  ＭＯＳトランジスタＰＴ２、Ｎｃｈ  ＭＯＳトランジスタＮＴ１、抵抗Ｒ１乃至Ｒ３、インダクタＬ１、及びコンデンサＣ１が設けられる。
【００６６】
サンプルホールド回路１７は、プリドライバ１５及びモニタアンプ１６とオフセット発生回路２１ｂの間に設けられ、モニタアンプ１６から出力されるモニター電流を入力し、プリドライバ１５の出力側のノードＮ５に出力されるＰｃｈ  ＭＯＳトランジスタＰＴ１及びＰＴ２を駆動するための制御信号でサンプルホールドして電流レベルに応じた電圧信号を出力側のノードＮ１４からオフセット発生回路２１ｂに出力する。具体的には、抵抗Ｒ３に流れる電流値が大きくなると電圧信号の信号レベルは大きくなる。
【００６７】
オフセット発生回路２１ｂは、抵抗Ｒ１、Ｒ２、及びサンプルホールド回路１７とエラーアンプ１１の−側の間に設けられ、帰還電圧ＶＳ１を入力し、サンプルホールド回路の出力側のノードＮ１４から出力される電圧信号にもとづいて、オフセットされた帰還電圧ＶＳ１ａをエラーアンプの−側に出力する。
【００６８】
具体的には、オフセット発生回路２１ｂは、例えば差動対をなすドライブ能力の異なるＭＯＳトランジスタ（オフセット発生回路２１とはドライブ能力の設定を逆にしている）を有し、一方のＭＯＳトランジスタのゲートにサンプルホールド回路１７から出力される電圧信号を入力し、他方のＭＯＳトランジスタのゲートに帰還電圧ＶＳ１を入力し、出力側からオフセット値が加算された帰還電圧ＶＳ１ａが出力される。抵抗Ｒ３に流れる電流が小さい時（軽負荷時）には帰還電圧ＶＳ１よりも高い帰還電圧ＶＳ１ａ（ＶＳ１ａ＞ＶＳ１）が出力され、抵抗Ｒ３に流れる電流が大きい時（重負荷時）には帰還電圧ＶＳ１よりも低い帰還電圧ＶＳ１ａ（ＶＳ１ａ＜ＶＳ１）が出力される。
【００６９】
エラーアンプ１１は、基準電圧発生回路１９及びオフセット発生回路２１ｂと位相補償回路１２の間に設けられ、帰還電圧ＶＳ１ａを−側、基準電圧Ｖｒｅｆ１を＋側に入力し、比較増幅した出力信号を出力側のノードＮ２から出力する。
【００７０】
ここで、帰還電圧ＶＳ１ａが基準電圧Ｖｒｅｆ１よりも低い場合、エラーアンプ１１から比較増幅した出力信号が出力され、帰還電圧ＶＳ１ａが基準電圧Ｖｒｅｆ１よりも高い場合、エラーアンプ１１から“Ｌｏｗ”レベルの出力信号が出力される。
【００７１】
ＬＤＯ２ｂは、降圧型のシリーズレギュレータである。ＬＤＯ２ｂには、基準電圧発生回路２２、差動増幅回路２３、Ｐｃｈ  ＭＯＳトランジスタＰＴ１１、抵抗Ｒ１１、及び抵抗Ｒ１２が設けられる。ここで、ＬＤＯ２ｂは従来の降圧型のシリーズレギュレータと同様に一定の出力電圧である定格出力電圧（Ｖｏｕｔ（typ.））を出力する。
【００７２】
差動増幅回路２３は、非反転比較型コンパレータであり、抵抗Ｒ１１、抵抗Ｒ１２、及び基準電圧発生回路２２とＰｃｈ  ＭＯＳトランジスタＰＴ１１の間に設けられ、＋側に帰還電圧ＶＳ２を入力し、−側に基準電圧Ｖｒｅｆ２を入力して差動増幅された信号を出力側のノードＮ１１からＰｃｈ  ＭＯＳトランジスタＰＴ１１のゲートに出力する。
【００７３】
具体的には、帰還電圧ＶＳ２が基準電圧Ｖｒｅｆ２よりも高い場合、差動増幅回路２３から“Ｈｉｇｈ”レベルの出力信号が出力され、帰還電圧ＶＳ２が基準電圧Ｖｒｅｆ２よりも低い場合、差動増幅回路２３から“Ｌｏｗ”レベルの出力信号が出力される。なお、ＬＤＯモード解除部３の構成及び動作は実施例２と同様なので説明を省略する。
【００７４】
ここで、ＤＣ−ＤＣコンバータ１ｂは、従来のＤＣ−ＤＣコンバータとは異なり、オフセット発生回路２１ｂが設けられている。このため、図８に示すように、ＤＣ−ＤＣコンバータ１ｂの出力電流Ｉｏｕｔに対する出力電圧Ｖｏｕｔ特性が、軽負荷領域では定格出力電圧（Ｖｏｕｔ（typ.））よりも低く（出力電流Ｉｏｕｔがゼロ近傍で一番低い）、重負荷領域では定格出力電圧（Ｖｏｕｔ（typ.））よりも高く（出力電流Ｉｏｕｔが最大値で一番高く）設定される。しかも出力電流Ｉｏｕｔが増加するにつれて直線的に出力電圧Ｖｏｕｔが増加し、軽負荷領域と重負荷領域の間で出力電圧Ｖｏｕｔが定格出力電圧（Ｖｏｕｔ（typ.））になるように設定される。
【００７５】
この理由は、出力電流Ｉｏｕｔが小さい（或いはゼロ）軽負荷状態では、オフセット発生回路２１ｂから出力される帰還電圧ＶＳ１ａが、オフセット発生回路２１ｂに入力される帰還電圧ＶＳ１よりも小さく設定（ＶＳ１ａ＜ＶＳ１）されるからであり、一方、出力電流Ｉｏｕｔが大きい重負荷領域では、オフセット発生回路２１ｂから出力される帰還電圧ＶＳ１ａが、オフセット発生回路２１ｂに入力される帰還電圧ＶＳ１よりも大きく設定（ＶＳ１ａ＞ＶＳ１）されるからである。
【００７６】
そして、軽負荷領域ではＬＤＯ２ｂのみ動作する。重負荷領域ではＤＣ−ＤＣコンバータ１ｂが動作し、パルス幅変調回路１４から出力されるＰＷＭ信号がＬＤＯモード解除部３に入力され、ＬＤＯモード解除信号ＳｅｎがＬＤＯ２ｂに入力されるので、重負荷領域ではＬＤＯ２ｂは動作を停止する。
【００７７】
なお、軽負荷領域での出力電圧Ｖｏｕｔは一定な出力電圧である定格出力電圧Ｖｏｕｔ（typ.））となる。重負荷領域での出力電圧Ｖｏｕｔは図８に示すＤＣ−ＤＣコンバータ１ｂの出力電流Ｉｏｕｔ−出力電圧Ｖｏｕｔ特性となる。
【００７８】
このため、軽負荷領域では、電源装置４０ｂの出力リップルの発生を大幅に抑制することができる。そして、軽負荷領域から重負荷領域に変化するときに、ＤＣ−ＤＣコンバータ１ｂは徐々に立ち上がるので、軽負荷領域から重負荷領域に切り替わるときに電源装置４０ｂの出力リップルの発生を大幅に抑制することができる。重負荷領域ではＤＣ−ＤＣコンバータ１ｂのみ動作するので変換効率を高くできる。
【００７９】
上述したように、本実施例の電源体装置では、ＤＣ−ＤＣコンバータ１ｂ、ＬＤＯ２ｂ、及びＬＤＯモード解除部３が設けられる。ＤＣ−ＤＣコンバータ１ｂには、エラーアンプ１１、位相補償回路１２、三角波発生回路１３、パルス幅変調回路１４、プリドライバ１５、モニタアンプ１６、サンプルホールド回路１７、基準電圧発生回路１９、オフセット発生回路２１ｂ、Ｐｃｈ  ＭＯＳトランジスタＰＴ１、Ｐｃｈ  ＭＯＳトランジスタＰＴ２、Ｎｃｈ  ＭＯＳトランジスタＮＴ１、抵抗Ｒ１乃至Ｒ３、インダクタＬ１、及びコンデンサＣ１が設けられる。ＬＤＯ２ｂには、基準電圧発生回路２２、差動増幅回路２３、Ｐｃｈ  ＭＯＳトランジスタＰＴ１１、抵抗Ｒ１１、及び抵抗Ｒ１２が設けられる。ＬＤＯモード解除部３には、フリップフロップ３１、ノッチフィルタ３２、及びゲート電位設定回路３３が設けられる。オフセット発生回路２１ｂは、サンプルホールド回路１７から出力される電圧信号にもとづいて、抵抗Ｒ３に流れる電流が小さいとき（軽負荷時）に帰還電圧ＶＳ１よりも高い帰還電圧ＶＳ１ａをエラーアンプ１１の−側に出力し、抵抗Ｒ３に流れる電流が大きいとき（重負荷時）に帰還電圧ＶＳ１よりも低い帰還電圧ＶＳ１ａを差動増幅回路２３の−側に出力する。このため、ＤＣ−ＤＣコンバータ１ｂの出力電流Ｉｏｕｔに対する出力電圧Ｖｏｕｔ特性が、軽負荷領域では定格出力電圧よりも小さく、重負荷領域では定格出力電圧よりも大きく設定される。軽負荷領域ではＤＣ−ＤＣコンバータ１ｂの出力電圧Ｖｏｕｔが定格出力電圧よりも低いので、エラーアンプ１１から出力信号が出力されず、ＤＣ−ＤＣコンバータ１ｂは起動しない。軽負荷領域から重負荷領域に変化するとき、ＤＣ−ＤＣコンバータ１ｂの帰還電圧ＶＳ１ａが徐々に低下し、基準電圧Ｖｒｅｆ１よりも低下し始めるとＤＣ−ＤＣコンバータ１ｂが起動し始める。ＬＤＯモード解除部３は、パルス幅変調回路１４からＰＷＭ信号が出力されると、ＬＤＯ２ｂの動作を停止するためのＬＤＯモード解除信号ＳｅｎをＬＤＯ２ｂのＰｃｈ  ＭＯＳトランジスタＰＴ１１のゲートに出力する。このＬＤＯモード解除信号ＳｅｎによりＬＤＯ２ｂは動作を停止する。
【００８０】
したがって、軽負荷領域ではＬＤＯ２ｂのみ動作し、ＤＣ−ＤＣコンバータ１ｂは動作しない。一方、重負荷領域ではＬＤＯ２ｂは動作を停止し、ＤＣ−ＤＣコンバータ１ｂのみ動作する。軽負荷領域では、ＬＤＯ２ｂのみ動作するので電源装置４０ｂの出力リップルの発生を大幅に抑制することができる。そして、軽負荷領域から重負荷領域に変化するときに、ＤＣ−ＤＣコンバータ１ｂは徐々に立ち上がるので、軽負荷領域から重負荷領域に切り替わるときに電源装置４０ｂの出力リップルの発生を大幅に抑制することができる。また、重負荷領域ではＬＤＯ２ｂが動作を停止するので、実施例１よりも変換効率が向上する。
【実施例４】
【００８１】
次に、本発明の実施例４に係る電源装置について、図面を参照して説明する。図９は電源装置の構成を示す回路図、図１０はＬＤＯ及びＤＣ−ＤＣコンバータの出力電流に対する出力電圧の関係を示す図である。本実施例では、出力電流−出力電圧に傾斜を有するＬＤＯと、ＬＤＯとは出力電流−出力電圧に逆の傾斜を有するＰＷＭ方式を用いたＤＣ−ＤＣコンバータを用いている。
【００８２】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００８３】
図９に示すように、電源装置４０ｃには、ＤＣ−ＤＣコンバータ１ｂ、ＬＤＯ２、及びＬＤＯモード解除部３が設けられる。ＤＣ−ＤＣコンバータ１ｂに入力された入力用電源（入力電圧）ＶｉｎはＤＣ−ＤＣコンバータ１ｂで降圧され、降圧された出力電圧Ｖｏｕｔが負荷１８に出力される。ＬＤＯ２に入力された入力用電源（入力電圧）ＶｉｎはＬＤＯ２で降圧され、降圧された出力電圧Ｖｏｕｔが負荷１８に出力される。電源装置４０ｃは、変換効率が重要視され、低出力リップルが要求される、例えば移動体端末に使用される。ＤＣ−ＤＣコンバータ１ｂは、同期整流方式で、ＰＷＭ方式を用いたスイッチングレギュレータである。
【００８４】
なお、ＤＣ−ＤＣコンバータ１ｂの構成及び動作は実施例３と同様であり、ＬＤＯ２の構成及び動作は実施例１と同様であり、ＬＤＯモード解除部３の構成及び動作は実施例２と同様なので、説明を省略する。
【００８５】
ここで、ＤＣ−ＤＣコンバータ１ｂは、従来のＤＣ−ＤＣコンバータとは異なり、オフセット発生回路２１ｂが設けられている。また、ＬＤＯ２は、従来のシリーズレギュレータとは異なり、オフセット発生回路２１が設けられている。
【００８６】
このため、図１０に示すように、ＤＣ−ＤＣコンバータ１ｂの出力電流Ｉｏｕｔに対する出力電圧Ｖｏｕｔ特性が、軽負荷領域では定格出力電圧（Ｖｏｕｔ（typ.））よりも低く（出力電流Ｉｏｕｔがゼロ近傍で一番低い）、重負荷領域では定格出力電圧（Ｖｏｕｔ（typ.））よりも高く（出力電流Ｉｏｕｔが最大値で一番高く）設定される。また、ＬＤＯ２の出力電流Ｉｏｕｔに対する出力電圧Ｖｏｕｔ特性が、軽負荷領域では定格出力電圧（Ｖｏｕｔ（typ.））よりも高く（出力電流Ｉｏｕｔがゼロ近傍で一番高い）、重負荷領域では定格出力電圧（Ｖｏｕｔ（typ.））よりも低く（出力電流Ｉｏｕｔが最大値で一番低く）設定される。
【００８７】
この理由は、ＤＣ−ＤＣコンバータ１ｂでは、出力電流Ｉｏｕｔが小さい（或いはゼロ）軽負荷状態では、オフセット発生回路２１ｂから出力される帰還電圧ＶＳ１ａが、オフセット発生回路２１ｂに入力される帰還電圧ＶＳ１よりも低く設定（ＶＳ１ａ＜ＶＳ１）されるからであり、一方、出力電流Ｉｏｕｔが大きい重負荷領域では、オフセット発生回路２１ｂから出力される帰還電圧ＶＳ１ａが、オフセット発生回路２１ｂに入力される帰還電圧ＶＳ１よりも高く設定（ＶＳ１ａ＞ＶＳ１）されるからである。
【００８８】
一方、ＬＤＯ２では、出力電流Ｉｏｕｔが小さい（或いはゼロ）、即ちＰｃｈ  ＭＯＳトランジスタＰＴ１が“ＯＮ”して抵抗Ｒ３に比較的小さな電流が流れた場合（或いはゼロの場合）、オフセット発生回路２１から出力される帰還電圧ＶＳ２ａが、オフセット発生回路２１に入力される帰還電圧ＶＳ２よりも高く設定（ＶＳ２ａ−ＶＳ２＞０）されるからであり、一方、出力電流Ｉｏｕｔが大きい、即ちＰｃｈ  ＭＯＳトランジスタＰＴ１が“ＯＮ”して抵抗Ｒ３に比較的大きな電流が流れた場合、オフセット発生回路２１から出力される帰還電圧ＶＳ２ａが、オフセット発生回路２１入力される帰還電圧ＶＳ２よりも低く設定（ＶＳ２ａ−ＶＳ２＞０）されるからである。
【００８９】
そして、軽負荷領域ではＬＤＯ２のみ動作する。重負荷領域ではＤＣ−ＤＣコンバータ１ｂが動作し、パルス幅変調回路１４から出力されるＰＷＭ信号がＬＤＯモード解除部３に入力され、ＬＤＯモード解除信号ＳｅｎがＬＤＯ２に入力されるので、ＬＤＯ２は動作を停止する。なお、軽負荷領域での出力電圧Ｖｏｕｔは、図１０に示すＬＤＯ２の出力電流Ｉｏｕｔ−出力電圧Ｖｏｕｔ特性となる。重負荷領域では、図１０に示すＤＣ−ＤＣコンバータ１ｂの出力電流Ｉｏｕｔ−出力電圧Ｖｏｕｔ特性となる。
【００９０】
このため、軽負荷領域では、電源装置４０ｃの出力リップルの発生を大幅に抑制することができる。そして、軽負荷領域から重負荷領域に変化するときに、ＤＣ−ＤＣコンバータ１ｂは徐々に立ち上がるので、軽負荷領域から重負荷領域に切り替わるときに電源装置４０ｃの出力リップルの発生を大幅に抑制することができる。重負荷領域では、ＤＣ−ＤＣコンバータ１ｂのみ動作するので変換効率を高くできる。
【００９１】
なお、ＤＣ−ＤＣコンバータ１ｂの出力電流Ｉｏｕｔに対する出力電圧Ｖｏｕｔの関係を表す傾きが正の直線と、ＬＤＯ２の出力電流Ｉｏｕｔに対する出力電圧Ｖｏｕｔの関係を表す傾きが負の直線とは軽負荷領域と重負荷領域の間で交差するのが好ましい。
【００９２】
上述したように、本実施例の電源装置では、ＤＣ−ＤＣコンバータ１ｂ、ＬＤＯ２、及びＬＤＯモード解除部３が設けられる。ＤＣ−ＤＣコンバータ１ｂには、エラーアンプ１１、位相補償回路１２、三角波発生回路１３、パルス幅変調回路１４、プリドライバ１５、モニタアンプ１６、サンプルホールド回路１７、基準電圧発生回路１９、オフセット発生回路２１ｂ、Ｐｃｈ  ＭＯＳトランジスタＰＴ１、Ｐｃｈ  ＭＯＳトランジスタＰＴ２、Ｎｃｈ  ＭＯＳトランジスタＮＴ１、抵抗Ｒ１乃至Ｒ３、インダクタＬ１、及びコンデンサＣ１が設けられる。ＬＤＯ２には、オフセット発生回路２１、基準電圧発生回路２２、差動増幅回路２３、Ｐｃｈ  ＭＯＳトランジスタＰＴ１１、抵抗Ｒ１１、及び抵抗Ｒ１２が設けられる。ＬＤＯモード解除部３には、フリップフロップ３１、ノッチフィルタ３２、及びゲート電位設定回路３３が設けられる。オフセット発生回路２１は、ＤＣ−ＤＣコンバータ１のサンプルホールド回路１７から出力される電圧信号にもとづいて、抵抗Ｒ３に流れる電流が小さいとき（軽負荷時）に帰還電圧ＶＳ２よりも高い帰還電圧ＶＳ２ａ（正のオフセット量）を差動増幅回路２３の＋側に出力し、抵抗Ｒ３に流れる電流が大きいとき（重負荷時）に帰還電圧ＶＳ２よりも低い帰還電圧ＶＳ２ａ（負のオフセット量）を差動増幅回路２３の＋側に出力する。このため、ＬＤＯ２の出力電流Ｉｏｕｔに対する出力電圧Ｖｏｕｔ特性が、軽負荷領域では定格出力電圧よりも大きく、重負荷領域では定格出力電圧よりも小さく設定される。一方、オフセット発生回路２１ｂは、サンプルホールド回路１７から出力される電圧信号にもとづいて、抵抗Ｒ３に流れる電流が小さいとき（軽負荷時）に帰還電圧ＶＳ１よりも高い帰還電圧ＶＳ１ａをエラーアンプ１１の−側に出力し、抵抗Ｒ３に流れる電流が大きいとき（重負荷時）に帰還電圧ＶＳ１よりも低い帰還電圧ＶＳ１ａを差動増幅回路２３の−側に出力する。このため、ＤＣ−ＤＣコンバータ１ｂの出力電流Ｉｏｕｔに対する出力電圧Ｖｏｕｔ特性が、軽負荷領域では定格出力電圧よりも小さく、重負荷領域では定格出力電圧よりも大きく設定される。軽負荷領域ではＤＣ−ＤＣコンバータ１ｂの出力電圧Ｖｏｕｔが定格出力電圧よりも低いので、エラーアンプ１１から出力信号が出力されず、ＤＣ−ＤＣコンバータ１ｂは起動しない。軽負荷領域から重負荷領域に変化するとき、ＤＣ−ＤＣコンバータ１ｂの帰還電圧ＶＳ１ａが徐々に低下し、基準電圧Ｖｒｅｆ１よりも低下し始めるとＤＣ−ＤＣコンバータ１ｂが起動し始める。ＬＤＯモード解除部３は、パルス幅変調回路１４からＰＷＭ信号が出力されると、ＬＤＯ２の動作を停止するためのＬＤＯモード解除信号ＳｅｎをＬＤＯ２のＰｃｈ  ＭＯＳトランジスタＰＴ１１のゲートに出力する。このＬＤＯモード解除信号ＳｅｎによりＬＤＯ２は動作を停止する。
【００９３】
したがって、軽負荷領域ではＬＤＯ２のみ動作し、ＤＣ−ＤＣコンバータ１ｂは動作しない。一方、重負荷領域ではＬＤＯ２は動作を停止し、ＤＣ−ＤＣコンバータ１ｂのみ動作する。軽負荷領域では、ＬＤＯ２のみ動作するので電源装置４０ｃの出力リップルの発生を大幅に抑制することができる。そして、軽負荷領域から重負荷領域に変化するときに、ＤＣ−ＤＣコンバータ１ｂは徐々に立ち上がるので、軽負荷領域から重負荷領域に切り替わるときに電源装置４０ｃの出力リップルの発生を大幅に抑制することができる。また、重負荷領域ではＬＤＯ２が動作を停止するので、実施例１よりも効率が向上する。
【００９４】
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
【００９５】
例えば、実施例では、変換効率が重要視される移動体端末用の電源装置に適用したが、他の電子機器の電源装置にも適用することができる。また、降圧型スイッチングレギュレータとＬＤＯから構成される電源装置に適用しているが、昇圧型スイッチングレギュレータ、反転型スイッチングレギュレータ、或いは昇降圧型スイッチングレギュレータを電源装置に用いてもよい。その場合、シリーズレギュレータをスイッチングレギュレータに対応できる構成に変更するのが好ましい。
【００９６】
更に、ＰＷＭ制御の代わりにＰＦＭ（Pulse  Frequency  Modulation）制御を用いてもよい。
【００９７】
本発明は、以下の付記に記載されているような構成が考えられる。  
（付記１）  入力電圧が入力され、所定値以下の負荷である軽負荷領域では定格出力電圧よりも高い第１の出力電圧、所定値以上の負荷である重負荷領域では前記定格出力電圧よりも低い第２の出力電圧、及び前記軽負荷領域から前記重負荷領域に変化するとき前記定格出力電圧からなる出力電流−出力電圧特性を有し、前記第１及び第２の出力電圧を出力するシリーズレギュレータと、前記入力電圧が入力され、前記軽負荷状態では前記定格出力電圧よりも低い第３の出力電圧、前記重負荷状態では前記定格出力電圧よりも高い第４の出力電圧、及び前記軽負荷領域から前記重負荷領域に変化するとき前記定格出力電圧からなる出力電流−出力電圧特性を有し、前記軽負荷領域では動作を停止し、前記重負荷領域では前記第４の出力電圧を出力するスイッチングレギュレータとを具備する電源装置。
【００９８】
（付記２）  前記スイッチングレギュレータはＰＷＭ方式で動作し、前記スイッチングレギュレータから出力されるＰＷＭ信号を入力し、前記重負荷領域で前記ＰＷＭ信号により前記シリーズレギュレータの動作を停止する信号を前記シリーズレギュレータに出力するモード解除部を具備する付記１に記載の電源装置。
【００９９】
（付記３）  入力電圧が入力され、帰還電圧を入力し、出力電流が小さいときには正のオフセット電圧分だけ加算された第１の帰還電圧を生成し、出力電流が大きい時には負のオフセット電圧分だけ加算された第２の基準電圧を生成するオフセット発生回路を有し、前記オフセット発生回路にもとづいて、所定値以下の負荷である軽負荷領域では定格出力電圧よりも高い第１の出力電圧を出力し、所定値以上の負荷である重負荷領域では前記定格出力電圧よりも低い第２の出力電圧を出力するシリーズレギュレータと、前記入力電圧が入力され、出力電流に比例する電流をモニターし、前記電流を電圧に変換した信号を前記オフセット発生回路に出力する電流検出部を有し、前記軽負荷領域では前記第１の出力電圧にもとづいて動作を停止し、前記重負荷領域では前記第２の出力電圧にもとづいて動作して前記定格出力電圧を出力するスイッチングレギュレータとを具備する電源装置。
【０１００】
（付記４）  帰還電圧が入力され、出力電流が小さいときには正のオフセット電圧分だけ加算された第１の帰還電圧を生成し、出力電流が大きい時には負のオフセット電圧分だけ加算された第２の基準電圧を生成するオフセット発生回路を有し、入力電圧を入力し、前記オフセット発生回路にもとづいて、所定値以下の負荷である軽負荷領域では定格出力電圧よりも高い第１の出力電圧を出力し、所定値以上の負荷である重負荷領域では前記定格出力電圧よりも低い第２の出力電圧を出力するシリーズレギュレータと、前記入力電圧が入力され、出力電流に比例する電流をモニターし、この電流を電圧に変換した信号を前記オフセット発生回路に出力する電流検出部を有し、前記軽負荷領域では前記第１の出力電圧にもとづいて動作を停止し、前記重負荷領域では前記第２の出力電圧にもとづいて動作して前記定格出力電圧を出力し、ＰＷＭ方式で動作するスイッチングレギュレータと、前記スイッチングレギュレータから出力されるＰＷＭ信号を入力し、前記重負荷領域で前記ＰＷＭ信号により前記シリーズレギュレータの動作を停止する信号を前記シリーズレギュレータに出力するモード解除部とを具備する電源装置。
【０１０１】
（付記５）  前記シリーズレギュレータはＬＤＯであり、前記スイッチングレギュレータは降圧型のスイッチングレギュレータであることを特徴とする付記１乃至４のいずれかに記載の電源装置。
【０１０２】
（付記６）  ＰＷＭ方式で動作する降圧型のスイッチングレギュレータとＬＤＯから構成される電源回路の制御方法であって、所定値以上の負荷である重負荷領域で、前記スイッチングレギュレータのパルス幅変調回路からＰＷＭ信号が出力され、前記ＰＷＭ信号により前記スイッチングレギュレータが動作し、前記ＰＷＭ信号にもとづいて生成されるＬＤＯモード解除信号により、前記ＬＤＯの動作を停止させるステップと、前記重負荷領域から所定値以下の負荷である軽負荷領域に変化するときに、前記ＰＷＭ信号の出力が停止され、前記スイッチングレギュレータの動作が停止し、前記ＬＤＯモード解除信号の出力が停止され、前記ＬＤＯの動作が開始するステップとを具備する電源装置の制御方法。
【図面の簡単な説明】
【０１０３】
【図１】本発明の実施例１に係る電源装置の構成を示す回路図。
【図２】本発明の実施例１に係るＬＤＯの出力電流に対する出力電圧の関係を示す図。
【図３】本発明の実施例１に係る電源装置の負荷状態でのＬＤＯとＤＣ−ＤＣコンバータの動作状態を示す図。
【図４】本発明の実施例２に係る電源装置の構成を示す回路図。
【図５】本発明の実施例２に係る電源装置の動作を示すタイミングチャート。
【図６】本発明の実施例２に係る電源装置の負荷状態でのＬＤＯとＤＣ−ＤＣコンバータの動作状態を示す図。
【図７】本発明の実施例３に係る電源装置の構成を示す回路図。
【図８】本発明の実施例３に係るＤＣ−ＤＣコンバータの出力電流に対する出力電圧の関係を示す図。
【図９】本発明の実施例４に係る電源装置の構成を示す回路図。
【図１０】本発明の実施例４に係るＬＤＯ及びＤＣ−ＤＣコンバータの出力電流に対する出力電圧の関係を示す図。
【符号の説明】
【０１０４】
１、１ｂ  ＤＣ−ＤＣコンバータ
２、２ｂ  ＬＤＯ
３  ＬＤＯモード解除部
１１  エラーアンプ
１２  位相補償回路
１３  三角波発生回路
１４  パルス幅変調回路
１５  プリドライバ
１６  モニタアンプ
１７  サンプルホールド回路
１８  負荷
１９、２２  基準電圧発生回路
２１、２１ｂ  オフセット発生回路
２３  差動増幅回路
３１  フリップフロップ
３２  ノッチフィルタ
３３  ゲート電位設定回路
４０、４０ａ、４０ｂ、４０ｃ  電源装置
Ｃ１  コンデンサ
Ｌ１  インダクタ
Ｎ１〜１４、Ｎ２１〜２３、ＬＸ  ノード
ＮＴ１  Ｎｃｈ  ＭＯＳトランジスタ
ＰＴ１、ＰＴ２、ＰＴ１１  Ｐｃｈ  ＭＯＳトランジスタ
Ｒ１〜３、Ｒ１１、Ｒ１２  抵抗
Ｓｅｎ  ＬＤＯモード解除信号
Ｖｉｎ  入力用電源（入力電圧）
Ｖｏｕｔ  出力電圧
Ｖｒｅｆ１、Ｖｒｅｆ２  基準電圧
ＶＳ１、ＶＳ１ａ、ＶＳ２、ＶＳ２ａ  帰還電圧
Ｖｓｓ  低電位側電源
【図１】
2008043086.tif 000003
【図２】
2008043086.tif 000004
【図３】
2008043086.tif 000005
【図４】
2008043086.tif 000006
【図５】
2008043086.tif 000007
【図６】
2008043086.tif 000008
【図７】
2008043086.tif 000009
【図８】
2008043086.tif 000010
【図９】
2008043086.tif 000011
【図１０】
2008043086.tif 000012