(57)【要約】【課題】、三角波信号の周期が離散的に変化されるにもかかわらず、該周期を時間的基準として活用することが可能なパルス幅変調回路を提供することにある。【解決手段】  コンデンサ（CT）の充放電電流によって規定される周期をもつ一定振幅の三角波信号を発生する三角波発生手段（11）と、三角波信号に同期するタイミングでコンデンサ（CT）の充放電電流を基準電流値から離散的に変化させる電流変調手段（13）と、三角波信号と被変調信号とを比較することによってパルス幅変調信号を発生する比較手段（12）と、を備える。電流変調手段（13）は、三角波信号の連続する２周期の一方および他方の周期に対して等しい値の離散的変化成分を割り当てるとともに、離散的変化成分を一方および他方の周期においてそれぞれ基準電流値に加算および減算するように構成される。【選択図】  図２
2008148204.tif 000002
【特許請求の範囲】
【請求項１】
コンデンサの充放電電流によって規定される周期をもつ一定振幅の三角波信号を発生する三角波発生手段と、
前記三角波信号に同期するタイミングで前記コンデンサの充放電電流を基準電流値から離散的に変化させる電流変調手段と、
前記三角波信号と被変調信号とを比較することによってパルス幅変調信号を発生する比較手段と、を備え、
前記電流変調手段は、前記三角波信号の連続する２周期の一方および他方の周期に対して等しい値の前記離散的変化成分を割り当てるとともに、該離散的変化成分を前記一方および他方の周期においてそれぞれ前記基準電流値に加算および減算するように構成されていることを特徴とするパルス幅変調回路。
【請求項２】
前記三角波信号に同期するタイミングで擬似乱数を発生する擬似乱数発生手段を備え、前記電流変調手段は、前記擬似乱数に基づいて前記充放電電流の離散的変化成分を設定するように構成されることを特徴とする請求項１に記載のパルス幅変調回路。
【請求項３】
前記電流変調手段は、前記擬似乱数に基づいて選択的にオン、オフされる複数のスイッチと、これらのスイッチにより選択可能な複数の電流源とを備え、前記各スイッチによって選択された各電流源の出力電流を加算して、その加算電流を前記充放電電流の離散的変化成分として設定するように構成されていることを特徴とする請求項２に記載のパルス幅変調回路。
【請求項４】
前記基準電流値を２種設定し、この２種の基準電流値を選択指定するようにしたことを特徴とする請求項１に記載のパルス幅変調回路。
【請求項５】
請求項１〜４のいずれかに記載のパルス幅変調回路が適用され、誤差信号を前記被変調信号としたことを特徴とするスイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス幅変調回路は、スイッチングレギュレータ（ＤＣ−ＤＣコンバータ、ＡＣ−ＤＣコンバータ）、インバータ（ＤＣ−ＡＣ変換回路）、あるいはディジタル増幅器（Ｄ級アンプ）などにおける電圧制御に用いられるパルス幅変調回路およびこのパルス幅変調回路を適用したスイッチングレギュレータに関するものである。
【背景技術】
【０００２】
スイッチング素子によるコンデンサの充放電により一定振幅の三角波信号（ＰＷＭキャリア信号）を発生する三角波発生手段と、上記三角波信号と被変調信号とを比較してパルス幅変調信号を発生する比較手段と、上記三角波信号に同期するタイミングで上記コンデンサの充放電電流を離散的に変化する（従い、三角波の周期も離散的に変化する）電流切替手段とを備えたパルス幅変調回路が提案されている。
【０００３】
上記三角波信号の周期が固定されている場合には、スイッチングレギュレータ（ＤＣ−ＤＣコンバータ）等に適用した場合に、その出力電圧に含まれるスイッチングノイズの電力が特定の周波数に集中して、高いピーク値のノイズスペクトルが発生する。
これに対して、上記のパルス幅変調回路によれば、上記三角波信号の周期が離散的に変化されるので、上記ノイズスペクトルのピーク値が抑制されることになる（例えば、特許文献１参照）。
【０００４】
一方、パルス幅変調回路からのパルス幅変調信号によってスイッチ素子をスイッチングさせるスイッチングレギュレータは、その出力を電源として周辺装置に供給するため、電源供給ラインを介して該周辺装置に接続される。
上記スイッチングレギュレータの出力中には、上記パルス幅変調回路で発生される三角波信号の発生周期に対応する周期のスイッチングノイズが含まれている。そこで、従来、このスイッチングノイズを利用して、スイッチングレギュレータから所定のデータを上記周辺装置に送信する技術が提案されている。
【０００５】
この技術では、パルス幅変調回路が通信データ「０」および「１」にそれぞれ対応する第１および第２の三角波信号（これらは、互いに周期が相違している）を発生し得るように構成され、データ「０」および「１」に対応して第１および第２の三角波信号がそれぞれ所定の単位時間だけ発生するようにパルス幅変調回路が制御される。なお、受信側である上記周辺装置においては、上記単位時間におけるスイッチングノイズの受信個数に基づいて上記データが復調される（例えば、特許文献２参照）。
【０００６】
【特許文献１】特開平２００４−２６６７８０号公報
【特許文献２】特開平２００５−３３５３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、特許文献２においては、データ「０」および「１」に対応する上記三角波信号の発生周期が固定されているので、上記三角波信号の発生個数をカウントすることによって上記単位時間を計測することができる。すなわち、上記単位時間をＴ0、データ「０」、「１」に対応する上記三角波信号の発生周期をＴ1，Ｔ2とすると、データ「０」の送信時には上記カウント値が（Ｔ0／Ｔ1）になったことから上記単位時間Ｔ0が計測され、また、データ「１」の送信時には上記カウント値が（Ｔ0／Ｔ2）になったことから該単位時間Ｔ0が計測される。
【０００８】
これに対して、前記特許文献１に係るパルス幅変調回路においては、上記三角波信号の周期が離散的に変化（周波数拡散）されるので、該周期が絶対的な時間的基準になり得ず、このため、該周期を単位時間Ｔ0の計測に用いることは困難である。
それ故、データ送信機能を有する前記特許文献２のスイッチングレギュレータに特許文献１に係るパルス幅変調回路を適用する場合には、上記単位時間Ｔ0を計時するための専用の計時手段を設けることになるが、これは構成の複雑化やコストの上昇をもたらす。
【０００９】
そこで、本発明の目的は、三角波信号の周期が離散的に変化されるにもかかわらず、該周期を時間的基準として活用することが可能なパルス幅変調回路を提供することにある。
また、本発明の他の目的は、上記の機能を有するパルス幅変調回路を適用したスイッチングレギュレータを提供することにある。
【課題を解決するための手段】
【００１０】
本発明に係るパルス幅変調回路は、コンデンサの充放電電流によって規定される周期をもつ一定振幅の三角波信号を発生する三角波発生手段と、前記三角波信号に同期するタイミングで前記コンデンサの充放電電流を基準電流値から離散的に変化させる電流変調手段と、前記三角波信号と被変調信号とを比較することによってパルス幅変調信号を発生する比較手段と、を備えている。前記電流変調手段は、前記三角波信号の連続する２周期の一方および他方の周期に対して等しい値の前記離散的変化成分を割り当てるとともに、該離散的変化成分を前記一方および他方の周期においてそれぞれ前記基準電流値に加算および減算するように構成され、これによって、上記の目的が達成される。
【００１１】
前記三角波信号に同期するタイミングで擬似乱数を発生する擬似乱数発生手段を備えることができる。この場合、前記電流変調手段は、前記擬似乱数に基づいて前記充放電電流の離散的変化成分を設定するように構成される。
【００１２】
前記電流変調手段は、前記擬似乱数に基づいて選択的にオン、オフされる複数のスイッチと、これらのスイッチにより選択可能な複数の電流源とを備えることができる。この電流変調手段では、前記各スイッチによって選択された各電流源の出力電流を加算し、その加算した電流を前記充放電電流の離散的変化成分として設定する。
【００１３】
前記基準電流値を２種設定し、この２種の基準電流値を選択指定するようにしても良い。
前記パルス幅変調回路を電圧制御手段として用いてスイッチングレギュレータを構成することができる。このスイッチングレギュレータでは、誤差信号が前記上記パルス幅変調回路の被変調信号になる。
【発明の効果】
【００１４】
本発明によれば、三角波信号の周期を規定するコンデンサの充放電電流が基準電流値と離散的変化成分とから形成される。そして、上記三角波信号の連続する２周期の一方および他方の周期に対して等しい値の離散的変化成分が割り当てられ、該離散的変化成分が上記一方および他方の周期においてそれぞれ上記基準電流値に加算および減算される。したがって、三角波信号の周期が離散的に変化されるにもかかわらず、連続する三角波信号の周期の和が上記基準電流値に対応する三角波信号の周期の２倍になるとともに、次の連続する三角波信号の周期の和も、同様に上記基準電流値に対応する三角波信号の周期の２倍になる。
つまり、上記基準電流値に対応する三角波信号の周期の２倍を一単位として捉え、上記連続する三角波信号の周期の和を一単位として捉えた場合、両者は時間的に一致する。したがって、上記連続する三角波信号の周期は互いに相違するものの、それらの和は時間的基準としての機能を持つことになる。
【００１５】
それ故、例えば、スイッチングノイズを利用した通信機能を持つスイッチングレギュレータの電圧制御に本発明に係るパルス幅変調回路を適用すれば、高いピーク値のノイズスペクトルを抑制するという効果に加えて、通信のための専用の時間管理手段（計時手段）を設けることなく通信を行うことが可能になるという効果が得られる。また、本発明によれば、上記機能を有するスイッチングレギュレータを提供することができる。
【発明を実施するための最良の形態】
【００１６】
図１は、本発明に係るパルス幅変調回路が適用されたスイッチングレギュレータ（ＤＣ−ＤＣコンバータ）を示すブロック図である。
このスイッチングレギュレータは、パルス幅変調回路１０、出力電圧フィードバック回路２０、ドライブ回路３０、半導体スイッチ４０ａ，４０ｂ、リアクトルＬおよびコンデンサＣを備え、入力電圧Ｖinを半導体スイッチ４０ａ，４０ｂによってスイッチングして、基準電圧Ｖrefで規定される目標値に対応した電圧Ｖoutを出力するものである。
【００１７】
パルス幅変調回路１０は、一定振幅の三角波信号Ｖoscを発生する三角波発生器１１と、三角波信号Ｖoscと出力電圧フィードバック回路２０の出力である誤差電圧信号ＶFBとを比較してパルス幅変調信号を発生するコンパレータ１２と、電流変調回路１３と、疑似乱数発生回路１４とを備えている。なお、誤差電圧信号ＶFBは、Ｖref−ｋ・Ｖout（ここで、ｋは電圧Ｖoutを分圧して検出する場合の分圧比で、分圧しない場合はｋ＝１となる）に対応し、パルス幅変調回路１０における被変調信号となる。
【００１８】
図２は、三角波発生器１１および電流変調回路１３の構成例を示す回路図である。
三角波発生器１１は、タイミングコンデンサＣTと、このタイミングコンデンサＣTの充放電経路を切替えるための半導体スイッチ１１１ａ（ｐＭＯＳトランジスタ），１１１ｂ（ｎＭＯＳトランジスタ）と、コンデンサ充電用の電流源１１２ａと、コンデンサ放電用の電流源１１２ｂと、タイミングコンデンサＣTの端子電圧をそれぞれ上側閾値電圧ＶOU、下側閾値電圧ＶOLと比較するコンパレータ１１３，１１４と、フリップフロップ１１４とを備えている。
【００１９】
ここで、Ｖosc＜ＶOUの関係が成立しかつフリップフロップ１１４の出力Ｑの論理レベルが「Ｌ」である状態を初期状態として、上記三角波発生器１１の動作を説明する。
この初期状態においては、半導体スイッチ１１１ｂがオフかつ半導体スイッチ１１１ａがオンされて、タイミングコンデンサＣTが電流源１１１ａの電流Ｋ1・Ｉref（Ｋ1は定数）で充電されるので、図３に示すように、出力電圧Ｖoscが一定の変化率で上昇する。電圧Ｖoscが上昇して上側閾値電圧ＶOUを超えると、コンパレータ１１３がフリップフロップ１１４をセットするので、該フリップフロップ１１４の出力Ｑの論理レベルが「Ｈ」に切り替わる。これに伴い、半導体スイッチ１１１ａがオフするとともに半導体スイッチ１１１ｂがオンするので、タイミングコンデンサＣTが電流源１１２ｂの電流Ｋ2・Ｉref（Ｋ2は定数、この例ではＫ2＝Ｋ1）により放電され、その結果、出力電圧Ｖoscが一定の変化率で下降する。
電圧Ｖoscが下降して下側閾値電圧ＶOLを下回ると、フリップフロップ１１４がリセットされるので、その出力Ｑの論理レベルが「Ｌ」に切り替わる。三角波発生器１１は、このような動作を繰り返すことにより図示のような三角波信号Ｖoscを発生する。
【００２０】
次に、電流変調回路１３について説明する。上記三角波発生器１１の発振周期は、タイミングコンデンサＣTの充放電電流である電流源１１２ａ，１１２ｂの出力電流Ｋ1Ｉref，Ｋ2Ｉrefよって決定される。電流変調回路１３は、上記電流Ｋ1Ｉref，Ｋ2Ｉrefにおける電流Ｉrefを発生するものであって、タイミングコンデンサＣTの充放電電流の最低基準となる大きさの電流Ｉref1（もしくはＩref1’）を出力する定電流源１３１と、ｎビットのディジタル変調信号をアナログ電流出力Ｉref2に変換するＤ／Ａコンバータ１３２と、デコーダ１３３とを備えている。
定電流源１３１は、２種の定電流Ｉref1，Ｉref1’を発生するように構成されており、後述の入力ビットｍに入力される外部データに基づいてこれらの電流のいずれかが指定される。
【００２１】
Ｄ／Ａコンバータ１３２は、デコーダ１３３から出力されるｎビットのディジタル変調信号に基づいて選択的に開放・短絡される複数のスイッチＳ1，Ｓ1，・・・Ｓnと、これらのスイッチＳ1，Ｓ2，・・・Ｓnにより選択されて、それぞれ大きさの異なる定電流１ＩSS，２ＩSS，・・・，２nＩSS（２0ＩSS，２1ＩSS，・・・，２nＩSS）を出力する複数の定電流源１３４−１，１３４−２，・・・１３４−ｎとによって構成され、上記スイッチＳ1，Ｓ2，・・・Ｓnの選択作動によって決定される複数の定電流を加算した電流Ｉref2を出力する。
上記Ｄ／Ａコンバータ１３２の出力電流Ｉref2は、定電流源１３１の出力電流Ｉref1（もしくはＩref1’）と加算されて上記電流Ｉrefを形成する。また、図示しないカレントミラー回路により、電流Ｉrefから上記の電流Ｋ1Ｉref，Ｋ2Ｉrefが生成される。
【００２２】
上記三角波発生器１１から出力される三角波信号Ｖoscの周期は、フリップフロップ１１４から出力されるクロック信号の周期と一致している。ここで、このクロック信号の基準周期を図４（ａ）に示すＴ1とすると、本実施形態は、同図（ｂ）に示す周期（Ｔ1−Δｔi）のクロック信号の後に必ず同図（ｃ）に示す周期（Ｔ1＋Δｔi）のクロック信号が続くように、もしくは、周期（Ｔ1＋Δｔi）のクロック信号の後に必ず周期（Ｔ1−Δｔi）のクロック信号が続くように構成される。このように構成すれば、連続する２つのクロック信号の周期の合計が必ず２Ｔ1となる。
【００２３】
一方、本実施形態は、後述の通信データを形成する関係で、フリップフロップ１１４から図４（ｅ）に示す周期（Ｔ2−Δｔi）のクロック信号および同図４（ｆ）に示す周期（Ｔ2＋Δｔi）のクロック信号も出力させるように構成される。これらのクロック信号も、一方の後に他方が続くように発生され、したがって、連続するそれらの信号の周期は必ず２Ｔ2となる。
ここで、時間Δｔiは、クロック信号の周期拡散成分である。周期拡散成分△ｔ1，△ｔ2，・・・，Δｔi，・・・は、乱数に近いものであることが望ましく、そのため、本実施形態では，後述する疑似乱数発生回路１４（図５）を用いて乱数に近い周期拡散成分を形成している。
【００２４】
上記三角波信号Ｖoscの周期、つまり、フリップフロップ１１４から出力されるクロック信号の周期は、タイミングコンデンサＣTの定電流充放電による両端電圧（積分電圧）が閾値（ＶOU，ＶOL）に到達する時間で規定されるので、Ｋ（定数）／定電流値と表される。
ここで、周期Ｔj（ｊ＝１または２）を与える定電流値をＩjとし、周期Ｔj−△ｔを与える定電流値をＩj＋△Ｉとすると、１／（１−α）＝１＋αという近似式を適用することによって、周期Ｔj−ｋ△ｔを与える定電流値はＩj＋ｋ△Ｉ、周期Ｔj＋ｋ△ｔを与える定電流値はＩj−ｋ△Ｉと表される（ｋは整数）。
【００２５】
図２に示すＤ／Ａコンバータ１３２では、スイッチＳ1〜Ｓnの開閉操作により、Ｉss〜２nＩssの定電流値を選択することができる。
そして、電流変調回路１３においては、上記基本周期Ｔ1を規定するための電流値Ｉrefとして（Ｉref1＋２nＩss）が対応付けられ、上記基本周期Ｔ2を規定するための電流値Ｉrefとして電流値（Ｉref2＋２nＩss）が対応付けられる。
したがって、上記電流値（Ｉref1＋２nＩss）から電流値ｋ×Ｉssを引くことによってフリップフロップ１１４から出力されるクロック信号の周期が（Ｔ1＋ｋ△ｔ01）に設定され、また、電流値（Ｉref1＋２nＩss）に定電流値ｋ×Ｉssを足すことによって該クロック信号の周期が（Ｔ1−ｋ△ｔ01）に設定されることになる。ここで、△ｔ01＝ＣT・（ＶOU−ＶOL）（１／Ｋ1＋１／Ｋ2）（（１／（Ｉref1＋２nＩss）−１／（Ｉref1＋２nＩss＋Ｉss））＝２ＣT・（ＶOU−ＶOL）（（１／（Ｉref1＋２nＩss）−１／（Ｉref1＋（２n＋１）Ｉss））／Ｋ1である。なお、上記周期（Ｔ1−ｋ△ｔ01）および（Ｔ1＋ｋ△ｔ01）は、それぞれ図４（ｂ）に示す周期（Ｔ1−Δｔi）および同図（ｃ）に示す（Ｔ1＋Δｔi）に対応する。
【００２６】
同様に、上記電流値（Ｉref2＋２nＩss）から電流値ｋ×Ｉssを引くことによって上記クロック信号の周期が（Ｔ2＋ｋ△ｔ02）に設定され、また、上記電流値（Ｉref2＋２nＩss）に定電流値ｋ×Ｉssを足すことによって該クロック信号の周期が（Ｔ2−ｋ△ｔ02）に設定されることになる。ここで、△ｔ02＝２ＣT・（ＶOU−ＶOL）（（１／（Ｉref1’＋２nＩss）−１／（Ｉref1’＋（２n＋１）Ｉss））／Ｋ1である。なお、上記周期（Ｔ2−ｋ△ｔ02）および（Ｔ2＋ｋ△ｔ02）は、それぞれ図４（ｅ）に示す周期（Ｔ2−Δｔi）および同図（ｆ）に示す（Ｔ2＋Δｔi）に対応する。
【００２７】
前記疑似乱数発生回路１４は、例えば、図５に示すような線形フィードバックシフトレジスタ回路によって構成される。この線形フィードバックシフトレジスタ回路（ＬＦＳＲ）は、（ｎ−１）段（図５に示す例では６段）に縦続接続したＤフリップフロップＤ−ＦＦ1〜Ｄ−ＦＦn-1と、排他的論理和回路ＸＯＲとを備え、（ｎ−１）ビットの擬似乱数ｒ1〜ｒn-1（Ｍ系列符号）をディジタル変調データとして生成する。
この線形フィードバックシフトレジスタ回路の出力は、上記電流値ｋ×Ｉssのｋを擬似乱数ｒ1〜ｒn-1に従って変化させるために、デコーダ１３３に与えられる。なお、この線形フィードバックシフトレジスタ回路は、Ｄフリップフロップ１１４の出力でトリガされる後記のＤフリップフロップ１１５の出力ＱＢ（出力Ｑの反転信号）によってシフト動作する。
【００２８】
以下、本スイッチングレギュレータの作用を説明する。
前記電流変調回路１３は、ディジタル入力ビットとしてビット１〜ｎおよびビットｍを有している。ここで、Ｄ／Ａコンバータ１３２のビット数ｎが４であるとすると、上記ディジタル入力ビットのビット１〜ｎは１〜４となる。そして、ｎ＝４の場合、図６に示すように、入力ビット１〜３は 「変動範囲指定ビット」として、また、入力ビットｎ＝４は「プラスマイナス（Ｐ／Ｍ）切り替えビット」として、また、入力ビットｍは基本周期（Ｔ1／Ｔ2）切り替えビット）としてそれぞれ割り当てられる。
【００２９】
Ｄ／Ａコンバータ１３２のビット数ｎが４の場合、前記基本周期Ｔ1に対応する電流値Ｉrefである（Ｉref1＋２nＩss）および前記基本周期Ｔ2に対応する電流値Ｉrefである（Ｉref1’＋２nＩss）がそれぞれ（Ｉref1＋８Ｉss）および（Ｉref1’＋８Ｉss）に設定される。
入力ビット１〜３には、図５示す疑似乱数発生回路１４である線形フィードバックシフトレジスタ回路から擬似乱数に従ったディジタル変調データが与えられ、また入力ビットｎ＝４には、Ｄフリップフロップ１１５の出力Ｑが与えられる。
【００３０】
ここで、初期状態において、例えば入力ビット１，２，３に「１」，「１」，「０」というディジタル変調データが与えられ、かつ、入力ビットｎ＝４およびｍにそれぞれデータ「０」が与えられたと仮定する。
このとき、入力ビットｎ＝４のデータ「０」は、「電流をプラスする」（周期は逆にマイナスされる）というコマンドを意味し、また、入力ビットｍのデータ「０」は、「基本周期Ｔ1を選択する」というコマンドを意味している。
【００３１】
そこで、デコーダ１３３は、入力ビット１，２，３に入力されたディジタル変調データ「１」，「１」，「０」に対応する十進数「１」×２1＋「１」×２2＋「０」×２3＝３に基づいて、プラスすべき電流が３Ｉssとなるようなデータ「１」，「１」，「０」，「１」をＤ／Ａコンバータ１３２の各ビット１，２，３，ｎ（＝４）に出力する。
【００３２】
これに伴い、Ｄ／Ａコンバータ１３２のスイッチＳ1，Ｓ2およびＳ4がオンされて、定電流Ｉref2＝Ｉss＋２Ｉss＋８Ｉss＝１１Ｉssが該Ｄ／Ａコンバータ１３２から出力されるので、電流変調回路１３から出力される基準定電流Ｉrefは、Ｉref＝（Ｉref1＋Ｉref2）＝（Ｉref1＋１１Ｉss）＝（周期Ｔ1に対応する電流値（Ｉref1＋８Ｉss））+３・Ｉssとなる。
この結果、上記三角波発生器１１のフリップフロップ１１４からは、基本周期Ｔ1に電流３・Ｉssに相当する時間Δｔiをマイナスした周期（Ｔ1−Δｔi）のクロック信号（図４（ｂ）参照）が出力されることになる。
【００３３】
上記周期（Ｔ1−Δｔi）のクロック信号が出力されると（すなわち、Ｄフリップフロップ１１５の出力Ｑが「０」のときに、フリップフロップ１１４の出力Ｑの反転信号である出力ＱＢが「０」（Ｌ：ＬＯＷ）から「１」（Ｈ：ＨＩＧＨ）に変化するタイミングで）、Ｄフリップフロップ１１５がトリガされてその出力Ｑが「１」に反転するので、入力ビットｎ＝４に「電流をマイナスする」（周期は逆にプラスされる）というコマンド「１」が入力される。
そこで、デコーダ１３３は、マイナスすべき電流が３Ｉssとなるようなデータ「１」，「０」，「１」，「０」をＤ／Ａコンバータ１３２の各ビット１，２，３，ｎ（＝４）に出力する。
【００３４】
これに伴い、Ｄ／Ａコンバータ１３２のスイッチＳ1およびＳ3がオンされて、定電流Ｉref2＝Ｉss＋４Ｉss＝５Ｉssが該Ｄ／Ａコンバータ１３２から出力されるので、電流変調回路１３から出力される定電流Ｉrefは、Ｉref＝（Ｉref1＋Ｉref2）＝（Ｉref1＋５Ｉss）＝（周期Ｔ1に対応する電流値（Ｉref1＋８Ｉss））−３Ｉssとなる。
この結果、上記三角波発生器１１のフリップフロップ１１４からは、基本周期Ｔ1から電流３・Ｉssに相当する時間Δｔiをプラスした周期（Ｔ1＋Δｔi）のクロック信号（図４（ｃ）参照）が出力されることになる。
【００３５】
次に、上記の例において、電流変調回路１３の入力ビットｍのデータが「１」の場合について説明する。この場合、定電流源１３１から定電流Ｉref1’が出力されるので、電流変調回路１３から出力される基準定電流Ｉrefは、Ｉref＝（Ｉref1’＋Ｉref2）＝（Ｉref1’＋１１Ｉss）＝（周期Ｔ2に対応する電流値（Ｉref1’＋８Ｉss））+３・Ｉssとなる。この結果、上記三角波発生器１１のフリップフロップ１１４から周期（Ｔ2−Δｔi）のクロック信号（図４（ｅ）参照）が出力される。
【００３６】
このクロック信号は、入力ビットｍのデータが「０」の場合と同様に、Ｄフリップフロップ１１５をトリガする。これにより、入力ビットｎ＝４のデータが「１」に変化するので、電流変調回路１３からＩref＝（Ｉref1’＋Ｉref2）＝（Ｉref1’＋５Ｉss）＝（周期Ｔ2に対応する電流値（Ｉref1’＋８Ｉss））−３・Ｉssという電流が出力され、その結果、上記三角波発生器１１のフリップフロップ１１４から、基本周期Ｔ2に電流３・Ｉssに相当する時間Δｔiをプラスした周期（Ｔ2＋Δｔi）のクロック信号（図４（ｆ）参照）が出力されることになる。
【００３７】
上記周期（Ｔ1＋Δｔi）もしくは周期（Ｔ2＋Δｔi）のクロック信号が出力されると（すなわち、Ｄフリップフロップ１１５の出力Ｑが「１」のときに、フリップフロップ１１４の出力ＱＢが「０」から「１」に変化するタイミングで）、Ｄフリップフロップ１１５の出力Ｑが「０」に変化する。これにより、入力ビットｎ＝４に「電流をマイナスする」というコマンド「１」が再び入力されるとともに、Ｄフリップフロップ１１５の出力ＱＢが「０」から「１」に変化して前記線形フィードバックシフトレジスタ回路がシフトされるので、入力ビット１，２，３に加えられた新たな擬似乱数データに基づいて上記と同様の動作が実行される。
【００３８】
上述したように、本実施形態によれば、周期（Ｔ1−Δｔi）のクロック信号の後に周期（Ｔ1＋Δｔi）のクロック信号が続くので、これらのクロック信号の周期の合計は２Ｔ1となる。また、同様に、周期（Ｔ2−Δｔi）のクロック信号の後に周期（Ｔ2＋Δｔi）のクロック信号が続くことになるので、これらの２つのクロック信号の周期の合計は２Ｔ2となる。
【００３９】
下記表は、電流変調回路１３の入力ビット１，２，３，ｎ（＝４）およびｍの論理値と、上記クロック信号の周期Ｔ1，Ｔ1-1〜Ｔ1-7，Ｔ1+1〜Ｔ1+7およびＴ2，Ｔ2-1〜Ｔ2-7，Ｔ2+1〜Ｔ2+7との関係を示している。
【００４０】
【表１】
2008148204.tif 000003
【００４１】
この表における入力ビット１，２，３のデータは、前記擬似乱数ｒ1〜ｒn-1によって与えられ、前記電流Ｉrefの離散成分つまり前記周期拡散成分Δｔi（周期変動範囲）を規定する。
周期Ｔ1-i（ｉ＝０〜７）およびＴ1+iは、それぞれ上記周期（Ｔ1−Δｔi）および（Ｔ1＋Δｔi）に対応し、また、周期Ｔ2-iおよびＴ2+iは、それぞれ上記周期（Ｔ2−Δｔi）および（Ｔ2＋Δｔi）に対応している。（なお、段落００２５，００２６で示したように、Ｔ1に対するΔｔiとＴ2に対するΔｔiは異なる値となる。）
そして、周期Ｔ1-iは、電流Ｉref1＋８Ｉss＋ｉ×Ｉss＝Ｉref1＋（８＋ｉ）Ｉssに相当し、周期Ｔ1+iは、前記電流Ｉref1＋８Ｉss−ｉ×Ｉss＝Ｉref1＋（８−ｉ）Ｉssに相当する。
【００４２】
上記表から明らかなように、入力ビットｎ（＝４）のデータは、電流Ｉref2を規定するためのデータとして用いられるだけでなく、上記周期拡散成分Δｔiをプラスするかマイナスするかの切り替えを指示するデータとしても活用される。ここで、入力ビットｎ（＝４）の値と上記周期拡散成分Δｔiをプラスするかマイナスするかの関係を上述の例と逆にしてもよいことは、言うまでもないことである。
なお、前記擬似乱数ｒ1〜ｒn-1によって与えられる入力ビット１，２，３のデータは、周期（Ｔ1−Δｔi）のクロック信号およびこれに続く周期（Ｔ1＋Δｔi）のクロック信号の発生期間において維持される。
【００４３】
図７に動作タイムチャートを示す。この図７において、三角波発生器ＣＬＫは、前記フリップフロップ１１４から出力されるクロック信号（出力ＱＢ）である。
前記基準周期Ｔ1（１０で示されている）の基準クロック（ＣＬＫ）信号および前記基準周期Ｔ2（２０で示されている）の基準クロック（ＣＬＫ）信号は、いずれも周期変調の無いクロック信号である。この基準クロック信号は実在しないが、動作の理解を容易にするために示されている。
前記したように、入力ビットｎの入力データは、フリップフロップ１１４から出力されるクロック信号によってトリガされる前記Ｄフリップフロップ１１５から与えられるので、この図７に示すように、フリップフロップ１１４からクロック信号が出力される度に（フリップフロップ１１４の出力ＱＢが立ち上がる度に）「１」、「０」が切り替わる。
【００４４】
入力ビットｎのデータが「０」の間に発生するクロック信号（三角波発生器（ＣＬＫ））は、基準周期Ｔ1から周期拡散成分がマイナスされた周期（例えば、１０−２＝８）をもち、同データが「１」の間に発生するクロック信号は、基準周期Ｔ1に上記周期拡散成分がプラスされた周期（１０＋２＝１２）をもつ。したがって、前者および後者をそれぞれマイナスクロック信号およびプラスクロック信号と称した場合、両者の周期の総和は、基準クロック信号の周期Ｔ1の２倍（８＋１２＝２×１０）になる。
前記線形フィードバックシフトレジスタ回路から前記入力ビット３，２，１に与えられるデータＤＡ-ＩＮ [２:０]、つまり、上記周期拡散成分を変化させるデータは、前記線形フィードバックシフトレジスタ回路にシフト信号を出力するＤフリップフロップ１１５の出力ＱＢがフリップフロップ１１４の出力ＱＢの変化を１／２に分周したものになっていることから、上記連続するマイナスクロック信号とプラスクロック信号の発生期間中において維持される。また、入力ビットｍのデータは、基準周期Ｔ1(１０），Ｔ2(２０）を指定する。
【００４５】
上記のように動作する三角波発生器１１、電流変調回路１３および疑似乱数発生回路１４を備える図１に示すパルス幅変調回路１０からは、図２のフリップフロップ１１４から出力されるクロック信号の周期に対応する三角波信号ＶOSCが出力される。
したがって、図１に示すスイッチングレギュレータのコンパレータ１２は、上記三角波信号ＶOSCと前記出力電圧フィードバック回路１１の出力である誤差電圧信号ＶFBとを比較して、該誤差電圧信号ＶFBを対応するＰＷＭ信号に変換し、このＰＷＭ信号をドライブ回路３０に出力する。
【００４６】
ドライブ回路３０は、上記ＰＷＭ信号に基づくオン時比率で入力電圧Ｖinがスイッチングされるように、半導体スイッチ４０ａ，４０ｂを制御する。スイッチングされた入力電圧Ｖinは、リアクトルＬおよびコンデンサＣにより平滑化され、電圧Ｖoutとして出力される。
なお、上記パルス幅変調回路１０は、このようなスイッチングレギュレータだけでなく、インバータ回路、ディジタル増幅器などにおけるＰＷＭ信号の発生手段としても用いることができる。
【００４７】
上記スイッチングレギュレータの出力電圧Ｖoutには、半導体スイッチ４０ａ，４０ｂのスイッチングノイズが重畳している。このスイッチングノイズの周期が一定である場合には、このノイズの電力が特定の周波数に集中して、高いピーク値のノイズスペクトルが発生するという問題を生じる。しかし、上記スイッチングレギュレータによれば、半導体スイッチ４０ａ，４０ｂが上記パルス幅変調回路１０から出力されるＰＷＭ信号に基づいてスイッチングされるので、上記の問題は生じない。
【００４８】
すなわち、上記ＰＷＭ信号を形成する前記三角波信号ＶOSCは、図７に示すデータＤＡ-ＩＮ [２:０]（擬似乱数データ）によってその周期が拡散されるので、該ＰＷＭ信号もその周期が拡散される。このため、半導体スイッチ４０ａ，４０ｂは、不規則な周期でスイッチングし、その結果、スイッチングに伴うノイズスペクトルが平均化されてそのピーク値が低減される。
【００４９】
次に、上記スイッチングレギュレータの出力電圧Ｖoutに含まれるスイッチングノイズを、通信情報として活用することについて説明する。
上記スイッチングレギュレータの出力電圧Ｖoutは、周辺装置（例えば、メモリ、表示素子、別のスイッチングレギュレータ等）に電源として供給されるので、上記周辺装置には電源供給ラインを介して上記出力電圧Ｖoutに含まれたスイッチングノイズが伝達されることになる。したがって、スイッチングレギュレータ側でスイッチングノイズを所定の通信データで変調することにより、このデータを電源供給ラインを介して上記周辺装置に伝達することができる。そして、上記周辺装置で上記変調されたスイッチングノイズを復調することによって上記送信データを認識することができる。
【００５０】
図７において、短周期のマイナスクロック信号とプラスクロック信号は、短周期の基準クロック信号に対応し、長周期のマイナスクロック信号とプラスクロック信号は、長周期の基準クロック信号に対応している。
したがって、短周期の基準クロック信号の周波数をｆ1とし、長周期の基準クロック信号の周波数をｆ2とすると、短周期のマイナスクロック信号とプラスクロック信号を対として考えれば、周波数はｆ1とみなすことができる。同様に、長周期のマイナスクロック信号とプラスクロック信号を対として考えれば、周波数はｆ2とみなすことができる。
【００５１】
通信データは、図示していない通信データ発生器から前記入力ビットｍに入力される。通信データが例えば０１０である場合、その各ビットのデータ「０」、「１」、「０」が順次所定の基準時間Ｔ0入力される。この結果、図８に示すように、前記短周期のマイナスクロック信号とプラスクロック信号（周波数ｆ1）が時間Ｔ0発生された後、長周期のマイナスクロック信号とプラスクロック信号（周波数ｆ2）が時間Ｔ0発生され、ついで、短周期のマイナスクロック信号とプラスクロック信号が再び時間Ｔ0発生される。このことは、スイッチングレギュレータにおいて周波数ｆ1のスイッチングノイズ、周波数ｆ2のスイッチングノイズおよび周波数ｆ1のスイッチングノイズが順次上記時間Ｔ0だけ発生されることを意味する。なお、図８においては、説明を簡単化するために周波数拡散を無視したものを示しているが、実際は前記のように各周期毎に周期が変化するものになる。
【００５２】
前記したように、上記マイナスクロック信号の周期とそれに続くプラスクロック信号の周期の和は一定な時間（基準クロック信号の周期の２倍）となる。そこで、本実施形態では、上記周期和が一定であるという関係に基づいて上記基準時間Ｔ0を管理（計測）している。
すなわち、上記の関係からして、前記短周期のマイナスクロック信号とプラスクロック信号は、基準時間Ｔ0において合計Ｔ0／Ｔ1個発生し、また、前記長周期のマイナスクロック信号とプラスクロック信号は、基準時間Ｔ0において合計Ｔ0／Ｔ2個発生することになる。したがって、前記入力ビットｍにデータ「０」が入力された時には、上記短周期のマイナスクロック信号とプラスクロック信号を合計Ｔ0／Ｔ1個カウントすることによって上記基準時間Ｔ0を計時することができ、同様に、前記入力ビットｍにデータ「１」が入力された時には、上記長周期のマイナスクロック信号とプラスクロック信号を合計Ｔ0／Ｔ2個カウントすることによって上記基準時間Ｔ0を計時することができる。
【００５３】
そこで、図示していないカウンタは、前記入力ビットｍにデータ「０」が入力された時点で、カウント値Ｔ0／Ｔ1をプリセットして上記短周期のマイナスクロック信号とプラスクロック信号をカウントし、そのカウント値が上記プリセット値Ｔ0／Ｔ1に達した時点でタイムアップ信号を出力する。
【００５４】
上記タイムアップ信号は、上記通信データ発生器に与えられ、これにより、該通信データ発生器が次のデータ「１」を出力する。これに伴って、カウンタがカウント値Ｔ0／Ｔ1をプリセットして上記長周期のマイナスクロック信号とプラスクロック信号をカウントし、そのカウント値がプリセット値Ｔ0／Ｔ2に達した時点でタイムアップ信号を出力する。そこで、通信データ発生器が次のデータ「０」を出力して、再び短周期のマイナスクロック信号とプラスクロック信号が基準時間Ｔ0だけカウントされる。
【００５５】
かくして、通信データ０１０に基づいて図８に示すクロック信号が形成され，これに対応するスイッチングノイズがスイッチングレギュレータから前記周辺装置に伝送される。そこで、前記したように、このスイッチングノイズを復調して通信データ０１０を認識する復調手段を周辺装置に設ければ、この通信データ０１０を該周辺装置の制御等に活用することができる。
【００５６】
以上の説明から明らかなように、本実施形態によれば、前記三角波発生器１１２から出力される三角波の周期が前記擬似乱数に従って不規則に変化しているにも関わらず、前記マイナスクロック信号とプラスクロック信号の周期和が一定（前記基本周期Ｔ1もしくはＴ2の２倍）という関係が得られるので、この関係に基づいて図８に示す基準時間Ｔ0を計測することが可能になる。したがって、通信データの時間を管理する上記基準時間Ｔ0を計時するために、クロック信号発生器を内蔵する専用の計時手段を設ける必要がなく、これによって、通信機能を有したスイッチングレギュレータ等の低廉化を図ることができる。
【図面の簡単な説明】
【００５７】
【図１】本発明に係るパルス幅変調回路が適用されたスイッチングレギュレータを示すブロック図である。
【図２】三角波発生器および電流変調回路の構成例を示す回路図である。
【図３】三角波発生器の作用を示すタイムチャートである。
【図４】基準クロック信号の周期とその変化形態を示すタイムチャートである。
【図５】擬似乱数（Ｍ系列符号）を生成する線形フィードバックシフトレジスタ回路の構成例を示すブロック図である。
【図６】各入力ビットに対して与えられた機能を示すブロック図である。
【図７】基準クロック信号、短基準周期に基づくマイナス、プラスクロック信号および長基準周期に基づくマイナス、プラスクロック信号の関係を示すタイムチャートである。
【図８】通信データに基づくクロック信号の周波数変化を例示した説明図である。
【符号の説明】
【００５８】
１０  パルス幅変調回路
１１  三角波発生器
１２，１１３ａ、１１３ｂ  コンパレータ
１３  電流変調回路
１４  疑似乱数発生回路
２０  出力電圧フィードバック回路
３０  ドライブ回路
４０ａ，４０ｂ，１１１ａ，１１１ｂ  半導体スイッチ
１１４，１１５  フリップフロップ
１３１，１３４-１〜１３４−ｎ  電流源
１３２  Ｄ／Ａコンバータ
１３３  デコーダ
ＣT  コンデンサ
【図１】
2008148204.tif 000004
【図２】
2008148204.tif 000005
【図３】
2008148204.tif 000006
【図４】
2008148204.tif 000007
【図５】
2008148204.tif 000008
【図６】
2008148204.tif 000009
【図７】
2008148204.tif 000010
【図８】
2008148204.tif 000011