(57)【要約】【課題】固有の識別コードを出力可能な半導体装置が故障しても他の同種の半導体装置で代替できるようにする。【解決手段】本発明に係る半導体装置（１−ａ、１−ｂ、１−ｃ）は、非接触インタフェース回路（２０）を介する受信信号から電源を生成した後のパワーオンリセットの解除に応答して、第１の識別コード（３２Ａ）と優先順位データ（３２Ｂ）を送信し、その後入力される第１の識別コードと共に送信した第１の識別コードとが一致するか判定する。一致するときは第２の識別コード（３２Ｃ）を出力し、不一致のときは他の半導体装置から受信した第１の識別コードに書き換えるように構成される。従って、一の半導体装置が故障しても他の半導体装置で代替することができる。【選択図】図１
2008287620.tif 000002
【特許請求の範囲】
【請求項１】
アンテナを介する信号の送受信と信号の変調並びに受信信号から電源とクロックを生成する非接触インタフェース回路と、
前記非接触インタフェース回路で復調された信号に基づく制御を行う制御回路と、
前記制御回路によってアクセス制御される電気的に書き換え可能な不揮発性メモリとを有し、キャリッジに複数個担持された半導体装置であって、
前記不揮発性メモリは半導体装置固有の第１の識別コード、第２の識別コード及び優先順位データの格納領域を有し、
前記制御回路は、前記電源の生成に応答するパワーオンリセットに対して他の所定の半導体装置と異なる遅延時間経過後にパワーオンリセットの解除タイミングを生成し、パワーオンリセットの解除に応答して、第１の識別コードと優先順位データを不揮発性メモリから読み出して前記非接触インタフェース回路を介して送信させると共に、その後に第１の識別コードを受信し、受信した第１の識別コードと送信した第１の識別コードとが一致するかを判定し、一致するときは第２の識別コードを不揮発性メモリから読み出して前記非接触インタフェース回路を介して送信させ、不一致のときは受信した第２の識別コードによって不揮発性メモリが保有する第２の識別コードを書き換える、半導体装置。
【請求項２】
前記非接触インタフェース回路に接続するアンテナを有する、請求項１記載の半導体装置。
【請求項３】
第１の識別コードは装置固有のIDコード情報であり、
第２の識別コードは初期的に前記第１の識別コードに一致され、選択的に他のIDコード情報に書き換え可能にされるコード情報である請求項１又は２に記載の半導体装置。
【請求項４】
請求項３記載の半導体装置が基板に複数個取り付けられたタグカードであって、
前記夫々の半導体装置は相互に異なる第１の識別コードと優先順位データを持ち、
不揮発性メモリから読み出した第１の識別コードと優先順位データを前記非接触インタフェース回路を介して送信する動作期間が、夫々の半導体装置の間でオーバーラップされることなく相異されているタグカード。
【請求項５】
請求項４記載のタグカードに対して、非接触インタフェース回路を利用して読み出し及び書き込み可能なホスト装置であって、
前記複数の半導体装置から第１の識別コードと優先順位データを順次読み取り、読み取った優先順位データにより優先される一つの第１の識別コードを出力し、その後第２の識別コードを読み込むホスト装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固有の識別コードを出力可能な半導体装置、これを利用したタグカード、更にはタグカードに対して読み出し及び書き込み可能なホスト装置に関し、例えば荷札、値札や伝票等の札に適用して有効な技術に関する。
【背景技術】
【０００２】
本発明完成後の先行技術調査において以下の特許文献を見出した。特許文献１には、荷札や値札に使用されるＩＤチップに関して、シンプルな論理構成で書き込み回路を形成し、またチップサイズを小さくすることついて記載されている。上記特許文献１に記載されたＩＤチップは、非接触インタフェース回路を介して受信した交流信号から直流電源を生成し、これによって内部回路を動作させて、必要なＩＤ情報をホスト装置に出力するようになっている。
【０００３】
【特許文献１】特開２００５−１４８８７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明者は、半導体装置が故障又は破損しても他の半導体装置で代替することについて検討した。半導体装置を内蔵する荷札や値札等の札において、個体識別、利用者識別や身分証明等のＩＤコードを内蔵した半導体装置に対して読み出しや書き込み等が行われているが、半導体装置が故障又は破損すると札の使用が不可能であった。ＩＤコードが内蔵された半導体装置を使用することについて記載された特許文献１においては、半導体装置故障又は破損後の対処について何ら考慮されていない。
【０００５】
本発明者の検討によれば、その場合に単にＩＤチップを複数個併存されるだけでは有効な手段になり得ないことが明らかにされた。複数のＩＤチップが同じタイミングでＩＤコードの出力を開始するとは限らないからである。異なるタイミングで同じＩＤコードが出力されれば、ホスト装置ではそれを異なるＩＤコードとしてしか認識することができない。
【０００６】
本発明の目的は、固有の識別コードを出力可能な半導体装置が故障又は破損しても他の同種の半導体装置で代替することを可能とする半導体装置を提供することにある。
【０００７】
本発明の別の目的は、固有の識別コードを出力可能な半導体装置を搭載して、その一の半導体装置が故障又は破損しても他の半導体装置で代替することができるタグカードを提供することにある。
【０００８】
更に本発明の別の目的は、上記記載のタグカードに対して読み出し及び書き込み可能なホスト装置を提供することにある。
【０００９】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１１】
すなわち、本発明に係る半導体装置は、非接触インタフェース回路を介する受信信号から電源を生成した後のパワーオンリセットの解除に応答して、第１の識別コードと優先順位データを送信し、その後入力される第１の識別コードと共に送信した第１の識別コードとが一致するか判定する。一致するときは第２の識別コードを出力し、不一致のときは他の半導体装置から受信した第１の識別コードに書き換えるように構成される。上記記載の半導体装置とすることで、一の半導体装置が故障又は破損しても他の半導体装置で代替することができる。
【発明の効果】
【００１２】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１３】
すなわち、固有の識別コードを出力可能な半導体装置が故障又は破損しても他の同種の半導体装置で代替することができる。
【００１４】
また、固有の識別コードを出力可能な半導体装置を搭載したタグカードにおいて、その一の半導体装置が故障又は破損しても他の半導体装置で代替することができる。
【００１５】
更に、上記記載のタグカードに対して読み出し及び書き込み可能なホスト装置を実現することができる。
【発明を実施するための最良の形態】
【００１６】
１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００１７】
〔１〕本発明の代表的な実施の形態に係る半導体装置（１−ａ、１−ｂ、１−ｃ）は、非接触インタフェース回路（２０）と、制御回路（４０）と、不揮発性メモリ（３０）とを有し、キャリッジ（１０）に複数個担持された半導体装置である。非接触インタフェース回路はアンテナ（１２）を介する信号の送受信と信号の変調並びに受信信号から電源（Ｖｃｃ）とクロック（ＣＬＫ）を生成する。制御回路は前記非接触インタフェース回路で復調された信号に基づく制御を行う。不揮発性メモリは、前記制御回路によってアクセス制御される電気的に書き換え可能であり、半導体装置固有の第１の識別コード（３２Ａ）、第２の識別コード（３２Ｃ）及び優先順位データ（３２Ｂ）の格納領域（３２）を有している。前記制御回路は、前記電源の生成に応答するパワーオンリセット（４１）に対して他の所定の半導体装置と異なる遅延時間経過後にパワーオンリセットの解除タイミングを生成する。そして、パワーオンリセットの解除に応答して、第１の識別コードと優先順位データを不揮発性メモリから読み出して前記非接触インタフェース回路を介して送信させる。その後に、前記非接触インタフェース回路を介して第１の識別コードを受信し、受信した第１の識別コードと送信した第１の識別コードとが一致するかを判定する。一致するときは第２の識別コードを不揮発性メモリから読み出して前記非接触インタフェース回路を介して送信させる。不一致のときは受信した第２の識別コードによって不揮発性メモリが保有する第２の識別コードを書き換える。
【００１８】
上記半導体装置は、他の所定の半導体装置と共に並列的に動作電源が投入されても、当該半導体装置と前記他の所定の半導体装置とは直列的に第１の識別コードと優先順位データとを出力することができる。従って、前記ホスト装置（６０）は複数個の半導体装置を各別に認識することができ、その中で最も高い優先順位を有する半導体装置の第１の識別コードを出力して、更に第２の識別コードを当該半導体装置に出力させることができる。途中で故障又は破損した場合にも、それを除く残りの半導体装置が前記同様に動作することにより、故障又は破損された半導体装置の代替が可能となる。
【００１９】
具体的な一つの形態として、前記非接触インタフェース回路に接続するアンテナを有する前記半導体装置である。これにより、アンテナを外付けすることができる不要になる。
【００２０】
別の具体的な形態として、上記半導体装置において、第１の識別コードは装置固有のＩＤコード情報であり、第２の識別コードは初期的に前記第１の識別コードに一致され選択的に他のＩＤコード情報に書き換え可能にされるコード情報である。
【００２１】
〔２〕別の観点による実施の形態に係るタグカード（５０）は、基板上に取り付けられた複数個の上記半導体装置を有する。前記夫々の半導体装置は相互に異なる第１の識別コードと優先順位データを持ち、不揮発性メモリから読み出した第１の識別コードと優先順位データとを前記非接触インタフェース回路を介して送信する動作期間が、夫々の半導体装置の間でオーバーラップされることなく相異されている。このタグカードは、上記と同様に作用する半導体装置を搭載するから、その一の半導体装置が故障又は破損しても他の半導体装置で代替することができ、その結果、タグカードの信頼性を向上させることができる。
【００２２】
〔３〕別の観点による実施の形態に係るホスト装置は、上記タグカードに対して、非接触インタフェース回路を利用して読み出し及び書き込み可能である。詳しくは、複数の半導体装置から第１の識別コードと優先順位データを順次読み取り、読み取った優先順位データにより優先される一つの第１の識別コードを出力し、その後第２の識別コードを読み込む。上記タグカードが備える機能を発揮させることができるホスト装置が実現される。
【００２３】
２．実施の形態の詳細
実施の形態について更に詳述する。
【００２４】
図２には本発明に係る半導体装置の一例であるタグモジュールを適用したタグモジュール集合体の斜視図である。図２において、１−ａ、１−ｂ、１−ｃは３種類のタグモジュールであり、３個１組で順番にキャリッジ１０に着脱自在に搭載されている。タグモジュール１−ａ〜１−ｃは３個を１組として利用され、効率良く利用するために３個毎にキャリッジに切れ目１１が形成されている。夫々のタグモジュールには、タグチップ２−ａ、２−ｂ、２−ｃとアンテナ１２を有し、表面が樹脂等で被覆されている。
【００２５】
図１には、本発明の一例に係るタグモジュールを例示する構成図である。同図に示されるタグモジュール１−ａが備えるタグチップ２−ａは、アンテナ１２を介する信号の送受信と信号の変調並びに受信信号から電源とクロックを生成する非接触インタフェース回路２０、前記非接触インタフェース回路２０で復調された信号に基づく制御を行う制御回路４０及び前記制御回路４０によってアクセス制御される電気的に書き換え可能な不揮発性メモリ３０から構成される。タグモジュール１−ｂ、１−ｃのタグチップ２−ｂ、２−ｃも２−ａとほぼ同様に構成されている。
【００２６】
非接触インタフェース回路２０は、変調回路２１、電源回路２２、復調回路２３及びクロック生成回路２４を有する。変調回路２１ではアンテナ１２を介してホスト装置に受信した信号を送信する。電源回路２２では、アンテナ１２を介して受信した交流信号を整流しレギュレータにて低電圧化することで電源電圧Ｖｃｃを生成する。復調回路２３では、アンテナ１２を介して受信した信号を復調する。クロック生成回路２４ではアンテナ１２の受信信号からクロック信号ＣＬＫを生成する。
【００２７】
不揮発性メモリ３０は、メモリ制御用回路３１とメモリアレイ３２とを有する。メモリ制御用回路３１は制御回路４０から入力したアクセス制御信号に従って、メモリアレイ３２に配置されたメモリ領域に対し、消去、書き込み、又は読み出しの動作を制御する。具体的には、メモリ制御回路３１は制御回路４０から入力したアドレスＡＤＲをデコードしてメモリ領域を選択し、選択したメモリ領域に対し、コマンドＣＭＤで指示されたメモリ動作を行う。メモリ動作は、メモリセルの閾値電圧を低くする消去動作、メモリセルの閾値電圧を高くする書き込み動作、及びメモリセルの閾値電圧に応じた記憶情報を読み出しする読み出し動作を表す。書き込みを行うとき、書き込みデータＷＤＡＴは制御回路４０から与えられる。読み出し動作によって出力された読み出しデータＲＤＡＴは変調回路２１に与えられる。メモリアレイ３２には、書き換え不可能なメモリ領域３２Ａ、３２Ｂと書き換え可能なメモリ領域３２Ｃとを有する。書き換え不可能なメモリ領域３２Ａには個々のタグモジュールに固有のユニークなＩＤ番号であるチップＩＤが格納されている。また、書き換え不可能なメモリ領域３２Ｂには、複数個のタグモジュール１−ａ〜１−ｃから一のタグモジュールを特定できる優先順位データが格納されている。例えば、優先順位データは１組を構成する３個のタグモジュール１−ａ〜１−ｃで優先順位データが相異され、最も優先されるタグモジュール１−ａ、次に優先されるタグモジュール１−ｂ、及びその次に優先されるタグモジュール１−ｃの順で優先順位データが夫々格納されている。書き換え可能なメモリ領域３２Ｃにはタグナンバーが格納されている。タグナンバーは、タグモジュールが製造された段階では初期的にチップＩＤと同じコードが格納されている。その後に、制御回路４０による後述する処理内容に従って、書き換え可能にされる。
【００２８】
制御回路４０は、パワーオンリセット回路４１とコントローラーＣＯＮＴ４２とを有する。パワーオンリセット回路４１は、電源回路２２から出力された電源電圧Ｖｃｃが動作保証電圧以上になったことを識別してリセット信号ＲＥＳをリセット指示レベルに確定させる。この後、チップ２−ａの内部は電源電圧Ｖｃｃを受けて初期化されることになる。リセット信号ＲＥＳをリセット指示レベルに確定させてから所定時間経過した後にリセット信号ＲＥＳはリセット解除レベルにされる。コントローラー４２はリセット信号ＲＥＳのリセット解除レベルへの変化に応答して、内部制御動作を開始する。即ち、リセット解除が指示されると、コントローラー４２は読み出し動作を指示するコマンドＣＭＤ及びメモリ領域３２Ａ、３２Ｂを指定するアドレス信号ＡＤＲを不揮発性メモリ３０に出力し、これに応じて不揮発性メモリ３０から出力されるチップＩＤと優先順位データを変調回路２１から送信させる、第１動作を行う。送信後の第２動作として、コントローラー４２はチップＩＤの受信を待機する。自らのチップＩＤを受信したときは読み出し動作を指示するコマンドＣＭＤ及びメモリ領域３２Ｃを指定するアドレス信号ＡＤＲを不揮発性メモリ３０に出力し、これに応答して不揮発性メモリ３０から出力されるタグナンバーを変調回路２１から送信する。また、他のチップＩＤを受信したときは当該チップＩＤに対応する書き込みデータＷＤＡＴ、書き込み動作を指示するコマンドＣＭＤ及びメモリ領域３２Ｃを指定するアドレス信号ＡＤＲを不揮発性メモリ３０に出力し、これに応答して不揮発性メモリ３０はメモリ領域３２Ｃを当該他のチップＩＤに書き換える。
【００２９】
前記リセット解除タイミングは、３個で１組を構成するタグモジュール１−ａ〜１−ｃの間で相異される。即ち、優先順位の高い順にリセット解除が行われ、相互に優先順位の高いタグモジュールでチップＩＤと優先順位データの送信を終了した後、その次に優先順位の低いタグモジュールでリセット解除が行われる。コントローラー４２で内部制御が開始される時間から不揮発性メモリ３０より読み出したデータを変調回路２１へ与えるまでの処理時間において、この動作が他のタグモジュールとオーバーラップしてしまうと、ホスト装置は夫々の信号を誤認識してしまうからである。本発明では上述のように電源回路２２により電源電圧Ｖｃｃを受けてリセット信号ＲＥＳを供給し一定時間後にリセット解除され、所定の時間経過後にコントローラー４２での内部制御が開始される。従って、コントローラー４２による内部制御の開始から変調回路２１まで処理される時間は、３個１組のタグモジュールの中で他のタグモジュールとオーバーラップされることなく相異される。３個１組を構成するタグモジュールを一体として用いても、前記第１動作において、リセット解除後に最初に送信されるチップＩＤと優先順位データが相互に干渉することはない。しかも、前記第２動作では一つのタグモジュールだけが送信動作を行うので、送信されたタグナンバー情報に関しても不所望な干渉がない。
【００３０】
図３には、前記タグモジュール集合体を利用したタグカードが例示される。上記タグカード５０は、基材となるプラスチック内部に前記タグチップ２−ａ〜２−ｃを内蔵した前記タグモジュール１−ａ〜１−ｃを有し、基材表面にはインク等で目視情報部５１が印刷されている。
【００３１】
図４は、ホスト装置６０によりタグカード５０を走査して必要な情報を読み取る動作状態を示す概略図である。ホスト装置６０によって走査されることにより夫々のタグモジュール１−ａ〜１−ｃ内には一定期間電源電圧Ｖｃｃが発生し、この電源電圧Ｖｃｃが発生している期間に必要な情報を読み込むための動作が行われる。図５には、動作電源が投入されたときのタグモジュールの動作制御フローが示される。アンテナ１２を介してホスト装置６０から交流信号が受信されることによって電源電圧Ｖｃｃが生成され、タグチップ２−ａ〜２−ｃ内部は夫々初期化される（Ｓ１）。そして、コントローラー４２はリセット信号ＲＥＳによるリセット指示を受けてから所定時間経過後にパワーオンリセット回路４１からリセット解除が指示されることにより内部制御を開始する（Ｓ２）。これによって、夫々のタグモジュール１−ａ、１−ｂ、１−ｃはチップＩＤと優先順位データを出力する（Ｓ３）。ホスト装置６０では、タグチップ２−ａ〜２−ｃのチップＩＤと優先順位データを受信し、最も優先順位の高いチップＩＤを送信する。ステップＳ３の後、夫々のタグモジュールは特定のヘッダが付加されたチップＩＤが入力されるのを待っている（Ｓ４）。ホスト装置６０が出力するチップＩＤの前にはそれを示す前記特定のヘッダが付加されており、この特定のヘッダを認識することによってホスト装置６０からチップＩＤが入力されたことを判別することができる。制御装置４０では、ホスト装置から送信されるチップＩＤと自らのチップＩＤとが一致するか判定する（Ｓ５）。一致する場合は自らのメモリ領域３２Ｃから読み出したタグナンバーを出力する（Ｓ６）。不一致の場合は、別のタグモジュールから出力されたタグナンバーを入力し、入力したタグナンバーによって自らのメモリ領域３２Ｃを書き換える（Ｓ７）。
【００３２】
図６は前記図５のフローチャートに従って動作する３個のタグモジュールのタイミングチャートが示される。優先順位データによる優先順位が高いのはタグチップ２−ａ、その次に優先順位が高いのはタグチップ２−ｂ、最も優先順位が低いのはタグチップ２−ｃである。ホスト装置６０からの交流信号により電源電圧Ｖｃｃが生成された後、優先順位データの高い順にタグチップの内部制御が開始される。例えば、タグチップ２−ａは時刻ｔ０でリセット解除され時刻ｔ１までにチップＩＤと優先順位データを出力し、タグチップ２−ｂは時刻ｔ２でリセット解除されてから時刻ｔ３までに、タグチップ２−ｃは時刻ｔ４でリセット解除されてから時刻ｔ５までに、タグチップ２−ａと同様にチップＩＤと優先順位データの出力を行う。その後は夫々のタグチップ２−ａ〜２−ｃは特定のヘッダ付チップＩＤの入力を待っている。時刻ｔ６では優先順位の最も高いタグチップ２−ａに割り当てられている特定のヘッダ付チップＩＤが夫々のタグチップ２−ａ〜２−ｃに入力され、時刻ｔ７までにヘッダ付チップＩＤと自らのチップＩＤとが一致するかを判定する。時刻ｔ８では、その結果に応答して、タグチップ２−ａではタグナンバーを出力し、タグチップ２−ｂ、２−ｃではタグチップ２−ａから出力されたタグナンバーを入力して、自らのタグナンバーを更新する。
【００３３】
図７は３個のタグモジュールの内、一のタグモジュールが故障又は破損した場合における図６同様のタイミングチャートが示される。図６と同様に動作するが、タグチップ２−ａは故障又は破損したため、ホスト装置６０に対しての送受信が行われなく、またタグチップ２−ａ自身の動作も行われない。タグチップ２−ｂは時刻ｔ２でリセット解除され時刻ｔ３までにチップＩＤと優先順位データを出力し、タグチップ２−ｃは時刻ｔ４でリセット解除され時刻ｔ５までにチップＩＤと優先順位データを出力し、その後はタグチップ２−ｂ、２−ｃにおいて特定のヘッダ付チップＩＤの入力を待っている。時刻ｔ６では優先順位の最も高いタグチップ２−ｂに割り当てられている特定のヘッダ付チップＩＤが夫々のタグチップ２−ｂ、２−ｃに入力され、時刻ｔ７までにヘッダ付チップＩＤと自らのチップＩＤとが一致するかを判定する。時刻ｔ８では、その結果に応答して、タグチップ２−ｂではタグナンバーを出力し、タグチップ２−ｃではタグナンバーを入力する。
【００３４】
また、図６と同様に動作中に、特定のヘッダ付チップＩＤの入力を待っている間に最も優先順位の高いタグチップ２−ａが破損してしまった場合においては、時刻ｔ６でタグチップ２−ａのチップＩＤを入力するが当該タグチップ２−ａは応答せず、ホスト装置６０でのタグチップの読み取りができなくなる。その場合には、リトライすることで図７と同様に動作する。従って、一のタグチップ２−ａが最初から又は途中で故障又は破損しても他のタグチップで代替することができる。
【００３５】
上記の説明によれば、図６及び図７より、複数個のタグチップがタグカードに搭載されていても、また、途中で一部のタグチップが故障してもタグチップのチップＩＤと優先順位データを出力開始してから完了するまでの内部制御タイミングが夫々異なるため、それらの動作よりホスト装置６０は必要なタグナンバーを正常に読み取り可能となる。
【００３６】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００３７】
電気的に書き換え可能な不揮発性メモリは、例えば、フラッシュメモリ、ＥＰＲＯＭ等であってよい。また、タグカード等に適用される１組のタグチップの数は３個に限定されず、適宜の複数個であって良い。本発明の半導体装置は適宜の製品に直接装着してもよい。また、ペンキ、ワニス等の塗料や塩化ビニル樹脂、フェノール樹脂等のプラスチック等に混ぜて塗布しても良い。
【図面の簡単な説明】
【００３８】
【図１】本発明の一例に係るタグモジュールを例示する構成図である。
【図２】本発明に係る半導体装置の一例であるタグモジュールを適用したタグモジュール集合体の斜視図である。
【図３】タグモジュール集合体を利用したタグカードが例示する平面図である。
【図４】タグカードを走査してホスト装置で必要な情報を読み取る動作状態を示す概略図である。
【図５】動作電源が投入されたときのタグモジュールの動作制御を示すフローチャートである。
【図６】図５のフローチャートに従って動作する３個のタグモジュールの動作タイミングチャートである。
【図７】３個のタグモジュールの内、一のタグモジュールが故障又は破損した場合における図６同様のタイミングチャートである。
【符号の説明】
【００３９】
１−ａ〜１−ｃ  タグモジュール
２−ａ〜２−ｃ  タグチップ
１０  キャリッジ
１１  切れ目
１２  アンテナ
２０  非接触インタフェース回路
２１  変調回路
２２  電源回路
２３  復調回路
２４  クロック生成回路
３０  不揮発性メモリ
３１  メモリ制御用回路
３２  メモリアレイ
３２Ａ  チップＩＤ
３２Ｂ  優先順位データ
３２Ｃ  タグナンバー
４０  制御回路
４１  パワーオンリセット回路
４２  コントローラー
５０  タグカード
５１  目視情報部
６０  ホスト装置
【図１】
2008287620.tif 000003
【図２】
2008287620.tif 000004
【図３】
2008287620.tif 000005
【図４】
2008287620.tif 000006
【図５】
2008287620.tif 000007
【図６】
2008287620.tif 000008
【図７】
2008287620.tif 000009