(57)【要約】【課題】バッテリ除去が検出されると同時に全てのゲートラインを駆動させ、データラインに共通電圧を入力して残像を除去する液晶表示装置及び液晶表示装置の残像除去方法を提供する。【解決手段】本発明の液晶表示装置は、電源供給部、ゲート駆動部、及び放電部を備える。電源供給部は外部電源電圧供給の遮断を検出して放電信号を供給する。ゲート駆動部は放電信号に応答して複数のゲートラインにゲート駆動信号を同時に供給し、放電部は放電信号に応答して複数のデータラインに共通電圧を供給する。【選択図】図１
2008170995.tif 000002
【特許請求の範囲】
【請求項１】
外部電源電圧供給の遮断を検出して放電信号を供給する電源供給部と、
前記放電信号に応答して複数のゲートラインにゲート駆動信号を同時に供給するゲート駆動部と、
前記放電信号に応答して複数のデータラインに共通電圧を供給する放電部と、を備えることを特徴とする液晶表示装置。
【請求項２】
前記ゲート駆動部は、
前記ゲートラインにそれぞれ対応し前記放電信号に応答してゲートオフ電圧を供給する駆動トランジスタと、
前記ゲートオフ電圧の位相を反転させて前記ゲートラインに前記ゲート駆動信号を供給するインバータと、を含むことを特徴とする請求項１記載の液晶表示装置。
【請求項３】
前記放電部は、前記複数のデータラインにそれぞれ対応し前記放電信号に応答して前記共通電圧を前記データラインに供給するスイッチングトランジスタを含むことを特徴とする請求項２記載の液晶表示装置。
【請求項４】
前記電源供給部は、
電源電圧が供給される電源端とアース電圧が供給されるアース端とに連結され、
前記外部電源電圧供給に応答し、前記電源電圧とアース電圧をスイッチングして前記放電信号を供給する信号生成トランジスタを含むことを特徴とする請求項１記載の液晶表示装置。
【請求項５】
前記ゲート駆動部は、
前記ゲート駆動信号を供給する複数のＮＡＮＤゲートと、
前記複数のＮＡＮＤゲートに対応し、前記ゲート駆動信号の位相を反転させて出力する複数の第１インバータと、を含み、
前記ＮＡＮＤゲートは、前記第１インバータの出力と前記放電信号とをＮＡＮＤ演算して前記ゲート駆動信号を供給することを特徴とする請求項１記載の液晶表示装置。
【請求項６】
前記放電部は、
前記複数のデータラインにそれぞれ対応するスイッチングトランジスタと、
前記放電信号の位相を反転させた放電バー信号を出力する第２インバータと、を含み、
前記スイッチングトランジスタは、前記放電バー信号に応答して前記共通電圧を前記データラインに供給することを特徴とする請求項５記載の液晶表示装置。
【請求項７】
前記ゲート駆動部は、液晶表示装置の画素キャパシタに蓄積された略全ての電荷が放電される期間の間前記複数のゲートラインに前記駆動信号を同時に供給することを特徴とする請求項１記載の液晶表示装置。
【請求項８】
前記画素キャパシタの一端は共通電極から共通電圧の供給を受け、前記画素キャパシタの他端は前記放電信号に応答して前記複数のデータラインから共通電圧の供給を受け、前記画素キャパシタにある略全ての階調電圧が放電されることを特徴とする請求項７記載の液晶表示装置。
【請求項９】
複数のゲートライン、複数のデータライン、共通電圧が印加される画素キャパシタ、及び前記ゲートラインに供給されるゲート駆動信号に応答して前記データラインと前記画素キャパシタとを連結する薄膜トランジスタを含む液晶パネルと、
外部信号に応答してデータ、データ制御信号、及びゲート制御信号を供給するタイミングコントローラと、
外部電源電圧の供給を受けて駆動電圧及び前記共通電圧を生成し、前記外部電源電圧の供給遮断を検出して放電信号を供給する電源供給部と、
前記放電信号に応答して前記ゲート駆動信号を前記複数のゲートラインに同時に供給するゲート駆動部と、
前記放電信号に応答して前記複数のデータラインに前記共通電圧を供給する第１放電部と、を備えることを特徴とする液晶表示装置。
【請求項１０】
前記ゲート駆動部は、
前記複数のゲートラインにそれぞれ対応し前記放電信号に応答して前記ゲート駆動信号を前記ゲートラインに供給する第１スイッチングトランジスタと、
前記ゲートラインにそれぞれ対応し前記放電信号に応答してゲートオフ電圧を供給する駆動トランジスタと、
前記駆動トランジスタの出力の位相を反転させて前記ゲートラインに供給するインバータと、を含むことを特徴とする請求項９記載の液晶表示装置。
【請求項１１】
前記第１放電部は、
前記複数のデータラインにそれぞれ対応する第２スイッチングトランジスタと、
前記放電信号の位相を反転させた放電バー信号を出力する第２インバータと、を含み、
前記第２スイッチングトランジスタは、前記放電バー信号に応答して前記共通電圧を前記データラインに供給することを特徴とする請求項１０記載の液晶表示装置。
【請求項１２】
前記ゲート駆動部は、
前記ゲート駆動信号を供給する複数のＮＡＮＤゲートと、
前記複数のＮＡＮＤゲートに対応し、前記ゲート駆動信号の位相を反転させて出力する複数の第１インバータと、を含み、
前記ＮＡＮＤゲートは、前記第１インバータの出力と前記放電信号とをＮＡＮＤ演算して前記ゲート駆動信号を供給することを特徴とする請求項９記載の液晶表示装置。
【請求項１３】
前記第１放電部は、
前記複数のデータラインにそれぞれ対応するスイッチングトランジスタと、
前記放電信号の位相を反転させた放電バー信号を出力する第２インバータと、を含み、
前記スイッチングトランジスタは、前記放電バー信号に応答して前記共通電圧を前記データラインに供給することを特徴とする請求項１２記載の液晶表示装置。
【請求項１４】
前記駆動電圧を分圧してガンマ電圧を生成するガンマ電圧生成部と、
前記放電信号に応答し、前記データ及びガンマ電圧を遮断して残留する電荷を放電するデータ駆動部と、をさらに備えることを特徴とする請求項９記載の液晶表示装置。
【請求項１５】
前記データ駆動部は、
前記データ制御信号に応答してサンプリング信号を生成するシフトレジスタと、
前記サンプリング信号に応答して前記データを順次に貯蔵する入力レジスタと、
前記データ制御信号に応答し、前記入力レジスタから前記貯蔵されたデータの供給を同時に受けて貯蔵するストレージレジスタと、
前記ガンマ電圧を用いて前記データに対応する階調表示電圧を生成するデジタルアナログ変換器と、
前記階調表示電圧を前記液晶パネルに供給する出力バッファと、
前記放電信号に応答し、前記データ及びガンマ電圧の供給を遮断して前記入力レジスタ及び前記デジタルアナログ変換器に残留する電荷を放電する第２放電部と、を含むことを特徴とする請求項１４記載の液晶表示装置。
【請求項１６】
前記第２放電部は、
前記放電信号に応答して前記データを前記入力レジスタに供給する第１スイッチングトランジスタと、
一端が前記第１スイッチングトランジスタの出力端に連結され、他端がアース端に連結される第１グラウンドパス抵抗と、を含むことを特徴とする請求項１５記載の液晶表示装置。
【請求項１７】
前記第２放電部は、
前記放電信号に応答して前記ガンマ電圧を前記デジタルアナログ変換器に供給する第２スイッチングトランジスタと、
一端が前記第２スイッチングトランジスタの出力端に連結され、他端がアース端に連結される第２グラウンドパス抵抗と、を含むことを特徴とする請求項１６記載の液晶表示装置。
【請求項１８】
液晶表示装置の残像除去方法であって、
外部電源電圧供給の遮断を検出して放電信号を供給する検出段階と、
前記放電信号に応答して複数のゲートラインにゲート駆動信号を同時に供給するゲート駆動段階と、
前記放電信号に応答して複数のデータラインに共通電圧を供給する放電段階と、
を有することを特徴とする液晶表示装置の残像除去方法。
【請求項１９】
前記検出段階は、
ソース及びドレインがそれぞれ電源端及びアース端に連結され、前記外部電源電圧がゲートに供給されて該電源端に連結されるソースが前記放電信号を供給する出力端として作動する信号生成トランジスタを用い、
前記外部電源電圧供給が遮断されると、前記放電信号をイネイブルさせて出力する段階を含むことを特徴とする請求項１８記載の液晶表示装置の残像除去方法。
【請求項２０】
前記ゲート駆動段階は、
前記放電信号がイネイブルされると、ゲートオフ電圧を反転させて前記ゲート駆動信号を供給する段階を含むことを特徴とする請求項１９記載の液晶表示装置の残像除去方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置及び液晶表示装置の残像除去方法に係り、より詳細には外部電源遮断の際に残像を除去する液晶表示装置及び液晶表示装置の残像除去方法に関する。
【背景技術】
【０００２】
一般的に、液晶表示装置は、電界生成電極がそれぞれ形成された薄膜トランジスタ基板とカラーフィルタ基板を電極が形成された面が向き合うように配置し、２つの基板の間に液晶を注入した後、電極に電圧を印加して生成される電極場によって液晶を動かす。それによって異なる光の透過率により画像を表現する画像である。
【０００３】
このような液晶表示装置は、薄型、軽量、高信頼性、低消費電力特性に起因して個人用コンピュータ、テレビ、携帯型個人情報端末器、携帯電話などのモバイル情報機器に多く使用されている。
【０００４】
ところで、従来のモバイル情報機器に使用される液晶表示装置は、使用中使用者または外部衝撃によってバッテリが除去されると、液晶表示装置に供給される電源が遮断されて動作が止まってしまうが、この際、液晶パネルに残像が残るという問題点があった。
【０００５】
これは、バッテリが除去されて急に電源供給が遮断されると、バッテリが除去される直前に選択されたゲートラインを除いた全てのゲートラインがゲートオフ電圧状態になり、液晶パネルの画素キャパシタに蓄積された階調表示電圧がそのまま維持されるからである。即ち、バッテリが除去される直前に選択されたゲートラインを除いては、画素キャパシタに蓄積された階調表示電圧が放電される通路が遮断され、漏洩電流による自然放電で全部放電されるまで階調表示電圧が維持されて残像として残るようになる。
【０００６】
しかし、液晶パネルに形成された薄膜トランジスタは、製造工程上で発生する特性差異、例えば、薄膜トランジスタのしきい値のばらつきなどによってそれぞれの漏洩電流に差異が生じ、それにより、画素キャパシタ毎に放電状態が異なってノイズで視認されるという問題点がある。
【０００７】
また、バッテリが除去されて急に電源供給が遮断されると、ホワイトパターンをゲートラインに走査した後ドライバ集積回路の電源端の電流供給を遮断するコーディングプログラムが正常に作動することができないので、ドライバ集積回路などに残留する電荷に起因して液晶パネル上のデータラインが駆動されるなどの望ましくない動作で非正常なパターン残像が視認されるという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
そこで、本発明は上記従来の問題点に鑑みてなされたものであって、本発明の目的は、バッテリ除去が検出されると同時に全てのゲートラインを駆動させ、データラインに共通電圧を入力して残像を除去する液晶表示装置及び液晶表示装置の残像除去方法を提供することにある。
【０００９】
また、本発明の目的は、非正常的に電源供給が遮断されるとドライバ集積回路に残留する電荷を放電させるデータ駆動装置を使用する液晶表示装置を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するためになされた本発明の液晶表示装置は、外部電源電圧供給の遮断を検出して放電信号を供給する電源供給部と、前記放電信号に応答して複数のゲートラインにゲート駆動信号を同時に供給するゲート駆動部と、前記放電信号に応答して複数のデータラインに共通電圧を供給する放電部と、を備えることを特徴とする。
【００１１】
ここで、前記ゲート駆動部は、前記ゲートラインにそれぞれ対応し前記放電信号に応答してゲートオフ電圧を供給する駆動トランジスタと、前記ゲートオフ電圧の位相を反転させて前記ゲートラインに前記ゲート駆動信号を供給するインバータと、を含む。
【００１２】
また、前記放電部は、前記複数のデータラインにそれぞれ対応し前記放電信号に応答して前記共通電圧を前記データラインに供給するスイッチングトランジスタを含む。
【００１３】
また、前記電源供給部は、電源電圧が供給される電源端とアース電圧が供給されるアース端とに連結され、前記外部電源電圧供給に応答し、前記電源電圧とアース電圧をスイッチングして前記放電信号を供給する信号生成トランジスタを含む。
【００１４】
また、前記ゲート駆動部は、前記ゲート駆動信号を供給する複数のＮＡＮＤゲートと、前記複数のＮＡＮＤゲートに対応し、前記ゲート駆動信号の位相を反転させて出力する複数の第１インバータと、を含み、前記ＮＡＮＤゲートは、前記第１インバータの出力と前記放電信号とをＮＡＮＤ演算して前記ゲート駆動信号を供給することが好ましい。
【００１５】
また、前記放電部は、前記複数のデータラインにそれぞれ対応するスイッチングトランジスタと、前記放電信号の位相を反転させた放電バー信号を出力する第２インバータと、を含み、前記スイッチングトランジスタは、前記放電バー信号に応答して前記共通電圧を前記データラインに供給することが好ましい。
【００１６】
前記ゲート駆動部は、液晶表示装置の画素キャパシタに蓄積された略全ての電荷が放電される期間の間前記複数のゲートラインに前記駆動信号を同時に供給することができる。
【００１７】
前記画素キャパシタの一端は共通電極から共通電圧の供給を受け、前記画素キャパシタの他端は前記放電信号に応答して前記複数のデータラインから共通電圧の供給を受け、前記画素キャパシタにある略全ての階調電圧が放電され得る。
【００１８】
また、上記目的を達成するためになされた本発明の液晶表示装置は、複数のゲートライン、複数のデータライン、共通電圧が印加される画素キャパシタ、及び前記ゲートラインに供給されるゲート駆動信号に応答して前記データラインと前記画素キャパシタとを連結する薄膜トランジスタを含む液晶パネルと、外部信号に応答してデータ、データ制御信号、及びゲート制御信号を供給するタイミングコントローラと、外部電源電圧の供給を受けて駆動電圧及び前記共通電圧を生成し、前記外部電源電圧の供給遮断を検出して放電信号を供給する電源供給部と、前記放電信号に応答して前記ゲート駆動信号を前記複数のゲートラインに同時に供給するゲート駆動部と、前記放電信号に応答して前記複数のデータラインに前記共通電圧を供給する第１放電部と、を備えることを特徴とする。
【００１９】
また、本発明の液晶表示装置は、前記駆動電圧を分圧してガンマ電圧を生成するガンマ電圧生成部と、前記放電信号に応答し、前記データ及びガンマ電圧を遮断して残留する電荷を放電するデータ駆動部と、をさらに備えることを特徴とする。
【００２０】
また、前記データ駆動部は、前記データ制御信号に応答してサンプリング信号を生成するシフトレジスタと、前記サンプリング信号に応答して前記データを順次に貯蔵する入力レジスタと、前記データ制御信号に応答し、前記入力レジスタから前記貯蔵されたデータの供給を同時に受けて貯蔵するストレージレジスタと、前記ガンマ電圧を用いて前記データに対応する階調表示電圧を生成するデジタルアナログ変換器と、前記階調表示電圧を前記液晶パネルに供給する出力バッファと、前記放電信号に応答し、前記データ及びガンマ電圧の供給を遮断して前記入力レジスタ及び前記デジタルアナログ変換器に残留する電荷を放電する第２放電部と、を含む。
【００２１】
また、前記第２放電部は、前記放電信号に応答して前記データを前記入力レジスタに供給する第１スイッチングトランジスタと、一端が前記第１スイッチングトランジスタの出力端に連結され、他端がアース端に連結される第１グラウンドパス抵抗と、を含む。
【００２２】
また、前記第２放電部は、前記放電信号に応答して前記ガンマ電圧を前記デジタルアナログ変換器に供給する第２スイッチングトランジスタと、一端が前記第２スイッチングトランジスタの出力端に連結され、他端がアース端に連結される第２グラウンドパス抵抗と、を含む。
【００２３】
上記目的を達成するためになされた本発明の液晶表示装置の残像除去方法は、外部電源電圧供給の遮断を検出して放電信号を供給する検出段階と、前記放電信号に応答して複数のゲートラインにゲート駆動信号を同時に供給するゲート駆動段階と、前記放電信号に応答して複数のデータラインに共通電圧を供給する放電段階と、を含む。
【００２４】
ここで、前記検出段階は、ソース及びドレインがそれぞれ電源端及びアース端に連結され、前記外部電源電圧がゲートに供給されて該電源端に連結されるソースが前記放電信号を供給する出力端として作動する信号生成トランジスタを用い、前記外部電源電圧供給が遮断されると、前記放電信号をイネイブルさせて出力する段階を含む。
また、前記ゲート駆動段階は、前記放電信号がイネイブルされると、ゲートオフ電圧を反転させて前記ゲート駆動信号を供給する段階を含む。
【発明の効果】
【００２５】
本発明の液晶表示装置及び液晶表示装置の残像除去方法によれば、バッテリ除去が検出されると同時に全てのゲートラインを駆動させ、データラインに共通電圧を入力するので、バッテリ除去の際に発生する残像を除去することができるという効果がある。
また、非正常的に電源供給が遮断されるとドライバ集積回路に残留する電荷を放電させることができるので、バッテリ除去など非正常的に電源供給が遮断されてドライバ集積回路の電源端に電流の流れを遮断するプログラムが作動できない場合にもドライバ集積回路に残留する電荷に起因する非正常的パターン及び残像を除去できるという効果がある。
【発明を実施するための最良の形態】
【００２６】
以下、本発明による液晶表示装置及び液晶表示装置の残像除去方法を実施するための最良の形態の具体例を、図面を参照してより詳細に説明する。
【００２７】
図１は、本発明の一実施例による液晶表示装置の構成ブロック図である。図１に示したように、本発明の一実施例による液晶表示装置１００は、液晶パネル１１０、データ駆動部１２０、ゲート駆動部１３０、ガンマ電圧生成部１４０、タイミングコントローラ１５０、電源供給部１６０を含む。
【００２８】
液晶パネル１１０は、カラーフィルタと共通電極が形成されたカラーフィルタ基板、薄膜トランジスタＴＦＴが形成された薄膜トランジスタ基板、及びカラーフィルタ基板と薄膜トランジスタ基板との間に充填される液晶を含む（共に図示せず）。
【００２９】
薄膜トランジスタ基板は、複数のゲートラインＧＬ１、…、ＧＬＮ、複数のデータラインＤＬ１、…、ＤＬＭ、複数のゲートラインと複数のデータラインとの交差部にそれぞれ形成されて階調表示電圧を充電する画素キャパシタＣＬＣ、ゲートオン電圧ＶＯＮに応答して階調表示電圧を画素キャパシタＣＬＣに供給する複数の薄膜トランジスタＴＦＴを含む。一つの薄膜トランジスタＴＦＴはゲートラインＧＬ１に連結されるゲート電極、データラインに連結されるソース電極、及び画素キャパシタＣＬＣの画素電極に連結されるドレイン電極を含む。
【００３０】
また、液晶パネル１１０は、非表示領域に設けられ、複数のデータラインＤＬ、…、ＤＬＭに連結される放電部１１２を含む。放電部１１２は、電源供給部１６０から共通電圧ＶＣＯＭが供給され、パワーオフ検出部１６２から放電信号ＤＣＧＳＩＧが供給される。放電部１１２は、放電信号ＤＣＧＳＩＧに応答し、外部電源電圧の供給が遮断される場合、例えば、液晶表示装置が適用されるモバイル情報機器でバッテリが除去される場合、複数のデータラインＤＬ１、…、ＤＬＭに共通電圧ＶＣＯＭを供給する。
【００３１】
データ駆動部１２０は、ガンマ電圧ＶＧＭＡを用いてデータ信号ＤＡＴＡに対応する階調表示電圧を生成し、ゲートオン電圧ＶＯＮによって駆動される薄膜トランジスタＴＦＴに階調表示電圧を印加してゲートラインＧＬ１、…、ＧＬＮ単位で階調表示電圧を表示する。
【００３２】
このために、データ駆動部１２０は、タイミングコントローラ１５０からデータ制御信号ＤＣＳ、データ信号ＤＡＴＡの供給を受け、ガンマ電圧生成部１４０からガンマ電圧ＶＧＭＡの供給を受ける。ここで、階調表示電圧はデータ信号ＤＡＴＡに対応するアナログ電圧であり、データ制御信号ＤＣＳは、データスタートパルスＳＴＨ、データ同期クロックＣＰＨを含む。
【００３３】
データ駆動部１２０は、データ駆動集積回路（ＩＣ：ＩＮＴＥＧＲＡＴＥＤ  ＣＩＲＣＵＩＴ）で製作され、ＴＣＰ（テープキャリアパッケージ）型で液晶パネル１１０に付着することができ、ＣＯＧ型で液晶パネル１１０の非表示領域に直接実装することもできる。
【００３４】
ゲート駆動部１３０はゲートラインＧＬ１、…、ＧＬＮにゲート駆動信号を順次に供給し、選択されたゲートラインＧＬ１、…、ＧＬＮにそれぞれ連結された複数の薄膜トランジスタＴＦＴをターンオンさせる。このために、ゲート駆動部１３０は、タイミングコントローラ１５０からゲート制御信号ＧＣＳの供給を受け、電源供給部１６０からゲートオン電圧ＶＯＮ及びゲートオフ電圧ＶＯＦＦの供給を受ける。ここで、ゲート制御信号ＧＣＳは、ゲートスタートパルスＳＴＶ、ゲート同期クロックＣＰＶ及び出力イネイブル信号ＯＥを含む。
【００３５】
また、ゲート駆動部１３０は、放電信号ＤＣＧＳＩＧに応答し、外部電源電圧の供給が遮断される場合、複数のゲートラインＧＬ１、…、ＧＬＮに同時にゲート駆動信号を供給できる出力バッファ１３２を含む。このために、ゲート駆動部１３０は電源供給部１６０から放電信号ＤＣＧＳＩＧとゲートオフ電圧ＶＯＦＦの供給を受ける。
【００３６】
ゲート駆動部１３０は、ゲート駆動集積回路ＩＣで製作され、ＴＣＰテープキャリアパッケージ型で液晶パネル１１０に付着することができ、アモルファスシリコンゲート型で液晶パネル１１０の非表示領域に集積化することもできる。
【００３７】
ガンマ電圧生成部１４０は、電源供給部１６０から供給されるアナログ電源電圧ＡＶＤＤを分圧してガンマ電圧ＶＧＭＡを生成し、それをデータ駆動部１２０に供給する。
【００３８】
タイミングコントローラ１５０は、外部信号の供給を受け、データ駆動部１２０が処理できるデータ信号ＤＡＴＡに変換してデータ駆動部１２０に供給し、データ駆動部１２０とゲート駆動部１３０の動作に必要な制御信号ＤＣＳ、ＧＣＳを生成してデータ駆動部１２０とゲート駆動部１３０にそれぞれ供給する。ここで、外部信号としてＲＧＢデータＲ、Ｇ、Ｂ、同期信号ＨＳＹＮＣ、ＶＳＹＮＣ及びクロックＭＣＬＫを含む。
【００３９】
電源供給部１６０は、外部から電源電圧ＶＤＤの供給を受け、ゲートオン電圧ＶＯＮとゲートオフ電圧ＶＯＦＦを生成してゲート駆動部１３０に供給する。また、電源供給部１６０はアナログ電源電圧ＡＶＤＤを生成してガンマ電圧生成部１４０に供給する。
【００４０】
また、電源供給部１６０は、バッテリが除去されて外部から電源電圧ＶＤＤの供給が遮断されると、それを検出して放電信号ＤＣＧＳＩＧを生成し、それを放電部１１２及びゲート駆動部１３０の出力バッファ１３２に供給するパワーオフ検出部１６２を含む。ここで、放電信号ＤＣＧＳＩＧは、電源電圧が正常に供給されるとき‘ハイ’レベルを保持し、電源電圧が非正常的に遮断される時、‘ロー’レベルでイネイブルされることが望ましい。
【００４１】
本発明の一実施例による液晶表示装置は、外部から電源電圧ＶＤＤ供給が非正常的に遮断されると複数のゲートラインＧＬ１、．．．、ＧＬＮが同時に駆動され、画素キャパシタＣＬＣの両端に共通電圧ＶＣＯＭが印加される構成を有するので、画素キャパシタＣＬＣに残存していた階調表示電圧が全部放電されて残像が除去できる。
【００４２】
図２は、図１に示した放電部の例示回路構成図である。図２に示したように、放電部１１２は放電信号ＤＣＧＳＩＧに応答して複数のデータラインＤＬ１、…、ＤＬＭに共通電圧ＶＣＯＭを印加することのできる構成を有する。
【００４３】
より具体的に、放電部１１２は複数のデータラインＤＬ１、…、ＤＬＭにそれぞれ対応する複数のスイッチングトランジスタＰＴ１、…、ＰＴＭを含む。各スイッチングトランジスタＰＴ１、…、ＰＴＭは、放電信号ＤＣＧＳＩＧが供給される制御端、データラインＤＬ１、…、ＤＬＭに連結される出力端及び共通電圧ＶＣＯＭが供給される入力端を含む。ここで、スイッチングトランジスタＰＴ１、…、ＰＴＭはＰＭＯＳトランジスタであることが望ましい。
【００４４】
動作において、電源電圧が正常に供給されて放電信号ＤＣＧＳＩＧが“ハイ”レベルで供給されると、複数のスイッチングトランジスタＰＴ１、…、ＰＴＭはターンオフされて複数のデータラインＤＬ１、…、ＤＬＭが電気的に分離される。従って、データ駆動部１２０はデータラインそれぞれに連結された薄膜トランジスタに階調表示電圧を正常に印加することができる。
【００４５】
反面、電源電圧が非正常的に遮断されて放電信号ＤＣＧＳＩＧが“ロー”レベルで供給されると、複数のスイッチングトランジスタＰＴ１、…、ＰＴＭはターンオンされて複数のデータラインＤＬ１、…、ＤＬＭが電気的に互いに連結される。スイッチングトランジスタＰＴ１、…、ＰＴＭは共通電圧ＶＣＯＭを複数のデータラインそれぞれに連結された薄膜トランジスタＴＦＴに供給する。即ち、複数の薄膜トランジスタに連結された画素キャパシタＣＬＣの両端電極には全部共通電圧ＶＣＯＭが供給され、画素キャパシタＣＬＣの両端電極間電位差は実質的に０になる。従って、画素キャパシタに残存する電荷は画素キャパシタに留まらずに薄膜トランジスタに連結されたデータラインを介して放電されて除去されることになる。
【００４６】
図３は、図１に示した出力バッファの例示回路構成図である。図３に示したように、出力バッファ１３２は放電信号ＤＣＧＳＩＧに応答して複数のゲートラインにゲート駆動信号を供給することのできる構成を有する。
【００４７】
より具体的に、出力バッファ１３２は、複数のゲートラインＧＬ１、…、ＧＬＮにそれぞれ対応する複数のスイッチングトランジスタＮＴ１、…、ＮＴＮ、駆動トランジスタＰＴ１、…、ＰＴＮ、反転用インバータＩＮＶ１、…、ＩＮＶＮ及びバッファ用インバータＩＮＶＡ１、…、ＩＮＶＡＮ；ＩＮＶＢ１、…、ＩＮＶＢＮを含む。
【００４８】
各スイッチングトランジスタＮＴ１、…、ＮＴＮは、放電信号ＤＣＧＳＩＧが供給される制御端、ゲート駆動回路１３０に連結される入力端、ゲートラインＧＬ１、…、ＧＬＮに連結される出力端を含む。ここで、スイッチングトランジスタＮＴ１、…、ＮＴＮはＮＭＯＳトランジスタであることが望ましい。
【００４９】
各駆動トランジスタＰＴ１、…、ＰＴＮは、放電信号ＤＣＧＳＩＧが供給される制御端、反転用インバータＩＮＶ１、…、ＩＮＶＮの入力端に連結される出力端、ゲートオフ電圧ＶＯＦＦが供給される入力端を含む。ここで、駆動トランジスタＰＴ１、…、ＰＴＮはＰＭＯＳトランジスタであることが望ましい。
【００５０】
各反転用インバータＩＮＶ１、…、ＩＮＶＮは入力端が駆動トランジスタＰＴ１、…、ＰＴＮの出力端に連結され、出力端がスイッチングトランジスタＮＴ１、…、ＮＴＮの出力端に連結される。
【００５１】
各バッファ用インバータＩＮＶＡ１、…、ＩＮＶＡＮ；ＩＮＶＢ１、…、ＩＮＶＢＮは２つのインバータで構成されるスイッチングトランジスタＮＴ１、…、ＮＴＮの出力端に直列で連結される。
【００５２】
動作において、電源電圧が正常に供給されて放電信号ＤＣＧＳＩＧが“ハイ”レベルで供給されると、複数のスイッチングトランジスタはターンオンされ、複数の駆動トランジスタはターンオフされる。従って、ゲート駆動回路１３０は複数のゲートラインに順次にゲート駆動信号を供給する。
【００５３】
反面、電源電圧が非正常的に遮断されて放電信号ＤＣＧＳＩＧが“ロー”レベルで供給されると、複数のスイッチングトランジスタはターンオフされ複数の駆動トランジスタはターンオンされる。反転用インバータは複数の駆動トランジスタの入力端に供給されるゲートオフ電圧を反転させたゲートオン電圧レベルのゲート駆動信号を複数のゲートラインに同時に供給する。従って、複数のゲートラインにそれぞれ連結された複数の薄膜トランジスタが全部ターンオンされ、画素キャパシタに貯蔵された階調表示電圧は複数のデータラインを介して放電される。これにより、非正常的な電源供給遮断で従来の液晶パネルで発生する残像を除去することができる。
【００５４】
図４は、図１に示したパワーオフ検出部の例示回路構成図である。図４に示したように、パワーオフ検出部１６２は外部電源電圧ＶＤＤに応答して放電信号ＤＣＧＳＩＧを生成する構成を有する。
【００５５】
より具体的に、パワーオフ検出部１６２は放電信号ＤＣＧＳＩＧを生成する信号生成トランジスタを含む。信号生成トランジスタはソースとドレインが電源端とアース端にそれぞれ連結されゲート電源電圧ＶＤＤが供給される。ここで、電源端には放電信号ＤＣＧＳＩＧが“ハイ”レベルに該当する電圧ＶＨ、例えば、バックアップ用の電源（電源遮断時に供給される補助電源で、例えば電流源や抵抗により電流が制限される構成の電源）から電源電圧ＶＤＤと同一の電圧を印加することができる。電源端が連結されるソースは放電信号ＤＣＧＳＩＧが出力される出力端として作動する。信号生成トランジスタはＰＭＯＳトランジスタであることが望ましい。
【００５６】
動作において、電源電圧が正常に供給されると、信号生成トランジスタはターンオフされ、電源端に供給される“ハイ”レベルの電圧が放電信号ＤＣＧＳＩＧとして出力される。反面、電源電圧が非正常的に遮断されると、信号生成トランジスタはターンオンされ、電源端とアース端を連結する経路が形成されて電源端に供給される“ハイ”レベルの電圧による電流が全部アース端に流れる。従って、アース端に該当する“ロー”レベルの電圧が放電信号ＤＣＧＳＩＧとして出力される。
【００５７】
図５は、図１に示した液晶表示装置の動作を説明するためのタイミング図である。図５を参照すると、放電信号ＤＣＧＳＩＧが“ハイ”である区間は電源電圧ＶＤＤが正常に供給される区間で、ゲート駆動信号は複数のゲートラインに順次に供給される。
【００５８】
放電信号ＤＣＧＳＩＧが“ロー”である区間は、バッテリ除去など電源電圧ＶＤＤが非正常的に遮断された区間で、ゲート駆動信号は出力バッファによって複数のゲートラインに同時に供給される。
【００５９】
ここで、Ｔは出力バッファによって複数のゲートラインに供給されるゲート駆動信号が“ハイ”レベルを維持する時間を意味する。Ｔは複数のゲートラインの駆動によって液晶パネルの全ての画素キャパシタに蓄積された電荷が全部放電できる時間であることが望ましい。
【００６０】
本発明の一実施例による液晶表示装置は、外部から電源電圧ＶＤＤの供給が非正常的に遮断される複数のゲートラインが同時に駆動される構成を有するので、画素キャパシタに残存していた階調表示電圧が全部放電されて残像を除去することができる。
【００６１】
図６は、図１に示した放電部の他の例示回路構成図である。図６に示したように、放電部１１２は放電信号ＤＣＧＳＩＧに応答して複数のデータラインＤＬ１、…、ＤＬＭに共通電圧ＶＣＯＭを印加することのできる構成を有する。
【００６２】
より具体的に放電部１１２は複数のデータラインＤＬ１、…、ＤＬＭにそれぞれ対応する複数のスイッチングトランジスタＮＴ１、…、ＮＴＭと放電信号ＤＣＧＳＩＧの位相を反転させ複数のスイッチングトランジスタの制御端に供給するインバータを含む。ここで、インバータの出力は放電バー信号（ＤＣＧＳＩＧＢ）になる。
【００６３】
各スイッチングトランジスタＮＴ１、…、ＮＴＭは、放電バー信号が供給される制御端、データラインＤＬ１、…、ＤＬＭに連結される出力端及び共通電圧が供給される入力端を含む。ここで、スイッチングトランジスタＮＴ１、…、ＮＴＭはＮＭＯＳトランジスタであることが望ましい。
【００６４】
動作において、電源電圧が正常に供給されて放電信号ＤＣＧＳＩＧが“ハイ”レベルで供給されると、放電バー信号は“ロー”レベルで出力され、複数のスイッチングトランジスタＮＴ１、…、ＮＴＭはターンオフされて複数のデータラインＤＬ１、…、ＤＬＭが電気的に分離される。従って、データ駆動部１２０はデータラインそれぞれに連結された薄膜トランジスタＴＦＴに階調表示電圧を正常に印加することができる。
【００６５】
反面、電源電圧ＶＤＤが非正常的に遮断されて放電信号ＤＣＧＳＩＧがローレベルで供給されると、放電バー信号はインバータから“ハイ”レベルで出力され、複数のスイッチングトランジスタＮＴ１、…、ＮＴＭはターンオンされて複数のデータラインＤＬ１、…、ＤＬＭが電気的に連結される。スイッチングトランジスタＮＴ１、…、ＮＴＭはスイッチングトランジスタの入力端に印加された共通電圧ＶＣＯＭを複数のデータラインそれぞれに連結された薄膜トランジスタに供給する。従って、複数の薄膜トランジスタに連結された各画素キャパシタＣＬＣの両端電極は全部共通電圧ＶＣＯＭが供給されて蓄積された階調表示電圧が同時に除去できるようになる。
【００６６】
図７は、図１に示したゲート駆動部の構成ブロック図であり、出力バッファ１３２は図３に示した回路構成と異なる他の例によるものである。図７に示したように、ゲート駆動部１３０は、シフトレジスタ１３６、レベルシフタ１３４及び出力バッファ１３２を含む。
【００６７】
シフトレジスタ１３６はタイミングコントローラ１５０から供給される制御信号ＳＴＶ、ＣＰＶに応答してゲート駆動信号を順次に発生させる。ここで、制御信号ＳＴＶは一つのフレームのスタートを知らせる垂直同期信号であり、制御信号ＣＰＶはクロック信号である。
【００６８】
レベルシフタ１３４はシフトレジスタ１３６から供給されるゲート駆動信号をゲートオン電圧ＶＯＮ及びゲートオフ電圧ＶＯＦＦレベルのゲート駆動信号として生成する。レベルシフタ１３４はゲート制御信号である出力イネイブル信号ＯＥを用いてシフトレジスタ１３６で発生されたゲート駆動信号の特性、例えば、パルス幅を調節することができる。
【００６９】
出力バッファ１３２は、放電信号ＤＣＧＳＩＧに応答して、レベルシフタ１３４から供給されるゲート駆動信号を複数のゲートラインに順次に供給するか、ゲート駆動信号を複数のゲートラインに同時に供給のできる構成を有する。
【００７０】
より具体的に、出力バッファ１３２は、レベルシフタ１３４から供給されたゲート駆動信号の位相を反転させ、電流駆動能力を向上させるインバータ及びインバータの出力信号と放電信号ＤＣＧＳＩＧの供給を受けＮＡＮＤ演算して、対応するゲートラインに供給する複数のＮＡＮＤゲート（ＮＤ１、…、ＮＤＮ）を含む。
【００７１】
インバータの出力信号、放電信号ＤＣＧＳＩＧ及びＮＡＮＤゲートの出力信号の論理演算関係を真理表で示すと下記のようになる。
【表１】
2008170995.tif 000003
【００７２】
表１でインバータの出力信号が０である場合、シフトレジスタ１３６によって対応するゲートラインが選択された場合であり、インバータの出力信号が１である場合、シフトレジスタ１３６によって対応するゲートラインが選択されない場合である。
【００７３】
また、ＮＡＮＤゲート出力信号が１である場合、ＮＡＮＤゲートは対応するゲートラインにゲートオン電圧ＶＯＮレベルのゲート駆動信号が供給される場合であり、ＮＡＮＤゲート出力信号が０である場合、ＮＡＮＤゲートは対応するゲートラインにゲートオフ電圧ＶＯＦＦレベルのゲート駆動信号が供給される場合である。
【００７４】
また、ローレベルの放電信号のように放電信号ＤＣＧＳＩＧが０である場合、バッテリが除去されて外部電源電圧ＶＤＤが遮断される場合であり、ハイレベルの放電信号のように放電信号ＤＣＧＳＩＧが１である場合、外部電源電圧ＶＤＤが正常に供給される場合である。
【００７５】
本実施例による出力バッファ１３２は、外部電源電圧ＶＤＤが正常に供給されて放電信号ＤＣＧＳＩＧが１であると、ＮＡＮＤゲートによってインバータの出力信号を反転させて正常に複数のゲートラインに順次にゲート駆動信号を供給する。即ち、複数のゲートラインに連結されたＴＦＴは放電信号によってターンオンされるかターンオフされる。
【００７６】
反面、外部電源電圧が遮断されると、ＮＡＮＤゲートは、インバータの出力信号に関係なしに常に“１”、即ち、ゲートオン電圧レベルのゲート駆動信号を複数のゲートラインに同時に供給する。従って、複数のゲートラインに連結された全ての薄膜トランジスタはターンオンされ、画素キャパシタに残存する階調表示電圧が放電できる経路が形成される。これにより、非正常的な電源供給の遮断で従来の液晶パネルで発生する残像を除去することができる。
【００７７】
図８は、本発明の他の実施例による液晶表示装置の構成ブロック図である。図８に示したように、本実施例による液晶表示装置２００のデータ駆動部２２０は、パワーオフ検出部２６２からの放電信号ＤＣＧＳＩＧに応答し、タイミングコントローラ２５０からのデータ信号及びガンマ電圧生成部２４０からのガンマ電圧の供給を遮断し、データ駆動部２２０に残留する電荷を放電させる後述の放電部２２２を含む。
【００７８】
本実施例による液晶表示装置２００の電源供給部２６０は電源電圧ＶＤＤの非正常的な供給遮断を検出するパワーオフ検出部２６２を含む。パワーオフ検出部２６２は、電源電圧ＶＤＤの非正常的な供給遮断を検出して放電信号ＤＣＧＳＩＧを生成し、それをデータ駆動部２２０の放電部２２２に供給する。ここで、外部電源ＶＤＤの供給が非正常的に遮断される場合というと、例えば、液晶表示装置が適用されるモバイル情報機器でバッテリが使用者または外部衝撃によって除去される場合などのことである。
【００７９】
従って、放電部２２２は、放電信号ＤＣＧＳＩＧに応答してデータ信号及びガンマ電圧の供給を遮断し、データ駆動部２２０に残留する電荷を放電させることができる。
【００８０】
液晶パネル２１０、ゲート駆動部２３０、ガンマ電圧生成部２４０、タイミングコントローラ２５０及び電源供給部２６０など他の構成要素の構成及び動作は図１で説明したものと同一であるので詳細な説明は省略する。
【００８１】
図９は、図８に示したデータ駆動部内の放電部の例示回路構成図である。図９に示したように、データ駆動部２２０は、シフトレジスタ２２４、入力レジスタ２２５、ストレージレジスタ２２６、デジタル／アナログ変換器２２７、出力バッファ２２８及び放電部２２２を含む。
【００８２】
シフトレジスタ２２４は、データスタート信号ＳＴＨとデータ同期クロックＣＰＨの供給を受け、サンプリング信号を生成して入力レジスタ２２５に供給する。具体的に、シフトレジスタ２２４はデータ同期クロックの一つの周期毎にデータスタート信号ＳＴＨをシフトさせながらＮ個のサンプリング信号を生成する。
【００８３】
入力レジスタ２２５はシフトレジスタ２２４から順次に入力されるサンプリング信号に応答してデータを順次に貯蔵する。具体的に、入力レジスタ部２２５はサンプリング信号に応答して１ライン分に対応するデータを貯蔵する。
【００８４】
ストレージレジスタ２２６は、ロード信号ＬＯＡＤが入力されると、入力レジスタ２２５に貯蔵された１ライン分のデータの伝達を同時に受けて貯蔵する。ここで、ロード信号は１ライン分のデータに対応する階調表示電圧が一つのゲートラインに連結された複数の画素キャパシタに同時に印加できるようにする機能を遂行する。
【００８５】
デジタル／アナログ変換器２２７は、ガンマ電圧を用いてデータ値に対応する階調表示電圧を生成した後、それを出力バッファ２２８に供給する。出力バッファ２２８はデジタル／アナログ変換部２２７から供給される階調表示電圧をデータラインに同時に供給する。
【００８６】
放電部２２２は、放電信号ＤＣＧＳＩＧに応答して入力レジスタ２２５に供給されるデータ信号及びデジタル／アナログ変換器２２７に供給されるガンマ電圧をスイッチングし、入力レジスタ２２５とデジタル／アナログ変換器２２７に残留する電荷を放電することのできる経路を供給する。
【００８７】
より具体的に、放電部２２２は、第１スイッチングトランジスタＮＴ１、第１グラウンドパス抵抗Ｒ１、第２スイッチングトランジスタＮＴ２及び第２グラウンドパス抵抗Ｒ２を含む。
【００８８】
第１スイッチングトランジスタＮＴ１はデータ信号が供給される入力端、放電信号ＤＣＧＳＩＧが供給される制御端、入力レジスタ２２５に連結される出力端を含む。第１グラウンドパス抵抗Ｒ１は第１スイッチングトランジスタＮＴ１の出力端と入力レジスタ２２５に一端が連結され他端がアース端に連結される。
【００８９】
第２スイッチングトランジスタＮＴ２は、ガンマ電圧ＶＧＡＭが供給される入力端、放電信号ＤＣＧＳＩＧが供給される制御端、デジタル／アナログ変換器２２７に連結される出力端を含む。第２グラウンドパス抵抗Ｒ２は第２スイッチングトランジスタＮＴ２の出力端とデジタル／アナログ変換器２２７に一端が連結され他端がアース端に連結される。
【００９０】
動作において、電源電圧ＶＤＤが正常に供給される放電信号ＤＣＧＳＩＧがハイである場合、第１及び第２スイッチングトランジスタＮＴ１、ＮＴ２はターンオンされ、正常にデータ信号とガンマ電圧が入力レジスタ２２５とデジタル／アナログ変換器２２７にそれぞれ供給される。この際、入力レジスタ２２５とデジタルアナログ変換器に比べてデータ信号及びガンマ電圧が相対的に高い電圧を有するので、第１及び第２グラウンドパス抵抗Ｒ１、Ｒ２と関係なしにデータ信号とガンマ電圧を入力レジスタ２２５とデジタル／アナログ変換器２２７に供給することができる。
【００９１】
次に、電源電圧ＶＤＤの供給が非正常的に遮断されて放電信号ＤＣＧＳＩＧがローである場合、第１及び第２スイッチングトランジスタＮＴ１、ＮＴ２はターンオフされ、入力レジスタ２２５とデジタル／アナログ変換器２２７へのデータ信号とガンマ電圧ＶＧＭＡの供給が遮断される。この際、入力レジスタ２２５とデジタル／アナログ変換器２２７に比べて第１及び第２スイッチングトランジスタＮＴ１、ＮＴ２の出力端は相対的に低い電圧を有する。
【００９２】
従って、入力レジスタ２２５及びデジタル／アナログ変換器２２７に残留する電荷は第１及び第２グラウンドパス抵抗Ｒ１、Ｒ２によりバイパスされる。従って、電源電圧ＶＤＤの供給が非正常的に遮断されると、入力レジスタ２２５及びデジタル／アナログ変換器２２７に残留する電荷は強制的にアース端を介して放電されることになる。
【００９３】
以上、本発明を実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有する者であれば、本発明の思想と精神を離れることなく、本発明を修正または変更できる。
【図面の簡単な説明】
【００９４】
【図１】本発明の一実施例による液晶表示装置の構成ブロック図である。
【図２】図１に示した放電部の例示回路構成図である。
【図３】図１に示した出力バッファの例示回路構成図である。
【図４】図１に示したパワーオフ検出部の例示回路構成図である。
【図５】図１に示した液晶表示装置の動作を説明するためのタイミング図である。
【図６】図１に示した放電部の他の例示回路構成図である。
【図７】図１に示した出力バッファの他の例示回路構成図である。
【図８】本発明の他の実施例による液晶表示装置の構成ブロック図である。
【図９】図８に示した放電部の例示回路構成図である。
【符号の説明】
【００９５】
１００、２００    液晶表示装置
１１０、２１０    液晶パネル
１１２、２２２    放電部
１２０、２２０    データ駆動部
１３０、２３０    ゲート駆動部
１３２、２２８    出力バッファ
１３４    レベルシフタ
１３６、２２４    シフトレジスタ
１４０、２４０    ガンマ電圧生成部
１５０、２５０    タイミングコントローラ
１６０、２６０    電源供給部
１６２、２６２    パワーオフ検出部
２２５    入力レジスタ
２２６    ストレージレジスタ
２２７    Ｄ／Ａ変換器
【図１】
2008170995.tif 000004
【図２】
2008170995.tif 000005
【図３】
2008170995.tif 000006
【図４】
2008170995.tif 000007
【図５】
2008170995.tif 000008
【図６】
2008170995.tif 000009
【図７】
2008170995.tif 000010
【図８】
2008170995.tif 000011
【図９】
2008170995.tif 000012