(57)【要約】【課題】本発明は、オンチップで受信回路や送信回路の周波数特性を測定することを特徴とする。【解決手段】差動入力ノード及び差動出力ノードを有し、差動出力ノード間に抵抗素子１６が接続されている差動増幅回路からなる受信回路１０の抵抗素子１６と熱結合され、第１の定電流源３３により動作する第１のダイオード素子３１と、第２の定電流源３４により動作する参照用の第２のダイオード素子３２と、第１、第２のダイオード素子の順方向電圧の差を検出する差動増幅器３５と、差動増幅器３５で増幅された電位差をデジタル信号Ｑに変換して信号を出力するADC３６を具備する。【選択図】図１
2008282992.tif 000002
【特許請求の範囲】
【請求項１】
差動入力ノード及び差動出力ノードを有し、前記差動出力ノード間に抵抗素子が接続されている差動増幅回路の前記抵抗素子と熱結合され、第１の定電流源により動作する第１のダイオード素子と、
第２の定電流源により動作する参照用の第２のダイオード素子と、
前記第１、第２のダイオード素子の順方向電圧の差を検出し、検出した電位差に応じた信号を出力する検出回路
を具備したことを特徴とする周波数特性測定回路。
【請求項２】
差動入力ノード及び差動出力ノードを有する差動増幅回路の差動出力ノードの一方の信号が入力される第１のバッファ回路と、
前記差動増幅回路の差動出力ノードの他方の信号が入力される第２のバッファ回路と、
前記第１、第２のバッファ回路の出力ノード間に接続された抵抗素子と、
前記抵抗素子と熱結合され、第１の定電流源により動作する第１のダイオード素子と、
第２の定電流源により動作する参照用の第２のダイオード素子と、
前記第１、第２のダイオード素子の順方向電圧の差を検出し、検出した電位差に応じた信号を出力する検出回路
を具備したことを特徴とする周波数特性測定回路。
【請求項３】
前記差動増幅回路が、高速信号伝送用半導体集積回路のI/O回路に設けられた受信回路及び送信回路のいずれかであることを特徴とする請求項１または２記載の周波数特性測定回路。
【請求項４】
前記第１のダイオード素子が前記抵抗素子下部のシリコン層内に埋め込み形成されていることを特徴とする請求項１または２記載の周波数特性測定回路。
【請求項５】
前記差動増幅回路の前記差動入力ノードに供給される入力信号の周波数を変化させる手段と、
前記入力信号の周波数を検出して出力する手段
をさらに具備したことを特徴とする請求項１または２記載の周波数特性測定回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は高速信号伝送用のI/O回路を有する半導体集積回路に内蔵される周波数特性測定回路に係り、特に半導体集積回路の量産時における周波数特性未達による不良を検出して排除するために使用される周波数特性測定回路に関する。
【背景技術】
【０００２】
従来、高速信号伝送用の半導体集積回路（以下、LSIと称する）の内部に組み込まれた送信回路や受信回路の周波数特性を測定するには、高周波信号発生器の信号を受信回路に入力し、受信回路の出力をLVDS（Low Voltage Differential Signaling）等の特殊I/Oを使用してLSI外部に出力し、LSI外部の測定器によって測定を行っている。この場合、特殊I/Oの周波数特性として測定対象以上の周波数特性が要求される。
【０００３】
しかし、GHz帯以上の周波数の信号をLSI外部に取り出すには、パッケージ容量やPCB（印刷配線基板）容量、測定器の入力容量の影響により、LSI内部の回路以上の性能を出すことが非常に困難であるため、特殊I/Oの性能を見ているのか検査対象の性能を見ているのか判らなくなってしまう。仮にLSI外部に信号が取り出せたとしても、測定環境および測定機器として非常に高価なものが必要になるのでLSIを量産する上で新たな設備投資が必要となる。
【０００４】
なお、特許文献１には、検査用端子に任意周波数の信号を発生する発振器を接続し、基板上のアナログ信号の周波数特性を測定する計測装置を設け、発振器より任意周波数の信号を検査用端子より被検査用端子にデジタル出力させ、計測装置によりアナログ信号の周波数特性を測定し、この測定された測定結果を判定値と比較し、基板上の被検査回路の実装状態の良否を判定する方法が開示されている。
【特許文献１】特開平１１−２０２０３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は上記のような事情を考慮してなされたものであり、その目的は、特殊I/Oの使用が不要であり、かつ高価な測定機器を必要せずに半導体集積回路の内部回路の周波数特性を確実に測定することができる周波数特性測定回路を提供することである。
【課題を解決するための手段】
【０００６】
本発明の周波数特性測定回路は、差動入力ノード及び差動出力ノードを有し、前記差動出力ノード間に抵抗素子が接続されている差動増幅回路の前記抵抗素子と熱結合され、第１の定電流源により動作する第１のダイオード素子と、第２の定電流源により動作する参照用の第２のダイオード素子と、前記第１、第２のダイオード素子の順方向電圧の差を検出し、検出した電位差に応じた信号を出力する検出回路を具備したことを特徴とする。
【０００７】
本発明の周波数特性測定回路は、差動入力ノード及び差動出力ノードを有する差動増幅回路の差動出力ノードの一方の信号が入力される第１のバッファ回路と、前記差動増幅回路の差動出力ノードの他方の信号が入力される第２のバッファ回路と、前記第１、第２のバッファ回路の出力ノード間に接続された抵抗素子と、前記抵抗素子と熱結合され、第１の定電流源により動作する第１のダイオード素子と、第２の定電流源により動作する参照用の第２のダイオード素子と、前記第１、第２のダイオード素子の順方向電圧の差を検出し、検出した電位差に応じた信号を出力する検出回路を具備したことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、特殊I/Oの使用が不要であり、かつ高価な測定機器を必要せずに半導体集積回路の内部回路の周波数特性を確実に測定することができる周波数特性測定回路を提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照して本発明を実施の形態により説明する。
【００１０】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る周波数特性測定回路の構成を示しており、本発明をGHz帯の送信回路及び受信回路をI/O回路に含む高速信号伝送用の半導体集積回路における受信回路に実施したものである。I/O回路は、一対の受信端子（差動入力ノード）に供給される差動入力信号を増幅して一対の出力端子（差動出力ノード）から出力する差動増幅回路からなる受信回路１０を含む。受信回路１０は、各ゲートが差動入力ノードに接続された一対の駆動用のＮチャネルＭＯＳトランジスタ１１、１２と、上記両トランジスタ１１、１２のソース共通接続ノードとグランドノードとの間に接続された定電流源１３と、上記両トランジスタ１１、１２の各ドレインと電源電圧の供給ノードとの間にそれぞれ接続された負荷用の抵抗素子１４、１５と、差動出力ノード間に接続された抵抗素子１６とを有する。
【００１１】
受信回路１０の差動出力ノードから出力される差動出力信号は、バッファ回路１７を介して受信信号処理回路１８に供給され、ここで種々の信号処理が行われる。
【００１２】
受信回路１０の周波数特性を測定するために、半導体集積回路内には、電圧制御発振器（VCO）２０、分周回路２１、バッファ回路２２、及び一対のスイッチ２３が設けられる。VCO２０は、半導体集積回路の外部から入力される制御電圧ＶINに応じた周波数の発振信号Ｎ*Ｆoutを出力する。発振信号Ｎ*Foutは、バッファ回路２２及び一対のスイッチ２３を介して受信回路１０の差動入力ノードに供給される。また、VCO２０の発振信号Ｎ*Ｆoutは、分周回路２１によって（1/N）分周されて低周波数の信号Ｆoutに落とされた後、半導体集積回路の外部に出力される。
【００１３】
さらに、受信回路１０の周波数特性を測定するために、半導体集積回路内には周波数特性測定部３０が設けられる。周波数特性測定部３０は、第１及び第２のダイオード素子３１、３２と、第１及び第２の定電流源３３、３４と、差動増幅器３５と、アナログ−デジタル変換器（ADC）３６を含む。
【００１４】
第１のダイオード素子３１は、受信回路１０の周波数特性を測定するために、受信回路１０内の抵抗素子１６と熱結合している。第２のダイオード素子３２は参照用であり、上記抵抗素子１６から十分な距離だけ離間して配置されており、抵抗素子１６との熱結合度は十分に低くされている。電源電圧の供給ノードとグランドノードとの間に第１の定電流源３３及び第１のダイオード素子３１のアノード・カソード間が直列に接続されている。同様に、電源電圧の供給ノードとグランドノードとの間に第２の定電流源３４及び第２のダイオード素子３２のアノード・カソード間が直列に接続されている。第１及び第２のダイオード素子３１、３２は、第１及び第２の定電流源３３、３４によりそれぞれ動作する。第１及び第２のダイオード素子３１、３２の順方向電圧Ｖfb1、Ｖfb2は差動増幅器３５に供給され、両順方向電圧Ｖfb1、Ｖfb2の電位差が検出され、増幅される。差動増幅器３５で検出し増幅された電位差はADC３６に供給され、デジタル信号Ｑに変換された後、半導体集積回路の外部に出力される。
【００１５】
図２は、受信回路１０内の抵抗素子１６及び周波数特性測定部３０内の第１のダイオード素子３１の素子構造の一例を示す断面図である。シリコン半導体基板上のＰウェル（Ｐ−Ｗｅｌｌ）４１内にはＮウェル（Ｎ−Ｗｅｌｌ）４２が形成されており、第１のダイオード素子３１はＰウェル４１とＮウェル４２からなるｐｎ接合により構成されている。Ｐウェル４１内には第１のダイオード素子３１のＰ側のコンタクト領域を構成するＰ＋型拡散領域４３が形成されており、Ｎウェル４２内には第１のダイオード素子３１のＮ側のコンタクト領域を構成するＮ＋型拡散領域４４が形成されている。Ｎウェル４２上には絶縁膜４５を介して例えば多結晶シリコンからなる抵抗素子１６が形成されている。
【００１６】
このように、第１のダイオード素子３１は抵抗素子１６下部のシリコン層内に埋め込み形成されており、第１のダイオード素子３１は抵抗素子１６と熱結合している。そして、抵抗素子１６が発熱すると、その温度変化が第１のダイオード素子３１に直ちに伝わる。
【００１７】
ここで、受信回路１０のGHz帯の周波数特性を測定するために、VCO２０としてGHz帯のものが使用される。しかし、GHz帯の送信回路及び受信回路を有する半導体集積回路では、GHz帯のVCOが付属回路として組み込まれており、VCO２０としてこれを使用することができる。従って、新たに追加が必要な回路は、分周回路２１、バッファ回路２２、一対のスイッチ２３、及び周波数特性測定部３０である。
【００１８】
上記構成でなる回路において、受信回路１０の周波数特性を測定する場合、受信回路１０の差動入力ノードに半導体集積回路内部で生成される信号を入力することなく、半導体集積回路の外部から制御電圧ＶINを入力する。このとき、一対のスイッチ２３はオン状態にされる。受信回路１０の差動入力ノードにスイッチ２３と同様の一対のスイッチを設けて、この一対のスイッチをオフ状態にすることにより、半導体集積回路内部で生成される信号を遮断することができる。これにより、VCO２０から出力される発振信号Ｎ*Ｆoutが、バッファ回路２２及び一対のスイッチ２３を介して受信回路１０に供給される。また、受信回路１０に供給される信号の周波数が、分周回路２１の出力により半導体集積回路の外部で観測される。
【００１９】
周波数特性測定部３０において、第１及び第２のダイオード素子３１、３２には各々第１及び第２の定電流源３３、３４からの一定電流が流されており、第１及び第２のダイオード素子３１、３２の順方向電圧Ｖfb1、Ｖfb2の電位差（Ｖfb1−Ｖfb2）が差動増幅器３５により増幅され、ADC３６でデジタル値Ｑに変換されて出力される。
【００２０】
いま、第１及び第２のダイオード素子３１、３２に流れる電流値と温度が互いに等しい場合、各々の順方向電圧Ｖfb1、Ｖfb2は等しくなる。ここで、第１のダイオード素子３１は受信回路１０内の抵抗素子１６と熱結合しており、他方、第２のダイオード素子３２と抵抗素子１６との熱結合度は十分に低くされているので、受信回路１０がVCO２０からの信号に基づいて動作し、抵抗素子１６に電流が流れて発熱したとき、熱結合している第１のダイオード素子３１の温度が上昇し、第２のダイオード素子３２との間で順方向電圧に電位差が生じる。この電位差は温度に対して図３のような関係にあるので、電位差から温度差を見積もることが出来る。すなわち、図３はダイオード素子に流れる電流Ｉdと順方向電圧Ｖfbの温度特性を示している。図３によれば、同じ電流Ｉdを流したときの順方向電圧Ｖfbの値と温度との関係は逆比例関係にある。
【００２１】
また、抵抗素子に電流を流すことで消費される電力Ｐrmsは、流れる電流波形の形状に関係なく、以下の式で与えられる。
【数１】
2008282992.tif 000003
【００２２】
上記（１）式で与えられる消費電力Ｐrmsの値は実効値となる。また、抵抗素子で消費される電力の実効値は、流れる電流波形の形状に関係なく熱に変換されるので、受信回路１０の周波数特性が一定であれば抵抗素子１６における発熱量も一定となる。
【００２３】
さらに、交流の電流が一旦熱量に変換されるので、時定数は非常に長くなり、第１及び第２のダイオード素子３１、３２の順方向電圧の電位差は低周波数から高周波数に渡って直流（DC）に変換される。
【００２４】
制御電圧ＶINの値を調整して低周波数から高周波数まで変化させ、分周回路２１によって得られる分周出力Ｆoutと、ADC３６によって得られるそのときの抵抗素子１６における熱量の測定結果Ｑとを取得することにより、図４に示すような周波数特性が得られる。図４は、横軸にVCO２０の発振周波数Ｎ*Foutを取り、縦軸に測定結果（発熱量）Ｑ（実効値）を取ったものである。図４の周波数特性は、動作周波数がｆ0辺りから抵抗素子１６に流れる電流が減少し始め、受信回路１０の増幅特性が劣化し始めることを示している。これは、受信回路１０は、動作周波数がｆ0辺りまでは正常に増幅動作を行なうことを示している。
【００２５】
このように本実施形態によれば、制御電圧ＶINの値を変化させた際に分周回路２１によって得られる分周出力ＦoutとADC３６によって得られる測定結果Ｑを観測することにより、受信回路１０の周波数特性を得ることができる。これにより、LSIの量産過程における周波数特性未達による不良を事前に検出することが可能になり、これを排除することができる。
【００２６】
しかも、本実施形態では、LVDS等の特殊I/Oを使用する必要がない。しかも、従来のように、GHz帯以上の信号をLSI外部に取り出す必要がないので、パッケージ容量やPCB容量、測定器の入力容量の影響をほとんど受けることがない。従って、検査対象である受信回路１０の性能のみを測定することができる。さらに、測定機器として高価なものを使用する必要がなくなるので、LSIを量産する上で新たな設備投資が不要となる。
【００２７】
（第２の実施形態）
図５は、本発明の第２の実施形態に係る周波数特性測定回路の構成を示しており、本発明をGHz帯の送信回路及び受信回路をI/O回路に含む高速信号伝送用の半導体集積回路における送信回路に実施したものである。I/O回路は、一対の受信端子（差動入力ノード）に供給される差動入力信号を増幅して一対の出力端子（差動出力ノード）から出力する差動増幅回路からなる送信回路５０を含む。さらに、送信回路５０は、第１の実施形態における受信回路１０と同様に、一対の駆動用のＮチャネルＭＯＳトランジスタ１１、１２、定電流源１３、負荷用の抵抗素子１４、１５、及び抵抗素子１６を有する。
【００２８】
受信信号処理回路５１は、送信回路５０から送信するための信号を出力する。送信回路５０の出力信号は、選択回路５２及びバッファ回路５３を介して送信回路５０の差動入力ノードに供給される。
【００２９】
送信回路５０の周波数特性を測定するために、第１の実施形態の場合と同様に、半導体集積回路内には、電圧制御発振器（VCO）２０及び分周回路２１が設けられる。VCO２０は、半導体集積回路の外部から入力される制御電圧ＶINに応じた周波数の発振信号Ｎ*Ｆoutを出力する。発振信号Ｎ*Foutは、選択回路５２及びバッファ回路５３を介して送信回路５０の差動入力ノードに供給される。また、VCO２０の発振信号Ｎ*Ｆoutは、分周回路２１によって（1/N）分周されて低周波数の信号Ｆoutに落とされた後、半導体集積回路の外部に出力される。
【００３０】
さらに、送信回路５０の周波数特性を測定するために、半導体集積回路内には、第１の実施形態の場合と同様の構成の周波数特性測定部３０が設けられる。周波数特性測定部３０は、第１及び第２のダイオード素子３１、３２と、第１及び第２の定電流源３３、３４と、差動増幅器３５と、アナログ−デジタル変換器（ADC）３６を含む。第１のダイオード素子３１は送信回路５０内の抵抗素子１６と熱結合しており、第２のダイオード素子３２は参照用である。
【００３１】
上記構成でなる回路において、送信回路５０の周波数特性を測定する場合、半導体集積回路の外部から制御電圧ＶINを入力する。このとき、選択回路５２では、VCO２０から出力される発振信号Ｎ*Ｆoutが選択されるように制御される。これにより、VCO２０から出力される発振信号Ｎ*Ｆoutが、選択回路５２及びバッファ回路５３を介して送信回路５０に供給される。また、送信回路５０に供給される信号の周波数が、分周回路２１の出力により半導体集積回路の外部で観測される。
【００３２】
本実施形態においても、第１の実施形態の場合と同様に、制御電圧ＶINの値を変化させた際に分周回路２１によって得られる分周出力ＦoutとADC３６によって得られる測定結果Ｑを観測することにより、送信回路５０の周波数特性を得ることができる。そして、本実施形態においても、第１の実施形態と同様の効果を得ることができる。
【００３３】
（第３の実施形態）
第１及び第２の実施形態では、差動増幅回路からなる受信回路あるいは送信回路は、差動出力ノード間に抵抗素子１６が接続されている構成を有し、周波数特性測定部３０内の第１のダイオード素子３１がこの抵抗素子１６と熱結合している場合を説明した。
【００３４】
しかし、差動増幅回路が上記抵抗素子１６を有しておらず、図５に示すように一対の駆動用のＮチャネルＭＯＳトランジスタ１１、１２、定電流源１３、負荷用の抵抗素子１４、１５のみで構成されている場合には、差動増幅回路の動作周波数に応じて温度が変化する手段を周波数特性測定部３０内に設けるようにすればよい。
【００３５】
図６は、本発明の第３の実施形態に係る周波数特性測定回路の構成を示しており、本発明をGHz帯の送信回路及び受信回路をI/O回路に含む高速信号伝送用の半導体集積回路における送信回路あるいは受信回路に実施したものである。差動増幅回路６０は図１中の送信回路あるいは図５中の受信回路に該当するものであり、先に述べたように差動出力ノード間に接続された抵抗素子１６を有してはおらず、ＭＯＳトランジスタ１１、１２、定電流源１３、負荷用の抵抗素子１４、１５のみで構成されている。
【００３６】
このため、本実施形態における周波数特性測定部３０には、差動増幅回路６０の動作周波数に応じて温度が変化する手段として抵抗素子３７が新たに追加されている。さらに、周波数特性測定部３０には、それぞれＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとからなる第１及び第２のバッファ回路３８、３９が追加されている。第１及び第２のバッファ回路３８、３９の各入力ノードは、差動増幅回路６０の差動出力ノードの一方及び他方にそれぞれ接続され、第１及び第２のバッファ回路３８、３９の各入力ノードには差動増幅回路６０の差動出力ノードの一方及び他方の信号が入力される。上記抵抗素子３７は、第１及び第２のバッファ回路３８、３９の出力ノード間に接続されている。そして、第１のダイオード素子３１はこの抵抗素子３７と熱結合している。
【００３７】
なお、図６では、差動増幅回路６０及び周波数特性測定部３０以外の構成については図示を省略しているが、例えば差動増幅回路６０が図１中の受信回路１０に該当する場合には、図１の場合と同様に、VCO２０、分周回路２１、バッファ回路２２、及び一対のスイッチ２３が設けられる。
【００３８】
このような構成において、周波数特性測定部３０内に設けられている抵抗素子３７における発熱量が差動増幅回路６０の周波数特性に応じたものとなるので、差動増幅回路６０の周波数特性を測定する際に、制御電圧ＶINの値を変化させた際に分周回路２１によって得られる分周出力ＦoutとADC３６によって得られる測定結果Ｑを観測することにより、差動増幅回路６０の周波数特性を得ることができる。
【００３９】
本実施形態においても、第１及び第２の実施形態と同様の効果を得ることができる。
【００４０】
以上、説明したように、第１及び第２の実施形態の周波数特性測定回路は、差動入力ノード及び差動出力ノードを有し、前記差動出力ノード間に抵抗素子が接続されている差動増幅回路の前記抵抗素子と熱結合され、第１の定電流源により動作する第１のダイオード素子と、第２の定電流源により動作する参照用の第２のダイオード素子と、前記第１、第２のダイオード素子の順方向電圧の差を検出し、検出した電位差に応じた信号を出力する検出回路を具備している。
【００４１】
また、第３の実施形態の周波数特性測定回路は、差動入力ノード及び差動出力ノードを有する差動増幅回路の差動出力ノードの一方の信号が入力される第１のバッファ回路と、前記差動増幅回路の差動出力ノードの他方の信号が入力される第２のバッファ回路と、前記第１、第２のバッファ回路の出力ノード間に接続された抵抗素子と、前記抵抗素子と熱結合され、第１の定電流源により動作する第１のダイオード素子と、第２の定電流源により動作する参照用の第２のダイオード素子と、前記第１、第２のダイオード素子の順方向電圧の差を検出し、検出した電位差に応じた信号を出力する検出回路を具備している。
【図面の簡単な説明】
【００４２】
【図１】本発明の第１の実施形態に係る周波数特性測定回路の構成を示す回路図。
【図２】図１の回路における受信回路内の抵抗素子及び周波数特性測定部内の第１のダイオード素子の素子構造の一例を示す断面図。
【図３】ダイオード素子に流れる電流と順方向電圧の温度特性を示す図。
【図４】VCOの発振周波数と熱量の測定結果の関係を示す特性図。
【図５】本発明の第２の実施形態に係る周波数特性測定回路の構成を示す回路図。
【図６】本発明の第３の実施形態に係る周波数特性測定回路の構成を示す回路図。
【符号の説明】
【００４３】
１０…受信回路、１１、１２…駆動用のＮチャネルＭＯＳトランジスタ、１３…定電流源、１４、１５…負荷用の抵抗素子、１６…抵抗素子、１７…バッファ回路、１８…受信信号処理回路、２０…電圧制御発振器、２１…分周回路、２２…バッファ回路、２３…スイッチ、３０…周波数特性測定部、３１…第１のダイオード素子、３２…第２のダイオード素子、３３…第１の定電流源、３４…第２の定電流源、３５…差動増幅器、３６…アナログ−デジタル変換器、３７…抵抗素子、３８…第１のバッファ回路、３９…第２のバッファ回路。
【図１】
2008282992.tif 000004
【図２】
2008282992.tif 000005
【図３】
2008282992.tif 000006
【図４】
2008282992.tif 000007
【図５】
2008282992.tif 000008
【図６】
2008282992.tif 000009