(57)【要約】【課題】ダイナミックな（動的な）動作時の負荷への十分な電流供給と、スタティックな（静的な）動作時の消費電力の低減と、オフセットの低減と、歪みの低減とが可能な差動演算増幅器を提供する。【解決手段】差動トランジスタ対１０の一方の出力信号を正極性側の電流電圧変換回路２０を介して制御端子で受ける正極性側の出力トランジスタ５０、６０を設け、差動トランジスタ対１０の他方の出力信号を負極性側の電流電圧変換回路３０を介して制御端子で受ける負極性側の出力トランジスタ７０，８０を設ける。出力トランジスタ５０，７０はＡ級増幅動作域で動作し、出力トランジスタ６０，８０はＢ級増幅動作域で動作する。【選択図】図３
2008011051.tif 000002
【特許請求の範囲】
【請求項１】
差動トランジスタ対と、
前記差動トランジスタ対の正極性側のトランジスタの出力電流を電圧に変換し複数の電圧出力端にそれぞれ出力する正極性側の電流電圧変換手段と、
前記差動トランジスタ対の負極性側のトランジスタの出力電流を電圧に変換し複数の電圧出力端にそれぞれ出力する負極性側の電流電圧変換手段と、
前記正極性側の電流電圧変換手段の一つの電圧出力端に制御端子が接続された第１の正極性側の出力トランジスタと、
前記正極性側の電流電圧変換手段の残りの電圧出力端に制御端子が接続された第２の正極性側の出力トランジスタと、
前記第１の正極性側の出力トランジスタと対をなし前記負極性側の電流電圧変換手段の一つの電圧出力端に制御端子が接続された第１の負極性側の出力トランジスタと、
前記第２の正極性側の出力トランジスタと対をなし前記負極性側の電流電圧変換手段の残りの電圧出力端に制御端子が接続された第２の負極性側の出力トランジスタとを備え、
前記第１の正極性側の出力トランジスタおよび前記第１の負極性側の出力トランジスタの対の動作域はＡ級増幅動作域であり、前記第２の正極性側の出力トランジスタおよび前記第２の負極性側の出力トランジスタの対の動作域はＢ級増幅動作域である差動演算増幅器。
【請求項２】
第１の正極性側の出力トランジスタおよび第１の負極性側の出力トランジスタの対がＡ級増幅動作域で動作するように、正極性側および負極性側の電流電圧変換手段の一つの電圧出力端の電圧を設定し、
前記正極性側および負極性側の電流電圧変換手段の残りの電圧出力端の電圧を、前記正極性側および負極性側の電流電圧変換手段の一つの電圧出力端の電圧に対して、動作域をＡ級増幅動作域からＢ級増幅動作域に切り換えるための動作域切り換え電圧を重畳した電圧に設定した請求項１記載の差動演算増幅器。
【請求項３】
正極性側の電流電圧変換手段は、差動トランジスタ対の正極性側のトランジスタの出力電流を入力トランジスタで受ける正極性側のカレントミラーと、前記正極性側のカレントミラーの複数の出力トランジスタとそれぞれ直列に接続された複数の正極性側の電流源トランジスタとからなり、前記正極性側のカレントミラーの複数の出力トランジスタと前記複数の正極性側の電流源トランジスタとのそれぞれの接続点を出力端とし、
負極性側の電流電圧変換手段は、差動トランジスタ対の負極性側のトランジスタの出力電流を入力トランジスタで受ける負極性側のカレントミラーと、前記負極性側のカレントミラーの複数の出力トランジスタとそれぞれ直列に接続された複数の負極性側の電流源トランジスタとからなり、前記負極性側のカレントミラーの複数の出力トランジスタと前記複数の負極性側の電流源トランジスタとのそれぞれの接続点を出力端とし、
動作域切り換え電圧は、前記正極性側のカレントミラーを構成する複数の出力トランジスタのサイズを互いに異ならせ、かつ前記負極性側のカレントミラーを構成する複数の出力トランジスタのサイズを互いに異ならせることにより生成している請求項２記載の差動演算増幅器。
【請求項４】
正極性側の電流電圧変換手段は、差動トランジスタ対の正極性側のトランジスタの出力電流を入力トランジスタで受ける正極性側のカレントミラーと、前記正極性側のカレントミラーの複数の出力トランジスタとそれぞれ直列に接続された複数の正極性側の電流源トランジスタとからなり、前記正極性側のカレントミラーの複数の出力トランジスタと前記複数の正極性側の電流源トランジスタとのそれぞれの接続点を出力端とし、
負極性側の電流電圧変換手段は、差動トランジスタ対の負極性側のトランジスタの出力電流を入力トランジスタで受ける負極性側のカレントミラーと、前記負極性側のカレントミラーの複数の出力トランジスタとそれぞれ直列に接続された複数の負極性側の電流源トランジスタとからなり、前記負極性側のカレントミラーの複数の出力トランジスタと前記複数の負極性側の電流源トランジスタとのそれぞれの接続点を出力端とし、
動作域切り換え電圧は、前記複数の正極性側の電流源トランジスタのサイズを互いに異ならせ、前記複数の負極性側の電流源トランジスタのサイズを互いに異ならせることにより生成している請求項２記載の差動演算増幅器。
【請求項５】
前記第２の正極性側の出力トランジスタと、前記第２の負極性側の出力トランジスタはそれぞれ複数設けられている請求項１記載の差動演算増幅器。
【請求項６】
前記差動トランジスタ対がＮチャネルＭＯＳトランジスタ対からなる請求項１記載の差動演算増幅器。
【請求項７】
前記差動トランジスタ対がＰチャネルＭＯＳトランジスタ対からなる請求項１記載の差動演算増幅器。
【請求項８】
ＮチャネルＭＯＳトランジスタ対からなる第１の差動トランジスタ対と、
前記第１の差動トランジスタ対の正極性側のトランジスタの出力電流を電圧に変換し複数の電圧出力端にそれぞれ出力する第１の正極性側の電流電圧変換手段と、
前記第１の差動トランジスタ対の負極性側のトランジスタの出力電流を電圧に変換し複数の電圧出力端にそれぞれ出力する第１の負極性側の電流電圧変換手段と、
前記第１の正極性側の電流電圧変換手段の一つの電圧出力端に制御端子が接続された第１の正極性側の出力トランジスタと、
前記第１の正極性側の電流電圧変換手段の残りの電圧出力端に制御端子が接続された第２の正極性側の出力トランジスタと、
前記第１の正極性側の出力トランジスタと対をなし前記第１の負極性側の電流電圧変換手段の一つの電圧出力端に制御端子が接続された第１の負極性側の出力トランジスタと、
前記第２の正極性側の出力トランジスタと対をなし前記第１の負極性側の電流電圧変換手段の残りの電圧出力端に制御端子が接続された第２の負極性側の出力トランジスタと、
ＰチャネルＭＯＳトランジスタ対からなる第２の差動トランジスタ対と、
前記第２の差動トランジスタ対の正極性側のトランジスタの出力電流を電圧に変換し複数の電圧出力端にそれぞれ出力する第２の正極性側の電流電圧変換手段と、
前記第２の差動トランジスタ対の負極性側のトランジスタの出力電流を電圧に変換し複数の電圧出力端にそれぞれ出力する第２の負極性側の電流電圧変換手段と、
前記第２の正極性側の電流電圧変換手段の一つの電圧出力端に制御端子が接続された第３の正極性側の出力トランジスタと、
前記第２の正極性側の電流電圧変換手段の残りの電圧出力端に制御端子が接続された第４の正極性側の出力トランジスタと、
前記第３の正極性側の出力トランジスタと対をなし前記第２の負極性側の電流電圧変換手段の一つの電圧出力端に制御端子が接続された第３の負極性側の出力トランジスタと、
前記第４の正極性側の出力トランジスタと対をなし前記第２の負極性側の電流電圧変換手段の残りの電圧出力端に制御端子が接続された第４の負極性側の出力トランジスタとを備え、
前記第１および第３の正極性側の出力トランジスタならびに前記第１および第３の負極性側の出力トランジスタの対の動作域はＡ級増幅動作域であり、前記第２および第４の正極性側の出力トランジスタならびに前記第２および第４の負極性側の出力トランジスタの対の動作域はＢ級増幅動作域である差動演算増幅器。
【請求項９】
第１の正極性側の出力トランジスタならびに第１の負極性側の出力トランジスタの対がＡ級増幅動作域で動作するように、第１の正極性側の電流電圧変換手段の一つの電圧出力端の電圧を設定するとともに第１の負極性側の電流電圧変換手段の一つの電圧出力端の電圧を設定し、
第３の正極性側の出力トランジスタならびに第３の負極性側の出力トランジスタの対がＡ級増幅動作域で動作するように、第２の正極性側の電流電圧変換手段の一つの電圧出力端の電圧を設定するとともに第２の負極性側の電流電圧変換手段の一つの電圧出力端の電圧を設定し、
前記第１および第２の正極性側の電流電圧変換手段の残りの電圧出力端の電圧を、前記第１および第２の正極性側の電流電圧変換手段の一つの電圧出力端の電圧に対して、動作域をＡ級増幅動作域からＢ級増幅動作域に切り換えるための動作域切り換え電圧を重畳した電圧に設定するとともに、
前記第１および第２の負極性側の電流電圧変換手段の残りの電圧出力端の電圧を、前記第１および第２の負極性側の電流電圧変換手段の一つの電圧出力端の電圧に対して、動作域をＡ級増幅動作域からＢ級増幅動作域に切り換えるための動作域切り換え電圧を重畳した電圧に設定した請求項８記載の差動演算増幅器。
【請求項１０】
請求項１または８記載の差動演算増幅器を備えた能動フィルタ。
【請求項１１】
請求項１または８記載の差動演算増幅器を備えたスイッチトキャパシタフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子機器に用いられ、半導体集積回路上に集積可能な差動演算増幅器に関するものである。
【背景技術】
【０００２】
従来、電子機器に用いられ、半導体集積回路上に集積可能な差動演算増幅器についてはMcGraw Hill出版のDesign of Analog CMOS Integrated Circuits p308に開示されている。
【０００３】
図１２は従来の差動演算増幅器（電圧入力電流源出力タイプの差動オペアンプもしくは差動ＯＴＡ：Operational Transconductance Amplifier）の回路図である。出力ダイナミックレンジが広くとれ、有利であるから、電流源出力タイプの差動演算増幅器がよく用いられる。
【０００４】
図１２において、ＶＤＤは電源印加端子、ＶＳＳは接地端子、ｉｎ−は差動演算増幅器の負の極性を有する入力端子、ｉｎ＋は差動演算増幅器の正の極性を有する入力端子、ｏｕｔ＋は差動演算増幅器の正の極性を有する出力端子、ｏｕｔ−は差動演算増幅器の負の極性を有する出力端子、ＣＭＦＢは差動演算増幅器を活性領域で動作させるための出力動作点を帰還するコモンモードフィードバック回路、ｉｎＣＭ＋は差動演算増幅器の正の極性の出力を帰還するためのコモンモードフィードバック回路の入力端子、ｉｎＣＭ−は差動演算増幅器の負の極性の出力を帰還するためのコモンモードフィードバック回路の入力端子、ＶＣＭは差動演算増幅器の動作点を決定する電圧印加端子である。上記のコモンモードフィードバック回路の入力端子ｉｎＣＭ＋は、差動演算増幅器の正の極性を有する出力端子ｏｕｔ＋に接続され、同じく入力端子ｉｎＣＭ−は、差動演算増幅器の負の極性を有する出力端子ｏｕｔ−に接続される。
【０００５】
Ｉ１Ｎは差動演算増幅器を動作させる電流源、Ｍ１Ｎ、Ｍ２Ｎは差動対を構成するｎチャンネルＭＯＳトランジスタ、Ｍ３Ｐ、Ｍ４Ｐ、Ｍ５Ｐは電流源のカレントミラーを構成するpチャンネルＭＯＳトランジスタ、Ｍ６Ｎ、Ｍ７Ｎ、Ｍ８Ｎは電流源のカレントミラーを構成するｎチャンネルＭＯＳトランジスタ、Ｍ９Ｎはコモンモードフィードバックにより設定される電流源を構成するｎチャンネルＭＯＳトランジスタ、Ｍ１０Ｐ、Ｍ１１Ｐは出力ＭＯＳトランジスタ、Ｃ１Ｎ、Ｃ２Ｎは差動演算増幅器の発振を防止するためのコンデンサである。
【０００６】
ｎチャンネルＭＯＳトランジスタＭ１ＮとｎチャンネルＭＯＳトランジスタＭ２Ｎとが差動増幅器を構成し、入力端子ｉｎ−と入力端子ｉｎ＋とに加えられた電圧差に応じて、ｎチャンネルＭＯＳトランジスタＭ９Ｎの電流がｎチャンネルＭＯＳトランジスタＭ１ＮのドレインとｎチャンネルＭＯＳトランジスタＭ２Ｎのドレインとに振り分けられる。
【０００７】
ｎチャンネルＭＯＳトランジスタＭ１Ｎに流れた電流はpチャンネルＭＯＳトランジスタＭ４Ｐに送られて、ｎチャンネルＭＯＳトランジスタＭ１ＮのドレインとpチャンネルＭＯＳトランジスタＭ４Ｐのドレインとの接続点の電圧を決める。ｎチャンネルＭＯＳトランジスタＭ２Ｎに流れる電流はpチャンネルＭＯＳトランジスタＭ５Ｐに送られて、ｎチャンネルＭＯＳトランジスタＭ２ＮのドレインとpチャンネルＭＯＳトランジスタＭ５Ｐのドレインとの接続点の電圧を決める。
【０００８】
ここで、ｎチャンネルＭＯＳトランジスタＭ１ＮとpチャンネルＭＯＳトランジスタＭ４Ｐとは、ｎチャンネルＭＯＳトランジスタＭ１Ｎに流れる電流を電圧に変換する機能を有する。また、ｎチャンネルＭＯＳトランジスタＭ２ＮとpチャンネルＭＯＳトランジスタＭ５Ｐとは、ｎチャンネルＭＯＳトランジスタＭ２Ｎに流れる電流を電圧に変換する機能を有する。
【０００９】
例えば、ｎチャンネルＭＯＳトランジスタＭ２Ｎの電流供給能力（以下、単に能力と記す）がpチャンネルＭＯＳトランジスタＭ５Ｐの能力に比べて高いとき、ｎチャンネルＭＯＳトランジスタＭ２Ｎが三極管領域（線形領域）で動作し、pチャンネルＭＯＳトランジスタＭ５Ｐが飽和領域で動作する。その結果、ｎチャンネルＭＯＳトランジスタＭ２ＮのドレインとpチャンネルＭＯＳトランジスタＭ５Ｐのドレインとの接続点の電圧が下がる。それにしたがって、pチャンネルＭＯＳトランジスタＭ１１Ｐのゲート電圧が下がり、pチャンネルＭＯＳトランジスタＭ１１Ｐは電流を吐き出そうとする。このとき、差動演算増幅器の出力端子ｏｕｔ＋は、ソース（source）として（つまり、出力端子ｏｕｔ＋から電流を吐き出すように）働く。
【００１０】
反対に、pチャンネルＭＯＳトランジスタＭ５Ｐの能力がｎチャンネルＭＯＳトランジスタＭ２Ｎの能力に比べて高いとき、pチャンネルＭＯＳトランジスタＭ５Ｐが三極管領域で動作し、ｎチャンネルＭＯＳトランジスタＭ２Ｎが飽和領域で動作する。その結果、ｎチャンネルＭＯＳトランジスタＭ２ＮのドレインとpチャンネルＭＯＳトランジスタＭ５Ｐのドレインとの接続点の電圧が上がる。それにしたがって、pチャンネルＭＯＳトランジスタＭ１１Ｐのゲート電圧が上がり、pチャンネルＭＯＳトランジスタＭ１１Ｐの電流は止まる。差動演算増幅器としては、ｎチャンネルＭＯＳトランジスタＭ８Ｎが電流源として働き、シンク（sink）として（つまり、出力端子ｏｕｔ＋から電流を引き込むように）働く。
【００１１】
この場合、ソース電流能力はpチャンネルＭＯＳトランジスタＭ１１Ｐのゲート電圧で決まり、シンク電流能力は電流源として働くｎチャンネルＭＯＳトランジスタＭ８Ｎの電流で決まる。
【００１２】
また、ｎチャンネルＭＯＳトランジスタＭ１Ｎの能力がpチャンネルＭＯＳトランジスタＭ４Ｐの能力に比べて高いとき、ｎチャンネルＭＯＳトランジスタＭ１Ｎが三極管領域で動作し、pチャンネルＭＯＳトランジスタＭ４Ｐが飽和領域で動作する。その結果、ｎチャンネルＭＯＳトランジスタＭ１ＮのドレインとpチャンネルＭＯＳトランジスタＭ４Ｐのドレインとの接続点の電圧が下がる。それにしたがって、pチャンネルＭＯＳトランジスタＭ１０Ｐのゲート電圧が下がり、pチャンネルＭＯＳトランジスタＭ１０Ｐは電流を吐き出そうとする。差動演算増幅器の出力端子ｏｕｔ−端子は、ソースとして働く。
【００１３】
反対に、pチャンネルＭＯＳトランジスタＭ４Ｐの能力がｎチャンネルＭＯＳトランジスタＭ１Ｎの能力に比べて高いとき、pチャンネルＭＯＳトランジスタＭ４Ｐが三極管領域で動作し、ｎチャンネルＭＯＳトランジスタＭ１Ｎが飽和領域で動作する。その結果、ｎチャンネルＭＯＳトランジスタＭ１ＮのドレインとpチャンネルＭＯＳトランジスタＭ４Ｐのドレインとの接続点の電圧が上がる。それにしたがって、pチャンネルＭＯＳトランジスタＭ１０Ｐのゲート電圧が上がり、pチャンネルＭＯＳトランジスタＭ１０Ｐの電流は止まる。差動演算増幅器としては、ｎチャンネルＭＯＳトランジスタＭ７Ｎが電流源として働き、シンクとして働く。
【００１４】
この場合、ソース電流能力はpチャンネルＭＯＳトランジスタＭ１０Ｐのゲート電圧で決まり、シンク電流能力は電流源として働くｎチャンネルＭＯＳトランジスタＭ７Ｎの電流で決まる。
【００１５】
コモンモードフィードバック回路ＣＭＦＢの例を図１３に示す。図１３において、ＲＣＭ１とＲＣＭ２は抵抗、ＡＭＰは増幅器、ＶＣＭは電圧源である。コモンモードフィードバック回路ＣＭＦＢは、前述したように、差動演算増幅器の出力端子ｏｕｔ＋に入力端子ｉｎＣＭ＋が接続され、同じく出力端子ｏｕｔ−に入力端子ｉｎＣＭ−が接続され、それによって、差動演算増幅器の出力端子ｏｕｔ＋、ｏｕｔ−の各信号電位の中間の電位を抵抗ＲＣＭ１と抵抗ＲＣＭ２とで検出して、それを電圧ＶＣＭと比較して増幅器ＡＭＰで増幅しｎチャンネルＭＯＳトランジスタＭ９Ｎに帰還する。それにより、差動演算増幅器の出力の動作点が電圧ＶＣＭに一致し、安定に動作する。
【００１６】
さらに、従来の差動演算増幅器は、ｐチャンネルＭＯＳトランジスタで入力トランジスタを構成する場合がある。それを図１４に示す。図１４において、I１Ｐは差動演算増幅器を動作させる電流源、Ｍ１Ｐ、Ｍ２Ｐは差動対を構成するｐチャンネルＭＯＳトランジスタ、Ｍ３Ｎ、Ｍ４Ｎ、Ｍ５Ｎは電流源のカレントミラーを構成するｎチャンネルＭＯＳトランジスタ、Ｍ６Ｐ、Ｍ７Ｐ、Ｍ８Ｐは電流源のカレントミラーを構成するpチャンネルＭＯＳトランジスタ、Ｍ９Ｐはコモンモードフィードバックにより設定される電流源を構成するpチャンネルＭＯＳトランジスタ、Ｍ１０Ｎ、Ｍ１１Ｎは出力ＭＯＳトランジスタ、C１Ｐ、C２Ｐは差動演算増幅器の発振防止するためのコンデンサである。
【００１７】
pチャンネルＭＯＳトランジスタＭ１ＰとpチャンネルＭＯＳトランジスタＭ２Ｐとが差動増幅器を構成し、入力端子ｉｎ−と入力端子ｉｎ＋とに加えられた電圧差に応じてpチャンネルＭＯＳトランジスタＭ９Ｐの電流がpチャンネルＭＯＳトランジスタＭ１ＰとpチャンネルＭＯＳトランジスタＭ２Ｐのドレインに振り分けられる。
【００１８】
pチャンネルＭＯＳトランジスタＭ１Ｐに流れた電流はｎチャンネルＭＯＳトランジスタＭ４Ｎに送られて、pチャンネルＭＯＳトランジスタＭ１ＰのドレインとｎチャンネルＭＯＳトランジスタＭ４Ｎのドレインとの接続点の電圧を決める。pチャンネルＭＯＳトランジスタＭ２Ｐに流れる電流はｎチャンネルＭＯＳトランジスタＭ５Ｎに送られて、pチャンネルＭＯＳトランジスタＭ２ＰのドレインとｎチャンネルＭＯＳトランジスタＭ５Ｎのドレインとの接続点の電圧を決める。
【００１９】
ここで、ｐチャンネルＭＯＳトランジスタＭ１ＰとｎチャンネルＭＯＳトランジスタＭ４Ｎとは、ｐチャンネルＭＯＳトランジスタＭ１Ｐに流れる電流を電圧に変換する機能を有する。また、ｐチャンネルＭＯＳトランジスタＭ２ＰとｎチャンネルＭＯＳトランジスタＭ５Ｎとは、ｐチャンネルＭＯＳトランジスタＭ２Ｐに流れる電流を電圧に変換する機能を有する。
【００２０】
例えば、pチャンネルＭＯＳトランジスタＭ２Ｐの能力がｎチャンネルＭＯＳトランジスタＭ５Ｎの能力に比べて高いとき、pチャンネルＭＯＳトランジスタＭ２Ｐが三極管領域で動作し、ｎチャンネルＭＯＳトランジスタＭ５Ｎが飽和領域で動作する。その結果、pチャンネルＭＯＳトランジスタＭ２ＰのドレインとｎチャンネルＭＯＳトランジスタＭ５Ｎのドレインとの接続点の電圧が上がる。それにしたがって、ｎチャンネルＭＯＳトランジスタＭ１１Ｎのゲート電圧が上がり、ｎチャンネルＭＯＳトランジスタＭ１１Ｎは電流を吸い込もうとする。差動演算増幅器の出力端子ｏｕｔ＋は、シンクとして働く。
【００２１】
反対に、ｎチャンネルＭＯＳトランジスタＭ５Ｎの能力がpチャンネルＭＯＳトランジスタＭ２Ｐの能力に比べて高いとき、ｎチャンネルＭＯＳトランジスタＭ５Ｎが三極管領域で動作し、pチャンネルＭＯＳトランジスタＭ２Ｐが飽和領域で動作する。その結果、
pチャンネルＭＯＳトランジスタＭ２ＰのドレインとｎチャンネルＭＯＳトランジスタＭ５Ｎのドレインとの接続点の電圧が下がる。それにしたがって、ｎチャンネルＭＯＳトランジスタＭ１１Ｎのゲート電圧が下がり、ｎチャンネルＭＯＳトランジスタＭ１１Ｎの電流は止まる。差動演算増幅器としては、pチャンネルＭＯＳトランジスタＭ８Ｐが電流源として働き、ソースとして働く。
【００２２】
この場合、シンク電流能力はｎチャンネルＭＯＳトランジスタＭ１１Ｎのゲート電圧で決まり、ソース電流能力は電流源として働くpチャンネルＭＯＳトランジスタＭ８Ｐの電流で決まる。
【００２３】
また、pチャンネルＭＯＳトランジスタＭ１Ｐの能力がｎチャンネルＭＯＳトランジスタＭ４Ｎの能力に比べて高いとき、pチャンネルＭＯＳトランジスタＭ１Ｐが三極管領域で動作し、ｎチャンネルＭＯＳトランジスタＭ４Ｎが飽和領域で動作する。その結果、pチャンネルＭＯＳトランジスタＭ１ＰのドレインとｎチャンネルＭＯＳトランジスタＭ４Ｎのドレインとの接続点の電圧が上がる。それにしたがって、ｎチャンネルＭＯＳトランジスタＭ１０Ｎのゲート電圧が上がり、ｎチャンネルＭＯＳトランジスタＭ１０Ｎは電流を吸い込もうとする。差動演算増幅器の出力端子ｏｕｔ−は、シンクとして働く。
【００２４】
反対に、ｎチャンネルＭＯＳトランジスタＭ４Ｎの能力がpチャンネルＭＯＳトランジスタＭ１Ｐの能力に比べて高いとき、ｎチャンネルＭＯＳトランジスタＭ４Ｎが三極管領域で動作し、pチャンネルＭＯＳトランジスタＭ１Ｐが飽和領域で動作する。その結果、pチャンネルＭＯＳトランジスタＭ１ＰのドレインとｎチャンネルＭＯＳトランジスタＭ４Ｎのドレインとの接続点の電圧が上がる。それにしたがって、ｎチャンネルＭＯＳトランジスタＭ１０Ｎのゲート電圧が下がり、ｎチャンネルＭＯＳトランジスタＭ１０Ｎの電流は止まる。差動演算増幅器としては、pチャンネルＭＯＳトランジスタＭ７Ｐが電流源として働き、ソースとして働く。
【００２５】
この場合、シンク電流能力はｎチャンネルＭＯＳトランジスタＭ１０Ｎのゲート電圧で決まり、ソース電流能力は電流源として働くｐチャンネルＭＯＳトランジスタＭ７Ｐの電流で決まる。
【００２６】
ここで、図１０に図１２および図１４に回路図を示した差動演算増幅器のブロック図を示す。図１０において、ＤＯＰが図１２または図１４の差動演算増幅器である。図１２および図１４に回路図を示した差動演算増幅器のより詳細なブロック図を図１１に示す。図１１において、２００は差動トランジスタ対、２１０、２２０は電流源、２３０、２４０は出力トランジスタである。
【００２７】
差動トランジスタ対２００は、図１２では、ｎチャンネルＭＯＳトランジスタＭ１Ｎ、Ｍ２Ｎが対応し、図１４では、ｐチャンネルＭＯＳトランジスタＭ１Ｐ、Ｍ２Ｐが対応する。
【００２８】
電流源２１０は、図１２では、電流源Ｉ１Ｎ、ｐチャンネルＭＯＳトランジスタＭ３Ｐ、Ｍ４Ｐ、Ｍ５Ｐが対応し、図１４では、電流源Ｉ１Ｐ、ｎチャンネルＭＯＳトランジスタＭ３Ｎ、Ｍ４Ｎ、Ｍ５Ｎが対応する。
【００２９】
電流源２２０は、図１２では、電流源Ｉ１Ｎ、ｎチャンネルＭＯＳトランジスタＭ６Ｎ、Ｍ７Ｎ、Ｍ８Ｎ、Ｍ９Ｎが対応し、図１４では、電流源Ｉ１Ｐ、ｐチャンネルＭＯＳトランジスタＭ６Ｐ、Ｍ７Ｐ、Ｍ８Ｐ、Ｍ９Ｐが対応する。
【００３０】
出力トランジスタ２３０は、図１２では、出力ＯＳトランジスタＭ１０Ｐが対応し、図１４では、出力ＭＯＳトランジスタＭ１０Ｎが対応する。
【００３１】
出力トランジスタ２４０は、図１２では、出力ＭＯＳトランジスタＭ１１Ｐが対応し、図１４では、出力ＭＯＳトランジスタＭ１１Ｎが対応する。
【００３２】
図１５は、ｎチャンネルＭＯＳトランジスタを差動対とする図１２の差動演算増幅器ＤＯＰＮとｐチャンネルＭＯＳトランジスタを差動対とする図１４の差動演算増幅器ＤＯＰＰとを並列に組み合わせた差動演算増幅器ＤＯＰのブロック図を示す。図１５において、ｉｎＮ＋、ｉｎＮ−は、差動演算増幅器ＤＯＰＮの正および負の極性を有する入力端子、ｉｎＰ＋、ｉｎＰ−は、差動演算増幅器ＤＯＰＰの正および負の極性を有する入力端子、ｏｕｔＮ＋、ｏｕｔＮ−は差動演算増幅器ＤＯＰＮの正および負の極性を有する出力端子、ｏｕｔＰ＋、ｏｕｔＰ−は差動演算増幅器ＤＯＰＰの正および負の極性を有する出力端子、ｉｎＣＭＮ＋、ｉｎＣＭＮ−は差動演算増幅器ＤＯＰＮのコモンモードフィードバック回路の正および負の極性を有する入力端子、ｉｎＣＭＰ＋、ｉｎＣＭＰ−は差動演算増幅器ＤＯＰＰのコモンモードフィードバック回路の正および負の極性を有する入力端子である。
【００３３】
図１５のように、ｎチャンネルＭＯＳトランジスタを差動対とする差動演算増幅器ＤＯＰＮの電流能力とｐチャンネルＭＯＳトランジスタを差動対とする差動演算増幅器ＤＯＰＰの電流能力とを重ね合わせることで、シンク電流能力およびソース電流能力ともに、より大きくとることができる。
【００３４】
さらに、従来、電子機器に用いられ、半導体集積回路上に集積可能なシングル出力を持った演算増幅器については特開昭６１−１４８９０６号公報の第１図に開示されている。また、米国特許明細書第６,１８８,２８４号明細書の図３にはライン駆動回路として、半導体集積回路上に集積可能なシングル出力を持った演算増幅器について開示されている。
【特許文献１】特開昭６１−１４８９０６号公報（第１図）
【特許文献２】米国特許明細書第６,１８８,２８４号明細書（図３）
【非特許文献１】Design of Analog CMOS Integrated Circuits（2001年）、著者  Behzad Razavi  、出版社  McGraw Hill
【発明の開示】
【発明が解決しようとする課題】
【００３５】
従来、電子機器に用いられ、半導体集積回路上に集積可能な差動演算増幅器においては、ダイナミックな（動的な）動作時の負荷への十分な電流供給と、スタティックな（静的な）動作時の消費電力の低減と、オフセットの低減と、歪みの低減とが課題であった。
【００３６】
例えば、図１２のｎチャンネルＭＯＳトランジスタを入力トランジスタとする差動演算増幅器では、出力のソース電流を大きくして、出力電流ＩＯＵＴ＋とＩＯＵＴ−が飽和しないようにするには出力ＭＯＳトランジスタＭ１０ＰおよびＭ１１Ｐのゲート幅のサイズを大きくするか、出力ＭＯＳトランジスタＭ１０ＰおよびＭ１１Ｐのゲート長のサイズを小さくする必要がある。
【００３７】
しかしながら、システム（回路設計上動作中心）のオフセットを小さくするには、出力ＭＯＳトランジスタＭ１０Ｐのサイズに応じてｎチャネルＭＯＳトランジスタＭ７Ｎの電流を増加し、さらに、出力ＭＯＳトランジスタＭ１１Ｐのサイズに応じてｎチャネルＭＯＳトランジスタＭ８Ｎの電流を増加しなければならない。
【００３８】
この結果、システムのオフセットの性能を維持しながら、つまり、システムのオフセットを小さい状態に保ちながら、ダイナミックな動作を保証するためにスタティックな動作の消費電力が増大してしまう。また、出力のシンク電流は電流源を構成するｎチャンネルＭＯＳトランジスタＭ７ＮおよびＭ８Ｎの電流量で制限される。
【００３９】
ここで、評価回路を図１６に示す。この評価回路は、差動演算増幅器ＤＯＰの典型的な使用状態を評価するためのものである。図１６において、Ｒは抵抗を示している。Ｖｓｉｎ、−Ｖｓｉｎは入力信号を示している。Ｖｒｅｆは、差動演算増幅器ＤＯＰの端子ＶＣＭに入力される電圧を示している。この電圧Ｖｒｅｆは、例えば、（１／２）ＶＤＤに設定される。
【００４０】
図１６の評価回路を用いて測定した入力信号電圧ＶＩＮと負荷抵抗Ｒに流れる出力電流ＩＯＵＴ＋とＩＯＵＴ−の関係を図１７に示す。
【００４１】
図１７は、ｎチャンネルＭＯＳトランジスタを入力トランジスタとする図１２の差動演算増幅器における、入力信号電圧ＶＩＮと負荷抵抗Ｒに流れる出力電流ＩＯＵＴ＋とＩＯＵＴ−の関係を示している。図１７では、振幅が異なる複数の入力信号電圧ＶＩＮにそれぞれ対応して、出力電流ＩＯＵＴ＋とＩＯＵＴ−が図示されている。入力信号電圧ＶＩＮの瞬時値が大きいところでは、出力電流ＩＯＵＴ＋とＩＯＵＴ−が飽和している。
【００４２】
例えば、図１４のpチャンネルＭＯＳトランジスタを入力トランジスタとする差動演算増幅器では、出力のシンク電流を大きくするには出力トランジスタＭ１０ＮおよびＭ１１Ｎのゲート幅のサイズを大きくするか、出力ＭＯＳトランジスタＭ１０ＮおよびＭ１１Ｎのゲート長のサイズを小さくする必要がある。
【００４３】
しかしながら、システムのオフセットを小さくするには、ｎチャンネルＭＯＳトランジスタＭ１０Ｎのサイズに応じてｐチャネルＭＯＳトランジスタＭ７Ｐの電流を増加し、さらに、出力ＭＯＳトランジスタＭ１１Ｎのサイズに応じてｐチャネルＭＯＳトランジスタＭ８Ｐの電流を増加しなければならない。
【００４４】
この結果、システムのオフセットの性能を維持しながら、つまり、システムのオフセットを小さい状態に保ちながら、ダイナミックな動作を保証するためにスタティックな動作の消費電力が増大してしまう。また、出力のソース電流は電流源を構成するｎチャンネルＭＯＳトランジスタＭ７Ｐ、Ｍ８Ｐの電流量で制限される。
【００４５】
ここで、図１６の評価回路を用いて測定した入力信号電圧ＶＩＮと負荷抵抗Ｒに流れる出力電流ＩＯＵＴ＋とＩＯＵＴ−の関係を図１８に示す。
【００４６】
図１８は、ｐチャンネルＭＯＳトランジスタを入力トランジスタとする図１４の差動演算増幅器における、入力信号電圧ＶＩＮと負荷抵抗Ｒに流れる出力電流ＩＯＵＴ＋とＩＯＵＴ−の関係を示している。図１８では、振幅が異なる複数の入力信号電圧ＶＩＮにそれぞれ対応して、出力電流ＩＯＵＴ＋とＩＯＵＴ−が図示されている。入力信号電圧ＶＩＮの瞬時値が大きいところでは、出力電流ＩＯＵＴ＋とＩＯＵＴ−が飽和している。
【００４７】
例えば、図１５の差動演算増幅器では、出力の電流を大きくするには差動演算増幅器ＤＯＰＰの出力トランジスタＭ１０ＮとＭ１１Ｎおよび差動演算増幅器ＤＯＰＮの出力トランジスタＭ１０ＰとＭ１１Ｐのゲート幅のサイズを大きくするか、差動演算増幅器ＤＯＰＰの出力ＭＯＳトランジスタＭ１０ＮとＭ１１Ｎおよび差動演算増幅器ＤＯＰＮの出力トランジスタＭ１０ＰとＭ１１Ｐのゲート長のサイズを小さくする必要がある。
【００４８】
しかしながら、システムのオフセットを小さくするには、差動演算増幅器ＤＯＰＰの電流源となるｐチャネルＭＯＳトランジスタＭ７ＰとＭ８Ｐおよび差動演算増幅器ＤＯＰＮの電流源となるｎチャネルＭＯＳトランジスタＭ７ＮとＭ８Ｎの電流を出力トランジスタの電流能力に応じて増加しなければならない。
【００４９】
この結果、システムのオフセットの性能を維持しながら、つまり、システムのオフセットを小さい状態に保ちながら、ダイナミックな動作を保証するためにスタティックな動作の消費電力の増大となってしまう。
【００５０】
ここで、図１６の評価回路を用いて測定した入力信号電圧ＶＩＮと負荷抵抗Ｒに流れる出力電流ＩＯＵＴ＋とＩＯＵＴ−の関係を図１９に示す。
【００５１】
図１９は、ｎチャンネルＭＯＳトランジスタを入力トランジスタとする図１２の差動演算増幅器と、ｐチャンネルＭＯＳトランジスタを入力トランジスタとする図１４の差動演算増幅器とを組み合わせた、図１５の差動演算増幅器における、入力信号電圧ＶＩＮと負荷抵抗Ｒに流れる出力電流ＩＯＵＴ＋とＩＯＵＴ−の関係を示している。図１９では、振幅が異なる複数の入力信号電圧ＶＩＮにそれぞれ対応して、出力電流ＩＯＵＴ＋とＩＯＵＴ−が図示されている。入力信号電圧ＶＩＮの瞬時値が大きいところでは、出力電流ＩＯＵＴ＋とＩＯＵＴ−が飽和している。
【００５２】
さらに、図１５の差動演算増幅器では出力の電流を大きくするには差動演算増幅器ＤＯＰＰの出力トランジスタＭ１０ＮとＭ１１Ｎおよび差動演算増幅器ＤＯＰＮの出力トランジスタＭ１０ＰとＭ１１Ｐのゲート幅のサイズを大きくするか、差動演算増幅器ＤＯＰＰの出力トランジスタＭ１０ＮとＭ１１Ｎおよび差動演算増幅器ＤＯＰＮの出力トランジスタＭ１０ＰとＭ１１Ｐのゲート長のサイズを小さくする必要がある。
【００５３】
その上で、スタティックな動作の消費電力を小さくするには、スタティックな状態で差動演算増幅器ＤＯＰＰの出力トランジスタＭ１０ＮとＭ１１Ｎおよび差動演算増幅器ＤＯＰＮの出力トランジスタＭ１０ＰとＭ１１Ｐをオフすればよい。
【００５４】
しかしながら、差動演算増幅器はＢ級動作となり、小信号の通過が許されなくなる。これは信号の歪みを発生してしまう。
【００５５】
図１６の評価回路を用いて測定した入力信号電圧ＶＩＮと負荷抵抗Ｒに流れる出力電流ＩＯＵＴ＋とＩＯＵＴ−の関係を図２０に示す。
【００５６】
図２０は、ｎチャンネルＭＯＳトランジスタを入力トランジスタとする図１２の差動演算増幅器と、ｐチャンネルＭＯＳトランジスタを入力トランジスタとする図１４の差動演算増幅器とを組み合わせた、図１５の差動演算増幅器における、入力信号電圧ＶＩＮと負荷抵抗Ｒに流れる出力電流ＩＯＵＴ＋とＩＯＵＴ−の関係を示している。図２０では、振幅が異なる複数の入力信号電圧ＶＩＮにそれぞれ対応して、出力電流ＩＯＵＴ＋とＩＯＵＴ−が図示されている。入力信号電圧ＶＩＮの瞬時値が小さいところでは、出力電流ＩＯＵＴ＋とＩＯＵＴ−が無くなっている。つまり、小信号の通過しなくなっている。
【００５７】
さらに、その出力信号の周波数スペクトル図を図２１に示す。図２１からわかるように、出力電流ＩＯＵＴ＋とＩＯＵＴ−に歪が多く、高調波成分のレベルが高くなっている。
【００５８】
本発明は上記従来の課題を解決するものであり、ダイナミックな動作時の負荷への十分な電流供給と、スタティックな動作時の消費電力の低減と、オフセットの低減と、歪みの低減とが可能な差動演算増幅器を提供することを目的とする。
【課題を解決するための手段】
【００５９】
上記課題を解決するために、本発明の第１の差動演算増幅器は、差動トランジスタ対と、差動トランジスタ対の正極性側のトランジスタの出力電流を電圧に変換し複数の電圧出力端にそれぞれ出力する正極性側の電流電圧変換手段と、差動トランジスタ対の負極性側のトランジスタの出力電流を電圧に変換し複数の電圧出力端にそれぞれ出力する負極性側の電流電圧変換手段と、正極性側の電流電圧変換手段の一つの電圧出力端に制御端子が接続された第１の正極性側の出力トランジスタと、正極性側の電流電圧変換手段の残りの電圧出力端に制御端子が接続された第２の正極性側の出力トランジスタと、第１の正極性側の出力トランジスタと対をなし負極性側の電流電圧変換手段の一つの電圧出力端に制御端子が接続された第１の負極性側の出力トランジスタと、第２の正極性側の出力トランジスタと対をなし負極性側の電流電圧変換手段の残りの電圧出力端に制御端子が接続された第２の負極性側の出力トランジスタとを備え、第１の正極性側の出力トランジスタおよび第１の負極性側の出力トランジスタの対の動作域はＡ級増幅動作域であり、第２の正極性側の出力トランジスタおよび第２の負極性側の出力トランジスタの対の動作域はＢ級増幅動作域である。
【００６０】
この構成によれば、Ａ級増幅動作域で動作する第１の正極性側の出力トランジスタおよび第１の負極性側の出力トランジスタの対と並列的に、Ｂ級増幅動作域で動作する第２の正極性側の出力トランジスタおよび第２の負極性側の出力トランジスタの対を設けたので、第１の正極性側の出力トランジスタおよび第１の負極性側の出力トランジスタの対の電流容量を小さく設定し、第２の正極性側の出力トランジスタおよび第２の負極性側の出力トランジスタの対の電流容量を大きく設定することにより、システムのオフセットを小さい状態に保ちながら、ダイナミックな動作を保証し、かつスタティックな動作の消費電力を削減することができ、しかも歪を少なく抑えることができる。
【００６１】
上記構成の差動演算増幅器においては、例えば、第１の正極性側の出力トランジスタおよび第１の負極性側の出力トランジスタの対がＡ級増幅動作域で動作するように、正極性側および負極性側の電流電圧変換手段の一つの電圧出力端の電圧を設定し、正極性側および負極性側の電流電圧変換手段の残りの電圧出力端の電圧を、正極性側および負極性側の電流電圧変換手段の一つの電圧出力端の電圧に対して、動作域をＡ級増幅動作域からＢ級増幅動作域に切り換えるための動作域切り換え電圧を重畳した電圧に設定している。
【００６２】
また、上記構成の差動演算増幅器においては、以下の構成が好ましい。例えば正極性側の電流電圧変換手段は、差動トランジスタ対の正極性側のトランジスタの出力電流を入力トランジスタで受ける正極性側のカレントミラーと、正極性側のカレントミラーの複数の出力トランジスタとそれぞれ直列に接続された複数の正極性側の電流源トランジスタとからなり、正極性側のカレントミラーの複数の出力トランジスタと複数の正極性側の電流源トランジスタとのそれぞれの接続点を出力端とする。また、負極性側の電流電圧変換手段は、差動トランジスタ対の負極性側のトランジスタの出力電流を入力トランジスタで受ける負極性側のカレントミラーと、負極性側のカレントミラーの複数の出力トランジスタとそれぞれ直列に接続された複数の負極性側の電流源トランジスタとからなり、負極性側のカレントミラーの複数の出力トランジスタと複数の負極性側の電流源トランジスタとのそれぞれの接続点を出力端とすることが好ましい。そして、動作域切り換え電圧は、正極性側のカレントミラーを構成する複数の出力トランジスタのサイズを互いに異ならせ、かつ負極性側のカレントミラーを構成する複数の出力トランジスタのサイズを互いに異ならせることにより生成する。
【００６３】
また、上記構成の差動演算増幅器においては、以下の構成を有していてもよい。例えば、正極性側の電流電圧変換手段は、差動トランジスタ対の正極性側のトランジスタの出力電流を入力トランジスタで受ける正極性側のカレントミラーと、正極性側のカレントミラーの複数の出力トランジスタとそれぞれ直列に接続された複数の正極性側の電流源トランジスタとからなり、正極性側のカレントミラーの複数の出力トランジスタと複数の正極性側の電流源トランジスタとのそれぞれの接続点を出力端とする。また、負極性側の電流電圧変換手段は、差動トランジスタ対の負極性側のトランジスタの出力電流を入力トランジスタで受ける負極性側のカレントミラーと、負極性側のカレントミラーの複数の出力トランジスタとそれぞれ直列に接続された複数の負極性側の電流源トランジスタとからなり、負極性側のカレントミラーの複数の出力トランジスタと複数の負極性側の電流源トランジスタとのそれぞれの接続点を出力端とする。そして、動作域切り換え電圧は、複数の正極性側の電流源トランジスタのサイズを互いに異ならせ、複数の負極性側の電流源トランジスタのサイズを互いに異ならせることにより生成する。
【００６４】
また、上記構成の差動演算増幅器においては、第２の正極性側の出力トランジスタと、第２の負極性側の出力トランジスタはそれぞれ複数設けられていてもよい。
【００６５】
また、上記構成の差動演算増幅器においては、差動トランジスタ対がＮチャネルＭＯＳトランジスタ対もしくはＰチャネルＭＯＳトランジスタ対からなることが好ましい。
【００６６】
本発明の第２の差動演算増幅器は、ＮチャネルＭＯＳトランジスタ対からなる第１の差動トランジスタ対と、第１の差動トランジスタ対の正極性側のトランジスタの出力電流を電圧に変換し複数の電圧出力端にそれぞれ出力する第１の正極性側の電流電圧変換手段と、第１の差動トランジスタ対の負極性側のトランジスタの出力電流を電圧に変換し複数の電圧出力端にそれぞれ出力する第１の負極性側の電流電圧変換手段と、第１の正極性側の電流電圧変換手段の一つの電圧出力端に制御端子が接続された第１の正極性側の出力トランジスタと、第１の正極性側の電流電圧変換手段の残りの電圧出力端に制御端子が接続された第２の正極性側の出力トランジスタと、第１の正極性側の出力トランジスタと対をなし第１の負極性側の電流電圧変換手段の一つの電圧出力端に制御端子が接続された第１の負極性側の出力トランジスタと、第２の正極性側の出力トランジスタと対をなし第１の負極性側の電流電圧変換手段の残りの電圧出力端に制御端子が接続された第２の負極性側の出力トランジスタと、ＰチャネルＭＯＳトランジスタ対からなる第２の差動トランジスタ対と、第２の差動トランジスタ対の正極性側のトランジスタの出力電流を電圧に変換し複数の電圧出力端にそれぞれ出力する第２の正極性側の電流電圧変換手段と、第２の差動トランジスタ対の負極性側のトランジスタの出力電流を電圧に変換し複数の電圧出力端にそれぞれ出力する第２の負極性側の電流電圧変換手段と、第２の正極性側の電流電圧変換手段の一つの電圧出力端に制御端子が接続された第３の正極性側の出力トランジスタと、第２の正極性側の電流電圧変換手段の残りの電圧出力端に制御端子が接続された第４の正極性側の出力トランジスタと、第３の正極性側の出力トランジスタと対をなし第２の負極性側の電流電圧変換手段の一つの電圧出力端に制御端子が接続された第３の負極性側の出力トランジスタと、第４の正極性側の出力トランジスタと対をなし第２の負極性側の電流電圧変換手段の残りの電圧出力端に制御端子が接続された第４の負極性側の出力トランジスタとを備え、第１および第３の正極性側の出力トランジスタならびに第１および第３の負極性側の出力トランジスタの対の動作域はＡ級増幅動作域であり、第２および第４の正極性側の出力トランジスタならびに第２および第４の負極性側の出力トランジスタの対の動作域はＢ級増幅動作域である。
【００６７】
この構成によれば、Ａ級増幅動作域で動作する第１および第３の正極性側の出力トランジスタおよび第１および第３の負極性側の出力トランジスタの対と並列的に、Ｂ級増幅動作域で動作する第２および第４の正極性側の出力トランジスタおよび第２および第４の負極性側の出力トランジスタの対を設けたので、第１および第３の正極性側の出力トランジスタおよび第１および第３の負極性側の出力トランジスタの対の電流容量を小さく設定し、第２および第４の正極性側の出力トランジスタおよび第２および第４の負極性側の出力トランジスタの対の電流容量を大きく設定することにより、システムのオフセットを小さい状態に保ちながら、ダイナミックな動作時に負荷への十分な電流供給を保証し、かつスタティックな動作の消費電力を削減することができ、しかも歪を少なく抑えることができる。
【００６８】
上記構成の差動演算増幅器においては、以下の構成を有していてもよい。例えば、第１の正極性側の出力トランジスタならびに第１の負極性側の出力トランジスタの対がＡ級増幅動作域で動作するように、第１の正極性側の電流電圧変換手段の一つの電圧出力端の電圧を設定するとともに第１の負極性側の電流電圧変換手段の一つの電圧出力端の電圧を設定し、第３の正極性側の出力トランジスタならびに第３の負極性側の出力トランジスタの対がＡ級増幅動作域で動作するように、第２の正極性側の電流電圧変換手段の一つの電圧出力端の電圧を設定するとともに第２の負極性側の電流電圧変換手段の一つの電圧出力端の電圧を設定する。また、第１および第２の正極性側の電流電圧変換手段の残りの電圧出力端の電圧を、第１および第２の正極性側の電流電圧変換手段の一つの電圧出力端の電圧に対して、動作域をＡ級増幅動作域からＢ級増幅動作域に切り換えるための動作域切り換え電圧を重畳した電圧に設定するとともに、第１および第２の負極性側の電流電圧変換手段の残りの電圧出力端の電圧を、第１および第２の負極性側の電流電圧変換手段の一つの電圧出力端の電圧に対して、動作域をＡ級増幅動作域からＢ級増幅動作域に切り換えるための動作域切り換え電圧を重畳した電圧に設定する。
【００６９】
また、本発明の能動フィルタは、上記構成の差動演算増幅器を用いて構成したものである。
【００７０】
また、本発明のスイッチキャパシタフィルタは、上記構成の差動演算増幅器を用いて構成したものである。
【発明の効果】
【００７１】
以上のように本発明によれば、ダイナミックな動作時の負荷への十分な電流供給と、スタティックな動作時の消費電力の低減と、オフセットの低減と、歪みの低減とが可能な優れた差動演算増幅器を実現できる。
【発明を実施するための最良の形態】
【００７２】
以下、本発明の実施の形態を、図面を参照しながら説明する。
【００７３】
図１は本発明の差動演算増幅器の回路図を示すものである。図１において、ＤＯＰは差動演算増幅器であり、ｎチャネルＭＯＳトランジスタを差動入力トランジスタ対とする差動演算増幅器ＤＯＰＮＮと、ｐチャネルＭＯＳトランジスタを差動入力トランジスタ対とする差動演算増幅器ＤＯＰＮＰとで構成される。
【００７４】
ｉｎＮ−は差動演算増幅器ＤＯＰＮＮの負の極性を有する入力端子、ｉｎＮ＋は同じく正の極性を有する入力端子、ｏｕｔ１Ｎ＋は同じく正の極性を有する出力端子、ｏｕｔ２Ｎ＋は同じく正の極性を有する出力端子、ｏｕｔ１Ｎ−は同じく負の極性を有する出力端子、ｏｕｔ２Ｎ−は同じく負の極性を有する出力端子、ｉｎＰ−は差動演算増幅器ＤＯＰＮＰの負の極性を有する入力端子、ｉｎＰ＋は同じく正の極性を有する入力端子、ｏｕｔ１Ｐ＋は同じく正の極性を有する出力端子、ｏｕｔ２Ｐ＋は同じく正の極性を有する出力端子、ｏｕｔ１Ｐ−は同じく負の極性を有する出力端子、ｏｕｔ２Ｐ−は同じく負の極性を有する出力端子である。
【００７５】
上記したように、差動演算増幅器ＤＯＰＮＮと差動演算増幅器ＤＯＰＮＰとから差動演算増幅器ＤＯＰが構成される。差動演算増幅器ＤＯＰＮＮの入力端子ｉｎＮ−と差動演算増幅器ＤＯＰＮＰの入力端子ｉｎＰ−とから差動演算増幅器ＤＯＰの負の極性を有する入力端子ｉｎ−が構成される。差動演算増幅器ＤＯＰＮＮの入力端子ｉｎＮ＋と差動演算増幅器ＤＯＰＮＰの入力端子ｉｎＰ＋とから差動演算増幅器ＤＯＰの正の極性を有する入力端子ｉｎ＋が構成される。
【００７６】
また、差動演算増幅器ＤＯＰＮＮの出力端子ｏｕｔ１Ｎ−、ｏｕｔ２Ｎ−と差動演算増幅器ＤＯＰＮＰの出力端子ｏｕｔ１Ｐ−、ｏｕｔ２Ｐ−とから差動演算増幅器ＤＯＰの負の極性を有する入力端子ｏｕｔ−が構成される。差動演算増幅器ＤＯＰＮＮの出力端子ｏｕｔ１Ｎ＋、ｏｕｔ２Ｎ＋と差動演算増幅器ＤＯＰＮＰの出力端子ｏｕｔ１Ｐ＋、ｏｕｔ２Ｐ＋とから差動演算増幅器ＤＯＰの正の極性を有する入力端子ｏｕｔ＋が構成される。
【００７７】
また、差動演算増幅器ＤＯＰＮＮの入力端子ｉｎＣＭＮ−と差動演算増幅器ＤＯＰＮＰの入力端子ｉｎＣＭＰ−とから差動演算増幅器の負の極性の出力を帰還するためのコモンモードフィードバック回路の入力端子ｉｎＣＭ−が構成される。差動演算増幅器ＤＯＰＮＮの入力端子ｉｎＣＭＮ＋と差動演算増幅器ＤＯＰＮＰの入力端子ｉｎＣＭＰ＋とから差動演算増幅器の正の極性の出力を帰還するためのコモンモードフィードバック回路の入力端子ｉｎＣＭ＋が構成される。
【００７８】
図２は図１の構成部品である差動演算増幅器ＤＯＰＮ（差動演算増幅器ＤＯＰＮＮまたはＤＯＰＮＰ）のブロック図である。図２において、ｉｎ＋、ｉｎ−は入力端子、ｉｎＣＭ−、ｉｎＣＭ＋は入力端子、ｏｕｔ１−、ｏｕｔ２−、ｏｕｔ１＋、ｏｕｔ２＋は出力端子である。図２は、差動演算増幅器ＤＯＰＮＮまたはＤＯＰＮＰの共用のブロック図であるので、入力トランジスタの導電形に対応したＮもしくはＰの記号は省いている。
【００７９】
図３は差動演算増幅器ＤＯＰＮのより詳細な構成を示すブロック図である。図３において、１０は差動トランジスタ対、２０は正極性側の電流電圧変換回路、３０は負極性側の電流電圧変換回路、４０は電流源、５０はＡ級増幅動作域で動作する正極性側の出力トランジスタ、６０はＢ級増幅動作域で動作する正極性側の出力トランジスタ、７０はＡ級増幅動作域で動作をする負極性側の出力トランジスタ、８０はＢ級増幅動作域で動作をする負極性側の出力トランジスタである。
【００８０】
図４はｎチャンネルＭＯＳトランジスタを入力差動トランジスタ対とするＣＭＯＳ差動演算増幅器ＤＯＰＮＮの回路例を示す。図４において、Ｉ１Ｎは電流源、Ｍ１Ｎ、Ｍ２Ｎは差動対を構成するｎチャンネルＭＯＳトランジスタ、Ｍ１２Ｐ、Ｍ４Ｐ、Ｍ４１Ｐはカレントミラーを構成するｐチャンネルＭＯＳトランジスタ、Ｍ１３Ｐ、Ｍ５Ｐ、Ｍ５１Ｐはカレントミラーを構成するｐチャンネルＭＯＳトランジスタ、Ｍ６Ｎ、Ｍ７Ｎ、Ｍ９１Ｎ、Ｍ８Ｎはカレントミラーを構成するｎチャンネルＭＯＳトランジスタ、Ｍ１４Ｎ、Ｍ１５Ｎ、Ｍ１６Ｎ、Ｍ１７Ｎは電流源となるｎチャンネルＭＯＳトランジスタ、Ｍ１０Ｐ、Ｍ１１ＰはＡ級増幅動作域で動作する出力トランジスタ、Ｍ１０１Ｐ、Ｍ１１１ＰはＢ級増幅動作域で動作する出力トランジスタ、Ｃ１Ｎ、Ｃ２Ｎ、Ｃ１１Ｎ、Ｃ２１Ｎは差動演算増幅器の発振を防止するコンデンサ、ＣＭＦＢはコモンモードフィードバック回路である。
【００８１】
ｎチャンネルＭＯＳトランジスタＭ１Ｎ、Ｍ２Ｎが図３の差動トランジスタ対１０に対応する。ｐチャンネルＭＯＳトランジスタＭ１２Ｐ、Ｍ４Ｐ、Ｍ４１ＰおよびｎチャンネルＭＯＳトランジスタＭ１４Ｎ、Ｍ１５Ｎが図３の電流電圧変換回路２０に対応する。ｐチャンネルＭＯＳトランジスタＭ１３Ｐ、Ｍ５Ｐ、Ｍ５１ＰおよびｎチャンネルＭＯＳトランジスタＭ１６Ｎ、Ｍ１７Ｎが図３の電流電圧変換回路２０に対応する。ｐチャンネルＭＯＳトランジスタＭ１０Ｐが図３の出力トランジスタ５０に対応し、ｐチャンネルＭＯＳトランジスタＭ１０１Ｐが図３の出力トランジスタ６０に対応し、ｐチャンネルＭＯＳトランジスタＭ１１Ｐが図３の出力トランジスタ７０に対応し、ｐチャンネルＭＯＳトランジスタＭ１１１Ｐが図３の出力トランジスタ８０に対応する。ｎチャンネルＭＯＳトランジスタＭ６Ｎ、Ｍ７Ｎ、Ｍ９１Ｎ、Ｍ８Ｎが図３の電流源４０に対応する。
【００８２】
また、図５はｐチャンネルＭＯＳトランジスタを入力差動トランジスタ対とするＣＭＯＳ差動演算増幅器ＤＯＰＮＰの回路例を示す。図５において、Ｉ１Ｐは電流源、Ｍ１Ｐ、Ｍ２Ｐは差動対を構成するｐチャンネルＭＯＳトランジスタ、Ｍ１２Ｎ、Ｍ４Ｎ、Ｍ４１Ｎはカレントミラーを構成するｎチャンネルＭＯＳトランジスタ、Ｍ１３Ｎ、Ｍ５Ｎ、Ｍ５１Ｎはカレントミラーを構成するｎチャンネルＭＯＳトランジスタ、Ｍ６Ｐ、Ｍ７Ｐ、Ｍ９１Ｐ、Ｍ８Ｐはカレントミラーを構成するｐチャンネルＭＯＳトランジスタ、Ｍ１４Ｐ、Ｍ１５Ｐ、Ｍ１６Ｐ、Ｍ１７Ｐは電流源となるｐチャンネルＭＯＳトランジスタ、Ｍ１０Ｎ、Ｍ１１ＮはＡ級増幅動作域で動作する出力トランジスタ、Ｍ１０１Ｎ、Ｍ１１１ＮはＢ級増幅動作域で動作する出力トランジスタ、Ｃ１Ｐ、Ｃ２Ｐ、Ｃ１１Ｐ、Ｃ２１Ｐは差動演算増幅器の発振を防止するコンデンサ、ＣＭＦＢはコモンモードフィードバック回路である。
【００８３】
ｐチャンネルＭＯＳトランジスタＭ１Ｐ、Ｍ２Ｐが図３の差動トランジスタ対１０に対応する。ｎチャンネルＭＯＳトランジスタＭ１２Ｎ、Ｍ４Ｎ、Ｍ４１ＮおよびｐチャンネルＭＯＳトランジスタＭ１４Ｐ、Ｍ１５Ｐが図３の電流電圧変換回路２０に対応する。ｎチャンネルＭＯＳトランジスタＭ１３Ｎ、Ｍ５Ｎ、Ｍ５１ＮおよびｐチャンネルＭＯＳトランジスタＭ１６Ｐ、Ｍ１７Ｐが図３の電流電圧変換回路２０に対応する。ｎチャンネルＭＯＳトランジスタＭ１０Ｎが図３の出力トランジスタ５０に対応し、ｐチャンネルＭＯＳトランジスタＭ１０１Ｎが図３の出力トランジスタ６０に対応し、ｐチャンネルＭＯＳトランジスタＭ１１Ｎが図３の出力トランジスタ７０に対応し、ｎチャンネルＭＯＳトランジスタＭ１１１Ｎが図３の出力トランジスタ８０に対応する。ｐチャンネルＭＯＳトランジスタＭ６Ｐ、Ｍ７Ｐ、Ｍ９１Ｐ、Ｍ８Ｐが図３の電流源４０に対応する。
【００８４】
さらに、図６は図４のｎチャンネルＭＯＳトランジスタを入力差動トランジスタ対とするＣＭＯＳ差動演算増幅器ＤＯＰＮＮと、図５のｐチャンネルＭＯＳトランジスタを入力差動トランジスタ対とするＣＭＯＳ差動演算増幅器ＤＯＰＮＰとを組み合わせた差動演算増幅器の回路例を示す。その構成要素は、図４および図５に示したものと同様である。
【００８５】
以上のように構成された本発明の差動演算増幅器について以下、図６を用いてその動作を説明する。図４および図５のＣＭＯＳ差動演算増幅器の動作については、図６の動作説明で代用する。
【００８６】
ｎチャンネルＭＯＳトランジスタＭ１ＮとｎチャンネルＭＯＳトランジスタＭ２Ｎとが差動増幅器を構成し、入力端子ｉｎ−と入力端子ｉｎ＋とに加えられた電圧差に応じて、ｎチャンネルＭＯＳトランジスタＭ９１Ｎの電流がｎチャンネルＭＯＳトランジスタＭ１ＮのドレインとｎチャンネルＭＯＳトランジスタＭ２Ｎのドレインとに振り分けられる。
【００８７】
ｎチャンネルＭＯＳトランジスタＭ１Ｎに流れた電流はpチャンネルＭＯＳトランジスタＭ１２Ｐを介してｐチャンネルＭＯＳトランジスタＭ４Ｐに送られて、ｎチャンネルＭＯＳトランジスタＭ１５ＮのドレインとpチャンネルＭＯＳトランジスタＭ４Ｐのドレインとの接続点の電圧を決める。ｎチャンネルＭＯＳトランジスタＭ２Ｎに流れる電流はpチャンネルＭＯＳトランジスタＭ１３Ｐを介してｐチャンネルＭＯＳトランジスタＭ５Ｐに送られて、ｎチャンネルＭＯＳトランジスタＭ１６ＮのドレインとpチャンネルＭＯＳトランジスタＭ５Ｐのドレインとの接続点の電圧を決める。ここで、上記接続点の電圧は、ｐチャンネルＭＯＳトランジスタＭ１０Ｐ、Ｍ１１ＰをＡ級増幅動作域で動作させるように設定されている。
【００８８】
また、ｎチャンネルＭＯＳトランジスタＭ１Ｎに流れた電流はpチャンネルＭＯＳトランジスタＭ１２Ｐを介してｐチャンネルＭＯＳトランジスタＭ４１Ｐに送られて、ｎチャンネルＭＯＳトランジスタＭ１４ＮのドレインとpチャンネルＭＯＳトランジスタＭ４１Ｐのドレインとの接続点の電圧を決める。ｎチャンネルＭＯＳトランジスタＭ２Ｎに流れる電流はpチャンネルＭＯＳトランジスタＭ１３Ｐを介してｐチャンネルＭＯＳトランジスタＭ５１Ｐに送られて、ｎチャンネルＭＯＳトランジスタＭ１７ＮのドレインとpチャンネルＭＯＳトランジスタＭ５１Ｐのドレインとの接続点の電圧を決める。ここで、上記接続点の電圧は、ｐチャンネルＭＯＳトランジスタＭ１０１Ｐ、Ｍ１１１ＰをＢ級増幅動作域で動作させるように設定されている。
【００８９】
ｎチャンネルＭＯＳトランジスタＭ１４ＮのドレインとpチャンネルＭＯＳトランジスタＭ４１Ｐのドレインとの接続点の電圧は、ｎチャンネルＭＯＳトランジスタＭ１５ＮのドレインとpチャンネルＭＯＳトランジスタＭ４Ｐのドレインとの接続点の電圧に対して、動作域をＡ級増幅動作域からＢ級増幅動作域にシフトするための動作域切り換え電圧が重畳された値となっている。同様に、ｎチャンネルＭＯＳトランジスタＭ１７ＮのドレインとpチャンネルＭＯＳトランジスタＭ５１Ｐのドレインとの接続点の電圧は、ｎチャンネルＭＯＳトランジスタＭ１６ＮのドレインとpチャンネルＭＯＳトランジスタＭ５Ｐのドレインとの接続点の電圧に対して、動作域をＡ級増幅動作域からＢ級増幅動作域にシフトするための動作域切り換え電圧が重畳された値となっている。
【００９０】
ここで、ｎチャンネルＭＯＳトランジスタＭ１５ＮとpチャンネルＭＯＳトランジスタＭ４Ｐ、Ｍ１２Ｐとは、ｎチャンネルＭＯＳトランジスタＭ１Ｎに流れる電流を電圧に変換する。また、ｎチャンネルＭＯＳトランジスタＭ１６ＮとpチャンネルＭＯＳトランジスタＭ５Ｐ、Ｍ１３Ｐとは、ｎチャンネルＭＯＳトランジスタＭ２Ｎに流れる電流を電圧に変換する。ここでの電流電圧変換は、ｐチャンネルＭＯＳトランジスタＭ１０Ｐ、Ｍ１１ＰをＡ級増幅動作域で動作させるように、電流電圧変換特性が設定されている。
【００９１】
また、ｎチャンネルＭＯＳトランジスタＭ１４ＮとpチャンネルＭＯＳトランジスタＭ４１Ｐ、Ｍ１２Ｐとは、ｎチャンネルＭＯＳトランジスタＭ１Ｎに流れる電流を電圧に変換する。また、ｎチャンネルＭＯＳトランジスタＭ１７ＮとpチャンネルＭＯＳトランジスタＭ５１Ｐ、Ｍ１３Ｐとは、ｎチャンネルＭＯＳトランジスタＭ２Ｎに流れる電流を電圧に変換する。ここでの電流電圧変換は、ｐチャンネルＭＯＳトランジスタＭ１０１Ｐ、Ｍ１１１ＰをＢ級増幅動作域で動作させるように、電流電圧変換特性が設定されている。
【００９２】
例えば、ｎチャンネルＭＯＳトランジスタＭ１６Ｎの能力がpチャンネルＭＯＳトランジスタＭ５Ｐの能力に比べて高いとき、ｎチャンネルＭＯＳトランジスタＭ１６Ｎが三極管領域（線形領域）で動作し、pチャンネルＭＯＳトランジスタＭ５Ｐが飽和領域で動作する。その結果、ｎチャンネルＭＯＳトランジスタＭ１６ＮのドレインとpチャンネルＭＯＳトランジスタＭ５Ｐのドレインとの接続点の電圧が下がる。それにしたがって、pチャンネルＭＯＳトランジスタＭ１１Ｐのゲート電圧が下がり、pチャンネルＭＯＳトランジスタＭ１１Ｐは電流を吐き出そうとする。このとき、差動演算増幅器の出力端子ｏｕｔ１−は、ソースとして働く。
【００９３】
反対に、pチャンネルＭＯＳトランジスタＭ５Ｐの能力がｎチャンネルＭＯＳトランジスタＭ１６Ｎの能力に比べて高いとき、pチャンネルＭＯＳトランジスタＭ５Ｐが三極管領域で動作し、ｎチャンネルＭＯＳトランジスタＭ１６Ｎが飽和領域で動作する。その結果、ｎチャンネルＭＯＳトランジスタＭ１６ＮのドレインとpチャンネルＭＯＳトランジスタＭ５Ｐのドレインとの接続点の電圧が上がる。それにしたがって、pチャンネルＭＯＳトランジスタＭ１１Ｐのゲート電圧が上がり、pチャンネルＭＯＳトランジスタＭ１１Ｐの電流は止まる。差動演算増幅器としては、ｎチャンネルＭＯＳトランジスタＭ８Ｎが電流源として働き、シンクとして働く。
【００９４】
また、ｎチャンネルＭＯＳトランジスタＭ１５Ｎの能力がpチャンネルＭＯＳトランジスタＭ４Ｐの能力に比べて高いとき、ｎチャンネルＭＯＳトランジスタＭ１５Ｎが三極管領域で動作し、pチャンネルＭＯＳトランジスタＭ４Ｐが飽和領域で動作する。その結果、ｎチャンネルＭＯＳトランジスタＭ１５ＮのドレインとpチャンネルＭＯＳトランジスタＭ４Ｐのドレインとの接続点の電圧が下がる。それにしたがって、pチャンネルＭＯＳトランジスタＭ１０Ｐのゲート電圧が下がり、pチャンネルＭＯＳトランジスタＭ１０Ｐは電流を吐き出そうとする。このとき、差動演算増幅器の出力端子ｏｕｔ１＋は、ソースとして働く。
【００９５】
反対に、pチャンネルＭＯＳトランジスタＭ４Ｐの能力がｎチャンネルＭＯＳトランジスタＭ１５Ｎの能力に比べて高いとき、pチャンネルＭＯＳトランジスタＭ４Ｐが三極管領域で動作し、ｎチャンネルＭＯＳトランジスタＭ１５Ｎが飽和領域で動作する。その結果、ｎチャンネルＭＯＳトランジスタＭ１５ＮのドレインとpチャンネルＭＯＳトランジスタＭ４Ｐのドレインとの接続点の電圧が上がる。それにしたがって、pチャンネルＭＯＳトランジスタＭ１０Ｐのゲート電圧が上がり、pチャンネルＭＯＳトランジスタＭ１０Ｐの電流は止まる。差動演算増幅器としては、ｎチャンネルＭＯＳトランジスタＭ７Ｎが電流源として働き、シンクとして働く。
【００９６】
また、ｎチャンネルＭＯＳトランジスタＭ１７Ｎの能力がpチャンネルＭＯＳトランジスタＭ５１Ｐの能力に比べて高いとき、ｎチャンネルＭＯＳトランジスタＭ１７Ｎが三極管領域（線形領域）で動作し、pチャンネルＭＯＳトランジスタＭ５１Ｐが飽和領域で動作する。その結果、ｎチャンネルＭＯＳトランジスタＭ１７ＮのドレインとpチャンネルＭＯＳトランジスタＭ５１Ｐのドレインとの接続点の電圧が下がる。それにしたがって、pチャンネルＭＯＳトランジスタＭ１１１Ｐのゲート電圧が下がり、pチャンネルＭＯＳトランジスタＭ１１１Ｐは電流を吐き出そうとする。このとき、差動演算増幅器の出力端子ｏｕｔ２−は、ソースとして働く。
【００９７】
反対に、pチャンネルＭＯＳトランジスタＭ５１Ｐの能力がｎチャンネルＭＯＳトランジスタＭ１７Ｎの能力に比べて高いとき、pチャンネルＭＯＳトランジスタＭ５１Ｐが三極管領域で動作し、ｎチャンネルＭＯＳトランジスタＭ１７Ｎが飽和領域で動作する。その結果、ｎチャンネルＭＯＳトランジスタＭ１７ＮのドレインとpチャンネルＭＯＳトランジスタＭ５１Ｐのドレインとの接続点の電圧が上がる。それにしたがって、pチャンネルＭＯＳトランジスタＭ１１１Ｐのゲート電圧が上がり、pチャンネルＭＯＳトランジスタＭ１１１Ｐの電流は止まる。
【００９８】
また、ｎチャンネルＭＯＳトランジスタＭ１４Ｎの能力がpチャンネルＭＯＳトランジスタＭ４１Ｐの能力に比べて高いとき、ｎチャンネルＭＯＳトランジスタＭ１４Ｎが三極管領域で動作し、pチャンネルＭＯＳトランジスタＭ４１Ｐが飽和領域で動作する。その結果、ｎチャンネルＭＯＳトランジスタＭ１４ＮのドレインとpチャンネルＭＯＳトランジスタＭ４１Ｐのドレインとの接続点の電圧が下がる。それにしたがって、pチャンネルＭＯＳトランジスタＭ１０１Ｐのゲート電圧が下がり、pチャンネルＭＯＳトランジスタＭ１０１Ｐは電流を吐き出そうとする。このとき、差動演算増幅器の出力端子ｏｕｔ２＋は、ソースとして働く。
【００９９】
反対に、pチャンネルＭＯＳトランジスタＭ４１Ｐの能力がｎチャンネルＭＯＳトランジスタＭ１４Ｎの能力に比べて高いとき、pチャンネルＭＯＳトランジスタＭ４１Ｐが三極管領域で動作し、ｎチャンネルＭＯＳトランジスタＭ１４Ｎが飽和領域で動作する。その結果、ｎチャンネルＭＯＳトランジスタＭ１４ＮのドレインとpチャンネルＭＯＳトランジスタＭ４１Ｐのドレインとの接続点の電圧が上がる。それにしたがって、pチャンネルＭＯＳトランジスタＭ１０１Ｐのゲート電圧が上がり、pチャンネルＭＯＳトランジスタＭ１０１Ｐの電流は止まる。
【０１００】
pチャンネルＭＯＳトランジスタＭ１ＰとpチャンネルＭＯＳトランジスタＭ２Ｐとが差動増幅器を構成し、入力端子ｉｎ−と入力端子ｉｎ＋とに加えられた電圧差に応じてpチャンネルＭＯＳトランジスタＭ９１Ｐの電流がpチャンネルＭＯＳトランジスタＭ１ＰとpチャンネルＭＯＳトランジスタＭ２Ｐのドレインに振り分けられる。
【０１０１】
pチャンネルＭＯＳトランジスタＭ１Ｐに流れた電流はｎチャンネルＭＯＳトランジスタＭ１２Ｎを介してｎチャンネルＭＯＳトランジスタＭ４Ｎに送られて、pチャンネルＭＯＳトランジスタＭ１５ＰのドレインとｎチャンネルＭＯＳトランジスタＭ４Ｎのドレインとの接続点の電圧を決める。pチャンネルＭＯＳトランジスタＭ２Ｐに流れる電流はｎチャンネルＭＯＳトランジスタＭ１３Ｎを介してｎチャンネルＭＯＳトランジスタＭ５Ｎに送られて、pチャンネルＭＯＳトランジスタＭ１６ＰのドレインとｎチャンネルＭＯＳトランジスタＭ５Ｎのドレインとの接続点の電圧を決める。ここで、上記接続点の電圧は、ｎチャンネルＭＯＳトランジスタＭ１０Ｎ、Ｍ１１ＮをＡ級増幅動作域で動作させるように設定されている。
【０１０２】
また、pチャンネルＭＯＳトランジスタＭ１Ｐに流れた電流はｎチャンネルＭＯＳトランジスタＭ１２Ｎを介してｎチャンネルＭＯＳトランジスタＭ４１Ｎに送られて、pチャンネルＭＯＳトランジスタＭ１４ＰのドレインとｎチャンネルＭＯＳトランジスタＭ４１Ｎのドレインとの接続点の電圧を決める。pチャンネルＭＯＳトランジスタＭ２Ｐに流れる電流はｎチャンネルＭＯＳトランジスタＭ１３Ｎを介してｎチャンネルＭＯＳトランジスタＭ５１Ｎに送られて、pチャンネルＭＯＳトランジスタＭ１７ＰのドレインとｎチャンネルＭＯＳトランジスタＭ５１Ｎのドレインとの接続点の電圧を決める。ここで、上記接続点の電圧は、ｎチャンネルＭＯＳトランジスタＭ１０１Ｎ、Ｍ１１１ＮをＢ級増幅動作域で動作させるように設定されている。
【０１０３】
ｐチャンネルＭＯＳトランジスタＭ１４ＰのドレインとｎチャンネルＭＯＳトランジスタＭ４１Ｎのドレインとの接続点の電圧は、ｐチャンネルＭＯＳトランジスタＭ１５ＰのドレインとｎチャンネルＭＯＳトランジスタＭ４Ｎのドレインとの接続点の電圧に対して、動作域をＡ級増幅動作域からＢ級増幅動作域にシフトするための動作域切り換え電圧が重畳された値となっている。同様に、ｐチャンネルＭＯＳトランジスタＭ１７ＰのドレインとｎチャンネルＭＯＳトランジスタＭ５１Ｎのドレインとの接続点の電圧は、ｐチャンネルＭＯＳトランジスタＭ１６ＰのドレインとｎチャンネルＭＯＳトランジスタＭ５Ｎのドレインとの接続点の電圧に対して、動作域をＡ級増幅動作域からＢ級増幅動作域にシフトするための動作域切り換え電圧が重畳された値となっている。
【０１０４】
ここで、ｐチャンネルＭＯＳトランジスタＭ１５ＰとｎチャンネルＭＯＳトランジスタＭ４Ｎ、Ｍ１２Ｎとは、ｐチャンネルＭＯＳトランジスタＭ１Ｐに流れる電流を電圧に変換する。また、ｐチャンネルＭＯＳトランジスタＭ１６ＰとｎチャンネルＭＯＳトランジスタＭ５Ｎ、Ｍ１３Ｎとは、ｐチャンネルＭＯＳトランジスタＭ２Ｐに流れる電流を電圧に変換する。ここでの電流電圧変換は、ｎチャンネルＭＯＳトランジスタＭ１０Ｎ、Ｍ１１ＮをＡ級増幅動作域で動作させるように、電流電圧変換特性が設定されている。
【０１０５】
また、pチャンネルＭＯＳトランジスタＭ１４ＰとｎチャンネルＭＯＳトランジスタＭ４１Ｎ、Ｍ１２Ｎとは、pチャンネルＭＯＳトランジスタＭ１Ｐに流れる電流を電圧に変換する。また、pチャンネルＭＯＳトランジスタＭ１７ＰとｎチャンネルＭＯＳトランジスタＭ５１Ｎ、Ｍ１３Ｎとは、pチャンネルＭＯＳトランジスタＭ２Ｐに流れる電流を電圧に変換する。ここでの電流電圧変換は、ｎチャンネルＭＯＳトランジスタＭ１０１Ｎ、Ｍ１１１ＮをＢ級増幅動作域で動作させるように、電流電圧変換特性が設定されている。
【０１０６】
例えば、pチャンネルＭＯＳトランジスタＭ１６Ｐの能力がｎチャンネルＭＯＳトランジスタＭ５Ｎの能力に比べて高いとき、pチャンネルＭＯＳトランジスタＭ１６Ｐが三極管領域で動作し、ｎチャンネルＭＯＳトランジスタＭ５Ｎが飽和領域で動作する。その結果、pチャンネルＭＯＳトランジスタＭ１６ＰのドレインとｎチャンネルＭＯＳトランジスタＭ５Ｎのドレインとの接続点の電圧が上がる。それにしたがって、ｎチャンネルＭＯＳトランジスタＭ１１Ｎのゲート電圧が上がり、ｎチャンネルＭＯＳトランジスタＭ１１Ｎは電流を吸い込もうとする。このとき、差動演算増幅器の出力端子ｏｕｔ−は、シンクとして働く。
【０１０７】
反対に、ｎチャンネルＭＯＳトランジスタＭ５Ｎの能力がpチャンネルＭＯＳトランジスタＭ１６Ｐの能力に比べて高いとき、ｎチャンネルＭＯＳトランジスタＭ５Ｎが三極管領域で動作し、pチャンネルＭＯＳトランジスタＭ１６Ｐが飽和領域で動作する。その結果、pチャンネルＭＯＳトランジスタＭ１６ＰのドレインとｎチャンネルＭＯＳトランジスタＭ５Ｎのドレインとの接続点の電圧が下がる。それにしたがって、ｎチャンネルＭＯＳトランジスタＭ１１Ｎのゲート電圧が下がり、ｎチャンネルＭＯＳトランジスタＭ１１Ｎの電流は止まる。差動演算増幅器としては、pチャンネルＭＯＳトランジスタＭ８Ｐが電流源として働き、ソースとして働く。
【０１０８】
また、pチャンネルＭＯＳトランジスタＭ１５Ｐの能力がｎチャンネルＭＯＳトランジスタＭ４Ｎの能力に比べて高いとき、pチャンネルＭＯＳトランジスタＭ１５Ｐが三極管領域で動作し、ｎチャンネルＭＯＳトランジスタＭ４Ｎが飽和領域で動作する。その結果、pチャンネルＭＯＳトランジスタＭ１５ＰのドレインとｎチャンネルＭＯＳトランジスタＭ４Ｎのドレインとの接続点の電圧が上がる。それにしたがって、ｎチャンネルＭＯＳトランジスタＭ１０Ｎのゲート電圧が上がり、ｎチャンネルＭＯＳトランジスタＭ１０Ｎは電流を吸い込もうとする。このとき、差動演算増幅器の出力端子ｏｕｔ１＋は、シンクとして働く。
【０１０９】
反対に、ｎチャンネルＭＯＳトランジスタＭ４Ｎの能力がpチャンネルＭＯＳトランジスタＭ１５Ｐの能力に比べて高いとき、ｎチャンネルＭＯＳトランジスタＭ４Ｎが三極管領域で動作し、pチャンネルＭＯＳトランジスタＭ１５Ｐが飽和領域で動作する。その結果、pチャンネルＭＯＳトランジスタＭ１５ＰのドレインとｎチャンネルＭＯＳトランジスタＭ４Ｎのドレインとの接続点の電圧が上がる。それにしたがって、ｎチャンネルＭＯＳトランジスタＭ１０Ｎのゲート電圧が下がり、ｎチャンネルＭＯＳトランジスタＭ１０Ｎの電流は止まる。差動演算増幅器としては、pチャンネルＭＯＳトランジスタＭ７Ｐが電流源として働き、ソースとして働く。
【０１１０】
また、pチャンネルＭＯＳトランジスタＭ１７Ｐの能力がｎチャンネルＭＯＳトランジスタＭ５１Ｎの能力に比べて高いとき、pチャンネルＭＯＳトランジスタＭ１７Ｐが三極管領域で動作し、ｎチャンネルＭＯＳトランジスタＭ５１Ｎが飽和領域で動作する。その結果、pチャンネルＭＯＳトランジスタＭ１７ＰのドレインとｎチャンネルＭＯＳトランジスタＭ５１Ｎのドレインとの接続点の電圧が上がる。それにしたがって、ｎチャンネルＭＯＳトランジスタＭ１１１Ｎのゲート電圧が上がり、ｎチャンネルＭＯＳトランジスタＭ１１１Ｎは電流を吸い込もうとする。差動演算増幅器の出力端子ｏｕｔ２−は、シンクとして働く。
【０１１１】
反対に、ｎチャンネルＭＯＳトランジスタＭ５１Ｎの能力がpチャンネルＭＯＳトランジスタＭ１７Ｐの能力に比べて高いとき、ｎチャンネルＭＯＳトランジスタＭ５１Ｎが三極管領域で動作し、pチャンネルＭＯＳトランジスタＭ１７Ｐが飽和領域で動作する。その結果、pチャンネルＭＯＳトランジスタＭ１７ＰのドレインとｎチャンネルＭＯＳトランジスタＭ５１Ｎのドレインとの接続点の電圧が下がる。それにしたがって、ｎチャンネルＭＯＳトランジスタＭ１１１Ｎのゲート電圧が下がり、ｎチャンネルＭＯＳトランジスタＭ１１１Ｎの電流は止まる。
【０１１２】
また、pチャンネルＭＯＳトランジスタＭ１４Ｐの能力がｎチャンネルＭＯＳトランジスタＭ４１Ｎの能力に比べて高いとき、pチャンネルＭＯＳトランジスタＭ１４Ｐが三極管領域で動作し、ｎチャンネルＭＯＳトランジスタＭ４１Ｎが飽和領域で動作する。その結果、pチャンネルＭＯＳトランジスタＭ１４ＰのドレインとｎチャンネルＭＯＳトランジスタＭ４１Ｎのドレインとの接続点の電圧が上がる。それにしたがって、ｎチャンネルＭＯＳトランジスタＭ１０１Ｎのゲート電圧が上がり、ｎチャンネルＭＯＳトランジスタＭ１０１Ｎは電流を吸い込もうとする。差動演算増幅器の出力端子ｏｕｔ２＋は、シンクとして働く。
【０１１３】
反対に、ｎチャンネルＭＯＳトランジスタＭ４１Ｎの能力がpチャンネルＭＯＳトランジスタＭ１４Ｐの能力に比べて高いとき、ｎチャンネルＭＯＳトランジスタＭ４１Ｎが三極管領域で動作し、pチャンネルＭＯＳトランジスタＭ１４Ｐが飽和領域で動作する。その結果、pチャンネルＭＯＳトランジスタＭ１４ＰのドレインとｎチャンネルＭＯＳトランジスタＭ４１Ｎのドレインとの接続点の電圧が上がる。それにしたがって、ｎチャンネルＭＯＳトランジスタＭ１０１Ｎのゲート電圧が下がり、ｎチャンネルＭＯＳトランジスタＭ１０１Ｎの電流は止まる。
【０１１４】
なお、コモンモードフィードバック回路ＣＭＦＢの動作については、従来例と同様である。
【０１１５】
ここで、出力ＭＯＳトランジスタＭ１０Ｐ、Ｍ１０Ｎのトランジスタサイズと電流源Ｍ７Ｎ、Ｍ７Ｐの最適化によって、製造条件のばらつきなどによって生じる差動演算増幅器ＤＯＰＮＮ、ＤＯＰＮＰの正の出力それぞれのランダムなオフセットを個別に低減することができる。
【０１１６】
また、出力ＭＯＳトランジスタＭ１１Ｐ、Ｍ１１Ｎのトランジスタサイズと電流源Ｍ８Ｎ、Ｍ８Ｐの最適化によって、製造条件のばらつきなどによって生じる差動演算増幅器ＤＯＰＮＮ、ＤＯＰＮＰの負の出力のそれぞれのランダムなオフセットを個別に低減することができる。
【０１１７】
図６の差動演算増幅器では、正の出力の電流は、Ａ級動作をさせる正の出力トランジスタＭ１０Ｎ、Ｍ１０Ｐの電流と、Ｂ級動作をさせる正の出力トランジスタＭ１０１Ｎ、Ｍ１０１Ｐの電流との和にすることができる。したがって、図６の差動演算増幅器では正の出力の電流を大きくして飽和を回避しダイナミックな動作を保証するには、Ｂ級動作をする正の出力トランジスタＭ１０１Ｎと正の出力トランジスタＭ１０１Ｐのゲート幅のサイズを大きくするか、正の出力ＭＯＳトランジスタＭ１０１Ｎと正の出力トランジスタＭ１０１Ｐのゲート長のサイズを小さくすればよい。その結果、Ａ級動作をさせる正の出力トランジスタＭ１０Ｎ、Ｍ１０Ｐについては、大きい電流を流せることができるように設計する必要がなくなる。したがって、システムのオフセットを小さい状態に保ちながらダイナミックな動作を保証するために、トランジスタＭ７Ｐ、Ｍ７Ｎの電流を大きくする必要がなくなる。その結果、スタティックな動作の消費電力が削減することができる。しかも、正の出力の電流は、Ａ級動作をさせる正の出力トランジスタＭ１０Ｎ、Ｍ１０Ｐの電流と、Ｂ級動作をさせる正の出力トランジスタＭ１０１Ｎ、Ｍ１０１Ｐの電流の和とできるので、小信号の通過も許されることになり、歪を低減できる。
【０１１８】
また、図６の差動演算増幅器では、負の出力の電流は、Ａ級動作をさせる負の出力トランジスタＭ１１Ｎ、Ｍ１１Ｐの電流と、Ｂ級動作をさせる負の出力トランジスタＭ１１１Ｎ、Ｍ１１１Ｐの電流との和にすることができる。したがって、図６の差動演算増幅器では負の出力の電流を大きくして飽和を回避しダイナミックな動作を保証するには、Ｂ級動作をする負の出力トランジスタＭ１１１Ｎと負の出力トランジスタＭ１１１Ｐのゲート幅のサイズを大きくするか、負の出力ＭＯＳトランジスタＭ１１１Ｎと負の出力トランジスタＭ１１１Ｐのゲート長のサイズを小さくすればよい。その結果、Ａ級動作をさせる負の出力トランジスタＭ１１Ｎ、Ｍ１１Ｐについては、大きい電流を流せることができるように設計する必要がなくなる。したがって、システムのオフセットを小さい状態に保ちながらダイナミックな動作を保証するために、トランジスタＭ８Ｐ、Ｍ８Ｎの電流を大きくする必要がなくなる。その結果、スタティックな動作の消費電力が削減することができる。しかも、負の出力の電流は、Ａ級動作をさせる負の出力トランジスタＭ１１Ｎ、Ｍ１１Ｐの電流と、Ｂ級動作をさせる負の出力トランジスタＭ１１１Ｎ、Ｍ１１１Ｐの電流の和とできるので、小信号の通過も許されることになり、歪を低減できる。
【０１１９】
差動演算増幅器ＤＯＰＮＮにおいて、正の出力ＭＯＳトランジスタＭ１０１ＰをＢ級動作させるためには、電流電圧変換回路を構成するカレントミラーのトランジスタ対に重みを付ける方法と、同じく電流電圧変換回路を構成する電流源のバランスに重みを付ける方法の２通りある。正の出力ＭＯＳトランジスタＭ１０１ＰはカレントミラートランジスタＭ４１Ｐのサイズを、カレントミラートランジスタ４Ｐのサイズとは異ならせることで動作域切り換え電圧が設定可能である。また、電流源トランジスタＭ１４Ｎのサイズを、電流源トランジスタＭ１５Ｎのサイズとは異ならせることでＢ級動作させるための動作域切り換え電圧が設定可能である。
【０１２０】
差動演算増幅器ＤＯＰＮＮにおいて、負の出力ＭＯＳトランジスタＭ１１１ＰをＢ級動作させるためには、電流電圧変換回路を構成するカレントミラーのトランジスタ対に重みを付ける方法と、同じく電流電圧変換回路を構成する電流源のバランスに重みを付ける方法の２通りある。正の出力ＭＯＳトランジスタＭ１１１ＰはカレントミラートランジスタＭ５１Ｐのサイズを、カレントミラートランジスタＭ５Ｐのサイズとは異ならせることで動作域切り換え電圧が設定可能である。また、電流源トランジスタＭ１７Ｎのサイズを、電流源トランジスタＭ１６Ｎのサイズとは異ならせることでＢ級動作させるための動作域切り換え電圧が設定可能である。
【０１２１】
差動演算増幅器ＤＯＰＮＰにおいて、正の出力ＭＯＳトランジスタＭ１０１ＮをＢ級動作させるためには、電流電圧変換回路を構成するカレントミラーのトランジスタ対に重みを付ける方法と、同じく電流電圧変換回路を構成する電流源のバランスに重みを付ける方法の２通りある。正の出力ＭＯＳトランジスタＭ１０１ＮはカレントミラートランジスタＭ４１Ｎのサイズを、カレントミラートランジスタＭ４Ｎのサイズとは異ならせることで動作域切り換え電圧が設定可能である。また、電流源トランジスタＭ１４Ｐのサイズを、電流源トランジスタＭ１５Ｐのサイズとは異ならせることでＢ級動作させるためのオフセット電圧が設定可能である。
【０１２２】
差動演算増幅器ＤＯＰＮＰにおいて、負の出力ＭＯＳトランジスタＭ１１１ＮをＢ級動作させるためには、電流電圧変換回路を構成するカレントミラーのトランジスタ対に重みを付ける方法と、同じく電流電圧変換回路を構成する電流源のバランスに重みを付ける方法の２通りある。正の出力ＭＯＳトランジスタＭ１１１ＮはカレントミラートランジスタＭ５１Ｎのサイズを、カレントミラートランジスタＭ５Ｎのサイズとは異ならせることで動作域切り換え電圧が設定可能である。また、電流源トランジスタＭ１７Ｐのサイズを、電流源トランジスタＭ１６Ｐのサイズとは異ならせることでＢ級動作させるための動作域切り換え電圧が設定可能である。
【０１２３】
図６に示す差動演算増幅器において、図１６の評価回路を用いて測定した入力信号電圧ＶＩＮと負荷抵抗Ｒに流れる出力電流ＩＯＵＴ＋とＩＯＵＴ−の関係を図７に示す。
【０１２４】
図７は、ｎチャンネルＭＯＳトランジスタを入力トランジスタとする図４の差動演算増幅器と、ｐチャンネルＭＯＳトランジスタを入力トランジスタとする図５の差動演算増幅器とを組み合わせた、図６の差動演算増幅器における、入力信号電圧ＶＩＮと負荷抵抗Ｒに流れる出力電流ＩＯＵＴ＋とＩＯＵＴ−の関係を示している。図７では、振幅が異なる複数の入力信号電圧ＶＩＮにそれぞれ対応して、出力電流ＩＯＵＴ＋とＩＯＵＴ−が図示されている。入力信号電圧ＶＩＮの瞬時値が小さいところでも、出力電流ＩＯＵＴ＋とＩＯＵＴ−が現れている。つまり、小信号の通過している。
【０１２５】
さらに、その出力信号の周波数スペクトル図を図８に示す。図２１からわかるように、出力電流ＩＯＵＴ＋とＩＯＵＴ−に歪が少なく、高調波成分のレベルが低くなっている。
【０１２６】
以上のように、この実施の形態によれば、Ａ級増幅動作域で動作する正極性側の出力トランジスタＭ１０Ｎ、Ｍ１０Ｐおよび負極性側の出力トランジスタＭ１１Ｎ、Ｍ１１Ｐの対と並列的に、Ｂ級増幅動作域で動作する正極性側の出力トランジスタＭ１０１Ｎ、Ｍ１０１Ｐおよび負極性側の出力トランジスタＭ１１１Ｎ、Ｍ１１１Ｐの対を設けたので、正極性側の出力トランジスタＭ１０Ｎ、Ｍ１０Ｐおよび負極性側の出力トランジスタＭ１１Ｎ、Ｍ１１Ｐの対の電流容量を小さく設定し、正極性側の出力トランジスタＭ１０１Ｎ、Ｍ１０１Ｐおよび負極性側の出力トランジスタＭ１１１Ｎ、Ｍ１１１Ｐの対の電流容量を大きく設定することにより、システムのオフセットを小さい状態に保ちながら、ダイナミックな動作時に負荷への十分な電流供給を保証し、かつスタティックな動作の消費電力を削減することができ、しかも歪を少なく抑えることができる。
【０１２７】
なお、本実施の形態では差動演算増幅器の出力端子対を２組としたが、図９に示すように、Ｂ級動作させるための動作域切り換え電圧を複数個設定して、出力端子対は３組以上としてもよい。つまり、Ａ級動作する出力トランジスタの他に、Ｂ級動作する出力トランジスタを２組以上設けてもよい。
【０１２８】
なお、本実施の形態では差動演算増幅器をＭＯＳトランジスタで構成したが、バイポーラトランジスタで構成されたＯＴＡ形式の差動演算増幅器でもよい。
【０１２９】
なお、本実施の形態では差動演算増幅器をＭＯＳトランジスタで構成したが、ＢiＣＭＯＳトランジスタで構成されたＯＴＡ形式の差動演算増幅器でもよい。
【０１３０】
図２２に本発明の差動演算増幅器を用いた能動フィルタとして、ローパスフィルタ（ＬＰＦ）の一例を示す。図２２において、ＤＯＰは本発明の差動演算増幅器、Ｒ１、Ｒ２は抵抗、Ｃは負荷コンデンサである。ＩＯＵＴ−、ＩＯＵＴ＋は出力電流である。Ｖｓｉｎは入力信号電圧源、Ｖｒｅｆは差動演算増幅器動作用基準電圧源である。
【０１３１】
図２３に本発明の差動演算増幅器を用いたスイッチトキャパシタフィルタ（ＳＣＦ）の一例を示す。この例では、スイッチトキャパシタフィルタは積分器（インテグレータ）を構成している。図２３において、ＤＯＰは本発明の差動演算増幅器、Ｃ１、Ｃ２は負荷コンデンサ、ＳＷ１１、ＳＷ２１、ＳＷ３２、ＳＷ４２、ＳＷ５１、ＳＷ６１、ＳＷ７２、ＳＷ８２はスイッチである。ＩＯＵＴ−、ＩＯＵＴ＋は出力電流である。Ｖｓｉｎは入力信号電圧源、Ｖｒｅｆは差動演算増幅器動作用基準電圧源である。
【産業上の利用可能性】
【０１３２】
本発明にかかる差動演算増幅器は、出力トランジスタを有し、能動フィルタ（アクティブフィルタ）として有用である。
【０１３３】
また、本発明にかかる差動演算増幅器は、出力トランジスタを有し、スィッチトキャパシタフィルタ（ＳＣＦ）として有用である。
【０１３４】
さらに、本発明にかかる差動演算増幅器は、出力トランジスタを有し、駆動回路等として有用である。また音響増幅器、映像信号増幅器、ライン駆動装置、モータ駆動装置等の用途にも応用できる。
【図面の簡単な説明】
【０１３５】
【図１】本発明の実施の形態による差動演算増幅器の例を示すブロック図である。
【図２】本発明の実施の形態による差動演算増幅器の例を示すブロック図である。
【図３】本発明の実施の形態による差動演算増幅器の例を示す詳細なブロック図である。
【図４】本発明の実施の形態によるｎチャンネルＭＯＳトランジスタを入力トランジスタとする差動演算増幅器の回路例を示す回路図である。
【図５】本発明の実施の形態によるpチャンネルＭＯＳトランジスタを入力トランジスタとする差動演算増幅器の回路例を示す回路図である。
【図６】本発明の実施の形態による差動演算増幅器の回路の一例を示す回路図である。
【図７】本発明の実施の形態による差動演算増幅器の電流波形（ＡＢ級動作）を示す波形図である。
【図８】本発明の実施の形態による差動演算増幅器の周波数スペクトル図である。
【図９】本発明の実施の形態による差動演算増幅器の例を示すブロック図である。
【図１０】従来例の差動演算増幅器のブロック図である。
【図１１】従来例の差動演算増幅器のより詳細なブロック図である。
【図１２】従来例のｎチャンネルＭＯＳトランジスタを入力トランジスタとする差動演算増幅器の回路図である。
【図１３】従来例の差動演算増幅器におけるコモンフィードバックの回路例を示す回路図である。
【図１４】従来例のｐチャンネルＭＯＳトランジスタを入力トランジスタとする差動演算増幅器の回路図である。
【図１５】従来例の差動演算増幅器の構成例を示すブロック図である。
【図１６】評価回路の回路図である。
【図１７】従来例のｎチャンネルＭＯＳトランジスタを入力トランジスタとする差動演算増幅器の出力電流波形を示す波形図である。
【図１８】従来例のｐチャンネルＭＯＳトランジスタを入力トランジスタとする差動演算増幅器の出力電流波形を示す波形図である。
【図１９】従来例の差動演算増幅器の電流波形（ＡＢ級動作）を示す波形図である。
【図２０】従来例の差動演算増幅器の電流波形（Ｂ級動作）を示す波形図である。
【図２１】従来例の差動演算増幅器の周波数スペクトル図である。
【図２２】本発明の差動演算増幅器を用いた能動フィルタの回路図である。
【図２３】本発明の差動演算増幅器を用いたスィッチトキャパシタフィルタの回路図である。
【符号の説明】
【０１３６】
ＤＯＰ、ＤＯＰＮ：  差動演算増幅器
ＤＯＰＮＮ、ＤＯＰＮ１、ＤＯＰＮ２：  ｎチャンネルＭＯＳトランジスタを入力トランジスタとする差動演算増幅器
ＤＯＰＮＰ、ＤＯＰＰ１、ＤＯＰＰ２：  ｐチャンネルＭＯＳトランジスタを入力トランジスタとする差動演算増幅器
Ｍ１Ｎ〜Ｍ１６Ｎ：ｎチャンネルＭＯＳトランジスタ
Ｍ１Ｐ〜Ｍ１６Ｐ：ｐチャンネルＭＯＳトランジスタ
Ｉ１Ｎ、Ｉ１Ｐ：  電流源
Ｃ１Ｐ、Ｃ１１Ｐ、Ｃ１Ｎ、Ｃ１１Ｎ、Ｃ２Ｐ、Ｃ２１Ｐ、Ｃ２Ｎ、Ｃ２１Ｎ：  コンデンサ
Ｒ  ：  負荷抵抗
Ｃ、Ｃ１、Ｃ２：負荷コンデンサ
ＳＷ１１、ＳＷ２１、ＳＷ３２、ＳＷ４２、ＳＷ５１、ＳＷ６１、ＳＷ７２、ＳＷ８２：ＳＣＦ用のスィッチ
ＣＭＦＢ：  コモンモードフィードバック回路
Ｖｓｉｎ：  入力信号電圧源
Ｖｒｅｆ：  差動演算増幅器動作用基準電圧源
【図１】
2008011051.tif 000003
【図２】
2008011051.tif 000004
【図３】
2008011051.tif 000005
【図４】
2008011051.tif 000006
【図５】
2008011051.tif 000007
【図６】
2008011051.tif 000008
【図７】
2008011051.tif 000009
【図８】
2008011051.tif 000010
【図９】
2008011051.tif 000011
【図１０】
2008011051.tif 000012
【図１１】
2008011051.tif 000013
【図１２】
2008011051.tif 000014
【図１３】
2008011051.tif 000015
【図１４】
2008011051.tif 000016
【図１５】
2008011051.tif 000017
【図１６】
2008011051.tif 000018
【図１７】
2008011051.tif 000019
【図１８】
2008011051.tif 000020
【図１９】
2008011051.tif 000021
【図２０】
2008011051.tif 000022
【図２１】
2008011051.tif 000023
【図２２】
2008011051.tif 000024
【図２３】
2008011051.tif 000025