(57)【要約】【課題】スイッチングタイミングを磁気結合手段で調整して、スイッチング時の電圧アンバランスを抑制することが可能であるが、磁気結合手段のリセット期間中に、次のスイッチングを行なった場合、リセット電流の影響でゲート電圧が振動するため、素子電圧アンバランスが発生する可能性がある。  【解決手段】各電圧駆動型半導体素子のゲート線を互いに磁気結合手段で結合したゲート駆動装置において、各電圧駆動型半導体素子のゲート−エミッタ間に電圧クランプ回路を接続する。【選択図】図１
2008043003.tif 000002
【特許請求の範囲】
【請求項１】
電力変換装置の各アームに複数個直列接続された電圧駆動型半導体素子のスイッチングタイミングを調整するために、各電圧駆動型半導体素子のゲート線を互いに磁気結合手段で結合したゲート駆動装置において、各電圧駆動型半導体素子のゲート−エミッタ間に電圧クランプ回路を接続したことを特徴とするゲート駆動装置。
【請求項２】
前記電圧クランプ回路として、定電圧ダイオードの逆直列接続回路を用いたことを特徴とするゲート駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数個直列接続された電圧駆動型半導体素子駆動用のゲート駆動回路に関する。
【背景技術】
【０００２】
図１３に、各アームに電圧駆動型半導体素子を複数個直列接続した一般的な電力変換装置の回路構成図を示す。図１３において、２０は三相交流電源、２１は整流回路、２２は平滑用コンデンサ、２３〜２８は複数個直列接続された電圧駆動型半導体素子で構成したスイッチングアーム、２９はモータ負荷である。
図１３において、複数個直列接続された電圧駆動型半導体素子のスイッチングタイミングがばらついた場合、素子電圧分担が不平衡（電圧アンバランス）となり、最悪の場合には、過電圧が印加された電圧駆動型半導体素子が破壊に至る可能性がある。
この電圧アンバランスを抑制する技術として、特許文献１に開示されているように、各電圧駆動型半導体素子のゲート線を互いに磁気結合手段（コア）により結合することで、スイッチングタイミングを調整する方法がある。
【０００３】
図５に、上述の方法を適用した従来回路例（ゲート駆動装置の主要部分）を示す。図５は、電圧駆動型半導体素子としてＩＧＢＴを用い、ＩＧＢＴを２個直列接続した場合の例である。図５において、１、２はダイオードが逆並列に接続されたＩＧＢＴ、３、５はＩＧＢＴをターンオンさせるためのスイッチ素子（ここでは、ＭＯＳＦＥＴ）、４、６はＩＧＢＴをターンオフさせるためのスイッチ素子（ここでは、ＭＯＳＦＥＴ）、７、９はオン用ゲート抵抗、８、１０はオフ用ゲート抵抗、１１〜１４はゲート電源用平滑コンデンサ、１５は磁気結合手段（コア）である。図５より、ＩＧＢＴ１、２のゲートには、平滑コンデンサ、オン用ゲート抵抗、オフ用ゲート抵抗、ＭＯＳＦＥＴで構成されたゲート駆動回路がそれぞれ接続され、互いのゲート線が磁気結合手段（コア）により結合されている。
【０００４】
従来回路のターンオン時の動作について、図５及び図６に基づいて説明する。図５は回路構成図、図６は動作波形である。図５において、ＩＧＢＴ（Ｑ２）のターンオン信号が、ＩＧＢＴ（Ｑ１）よりも早く入力された場合、ＭＯＳＦＥＴ５がOFF→ONに切り替わり、平滑コンデンサ１３→オン用ゲート抵抗９→ＭＯＳＦＥＴ５→磁気結合手段１５→ＩＧＢＴ（Ｑ２）のゲート→ＩＧＢＴ（Ｑ２）のエミッタ→平滑コンデンサ１３の経路でＩＧＢＴ（Ｑ２）のゲート電流Ig(Q2)が流れる。磁気結合手段１５の一次巻線にゲート電流Ig(Q2)が流れると、磁気結合手段１５の二次巻線にもゲート電流Ig(Q1)が、磁気結合手段１５→ＩＧＢＴ（Ｑ１）のゲート→ＩＧＢＴ（Ｑ１）のエミッタ→平滑コンデンサ１２→オフ用ゲート抵抗８→ＭＯＳＦＥＴ４→磁気結合手段１５の経路で流れるため、ＩＧＢＴ（Ｑ１）のゲート電圧VGE(Q1)とＩＧＢＴ（Ｑ２）のゲート電圧VGE(Q2)が同時に上昇し、ターンオン動作を開始する。この結果、ＩＧＢＴ（Ｑ１）とＩＧＢＴ（Ｑ２）のターンオンタイミングが一致し、図６に示すように、ターンオン時の素子電圧アンバランスを抑制することができる。磁気結合手段がない時はターンオン時の素子電圧VCE(Q1)とVCE(Q2)がばらついているのに対し、磁気結合手段を用いた場合にはターンオン時の素子電圧VCE(Q1)とVCE(Q2)が一致していることがわかる。
【０００５】
従来回路のターンオフ時の動作について、図７及び図８に基づいて説明する。図７は回路構成図、図８は動作波形である。図７において、ＩＧＢＴ（Ｑ２）のターンオフ信号が、ＩＧＢＴ（Ｑ１）よりも早く入力された場合、ＭＯＳＦＥＴ６がOFF→ONに切り替わり、平滑コンデンサ１４→ＩＧＢＴ（Ｑ２）のエミッタ→ＩＧＢＴ（Ｑ２）のゲート→磁気結合手段１５→ＭＯＳＦＥＴ６→オフ用ゲート抵抗１０→平滑コンデンサ１４の経路でＩＧＢＴ（Ｑ２）のゲート電流Ig(Q2)が流れる。磁気結合手段１５の一次巻線にゲート電流Ig(Q2)が流れると、磁気結合回路１５の二次巻線にもゲート電流Ig(Q1)が、磁気結合回路１５→ＭＯＳＦＥＴ３→オン用ゲート抵抗７→平滑コンデンサ１１→ＩＧＢＴ（Ｑ１）のエミッタ→ＩＧＢＴ（Ｑ１）のゲート→磁気結合手段１５の経路で流れるため、ＩＧＢＴ（Ｑ１）のゲート電圧VGE(Q1)とＩＧＢＴ（Ｑ２）のゲート電圧VGE(Q2)が同時に下降し、ターンオフ動作を開始する。この結果、ＩＧＢＴ（Ｑ１）とＩＧＢＴ（Ｑ２）のターンオフタイミングが一致し、図８に示すように、ターンオフ時の素子電圧アンバランスを抑制することができる。磁気結合手段がない時はターンオフ時の素子電圧VCE(Q1)とVCE(Q2)がばらついているのに対し、磁気結合手段を用いた場合にはターンオフ時の素子電圧VCE(Q1)とVCE(Q2)が一致していることがわかる。
【特許文献１】特開２０００−２０４５７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述のように、スイッチングタイミングを磁気結合手段で調整して、スイッチング時の電圧アンバランスを抑制することが可能であるが、磁気結合手段のリセット期間中に、次のスイッチングを行なった場合、リセット電流の影響でゲート電圧が振動しているため、素子電圧アンバランスが発生する可能性がある。
ターンオン時のリセット期間中にターンオフ信号が入力された場合について、図９及び図１０に基づいて説明する。図９は回路構成図、図１０は動作波形である。図９において、ＩＧＢＴ（Ｑ２）にターンオン信号が入力されている状態で、ＩＧＢＴ（Ｑ１）用のターンオン信号が入力されると、ＭＯＳＦＥＴ３がOFF→ONして、磁気結合手段の励磁エネルギーをリセットするモードに切り替わり、リセット電流Ig(Q1)、Ig(Q2)が図９に示す経路で流れる。リセット電流は、磁気結合手段の励磁インダクタンスLmとＩＧＢＴの入力容量Ciesとで共振するため、ゲート電圧VGE(Q1)とゲート電圧VGE(Q2)が振動する（図１０参照）。即ち、Ig(Q1)はゲート電圧VGE(Q1)を下げる方向に、Ig(Q2)はゲート電圧VGE(Q2)を上げる方向に流れ始め、共振動作のより次の期間には逆の動作となる。このリセット期間中に、次のスイッチングであるターンオフ信号が入力されると、そのタイミングによって、ゲート電圧VGE(Q1)とゲート電圧VGE(Q2)の電圧値が異なっているため、磁気結合手段でターンオフタイミングが調整されていても、図１０に示すように、素子電圧アンバランスが発生してしまう可能性がある。
【０００７】
ターンオフ時のリセット期間中にターンオン信号が入力された場合についても、上述と同様な理由から、素子電圧アンバランスが発生する可能性がある（図１１及び図１２参照）。
即ち、ＩＧＢＴ（Ｑ２）用のオフ信号が先に入力された状態で、ＩＧＢＴ（Ｑ１）用のオフ信号が入力された場合、図１１に示す経路でリセット電流Ig(Q1)、Ig(Q2)が流れる。この電流Ig(Q1)はゲート電圧VGE(Q1)を上げる方向に、Ig(Q2)はゲート電圧VGE(Q2)を下げる方向に流れ始め、共振動作のより次の期間には逆の動作となる。このリセット期間中に、次のスイッチングであるターンオン信号が入力されると、そのタイミングによって、ゲート電圧VGE(Q1)とゲート電圧VGE(Q2)の電圧値が異なっているため、磁気結合手段でターンオンタイミングが調整されていても、図１２に示すように、素子電圧アンバランスが発生してしまう可能性がある。
【課題を解決するための手段】
【０００８】
上述の課題を解決するために、第1の発明においては、電力変換装置の各アームに複数個直列接続された電圧駆動型半導体素子のスイッチングタイミングを調整するために、各電圧駆動型半導体素子のゲート線を互いに磁気結合手段で結合したゲート駆動装置において、各電圧駆動型半導体素子のゲート−エミッタ間に電圧クランプ回路を接続する。
第２の発明においては、前記電圧クランプ回路として、定電圧ダイオードの逆直列接続回路を用いる。
【発明の効果】
【０００９】
本発明によれば、複数個直列接続された電圧駆動型半導体素子のスイッチングタイミングを調整するために、各電圧駆動型半導体素子のゲート線を互いに磁気結合手段で結合したゲート駆動装置において、各電圧駆動型半導体素子のゲート−エミッタ間に電圧クランプ回路を接続することによって、磁気結合回路のリセット動作中にオンオフ信号が入力された場合においても、スイッチング時の素子電圧アンバランスを抑制することができる。また、本発明により、特にパルス幅変調制御を適用した電力変換装置の信頼性向上を図ることが可能となる。
【発明を実施するための最良の形態】
【００１０】
本発明の要点は、電力変換装置の各アームに複数個直列接続された電圧駆動型半導体素子のスイッチングタイミングを調整するために、各電圧駆動型半導体素子のゲート線を互いに磁気結合手段で結合したゲート駆動装置において、各電圧駆動型半導体素子のゲート−エミッタ間に電圧クランプ回路を接続することにより、磁気結合手段の磁気リセット中にオンオフ信号が入力された場合でもスイッチング時の素子電圧アンバランスを抑制することである。
【実施例１】
【００１１】
図１に、本発明の第1の実施例を示す。図１は、電圧駆動型半導体素子としてＩＧＢＴを適用し、ＩＧＢＴを２個直列に接続した場合の例である。図５の従来例と同様な機能を有するものには、同様な記号を付けている。図１において、１、２はダイオードが逆並列に接続されたＩＧＢＴ、３、５はＩＧＢＴをターンオンさせるためのスイッチ素子（ここでは、ＭＯＳＦＥＴ）、４、６はＩＧＢＴをターンオフさせるためのスイッチ素子（ここでは、ＭＯＳＦＥＴ）、７、９はオン用ゲート抵抗、８、１０はオフ用ゲート抵抗、１１〜１４はゲート電源用平滑コンデンサ、１５は磁気結合手段、１６〜１９は電圧クランプ回路（ここでは、ツェナーダイオード）である。
図１より、ＩＧＢＴ１、２には、平滑コンデンサ、オン用ゲート抵抗、オフ用ゲート抵抗、ＭＯＳＦＥＴで構成されたゲート駆動回路がそれぞれ接続され、互いのゲート線が磁気結合手段によって結合されている。そして、ＩＧＢＴ１のゲート−エミッタ間に、ツェナーダイオード１６、１７の逆直列で構成された電圧クランプ回路が、ＩＧＢＴ２のゲート−エミッタ間に、ツェナーダイオード１８、１９の逆直列回路で構成された電圧クランプ回路が、各々接続される。
【００１２】
本発明によるゲート駆動装置の動作を、ターンオン時のリセット期間中にターンオフ信号が入力された場合について、図１及び図２に基づいて説明する。図１は回路構成図、図２は動作波形である。図１において、ＩＧＢＴ（Ｑ２）にターンオン信号が入力されている状態（図２参照）で、ＩＧＢＴ（Ｑ１）用のターンオン信号が入力されると、ＭＯＳＦＥＴ３がOFF→ONして、磁気結合手段の励磁エネルギーをリセットするモードに切り替わり、ゲート電圧VGEがツェナー電圧に達すると、ゲート電圧がクランプされる。これによって、リセット電流がツェナーダイオードに流れるため、磁気結合手段の励磁インダクタンスLmとＩＧＢＴの入力容量Ciesとの共振経路がなくなり、ゲート電圧振動が抑制される。したがって、このリセット期間中に、次のスイッチングであるターンオフ信号が入力されても、電圧クランプ回路で各ゲート電圧を等しい値にクランプしているため、ゲート電圧VGE(Q1)とゲート電圧VGE(Q2)の電圧値が一致し、磁気結合回路でターンオフタイミングが調整されているため、図２に示すように、素子電圧アンバランスが発生しなくなる。
【００１３】
ターンオフ時のリセット期間中にターンオン信号が入力された場合についても、上述と同様な理由から、素子電圧アンバランスが発生しなくなる（図３及び図４参照）。
図３において、ＩＧＢＴ（Ｑ２）にターンオフ信号が入力されている状態（図４参照）で、ＩＧＢＴ（Ｑ１）用のターンオフ信号が入力されると、ＭＯＳＦＥＴ４がOFF→ONして、磁気結合手段の励磁エネルギーをリセットするモードに切り替わり、ゲート電圧VGEがツェナー電圧に達すると、ゲート電圧がクランプされる。
これにより、リセット電流がツェナーダイオードに流れるため、磁気結合手段の励磁インダクタンスLmとＩＧＢＴの入力容量Ciesとの共振経路がなくなり、ゲート電圧振動が抑制される。したがって、このリセット期間中に、次のスイッチングであるターンオン信号が入力されても、電圧クランプ回路で各ゲート電圧を等しい値にクランプしているためゲート電圧VGE(Q1)とゲート電圧VGE(Q2)の電圧値が一致し、磁気結合手段でターンオンタイミングが調整されているため、図２に示すように、素子電圧アンバランスが発生しなくなる。
【００１４】
以上より、本発明によるゲート駆動装置は、磁気結合回路のリセット期間中のゲート電圧振動をなくすることができるため、リセット期間中にスイッチングを行なった場合の素子電圧アンバランスを抑制することができる。
【産業上の利用可能性】
【００１５】
本発明は、半導体スイッチング素子を直列接続して使用する場合のゲート駆動装置の構成方法に関する提案であり、高圧大容量電源、高圧大容量電動機駆動装置などへの適用が可能である。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施例を示す回路構成図（ターンオン時）
【図２】図1の動作を示す動作波形図
【図３】本発明の実施例を示す回路構成図（ターンオフ時）
【図４】図３の動作を示す動作波形図
【図５】従来の実施例を示す回路構成図（ゲートコア動作時、ターンオン時）
【図６】図５の動作を示す動作波形図
【図７】従来の実施例を示す回路構成図（ゲートコア動作時、ターンオフ時）
【図８】図７の動作を示す動作波形図
【図９】従来の実施例を示す回路構成図（ゲートコアリセット時、ターンオン時）
【図１０】図9の動作を示す動作波形図
【図１１】従来の実施例を示す回路構成図（ゲートコアリセット時、ターンオフ時）
【図１２】図１１の動作を示す動作波形図
【図１３】直列接続素子を用いた電力変換装置の回路構成図
【符号の説明】
【００１７】
１、２・・・ＩＧＢＴ          ３、５・・・ＭＯＳＦＥＴ
４、６・・・ＭＯＳＦＥＴ          ７、９・・・オン用ゲート抵抗
８、１０・・・オフ用ゲート抵抗      １１〜１４・・・電源用コンデンサ
１５・・・磁気結合手段（コア）        １６〜１９・・・ツェナーダイオード
２０・・・三相交流電源          ２１・・・整流回路          
２２・・・平滑コンデンサ
２３〜２８・・・スイッチングアーム          ２９・・・モータ負荷
【図１】
2008043003.tif 000003
【図２】
2008043003.tif 000004
【図３】
2008043003.tif 000005
【図４】
2008043003.tif 000006
【図５】
2008043003.tif 000007
【図６】
2008043003.tif 000008
【図７】
2008043003.tif 000009
【図８】
2008043003.tif 000010
【図９】
2008043003.tif 000011
【図１０】
2008043003.tif 000012
【図１１】
2008043003.tif 000013
【図１２】
2008043003.tif 000014
【図１３】
2008043003.tif 000015