(57)【要約】【課題】映像信号を書き込むときの隣接信号線間の寄生容量によるカップリングに起因する縦スジを抑制する。【解決手段】疑似線順次駆動にて映像信号を書き込む際に、立ち上がり（または、立ち下がり）が徐々に変化する波形の水平スイッチパルスＨＣＫ１〜ＨＣＫ４を用いて水平スイッチ回路３３の各スイッチＳＷ１〜ＳＷｎを駆動することで、隣接する信号線間の寄生容量によるカップリングの影響を抑えるようにする。【選択図】図１
2008170687.tif 000002
【特許請求の範囲】
【請求項１】
液晶セルを含む画素が行列状に配置され、当該行列状の画素配列に対して画素列ごとに信号線が配線されてなる画素アレイ部と、
前記画素アレイ部の各画素を行単位で選択する第１駆動手段と、
映像信号を供給するビデオ線と前記信号線の各々との間に配置されたスイッチ群からなるスイッチ回路を有し、隣接するＮ本の信号線（Ｎは２以上の整数）を単位として、当該単位ごとにＮ系統の映像信号を入力するとともに、当該Ｎ系統の映像信号をＮ本の信号線を介してＮ個の画素に順番に前記スイッチ回路を介して書き込む第２駆動手段とを備え、
前記第２駆動手段は、立ち上がりまたは立ち下がりが徐々に変化する波形の信号によって前記スイッチ回路の各スイッチを駆動する
ことを特徴とする液晶表示装置。
【請求項２】
液晶セルを含む画素が行列状に配置され、当該行列状の画素配列に対して画素列ごとに信号線が配線されてなる画素アレイ部と、
前記画素アレイ部の各画素を行単位で選択する第１駆動手段と、
映像信号を供給するビデオ線と前記信号線の各々との間に配置されたスイッチ群からなるスイッチ回路を有し、隣接するＮ本の信号線（Ｎは２以上の整数）を単位として、当該単位ごとにＮ系統の映像信号を入力するとともに、当該Ｎ系統の映像信号をＮ本の信号線を介してＮ個の画素に順番に前記スイッチ回路を介して書き込む第２駆動手段とを備えた液晶表示装置の駆動方法であって、
立ち上がりまたは立ち下がりが徐々に変化する波形の信号によって前記スイッチ回路の各スイッチを駆動する
ことを特徴とする液晶表示装置の駆動方法。
【請求項３】
液晶セルを含む画素が行列状に配置され、当該行列状の画素配列に対して画素列ごとに信号線が配線されてなる画素アレイ部と、
前記画素アレイ部の各画素を行単位で選択する第１駆動手段と、
映像信号を供給するビデオ線と前記信号線の各々との間に配置されたスイッチ群からなるスイッチ回路を有し、隣接するＮ本の信号線（Ｎは２以上の整数）を単位として、当該単位ごとにＮ系統の映像信号を入力するとともに、当該Ｎ系統の映像信号をＮ本の信号線を介してＮ個の画素に順番に前記スイッチ回路を介して書き込む第２駆動手段とを備え、  立ち上がりまたは立ち下がりが徐々に変化する波形の信号によって前記スイッチ回路の各スイッチを駆動する
液晶表示装置を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置、液晶表示装置の駆動方法および電子機器に関する。
【背景技術】
【０００２】
液晶セルを含む画素が行列状に２次元配置されてなる液晶表示装置において、各画素に映像信号を書き込むための駆動方式として、画素単位に順番に映像信号を書き込む点順次駆動方式と、行単位に一斉に映像信号を書き込む線順次駆動方式がある。
【０００３】
点順次駆動方式の液晶表示装置では、選択行の各画素に対して順番に映像信号を書き込むときの信号線の電位変化が、隣接信号線との間に介在する寄生容量によるカップリングによって当該隣接信号線の電位が持ち上げられ、このカップリングに起因する電位変化が縦スジとして認識されてしまうことが知られている（例えば、特許文献１参照）。
【０００４】
【特許文献１】特開２００３−３３７３２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このような、信号線間の寄生容量のカップリングに起因する縦スジの問題は、点順次駆動方式の液晶表示装置に限らず、線順次駆動方式でも特殊な駆動方式を採る液晶表示装置において顕著に発生することが判明した。
【０００６】
その特殊な駆動方式とは、隣接するＮ本の信号線（Ｎは２以上の整数）を単位として、当該単位ごとにＮ系統の映像信号を入力するとともに、当該Ｎ系統の映像信号をＮ本の信号線を介してＮ個の画素に順番に書き込む駆動方式である（以下、この駆動方式を「疑似線順次駆動方式」と記述する）。
【０００７】
ここで、図１６を用いて、Ｎ＝４の疑似線順次駆動方式を例に挙げて説明する。４系統の映像信号ＳＩＧ１〜ＳＩＧ４がビデオ線１０１−１〜１０１−４を介して入力される。これらビデオ線１０１−１〜１０１−４と例えばｉ列目〜ｉ＋３列目の４本の信号線１０２−ｉ〜１０２−ｉ＋３との間には、水平スイッチ１０３−ｉ〜１０３−ｉ＋３が接続されている。
【０００８】
これら水平スイッチ１０３−ｉ〜１０３−ｉ＋３は、クロック線１０４−１〜１０４−４を介して入力される水平スイッチパルスＨＣＫ１〜ＨＣＫ４によって順番にオン（閉）駆動されることにより、４系統の映像信号ＳＩＧ１〜ＳＩＧ４を４本の信号線１０２−ｉ〜１０２−ｉ＋３を介して４個の画素１０５−ｉ〜１０５−ｉ＋３に順番に書き込む。
【０００９】
図１７に、水平スイッチパルスＨＣＫ１〜ＨＣＫ４および４系統の映像信号ＳＩＧ１〜ＳＩＧ４のタイミング関係を示す。
【００１０】
図１７から明らかなように、４本の信号線１０２−ｉ〜１０２−ｉ＋３を単位とする４系統の映像信号ＳＩＧ１〜ＳＩＧ４の書き込みは１Ｈ（Ｈは水平期間）内で行われ、またある１Ｈ内の４系統目の映像信号ＳＩＧ４の書き込みタイミングと次の１Ｈの１系統目の映像信号ＳＩＧ１の書き込みタイミングとの間には水平ブランキング期間が存在する。
【００１１】
ここで、信号線線１０２−ｉ〜１０２−ｉ＋３の相互間に寄生容量Ｃｐが存在することにより、映像信号ＳＩＧ１〜ＳＩＧ４の書き込みの際に、図１７に示すように、映像信号ＳＩＧ１が書き込まれる信号線１０２−ｉは、一方の側に隣接する信号線１０２−ｉ＋１に映像信号ＳＩＧ２を書き込むときと、他方の側に隣接する信号線１０２−ｉ−１に映像信号ＳＩＧ４を書き込むときの２回に亘って、寄生容量ＣｐによるカップリングによってΔＶだけ信号線電位が持ち上げられる。
【００１２】
映像信号ＳＩＧ２が書き込まれる信号線１０２−ｉ＋１については、信号線１０２−ｉ＋２に映像信号ＳＩＧ３を書き込むときの１回だけ、映像信号ＳＩＧ３が書き込まれる信号線１０２−ｉ＋２については、信号線１０２−ｉ＋３に映像信号ＳＩＧ４を書き込むときの１回だけそれぞれカップリングを受ける。一方、映像信号ＳＩＧ４が書き込まれる信号線１０２−ｉ＋３については、最終書き込みのためにカップリングは受けない。
【００１３】
これにより、信号線１０２−ｉでは２回のカップリングによって信号線電位が２ΔＶだけ変化するのに対して、信号線１０２−ｉ＋３ではカップリングによる信号線電位の変化がないために、隣り合う両信号線１０２−ｉ，１０２−ｉ＋３間に２ΔＶもの電位差が発生する。その結果、信号線１０２−ｉ，１０２−ｉ＋３間の電位差２ΔＶが縦スジとして認識される。
【００１４】
そこで、本発明は、映像信号を書き込むときの隣接信号線間の寄生容量によるカップリングに起因する縦スジを抑制可能な液晶表示装置、液晶表示装置の駆動方法および電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明による液晶表示装置は、液晶セルを含む画素が行列状に配置され、当該行列状の画素配列に対して画素列ごとに信号線が配線されてなる画素アレイ部と、前記画素アレイ部の各画素を行単位で選択する第１駆動手段と、映像信号を供給するビデオ線と前記信号線の各々との間に配置されたスイッチ群からなるスイッチ回路を有し、隣接するＮ本の信号線（Ｎは２以上の整数）を単位として、当該単位ごとにＮ系統の映像信号を入力するとともに、当該Ｎ系統の映像信号をＮ本の信号線を介してＮ個の画素に順番に前記スイッチ回路を介して書き込む第２駆動手段とを備え、立ち上がりまたは立ち下がりが徐々に変化する波形の信号によって前記スイッチ回路の各スイッチを駆動することを特徴とする。
【００１６】
上記構成の液晶表示装置および当該液晶表示装置を有する電子機器において、疑似線順次駆動にて映像信号を書き込む際に、映像信号を書き込むスイッチを、立ち上がりまたは立ち下がりが徐々に変化する波形の信号によって駆動することで、信号線を信号電位によって徐々に充電する形となるために、隣接する信号線間の寄生容量によるカップリングの影響が抑えられる。
【発明の効果】
【００１７】
本発明によれば、疑似線順次駆動にて映像信号を書き込む際に、隣接する信号線間の寄生容量によるカップリングの影響を抑えることができるために、当該カップリングに起因する縦スジを抑制できる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１９】
図１は、本発明の一実施形態に係る疑似線順次駆動方式のアクティブマトリクス型液晶表示装置の構成例を示すシステム構成図である。ここで、液晶表示装置は、少なくとも一方が透明な２枚の基板（図示せず）が対向して配置され、これら２枚の基板間に液晶材料が封入されて液晶層を形成したパネル構造となっている。
【００２０】
図１において、画素１０は、アクティブ素子である例えばＴＦＴ(Thin Film Transistor;薄膜トランジスタ)からなる画素トランジスタ１１と、この画素トランジスタ１１のドレイン電極に画素電極が接続された液晶セル１２と、この液晶セル１２の画素電極に一方の電極が接続された保持容量１３とを有し、一方の基板上に行列状（マトリクス状）に２次元配置されて画素アレイ部２０を形成している。ここで、液晶セル１２は、画素電極とこれに対向して形成される対向電極との間で発生する液晶容量を意味する。
【００２１】
画素アレイ部２０には、ｍ行ｎ列の画素配列に対して画素行ごとに走査線２１−１〜２１−ｍが配線され、画素列ごとに信号線２２−１〜２２−ｎが配線されている。そして、行列状に配置された画素１０の各々において、画素トランジスタ１１のゲート電極が走査線２１−１〜２１−ｍに接続され、ソース電極が信号線２２−１〜２２−ｎに接続されている。
【００２２】
液晶セル１２の対向電極は、他方の基板（対向基板）に全画素に対して共通に、ＩＴＯ(Indium Tin Oxide)等によって形成されたいわゆるベタ配線となっている。このベタ配線の対向電極には、コモン線２３を介してコモン電位ＶＣＯＭが供給される。このコモン電位ＶＣＯＭは、保持容量１３の他方の電極には全画素共通に与えられる。
【００２３】
画素アレイ部２０の各画素１０を駆動する駆動回路として、画素アレイ部２０の例えば左側に垂直（Ｖ）ドライバ３１が配置され、画素アレイ部２０の例えば上側に水平（Ｈ）ドライバ３２が配置され、画素アレイ部２０と水平ドライバ３２との間に水平スイッチ回路３３が配置されている。
【００２４】
なお、ここでは、図面の簡略化のために、垂直ドライバ３１、水平ドライバ３２およびスイッチ回路３３のみを図示したが、必要に応じて、レベルシフト回路やプリチャージ回路なども駆動回路として配置される。
【００２５】
また、水平ドライバ３２と水平スイッチ回路３３との間には、Ｎ系統（Ｎは２以上の整数、本例ではＮ＝４）の映像信号ＳＩＧ１〜ＳＩＧ４をそれぞれ伝送する４本のビデオ線３４−１〜３４−４と、４相の水平スイッチパルスＨＣＫ１〜ＨＣＫ４をそれぞれ伝送する４本のクロック線３５−１〜３５−４とが配線されている。
【００２６】
垂直ドライバ３１は第１駆動手段であり、例えばシフトレジスタやバッファなどによって構成され、垂直スタート信号ＶＳＴが与えられると、垂直クロック信号ＶＣＫに同期して順次次段の転送段にパルスを転送し、各転送段から画素アレイ部２０の各画素１０を行単位で選択走査するための走査パルスを出力する。この走査パルスは、走査線２１−１〜２１−ｍを介して各画素１０に行単位で順に与えられることで、各画素１０の画素トランジスタ１２を行単位でオン／オフ駆動する。
【００２７】
水平ドライバ３２は、例えばシフトレジスタやバッファなどによって構成され、水平スタート信号ＨＳＴが与えられると、水平クロック信号ＨＣＫに同期して順次次段の転送段にパルスを転送し、各転送段から４相の水平スイッチパルスＨＣＫ１〜ＨＣＫ４を１Ｈ周期で繰り返し出力する。これら４相の水平スイッチパルスＨＣＫ１〜ＨＣＫ４は、４本のクロック線３５−１〜３５−４にそれぞれ供給される。
【００２８】
水平スイッチ回路３３は、４系統の映像信号ＳＩＧ１〜ＳＩＧ４に対応して４本の信号線を単位とし、当該単位ごとに４個のスイッチが配置されてなるスイッチ回路３３−１〜３３−ｉ（ｉ＝ｎ／４）によって構成されている。
【００２９】
スイッチ回路３３−１〜３３−ｉ、例えばスイッチ回路３３−１の４個のスイッチＳＷ１〜ＳＷ４のうち、スイッチＳＷ１は、信号線２２−１とビデオ線３４−１との間に接続され、水平ドライバ３２からクロック線３５−１を介して与えられる水平スイッチパルスＨＣＫ１に応答してオン状態になることで、ビデオ線３４−１を介して与えられる映像信号ＳＩＧ１を、信号線２２−１を介して１列目の選択行の画素に書き込む。
【００３０】
スイッチＳＷ２は、信号線２２−２とビデオ線３４−２との間に接続され、水平ドライバ３２からクロック線３５−２を介して与えられる水平スイッチパルスＨＣＫ２に応答してオン状態になることで、ビデオ線３４−２を介して与えられる映像信号ＳＩＧ２を、信号線２２−２を介して２列目の選択行の画素に書き込む。
【００３１】
スイッチＳＷ３は、信号線２２−３とビデオ線３４−３との間に接続され、水平ドライバ３２からクロック線３５−３を介して与えられる水平スイッチパルスＨＣＫ３に応答してオン状態になることで、ビデオ線３４−３を介して与えられる映像信号ＳＩＧ３を、信号線２２−３を介して３列目の選択行の画素に書き込む。
【００３２】
スイッチＳＷ４は、信号線２２−４とビデオ線３４−４との間に接続され、水平ドライバ３２からクロック線３５−４を介して与えられる水平スイッチパルスＨＣＫ４に応答してオン状態になることで、ビデオ線３４−４を介して与えられる映像信号ＳＩＧ４を、信号線２２−４を介して４列目の選択行の画素に書き込む。
【００３３】
以降、４本の信号線を単位とするスイッチ回路３３−２〜３３−ｉについても、スイッチ回路３３−１の４個のスイッチＳＷ１〜ＳＷ４と同様の接続関係で、ビデオ線３４−１〜３４−４の各々と信号線２２−５〜２２−ｎの各々との間に接続されている。
【００３４】
上述した水平ドライバ３２および水平スイッチ回路３３の各スイッチ回路３３−１〜３３−ｉは第２駆動手段を構成しており、当該第２駆動手段の作用により、隣接するＮ本の信号線（本例では、Ｎ＝４）を単位として、当該単位ごとに４系統の映像信号ＳＩＧ１〜ＳＩＧ４を入力するとともに、当該４系統の映像信号ＳＩＧ１〜ＳＩＧ４を４本の信号線を介して４個の画素に順番に書き込む疑似線順次駆動が行われる。
【００３５】
上記構成の疑似線順次駆動方式の液晶表示装置において、本実施形態では、水平スイッチ回路３３におけるスイッチ回路３３−１〜３３−ｉの各スイッチＳＷを駆動する水平スイッチパルスＨＣＫ１〜ＨＣＫ４の立ち上がり波形または立ち下がり波形を徐々に変化させることにより、映像信号ＳＩＧ１〜ＳＩＧ４を書き込むときの隣接信号線間の寄生容量によるカップリングに起因する縦スジを抑制することを特徴としている。以下に、その構成および作用について具体的に説明する。
【００３６】
（水平ドライバ）
先ず、図２を用いて、水平スイッチパルスＨＣＫ１〜ＨＣＫ４を発生する水平ドライバ３２の構成について説明する。
【００３７】
図２に示すように、水平ドライバ３２は、水平スイッチパルスＨＣＫ１〜ＨＣＫ４に対応した４段構成のシフトレジスタ３２１と４個のバッファ（最終段）３２２−１〜３２２−４によって構成されている。
【００３８】
シフトレジスタ３２１は、水平スタートパルス信号ＨＳＴが入力されると、当該水平スタートパルス信号ＨＳＴを水平クロック信号ＨＣＫに同期して順次シフトすることによって各シフト段（転送段）からシフトパルスを順次出力する。これらシフトパルスは、バッファ３２２−１〜３２２−４を経た後、クロック線３５−１〜３５−４を介してスイッチ回路３３−１〜３３−ｉに水平スイッチパルスＨＣＫ１〜ＨＣＫ４として供給される。
【００３９】
（最終段バッファ）
続いて、図３を用いて、水平ドライバ３２における最終段バッファ３２２（３２２−１〜３２２−４）の回路構成について説明する。
【００４０】
図３に示すように、最終段バッファ３２２（３２２−１〜３２２−４）は、インバータ３２２１とＣＭＯＳインバータ３２２２によって構成されている。ＣＭＯＳインバータ３２２２は、電源端子３２３とグランドとの間に直列に接続され、各ゲートがインバータ３２２１の出力端に共通に接続されたＰチャネルＭＯＳトランジスタ３２２３およびＮチャネルＭＯＳトランジスタ３２２４によって構成されている。
【００４１】
上記構成の最終段バッファ３２２の例えば正側電源電圧として、図１に示す電源供給回路３６から電源端子３２３を介して電源電圧が供給される。ただし、電源供給回路３６から与えられる電源電圧は定電圧ではない。
【００４２】
（電源供給回路）
図４は、電源供給回路３６の具体的な回路構成の一例を示す回路図である。ここでは、最終段バッファ３２２の正側電源電圧を生成する回路構成の場合を例に挙げて説明するものとする。
【００４３】
図４に示すように、本例に係る電源供給回路３６は、時定数回路３６１と出力波形生成回路３６２によって構成されている。時定数回路３６１には、“Ｌ”レベルでアクティブとなる負論理の入力パルスＡが入力される。出力波形生成回路３６２には、“Ｈ”レベルでアクティブとなる正論理の入力パルスＢが入力される。
【００４４】
出力波形生成回路３６２の入力パルスＢは、最終段バッファ３２２の入力パルスＨＣＫｉｎに同期して、時定数回路３６１の入力パルスＡのアクティブ期間（“Ｌ”レベルの期間）の途中でアクティブとなり、入力パルスＡのアクティブ状態から非アクティブ状態への遷移タイミングから一定時間が経過した後に、アクティブ状態から非アクティブ状態へ遷移する。なお、入力パルスＢのパルス幅は、最終段バッファ３２２の入力パルスＨＣＫｉｎのパルス幅よりも若干狭く設定されている。
【００４５】
時定数回路３６１は、インバータ３６１１と、グランドと電源電圧ＶＤＤ（例えば、１５．５Ｖ）の電源ラインとの間に直列に接続されたＮチャネルＭＯＳトランジスタ３６１２および分圧抵抗３６１３，３６１４によって構成されている。ここで、分圧抵抗３６１３，３６１４は、略同一の抵抗値を有する。時定数回路３６１の出力電圧ＨＣＬＲは、出力波形生成回路３６２にその負側電源電圧として与えられる。
【００４６】
出力波形生成回路３６２は、正側電源（ＶＤＤ）と負側電源との間に直列に接続されたＰチャネルＭＯＳトランジスタ３６２１とＮチャネルＭＯＳトランジスタ３６２２からなり、入力パルスＢを各ゲート入力とするＣＭＯＳインバータによって構成されている。そして、ＮチャネルＭＯＳトランジスタ３６２２のソースに、時定数回路３６１の出力電圧ＨＣＬＲが負側電源電圧として与えられる。
【００４７】
この出力波形生成回路３６２の出力電圧ＨＶＤＤＧは、先述した水平ドライバ３２における最終段バッファ３２２（３２２−１〜３２２−４）にその正側電源電圧として与えられる。
【００４８】
続いて、上記構成の電源供給回路３６の回路動作について、図５のタイミング波形図を用いて説明する。
【００４９】
図５には、入力パルスＡと、最終段バッファ３２２の入力パルスＨＣＫｉｎと、時定数回路３６１の出力電圧ＨＣＬＲと、入力パルスとＢ、出力波形生成回路３６２の出力電圧ＨＶＤＤＧと、最終段バッファ３２２の出力パルスＨＣＫｏｕｔの各タイミング関係を示している。
【００５０】
先ず、入力パルスＡがアクティブ（“Ｌ”レベル）になると、時定数回路３６１のＮチャネルＭＯＳトランジスタ３６１２がオン状態になり、分圧抵抗３６１３，３６１４による分圧回路を形成する。
【００５１】
これにより、分圧抵抗３６１３，３６１４による分圧ノードの電圧、即ち時定数回路３６１の出力電圧ＨＣＬＲは、電源電圧ＶＤＤから本時定数回路３６１の時定数で徐々に下降し、分圧抵抗３６１３，３６１４の各抵抗値が略同一であることから、やがて電源電圧ＶＤＤの略１／２の電圧値に収束する。
【００５２】
時定数回路３６１の出力電圧ＨＣＬＲが略ＶＤＤ／２に収束したタイミングで、最終段バッファ３２２に入力パルスＨＣＫｉｎが入力され、同時に、出力波形生成回路３６２に入力パルスＢが入力される。このとき、出力波形生成回路３６２の負側電源電圧として時定数回路３６１の出力電圧ＨＣＬＲが与えられ、当該出力電圧ＨＣＬＲが略ＶＤＤ／２であることから、出力波形生成回路３６２の出力電圧ＨＶＤＤＧも略ＶＤＤ／２である。
【００５３】
その後、入力パルスＡが“Ｌ”レベルから“Ｈ”レベルの遷移すると、時定数回路３６１のＮチャネルＭＯＳトランジスタ３６１２がオフ状態になるために、時定数回路３６１の出力電圧ＨＣＬＲは、略ＶＤＤ／２から電源電圧ＶＤＤに向けて本時定数回路３６１の時定数で徐々に上昇し、やがて電源電圧ＶＤＤに収束する。
【００５４】
このように、時定数回路３６１の出力電圧ＨＣＬＲが略ＶＤＤ／２から電源電圧ＶＤＤに向けて徐々に上昇することで、出力波形生成回路３６２の出力電圧ＨＶＤＤＧも略ＶＤＤ／２から電源電圧ＶＤＤに向けて徐々に上昇する。
【００５５】
そして、入力パルスＢが“Ｈ”レベルから“Ｌ”レベルに遷移したタイミングで、出力波形生成回路３６２のＰチャネルトランジスタ３６２１がオン状態になるために、出力波形生成回路３６２の出力電圧ＨＶＤＤＧは瞬時に電源電圧ＶＤＤになる。
【００５６】
この電源供給回路３６で生成された電源電圧、即ち出力波形生成回路３６２の出力電圧ＨＶＤＤＧは、図３に示した最終段バッファ３２２の電源端子３２３に、その正側電源電圧として供給され、ＰチャネルＭＯＳトランジスタ３２２３のソースに印加される。
【００５７】
これにより、図５のタイミング波形図から明らかなように、最終段バッファ３２２の矩形の入力パルスＨＣＫｉｎに対して、その出力パルスＨＣＫｏｕｔは、先ず略ＶＤＤ／２に立ち上がり、入力パルスＨＣＫｉｎのパルス幅の中間を過ぎてから徐々に立ち上がり、最終的に電源電圧ＶＤＤに収束する波形となる。
【００５８】
そして、最終段バッファ３２２−１〜３２２−４の各出力パルスＨＣＫｏｕｔは、水平スイッチ回路３３のスイッチＳＷ１〜ＳＷｎを駆動する水平スイッチパルスＨＣＫ１〜ＨＣＫ４として供給される。
【００５９】
このように、入力パルスＨＣＫｉｎに対して立ち上がりを大幅に鈍らせた、即ち立ち上がりが徐々に変化する波形の水平スイッチパルスＨＣＫ１〜ＨＣＫ４を用いて水平スイッチ回路３３の各スイッチＳＷ１〜ＳＷｎを駆動することで、映像信号ＳＩＧ１〜ＳＩＧ４を信号線２２−１〜２２−ｎに書き込むときに、信号線２２−１〜２２−ｎを信号電位によって徐々に充電する形となるために、隣接する信号線間の寄生容量によるカップリングの影響を低減できる。
【００６０】
具体的には、図６のタイミング波形図に示すように、疑似線順次駆動（書き込み）において、最終書き込みとなる映像信号ＳＩＧ４を書き込む信号線のみならず、水平スイッチパルスＨＣＫ１〜ＨＣＫ４が矩形で、その立ち上がりが急峻な場合には、最初の書き込みとなる映像信号ＳＩＧ１を書き込む信号線や、２番目、３番目の書き込みとなる映像信号ＳＩＧ２，ＳＩＧ３を書き込む各信号線においても寄生容量によるカップリングの影響を低減できるために、カップリングに起因する縦スジを抑制することができる。
【００６１】
また、水平スイッチパルスＨＣＫ１〜ＨＣＫ４の立ち上がり波形が徐々に立ち上がることにより、疑似線順次駆動（書き込み）において、水平スイッチパルスＨＣＫ１〜ＨＣＫ４の相ごとに一括してオン状態になる筈のスイッチのオンタイミングがバラツキ、スイッチが相ごとに一括してオン状態にならないために、映像信号の書き込みによって対向電極のＶＣＯＭ電位が一気に揺らされるのを防ぐことができる。これにより、ＶＣＯＭ電位に起因する縦スジや横クロストークを緩和できる。
【００６２】
＜変形例＞
ここまでは、水平スイッチ回路３３の各スイッチＳＷ１〜ＳＷｎが“Ｈ”レベルでアクティブとなる正論理の水平スイッチパルスＨＣＫ１〜ＨＣＫ４で動作する構成を前提として説明したが、スイッチＳＷ１〜ＳＷｎとして、図７に示すように、ＮチャネルＭＯＳトランジスタ３３１とＰチャネルＭＯＳトランジスタ３３２が並列に接続されてなるＣＭＯＳトランスミッションゲートによるアナログスイッチを用いると、スイッチング動作をより確実に行うことができる。
【００６３】
ＣＭＯＳトランスミッションゲートによるアナログスイッチをスイッチＳＷ１〜ＳＷｎとして用いる場合は、ＮチャネルＭＯＳトランジスタ３３１のゲートには、図４の電源供給回路３６からの電源供給に基づいて、図３の最終段バッファ３２２で生成された正論理の水平スイッチパルスＨＣＫｏｕｔ（ＨＣＫ１〜ＨＣＫ４）を印加することになるが、ＰチャネルＭＯＳトランジスタ３３２のゲートには、水平スイッチパルスＨＣＫ１〜ＨＣＫ４とは異なる回路系で当該水平スイッチパルスＨＣＫ１〜ＨＣＫ４と同様に生成される負論理の水平スイッチパルスＨＣＫＸｏｕｔ（ＨＣＫＸ１〜ＨＣＫＸ４）を印加することになる。
【００６４】
以下に、負論理の水平スイッチパルスＨＣＫＸｏｕｔ（ＨＣＫＸ１〜ＨＣＫＸ４）を生成する回路系について説明する。
【００６５】
先ず、水平ドライバ３２は、正論理の水平スイッチパルスＨＣＫ１〜ＨＣＫ４を出力する最終段バッファ３２２−１〜３２２−４とは別に、シフトレジスタ３２１の各シフト段から出力される負論理のシフトパルスを基に、負論理の水平スイッチパルスＨＣＫＸ１〜ＨＣＫＸ４を生成する最終段バッファ３２４−１〜３２４−４を持つことになる。
【００６６】
これら最終段バッファ３２４−１〜３２４−４は、構成要素については、図３の最終段バッファ３２２と同じであるが、図８に示すように、ＰチャネルＭＯＳトランジスタ３２２３のソースが電源ＶＤＤに接続され、ＮチャネルＭＯＳトランジスタ３２２４のソースが電源端子３２５に接続されることになる。そして、最終段バッファ３２４（３２４−１〜３２４−４）の電源端子３２５には、図９に示す構成の電源供給回路３６′で生成された電源電圧が印加されることになる。
【００６７】
図９に示す電源供給回路３６′は、時定数回路３６１′の構成が、図４に示す電源供給回路３６の時定数回路３６１と異なっている。そして、時定数回路３６１′には正論理の入力パルスＡＸ（入力パルスＡと逆相）が入力され、出力波形生成回路３６２には負論理の入力パルスＢＸ（入力パルスＢと逆相）が入力されるようになっている。
【００６８】
時定数回路３６１′は、グランドと電源ＶＤＤとの間に、分圧抵抗３６１３，３６１４およびＰチャネルＭＯＳトランジスタ３５１５が直列に接続され、当該ＭＯＳトランジスタ３５１５のゲートに、正論理の入力パルスＡＸ（入力パルスＡと逆相）がインバータ３６１１を介して印加される構成となっている。
【００６９】
上記構成の電源供給回路３６′では、図１０のタイミング波形図から明らかなように、各波形の論理が電源供給回路３６の場合と逆であるだけで、基本的に、回路動作については電源供給回路３６の場合と同じである。
【００７０】
この電源供給回路３６′で生成された電源電圧、即ち出力波形生成回路３６２の出力電圧ＨＶＳＳＧは、図８に示した最終段バッファ３２４の電源端子３２５に、その負側電源電圧として供給され、ＮチャネルＭＯＳトランジスタ３２２４のソースに印加される。
【００７１】
これにより、図１０のタイミング波形図から明らかなように、最終段バッファ３２４の矩形の入力パルスＨＣＫＸｉｎに対して、その出力パルスＨＣＫＸｏｕｔは、先ず略ＶＤＤ／２に立ち下がり、入力パルスＨＣＫＸｉｎのパルス幅の中間を過ぎてから徐々に立ち下がり、最終的にグランドレベルに収束する波形となる。
【００７２】
そして、最終段バッファ３２２（３２２−１〜３２２−４）の各出力パルスＨＣＫＸｏｕｔは、水平スイッチ回路３３のスイッチＳＷ１〜ＳＷｎを構成する、図７のアナログスイッチにおけるＰチャネルＭＯＳトランジスタ３３２のゲートに水平スイッチパルスＨＣＫＸ１〜ＨＣＫＸ４として印加される。
【００７３】
このように、ＰチャネルＭＯＳトランジスタ３３２のゲートに印加する負論理の水平スイッチパルスＨＣＫＸ１〜ＨＣＫＸ４を、ＮチャネルＭＯＳトランジスタ３３１のゲートに印加する正論理の水平スイッチパルスＨＣＫ１〜ＨＣＫ４とは異なる回路系で、かつ当該水平スイッチパルスＨＣＫ１〜ＨＣＫ４と基本的に同じ回路構成の回路系で生成することで、負論理の水平スイッチパルスＨＣＫＸ１〜ＨＣＫＸ４の遷移タイミングを、正論理の水平スイッチパルスＨＣＫ１〜ＨＣＫ４の遷移タイミングと揃えることができる。その結果、図７のアナログスイッチのスイッチング動作をより確実に行えることになる。
【００７４】
なお、上記実施形態で示した、図５の出力パルスＨＣＫｏｕｔの立ち上がり波形や、図１０の出力パルスＨＣＫＸｏｕｔの立ち下がり波形は、一例に過ぎず、これらの波形に限られるものでない。他の波形としては、例えば、三角波形や、パルス波形を積分回路を通すことによって得られる積分波形などであって良く、要は、立ち上がりまたは立ち下がりが徐々に変化する波形であれば、所期の目的を達成することができる。
【００７５】
［適用例］
以上説明した本発明に係る液晶表示装置は、図１１〜図１５に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。以下に、本発明が適用される電子機器の一例について説明する。
【００７６】
なお、本発明に係る液晶表示装置は、封止された構成のモジュール形状のものをも含むものとする。例えば、画素アレイ部２０を囲むように不図示のシーリング部が設けられ、このシーリング部を接着剤として透明なガラス等の対向部に貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。
【００７７】
図１１は、本発明が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明に係る表示装置を用いることにより作成される。
【００７８】
図１２は、本発明が適用されるデジタルカメラを示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明に係る表示装置を用いることにより作製される。
【００７９】
図１３は、本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明に係る表示装置を用いることにより作製される。
【００８０】
図１４は、本発明が適用されるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明に係る表示装置を用いることにより作製される。
【００８１】
図１５は、本発明が適用される携帯端末装置、例えば携帯電話機を示す斜視図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた除隊での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５として本発明に係る表示装置を用いることにより作製される。
【図面の簡単な説明】
【００８２】
【図１】本発明の一実施形態に係る疑似線順次駆動方式のアクティブマトリクス型液晶表示装置の構成例を示すシステム構成図である。
【図２】水平ドライバの構成の一例を示すブロック図である。
【図３】水平ドライバにおける最終段バッファの一例を示す回路図である。
【図４】電源供給回路の具体的な回路構成の一例を示す回路図である。
【図５】一例に係る電源供給回路の回路動作の動作説明に供するタイミング波形図である。
【図６】本実施形態の作用効果の説明に供するタイミング波形図である。
【図７】ＣＭＯＳトランスミッションゲートによるアナログスイッチを示す回路図である。
【図８】水平ドライバにおける最終段バッファの他の例を示す回路図である。
【図９】電源供給回路の具体的な回路構成の他の例を示す回路図である。
【図１０】他の例に係る電源供給回路の回路動作の動作説明に供するタイミング波形図である。
【図１１】本発明が適用されるテレビを示す斜視図である。
【図１２】本発明が適用されるデジタルカメラを示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。
【図１３】本発明が適用されるノート型のパーソナルコンピュータを示す斜視図である。
【図１４】本発明が適用されるビデオカメラを示す斜視図である。
【図１５】本発明が適用される携帯電話機を示す斜視図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた除隊での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【図１６】カップリングの概念図である。
【図１７】従来技術の説明に供するタイミング波形図である。
【符号の説明】
【００８３】
１０…画素、１１…画素トランジスタ、１２…液晶セル、１３…保持容量、２０…画素アレイ部、２１−１〜２１−ｍ…走査線、２２−１〜２２−ｎ…信号線、３１…垂直（Ｖ）ドライバ、３２…水平（Ｈ）ドライバ、３３…水平スイッチ回路、３３−１〜３３−ｎ…スイッチ回路、３４−１〜３４−４…ビデオ線、３５−１〜３５−４…クロック線、３６…電源供給回路、３２１…シフトレジスタ、３２２−１〜３２２−４…最終段バッファ
【図１】
2008170687.tif 000003
【図２】
2008170687.tif 000004
【図３】
2008170687.tif 000005
【図４】
2008170687.tif 000006
【図５】
2008170687.tif 000007
【図６】
2008170687.tif 000008
【図７】
2008170687.tif 000009
【図８】
2008170687.tif 000010
【図９】
2008170687.tif 000011
【図１０】
2008170687.tif 000012
【図１１】
2008170687.tif 000013
【図１２】
2008170687.tif 000014
【図１３】
2008170687.tif 000015
【図１４】
2008170687.tif 000016
【図１５】
2008170687.tif 000017
【図１６】
2008170687.tif 000018
【図１７】
2008170687.tif 000019