(57)【要約】【課題】段差部における配線の被覆性の向上と、微細な配線の形成と、配線間における寄生容量の増加の抑制とが可能である半導体装置の製造方法を提供する。【解決手段】基板の一方の主面側に、接続孔が形成された絶縁膜と上記絶縁膜上に形成された配線とを備える半導体装置の製造方法であって、上記製造方法は、液状導電性材料を用いて少なくとも接続孔内に導電部を形成する工程（導電部形成工程）と、ウェットエッチングにより接続孔内以外に形成された導電部を除去する工程（導電部除去工程）とを含む半導体装置の製造方法である。【選択図】図１
2008282871.tif 000002
【特許請求の範囲】
【請求項１】
基板の一方の主面側に、接続孔が形成された絶縁膜と該絶縁膜上に形成された配線とを備える半導体装置の製造方法であって、
該製造方法は、液状導電性材料を用いて少なくとも接続孔内に導電部を形成する工程と、
ウェットエッチングにより接続孔内以外に形成された導電部を除去する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２】
基板の一方の主面側に、接続孔が形成された絶縁膜と該絶縁膜上に形成された配線とを備える半導体装置の製造方法であって、
該製造方法は、液状導電性材料を用いて少なくとも接続孔内に導電部を形成する工程と、
絶縁膜を削ることなく、接続孔内以外に形成された導電部を除去する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項３】
前記半導体装置の製造方法は、接続孔が形成された絶縁膜が設けられた基板上に液状導電性材料を塗布することによって、接続孔内に導電部を形成するとともに、接続孔内の導電部よりも厚みが小さい導電部を絶縁膜上に分散された状態で形成する工程を含むことを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項４】
前記導電部は、ウェットエッチングによりエッチングされる材料を用いて形成されることを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項５】
前記半導体装置は、基板の一方の主面側に、第一配線と、該第一配線上に形成され、接続孔が形成されるとともに第一配線に起因する段差部を有する絶縁膜と、該絶縁膜上に形成された第二配線とを備えることを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項６】
前記第二配線は、導電物質が基板上に堆積されることによって形成された導電膜により形成されることを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
請求項１〜６のいずれかに記載の半導体装置の製造方法により製造された半導体装置を備えることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び表示装置に関する。より詳しくは、大きなアスペクト比のコンタクトホール及び／又はスルーホールが形成された半導体装置の製造方法及び表示装置に好適な半導体装置の製造方法及び表示装置に関するものである。
【背景技術】
【０００２】
半導体装置は、半導体の電気特性を利用した能動素子を備えた電子装置であり、例えば、オーディオ機器、通信機器、コンピュータ、家電機器等に広く応用されている。
【０００３】
近年、半導体装置の高密度化が要求されるとともに、配線サイズの微細化が要求されている。これにともない、基板に形成されたトランジスタと配線とを接続するコンタクトホールや多層配線構造における配線間を接続するスルーホール（ビアホール）のアスペクト比（深さ／径）が大きくなってきている。
【０００４】
それに対して、簡単なプロセスで、第１層金属配線と第２層金属配線、及び、第１層金属配線と半導体基板上の半導体素子との接続を確実にできる技術として、トランジスタ等のデバイスを含む半導体基板にコンタクトホールを開孔して金属配線を形成する工程、又は、上記半導体基板上に層間絶縁膜を設けてスルーホールを開孔して金属配線を形成する工程において、上記開孔内を導電性塗布材料で充填する配線形成方法が開示されている（例えば、特許文献１参照。）。
【０００５】
また、コンタクト部、段差部についてのステップカバレッジを向上するための技術として、半導体層の拡散層、ゲート電極、下層配線等の構成要素に、上記構成要素上に形成された絶縁膜に設けられたコンタクト穴を介して結線する上層配線において、上記配線部は、メタル、メタルナイトライド、メタルミリサイド、ＳｉＯ、導電性酸化膜、超伝導薄膜の単層、又は組み合せ積層膜と、Ａｌ系配線膜、Ｃｕ系配線膜、リフラクト系配線膜のいずれかの配線膜との積層構造を有し、上記膜の少なくとも１種類以上が、塗布法、あるいはスプレー法で形成されている半導体装置の製造方法が開示されている（例えば、特許文献２参照。）。
【０００６】
ここで、従来の半導体装置の製造方法についてより詳細に説明する。図３（ａ）〜（ｄ）は、従来の半導体装置の製造方法を説明するための半導体装置の断面模式図である。
【０００７】
まず、図３（ａ）に示すように、基板１０１上に、島状の半導体層１０２と、ゲート絶縁膜（図示せず）と、ゲート電極１０３と、層間絶縁膜１０４とをこの順に形成する。層間絶縁膜１０４は、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法又はスパッタ法により形成された無機絶縁膜であり、ゲート電極１０３に起因する段差部を有する。この後、層間絶縁膜１０４にコンタクトホール１０５を形成する。
【０００８】
次に、図３（ｂ）に示すように、スピンコート法により導電性微粒子を含有する液状材料を層間絶縁膜１０４上の一面に塗布した後、液状材料の乾燥及び焼成を行うことによって導電膜１０７ａを形成する。続いて、スパッタ法により導電膜１０７ａ上に均一な膜厚の導電膜１０７ｂを形成する。次に、図３（ｃ）に示すように、レジスト１０８をパターン形成する。レジスト１０８の膜厚は、１．５μｍ程度とする。
【０００９】
最後に、図３（ｄ）に示すように、レジスト１０８をマストとして、ドライエッチングにより導電膜１０７ａ、１０７ｂのパターニングを行うことによって、導電部１０６ａ、１０６ｃからなる配線１０９を形成する。これにより、アスペクト比の大きいコンタクトホールがある場合でも、コンタクトホールの段差部の被覆性に優れた配線を有する半導体装置を製造することができる。
【００１０】
また、アスペクト比が２以上のコンタクトホール及びビアホールにおいて、良好な断差被覆性及び埋め込みが可能な多層配線を形成する技術として、コンタクトホール又はビアホールを含む絶縁膜上の全面に金属微粉末を含有した感光性高分子塗布膜を形成する工程と、上記感光性高分子塗布膜を絶縁膜表面までエッチバックする工程と、熱処理を行って、上記残存感光性高分子塗布膜を焼きしめる工程とを具備することを特徴とする半導体装置の製造方法が開示されている（例えば、特許文献３参照。）。
【特許文献１】特開昭６３−３２４４３号公報
【特許文献２】特開平１−２４１１５０号公報
【特許文献３】特開平５−１５２２４３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、図３で示した半導体装置の製造方法においては、微細な配線を形成することが困難であった。すなわち、ゲート電極１０３の上方に位置する配線の抵抗を下げるためには、液状材料の膜厚を厚くする必要があり、そのため、ゲート電極１０３等の下地パターンがない領域における導電膜１０７ａ、１０７ｂ膜厚は、ゲート電極１０３等の下地パターンがある領域における導電膜１０７ａ、１０７ｂの膜厚よりも大きくなる。より具体的には、ゲート電極１０３等の下地パターンがある領域における導電膜１０７ａ、１０７ｂの膜厚を、例えば１．０μｍ程度とすると、ゲート電極１０３等の下地パターンがない領域における導電膜１０７ａ、１０７ｂの膜厚は、例えば１．５μｍ程度となる。また、微細な配線を形成するためには、導電膜１０７ａ、１０７ｂをドライエッチングによりパターニングする必要があるが、膜厚１．５μｍの導電膜１０７ａ、１０７ｂをドライエッチングすると、レジスト１０８も、１．０μｍ程度エッチングされてしまう。したがって、レジスト１０８の膜厚は、上述のように１．５μｍ程度と厚くする必要がある。このようにレジスト１０８の膜厚が厚いと配線のパターニング時の解像度が落ちてしまい、微細な配線を形成することが困難となる。したがって、この場合、段差部における配線の被覆性（カバレッジ）を維持しつつ、微細な配線を形成するという点で工夫の余地があった。
【００１２】
また、図３で示したような段差部を有する絶縁膜が形成された半導体装置に特許文献３に記載の技術を用いた場合、半導体装置の駆動スピードが低下してしまうことがある。すなわち、金属微粉末として用いられているアルミニウム−シリコン合金（Ａｌ−Ｓｉ合金）中のＳｉ、他の金属微粉末として用いられているタングステン（Ｗ）、高分子塗布膜等は通常、ウェットエッチングできない点を考慮すると、特許文献３に記載のエッチバックは、ドライエッチングにより行われると考えられる。ここで、図４（ａ）に示すように、島状の半導体層１０２と、ゲート絶縁膜（図示せず）と、ゲート電極１０３と、コンタクトホール１０５及び段差部を有する層間絶縁膜１０４とが形成された基板１０１の全面に、図４（ｂ）に示すように、金属微粉末を含有した感光性高分子塗布膜１１０を形成した場合を考える。なお、このとき、感光性高分子塗布膜１１０の下地パターンがない領域における膜厚を、特許文献３の実施例１と同様に、０．８μｍとすると、感光性高分子塗布膜１１０の下地パターン（例えばゲート電極１０３）がある領域における膜厚は、例えば０．３μｍ程度となる。そして、感光性高分子塗布膜１１０を層間絶縁膜１０４表面までドライエッチングによりエッチバックすると、図４（ｃ）に示すように、確かにコンタクトホール１０５内のみに感光性高分子塗布膜１１０を残すことは可能であるが、一方、層間絶縁膜１０４の段差部まで一緒にエッチングされ、層間絶縁膜１０４の段差部における膜厚は薄くなってしまう。その結果、ゲート電極１０３と、層間絶縁膜１０４上に形成される配線との間で発生する寄生容量が増加し、その結果、半導体装置の動作スピードが低下するか、消費電力が増加してしまう。したがって、この場合、段差部における配線の被覆性を維持しつつ、配線間における寄生容量の増加を抑制するという点で改善の余地があった。
【００１３】
本発明は、上記現状に鑑みてなされたものであり、段差部における配線の被覆性の向上と、微細な配線の形成と、配線間における寄生容量の増加の抑制とが可能である半導体装置の製造方法及び表示装置を提供することを目的とするものである。
【課題を解決するための手段】
【００１４】
本発明者らは、段差部における配線の被覆性の向上と、微細な配線の形成と、配線間における寄生容量の増加の抑制とが可能である半導体装置の製造方法及び表示装置について種々検討したところ、導電性を示し得る液状材料（液状導電性材料）を用いて配線を形成する技術に着目した。そして、半導体装置の製造方法が、（１）液状導電性材料を用いて少なくともコンタクトホール等の接続孔内に導電部を形成する工程と、ウェットエッチングにより接続孔内以外に形成された導電部を除去する工程とを含む、又は、（２）液状導電性材料を用いて少なくとも接続孔内に導電部を形成する工程と、絶縁膜を削ることなく、接続孔内以外に形成された導電部を除去する工程とを含むことにより、接続孔が形成された絶縁膜を損傷することなく、接続孔内に導電部を形成することができることを見いだし、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。
【００１５】
すなわち、本発明は、基板の一方の主面側に、接続孔が形成された絶縁膜と上記絶縁膜上に形成された配線とを備える半導体装置の製造方法であって、上記製造方法は、液状導電性材料を用いて少なくとも接続孔内に導電部を形成する工程（導電部形成工程）と、ウェットエッチングにより接続孔内以外に形成された導電部を除去する工程（導電部除去工程）とを含む半導体装置の製造方法である。
【００１６】
本発明はまた、基板の一方の主面側に、接続孔が形成された絶縁膜と上記絶縁膜上に形成された配線とを備える半導体装置の製造方法であって、上記製造方法は、液状導電性材料を用いて少なくとも接続孔内に導電部を形成する工程（導電部形成工程）と、絶縁膜を削ることなく、接続孔内以外に形成された導電部を除去する工程（導電部除去工程）とを含む半導体装置の製造方法である。
【００１７】
本発明の半導体装置の製造方法によれば、絶縁膜を損傷することなく、液状導電性材料を用いて接続孔内にのみ導電部を形成することができる。すなわち、アスペクト比の大きな接続孔を導電部により埋め、接続孔に起因する段差の大きさを小さくすることができる。したがって、配線となる導電膜をスパッタ法等により形成したとしても、絶縁膜の接続孔に起因する段差部近傍において導電膜の被覆性が悪化することはないので、絶縁膜上にスパッタ法等の用いて膜厚のほぼ均一な導電膜を形成することができる。そのため、導電膜をパターニングするためのレジストの膜厚を、図３で示した従来の製造方法に比べて薄くすることができる。その結果、配線のパターニング時の解像度が向上し、微細な配線の形成が可能となる。また、本発明によれば、絶縁膜を損傷することがないので、配線間において寄生容量が増加するのを抑制することができる。そのため、半導体装置の動作スピードの低下と、消費電力の増加とを抑制することができる。このように、本発明によれば、段差部における配線の被覆性の向上と、微細な配線の形成と、配線間の寄生容量の抑制とが可能となる。
【００１８】
なお、上記接続孔は、通常、当該接続孔が形成された絶縁膜の上層側（基板側）及び下層側（基板と反対側）に位置する配線、電極、ソース・ドレイン領域等の導電部を接続するために設けられた孔である。また、上記接続孔は、コンタクトホール又はスルーホールであってもよい。更に、上記スルーホールは、ビアホールと呼ばれるものであってもよい。そして、上記絶縁膜は、層間絶縁膜であってもよい。
【００１９】
また、上記ウェットエッチングは、半導体装置、表示装置、回路基板、配線基板等の電子機器（電子部品）の製造工程に通常用いられるものであればよく、上記ウェットエッチングにおけるエッチャント（エッチング液）の種類、処理時間、処理温度等の処理条件は、エッチングすべき導電部の材質及び量に合わせて適宜設定すればよい。
【００２０】
本発明の半導体装置の製造方法は、上記工程を有するものである限り、その他の工程により特に限定されるものではない。
本発明の半導体装置の製造方法における好ましい形態について以下に詳しく説明する。
【００２１】
本発明をより容易に実施する観点からは、上記導電部形成工程は、接続孔が形成された絶縁膜が設けられた基板上に液状導電性材料を塗布することによって、少なくとも接続孔内に導電部を形成することが好ましい。
【００２２】
液状導電性材料の使用量の削減と、導電部除去工程の処理時間の短縮とを可能にする観点からは、上記半導体装置の製造方法は、接続孔が形成された絶縁膜が設けられた基板上に液状導電性材料を塗布することによって、接続孔内に導電部を形成するとともに、接続孔内の導電部よりも膜厚が小さい導電部を絶縁膜上に分散された状態で形成する工程を含むことが好ましい。
【００２３】
上記液状導電性材料としては、半導体装置、表示装置、回路基板、配線基板等の電子機器（電子部品）の導電部材（配線、電極等）の材料として通常用いられる材料であればよいが、乾燥前は流動性を示し、かつ加熱、焼成、乾燥等の工程を経て流動性を喪失（固化）することによって導電性を発揮する材料であることが好ましく、なかでも導電性微粒子を含有する液状材料（溶液）が好適である。
【００２４】
上記導電部の材質としては、ウェットエッチングによりエッチングされる材質であることが好ましい。すなわち、上記導電部は、ウェットエッチングによりエッチングされる材料を用いて形成されることが好ましい。
【００２５】
上記半導体装置は、基板の一方の主面側に、第一配線と、上記第一配線上に形成され、接続孔が形成されるとともに第一配線に起因する段差部を有する絶縁膜と、上記絶縁膜上に形成された第二配線とを備えてもよい。このような形態においては、従来のように導電部をドライエッチングによりエッチバックすると、絶縁膜の段差部もエッチングされ、第一配線上の絶縁膜の膜厚が小さくなってしまう。そして、第一配線と第二配線との間に発生する寄生容量が増加してしまい、半導体装置の動作スピードが低下するか、消費電力が増加してしまう。しかしながら、本発明のウェットエッチングにより接続孔内以外の導電部を除去する態様によれば、絶縁膜はエッチングされず、エッチング後においても絶縁膜の段差部の膜厚が小さくなることはない。また、本発明の絶縁膜を削ることなく、接続孔内以外の導電部を除去する態様によっても、絶縁膜の段差部の膜厚が小さくなることはない。したがって、第一配線と第二配線との間に発生する寄生容量が増加することを効果的に抑制することができる。
【００２６】
上記段差部を有する絶縁膜としては、無機絶縁膜が好適であり、上記絶縁膜は、無機絶縁材料が基板上に堆積されることによって形成された無機絶縁膜であることがより好ましい。
【００２７】
絶縁膜上に微細な配線を確実に形成する観点からは、上記第二配線は、導電物質が基板上に堆積されることによって形成された導電膜により形成されることが好ましい。これにより、ほぼ均一な膜厚を有する第二配線を形成することができる。
【００２８】
本発明はまた、本発明の半導体装置の製造方法を用いて製造された半導体装置を備える表示装置でもある。本発明の半導体装置の製造方法を用いて製造された半導体装置によれば、段差部における被覆性に優れた微細な配線（高密度化された配線）を有するとともに、配線間における寄生容量が抑制された半導体装置を実現することができる。すなわち、断線等の配線不良の発生と、動作スピードの低下と、消費電力の増加とを抑制しつつ、小型の半導体装置を実現することができる。したがって、本発明の表示装置によれば、断線等の配線不良の発生と、配線遅延による表示不良と、消費電力の増加とを抑制しつつ、開口率の向上、額縁領域の狭小化等が可能となる。上記表示装置としては特に限定されないが、液晶表示装置、有機エレクトロルミネッセンス表示装置が好適であり、なかでも、ドライバ等の周辺回路が基板上に作り込まれた表示装置、いわゆるモノリシック表示装置（例えば、モノリシック液晶）が特に好適である。
【発明の効果】
【００２９】
本発明の半導体装置の製造方法によれば、段差部における配線の被覆性の向上と、微細な配線の形成と、配線間における寄生容量の増加の抑制とが可能である。
【発明を実施するための最良の形態】
【００３０】
以下に実施形態を掲げ、本発明を図面を参照して更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。
【００３１】
（実施形態１）
まず、図１（ａ）に示すように、基板１上に島状の半導体層（活性層）２を形成する。半導体層２は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  ＣＶＤ）法、プラズマＣＶＤ法等）により成膜した後、公知の結晶化処理（レーザー結晶化法、熱結晶化法、ニッケル等の触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜をフォトリソ工程により所望の形状にパターニングすることによって形成する。半導体層２は、１０〜３００ｎｍ（好ましくは３０〜１００ｎｍ）の厚さで形成する。本実施形態において、半導体層２の膜厚は、５０ｎｍとする。結晶質半導体膜の材料は特に限定されないが、好ましくはシリコン、シリコンゲルマニウム（ＳｉＧｅ）合金等である。また、基板１の材質としては特に限定されず、ガラス基板、石英基板、シリコン基板、金属板又はステンレス板の表面に絶縁膜が形成された基板、処理温度に耐えうる耐熱性を有するプラスチック基板等が挙げられるが、なかでも、ガラス基板が好適である。更に、基板１としては、液晶表示装置等の表示装置に用いられる表示装置用基板が好適である。このように、本実施形態の製造方法は、表示装置に備えられる半導体装置の製造方法として好適であり、表示装置用基板に設けられる半導体装置の製造方法として特に好適である。
【００３２】
なお、基板１と半導体層２との間には下地層を形成してもよい。下地層としては、シリコンを含む絶縁膜（例えばＳＯ２、ＳｉＮ、ＳｉＮＯ）等を用いることができる。また、下地層は、絶縁膜の単層構造以外に、絶縁膜を２層以上積層させた構造を有してもよい。
【００３３】
次に、半導体層２及び基板１の上に、膜厚５〜３００ｎｍ（好ましくは１０〜１５０ｎｍ）のゲート絶縁膜（図示せず）を形成する。ゲート絶縁膜は、プラズマＣＶＤ法又はスパッタ法を用い、シリコンを含む絶縁膜（例えばＳｉＯ２、ＳｉＮ、ＳｉＮＯ）の単層又は積層構造で形成する。本実施形態において、ゲート絶縁膜の膜厚は、８０ｎｍとする。
【００３４】
次に、ゲート絶縁膜の上に膜厚５０〜１０００ｎｍ（好ましくは１００〜８００ｎｍ）の導電膜をスパッタ法により形成した後、フォトリソ工程により所望の形状に導電膜をパターニングすることによってゲート電極（ゲート配線）３を形成する。ゲート電極３の材料としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）等の高融点金属、又は、これら高融点金属を主成分とする合金材料若しくは化合物材料等が挙げられる。高融点金属を主成分とする化合物としては、窒化物が好適である。また、ゲート電極３は、これらの材料を用いて積層形成されてもよい。更に、ゲート電極３としては、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される結晶性半導体膜を用いてもよい。本実施形態において、ゲート電極３の膜厚は、５００ｎｍとする。
【００３５】
次に、ゲート電極３をマスクとして半導体層２に自己整合的に高濃度不純物をドーピングする。なお、このとき、ゲート電極３をマスクとして半導体層２に自己整合的に低濃度不純物をドーピングした後、絶縁膜等によりサイドウォールを形成し、更に高濃度不純物をドーピングすることによって、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造を形成してもよい。
【００３６】
次に、基板１上の全面に膜厚１００〜２０００ｎｍ（好ましくは４００〜１５００ｎｍ）の層間絶縁膜４を形成する。層間絶縁膜４は、プラズマＣＶＤ法、スパッタ法等を用い、シリコンを含む絶縁膜（例えばＳｉＯ２、ＳｉＮ、ＳｉＮＯ）の単層又は積層構造で形成する。このように、層間絶縁膜４は、無機絶縁材料が基板１上に堆積されることによって形成された無機絶縁膜である。その結果、層間絶縁膜４には、下層の半導体層３等に起因する小さな段差部と、下層のゲート電極３に起因する大きな段差部とが発生することとなる。本実施形態において、層間絶縁膜４の膜厚は、１０００ｎｍとする。その後、基板１全体を加熱し、活性化処理を行うことによって、半導体層２にソース・ドレイン領域が形成される。
【００３７】
次に、フォトリソ工程により層間絶縁膜４のパターニングを行うことによって、半導体層３のソース・ドレイン領域に対応してコンタクトホール５を形成する。本実施形態におけるコンタクトホール５のアスペクト比（深さ／径）は、０．５以上とする。
【００３８】
次に、導電性微粒子を含有する液状材料（溶液）をスピンコート法により層間絶縁膜４上に塗り広げた後、液状導電性材料の乾燥及び／又は焼成を行う。この乾燥及び／又は焼成工程により、導電性微粒子は密に集結し、互いに接触するため、導電性が増加する。その結果、コンタクトホール５内には導電性を示す導電部６ａが形成されるとともに、ゲート電極３に起因する大きな段差部には同様に導電性を示す導電部６ｂが形成される。すなわち、コンタクトホール５内を含む層間絶縁膜４上に導電部６ａ及び導電部６ｂを分散して配置することができる。また、このとき、導電部６ａの膜厚は、導電部６ｂの膜厚よりも大きい。
【００３９】
導電性微粒子を含有する液状材料としては、例えば、金属微粒子が溶剤中に分散された導電性インク又は導電性ペースト等が好適である。より具体的には、導電性微粒子を含有する液状材料としては、微細配線用導電性インク（アルバックマテリアル社製、ナノメタルインク）等が挙げられる。導電性微粒子を含有する液状材料を用いて形成された導電部６ａ、６ｂの材質としては、ウェットエッチングによりエッチングされる材質であることが好ましい。
【００４０】
なお、導電性微粒子を含有する液状材料は、インクジェット装置等の吐出装置により層間絶縁膜４上に塗布された後、スピンコートにより塗り広げられてもよい。また、導電性微粒子を含有する液状材料により形成される導電部は、半導体層２等の下地パターンに起因する小さな段差部にも形成されてもよい。更に、乾燥及び焼成工程の温度及び時間はそれぞれ、液状導電性材料に応じて適宜設定することができる。
【００４１】
次に、導電部６ａ及び導電部６ｂのウェットエッチングを行い、コンタクトホール５内に配置された導電部６ａ以外の導電部６ｂを除去する。このとき、コンタクトホール内に形成された導電部６ａもエッチングされるが、導電部６ａの膜厚は、段差部に形成された導電部６ｂの膜厚よりも大きいので、導電部６ｂが充分に除去されるまでウェットエッチングを行ったとしても、導電部６ａがなくなってしまうことはない。この結果、コンタクトホール５は、導電部６ａが埋め込まれた状態となるため、コンタクトホール５に起因する段差の大きさは小さくなる。
【００４２】
ウェットエッチングに用いられるエッチャントとしては導電部６ａ、６ｂをエッチングし、かつ層間絶縁膜４をエッチング（損傷）しないものであれば特に限定されない。
【００４３】
次に、コンタクトホール５を含む層間絶縁膜４の全面にスパッタ法により膜厚１００〜２０００ｎｍ（好ましくは５００〜１５００ｎｍ）の導電膜７を形成する。このように、導電膜７は、導電物質が基板上に堆積されることによって形成される。このとき、導電部６ａは、コンタクトホール５内に選択的に形成配置されていることから、層間絶縁膜４のコンタクトホール５に起因する段差部における導電膜７の被覆性は良好であり、また、ゲート電極３の上方に位置する導電膜７の膜厚と、ゲート電極３等の下地パターンがない領域に位置する導電膜７の膜厚とをほぼ均一にすることができる。すなわち、従来に比べて、導電膜７の下地パターンがない部分の膜厚を薄くすることができる。導電膜７の材料としては特に限定されないが、低抵抗金属であることが好ましく、より具体的には、Ａｌ等の低抵抗金属、又はこれら高融点金属を主成分とする合金材料若しくは化合物材料等が挙げられる。本実施形態において、導電膜７の膜厚は、１．０μｍとする。
【００４４】
次に、フォトリソ工程によりレジスト８をパターン形成する。上述したように、導電膜７の膜厚は、ほぼ均一であることから、このときのレジスト８の膜厚も従来に比べて薄くすることができる。本実施形態において、レジスト８の膜厚は、１．０μｍとする。
【００４５】
次に、ドライエッチングにより導電膜７をエッチングし、導電膜７のパターニングを行うことによって、液状導電性材料を用いて形成された導電部６ａと、導電膜７により形成された導電部６ｃとからなる配線９を形成することができる。なお、このとき、レジスト８の膜厚は、０．４μｍ程度に減少する。
【００４６】
以上説明したように、本実施形態によれば、コンタクトホール５内に導電部６ａが選択的に配置されることから、アスペクト比の高いコンタクトホール５に対する配線９のカバレッジを向上することができる。また、ゲート電極３上方と下地パターンがない部分とにおける導電膜７の膜厚をほぼ同一にすることができるので、レジスト８の膜厚を１μｍと従来に比べて薄くすることができる。したがって、レジスト８のパターニングの解像度を向上することができるので、微細な配線を容易に形成することができる。更に、コンタクトホール５内の導電部６ａ以外の導電部をウェットエッチングにより除去する時に、層間絶縁膜４がエッチングされないことから、ゲート電極３等の下地パターンと、配線４との間で発生する寄生容量が増加するのを抑制することができる。そのため、半導体装置の動作スピードが低下したり、消費電力が増加したりすることを抑制することができる。
【００４７】
また、コンタクトホール５内に導電部６ａを形成するとともに、導電部６ａよりも膜厚が小さい導電部６ｂを層間絶縁膜４上に分散された状態で形成することから、液状導電性材料の使用量を削減できるとともに、ウェットエッチングの処理時間を短縮することができる。
【００４８】
一方、液状導電性材料は、層間絶縁膜４の全面を覆うように塗布されてもよいが、その後のウェットエッチングの処理時間が長くなり、液状導電性材料の使用量が多くなるため、スループット及び製造コストの観点からはあまり好ましくない。
【００４９】
なお、本実施形態においては、コンタクトホールを有する半導体装置の製造方法について説明したが、本発明は、多層配線構造を有するとともに、各層の配線がスルーホールを介して接続された半導体装置の製造方法にも適用することができる。
【図面の簡単な説明】
【００５０】
【図１】（ａ）〜（ｄ）は、実施形態１の半導体装置の製造方法を説明するための第一の工程における半導体装置の断面模式図である。
【図２】（ａ）及び（ｂ）は、実施形態１の半導体装置の製造方法を説明するための第二の工程における半導体装置の断面模式図である。
【図３】（ａ）〜（ｄ）は、従来の半導体装置の製造方法を説明するための半導体装置の断面模式図である。
【図４】（ａ）〜（ｃ）は、従来の別の半導体装置の製造方法を説明するための半導体装置の断面模式図である。
【符号の説明】
【００５１】
１、１０１：基板
２、１０２：半導体層
３、１０３：ゲート電極
４、１０４：層間絶縁膜
５、１０５：コンタクトホール
６ａ、６ｂ、６ｃ、１０６ａ、１０６ｃ：導電部
７、１０７ａ、１０７ｂ：導電膜
８、１０８：レジスト
９、１０９：配線
１１０：感光性高分子塗布膜
【図１】
2008282871.tif 000003
【図２】
2008282871.tif 000004
【図３】
2008282871.tif 000005
【図４】
2008282871.tif 000006