(57)【要約】【課題】画素回路の閾電圧補正動作の安定性及び確実性を確保する。【解決手段】補助容量３Ｊは、駆動用トランジスタ３Ｂの一対の電流端に接続しており、サンプリング時映像信号の飛込みによる信号電位の書き込みゲインの低下を抑制する。ここで映像信号のサンプリングに先立って、駆動用トランジスタ３Ｂの一方の電流端に印加する電源電圧を低電位から高電位に切り換えて電流を流し、他方の電流端の電位が変動して駆動用トランジスタ３Ｂがカットオフした時、他方の電流端に現われる調整電位を保持容量３Ｃに保持し、以って駆動用トランジスタ３Ｂの閾電圧をキャンセルする。その際電源電圧の電位切り換え時補助容量３Ｊを介したカップリングにより駆動用トランジスタ３Ｂの他方の電流端の電位が過剰に変動しないように、電源電圧の電位切り換え時の遷移波形をなまらせる。【選択図】図５
2008170856.tif 000002
【特許請求の範囲】
【請求項１】
行状の走査線と列状の信号線とが交差する部分に配され、少なくともサンプリング用トランジスタと、駆動用トランジスタと、保持容量と、補助容量と、発光素子とを含み、
前記サンプリング用トランジスタは、該走査線から供給される制御信号に応じてオンし、該信号線から供給される映像信号をサンプリングして該保持容量に書き込み、
前記駆動用トランジスタは、該保持容量に書き込まれた映像信号の信号電位に応じて駆動電流を該発光素子に流し、以って映像信号に応じた輝度で該発光素子が発光する画素回路であって、
前記補助容量は、該駆動用トランジスタの一対の電流端に接続しており、サンプリング時映像信号の飛込みによる信号電位の書き込みゲインの低下を抑制し、
映像信号のサンプリングに先立って、該駆動用トランジスタの一方の電流端に印加する電源電圧を低電位から高電位に切り換えて電流を流し、他方の電流端の電位が変動して該駆動用トランジスタがカットオフした時、該他方の電流端に現われる調整電位を該保持容量に保持し、以って該駆動用トランジスタの閾電圧をキャンセルするとともに、
該電源電圧の切り換え時該補助容量を介したカップリングにより該駆動用トランジスタの他方の電流端の電位が過剰に変動しないように、該電源電圧の電位切り換え時の遷移波形をなまらせることを特徴とする画素回路。
【請求項２】
前記保持容量の両端は、該駆動用トランジスタの制御端と他方の電流端との間に接続しており、該保持容量の両端の電圧を該駆動用トランジスタの閾電圧より大きく設定した状態で、該電源電圧の電位を切り換えることを特徴とする請求項１記載の画素回路。
【請求項３】
前記サンプリング用トランジスタは、映像信号のサンプリング時該駆動用トランジスタに流れる駆動電流を該保持容量に負帰還して、該駆動用トランジスタの移動度に対する駆動電流の依存性を補正することを特徴とする請求項１記載の画素回路。
【請求項４】
画素アレイ部と、駆動部とを含み、
前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に行列状に配された画素と、走査線と並行に配された電源線とを含み、
前記駆動部は、各走査線を線順次走査して制御信号を供給する主スキャナと、該線順次走査に合わせて高電位と低電位とで切り換わる電源電圧を各電源線に供給する電源スキャナと、該線順次走査に合わせて各信号線に映像信号を供給する信号セレクタとを含み、
前記画素は、少なくともサンプリング用トランジスタと、駆動用トランジスタと、保持容量と、補助容量と、発光素子とを含み、
前記サンプリング用トランジスタは、該走査線から供給される制御信号に応じてオンし、該信号線から供給される映像信号をサンプリングして該保持容量に書き込み、
前記駆動用トランジスタは、一方の電流端が該電源線に接続しているとともに他方の電流端が該発光素子に接続しており、該保持容量に書き込まれた映像信号の信号電位に応じて駆動電流を該発光素子に流し、以って映像信号に応じた輝度で該発光素子が発光する表示装置であって、
前記補助容量は、該駆動用トランジスタの一対の電流端に接続しており、サンプリング時映像信号の飛込みによる信号電位の書き込みゲインの低下を抑制し、
前記電源スキャナは、映像信号のサンプリングに先立って、該駆動用トランジスタの一方の電流端に印加する電源電圧を低電位から高電位に切り換えて電流を流し、他方の電流端の電位が変動して該駆動用トランジスタがカットオフした時、該他方の電流端に現われる調整電位を該保持容量に保持し、以って該駆動用トランジスタの閾電圧をキャンセルするとともに、
前記電源スキャナは、該電源電圧の切り換え時該補助容量を介したカップリングにより該駆動用トランジスタの他方の電流端の電位が過剰に変動しないように、該電源電圧の電位切り換え時の遷移波形をなまらせることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置及びその画素回路にする。
【背景技術】
【０００２】
発光素子として有機ＥＬデバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ＥＬデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ＥＬデバイスは印加電圧が１０Ｖ以下で駆動するため低消費電力である。また有機ＥＬデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ＥＬデバイスの応答速度は数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。
【０００３】
有機ＥＬデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献１ないし５に記載されている。
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【特許文献３】特開２００４−１３３２４０
【特許文献４】特開２００４−０２９７９１
【特許文献５】特開２００４−０９３６８２
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来のアクティブマトリクス型平面自発光表示装置は、プロセス変動により発光素子を駆動するトランジスタの閾電圧や移動度がばらついてしまう。また、有機ＥＬデバイスの特性が経時的に変動する。この様な駆動用トランジスタの特性ばらつきや有機ＥＬデバイスの特性変動は、発光輝度に影響を与えてしまう。表示装置の画面全体にわたって発光輝度を均一に制御するため、各画素回路内で上述したトランジスタや有機ＥＬデバイスの特性変動を補正する必要がある。従来から駆動用トランジスタの閾電圧補正機能や移動度補正機能を画素毎に備えた表示装置が提案されている。
【０００５】
アクティブマトリクス型の画素回路は映像信号をサンプリングして保持容量に書き込む。書き込んだ映像信号の信号電位を駆動用トランジスタのゲートに印加して、駆動電流を制御している。その際、保持容量に対する映像信号の書き込みゲインを確保するため、駆動用トランジスタの一対の電流端（ソース及びドレイン）に補助容量を接続することがある。
【０００６】
一方閾電圧補正機能は、映像信号のサンプリングに先立って行われる。閾電圧の補正動作は、電源電圧を低電位から高電位に切換え、駆動用トランジスタに過渡電流を流し始めてからカットオフを待つ。カットオフしたとき駆動用トランジスタのゲートとソースとの間に閾電圧相当の電位が現れる。このカットオフ電位を調整電位として保持容量に予め保持することで、駆動用トランジスタの閾電圧をキャンセルしている。その際、電源電圧を低電位から高電位に切換えると、前述した補助容量を介してカップリングが駆動用トランジスタのソース側に入り、閾電圧補正動作が正常に機能しない恐れがあり、解決すべき課題となっている。即ち電源電位の切換えに応じて補助容量から過剰のカップリングが駆動用トランジスタのソースに入ると、ゲートとソースとの間の電圧が閾電圧Ｖｔｈよりも狭くなってしまい、はじめから駆動用トランジスタに電流が流れないことがある。この場合、駆動用トランジスタのカットオフを利用して閾電圧補正動作を行うことが出来ず、画素回路は動作不良に陥ってしまう。
【課題を解決するための手段】
【０００７】
上述した従来の技術の課題に鑑み、本発明は保持容量に加えて補助容量を備えた画素回路において、閾電圧補正動作の安定性及び確実性を確保することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、行状の走査線と列状の信号線とが交差する部分に配され、少なくともサンプリング用トランジスタと、駆動用トランジスタと、保持容量と、補助容量と、発光素子とを含み、前記サンプリング用トランジスタは、該走査線から供給される制御信号に応じてオンし、該信号線から供給される映像信号をサンプリングして該保持容量に書き込み、前記駆動用トランジスタは、該保持容量に書き込まれた映像信号の信号電位に応じて駆動電流を該発光素子に流し、以って映像信号に応じた輝度で該発光素子が発光する画素回路であって、前記補助容量は、該駆動用トランジスタの一対の電流端に接続しており、サンプリング時映像信号の飛込みによる信号電位の書き込みゲインの低下を抑制する。映像信号のサンプリングに先立って、該駆動用トランジスタの一方の電流端に印加する電源電圧を低電位から高電位に切り換えて電流を流し、他方の電流端の電位が変動して該駆動用トランジスタがカットオフした時、該他方の電流端に現われる調整電位を該保持容量に保持し、以って該駆動用トランジスタの閾電圧をキャンセルするとともに、該電源電圧の切り換え時該補助容量を介したカップリングにより該駆動用トランジスタの他方の電流端の電位が過剰に変動しないように、該電源電圧の電位切り換え時の遷移波形をなまらせることを特徴とする。
【０００８】
一実施形態によると、前記保持容量の両端は、該駆動用トランジスタの制御端と他方の電流端との間に接続しており、該保持容量の両端の電圧を該駆動用トランジスタの閾電圧より大きく設定した状態で、該電源電圧の電位を切り換える。好ましくは前記サンプリング用トランジスタは、映像信号のサンプリング時該駆動用トランジスタに流れる駆動電流を該保持容量に負帰還して、該駆動用トランジスタの移動度に対する駆動電流の依存性を補正する。
【発明の効果】
【０００９】
本発明によれば、駆動用トランジスタの一方の電流端（即ちドレイン）に印加する電源電圧を低電位から高電位に切換えるとき、電源電圧の遷移波形を鈍らせる様にしている。換言すると、電源電圧を低電位から高電位に向かって急峻に切換えるのではなく、なだらかに立ち上がるようにしている。この様に遷移波形を鈍らせることで、電源電圧の電位切換え時、補助容量を介したカップリングを抑制している。したがって電源電圧を切換えても、駆動用トランジスタの他方の電流端（即ちソース）の電位は、カップリングが少なくなるため過剰に上昇することはない。これにより駆動用トランジスタは閾電圧補正動作において正常にカットオフすることが出来、閾電圧相当の調整電位を予めサンプリングに先立って保持容量に書き込むことが可能になる。
【発明を実施するための最良の形態】
【００１０】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１Ａは、本発明にかかる表示装置の全体構成を示すブロック図である。図示する様に、本表示装置１００は、画素アレイ部１０２とこれを駆動する駆動部（１０３，１０４，１０５）とからなる。画素アレイ部１０２は、行状の走査線ＷＳＬ１０１〜１０ｍと、列状の信号線ＤＴＬ１０１〜１０ｎと、両者が交差する部分に配された行列状の画素（ＰＸＬＣ）１０１と、各画素１０１の各行に対応して配された電源線ＤＳＬ１０１〜１０ｍとを備えている。駆動部（１０３，１０４，１０５）は、各走査線ＷＳＬ１０１〜１０ｍに順次制御信号を供給して画素１０１を行単位で線順次走査する主スキャナ（ライトスキャナＷＳＣＮ）１０４と、この線順次走査に合わせて各電源線ＤＳＬ１０１〜１０ｍに第１電位（高電位）と第２電位（低電位）で切換る電源電圧を供給する電源スキャナ（ＤＳＣＮ）１０５と、この線順次走査に合わせて列状の信号線ＤＴＬ１０１〜１０ｎに映像信号となる信号電位と基準電位を供給する信号セレクタ（水平セレクタＨＳＥＬ）１０３とを備えている。
【００１１】
図１Ｂは、図１Ａに示した表示装置に組み込まれる画素回路の実施形態を示す回路図である。図示するように、画素回路１０１は、行状の走査線ＷＳＬ１０１と列状の信号線ＤＴＬ１０１とが交差する部分に配され、少なくともサンプリング用トランジスタ３Ａと、駆動用トランジスタ３Ｂと、保持容量３Ｃと、補助容量３Ｊと、発光素子３Ｄとを含む。サンプリング用トランジスタ３ＡはＮチャネル型であり、一対の電流端（ソース及びドレイン）の一方が信号線ＤＴＬ１０１に接続し、他方が駆動用トランジスタ３Ｂのゲートｇに接続している。サンプリング用トランジスタ３Ａの制御端（ゲート）は走査線ＷＳＬ１０１に接続している。駆動用トランジスタ３Ｂのドレインｄは電源供給線ＤＳＬ１０１に接続し、ソースｓは発光素子３Ｄのアノードに接続している。発光素子３Ｄのカソードは所定のカソード電位３Ｈに接続している。保持容量３Ｃは駆動用トランジスタ３Ｂのゲートｇとソースｓとの間に接続している。補助容量３Ｊは駆動用トランジスタ３Ｂのドレインｄとソースｓとの間に接続している。
【００１２】
かかる構成において、サンプリング用トランジスタ３Ａは、走査線ＷＳＬ１０１から供給される制御信号に応じてオンし、信号線ＤＴＬ１０１から供給される映像信号をサンプリングして保持容量３Ｃに書き込む。駆動用トランジスタ３Ｂは、保持容量３Ｃに書き込まれた映像信号の信号電位に応じて駆動電流を発光素子３Ｄに流し、以って映像信号に応じた輝度で発光素子３Ｄが発光する。補助容量３Ｊは駆動用トランジスタ３Ｂの一対の電流端（ソースｓ及びドレインｄ）に接続しており、サンプリング時映像信号の飛込みによる信号電位の書き込みゲインの低下を抑制している。
【００１３】
本画素回路１０２は、映像信号のサンプリングに先立って、駆動用トランジスタ３Ｂの一方の電流端（ドレインｄ）に印加する電源電圧を低電位から高電位に切換えて電流を流し、他方の電流端（ソースｓ）の電位が上方変動して駆動用トランジスタ３Ｂがカットオフしたとき、他方の電流端（ソースｓ）に現れる閾電圧Ｖｔｈ相当の調整電位を保持容量３Ｃに保持し、以って駆動用トランジスタ３Ｂの閾電圧Ｖｔｈをキャンセルしている。その際本発明の特徴事項として、電源線ＤＳＬ１０１の電位切換え時補助容量３Ｊを介したカップリングにより駆動用トランジスタ３Ｂの他方の電流端（ソースｓ）の電位が過剰に上方変動しないように、電源電圧の切換え時の遷移波形を鈍らせている。即ち電源スキャナ１０５は、線順次走査に併せて順次電源供給線ＤＳＬに電源パルスを出力する際、低電位から高電位に立ち上がる遷移波形を鈍らせている。
【００１４】
保持容量３Ｂの両端は、前述したように駆動用トランジスタ３Ｂの制御端（ゲートｇ）と他方の電流端（ソースｓ）との間に接続しており、保持容量３Ｃの両端の電圧を駆動用トランジスタ３Ｂの閾電圧Ｖｔｈより大きく設定した状態で（即ち駆動用トランジスタ３Ｂがオンした状態で）電源電圧を低電位から高電位に切換え電流を流す。このとき発光素子３Ｄは逆バイアス状態となっているため、電流はもっぱら保持容量３Ｃや発光素子３Ｄの等価容量の充電に使われ、ソース電位Ｖｓは上昇していく。やがて駆動用トランジスタ３Ｂのゲートｇとソースｓとの間の電位差Ｖｇｓが閾電圧Ｖｔｈまで狭まった時点で駆動用トランジスタ３Ｂはカットオフする。
【００１５】
本実施形態の画素回路１０１は、上述した閾電圧補正機能に加え、駆動用トランジスタ３Ｂの移動度補正機能も備えている。即ちサンプリング用トランジスタ３Ａは、映像信号のサンプリング時駆動用トランジスタ３Ｂに流れる駆動電流を保持容量３Ｃに負帰還して、駆動用トランジスタ３Ｂの移動度μに対する駆動電流の依存性を補正している。
【００１６】
図２Ａは、図１Ｂに示した画素回路の動作説明に供するタイミングチャートである。但し本発明の背景を明らかにするため、電源供給線ＤＳＬに供給される電源電位の遷移波形は鈍っておらず、急峻にした場合である。時間軸を共通にして、走査線（ＷＳＬ１０１）の電位変化、電源線（ＤＳＬ１０１）の電位変化及び信号線（ＤＴＬ１０１）の電位変化を表してある。またこれらの電位変化と並行に、駆動用トランジスタ３Ｂのゲート電位（Ｖｇ）及びソース電位（Ｖｓ）の変化も表してある。
【００１７】
このタイミングチャートは、画素１０１の動作の遷移に合わせて期間を（Ｂ）〜（Ｉ）のように便宜的に区切ってある。発光期間（Ｂ）では発光素子３Ｄが発光状態にある。この後線順次走査の新しいフィールドに入ってまず最初の期間（Ｃ）で、電源供給線を低電位に切換える。次の期間（Ｄ）に進み、駆動用トランジスタのゲート電位Ｖｇ及びソース電位Ｖｓを初期化する。この閾値補正準備期間（Ｃ）及び（Ｄ）で駆動用トランジスタ３Ｂのゲート電位Ｖｇ及びソース電位Ｖｓをリセットすることで、閾電圧補正動作の準備が完了する。続いて閾値補正期間（Ｅ）で実際に閾電圧補正動作が行われ、駆動用トランジスタ３Ｂのゲートｇとソースｓとの間に閾電圧Ｖｔｈに相当する調整電圧（キャンセル電圧）が保持される。実際には、Ｖｔｈに相当する電圧が、駆動用トランジスタ３Ｂのゲートｇとソースｓとの間に接続された保持容量３Ｃに書き込まれることになる。
【００１８】
この後移動度補正の為の準備期間（Ｆ）及び（Ｇ）を経て、サンプリング期間／移動度補正期間（Ｈ）に進む。ここで映像信号の信号電位ＶｉｎがＶｔｈに足し込まれる形で保持容量３Ｃに書き込まれると共に、移動度補正用の電圧ΔＶが保持容量３Ｃに保持された電圧から差し引かれる。このサンプリング期間／移動度補正期間（Ｈ）では、信号線ＤＴＬ１０１が信号電位Ｖｉｎにある時間帯にサンプリグ用トランジスタ３Ａを導通状態にするため、この時間帯よりパルス幅の短い制御信号を走査線ＷＳＬ１０１に出力し、以って保持容量３Ｃに信号電位Ｖｉｎを保持すると同時に駆動用トランジスタ３Ｂの移動度μに対する補正を信号電位Ｖｉｎに加えている。
【００１９】
この後発光期間（Ｉ）に進み、信号電圧Ｖｉｎに応じた輝度で発光素子が発光する。その際信号電圧Ｖｉｎは閾電圧Ｖｔｈに相当する電圧と移動度補正用の電圧ΔＶとによって調整されているため、発光素子３Ｄの発光輝度は駆動用トランジスタ３Ｂの閾電圧Ｖｔｈや移動度μのばらつきの影響を受けることはない。なお、発光期間（Ｉ）の最初でブートストラップ動作が行われ、駆動用トランジスタ３Ｂのゲート−ソース間電圧Ｖｇｓ＝Ｖｉｎ＋Ｖｔｈ−ΔＶを一定に維持したまま、駆動用トランジスタ３Ｂのゲート電位Ｖｇ及びソース電位Ｖｓが上昇する。
【００２０】
ところで閾値補正期間（Ｅ）では、電源供給線ＤＳＬ１０１の電位が低レベルから高レベルに急峻に立ち上がっている。このため、駆動用トランジスタのドレインｄからソースｓに向かって、補助容量３Ｊを介してカップリングが入り、駆動用トランジスタ３Ｂのソース電位Ｖｓが急激に上昇している。図示の例は、たまたま上昇量が過剰ではないため、駆動用トランジスタのゲートｇとソースｓとの間の電位差はＶｔｈ以上に保たれており、正常な閾電圧補正動作が行われる。
【００２１】
またサンプリング期間（Ｈ）では、駆動用トランジスタのゲートｇがサンプリング用トランジスタ３Ａを介して映像信号線ＤＴＬ１０１に接続する。このため映像信号線ＤＴＬ１０１から供給された信号電位Ｖｉｎが直接駆動用トランジスタ３Ｂのゲートｇに印加され、ゲート電位Ｖｇが上昇している。この駆動用トランジスタ３Ｂのゲート電位Ｖｇの変動は保持容量３Ｃを介してソース電位Ｖｓにカップリングされる。このカップリング量を可能な限り減らして信号電位Ｖｉｎの書き込みゲインを確保するため、本発明では前述したように駆動用トランジスタ３Ｂのドレインｄとソースｓとの間に補助容量３Ｊが接続されている。
【００２２】
引き続き図２Ｂ〜図２Ｉを参照して、図１Ｂに示した画素回路の動作を詳細に説明する。なお、図２Ｂ〜図２Ｉの図番は、図２Ａに示したタイミングチャートの各期間（Ｂ）〜（Ｉ）にそれぞれ対応している。理解を容易にするため、図２Ｂ〜図２Ｉは、説明の都合上発光素子３Ｄの容量成分を容量素子３Ｉとして図示してある。先ず図２Ｂに示すように発光期間（Ｂ）では、電源供給線ＤＳＬ１０１が高電位Ｖｃｃ＿Ｈ（第１電位）にあり、駆動用トランジスタ３Ｂが駆動電流Ｉｄｓを発光素子３Ｄに供給している。図示する様に、駆動電流Ｉｄｓは高電位Ｖｃｃ＿Ｈにある電源供給線ＤＳＬ１０１から駆動用トランジスタ３Ｂを介して発光素子３Ｄを通り、共通接地配線３Ｈに流れ込んでいる。
【００２３】
続いて期間（Ｃ）に入ると図２Ｃに示すように、電源供給線ＤＳＬ１０１を高電位Ｖｃｃ＿Ｈから低電位Ｖｃｃ＿Ｌに切換える。これにより電源供給線ＤＳＬ１０１はＶｃｃ＿Ｌまで放電され、さらに駆動用トランジスタ３Ｂのソース電位ＶｓはＶｃｃ＿Ｌに近い電位まで遷移する。電源供給線ＤＳＬ１０１の配線容量が大きい場合は比較的早いタイミングで電源供給線ＤＳＬ１０１を高電位Ｖｃｃ＿Ｈから低電位Ｖｃｃ＿Ｌに切換えると良い。この期間（Ｃ）を十分に確保することで、配線容量やその他の画素寄生容量の影響を受けないようにしておく。
【００２４】
次に期間（Ｄ）に進むと図２Ｄに示すように、走査線ＷＳＬ１０１を低レベルから高レベルに切換えることで、サンプリング用トランジスタ３Ａが導通状態になる。このとき映像信号線ＤＴＬ１０１は基準電位Ｖｏにある。よって駆動用トランジスタ３Ｂのゲート電位Ｖｇは導通したサンプリング用トランジスタ３Ａを通じて映像信号線ＤＴＬ１０１の基準電位Ｖｏとなる。これと同時に駆動用トランジスタ３Ｂのソース電位Ｖｓは即座に低電位Ｖｃｃ＿Ｌに固定される。以上により駆動用トランジスタ３Ｂのソース電位Ｖｓが映像信号線ＤＴＬの基準電位Ｖｏより十分低い電位Ｖｃｃ＿Ｌに初期化（リセット）される。具体的には駆動用トランジスタ３Ｂのゲート−ソース間電圧Ｖｇｓ（ゲート電位Ｖｇとソース電位Ｖｓの差）が駆動用トランジスタ３Ｂの閾電圧Ｖｔｈより大きくなるように、電源供給線ＤＳＬ１０１の低電位Ｖｃｃ＿Ｌ（第２電位）を設定する。
【００２５】
次に閾値補正期間（Ｅ）に進むと図２Ｅに示すように、電源供給線ＤＳＬ１０１が低電位Ｖｃｃ＿Ｌから高電位Ｖｃｃ＿Ｈに遷移し、駆動用トランジスタ３Ｂのソース電位Ｖｓが上昇を開始する。やがて駆動用トランジスタ３Ｂのゲート‐ソース間電圧Ｖｇｓが閾電圧Ｖｔｈとなったところで電流がカットオフする。このようにして駆動用トランジスタ３Ｂの閾電圧Ｖｔｈに相当する電圧が保持容量３Ｃに書き込まれる。これが閾電圧補正動作である。このとき電流が専ら保持容量３Ｃ側に流れ、発光素子３Ｄ側には流れないようにするため、発光素子３Ｄがカットオフとなるように共通接地配線３Ｈの電位を設定しておく。
【００２６】
この閾値補正期間（Ｅ）では、駆動用トランジスタ３ＢのドレインｄがＶｃｃ＿ＬからＶｃｃ＿Ｈに立ち上がる。この電位変動が補助容量３Ｊを介して駆動用トランジスタ３Ｂのソースｓ側にカップリングされる。このカップリング量は、ΔＶｃｃＰ×Ｃｏｌｅｄ／（Ｃｏｌｅｄ＋Ｃｓｕｂ）で表される。ここでΔＶｃｃＰは電源電圧の変化分を表し、Ｖｃｃ＿Ｈ−Ｖｃｃ＿Ｌである。Ｃｓｕｂは補助容量３Ｊの容量値を表し、Ｃｏｌｅｄは発光素子３Ｄの等価容量３Ｉの容量値を表している。補助容量３Ｊを通じたカップリングでソース電位Ｖｓが急激に上昇しても、ゲート電圧Ｖｇに対する差がＶｔｈよりも大きい限り、動作上問題はない。
【００２７】
期間（Ｆ）に進むと図２Ｆに示すように、走査線ＷＳＬ１０１が低電位側に遷移し、サンプリング用トランジスタ３Ａが一旦オフ状態になる。このとき駆動用トランジスタ３Ｂのゲートｇはフローティングになるが、ゲート−ソース間電圧Ｖｇｓは駆動用トランジスタ３Ｂの閾電圧Ｖｔｈに等しいためカットオフ状態であり、ドレイン電流Ｉｄｓは流れない。
【００２８】
続いて期間（Ｇ）に進むと図２Ｇに示すように、映像信号線ＤＴＬ１０１の電位が基準電位Ｖｏからサンプリング電位（信号電位）Ｖｉｎに遷移する。これにより、次のサンプリング動作及び移動度補正動作の準備が完了する。
【００２９】
サンプリング期間／移動度補正期間（Ｈ）に入ると、図２Ｈに示すように、走査線ＷＳＬ１０１が高電位側に遷移してサンプリング用トランジスタ３Ａがオン状態となる。したがって駆動用トランジスタ３Ｂのゲート電位Ｖｇは信号電位Ｖｉｎとなる。ここで発光素子３Ｄは始めカットオフ状態（ハイインピーダンス状態）にあるため、駆動用トランジスタ３Ｂのドレイン／ソース間電流Ｉｄｓは発光素子容量３Ｉに流れ込み、充電を開始する。したがって駆動用トランジスタ３Ｂのソース電位Ｖｓは上昇を開始し、やがて駆動用トランジスタ３Ｂのゲート−ソース間電圧ＶｇｓはＶｉｎ＋Ｖｔｈ−ΔＶとなる。このようにして、信号電位Ｖｉｎのサンプリングと補正量ΔＶの調整が同時に行われる。Ｖｉｎが高いほどＩｄｓは大きくなり、ΔＶの絶対値も大きくなる。したがって発光輝度レベルに応じた移動度補正が行われる。Ｖｉｎを一定とした場合、駆動用トランジスタ３Ｂの移動度μが大きいほどΔＶの絶対値が大きくなる。換言すると移動度μが大きいほど負帰還量ΔＶが大きくなるので、画素ごとの移動度μのばらつきを取り除くことが出来る。
【００３０】
このサンプリング期間（Ｈ）では、導通状態にあるサンプリング用トランジスタ３Ａを介して信号線ＤＴＬ１０１と駆動用トランジスタ３Ｂのゲートｇとが直結している。この状態で信号線ＤＴＬ１０１から供給されたサンプリング電位Ｖｉｎが駆動用トランジスタ３Ｂのゲートｇに書き込まれる。その際保持容量３Ｃを通じて駆動用トランジスタ３Ｂのソースｓ側にカップリングが入るため、書き込みゲインが低下する。即ちサンプリング期間（Ｈ）ではゲート電位Ｖｇがサンプリング電位Ｖｉｎに上昇するが、ソースｓ側に飛込みが入り、ソース電位ＶｓがＶｉｎに引かれて上昇してしまう。その結果発光直前の駆動用トランジスタ３Ｂのゲートｇ／ソースｓ間電圧Ｖｇｓが狭くなるため輝度が下がってしまう。この飛び込み量はＶｉｎ×Ｃｓ／（Ｃｓ＋Ｃｏｌｅｄ）で表される。なおＣｓは保持容量３Ｃの容量値である。本発明ではこの信号電位Ｖｉｎの書き込みゲインの低下を防ぐため、前述したように駆動用トランジスタ３Ｂと並列に補助容量３Ｊを接続している。この場合の飛び込み量は、Ｖｉｎ×Ｃｓ／（Ｃｓ＋Ｃｏｌｅｄ＋Ｃｓｕｂ）で与えられる。飛び込み量を表す式の分母にＣｓｕｂが入るため、その分飛び込み量が減少し、書き込みゲインが改善される。
【００３１】
最後に発光期間（Ｉ）になると、図２Ｉに示すように、走査線ＷＳＬ１０１が低電位側に遷移し、サンプリング用トランジスタ３Ａはオフ状態となる。これにより駆動用トランジスタ３Ｂのゲートｇは信号線ＤＴＬ１０１から切り離される。同時にドレイン電流Ｉｄｓが発光素子３Ｄを流れ始める。これにより発光素子３Ｄのアノード電位は駆動電流Ｉｄｓに応じてＶｅｌ上昇する。発光素子３Ｄのアノード電位の上昇は、即ち駆動用トランジスタ３Ｂのソース電位Ｖｓの上昇に他ならない。駆動用トランジスタ３Ｂのソース電位Ｖｓが上昇すると、保持容量３Ｃのブートストラップ動作により、駆動用トランジスタ３Ｂのゲート電位Ｖｇも連動して上昇する。ゲート電位Ｖｇの上昇量Ｖｅｌはソース電位Ｖｓの上昇量Ｖｅｌに等しくなる。故に、発光期間中駆動用トランジスタ３Ｂのゲート‐ソース間電圧ＶｇｓはＶｉｎ＋Ｖｔｈ−ΔＶで一定に保持される。
【００３２】
以上の説明から明らかなように、本発明にかかる表示装置は各画素が閾電圧補正機能及び移動度補正機能を備えている。図３は、かかる補正機能を備えた画素に含まれる駆動用トランジスタの電流／電圧特性を示すグラフである。このグラフは横軸に信号電位Ｖｉｎを取り、縦軸に駆動電流Ｉｄｓを取ってある。異なる画素Ａ及びＢについてそれぞれＶｉｎ／Ｉｄｓ特性をグラフ化している。画素Ａは閾電圧Ｖｔｈが比較的低く移動度μが比較的大きいもので、画素Ｂは逆に閾電圧Ｖｔｈが比較的高く移動度μが比較的小さいものである。
【００３３】
グラフ（１）は、閾値補正及び移動度補正共に行わなかった場合である。このときには画素Ａ及び画素Ｂで閾電圧Ｖｔｈ及び移動度μの補正がまったく行われないため、Ｖｔｈやμの違いでＶｉｎ／Ｉｄｓ特性に大きな違いが出てしまう。したがって同じ信号電位Ｖｉｎを与えても、駆動電流Ｉｄｓ即ち発光輝度が異なってしまい、画面のユニフォーミティが得られない。
【００３４】
グラフ（２）は閾値補正をかける一方移動度補正は行わない場合である。このとき画素Ａと画素ＢでＶｔｈの違いはキャンセルされる。しかしながら移動度μの相違はそのまま現れている。したがってＶｉｎが高い領域（即ち輝度が高い領域）で、移動度μの違いが顕著に現れ、同じ階調でも輝度が違ってしまう。具体的には同じ階調（同じＶｉｎ）で、μの大きい画素Ａの輝度（駆動電流Ｉｄｓ）は高く、μの小さい画素Ｂの輝度は低くなっている。
【００３５】
グラフ（３）は閾値補正及び移動度補正共に行った場合であり、本発明に対応している。閾電圧Ｖｔｈ及び移動度μの相違は完全に補正され、その結果画素Ａと画素ＢのＶｉｎ／Ｉｄｓ特性は一致する。したがって全ての階調（Ｖｉｎ）で輝度（Ｉｄｓ）が画素ＡとＢとで同一レベルとなり、画面のユニフォーミティが顕著に改善される。
【００３６】
図４は、同じく図１Ｂに示した画素回路の動作説明に供するタイミングチャートである。図２Ａのタイミングチャートと同じく、電源供給線電位を急峻に切換えた場合であり、図２Ａのタイミングチャートと同じ表記を採用している。図２Ａのタイミングチャートと異なる点は、閾値補正期間（Ｅ）で動作不良が発生した場合を表している。図示するように閾値補正期間（Ｅ）で、電源供給線ＤＳＬ１０１の電位が急峻に低レベルから高レベルに立ち上がると、駆動用トランジスタのドレインからソースに向かって補助容量を通じたカップリングが入り、ソース電位Ｖｓが急激に上昇する。カーブ（１）はソース電位Ｖｓの上昇が極端でない場合であり、ゲート電位Ｖｇに対してＶｔｈ以上の電位差を確保できるため、閾電圧補正動作が正常に行われる。これに対しカーブ（２）はカップリングでソース電位Ｖｓが極端に上昇した場合であり、ゲート電位Ｖｇに対する電位差がＶｔｈ以下となっている。この場合には駆動用トランジスタがオフ状態であるため、電源供給線ＤＳＬ１０１を低レベルから高レベルに切換えても電流は流れず、カットオフもおきないため、正常な閾電圧補正動作を行うことが出来ない。
【００３７】
前述したようにカップリング量はΔＶｃｃＰ×Ｃｏｌｅｄ／（Ｃｏｌｅｄ＋Ｃｓｕｂ）で与えられる。このカップリング量（飛び込み量）が大きいと図４に示したようにソース電位Ｖｓが過剰に上昇し、極端な場合にはゲート電位Ｖｇを超えることもあり、Ｖｔｈキャンセル動作が行えなくなってしまう。この対策として補助容量３Ｊの一端を、当該段の駆動用トランジスタのドレインｄに接続するのではなく、前段の駆動用トランジスタのドレインｄに接続することが考えられる。この場合には当該段のＶｔｈキャンセル動作を行うとき、前段では電源電圧の変動がすでに済んでいるため、カップリングの影響はなくなる。しかしながら、表示装置の画面を上下反転して表示動作を行うと、前段と当該段の関係が逆転するため、カップリングの影響が生じ、画素回路の正常な動作を妨げることがあり、有効な解決策にならないことがある。
【００３８】
図５は、上述した問題に対処するための構成を示す模式図である。図では発明の特徴を明らかにするため、電源スキャナ１０５の一段分と、対応する画素１０１の一個分を表している。電源スキャナ１０５の一段分は電源供給線ＤＳＬ１０１に接続されている。この電源供給線ＤＳＬ１０１には画素回路１０１が接続している。電源スキャナ１０５は基本的にシフトレジスタと出力バッファとで構成されている。シフトレジスタは外部から供給されるクロック信号に応じて動作し、同じく外部から供給されるスタートパルスを順次転送することで、各段ごとに制御パルスを出力している。この制御パルスは対応する段の出力バッファに供給されている。出力バッファは図示のように入力端子と出力端子を有するインバータで構成されており、対応する段のシフトレジスタから入力端子に制御パルスが入力されると、出力端子から反転した電源パルスを電源供給線ＤＳＬ１０１に出力する。本実施形態では、インバータの出力端子と電源供給線ＤＳＬ１０１との間に抵抗Ｒと容量ＣからなるＲＣ回路が接続されており、電源パルスの遷移波形を鈍らせている。電源パルスの遷移波形を鈍らせることで、補助容量３Ｊを通したドレイン側からソース側へのカップリングを抑えることが出来る。よく知られているように、カップリング量は遷移波形が急峻なほど大きくなる。そこで本発明は、電源パルスの遷移波形を積極的に鈍らせることで、カップリングを抑制し駆動用トランジスタ３Ｂのソース電位Ｖｓの急激な上昇を抑制している。
【００３９】
図６は、図５に示した構成の動作説明に供するタイミングチャートである。理解を容易にするため、図４に示したタイミングチャートと同様の表記を取ってある。図示するように、電源供給線ＤＳＬ１０１に供給される電源パルスは積極的に遷移波形が鈍らされており、電位変化はなだらかである。このため、閾値補正期間（Ｅ）で電源供給線ＤＳＬ１０１の電位が低レベルから高レベルに立ち上がったとき、駆動用トランジスタのソース電位Ｖｓはカップリングの影響を余り受けることなく、なだらかに上昇していき、カットオフ電位に到達することが出来る。Ｖｔｈキャンセル動作が正常に完了するためには、駆動用トランジスタのソース電位Ｖｓが閾値補正期間（Ｅ）内で、ゲート電位ＶｇよりＶｔｈだけ低いカットオフ電位に到達すればよい。ソース電位Ｖｓの立上りカーブの遷移時間（例えば５τ程度）がＶｔｈキャンセル期間（Ｅ）に入るよう、電源パルスを鈍らせれば良い。その鈍らせ具合は、電源スキャナ１０５の出力バッファに接続したＲＣ回路の時定数で適切に設定することが出来る。かかる構成により、信号書き込み時には補助容量を積極的に利用してソース電位がゲート電位に引かれることを防ぎ、且つＶｔｈキャンセル動作時には電源パルスを鈍らせることで補助容量の弊害を防ぎ、駆動用トランジスタのソース電位が過剰に上昇することを抑制している。本発明によればサンプリング時信号電位の書き込みゲインの低下を防ぎつつ、Ｖｔｈキャンセル動作を正常に行うことが可能になる。
【００４０】
図７は、本発明にかかる表示装置及び画素回路の他の実施形態を示す回路図である。理解を容易にするため、図１Ｂに示した先の実施形態と対応する部分には対応する参照番号を付してある。異なる点は、本実施形態の画素回路１０１が、サンプリング用トランジスタ３Ａ及び駆動用トランジスタ３Ｂの他にスイッチングトランジスタ３Ｅが追加されていることである。このスイッチングトランジスタ３Ｅは一対の電流端が所定の基準電位Ｖｏと駆動用トランジスタ３Ｂのゲートｇとの間に接続されている。スイッチングトランジスタ３Ｅの制御端（ゲート）は別の走査線ＡＺＬ１０１を介して、補正用スキャナ（ＡＺＣＮ）１０６に接続している。スイッチングトランジスタ３Ｅは補正用スキャナ１０６から出力される制御信号に応じて動作し、駆動用トランジスタ３Ｂのゲート電圧Ｖｇを、基準電位Ｖｏに初期化する。この様に本実施形態では駆動用トランジスタ３Ｂのゲート電位Ｖｇに対する初期化電圧Ｖｏが信号線ＤＴＬ１０１とは別のラインから供給されるため、水平セレクタ１０３自体は各信号線ＤＴＬに信号電位のみを供給すればよく、駆動負荷が低減できる。
【００４１】
図８は、図７に示した実施形態の動作説明に供するタイミングチャートである。理解を容易にするため、図６に示した先の実施形態のタイミングチャートと同様な表記を採用している。図示するように、前フィールドの発光期間（Ｂ）が終わった後、次のフィールドの動作に入り、順に閾値補正準備期間（Ｃ）及び（Ｄ）、閾値補正期間（Ｅ）、準備期間（Ｆ）、サンプリング期間／移動度補正期間（Ｈ）、発光期間（Ｉ）の様に進む。先の実施形態と異なる点は、閾値補正準備期間（Ｄ）で走査線ＡＺＬ１０１の電位がローレベルからハイレベルに切換ることである。これにより駆動用トランジスタのゲート電位Ｖｇは所定の基準電位Ｖｏに初期化される。一方電源供給線ＤＳＬ１０１の電位はローレベルにあるため、駆動用トランジスタのソース電位ＶｓはＶｃｃ＿Ｌにリセットされる。この様にして、閾値補正準備期間（Ｄ）では、ゲート電位Ｖｇとソース電位Ｖｓの間の電位差が十分Ｖｔｈよりも大きくなるようにリセットされる。
【００４２】
その後閾値補正期間（Ｅ）に進み、電源供給線ＤＳＬ１０１の電位が低レベルから高レベルに切換る。その遷移波形が滑らかであるため、駆動用トランジスタのソース電位Ｖｓの上昇がなだらかになり、Ｖｔｈキャンセル動作を正常に行うことが可能になる。
【００４３】
本発明にかかる表示装置は、図９に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスター部（図では１個のＴＦＴを例示）、保持容量などの容量部及び有機ＥＬ素子などの発光部とを含む。基板の上にＴＦＴプロセスでトランジスター部や容量部が形成され、その上に有機ＥＬ素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
【００４４】
本発明にかかる表示装置は、図１０に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機ＥＬ素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部（画素マトリックス部）を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばＦＰＣ（フレキシブルプリントサーキット）を設けてもよい。
【００４５】
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器に入力された、若しくは、電子機器内で生成した映像信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。
【００４６】
図１１は本発明が適用されたテレビであり、フロントパネル１２、フィルターガラス１３等から構成される映像表示画面１１を含み、本発明の表示装置をその映像表示画面１１に用いることにより作製される。
【００４７】
図１２は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含み、本発明の表示装置をその表示部１６に用いることにより作製される。
【００４８】
図１３は本発明が適用されたノート型パーソナルコンピュータであり、本体２０には文字等を入力するとき操作されるキーボード２１を含み、本体カバーには画像を表示する表示部２２を含み、本発明の表示装置をその表示部２２に用いることにより作製される。
【００４９】
図１４は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含み、本発明の表示装置をそのディスプレイ２６やサブディスプレイ２７に用いることにより作製される。
【００５０】
図１５は本発明が適用されたビデオカメラであり、本体部３０、前方を向いた側面に被写体撮影用のレンズ３４、撮影時のスタート／ストップスイッチ３５、モニター３６等を含み、本発明の表示装置をそのモニター３６に用いることにより作製される。
【図面の簡単な説明】
【００５１】
【図１Ａ】本発明にかかる表示装置の全体構成を示すブロック図である。
【図１Ｂ】図１Ａに示した表示装置に組み込まれる画素回路の実施形態を示す回路図である。
【図２Ａ】画素回路の動作説明に供するタイミングチャートである。
【図２Ｂ】画素回路の動作説明に供する模式図である。
【図２Ｃ】同じく動作説明に供する模式図である。
【図２Ｄ】同じく動作説明に供する模式図である。
【図２Ｅ】同じく動作説明に供する模式図である。
【図２Ｆ】同じく動作説明に供する模式図である。
【図２Ｇ】同じく動作説明に供する模式図である。
【図２Ｈ】同じく動作説明に供する模式図である。
【図２Ｉ】同じく動作説明に供する模式図である。
【図３】同じく動作説明に供するグラフである。
【図４】同じく動作説明に供するタイミングチャートである。
【図５】本発明にかかる表示装置の構成を示す回路図である。
【図６】図５に示した構成の動作説明に供するタイミングチャートである。
【図７】本発明にかかる画素回路の他の実施形態を示す回路図である。
【図８】図７に示した画素回路の動作説明に供するタイミングチャートである。
【図９】本発明にかかる表示装置のデバイス構成を示す断面図である。
【図１０】本発明にかかる表示装置のモジュール構成を示す平面図である。
【図１１】本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。
【図１２】本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。
【図１３】本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。
【図１４】本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。
【図１５】本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。
【符号の説明】
【００５２】
１００…表示装置、１０１…画素、１０２…画素アレイ部、１０３…水平セレクタ、１０４…ライトスキャナ、１０５…電源スキャナ、３Ａ…サンプリング用トランジスタ、３Ｂ…駆動用トランジスタ、３Ｃ…保持容量、３Ｄ…発光素子、３Ｊ…補助容量
【図１Ａ】
2008170856.tif 000003
【図１Ｂ】
2008170856.tif 000004
【図２Ａ】
2008170856.tif 000005
【図２Ｂ】
2008170856.tif 000006
【図２Ｃ】
2008170856.tif 000007
【図２Ｄ】
2008170856.tif 000008
【図２Ｅ】
2008170856.tif 000009
【図２Ｆ】
2008170856.tif 000010
【図２Ｇ】
2008170856.tif 000011
【図２Ｈ】
2008170856.tif 000012
【図２Ｉ】
2008170856.tif 000013
【図３】
2008170856.tif 000014
【図４】
2008170856.tif 000015
【図５】
2008170856.tif 000016
【図６】
2008170856.tif 000017
【図７】
2008170856.tif 000018
【図８】
2008170856.tif 000019
【図９】
2008170856.tif 000020
【図１０】
2008170856.tif 000021
【図１１】
2008170856.tif 000022
【図１２】
2008170856.tif 000023
【図１３】
2008170856.tif 000024
【図１４】
2008170856.tif 000025
【図１５】
2008170856.tif 000026