(57)【要約】【課題】高解像度化を図る場合においても、入射光量に対応した適切な撮像画像信号を得ることができる撮像装置を提供することを目的とするものである。【解決手段】入射光と共に電子ビームを受けることにより入射光の光量に対応した撮像画像信号を生成する光電変換手段に向けて電子ビームを放出する複数の電子放出素子各々を所定の駆動周期毎に点順次にて駆動するにあたり、電子放出素子の各々を上記駆動周期よりも所定期間だけ長い期間に亘り駆動する。【選択図】図６
2008148128.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配列された複数の電子放出素子と、入射光と共に前記電子放出素子各々から放出された電子ビームを受けることにより前記入射光の光量に対応した信号を生成しこれを撮像画像信号として得る光電変換手段と、前記電子放出素子各々に対して前記電子ビームを放出させるべき駆動を行う駆動手段と、を備えた撮像装置であって、
前記駆動手段は、前記電子放出素子各々を相互に所定期間の時間的重複をもって点順次にて駆動することを特徴とする撮像装置。
【請求項２】
前記所定期間は、前記電子放出素子各々を前記点順次にて駆動する際の駆動周期の１/2以上４倍以下であることを特徴とする請求項１記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子放出素子の複数がマトリクス状に配列されている撮像素子を搭載した撮像装置に関する。
【背景技術】
【０００２】
近年、冷陰極の電界放出素子（ＦＥＤ；Field Emission Device）を撮像素子として用いるようにした撮像装置が提案されている。かかる電界放出素子としては、スピント型素子もしくは表面伝導型素子（ＳＣＥ；Surface Conduction electron Emitter），または金属−絶縁体−金属（ＭＩＭ）構造もしくは金属−絶縁体−半導体（ＭＩＳ）構造を持つ素子などが公知であり、これらの中でも、錐体状の冷陰極を有するスピント型素子が広く知られている（例えば、特許文献１参照）。
【０００３】
図１は、かかるスピント型素子を用いた撮像デバイスの構造を概略的に示す断面図である。
【０００４】
図１に示されるように、かかる撮像デバイスは、陰極基板（ガラス基板）１０１、透光性基板１０３およびスペーサ１０４Ａ、１０４Ｂからなる真空容器１０２を備える。この真空容器１０２内にはマトリクス状に配列された複数の電界放出素子１１１及び光電変換ターゲット１２０が形成されている。光電変換ターゲット１２０は、導体膜１２１および光電変換膜１２２で構成され、透光性基板１０３の裏面上に形成されている。電界放出素子１１１は、陰極導体１１３、この陰極導体１１３上に形成されている錐体状のエミッタ（冷陰極）１１４、及びゲート電極１１２を有している。エミッタ１１４の各先端は、ゲート電極１１２に形成されている開口部から露出し、光電変換ターゲット１２０に対面している。また、光電変換膜１２２と電界放出素子１１１各々との間には、メッシュ電極（シールド−グリッド電極）１１０が配設されている。
【０００５】
ここで、ゲート電極１１２に高電圧を印加すると、エミッタ１１４の先端から電子ビームが放出され、メッシュ電極１１０の貫通孔を通過して光電変換膜１２２に到達する。尚、光電変換膜１２２は増感剤を添加した膜であり、強電界の印加を受けている。この光電変換膜１２２に入射した光によって電子正孔対が膜内に発生し、正孔が増倍するなだれ現象が起きる。その正孔が、電界放出素子１１１から到達した電子と再結合すると、再結合によって消滅した電子を補うように電流が流れるため、この電流値によって光電変換膜１２２への入射光量を検出することができる。そこで、各画素に対応した電界放出素子１１１各々を点順次で駆動し、各電界放出素子１１１の駆動時に得られた電流値を個別に検出することにより、各画素毎の受光量を個別に表す撮像画像信号を生成するのである。
【０００６】
ところが、このような撮像デバイスにおいて高解像度化を図ると、その分だけ画素数が増加する為、１画素当たりの駆動時間、つまり各電界放出素子１１１を駆動する際の１サンプリング時間が非常に短くなる。この際、電界放出素子１１１では、その素子の面積内において蓄積された正孔を中和するに足る電子放出量を確保できない場合がある。よって、特に、高輝度な光が入射した故に多量の正孔が光電変換膜１２２内に生成された場合、これを完全に中和することができず、一部の正孔が残留したままとなる結果入射光量に対応した撮像画像信号を得ることができなくなるばかりか、残留した正孔に起因する高輝度部分の残像が発生して、著しく撮像画質を損ねることとなる。
【特許文献１】特開２００５−２２８５５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、かかる問題を解決すべく為されたものであり、高解像度化を図る場合においても、入射光量に対応した適切な撮像画像信号を得ることができる撮像装置を提供することを目的とするものである。
【課題を解決するための手段】
【０００８】
請求項１記載による撮像装置は、マトリクス状に配列された複数の電子放出素子と、入射光と共に前記電子放出素子各々から放出された電子ビームを受けることにより前記入射光の光量に対応した信号を生成しこれを撮像画像信号として得る光電変換手段と、前記電子放出素子各々に対して前記電子ビームを放出させるべき駆動を行う駆動手段と、を備えた撮像装置であって、前記駆動手段は、前記電子放出素子各々を相互に所定期間の時間的重複をもって点順次にて駆動する。
【発明を実施するための最良の形態】
【０００９】
本発明においては、入射光と共に電子ビームを受けることにより入射光の光量に対応した撮像画像信号を生成する光電変換手段に向けて電子ビームを放出する複数の電子放出素子各々を所定の駆動周期毎に点順次にて駆動するにあたり、電子放出素子の各々を上記駆動周期よりも所定期間だけ長い期間に亘り駆動する。つまり、電子放出素子各々を所定の駆動周期毎に点順次にて駆動すべく、従来は、この駆動周期と同一期間に亘り各電子放出素子を駆動させていたところを、敢えて上記駆動周期よりも所定期間だけ長い期間に亘り駆動するようにしたのである。かかる駆動によれば、光電変換膜内に蓄積された正孔を全て中和するに足る期間に亘り各電子放出素子を駆動させることが可能となるので、高解像度化を図るべく撮像素子の画素数（電子放出素子の数）を増やしても入射光量に対応した適切な撮像画像信号を得ることができるようになる。
【実施例】
【００１０】
図２は、本発明による撮像装置の概略構成を示す図である。
【００１１】
図２に示されるように、かかる撮像装置は、撮像素子１、Ｘ軸アドレスドライバ２、Ｙ軸アドレスドライバ３及び撮像画像信号生成回路５から構成される。
【００１２】
撮像素子１は、Ｎ個の駆動ラインＸ1〜ＸN、及びこれら駆動ラインＸに交叉して配列されたＭ個の駆動ラインＹ1〜ＹMを備えており、駆動ラインＸ及びＹの各交叉部に画素に対応した電子放出素子４５が形成される構造となっている。つまり、撮像素子１には（Ｎ×Ｍ）個の電子放出素子４５(1,1)〜４５(N,M)が図２に示されるようにマトリクス状に配列されているのである。
【００１３】
図３は、撮像素子１の構造を概略的に表す断面図である。
【００１４】
図３に示されるように、撮像素子１は、シリコン等からなる素子基板２０、電界放出層２１、メッシュ電極２２、及び非晶質セレンを主体としたアバランシェ増倍材料からなる光電変換膜２３、ＩＴＯ(インジウム・スズ酸化物)等の透明導電材料からなる前面電極２４、ガラス等の透明材料からなる前面基板２５を備える。
【００１５】
電界放出層２１は、光電変換膜２３の裏面と離間して対向する電子放出面を有し、メッシュ電極２２と光電変換膜２３とに向けて電子ビームを放出する複数の電子放出素子４５を有する。これら電子放出素子４５各々は、素子基板２０の主面に沿って配列しており電子放出面を形成している。
【００１６】
電子放出素子４５の各々は、下部電極板４２、非晶質シリコンなどからなる電子供給層４１、酸化シリコンなどからなる絶縁膜４３、上部電極層（金属薄膜電極）４４及び炭素膜４６からなる。下部電極板４２は、アルミニウム（Ａｌ）、タングステン（Ｗ）、窒化チタン（ＴｉＮ）、銅（Ｃｕ）又はクロム（Ｃｒ）等からなり、スパッタリング法等によって素子基板２０の表面上の各画素位置に対応した位置に夫々個別に設けられている。この下部電極板４２は電子供給層４１内に含まれており、かかる電子供給層４１の表面上に、絶縁膜４３、上部電極層（金属薄膜電極）４４及び炭素膜４６が夫々積層形成されている。絶縁膜４３は、電子放出領域を除いて５０ｎｍ以上の比較的厚い膜厚を有している。上部電極層（金属薄膜電極）４４には、電源５６が発生した約２２Ｖの電位Ｖtが印加されている。尚、図３に示されるように、各電子放出素子４５の領域において、上部電極層４４及び絶縁膜４３各々は、電子放出領域の中心に近づくに従って漸次減少する膜厚を有し、電子放出領域の中心部において上部電極層４４及び絶縁膜４３各々の膜厚がゼロになる領域が形成されている。この結果として、電子放出領域は、中心付近が窪んだ表面形状を有している。また、電子放出面全体には、上部電極層４４および電子放出領域全体を被覆するように数十ｎｍ以上の膜厚の炭素膜４６がスパッタリング法などにより形成されている。炭素膜４６は電極層としての機能と電子放出領域の保護膜としての機能とを併せ持つものである。
【００１７】
このような構造により、上部電極層４４及び下部電極板４２間に電圧を与えたとき、電子放出領域の中心に近づくに従って強い電界が形成される。この際、下部電極板４２より電子供給層４１へ注入された電子は、電子放出領域の中心付近で絶縁膜４３に供給され、強電界により加速されることによって、上部電極層４４および炭素膜４６をトンネルして放出される。
【００１８】
素子基板２０内には、上述した如き各電子放出素子４５を個別に駆動する為の画素駆動回路３１の各々が、各下部電極板４２に対応した位置に夫々形成されている。
【００１９】
図４は、かかる画素駆動回路３１の構成の一例を示す図である。
【００２０】
図４に示されるように、画素駆動回路３１は、トランジスタ５８Ａとトランジスタ５８Ｂとを含んでいる。トランジスタ５８Ａのゲート電極は上述した如き駆動ラインＸに接続されており、そのソース電極は接地電位に設定されている。更に、かかるトランジスタ５８Ａのドレイン電極はトランジスタ５８Ｂのソース電極と互いに接続されている。トランジスタ５８Ｂのゲート電極は上述した如き駆動ラインＹに接続されており、そのドレイン電極は電子放出素子４５の下部電極板４２に接続されている。この際、トランジスタ５８Ａは、かかる駆動ラインＸを介してＸ軸アドレスドライバ２から正極性のアドレスパルスＡＰＸ（後述する）が供給された場合に限りオン状態となる。一方、トランジスタ５８Ｂは、駆動ラインＹを介してＹ軸アドレスドライバ３から正極性のアドレスパルスＡＰＹ（後述する）が供給された場合に限りオン状態となる。すなわち、アドレスパルスＡＰＹがトランジスタ５８Ｂに供給されており、且つアドレスパルスＡＰＸがトランジスタ５８Ａに供給されている場合に限り、トランジスタ５８Ａ及び５８Ｂが共にオン状態となって電子放出素子４５の下部電極板４２の電位が０ボルトに設定される。よって、この際、上部電極層４４及び下部電極板４２間に駆動電圧Ｖtの電界が掛かることになり、電子放出素子４５は電子ビームを光電変換膜２３に向けて放出する。
【００２１】
電子放出素子４５から放出された電子は、図３に示す如きメッシュ電極２２の貫通孔を通過して光電変換膜２３に到達する。メッシュ電極２２には、電源５５が発生した約５００Ｖの電位Ｖｍが印加されており、前面電極２４には、抵抗５２を介して約６００〜２５００Ｖの高電位が印加されている。電子放出素子４５からの電子供給が無い状況では、光電変換膜２３の表面電位は前面電極２４の電位とほぼ等しくなる。電子放出素子４５の点順次駆動走査が開始されると、光電変換膜２３の表面に到達する電子により光電変換膜２３表面の電位は低下し、メッシュ電極２２の電位を下回るに到る。この結果、電子がメッシュ電極２２に吸引されるようになり、光電変換膜２３の表面電位が所定の電位まで低下した後は、この電位を維持するに必要な量を超える余剰分の電子はメッシュ電極２２により除去されることとなる。このようにして、光電変換膜２３の膜両面に高い電位差が発生し、光電変換膜２３中に強い電界が形成される。
【００２２】
光電変換膜２３は、入射した光量に応じた分だけ電子正孔対を発生させる。かかる正孔は光電変換膜２３中の強い電界によるアバランシェ増倍作用によって増倍され、光電変換膜２３の表面に致り、蓄積される。この結果、光電変換膜２３の、光が入射した領域に対応する表面領域の電位が上昇し、当該領域が走査される時、電子放出素子４５から放出された電子が光電変換膜２３の表面まで到達するようになる。このようにして、蓄積されている正孔と電子放出素子から到来した電子との結合が行われ、前面電極２４に中和電流が流れることになる。蓄積された正孔が全て中和された後の余剰電子はメッシュ電極２２により除去される。
【００２３】
撮像画像信号生成回路５は、その一方の電極端が前面電極２４に接続されているキャパシタ５１、及び前面電極２４を介して所定の正極性の電位を光電変換膜２３に印加する抵抗５２を含む。よって、光電変換膜２３にて上記の如き正孔と電子との結合が生じ、それに対応した電流が撮像画像信号ＩSとして発生し、外部に接続された抵抗５２を介して電圧信号として取り出される。キャパシタ５１は高圧の遮断用である。
【００２４】
Ｙ軸アドレスドライバ３は、垂直同期信号ＳＹＮＣに同期させて、図５に示す如き１水平走査期間ＴＨのパルス幅を有する正極性のアドレスパルスＡＰＹを発生し、これを図５に示す如く撮像素子１の駆動ラインＹ1〜ＹM各々に順次、択一的に印加して行く。この際、１水平走査期間ＴＨとは、１フレーム表示期間を駆動ラインＹの総数Ｍで除算した除算結果に対応した期間である。尚、１フレーム表示期間内にブランキング期間が設けられている場合には、１水平走査期間ＴＨは、この１フレーム表示期間からブランキング期間を減算して得られた期間を駆動ラインＹの総数Ｍで除算した乗算結果に対応した期間となる。
【００２５】
Ｘ軸アドレスドライバ２は、各駆動ラインＹにアドレスパルスＡＰＹが印加される度に、このアドレスパルスＡＰＹの印加期間内、つまり１水平走査期間ＴＨ内において、図６に示す如き正極性のアドレスパルスＡＰＸを、所定の駆動周期ＴSP毎に順次、点順次にて撮像素子１の駆動ラインＸ1〜ＸN各々に印加して行く。
【００２６】
この際、駆動周期ＴSPとは、１水平走査期間内において、駆動ラインにある全ての電子放出素子４５の各々を点順次にて駆動すべく設けられた期間を、駆動ラインにある電子放出素子４５の総数（Ｎ個）で除算することにより求められる各画素毎の走査周期である。一方、アドレスパルスＡＰＸ各々のパルス幅は、図６に示す如く、上記駆動周期ＴSPに上記所定期間ＴＱを加算した期間ＴＤである。
【００２７】
よって、互いに隣接する駆動ラインＸ各々に印加されるアドレスパルスＡＰＸ同士は、図６に示す如く所定期間ＴＱだけその印加期間が重なることになる。
【００２８】
これらＹ軸アドレスドライバ３及びＸ軸アドレスドライバ２のアドレッシング動作によれば、撮像素子１に形成されている（Ｎ×Ｍ）個の電子放出素子４５(1,1)〜４５(N,M)の内で、上記アドレスパルスＡＰＸ及びＡＰＹが同時に印加された電子放出素子４５が駆動状態となる。つまり、上記駆動周期ＴSP毎に点順次にて電子放出素子４５(1,1)〜４５(N,M)各々に対して、駆動電圧Ｖtの印加が開始されるのである。これにより、駆動電圧Ｖtが印加された電子放出素子４５は、この駆動電圧Ｖtの印加期間中に亘り光電変換膜２３に向けて電子の放出を行う。
【００２９】
以下に、本願発明の作用効果について、図７〜図９を参照しつつ説明する。
【００３０】
図７に示すように、光電変換膜２３には、入射した光量に応じた電荷（正孔）Q＋が蓄積されている。当該領域に対応する電子放出素子４５が駆動されると、電流ＩEの電子ビームが放出される。当該電子放出素子４５からの電子によって当該領域に導入される電荷量Ｑ−は、電流ＩEを駆動開始から時間積分した値となる。Ｑ−とＱ＋の絶対値が等しくなった時点で蓄積されていた正孔電荷と電子による電荷の中和が完了する。前述のように、この中和以降の余剰分の電子はメッシュ電極２２に吸収され、中和時点以降の放出電子ＩEはメッシュ電極２２に流入する。その結果、前面電極２４に流れる電流（Is）は上記の中和完了時点以降はゼロになる。
【００３１】
ここで、入射光量が過多であった場合には、Ｑ＋の値が大となる為、当該領域に対応する電子放出素子４５の駆動周期ＴSP内では、上述の中和が完了しなくなる。このような状況が生ずると、図８に示すように、ΔＱで表した量の正孔が光電変換膜２３に残留し次のフレームに持ち越されることになり、これが残像現象を引き起こす。
【００３２】
そこで、本発明においては、図９に示すように、駆動周期ＴSPに引き続き所定期間ＴＱに亘り電子放出素子４５を駆動するようにしたので、この期間ＴＱ中にΔQの正孔が中和され、次のフレームに持ち越されることが回避されて、残像現象が防止される。尚、重要な事は、上述した如き所定期間ＴＱを設けることが直ちに解像度の低下をもたらすわけではない事である。従って、かかる所定期間ＴＱを設けたことにより、中低輝度領域での解像度は何ら犠牲にすることなく、高輝度領域における残像現象を効果的に防止することが可能となるのである。
【００３３】
具体的に有意な効果が得られる所定期間ＴＱは、駆動周期ＴSPの１/２以上である。かかる所定期間ＴＱが長い程前述の残像現象防止の効果は大きいが、高輝度領域の横方向解像度の低下が顕在化してくるので、実用上は駆動周期ＴSPの４倍以下の期間長が望ましい。
【００３４】
なお、上記実施例においては、電子放出素子の駆動形態としていわゆるアクティブ型の駆動による場合について説明を行ってきたが、いわゆるパッシブ型の駆動形態であっても同様に本願発明が適用でき、同様な効果を奏するものであることは上述の説明から明らかである。また、電子放出素子部分についても、上述の形態以外に他の方式、即ち、ＭＩＳ構造素子やスピント型素子を用いても、本願発明の効果が同様に得られることは言うまでも無い。
【００３５】
また、更に、上述した実施形態においては、撮像素子に入射する光が可視領域の波長であることを前提としているが、本願発明は、入射する光子がX線の領域であっても同様に機能するものであり、この場合、前面基板と前面電極が可視波長領域で透明な材料である必要は無く、例えば、ベリリウムなどの材料を用いることによって、前面基板及び前面電極の機能を果させることが可能である。
【図面の簡単な説明】
【００３６】
【図１】従来の撮像装置の構造を概略的に示す断面図である。
【図２】本発明による撮像装置の構成を概略的に示す断面図である。
【図３】撮像素子１の構成の一部を概略的に示す断面図である。
【図４】画素駆動回路１の回路構成を示す図である。
【図５】Ｙ軸アドレスドライバ３が撮像素子１の駆動ラインＹ1〜ＹM各々に順次印加するアドレスパルスＡＰＹの印加タイミングを示す図である。
【図６】Ｘ軸アドレスドライバ２が撮像素子１の駆動ラインＸ1〜ＸM各々に順次印加するアドレスパルスＡＰＸの印加タイミングを示す図である。
【図７】本発明による動作を説明する為の図である。
【図８】本発明による動作を説明する為の図である。
【図９】本発明による動作を説明する為の図である。
【符号の説明】
【００３７】
１    撮像素子
２    Ｘ軸アドレスドライバ
３    Ｙ軸アドレスドライバ
５    撮像画像信号生成回路
４５  電子放出素子
【図１】
2008148128.tif 000003
【図２】
2008148128.tif 000004
【図３】
2008148128.tif 000005
【図４】
2008148128.tif 000006
【図５】
2008148128.tif 000007
【図６】
2008148128.tif 000008
【図７】
2008148128.tif 000009
【図８】
2008148128.tif 000010
【図９】
2008148128.tif 000011