(57)【要約】      （修正有）【課題】多数の記憶要素を備えたＭＲＡＭセルを提供する。【解決手段】ＭＲＡＭセルは、第１、第２、及び第３接点と、第１及び第２接点の間の第１磁気トンネル接合要素と、第２及び第３接点の間の第２磁気トンネル接合要素と、を備え、第１磁気トンネル接合要素と前記第２磁気トンネル接合要素の間が実質的に非導電性である。前記第１磁気トンネル接合要素は第１抵抗、第２磁気トンネル接合要素は第２抵抗、第２接点は第３抵抗を有しており、第１抵抗と第２抵抗は、第３抵抗より実質的に大きい。【選択図】図１
2008287852.tif 000002
【特許請求の範囲】
【請求項１】
ＭＲＡＭセルにおいて、
第１、第２、及び第３接点と、
第１及び第２接点の間の第１磁気トンネル接合要素と、
第２及び第３接点の間の第２磁気トンネル接合要素と、を備えており、
前記第１磁気トンネル接合要素と前記第２磁気トンネル接合要素の間が実質的に非導電性である、ＭＲＡＭセル。
【請求項２】
前記第１磁気トンネル接合要素は第１抵抗を有しており、前記第２磁気トンネル接合要素は第２抵抗を有しており、前記第２接点は第３抵抗を有しており、前記第１抵抗と前記第２抵抗は、前記第３抵抗より実質的に大きい、請求項１に記載のＭＲＡＭセル。
【請求項３】
前記第２接点は、絶縁層を含んでいる、請求項１に記載のＭＲＡＭセル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気ランダムアクセスメモリ（ＭＲＡＭ）に、より具体的には、多数の記憶要素を備えたＭＲＡＭセルに関する。
【背景技術】
【０００２】
合衆国政府は、本発明に関し一定の権利を、合衆国海軍より授与された契約第Ｎ０００３０−０６−Ｃ−０００３号に従って取得している。
ＭＲＡＭは、コンピューター市場で人気を博しつつある不揮発性メモリ技術である。データを電荷又は電流の流れとして記憶する他のメモリ技術（例えば、ＳＲＡＭ、ＤＲＡＭ、ＦＬＡＳＨなど）とは異なり、ＭＲＡＭは、データを磁気記憶要素（即ち、ＭＲＡＭセル）内に磁束として記憶する。通常、ＭＲＡＭセルは、２つの強磁性層を含んでおり、そのそれぞれが、２つの可能性のある極性の内の一方を有する磁界を保持している。強磁性層の可能性のある極性は、ＭＲＡＭセルの磁化容易軸に平行又は逆平行のどちらかに伸びているのが望ましい。ＭＲＡＭセルの論理状態は、強磁性層の極性次第である。例えば、強磁性層が同じ極性を有する場合は、ＭＲＡＭセルは「０」を記憶している。代わりに、強磁性層が反対の極性を有する場合は、ＭＲＡＭセルは「１」を記憶している。
【０００３】
概括的には、装置は、感知電流をＭＲＡＭセルに流し、セルの電気抵抗を測定することによってＭＲＡＭセル内に記憶されているデータを読み取るが、このセルの電気抵抗が、強磁性層の極性に関係する。この点に関し、通常、高い抵抗Ｒｍａｘは、強磁性層が反対の極性を有することを示し、低い抵抗Ｒｍｉｎは、強磁性層が同じ極性を有することを示す。装置は、ＭＲＡＭセルに磁界を印加し、強磁性層の一方又は両方の磁束を変えることによって、データをＭＲＡＭセルに書き込む。この点に関し、装置は、ＭＲＡＭセルに隣接する書き込み線に電流を通し、磁界を生成する。
【０００４】
ＭＲＡＭセルの１つの例は、擬似スピン弁（ＰＳＶ）である。ＰＳＶは、非磁性の導電性スペーサー層によって分離されている、厚さの異なる２つの磁性体層を含んでいる。両磁性体層は「自由」層であり、即ち、両方の層は、磁界に曝すと極性を切り替えることができる。しかしながら、データを記憶するＰＳＶの層が厚いほど、その極性を切り替えるのに必要な磁界が大きくなる（即ち、層が厚いほど「切替磁界」が高くなる）。ＰＳＶを読み取るとき、装置は、ＰＳＶの薄い方の層を既知の方向に磁化するが厚い方の層は磁化しない磁界を加えながら、ＰＳＶの抵抗を測定する。この点に関し、装置は、薄い方の層が一方向に磁化されるときのＰＳＶの抵抗を、薄い方の層が反対の方向に磁化されるときのＰＳＶの抵抗と比較し、厚い方の層の極性を、従ってＰＳＶの論理状態を判定する。通常、ＰＳＶの２つの論理状態の抵抗の差は、約５％である（即ち、Ｒｍａｘは、Ｒｍｉｎより約５％大きい）。
【０００５】
ＭＲＡＭセルの別の例は、スピン弁（ＳＶ）である。ＳＶも、非磁性導電性スペーサー層（例えば、Ｃｕ）で分離されている２つの磁性体層を含んでおり、ＳＶの磁性体層の一方は、データを記憶する自由層である。しかしながら、ＳＶの他方の磁性体層は、「ピン留め」層であり、即ち、層の極性は、反強磁性層によって既知の方向に固定されている。従って、ＳＶを読み取るとき、装置は、ＳＶの抵抗を測定し、次に、その抵抗と固定された層の既知の方向に基づいて、自由層の極性を、従ってＳＶの論理状態を判定する。例えば、装置は、その抵抗を、基準要素の抵抗と比較する。ＰＳＶと同様に、ＳＶの２つの論理状態の抵抗の差は、約５％である。
【０００６】
ＭＲＡＭセルの更に別の例は、磁気トンネル接合（ＭＴＪ）である。ＳＶと同様に、ＭＴＪは、データを記憶する自由磁性体層と、ピン留め磁性体層を含んでいる。しかしながら、ＭＴＪでは、磁性体層は、導電性スペーサー層ではなく非磁性絶縁バリヤー層によって分離されている。この点に関し、トンネル電流は、バリヤー層を通過して自由層とピン留め層の間を垂直に流れる。ＭＴＪを読み取るときに、装置は、ＭＴＪの抵抗を測定し、この抵抗と固定層の既知の方向に基づいて、自由層の極性を、従ってＭＴＪの論理状態を判定する。例えば、装置は、その抵抗を、基準要素の抵抗と比較する。先に述べたＰＳＶ及びＳＶとは異なり、ＳＶの２つの論理状態の抵抗の差は約５０％である。従って、読み取りエラーは、ＭＴＪ要素を備えたＭＲＡＭの方が少ない傾向にある。
【０００７】
先に述べたＭＲＡＭセルは、様々な制約を有している。例えば、ＰＳＶは、２つの反対方向ビットをＰＳＶの薄い方の層に書き込む段階を含む破壊読み取り処理を必要とする。従って、ＰＳＶを読み取るには、破壊書き込み処理中に追加の電力と時間が必要であり、書き込みエラーが生じる可能性もある。別の例では、先に述べたＰＳＶとＳＶは、論理状態の間の抵抗差が５％に過ぎず、読み取りエラーに繋がることもある。別の例では、先に述べたＳＶとＭＴＪは、基準要素に依存する読み取り処理を必要とするが、これは、読み取り処理の信頼性に影響を与えるので、読み取りエラーに繋がる。更に別の例では、先に述べたＭＲＡＭセルは、出力信号が低いので、読み取りアーキテクチャが、信号を正確に測定し、及び／又は信号に基づいてＭＲＡＭセルの論理状態を判定するのを難しくしている。更に別の例では、先に述べた磁気記憶要素は、１ビットのデータしか記憶できない。従って、これらの制約の内の１つ又はそれ以上を克服するＭＲＡＭセルが必要とされている。
【発明の開示】
【課題を解決するための手段】
【０００８】
改良されたＭＲＡＭセルと、改良されたＭＲＡＭセルを読み取り、書き込むための方法について述べる。
本発明の１つの例は、改良されたＭＲＡＭセルの形態を取っている。ＭＲＡＭセルは、（ａ）第１、第２、及び第３接点と、（ｂ）第１と第２の接点の間の第１磁気トンネル接合（ＭＴＪ）要素と、（ｃ）第２と第３の接点の間のＭＴＪ要素と、を含んでいる。ＭＲＡＭセルは、第１ＭＴＪ要素と第２ＭＴＪ要素の間が実質的に非導電性で、従って、電流は第１ＭＴＪ要素と第２ＭＴＪ要素の間を殆ど又は全く流れないのが望ましい。１つの例では、第１及び第２ＭＴＪ要素の抵抗は、第２接点の抵抗より実質的に大きいので、一方のＭＴＪ要素から他のＭＴＪ要素の方向に流れる電流は、第２接点から流れ出る。他の例では、第２接点は、第１と第２のＭＴＪ要素の間の電流を妨げる絶縁層を含んでいる。
【０００９】
改良されたＭＲＡＭセルでは、第１ＭＴＪ要素は、第１切替磁界を備えた第１自由層と、第２切替磁界を備えた第２自由層を含んでいる。ＭＲＡＭセルは、ＭＴＪ要素、特に自由層の設計次第で、様々な目的に役立つ。例えば、第１切替磁界が第２切替磁界より強い場合（実質的に強いのが望ましい）は、第１ＭＴＪが、第２ＭＴＪに対する基準要素である。この点に関し、ＭＲＡＭセルは、自己基準式であり、読み取り処理の信頼性を改良する。別の例では、第１切替磁界が第２切替磁界より強い場合、第１と第２のＭＴＪ要素には、それぞれ少しのデータビットが入っている。この点に関し、ＭＲＡＭセルは、複数のデータビットを記憶し、従って４つの可能性のある論理状態を有する。更に別の例では、第１切替磁界が第２切替磁界と実質的に同様の場合、第１と第２のＭＴＪ要素には、直列に接続されている同一のデータビットが含まれている。この点に関し、ＭＲＡＭセルは、読み取り処理の間に、より強い信号を出力し、読み取りエラーを制限する。
【００１０】
本発明の別の例は、上記ＭＲＡＭセルを読み取る方法という形態をしている。本方法は、（ａ）第１接点と第２接点の間に第１電圧を印加する段階と、（ｂ）第１接点と第２接点に亘って第１抵抗を測定する段階と、（ｃ）第２接点と第３接点の間に第２電圧を印加する段階と、（ｄ）第２接点と第３接点に亘って第２ＭＴＪ要素の第２抵抗を測定する段階と、（ｅ）第１抵抗を第２抵抗と比較する段階と、を含んでいる。
【００１１】
更に、第１ＭＴＪ要素が第２ＭＴＪ要素に対する基準要素であり、第１ＭＴＪ要素が低いビットを保持している場合、本方法は、更に、（ｆ）第２抵抗が第１抵抗より適切に高い場合は、第２ＭＴＪ要素が高いビットを保持していると判定する段階と、（ｇ）第２抵抗が第１抵抗より適切に低い場合は、第２ＭＴＪ要素が低いビットを保持していると判定する段階と、を含んでいる。
【００１２】
代わりに、ＭＴＪ要素両方にデータビットが含まれている場合は、本方法は、更に、（ｆ）第１と第２の抵抗が適切に異なっている場合は、第１と第２の抵抗だけに基づいてＭＲＡＭセルの論理状態を判定する段階と、（ｇ）第１と第２の抵抗が適切に同様である場合は、外部の基準要素に基づいてＭＲＡＭセルの論理状態を判定する段階と、を含んでいる。この点に関し、第１と第２の抵抗だけに基づいてＭＲＡＭセルの論理状態を判断する機能は、（ｉ）第１抵抗が第２抵抗より適切に高い場合は、第１ＭＴＪ要素が高いビットを保持し、第２ＭＴＪ要素が低いビットを保持していると判定する段階と、（ii）第１抵抗が第２抵抗より適切に低い場合は、第１ＭＴＪ要素は低いビットを保持し、第２ＭＴＪ要素は高いビットを保持していると判定する段階と、を含んでいる。
【００１３】
本発明の更に別の例は、複数のビットを上記ＭＲＡＭセルに書き込む方法という形態をしており、第１ＭＴＪ要素は、第１切替磁界を備えた第１自由層を含んでおり、第２ＭＴＪ要素は、第２切替磁界を備えた第２自由層を含んでおり、第１切替磁界は、第２切替磁界より強い。本方法は、（ａ）第１論理状態を第１ＭＴＪ要素に書き込むべきであると判定する段階と、（ｂ）第１磁界をＭＲＡＭセルに印加する段階であって、第１磁界は、第１論理状態を示す方向と、第１切替磁界又はそれ以上の強度を有している、印加する段階と、（ｃ）第２論理状態を第２ＭＴＪ要素に書き込むべきであると判定する段階と、（ｄ）第１論理状態が第２論理状態と異なる場合は、第２磁界をＭＲＡＭセルに印加する段階であって、第２磁界は、第２論理状態を示す方向と、第２切替磁界又はそれ以上であるが第１切替磁界未満の強度を有している、印加する段階と、を含んでいる。この点に関し、第１論理状態は、低いビット又は高いビットであり、第２論理状態は、高いビット又は低いビットである。
【００１４】
本発明の更に別の例は、上記ＭＲＡＭセルを読み取る方法という形態をしており、第１ＭＴＪ要素の出力と第２ＭＴＪ要素の出力は、直列に接続されている。本方法は、（ａ）第１接点と第２接点の間に第１電圧を印加する段階と、（ｂ）第２接点と第３接点の間に第２電圧を印加する段階と、（ｃ）第１ＭＴＪ要素と第２ＭＴＪ要素の直列抵抗を測定する段階と、（ｄ）直列抵抗を外部基準要素と比較する段階と、を含んでいる。
【００１５】
以上及び他の態様と利点は、当業者には、添付図面を適宜参照しながら以下の詳細な説明を読むことによって明白になるあろう。更に、この要約は、単なる例であって、請求されている本発明の範囲を限定するものではない。
【発明を実施するための最良の形態】
【００１６】
図面を見ると、図１は、本発明の或る例によるＭＲＡＭセル１００の概略図である。図示の通り、ＭＲＡＭセル１００は、第１接点１０２、第１磁気トンネル接合（ＭＴＪ）要素１０４、第２接点１０６、第２ＭＴＪ要素１０８、及び第３接点１１０を含んでいる。第１ＭＴＪ要素１０４は、第１接点１０２と第２接点１０６の間に在るのが望ましい。同様に、第２ＭＴＪ要素１０８は、第２接点１０６と第３接点１１０の間に在るのが望ましい。
【００１７】
ＭＲＡＭセル１００は、第１ＭＴＪ要素１０４と第２ＭＴＪ要素１０８の間が実質的に非導電性であるのが望ましい。従って、第１ＭＴＪ要素１０４と第２ＭＴＪ要素１０８の間には、ＭＲＡＭセル１００内の漏洩及び／又は他の欠陥に依る無視できるほどの電流以外は、電流が流れないのが望ましい。１つの例では、第１ＭＴＪ要素１０４と第２ＭＴＪ要素１０８の間の電流は、ＭＴＪ要素１０４と１０８の抵抗が、第２接点１０６の抵抗と比べて大きいために妨害される。例えば、ＭＴＪ要素１０４と１０８の抵抗は、第２接点の抵抗の約１０００倍以上である。この点に関し、電流が第１ＭＴＪ要素１０４を通って第２ＭＴＪ要素１０８に向かって流れる（又はその逆の）とき、電流は、高い抵抗の第２ＭＴＪ要素１０８ではなく、低い抵抗の第２接点１０６を通る。別の例では、第２接点１０６は、２つの金属層の間に絶縁層を含んでおり、絶縁層は、電流が第２接点１０６の２つの金属層の間を流れるのを実質的に防ぐ。
【００１８】
第１ＭＴＪ要素１０４は第１論理状態を有し、第２ＭＴＪ要素１０８は第２論理状態を有しているので、ＭＲＡＭセル１００は、多数の論理状態を記憶することができる。ＭＲＡＭ設計者は、ＭＲＡＭセル１００とその多数の論理状態能力を使用して様々な目的を果たすことができ、好都合である。例えば、ＭＲＡＭ設計者が、ＭＲＡＭセル１００の１つのＭＴＪ要素を基準要素として構成すると、外部基準要素を参照すること無く、他のＭＴＪ要素の論理状態を局所的に読み取ることができるようになる。別の例では、ＭＲＡＭ設計者が、ＭＲＡＭセル１００が複数のデータビットを記憶するように構成すると、１つのＭＲＡＭセルに大量に記憶できるようになる。更に別の例では、ＭＲＡＭ設計者が、ＭＲＡＭセル１００が増大する出力信号を提供するように構成すると、ＭＲＡＭセル１００の論理状態を容易に読み取りできるようになる。他の例も同様にある。
【００１９】
図２は、書き込みアーキテクチャを備えた代表的なＭＲＡＭセル１００の実施形態を示している。図示の通り、ＭＲＡＭセル１００は、第１接点１０２と第２接点１０６の間に第１ＭＴＪ要素１０４を含んでおり、第２接点１０６と第３接点１１０の間に第２ＭＴＪ要素１０８を含んでいる。第１ＭＴＪ要素１０４は、第１切替磁界を有する第１自由層２０２、第１絶縁バリヤー２０４、及び第１ピン留め層２０６を含んでいる。同様に、第２ＭＴＪ要素１０８は、第２切替磁界を有する第２自由層２０８、第２絶縁バリヤー２１０、及び第２ピン留め層２１２を含んでいる。自由層２０２と２０８
ＭＴＪ要素１０４と１０８の自由層２０２と２０８は、２つの異なる極性を有することのできる強磁性層であるので、自由層２０２と２０８は、２つの異なる論理状態を呈することができる。例えば、自由層２０２と２０８は、それぞれ、厚さ約３ｎｍのニッケル鉄コバルト（ＮｉＦｅＣｏ）の層である。しかしながら、以下に述べる様に、自由層２０２と２０８の材料と厚さは、ＭＲＡＭセル１００の実装によって変わる。更に、自由層２０２と２０８は、単層構造ではなく多層構造でもよい。例えば、自由層２０２と２０８は、それぞれ、厚さ約１ｎｍのＮｉＦｅＣｏの第１層、厚さ約１ｎｍのルテニウム（Ｒｕ）の層、及び厚さ約１ｎｍのＮｉＦｅＣｏの第２層を含む三層構造であってもよい。他の例も同様に考えられる。
【００２０】
絶縁バリヤー２０４と２１０は電気的絶縁層であり、電荷担体が、自由層２０２及び２０８とピン留め層２０６及び２１２の間をトンネルすることができるほど薄い。例えば、絶縁バリヤー２０４と２１０は、それぞれ厚さ約１ｎｍの酸化アルミニウム（ＡｌＯｘ）の層である。他の例も同様に考えられる。
【００２１】
ピン留め層２０６と２１２は、強磁性層と、強磁性層を既知の極性に固定する反強磁性層を含んでいる。両方のピン留め層２０６と２１２は、同じ既知の極性に固定されているのが望ましい。例えば、ピン留め層２０６と２１２は、それぞれ、厚さ約２ｎｍのＮｉＦｅＣｏの強磁性層と、厚さ約５−１０ｎｍのマンガン鉄（ＦｅＭｎ）の反強磁性層を含んでいる。更に、ピン留め層２０６と２１２の強磁性及び／又は反強磁性層は、単層構造ではなく多層構造であってもよい。例えば、ピン留め層２０６と２１２の強磁性層は、それぞれ、厚さ約１ｎｍのＮｉＦｅＣｏの第１層、厚さ約１ｎｍのＲｕの層、及び厚さ約１ｎｍのＮｉＦｅＣｏの第２層を含む三層構造であってもよい。他の例も同様に考えられる。
【００２２】
書き込みアーキテクチャは、第１接点１０２に隣接してそれより上方に在る第１書き込み線２１４と、第３接点１１０に隣接してそれより下方に在る第２書き込み線２１６と、を含んでいる。第１書き込み線２１４は、第１接点１０２及びＭＲＡＭセル１００の残部から第１絶縁スペーサー（図示せず）で分離されており、第２書き込み線２１６は、第２接点１１０及びＭＲＡＭセル１００の残部から第２絶縁スペーサー（図示せず）で分離されているのが望ましい。第１書き込み線２１４と第２書き込み線２１６は、第１書き込み線２１４及び／又は第２書き込み線２１６を通過する電流がＭＲＡＭセル１００に作用する印加磁界を作るように、ＭＲＡＭセル１００近くに配置されている。第１書き込み線２１４は、概ね、第２書き込み線２１６に対し垂直に走るように配置されている。しかしながら、当業者には理解頂けるように、必ずしもこの配置でなくてもよい。
【００２３】
書き込みアーキテクチャで自由層２０２と２０８の極性を変化させ、そこに論理状態を書き込むプロセスは、（ｉ）印加される磁界の強度及び方向と（ii）自由層２０２と２０８の切替磁界によって変わる。例えば、印加される磁界の強度が、自由層の切替磁界を超えなければ、自由層の極性は変わらない。別の例では、印加される磁界の方向が自由層の極性と一致していれば、自由層の極性は変わらない。而して、印加される磁界の方向が自由層の極性と反対で、印加される磁界の強度が自由層の切替磁界を上回る場合にだけ、自由層の極性、従ってＭＴＪ要素１０８の論理状態が変わる。従って、ＭＲＡＭ設計者は、書き込みアーキテクチャによって生成される印加磁界と、自由層２０２と２０８の切替磁界を制御することによって、ＭＲＡＭセル１００を使用して、先に述べた目的を果たすことができる。
【００２４】
例えば、ＭＲＡＭ設計者は、ＭＲＡＭセル１００を、自己基準式ＭＲＡＭセルとして使用できるように設計する。より具体的には、ＭＲＡＭ設計者は、２つのＭＲＡＭ要素１０４と１０８の内の１つを基準要素として設定する。これを実現するために、ＭＲＡＭ設計者は、第１自由層２０２の第１切替磁界が第２自由層２０８の第２切替磁界より強くなるように、自由層を設計する。代わりに、ＭＲＡＭ設計者は、第２自由層２０８の第２切替磁界が、第１自由層２０２の第１切替磁界より強くなるように自由層を設計してもよい。どちらの場合も、切替磁界が強い方の自由層が、「基準自由層」と呼ばれ、切替磁界が弱い方の自由層が、「データ自由層」と呼ばれる。
【００２５】
ＭＲＡＭ設計者は、自由層の厚さ及び／又は材料を変えることによって、自由層２０２と２０８の切替磁界を制御する。例えば、第１ＭＴＪ要素１０４が基準要素であれば、第１自由層２０２は、厚さ約５ｎｍ以上のＮｉＦｅＣｏの単層であり、第２自由層２０８は、厚さ約３ｎｍのＮｉＦｅＣｏの単層である。別の例で、第１ＭＴＪ要素１０４が基準要素であれば、第１自由層２０２は、厚さ約５ｎｍのＮｉＦｅＣｏの層であり、第２自由層２０８は、厚さ約３ｎｍのＮｉＦｅの層である。多層構造の自由層を含めて、多くの他の例も同様に考えられる。
【００２６】
自己基準式ＭＲＡＭセル１００では、基準の自由層の切替磁界は、データ自由層の切替磁界より実質的に強いのが望ましい。例えば、基準自由層は、２０Ｏｅを上回る切替磁界を有しており、データ自由層は、１０Ｏｅの切替磁界しか有していない。この点に関し、書き込みアーキテクチャが書き込み線２１４と２１６を介してＭＲＡＭセル１００に何らかの磁界を印加するときに、基準自由層の強い切替磁界が、基準自由層の極性の切り替わりを防ぐのが望ましい。従って、ＭＲＡＭ設計者は、最初に、基準自由層の極性を既知の極性に設定し、ＭＲＡＭ装置は、以下に更に詳しく述べる様に、読み取りプロセスの間は既知の極性に依存する。
【００２７】
データを自己基準式ＭＲＡＭセル１００に書き込む場合、書き込みアーキテクチャは、データＭＴＪ要素の切替磁界と実質的に等価の切替磁界を有するＭＴＪ要素にデータを書き込むための既知の手段を使用する。例えば、論理低ビット（即ち、「０」ビット）をデータＭＴＪ要素に書き込むときは、書き込みアーキテクチャは、書き込み線２１４と２１６を活性化させて、「０」ビット方向と、データ自由層の切替磁界又はそれを上回る強度とを有する印加磁界を生成する。同様に、論理高ビット（即ち、「１」ビット）をデータＭＴＪ要素に書き込むときは、書き込みアーキテクチャは、書き込み線２１４と２１６を活性化させて、「１」ビット方向と、データ自由層の切替磁界又はそれを上回る強度とを有する印加磁界を生成する。
【００２８】
図３は、本発明の例による、自己基準式ＭＲＡＭセル１００を読み取る方法を示すフローチャートである。分かり易くするために、以下の説明は、第１ＭＴＪ要素１０４が第２ＭＴＪ要素１０８に対する基準要素であり、従って第１自由層２０２が基準自由層になり、第２自由層２０８がデータ自由層であると仮定している。更に、以下の説明は、ＭＲＡＭ設計者は、基準自由層２０２を基準固定層２０６と同じ極性に事前設定し、基準ＭＴＪ要素１０４は「０」ビットを保持する（従って抵抗Ｒｍｉｎを有する）と仮定している。
【００２９】
ステップ３０２で、読み取りアーキテクチャは、第１接点１０２と第２接点１０６の間に第１電圧を印加し、基準ＭＴＪ要素１０４を通る感知電流を生成する。ステップ３０４では、第１電圧が印加されている間に、読み取りアーキテクチャが、第１接点１０２と第２接点１０６に跨る基準ＭＴＪ要素１０４の第１抵抗を測定する。先に述べた様に、基準ＭＴＪ要素１０４の第１抵抗は、基準固定層２０６の既知の極性に対する基準自由層２０２の極性に関係している。従って、基準ＭＴＪ要素１０４は「０」ビットを保持するように事前設定されているので、第１抵抗はＲｍｉｎになる。
【００３０】
ステップ３０６では、読み取りアーキテクチャは、第２接点１０６と第３接点１１０の間に第２電圧を印加し、データＭＴＪ要素１０８を通る感知電流を生成する。第１電圧と第２電圧は、実質的に同様であるのが望ましい。ステップ３０８では、第２電圧が印加されている間に、読み取りアーキテクチャが、第２接点１０６と第３接点１０８に跨るデータＭＴＪ要素１０８の第２抵抗を測定する。
【００３１】
ステップ３１０では、読み取りアーキテクチャは、第１抵抗を第２抵抗と比較し、データＭＴＪ要素１０８の論理状態を判定する。第２抵抗が第１抵抗即ちＲｍｉｎより適切に大きければ、読み取りアーキテクチャは、データＭＴＪ要素１０８が「１」ビットを保持していると判定する。代わりに、第２抵抗が第１抵抗即ちＲｍｉｎと同様であれば、読み取りアーキテクチャは、データＭＴＪ要素１０８が「０」ビットを保持していると判定する。また、第２抵抗が第１抵抗より適切に小さければ、読み取りアーキテクチャは、読み取りプロセスを繰り返し、及び／又はエラーを報告する。
【００３２】
ここで述べた自己基準式ＭＲＡＭセル１００は、ＭＲＡＭ装置が外部の基準要素に依存している他の読み取りプロセスより信頼性が高く、好都合である。具体的には、同じＭＲＡＭセル内の別々のＭＴＪ要素によって生成され、同様の外部の影響を受ける抵抗は、空間的に離れている２つのＭＴＪ要素によって生成される抵抗よりも類似している。更に、自己基準式ＭＲＡＭセル１００は、ビットをＭＲＡＭセルの層に書き込まなければならない破壊的読み取りプロセスに比べて、速く、信頼性があり、電力を食わない読み取りプロセスを提供する。
【００３３】
図２に戻るが、ＭＲＡＭ設計者は、代わりに、ＭＲＡＭセル１００を、多重ビットＭＲＡＭセルとして使用するように設計してもよい。より具体的には、ＭＲＡＭ設計者は、ＭＴＪ要素１０４と１０８の両方がデータビット（「０」又は「１」ビットのどちらか）を保持し、ＭＲＡＭセル１００が４つの異なる論理ビットシーケンス「００」、「０１」、「１０」、又は「１１」を保持することができるように、ＭＲＡＭセル１００を構成してもよい。これを実現するために、ＭＲＡＭセル設計者は、一方の自由層が他方の自由層より強い切替磁界を有するように、自由層２０２と２０８を設計し直してもよい。しかしながら、先に述べた自己基準式ＭＲＡＭセルの例とは異なり、多重ビットのＭＲＡＭセル１００は、適切に異なっているが実質的には異なっていない切替磁界を有する２つの自由層を有しているのが望ましい。例えば、多重ビットＭＲＡＭセル１００では、第１自由層２０２は１６Ｏｅの切替磁界を有し、第２自由層２０８は８Ｏｅの切替磁界を有している。この点に関し、両方の自由層２０２と２０８は、書き込みアーキテクチャが多重ビットＭＲＡＭセル１００に磁界を印加するとき、自由層２０２と２０８の印加磁界と切替磁界の方向及び強度次第で、極性を切り替えることができる。
【００３４】
先に述べた様に、ＭＲＡＭセル設計者は、自由層の厚さ及び／又は材料を変えることによって、自由層２０２と２０８の切替磁界を制御する。例えば、多重ビットＭＲＡＭセル１００内の第１自由層２０２が強い切替磁界を有する場合は、第１自由層２０２は、厚さ約４ｎｍのＮｉＦｅＣｏ層であり、第２自由層２０８は、厚さ約３ｎｍのＮｉＦｅＣｏ層である。別の例では、第１自由層２０２は、厚さ約４ｎｍのＮｉＦｅＣｏ層であり、第２自由層２０８は、厚さ約３ｎｍのＮｉＦｅ層である。多層構造を有する自由層を含めて、他にも多くの例が同様に考えられる。
【００３５】
図４は、本発明の或る例による、多重ビットＭＲＡＭセル１００に書き込む方法を示すフローチャートである。分かり易くするために、以下の説明は、第１自由層２０２の第１切替磁界が第２自由層２０８の第２切替磁界より強いと仮定している。更に、以下の説明は、第１ＭＴＪ要素１０４が、ＭＲＡＭセル１００の低次ビットを保持し、第２ＭＴＪ要素１０８は、高次ビットを保持すると仮定している。更に、以下の説明は、書き込みアーキテクチャが、プロセッサの様な、ＭＲＡＭセルに書き込むべきデータを判定するための構成要素を含んでいると仮定している。
【００３６】
ステップ４０２で、書き込みアーキテクチャは、第１論理状態を第１ＭＴＪ要素１０４に、具体的には強い切替磁界を有する第１自由層２０２に書き込むべきであると判定する。第１論理状態は、「０」又は「１」のどちらかである。書き込みアーキテクチャは、一旦第１論理状態を判定すると、ステップ４０４で、第１書き込み線２１４と２１６を活性化して第１印加磁界を生成するが、第１印加磁界は、第１論理状態を表す方向と、第１切替磁界又はそれを上回る強度とを有しているのが望ましい。第１印加磁界の結果として、第１ＭＴＪ要素１０４と第２ＭＴＪ要素１０８の両方は、それらの以前の論理状態に関係なく、第１論理状態になる。例えば、第１論理状態が「０」であれば、ＭＲＡＭセル１００は「００」を記憶する。代わりに、第１論理状態が「１」であれば、ＭＲＡＭセル１００は「１１」を記憶する。
【００３７】
ステップ４０６で、書き込みアーキテクチャは、第２論理状態を第２ＭＴＪ要素に、具体的には弱い切替磁界を有する第２自由層２０８に書き込むべきであると判定する。第２論理状態は、「０」又は「１」のどちらかであり、第１論理状態と同じであるか、異なっているかのどちらかである。第２論理状態が第１論理状態と同じであれば、第２ＭＴＪ要素は第１印加磁界の結果として既に第１論理状態にあるので、書き込みプロセスは終了する。
【００３８】
しかしながら、第２論理状態が第１論理状態と異なっている場合は、書き込みアーキテクチャは、ステップ４０８で、第１書き込み線２１４と２１６を活性化して第２印加磁界を生成するが、第２印加磁界は、第２論理状態を表す方向と、第２切替磁界又はそれ以上だが第１切替磁界未満の強度とを有しているのが望ましい。第２印加磁界の結果として、第１ＭＴＪ要素１０４は第１論理状態を引き続き有するが、第２ＭＴＪ要素１０８は、第２論理状態に変わる。例えば、第１論理状態が「０」で第２論理状態が「１」であれば、ＭＲＡＭセル１００は、第２磁界が印加された後は「１０」を記憶することになる。代わりに、第１論理状態が「１」で第２論理状態が「０」であれば、ＭＲＡＭセルは、第２磁界が印加された後は「０１」を記憶することになる。
【００３９】
図５は、本発明の或る例による、多重ビットＭＲＡＭセル１００を読み取る方法を示すフローチャートである。図４に関する説明と同様に、以下の説明は、第１自由層２０２の第１切替磁界が、第２自由層２０８の第２切替磁界より強いと仮定している。更に、以下の説明は、第１ＭＴＪ要素１０４がＭＲＡＭセル１００の低次ビットを保持し、第２ＭＴＪ要素１０８が高次ビットを保持していると仮定している。
【００４０】
ステップ５０２では、読み取りアーキテクチャは、第１接点１０２と第２接点１０６の間に第１電圧を印加し、第１ＭＴＪ要素１０４を通る感知電流を生成する。第１電圧が印加されている間に、ステップ５０４で、読み取りアーキテクチャは、第１接点１０２と第２接点１０６に跨る第１ＭＴＪ要素１０４の第１抵抗を測定する。
【００４１】
ステップ５０６で、読み取りアーキテクチャは、第２接点１０６と第３接点１１０の間に第２電圧を印加し、第２ＭＴＪ要素１０８を通る感知電流を生成する。第１電圧と第２電圧は、実質的に同様であるのが望ましい。第２電圧が印加されている間に、ステップ５０８で、読み取りアーキテクチャは、第２接点１０６と第３接点１０８に跨る第２ＭＴＪ要素１０８の第２抵抗を測定する。
【００４２】
ステップ５１０で、読み取りアーキテクチャは、第１抵抗を第２抵抗と比較する。第１抵抗と第２抵抗が適切に異なっていれば、ステップ５１２で、読み取りアーキテクチャは、主に第１及び第２抵抗に基づいて、多重ビットＭＲＡＭセル１００の論理状態を判定する。例えば、第１抵抗が第２抵抗より適切に高ければ、読み取りアーキテクチャは、第１ＭＴＪ要素１０４が「１」ビットを保持し、第２ＭＴＪ要素１０８が「０」ビットを保持していると判定するので、ＭＲＡＭセル１００は「０１」を保持することになる。代わりに、第１抵抗が第２抵抗より適切に低い場合は、読み取りアーキテクチャは、第１ＭＴＪ要素１０４が「０」ビットを保持し、第２ＭＴＪ要素１０８が「１」ビットを保持していると判定するので、ＭＲＡＭセル１００は「１０」を保持することになる。
【００４３】
第１抵抗と第２抵抗が適切に異なっていなければ、ステップ５１４で、読み取りアーキテクチャは、ＭＴＪ要素の論理状態を判定するための既知の手段に従って、多重ビットＭＲＡＭセル１００のＭＴＪ要素１０４と１０８の一方の論理状態を判定する。而して、例えば、読み取りアーキテクチャは、第１抵抗又は第２抵抗のどちらかを外部基準要素と比較する。読み取りアーキテクチャは、一旦ＭＴＪ要素１０４と１０８の一方の論理状態を判定すると、ＭＴＪ要素１０４と１０８両方の抵抗、従って論理状態は実質的に同じなので、ＭＲＡＭセル１００の論理状態が分かることになる。
【００４４】
ここで述べた多重ビットＭＲＡＭセル１００は、ＭＲＡＭセル毎に多重ビットを記憶することができるので、記憶容量の大きいＭＲＡＭを提供することになり、好都合である。更に、多重ビットＭＲＡＭセル１００は、全ての状況で外部基準要素が必要なわけではないので、改良された読み取りプロセスを提供する。多重ビットＭＲＡＭセル１００には、この他の利点も在る。
【００４５】
図２に戻るが、ＭＲＡＭ設計者は、代わりに、ＭＲＡＭセル１００を、二重信号ＭＲＡＭセルとして使用するように設計してもよい。より具体的には、ＭＲＡＭ設計者は、ＭＴＪ要素１０４と１０８の両方が所与の時間何時でも同じデータを保持するように、ＭＲＡＭセル１００を構成する。これを実現するために、ＭＲＡＭ設計者は、自由層２０２と２０８を、それらが実質的に同様の切替磁界を有するように設計する。ＭＲＡＭ設計者は、第１ＭＴＪ要素１０４の第１出力を、第２ＭＴＪ要素１０８の第２出力と直列に接続するので、ＭＲＡＭセル１００の出力が増大することになる。例えば、ＭＲＡＭ設計者は、第１及び第２接点に亘る出力を、第２及び第３の接点に亘る出力と直列に接続する。
【００４６】
先に述べた様に、ＭＲＡＭセル設計者は、自由層の厚さ及び／又は材料を変えることによって、自由層２０２と２０８の切替磁界を制御する。自由層２０２と２０８は、実質的に同じ材料及び厚さを有し、実質的に同様の切替磁界を提供するのが望ましい。しかしながら、代わりに、自由層２０２と２０８を、実質的に同様の切替磁界を提供できる異なる材料及び／又は厚さとしてもよい。
【００４７】
データを二重信号ＭＲＡＭセル１００に書き込む場合、書き込みアーキテクチャは、実質的に同様のＭＴＪ要素１０４及び１０８の切替磁界と実質的に等価な切替磁界を備えたＭＴＪ要素に、データを書き込むための既知の手段を使用する。例えば、データＭＴＪ要素に「０」ビットを書き込む場合、書き込みアーキテクチャは、書き込み線２１４と２１６を活性化させ、「０」ビット方向と、実質的に同様のＭＴＪ要素１０４及び１０８の切替磁界又はそれ以上の強度とを有する印加磁界を生成する。同様に、データＭＴＪ要素に「１」ビットを書き込む場合、書き込みアーキテクチャは、書き込み線２１４と２１６を活性化させ、「１」ビット方向と、実質的に同様のＭＴＪ要素１０４及び１０８の切替磁界又はそれ以上の強度とを有する印加磁界を生成する。
【００４８】
図６は、本発明の或る例による、二重信号ＭＲＡＭセル１００を読み取る方法を示すフローチャートである。ステップ６０２で、読み取りアーキテクチャは、第１接点１０２と第２接点１０６の間に第１電圧を印加し、第１ＭＴＪ要素１０４を通る感知電流を生成する。同時に、ステップ６０４で、読み取りアーキテクチャは、第２接点１０６と第３接点１１０の間に第２電圧を印加し、第２ＭＴＪ要素１０８を通る感知電流を生成する。第１電圧と第２電圧は、実質的に同様であるのが望ましい。
【００４９】
第１及び第２電圧が印加されている間に、ステップ６０６で、読み取りアーキテクチャは、第１ＭＴＪ要素１０４と第２ＭＴＪ要素１０８の直列抵抗を測定する。ＭＲＡＭセル１００は、第１及び第２接点に跨る第１ＭＴＪ要素１０４の出力と、第２及び第３接点に跨る第２ＭＴＪ要素１０８の出力の間に組立接続部を有するように設計されるのが望ましい。そうすると、読み取りアーキテクチャは、組立接続部に跨る抵抗を測定することができる。しかしながら、この他にも、直列抵抗を測定する方法はある。
【００５０】
ステップ６０８で、第１ＭＴＪ要素１０４と第２ＭＴＪ要素１０８の直列抵抗を測定した後、読み取りアーキテクチャは、二重信号ＭＲＡＭセル１００の直列抵抗を、外部基準要素と比較することによって、ＭＲＡＭセル１００の論理状態を判定する。この点に関し、外部基準要素はＲｍａｘ＋Ｒｍｉｎの抵抗を有し、二重信号ＭＲＡＭセル１００は２*Ｒｍａｘ又は２*Ｒｍｉｎどちらかの出力を有する。他の例も考えられる。二重信号ＭＲＡＭセル１００によって生成される高い出力の方が、読み取りアーキテクチャにとって正確に測定し易いので、ここに述べている二重信号ＭＲＡＭセル１００は、より信頼性のある読み取りプロセスを提供でき、好都合である。更に、二重信号ＭＲＡＭセル１００によって生成される高い出力の方が、セルの論理状態を判定するときに、外部基準要素と比較し易い。従って、読み取りエラーが発生し難い。
【００５１】
図示の実施形態は、単なる例であり、本発明の範囲を限定するものではないと理解されたい。特許請求の範囲は、効果について特に記載されていない限り、説明した順序又は要素に限定されるものではない。従って、特許請求項の範囲及び精神に含まれる全ての実施形態とその等価物は、本発明として請求されているものとする。
【図面の簡単な説明】
【００５２】
【図１】本発明の或る例による、ＭＲＡＭセルの概略図である。
【図２】書き込みアーキテクチャを備えた図１のＭＲＡＭセルの代表的な実施形態を示している。
【図３】本発明の或る例による、図１のＭＲＡＭセルの自己基準式の例を読み取る方法を示すフローチャートである。
【図４】本発明の或る例による、図１のＭＲＡＭセルの複数ビットの例を書き込む方法を示すフローチャートである。
【図５】本発明の或る例による、図１のＭＲＡＭセルの複数ビットの例を読み取る方法を示すフローチャートである。
【図６】本発明の或る例による、図１のＭＲＡＭセルの２重信号の例を読み取る方法を示すフローチャートである。
【図１】
2008287852.tif 000003
【図２】
2008287852.tif 000004
【図３】
2008287852.tif 000005
【図４】
2008287852.tif 000006
【図５】
2008287852.tif 000007
【図６】
2008287852.tif 000008
【外国語明細書】
2008287852000001.pdf