(57)【要約】【課題】感光画素から転送された信号電荷の加算を、電荷転送を行うアナログシフトレジスタを用いて行うことを特徴とする。【解決手段】複数の感光画素１１、感光画素に発生する信号電荷の蓄積時間を制御するシフトゲート１２、シフトゲートを介して転送される信号電荷を一方向に転送するアナログシフトレジスタ１３、アナログシフトレジスタの端部に設けられた出力部１４を具備し、アナログシフトレジスタ１３は前段の転送段１３−１及び後段の転送段１３−２に分割されており、この前段及び後段の転送段は互いに独立した駆動信号ＳＴＡ１、ＳＴＡ１、ＳＴＢ１、ＳＴＢ１により駆動される。【選択図】図１
2008199507.tif 000002
【特許請求の範囲】
【請求項１】
入射光を光電変換する直線上に並べられた複数の感光画素と、
前記複数の感光画素に発生する信号電荷の蓄積時間を制御するシフトゲートと、
前記シフトゲートを介して転送される前記複数の感光画素の信号電荷を一方向に転送するアナログシフトレジスタと、
前記アナログシフトレジスタの端部に設けられ、前記アナログシフトレジスタで転送された信号電荷を検出し、出力信号に変換する出力部とを具備し、
前記アナログシフトレジスタは複数の転送段に分割されており、前記分割された複数の転送段は互いに独立した駆動信号により駆動されることを特徴とする固体撮像装置。
【請求項２】
入射光を光電変換する直線上に並べられたそれぞれ複数の感光画素からなる複数の画素列と、
前記複数の各画素列の前記複数の画素に発生する信号電荷の蓄積時間をそれぞれ制御する複数のシフトゲートと、
前記複数の各シフトゲートを介して転送される前記各画素列の複数の感光画素の信号電荷をそれぞれ一方向に転送する複数のアナログシフトレジスタと、
前記複数の各アナログシフトレジスタの端部にそれぞれ設けられ、前記複数の各アナログシフトレジスタで転送された信号電荷をそれぞれ検出し、それぞれ出力信号に変換する複数の出力部とを具備し、
前記複数の各アナログシフトレジスタは複数の転送段に分割されており、前記分割された複数の転送段は互いに独立した駆動信号により駆動されることを特徴とする固体撮像装置。
【請求項３】
前記複数の転送段に分割された前記複数の各アナログシフトレジスタのうち、それぞれ少なくとも最終段の転送段を駆動する前記駆動信号を出力する制御回路をさらに具備することを特徴とする請求項２記載の固体撮像装置。
【請求項４】
入射光を光電変換する直線上に並べられた複数の感光画素と、
前記複数の感光画素に発生する信号電荷を読み出し、かつ一方向に転送するアナログシフトレジスタと、
前記アナログシフトレジスタの端部に設けられ、前記アナログシフトレジスタで転送された信号電荷を検出し、出力信号に変換する出力部とを具備し、
前記アナログシフトレジスタは複数の転送段に分割されており、前記分割された複数の転送段は互いに独立した駆動信号により駆動されることを特徴とする固体撮像装置。
【請求項５】
入射光を光電変換する直線上に並べられたそれぞれ複数の感光画素からなる複数の画素列、シフトゲート、それぞれ複数の転送段を有する複数のアナログシフトレジスタ、及び複数の各アナログシフトレジスタで転送された信号電荷を検出し、出力信号に変換する複数の出力部を具備した固体撮像装置の駆動方法であって、
前記複数の画素列で発生した複数の信号電荷を前記シフトゲートを介して前記複数の各アナログシフトレジスタの各初段の転送段に転送し、
前記複数の各アナログシフトレジスタの前記各初段の転送段を同時に駆動して、前記複数の信号電荷を前記各初段の転送段により順次移動し、
前記複数の各アナログシフトレジスタのうち１個のアナログシフトレジスタの前記初段以降の転送段を駆動して、前記複数の信号電荷を対応する１個のアナログシフトレジスタの最終段の転送電極まで順次移動し、かつ前記複数の出力部のうち対応する出力部により前記複数の信号電荷を順次検出して出力信号を取り出し、
前記複数の各アナログシフトレジスタのうち残りのアナログシフトレジスタの前記初段以降の転送段を順次駆動して、前記複数の信号電荷を対応する各アナログシフトレジスタの最終段の転送電極まで順次移動し、かつ対応する出力部により前記複数の信号電荷を順次検出して出力信号を順次取り出す
ことを特徴とする固体撮像装置の駆動方法。
【請求項６】
入射光を光電変換する直線上に並べられたそれぞれ複数の感光画素からなる複数の画素列、シフトゲート、それぞれ複数の転送段を有する複数のアナログシフトレジスタ、及び複数の各アナログシフトレジスタで転送された信号電荷を検出し、出力信号に変換する複数の出力部を具備した固体撮像装置の駆動方法であって、
前記複数の画素列で発生した複数の信号電荷を前記シフトゲートを介して前記複数の各アナログシフトレジスタの各初段の転送段に転送し、
前記複数の各アナログシフトレジスタの前記各初段の転送段を同時に駆動して、前記複数の信号電荷を前記各初段の転送段により順次移動し、
前記複数の各アナログシフトレジスタの前記初段以降の転送段を、前記各初段の転送段を駆動する際の駆動信号に対して１／Ｌ（Ｌは２以上の自然数）の周期を持つ駆動信号で駆動して前記複数の信号電荷を加算しつつ転送し、その後、前記加算された信号電荷を各対応するアナログシフトレジスタの最終段の転送電極まで移動し、
その後、前記複数の出力部のうち対応する出力部により前記加算された信号電荷を順次検出して出力信号を順次取り出す
ことを特徴とする固体撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は解像度を変化させることができる固体撮像装置及びその駆動方法に関する。
【背景技術】
【０００２】
スキャナなどにおいて画像の読み取りに用いられる１次元のイメージセンサや、デジタルカメラ及びカメラ付き携帯電話などの２次元画像の読み取りに用いられる２次元のイメージセンサでは、固体撮像装置が用いられている。この固体撮像装置において、解像度を変化させるために、感光画素で発生した信号電荷を加算した後に読み出す方式のものが例えば特許文献１の図１に開示されている。
【０００３】
この特許文献１に開示されている固体撮像装置では、それぞれ複数の感光画素と電荷検出部との間に、感光画素で発生した信号電荷を一時的に蓄積すると共にパルス信号が印加されることにより、蓄積した信号電荷を電荷検出部に転送する電荷転送部がそれぞれ設けられている。複数の電荷検出部は信号電荷を検出し電気信号に変換する。また、複数の電荷転送部と出力バッファとの間には複数のトランジスタが設けられている。
【０００４】
上記複数のトランジスタは、出力すべき読み取り信号の解像度に応じて選択的に導通制御される。例えば、高解像度時では、複数のトランジスタの全てが順次選択されて導通し、複数の電荷検出部で変換された電気信号が出力バッファに送られる。中解像度時では、複数のトランジスタのうちのいくつかが同時に選択されて導通し、複数の電荷検出部のうちのいくつかで変換された電気信号が加算されて出力バッファに送られる。さらに低解像度時では、複数のトランジスタの全てが同時に選択されて導通し、複数の電荷検出部で変換された全ての電気信号が加算されて出力バッファに送られる。このように、特許文献１に開示されている固体撮像装置では、複数のトランジスタを選択的に導通させることによって解像度を容易に変化させることができる。
【０００５】
しかし、感光画素の配列方向に対して信号電荷を垂直方向に転送するものであるため、感光画素の配列ピッチが狭くなると、電荷転送部の各転送電極の電極幅が減少し、各転送電極で蓄積できる電荷量が減ってしまう。各転送電極における蓄積電荷量の減少は感度の低下を招く。そこで、十分な蓄積電荷量を確保するために各転送電極の電極長を長くすると、電荷の転送に時間がかかり、電荷の転送不良の原因となり得る。
【特許文献１】特開２００５−５０９５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
この発明は上記のような事情を考慮してなされたものであり、その目的は、感光画素の配列ピッチが狭い場合でも高速に電荷の転送が可能な解像度を変化させることができる固体撮像装置及びその駆動方法を提供することにある。
【課題を解決するための手段】
【０００７】
この発明の固体撮像装置は、入射光を光電変換する直線上に並べられた複数の感光画素と、前記複数の感光画素に発生する信号電荷の蓄積時間を制御するシフトゲートと、前記シフトゲートを介して転送される前記複数の感光画素の信号電荷を一方向に転送するアナログシフトレジスタと、前記アナログシフトレジスタの端部に設けられ、前記アナログシフトレジスタで転送された信号電荷を検出し、出力信号に変換する出力部とを具備し、前記アナログシフトレジスタは複数の転送段に分割されており、前記分割された複数の転送段は互いに独立した駆動信号により駆動されることを特徴とする。
【０００８】
この発明の固体撮像装置は、入射光を光電変換する直線上に並べられたそれぞれ複数の感光画素からなる複数の画素列と、前記複数の各画素列の前記複数の画素に発生する信号電荷の蓄積時間をそれぞれ制御する複数のシフトゲートと、前記複数の各シフトゲートを介して転送される前記各画素列の複数の感光画素の信号電荷をそれぞれ一方向に転送する複数のアナログシフトレジスタと、前記複数の各アナログシフトレジスタの端部にそれぞれ設けられ、前記複数の各アナログシフトレジスタで転送された信号電荷をそれぞれ検出し、それぞれ出力信号に変換する複数の出力部とを具備し、前記複数の各アナログシフトレジスタは複数の転送段に分割されており、前記分割された複数の転送段は互いに独立した駆動信号により駆動されることを特徴とする。
【０００９】
この発明の固体撮像装置の駆動方法は、入射光を光電変換する直線上に並べられたそれぞれ複数の感光画素からなる複数の画素列、シフトゲート、それぞれ複数の転送段を有する複数のアナログシフトレジスタ、及び複数の各アナログシフトレジスタで転送された信号電荷を検出し、出力信号に変換する複数の出力部を具備した固体撮像装置の駆動方法であって、前記複数の画素列で発生した複数の信号電荷を前記シフトゲートを介して前記複数の各アナログシフトレジスタの各初段の転送段に転送し、前記複数の各アナログシフトレジスタの前記各初段の転送段を同時に駆動して、前記複数の信号電荷を前記各初段の転送段により順次移動し、前記複数の各アナログシフトレジスタのうち１個のアナログシフトレジスタの前記初段以降の転送段を駆動して、前記複数の信号電荷を対応する１個のアナログシフトレジスタの最終段の転送電極まで順次移動し、かつ前記複数の出力部のうち対応する出力部により前記複数の信号電荷を順次検出して出力信号を取り出し、前記複数の各アナログシフトレジスタのうち残りのアナログシフトレジスタの前記初段以降の転送段を順次駆動して、前記複数の信号電荷を対応する各アナログシフトレジスタの最終段の転送電極まで順次移動し、かつ対応する出力部により前記複数の信号電荷を順次検出して出力信号を順次取り出すことを特徴とする。
【００１０】
この発明の固体撮像装置の駆動方法は、入射光を光電変換する直線上に並べられたそれぞれ複数の感光画素からなる複数の画素列、シフトゲート、それぞれ複数の転送段を有する複数のアナログシフトレジスタ、及び複数の各アナログシフトレジスタで転送された信号電荷を検出し、出力信号に変換する複数の出力部を具備した固体撮像装置の駆動方法であって、前記複数の画素列で発生した複数の信号電荷を前記シフトゲートを介して前記複数の各アナログシフトレジスタの各初段の転送段に転送し、前記複数の各アナログシフトレジスタの前記各初段の転送段を同時に駆動して、前記複数の信号電荷を前記各初段の転送段により順次移動し、前記複数の各アナログシフトレジスタの前記初段以降の転送段を、前記各初段の転送段を駆動する際の駆動信号に対して１／Ｌ（Ｌは２以上の自然数）の周期を持つ駆動信号で駆動して前記複数の信号電荷を加算しつつ転送し、その後、前記加算された信号電荷を各対応するアナログシフトレジスタの最終段の転送電極まで移動し、その後、前記複数の出力部のうち対応する出力部により前記加算された信号電荷を順次検出して出力信号を順次取り出すことを特徴とする。
【発明の効果】
【００１１】
この発明によれば、感光画素の配列ピッチが狭い場合でも高速に電荷の転送が可能な解像度を変化させることができる固体撮像装置及びその駆動方法を提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照してこの発明を種々の実施形態により説明する。その説明に当たり、各図において対応する箇所には同じ符号を付して重複する説明は避けることにする。
【００１３】
（第１の実施形態）
図１は第１の実施形態に係る固体撮像装置の概略的な構成を示すブロック回路図である。図１では、複数の感光画素のうち信号電荷を加算できる画素数が最大で４画素の場合の単位回路の構成を示している。なお、図１では信号電荷を加算できる最大画素数を４画素としているが、加算できる最大画素数は２以上の自然数から適宜選択することができる。
【００１４】
画素列１１は、入射光を光電変換する直線上に並べられた４個の感光画素（以下、セルと称する）１１−１〜１１−４で構成されている。画素列１１に隣り合うようにシフトゲート１２が配置されている。シフトゲート１２はセル１１−１〜１１−４に発生する信号電荷の蓄積時間を制御するものであり、シフトゲート１２が開かれると、セル１１−１〜１１−４で蓄積された信号電荷がアナログシフトレジスタ１３に転送される。
【００１５】
アナログシフトレジスタ１３は、シフトゲート１２を介して転送されるセル１１−１〜１１−４の信号電荷を一方向に転送する。アナログシフトレジスタ１３は、前段の転送段１３−１及び後段の転送段１３−２からなる２段の転送段に分割されている。しかし、アナログシフトレジスタ１３は３段以上の転送段に分割されていてもよい。
【００１６】
アナログシフトレジスタ１３の端部には、アナログシフトレジスタ１３で転送された信号電荷を検出し、出力信号に変換する出力部１４が設けられている。また、アナログシフトレジスタ１３の転送段のうち出力部１４に隣接する後段の転送段１３−２と出力部１４との間には、後段の転送段１３−２の最終段の転送電極を分離した最終転送段１３−３が設けられている。
【００１７】
図２は図１中のアナログシフトレジスタ１３及び出力部１４の素子構造の一例を概略的に示す断面図である。図２に示すように、アナログシフトレジスタ１３の前段の転送段１３−１及び後段の転送段１３−２は、半導体基板２０の表面領域に形成された同一のチャネル２１上に配置されている。前段の転送段１３−１には、チャネル２１上に絶縁膜を介して設けられており、それぞれ第１の駆動パルス信号ＳＴＡ１が印加される４個の各転送電極と、チャネル２１上に絶縁膜を介して設けられており、上記４個の各転送電極と隣り合うように設けられており、それぞれ第２の駆動パルス信号ＳＴＡ２が印加される４個の各転送電極とを１組とする４組の転送電極が設けられている。
【００１８】
同様に、後段の転送段１３−２には、チャネル２１上に絶縁膜を介して設けられており、それぞれ第３の駆動パルス信号ＳＴＢ１が印加される４個の各転送電極と、チャネル２１上に絶縁膜を介して設けられており、上記４個の各転送電極と隣り合うように設けられており、それぞれ第４の駆動パルス信号ＳＴＢ２が印加される４個の各転送電極とを１組とする４組の転送電極が設けられている。
【００１９】
前段の転送段１３−１及び後段の転送段１３−２において、互いに異なる駆動パルス信号が印加されるそれぞれ隣り合う１組の転送電極は１段の転送段を構成している。図２に示すアナログシフトレジスタ１３では、解像度を変化させる際に信号電荷の加算が行われるが、後段の転送段１３−２における転送電極の数は、一番高解像度となる電荷数（ここでの電荷数とは、例えば１つの画素から発生する電荷数は１とし、２画素分の電荷を加算した場合も１と数える）を確保するために、４個以上（本例では８個）設けられている。
【００２０】
また、最終転送段１３−３には、チャネル２１上に絶縁膜を介して設けられており、第５の駆動パルス信号ＳＴＺが印加される一つの転送電極が設けられている。
【００２１】
出力部１４は、最終段転送段１３−３に隣り合うようにチャネル２１内に設けられたフローティング拡散領域１５と、このフローティング拡散領域１５に接続された出力バッファ１６等から構成されている。さらに、チャネル２１内には、フローティング拡散領域１５と離間して、読み取り後の信号電荷を排出するためのドレイン拡散領域１７が設けられており、さらにフローティング拡散領域１５とドレイン拡散領域１７との間のチャネル２１上には、絶縁膜を介して、信号電荷の排出を制御するためのリセットゲート電極１８が設けられている。
【００２２】
図３は図１中のアナログシフトレジスタ１３及び出力部１４の素子構造の他の例を概略的に示す断面図である。図３が図２のものと異なる点は、後段の転送段１３−２には、第３の駆動パルス信号ＳＴＢ３及び第４の駆動パルス信号ＳＴＢ４が印加される転送電極がそれぞれ２個ずつ設けられていることである。すなわち、図３に示すアナログシフトレジスタ１３では、後段の転送段１３−２には２組の転送段（４個の転送電極）が設けられている。
【００２３】
図４ないし図６は図１の固体撮像装置における読み出し動作の一例を示すタイミング図であり、図４は加算無しで読み出しを行う高解像度時の場合、図５は２画素毎に加算を行って読み出しを行う中解像度時の場合、図６は４画素毎に加算を行って読み出しを行う低解像度時の場合である。なお、図４ないし図６中において、ＳＨはシフトゲート１２を制御するシフトパルス信号、ＲＳはリセットゲート電極１８を制御するリセットパルス信号、ＯＳは出力バッファ１６の出力信号をそれぞれ示している。
【００２４】
まず、図４に示す高解像度時の動作を説明する。シフトパルス信号ＳＨがハイレベルにされてシフトゲート１２が開かれ、画素列１１中の４個のセル１１−１〜１１−４における信号電荷の蓄積期間が終了すると共にセル１１−１〜１１−４で蓄積された信号電荷がシフトゲート１２下に移動する。一方、それよりも少し前のタイミングから第１の駆動パルス信号ＳＴＡ１がハイレベルにされており、この後、シフトパルス信号ＳＨがハイレベルからロウレベルにされることで、シフトゲート１２下に移動したセル１１−１〜１１−４の信号電荷がアナログシフトレジスタ１３の前段の転送段１３−１に転送される。その後のオーバーヘッド期間では、前段の転送段１３−１に印加される第１及び第２の駆動パルス信号ＳＴＡ１、ＳＴＡ２が一定の周期でオン／オフを繰り返され、さらにそれよりも１パルス分遅れたタイミングから後段の転送段１３−２に印加される第３及び第４の駆動パルス信号ＳＴＢ１、ＳＴＢ２が一定の周期でオン／オフを繰り返されることにより、前段の転送段１３−１に転送された４個のセル１１−１〜１１−４の信号電荷が前段の転送段１３−１の最終段の転送段まで順次転送され、さらに後段の転送段１３−２の最終段の転送段まで順次転送される。
【００２５】
そして、最初のセルの信号電荷が後段の転送段１３−２の最終段の転送段に到達すると、次に信号読み出し期間が開始される。信号読み出し期間では、最終転送段１３−３の転送電極に、一定の周期でオン／オフを繰り返される第５の駆動パルス信号ＳＴＺが印加されることにより、４個のセル１１−１〜１１−４の信号電荷が出力部１４に順次送られ、出力バッファ１６から４個分のセルに対応した出力信号ＯＳが出力される。
【００２６】
図５に示す中解像度時は、図４に示す高解像度時の場合と比べて、オーバーヘッド期間の最初に、後段の転送段１３−２に印加される第３及び第４の駆動パルス信号ＳＴＢ１、ＳＴＢ２の周期が、前段の転送段１３−１に印加される第１及び第２の駆動パルス信号ＳＴＡ１、ＳＴＡ２の周期に比べて１／Ｌ（Ｌ＝２）にされている点が異なる。
【００２７】
つまり、オーバーヘッド期間において、アナログシフトレジスタ１３の前段の転送段１３−１から後段の転送段１３−２に各セルの信号電荷が転送される際、第１及び第２の駆動パルス信号ＳＴＡ１、ＳＴＡ２に対して第３及び第４の駆動パルス信号ＳＴＢ１、ＳＴＢ２の周期を１／２にすることで、２画素分の電荷がアナログシフトレジスタ１３の後段の転送段１３−２のうち前段の転送段１３−１と隣り合う転送段で加算され、その後、アナログシフトレジスタの後段の転送段１３−２の最終段の転送段まで転送される。
【００２８】
そして、最初の加算された２セル分の信号電荷が後段の転送段１３−２の最終段の転送段に到達すると、次に信号読み出し期間が開始される。信号読み出し期間では、最終転送段１３−３の転送電極に、一定の周期でオン／オフを繰り返される第５の駆動パルス信号ＳＴＺが印加されることにより、それぞれ加算された２セル分の２個の信号電荷が出力部１４に順次送られ、出力バッファ１６から出力信号ＯＳが出力される。
【００２９】
図６に示す低解像度時は、図４に示す高解像度時の場合と比べて、オーバーヘッド期間の最初に、後段の転送段１３−２に印加される第３及び第４の駆動パルス信号ＳＴＢ１、ＳＴＢ２の周期が、前段の転送段１３−１に印加される第１及び第２の駆動パルス信号ＳＴＡ１、ＳＴＡ２の周期に比べて１／Ｌ（Ｌ＝４）にされている点が異なる。
【００３０】
つまり、オーバーヘッド期間において、アナログシフトレジスタ１３の前段の転送段１３−１から後段の転送段１３−２に各セルの信号電荷を転送する際、第１及び第２の駆動パルス信号ＳＴＡ１、ＳＴＡ２に対して第３及び第４の駆動パルス信号ＳＴＢ１、ＳＴＢ２の周期を１／４にすることで、４画素分の電荷がアナログシフトレジスタ１３の後段の転送段１３−２のうち前段の転送段１３−１と隣り合う転送段で加算され、その後、アナログシフトレジスタの後段の転送段１３−２の最終段の転送段まで転送される。
【００３１】
加算された４セル分の信号電荷が後段の転送段１３−２の最終段の転送段に到達すると、次に信号読み出し期間が開始される。信号読み出し期間では、最終転送段１３−３の転送電極に第５の駆動パルス信号ＳＴＺが印加されることにより、加算された４セル分の信号電荷が出力部１４に送られ、出力バッファ１６から出力信号ＯＳが出力される。
【００３２】
図７は図１に示す固体撮像装置の全体のパターンレイアウトを示す平面図であり、図８は図１に示す固体撮像装置の中解像度時の読み出し動作におけるタイミング図（図５のタイミング図に相当）である。なお、図７では、アナログシフトレジスタ１３の前段の転送段の８個の転送電極に対してａ〜ｈの符号を付し、後段の転送段の８個の転送電極に対してｉ〜ｐの符号を付している。
【００３３】
図９（ａ）〜（ｆ）、図１０（ａ）〜（ｈ）及び図１１（ａ）〜（ｅ）は、図８に示す中解像度時の読み出し動作における信号電荷の流れを模式的に示している。以下、図７〜図１１を用いて、中解像度時の読み出し動作、つまり加算画素数が２の場合の動作を説明する。なお、図９（ａ）〜（ｆ）、図１０（ａ）〜（ｈ）及び図１１（ａ）〜（ｅ）中において、数字の１〜４を四角で囲んだものはセルの信号電荷を示しており、タイミングＴ１〜Ｔ１９は図８中のものと対応している。
【００３４】
タイミングＴ１のとき、４個のセルの信号電荷がシフトゲート１２下に転送される。タイミングＴ２のとき、４個のセルの信号電荷がシフトゲート１２から前段の転送段１３−１の４個の転送電極ａ、ｃ、ｅ、ｇ下に転送される。タイミングＴ３のとき、４個のセルの信号電荷が前段の転送段１３−１の４個の転送電極ａ、ｃ、ｅ、ｇ下からそれぞれ隣り合う４個の転送電極ｂ、ｄ、ｆ、ｈ下に転送される。タイミングＴ４のとき、４個のセルの信号電荷のうち最前段のセル（数字の１）の信号電荷が後段の転送段１３−２の最前段の転送電極ｉ下に転送される如く、４個のセルの信号電荷がそれぞれ１個の転送電極ずつシフトした状態で転送される。タイミングＴ５のとき、最前段のセル（数字の１）の信号電荷はそのまま元の転送電極ｉ下に留まり、最前段のセル以降の３個のセルの信号電荷がそれぞれ１個の転送電極ずつシフトした状態で転送される。タイミングＴ６のとき、最前段のセル（数字の１）の信号電荷と次のセル（数字の２）の信号電荷が転送電極ｉ下に留まり、この結果として２個のセルの信号電荷の加算が行われる。また、それ以降の残り２個のセルの信号電荷がそれぞれ１個の転送電極ずつシフトした状態で転送される。
【００３５】
タイミングＴ７のとき、加算された２個のセルの信号電荷が後段の転送段１３−２の次の転送電極ｊ下に転送され、かつ残り２個のセルの信号電荷のうち前段のセル（数字の３）の信号電荷が後段の転送段１３−２の最前段の転送電極ｈ下に転送される如く、残り２個のセルの信号電荷がそれぞれ１個の転送電極ずつシフトした状態で転送される。タイミングＴ８のとき、加算された２個のセルの信号電荷は後段の転送段１３−２の転送電極ｊに隣り合う次の転送電極ｋ下に転送され、かつ残り２個のセルの信号電荷がそれぞれ１個の転送電極ずつシフトした状態で転送される。タイミングＴ９のとき、加算された２個のセルの信号電荷は元の転送電極ｋ下に留まり、次のセル（数字の３）の信号電荷が転送電極ｉ下に留まり、かつ次のセル（数字の４）の信号電荷が１個の転送電極だけシフトした状態で転送される。タイミングＴ１０のとき、加算された２個のセルの信号電荷は元の転送電極ｋ下に留まり、次のセル（数字の３）の信号電荷も転送電極ｉ下に留まり、さらに次のセル（数字の４）の信号電荷が１個の転送電極だけシフトした次の転送電極ｉ下に転送される。この結果として残り２個のセル（数字の３と４）の信号電荷の加算が行われる。
【００３６】
図１０（ｅ）に示すタイミングＴ１１から図１１（ｅ）に示すタイミングＴ１９では、それぞれ２画素分加算された２つ信号電荷がアナログシフトレジスタ１３の後段の転送段１３−２の転送電極下を順次転送されていき、フローティング拡散領域１５まで到達する。以上のようにして２個のセルの信号電荷が加算されつつ順次転送されていく。
【００３７】
図１２は図１に示す単位回路を複数（本例では２個）設けて配置したものであり、複数の画素列を符号１１ａ、１１ａ＋１、シフトゲートを符号１２ａ、１２ａ＋１、アナログシフトレジスタを符号１３ａ、１３ａ＋１、出力部を符号１４ａ、１４ａ＋１でそれぞれ示している。
【００３８】
画素列１１ａ、この画素列１１ａに隣り合うように配置されたシフトゲート１２ａ、このシフトゲート１２ａを介して信号電荷が転送されるアナログシフトレジスタ１３ａ、及びこのアナログシフトレジスタ１３ａで転送された信号電荷を変換する出力部１４ａで単位回路が構成され、画素列１１ａ＋１、この画素列１１ａ＋１に隣り合うように配置されたシフトゲート１２ａ＋１、このシフトゲート１２ａ＋１を介して信号電荷が転送されるアナログシフトレジスタ１３ａ＋１、及びこのアナログシフトレジスタ１３ａ＋１で転送された信号電荷を変換する出力部１４ａ＋１で単位回路が構成されている。
【００３９】
図１３ないし図１５は図１２の固体撮像装置における読み出し動作の一例を示すタイミング図であり、図１３は加算無しで読み出しを行う高解像度時の場合、図１４は２画素毎に加算を行って読み出しを行う中解像度時の場合、図１５は４画素毎に加算を行って読み出しを行う低解像度時の場合である。なお、図１２の固体撮像装置において、複数のアナログシフトレジスタ１３ａ、１３ａ＋１それぞれの前段の転送段１３−１には第１及び第２の駆動パルス信号ＳＴＡ１、ＳＴＡ２が並列に印加される。また、後段の転送段１３−２にはそれぞれ異なる第３及び第４の駆動パルス信号ＳＴＢ１、ＳＴＢ２が印加され、図１３ないし図１５ではこれをＳＴＢ１ａ，ＳＴＢ２ａ、ＳＴＢ１ａ＋１，ＳＴＢ２ａ＋１で示している。また、異なる単位回路において、最終転送段１３−３にはそれぞれ異なる第５の駆動パルス信号ＳＴＺが印加され、図１３ないし図１５ではこれをＳＴＺａ、ＳＴＺａ＋１で示し、かつ出力部１４ａ、１４ａ＋１からの出力信号をＯＳａ、ＯＳａ＋１で示している。
【００４０】
図１２の固体撮像装置において、複数の単位回路はオーバーヘッド期間では同じ動作を行い、その後の信号読み出し期間では、複数の画素列１１ａ、１１ａ＋１のうち最も早く信号電荷を読み出す必要のある単位回路から順次読み出し動作を行うために、第３及び第４の駆動パルス信号ＳＴＢ１ａ，ＳＴＢ２ａ及びＳＴＢ１ａ＋１，ＳＴＢ２ａ＋１の印加方法が図４ないし図６の場合とは異なるだけであるので、その動作の説明は省略する。
【００４１】
図１６ないし図１８は図１２の固体撮像装置における読み出し動作の他の例を示すタイミング図であり、図１６は加算無しで読み出しを行う高解像度時の場合、図１７は２画素毎に加算を行って読み出しを行う中解像度時の場合、図１８は４画素毎に加算を行って読み出しを行う低解像度時の場合である。
【００４２】
先の図１３ないし図１５に示す動作では、アナログシフトレジスタ１３ａ、１３ａ＋１それぞれの前段の転送段１３−１の制御を共通にできるが、アナログシフトレジスタ１３ａ、１３ａ＋１それぞれの後段の転送段１３−２における転送段数が増加し、オーバーヘッド期間の時間も長くなる。図１６ないし図１８に示す動作では基本的なタイミングは図１３ないし図１５とそれぞれ同じであるが、前段の転送段１３−１の制御方法を単位回路毎に分ける必要がある。しかし、図１６ないし図１８の場合と比較して、アナログシフトレジスタの後段の転送段１３−２の転送段数を減らすことができ、オーバーヘッド期間を短縮することもできる。
【００４３】
つまり、図１２に示す固体撮像装置は、入射光を光電変換する直線上に並べられたそれぞれ複数の感光画素からなる複数の画素列１１ａ、１１ａ＋１、シフトゲート１２ａ、１２ａ＋１、それぞれ複数の転送段を有する複数のアナログシフトレジスタ１３ａ、１３ａ＋１、及び複数の各アナログシフトレジスタで転送された信号電荷を検出し、出力信号に変換する複数の出力部１４ａ、１４ａ＋１を具備するものであって、図１３または図１６に示すように、加算無しで読み出しを行う高解像度時は、複数の画素列１１ａ、１１ａ＋１で発生した複数の信号電荷をシフトゲート１２ａ、１２ａ＋１を介して複数の各アナログシフトレジスタの各初段（前段）の転送段１３−１に転送し、複数の各アナログシフトレジスタの各初段の転送段１３−１を同時に駆動して、複数の信号電荷を各初段の転送段により順次移動し、複数の各アナログシフトレジスタのうち１個のアナログシフトレジスタ１３ａの初段以降の転送段（後段の転送段１３−２）を駆動して、複数の信号電荷をアナログシフトレジスタ１３ａの最終段の転送電極まで順次移動し、かつ複数の出力部１４ａ、１４ａ＋１のうち対応する出力部１４ａにより複数の信号電荷を順次検出して出力信号を取り出し、前記複数の各アナログシフトレジスタのうち残りのアナログシフトレジスタの初段以降の転送段（後段の転送段１３−２）を順次駆動して、複数の信号電荷を対応する各アナログシフトレジスタの最終段の転送電極（後段の転送段１３−２）まで順次移動し、かつ対応する出力部１４ａ＋１により複数の信号電荷を順次検出して出力信号を順次取り出すようにしている。
【００４４】
また、図１２に示す固体撮像装置は、入射光を光電変換する直線上に並べられたそれぞれ複数の感光画素からなる複数の画素列１１ａ、１１ａ＋１、シフトゲート１２ａ、１２ａ＋１、それぞれ複数の転送段を有する複数のアナログシフトレジスタ１３ａ、１３ａ＋１、及び複数の各アナログシフトレジスタで転送された信号電荷を検出し、出力信号に変換する複数の出力部１４ａ、１４ａ＋１を具備するものであって、図１４または図１７、図１５または図１８に示すように、２画素毎の加算または４画素毎の加算を行いつつ読み出しを行う中解像度時または低解像度時は、複数の画素列１１ａ、１１ａ＋１で発生した複数の信号電荷をシフトゲート１２ａ、１２ａ＋１を介して複数の各アナログシフトレジスタの各初段（前段）の転送段１３−１に転送し、複数の各アナログシフトレジスタの各初段（前段）の転送段を同時に駆動して、複数の信号電荷を各初段（前段）の転送段により順次移動し、複数の各アナログシフトレジスタの初段以降の転送段（後段の転送段１３−２）を、各初段の転送段を駆動する際の駆動信号に対して１／Ｌ（Ｌは２以上の自然数）の周期を持つ駆動信号で駆動して複数の信号電荷を加算しつつ転送し、その後、加算された信号電荷を各対応するアナログシフトレジスタの最終段の転送電極まで移動し、その後、複数の出力部１４ａ、１４ａ＋１のうち対応する出力部により加算された信号電荷を順次検出して出力信号を順次取り出すようにしている。
【００４５】
第１の実施形態の固体撮像装置では、信号読み出し期間の出力信号ＯＳの周波数（データレート）は、信号電荷の加算を行った場合（低／中解像度時）でも、アナログシフトレジスタ１３の駆動周波数を変えずに、信号電荷の加算を行わない場合（高解像度時）と同じにできる。
【００４６】
また、アナログシフトレジスタ１３の最終転送段１３−３を、後段の転送段１３−２とは異なる駆動信号（第５の駆動パルス信号ＳＴＺ）で駆動するようにしたことにより、先送り等の誤動作を防止することができる。
【００４７】
さらに、単位回路が複数設けられている図１２の固体撮像装置においては、各シフトゲート１２に印加するシフトパルス信号ＳＨを同一にして、各シフトゲート１２を同一のタイミングで制御することにより、全セルにおける電荷蓄積時間の同一性を保つことができる。
【００４８】
このように、第１の実施形態の固体撮像装置によれば、アナログシフトレジスタ１３を複数の転送段（本例では２段）に分割し、後段の転送段１３−２に印加する駆動信号（第３及び第４の駆動パルス信号ＳＴＢ１、ＳＴＢ２）の周期を変えることにより、読み取り信号の解像度を容易に変化させることができる。
【００４９】
しかも、アナログシフトレジスタ１３にて信号電荷を転送する際、信号電荷は画素列の配列方向に対して水平方向に転送される。このため、アナログシフトレジスタ１３に設けられている各転送電極の電極長（図２及び図３中の転送電極の左右方向の長さ）が短くなって、電荷を転送し易くなり、転送不良の発生を防止することができる。なお、各転送電極の電極長が短くなると転送蓄積電荷容量は減少するが、各転送電極の電極幅（図２及び図３中の転送電極の奥行き方向の長さ）を広げることで減少を防ぐことができる。
【００５０】
（第２の実施形態）
図１９は第２の実施形態に係る固体撮像装置の概略的な構成を示すブロック回路図である。図１９の固体撮像装置では、複数の感光画素のうち信号電荷を加算できる画素数が最大で４画素の場合の単位回路の構成を示している。なお、図１９では、信号電荷を加算できる最大画素数が４画素であるが、加算できる最大画素数は２以上の自然数から適宜選択できる。
【００５１】
図１９に示す固体撮像装置は、図１の固体撮像装置と比べて、アナログシフトレジスタ１３が前段の転送段１３−１及び後段の転送段１３−２からなる２段の転送段に分割されている点は同じであるが、後段の転送段１３−２の最終段の転送電極を分離した最終転送段１３−３が省略されている点が異なる。
【００５２】
図２０ないし図２２は図１９の固体撮像装置における読み出し動作の一例を示すタイミング図であり、図２０は加算無しで読み出しを行う高解像度時の場合、図２１は２画素毎に加算を行って読み出しを行う中解像度時の場合、図２２は４画素毎に加算を行って読み出しを行う低解像度時の場合である。これらのタイミング図で示される動作が図４ないし図６のタイミング図で示される動作と異なる点は、最終転送段１３−３を駆動する必要がないだけであるために、その説明は省略する。
【００５３】
図１９の固体撮像装置では、第１の実施形態のものと同様の効果が得られる上に、さらに、最終転送段１３−３が省略されているので、第１の実施形態のものと比べて駆動パルス信号（第５のパルス信号ＳＴＺ）の数を減らすことができ、これにより制御回路の構成を簡単化できるという効果も得られる。
【００５４】
（第３の実施形態）
図２３は第３の実施形態に係る固体撮像装置の概略的な構成を示すブロック回路図である。図２３の固体撮像装置は、複数のセルのうち信号電荷を加算できる画素数が最大で４画素の場合の単位回路の構成を示している。
【００５５】
画素列１１はそれぞれ入射光を光電変換する直線上に並べられた４個のセル１１−１〜１１−４から構成されている。画素列１１に隣り合うようにシフトゲート１２が配置されている。セル１１−１〜１１−４で蓄積された信号電荷は、シフトゲート１２を介してアナログシフトレジスタ３０に転送される。アナログシフトレジスタ３０は信号電荷を一方向に転送する。アナログシフトレジスタ３０は複数の転送電極を有し、かつ複数の転送段に分割されている。そして、分割された複数の転送段はそれぞれ転送段毎に独立した駆動信号により駆動される。本例では、アナログシフトレジスタ３０は、前段の転送段３０−１、中段の転送段３０−２及び後段の転送段３０−３からなる３段の転送段に分割されている。そして、セル１１−１〜１１−４で蓄積された信号電荷は、シフトゲート１２を介して、アナログシフトレジスタ３０の前段の転送段３０−１及び中段の転送段３０−２に等分に分けて転送される。
【００５６】
アナログシフトレジスタ３０の端部には、アナログシフトレジスタ３０で転送された信号電荷を検出し、出力信号に変換する出力部１４が設けられている。また、アナログシフトレジスタ３０の転送段のうち出力部１４に隣接する後段の転送段３０−３と出力部１４との間には、後段の転送段３０−３の最終段の転送電極を分離した最終転送段３０−４が設けられている。
【００５７】
図２４は第３の実施形態の第１の変形例に係る固体撮像装置の単位回路を示している。図２３の固体撮像装置は信号電荷を加算できる画素数が最大で４画素の場合であるが、本変形例では信号電荷を加算できる画素数が最大で８画素とした場合である。図２４の単位回路が図２３のものと異なっている点は、画素列１１が直線上に並べられた８個のセル１１−１〜１１−８から構成されていることである。この場合、８個のセル１１−１〜１１−８で蓄積された信号電荷は、シフトゲート１２を介して、アナログシフトレジスタ３０の前段の転送段３０−１及び中段の転送段３０−２に等分に分けて転送される。
【００５８】
図２５は第３の実施形態の第２の変形例に係る固体撮像装置の単位回路を示している。図２５の固体撮像装置は、信号電荷を加算できる画素数が最大で１６画素とした場合である。図２５の単位回路が図２３のものと異なっている点は、画素列１１が直線上に並べられた１６個のセル１１−１〜１１−１６から構成されていることである。この場合、１６個のセル１１−１〜１１−１６で蓄積された信号電荷は、シフトゲート１２を介して、アナログシフトレジスタ３０の前段の転送段３０−１及び中段の転送段３０−２に等分に分けて転送される。
【００５９】
図２６は図２３に示す単位回路を複数（本例では２個）設けて配置したものであり、複数の画素列を符号１１ａ、１１ａ＋１、シフトゲートを符号１２ａ、１２ａ＋１、アナログシフトレジスタを符号３０ａ、３０ａ＋１、出力部を符号１４ａ、１４ａ＋１でそれぞれ示している。
【００６０】
画素列１１ａ、この画素列１１ａに隣り合うように配置されたシフトゲート１２ａ、このシフトゲート１２ａを介して信号電荷が転送されるアナログシフトレジスタ３０ａ、及びこのアナログシフトレジスタ３０ａで転送された信号電荷を変換する出力部１４ａで単位回路が構成され、画素列１１ａ＋１、この画素列１１ａ＋１に隣り合うように配置されたシフトゲート１２ａ＋１、このシフトゲート１２ａ＋１を介して信号電荷が転送されるアナログシフトレジスタ３０ａ＋１、及びこのアナログシフトレジスタ３０ａ＋１で転送された信号電荷を変換する出力部１４ａ＋１で単位回路が構成されている。
【００６１】
図２７は図２３中のアナログシフトレジスタ３０及び出力部１４の素子構造の一例を概略的に示す断面図である。図２７に示すように、アナログシフトレジスタ３０の前段、中段及び後段の転送段３０−１〜３０−３は、半導体基板２０の表面領域に形成された同一のチャネル２１上に配置されている。前段の転送段３０−１には、チャネル２１上に絶縁膜を介して設けられており、それぞれ第１の駆動パルス信号ＳＴＡ１が印加される２個の各転送電極と、チャネル２１上に絶縁膜を介して設けられており、上記２個の各転送電極と隣り合うように設けられており、それぞれ第２の駆動パルス信号ＳＴＡ２が印加される２個の各転送電極とを１組とする２組の転送電極が設けられている。
【００６２】
中段の転送段３０−２には、チャネル２１上に絶縁膜を介して設けられており、それぞれ第３の駆動パルス信号ＳＴＢ１が印加される２個の各転送電極と、チャネル２１上に絶縁膜を介して設けられており、上記２個の各転送電極と隣り合うように設けられており、それぞれ第４の駆動パルス信号ＳＴＢ２が印加される２個の各転送電極とを１組とする２組の転送電極が設けられている。
【００６３】
同様に、後段の転送段３０−３には、チャネル２１上に絶縁膜を介して設けられており、それぞれ第５の駆動パルス信号ＳＴＣ１が印加される２個の各転送電極と、チャネル２１上に絶縁膜を介して設けられており、上記２個の各転送電極と隣り合うように設けられており、それぞれ第６の駆動パルス信号ＳＴＣ２が印加される２個の各転送電極とを１組とする４組の転送電極が設けられている。
【００６４】
前段、中段及び後段の転送段３０−１〜３０−３のそれぞれにおいて、互いに異なる駆動パルス信号が印加されるそれぞれ隣り合う１組の転送電極は１段の転送段を構成している。図２７に示すアナログシフトレジスタ３０では、解像度を変化させる際に信号電荷の加算が行われるが、後段の転送段３０−３における転送電極の数は、一番高解像度となる電荷数（ここでの電荷数とは、例えば１つの画素から発生する電荷数は１とし、２画素分の電荷を加算した場合も１と数える）を確保するために、４個以上（本例では４個）設けられている。
【００６５】
また、最終転送段３０−４には、チャネル２１上に絶縁膜を介して設けられており、第７の駆動パルス信号ＳＴＺが印加される一つの転送電極が設けられている。
【００６６】
出力部１４は、最終段転送段３０−４に隣り合うようにチャネル２１内に設けられたフローティング拡散領域１５と、このフローティング拡散領域１５に接続されている出力バッファ１６等から構成されている。さらに、チャネル２１内には、フローティング拡散領域１５と離間して、読み取り後の信号電荷を排出するためのドレイン拡散領域１７が設けられており、さらにフローティング拡散領域１５とドレイン拡散領域１７との間のチャネル２１上には、絶縁膜を介して、信号電荷の排出を制御するためのリセットゲート電極１８が設けられている。
【００６７】
図２８は第３の実施形態の第３の変形例に係る固体撮像装置を示している。この固体撮像装置は、図２３に示す単位回路を複数（ｎ＋１個）設けて配置したものである。従って、図２３と対応する箇所には図２３中に付した符号の末尾にａ〜ａ＋ｎを付してその説明は省略する。
【００６８】
先の図２６の固体撮像装置では、隣り合うセル同士が重ならないように一部画素をのばしている。しかし、画素上には、図示しないが、部分的にＡｌ等の遮光膜が存在しており、入射光を受ける開口部分の面積はどの画素でも同等にしている。
【００６９】
図２８の固体撮像装置では各セルの平面形状を同じものとし、隣り合うセル同士が重ならないようにするために、各アナログシフトレジスタ３０のパターンレイアウトを工夫している。つまり、図２６の固体撮像装置では、各アナログシフトレジスタ３０の一部を斜め方向に配置している。これに対して、図２８の固体撮像装置では、各アナログシフトレジスタ３０の中段の転送段３０−２と後段の転送段３０−３とが平行に交わるように、中段の転送段３０−２をＬ字状にしている。さらに、本変形例に係る固体撮像装置では、複数の画素列１１に対して１個のシフトゲート１２を共通に設けるようにしている。しかし、図２６に示すものと同様に、複数の各画素列１１に対してそれぞれ１個のシフトゲート１２を独立に設けるようにしてもよい。
【００７０】
図２９は第３の実施形態の第４の変形例に係る固体撮像装置を示している。この固体撮像装置は、図２４に示すようにそれぞれ８個のセルからなる画素列１１を有する単位回路を複数（ｎ＋１個）設けて配置したものである。従って、図２４と対応する箇所には図２４中に付した符号の末尾にａ〜ａ＋ｎを付してその説明は省略する。
【００７１】
図３０ないし図３２は図２３の固体撮像装置における読み出し動作の一例を示すタイミング図であり、図３０は加算無しで読み出しを行う高解像度時の場合、図３１は２画素毎に加算を行って読み出しを行う中解像度時の場合、図３２は４画素毎に加算を行って読み出しを行う低解像度時の場合である。なお、図３０ないし図３２中において、ＳＨはシフトゲート１２を制御するシフトパルス信号、ＲＳはリセットゲート電極１８を制御するリセットパルス信号、ＯＳは出力バッファ１６からの出力信号をそれぞれ示している。
【００７２】
図３０ないし図３２に示す動作が図４ないし図６に示す動作と異なる点は、画素列で発生された信号電荷が、アナログシフトレジスタ３０の前段及び中段の転送段３０−１、３０−２に同時に転送され、電荷の加算が後段の転送段３０−３で行われることである。
【００７３】
そして、中解像度時の場合は、図３０に示す高解像度時の場合と比べて、オーバーヘッド期間に、後段の転送段３０−３に印加される第５及び第６の駆動パルス信号ＳＴＣ１、ＳＴＣ２の周期が、前段及び中段の転送段３０−１、３０−２に印加される第１及び第２の駆動パルス信号ＳＴＡ１、ＳＴＡ２及び第３及び第４の駆動パルス信号ＳＴＢ１、ＳＴＢ２の周期に比べて１／Ｌ（Ｌ＝２）にされ、低解像度時の場合は、図３０に示す高解像度時の場合と比べて、オーバーヘッド期間に、後段の転送段３０−３に印加される第５及び第６の駆動パルス信号ＳＴＣ１、ＳＴＣ２の周期が、前段及び中段の転送段３０−１、３０−２に印加される第１及び第２の駆動パルス信号ＳＴＡ１、ＳＴＡ２及び第３及び第４の駆動パルス信号ＳＴＢ１、ＳＴＢ２の周期に比べて１／Ｌ（Ｌ＝４）にされる。
【００７４】
図３３ないし図３５及び図３６ないし図３８はそれぞれ、図２６の固体撮像装置における読み出し動作の一例を示すタイミング図であり、図３３及び図３６はそれぞれ加算無しで読み出しを行う高解像度時の場合、図３４及び図３７はそれぞれ２画素毎に加算を行って読み出しを行う中解像度時の場合、図３５及び図３８はそれぞれ４画素毎に加算を行って読み出しを行う低解像度時の場合である。
【００７５】
なお、図２６の固体撮像装置において、複数のアナログシフトレジスタ３０ａ、３０ａ＋１それぞれの前段の転送段３０−１には第１及び第２の駆動パルス信号ＳＴＡ１、ＳＴＡ２が並列に印加され、中段の転送段３０−２にはそれぞれ異なる第３及び第４の駆動パルス信号ＳＴＢ１、ＳＴＢ２が印加され、図３３ないし図３８ではこれをＳＴＢ１ａ，ＳＴＢ２ａ、及びＳＴＢ１ａ＋１，ＳＴＢ２ａ＋１で示し、後段の転送段３０−３にはそれぞれ異なる第５及び第６の駆動パルス信号ＳＴＣ１、ＳＴＣ２が印加され、図３３ないし図３８ではこれをＳＴＣ１ａ，ＳＴＣ２ａ、及びＳＴＣ１ａ＋１，ＳＴＣ２ａ＋１で示している。また、異なる単位回路において、最終転送段３０−４にはそれぞれ異なる第７の駆動パルス信号ＳＴＺが印加され、図３３ないし図３８ではこれをＳＴＺａ、ＳＴＺａ＋１で示し、かつ出力部１４ａ、１４ａ＋１からの出力信号をＯＳａ、ＯＳａ＋１で示している。
【００７６】
図３３ないし図３５では、オーバーヘッド期間において、複数配列されているセルのうち全てのセルの信号電荷の転送及び加算が行われ、最終転送段まで転送されたのち、信号読み出し期間においてセル毎に出力される。これに対し、図３６ないし図３８では、画素列１１から読み出された信号電荷が、シフトゲート１２を介してアナログシフトレジスタ３０に転送されたところで一時蓄積され、順次信号出力されるセル毎に順次転送及び加算の動作が信号読み出し直前に行われる。
【００７７】
第３の実施形態の固体撮像装置では、信号読み出し期間の出力信号ＯＳの周波数（データレート）は、信号電荷の加算を行った場合（低／中解像度時）でも、アナログシフトレジスタ３０の駆動周波数を変えずに、信号電荷の加算を行わない場合（高解像度時）と同じにできる。
【００７８】
また、アナログシフトレジスタ３０の最終転送段３０−４を、後段の転送段３０−３とは異なる駆動信号（第７の駆動パルス信号ＳＴＺ）で駆動するようにしたことにより、先送り等の誤動作を防止することができる。
【００７９】
さらに、単位回路が複数設けられている図２６等の固体撮像装置においては、各シフトゲート１２に印加するシフトパルス信号ＳＨを同一にして、各シフトゲート１２を同一のタイミングで制御することにより、全セルにおける電荷蓄積時間の同一性を保つことができる。
【００８０】
このように、第３の実施形態の固体撮像装置によれば、アナログシフトレジスタ３０を複数の転送段（本例では３段）に分割し、後段の転送段３０−３に印加する駆動信号（第５及び第６の駆動パルス信号ＳＴＣ１、ＳＴＣ２）の周期を変えることにより、読み取り信号の解像度を容易に変化させることができる。
【００８１】
しかも、アナログシフトレジスタ３０にて信号電荷を転送する際、信号電荷は画素列の配列方向に対して水平方向に転送される。このため、アナログシフトレジスタ３０に設けられている各転送電極の電極長が短くなって、電荷を転送し易くなり、転送不良の発生を防止することができる。
【００８２】
（第４の実施形態）
図３９は第４の実施形態に係る固体撮像装置の概略的な構成を示すブロック回路図である。図３９の固体撮像装置は、図２８及び図２９に示す固体撮像装置の場合と同様に、図２３に示す単位回路を複数設けて配置したものであり、複数の画素列を符号１１ａ、１１ａ＋１、…、シフトゲートを符号１２ａ、１２ａ＋１、…、アナログシフトレジスタを符号３０ａ、３０ａ＋１、…、出力部を符号１４ａ、１４ａ＋１…、でそれぞれ示している。なお、本例では画素列１１ａ、１１ａ＋１、…は、それぞれ４個のセルからなる場合を示している。しかし、各画素列１１ａ、１１ａ＋１、…にそれぞれ８個、１６個等のセルを設けるようにしてもよい。
【００８３】
先の第３の実施形態の固体撮像装置では、画素列の数が多くなり、セルの数が多くなる程、アナログシフトレジスタ３０を駆動するための駆動パルス信号の数が増加する。さらに出力信号も画素列の数だけ増加するため、信号処理も複雑となる。
【００８４】
そこで、第４の実施形態では、セルの数が多い時でも駆動パルス信号の数を増やさず、出力信号も単一で読み出せるようにするために、シフトレジスタ等からなる制御回路４０、第１の出力選択用の複数のトランジスタ４１ａ、４１ａ＋１、…、及びバッフア４２を付加している。
【００８５】
制御回路４０は、基本駆動パルス信号ＳＴＢ１，ＳＴＢ１、ＳＴＣ１，ＳＴＣ１、ＳＴＺ、ＳＰ１，ＳＰ２が入力され、これらの基本駆動パルス信号から種々の駆動パルス信号ＳＴＢ１ａ、ＳＴＢ１ａ＋１、…、ＳＴＢ１ａ、ＳＴＢ１ａ＋１、…、ＳＴＣ１ａ、ＳＴＣ１ａ＋１、…、ＳＴＣ１ａ、ＳＴＣ１ａ＋１、…、ＳＴＺａ、ＳＴＺａ＋１、…、ＳＰａ、ＳＰａ＋１、…を出力する。出力選択用の各トランジスタ４１は、複数の出力部１４の出力とバッフア４２の入力との間に挿入されている。出力選択用の複数のトランジスタ４１は、制御回路４０から出力される駆動パルス信号ＳＰａ、ＳＰａ＋１、…のそれぞれにより制御される。
【００８６】
なお、複数のアナログシフトレジスタ３０の各前段の転送段は、駆動パルス信号ＳＴＡ１、ＳＴＡ２により共通に駆動される。
【００８７】
図４０ないし図４２は図３９の固体撮像装置における読み出し動作の一例を示すタイミング図であり、先に説明した場合と同様に１つの転送段が２個の転送電極からなり、アナログシフトレジスタを２相駆動させるときの場合である。
【００８８】
図４０は電荷加算なしの高解像度時のタイミングを示している。オーバーヘッド期間において、全ての画素列１１のセルの信号電荷が各アナログシフトレジスタ３０の後段の転送段３０−３の最終の転送段まで転送される。次の信号読み出し期間ａにおいて、最初の画素列１１ａの各セルの信号電荷が最終転送段３０−４を介して出力部４１ａに順次転送される。この信号読み出し期間ａでは、駆動パルス信号ＳＰａのみがハイレベルにされており、出力選択用のトランジスタ４１ａがオンしているので、出力部４１ａからの出力がバッファ４２を介して出力信号ＯＳとして取り出される。
【００８９】
次の読み出し期間ａ＋１では、２番目の画素列１１ａ＋１の各セルの信号電荷が最終転送段３０−４を介して出力部４１ａ＋１に順次転送される。この信号読み出し期間ａ＋１では、駆動パルス信号ＳＰａ＋１のみがハイレベルにされており、出力選択用のトランジスタ４１ａ＋１がオンしているので、この出力部４１ａ＋１からの出力がバッファ４２を介して出力信号ＯＳとして取り出される。以下、同様にして２番目以降の画素列１１ａ＋２…の各セルの信号電荷が信号に変化され、バッファ４２から出力信号ＯＳとして取り出される。
【００９０】
図４１は２画素分の電荷が加算される中解像度時のタイミングを示している。オーバーヘッド期間において、各アナログシフトレジスタ３０の中段の転送段３０−２から後段の転送段３０−３に信号電荷を転送する際、駆動パルス信号ＳＴＢに対してＳＴＣの周期を１／２（Ｌ＝２）にすることで、２画素分の電荷がアナログシフトレジスタ３０の後段の転送段３０−３のうちアナログシフトレジスタ３０の中段の転送段３０−２に隣り合う転送段で加算され、この後、先頭の電荷がアナログシフトレジスタ３０の最終段の転送段まで転送される。次の信号読み出し期間ａにおいて、最初の画素列１１ａの各セルの信号電荷が最終転送段３０−４を介して出力部４１ａに順次転送される。この信号読み出し期間ａでは、駆動パルス信号ＳＰａのみがハイレベルにされており、出力選択用のトランジスタ４１ａがオンしているので、出力部４１ａからの出力がバッファ４２を介して出力信号ＯＳとして取り出される。
【００９１】
次の読み出し期間ａ＋１では、２番目の画素列１１ａ＋１の各セルの信号電荷が、２画素毎に加算されつつ最終転送段３０−４を介して出力部４１ａ＋１に順次転送される。この信号読み出し期間ａ＋１では、駆動パルス信号ＳＰａ＋１のみがハイレベルにされており、出力選択用のトランジスタ４１ａ＋１がオンしているので、この出力部４１ａ＋１からの出力がバッファ４２を介して出力信号ＯＳとして取り出される。以下、同様にして２番目以降の画素列１１ａ＋２…の各セルの信号電荷が２画素毎に加算されつつ転送され、かつ信号に変化され、バッファ４２から出力信号ＯＳとして取り出される。
【００９２】
図４２は４画素分の電荷が加算される低解像度時のタイミングを示している。図４２では、オーバーヘッド期間において、各アナログシフトレジスタ３０の中段の転送段３０−２から後段の転送段３０−３に信号電荷を転送する際、駆動パルス信号ＳＴＢに対してＳＴＣの周期を１／４（Ｌ＝４）にする点のみが図４１と異なるだけである。
【００９３】
第３の実施形態の固体撮像装置では、信号読み出し期間の出力信号ＯＳの周波数（データレート）は、信号電荷の加算を行った場合（低／中解像度時）でも、アナログシフトレジスタ３０の駆動周波数を変えずに、信号電荷の加算を行わない場合（高解像度時）と同じにできる。
【００９４】
また、アナログシフトレジスタ３０の最終転送段３０−４を、後段の転送段３０−３とは異なる駆動信号（第７の駆動パルス信号ＳＴＺ）で駆動するようにしたことにより、先送り等の誤動作を防止することができる。
【００９５】
さらに、単位回路が複数設けられている図２６等の固体撮像装置においては、各シフトゲート１２に印加するシフトパルス信号ＳＨを同一にして、各シフトゲート１２を同一のタイミングで制御することにより、全セルにおける電荷蓄積時間の同一性を保つことができる。
【００９６】
このように、第４の実施形態の固体撮像装置によれば、アナログシフトレジスタ３０を複数の転送段（本例では３段）に分割し、後段の転送段３０−３に印加する駆動信号（第５及び第６の駆動パルス信号ＳＴＣ１、ＳＴＣ２）の周期を変えることにより、読み取り信号の解像度を容易に変化させることができる。
【００９７】
しかも、アナログシフトレジスタ３０にて信号電荷を転送する際、信号電荷は画素列の配列方向に対して水平方向に転送される。このため、アナログシフトレジスタ３０に設けられている各転送電極の電極長が短くなって、電荷を転送し易くなり、転送不良の発生を防止することができる。
【００９８】
（第５の実施形態）
図４３は第５の実施形態に係る固体撮像装置の概略的な構成を示すブロック回路図である。図４３の固体撮像装置は、複数のセルで構成される複数の画素列が千鳥配列となるように複数の画素列を２組設けた構成にされている。図中、下側に配置された複数の画素列１１ａ、１１ａ＋１、…は、上側に配置された複数の画素列１１ｂ、１１ｂ＋１、…に対し、各画素のピッチの１／２または１／２に近い値でずらして配置されており、これにより全体として千鳥状に配列されている。
【００９９】
図中、下側に配置された複数の画素列１１ａ、１１ａ＋１、…に対応するシフトゲートは符号１２ａ、１２ａ＋１、…で示され、アナログシフトレジスタは符号３０ａ、３０ａ＋１、…で示され、出力部は符号１４ａ、１４ａ＋１、…で示され、出力選択用のトランジスタは符号４１ａ、４１ａ＋１、…で示され、図３９中の制御回路４０に対応した制御回路は符号４０ａで示されている。同様に、図中、上側に配置された複数の画素列１１ｂ、１１ｂ＋１、…に対応するシフトゲートは符号１２ｂ、１２ｂ＋１、…で示され、アナログシフトレジスタは符号３０ｂ、３０ｂ＋１、…で示され、出力部は符号１４ｂ、１４ｂ＋１、…で示され、出力選択用のトランジスタは符号４１ｂ、４１ｂ＋１、…で示され、図３９中の制御回路４０に対応した制御回路は符号４０ｂで示されている。
【０１００】
さらに、図４３の固体撮像装置では、図中、下側に配置された複数の画素列１１ａ、１１ａ＋１、…からの信号電荷が読み出される時にオン状態される第２の出力選択用のトランジスタ４３−ａが第１の出力選択用のトランジスタ４１ａ、４１ａ＋１、…とバッファ４２の入力との間に挿入されており、かつ、図中、上側に配置された複数の画素列１１ｂ、１１ｂ＋１、…からの信号電荷が読み出される時にオン状態される第２の出力選択用のトランジスタ４３−ｂが第１の出力選択用のトランジスタ４１ｂ、４１ｂ＋１、…とバッファ４２の入力との間に挿入されている。
【０１０１】
なお、第２の出力選択用のトランジスタ４３−ａ、４３−ｂの切り替え制御は、加算された信号を含む各画素からの読み出し毎にトランジスタ４３−ａ、４３−ｂが交互にオンするように制御してもよく、あるいは画素のラインごとに出力信号が得られるように一定の期間毎に交互にオンするように制御することも可能である。
【０１０２】
第５の実施形態の固体撮像装置によれば、第４の実施形態の固体撮像装置と同様の効果が得られると共に、さらに解像度がより向上するという効果が得られる。
【０１０３】
（第６の実施形態）
図４４は第６の実施形態に係る固体撮像装置の概略的な構成を示すブロック回路図である。リニアイメージセンサではカラーの原稿を読み取るために画素列を３列設け、各列の画素上にそれぞれ赤、緑、青のカラーフィルタをのせているのが一般的である。さらに赤、緑、青の３列と白黒用の１列の計４列の画素を設けられているものもある。本発明の固体撮像装置についても同様の配列が可能であり、一般的なリニアイメージセンサに応用できる。
【０１０４】
図４４は本発明の固体撮像装置をリニアイメージセンサに応用したものであり、先の第４の実施形態の固体撮像装置、例えば図３９に示す固体撮像装置を３組設けたものである。そして、それぞれ複数の画素列１１ａ、１１ａ＋１、…からなる３組の画素列に対して異なる範囲の波長の光を入射して光電変換を行い、それぞれ複数のアナログシフトレジスタ３０ａ、３０ａ＋１、…により電荷の転送、加算を行い、それぞれのバッファ４２を介して最終出力信号を出力させるようにしている。なお、図４４において、符号Ｒは赤色の範囲の波長の光を光電変換する固体撮像装置、符号Ｇは緑色の範囲の波長の光を光電変換する固体撮像装置、符号Ｂ青色の範囲の波長の光を光電変換する固体撮像装置である。
【０１０５】
第６の実施形態に係る固体撮像装置によれば、第４の実施形態の固体撮像装置と同様の効果が得られるリニアイメージセンサを実現することができる。
【０１０６】
（第７の実施形態）
図４５は第７の実施形態に係る固体撮像装置の概略的な構成を示すブロック回路図である。図４５の固体撮像装置は第３の実施形態の固体撮像装置においてシフトゲート１２を省略したものである。従って、図２６と対応する箇所には同じ符号を付してその説明は省略する。
【０１０７】
図４６は図４５の固体撮像装置における読み出し動作の一例を示すタイミング図である。図２６に示すようにシフトゲートが設けられているものでは、シフトパルス信号ＳＨを用いてシフトゲートを制御することにより、セルからアナログシフトレジスタへの信号電荷の読み出し動作を行うことができる。しかし、シフトゲートを備えない場合は、セルからの読み出しをアナログシフトレジスタで行うため、アナログシフトレジスタの転送段に印加する駆動パルス信号の振幅を十分に上げる必要がある。アナログシフトレジスタでは、セルからの信号電荷読み出し動作のほかに電荷転送動作も行わなくてはならない。このため、電荷転送時とセルから読み出す時とで駆動方法を分ける必要があり、電荷転送時とセルから読み出す時とで駆動パルス信号の振幅を変えるようにしている。
【０１０８】
図４６は電荷加算なしの高解像度時のタイミングを示している。画素列からの画素読み出し期間において、画素列と隣り合うアナログシフトレジスタの前段及び中段の転送段を駆動する駆動パルス信号ＳＴＡ１、ＳＴＢ１の振幅を高く設定し、画素列から信号電荷を読み出す。画素読み出し期間以外の期間では、駆動パルス信号ＳＴＡ１、ＳＴＢ１を含む全ての駆動パルス信号の振幅を低くする。オーバーヘッド期間において、全ての画素列１１のセルの信号電荷が各アナログシフトレジスタ３０の後段の転送段３０−３の最終の転送段まで転送される。次の信号読み出し期間ａにおいて、最初の画素列１１ａの各セルの信号電荷が最終転送段３０−４を介して出力部４１ａに順次転送され、さらに出力部４１ａからの出力がバッファ４２を介して出力信号ＯＳとして取り出される。
【０１０９】
次の読み出し期間ａ＋１では、２番目の画素列１１ａ＋１の各セルの信号電荷が最終転送段３０−４を介して出力部４１ａ＋１に順次転送され、さらに出力部４１ａ＋１からの出力がバッファ４２を介して出力信号ＯＳとして取り出される。
【０１１０】
なお、特に説明は行わないが、電荷加算する場合でも上記と同様に、画素列からの画素読み出し期間では画素列に隣り合うアナログシフトレジスタの前段及び中段の転送段を駆動する駆動パルス信号ＳＴＡ１、ＳＴＢ１の振幅を高く設定して画素列から信号電荷を読み出し、加算及び転送の期間は振幅を低くして駆動する。
【０１１１】
なお、この第７の実施形態の固体撮像装置に対して、先に説明した第４ないし第６の実施形態を適用することができる。
【０１１２】
このように、第７の実施形態の固体撮像装置によれば、アナログシフトレジスタ３０を複数の転送段（本例では３段）に分割し、後段の転送段３０−３に印加する駆動信号（第５及び第６の駆動パルス信号ＳＴＣ１、ＳＴＣ２）の周期を変えることにより、読み取り信号の解像度を容易に変化させることができる。
【０１１３】
しかも、アナログシフトレジスタ３０にて信号電荷を転送する際、信号電荷は画素列の配列方向に対して水平方向に転送される。このため、アナログシフトレジスタ３０に設けられている各転送電極の電極長が短くなって、電荷を転送し易くなり、転送不良の発生を防止することができる。
【０１１４】
さらに、第７の実施形態の固体撮像装置では、シフトゲートが省略できるので、全体の構成が簡略化できるという効果が得られる。
【０１１５】
なお、本発明のさらなる変形として以下の事項が挙げられる。
【０１１６】
（１）アナログシフトレジスタの各転送段を構成するそれぞれ２個の転送電極が絶縁膜を介して一部がオーバーラップするように積層する。
【０１１７】
（２）アナログシフトレジスタの各転送段をそれぞれ１個の転送電極によって構成し、アナログシフトレジスタを１相の駆動パルス信号によって駆動する。
【図面の簡単な説明】
【０１１８】
【図１】第１の実施形態に係る固体撮像装置の概略的な構成を示すブロック回路図。
【図２】図１中のアナログシフトレジスタ及び出力部の素子構造の一例を概略的に示す断面図。
【図３】図１中のアナログシフトレジスタ及び出力部の素子構造の他の例を概略的に示す断面図。
【図４】図１の固体撮像装置における高解像度時の読み出し動作のタイミング図。
【図５】図１の固体撮像装置における中解像度時の読み出し動作のタイミング図。
【図６】図１の固体撮像装置における低解像度時の読み出し動作のタイミング図。
【図７】図１に示す固体撮像装置の全体のパターンレイアウトを示す平面図。
【図８】図１に示す固体撮像装置の中解像度時の読み出し動作におけるタイミング図。
【図９】図８に示す中解像度時の読み出し動作における信号電荷の流れを模式的に示す図。
【図１０】図８に示す中解像度時の読み出し動作における信号電荷の流れを模式的に示す図。
【図１１】図８に示す中解像度時の読み出し動作における信号電荷の流れを模式的に示す図。
【図１２】図１に示す単位回路を複数設けて配置した固体撮像装置のブロック回路図。
【図１３】図１２の固体撮像装置における高解像度時の読み出し動作のタイミング図。
【図１４】図１２の固体撮像装置における中解像度時の読み出し動作のタイミング図。
【図１５】図１２の固体撮像装置における低解像度時の読み出し動作のタイミング図。
【図１６】図１２の固体撮像装置における高解像度時の読み出し動作の他の例を示すタイミング図。
【図１７】図１２の固体撮像装置における中解像度時の読み出し動作の他の例を示すタイミング図。
【図１８】図１２の固体撮像装置における低解像度時の読み出し動作の他の例を示すタイミング図。
【図１９】第２の実施形態に係る固体撮像装置の概略的な構成を示すブロック回路図。
【図２０】図１９の固体撮像装置における高解像度時の読み出し動作の他の例を示すタイミング図。
【図２１】図１９の固体撮像装置における中解像度時の読み出し動作の他の例を示すタイミング図。
【図２２】図１９の固体撮像装置における低解像度時の読み出し動作の他の例を示すタイミング図。
【図２３】第３の実施形態に係る固体撮像装置の概略的な構成を示すブロック回路図。
【図２４】第３の実施形態の第１の変形例に係る固体撮像装置の単位回路の構成を示すブロック回路図。
【図２５】第３の実施形態の第２の変形例に係る固体撮像装置の単位回路の構成を示すブロック回路図。
【図２６】図２３に示す単位回路を複数設けて配置した固体撮像装置のブロック回路図。
【図２７】図２３中のアナログシフトレジスタ及び出力部の素子構造の一例を概略的に示す断面図。
【図２８】第３の実施形態の第３の変形例に係る固体撮像装置のブロック回路図。
【図２９】第３の実施形態の第４の変形例に係る固体撮像装置のブロック回路図。
【図３０】図２３の固体撮像装置における高解像度時の読み出し動作のタイミング図。
【図３１】図２３の固体撮像装置における中解像度時の読み出し動作のタイミング図。
【図３２】図２３の固体撮像装置における低解像度時の読み出し動作のタイミング図。
【図３３】図２６の固体撮像装置における高解像度時の読み出し動作のタイミング図。
【図３４】図２６の固体撮像装置における中解像度時の読み出し動作のタイミング図。
【図３５】図２６の固体撮像装置における低解像度時の読み出し動作のタイミング図。
【図３６】図２６の固体撮像装置における高解像度時の読み出し動作の他の例を示すタイミング図。
【図３７】図２６の固体撮像装置における中解像度時の読み出し動作の他の例を示すタイミング図。
【図３８】図２６の固体撮像装置における低解像度時の読み出し動作の他の例を示すタイミング図。
【図３９】第４の実施形態に係る固体撮像装置の概略的な構成を示すブロック回路図。
【図４０】図３９の固体撮像装置における高解像度時の読み出し動作のタイミング図。
【図４１】図３９の固体撮像装置における中解像度時の読み出し動作のタイミング図。
【図４２】図３９の固体撮像装置における低解像度時の読み出し動作のタイミング図。
【図４３】第５の実施形態に係る固体撮像装置の概略的な構成を示すブロック回路図。
【図４４】第６の実施形態に係る固体撮像装置の概略的な構成を示すブロック回路図。
【図４５】第７の実施形態に係る固体撮像装置の概略的な構成を示すブロック回路図。
【図４６】図４５の固体撮像装置における読み出し動作の一例を示すタイミング図。
【符号の説明】
【０１１９】
１１…画素列、１２…シフトゲート、１３、３０…アナログシフトレジスタ、１４…出力部、１５…フローティング拡散領域、１６…出力バッファ、１７…ドレイン拡散領域、１８…リセットゲート電極、２０…半導体基板、２１…チャネル、４０…制御回路、４１…第１の出力選択用のトランジスタ、４２…バッフア、４３…第２の出力選択用のトランジスタ。
【図１】
2008199507.tif 000003
【図２】
2008199507.tif 000004
【図３】
2008199507.tif 000005
【図４】
2008199507.tif 000006
【図５】
2008199507.tif 000007
【図６】
2008199507.tif 000008
【図７】
2008199507.tif 000009
【図８】
2008199507.tif 000010
【図９】
2008199507.tif 000011
【図１０】
2008199507.tif 000012
【図１１】
2008199507.tif 000013
【図１２】
2008199507.tif 000014
【図１３】
2008199507.tif 000015
【図１４】
2008199507.tif 000016
【図１５】
2008199507.tif 000017
【図１６】
2008199507.tif 000018
【図１７】
2008199507.tif 000019
【図１８】
2008199507.tif 000020
【図１９】
2008199507.tif 000021
【図２０】
2008199507.tif 000022
【図２１】
2008199507.tif 000023
【図２２】
2008199507.tif 000024
【図２３】
2008199507.tif 000025
【図２４】
2008199507.tif 000026
【図２５】
2008199507.tif 000027
【図２６】
2008199507.tif 000028
【図２７】
2008199507.tif 000029
【図２８】
2008199507.tif 000030
【図２９】
2008199507.tif 000031
【図３０】
2008199507.tif 000032
【図３１】
2008199507.tif 000033
【図３２】
2008199507.tif 000034
【図３３】
2008199507.tif 000035
【図３４】
2008199507.tif 000036
【図３５】
2008199507.tif 000037
【図３６】
2008199507.tif 000038
【図３７】
2008199507.tif 000039
【図３８】
2008199507.tif 000040
【図３９】
2008199507.tif 000041
【図４０】
2008199507.tif 000042
【図４１】
2008199507.tif 000043
【図４２】
2008199507.tif 000044
【図４３】
2008199507.tif 000045
【図４４】
2008199507.tif 000046
【図４５】
2008199507.tif 000047
【図４６】
2008199507.tif 000048