(57)【要約】【課題】十分な深さを有する深いボディ拡散領域を設けるために必要とされる領域を最小化する、深い拡散領域を有するトレンチ形ＤＭＯＳトランジスタを提供する。【解決手段】第１の酸化物層がエピタキシャル層上に形成され、その下に深いボディ領域が形成されることになる深いボディエリアを画定するためにパターン化される。第２の酸化物層が形成される前に、第１の導電型の拡散防止領域が各深いボディエリア内に形成される。第２の酸化物層の一部は、拡散防止領域の中央部を露出するべく除去され、拡散防止領域の周囲を覆うための第１の酸化物層及び酸化物側壁スペーサを残す。第２の導電型の深いボディ拡散を実行することにより、側壁スペーサ間のエピタキシャル領域内に深いボディ領域が形成される。拡散防止領域の周囲は、拡散深さを著しく抑制することなく、深いボディ拡散部の横方向拡散を抑制する。【選択図】図２
2008199048.tif 000002
【特許請求の範囲】
【請求項１】
トレンチ形トランジスタセルであって、
第１の導電型からなり、少なくとも２つの交差トレンチを画定するエピタキシャル層と、
前記トレンチを充填する導電性材料と、
前記第１の導電型からなり、前記エピタキシャル層上に配列されるソース−ボディコンタクトから前記エピタキシャル層内に垂直に延在するソース領域と、
前記第１の導電型と反対の第２の導電型からなる深いボディ領域とを有し、
前記深いボディ領域が前記ソース−ボディコンタクトから前記ソース領域を通り垂直に延在し、また前記深いボディ領域が深いボディ領域コンタクトエリアにおいて前記ソース−ボディコンタクトと接触し、かつ前記深いボディ領域が洋なし型の垂直方向断面を有するように前記深いボディ領域コンタクトエリアよりも大きい最大水平方向断面積を有することを特徴とするトレンチ形トランジスタセル。
【請求項２】
前記２つの交差トレンチにより画定される前記セルの角部において、前記ソース領域が前記トレンチから離れて配置されることを特徴とする請求項１に記載のセル。
【請求項３】
前記ソース領域が少なくとも０．１ミクロンだけ前記セルの前記角部から離れて配置され、前記セルの前記角部において、前記ボディ領域が前記トレンチと接触することを特徴とする請求項２に記載のセル。
【請求項４】
前記セルが２つの交差トレンチによりそれぞれ画定される少なくとも４つの角部を備え、また前記ソース領域が前記セルの各角部から離れて配置されることを特徴とする請求項１に記載のセル。
【請求項５】
前記セルの前記角部において、前記ソース領域が前記トレンチと接触しないことを特徴とする請求項４に記載のセル。
【請求項６】
前記ボディ領域が前記トレンチと接触する長方形エリアを画定することを特徴とする請求項４に記載のセル。
【請求項７】
前記トレンチの幅が約１．５ミクロンより小さいことを特徴とする請求項１に記載のセル。
【請求項８】
前記ボディ領域が約１．５ミクロンより小さい前記エピタキシャル層内に延在することを特徴とする請求項１に記載のセル。
【請求項９】
前記ソース領域が約０．５ミクロンより小さい前記エピタキシャル層内に延在することを特徴とする請求項１に記載のセル。
【請求項１０】
前記ソース領域の中央部分において、前記ボディ領域とは異なる深さまで前記エピタキシャル層内に延在する前記第２の導電型の浅いボディ領域をさらに有することを特徴とする請求項１に記載セル。
【請求項１１】
列内に配列される複数の同じセルをさらに有し、各列内の前記トレンチを充填する前記導電性材料を接続するゲートフィンガ部を備え、前記ゲートフィンガ部に隣接する前記１列のセルが非アクティブセルであることを特徴とする請求項１に記載のセル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はトレンチ形トランジスタ（ＦＥＴ及びバイポーラ両方）に関連し、より詳細にはトレンチ形ＤＭＯＳトランジスタに関連する。
【０００２】
＜関連出願の相互参照＞
本出願の譲受人は、同時出願の、並びに関連する特許出願を所有する。
１．１９９４年６月３日出願の「Ｔｒｅｎｃｈ ＤＭＯＳ Ｔｒａｎｓｉｓｔｏｒ Ｗｉｔｈ Ｃｈａｎｎｅｌ Ｂｌｏｃｋ ａｔ Ｃｅｌｌ Ｔｒｅｎｃｈ Ｃｏｒｎｅｒｓ」というタイトルの特許出願第０８／２５３，５２７号（特許査定済み）
２．「Ｔｒｅｎｃｈｅｄ ＤＭＯＳ Ｔｒａｎｓｉｓｔｏｒ Ｆａｂｒｉｃａｔｉｏｎ Ｕｓｉｎｇ Ｓｅｖｅｎ Ｍａｓｋｓ ａｎｄ Ｈａｖｉｎｇ Ｔｈｉｃｋ Ｔｅｒｍｉｎａｔｉｏｎ Ｏｘｉｄｅ」というタイトルの特許出願第０８／２９０，３２３号
３．「Ｈｉｇｈ Ｖｏｌｔａｇｅ Ｔｒａｎｓｉｓｔｏｒ Ｈａｖｉｎｇ Ｅｄｇｅ Ｔｅｒｍｉｎａｔｉｏｎ」というタイトルの特許出願第０７／９１８，９９６号
４．「Ｓｔｒｕｃｔｕｒｅ ａｎｄ Ｆａｂｒｉｃａｔｉｏｎ ｏｆ Ｐｏｗｅｒ ＭＯＳＦＥＴＳ，Ｉｎｃｌｕｄｉｎｇ Ｔｅｒｍｉｎａｔｉｏｎ Ｓｔｒｕｃｔｕｒｅ」というタイトルの特許出願第０８／０９６，１３５号
【０００３】
また本発明は「Ｌｏｗ Ｏｎ−Ｒｅｓｉｓｔａｎｃｅ Ｐｏｗｅｒ ＭＯＳ Ｔｅｃｈｎｏｌｏｇｙ」というタイトルの米国特許第５，３０４，８３１号及び「Ｔｒｅｎｃｈ ＤＭＯＳ Ｐｏｗｅｒ Ｔｒａｎｓｉｓｔｏｒ Ｗｉｔｈ Ｆｉｅｌｄ−Ｓｈａｐｅｄ Ｂｏｄｙ Ｐｒｏｆｉｌｅ ａｎｄ Ｔｈｒｅｅ−Ｄｉｍｅｎｓｉｏｎａｌ Ｇｅｏｍｅｔｒｙ」というタイトルの米国特許第５，０２７，２６６号にも関連する。上記明細書は、参照してその全体を本出願の一部としている。
【背景技術】
【０００４】
二重拡散形ＭＯＳ（ＤＭＯＳ）トランジスタは、拡散部がアクティブトランジスタ領域を形成するＭＯＳＦＥＴの一種である。トランジスタゲート構造を形成するために、薄い酸化物層と共に配列され、導電性ポリシリコンを満たされたトレンチを用いてシリコン基板内にそのようなトランジスタを形成することが知られている。これらのトランジスタは一般に、高電流スイッチングアプリケーションといったパワーアプリケーションのために用いられる。
【０００５】
第１図は従来の六角形に成形されたトレンチ形ＤＭＯＳ構造体２１を示す。構造体２１はＮ＋基板２３を備え、その基板２３上に所定の厚さｄｅｐｉの軽くドープされたエピタキシャル層（Ｎ）２５が成長する。エピタキシャル層２５の内部には、反対の導電型（Ｐ、Ｐ＋）のボディ領域２７が設けられる。後に議論される中央領域内を除いて、Ｐボディ領域２７は概ね平坦であり、エピタキシャル層２７の上面下、距離ｄｍｉｎに位置する。概ねボディ領域２５の上側をなす別の被覆層２８（Ｎ＋）は、構造体２１のソースとして機能する。
【０００６】
六角形に成形されたトレンチ２９はエピタキシャル層２５内に設けられており、上側に向かって開放され、所定の深さｄｔｒを有している。トレンチ２９は酸化物絶縁層３０と共に配列され、ドープドポリシリコンを満たされる。トランジスタセルに関連するトレンチ２９は、同じく水平方向断面において六角形に成形されたセル領域３１を画定する。セル領域３１の内部では、ボディ領域がエピタキシャル層２５の上側表面まで隆起し、セル領域の上面で水平方向断面の露出パターン３３を形成する。
【０００７】
ボディ領域の中央露出パターン３３は、ボディ領域の概ね平坦な残りの部分より重くドープされている（Ｐ＋）。さらにこのボディ領域の中央部分（すなわち深い拡散領域２７Ｃ）は、エピタキシャル層２５の表面下のトレンチ深さｄｔｒより深い深さｄｍａｘまで延在する。これは、いかなるソースードレイン間電圧ブレークダウンもトレンチ表面（例えばボディ領域２７に隣接するゲート酸化物３０の部分）から離れ、Ｎ＋基板２３のバルク内で強制的に生じさせるため非常に重要である。従って、深い拡散領域２７Ｃはゲート酸化物誘電体の破壊的ブレークダウンを防ぐ。
【０００８】
上で議論したように、深い拡散領域２７Ｃを用いることにより、ゲート酸化物を保護するに当たって十分な利点がもたらされる。しかしながら、拡散部を深くするほど、隣接構造体の拡散部からの横方向の侵入の範囲も広くなる。従って深い拡散部は、大量のダイ領域を必要とし、無効なデバイス領域を挿入し、デバイスコストは上昇させる。それゆえ、十分な深さを有する深い拡散領域を設けるために必要とされる領域を最小化すると同時に、深い拡散領域を有するトレンチ形ＤＭＯＳトランジスタの利点を実現する構造体が必要とされる。
【発明の開示】
【課題を解決するための手段】
【０００９】
本発明は、半導体基板の主面上において最低限の領域を占め、それゆえ有効にデバイス領域を挿入することができるようになる、深いボディ領域を有するトレンチ形ＤＭＯＳトランジスタを目指すものである。さらに本発明はそのようなトランジスタを製造する方法にも向けられる。
【００１０】
本発明に従って、半導体基板は基板の主面から延在する第１の導電型のエピタキシャル層を設けられる。第１の酸化物層はエピタキシャル層上に形成され、かつパターン化され、エピタキシャル層の深いボディエリアが画定され、その下に深いボディ領域が形成されることになる。
【００１１】
第１の導電型の拡散防止領域が深いボディエリア内に形成され、その後深いボディエリアを覆う第２の酸化物層及び第１の酸化物層の残りの部分が形成される。その後第２の酸化物層部分は、拡散防止領域の中央部を露出するために除去され、第１の酸化物層及び第２の酸化物層からの酸化物側壁スペーサが拡散防止領域の周囲を覆うために残される。
【００１２】
次に第２の導電型の深いボディ拡散が実行され、その結果側壁スペーサ間のエピタキシャル層内に深いボディ領域が形成される。第１及び第２の酸化物層の残り部分により覆われる拡散防止領域の周囲は、深さ方向拡散をあまり抑制せずに、深いボディ領域拡散部の横方向拡散を防止する。こうして本発明は深いボディ拡散部を設けるために必要とされる表面積を最小化し、従ってその結果生じる深いボディ領域により占有される表面積を最小化する。
【発明を実施するための最良の形態】
【００１３】
第２図は本発明に従ったマルチセルＤＭＯＳトレンチ形トランジスタの斜視図（断面図及び平面図を組み合わせている）を示す。この図はそのようなトランジスタの一部からなり、その中にいくつかのセルを示している。さらにトランジスタ基板及び関連するドープされた領域のみが、トレンチと共に示される。すなわち上側をなす絶縁層、ゲート構造体並びに導電性相互接続部は簡単にするために示していない。その３つは後の図面において示される。
【００１４】
第２図では、Ｎ−ドープドエピタキシャル層１０４が、従来通りのＮ＋ドープド基板１００上に形成される。以下に示すように、従来のエッチング技術を用いて形成される２つの（典型的な）トレンチ１２４ａ及び１２４ｂは、エピタキシャル層１０４内に形成される。酸化物絶縁層１３０は、各トレンチ１２４ａ、１２４ｂに沿って配列される。各トレンチ１２４ａ、１２４ｂはドープドポリシリコン構造体、それぞれ１３４ｄ、１３４ｅを満たされる。エピタキシャル層１０４の主面は１０６で示される。さらに他のトレンチが、直角にトレンチ１２４ａ、１２４ｂを横切り、それにより間をなすセルを画定する。これらの隣接する交差トレンチの端部は１０８ａ及び１０８ｂを付されている。
【００１５】
第２図は、以下に示すように、上側をなす相互接続部により従来通りに電気的に相互接続されるトランジスタの２つのセルを示す。第１のセルは、トレンチ１２４ａ、Ｐドープドボディ領域１１６ａ、Ｎ＋ドープドソース領域１４１ａ並びにＰ＋ドープド深いボディ領域１３８ａを備える。Ｐ＋ドープド深いボディ領域１３８ａは、領域１３８ａが隣接交差トレンチの端部１０８ｂと交差しないように第２図の構造体内において離れて配置されるため、Ｐ＋ドープド深いボディ領域１３８ａの下側部分は破線を用いて描かれる。（これらの領域のドーピングレベル及び深さは詳細には以下に記載される）。第２のセルはＰドープドボディ領域１１６ｂ、Ｎ＋ドープドソース領域１４１ｂ、１４１ｃ並びにＰ＋ドープド深いボディ領域１３８ｂを備える。第３のセルは、Ｐドープドボディ領域１１６ｃ、Ｎ＋ドープドソース領域１４１ｄ、並びにＰ＋ドープド深いボディ領域１３８ｃを備える。
【００１６】
第２図に示される構造体は、Ｐ＋ドープド深いボディ領域１３８ａ、１３８ｂ並びに１３８ｃの（平面図内及び断面図内の両方の）形状を除いて、同時係属の特許出願「Ｔｒｅｎｃｈｅｄ ＤＭＯＳ Ｔｒａｎｓｉｓｔｏｒ Ｗｉｔｈ Ｃｈａｎｎｅｌ Ｂｌｏｃｋ ａｔ Ｃｅｌｌ Ｔｒｅｎｃｈ Ｃｏｒｎｅｒｓ」の第２図の構造体と同じものである。本発明に従って、これらの領域は以下に詳細に記載されるように形成され、主面１０６上において最小限の面積を占めるようになる。トランジスタのためのドレイン電極は、下側をなす基板１００の後側表面（図示せず）上に従来通りに形成されることは言うまでもない。
【００１７】
第３図は第２図に示されるようなトレンチ形ＤＭＯＳ電解効果トランジスタを形成するための第１の処理ステップを断面図において示す。このプロセスは例示であり、最終的なトランジスタ構造体を製造するために他のプロセスを用いてもよいということは言うまでもない。
【００１８】
第２図の基板１００（第３図には示されない）は、従来通りにＮ＋ドープされており、基板の表面上に成長したＮ−ドープドエピタキシャル層１０４を有する。エピタキシャル層１０４は約５〜１０ミクロン（１０−６ｍ）厚さである。
【００１９】
エピタキシャル層１０４の主面１０６は、約１ミクロン厚の二酸化シリコン層１１０を形成するために従来通りに酸化される。二酸化シリコン層１１０は、Ｎ＋領域１０２ａ、１０２ｂ並びに１０２ｄを画定するためにフォトレジスト及びマスクを用いて従来通りにパターン化される（端子構造体は第２図には示されないので、第３図〜第１０ａ図及び第１１図〜第１６図は、第２図には厳密には対応しないということを注意されたい）。
【００２０】
Ｎ＋注入ステップは、典型的には５×１０１５〜１×１０１６／ｃｍ２のドーズ量を用いて６０ＫＥＶのエネルギーレベルでリンを注入することにより実行される。その後、第４図において、酸化物層（図示せず）が全主面１０６上に従来通りに堆積する。１つの実施例では、酸化物層は、従来通りのテトラエチルオルトシリケート（ＴＥＯＳ）反応を用いて形成される二酸化シリコンである。この酸化物層はその後異方性エッチングされ、酸化物側壁スペーサ１０３が残される。酸化物側壁スペーサ１０３は約０．２〜０．５ミクロン幅からなることが好ましい。
【００２１】
第５ａ図は、２×１０１５〜１×１０１６／ｃｍ２のドーズ量を用いて６０ＫＥＶのエネルギーレベルでほう素を注入することにより実行されるＰ＋注入ステップの結果を示す。これは、Ｐ＋ドーパントが２時間、１１００℃で拡散される従来の拡散ステップと組み合わせられ、Ｐ＋ドープド領域１３８ａ、１３８ｂ並びに１３８ｄを形成する（トランジスタ端子構造体の一部であるため、領域１３８ｄは機能的には深いボディ領域ではない）。約０．５ミクロン（５０００オングストローム）厚の酸化物層１１２は、この拡散中に成長する。Ｐ＋深いボディ領域の最終的な深さは、１．５〜３．５ミクロンである。
【００２２】
第４図及び第５ａ図に示されるように、Ｎ＋領域１０２ａ、１０２ｂ並びに１０２ｄの端部は酸化物側壁スペーサ１０３により上記のほう素注入から保護される。この保護を行った結果として、Ｎ＋領域１０２ａ、１０２ｂ、並びに１０２ｄの一部は横方向拡散防止領域１０５として残される。横方向拡散防止領域１０５は、Ｐ＋ドープド領域１３８ａ、１３８ｂ並びに１３８ｄの横方向拡散を防止する。Ｐ＋領域１３８ｄ及びその右側をなすトランジスタ構造体の全部分は集積回路ダイの端子部分（端部）であり、さらに右側にある垂直線はダイのスクライブ線であるということは言うまでもない。ここに開示される端子構造体は例示であり、限定するものではない。
【００２３】
別の実施例では、横方向拡散防止領域１０５の効果は、第４図に示されるステップにおいて側壁スペーサ１０３を形成すると同時に、露出したＮ＋領域１０２ａ、１０２ｂ、並びに１０２ｄをドライエッチングすることにより高められる。このステップでは、Ｎ＋領域は反応性イオンエッチング（ＲＩＥ）により約０．１〜０．３ミクロンの典型的な深さまでエッチングされる。
【００２４】
第５ｂ図は第５ａ図の一部の拡大図であり、Ｐ＋領域１３８ｂの一部を示している。破線１３９は、Ｐ＋領域１３８ｂと同じものであるが、Ｐ＋領域１３８ｂの横方向拡散を防止するために横方向拡散防止領域１０５を用いずに形成された従来のＰ＋注入物の概略の形状を示す。
【００２５】
第６図では、アクティブ領域マスク層がフォトレジスト層で主面１０６を覆うことにより形成され、その後フォトレジスト層は、アクティブマスク部分１２０ａ、１２０ｂ並びに１２０ｃを残すためにマスクを用いて従来通りに露光及びパターン化される。
【００２６】
その後、第７図において、３００オングストローム厚のキャップ酸化物層（図示せず）が低温酸化物アンドープド（ＬＴＯ）層からの外方拡散を防止するために成長した後、ＬＴＯ層（図示せず）が全主面１０６上に堆積する。このＬＴＯ層は、パターン化される際に、トレンチの位置を画定するためのエッジマスクとして用いられる。その後ＬＴＯ層はトレンチ１２４ａ及び１２４ｂの位置を画定する開口部を形成するためにフォトレジストを用いて従来通りにパターン化される。トレンチ１２４ａ及び１２４ｂは、終了時には、典型的に０．５〜１．５ミクロン幅を有し、５〜１０ミクロン（中心線間）だけ離される。その後トレンチ１２４ａ及び１２４ｂは反応性イオンエッチング（ＲＩＥ）により、１．５ミクロン（典型的な範囲は０．５〜１０ミクロン）の典型的な深さまでマスク開口部を通してドライエッチングされ、ＬＴＯ層はバッファード酸化物エッチングにより剥離される。別法では、従来のフォトレジストマスクが、キャップ酸化物を成長させたり、或いはＬＴＯ層を堆積させたりすることなくトレンチ領域を画定するために直接適用される。そのプロセスは所望のトレンチ深さ及びトレンチエッチング技術に依存する。
【００２７】
次に、トレンチ側壁１２６からシリコンの薄い層（約５００〜１０００オングストローム厚）を除去するために、まず化学ドライエッチングを用いて各トレンチ１２４ａ、１２４ｂの側壁１２６が平滑化される。この除去された薄い層は、以前に行われた反応性イオンエッチングにより生ずる損傷をなくす。さらに、エッチングステップにより、トレンチの上側及び下側部分は丸みをつけられる。さらにその後、犠牲酸化物ステップがトレンチ側壁１２６を平滑化する。二酸化シリコンの層（図示せず）は約２００〜２０００オングストロームの厚さに、トレンチの側壁１２６上に従来通りに熱的に成長する。この犠牲酸化物層は、トレンチ側壁１２６をできるだけ滑らかに残すように、バッファ酸化物エッチング或いはＨＦエッチングの何れかにより除去される。
【００２８】
第７図に示されるように、ゲート酸化物層１３０は、トレンチ側壁１２６を画定し、約１００〜１０００オングストローム厚で主面１０６上に延在するように成長する。
【００２９】
その後、第８ａ図に示されるように、多結晶シリコン（ポリシリコン）層が、例えば約１．５ミクロン（典型的な範囲は０．５〜１．５ミクロン）の厚さに堆積し、トレンチ１２４ａ、１２４ｂを満たす。次に、ポリシリコン層の平坦化が行われ、その後ブランケットエッチングすることによりポリシリコン厚を最適化し、０．５ミクロン（５０００オングストローム）の厚さのみを残す。従ってポリシリコンの１ミクロン厚(１００００オングストローム)は、この一様なエッチングにより除去される。
【００３０】
その後、多結晶シリコン層（Ｎ−チャンネルトランジスタのための）は、リン塩化物（ＰＯＣＬ３）をドープされるか、或いは約１５〜３０Ω／□の抵抗率までひ素或いはりんを注入される。その後多結晶シリコン層は構造体１３４ａ、１３４ｂ、１３４ｃ並びにゲート電極１３４ｄ、１３４ｅを形成するためにパターン化される。このパターン化には、露光及びマスクパターン化されるフォトレジスト層を用いる。第８ａ図の右側部分にある多結晶シリコン構造体１３４ａ、１３４ｂ、１３４ｃはトランジスタのゲートコンタクト及び端子部分の一部である。例えば、シリコン構造体１３４ｃは、スクライブ後、基板１０４に短絡される等電位リングの一部である。
【００３１】
第８ｂ図は、ポリシリコン構造体１３４ｂの領域における第８ａ図の部分の拡大図であり、酸化物、すなわちそれぞれ酸化物層１３０，１１２並びに１１０の３つの下側を成す厚さに起因するポリシリコン構造体１３４ｂの階段形状を示す。また第８ｂ図及び第１１ｂ図は、第９図〜１６図の構造体内にも存在する。
【００３２】
次に、第９図では、Ｐボディ領域１１６ａ、１１６ｂが注入及び拡散される。ボディ領域注入マスクは存在しないので、Ｐボディ注入物１１６ａ、１１６ｂはウエハに渡って一様になる。ボディマスクの代わりに、以前に形成されたアクティブマスク層１２０ａ、１２０ｂにより、Ｐボディ注入物が端子領域にドープされるのを防ぐ。Ｐボディ領域１１６ａ及び１１６ｂは、２×１０１３〜２×１０１４／ｃｍ２のドーズ量を用いて４０〜６０ＫＥＶでほう素注入される。拡散後、Ｐボディ領域１１６ａ及び１１６ｂの深さは約０．５〜２．０ミクロンである。
【００３３】
次に、第１０ａ図に示されるように、Ｎ＋ドープドソース領域１４０ａ及び１４０ｂが、パターン化されたマスキング層１４２を伴うフォトレジストマスキングプロセスを用いて注入及び拡散される。ソース領域１４０ａ及び１４０ｂは、典型的に５×１０１５〜１×１０１６／ｃｍ２のドーズ量を用いて８０ＫＥＶで注入されるＮ＋ひ素注入物である。第３〜第１０ａ図及び第１１図〜第１６図の断面図は、第２図のＰ＋領域１３８ａ、１３８ｂの中央部分から取り出されており、従ってＮ＋ソース領域１４０ａ及び１４０ｂの切出し形状を示さない。
【００３４】
第１０ｂ図は第１０ａ図に示されるステップの平面図であるが、構造体の付加部分を示している。第１０ｂ図では、いくつかのトランジスタのセルが示される。しかしながら、第１０ａ図の右側部分に示される端子構造体は、第１０ｂ図では示されない。そのかわりに、アクティブ領域のみ、すなわち第１０ａ図の左側部分のみが示される。第１０ｂ図に示されるのは、トレンチ１２４ａ、１２４ｂ及び付加的なトレンチ１２４ｃ、並びに次列のセルに画定するトレンチ（例えばトレンチ１２４ｅ、１２４ｆ、１２４ｇ並びに１２４ｈ）である。また第２図に示されるような交差トレンチ１０８ａ、１０８ｂ並びに付加的な交差トレンチ１０８ｃも示される。これらのトレンチはそこに示される正方形セルを画定する。
【００３５】
また第１０ｂ図に示されるのは、第１０ａ図に示されるブロッキングマスク層１４２であり、Ｎ＋ソース領域の横方向範囲を画定する。このブロッキングマスク層は第１０ｂ図において、多数の小さな斜線が入った四角形領域により示される。各セルの中央部にあるその小さな四角形領域（例えば１４２ａ、１４２ｂ並びに１４２ｃ）は、下側をなすＰ＋深いボディ上側コンタクト領域１３８ａ、１３８ｂ並びに１３８ｃを画定する。第１０ｂ図において、上側の列のセルの対応する構造は番号を付していないが同様である。
【００３６】
この構造体部分は概ね従来通りである。しかしながら、ブロッキングマスク１４２のかなりの部分は、それぞれ１４２ａ−１、１４２ａ−２、１４２ｂ−１、１４２ｂ−２、並びに１４２ｃ−１、１４３ｃ−２を付される（第１０ｂ図における第１列のセルのための）付加的な四角形のマスキング層部分である。第１０ｂ図を第２図と比較するとわかるように、これは第２図の平面図に示されるＮ＋領域切出し部分を画定する。各小さな四角形のマスク部分、例えば部分１４２ａ−１の寸法は（ｂ）×（ｅ）であり、例えば（ｂ）は３．５ミクロンであり、（ｅ）は１．７ミクロンである。第１列のセルのためのトレンチは、１つの実施例では従来通りに第１０ｂ図の第２列のセルのトレンチからオフセットされるが、これは本発明においては本質的ではない。
【００３７】
第１１図において、マスク層１４２は従来通りに剥離され、Ｎ＋ドープドソース領域１４０ａ及び１４０ｂは約９００〜１０００℃の範囲の温度で約０．２〜０．５ミクロンの深さに拡散される。その後、ＢＰＳＧ層１４４が、全主面１０６上並びにポリシリコン構造体１３４ａ、１３４ｂ、１３４ｃ、１３４ｄ及び１３４ｅ上に約０．５〜１．５ミクロンの厚さに形成される。ＢＰＳＧ層１４４は、露光後にパターン化されるフォトレジスト層（図示せず）で覆われる。その後下側をなすＢＰＳＧ層１４４及び酸化物層１１２は、ＢＰＳＧ領域１４４ａ、１４４ｂ、１４４ｃ、１４４ｄ並びに１４４ｅを残すようにエッチングされ、その間でトランジスタコンタクト領域が画定される。Ｎ＋ドープドソース領域１４０ａ及び１４０ｂは、Ｎ＋ドープドソース領域１４１ａ及び１４１ｂを形成するためにそれぞれの横方向拡散防止領域１０５と融合されているように示される。
【００３８】
第１２図に示されるステップでは、リフローステップにより、ＢＰＳＧ層構造体１４４ａ、１４４ｂ、１４４ｃ、１４４ｄ並びに１４４ｅの角部が滑らかにされる。
【００３９】
第１３ａ図に示されるように、少量のシリコンを従来通りに合金されたアルミニウムの層を用いて全主面１０６を覆うステップを伴う、従来通りの相互接続金属マスキングステップが実行される。その後このアルミニウム層は、金属被覆領域１５４ａ、１５４ｂ並びに１５４ｃを画定するためにマスクを用いて従来通りにパターン化される。これらの金属被覆領域は、それぞれアクティブ（ソース−ボディ）コンタクト１５４ａ、ゲートフィンガコンタクト１５４ｂ並びにフィルードプレート１５４ｃである。
【００４０】
深いボディ領域１３８ａ及び１３８ｂは、それぞれコンタクトエリア１５５ａ及び１５５ｂでソース−ボディコンタクト１５４ａと接触する。横方向拡散防止領域１０５はＰ＋ドープド領域１３８ａ及び１３８ｂの横方向拡散を防止するため、深いボディ領域１３８ａ及び１３８ｂの最大水平方向断面積（第１３ａ図における（Ｘ））はそれぞれのコンタクト領域１５５ａ及び１５５ｂより大きくなる。第１３ａ図及び第１３−１５図に示されるように、これにより深いボディ領域１３８ａ及び１３８ｂは「洋なし型」垂直断面を有するようになる。当然のことながら、図は縮尺を示すために描かれているわけではないため、深いボディ領域１３８ａ及び１３８ｂの「洋なし型」形状は、例えば横方向拡散防止領域１０５並びに深いボディ領域１３８ａ及び１３８ｂのドーパント濃度及び拡散深さに依存して著しく変化するかもしれない。
【００４１】
第１３ｂ図は(第８ｂ図と同様に)第１３ａ図の一部の拡大図であり、ポリシリコンフィールドプレート１３４ｂ及びフィールドプレートコンタクト１５４ｃの下側をなす階段状酸化物構造体１１０、１１２を示している。
【００４２】
次のステップは、第１４図で示されるようにパッドマスキングである。このステップは、例えば全構造体上に堆積し、その後従来通りにマスクされる窒化物或いはＰＳＧ（りんけい酸ガラス）層１６０を用いる表面パッシレーションを含む。層１６０部分は、その後第１４図において示されるように除去され、ボンディングワイヤを、以前に形成されたアクティブ金属被覆コンタクト１５４ａ及び必要に応じて他の金属被覆領域に接続するためのパッドエリアを開口する。第１２図〜第１４図に関連して上に示されたステップは従来通りである。
【００４３】
第１５図は、第１４図において示されるものとほとんど同じ構造体ではあるが、セルの異なる部分における断面を示しており、この中央部分におけるポリシリコンゲートランナ接続部１３４ｆをよりわかりやすく示している。ゲートランナ接続部１３４ｆは典型的にはダイ周辺に配置される。ゲートランナ１３４ｆは、従来通りに全ゲートを電気的に接続する。ゲートランナ１３４ｆの位置では、第１５図の断面は、その平面図（図示せず）においては「Ｌ形」（ドックレッグ）に沿っており、そのトレンチの長さに沿って延在するゲートランナ１３４ｆをよりわかりやすく示している。
【００４４】
第１６図は端子の他の部分を示しているさらに別の断面を示す。この場合フィルードプレート１５４ｃは、パワートランジスタのために従来通りに設けられた端子導電性構造体であり、端子領域内のＢＰＳＧ絶縁層１４４上を横切る金属交差部１５４ｅによりソース−ボディ領域金属コンタクト１５４ａと、フィールドプレートコンタクト１５４ｃ及びフィールドプレート１３４ｂと結合する。
【００４５】
また本発明に従って、ゲートフィンガに隣接する各セルはダミー（チャネルを持たないことにより非アクティブな）セルである。従って、全セル列（例えばゲートフィンガ１３４ａに隣接する第１４図の１３４ｅ）はダミーセルからなる。この構造体は、第１０ａ図におけるブロッキング注入マスクと同じマスクにより実現され、Ｎ＋ソース注入物がポリシリコントレンチ充填物１３４ｅに隣接して形成されないようにする。従って、ダミーセルは、アクティブ領域を持たず、それゆえダミーセル部分として機能するように、１２４ｂのすぐ右側をなすドープド領域を設けることにより実現される。ダミーセルは、信頼性及びデバイスの耐久性を改善することがわかっている。これらのダミーセルは他の実施例では省略している。
【００４６】
上に記載した内容は例示であり、限定するものではない。例えば、同じステップを、反対の導電型の種々の半導体領域と共に用いて、本発明に従ったトランジスタを形成してもよい。他の変更例は、本開示内容を考慮すれば当業者には明らかであり、添付の請求の範囲の観点に含まれるものと考えられる。
【図面の簡単な説明】
【００４７】
【図１】従来の六角形に成形されたトレンチ形ＤＭＯＳ構造体２１を示す。
【図２】本発明に従ったトランジスタの一部の斜視図を示す。
【図３】本発明に従った（断面において示される）トランジスタを形成するための一連のステップを示す。
【図４】本発明に従った（断面において示される）トランジスタを形成するための一連のステップを示す。
【図５ａ】本発明に従った（断面において示される）トランジスタを形成するための一連のステップを示す。
【図５ｂ】本発明に従った（断面において示される）トランジスタを形成するための一連のステップを示す。
【図６】本発明に従った（断面において示される）トランジスタを形成するための一連のステップを示す。
【図７】本発明に従った（断面において示される）トランジスタを形成するための一連のステップを示す。
【図８ａ】本発明に従った（断面において示される）トランジスタを形成するための一連のステップを示す。
【図８ｂ】本発明に従った（断面において示される）トランジスタを形成するための一連のステップを示す。
【図９】本発明に従った（断面において示される）トランジスタを形成するための一連のステップを示す。
【図１０ａ】本発明に従った（断面において示される）トランジスタを形成するための一連のステップを示す。
【図１０ｂ】第１０ａ図に示される処理ステップの平面図を示す。
【図１１】本発明に従った（断面において示される）トランジスタを形成するための一連のステップを示す。
【図１２】本発明に従った（断面において示される）トランジスタを形成するための一連のステップを示す。
【図１３ａ】本発明に従った（断面において示される）トランジスタを形成するための一連のステップを示す。
【図１３ｂ】本発明に従った（断面において示される）トランジスタを形成するための一連のステップを示す。
【図１４】本発明に従った（断面において示される）トランジスタを形成するための一連のステップを示す。
【図１５】本発明に従った（断面において示される）トランジスタを形成するための一連のステップを示す。
【図１６】本発明に従った（断面において示される）トランジスタを形成するための一連のステップを示す。
【図１】
2008199048.tif 000003
【図２】
2008199048.tif 000004
【図３】
2008199048.tif 000005
【図４】
2008199048.tif 000006
【図５ａ】
2008199048.tif 000007
【図５ｂ】
2008199048.tif 000008
【図６】
2008199048.tif 000009
【図７】
2008199048.tif 000010
【図８ａ】
2008199048.tif 000011
【図８ｂ】
2008199048.tif 000012
【図９】
2008199048.tif 000013
【図１０ａ】
2008199048.tif 000014
【図１０ｂ】
2008199048.tif 000015
【図１１】
2008199048.tif 000016
【図１２】
2008199048.tif 000017
【図１３ａ】
2008199048.tif 000018
【図１３ｂ】
2008199048.tif 000019
【図１４】
2008199048.tif 000020
【図１５】
2008199048.tif 000021
【図１６】
2008199048.tif 000022