(57)【要約】【課題】プログラム可能な感知検出器、ソフト・エラーを検出する方法及びＤＲＡＭアレイを提供する。【解決手段】本発明の態様は、高速化されたＤＲＡＭソフト・エラー検出のためのプログラム可能な重イオン感知デバイスに関する。ＤＲＡＭベースのアルファ・イオン粒子感知装置の設計は、高速化されたオン・チップＳＥＲテスト装置として使用されることが望ましい。多様な度合いのＳＥＲ感度を達成するために、感知装置には、プログラム可能感知マージン、リフレッシュ率及び供給電圧が与えられる。更に、デュアル・モードのＤＲＡＭアレイが提案され、その結果、アレイの少なくとも一部が、ソフト・エラー検出（ＳＥＤ）モードの間、高エネルギー粒子の活動をモニタするために使用され得る。【選択図】図１
2008282516.tif 000002
【特許請求の範囲】
【請求項１】
放射を収集する拡散領域と、
前記拡散領域に結合されたプリチャージされたバラスト・キャパシタと、
前記プリチャージされたバラスト・キャパシタに結合され、メモリ内の情報反転現象（ＳＥＵ）を前記拡散領域において収集された放射に基づいて検出する感知増幅器とを備える、高速なソフト・エラー検出のためのプログラム可能な感知検出器。
【請求項２】
更に、前記感知増幅器へ第1電圧を与えるために前記感知増幅器に結合されたプリチャージ・デバイスを備える、請求項１に記載のプログラム可能な感知検出器。
【請求項３】
前記感知増幅器が、更に第2電圧を受け取る、請求項２に記載のプログラム可能な感知検出器。
【請求項４】
前記感知増幅器の放射感知レベルが、前記第2電圧を調整することにより調整される、請求項３に記載のプログラム可能な感知検出器。
【請求項５】
前記拡散領域が、基板に設けられている、請求項１に記載のプログラム可能な感知検出器。
【請求項６】
高い線エネルギー付与量（ＬＥＴ）粒子により発生される1組のキャリアを更に備える、請求項１に記載のプログラム可能な感知検出器。
【請求項７】
前記感知増幅器の放射感知レベルが、前記感知増幅器の感知マージン及びリフレッシュ率を調整することにより調整される、請求項１に記載のプログラム可能な感知検出器。
【請求項８】
前記感知増幅器の放射感知レベルが、前記感知増幅器への供給電圧を低下することにより調整される、請求項１に記載のプログラム可能な感知検出器。
【請求項９】
所定のリフレッシュ率で記憶ノードを第1電圧に初期化するステップと、
前記記憶ノードが第2電圧に放電されたときに、メモリ内の情報反転現象（ＳＥＵ）イベントを、前記記憶ノードに結合された感知増幅器により、検出するステップと、
前記ＳＥＵイベントが発生したことを示す出力信号を感知増幅器から発生させるステップとを含む、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）のソフト・エラーを検出する方法。
【請求項１０】
前記感知増幅器の放射感知レベルが、前記第2電圧を調整することにより調整される、請求項９に記載の方法。
【請求項１１】
前記感知増幅器の放射感知レベルが、前記感知増幅器の感知マージン及びリフレッシュ率を調整することにより調整される、請求項９に記載の方法。
【請求項１２】
前記感知増幅器の放射感知レベルが、供給電圧を低下することにより調整される、請求項９に記載の方法。
【請求項１３】
前記感知増幅器のリフレッシュ率をセットするステップを更に含む、請求項９に記載の方法。
【請求項１４】
1組のＤＲＡＭセルのワード線を駆動する1組のワード・デコーダと、
前記1組のＤＲＡＭセルに結合された1組の感知増幅器と、
前記1組の感知増幅器を多重化するビット・デコーダとを備える、
メモリ内の情報反転現象（ＳＥＵ）イベントを検出するためのダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）アレイ。
【請求項１５】
前記1組の感知増幅器に基準電圧を与える基準電圧発生器を更に備える、請求項１４に記載のＤＲＡＭアレイ。
【請求項１６】
通常モードにおいて、前記基準電圧が、論理0及び論理1の間の中心の値にされる、請求項１５に記載のＤＲＡＭアレイ。
【請求項１７】
ソフト・エラー検出（ＳＥＤ）モードにおいて、基準電圧が、1組のＤＲＡＭセルに記憶された“１”の実効臨界電荷レベルを減少するために高められる、請求項１４に記載のＤＲＡＭアレイ。
【請求項１８】
メモリ内の情報反転現象が前記1組のＤＲＡＭセルに蓄積された電荷を減少するときに、前記感知増幅器が前記ＳＥＵイベントを検出する、請求項１４に記載のＤＲＡＭアレイ。
【請求項１９】
更に、前記感知増幅器が、前記ＳＥＵイベントが検出されたときに、“０”の出力を発生する、請求項１８に記載のＤＲＡＭアレイ。
【請求項２０】
前記ＤＲＡＭアレイが初期値“１”を有し、前記1組のＤＲＡＭセルの任意のセルが前記1組の感知増幅器からの読み取りに基づいて“０”にセットされるときに前記ＳＥＵイベントが検出される、請求項１４に記載のＤＲＡＭアレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
一般的にいうと本発明は、半導体デバイスにおけるエラー（誤り）検出に関し、さらに具体的にいうならば、半導体デバイスにおける高速の（DRAM）ソフトエラー検出のためのプログラム可能な重イオン感知デバイスに関する。
【背景技術】
【０００２】
アルファ粒子は、２つの陽子及び２つの中性子からなるヘリウム（Ｈｅ）の原子核である。放射性崩壊の結果として大きな原子からしばしば放出されるアルファ粒子は、電子デバイスのダイ表面を通過し、アルファ粒子の飛跡に沿って大量の電子−ホール対を生成させる。たとえば、２１０Ｐｂのような集積回路（ＩＣ）材料から放出されるアルファ粒子は、約５.3ＭｅＶのエネルギーを有し、そしてシリコン中に約２５ミクロンメートル進行する。結果として、例えばポテンシャル井戸のような、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）記憶領域は、メモリ・セルの記憶状態を変化させるために十分な数の少数キャリアを集める。拡散領域及び感知増幅器もまた浸透するアルファ粒子に敏感である。
【０００３】
放射に対する電子デバイスの感度は、ビット時間当たりの故障数で測定されるソフト・エラー率（ＳＥＲ）で表わすことができる。一般的にＳＥＲは、高エネルギー粒子の浸透により引き起こされる一時的な単一セルの反転を指す。その理由は、これらの粒子により発生されるキャリアが個々のビットを反転させるからである。ソフト・エラーは、データの消失を生じるが、デバイスに物理的損傷を与えない。ソフト・エラーは、リセットまたは再プログラムされ得るが、それにもかかわらず、データの一時的な消失は、システム動作に対して重大な影響を与える。地球上のシステムに対しては、ＳＥＲの信頼性問題を引き起こす２つの共通な放射機構が存在する。これらは、チップ及びパッケージの材料内の放射性汚染物からのアルファ粒子及び宇宙線である。多くのメモリ・チップには、セラミック・パッケージ及びリード・ベース・コネクタからのアルファ粒子束に基づいて見積もられたアルファ粒子ＳＥＲを特定することが必要である。アルファ粒子により引き起こされるソフト・エラーは、清められた材料の使用により制御することができ、一方宇宙線により引き起こされるソフト・エラーは、ロバスト性のあるチップ設計により和らげることができる。
【０００４】
ダイナミック及びスタティック・メモリの両方は、揮発性であり、しかしダイナミック・メモリは、パワー・オン状態であってもその記憶状態を消失し、したがって、周期的にリフレッシュされなければならない。典型的なスタティック・メモリ・セルは、２つの状態の間で切り替えられる交差結合対を含む６つのトランジスタから構成される。他方、ダイナミック・メモリ・セルは、単一のトランジスタ及びストレージ・キャパシタから構成され、ここで、ビット線がトランジスタのソースに接続され、そしてワード線がゲートに接続される。トランジスタ・デバイスのドレインは、ポリシリコン及びシリコンを覆う酸化物層により形成されるプレーナ・キャパシタに直接接続される。メモリ・セルの状態は、ストレージ・ノードに電荷が存在するかまたは不存在であるかにより決められる。ダイナミック・メモリ・セルのノードに蓄積される電荷は漏洩し易いので、メモリ・セルは周期的にリフレッシュされねばならない。リフレッシュ・サイクルは、メモリ・セルに蓄積されていた電荷がアルファ粒子の存在のもとで、セルがこれの情報を保持するに必要な最低レベルにまで空乏化される時間により決定される。
【０００５】
１６ＭｂＤＲＡＭチップの導入以来、ビット電荷を貯蔵する次の３つの異なるメモリ・セル技術が発展されてきた。即ち、（１）高-ｋ（高誘電率）誘電層を有するスタック・キャパシタ、（２）基板から貯蔵電荷が絶縁されているトレンチ・キャパシタ及び（３）貯蔵されている電荷を基板材料から絶縁するためにｐ/ｎ接合を使用するトレンチ・キャパシタである。ノード・キャパシタンスが小さくなるとソフト・エラー問題の防止のためには高いリフレッシュ率がしばしば必要となるので、セルのサイズを減少しながらノード容量を維持するために、近年のＤＲＡＭチップは、例えば垂直トランジスタ及び高ｋ-誘電体を使用するキャパシタのような３次元構造を使用する。ＤＲＡＭチップのサイズが１Ｇｂにまで増大するにつれて，放射に対するこれの感度は、セル当たりのＤＲＡＭ体積の著しい減少及び基板からの電荷の注入を排除する新たなセル・デザインに基づいて、改善されてきた。新たなデザインでは、シリコン基板に電荷が貯蔵されず、そしてほとんど漏洩が生じないので、チップは、アルファ粒子の衝突に対して影響を受けにくく、そしてソフト・エラーを受けにくい。
【０００６】
チップ・レベルでのＳＥＵ（single-event upset）即ちメモリ内の情報反転現象は、サブ原子粒子の単色エネルギー・ビームをチップに放射する加速テストにより評価されることができる。ＳＥＵテストのために最も一般的に使用される粒子は、重イオン、陽子及び中性子である。例えば電子及び高エネルギー陽子のような他の粒子もまた宇宙線の用途（space application）のために使用されることができるが、これらのイオン化効果は、重イオン、陽子及び中性子よりも小さい。重イオン・テストの主な目的は、回路のＳＥＵ感度の本質的な特性であるＳＥＵ断面曲線を測定することである。重イオンの場合、ＳＥＵ断面は、単位トラック長当たりのイオンの平均エネルギー損失である線エネルギー付与量（linear energy transfer, LET）の関数である。陽子及び中性子の場合、ＳＥＵ断面は、粒子のエネルギーの関数である。更に、ＳＥＵ断面は、例えば、電源電圧及び接合温度のようなデバイスの動作条件の関数である。
【０００７】
所定の粒子種（particle species）に対して、ＳＥＵ断面は、σSEU(E)＝ビット数毎の粒子フルエンス（particlefluence）当たり検出された故障の数として規定され、ここでEは、粒子のエネルギーであり、そして、粒子フルエンスは、テスト回路に衝突する単位面積当たりの粒子の数である。重イオンはしばしば原子核に１以上の陽子がある任意のイオンを指し、これは、アルファ粒子（ヘリウム・イオン）または他の重いイオンを含む。感応性のデバイス領域上に与えられるイオン化エネルギーに基づいて、重イオンはＳＥＵを生じる。このイオン化エネルギーは、侵入粒子の飛跡の近くでの電子―ホール対の生成に関連している。陽子もまたイオン化粒子であり、これは、半導体材料に対して破砕反応を開始してＳＥＵを引き起こす。他方、中性子は、直接的なイオン化を生じない。高エネルギーの中性子が、感応ノードのまわりの材料の核に衝突すると、核の破砕反応が開始され、これが例えばアルファ粒子及び反跳原子核のような二次的な荷電された破片を生じる。これらの二次的に荷電された破片は、感応性ノードに当たりそしてＳＥＵを生じる。
【０００８】
ＳＥＵ断面が、回路のＳＥＵ感度を特定する本質的なパラメータであるのに対して、故障率（failure-in-time,FIT）または単位時間当たりの故障の数は、場所ごとに変動する。例えば、中性子に起因する故障率は、下記の式により表される。ここで、ｄφ（Ｅ）/ｄＥは、（ｃｍ２-ＭｅＶ-ｓ）当たりの中性子数の中性子エネルギー微分束（neutron energy differential flux）であり、σＳＥＵは、中性子が誘起するＳＥＵ断面（neutron-induced SEU cross section）であり、そしてＥは中性子のエネルギーである。
【数１】
2008282516.tif 000003
【０００９】
宇宙線からの地上の中性子に基づく故障率は、上記の式から正確に計算されることができる。その理由は、σＳＥＵが測定されることができ、そして、任意の位置における中性子エネルギー束ｄφ（Ｅ）/ｄＥが、地球の高度及び地磁気効果を考慮に入れた精密パラメータ・モデルにより計算されることができるからである。
【００１０】
人工衛星又は高軌道における飛行任務を含む宇宙プログラムにおいては、高エネルギー陽子及び重イオンは、ＳＥＵを引き起こす粒子である。高エネルギー陽子に基づく故障率は、上記の式によりけ計算されることができ、ここで、ｄφ/ｄＥ、σＳＥＵ、及びＥは、陽子に関連する粒子束、断面及びエネルギーである。陽子束ｄφ（Ｅ）/ｄＥは、一般的なシミュレーション・コードにより見積もられることができる。
【００１１】
寿命試験は、周囲雰囲気の放射にさらされた数百の製品チップを含むテスタのソフト・エラーを測定することにより行われることができる。測定は、多様なテスト位置におけるチップの公称動作条件のもとで行われる。寿命試験は、ソフト・エラー率についての最も現実的な見積もりを与えるけれども、データを収集するのに数ヶ月かかることがしばしばであり、これは、新技術における隠れたＳＥＵ問題を予測する手段として寿命試験を使用することを困難とする。
【００１２】
これの代わりとして、デバイス及び回路レベルでのＳＥＵモデリングは、技術者に設計サイクルの早い段階で弱点を発見させる重要でかつ効果的は評価を与える。変則的な高いＳＥＵを有する殆どのチップは、例えば浮動ビット線、感知増幅器の不十分なマージン及びシリコン基板に露出された接合等の弱点から損なわれることが示された。
【００１３】
表題がRadon detectorである米国特許第４，９８３，８４３号において、アルファ粒子検出器としてＤＲＡＭを使用するラドン・ガス検出装置が説明されている。アルファ粒子障壁層を有しないＤＲＡＭは、ＤＲＡＭのソフト・エラー率を高めるために、表面ポリイミドまたは他のアルファ粒子ブロック層を備えないように作られる。更に、ＤＲＡＭのリフレッシュ率は、粒子の計数のための十分な時間を与えるように引き延ばされる。感知のために、緩和しそして全てのセルに“１”を記憶したＤＲＡＭが用意される。ＤＲＡＭをアルファ粒子にさらし、そしてＤＲＡＭのセルがアルファ粒子によりチャージされる期間だけ待機した後に、ＤＲＡＭアレイを読み出してＤＲＡＭのチャージされたセルの数を調べることができる。ＳＥＲの検出を高速化する手段が設けられていないので、情報を収集するための期間が著しく長くなる。更に、欠陥により生じたセルの漏洩を予測することが困難であるために、１つのＤＲＡＭチップに対する或る延長されたリフレッシュ間隔は、チップのグループの間での一貫したＳＥＲ感度を生じない。
【００１４】
表題がRadiation tolerance back biased CMOS VLSIである米国特許第６，５８３，４７０号において、ｎ−チャネル・トランジスタの実効閾値電圧及び及びｐ−ウエル電圧を制御することにより、またはｐ−チャネル・トランジスタの実行閾値電圧及びｎ−ウエルの電圧を制御することにより、全イオン化ドーズ放射、放射により誘起されるラッチ・アップ及びメモリ内の情報反転現象（single-event upset）に対する改善された耐性を有するＣＭＯＳ回路が実現される。更に、バック・バイアスと共にｐ＋及びｎ＋ガードを使用することにより、放射により誘起される、メモリ内の情報反転現象及び全イオン化ドーズ効果が最小にされることができる。
【００１５】
表題がMemory cell error recoveryである米国特許第６，７８５，１６９号において、半導体メモリのソフト・エラー率が、ソフト・エラーから回復するためのミラー・ビットに適合するように配列された回路の使用により改善される。ビット・エラーを受けやすいメモリ・セルと共に、第１及びミラー・メモリ・セルは、書き込み動作に応答して同じビットを受け取りそして記憶するように構成及び配列される。読み取り動作の間、第１及び第２メモリ・セルに記憶されているビットが比較される。もしも両ビットが同じであるならば、第１及びミラー・ビットからのビットが読み出される。もしも両ビットが異なるならば、ソフト・エラーに打ち勝つために、更に影響を受けやすい状態に対応するビットが読み出される。提案されている方法は、ソフト・エラーから回復する手段を提供するけれども、これは、ソフト・エラーの検出速度を増大するように如何にメモリ・アレイを設計することを教示していない。
【特許文献１】米国特許第４，９８３，８４３
【特許文献２】米国特許第６，５８３，４７０号
【特許文献３】米国特許第６，７８５，１６９号
【発明の開示】
【発明が解決しようとする課題】
【００１６】
本発明の目的は、調整可能な感度を備えるＳＥＵ（メモリ内の情報反転現象）検出装置を提供することである。
【００１７】
本発明の他の目的は、欠陥及び拡散領域の漏洩と無関係にＳＥＵを検出する手段を提供することである。
【課題を解決するための手段】
【００１８】
本発明の態様は、高速なＤＲＡＭソフト・エラー検出に対するプログラム可能な重イオン感知デバイスに関する。ＤＲＡＭベースのアルファ粒子感知装置は、オン―チップ高速ＳＥＲテスト手段として使用されることが好ましい。感知装置には、種々な段階のＳＥＲ感度を達成するために、プログラム可能な感知マージン、リフレッシュ率及び供給電圧が与えられる。更に、デュアル・モードＤＲＡＭアレイが提案され、その結果、アレイの少なくとも一部分が、ソフト・エラー検出（ＳＥＤ）モードの間高エネルギー粒子の活動を監視するために使用されることができる。同じメモリ・アレイは、これが通常の動作モードの間ソフト・エラー率（ＳＥＲ）に対して許容されうる免疫性を有するようにリセットされることができる。更に具体的にいうと、ＤＲＡＭアレイは、ＳＥＤ周期の間、放射により誘起されたソフトエラー率に対する種々な異なる感度レベルに合わせられることができる。ＳＥＤモードの間ＳＥＲ感度を調節するための次の４つの方法が提案される。（１）感知基準電圧を調整する（tuning）ことによりＤＲＡＭ感知増幅器の感知マージンを調整する。（２）感知マージン及びリフレッシュレートの両方を調整する。（３）ＤＲＡＭアレイの供給電圧を低下する。（４）ＳＥＤモードの間ＳＥＲ感度を調整するために、上記の方法の任意の組み合わせを用いる。このようなメモリ・アレイは、チップ全体を完全に占めて、チップ全体にわたってアルファ粒子の活動のマッピングを容易にしそして敏速化する。このようなメモリ・マクロは、アルファ粒子の活動を監視してＳＥＲモデリングを調べ、特徴化しそして改善するために、システム・チップに戦略的に分布されそして埋め込まれることができる。
【００１９】
本発明の１つの態様において、高速なソフト・エラー検出のためのプログラム可能感知検出器が提供され、そしてこれは、放射を収集する拡散領域と、拡散領域に結合され予めチャージされたバラスト・キャパシタと、拡散領域に収集された放射に基づいてＳＥＵ（メモリ内の情報反転現象）を検出するために、予めチャージされたバラスト・キャパシタに結合された感知増幅器とを備える。
【００２０】
本発明の他の態様において、ＤＲＡＭソフトエラー検出方法が提供され、そしてこの方法は、所定のリフレッシュ率で記憶ノードを第１電圧に初期化するステップと、この記憶ノードに結合された感知増幅器を使用して記憶ノードが第２電圧に放電されたときのＳＥＵ（メモリ内の情報反転現象）イベント（出来事）を検出するステップと、ＳＥＵイベントが発生したことを示す出力信号を感知増幅器から発生させるステップとを含む。
【００２１】
本発明の他の態様において、ＳＥＵ（メモリ内の情報反転現象）イベントを検出するダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）アレイは、１組のＤＲＡＭセルのワード線を駆動する１組のワード・デコーダと、１組のＤＲＡＭセルに結合された１組の感知増幅器と、１組の感知増幅器を多重化（multiplexing）するビット・デコーダとを備える。
【００２２】
本発明の他の態様において、単色イオン・ビーム測定からパラメータ・マトリクスを作る方法が提供され、そして、この方法は、イオン種Ｚｉ（ｉ＝１，２，・・・ｉｍａｘ）を選択するステップと、イオン・エネルギーＥｊ（ｊ＝１，２、・・・ｊｍａｘ）を選択するステップと、イオン入射角Θｋ（ｋ＝１，２，・・・ｋｍａｘ）を選択するステップと、後工程（ＢＥＯＬ：バック・エンド・オブ・ライン、最終接続工程）のイオン・エネルギー損失を計算するステップと、Ｓｉ表面Ｅｓ（ｉ，ｊ，ｋ）におけるイオン・エネルギーを計算するステップと、Ｓｉ表面ＬＥＴ（ｌ、ｊ、ｋ）を計算するステップと、測定されたＳＥＵ断面を計算するステップとを含む
【００２３】
本発明の上述の態様及び他の態様は、図の内容と以下の詳細な説明から明らかになるであろう。
【発明を実施するための最良の形態】
【００２４】
便宜上、最良の形態の説明を次のセクションに分ける。
Ｉ  ：エラー検出
ＩＩ：単色イオン・ビーム測定から作られる実験的マトリクス及びこれの適用
（１）実験的パラメータ・マトリクスの要素
（２）アルファ粒子により誘起されるＳＥＵ率の推定
（３）中性子により誘起されるＳＥＵ率の推定
（４）実験的ハードウエアを用いたデバイス/回路のＳＥＵモデルの較正
【実施例１】
【００２５】
Ｉ：エラー検出
本発明の第１実施例は、第１（予めチャージされた）電圧レベルの近くに感知増幅器の基準電圧レベルを調整することにより、ＤＲＡＭのソフト・エラー検出を高速化する重イオン感知装置の設計を説明する。第２電圧レベルにセットされる基準電圧は、記憶ノードを放電するＳＥＵ放射イベントが予測される電圧レベルに対応する。図1に示されるソフト・エラー・モニタ又はＳＥＵ（メモリの内の情報反転現象）検出器１００は、放射を収集する基板１０２の拡散領域１０４と、予めチャージ（荷電）されたバラスト・キャパシタ１１４と、感知増幅器１１６とを備える。放射イベントは、蓄積バラスト・キャパシタ１１４又は拡散ノード１０４に蓄積された電荷が高エネルギー粒子により発生されるキャリア１０６及び１０８により中和されるときに検出される。拡散領域が大きくなるほどＳＥＵを捕捉する可能性が大きくなるので、拡散領域１０４大きさは、ＳＥＵから電子電流を受け取る統計的確率に従って決められることができる。拡散領域１０４は、１つの大きな拡散領域から作成されることができ、又は、伝統的なＤＲＡＭアレイにおけるように記憶セルのアレイ内の幾つかソースードレイン拡散から作られることができる。バラスト・キャパシタ１１４は、ゲート・トンネル電流が記憶ノード電圧に影響するのを防止するために、好ましくは１７オングストロームよりも厚い実効酸化物厚さを有するゲートー酸化物キャパシタから作られることができる。バラスト・キャパシタ１１４は、プリチャージ装置１１２及び感知増幅器１１６に直接的に結合されることができ、又は通常のワード線アクセス用電界効果トランジスタ（ＦＥＴ）及びビット線分離ＦＥＴを介してプリチャージ装置及び感知増幅器へ多重接続されることができる。放射領域１１０は、放射を受ける拡散領域の下側の基板領域を表す。出力ドライバ１１８は、感知増幅器１１６のアナログ出力をフル・ディジタル信号にバッファ（変換）する出力ドライバである。
【００２６】
プリチャージ装置１１２は、予期される拡散―漏洩電流を補償するために記憶ノードを予定のリフレッシュレートで第１電圧に初期化する。次いで、記憶ノードに結合されている感知増幅器（感知デバイス）は、記憶ノードが第２電圧レベルに放電されたときにＳＥＵイベントを検出する。続いて、感知増幅器１１６は、放射イベントが検出されたことを示す出力信号を発生する。感知増幅器１１６は、電圧基準入力及び記憶ノードからの入力を有して動作するラッチ回路、又はＰＦＥＴにより与えられる調整可能な電流源負荷を有する共通ソース型のＮＦＥＴ増幅器を有するシングルエンド感知増幅器で構成されることができる。クロック回路を使用せずに放射検出を生じるために差動増幅器が感知増幅器１１６として使用されることができる。
【００２７】
基準電圧は、ディジタルーアナログ変換器及び電圧調整器を使用するディジタル制御装置、又はアナログ電圧を直接印加することにより調整されることができる。回復装置は、通常の拡散漏洩電流が拡散ノードを第２基準電圧に向かって放電することを防止するように計算された率（割合）の回復間隔制御信号により起動される。代表的な時間間隔は、１０マイクロ秒である。１つの構成において、拡散ノードの電圧は、イオン化放射イベントがホールー電子対から発生された電子を拡散ノード内に集めるまで、基準電圧よりも高いと考えられる。電子が拡散ノードに集められると、電圧は基準電圧よりも低い値に降下し、そして、放射イベントの発生を知らせる。特定なノードでソフト・エラーが生じる場合、このノードに集められた電荷は、ビットを反転させる臨界電荷量よりも多くなければならない。メモリ・アレイの記憶セルの臨界電荷量Ｑｃｒｉｔｉｃａｌは、セルの論理状態を変更することなく注入されうる最大電荷量として規定される。検出器の感度は、臨界電荷レベルを直線的な関係で変える基準電圧を調整することにより変化されることができる。低エネルギーの放射イベントを検出するために、基準電圧は、第１プリチャージ電圧の近くまで高められる。
【００２８】
ＤＲＡＭアレイにおいては、データはストレージ・ウエル内における電荷キャリアの存在又は不存在として記憶される。３００万個の電子を有するウエル内の電荷量は、約４８０ｆＣ（−１．６ｘ１０−１９クーロン/電子）である。ソフト・エラーに対するメモリ・デバイスの感受性（susceptibility）は、主にＱｃｒｉｔｉｃａｌに依存する。イオン化粒子により発生されそして記憶ウエルにより集められた電子の電荷が、Ｑｃｒｉｔｉｃａｌを超えると、ソフト・エラーが生じる。イオン化粒子は、陽子、アルファ粒子又は重イオン（これの原子は幾つかの電子を失っている）である。ＤＲＡＭアレイが、１２００ｆＣよりもおおきいＱｃｒｉｔｉｃａｌを有するならば、ＩＣ材料から放出されるアルファ粒子がソフト・エラーを引き起こす可能性は低い。その理由は、これらのアルファ粒子により与えられるエネルギーが、十分な電子―ホール対を一般的に生じないからである。他方、もしもＱｃｒｉｔｉｃａｌが２４ｆＣよりも小さいならば、パッケージ材料から放出されるアルファ粒子は、ソフト・エラーを生じやすい。したがって、ＤＲＡＭアレイのＱｃｒｉｔｉｃａｌを調整（ｔｕｎｉｎｇ）する能力を与えて、これがアルファ粒子又は他の型の放射を規定（ｃｈａｒａｃｔｅｒｉｚｅ）するのに使用され得るようにするのが望ましい。臨界電荷量は、供給電圧及びノード・キャパシタンスに比例するので、Ｑｃｒｉｔｉｃａｌは、供給電圧を増大し、キャパシタンスを減少するように誘電体の厚さを減少し、そして深いトレンチの内側の壁上に電荷を貯蔵するようにセルの形状を変更し又はＤＲＡＭをＳＯＩ構造上に設けることにより変更されることができる。ナノ技術により、デバイスの寸法が次第に小さくなり、そして供給電圧が次第に低くなり、そしてノード・キャパシタンスが次第に小さくなるにつれて、回路は更にソフト・エラーを生じがちになる。その理由は、ビット反転を生じるのにより少ない電荷が集められることが必要だからである。９０ｎｍ技術及びこれを超える場合には、論理ノードの臨界電荷量は、比較的低いＬＥＴ粒子により打たれた後にビット反転が生じるに十分なほど小さくなる。
【００２９】
高速化されたＳＥＵモニタは、ＤＲＡＭアレイ２００に実装されることができ、ここで、ワード・デコーダ２０４は、ワード線２０６を駆動するために使用され、１組（少なくとも１つ）のＤＲＡＭセル２０２は、１組の（少なくとも１つ）のラッチ型の感知増幅器２１０に接続され、そして感知増幅器２１０の出力は、ビット・デコーダ２１２により多重化される（図２）。感知増幅器への負（−）の入力は、調整可能な基準電圧発生器２１４に接続される。通常のＤＲＡＭ動作においては、この基準電圧は、各データの型に対してほぼ等しい信号レベルを与えるように、“１”及び“０”入力レベルの間の中心の値にされる。ＳＥＤモードにおいては、この基準電圧は、ＤＲＡＭセルに記憶された信号“１”の実効臨界電荷レベルを減少するように高い値にプログラムされることができる。ＳＥＵがＤＲＡＭセルに蓄積された電荷を減少すると、感知増幅器は、このイベントを検出し、そして、“１”の代わりに“０”の出力を発生する。ＤＲＡＭアレイのセルは最初に“１”にセットされることができ、そして、ＳＥＵは、任意のセルが感知増幅器からの読み取りに基づいて“０”にセットされるときに検出される。
【実施例２】
【００３０】
第２の実施例において、感知マージン及びリフレッシュ率を調整することによりソフト・エラー検出を高速化するための重イオン感知装置がＤＲＡＭ内に実装される。放射により誘起されたソフト・エラーをモニタするために、ＤＲＡＭアレイのＳＥＲ感度は、ＳＥＤモードの間に感知マージンを調整し、そしてリフレッシュ・サイクル時間を延ばすことにより増大されることができる。図３において、リフレッシュ・サイクル時間は通常Ｔ１にセットされ、その結果、各セルの電荷は、セル構造及びプロセス技術により決定される最小レベルの上に維持されることができる。ＳＥＵに対するＤＲＡＭアレイの感度を上げるために、リフレッシュ・サイクルはＴ１からＴ２に引き伸ばされることでき、これにより、蓄積されている電荷は、次のリフレッシュ・サイクルの前に最小レベルよりも少なくされる。結果として、高エネルギーの粒子の衝突により発生された少数キャリアが、次のリフレッシュの前にメモリ・セルの更に多くのソフト・エラーを引き起こす。ＳＥＲ感度を増大するための感知マージン及びリフレッシュ率の調整は、任意のイオン化粒子に適用されうるが、特定な粒子に対する有効性は、粒子の線エネルギー付与量（linear energy transfer, LET）に依存する。
【実施例３】
【００３１】
本発明の第３の実施例は、ＳＥＤモードの間、ＤＲＡＭマクロの電源電圧を低下することにより重イオンを感知し、そしてＤＲＡＭアレイのソフト・エラー検出を高速化する方法を説明する。多数の電源電圧レベルを有するシステム・オン・チップの場合、テスト中のＤＲＡＭマクロをＳＥＤモードの間低い電源電圧に接続してソフト・エラー率を検出する異なるレベルの感度を達成するために電力スイッチが使用されることができる。例えば、通常モードの間ＤＲＡＭは２.0Ｖで動作されるが、ＳＥＤモードの間は、1.5Ｖで動作されることができる。電源電圧レベルを低下することにより、高エネルギー粒子の妨害（disturbance）に対する感度が増大されることができ、これがＳＥＲテストを高速化する。
【実施例４】
【００３２】
本発明の第４の実施例は、高速化されたＳＥＵテストのための調整可能なリフレッシュ率、電源電圧及び感知基準レベルの組み合わせ使用、放射の特徴づけ（characterization）並びにＤＲＡＭアレイのシミュレーション・モデルの較正を説明する。ＳＥＲモニタを適切に設計することにより、ＤＲＡＭアレイのリフレッシュ率、電源電圧及び感知基準レベルは、ＤＲＡＭアレイを放射に対して更に敏感にさせるように独立的に又は非独立的にプログラムされることができる。これらのパラメータ（リフレッシュ率、電源電圧及び感知基準レベル）は、費用効果の高いＳＥＵテスト、特徴づけ及びモデルの較正のために開発されうる動作状態の多次元マトリクスを構成する。
【００３３】
ＩＩ：単色イオン・ビーム測定から組み立てられた実験的マトリクス及びこれの適用
（１）実験的パラメータ・マトリクスの要素
又、本発明は、調整可能なリフレッシュ率、調整可能な電源電圧及び調整可能な基準レベルを有する感知装置を有するように設定されたＤＲＡＭテスト・アレイを照射するＳＥＵプローブとして重イオン・ビームを使用する。種々な高品質の単色重イオン・ビームが利用可能であり、そして、広いレンジの線エネルギー付与量（ＬＥＴ）値をカバーする。イオンのＬＥＴはその電荷の２乗に比例し、そして、その速度の二乗に反比例するので、ビームの強度または単位面積当たりの粒子の数を増大することによりソフト・エラーは、統計上短い期間内に誘起されることができ、寿命テストの間中の必要な長いテスト時間は著しく減少する。ビーム・エネルギー、衝突するイオン種及びイオン・ビームに対するサンプリング回路の向きを変えることにより、ＬＥＴ値及び感受性体積（有感体積）を通るイオンの行程（path length）を調整して感受性体積に置かれる電荷を正確に制御することができる。提案されたパラメータ・マトリクスに基づいて、ＤＲＡＭアレイのＳＥＵ感度を特徴化するために統計的データベースが測定に基づいて生成され得る。これらの重イオン・テストは、放射の特徴化に対して高い費用効果で達成されることができる。ＳＥＵセンサは又、予測的なシュミレーション・モデル及びデザイン・ツールを較正して、マイクロエレクトロニクス及び宇宙空間の用途における、重イオン・ビーム、陽子ビーム及び中性子ビームにより生じる放射により誘起されるソフト・エラーを容易に評価する手段をもたらす。
【００３４】
図４を参照すると、単色イオン・ビーム測定から得られる、パラメータ・マトリクスを作るステップを示すフロー・チャートが示されている。ステップＳ１において、イオン種Ｚｉ（ｉ＝１，２，・・・ｉｍａｘ）が選択される。ステップＳ２において、イオン・エネルギーＥｊ（ｊ＝１，２、・・・ｊｍａｘ）が選択される。ステップＳ３において、イオン入射角Θｋ（ｋ＝１，２、・・・ｋｍａｘ）が選択される。１若しくはそれ以上の追加のステップ（単一のステップＳ４として示されている）において、後行程（ＢＥＯＬ）におけるイオン・エネルギー損失、Ｓｉ表面におけるイオン・エネルギーＥｓ（ｉ，ｊ，ｋ）及びＳｉ表面におけるイオンＬＥＴ（ＬＥＴ（ｌ，ｊ，ｋ））が計算される。ステップＳ５において、測定されたＳＥＵ断面が計算される。
【００３５】
この方法の目的は、ＳＥＵ断面曲線を得ることであり、これは次いで、主題のＤＲＡＭのＳＥＵ感度の本質的な特徴として働く。このＳＥＵ断面曲線は、動作条件（例えば、印加電圧）及び他の特性（例えば、セルの形状、蓄積キャパシタンス、臨界電荷量等）に依存する。ＣＭＯＳ技術の多くの世代（バルク、ＳＯＩ）の場合、少なくとも第１次に対して、この曲線はイオン化粒子（これが能動体積の表面をヒットするとき）の実効ＬＥＴに依存することが見出された。実効ＬＥＴに対してプロットされたＳＥＵ断面は、ワイブル（Ｗｅｉｂｕｌｌ）確率紙によりしばしばパラメータ化されることができる。ここで、実効ＬＥＴは、入射角度の余弦により除算された表面ＬＥＴとして規定される。放射物理学の文献では、ＬＥＴは、しばしばＭｅＶ−ｃｍ２／ｍｇの単位で表される。しかしながら本発明においては、ＬＥＴをＭｅＶ/μｍの単位で表す。
【００３６】
実験的なセットアップにより制御されるパラメータは、イオン電荷Ｚｉ、エネルギーＥｊ．入射角Θｋおよびビームの粒子フルエンスを含む。粒子ビームに対してテスト中のＤＲＡＭを傾けることにより、入射角が変化されることができ、したがって、サンプルの後ろ端部（ｂａｃｋ  ｅｎｄ）を通るイオンの行程（path length）は、随意に調整されることができる。もしもＢＥＯＬ材料が判るならば、入射イオンのエネルギー・レンジの関係は容易に且つ正確に計算されることができる。このことから、能動Ｓｉ表面におけるＬＥＴ及びイオンのエネルギーを計算することができる。能動デバイス/電荷収集領域における行程は、モデル較正目的のために操作されることができる。
以下の２つの点が注目される。
（Ａ）ＤＲＡＭに入射イオンによりおかれる電荷は、次のように見積もることができる。
４４.5ｆＣ  ｘ  Ｓｉ表面上の実効ＬＥＴ（ＭｅＶ／μｍ）  ｘ  電荷収集体積における行程（μｍ）
ここで、１ｆＣ＝１Ｅ−１５電荷のクーロン
行程は、デバイス及び回路レイアウトから見積もることができる。更に高い精度が必要ならば、モンテ・カルロ・シミュレーションにより精密に計算されることができる。
（Ｂ）ＳＥＵ断面曲線（実効ＬＥＴに対してプロットされる）は、確率（ｐｒｏｂａｂｉｌｉｔｙ）曲線と等価である。即ち、これは、ＤＲＡＭに当たる、ＬＥＴの或るレンジ内の不規則なイオンがＳＥＵ（メモリ内の情報反転現象）を引き起こす確率を与える。
【００３７】
（２）アルファ粒子により誘起されたＳＥＵ率の推定
アルファ粒子の放出及びＩＣ材料を通る輸送（ｔｒａｎｓｆｅｒ）をモデル化するシミュレーション方法が可能である。したがって、アルファ粒子が能動ノードに衝突するときのこれらのアルファ粒子のエネルギーまたはＬＥＴ分布をシミュレーションすることができる。これらシュミレーションをいくつか組み合わせ、そしてアルファ粒子により誘起されたＳＥＵ断面を測定して、アルファ粒子により引き起こされるソフト故障率（ｓｏｆｔ  ｆａｉｌ  ｒａｔｅ）を見積もることができる。
【数２】
2008282516.tif 000004
【００３８】
上式（Ａ.１.１）において、ＬはイオンＬＥＴの略語であり、ｆ（Ｌ）はモデル・シミュレーションから抜き出されたＬＥＴ分布であり、そして、σＳＥＵ（Ｌ）は測定されたＳＥＵ断面である。
【００３９】
（３）中性子により誘起されるＳＥＵ率の見積もり
上述のイオンにより誘起されるＳＥＵ断面の考え方は、単色の高エネルギーのハドロン、陽子、中性子及びパイオンにまで広げられることができる。しかしながら、イオンにより誘起されるＳＥＵ及びハドロンにより誘起されるＳＥＵに対する基礎的な物理的プロセスは著しく異なる。イオンにより誘起されるＳＥＵは、半導体材料を通るイオンの直接的なイオン化に主に基づいている。陽子、中性子及びパイオンにより誘起されるＳＥＵは、核破砕反応において生じる二次粒子（Ｈ，Ｈｅ、他の軽イオン＋重反跳核）に主に基づく。陽子、中性子及びパイロンにより誘起されるＳＥＵ断面を粒子エネルギーの関数として表すのが好都合である。
【００４０】
宇宙線により発生される地上の中性子は、最も商業的な電子コンポーネントのＳＥＵにおいて支配的な役目を果たす。高い高度での用途及び宇宙計画において、高エネルギー陽子は、宇宙線放射の主な要素であり、そしてＳＥＵを生じる。高エネルギー物理的実験において、非常に稀ではあるがパイオン（実験で発生される）が、ＳＥＵに対して著しく寄与する。
【００４１】
測定された中性子により誘起されるＳＥＵ断面（中性子エネルギーの関数として）を中性子エネルギー微分束（ｅｎｅｒｇｙ  ｄｉｆｆｅｒｅｎｔｉａｌ  ｆｌｕｘ）と組み合わせると、地上の中性子に基づくソフト故障率は既に検討したように計算されることができる。
【００４２】
（４）実験的ハードウエアを有するデバイス/回路のＳＥＵモデルの較正
上述のパラメータ・マトリクスは、デバイス・レベルまたは回路レベルあるいはその両方におけるＳＥＵモデルを較正するのに利用されることができる。理想的には、ＤＲＡＭに入力イオン・ビームを垂直に放射することによりＬＥＴ閾値を調べることができる。イオン電荷及びエネルギーを変化させることにより、ＬＥＴ閾値（ＬＥＴｔｈ）を調べることができ、これはＬＥＴの値として規定され、そしてこれよりも下で、ＳＥＵ断面は、大きなＬＥＴの場合の断面の飽和値の数パーセント未満に降下する。
Ｑｃｒｉｔ＝44.5ｆＣ  ｘ  ＬＥＴｔｈ（ＭｅＶ/μｍ）  ｘ  能動デバイス領域パス厚み（μｍ）          （Ａ1.2）
これは、臨界電荷の回路分析を較正するのに使用されることができる。
【００４３】
テスト・サンプルの向きを種々に変えて測定されたデータは、ＤＲＡＭを通る異なるイオン・パスに対応する。これらは、精密な物理ベースのデバイス・シミュレーションから得られる電荷収集モデルを検査及び較正するのに使用されることができる。
【００４４】
本発明の好ましい形態を具体的に参照して本発明を説明してきたが、添付の請求項に定義された本発明の趣旨及び範囲から逸脱することなく、本発明に種々な変更及び修正を加えることができることは明白である。
【図面の簡単な説明】
【００４５】
【図１】本発明の実施例に従う、ソフト・エラーの検出を高速化するために調整可能な基準電圧を有する感知増幅器の例示的な回路を概略的に示す図である。
【図２】本発明に従う高速化されたソフト・エラー検出のために例示的なＤＲＡＭ設計を示す図である。
【図３】ソフト・エラー検出を高速化するためにリフレッシュ率を調整する例示的な方法を示す図である。
【図４】単色イオン・ビーム測定からパラメータ・マトリクスを作るための例示的なフロー・チャートを示す図である。
【符号の説明】
【００４６】
１００  ＳＥＵ検出器
１０２  基板
１０４  拡散領域
１０６，１０８  キャリア
１１０  放射領域
１１２  プリチャージ・デバイス
１１４  バラスト・キャパシタ
１１６  感知増幅器
１１８  出力ドライバ
２００  ＤＲＡＭアレイ
２０２  ＤＲＡＭセル
２０４  ワード・デコーダ
２０６  ワード線
２１０  感知増幅器
２１２  ビット・デコーダ
２１４  基準電圧発生器
【図１】
2008282516.tif 000005
【図２】
2008282516.tif 000006
【図３】
2008282516.tif 000007
【図４】
2008282516.tif 000008