(57)【要約】【課題】縦横のアスペクト比が極端に大きい矩形領域の配線効率を上げる。【解決手段】半導体装置の配線設計方法では、第１の方向にｍ本（ｍは任意の自然数）の配線トラックを有する１つ以上の第１配線層Ｌ２Ｖと、第１の方向と直行する方向にｎ本（ｎはｍ以下の自然数）の配線トラックを有する２つ以上の第２配線層Ｌ１Ｈ，Ｌ３Ｈ，Ｌ４Ｈと、を含み、２つ以上の第２配線層のうち少なくとも２つの配線層Ｌ３Ｈ，Ｌ４Ｈは、上下に隣接している。【選択図】図１
2008282898.tif 000002
【特許請求の範囲】
【請求項１】
第１の方向にｍ本（ｍは任意の自然数）の配線トラックを有する１つ以上の第１配線層と、
前記第１の方向と直行する方向にｎ本（ｎはｍ以下の自然数）の配線トラックを有する２つ以上の第２配線層と、
を含み、
前記２つ以上の第２配線層のうち少なくとも２つは、上下に隣接している、
ことを特徴とする半導体装置の配線設計方法。
【請求項２】
請求項１に記載の半導体装置の配線設計方法を用いて設計されたことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の配線設計方法及び半導体装置に関し、特に、半導体集積回路やプリント基板における配線経路を決定する半導体装置の配線設計方法及び半導体装置に関する。
【背景技術】
【０００２】
大規模集積回路（ＬＳＩ：Large Scale Integration）や論理回路を設計開発する際には、計算機設計支援（ＣＡＤ：Computer Aided Design）によってレイアウト設計の処理を実行する。ＬＳＩのレイアウト設計では、マクロセルの配置や基本セルの概略配置を決定するフロアプラン処理と、基本セルを実際に配置する配置処理と、結線すべきセル間の配線経路を決定する配線処理とが実行される。一般に、配線処理で用いられる自動配線設計方法には、概略配線処理と仮想端子位置決定処理と詳細配線処理とが含まれる。
【０００３】
従来の自動配線を用いて形成される多層のＬＳＩでは、例えば特許文献１に示すように、ランダム・ロジック領域の配線方向は、隣接する上下層同士が直行する方向に形成されている。
【０００４】
【特許文献１】特開２０００−３１１９４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１では、ＬＣＤドライバのように極端なアスペクト比の矩形領域（例えば、横長に１０対１）にランダム・ロジックを形成する場合においては、縦方向の配線本数に対して横方向の配線本数が極端に少なくなり、配線効率が悪いという問題があった。
【０００６】
例えば、図２に示すように、配線層が４層構造で、１層目Ｌ１Ｈと３層目Ｌ３Ｈは、横方向に５本の配線があり、２層目Ｌ２Ｖと４層目Ｌ４Ｖは、縦方向に８本の配線があるとする。１層目Ｌ１Ｈと２層目Ｌ２Ｖは、マクロセル内の配線に使われており、外部の配線には、３層目Ｌ３Ｈと４層目Ｌ４Ｖが利用できる。２層目Ｌ２Ｖの横一列に並ぶＡ〜Ｄ点において、Ｂ点とＣ点がコンタクトホールＣ２３Ｂ，Ｃ２３Ｃ及び３層目Ｌ３Ｈの配線Ｌ３Ｂにより既に配線されている。この場合、Ａ点とＤ点を配線するには、コンタクトホールＣ２３Ａ→配線Ｌ３Ａ→コンタクトホールＣ３４Ａ→配線Ｌ４Ｂ→コンタクトホールＣ３４Ｃ→配線Ｌ３Ｄ→コンタクトホールＣ３４Ｄ→配線Ｌ４Ｃ→コンタクトホールＣ３４Ｂ→配線Ｌ３Ｃ→コンタクトホールＣ２３Ｄを経由する必要がある。また、配線層Ｌ３Ｈの５本の配線から２本を占有してしまい、他の配線に影響を与える。
【０００７】
本発明は、このような事情に鑑みてなされたものであり、縦横のアスペクト比の大きい矩形領域の配線効率を上げることができる半導体装置の配線設計方法及び半導体装置を提供することを目的とするものである。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明の半導体装置の配線設計方法では、第１の方向にｍ本（ｍは任意の自然数）の配線トラックを有する１つ以上の第１配線層と、前記第１の方向と直行する方向にｎ本（ｎはｍ以下の自然数）の配線トラックを有する２つ以上の第２配線層と、を含み、前記２つ以上の第２配線層のうち少なくとも２つは、上下に隣接していることを要旨とする。
【０００９】
この構成によれば、第１配線層よりも配線トラック数の少ない第２配線層を上下に隣接することにより、第２配線層の配線トラック方向の配線を上下に隣接する配線トラックを用いて配線することができるので、第２配線層の配線トラック数を減らすことができ、配線の自由度が上がり、特に縦横のアスペクト比が極端に大きい矩形領域の配線効率を上げることができる。
【００１０】
また、本発明の半導体装置では、上記記載の半導体装置の配線設計方法を用いて設計されている。
【００１１】
この構成によれば、配線の自由度が上がり、特に縦横のアスペクト比が極端に大きい矩形領域の配線効率を上げることができるので、チップ面積を縮小でき、コストを下げることができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明を具体化した実施形態について図面に従って説明する。
【００１３】
（第１実施形態）
＜配線層の構成＞
まず、第１実施形態に係る半導体装置の配線設計方法で用いられる配線層の構成について、図１を参照して説明する。図１は、本発明の第１実施形態に係る半導体装置の配線設計方法で用いられる配線層の構成を示す斜視図である。
【００１４】
図１に示すように、半導体装置の配線設計方法で用いられる配線層１は、第１の方向（短辺方向）にｍ＝８本の配線トラックを有する第１配線層である２層目Ｌ２Ｖと、第１の方向と直行する方向（長辺方向）にｎ＝５本の配線トラックを有する第２配線層である１層目Ｌ１Ｈ，３層目Ｌ３Ｈ，４層目Ｌ４Ｈと、から構成されている。
【００１５】
１層目Ｌ１Ｈと２層目Ｌ２Ｖは、マクロセル内の配線に使われており、外部の配線には、３層目Ｌ３Ｈと４層目Ｌ４Ｈが利用できる。第２配線層のうち少なくとも２つの３層目Ｌ３Ｈと４層目Ｌ４Ｈは、上下に隣接し、配線トラックは、共に長辺方向に設けられている。
【００１６】
次に、図１に示す配線層１を用いて配線する方法を説明する。
【００１７】
２層目Ｌ２Ｖの横一列に並ぶＡ〜Ｄ点において、Ｂ点とＣ点がコンタクトホールＣ２３Ｂ，Ｃ２３Ｃ及び３層目Ｌ３Ｈの配線Ｌ３Ｂにより既に配線されている。この場合、Ａ点とＤ点を配線するには、コンタクトホールＣ２３Ａ→配線Ｌ３Ａ→コンタクトホールＣ３４Ａ→配線Ｌ４Ａ→コンタクトホールＣ３４Ｂ→配線Ｌ３Ｃ→コンタクトホールＣ２３Ｄを経由すればよい。
【００１８】
従来の図２の配線方法と比較しても、配線経路は短く、３層目Ｌ３Ｈの配線トラックを消費しない。
【００１９】
以上に述べた本実施形態によれば、以下の効果が得られる。
【００２０】
本実施形態では、第１配線層である２層目Ｌ２Ｖよりも配線トラック数の少ない第２配線層である３層目Ｌ３Ｈ，４層目Ｌ４Ｈを上下に隣接することにより、第２配線層の配線トラック方向の配線を上下に隣接する配線トラックを用いて配線することができるので、第２配線層の配線トラック数を減らすことができ、配線の自由度が上がり、特に縦横のアスペクト比が極端に大きい矩形領域の配線効率を上げることができる。また、本発明の半導体装置の配線設計方法を用いた半導体装置では、配線の自由度が上がり、特に縦横のアスペクト比が極端に大きい矩形領域の配線効率を上げることができるので、チップ面積を縮小でき、コストを下げることができる。
【００２１】
以上、本発明の実施形態を説明したが、本発明はこうした実施の形態に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲内において様々な形態で実施し得ることができる。以下、変形例を挙げて説明する。
【００２２】
（変形例１）本発明に係る半導体装置の配線設計方法の変形例１について説明する。半導体装置としては、ＬＳＩの計算機設計支援によるレイアウト設計の他に、多層で構成されるプリント基板の計算機設計支援によるレイアウト設計などにも利用できる。
【００２３】
（変形例２）本発明に係る半導体装置の配線設計方法の変形例２について説明する。前記第１実施形態では、上下に２つの隣接する配線層が同一方向の配線トラックを持つ場合について説明したが、３つ以上の隣接する配線層が同一方向の配線トラックを持つように構成してもよい。
【図面の簡単な説明】
【００２４】
【図１】本発明の第１実施形態に係る半導体装置の配線設計方法で用いられる配線層の構成を示す斜視図。
【図２】従来の半導体装置の配線設計方法で用いられる配線層の構成を示す斜視図。
【符号の説明】
【００２５】
１…配線層。
【図１】
2008282898.tif 000003
【図２】
2008282898.tif 000004