(57)【要約】【課題】表示フォーマットの異なる各表示装置に対して共通に用いることができる表示駆動回路を提供すること。【解決手段】表示駆動回路としての液晶駆動回路６１は、複数の画素を有する表示装置を駆動する。この液晶駆動回路６１は、複数の画素毎に表示すべき情報を含んだ画像信号Ｄ２を入力し、画像信号Ｄ２に対して所定の画像処理を施して処理済画像信号Ｄ３を出力する画像処理回路６１２と、処理済画像信号Ｄ３から、複数の画素のうち所定の画素に対応した情報を選択し、選択画像信号Ｄ３Ｏを出力する選択回路６１３と、選択画像信号Ｄ３Ｏを一時的に蓄積した後、信号供給ラインＢｓ１，Ｂｓ２を介して表示装置の画素に供給する選択画像信号Ｄ３Ｏ１，Ｄ３Ｏ２が読み出されるフレームメモリ６１４Ａとを備えている。【選択図】図２
2008287187.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を有する表示装置を駆動する表示駆動回路であって、
前記複数の画素毎に表示すべき情報を含んだ画像信号を入力し、前記画像信号に対して所定の画像処理を施して処理済画像信号を出力する画像処理回路と、
前記画像処理回路から出力された処理済画像信号から、前記複数の画素のうち所定の画素に対応した情報を選択し、選択画像信号を出力する選択回路と、
前記選択回路から出力された選択画像信号を一時的に蓄積した後、信号供給ラインを介して前記表示装置の前記画素に供給する選択画像信号が読み出されるメモリとを備えている
ことを特徴とする表示駆動回路。
【請求項２】
請求項１に記載の表示駆動回路において、
前記信号供給ラインは、複数設けられ、
前記メモリは、前記複数の信号供給ライン毎に前記表示装置の異なる前記画素に供給する選択画像信号が読み出される
ことを特徴とする表示駆動回路。
【請求項３】
請求項１に記載の表示駆動回路において、
前記メモリは、前記選択回路から出力された選択画像信号の周波数の複数倍の周波数で前記信号供給ラインを介して前記表示装置の前記画素に供給する選択画像信号が読み出される
ことを特徴とする表示駆動回路。
【請求項４】
請求項１から請求項３のいずれかに記載の表示駆動回路において、
当該表示駆動回路に入力した前記画像信号が複数相に相展開されている場合に、前記複数相の各画像信号を単相化して前記画像処理回路に出力する単相化回路を備えている
ことを特徴とする表示駆動回路。
【請求項５】
複数の画素を有する表示装置と、
請求項１から請求項４のいずれかに記載の表示駆動回路とを備えている
ことを特徴とする画像表示装置。
【請求項６】
請求項５に記載の画像表示装置において、
前記表示駆動回路は、前記表示装置に対して並列に複数設けられている
ことを特徴とする画像表示装置。
【請求項７】
請求項５または請求項６に記載の画像表示装置において、
前記表示装置は、入射した光束を前記表示駆動回路から供給される選択画像信号に基づいて変調する光変調装置で構成され、
当該画像表示装置は、前記光変調装置に向けて光束を射出する光源装置と、前記光変調装置にて変調された光束を拡大投射する投射光学装置とを備えたプロジェクタである
ことを特徴とする画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の画素を有する表示装置を駆動する表示駆動回路、および画像表示装置に関する。
【背景技術】
【０００２】
従来、複数の画素を有する液晶パネル等の表示装置を備えた画像表示装置では、表示装置に画像信号を供給して表示装置を駆動する（表示装置の各画素に画像を書き込む）表示駆動回路が用いられている。
そして、表示駆動回路としては、画質の向上等を目的として、フレームメモリを設け、表示装置を倍速駆動し、１垂直走査期間内に同一の画像を２回、表示装置に書き込む技術が提案されている（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開２００４−１７７９３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、表示装置としては、表示画像の高品位化および大画面化等が図られており、表示フォーマットの異なる各種の表示装置が提案されている。そして、従来では、フレームメモリのメモリ容量等を考慮して、各種の表示装置毎に専用の表示駆動回路を作成している。
例えば、720pに対応した表示フォーマット(1280×720p)の表示装置専用の表示駆動回路（以下、720p表示駆動回路）は、1280×720の１画面分の画素データを記憶するフレームメモリが用いられている。また、フルＨＤＴＶ(1080p)に対応した表示フォーマット(1920×1080p)の表示装置専用の表示駆動回路（以下、フルＨＤＴＶ表示駆動回路）は、1920×1080の１画面分の画素データを記憶するフレームメモリが用いられている。すなわち、フルＨＤＴＶ表示駆動回路は、メモリ容量が比較的に大きいフレームメモリを必要とする。
ここで、フレームメモリだけを考えればフルＨＤＴＶ表示駆動回路を720pに対応した表示フォーマットの表示装置に用いることもできるが、720p表示駆動回路よりもコストの高い表示駆動回路を用いることとなり、現実的ではない。
したがって、表示駆動回路を表示フォーマットの異なる各表示装置に対して共通に用いることができる技術が要望されている。
【０００５】
本発明の目的は、表示フォーマットの異なる各表示装置に対して共通に用いることができる表示駆動回路、および画像表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の表示駆動回路は、複数の画素を有する表示装置を駆動する表示駆動回路であって、前記複数の画素毎に表示すべき情報を含んだ画像信号を入力し、前記画像信号に対して所定の画像処理を施して処理済画像信号を出力する画像処理回路と、前記画像処理回路から出力された処理済画像信号から、前記複数の画素のうち所定の画素に対応した情報を選択し、選択画像信号を出力する選択回路と、前記選択回路から出力された選択画像信号を一時的に蓄積した後、信号供給ラインを介して前記表示装置の前記画素に供給する選択画像信号が読み出されるメモリとを備えていることを特徴とする。
【０００７】
本発明では、表示駆動回路は、画像処理回路と、選択回路と、メモリとを備えているので、以下に示すように、表示フォーマットの異なる各表示装置に対して共通に用いることができる。
なお、以下では、説明を簡略化するために、表示装置として、720pに対応した表示フォーマットの表示装置と、フルＨＤＴＶ(1080p)に対応した表示フォーマットの表示装置とを例示して説明する。
例えば、表示駆動回路を構成するメモリとして、720pに対応した1280×720の１画面分の画素データよりも大きい960×1080の１画面分の画素データを記憶可能とするメモリ容量で構成する。そして、表示駆動回路を例えば以下に示すように動作させることで、720pに対応した表示フォーマットの表示装置を駆動できる。
【０００８】
すなわち、画像処理回路は、複数の画素毎に表示すべき画素データを含んだ画像信号を入力すると、画像信号に対して輪郭強調処理、白黒伸長処理、色変換処理、γ補正処理、ＶＴ−γ補正処理、形状補正処理等の各種画像処理を施して処理済画像信号を出力する。
次に、選択回路は、処理済画像信号から、表示装置の複数の画素のうち全ての画素に対応した画素データを選択し、選択画像信号（処理済画像信号と同一）を出力する。
そして、メモリは、選択画像信号が順次書き込まれた後、選択画像信号の書き込み周波数の２倍の周波数で画素データが順次読み出される。順次読み出された画素データを含む選択画像信号は、表示装置に供給される。
以上のように表示駆動回路を動作させることで、メモリへの書き込み周波数の２倍の周波数で画素データを読み出し表示装置に供給（表示装置を倍速駆動）し、１垂直走査期間内に、同一の画像を２回、表示装置に書き込むことができ、720pに対応した表示フォーマットの表示装置を駆動できる。
【０００９】
一方、２つの表示駆動回路を並列に２つ用い、例えば以下に示すように動作させることで、フルＨＤＴＶに対応した表示フォーマットの表示装置を駆動できる。
すなわち、２つの表示駆動回路の各画像処理回路は、複数の画素毎に表示すべき画素データを含んだ画像信号をそれぞれ入力すると、画像信号に対して上記同様の各種画像処理を施して処理済画像信号をそれぞれ出力する。
次に、２つの表示駆動回路のうち一方の表示駆動回路の選択回路は、処理済画像信号から、表示装置の複数の画素のうち１つの走査線に着目した場合での奇数番目の各画素データを選択し、選択した各画素データを含む選択画像信号を出力する。
また、他方の表示駆動回路の選択回路は、処理済画像信号から、表示装置の複数の画素のうち１つの走査線に着目した場合での偶数番目の各画素データを選択し、選択した各画素データを含む選択画像信号を出力する。
【００１０】
ここで、各表示駆動回路のメモリは、上述したように960×1080の１画面分の画素データを記憶可能とするメモリ容量で構成されているが、上述したように各選択回路にてフルＨＤＴＶに対応した1920×1080の１画面分の画素データのうち半分の960×1080の画素データ（奇数番目、偶数番目の画素データ）が選択され選択画像信号として出力されるので、1920×1080の１画面分の画素データを各メモリに記憶させることができる。そして、各メモリは、各選択画像信号が順次書き込まれた後、例えば選択画像信号の書き込み周波数の２倍の周波数で画素データが順次読み出される。順次読み出された画素データを含む各選択画像信号は、表示装置に供給され、１つの走査線に着目した場合での奇数番目、偶数番目の画素に各画素データが書き込まれる。
以上のように２つの表示駆動回路を動作させることで、各メモリへの書き込み周波数の２倍の周波数で画素データを読み出し表示装置にそれぞれ供給（表示装置を倍速駆動）し、１垂直走査期間内に、同一の画像を２回、表示装置に書き込むことができ、フルＨＤＴＶに対応した表示フォーマットの表示装置を駆動できる。
【００１１】
また、２つの表示駆動回路の各画像処理回路には、1920×1080の１画面分の画素データを含む全ての画素に対応した画像信号が入力される。このことにより、各画像処理回路が各画像信号に対して同一の画像処理を施せば、例えば、隣接する画素との画素データ（画素値）の差を算出することを必要とする輪郭強調処理や、１画面全画素の画素データ（画素値）の平均値を算出することを必要とする白黒伸長処理を実施する場合であっても、各画像処理回路にて良好に輪郭強調処理および白黒伸長処理を実施できる。このため、前記一方の表示駆動回路にて輪郭強調処理や白黒伸長処理が施され生成された選択画像信号に基づいて表示装置の奇数番目の画素に書き込まれた画像と、前記他方の表示駆動回路にて輪郭強調処理や白黒伸長処理が施され生成された選択画像信号に基づいて表示装置における偶数番目の画素に書き込まれた画像とが、同一の画像処理が施された画像となり、違和感のない良好な表示画像とすることができる。
【００１２】
さらに、表示駆動回路のメモリとして、メモリ容量が比較的に小さいもの（960×1080の１画面分の画素データを記憶可能とするメモリ容量）とすることで、フルＨＤＴＶに対応した表示フォーマットの表示装置を駆動するために２つの表示駆動回路を用いたとしても、従来の１つの表示駆動回路（メモリ容量が比較的に大きいフレームメモリを備えた表示駆動回路）を用いた場合と比較して、コストの削減が図れる。
なお、上記では、720pに対応した表示フォーマットの表示装置と、フルＨＤＴＶ(1080p)に対応した表示フォーマットの表示装置の２つを例示したが、本発明の表示駆動回路はその他の表示フォーマットの表示装置にも共通に用いることができるものである。
【００１３】
本発明の表示駆動回路では、前記信号供給ラインは、複数設けられ、前記メモリは、前記複数の信号供給ライン毎に前記表示装置の異なる前記画素に供給する選択画像信号が読み出されることが好ましい。
本発明によれば、信号供給ラインが複数（例えば、２つ）設けられているので、選択画像信号がメモリに順次書き込まれた後、選択画像信号の書き込み周波数と同一の周波数で例えば２つの画素データを順次読み出し、２つの選択画像信号を２つの信号供給ラインを介してそれぞれ表示装置に供給すれば、実質、選択画像信号の書き込み周波数の２倍の周波数で画素データが順次読み出されることとなり、表示装置を好適に倍速駆動することができる。
【００１４】
本発明の表示駆動回路では、前記メモリは、前記選択回路から出力された前記選択画像信号の周波数の複数倍の周波数で前記信号供給ラインを介して前記表示装置の前記画素に供給する選択画像信号が読み出されることが好ましい。
本発明によれば、選択画像信号がメモリに順次書き込まれた後、選択画像信号の書き込み周波数の複数倍（例えば、２倍）の周波数で画素データを順次読み出し、選択画像信号を表示装置に供給することができ、信号供給ラインを複数設けなくても、表示装置を好適に倍速駆動することができる。
【００１５】
本発明の表示駆動回路では、当該表示駆動回路に入力した前記画像信号が複数相に相展開されている場合に、前記複数相の各画像信号を単相化して前記画像処理回路に出力する単相化回路を備えていることが好ましい。
本発明によれば、表示駆動回路が単相化回路を備えているので、複数相の画像信号に対応した複数の画像処理回路を設ける必要がなく、１つの画像処理回路のみを設けることで対応でき、表示駆動回路の回路構成を簡素化できる。
【００１６】
本発明の画像表示装置は、複数の画素を有する表示装置と、上述した表示駆動回路とを備えていることを特徴とする。
また、本発明の画像表示装置では、前記表示駆動回路は、前記表示装置に対して並列に複数設けられていることが好ましい。
本発明によれば、画像表示装置は、表示装置と、上述した表示駆動回路とを備えているので、上述した表示駆動回路と同様の作用および効果を享受できる。
【００１７】
本発明の画像表示装置では、前記表示装置は、入射した光束を前記表示駆動回路から供給される選択画像信号に基づいて変調する光変調装置で構成され、当該画像表示装置は、前記光変調装置に向けて光束を射出する光源装置と、前記光変調装置にて変調された光束を拡大投射する投射光学装置とを備えたプロジェクタであることが好ましい。
本発明によれば、上述した画像表示装置をプロジェクタとすることで、上述した効果を好適に図れる。
【発明を実施するための最良の形態】
【００１８】
〔プロジェクタの概略構成〕
以下、本発明の実施の一形態を図面に基づいて説明する。
図１は、画像表示装置としてのプロジェクタ１の構成を示すブロック図である。
プロジェクタ１は、入力した画像情報（画像信号）に対して所定の画像処理を施し、処理を施した画像情報に基づいて、光源から射出された光束を光学的に処理して画像光を形成し、スクリーンに拡大投射する。このプロジェクタ１は、図１に示すように、画像投射部１０と、制御装置２０等で大略構成されている。
【００１９】
画像投射部１０は、制御装置２０による制御の下、画像光を形成してスクリーンに拡大投射する。この画像投射部１０は、図１に示すように、光源装置１１と、表示装置としての液晶ライトバルブ１２と、投射光学装置１３等を備える。
光源装置１１は、制御装置２０による制御の下、光束を液晶ライトバルブ１２に向けて射出する。この光源装置１１は、図１に示すように、光源ランプ１１１と、光源駆動部１１２とを備える。
【００２０】
光源ランプ１１１は、超高圧水銀ランプにて構成されている。なお、超高圧水銀ランプに限らず、メタルハライドランプ、キセノンランプ等の他の放電発光型の光源ランプを採用してもよい。さらに、放電発光型の光源ランプに限らず、発光ダイオード、レーザダイオード、有機ＥＬ(Electro Luminescence)素子、シリコン発光素子等の各種固体発光素子を採用してもよい。
光源駆動部１１２は、制御装置２０による制御の下、所定の駆動電圧で光源ランプ１１１を駆動する。
【００２１】
液晶ライトバルブ１２は、具体的な図示は省略したが、一般的なアクティブマトリクス型の液晶パネルで構成されている。具体的に、液晶ライトバルブ１２は、水平方向に沿って延びる複数本の走査線と、垂直方向に沿って延びる複数本のデータ線との交差部にマトリクス状に配列された画素を備えている。そして、マトリクス状に配列された複数の画素（液晶セル）には、ゲートが走査線に接続され、ソースがデータ線に接続されたＴＦＴ(Thin Film Transistor)素子等のスイッチング素子と、スイッチング素子のドレインに接続した画素電極等がそれぞれ形成されている。
ここで、本実施形態では、液晶ライトバルブ１２は、フルＨＤＴＶに対応した表示フォーマット(1920×1080p)で構成され、各データ線は、４本を単位としてブロック化されている。
【００２２】
また、液晶ライトバルブ１２は、画像表示領域外に、走査ドライバ、サンプリング回路、データドライバ等が形成されている。
走査ドライバは、制御装置２０からのクロック信号、転送開始パルス等に基づいて、例えば、垂直走査期間の最初に供給される転送開始パルスを、クロック信号等にしたがって順次シフトして走査信号として各走査線に対して順次出力し、これにより各走査線を順次選択する。
サンプリング回路は、データ線毎にサンプリング用のスイッチを備え、データドライバからのサンプリング信号に応じて、制御装置２０から４つの信号供給ラインＢｓ１〜Ｂｓ４を介してそれぞれ供給された後述する４つ選択画像信号を、ブロック化された４本のデータ線（以下、ブロック）毎に供給する。
データドライバは、制御装置２０からのクロック信号、転送開始パルス等に基づいて、例えば、水平走査期間の最初に供給される転送開始パルスを、クロック信号等にしたがって順次シフトするとともに、これらシフトした信号のパルス幅を隣接する信号同士で重ならないように狭めて、ブロック毎にサンプリング信号として順次出力する。
【００２３】
そして、液晶ライトバルブ１２は、走査ドライバにて選択された走査線における各画素電極に、ブロック毎に後述する４つの選択画像信号が順次、書き込まれることで、液晶セルに封入された液晶分子の配列が変化し、画素毎に入射光束を透過若しくは遮断して所定の画像光を形成する。
投射光学装置１３は、液晶ライトバルブ１２から射出された画像光をスクリーンに向けて拡大投射する。
【００２４】
制御装置２０は、ＣＰＵ(Central Processing Unit)を含んで構成され、メモリに記憶された制御プログラムにしたがって、プロジェクタ１全体を制御する。なお、以下では、説明を簡略化するために、制御装置２０として、液晶ライトバルブ１２を駆動する機能のみを説明し、その他の機能の説明を省略する。また、液晶ライトバルブ１２に出力するクロック信号および転送開始パルス等の処理は、周知の技術であるため、液晶ライトバルブ１２を駆動する機能として、画像信号の処理機能のみを説明する。
この制御装置２０は、図１に示すように、ＡＤ変換回路３０と、画像選択回路４０と、スケーリング回路５０と、表示駆動回路としての第１の液晶駆動回路６１および第２の液晶駆動回路６２等を備える。なお、具体的な図示は省略したが、これら各構成要素３０〜５０，６１，６２は、前記ＣＰＵからの制御信号に応じて動作するものである。
【００２５】
画像選択回路４０は、外部の映像機器からのアナログ画像信号がＡＤ変換回路３０にてデジタル画像信号に変換された第１の画像信号、および外部の映像機器から例えばＨＤＭＩ(High-Definition Multimedia Interface)規格等で入力した第２の画像信号（デジタル）のうち１つを選択して出力する。
ここで、第２の画像信号としては、例えば、テレビジョンチューナ等から出力された標準ＴＶ信号(480i)およびＨＤＴＶ(1080i，720p)や、パーソナルコンピュータから出力されたＰＣ信号（SVGA,XGA,WXGA,SXGA等）等の信号フォーマットが例示できる。
スケーリング回路５０は、画像選択回路４０にて選択された画像信号（デジタル）を駆動対象とする液晶ライトバルブ１２の表示フォーマット(1080p)に適合した画像信号に変換する。
【００２６】
図２は、各液晶駆動回路６１，６２の概略構成を示すブロック図である。
各液晶駆動回路６１，６２は、スケーリング回路５０から出力された画像信号に対して所定の処理を施すとともに、４つの選択画像信号を生成して出力する。そして、各液晶駆動回路６１，６２から出力された４つの選択画像信号は、例えば、図示しないＤＡ変換回路や極性反転回路等により、アナログ画像信号に変換された後、適宜、極性反転（画像信号の振幅中心電位を基準電位として、その電圧レベルを交互に反転させる）され、４つの信号供給ラインＢｓ１〜Ｂｓ４を介してそれぞれ液晶ライトバルブ１２に供給される。
第１の液晶駆動回路６１は、図２に示すように、単相化回路６１１と、画像処理回路６１２と、選択回路６１３と、倍速化モジュール６１４等を備える。なお、第２の液晶駆動回路６２については、図２に示すように、第１の液晶駆動回路６１と同様の単相化回路６２１、画像処理回路６２２、選択回路６２３、および倍速化モジュール６２４(フレームメモリ６２４Ａを含む)等を備えているため、以下では、第１の液晶駆動回路６１のみの構成を説明し、第２の液晶駆動回路６２の構成については詳細な説明を省略する。
【００２７】
単相化回路６１１は、前記ＣＰＵからの制御信号に応じて、スケーリング回路５０から出力された画像信号を単相化する。
画像処理回路６１２は、単相化回路６１１からの単相化された画像信号を入力し、入力した画像信号に対して、各種画像処理を施し、処理済画像信号を出力する。画像処理としては、輪郭強調処理、白黒伸長処理、色変換処理、γ補正処理、ＶＴ−γ補正処理、形状補正処理等が例示できる。なお、これら各種画像処理は、周知の技術であるので、詳細な説明は省略する。
選択回路６１３は、前記ＣＰＵからの制御信号に応じて、画像処理回路６１２から出力された処理済画像信号から、全ての各画素のうち１つの走査線に着目した場合での所定番目の各画素データを選択し、選択した各画素データを含む選択画像信号を出力する。
【００２８】
倍速化モジュール６１４は、選択回路６１３から出力された選択画像信号を一時的に蓄積するフレームメモリ６１４Ａ（図２）を備える。そして、倍速化モジュール６１４は、選択画像信号をフレームメモリ６１４Ａに書き込む周波数と同一の周波数で、フレームメモリ６１４Ａから２つの画素データを順次読み出し、順次読み出した２つの画素データをそれぞれ含む２つの選択画像信号を２つの信号供給ラインＢｓ１，Ｂｓ２を介して液晶ライトバルブ１２に供給（液晶ライトバルブ１２を倍速駆動）する。また、倍速化モジュール６１４は、１垂直走査期間中（フレームメモリ６１４Ａに書き込まれた画素データが更新されるまでの期間中）に、２回、同一の画素データをフレームメモリ６１４Ａから読み出し、２回、同一の選択画像信号を信号供給ラインＢｓ１，Ｂｓ２を介して液晶ライトバルブ１２に供給する。
ここで、フレームメモリ６１４Ａは、駆動対象とする液晶ライトバルブ１２（表示フォーマット：1080p）に１画面の画像を表示させるために必要とするメモリ容量よりも小さい（前記メモリ容量の半分）メモリ容量を有している。より具体的に、フレームメモリ６１４Ａは、960×1080の１画面分の画素データを記憶可能とするメモリ容量を有している。
【００２９】
〔制御装置の動作〕
次に、上述した制御装置２０の動作を説明する。
先ず、画像選択回路４０は、図１に示すように、ＡＤ変換回路３０から出力される第１の画像信号、および外部の映像機器から入力した第２の画像信号のうち１つを選択し、選択した画像信号Ｄ０をスケーリング回路５０に出力する。
次に、スケーリング回路５０は、入力した画像信号Ｄ０を駆動対象とする液晶ライトバルブ１２の表示フォーマット(1080p)に適合した画像信号(例えば、ドットクロック：150MHz(フレーム周波数：60Hz))に変換する。そして、スケーリング回路５０は、図２に示すように、変換した画像信号を２相に相展開（シリアル−パラレル変換）し、１つの走査線に着目した場合に奇数番目の各画素に対応した「1,3,5,7,・・・」の各画素データを含む画像信号Ｄ１Ｏ(例えば、ドットクロック：75MHz)と、偶数番目の各画素に対応した「2,4,6,8,・・・」の各画素データを含む画像信号Ｄ１Ｅ(例えば、ドットクロック：75MHz)とを各液晶駆動回路６１，６２にそれぞれ出力する。
【００３０】
各液晶駆動回路６１，６２は、同時に動作するが、以下では、説明の便宜上、各動作を順に説明する。
先ず、第１の液晶駆動回路６１は、以下に示すように動作する。
単相化回路６１１は、図２に示すように、入力した２相の画像信号Ｄ１Ｏ，Ｄ１Ｅを単相化して、全ての各画素に対応した「1,2,3,4,・・・」の各画素データを含む画像信号Ｄ２(各画像信号Ｄ１Ｅ，Ｄ１Ｏの周波数の２倍の周波数(例えば、ドットクロック：150MHz)を画像処理回路６１２に出力する。
次に、画像処理回路６１２は、入力した画像信号Ｄ２に対して、各種画像処理を施し、処理済画像信号Ｄ３(画像信号Ｄ２の周波数と同一の周波数)を選択回路６１３に出力する。
【００３１】
次に、選択回路６１３は、図２に示すように、入力した処理済画像信号Ｄ３から、１つの走査線に着目した場合での奇数番目の「1,3,5,7,・・・」の各画素データを選択し、「1,3,5,7,・・・」の各画素データを含む選択画像信号Ｄ３Ｏ(画像信号Ｄ３の周波数の半分の周波数(例えば、ドットクロック：75MHz))を倍速化モジュール６１４に出力する。
そして、倍速化モジュール６１４は、入力した選択画像信号Ｄ３Ｏを、処理済画像信号Ｄ３の周波数の半分の周波数(例えば、ドットクロック：75MHz)でフレームメモリ６１４Ａに順次書き込む。また、倍速化モジュール６１４は、図２に示すように、選択画像信号Ｄ３Ｏの１つの走査線に着目した場合での「1,3,5,7,・・・」の各画素データを１番目、２番目、３番目、４番目、・・・の画素データと仮定した際の奇数番目の「1,5,9,13,・・・」の各画素データを、選択画像信号Ｄ３Ｏの周波数と同一の周波数(例えば、ドットクロック：75MHz)でフレームメモリ６１４Ａから順次読み出し、信号供給ラインＢｓ１を介して「1,5,9,13,・・・」の各画素データを含む第１の選択画像信号Ｄ３Ｏ１を液晶ライトバルブ１２に供給する。同様に、倍速化モジュール６１４は、図２に示すように、選択画像信号Ｄ３Ｏの偶数番目の「3,7,11,15,・・・」の各画素データを、選択画像信号Ｄ３Ｏの周波数と同一の周波数でフレームメモリ６１４Ａから順次読み出し、信号供給ラインＢｓ２を介して「3,7,11,15,・・・」の各画素データを含む第２の選択画像信号Ｄ３Ｏ２を液晶ライトバルブ１２に供給する。
【００３２】
一方、第２の液晶駆動回路６２は、以下に示すように動作する。
単相化回路６２１は、第１の液晶駆動回路６１と同様に、図２に示すように、入力した２相の画像信号Ｄ１Ｏ，Ｄ１Ｅを単相化して画像信号Ｄ２を画像処理回路６２２に出力する。
次に、画像処理回路６２２は、入力した画像信号Ｄ２に対して第１の液晶駆動回路６１と同様の各種画像処理を施し、図２に示すように、処理済画像信号Ｄ３を選択回路６２３に出力する。
【００３３】
ここで、選択回路６２３は、第１の液晶駆動回路６１とは異なり、図２に示すように、入力した処理済画像信号Ｄ３から、１つの走査線に着目した場合での偶数番目の「2,4,6,8,・・・」の各画素データを選択し、「2,4,6,8,・・・」の各画素データを含む選択画像信号Ｄ３Ｅ(画像信号Ｄ３の周波数の半分の周波数(例えば、ドットクロック：75MHz))を倍速化モジュール６２４に出力する。
そして、倍速化モジュール６２４は、入力した選択画像信号Ｄ３Ｅを、処理済画像信号Ｄ３の周波数の半分の周波数(例えば、ドットクロック：75MHz)でフレームメモリ６２４Ａに順次書き込む。また、倍速化モジュール６２４は、図２に示すように、選択画像信号Ｄ３Ｅの１つの走査線に着目した場合での「2,4,6,8,・・・」の各画素データを１番目、２番目、３番目、４番目、・・・の画素データと仮定した際の奇数番目の「2,6,10,14,・・・」の各画素データを、選択画像信号Ｄ３Ｅの周波数と同一の周波数(例えば、ドットクロック：75MHz)でフレームメモリ６２４Ａから順次読み出し、信号供給ラインＢｓ３を介して「2,6,10,14,・・・」の各画素データを含む第３の選択画像信号Ｄ３Ｅ３を液晶ライトバルブ１２に供給する。同様に、倍速化モジュール６２４は、図２に示すように、選択画像信号Ｄ３Ｅの偶数番目の「4,8,12,16,・・・」の各画素データを、選択画像信号Ｄ３Ｅの周波数と同一の周波数でフレームメモリ６２４Ａから順次読み出し、信号供給ラインＢｓ４を介して「4,8,12,16,・・・」の各画素データを含む第４の選択画像信号Ｄ３Ｅ４を液晶ライトバルブ１２に供給する。
【００３４】
以上の動作により、液晶ライトバルブ１２には、データドライバから最初のブロックにサンプリング信号が出力されると、走査ドライバにて選択された走査線における１番目、２番目、３番目、４番目の各画素（画素電極）に、「1,5,9,13,・・・」の各画素データを含む第１の選択画像信号Ｄ３Ｏ１における「1」の画素データ、「2,6,10,14,・・・」の各画素データを含む第３の選択画像信号Ｄ３Ｅ３における「2」の画素データ、「3,7,11,15,・・・」の各画素データを含む第２の選択画像信号Ｄ３Ｏ２における「3」の画素データ、および「4,8,12,16,・・・」の各画素データを含む第４の選択画像信号Ｄ３Ｅ４における「4」の画素データがそれぞれ書き込まれる。
【００３５】
また、液晶ライトバルブ１２には、データドライバから次のブロックにサンプリング信号が出力されると、走査ドライバにて選択された前記走査線における５番目、６番目、７番目、８番目の各画素（画素電極）に、第１の選択画像信号Ｄ３Ｏ１における「5」の画素データ、第３の選択画像信号Ｄ３Ｅ３における「6」の画素データ、第２の選択画像信号Ｄ３Ｏ２における「7」の画素データ、および第４の選択画像信号Ｄ３Ｅ４における「8」の画素データがそれぞれ書き込まれる。
以降同様にして、データドライバから各ブロックにサンプリング信号が順次出力されることで、前記走査線における全てのブロックにおいて同様の書き込みが繰り返し実行される。また、走査ドライバにて次の走査線が順次選択されて、上記同様の書き込みが実行されることで、液晶ライトバルブ１２に１画面の画像（画像光）が形成される。
【００３６】
また、各倍速化モジュール６１４，６２４は、フレームメモリ６１４Ａ，６２４Ａに書き込む周波数と同一の周波数でフレームメモリ６１４Ａ，６２４Ａから２つの画素データをそれぞれ読み出して液晶ライトバルブ１２に供給しているため、実質、フレームメモリ６１４Ａ，６２４Ａから画素データを書き込む周波数の２倍の周波数で画素データを読み出して液晶ライトバルブ１２に供給している（液晶ライトバルブ１２を倍速駆動）。そして、各倍速化モジュール６１４，６２４は、１垂直走査期間中（フレームメモリ６１４Ａ，６２４Ａに書き込まれた画素データが更新されるまでの期間中）に、２回、同一の画素データをフレームメモリ６１４Ａ，６２４Ａから読み出し、上記同様の書き込みを実行する。
【００３７】
上述した本実施形態によれば、以下の効果がある。
本実施形態では、プロジェクタ１は、液晶ライトバルブ１２に対して並列に２つの液晶駆動回路６１，６２が設けられている。また、液晶駆動回路６１，６２は、画像処理回路６１２，６２２と、選択回路６１３，６２３と、フレームメモリ６１４Ａ，６２４Ａをそれぞれ有する倍速化モジュール６１４，６２４とをそれぞれ備える。ここで、フレームメモリ６１４Ａ，６２４Ａは、フルＨＤＴＶに対応した1920×1080の１画面分の画素データよりも小さい960×1080の１画面分の画素データを記憶可能とするメモリ容量で構成されているが、各選択回路６１３，６２３にてフルＨＤＴＶに対応した1920×1080の１画面分の画素データのうち半分の960×1080の画素データ（奇数番目、偶数番目の画素データ）が選択され選択画像信号Ｄ３Ｏ，Ｄ３Ｅとして出力されるので、1920×1080の１画面分の画素データを各フレームメモリ６１４Ａ，６２４Ａに記憶させることができる。そして、２つの液晶駆動回路６１，６２を動作させることで、各フレームメモリ６１４Ａ，６２４Ａへの書き込み周波数の２倍の周波数で画素データを読み出し液晶ライトバルブ１２にそれぞれ供給し、１垂直走査期間内に、同一の画像を２回、液晶ライトバルブ１２に書き込むことができ、フルＨＤＴＶに対応した表示フォーマットの液晶ライトバルブ１２を駆動できる。
【００３８】
また、各画像処理回路６１２，６２２には、1920×1080の１画面分の画素データを含む全ての画素に対応した画像信号Ｄ２が入力され、該画像信号Ｄ２に対して同一の画像処理を施す。このことにより、例えば、隣接する画素との画素データ（画素値）の差を算出することを必要とする輪郭強調処理や、１画面全画素の画素データ（画素値）の平均値を算出することを必要とする白黒伸長処理を実施する場合であっても、各画像処理回路６１２，６２２にて良好に輪郭強調処理および白黒伸長処理を実施できる。このため、第１の液晶駆動回路６１にて輪郭強調処理や白黒伸長処理が施され生成された選択画像信号Ｄ３Ｏ１，Ｄ３Ｏ２に基づいて液晶ライトバルブ１２の奇数番目（奇数番目のデータ線）の画素に書き込まれた画像と、第２の液晶駆動回路６２にて輪郭強調処理や白黒伸長処理が施され生成された選択画像信号Ｄ３Ｅ３，Ｄ３Ｅ４に基づいて液晶ライトバルブ１２の偶数番目（偶数番目のデータ線）の画素に書き込まれた画像とが、同一の画像処理が施された画像となり、違和感のない良好な表示画像とすることができる。
【００３９】
さらに、液晶駆動回路６１，６２のフレームメモリ６１４Ａ，６２４Ａとして、メモリ容量が比較的に小さいもの（960×1080の１画面分の画素データを記憶可能とするメモリ容量）とすることで、フルＨＤＴＶに対応した表示フォーマット(1080p)の液晶ライトバルブ１２を駆動するために２つの液晶駆動回路６１，６２を用いたとしても、従来の１つの表示駆動回路（メモリ容量が比較的に大きい(1920×1080の１画面分の画素データを記憶可能とするメモリ容量)フレームメモリを備えた表示駆動回路）を用いた場合と比較して、コストの削減が図れる。
【００４０】
図３は、本実施形態の効果を説明するための図である。
上述した実施形態では、２つの液晶駆動回路６１，６２を並列に設けて、フルＨＤＴＶに対応した表示フォーマットの液晶ライトバルブ１２を駆動していたが、フレームメモリ６１４Ａ，６２４Ａが720pに対応した1280×720の１画面分の画素データよりも大きい960×1080の１画面分の画素データを記憶可能とするメモリ容量を有しているため、図３に示すように、２つの液晶駆動回路６１，６２のうち一方（図３では液晶駆動回路６１）を用い、以下に示すように液晶駆動回路６１を動作させることで、720pに対応した表示フォーマットの液晶ライトバルブ１２Ａを駆動できるものである。
ここで、スケーリング回路５０は、図３に示すように、入力した画像信号Ｄ０を駆動対象とする液晶ライトバルブ１２Ａの表示フォーマット(720p)に適合した画像信号Ｄ１に変換して液晶駆動回路６１に出力する。
【００４１】
単相化回路６１１は、図３に示すように、前記ＣＰＵからの制御信号に応じて、入力した画像信号Ｄ１をそのまま画像処理回路６１２に出力する。
次に、画像処理回路６１２は、図３に示すように、入力した画像信号Ｄ１に対して、上述した実施形態と同様の各種画像処理を施して処理済画像信号Ｄ３を選択回路６１３に出力する。
次に、選択回路６１３は、図３に示すように、前記ＣＰＵからの制御信号に応じて、処理済画像信号Ｄ３から、全ての画素に対応した画素データを選択し、選択画像信号Ｄ３（処理済画像信号と同一）を倍速化モジュール６１４に出力する。
そして、倍速化モジュール６１４は、入力した選択画像信号Ｄ３をフレームメモリ６１４Ａに順次書き込む。また、倍速化モジュール６１４は、図３に示すように、選択画像信号Ｄ３の１つの走査線に着目した場合での「1,2,3,4,・・・」の各画素データにおける奇数番目の「1,3,5,7,・・・」の各画素データを、選択画像信号Ｄ３の周波数と同一の周波数でフレームメモリ６１４Ａから順次読み出し、信号供給ラインＢｓ１を介して「1,3,5,7,・・・」の各画素データを含む第１の選択画像信号Ｄ３Ｏを液晶ライトバルブ１２Ａに供給する。同様に、倍速化モジュール６１４は、図３に示すように、選択画像信号Ｄ３の偶数番目の「2,4,6,8,・・・」の各画素データを、選択画像信号Ｄ３の周波数と同一の周波数でフレームメモリ６１４Ａから順次読み出し、信号供給ラインＢｓ２を介して「2,4,6,8,・・・」の各画素データを含む第２の選択画像信号Ｄ３Ｅを液晶ライトバルブ１２に供給する。
【００４２】
上述した液晶駆動回路６１の動作により、液晶ライトバルブ１２Ａの１つの走査線における１番目、２番目、３番目、４番目・・・の各画素には、各選択画像信号Ｄ３Ｏ，Ｄ３Ｅにおける「1」,「2」の各画素データ、「3」,「4」の各画素データ、「5」,「6」の各画素データ、「7」,「8」の各画素データが順次書き込まれる。
なお、液晶ライトバルブ１２Ａは、液晶ライトバルブ１２とは異なり、各データ線が２本を単位としてブロック化されている。
【００４３】
以上のように液晶駆動回路６１を動作させることで、フレームメモリ６１４Ａへの書き込み周波数の２倍の周波数で画素データを読み出し液晶ライトバルブ１２Ａに供給（液晶ライトバルブ１２Ａを倍速駆動）し、１垂直走査期間内に、同一の画像を２回、液晶ライトバルブ１２Ａに書き込むことができ、720pに対応した表示フォーマットの液晶ライトバルブ１２Ａを駆動できる。
したがって、液晶駆動回路６１，６２を、フルＨＤＴＶ(1080p)に対応した表示フォーマットの液晶ライトバルブ１２、および720pに対応した表示フォーマットの液晶ライトバルブ１２Ａに対して共通に用いることができる。
【００４４】
また、液晶駆動回路６１と液晶ライトバルブ１２（１２Ａ）とを接続する信号供給ラインが２つの信号供給ラインＢｓ１，Ｂｓ２で構成され、選択画像信号Ｄ３Ｏ（Ｄ３）がフレームメモリ６１４Ａに順次書き込まれた後、選択画像信号Ｄ３Ｏ（Ｄ３）の書き込み周波数と同一の周波数で２つの画素データを順次読み出し、２つの選択画像信号Ｄ３Ｏ１，Ｄ３Ｏ２（Ｄ３Ｏ，Ｄ３Ｅ）を２つの信号供給ラインＢｓ１，Ｂｓ２を介してそれぞれ液晶ライトバルブ１２（１２Ａ）に供給することで、実質、選択画像信号Ｄ３Ｏ（Ｄ３）の書き込み周波数の２倍の周波数で画素データが順次読み出されることとなり、液晶ライトバルブ１２（１２Ａ）を好適に倍速駆動することができる。なお、液晶駆動回路６２についても同様である。
【００４５】
さらに、液晶駆動回路６１，６２は、単相化回路６１１，６２１を備えているので、２相の画像信号Ｄ１Ｏ，Ｄ１Ｅに対応した２つの画像処理回路を設ける必要がなく、１つの画像処理回路６１２，６２２のみを設けることで対応でき、液晶駆動回路６１，６２の回路構成を簡素化できる。
【００４６】
なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
前記実施形態では、液晶駆動回路６１と液晶ライトバルブ１２（１２Ａ）とを２つの信号供給ラインＢｓ１，Ｂｓ２で接続していたが、これに限らず、１つの信号供給ラインで接続してもよく、あるいは、３つ以上の信号供給ラインで接続しても構わない。なお、液晶駆動回路６２についても同様である。
【００４７】
図４は、前記実施形態の変形例を示す図である。
例えば、前記実施形態において、液晶駆動回路６１と液晶ライトバルブ１２とを１つの信号供給ラインＢｓ１´で接続するとともに、液晶駆動回路６２と液晶ライトバルブ１２とを１つの信号供給ラインＢｓ３´で接続した場合には、各倍速化モジュール６１４，６２４を以下に示すように動作させる。
すなわち、各倍速化モジュール６１４，６２４は、選択画像信号Ｄ３Ｏ，Ｄ３Ｅがフレームメモリ６１４Ａ，６２４Ａに順次書き込まれた後、選択画像信号Ｄ３Ｏ，Ｄ３Ｅの書き込み周波数の２倍の周波数で画素データを順次読み出し、順次読み出した画素データを含む選択画像信号Ｄ３Ｏ´，Ｄ３Ｅ´を信号供給ラインＢｓ１´，Ｂｓ３´を介してそれぞれ液晶ライトバルブ１２に供給する。このような構成では、前記実施形態のように信号供給ラインを２つ設けなくても、１つの信号供給ラインＢｓ１´，Ｂｓ３´のみで対応でき、液晶ライトバルブ１２を好適に倍速駆動することができる。なお、図３に示すように液晶ライトバルブ１２Ａに対して１つの液晶駆動回路６１を用いる場合も同様である。
【００４８】
前記実施形態では、倍速化モジュール６１４（６２４）は、選択画像信号の書き込み周波数の２倍の周波数でフレームメモリ６１４Ａ（６２４Ａ）から画素データを順次読み出していたが、これに限らず、選択画像信号の書き込み周波数のｎ（ｎは３以上の整数）倍の周波数でフレームメモリ６１４Ａ（６２４Ａ）から画素データを順次読み出すように構成しても構わない。
前記実施形態では、選択回路６１３（６２３）は、処理済画像信号Ｄ３から、１つの走査線に着目した場合での奇数番目（偶数番目）の各画素データを選択していたが、これに限らず、その他の各画素データを選択する構成としても構わない。
前記実施形態では、液晶ライトバルブ１２に対して並列に２つの液晶駆動回路６１，６２を設けていたが、これに限らず、液晶ライトバルブ１２に対して並列にｎ（ｎは３以上）個の液晶駆動回路を並列に設ける構成としても構わない。
【００４９】
前記実施形態では、倍速化モジュール６１４（６２４）は、１垂直走査期間中に、２回、同一の画素データをフレームメモリ６１４Ａ（６２４Ａ）から読み出していたが、これに限らず、入力した選択画像信号をそのまま液晶ライトバルブ１２に供給しながら、フレームメモリ６１４Ａ（６２４Ａ）に記憶し、入力した選択画像信号をそのまま液晶ライトバルブ１２に供給した後、所定のタイミングずらして、フレームメモリ６１４Ａ（６２４Ａ）から同一の画素データを読み出し液晶ライトバルブ１２に供給（液晶ライトバルブ１２を倍速駆動）するように構成しても構わない。なお、図３に示すように液晶ライトバルブ１２Ａに対して１つの液晶駆動回路６１を用いる場合も同様である。
【００５０】
前記実施形態では、各液晶駆動回路６１，６２に２相の画像信号がそれぞれ入力されていたが、これに限らず、単相の画像信号がそれぞれ入力される構成としてもよく、あるいは、３相以上の画像信号がそれぞれ入力される構成としても構わない。
前記実施形態では、液晶駆動回路６１，６２をフルＨＤＴＶ(1080p)に対応した表示フォーマットの液晶ライトバルブ１２および720pに対応した表示フォーマットの液晶ライトバルブ１２Ａに共通に用いることができる旨を説明したが、本発明の液晶駆動回路６１，６２は、その他の表示フォーマットの液晶ライトバルブにも共通に用いることができるものである。
【００５１】
前記実施形態では、光変調装置として液晶ライトバルブ１２，１２Ａを説明したが、光変調装置としては、透過型の液晶パネルや反射型の液晶パネルの他、ＤＭＤ(Digital Micromirror Device)(米国テキサスインスツルメント社の商標)等を採用してもよい。
前記実施形態では、画像表示装置としてフロント投射型のプロジェクタ１を採用していたが、これに限らず、液晶ディスプレイ等の液晶表示装置、有機ＥＬ(Electro Luminescence)表示装置、プラズマ表示装置、ＣＲＴ(Cathode-Ray Tube)、背面投射型のリアプロジェクタ等の各種の画像表示装置として構成しても構わない。
【産業上の利用可能性】
【００５２】
本発明の表示駆動回路は、表示フォーマットの異なる各表示装置に対して共通に用いることができるため、プレゼンテーションやホームシアタに用いられるプロジェクタ等の画像表示装置に利用できる。
【図面の簡単な説明】
【００５３】
【図１】本実施形態におけるプロジェクタの構成を示すブロック図。
【図２】前記実施形態における各液晶駆動回路の概略構成を示すブロック図。
【図３】前記実施形態の効果を説明するための図。
【図４】前記実施形態の変形例を示す図。
【符号の説明】
【００５４】
１・・・プロジェクタ（画像表示装置）、１１・・・光源装置、１２・・・液晶ライトバルブ（表示装置）、１３・・・投射光学装置、６１，６２・・・液晶駆動回路（表示駆動回路）、６１１，６２１・・・単相化回路、６１２，６２２・・・画像処理回路、６１３，６２３・・・選択回路、６１４Ａ，６２４Ａ・・・フレームメモリ、Ｂｓ１〜Ｂｓ４・・・信号供給ライン。
【図１】
2008287187.tif 000003
【図２】
2008287187.tif 000004
【図３】
2008287187.tif 000005
【図４】
2008287187.tif 000006