(57)【要約】【課題】  タイミングをずらして電源を生成する場合にも突入電流を防止できる電源回路、表示ドライバ、電気光学装置及び電子機器を提供する。【解決手段】  所与の電圧を昇圧して１又は複数の電源電圧を生成するための電源回路は、チャージポンプ動作によりフライングコンデンサに蓄積された電荷を用いて昇圧電圧を生成するためのスイッチ素子を含むチャージポンプ制御回路１１２と、フライングコンデンサへの突入電流を防止するためのソフトスタート回路１１４と、安定化用コンデンサが接続され、昇圧電圧を電源として電源電圧を生成する電源生成回路とを含む。チャージポンプ制御回路１１２によるチャージポンプ動作により昇圧電圧が生成された状態で電源生成回路をオンした後には、スイッチ素子をオフ状態にすると共に、ソフトスタート回路１１４によりチャージポンプ動作を行って昇圧電圧を生成する。【選択図】      図１
2008043162.tif 000002
【特許請求の範囲】
【請求項１】
所与の電圧を昇圧して１又は複数の電源電圧を生成するための電源回路であって、
チャージポンプ動作によりフライングコンデンサに蓄積された電荷を用いて昇圧電圧を生成するためのスイッチ素子を含むチャージポンプ制御回路と、
前記フライングコンデンサへの突入電流を防止するためのソフトスタート回路と、
安定化用コンデンサが接続され、前記昇圧電圧を電源として電源電圧を生成する電源生成回路とを含み、
前記チャージポンプ制御回路によるチャージポンプ動作により前記昇圧電圧が生成された状態で前記電源生成回路をオンした後には、前記スイッチ素子をオフ状態にすると共に、前記ソフトスタート回路によりチャージポンプ動作を行って前記昇圧電圧を生成することを特徴とする電源回路。
【請求項２】
請求項１において、
前記電源回路をオンした直後に、前記ソフトスタート回路によりチャージポンプ動作を行って前記昇圧電圧を生成し、その後前記チャージポンプ制御回路によるチャージポンプ動作により前記昇圧電圧を生成することを特徴とする電源回路。
【請求項３】
請求項１又は２において、
前記ソフトスタート回路が、
前記チャージポンプ制御回路のスイッチ素子と並列に設けられ、そのオン抵抗が前記チャージポンプ制御回路のスイッチ素子より高いスイッチ素子を含むことを特徴とする電源回路。
【請求項４】
請求項３において、
前記電源回路をオンした後、前記チャージポンプ制御回路のスイッチ素子のスイッチ制御をするかしないかにかかわらず、前記ソフトスタート回路のスイッチ素子のスイッチ制御を行うことを特徴とする電源回路。
【請求項５】
所与の電圧を昇圧して１又は複数の電源電圧を生成するための電源回路であって、
チャージポンプ動作によりフライングコンデンサに蓄積された電荷を用いて昇圧電圧を生成するためのスイッチ素子を含むチャージポンプ制御回路と、
前記フライングコンデンサへの突入電流を防止するためのソフトスタート回路と、
安定化用コンデンサが接続され、前記昇圧電圧を電源として電源電圧を生成する電源生成回路とを含み、
前記電源回路をオンした後、前記スイッチ素子をオフ状態に設定した状態で、前記電源生成回路をオンし、前記ソフトスタート回路によりチャージポンプ動作を行って前記昇圧電圧を生成し、
その後、前記スイッチ素子のスイッチ制御により前記チャージポンプ動作を行って前記昇圧電圧を生成することを特徴とする電源回路。
【請求項６】
電気光学装置を駆動するための表示ドライバであって、
前記電気光学装置のソース線を駆動するソースドライバと、
前記ソースドライバの電源を生成する請求項１乃至５のいずれか記載の電源回路とを含むことを特徴とする表示ドライバ。
【請求項７】
複数のゲート線と
複数のソース線と、
複数の画素電極と、
前記複数のゲート線を走査するゲートドライバと、
階調データに基づいて前記複数のソース線を駆動するソースドライバと、
前記ゲートドライバ及び前記ソースドライバの少なくとも一方の電源を生成する請求項１乃至５のいずれか記載の電源回路とを含むことを特徴とする電気光学装置。
【請求項８】
請求項１乃至５のいずれか記載の電源回路を含むことを特徴とする電子機器。
【請求項９】
請求項７記載の電気光学装置を含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路、表示ドライバ、電気光学装置及び電子機器に関する。
【背景技術】
【０００２】
携帯型の電子機器には、より一層の低消費電力化が求められる。このような電子機器に搭載される表示装置として、液晶装置が用いられることが多い。この液晶装置を駆動するためには、高い電圧や負の電圧等の複数の電源を必要とする。この場合、液晶装置を駆動する液晶駆動装置は、複数の電源を生成する電源回路を内蔵することがコストの観点からも望ましい。
【０００３】
このような電源回路は、昇圧回路を含む。この昇圧回路として、いわゆるチャージポンプ動作により昇圧した電圧を生成するチャージポンプ回路が採用されることが多い。チャージポンプ回路は、電荷を蓄積したコンデンサの一端を、スイッチ素子（例えば金属酸化膜半導体（Metal Oxide Semiconductor：ＭＯＳ）トランジスタ）により各種電圧に接続していくことで、該コンデンサに蓄積された電荷に対応した電圧を昇圧していく。このようなチャージポンプ回路を用いることで、低消費化を図ることができる。
【０００４】
ところで、チャージポンプ回路による昇圧効率を上げるためには、電荷の損失をできるだけ少なくする必要がある。そのため、チャージポンプ回路を構成するスイッチ素子のオン抵抗ができるだけ低くなるように構成される。ところが、チャージポンプ回路の動作を立ち上げる直前では、コンデンサに電荷が蓄積されていない状態となっているため、立ち上げ直後に、大きな電流（突入電流）が流れてしまうという問題がある。
【０００５】
そこで、立ち上げ直後に、いわゆるソフトスタート回路により昇圧動作を行わせることが行われている。このようなソフトスタート回路は、例えば特許文献１に開示されている。
【特許文献１】特開２００５−５７８６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
チャージポンプ回路を１次昇圧回路として用いる場合、２次昇圧回路、３次昇圧回路、レギュレータ等（広義には電源生成回路）は、１次昇圧回路で生成した昇圧電圧を電源電圧として動作する。このような２次昇圧回路等は、１次昇圧回路の立ち上げタイミングより後に立ち上げられることが多い。これは、２次昇圧回路等が、１次昇圧回路で昇圧電圧を安定して利用することを目的としたり、２次昇圧回路等の立ち上げ直後に発生する大電流に起因するラッチアップを防止することを目的としたりするからである。
【０００７】
ところが、２次昇圧回路等も、チャージポンプ動作のためのフライングコンデンサや出力安定化用のコンデンサが接続される。そのため、できるだけ効率よく電荷を蓄積させるために、２次昇圧回路等を構成する例えば電源出力段のスイッチ素子（トランジスタ）のオン抵抗が小さくなるように構成されることなる。このような場合に、特許文献１に開示された技術であっても、１次昇圧回路の立ち上げ（オン）時の突入電流を防止できるものの、２次昇圧回路等の立ち上げ時の突入電流を防止できないという問題がある。
【０００８】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、タイミングをずらして電源を生成する場合にも突入電流を防止できる電源回路、表示ドライバ、電気光学装置及び電子機器を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために本発明は、
所与の電圧を昇圧して１又は複数の電源電圧を生成するための電源回路であって、
チャージポンプ動作によりフライングコンデンサに蓄積された電荷を用いて昇圧電圧を生成するためのスイッチ素子を含むチャージポンプ制御回路と、
前記フライングコンデンサへの突入電流を防止するためのソフトスタート回路と、
安定化用コンデンサが接続され、前記昇圧電圧を電源として電源電圧を生成する電源生成回路とを含み、
前記チャージポンプ制御回路によるチャージポンプ動作により前記昇圧電圧が生成された状態で前記電源生成回路をオンした後には、前記スイッチ素子をオフ状態にすると共に、前記ソフトスタート回路によりチャージポンプ動作を行って前記昇圧電圧を生成する電源回路に関係する。
【００１０】
本発明によれば、安定化用コンデンサが接続され、チャージポンプ動作により昇圧された昇圧電圧を電源として電源電圧を生成する電源生成回路を含む場合に、チャージポンプ制御回路によるチャージポンプ動作により昇圧電圧が生成された状態で電源生成回路がオンとなる（立ち上げられる、起動される）。このとき、チャージポンプ制御回路のスイッチ素子をオフ状態にすると共に、ソフトスタート回路によりチャージポンプ動作を行って昇圧電圧を生成する。こうすることで、チャージポンプ制御回路に代わってチャージポンプ動作を行うソフトスタート回路によって、フライングコンデンサ及び安定化用コンデンサに大電流が流れないように制御される。その結果、電源回路（１次昇圧回路）の入力電圧の電圧レベルが変動することがなくなる。
【００１１】
また本発明に係る電源回路では、
前記電源回路をオンした直後に、前記ソフトスタート回路によりチャージポンプ動作を行って前記昇圧電圧を生成し、その後前記チャージポンプ制御回路によるチャージポンプ動作により前記昇圧電圧を生成することができる。
【００１２】
本発明によれば、上記の効果に加えて、電源回路をオンした（立ち上げた、起動した）直後にもソフトスタート回路により突入電流が低く抑えられるので、電源回路（１次昇圧回路）の入力電圧の電圧レベルが変動することがなくなる。
【００１３】
また本発明に係る電源回路では、
前記ソフトスタート回路が、
前記チャージポンプ制御回路のスイッチ素子と並列に設けられ、そのオン抵抗が前記チャージポンプ制御回路のスイッチ素子より高いスイッチ素子を含むことができる。
【００１４】
本発明によれば、簡素な構成で、ソフトスタート回路を構成することができる。
【００１５】
また本発明に係る電源回路では、
前記電源回路をオンした後、前記チャージポンプ制御回路のスイッチ素子のスイッチ制御をするかしないかにかかわらず、前記ソフトスタート回路のスイッチ素子のスイッチ制御を行うことができる。
【００１６】
本発明によれば、チャージポンプ制御回路及びソフトスタート回路のスイッチ素子のスイッチ制御を簡素化できると共に、ソフトスタート回路によるチャージポンプ動作を少しでも補助する役割を担わせることができる。
【００１７】
また本発明は、
所与の電圧を昇圧して１又は複数の電源電圧を生成するための電源回路であって、
チャージポンプ動作によりフライングコンデンサに蓄積された電荷を用いて昇圧電圧を生成するためのスイッチ素子を含むチャージポンプ制御回路と、
前記フライングコンデンサへの突入電流を防止するためのソフトスタート回路と、
安定化用コンデンサが接続され、前記昇圧電圧を電源として電源電圧を生成する電源生成回路とを含み、
前記電源回路をオンした後、前記スイッチ素子をオフ状態に設定した状態で、前記電源生成回路をオンし、前記ソフトスタート回路によりチャージポンプ動作を行って前記昇圧電圧を生成し、
その後、前記スイッチ素子のスイッチ制御により前記チャージポンプ動作を行って前記昇圧電圧を生成する電源回路に関係する。
【００１８】
本発明によれば、電源回路をオンした（立ち上げた）後、電源生成回路が立ち上げられた場合であっても、フライングコンデンサ及び安定化用コンデンサへの突入電流を低く抑えることができ、電源回路（１次昇圧回路）の入力電圧の電圧レベルの変動をなくすことができる。
【００１９】
また本発明は、
電気光学装置を駆動するための表示ドライバであって、
前記電気光学装置のソース線を駆動するソースドライバと、
前記ソースドライバの電源を生成する上記のいずれか記載の電源回路とを含む表示ドライバに関係する。
【００２０】
本発明によれば、タイミングをずらして電源を生成する場合にも突入電流を防止できる電源回路を含む表示ドライバを提供できる。
【００２１】
また本発明は、
複数のゲート線と
複数のソース線と、
複数の画素電極と、
前記複数のゲート線を走査するゲートドライバと、
階調データに基づいて前記複数のソース線を駆動するソースドライバと、
前記ゲートドライバ及び前記ソースドライバの少なくとも一方の電源を生成する上記のいずれか記載の電源回路とを含む電気光学装置に関係する。
【００２２】
本発明によれば、タイミングをずらして電源を生成する場合にも突入電流を防止できる電源回路を含む電気光学装置を提供できる。
【００２３】
また本発明は、
上記のいずれか記載の電源回路を含む電子機器に関係する。
【００２４】
また本発明は、
上記記載の電気光学装置を含む電子機器に関係する。
【００２５】
上記のいずれかの発明によれば、タイミングをずらして電源を生成する場合にも突入電流を防止できる電源回路を含む電子機器を提供できる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。
【００２７】
１．  電源回路
図１に、本実施形態における電源回路の構成の概要を示す。
【００２８】
電源回路１００は、システム電源電圧ＡＶＤＤとシステム接地電源電圧ＶＳＳとの間の電圧を昇圧して１又は複数の電源電圧を生成する。この電源回路１００は、昇圧回路１１０を含む。昇圧回路１１０は、フライングコンデンサに蓄積された電荷を用いて昇圧電圧を生成するチャージポンプ動作を行う。更に、電源回路１００は、電源生成回路としてレギュレータ１２０、１３０を含み、レギュレータ１２０、１３０が、昇圧回路１１０により生成された昇圧電圧を電源電圧として動作する。
【００２９】
より具体的には、昇圧回路１１０は、システム電源電圧ＡＶＤＤとシステム接地電源電圧ＶＳＳとの間の電圧を、システム接地電源電圧ＶＳＳを基準に正方向に２倍に昇圧した昇圧電圧を生成する。電源回路１００は、この昇圧電圧を、電源電圧ＶＯＵＴとして出力する。レギュレータ１２０は、電源電圧ＶＯＵＴを高電位側電源電圧として動作し、その出力を電源電圧ＶＤＤＨＳとして出力する。レギュレータ１３０は、電源電圧ＶＯＵＴを高電位側電源電圧として動作し、その出力を電源電圧ＶＣＯＭＨとして出力する。
【００３０】
昇圧回路１１０には、２倍昇圧のチャージポンプ動作を行うために、端子ＴＭ１、ＴＭ２を介してフライングコンデンサＦＣが接続される。また、昇圧回路１１０により生成された昇圧電圧が出力される電源線には、端子ＴＭ３を介して電源回路１００の外部に設けられた安定化用コンデンサＳＣ１の一端が接続される。レギュレータ１２０の出力電源線には、端子ＴＭ４を介して電源回路１００の外部に設けられた安定化用コンデンサＳＣ２の一端が接続される。レギュレータ１３０の出力電源線には、端子ＴＭ５を介して電源回路１００の外部に設けられた安定化用コンデンサＳＣ３の一端が接続される。安定化用コンデンサＳＣ１、ＳＣ２、ＳＣ３のそれぞれの他端には、例えばシステム接地電源電圧ＶＳＳが供給される。
【００３１】
安定化用コンデンサＳＣ１の容量を、昇圧回路１１０の出力ノードの負荷容量に比べて大きい容量とすることで、例えば外的な要因により昇圧回路１１０の出力先の電圧レベルが変動しても、該出力ノードの電位変動を抑えることができ、昇圧回路１１０の駆動能力を絞っても安定化させる働きを備えさせることができる。安定化用コンデンサＳＣ２、ＳＣ３の容量を、レギュレータ１２０、１３０の出力ノードの負荷容量に比べて大きい容量とすることで、例えば外的な要因によりレギュレータ１２０、１３０の出力先の電圧レベルが変動しても、該出力ノードの電位変動を抑えることができ、レギュレータ１２０、１３０の駆動能力を絞っても安定化させる働きを備えさせることができる。
【００３２】
なお図１では、昇圧回路１１０は、１次昇圧回路として昇圧倍率を２倍としたが、昇圧倍率に本実施形態が限定されるものではない。また、図１では、電源生成回路としてレギュレータ１２０、１３０が設けられるものとして説明したが、電源生成回路の数に限定されるものではなく１種類や３種類以上であってもよい。また、図１では、電源生成回路としてレギュレータが設けられるものとして説明したが、本実施形態がレギュレータに限定されるものではなく、昇圧回路（チャージポンプ回路）であってもよい。
【００３３】
図２に、図１の昇圧回路１１０の構成例の回路図を示す。
【００３４】
図２において、図１と同一部分には同一符号を付し、適宜説明を省略する。
【００３５】
昇圧回路１１０は、チャージポンプ（Charge Pump：以下、ＣＰ）制御回路１１２、ソフトスタート回路１１４を含む。ＣＰ制御回路１１２は、フライングコンデンサＦＣへの電荷の充放電を行うチャージポンプ動作を行う。ソフトスタート回路１１４は、フライングコンデンサへの突入電流を防止する制御を行う。
【００３６】
ＣＰ制御回路１１２は、チャージポンプ動作によりフライングコンデンサＦＣに蓄積された電荷を用いて昇圧電圧を生成するためのスイッチ素子を含む。より具体的には、ＣＰ制御回路１１２は、昇圧電圧が出力される出力電源線とシステム電源電圧ＡＶＤＤが供給される電源線との間に直列に挿入されるＰ型（広義には第１導電型）ＭＯＳトランジスタ（以下、単にトランジスタ）ＰＴ１、ＰＴ２を含む。また、ＣＰ制御回路１１２は、システム電源電圧ＡＶＤＤが供給される電源線とシステム接地電源電圧ＶＳＳが供給される電源線との間に直列に挿入されるＰ型ＭＯＳトランジスタＰＴ３、Ｎ型（広義には第２導電型）ＭＯＳトランジスタ（以下、単にトランジスタ）ＮＴ１を含む。
【００３７】
トランジスタＰＴ１のゲートには、チャージクロックＣＫ１Ｐが供給される。トランジスタＰＴ２のゲートには、チャージクロックＣＫ２Ｐが供給される。トランジスタＰＴ３のゲートには、チャージクロックＣＫ３Ｐが供給される。トランジスタＮＴ１のゲートには、チャージクロックＣＫ１Ｎが供給される。
【００３８】
トランジスタＰＴ１のソースに、昇圧電圧が出力される電源線が接続される。トランジスタＰＴ１、ＰＴ２の接続ノードに、端子ＴＭ２を介してフライングコンデンサＦＣの一端が接続される。トランジスタＰＴ３、ＮＴ１の接続ノードに、端末ＴＭ１を介してフライングコンデンサＦＣの他端が接続される。
【００３９】
図３に、図２のチャージクロックＣＫ１Ｐ、ＣＫ２Ｐ、ＣＫ３Ｐ、ＣＫ１Ｎのタイミングを模式的に示す。
【００４０】
チャージクロックＣＫ１ＰがＬレベルのとき、チャージクロックＣＫ２ＰがＨレベル、チャージクロックＣＫ３Ｐ、ＣＫ１ＮがＬレベルとなる（期間ＰＨ１）。また、チャージクロックＣＫ１ＰがＨレベルのとき、チャージクロックＣＫ２ＰがＨレベル、チャージクロックＣＫ３Ｐ、ＣＫ１ＮがＨレベルとなる（期間ＰＨ２）。
【００４１】
期間ＰＨ１では、トランジスタＰＴ１がオン、トランジスタＰＴ２がオフとなり、端子ＴＭ２を介して接続されるフライングコンデンサＦＣの一端の電圧が、端子ＴＭ３を介して出力電源線に出力される。このとき、トランジスタＰＴ３がオン、トランジスタＮＴ１がオフとなり、端子ＴＭ１を介して接続されるフライングコンデンサＦＣに他端には、システム接地電源電圧ＡＶＤＤが供給される。
【００４２】
期間ＰＨ２では、トランジスタＰＴ１がオフ、トランジスタＰＴ２がオンとなり、端子ＴＭ２を介して接続されるフライングコンデンサＦＣの一端には、システム接地電源電圧ＡＶＤＤが供給される。このとき、トランジスタＰＴ３がオフ、トランジスタＮＴ１がオンとなるため、端子ＴＭ１を介して接続されるフライングコンデンサＦＣの他端には、システム接地電源電圧ＶＳＳが供給される。従って、期間ＰＨ２では、フライングコンデンサＦＣには、システム接地電源電圧ＡＶＤＤとシステム接地電源電圧ＶＳＳとの間の電圧に対応した電荷が蓄積される。
【００４３】
そして、再び、期間ＰＨ１では、上述のように出力電源線に、フライングコンデンサＦＣの一端の電圧が出力される。このとき、端子ＴＭ１に接続されるフライングコンデンサＦＣ他端の電圧がシステム接地電源電圧ＡＶＤＤとなるため、出力電源線の電圧は、システム接地電源電圧ＡＶＤＤとシステム接地電源電圧ＶＳＳとの間の電圧の２倍の電圧となる。安定化用コンデンサＳＣ１は、出力電源線の電圧に対応した電荷を蓄積するため、その後、期間ＰＨ２では安定化用コンデンサＳＣ１に蓄積された電荷に対応した電圧を昇圧電圧として出力し、期間ＰＨ１では上述したように電荷が蓄積される。
【００４４】
なお、トランジスタＰＴ１、ＰＴ２が同時にオンとならないように、チャージクロックＣＫ１Ｐ、ＣＫ２Ｐを変化させることが望ましい。また、トランジスタＰＴ２、ＰＴ３が同時にオンとならないように、チャージクロックＣＫ２Ｐ、ＣＫ３Ｐを変化させることが望ましい。更に、トランジスタＰＴ３、ＮＴ１が同時にオンとならないように、チャージクロックＣＫ３Ｐ、ＣＫ１Ｎを変化させることが望ましい。
【００４５】
ところで、昇圧回路１１０の昇圧効率を上げるためには、電荷の損失をできるだけ少なくすることが望ましい。そのため、ＣＰ制御回路１１２のトランジスタＰＴ１〜ＰＴ３、ＮＴ１のオン抵抗ができるだけ小さくなるように構成される。従って、立ち上げ（オン）直後では、フライングコンデンサＦＣや安定化用コンデンサＳＣ１には電荷が蓄積されておらず、非常に大きな電流が流れてしまう。
【００４６】
図４（Ａ）、図４（Ｂ）に、突入電流の説明図を示す。
【００４７】
例えば安定化用コンデンサＳＣ１の容量は、出力電源線の安定化を目的とするため、上述のように大きい方が望ましく、安定化用コンデンサＳＣ１の容量Ｃは１μＦである。このとき、ＣＰ制御回路１１２の出力時のオン抵抗と配線抵抗との合成抵抗Ｒを５オームとすると、図４（Ａ）に示す回路構成となり、例えば１００ミリアンペアを超える電流が流れてしまうこともある。図４（Ｂ）は横軸に時間、縦軸に電流とすると、丸印ＰＫの部分で突入電流が発生する。この突入電流は、ラッチアップを発生させたり、システム電源電圧ＡＶＤＤのレベルを変動させたりする。
【００４８】
そこで、図２のソフトスタート回路１１４が、上述の突入電流を防止する制御を行う。電源回路１００（昇圧回路１１０）をオンした（立ち上げた、起動した）直後に、ソフトスタート回路１１４によりチャージポンプ動作を行って昇圧電圧を生成し、その後チャージポンプ制御回路１１２によるチャージポンプ動作により昇圧電圧を生成する。ソフトスタート回路１１４は、各スイッチ素子が、ＣＰ制御回路１１２の各スイッチ素子と並列に設けられ、そのオン抵抗がＣＰ制御回路１１２のスイッチ素子より高いスイッチ素子を含む。そして、ソフトスタート回路１１４は、その動作時にはＣＰ制御回路１１２と同一タイミングで動作するようになっている。
【００４９】
より具体的には、ソフトスタート回路１１４は、昇圧電圧が出力される出力電源線とシステム電源電圧ＡＶＤＤが供給される電源線との間に直列に挿入されるＰ型ＭＯＳトランジスタ（以下、単にトランジスタ）ＳＰＴ１、ＳＰＴ２を含む。また、ソフトスタート回路１１４は、システム電源電圧ＡＶＤＤが供給される電源線とシステム接地電源電圧ＶＳＳが供給される電源線との間に直列に挿入されるＰ型ＭＯＳトランジスタＳＰＴ３、Ｎ型（広義には第２導電型）ＭＯＳトランジスタ（以下、単にトランジスタ）ＳＮＴ１を含む。
【００５０】
トランジスタＳＰＴ１がオンしたときのソース・ドレイン間抵抗（オン抵抗）は、トランジスタＰＴ１がオンしたときのソース・ドレイン間抵抗（オン抵抗）より高い。トランジスタＳＰＴ２がオンしたときのソース・ドレイン間抵抗（オン抵抗）は、トランジスタＰＴ２がオンしたときのソース・ドレイン間抵抗（オン抵抗）より高い。トランジスタＳＰＴ３がオンしたときのソース・ドレイン間抵抗（オン抵抗）は、トランジスタＰＴ３がオンしたときのソース・ドレイン間抵抗（オン抵抗）より高い。トランジスタＳＮＴ１がオンしたときのソース・ドレイン間抵抗（オン抵抗）は、トランジスタＮＴ１がオンしたときのソース・ドレイン間抵抗（オン抵抗）より高い。
【００５１】
トランジスタＳＰＴ１のゲートには、チャージクロックＳＫ１Ｐが供給される。ランジスタＳＰＴ２のゲートには、チャージクロックＳＫ２Ｐが供給される。トランジスタＳＰＴ３のゲートには、チャージクロックＳＫ３Ｐが供給される。トランジスタＳＮＴ１のゲートには、チャージクロックＳＫ１Ｎが供給される。
【００５２】
トランジスタＳＰＴ１のソースに、昇圧電圧が出力される電源線が接続される。トランジスタＳＰＴ１、ＳＰＴ２の接続ノードに、端子ＴＭ２を介してフライングコンデンサＦＣの一端が接続される。トランジスタＳＰＴ３、ＳＮＴ１の接続ノードに、端末ＴＭ１を介してフライングコンデンサＦＣの他端が接続される。
【００５３】
ソフトスタート回路１１４は、以上のように構成されるため、チャージクロックＳＫ１Ｐ〜ＳＫ３Ｐ、ＳＫ１ＮをチャージクロックＣＫ１Ｐ〜ＣＫ３Ｐ、ＣＫ１Ｎと同じタイミングで動作させると、ＣＰ制御回路１１２によるチャージポンプ動作時に比べて昇圧効率が低下するが、フライングコンデンサＦＣや安定化用コンデンサＳＣ１への突入電流を抑えることができるようになる。
【００５４】
そこで、本実施形態では、まず、電源回路１００をオンした直後に、ソフトスタート回路１１４によりチャージポンプ動作を行って昇圧電圧を生成する。更に、本実施形態では、ＣＰ制御回路１１２によるチャージポンプ動作により昇圧電圧が生成された状態でレギュレータ１２０、１３０（電源生成回路）を立ち上げた（オンした、起動した）後には、ＣＰ制御回路１１２のトランジスタＰＴ１〜ＰＴ３、ＮＴ１をオフ状態にすると共に、ソフトスタート回路１１４によりチャージポンプ動作を行って昇圧電圧を生成する。
【００５５】
図５に、チャージクロックＣＫ１Ｐ〜ＣＫ３Ｐ、ＣＫ１Ｎ、ＳＫ１Ｐ〜ＳＫ３Ｐ、ＳＫ１Ｎのタイミングの一例を示す。
【００５６】
電源回路１００を立ち上げると、まず昇圧回路１１０が立ち上げられる。その後、電源生成回路としてのレギュレータ１２０、１３０がオンとなる。昇圧回路１１０を立ち上げた後に、ソフトスタート期間が開始される。ソフトスタート期間では、チャージクロックＣＫ１Ｐ〜ＣＫ３Ｐ、ＣＫ１ＮによりトランジスタＰＴ１〜ＰＴ３、ＮＴ１をオフ状態に設定したまま、チャージクロックＳＫ１Ｐ〜ＳＫ３Ｐ、ＳＫ１Ｎを動作させる。即ち、ソフトスタート期間では、チャージクロックＳＫ１Ｐ〜ＳＫ３Ｐ、ＳＫ１Ｎを図３と同様のタイミングで動作させる。この結果、ソフトスタート期間では、ソフトスタート回路１１４によりチャージポンプ動作が行われ、突入電流を防止した状態で、昇圧電圧が生成される。
【００５７】
ソフトスタート期間が終了すると、チャージクロックＣＫ１Ｐ〜ＣＫ３Ｐ、ＳＫ１Ｎを動作させる。このとき、電流は、オン抵抗の小さい経路に流れるため、チャージクロックＳＫ１Ｐ〜ＳＫ３Ｐ、ＳＫ１Ｎは、ソフトスタート期間と同様に継続して動作させてもよい。即ち、昇圧回路１１０（電源回路１００）をオンした後、ＣＰ制御回路のスイッチ素子のスイッチ制御をするかしないかにかかわらず、ソフトスタート回路１１４のスイッチ素子のスイッチ制御を行う。こうすることで、チャージクロックＣＫ１Ｐ〜ＣＫ３Ｐ、ＣＫ１Ｎ、ＳＫ１Ｐ〜ＳＫ３Ｐ、ＳＫ１Ｎの動作制御を簡素化できると共に、ソフトスタート期間後におけるチャージポンプ動作を少しでも補助する役割を担わせることができる。この結果、ソフトスタート期間後では、ＣＰ制御回路１１２によりチャージポンプ動作が行われる。このとき、既にフライングコンデンサＦＣや安定化用コンデンサＳＣ１には電荷が蓄積されているため、突入電流が発生することがない。しかも、トランジスタＰＴ１〜ＰＴ３、ＮＴ１によりチャージポンプ動作が行われるため、昇圧効率を高めることができる。
【００５８】
次に、レギュレータ１２０、１３０のうちレギュレータ１２０が立ち上げられる。このとき、ソフトスタート期間と同様に、チャージクロックＣＫ１Ｐ〜ＣＫ３Ｐ、ＣＫ１ＮによりトランジスタＰＴ１〜ＰＴ３、ＮＴ１をオフ状態に設定したまま、チャージクロックＳＫ１Ｐ〜ＳＫ３Ｐ、ＳＫ１Ｎを動作させる。即ち、チャージクロックＳＫ１Ｐ〜ＳＫ３Ｐ、ＳＫ１Ｎを図３と同様のタイミングで動作させる。この結果、ソフトスタート回路１１４によりチャージポンプ動作が行われ、突入電流を防止した状態で、昇圧電圧が生成される。これにより、レギュレータ１２０の出力に接続される安定化用コンデンサＳＣ２への突入電流を防止することができる。
【００５９】
その後、レギュレータ１２０を立ち上げた後、所与の期間が経過すると、チャージクロックＣＫ１Ｐ〜ＣＫ３Ｐ、ＳＫ１Ｎを動作させる。このとき、電流は、オン抵抗の小さい経路に流れるため、チャージクロックＳＫ１Ｐ〜ＳＫ３Ｐ、ＳＫ１Ｎは、ソフトスタート期間と同様に継続して動作させてもよい。
【００６０】
そして、次にレギュレータ１３０が立ち上げられると、ソフトスタート期間と同様に、チャージクロックＣＫ１Ｐ〜ＣＫ３Ｐ、ＣＫ１ＮによりトランジスタＰＴ１〜ＰＴ３、ＮＴ１をオフ状態に設定したまま、チャージクロックＳＫ１Ｐ〜ＳＫ３Ｐ、ＳＫ１Ｎを動作させる。
【００６１】
このように、昇圧回路１１０の立ち上げ後、該昇圧回路１１０により生成される昇圧電圧を電源電圧とする電源生成回路を立ち上げるたびに、ＣＰ制御回路１１２の動作を停止させてソフトスタート回路１１４により昇圧電圧を生成させることで、各電源生成回路に接続される安定化用コンデンサ（或いはフライングコンデンサも同様）への突入電流を低く抑えることができるようになる。
【００６２】
以上のようなチャージクロックＣＫ１Ｐ〜ＣＫ３Ｐ、ＣＫ１Ｎ、ＳＫ１Ｐ〜ＳＫ３Ｐ、ＳＫ１Ｎは、電源回路１００の内部又は外部に設けられた図示しない制御回路において生成される。
【００６３】
図６（Ａ）、図６（Ｂ）に、本実施形態の効果の説明図を示す。
【００６４】
図６（Ａ）は、図５のソフトスタート期間のみＣＰ制御回路１１２の動作を停止させた場合のシステム電源電圧ＡＶＤＤの電圧変動を模式的に示す。
【００６５】
昇圧回路１１０（電源回路１００）がオンにされてソフトスタート期間が開始されると、ソフトスタート回路１１４により昇圧電圧が生成される。その後、タイミングＴＧ１にレギュレータ１２０が立ち上げられると、安定化用コンデンサＳＣ２への突入電流が発生し、昇圧回路１１０の出力電源線の電位が変動する。この変動は、昇圧回路１１０の出力電源線を介してシステム電源電圧ＡＶＤＤが供給される電源線にも伝わる。そのため、システム電源電圧ＡＶＤＤの電圧レベルの変動は、システム電源電圧ＡＶＤＤが供給される他の回路の誤動作を招く。
【００６６】
また、その後、タイミングＴＧ２にレギュレータ１３０が立ち上げられると、今度は、安定化用コンデンサＳＣ３への突入電流が発生し、昇圧回路１１０の出力電源線の電位が再び変動する。この変動もまた、昇圧回路１１０の出力電源線を介してシステム電源電圧ＡＶＤＤが供給される電源線にも伝わる。
【００６７】
図６（Ｂ）は、図５に示すように、レギュレータ１２０、１３０が立ち上げられるたびに、ＣＰ制御回路１１２の動作を停止させた場合のシステム電源電圧ＡＶＤＤの電圧変動を模式的に示す。
【００６８】
昇圧回路１１０がオンにされてソフトスタート期間が開始されると、ソフトスタート回路１１４により昇圧電圧が生成される。その後、タイミングＴＧ１にレギュレータ１２０が立ち上げられると、図６（Ｂ）の場合にはソフトスタート回路１１４のみが動作し、安定化用コンデンサＳＣ２への突入電流を低く抑えることができる。従って、昇圧回路１１０の出力電源線の電位の変動を抑えることができる。これにより、システム電源電圧ＡＶＤＤの電圧レベルの変動が伝達されることがなくなり、システム電源電圧ＡＶＤＤが供給される他の回路の誤動作を招く事態がなくなる。
【００６９】
また、その後、タイミングＴＧ２にレギュレータ１３０が立ち上げられると、同様に、安定化用コンデンサＳＣ３への突入電流を低く抑えることができる。従って、昇圧回路１１０の出力電源線の電位の変動を抑えることができ、システム電源電圧ＡＶＤＤが供給される他の回路の誤動作を招く事態がなくなる。
【００７０】
以上のように、本実施形態では、安定化用コンデンサ等のコンデンサが接続される電源生成回路が、昇圧回路１１０においてチャージポンプ方式で昇圧された昇圧電圧を電源電圧として動作する場合に、昇圧回路１１０をオンした後に電源生成回路がオンされるたびに、ソフトスタート回路１１４によりチャージポンプ動作を行わせている。こうすることで、昇圧回路１１０の立ち上げ時のみならず、電源生成回路が立ち上げられるたびに発生する突入電流を低く抑えることができるようになる。
【００７１】
１．１  変形例
本実施形態では、ソフトスタート期間後に電源生成回路を立ち上げ、その際に上述のようにソフトスタート回路１１４のみを動作させるようにしていたが、これに限定されるものではない。
【００７２】
本実施形態の変形例における電源回路の構成は、本実施形態と同様である。本変形例における電源回路が、本実施形態の電源回路と異なる点は、電源生成回路の立ち上げタイミング（オンタイミング、起動タイミング）とチャージクロックＣＫ１Ｐ〜ＣＫ３Ｐ、ＣＫ１Ｎの与え方である。
【００７３】
図７に、本変形例におけるチャージクロックＣＫ１Ｐ〜ＣＫ３Ｐ、ＣＫ１Ｎ、ＳＫ１Ｐ〜ＳＫ３Ｐ、ＳＫ１Ｎのタイミングの一例を示す。
【００７４】
図７において、図５と同一部分には同一符号を付し、適宜説明を省略する。本変形例では、昇圧回路１１０をオンした後に開始されるソフトスタート期間において、電源生成回路を順次立ち上げるようにしている。従って、ソフトスタート期間では、オン抵抗の高いトランジスタによりチャージポンプ動作が行われるため、安定化用コンデンサＳＣ１〜ＳＣ３のすべてに流れる突入電流を低く抑えることができるようになる。
【００７５】
その後、チャージクロックＣＫ１Ｐ〜ＣＫ３Ｐ、ＣＫ１Ｎ、ＳＫ１Ｐ〜ＳＫ３Ｐ、ＳＫ１Ｎを図３に示すように動作させる。こうすることで、ソフトスタート期間後では、オン抵抗の低いトランジスタＰＴ１〜ＰＴ３、ＮＴ１によりチャージポンプ動作が行われる。
【００７６】
以上のように本変形例によれば、昇圧回路１１０をオンした後、電源生成回路が立ち上げられた場合であっても、安定化用コンデンサＳＣ１〜ＳＣ３への突入電流を低く抑えることができ、システム電源電圧ＡＶＤＤへの変動をなくすことができるようになる。
【００７７】
２．  液晶装置
次に、本実施形態又は本変形例における電源回路が適用される表示ドライバ、これを含む液晶装置、電気光学装置及び電子機器について説明する。
【００７８】
図８に、本実施形態の電源回路を含む液晶装置のブロック図の例を示す。
【００７９】
この液晶装置１０（広義には表示装置）は、表示パネル１２（狭義にはＬＣＤ（Liquid
Crystal Display）パネル）、ソースドライバ２０（広義にはデータ線駆動回路）、ゲートドライバ３０（広義には走査線駆動回路）、表示コントローラ４０、電源回路５０を含む。なお、液晶装置１０にこれらのすべての回路ブロックを含める必要はなく、その一部の回路ブロックを省略する構成にしてもよい。
【００８０】
ここで表示パネル１２（広義には電気光学装置）は、複数のゲート線（広義には走査線）と、複数のソース線（広義にはデータ線）と、ゲート線及びソース線により特定される画素電極を含む。この場合、ソース線に薄膜トランジスタＴＦＴ（Thin Film Transistor、広義にはスイッチング素子）を接続し、このＴＦＴに画素電極を接続することで、アクティブマトリクス型の液晶装置を構成できる。
【００８１】
より具体的には、表示パネル１２はアクティブマトリクス基板（例えばガラス基板）に形成される。このアクティブマトリクス基板には、図１のＹ方向に複数配列されそれぞれＸ方向に伸びるゲート線Ｇ１〜ＧＭ（Ｍは２以上の自然数）と、Ｘ方向に複数配列されそれぞれＹ方向に伸びるソース線Ｓ１〜ＳＮ（Ｎは２以上の自然数）とが配置されている。また、ゲート線ＧＫ（１≦Ｋ≦Ｍ、Ｋは自然数）とソース線ＳＬ（１≦Ｌ≦Ｎ、Ｌは自然数）との交差点に対応する位置に、薄膜トランジスタＴＦＴＫＬ（広義にはスイッチング素子）が設けられている。
【００８２】
ＴＦＴＫＬのゲート電極はゲート線ＧＫに接続され、ＴＦＴＫＬのソース電極はソース線ＳＬに接続され、ＴＦＴＫＬのドレイン電極は画素電極ＰＥＫＬに接続されている。この画素電極ＰＥＫＬと、画素電極ＰＥＫＬと液晶（広義には電気光学物質）を挟んで対向するコモン電極ＣＥ（共通電極、対向電極）との間には、液晶容量ＣＬＫＬ（液晶素子）及び補助容量ＣＳＫＬが形成されている。そして、ＴＦＴＫＬ、画素電極ＰＥＫＬ等が形成されるアクティブマトリクス基板とコモン電極ＣＥが形成される対向基板との間に液晶が封入されるように形成され、画素電極ＰＥＫＬとコモン電極ＣＥとの間の印加電圧に応じて画素の透過率が変化するようになっている。
【００８３】
なお、コモン電極ＣＥに与えられるコモン電圧ＶＣＯＭの電圧レベル（高電位側電圧ＶＣＯＭＨ、低電位側電圧ＶＣＯＭＬ）は、電源回路５０に含まれるコモン電圧生成回路より生成される。また、コモン電極ＣＥを対向基板上に一面に形成せずに、各ゲート線に対応するように帯状に形成してもよい。
【００８４】
ソースドライバ２０は、階調データに基づいて表示パネル１２のソース線Ｓ１〜ＳＮを駆動する。一方、ゲートドライバ３０は、表示パネル１２のゲート線Ｇ１〜ＧＭを走査（順次駆動）する。
【００８５】
表示コントローラ４０は、図示しない中央処理装置（Central Processing Unit：ＣＰＵ）等のホストにより設定された内容に従って、ソースドライバ２０、ゲートドライバ３０及び電源回路５０を制御する。より具体的には、表示コントローラ４０は、ソースドライバ２０及びゲートドライバ３０に対しては、例えば動作モードの設定や内部で生成した垂直同期信号や水平同期信号の供給を行い、電源回路５０に対しては、コモン電極ＣＥに印加するコモン電圧ＶＣＯＭの電圧レベルの極性反転タイミングの制御、チャージクロックＣＫ１Ｐ〜ＣＫ３Ｐ、ＣＫ１Ｎ、ＳＫ１Ｐ〜ＳＫ３Ｐ、ＳＫ３Ｎの停止制御、ソフトスタート期間の設定等の制御を行う。
【００８６】
電源回路５０は、外部から供給される基準電圧に基づいて、表示パネル１２の駆動に必要な各種の電圧レベル（階調電圧）や、コモン電極ＣＥのコモン電圧ＶＣＯＭの電圧レベルを生成する。電源回路５０は、本実施形態又は本変形例における電源回路の機能を有する。なお、電源回路５０は、ゲートドライバ３０及びソースドライバ２０の少なくとも一方の電源を生成するものであってもよい。
【００８７】
このような構成の液晶装置１０は、表示コントローラ４０の制御の下、外部から供給される階調データに基づいて、ソースドライバ２０、ゲートドライバ３０及び電源回路５０が協調して表示パネル１２を駆動する。
【００８８】
なお、図８では、液晶装置１０が表示コントローラ４０を含む構成になっているが、表示コントローラ４０を液晶装置１０の外部に設けてもよい。或いは、表示コントローラ４０と共にホストを液晶装置１０に含めるようにしてもよい。また、ソースドライバ２０、ゲートドライバ３０、表示コントローラ４０、電源回路５０の一部又は全部を表示パネル１２上に形成してもよい。
【００８９】
また図８において、ソースドライバ２０、ゲートドライバ３０及び電源回路５０を集積化して、半導体装置（集積回路、ＩＣ）として表示ドライバ６０を構成してもよい。また表示ドライバ６０が、表示コントローラ４０を内蔵してもよい。或いは図８において、表示ドライバ６０が、ソースドライバ２０及びゲートドライバ３０のいずれか一方と、電源回路５０とを集積化した半導体装置であってもよい。
【００９０】
２．１  ソースドライバ
図９に、図８のソースドライバ２０の構成例を示す。
【００９１】
ソースドライバ２０は、シフトレジスタ２２、ラインラッチ２４、２６、ＤＡＣ２８（Digital-to-Analog Converter）（広義にはデータ電圧生成回路）、出力バッファ２９を含む。
【００９２】
シフトレジスタ２２は、各ソース線に対応して設けられ、順次接続された複数のフリップフロップを含む。このシフトレジスタ２２は、クロック信号ＣＬＫに同期してイネーブル入出力信号ＥＩＯを保持すると、順次クロック信号ＣＬＫに同期して隣接するフリップフロップにイネーブル入出力信号ＥＩＯをシフトする。
【００９３】
ラインラッチ２４には、表示コントローラ４０から例えば１８ビット（６ビット（階調データ）×３（ＲＧＢ各色））単位で階調データ（ＤＩＯ）が入力される。ラインラッチ２４は、この階調データ（ＤＩＯ）を、シフトレジスタ２２の各フリップフロップで順次シフトされたイネーブル入出力信号ＥＩＯに同期してラッチする。
【００９４】
ラインラッチ２６は、表示コントローラ４０から供給される水平同期信号ＬＰに同期して、ラインラッチ２４でラッチされた１水平走査単位の階調データをラッチする。
【００９５】
ＤＡＣ２８は、各ソース線に供給すべきアナログのデータ電圧を生成する。具体的にはＤＡＣ２８は、ラインラッチ２６からのデジタルの階調データに基づいて、図８の電源回路５０からの階調電圧のいずれかを選択し、デジタルの階調データに対応するアナログのデータ電圧を出力する。
【００９６】
出力バッファ２９は、ＤＡＣ２８からのデータ電圧をバッファリングしてソース線に出力し、ソース線を駆動する。具体的には、出力バッファ２９は、各ソース線毎に設けられたボルテージフォロワ接続の演算増幅回路ＯＰＣを含み、これらの各演算増幅回路ＯＰＣが、ＤＡＣ２８からのデータ電圧をインピーダンス変換して、各ソース線に出力する。
【００９７】
なお、図９では、デジタルの階調データをデジタル・アナログ変換して、出力バッファ２９を介してソース線に出力する構成を採用しているが、アナログの映像信号をサンプル・ホールドして、出力バッファ２９を介してソース線に出力する構成を採用することもできる。
【００９８】
２．２  ゲートドライバ
図１０に、図８のゲートドライバ３０の構成例を示す。
【００９９】
ゲートドライバ３０は、シフトレジスタ３２、レベルシフタ３４、出力バッファ３６を含む。
【０１００】
シフトレジスタ３２は、各ゲート線に対応して設けられ、順次接続された複数のフリップフロップを含む。このシフトレジスタ３２は、クロック信号ＣＬＫに同期してイネーブル入出力信号ＥＩＯをフリップフロップに保持すると、順次クロック信号ＣＬＫに同期して隣接するフリップフロップにイネーブル入出力信号ＥＩＯをシフトする。ここで入力されるイネーブル入出力信号ＥＩＯは、表示コントローラ４０から供給される垂直同期信号である。
【０１０１】
レベルシフタ３４は、シフトレジスタ３２からの電圧レベルを、表示パネル１２の液晶素子とＴＦＴのトランジスタ能力とに応じた電圧レベルにシフトする。この電圧レベルとしては、例えば２０Ｖ〜５０Ｖの高い電圧レベルが必要とされるため、他のロジック回路部とは異なる高耐圧プロセスが用いられる。
【０１０２】
出力バッファ３６は、レベルシフタ３４によってシフトされた走査電圧をバッファリングしてゲート線に出力し、ゲート線を駆動する。
【０１０３】
２．３  電源回路
図１１に、図８の電源回路５０の構成例を示す。
【０１０４】
電源回路５０は、正方向２倍昇圧回路５２、走査電圧生成回路５４、コモン電圧生成回路５６を含む。この電源回路５０には、システム接地電源電圧ＶＳＳ（第１の電源電圧）及びシステム電源電圧ＡＶＤＤが供給される。
【０１０５】
正方向２倍昇圧回路５２には、システム接地電源電圧ＶＳＳ及びシステム電源電圧ＡＶＤＤが供給される。そして正方向２倍昇圧回路５２は、システム接地電源電圧ＶＳＳを基準に、システム電源電圧ＡＶＤＤを正方向に２倍に昇圧した電源電圧ＶＯＵＴ（第２の電源電圧）を生成する。即ち正方向２倍昇圧回路５２は、システム接地電源電圧ＶＳＳとシステム電源電圧ＡＶＤＤとの間の電圧差を２倍に昇圧する。このような正方向２倍昇圧回路５２は、公知のチャージポンプ回路により構成できる。電源電圧ＶＯＵＴは、ソースドライバ２０、ゲートドライバ３０やコモン電圧生成回路５６に供給される。なお正方向２倍昇圧回路５２は、２倍以上の昇圧倍率で昇圧後にレギュレータで電圧レベルを調整して、システム電源電圧ＡＶＤＤを正方向に２倍に昇圧した電源電圧ＶＯＵＴを出力することが望ましい。レギュレータ１２０は、電源電圧ＶＯＵＴをレギュレートし、ソースドライバ２０に供給される。
【０１０６】
走査電圧生成回路５４には、システム接地電源電圧ＶＳＳ及び電源電圧ＶＯＵＴが供給される。そして走査電圧生成回路５４は、走査電圧を生成する。走査電圧は、ゲートドライバ３０によって駆動されるゲート線に印加される電圧である。この走査電圧の高電位側電圧はＶＤＤＨＧであり、低電位側電圧はＶＥＥである。本実施形態では、走査電圧の高電位側電圧ＶＤＤＨＧ、低電位側電圧ＶＥＥがコモン電圧生成回路５６にも供給されるようになっている。
【０１０７】
コモン電圧生成回路５６は、コモン電圧ＶＣＯＭを生成する。コモン電圧生成回路５６は、極性反転信号ＰＯＬに基づいて、高電位側電圧ＶＣＯＭＨ又は低電位側電圧ＶＣＯＭＬのいずれかの電圧を、コモン電圧ＶＣＯＭとして出力する。極性反転信号ＰＯＬは、極性反転タイミングに合わせて表示コントローラ４０によって生成される。
【０１０８】
図１２に、図１１の走査電圧生成回路５４の構成例を示す。
【０１０９】
走査電圧生成回路５４は、正方向５倍昇圧回路５８、負方向２倍昇圧回路５９を含む。
【０１１０】
正方向５倍昇圧回路５８は、システム接地電源電圧ＶＳＳを基準に、電源電圧ＶＯＮＲＥＧを正方向に３倍に昇圧した走査電圧の高電位側電圧ＶＤＤＨＧを生成する。電源電圧ＶＯＮＲＥＧは、電源電圧ＶＯＵＴをレギュレータで調整した電圧である。正方向５倍昇圧回路５８は、システム接地電源電圧ＶＳＳと電源電圧ＶＯＮＲＥＧとの間の電圧差を５倍に昇圧する。このような正方向５倍昇圧回路５８は、公知のチャージポンプ回路により構成できる。
【０１１１】
負方向２倍昇圧回路５９は、システム接地電源電圧ＶＳＳを基準に、電源電圧ＶＯＵＴを負方向に２倍に昇圧した走査電圧の低電位側電圧ＶＥＥを生成する。即ち負方向２倍昇圧回路５９は、システム接地電源電圧ＶＳＳと電源電圧ＶＯＵＴとの間の電圧差を（−２）倍に昇圧する。このような負方向２倍昇圧回路５９は、公知のチャージポンプ回路により構成できる。
【０１１２】
なお正方向５倍昇圧回路５８、負方向２倍昇圧回路５９は、それぞれ所定以上の昇圧倍率で昇圧後にレギュレータで電圧レベルを調整して、調整後の電圧を出力してもよい。
【０１１３】
図１１におけるコモン電圧生成回路５６が走査電圧生成回路５４のように高耐圧プロセスを用いて形成された場合、コモン電圧生成回路５６を構成する金属酸化膜半導体（Metal Oxide Semiconductor：ＭＯＳ）トランジスタのゲート電圧の振幅が、走査電圧生成回路５４によって生成された高電位側電圧ＶＤＤＨＧ及び低電位側電圧ＶＥＥの間の振幅であることが望ましい。この場合、各ＭＯＳトランジスタが導通状態になったときに、インピーダンスを十分に下げることができる。
【０１１４】
図１３に、図１１の電源回路５０のハードウェア構成例を示す。
【０１１５】
但し、図１３において図１と同一部分には同一符号を付し、適宜説明を省略する。図１３において、１次昇圧回路８０が図１の昇圧回路１１０の機能を実現する。２次昇圧回路８２は、システム電源電圧ＡＶＤＤとシステム接地電源電圧ＶＳＳとの間の電圧を、システム接地電源電圧ＶＳＳを基準に負方向に昇圧する。２次昇圧回路８２によって生成された電源電圧を低電位側の電源電圧とし、１次昇圧回路８０によって生成された電源電圧を高電位側の電源電圧として、レギュレータ８４は、コモン電圧ＶＣＯＭの低電位側電圧ＶＣＯＭＬを生成する。レギュレータ８４の出力もまた、端子ＴＭ６を介して安定化用コンデンサＳＣ４の一端に接続される。
【０１１６】
また、レギュレータ８６は、１次昇圧回路８０による昇圧電圧を電源電圧として動作し、電源電圧ＶＯＮＲＥＧを出力する。３次昇圧回路８８は、電源電圧ＶＯＮＲＥＧとシステム接地電源電圧ＶＳＳとの間の電圧を正方向に５倍に昇圧した電源電圧ＶＤＤＨＧを出力する。３次昇圧回路８８は、図１２の正方向５倍昇圧回路５８の機能を実現する。
【０１１７】
更に４次昇圧回路９０は、電源電圧ＶＯＵＴとシステム接地電源電圧ＶＳＳとの間の電圧を負方向に２倍に昇圧した電源電圧ＶＥＥを出力する。４次昇圧回路９０は、図１２の負方向２倍昇圧回路５９の機能を実現する。
【０１１８】
図１４に、図８の表示パネル１２の駆動波形の一例を示す。
【０１１９】
ソース線には、階調データの階調値に応じた階調電圧ＤＬＶが印加される。図１４では、システム接地電源電圧ＶＳＳ（＝０Ｖ）を基準に、５Ｖの振幅の階調電圧ＤＬＶが印加されている。
【０１２０】
ゲート線には、非選択時において低電位側電圧ＶＥＥ（＝−１０Ｖ）、選択時において高電位側電圧ＶＤＤＨＧ（＝１５Ｖ）の走査電圧ＧＬＶが印加される。
【０１２１】
コモン電極ＣＥには、高電位側電圧ＶＣＯＭＨ（＝３Ｖ）、低電位側電圧ＶＣＯＭＬ（＝−２Ｖ）のコモン電圧ＶＣＯＭが印加される。そして所与の電圧を基準としたコモン電圧ＶＣＯＭの電圧レベルの極性が、極性反転タイミングに合わせて反転している。図１４では、いわゆる走査ライン反転駆動時のコモン電圧ＶＣＯＭの波形を示している。この極性反転タイミングに合わせて、ソース線の階調電圧ＤＬＶもまた、所与の電圧を基準に、その極性が反転している。
【０１２２】
２．４  極性反転駆動
ところで液晶素子は、直流電圧を長時間印加すると劣化するという性質がある。このため、液晶素子に印加する電圧の極性を所定期間毎に反転させる駆動方式が必要になる。このような駆動方式としては、フレーム反転駆動、走査（ゲート）ライン反転駆動、データ（ソース）ライン反転駆動、ドット反転駆動等がある。
【０１２３】
このうち、フレーム反転駆動は、消費電力は低いが、画質がそれほど良くないという不利点がある。また、データライン反転駆動、ドット反転駆動は、画質は良いが、表示パネルの駆動に高い電圧が必要になるという不利点がある。
【０１２４】
そこで本実施形態では、走査ライン反転駆動を採用している。この走査ライン反転駆動では、液晶素子に印加される電圧が走査期間毎（ゲート線毎）に極性反転される。例えば、第１の走査期間（ゲート線）では正極性の電圧が液晶素子に印加され、第２の走査期間では負極性の電圧が印加され、第３の走査期間では正極性の電圧が印加される。一方、次のフレームにおいては、今度は、第１の走査期間では負極性の電圧が液晶素子に印加され、第２の走査期間では正極性の電圧が印加され、第３の走査期間では負極性の電圧が印加されるようになる。
【０１２５】
そして、この走査ライン反転駆動では、コモン電極ＣＥのコモン電圧ＶＣＯＭの電圧レベルが走査期間毎に極性反転される。
【０１２６】
より具体的には図１５に示すように、正極の期間Ｔ１（第１の期間）ではコモン電圧ＶＣＯＭの電圧レベルは低電位側電圧ＶＣＯＭＬになり、負極の期間Ｔ２（第２の期間）では高電位側電圧ＶＣＯＭＨになる。そして、このタイミングに合わせてソース線に印加される階調電圧も、その極性が反転する。なお、低電位側電圧ＶＣＯＭＬは、所与の電圧レベルを基準として高電位側電圧ＶＣＯＭＨの極性を反転した電圧レベルである。
【０１２７】
ここで、正極の期間Ｔ１は、ソース線の階調電圧が供給された画素電極の電圧レベルがコモン電極ＣＥの電圧レベルよりも高くなる期間である。この期間Ｔ１では液晶素子に正極性の電圧が印加されることになる。一方、負極の期間Ｔ２は、ソース線の階調電圧が供給された画素電極の電圧レベルがコモン電極ＣＥの電圧レベルよりも低くなる期間である。この期間Ｔ２では液晶素子に負極性の電圧が印加されることになる。
【０１２８】
このようにコモン電圧ＶＣＯＭを極性反転することで、表示パネルの駆動に必要な電圧を低くすることができる。これにより、駆動回路の耐圧を低くでき、駆動回路の製造プロセスの簡素化、低コスト化を図ることができる。
【０１２９】
３．  電子機器
図１６に、図１２の表示ドライバ６０が適用される電子機器の構成例のブロック図を示す。ここでは、電子機器として、携帯電話機の構成例のブロック図を示す。
【０１３０】
携帯電話機９００は、カメラモジュール９１０を含む。カメラモジュール９１０は、ＣＣＤカメラを含み、ＣＣＤカメラで撮像した画像のデータを、ＹＵＶフォーマットで表示コントローラ５４０に供給する。表示コントローラ５４０は、図８の表示コントローラ４０の機能を有する。
【０１３１】
携帯電話機９００は、表示パネル５１２を含む。表示パネル５１２は、ソースドライバ５２０及びゲートドライバ５３０によって駆動される。表示パネル５１２は、複数のゲート線、複数のソース線、複数の画素を含む。表示パネル５１２は、図８の表示パネル１２の機能を有する。
【０１３２】
表示コントローラ５４０は、ソースドライバ５２０及びゲートドライバ５３０に接続され、ソースドライバ５２０に対してＲＧＢフォーマットの階調データを供給する。
【０１３３】
電源回路５４２は、ソースドライバ５２０及びゲートドライバ５３０に接続され、各ドライバに対して、駆動用の電源電圧を供給する。電源回路５４２は、図８の電源回路５０の機能を有する。表示ドライバ５４４としてソースドライバ５２０、ゲートドライバ５３０及び電源回路５４２を含み、該表示ドライバ５４４が表示パネル５１２を駆動できる。
【０１３４】
ホスト９４０は、表示コントローラ５４０に接続される。ホスト９４０は、表示コントローラ５４０を制御する。またホスト９４０は、アンテナ９６０を介して受信された階調データを、変復調部９５０で復調した後、表示コントローラ５４０に供給できる。表示コントローラ５４０は、この階調データに基づき、ソースドライバ５２０及びゲートドライバ５３０により表示パネル５１２に表示させる。ソースドライバ５２０は、図８のソースドライバ２０の機能を有する。ゲートドライバ５３０は、図８のゲートドライバ３０の機能を有する。
【０１３５】
ホスト９４０は、カメラモジュール９１０で生成された階調データを変復調部９５０で変調した後、アンテナ９６０を介して他の通信装置への送信を指示できる。
【０１３６】
ホスト９４０は、操作入力部９７０からの操作情報に基づいて階調データの送受信処理、カメラモジュール９１０の撮像、表示パネル５１２の表示処理を行う。
【０１３７】
以上のような構成により、複数種類の電源電圧を生成するために電源生成回路を順次立ち上げた場合であっても、突入電流が発生せず、システム電源電圧ＡＶＤＤの電圧レベルの変動に起因する誤動作を生じない電子機器を提供できる。
【０１３８】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述の液晶パネルの駆動に適用されるものに限らず、エレクトロクミネッセンス、プラズマディスプレイ装置の駆動に適用可能である。
【０１３９】
また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。
【図面の簡単な説明】
【０１４０】
【図１】本実施形態における電源回路の構成の概要を示す図。
【図２】図１の昇圧回路の構成例の回路図。
【図３】図２のチャージクロックのタイミングを模式的に示す図。
【図４】図４（Ａ）、図４（Ｂ）は、突入電流の説明図。
【図５】チャージクロックのタイミングの一例を示す図。
【図６】図６（Ａ）、図６（Ｂ）は、本実施形態の効果の説明図。
【図７】本変形例におけるチャージクロックのタイミングの一例を示す図。
【図８】本実施形態の電源回路を含む液晶装置のブロック図。
【図９】図８のソースドライバの構成例のブロック図。
【図１０】図８のゲートドライバの構成例のブロック図。
【図１１】図８の電源回路の構成例のブロック図。
【図１２】図１１の走査電圧生成回路の構成例のブロック図。
【図１３】図１１の電源回路のハードウェア構成例を示す図。
【図１４】図８の表示パネルの駆動波形の一例を示す図。
【図１５】本実施形態の対向電極の極性反転駆動の説明図。
【図１６】本実施形態における電子機器の構成例のブロック図。
【符号の説明】
【０１４１】
１００  電源回路、  １１０  昇圧回路、  １２０、１３０  レギュレータ、
ＡＶＤＤ  システム電源電圧、
ＣＫ１Ｐ〜ＣＫ３Ｐ、ＣＫ１Ｎ、ＳＫ１Ｐ〜ＳＫ３Ｐ、ＳＫ１Ｎ  チャージクロック、
ＦＣ  フライングコンデンサ、  ＮＴ１、ＳＮＴ１  Ｎ型ＭＯＳトランジスタ
ＰＴ１〜ＰＴ３、ＳＰＴ１〜ＳＰＴ３  Ｐ型ＭＯＳトランジスタ、
ＳＣ１〜ＳＣ３  安定化用コンデンサ  ＴＭ１〜ＴＭ５  端子、
ＶＳＳ  システム接地電源電圧
【図１】
2008043162.tif 000003
【図２】
2008043162.tif 000004
【図３】
2008043162.tif 000005
【図４】
2008043162.tif 000006
【図５】
2008043162.tif 000007
【図６】
2008043162.tif 000008
【図７】
2008043162.tif 000009
【図８】
2008043162.tif 000010
【図９】
2008043162.tif 000011
【図１０】
2008043162.tif 000012
【図１１】
2008043162.tif 000013
【図１２】
2008043162.tif 000014
【図１３】
2008043162.tif 000015
【図１４】
2008043162.tif 000016
【図１５】
2008043162.tif 000017
【図１６】
2008043162.tif 000018