(57)【要約】【課題】フリッカを発生させないで消費電力を少なくできる液晶表示装置を提供する。【解決手段】液晶画素の明るさを定めるための６ビットの値（入力）が“００１１１０”（Ｌ１４）である場合、これを下位方向に２ビットシフトし、上位２ビットに１を代入すると、８ビット“１１００１１１０”が得られる。その上位６ビット”１１００１１”（Ｌ５１）と、これから１を減算したＬ５０とを用い、下位２ビット“１０”に応じた割合で、フレームレートコントロールを行う。つまり、液晶画素の明るさをＬ５０（第１フレーム）、Ｌ５１（第２フレーム）、Ｌ５１（第３フレーム）、Ｌ５１（第４フレーム）に応じたものにする。【選択図】図５
2008170807.tif 000002
【特許請求の範囲】
【請求項１】
液晶画素の明るさを定めるためのｎ（ｎ：２以上の整数）ビットの全てがｋ（ｋ：１または０）のときに当該液晶画素での消費電力が最小になる液晶表示装置において、
前記ｎビットを下位方向にｍ（ｍ：整数）ビットシフトし、上位ｍビットにｋを代入する階調シフト回路と、
前記液晶画素の明るさを、ｍビットシフトおよびｋの代入後の上位ｎビットに応じたものにする手段と
を備えることを特徴とする液晶表示装置。
【請求項２】
液晶画素の明るさを定めるためのｎ（ｎ：２以上の整数）ビットの全てがｋ（ｋ：１または０）のときに当該液晶画素での消費電力が最小になる液晶表示装置において、
前記ｎビットを下位方向にｍ（ｍ：整数）ビットシフトし、上位ｍビットにｋを代入する階調シフト回路と、
ｍビットシフトおよびｋの代入後の上位ｎビットに１を加算または減算し、前記液晶画素の明るさを計算後のｎビットに応じたものにするフレームの数と、前記液晶画素の明るさを計算前のｎビットに応じたものにするフレームの数の割合を、ｍビットシフトおよびｋの代入後の下位ｍビットに応じたものにするフレームレートコントロール回路と
を備えることを特徴とする液晶表示装置。
【請求項３】
前記液晶画素の背面に設けられたバックライトと、
ｍビットシフトおよびｋの代入により明るくなる前記液晶画素を前記バックライトの輝度を下げることにより暗くするバックライト制御回路と
を備えることを特徴とする請求項１または２記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フリッカを発生させないで消費電力を少なくできる液晶表示装置に関する。
【背景技術】
【０００２】
ノート型のパーソナルコンピュータ（ＰＣ）では、バッテリ駆動の機会が多いため、ＰＣで使用される液晶表示装置の省電力化が要求される。そのため、例えば、省電力モードが設定された際には、駆動周波数を下げる方法が実行される。
【特許文献１】特開２００３−００５６９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、駆動周波数を下げる方法では、水平／垂直周期を変えずに、クロック周波数だけを下げるため、液晶のリフレッシュ・レートが低下して、画素電荷のリークによるフリッカが発生する可能性がある。
【０００４】
本発明は、上記の課題に鑑みてなされたものであり、その目的とするところは、フリッカを発生させないで消費電力を少なくできる液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００５】
上記の課題を解決するために、本発明の液晶表示装置は、液晶画素の明るさを定めるためのｎ（ｎ：２以上の整数）ビットの全てがｋ（ｋ：１または０）のときに当該液晶画素での消費電力が最小になる液晶表示装置において、前記ｎビットを下位方向にｍ（ｍ：整数）ビットシフトし、上位ｍビットにｋを代入する階調シフト回路と、前記液晶画素の明るさを、ｍビットシフトおよびｋの代入後の上位ｎビットに応じたものにする手段とを備えることを特徴とする。
【０００６】
本発明の液晶表示装置によれば、上位ｍビットがｋに固定されるので、駆動周波数を下げてフリッカを発生させることなく、液晶画素での消費電力を少なくすることができる。
【０００７】
また、本発明の液晶表示装置は、液晶画素の明るさを定めるためのｎビットの全てがｋのときに当該液晶画素での消費電力が最小になる液晶表示装置において、前記ｎビットを下位方向にｍビットシフトし、上位ｍビットにｋを代入する階調シフト回路と、ｍビットシフトおよびｋの代入後の上位ｎビットに１を加算または減算し、前記液晶画素の明るさを計算後のｎビットに応じたものにするフレームの数と、前記液晶画素の明るさを計算前のｎビットに応じたものにするフレームの数の割合を、ｍビットシフトおよびｋの代入後の下位ｍビットに応じたものにするフレームレートコントロール回路とを備える。
【０００８】
本発明の液晶表示装置によれば、上位ｍビットがｋに固定されるので、駆動周波数を下げてフリッカを発生させることなく、液晶画素での消費電力を少なくすることができる。また、ｍビットシフトおよびｋの代入後の上位ｎビットに１を加算または減算し、液晶画素の輝度を計算後のｎビットに応じたものにするフレームの数と、液晶画素の輝度を計算前のｎビットに応じたものにするフレームの数の割合を、ｍビットシフトおよびｋの代入後の下位ｍビットに応じたものにするので、１フレームでは階調数が少なくなるが、トータルのフレームではそれより階調数を多くすることができる。
【０００９】
また、本発明の液晶表示装置は、液晶画素の背面に設けられたバックライトと、ｍビットシフトおよびｋの代入により明るくなる前記液晶画素を前記バックライトの輝度を下げることにより暗くするバックライト制御回路とを備える。
【００１０】
本発明の液晶表示装置は、ノーマリホワイトの液晶表示装置であり、ｍビットシフトおよびｋの代入により明るくなる液晶画素の明るさをバックライトの輝度を下げることで戻し、もってバックライトでの消費電力を少なくし、液晶画素での省電力化と相俟って、液晶表示装置での省電力化に寄与する。
【発明の効果】
【００１１】
本発明の液晶表示装置によれば、上位ｍビットがｋに固定されるので、駆動周波数を下げてフリッカを発生させることなく、液晶画素での消費電力を少なくすることができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態を図面を参照して説明する。
【００１３】
図１は、本発明の実施の形態に係る液晶表示装置１の概略構成を示す図である。
【００１４】
図１は、例えば、ノート型のＰＣで使用されるノーマリホワイトの液晶表示装置１と制御装置２を示す。液晶表示装置１は、制御装置２からの信号が入力されるタイミングコントローラ１１、階調基準電圧を生成する階調回路１２、液晶による表示部１３、表示部１３の信号線を駆動する信号線駆動回路１４、表示部１３の走査線を駆動する走査線駆動回路１５、表示部１３の背面に設けられたバックライト（Ｂ／Ｌ）１６、バックライト１６の輝度を制御するバックライト制御回路１７を備える。
【００１５】
図示しないが、表示部１３は、アレイ基板と、このアレイ基板に液晶層を介して対向する対向基板を備える。アレイ基板では、複数の信号線と複数の走査線が交差するように配置され、交差部における信号線と走査線に画素トランジスタが接続され、その画素トランジスタに画素電極が接続される。対向基板では、画素電極に１対１でＲ（赤）、Ｇ（緑）及びＢ（青）のカラーフィルタが規則的に配置され、また、全画素電極に対向する対向電極が設けられている。表示部１３では各画素ランジスタを含む画素電極の部分を液晶画素という。
【００１６】
制御装置２は、各液晶画素に対応する６ビット（６４階調）の値からなる画像データと同期信号からなる画像表示信号Ｓ１をタイミングコントローラ１１に与えるようになっている。また、制御装置２は、省電力化が必要なときには、パワーセーブ信号Ｓ２＝“H”としてタイミングコントローラ１１とバックライト制御回路１７に与えるようになっている。
【００１７】
タイミングコントローラ１１は、信号線駆動回路１４および走査線駆動回路１５を制御するための駆動制御信号を与えるようになっている。また、タイミングコントローラ１１は、信号線駆動回路１４に対し、画像表示信号Ｓ１内の画像データまたは当該画像データを構成する値を置換してなる画像データである画像データＤＡＴＡを与えるようになっている。
【００１８】
階調回路１２は、信号線駆動回路１４に対し、階調を定める基準となる階調基準電圧を与えるようになっている。
【００１９】
図２は、タイミングコントローラ１１の構成を示す図である。
【００２０】
タイミングコントローラ１１は、パワーセーブ信号Ｓ２が入力された場合において、画像表示信号Ｓ１内の画像データを構成する値を置換してなる画像データＤＡＴＡを生成する階調制御回路１１１と、画像表示信号Ｓ１を基に駆動制御信号を生成するタイミング制御回路１１２を備える。
【００２１】
階調制御回路１１１は、画像表示信号Ｓ１内の画像データを構成する各値を下位方向に２ビットシフトし、上位２ビットに１を代入する階調シフト回路１１１１と、このビットシフトと代入による階調数低下を擬似階調により補うフレームレートコントロール（ＦＲＣ）回路１１１２とを備える。
【００２２】
図３は、信号線駆動回路１４の構成を示す図である。
【００２３】
階調制御回路１１１から画像データＤＡＴＡを取り込みシフトパルスを生成するシフトレジスタ１４１と、そのシフトパルスにより画像データＤＡＴＡを取り込むデータレジスタ１４２と、データレジスタ１４２から画像データを読み出すラッチ回路１４３と、その画像データの信号の振幅を高めるレベルシフタ１４４と、振幅を高めた後の信号（デジタル信号）をアナログ信号に変換するデジタルアナログ（Ｄ／Ａ）変換回路１４５と、変換後のアナログ信号を増幅する出力アンプ１４６とを備える。
【００２４】
図４は、階調回路１２とＤ／Ａ変換回路１４５の構成を示す図である。
【００２５】
階調回路１２は、電圧ＶＢＢを抵抗Ｒ１〜Ｒ１５で分圧して階調基準電圧Ｖ１〜Ｖ１４を生成し、Ｄ／Ａ変換回路１４５は、階調基準電圧Ｖ１〜Ｖ１４から、対向電極に対する画素電極の電位を正にする（正極性にするという）ときの電圧＋Ｖ０〜＋Ｖ６３と、対向電極に対する画素電極の電位を負にする（負極性にするという）ときの電圧−Ｖ０〜−Ｖ６３を生成する。
【００２６】
（動作）
次に、液晶表示装置１の動作を説明する。
【００２７】
まず、液晶表示装置１における省電力化が不要な場合の動作を説明する。
【００２８】
このとき制御装置２は、パワーセーブ信号Ｓ２＝“Ｌ”として、画像表示信号Ｓ１を出力する。画像表示信号Ｓ１内の画像データは、階調制御回路１１１を経て、図３に示す画像データＤＡＴＡとして、信号線駆動回路１４に入力される。データレジスタ１４２は、駆動制御信号内の信号ＳＴＨが変化したら、シフトレジスタ１４１からのシフトパルスにより、画像データＤＡＴＡを取り込む。ラッチ回路１４３は、駆動制御信号内の信号ＳＴＢの変化のタイミングで、データレジスタ１４２から画像データを読み出す。
【００２９】
画素電極を正極性にするときと負極性にするときでは、駆動制御信号内の極性反転信号ＰＯＬのレベルが異なるので、ラッチ回路１４３は、読み出した画像データを構成する値の符号を、信号ＰＯＬのレベルに応じたものにする。レベルシフタ１４４は、その画像データの信号の振幅を一様に高め、Ｄ／Ａ変換回路１４５は、そのデジタル信号をアナログ信号に変換する。ここでＤ／Ａ変換回路１４５は、そのデジタル信号が示す値の符号がプラスのときは、その値に対応する電圧を、図４の電圧＋Ｖ０〜＋Ｖ６３から選択して出力し、一方、そのデジタル信号が示す値の符号がマイナスのときは、その値に対応する電圧を電圧−Ｖ０〜−Ｖ６３から選択して出力する。図３の出力アンプ１４６は、そのアナログ信号を増幅し、信号ＳＴＢの変化のタイミングで、増幅後の映像信号ＳＸ１、…、ＳＸｎを、対応する信号線に出力する。
【００３０】
走査線駆動回路１５は、駆動制御信号に基づいて走査線を走査し、画素トランジスタを導通させる。これにより、信号線と画素トランジスタとを介して、映像信号が画素電極に印加され、液晶層での光の透過率が変化する。
【００３１】
バックライト制御回路１７は、バックライト１６の輝度を所定の値に制御する。
【００３２】
これにより、バックライト１６からの光が、液晶層を通過し、表示部１３に画像が表示される。
【００３３】
具体的には、対向電極には、図４の電圧＋Ｖ６３と電圧−Ｖ６３の間の電圧が印加される。
【００３４】
一方、画素電極については、以下の通りである。
【００３５】
例えば、ある液晶画素に対応する６ビットのデータ値が”１１１１１１”であり、対応する画素電極を正極性にするときは、図４の電圧＋Ｖ６３が、その画素電極に印加される。値が同じで、負極性にするときは、図４の電圧−Ｖ６３が、その画素電極に印加される。なお、””で囲んだ値は２進数であり、その１０進数を「Ｌ」に後続させたもの（例えば、Ｌ６３）は、同じ値を示すものとする。
【００３６】
さて、ある液晶画素に対応する値が”００００００”（Ｌ０）であり、対応する画素電極を正極性にするときは、図４の電圧＋Ｖ０が、その画素電極に印加される。値が同じで、負極性にするときは、図４の電圧−Ｖ０が、その画素電極に印加される。
【００３７】
よって、対向電極と画素電極の電圧差は、値が”１１１１１１”（Ｌ６３）のときに最も低くなり、値が”００００００”（Ｌ０）のときに最も高くなる。
【００３８】
この電位差は、一方では、画素電極により構成される液晶容量や補助容量を充電したときの電圧であり、画素電極の正負極性が反転するときは、その容量での充放電がある。
【００３９】
よって、充放電による消費電力は、値が”１１１１１１”（Ｌ６３）のときに最も少なくなり、値が”００００００”（Ｌ０）のときに最も多くなる。
【００４０】
対向電極と画素電極の電圧差は、また、液晶への印加電圧であり、それは、値が”１１１１１１”（Ｌ６３）のときに最も低くなり、値が”００００００”（Ｌ０）のときに最も高くなる。
【００４１】
液晶表示装置１は、ノーマリホワイトであるから、印加電圧が最も低いときに最も明るく、印加電圧が最も高いときに最も暗くなる。
【００４２】
次に、省電力化が必要な場合の動作を説明する。
【００４３】
このとき制御装置２は、パワーセーブ信号Ｓ２＝“Ｈ”として画像表示信号Ｓ１を出力する。
【００４４】
パワーセーブ信号Ｓ２＝“Ｈ”の場合、階調シフト回路１１１１は、画像表示信号Ｓ１内の画像データを構成する６ビットのデータの各値を下位方向に２ビットシフトし、上位２ビットに１を代入し、これにより、８ビットのデータを生成する。
【００４５】
そして、対応する液晶画素の明るさを４フレームで一定にまたは変化させる制御（フレームレートコントロール）がなされる。
【００４６】
具体的には、ＦＲＣ回路１１１２は、所定の条件の下、８ビットの下位２ビットが、”１１”の場合は、ＦＲＣ回路１１１２を制御することなく第１〜第４フレームを通じて、明るさを８ビットの上位６ビットに応じたものにする。
【００４７】
このときは、第１〜第４フレームを通じて、画像表示信号Ｓ１内の画像データを構成する値を当該上位６ビットに代えてなる画像データが、図３に示す画像データＤＡＴＡとして、信号線駆動回路１４に入力される。以下、省電力化が不要な場合と同様の動作がなされる。
【００４８】
一方、ＦＲＣ回路１１１２は、８ビットの下位２ビットが、” １１”以外の場合は、明るさを８ビットの上位６ビットに応じたものにするフレームの数と、明るさを当該上位６ビットに例えば１を減算したものに応じたものにするフレームの数の割合を、この８ビットの下位２ビットに応じたものにする。
【００４９】
図５に示すように、画像表示信号Ｓ１内の画像データを構成する６ビットの値（階調シフト回路１１１１への入力）が、”００１１１０”（Ｌ１４）である場合、これを下位方向に２ビットシフトし、上位２ビットに１を代入すると、それにより得られる８ビットは、”１１００１１１０”となる。
【００５０】
このとき、第１フレームでは、” ００１１１０”（元の値）を”１１００１１”（Ｌ５１）から１を引いた“１１００１０”（Ｌ５０）に代えてなる画像データが、図３に示す画像データＤＡＴＡとして、信号線駆動回路１４に入力される。以下、省電力化が不要な場合と同様の動作がなされる。これにより、対応する液晶画素の明るさが“１１００１０”（Ｌ５０）に応じたものになる。
【００５１】
図５に示すように、続く第２フレームでは、元の値を、”１１００１１”（Ｌ５１）に代えてなる画像データにより、対応する液晶画素の明るさがＬ５１に応じたものになる。
【００５２】
続く第３フレームでは、元の値を“１１００１１”（Ｌ５１）に代えてなる画像データにより、対応する液晶画素の明るさがＬ５１に応じたものになる。
【００５３】
最後の第４フレームでは、元の値を“１１００１１”（Ｌ５１）に代えてなる画像データにより、対応する液晶画素の明るさがＬ５１に応じたものになる。
【００５４】
なお、ここでは、４フレームの内の１フレームでＬ５０の明るさが得られればよいので、Ｌ５０の明るさを第２〜４フレームのいずれかで得るようにしてもよい。
【００５５】
図示しないが、８ビットの下位２ビットが、”００”の場合、例えば、元の６ビットの値が“００１１００”（Ｌ１２）の場合、これを下位方向に２ビットシフトし、上位２ビットに１を代入すると、それにより得られる８ビットは、“１１００１１００”となる。
【００５６】
このとき、第１フレームでは、元の値を”１１００１１”（Ｌ５１）に代えてなる画像データにより、対応する液晶画素の明るさがＬ５１に応じたものになる。
【００５７】
続く第２フレームでは、元の値を”１１００１１”（Ｌ５１）に代えてなる画像データにより、対応する液晶画素の明るさがＬ５１に応じたものになる。
【００５８】
続く第３フレームでは、元の値を”１１００１１”（Ｌ５１）に代えてなる画像データにより、対応する液晶画素の明るさがＬ５１に応じたものになる。
【００５９】
最後の第４フレームでは、元の値を“１１００１０”（Ｌ５０）に代えてなる画像データにより、対応する液晶画素の明るさがＬ５０に応じたものになる。
【００６０】
なお、ここでは、４フレームの内の１フレームでＬ５０の明るさが得られればよいので、Ｌ５０の明るさを第１〜３フレームのいずれかで得るようにしてもよい。
【００６１】
また、図示しないが、８ビットの下位２ビットが、”０１”の場合、例えば、元の６ビットの値が“００１１０１”（Ｌ１３）の場合、これを下位方向に２ビットシフトし、上位２ビットに１を代入すると、それにより得られる８ビットは、“１１００１１０１”となる。
【００６２】
このとき、第１フレームでは、元の値を”１１００１１”（Ｌ５１）に代えてなる画像データにより、対応する液晶画素の明るさがＬ５１に応じたものになる。
【００６３】
続く第２フレームでは、元の値を“１１００１０”（Ｌ５０）に代えてなる画像データにより、対応する液晶画素の明るさがＬ５０に応じたものになる。
【００６４】
続く第３フレームでは、元の値を”１１００１１”（Ｌ５１）に代えてなる画像データにより、対応する液晶画素の明るさがＬ５１に応じたものになる。
【００６５】
最後の第４フレームでは、元の値を“１１００１０”（Ｌ５０）に代えてなる画像データにより、対応する液晶画素の明るさがＬ５０に応じたものになる。
【００６６】
なお、ここでは、４フレームの内の２フレームでＬ５０の明るさが得られればよいので、Ｌ５０の明るさを第１、３フレームで得るようにしてもよい。また、Ｌ５０の明るさを第１、２フレームで得るようにしてもよい。また、Ｌ５０の明るさを第３、４フレーム、または２、３フレームあるいは１、４フレームで得るようにしてもよい。
【００６７】
したがって、”１１００１１”（Ｌ５１）と“１１００１０”（Ｌ５０）の間の中間階調を得ることができる。ここでは、６ビットの上位２ビットが”１１”に固定されるので、１フレームでは１６階調しか得られないが、４フレームのトータルでは、６４階調を得ることができる。
【００６８】
なお、シフト量は２ビットでなくてもよい。図６に示すように、画像表示信号Ｓ１内の画像データを構成する値（階調シフト回路１１１１への入力）が、６ビットデータの“００１１１０”（Ｌ１４）である場合、これを下位方向に１ビットシフトし、上位１ビットに１を代入すると、それにより得られる７ビットは、“１００１１１０”となる。
【００６９】
そして、対応する液晶画素の明るさを偶数フレームと奇数フレームとで一定にまたは変化させる制御（フレームレートコントロール）がなされる。
【００７０】
具体的には、ＦＲＣ回路１１１２は、所定の条件の下、７ビットの最下位ビット（ＬＳＢ）が”１”の場合は、ＦＲＣ回路１１１２を制御することなく偶数フレームと奇数フレームを通じて、明るさを７ビットの上位６ビットに応じたものにする。
【００７１】
一方、ＦＲＣ回路１１１２は、７ビットの最下位ビット（ＬＳＢ）が”０”の場合は、例えば奇数フレームでは、明るさを７ビットの上位６ビットである”１００１１１”（Ｌ３９）に応じたものにし、偶数フレームでは、明るさを当該上位６ビットに例えば１を減算したものである“１００１１０”（Ｌ３８）に応じたものにする。奇数フレームと偶数フレームとで制御を逆にしてもよい。
【００７２】
したがって、”１００１１１”（Ｌ３９）と“１００１１０”（Ｌ３８）の間の階調を得ることができる。ここでは、６ビットの最上位ビット（ＭＳＢ）が”１”に固定されるので、１フレームでは３２階調しか得られないが、２フレームのトータルでは、６４階調を得ることができる。
【００７３】
図７は、元の値と該値での制御方法の対応を示す図である。元の値は、入力データの欄に示している。制御方法は、出力データの欄において、１ビットシフトの場合と２ビットシフトの場合に分けて示している。元の値を置換した後の値が、各フレームを通じて、同じであるときは、その置換後の値を（例えば、元の値がＬ３で、２ビットシフトの場合の「Ｌ４８」のように）出力データの欄に記載している。また、元の値に対応する液晶画素の明るさを８ビットまたは７ビットの上位６ビットに応じたものにするフレームの数と、明るさを当該上位６ビットに例えば１を減算したものに応じたものにするフレームの数の割合（例えば、−３／４）を置換後の値とともに（例えば、Ｌ４８−３／４のように）記載している。
【００７４】
図８は、縦横４ずつ合計１６の液晶画素の全ての明るさを同じ中間階調に応じたものにするときの制御方法を示す図である。
【００７５】
例えば、図７の「Ｌ６２−３／４」のときは、第１フレームでは、斜線で示すＡ１、Ｂ２、Ｃ４、Ｄ３の液晶画素の明るさをＬ６２に応じたものにし、他の液晶画素の明るさをＬ６１に応じたものにする。第２フレームでは、Ａ３、Ｂ４、Ｃ２、Ｄ１の液晶画素の明るさをＬ６２に応じたものにし、他の液晶画素の明るさをＬ６１に応じたものにする。第３フレームでは、Ａ２、Ｂ１、Ｃ３、Ｄ４の液晶画素の明るさをＬ６２に応じたものにし、他の液晶画素の明るさをＬ６１に応じたものにする。第４フレームでは、Ａ４、Ｂ３、Ｃ１、Ｄ２の液晶画素の明るさをＬ６２に応じたものにし、他の液晶画素の明るさをＬ６１に応じたものにする。
【００７６】
つまり、図７の表記で「−１／４」や「−２／４」や「−３／４」を含むときは、各フレームでは、図８の対応する欄において、斜線で示す液晶画素の明るさを上位６ビットに応じたものにし、他の液晶画素の明るさを上位６ビットに例えば１を減算したものに応じたものにする。
【００７７】
図８のような制御をせずに、例えば、第１〜３フレームでは、全液晶画素の明るさを上位６ビットに応じたものにし、第４フレームでは、全液晶画素の明るさを上位６ビットに１を減算したものに応じたものにすると、フリッカが発生することがあるが、図８のような制御を行う、つまり、上位６ビットに応じた明るさにするフレームと、上位６ビットに１を減算したものに応じた明るさにするフレームの分布を、各液晶画素で異なるような制御を行うことで、フリッカの発生を防止することができる。
【００７８】
さて、バックライト制御回路１７は、パワーセーブ信号Ｓ２＝“Ｈ”の期間は、バックライト１６の輝度を下げる。６ビットの上位２ビットが”１１”に（または最上位ビットが”１”に）固定されるので、輝度を下げないと、パワーセーブ信号Ｓ２が入力されない場合との比較で、黒（Ｌ０）と白（Ｌ６３）の中間階調が全体的に白の方へ偏り、白っぽい画面になってしまうが、バックライト１６の輝度を下げることで、液晶画素の明るさを元の明るさの方へ戻すことができる。また、バックライト１６の輝度を下げることで、バックライト１６での消費電力を少なくすることができる。
【００７９】
また、６ビットの上位２ビットが”１１”に（または最上位ビットが”１”に）固定されるので、パワーセーブ信号Ｓ２が入力されない場合との比較で、液晶容量や補助容量の充電の電圧が低くなり、よって、液晶画素における充放電による消費電力を少なくすることができる。また、走査線を駆動する周波数（駆動周波数）を下げないので、フリッカの発生を防止することができる。
【００８０】
なお、本実施の形態では、充放電による消費電力は、値が”１１１１１１”（Ｌ６３）のときに最も少なくなるが、値が”００００００”（Ｌ０）のときに最も少なくなるようにしてもよい。この場合、ビットシフト後の上位ビットに代入する値は０となる。また、この場合、例えば、２ビットシフトなら、液晶画素の明るさを上位６ビットに応じたものにするフレームの数と、明るさを上位６ビットから例えば１を減算したものに応じたものにするフレームの数の割合を、下位２ビットに応じたものにすればよい。１ビットシフトの場合も同様である。
【００８１】
また、本実施の形態では、ビットシフトおよび代入後の、例えば下位２ビットをフレームレートコントロールを行ったが、これは、階調数低下を擬似階調により補うためであり、その必要がなければ、フレームレートコントロールを実施しなくてもよい。
【００８２】
また、本実施の形態では、例えば、２ビットシフトの場合、６４階調から１６階調への階調数低下を、フレームレートコントロールにより、６４階調に戻すようにしたが、３２階調まで戻すようにしてもよい。
【００８３】
また、本実施の形態では、元の値が６ビットの場合を説明したが、例えば、２５６階調を表現する場合は、元の値は８ビットであるから、そのようなビット数で実施してもよい。
【００８４】
また、本実施の形態では、１ビットまたは２ビットシフトする場合を説明したが、シフトさせるビット数を変えて実施してもよい。
【００８５】
また、本実施の形態では、ノーマリホワイトの場合を説明したが、ノーマリブラックで実施してもよい。
【００８６】
以上説明したように、液晶表示装置１は、液晶画素の明るさを定めるためのｎビット（本例では６ビット）の全てがｋ（本例では１）のときに当該液晶画素での消費電力が最小になる。そして、液晶表示装置１は、ｎビットを下位方向にｍビット（本例では１ビットまたは２ビット）シフトし、上位ｍビットにｋを代入する階調シフト回路１１１１を備え、また、液晶画素の輝度を、ｍビットシフトおよびｋの代入後の上位ｎビットに応じたものにするための手段として、タイミング制御回路１１２、信号線駆動回路１４、走査線駆動回路１５などを備えるので、上位ｍビットがｋに固定され、よって、駆動周波数を下げてフリッカを発生させることなく、液晶画素での充放電による消費電力を少なくすることができる。
【００８７】
また、液晶表示装置１は、ｍビットシフトおよびｋの代入後の上位ｎビットに１を加算または減算し、液晶画素の明るさを計算後のｎビットに応じたものにするフレームの数と、液晶画素の明るさを計算前のｎビットに応じたものにするフレームの数の割合を、ｍビットシフトおよびｋの代入後の下位ｍビットに応じたものにするフレームレートコントロール回路１１１２を備えるので、１フレームでは階調数が少なくなるが、トータルのフレームではそれより階調数を多くすることができる。
【００８８】
また、ノーマリホワイトの場合、液晶画素は、ｍビットシフトおよびｋの代入により明るくなるのだが、バックライト１６の輝度を下げることにより液晶画素を暗くするバックライト制御回路１７とを備えるので、バックライト１６での消費電力を少なくでき、液晶画素での省電力化と相俟って、液晶表示装置１での省電力化に寄与する。
【図面の簡単な説明】
【００８９】
【図１】本発明の実施の形態に係る液晶表示装置１の概略構成を示す図である。
【図２】タイミングコントローラ１１の構成を示す図である。
【図３】信号線駆動回路１４の構成を示す図である。
【図４】階調回路１２とＤ／Ａ変換回路１４５の構成を示す図である。
【図５】２ビットシフトのときの制御方法を示す図である。
【図６】１ビットシフトのときの制御方法を示す図である。
【図７】元の値と該値での制御方法の対応を示す図である。
【図８】複数の液晶画素の全ての明るさを同じ中間階調に応じたものにするときの制御方法を示す図である。
【符号の説明】
【００９０】
１…液晶表示装置
２…制御装置
１１…タイミングコントローラ
１２…階調回路
１３…表示部
１４…信号線駆動回路
１５…走査線駆動回路
１６…バックライト（Ｂ／Ｌ）
１７…バックライト制御回路
１１１…階調制御回路
１１２…タイミング制御回路
１４１…シフトレジスタ
１４２…データレジスタ
１４３…ラッチ回路
１４４…レベルシフタ
１４５…ディジタルアナログ（Ｄ／Ａ）変換回路
１４６…出力アンプ
１１１１…階調シフト回路
１１１２…フレームレートコントロール（ＦＲＣ）回路
Ｓ１…画像表示信号
Ｓ２…パワーセーブ信号
【図１】
2008170807.tif 000003
【図２】
2008170807.tif 000004
【図３】
2008170807.tif 000005
【図４】
2008170807.tif 000006
【図５】
2008170807.tif 000007
【図６】
2008170807.tif 000008
【図７】
2008170807.tif 000009
【図８】
2008170807.tif 000010