(57)【要約】【課題】走査駆動部，走査駆動部を用いた発光表示装置および発光表示装置の駆動方法を提供すること。【解決手段】入力される開始信号をシフトして複数のシフト信号を複数の出力線に順次出力するシフトレジスタと、前記シフトレジスタの前記複数の出力線に連結され，前記シフト信号を演算して走査信号を生成する複数の第１演算部と、前記シフトレジスタの前記複数の出力線に連結され，前記シフト信号を演算して走査信号および発光制御信号を生成する第２演算部と、を備える走査駆動部。【選択図】図２
2008293049.tif 000002
【特許請求の範囲】
【請求項１】
走査信号を伝達する複数の走査線と；
前記走査線に走査信号を伝達する走査駆動部と；
データ信号を伝達する複数のデータ線と；
発光制御信号を伝達する複数の発光制御線と；
前記走査信号，前記データ信号，および前記発光制御信号を受けて発光する複数の画素と；
を備え，
相異なる前記走査線を介して前記走査信号をそれぞれ受ける少なくとも二つの画素は，同一の前記発光制御線に接続され、
前記走査駆動部は，
入力される開始信号をシフトし，複数のシフト信号を複数の出力線に順次出力するシフトレジスタと；
前記シフトレジスタの前記複数の出力線に連結され，前記シフト信号を演算して走査信号を生成する複数の第１演算部と；
前記シフトレジスタの前記複数の出力線に連結され，前記シフト信号を演算して走査信号および発光制御信号を生成する第２演算部と；
を備えることを特徴とする，発光表示装置。
【請求項２】
前記画素は，
電流により発光する発光素子と，
前記発光制御信号により，前記電流を選択的に前記発光素子に伝達する第１トランジスタと，
前記データ信号に応じて，第１電源により前記電流を生成する第２トランジスタと，
前記走査信号に応じて，前記データ信号を選択的に前記第２トランジスタに伝達する第３トランジスタと，
前記データ信号に対応する電圧を貯蔵し，前記第２トランジスタに伝達するキャパシタと，
を有することを特徴とする，請求項１に記載の発光表示装置。
【請求項３】
前記第１演算部と前記第２演算部は交互に配列されることを特徴とする，請求項２に記載の発光表示装置。
【請求項４】
前記第１演算部は，第１シフト信号と第２シフト信号を二つの入力とするＮＡＮＤゲートを有し，
前記第２演算部は，前記第２シフト信号と第３シフト信号を二つの入力とするＮＡＮＤゲートと，前記第２シフト信号と前記第３シフト信号を二つの入力とするＮＯＲゲートと，を有することを特徴とする，請求項３に記載の発光表示装置。
【請求項５】
前記第１演算部には，前記走査信号の駆動能力を増大させて出力する第１バッファ部が連結され，前記第２演算部には，前記発光制御信号の駆動能力を増大させて出力する第２バッファ部が連結されることを特徴とする，請求項３に記載の発光表示装置。
【請求項６】
前記第１バッファ部は偶数のインバータを有し，前記第２バッファ部は奇数のインバータを有することを特徴とする，請求項５に記載の発光表示装置。
【請求項７】
前記データ線にデータ信号を伝達するデータ駆動部をさらに有することを特徴とする，請求項１〜６のいずれか１項に記載の発光表示装置。
【請求項８】
走査信号を伝達する複数の走査線と；
前記走査線に走査信号を伝達する走査駆動部と；
データ信号を伝達する複数のデータ線と；
発光制御信号を伝達する複数の発光制御線と；
前記走査信号，前記データ信号，および前記発光制御信号を受けて発光する複数の画素と；
を備え，
相異なる前記走査線を介して前記走査信号をそれぞれ受ける少なくとも二つの画素は，相異なる前記発光制御線を介して同一の前記発光制御信号を受けて発光し、
前記走査駆動部は，
入力される開始信号をシフトし，複数のシフト信号を複数の出力線に順次出力するシフトレジスタと；
前記シフトレジスタの前記複数の出力線に連結され，前記シフト信号を演算して走査信号を生成する複数の第１演算部と；
前記シフトレジスタの前記複数の出力線に連結され，前記シフト信号を演算して走査信号および発光制御信号を生成する第２演算部と；
を備えることを特徴とする，発光表示装置。
【請求項９】
入力される開始信号をシフトして複数のシフト信号を複数の出力線に順次出力するシフトレジスタと；
前記シフトレジスタの前記複数の出力線に連結され，前記シフト信号を演算して走査信号を生成する複数の第１演算部と；
前記シフトレジスタの前記複数の出力線に連結され，前記シフト信号を演算して走査信号および発光制御信号を生成する第２演算部と；
を備えることを特徴とする，走査駆動部。
【請求項１０】
前記第１演算部と前記第２演算部は交互に配列されることを特徴とする，請求項９に記載の走査駆動部。
【請求項１１】
前記第１演算部は，第１シフト信号と第２シフト信号を二つの入力とするＮＡＮＤゲートを有し，
前記第２演算部は，前記第２シフト信号と第３シフト信号を二つの入力とするＮＡＮＤゲートと，前記第２シフト信号と前記第３シフト信号を二つの入力とするＮＯＲゲートと，を有することを特徴とする，請求項１０に記載の走査駆動部。
【請求項１２】
前記第１演算部には，前記走査信号の駆動能力を増大させて出力する第１バッファ部が連結され，前記第２演算部には，前記発光制御信号の駆動能力を増大させて出力する第２バッファ部が連結されることを特徴とする，請求項１０に記載の走査駆動部。
【請求項１３】
前記第１バッファ部は偶数のインバータを有し，前記第２バッファ部は奇数のインバータを有することを特徴とする，請求項１２に記載の走査駆動部。
【請求項１４】
第１走査線に連結される複数の画素を含む第１画素行に走査信号を伝達する段階と；
前記第１走査線に隣接した第２走査線に連結される複数の画素を含む第２画素行に走査信号を伝達する段階と；
前記第１画素行と前記第２画素行に同一の発光制御信号が伝達され，前記第１画素行と前記第２画素行が同時に発光する段階と；
を含んでなることを特徴とする，発光表示装置の駆動方法。
【請求項１５】
前記同一発光制御信号は，同一の発光制御線を介して伝達されることを特徴とする，請求項１４に記載の発光表示装置の駆動方法。
【請求項１６】
前記同一発光制御信号は，相異なる発光制御線を介して伝達されることを特徴とする，請求項１４に記載の発光表示装置の駆動方法。
【請求項１７】
第１走査線に連結される複数の画素を含む第１画素行に走査信号を伝達する段階と；
前記第１画素行に第２走査信号を伝達し，前記第１走査線に隣接した第２走査線に連結される複数の画素を含む第２画素行に第２走査信号を伝達する段階と；
前記第２画素行に第３走査信号を伝達する段階と；
前記第１画素行と前記第２画素行に同一の発光制御信号を伝達して，前記第１画素行と前記第２画素行を同時に発光させる段階と；
を含んでなることを特徴とする，発光表示装置の駆動方法。
【請求項１８】
前記同一発光制御信号は，同一の発光制御線を介して伝達されることを特徴とする，請求項１７に記載の発光表示装置の駆動方法。
【請求項１９】
前記同一発光制御信号は，相異なる発光制御線を介して伝達されることを特徴とする，請求項１７に記載の発光表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は走査駆動部，走査駆動部を用いた発光表示装置および発光表示装置の駆動方法
に係り，より詳しくは発光表示装置の配線数を減らし，走査駆動部から出力される出力線の数を減らすことにより，消費電力を低減する走査駆動部，走査駆動部を用いた発光表示装置および発光表示装置の駆動方法に関するものである。
【背景技術】
【０００２】
近年，陰極線管に比べ重さおよび体積の小さい種々の平板表示装置が開発されており，特に発光効率，輝度および視野角に優れ応答速度の速い発光表示装置が注目を浴びている。
【０００３】
発光素子は，光を発散する薄膜の発光層がカソード電極とアノード電極間に位置する構造を有し，発光層に電子および正孔を注入してこれらを再結合させることにより励起子が生成され，励起子が低エネルギーに落ちながら発光する特性を持っている。
【０００４】
このような発光素子は，発光層が無機物または有機物から構成され，発光層の種類によって無機発光素子と有機発光素子に区分される。
【０００５】
図１は，従来技術による発光表示装置の一部を示す構成図である。図１に示すように，四つの画素が隣接して形成され，各画素は発光素子ＯＬＥＤおよび画素回路を含む。画素回路は，第１トランジスタＭ１，第２トランジスタＭ２，第３トランジスタＭ３，およびキャパシタＣｓｔを含む。そして，第１トランジスタＭ１，第２トランジスタＭ２，および第３トランジスタＭ３のそれぞれは，ゲート，ソースおよびドレインを有し，キャパシタＣｓｔは第１電極と第２電極を有する。
【０００６】
各画素は同一構成を有し，最左側上位の画素を説明すると，第１トランジスタＭ１は，ソースが電源供給線Ｖｄｄに連結され，ドレインが第３トランジスタＭ３のソースに連結され，ゲートが第１ノードＡに連結される。第１ノードＡは第２トランジスタＭ２のドレインに連結される。第１トランジスタＭ１は，データ信号に対応する電流を発光素子ＯＬＥＤに供給する機能をする。
【０００７】
第２トランジスタＭ２は，ソースがデータ線Ｄ１に連結され，ドレインが第１ノードＡに連結され，ゲートが第１走査線Ｓ１に連結される。そして，ゲートに印加される第１選択信号に応じて信号を第１ノードＡに伝達する。
【０００８】
第３トランジスタＭ３は，ソースが第１トランジスタＭ１のドレインに連結され，ドレインが発光素子ＯＬＥＤのアノード電極に連結され，ゲートが発光制御線Ｅ１に連結され，発光制御信号に応答する。したがって，発光制御信号に応じて，第１トランジスタＭ１から発光素子ＯＬＥＤに流れる電流の流れを制御して発光素子ＯＬＥＤの発光を制御する。
【０００９】
キャパシタＣｓｔは，第１電極が電源供給線Ｖｄｄに連結され，第２電極が第１ノードＡに連結される。そして，データ信号による電荷を充電し，充電された電荷により，１フレームの時間の間に第１トランジスタＭ１のゲートに信号を印加し，第１トランジスタＭ１の動作を１フレームの時間の間に維持させる（例えば，特許文献１および２参照）。
【００１０】
【特許文献１】大韓民国特許出願公開第２００４−００８５５７５号明細書
【特許文献１】米国特許第６，８０９，４８２号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかし，従来の発光表示装置に採用された画素は，一画素行に一本の発光制御線が連結され，発光制御線の数により発光表示装置の配線数が増加して発光表示装置の開口率が低下する問題点がある。また，走査駆動部は，複数の発光制御線に発光制御信号を出力し，発光制御線により走査駆動部の出力線の数が増加し，走査駆動部内の素子の数が増加する。これにより，走査駆動部の消費電力が増加し，走査駆動部が大きくなるため，発光表示装置に不要な空間が大きくなる問題点がある。
【００１２】
そこで，本発明はこのような問題点に鑑みてなされたもので，その目的は，発光制御線の数を減らして開口率を高め，発光制御線の数の減少により，走査駆動部から出力する信号の数を減少させ，発光表示装置の製造を簡単にし，消費電力を低減する走査駆動部，を走査駆動部用いた発光表示装置および発光表示装置の駆動方法を提供することにある。
【課題を解決するための手段】
【００１３】
上記課題を解決するために，本発明のある観点によれば，走査信号を伝達する複数の走査線と、前記走査線に走査信号を伝達する走査駆動部と、データ信号を伝達する複数のデータ線と、発光制御信号を伝達する複数の発光制御線と、前記走査信号，前記データ信号，および前記発光制御信号を受けて発光する複数の画素とを備え，相異なる前記走査線を介して前記走査信号をそれぞれ受ける少なくとも二つの画素は，同一の前記発光制御線に接続され、前記走査駆動部は，入力される開始信号をシフトし，複数のシフト信号を複数の出力線に順次出力するシフトレジスタと、前記シフトレジスタの前記複数の出力線に連結され，前記シフト信号を演算して走査信号を生成する複数の第１演算部と、前記シフトレジスタの前記複数の出力線に連結され，前記シフト信号を演算して走査信号および発光制御信号を生成する第２演算部と、を備える発光表示装置が提供される。
【００１４】
前記画素は，電流により発光する発光素子と，前記発光制御信号により，前記電流を選択的に前記発光素子に伝達する第１トランジスタと，前記データ信号に応じて，第１電源により前記電流を生成する第２トランジスタと，前記走査信号に応じて，前記データ信号を選択的に前記第２トランジスタに伝達する第３トランジスタと，前記データ信号に対応する電圧を貯蔵し，前記第２トランジスタに伝達するキャパシタと，を有してもよい。
【００１５】
前記第１演算部と前記第２演算部は交互に配列されてもよい。
【００１６】
前記第１演算部は，第１シフト信号と第２シフト信号を二つの入力とするＮＡＮＤゲートを有し，前記第２演算部は，前記第２シフト信号と第３シフト信号を二つの入力とするＮＡＮＤゲートと，前記第２シフト信号と前記第３シフト信号を二つの入力とするＮＯＲゲートと，を有してもよい。
【００１７】
前記第１演算部には，前記走査信号の駆動能力を増大させて出力する第１バッファ部が連結され，前記第２演算部には，前記発光制御信号の駆動能力を増大させて出力する第２バッファ部が連結されてもよい。
【００１８】
前記第１バッファ部は偶数のインバータを有し，前記第２バッファ部は奇数のインバータを有することを特徴とする，請求項５に記載の発光表示装置。
【００１９】
前記データ線にデータ信号を伝達するデータ駆動部をさらに有してもよい。
【００２０】
上記課題を解決するために，本発明の別の観点によれば，走査信号を伝達する複数の走査線と、前記走査線に走査信号を伝達する走査駆動部と、データ信号を伝達する複数のデータ線と、発光制御信号を伝達する複数の発光制御線と、前記走査信号，前記データ信号，および前記発光制御信号を受けて発光する複数の画素と、を備え，相異なる前記走査線を介して前記走査信号をそれぞれ受ける少なくとも二つの画素は，相異なる前記発光制御線を介して同一の前記発光制御信号を受けて発光し、前記走査駆動部は，入力される開始信号をシフトし，複数のシフト信号を複数の出力線に順次出力するシフトレジスタと、前記シフトレジスタの前記複数の出力線に連結され，前記シフト信号を演算して走査信号を生成する複数の第１演算部と、前記シフトレジスタの前記複数の出力線に連結され，前記シフト信号を演算して走査信号および発光制御信号を生成する第２演算部と、を備えることを特徴とする，発光表示装置が提供される。
【００２１】
上記課題を解決するために，本発明の別の観点によれば，入力される開始信号をシフトして複数のシフト信号を複数の出力線に順次出力するシフトレジスタと、前記シフトレジスタの前記複数の出力線に連結され，前記シフト信号を演算して走査信号を生成する複数の第１演算部と、前記シフトレジスタの前記複数の出力線に連結され，前記シフト信号を演算して走査信号および発光制御信号を生成する第２演算部と、を備えることを特徴とする，走査駆動部が提供される。
【００２２】
前記第１演算部と前記第２演算部は交互に配列されてもよい。
【００２３】
前記第１演算部は，第１シフト信号と第２シフト信号を二つの入力とするＮＡＮＤゲートを有し，前記第２演算部は，前記第２シフト信号と第３シフト信号を二つの入力とするＮＡＮＤゲートと，前記第２シフト信号と前記第３シフト信号を二つの入力とするＮＯＲゲートと，を有してもよい。
【００２４】
前記第１演算部には，前記走査信号の駆動能力を増大させて出力する第１バッファ部が連結され，前記第２演算部には，前記発光制御信号の駆動能力を増大させて出力する第２バッファ部が連結されてもよい。
【００２５】
前記第１バッファ部は偶数のインバータを有し，前記第２バッファ部は奇数のインバータを有してもよい。
【００２６】
上記課題を解決するために，本発明の別の観点によれば，第１走査線に連結される複数の画素を含む第１画素行に走査信号を伝達する段階と、前記第１走査線に隣接した第２走査線に連結される複数の画素を含む第２画素行に走査信号を伝達する段階と、前記第１画素行と前記第２画素行に同一の発光制御信号が伝達され，前記第１画素行と前記第２画素行が同時に発光する段階と、を含んでなることを特徴とする，発光表示装置の駆動方法が提供される。
【００２７】
前記同一発光制御信号は，同一の発光制御線を介して伝達されてもよい。
【００２８】
前記同一発光制御信号は，相異なる発光制御線を介して伝達されてもよい。
【００２９】
上記課題を解決するために，本発明の別の観点によれば，第１走査線に連結される複数の画素を含む第１画素行に走査信号を伝達する段階と、前記第１画素行に第２走査信号を伝達し，前記第１走査線に隣接した第２走査線に連結される複数の画素を含む第２画素行に第２走査信号を伝達する段階と、前記第２画素行に第３走査信号を伝達する段階と、前記第１画素行と前記第２画素行に同一の発光制御信号を伝達して，前記第１画素行と前記第２画素行を同時に発光させる段階と、を含んでなることを特徴とする，発光表示装置の駆動方法が提供される。
【００３０】
前記同一発光制御信号は，同一の発光制御線を介して伝達されてもよい。
【００３１】
前記同一発光制御信号は，相異なる発光制御線を介して伝達されてもよい。
【発明の効果】
【００３２】
本発明の走査駆動部，走査駆動部を用いた発光表示装置および発光表示装置の駆動方法によると，一つの発光制御線を隣接した２本の行の画素が共有して発光表示装置の画像表示部の配線数を減少させるので，開口率が増加する。
【００３３】
また，一つの発光制御線を介して伝達される一つの発光制御信号を隣接した２本の行の画素が共有するので，走査駆動部から出力する発光制御信号の数が減少し，走査駆動部の素子数と出力線数を減少させて製造工程を簡単にすることができる。したがって，走査駆動部を小さく具現して発光表示装置の不要な部分を小さくすることで発光表示装置の大きさを減少させることができる。また，走査駆動部で消費する電力を低減させて発光表示装置で消費する電力を低減させる。
【発明を実施するための最良の形態】
【００３４】
以下に，添付した図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する発明特定事項については，同一の符号を付することにより重複説明を省略する。
【００３５】
図２は本発明の第１実施形態による発光表示装置の構造を示す構造図である。図２に示すように，画像表示部１００，データ駆動部２００，および走査駆動部３００を備える。
【００３６】
画像表示部１００は，発光素子を含む複数の画素１１０，行方向に配列された複数の走査線Ｓ１，Ｓ２，・・・，Ｓ２ｎ−１，Ｓ２ｎ，行方向に配列された複数の発光制御線Ｅ１，Ｅ２，・・・，Ｅｎ−１，Ｅｎ，列方向に配列された複数のデータ線Ｄ１，Ｄ２，・・・，Ｄｍ−１，Ｄｍ，および画素電源を供給する複数の画素電源線Ｖｄｄを含む。画素電源線Ｖｄｄは第１電源線１３０に連結され，外部から電源を受ける。
【００３７】
そして，走査線Ｓ１，Ｓ２，・・・，Ｓ２ｎ−１，Ｓ２ｎと走査信号により，データ線Ｄ１，Ｄ２，・・・，Ｄｍ−１，Ｄｍから伝達されるデータ信号が画素１１０に伝達され，画素１１０に含まれた第１トランジスタ（図示せず。）により，データ信号に対応する駆動電流が生成され，発光制御線Ｅ１，Ｅ２，・・・，Ｅｎ−１，Ｅｎを介して伝達される発光制御信号により駆動電流が発光素子に伝達されることにより，画像が表現される。発光制御線Ｅ１，Ｅ２，・・・，Ｅｎ−１，Ｅｎの数は走査線Ｓ１，Ｓ２，・・・，Ｓ２ｎ−１，Ｓ２ｎの半分となる。
【００３８】
データ駆動部２００はデータ線Ｄ１，Ｄ２，・・・，Ｄｍ−１，Ｄｍに連結され，画像表示部１００にデータ信号を伝達する。
【００３９】
走査駆動部３００は画像表示部１００の側面に設けられるもので，複数の走査線Ｓ１，Ｓ２，・・・，Ｓ２ｎ−１，Ｓ２ｎと複数の発光制御線Ｅ１，Ｅ２，・・・，Ｅｎ−１，Ｅｎに連結され，走査信号と発光制御信号を順次画像表示部１００に伝達し，画像表示部１００の行を順次選択する。
【００４０】
この際，一つの発光制御信号が入力される１本の発光制御線が，相違した走査線が入力される二つの隣接画素行に連結され，走査信号により２本の行が順次選択された後，一つの発光制御信号に応じて２本の行が同時に発光することになる。
【００４１】
図３は図２に示す第１実施形態による発光表示装置に採用された画像表示部の一部を示す回路図である。図３に示すように，電流生成部１１５，上記電流生成部１１５に連結される第１トランジスタＭ１，および第１トランジスタＭ１に連結される発光素子ＯＬＥＤを含む複数の画素が配列される。発光素子ＯＬＥＤは有機発光素子から具現される。
【００４２】
電流生成部１１５は，走査線Ｓ１，Ｓ２，データ線Ｄ１，Ｄ２，および画素電源線Ｖｄｄを介して走査信号，データ信号，および画素電源が伝達され，データ信号に対応する電流が周期的に生成され，第１ノードＮに電流が流れるようにする。電流生成部１１５は複数のトランジスタとキャパシタからなる。
【００４３】
そして，同一データ線に連結された二つの隣接画素に含まれたそれぞれの第１トランジスタＭ１は同一発光制御線Ｅ１に連結され，走査駆動部３００から一つの発光制御信号を受け，発光素子ＯＬＥＤは第１トランジスタＭ１の動作により発光する。この際，２本の行に同一発光制御信号が入力されるので，２本の行に位置する発光素子ＯＬＥＤは同時に発光する。
【００４４】
図４は，本発明の第２実施形態による発光表示装置の構造を示す構造図である。図４に示すように，本発明の第２実施形態による発光表示装置は，画像表示部１００，データ駆動部２００，および走査駆動部３００を含む。
【００４５】
画像表示部１００は，発光素子を含む複数の画素１１０，行方向に配列された複数の走査線Ｓ１，Ｓ２，・・・，Ｓ２ｎ−１，Ｓ２ｎ，行方向に配列された複数の発光制御線Ｅ１，Ｅ２，・・・，Ｅｎ−１，Ｅｎ，列方向に配列された複数のデータ線Ｄ１，Ｄ２，・・・，Ｄｍ−１，Ｄｍ，および画素電源を供給する複数の画素電源線Ｖｄｄを含む。発光制御線の数は走査線の半分となるようにする。また，画素電源線Ｖｄｄは第１電源線１３０に連結され，外部から電源を受ける。
【００４６】
複数の走査線Ｓ１，Ｓ２，・・・，Ｓ２ｎ−１，Ｓ２ｎを介して伝達される走査信号は，それぞれ２本の行に入力され，１本の行には画素を初期化させる初期化信号としても使用され，データ信号が画素に伝達されるようにする走査信号として使用される。
【００４７】
そして，走査信号として使用される場合，走査線Ｓ１，Ｓ２，・・・，Ｓ２ｎ−１，Ｓ２ｎを介して伝達される走査信号に応じて，データ線Ｄ１，Ｄ２，・・・，Ｄｍ−１，Ｄｍから伝達されるデータ信号が画素１１０に伝達され，画素１１０に含まれた第１トランジスタ（図示せず。）によりデータ信号に対応する駆動電流が生成され，発光制御線Ｅ１，Ｅ２，・・・，Ｅｎ−１，Ｅｎを介して伝達される発光制御信号により，駆動電流が発光素子に伝達されることにより，画像が表現される。
【００４８】
データ駆動部２００は，データ線Ｄ１，Ｄ２，・・・，Ｄｍ−１，Ｄｍに連結され，画像表示部１００にデータ信号を伝達する。
【００４９】
走査駆動部３００は，画像表示部１００の側面に設けられ，走査線Ｓ１，Ｓ２，・・・，Ｓ２ｎ−１，Ｓ２ｎと発光制御線Ｅ１，Ｅ２，・・・，Ｅｎ−１，Ｅｎに連結され，走査信号と発光制御信号を画像表示部１００に順次伝達し，画像表示部１００の行を順次選択する。この際，走査駆動部は，走査信号を出力する端子の数が発光制御信号を出力する端子の数の２倍となるようにする。
【００５０】
そして，一つの発光制御信号が入力される１本の発光制御線が，相違した走査線が入力される二つの隣接画素に行に連結され，走査信号により２本の行が順次選択された後，一つの発光制御信号により２本の行が同時に発光することになる。
【００５１】
図５は，図４に示す第２実施形態による発光表示装置に採用された画像表示装置の一部を示す回路図である。図５に示すように，画像表示部は，電流生成部１１５，上記電流生成部１１５に連結される第１トランジスタＭ１，および上記第１トランジスタＭ１に連結される発光素子ＯＬＥＤを含む複数の画素が配列される。発光素子ＯＬＥＤは有機発光素子から具現される。
【００５２】
電流生成部１１５は，走査線Ｓ１，Ｓ２，発光制御線Ｅ１，データ線Ｄ１，Ｄ２，および画素電源線Ｖｄｄを介して走査信号，発光制御信号，データ信号，および画素電源が伝達され，データ信号に対応する電流を周期的に生成して，第１ノードＮに電流が流れるようにする。電流生成部１１５は複数のトランジスタとキャパシタからなる。
【００５３】
そして，同一データ線Ｄ１に連結された二つの隣接画素に含まれたそれぞれの第１トランジスタＭ１は，同一発光制御線Ｅ１に連結され，走査駆動部３００から一つの発光制御信号を受け，発光素子ＯＬＥＤは第１トランジスタＭ１の動作により発光することになる。したがって，２本の行に同一発光制御信号が入力されるので，２本の行に位置する発光素子ＯＬＥＤは同時に発光することになる。
【００５４】
図６は，本発明の第３実施形態による発光表示装置の構造を示す構造図である。図６に示すように，本発明の第３実施形態による発光表示装置は，画像表示部１００，データ駆動部２００，および走査駆動部３００を含む。
【００５５】
画像表示部１００は，発光素子を含む複数の画素１１０，行方向に配列された複数の走査線Ｓ１，Ｓ２，・・・，Ｓｎ−１，Ｓｎ，行方向に配列された複数の発光制御線Ｅ１，Ｅ２，・・・，Ｅｎ−１，Ｅｎ，列方向に配列された複数のデータ線Ｄ１，Ｄ２，・・・，Ｄｍ−１，Ｄｍ，および画素電源を供給する複数の画素電源線Ｖｄｄを含む。画素電源線Ｖｄｄは第１電源線１３０に連結され，外部から電源を受ける。
【００５６】
そして，走査線Ｓ１，Ｓ２，・・・，Ｓｎ−１，Ｓｎと走査信号により，データ線Ｄ１，Ｄ２，・・・，Ｄｍ−１，Ｄｍから伝達されるデータ信号が画素１１０に伝達され，画素１１０に含まれた第１トランジスタ（図示せず。）によりデータ信号に対応する駆動電流が生成され，発光制御線Ｅ１，Ｅ２，・・・，Ｅｎ−１，Ｅｎを介して伝達される発光制御信号により，駆動電流が発光素子に伝達されることにより，画像が表現される。
【００５７】
データ駆動部２００はデータ線Ｄ１，Ｄ２，・・・，Ｄｍ−１，Ｄｍに連結され，画像表示部１００にデータ信号を伝達する。
【００５８】
走査駆動部３００は，画像表示部１００の側面に設けられ，走査駆動部３００は，走査信号を出力する走査信号出力端の数が発光制御信号を出力する発光制御信号出力端の数の２倍となるようにする。そして，一つの走査信号出力端には１本の走査線が連結され，一つの発光制御信号出力端には２本の発光制御線が連結され，走査信号と発光制御信号を画像表示部１００に伝達する。すなわち，２本の相違した走査線に連結される二つの隣接画素は，同一発光制御信号が伝達される相違した発光制御線に連結され，二つの画素は同時に発光することになる。
【００５９】
図７は，図６に示す本発明の第３実施形態に採用された画像表示部の一部を示す回路図である。図７に示すように，電流生成部１１５は，走査線Ｓ１，Ｓ２，データ線Ｄ１，Ｄ２および画素電源線Ｖｄｄを介して走査信号，データ信号，および画素電源が伝達され，データ信号に対応する電流を周期的に生成して，第１ノードＮに電流が流れるようにする。電流生成部１１５は複数のトランジスタとキャパシタからなる。
【００６０】
そして，走査駆動部３００の出力端子Ｇ０１に二つの発光制御線Ｅ１及びＥ２が連結され，この２本の発光制御線Ｅ１及びＥ２は走査駆動部３００から一つの発光制御信号を受け，各発光制御線Ｅ１，Ｅ２に連結された第１トランジスタＭ１に伝達する。
【００６１】
そして，発光素子ＯＬＥＤは，第１トランジスタＭ１の動作により発光し，２本の行に同一発光制御信号が入力されるので，２本の行に位置する発光素子ＯＬＥＤが同時に発光することになる。図７では，１つの端子から分岐した２つの発光制御線Ｅ１，Ｅ２が第１画素１１１，第２画素１１２に連結されている。一方，図３の第１実施形態では，第１画素１１１，第２画素１１２に１つの発光制御線Ｅ１が連結されており，開口率は図７の第３実施形態より向上している。
【００６２】
図８は，本発明の第４実施形態による発光表示装置の構造を示す構造図である。図８に示すように，本発明の第４実施形態による発光表示装置は，画像表示部１００，データ駆動部２００，および走査駆動部３００を含む。
【００６３】
画像表示部１００は，発光素子を含む複数の画素１１０，行方向に配列された複数の走査線Ｓ１，Ｓ２，・・・，Ｓｎ−１，Ｓｎ，行方向に配列された複数の発光制御線Ｅ１，Ｅ２，・・・，Ｅｎ−１，Ｅｎ，列方向に配列された複数のデータ線Ｄ１，Ｄ２，・・・，Ｄｍ−１，Ｄｍ，および画素電源を供給する複数の画素電源線Ｖｄｄを含む。画素電源線Ｖｄｄは第１電源線１３０に連結され，外部から電源を受ける。
【００６４】
複数の走査線Ｓ１，Ｓ２，・・・，Ｓｎ−１，Ｓｎを介して伝達される走査信号はそれぞれ２本の行に入力され，１本の行には画素を初期化させる初期化信号としても使用され，データ信号が画素に伝達されるようにする走査信号として使用される。
【００６５】
そして，走査信号として使用される場合，走査線Ｓ１，Ｓ２，・・・，Ｓｎ−１，Ｓｎを介して伝達される走査信号に応じて，データ線Ｄ１，Ｄ２，・・・，Ｄｍ−１，Ｄｍから伝達されるデータ信号が画素１１０に伝達され，画素１１０に含まれた第１トランジスタ（図示せず。）によりデータ信号に対応する駆動電流が生成され，発光制御線Ｅ１，Ｅ２，・・・，Ｅｎ−１，Ｅｎを介して伝達される発光制御信号により，駆動電流が発光素子に伝達されることにより，画像が表現される。
【００６６】
データ駆動部２００は，データ線Ｄ１，Ｄ２，・・・，Ｄｍ−１，Ｄｍに連結され，画像表示部１００にデータ信号を伝達する。
【００６７】
走査駆動部３００は，画像表示部１００の側面に設けられる。走査駆動部は，走査信号を出力する走査信号出力端の数が発光制御信号を出力する発光制御信号出力端の数の２倍となるようにする。そして，一つの走査信号出力端には１本の走査線が連結され，一つの発光制御信号出力端には２本の発光制御線が連結され，走査信号と発光制御信号を画像表示部１００に順次伝達する。すなわち，２本の相違した走査線に連結される二つの隣接画素は，同一発光制御信号が伝達される相違した発光制御線に連結され，二つの画素は同時に発光することになる。
【００６８】
図９は，図８に示す第４実施形態による発光表示装置に採用された画像表示装置の一部を示す回路図である。図９に示すように，電流生成部１１５は，走査線Ｓ１，Ｓ２，発光制御線Ｅ１，Ｅ２，データ線Ｄ１，Ｄ２，および画素電源線Ｖｄｄを介して走査信号，発光制御信号，データ信号，および画素電源が伝達され，データ信号に対応する電流を周期的に生成して，第１ノードＮに電流が流れるようにする。電流生成部１１５は複数のトランジスタとキャパシタからなる。
【００６９】
そして，走査駆動部３００の二つの出力端子Ｇ０１に２本の発光制御線Ｅ１およびＥ２が連結され，２本の発光制御線は，走査駆動部３００から一つの発光制御信号を受け，２本の発光制御線が連結された第１トランジスタＭ１に伝達する。
【００７０】
そして，発光素子ＯＬＥＤは第１トランジスタＭ１の動作により発光することになる。したがって，２本の行に同一発光制御信号が入力されるので，２本の行に位置する発光素子ＯＬＥＤは同時に発光することになる。
【００７１】
図１０は，電流生成部の第１実施形態を示す回路図である。この電流生成部の第１実施形態は，図２，３，６，７に示す本発明の第１実施形態による発光表示装置および第３実施形態による発光表示装置に適用可能である。図１０に示すように，この電流生成部は，第２トランジスタＭ２，第３トランジスタＭ３，およびキャパシタＣｓｔを含む。そして，第２トランジスタＭ２および第３トランジスタＭ３はそれぞれゲート，ソースおよびドレインを有し，キャパシタＣｓｔは第１電極と第２電極を有する。
【００７２】
第２トランジスタＭ２は，ソースが電源供給線Ｖｄｄに連結され，ドレインが第１ノードＮに連結され，ゲートが第２ノードＡに連結される。第２ノードＡは第３トランジスタＭ３のドレインに連結される。第２トランジスタＭ２は，データ信号に対応する電流を発光素子ＯＬＥＤに供給する機能をする。
【００７３】
第３トランジスタＭ３は，ソースがデータ線Ｄｍに連結され，ドレインが第２ノードＡに連結され，ゲートが第１走査線Ｓ２ｎに連結される。そして，ゲートに印加される第１選択信号に応じて，データ信号を第２ノードＡに伝達する。ここで，ｎとｍは任意の整数である。
【００７４】
キャパシタＣｓｔは，第１電極が電源供給線Ｖｄｄに連結され，第２電極が第１ノードＡに連結される。そして，データ信号による電荷を充電し，充電された電荷により，１フレーム時間の間に第２トランジスタＭ２のゲートに信号を印加し，第２トランジスタＭ２の動作を１フレーム時間の間に維持させる。
【００７５】
図１１は，図１０に示す電流生成部が採用された画素の動作を示すタイミング図である。図１１に示すように，画素は上位の第１画素１１１と下位の第２画素１１２に区分され，各画素は，第１画素１１１の電流生成部１１５に伝達される第１走査信号ｓ２ｎ−１，第２画素１１２の電流生成部１１５に伝達される第２走査信号ｓ２ｎ，第１トランジスタＭ１を介して入力される発光制御信号ｅｎにより動作する。
【００７６】
第１画素１１１において，第１走査信号ｓ２ｎ−１がハイ信号からロー信号に転換され，第２走査信号ｓ２ｎと発光制御信号ｅｎがハイ信号を維持すると，第３トランジスタＭ３がオン状態となり，データ信号が第２ノードＡに伝達される。この際，キャパシタＣｓｔの第１端には画素電源線Ｖｄｄが連結され，これに画素電源が印加され，第２端には第２ノードＡが連結され，これにデータ信号の電圧が印加される。したがって，キャパシタＣｓｔには，画素電源の電圧からデータ信号の電圧を減算した分だけの電圧が充電されて，第２トランジスタＭ２のゲートに印加される。この際，下記数学式１に示すような電流が第２トランジスタＭ２のソースからドレイン方向に流れることができる。
【００７７】
【数１】
2008293049.tif 000003
【００７８】
ここで，ＩＯＬＥＤは発光素子に流れる電流，Ｖｇｓは第２トランジスタＭ２のゲートに印加される電圧，Ｖｄｄは画素電源の電圧，Ｖｔｈは第２トランジスタＭ２のスレショルド電圧，Ｖｄａｔａはデータ信号の電圧を示す。
【００７９】
しかし，発光制御信号ｅｎがハイ信号であるので，第１トランジスタがオフ状態となって電流が流れなくなる。第１画素１１１は電流が流れなくて発光しない。
【００８０】
そして，第２画素１１２において，第２走査信号ｓ２ｎがハイ信号からロー信号に転換されると，第３トランジスタＭ３がオン状態となり，データ信号が第２ノードＡに伝達される。この際，第１キャパシタＣｓｔの第１端には画素電源線Ｖｄｄが連結され，これに画素電源が印加され，第２端には第２ノードＡが連結され，これにデータ信号の電圧が印加される。したがって，キャパシタＣｓｔには，画素電源の電圧からデータ信号の電圧を減算した分だけの電圧が充電され，第２トランジスタＭ２のゲートに印加される。
【００８１】
第２トランジスタＭ２のソースからドレイン方向に，上記数学式１に示すような電流が流れることができる。
【００８２】
しかし，発光制御信号ｅｎがハイ信号であるので，第１トランジスタがオフ状態となり，電流が流れなくなる。第２画素１１２は電流が流れなくて発光しない。
【００８３】
そして，第１画素１１１と第２画素１１２に連結された発光制御線Ｅｎを介して入力される発光制御信号ｅｎがロー信号に転換されると，第１画素１１１と第２画素のそれぞれは上記数学式１に示すような電流が流れ，第１画素１１１と第２画素１１２が発光することになる。
【００８４】
図１２は，電流生成部の第２実施形態を示す回路図である。この電流生成部の第２実施形態は，図４，５，８，９に示す本発明の第２実施形態による発光表示装置および第４実施形態による発光表示装置に適用可能である。図１２に示すように，電流生成部１１５は第２〜第６トランジスタＭ２〜Ｍ６とキャパシタＣｓｔからなり，第２〜第６トランジスタＭ２〜Ｍ６はＰ型ＭＯＳトランジスタから具現され，ソース，ドレインおよびゲートを有し，キャパシタＣｓｔは第１電極および第２電極を有する。第２〜第６トランジスタＭ２〜Ｍ６のドレインとソースは物理的に差がなく，ソース，ドレインおよびゲート電極をそれぞれ第１，第２および第３電極と称し得る。
【００８５】
電流生成部１１５は，第１ノードＮを介して第１トランジスタＭ１に連結され，第１トランジスタＭ１に連結された発光制御線Ｅｎが電流生成部１１５に連結されるので，発光制御信号ｅｎにより，画素電源Ｖｄｄが電流生成部１１５に入力されることを制御する。
【００８６】
第２トランジスタＭ２は，ソースが第２ノードＡに連結され，ドレインが第３ノードに連結され，ゲートが第４ノードに連結されるものであって，第４ノードＣの電圧に応じて，第２ノードＡから第３ノードＢに電流が流れるようにする。
【００８７】
第３トランジスタＭ３は，ソースがデータ線Ｄｍに連結され，ドレインが第２ノードＡに連結され，ゲートが第１走査線ｓ２ｎに連結されるものであって，第１走査線Ｓ２ｎを介して伝達される第１走査信号ｓ２ｎによりスイッチング動作を行って，データ線Ｄｍを介して伝達されるデータ信号を選択的に第２ノードＡに伝達する。
【００８８】
第４トランジスタＭ４は，ソースが第３ノードＢに連結され，ドレインが第４ノードＣに連結され，ゲートが第１走査線Ｓ２ｎに連結されるものであって，第１走査線Ｓ２ｎを介して伝達される第１走査信号ｓ２ｎにより第３ノードＢと第４ノードＣの電位を同一にすることにより，第２トランジスタＭ２がダイオード連結されるようにする。
【００８９】
第５トランジスタＭ５は，ソースが画素電源線Ｖｄｄに連結され，ドレインが第２ノードＡに連結され，ゲートが発光制御線Ｅｎに連結されるものであって，発光制御線Ｅｎを介して伝達される第１発光制御信号ｅｎにより，画素電源を第２ノードＡに選択的に伝達する。
【００９０】
第６トランジスタＭ６は，ソースおよびゲートが第２走査線Ｓ２ｎ−１に連結され，ドレインが第４ノードＣに連結されるものであって，第４ノードＣに初期化信号を伝達する。初期化信号は，第１走査信号ｓ２ｎが入力される行の直前行に入力される第２走査信号ｓ２ｎ−１であり，第２走査信号ｓ２ｎ−１は，第１走査線Ｓ２ｎが連結された行の直前行に連結される走査線を意味する。
【００９１】
キャパシタＣｓｔは，第１電極が画素電源線Ｖｄｄに連結され，第２電極が第４ノードＣに連結されるものであって，第６トランジスタＭ６を介して伝達される初期化信号に応じてキャパシタＣｓｔが初期化される。
【００９２】
図１３は，図１２に示す電流生成部が採用された画素の動作を示すタイミング図である。図１３に示すように，画素は上位の第１画素１１１と下位の第２画素１１２に区分され，各画素は，各電流生成部１１５に入力される第１走査信号ｓ２ｎ−１，第２走査信号ｓ２ｎ，第３走査信号ｓ２ｎ＋１，および第１トランジスタＭ１を介して入力される発光制御信号ｅｎにより動作し，一つの画素には二つの走査信号が入力される。
【００９３】
まず，第１走査信号ｓ２ｎ−１はハイ信号からロー信号に転換され，第２走査信号ｓ２ｎ，第３走査信号ｓ２ｎ＋１および発光制御信号ｅｎはハイ信号を維持することにより，第１画素が選択される。第１画素が選択されると，第１画素１１１が動作する。
【００９４】
第１画素１１１は，第６トランジスタＭ６がオン状態となり，第４ノードＣに初期化信号の第１走査信号ｓ２ｎ−１を伝達することにより，キャパシタＣｓｔが初期化される。そして，第２走査信号ｓ２ｎがハイ信号からロー信号に転換され，発光制御信号ｅｎがハイ信号を維持すると，第３トランジスタＭ３と第４トランジスタＭ４がオン状態となる。
【００９５】
第３トランジスタＭ３と第４トランジスタＭ４がオン状態となると，データ線Ｄｍを介してデータ信号が第２ノードＡに伝達され，第３ノードＢの電位と第４ノードＣの電位が同一になり，第２トランジスタＭ２がダイオード連結され，第２ノードＡに伝達されたデータ信号が第４ノードＣに伝達される。
【００９６】
したがって，キャパシタＣｓｔには，データ電圧に対応する電圧が貯蔵され，第２トランジスタＭ２のゲートとソース間には，下記数学式２に示すような電圧が印加される。
【００９７】
【数２】
2008293049.tif 000004
【００９８】
ここで，Ｖｓｇは第２トランジスタＭ３のソースとゲート電極間の電圧，Ｖｄｄは画素電源電圧，Ｖｄａｔａはデータ信号の電圧，Ｖｔｈは第２トランジスタＭ２のスレショルド電圧を示す。
【００９９】
そして，キャパシタＣｓｔには，データ電圧に対応する電圧が貯蔵され，第２トランジスタＭ２のゲートとソース間には上記数学式２に示すような電圧が印加される。
【０１００】
しかし，発光制御信号ｅｎがハイ状態を維持するので，第２トランジスタＭ２のソースからドレイン方向に電流が流れなくなる。つまり，発光性制御信号ｅｎにより第５トランジスタＭ５がオフ状態になると，第１電源Ｖｄｄが第２トランジスタＭ２のソースに伝達されなくなるので，第２トランジスタＭ２はデータ信号の伝達を受けてもソースからドレインに電流を流れるようにすることができない。
【０１０１】
そして，第２走査信号ｓ２ｎがハイ信号からロー信号に転換されるとき，第２画素１１２の第６トランジスタＭ６に第２走査信号ｓ２ｎが入力され，第２画素１１２のキャパシタが初期化される。
【０１０２】
そして，第３走査信号ｓ２ｎ＋１により第２画素１１２が選択されると，第２画素１１２の第３トランジスタＭ３と第４トランジスタＭ４がオン状態となる。そして，第２画素１１２の第３トランジスタＭ３と第４トランジスタｍ４がオン状態となると，第２画素１１２のデータ線Ｄｍを介してデータ信号が第２ノードＡに伝達され，第３ノードＢの電位と第４ノードＣの電位が同一になり，第２トランジスタＭ２がダイオード連結され，第２ノードＡに伝達されたデータ信号が第４ノードＣに伝達される。
【０１０３】
したがって，キャパシタＣｓｔには，データ電圧に対応する電圧が貯蔵され，第２トランジスタＭ２のゲートとソース間には上記数学式２に示すような電圧が印加される。
【０１０４】
そして，発光制御信号ｅｎがロー状態に転換され，一定期間ロー状態を持続し，発光制御信号ｅｎが電流発生部に入力され，第１画素１１１と第２画素１１２の第５トランジスタＭ５がオン状態となり，第２ノードＡに画素電源が伝達される。この際，キャパシタＣｓｔに貯蔵された電圧が第２トランジスタＭ２のゲートに伝達され，発光制御信号ｅｎにより第５トランジスタＭ５がオン状態であるとき，第１トランジスタＭ１がオン状態となり，第２トランジスタＭ２により，第１画素１１１と第２画素１１２に同時に電流が流れることになる。このときに流れる電流は数学式３のようである。
【０１０５】
【数３】
2008293049.tif 000005
【０１０６】
ここで，ＩＯＬＥＤは発光素子に流れる電流，Ｖｇｓは第２トランジスタＭ２のゲートに印加される電圧，Ｖｄｄは画素電源の電圧，Ｖｔｈは第２トランジスタＭ２のスレショルド電圧，Ｖｄａｔａはデータ信号の電圧を示す。
【０１０７】
したがって，発光素子ＯＬＥＤに流れる電流は第２トランジスタＭ２のスレショルドに無関係に流れる。また，第１画素１１１の駆動トランジスタＭ２にデータ信号を伝達する信号はＳ２ｎであり，第２画素１１１の駆動トランジスタＭ２にデータを伝達する信号はＳ２ｎ＋１である。よって第１画素１１１の選択信号はＳ２ｎであり，第２画素の選択信号はＳ２ｎ＋１である。
【０１０８】
図１４は，本実施形態による発光表示装置に採用された走査駆動部の一部を示す回路図である。図１４に示すように，走査駆動部３００は，シフトレジスタ３１０，演算部３２０，およびバッファ部３３０を含む。またこの走査駆動部３００は，上記電流生成部の第１実施形態，第２実施形態のいずれにも適用可能である。
【０１０９】
シフトレジスタ３１０は，フリップフロップ３１１〜３１４が縦に連結されて構成され，上位のフリップフロップ３１１から出力された出力信号が下位のフリップフロップ３１２に入力され，下位のフリップフロップ３１２から出力される信号は上位のフリップフロップ３１１から出力された信号がシフトされる。
【０１１０】
ここでは，シフトレジスタ３１０の一部を説明し，最上位のフリップフロップから順に第１フリップフロップ３１１，第２フリップフロップ３１２，第３フリップフロップ３１３，第４フリップフロップ３１４と呼ぶ。
【０１１１】
第１フリップフロップ３１１は，スタートパルスｓｐを受けて，スタートパルスをシフトしたシフト信号を出力し，シフト信号は第２フリップフロップ３１２および演算部３２０に出力される。第２フリップフロップ３１２は，第１フリップフロップ３１１からシフト信号を受信して第３フリップフロップ３１３および演算部３２０に出力する。第３フリップフロップ３１３は第２フリップフロップ３１２からシフト信号を受信して第４フリップフロップ３１４および演算部３２０に出力する。また，第４フリップフロップ３１４は，第３フリップフロップ３１３から信号を受信して下位のフリップフロップ（図示せず）および演算部３２０に信号を出力する。
【０１１２】
演算部３２０は，ＮＡＮＤゲートからなる第１演算部３２１と，ＮＡＮＤゲートとＮＯＲゲートからなる第２演算部３２２に区分され，第１演算部３２１と第２演算部３２２が交互に形成される。そして，第１演算部３２１と第２演算部３２２の各ＮＡＮＤゲートと各ＮＯＲゲートを上から下の順に，第１ＮＡＮＤゲート３２３，第２ＮＡＮＤゲート３２４，第３ＮＡＮＤゲート３２５，第４ＮＡＮＤゲート３２６，第１ＮＯＲゲート３２７，および第２ＮＯＲゲート３２８と呼ぶ。
【０１１３】
第１ＮＡＮＤゲート３２３は，第１フリップフロップ３１１と第２フリップフロップ３１２から信号を受信しＮＡＮＤ演算を行って第１走査信号ｓ［１］を形成し，第２ＮＡＮＤゲート３２４は，第２フリップフロップ３１２と第３フリップフロップ３１３から信号を受信しＮＡＮＤ演算を行って第２走査信号ｓ［２］を形成し，第３ＮＡＮＤゲート３２５は，第３フリップフロップ３１３と第４フリップフロップ３１４から信号を受信しＮＡＮＤ演算を行って第３走査信号ｓ［３］を形成する。また，第４ＮＡＮＤゲート３２６は，第４フリップフロップ３１４と下位のフリップフロップ（図示せず）から信号を受信しＮＡＮＤ演算を行って第４走査信号ｓ［４］を形成する。
【０１１４】
そして，第１ＮＯＲゲート３２７は，第２フリップフロップ３１２と第３フリップフロップ３１３から信号を受信しＮＯＲ演算を行って第１発光制御信号ｅ［１］を形成し，第２ＮＯＲゲート３２８は，第４フリップフロップ３１４と下位のフリップフロップ（図示せず）から信号を受信しＮＯＲ演算を行って第２発光制御信号ｅ［２］を形成する。
【０１１５】
したがって，ＮＡＮＤゲートからなる第１演算部３２１は走査信号のみを形成し，ＮＡＮＤゲートとＮＯＲゲートからなる第２演算部３２２は走査信号と発光制御信号を形成する。
【０１１６】
バッファ部３３０は，上位から下位の順に第１バッファ３３１〜第６バッファ３３６を含み，第１バッファ３３１，第２バッファ３３２，第４バッファ３３４および第５バッファ３３５は二つのインバータが直列に連結され，走査信号の駆動能力を増大させ，第３バッファ３３３と第６バッファ３３６は一つのインバータからなり，発光制御信号の駆動能力を増大させる。
【０１１７】
したがって，上記のように構成される走査駆動部３００は，走査信号を出力する出力端子の数より発光制御信号を出力する出力端子の数が小さくなり，走査駆動部３００の素子数が減少することにより，走査駆動部３００の大きさが小さく具現される。
【０１１８】
図１５は図１４に示す走査駆動部の動作を示すタイミング図である。図１５に示すように，クロックＣＬＫがシフトレジスタ３１０の各フリップフロップに入力される状態で第１フリップフロップ３１１にスタートパルスｓｐが入力されると，第１フリップフロップ３１１は，クロックＣＬＫが上昇するとき，スタートパルスｓｐをシフトした第１シフト信号１ｓｒを出力する。そして，第１シフト信号１ｓｒは第２フリップフロップ３１２に入力され，第２フリップフロップ３１２は，クロックＣＬＫが下降するとき，第１シフト信号１ｓｒをシフトした第２シフト信号２ｓｒを出力する。このような過程を第３フリップフロップ３１３および第４フリップフロップ３１４が行って，順次第３シフト信号３ｓｒおよび第４シフト信号４ｓｒを出力する。
【０１１９】
そして，第１ＮＡＮＤゲート３２３は，第１シフト信号１ｓｒおよび第２シフト信号２ｓｒを受信しＮＡＮＤ演算を行って第１走査信号ｓ［１］を形成し，第２ＮＡＮＤゲート３２４は，第２シフト信号２ｓｒおよび第３シフト信号３ｓｒを受信しＮＡＮＤ演算を行って第２走査信号ｓ［２］を形成し，第３ＮＡＮＤゲート３２５は，第３シフト信号３ｓｒおよび第４シフト信号４ｓｒを受信しＮＡＮＤ演算を行って第３走査信号ｓ［３］を形成する。また，第４ＮＡＮＤゲート３２６は，第４シフト信号４ｓｒおよび第５シフト信号（図示せず）を受信し第４走査信号ｓ［４］を形成する。
【０１２０】
そして，第１ＮＯＲゲート３２７は，第２シフト信号２ｓｒおよび第３シフト信号３ｓｒを受信しＮＯＲ演算を行って第１発光制御信号ｅ［１］を形成し，第２ＮＯＲゲート３２８は，第４シフト信号４ｓｒおよび第５シフト信号ｓｒ５を受信しＮＯＲ演算を行って第２発光制御信号ｅ［２］を形成する。
【０１２１】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【０１２２】
本発明は，発光制御線の数を減らして開口率を高め，発光制御線の数の減少により，走査駆動部から出力する信号の数を減少させ，発光表示装置の製造を簡単にし，消費電力を低減する走査駆動部，走査駆動部を用いた発光表示装置および発光表示装置の駆動方法に適用可能である。
【図面の簡単な説明】
【０１２３】
【図１】従来技術による発光表示装置に採用された画素を示す構成図である。
【図２】本発明の第１実施形態による発光表示装置の構造を示す構造図である。
【図３】図２に示す第１実施形態による発光表示装置に採用された画像表示部の一部を示す回路図である。
【図４】本発明の第２実施形態による発光表示装置の構造を示す構造図である。
【図５】図４に示す第２実施形態による発光表示装置に採用された画像表示部の一部を示す回路図である。
【図６】本発明の第３実施形態による発光表示装置の構造を示す構造図である。
【図７】図６に示す第３実施形態による発光表示装置に採用された画像表示部の一部を示す回路図である。
【図８】本発明の第４実施形態による発光表示装置の構造を示す構造図である。
【図９】図８に示す第４実施形態による発光表示装置に採用された画像表示部の一部を示す回路図である。
【図１０】電流生成部の第１実施形態を示す回路図である。
【図１１】図１０に示す電流生成部が採用された画素の動作を示すタイミング図である。
【図１２】電流生成部の第２実施形態を示す回路図である。
【図１３】図１２に示す電流生成部が採用された画素の動作を示すタイミング図である。
【図１４】本発明による発光表示装置に採用された走査駆動部の一部を示す回路図である。
【図１５】図１４に示す走査駆動部の動作を示すタイミング図である。
【符号の説明】
【０１２４】
１００    画像表示部
１１０    画素
２００    データ駆動部
３００    走査駆動部
Ｄｍ    データ線
Ｓｎ    走査線
Ｅｎ    発光制御線
【図１】
2008293049.tif 000006
【図２】
2008293049.tif 000007
【図３】
2008293049.tif 000008
【図４】
2008293049.tif 000009
【図５】
2008293049.tif 000010
【図６】
2008293049.tif 000011
【図７】
2008293049.tif 000012
【図８】
2008293049.tif 000013
【図９】
2008293049.tif 000014
【図１０】
2008293049.tif 000015
【図１１】
2008293049.tif 000016
【図１２】
2008293049.tif 000017
【図１３】
2008293049.tif 000018
【図１４】
2008293049.tif 000019
【図１５】
2008293049.tif 000020