(57)【要約】【課題】出力電圧の大きさに関わり無く制限電流の変化する出力電圧を任意に設定可能にし、出力電圧の低い場合でも適切な保護特性を得ることが可能な、また消費電流の削減が可能な過電流保護回路技術の提供。【解決手段】入力電圧を所定の出力電圧に変換して出力する定電圧回路の過電流保護回路２を定電圧回路１から出力される出力電流に比例する電圧を出力する出力電流検出回路（Ｍ２，Ｒ１，Ｒ２，Ｒ３）と、出力電流検出回路から出力される出力電流検出電圧に応じて、定電圧回路１から出力される出力電流を制御する出力電流制御回路（Ｍ３，Ｍ４，Ｒ６）と、定電圧回路１の出力電圧に応じて変化する１つ以上の電圧を出力する出力電圧検出回路（Ｉ１，Ｒ４，Ｒ５，Ｉ２）と、出力電圧検出回路からの出力電圧検出電圧に応じて出力電流−出力電流検出電圧の変換比率を変更する変換比率変更手段（Ｍ６，Ｍ７）を備える。【選択図】図１
2008287307.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧を所定の出力電圧に変換して出力する定電圧回路の過電流保護回路において、
前記過電流保護回路は、
前記定電圧回路から出力される出力電流に比例する電圧を出力する出力電流検出回路と、
前記出力電流検出回路から出力される出力電流検出電圧に応じて、前記定電圧回路から出力される前記出力電流を制御する出力電流制御回路と、
前記定電圧回路の前記出力電圧に応じて変化する１つ以上の電圧を出力する出力電圧検出回路と、
前記出力電圧検出回路から出力される出力電圧検出電圧に応じて前記出力電流検出回路の出力電流−出力電流検出電圧の変換比率を変更する変換比率変更手段を備えたことを特徴とする過電流保護回路。
【請求項２】
請求項１記載の過電流保護回路において、
前記出力電圧検出回路は、前記定電圧回路の出力電圧より高い出力電圧検出電圧を出力することが可能なことを特徴とする過電流保護回路。
【請求項３】
請求項１または２記載の過電流保護回路において、
前記出力電圧検出回路から出力される出力電圧検出電圧は、前記定電圧回路の出力電圧に正または／および負のオフセット電圧を加えた電圧であることを特徴とする過電流保護回路。
【請求項４】
請求項３記載の過電流保護回路において、
前記オフセット電圧は、抵抗に定電流を供給することで生成するようにしたことを特徴とする過電流保護回路。
【請求項５】
請求項１から４のいずれかに記載の過電流保護回路において、
前記出力電流が所定の電流値以上になった場合に、前記出力電圧検出回路を動作可能にするスイッチ手段を備えたことを特徴とする過電流保護回路。
【請求項６】
請求項５記載の過電流保護回路において、
前記スイッチ手段は、前記入力電源と前記出力電圧検出回路の間に接続されたトランジスタであり、前記定電圧回路の出力電圧を制御する出力制御トランジスタと同導電型を有し、そのソースおよびゲートはそれぞれ前記出力制御トランジスタのソースおよびゲートと接続され、前記出力制御トランジスタより閾値電圧を高く設定したトランジスタであることを特徴とする過電流保護回路。
【請求項７】
請求項６に記載の過電流保護回路において、
前記出力電流検出回路は、前記入力電源とＧＮＤの間に直列接続された、前記出力制御トランジスタと同導電型を有し、そのソースおよびゲートがそれぞれ前記出力制御トランジスタのソースおよびゲートと接続されたトランジスタと、第１の抵抗と、第２の抵抗と、第３の抵抗とからなり、
前記出力電圧検出回路は、前記スイッチ手段とＧＮＤの間に設けられた直列接続された第１の電流源と、第４の抵抗と、第５の抵抗と、第２の電流源とからなり、
前記変換比率変更手段は、ドレインが前記第１の抵抗と第２の抵抗の接続点に接続され、ゲートが前記第５の抵抗と第２の電流原の接続点に接続され、ソースがＧＮＤに接続された前記出力制御トランジスタと逆導電型のトランジスタと、ドレインが前記第２の抵抗と第３の抵抗の接続点に接続され、ゲートが前記第第１の電流源と第４の抵抗の接続点に接続され、ソースがＧＮＤに接続された前記出力制御トランジスタと逆導電型のトランジスタからなり、
前記出力制御トランジスタからの出力電圧が、前記出力電圧検出回路の前記第４の抵抗と第５の抵抗の接続点に接続されることを特徴とする過電流保護回路。
【請求項８】
請求項７記載の過電流保護回路において、
前記出力電圧検出回路における前記第１の電流源と第４の抵抗の接続点から前記第５の抵抗と第２の電流源の接続点のいずれか一方に、あるいは、前記第４の抵抗または第５の抵抗を直列接続された複数の抵抗で構成し、それら複数の抵抗の任意の接続点にコンデンサの一端を接続し、該コンデンサの他端をＧＮＤに接続することを特徴とする過電流保護回路。
【請求項９】
請求項１から８のいずれかに記載の過熱保護回路を具備したことを特徴とする電子機器。
【請求項１０】
前記電子機器は、携帯用電子機器、ボルテージレギュレータ、ＤＣ−ＤＣコンバータ、バッテリーパック、車載用電装品、家電製品のいずれかであることを特徴とする請求項９記載の電子機器
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、定電圧回路の過電流保護回路に係り、特に階段状のフの字特性を有する過電流保護回路および該過電流保護回路を備えた電子機器に関するものである。
【背景技術】
【０００２】
定電圧回路は、携帯電話などの携帯用電子機器、ボルテージレギュレータ、ＤＣ−ＤＣコンバータ、バッテリーパック、車載用電装品、家電製品など様々な電子機器に組み込まれており、該定電圧回路を過電流から保護する過電流保護回路は従来から様々提案されている。
【０００３】
図８は特許第３７８２７２６号公報の図７に開示されている定電圧回路の過電流保護回路図、図９は同公報の図８に開示されている出力電圧Ｖoutと出力電流Ｉoutの特性図である。
【０００４】
以下、図８および図９を参照して従来技術を説明する。
図８において、誤差増幅回路ＡＭＰの入力には基準電圧Ｖrefおよび出力電圧Ｖoutを抵抗Ｒ１３と抵抗Ｒ１４で分圧した電圧が印加されている。誤差増幅回路ＡＭＰは、これらの電圧差を増幅して出力制御トランジスタＭ１６のゲートに印加することにより、出力制御トランジスタＭ１６のドレインから出力される出力電圧Ｖoutを所定の電圧に制御する。
【０００５】
ソースとゲートが、出力制御トランジスタＭ１６のソースとゲートに共通接続されている電流検出トランジスタＭ１１には、出力制御トランジスタＭ１６のドレイン電流に比例したドレイン電流Ｉd11が流れる。このドレイン電流Ｉd11は抵抗Ｒ１５とＮＭＯＳトランジスタＭ１７からなる経路、抵抗Ｒ１１とＮＭＯＳトランジスタＭ１２からなる経路、およびＮＭＯＳトランジスタＭ１４からなる経路にそれぞれ分流される。
【０００６】
ＮＭＯＳトランジスタＭ１７とＮＭＯＳトランジスタＭ１２のゲートには出力電圧Ｖoutを分圧した電圧が印加され、出力電圧Ｖoutが定格電圧の場合は、閾値電圧より高い電圧が印加されており、ＮＭＯＳトランジスタＭ１７とＮＭＯＳトランジスタＭ１２は両方ともオンしている。
【０００７】
ＮＭＯＳトランジスタＭ１５はＮＭＯＳトランジスタＭ１４とカレントミラ回路を構成しているので、ＮＭＯＳトランジスタＭ１５のドレイン電流はＮＭＯＳトランジスタＭ１４のドレイン電流に比例している。ＮＭＯＳトランジスタＭ１５のドレイン電流は直列接続されている抵抗Ｒ１２に供給され、この抵抗Ｒ１２により電圧降下を発生する。この電圧降下はＰＭＯＳトランジスタＭ１３のゲート電圧になっている。
【０００８】
ＰＭＯＳトランジスタＭ１３のドレインは出力制御トランジスタＭ１６のゲートに接続されている。
【０００９】
次に、過電流保護回路における階段状のフの字特性について説明する。
定電圧回路の出力電流Ｉoutが大きくなり（（ａ）参照）、図９の制限電流１に達すると、抵抗Ｒ１２の電圧降下がＰＭＯＳトランジスタＭ１３の閾値電圧に達し、ＰＭＯＳトランジスタＭ１３がオンして、出力制御トランジスタＭ１６のゲート電圧の低下を抑制し、出力電流Ｉoutの増加を抑える。そのため、出力電圧Ｖoutは制限電流１の電流値で低下する（（ｂ）参照）。
【００１０】
出力電圧Ｖoutが低下すると、ＮＭＯＳトランジスタＭ１７とＮＭＯＳトランジスタＭ１２のゲート電圧も低下する。まず、出力電圧Ｖoutの分圧電圧の低いＮＭＯＳトランジスタＭ１７のゲート電圧が閾値電圧以下まで低下すると、ＮＭＯＳトランジスタＭ１７はオフする。
【００１１】
ＮＭＯＳトランジスタＭ１７がオフすると、今まで抵抗Ｒ１５とＮＭＯＳトランジスタＭ１７を介して流れていた電流検出トランジスタＭ１１のドレイン電流Ｉd11の一部が流れなくなる。この電流分はＮＭＯＳトランジスタＭ１４のドレイン電流に加算されて流れるようになる。
【００１２】
この結果、抵抗Ｒ１２の電圧降下が大きくなり、ＰＭＯＳトランジスタＭ１３のゲート電圧を更に下げるので、ＰＭＯＳトランジスタＭ１３のオン抵抗が小さくなり、出力制御トランジスタＭ１６のゲート電圧を更に引き上げる。そのため、出力電流Ｉoutは更に小さくなり、図９の制限電流２まで減少する（（ｃ）参照）。
【００１３】
更に出力電圧Ｖoutが低下すると（（ｄ）参照）、ＮＭＯＳトランジスタＭ１２もオフとなり、抵抗Ｒ１１とＮＭＯＳトランジスタＭ１２を介して流れていた電流検出トランジスタＭ１１のドレイン電流Ｉd11の一部が流れなくなる。この電流分もＮＭＯＳトランジスタＭ１４のドレイン電流に加算されるので、抵抗Ｒ１２の電圧降下は更に大きくなり、ＰＭＯＳトランジスタＭ１３のオン抵抗も更に小さくなり、出力制御トランジスタＭ１６のゲート電圧を更に引き上げる。そのため、出力電流Ｉoutは更に小さくなり、図９の制限電流３まで減少する（（ｅ）参照）。
【００１４】
以上のように、出力電圧Ｖoutの低下に連れて出力電流Ｉoutを階段状に減少させることができる（階段状のフの字特性）。なお、上記と同様の特性を備えた発明としては、特開２００４−２３４６１９号公報などがある。
【００１５】
【特許文献１】特許第３７８２７２６号公報
【特許文献２】特開２００４−２３４６１９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、従来の過電流保護回路では、図８のＮＭＯＳトランジスタＭ１２やＮＭＯＳトランジスタＭ１７のように、出力電圧Ｖoutを分圧した電圧をゲートに印加していたため、図９のＮＭＯＳトランジスタＭ１２とＭ１７がオフする出力電圧ＶoutはＮＭＯＳトランジスタＭ１２やＭ１７の閾値電圧以下に設定することができなかった。
【００１７】
近年、機器の省エネに伴い回路の動作電圧が低下しており、定電圧回路の出力電圧も低くなってきた。例えば、図１０に示すように出力電圧ＶoutがＮＭＯＳトランジスタの閾値より少しだけ高い場合は、階段状の変化点（トランジスタＭ１７：オフの点，Ｍ１２：オフの点）が出力電圧Ｖout近くに集まり、最適な保護特性を得ることができない。更に、出力電圧ＶoutがＮＭＯＳトランジスタの閾値以下の場合は従来の方式では対処できなかった。
【００１８】
本発明は、上述した実情を考慮してなされたものであって、出力電圧Ｖoutの大きさに関わり無く制限電流の変化する出力電圧を任意に設定可能にし、出力電圧の低い定電圧回路においても適切な保護特性を得ることが可能な、また消費電流の削減が可能な過電流保護回路および該過電流保護回路を備えた電子機器を提供することを目的としている。
【課題を解決するための手段】
【００１９】
本発明は、上記の課題を解決するために、次の如き構成を採用したものである。以下、請求項毎の構成を述べる。
【００２０】
請求項１記載の発明は、入力電圧を所定の出力電圧に変換して出力する定電圧回路の過電流保護回路において、前記過電流保護回路は、前記定電圧回路から出力される出力電流に比例する電圧を出力する出力電流検出回路と、前記出力電流検出回路から出力される出力電流検出電圧に応じて、前記定電圧回路から出力される前記出力電流を制御する出力電流制御回路と、前記定電圧回路の前記出力電圧に応じて変化する１つ以上の電圧を出力する出力電圧検出回路と、前記出力電圧検出回路から出力される出力電圧検出電圧に応じて前記出力電流検出回路の出力電流−出力電流検出電圧の変換比率を変更する変換比率変更手段を備えるようにしたものである。これにより、出力電流が減少する出力電圧を任意の電圧に設定することができるようになった。
【００２１】
請求項２記載の発明は、前記出力電圧検出回路は前記定電圧回路の出力電圧より高い出力電圧検出電圧を出力することが可能にしたので、出力電流が減少する出力電圧を任意の電圧に設定することができるようになった。
【００２２】
請求項３記載の発明は、前記出力電圧検出回路から出力される出力電圧検出電圧は、前記定電圧回路の出力電圧に正または／および負のオフセット電圧を加えることで生成するようにした。
【００２３】
請求項４記載の発明は、前記オフセット電圧は抵抗に定電流を供給することで生成するようにした。
【００２４】
請求項５記載の発明は、前記出力電流が所定の電流値以上になった場合に前記出力電圧検出回路を動作可能にするスイッチ手段を備えたので、消費電流の削減ができる。
【００２５】
請求項６記載の発明は、前記スイッチ手段は、前記入力電源と前記出力電圧検出回路の間に接続されたトランジスタであり、前記定電圧回路の出力電圧を制御する出力制御トランジスタと同導電型を有し、そのソースおよびゲートはそれぞれ前記出力制御トランジスタのソースおよびゲートと接続され、前記出力制御トランジスタより閾値電圧を高く設定したトランジスタとしたので、特別な回路が不要である。
【００２６】
請求項７記載の発明は、回路構成を具体化したものであり、前記出力電流検出回路は、前記入力電源とＧＮＤの間に直列接続された、前記出力制御トランジスタと同導電型を有し、そのソースおよびゲートがそれぞれ前記出力制御トランジスタのソースおよびゲートと接続されたトランジスタと、第１の抵抗と、第２の抵抗と、第３の抵抗とからなり、前記出力電圧検出回路は、前記スイッチ手段とＧＮＤの間に設けられた直列接続された第１の電流源と、第４の抵抗と、第５の抵抗と、第２の電流源とからなり、前記変換比率変更手段は、ドレインが前記第１の抵抗と第２の抵抗の接続点に接続され、ゲートが前記第５の抵抗と第２の電流原の接続点に接続され、ソースがＧＮＤに接続された前記出力制御トランジスタと逆導電型のトランジスタと、ドレインが前記第２の抵抗と第３の抵抗の接続点に接続され、ゲートが前記第第１の電流源と第４の抵抗の接続点に接続され、ソースがＧＮＤに接続された前記出力制御トランジスタと逆導電型のトランジスタからなり、前記出力制御トランジスタからの出力電圧が、前記出力電圧検出回路の前記第４の抵抗と第５の抵抗の接続点に接続されるようにしたものである。
【００２７】
請求項８記載の発明は、さらに、前記出力電圧検出回路における前記第１の電流源と第４の抵抗の接続点から前記第５の抵抗と第２の電流源の接続点のいずれか一方に、あるいは、前記第４の抵抗または第５の抵抗を直列接続された複数の抵抗で構成し、それら複数の抵抗の任意の接続点にコンデンサの一端を接続し、該コンデンサの他端をＧＮＤに接続するようにしたものである。この構成により、特別な突入電流制限回路を付加することなく、簡単な構成だけで突入電流を制限することが可能となる。
【００２８】
請求項９記載の電子機器は、上記過熱保護回路を具備したことを特徴としている。これにより、消費電力の削減が可能で、ノイズによる誤動作がない、安定した電子機器が得られる。請求項１０記載の電子機器は、携帯電話などの携帯用電子機器、ボルテージレギュレータ、ＤＣ−ＤＣコンバータ、バッテリーパック、車載用電装品、各種家電製品のいずれかである。
【発明の効果】
【００２９】
本発明によれば、電流制限値を変更する出力電圧をＭＯＳトランジスタの閾値電圧によって制限されること無く、任意の電圧に設定できるようにしたので、出力電圧の低い定電圧回路においても適切な保護特性を得ることが可能で、消費電流の削減が可能な、また簡単な構成だけで突入電流を制限することが可能な過電流保護回路および該過電流保護回路を備えた電子機器を実現できる。
【発明を実施するための最良の形態】
【００３０】
以下、図面を参照して、本発明の実施形態を詳細に説明する。
＜実施例１＞
図１は、本発明の実施例１に係る過電流保護回路を備えた定電圧回路を示す図である。図２は、図１に示した実施例１の出力電圧Ｖoutと出力電流Ｉoutの特性図である。以下、図１および図２を参照して本発明に係る過電流保護回路を備えた定電圧回路の動作を説明する。
【００３１】
図１において、１は定電圧回路であり、２は過電流保護回路である。同図に示すように、定電圧回路１は、基準電圧Ｖref、誤差増幅回路１１、出力制御トランジスタＭ１、抵抗ＲＡおよび抵抗ＲＢで構成されている。定電圧回路１の構成および動作は一般的によく知られたものであるので説明は省略する。
【００３２】
過電流保護回路２は、ＰＭＯＳトランジスタＭ２，Ｍ４，Ｍ５と、ＮＭＯＳトランジスタＭ３，Ｍ６，Ｍ７と、抵抗Ｒ１〜Ｒ６と、電流源Ｉ１，Ｉ２とから構成されている。
【００３３】
ＰＭＯＳトランジスタＭ２と抵抗Ｒ１〜Ｒ３は、定電圧回路１の出力電流Ｉoutに比例した出力電流検出電圧を出力するための出力電流検出回路を構成している。
【００３４】
ＮＭＯＳトランジスタＭ３とＰＭＯＳトランジスタＭ４および抵抗Ｒ６は、定電圧回路１から出力される出力電流Ｉoutを制御するための出力電流制御回路を構成している。
【００３５】
電流源Ｉ１，Ｉ２および抵抗Ｒ４，Ｒ５は、定電圧回路１の出力電圧Ｖoutに応じて変化する出力電圧検出電圧を出力するための出力電圧検出回路を構成している。
【００３６】
ＰＭＯＳトランジスタＭ５は出力電圧検出回路への電源供給をオンオフするための電源供給スイッチである。
【００３７】
ＮＭＯＳトランジスタＭ６とＮＭＯＳトランジスタＭ７は、出力電圧検出回路から出力される出力電圧検出電圧に応じて出力電流検出回路の出力電流−出力電流検出電圧の変換比率を変更するための変換比率変更手段を構成している。
【００３８】
本実施例においては、ＰＭＯＳトランジスタＭ２のソースとゲートは定電圧回路１の出力制御トランジスタＭ１のソースとゲートとそれぞれ共通接続されている。そのため、ＰＭＯＳトランジスタＭ２のドレイン電流Ｉd2は出力制御トランジスタＭ１のドレイン電流に比例した電流となる。出力制御トランジスタＭ１のドレイン電流はほぼ出力電流Ｉoutであるから、ＰＭＯＳトランジスタＭ２のドレイン電流Ｉd2も出力電流Ｉoutに比例した電流となる。
【００３９】
このＰＭＯＳトランジスタＭ２のドレイン電流Ｉd2は、ＰＭＯＳトランジスタＭ２のドレインと接地電位Ｖss間に直列に接続されている抵抗Ｒ１からＲ３に供給され、出力電流検出電圧に変換される。変換された出力電流検出電圧はＰＭＯＳトランジスタＭ２のドレインと抵抗Ｒ１の接続ノードから出力され、ＮＭＯＳトランジスタＭ３のゲートに印加される。
【００４０】
ＮＭＯＳトランジスタＭ３のソースは接地電位Ｖssに接続され、ＮＭＯＳトランジスタＭ３のドレインは抵抗Ｒ６を介して入力電圧Ｖddに接続されている。ＮＭＯＳトランジスタＭ３のドレインは、更に、ＰＭＯＳトランジスタＭ４のゲートに接続されている。ＰＭＯＳトランジスタＭ４のソースは入力電圧Ｖddに接続され、ＰＭＯＳトランジスタＭ４のドレインは出力制御トランジスタＭ１のゲートに接続されている。
【００４１】
本実施例においては、ＰＭＯＳトランジスタＭ５のソースとゲートは、出力制御トランジスタＭ１のソースとゲートにそれぞれ接続されている。そのため、前述のＰＭＯＳトランジスタＭ２と同様、ＰＭＯＳトランジスタＭ５のドレイン電流も出力電流Ｉoutに比例した電流となる。
【００４２】
ただし、本実施例では、ＰＭＯＳトランジスタＭ５のゲート長は出力制御トランジスタＭ１のゲート長より大きくしてあるので、閾値電圧は出力制御トランジスタＭ１よりＰＭＯＳトランジスタＭ５の方が大きくなっている。このため、出力電流Ｉoutが少ない場合は、ＰＭＯＳトランジスタＭ５はオフしており、電流源Ｉ１，Ｉ２および抵抗Ｒ４，Ｒ５から構成される出力電圧検出回路への給電は行われない。また、ＰＭＯＳトランジスタＭ５のドレインには電流源Ｉ１が接続されているので、出力電流Ｉoutが大きくなっても電流源Ｉ１以上の電流は流れない。
【００４３】
出力電圧検出回路を構成する定電流源Ｉ１と抵抗Ｒ４は直列接続され、定電流源Ｉ１の他端がＰＭＯＳトランジスタＭ５のドレインに、抵抗Ｒ４の他端が定電圧回路１の出力端子Ｖoutに接続されている。また、定電流源Ｉ２と抵抗Ｒ５も直列接続され、定電流源Ｉ２の他端が接地電位Ｖssに、抵抗Ｒ５の他端が前記抵抗Ｒ４の他端に接続されている。
【００４４】
定電流源Ｉ１と抵抗Ｒ４の接続ノードはＮＭＯＳトランジスタＭ７のゲートに接続されている。ＮＭＯＳトランジスタＭ７のソースは接地され、ＮＭＯＳトランジスタＭ７のドレインは抵抗Ｒ２と抵抗Ｒ３の接続ノードに接続されている。
【００４５】
また、定電流源Ｉ２と抵抗Ｒ５の接続ノードはＮＭＯＳトランジスタＭ６のゲートに接続されている。ＮＭＯＳトランジスタＭ６のソースは接地され、ＮＭＯＳトランジスタＭ６のドレインは抵抗Ｒ１と抵抗Ｒ２の接続ノードに接続されている。
【００４６】
このように接続されているため、ＮＭＯＳトランジスタＭ７のゲートには、出力電圧Ｖoutより抵抗Ｒ４と定電流源Ｉ１の積の電圧(Ｒ４×Ｉ１)Ｖだけ高い電圧が印加され、ＮＭＯＳトランジスタＭ６のゲートには、出力電圧Ｖoutより抵抗Ｒ５と定電流源Ｉ２の積の電圧(Ｒ５×Ｉ２)Ｖだけ低い電圧が印加されている。
【００４７】
定電圧回路１の出力電流Ｉoutが制限電流１(Io1)以下で、出力電圧Ｖoutが定格電圧Ｖoの場合は（図２の（ａ）参照）、ＮＭＯＳトランジスタＭ６とＮＭＯＳトランジスタＭ７のゲート電圧は共に閾値電圧以上となっているので、抵抗Ｒ１と抵抗Ｒ２の接続ノードは接地電位Ｖssとなっている。このため、ＮＭＯＳトランジスタＭ３のゲート電圧は抵抗Ｒ１とドレイン電流Ｉd2の積(Ｒ１×Ｉd2)となる。
【００４８】
定電圧回路１の出力電流Ｉoutが制限電流１(Io1)に達すると、抵抗Ｒ１とドレイン電流Ｉd2の積(Ｒ１×Ｉd2)はＮＭＯＳトランジスタＭ３の閾値電圧にほぼ等しくなり、ＮＭＯＳトランジスタＭ３がオンして、ドレイン電流Ｉd3を抵抗Ｒ６に供給する。するとＰＭＯＳトランジスタＭ４がオンして、出力制御トランジスタＭ１のゲート電圧の低下を抑制するので、出力電流Ｉoutは制限電流１(Io1)以上にならず、出力電圧Ｖoutが低下する（図２の（ｂ）参照）。
【００４９】
出力電圧Ｖoutの低下に伴い、ＮＭＯＳトランジスタＭ６とＭ７のゲート電圧も低下する。前記したように、ＮＭＯＳトランジスタＭ６のゲート電圧は、出力電圧Ｖoutより(Ｒ５×Ｉ２)Ｖだけ低い電圧であり、ＮＭＯＳトランジスタＭ７のゲート電圧は、出力電圧Ｖoutより(Ｒ４×Ｉ１)Ｖだけ高い電圧でなので、出力電圧Ｖoutが低下すると、ＮＭＯＳトランジスタＭ６が先にオフとなる。このときの出力電圧Ｖoutが電圧Ｖo1である。
【００５０】
ＮＭＯＳトランジスタＭ６がオフすると、ＮＭＯＳトランジスタＭ７によって抵抗Ｒ２と抵抗Ｒ３の接続ノードが接地電位Ｖssになるので、ＰＭＯＳトランジスタＭ２のドレインと接地電位Ｖss間には抵抗Ｒ１とＲ２の直接抵抗が接続されるようになる。このため、ＮＭＯＳトランジスタＭ３のゲート電位は(Ｒ１＋Ｒ２)×Ｉd2Ｖとなり上昇する。
【００５１】
これによってＮＭＯＳトランジスタＭ３のドレイン電流Ｉd3も増加し、ＰＭＯＳトランジスタＭ４のゲート電圧を更に下げるので、ＰＭＯＳトランジスタＭ４のオン抵抗が更に小さくなり出力制御トランジスタＭ１のゲート電圧を引き上げる。このため出力電流Ｉoutは制限電流２(Io2)まで減少する（図２の（ｃ）参照）。
【００５２】
出力電流Ｉoutが制限電流２(Io2)まで減少した後、更に出力電圧Ｖoutが低下する（図２の（ｄ）参照）。ＮＭＯＳトランジスタＭ７のゲート電圧は、出力電圧Ｖoutより(Ｒ４×Ｉ１)Ｖだけ高い電圧である。出力電圧Ｖoutが電圧Ｖo2まで低下すると、ＮＭＯＳトランジスタＭ７のゲート電圧も閾値電圧以下になり、ＮＭＯＳトランジスタＭ７もオフとなる。
【００５３】
ＮＭＯＳトランジスタＭ７がオフすると、ＰＭＯＳトランジスタＭ２のドレインと接地電位Ｖss間には抵抗Ｒ１〜Ｒ３の直接抵抗が接続されることになるので、ＮＭＯＳトランジスタＭ３のゲート電位は(Ｒ１＋Ｒ２＋Ｒ３)×Ｉd2Ｖとなり更に上昇する。
【００５４】
これによって、ＮＭＯＳトランジスタＭ３のドレイン電流Ｉd3も更に増加し、ＰＭＯＳトランジスタＭ４のゲート電圧を更に下げるので、ＰＭＯＳトランジスタＭ４のオン抵抗が更に小さくなり出力制御トランジスタＭ１のゲート電圧を引き上げる。このため出力電流Ｉoutは制限電流３(Io3)まで減少する（図２の（ｅ）参照）。
【００５５】
このようにして、出力電圧Ｖoutの低下に伴いＮＭＯＳトランジスタＭ６とＭ７が順次オフするので、これに伴い、出力電流ＩoutはＩo1からＩo2、Ｉo3までと順に階段状に減少する。
【００５６】
また、ＮＭＯＳトランジスタＭ７のゲート電圧には出力電圧Ｖoutより高い電圧を印加することができるようにしているので、出力電圧ＶoutがＮＭＯＳトランジスタＭ７の閾値電圧より低い電圧になった所で制限電流を少なくする切換が可能となった。
【００５７】
なお、本実施例では制限電流が３つの場合に付いて説明したが、３つの限ることは無く、２つ以上任意の数の制限電流が設定可能である。
【００５８】
＜実施例２＞
本実施例２は、上記実施例１の電流制限回路にコンデンサを接続して突入電流を防止するようにしたものである。
【００５９】
突入電流とはボルテージレギュレータの出力電圧立ち上り時に出力端子-ＧＮＤ間に接続された電圧安定化のためのコンデンサを充電するために流れる電流であり、出力電圧立ち上りの短時間に大きな電流が流れるために出力電圧のオーバーシュートの原因となっている。
【００６０】
突入電流を防止するためには、従来は、電流制限回路をコントロールするために電流制限回路とは別に、電流制限値をコントロールする回路を設ける必要がある。本実施例の電流制限回路ではコンデンサを接続するだけで突入電流を制限している。
【００６１】
以下、本発明の実施例２を、図３，４の構成例および図５の出力電圧と出力電流の特性図、図６−Ａおよび図６−Ｂの入力電圧、出力電圧、突入電流の波形図を用いて説明する。
【００６２】
図３は、本発明の実施例２の構成例を示す図である。本実施例では、同図に示すように、コンデンサＣ１をＮＭＯＳトランジスタＭ６のゲートとＧＮＤ間に接続している。コンデンサＣ１を設けることにより、出力電圧が立ち上がる場合ＮＭＯＳトランジスタＭ６のゲート電圧は遅れて立ち上がる。このため、ＮＭＯＳトランジスタＭ６がオンするまでの間、突入電流は図５の（ロ）の電流値に制限することができる。また、抵抗Ｒ５を複数に分割してその中の任意の接続点とＧＮＤ間にコンデンサＣ１を接続しても同様の効果がある。
【００６３】
図４は、本発明の実施例２の別の構成例を示す図である。本実施例では、同図に示すように、コンデンサＣ２をＮＭＯＳトランジスタＭ７のゲートとＧＮＤ間に接続している。コンデンサＣ２を設けることにより、出力電圧が立ち上がる場合ＮＭＯＳトランジスタＭ７のゲート電圧は遅れて立ち上がる。このため、Ｍ７がオンするまでの間、突入電流は図５の（ハ）の電流値に制限することができる。また、抵抗Ｒ４を複数に分割してその中の任意の接続点とＧＮＤ間にコンデンサＣ２を接続しても同様の効果がある。
【００６４】
このように、本実施例では、ＮＭＯＳトランジスタＭ６ゲートと抵抗の接続点Ｒ５からＮＭＯＳトランジスタＭ７ゲートと抵抗の接続点Ｒ４の間の任意の個所（抵抗を直列接続された複数の抵抗で構成し、その複数の抵抗の任意の接続個所）にコンデンサの一端を接続し、コンデンサの他端をＧＮＤにすることによって、突入電流を制限することができる。
【００６５】
図６−Ａは、突入電流を制限していない場合の、入力電圧（ａ）、出力電圧（ｂ）、突入電流（ｃ）を示している。同図（ｃ）において、ＩＬは、図５の（イ）の電流値まで突入電流が流れてしまうということを表しており、出力電圧にオーバーシュートがあることを示している。
【００６６】
図６−Ｂは、本発明で突入電流を制限している場合の、入力電圧（ａ）、出力電圧（ｂ）、突入電流（ｃ）を示している。同図（ｃ）において、ＩＲは、図５の（ロ）または（ハ）の電流値までしか突入電流が流れていないということを表している。
【００６７】
上述した過電流保護回路を、携帯電話などの携帯用電子機器、ボルテージレギュレータ、ＤＣ−ＤＣコンバータ、バッテリーパック、車載用電装品、各種家電製品などの電子機器に組み込むことにより、出力電圧の大きさに関わり無く制限電流の変化する出力電圧を任意に設定可能にし、出力電圧の低い定電圧回路においても適切な保護特性を得ることが可能で、また消費電流の削減が可能な過電流保護回路および該過電流保護回路を備えた電子機器を実現できる。
【００６８】
本発明に係る過熱保護回路は、上述したように様々な分野の電気製品に組み込んで利用できるが、一例として特開２００５−１７５４３９号公報に開示されたハイブリッド自動車に本発明に係る過熱保護回路を適用した実施例を以下に示す。
【００６９】
図７は、本発明に係る過熱保護回路を備えたボルテージレギュレータを用いたハイブリッド自動車の実施例を示す図である。
【００７０】
本実施例に係るハイブリッド自動車１００は、同図に示すように、バッテリ１１０と、本発明に係る過熱保護回路を備えたボルテージレギュレータ１２０と、動力出力装置１３０と、ディファレンシャルギア（ＤＧ：Differential Gear）１４０と、前輪１５０Ｌ，１５０Ｒと、後輪１６０Ｌ，１６０Ｒと、フロントシート１７０Ｌ，１７０Ｒと、リアシート１８０と、ダッシュボード１９０を備える（基本的な動作については特開２００５−１７５４３９号公報参照）。
【００７１】
バッテリ１１０は、給電ケーブルによってボルテージレギュレータ１２０と電気的に接続され、直流電圧をボルテージレギュレータ１２０へ供給するとともに、ボルテージレギュレータ１２０からの直流電圧によって充電される。ボルテージレギュレータ１２０は、給電ケーブルによって動力出力装置１３０と電気的に接続され、動力出力装置１３０はＤＧ１４０と連結されている。
【００７２】
ボルテージレギュレータ１２０は、バッテリ１１０からの直流電圧を昇圧し、その昇圧した直流電圧を交流電圧に変換して動力出力装置１３０に含まれる２つのモータジェネレータＭＧ１、ＭＧ２を駆動制御し、また、動力出力装置１３０に含まれるモータジェネレータが発電した交流電圧を直流電圧に変換してバッテリ１１０を充電する。
【００７３】
ボルテージレギュレータ１２０は本発明に係る過熱保護回路を備えており、そのため、消費電力の削減が可能で、ＣＰＵなどの特別な制御回路が不要で、しかも過熱状態が解消されるまでは定電圧回路部からの出力電流を確実に遮断し、安定した動作を行なわせることができる。
【図面の簡単な説明】
【００７４】
【図１】本発明の実施例１を示す過電流保護回路を備えた定電圧回路図である。
【図２】本発明の実施例１の出力電圧Ｖoutと出力電流Ｉoutの特性図である。
【図３】本発明の実施例２を示す過電流保護回路を備えた定電圧回路図である。
【図４】本発明の実施例２の他の構成例を示す過電流保護回路を備えた定電圧回路図である。
【図５】本発明の実施例２の出力電圧と出力電流の特性図である。
【図６−Ａ】突入電流を制限しない場合の入力電圧、出力電圧、突入電流の波形図である。
【図６−Ｂ】本発明により突入電流を制限した場合の入力電圧、出力電圧、突入電流の波形図である。
【図７】本発明に係る過熱保護機能をハイブリッド自動車に適用した実施例を示す図である。
【図８】従来技術を説明するための過電流保護回路を備えた定電圧回路図である。
【図９】従来技術の出力電圧Ｖoutと出力電流Ｉoutの特性図である。
【図１０】従来技術を説明するための出力電圧Ｖoutと出力電流Ｉoutの特性図である。
【符号の説明】
【００７５】
１：定電圧回路
２：過電流保護回路
３，１１：誤差増幅回路
１００：ハイブリッド自動車
１１０：バッテリ
１２０：ボルテージレギュレータ
１３０：動力出力装置
１４０：ディファレンシャルギア（ＤＧ）
１５０Ｌ：前輪（左）
１５０Ｒ：前輪（右）
１６０Ｌ：後輪（左）
１６０Ｒ：後輪（右）
１７０Ｌ：フロントシート（左）
１７０Ｒ：フロントシート（右）
１８０：リアシート
１９０：ダッシュボード
Ｖref：基準電圧
Ｍ１：出力制御トランジスタ
Ｍ２，Ｍ４，Ｍ５：ＰＭＯＳトランジスタ
Ｍ３，Ｍ６，Ｍ７：ＮＭＯＳトランジスタ
Ｉ１，Ｉ２：電流源
ＲＡ，ＲＢ，Ｒ１〜Ｒ５：抵抗
Ｃ１，Ｃ２：コンデンサ
【図１】
2008287307.tif 000003
【図２】
2008287307.tif 000004
【図３】
2008287307.tif 000005
【図４】
2008287307.tif 000006
【図５】
2008287307.tif 000007
【図６−Ａ】
2008287307.tif 000008
【図６−Ｂ】
2008287307.tif 000009
【図７】
2008287307.tif 000010
【図８】
2008287307.tif 000011
【図９】
2008287307.tif 000012
【図１０】
2008287307.tif 000013