(57)【要約】【課題】高次高調波歪またはＩＭＤを低減可能な半導体集積回路装置および高周波モジュールを提供する。【解決手段】例えば、アンテナ端子ＡＮＴと複数の信号端子Ｔｘａ，Ｒｘｂ，Ｒｘｃとの間にそれぞれ複数のトランジスタＱａ，Ｑｂ，Ｑｃを備えた所謂アンテナスイッチに対して、電圧供給回路ＶＤ＿ＢＫを設ける。電圧供給回路ＶＤ＿ＢＫは、電圧供給端子Ｖｄｄから前述した複数の信号端子Ｔｘａ，Ｒｘｂ，Ｒｘｃの中の少なくとも２つの信号端子（例えばＲｘｂ，Ｒｘｃ）に向けてそれぞれ抵抗素子Ｒａｄｄ１，Ｒａｄｄ２を介して電圧を供給する回路である。これによって、リーク等によって低下したアンテナ電圧Ｖａｎｔを上昇させることが可能となり、例えばオフ状態となっているトランジスタＱｂ，Ｑｃを深いオフ状態にすることが可能となる。【選択図】図１
2008011131.tif 000002
【特許請求の範囲】
【請求項１】
アンテナに接続されるアンテナノードと、
バイアス電圧が印加される電圧供給ノードと、
複数の信号ノードと、
前記複数の信号ノードと前記アンテナノードとの間にそれぞれ接続され、前記複数の信号ノードと前記アンテナノードとの間の接続／非接続をそれぞれ切り替える複数のトランジスタと、
前記複数の信号ノードの中の２つ以上と前記電圧供給ノードとの間にそれぞれ接続された複数の抵抗素子とを有することを特徴とする半導体集積回路装置。
【請求項２】
請求項１記載の半導体集積回路装置において、
前記複数の抵抗素子は、２つであり、前記複数の信号ノードの中の２つと前記電圧供給ノードとの間にそれぞれ接続されることを特徴とする半導体集積回路装置。
【請求項３】
請求項２記載の半導体集積回路装置において、
前記複数の信号ノードの中の２つは、前記複数の信号ノードの中から相対的に低電力および／または低周波数の信号が入力または出力される信号ノードであることを特徴とする半導体集積回路装置。
【請求項４】
請求項１記載の半導体集積回路装置において、
前記複数の抵抗素子のそれぞれの抵抗値は、１００ｋΩ〜２００ｋΩであることを特徴とする半導体集積回路装置。
【請求項５】
請求項１記載の半導体集積回路装置において、
前記複数のトランジスタのそれぞれは、直列接続された複数段のトランジスタ素子によって構成されることを特徴とする半導体集積回路装置。
【請求項６】
アンテナに接続されるアンテナノードと、
バイアス電圧が印加される電圧供給ノードと、
複数の通信方式の送信信号に対応した複数の送信ノードと、
前記複数の通信方式の受信信号に対応した複数の受信ノードと、
共通ノードと、
前記複数の送信ノードと前記アンテナノードとの間にそれぞれ接続され、前記複数の送信ノードと前記アンテナノードとの間の接続／非接続をそれぞれ切り替える複数の送信用トランジスタと、
前記アンテナノードと前記共通ノードとの間に接続され、前記アンテナノードと前記共通ノードとの間の接続／非接続を切り替える共通トランジスタと、
前記複数の受信ノードと前記共通ノードとの間にそれぞれ接続され、前記複数の受信ノードと前記共通ノードとの間の接続／非接続をそれぞれ切り替える複数の受信用トランジスタと、
前記複数の送信ノードの１つとなる第１ノードと前記電圧供給ノードとの間に接続された第１抵抗素子と、
前記共通ノードと前記電圧供給ノードとの間に接続された第２抵抗素子とを有することを特徴とする高周波モジュール。
【請求項７】
請求項６記載の高周波モジュールにおいて、
前記第１ノードは、前記複数の通信方式の内、送信電力が小さいおよび／または周波数帯が低い通信方式に対応したものであることを特徴とする高周波モジュール。
【請求項８】
請求項７記載の高周波モジュールにおいて、
前記複数の通信方式の中には、低周波数帯を用いるＷ−ＣＤＭＡ方式とそれよりも高い周波数帯を用いるＷ−ＣＤＭＡ方式が含まれ、
前記第１ノードは、前記低周波数帯を用いるＷ−ＣＤＭＡ方式に対応したものであることを特徴とする高周波モジュール。
【請求項９】
請求項６記載の高周波モジュールにおいて、
前記第１抵抗素子と前記第２抵抗素子のそれぞれの抵抗値は、１００ｋΩ〜１５０ｋΩであることを特徴とする高周波モジュール。
【請求項１０】
請求項６記載の高周波モジュールにおいて、
前記複数の送信用トランジスタと前記共通トランジスタのそれぞれは、直列接続された２段のトリプルゲートトランジスタ素子で構成されることを特徴とする高周波モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体集積回路装置および高周波モジュールに関し、特に、移動体通信機器などに搭載されるアンテナスイッチを含んだ半導体集積回路装置および高周波モジュールに適用して有効な技術に関するものである。
【背景技術】
【０００２】
例えば、特許文献１には、ＦＥＴで構成したＳＰＤＴ(Single Pole Double Throw)スイッチにおいて、当該ＦＥＴを例えばデュアルゲートＦＥＴとし、その第１ゲートとソース間、第２ゲートとドレイン間に容量素子を接続した構成が示されている。これによって、低電圧動作可能な低歪特性を持つ高周波スイッチ（アンテナスイッチ）を実現可能となる。
【特許文献１】特開平８−７０２４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本願発明者等は、本願に先立ち、アンテナスイッチに関連した非公知の「特願２００４−３５３７１５号」（以降、参考文献１と称す）、「特願２００５−１８１６６９号」（以降、参考文献２と称す）、「特願２００５−２５０４９７号」（以降、参考文献３と称す）、「特願２００５−２５０１８３号」（以降、参考文献４と称す）を出願している。本願発明者等は、これらの文献を含めて、アンテナスイッチの技術に関して検討を行った結果、以下のようなことが明らかとなった。
【０００４】
例えば、携帯電話システムは、第２世代携帯電話での音声通信、無線インターネットに加え、第３世代携帯電話の登場により、ＴＶ電話、無線インターネットによる音声（音楽）・ビデオ配信が可能となるなど、より高い機能の実現に向け発展を続けている。その多様なサービス実現のため、通信方式も多様化しており、ＧＳＭ（Global System for Mobile Communications）の通信速度を向上させたＥＤＧＥ（Enhanced Data rate for GSM Evolution）や、Ｗ−ＣＤＭＡ（Wideband Code Division Multiple Access）が考案された。
【０００５】
また、使用周波数帯も加入者数の増加、通信方式の多様化に伴い増加し、欧州では、９００ＭＨｚ帯のＥＧＳＭ（Extended GSM）と１．８ＧＨｚ帯のＤＣＳ（Digital Cellular System）がある。一方、米国では１．９ＧＨｚ帯のＰＣＳ（Personal Communication Service）と８５０ＭＨｚ帯のＧＳＭがある。加えて、２ＧＨｚ帯を使用するＷ−ＣＤＭＡが加わり、マルチバンド・マルチモード化が携帯端末の必須の条件となっている。
【０００６】
携帯電話セットメーカにおいては、開発リソースがサービスなどのソフト開発にシフトされ、部品などのハードウエアは、より多機能複合化・小型化がますます加速されている。特に、高周波電力増幅器（ＨＰＡ）モジュールなどの高周波モジュールでは、マルチバンド・マルチモード化および小型化が必須となり、これに伴い複数の高周波信号の切替えが可能な高性能スイッチデバイスが求められている。例えば、高周波モジュールに搭載されるアンテナスイッチは、このようなマルチバンド・マルチモード化に伴い、ＳＰＤＴからＳＰ４Ｔ、ＳＰ６Ｔと高機能化がすすんでいる。アンテナスイッチは、位相変調を用いたＧＳＭに加えて位相変調と振幅変調を用いたＥＤＧＥの導入により高線形性が求められ、小型化と共に低歪化技術が主要な技術課題となっている。
【０００７】
低歪化を実現する回路的手段としては、例えば、「特許文献１」の図１中のＦＥＴ２のように、受信機とアンテナとの接続・切断を行うデバイスであるＦＥＴの多段接続（挿入損失の観点からマルチゲート化が有効）が考えられている。送信機から送られる大電力をアンテナ側に切り替える際、オフしているＦＥＴ（「特許文献１」の図１中のＦＥＴ２）がオンしなくなることで、送信機から入力された電力が、受信系に漏れることなくアンテナに出力されるため、低損失なスイッチが実現できる。これは、多段接続することでＦＥＴにかかるＲＦ電圧が分散され、１段あたりのＲＦ電圧を小さくすることができる事に加え、高調波歪の発生要因であるゲート・ソース間容量（Ｃｇｓ）、ゲート・ドレイン間容量（Ｃｇｄ）、オン抵抗にかかるＲＦ電圧が小さくなるので、オフしているＦＥＴが送信機から入力された電力により誤ってオンしなくなる為である。
【０００８】
このマルチゲート化での更なる高調波歪改善策として、「参考文献１」に示されるように、デュアルゲートＦＥＴのゲート・ゲート間の中点に電位供給用配線を設ける技術が挙げられる。その結果、中間電位が安定することで、高調波歪が低減できる。「参考文献２」では、「参考文献１」の電位供給用配線の接続方法を更に変更することで、リーク電流による電位の低下量を抑え、高調波歪を改善している。
【０００９】
「参考文献３」の図２に示すＳＰ６Ｔのスイッチ回路は、「特許文献１」や「参考文献１，２」の技術に加えて、更なる低歪化のためＦＥＴのゲートに昇圧回路が設けられている。また、新たな携帯電話サービスに必要なＤＴＭ（Dual Transfer Mode）と称される音声通信（ＧＳＭ）とデータ通信（ＥＤＧＥ）を同一の通信単位（フレーム）内で使用する通信方式の導入により発生した立ち上り遅延の問題は、この「参考文献３」の図２に示されているように、アンテナ端子にリークパス用抵抗（２７）を設けることで解決できる。「参考文献４」では、「参考文献３」のリークパス用抵抗（２７）の代わりに、スイッチ制御端子（ＦＥＴのゲート）に逆流防止用回路（例えばダイオード）を設けることで、立ち上り遅延の問題を解決している。
【００１０】
このように、「特許文献１」および「参考文献１〜４」の技術により低歪なＳＰ６Ｔ規模の高性能なアンテナスイッチが実現できる。しかしながら、さらに高機能サービスのために導入されたＷ−ＣＤＭＡシステムに対応するため、アンテナスイッチは、従来のＳＰ６ＴからＳＰ７Ｔへ回路規模を拡大する必要性が生じている。また、Ｗ−ＣＤＭＡシステムは、高速データ通信に対応できるシステムのため、従来より広い帯域で高線形性（低歪）が要求されている。Ｗ−ＣＤＭＡシステムに求められる高線形性を示す特性としてＩＭＤ（intermodulation distortion）がある。
【００１１】
図５は、Ｗ−ＣＤＭＡ部の構成例を示す簡易ブロック図である。Ｗ−ＣＤＭＡ用の送信系（送信端子）Ｔｘと受信系（受信端子）Ｒｘは、デュプレクサＤＵＰを介してアンテナスイッチ回路ＳＷに接続される。ここで問題になるのは、Ｗ−ＣＤＭＡ帯域でのＴｘの送信周波数に対して、帯域外ｂｌｏｃｋｅｒ信号（妨害波）がアンテナから入ることでアンテナスイッチ回路ＳＷの非線形性によりＴｘ信号とミキシングを起し、Ｒｘ信号帯域に歪信号が漏れ出すことである。この漏れ量をＩＭＤとし、その量を低減させる必要がある。ＩＭＤの一般的要求仕様は、ＧＳＭ・ＰＣＳ帯で要求されている歪特性である高次高調波歪（２次：２ＨＤ、３次：３ＨＤ）の−４０ｄＢｍ以下と比較し、−９０ｄＢｍ以下と極めて微小な値である。
【００１２】
高次高調波歪（ＨＤ）の発生は、オフしているデバイス（アンテナと送信系もしくは受信系とを接続・切断するデバイス）から主に発生し、その改善策については「特許文献１」および「参考文献１〜４」の技術を用いることができる。ＩＭＤの発生メカニズムも高次高調波歪と同じで、オフデバイスの持つ非線形要素（主にゲート・ソース間容量、ゲート・ドレイン間容量の電圧依存性の非線形性）から発生する歪が大部分である。
【００１３】
しかしながら、ＳＰ７Ｔへの拡大に伴い回路規模が大きくなると、オフデバイスの数が増加する。また、高次高調波歪（ＨＤ）の低減は、「参考文献３」で述べられているように、昇圧回路によりアンテナ電圧Ｖａｎｔ（＞４．０Ｖ）を上昇させることでオフデバイスをより深いオフ状態にすることで実現することができる。しかし、Ｗ−ＣＤＭＡシステムでは、送信パワーが２４ｄＢｍ（ＧＳＭ帯送信パワー：３５ｄＢｍ）と小さいため、昇圧回路が働かず、かつ、昇圧回路から発生する歪がＩＭＤ特性を劣化させてしまう恐れがあるため、昇圧回路を使えない。これらの結果、歪（ＩＭＤ）特性が劣化する問題が発生した。ここで、アンテナ電圧Ｖａｎｔが歪に大きく影響することを図６に示す簡易スイッチ回路（ＳＰＤＴ）にて説明する。
【００１４】
図６は、本発明の前提として検討したスイッチ回路の一例を示すものであり、（ａ）はその構成例を示す回路図、（ｂ）は（ａ）におけるオンデバイスの等価回路図、（ｃ）はその動作例を示す説明図である。図６（ａ）に示すスイッチ回路は、アンテナ端子ＡＮＴと信号端子Ｔｘ１ａの間にトランジスタＱ１を備え、ＡＮＴと信号端子Ｔｘ２ａの間にトランジスタＱ２を備えている。Ｑ１は、ゲートに制御電圧Ｖｄｄ（≒３．０Ｖ）が印加されることでオン状態となっており、Ｑ２はゲートに０Ｖが印加されることでオフ状態となっている。
【００１５】
オン状態であるＱ１の等価回路は、図６（ｂ）に示すようにショットキダイオードとオン抵抗（Ｒｏｎ）などで表すことができる。ゲートにＶｄｄが印加されると、ショットキダイオードは順バイアスとなるため導通状態になり、アンテナ端子ＡＮＴに電圧が印加される。ここで、オフしているＱ２のゲート・ソースおよびゲート・ドレインを介して流れるリーク電流をＩｌｅａｋとし、ショットキダイオードの順方向電圧をＶｆとし、Ｑ１のゲートに接続した抵抗素子をＲｇ＿Ｑ１とすると、アンテナ電圧ＶａｎｔとＶｄｄの関係は、式（１）のようになる。
【００１６】
Ｖａｎｔ＝Ｖｄｄ−Ｒｇ＿Ｑ１×Ｉｌｅａｋ−Ｖｆ      式（１）
なお、一般的数値はＶｆ≒０．４Ｖ、Ｒｇ＿Ｑ１≒１５ｋΩ、Ｉｌｅａｋ≒１０μＡ、である。オフ状態のＱ２のゲート・ソース間電圧Ｖｇｓ（ゲート・ドレイン間電圧Ｖｇｄ）は、ピンチオフ電圧Ｖｔｈ（≒−１．０Ｖ）より深い−Ｖａｎｔになるように設計している。信号端子Ｔｘ１ａからパワーＰｉｎ（高周波電圧Ｖｉｎ）が入力されると、オフしているＱ２のドレイン・ソース間には高周波電圧Ｖｉｎが発生する。ＶｉｎとＱ２のＶｇｓ、Ｖｇｄの関係式は、式（２）となる。
【００１７】
Ｖｉｎ＝Ｖｇｓ＋Ｖｇｄ      式（２）
トランジスタは、ゲート電極に対して対称の構造になっているので、Ｖｇｓ＝Ｖｇｄとなり、Ｖｇｓ＝Ｖｉｎ／２となる。したがって、Ｑ２のＶｇｓには、図６（ｃ）に示すように、−Ｖａｎｔを中心に振幅Ｖｉｎ／２の高周波電圧が印加されることになる。Ｑ２のゲート・ソース間容量Ｃｇｓの電圧依存性は、図６（ｃ）に示す非線形性を持っている。歪（ＩＭＤ、２ＨＤ、３ＨＤ）は、この非線形性や、ＶｇｓがＶｔｈ近傍に接近したことによるＱ２の擬似オン状態によって発生する。
【００１８】
歪低減のためには、（１）Ｖｇｓの高周波電圧Ｖｉｎ／２を小さくする、（２）−Ｖａｎｔをより深くして、Ｖｔｈより離す、（３）Ｃｇｓの電圧依存性を小さくする、（４）Ｖｔｈをより浅くし、−Ｖａｎｔから離すことなどが考えられる。この内、回路構成で実現できる解決策は、（１）、（２）である。まず、（１）で述べたＶｇｓの振幅Ｖｉｎ／２を小さくする為には、オフしているＱ２を例えばシングルゲートトランジスタの多段接続で構成し、Ｖｉｎを分割配分すればよい。図７は、図６を変形した構成および動作の一例を示すものであり、（ａ）はその構成例を示す回路図、（ｂ）は（ａ）の動作例を示す説明図である。
【００１９】
図７（ａ）に示すスイッチ回路は、図６（ａ）のトランジスタＱ２が、例えば３段接続のシングルゲートトランジスタＱ２＿１，Ｑ２＿２，Ｑ２＿３に置き換えられた構成となっている。Ｖｉｎは変らないので、Ｑ２＿１の一段に印加される高周波電圧は、１／３になる。図７（ｂ）に示すように、Ｖｇｓは一段の時と比べ１／３と小さな電圧振幅となり、Ｃｇｓの電圧非線形性の小さな領域で動作させることができる。また、Ｖｔｈより離すことができるので深いオフ状態が確保でき、歪を低減できる。なお、この多段接続（又はマルチゲート化）は、オン状態での挿入損失とのトレードオフとなり、本発明者等の検討によると、トリプルゲート２段（シングルゲート換算で６段相当）構成が最適になる。
【００２０】
一方、（２）で述べた−Ｖａｎｔをより深くして、Ｖｔｈより離すには、Ｖｄｄを大きくする方式が考えられる。しかしながら、システム仕様では、低消費電力等の観点から例えば制御電圧３．０Ｖでの動作保証が必要である。また、前述したように、昇圧回路によって−Ｖａｎｔを深くすることも困難である。更に、ＳＰ７Ｔに伴い回路規模が大きくなるとリーク電流が増加し、アンテナ電圧Ｖａｎｔ（ＳＰ６Ｔ回路構成時は例えばＶａｎｔ≒２．３Ｖ）を低下させてしまう。そうすると、図７（ｂ）に示すように、−Ｖ’ａｎｔ（ＳＰ７Ｔ回路構成時は例えばＶ’ａｎｔ≒１．９Ｖ）のような電圧低下が発生し、Ｃｇｓの非線形性の強い領域、ならびに擬似オン領域になってしまい、歪が増加してしまう。
【００２１】
そこで、本発明の目的の一つは、高次高調波歪またはＩＭＤを低減可能な半導体集積回路装置および高周波モジュールを提供することにある。本発明の前記ならびにそれ以外の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２２】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００２３】
本発明による半導体集積回路装置は、アンテナノードと、複数の信号ノードと、それらの間に接続される複数のトランジスタからなるアンテナスイッチにおいて、バイアス電圧が印加される電圧供給ノードから複数の信号ノードの中の少なくとも２つに対して、それぞれ抵抗素子を介して電圧を供給する構成となっている。
【００２４】
このような構成を用いると、電圧供給ノードから抵抗素子および複数のトランジスタ（そのソース・ドレイン間抵抗素子）を介して並列接続でアンテナノードに対してバイアス電圧を供給できる。これによって、オフ状態のトランジスタが、より深いオフ状態となり、疑似オン状態とならずにＣｇｓの非線形性の小さい領域で動作するので、高次高調波歪またはＩＭＤを低減することが可能となる。また、電圧供給ノードに接続する抵抗素子の抵抗値は、アンテナノードに対して抵抗素子を介して直接バイアス電圧を供給する場合の抵抗値と比較してある程度大きく設定できるため、抵抗素子自身に起因する高次高調波歪またはＩＭＤへの影響を小さくできる。
【００２５】
なお、前述したような構成において、抵抗素子を接続する信号ノードは、抵抗素子自身に起因する高次高調波歪またはＩＭＤへの影響を小さくするため、低電力および／または低周波数の信号が入力または出力されるものを選択することが望ましい。例えば、複数の信号ノードの中に、低周波数帯のＷ−ＣＤＭＡ方式用と、それよりも高い周波数帯を用いるＷ−ＣＤＭＡ方式用と、Ｗ−ＣＤＭＡ方式より高電力を用いるＧＳＭ方式用などが含まれる場合、選択する信号ノードの１つを低周波数帯のＷ−ＣＤＭＡ方式用にするとよい。また、選択する信号ノードの他の１つは、例えば、半導体集積回路装置が、複数の受信ノードを束ねてアンテナノードに接続するための共通トランジスタを備えているような場合、この共通トランジスタにおけるアンテナノードと異なる側のノードにするとよい。
【発明の効果】
【００２６】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、高次高調波歪またはＩＭＤの低減が実現可能となる。
【発明を実施するための最良の形態】
【００２７】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００２８】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２９】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００３０】
図１は、本発明の一実施の形態による半導体集積回路装置において、その基本概念を説明する回路図である。図１に示す半導体集積回路装置は、例えば、アンテナ端子（アンテナノード）ＡＮＴと信号端子（信号ノード）Ｔｘａの間にソース・ドレインが接続されたトランジスタＱａと、ＡＮＴと信号端子Ｒｘｂの間にソース・ドレインが接続されたトランジスタＱｂと、ＡＮＴと信号端子Ｒｘｃの間にソース・ドレインが接続されたトランジスタＱｃとを含んでいる。特に限定はされないが、ここでは、信号端子Ｔｘａが送信端子（送信ノード）であり、信号端子Ｒｘｂ，Ｒｘｃが受信端子（受信ノード）である。信号端子Ｒｘｂ，Ｒｘｃは、それぞれ容量素子Ｃｂ，Ｃｃを介して５０Ω等の終端抵抗に接続されている。
【００３１】
トランジスタＱａは、例えば３段接続のシングルゲートトランジスタＱ１ａ，Ｑ２ａ，Ｑ３ａからなり、Ｑ１ａ，Ｑ２ａ，Ｑ３ａのゲートには、それぞれ抵抗素子Ｒｇ１ａ，Ｒｇ２ａ，Ｒｇ３ａが接続され、Ｑ１ａ，Ｑ２ａ，Ｑ３ａのソース・ドレイン間には、それぞれ抵抗素子Ｒｄ１ａ，Ｒｄ２ａ，Ｒｄ３ａが接続される。同様に、トランジスタＱｂおよびトランジスタＱｃも、それぞれ３段接続のシングルゲートトランジスタＱ１ｂ，Ｑ２ｂ，Ｑ３ｂおよびＱ１ｃ，Ｑ２ｃ，Ｑ３ｃからなる。Ｑ１ｂ，Ｑ２ｂ，Ｑ３ｂのゲートには、抵抗素子Ｒｇ１ｂ，Ｒｇ２ｂ，Ｒｇ３ｂが接続され、ソース・ドレイン間には、抵抗素子Ｒｄ１ｂ，Ｒｄ２ｂ，Ｒｄ３ｂが接続される。Ｑ１ｃ，Ｑ２ｃ，Ｑ３ｃのゲートには、抵抗素子Ｒｇ１ｃ，Ｒｇ２ｃ，Ｒｇ３ｃが接続され、ソース・ドレイン間には、抵抗素子Ｒｄ１ｃ，Ｒｄ２ｃ，Ｒｄ３ｃが接続される。
【００３２】
このような構成において、図１の半導体集積回路装置は、信号端子Ｒｘｂと信号端子Ｒｘｃに対して電圧供給回路ＶＤ＿ＢＫが接続されていることが主要な特徴となっている。ＶＤ＿ＢＫは、電圧供給端子（電圧供給ノード、電圧）Ｖｄｄと、ＶｄｄとＲｘｂの間を接続する抵抗素子Ｒａｄｄ１と、ＶｄｄとＲｘｃの間を接続する抵抗素子Ｒａｄｄ２とによって構成される。この電圧供給回路ＶＤ＿ＢＫを用いることで以下に説明するように、高次高調波歪またはＩＭＤを低減することが可能となる。
【００３３】
まず、アンテナ電圧Ｖａｎｔを上昇させて−Ｖａｎｔをより深くする手段の１つとして、アンテナ端子ＡＮＴに対して直接的にバイアス電圧を供給する方式が考えられる。利用できる電圧は、トランジスタのオン／オフ用の制御電圧と同じＶｄｄ（≒３．０Ｖ）のみである。そこで、高抵抗を介してアンテナ端子ＡＮＴに直接Ｖｄｄを供給する回路が考えられる。ここで問題となるのは、その接続位置と抵抗値である。
【００３４】
抵抗値に関して、図７等で述べたように、オフ状態のトランジスタは、Ｖａｎｔが高くなる（−Ｖａｎｔが深くなる）ほど望ましい。一方、オン状態のトランジスタは、Ｖａｎｔが高くなると、ゲートに印加されたＶｄｄとドレイン（ソース）の電圧Ｖａｎｔとの差が小さくなる。これは、ゲートの順バイアスが小さくなることに対応するため、結果としてオン抵抗Ｒｏｎが増加し、挿入損失が増加してしまう。そのため、ＶａｎｔとＶｄｄの差には限界点が存在し、シミュレーションによると、例えば、ＶａｎｔはＶｄｄより０．３Ｖ程度低い電圧が最適点として求められた。Ｖｄｄ＝３．０Ｖ時、Ｖａｎｔ＝２．７Ｖを実現するための抵抗値は、リーク電流Ｉｌｅａｋを１０μＡと仮定した条件では５０ｋΩ程度になる。
【００３５】
その一方で、抵抗値は、それ自身に起因して高周波信号に影響を与えないようにするためできるだけ大きい方が望ましい。すなわち、例えば「参考文献３」に記載されているように、アンテナ端子ＡＮＴと電圧供給端子（但し「参考文献３」ではグラウンド端子）との間に抵抗素子を接続する場合、高次高調波歪（２ＨＤ，３ＨＤ）に影響を与えないためには、その抵抗値を１００ｋΩ以上にする必要がある。したがって、図１に示した回路ＲＥＦのような接続位置では、高次高調波歪に影響を与えず、なおかつＶａｎｔを２．７Ｖに近づけるための適切な抵抗素子Ｒａｄｄの値を定めることが困難である。
【００３６】
そこで、これを解決する手段が、図１の電圧供給回路ＶＤ＿ＢＫのように、抵抗素子の接続位置を、アンテナ端子ＡＮＴからトランジスタＱｂを介した先の信号端子Ｒｘｂと、ＡＮＴから他のトランジスタＱｃを介した先の信号端子Ｒｘｃの２箇所に分割して、それぞれの端子に抵抗素子を介して電圧を供給することである。そうすると、送信時（Ｑａ：オン、Ｑｂ，Ｑｃ：オフ時）、２本の抵抗素子Ｒａｄｄ１，Ｒａｄｄ２は、オフしているＱｂ（Ｑ１ｂ，Ｑ２ｂ，Ｑ３ｂ）およびＱｃ（Ｑ１ｃ，Ｑ２ｃ，Ｑ３ｃ）のドレイン・ソース間に接続されている抵抗素子Ｒｄを介して並列接続されているのと等価になる。したがって、Ｒａｄｄ１，Ｒａｄｄ２のそれぞれの抵抗値を、例えば５０ｋΩの２倍に相当する１００ｋΩにすることができる。
【００３７】
なお、ここでは電圧供給端子Ｖｄｄから２箇所の信号端子に向けて並列に抵抗素子を接続する構成となっているが、同様にして、Ｖｄｄから３箇所以上の信号端子に向けて並列に抵抗素子を接続することも可能である。この場合、各抵抗素子の抵抗値を更に大きくすることができる。ただし、抵抗値を大きくしたり、抵抗素子の数を増加させると、その分回路面積が増大し、また、寄生容量や寄生インダクタンスといった不要なリアクタンス成分が増大する恐れもある。この観点からは、抵抗素子を接続する信号端子を２箇所とすることが望ましい。また、抵抗素子の接続位置に関し、実際の抵抗素子にはリアクタンス成分が存在するため、これによる影響が小さい低周波帯域の信号端子や、通過電力が小さな信号端子に接続することが有効である。
【００３８】
以上、図１のような半導体集積回路装置を用い、高抵抗（例えば１００ｋΩ）を介して２箇所の信号端子に対してバイアス電圧Ｖｄｄの供給を行うことで、リーク電流により低下したアンテナ電圧Ｖａｎｔを上昇させることができる。その結果、オフ状態のトランジスタＱｂ（Ｑ１ｂ，Ｑ２ｂ，Ｑ３ｂ）およびＱｃ（Ｑ１ｃ，Ｑ２ｃ，Ｑ３ｃ）は、より深いオフ状態になり、疑似オン状態とならずにＣｇｓの非線形性の小さい領域で動作するので、高次高調波歪またはＩＭＤを低減することが可能となる。なお、この際に、各信号端子に接続される抵抗素子は抵抗値（例えば１００ｋΩ）が大きいため、抵抗素子自身に起因する高次高調波歪またはＩＭＤの特性劣化は特に問題とならない。
【００３９】
図２は、本発明の一実施の形態による半導体集積回路装置において、その全体構成の一例を示すブロック図である。図２に示す半導体集積回路装置は、例えば、無線通信システムの一つである携帯電話で用いられる高周波モジュールＲＦ＿ＭＬである。高周波モジュールＲＦ＿ＭＬは、電力増幅部ＨＰＡ＿ＭＬと、信号処理部ＲＦ＿ＩＣと、ＳＡＷ（Ｓｕｒｆａｃｅ  Ａｃｏｕｓｔｉｃ  Ｗａｖｅ）フィルタＳＡＷ１〜ＳＡＷ３と、Ｗ−ＣＤＭＡ用パワーアンプＷ＿ＰＡ１，Ｗ＿ＰＡ２と、デュプレクサＤＰＵ１，ＤＰＵ２などから構成される。ＲＦ＿ＩＣは、ロウノイズアンプＬＮＡ１〜ＬＮＡ５を含んでいる。ＨＰＡ＿ＭＬは、パワーアンプＨＰＡ１，ＨＰＡ２と、ロウパスフィルタＬＰＦ１，ＬＰＦ２と、制御部ＣＮＴ＿ＩＣと、スイッチ回路ＳＷとを含んでいる。
【００４０】
スイッチ回路ＳＷは、アンテナが接続されるアンテナ端子ＡＮＴに対して７つの信号端子（送信端子Ｔｘ１，Ｔｘ２、受信端子Ｒｘ２〜Ｒｘ４、送受信端子ＴＲｘ１，ＴＲｘ５）のいずれかを接続する、所謂ＳＰ７Ｔの構成となっている。このいずれを接続するかは、制御部ＣＮＴ＿ＩＣが、ベースバンド回路（図示せず）からの制御信号に基づいて選択する。１．７１ＧＨｚ〜１．９１ＧＨｚ帯を用いるＰＣＳ方式またはＤＣＳ方式の送信信号は、ＨＰＡ１で増幅され、ＬＰＦ１を介して送信端子Ｔｘ１に入力される。９００ＭＨｚ帯を用いるＧＳＭ方式の送信信号は、ＨＰＡ２で増幅され、ＬＰＦ２を介して送信端子Ｔｘ２に入力される。そして、これらの送信信号は、制御部ＣＮＴ＿ＩＣからの選択によってＡＮＴを介して出力される。なお、この際、制御部ＣＮＴ＿ＩＣは、ベースバンド回路からの制御信号に基づいて、ＨＰＡ１又はＨＰＡ２の増幅率なども制御する。
【００４１】
また、ＣＮＴ＿ＩＣの選択によってＡＮＴから受信端子Ｒｘ４に入力された受信信号は、ＳＡＷ１によって特定周波数（ＰＣＳ：１．９ＧＨｚ帯）の信号が選択され、ＬＮＡ１によって増幅後、復調回路（図示せず）などに出力される。同様に、受信端子Ｒｘ３に入力された受信信号は、ＳＡＷ２で特定周波数（ＤＣＳ：１．８ＧＨｚ帯）の選択後にＬＮＡ２で増幅され、受信端子Ｒｘ２に入力された受信信号は、ＳＡＷ３で特定周波数（ＧＳＭ：９００ＭＨｚ帯）の選択後にＬＮＡ５で増幅される。そして、これらの増幅信号は、図示しない復調回路などに出力される。
【００４２】
２．１ＧＨｚ帯を用いるＷ−ＣＤＭＡ方式の送信信号は、Ｗ＿ＰＡ１で増幅後、ＤＵＰ１による送受信信号の分別を経て送受信端子ＴＲｘ１に入力され、ＣＮＴ＿ＩＣからの選択によってＡＮＴを介して出力される。一方、ＡＮＴからＴＲｘ１に入力された受信信号は、ＤＵＰ１による分別を経てＬＮＡ３で増幅され、図示しない復調回路などに出力される。同様に、９００ＭＨｚ帯を用いるＷ−ＣＤＭＡ方式の送信信号は、Ｗ＿ＰＡ２で増幅後、ＤＵＰ２による送受信信号の分別を経て送受信端子ＴＲｘ５に入力され、ＣＮＴ＿ＩＣからの選択によってＡＮＴを介して出力される。一方、ＡＮＴからＴＲｘ５に入力された受信信号は、ＤＵＰ２による分別を経てＬＮＡ４で増幅され、図示しない復調回路などに出力される。
【００４３】
図３は、図２の半導体集積回路装置において、そのスイッチ回路の詳細な構成例を示す回路図である。図３に示すスイッチ回路ＳＷは、前述したＰＣＳ／ＤＣＳ送信用のＴｘ１と、ＧＳＭ送信用のＴｘ２と、アンテナ端子（アンテナノード）ＡＮＴと、Ｗ−ＣＤＭＡ（９００ＭＨｚ帯）送受信用のＴＲｘ５と、Ｗ−ＣＤＭＡ（２．１ＧＨｚ帯）送受信用のＴＲｘ１と、ＰＣＳ受信用のＲｘ４と、ＤＣＳ受信用のＲｘ３と、ＧＳＭ受信用のＲｘ２とを備えている。
【００４４】
Ｔｘ１とＡＮＴの間には、２段接続のトリプルゲートトランジスタＱ＿ｔ１１，Ｑ＿ｔ１２からなるトランジスタ回路Ｑ＿ｔ１が接続され、Ｔｘ１とグラウンド端子ＧＮＤの間には、２段接続のダブルゲートトランジスタＱ５＿ｔ１１，Ｑ５＿ｔ１２からなるトランジスタ回路Ｑ５＿ｔ１が接続される。同様に、Ｔｘ２とＡＮＴの間には、２段接続のトリプルゲートトランジスタＱ＿ｔ２１，Ｑ＿ｔ２２からなるトランジスタ回路Ｑ＿ｔ２が接続され、Ｔｘ２とＧＮＤの間には、２段接続のダブルゲートトランジスタＱ５＿ｔ２１，Ｑ５＿ｔ２２からなるトランジスタ回路Ｑ５＿ｔ２が接続される。
【００４５】
ＴＲｘ５とＡＮＴの間には、２段接続のトリプルゲートトランジスタＱ＿ｔｒ５１，Ｑ＿ｔｒ５２からなるトランジスタ回路Ｑ＿ｔｒ５が接続され、ＴＲｘ５とＧＮＤの間には、２段接続のトリプルゲートトランジスタＱ５＿ｔｒ５１，Ｑ５＿ｔｒ５２からなるトランジスタ回路Ｑ５＿ｔｒ５が接続される。同様に、ＴＲｘ１とＡＮＴの間には、２段接続のトリプルゲートトランジスタＱ＿ｔｒ１１，Ｑ＿ｔｒ１２からなるトランジスタ回路Ｑ＿ｔｒ１が接続され、ＴＲｘ１とＧＮＤの間には、２段接続のトリプルゲートトランジスタＱ５＿ｔｒ１１，Ｑ５＿ｔｒ１２からなるトランジスタ回路Ｑ５＿ｔｒ１が接続される。
【００４６】
また、ＡＮＴと受信共通ノードＮｃｏｍの間には、２段接続のトリプルゲートトランジスタＱｃｏｍ１，Ｑｃｏｍ２からなるトランジスタ回路Ｑｃｏｍが接続される。そして、受信共通ノードＮｃｏｍとＲｘ２の間には、シングルゲートトランジスタＱ＿ｒ２が接続され、Ｒｘ２とＧＮＤの間にはシングルゲートトランジスタＱ５＿ｒ２が接続される。同様に、ＮｃｏｍとＲｘ３の間には、シングルゲートトランジスタＱ＿ｒ３が接続され、Ｒｘ３とＧＮＤの間にはシングルゲートトランジスタＱ５＿ｒ３が接続され、また、ＮｃｏｍとＲｘ４の間には、シングルゲートトランジスタＱ＿ｒ４が接続され、Ｒｘ４とＧＮＤの間にはシングルゲートトランジスタＱ５＿ｒ４が接続される。
【００４７】
このように、各信号端子には、ＡＮＴに接続するためのトランジスタ（またはトランジスタ回路）Ｑと、ＧＮＤに接続するためのトランジスタ（またはトランジスタ回路）Ｑ５が設けられている。ここで、Ｑ＿ｔ１、Ｑ＿ｔ２、Ｑ＿ｔｒ１、Ｑ＿ｔｒ５、Ｑｃｏｍは、大電力が印加されるため、低歪化のためにトリプルゲートの２段構成（シングル６段相当）となっており、またＷ−ＣＤＭＡ用の信号端子ＴＲｘ１，ＴＲｘ５とＧＮＤ間に接続されているＱ５＿ｔｒ１、Ｑ５＿ｔｒ５は、ＩＭＤ低減のためにトリプルゲート２段構成となっている。
【００４８】
各トランジスタ（またはトランジスタ回路）Ｑ，Ｑ５の構成は、このような歪の影響や通過電力などを勘案してゲートの本数や段数が異なる場合があるが、基本的にはほぼ同様な構成となっているため、送信端子Ｔｘ１に接続されたトランジスタ回路Ｑ＿ｔ１，Ｑ５＿ｔ１を代表としてその構成を詳細に説明する。それ以外のものについては簡単に説明する。まず、Ｑ＿ｔ１においては、Ｑ＿ｔ１１のソース／ドレインの一端がＡＮＴに接続され、Ｑ＿ｔ１２のソース／ドレインの一端がＴｘ１に接続され、Ｑ＿ｔ１１の他端とＱ＿ｔ１２の他端が共通に接続される。
【００４９】
Ｑ＿ｔ１１の３本のゲートは、それぞれ、抵抗素子Ｒｇ１、Ｒｇ２、Ｒｇ３を介して制御端子Ｔｘ１ｃＬに接続される。また、Ｑ＿ｔ１１のソース／ドレインの一端（ＡＮＴ側）と、これに最も近いゲートとの間には容量素子Ｃ３が接続される。同様に、Ｑ＿ｔ１２の３本のゲートは、それぞれ、抵抗素子Ｒｇ４、Ｒｇ５、Ｒｇ６を介してＴｘ１ｃＬに接続され、Ｑ＿ｔ１２のソース／ドレインの一端（Ｔｘ１側）と、これに最も近いゲートとの間には容量素子Ｃ４が接続される。Ｑ＿ｔ１１のソース／ドレインの一端と他端の間には、抵抗素子Ｒｄ１，Ｒｄ２，Ｒｄ３が直列に接続され、Ｒｄ１−Ｒｄ２間の接続ノードとＲｄ２−Ｒｄ３間の接続ノードから、Ｑ＿ｔ１１における２箇所のゲート−ゲート間中点にバイアスが供給されている。同様にＱ＿ｔ１２のソース／ドレインの一端と他端の間には、抵抗素子Ｒｄ４，Ｒｄ５，Ｒｄ６が直列に接続され、Ｒｄ４−Ｒｄ５間の接続ノードとＲｄ５−Ｒｄ６間の接続ノードから、Ｑ＿ｔ１２における２箇所のゲート−ゲート間中点にバイアスが供給されている。
【００５０】
このように、マルチゲート構成や、容量素子の付加や、ゲート−ゲート間中点へのバイアス供給によって、前述した「特許文献１」や「参考文献１〜４」に記載されているように低歪特性を実現可能となる。また、図７で述べたように、トランジスタの多段接続構成にすることによって、１段当たりに加わる高周波電圧を下げることができ、高次高調波歪を低減可能となる。
【００５１】
また、制御端子Ｔｘ１ｃＬには、図１の制御部ＣＮＴ＿ＩＣから制御端子Ｔｘ１ｃに入力された制御電圧が、ダイオードＤ１（Ｔｘ１ｃ側がアノード、Ｔｘ１ｃＬ側がカソード）を介して印加される。このダイオードＤ１は、「参考文献４」に記載されているように、Ｑ＿ｔ１のゲートからの逆流を防止する機能を担う。さらに、送信端子Ｔｘ１には大電力が入力されるため、Ｑ＿ｔ１のゲートとＴｘ１の間には、昇圧回路ＣＰ１が接続されている。このＣＰ１により、Ｑ＿ｔ１がオンする際のゲート電圧を昇圧させることが可能となる。
【００５２】
一方、Ｑ５＿ｔ１においては、Ｑ５＿ｔ１１のソース／ドレインの一端がＴｘ１に接続され（正確には容量素子Ｃ５を介して交流的に接続され）、Ｑ５＿ｔ１２のソース／ドレインの一端がＧＮＤに接続され（正確には容量素子Ｃ６を介して交流的に接続され）、Ｑ５＿ｔ１１の他端とＱ５＿ｔ１２の他端が共通に接続される。Ｑ５＿ｔ１１，Ｑ５＿ｔ１２は、それぞれダブルゲートとなっており、それぞれのゲートは、抵抗素子を介してＧＮＤに接続される。また、Ｑ＿ｔ１と同様に、Ｑ５＿ｔ１１のソース／ドレインの一端（Ｔｘ１側）と、これに近いゲートとの間には容量素子が接続され、Ｑ５＿ｔ１２のソース／ドレインの一端（ＧＮＤ側）と、これに近いゲートとの間にも容量素子が接続される。更に、Ｑ＿ｔ１と同様に、Ｑ５＿ｔ１１、Ｑ５＿ｔ１２のそれぞれのソース−ドレイン間には、２個の抵抗素子が直列に接続され、この接続ノードから各ゲート−ゲート間中点にバイアスが供給される。
【００５３】
このトランジスタ回路Ｑ５＿ｔ１は、Ｔｘ１ｃＬに‘Ｈ’レベル電圧が印加されてトランジスタ回路Ｑ＿ｔ１がオンとなった際にはオフとなり、Ｔｘ１ｃＬに‘Ｌ’レベル電圧が印加されてトランジスタ回路Ｑ＿ｔ１がオフとなった際にはオンとなる。したがって、Ｑ＿ｔ１がオフとなった際には、Ｔｘ１がＧＮＤに接続されるため、Ｔｘ１より先のインピーダンス（例えばＬＰＦ１等）の影響を隠蔽でき、インピーダンスの変動に伴う歪みなどを防止できる。
【００５４】
送信端子Ｔｘ２に接続されたトランジスタ回路Ｑ＿ｔ２，Ｑ５＿ｔ２は、前述したトランジスタＱ＿ｔ１，Ｑ５＿ｔ１と同様な構成となっており、Ｑ＿ｔ２のオン／オフおよびＱ５＿ｔ２のオフ／オンは、Ｑ＿ｔ２のゲートおよびＱ５＿ｔ２のソース／ドレインの一端に接続された制御端子Ｔｘ２ｃＬによって制御される。Ｔｘ２ｃＬには、図１の制御部ＣＮＴ＿ＩＣから制御端子Ｔｘ２ｃに入力された制御電圧が逆流防止用のダイオードＤ２を介して印加される。また、Ｔｘ２にも、Ｔｘ１と同様に大電力が入力されるため、Ｔｘ２とＱ＿ｔ２のゲートとの間には、Ｑ＿ｔ１と同様に昇圧回路ＣＰ２が接続される。
【００５５】
送受信端子ＴＲｘ５に接続されたトランジスタ回路Ｑ＿ｔｒ５，Ｑ５＿ｔｒ５は、Ｑ５＿ｔｒ５がトリプルゲートトランジスタの２段接続構成になっていることを除いて、前述したトランジスタＱ＿ｔ１，Ｑ５＿ｔ１と同様な構成となっている。Ｑ＿ｔｒ５のオン／オフおよびＱ５＿ｔｒ５のオフ／オンは、Ｑ＿ｔｒ５のゲートおよびＱ５＿ｔｒ５のソース／ドレインの一端に接続された制御端子Ｒｘ５ｃによって制御される。なお、このＲｘ５ｃには、前述したような逆流防止用のダイオードは特に必要なく、図１の制御部ＣＮＴ＿ＩＣからＲｘ５ｃに対して制御電圧が直接印加される。また、Ｑ＿ｔｒ５のゲートには、前述したような昇圧回路を設けていない。これは、送信時にＴＲｘ５へ入力されるＲＦ電力が小さいため、昇圧回路が十分に機能しないことや、昇圧回路によってＩＭＤ特性が劣化する恐れがあるためである。
【００５６】
また、送受信端子ＴＲｘ１に接続されたトランジスタ回路Ｑ＿ｔｒ１，Ｑ５＿ｔｒ１も、前述したトランジスタＱ＿ｔｒ５，Ｑ５＿ｔｒ５と同様な構成となっている。Ｑ＿ｔｒ１のオン／オフおよびＱ５＿ｔｒ１のオフ／オンは、Ｑ＿ｔｒ１のゲートおよびＱ５＿ｔｒ１のソース／ドレインの一端に接続された制御端子Ｒｘ１ｃによって制御される。このＲｘ１ｃにも、逆流防止用のダイオードは特に必要なく、図１の制御部ＣＮＴ＿ＩＣからＲｘ１ｃに対して制御電圧が直接印加される。また、Ｑ＿ｔｒ１のゲートにも、前述したような昇圧回路を設けていない。
【００５７】
アンテナＡＮＴに接続されたトランジスタ回路Ｑｃｏｍは、トランジスタ回路Ｑ＿ｔ１と同様に、トリプルゲートトランジスタの２段接続構成となっており、そのゲート電圧は、図１の制御部ＣＮＴ＿ＩＣに接続された制御端子Ｒｘｃｃによって制御される。このＱｃｏｍは、アンテナ端子ＡＮＴから受信した信号を受信端子Ｒｘ２，Ｒｘ３，Ｒｘ４のいずれかに接続する際にオンとなる。このように、各受信端子Ｒｘ２〜Ｒｘ４をＱｃｏｍによって束ねる構成とすることで、アンテナ端子ＡＮＴに対する負荷が低減し、高次高調波歪特性などを向上させることができる。
【００５８】
受信端子Ｒｘ２に接続されたトランジスタＱ＿ｒ２，Ｑ５＿ｒ２は、共にシングルゲートトランジスタで構成される。Ｑ＿ｒ２のソース／ドレインの一端は、受信共通ノードＮｃｏｍに接続され、他端は、Ｒｘ２に接続され、ゲートは抵抗素子を介して制御端子Ｒｘ２ｃに接続される。Ｒｘ２ｃには、図１の制御部ＣＮＴ＿ＩＣより制御電圧が印加される。Ｑ＿ｒ２のソース−ドレイン間には抵抗素子が接続されるが、シングルゲート構成であるため前述したゲート−ゲート間中点へのバイアスは存在しない。また、シングルゲート構成であるため、ゲートとソース／ドレイン間に容量素子を接続する必要はない。一方、Ｑ５＿ｒ２のソース／ドレインの一端は交流的にＲｘ２に接続され、他端は交流的にＧＮＤに接続され、ゲートは抵抗素子を介してＧＮＤに接続される。また、Ｑ５＿ｒ２のソース−ドレイン間には抵抗素子が設けられる。この受信端子Ｒｘ２に関しては、前述したような逆流防止用のダイオードや昇圧回路は不要である。
【００５９】
受信端子Ｒｘ３に接続されたトランジスタＱ＿ｒ３，Ｑ５＿ｒ３も、共にシングルゲートトランジスタで構成され、前述したＱ＿ｒ２，Ｑ５＿ｒ２と同様の構成となっている。Ｑ＿ｒ３のオン／オフおよびＱ５＿ｒ３のオフ／オンは、Ｑ＿ｒ３のゲートおよびＱ５＿ｒ３のソース／ドレインの一端に接続された制御端子Ｒｘ３ｃによって制御される。また、受信端子Ｒｘ４に接続されたトランジスタＱ＿ｒ４，Ｑ５＿ｒ４も、共にシングルゲートトランジスタで構成され、前述したＱ＿ｒ２，Ｑ５＿ｒ２と同様の構成となっている。Ｑ＿ｒ４のオン／オフおよびＱ５＿ｒ４のオフ／オンは、Ｑ＿ｒ４のゲートおよびＱ５＿ｒ４のソース／ドレインの一端に接続された制御端子Ｒｘ４ｃによって制御される。なお、制御端子Ｒｘ３ｃ，Ｒｘ４ｃには、図１の制御部ＣＮＴ＿ＩＣより制御電圧が直接印加される。
【００６０】
このような構成において、図３のスイッチ回路ＳＷは、Ｗ−ＣＤＭＡ（９００ＭＨｚ帯）送受信用のＴＲｘ５と、トランジスタ回路Ｑｃｏｍの一端となる受信共通ノードＮｃｏｍとの間に、図１で述べたような電圧供給回路ＶＤ＿ＢＫ１が設けられている。ＶＤ＿ＢＫ１は、電圧供給端子（電圧供給ノード、電圧）Ｖｄｄと、ＶｄｄとＴＲｘ５の間に接続された抵抗素子Ｒａｄｄ５と、ＶｄｄとＮｃｏｍとの間に接続された抵抗素子Ｒａｄｄｃから構成される。抵抗素子Ｒａｄｄ５，Ｒａｄｄｃの各抵抗値は、例えば１００ｋΩである。ＶＤ＿ＢＫ１を設ける端子（またはノード）の位置については複数の選択肢が存在するが、以下に説明するように、その中でも図３に示した位置に設けることが望ましい。
【００６１】
すなわち、例えば抵抗素子を半導体基板上に形成した場合、実際上の抵抗素子には寄生容量、寄生インダクタンスなどの寄生成分が存在する。そのため、抵抗素子の接続位置については、寄生成分の影響が小さい低周波帯域の信号端子や、通過電力が小さな信号端子に接続することが有効である。そうすると、図３のスイッチ回路ＳＷにおける各信号端子や各ノードの中では、送信パワーの小さいＷ−ＣＤＭＡ方式で、かつ低周波帯域（９００ＭＨｚ帯）用の信号端子であるＴＲｘ５と、ＧＳＭ帯の大パワーの影響がＱｃｏｍにより低減され、小信号のみが通過する受信共通ノードＮｃｏｍとの２つが最適と言える。
【００６２】
また、抵抗素子Ｒａｄｄ５，Ｒａｄｄｃを半導体基板上に形成した場合、標準的なシート抵抗（例えば５００Ω／□）で１００ｋΩを形成すると０．８ｍｍ程度の長さが必要となる。一方、図２に示したような携帯電話システムにおいては、チップ面積およびチップコストなどが強く要求されるため、できるだけ抵抗素子の数を少なくすることが望ましい。したがって、図１で述べたように抵抗素子を３箇所以上に分割配置することも考えられるが、前述した観点から、図３に示した２箇所に配置することが最も望ましい。
【００６３】
さらに、各抵抗素子Ｒａｄｄ５，Ｒａｄｄｃの抵抗値に関し、ここでは、高調波歪みに影響を与えない大きさで、オントランジスタの挿入損失が許容可能な大きさという観点で１００ｋΩ以上とし、その範囲内で、−Ｖａｎｔを深くすることを小面積で実現する観点から最も抵抗値が小さい１００ｋΩとしている。ただし、この抵抗値の大きさは、各種回路条件やプロセス条件、更にはチップ面積の条件などに応じて最適な範囲が異なってくる。一般的なＳＰ７Ｔの各種条件を考慮した場合、実質的には、例えば１００ｋΩ〜２００ｋΩの範囲で、望ましくは１００ｋΩ〜１５０ｋΩの範囲が適していると考えられる。
【００６４】
以上、図３のスイッチ回路（半導体集積回路装置）を用いることで、図１で述べたように、リーク電流により低下したアンテナ電圧Ｖａｎｔを上昇でき、オフ状態のトランジスタが疑似オン状態とならずにＣｇｓの非線形性の小さい領域で動作するので、高次高調波歪またはＩＭＤを低減することが可能となる。この際に、各信号端子に接続される抵抗素子は、抵抗値（例えば１００ｋΩ）が大きく、また当該信号端子には、相対的に小パワーおよび／または低周波の信号が印加されることから、抵抗素子の接続による高次高調波歪またはＩＭＤの特性劣化は特に問題とならない。
【００６５】
また、図３の各トランジスタＱ＿ｔ１，Ｑ＿ｔ２，Ｑ＿ｔｒ５，Ｑｃｏｍ，Ｑ＿ｔｒ１はトリプルゲートの２段接続構成となっているため、図７等で述べたようにＶｇｓの高周波電圧を小さくでき、これによっても高次高調波歪およびＩＭＤを低減できる。さらに、追加する抵抗素子を２つとすることで、面積オーバーヘッドを小さくでき、図２の高周波モジュールＲＦ＿ＭＬの面積増大を抑制できる。加えて、スイッチ回路の低歪化が実現できることから、図２のＲＦ＿ＭＬにおけるその他の部品（ロウパスフィルタＬＰＦ，パワーアンプＨＰＡなど）の設計余裕度を増加させ、ＲＦ＿ＭＬの低コスト化が図れる。
【００６６】
図４は、図３に示した電圧供給回路内の抵抗素子やトリプルゲートトランジスタの製造方法の一例を示すものであり、（ａ）〜（ｃ）は、各製造段階でのデバイス構造の概略を示す断面図である。まず、図４（ａ）に示すように、半絶縁性ガリウムヒ素（ＧａＡｓ）からなる基板ＳＵＢ上にＧａＡｓのエピタキシャル層ＥＰを形成し、このエピタキシャル層ＥＰの上面に、バッファ層ＬＹ１を形成する。次いで、バッファ層ＬＹ１の上面に、アルミニウムガリウムヒ素（ＡｌＧａＡｓ）層ＬＹ２を形成し、その上面に、ｎ型ガリウムヒ素（ＧａＡｓ）層ＬＹ３を形成する。
【００６７】
続いて、図４（ａ）の右側のＡｌＧａＡｓ層ＬＹ２、およびｎ型ＧａＡｓ層ＬＹ３をエッチングした後、例えばＰＳＧ（PhosphoSilicate Glass）／ＳｉＯからなる絶縁膜ＩＳ１を形成する。そして、絶縁膜ＩＳ１上において、ＬＹ２およびＬＹ３をエッチングした位置に、例えばＷＳｉＮからなる抵抗素子Ｒａｄｄを形成する。次に、図４（ｂ）に示すように、ソース／ドレイン配線ＳＤ１，ＳＤ２が配置される位置の絶縁膜ＩＳ１をエッチングし、メタル配線などによってこのソース／ドレイン配線ＳＤ１，ＳＤ２を形成する。
【００６８】
そして、図４（ｃ）に示すように、ソース／ドレイン配線ＳＤ１，ＳＤ２に挟まれた領域において、３つのゲート配線Ｇ１，Ｇ２，Ｇ３が配置される位置の絶縁膜ＩＳ１およびｎ型ＧａＡｓ層ＬＹ３をエッチングし、メタル配線などによって３つのゲート配線Ｇ１，Ｇ２，Ｇ３を形成する。また、ゲート配線Ｇ１とＧ２の間と、ゲート配線Ｇ２とＧ３の間の絶縁膜ＩＳ１をエッチングし、ｎ＋層などからなる給電配線ＳＨ１２，ＳＨ２３を形成する。この給電配線ＳＨ１２，ＳＨ２３によって、図３で述べたようにゲート−ゲート間中点のバイアスが供給される。このようにして、図４に示したようなトリプルゲート構成のＨＥＭＴ（High Electron Mobility Transistor）や抵抗素子が形成される。
【００６９】
以上のように、同一基板ＳＵＢ上にトランジスタと抵抗素子Ｒａｄｄを形成することで、高集積化が可能となり、小面積なスイッチ回路および高周波モジュールＲＦ＿ＭＬを実現可能となる。
【００７０】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００７１】
例えば、ここでは、マルチバンド対応の携帯電話システムに用いられるスイッチ回路の例で説明を行ったが、これに限らず、例えば複数バンド（例えば２．４ＧＨｚ帯、５ＧＨｚ帯）に対応した無線ＬＡＮ用アンテナスイッチなどを含め各種無線通信システムに対して同様に適用可能である。
【産業上の利用可能性】
【００７２】
本発明による半導体集積回路装置および高周波モジュールは、特に、ＳＰ７Ｔ以上のスイッチ回路およびそれを含む携帯電話向け高周波モジュールに適用して有益な技術であり、これに限らず、ＳＰ６Ｔ以下の携帯電話向けのスイッチ回路や、無線ＬＡＮ用のアンテナスイッチなどを含めて広く適用可能である。
【図面の簡単な説明】
【００７３】
【図１】本発明の一実施の形態による半導体集積回路装置において、その基本概念を説明する回路図である。
【図２】本発明の一実施の形態による半導体集積回路装置において、その全体構成の一例を示すブロック図である。
【図３】図２の半導体集積回路装置において、そのスイッチ回路の詳細な構成例を示す回路図である。
【図４】図３に示した電圧供給回路内の抵抗素子やトリプルゲートトランジスタの製造方法の一例を示すものであり、（ａ）〜（ｃ）は、各製造段階でのデバイス構造の概略を示す断面図である。
【図５】Ｗ−ＣＤＭＡ部の構成例を示す簡易ブロック図である。
【図６】本発明の前提として検討したスイッチ回路の一例を示すものであり、（ａ）はその構成例を示す回路図、（ｂ）は（ａ）におけるオンデバイスの等価回路図、（ｃ）はその動作例を示す説明図である。
【図７】図６を変形した構成および動作の一例を示すものであり、（ａ）はその構成例を示す回路図、（ｂ）は（ａ）の動作例を示す説明図である。
【符号の説明】
【００７４】
Ｑ  トランジスタ
Ｒ  抵抗
ＲＥＦ  回路
Ｖｄｄ  電圧供給端子
Ｔｘ，Ｒｘ，ＴＲｘ  端子
Ｃ  容量
ＡＮＴ  アンテナ端子
ＶＤ＿ＢＫ  電圧供給回路
ＲＦ＿ＭＬ  高周波モジュール
ＨＰＡ＿ＭＬ  電力増幅部
ＲＦ＿ＩＣ  信号処理部
ＳＷ  スイッチ回路
ＳＡＷ  ＳＡＷフィルタ
ＬＮＡ  ロウノイズアンプ
Ｗ＿ＰＡ  パワーアンプ
ＨＰＡ  パワーアンプ
ＬＰＦ  ロウパスフィルタ
ＣＮＴ＿ＩＣ  制御部
ＤＵＰ  デュプレクサ
Ｄ  ダイオード
ＣＰ  昇圧回路
Ｖａｎｔ  アンテナ電圧
ＩＳ  絶縁膜
ＬＹ  層
ＥＰ  エピタキシャル層
ＳＵＢ  基板
ＳＤ  ソース／ドレイン配線
Ｇ  ゲート配線
ＳＨ  給電配線
【図１】
2008011131.tif 000003
【図２】
2008011131.tif 000004
【図３】
2008011131.tif 000005
【図４】
2008011131.tif 000006
【図５】
2008011131.tif 000007
【図６】
2008011131.tif 000008
【図７】
2008011131.tif 000009