(57)【要約】【課題】輝点欠陥が少なく、補助容量が大きく、しかも画素ごとの開口率が大きく、クロストークやフリッカ等の表示不良を良好に抑えることができる液晶表示装置及びその製造方法を提供すること。【解決手段】補助容量電極１８ａの表面の少なくとも一部を薄膜化された絶縁膜２６で被覆し、この薄膜化された絶縁膜２６の表面を表面がＭｏ層１８ｂ２からなるドレイン電極Ｄを延在して形成した補助容量上電極１８ｂで被覆する。次いで、端子部４１上の第１絶縁膜及び第２絶縁膜２８と補助容量上電極１８ｂ上の第２絶縁膜２８を同時にプラズマエッチングＰＥ法でエッチングしてコンタクトホールを形成する。途中で補助容量上電極１８ｂが露出してＰＥ雰囲気に曝されても、補助容量上電極１８ｂの表面にはＭｏ層１８ｂ２が存在しているために補助容量上電極１８ｂはダメージを受けず、補助容量上電極１８ｂと補助容量電極１８ａとの間の短絡が少なくなる。【選択図】図２
2008170664.tif 000002
【特許請求の範囲】
【請求項１】
透明基板上に走査線及び補助容量電極部分を有する補助容量線を互いに平行に複数本配
設するとともに、前記透明基板の周縁部に端子部を形成する工程と、
前記透明基板上の全面を覆うように第１絶縁膜を形成するとともに、前記補助容量電極
上の前記第１絶縁膜の一部に薄肉化された絶縁膜部分を形成する工程と、
前記走査線のゲート電極に対応する位置の第１絶縁膜の表面に半導体層を形成する工程
と、
前記透明基板の表面全体に導電性金属層を形成した後にエッチングし、前記走査線に直
交するようにソース電極部分に連なる信号線を複数本配設するとともに、前記薄肉化され
た絶縁膜部分を被覆するように延在するドレイン電極を形成する工程と、
前記透明基板の表面全体を第２絶縁膜で被覆する工程と、
プラズマエッチング法により、前記薄肉化された絶縁膜部分上のドレイン電極上に位置
する前記第２絶縁膜にコンタクトホールを形成するとともに、前記端子部の第２絶縁膜及
び第１絶縁膜をエッチングして除去する工程と、
前記第２絶縁膜上に前記コンタクトホールを介して前記ドレイン電極と電気的に接続す
るように画素電極を形成する工程と、
を含むことを特徴とする液晶表示装置の製造方法。
【請求項２】
前記ドレイン電極を形成するための導電性金属層は、表面がＭｏ層であることを特徴と
する請求項１に記載の液晶表示装置の製造方法。
【請求項３】
前記薄肉化された絶縁膜部分を形成する工程は、前記第１絶縁膜を複数回に分けて複数
層に形成する工程と、その内の少なくとも一層を除去する工程を含むことを特徴とする請
求項１に記載の液晶表示装置の製造方法。
【請求項４】
前記薄肉化された絶縁膜部分を形成する工程は、前記第１絶縁膜を複数回に分けて複数
層に形成する際に最初に形成した層を除去する工程であることを特徴とする請求項１に記
載の液晶表示装置の製造方法。
【請求項５】
前記画素電極形成時に前記端子部の表面に前記画素電極と同材料の導電性部材で被覆し
て導電性端子を形成することを特徴とする請求項１に記載の液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置及びその製造方法に関し、特に製造時に輝点不良の発生が少なく
、しかも、画素ごとの開口率を減少させることなく補助容量を増大させた、フリッカやク
ロストークが少なく、良好な表示画質が得られる液晶表示装置及びその製造方法に関する
。
【背景技術】
【０００２】
近年、情報通信機器のみならず一般の電気機器においても液晶表示装置が多く利用され
ている。このような液晶表示装置は、その表面にマトリクス状に走査線及び信号線を形成
し、この両配線により囲まれた領域に液晶駆動用のスイッチング素子である薄膜トランジ
スタ（Thin Film Transistor. 以下、「ＴＦＴ」という。）、液晶に電圧を印加する画素
電極及び信号を保持するための補助容量線及び補助容量電極が形成されたアレイ基板と、
表面に赤（Ｒ）、緑（Ｇ）、青（Ｂ）等のカラーフィルタ層及び共通電極等が形成された
対向基板とを有し、両基板間に液晶が封入された構成を備えている。
【０００３】
アレイ基板に形成される補助容量電極は、信号線から供給される信号の電荷を一定期間
保持する補助容量を形成するために設けられるものである。この補助容量は、この補助容
量電極とＴＦＴのドレイン電極ないしは画素電極の一部を電極とし、ＴＦＴのゲート電極
を覆うゲート絶縁膜を誘電体として補助容量コンデンサを形成することにより設けられて
いる。なお、この補助容量線及び補助容量電極は一般的にＡｌ、ＭｏあるいはＣｒなどの
遮光性導電部材から形成されている。そして、例えば従来の液晶表示装置の１画素分の概
略平面図である図７に示すように、補助容量線５１及び補助容量電極５２をＴＦＴ５３か
ら離れた位置の各画素の略中央部に設けることが普通に行われている。
【０００４】
補助容量は、液晶表示装置のフリッカあるいはクロストークを防止する観点から、その
容量を大きくする必要がある。しかしながら、近年の技術革新に伴って液晶表示装置の小
型化・高精細化が進展したことにより、個々の画素サイズが小さくなってきている。その
ため、図７に記載されたような構成の液晶表示装置５０では、補助容量線５１及び補助容
量電極５２が遮光性であるため、画素ごとの開口率を考慮すると補助容量を大きくとるた
めに補助容量線５１ないし補助容量電極５２自体を太くすることは現実的に採用困難であ
る。
【０００５】
上記のような問題点を解決するものとして、補助容量電極の大きさを変えずに従来例の
ものよりも補助容量を大きくした液晶表示装置の発明が開示されている。この下記特許文
献１に開示された液晶表示装置９０のアレイ基板を図８及び図９を用いて説明する。なお
、図８は下記特許文献１に開示されているアレイ基板の数画素分の平面図であり、図９（
ａ）〜図９（ｇ）は図８のアレイ基板の製造工程を順に示す部分断面図である。
【０００６】
まず、ガラス板からなる絶縁性基板９１上にＩＴＯ（Indium Tin Oxide）ないしＩＺＯ
（Indium Zinc Oxide）からなる補助容量線９２をパターン形成する。次に、ゲート金属
膜９３を形成しパターニングする（図９（ａ））。更に、プラズマＣＶＤ等によって、Ｓ
ｉＮＸあるいはＳｉＯＸからなる絶縁膜９４、活性層としての例えばａ−Ｓｉからなる非
晶質半導体膜９５、更に、不純物をドープした例えばｎ＋ａ−Ｓｉ膜からなるオーミック
コンタクト用半導体膜９６を連続して形成する（図９（ｂ））。このとき、絶縁膜の膜厚
Ｘは、ドレイン・ゲート、ソース・ゲート間のショートが発生しないように充分厚く、例
えばＸ＝４０００Åに設定する。
【０００７】
次に、オーミックコンタクト用半導体膜９６と非晶質半導体膜９５とを同一のレジスト
でパターンにエッチングする（図９（ｃ））。そして、補助容量線９２と、後工程で形成
される画素電極９７とが重なる部分を開口パターン（図７の破線部分）として残したレジ
スト（図９には図示せず）をコートし、絶縁膜９４用のエッチャントにより、補助容量用
絶縁膜として所望の膜厚Ｙ＝２０００Åにまで薄くなるようにエッチングする（図９（ｄ
））。
【０００８】
次に、ＩＴＯからなる画素電極９７を形成パターニングする（図９（ｅ））。更にドレ
イン、及びソース用金属膜９８を形成パターニングし（図９（ｆ））、ＴＦＴのチャネル
部に残されたオーミックコンタクト用半導体膜９６をエッチング除去すると液晶表示装置
用アレイ基板が完成する（図９（ｇ））。このような構成により得られたアレイ基板を液
晶物質を介して共通電極基板に対向配置することにより液晶表示装置９０が得られる。
【０００９】
このような従来技術においては、補助容量線９２及び画素電極９７がコンデンサの電極
に相当し、補助容量線９２と画素電極９７との間に存在する絶縁膜９４がコンデンサの誘
電体に相当する。そして、ゲート金属膜９３上の絶縁膜９４の厚さはＸ＝４０００Åであ
るのに対し、補助容量線９２上の絶縁膜の厚さはＹ＝２０００Åとなっているから、ドレ
イン−ゲート、ソース−ゲート間のショートは発生し難くなっているとともに、補助容量
線９２の面積を広くしなくても必要な補助容量を確保できるという効果を奏するものであ
る。
【特許文献１】特許第２５８４２９０号公報（特許請求の範囲、２頁４欄３０行〜３頁５欄１７行、図１、図２）
【特許文献２】特願２００６−１４７７１３号
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上記特許文献１に開示されている液晶表示装置９０のアレイ基板においては、従来例の
補助容量電極を用いた場合に比すればより大きな補助容量を確保できるが、補助容量線９
２としてゲート金属膜９３とは異なるＩＴＯ等の透明導電性材料を使用しているため、工
数が増え、しかも、画素電極と重なっている補助容量線の面積が大きいため、開口率につ
いては依然として改善の余地が存在する。
【００１１】
また、上記液晶表示装置９０のアレイ基板においては、ガラス板からなる絶縁性基板９
１上にＩＴＯからなる補助容量線９２をパターン形成した後にゲート金属膜９３をパター
ン形成することによって走査線とゲート電極とを形成しているため、上記液晶表示装置９
０では、製造時に工数が増えてしまうので製造効率が低下する。また、マスクずれ等を考
慮して画素電極９７とソース用金属膜９８との間の距離を大きくとる必要が生じ、しかも
、ＴＦＴの部分に画素電極を設けることができないことから開口率が小さくなってしまう
。そのため、上記液晶表示装置９０の補助容量形成手段は、近年の比較的小さな画素面積
ないしは高精細化された液晶表示装置用の補助容量形成手段として採用することは困難で
ある。
【００１２】
一方、発明者らは、上記特許文献１に開示されている液晶表示装置９０の問題点を解決
した液晶表示装置の発明を、既に特願２００６−１４７７１３号（以下、「先願」という
。）として特許出願している。この先願の発明は、補助容量を形成するコンデンサの補助
容量電極と対になる補助容量上電極としてＴＦＴのドレイン電極を延在させて使用すると
ともに、補助容量電極とドレイン電極との間の間隔をより短くするために、両者間にゲー
ト絶縁膜に換えてゲート絶縁膜よりも薄い絶縁膜部分を介在させたものである。そして、
この先願の発明は特に工数の増加や開口率の低下をもたらすことなく補助容量コンデンサ
の容量を増大させることができるという効果を奏するものである。
【００１３】
しかしながら、この先願発明においては、液晶表示装置の製造時にアレイ基板の周辺部
に同時に端子部を形成すると、製造時に補助容量電極と補助容量上電極としてのドレイン
電極との間の短絡が増加するため、輝点不良の発生が増加することが見出されている。発
明者等はこの原因について種々検討を重ねた結果、端子部の表面の絶縁膜及びドレイン電
極の表面の絶縁膜に同時にコンタクトホールを形成する際に、それぞれの絶縁膜の厚さの
相違に基づいてドレイン電極の表面が長時間エッチング雰囲気に曝されてしまうことが原
因であることを見出した。
【００１４】
すなわち、端子部の表面に形成されている絶縁膜の厚さはドレイン電極の表面に形成さ
れている絶縁膜の厚さよりも厚いため、ドレイン電極の表面の絶縁膜のエッチングが終了
しても端子部の表面の絶縁膜のエッチングは終了せず、更なる端子部の表面の絶縁膜のエ
ッチング時にドレイン電極がエッチング雰囲気に曝されてしまう。そしてドレイン電極の
表面の絶縁膜をエッチングする際、一般的に反応性イオンエッチング（Reactive Ion Etc
hing：ＲＩＥ）法で行われている。このＲＩＥ法は強い異方性を有することが特徴であり
、この特徴によりエッチングした部分にテーパを形成できることが知られている。そして
このテーパ部分があると画素電極に切れが生じ難くなるため、ドレイン電極の表面に形成
された絶縁膜をエッチングする際にはＲＩＥ法が採用されている。しかしながらドレイン
電極がこのＲＩＥ法によるエッチング雰囲気に長時間曝されてしまうと、ドレイン電極が
ダメージを受けてしまう。ドレイン電極がダメージを受けたとしても、通常のように補助
容量電極とドレイン電極との間に充分な厚さの絶縁膜が存在していれば問題はない。しか
し、容量を増大させるため補助容量電極とドレイン電極との間隔を短くするような上記構
成を採用した場合には、ドレイン電極のダメージにより、ドレイン電極の一部が薄い絶縁
膜を破り、薄い絶縁膜の下の補助容量電極と短絡してしまうことが判明した。
【００１５】
本発明は、上記のような従来技術及び先願発明の問題点を同時に解決するためになされ
たものであり、その目的は、製造時に輝点不良の発生が少なく、かつ、特に工数の増加を
招くことなく補助容量を形成するコンデンサの効率をより高くするとともに同時に端子部
も形成でき、しかも、画素ごとの開口率が大きく、クロストークやフリッカ等の表示不良
を抑制することができる小画素面積もしくは高精細化した画素を有する液晶表示装置及び
その製造方法を提供することにある。
【課題を解決するための手段】
【００１６】
本発明の上記目的を達成するため、本発明の液晶表示装置の製造方法は、
透明基板上に走査線及び補助容量電極部分を有する補助容量線を互いに平行に複数本配
設するとともに、前記透明基板の周縁部に端子部を形成する工程と、
前記透明基板上の全面を覆うように第１絶縁膜を形成するとともに、前記補助容量電極
上の前記第１絶縁膜の一部に薄肉化された絶縁膜部分を形成する工程と、
前記走査線のゲート電極に対応する位置の第１絶縁膜の表面に半導体層を形成する工程
と、
前記透明基板の表面全体に導電性金属層を形成した後にエッチングし、前記走査線に直
交するようにソース電極部分に連なる信号線を複数本配設するとともに、前記薄肉化され
た絶縁膜部分を被覆するように延在するドレイン電極を形成する工程と、
前記透明基板の表面全体を第２絶縁膜で被覆する工程と、
プラズマエッチング法により、前記薄肉化された絶縁膜部分上のドレイン電極上に位置
する前記第２絶縁膜にコンタクトホールを形成するとともに、前記端子部の第２絶縁膜及
び第１絶縁膜をエッチングして除去する工程と、
前記第２絶縁膜上に前記コンタクトホールを介して前記ドレイン電極と電気的に接続す
るように画素電極を形成する工程と、
を含むことを特徴とする。
【００１７】
本発明の液晶表示装置の製造方法は、薄肉化された絶縁膜部分上のドレイン電極上に位
置する第２絶縁膜にコンタクトホールを形成する際に、端子部の第２絶縁膜及び第１絶縁
膜もプラズマエッチング（Plasma Etching：ＰＥ）法により除去するようにしている。こ
のとき、薄肉化された絶縁膜部分上のドレイン電極上には第２絶縁膜しか形成されていな
いが、端子部上には第１絶縁膜及び第２絶縁膜の２層が形成されているため、第２絶縁膜
のエッチングが終了してドレイン電極が露出しても端子部には第１絶縁膜がまだ残留して
いる。そのため、このまま端子部の第１絶縁膜のエッチングを継続すると、ドレイン電極
はプラズマ雰囲気に長時間露出されたままとなるが、ＰＥ法を用いることで薄肉化された
絶縁膜部分上のドレイン電極及びこの下部の薄肉化された絶縁膜部分が受けるダメージが
少なくなる。その結果補助容量電極と補助容量上電極となる薄肉化された絶縁膜部分上の
ドレイン電極との間の短絡の発生が少なくなり、製造時の輝点不良を大幅に減少させるこ
とができる。
【００１８】
また、本発明は、上記液晶表示装置の製造方法において、前記ドレイン電極を形成する
ための導電性金属層は、表面がＭｏ層であることを特徴とする。
【００１９】
本発明の液晶表示装置の製造方法によれば、ＰＥ法によるエッチングガスに対してＭｏ
層は非常にエッチングされ難いため、補助容量電極と補助容量上電極となる薄肉化された
絶縁膜部分上のドレイン電極との間の短絡の発生がより一層少なくなり、製造時の輝点不
良を大幅に減少させることができる。
【００２０】
また、本発明は、上記液晶表示装置の製造方法において、前記薄肉化された絶縁膜部分
を形成する工程は、前記第１絶縁膜を複数回に分けて複数層に形成する工程と、その内の
少なくとも一層を除去する工程を含むことを特徴とする。
【００２１】
また、本発明は、上記液晶表示装置の製造方法において、前記薄肉化された絶縁膜部分
を形成する工程は、前記第１絶縁膜を複数回に分けて複数層に形成する際に最初に形成し
た層を除去する工程であることを特徴とする。
【００２２】
本発明の液晶表示装置の製造方法によれば、第１絶縁膜を複数回に分けて複数層に形成
し、前記補助容量電極上に形成された複数層の絶縁層のうちの一層、すなわち、第１絶縁
膜の最初に形成された層を除去するようにしたので、簡単に補助容量線の表面の一部に第
１絶縁膜よりも薄い厚さの薄肉化された絶縁膜部分を形成することができる。
【００２３】
また、本発明は、上記液晶表示装置の製造方法において、前記画素電極形成時に前記端
子部の表面に前記画素電極と同材料の導電性部材で被覆して導電性端子を形成することを
特徴とする。
【００２４】
本発明の液晶表示装置の製造方法によれば、画素電極と端子部の表面の導電性端子を同
時に形成できるため、別途端子部の表面の導電製端子製造用材料を用意する必要がなくな
るとともに、この導電製端子製造用の工程を別に設ける必要がなくなる。
【発明を実施するための最良の形態】
【００２５】
以下、図面を参照して本発明の最良の実施形態を説明する。但し、以下に示す実施形態
は、本発明の技術思想を具体化するためのものを例示するものであって、本発明をこのも
のに特定することを意図するものではなく、特許請求の範囲に含まれるその他の実施形態
のものも等しく適応し得るものである。なお、以下に示す実施例の液晶表示装置としては
透過型の液晶表示装置について説明するが、本発明の液晶表示装置は透過型に限らず、半
透過型あるいは反射型の液晶表示装置についても適応可能であることは明白である。
【実施例１】
【００２６】
図１は本発明の実施例に係る液晶表示装置のアレイ基板の一画素に相当する部分の拡大
平面図であり、図２は図１のＡ−Ａ断面図であり、図３は走査線、信号線及び端子部の配
置を説明するための液晶表示装置の部分概略平面図であり、図４（ａ）〜図４（ｆ）は図
１のアレイ基板製造工程のうち補助容量上電極形成時までの工程を示す断面図であり、図
５（ａ）〜図５（ｅ）は同じく補助容量上電極形成後の工程を示す断面図であり、また、
図６はＲＩＥ法（図６（ａ））及びＰＥ法（図６（ｂ））によるエッチング状態をそれぞ
れ示す概略図である。なお、図４（ａ）〜図４（ｆ）及び図５（ａ）〜図５（ｅ）はいず
れも図１のＡ−Ａ断面に対応する位置及び端子部を含めた状態を示す。
【００２７】
本実施例の液晶表示装置１０は、図１〜図３に示すように、ガラス等からなる透明基板
１１、１２上に各種配線等が形成されたアレイ基板１３及びカラーフィルタ基板１４から
なる一対の基板の表面外周部をシール材（図示省略）により貼り合わせ、その内部に液晶
層１５が封入された構成を備えている。
【００２８】
アレイ基板１３には、マトリクス状に形成された複数本の走査線１６及び信号線１７と
、複数本の走査線１６間に平行に設けられた複数本の補助容量線１８と、ソース電極Ｓ、
ゲート電極Ｇ、ドレイン電極Ｄ、及び半導体層１９からなるＴＦＴと、走査線１６と信号
線１７とで囲まれた画素領域を覆うように設けられたＩＴＯないしはＩＺＯ等からなる透
明な画素電極２０とが設けられている。なお、ＴＦＴの半導体層１９としては通常アモル
ファスシリコン（ａ−Ｓｉ）が用いられているが、ポリシリコン（ｐ−Ｓｉ）を用いる場
合もある。また、アレイ基板１３の周縁部には、図３に示したように、複数本の走査線１
６及び信号線１７のそれぞれに接続された端子部４１が設けられている。
【００２９】
カラーフィルタ基板１４には、アレイ基板１３の画素領域に合わせてマトリクス状に設
けられたブラックマトリクス２１と、このブラックマトリクス２１により囲まれた領域に
設けられる赤（Ｒ）、緑（Ｇ）、青（Ｂ）等のカラーフィルタ層２２と、カラーフィルタ
層２２を覆うように設けられた共通電極２３とが通常設けられている。ただし、本発明は
これに限定されることなく、横電界方式の場合には共通電極がない場合もあり、白黒表示
であればカラーフィルタがない場合もあり、更には、色補完型のカラー表示の場合には三
原色ではなくもっと多くの種類のカラーフィルタで構成する場合もある。
【００３０】
そして、アレイ基板１３とカラーフィルタ基板１４、及びシール材により囲まれた領域
には基板間距離を均一にするための柱状スペーサ等が必要に応じて複数個配設されている
とともに、液晶１５が封入されている。
【００３１】
次に上述の液晶表示装置１０のアレイ基板１３の製造工程を図４及び図５を参照しなが
ら説明する。先ず、図４（ａ）に示すように、透明基板１１上に例えばＡｌ合金層からな
る導電性金属層２４１、Ｍｏ層２４２の複層構造からなる導電物質層２４を成膜する。こ
のとき、Ｍｏ層２４２は必ずしも必要ではないが、Ａｌ合金層からなる導電性金属層２４
１だけだと、酸化しやすく、またピンホールと呼ばれるような微細な穴が形成されやすい
などの問題が生じやすい。しかしながらＭｏ層２４２を設けておくことでこのような問題
が生じ難くなる。そして、図４（ｂ）に示すように、周知のフォトリソグラフィー法を用
いてパターニングすることによりその一部をエッチングして除去し、横方向に伸びる複数
本の走査線１６、この走査線１６に連なるゲート電極Ｇ及びこれら複数本の走査線１６の
間にそれぞれ補助容量線１８を形成するとともに、アレイ基板の周縁部に端子部４１を形
成する。なお、図４（ｂ）においては走査線１６から伸びるゲート電極Ｇと補助容量線１
８の一部を幅広とすることにより形成されたＡｌ合金層１８ａ１及びＭｏ層１８ａ２の複
層構造からなる補助容量電極１８ａ及び同じくＡｌ合金層４１１及びＭｏ層４１２からな
る端子部４１が示されている。
【００３２】
次に、図４（ｃ）に示すように、前記工程によって走査線１６と補助容量線１８が形成
された透明基板１１を真空装置内で高温、例えば２５０℃〜３５０℃に加熱し、常法に従
ってプラズマＣＶＤ（Chemical Vapor Deposition）法等により表面に所定厚さ（例えば
３０００Å）の窒化硅素からなる厚肉の絶縁膜２５を形成する。
【００３３】
次いで、図４（ｄ）に示すように、周知のフォトリソグラフィー法を用い、それぞれの
画素領域毎の補助容量電極１８ａ上に存在する厚肉の絶縁膜２５をＰＥ法によってエッチ
ングすることにより窓部Ｗを形成する。このＰＥ法は、等方性ドライエッチング法の１種
であり、エッチング条件が穏やかであるので、補助容量電極１８ａの表面のＭｏ層を残し
たまま窓部Ｗを形成することができる。このとき、異方性ドライエッチング法であるＲＩ
Ｅ法を採用すると、イオンによるスパッタリングとエッチングガスの化学反応が同時に起
こり、窓部Ｗに存在するＭｏ層１８ａ２もエッチングされてしまうため、ＰＥ法を採用す
ることが望ましい。このように補助容量電極１８ａ上に存在する厚肉の絶縁膜２５を除去
して窓部Ｗを形成する際にＰＥ法を採用すると、Ｍｏ層１８ａ２を残すことができるため
、補助容量電極１８ａ上のＡｌ合金層１８ａ１に対する熱負荷を減少させることができる
。
【００３４】
その後、図４（ｅ）に示したように、透明基板１１の表面全体に同様にプラズマＣＶＤ
法等により厚肉の絶縁膜２５よりも薄い所定厚さ（例えば１０００Å）の窒化硅素からな
る薄肉化された絶縁膜部分２６を形成する。このとき、透明基板１１の表面は、補助容量
電極１８ａを除いて全て厚肉の絶縁膜２５及び薄肉化された絶縁膜部分２６の２層の絶縁
膜により被覆され、補助容量電極１８ａの表面は第２絶縁膜のみにより被覆される。この
うち厚肉の絶縁膜２５及び薄肉化された絶縁膜部分２６の両者がゲート絶縁膜として機能
するが、補助容量電極１８ａ上の薄肉化された絶縁膜部分２６は補助容量形成用誘電体と
して機能する。
【００３５】
なお、厚肉の絶縁膜２５と薄肉化された絶縁膜部分２６の両者を合わせた厚さは、ＴＦ
Ｔのゲート電極Ｇ部分で静電気により絶縁破壊を起こさないようにするため、従来から普
通に採用されている２５００〜５５００Åとするとよい。また、薄肉化された絶縁膜部分
２６の厚さは短絡を起こさない限り薄い方が好ましく、５００〜１５００Åとするとよい
。薄肉化された絶縁膜部分２６の厚さが５００Å未満であると補助容量線１８の補助容量
電極１８ａと補助容量上電極１８ｂとなるドレイン電極Ｄとの間の短絡が多くなるので好
ましくなく、また、厚さが１５００Åを越えると補助容量が小さくなるので好ましくない
。
【００３６】
更に、薄肉化された絶縁膜部分２６の表面全体に例えばａ−Ｓｉ層及びｎ＋ａ−Ｓｉ層
からなる半導体層１９を所定の厚さ（例えばａ−Ｓｉ層１３００Å及びｎ＋ａ−Ｓｉ層３
００Å）に形成した後、ＲＩＥ法によってＴＦＴのゲート電極Ｇ上の薄肉化された絶縁膜
部分２６の表面に半導体層１９が残るようにパターニングする。
【００３７】
次いで、透明基板１１上に例えばＡｌ合金層及びＭｏ層の複層構造からなる導電物質層
を成膜した後、図１及び図４（ｆ）に示すように、走査線１６に直交する方向に延びる複
数本の信号線１７、この信号線１７から延設されて半導体層１９に接続されたソース電極
Ｓ、一端が半導体層１９に接続され、他端が補助容量電極１８ａ上の薄肉化された絶縁膜
部分２６の表面まで延在されたドレイン電極Ｄをパターニングする。これにより、透明基
板１１の走査線１６及び信号線１７との交差部近傍にはスイッチング素子となるＴＦＴが
形成され、補助容量電極１８ａ上の薄肉化された絶縁膜部分２６の表面にはドレイン電極
Ｄに接続されている補助容量上電極１８ｂが形成される。この補助容量上電極１８ｂは、
下層のＡｌ合金層１８ｂ１及び上層のＭｏ層１８ｂ２の複層構造からなる。なお、このと
きもの上層のＭｏ層１８ｂ２は必ずしも必要ではないが、Ａｌ合金層１８ｂ１が後述する
ＩＴＯなどからなる透明電極材料との密着性があまりよくないため、Ｍｏ層１８ｂ２を形
成する方がよい。
【００３８】
更に、図５（ａ）に示すように、これらの各種配線を覆うように、パッシベーション膜
として機能する無機絶縁性材料（例えば窒化硅素）からなる例えば厚さ４０００Åの第２
絶縁膜２８を成膜する。続いて、アレイ基板１３の表面を平坦化するためのアクリル等の
有機絶縁材料からなる層間絶縁膜２９を形成した後、コンタクトホールを形成するため図
５（ｂ）に示すように、エッチングにより補助容量上電極１８ｂ上の第２絶縁膜２８を露
出させる。
【００３９】
このとき、補助容量上電極１８ｂの表面は第２絶縁膜２８のみにより被覆されているが
、端子部４１の表面は厚肉の絶縁膜２５と薄肉化された絶縁膜部分２６の両者からなる第
１絶縁膜及び第２絶縁膜２８により被覆されている。従って、補助容量上電極１８ｂ上の
絶縁膜の厚さｄ１は第２絶縁膜２８の厚さ４０００Åに等しいが、端子部４１上の絶縁膜
の厚さｄ２は、厚肉の絶縁膜２５の厚さ（３０００Å）、薄肉化された絶縁膜部分２６の
厚さ（１０００Å）及び第２絶縁膜２８の厚さ（４０００Å）の和である８０００Åに等
しくなる。
【００４０】
この状態で、ＰＥ法により補助容量上電極１８ｂ上及び端子部４１上に位置する第２絶
縁膜２８をエッチングすることによりコンタクトホール３０を形成する。この時のエッチ
ング方法としては、ＰＥ法が必須である。通常、コンタクトホール３０を形成するために
、補助容量上電極１８ｂ上及び端子部４１上に位置する第２絶縁膜２８をエッチングする
場合には、ＲＩＥ法が用いられている。これはＲＩＥ法が強い異方性を有しているため第
２絶縁膜２８をエッチングする際に、その上のレジストも徐々に削りながらエッチングが
進行していく。そのため第２絶縁膜２８に図６（ａ）に示したようなテーパが形成される
。このように第２絶縁膜２８の上面と側面との角が鈍角となるテーパがあると、コンタク
トホール３０に画素電極となる透明電極材料を形成した際に、第２絶縁膜２８の上面と側
面との角で透明電極材料の切れが生じ難くなる。しかし、ＲＩＥ法を採用すると図６（ａ
）に示したようにＭｏ層１８ｂ２までエッチングされ、補助容量上電極１８ｂにダメージ
が生じてしまう。このとき補助容量上電極１８ｂの下部の絶縁膜が厚ければ問題はない。
【００４１】
しかしながら補助容量上電極１８ｂの下部に位置する絶縁膜部分２６が非常に薄いこの
実施例の構成においては、補助容量上電極１８ｂのダメージにより、補助容量電極１８ａ
と補助容量上電極１８ｂとの間に短絡が生じてしまうことになる。そこで、この実施例で
は従来から使用されているＲＩＥ法に換えてＰＥ法を用いることとした。上述したように
、ＲＩＥ法を採用するとＭｏ層１８ｂ２までエッチングされてしまうが、等方性を有する
ＰＥ法によれば、図６（ｂ）に示すように、第２絶縁膜２８の上面と側面との角はほぼ垂
直な状態となるが、Ｍｏ層１８ｂ２はエッチングされない。従って、補助容量上電極１８
ｂ上に位置する第２絶縁膜２８及び端子部４１上に位置する第２絶縁膜２８のエッチング
が終了したとき、図５（ｃ）に示したように、補助容量上電極１８ｂは露出するが、端子
部４１上にはまだ厚肉の絶縁膜２５と薄肉化された絶縁膜部分２６の両者からなる第１絶
縁膜が残存している。このとき、補助容量上電極１８ｂの表面はＭｏ層１８ｂ２で形成さ
れているため、このＭｏ層１８ｂ２はエッチングされずに表面に露出している。
【００４２】
従って、この状態でＰＥ法によって端子部４１上に残存している厚肉の絶縁膜２５と薄
肉化された絶縁膜部分２６の両者からなる第１絶縁膜のエッチングを続行すると、その間
に補助容量上電極１８ｂはエッチング雰囲気に曝され続けることとなる。しかしながら、
補助容量上電極１８ｂの表面にはＭｏ層１８ｂ２が存在しているため、補助容量上電極１
８ｂ及びその下部の薄肉化された絶縁膜部分２６が受けるダメージは少ない。そして、端
子部４１の表面の絶縁膜のエッチングが終了すると、図５（ｄ）に示すように、補助容量
上電極１８ｂ上にはコンタクトホール３０が形成され、端子部４１上にはコンタクトホー
ル４３が形成される。
【００４３】
次いで、図５（ｅ）に示したように、透明基板全体に亘り、例えばＩＴＯからなる透明
電極を形成した後、エッチングすることにより走査線１６及び信号線１７によって囲まれ
た１画素領域ごとに画素電極２０を形成するとともに、端子部４１上にも外部接続のため
の導電性端子４４を形成する。なお、画素電極２０は、光漏れを防止するために、好まし
くは画素電極２０の一部が走査線１６及び信号線１７上に位置し、かつ隣接する画素電極
２０同士が非接続状態となるように設ける。以上の工程により実施例のアレイ基板１３が
製造される。
【００４４】
上述した製造方法によって形成されたアレイ基板１３の補助容量は、補助容量電極１８
ａ及び補助容量上電極１８ｂがコンデンサの電極に相当し、補助容量電極１８ａ及び補助
容量上電極１８ｂの間に配置された薄肉化された絶縁膜部分２６がコンデンサの誘電体に
相当する。この薄肉化された絶縁膜部分２６からなる誘電体の厚さは、従来から使用され
ているゲート絶縁膜の厚さ２５００〜４５００Åよりも大幅に薄い５００〜１５００Åと
することができるから、補助容量電極１８ａの面積を大きくしなくても補助容量を飛躍的
に増大させることができる。また、ゲート電極Ｇ及び走査線１６は厚肉の絶縁膜２５と薄
肉化された絶縁膜部分２６の積層体からなる厚さ２５００〜４５００Åの第１絶縁膜によ
って覆われているので、絶縁性及び耐絶縁破壊性は十分に確保される。
【００４５】
また、この実施例の液晶表示装置１０のアレイ基板１３においては、
（１）ドレイン電極Ｄを延在することにより形成された補助容量上電極１８ｂの表面がＭ
ｏ層１８ｂ２からなるものとし、
（２）補助容量上電極１８ｂ上に存在する第２絶縁膜２８及び端子部４１上に存在する第
２絶縁膜２８、厚肉の絶縁膜２５と薄肉化された絶縁膜部分２６の両者からなる第１絶縁
膜をそれぞれ同時にＰＥ法によりエッチングするようにした。
【００４６】
そのため、補助容量上電極１８ｂが露出してＰＥ雰囲気に曝されても、Ｍｏ層１８ｂ２
はＰＥ雰囲気下ではエッチングされずに安定に存在しているので、補助容量上電極１８ｂ
及びその下部の薄肉化された絶縁膜部分２６が受けるダメージは少ない。従って、補助容
量電極１８ａと補助容量上電極１８ｂとの間の短絡が抑制され、輝点不良が少なく、信頼
性の高い液晶表示装置１０が得られる。
【００４７】
なお、上記実施例では走査線１６やゲート電極Ｇないしは補助容量線１８ａとしてＡｌ
合金層１８ａ１及びＭｏ層１８ａ２からなるのを使用した例を示したが、必ずしもこれに
限定されるものではなく、Ｍｏ層１８ａ２は設けなくてもよく、更にはＡｌ合金層１８ａ
１として走査線や補助容量線として普通に使用されているＡｌ層を用いてもよい。またド
レイン電極Ｄないし補助容量上電極１８ｂは表面がＭｏ層１８ｂ２からなるものとする構
成も、必ずしも必須ではないが、上述したような、Ｍｏ層１８ｂ２があることにより、Ｐ
Ｅ法によってもより一層エッチングされ難くなる点等で、Ｍｏ層１８ｂ２を形成するほう
がより好ましい。
【００４８】
また、上述の実施例では、厚肉の絶縁膜２５、薄肉化された絶縁膜部分２６及び第２絶
縁膜２８をともに窒化硅素からなるものとした例を示したが、酸化硅素ないしは酸化アル
ミニウムからなるものとすることができる。ただし、絶縁性の点からすると薄肉化された
絶縁膜部分２６及び第２絶縁膜２８は窒化硅素からなるものとする方がよい。
【００４９】
また、上記実施例の液晶表示装置１０によれば、補助容量を増大させることで補助容量
を構成する電極部分を小さくでき、画素の開口率を上げることができる。更に、ドレイン
電極Ｄが補助容量を構成する電極を兼ねているため、補助容量の電極としてドレイン電極
Ｄ以外に特別に電極（導電層）を設ける場合よりも画素内の遮光部分を少なくすることが
でき、開口率をより向上することができる。
【００５０】
なお、補助容量の容量を増大させるためには、補助容量を形成する全ての部分で絶縁膜
を薄くした方がよい。この実施例では厚肉の絶縁膜２５を部分的に取り除くことで補助容
量部分に薄い薄肉化された絶縁膜部分２６を得ているので、単に補助容量を大きくするた
めにはこの厚肉の絶縁膜２５を取り除く部分を補助容量電極１８ａよりも大きくすること
により達成し得る。つまり厚肉の絶縁膜２５の窓部Ｗのエッジが補助容量電極１８ａのエ
ッジの外側になるようにすればよい。
【００５１】
しかしながら、ドレイン電極Ｄが補助容量の上電極を兼ねる場合、補助容量は走査線１
６の近くに配置される。そのため補助容量部分の外側まで薄肉化された絶縁膜部分２６を
薄くしてしまうと、補助容量上電極（ドレイン電極Ｄ）と走査線１６の間隔が近くなり過
ぎてしまい、寄生容量などの問題が発生する。従ってドレイン電極Ｄが補助容量上電極を
兼ねる場合は、補助容量の上電極と走査線１６の間隔を広く取りながら、補助容量部分の
薄肉化された絶縁膜部分２６を薄くする必要があり、薄肉化された絶縁膜部分２６の薄い
部分のエッジが補助容量電極１８ａのエッジの内側に位置するようにするとよい。
【００５２】
また、補助容量電極１８ａ上に形成される薄肉化された絶縁膜部分２６は補助容量電極
１８ａのエッジ付近ではその他の部分よりも薄くなりやすいため、補助容量電極１８ａの
エッジ付近において補助容量電極１８ａと上電極との静電耐圧を確保するためにも、補助
容量電極１８ａのエッジ付近の絶縁膜を補助容量電極１８ａの中央付近の薄肉化された絶
縁膜部分２６よりも厚くした方がよい。この実施例では、厚肉の絶縁膜２５を取り除く部
分（窓部Ｗ）のエッジが補助容量電極１８ａの内側になるようにすることで、補助容量上
電極（ドレイン電極Ｄ）と走査線１６との間に十分な間隔を取ると共に補助容量上電極と
補助容量電極との静電耐圧も確保している。
【００５３】
また、この実施例では、補助容量部分の薄肉化された絶縁膜部分２６を薄くする方法と
して、先に厚肉の絶縁膜２５を成膜し、その厚肉の絶縁膜２５の補助容量電極１８ａと対
応する部分を完全に取り除き、その上から厚肉の絶縁膜２５よりも薄肉化された絶縁膜部
分２６を積層している。補助容量部分の薄肉化された絶縁膜部分２６を薄くする方法とし
ては、この他にも先に厚めの絶縁膜を成膜し、その絶縁膜を部分的にエッチングして薄く
する方法もあるが、この実施例の方が補助容量部分の薄肉化された絶縁膜部分２６の厚み
を制御しやすく、均一な厚さの薄肉化された絶縁膜部分２６を形成することができる。
【００５４】
以上述べたように、本発明の液晶表示装置１０によれば、補助容量線１８と補助容量上
電極１８ｂとの間の短絡を抑制しながらも、遮光性材料からなる補助容量電極１８ａの面
積を大きくすることなく補助容量を増大させることができるので、画素ごとの開口率を低
下させることなく、クロストーク及びフリッカ等の表示不良を抑えることができる。加え
て、画素電極２０は平らな層間絶縁膜２９上に設けられているので、得られる液晶表示装
置１０のセルギャップを均一となし得るため、表示画質の良好な液晶表示装置１０が得ら
れる。
【００５５】
なお、本実施例の液晶表示装置１０を透過型ではなく半透過型とする場合には、画素電
極のコンタクトホール３０を除く領域に形成された層間絶縁膜２９の表面に部分的に微細
な凹凸を形成するとともに、この凹凸部と画素電極２０との間又は画素電極２０の表面に
光反射材料からなる反射膜を成膜すればよい。半透過型の液晶表示装置においては、透過
型の液晶表示装置に比べて透過部の面積が狭いため、開口部の面積を広くすることができ
る本発明の液晶表示装置及びその製造方法は特に有効である。また、この液晶表示装置を
反射型としたい場合は、層間絶縁膜２９との間又は画素電極２０の表面の全域に反射膜を
成膜すればよい。
【図面の簡単な説明】
【００５６】
【図１】実施例の液晶表示装置のアレイ基板の一画素分の拡大平面図である。
【図２】図１のＡ−Ａ断面図である。
【図３】走査線、信号線及び端子部の配置を説明するための液晶表示装置の部分概略平面図である。
【図４】図１のアレイ基板製造工程のうち補助容量上電極形成時までの工程を示す断面図である。
【図５】図１のアレイ基板の製造工程のうち補助容量上電極形成後の工程を示す断面図である。
【図６】ＲＩＥ法（図６（ａ））及びＰＥ法（図６（ｂ））によるエッチング状態をそれぞれ示す概略図である。
【図７】従来の液晶表示装置の１画素分の概略平面図である。
【図８】別の従来技術のアレイ基板の数画素分の平面図である。
【図９】図８のアレイ基板の製造工程を示す部分断面図である。
【符号の説明】
【００５７】
１０：液晶表示装置、１１、１２：透明基板、１３：アレイ基板、１４：カラーフィルタ
基板、１５：液晶層、１６：走査線、１７：信号線、１８：補助容量線、１８ａ：補助容
量電極、１８ｂ：補助容量上電極、１９：半導体層、２０：画素電極、２２：カラーフィ
ルタ層、２３：共通電極、２４：導電物質層、２５：厚肉の絶縁膜、２６：薄肉化された
絶縁膜部分、２８：第２絶縁膜、２９：層間絶縁膜、３０：コンタクトホール、４１：端
子部、４３：コンタクトホール、４４：導電性端子、Ｗ：窓部
【図１】
2008170664.tif 000003
【図２】
2008170664.tif 000004
【図３】
2008170664.tif 000005
【図４】
2008170664.tif 000006
【図５】
2008170664.tif 000007
【図６】
2008170664.tif 000008
【図７】
2008170664.tif 000009
【図８】
2008170664.tif 000010
【図９】
2008170664.tif 000011