(57)【要約】【課題】簡素な構成で、複数の周辺デバイスの制御を行う。【解決手段】ファクシミリ装置１００のスキャナ基板３００は、高速シリアルインタフェース３０４と、複数の周辺デバイス（４１０、４１２、４１４）との間でデータの送受信を行う周辺デバイスインタフェース３１１と、複数の周辺デバイスを選択する選択信号を出力させるために割り当てられた周辺デバイス選択用領域と、各複数の周辺デバイスのレジスタのアドレスにそれぞれ対応して設けられた複数の周辺デバイス対応領域とを含むレジスタ（３２０、３２２、３２４）とを含む。周辺デバイスインタフェース３１１は、外部のホストコントローラから高速シリアルインタフェース３０４を介して周辺デバイス対応領域の所定の領域がアクセスされると、対応する周辺デバイスのレジスタのアドレスを指定するアドレス信号を出力する。【選択図】図１
2008011273.tif 000002
【特許請求の範囲】
【請求項１】
高速シリアル転送を行うための高速シリアルインタフェースと、
複数の周辺デバイスとの間でデータを送受信する周辺デバイスインタフェースと、
前記データを送受信する対象の前記周辺デバイスを選択および制御するために、各前記複数の周辺デバイスのレジスタのアドレスにそれぞれ対応して設けられた仮想レジスタと、
外部のホストコントローラから前記高速シリアルインタフェースを介して、いずれかの前記仮想レジスタがアクセスされると、当該仮想レジスタに対応する前記周辺デバイスの前記レジスタを前記データの送受信を行う対象として選択するための選択信号および制御信号を生成するデバイス選択部と、
を含み、
前記周辺デバイスインタフェースは、前記ホストコントローラから前記高速シリアルインタフェースを介して、いずれかの前記仮想レジスタがアクセスされると、対応する前記周辺デバイスのレジスタのアドレスを指定するアドレス信号を出力するデバイス制御装置。
【請求項２】
請求項１に記載のデバイス制御装置において、
前記複数の周辺デバイスにそれぞれ対応して設けられるとともに接続された複数の選択信号線をさらに含み、
前記デバイス選択部は、前記ホストコントローラから前記高速シリアルインタフェースを介して、いずれかの前記仮想レジスタがアクセスされると、対応する前記選択信号線に前記選択信号を出力するデバイス制御装置。
【請求項３】
ホストコントローラおよび前記ホストコントローラに、高速シリアルバスを介して接続されたデバイス制御装置とを含むデータ処理装置であって、
前記デバイス制御装置は、
高速シリアル転送を行うための高速シリアルインタフェースと、
複数の周辺デバイスとの間でデータを送受信する周辺デバイスインタフェースと、
前記データを送受信する対象の前記周辺デバイスを選択および制御するために、各前記複数の周辺デバイスのレジスタのアドレスにそれぞれ対応して設けられた仮想レジスタと、
外部のホストコントローラから前記高速シリアルインタフェースを介して、いずれかの前記仮想レジスタがアクセスされると、当該仮想レジスタに対応する前記周辺デバイスの前記レジスタを前記データの送受信を行う対象として選択するための選択信号および制御信号を生成するデバイス選択部と、
を有し、
前記ホストコントローラは、
高速シリアル転送を行うための高速シリアルインタフェースと、
前記複数の周辺デバイスと、各前記複数の周辺デバイスに前記データを送受信するためにアクセスすべき仮想レジスタのアドレス情報とを対応付けて記憶するデバイス情報記憶部と、
前記デバイス情報記憶部に記憶された情報に基づき、所望の前記仮想レジスタにアクセスしてデータを転送する制御部と、
を有し、
前記デバイス制御装置において、前記周辺デバイスインタフェースは、前記ホストコントローラから前記高速シリアルインタフェースを介して、いずれかの前記仮想レジスタがアクセスされると、対応する前記周辺デバイスのレジスタのアドレスを指定するアドレス信号を出力するデータ処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デバイス制御装置およびデータ処理装置に関する。
【背景技術】
【０００２】
ネットワークプリンタ機能やネットワークスキャナ機能等を備えたＭＦＰ（Multi Functional Peripheral）等のファクシミリ装置では、たとえばスキャナ制御を行うデバイス装置等は、主制御部（ＣＰＵ）を含むＭＡＩＮ基板とは別の基板（たとえばスキャナ基板）に設けられている。従来、このようなスキャナ基板は、ＭＡＩＮ基板からアドレス／データバス信号により制御されていた。ところで、スキャナ基板には、たとえばＡＤ変換装置等の周辺デバイスが多数設けられる。そのため、ＭＡＩＮ基板から、多数の周辺デバイスを制御するデータを転送する必要がある。
【０００３】
特許文献１には、パソコン外部に、パソコンのＣＰＵから直接、入出力制御が行える多数のＩ／Ｏボードを接続可能にしたＩ／Ｏバスを構築した構成が記載されている。
【特許文献１】特開２００１−１７５４２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、従来、たとえばファクシミリ装置において、ＭＡＩＮ基板から多数の周辺デバイスにデータを転送するために、高速転送される多数の信号線を複数の周辺デバイスと接続するために長距離引き回すとＥＭＩ（Electro Magnetic Interference）が生じるという問題があった。
【０００５】
本発明は上記事情に鑑みてなされたものであり、その目的とするところは、簡素な構成で、複数の周辺デバイスの制御を行う技術を提供することにある。
【課題を解決するための手段】
【０００６】
本発明によれば、
高速シリアル転送を行うための高速シリアルインタフェースと、
複数の周辺デバイスとの間でデータを送受信する周辺デバイスインタフェースと、
前記データを送受信する対象の前記周辺デバイスを選択および制御するために、各前記複数の周辺デバイスのレジスタのアドレスにそれぞれ対応して設けられた仮想レジスタと、
外部のホストコントローラから前記高速シリアルインタフェースを介して、いずれかの前記仮想レジスタがアクセスされると、当該仮想レジスタに対応する前記周辺デバイスの前記レジスタを前記データの送受信を行う対象として選択するための選択信号および制御信号を生成するデバイス選択部と、
を含み、
前記周辺デバイスインタフェースは、前記ホストコントローラから前記高速シリアルインタフェースを介して、いずれかの前記仮想レジスタがアクセスされると、対応する前記周辺デバイスのレジスタのアドレスを指定するアドレス信号を出力するデバイス制御装置が提供される。
【０００７】
デバイス選択部は、周辺デバイスを選択するチャネル選択信号ＣＳｘ、ライト信号ＷＲ、リード信号ＲＤを制御する。周辺デバイスインタフェースは、データバスまたはシリアルバスとすることができる。本発明のデバイス制御装置において、仮想レジスタは、周辺デバイスのアドレスが設定されたレジスタとすることができ、外部のホストコントローラからレジスタを制御することにより、周辺デバイスを制御することができる。
【０００８】
本発明のデバイス制御装置は、高速シリアル転送が可能なデバイス装置とすることができる。このようなデバイス制御装置に、その周辺に実装される各周辺デバイスの制御レジスタに対応した仮想レジスタを設けることにより、外部のホストコントローラの制御部（ＣＰＵ）からは、見かけ上、高速シリアル転送が可能なデバイス装置に対してアクセスすることにより、周辺デバイスを制御することが可能となり、信号線数を増やすことなく、多数の周辺デバイスの制御を行うことができる。
【０００９】
本発明のデバイス制御装置は、前記複数の周辺デバイスにそれぞれ対応して設けられるとともに接続された複数の選択信号線をさらに含むことができ、前記デバイス選択部は、前記ホストコントローラから前記高速シリアルインタフェースを介して、いずれかの前記仮想レジスタがアクセスされると、対応する前記選択信号線に前記選択信号を出力することができる。
【００１０】
本発明によれば、
ホストコントローラおよび前記ホストコントローラに、高速シリアルバスを介して接続されたデバイス制御装置とを含むデータ処理装置であって、
前記デバイス制御装置は、
高速シリアル転送を行うための高速シリアルインタフェースと、
複数の周辺デバイスとの間でデータを送受信する周辺デバイスインタフェースと、
前記データを送受信する対象の前記周辺デバイスを選択および制御するために、各前記複数の周辺デバイスのレジスタのアドレスにそれぞれ対応して設けられた仮想レジスタと、
外部のホストコントローラから前記高速シリアルインタフェースを介して、いずれかの前記仮想レジスタがアクセスされると、当該仮想レジスタに対応する前記周辺デバイスの前記レジスタを前記データの送受信を行う対象として選択するための選択信号および制御信号を生成するデバイス選択部と、
を有し、
前記ホストコントローラは、
高速シリアル転送を行うための高速シリアルインタフェースと、
前記複数の周辺デバイスと、各前記複数の周辺デバイスに前記データを送受信するためにアクセスすべき仮想レジスタのアドレス情報とを対応付けて記憶するデバイス情報記憶部と、
前記デバイス情報記憶部に記憶された情報に基づき、所望の前記仮想レジスタにアクセスしてデータを転送する制御部と、
を有し、
前記デバイス制御装置において、前記周辺デバイスインタフェースは、前記ホストコントローラから前記高速シリアルインタフェースを介して、いずれかの前記仮想レジスタがアクセスされると、対応する前記周辺デバイスのレジスタのアドレスを指定するアドレス信号を出力するデータ処理装置が提供される。
【００１１】
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置、システム、記録媒体、コンピュータプログラムなどの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１２】
本発明によれば、簡素な構成で、複数の周辺デバイスの制御を行うことができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１４】
以下、本実施の形態において、データ処理装置がＭＦＰ（Multi Functional Peripheral）等のファクシミリ装置である場合を例として説明する。また、デバイス制御装置がスキャナコントローラ等のデバイス装置である場合を例として説明する。
【００１５】
（第１の実施の形態）
図１は、本発明の実施の形態に係るファクシミリ装置１００の構成を示すブロック図である。
本実施の形態において、ファクシミリ装置１００は、装置本体を制御するホストコントローラと、たとえば、通信コントローラ、プリンタコントローラ、スキャナコントローラ等の複数のデバイス装置とを含むことができる。本実施の形態において、ホストコントローラが本体基板（ＭＡＩＮ）２００に設けられ、スキャナコントローラがスキャナ（ＳＣＡＮＮＥＲ）基板３００に設けられた構成を例として示す。ここではスキャナコントローラを例として示すが、ファクシミリ装置１００は、通信コントローラやプリンタコントローラが設けられたオプション基板をさらに含むことができる。
【００１６】
なお、図１において、本発明の本質に関わらない部分の構成については省略してある。また、ファクシミリ装置１００の各構成要素は、任意のコンピュータのＣＰＵ、メモリ、メモリにロードされた本図の構成要素を実現するプログラム、そのプログラムを格納するハードディスクなどの記憶ユニット、ネットワーク接続用インタフェースを中心にハードウェアとソフトウェアの任意の組合せによって実現される。そして、その実現方法、装置にはいろいろな変形例があることは、当業者には理解されるところである。
【００１７】
本体基板２００は、ファクシミリ装置１００の本体装置のコントローラであり、ファクシミリ装置１００全体を制御する。本体基板２００は、ＣＰＵである主制御部２０２、高速シリアルインタフェース２０４、およびデバイス情報記憶部２０７を含む。高速シリアルインタフェース２０４は、主制御部２０２の制御に基づき、スキャナ基板３００との間の高速シリアル転送を行う。ここで、高速転送は、ＬＶＤＳ（low voltage differential signaling）とすることができる。
【００１８】
スキャナ基板３００（デバイス制御装置）は、ファクシミリ装置１００（データ処理装置）のスキャナのコントローラである。スキャナ基板３００は、デバイス装置３０２を含む。デバイス装置３０２は、たとえば画像処理装置である。また、スキャナ基板３００には、複数の周辺デバイス（第１の周辺デバイス４１０、第２の周辺デバイス４１２、および第３の周辺デバイス４１４）が設けられる。第１の周辺デバイス４１０、第２の周辺デバイス４１２、および第３の周辺デバイス４１４は、たとえば、ＡＤ変換装置、ＡＦＥ（アナログフロントエンド）、画像処理装置等である。以下、第１の周辺デバイス４１０、第２の周辺デバイス４１２、および第３の周辺デバイス４１４をまとめて単に周辺デバイスともいう。
【００１９】
デバイス装置３０２は、高速シリアルインタフェース３０４、制御部３０５、周辺デバイスインタフェース（図中Ｉ／Ｆと表示）３１１、およびデバイス選択部３１３を含む。高速シリアルインタフェース３０４は、本体基板２００との間の高速シリアル転送を行う。制御部３０５は、第１の周辺デバイス用レジスタ３２０、第２の周辺デバイス用レジスタ３２２、第３の周辺デバイス用レジスタ３２４、およびデバイス用レジスタ３２６を含む。高速シリアルインタフェース２０４と高速シリアルインタフェース３０４とは、高速シリアルバス２０６で接続されている。
【００２０】
デバイス装置３０２は、デバイス選択部３１３を、第１の周辺デバイス（図中Device１と表示）４１０、第２の周辺デバイス（図中Device２と表示）４１２、および第３の周辺デバイス（図中Device３と表示）４１４とそれぞれ接続する第１のチャネル選択信号線ＣＳ０、第２のチャネル選択信号線ＣＳ１、および第３のチャネル選択信号線ＣＳ２を含む。また、デバイス装置３０２は、デバイス選択部３１３を第１の周辺デバイス４１０、第２の周辺デバイス４１２、および第３の周辺デバイス４１４と接続するリード線ＲＤおよびライト線ＷＲをさらに含む。ここで、リード線ＲＤ、ライト線ＷＲ、第１のチャネル選択信号線ＣＳ０、第２のチャネル選択信号線ＣＳ１、および第３のチャネル選択信号線ＣＳ２は、それぞれ、オン／オフ信号のいずれかを出力する１ビットの信号線とすることができる。
【００２１】
さらに、デバイス装置３０２は、周辺デバイスインタフェース３１１を第１の周辺デバイス４１０、第２の周辺デバイス４１２、および第３の周辺デバイス４１４と接続するデータバス３４０およびアドレス線３４２を含む。
【００２２】
デバイス装置３０２は、本体基板２００の主制御部２０２により制御される。主制御部２０２は、デバイス用レジスタ３２６の所定の領域にアクセスしてデバイス装置３０２本体を制御する。制御部３０５は、主制御部２０２によりアクセスされたデバイス用レジスタ３２６に書き込まれた処理に基づき、デバイス装置３０２本体を制御する。デバイス用レジスタ３２６は、レジスタ０〜レジスタｎの（ｎ＋１）ビットのレジスタを含む。
【００２３】
第１の周辺デバイス用レジスタ３２０、第２の周辺デバイス用レジスタ３２２、および第３の周辺デバイス用レジスタ３２４は、それぞれ、対応する周辺デバイスの実際の制御レジスタのアドレスに対応したレジスタを含む。第１の周辺デバイス用レジスタ３２０は、レジスタ０〜レジスタｍの（ｍ＋１）ビットのレジスタを含む。第２の周辺デバイス用レジスタ３２２は、レジスタ０〜レジスタｎの（ｎ＋１）ビットのレジスタを含む。第３の周辺デバイス用レジスタ３２４は、レジスタ０〜レジスタｐの（ｐ＋１）ビットのレジスタを含む。主制御部２０２は、第１の周辺デバイス用レジスタ３２０、第２の周辺デバイス用レジスタ３２２、および第３の周辺デバイス用レジスタ３２４の所定の領域にアクセスして、第１の周辺デバイス４１０、第２の周辺デバイス４１２、および第３の周辺デバイス４１４を制御する。
【００２４】
ここで、第１の周辺デバイス用レジスタ３２０、第２の周辺デバイス用レジスタ３２２、および第３の周辺デバイス用レジスタ３２４は、仮想レジスタにより構成することができる。
【００２５】
デバイス選択部３１３は、第１の周辺デバイス用レジスタ３２０、第２の周辺デバイス用レジスタ３２２、および第３の周辺デバイス用レジスタ３２４のいずれかが主制御部２０２によりアクセスされると、アクセスされたレジスタに対応する選択信号線に選択信号を出力する。また、デバイス選択部３１３は、主制御部２０２によりいずれかのレジスタに書き込みまたは読み出しが指定されると、当該指定されたレジスタに対応するライト線ＷＲまたはリード線ＲＤに信号を出力する。
【００２６】
図２は、デバイス情報記憶部２０７の内部構成の一例を示す図である。
本体基板２００において、デバイス情報記憶部２０７は、第１の周辺デバイス用レジスタ３２０、第２の周辺デバイス用レジスタ３２２、および第３の周辺デバイス用レジスタ３２４それぞれに対応するアドレスがデバイス装置３０２内のレジスタとしてマッピング（割り付け）されて記憶される。これにより、主制御部２０２は、デバイス装置３０２の仮想レジスタにアクセスすることにより、ターゲットとなる周辺デバイスを制御するための信号を出力することができる。
【００２７】
周辺デバイスインタフェース３１１は、主制御部２０２から高速シリアルインタフェース３０４を介して第１の周辺デバイス用レジスタ３２０、第２の周辺デバイス用レジスタ３２２、および第３の周辺デバイス用レジスタ３２４のいずれかの領域がアクセスされると、対応する周辺デバイスのレジスタのアドレスを指定するアドレス信号を出力し、仮想レジスタにデータを入出力する。
【００２８】
以上のような構成のファクシミリ装置１００において、たとえば、第１の周辺デバイス４１０にデータの書き込み処理を行うための手順を説明する。
主制御部２０２は、第１の周辺デバイス４１０に書き込むデータを生成する。つづいて、主制御部２０２は、デバイス情報記憶部２０７に記憶された第１の周辺デバイス用レジスタ３２０のアドレスに基づき、高速シリアルインタフェース２０４を介して第１の周辺デバイス用レジスタ３２０を指定するアドレスを出力する。
【００２９】
デバイス選択部３１３は、第１の周辺デバイス用レジスタ３２０へ書き込まれたアドレスを解析する。ここで、第１の周辺デバイス用レジスタ３２０へデータが書き込まれているため、デバイス選択部３１３は、第１のチャネル選択信号線ＣＳ０を選択して、第１のチャネル選択信号線ＣＳ０に選択信号を出力するとともに、ライト線ＷＲに書き込み信号を出力する。
【００３０】
また、制御部３０５は、周辺デバイスインタフェース３１１を介して、データバス３４０およびアドレス線３４２にそれぞれデータ信号およびアドレス信号を出力する。これにより、第１の周辺デバイス４１０がデータ書き込み対象として選択され、データバス３４０に出力されたデータが第１の周辺デバイス４１０の対応するレジスタに書き込まれる。
【００３１】
以上説明したように、本発明の実施の形態におけるファクシミリ装置１００によれば、本体基板２００から、見かけ上、高速シリアル転送が可能なデバイス装置に対してアクセスすることにより、第１の周辺デバイス４１０、第２の周辺デバイス４１２、および第３の周辺デバイス４１４等の複数の周辺デバイスを制御することが可能となる。このように、本実施の形態におけるにおけるファクシミリ装置１００によれば、信号線数を増やすことなく、多数の周辺デバイスの制御を行うことができる。
【００３２】
以上、図面を参照して本発明の実施の形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【００３３】
以上の実施の形態において、本体基板２００およびスキャナ基板３００が基板であって、制御部３０５や主制御部２０２等の構成要素が基板上に設けられた場合を例として説明したが、これらは、基板に設けられた構成に限定されない。
【００３４】
以上の実施の形態において、デバイス用レジスタ３２６、第１の周辺デバイス用レジスタ３２０、第２の周辺デバイス用レジスタ３２２、および第３の周辺デバイス用レジスタ３２４を別々に記載しているが、これらは、所定の領域がそれぞれ割り当てられた一つのレジスタとすることができる。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施の形態に係るファクシミリ装置の構成の一例を示すブロック図である。
【図２】デバイス情報記憶部の構造の一例を示す図である。
【符号の説明】
【００３６】
１００  ファクシミリ装置
２００  本体基板
２０２  主制御部
２０４  高速シリアルインタフェース
２０７  デバイス情報記憶部
２０６  高速シリアルバス
３００  スキャナ基板
３０２  デバイス装置
３０４  高速シリアルインタフェース
３０５  制御部
３１１  周辺デバイスインタフェース
３１３  デバイス選択部
３２０  第１の周辺デバイス用レジスタ
３２２  第２の周辺デバイス用レジスタ
３２４  第３の周辺デバイス用レジスタ
３２６  デバイス用レジスタ
３４０ データバス
３４２  アドレス線
４１０  第１の周辺デバイス
４１２  第２の周辺デバイス
４１４  第３の周辺デバイス
ＣＳ０  第１のチャネル選択信号線
ＣＳ１  第２のチャネル選択信号線
ＣＳ２  第３のチャネル選択信号線
ＲＤ  リード線
ＷＲ  ライト線
【図１】
2008011273.tif 000003
【図２】
2008011273.tif 000004