(57)【要約】【課題】半導体層の上の領域を有効利用することができる、半導体装置およびその製造方法を提供する。【解決手段】半導体装置１００は、半導体基板１２０と、半導体基板１２０の上に設けられた絶縁層１３０と、絶縁層１３０の上に設けられたＳＯＩ層１４０とからなるＳＯＩ基板１１０を含む。半導体基板１２０において、不純物拡散層１２２が設けられている。不純物拡散層１２２は、ＳＯＩ層１４０の上に設けられた配線層１６２と電気的に接続されている。不純物拡散層１２２は、配線層または抵抗層として機能させることができる。【選択図】図１
2008199045.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の上に設けられた絶縁層と、
前記絶縁層の上に設けられた半導体層とを含む、半導体装置であって、
前記半導体基板において、第１の導電層が設けられ、
前記第１の導電層は、前記半導体層の上または前記半導体層内に設けられた第２の導電層と電気的に接続されている、半導体装置。
【請求項２】
請求項１において、
前記第１の導電層は、不純物拡散層により構成される、半導体装置。
【請求項３】
請求項１または２において、
前記第１の導電層は、配線層として機能する、半導体装置。
【請求項４】
請求項１または２において、
前記第１の導電層は、抵抗層として機能する、半導体装置。
【請求項５】
請求項１〜４のいずれかにおいて、
前記第１の導電層と前記第２の導電層とを接続するための接続孔が設けられ、
前記接続孔内において、コンタクト層が設けられている、半導体装置。
【請求項６】
請求項１〜５のいずれかにおいて、
前記接続孔において、サイドウオールが設けられている、半導体装置。
【請求項７】
半導体基板と、
前記半導体基板の上に設けられた絶縁層と、
前記絶縁層の上に設けられた半導体層とを含む、半導体装置であって、
前記半導体基板において、コンタクト領域が設けられ、
前記コンタクト領域は、前記半導体層の上または前記半導体層内に設けられた導電層と電気的に接続され、かつ、電荷を前記半導体基板に流す機能を有する、半導体装置。
【請求項８】
請求項７において、
前記コンタクト領域は、不純物拡散層からなる、半導体装置。
【請求項９】
請求項７または８において、
前記コンタクト領域と前記半導体基板とで、ＰＮ接合が構成されている、半導体装置。
【請求項１０】
請求項９において、
前記半導体基板は、Ｎ型であり、
前記コンタクト領域は、Ｐ型である、半導体装置。
【請求項１１】
請求項９において、
前記半導体基板は、Ｐ型であり、
前記コンタクト領域は、Ｎ型である、半導体装置。
【請求項１２】
請求項７〜１１のいずれかにおいて、
前記コンタクト領域と前記導電層とを接続するための接続孔が設けられ、
前記接続孔内において、コンタクト層が設けられている、半導体装置。
【請求項１３】
請求項１２において、
前記接続孔において、サイドウオールが設けられている、半導体装置。
【請求項１４】
半導体基板と、
前記半導体基板の上に設けられた絶縁層と、
前記絶縁層の上に設けられた半導体層とを含む、半導体装置であって、
前記半導体基板において、第１の電極が設けられ、
前記半導体層において、第２の電極が設けられ、
前記第１の電極と、前記第２の電極と、前記絶縁層とで、容量素子が構成されている、半導体装置。
【請求項１５】
請求項１４において、
前記第１の電極は、第１の不純物拡散層により構成されている、半導体装置。
【請求項１６】
請求項１４または１５において、
前記第２の電極は、第２の不純物拡散層により構成されている、半導体装置。
【請求項１７】
請求項１４〜１６のいずれかにおいて、
前記第１の電極は、前記半導体層の上または前記半導体層内に設けられた導電層と電気的に接続されている、半導体装置。
【請求項１８】
請求項１７において、
前記第１の電極と前記導電層とを接続するための接続孔が設けられ、
前記接続孔内において、コンタクト層が設けられている、半導体装置。
【請求項１９】
請求項１８において、
前記接続孔において、サイドウオールが設けられている、半導体装置。
【請求項２０】
半導体基板と、
前記半導体基板の上に設けられた絶縁層と、
前記絶縁層の上に設けられた半導体層とを含む、半導体装置の製造方法であって、
前記半導体基板の所定領域に、不純物をイオン注入して、不純物拡散層から構成される第１の導電層を形成する工程、および
前記半導体層の上または前記半導体層内に設けられた第２の導電層と、前記第１の導電層とを電気的に接続する工程を含む、半導体装置の製造方法。
【請求項２１】
請求項２０において、
前記第１の導電層は、配線層として機能する、半導体装置の製造方法。
【請求項２２】
請求項２０において、
前記第１の導電層は、抵抗層として機能する、半導体装置の製造方法。
【請求項２３】
請求項２０〜２２のいずれかにおいて、
さらに、前記第１の導電層と、前記第２の導電層とを、電気的に接続するための接続孔を形成する工程、および
前記接続孔内に、コンタクト層を形成する工程を含む、半導体装置の製造方法。
【請求項２４】
請求項２３において、
さらに、前記接続孔において、サイドウオールを形成する工程を含む、半導体装置の製造方法。
【請求項２５】
半導体基板と、
前記半導体基板の上に設けられた絶縁層と、
前記絶縁層の上に設けられた半導体層と、を含む半導体装置の製造方法であって、
前記半導体基板において、コンタクト領域が設けられ、
前記コンタクト領域は、前記半導体層の上または前記半導体層内に設けられた導電層と電気的に接続され、かつ、電荷を前記半導体基板に流す機能を有し、
前記半導体基板内に、不純物をイオン注入し、前記コンタクト領域を形成する工程、および
前記導電層と、前記コンタクト領域を電気的に接続する工程を含む、半導体装置の製造方法。
【請求項２６】
請求項２５において、
さらに、前記コンタクト領域と、前記半導体層に設けられた導電層とを、電気的に接続するための接続孔を形成する工程、および
前記接続孔内に、コンタクト層を形成する工程を含む、半導体装置の製造方法。
【請求項２７】
請求項２６において、
さらに、前記接続孔において、サイドウオールを形成する工程を含む、半導体装置の製造方法。
【請求項２８】
半導体基板と、
前記半導体基板の上に設けられた絶縁層と、
前記絶縁層の上に設けられた半導体層と、を含む半導体装置の製造方法であって、
容量素子を形成する工程（ａ）を含み、
前記容量素子は、前記半導体基板に設けられた第１の電極と、前記絶縁層と、前記半導体層に設けられた第２の電極とで構成され
前記工程（ａ）は、前記半導体基板に不純物をイオン注入し、前記第１の不純物拡散層から構成される前記第１の電極を形成する工程（ａ−１）を含む、半導体装置の製造方法。
【請求項２９】
請求項２８において、
前記工程（ａ）は、さらに、前記半導体層に不純物をイオン注入し、前記第２の不純物拡散層から構成される前記第２の電極を形成する工程（ａ−２）を含む、半導体装置の製造方法。
【請求項３０】
請求項２８または２９において、
前記半導体装置は、前記半導体層の上または前記半導体層内に設けられた導電層を有し、
前記第１の電極と、前記導電層とを、電気的に接続するための接続孔を形成する工程、および
前記接続孔内に、コンタクト層を形成する工程を含む、半導体装置の製造方法。
【請求項３１】
請求項３０において、
さらに、前記接続孔において、サイドウオールを形成する工程を含む、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、ＳＯＩ基板を有する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
現在、ＬＳＩの高速化および低消費電力化の要求に伴い、ＳＯＩ基板の上に、ＬＳＩを形成する技術が提案されている。
【０００３】
ＳＯＩ基板４１０は、図１１に示すように、半導体基板４２０と、絶縁層４３０と、半導体層４４０との積層構造を有する。一般に、半導体素子（たとえばＭＯＳＦＥＴ）４５０は、半導体層４４０において形成される。
【特許文献１】特開平４−３０４７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、半導体層の上の領域を有効利用することができる、半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
（半導体装置）
（Ａ）本発明の第１の半導体装置は、
半導体基板と、
前記半導体基板の上に設けられた絶縁層と、
前記絶縁層の上に設けられた半導体層とを含む、半導体装置であって、
前記半導体基板において、第１の導電層が設けられ、
前記第１の導電層は、前記半導体層の上または前記半導体層内に設けられた第２の導電層と電気的に接続されている。
【０００６】
本発明においては、半導体基板において、第１の導電層が設けられている。このため、半導体基板に第１の導電層を形成した分だけ、半導体層の上の領域を有効に利用することができる。その結果、半導体装置の集積度を向上させることができる。
【０００７】
前記第１の導電層は、不純物拡散層により構成されることができる。第１の導電層が不純物拡散層から構成されることにより、不純物をイオン注入することによって、半導体基板に第１の導電層を形成することができる。
【０００８】
前記第１の導電層は、配線層として機能させることができる。または、前記第１の導電層は、抵抗層として機能させることができる。
【０００９】
前記第１の導電層と前記第２の導電層とを接続するための接続孔が設けられ、前記接続孔内において、コンタクト層が設けられることができる。また、前記接続孔において、サイドウオールが設けられることもできる。
【００１０】
（Ｂ）本発明の第２の半導体装置は、
半導体基板と、
前記半導体基板の上に設けられた絶縁層と、
前記絶縁層の上に設けられた半導体層とを含む、半導体装置であって、
前記半導体基板において、コンタクト領域が設けられ、
前記コンタクト領域は、前記半導体層の上または前記半導体層内に設けられた導電層と電気的に接続され、かつ、電荷を前記半導体基板に流す機能を有する。
【００１１】
本発明の第２の半導体装置は、半導体基板内に、コンタクト領域を有する。コンタクト領域は、導電層と導通し、電荷を前記半導体基板に流す機能を有する。その結果、半導体層にチャージされた電荷を半導体基板に流すことができる。
【００１２】
前記コンタクト領域は、不純物拡散層からなることができる。
【００１３】
前記コンタクト領域と前記半導体基板とで、ＰＮ接合が構成されていることができる。具体的には、次の２つの態様がある。
【００１４】
（１）第１に、前記半導体基板は、Ｎ型であり、前記コンタクト領域は、Ｐ型である。この場合、半導体基板に電流を流すことができる。
【００１５】
（２）第２に、前記半導体基板は、Ｐ型であり、前記コンタクト領域は、Ｎ型である。この場合、チャージされた電子を半導体基板に流すことができる。
【００１６】
前記コンタクト領域と前記導電層とを接続するための接続孔が設けられ、前記接続孔内において、コンタクト層が設けられることができる。また、前記接続孔において、サイドウオールが設けられることができる。
【００１７】
（Ｃ）本発明の第３の半導体装置は、
半導体基板と、
前記半導体基板の上に設けられた絶縁層と、
前記絶縁層の上に設けられた半導体層とを含む、半導体装置であって、
前記半導体基板において、第１の電極が設けられ、
前記半導体層において、第２の電極が設けられ、
前記第１の電極と、前記第２の電極と、前記絶縁層とで、容量素子が構成されている。
【００１８】
本発明においては、第１の電極が半導体基板に設けられ、第２の電極が半導体層に設けられている。そして、半導体基板と半導体層との間に介在する絶縁層を、容量素子の誘電体膜として機能させている。すなわち、半導体層の上に容量素子を形成することなく、容量素子を形成することができる。このため、半導体層の上の領域を有効に利用することができる。その結果、半導体装置の集積度を向上させることができる。
【００１９】
前記第１の電極は、第１の不純物拡散層により構成されることができる。前記第２の電極は、第２の不純物拡散層により構成されることができる。
【００２０】
前記第１の電極は、前記半導体層の上または前記半導体層内に設けられた導電層と電気的に接続されることができる。前記第１の電極と前記導電層とを接続するための接続孔が設けられ、前記接続孔内において、コンタクト層が設けられることができる。前記接続孔において、サイドウオールが設けられることができる。
【００２１】
（半導体装置の製造方法）
（Ａ）本発明の第１の半導体装置の製造方法は、
半導体基板と、
前記半導体基板の上に設けられた絶縁層と、
前記絶縁層の上に設けられた半導体層とを含む、半導体装置の製造方法であって、
前記半導体基板の所定領域に、不純物をイオン注入して、不純物拡散層から構成される第１の導電層を形成する工程、および
前記半導体層の上または前記半導体層内に設けられた第２の導電層と、前記第１の導電層とを電気的に接続する工程を含む。
【００２２】
前記第１の導電層は、配線層として機能させることができる。または、前記第１の導電層は、抵抗層として機能させることができる。
【００２３】
さらに、前記第１の導電層と、前記第２の導電層とを、電気的に接続するための接続孔を形成する工程、および
前記接続孔内に、コンタクト層を形成する工程を含むことができる。
【００２４】
また、さらに、前記接続孔において、サイドウオールを形成する工程を含むことができる。
【００２５】
（Ｂ）本発明の第２の半導体装置の製造方法は、
半導体基板と、
前記半導体基板の上に設けられた絶縁層と、
前記絶縁層の上に設けられた半導体層と、を含む半導体装置の製造方法であって、
前記半導体基板において、コンタクト領域が設けられ、
前記コンタクト領域は、前記半導体層の上または前記半導体層内に設けられた導電層と電気的に接続され、かつ、電荷を前記半導体基板に流す機能を有し、
前記半導体基板内に、不純物をイオン注入し、前記コンタクト領域を形成する工程、および
前記導電層と、前記コンタクト領域を電気的に接続する工程を含む。
【００２６】
さらに、前記コンタクト領域と、前記半導体層に設けられた導電層とを、電気的に接続するための接続孔を形成する工程、および
前記接続孔内に、コンタクト層を形成する工程を含むことができる。
【００２７】
また、さらに、前記接続孔において、サイドウオールを形成する工程を含むことができる。
【００２８】
（Ｃ）本発明の第３の半導体装置の製造方法は、
半導体基板と、
前記半導体基板の上に設けられた絶縁層と、
前記絶縁層の上に設けられた半導体層と、を含む半導体装置の製造方法であって、
容量素子を形成する工程（ａ）を含み、
前記容量素子は、前記半導体基板に設けられた第１の電極と、前記絶縁層と、前記半導体層に設けられた第２の電極とで構成され
前記工程（ａ）は、前記半導体基板に不純物をイオン注入し、前記第１の不純物拡散層から構成される前記第１の電極を形成する工程（ａ−１）を含む。
【００２９】
前記工程（ａ）は、さらに、前記半導体層に不純物をイオン注入し、前記第２の不純物拡散層から構成される前記第２の電極を形成する工程（ａ−２）を含むことができる。
【００３０】
前記半導体装置は、前記半導体層の上または前記半導体層内に設けられた導電層を有し、
前記第１の電極と、前記導電層とを、電気的に接続するための接続孔を形成する工程、および
前記接続孔内に、コンタクト層を形成する工程を含むことができる。
【００３１】
また、さらに、前記接続孔において、サイドウオールを形成する工程を含むことができる。
【発明を実施するための最良の形態】
【００３２】
以下、本発明の好適な実施の形態について図面を参照しながら説明する。
【００３３】
［第１の実施の形態］
（半導体装置）
以下、第１の実施の形態に係る半導体装置について説明する。図１は、第１の実施の形態に係る半導体装置を模式的に示す断面図である。
【００３４】
半導体装置１００は、ＳＯＩ基板１１０を有する。ＳＯＩ基板１１０は、半導体基板１２０、絶縁層１３０およびＳＯＩ層（半導体層）１４０の積層構造を有する。ＳＯＩ層１４０の所定領域においては、トレンチ素子分離領域１４２が形成されている。
【００３５】
半導体基板１２０には、不純物拡散層１２２が形成されている。この不純物拡散層１２２は、配線層として機能する。不純物拡散層１２２の不純物濃度は、所望とする配線層の導電性を考慮して規定される。
【００３６】
ＳＯＩ基板１１０の所定領域において、不純物拡散層１２２に達する接続孔１５０が形成されている。接続孔１５０における、ＳＯＩ基板１１０の側面には、サイドウオール１５２が形成されている。接続孔１５０内には、コンタクト層１６０が形成されている。サイドウオール１５２は、接続孔１５０が能動素子領域１４４に形成される場合、能動素子領域１４４とコンタクト層１６０とが短絡することを防止する役割を有する。ＳＯＩ層１４０およびコンタクト層１６０の上には、配線層１６２が形成されている。
【００３７】
以下、第１の実施の形態に係る半導体装置の作用効果について説明する。
【００３８】
（ａ）本実施の形態においては、配線層として機能する不純物拡散層１２２が半導体基板１２０に形成されている。このため、不純物拡散層１２２を半導体基板１２０に形成した分だけ、半導体層１４０の上の領域を有効に利用することができる。その結果、本実施の形態によれば、半導体装置の集積度を向上させることができる。
【００３９】
（ｂ）半導体基板に形成された、配線層として機能する不純物拡散層１２２は、たとえば図４に示すように、第１のトランジスタ領域１７０におけるゲート電極１７２と、第２のトランジスタ領域１８０におけるゲート電極１８２とを接続する場合に適用することができる。なお、Ｓ１はソース領域を示し、Ｄ１はドレイン領域を示す。
【００４０】
（半導体装置の製造方法）
以下、第１の実施の形態に係る半導体装置の製造方法について説明する。図２および図３は、実施の形態に係る半導体装置の製造工程を模式的に示す断面図である。
【００４１】
（ａ）まず、図２（ａ）に示すように、ＳＯＩ層１４０の上に、第１のレジスト層Ｒ１を形成する。第１のレジスト層Ｒ１は、不純物拡散層１２２の形成予定領域の上方において、開口されている。
【００４２】
次に、第１のレジスト層Ｒ１をマスクとして、半導体基板１２０内に、不純物１２２ａをイオン注入する。これにより、半導体基板１２０内において、不純物拡散層１２２が形成される。次に、第１のレジスト層Ｒ１をアッシング除去する。
【００４３】
（ｂ）次に、図２（ｂ）に示すように、ＳＯＩ層１４０の所定領域において、公知の方法により、トレンチ素子分離領域１４２を形成する。
【００４４】
（ｃ）次に、図３（ａ）に示すように、ＳＯＩ層１４０の上に、第２のレジスト層Ｒ２を形成する。第２のレジスト層Ｒ２は、接続孔１５０の形成予定領域の上方において、開口されている。次に、第２のレジスト層Ｒ２をマスクとして、ＳＯＩ層１４０、絶縁層１３０および半導体基板１２０をエッチングして、接続孔１５０を形成する。エッチング方法は、たとえば反応性イオンエッチングを挙げることができる。次に、第２のレジスト層Ｒ２を除去する。
【００４５】
（ｄ）次に、図３（ｂ）に示すように、接続孔１５０における、ＳＯＩ基板１１０の側面において、サイドウオール１５２を形成する。サイドウオール１５２は、たとえば次のようにして形成することができる。接続孔１５０を充填するようにして、ＳＯＩ層１４０の上に、絶縁層（図示せず）を形成する。絶縁層は、たとえばＣＶＤ法により形成することができる。絶縁層を反応性イオンエッチングすることにより、サイドウオール１５２を形成することができる。
【００４６】
（ｅ）次に、図１に示すように、接続孔１５０内に、コンタクト層１６０を形成する。コンタクト層１６０は、たとえばＳＯＩ層１４０上に、接続孔１５０を充填する導電層を形成し、その導電層をエッチバックすることにより形成することができる。コンタクト層１６０の材質としては、たとえばポリシリコン、タングステン，アルミニウム，チタンを挙げることができる。また、必要に応じて、導電層の形成前に、接続孔１５０内にウエッティング層やバリア層を形成してもよい。
【００４７】
次に、ＳＯＩ層１４０の上に、所定のパターンを有する配線層１６２を形成する。こうして、第１の実施の形態に係る半導体装置１００が形成される。
【００４８】
（変形例）
第１の実施の形態は、たとえば、次の変更が可能である。
【００４９】
（１）上記の実施の形態においては、不純物拡散層１２２を配線層として機能させた。しかし、不純物拡散層１２２を抵抗層として機能させてもよい。この場合、不純物拡散層１２２の不純物濃度は、所望とする抵抗値を考慮して規定される。
【００５０】
（２）上記の実施の形態においては、不純物拡散層１２２は、ＳＯＩ層１４０の上に形成された配線層１６２と接続されている。しかし、これに限定されず、不純物拡散層１２２は、ＳＯＩ層１４０内に形成された導電層と接続させてもよい。
【００５１】
（３）上記の実施の形態においては、接続孔１６０は、トレンチ素子分離領域１４２において形成されていた。しかし、これに限定されず、図１２に示すように、接続孔１６０は、能動素子領域１４４において形成されていてもよい。この変形例は、以下の実施の形態においても同様に適用することができる。
【００５２】
［第２の実施の形態］
（半導体装置）
以下、第２の実施の形態に係る半導体装置を説明する。図５は、第２の実施の形態に係る半導体装置を模式的に示す断面図である。
【００５３】
半導体装置２００は、ＳＯＩ基板２１０を有する。ＳＯＩ基板２１０は、半導体基板２２０、絶縁層２３０およびＳＯＩ層（半導体層）２４０の積層構造を有する。ＳＯＩ層２４０の所定領域においては、トレンチ素子分離領域２４２が形成されている。
【００５４】
半導体基板２２０には、第１の不純物拡散層２２２が形成されている。ＳＯＩ層２４０においては、トレンチ素子分離領域２４２間に、第２の不純物拡散層２４４が形成されている。第１の不純物拡散層２２２と、絶縁層２３０と、第２の不純物拡散層２４４とで、容量素子２７０が構成されている。つまり、第１の不純物拡散層２２２が下部電極として機能し、絶縁層２３０が誘電体膜として機能し、第２の不純物拡散層２４４が上部電極として機能する。
【００５５】
第１の不純物拡散層２２２の不純物濃度は、所望とする容量素子２７０の性能を考慮して規定される。第２の不純物拡散層２４４の不純物濃度は、所望とする容量素子２７０の性能を考慮して規定される。絶縁層２３０の厚さは、所望とする容量素子２７０の性能を考慮して規定される。
【００５６】
ＳＯＩ基板２１０の所定領域において、第１の不純物拡散層２２２に達する接続孔２５０が形成されている。接続孔２５０における、ＳＯＩ基板２１０の側面には、サイドウオール２５２が形成されている。接続孔２５２内には、第１のコンタクト層２６０が形成されている。サイドウオール２５２は、接続孔２５０が能動素子領域に形成される場合、能動素子領域と第１のコンタクト層２６０とが短絡することを防止する役割を有する。ＳＯＩ層２４０および第１のコンタクト層２６０の上には、所定のパターンを有する第１の配線層２６２が形成されている。
【００５７】
ＳＯＩ層２４０および第１の配線層２６２の上には，層間絶縁層２８０が形成されている。層間絶縁層２８０の所定の領域において、スルーホール２８２が形成されている。スルーホール２８２は、第２の不純物拡散層２４４に達している。スルーホール２４２内には、第２のコンタクト層２９０が形成されている。層間絶縁層２８０および第２のコンタクト層２９０の上には、所定のパターンを有する第２の配線層２９２が形成されている。
【００５８】
以下、第２の実施の形態に係る半導体装置の作用効果について説明する。
【００５９】
本実施の形態においては、半導体基板２２０に形成された第１の不純物拡散層２２２と、絶縁層２３０と、半導体層２４０に形成された第２の不純物拡散層２４４とで、容量素子２７０を構成させている。このため、半導体層２４０の上に容量素子を形成しなくても済む。その結果、半導体層２４０の上の領域を有効に利用することができる。したがって、半導体装置の集積度を向上させることができる。
【００６０】
（半導体装置の製造方法）
以下、第２の実施の形態に係る半導体装置の製造方法について説明する。図６および図７は、実施の形態に係る半導体装置の製造工程を模式的に示す断面図である。
【００６１】
（ａ）まず、図６（ａ）に示すように、ＳＯＩ層２４０の上に、第１のレジスト層Ｒ１を形成する。第１のレジスト層Ｒ１は、第１の不純物拡散層２２２の形成予定領域の上方において、開口されている。
【００６２】
次に、第１のレジスト層Ｒ１をマスクとして、半導体基板２２０内に、不純物２２２ａをイオン注入する。これにより、半導体基板２２０内において、第１の不純物拡散層２２２が形成される。次に、第１のレジスト層Ｒ１を除去する。
【００６３】
（ｂ）次に、図６（ｂ）に示すように、ＳＯＩ層２４０の上に、第２のレジスト層Ｒ２を形成する。第２のレジスト層Ｒ２は、第２の不純物拡散層２４４の形成予定領域の上方において、開口されている。
【００６４】
次に、第２のレジスト層Ｒ２をマスクとして、ＳＯＩ層２４０内に、不純物２４４ａをイオン注入する。これにより、ＳＯＩ層２４０内において、第２の不純物拡散層２４４が形成される。また、第２の不純物拡散層２４４が形成されることにより、第１の不純物拡散層２２２と絶縁層２３０と第１の不純物拡散層２４４とで、容量素子２７０が形成されることになる。第２のレジスト層Ｒ２を除去する。
【００６５】
（ｃ）次に、図７（ａ）に示すように、ＳＯＩ層２４０の所定領域において、公知の方法により、トレンチ素子分離領域２４２を形成する。
【００６６】
（ｄ）次に、図７（ｂ）に示すように、ＳＯＩ層２４０の上に、第３のレジスト層Ｒ３を形成する。第３のレジスト層Ｒ３は、接続孔２５０の形成予定領域の上方において、開口されている。
【００６７】
次に、第３のレジスト層Ｒ３をマスクとして、ＳＯＩ層２４０、絶縁層２３０および半導体基板２２０をエッチングして、接続孔２５０を形成する。このエッチングは、たとえば、反応性イオンエッチングにより行うことができる。次に、第３のレジスト層Ｒ３を除去する。
【００６８】
（ｅ）次に、図７（ｃ）に示すように、接続孔２５０における、ＳＯＩ基板２１０の側面において、サイドウオール２５２を形成する。サイドウオール２５２は、たとえば第１の実施の形態と同様にして形成することができる。
【００６９】
次に、接続孔２５０内に、第１のコンタクト層２６０を形成する。第１のコンタクト層２６０は、たとえば第１の実施の形態と同様にして形成することができる。また、必要に応じて、導電層の形成前に、接続孔２５０内にウエッティング層やバリア層を形成してもよい。
【００７０】
次に、ＳＯＩ層２４０上に、所定のパターンを有する第１の配線層２６２を形成する。
【００７１】
（ｆ）次に、図５に示すように、ＳＯＩ層２４０および第１の配線層２６２の上に、ＣＶＤ法により、酸化シリコン層からなる層間絶縁層２８０を形成する。そして、層間絶縁層２８０の所定領域を選択的にエッチング除去し、第１の不純物拡散層２４４に達するスルーホール２８２を形成する。その後、スルーホール２８２内に第２のコンタクト層２９０を形成する。次に、層間絶縁層２８０および第２のコンタクト層２９０の上に、所定のパターンを有する第２の配線層２９２を形成する。こうして、第２の実施の形態に係る半導体装置２００が形成される。
【００７２】
（変形例）
第２の実施の形態は、たとえば、次の変更が可能である。
【００７３】
上記の実施の形態においては、第１の不純物拡散層２２２は、ＳＯＩ層２４０の上に形成された第１の配線層２６２と接続されている。しかし、これに限定されず、第１の不純物拡散層２２２は、ＳＯＩ層２４０内に形成された導電層と接続させてもよい。
【００７４】
［第３の実施の形態］
（半導体装置）
以下、第３の実施の形態に係る半導体装置について説明する。図８は、第３の実施の形態に係る半導体装置を模式的に示す断面図である。
【００７５】
半導体装置３００は、ＳＯＩ基板３１０を有する。ＳＯＩ基板３１０は、半導体基板３２０、絶縁層３３０およびＳＯＩ層（半導体層）３４０の積層構造を有する。ＳＯＩ層３４０の所定領域においては、トレンチ素子分離領域３４２が形成されている。
【００７６】
半導体基板３２０の導電型は、Ｎ型である。半導体基板３２０には、不純物拡散層（コンタクト領域）３２２が形成されている。不純物拡散層３２２は、電荷を半導体基板３２０に流す機能を有する。不純物拡散層３２２は、Ｐ型である。つまり、不純物拡散層３２２と半導体基板３２０とで、ＰＮ接合のダイオードが形成されている。
【００７７】
ＳＯＩ基板３１０の所定領域において、不純物拡散層３２２に達する接続孔３５０が形成されている。接続孔３５０における、ＳＯＩ基板３１０の側面には、サイドウオール３５２が形成されている。接続孔３５０内には、コンタクト層３６０が形成されている。サイドウオール３５２は、接続孔３５０が能動素子領域に形成される場合、能動素子領域とコンタクト層３６０とが短絡することを防止する役割を有する。ＳＯＩ層３４０およびコンタクト層３６０の上には、所定のパターンを有する配線層３６２が形成されている。
【００７８】
以下、第３の実施の形態に係る半導体装置の作用効果を説明する。
【００７９】
本実施の形態においては、半導体基板３２０内に、配線層３６２に導通する不純物拡散層３２２が形成されている。この不純物拡散層３２２と、半導体基板３２０とで、ＰＮ接合ダイオードを構成している。このため、ＰＮ接合ダイオードを介して、半導体基板４２０に電流を逃がすことができる。このため、不純物拡散層３２２は、静電保護領域として機能させることができる。
【００８０】
（半導体装置の製造方法）
以下、第３の実施の形態に係る半導体装置の製造方法について説明する。図９および図１０は、実施の形態に係る半導体装置の製造工程を模式的に示す断面図である。
【００８１】
（ａ）まず、Ｎ型の半導体基板を有するＳＯＩ基板３１０を用意する。次に、図９に示すように、ＳＯＩ層３４０の上に、第１のレジスト層Ｒ１を形成する。第１のレジスト層Ｒ１は、不純物拡散層３２２の形成予定領域の上方において、開口されている。
【００８２】
次に、第１のレジスト層Ｒ１をマスクとして、半導体基板３２０内に、Ｐ型の不純物３２２ａをイオン注入する。これにより、半導体基板３２０内において、Ｐ型の不純物拡散層３２２が形成される。また、Ｐ型の不純物拡散層３２２が形成されることにより、不純物拡散層３２２の境界において、ＰＮ接合ダイオードが形成される。次に、第１のレジスト層Ｒ１を除去する。
【００８３】
（ｂ）次に、図１０（ａ）に示すように、ＳＯＩ層３４０の所定領域において、公知の方法により、トレンチ素子分離領域３４２を形成する。
【００８４】
（ｃ）次に、図１０（ｂ）に示すように、ＳＯＩ層３４０の上に、第２のレジスト層Ｒ２を形成する。第２のレジスト層Ｒ２は、不純物拡散層３２２に達する接続孔３５０の形成予定領域の上方において、開口されている。
【００８５】
次に、第２のレジスト層Ｒ２をマスクとして、ＳＯＩ層３４０、絶縁層３３０および半導体基板３２０をエッチングして、接続孔３５０を形成する。このエッチングは、たとえば反応性イオンエッチングにより行うことができる。次いで、第２のレジスト層Ｒ２を除去する。
【００８６】
（ｄ）次に、図８に示すように、接続孔３５０における、ＳＯＩ基板３１０の側面において、サイドウオール３５２を形成する。サイドウオール３５２は、たとえば第１の実施の形態と同様にして形成することができる。
【００８７】
次に、接続孔３５０内に、コンタクト層３６０を形成する。コンタクト層３６０は、たとえば第１の実施の形態と同様にして形成することができる。また、必要に応じて、導電層の形成前に、接続孔２５０内にウエッティング層やバリア層を形成してもよい。次に、ＳＯＩ層３４０の上に、所定のパターンを有する配線層３６２を形成する。こうして、第３の実施の形態に係る半導体装置３００が形成される。
【００８８】
以下、本実施の形態に係る半導体装置の製造方法について説明する。
【００８９】
（ａ）本実施の形態においては、半導体基板３２０内に、半導体基板３２０とＰＮ接合ダイオードを構成する不純物拡散層３２２を形成する工程を含んでいる。このため、不純物をイオン注入する工程や、エッチング工程で生じる電荷を、製造工程中に、ＰＮ接合ダイオードを介して半導体基板３２０に逃がすことができる。その結果、半導体素子が、その電荷によって破壊されるのを防止することができる。
【００９０】
（変形例）
第３の実施の形態は、たとえば、次の変更が可能である。
【００９１】
（１）第３の実施の形態においては、不純物拡散層３２２をＰ型とし、半導体基板３２０をＮ型とした。しかし、これに限定されず、不純物拡散層３２２をＮ型とし、半導体基板３２０をＰ型とすることができる。この場合、不純物拡散層３２２を介して、チャージされた電子を半導体基板３２０に逃がすことができる。
【００９２】
（２）上記の実施の形態においては、不純物拡散層３２２は、ＳＯＩ層３４０の上に形成された配線層３６２と接続されている。しかし、これに限定されず、不純物拡散層３２２は、ＳＯＩ層３４０内に形成された導電層と接続させてもよい。
【００９３】
本発明は、上記の実施の形態に限定されず、本発明の要旨を超えない範囲で種々の変更が可能である。
【図面の簡単な説明】
【００９４】
【図１】第１の実施の形態に係る半導体装置を模式的に示す断面図である。
【図２】第１の実施の形態に係る半導体装置の製造工程を模式的に示す断面図である。
【図３】第１の実施の形態に係る半導体装置の製造工程を模式的に示す断面図である。
【図４】配線層として機能する不純物拡散層の適用例を模式的に示す平面図である。
【図５】第２の実施の形態に係る半導体装置を模式的に示す断面図である。
【図６】第２の実施の形態に係る半導体装置の製造工程を模式的に示す断面図である。
【図７】第２の実施の形態に係る半導体装置の製造工程を模式的に示す断面図である。
【図８】第３の実施の形態に係る半導体装置を模式的に示す断面図である。
【図９】第３の実施の形態に係る半導体装置の製造工程を模式的に示す断面図である。
【図１０】第３の実施の形態に係る半導体装置の製造工程を模式的に示す断面図である。
【図１１】従来例に係るＳＯＩ基板を有する半導体装置を模式的に示す断面図である。
【図１２】第１の実施の形態に係る変形例を模式的に示す断面図である。
【符号の説明】
【００９５】
１００，２００，３００  半導体装置、１１０，２１０，３１０  ＳＯＩ基板、１２０，２２０，３２０  半導体基板、１２２，３２２  不純物拡散層、１２２ａ，３２２ａ  不純物、１３０，２３０，３３０  絶縁層、１４０，２４０，３４０  ＳＯＩ層、１４２，２４２，３４２  トレンチ素子分離領域、１４４  能動素子領域、１５０，２５０，３５０  接続孔、１５２，２５２，３５２  サイドウオール、１６０，３６０  コンタクト層、１６２，３６２  配線層、１７０  第１のトランジスタ、１７２  ゲート電極、１８０  第２のトランジスタ、１８２  ゲート電極、２２２  第１の不純物拡散層、２２２ａ  不純物、２４４  第２の不純物拡散層、２４４ａ  不純物、２６０  第１のコンタクト層、２６２  第１の配線層、２７０  容量素子、２８０  層間絶縁層、２８２  スルーホール、２９０  第２のコンタクト層、２９２  第２の配線層
【図１】
2008199045.tif 000003
【図２】
2008199045.tif 000004
【図３】
2008199045.tif 000005
【図４】
2008199045.tif 000006
【図５】
2008199045.tif 000007
【図６】
2008199045.tif 000008
【図７】
2008199045.tif 000009
【図８】
2008199045.tif 000010
【図９】
2008199045.tif 000011
【図１０】
2008199045.tif 000012
【図１１】
2008199045.tif 000013
【図１２】
2008199045.tif 000014
【手続補正書】
【提出日】平成20年4月10日(2008.4.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の上に設けられた第１絶縁層と、
前記第１絶縁層の上に設けられた第２絶縁層と、
前記第２絶縁層上に設けられた導電層と、
前記半導体基板の一部の領域に設けられた不純物拡散層と、
前記第１絶縁層および前記第２絶縁層を貫通するコンタクト層と、
を含み、
前記コンタクト層は、前記導電層と前記不純物拡散層とを電気的に接続し、かつ、電荷を前記導電層から前記半導体基板に流す機能を有する、半導体装置。
【請求項２】
請求項１において、
前記不純物拡散層と前記半導体基板とで、ＰＮ接合が構成されている、半導体装置。
【請求項３】
請求項２において、
前記半導体基板は、Ｎ型であり、
前記不純物拡散層は、Ｐ型である、半導体装置。
【請求項４】
請求項２において、
前記半導体基板は、Ｐ型であり、
前記不純物拡散層は、Ｎ型である、半導体装置。
【請求項５】
請求項１ないし４のいずれかにおいて、
前記接続孔において、サイドウオールが設けられている、半導体装置。
【請求項６】
半導体基板と、前記半導体基板の上に設けられた第１絶縁層と、前記第１絶縁層の上に設けれられた半導体層の上方に、開口を有する第１レジスト層を形成する工程と、
前記第１レジスト層を介して前記半導体基板の一部の領域に不純物をイオン注入して不純物拡散層を形成する工程と、
前記半導体層に第２絶縁層を形成する工程と、
前記第１絶縁層および前記第２絶縁層を貫通し、かつ前記不純物拡散層に接続するようにコンタクト層を形成する工程と、
前記半導体層の上に導電層を形成する工程と、
を含み、
前記コンタクト層は、前記導電層と前記不純物拡散層とを電気的に接続し、かつ、電荷を前記導電層から前記不純物拡散層に流す機能を有する、半導体装置の製造方法。
【請求項７】
請求項６において、
前記不純物拡散層と前記半導体基板とで、ＰＮ接合が構成されている、半導体装置の製造方法。
【請求項８】
請求項６または７において、
前記半導体基板、前記第１絶縁層、および前記第２絶縁層に接続孔を設ける工程をさらに含み、
前記コンタクト層は、前記接続孔に形成される、半導体装置の製造方法。
【請求項９】
請求項８において、
前記接続孔にサイドウオールを形成する工程をさらに含む、半導体装置の製造方法。
【請求項１０】
半導体基板、前記半導体基板の上に設けられた第１絶縁層、および前記第１絶縁層の上に設けられた半導体層の上方に、開口を有する第１レジスト層を形成する工程と、
前記第１レジスト層を介して前記半導体基板の一部の領域に不純物をイオン注入して不純物拡散層を形成する工程と、
前記半導体層の上に、開口を有する第２レジスト層を形成する工程と、
前記第２レジスト層を用いて、少なくとも前記第１絶縁層に接続孔を設ける工程と、
前記接続孔にサイドウオールを形成する工程と、
前記サイドウオールの内側にコンタクト層を形成する工程と、
を含み、
前記コンタクト層は、前記不純物拡散層と電気的に接続され、かつ電荷を前記不純物拡散層に流す機能を有する、半導体装置の製造方法。