(57)【要約】【課題】  従来技術の欠点を克服し、また、高電圧の応用形態及び高速の応用形態において高効率のフローティング駆動回路を提供する。【解決手段】  本発明によるフローティング駆動回路は、入力信号を受信するための入力回路を備える。ラッチ回路が、トリガ信号を受信して、ラッチ信号を生成する。ラッチ信号を用いて、スイッチがオン／オフに切り替えられる。カップリングコンデンサが入力回路とラッチ回路との間に接続され、入力信号に応答して、トリガ信号を生成する。コンデンサを充電するために、ダイオードが、電圧源からラッチ回路のフローティング電源供給端子に接続される。そのコンデンサは、ラッチ回路のフローティング電源供給端子とフローティンググランド端子との間に接続され、ラッチ回路に電源電圧を与える。ラッチ回路は、カップリングコンデンサを介して、入力信号によって制御される。【選択図】  図２
2008011088.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を受信するための入力回路と、
トリガ信号を受信し、スイッチをオン／オフに切り替えるためのラッチ信号を生成するラッチ回路であって、電源電圧を供給される第１の端子及び第２の端子を有し、該第２の端子は前記スイッチに接続される、ラッチ回路と、
前記入力回路と前記ラッチ回路との間に接続され、前記入力信号に応答して前記トリガ信号を生成する、カップリングコンデンサと、
電圧源から前記第１の端子に接続されるダイオードと、
前記第１の端子と前記第２の端子との間に接続され、前記電源電圧を与えるためのコンデンサとを備え、前記ラッチ回路は、前記トリガ信号の変化に応答して、前記ラッチ信号の状態を変更する、フローティング駆動回路。
【請求項２】
前記ラッチ回路は正帰還を有する、請求項１に記載のフローティング駆動回路。
【請求項３】
前記ラッチ回路は、
該ラッチ回路の入力端子に接続される入力端子を有し、前記トリガ信号を受信する、バッファ回路と、
該バッファ回路の出力端子に接続される入力端子を有し、前記ラッチ信号を生成する、第１のインバータ回路と、
前記第１の端子から前記ラッチ回路の前記入力端子に接続される第１の抵抗素子と、
前記ラッチ回路の前記入力端子に接続される第２の抵抗素子と、
該第２の抵抗素子と直列に接続されると共に、前記第２の端子に接続される、ラッチトランジスタと、
前記バッファ回路の前記出力端子に接続される入力端子を有する第２のインバータ回路であって、該第２のインバータ回路の出力端子は前記ラッチトランジスタに接続され、該ラッチトランジスタを制御する、第２のインバータ回路とを備える、請求項１に記載のフローティング駆動回路。
【請求項４】
前記第１の抵抗素子及び前記第２の抵抗素子は、抵抗又はトランジスタ又は電流源によって実装することができる、請求項３に記載のフローティング駆動回路。
【請求項５】
入力信号を受信するための入力回路と、
トリガ信号を受信し、スイッチをオン／オフに切り替えるためのラッチ信号を生成するラッチ回路と、
前記入力回路と前記ラッチ回路との間に接続され、前記入力信号に応答して前記トリガ信号を生成する、カップリングコンデンサとを備え、前記ラッチ回路は、前記トリガ信号の変化に応答して、前記ラッチ信号の状態を変更する、駆動回路。
【請求項６】
前記ラッチ回路は正帰還を有する、請求項５に記載の駆動回路。
【請求項７】
前記ラッチ回路は、
該ラッチ回路の入力端子に接続される入力端子を有し、前記トリガ信号を受信する、バッファ回路と、
該バッファ回路の出力端子に接続される入力端子を有し、前記ラッチ信号を生成する第１のインバータ回路と、
前記ラッチ回路のフローティング電源供給端子から前記ラッチ回路の前記入力端子に接続される第１の抵抗素子と、
前記ラッチ回路の前記入力端子に接続される第２の抵抗素子と、
該第２の抵抗素子と直列に接続されると共に、前記ラッチ回路のフローティンググランド端子に接続される、ラッチトランジスタと、
前記バッファ回路の前記出力端子に接続される入力端子を有する第２のインバータ回路であって、該第２のインバータ回路の出力端子は前記ラッチトランジスタに接続され、該ラッチトランジスタを制御する、第２のインバータ回路とを備える、請求項５に記載の駆動回路。
【請求項８】
前記第１の抵抗素子及び前記第２の抵抗素子は、抵抗又はトランジスタ又は電流源によって実装することができる、請求項７に記載の駆動回路。
【請求項９】
入力信号を受信するための入力回路と、
差動トリガ信号を受信して、セット信号及びリセット信号を生成するためのフローティング差動回路と、
該フローティング差動回路に接続され、前記セット信号及び前記リセット信号を受信し、スイッチをオン／オフに切り替えるためのラッチ信号を生成する、フローティングラッチ回路と、
前記入力回路と前記フローティング差動回路との間に接続され、前記入力信号に応答して前記差動トリガ信号を生成する、カップリングコンデンサとを備え、前記フローティングラッチ回路は、前記差動トリガ信号の変化に応答して、前記ラッチ信号の状態を変更する、差動フローティング駆動回路。
【請求項１０】
前記フローティングラッチ回路は正帰還を有する、請求項９に記載の差動フローティング駆動回路。
【請求項１１】
前記フローティング差動回路は、
前記リセット信号を生成するための第１のコンパレータと、
前記セット信号を生成するための第２のコンパレータと、
前記第１のコンパレータの反転入力端子と前記第２のコンパレータの反転入力端子との間に接続される抵抗素子とを備え、前記第１のコンパレータの前記反転入力端子及び前記第２のコンパレータの前記反転入力端子は前記フローティング差動回路の入力端子に接続され、前記第１のコンパレータの入力端子は、第１の閾値を介して、前記第２のコンパレータの前記反転入力端子に接続され、前記第２のコンパレータの入力端子は、第２の閾値を介して、前記第１のコンパレータの前記反転入力端子に接続される、請求項９に記載の差動フローティング駆動回路。
【請求項１２】
入力信号を受信するための入力回路と、
トリガ信号を受信し、前記高電位側スイッチをオン／オフに切り替えるための駆動信号を生成する駆動回路と、
前記入力回路と前記駆動回路との間に接続され、前記入力信号に応答して前記トリガ信号を生成する、カップリングコンデンサとを備え、前記駆動回路は、前記入力信号の変化に応答して、前記駆動信号の状態を変更する、高電位側スイッチのためのフローティング駆動回路。
【請求項１３】
前記駆動回路は正帰還を有する、請求項１２に記載の高電位側スイッチのためのフローティング駆動回路。
【請求項１４】
前記駆動回路は、
該駆動回路の入力端子に接続される入力端子を有し、前記トリガ信号を受信する、バッファ回路と、
前記バッファ回路の出力端子に接続される入力端子を有し、前記駆動信号を生成する第１のインバータ回路と、
前記駆動回路のフローティング電源供給端子から前記駆動回路の前記入力端子に接続される第１の抵抗素子と、
前記駆動回路の前記入力端子に接続される第２の抵抗素子と、
該第２の抵抗素子と直列に接続されるとともに、前記駆動回路のフローティンググランド端子に接続される、ラッチトランジスタと、
前記バッファ回路の前記出力端子に接続される入力端子を有する第２のインバータ回路であって、該第２のインバータ回路の出力端子は前記ラッチトランジスタに接続され、該ラッチトランジスタを制御する、第２のインバータ回路とを備える、請求項１２に記載の高電位側スイッチのためのフローティング駆動回路。
【請求項１５】
前記第１の抵抗素子及び前記第２の抵抗素子は、抵抗又はトランジスタ又は電流源によって実装することができる、請求項１４に記載の高電位側スイッチのためのフローティング駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスイッチのための駆動回路に関し、より詳細には、スイッチを駆動するためのフローティング駆動回路に関する。
【背景技術】
【０００２】
種々のパワーコンバータ及びモータドライバがブリッジ回路を利用し、電源から負荷への電力供給を制御する。ブリッジ回路は一般的に、電源に接続される高電位側スイッチと、グランド基準に接続される低電位側スイッチとを有する。高電位側スイッチと低電位側スイッチとの共通ノードは、負荷に接続される。高電位側スイッチ及び低電位側スイッチは一般的に、トランジスタで実装される。高電位側スイッチ及び低電位側スイッチが交互に導通するように制御されるとき、共通ノードにおける電圧レベルが、電源とグランド基準との間で揺れ動く。それゆえ、高電位側スイッチがオンに切り替えられるとき、共通ノードの電圧レベルは電源にシフトする。高電位側スイッチを完全にオンにし、低インピーダンスを達成するために、電源よりも高いゲート駆動電圧が必要とされる。それゆえ、高電位側スイッチのゲート−ソース間は、グランド基準に対してフローティング状態でなければならない。
【０００３】
図１は、ブートストラップコンデンサ４４及びチャージポンプダイオード４０を有し、高電位側スイッチ１０のゲートを駆動するためのフローティング電圧ＶＣＣを生成する従来のブリッジ回路の回路図を示す。高電位側スイッチ１０は入力電圧ＶＩＮを供給される。制御用トランジスタ４５がオンに切り替えられるとき、高電位側スイッチ１０のゲートは、ダイオード４２を介して、グランド基準に接続される。これにより、高電位側スイッチ１０はオフに切り替えられるであろう。制御用トランジスタ４５は、インバータ４３を介して、入力信号ＳＩＮによって制御される。一旦、高電位側スイッチ１０がオフに切り替えられ、低電位側スイッチ２０がオンに切り替えられると、ブーストラップコンデンサ４４は、チャージポンプダイオード４０を介して、バイアス電圧ＶＢによって、フローティング電圧ＶＣＣまで充電されるであろう。低電位側スイッチ２０はグランド基準に接続される。制御用トランジスタ４５をオフに切り替えることにより、フローティング電圧ＶＣＣが、トランジスタ４１を介して、高電位側スイッチ１０のゲートに加えられるであろう。これにより、高電位側スイッチ１０がオンに切り替えられる。チャージポンプダイオード４０とトランジスタ４１との間には抵抗４６が接続される。
【０００４】
この回路の欠点は、高電圧を印加する際にスイッチング損が高いことである。制御用トランジスタ４５は、高電圧（たとえば２００ボルト以上）を印加できるようにするために、高電圧の製造工程を必要とする。しかしながら、高電圧トランジスタの寄生コンデンサは一般的に大きく、それにより、スイッチング信号の立ち上がり時間が長くなり、それゆえ、高電圧トランジスタのスイッチング動作が遅くなるであろう。これによりさらに、高電位側スイッチ１０のスイッチング損が高くなる。それゆえ、このブリッジ回路は、高電圧の応用形態及び高速の応用形態には不適当である。
【０００５】
最近になって開発された数多くのブリッジ回路設計は、高電位側スイッチに適したゲート電圧を生成する方法を含む。いくつかのよく知られている発明には、米国特許第５，３８１，０４４号（Zisa、Belluso、Paparo）、第５，６３８，０２５号（Johnson）及び第５，６７２，９９２号（Nadd）が含まれる。これらのブリッジ回路は、図１に示される回路と同じ欠点を有する。上記の発明の制御用トランジスタは、高電圧を印加する際に高いスイッチング損を生じる。
【０００６】
これらの不都合な点のうちのいくつかを克服するために、ブーストコンバータ技法を利用するブリッジ回路が米国特許第６，３４４，９５９号（Milazzo）において創案されている。しかしながら、この技法は、付加的なスイッチング素子及び他の回路要素を必要とする倍電圧回路を使用するので、駆動回路のコストが増加し、構成が複雑になる。米国特許第６，７８１，４２２号（Yang）及び第６，８３６，１７３号（Yang）のような他の従来技術は、高速の応用形態のための高電位側トランジスタドライバを開示しているが、消費電力が大きくなることが、依然として懸念される問題である。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は従来技術の欠点を克服することである。別の目的は、高電圧の応用形態及び高速の応用形態において高効率の駆動回路を提供するために、高電圧制御用トランジスタ（制御用トランジスタ４５等）を不要にすることである。
【課題を解決するための手段】
【０００８】
本発明によるフローティング駆動回路は、入力信号を受信するための入力回路を備える。ラッチ回路が、トリガ信号を受信するように接続され、ラッチ信号を生成する。そのラッチ信号を用いて、スイッチが駆動される。入力回路とラッチ回路との間にカップリングコンデンサが接続され、入力信号に応答して、トリガ信号を生成する。コンデンサを充電するために、電圧源からラッチ回路のフローティング電源供給端子にダイオードが接続される。そのコンデンサは、ラッチ回路のフローティング電源供給端子とフローティンググランド端子との間に接続され、ラッチ回路に電源電圧を与える。ラッチ回路は、カップリングコンデンサを介して、入力信号によって制御される。入力信号の立ち下がりエッジ及び立ち上がりエッジが、ラッチ回路の状態を決定する。ラッチ回路は、スイッチをオン／オフに切り替えるためにその状態を保持するであろう。それゆえ、高電圧制御用トランジスタは不要である。
【０００９】
そのフローティング駆動回路は、高電圧の応用形態及び高速の応用形態においてスイッチを駆動するための方法を導入する。さらに、そのフローティング駆動回路は、電力を節約するための高効率スイッチング動作を提供する。
【００１０】
これまでの全般的な説明及び以下に記載される詳細な説明はいずれも例示であり、特許請求されるような本発明をさらに詳しく説明することを意図していることを理解されたい。
【発明を実施するための最良の形態】
【００１１】
添付の図面は、本発明をさらに十分に理解できるようにするために含まれており、本明細書に組み入れられ、その一部を構成する。図面は本発明の実施形態を例示しており、その記述とともに、本発明の原理を説明する役割を果たす。
【００１２】
図２は、本発明の一実施形態によるフローティング駆動回路の回路図を示す。その回路は、入力信号ＳＩＮを受信するための入力端子を有する入力回路６０を備える。入力回路６０はインバータとして動作する。ラッチ回路１００の入力端子Ｒ／Ｓがトリガ信号を受信する。ラッチ回路１００はさらに、駆動信号を生成して、高電位側スイッチ１０を駆動するための出力端子Ｑを有する。高電位側スイッチ１０は入力電圧ＶＩＮを供給される。駆動信号はラッチ信号であり、高電位側スイッチ１０はトランジスタで実装される。低電位側スイッチ２０が、高電位側スイッチ１０とグランド基準との間に接続される。
【００１３】
カップリングコンデンサ５０が、入力回路６０の出力端子と、ラッチ回路１００の入力端子Ｒ／Ｓとの間に接続され、入力信号ＳＩＮに応答して、トリガ信号を生成する。ラッチ回路１００は、トリガ信号の変化に応答して、ラッチ信号の状態を変更するであろう。すなわち、入力信号ＳＩＮの変化に応答して、ラッチ信号の状態が変化するであろう。入力信号ＳＩＮの立ち下がりエッジ及び立ち上がりエッジが、ラッチ信号の状態を決定する。ラッチ信号１００は、高電位側スイッチ１０をオン／オフに切り替えるためにその状態を保持するであろう。それゆえ、高電圧制御用トランジスタは不要である。
【００１４】
入力回路６０とラッチ回路１００との間に、分離障壁又は高電圧が生み出されるであろう。それゆえ、カップリングコンデンサ５０は、障壁にかかる高電圧に耐えるために、高電圧コンデンサにする必要がある。ラッチ回路１００は、第１の端子（フローティング電源供給端子）ＶＰ及び第２の端子（フローティンググランド端子）ＶＮを含む。フローティング電源供給端子ＶＰ及びフローティンググランド端子ＶＮは、電源電圧を供給するために用いられる。フローティンググランド端子ＶＮはさらに、高電位側スイッチ１０に接続される。ダイオード３５が、電圧源ＶＤとフローティング電源供給端子ＶＰとの間に接続される。コンデンサ３０が、フローティング電源供給端子ＶＰとフローティンググランド端子ＶＮとの間に接続され、ラッチ回路１００のためのエネルギーを蓄積する。高電位側スイッチ１０がオフに切り替えられるとき、電圧源ＶＤは、コンデンサ３０を充電し、ラッチ回路１００に電源電圧を与えるであろう。
【００１５】
図３は、ラッチ回路１００の一実施形態である。ラッチ回路１００は、正帰還を含むスイッチ駆動回路として動作する。ラッチ回路１００は、バッファ回路１８０と、第１のインバータ回路１８５と、第２のインバータ回路１７０と、ラッチトランジスタ１５０と、第１の抵抗素子１２０と、第２の抵抗素子１２５とを備える。抵抗素子１２０及び１２５は、抵抗又はトランジスタ又は電流源によって実装することができる。バッファ回路１８０の入力端子がラッチ回路１００の入力端子Ｒ／Ｓに接続され、トリガ信号を受信する。第１のインバータ回路１８５は、バッファ回路１８０の出力端子に接続される入力端子を有し、第１のインバータ回路１８５の出力端子においてラッチ信号が生成される。第１のインバータ回路１８５の出力端子は、ラッチ回路１００の出力端子Ｑに接続される。
【００１６】
第１の抵抗素子１２０は、フローティング電源供給端子ＶＰとラッチ回路１００の入力端子Ｒ／Ｓとの間に接続される。第２の抵抗素子１２５は、ラッチトランジスタ１５０と直列に接続される。第２の抵抗素子１２５は、ラッチ回路１００の入力端子Ｒ／Ｓに接続される。ラッチトランジスタ１５０は、フローティンググランド端子ＶＮに接続される。第２のインバータ回路１７０の入力端子が、バッファ回路１８０の出力端子に接続される。第２のインバータ回路１７０の出力端子は、ラッチトランジスタ１５０に接続され、ラッチトランジスタ１５０を制御する。バッファ回路１８０、第２のインバータ回路１７０、ラッチトランジスタ１５０及び第２の抵抗素子１２５は、ラッチ機能のための正帰還ループを形成する。
【００１７】
図４は、ラッチ回路１００の別の実施形態を示す。電流源１１０及び１１５が、図３に示される抵抗素子１２０及び１２５として動作する。図５は、ラッチ回路１００の別の実施形態を示す。トランジスタ１６０及び第３の抵抗素子１６５が、図３に示される第２のインバータ回路１７０として動作する。トランジスタ１６０及び第３の抵抗素子１６５は直列に接続される。第３の抵抗素子１６５はさらに、フローティング電源供給端子ＶＰに接続される。
【００１８】
雑音余裕度を大きくするために、本発明により、図６に示される差動フローティング駆動回路が開発される。その回路は、入力信号ＳＩＮを受信するために、バッファ６６及びインバータ６７を含む入力回路６５を備える。バッファ６６の入力端子及びインバータ６７の入力端子が互いに接続され、入力信号ＳＩＮを受信する。フローティング差動回路９０が、第１のコンパレータ７０と、第２のコンパレータ８０と、抵抗素子９５とを備える。フローティング差動回路９０は、セット信号及びリセット信号を生成するための差動トリガ信号を受信する。フローティングラッチ回路２００が、セット端子Ｓ及びリセット端子Ｒを有し、それぞれセット信号及びリセット信号を受信して、フローティングラッチ回路２００の出力端子Ｑにおいてラッチ信号を生成する。コンデンサ３０がフローティングラッチ回路２００に接続される。
【００１９】
フローティングラッチ回路２００は、差動トリガ信号の変化に応答して、ラッチ信号のラッチ状態を変更するための正帰還を有する。ラッチ信号を用いて、高電位側スイッチ１０が制御される。カップリングコンデンサ５６及び５７が、入力回路６５とフローティング差動回路９０との間に接続され、入力信号ＳＩＮに応答して、差動トリガ信号を生成する。カップリングコンデンサ５６は、入力回路６５のバッファ６６の出力端子と、フローティング差動回路９０の入力端子との間に接続される。カップリングコンデンサ５７は、入力回路６５のインバータ６７の出力端子と、フローティング差動回路９０の別の入力端子との間に接続される。差動トリガ信号はディファレンシャルモードで生成されるので、コモンモード雑音が、差動フローティング駆動回路の動作を妨げる可能性はない。
【００２０】
第１のコンパレータ７０の出力端子は、フローティングラッチ回路２００のリセット端子Ｒに接続されており、リセット信号を生成する。第２のコンパレータ８０の出力端子は、フローティングラッチ回路２００のセット端子Ｓに接続されており、セット信号を生成する。抵抗素子９５は、コンパレータ７０の反転入力端子とコンパレータ８０の反転入力端子との間に接続され、終端するためのインピーダンスを与える。コンパレータ７０の反転入力端子及びコンパレータ８０の反転入力端子は、フローティング差動回路９０の入力端子に接続される。第１のコンパレータ７０の入力端子は、第１の閾値７５を介して、第２のコンパレータ８０の反転入力端子に接続される。第２のコンパレータ８０の入力端子は、第２の閾値８５を介して、第１のコンパレータ７０の反転入力端子に接続される。それゆえ、リセット信号及びセット信号は、差動トリガ信号がディファレンシャルモードにおいて生成されるときにのみ、生成されることができる。それに加えて、ラッチ信号の状態を変更するためには、差動トリガ信号の振幅が、第１の閾値又は第２の閾値よりも高くなければならない。
【００２１】
図７は、フローティングラッチ回路２００を示す。その回路は、インバータ２１０、２１５及びＮＡＮＤゲート２３０、２３５を含むＲＳラッチ回路である。インバータ２１０の入力端子がセット端子Ｓに接続される。インバータ２１５の入力端子がリセット端子Ｒに接続される。インバータ２１０の出力端子がＮＡＮＤゲート２３０の入力端子に接続される。インバータ２１５の出力端子がＮＡＮＤゲート２３５の入力端子に接続される。ＮＡＮＤゲート２３０の出力端子は、フローティングラッチ回路２００の出力端子Ｑにおいてラッチ信号を生成する。ＮＡＮＤゲート２３０の出力端子はさらに、ＮＡＮＤゲート２３５の別の入力端子に接続される。ＮＡＮＤゲート２３５の出力端子は、ＮＡＮＤゲート２３０の別の入力端子に接続され、ラッチ動作のための正帰還を形成する。
【００２２】
本発明の範囲又は精神から逸脱することなく、本発明の構造に対して種々の変更及び改変を行うことができることは当業者には明らかであろう。上記の事柄を考慮して、本発明の変更及び改変が添付の特許請求の範囲又はそれらの均等物の範囲内に入るという条件で、本発明はそれらの変更及び改変を網羅することを意図している。
【図面の簡単な説明】
【００２３】
【図１】従来のブリッジ回路の回路図である。
【図２】本発明によるフローティング駆動回路の好ましい実施形態の回路図である。
【図３】本発明によるラッチ回路の一実施形態の回路図である。
【図４】本発明によるラッチ回路の別の実施形態の回路図である。
【図５】本発明によるラッチ回路の別の実施形態の回路図である。
【図６】本発明による差動フローティング駆動回路の一実施形態の回路図である。
【図７】ＲＳラッチ回路の一実施形態の回路図である。
【符号の説明】
【００２４】
１０  高電位側スイッチ
２０  低電位側スイッチ
５０  カップリングコンデンサ
６０  入力回路
１００  ラッチ回路
１１０、１１５  電流源
１２０  第１の抵抗素子
１２５  第２の抵抗素子
１５０  ラッチトランジスタ
１６０  トランジスタ
１６５  第３の抵抗素子
１７０  第２のインバータ回路
１８０  バッファ回路
１８５  第１のインバータ回路
ＳＩＮ  入力信号
ＶＰ  第１の端子（フローティング電源供給端子）
ＶＮ  第２の端子（フローティンググランド端子）
ＶＤ  電圧源
【図１】
2008011088.tif 000003
【図２】
2008011088.tif 000004
【図３】
2008011088.tif 000005
【図４】
2008011088.tif 000006
【図５】
2008011088.tif 000007
【図６】
2008011088.tif 000008
【図７】
2008011088.tif 000009