(57)【要約】【課題】パターン設計時に行う計算のタイミング収束を短時間で行うこと。【解決手段】本発明は、回路設計データから生成された物理レイアウトデータを用いて転写シミュレーション計算および段差シミュレーション計算を行い、当該転写シミュレーション計算および段差シミュレーション計算の結果と予め設定した基準との比較を行う工程と（ステップＳ１０５〜Ｓ１０６）、前記比較の結果、前記基準を満たしている場合には物理レイアウトから得られるパラメータを用いて電気的特性の計算を行い、前記基準を満たしていない場合には前記転写シミュレーション計算の結果を前記パラメータに反映させて電気的特性の計算を行いパラメータの抽出を行う工程と（ステップＳ１１０、Ｓ１１１、Ｓ１０２〜Ｓ１０４）を備えることを特徴とするパターン設計方法。【選択図】図１
2008293240.tif 000002
【特許請求の範囲】
【請求項１】
回路設計データから生成された物理レイアウトデータを用いて転写シミュレーション計算および段差シミュレーション計算を行い、当該転写シミュレーション計算および段差シミュレーションの結果と予め設定した基準との比較を行う工程と、
前記比較の結果、前記基準を満たしている場合には前記物理レイアウトから得られるパラメータを用いて電気的特性の計算を行い、前記基準を満たしていない場合には前記転写シミュレーション計算および段差シミュレーションの結果を前記パラメータに反映させて電気的特性の計算を行いパラメータの抽出を行う工程と
を備えることを特徴とするパターン設計方法。
【請求項２】
前記基準は、前記物理レイアウトのパターンの転写後の幅の許容値、段差の許容値を含む
ことを特徴とする請求項１記載のパターン設計方法。
【請求項３】
前記電気的特性の計算を行う際に用いる前記パラメータは、前記物理レイアウトを構成する各層のパターンの線幅および前記線幅のばらつき量、各層の層間膜の厚さおよび前記厚さのばらつき量、誘電率の値および前記誘電率のばらつき量、および前記物理レイアウトを構成する各層のパターンの線幅および前記線幅のばらつき量、各層の層間膜の厚さおよび厚さのばらつき量を含む
ことを特徴とする請求項１記載のパターン設計方法。
【請求項４】
回路設計データから生成された物理レイアウトデータを用いて転写シミュレーション計算および段差シミュレーションを行い、当該転写シミュレーションおよび段差シミュレーション計算の結果と予め設定した基準との比較を行う工程と、
前記比較の結果、前記基準を満たしている場合には前記物理レイアウトから得られるパラメータを用いて電気的特性の計算を行う工程と、
前記比較の結果、前記基準を満たしていない場合には当該基準を満たさない部分の座標の断面方向の物理レイアウトの抵抗値および容量値を計算し、当該計算の結果が予め設定した許容範囲内であれば前記物理レイアウトから得られるパラメータを用いて電気的特性の計算を行い、許容範囲内でなければ前記転写シミュレーション計算および段差シミュレーションの結果を前記パラメータに反映させて電気的特性の計算を行いパラメータの抽出を行う工程とを備えることを特徴とするパターン設計方法。
【請求項５】
半導体集積回路の設計データより半導体回路の抵抗値および容量値を抽出し、タイミング検証を行うパターン設計方法において、
前記半導体集積回路の設計データから物理レイアウトを構成する機能セルの配置配線を行う工程と、
前記物理レイアウトの線幅、段差、抵抗値、容量値および抵抗値と容量値との積に関する各パラメータの値および各ばらつきの設定値を取得する工程と、
前記物理レイアウトの半導体基板上における転写像の線幅および段差の計算を行う工程と、
前記計算の結果、半導体基板上における転写像の線幅および段差の両方が前記ばらつきの範囲内である場合は前記物理レイアウトから得られるパラメータを用いて電気的特性の計算を行い、前記線幅および段差いずれかが前記ばらつきの範囲外である場合は前記ばらつきの値と計算値とを比較して前記物理レイアウトおよび段差の修正が必要であるかを判断する工程と、
前記判断の結果、段差および物理レイアウトの修正が必要である場合には修正を行い、修正が不要である場合は前記ばらつきの範囲を超える箇所に対する容量値の再計算が必要であるかを判断する工程と、
前記容量値の再計算が不要である場合は前記物理レイアウトから得られるパラメータを用いて電気的特性の計算を行い、必要である場合は容量値を計算後、当該容量値と抵抗値との積を算出し、当該積が前記ばらつきの範囲外である場合は容量抽出のパラメータの変更を行う工程と
を備えることを特徴とするパターン設計方法。
【請求項６】
半導体集積回路の設計データより半導体回路の抵抗値および容量値を抽出し、タイミング検証を行うパターン設計工程において、
予め、前記半導体回路の抵抗値、容量値、抵抗値と容量値との積に関する各パラメータの値、前記半導体回路のパターンの転写後の寸法に関する情報および段差に関する情報の許容範囲を設定する工程と、
前記設計データを構成する各機能ブロックを配置配線した物理レイアウトの半導体基板上における転写後の寸法に関する情報を求める工程と、
前記物理レイアウトの半導体基板上における断面方向の段差に関する情報を求める工程と、
前記許容範囲と、前記転写後の寸法に関する情報および前記段差に関する情報とを比較する工程と、
前記比較の結果、前記許容範囲に収まる場合はスケマティック検査およびデザインルールチェック、近接効果補正、近接効果検証処理を行う工程と、
前記比較の結果、前記転写後の寸法に関する情報および前記段差に関する情報のいずれかが前記許容範囲に収まらない場合は、その許容範囲に収まらないパターンの半導体基板上の座標における断面方向の物理レイアウト部分の抵抗値および容量値を電磁方程式を用いて算出する工程と、
前記算出の結果と前記許容範囲とを再び比較し、前記算出の結果が予め設定したばらつき量を加味した抵抗値および容量値の範囲内である場合は前記物理レイアウトから得られるパラメータを用いて電気的特性の計算を行う工程と、
前記転写後の寸法に関する情報および前記段差に関する情報のいずれかが前記許容範囲に収まらない場合はその転写後の寸法に関する情報および段差に関する情報をライブラリに登録する工程と、
前記物理レイアウトの抵抗値と容量値との積を求めて前記許容範囲と比較をする工程と、
前記抵抗値と容量値との積が前記許容範囲に収まる場合は前記物理レイアウトから得られるパラメータを用いて電気的特性の計算を行う工程と、
前記抵抗値と容量値との積が前記許容範囲に収まらない場合は前記物理レイアウトから得られるパラメータを変更する工程と
を備えることを特徴とするパターン設計方法。
【請求項７】
回路設計データから生成された物理レイアウトデータを用いて転写シミュレーション計算および段差シミュレーション計算を行い、当該転写シミュレーションおよび段差シミュレーション計算の結果と予め設定した基準との比較を行うステップと、
前記比較の結果、前記基準を満たしている場合には前記物理レイアウトから得られるパラメータを用いて電気的特性の計算を行い、前記基準を満たしていない場合には前記転写シミュレーション計算の結果を前記パラメータに反映させて電気的特性の計算を行いパラメータの抽出を行うステップと
をコンピュータによって実行させることを特徴とするパターン設計プログラム。
【請求項８】
回路設計データから生成された物理レイアウトデータを用いて転写シミュレーション計算および段差シミュレーション計算を行い、当該転写シミュレーション計算の結果および段差シミュレーションの結果と予め設定した基準との比較を行う手段と、
前記比較の結果、前記基準を満たしている場合には前記物理レイアウトから得られるパラメータを用いて電気的特性の計算を行い、前記基準を満たしていない場合には前記転写シミュレーション計算の結果を前記パラメータに反映させて電気的特性の計算を行いパラメータの抽出を行う手段と
を備えることを特徴とするパターン設計装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば半導体集積回路の設計データより半導体回路の電気的特性である抵抗値および容量値を抽出し、タイミング検証を行うパターン設計方法、パターン設計プログラムおよびパターン設計装置に関する。
【背景技術】
【０００２】
近年の半導体製造技術の進歩は非常に目覚しく、最小加工寸法０．１μm以下のサイズの半導体が量産されている。このようなデバイスの微細化に伴って前世代では問題とならなかったプロセスばらつきの影響で、デバイスが意図した性能に製造されないということが生じてきている。
【０００３】
プロセスばらつきの影響を直接的に受けるのはレイアウトの忠実度、およびタイミング収束である。レイアウトの忠実度の問題については、忠実度を向上させる方法の一つとして加工プロセス後の寸法が所望パターンに形成されるように、予め設計パターンに補助パターンを付加する光近接効果補正（ＯＰＣ：Optical Proximity Correction）またはプロセス近接効果補正（ＰＰＣ:Process proximity Correction）技術など(以下、ＰＰＣ手法と呼ぶ)が特許文献１で報告されている。
【０００４】
一方、タイミング収束の問題については特性抽出を行う段階で設計データとウエハ基板上の転写イメージとの乖離が抽出精度を悪化させる問題が顕著となっている中、微細化に伴って、プロセス変動によって設計パターンがウエハ上に転写された際の設計パターンと、転写イメージとの微細な形状の差異がタイミング収束に影響する問題が深刻化している。
【０００５】
現在では上記二つの問題のほかに、デバイスの縦構造（断面構造）に生じる膜厚ばらつき等も容量抽出の際に考慮する必要がある。すなわち、図７に示すように、レイアウトの考慮はデバイスのx-y断面の考慮であり、断面構造の考慮はデバイスのx-z方向の考慮である。実際はプロセス変動があるため、x-y平面のレイアウトのウエハ基板上における転写像を考慮する必要がある。
【０００６】
一方、x-z方向の断面構造もプロセス変動で膜厚がばらつくので各層にばらつきが含まれることになる。このようなx-y,x-zの変動をいかにして容量抽出のテクノロジファイルに取り込むかが高精度化のポイントとなる。
【０００７】
容量抽出の高精度化という目的でこれまで提案されている技術の一つに、回路の電気的特性を考慮した設計補正ルールに基づきパターンの設計を行い、生成した設計パターンがプロセスのマージンを満たすように設計データに対するマスクデータの作成を行う方法がある（特許文献２）。上記電気的特性とは例えば回路の容量値で、あらかじめ決められている容量値のスペックを満たすような設計パターンの作成がなされ、さらにその設計パターンのウエハ基板上における転写像が電気的特性を満たすスペックと関連付けられたプロセスマージンを満たすようマスクパターンが作成される。
【０００８】
また、特許文献３では、設計パターンに対してエッチング後のウエハ基板上における形状と設計パターンとの差異をあらかじめテストパターンを使って準備し、実際に処理をするレイアウトの寸法に応じて前記差異を対応付けることでウエハ基板上の仕上がり寸法を反映した回路パターンを作成し、抽出ツールへの入力とすることが提案されている。
【０００９】
これらの技術の代表的な処理の流れを図８のフローチャートに示す。これらの手法によれば、あらかじめ決められた容量値を満たすように設計パターンを修正する、あるいはマスクパターンデータを作成することが可能で、特性上問題となるレイアウトを回避することができる。
【００１０】
さらに、特性上問題となる箇所を対策した後のレイアウトを用いて抽出を行うことが可能である。すなわち、図８のフローチャートで修正処理がなされた物理レイアウト（ステップＳ８０５）を用いて電気的特性の計算（ステップＳ８０２）がなされる。上記二つの先願の手法は、図７のXY平面のレイアウトに対して対策を行い、x-y平面の代表レイアウトを作成し、x-z平面の断面構造と対応させて抽出を行うためのアプローチである。
【００１１】
【特許文献１】特開平９−３１９０６７号公報
【特許文献２】特開２００６−０３８８９６号公報
【特許文献３】特開２００１−２３０３２３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、従来の方法（図８に示すステップＳ８０５〜Ｓ８０８）では、さまざまな対応がなされるために、抽出の際の特性スペックが未達である度にレイアウト設計修正を行ない、図８に示すステップＳ８０５〜Ｓ８０８の処理を繰り返し行うことになり、多大な計算時間が必要となる。
【課題を解決するための手段】
【００１３】
本発明はこのような課題を解決するために成されたものである。すなわち、本発明は、回路設計データから生成された物理レイアウトデータを用いて転写シミュレーション計算および段差シミュレーション計算を行い、当該転写シミュレーション計算および段差シミュレーションの結果と予め設定した基準との比較を行う工程と、前記比較の結果、基準を満たしている場合には物理レイアウトから得られるパラメータを用いて電気的特性の計算を行い、基準を満たしていない場合には転写シミュレーション計算および段差シミュレーション計算の結果をパラメータに反映させて電気的特性の計算を行いパラメータの抽出を行う工程とを備えるパターン設計方法である。
【００１４】
このような本発明では、物理レイアウトデータを用いた転写シミュレーション計算および段差シミュレーション計算の結果が予め設定した基準を満たさない場合、その転写シミュレーション計算および段差シミュレーション計算の結果を反映させたパラメータによって電気的特性の計算を行い、パラメータの抽出を行うことから、予測されるプロセスのばらつきを迅速に電気的特性の計算に反映できるようになる。
【００１５】
また、本発明は、回路設計データから生成された物理レイアウトデータを用いて転写シミュレーション計算を行い、当該転写シミュレーション計算の結果と予め設定した基準との比較を行う工程と、前記比較の結果、前記基準を満たしている場合には物理レイアウトから得られるパラメータを用いて電気的特性の計算を行う工程と、前記比較の結果、前記基準を満たしていない場合には当該基準を満たさない部分の座標の断面方向の物理レイアウトでの抵抗値および容量値を計算し、当該計算の結果が予め設定した許容範囲内であれば物理レイアウトから得られるパラメータを用いて電気的特性の計算を行い、許容範囲内でなければ転写シミュレーション計算の結果を前記パラメータに反映させて電気的特性の計算を行いパラメータの抽出を行う工程とを備えるパターン設計方法である。
【００１６】
このような本発明では、物理レイアウトデータを用いた転写シミュレーション計算の結果が予め設定した基準を満たさない場合、その基準を満たさない部分の座標の断面方向の物理レイアウトでの抵抗値および容量値を計算し、この計算結果が予め設定した許容範囲を超える場合、転写シミュレーション計算の結果を反映させたパラメータによって電気的特性の計算を行うことから、抵抗値および容量値が許容範囲を超えると予測されるプロセスのばらつきを迅速に電気的特性の計算に反映できるようになる。
【００１７】
また、本発明は、半導体集積回路の設計データより半導体回路の抵抗値および容量値を抽出し、タイミング検証を行うパターン設計方法において、半導体集積回路の設計データから物理レイアウトを構成する機能セルの配置配線を行う工程と、物理レイアウトの線幅、段差、抵抗値、容量値および抵抗値と容量値との積に関する各パラメータの値および各ばらつきの設定値を取得する工程と、物理レイアウトの半導体基板上における転写像の線幅および段差の計算を行う工程と、前記計算の結果、半導体基板上における転写像の線幅および段差の両方が前記ばらつきの範囲内である場合は物理レイアウトから得られるパラメータを用いて電気的特性の計算を行い、前記線幅および段差いずれかが前記ばらつきの範囲外である場合は前記ばらつきの値と計算値とを比較して物理レイアウトおよび段差の修正が必要であるかを判断する工程と、前記判断の結果、段差および物理レイアウトの修正が必要である場合には修正を行い、修正が不要である場合は前記ばらつきの範囲を超える箇所に対する容量値の再計算が必要であるかを判断する工程と、容量値の再計算が不要である場合は物理レイアウトから得られるパラメータを用いて電気的特性の計算を行い、必要である場合は容量値を計算後、当該容量値と抵抗値との積を算出し、当該積が前記ばらつきの範囲外である場合は容量抽出のパラメータの変更を行う工程とを備えるパターン設計方法である。
【００１８】
このような本発明では、物理レイアウトデータを用いた転写像の線幅および段差のシミュレーション計算の結果が予め設定したばらつきの範囲に収まらない場合、その基準を満たさない部分についての物理レイアウトを修正し、容量値の再計算が必要な場合は再計算した後、その計算値がばらつきの範囲外である場合は電気的特性の計算に用いるパラメータの変更を行うことから、予測されるプロセスのばらつきを迅速に電気的特性の計算に反映できるようになる。
【００１９】
また、本発明は、半導体集積回路の設計データより半導体回路の抵抗値および容量値を抽出し、タイミング検証を行うパターン設計工程において、予め、半導体回路の抵抗値、容量値、抵抗値と容量値との積に関する各パラメータの値、半導体回路のパターンの転写後の寸法に関する情報および段差に関する情報の許容範囲を設定する工程と、設計データを構成する各機能ブロックを配置配線した物理レイアウトの半導体基板上における転写後の寸法に関する情報を求める工程と、物理レイアウトの半導体基板上における断面方向の段差に関する情報を求める工程と、前記許容範囲と、前記転写後の寸法に関する情報および前記段差に関する情報とを比較する工程と、前記比較の結果、前記許容範囲に収まる場合はスケマティック検査およびデザインルールチェック、近接効果補正、近接効果検証処理を行う工程と、前記比較の結果、前記転写後の寸法に関する情報および前記段差に関する情報のいずれかが前記許容範囲に収まらない場合は、その許容範囲に収まらないパターンの半導体基板上の座標における断面方向の物理レイアウト部分の抵抗値および容量値を電磁方程式を用いて算出する工程と、前記算出の結果と前記許容範囲とを再び比較し、前記算出の結果が予め設定したばらつき量を加味した抵抗値および容量値の範囲内である場合は前記物理レイアウトから得られるパラメータを用いて電気的特性の計算を行う工程と、前記転写後の寸法に関する情報および前記段差に関する情報のいずれかが前記許容範囲に収まらない場合はその転写後の寸法に関する情報および段差に関する情報をライブラリに登録する工程と、物理レイアウトの抵抗値と容量値との積を求めて前記許容範囲と比較をする工程と、前記抵抗値と容量値との積が前記許容範囲に収まれる場合は前記物理レイアウトから得られるパラメータを用いて電気的特性の計算を行う工程と、前記抵抗値と容量値との積が前記許容範囲に収まらない場合は物理レイアウトから得られるパラメータを変更する工程とを備えるパターン設計方法である。
【００２０】
このような本発明では、物理レイアウトデータを用いた転写後の線幅および段差のシミュレーション計算の結果が予め設定したばらつきの範囲に収まらない場合、その転写後の寸法および段差に関する情報をライブラリに登録し、さらに抵抗値と容量値との積が許容範囲に収まらなければパラメータを変更することから、予測されるプロセスのばらつきを迅速に電気的特性の計算に反映できるようになる。
【００２１】
また、本発明は、回路設計データから生成された物理レイアウトデータを用いて転写シミュレーション計算を行い、当該転写シミュレーション計算の結果と予め設定した基準との比較を行うステップと、前記比較の結果、前記基準を満たしている場合には物理レイアウトから得られるパラメータを用いて電気的特性の計算を行い、前記基準を満たしていない場合には転写シミュレーション計算の結果をパラメータに反映させて電気的特性の計算を行うステップとをコンピュータによって実行させるパターン設計プログラムを提供する。
【００２２】
このような本発明では、物理レイアウトデータを用いた転写シミュレーション計算の結果が予め設定した基準を満たさない場合、その転写シミュレーション計算の結果を反映させたパラメータによって電気的特性の計算を行うことから、予測されるプロセスのばらつきを迅速に電気的特性の計算に反映できるようになる。
【００２３】
また、本発明は、回路設計データから生成された物理レイアウトデータを用いて転写シミュレーション計算を行い、当該転写シミュレーション計算の結果と予め設定した基準との比較を行う手段と、前記比較の結果、前記基準を満たしている場合には物理レイアウトから得られるパラメータを用いて電気的特性の計算を行い、前記基準を満たしていない場合には転写シミュレーション計算の結果をパラメータに反映させて電気的特性の計算を行い回路パターンの抽出を行う手段とを備えるパターン設計装置である。
【００２４】
このような本発明では、物理レイアウトデータを用いた転写シミュレーション計算の結果が予め設定した基準を満たさない場合、その転写シミュレーション計算の結果を反映させたパラメータによって電気的特性の計算を行うことから、予測されるプロセスのばらつきを迅速に電気的特性の計算に反映できるようになる。
【発明の効果】
【００２５】
したがって、本発明によれば、パターン設計時に行う計算のタイミング収束を短時間で行うことが可能となり、転写シミュレーションと電気的特性との両スペックを満たすレイアウト設計を容易に行うことが可能となる。また、設計工数を削減することが可能となり、その結果、やり直し工程がなくなる分、製造するマスク枚数を削減することが可能となる。また、最終的に製品の歩留まり向上や更なる狭パターンの半導体装置を製造することが可能となる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施の形態を図に基づき説明する。
【００２７】
（第１実施形態）
図１は、第１実施形態に係るパターン設計方法を説明するフローチャートである。この方法は、図８に示す従来方法と同じステップＳ１０１〜Ｓ１０４およびステップＳ１０５、ステップＳ１０７〜Ｓ１０９に、レイアウトの形状スクリーニングの処理であるステップＳ１０６、ステップＳ１１０〜Ｓ１１１と、前記処理を行う際に必要なパラメータの入力を加えたものである。
【００２８】
また、図２は、図１に示す本実施形態の主要処理部分の詳細を示すフローチャートであり、図２に示す処理を示す符号のうち図１と同じ符号は同じ処理を表している。
【００２９】
以下、図１および図２のフローチャートに沿って本実施形態を説明する。先ず、配置配線ツールを用いてライブラリから設計データ等を取得する（ステップＳ１０１）。設計データとしては、例えばセルライブラリ、配置配線テクノロジファイル、回路接続情報が挙がられる。
【００３０】
次に、配置配線ツールによって物理レイアウトのデータを生成し（ステップＳ１０５）、この物理レイアウトのデータに対してレイアウトの形状スクリーニングを行う（ステップＳ１０６）。
【００３１】
形状スクリーニングでは、物理レイアウトのデータを用いて転写シミュレーションを行い、シミュレーション計算後のパターンの線幅や段差が予め入力した各種スペックの範囲内であるかを判断する。
【００３２】
ここで、各種スペックとしては、パターンの線幅、膜厚ばらつき等のデバイスばらつき、Typical構造、メタル、層間膜各パラメータの成膜ばらつきおよびTypical構造の容量値に対するばらつき（差分）、容量、抵抗、容量×抵抗のスペック等が挙げられる。
【００３３】
具体的には、物理レイアウトのデータに対するマスクデータを作成し、作成したマスクレイアウトに対する転写シミュレーションおよびＣＭＰ（Chemical Mechanical Polishing）シミュレーション（または被覆率シミュレーション）を行う。
【００３４】
形状スクリーニングの詳細を図２のフローチャートに沿って説明する。先ず、ＯＰＣ・転写シミュレーション、段差（ＣＭＰ）シミュレーションを行う（ステップＳ１２１）。ＯＰＣ・転写シミュレーションの光学条件の一例は、露光波長193nm,NA＝0.75,σ＝0.85、2/3輪帯に設定している。
【００３５】
また、露光量マージン内で複数の条件に対して転写像を計算する。露光量は13.5mJセンターで0.5mJステップずつ変動させ、デフォーカス量はベストフォーカス±0.2μｍの範囲を0.05μｍステップで計算する。なお、ドーズ・フォーカス条件の設定値は100nmのラインアンドスペースをターゲットとしている。一方、段差シミュレーションは、あらかじめテストパターンを用いてＣＭＰ処理を行い、製品のプロセス条件とＣＭＰの段差の相関データを取得する。
【００３６】
各シミュレーションの結果から得られた物理レイアウトのパターンの線幅および段差の結果と、予め入力した線幅、膜厚ばらつきの値とを比較し、シミュレーションの結果が線幅および膜厚のばらつきの範囲内であるか否かを判断する（ステップＳ１２２）。ばらつきの範囲内であれば（ステップＳ１２２でＹｅｓ）、物理レイアウトによるパラメータを用いた電気的特性の計算（以下、「通常処理」と言う。）を行う。
【００３７】
ここで、電気的特性の計算（例えば、容量抽出）を行う際に用いる物理レイアウトによるパラメータとしては、物理レイアウトを構成する各層の線幅、各層の層間膜の厚さ、誘電率、および物理レイアウトを構成する各層の線幅、各層の層間膜の厚さ、誘電率のばらつき量が挙げられる。
【００３８】
一方、線幅、膜厚ばらつきの変動範囲外である場合は（ステップＳ１２２でＮｏ）、ばらつきの範囲外である箇所の断面構造を用いて容量の計算を行う（ステップＳ１２３）。このとき複数の箇所の容量を計算して、周辺の環境が容量に反映されるようにする。さらに計算した容量値と、予め入力した容量値のスペックとを比較して、容量値のスペックを満たしていれば通常処理を行う（ステップＳ１２３でＹｅｓ）。
【００３９】
一方、容量値のスペックを満たさない場合は、満たさない箇所の断面構造の情報、メタルの形状、厚さ、高さ、および層間膜の形状、厚さ、高さの情報をテクノロジファイルライブラリに登録する（ステップＳ１１０）。ここで、容量のスペックは、デバイスの断面構造の典型的な構造をあらかじめ決めて、その構造に対する容量の値を計算しておく。そして計算された容量値の±X％を容量値のスペックとする。Xの値は、デバイスの世代、容量抽出に求める精度などにより異なるが、本実施形態では±10%とした。
【００４０】
こうして、形状シミュレーションによってスクリーニングされ、容量値の計算が行われた断面構造はスクリーニングが終了するとライブラリの中に複数存在することになる。
【００４１】
図３はテクノロジファイルライブラリのイメージ図を示している。テクノロジファイルには登録された断面構造のすべての値が入力されているが、その先頭に、メタル(Metal)および層間膜(Layer1,…Layer N)の厚さ、幅の値の平均値（typical）、最大値（worst）、最小値（best）、容量値および抵抗値の平均値（typical）、最大値（worst）、最小値(best)が登録されている。本実施形態の処理フローにおけるライブラリ更新（ステップＳ１１０）では、テクノロジファイルのtypical, best, worstが更新される。
【００４２】
ライブラリを更新した後は、断面構造をもとにすべての抵抗値を計算し、容量値×抵抗値を算出する（ステップＳ１２４）。なお、容量値の結果をもとに優先順位をつけて容量値が最大、最小、平均値である断面構造の容量値×抵抗値を計算することもできる。
【００４３】
そして、再計算された容量値×抵抗値と予め与えられた容量値×抵抗値のスペックとを比較して、計算された値が変動範囲内であればテクノロジファイルライブラリへの登録のみとなる。一方、変動範囲を超えていたら容量抽出ツール用のテクノロジファイルの書き換えを行う（ステップＳ１１１）。
【００４４】
図４は、本実施形態で用いたレイアウトの容量計算結果の例を示す図である。図のグラフで横軸はメタル線幅に関するレイアウトバリエーション、縦軸が容量値(pF/m)を示している。グラフではレイアウトバリエーション(x-y平面のレイアウト)ごとにさらに断面構造（x-z方向の膜厚等）が異なる６種類の構造の容量値を示している。
【００４５】
このうち、四角マークと菱形マークとは、線幅変動の範囲のスペックの範囲内なので、通常処理を行ったものである。＋マークと＊マークは線幅変動の範囲のスペックを満たさなかったので、容量計算を行ったものである。この計算の結果、容量に関するスペックを満たさなかったので、テクノロジファイル用ライブラリに登録となっている。
【００４６】
さらに三角マークと丸マークに関しては、図２のステップＳ１２２〜Ｓ１２５の各段階でスペック外であったのでテクノロジファイルの再作成を行っている。そして、この三角マーク、丸マークの縦構造を反映したテクノロジファイルで容量抽出を行う。
【００４７】
三角マークと丸マークの容量値は、予め与えられた容量値のスペック（最大−最小幅）に対して、最大値最小値とも５％以上の差があった。ある世代の製品のテスト回路を用いた遅延計算では、スペックの最大最小の容量値であった場合、この配線容量値による遅延へのインパクトが７％程度で遅延値は＋121psであった。
【００４８】
一方、本実施形態で作成した容量抽出ファイルでは、遅延に対する配線容量のインパクトが５％で遅延値としては96psあることがわかった。本実施形態の手法を用いたことによって容量値×抵抗値のコーナーをより現実的なものに更新することができ、結果として遅延計算の精度を向上させることができる。
【００４９】
なお、本実施形態で用いた転写シミュレーションの光学条件はこれに限られるものではなく、処理するレイアウトに応じて変えることができる。また、これらの条件は、製品の立ち上げ時期から、プロセス条件が成熟するまでさまざまな条件に対応することができる。
【００５０】
さらに、本実施形態の処理をするにあたり電気的特性を考慮して処理の優先度をつけてもよい。すなわち、回路のクリティカルパスにあたる部分は転写シミュレーションを必ず行い、それ以外の領域は通常の検証処理を行うということも可能である。
【００５１】
また、メタルの線幅および段差の検証ができれば、本実施形態のような転写シミュレーションおよび段差シミュレーションと異なる方法での検証を行ってもよい。また、線幅および段差検証の結果のフィードバックは抽出ツールによってさまざまであるので、本実施形態のテクノロジファイルおよび図３に示すテクノロジファイルライブラリの仕様は用いるツールによってさまざまである。
【００５２】
（実施効果）
本実施形態のパターン設計方法を用いることにより、デバイスのレイアウト、および断面構造のばらつきをテクノロジファイルにフィードバックすることで抽出の精度を上げることが可能となる。また、こうした容量抽出の精度向上により、これまで過剰に追い込んでいた容量のコーナーが緩和され、抽出に必要な設計マージンが減少し、設計マージンの浪費を防止することが可能となる。
【００５３】
（第２実施形態）
第２実施形態に係るパターン設計方法は、上記説明した第１実施形態にかかるステップを配置配線ツールの内部で行うものである。第２実施形態に係るパターン設計方法の流れを図５、図６に示す。
【００５４】
図５に示すステップＳ５００は、配意配線ツールに対する各種スペックの入力である。入力にはセルライブラリ、テクノロジ、回路接続情報等の配置配線ツールの通常の入力のほか形状スクリーニングに必要な線幅、厚さばらつき、デバイスの典型的な断面構造、各層の膜厚ばらつき、典型的なデバイスの縦構造に対する容量に対する差分のスペックなどがある。
【００５５】
本実施形態では、配置配線ツールによって生成された物理レイアウトに対して配置配線ツールに内蔵されたエンジンが形状シミュレーションを行い、その結果を容量抽出ツールに渡す。すなわち、配置配線ツールでのデータ取得（ステップＳ５０１）を行った後、先に説明した物理レイアウトからの転写シミュレーション、段差シミュレーション、各シミュレーション結果とスペックとの比較、比較結果に応じたテクノロジファイルの更新もしくは作成を行い（ステップＳ５０２）、電気的特性の計算（ステップＳ５０３）、遅延計算（ステップＳ５０４）、静的タイミング検証（ステップＳ５０５）を行う。
【００５６】
具体的には、図６に示すように、配置配線ツールによって得られる物理レイアウトの図形情報とレイアウトx-y方向のばらつき、およびx-z方向の膜厚ばらつきの情報に基づき、段差および被覆率シミュレーション（ステップＳ６０１）、ならびに転写シミュレーション（ステップＳ６０２）を実行する。
【００５７】
つまり、断面構造の配置配線ツールの形状シミュレータにおいて、レイアウトの縦構造に関しては段差および被覆率シミュレータが、レイアウトに関しては転写シミュレーションのシミュレータが動く。
【００５８】
そして、ステップＳ６０３、６０４で、段差および線幅がばらつきの範囲内であれば通常処理を行う（ステップＳ６１３）。一方、ばらつきの範囲外の場合はレイアウト修正が必要であるか（ステップＳ６０５）、被覆率補正が必要であるか（ステップＳ６０６）を予め与えられた線幅ばらつき、および段差ばらつきをもとに判断し、修正が必要であれば行う（ステップＳ６０７、Ｓ６０８）。
【００５９】
そして、変更したレイアウトに対して再度ばらつきの範囲内であるか否かの判断を行う（ステップＳ６０３、Ｓ６０４）。一方、上記変更が必要ない場合は、予め与えられたスペックをもとに厳密計算が必要であるかを判断し（ステップＳ６０９）、厳密計算が必要ない場合は通常処理（ステップＳ６１３）を行い、必要である場合は容量計算をおこなって容量を計算し、さらにデバイスの縦構造をもとに抵抗値×容量値を算出する（ステップＳ６１０）。
【００６０】
この抵抗値×容量値が予め与えられた容量値×抵抗値のスペックの範囲内であれば通常処理を行い（ステップＳ６１１でＮｏ）、範囲外であれば新しいテクノロジファイルを作成し（ステップＳ６１２）、容量抽出ツールに渡す。
【００６１】
容量値×抵抗値のスペックは、製品のタイミング制約に基づいて与えられた、デバイスの典型的な縦構造の容量値×抵抗値に対する差分で定義されている。本実施形態での処理結果は第１実施形態の処理結果（図４参照）と等しい（遅延へのインパクトが7%程度で遅延値は＋121ps）が、配置配線ツールですべての処理を行ったためデータの入出力にかかる時間を省くことができた。{ EMBED Equation.3  , }
【００６２】
なお、本実施形態で用いた形状シミュレーションの光学条件は上記の条件に限ったことではなく、処理するレイアウトに応じて変えることができる。また、これらの条件は、製品の立ち上げ時期から、プロセス条件が成熟するまでさまざまな条件に対応することができる。
【００６３】
さらに、本実施形態の処理をするにあたり電気的特性を考慮して処理の優先度をつけてもよい。すなわち、回路のクリティカルパスにあたる部分は転写シミュレーションを必ず行い、それ以外の領域は通常の検証処理を行うということも可能である。
【００６４】
また、メタルの線幅および段差の検証ができれば、本実施形態のような転写シミュレーションおよび段差シミュレーションと異なる方法での検証を行ってもよい。また、線幅および段差検証の結果のフィードバックは抽出ツールによってさまざまであるので、本実施形態のテクノロジファイルおよび図３のテクノロジファイルライブラリ仕様は用いるツールによってさまざまである。
【００６５】
（実施効果）
本実施形態のパターン設計方法を用いることにより、デバイスのレイアウト、および断面構造のばらつきをテクノロジファイルにフィードバックすることで抽出の精度を上げることが可能となる。また、こうした容量抽出の精度向上により、これまで過剰に追い込んでいた容量のコーナーが緩和され、抽出に必要な設計マージンが減少し、設計マージンの浪費を防止することが可能となる。
【００６６】
（第３実施形態）
第３実施形態に係るパターン設計方法は、第１もしくは第２実施形態で処理して作成したテクノロジファイルを複数組み合わせることで抽出方法の精度を向上させるものである。
【００６７】
一般的な容量抽出の手法では、配線の高さ、幅、間隔を一律最悪値または最良値としたものをワーストおよびベストのテクノロジファイルとして、この二つのコーナーを用いて容量抽出が行われている。
【００６８】
ここで、デバイスの断面構造を構成する各メタルおよび層間膜の厚さを一律に変化させた結果の最悪値および最良値の組み合わせは物理的にはありえず、従ってコーナーを追い込みすぎることが考えられる。
【００６９】
コーナーの追い込みすぎは設計マージンの消費につながるので、コーナーが保守的になると設計が困難になる。しかし、これまでは最悪値を見落とすことを懸念して保守的なコーナーを用いた抽出が行われてきた。このため、ゲート長45nm以下となるような先端デバイスにおいては、コーナーの過大見積もりによる設計マージンの消費は許容し難くなってきている。
【００７０】
そこで、本実施形態では、テクノロジファイルのコーナーの定義をより現実的にすることで抽出の精度を向上させる。その方法は、（１）…デバイスの断面構造と、任意のプロセス条件におけるメタルのおよび層間膜の厚さ、幅およびばらつきの値を準備する。（２）…次に、前述のばらつきの範囲内で、メタルおよび層間膜を独立に変動させた場合の容量値を求める（容量値Cx（X=A,B,C….）とする）。一方、典型的（typical値）な断面構造の容量値（容量値Ctypicalとする）も求める。（３）…（２）で求めたCxとCtypicalとの差分を、変動させた各パラメータ（A,B,C…）ごとに求めてその二乗の平方根をとり、容量値のコーナーに相当する差分とした。この容量値の差分を典型的な断面構造の容量値に加えたものがコーナーとなる。すなわち、変動させるデバイスの断面構造の厚さ、幅等（パラメータ）がAからCまである場合は、
容量値のコーナーの差分＝
√（（CA−Ctypcal）2＋（CB−Ctypical）＋（Cc−Ctypcal）2）  …（式１）
となる。
【００７１】
ここで、CA、CB、Ccはメタルの線幅、高さおよび層間膜の線幅、高さのいずれかを変化させた場合の容量の値を、Ctypicalは典型的な縦構造の容量値を示す。この際にあらかじめ遅延に与えるインパクトが大きなパラメータが特定できていれば影響度合いに基づいてパラメータに優先順位をつけて上記差分の計算をすればよいし、特に優先順位がついていない場合はすべてのパラメータを独立に変化させた場合の容量値の差分を計算すればよい。
【００７２】
本実施形態では、容量値に与えるインパクトが大きいパラメータがメタルの線幅と相関膜Aの膜厚であったため、この二つをパラメータとしてばらつきの範囲内で変化させたときの容量値を算出して遅延に与える影響の度合いで重みをつけてコーナーに相当する差分とした。（式１）を用いると、
容量値のコーナーに相当する差分＝
√（C1*(Cw−Ctypcal)2＋C2*(CA−Ctypcal)2）  …（式２）
となる。
【００７３】
ここでCWはメタル線幅を与えられたスペックの最大値まで変化させた構造をもちいて算出された容量値を、CAは層間膜Aの厚さを与えられたスペックの範囲で最大値まで変化させた場合の容量値を示す。
【００７４】
一方、C1,C2は遅延に対する影響に関する係数で本実施例ではC1＝0.75、C2＝0.25とした。（式２）で求めた差分を典型的な縦構造の容量値に加えたものを容量値のコーナーとしてテクノロジファイルに登録して抽出を行った。この結果、遅延へのインパクトが6%程度で遅延値は＋93psとなった。形状シミュレーションの結果をテクノロジファイルにフィードバックし、コーナーの定義を変えることにより抽出の精度を上げ、これまでの容量抽出におけるマージンの追い込みすぎを緩和することができた。
【００７５】
なお、本実施例ではコーナーを典型的な断面構造＋ばらつきを反映させたときの差分とした。このばらつきはデバイスばらつきを用いてもよいし、第１、第２実施形態で使用した形状シミュレーションの結果から求めた値を使用してもよい。
【００７６】
また、本実施形態ではコーナーに相当する差分を求める際にメタルの線幅と相関膜Aの膜厚を変動させたが、変動させるパラメータはこの二つに限らない。ばらつきの値は製品のプロセス条件等で異なるので、そのときの条件で容量に与えるインパクトが大きいものを選択すればよい。
【００７７】
また、容量に与えるインパクトに優劣がつけにくい場合はすべてのパラメータ（層間膜およびメタル）の線幅、厚さを変動させて容量値のコーナーに相当する差分を求めてもよい。また、ばらつきは最大値、最小値でもよいし、分布であってもよい。
【００７８】
一方、前記容量にインパクトが同等でコーナーとなる候補が複数存在する場合は、確率の概念を用いてコーナーを選定することができる。すなわち、デバイスを構成する層間膜およびメタルの膜厚の確率密度と、各膜厚の重みとの総積の値を比較することでコーナーを選定することができる。ここで、コーナーの出現確率をＰtotalとすると、以下の（式３）となる。
Ｐtotal＝ΣＣi×Ｐj  …（式３）
ただし、Ｃは、各層間膜およびメタルの容量に対する感度に基づく重み、Ｐは、各層間膜およびメタルの厚さに対する確率密度である。
【００７９】
本実施形態では、コーナー候補として４つのデバイス断面構造が存在した。そこで（式３）に基づいて４つの構造に対するＰtotalを計算したところ、表１に示す結果となった。そこで候補の中では出現確率の最も高いＡをコーナーに選定した。
【００８０】
【表１】
2008293240.tif 000003
【００８１】
表１で、best・worstとはベスト、ワーストコーナーの出現確率を示す。Ｐtotalはこれらベスト、ワーストの積である。
【００８２】
一方、このベスト、ワーストコーナーの出現確率は（式３）で求めるが、（式３）のＣ、すなわち各層間膜およびメタルの容量に対する感度に基づく重みは表２に示すとおりである。
【００８３】
【表２】
2008293240.tif 000004
【００８４】
表２では、容量にインパクトのあるパラメータを仮に５つ（膜１〜膜５）としたときのそれぞれの層間膜およびメタルの重みが示してある。
【００８５】
また、表３は表１の構造Ａのbest,およびworstのそれぞれの確率の各成分（層間膜ごとの確率密度、Ｐj）を示している。
【００８６】
【表３】
2008293240.tif 000005
【００８７】
以上の結果を用いて、容量コーナーのデバイス構造を表１のＡに決定した。なお、上記確率を求める際の層間膜数および構造は本実施形態に限るものではない。また、（式３）も、デバイス構造に対する出現確率を求めることができればこれに限るものではない。
【００８８】
（実施効果）
第３実施形態によれば、コーナーの定義をより高精度に行うことによって容量抽出の精度を上げることが可能となる。また、こうした容量抽出の精度向上により、これまで過剰に追い込んでいた容量のコーナーが緩和され、抽出に必要な設計マージンが減少し、設計マージンの浪費を防止することが可能となる。
【００８９】
なお、上記説明した実施形態に係るパターン設計方法は、主としてワークステーション等のコンピュータによって実行されるパターン設計プログラムとして実現され、所定の媒体（ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭ等）に格納して流通したり、ネットワークを介して配信されたりすることが可能である。また、上記パターン設計プログラムを実行可能なパターン設計装置として実現することも可能である。
【図面の簡単な説明】
【００９０】
【図１】第１実施形態に係るパターン設計方法の流れを説明するフローチャートである。
【図２】本実施形態の主要処理部分の詳細を示すフローチャートである。
【図３】テクノロジファイルライブラリのイメージ図である。
【図４】本実施形態で用いたレイアウトの容量計算結果の例を示す図である。
【図５】第２実施形態に係るパターン設計方法の流れを説明するフローチャート（その１）である。
【図６】第２実施形態に係るパターン設計方法の流れを説明するフローチャート（その２）である。
【図７】デバイスのレイアウト構造を説明する模式図である。
【図８】従来のパターン設計方法の流れを説明するフローチャートである。
【図１】
2008293240.tif 000006
【図２】
2008293240.tif 000007
【図３】
2008293240.tif 000008
【図４】
2008293240.tif 000009
【図５】
2008293240.tif 000010
【図６】
2008293240.tif 000011
【図７】
2008293240.tif 000012
【図８】
2008293240.tif 000013