(57)【要約】【課題】既存システムとの整合性を維持しながらも、光加入者装置のアップグレード費用及びそのアップグレードに要する労力を軽減しつつ、低速ビットレートのデータと高速ビットレートのデータとを混在して伝送できるようにする。【解決手段】光局側装置が、所定フレームフォーマットのフレーム同期情報を含む第１データ領域を第１ビットレートＡで送信するとともに第２データ領域を前記第１ビットレート×Ｍdown（Ｍdown＞１）の第２ビットレートＢで送信し、光加入者装置のいずれかが、Ｍdownビット周期で受信処理して、前記第１データ領域における前記フレーム同期情報を検出し、その検出タイミングに基づいて前記第２データ領域をビット単位で受信処理する。【選択図】図２
2008011361.tif 000002
【特許請求の範囲】
【請求項１】
光局側装置と、複数の光加入者装置と、該光局側装置から所定フレームフォーマットにて送信された光信号を前記複数の光加入者装置へ分岐する分岐手段とをそなえた光通信システムにおいて、
該光局側装置が、
前記フレームフォーマットのフレーム同期情報を含む第１データ領域を第１ビットレートで送信するとともに第２データ領域を前記第１ビットレート×Ｍdown（Ｍdown＞１）の第２ビットレートで送信し、
該光加入者装置のいずれかが、
該光分岐手段からの光信号を、Ｍdownビット周期で受信処理して、前記フレームフォーマットの第１データ領域における前記フレーム同期情報を検出し、
その検出タイミングに基づいて前記フレームフォーマットの第２データ領域をビット単位で受信処理することを特徴とする、ビットレート混在光通信方法。
【請求項２】
前記Ｍdownは整数であることを特徴とする、請求項１記載のビットレート混在光通信方法。
【請求項３】
該光加入者装置が、
受信した光信号のエッジを検出し、
当該エッジの検出タイミングに基づいて前記Ｍdownビット周期の受信処理の開始タイミングを制御することを特徴とする、請求項１又は２に記載のビットレート混在光通信方法。
【請求項４】
該光加入者装置が、
前記第２データレートに対応するクロック周波数で前記光信号を受信処理してＭdownビットの同符号連続部分を検出し、
当該同符号連続部分をＭdownビット周期で受信処理して前記フレーム同期情報を検出することを特徴とする、請求項１又は２に記載のビットレート混在光通信方法。
【請求項５】
第１ビットレートで光信号を送信する光加入者装置と、前記第１ビットレート×Ｍup（Ｍup＞１）の第２ビットレートで光信号を送信する光加入者装置と、前記各光加入者装置からの光信号を合波する合波手段と、該合波手段により合波された光信号を受信する光局側装置とをそなえた光通信システムにおいて、
該光局側装置が、
該合波手段からの光信号を前記第２ビットレートに対応するクロック周波数で受信処理してビット同期を確立し、
前記各光加入者装置についての規定の送信タイミングに基づいて、前記第１ビットレートの光信号をＭupビット周期で受信処理し、前記第２ビットレートの光信号をビット単位で受信処理することを特徴とする、ビットレート混在光通信方法。
【請求項６】
所定フレームフォーマットのフレーム同期情報を含む第１データ領域を第１ビットレートで送信するとともに第２データ領域を前記第１ビットレート×Ｍdown（Ｍdown＞１）の第２ビットレートで送信する光局側装置と、複数の光加入者装置と、該光局側装置から前記フレームフォーマットにて送信された光信号を前記複数の光加入者装置へ分岐する分岐手段とをそなえた光通信システムに用いられる前記光加入者装置であって、
該光分岐手段からの光信号を、Ｍdownビット周期で受信処理して、前記フレームフォーマットの第１データ領域における前記フレーム同期情報を検出するフレーム同期処理部と、
該フレーム同期処理部での検出タイミングに基づいて前記フレームフォーマットの第２データ領域をビット単位で受信処理するデータ処理部とをそなえたことを特徴とする、光通信システムに用いられる光加入者装置。
【請求項７】
前記Ｍdownは整数であることを特徴とする、請求項６記載の光通信システムに用いられる光加入者装置。
【請求項８】
該フレーム同期処理部が、
受信した光信号のエッジを検出するエッジ検出部と、
該エッジ検出部での検出タイミングに基づいて前記Ｍdownビット周期の受信処理の開始タイミングを制御する制御部とをそなえたことを特徴とする、請求項６又は７に記載の光通信システムに用いられる光加入者装置。
【請求項９】
該フレーム同期処理部が、
前記第２データレートに対応するクロック周波数で前記光信号を受信処理してＭビットの同符号連続部分を検出する同符号連続検出部と、
該同符号連続検出部で検出された同符号連続部分をＭdownビット周期で受信処理して前記フレーム同期情報を検出するフレーム同期検出部とをそなえたことを特徴とする、請求項６又は７に記載の光通信システムに用いられる光加入者装置。
【請求項１０】
第１ビットレートで光信号を送信する光加入者装置と、前記第１ビットレート×Ｍup（Ｍup＞１）の第２ビットレートで光信号を送信する光加入者装置と、前記各光加入者装置からの光信号を合波する合波手段と、該合波手段により合波された光信号を受信する光局側装置とをそなえた光通信システムに用いられる前記光局側装置であって、
該合波手段からの光信号を前記第２ビットレートに対応するクロック周波数で受信処理してビット同期を確立するビット同期処理部と、
前記各光加入者装置についての規定の送信タイミングに基づいて、前記第１ビットレートの光信号をＭupビット周期で受信処理するとともに、前記第２ビットレートの光信号をビット単位で受信処理するデータ処理部とをそなえたことを特徴とする、光通信システムに用いられる光局側装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ビットレート混在光通信方法並びに光加入者装置及び光局側装置に関し、例えば、受動的光網（ＰＯＮ：Passive Optical Network）を採用したシステムに用いて好適な技術に関する。
【背景技術】
【０００２】
現在、一般家庭等の加入者宅を対象とした加入者系光ファイバネットワークシステムとして、例えば電話局等に設置した集約局に設けられた光局側装置（局）と、複数の加入者宅に設置した光加入者装置を光ファイバで接続するシステムが知られている。その中でも、集約局からの光データ信号の入出力を行なう１本の光ファイバを受動素子であるパワースプリッタで複数に分岐し、その分岐先に各加入者宅の光加入者装置を接続する構成をＰＯＮシステムと呼ぶ。
【０００３】
このＰＯＮシステムは、光局側装置と複数の加入者宅との間で高速のデータ送受を行なうことが可能なシステムとして実用化されている。
そして、ＰＯＮシステムを用いた通信網の一形態として、例えば、図１８に示すようなシステム構成が挙げられる。
この図１８に示すＰＯＮシステム１００は、局（ＯＬＴ：Optical Line Terminal）３００と、Ｎ（Ｎは２以上の整数）の加入者＃１〜＃Ｎに対応したＮ台の光加入者装置（ＯＮＵ：Optical Network Unit）２００−１〜２００−Ｎ（区別しない場合は、単にＯＮＵ２００と表記する）と、パワースプリッタ４００と、ＯＬＴ３００とパワースプリッタ４００とを接続する光ファイバ５００と、パワースプリッタ４００と各ＯＮＵ２００−１〜２００−Ｎとをそれぞれ接続する光ファイバ６００−１〜６００−Ｎ（区別しない場合は、単に光ファイバ６００と表記する）とをそなえて構成される。
【０００４】
前記ＰＯＮシステム１００において、ＯＬＴ３００は、情報の配信等を行なうために電気信号を光信号に変換してＯＮＵ２００側に所定の下りフレームフォーマットで送信する、あるいはＯＮＵ２００から所定の上りフレームフォーマットの光信号で送られてきたデータを電気信号に変換する等の所要の通信制御機能を具備する装置である。
ＯＬＴ３００に接続された光ファイバ５００は、伝送路途中に設けられたパワースプリッタ４００により分岐されており、分岐された光ファイバ６００は、それぞれ個別の加入者宅に引き入れられ、各ＯＮＵ２００に接続される。
【０００５】
ＯＮＵ２００は、ＯＬＴ３００との通信、光信号と電気信号との間の変換等の通信制御を行なう装置である。
ここで、ＯＬＴ３００とパワースプリッタ４００との間において、上り及び下りのデータ伝送は１本の光ファイバ５００を使用して波長分割多重（ＷＤＭ：Wavelength Division Multiplexing）により双方向に行なわれる。なお、ＯＬＴ３００からＯＮＵ２００への方向が下り、ＯＮＵ２００からＯＬＴ３００への方向が上りである。
【０００６】
例えば、ＯＬＴ３００からＯＮＵ２００への下りフレームは、時分割多重（ＴＤＭ：Time Division Multiplexing）により１．４９μｍ帯の光信号として単一のビットレートＡで伝送され、ＯＮＵ２００ではこの下りフレーム中のフレーム同期情報及び管理情報を検出し、これに基づいて、個々に予め割り当てられているタイムスロットのデータを取り出す。一方、ＯＮＵ２００からＯＬＴ３００への上りフレームは、ＯＬＴ３００により与えられたタイミングでＯＮＵ２００から送信される。即ち、各ＯＮＵ２００からの上りフレームは、それぞれが衝突しないタイミングで、時分割多元接続（ＴＤＭＡ：Time Division Multiple Access）方式により１．３１μｍ帯の光信号として伝送される。
【０００７】
パワースプリッタ４００は、１本の光ファイバ５００からの下りフレームを複数の光ファイバ６００に分配（パワー分岐）し、また複数の光ファイバ６００からの上りフレームを１本の光ファイバ５００に集約（合波）する役割を果たす。
ところで、ＰＯＮシステム１００は、一般的には、電話程度の低速のサービスの提供を目的として利用することが検討されていたが、近年、電話サービスよりも高速なビデオ電話サービスやテレビ会議サービス等の高速通信サービスの提供が要求されており、低速ビットレートのデータ（電話等の低速のサービス）と、高速ビットレートのデータ（ビデオ電話サービスやテレビ会議サービス等の高速のサービス）とを１つのＰＯＮシステム１００で提供することが求められている。
【０００８】
例えば、下記特許文献１には、タイムスロットごとに異なる速度の信号を生成するマルチレート・バースト回路を使用することにより、サービス容量の増大を実現するポイント・マルチポイント光伝送システムにおけるサービス容量の増加方式が開示されている。
【特許文献１】特開平８−８９５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上述した技術によれば、低速ビットレートのデータと高速ビットレートのデータとを１つのＰＯＮシステムで提供するために、予め全てのＯＮＵ２００にマルチレート・バースト回路を装備しておき、一つのＯＮＵ２００に割り当てられたタイムスロットの一部に異なる伝送速度（ビットレート）を割り振ることで、低速サービスだけでなく高速サービスへの拡張を可能としている。
【００１０】
しかしながら、既存システム、例えば、ＩＴＵ（International Telecommunication Union）で標準化されているＧ−ＰＯＮ（Gigabit-capable Passive Optical Network）等では、物理レイヤでサービス毎にビットレートを変えて伝送する方式を採用していないため、特許文献１記載の方法では、既存システムとの整合性がよくないという課題がある。
ここで、前述の特許文献１は、上述したような既存システムとの整合性については考慮しておらず示唆もしていない。
【００１１】
また、前述の特許文献１記載の技術は、マルチレート・バースト回路を全ＯＮＵ２００に予め用意（装備）しておく必要があるため、高速サービスを望まない加入者であってもＯＮＵのアップグレード（マルチレート・バースト回路の装備等）を行なわなければならず、機器更新の煩雑さ及びその費用負担が課題としてある。
本発明は、上記のような課題に鑑み創案されたもので、ＰＯＮシステムなどにおいて、既存システムとの整合性を維持しながらも、光加入者装置のアップグレード費用及びアップグレードに要する労力を軽減しつつ、簡易に異なるビットレートのデータを混在して伝送できるようにすることを目的とする。
【課題を解決するための手段】
【００１２】
上記の目的を達成するため、本発明では、下記のビットレート混在光通信方法並びに光加入者装置及び光局側装置を用いることを特徴としている。即ち、
（１）本発明のビットレート混在光通信方法は、光局側装置と、複数の光加入者装置と、光局側装置から所定フレームフォーマットにて送信された光信号を前記複数の光加入者装置へ分岐する分岐手段とをそなえた光通信システムにおいて、前記光局側装置が、前記フレームフォーマットのフレーム同期情報を含む第１データ領域を第１ビットレートで送信するとともに第２データ領域を前記第１ビットレート×Ｍdown（Ｍdown＞１）の第２ビットレートで送信し、前記光加入者装置のいずれかが、前記光分岐手段からの光信号を、Ｍdownビット周期で受信処理して、前記フレームフォーマットの第１データ領域における前記フレーム同期情報を検出し、その検出タイミングに基づいて前記フレームフォーマットの第２データ領域をビット単位で受信処理することを特徴としている。
【００１３】
（２）ここで、前記Ｍdownは整数としてもよい。
（３）また、前記光加入者装置は、受信した光信号のエッジを検出し、当該エッジの検出タイミングに基づいて前記Ｍdownビット周期の受信処理の開始タイミングを制御するようにしてもよい。
（４）さらに、前記光加入者装置は、前記第２ビットレートに対応するクロック周波数で前記光信号を受信処理してＭdownビットの同符号連続部分を検出し、当該同符号連続部分をＭdownビット周期で受信処理して前記フレーム同期情報を検出するようにしてもよい。
【００１４】
（５）また、本発明のビットレート混在光通信方法は、第１ビットレートで光信号を送信する光加入者装置と、前記第１ビットレート×Ｍup（Ｍup＞１）の第２ビットレートで光信号を送信する光加入者装置と、前記各光加入者装置からの光信号を合波する合波手段と、合波手段により合波された光信号を受信する光局側装置とをそなえた光通信システムにおいて、前記光局側装置が、前記合波手段からの光信号を前記第２ビットレートに対応するクロック周波数で受信処理してビット同期を確立し、前記各光加入者装置についての規定の送信タイミングに基づいて、前記第１ビットレートの光信号をＭupビット周期で受信処理し、前記第２ビットレートの光信号をビット単位で受信処理することを特徴としている。
【００１５】
（６）さらに、本発明の光加入者装置は、所定フレームフォーマットのフレーム同期情報を含む第１データ領域を第１ビットレートで送信するとともに第２データ領域を前記第１ビットレート×Ｍdown（Ｍdown＞１）の第２ビットレートで送信する光局側装置と、複数の光加入者装置と、前記光局側装置から前記フレームフォーマットにて送信された光信号を前記複数の光加入者装置へ分岐する分岐手段とをそなえた光通信システムに用いられる前記光加入者装置であって、前記光分岐手段からの光信号を、Ｍdownビット周期で受信処理して、前記フレームフォーマットの第１データ領域における前記フレーム同期情報を検出するフレーム同期処理部と、フレーム同期処理部での検出タイミングに基づいて前記フレームフォーマットの第２データ領域をビット単位で受信処理するデータ処理部とをそなえたことを特徴としている。
【００１６】
（７）ここで、前記Ｍdownは整数としてもよい。
（８）また、前記フレーム同期処理部は、受信した光信号のエッジを検出するエッジ検出部と、エッジ検出部での検出タイミングに基づいて前記Ｍdownビット周期の受信処理の開始タイミングを制御する制御部とをそなえていてもよい。
（９）さらに、前記フレーム同期処理部は、前記第２ビットレートに対応するクロック周波数で前記光信号を受信処理してＭdownビットの同符号連続部分を検出する同符号連続検出部と、同符号連続検出部で検出された同符号連続部分をＭdownビット周期で受信処理して前記フレーム同期情報を検出するフレーム同期検出部とをそなえていてもよい。
【００１７】
（１０）また、本発明の光局側装置は、第１ビットレートで光信号を送信する光加入者装置と、前記第１ビットレート×Ｍup（Ｍup＞１）の第２ビットレートで光信号を送信する光加入者装置と、前記各光加入者装置からの光信号を合波する合波手段と、合波手段により合波された光信号を受信する光局側装置とをそなえた光通信システムに用いられる前記光局側装置であって、前記合波手段からの光信号を前記第２ビットレートに対応するクロック周波数で受信処理してビット同期を確立するビット同期処理部と、前記各光加入者装置についての規定の送信タイミングに基づいて、前記第１ビットレートの光信号をＭupビット周期で受信処理するとともに、前記第２ビットレートの光信号をビット単位で受信処理するデータ処理部とをそなえたことを特徴としている。
【発明の効果】
【００１８】
上記本発明によれば、少なくとも次のいずれかの効果ないし利点が得られる。
（１）光局側装置は、フレームフォーマットのフレーム同期情報を含む第１データ領域を第１ビットレートで送信するとともに第２データ領域を前記第１ビットレート×Ｍdown（Ｍdown＞１）の第２ビットレートで送信し、光加入者装置のいずれかが、この光信号を、Ｍdownビット周期で受信処理して、前記フレームフォーマットの第１データ領域における前記フレーム同期情報を検出し、その検出タイミングに基づいて前記フレームフォーマットの第２データ領域をビット単位で受信処理するので、第２ビットレートのデータを受信すべくアップグレードした光加入者装置は、第１ビットレートのフレーム同期情報を複雑なレート変換処理等を要することなく、Ｍdownビット周期の簡易な受信処理で、第２ビットレートの自局宛データを正確に受信処理することができる。したがって、第１ビットレートの光信号（サービス）で十分である（換言すると、第２ビットレートのデータを必要としない）光加入者装置はそのまま（アップグレードせず）に、第２ビットレートのサービスを必要とする光加入者装置のみをアップグレードすることで、第１ビットレートの光信号と第２ビットレートの光信号とが前記フレームフォーマット内で混在した通信を簡易に実現できるので、光加入者装置のアップグレード費用及び当該アップグレードに要する労力を大幅に軽減することが可能となる。
【００１９】
また、アップグレードした光加入者装置は、Ｍdownビット周期の受信処理により第１ビットレートの信号を正常に処理できるので、既存システムとの整合性も維持することができる。
（２）ここで、Ｍdownを整数として、第２ビットレートを第１ビットレートの整数倍とすることもでき、この場合、光加入者装置におけるフレーム同期処理部の回路構成を簡易な構成で実現することが可能となる。
【００２０】
（３）また、前記フレーム同期処理部は、受信した光信号のエッジを検出するエッジ検出部と、エッジ検出部での検出タイミングに基づいて前記Ｍdownビット周期で受信処理の開始タイミングを制御する制御部とをそなえて構成してもよく、この場合、前記受信処理の開始タイミングを容易に最適化することが可能となる。
（４）さらに、前記フレーム同期処理部は、前記第２ビットレートに対応するクロック周波数で前記光信号を受信処理してＭdownビットの同符号連続部分を検出する同符号連続検出部と、この同符号連続検出部で検出された同符号連続部分をＭdownビット周期で受信処理して前記フレーム同期情報を検出するフレーム同期検出部とをそなえて構成してもよく、この場合、簡易な回路構成でフレーム同期処理部を実現することが可能となる。
【００２１】
（５）また、光局側装置は、合波手段からの光信号を第２ビットレートに対応するクロック周波数で受信処理してビット同期を確立し、各光加入者装置についての規定の送信タイミングに基づいて、第１ビットレートの光信号をＭupビット周期で受信処理し、前記第２ビットレートの光信号をビット単位で受信処理するので、各レートの光信号別の同期確立を要することなく簡易な構成で、各光加入者装置からの第１ビットレートの光信号及び第２ビットレートの光信号をそれぞれ正確に受信処理することが可能となる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施形態及びその変形例について、図面を用いて説明する。
〔Ａ〕一実施形態の説明
図１は、本発明の一実施形態に係るＰＯＮシステム（ビットレート混在光通信システム）の要部の構成を示すブロック図である。この図１に示すＰＯＮシステム１は、光局側装置（以下、ＯＬＴという）３と、Ｎ（Ｎは２以上の整数）の加入者＃１〜＃Ｎに対応したＮ台の光加入者装置（以下、ＯＮＵという）２−１〜２−Ｎ（区別しない場合は、単にＯＮＵ２と表記する）と、パワースプリッタ１２と、ＯＬＴ３とパワースプリッタ１２とを接続する光ファイバ１１と、パワースプリッタ１２と各ＯＮＵ２−１〜２−Ｎとをそれぞれ接続する光ファイバ１３−１〜１３−Ｎ（区別しない場合は、単に光ファイバ１３と表記する）とをそなえて構成される。
【００２３】
ここで、ＯＬＴ３は、複数の異なるビットレートのデータを含んだ光信号（下りフレーム）をＯＮＵ２側へ送信する機能を具備するものである。なお、このときのフレームフォーマットは、例えば、図２に示すように、フレーム同期情報及び管理情報並びに低速加入者＃１〜＃Ｎ−１向けのデータを含む第１データ領域をビットレートＡ（第１ビットレート）で送信し、高速加入者＃Ｎ向けのデータを含む第２データ領域（網がけ部分参照）を異なるビットレートＢ（＝Ｍdown×Ａ；第２ビットレート）でＯＮＵ２側に送信するようになっている。
【００２４】
ここで、フレーム同期情報は、所定のフレーム同期パターンを有しており、管理情報は、少なくとも下りフレームフォーマット中の各ＯＮＵ２宛データ信号位置（タイムスロット）に関する情報を有しており、各ＯＮＵ２は、フレーム同期情報を検出することにより、フレーム同期を確立して、管理情報を読み出すことで、自局２宛のデータ信号を正常な受信タイミングで受信処理することができる。なお、管理情報は、ＯＬＴ３が各ＯＮＵ２に上りデータ信号を送信するタイミング（送信タイミング）を指定するのにも用いられ、各ＯＮＵ２がこれに従って上りデータ信号をＯＬＴ３宛に送信することにより、ＯＬＴ３は各ＯＮＵからの上り信号の衝突を回避しつつ、正常な受信処理を行なうことができる。なお、図２に示すフレームフォーマットでは、フレーム同期情報と管理情報とが同一のタイムスロットに格納されているが、それぞれが異なるタイムスロットに格納されていてもよい。
【００２５】
ＯＬＴ３は、各ＯＮＵ２からの上りフレームについて受信処理を行なう機能も具備しており、その受信動作クロックは、高速加入者＃ＮのＯＮＵ２−Ｎからの上り方向のデータのビットレートＢ（＝Ｍup×Ａ）に対応するクロック周波数となっている。
パワースプリッタ１２は、光ファイバ１１と光ファイバ１３との間に介装されて、ＯＬＴ３からの下りフレームをＯＮＵ２−１〜２−ＮへＮ分岐（パワー分岐）する分岐手段として機能するとともに、各ＯＮＵ２からの上りフレームを合波してＯＬＴ３へ伝送する合波手段として機能するものである。
【００２６】
ＯＮＵ２は、ＯＬＴ３からの下りフレームに含まれるフレーム同期情報を検出し、これに基づいて管理情報を読み出して自局２宛のデータを読み出す（選択受信する）とともに、ＯＬＴ３が予め管理情報にて定めたタイミングに従って、ＯＬＴ３宛のデータを上り方向へ送出する機能を具備するものである。
ただし、本実施形態においては、説明を簡単にするために、ＯＮＵ２−１〜２−（Ｎ−１）（加入者＃１〜加入者＃Ｎ−１）を低速ビットレートＡの低速データ受信処理専用のＯＮＵとし、ＯＮＵ２−Ｎ（加入者＃Ｎ）を高速ビットレートＢの高速データ受信処理可能なＯＮＵとする。さらに、Ｍdown＝Ｍup＝Ｍ＞１（即ち、Ｂ＝Ｍ×Ａ）とする。
【００２７】
そして、ＯＬＴ３は、上記の機能を実現すべく、その要部に着目すると、例えば図１中に示すように、フレーム化処理部４と、電気／光（Ｅ／Ｏ）変換部５と、ＷＤＭカプラ６と、光／電気（Ｏ／Ｅ）変換部７と、ビット同期処理部８と、Ｍup分周回路９と、データ処理部１０とをそなえて構成される。
ここで、フレーム化処理部４は、各ＯＮＵ２へ送信（同報）するための下りデータを図２により上述したフォーマットでフレーム化（時分割多重）するためのものであり、例えば、ＯＮＵ２−１〜２−（Ｎ−１）宛の低速ビットレートＡのデータと、ＯＮＵ２−Ｎ宛の高速ビットレートＢのデータと、下りフレームのフレーム同期情報及び下りフレームにおける各ＯＮＵ２宛のデータ位置（タイムスロット）及びＯＮＵ２からの上り方向へのデータ送信タイミング（ＴＤＭＡによるアクセスタイミング）等をＯＮＵ２に通知（指定）するための管理情報とから各ＯＮＵ２宛の下りフレームを生成するものである。また、このフレーム化処理部４は、後述するＭup分周回路９の動作をＯＮ／ＯＦＦ制御する機能も具備している。
【００２８】
Ｅ／Ｏ変換部５は、フレーム化処理部４で生成された下りフレームを電気信号から光信号（例えば、１．４９μｍ帯の光）へ電光（Ｅ／Ｏ）変換するためのものである。
ＷＤＭカプラ６は、Ｅ／Ｏ変換部５によりＥ／Ｏ変換された下りフレームを光ファイバ１１へと送出する一方、光ファイバ１１からの上りフレーム（例えば、１．３１μｍ帯の光）をＯ／Ｅ変換部７へと分波するためのものである。
【００２９】
Ｏ／Ｅ変換部７は、ＷＤＭカプラ６で分波された上りフレームを、光信号から電気信号へ光電（Ｏ／Ｅ）変換するためのものである。
ビット同期処理部８は、高速ビットレートＢに対応するクロック周波数（以下、クロックＢという）でＯＮＵ２からの上りフレームを受信処理し、上りフレームに含まれるデータの受信タイミングと、ＯＬＴ３の受信処理動作クロックとをビット同期させるためのものである。
【００３０】
Ｍup分周回路９は、ＯＬＴ３の受信処理動作クロックをＭup（＝Ｍ）分周するためのものである。例えば、ビットレートＡのデータを受信したタイミングでフレーム化処理部４がＭup分周回路９をＯＮとすることにより、ＯＬＴ３の受信動作クロック（クロックＢ）をＭup分周して、後述のデータ処理部１０が、ビットレートＡのデータをクロックＢのＭupビット周期（Ｍupクロックに１回の割合）で受信処理するのである。ここで、ビットレートＢは、ビットレートＡのＭup倍であるため、クロックＢも、ビットレートＡに対応するクロック周波数（以下、クロックＡという）のＭup倍となる。即ち、Ｍup分周回路９がＯＮ制御されることで、データ処理部１０は、ビットレートＡのデータに対してクロックＢをＭup分周したクロックＡで動作することになるのである。
【００３１】
一方、ビットレートＢのデータを受信したタイミングでは、フレーム化処理部４がＭup分周回路９の動作をＯＦＦするので、データ処理部１０は、ビットレートＢのデータをそのままビット単位（即ち、クロックＢ）で正確に受信処理することができる。なお、各ＯＮＵ２の上りデータの送信タイミング（アクセスタイミング）はＯＬＴ３で管理しているため、上りフレーム同期の検出、確立処理を行なわなくてもＯＬＴ３はビットレートＡ，Ｂのデータ受信タイミングを把握している。また、上記Ｍupを整数とすれば、Ｍup分周回路９を簡易な回路構成で実現することができるので、回路規模の抑制及びコスト削減に貢献することが可能となる。
【００３２】
データ処理部１０は、上述したように、Ｍup分周回路９のＯＮ／ＯＦＦ状態に応じて、ビットレートＡのデータをクロックＡで、また、ビットレートＢのデータをクロックＢで受信処理するものである。
このようにＯＬＴ３を構成することにより、図２に示したフレームフォーマットにおいて、低速ＯＮＵ２−１〜２−（Ｎ−１）宛のデータ（第１データ領域）をビットレートＡで送信するとともに、高速ＯＮＵ２−Ｎ宛のデータ（第２データ領域）をビットレートＢで送信することができる。さらに、ビットレートＡのデータとビットレートＢのデータとが混在した各ＯＮＵ２からの上りフレームについては、共通のビット同期処理部８によりクロックＢでビット同期を確立した上で、Ｍup分周回路９をＯＮ／ＯＦＦ制御することにより、ビットレートＡの低速データはクロックＢをＭup分周したクロックＡ（Ｍupビット周期）で、ビットレートＢの高速データはクロックＢをそのまま用いビット単位周期で受信処理できる。
【００３３】
次に、図３及び図４を用いてＯＮＵ２について説明する。図３は低速加入者＃１〜＃Ｎ−１用のＯＮＵ２−１〜２−（Ｎ−１）の要部の構成を示すブロック図であり、図４は高速加入者＃Ｎ用のＯＮＵ２−Ｎの要部の構成を示すブロック図である。
まず、図３に示すように、低速加入者＃１〜＃Ｎ−１用のＯＮＵ（以下、低速又は既存ＯＮＵともいう）２−１〜２−（Ｎ−１）は、例えば、ＷＤＭカプラ１４と、Ｏ／Ｅ変換部１５と、フレーム同期／管理情報処理部１６と、受信データ処理部１７と、タイミング制御部１８と、送信データ処理部１９と、Ｅ／Ｏ変換部２０とをそなえて構成され、クロックＡを基本動作クロックとして動作（受信処理）する。
【００３４】
一方、図４に示すように、高速加入者＃Ｎ用のＯＮＵ２−Ｎ（以下、高速ＯＮＵともいう）は、ＷＤＭカプラ２１と、Ｏ／Ｅ変換部２２と、Ｍdown分周回路２３と、フレーム同期／管理情報処理部２４と、受信データ処理部２５と、タイミング制御部２６と、送信データ処理部２７と、Ｅ／Ｏ変換部２８とをそなえて構成され、クロックＢで動作する点、及び、Ｍdown分周回路２３をさらにそなえて構成される点でＯＮＵ２−１〜２−（Ｎ−１）とは異なっている。
【００３５】
ここで、図３に示すＯＮＵ２−１〜２−（Ｎ−１）において、ＷＤＭカプラ１４は、光ファイバ１３からの下りフレーム（１．４９μｍ帯の光）をＯ／Ｅ変換部１５へ分波するものであるとともに、Ｅ／Ｏ変換部２０からの上り方向へのデータ（１．３１μｍ帯の光）を光ファイバ１３へ送出するためのものである。
また、Ｏ／Ｅ変換部１５は、ＷＤＭカプラ１４で分波された下りフレームを、光信号から電気信号へＯ／Ｅ変換するためのものである。
【００３６】
フレーム同期／管理情報処理部１６は、前記下りフレームの第１データ領域に含まれるフレーム同期情報と管理情報とを検出するためのものであり、タイミング制御部１８は、検出されたフレーム同期情報及び管理情報から得られる自局２−１〜２−（Ｎ−１）宛のフレーム中データ位置に基づいて、受信データ処理部１７による受信処理タイミングを制御するとともに、ＯＬＴ３宛にデータを送信する際には、前記管理情報から得られる送信タイミングに基づいて、送信データ処理部１９による送信処理タイミングを制御するためのものでもある。
【００３７】
受信データ処理部１７及び送信データ処理部１９は、それぞれ上述したように、タイミング制御部１８からの制御に従って、データ受信処理及びデータ送信処理をＯＮＵ２−１〜２−（Ｎ−１）の基本動作クロックであるクロックＡに従って行なうためのものである。
そして、Ｅ／Ｏ変換部２０は、送信データ処理部１９からの上り方向のデータを電気信号から光信号へＥ／Ｏ変換するためのものである。
【００３８】
上述した構成により、既存ＯＮＵ２−１〜２−（Ｎ−１）は、光ファイバ１３を介してＯＬＴ３より送信される下りフレームをＷＤＭカプラ１４により分波し、Ｏ／Ｅ変換部１５でＯ／Ｅ変換する。
そして、ＯＮＵ２−１〜２−（Ｎ−１）の基本動作クロックであるクロックＡで、下りフレーム中のフレーム同期情報及び管理情報をフレーム同期／管理情報検出部１６が検出し、検出されたフレーム同期情報に従ってタイミング制御部１８が、受信データ処理部１７をタイミング制御することにより、自局２−１〜２−（Ｎ−１）宛のデータ信号を正常な受信タイミングで受信処理して下りデータを抽出する。
【００３９】
一方、ユーザからの上りデータは、前記検出された管理情報に従ってタイミング制御部１８が送信データ処理部１９をタイミング制御することにより、ＯＬＴ３宛に正常な送信タイミングで送信される。この上りデータは、Ｅ／Ｏ変換部２０でＥ／Ｏ変換されて、ＷＤＭカプラ１４により光ファイバ１３へと合波されて、ＯＬＴ３へと送信される。
このようにＯＮＵ２−１〜２−（Ｎ−１）を構成することにより、ＯＬＴ３から送信される下りフレーム中のビットレートＢのデータについては受信処理を行なわずに、自局２−１〜２−（Ｎ−１）宛のビットレートＡのデータのみを正確（正常）に受信処理することができる。
【００４０】
また、通常は、フレーム同期情報に従って正常なタイミングで受信処理を行なうので、自局２宛のデータ信号のみを受信するようになっているが、何らかの理由によりフレーム同期情報を検出できない場合でも、クロックＡで動作するＯＮＵ２−１〜２−（Ｎ−１）は、ビットレートＢのデータを雑音としか捉えることができない。
したがって、ビットレートＡ用の既存のＯＮＵ２−１〜２−（Ｎ−１）に一切変更（アップグレード、機器更新）を加えなくとも、ビットレートＡのデータとビットレートＢのデータとが下りフレーム内に混在していても、ビットレートＡのデータを正確（正常）に受信することができる。
【００４１】
一方、図４に示す、高速ＯＮＵは、例えば、ＷＤＭカプラ２１と、Ｏ／Ｅ変換部２２と、Ｍdown分周回路２３と、フレーム同期／管理情報処理部２４と、受信データ処理部２５と、タイミング制御部２６と、送信データ処理部２７と、Ｅ／Ｏ変換部２８とをそなえて構成され、クロックＢを基本動作クロックとして動作（受信処理）する。
ここで、ＷＤＭカプラ２１，Ｏ／Ｅ変換部２２，Ｅ／Ｏ変換部２８は、前述したＷＤＭカプラ１４，Ｏ／Ｅ変換部１５，Ｅ／Ｏ変換部２０と同様のものである。
【００４２】
Ｍdown分周回路２３は、高速ＯＮＵ２−Ｎの基本動作クロック（クロックＢ）をＭdown分周するためのものであり、フレーム同期／管理情報処理部２４は、下りフレームの第１データ領域に含まれるフレーム同期情報と管理情報とを検出するためのものである。即ち、Ｍdown分周回路２３とフレーム同期／管理情報処理部２４とが協働することにより、Ｏ／Ｅ変換部２２からの下りフレームをＭdownビット周期で受信処理するとともに前記フレームフォーマットの第１データ領域に含まれるフレーム同期情報及び管理情報を検出するフレーム同期処理部として機能する。
【００４３】
タイミング制御部２６は、検出されたフレーム同期情報及び管理情報から得られる自局２−Ｎ宛のフレーム中データ位置に基づいて、受信データ処理部２５による受信処理タイミングを制御するとともに、ＯＬＴ３宛にデータを送信する際には、前記管理情報から得られる送信タイミングに基づいて、送信データ処理部２７による送信処理タイミングを制御するためのものでもある。
【００４４】
受信データ処理部２５及び送信データ処理部２７は、それぞれ上述したように、タイミング制御部２６からの制御に従って、データ受信処理及びデータ送信処理をＯＮＵ２−Ｎの基本動作クロックであるクロックＢに従って行なうためのものである。
上述した構成により、高速ＯＮＵ２−Ｎは、光ファイバ１３を介してＯＬＴ３より送信される下りフレームをＷＤＭカプラ２１により分波し、Ｏ／Ｅ変換部２２でＯ／Ｅ変換する。
【００４５】
そして、ＯＮＵ２−Ｎの基本動作クロックであるクロックＢをＭdown分周回路２３がＭdown分周することにより、Ｍdownビット周期（即ち、クロックＡ）で、下りフレーム中のフレーム同期情報及び管理情報をフレーム同期／管理情報検出部２４が検出し、検出されたフレーム同期情報に従ってタイミング制御部２６が、受信データ処理部２５をタイミング制御することにより、自局２−Ｎ宛のデータ信号を正常な受信タイミングで受信処理して下りデータを抽出する。
【００４６】
一方、ユーザからの上りデータは、前記検出された管理情報に従ってタイミング制御部２６が送信データ処理部２７をタイミング制御することにより、ＯＬＴ３宛に正常な送信タイミングで送信される。この上りデータは、Ｅ／Ｏ変換部２８でＥ／Ｏ変換されて、ＷＤＭカプラ２１により光ファイバ１３へと合波されて、ＯＬＴ３へと送信される。
このように、ＯＮＵ２−Ｎは、Ｍdown分周回路２３をそなえることにより、ビットレートＡのデータ信号（フレーム同期情報及び管理情報など）についても受信処理することができるので、高速のビットレートＢのデータを正確（正常）に受信処理することができる。
【００４７】
ここで、図５を用いてＭdown分周回路２３の動作について説明する。図５は高速ＯＮＵ２−Ｎにおける受信処理タイミングを示す模式図である。
高速ＯＮＵ２−Ｎは、クロックＢを基本動作クロックとして動作（受信処理）している。これは、ＯＬＴ３から自局２−Ｎ宛に送信されるビットレートＢのデータを受信処理するためであるが、例えば、フレーム同期情報及び管理情報を含む低速データは、ビットレートＡのデータとして伝送されてくるため、低速（ビットレートＡ）データについてはクロックＢをそのまま用いても正常な受信処理を行なうことができない。
【００４８】
そこで、Ｍdown分周回路２３は、ＯＮＵ２−Ｎのクロック周波数をＭdown分周することにより、ビットレートＢ（＝Ｍ×Ａ）に対応したクロック周波数（クロックＢ）を基にして、ビットレートＡに対応したクロック周波数（クロックＡ）を生成するのである。これにより、図５に示すように、ビットレートＡのデータについては、Ｍdownビット周期で受信処理タイミングをとることができるので、ビットレートＡの低速データを正確（正常）に受信処理することができる。
【００４９】
即ち、高速ＯＮＵ２−Ｎは、Ｍdown分周回路２３，フレーム同期／管理情報処理部２４により、下りフレームをＭdownビット周期（即ち、クロックＡ）で受信処理することにより、フレーム同期情報及び管理情報を受信処理してフレーム同期を確立し、管理情報により特定される自局２−Ｎ宛のデータについては、受信データ処理部２５にて、ビット単位（クロックＢ）でデータを受信処理するのである。
【００５０】
このように、本実施形態のＰＯＮシステムは、ＯＬＴ３が、フレームフォーマットのフレーム同期情報を含む第１データ領域を第１ビットレート（Ａ）で送信するとともに第２データ領域を前記第１ビットレート（Ａ）×Ｍdown（Ｍdown＞１）の第２ビットレート（Ｂ）で送信し、ＯＮＵ２のいずれか（例えば、ＯＮＵ２−Ｎ）が、この光信号を、Ｍdownビット周期で受信処理して、前記フレームフォーマットの第１データ領域における前記フレーム同期情報を検出し、その検出タイミングに基づいて前記フレームフォーマットの第２データ領域をビット単位で受信処理するので、ビットレートＢのデータを受信すべくアップグレードしたＯＮＵ２−Ｎは、ビットレートＡのフレーム同期情報を複雑なレート変換処理等を要することなく、Ｍdownビット周期の簡易な受信処理で、ビットレートＢの自局２−Ｎ宛データを正確に受信処理することができる。したがって、ビットレートＡの光信号（サービス）で十分である（換言すると、ビットレートＢのデータを必要としない）ＯＮＵ２−１〜２−（Ｎ−１）はそのまま（アップグレードせず）に、ビットレートＢのサービスを必要とするＯＮＵ２−Ｎのみをアップグレードすることで、ビットレートＡの光信号とビットレートＢの光信号とが前記フレームフォーマット内で混在した通信を簡易に実現できるので、ＯＮＵ２のアップグレード費用及び当該アップグレードに要する労力を大幅に軽減することが可能となる。
【００５１】
また、アップグレードしたＯＮＵ２−Ｎは、Ｍdownビット周期の受信処理によりビットレートＡの信号を正常に処理できるので、既存システムとの整合性も維持することができる。なお、このとき上記Ｍdownを整数とすれば、ビットレートＢをビットレートＡの整数倍とすることもでき、これにより、Ｍdown分周回路２３（フレーム同期処理部）を簡易な回路構成で実現することができるので、回路規模の抑制及びコスト削減に貢献することが可能となる。
【００５２】
さらに、ＯＬＴ３は、ＷＤＭカプラ６からの光信号をビットレートＢに対応するクロック周波数で受信処理してビット同期を確立し、各ＯＮＵ２についての規定の送信タイミングに基づいて、ビットレートＡの光信号をＭupビット周期で受信処理し、ビットレートＢの光信号をビット単位で受信処理するので、各レートの光信号別の同期確立を要することなく簡易な構成で、各ＯＮＵ２からのビットレートＡの光信号及びビットレートＢの光信号をそれぞれ正確に受信処理することが可能となる。
【００５３】
次に、本実施形態のＰＯＮシステム（ビットレート混在光通信システム）の変形例について、図６〜図１７を用いて説明する。
〔Ｂ〕第１変形例の説明
第１変形例では、図６に示すように、高速ＯＮＵ２−ＮにおけるＭdown分周回路２３の代わりにエッジ検出Ｍ分周回路２９を用いる。
【００５４】
この図６に示すエッジ検出Ｍ分周回路２９は、受信データ信号のエッジ（データ信号の立ち上がり部分）を検出し、クロックＢを分周して複数の位相のクロックＡを生成し、ビットレートＡのデータを最適位相のクロックＡに従って受信処理するものであり、このために、例えば、Ｍ分周遅延クロック発生部３０と、エッジ検出部３１と、クロック位相選択部３２とフリップフロップ回路（ＦＦ：Flip Flop）３３とをそなえて構成される。なお、図６中に示す（１）〜（５）の信号は図７中の（１）〜（５）の信号にそれぞれ対応している。
【００５５】
ここで、Ｍ分周遅延クロック発生部３０は、Ｏ／Ｅ変換部２２からの高速クロック（Ｂ）（２）を分周するとともに、１／Ｍ周期ずつ位相遅延させて異なる位相のＭパラレルの低速クロック（３）を生成するものである。
エッジ検出部３１は、Ｏ／Ｅ変換部２２からのデータ信号（ＤＡＴＡ）（１）のエッジを検出するためのものである。
【００５６】
クロック位相選択部（制御部）３２は、エッジ検出部３１でのエッジ検出タイミングに基づいて、Ｍビット周期で受信処理を行なうための受信処理開始タイミングを制御するためのもので、Ｍ分周遅延クロック発生部３０で生成されたＭパラレルの低速クロック（３）のうち、データ信号（１）の受信処理に最適な位相である、即ちデータ信号（１）の中央付近のタイミングにクロックの立ち上がりが位置するようなＦＦ入力クロック（４）を選択するものである。
【００５７】
そして、ＦＦ３３は、データ信号（１）を上記選択されたＦＦ入力クロック（４）により読み出すとともに、読み出されたＦＦ出力ＤＡＴＡ信号（５）をフレーム同期／管理情報処理部２４へ出力するものである。
ここで、図７を用いて、例えばＭ＝４の場合の上記エッジ検出Ｍ分周回路２９の動作について説明する。
【００５８】
まず、エッジ検出部３１が、Ｏ／Ｅ変換部２２からのデータ信号（Ｏ／Ｅ  Ｄａｔａ  ｏｕｔ）（１）のエッジを検出し、そして、Ｍ分周遅延クロック発生部３０が、Ｏ／Ｅ変換部２２からの高速クロック（Ｏ／Ｅ  ＣＬＫ  ｏｕｔ）（２）、即ちクロックＢを分周してＭパラレルの低速クロック（Ｍ分周遅延ＣＬＫ）（３）、即ちそれぞれの位相差が１／Ｍ周期であるＭパラレルのクロックＡ（位相Ａ〜位相Ｄ）（３−１）〜（３−４）を生成する。
【００５９】
次いで、クロック位相選択部３２が、エッジ検出部３１で検出されたエッジから特定位相後のタイミング（最適な受信タイミング）で受信処理が開始されるように、データ信号（１）の読み出しタイミングとしてここでは位相Ｄのクロックを選択する。位相Ｄのクロックを最適位相として選択することにより、何らかの理由で読み出し処理にタイミングのずれが生じた場合でも、位相Ｄのクロックの立ち上がりがデータ信号（１）の中央付近のタイミングに位置するため、読み出し処理を誤る可能性を小さくすることができる。
【００６０】
また、データ信号（１）に遅延が生じた場合でも、クロック位相選択部３２が、その都度最適な読み出しタイミングとなるＦＦ入力クロック（４）を選択するので、常に高確率で読み出し処理を成功させることができる。
なお、データ読み出し処理を成功させる確率と引き換えに、データ読み出し処理に係るデータ遅延を抑制したい場合は、最適位相として他のクロック、例えば位相Ｃのクロックを選択するようにしてもよい。
【００６１】
その後、ＦＦ回路３３に入力されたデータ信号（１）が、クロック位相選択部３２で選択された位相Ｄのクロック（ＦＦ入力クロック）（４）により読み出され、ＦＦ出力ＤＡＴＡ信号（５）としてフレーム同期／管理情報処理部２４へ出力される。
このように、フレーム同期処理部を、エッジ検出部３１と、クロック位相選択部（制御部）３２とをそなえたエッジ検出Ｍ分周回路２９で構成することで、前記受信処理の開始タイミングを容易に最適化することが可能となり、クロックＢで動作する高速ＯＮＵ２−Ｎにおいて、ビットレートＡのデータについてはＭdownビット周期、即ち、クロックＡ（＝Ｂ／Ｍ）で正常に受信処理することができる。
【００６２】
なお、このエッジ検出Ｍ分周回路２９は、ＯＮＵ２−ＮのＭdown分周回路２３の代わりに用いられるだけでなく、もちろん、ＯＬＴ３のＭup分周回路９の代わりに用いてもよい。
〔Ｃ〕第２変形例の説明
第２変形例では、既述のＭdown分周回路２３の代わりに、例えば図８に示すような同符号検出Ｍ分周回路３４とフリップフロップ回路（ＦＦ）３５とを用いる。なお、この図８中の（１）〜（５），（３−１）で示す信号は、図９に示すタイミングチャートの（１）〜（５），（３−１）に示す信号に対応している。
【００６３】
ここで、同符号検出Ｍ分周回路３４は、低速（ビットレートＡ）のデータ信号をクロックＢで受信処理した場合に同符号のデータが連続して検出されることを利用して低速データのみをフレーム同期／管理情報処理部２４に出力するものであり、このためにシリアル／パラレル（Ｓ／Ｐ）変換部３６と、Ｍ入力ＸＯＲ（eXclusive OR）回路３７と、スイッチ回路３８とをそなえて構成される。
【００６４】
フリップフロップ（ＦＦ）回路３５は、Ｏ／Ｅ変換部２２からのデータ信号（ＤＡＴＡ）を一時的に保持し、後段のＳ／Ｐ変換部３６へ送出するものである。
Ｓ／Ｐ変換部３６は、ＦＦ回路３５からのデータ信号（１）を、Ｏ／Ｅ変換部２２からの高速クロック（２）に基づいて、シリアルからパラレルに変換してＭパラレルのデータ信号（３）を生成するためのものである。
【００６５】
Ｍ入力ＸＯＲ回路３７は、Ｓ／Ｐ変換部３６で生成されたＭパラレルのデータ信号（３）の各値に応じて後段のスイッチ回路３８をＯＮ／ＯＦＦ制御するための制御信号（４）を出力するものであり、クロックＢで前記データ信号を受信処理してＭビットの同符号連続部分を検出する同符号連続検出部として機能するものである。例えば、Ｓ／Ｐ変換部３６からの各値が全て同値（全て０あるいは全て１）である場合にのみスイッチ回路３８をＯＮする制御信号（ここでは０）を出力するようにし、それ以外の場合は、スイッチ回路３８をＯＦＦする制御信号（ここでは１）を出力するようになっている。
【００６６】
スイッチ回路３８は、Ｍ入力ＸＯＲ回路３７からの（４）ＯＮ／ＯＦＦ制御信号に応じて、ＯＮ／ＯＦＦ状態が切り替えられるものであり、ＯＮ状態の場合にのみ、Ｓ／Ｐ変換部３６の出力の一部（３−１）を後段のフレーム同期／管理情報処理部２４へ出力するものである。即ち、前記Ｍ入力ＸＯＲ回路３７とスイッチ回路３８とから成るブロックは、前記同符号連続検出部で検出された同符号連続部分をＭdownビット周期で受信処理してフレーム同期情報を検出するフレーム同期検出部として機能している。
【００６７】
ここで、図９を用いて、例えばＭ＝４の場合の上記同符号検出Ｍ分周回路３４の動作について説明する。
まず、Ｏ／Ｅ変換部２２から高速ＤＡＴＡ（ビットレートＢのデータ）（１）として（０，１，０，１）が出力される場合、Ｓ／Ｐ変換部３６で生成されるＭパラレルのデータ信号（３）は、図９中の丸付き数字１〜４にそれぞれ対応して、（０，１，０，１）（（３−１）〜（３−４））となる。
【００６８】
このとき、Ｍ入力ＸＯＲ回路３７は、Ｓ／Ｐ変換部３６からの各値が全て同値ではないので、ＯＮ／ＯＦＦ制御信号（４）として１を出力し、スイッチ回路３８は、Ｍ入力ＸＯＲ回路３７からのＯＮ／ＯＦＦ制御信号（４）が１であることから、スイッチ出力（５）はＯＦＦとなり、後段のフレーム同期／管理情報処理部２４にはデータを送出しない。
次に、Ｏ／Ｅ変換部２２から高速ＤＡＴＡ（１）として（１，０，１，０）が出力される場合、Ｓ／Ｐ変換部３６で生成されるＭパラレルのデータ信号（３）は、図９中の丸付き数字１〜４にそれぞれ対応して、（１，０，１，０）（（３−１）〜（３−４））となる。
【００６９】
このときも、Ｍ入力ＸＯＲ回路３７は、Ｓ／Ｐ変換部３６からの各値が全て同値ではないので、ＯＮ／ＯＦＦ制御信号（４）として１を出力し、スイッチ回路３８のスイッチ出力（５）はＯＦＦとなり、後段のフレーム同期／管理情報処理部２４にはデータを送出しない。
さて、ここで、Ｏ／Ｅ変換部２２から低速ＤＡＴＡ（ビットレートＡのデータ）（１）として（１，１，１，１）の同符号連続データが出力される場合、Ｓ／Ｐ変換部３６で生成されるＭパラレルのデータ信号（３）は、図９中の丸付き数字１〜４にそれぞれ対応して、（１，１，１，１）（（３−１）〜（３−４））となる。
【００７０】
このとき、Ｍ入力ＸＯＲ回路３７は、Ｓ／Ｐ変換部３６からの各値が全て同値であるので、ＯＮ／ＯＦＦ制御信号（４）として０を出力し、スイッチ回路３８は、Ｍ入力ＸＯＲ回路３７からのＯＮ／ＯＦＦ制御信号（４）が０であることから、スイッチ出力（５）として例えば（３−１）の１を後段のフレーム同期／管理情報処理部２４に出力する。
同様に、Ｏ／Ｅ変換部２２から低速ＤＡＴＡ（１）として（０，０，０，０）の同符号連続データが出力される場合、Ｓ／Ｐ変換部３６で生成されるＭパラレルのデータ信号（３）は、図９中の丸付き数字１〜４にそれぞれ対応して、（０，０，０，０）（（３−１）〜（３−４））となる。
【００７１】
このときも、Ｍ入力ＸＯＲ回路３７は、Ｓ／Ｐ変換部３６からの各値が全て同値であるので、ＯＮ／ＯＦＦ制御信号（４）として０を出力し、スイッチ回路３８は、Ｍ入力ＸＯＲ回路３７からのＯＮ／ＯＦＦ制御信号（４）が０であることから、スイッチ出力（５）として例えば（３−１）の０を後段のフレーム同期／管理情報処理部２４に出力する。
このように、フレーム同期処理部を、Ｍ入力ＸＯＲ回路３７（同符号連続検出部）とフレーム同期検出部とをそなえた同符号検出Ｍ分周回路３４で構成することで、簡易な回路構成でフレーム同期処理部を実現することが可能となる。
【００７２】
即ち、同符号検出Ｍ分周回路３４が同符号連続のデータを検出した場合にのみ、後段のフレーム同期／管理情報処理部２４へデータを出力することができ、したがって、低速（ビットレートＡ）のデータ信号のみをフレーム同期／管理情報処理部２４に出力することができる。これにより、クロックＢで動作するＯＮＵ２−Ｎにおいても、ビットレートＡのデータについてはクロックＡで受信処理することができるようになる。
【００７３】
なお、この同符号検出Ｍ分周回路３４についても、高速ＯＮＵ２−ＮのＭdown分周回路２３の代わりに用いられるだけでなく、ＯＬＴ３のＭup分周回路９の代わりに用いてもよい。
〔Ｄ〕第３変形例の説明
次に、誤り訂正符号（ＦＥＣ：Forward Error Correction）を適用したＰＯＮシステム（ビットレート混在光通信システム）について説明する。
【００７４】
一般的に、光受信回路の性能から、伝送レート（ビットレート）の大きいデータを受信する場合、伝送レートの小さいデータよりも伝送誤り率が大きくなる。
このため、この第３変形例では、高速（ビットレートＢ）のデータ信号に冗長度ηのＦＥＣ冗長ビットを付加してデータ送受を行なう。図１０は第３変形例に係るＦＥＣ付加フレーム化処理部の構成を示すブロック図である。
【００７５】
この図１０に示すＦＥＣフレーム化処理部３９は、ＯＬＴ３に設けられ、例えば、ビットレートＢのデータにＦＥＣ冗長ビットを付加して、下りフレームを生成するためのものであり、このために、ＦＥＣ処理部４０と、バッファ４１，４２と、セレクタ４３と、フレーム同期／管理情報付与部４４と、フレーム化タイミング制御部４５とをそなえて構成される。なお、この図１０における（１）〜（５）の信号は、それぞれ図１１における（１）〜（５）の信号に対応している。
【００７６】
ここで、ＦＥＣ処理部４０は、ビットレートＢ／η（＝Ｍ×Ａ／η）のデータ信号（１）に冗長度ηのＦＥＣ冗長ビットを付加してビットレートＢのＦＥＣ冗長ビット付きデータ信号（２）を生成するためのものである。ここでの冗長度ηは、元のデータ長を１としたときの、ＦＥＣ冗長ビットを付加した後のデータ長を表すものである。また、本例では、ＦＥＣ冗長ビットを付加した後のデータ信号のビットレートをＢとするために、ＦＥＣ冗長ビットを付加する前のデータ信号のビットレートを予めＢ／ηと規定している。
【００７７】
そして、バッファ４１は、ビットレートＢのＦＥＣ冗長ビット付きデータ信号（２）を一時保持しておくものであり、また、バッファ４２は、ビットレートＡのデータ信号（３）を一時保持するものである。
セレクタ４３は、バッファ４１，４２からの各データ信号をフレーム化タイミング制御部４５からのタイミング信号に応じて並び替えてシリアル信号（４）として出力するものである。
【００７８】
フレーム同期／管理情報付与部４４は、セレクタ４３からのシリアル信号（４）にフレーム同期情報及び管理情報を付加して、下りフレーム（５）を出力するものである。
そして、フレーム化タイミング制御部４５は、前記バッファ４１，４２，セレクタ４３，フレーム同期／管理情報付与部４４に、図２により前述した下りフレーム（５）を生成するためのタイミング信号を通知するためのものである。
【００７９】
ここで、図１１を用いて、上記ＦＥＣフレーム化処理部３９の動作について説明する。
まず、ＦＥＣ処理部４０により、ビットレートＢ／ηのデータ信号（１）にＦＥＣ冗長ビットを付加して、ビットレートＢのＦＥＣ冗長ビット付きデータ信号（２）が生成される。
そして、ビットレートＢのＦＥＣ冗長ビット付きデータ信号（２）及びビットレートＡのデータ信号（３）が、バッファ４１，４２に保持された後、フレーム化タイミング制御部４５からのタイミング信号に基づいて、セレクタ４３により（２）及び（３）で示す各データが選択（並び替え）されてシリアル信号（４）が出力される。
【００８０】
次いで、フレーム同期／管理情報付与部４４により、（４）のデータ群にフレーム同期情報及び管理情報が付加されて、下りフレーム（５）が生成される。
このように、ＯＬＴ３側にＦＥＣフレーム化処理部３９をそなえることにより、低速（ビットレートＡ）のデータ信号よりも誤りが生じやすい高速（ビットレートＢ）のデータ信号にＦＥＣ冗長ビットを付加して伝送することができるので、高速のデータ信号を誤り率の低下を抑制しつつ伝送することが可能となる。
【００８１】
この場合、もちろん、高速ＯＮＵ２−Ｎ側には、ビットレートＢのＦＥＣ冗長ビット付きデータ信号について、ＦＥＣ復号処理を施すためのＦＥＣ復号部（図示省略）がそなえられる。
また、高速ＯＮＵ２−Ｎ側に上りデータのための上記ＦＥＣ処理部４０を設けるようにしてもよく、この場合は、ＯＮＵ２−Ｎからの上りデータにＦＥＣ冗長ビットが付加されることになり、ＯＬＴ３側にはＦＥＣ復号処理を施すためのＦＥＣ復号部（図示省略）がそなえられる。
【００８２】
また、上記のＦＥＣ処理部４０では、所定のタイムスロットに収まるように、予めビットレートＢ／ηのデータ信号にＦＥＣ冗長ビットを付加してビットレートＢのデータ信号を生成しているが、例えば図１２に示すように、ＦＥＣ冗長ビットの付加前後でビットレートを変更せずにＦＥＣ冗長ビット付きデータ信号を生成するようにすることもできる。なお、この図１２における（１）〜（５）の信号は、それぞれ図１０における（１）〜（５）の信号に対応している。
【００８３】
即ちこの場合、ＦＥＣ処理部４０には、予めビットレートＢのデータ（１）が入力され、そのデータ信号にＦＥＣ冗長ビットが付加されてＦＥＣ冗長ビット付きデータ信号（２）が生成され、バッファ４１に出力される。そして、以降、前述したデータフローと同様に、ＦＥＣ冗長ビット付きデータ信号（２）及びビットレートＡのデータ信号（３）が、バッファ４１，４２に保持された後、フレーム化タイミング制御部４５からのタイミング信号に基づいて、セレクタ４３により（２）及び（３）で示す各データが選択（並び替え）されてシリアル信号（４）が出力される。
【００８４】
次いで、フレーム同期／管理情報付与部４４により、（４）のデータ群にフレーム同期情報及び管理情報が付加されて、下りフレーム（５）が生成される。
この場合、ＦＥＣ処理部４０では、元のデータ長に比べてデータ長が大きいＦＥＣ冗長ビット付きデータ信号が生成されるので、フレーム化タイミング制御部４５によるタイミング制御は、ビットレートＢのデータ信号のデータ長を考慮して行なわれる。
【００８５】
なお、もちろん、このようなＦＥＣ処理部４０をＯＮＵ２−Ｎ側にそなえるようにしてもよい。
〔Ｅ〕第４変形例の説明
上述したように、一般的に、ビットレートの大きいデータは、ビットレートの小さいデータよりも伝送誤り率が大きくなる。このため、本変形例では、高速（ビットレートＢ）のデータ信号を送受信する際に光増幅器を用いて増幅することを特徴とするものである。
【００８６】
図１３に本変形例に係るＰＯＮシステム（ビットレート混在光通信システム）の要部の構成をブロック図で示す。
この図１３に示すように、本変形例のＯＬＴ３は、図１により前述したＷＤＭカプラ６とＯ／Ｅ変換部７との間に光増幅器（局側光増幅器）４６をそなえて構成され、ＯＮＵ２−Ｎは、既述のＷＤＭカプラ２１とＥ／Ｏ変換部２８との間に光増幅器（加入者側光増幅器）４７をそなえて構成されている。なお、光増幅器４６，４７は、ＯＬＴ３及びＯＮＵ２−Ｎのいずれか一方のみにそなえられていてもよい。
【００８７】
ここで、ＯＬＴ３側の光増幅器４６は、ＯＬＴ３がビットレートＢのデータ信号を受信処理するタイミングでＯＮ制御され、当該ビットレートＢのデータ信号を増幅するものである。この光増幅器４６には、例えば半導体光増幅器が用いられ、これによりＯＮ／ＯＦＦ制御による動作の切り替えを素早く行なうことが可能となる。なお、このときの光増幅器４６のＯＮ／ＯＦＦ制御は、例えばデータの送受タイミングを知るフレーム化処理部４により行なわれる。
【００８８】
また、ＯＮＵ２−Ｎ側の光増幅器４７は、上り方向のデータを送信するタイミングでＯＮ制御され、当該ビットレートＢの送信データ信号を増幅するものである。この光増幅器４７も上記光増幅器４６と同様に、例えば半導体光増幅器が用いられ、これによりＯＮ／ＯＦＦ制御による動作の切り替えを素早く行なうことが可能となる。なお、この光増幅器４７に対するＯＮ／ＯＦＦ制御は、例えばデータの送信タイミングを知るフレーム同期／管理情報処理部２４により行なわれる。
【００８９】
そして、図１３中の符号ａで示すように、ビットレートＢのデータ信号を送受信するタイミングで少なくとも光増幅器４６，４７の１つをＯＮすることにより、高速データ信号のみを増幅して、伝送誤り率を小さくすることができる。
また、ＯＮＵ２−Ｎ側では上り方向へのデータ信号を光増幅器４７により増幅しなくても、ＯＮＵ２−Ｎの送信パワーを他のＯＮＵ２−１〜２−（Ｎ−１）の送信パワーよりも予め大きく設計（設定）することにより、本変形例と同等の効果を得ることができる。
【００９０】
さらに、光増幅器４６に、受信したデータ信号のビットレートに応じて、その増幅利得と受信帯域幅とを変更するように可変帯域幅を設けて構成してもよい。例えば、ビットレートＢのデータのみを増幅するように、光増幅器４６の増幅利得及び受信帯域幅を変更する。これにより、伝送誤り率の大きい高速のビットレートのデータ信号を重点的に増幅することができるので、データ通信に適した送受信パワーレベルにすることができる。
【００９１】
ところで、ＯＬＴ３及び高速ＯＮＵ２−Ｎは、ビットレートＢのデータを受信処理できるように、既述のＯ／Ｅ変換部７，２２を構成要素としたビットレートＢ用受信器をそなえて構成されており、既存ＯＮＵ２−１〜２−（Ｎ−１）は、既述のＯ／Ｅ変換部１５を構成要素としたビットレートＡ用受信器をそなえて構成されている。そして、これらの各受信器には、内部に受信プリアンプがそなえられており、上述の光増幅器４６，４７での信号増幅に加えて、この受信プリアンプによる増幅を行なうことも考えられる。
【００９２】
一般的に、各受信器の受信特性を示した図１４にあるように、同じビットレートＡのデータを受信する場合、ビットレートＢ用受信器とビットレートＡ用受信器との間には、受信感度に関して受信特性に起因する最小受信感度ΔＰの差が存在する。このΔＰは、Ｏ／
Ｅ変換部７，２２，１５内にそなえられた受信プリアンプの雑音特性から決定されるもので、さらにこの雑音特性は受信プリアンプの帰還抵抗により決定されるものである。
【００９３】
ここで、図１５にＯ／Ｅ変換部７，２２，１５の内部構成を示して前記プリアンプの動作について説明する。
Ｏ／Ｅ変換部７，２２，１５は、フォトダイオード（ＰＤ：Photo Diode）と、受信プリアンプ４８と、可変の帰還抵抗４９とをそなえて構成される。なお、コンデンサＣｉｎは、回路が持つ浮遊容量を等価的に表すものである。
【００９４】
受信プリアンプ４８は、ＰＤにより受光され、その受光量に応じて得られた電気信号（データ信号）を増幅するためのものであり、その増幅利得はＰである。
帰還抵抗４９は、受信プリアンプ４８の入力インピーダンスＲｉｎ（下記の式（１）参照）を制御するためのもので、可変抵抗値Ｒｆを有している。
ここで、一般的に、ビットレートに対して最適なプリアンプ帯域は、ｆｃ＝０．７×ビットレートで示され、さらに、図１５に示すＯ／Ｅ変換部７，２２，１５に係る各変数及び定数は、以下の関係式（１）〜（４）を満たすことが知られている。
【００９５】
Ｒｉｎ＝Ｒｆ／Ｐ  ・・・（１）
ｆｃ＝１／（√２πＣｉｎ×Ｒｉｎ）  ・・・（２）
雑音∝１／Ｒｆ  ・・・（３）
利得∝Ｒｆ  ・・・（４）
このとき、Ｃｉｎ（浮遊容量）が一定であるとすると、上記の式（１）及び（２）より、受信プリアンプ４８の帯域を稼ぐには可変抵抗値Ｒｆを小さくする必要があるが、式（３）より可変抵抗値Ｒｆを小さくすると雑音が増加するために、ＰＤの受信感度が劣化することが分かる。また、式（４）より可変抵抗値Ｒｆを小さくすると受信プリアンプ４８の増幅利得Ｐが小さくなることも分かる。
【００９６】
即ち、可変抵抗値Ｒｆを可変制御することにより、ビットレート（帯域）に応じた増幅利得Ｐを得ることができるのである。
図１６に受信データ信号と、その増幅結果の一例を示す。
この図１６の（ａ）に示すように、例えば、パワーの小さい低速の信号，パワーの大きい低速の信号，パワーの小さい高速の信号，パワーの大きい高速の信号が順にＯＬＴ３にて受信される場合、まず、（ｂ）に示すように光増幅器４６の増幅利得を制御して、パワーの小さい低速の信号及びパワーの小さい高速の信号を増幅する。例えば、光増幅器４６として半導体光増幅器（ＳＯＡ：Semiconductor Optical Amplifier）を用いることができる。また、ＥＤＦＡ（Erbium Doped Fiber Amplifier）などの光増幅器と光変調器（たとえば、ＬＮ（Lithium Niobate）変調器あるいはＥＡ（Electro Absorption）変調器など）とを組み合わせ、光増幅器４６としてパワーの小さい低速の信号及びパワーの小さい高速の信号を増幅することもできる。
【００９７】
そして、光増幅器４６の後段の受信プリアンプ４８では、可変抵抗値Ｒｆを制御することにより、（ｃ）及び（ｄ）に示すような利得及び帯域制御を行なうことで、低速のデータ信号が受信されるタイミングでは、可変抵抗値Ｒｆを大きくすることにより低速のデータ信号に対して増幅を行ない、高速のデータ信号が受信されるタイミングでは、可変抵抗値Ｒｆを小さくすることにより高速のデータ信号に対して増幅を行なうようにするのである。なお、上述の式（１）〜（４）からも分かるように、可変抵抗値Ｒｆを可変にすることで、受信プリアンプ４８の増幅利得及び増幅帯域は同時に変化する。
【００９８】
このように、高速データ信号について、光増幅器４６の後段のＯ／Ｅ変換部７においても受信プリアンプ４８により増幅を行なうことができるので、高速データ信号のみを増幅して、伝送誤り率を小さくすることができる。
なお、図１６に示す例では、パワーの小さい低速の信号を受信するタイミングでは、光増幅器４６を動作させずに、後段の受信プリアンプ４８でのみ増幅を行なうようにもでき、この場合、光増幅器４６の電力消費量を抑制することもできる。
【００９９】
〔Ｆ〕第５変形例の説明
図１７は第５変形例に係るＰＯＮシステムの要部の構成を示すブロック図である。
この図１７に示すように、本変形例では、ＯＬＴ３は、既述のフレーム化処理部４，Ｅ／Ｏ変換部５，ビット同期処理部８，Ｍup分周回路９及びデータ処理部１０をそなえるとともに、ＷＤＭカプラ６と、光増幅器５０と、Ｏ／Ｅ変換部７と、コントロール部５１と、受信パワーテーブル５２とをそなえて構成される。
【０１００】
ここで、コントロール部５１は、各ＯＮＵ２からの受信タイミング情報及び受信パワーテーブル５２から得られる各種情報に基づいて、光増幅器５０及びＯ／Ｅ変換部７の受信プリアンプ４８の増幅利得及び受信帯域幅（増幅対象のビットレート）を制御するものである。
受信パワーテーブル５２は、各ＯＮＵ２にて受信（受光）されたデータ信号の受光パワーを保持するテーブルであり、例えば、各ＯＮＵ２を識別するアドレスと、各ＯＮＵ２が伝送路（光ファイバ）１３を介して受信したデータ信号の受光パワー値とを対応付けて保持している。
【０１０１】
即ち、本変形例では、例えばシステム初期立ち上げ時において、ＯＮＵ２において測定された受光パワーをＯＬＴ３に通知して、さらに、ＯＬＴ３側では、通知された受光パワーが受信パワーテーブル５２に保持される。そして、コントロール部５１が、この受信パワーテーブル５２に基づいて、光増幅器５０及び受信プリアンプ４８の増幅利得及び受信帯域幅を調整するようになっている。
【０１０２】
これにより、ビットレートが混在する上記ＰＯＮシステムにおいても、各データ信号が所要の符号誤り率（例えば、１０-12）を満たすように、光増幅器５０及び受信プリアンプ４８の増幅利得を制御することが可能となる。
以上、本発明の一実施形態について詳細に説明したが、本発明は上記の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において任意に変形して実施することができる。
【０１０３】
例えば、上記の実施形態及び各変形例では、Ｍup＝Ｍdown（＝Ｍ）として動作を説明したが、もちろんＭup及びＭdownを異なる値とすることもできる。
さらに、高速（ビットレートＢ）のデータ信号で受信処理するＯＮＵ２が複数存在してもよい。
また、混在するビットレートは３種類以上であってもよく、この場合例えば、ＯＮＵ２は、それぞれ受信するビットレートに応じた分周回路をそなえ、ＯＬＴ３は、全てのビットレートのデータ信号を受信処理できるように、複数の分周回路をそなえて構成される。
【０１０４】
〔Ｇ〕付記
（付記１）
光局側装置と、複数の光加入者装置と、該光局側装置から所定フレームフォーマットにて送信された光信号を前記複数の光加入者装置へ分岐する分岐手段とをそなえた光通信システムにおいて、
該光局側装置が、
前記フレームフォーマットのフレーム同期情報を含む第１データ領域を第１ビットレートで送信するとともに第２データ領域を前記第１ビットレート×Ｍdown（Ｍdown＞１）の第２ビットレートで送信し、
該光加入者装置のいずれかが、
該光分岐手段からの光信号を、Ｍdownビット周期で受信処理して、前記フレームフォーマットの第１データ領域における前記フレーム同期情報を検出し、
その検出タイミングに基づいて前記フレームフォーマットの第２データ領域をビット単位で受信処理することを特徴とする、ビットレート混在光通信方法。
【０１０５】
（付記２）
前記Ｍdownは整数であることを特徴とする、付記１記載のビットレート混在光通信方法。
（付記３）
該光加入者装置が、
受信した光信号のエッジを検出し、
当該エッジの検出タイミングに基づいて前記Ｍdownビット周期で受信処理の開始タイミングを制御することを特徴とする、付記１又は２に記載のビットレート混在光通信方法。
【０１０６】
（付記４）
該光加入者装置が、
前記第２ビットレートに対応するクロック周波数で前記光信号を受信処理してＭビットの同符号連続部分を検出し、
当該同符号連続部分をＭdownビット周期で受信処理して前記フレーム同期情報を検出することを特徴とする、付記１又は２に記載のビットレート混在光通信方法。
【０１０７】
（付記５）
第１ビットレートで光信号を送信する光加入者装置と、前記第１ビットレート×Ｍup（Ｍup＞１）の第２ビットレートで光信号を送信する光加入者装置と、前記各光加入者装置からの光信号を合波する合波手段と、該合波手段により合波された光信号を受信する光局側装置とをそなえた光通信システムにおいて、
該光局側装置が、
該合波手段からの光信号を前記第２ビットレートに対応するクロック周波数で受信処理してビット同期を確立し、
前記各光加入者装置についての規定の送信タイミングに基づいて、前記第１ビットレートの光信号をＭupビット周期で受信処理し、前記第２ビットレートの光信号をビット単位で受信処理することを特徴とする、ビットレート混在光通信方法。
【０１０８】
（付記６）
前記Ｍupは整数であることを特徴とする、付記５記載のビットレート混在光通信方法。
（付記７）
前記第２ビットレートの光信号は、誤り訂正符号を含むことを特徴とする、付記１〜６のいずれか１項に記載のビットレート混在光通信方法。
【０１０９】
（付記８）
該光局側装置が、
前記第２ビットレートの光信号の受信処理時に当該光信号を局側光増幅器により増幅することを特徴とする、付記５〜７のいずれか１項に記載のビットレート混在光通信方法。
（付記９）
前記第２ビットレートで光信号を送信する光加入者側装置が、
当該光信号の送信時に加入者側光増幅器により増幅することを特徴とする、付記５〜７のいずれか１項に記載のビットレート混在光通信方法。
【０１１０】
（付記１０）
前記第２ビットレートで光信号を送信する光加入者側装置の光送信パワーが、前記第１ビットレートで光信号を送信する光加入者側装置の光送信パワーよりも大きく設定されていることを特徴とする、付記５〜７のいずれか１項に記載のビットレート混在光通信方法。
【０１１１】
（付記１１）
該局側光増幅器が可変帯域幅を有し、受信した光信号のビットレートが前記第１又は第２ビットレートであるかの相違によって該局側光増幅器の利得と受信帯域幅とを変更することを特徴とする、付記８記載のビットレート混在光通信方法。
（付記１２）
該局側光増幅器が、半導体光増幅器であることを特徴とする、付記８又は１１に記載のビットレート混在光通信方法。
【０１１２】
（付記１３）
システム初期立ち上げ時において、該光加入者装置において受光パワーを測定し、
その測定結果を該光局側装置に通知し、
該光局側装置は、前記通知された測定結果に基づいて、該局側光増幅器の利得及び受信帯域幅を調整することを特徴とする、付記１１記載のビットレート混在光通信方法。
【０１１３】
（付記１４）
所定フレームフォーマットのフレーム同期情報を含む第１データ領域を第１ビットレートで送信するとともに第２データ領域を前記第１ビットレート×Ｍdown（Ｍdown＞１）の第２ビットレートで送信する光局側装置と、複数の光加入者装置と、該光局側装置から前記フレームフォーマットにて送信された光信号を前記複数の光加入者装置へ分岐する分岐手段とをそなえた光通信システムに用いられる前記光加入者装置であって、
該光分岐手段からの光信号を、Ｍdownビット周期で受信処理して、前記フレームフォーマットの第１データ領域における前記フレーム同期情報を検出するフレーム同期処理部と、
該フレーム同期処理部での検出タイミングに基づいて前記フレームフォーマットの第２データ領域をビット単位で受信処理するデータ処理部とをそなえたことを特徴とする、光通信システムに用いられる光加入者装置。
【０１１４】
（付記１５）
前記Ｍdownは整数であることを特徴とする、付記１４記載の光通信システムに用いられる光加入者装置。
（付記１６）
該フレーム同期処理部が、
受信した光信号のエッジを検出するエッジ検出部と、
該エッジ検出部での検出タイミングに基づいて前記Ｍdownビット周期で受信処理の開始タイミングを制御する制御部とをそなえたことを特徴とする、付記１４又は１５に記載の光通信システムに用いられる光加入者装置。
【０１１５】
（付記１７）
該フレーム同期処理部が、
前記第２ビットレートに対応するクロック周波数で前記光信号を受信処理してＭビットの同符号連続部分を検出する同符号連続検出部と、
該同符号連続検出部で検出された同符号連続部分をＭdownビット周期で受信処理して前記フレーム同期情報を検出するフレーム同期検出部とをそなえたことを特徴とする、付記１４又は１５に記載の光通信システムに用いられる光加入者装置。
【０１１６】
（付記１８）
第１ビットレートで光信号を送信する光加入者装置と、前記第１ビットレート×Ｍup（Ｍup＞１）の第２ビットレートで光信号を送信する光加入者装置と、前記各光加入者装置からの光信号を合波する合波手段と、該合波手段により合波された光信号を受信する光局側装置とをそなえた光通信システムに用いられる前記光局側装置であって、
該合波手段からの光信号を前記第２ビットレートに対応するクロック周波数で受信処理してビット同期を確立するビット同期処理部と、
前記各光加入者装置についての規定の送信タイミングに基づいて、前記第１ビットレートの光信号をＭupビット周期で受信処理するとともに、前記第２ビットレートの光信号をビット単位で受信処理するデータ処理部とをそなえたことを特徴とする、光通信システムに用いられる光局側装置。
【図面の簡単な説明】
【０１１７】
【図１】本発明の一実施形態に係るＰＯＮシステム（ビットレート混在光通信システム）の要部の構成を示すブロック図である。
【図２】フレームフォーマットの一例を示す図である。
【図３】本発明の一実施形態に係るＯＮＵの要部の構成を示すブロック図である。
【図４】本発明の一実施形態に係るＯＮＵの要部の構成を示すブロック図である。
【図５】本発明の一実施形態に係るＯＮＵにおける受信処理タイミングを示す模式図である。
【図６】本発明の第１変形例に係るフレーム同期処理部の構成を示すブロック図である。
【図７】図６に示すエッジ検出Ｍ分周回路に入出力される各信号のタイミングチャートである。
【図８】本発明の第２変形例に係るフレーム同期処理部の構成を示すブロック図である。
【図９】図８に示す同符号検出Ｍ分周回路に入出力される各信号のタイミングチャートである。
【図１０】本発明の第３変形例に係るＦＥＣ付加フレーム化処理部の構成を示すブロック図である。
【図１１】図１０に示すＦＥＣフレーム化処理部の動作を説明するための模式図である。
【図１２】図１０に示すＦＥＣフレーム化処理部の他の動作を説明するための模式図である。
【図１３】本発明の第４変形例に係るＰＯＮシステム（ビットレート混在光通信システム）の要部の構成を示すブロック図である。
【図１４】第４変形例に係る受信器（Ｏ／Ｅ変換部）の受信特性を示す図である。
【図１５】図１３に示すＯ／Ｅ変換部の内部構成を示す図である。
【図１６】第４変形例に係る受信データ信号とその増幅結果の一例を示す図である。
【図１７】本発明の第５変形例に係るＰＯＮシステム（ビットレート混在光通信システム）の要部の構成を示すブロック図である。
【図１８】従来のＰＯＮシステムの構成を示す図である。
【符号の説明】
【０１１８】
１  ビットレート混在光通信システム
２，２−１〜２−Ｎ  ＯＮＵ（光加入者装置）
３  ＯＬＴ（光局側装置）
４  フレーム化処理部
５，２０，２８  Ｅ／Ｏ変換部
６，１４，２１  ＷＤＭカプラ
７，１５，２２  Ｏ／Ｅ変換部
８  ビット同期処理部
９  Ｍup分周回路
１０  データ処理部
１１，１３−１〜１３−Ｎ  光ファイバ
１２  パワースプリッタ
１６，２４  フレーム同期／管理情報処理部
１７，２５  受信データ処理部
１８，２６  タイミング制御部
１９，２７  送信データ処理部
２３  Ｍdown分周回路
２９  エッジ検出Ｍ分周回路
３０  Ｍ分周遅延クロック発生部
３１  エッジ検出部
３２  クロック位相選択部
３３，３５  フリップフロップ回路（ＦＦ）
３４  同符号検出Ｍ分周回路
３６  Ｓ／Ｐ変換部
３７  Ｍ入力ＸＯＲ回路
３８  スイッチ回路
３９  ＦＥＣ付加フレーム化処理部
４０  ＦＥＣ処理部
４１，４２  バッファ
４３  セレクタ
４４  フレーム同期／管理情報付与部
４５  フレーム化タイミング制御部
４６，４７，５０  光増幅器
４８  プリアンプ
４９  帰還抵抗
５１  コントロール部
５２  受信パワーテーブル
【図１】
2008011361.tif 000003
【図２】
2008011361.tif 000004
【図３】
2008011361.tif 000005
【図４】
2008011361.tif 000006
【図５】
2008011361.tif 000007
【図６】
2008011361.tif 000008
【図７】
2008011361.tif 000009
【図８】
2008011361.tif 000010
【図９】
2008011361.tif 000011
【図１０】
2008011361.tif 000012
【図１１】
2008011361.tif 000013
【図１２】
2008011361.tif 000014
【図１３】
2008011361.tif 000015
【図１４】
2008011361.tif 000016
【図１５】
2008011361.tif 000017
【図１６】
2008011361.tif 000018
【図１７】
2008011361.tif 000019
【図１８】
2008011361.tif 000020