(57)【要約】【課題】  圧力、加速度、トルク、力、などを検出する信頼性に富みかつ低コストである状態応答検出システムおよびその調整方法を提供する。【解決手段】  ＡＳＩＣのＭＳＣ１０は、複数の検出素子１から６に接続され、検出素子からの出力を共通信号調整経路１０ｆへ多重化（１０ａ、１０ｂ、１０ｃ）する。検出素子は、温度信号を得るために、抵抗１０ｄ１を経てバイアスされる。信号調整経路は、オフセット、利得を補正する。製造時にセンサの特徴データが不揮発性メモリ１０ｈに記憶され、それは指令によりホストコントローラ１２へダウンロードされる。ＡＳＩＣの故障診断用の診断テストブリッジＢＲ１、ＢＲ２と、検出素子およびその接続の故障診断用の信号診断経路１０ｍと、も含まれる。ホストコントローラにダウンロードされた特徴データは、温度、状態、診断信号の誤差の数学的補正に用いられる。【選択図】  図２
2008293541.tif 000002
【特許請求の範囲】
【請求項１】
出力を有する複数の状態応答検出素子と、
前記検出素子の出力に接続されたアドレス可能入力を有する少なくとも１つのマルチプレクサを有する電子回路であって、前記少なくとも１つのマルチプレクサは信号調整回路経路に接続された出力を有し、前記信号調整回路経路は、調整部品と、前記検出素子および前記電子回路のそれぞれのための校正データおよび特徴データを記憶する不揮発性メモリと、前記不揮発性メモリから、前記マルチプレクサへ、またそれぞれの検出素子における信号を調整するためにアドレス指定されたそれぞれの検出素子のための前記信号調整部品へ、また外部コントローラが前記調整された信号の数学的補正を行うことを可能にするために前記外部コントローラへ、データを送信するデータポートと、を有する、前記電子回路と、を含む状態応答検出システム。
【請求項２】
前記検出素子はそれぞれブリッジ回路網を含み、それぞれのブリッジ回路網は、ブリッジ電圧ノードと、接地ノードと、プラス出力ノードと、マイナス出力ノードとを有し、さらに電圧源とそれぞれのブリッジ電圧ノードとの間に直列に接続され、選択されたバイアスをそれぞれの検出ノードへ供給する電子的にプログラム可能な抵抗を含む請求項１記載の状態応答検出システム。
【請求項３】
前記電子回路内に形成された、第１および第２の状態に応答しないテストブリッジ回路網をさらに含み、前記テストブリッジ回路網はそれぞれ、ブリッジ電圧ノードと、接地ノードと、プラス出力ノードと、マイナス出力ノードとを有し、前記出力ノードはマルチプレクサを経て前記信号調整回路経路に接続され、前記第１のテストブリッジの前記プラスおよびマイナス出力は第１の値の信号を供給し、前記第２のテストブリッジの前記プラスおよびマイナス出力は第２の値の信号を供給し、前記テストブリッジ回路網は電子回路の故障を診断するためのデータを供給する、請求項１記載の状態応答検出システム。
【請求項４】
前記電子回路がＡＳＩＣである請求項１記載の状態応答検出システム。
【請求項５】
加算回路および調整部品を含む検出素子診断回路経路をさらに含み、アドレス指定された検出素子の前記プラスおよびマイナス出力は前記加算回路に接続されて加算され、前記加算値は前記検出素子診断回路経路の前記調整部品へ供給されて診断信号を発生させ、前記検出素子および診断回路経路のそれぞれのための前記記憶された校正データおよび特徴データは、前記外部コントローラへ送信されて前記外部コントローラが前記診断信号の数学的補正を行うことを可能にする、請求項１記載の状態応答検出システム。
【請求項６】
前記電子回路内に形成された、第１および第２の状態に応答しない検出素子テストブリッジ回路網をさらに含み、前記テストブリッジ回路網はそれぞれ、ブリッジ電圧ノードと、接地ノードと、プラス出力ノードと、マイナス出力ノードとを有し、前記出力ノードはマルチプレクサを経て前記診断回路経路に接続され、前記第１のテストブリッジ回路網の前記プラスおよびマイナス出力は第１の値の信号を供給し、前記第２のテストブリッジ回路網の前記プラスおよびマイナス出力は第２の値の信号を供給し、前記テストブリッジ回路網は診断回路経路の故障を診断するためのデータを供給する、請求項５記載の状態応答検出システム。
【請求項７】
前記電子回路内に形成された、第１および第２の状態に応答しない検出素子テストブリッジ回路網をさらに含み、前記テストブリッジ回路網はそれぞれ、ブリッジ電圧ノードと、接地ノードと、プラス出力ノードと、マイナス出力ノードとを有し、前記テストブリッジ回路網は検出素子バイアスの故障の診断を可能にする、請求項２記載の状態応答検出システム。
【請求項８】
検出される前記状態は、圧力、加速度、力、およびトルクの１つである請求項１記載の状態応答検出システム。
【請求項９】
検出される前記状態は圧力である請求項１記載の状態応答検出システム。
【請求項１０】
状態に依存する電圧出力を発生する複数の状態応答検出素子であって、前記検出素子はそれぞれ、ブリッジ電圧ノードと、接地ノードと、プラス出力ノードと、マイナス出力ノードと、を備えたブリッジ回路網を有する前記複数の状態応答検出素子と、
電圧源と、
前記電圧源に接続されたそれぞれのブリッジ電圧ノードと、
第１、第２、および第３のマルチプレクサを有する電子回路であって、それぞれのマルチプレクサは出力および複数のアドレス入力位置を有し、それぞれの検出素子の前記プラスノードは前記第１のマルチプレクサのそれぞれのマルチプ第２、および第３のマルチプレクサであって、それぞれのマルチプレクレクサアドレス位置に接続され、それぞれの検出素子の前記マイナスノードは前記第２のマルチプレクサのそれぞれのマルチプレクサアドレス位置に接続され、それぞれの検出素子の前記接地ノードは前記第３のマルチプレクサのそれぞれのアドレス位置に接続され、それぞれのレジスタがそれぞれのマルチプレクサに接地されている、前記電子回路と、
前記第３マルチプレクサの前記出力が接続されている信号接地と、
信号調整回路経路が、プラス入力およびマイナス入力および出力を有する差動増幅器であって、前記第１マルチプレクサの前記出力が前記差動増幅器の前記プラス入力に接続され前記第２マルチプレクサの前記出力が前記差動増幅器の前記マイナス入力に接続されている前記差動増幅器と、出力および入力を有する加算回路を有するオフセット補正回路網であって前記入力が前記差動増幅器の前記出力に接続されている前記オフセット補正回路網と、レジスタにより制御されブリッジ電圧に比例する補正を供給するオフセット回路と、前記オフセット補正回路網の前記出力に接続された入力を有し且つ利得補正レジスタにより制御される可変利得増幅器を有する利得補正回路網と、を含む前記信号調整回路経路と、
ディジタルポートと、
入力および出力を有するアナログディジタル変換器であって、前記利得補正回路網の出力が前記アナログディジタル変換器へ入力され、検出された状態に対応するディジタル信号を前記ディジタルポートへ供給する、前記アナログディジタル変換器と、
論理制御装置および不揮発性メモリセクションであって、前記不揮発性メモリセクションは前記論理制御装置の制御を受けていくつかのレジスタに接続され、前記ディジタルポートは外部コントローラへデータを送信し且つ外部コントローラからデータを受信するためのインタフェースを形成し、前記不揮発性メモリは前記外部コントローラへデータを供給し前記外部コントローラが状態センサ信号の数学的誤差補正を行うことを可能にし、前記論理制御装置は選択された検出素子から検出素子データを得るための指令を供給する、前記論理制御装置および前記不揮発性メモリセクションと、を含む状態応答検出素子システム。
【請求項１１】
前記電圧源とそれぞれのブリッジ電圧ノードとの間に直列に接続され、選択されたバイアスをそれぞれの検出素子へ前記検出素子が選択された時に供給する電子的にプログラム可能な抵抗と、前記電子的にプログラム可能な抵抗に接続され、不揮発性メモリからデータを受取り、前記抵抗の値を制御するレジスタと、をさらに含む請求項１０記載の状態応答検出素子システム。
【請求項１２】
前記状態は、圧力、加速度、トルク、および力の１つである請求項１０記載の状態応答検出素子システム。
【請求項１３】
前記状態は圧力である請求項１０記載の状態応答検出素子システム。
【請求項１４】
前記電子回路内に形成された、第１および第２の状態に応答しないテストブリッジ回路網をさらに含み、それぞれのテストブリッジ回路網は、ブリッジ電圧ノードと、接地ノードと、プラス出力ノードと、マイナス出力ノードとを有し、前記出力ノードおよび前記接地ノードはマルチプレクサを経て前記信号調整回路経路および信号接地にそれぞれ接続され、前記第１のテストブリッジ回路網の前記プラス出力ノードおよび前記マイナス出力ノードは第１の値の信号を供給し、前記第２のテストブリッジ回路網の前記プラス出力ノードおよびマイナス出力ノードは第２の値の信号を供給し、前記テストブリッジ回路網は電子回路の故障を診断するためのデータを供給する、請求項１０記載の状態応答検出素子システム。
【請求項１５】
前記電子回路内に形成された、第１および第２の状態に応答しないテストブリッジ回路網をさらに含み、それぞれのテストブリッジ回路網は、ブリッジ電圧ノードと、接地ノードと、プラス出力ノードと、マイナス出力ノードとを有し、前記テストブリッジ回路網は検出素子バイアスの故障の診断を可能にする、請求項１１記載の状態応答検出素子システム。
【請求項１６】
前記電子回路がＡＳＩＣである請求項１０記載の状態応答検出素子システム。
【請求項１７】
加算回路および調整部品を含む検出素子診断回路経路をさらに含み、アドレス指定された検出素子の前記プラスおよびマイナス出力は前記加算回路に接続されて加算され、前記加算値は前記検出素子診断回路経路の前記調整部品へ供給されて診断信号を発生させ、前記検出素子および診断回路経路のそれぞれのための前記記憶された校正データおよび特徴データは、前記外部コントローラへ送信されて前記外部コントローラが前記診断信号の数学的補正を行うことを可能にする、請求項１０記載の状態応答検出素子システム。
【請求項１８】
前記電子回路内に形成された、第１および第２の状態に応答しない検出素子テストブリッジ回路網をさらに含み、前記テストブリッジ回路網はそれぞれ、ブリッジ電圧ノードと、接地ノードと、プラス出力ノードと、マイナス出力ノードとを有し、前記出力ノードはマルチプレクサを経て前記診断回路経路および信号接地にそれぞれ接続され、前記第１のテストブリッジ回路網の前記プラスおよびマイナス出力は第１の値の信号を供給し、前記第２のテストブリッジ回路網の前記プラスおよびマイナス出力は第２の値の信号を供給し、前記テストブリッジ回路網は診断回路経路の故障を診断するためのデータを供給する、請求項１７記載の状態応答検出素子システム。
【請求項１９】
複数の状態検出ブリッジ素子を有する状態応答検出システムにおける方法において、前記方法は、
それぞれの検出素子に対しバイアスを供給するステップと、
マルチプレクサを有する電子回路と、信号調整部品、アナログディジタル変換器、論理制御装置、不揮発性メモリ、およびデータを送受信するディジタルポートを有する信号調整回路経路と、を配設するステップと、
それぞれの検出素子に対する電子校正データを前記システムの製造時に得てその情報を不揮発性メモリに記憶させるステップと、
前記電子コントローラを外部コントローラに接続するステップと、
不揮発性メモリからデータを転送し、前記外部コントローラが調整されたディジタル信号に対し数学的補正を行うことを可能にするステップと、
前記マルチプレクサのアドレスを選択し、選択されたブリッジ検出素子の出力を前記信号調整回路経路に接続し、基本オフセットデータおよび利得校正データを前記信号調整経路内の前記信号調整部品へ送信するステップと、
不揮発性メモリから送られた前記基本オフセットデータおよび利得校正データを用い、前記アドレス指定された検出素子を部分的に調整し、部分的に調整された信号を供給するステップと、
前記部分的に調整された信号をアナログディジタル変換器においてアナログ形式からディジタル形式に変換しディジタル信号を供給するステップと、
前記ディジタル信号を前記外部コントローラへ送信するステップと、
前記不揮発性メモリから転送されたデータを用い、前記外部コントローラにおいて前記ディジタル信号に対し数学的補正を行うことにより前記部分的に調整された信号の調整を完成するステップと、を含む前記方法。
【請求項２０】
前記電子回路内に第１の状態に応答しないテストブリッジであって、前記第１のブリッジは第１の基準電圧を供給する前記第１の状態に応答しないテストブリッジを形成するステップと、
前記電子回路内に第２の状態に応答しないテストブリッジであって、前記第２のブリッジは第２の基準電圧を供給する前記第２の状態に応答しないテストブリッジを形成するステップと、をさらに含み、前記第１および第２のテストブリッジは電子回路の故障の診断に用いられる基準データを供給する、請求項１９記載の方法。
【請求項２１】
前記選択された検出素子のプラス出力およびマイナス出力を加算する加算回路と、検出素子および検出素子接続の故障の診断に用いられる基準データを供給する、前記信号調整回路経路のオフセット補正回路網および利得補正回路網に対応するオフセット部品および利得部品と、を含む前記電子回路内の検出素子診断回路経路を形成するステップをさらに含む、請求項１９記載の方法。
【請求項２２】
前記電子回路の故障は前記検出素子バイアスの故障を含む請求項２０記載の方法。
【請求項２３】
前記電子回路をＡＳＩＣとして形成するステップをさらに含む請求項１９記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的には、複数の場所における状態を検出するシステムに関し、特に、共通電子回路により多重検出素子を調整するシステムに関する。
【背景技術】
【０００２】
多くのアプリケーションは、複数の場所における圧力、加速度、トルク、および力のような状態の検出を必要とする。自動車の環境における例をあげれば、電動油圧ブレーキシステムすなわちＥＨＢシステムは、一般に６つの場所における油圧の検出を必要とする。圧力検出は、閉ループ制動力制御のためにそれぞれの車輪において、またドライバ入力を検出するための場所において、またシステムの予備圧力を検出するために蓄圧機において、必要である。油圧検出点は全て、システムコントローラ、すなわちマイクロプロセッサ、を有する油圧制御ユニットすなわちＨＣＵを通る経路上にあるので、全ての異なる油圧系統圧力を検出する１つの部材が存在しうる。完全な調整電子装置を有する６つの離散した圧力センサを備えると適切な動作は得られるが、圧力センサの総コストは、残りのシステム部品のコストに比し、望ましいコストよりも高くなる。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従って、本発明の目的は、上述の従来技術のシステムよりも信頼性に富みかつ低コストの状態応答検出システムを提供することである。さらにもう１つの目的は、圧力、加速度、トルク、力、などに応答する比較的に低コストで、正確で、かつ信頼性のある検出システム、および状態応答検出素子を調整する改善された低コストな方法を提供することである。
【課題を解決するための手段】
【０００４】
略述すると、本発明により製造された状態応答検出システムにおいては、複数の検出素子はＡＳＩＣに接続され、任意の選択された検出素子の出力は、アナログ多重化により共通信号調整回路に接続される。検出素子の信号は、基本校正データを含み部分調整を行うＡＳＩＣの信号調整回路によって調整される。全ての検出素子のための完全な特徴データは、ＡＳＩＣの不揮発性メモリに記憶され、ホストコントローラが適切な数学的演算を行い信号調整を完成するのに必要な追加の補償量を供給しうるための指令に基づいて、ホストコントローラ、例えば、マイクロプロセッサへ転送される。本発明の特徴によれば、検出素子および検出素子接続の故障を診断するための診断回路経路が、ＡＳＩＣ内に含まれている。もう１つの特徴によれば、ＡＳＩＣの故障を診断するために、第１および第２の固定されたテスト検出素子がＡＳＩＣ内に形成される。
【０００５】
本発明の実施例によれば、検出素子は、高温において焼成され流体圧力ポート内に配置するのに適するガラス材料を経てダイヤフラムに接着されたシリコン抵抗ブリッジのような、本技術分野において公知の個々のひずみブリッジから形成される。加圧された時に、流体は圧力ポート内に存在し、ダイヤフラムおよびブリッジは弾性ひずみを受ける。ブリッジ内の抵抗はシリコンから製造されているので、それらはひずみを受けた時に抵抗の変化を生じる圧電抵抗効果を示す。そのブリッジに電圧を印加することにより、ブリッジの出力には小さい電圧変化を生じる。説明する実施例においては、６つの検出素子のための回路が示されるが、回路は所望に応じてもっと多い、または少ない検出素子に適応するように改変されうることを理解すべきである。
【０００６】
説明する実施例によれば、ひずみブリッジと直列な電子的にプログラム可能である抵抗を経てブリッジバイアスが供給される。その抵抗は、ブリッジから温度信号を得るために特定値にセットされ、またはブリッジを全供給電圧によりバイアスするためにゼロにセットされうる。バイアス抵抗値の選択は、レジスタ値の選択により行われる。温度信号の発生は、ブリッジの抵抗の温度係数（ＴＣＲ）を利用し、低／ゼロＴＣＲのプログラム可能な抵抗により分圧器を形成することによって行われる。この手段による温度信号の発生は、従来から行われている。
【０００７】
本発明によれば、ブリッジ調整回路は、一度に１つのブリッジを用いて機能するので、ブリッジバイアスおよび調整回路の入力へのそれぞれのブリッジ出力をスイッチする手段が備えられる。これは、アナログマルチプレクサにより行われる。調整回路への入力は、３つのレジスタ値により制御される。全てのブリッジは、常にＡＳＩＣの端子に接続されている。６つの圧力センサ入力のほかに、２つの基準ブリッジも回路内に含まれ、回路の診断テストの目的のためにアナログマルチプレクサレジスタにより選択される。基準ブリッジの機能は、さらに以下に説明する。
【０００８】
圧力に比例する信号の電子的にプログラム可能なオフセットおよび利得の補正は、それぞれのレジスタの制御により行われる。この最小量の校正は、アナログディジタル変換器（ＡＤＣ）の最大可能入力範囲を用いるために、圧力信号の出力信号の出力範囲を最大化するのに必要である。このアプローチを用いることにより、ＡＤＣブロックのビット分解を最小の受入れ可能なレベルまで減少させ、それにより回路素子のサイズおよびコストを減少させうる。オプションの入力低域フィルタが、高周波雑音源（例えば、ＥＭＩ）を減衰させるために備えられ、電子的にプログラム可能な利得段の出力にはオプションの低域フィルタが、システムを顧客の周波数応答特性に適合させるために備えられる。
【０００９】
診断機能は、回路の２つの部分により実現される。第１の部分は検出素子診断回路であり、これは、選択されたブリッジ出力信号の追加に比例するオフセット補正され増幅された信号を供給する。理想的には、検出素子診断回路の出力は、圧力および温度によらず、従って、このパラメータの変化は、検出素子の故障（例えば、ブリッジパラメータのドリフトまたはハードの故障）を示すために用いられうる。補償された出力の、製造時に記憶された値とのシステムによる比較は、検出素子のパフォーマンスが劣化しているかどうかを決定するために行われる。製造公差により、圧力および温度依存が生じ、それは検出素子診断信号の正確さを低下させ、またシステムレベルでの誤差検出能力を低下させる。選択されたブリッジからの圧力および温度信号のシステムによる使用は、圧力および温度に関連する検出素子診断信号の誤差を補正する手段を与え、もっと正確な解析およびもっと精密な誤差検出能力を可能にする。
【００１０】
診断機能を提供する回路の第２の部分は、第１および第２の基準ブリッジである。これらの基準ブリッジの機能は、０およびフルスケールのブリッジ出力にそれぞれ比例する固定ブリッジ信号を入力することである。圧力信号、温度信号、および検出素子診断信号は製造時に校正され、ＡＳＩＣの不揮発性メモリに記憶される。テストモードが起動されると、システムは圧力、温度、および検出素子診断の出力信号を解析し、これらの出力を製造時に記憶された値と比較し、回路のパフォーマンスが劣化、または誤動作しているかどうかを決定しうる。０およびフルスケールの基準ブリッジの使用は、全ての回路経路の全動作範囲を完全に働かせ、広範な診断能力を提供する。
【００１１】
ディジタルポート機能は、ホストコントローラすなわちシステムコントローラへデータを送信し、また前記コントローラからデータを受信するために備えられている。システムコントローラは調整電子装置へ指令を入力し、調整電子装置はそこでコントローラにより要求された機能を行う。例えば、コントローラは、検出素子２からの圧力情報を要求する。ディジタルポートはその指令を受け、論理制御装置ブロックはその指令を確認し（例えば、部分的にチェックし）かつデコードする。次に論理制御装置ブロックは、正しいマルチプレクサのスイッチ位置をセットし、対応するレジスタ値をロードし、アナログ信号経路が安定化するのを待ち、アナログディジタル変換をトリガし、アナログディジタル変換器の出力をディジタルポートにロードし、ディジタルポートに要求された情報を送信するように命令する。組合わされた命令が実行され、１つより多くの情報が一度に供給され（例えば、圧力、温度、および検出素子診断が捕捉され一回の送信により転送される）、または、システムは、データのシーケンスを連続的に送信（例えば、Ｐ１、ＳＤＣ１、Ｐ２、ＳＤＣ２、Ｐ３、ＳＤＣ３、Ｐ４、ＳＤＣ４、Ｐ５、ＳＤＣ５、Ｐ６、ＳＤＣ６、Ｔ１、繰返し．．．）するように命令されうる。ディジタルデータ送信のフォーマットは、顧客の要求に適合するようにカストマイズされうる。
【００１２】
システムの複雑さおよびコストを最小化するために、圧力信号、温度信号、および診断信号の最小量の電子的校正が行われる。残りの信号補正は、ＡＳＩＣ内に記憶されている付加的係数を使用し、存在するシステムコントローラ（例えば、マイクロプロセッサ）により行われる。校正においては、回路は２進レジスタ値の制御により電子的に校正され、全てのディジタルセッティングはＡＳＩＣ内の不揮発性メモリ（例えば、ＥＥＰＲＯＭ）に記憶される。その場合、検出素子および回路の出力（圧力、温度、および検出素子診断）は、全動作パラメータ範囲における動作を決定するための圧力および温度に関する集合としての特徴を有する。このテストデータから、残りの温度信号、圧力信号、および診断信号の誤差が決定され、ＡＳＩＣの不揮発性メモリに記憶される。調整電子装置は、補償係数をシステムコントローラへ通信する能力を有するので、それは、圧力信号、温度信号、および診断信号の高精度の数学的補正を行うその存在する能力を利用しうる。本発明の目的、利点、および新しい特徴は、以下の説明を添付図面を参照しつつ読む時に、さらに十分に明らかとなろう。
【発明を実施するための最良の形態】
【００１３】
特に図２を参照すると、番号１は、上述のブリッジの形式の状態応答検出素子を示す。それは圧力に応答するものとして説明されるが、それは、そのようなブリッジ構造に適する加速度、トルク、および力のような他の状態を検出するためにも用いられうる。
【００１４】
ＡＳＩＣ（特定用途向け集積回路）のＭＳＣは、そのフロントエンドに第１、第２、および第３の８対１アナログマルチプレクサ１０ａ、１０ｂ、１０ｃのそれぞれを形成されている。マルチプレクサ１０ａは８つのアドレス位置ＩＰ０からＩＰ７を有し、マルチプレクサ１０ｂは８つのアドレス位置ＩＭ０からＩＭ７を有し、マルチプレクサ１０ｃはアドレス位置ＧＤ０からＧＤ７を有する。それぞれの検出素子ブリッジは、ブリッジノードＢＲＧ、接地ノードＧＮＤ、プラス出力ノードＩＮＰ、およびマイナス出力ノードＩＮＭを有する。検出素子１のプラス出力ノードはマルチプレクサ１０ａのＩＰ１に接続され、マイナス出力ノードはマルチプレクサ１０ｂのＩＭ１に接続され、接地ノードＧＮＤはマルチプレクサ１０ｃのＧＤ１に接続されている。他の検出素子も図１に示されているように、ＡＳＩＣ１０に同様に接続される。それぞれの検出素子のブリッジ電圧ノードは、ノードＢＲＧを経、電子的にプログラム可能な低温度係数のバイアス抵抗１０ｄ１を経て、電圧源Ｖpwrに接続されている。電子的にプログラム可能なバイアス抵抗１０ｄ１は、レジスタＲ ＲＥＧ、すなわち、温度信号を得るために比較的に高い温度係数を有する選択された検出素子ブリッジに接続されたバイアス抵抗を調整するためのディジタルに制御される変数、により制御される。あるアプリケーションにおいては、ブリッジはゼロ値の抵抗によりバイアスされうるが、このアプリケーションにおいては、温度信号に比例する信号が、温度誤差の回路補償のために用いられることを理解すべきである。それぞれのブリッジを正しくバイアスするための特定の抵抗レベルは、後述のオフセットおよび利得と共に校正時に選択される。ブリッジ電圧Ｖbrgはまた、増幅器１０ｄ２を経て後述されるアナログディジタル変換器１０ｇへ供給される。
【００１５】
マルチプレクサ１０ａ、１０ｂ、および１０ｃは、それぞれのレジスタＭＩＰＲＥＧ、ＭＩＭ ＲＥＧ、およびＭＧＤ ＲＥＧにより制御される。検出素子は、それぞれのマルチプレクサを同じアドレス位置にセットし、選択された検出素子ブリッジの接地ノードを信号接地に結合して、検出素子ブリッジのバイアスを完成することにより制御される。プラス出力およびマイナス出力は、共通信号調整回路経路１０ｆへ多重化される。指令は、さまざまなＡＳＩＣ部品の制御を同期させる論理制御装置セクション１０ｅから出される。指令は、不揮発性メモリセクション１０ｈからの呼出しを行い、また選択された検出素子ブリッジに対応するレジスタ値を全ての場所へルーティングする。
【００１６】
信号調整回路経路１０ｆは、検出されたパラメータ、この特定の実施例においては圧力、を調整するために用いられる。検出素子ブリッジの、プラス出力およびマイナス出力は、まず差動利得増幅器１０ｆ１へ供給され、この増幅器の出力は、最初の検出素子オフセット誤差を補正するためにその信号に加算される電圧Ｖbrgに比例するオフセット補正を供給するためのレジスタＢ ＲＥＧにより制御される加算回路網１０ｆ２を含むオフセット補正段に接続される。圧力に比例するオフセット補正された信号は、次に、レジスタＧ ＲＥＧにより制御される可変利得増幅器１０ｆ３を含む利得段へ供給され、それにより得られる調整された信号は、次にアナログディジタル変換器１０ｇに接続される。低域フィルタＬＰＦは図示されているように、差動増幅器１０ｆ１の入力に入力雑音を減衰させるために、また可変利得増幅器１０ｆ３の出力にシステムの要求に応じて圧力をカストマイズするために、オプションとして備えられる。
【００１７】
次にアナログディジタル変換器１０ｇは、選択された検出素子に関連する全ての情報をディジタルワードに変換し、その情報をディジタルポート１０ｋを経て図１に示されているシステムコントローラ１２へ送る。この情報は、オフセットおよび利得を補正されているが、ＡＳＩＣを簡単化しコストを削減するために温度補正はされていない。後述するように、温度補償を行うために必要なデータは不揮発性メモリセクション１０ｈに記憶されており、それは、指令によりシステムコントローラ１２が信号の数学的補正を行い得るようにされた時に、コントローラ１２にダウンロードされる。
【００１８】
論理制御装置１０ｅは、圧力応答信号を捕捉する検出素子を選択し、この検出素子のプラス出力およびマイナス出力はまた検出素子診断回路経路１０ｍへ多重化され、加算ノード１０ｍ１において加算され、加算された信号は、ブリッジドライブＶbrgに比例し且つレジスタＣＢ ＲＥＧにより制御される加算回路網１０ｍ２を含むオフセット補正段に接続される。オフセット補正された信号は、次に、レジスタＣＧ ＲＥＧにより制御される可変利得段１０ｍ３へ供給される。低域フィルタＬＰＦは、好ましくは回路の応答を同調させるために用いられ、信号はアナログディジタル変換器１０ｇへ入力される。これは、検出素子のプラス出力およびマイナス出力の平均を与え、温度および圧力の入力パラメータとは無関係な情報を供給し、システムコントローラ１２がこの情報を解析して、診断信号がある境界を越えて変動する、検出素子または検出素子接続の故障が存在するかどうかを決定することを可能にする。
【００１９】
第２の診断ツールは、ＡＳＩＣ自体の中に形成された、固定テストブリッジＲＢ１およびＲＢ２により与えられ、これらはそれぞれ１つの状態、例えば、ゼロ圧力、および第２の状態、例えば、フルスケール圧力をシミュレートするようにされている。製造時において、レジスタＲ ＲＥＧのレジスタ値はブリッジＲＢ１、ＲＢ２に対し選択されているので、テストブリッジＲＢ１に対するアドレス０が選択された時、またはテストブリッジＲＢ２に対するアドレス７が選択された時は、それぞれのブリッジが、適切なレジスタ値により、信号調整回路経路１０ｆ、温度回路経路、および経路素子診断回路経路を経て多重化される。やはり製造時に記憶された特徴データは、システムコントローラ１２がこの情報を解析し、ＡＳＩＣに故障があるかどうかを決定することを可能にする。テストブリッジは、時間、温度、または他のパラメータにより変化しない固定入力を供給し、温度、圧力、および検出素子診断の回路が、状態範囲、例えば、圧力範囲、の両極端において適正に機能しているかどうかを決定する。
【００２０】
ＡＳＩＣおよび検出素子の製造時において、発行用ＡＳＩＣにより（ｂｙ ｉｓｓｕｉｎｇ ＡＳＩＣ）ディジタルポート１０ｋを経て自動校正装置が従来のように用いられ、回路内のさまざまなレジスタを自動的にセットし、それらを個々の検出素子に同調させ、これらの校正係数をＡＳＩＣの不揮発性メモリセクション１０ｈ内に記憶させる。このようにして、それぞれの検出素子は、カスタムのオフセット、利得、ブリッジドライブ、および共通モード信号を使用可能にするレジスタ値の組が記憶されているので、そのような情報の変化が、それぞれの選択された検出素子に印加されるようになる。全ての情報が不揮発性メモリに記憶されると、検出素子およびＡＳＩＣは圧力および温度に関する特性を与えられ、すなわち、ＡＳＩＣおよび検出素子は加熱チャンバ内に置かれて異なる検出素子に対し圧力が印加され、それぞれの温度および圧力のテストポイントにおける出力信号が入力される。非線形温度誤差があるために、３つの温度状態が検出素子において取り上げられるが、圧力応答は線形であるために、２つの圧力点で十分である。温度および圧力マトリックスのこの特徴データは、不揮発性メモリセクション１０ｈ内に記憶される。この情報は、システムコントローラがそれぞれの検出素子の特定のパフォーマンスに応答し、例えば、ルックアップテーブルまたは多項式係数の補正により適切な数学的補償を行い、高精度の補償を実現することを可能にする。このようにして、レジスタは、最初に２つの圧力および１つの温度をセットされて検出素子を校正し、この校正は、次に、追加の温度および圧力ポイントにおける特徴付けを可能にする。ここでの用語としての特徴付けとは、これらの追加の温度および圧力ポイントにおける出力を得て、原校正データを変化または調整することなく、このデータをテーブル形式で、または間接的に多項式係数として、記憶することをいう。これは、システムコントローラにおける出力信号を数学的に十分に補正するために必要なデータの完全なマトリックスを与える。
【００２１】
ディジタルポート１０ｋは、システムコントローラ１２へ、またはシステムコントローラ１２から、ディジタル情報を転送するために用いられる。ディジタルポートは、システムコントローラ１２から指令を受け、その指令は論理制御装置１０ｅにより、従来からのパリティチェックによるなどして適切に検査され、論理制御装置セクションによりデコードされて、必要な機能、例えば、マルチプレクサのアドレスの選択、不揮発性メモリセクション１０ｈからの適切なレジスタセッティングのリコール、アナログディジタル変換の開始、およびその後のそのデータのディジタルポート１０ｋからシステムコントローラ１２への送信、を行う。その指令は、単一の情報、例えば、指定された検出素子における圧力状態、診断信号、または他の選択された情報、を得て送信するために個々に出され、または、それは、選択されたシーケンスにより連続的に指令を出し、検出素子および診断のそれぞれから所望に応じてデータを得る。
【００２２】
ＡＳＩＣ上の回路は、好ましくは、十分に短い期間内にデータが得られるように形成されており、一片の情報が従来技術に従って要求された時に、信号がすでに十分に調整されているか、すなわち、システムコントローラにより温度および圧力の補償を受けシステムコントローラにより多重化されているか、または、本発明によりシステムコントローラ内において行われた補償により部分的に調整されているかは、例えば、数分の１ミリ秒以内に同等となる。
【００２３】
本発明によれば、アナログ調整はセンサシステム、すなわち、ディジタル化された信号を供給するＡＳＩＣ、において行われ、次に信号の補償がホストコントローラにおいて行われて、情報は、ＡＳＩＣの不揮発性メモリからホストコントローラの揮発性メモリへ供給される。本発明によれば、複数のセンサは、共通の電気的に校正可能な温度信号、圧力信号、および診断信号の補償調整経路へ多重化され、その経路は検出素子の誤差の部分的補償を行い、その補償はデータ係数と共にホストコントローラへ送られて、それぞれの検出素子をディジタル補償する。テストブリッジおよび検出素子診断回路経路は、信頼性のある動作を保証するための継続する能力を有する。
【００２４】
ＡＳＩＣのＭＳＣからシステムコントローラへの特徴データの転送のための初期化シーケンスは、図３ａ、図３ｂに示されており、ステップ１００における電力の印加と、ステップ１０２における工場において記憶された特徴データの特定のものを転送するための指令の送信と、ステップ１０４における送信確認と、エラーが検出されたかどうかを確かめるための判断ステップ１０６と、を含む。否定的な判断は、指令をデコードし、他の回路ブロックを制御して指令を実行するステップ１０８へ導き、次にパリティチェックのためのステップ１１０へ、さらにエラーが検出されたかどうかを確かめる判断ステップ１１２へ進む。ここでの否定的応答は、要求された情報をディジタルポートへロードするステップ１１４へ導き、次に送信確認データを追加するステップ１１６へ、さらにデータを送信するステップ１１８へ進む。判断ブロック１０４および１１２における肯定的応答はステップ１２０へ導き、そこではエラービットがディジタルポートへロードされる。
【００２５】
データの送信（ステップ１１８）に続いて、ルーチンはステップ１２２へ進み、そこではシステムコントローラのディジタルポートが送信を確認し、次に判断ステップ１２４へ進み、エラーが検出されたかどうかが調査される。もしエラーが検出されていなかったならば、ルーチンはステップ１２６へ進み、そこではデータがシステムコントローラのメモリに記憶され、次にステップ１３０へ進み、そこからステップ１０２へ進んで、全ての特徴データがＡＳＩＣのＭＳＣからシステムコントローラへ転送されるまで、全ルーチンが繰返される。判断ブロックの肯定的な判断もまた、ステップ１０２へ復帰する。
【００２６】
図４ａ、図４ｂには、代表的な検出素子（ＳＥ１）におけるデータ捕捉が示されている。ステップ１５０においては、システムコントローラが素子ＳＥ１における検出素子データを送信するための指令を送り、ステップ１５２においては、ディジタルポートがその送信を受信して確認する。判断ステップ１５４はエラーが検出されたかどうかを決定し、否定的判断の場合はルーチンはステップ１５６へ進み、そこでは論理ブロックが指令をデコードし、かつ他の回路ブロックを制御して指令を実行し、プロセスステップ１５８はパリティチェックを行い、もう１つのエラー検出判断ブロック１６０に至る。そこでの否定的応答はステップ１６２へ導き、ステップ１６２は、検出素子に関連する回路校正データを不揮発性メモリからさまざまなレジスタへ転送し、次にステップ１６４は、アナログマルチプレクサのアドレスをセットする。ステップ１６６においては、回路が安定化しうるための時間遅延が与えられ、次にステップ１６８においては、圧力信号、温度信号、および検出素子ＳＥ１診断信号のアナログディジタル変換が行われる。このＡＤＣ値は、ステップ１７０においてディジタルポートへロードされ、ステップ１７２においては、論理ブロックがディジタルポートのデータに送信ビットを追加する。判断ステップ１５４および１６０へ帰り、肯定的な決定の場合にはステップ１７４へ進み、そこでは検出されたエラービットがディジタルポートにロードされる。プロセスステップ１７２および１７４は、ステップ１７６へ導き、ステップ１７６においては、ディジタルポートがデータを転送し、ステップ１７８へ進むと、そこではシステムコントローラのディジタルポートが送信を受信して確認する。次に、判断ステップ１８０は、エラーが検出されたかどうかをチェックし、肯定的応答の場合はルーチンを開始ステップ１５０へ復帰させ、否定的応答の場合はステップ１８２へ進んで、ＳＥ１の圧力、温度、および診断のデータをシステムコントローラのメモリに記憶させる。ステップ１８４においては、システムコントローラは、記憶されている特徴データを用い、検出素子ＳＥ１の圧力、温度、および診断のデータを数学的に補正し、次にステップ１８６においては、システムコントローラは、検出素子ＳＥ１の補正された診断データを故障スレショルドと比較する。判断ブロック１９０は、故障が検出されたかどうかをチェックし、否定的応答の場合はステップ１９２へ導き、そこではシステムコントローラは、制御アルゴリズムにおいて補正された検出素子ＳＥ１の圧力データおよび温度データを用い、肯定的応答の場合は制御アルゴリズムにおいてそのデータは用いられずシステムコントローラはエラーを報告する。
【００２７】
図５ａ、図５ｂは、１つのテスト、すなわち基準ブリッジＲＢ１、における診断データ捕捉シーケンスを示す。このシーケンスはステップ２００において開始され、そこではシステムコントローラは、ＡＳＩＣのＭＳＣへ指令を送ってブリッジＲＢ１のデータを送信させ、次にステップ２０２へ進むと、そこではＡＳＩＣのディジタルポートがその送信を受信して確認し、次にエラー検出ステップ２０４へ進む。そこでの否定的応答はステップ２０６へ導き、ステップ２０６においては、論理ブロックが指令をデコードし且つ他の回路ブロックを制御して指令を実行し、次にステップ２０８へ進み、パリティチェックを行って内容を検査する。エラー検出ステップ２１０の否定的応答は、ステップ２１２へ導き、そこではブリッジＲＢ１に関連する回路校正データが不揮発性メモリから適切なレジスタへ転送され、次にステップ２１４へ進むと、そこではアナログマルチプレクサアドレスがセットされる。ステップ２１６は、時間遅延を与えて回路を安定化させ、次にステップ２１８においては、圧力信号、温度信号、および検出素子診断信号がアナログ形式からディジタル形式に変換される。ステップ２２０においては、変換値がディジタルポートへロードされ、ステップ２２２においては、論理ブロックがディジタルポートのデータに送信確認を追加する。ステップ２０４および２１０へ帰ると、エラーが検出された場合は、ステップ２２４へ進み、そこではエラービットがディジタルポートへロードされ、次にステップ２２２へ進み、そこでは確認ビットが追加される。ステップ２２２から次にステップ２２６へ進み、そこではディジタルポートがデータを送信し、次にステップ２２８へ進み、そこではシステムコントローラのディジタルポートがその送信を受信して確認する。エラーが検出された場合は、このルーチンは開始ステップ２００へ復帰し、もしエラーが検出されなかった場合はルーチンはステップ２３２へ進み、そこではブリッジＲＢ１の圧力、温度、および診断のデータがシステムコントローラのメモリに記憶される。次に、システムコントローラはステップ２３４において、ブリッジＲＢ１が測定したデータと、対応するブリッジＲＢ１の特徴データと、の差を計算する。プロセスステップ２３６においては、システムコントローラは、その差を許容誤差限度と比較し、ステップ２３８において、エラーが検出されたかどうかを検査する。ここでの否定的決定はステップ２４０へ導き、そこではシステムコントローラは、ＡＳＩＣが診断チェックに合格したと決定し、一方、肯定的決定はステップ２４２へ導き、そこではシステムコントローラはエラーが生じたと決定し、そのエラーを報告する。
【００２８】
本発明の実施例を詳細に開示したが、前述の加速度、トルク、力などに応答する検出素子を用いるなどの、さまざまな改変は、本発明の精神、または添付の特許請求の範囲から逸脱することなく採用されることを理解すべきである。さらに、もし所望ならば、接地接続を多重化せずに、または接地接続の多重化に追加して、ブリッジバイアスを多重化しうることを理解すべきである。
【００２９】
（関連出願）２００１年１月２６日付出願の米国特許仮出願第６０／２６４，４７３号の３５Ｕ．Ｓ．Ｃ．１１９（ｅ）（１）のもとでの権利を主張する。
【図面の簡単な説明】
【００３０】
【図１】複数の状態応答検出素子、ＡＳＩＣの形式の多重検出素子調整回路、およびマイクロプロセッサの形式のシステムコントローラを示す概略図である。
【図２】として示された１つの検出素子と共に、図１に示されている多重検出素子調整ＡＳＩＣを示す概略ブロック回路図である。
【図３ａ】ＡＳＩＣからシステムコントローラへ特徴データを転送するための初期化シーケンスを示す。
【図３ｂ】ＡＳＩＣからシステムコントローラへ特徴データを転送するための初期化シーケンスを示す。
【図４ａ】例としての１つの検出素子（ＳＥ１）のためのデータシーケンスを示す。
【図４ｂ】例としての１つの検出素子（ＳＥ１）のためのデータシーケンスを示す。
【図５ａ】例としての１つの基準ブリッジ（ＲＢ１）のための診断データ捕捉シーケンスを示す。
【図５ｂ】例としての１つの基準ブリッジ（ＲＢ１）のための診断データ捕捉シーケンスを示す。
【符号の説明】
【００３１】
１ ブリッジ形検出素子
２ ブリッジ形検出素子
３ ブリッジ形検出素子
４ ブリッジ形検出素子
５ ブリッジ形検出素子
６ ブリッジ形検出素子
１０ ＡＳＩＣ
１０ａ アナログマルチプレクサ
１０ｂ アナログマルチプレクサ
１０ｃ アナログマルチプレクサ
１０ｄ１ バイアス抵抗
１０ｆ 共通信号調整回路経路
１０ｆ２ 加算回路網
１０ｆ３ 可変利得増幅器
１０ｈ 不揮発性メモリセクション
１０ｋ ディジタルポート
１０ｍ 検出素子診断回路経路
１２ システムコントローラ
ＢＲ１ 診断テストブリッジ
ＢＲ２ 診断テストブリッジ
ＩＮＭ マイナス出力ノード
ＩＮＰ プラス出力ノード
【図１】
2008293541.tif 000003
【図２】
2008293541.tif 000004
【図３ａ】
2008293541.tif 000005
【図３ｂ】
2008293541.tif 000006
【図４ａ】
2008293541.tif 000007
【図４ｂ】
2008293541.tif 000008
【図５ａ】
2008293541.tif 000009
【図５ｂ】
2008293541.tif 000010
【手続補正書】
【提出日】平成20年10月7日(2008.10.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
状態応答検出システムであって、
出力を有し、圧力、加速度、荷重およびトルクの１つの状態を検出する複数の状態応答検出素子と、
前記複数の状態応答検出素子の出力に接続されたアドレス指定可能な入力を有する少なくとも１つのマルチプレクサを含む電子回路であって、少なくとも１つのマルチプレクサは信号調整回路経路に接続された出力を有し、前記信号調整回路経路は調整部品を含んでおり、
前記電子回路はさらに、状態応答検出素子および前記電子回路の各々の校正データおよび特徴データを記憶する不揮発性メモリとデータポートとを含み、
前記データポートは、不揮発性メモリから前記マルチプレクサへデータを転送し、かつ前記データポートは、各状態応答検出素子について信号を調整するため、前記マルチプレクサによってアドレス指定された入力に接続された状態応答検出素子のために前記調整部品へデータを転送し、さらに前記データポートは、外部コントローラが前記調整された信号の数学的補正を行うことを可能にするために外部コントローラへデータを転送する、状態応答検出システム。
【請求項２】
前記複数の状態応答検出素子の各々はブリッジ回路網を含み、各ブリッジ回路網は、ブリッジ電圧ノードと、接地ノードと、プラス出力ノードと、マイナス出力ノードとを有し、
状態応答検出システムはさらに、電圧源とそれぞれのブリッジ電圧ノードとの間に直列に接続され、かつ電子的にプログラム可能なレジスタにより選択されたバイアスをそれぞれのブリッジ電圧ノードへ供給する抵抗を含む、請求項１に記載の状態応答検出システム。
【請求項３】
状態応答検出システムはさらに、状態に応答しない第１および第２のテストブリッジ回路網を前記電子回路内に含み、第１および第２のテストブリッジ回路網はそれぞれ、ブリッジ電圧ノードと、接地ノードと、プラス出力ノードと、マイナス出力ノードとを有し、
第１および第２のテストブリッジ回路網のプラス出力ノードおよびマイナス出力ノードは前記マルチプレクサを介して信号調整回路経路に接続され、
第１のテストブリッジ回路網のプラス出力ノードおよびマイナス出力ノードは第１の値の信号を供給し、第２のテストブリッジ回路網のプラス出力ノードおよびマイナス出力ノードは第２の値の信号を供給し、第１および第２のテストブリッジ回路網は、電子回路の故障を診断するためのデータを供給する、請求項１に記載の状態応答検出システム。
【請求項４】
前記電子回路がＡＳＩＣである、請求項１に記載の状態応答検出システム。
【請求項５】
状態応答検出システムはさらに、加算回路および調整部品を含む検出素子診断回路経路を含み、前記マルチプレクサによってアドレス指定された入力に接続された状態応答検出素子のプラス出力ノードおよびマイナス出力ノードは前記加算回路に接続されて加算され、加算された値は、診断信号を提供するために前記検出素子診断回路経路の調整部品へ供給され、状態応答検出素子および検出素子診断回路経路の各々のために前記不揮発性メモリに記憶された校正データおよび特徴データは、外部コントローラが前記診断信号の数学的補正を行うことを可能にするために外部コントローラへ送信される、請求項１に記載の状態応答検出システム。
【請求項６】
状態応答検出システムはさらに、状態に応答しない第１および第２のテストブリッジ回路網を前記電子回路内に含み、第１および第２のテストブリッジ回路網はそれぞれ、ブリッジ電圧ノードと、接地ノードと、プラス出力ノードと、マイナス出力ノードとを有し、
第１および第２のテストブリッジ回路網のプラス出力ノードおよびマイナス出力ノードは前記マルチプレクサを介して前記検出素子診断回路経路に接続され、
第１のテストブリッジ回路網のプラス出力ノードおよびマイナス出力ノードは第１の値の信号を供給し、第２のテストブリッジ回路網のプラス出力ノードおよびマイナス出力ノードは第２の値の信号を供給し、第１および第２のテストブリッジ回路網は、前記検出素子診断回路経路の故障を診断するためのデータを供給する、請求項５に記載の状態応答検出システム。
【請求項７】
状態応答検出システムはさらに、状態に応答しない第１および第２のテストブリッジ回路網を前記電子回路内に含み、第１および第２のテストブリッジ回路網はそれぞれ、ブリッジ電圧ノードと、接地ノードと、プラス出力ノードと、マイナス出力ノードとを有し、
第１および第２のテストブリッジ回路網は、状態応答検出素子のバイアスの故障の診断を可能にする、請求項２に記載の状態応答検出システム。
【請求項８】
検出される前記状態は圧力である、請求項１に記載の状態応答検出システム。
【請求項９】
状態応答検出システムであって、
状態に依存する電圧出力を発生する複数の状態応答検出素子であって、検出される状態は、圧力、加速度、荷重およびトルクの１つであり、状態応答検出素子の各々は、ブリッジ電圧ノードと、接地ノードと、プラス出力ノードとおよびマイナス出力ノードを有するブリッジ回路網を有している、前記複数の状態応答検出素子と、
電圧源と、
前記電圧源に接続された各ブリッジ電圧ノードと、
第１、第２、および第３のマルチプレクサを有する電子回路であって、各マルチプレクサは、出力と複数のアドレス指定可能な入力とを有し、各状態応答検出素子のプラス出力ノードは、第１のマルチプレクサの各入力に接続され、各状態応答検出素子のマイナス出力ノードは、第２のマルチプレクサの各入力に接続され、各状態応答検出素子の接地ノードは、第３のマルチプレクサの各入力に接続され、各レジスタが第１、第２、第３のマルチプレクサに接続されている、前記電子回路と、
第３マルチプレクサの出力が接続された信号接地と、
プラス入力、マイナス入力および出力を有する差動増幅器を有する信号調整回路経路であって、第１マルチプレクサの出力が前記差動増幅器のプラス入力に接続され、第２マルチプレクサの出力が前記差動増幅器のマイナス入力に接続され、信号調整回路経路はさらに、出力および入力を有する加算回路を有するオフセット補正回路網を含み、前記オフセット補正回路網の入力が前記差動増幅器の出力に接続され、信号調整回路経路はさらに、ブリッジ電圧に比例する補正を提供するようにレジスタにより制御されるオフセット回路を含み、信号調整回路経路はさらに、前記オフセット補正回路網の出力に接続された入力を有しかつ利得補正レジスタにより制御される可変利得増幅器を有する利得補正回路網を含む、前記信号調整回路経路と、
ディジタルポートと、
入力および出力を有するアナログディジタル変換器であって、前記利得補正回路網の出力を入力し、検出された状態に対応するディジタル信号を前記ディジタルポートへ供給する、前記アナログディジタル変換器と、
論理制御装置および不揮発性メモリであって、前記不揮発性メモリは、前記論理制御装置の制御を受けていくつかのレジスタに接続され、前記ディジタルポートは、外部コントローラへデータを送信しかつ外部コントローラからデータを受信するためのインタフェースを形成し、前記不揮発性メモリは、外部コントローラが状態検出信号の数学的エラーの補正を行うことを可能にするために外部コントローラへデータを提供し、前記論理制御装置は、選択された状態応答検出素子から検出素子データを得るための命令を提供する、前記論理制御装置および不揮発性メモリと、
を含む状態応答検出システム。
【請求項１０】
状態応答検出システムはさらに、前記電圧源とそれぞれのブリッジ電圧ノードとの間に直列に接続され、かつ選択されたバイアスを状態応答検出素子が選択されたときにそれぞれの状態応答検出素子へ供給する電子的にプログラム可能な抵抗と、前記抵抗に接続されかつ不揮発性メモリからデータを受取り前記抵抗の値を制御するレジスタとを有する、請求項９に記載の状態応答検出システム。
【請求項１１】
前記状態は圧力である、請求項９に記載の状態応答検出システム。
【請求項１２】
状態応答検出システムはさらに、状態に応答しない第１および第２のテストブリッジ回路網を前記電子回路内に含み、第１および第２のテストブリッジ回路網はそれぞれ、ブリッジ電圧ノードと、接地ノードと、プラス出力ノードと、マイナス出力ノードとを有し、
第１および第２のテストブリッジ回路網のプラス出力ノード、マイナス出力ノード、および接地ノードは第１、第２、第３のマルチプレクサを介して信号調整回路経路と前記信号接地に接続され、
第１のテストブリッジ回路網のプラス出力ノードおよびマイナス出力ノードは第１の値の信号を供給し、第２のテストブリッジ回路網のプラス出力ノードおよびマイナス出力ノードは第２の値の信号を供給し、第１および第２のテストブリッジ回路網は、電子回路の故障を診断するためのデータを供給する、請求項９に記載の状態応答検出システム。
【請求項１３】
状態応答検出システムはさらに、状態に応答しない第１および第２のテストブリッジ回路網を前記電子回路内に含み、第１および第２のテストブリッジ回路網はそれぞれ、ブリッジ電圧ノードと、接地ノードと、プラス出力ノードと、マイナス出力ノードとを有し、
第１および第２のテストブリッジ回路網は、状態応答検出素子のバイアスの故障の診断を可能にする、請求項１０に記載の状態応答検出システム。
【請求項１４】
前記電子回路がＡＳＩＣである、請求項１０に記載の状態応答検出システム。
【請求項１５】
状態応答検出システムはさらに、加算回路および調整部品を含む検出素子診断回路経路を含み、第1および第２のマルチプレクサによってアドレス指定された入力に接続された状態応答検出素子のプラス出力ノードおよびマイナス出力ノードは前記加算回路に接続されて加算され、加算された値は、診断信号を提供するために前記検出素子診断回路経路の調整部品へ供給され、状態応答検出素子および検出素子診断回路経路の各々のために前記不揮発性メモリに記憶された校正データおよび特徴データは、外部コントローラが前記診断信号の数学的補正を行うことを可能にするために外部コントローラへ送信される、請求項９に記載の状態応答検出システム。
【請求項１６】
状態応答検出システムはさらに、状態に応答しない第１および第２のテストブリッジ回路網を前記電子回路内に含み、第１および第２のテストブリッジ回路網はそれぞれ、ブリッジ電圧ノードと、接地ノードと、プラス出力ノードと、マイナス出力ノードとを有し、
第１および第２のテストブリッジ回路網のプラス出力ノード、マイナス出力ノードおよび接地ノードは、第1、第２、第３のマルチプレクサを介して前記検出素子診断回路経路および信号接地に接続され、
第１のテストブリッジ回路網のプラス出力ノードおよびマイナス出力ノードは第１の値の信号を供給し、第２のテストブリッジ回路網のプラス出力ノードおよびマイナス出力ノードは第２の値の信号を供給し、第１および第２のテストブリッジ回路網は、前記検出素子診断回路経路の故障を診断するためのデータを供給する、請求項１５に記載の状態応答検出システム。
【請求項１７】
複数の状態検出ブリッジ素子を有する状態応答検出システムにおける方法であって、
各状態検出ブリッジ素子に対しバイアスを提供するステップと、
マルチプレクサ、信号調整部品を有する信号調整回路経路、アナログディジタル変換器、論理制御装置、不揮発性メモリ、およびデータを送受信するディジタルポートを有する電子回路を提供するステップと、
ＡＳＩＣとして前記電子回路を形成するステップと、
状態応答検出システムの製造時に各状態検出ブリッジ素子に対する電子校正データを取得し、当該データを不揮発性メモリに記憶するステップと、
前記電子回路を外部コントローラに接続するステップと、
外部コントローラが調整されたディジタル信号に対し数学的補正を行うことを可能にするように不揮発性メモリからデータを転送するステップと、
選択された状態検出ブリッジ素子の出力を前記信号調整回路経路に接続するためにマルチプレクサのアドレスを選択し、基本オフセットデータおよび利得校正データを前記信号調整回路経路内の前記信号調整部品へ送信するステップと、
不揮発性メモリから送られた前記基本オフセットデータおよび利得校正データを用い、選択された状態検出ブリッジ素子を部分的に調整し、部分的に調整された信号を供給するステップと、
前記部分的に調整された信号をアナログディジタル変換器においてアナログ形式からディジタル形式に変換しディジタル信号を供給するステップと、
前記ディジタル信号を外部コントローラへ送信するステップと、
不揮発性メモリから転送されたデータを用い、外部コントローラにおいて前記ディジタル信号に対し数学的補正を行うことにより前記部分的に調整された信号の調整を完了するステップと、
を含む方法。
【請求項１８】
前記方法はさらに、状態に応答しない第１のテストブリッジを前記電子回路に形成するステップを含み、第１のテストブリッジは、第１の基準電圧を供給し、
前記方法はさらに、状態に応答しない第２のテストブリッジを前記電子回路に形成するステップを含み、第２のテストブリッジは第２の基準電圧を供給し、
第１および第２のテストブリッジからのデータは、電子回路の故障の診断に用いられる基準データを提供する、請求項１７に記載の方法。
【請求項１９】
複数の状態検出ブリッジ素子を有する状態応答検出システムの方法であって、
各状態検出ブリッジ素子に対しバイアスを提供するステップと、
電子回路に検出素子診断回路経路を形成するステップであって、前記電子回路は、選択された状態検出ブリッジ素子のプラス出力およびマイナス出力を加算する加算回路と、状態検出ブリッジ素子と状態検出ブリッジ素子の接続の故障の診断に用いられる基準データを提供するため信号調整回路経路のオフセットおよび利得補正回路網に対応するオフセットおよび利得部品とを含む、前記ステップと、
マルチプレクサ、信号調整部品を有する前記信号調整回路経路、アナログディジタル変換器、論理制御装置、不揮発性メモリ、およびデータを送受信するディジタルポートを有する前記電子回路を提供するステップと、
状態応答検出システムの製造時に各状態検出ブリッジ素子に対する電子校正データを取得し、当該データを不揮発性メモリに記憶するステップと、
前記電子回路を外部コントローラに接続するステップと、
外部コントローラが調整されたディジタル信号に対し数学的補正を行うことを可能にするように不揮発性メモリからデータを転送するステップと、
選択された状態検出ブリッジ素子の出力を前記信号調整回路経路に接続するためにマルチプレクサのアドレスを選択し、基本オフセットデータおよび利得校正データを前記信号調整回路経路内の前記信号調整部品へ送信するステップと、
不揮発性メモリから送られた前記基本オフセットデータおよび利得校正データを用い、選択された状態検出ブリッジ素子を部分的に調整し、部分的に調整された信号を供給するステップと、
前記部分的に調整された信号をアナログディジタル変換器においてアナログ形式からディジタル形式に変換しディジタル信号を供給するステップと、
前記ディジタル信号を外部コントローラへ送信するステップと、
不揮発性メモリから転送されたデータを用い、外部コントローラにおいて前記ディジタル信号に対し数学的補正を行うことにより前記部分的に調整された信号の調整を完了するステップと、
を含む方法。
【請求項２０】
前記電子回路の故障は、前記状態検出ブリッジ素子のバイアスの故障を含む、請求項１８に記載の方法。