(57)【要約】【課題】画素の非発光期間中に発光素子に逆バイアスがかからないようにした表示装置を提供する。【解決手段】サンプリングトランジスタＴ１は走査線ＷＳから供給される制御信号に応じて導通し信号線ＳＬから供給された映像信号を保持容量Ｃ１に書き込む。駆動トランジスタＴ２は保持容量Ｃ１に書き込まれた映像信号の信号電位に応じて駆動電流を出力ノードＳに出力する。スイッチングトランジスタＴ３は、出力ノードＳと発光素子ＥＬの間に配され、所定の発光期間中オン状態になって駆動電流を発光素子ＥＬに供給し映像信号に応じた輝度で発光させる一方、非発光期間ではオフして出力ノードＳから発光素子ＥＬを切り離し、非発光期間中に行われる画素２の動作で出力ノードＳに生じる電位が、ダイオード型の発光素子ＥＬに逆バイアス電圧として印加されるのを防止する。【選択図】図１２
2008170857.tif 000002
【特許請求の範囲】
【請求項１】
行状の走査線と、列状の信号線と、これらが交差する部分に行列状に配された画素とを含み、
前記画素は、少なくともサンプリングトランジスタと、入力ノード及び出力ノードを有する駆動トランジスタと、スイッチングトランジスタと、発光素子と、保持容量と、補助容量とを含み、
前記サンプリングトランジスタは該信号線と該入力ノードとの間に配され該走査線から供給される制御信号に応じて導通し該信号線から供給された映像信号を該保持容量に書き込み、
前記駆動トランジスタは該保持容量に書き込まれた映像信号の信号電位に応じて駆動電流を出力ノードに出力し、
前記保持容量は該入力ノードと該出力ノードとの間に配され、
前記補助容量は該出力ノードに接続しており、
前記スイッチングトランジスタは、該出力ノードと該発光素子の間に配され、所定の発光期間中オン状態になって該駆動電流を該発光素子に供給し映像信号に応じた輝度で発光させる一方、非発光期間ではオフして該出力ノードから該発光素子を切り離し、非発光期間中に行われる画素の動作で該出力ノードに生じる電位が、ダイオード型の該発光素子に逆バイアス電圧として印加されるのを防止することを特徴とする表示装置。、
【請求項２】
前記駆動トランジスタは、そのゲートが入力ノードに接続し、そのドレインが電源ラインに接続し、そのソースが出力ノードに接続し、
前記発光素子は、そのアノードが該スイッチングトランジスタを介して該出力ノードに接続し、そのカノードが接地ラインに接続し、
前記補助容量は、該出力ノードと該接地ラインの間に接続していることを特徴とする請求項１記載の表示装置。
【請求項３】
前記画素は閾電圧補正手段を含んでおり、
前記閾電圧補正手段は、非発光期間で動作し、該出力ノードに該逆バイアス電圧を越える電位を印加した状態で該駆動トランジスタの閾電圧に相当する電圧を入力ノードと出力ノードの間の保持容量に保持することを特徴とする請求項１記載の表示装置。
【請求項４】
前記画素は移動度補正手段を含んでおり、前記移動度補正手段は非発光期間内で映像信号の書き込み中に動作し、出力ノードに該逆バイアス電圧を超える電気が加わった状態で該出力ノードから駆動電流を保持容量に負帰還し、以って駆動トランジスタの移動度に応じた補正を加えることを特徴とする請求項１記載の表示装置。
【請求項５】
行状の走査線と、列状の信号線と、これらが交差する部分に行列状に配された画素とを含み、
前記画素は、少なくともサンプリングトランジスタと、入力ノード及び出力ノードを有する駆動トランジスタと、スイッチングトランジスタと、発光素子と、保持容量と、補助容量とを含み、
前記サンプリングトランジスタは該信号線と該入力ノードとの間に配され、
前記スイッチングトランジスタは該出力ノードと該発光素子の間に配され、
前記保持容量は該入力ノードと該出力ノードとの間に配され、
前記補助容量は該出力ノードに接続している表示装置の駆動方法において、
前記サンプリングトランジスタが該走査線から供給される制御信号に応じて導通し、該信号線から供給された映像信号を該保持容量に書き込み、
前記駆動トランジスタが該保持容量に書き込まれた映像信号の信号電位に応じて駆動電流を出力ノードに出力し、
前記スイッチングトランジスがは、所定の発光期間中オン状態になって該駆動電流を該発光素子に供給し映像信号に応じた輝度で発光させる一方、非発光期間ではオフして該出力ノードから該発光素子を切り離し、非発光期間中に行われる画素の動作で該出力ノードに生じる電位が、ダイオード型の該発光素子に逆バイアス電圧として印加されるのを防止することを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
発光素子として有機ＥＬデバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ＥＬデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ＥＬデバイスは印加電圧が１０Ｖ以下で駆動するため低消費電力である。また有機ＥＬデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ＥＬデバイスの応答速度は数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。
【０００３】
有機ＥＬデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献１ないし５に記載されている。
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【特許文献３】特開２００４−１３３２４０
【特許文献４】特開２００４−０２９７９１
【特許文献５】特開２００４−０９３６８２
【０００４】
図２４は従来のアクティブマトリクス型表示装置の一例を示す模式的な回路図である。表示装置は画素アレイ部１と周辺の駆動部とで構成されている。駆動部は水平セレクタ３とライトスキャナ４を備えている。画素アレイ部１は列状の信号線ＳＬと行状の走査線ＷＳを備えている。各信号線ＳＬと走査線ＷＳの交差する部分に画素２が配されている。図では理解を容易にするため、１個の画素２のみを表してある。ライトスキャナ４はシフトレジスタを備えており、外部から供給されるクロック信号ｃｋに応じて動作し同じく外部から供給されるスタートパルスｓｐを順次転送することで、走査線ＷＳに順次制御信号を出力する。水平セレクタ３はライトスキャナ４側の線順次走査に合わせて映像信号を信号線ＳＬに供給する。
【０００５】
画素２はサンプリングトランジスタＴ１と駆動トランジスタＴ２と保持容量Ｃ１と発光素子ＥＬとで構成されている。駆動トランジスタＴ２はＰチャネル型であり、そのソースは電源ラインに接続し、そのドレインは発光素子ＥＬに接続している。駆動トランジスタＴ２のゲートはサンプリングトランジスタＴ１を介して信号線ＳＬに接続している。サンプリングトランジスタＴ１はライトスキャナ４から供給される制御信号に応じて導通し、信号線ＳＬから供給される映像信号をサンプリングして保持容量Ｃ１に書き込む。駆動トランジスタＴ２は保持容量Ｃ１に書き込まれた映像信号をゲート電圧Ｖｇｓとしてそのゲートに受け、ドレイン電流Ｉｄｓを発光素子ＥＬに流す。これにより発光素子ＥＬは映像信号に応じた輝度で発光する。ゲート電圧Ｖｇｓは、ソースを基準にしたゲートの電位を表している。
【０００６】
駆動トランジスタＴ２は飽和領域で動作し、ゲート電圧Ｖｇｓとドレイン電流Ｉｄｓの関係は以下の特性式で表される。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）２
ここでμは駆動トランジスタの移動度、Ｗは駆動トランジスタのチャネル幅、Ｌは同じくチャネル長、Ｃｏｘは同じくゲート絶縁容量、Ｖｔｈは同じく閾電圧である。この特性式から明らかなように駆動トランジスタＴ２は飽和領域で動作するとき、ゲート電圧Ｖｇｓに応じてドレイン電流Ｉｄｓを供給する定電流源として機能する。
【０００７】
図２５は、発光素子ＥＬの電圧／電流特性を示すグラフである。横軸にアノード電圧Ｖを示し、縦軸に駆動電流Ｉｄｓをとってある。なお発光素子ＥＬのアノード電圧は駆動トランジスタＴ２のドレイン電圧となっている。発光素子ＥＬは電流／電圧特性が経時変化し、特性カーブが時間の経過と共に寝ていく傾向にある。このため駆動電流Ｉｄｓが一定であってもアノード電圧（ドレイン電圧）Ｖが変化してくる。その点、図２４に示した画素回路２は駆動トランジスタＴ２が飽和領域で動作し、ドレイン電圧の変動に関わらずゲート電圧Ｖｇｓに応じた駆動電流Ｉｄｓを流すことができるので、発光素子ＥＬの特性経時変化に関わらず発光輝度を一定に保つことが可能である。
【０００８】
図２６は、従来の画素回路の他の例を示す回路図である。先に示した図２４の画素回路と異なる点は、駆動トランジスタＴ２がＰチャネル型からＮチャネル型に変わっていることである。回路の製造プロセス上は、画素を構成する全てのトランジスタをＮチャネル型にすることが有利である場合が多い。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタ（ＴＦＴ）は、個々のデバイス特性にばらつきがある。特に、閾電圧Ｖｔｈは一定ではなく、各画素ごとにばらつきがある。前述のトランジスタ特性式から明らかなように、各駆動トランジスタの閾電圧Ｖｔｈがばらつくと、ゲート電圧Ｖｇｓが一定であっても、ドレイン電流Ｉｄｓにばらつきが生じ、画素毎に輝度がばらついてしまうので、画面のユニフォーミティを損なう。従来から駆動トランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば前記の特許文献３に開示がある。
【００１０】
また薄膜トランジスタは閾電圧Ｖｔｈに加え、移動度μにもばらつきがある。前述のトランジスタ特性式から明らかなように、各駆動トランジスタの移動度μがばらつくと、ゲート電圧Ｖｇｓが一定であっても、ドレイン電流Ｉｄｓにばらつきが生じ、画素毎に輝度がばらつくため、画面のユニフォーミティを損なう。従来から駆動トランジスタの閾電圧のばらつきに加え、移動度のばらつきをキャンセルする機能を組み込んだ画素回路も開発されている。
【００１１】
従来の表示装置は、各画素が発光期間に入る前の非発光期間で、画素毎に駆動トランジスタの閾電圧補正動作や移動度補正動作を行う。このとき各補正動作を正常に行うため、駆動トランジスタと発光素子を接続するノード（以下本明細書では出力ノードと呼ぶ場合がある）をマイナス方向の電位に保持して、発光素子を逆バイアス状態に置く。しかしながら、非発光期間における逆バイアス状態が行き過ぎた場合、発光素子が損傷し最悪の場合には発光不能に陥り、画素がいわゆる滅点欠陥になることがある。
【課題を解決するための手段】
【００１２】
上述した従来の技術の課題に鑑み、本発明は画素の非発光期間中に発光素子に逆バイアスがかからないようにした表示装置及びその駆動方法を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明にかかる表示装置は、行状の走査線と、列状の信号線と、これらが交差する部分に行列状に配された画素とを含み、前記画素は、少なくともサンプリングトランジスタと、入力ノード及び出力ノードを有する駆動トランジスタと、スイッチングトランジスタと、発光素子と、保持容量と、補助容量とを含み、前記サンプリングトランジスタは該信号線と該入力ノードとの間に配され該走査線から供給される制御信号に応じて導通し該信号線から供給された映像信号を該保持容量に書き込み、前記駆動トランジスタは該保持容量に書き込まれた映像信号の信号電位に応じて駆動電流を出力ノードに出力し、前記保持容量は該入力ノードと該出力ノードとの間に配され、前記補助容量は該出力ノードに接続しており、前記スイッチングトランジスタは、該出力ノードと該発光素子の間に配され、所定の発光期間中オン状態になって該駆動電流を該発光素子に供給し映像信号に応じた輝度で発光させる一方、非発光期間ではオフして該出力ノードから該発光素子を切り離し、非発光期間中に行われる画素の動作で該出力ノードに生じる電位が、ダイオード型の該発光素子に逆バイアス電圧として印加されるのを防止することを特徴とする。
【００１３】
一態様では、前記駆動トランジスタは、そのゲートが入力ノードに接続し、そのドレインが電源ラインに接続し、そのソースが出力ノードに接続し、前記発光素子は、そのアノードが該スイッチングトランジスタを介して該出力ノードに接続し、そのカノードが接地ラインに接続し、前記補助容量は、該出力ノードと該接地ラインの間に接続している。また前記画素は閾電圧補正手段を含んでおり、前記閾電圧補正手段は、非発光期間で動作し、該出力ノードに該逆バイアス電圧を越える電位を印加した状態で該駆動トランジスタの閾電圧に相当する電圧を入力ノードと出力ノードの間の保持容量に保持する。更に前記画素は移動度補正手段を含んでおり、前記移動度補正手段は非発光期間内で映像信号の書き込み中に動作し、出力ノードに該逆バイアス電圧を超える電気が加わった状態で該出力ノードから駆動電流を保持容量に負帰還し、以って駆動トランジスタの移動度に応じた補正を加える。
【発明の効果】
【００１４】
本発明によれば、各画素は例えば３個のトランジスタと２個の容量と１個の発光素子で構成されており、比較的簡素な構成であり、表示装置の高精細化、高歩留化及び低コスト化が実現できる。また簡素な部品構成であっても、非発光期間中に駆動トランジスタの閾電圧補正動作や移動度補正動作を行うことができ、画面のユニフォーミティの高い表示装置を実現できる。ここで各画素が補正動作を行うとき、駆動トランジスタの出力ノードにマイナス方向の電圧を印加する必要がある。これにより発光素子に逆バイアスが加わることを防ぐため、駆動トランジスタの出力ノードと発光素子との間にスイッチング素子を挿入している。非発光期間中はこのスイッチング素子をオフしてマイナス電圧が印加されている出力ノードから発光素子を切り離している。これにより発光素子が逆バイアス状態に置かれることを防ぎ、以って発光素子の損傷や破壊を抑え、画素の滅点欠陥が発生しないようにしている。かかる構成により、表示装置の歩留を一層改善することができる。
【発明を実施するための最良の形態】
【００１５】
以下図面を参照して本発明の実施の形態を詳細に説明する。まず最初に本発明の理解を容易にし且つ背景を明らかにするため、本発明の基になった先行開発にかかる表示装置を簡潔に説明する。図１は、先行開発にかかる表示装置の全体構成を示すブロック図である。本表示装置は、画素アレイ部１とこれを駆動する駆動部（３，４，５）とからなる。画素アレイ部１は、行状の走査線ＷＳと、列状の信号線ＳＬと、両者が交差する部分に配された行列状の画素２と、各画素２の各行に対応して配された給電線ＤＳとを備えている。駆動部（３，４，５）は、各走査線ＷＳに順次制御信号を供給して画素２を行単位で線順次走査する制御用スキャナ（ライトスキャナ）４と、この線順次走査に合わせて各給電線ＤＳに第１電位と第２電位で切換る電源電圧を供給する電源スキャナ（ドライブスキャナ）５と、この線順次走査に合わせて列状の信号線ＳＬに映像信号となる信号電位と基準電位を供給する信号セレクタ（水平セレクタ）３とを備えている。なおライトスキャナ４は外部から供給されるクロック信号ＷＳｃｋに応じて動作し同じく外部から供給されるスタートパルスＷＳｓｐを順次転送することで、各走査線ＷＳに制御信号を出力している。ドライブスキャナ５は外部から供給されるクロック信号ＤＳｃｋに応じて動作し、同じく外部から供給されるスタートパルスＤＳｓｐを順次転送することで、給電線ＤＳの電位を線順次で切換えている。
【００１６】
図２は、図１に示した表示装置に含まれる画素２の具体的な構成を示す回路図である。図示するように本画素回路２は、有機ＥＬデバイスなどで代表される二端子型（ダイオード型）の発光素子ＥＬと、Ｎチャネル型のサンプリングトランジスタＴ１と、同じくＮチャネル型の駆動トランジスタＴ２と、薄膜タイプの保持容量Ｃ１とで構成されている。サンプリングトランジスタＴ１はそのゲートが走査線ＷＳに接続し、そのソース及びドレインの一方が信号線ＳＬに接続し、他方が駆動トランジスタＴ２のゲートＧ（入力ノード）に接続している。即ち駆動トランジスタＴ２のゲートＧがサンプリングトランジスタＴ１に対する入力ノードになっている。駆動トランジスタＴ２は、そのソース及びドレインの一方が発光素子ＥＬに接続し、他方が給電線ＤＳに接続している。本形態は駆動トランジスタＴ２がＮチャネル型であり、ドレイン側が給電線ＤＳに接続し、ソースＳ側が発光素子ＥＬのアノード側に接続している。ソースＳ側が発光素子ＥＬに対する出力ノードになっている。発光素子ＥＬのカソードは所定のカソード電位Ｖｃａｔに固定されている。保持容量Ｃ１は駆動トランジスタＴ２のソースＳとゲートＧとの間に接続している。かかる構成を有する画素２に対して、制御用スキャナ（ライトスキャナ）４は、走査線ＷＳを低電位と高電位の間で切り換えることで順次制御信号を出力し、画素２を行単位で線順次走査する。電源スキャナ（ドライブスキャナ）５は、線順次走査に合わせて各給電線ＤＳに第１電位Ｖｃｃと第２電位Ｖｓｓで切換る電源電圧を供給している。信号セレクタ（水平セレクタ）３は、線順次走査に合わせて列状の信号線ＳＬに映像信号となる信号電位Ｖｓｉｇと基準電位Ｖｏｆｓを供給している。
【００１７】
かかる構成において、サンプリングトランジスタＴｒ１は、走査線ＷＳから供給された制御信号に応じて導通し、信号線ＳＬから供給された信号電位Ｖｓｉｇをサンプリングして保持容量Ｃ１に保持する。駆動トランジスタＴ２は、第１電位Ｖｃｃにある給電線ＤＳから電流の供給を受け保持容量Ｃ１に保持された信号電位Ｖｓｉｇに応じて駆動電流を発光素子ＥＬに流す。制御用スキャナ４は、信号線ＳＬが信号電位Ｖｓｉｇにある時間帯にサンプリングトランジスタＴ１を導通状態にするため、所定の時間幅の制御信号を走査線ＷＳに出力し、以って保持容量Ｃ１に信号電位Ｖｓｉｇを保持すると同時に駆動トランジスタＴ２の移動度μに対する補正を信号電位Ｖｓｉｇに加える。
【００１８】
図２に示した画素回路は、上述した移動度補正機能に加え閾電圧補正機能も備えている。即ち電源スキャナ（ドライブスキャナ）５はサンプリングトランジスタＴ１が信号電位Ｖｓｉｇをサンプリングする前に、第１タイミングで給電線ＤＳを第１電位Ｖｃｃから第２電位Ｖｓｓに切り換える。制御用スキャナ（ライトスキャナ）４は、同じくサンプリングトランジスタＴ１が信号電位Ｖｓｉｇをサンプリングする前に、第２タイミングでサンプリングトランジスタＴ１を導通させて信号線ＳＬから基準電位Ｖｏｆｓを駆動トランジスタＴ２のゲートＧに印加すると共に、駆動トランジスタＴ２のソースＳを第２電位Ｖｓｓにセットする。電源スキャナ（ドライブスキャナ）５は、第２タイミングの後の第３タイミングで、給電線ＤＳを第２電位Ｖｓｓから第１電位Ｖｃｃに切り換えて、駆動トランジスタＴ２の閾電圧Ｖｔｈに相当する電圧を保持容量Ｃ１に保持しておく。かかる閾電圧補正機能より、本表示装置は画素毎にばらつく駆動トランジスタＴ２の閾電圧Ｖｔｈの影響をキャンセルすることができる。なお、第１タイミングと第２タイミングの前後は問わない。
【００１９】
図２に示した画素回路２はさらにブートストラップ機能も備えている。即ちライトスキャナ４は、保持容量Ｃ１に信号電位Ｖｓｉｇが保持された時点で、サンプリングトランジスタＴ１を非導通状態にして駆動トランジスタＴ２のゲートＧを信号線ＳＬから電気的に切り離し、以って駆動トランジスタＴ２のソース電位の変動にゲート電位が連動しゲートＧとソースＳ間の電圧Ｖｇｓを一定に維持する。発光素子ＥＬの電流／電圧特性が経時変動しても、ゲート電圧Ｖｇｓを一定に維持することができ、輝度の変化が生じない。
【００２０】
図３は、図２に示した画素の動作説明に供するタイミングチャートである。なおこのタイミングチャートは一例であって、図２に示した画素回路の制御シーケンスは図３のタイミングチャートに限られるものではない。このタイミングチャートは時間軸を共通にして、走査線ＷＳの電位変化、給電線ＤＳの電位変化、信号線ＳＬの電位変化を表してある。走査線ＷＳの電位変化は制御信号を表し、サンプリングトランジスタＴ１の開閉制御を行っている。給電線ＤＳの電位変化は、電源電圧Ｖｃｃ，Ｖｓｓの切換えを表している。また信号線ＳＬの電位変化は入力信号の信号電位Ｖｓｉｇと基準電位Ｖｏｆｓの切換えを表している。またこれらの電位変化と並行に、駆動トランジスタＴ２のゲートＧ及びソースＳの電位変化も表している。前述したようにゲートＧ（入力ノード）とソースＳ（出力ノード）の電位差がＶｇｓである。
【００２１】
このタイミングチャートは画素の動作の遷移に合わせて期間を（１）〜（７）のように便宜的に区切ってある。当該フィールドに入る直前の期間（１）では発光素子ＥＬが発光状態にある。その後線順次走査の新しいフィールドに入ってまず最初の期間（２）で給電線ＤＳを第１電位Ｖｃｃから第２電位Ｖｓｓに切り換える。次の期間（３）に進み入力信号をＶｓｉｇからＶｏｆｓに切り換える。さらに次の期間（４）でサンプリングトランジスタＴ１をオンする。この期間（２）〜（４）で駆動トランジスタＴ２のゲート電圧及びソース電圧を初期化する。その期間（２）〜（４）は閾電圧補正のための準備期間であり、駆動トランジスタＴ２のゲートＧがＶｏｆｓに初期化される一方、ソースＳがＶｓｓに初期化される。続いて閾値補正期間（５）で実際に閾電圧補正動作が行われ、駆動トランジスタＴ２のゲートＧとソースＳとの間に閾電圧Ｖｔｈに相当する電圧が保持される。実際にはＶｔｈに相当する電圧が、駆動トランジスタＴ２のゲートＧとソースＳとの間に接続された保持容量Ｃ１に書き込まれることになる。この後書き込み期間／移動度補正期間（６）に進む。ここで映像信号の信号電位ＶｓｉｇがＶｔｈに足し込まれる形で保持容量Ｃ１に書き込まれると共に、移動度補正用の電圧ΔＶが保持容量Ｃ１に保持された電圧から差し引かれる。この書き込み期間／移動度補正期間（６）では、信号線ＳＬが信号電位Ｖｓｉｇにある時間帯にサンプリングトランジスタＴ１を導通状態にする必要がある。この後発光期間（７）に進み、信号電位Ｖｓｉｇに応じた輝度で発光素子が発光する。その際信号電位Ｖｓｉｇは閾電圧Ｖｔｈに相当する電圧と移動度補正用の電圧ΔＶとによって調整されているため、発光素子ＥＬの発光輝度は駆動トランジスタＴ２の閾電圧Ｖｔｈや移動度μのばらつきの影響を受けることはない。なお発光期間（７）の最初でブートストラップ動作が行われ、駆動トランジスタＴ２のゲートＧ／ソースＳ間電圧Ｖｇｓを一定に維持したまま、駆動トランジスタＴ２のゲート電位及びソース電位が上昇する。
【００２２】
引き続き図４〜図１１を参照して、図２に示した画素回路の動作を詳細に説明する。まず図４に示したように発光期間（１）では、電源電位がＶｃｃにセットされ、サンプリングトランジスタＴ１はオフしている。このとき駆動トランジスタＴ２は飽和領域で動作するようにセットされているため、発光素子ＥＬに流れる駆動電流Ｉｄｓは駆動トランジスタＴ２のゲートＧ／ソースＳ間に印加される電圧Ｖｇｓに応じて、前述したトランジスタ特性式で示される値を取る。
【００２３】
続いて図５に示すように準備期間（２），（３）に入ると給電線（電源ライン）の電位をＶｓｓにする。このときＶｓｓは発光素子ＥＬの閾電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和よりも小さくなるように設定している。即ちＶｓｓ＜Ｖｔｈｅｌ＋Ｖｃａｔであるので、発光素子ＥＬは消灯し、電源ライン側が駆動トランジスタＴ２のソースとなる。このとき発光素子ＥＬのアノードはＶｓｓに充電される。
【００２４】
さらに図６に示すように次の準備期間（４）に入ると、信号線ＳＬの電位がＶｏｆｓになる一方サンプリングトランジスタＴ１がオンして、駆動トランジスタＴ２のゲート電位をＶｏｆｓとする。この様にして駆動トランジスタＴ２のソースＳ及びゲートＧが初期化され、このときのゲート電圧ＶｇｓはＶｏｆｓ−Ｖｓｓの値となる。Ｖｇｓ＝Ｖｏｆｓ−Ｖｓｓは駆動トランジスタＴ２の閾電圧Ｖｔｈよりも大きな値となるように設定されている。この様にＶｇｓ＞Ｖｔｈになるように駆動トランジスタＴ２を初期化することで、次に来る閾電圧補正動作の準備が完了する。
【００２５】
続いて図７に示すように閾電圧補正期間（５）に進むと、給電線ＤＳ（電源ライン）の電位がＶｃｃに戻る。電源電圧をＶｃｃとすることで発光素子ＥＬのアノードが駆動トランジスタＴ２のソースＳとなり、図示のように電流が流れる。このとき発光素子ＥＬの等価回路は図示のようにダイオードＴｅｌと容量Ｃｅｌの並列接続で表される。アノード電位（即ちソース電位Ｖｓｓ）がＶｃａｔ＋Ｖｔｈｅｌよりも低いので、ダイオードＴｅｌはオフ状態にあり、そこに流れるリーク電流は駆動トランジスタＴ２に流れる電流よりもかなり小さい。よって駆動トランジスタＴ２に流れる電流はほとんどが保持容量Ｃ１と等価容量Ｃｅｌを充電するために使われる。
【００２６】
図８は図７に示した閾電圧補正期間（５）における駆動トランジスタＴ２のソース電圧の時間変化を表している。図示するように、駆動トランジスタＴ２のソース電圧（即ち発光素子ＥＬのアノード電圧）は時間と共にＶｓｓから上昇する。閾電圧補正期間（５）が経過すると駆動トランジスタＴ２はカットオフし、そのソースＳとゲートＧとの間の電圧ＶｇｓはＶｔｈとなる。このときソース電位はＶｏｆｓ−Ｖｔｈで与えられる。この値Ｖｏｆｓ−Ｖｔｈは依然としてＶｃａｔ＋Ｖｔｈｅｌよりも低くなっており、発光素子ＥＬは遮断状態にある。
【００２７】
次に図９に示すように書き込み期間／移動度補正期間（６）に入ると、サンプリングトランジスタＴ１を引き続きオンした状態で信号線ＳＬの電位をＶｏｆｓからＶｓｉｇに切り換える。このとき信号電位Ｖｓｉｇは階調に応じた電圧となっている。駆動トランジスタＴ２のゲート電位はサンプリングトランジスタＴ１をオンしているためＶｓｉｇとなる。一方ソース電位は電源Ｖｃｃから電流が流れるため時間と共に上昇していく。この時点でも駆動トランジスタＴ２のソース電位が発光素子ＥＬの閾電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和を超えていないので、駆動トランジスタＴ２から流れる電流はもっぱら等価容量Ｃｅｌと保持容量Ｃ１の充電に使われる。このとき既に駆動トランジスタＴ２の閾電圧補正動作は完了しているため、駆動トランジスタＴ２が流す電流は移動度μを反映したものとなる。具体的に言うと移動度μが大きい駆動トランジスタＴ２はこのときの電流量が大きく、ソースの電位上昇分ΔＶも大きい。逆に移動度μが小さい場合駆動トランジスタＴ２の電流量が小さく、ソースの上昇分ΔＶは小さくなる。かかる動作により駆動トランジスタＴ２のゲート電圧Ｖｇｓは移動度μを反映してΔＶだけ圧縮され、移動度補正期間（６）が完了した時点で完全に移動度μを補正したＶｇｓが得られる。
【００２８】
図１０は、上述した移動度補正期間（６）における駆動トランジスタＴ２のソース電圧の時間的な変化を示すグラフである。図示するように駆動トランジスタＴ２の移動度が大きいとソース電圧は速く上昇し、それだけＶｇｓが圧縮される。即ち移動度μが大きいとその影響を打ち消すようにＶｇｓが圧縮され、駆動電流が抑制できる。一方移動度μが小さい場合駆動トランジスタＴ２のソース電圧はそれほど速く上昇しないので、Ｖｇｓも強く圧縮を受けることはない。したがって移動度μが小さい場合、駆動トランジスタのＶｇｓは小さい駆動能力を補うように大きな圧縮がかからない。
【００２９】
図１１は発光期間（７）の動作状態を表している。この発光期間（７）ではサンプリングトランジスタＴ１をオフして発光素子ＥＬを発光させる。駆動トランジスタＴ２のゲート電圧Ｖｇｓは一定に保たれており、駆動トランジスタＴ２は前述した特性式に従って一定の電流Ｉｄｓ´を発光素子ＥＬに流す。発光素子ＥＬのアノード電圧（即ち駆動トランジスタＴ２のソース電圧）は発光素子ＥＬにＩｄｓ´という電流が流れるため、Ｖｘまで上昇しこれがＶｃａｔ＋Ｖｔｈｅｌを超えた時点で発光素子ＥＬが発光する。発光素子ＥＬは発光時間が長くなるとその電流／電圧特性は変化してしまう。そのため図１１に示したソースＳの電位が変化する。しかしながら駆動トランジスタＴ２のゲート電圧Ｖｇｓはブートストラップ動作により一定値に保たれているので、発光素子ＥＬに流れる電流Ｉｄｓ´は変化しない。よって発光素子ＥＬの電流／電圧特性が劣化しても、一定の駆動電流Ｉｄｓ´が常に流れていて、発光素子ＥＬの輝度が変化することはない。
【００３０】
ここで発光素子ＥＬの逆バイアス状態について説明する。前述したように画素回路２は、前のフィールドの発光期間（１）が終わって本フィールドの非発光期間（２）〜（６）に入り閾電圧補正動作及び移動度補正動作を行った後、本フィールドの発光期間（７）に進む。非発光期間内で準備期間（２）〜（４）の間に、駆動トランジスタＴ２のソースＳ（出力ノード）が最も低電位のＶｓｓに設定され、発光素子ＥＬが逆バイアスとなる。即ち発光素子ＥＬにかかる逆バイアス量は、閾電圧補正期間（５）の前が最も大きく、その値はＶｓｓである。準備期間（４）では駆動トランジスタＴ２のゲートＧ（入力ノード）がＶｏｆｓにセットされ、ソースＳ（出力ノード）がＶｓｓに設定される。続く閾電圧補正動作を正常に行うため、ゲートＧとソースＳとの間の電圧Ｖｇｓ＝Ｖｏｆｓ−Ｖｓｓが、駆動トランジスタＴ２の閾電圧幅よりも大きくする必要がある。即ち、Ｖｏｆｓ−ＶｔｈＭＡＸ＜Ｖｏｆｓ−Ｖｓｓを満たすようにＶｏｆｓ及びＶｓｓを設定する必要がある。ここでＶｔｈＭＡＸは画素アレイ内の各画素に含まれる駆動トランジスタの最大閾電圧を表している。
【００３１】
この様に準備期間（２）〜（４）で発光素子ＥＬのアノードにＶｓｓという逆バイアス電圧をかけた後、閾電圧補正動作、映像信号書き込み動作及び移動度補正動作を行う。正常に移動度補正動作まで終了させるためには、移動度補正期間（６）が終了した時点、つまり発光期間（７）の直前において、発光素子ＥＬは逆バイアス状態におく必要があり、そのアノードにかかる電圧は発光素子ＥＬの閾電圧Ｖｔｈｅｌ以下でなければならない。これを保証するためには、以下の関係を満たす必要がある。即ち、最大輝度レベル（白表示）の映像信号書き込み及び移動度補正動作を行った場合において、発光素子ＥＬのアノードの電位上昇分（移動度補正分）をΔＶとすると、以下の関係を満たす必要がある。
Ｖｏｆｓ−ＶｔｈＭＩＮ＞Ｖｔｈｅｌ＋Ｖｃａｔ−ΔＶ
ここでＶｔｈＭＩＮは画素アレイの各画素に含まれる駆動トランジスタの最小閾電圧である。このようにして、非発光期間で駆動トランジスタＴ２の出力ノードが、発光素子ＥＬを逆バイアス状態におくレベルとなる。逆に言うと、非発光期間中に発光素子ＥＬが逆バイアス状態となるように予めＶｏｆｓ及びＶｓｓを設定する必要がある。しかしながら発光素子ＥＬにかかる逆バイアス電圧が大きいと、発光素子ＥＬがダメージを受け最悪の場合には発光しなくなり、画素の滅点欠陥が生じる恐れがあり問題となっている。
【００３２】
図１２は、本発明にかかる表示装置の構成を示す回路図である。本表示装置は、図２に示した先行開発にかかる表示装置を改良したものであって、理解を容易にするため先行開発例と対応する部分には対応する参照番号を付してある。異なる点は、駆動トランジスタＴ２のソースＳ（出力ノード）と発光素子ＥＬのアノードとの間にスイッチングトランジスタＴ３を接続したことである。また駆動トランジスタＴ２のソースＳと固定電位との間に補助容量Ｃｓｕｂを接続している。本例では、固定電位はカソード電位Ｖｃａｔに設定されている。但し本発明はこれに限られるものではない。この補助容量Ｃｓｕｂは、発光素子ＥＬの等価容量Ｃｅｌの代わりの役割を果たすため加えられたものである。なおスイッチングトランジスタＴ３のオンオフを制御するため、スイッチングスキャナ６が追加になっている。スイッチングスキャナ６は走査線ＳＳを線順次走査して、スイッチングトランジスタＴ３をオンオフ制御する。他のスキャナと同様に、このスイッチングスキャナ６もシフトレジスタで構成されており、外部から供給されるクロック信号ＳＳｃｋに応じて動作し、同じく外部から供給されるスタートパルスＳＳｓｐを順次転送することで、走査線ＳＳに制御信号を出力している。
【００３３】
ここで改めて図１２に示した本発明にかかる表示装置の構成を説明する。図示するように、本表示装置の画素アレイ部１は、行状の走査線ＷＳと、列状の信号線ＳＬと、これらが交差する部分に行列状に配された画素２とを含む。画素２は、少なくともサンプリングトランジスタＴ１と、入力ノード及び出力ノードを有する駆動トランジスタＴ２と、スイッチングトランジスタＴ３と、保持容量Ｃ１と、補助容量Ｃｓｕｂとを含む。なお入力ノードは駆動トランジスタＴ２のゲートＧであり、出力ノードは駆動トランジスタＴ２のソースＳである。サンプリングトランジスタＴ１は信号線ＳＬと入力ノードＧとの間に配され走査線ＷＳから供給される制御信号に応じて導通し、信号線ＳＬから供給された映像信号（Ｖｓｉｇ／Ｖｏｆｓ）を保持容量Ｃ１に書き込む。駆動トランジスタＴ２は、保持容量Ｃ１に書き込まれた映像信号の信号電位Ｖｓｉｇに応じて駆動電流を出力ノードＳに出力する。保持容量Ｃ１は入力ノードＧと出力ノードＳとの間に配されている。補助容量Ｃｓｕｂは出力ノードＳと所定の固定電位Ｖｃａｔの間に接続している。スイッチングトランジスタＴ３は、出力ノードＳと発光素子ＥＬとの間に配され、所定の発光期間中オン状態になって駆動電流を発光素子ＥＬに供給し映像信号に応じた輝度で発光させる一方、非発光期間ではオフして出力ノードＳから発光素子ＥＬを切り離し、非発光期間中に行われる画素２の動作で出力ノードＳに生じる電位が、ダイオード型の発光素子ＥＬに逆バイアス電圧として印加されることを防止している。かかる構成により、発光素子ＥＬの損傷を防ぎ、画素２の滅点欠陥が発生しないようにしている。
【００３４】
具体的には画素トランジスタＴ２は、そのゲートＧが入力ノードに接続し、そのドレインが電源ライン（給電線）ＤＳに接続し、そのソースＳが出力ノードに接続している。発光素子ＥＬは、そのアノードがスイッチングトランジスタＴ３を介して出力ノードに接続し、そのカソードが接地ライン（Ｖｃａｔ）に接続している。補助容量Ｃｓｕｂは、出力ノードと接地ラインＶｃａｔの間に接続している。本表示装置の画素２は、閾電圧補正手段と移動度補正手段を備えている。閾電圧補正手段は水平セレクタ３、ライトスキャナ４及びドライブスキャナ５の機能として構成されており、非発光期間で動作し、出力ノードＳに逆バイアス電圧を超える電位を印加した状態で駆動トランジスタＴ２の閾電圧Ｖｔｈに相当する電圧を入力ノードＧと出力ノードＳの間の保持容量Ｃ１に保持する。また移動度補正手段もライトスキャナ４、ドライブスキャナ５及び水平セレクタ３の機能の一部で構成されており、非発光期間内で映像信号の書き込み中に動作し、出力ノードＳに逆バイアス電圧を超える電位が加わった状態で出力ノードＳから駆動電流を保持容量Ｃ１に負帰還し、以って駆動トランジスタＴ２の移動度μに応じた補正を加えている。
【００３５】
図１３は、図１２に示した表示装置の動作説明に供するタイミングチャートである。理解を容易にするため、先行開発にかかる表示装置の動作説明に供した図３のタイミングチャートと同じ表記を採用している。但し本発明にかかる表示装置は、走査線ＷＳ、電源ラインＤＳ及び信号線ＳＬに加え、追加の走査線ＳＳが存在する。そこでタイミングチャート１３は、走査線ＷＳと時間軸を合わせて追加走査線ＳＳの電位変化も表してある。タイミングチャートに示すように、走査線ＳＳの電位変化はトランジスタＴ３のオンオフを制御している。走査線ＳＳが高レベルにあるときスイッチングトランジスタＴ３はオン状態にあり、低レベルにあるときスイッチングトランジスタＴ３はオフ状態である。
【００３６】
このタイミングチャートは、前フィールドの発光期間（１）が終わった後、当該フィールドの非発光期間（１ａ）〜（６ａ）に入り、その後当該フィールドの発光期間（７）に進む。図示するように駆動トランジスタＴ２のソースＳ（出力ノード）は非発光期間（１ａ）〜（６ａ）でマイナス方向の電位レベルにある。特に閾電圧補正動作の前の準備期間（４）ではその電位がＶｓｓと最も低くなる。一方スイッチングトランジスタＴ３は丁度この非発光期間でオフ状態となり、発光素子ＥＬが駆動トランジスタＴ２の出力ノードから切り離される。よって発光素子ＥＬはこの非発光期間中出力ノードからマイナスレベルの電圧が印加されることがなく、逆バイアス状態とはならない。これにより、発光素子ＥＬの不測の損傷を防止することができる。
【００３７】
図１４〜図１９を参照して、図１２に示した画素回路の動作を詳細に説明する。まず図１４に示すように前フィールドの発光期間（１）では、電源ラインがＶｃｃにあり、サンプリングトランジスタＴ１のみがオフした状態である。この時駆動トランジスタＴ２は飽和領域で動作するように設定されているため、発光素子ＥＬに流れる駆動電流Ｉｄｓは、駆動トランジスタＴ２のゲートＧ／ソースＳ間電圧Ｖｇｓに応じて、前述した特性式に示される値を取る。
【００３８】
続いて当該フィールドの非発光期間に入る。まず図１５に示すように先頭の期間（１ａ）で、スイッチングトランジスタＴ３をオフにする。続く期間（２）で電源ライン（給電線）をＶｓｓにする。スイッチングトランジスタＴ３をオフすることで、発光素子ＥＬに対する給電が遮断され、そのアノード電圧はほぼ発光素子ＥＬの閾電圧Ｖｔｈｅｌとなる。また電源ラインをＶｃｃからＶｓｓに落とすことで、駆動トランジスタＴ２のソースＳにＶｓｓが充電される。
【００３９】
続いて期間（３）で信号線ＳＬの電位をＶｓｉｇからＶｏｆｓに切換えた後、図１６に示すように準備期間（４）でサンプリングトランジスタＴ１をオンし、駆動トランジスタＴ２のゲートＧの電位をＶｏｆｓにする。この準備期間（４）で、駆動トランジスタＴ２のゲートＧ／ソースＳ間電圧Ｖｇｓは、Ｖｏｆｓ−Ｖｓｓという値をとる。このＶｇｓ＝Ｖｏｆｓ−Ｖｓｓが駆動トランジスタＴ２の閾電圧Ｖｔｈよりも小さいと、後の閾電圧補正動作を行うことができない。したがってこの準備期間（４）ではＶｇｓ＝Ｖｏｆｓ−Ｖｓｓ＞Ｖｔｈに設定する必要がある。この条件を満たすためＶｓｓはかなり低い電位に設定される。
【００４０】
続いて図１７に示すように閾電圧補正期間（５）に入り、給電線（電源ライン）ＤＳを再びＶｃｃに戻す。電源電圧をＶｃｃとすることで図示のように駆動トランジスタＴ２に電流が流れる。この電流は保持容量Ｃ１と補助容量Ｃｓｕｂを充電するために使われる。先行開発にかかる表示装置では、この移動度補正動作で保持容量Ｃ１と発光素子ＥＬの等価容量Ｃｅｌを充電していた。本発明では発光素子ＥＬがスイッチングトランジスタＴ３によりソースＳから切り離されているため、等価容量Ｃｅｌの代わりに補助容量ＣｓｕｂがソースＳに追加されている。Ｃ１とＣｓｕｂの充電過程で、駆動トランジスタＴ２のソースＳの電位は時間と共に上昇していく。一定時間経過後駆動トランジスタＴ２のゲートＧ／ソースＳ間電圧ＶｇｓはＶｔｈに相当する値を取る。つまりこの時、駆動トランジスタＴ２のソースＳの電位はＶｏｆｓ−Ｖｔｈとなっている。
【００４１】
続いて図１８に示すように書き込み期間（６）に進み、サンプリングトランジスタＴ１をオンした状態で、信号線ＳＬの電位をＶｓｉｇにする。ここで信号電位Ｖｓｉｇは発光素子の輝度階調に応じた電圧となっている。駆動トランジスタＴ２のゲートＧの電位はサンプリングトランジスタＴ１がオンしているためＶｓｉｇとなるが、電源Ｖｃｃから電流が駆動トランジスタＴ２に流れているためそのソースＳの電位も時間と共に上昇していく。この時駆動トランジスタＴ２の閾電圧補正動作は既に完了しているため、駆動トランジスタＴ２が流す電流は移動度μを反映したものとなる。具体的には移動度μが大きい駆動トランジスタはこのときの電流量が大きくソースＳの上昇も早い。逆に移動度μが小さい駆動トランジスタは電流量が小さく、ソースＳの電位上昇は遅くなる。これによって駆動トランジスタＴ２のＶｇｓは移動度μを反映して小さくなり、補正期間（６）終了時点では、Ｖｇｓが完全に移動度μで補正された値となる。
【００４２】
非発光期間の最後に当たる期間（６ａ）でスイッチングトランジスタＴ３をオンした後、図１９に示すように当該フィールドの発光期間（７）に入る。即ちスイッチングトランジスタＴ１をオフして書き込みを終了させると共に、スイッチングトランジスタＴ３をオンして発光素子ＥＬを発光させる。駆動トランジスタＴ２のゲートＧ／ソースＳ間電圧Ｖｇｓは一定であるので、駆動とランジスタＴ２は一定電流Ｉｄｓ´を発光素子ＥＬに流し、発光素子ＥＬのアノード電位が上昇し、電圧Ｖｘまで到達した時点で順バイアス状態となり発光素子ＥＬが発光する。本画素回路においても発光素子ＥＬは発光時間が長くなるとその電流／電圧特性は変化してしまう。そのため出力ノードＳの電位も変化する。しかしながら駆動トランジスタＴ２のＶｇｓは出力ノードの電位が変化してもブートストラップ動作で常に一定値に保たれるので、発光素子ＥＬに流れる電流Ｉｄｓ´は変化しない。よって発光素子の電流／電圧特性が劣化しても、一定の駆動電流が常に流れ続け、発光素子ＥＬの輝度が変化することはない。
【００４３】
以上の説明から明らかなように本発明にかかる表示装置は、非発光期間中発光素子ＥＬに逆バイアスがかかることがない。発光素子ＥＬには非発光期間中その閾電圧Ｖｔｈｅｌに相当する電圧が印加されているだけである。この様に本発明は非発光期間中逆バイアス量よりも小さな電圧を発光素子ＥＬに加えるだけなので、その損傷を防ぐことが可能であり画素の滅点化を防ぎ高歩留を実現できる。
【００４４】
図２０は、やはり本発明の基になった別の先行開発にかかる表示装置を示すブロック図である。図示するように、本表示装置は基本的に画素アレイ部１とスキャナ部と信号部とで構成されている。スキャナ部と信号部とで駆動部を構成する。画素アレイ部１は、行状に配された走査線ＷＳ，ＤＳ，ＡＺ１，ＡＺ２と、列状に配された信号線ＳＬと、これらの走査線ＷＳ，ＤＳ，ＡＺ１，ＡＺ２及び信号線ＳＬに接続した行列状の画素回路２とからなる。信号部は水平セレクタ３からなり、信号線ＳＬに映像信号を供給する。スキャナ部は、ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１及び第二補正用スキャナ７２からなり、それぞれ走査線ＷＳ，ＤＳ，ＡＺ１，ＡＺ２に制御信号を供給して順次行ごとに画素回路を走査すると共に、所定の閾電圧補正動作、信号書き込み動作、発光動作などを行う。
【００４５】
ライトスキャナ４はシフトレジスタからなり、外部から供給されるクロック信号ＷＳｃｋに応じて動作し、同じく外部から供給されるスタートパルスＷＳｓｐを順次転送することで、対応する走査線ＷＳに所定の制御信号を線順次で出力している。同様にドライブスキャナ５もシフトレジスタからなり、クロック信号ＤＳｃｋ及びスタートパルスＤＳｓｐに従って動作し、所定の制御信号を対応する走査線ＤＳに出力している。同様に第一補正用スキャナ７１もクロック信号ＡＺ１ｃｋとスタートパルスＡＺ１ｓｐの入力を受けて動作する。第二補正用スキャナ７２もクロック信号ＡＺ２ｃｋとＡＺ２ｓｐの供給を外部から受けて、所定の制御信号を対応する走査線ＡＺ２に出力する。
【００４６】
図２１は、図２０に示した先行開発にかかる表示装置に組み込まれる画素の構成を示す回路図である。図示するように画素回路２は、サンプリングトランジスタＴ１と、３個のスイッチングトランジスタＴ２，Ｔ３，Ｔ４と、駆動トランジスタＴ５と、保持容量Ｃ１と、発光素子ＥＬとを含む。サンプリングトランジスタＴ１は、所定のサンプリング期間（映像信号書き込み期間）に走査線ＷＳから供給される制御信号に応じ導通して信号線ＳＬから供給された映像信号の信号電位Ｖｓｉｇを保持容量Ｃ１にサンプリングする。保持容量Ｃ１は、サンプリングされた映像信号の信号電位Ｖｓｉｇに応じて駆動トランジスタＴ５のゲートＧに入力電圧Ｖｇｓを印加する。駆動トランジスタＴ５は、入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。発光素子ＥＬは、所定の発光期間中駆動トランジスタＴ５から供給される出力電流Ｉｄｓにより映像電位の信号電位Ｖｓｉｇに応じた輝度で発光する。なお発光素子ＥＬのアノードは駆動トランジスタＴ５のソースＳに接続する一方、カソードは所定の接地電位（カソード電位）Ｖｃａｔに接続している。本明細書では駆動トランジスタＴ５のソースＳを接続ノードと呼ぶ場合がある。
【００４７】
スイッチングトランジスタＴ２は、サンプリング期間に先立ち走査線ＡＺ１から供給される制御信号に応じ導通して駆動トランジスタＴ５のゲートＧを所定の電位Ｖｏｆｓに設定する。スイッチングトランジスタＴ４は、サンプリング期間（書き込み期間）に先立ち走査線ＡＺ２から供給される制御信号に応じ導通して駆動トランジスタＴ５のソースＳ（出力ノード）を所定の電位Ｖｓｓに設定する。スイッチングトランジスタＴ３は、同じく書き込み期間に先立ち走査線ＤＳから供給される制御信号に応じ導通して駆動トランジスタＴ５を電源電位Ｖｃｃに接続し、以って駆動トランジスタＴ５の閾電圧Ｖｔｈに相当する電圧を保持容量Ｃ１に保持させ閾電圧Ｖｔｈの影響を補正する。よって本例では、スイッチングトランジスタＴ２，Ｔ３，Ｔ４が閾電圧補正手段を構成している。またサンプリングトランジスタＴ１とスイッチングトランジスタＴ３は共働で移動度補正手段を構成しており、上述した書き込み期間の一部で出力電流Ｉｄｓを保持容量Ｃ１に負帰還し、以って駆動トランジスタＴ５の移動度μに応じた補正をかける。さらにこのスイッチングトランジスタＴ３は、発光期間に再び走査線ＤＳから供給される制御信号に応じ導通して駆動トランジスタＴ５を電源電位Ｖｃｃに接続し出力電流Ｉｄｓを発光素子ＥＬに流す。
【００４８】
以上の説明から明らかなように、本画素回路２は５個のトランジスタＴ１〜Ｔ５と１個の保持容量Ｃ１と１個の発光素子ＥＬとで構成されている。トランジスタＴ１，Ｔ２，Ｔ４，Ｔ５はＮチャネル型のポリシリコンＴＦＴである。トランジスタＴ３のみＰチャネル型のポリシリコンＴＦＴである。但し本発明はこれに限られるものではなく、Ｎチャネル型とＰチャネル型のＴＦＴを適宜混在させることができる。発光素子ＥＬはアノード及びカソードを備えたダイオード型であり、例えば有機ＥＬデバイスからなる。この有機ＥＬデバイスはアノードの電位に応じて順バイアス状態と逆バイアス状態の間を遷移し、且つ順バイアス状態下で出力電流により発光する一方、画素回路が閾電圧補正動作や移動度補正動作を行うときは逆バイアス状態に置かれる。但し、逆バイアス状態の時間が長過ぎたり、逆バイアス電圧が大き過ぎる場合、有機ＥＬデバイスは損傷の恐れが生じる。なお本発明は有機ＥＬデバイスに限るものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。
【００４９】
図２２は、図２１に示した画素の動作説明に供するタイミングチャートである。このタイミングチャートは、時間軸に沿って各走査線ＷＳ，ＡＺ１，ＡＺ２及びＤＳに印加される制御信号の波形を表してある。トランジスタＴ１，Ｔ２，Ｔ４はＮチャネル型なので走査線ＷＳ，ＡＺ１，ＡＺ２がそれぞれハイレベルのときオンし、ローレベルのときオフする。一方トランジスタＴ３はＰチャネル型なので、走査線ＤＳがハイレベルのときオフし、ローレベルのときオンする。したがってこのタイミングチャートは、各トランジスタＴ１，Ｔ２，Ｔ３，Ｔ４のオンオフ状態も表してある。なおこのタイミングチャートは各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形と共に、駆動トランジスタＴ５のゲートＧ及びソースＳの電位変化も表してある。ゲートＧとソースＳとの間に生じる電圧がゲート電圧Ｖｇｓであり、駆動トランジスタＴ５に対する入力電圧になる。
【００５０】
図示するように、タイミングチャートは便宜的に期間（１）〜（８）に区切ってある。最初の発光期間（１）は前のフィールドに属する。発光期間（１）が終わって次のフィールドに入る。まず閾電圧補正のための準備期間（２）及び（３）があり、続いて閾電圧補正期間（４）があり、調整期間（５）の後、書き込み期間（６）及び（７）に進む。なおこの書き込み期間（６）及び（７）は、移動度補正期間（７）を含む。この後本フィールドの発光期間（８）となる。ここで発光期間（１）及び（８）では、駆動トランジスタＴ５のソースＳ（接続ノード）は比較的高い電位にあり、発光素子ＥＬは順バイアス状態となって発光している。これに対し期間（２）〜（７）は非発光期間であり、駆動トランジスタＴ５のソースＳは比較的低い電位にあり、逆バイアス状態となって発光素子ＥＬは非発光状態にある。特に準備期間（３）ではソースＳの電位が深く落ち込み、強い逆バイアス状態となる。
【００５１】
図２２のタイミングチャートから明らかなように、この先行開発にかかる表示装置も、非発光期間（２）〜（７）で、駆動トランジスタＴ５のソースＳに大きなマイナスバイアスが加わる。このマイナスバイアスがそのまま発光素子ＥＬに加わるため、発光素子ＥＬが非発光期間中逆バイアス状態に置かれ、損傷の恐れがある。
【００５２】
図２３は、本発明にかかる表示装置の別の実施形態を示す回路図である。この実施形態は図２１に示した先行開発にかかる表示装置を改善したものであり、理解を容易にするため対応する部分には対応する参照番号を付してある。異なる点は、駆動トランジスタＴ５の出力ノードＳと発光素子ＥＬのアノードとの間にスイッチングトランジスタＴ６を挿入したことである。またこのスイッチングトランジスタＴ６のゲートには走査線ＳＳを介してスイッチングスキャナ６が接続しており、非発光期間中このスイッチングトランジスタＴ６をオフしている。これにより非発光期間中発光素子ＥＬは駆動トランジスタＴ５の出力ノードＳから切り離されるため、逆バイアス状態になることがない。なお出力ノードＳと固定電位Ｖｃａｔの間に補助容量Ｃｓｕｂが接続されている。
【００５３】
本発明にかかる表示装置は、図２７に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスター部（図では１個のＴＦＴを例示）、保持容量などの容量部及び有機ＥＬ素子などの発光部とを含む。基板の上にＴＦＴプロセスでトランジスター部や容量部が形成され、その上に有機ＥＬ素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
【００５４】
本発明にかかる表示装置は、図２８に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機ＥＬ素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部（画素マトリックス部）を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばＦＰＣ（フレキシブルプリントサーキット）を設けてもよい。
【００５５】
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器に入力された、若しくは、電子機器内で生成した映像信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。
【００５６】
図２９は本発明が適用されたテレビであり、フロントパネル１２、フィルターガラス１３等から構成される映像表示画面１１を含み、本発明の表示装置をその映像表示画面１１に用いることにより作製される。
【００５７】
図３０は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含み、本発明の表示装置をその表示部１６に用いることにより作製される。
【００５８】
図３１は本発明が適用されたノート型パーソナルコンピュータであり、本体２０には文字等を入力するとき操作されるキーボード２１を含み、本体カバーには画像を表示する表示部２２を含み、本発明の表示装置をその表示部２２に用いることにより作製される。
【００５９】
図３２は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含み、本発明の表示装置をそのディスプレイ２６やサブディスプレイ２７に用いることにより作製される。
【００６０】
図３３は本発明が適用されたビデオカメラであり、本体部３０、前方を向いた側面に被写体撮影用のレンズ３４、撮影時のスタート／ストップスイッチ３５、モニター３６等を含み、本発明の表示装置をそのモニター３６に用いることにより作製される。
【図面の簡単な説明】
【００６１】
【図１】先行開発にかかる表示装置の全体構成を示すブロック図である。
【図２】図１に示した表示装置に組み込まれる画素の構成を示す回路図である。
【図３】図２に示した画素の動作説明に供するタイミングチャートである。
【図４】同じく図２に示した画素の動作説明に供する模式図である。
【図５】同じく動作説明に供する模式図である。
【図６】同じく動作説明に供する模式図である。
【図７】同じく動作説明に供する模式図である。
【図８】同じく動作説明に供するグラフである。
【図９】同じく動作説明に供する模式図である。
【図１０】同じく動作説明に供するグラフである。
【図１１】同じく動作説明に供する模式図である。
【図１２】本発明にかかる表示装置の実施形態を示す回路図である。
【図１３】図１２に示した表示装置の動作説明に供するタイミングチャートである。
【図１４】同じく図１２に示した本発明にかかる表示装置の動作説明に供する模式図である。
【図１５】同じく動作説明に供する模式図である。
【図１６】同じく動作説明に供する模式図である。
【図１７】同じく動作説明に供する模式図である。
【図１８】同じく動作説明に供する模式図である。
【図１９】同じく動作説明に供する模式図である。
【図２０】先行開発にかかる表示装置の別の例を示すブロック図である。
【図２１】図２０に示した表示装置に組み込まれる画素の構成を示す回路図である。
【図２２】図２１に示した画素の動作説明に供するタイミングチャートである。
【図２３】本発明にかかる表示装置の他の実施形態を示す回路図である。
【図２４】従来の表示装置の一例を示す回路図である。
【図２５】図２４に示した従来の表示装置の動作説明に供するグラフである。
【図２６】従来の表示装置の他の例を示す回路図である。
【図２７】本発明にかかる表示装置のデバイス構成を示す断面図である。
【図２８】本発明にかかる表示装置のモジュール構成を示す平面図である。
【図２９】本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。
【図３０】本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。
【図３１】本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。
【図３２】本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。
【図３３】本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。
【符号の説明】
【００６２】
１・・・画素アレイ、２・・・画素、３・・・水平セレクタ、４・・・ライトスキャナ、５・・・ドライブスキャナ、６・・・スイッチングスキャナ、Ｔ１・・・サンプリングトランジスタ、Ｔ２・・・駆動トランジスタ、Ｔ３・・・スイッチングトランジスタ、Ｃ１・・・保持容量、Ｃｓｕｂ・・・補助容量
【図１】
2008170857.tif 000003
【図２】
2008170857.tif 000004
【図３】
2008170857.tif 000005
【図４】
2008170857.tif 000006
【図５】
2008170857.tif 000007
【図６】
2008170857.tif 000008
【図７】
2008170857.tif 000009
【図８】
2008170857.tif 000010
【図９】
2008170857.tif 000011
【図１０】
2008170857.tif 000012
【図１１】
2008170857.tif 000013
【図１２】
2008170857.tif 000014
【図１３】
2008170857.tif 000015
【図１４】
2008170857.tif 000016
【図１５】
2008170857.tif 000017
【図１６】
2008170857.tif 000018
【図１７】
2008170857.tif 000019
【図１８】
2008170857.tif 000020
【図１９】
2008170857.tif 000021
【図２０】
2008170857.tif 000022
【図２１】
2008170857.tif 000023
【図２２】
2008170857.tif 000024
【図２３】
2008170857.tif 000025
【図２４】
2008170857.tif 000026
【図２５】
2008170857.tif 000027
【図２６】
2008170857.tif 000028
【図２７】
2008170857.tif 000029
【図２８】
2008170857.tif 000030
【図２９】
2008170857.tif 000031
【図３０】
2008170857.tif 000032
【図３１】
2008170857.tif 000033
【図３２】
2008170857.tif 000034
【図３３】
2008170857.tif 000035