(57)【要約】【課題】下地絶縁層の下層側に支持基板と別の材料からなる層を形成する場合でも、支持基板と半導体基板との貼り合わせ技術を好適に適用することのできる半導体装置、電気光学装置、および半導体装置の製造方法を提供する。【解決手段】液晶装置などといった電気光学装置の素子基板などとして用いられる半導体層１０ｘでは、支持基板１０ｄの上に下地絶縁層１２が形成されているとともに、下地絶縁層１２の表面に電界効果型トランジスタ１０ｙが形成されている。支持基板１０ｅにおいて、電界効果型トランジスタ１０ｙのチャネル領域１ｘに対向する位置には凹部１０ｅが形成され、この凹部１０ｅには埋め込みゲート電極４ｘが形成されている。【選択図】図１
2008282896.tif 000002
【特許請求の範囲】
【請求項１】
支持基板の表面側に、当該支持基板の表面を覆う下地絶縁層と、当該下地絶縁層の表面上に積層された半導体層、第１のゲート絶縁層および第１のゲート電極を備えた電界効果型トランジスタとを有する半導体装置において、
前記支持基板の表面には、前記下地絶縁層の下層側に凹部が形成され、
前記凹部内には、導電性および遮光性のうちの少なくとも一方を備えた埋め込み層が少なくとも一層形成されていることを特徴とする半導体装置。
【請求項２】
前記凹部は、当該凹部の形成領域が前記支持基板の表面と同一平面となるように埋められていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記埋め込み層は、前記下地絶縁層を第２のゲート絶縁層として前記半導体層に対向する第２のゲート電極であることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記埋め込み層は、遮光層であることを特徴とする請求項１または２に記載の半導体装置。
【請求項５】
前記埋め込み層は、前記下地絶縁層を第２のゲート絶縁層として前記半導体層に対向する第２のゲート電極と、該第２のゲート電極より下層側に形成された遮光層とを含んでいることを特徴とする請求項１または２に記載の半導体装置。
【請求項６】
請求項１乃至５の何れか一項に記載の半導体装置を備えた電気光学装置であって、
前記半導体装置は、複数の画素の各々に画素電極を備えた素子基板であることを特徴とする電気光学装置。
【請求項７】
支持基板の表面側に、当該支持基板の表面を覆う下地絶縁層と、当該下地絶縁層の表面上に積層された半導体層、ゲート絶縁層およびゲート電極を備えた電界効果型トランジスタとを有する半導体装置の製造方法において、
前記支持基板の表面において前記半導体層と重なる領域に凹部を形成する凹部形成工程と、
前記凹部内に、導電性および遮光性のうちの少なくとも一方を備えた埋め込み層を形成する埋め込み層形成工程と、
前記下地絶縁層を挟んで前記支持基板の表面側に前記半導体層を構成するための半導体基板を貼り合わせる貼り合わせ工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項８】
前記埋め込み層形成工程の後、前記貼り合わせ工程の前に、
前記支持基板の表面を研磨して平坦化する研磨工程を行うことを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記埋め込み層形成工程では、前記埋め込み層として、第１の埋め込み層を前記凹部内に形成した後、該第１の埋め込み層を覆うように絶縁層を形成し、次に、当該絶縁層の上層に前記埋め込み層として第２の埋め込み層を形成することを特徴とする請求項７または８に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果型トランジスタを支持基板上に有する半導体装置、電気光学装置および半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
各種の電気光学装置のうち、例えば、液晶装置では、画素電極および電界効果型トランジスタが形成された素子基板（半導体装置）と、対向基板とが対向配置されているとともに、素子基板と対向基板との間に電気光学物質としての液晶が保持されている。かかる電気光学装置において、電界効果型トランジスタは、駆動回路あるいは画素スイッチング素子などとして用いられている。
【０００３】
このような素子基板（半導体装置）を構成するにあたって、半導体層を単結晶シリコン層により構成する場合、まず、図１１（ａ）に示すように、単結晶シリコン基板１に下地絶縁層１２を形成すべきシリコン酸化膜を形成した後、シリコン酸化膜を介してアルゴンイオンや水素イオンなどを単結晶シリコン基板１に注入し、厚さ方向の途中位置に剥離層１ｔを形成する。次に、単結晶シリコン基板１において下地絶縁層１２が形成されている側に支持基板１０ｓを重ねた状態で熱処理を施して支持基板１０ｓと単結晶シリコン基板１とを貼り合せる。次に、図１１（ｂ）に示すように、単結晶シリコン基板１にエキシマレーザを照射して、剥離層１ｔにおいて半導体結晶の結合を分断し、単結晶シリコン基板１を剥離層１ｔで剥離して所定厚の単結晶シリコン層１ｚを形成する。それ以降は、図１１（ｃ）に示すように、単結晶シリコン層１ｚをパターニングして単結晶シリコン層１ｙを形成するパターニング工程、および所定の半導体プロセスを行って電界効果型トランジスタを形成する。
【０００４】
かかる半導体装置においては、例えば、支持基板の側にもゲート電極（バックゲート電極）を形成して、電界効果型トランジスタをダブルゲート構造にすることが提案されている（例えば、特許文献１参照）。
【特許文献１】特開２０００−３０７１１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このようなダブルゲート構造の電界効果型トランジスタを構成するにあたって、特許文献１では、図１１（ｄ）に示すように、支持基板１０ｓとしてＰ型の半導体基板を用い、この半導体基板に対してＮ型の不純物を導入してＮ型領域からなるバックゲート電極４ｓを形成している。
【０００６】
しかしながら、特許文献１に記載の構成では、支持基板１０ｄ側に形成されるバックゲート電極４ｓは、シリコンに限られるため、遮光層として利用できないなどの制約がある。それ故、支持基板１０ｄ側からチャネル領域１ｘへの光の侵入をバックゲート電極４ｓにより遮断することが不可能である。従って、ＳＯＩ基板を用いて、支持基板１０ｄ側からの光の侵入を防止するためには、図１１（ｅ）に示すように、単結晶シリコン基板１と貼り合せる前に遮光層１１ｆを形成しておくことになるが、かかる構成を採用すると、遮光層に起因する段差によって、支持基板と単結晶シリコン基板とを確実に貼り合せることができないという問題点がある。
【０００７】
以上の問題点に鑑みて、本発明の課題は、下地絶縁層の下層側に支持基板と別の材料からなる層を形成する場合でも、支持基板と半導体基板との貼り合わせ技術を好適に適用することのできる半導体装置、電気光学装置、および半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明では、支持基板の表面側に、当該支持基板の表面を覆う下地絶縁層と、当該下地絶縁層の表面上に積層された半導体層、第１のゲート絶縁層および第２のゲート電極を備えた電界効果型トランジスタとを有する半導体装置において、前記支持基板の表面には、前記下地絶縁層の下層側に凹部が形成され、当該凹部内には、導電性および遮光性のうちの少なくとも一方を備えた埋め込み層が少なくとも一層形成されていることを特徴とする。
【０００９】
本発明では、支持基板の表面側に、当該支持基板の表面を覆う下地絶縁層と、当該下地絶縁層の表面上に積層された半導体層、ゲート絶縁層およびゲート電極を備えた電界効果型トランジスタとを有する半導体装置の製造方法において、前記支持基板の表面において前記半導体層と重なる領域に凹部を形成する凹部形成工程と、前記凹部内に、導電性および遮光性のうちの少なくとも一方を備えた埋め込み層を形成する埋め込み層形成工程と、前記下地絶縁層を挟んで前記支持基板の表面側に前記半導体層を構成するための半導体基板を貼り合わせる貼り合わせ工程と、を有することを特徴とする。
【００１０】
本発明では、支持基板の表面に下地絶縁層が形成され、この下地絶縁層の表面側に電界効果型トランジスタが形成されている。また、下地絶縁層の下層側には、導電性および遮光性のうちの少なくとも一方を備えた埋め込み層が形成されており、かかる埋め込み層によって、支持基板側から電界効果型トランジスタへの光の侵入を防止する遮光層、あるいは電界効果型トランジスタをダブルゲート構造とするためのバックゲート電極として利用することができる。ここで、埋め込み層は、支持基板に対して成膜された層であって、半導体基板に不純物を導入した領域ではないので、埋め込み層の用途、機能に応じた最適な材料で埋め込み層を形成することができる。この場合でも、埋め込み層は、支持基板の表面に形成された凹部内に埋め込まれているので、支持基板の表面は凹部が形成されている領域も含めて平坦あるいは略平坦である。従って、支持基板と半導体基板とを下地絶縁層を介して貼り合わせたＳＯＩ基板を用いて半導体装置を形成する場合でも、支持基板と半導体基板とを確実に貼り合せることができる。
【００１１】
本発明において、前記凹部は、当該凹部の形成領域が前記支持基板の表面と同一平面となるように埋められていることが好ましい。すなわち、前記支持基板の表面は、前記凹部の形成領域を含めて平坦であることが好ましい。このような半導体装置の製造方法では、前記埋め込み層形成工程の後、前記貼り合わせ工程の前に、前記支持基板の表面を研磨して平坦化する研磨工程を行う。このように構成すると、支持基板と半導体基板とを下地絶縁層を介して貼り合わせたＳＯＩ基板を用いて半導体装置を形成する場合でも、貼り合わせ工程の前の状態で、支持基板の表面は、埋め込み層が形成されていても平坦であるため、支持基板と半導体基板とを確実に貼り合せることができる。
【００１２】
本発明において、前記埋め込み層は、前記下地絶縁層を第２のゲート絶縁層として前記半導体層に対向する第２のゲート電極（バックゲート電極）である。
【００１３】
本発明において、前記埋め込み層は、遮光層として利用されることもある。
【００１４】
本発明において、前記埋め込み層は、前記下地絶縁層を第２のゲート絶縁層として前記半導体層に対向する第２のゲート電極と、該第２のゲート電極より下層側に形成された遮光層とを含んでいる構成を採用してもよい。このような半導体装置の製造方法では、例えば、前記埋め込み層形成工程において、前記埋め込み層として、第１の埋め込み層を前記凹部内に形成した後、該第１の埋め込み層を覆うように絶縁層を形成し、次に、当該絶縁層の上層に前記埋め込み層として第２の埋め込み層を形成する。
【００１５】
本発明に係る半導体装置は、例えば、液晶装置や有機エレクトロルミネッセンス装置などといった電気光学装置の素子基板として構成される。この場合、前記半導体装置は、複数の画素の各々に画素電極が形成された構成を備えることになる。
【発明を実施するための最良の形態】
【００１６】
図面を参照して、本発明の実施の形態を説明する。なお、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００１７】
［実施の形態１］
（半導体装置の構造）
図１（ａ）、（ｂ）は各々、本発明の実施の形態１に係る半導体装置の平面図および断面図である。図１に示す半導体装置１０ｘは、後述する液晶装置や、有機エレクトロルミネッセンス装置などにおいて、液晶や有機エレクトロルミネッセンス材料などの電気光学物質を保持する素子基板などとして用いられ、この素子基板上には、液晶装置や有機エレクトロルミネッセンス装置を画素毎に駆動する電界効果型トランジスタ１０ｙや画素電極（図示せず）が形成されている。
【００１８】
本形態において、半導体装置１０ｘは、石英基板などからなる透光性の支持基板１０ｄの上にシリコン酸化膜などからなる下地絶縁層１２が形成されているとともに、下地絶縁層１２の表面に電界効果型トランジスタ１０ｙを構成する能動層が形成されている。本形態において、能動層は、単結晶シリコン層１ｙからなる。
【００１９】
単結晶シリコン層１ｙの表面側には、単結晶シリコン層１ｙを熱酸化してなるシリコン酸化膜からなるゲート絶縁層２（第１のゲート絶縁層）が形成されており、その表面にはゲート電極３ｘ（第１のゲート電極／フロントゲート電極）が形成されている。ゲート電極３ｘは、モリブデン、タングステン、タンタル、コバルト、チタン等の金属膜やそれらを含む合金膜、あるいはタングステンシリサイド、モリブデンシリサイド等に代表されるシリサイド膜からなる。単結晶シリコン層１ｙには、ゲート電極３ｘに対してゲート絶縁層２と対向する領域にチャネル領域１ｘが形成され、チャネル領域１ｘの両側にはソース領域１ｖおよびドレイン領域１ｗが形成されている。ソース領域１ｖおよびドレイン領域１ｗについては全体が高濃度不純物領域として形成される構成の他、ソース領域１ｖおよびドレイン領域１ｗが低濃度領域と高濃度不純物領域とを備えているＬＤＤ（Lightly Doped Drain）構造が採用されることもある。
【００２０】
ゲート電極３ｘの表面側には層間絶縁層７が形成されており、層間絶縁層７の表面にはソース電極６ｖおよびドレイン電極６ｗが形成されている。また、ソース電極６ｖおよびドレイン電極６ｗは各々、層間絶縁層７のコンタクトホール７ｖ、７ｗを介してソース領域１ｖおよびドレイン領域１ｗに電気的に接続されている。
【００２１】
このように構成した電界効果型トランジスタ１０ｙにおいて、下地絶縁層１２の下層側には、下地絶縁層１２を介してチャネル領域１ｘに対応する埋め込みゲート電極４ｘ（第２のゲート電極／フロントゲート電極／埋め込み層）が形成されており、かかる埋め込みゲート電極４ｘは、例えば、下地絶縁層１２を貫通するコンタクトホール１２ｘを介してゲート電極３ｘに対して電気的に接続されている。このため、電界効果型トランジスタ１０ｙは、ゲート絶縁層２を介してチャネル領域１ｘに対応するゲート電極３ｘを備えるとともに、下地絶縁層１２を介してチャネル領域１ｘに対応する埋め込みゲート電極４ｘを備えたダブルゲート構造を有している。従って、下地絶縁層１２は、第２のゲート絶縁層として利用されていることになる。また、埋め込みゲート電極４ｘは、モリブデン、タングステン、タンタル、コバルト、チタン等の金属膜やそれらを含む合金膜、あるいはタングステンシリサイド、モリブデンシリサイド等に代表されるシリサイド膜などから構成されており、支持基板１０ｄの側からチャネル領域１ｘに光が侵入することを防止する遮光層として機能する。
【００２２】
ここで、支持基板１０ｄの表面には凹部１０ｅが形成されており、埋め込みゲート電極４ｘは、凹部１０ｅに埋め込まれた状態にある。すなわち、凹部１０ｅは、凹部１０ｅの形成領域が支持基板１０ｄの表面と同一平面となるように埋められている。このため、支持基板１０ｄは、表面に凹部１０ｅおよび埋め込みゲート電極４ｘが形成されているにもかかわらず、埋め込みゲート電極４ｘおよび凹部１０ｅの形成領域を含めた全面が平坦である。
【００２３】
（半導体装置の製造方法）
図２（ａ）〜（ｋ）は、本発明の実施の形態１に係る半導体装置１０ｘの製造方法を示す工程断面図である。本形態の半導体装置１０ｘを製造するには、まず、図２（ａ）に示すように、石英基板からなる透光性の支持基板１０ｄを準備する。
【００２４】
次に、図２（ｂ）に示すように、フォトリソグラフィ技術を用いて、支持基板１０ｄの表面にエッチングマスク４１を形成した後、支持基板１０ｄの表面にエッチングを行う。ここで、エッチングマスク４１は、図１に示す凹部１０ｅに対応する領域に開口部４１ｘを備えているため、支持基板１０ｄの表面に凹部１０ｅが形成される。
【００２５】
次に、図２（ｃ）に示すように、支持基板１０ｄの表面に埋め込みゲート電極４ｘを形成するための導電膜４を成膜する。かかる導電膜４は、例えば、タングステンシリサイド膜であり、凹部１０ｅを完全に埋めるように形成される。
【００２６】
次に、図２（ｄ）に示すように、支持基板１０ｄの表面にＣＭＰ（Chemical Mechanical Polishing）研磨を行ない、表面を平滑化する。その結果、支持基板１０ｄ表面において、凹部１０ｅは、導電膜４（タングステンシリサイド膜）からなる埋め込みゲート電極４ｘにより埋め込まれた状態となり、凹部１０ｅの形成領域と支持基板１０ｄの表面とは同一平面を形成している。それ故、支持基板１０ｄは、表面に凹部１０ｅおよび埋め込みゲート電極４ｘが形成されているにもかかわらず、埋め込みゲート電極４ｘおよび凹部１０ｅの形成領域を含めた全面が平坦である。
【００２７】
一方、図２（ｅ）に示す単結晶シリコン基板１を準備しておく。ここで、単結晶シリコン基板１の表面には、下地絶縁層１２を構成するためのシリコン酸化膜が形成されている。かかる下地絶縁層１２は、酸素イオン注入法、熱酸化法、あるいはＣＶＤ法により、厚さが４００ｎｍ〜８００ｎｍ程度に形成される。また、単結晶シリコン基板１には、下地絶縁層１２を介して注入されたアルゴンイオンや水素イオンなどによって、厚さ方向の途中位置に剥離層１ｔが形成されている。
【００２８】
そして、支持基板１０ｄの表面に対して下地絶縁層１２を間に挟むように単結晶シリコン基板１を重ねた状態で熱処理を行ない、下地絶縁層１２によって支持基板１０ｄと単結晶シリコン基板１とを貼り合せたＳＯＩ基板を形成する。
【００２９】
次に、図２（ｆ）に示すように、単結晶シリコン基板１にエキシマレーザを照射して、剥離層１ｔにおいて半導体結晶の結合を分断し、単結晶シリコン基板１を剥離層１ｔで剥離する。その結果、薄い半導体層１ｚが下地絶縁層１２を介して支持基板１０ｄに貼り合わされた状態となる。次に、必要に応じて、半導体層１ｚの表面に対してＣＭＰ（Chemical Mechanical Polishing）等の方法により清浄化や平坦化を行う。
【００３０】
次に、図２（ｇ）に示すパターニング工程では、フォトリソグラフィ技術を用いて半導体層１ｚをパターニングし、島状の単結晶シリコン層１ｙを形成する。
【００３１】
次に、図２（ｈ）に示すゲート絶縁層形成工程では、単結晶シリコン層１ｙの表面に熱酸化を行い、単結晶シリコン層１ｙの表面にゲート絶縁層２を形成する。
【００３２】
次に、図２（ｉ）に示すゲート電極形成工程では、支持基板１０ｄの表面全体に、タングステンシリサイド膜などの導電膜を形成した後、導電膜をパターニングし、ゲート電極３ｘを形成する。かかるゲート電極形成工程を行う前に、図１に示すように、下地絶縁層１２に対してコンタクトホール１２ｘを形成しておけば、ゲート電極３ｘと埋め込みゲート電極４ｘとを電気的に接続することができる。
【００３３】
次に、図２（ｊ）に示す不純物導入工程では、ゲート電極３ｘをマスクにして単結晶シリコン層１ｙに不純物を導入し、ソース領域１ｖおよびドレイン領域１ｗを形成する。その際、単結晶シリコン層１ｙのうち、不純物が導入されなかった領域がチャネル領域１ｘとなる。
【００３４】
次に、ゲート電極３ｘの表面側に層間絶縁膜７を形成する。しかる後には、図１に示すように、フォトリソグラフィ技術を用いて層間絶縁膜７およびゲート絶縁層２にコンタクトホール７ｖ、７ｗを形成した後、ソース電極６ｖおよびドレイン電極６ｗを形成する。
【００３５】
（本形態の主な効果）
以上説明したように、本形態の半導体装置１０ｘでは、支持基板１０ｄの表面に下地絶縁層１２が形成され、この下地絶縁層１２の表面側に電界効果型トランジスタ１０ｙが形成されている。また、下地絶縁層１２の下層側には、導電性および遮光性の双方を備えた埋め込みゲート電極４ｘが形成されており、かかる埋め込みゲート電極４ｘの形成によって、電界効果型トランジスタ１０ｙについてはダブルゲート構造とすることができるとともに、埋め込みゲート電極４ｘを支持基板１０ｄ側から電界効果型トランジスタ１０ｙへの光の侵入を防止する遮光層として利用することができる。
【００３６】
ここで、埋め込みゲート電極４ｘは、支持基板１０ｄに対して成膜された層であって、半導体基板に不純物を導入した領域ではないので、ゲート電極および遮光層としての用途、機能に応じた最適な材料で形成することができる。この場合でも、埋め込みゲート電極４ｘは、支持基板１０ｄの表面に形成された凹部１０ｅ内に埋め込まれているので、支持基板１０ｄの表面は凹部１０ｅおよび埋め込みゲート電極４ｘが形成されている領域も含めて平坦である。従って、支持基板１０ｄと単結晶シリコン基板１とを下地絶縁層１２を介して貼り合わせたＳＯＩ基板を用いて半導体装置１０ｘを形成する場合でも、支持基板１０ｄと単結晶シリコン基板１とを確実に貼り合せることができる。
【００３７】
［実施の形態２］
（半導体装置の構造）
図３（ａ）、（ｂ）は各々、本発明の実施の形態２に係る半導体装置の平面図および断面図である。なお、本形態の半導体装置は、基本的な構成が実施の形態１と同様であるため、共通する部分には同一の符号を付して説明する。
【００３８】
図３に示す半導体装置１０ｘも、実施の形態１と同様、後述する液晶装置や、有機エレクトロルミネッセンス装置などにおいて、液晶や有機エレクトロルミネッセンス材料などの電気光学物質を保持する素子基板などとして用いられ、この素子基板上には、液晶装置や有機エレクトロルミネッセンス装置を画素毎に駆動する電界効果型トランジスタ１０ｙや画素電極（図示せず）が形成されている。
【００３９】
本形態において、半導体装置１０ｘは、石英基板などからなる透光性の支持基板１０ｄの上にシリコン酸化膜などからなる下地絶縁層１２が形成されているとともに、下地絶縁層１２の表面に電界効果型トランジスタ１０ｙを構成する能動層が形成されている。本形態において、能動層は、単結晶シリコン層１ｙからなる。単結晶シリコン層１ｙの表面側には、単結晶シリコン層１ｙを熱酸化してなるシリコン酸化膜からなるゲート絶縁層２（第１のゲート絶縁層）が形成されており、その表面にはゲート電極３ｘ（第１のゲート電極／フロントゲート電極）が形成されている。ゲート電極３ｘは、モリブデン、タングステン、タンタル、コバルト、チタン等の金属膜やそれらを含む合金膜、あるいはタングステンシリサイド、モリブデンシリサイド等に代表されるシリサイド膜からなる。単結晶シリコン層１ｙには、ゲート電極３ｘに対してゲート絶縁層２と対向する領域にチャネル領域１ｘが形成され、チャネル領域１ｘの両側にはソース領域１ｖおよびドレイン領域１ｗが形成されている。ゲート電極３ｘの表面側には層間絶縁層７が形成されており、層間絶縁層７の表面にはソース電極６ｖおよびドレイン電極６ｗが形成されており、ソース電極６ｖおよびドレイン電極６ｗは各々、層間絶縁層７のコンタクトホール７ｖ、７ｗを介してソース領域１ｖおよびドレイン領域１ｗに電気的に接続されている。
【００４０】
このように構成した電界効果型トランジスタ１０ｙにおいて、下地絶縁層１２の下層側には、下地絶縁層１２を介してチャネル領域１ｘに対応する埋め込みゲート電極４ｘ（第２のゲート電極／フロントゲート電極／第１の埋め込み層）が形成されており、かかる埋め込みゲート電極４ｘは、例えば、下地絶縁層１２を貫通するコンタクトホール１２ｘを介してゲート電極３ｘに対して電気的に接続されている。このため、電界効果型トランジスタ１０ｙは、ゲート絶縁層２を介してチャネル領域１ｘに対応するゲート電極３ｘを備えるとともに、下地絶縁層１２を介してチャネル領域１ｘに対応する埋め込みゲート電極４ｘを備えたダブルゲート構造を有している。従って、下地絶縁層１２は、第２のゲート絶縁層として利用されていることになる。
【００４１】
また、支持基板１０ｄにおいて、埋め込みゲート電極４ｘの下層側には埋め込み遮光層１１ｂ（第２の埋め込み層）が形成されており、埋め込み遮光層１１ｂは、支持基板１０ｄの側からチャネル領域１ｘに光が侵入することを防止する。
【００４２】
本形態において、埋め込みゲート電極４ｘおよび埋め込み遮光層１１ｂは、モリブデン、タングステン、タンタル、コバルト、チタン等の金属膜やそれらを含む合金膜、あるいはタングステンシリサイド、モリブデンシリサイド等に代表されるシリサイド膜からなる。
【００４３】
ここで、支持基板１０ｄの表面には、大きな第１の凹部１０ｆが形成されており、第１の凹部１０ｆの底部に埋め込み遮光層１１ｂが形成されている。また、第１の凹部１０ｆの上層には第２の凹部１０ｇが形成されており、かかる第２の凹部１０ｇは、シリコン酸化膜などからなる絶縁層１３で埋め込まれている。このため、埋め込み遮光層１１ｂは、絶縁層１３で完全に埋め込まれている。さらに、絶縁層１３の表面側には小さな第３の凹部１０ｈが形成されており、かかる第３の凹部１０ｈは、埋め込みゲート電極４ｘで埋め込まれている。
【００４４】
このため、支持基板１０ｄは、表面に第１の凹部１０ｆ、第２の凹部１０ｇ、第３の凹部１０ｈ、埋め込み遮光層１１ｂおよび埋め込みゲート電極４ｘが形成されているにもかかわらず、第１の凹部１０ｆ、第２の凹部１０ｇ、第３の凹部１０ｈ、埋め込み遮光層１１ｂおよび埋め込みゲート電極４ｘの形成領域を含めた全面が平坦である。
【００４５】
（半導体装置の製造方法）
図４（ａ）〜（ｍ）は、本発明の実施の形態２に係る半導体装置１０ｘの製造方法を示す工程断面図である。本形態の半導体装置１０ｘを製造するには、まず、図４（ａ）に示すように、石英基板からなる透光性の支持基板１０ｄを準備する。
【００４６】
次に、図４（ｂ）に示すように、フォトリソグラフィ技術を用いて、支持基板１０ｄの表面にエッチングマスク４２を形成した後、支持基板１０ｄの表面にエッチングを行う。ここで、エッチングマスク４２は、図３に示す第１の凹部１０ｆに対応する領域に開口部４２ｘを備えているため、支持基板１０ｄの表面に第１の凹部１０ｆが形成される。
【００４７】
次に、図４（ｃ）に示すように、支持基板１０ｄの表面に埋め込み遮光層１１ｂを形成するための遮光膜１１を成膜する。かかる遮光膜１１は、例えば、タングステンシリサイド膜であり、第１の凹部１０ｆを完全に埋めるように形成される。
【００４８】
次に、図４（ｄ）に示すように、支持基板１０ｄの表面にＣＭＰ研磨を行ない、表面を平滑化する。その結果、支持基板１０ｄの表面において、第１の凹部１０ｆは、遮光膜１１（タングステンシリサイド膜）により埋め込まれた状態となる。
【００４９】
次に、図４（ｅ）に示すように、フォトリソグラフィ技術を用いて、支持基板１０ｄの表面にエッチングマスク４３を形成した後、支持基板１０ｄの表面にエッチングを行う。ここで、エッチングマスク４３は、第１の凹部１０ｆより大きな開口部４３ｘを備えているため、支持基板１０ｄの表面には第２の凹部１０ｇが形成される。ここで、第２の凹部１０ｇは、第１の凹部１０ｆより浅いため、第２の凹部１０ｇの底部より上層に位置する遮光膜１１は除去されるが、第１の凹部１０ｆの底部には遮光膜１１が残り、埋め込み遮光層１１ｂが形成される。
【００５０】
次に、図４（ｆ）に示すように、第２の凹部１０ｇをシリコン酸化膜からなる絶縁層１３で埋める。
【００５１】
次に、図４（ｇ）に示すように、支持基板１０ｄの表面にＣＭＰ研磨を行ない、表面を平滑化する。その結果、支持基板１０ｄの表面において、第２の凹部１０ｇは、絶縁層１３により埋め込まれた状態となる。
【００５２】
次に、図４（ｈ）に示すように、フォトリソグラフィ技術を用いて、支持基板１０ｄの表面にエッチングマスク４４を形成した後、支持基板１０ｄの表面にエッチングを行う。ここで、エッチングマスク４４は、第２の凹部１０ｇより小さく、第３の凹部１０ｈに対応する大きさであるため、支持基板１０ｄの表面（絶縁層１３の表面）に第３の凹部１０ｈが形成される。
【００５３】
次に、図４（ｉ）に示すように、支持基板１０ｄの表面に埋め込みゲート電極４ｘを形成するための導電膜４を成膜する。かかる導電膜４は、例えば、タングステンシリサイド膜であり、第３の凹部１０ｈを完全に埋めるように形成される。
【００５４】
次に、図４（ｊ）に示すように、支持基板１０ｄの表面にＣＭＰ研磨を行ない、表面を平滑化する。その結果、支持基板１０ｄの表面において、第３の凹部１０ｈは、導電膜４（タングステンシリサイド膜）からなる埋め込みゲート電極４ｘにより埋め込まれた状態となる。それ故、支持基板１０ｄは、表面に第１の凹部１０ｆ、第２の凹部１０ｇ、第３の凹部１０ｈ、埋め込み遮光層１１ｂおよび埋め込みゲート電極４ｘが形成されているにもかかわらず、第１の凹部１０ｆ、第２の凹部１０ｇ、第３の凹部１０ｈ、埋め込み遮光層１１ｂおよび埋め込みゲート電極４ｘの形成領域を含めた全面が平坦である。
【００５５】
一方、図４（ｋ）に示す単結晶シリコン基板１を準備しておく。ここで、単結晶シリコン基板１の表面には、下地絶縁層１２を構成するためのシリコン酸化膜が形成されている。かかる下地絶縁層１２は、酸素イオン注入法、熱酸化法、あるいはＣＶＤ法により、厚さが４００ｎｍ〜８００ｎｍ程度に形成される。また、単結晶シリコン基板１には、下地絶縁層１２を介して注入されたアルゴンイオンや水素イオンなどによって、厚さ方向の途中位置に剥離層１ｔが形成されている。
【００５６】
そして、支持基板１０ｄの表面に対して下地絶縁層１２を間に挟むように単結晶シリコン基板１を重ねた状態で熱処理を行ない、下地絶縁層１２によって支持基板１０ｄと単結晶シリコン基板１とを貼り合せたＳＯＩ基板を形成する。
【００５７】
次に、図４（ｌ）に示すように、単結晶シリコン基板１にエキシマレーザを照射して、剥離層１ｔにおいて半導体結晶の結合を分断し、単結晶シリコン基板１を剥離層１ｔで剥離する。その結果、薄い半導体層１ｚが下地絶縁層１２を介して支持基板１０ｄに貼り合わされた状態となる。次に、必要に応じて、半導体層１ｚの表面に対してＣＭＰ等の方法により清浄化や平坦化を行う。
【００５８】
次に、図４（ｍ）に示すパターニング工程では、フォトリソグラフィ技術を用いて半導体層１ｚをパターニングし、島状の単結晶シリコン層１ｙを形成する。それ以降の工程については、実施の形態１と同様であるため、説明を省略する。
【００５９】
（本形態の主な効果）
以上説明したように、本形態の半導体装置１０ｘでは、支持基板１０ｄの表面に下地絶縁層１２が形成され、この下地絶縁層１２の表面側に電界効果型トランジスタ１０ｙが形成されている。また、下地絶縁層１２の下層側には、埋め込みゲート電極４ｘが形成されており、かかる埋め込みゲート電極４ｘの形成によって、電界効果型トランジスタ１０ｙについてはダブルゲート構造とすることができる。また、埋め込みゲート電極４ｘの下層側には埋め込み遮光層１１ｂが形成されているので、支持基板１０ｄ側から電界効果型トランジスタ１０ｙへの光の侵入を防止することができる。
【００６０】
ここで、埋め込みゲート電極４ｘおよび埋め込み遮光層１１ｂは、支持基板１０ｄに対して成膜された層であって、半導体基板に不純物を導入した領域ではないので、ゲート電極および遮光層としての用途、機能に応じた最適な材料で形成することができる。この場合でも、埋め込みゲート電極４ｘおよび埋め込み遮光層１１ｂは、支持基板１０ｄの表面に形成された第１の凹部１０ｆ、第２の凹部１０ｇ、第３の凹部１０ｈ、および絶縁層１３によって埋め込まれているので、支持基板１０ｄの表面は第１の凹部１０ｆ、第２の凹部１０ｇ、第３の凹部１０ｈ、埋め込み遮光層１１ｂおよび埋め込みゲート電極４ｘの形成領域を含めた全面が平坦である。従って、支持基板１０ｄと単結晶シリコン基板１とを下地絶縁層１２を介して貼り合わせたＳＯＩ基板を用いて半導体装置１０ｘを形成する場合でも、支持基板１０ｄと単結晶シリコン基板１とを確実に貼り合せることができる。
【００６１】
［電気光学装置への適用］
図１〜図４を参照して説明した素子基板（半導体装置）およびその製造方法は、例えば、以下に説明する液晶装置などといった電気光学装置の素子基板として用いることができる。以下、電気光学装置として、ＴＦＴアクティブマトリクス駆動形式の液晶装置に本発明を適用した例を説明する。
【００６２】
（全体構成）
図５は、本発明を適用した液晶装置（電気光学装置）の電気的構成を示すブロック図である。図５に示すように、電気光学装置１００は、概ね、液晶パネル１００ｐ、画像処理回路２０２、タイミング発生回路２０３および電源回路２０１によって構成されており、画像処理回路２０２、タイミング発生回路２０３および電源回路２０１は、液晶パネル１００ｐに接続されたフレキシブル基板（図示せず）に実装されたＩＣなどにより構成されている。タイミング発生回路２０３では、液晶パネル１００ｐの各画素１００ａを駆動するためのドットクロックが生成され、このドットクロックに基づいて、クロック信号ＶＣＫ、ＨＣＫ、反転クロック信号ＶＣＫＢ、ＨＣＫＢ、転送開始パルスＨＳＰ、ＶＳＰが生成される。画像処理回路２０２は、外部から入力画像データが入力されると、この入力画像データに基づいて画像信号を生成し、液晶パネル１００ｐに供給する。電源回路２０１は、複数の電源ＶＤＤ、ＶＳＳ、ＶＨＨ、ＶＬＬを生成して液晶パネル１００ｐに供給する。
【００６３】
液晶パネル１００ｐは、その中央領域に複数の画素１００ａがマトリクス状に配列された画素領域１０ｂを備えている。かかる液晶パネル１００ｐにおいて、後述する素子基板１０には、画素領域１０ｂの内側で複数本のデータ線６ａおよび複数本の走査線３ａが縦横に延びており、それらの交点に対応する位置に画素１００ａが構成されている。複数の画素１００ａの各々には、画素スイッチング素子としての電界効果型トランジスタ３０および画素電極９ａが形成されている。電界効果型トランジスタ３０のソースにはデータ線６ａが電気的に接続され、電界効果型トランジスタ３０のゲートには走査線３ａが電気的に接続され、電界効果型トランジスタ３０のドレインには画素電極９ａが電気的に接続されている。
【００６４】
素子基板１０において、画素領域１０ｂの外側領域には走査線駆動回路１０４およびデータ線駆動回路１０１が構成されている。データ線駆動回路１０１は各データ線６ａの一端に電気的に接続しており、画像処理回路２０２から供給される画像信号を各データ線６ａに順次供給する。走査線駆動回路１０４は、各走査線３ａに電気的に接続しており、走査信号を各走査線３ａに順次供給する。
【００６５】
各画素１００ａにおいて、画素電極９ａは、後述する対向基板に形成された共通電極と液晶を介して対向し、液晶容量５０ａを構成している。また、各画素１００ａには、液晶容量５０ａで保持される画像信号がリークするのを防ぐために、液晶容量５０ａと並列に保持容量６０が付加されている。本形態では、保持容量６０を構成するために、走査線３ａと並列するように容量線３ｂが形成されており、かかる容量線３ｂは共通電位線ＣＯＭに接続され、所定の電位に保持されている。なお、保持容量６０は前段の走査線３ａとの間に形成される場合もある。
【００６６】
（液晶パネルおよび素子基板の構成）
図６（ａ）、（ｂ）は各々、本発明を適用した電気光学装置１００の液晶パネル１００ｐを各構成要素と共に対向基板の側から見た平面図、およびそのＨ−Ｈ′断面図である。図６（ａ）、（ｂ）に示すように、電気光学装置１００の液晶パネル１００ｐでは、所定の隙間を介して素子基板１０と対向基板２０とが所定の隙間を介してシール材１０７によって貼り合わされており、シール材１０７は対向基板２０の縁に沿うように配置されている。シール材１０７は、光硬化樹脂や熱硬化性樹脂などからなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。
【００６７】
素子基板１０において、シール材１０７の外側領域では、素子基板１０の一辺に沿ってデータ線駆動回路１０１および複数の端子１０２が形成されており、この一辺に隣接する一辺に沿って走査線駆動回路１０４が形成されている。また、対向基板２０のコーナー部の少なくとも１箇所においては、素子基板１０と対向基板２０との間で電気的導通をとるための上下導通材１０９が形成されている。
【００６８】
詳しくは後述するが、素子基板１０には、画素電極９ａがマトリクス状に形成されている。これに対して、対向基板２０には、シール材１０７の内側領域に遮光性材料からなる額縁１０８が形成され、その内側が画像表示領域１０ａとされている。また、対向基板２０では、素子基板１０の画素電極９ａの縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜２３が形成され、その上層側には、ＩＴＯ（Indium Tin Oxide）膜からなる共通電極２１が形成されている。なお、画素領域１０ｂには、額縁１０８と重なる領域にダミーの画素が構成される場合があり、この場合、画素領域１０ｂのうち、ダミー画素を除いた領域が画像表示領域１０ａとして利用されることになる。
【００６９】
このように形成した電気光学装置１００は、後述するモバイルコンピュータ、携帯電話機、液晶テレビなどといった電子機器のカラー表示装置として用いることができ、この場合、対向基板２０には、カラーフィルタ（図示せず）や保護膜が形成される。また、対向基板２０および素子基板１０の光入射側の面あるいは光出射側には、使用する液晶５０の種類、すなわち、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード等々の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の向きに配置される。電気光学装置１００は、透過型に限らず、反射型および半透過反射型として構成される場合があり、この場合、例えば、素子基板１０には光反射層が形成される。電気光学装置１００は、後述する投射型表示装置（液晶プロジェクタ）において、ＲＧＢ用のライトバルブとして用いることができる。この場合、ＲＧＢ用の各電気光学装置１００の各々には、ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになるので、カラーフィルタは形成されない。また、対向基板２０に対して、各画素に対応するようにマイクロレンズを形成すれば、入射光の画素電極９ａに対する集光効率を高めることができるので、明るい表示を行うことができる。さらにまた、対向基板２０に何層もの屈折率の異なる干渉層を積層することにより、光の干渉作用を利用して、ＲＧＢ色をつくり出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付きの対向基板によれば、より明るいカラー表示を行うことができる。
【００７０】
（各画素の構成）
図７（ａ）、（ｂ）は各々、本発明を適用した電気光学装置１００に用いた素子基板１０において相隣接する画素の平面図、およびそのＡ−Ａ′線に相当する位置で電気光学装置１００を切断したときの断面図である。
【００７１】
図７（ａ）、（ｂ）に示すように、素子基板１０には、ガラスなどからなる支持基板１０ｄの表面にシリコン酸化膜などからなる下地絶縁層１２が形成されているとともに、その表面側において、画素電極９ａに隣接する位置にＮチャネル型の電界効果型トランジスタ３０が形成されている。電界効果型トランジスタ３０は、単結晶シリコン層からなる表状の半導体層１ａに対して、チャネル領域１ｇ、低濃度ソース領域１ｂ、高濃度ソース領域１ｄ、低濃度ドレイン領域１ｃ、および高濃度ドレイン領域１ｅが形成されたＬＤＤ構造を備えている。また、半導体層１ａの表面側にゲート絶縁層２ｙが形成されており、ゲート絶縁層２ｙの表面にゲート電極（走査線３ａ）が形成されている。低濃度ソース領域１ｂおよび低濃度ドレイン領域１ｃは、走査線３ａをマスクとして、例えば、約０．１×１０13／ｃｍ2〜約１０×１０13／ｃｍ2のドーズ量で低濃度Ｎ型の不純物イオン（リンイオン）を導入することにより形成された半導体領域であり、高濃度ソース領域１ｄおよび高濃度ドレイン領域１ｅは、レジストマスクを用いて、約０．１×１０15／ｃｍ2〜約１０×１０15／ｃｍ2のドーズ量で高濃度Ｎ型の不純物イオン（リンイオン）を導入することにより形成された半導体領域である。また、チャネル領域１ｇは必要に応じてチャネルドープされている。
【００７２】
電界効果型トランジスタ３０の上層側には、層間絶縁層７、８が形成されている。層間絶縁層７の表面にはデータ線６ａおよびドレイン電極６ｂが形成され、データ線６ａは、層間絶縁層７に形成されたコンタクトホール７ａを介して高濃度ソース領域１ｄに電気的に接続している。また、ドレイン電極６ｂは、層間絶縁層７に形成されたコンタクトホール７ｂを介して高濃度ドレイン領域１ｅに電気的に接続している。層間絶縁層８の表面にはＩＴＯ膜からなる画素電極９ａが形成されている。画素電極９ａは、層間絶縁層８に形成されたコンタクトホール８ａを介してドレイン電極６ｂに電気的に接続している。画素電極９ａの表面側にはポリイミド膜からなる配向膜１６が形成されている。また、高濃度ドレイン領域１ｅからの延設部分１ｆ（下電極）に対しては、ゲート絶縁層２ｙと同時形成された絶縁層（誘電体膜）を介して、走査線３ａと同層の容量線３ｂが上電極として対向することにより、保持容量６０が構成されている。
【００７３】
このように構成した素子基板１０と対向基板２０とは、画素電極９ａと共通電極２１とが対面するように配置され、かつ、これらの基板間には、前記のシール材１０７（図６（ａ）、（ｂ）参照）により囲まれた空間内に電気光学物質としての液晶５０が封入されている。液晶５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６、２２により所定の配向状態をとる。液晶５０は、例えば一種または数種のネマティック液晶を混合したものなどからなる。
【００７４】
このような構成の素子基板１０は、図１および図２を参照して説明した構成を有しており、下地絶縁層１２の下層側において、チャネル領域１ｇと対向する領域には、埋め込みゲート電極４ｘが形成されている。かかる埋め込みゲート電極４ｘは、例えば、下地絶縁層１２を貫通するコンタクトホール１２ｘを介してゲート電極３ｘに対して電気的に接続されている。但し、埋め込みゲート電極４ｘは、支持基板１０ｄに形成された凹部１０ｅに埋め込まれているため、支持基板１０ｄは表面全体が平坦である。それ故、図２を参照して説明したように、支持基板１０ｄと単結晶シリコン基板１とを下地絶縁層１２を介して貼り合わせたＳＯＩ基板を用いて素子基板１０を形成する場合でも、支持基板１０ｄと単結晶シリコン基板１とを確実に貼り合せることができる。
【００７５】
また、後述する電子機器のバックライト装置からの光が素子基板１０の側から入射しても、かかる光は埋め込みゲート電極４ｘで遮断される、また、後述するプロジェクタにおいて、出射光が他の部材で反射して素子基板１０の側から入射しても、かかる光は埋め込みゲート電極４ｘで遮断される。それ故、電界効果型トランジスタ３０では、光電流に起因する誤動作が発生しない。
【００７６】
（駆動回路の構成）
再び図６（ａ）において、本形態の電気光学装置１００では、素子基板１０の表面側のうち、画素領域１０ｂの周辺領域を利用してデータ線駆動回路１０１および走査線駆動回路１０４などの内部回路が形成されている。このようなデータ線駆動回路１０１および走査線駆動回路１０４は、図８（ａ）、（ｂ）に示すように、Ｐチャネル型の電界効果型トランジスタ８０とＮチャネル型の電界効果型トランジスタ９０とを備えた相補回路などを有しており、このような相補回路の構成を簡単に説明する。図８（ａ）、（ｂ）は各々、本発明を適用した電気光学装置に用いた素子基板に形成した相補型電界効果型トランジスタの平面図、およびそのＢ−Ｂ′線に相当する位置で素子基板を切断したときの断面図である。
【００７７】
図８（ａ）、（ｂ）において、駆動回路のトランジスタは、Ｐチャネル型の電界効果型トランジスタ８０とＮチャネル型の電界効果型トランジスタ９０とからなる相補型電界効果型トランジスタとして構成されている。このような電界効果型トランジスタ８０、９０は、画素スイッチング用の電界効果型トランジスタ３０の製造工程の一部を利用して形成されたものであり、電界効果型トランジスタ８０、９０を構成する半導体層１ｈ、１ｎは、電界効果型トランジスタ３０を構成する半導体層１ａと同じく単結晶シリコン層である。
【００７８】
Ｎチャネル型の電界効果型トランジスタ９０は、チャネル領域１ｏの両側にＮ型のソース領域（高濃度ソース領域１ｓおよび低濃度ソース領域１ｑ）、およびドレイン領域（高濃度ドレイン領域１ｒおよび低濃度ドレイン領域１ｐ）を備えており、これらの領域は、電界効果型トランジスタ３０のソース領域およびドレイン領域と同時形成された領域である。Ｐチャネル型の電界効果型トランジスタ８０は、チャネル領域１ｉの両側にＰ型のソース領域（高濃度ソース領域１ｌおよび低濃度ソース領域１ｊ）、およびドレイン領域（高濃度ドレイン領域１ｍおよび低濃度ドレイン領域１ｋ）を備えている。半導体層１ｈ、１ｎの表面側にはゲート絶縁層２ｙが形成されている。高濃度ソース領域１ｌおよび高濃度ドレイン領域１ｍは、ゲート電極３ｅをマスクにして、約０．１×１０15／ｃｍ2〜約１０×１０15／ｃｍ2のドーズ量で高濃度Ｐ型の不純物イオン（ボロンイオン）が導入された半導体領域であり、低濃度ソース領域１ｊおよび低濃度ドレイン領域１ｋは、レジストマスクをマスクにして、約０．１×１０13／ｃｍ2〜約１０×１０13／ｃｍ2のドーズ量で低濃度Ｐ型の不純物イオン（ボロンイオン）が導入された半導体領域である。また、チャネル領域１ｏ、１ｉは各々、必要に応じて所定の導電型の不純物によってチャネルドープされている。
【００７９】
電界効果型トランジスタ８０、９０では、高電位線６ｅと低電位線６ｇが層間絶縁層７およびゲート絶縁層２ｙを貫通するコンタクトホール７ｅ、７ｇを介して、半導体層１ｈ、１ｎの高濃度ソース領域１ｌ、１ｓに電気的に接続されている。また、出力配線６ｆは、層間絶縁層７およびゲート絶縁層２ｙを貫通するコンタクトホール７ｆ、７ｋを介して半導体層１ｈ、１ｎの高濃度ドレイン領域１ｍ、１ｒに電気的にそれぞれ接続されている。また、入力配線６ｈは、層間絶縁層７を貫通するコンタクトホール７ｈを介して共通のゲート電極３ｅに接続されている。
【００８０】
このような構成の素子基板１０において、電界効果型トランジスタ８０、９０の形成領域でも、図１および図２を参照して説明した構成を採用してもよく、この場合、下地絶縁層１２の下層側において、チャネル領域１ｏ、１ｉと対向する領域には、埋め込みゲート電極４ｘが形成される。かかる埋め込みゲート電極４ｘは、例えば、下地絶縁層１２を貫通するコンタクトホール１２ｘを介してゲート電極３ｘに対して電気的に接続される。但し、埋め込みゲート電極４ｘは、支持基板１０ｄに形成された凹部１０ｅに埋め込まれているため、支持基板１０ｄは表面全体が平坦である。それ故、図２を参照して説明したように、支持基板１０ｄと単結晶シリコン基板１とを下地絶縁層１２を介して貼り合わせたＳＯＩ基板を用いて素子基板１０を形成する場合でも、支持基板１０ｄと単結晶シリコン基板１とを確実に貼り合せることができる。
【００８１】
また、後述する電子機器のバックライト装置からの光が素子基板１０の側から入射しても、かかる光は埋め込みゲート電極４ｘで遮断される、また、後述するプロジェクタにおいて、出射光が他の部材で反射して素子基板１０の側から入射しても、かかる光は埋め込みゲート電極４ｘで遮断される。それ故、電界効果型トランジスタ３０では、光電流に起因する誤動作が発生しない。
【００８２】
［その他の実施の形態］
上記形態では、実施の形態１に係る構成を液晶装置に適用した例を説明したが、実施の形態２に係る構成を液晶装置に適用してもよい。
【００８３】
また、上記形態では、本発明に係る電気光学装置として液晶装置を例に説明したが、有機エレクトロルミネッセンス装置でも、電界効果型トランジスタが画素スイッチング素子として用いられていることから、本発明に係る半導体装置は、有機エレクトロルミネッセンス装置の素子基板として用いてもよい。
【００８４】
［電子機器への搭載例］
次に、上述した実施形態に係る電気光学装置１００（液晶装置）を適用した電子機器について説明する。図９（ａ）に、電気光学装置１００を備えたモバイル型のパーソナルコンピュータの構成を示す。パーソナルコンピュータ２０００は、表示ユニットとしての電気光学装置１００と本体部２０１０を備える。本体部２０１０には、電源スイッチ２００１及びキーボード２００２が設けられている。図９（ｂ）に、電気光学装置１００を備えた携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１及びスクロールボタン３００２、並びに表示ユニットとしての電気光学装置１００を備える。スクロールボタン３００２を操作することによって、電気光学装置１００に表示される画面がスクロールされる。図９（ｃ）に、電気光学装置１００を適用した情報携帯端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１及び電源スイッチ４００２、並びに表示ユニットとしての電気光学装置１００を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置１００に表示される。
【００８５】
なお、電気光学装置１００が適用される電子機器としては、図９に示すものの他、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示部として、前述した電気光学装置１００が適用可能である。
【００８６】
(投射型表示装置への適用例)
次に、本発明の電子機器の一実施形態として、上記電気光学装置１００をプロジェクタの液晶ライトバルブに採用した例について図面を参照して説明する。
【００８７】
図１０は、プロジェクタの概略構成図である。プロジェクタ１１０は、観察者側に設けられたスクリーン１１１に光を照射し、このスクリーン１１１で反射した光を観察する、いわゆる投影型のプロジェクタである。そして、プロジェクタ１１０は、光源１１２と、ダイクロイックミラー１１３、１１４と、液晶ライトバルブ１１５〜１１７（電気光学装置１００）と、投射光学系１１８と、クロスダイクロイックプリズム１１９と、リレー系１２０とを備えている。
【００８８】
光源１１２は、赤色光、緑色光及び青色光を含む光を供給する超高圧水銀ランプで構成されている。ダイクロイックミラー１１３は、光源１１２からの赤色光を透過させると共に緑色光及び青色光を反射する構成となっている。また、ダイクロイックミラー１１４は、ダイクロイックミラー１１３で反射された緑色光及び青色光のうち青色光を透過させると共に緑色光を反射する構成となっている。このように、ダイクロイックミラー１１３、１１４は、光源１１２から出射した光を赤色光と緑色光と青色光とに分離する色分離光学系を構成する。
【００８９】
ここで、ダイクロイックミラー１１３と光源１１２との間には、インテグレータ１２１及び偏光変換素子１２２が光源１１２から順に配置されている。インテグレータ１２１は、光源１１２から照射された光の照度分布を均一化する構成となっている。また、偏光変換素子１２２は、光源１１２からの光を例えばｓ偏光のような特定の振動方向を有する偏光にする構成となっている。
【００９０】
液晶ライトバルブ１１５は、ダイクロイックミラー１１３を透過して反射ミラー１２３で反射した赤色光を画像信号に応じて変調する透過型の液晶装置（電気光学装置）である。液晶ライトバルブ１１５は、λ／２位相差板１１５ａ、第１偏光板１１５ｂ、液晶パネル１１５ｃ及び第２偏光板１１５ｄを備えている。ここで、液晶ライトバルブ１１５に入射する赤色光は、ダイクロイックミラー１１３を透過しても光の偏光は変化しないことから、ｓ偏光のままである。
【００９１】
λ／２位相差板１１５ａは、液晶ライトバルブ１１５に入射したｓ偏光をｐ偏光に変換する光学素子である。また、第１偏光板１１５ｂは、ｓ偏光を遮断してｐ偏光を透過させる偏光板である。そして、液晶パネル１１５ｃは、ｐ偏光を画像信号に応じた変調によってｓ偏光（中間調であれば円偏光又は楕円偏光）に変換する構成となっている。さらに、第２偏光板１１５ｄは、ｐ偏光を遮断してｓ偏光を透過させる偏光板である。したがって、液晶ライトバルブ１１５は、画像信号に応じて赤色光を変調し、変調した赤色光をクロスダイクロイックプリズム１１９に向けて射出する構成となっている。
【００９２】
なお、λ／２位相差板１１５ａ及び第１偏光板１１５ｂは、偏光を変換させない透光性のガラス板１１５ｅに接した状態で配置されており、λ／２位相差板１１５ａ及び第１偏光板１１５ｂが発熱によって歪むのを回避することができる。
【００９３】
液晶ライトバルブ１１６は、ダイクロイックミラー１１３で反射した後にダイクロイックミラー１１４で反射した緑色光を画像信号に応じて変調する透過型の液晶装置である。そして、液晶ライトバルブ１１６は、液晶ライトバルブ１１５と同様に、第１偏光板１１６ｂ、液晶パネル１１６ｃ及び第２偏光板１１６ｄを備えている。液晶ライトバルブ１１６に入射する緑色光は、ダイクロイックミラー１１３、１１４で反射されて入射するｓ偏光である。第１偏光板１１６ｂは、ｐ偏光を遮断してｓ偏光を透過させる偏光板である。また、液晶パネル１１６ｃは、ｓ偏光を画像信号に応じた変調によってｐ偏光（中間調であれば円偏光又は楕円偏光）に変換する構成となっている。そして、第２偏光板１１６ｄは、ｓ偏光を遮断してｐ偏光を透過させる偏光板である。したがって、液晶ライトバルブ１１６は、画像信号に応じて緑色光を変調し、変調した緑色光をクロスダイクロイックプリズム１１９に向けて射出する構成となっている。
【００９４】
液晶ライトバルブ１１７は、ダイクロイックミラー１１３で反射し、ダイクロイックミラー１１４を透過した後でリレー系１２０を経た青色光を画像信号に応じて変調する透過型の液晶装置である。そして、液晶ライトバルブ１１７は、液晶ライトバルブ１１５、１１６と同様に、λ／２位相差板１１７ａ、第１偏光板１１７ｂ、液晶パネル１１７ｃ及び第２偏光板１１７ｄを備えている。ここで、液晶ライトバルブ１１７に入射する青色光は、ダイクロイックミラー１１３で反射してダイクロイックミラー１１４を透過した後にリレー系１２０の後述する２つの反射ミラー１２５ａ、１２５ｂで反射することから、ｓ偏光となっている。
【００９５】
λ／２位相差板１１７ａは、液晶ライトバルブ１１７に入射したｓ偏光をｐ偏光に変換する光学素子である。また、第１偏光板１１７ｂは、ｓ偏光を遮断してｐ偏光を透過させる偏光板である。そして、液晶パネル１１７ｃは、ｐ偏光を画像信号に応じた変調によってｓ偏光（中間調であれば円偏光又は楕円偏光）に変換する構成となっている。さらに、第２偏光板１１７ｄは、ｐ偏光を遮断してｓ偏光を透過させる偏光板である。したがって、液晶ライトバルブ１１７は、画像信号に応じて青色光を変調し、変調した青色光をクロスダイクロイックプリズム１１９に向けて射出する構成となっている。なお、λ／２位相差板１１７ａ及び第１偏光板１１７ｂは、ガラス板１１７ｅに接した状態で配置されている。
【００９６】
リレー系１２０は、リレーレンズ１２４ａ、１２４ｂと反射ミラー１２５ａ、１２５ｂとを備えている。リレーレンズ１２４ａ、１２４ｂは、青色光の光路が長いことによる光損失を防止するために設けられている。ここで、リレーレンズ１２４ａは、ダイクロイックミラー１１４と反射ミラー１２５ａとの間に配置されている。また、リレーレンズ１２４ｂは、反射ミラー１２５ａ、１２５ｂの間に配置されている。反射ミラー１２５ａは、ダイクロイックミラー１１４を透過してリレーレンズ１２４ａから出射した青色光をリレーレンズ１２４ｂに向けて反射するように配置されている。また、反射ミラー１２５ｂは、リレーレンズ１２４ｂから出射した青色光を液晶ライトバルブ１１７に向けて反射するように配置されている。
【００９７】
クロスダイクロイックプリズム１１９は、２つのダイクロイック膜１１９ａ、１１９ｂをＸ字型に直交配置した色合成光学系である。ダイクロイック膜１１９ａは青色光を反射して緑色光を透過する膜であり、ダイクロイック膜１１９ｂは赤色光を反射して緑色光を透過する膜である。したがって、クロスダイクロイックプリズム１１９は、液晶ライトバルブ１１５〜１１７のそれぞれで変調された赤色光と緑色光と青色光とを合成し、投射光学系１１８に向けて射出するように構成されている。
【００９８】
なお、液晶ライトバルブ１１５、１１７からクロスダイクロイックプリズム１１９に入射する光はｓ偏光であり、液晶ライトバルブ１１６からクロスダイクロイックプリズム１１９に入射する光はｐ偏光である。このようにクロスダイクロイックプリズム１１９に入射する光を異なる種類の偏光としていることで、クロスダイクロイックプリズム１１９において各液晶ライトバルブ１１５〜１１７から入射する光を有効に合成できる。ここで、一般に、ダイクロイック膜１１９ａ、１１９ｂはｓ偏光の反射特性に優れている。このため、ダイクロイック膜１１９ａ、１１９ｂで反射される赤色光及び青色光をｓ偏光とし、ダイクロイック膜１１９ａ、１１９ｂを透過する緑色光をｐ偏光としている。投射光学系１１８は、投影レンズ（図示略）を有しており、クロスダイクロイックプリズム１１９で合成された光をスクリーン１１１に投射するように構成されている。
【図面の簡単な説明】
【００９９】
【図１】（ａ）、（ｂ）は各々、本発明の実施の形態１に係る半導体装置の平面図および断面図である。
【図２】（ａ）〜（ｋ）は、本発明の実施の形態１に係る半導体装置の製造方法を示す工程断面図である。
【図３】（ａ）、（ｂ）は各々、本発明の実施の形態２に係る半導体装置の平面図および断面図である。
【図４】（ａ）〜（ｍ）は、本発明の実施の形態２に係る半導体装置の製造方法を示す工程断面図である。
【図５】本発明を適用した電気光学装置の電気的構成を示すブロック図である。
【図６】（ａ）、（ｂ）は各々、本発明を適用した電気光学装置を各構成要素と共に対向基板の側から見た平面図、およびそのＨ−Ｈ′断面図である。
【図７】（ａ）、（ｂ）は各々、本発明を適用した電気光学装置に用いた素子基板において相隣接する画素の平面図、およびそのＡ−Ａ′線に相当する位置で電気光学装置を切断したときの断面図である。
【図８】（ａ）、（ｂ）は各々、本発明を適用した電気光学装置に用いた素子基板に形成した相補型電界効果型トランジスタの平面図、およびそのＢ−Ｂ′線に相当する位置で素子基板を切断したときの断面図である。
【図９】本発明に係る液晶装置を用いた電子機器の説明図である。
【図１０】本発明に係る液晶装置を用いたプロジェクタの概略構成図である。
【図１１】従来の半導体装置の説明図である。
【符号の説明】
【０１００】
１・・単結晶シリコン基板（半導体基板）、１ｖ・・ソース領域、１ｗ・・ドレイン領域、１ｘ・・チャネル領域、１ｙ・・単結晶シリコン層、２・・ゲート絶縁層、３ｘ・・ゲート電極（第１のゲート電極）、４ｘ・・埋め込みゲート電極（第２のゲート電極／埋め込み層）、１０ｘ・・素子基板（半導体装置）、１０ｄ・・支持基板、１０ｅ、１０ｆ、１０ｇ、１０ｈ・・支持基板の表面に形成した凹部、１１ｂ・・埋め込み遮光層（埋め込み層）、１２・・下地絶縁層、１００・・電気光学装置、１０ｙ・・電界効果型トランジスタ
【図１】
2008282896.tif 000003
【図２】
2008282896.tif 000004
【図３】
2008282896.tif 000005
【図４】
2008282896.tif 000006
【図５】
2008282896.tif 000007
【図６】
2008282896.tif 000008
【図７】
2008282896.tif 000009
【図８】
2008282896.tif 000010
【図９】
2008282896.tif 000011
【図１０】
2008282896.tif 000012
【図１１】
2008282896.tif 000013