(57)【要約】【課題】撮像装置において、撮像した画素信号の夫々に対して、増幅率の設定を行うことができ、良好な撮像画像を得る。【解決手段】アナログフロントエンド装置４は、アナログ画像配列信号を構成する各画素毎の信号について、ＣＤＳ処理を含む処理を行う第１ＣＤＳ回路〜第６ＣＤＳ回路４１ａ〜４１ｆと、各ＣＤＳ回路４１ａ〜４１ｆからの出力信号を選択して出力することにより、一列の出力信号を出力する一列変換回路４２と、アナログ画像配列信号をデジタル画像信号に変換するＡＤ変換回路４６と、アナログ画像配列信号を構成する画素信号の夫々に対応する増幅率が格納された増幅率格納装置４３とを有する。各ＣＤＳ回路４１ａ〜４１ｆは、本来のＣＤＳ処理に加えて、増幅率格納装置４３に格納された各画素信号に対応する増幅率を用いて、アナログ画像配列信号を構成する画素信号の夫々に対して信号の増幅処理を行う。【選択図】図２
2008199468.tif 000002
【特許請求の範囲】
【請求項１】
各画素に対応してＲ、Ｇ、Ｂ各色のカラーフィルタが配列され、レンズにより投影された被写体像の電荷信号を、垂直転送駆動制御により、スチルモードや液晶表示モード等の各設定モードを実現する電荷信号配列にして、光電変換を行い、アナログ画像信号を出力する撮像素子と、
前記撮像素子を垂直転送駆動制御するための駆動パルスを生成するタイミング発生部と、該撮像素子から出力されたアナログ画像信号のリセット・レベル値とデータ・レベル値との差分を求め、実信号部分のみを抜き出すＣＤＳ処理を行うＣＤＳ処理部と、このＣＤＳ処理部から出力されたアナログ画像配列信号に対してゲイン調整処理を行うゲイン調整部と、このゲイン調整部によるゲイン調整処理後のアナログ画像配列信号をデジタル画像信号に変換するＡＤ変換部とを有するアナログフロントエンド部と、
前記アナログフロントエンド部から出力された前記デジタル画像信号に対して、各種の画像信号処理を行い、撮像画像のデータを出力する画像信号処理部と、
前記画像信号処理部から出力された撮像画像のデータを格納する記憶部と、
撮像画像や各種のメッセージを表示するための表示部と、
ユーザによって操作されることにより装置に指示を与える操作部とを備え、
前記アナログ画像配列信号は、各設定モードによって、ある水平期間では、２画素配列であるＲＧ画素配列やＧＢ画素配列、４画素配列であるＧＧＢＲ画素配列、又は６画素配列であるＧＧＧＲＢＲ画素配列やＧＧＧＢＲＢ画素配列から構成されている撮像装置において、
前記アナログフロントエンド部が有するＣＤＳ処理部の数は、前記アナログ画像配列信号を構成する画素信号の数と同数であり、
前記アナログフロントエンド部は、
前記アナログ画像配列信号を構成する画素信号の夫々に対応する増幅率が格納された増幅率格納部と、
前記各ＣＤＳ処理部からの出力信号を選択して出力することにより、一列の出力信号を出力する一列変換処理部とをさらに有し、
前記各ＣＤＳ処理部は、本来のＣＤＳ処理に加えて、前記増幅率格納部に格納された各画素信号の夫々に対応する増幅率で、前記アナログ画像配列信号を構成する画素信号の夫々に対して信号の増幅処理を行うことを特徴とする撮像装置。
【請求項２】
各画素に対応して複数色のカラーフィルタが配列され、レンズにより投影された被写体像の電荷信号を、垂直転送駆動制御により、スチルモードや液晶表示モードを実現する電荷信号配列にして、光電変換を行い、アナログ画像信号を出力する撮像素子と、
前記撮像素子を垂直転送駆動制御するための駆動パルスを生成するタイミング発生部と、該撮像素子から出力されたアナログ画像信号のリセット・レベル値とデータ・レベル値との差分を求め、実信号部分のみを抜き出すＣＤＳ処理を行うＣＤＳ処理部と、このＣＤＳ処理部から出力されたアナログ画像配列信号に対してゲイン調整処理を行うゲイン調整部と、このゲイン調整部によるゲイン調整処理後のアナログ画像配列信号をデジタル画像信号に変換するＡＤ変換部とを有するアナログフロントエンド部と、
前記アナログフロントエンド部から出力された前記デジタル画像信号に対して、各種の画像信号処理を行い、撮像画像のデータを出力する画像信号処理部とを備え、
前記アナログ画像配列信号は、複数画素から構成されている撮像装置において、
前記アナログフロントエンド部が有するＣＤＳ処理部の数は、前記アナログ画像配列信号を構成する画素信号の数と同じ数であり、
前記アナログフロントエンド部は、
前記アナログ画像配列信号を構成する画素信号の夫々に対応する増幅率が格納された増幅率格納部と、
前記各ＣＤＳ処理部からの出力信号を選択して出力することにより、一列の出力信号を出力する一列変換処理部とをさらに有し、
前記各ＣＤＳ処理部は、本来のＣＤＳ処理に加えて、前記増幅率格納部に格納された各画素信号の夫々に対応する増幅率で、前記アナログ画像配列信号を構成する画素信号の夫々に対して信号の増幅処理を行うことを特徴とする撮像装置。
【請求項３】
前記画像信号処理部から出力された前記撮像画像のデータを格納する記憶部と、
撮像画像や各種のメッセージを表示するための表示部と、
ユーザによって操作されることにより装置に指示を与える操作部とをさらに備えることを特徴とする請求項２に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置に関し、特にアナログ画像信号の増幅処理に関する。
【背景技術】
【０００２】
近年、デジタルカメラ等の撮像装置が普及している。従来の撮像装置１００を図４に示す。この撮像装置１００は、レンズ１０２、ＣＣＤやＣＭＯＳセンサー等により構成された撮像素子１０３、アナログフロントエンド装置１０４、画像信号処理装置１０５、記憶装置１０６、表示装置１０７、及び操作装置１０８を備える。撮像素子１０３には、各画素に対応するＲ，Ｇ、Ｂ各色のカラーフィルタ１１１が行方向及び列方向に、例えば、２つずつ繰り返し配列されたベイヤー配列形式で配列されている。撮像素子１０３は、アナログフロントエンド装置１０４から送信される駆動パルスに応じて動作する。
【０００３】
撮像装置１００は、レンズ１０２を介して入射された光の情報を、撮像素子１０３が光電変換を行うことによりアナログ画像信号に変換し、この画像信号に、アナログフロントエンド装置１０４が全画素一律にＣＤＳ処理やゲイン調整処理等を行った後、画像信号処理装置１０５に入力させ、各種の信号処理を行うことにより撮像画像データを生成するものである。生成された撮像画像データは、表示装置１０７に表示されたり、記憶装置１０６に格納されたりする。
【０００４】
アナログフロントエンド装置１０４は、図５に示すように、アナログ画像信号を構成する画素信号に対して、ＣＤＳ処理を行うＣＤＳ回路１２１と、ゲイン調整処理を行うゲイン調整回路１２２と、アナログ画像信号をデジタル画像信号に変換するＡＤ変換回路１２３とを有し、アナログ画像信号を構成する画素信号に対して、全画素一律の増幅率を用いて画像信号の補正処理を行っている。また、アナログフロントエンド装置１０４は、撮像素子１０３を駆動するために、撮像素子１０３を駆動するための駆動パルスを生成するタイミング発生部（図示せず）をさらに有する。
【０００５】
撮像素子１０３から出力されたアナログ画像信号は、撮像素子１０３の駆動方式や、微細化に伴う低電荷転送効率や、基板パターンによる信号劣化等により、アナログ画像信号を構成する各画素の信号量に相違が見られる場合がある。各画素の信号量に相違が見られると、この画像信号の画素配列をそのまま使用した場合に、撮像画像上に縦線が生じたり、また、この画像信号の画素配列を並べ替えた場合に、撮像画像上に横線が生じたりすることがある。その結果、良好な撮像画像を得ることができない場合がある。
【０００６】
上記問題に対して、特許文献１及び特許文献２には、画素信号に対して、この画素信号のカラーフィルタ毎に増幅率を設定することができ、設定された増幅率に基づきゲイン調整回路を用いて画素信号の増幅処理を行う撮像装置が開示されている。また、特許文献３及び特許文献４には、画像信号の増幅率を複数の所定の値に切り替えることができる撮像装置が開示されている。しかし、特許文献１乃至特許文献４の撮像装置では、撮像した画素信号の夫々に対して増幅率の設定を行うことができないため、良好な撮像画像を得ることができない場合がある。
【０００７】
また、特許文献５には、２つのＣＤＳ回路を備え、各ＣＤＳ回路の特性の差を黒レベル基準値の差として検出し、画素信号を補正する際に、ＣＤＳ回路で検出された黒レベル基準値を用いて補正することにより、ＣＤＳ回路の特性の差を取り除くことができる撮像装置が開示されている。しかし、特許文献５の撮像装置でも、上記問題を解決できない。
【特許文献１】特開２００１−２８７１６号公報
【特許文献２】特開２００２−１６５２２５号公報
【特許文献３】特開２００２−１９９２８３号公報
【特許文献４】特開２００２−５７９４５号公報
【特許文献５】特開平１１−１１３０１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、上記問題を解決するためになされたものであり、撮像した画素信号の夫々に対して増幅率の設定を行うことができ、良好な撮像画像を得ることができる撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために請求項１の発明は、各画素に対応してＲ、Ｇ、Ｂ各色のカラーフィルタが配列され、レンズにより投影された被写体像の電荷信号を、垂直転送駆動制御により、スチルモードや液晶表示モード等の各設定モードを実現する電荷信号配列にして、光電変換を行い、アナログ画像信号を出力する撮像素子と、前記撮像素子を垂直転送駆動制御するための駆動パルスを生成するタイミング発生部と、該撮像素子から出力されたアナログ画像信号のリセット・レベル値とデータ・レベル値との差分を求め、実信号部分のみを抜き出すＣＤＳ処理を行うＣＤＳ処理部と、このＣＤＳ処理部から出力されたアナログ画像配列信号に対してゲイン調整処理を行うゲイン調整部と、このゲイン調整部によるゲイン調整処理後のアナログ画像配列信号をデジタル画像信号に変換するＡＤ変換部とを有するアナログフロントエンド部と、前記アナログフロントエンド部から出力された前記デジタル画像信号に対して、各種の画像信号処理を行い、撮像画像のデータを出力する画像信号処理部と、前記画像信号処理部から出力された撮像画像のデータを格納する記憶部と、撮像画像や各種のメッセージを表示するための表示部と、ユーザによって操作されることにより装置に指示を与える操作部とを備え、前記アナログ画像配列信号は、各設定モードによって、ある水平期間では、２画素配列であるＲＧ画素配列やＧＢ画素配列、４画素配列であるＧＧＢＲ画素配列、又は６画素配列であるＧＧＧＲＢＲ画素配列やＧＧＧＢＲＢ画素配列から構成されている撮像装置において、前記アナログフロントエンド部が有するＣＤＳ処理部の数は、前記アナログ画像配列信号を構成する画素信号の数と同数であり、前記アナログフロントエンド部は、前記アナログ画像配列信号を構成する画素信号の夫々に対応する増幅率が格納された増幅率格納部と、前記各ＣＤＳ処理部からの出力信号を選択して出力することにより、一列の出力信号を出力する一列変換処理部とをさらに有し、前記各ＣＤＳ処理部は、本来のＣＤＳ処理に加えて、前記増幅率格納部に格納された各画素信号の夫々に対応する増幅率で、前記アナログ画像配列信号を構成する画素信号の夫々に対して信号の増幅処理を行うものである。
【００１０】
請求項２の発明は、各画素に対応して複数色のカラーフィルタが配列され、レンズにより投影された被写体像の電荷信号を、垂直転送駆動制御により、スチルモードや液晶表示モードを実現する電荷信号配列にして、光電変換を行い、アナログ画像信号を出力する撮像素子と、前記撮像素子を垂直転送駆動制御するための駆動パルスを生成するタイミング発生部と、該撮像素子から出力されたアナログ画像信号のリセット・レベル値とデータ・レベル値との差分を求め、実信号部分のみを抜き出すＣＤＳ処理を行うＣＤＳ処理部と、このＣＤＳ処理部から出力されたアナログ画像配列信号に対してゲイン調整処理を行うゲイン調整部と、このゲイン調整部によるゲイン調整処理後のアナログ画像配列信号をデジタル画像信号に変換するＡＤ変換部とを有するアナログフロントエンド部と、前記アナログフロントエンド部から出力された前記デジタル画像信号に対して、各種の画像信号処理を行い、撮像画像のデータを出力する画像信号処理部とを備え、前記アナログ画像配列信号は、複数画素から構成されている撮像装置において、前記アナログフロントエンド部が有するＣＤＳ処理部の数は、前記アナログ画像配列信号を構成する画素信号の数と同じ数であり、前記アナログフロントエンド部は、前記アナログ画像配列信号を構成する画素信号の夫々に対応する増幅率が格納された増幅率格納部と、前記各ＣＤＳ処理部からの出力信号を選択して出力することにより、一列の出力信号を出力する一列変換処理部とをさらに有し、前記各ＣＤＳ処理部は、本来のＣＤＳ処理に加えて、前記増幅率格納部に格納された各画素信号の夫々に対応する増幅率で、前記アナログ画像配列信号を構成する画素信号の夫々に対して信号の増幅処理を行うものである。
【００１１】
請求項３の発明は、請求項２に記載の撮像装置において、前記画像信号処理部から出力された前記撮像画像のデータを格納する記憶部と、撮像画像や各種のメッセージを表示するための表示部と、ユーザによって操作されることにより装置に指示を与える操作部とをさらに備えるものである。
【発明の効果】
【００１２】
本発明によれば、撮像した画素信号の夫々に対して増幅率を設定することができ、各ＣＤＳ処理部は、本来のＣＤＳ処理に加えて、増幅率格納部に格納された各画素信号に応じた増幅率で、アナログ画像配列信号を構成する画素信号の夫々に対して信号の増幅処理を行う。そのため、撮像した画素信号の夫々に対して精密に増幅処理を行うことができ、良好な撮像画像を得ることができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の一実施形態に係る撮像装置について、図１及び図２を参照して説明する。図１は、撮像装置１の構成を示し、図２は、アナログフロントエンド装置（アナログフロントエンド部）４の構成を示す。
【００１４】
撮像装置１は、レンズ２により投影された被写体像の電荷信号に光電変換を行い、アナログ画像信号を出力する撮像素子３と、撮像素子３を制御すると共に撮像素子３から出力されるアナログ画像信号に各種の処理を行い、デジタル画像信号に変換して出力するアナログフロントエンド装置４とを備える。
【００１５】
また、撮像装置１は、アナログフロントエンド装置４から出力されたデジタル画像信号に対して、輝度・色差信号処理、輪郭補正処理、ホワイトバランス処理等の各種の画像信号処理を行う画像信号処理装置５と、画像信号処理装置５から出力された撮像画像のデータを格納する記憶装置（記憶部）６と、撮像画像や各種のメッセージを表示するための表示装置（表示部）７と、ユーザによって操作されることにより装置に指示を与える操作装置（操作部）８とをさらに備える。
【００１６】
撮像素子３は、レンズ２により投影された被写体像の電荷信号を、垂直転送駆動制御により、スチルモードや液晶モード等の各設定モードを実現する電荷信号配列にして、光電変換を行い、アナログ画像信号を出力することができるＣＣＤで構成される。この垂直転送駆動制御は、アナログフロントエンド装置４のタイミング発生部４９（図２参照）にて生成された駆動パルスに応じて動作する。撮像素子３には、各画素に対応するＲ（レッド）、Ｇ（グリーン）、Ｂ（ブルー）各色のカラーフィルタ１１が配列されている。スチルモードは、全画素読出しモードであり、液晶表示モードは、画素を間引いて読出すモードである。
【００１７】
撮像素子３から出力されるアナログ画像信号から構成されるアナログ画像配列信号は、スチルモードや液晶モード等の各設定モードによって、ある水平期間では、２画素配列であるＲＧ画素配列やＧＢ画素配列、４画素配列であるＧＧＢＲ画素配列、又は６画素配列であるＧＧＧＲＢＲ画素配列やＧＧＧＢＲＢ画素配列から構成されている。なお、アナログ画像配列信号は、これらの構成例に限らず、撮像素子３が駆動制御されることにより、６画素以上の配列から構成されてもよい。
【００１８】
アナログフロントエンド装置４は、図２に示すように、撮像素子３を転送駆動制御するための駆動パルスを生成するタイミング発生部４９と、撮像素子３から出力されたアナログ画像信号のリセット・レベル値とデータ・レベル値との差分を求め、実信号部分のみを抜き出すＣＤＳ処理を行う第１ＣＤＳ回路〜第６ＣＤＳ回路（ＣＤＳ処理部）４１ａ〜４１ｆと、各ＣＤＳ回路４１ａ〜４１ｆからの出力信号を選択して出力することにより、一列の出力信号を出力する一列変換回路（一列変換処理部）４２と、一列変換回路４２から出力されたアナログ画像配列信号に対するゲイン調整処理を行うゲイン調整回路（ゲイン調整部）４５と、ゲイン調整回路４５によるゲイン調整処理後のアナログ画像配列信号をデジタル画像信号に変換するＡＤ変換回路（ＡＤ変換部）４６と、各設定モードによって使用する各ＣＤＳ回路４１ａ〜４１ｆを選択するための設定画像モード切替回路４７と、切替スイッチ（ＳＷ）４８ａ〜４８ｄとを有する。ここでは、アナログフロントエンド装置４がＣＤＳ回路を６つ有する例を示したが、アナログフロントエンド装置４は、アナログ画像配列信号を構成する画素信号の数と同数のＣＤＳ回路を有していればよい。
【００１９】
また、アナログフロントエンド装置４は、アナログ画像配列信号を構成する画素信号の夫々に対応する増幅率が格納された増幅率格納装置（増幅率格納部）４３と、一列変換回路４２に対して各ＣＤＳ回路４１ａ〜４１ｆからの出力信号を選択するように指示するための選択信号を出力する選択信号生成装置４４をさらに有する。
【００２０】
撮像装置１の設定モードをスチルモードにした場合、アナログ画像配列信号は、ＲＧ画素配列、又はＧＢ画素配列だけなので、第１ＣＤＳ回路４１ａと第２ＣＤＳ回路４１ｂだけを使用すればよい。そのため、設定画像モード切替回路４７は、第３ＣＤＳ回路４１ｃ乃至第６ＣＤＳ回路４１ｆのＳＷ４８ａ〜４８ｄを、オフ状態とする。
【００２１】
増幅率格納装置４３、及び選択信号生成装置４４には、クロック信号として画素クロック信号（図２中の画素ＣＬＫ）が入力され、各ＣＤＳ回路４１ａ〜４１ｆには、撮像素子３から出力されたアナログ画像配列信号と、増幅率格納装置４３に格納された、アナログ画像配列信号を構成する画素信号の夫々に対応する増幅率が入力される。
【００２２】
各ＣＤＳ回路４１ａ〜４１ｆは、本来のＣＤＳ処理に加えて、増幅率格納装置４３に格納された、各画素信号に対応する増幅率を用いて、各ＣＤＳ回路４１ａ〜４１ｆに入力されたアナログ画像配列信号を構成する画素信号の夫々に対して信号の増幅処理を行う。増幅率格納装置４３には、アナログ画像配列信号を構成する夫々の画素信号に対して最適な増幅率が予め格納されている。
【００２３】
次に、アナログ画像配列信号が６画素配列である「ＧＧＧＲＢＲ」画素配列から構成される設定モードを設定した場合の各ＣＤＳ回路４１ａ〜４１ｆの処理について説明する。第１ＣＤＳ回路４１ａは、アナログ画像配列信号「ＧＧＧＲＢＲ」の１番目のＧ色に相当する画素信号の増幅処理を行う。第２ＣＤＳ回路４１ｂは、アナログ画像配列信号「ＧＧＧＲＢＲ」の２番目のＧ色に相当する画素信号の増幅処理を行う。第３ＣＤＳ回路４１ｃは、アナログ画像配列信号「ＧＧＧＲＢＲ」の３番目のＧ色に相当する画素信号の増幅処理を行う。第４ＣＤＳ回路４１ｄは、アナログ画像配列信号「ＧＧＧＲＢＲ」の４番目のＲ色に相当する画素信号の増幅処理を行う。第５ＣＤＳ回路４１ｅは、アナログ画像配列信号「ＧＧＧＲＢＲ」の５番目のＢ色に相当する画素信号の増幅処理を行う。第６ＣＤＳ回路４１ｆは、アナログ画像配列信号「ＧＧＧＲＢＲ」の６番目のＲ色に相当する画素信号の増幅処理を行う。
【００２４】
次に、一列変換回路４２により出力される信号について、図３を参照して説明する。図３は、各ＣＤＳ回路４１ａ〜４１ｆから出力される信号を一列変換回路４２が順次選択し、その結果、出力されるアナログ画像配列信号５３（図３中のＣＤＳ出力）のタイムチャートを示す。なお、ここでは、各ＣＤＳ回路４１ａ〜４１ｆによる画素信号の夫々に対応する増幅率は、例えば、第１ＣＤＳ回路４１ａが１倍、第２ＣＤＳ回路４１ｂが０．６倍、第３ＣＤＳ回路４１ｃが０．７倍、第４ＣＤＳ回路４１ｄが０．９倍、第５ＣＤＳ回路４１ｅが１．３倍、第６ＣＤＳ回路４１ｆが１．４倍とする。また、選択信号生成装置４４の動作のタイミング、及び増幅率格納装置４３からＣＤＳ回路４１ａ〜４１ｆに入力される増幅率値の切り替えタイミングは、画素クロック信号５１（図３中の画素ＣＬＫ）に基づいて判断される。各ＣＤＳ回路４１ａ〜４１ｆに入力される信号は、アナログ画像配列信号５２である。
【００２５】
一列変換回路４２は、第１ＣＤＳ回路４１ａ乃至第６ＣＤＳ回路４１ｆから出力される出力信号６１〜６６（図３中のＣＤＳ１〜ＣＤＳ６）の中から、所定の１画素信号に相当する出力信号を選択する。一列変換回路４２は、選択１信号７１乃至選択６信号７６がローレベルになるタイミングに合わせて、画素信号の選択を行う。
【００２６】
一列変換回路４２は、選択１信号７１の内の選択信号７１ａを受信した時に、第１ＣＤＳ回路４１ａから出力された出力信号６１中の出力信号６１ａを選択し、選択信号７１ｂを受信した時に、出力信号６１ｂを選択する。一列変換回路４２は、選択２信号７２の内の選択信号７２ａを受信した時に、第２ＣＤＳ回路４１ｂから出力された出力信号６２中の出力信号６２ａを選択し、選択信号７２ｂを受信した時に、出力信号６２ｂを選択する。
【００２７】
一列変換回路４２は、選択３信号７３の内の選択信号７３ａを受信した時に、第３ＣＤＳ回路４１ｃから出力された出力信号６３中の出力信号６３ａを選択し、選択信号７３ｂを受信した時に、出力信号６３ｂを選択する。一列変換回路４２は、選択４信号７４の内の選択信号７４ａを受信した時に、第４ＣＤＳ回路４１ｄから出力された出力信号６４中の出力信号６４ａを選択し、選択信号７４ｂを受信した時に、出力信号６４ｂを選択する。
【００２８】
一列変換回路４２は、選択５信号７５の内の選択信号７５ａを受信した時に、第５ＣＤＳ回路４１ｅから出力された出力信号６５中の出力信号６５ａを選択し、選択信号７５ｂを受信した時に、出力信号６５ｂを選択する。一列変換回路４２は、選択６信号７６の内の選択信号７６ａを受信した時に、第６ＣＤＳ回路４１ｆから出力された出力信号６６中の出力信号６６ａを選択し、選択信号７６ｂを受信した時に、出力信号６６ｂを選択する。
【００２９】
上述したように、一列変換回路４２は出力信号６１〜６６の中から選択した信号を一列の出力信号（図３中のＣＤＳ出力）５３として出力する。出力信号６１ａはＣＤＳ出力５３中の信号５３ａに、出力信号６２ａはＣＤＳ出力５３中の信号５３ｂに、出力信号６３ａはＣＤＳ出力５３中の信号５３ｃに、出力信号６４ａはＣＤＳ出力５３中の信号５３ｄに、出力信号６５ａはＣＤＳ出力５３中の信号５３ｅに、出力信号６６ａはＣＤＳ出力５３中の信号５３ｆにそれぞれ相当する。
【００３０】
また、出力信号６１ｂはＣＤＳ出力５３中の信号５３ｇに、出力信号６２ｂはＣＤＳ出力５３中の信号５３ｈに、出力信号６３ｂはＣＤＳ出力５３中の信号５３ｉに、出力信号６４ｂはＣＤＳ出力５３中の信号５３ｊに、出力信号６５ｂはＣＤＳ出力５３中の信号５３ｋに、出力信号６６ｂはＣＤＳ出力５３中の信号５３ｌにそれぞれ相当する。
【００３１】
一列変換回路４２から出力されたアナログ画像配列信号は、上記ゲイン調整回路４５とＡＤ変換回路４６とを経て、デジタル画像信号に変換され、アナログフロントエンド装置４から出力される。
【００３２】
上記のように、本実施形態に係る撮像装置１によれば、アナログ画像配列信号を構成する画素信号の夫々に対して増幅率を設定することができ、各ＣＤＳ回路４１ａ〜４１ｆは、本来のＣＤＳ処理に加えて、増幅率格納装置４３に格納された、アナログ画像配列信号を構成する画素信号の夫々に対応する増幅率を用いて、画素信号の夫々に対して信号の増幅処理を行う。そのため、各画素信号に対して精密に増幅処理を行うことができ、良好な撮像画像を得ることができる。
【００３３】
また、各ＣＤＳ回路４１ａ〜４１ｆが各画素信号に対して増幅処理を行うことができるので、ゲイン調整回路４５によるゲイン調整処理を省略することができ、アナログフロントエンド装置４の構成を簡略化することができる。
【００３４】
なお、本発明は、上記実施形態に限られず、発明の趣旨を変更しない範囲で種々の変形が可能である。例えば、上記実施形態では、アナログ画像配列信号が、転送駆動制御によりＧＧＧＲＢＲの順に行方向に配列された画素信号から構成されている例を示したが、これに限られず、転送駆動制御により任意の色と任意の順番に行方向に配列された任意の数の種類の画素信号から構成されたものであってもよい。
【図面の簡単な説明】
【００３５】
【図１】本発明の一実施形態に係る撮像装置の概略構成を示すブロック図。
【図２】上記撮像装置のアナログフロントエンド装置の内部構成を示すブロック図。
【図３】上記撮像装置における一列変換回路が出力する出力信号のタイミングチャート。
【図４】従来の撮像装置の概略構成を示すブロック図。
【図５】上記撮像装置のアナログフロントエンド装置の概略構成を示すブロック図。
【符号の説明】
【００３６】
１  撮像装置
２  レンズ
３  撮像素子
４  アナログフロントエンド装置（アナログフロントエンド部）
５  画像信号処理装置（画像信号処理部）
６  記憶装置（記憶部）
７  表示装置（表示部）
８  操作装置（操作部）
１１  カラーフィルタ
４１ａ  第１ＣＤＳ回路（ＣＤＳ回路）
４１ｂ  第２ＣＤＳ回路（ＣＤＳ回路）
４１ｃ  第３ＣＤＳ回路（ＣＤＳ回路）
４１ｄ  第４ＣＤＳ回路（ＣＤＳ回路）
４１ｅ  第５ＣＤＳ回路（ＣＤＳ回路）
４１ｆ  第６ＣＤＳ回路（ＣＤＳ回路）
４２  一列変換回路（一列変換処理部）
４３  増幅率格納装置（増幅率格納部）
４５  ゲイン調整回路（ゲイン調整部）
４６  ＡＤ変換回路（ＡＤ変換部）
４９  タイミング発生部
【図１】
2008199468.tif 000003
【図２】
2008199468.tif 000004
【図３】
2008199468.tif 000005
【図４】
2008199468.tif 000006
【図５】
2008199468.tif 000007