(57)【要約】【課題】構成部品の点数を少なくし、直流出力電圧に含まれるリップル成分およびスパイク成分を小さなものとするスイッチング電源回路を提供する。【解決手段】ハーフブリッジ接続とされ１次巻線Ｎ１に交流電力を供給するスイッチング素子Ｑ１とスイッチング素子Ｑ２と、リーケージインダクＬ１と１次側部分電圧共振コンデンサＣ１とで形成される１次側部分電圧共振回路と、リーケージインダクタＬ１と１次側直列列共振コンデンサＣ５とで形成される１次側直列共振回路と、リーケージインダクタＬ２と２次側直列共振コンデンサＣ３とで形成される２次側直列共振回路と、２次巻線Ｎ２に得られる交流電力を変換して出力直流電圧Ｅｏを得るために、ダイオードＤｏとインダクタＬｏと２次側平滑コンデンサＣｏとを有して、２次巻線Ｎ２に生ずる電圧を降圧するように形成される２次側直流出力電圧生成手段と、を備えた。【選択図】図１
2008199839.tif 000002
【特許請求の範囲】
【請求項１】
交流電力を直流電力に変換する１次側整流素子と１次側平滑コンデンサとを有して形成される１次側整流回路で得られた直流電力を入力して交流電力を発生する１次側回路と、
前記１次側回路で発生した交流電力を伝送するための１次巻線と２次巻線とが磁気的に疎結合とされて形成されるコンバータトランスと、
前記２次巻線から負荷に定電圧の出力直流電圧を供給する２次側回路と、を備えるスイッチング電源回路であって、
前記１次側回路は、
前記１次巻線に交流電力を供給するハーフブリッジ接続とされ前記出力直流電圧を定電圧とするように制御される第１のスイッチング素子と第２のスイッチング素子と、
前記コンバータトランスの１次巻線に生じるリーケージインダクと、前記第１のスイッチング素子に並列接続される１次側部分電圧共振コンデンサとで形成される１次側部分電圧共振回路と、
前記コンバータトランスの１次巻線に生じるリーケージインダクタと、前記１次巻線に直列接続される１次側直列列共振コンデンサとで１次側直列共振周波数が支配されるようにして形成される１次側直列共振回路と、を具備し、
前記２次側回路は、
前記コンバータトランスの２次巻線に生じるリーケージインダクタと、前記２次巻線に直列接続される２次側直列共振コンデンサとで２次側直列共振周波数が支配されるようにして形成される２次側直列共振回路と、
前記２次巻線に得られる交流電力を直流電力に変換して出力直流電圧を得る２次側直流出力電圧生成手段と、を具備し、
前記２次側直流出力電圧生成手段は、
前記２次側直列共振コンデンサと前記２次巻線との直列接続回路に並列に接続されるダイオードと、前記ダイオードに一端が接続されるインダクタと、前記インダクタの他端に接続される２次側平滑コンデンサと、を有して、前記２次巻線に生ずる電圧を降圧するように形成されることを特徴とするスイッチング電源回路。
【請求項２】
前記２次側回路は、
スナバーコンデンサと抵抗との直列接続回路として形成されるスナバー回路を有し、
前記スナバー回路は前記２次巻線Ｎ２に直接または交流的に並列に接続されることを特徴とする請求項１に記載のスイッチング電源回路。
【請求項３】
前記２次側回路は、
前記２次巻線と直接または交流的に並列に接続される２次側並列共振コンデンサを有することを特徴とする請求項１に記載のスイッチング電源回路。
【請求項４】
前記２次側回路は、
センタータップによって各々の巻線が接続される第１の２次巻線と第２の２次巻線とを有して形成され、
前記２次側直列共振回路は、
前記第１の２次巻線に直列に接続される第１の２次側直列共振コンデンサとで形成される第１の２次側直列共振回路と、前記第２の２次巻線に直列に接続される第２の２次側直列共振コンデンサとで形成される第２の２次側直列共振回路と、を有して構成され、
前記２次側直流出力電圧生成手段は、
前記第１の２次側直列共振コンデンサと前記第１の２次巻線との直列接続回路に並列に接続される第１のダイオードと、前記第１のダイオードに一端が接続される第１のインダクタと、前記第１のインダクタの他端に接続される前記２次側平滑コンデンサと、
前記第２の２次側直列共振コンデンサと前記第２の２次巻線との直列接続回路に並列に接続される第２のダイオードと、前記第２のダイオードに一端が接続される第２のインダクタと、前記第２のインダクタの他端に接続される前記２次側平滑コンデンサと、を有して、前記２次巻線に生ずる電圧を降圧するように形成されることを特徴とする請求項１に記載のスイッチング電源回路。
【請求項５】
前記１次側回路は、
前記１次側整流素子と前記１次側平滑コンデンサとの間に介在する力率改善回路を有し、
前記力率改善回路は、
前記１次側回路に流れる共振電流を前記１次側整流素子に対して一方向に流すために、前記１次側整流素子と前記１次巻線とに各々の端子が接続される高速ダイオードと、
前記１次側回路に流れる共振電流を前記１次側平滑コンデンサに対して一方向に流すために、前記１次巻線と前記１次側平滑コンデンサとに各々の端子が接続されるインダクタと、を有することを特徴とする請求項１に記載のスイッチング電源回路。
【請求項６】
前記１次側回路は、
前記１次側整流素子と前記１次側平滑コンデンサとの間に介在する力率改善回路を有し、
前記力率改善回路は、
前記１次側回路に流れる共振電流を前記１次側整流素子に対して一方向に流すために、前記１次側整流素子と前記コンバータトランスに巻回される３次巻線の一方の巻端との間にインダクタと高速ダイオードの直列接続回路が接続され、
前記１次側回路に流れる共振電流を前記１次側平滑コンデンサに対して一方向に流すために、前記コンバータトランスに巻回される前記３次巻線の他方の巻端に前記１次側平滑コンデンサが接続されることを特徴とする請求項１に記載のスイッチング電源回路。
【請求項７】
前記１次側回路は、
前記１次側整流素子と前記１次側平滑コンデンサとの間に介在する力率改善回路を有し、
前記力率改善回路は、
前記１次側回路に流れる共振電流を前記１次側整流素子に対して一方向に流すために、力率改善トランスの１次巻線に接続される高速ダイオードと、
前記１次側回路に流れる共振電流を前記１次側平滑コンデンサに対して一方向に流すために、前記コンバータトランスの前記１次巻線と前記１次側平滑コンデンサとの間に前記力率改善トランスの２次巻線が接続されることを特徴とする請求項１に記載のスイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種電子機器の電源として備えられるスイッチング電源回路に関する。
【背景技術】
【０００２】
直流電圧を昇圧および降圧させるコンバータである昇降圧コンバータの一例として、図４０に示すような、インダクタＬ１１、インダクタＬ１２、コンデンサＣ１１、コンデンサＣｏ１１、高速ダイオードＤｏ１１およびスイッチング素子Ｑ１１を備え、入力の電圧Ｅｉの電圧値を変換して負荷Ｒに出力直流電圧Ｅｏを供給するチューク（Ｃｕｋ）コンバータが知られている。チュークコンバータは、昇降圧コンバータとしての機能を有するのみならず、直流出力電圧に含まれるリップル電圧をゼロとする、所謂、ゼロリップルＤＣ―ＤＣコンバータである。以下、図面を引用して、チュークコンバータの動作原理の概要を説明する。
【０００３】
図４０に示すチュークコンバータは、図４１に示すようにインダクタＬ１１、コンデンサＣｏ１１、高速ダイオードＤｏ１２およびスイッチング素子Ｑ１２を備え、入力の電圧Ｅｉを昇圧して負荷Ｒに供給する電圧昇圧コンバータと、図４２に示すようにインダクタＬ１２、コンデンサＣｏ１１、高速ダイオードＤｏ１３およびスイッチング素子Ｑ１３を備え、入力の電圧Ｅｉを降圧して負荷Ｒに供給する降圧コンバータとを組み合わせたものと考えることができる。すなわち、コンデンサＣ１１によって昇圧コンバータと降圧コンバータとを結合したものと考えることができる。ここで、図４１に示す昇圧コンバータ、および、図４２に示す降圧コンバータの各々は、いずれも、周知の回路技術である。
【０００４】
また、図４０に示すチュークコンバータは、これと等価な回路であるトランスを有するコンバータに変形することができる。図４３に示す回路は、チュークコンバータと等価な回路であるトランスを有するコンバータを最終的に導くために、図４０に示す回路を書き換えたものであり、コンデンサＣ１１をコンデンサＣ２１とコンデンサＣ２２との直列接続回路で置き換えるものである。さらに、図４４に示す回路は、図４３に示す回路におけるコンデンサＣ２１とコンデンサＣ２２との接続点のフローティング電位をインダクタＬ１３によって固定するものである。図４５に示す回路は、図４４に示す回路におけるインダクタＬ１３を１次巻線Ｎ１と２次巻線Ｎ２とを有するトランスによって構成するものである。図４６に示す回路は、図４５に示す回路における、１次巻線Ｎ１と２次巻線Ｎ２とが有する機能を電圧変換機能とインダクタンス機能とに分離した、図４５と等価なる回路である。図４６に示す回路における、リーケージインダクタＬ１のインダクタンスの値は１次巻線Ｎ１に生じるインダクタンスの値と等しいものであり、リーケージインダクタＬ２のインダクタンスの値は２次巻線Ｎ２に生じるインダクタンスの値と等しいものである。また、図４６に示す回路における、１次巻線Ｎ１および２次巻線Ｎ２を巻回して形成されるトランスは、巻線比のみが意味を有する理想トランスである。
【０００５】
図４６に示す回路における、負荷Ｒの両端に生じるリップル電圧を零とする、ゼロリップル条件は、１次巻線Ｎ１の巻数／２次巻線Ｎ２の巻数として得られる巻数の比である巻数比ｎと、トランスの１次巻線Ｎ１と２次巻線Ｎ２との結合係数ｋとの関係を、巻数比ｎ＝結合係数ｋとなる関係とすることによって得られる。この条件を満たす場合における、１次側の電流ｉ１（図４６を参照）のスイッチング周期における電流波形を図４７に示す。図４７において、電流ｉ１が増加する領域はスイッチング素子Ｑ１１がオン（導通）となる期間に対応し、電流ｉ１が減少する領域はスイッチング素子Ｑ１１がオフ（切断）となる期間に対応するものである。また、図４８に２次側の電流ｉ２（図４６を参照）を示すが、図示されるように電流ｉ２は直流電流であり、負荷Ｒの両端に印加される電圧にはリップルが発生しない。しかしながら、このような条件を満たす巻数比ｎを有し、このような条件を満たすリーケージインダクタＬ１とリーケージインダクタＬ２と有するようにして形成される複合トランス（インテグレーテッドマグネテックストランス）の設計、製造は困難であった。この結果、直流の電圧Ｅｉ、負荷Ｒの変化に対して、ゼロリップルで動作する範囲は、狭いものであった。また、スイッチング素子Ｑ１１と高速ダイオードＤｏ１１は、いずれも、所謂、ハードスイッチング動作をしており、ノイズの発生レベルも大きいものであった。このように、ゼロリップルで動作する範囲が狭いことと、ノイズ対策の困難なことから、図４６に示す回路の実用化は困難視されていた。近年においては、チュークコンバータの発明者であるチューク博士は、このチュークコンバータを改良したテスラコンバータ（図示せず）の開発に成功している（例えば、特許文献１を参照）。このテスラコンバータは、図４５に示す回路における１次巻線Ｎ１と並列にアクテイブクランプ回路を付加し、高速ダイオードＤｏ１１に替えてＭＯＳ―ＦＥＴを用いる同期整流回路とし、ソフトスイッチング動作をさせるものである。
【０００６】
また、別の背景技術としては、図４９に示すスイッチング電源回路がある。このスイッチング電源回路は、１次側には、直流電源Ｅｉｎから直流電力を供給され、オンとオフとを繰り返すスイッチング素子Ｑ３１、ダイオードＤ３１、スイッチング素子Ｑ３２およびダイオードＤ３２とによって形成されるハーフブリッジ回路を備えている。１次巻線Ｎ１と２次巻線Ｎ２とは磁気的に疎結合とされ、これによって、１次巻線Ｎ１にはリーケージインダクタＬ１が生じ、２次巻線Ｎ１にはリーケージインダクタＬ２が生じる。このリーケージインダクタＬ１は、１次側部分電圧共振コンデンサＣ１とともに、部分電圧共振回路として機能する１次側部分電圧共振回路を形成する。また、このリーケージインダクタＬ１は、１次側直列共振コンデンサＣ５とともに電流共振回路として機能する１次側直列共振回路を形成する。このようにして、１次側については、部分電圧共振回路と電流共振回路とを有する複合共振形コンバータを構成している。
【０００７】
このスイッチング電源回路の２次側は、２次巻線Ｎ２に生じる交流電力を２次側整流素子Ｄｏによって整流して、２次側平滑コンデンサＣｏ１および２次側平滑コンデンサＣｏ２とインダクタＬ３１とで構成されるパイ型フィルタによって平滑して、出力直流電圧Ｅｏを得ている。出力直流電圧Ｅｏは制御回路１および発振・ドライブ回路２によって定電圧化される。
【０００８】
２次側整流素子Ｄｏは、高速ダイオードＤｏ１、高速ダイオードＤｏ２、高速ダイオードＤｏ３および高速ダイオードＤｏ４をブリッジ接続して形成されており、高速ダイオードＤｏ１ないし高速ダイオードＤｏ４の各々は、いずれも、ターンオフ時において、逆回復時間（ｔｒｒ）の影響によって、スパイク電圧を発生する。
【０００９】
図５０に図４９に示すスイッチング電源回路の各部の波形を示す。図５０の上段より下段に向かい、電流ＩＱ３１（図４９を参照）、電流Ｉｏ（図４９を参照）、電圧Ｅｏ１（図４９を参照）、電圧Ｅｏ２（図４９を参照）の各々を示す。ここで、上述したスパイク電圧は図５０に示す電圧Ｅｏ１に含まれるパルス状の電圧である。
【００１０】
このスパイク電圧は、出力直流電圧Ｅｏが供給される負荷が電子機器である場合には、これらの機器にノイズ障害を与え、電子機器の誤動作、性能劣化を引き起こす場合があり、好ましいものではない。図４９に示すスイッチング電源では、このような問題が生じることを回避して、よりスパイク電圧の量を少なくするために、上述したようにパイ型のフィルタ構成としている。
【００１１】
また、さらに別の背景技術としては、図５１に示すスイッチング電源回路がある。このスイッチング電源回路は、ハーフブリッジ接続されたスイッチング素子Ｑ３１、ダイオードＤ３１、スイッチング素子Ｑ３１およびダイオードＤ３２を有し、１次巻線Ｎ１および２次巻線Ｎ２を有するコンバータトランスＰＩＴを有し、１次側については、１次側部分電圧共振コンデンサＣ１と１次側直列共振コンデンサＣ５とを有してなる１次側部分電圧共振回路と１次側直列共振回路とを備え、２次側は２次巻線Ｎ２に生じる交流電力を２次側整流素子Ｄｏと２次側平滑コンデンサＣｏとで整流して出力直流電圧Ｅｏを得る複合共振コンバータである。
【００１２】
図５１に示すスイッチング電源回路では、コンバータトランスＰＩＴは１次巻線Ｎ１と２次巻線Ｎ２とを磁気的に疎結合として構成されており、結合係数は０．８５とされている。この結果として、１次巻線Ｎ１にはリーケージインダクタＬ１、２次巻線Ｎ２にはリーケージインダクタＬ２が生じ、リーケージインダクタＬ１は１次側部分電圧共振回路および１次側直列共振回路の構成部分となされている。また、１次側の直流電力は、交流電源ＡＣからの交流電力をフィルタコンデンサＣＬ１、フィルタコンデンサＣＬ２およびコモンモードチョークコイルＣＭＣからなるコモンモードフィルタを介して、１次側整流素子Ｄｉと１次側平滑コンデンサＣｉとで平滑して得られる。
【００１３】
図５２は、図５１に示すスイッチング電源回路の各部の波形を示すものであり、上段から順に、電圧Ｖ１（図５１を参照）、電流ＩＱ３１（図５１を参照）、電流Ｉ２（図５１を参照）、出力直流電圧Ｅｏに含まれる交流成分ΔＥｏ（図５１を参照）の各々を示すものである。
【００１４】
図５１に示すスイッチング電源回路では、出力直流電圧Ｅｏを一定とするための発振・ドライブ回路２から供給される信号の周波数の変化の範囲は広く、図５２に示す２次巻線に流れる電流Ｉ２の波形は滑らかで、正弦波に近いものであるが、２次側整流素子Ｄｏを形成する高速ダイオードＤｏ１ないし高速ダイオードＤｏ４は、逆回復時間（ｔｒｒ）を有する特性であるために、出力直流電圧Ｅｏの交流成分ΔＥｏには、図５２に図示するように、スイッチング周期の略１．２Ｖ程度の電圧値のスパイクが含まれる。
【００１５】
また、他の背景技術としては、図５３に示すスイッチング電源回路がある。このスイッチング電源回路は、スパイク電圧を抑圧するとともに、力率の改善も同時に図るものである。１次側は、ハーフブリッジ接続されたスイッチング素子Ｑ３１、ダイオードＤ３１、スイッチング素子Ｑ３１およびダイオードＤ３２を有し、１次側部分電圧共振コンデンサＣ１と１次側直列共振コンデンサＣ５とを有してなる１次側部分電圧共振回路と１次側直列共振回路とを備え、高速ダイオードＤ１、インダクタＬｉおよびコンデンサＣＮとからなる電力回生方式の力率改善回路を備えている。２次側は、２次側直列共振コンデンサＣ３を有して形成される２次側直列共振回路を備え、２次巻線Ｎ２に生じる交流電力を２次側整流素子Ｄｏと２次側平滑コンデンサＣｏとで整流して出力直流電圧Ｅｏを得る多重共振形コンバータである。この多重共振形コンバータのコンバータトランスＰＩＴの１次巻線Ｎ１と２次巻線Ｎ２との磁気的な結合係数は０．８とされ、リーケージインダクタＬ１と、リーケージインダクタＬ２とを得ている。
【００１６】
図５４、図５５は、図５３に示すスイッチング電源回路の各部の波形を示すものである。図５４は、上段から順に、電圧Ｖ１（図５３を参照）、電流ＩＱ３１（図５３を参照）、電流Ｉ２（図５３を参照）、電圧Ｅｏ１に含まれる交流成分ΔＥｏ１（図５３参照）の各々を示すものである。
【００１７】
図５５は、上段は、入力交流電圧ＶＡＣ（図５３を参照）、下段は、入力交流電流ＩＡＣ（図５３を参照）の各々を示すものである。
【００１８】
図５３に示すスイッチング電源回路では、発振・ドライブ回路２から供給される信号の負荷電力の変動に対する周波数の変化範囲は、１次側の共振回路の周波数および２次側の直列共振回路の共振周波数を適切に選択することによって狭くすることができるものであり、このようにして、入力交流電圧ＶＡＣの範囲を広くできるワイドレンジ対応とできるものである。また、力率改善回路を有するので、図５５に示す波形から明らかなように力率も改善される。しかしながら、図５４に示す交流成分ΔＥｏ１から明らかなように、略１Ｖ程度のスパイク電圧が含まれ、２次側平滑コンデンサＣｏ１に加えて、２次側平滑コンデンサＣｏ２およびインダクタＬ３１を追加したパイ型フィルタによって、このスパイク電圧を抑圧している。
【特許文献１】米国特許第６４６２９６２号明細書
【特許文献２】特開平６−１６９５６８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
図４６に示すチュークコンバータにおいては、上述したように、良好な特性を有する複合トランスを設計、製造することが困難である。また、これを改良したテスラコンバータにおいては、特許文献１に記載した回路構成では、１次側と２次側とに２つのコンバータ回路を備えるので、部品点数が多く、回路構成が複雑である。具体的には、３個のＭＯＳ−ＦＥＴと高速ダイオードが必要とされ、構成部品の点数が増大するとともに、依然として複合トランスの入手が困難であるという点についての根本的な解決はされていない。また、図４９および図５１に示すコンバータ回路においては、高速ダイオードＤｏ１ないし高速ダイオードＤｏ４の逆回復時間（ｔｒｒ）によって、高速ダイオードのターンオフ時に、電圧Ｅｏ１に、スイッチング周期で発生するスパイク電圧が発生する。このスパイク電圧の抑制対策として、さらに、インダクタＬ３１と２次側平滑コンデンサＣｏ２とで形成されるローパスフィルタが必要とされるが、負荷側に悪影響を与えることなく、インダクタＬ３１のインダクタンスと２次側平滑コンデンサＣｏ２のキャパシタンスとを選択することは困難が伴うものである。
【００２０】
本発は、上述の課題を解決し、構成部品の点数を少なくし、構成が困難な複合トランスを用いることなく、負荷に供給する出力直流電圧に含まれるリップル成分およびスパイク成分を小さなものとするスイッチング電源回路を提供するものである。
【課題を解決するための手段】
【００２１】
本発明のスイッチング電源回路は、交流電力を直流電力に変換する１次側整流素子と１次側平滑コンデンサとを有して形成される１次側整流回路で得られた直流電力を入力して交流電力を発生する１次側回路と、前記１次側回路で発生した交流電力を伝送するための１次巻線と２次巻線とが磁気的に疎結合とされて形成されるコンバータトランスと、前記２次巻線から負荷に定電圧の出力直流電圧を供給する２次側回路と、を備えるスイッチング電源回路であって、前記１次側回路は、前記１次巻線に交流電力を供給するハーフブリッジ接続とされ前記出力直流電圧を定電圧とするように制御される第１のスイッチング素子と第２のスイッチング素子と、前記コンバータトランスの１次巻線に生じるリーケージインダクと、前記第１のスイッチング素子に並列接続される１次側部分電圧共振コンデンサとで形成される１次側部分電圧共振回路と、前記コンバータトランスの１次巻線に生じるリーケージインダクタと、前記１次巻線に直列接続される１次側直列列共振コンデンサとで１次側直列共振周波数が支配されるようにして形成される１次側直列共振回路と、を具備し、前記２次側回路は、前記コンバータトランスの２次巻線に生じるリーケージインダクタと、前記２次巻線に直列接続される２次側直列共振コンデンサとで２次側直列共振周波数が支配されるようにして形成される２次側直列共振回路と、前記２次巻線に得られる交流電力を直流電力に変換して出力直流電圧を得る２次側直流出力電圧生成手段と、を具備し、前記２次側直流出力電圧生成手段は、前記２次側直列共振コンデンサと前記２次巻線との直列接続回路に並列に接続されるダイオードと、前記ダイオードに一端が接続されるインダクタと、前記インダクタの他端に接続される２次側平滑コンデンサと、を有して、前記２次巻線に生ずる電圧を降圧するように形成される。
【００２２】
このスイッチング電源回路では、１次側回路は、第１のスイッチング素子と第２のスイッチング素子とをハーフブリッジ接続として、コンバータトランスに交流電力を供給する。また、コンバータトランスの１次巻線に生じるリーケージインダクと、１次側部分電圧共振コンデンサとで形成される１次側部分電圧共振回路と、コンバータトランスの１次巻線に生じるリーケージインダクタと、この１次巻線に直列接続される１次側直列列共振コンデンサとで形成される１次側直列共振回路と、を具備し、２次側回路は、コンバータトランスの２次巻線に生じるリーケージインダクタと、２次巻線に直列接続される２次側直列共振コンデンサとで形成される２次側直列共振回路と、を具備するので、スイッチング損失が少ない多重共振形コンバータとして機能する。
【００２３】
また、２次側回路は、出力直流電流を得るための２次側直流出力電圧生成手段を具備し、この２次側直流出力電圧生成手段は、２次側直列共振コンデンサと２次巻線との直列接続回路に並列に接続されるダイオードと、このダイオードに一端が接続されるインダクタと、このインダクタの他端に接続される２次側平滑コンデンサと、を有して形成され、２次巻線に生ずる電圧を降圧する。２次側直流出力電圧生成手段は、このような接続態様を有して、出力直流電圧に含まれるリップル成分およびスパイク成分を小さなものとできる。
【発明の効果】
【００２４】
本発明によれば、構成部品の点数を少なくし、構成が困難な複合トランスを用いることなく、負荷に供給する出力直流電圧に含まれるリップル成分とスパイク成分とを低減するスイッチング電源回路を提供することができる。
【発明を実施するための最良の形態】
【００２５】
以下、図面に沿って発明を実施するための最良の形態である実施形態について説明をする。まず図１に沿って、基本となる実施形態のスイッチング電源回路の説明をした後、種々の変形例の実施形態について説明をする。
【００２６】
図１に示すスイッチング電源回路の概要を説明する。図１に示すスイッチング電源回路は、交流電源ＡＣから供給される交流電力を直流電力に変換する１次側整流素子Ｄｉと１次側平滑コンデンサＣｉとを有して形成される１次側整流回路で得られた直流電力を入力して交流電力を発生する１次側回路と、１次側回路で発生した交流電力を伝送するための１次巻線Ｎ１と２次巻線Ｎ２とが磁気的に疎結合とされて形成されるコンバータトランスＰＩＴと、２次巻線Ｎ２から負荷に定電圧の出力直流電圧Ｅｏを供給する２次側回路と、を備えるスイッチング電源回路である。
【００２７】
１次側回路は、ハーフブリッジ接続とされるスイッチング素子Ｑ１（第１のスイッチング素子）とスイッチング素子Ｑ２（第２のスイッチング素子）とを具備する。このスイッチング素子Ｑ１とスイッチング素子Ｑ２とは、出力直流電圧Ｅｏを定電圧とするように制御される。コンバータトランスＰＩＴの１次巻線Ｎ１に生じるリーケージインダクＬ１と、スイッチング素子Ｑ１に並列接続される１次側部分電圧共振コンデンサＣ１とで形成される１次側部分電圧共振回路と、リーケージインダクタＬ１と１次巻線に直列接続される１次側直列列共振コンデンサＣ５とで１次側直列共振周波数が支配されるようにして形成される１次側直列共振回路と、を具備している。
【００２８】
コンバータトランスＰＩＴの１次巻線Ｎ１と２次巻線Ｎ２とは磁気的に疎結合とされ、１次巻線Ｎ１と２次巻線Ｎ２の結合係数は、０．８以下とされている。
【００２９】
２次側回路は、コンバータトランスＰＩＴの２次巻線Ｎ２に生じるリーケージインダクタＬ２と、２次巻線Ｎ２に直列接続される２次側直列共振コンデンサＣ３とで２次側直列共振周波数が支配されるようにして形成される２次側直列共振回路と、２次巻線Ｎ２に得られる交流電力を直流電力に変換して出力直流電圧Ｅｏを得る２次側直流出力電圧生成手段と、を具備している。この２次側直流出力電圧生成手段は、２次側直列共振コンデンサＣ３と２次巻線Ｎ２との直列接続回路に並列に接続されるダイオードＤｏと、ダイオードＤｏに一端が接続されるインダクタＬｏと、インダクタＬｏの他端に接続される２次側平滑コンデンサＣｏと、を有して、２次巻線Ｎ２に生ずる電圧を降圧するように形成される。
【００３０】
図１に示すスイッチング電源回路について、入力側から出力側に至る電力経路についてより、詳細に順に説明する。まず、商用の交流電源ＡＣに対しては、フィルタコンデンサＣＬ１およびフィルタコンデンサＣＬ２とコモンモードチョークコイルＣＭＣとによるコモンモードノイズフィルタが形成されている。
【００３１】
そして、コモンモードノイズフィルタの出力側には、ダイオードＤｉ１、ダイオードＤｉ２、ダイオードＤｉ３およびダイオードＤｉ４をブリッジ接続として形成される１次側整流素子Ｄｉと、１次側平滑コンデンサＣｉと、から成る全波整流回路が１次側整流平滑回路として接続されている。この全波整流回路の入力側である、ダイオードＤｉ３のカソードとダイオードＤｉ１のアノードとの接続点と、ダイオードＤｉ４のカソードとダイオードＤｉ２のアノードとの接続点との各々に、商用の交流電源ＡＣからの交流電力を入力して、ダイオードＤｉ１のカソードとダイオードＤｉ３のカソードとの接続点と、ダイオードＤｉ４のアノードとダイオードＤｉ３のアノードとの接続点との各々から整流された電力が得られ、これを１次側平滑コンデンサＣｉで平滑するようになされている。すなわち、１次側整流素子Ｄｉと１次側平滑コンデンサＣｉとは、交流電力を整流し平滑して直流電力を発生する１次側整流回路として機能することとなる。
【００３２】
１次側平滑コンデンサＣｉの両端から、コンバ−タ部に直流電力が供給される。コンバ−タ部は、多重共振コンバ−タとして構成されている。この多重共振コンバ−タは、ハーフブリッジ接続とされ、１次側に部分電圧共振回路（１次側部分電圧共振回路）を有し、２次側にはスナバー回路と電流共振（２次側直列共振回路）とを有して構成されている。このように多重共振コンバ−タは、コンバータトランスＰＩＴを介して、１次側回路と２次側回路とを分離するようになされている。以下、１次側回路、２次側回路の順に説明をする。
【００３３】
多重共振コンバ−タの１次側回路は、以下のように構成されている。ハーフブリッジ回路とされるスイッチング素子Ｑ１とスイッチング素子Ｑ２との接続点は、１次側直列共振コンデンサＣ５を介して、コンバータトランスＰＩＴの１次巻線Ｎ１の一端に接続され、１次巻線Ｎ１の他端は接地されている。スイッチング素子Ｑ１は、ＭＯＳ−ＦＥＴとされており、そのドレイン−ソース間に対しては、ボディダイオードＤＤ１が並列に接続されている。ボディダイオードＤＤ１のアノードはスイッチング素子Ｑ１のソース、ボディダイオードＤＤ１のカソードはスイッチング素子Ｑ１のドレインと接続されている。また、スイッチング素子Ｑ２も同様に、ＭＯＳ−ＦＥＴとされており、そのドレイン−ソース間に対しては、ボディダイオードＤＤ２が並列に接続されている。ボディダイオードＤＤ２のアノードはスイッチング素子Ｑ２のソース、ボディダイオードＤＤ２のカソードはスイッチング素子Ｑ２のドレインと接続されている。ボディダイオードＤＤ１およびボディダイオードＤＤ２の各々は、ＭＯＳ−ＦＥＴの製造プロセス上、付随して形成される素子である。
【００３４】
また、スイッチング素子Ｑ１およびスイッチング素子Ｑ２をスイッチング駆動するために、発振・ドライブ回路２が設けられる。この発振・ドライブ回路２は、発振回路と駆動（ドライブ）回路とを有しており、発振・ドライブ回路２として、汎用のＩＣを用いることができる。発振・ドライブ回路２の発振回路は、所要周波数の発振信号を発生させ、駆動回路は、スイッチング素子Ｑ１およびスイッチング素子Ｑ２としてのＭＯＳ−ＦＥＴをスイッチング駆動するためのゲートを駆動する信号であるスイッチング駆動信号を生成して、各々のゲートに印加するようにされる。これにより、スイッチング素子Ｑ１およびスイッチング素子Ｑ２は、スイッチング駆動信号の周期（スイッチング周波数の逆数）で、連続的にスイッチング動作を行う。
【００３５】
制御回路１は、出力直流電圧Ｅｏをスイッチング周波数制御方式により安定化するために設けられる。この場合の制御回路１は、検出入力である出力直流電圧Ｅｏと、安定化するべき基準の電圧との差として得られる誤差電圧のレベル変化に応じた検出出力を発振・ドライブ回路２に供給する。発振・ドライブ回路２では、入力された制御回路１の検出出力に応じてスイッチング周波数が可変されるようにしてスイッチング素子Ｑ１およびスイッチング素子Ｑ２を駆動する。このためには、発振・ドライブ回路２の内部の発振回路により生成する発振信号の周波数を可変することになる。スイッチング素子Ｑ１とスイッチング素子Ｑ２とは、同時にオンとなることがないように駆動されている。
【００３６】
スイッチング素子Ｑ１およびスイッチング素子Ｑ２のスイッチング周波数が可変されることで、この変化する周波数に応じて１次側直列共振回路の共振インピーダンスが変化し、コンバータトランスＰＩＴの１次巻線Ｎ１から２次巻線Ｎ２側に伝送される電力量が変化する。この伝送される電力量の変化を利用して、これにより出力直流電圧Ｅｏのレベルを安定化させるように動作させる。ここで、１次側部分電圧共振回路は、スイッチング素子Ｑ１およびスイッチング素子Ｑ２のオンとオフの切替え点における電力損失を軽減するように作用する。なお、１次側回路と２次側回路とを絶縁分離するために、制御回路１にはフォトカプラ等を用いることもできる。
【００３７】
コンバータトランスＰＩＴは、直流電力をスイッチング素子Ｑ１およびスイッチング素子Ｑ２でスイッチングすることによって、再び交流にされた電力を２次側回路に伝送するために設けられる。ここで、再び交流電力とされたスイッチング出力の周波数は、例えば、商用の交流電源ＡＣの周波数の１０００倍以上に選ばれるので、コンバータトランスＰＩＴのサイズは小さなものとできる。このコンバータトランスＰＩＴは、図２に断面図を示す構造を有して構成されている。コンバータトランスＰＩＴは、フェライトを材料とするＥ字形状コア（図２に示す断面方向およびこれと直交する断面のいずれもが矩形であるコア、または、図２に示す断面方向は矩形であり、これと直交する断面は円形であるコア）を有している。コンバータトランスＰＩＴは、このように、フェライト材によるＥ字形状コアであるコアＣＲ１およびコアＣＲ２を組合せたＥＥ型コアまたはＥＥＲ型コア（コア断面の一方が円形である上述したコアを組み合わせたコア）を備え、１次側と２次側とで巻装部位を分割したうえで、１次巻線Ｎ１と、２次巻線Ｎ２を、ＥＥ型コアまたはＥＥＲ型コアの中央磁脚を覆うボビンＢの上に巻装している。
【００３８】
ここで、１次巻線Ｎ１と２次巻線Ｎ２とは、磁気的に疎結合とされている。磁気的に疎結合とは、１次巻線Ｎ１に鎖交する磁束と２次巻線Ｎ２に鎖交する磁束とのすべてが共通するものではなく、１次巻線Ｎ１または２次巻線Ｎ２のいずれかにのみ鎖交する磁束が存在することをいうものである。このように、疎結合とすることによって、１次巻線Ｎ１はリーケージインダクタＬ１として機能し、２次巻線Ｎ２はリーケージインダクタＬ２として機能することとなる。ここで、１次巻線Ｎ１と２次巻線Ｎ２との磁気的な結合を疎結合とするためのコンバータトランスＰＩＴは、図２に示すコアＣＲ１、コアＣＲ２の内磁脚を、２本の外磁脚よりも短くすることで実現することができる。
【００３９】
実施形態では、コンバータトランスＰＩＴのフェライトコアとしては、ＥＥＲ型コアを用い、ＥＥＲ型コアのコアサイズとしてはＥＥＲ−４０（コアの型番）を用いた。ＥＥＲ型コアの内磁脚のギャップとしては、ギャップ長１．４ｍｍに設定し、これによって１次巻線Ｎ１と２次巻線Ｎ２との磁気的な結合係数ｋの値としては、０．７の疎結合の状態を得るようにしている。コンバータトランスＰＩＴは、このような構造によって１次巻線Ｎ１に所定のインダクタンス値のリーケージインダクタＬ１を生じさせ、２次巻線Ｎ２に所定のインダクタンス値のリーケージインダクタＬ２を生じさせる。また、１次巻線Ｎ１と２次巻線Ｎ２とは加極性接続とされている（図１の巻線端に付与された黒丸を参照）。
【００４０】
そして、リーケージインダクタＬ１と１次側部分電圧共振コンデンサＣ１とによって１次側部分電圧共振周波数が支配される１次側部分電圧共振回路を形成する。１次側部分電圧共振周波数が支配されるとは、リーケージインダクタＬ１と１次側部分電圧共振コンデンサＣ１とによって１次側部分電圧共振周波数が略定められることをいうものであり、例えば、この部分電圧共振回路に含まれる１次側直列共振コンデンサＣ５は、共振周波数に影響を与えないことをいうものである。その理由は１次側部分電圧共振コンデンサＣ１のキャパシタンスの値に比べて１次側直列共振コンデンサＣ５のキャパシタンスの値は大きく、１次側部分電圧共振回路において、交流的には、１次側直列共振コンデンサＣ５は短絡とみなせるので、スイッチング素子Ｑ１と並列に接続される１次側部分電圧共振コンデンサＣ１は、交流的には１次巻線Ｎ１と並列に接続されていることとなり、１次巻線Ｎ１のリーケージインダクタＬ１と１次側部分電圧共振コンデンサＣ１のキャパシタンスとで１次側部分電圧共振回路が形成されることと等価とみなせるからである。
【００４１】
ここで、１次巻線Ｎ１の巻数は４５Ｔ（ターン）とした。また、１次側部分電圧共振コンデンサＣ１のキャパシタンスの値は３３０ｐＦ（ピコ・ファラッド）とした。また、１次側直列共振コンデンサＣ５のキャパシタンスの値は０．１２μＦ（マイクロファラッド）とされている。また、リーケージインダクタＬ１のインダクタンスの値は３３０μＨ（マイクロヘンリ）である。このようにして、図１に示す実施形態のスイッチング電源回路の１次側は、１次巻線Ｎ１に発生するリーケージインダクタＬ１と１次側部分電圧共振コンデンサＣ１とで１次側部分電圧共振回路が形成され、１次巻線Ｎ１に発生するリーケージインダクタＬ１と１次側直列共振コンデンサＣ５とで１次側直列共振回路が形成される。
【００４２】
次に、２次側回路について説明をする。コンバータトランスＰＩＴの２次巻線Ｎ２には、並列にスナバーコンデンサＣｓと抵抗Ｒｓとの直列接続回路が接続され、本実施形態では、抵抗Ｒｓの値は１ｋΩ（キロオーム）とし、スナバーコンデンサＣｓのキャパシタンスの値は２２００ｐＦとしている。このスナバーコンデンサＣｓと抵抗Ｒｓとの直列接続回路はスナバー回路として機能して、２次側に発生するスパイク電圧を吸収する作用を有する。２次巻線Ｎ２の巻き数は６０Ｔとしている。そして、リーケージインダクタＬ２のインダクタンスの値としては、５４０μＨを得ている。
【００４３】
また、スイッチング電源回路の２次側には、電流共振回路として作用する２次側直列共振回路が設けられており、この２次側直列共振回路は、リーケージインダクタＬ２のインダクタンスの値と２次側直列共振コンデンサＣ３のキャパシタンスの値とで略２次側直列共振周波数が支配されるようにして形成される。２次側直列共振コンデンサＣ３のキャパシタンスの値は０．０３３μＦとしている。
【００４４】
また、スイッチング電源回路の２次側には、高速ダイオードＤｏとローパスフィルタとして機能するインダクタＬｏおよび２次側平滑コンデンサＣｏを備える。インダクタＬｏは、例えば、図２に示すコンバータトランスと同様の構造を有し、巻線としては、１の巻線のみがボビンＢに巻装されている構造を採用することができる。本実施形態では、コア材としてはＥＥ−２５（コアの型番）を用い、中央磁脚のギャップは０．８ｍｍとして、インダクタＬｏのインダクタンスの値は、５８５μＨとした。また、２次側平滑コンデンサＣｏのキャパシタンスの値は１０００μＦとした。ここで、高速ダイオードＤｏ、インダクタＬｏおよび２次側平滑コンデンサＣｏの接続態様は、周知技術である降圧コンバータと同様な接続態様を有しており、電圧を降圧する機能を有する。
【００４５】
２次巻線Ｎ２に生じる電圧Ｖ２が正である場合には、２次巻線Ｎ２、２次側直列共振コンデンサＣ３、インダクタＬｏ、２次側平滑コンデンサＣｏ、２次巻線Ｎ２の順序で電流Ｉｏが流れ、２次巻線Ｎ２に生じる電圧Ｖ２が負である場合には、２次巻線Ｎ２、高速ダイオードＤｏ、２次側直列共振コンデンサＣ３、２次巻線Ｎ２の順序で電流Ｉ３が流れるとともに、インダクタＬｏ、２次側平滑コンデンサＣｏ、高速ダイオードＤｏの順に電流Ｉｏが流れる。また、スナバー回路には、ほとんど電流が流れないので、スナバー回路が問題となる程の電力損失を生じることはない。
【００４６】
ここで、インダクタＬｏのインダクタンスの値をリーケージインダクタＬ２のインダクタンスの値よりも大きく選定すると、インダクタＬｏに流れる電流の波形を電流連続モードの正弦波形状とすることができる。このような電流波形とすることによって、２次側平滑コンデンサＣｏの両端の出力直流電圧Ｅｏに生じる交流電圧成分ΔＥｏに含まれるリップル電圧の大きさを減少させることができる。また、このような電流波形とすることによって、高速ダイオードＤｏの逆回復時間（ｔｒｒ）の影響によって生じるスパイク電圧の大きさも大幅に減少させることができる。
【００４７】
図１に示すスイッチング電源回路は、入力交流電圧ＶＡＣの範囲は、８５Ｖから２６４Ｖの範囲とし、負荷電力Ｐｏの範囲は０Ｗから２５０Ｗの範囲とし、出力直流電圧Ｅｏは１５０Ｖとする仕様を有するものである。
【００４８】
図３は、スイッチング周期における図１に示す回路の各部の動作波形を示す図である。図３に示す波形は、上段から下段に向かい、電圧Ｖ１（図１を参照）、電流ＩＱ１（図１を参照）、電流Ｉ１（図１を参照）、電圧Ｖ２（図１を参照）、電圧Ｖ３（図１を参照）、電流Ｉ３（図１を参照）、電流Ｉｏ（図１を参照）、出力直流電圧Ｅｏ（図１を参照）に含まれる交流電圧成分ΔＥｏの各々を示すものである。ここで、図３に示す各部の波形は、負荷電力が２５０Ｗ、入力交流電圧ＶＡＣが１００Ｖにおけるものである。
【００４９】
図４に示す波形も同様に、スイッチング周期における図１に示す回路の各部の動作波形を示す図である。図４に示す波形は、上段から下段に向かい、図３と同様に、電圧Ｖ１、電流ＩＱ１、電流Ｉ１、電圧Ｖ２、電圧Ｖ３、電流Ｉ３、電流Ｉｏ、出力直流電圧Ｅｏ交流電圧成分ΔＥｏの各々を示すものである。ここで、図４に示す各部の波形は、負荷電力が０Ｗ、入力交流電圧ＶＡＣが１００Ｖにおけるものである。
【００５０】
図５は、図１に示す実施形態のスイッチング電源回路の、負荷電力Ｐｏを横軸にして、負荷電力Ｐｏの値が０Ｗから２５０Ｗまでの範囲における、スイッチング素子Ｑ１およびスイッチング素子Ｑ２を駆動する信号の繰り返しの周波数ｆｓ、電力変換効率ηＡＣ→ＤＣの各々を示している。図５において点線で示す各々のグラフは入力交流電圧が２３０Ｖにおける場合であり、実線で示す各々のグラフは入力交流電圧が１００Ｖにおける場合である。また、一点鎖線は、背景技術と示すスイッチング電源回路と同様なスイッチング電源回路の一例において、入力交流電圧ＶＡＣの値として１００Ｖで動作させる場合のグラフである。
【００５１】
図３に示す実験結果から得られた事実からリップル電圧については以下のことが分かる。図１に示す回路におけるリップル電圧の値と背景技術としての図４９とに示す回路におけるリップル電圧の値とを比較する。図４９に示す回路においては、電圧Ｅｏ１を出力直流電圧とする場合には、図５０に示す電圧Ｅｏ１から見て取れるようにリップル電圧の値は０．３Ｖ程度である。一方、図１に示す回路においては、図３に示す交流電圧成分ΔＥｏから見て取れるようにリップル電圧の値は０．１５Ｖ程度と小さなものとなっている。
【００５２】
また、図３に示す実験結果から得られた事実からスパイク電圧については以下のことが分かる。スパイク電圧の大きさは、図５０に示す電圧Ｅｏ１から見て取れるように１．２Ｖ程度であるが、図３に示す交流電圧成分ΔＥｏから見て取れるように、図１に示す回路におけるスパイク電圧の大きさは、検知することができない程小さなものとなっている。
【００５３】
このことは、図４９に示すようなパイ型（π型）のフィルタを用いなくても、図１に示すスイッチング電源回路においては良好なるリップル電圧特性とスパイク電圧特性とが得られることを示している。すなわち、インダクタＬｏと２次側平滑コンデンサＣｏとによって形成される実施形態のフィルタは、部品点数が少なく、良好なる交流電圧成分ΔＥｏの減衰特性を呈することを示している。
【００５４】
実施形態として図１に示すスイッチング電源回路では、１次側は、ハーフブリッジ結合の複合共振コンバータ、２次側は、２次側直列共振回路とを有している。さらに、降圧コンバータとして構成され、この降圧コンバータは電流連続モードで動作させるようにしている。このように構成することによって、交流電圧成分ΔＥｏに含まれるスイッチング周期のリップル電圧の大きさを小さくできる。また、出力直流電圧Ｅｏに含まれるスパイク電圧の大きさも小さくできる。したがって、背景技術におけるようなパイ型のフィルタの構成は不要とできる。
【００５５】
実施形態として図１に示すスイッチング電源回路では、さらに、２次側回路には、スナバー回路（Ｒ−Ｃスナバー回路）を有し、さらに、スパイク電圧の大きさを小さくしている。
【００５６】
また、背景技術に示すチュークコンバータおよびテスラコンバータでは、出力直流電圧の定電圧はＰＷＭ制御であり、入力側の電圧、負荷電力の変動によって、リップル電圧が増加するが、図１に示す回路ではＰＦＭ制御としているので、入力側の電圧等によって、リップル電圧およびスパイク電圧の大きさは、ほとんど変化することがなく、負荷電力の減少にともなって、リップル電圧およびスパイク電圧の大きさは減少する。
【００５７】
また、背景技術に示すテスラコンバータでは、アクテイブクランプ回路と同期整流回路との追加によって、ＭＯＳ−ＦＥＴと高速ダイオードとをさらに追加することが必要となるが、図１に示す回路では、少ない部品点数で、リップル電圧およびスパイク電圧の大きさを小さいものとすることができる。
【００５８】
「実施形態の変形例」
以下において、実施形態のスイッチング電源回路の種々の変形例を示す。以下の説明における各部について、図１に示すと同様の部分には図１と同一の符号を付して説明を省略する。以下における変形例の各々は、上述した図１に示す回路において発揮されると同様に、少ない部品点数で、リップル電圧およびスパイク電圧の大きさを小さいものとすることができるという効果を奏するものである。
【００５９】
図６、図７に示す回路は、図１に示す回路の２次側を変形する変形例のスイッチング電源回路について、その２次側のみを示す図である。
【００６０】
図６では、コンバータトランスＰＩＴの１次巻線Ｎ１と２次巻線Ｎ２との極性の関係が、図１におけるものとは、異なっている。すなわち、図１においては、１次巻線Ｎ１と２次巻線Ｎ２との極性の関係は加極性とされたが、図６においては、１次巻線Ｎ１と２次巻線Ｎ２との極性の関係は減極性とされている（１次巻線Ｎ１および２次巻線Ｎ２に付された黒丸を参照）。この場合においては、電圧Ｖ３と電流Ｉｏとの各々は、図３および図４に示すものと比べてその位相が１８０度進んだものとなる。
【００６１】
また、図７に示す回路においては、スナバー回路の位置が図１に示す回路とは異なっている。図１では、スナバーコンデンサＣｓと抵抗Ｒｓとの直列接続回路として形成されるスナバー回路が直接に２次巻線Ｎ２に並列接続されているが、図７に示す回路においては、スナバー回路が２次側直列共振コンデンサＣ３と２次巻線Ｎ２との直列接続回路と並列に接続されている。すなわち、図１、図６に示す回路においては、スナバー回路は２次巻線Ｎ２に直接並列に接続されているのに対して、図７に示す回路においては、スナバー回路は２次側直列共振コンデンサＣ３を介して、２次巻線Ｎ２に交流的に並列に接続されている。
【００６２】
図８に示す回路は、図１に示す回路の変形例のスイッチング電源回路である。図８に示すスイッチング電源回路は、１次側の接続態様については、図１に示す回路と同様であり、２次側の接続態様が図１に示す回路とは異なるものである。
【００６３】
図８に示す回路では、コンバータトランスＰＩＴはセンタータップによって各々の巻線が接続される２次巻線Ｎ２（第１の２次巻線Ｎ２）と２次巻線Ｎ２’（第２の２次巻線Ｎ２’）とを有して形成されている。この２次巻線Ｎ２および２次巻線Ｎ２’の各々は、１次巻線Ｎ１と疎結合とされており、この結果として、２次側回路は、２次巻線Ｎ２に生じるリーケージインダクタＬ２および２次巻線Ｎ２’生じるリーケージインダクタＬ２’を有するものとなされる。
【００６４】
２次側回路は、上述した、２次巻線Ｎ２と２次巻線Ｎ２’の直列接続の両端に、スナバーコンデンサＣｓと抵抗Ｒｓの直列接続回路が接続されている。また、２次側回路は、リーケージインダクタＬ２（第１の２次側リーケージインダクタ）と２次巻線Ｎ２（第１の２次巻線）に直列に接続される２次側直列共振コンデンサＣ３（第１の２次側直列共振コンデンサ）とで２次側直列共振周波数（第１の２次側直列共振周波数）が支配されるようにして形成される２次側直列共振回路（第１の２次側直列共振回路）を具備し、リーケージインダクタＬ２’（第２の２次側リーケージインダクタ）と２次巻線Ｎ２’（第２の２次巻線）に直列に接続される２次側直列共振コンデンサＣ３’（第２の２次側直列共振コンデンサ）とで２次側直列共振周波数（第２の２次側直列共振周波数）が支配されるようにして形成される２次側直列共振回路（第２の２次側直列共振回路）を具備する。本実施形態では、リーケージインダクタＬ２とリーケージインダクタＬ２’との各々のインダクタンスの値を等しく設定し、２次側直列共振コンデンサＣ３と２次側直列共振コンデンサＣ３’との各々のキャパシタンスの値を等しく設定し、第１の２次側直列共振周波数と第２の２次側直列共振回路との各々の共振周波数を等しく設定している。
【００６５】
また、２次側回路は、降圧コンバータ（第１の降圧コンバータ）として機能させるための高速ダイオードＤｏ（第１の高速ダイオード）とインダクタＬｏ（第１のインダクタ）と２次側平滑コンデンサＣｏとを具備している。また、２次側回路は、降圧コンバータ（第２の降圧コンバータ）として機能させるための高速ダイオードＤｏ’（第２の高速ダイオード）とインダクタＬｏ’（第２のインダクタ）と上述した２次側平滑コンデンサＣｏとを具備している。ここで、２次側平滑コンデンサＣｏを２つの降圧コンバータ（第１の降圧コンバータと第２の降圧コンバータ）で共用しているので、各々の降圧コンバータは並列接続されていることと等価な作用をする。
【００６６】
このようにして、図８に示すスイッチング電源回路は、１次側は、ハーフブリッジ接続を有し、部分電圧共振と電流共振とを用いる複合共振コンバータとして形成され、２次側は、センタータップによって直列接続される２つの２次巻線の両端にスナバーコンデンサＣｓを接続し、各々の２次巻線と直列に２次側直列共振コンデンサＣ３および２次側直列共振コンデンサＣ３’を接続して、多重共振形コンバータとして構成されている。また、この多重共振形コンバータは、２次側には、高速ダイオードＤｏとインダクタＬｏと２次側平滑コンデンサＣｏとから構成される降圧形コンバータを有するとともに、高速ダイオードＤｏ’とインダクタＬｏ’と２次側平滑コンデンサＣｏとから構成される降圧形コンバータとを有して形成されている。
【００６７】
この２次側回路の作用を説明する。２次巻線Ｎ２に生じる電圧が負であるときには、２次巻線Ｎ２から高速ダイオードＤｏ、２次側直列共振コンデンサＣ３に対して電流が流れるとともに、２次巻線Ｎ２’に生じる電圧が正となって、２次巻線Ｎ２’、２次側直列共振コンデンサＣ３’、インダクタＬｏ’、２次側平滑コンデンサＣｏの経路で電流Ｉｏが流れる。また、２次巻線Ｎ２’に生じる電圧が負であるときには、２次巻線Ｎ２’から高速ダイオードＤｏ’、２次側直列共振コンデンサＣ３’に対して、電流が流れるとともに、２次巻線Ｎ２に生じる電圧が正となって、２次巻線Ｎ２、２次側直列共振コンデンサＣ３、インダクタＬｏ、２次側平滑コンデンサＣｏの経路で電流が流れる。このようにして、この多重共振コンバータは、２次側は両波整流方式の整流回路とみなせることとなる。
【００６８】
図８に示す回路の仕様は、入力交流電圧ＶＡＣは８５Ｖから２６４Ｖの範囲とされ、負荷電力Ｐｏの範囲は０Ｗから２５０Ｗの範囲とされ、出力直流電圧Ｅｏは１５０Ｖとされている。このような仕様を満たすために、図８に示す回路の各部の定数は以下のように定められている。
【００６９】
１次側回路の各部については、コンバータトランスＰＩＴは、コア材として、ＥＥＲ−４０（コア型番）ギャップは１．４ｍｍ、１次巻線Ｎ１は４５Ｔ、１次巻線Ｎ１と２次巻線Ｎ２との結合係数は０．７、１次巻線Ｎ１と２次巻線Ｎ２’との結合係数も同様に０．７に設定されている。そして、リーケージインダクタＬ１のインダクタンスの値として３３０μＨを得ている。また、１次側部分電圧共振コンデンサＣ１のキャパシタンスの値は３３０ｐＦ、１次側直列共振コンデンサＣ５のキャパシタンスの値は０．１２μＦとしている。
【００７０】
２次側回路の各部については、２次巻線Ｎ２の巻き数は３０Ｔ、２次巻線Ｎ２’の巻き数も同様に３０Ｔとしている。そして、リーケージインダクタＬ２およびリーケージインダクタＬ２’のインダクタンスの値として、各々、２７０μＨを得ている。また、スナバーコンデンサＣｓのキャパシタンスの値は２２０ｐＦとし、抵抗Ｒｓは２．２ｋΩとしている。また、２次側直列共振コンデンサＣ３のキャパシタンスおよび２次側直列共振コンデンサＣ３’の各々のキャパシタンスの値は０．０６８μＦである。また、インダクタＬｏおよびインダクタＬｏ’の各々のインダクタンスの値は４００μＨ、２次側平滑コンデンサＣｏのキャパシタンスの値は１０００μＦとした。インダクタＬｏおよびインダクタＬｏ’の各々は、コア材としてＥＥ−２５（コアの型番）を用い、ギャップは０．８ｍｍとして実現した。
【００７１】
ここで、インダクタＬｏおよびインダクタＬｏ’の各々のインダクタンスの値をリーケージインダクタＬ２およびリーケージインダクタＬ２’の各々のインダクタンスの値よりも大きく選定すると、インダクタＬｏおよびインダクタＬｏ’に流れる電流の波形を電流連続モードの正弦波形状とすることができる。このような電流波形とすることによって、２次側平滑コンデンサＣｏの両端の交流電圧成分ΔＥｏに含まれるリップル電圧の大きさを減少させることができる。また、このような電流波形とすることによって、高速ダイオードＤｏおよび高速ダイオードＤｏ’の逆回復時間（ｔｒｒ）の影響によって生じるスパイク電圧の値も大幅に減少させることができる。
【００７２】
図９は、スイッチング周期における図８に示す回路の各部の動作波形を示す図である。図９に示す波形は、上段から下段に向かい、電圧Ｖ１（図８を参照）、電流ＩＱ１（図８を参照）、電流Ｉ１（図８を参照）、電圧Ｖ２（図８を参照）、電圧Ｖ３（図８を参照）、電流Ｉ３（図８を参照）、電流Ｉｏ（図８を参照）、出力直流電圧Ｅｏ（図８を参照）に含まれる交流電圧成分ΔＥｏの各々を示すものである。ここで、図８に示す各部の波形は、負荷電力が２５０Ｗ、入力交流電圧ＶＡＣが１００Ｖにおけるものである。
【００７３】
図１０に示す波形も同様に、スイッチング周期における図８に示す回路の各部の動作波形を示す図である。図１０に示す波形は、上段から下段に向かい、図９と同様に、電圧Ｖ１、電流ＩＱ１、電流Ｉ１、電圧Ｖ２、電圧Ｖ３、電流Ｉ３、電流Ｉｏ、出力直流電圧Ｅｏ交流電圧成分ΔＥｏの各々を示すものである。ここで、図１０に示す各部の波形は、負荷電力が０Ｗ、入力交流電圧ＶＡＣが１００Ｖにおけるものである。
【００７４】
図１１は、図８に示す実施形態のスイッチング電源回路の、負荷電力Ｐｏを横軸にして、負荷電力Ｐｏの値が０Ｗから２５０Ｗまでの範囲における、スイッチング素子Ｑ１およびスイッチング素子Ｑ２を駆動する信号の繰り返しの周波数ｆｓ、電力変換効率ηＡＣ→ＤＣの各々を示している。図１１において点線で示す各々のグラフは入力交流電圧が２３０Ｖにおける場合であり、実線で示す各々のグラフは入力交流電圧が１００Ｖにおける場合である。また、一点鎖線は、背景技術と示すスイッチング電源回路と同様なスイッチング電源回路を入力交流電圧ＶＡＣの値として１００Ｖで動作させる場合のグラフである。
【００７５】
図１２に示すのは、スイッチング電源回路の２次側回路のみを示す図であり、図８の回路図に示す回路の変形例であり、多重コンバータとしての１次側回路は図１および図８に示すと同様であり、２次側回路のみが、異なるものである。２次側回路は、図８に示す回路では２次巻線Ｎ２および２次巻線Ｎ２’の両方の巻端にスナバー回路が接続されていたのに対して、２次巻線Ｎ２、２次巻線Ｎ２’２次側直列共振コンデンサＣ３、および２次側直列共振コンデンサＣ３’の直列接続回路にスナバー回路が接続されている点が図１２に示す回路の特徴点である。
【００７６】
このように、スナバー回路が２次側直列共振コンデンサＣ３、および２次側直列共振コンデンサＣ３’を介して、２次巻線Ｎ２および２次巻線２’に交流的に並列に接続されている場合にもスナバー回路として十分に機能するものであり、２次側直列共振回路の動作にスナバー回路はほとんど影響を与えるものではない。
【００７７】
図１３に示すのは、スイッチング電源回路の２次側回路のみを示す図であり、図８の回路図に示す回路の変形例であり、多重コンバータとしての１次側回路は図１および図８に示すと同様であり、２次側回路のみが、異なるものである。図１３では、インダクタＬｏとインダクタＬｏ’と個別の部品として構成することなく、複合チョークコイルとして同一コアに第１の巻線と第２の巻線とを施し、第１の巻線と第２の巻線とを磁気的に疎結合としてインダクタＬｏおよびインダクタＬｏ’として機能させるものである。
【００７８】
図１４に示すスイッチング電源回路は、図１に示すスイッチング電源回路の変形例である。図１４に示す回路では、１次側の接続態様については、図１のスイッチング電源回路と同様である。２次側回路については、スナバー回路に替えて２次側並列共振回路を備える点で図１に示す回路とは異なる。
【００７９】
図１４に示すスイッチング電源回路は、入力交流電圧ＶＡＣの範囲は８５Ｖから２６４Ｖとされ、負荷電力Ｐｏの範囲は０Ｗから２５０Ｗの範囲とされ、出力直流電圧Ｅｏは１５０Ｖとされている。このような仕様を実現するために、図１４に示す回路における、具体的な諸定数について説明する。
【００８０】
コンバータトランスＰＩＴのフェライトコアとしては、ＥＥＲ型コアを用い、ＥＥＲ型コアのコアサイズとしてはＥＥＲ−４０（コアの型番）を用いた。ＥＥＲ型コアの内磁脚のギャップとしては、ギャップ長１．４ｍｍに設定し、これによって１次巻線Ｎ１と２次巻線Ｎ２との磁気的な結合係数ｋの値としては、０．７の疎結合の状態を得るようにしている。１次巻線Ｎ１の巻数は４５Ｔとし、リーケージインダクタＬ１の値として３３０μＨを得ている。１次側部分電圧共振コンデンサＣ１のキャパシタンスの値は３３０ｐＦとし、１次側直列共振コンデンサＣ５のキャパシタンスの値は０．１２μＦとした。
【００８１】
２次巻線Ｎ２の巻き数は６０Ｔとし、２次側並列共振コンデンサＣ２のキャパシタンスの値は０．０２２μＦとし、２次側直列共振コンデンサＣ３のキャパシタンスの値は０．０４７μＦとし、２次側平滑コンデンサＣｏのキャパシタンスの値は１０００μＦとした。また、インダクタＬｏのコア材はＥＥ−２５（コアの型番）とし、ギャップを０．８ｍｍとして、インダクタＬｏのインダクタンスの値としては５８５μＨを得ている。
【００８２】
この２次側回路は以下のように動作する。２次巻線Ｎ２に生じる電圧Ｖ２が正である場合には、２次巻線Ｎ２、２次側直列共振コンデンサＣ３、インダクタＬｏ、２次側平滑コンデンサＣｏ、２次巻線Ｎ２の順序で電流Ｉｏが流れ、２次巻線Ｎ２に生じる電圧Ｖ２が負である場合には、２次巻線Ｎ２、高速ダイオードＤｏ、２次側直列共振コンデンサＣ３、２次巻線Ｎ２の順序で電流Ｉ３が流れるとともに、インダクタＬｏ、２次側平滑コンデンサＣｏ、高速ダイオードＤｏの順に電流Ｉｏが流れる。
【００８３】
ここで、インダクタＬｏのインダクタンスの値をリーケージインダクタＬ２のインダクタンスの値よりも大きく選定すると、インダクタＬｏに流れる電流の波形を電流連続モードの正弦波形状とすることができる。このような電流波形とすることによって、２次側平滑コンデンサＣｏの両端の出力直流電圧Ｅｏに生じる交流電圧成分ΔＥｏに含まれるリップル電圧の大きさを減少させることができる。また、このような電流波形とすることによって、高速ダイオードＤｏの逆回復時間（ｔｒｒ）の影響によって生じるスパイク電圧の大きさも大幅に減少させることができる。図１に示すスイッチング電源回路においては、スナバー回路を具備することによって、さらに、出力直流電圧Ｅｏに含まれるスパイク電圧の大きさ小さなものとしたが、図１４に示すスイッチング電源回路においては、２次側並列共振回路を具備することによって、２次側に流れる電流を滑らかのものとして、さらに、出力直流電圧Ｅｏに含まれるスパイク電圧の大きさ小さなものとした。
【００８４】
図１５は、スイッチング周期における図１４に示す回路の各部の動作波形を示す図である。図１５に示す波形は、上段から下段に向かい、電圧Ｖ１（図１４を参照）、電流ＩＱ１（図１４を参照）、電流Ｉ１（図１４を参照）、電圧Ｖ２（図１４を参照）、電圧Ｖ３（図１４を参照）、電流Ｉ３（図１４を参照）、電流Ｉｏ（図１４を参照）、出力直流電圧Ｅｏ（図１４を参照）に含まれる交流電圧成分ΔＥｏの各々を示すものである。ここで、図１５に示す各部の波形は、負荷電力が２５０Ｗ、入力交流電圧ＶＡＣが１００Ｖにおけるものである。
【００８５】
図１６に示す波形も同様に、スイッチング周期における図１４に示す回路の各部の動作波形を示す図である。図１６に示す波形は、上段から下段に向かい、図１５と同様に、電圧Ｖ１、電流ＩＱ１、電流Ｉ１、電圧Ｖ２、電圧Ｖ３、電流Ｉ３、電流Ｉｏ、出力直流電圧Ｅｏ交流電圧成分ΔＥｏの各々を示すものである。ここで、図１６に示す各部の波形は、負荷電力が０Ｗ、入力交流電圧ＶＡＣが１００Ｖにおけるものである。
【００８６】
図１７は、図１４に示す実施形態のスイッチング電源回路の、負荷電力Ｐｏを横軸にして、負荷電力Ｐｏの値が０Ｗから２５０Ｗまでの範囲における、スイッチング素子Ｑ１およびスイッチング素子Ｑ２を駆動する信号の繰り返しの周波数ｆｓ、電力変換効率ηＡＣ→ＤＣの各々を示している。図１７において点線で示す各々のグラフは入力交流電圧が２３０Ｖにおける場合であり、実線で示す各々のグラフは入力交流電圧が１００Ｖにおける場合である。また、一点鎖線は、背景技術と示すスイッチング電源回路と同様なスイッチング電源回路を入力交流電圧ＶＡＣの値として１００Ｖで動作させる場合のグラフである。
【００８７】
図１８ないし図２１に示す各々の回路は、図１４に示す回路の２次側を変形する変形例のスイッチング電源回路について、その２次側のみを示す図である。
【００８８】
図１８では、コンバータトランスＰＩＴの１次巻線Ｎ１と２次巻線Ｎ２との極性の関係が、図１４におけるものとは、異なっている。すなわち、図１４においては、１次巻線Ｎ１と２次巻線Ｎ２との極性の関係は加極性とされたが、図１８においては、１次巻線Ｎ１と２次巻線Ｎ２との極性の関係は減極性とされている（１次巻線Ｎ１および２次巻線Ｎ２に付された黒丸を参照）。
【００８９】
また、図１９に示す回路においては、２次側並列共振コンデンサＣ２が高速ダイオードＤｏと並列に接続されている点が、図１４に示す回路とは異なっている。すなわち、図１４、図１８に示す回路では２次巻線Ｎ２に２次側並列共振コンデンサが直接に並列に接続されているのに対して、図１９に示す回路では２次側並列共振コンデンサＣ２が２次側直列共振コンデンサＣ３を介して、交流的に２次巻線Ｎ２に並列に接続されている。このような接続態様によって、２次側直列共振コンデンサＣ３のキャパシタンスの値は０．０４７μＦであり、２次側並列共振コンデンサＣ２のキャパシタンスの値は０．０２２μＦであり、両者のキャパシタンスの値は近いものであるために、２次側並列共振周波数は、２次側直列共振コンデンサＣ３のキャパシタンスの値によって影響を受けるものの、２次側の共振回路は、電圧共振回路として機能する２次側並列共振回路と、電流共振回路として機能する２次側直列共振回路と、を有して、かつ、２次側回路は降圧コンバータとしても機能し、実施形態のスイッチング電源回路が有する共通の効果を発揮するものである。
【００９０】
図２０に示す回路では、コンバータトランスＰＩＴはセンタータップによって各々の巻線が接続される２次巻線Ｎ２（第１の２次巻線Ｎ２）と２次巻線Ｎ２’（第２の２次巻線Ｎ２’）とを有して形成されている。この２次巻線Ｎ２および２次巻線Ｎ２’の各々は、１次巻線Ｎ１と疎結合とされており、この結果として、２次側回路は、２次巻線Ｎ２に生じるリーケージインダクタＬ２および２次巻線Ｎ２’生じるリーケージインダクタＬ２’を有するものとなされる。
【００９１】
２次側回路は、上述した、２次巻線Ｎ２と２次巻線Ｎ２’の直列接続の両端に、２次側並列共振コンデンサＣ２が並列に接続されている。また、２次側回路は、リーケージインダクタＬ２（第１の２次側リーケージインダクタ）と２次巻線Ｎ２（第１の２次巻線）に直列に接続される２次側直列共振コンデンサＣ３（第１の２次側直列共振コンデンサ）とで２次側直列共振周波数（第１の２次側直列共振周波数）が支配されるようにして形成される２次側直列共振回路（第１の２次側直列共振回路）を具備し、リーケージインダクタＬ２’（第２の２次側リーケージインダクタ）と２次巻線Ｎ２’（第２の２次巻線）に直列に接続される２次側直列共振コンデンサＣ３’（第２の２次側直列共振コンデンサ）とで２次側直列共振周波数（第２の２次側直列共振周波数）が支配されるようにして形成される２次側直列共振回路（第２の２次側直列共振回路）を具備する。本実施形態では、リーケージインダクタＬ２とリーケージインダクタＬ２’との各々のインダクタンスの値を等しく設定し、２次側直列共振コンデンサＣ３と２次側直列共振コンデンサＣ３’との各々のキャパシタンスの値を等しく設定し、第１の２次側直列共振周波数と第２の２次側直列共振回路との各々の共振周波数を等しく設定している。
【００９２】
また、２次側回路は、降圧コンバータ（第１の降圧コンバータ）として機能させるための高速ダイオードＤｏ（第１の高速ダイオード）とインダクタＬｏ（第１のインダクタ）と２次側平滑コンデンサＣｏとを具備している。また、２次側回路は、降圧コンバータ（第２の降圧コンバータ）として機能させるための高速ダイオードＤｏ’（第２の高速ダイオード）とインダクタＬｏ’（第２のインダクタ）と上述した２次側平滑コンデンサＣｏとを具備している。ここで、２次側平滑コンデンサＣｏを２つの降圧コンバータ（第１の降圧コンバータと第２の降圧コンバータ）で共用しているので、各々の降圧コンバータは並列接続されていることと等価な作用をする。
【００９３】
図２１に示す回路は、図２０に示す回路と異なり、２次側並列共振コンデンサＣ２を高速ダイオードＤｏ’と高速ダイオードＤｏとの直列接続回路に並列に接続し、インダクタＬｏとインダクタＬｏ’とを個別部品ではなく、複合部品として構成するものである。
【００９４】
図２２に示すスイッチング電源回路は、図１に示すスイッチング電源回路に力率改善回路をさらに付加して力率の改善を図るものである。
【００９５】
図２２に示すスイッチング電源回路の力率改善回路は、高速ダイオードＤ１、インダクタＬｉおよびコンデンサＣＮから形成されている。この力率改善回路は、１次側直列共振回路に流れる電流Ｉ１（図２２を参照）が、１次側直列共振コンデンサＣ５、インダクタＬｉを介して流れ、このとき、高速ダイオードＤ１のカソードの電位が共振電流の振動周期で振動して、高速ダイオードＤ１はスイッチング動作をして、電流Ｉ１を断続的に１次側平滑コンデンサＣｉに流し込み、入力交流電流ＩＡＣの流通角を拡大して力率を改善するものである。この回路の接続態様は以下のように説明することができる。１次側回路に流れる共振電流を１次側整流素子Ｄｉに対して一方向に流すために、１次側整流素子Ｄｉと１次巻線Ｎ１とに各々の端子が接続される高速ダイオードＤ１が配置されており、１次側回路に流れる共振電流を１次側平滑コンデンサＣｉに対して一方向に流すために、１次巻線Ｎ１と１次側平滑コンデンサＣｉとに各々の端子が接続されるインダクタＬｉを備えている。
【００９６】
図２２に示すスイッチング電源回路は、入力交流電圧ＶＡＣの範囲は８５Ｖから２６４Ｖとされ、負荷電力Ｐｏの範囲は０Ｗから２５０Ｗの範囲とされ、出力直流電圧Ｅｏは１５０Ｖとされている。このような仕様を実現するために、図２２に示す回路における、具体的な諸定数について説明する。
【００９７】
コンバータトランスＰＩＴのフェライトコアとしては、ＥＥＲ型コアを用い、ＥＥＲ型コアのコアサイズとしてはＥＥＲ−４０（コアの型番）を用いた。ＥＥＲ型コアの内磁脚のギャップとしては、ギャップ長１．４ｍｍに設定し、これによって１次巻線Ｎ１と２次巻線Ｎ２との磁気的な結合係数ｋの値としては、０．７の疎結合の状態を得るようにしている。１次巻線Ｎ１の巻数は４２Ｔとし、１次側部分電圧共振コンデンサＣ１のキャパシタンスの値は３３０ｐＦとし、１次側直列共振コンデンサＣ５のキャパシタンスの値は０．１２μＦとし、１次側平滑コンデンサＣｉのキャパシタンスの値は１０００μＦとした。
【００９８】
また、力率改善回路については、電力回生方式の力率改善回路としており、インダクタＬｉのインダクタンスの値は３５μＨ、コンデンサＣＮのキャパシタンスの値は１μＦとした。
【００９９】
２次巻線Ｎ２の巻き数は６０Ｔとし、２次側直列共振コンデンサＣ３のキャパシタンスの値は０．０３３μＦとし、２次側平滑コンデンサＣｏのキャパシタンスの値は１０００μＦとした。また、インダクタＬｏのコア材はＥＥ−２５（コアの型番）とし、ギャップを０．８ｍｍとして、インダクタＬｏのインダクタンスの値としては５８５μＨを得ている。また、２次側のスナバー回路のスナバーコンデンサＣｓのキャパシタンスの値は２２０ｐＦ、抵抗Ｒｓの抵抗の値は１ｋΩ、２次側平滑コンデンサＣｏのキャパシタンスの値は１０００μＦとした。
【０１００】
図２３は、スイッチング周期における図２２に示す回路の各部の動作波形を示す図である。図２３に示す波形は、上段から下段に向かい、電圧Ｖ１（図２２を参照）、電流ＩＱ１（図２２を参照）、電流Ｉ１（図２２を参照）、電圧Ｖ２（図２２を参照）、電圧Ｖ３（図２２を参照）、電流Ｉ３（図２２を参照）、電流Ｉｏ（図２２を参照）、出力直流電圧Ｅｏ（図２２を参照）に含まれる交流電圧成分ΔＥｏの各々を示すものである。ここで、図２３に示す各部の波形は、負荷電力が２５０Ｗ、入力交流電圧ＶＡＣが１００Ｖにおけるものである。
【０１０１】
図２４に示す波形は、入力交流電圧ＶＡＣの周期における図２２に示す回路の各部の動作波形を示す図である。図２４に示す波形は、上段から下段に向かい、入力交流電圧ＶＡＣ（図２２を参照）、入力交流電流ＩＡＣ（図２２を参照）、電圧Ｖ２（図２２を参照）、電流Ｉ１（図２２を参照）、電圧Ｖ３（図２２を参照）、出力直流電圧Ｅｏ交流電圧成分ΔＥｏの各々を示すものである。ここで、図２４に示す各部の波形は、負荷電力が２５０Ｗ、入力交流電圧ＶＡＣが１００Ｖにおけるものである。
【０１０２】
図２５は、図２２に示す実施形態のスイッチング電源回路の、負荷電力Ｐｏを横軸にして、負荷電力Ｐｏの値が０Ｗから２５０Ｗまでの範囲における、スイッチング素子Ｑ１およびスイッチング素子Ｑ２を駆動する信号の繰り返しの周波数ｆｓ、電力変換効率ηＡＣ→ＤＣ、力率ＰＦの各々を示している。図２５において点線で示す各々のグラフは入力交流電圧が２３０Ｖにおける場合であり、実線で示す各々のグラフは入力交流電圧が１００Ｖにおける場合である。
【０１０３】
図２６および図２７に示す各々の回路は、図２２に示す回路の力率改善回路を変形する変形例のスイッチング電源回路を示すものである。図２６に示すスイッチング電源回路の力率改善回路は、コンバータトランスＰＩＴに３次巻線Ｎ３を施して電圧帰還方式の力率改善としている。この場合に、１次巻線Ｎ１と２次巻線Ｎ２との極性の関係は減極性とされている。また、図２７に示すスイッチング電源回路の力率改善回路は、１次巻線ＬＴ１と２次巻線ＬＴ２とを有する力率改善トランスＶＦＴを具備する電圧帰還方式の力率改善としている。
【０１０４】
図２８に示すスイッチング電源回路は、図８に示すスイッチング電源回路に、さらに、力率改善回路を付加したものである。
【０１０５】
図２８に示すスイッチング電源回路は、入力交流電圧ＶＡＣの範囲は８５Ｖから２６４Ｖとされ、負荷電力Ｐｏの範囲は０Ｗから２５０Ｗの範囲とされ、出力直流電圧Ｅｏは１５０Ｖとされている。このような仕様を実現するために、図２８に示す回路における、具体的な諸定数について説明する。
【０１０６】
コンバータトランスＰＩＴのフェライトコアとしては、ＥＥＲ型コアを用い、ＥＥＲ型コアのコアサイズとしてはＥＥＲ−４０（コアの型番）を用いた。ＥＥＲ型コアの内磁脚のギャップとしては、ギャップ長１．４ｍｍに設定し、これによって、１次巻線Ｎ１と２次巻線Ｎ２との磁気的な結合係数ｋの値としては、０．７、１次巻線Ｎ１と２次巻線Ｎ２’との磁気的な結合係数ｋの値としては、０．７、の疎結合の状態を得るようにしている。１次巻線Ｎ１の巻数は４２Ｔとし、１次側部分電圧共振コンデンサＣ１のキャパシタンスの値は３３０ｐＦとし、１次側直列共振コンデンサＣ５のキャパシタンスの値は０．１２μＦとし、１次側平滑コンデンサＣｉのキャパシタンスの値は１０００μＦとした。
【０１０７】
また、力率改善回路については、電力回生方式の力率改善回路としており、インダクタＬｉのインダクタンスの値は３５μＨ、コンデンサＣＮのキャパシタンスの値は１μＦとした。
【０１０８】
２次巻線Ｎ２の巻き数は３０Ｔとし、２次側直列共振コンデンサＣ３のキャパシタンスの値、および２次側直列共振コンデンサＣ３’のキャパシタンスの値は、各々０．０６８μＦとし、２次側平滑コンデンサＣｏのキャパシタンスの値は１０００μＦとした。また、インダクタＬｏおよびインダクタＬｏ’のコア材はＥＥ−２５（コアの型番）とし、ギャップを０．８ｍｍとして、インダクタＬｏのインダクタンスの値、および、インダクタＬｏ’のインダクタンスの値としては、各々４００μＨを得ている。また、２次側のスナバー回路のスナバーコンデンサＣｓのキャパシタンスの値は２２０ｐＦ、抵抗Ｒｓの抵抗の値は２．２ｋΩ、２次側平滑コンデンサＣｏのキャパシタンスの値は１０００μＦとした。
【０１０９】
図２９は、スイッチング周期における図２８に示す回路の各部の動作波形を示す図である。図２９に示す波形は、上段から下段に向かい、電圧Ｖ１（図２８を参照）、電流ＩＱ１（図２８を参照）、電流Ｉ１（図２８を参照）、電圧Ｖ２（図２８を参照）、電圧Ｖ３（図２８を参照）、電流Ｉ３（図２８を参照）、電流Ｉｏ（図２８を参照）、出力直流電圧Ｅｏ（図２８を参照）に含まれる交流電圧成分ΔＥｏの各々を示すものである。ここで、図２９に示す各部の波形は、負荷電力が２５０Ｗ、入力交流電圧ＶＡＣが１００Ｖにおけるものである。
【０１１０】
図３０に示す波形は、入力交流電圧ＶＡＣの周期における図２８に示す回路の各部の動作波形を示す図である。図３０に示す波形は、上段から下段に向かい、入力交流電圧ＶＡＣ（図２８を参照）、入力交流電流ＩＡＣ（図２８を参照）、電圧Ｖ２（図２８を参照）、電流Ｉ１（図２８を参照）、電圧Ｖ３（図２８を参照）、出力直流電圧Ｅｏ交流電圧成分ΔＥｏの各々を示すものである。ここで、図３０に示す各部の波形は、負荷電力が２５０Ｗ、入力交流電圧ＶＡＣが１００Ｖにおけるものである。
【０１１１】
図３１は、図２８に示す実施形態のスイッチング電源回路の、負荷電力Ｐｏを横軸にして、負荷電力Ｐｏの値が０Ｗから２５０Ｗまでの範囲における、スイッチング素子Ｑ１およびスイッチング素子Ｑ２を駆動する信号の繰り返しの周波数ｆｓ、電力変換効率ηＡＣ→ＤＣ、１次側回路に供給される直流の電圧Ｅｉ（図２８を参照）、力率ＰＦの各々を示している。図３１において点線で示す各々のグラフは入力交流電圧が２３０Ｖにおける場合であり、実線で示す各々のグラフは入力交流電圧が１００Ｖにおける場合である。
【０１１２】
図３２および図３３に示す各々の回路は、図２８に示すスイッチング電源回路の力率改善回路を変形する変形例のスイッチング電源回路を示すものである。図３２に示すスイッチング電源回路の力率改善回路は、コンバータトランスＰＩＴに３次巻線Ｎ３を施して電圧帰還方式の力率改善としている。また、図３３に示すスイッチング電源回路の力率改善回路は、１次巻線ＬＴ１と２次巻線ＬＴ２とを有する力率改善トランスＶＦＴを具備する電圧帰還方式の力率改善としている。
【０１１３】
図３４に示すスイッチング電源回路は、図１４に示すスイッチング電源回路に、さらに、力率改善回路を付加したものである。
【０１１４】
図３４に示すスイッチング電源回路は、入力交流電圧ＶＡＣの範囲は８５Ｖから２６４Ｖとされ、負荷電力Ｐｏの範囲は０Ｗから２５０Ｗの範囲とされ、出力直流電圧Ｅｏは１５０Ｖとされている。このような仕様を実現するために、図３４に示す回路における、具体的な諸定数について説明する。
【０１１５】
コンバータトランスＰＩＴのフェライトコアとしては、ＥＥＲ型コアを用い、ＥＥＲ型コアのコアサイズとしてはＥＥＲ−４０（コアの型番）を用いた。ＥＥＲ型コアの内磁脚のギャップとしては、ギャップ長１．４ｍｍに設定し、これによって１次巻線Ｎ１と２次巻線Ｎ２との磁気的な結合係数ｋの値としては、０．７の疎結合の状態を得るようにしている。１次巻線Ｎ１の巻数は４２Ｔとし、１次側部分電圧共振コンデンサＣ１のキャパシタンスの値は３３０ｐＦとし、１次側直列共振コンデンサＣ５のキャパシタンスの値は０．１２μＦとし、１次側平滑コンデンサＣｉのキャパシタンスの値は１０００μＦとした。
【０１１６】
また、力率改善回路については、電力回生方式の力率改善回路としており、インダクタＬｉのインダクタンスの値は３５μＨ、コンデンサＣＮのキャパシタンスの値は１μＦとした。
【０１１７】
２次巻線Ｎ２の巻き数は６０Ｔとし、２次側直列共振コンデンサＣ３のキャパシタンスの値は０．０３３μＦとし、２次側平滑コンデンサＣｏのキャパシタンスの値は１０００μＦとした。また、インダクタＬｏのコア材はＥＥ−２５（コアの型番）とし、ギャップを０．８ｍｍとして、インダクタＬｏのインダクタンスの値としては５８５μＨを得ている。また、２次側並列共振コンデンサＣ２のキャパシタンスの値は０．０２２μＦ、２次側平滑コンデンサＣｏのキャパシタンスの値は１０００μＦとした。
【０１１８】
図３５は、スイッチング周期における図３４に示す回路の各部の動作波形を示す図である。図３５に示す波形は、上段から下段に向かい、電圧Ｖ１（図３４を参照）、電流ＩＱ１（図３４を参照）、電流Ｉ１（図３４を参照）、電圧Ｖ２（図３４を参照）、電圧Ｖ３（図３４を参照）、電流Ｉ３（図３４を参照）、電流Ｉｏ（図３４を参照）、出力直流電圧Ｅｏ（図３４を参照）に含まれる交流電圧成分ΔＥｏの各々を示すものである。ここで、図３５に示す各部の波形は、負荷電力が２５０Ｗ、入力交流電圧ＶＡＣが１００Ｖにおけるものである。
【０１１９】
図３６に示す波形は、入力交流電圧ＶＡＣの周期における図３４に示す回路の各部の動作波形を示す図である。図３６に示す波形は、上段から下段に向かい、入力交流電圧ＶＡＣ（図３４を参照）、入力交流電流ＩＡＣ（図３４を参照）、電圧Ｖ２（図３４を参照）、電流Ｉ１（図３４を参照）、電圧Ｖ３（図３４を参照）、出力直流電圧Ｅｏ交流電圧成分ΔＥｏの各々を示すものである。ここで、図３６に示す各部の波形は、負荷電力が２５０Ｗ、入力交流電圧ＶＡＣが１００Ｖにおけるものである。
【０１２０】
図３７は、図３４に示す実施形態のスイッチング電源回路の、負荷電力Ｐｏを横軸にして、負荷電力Ｐｏの値が０Ｗから２５０Ｗまでの範囲における、スイッチング素子Ｑ１およびスイッチング素子Ｑ２を駆動する信号の繰り返しの周波数ｆｓ、電力変換効率ηＡＣ→ＤＣ、１次側回路に供給される直流の電圧Ｅｉ（図３４を参照）、力率ＰＦの各々を示している。図３７において点線で示す各々のグラフは入力交流電圧が２３０Ｖにおける場合であり、実線で示す各々のグラフは入力交流電圧が１００Ｖにおける場合である。
【０１２１】
図３８および図３９に示す各々の回路は、図３４に示す回路の力率改善回路を変形する変形例のスイッチング電源回路を示すものである。図３８に示すスイッチング電源回路の力率改善回路は、コンバータトランスＰＩＴに３次巻線Ｎ３を施して電圧帰還方式の力率改善としている。また、図３９に示すスイッチング電源回路の力率改善回路は、１次巻線ＬＴ１と２次巻線ＬＴ２とを有する力率改善トランスＶＦＴを具備する電圧帰還方式の力率改善としている。
【０１２２】
図２２、図２６、図２７、図２８、図３２、図３３、図３４、図３８および図３９の各々に示すスイッチング電源回路の各々は、本実施形態のスイッチング電源回路が有する、構成部品の点数が少ないにも拘わらず、出力直流電圧に含まれるリップル成分とスパイク成分とが少ないという特徴に加えて、さらに、力率改善の効果を有するものである。そして、力率改善の効果は入力交流電圧の範囲が広範囲である場合にもおよび、その結果として入力交流電圧が広範囲なワイドレンジ化が図れるものである。
【０１２３】
また、本発明としては、上記各実施形態として示した構成に限定されるものではない。例えば、メインスイッチング素子（および補助スイッチング素子）については、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｉｔｏｒ）、バイポーラトランジスタなど、ＭＯＳＦＥＴ以外の素子を選定することも考えられる。
【図面の簡単な説明】
【０１２４】
【図１】実施形態のスイッチング電源回路の構成を示す図である。
【図２】実施形態の電源回路に用いられるコンバータトランスの断面図を示す図である。
【図３】実施形態の電源回路の各部の動作波形を示す図である。
【図４】実施形態の電源回路の各部の動作波形を示す図である。
【図５】実施形態のスイッチング電源回路の負荷電力に対するスイッチング周波数、電力変換効率を示す図である。
【図６】実施形態の変形例としての２次側回路を示す回路図である。
【図７】実施形態の変形例としての２次側回路を示す回路図である。
【図８】実施形態のスイッチング電源回路の構成を示す図である。
【図９】実施形態の電源回路の各部の動作波形を示す図である。
【図１０】実施形態の電源回路の各部の動作波形を示す図である。
【図１１】実施形態のスイッチング電源回路の負荷電力に対するスイッチング周波数、電力変換効率を示す図である。
【図１２】実施形態の変形例としての２次側回路を示す回路図である。
【図１３】実施形態の変形例としての２次側回路を示す回路図である。
【図１４】実施形態のスイッチング電源回路の構成を示す図である。
【図１５】実施形態の電源回路の各部の動作波形を示す図である。
【図１６】実施形態の電源回路の各部の動作波形を示す図である。
【図１７】実施形態のスイッチング電源回路の負荷電力に対するスイッチング周波数、電力変換効率を示す図である。
【図１８】実施形態の変形例としての２次側回路を示す回路図である。
【図１９】実施形態の変形例としての２次側回路を示す回路図である。
【図２０】実施形態の変形例としての２次側回路を示す回路図である。
【図２１】実施形態の変形例としての２次側回路を示す回路図である。
【図２２】実施形態のスイッチング電源回路の構成を示す図である。
【図２３】実施形態の電源回路の各部の動作波形を示す図である。
【図２４】実施形態の電源回路の各部の動作波形を示す図である。
【図２５】実施形態のスイッチング電源回路の負荷電力に対するスイッチング周波数、電力変換効率を示す図である。
【図２６】実施形態のスイッチング電源回路の構成を示す図である。
【図２７】実施形態のスイッチング電源回路の構成を示す図である。
【図２８】実施形態のスイッチング電源回路の構成を示す図である。
【図２９】実施形態の電源回路の各部の動作波形を示す図である。
【図３０】実施形態の電源回路の各部の動作波形を示す図である。
【図３１】実施形態のスイッチング電源回路の負荷電力に対するスイッチング周波数、電力変換効率、１次側回路に供給される直流の電圧、力率を示す図である。
【図３２】実施形態のスイッチング電源回路の構成を示す図である。
【図３３】実施形態のスイッチング電源回路の構成を示す図である。
【図３４】実施形態のスイッチング電源回路の構成を示す図である。
【図３５】実施形態の電源回路の各部の動作波形を示す図である。
【図３６】実施形態の電源回路の各部の動作波形を示す図である。
【図３７】実施形態のスイッチング電源回路の負荷電力に対するスイッチング周波数、電力変換効率、１次側回路に供給される直流の電圧、力率を示す図である。
【図３８】実施形態のスイッチング電源回路の構成を示す図である。
【図３９】実施形態のスイッチング電源回路の構成を示す図である。
【図４０】背景技術のチュークコンバータを示す図である。
【図４１】背景技術の昇圧コンバータを示す図である。
【図４２】背景技術の降圧コンバータを示す図である。
【図４３】背景技術のチュークコンバータの等価回路を示す図である。
【図４４】背景技術のチュークコンバータの等価回路を示す図である。
【図４５】背景技術のチュークコンバータの等価回路を示す図である。
【図４６】背景技術のチュークコンバータの等価回路を示す図である。
【図４７】背景技術のスイッチング電源回路のスイッチング周期における１次側の電流を示す図である。
【図４８】背景技術のスイッチング電源回路の２次側の電流を示す図である。
【図４９】背景技術のスイッチング電源回路の構成を示す図である。
【図５０】背景技術のスイッチング電源回路の各部の動作波形を示す図である。
【図５１】背景技術のスイッチング電源回路の構成を示す図である。
【図５２】背景技術のスイッチング電源回路の各部の動作波形を示す図である。
【図５３】背景技術のスイッチング電源回路の構成を示す図である。
【図５４】背景技術のスイッチング電源回路の各部の動作波形を示す図である。
【図５５】背景技術のスイッチング電源回路の各部の動作波形を示す図である。
【符号の説明】
【０１２５】
１  制御回路、２  発振・ドライブ回路、ＡＣ  交流電源、Ｂ  ボビン、Ｃ１  １次側部分電圧共振コンデンサ、Ｃ２  １次側並列共振コンデンサ、Ｃ３  ２次側直列共振コンデンサ、Ｃ５  ２次側直列共振コンデンサ、Ｃｉ  １次側平滑コンデンサ、ＣＬ１、ＣＬ２  フィルタコンデンサ、ＣＭＣ  コモンモードチョークコイル、ＣＮ  コンデンサ、Ｃｏ  １次側平滑コンデンサ、ＣＲ１、ＣＲ２  コア、Ｃｓ  スナバーコンデンサ、Ｄ１  高速ダイオード、ＤＤ１、ＤＤ２  ボディダイオード、Ｄｉ  １次側整流素子、Ｄｉ１、Ｄｉ２、Ｄｉ３、Ｄｉ４  ダイオード、Ｄｏ  ２次側整流素子、Ｄｏ１、Ｄｏ２、Ｄｏ３、Ｄｏ４  高速ダイオード、Ｅｏ  出力直流電圧、Ｌ１、Ｌ２  リーケージインダクタ、Ｌｉ、Ｌｏ  インダクタ、ＬＴ１  （ＶＦＴの）１次巻線、ＬＴ２  （ＶＦＴの）２次巻線、Ｎ１  （ＰＩＴの）１次巻線、Ｎ２  （ＰＩＴの）２次巻線、Ｎ３  （ＰＩＴの）３次巻線、ＰＩＴ  コンバータトランス、Ｑ１、Ｑ２  スイッチング素子、Ｒｓ  抵抗、ＶＦＴ  力率改善トランス
【図１】
2008199839.tif 000003
【図２】
2008199839.tif 000004
【図３】
2008199839.tif 000005
【図４】
2008199839.tif 000006
【図５】
2008199839.tif 000007
【図６】
2008199839.tif 000008
【図７】
2008199839.tif 000009
【図８】
2008199839.tif 000010
【図９】
2008199839.tif 000011
【図１０】
2008199839.tif 000012
【図１１】
2008199839.tif 000013
【図１２】
2008199839.tif 000014
【図１３】
2008199839.tif 000015
【図１４】
2008199839.tif 000016
【図１５】
2008199839.tif 000017
【図１６】
2008199839.tif 000018
【図１７】
2008199839.tif 000019
【図１８】
2008199839.tif 000020
【図１９】
2008199839.tif 000021
【図２０】
2008199839.tif 000022
【図２１】
2008199839.tif 000023
【図２２】
2008199839.tif 000024
【図２３】
2008199839.tif 000025
【図２４】
2008199839.tif 000026
【図２５】
2008199839.tif 000027
【図２６】
2008199839.tif 000028
【図２７】
2008199839.tif 000029
【図２８】
2008199839.tif 000030
【図２９】
2008199839.tif 000031
【図３０】
2008199839.tif 000032
【図３１】
2008199839.tif 000033
【図３２】
2008199839.tif 000034
【図３３】
2008199839.tif 000035
【図３４】
2008199839.tif 000036
【図３５】
2008199839.tif 000037
【図３６】
2008199839.tif 000038
【図３７】
2008199839.tif 000039
【図３８】
2008199839.tif 000040
【図３９】
2008199839.tif 000041
【図４０】
2008199839.tif 000042
【図４１】
2008199839.tif 000043
【図４２】
2008199839.tif 000044
【図４３】
2008199839.tif 000045
【図４４】
2008199839.tif 000046
【図４５】
2008199839.tif 000047
【図４６】
2008199839.tif 000048
【図４７】
2008199839.tif 000049
【図４８】
2008199839.tif 000050
【図４９】
2008199839.tif 000051
【図５０】
2008199839.tif 000052
【図５１】
2008199839.tif 000053
【図５２】
2008199839.tif 000054
【図５３】
2008199839.tif 000055
【図５４】
2008199839.tif 000056
【図５５】
2008199839.tif 000057