(57)【要約】  【課題】  構成の異なる複数のモジュールと、ハードウェアをソフトウェアでモデル化されたハードウェアモデルとのインターフェイスを共通化するブリッジプログラムを提供する。  【解決手段】  モジュールからハードウェアモデルへの動作指示を取得する取得ステップと、前記モジュールのインターフェイスを、ハードウェアモデルに対応した共通インターフェイスに変換する変換ステップと、前記取得ステップにて取得された動作指示を前記変換ステップにて変換された共通インターフェイス経由で取得し、前記動作指示がいずれのハードウェアモデルに対するものであるかを判別し、判別されたハードウェアモデルに出力する判別ステップとをコンピュータに実行させる。  【選択図】  図２
2008287308.tif 000002
【特許請求の範囲】
【請求項１】
ソフトウェアまたはハードウェアで実装された構成の異なる複数のモジュールと、ハードウェアをソフトウェアでモデル化された少なくとも一つのハードウェアモデルとの接続をコンピュータに実行させるブリッジプログラムであって、
前記モジュールからハードウェアモデルへの動作指示を取得する取得ステップと、
前記モジュールのインターフェイスを、前記ハードウェアモデルに対応した第１インターフェイスに変換する変換ステップと、
前記取得ステップにて取得された動作指示を前記変換ステップにて変換された第１インターフェイス経由で取得し、前記動作指示がいずれのハードウェアモデルに対するものであるかを判別し、判別されたハードウェアモデルに出力する判別ステップと、
をコンピュータに実行させるブリッジプログラム。
【請求項２】
請求項１に記載のブリッジプログラムにおいて、
前記動作指示に基づく前記ハードウェアモデルの動作ステータスを該ハードウェアモデルから取得し、前記変換ステップにて変換された第１インターフェイス経由で前記動作ステータスを出力する第１出力ステップと、
前記第１インターフェイスを前記モジュールのインターフェイスに変換し、前記第１出力ステップにて出力された動作ステータスを、変換した前記モジュールのインターフェイス経由で前記モジュールへ出力する第２出力ステップと、
をコンピュータに実行させるブリッジプログラム。
【請求項３】
請求項１または請求項２に記載のブリッジプログラムにおいて、
前記変換ステップは、前記モジュールに関する情報に基づき、前記第１インターフェイスへ変換することを特徴とするブリッジプログラム。
【請求項４】
請求項１乃至請求項３のいずれかに記載のブリッジプログラムにおいて、
前記判別ステップは、前記ハードウェアモデルに関する情報に基づき、前記動作指示がいずれのハードウェアモデルに対するものであるかを判別することを特徴とするブリッジプログラム。
【請求項５】
ソフトウェアまたはハードウェアで実装された構成の異なる複数のモジュールと、ハードウェアをソフトウェアでモデル化された少なくとも一つのハードウェアモデルとを接続するブリッジ方法であって、
前記モジュールからハードウェアモデルへの動作指示を取得する取得ステップと、
前記モジュールのインターフェイスを、前記ハードウェアモデルに対応した第１インターフェイスに変換する変換ステップと、
前記取得ステップにて取得された動作指示を前記変換ステップにて変換された第１インターフェイス経由で取得し、前記動作指示がいずれのハードウェアモデルに対するものであるかを判別し、判別されたハードウェアモデルに出力する判別ステップと、
を実行するブリッジ方法。
【請求項６】
請求項５に記載のブリッジ方法において、
前記動作指示に基づく前記ハードウェアモデルの動作ステータスを該ハードウェアモデルから取得し、前記変換ステップにて変換された第１インターフェイス経由で前記動作ステータスを出力する第１出力ステップと、
前記第１インターフェイスを前記モジュールのインターフェイスに変換し、前記第１出力ステップにて出力された動作ステータスを、変換した前記モジュールのインターフェイス経由で前記モジュールへ出力する第２出力ステップと、
を実行するブリッジ方法。
【請求項７】
請求項５または請求項６に記載のブリッジ方法において、
前記変換ステップは、前記モジュールに関する情報に基づき、前記第１インターフェイスへ変換することを特徴とするブリッジ方法。
【請求項８】
請求項５乃至請求項７のいずれかに記載のブリッジ方法において、
前記判別ステップは、前記ハードウェアモデルに関する情報に基づき、前記動作指示がいずれのハードウェアモデルに対するものであるかを判別することを特徴とするブリッジ方法。
【請求項９】
ソフトウェアまたはハードウェアで実装された構成の異なる複数のモジュールと、
ハードウェアをソフトウェアでモデル化された少なくとも一つのハードウェアモデルと、
前記モジュールからハードウェアモデルへの動作指示を取得する取得部と、
前記モジュールのインターフェイスを、前記ハードウェアモデルに対応した第１インターフェイスに変換する変換部と、
前記取得部にて取得された動作指示を前記変換部にて変換された第１インターフェイス経由で取得し、前記動作指示がいずれのハードウェアモデルに対するものであるかを判別し、判別されたハードウェアモデルに出力する判別部と、
を備えるシミュレータ。
【請求項１０】
請求項９に記載のシミュレータにおいて、
前記動作指示に基づく前記ハードウェアモデルの動作ステータスを該ハードウェアモデルから取得し、前記変換部にて変換された第１インターフェイス経由で前記動作ステータスを出力する第１出力部と、
前記第１インターフェイスを前記モジュールのインターフェイスに変換し、前記第１出力部にて出力された動作ステータスを、変換した前記モジュールのインターフェイス経由で前記モジュールへ出力する第２出力部と、
を備えることを特徴とするシミュレータ。
【請求項１１】
請求項９または請求項１０に記載のシミュレータにおいて、
前記変換部は、前記モジュールに関する情報に基づき、前記第１インターフェイスへ変換することを特徴とするシミュレータ。
【請求項１２】
請求項９乃至請求項１１のいずれかに記載のシミュレータにおいて、
前記判別部は、前記ハードウェアモデルに関する情報に基づき、前記動作指示がいずれのハードウェアモデルに対するものであるかを判別することを特徴とするシミュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、構成の異なる複数のモジュールが有する独自インターフェイスを共通インターフェイスに変換することで、ハードウェアモデルとの接続を可能にするブリッジプログラム、ブリッジ方法、およびブリッジプログラムを実行するシミュレータに関する。
【背景技術】
【０００２】
ＣＰＵおよび周辺ハードウェアにて構成された製品を開発する場合、製品のパーツの一部または全パーツに対し、シミュレータを用いてその動作が検証される。
【０００３】
また、ターゲット製品によってシミュレータの構成が異なる場合が多い。あるシミュレータは、ＣＰＵの機能をシミュレートするＣＰＵモデルをハードウェアで実装され、ＣＰＵモデルにてモデル化された以外の周辺ハードウェアの機能をシミュレートするハードウェアモデルを計算機上のソフトウェアで実装される。また、別のシミュレータは、ＣＰＵモデルとハードウェアモデルをともに計算機上のソフトウェアで実装される。
【０００４】
上述のようにシミュレータの構成が異なる場合においても、ＣＰＵモデルの構成は異なるがハードウェアモデルは同一機能とする場合が少なくない。このような場合、製品の開発コスト、および開発期間の改善を図るため、またソフトウェアの品質保持、および有効利用の観点で、可能な限り既存のハードウェアモデルを流用することが望ましい。
【０００５】
なお、本発明の関連ある従来技術として、マイクロコンピュータを使用する電子機器のプログラムおよびハードウェアをシミュレーション装置上で一体的に検証するシステムシミュレータにおいて、前記プログラムに基づいて前記ハードウェアをソフトウェアで検証するハードウェアシミュレータと、前記ハードウェアに係わる前記プログラム命令を前記ハードウェアと等価的にソフトウェアで処理する仮想モデルシミュレータと、前記ハードウェアシミュレータまたは前記仮想モデルシミュレータの出力を適時に利用しながら前記プログラムをソフトウェアで検証するＣＰＵモデルシミュレータとを具備することを特徴とするシステムシミュレータが知られている（例えば特許文献１）。
【特許文献１】特開２０００−３５８９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、ＣＰＵモデルの構成が異なると、既存のハードウェアモデルではＣＰＵモデルとのインターフェイスが一致しないため、ＣＰＵモデル側のインターフェイスに合わせるようにハードウェアモデルを新規に作成する必要がある。そのため、製品の開発コスト、および開発期間の改善およびハードウェアモデルの品質保持、有効利用がなされない。
【０００７】
特許文献１におけるシステムシミュレータは、上述のようにシミュレータの構成が異なる場合、インターフェイスの不一致を吸収する機構に関しては、何ら開示も示唆もされていない。
【０００８】
本発明は上述した課題を解決するためになされたものであり、構成の異なる複数のＣＰＵモデルとハードウェアモデルとのインターフェイスを共通化するブリッジプログラム、ブリッジ方法、およびブリッジプログラムを実行するシミュレータを提供する。
【課題を解決するための手段】
【０００９】
上述した課題を解決するため、本発明は、ソフトウェアまたはハードウェアで実装された構成の異なる複数のモジュールと、ハードウェアをソフトウェアでモデル化された少なくとも一つのハードウェアモデルとの接続をコンピュータに実行させるブリッジプログラムであって、前記モジュールからハードウェアモデルへの動作指示を取得する取得ステップと、前記モジュールのインターフェイスを、前記ハードウェアモデルに対応した第１インターフェイスに変換する変換ステップと、前記取得ステップにて取得された動作指示を前記変換ステップにて変換された第１インターフェイス経由で取得し、前記動作指示がいずれのハードウェアモデルに対するものであるかを判別し、判別されたハードウェアモデルに出力する判別ステップとをコンピュータに実行させるものである。
【００１０】
また、本発明は、上述に記載のブリッジプログラムにおいて、前記動作指示に基づく前記ハードウェアモデルの動作ステータスを該ハードウェアモデルから取得し、前記変換ステップにて変換された第１インターフェイス経由で前記動作ステータスを出力する第１出力ステップと、前記第１インターフェイスを前記モジュールのインターフェイスに変換し、前記第１出力ステップにて出力された動作ステータスを、変換した前記モジュールのインターフェイス経由で前記モジュールへ出力する第２出力ステップとをコンピュータに実行させるものである。
【００１１】
また、本発明は、上述に記載のブリッジプログラムにおいて、前記変換ステップは、前記モジュールに関する情報に基づき、前記第１インターフェイスへ変換することを特徴とするものである。
【００１２】
また、本発明は、上述に記載のブリッジプログラムにおいて、前記判別ステップは、前記ハードウェアモデルに関する情報に基づき、前記動作指示がいずれのハードウェアモデルに対するものであるかを判別することを特徴とするものである。
【００１３】
更に、上述した課題を解決するため、本発明は、ソフトウェアまたはハードウェアで実装された構成の異なる複数のモジュールと、ハードウェアをソフトウェアでモデル化された少なくとも一つのハードウェアモデルとを接続するブリッジ方法であって、前記モジュールからハードウェアモデルへの動作指示を取得する取得ステップと、前記モジュールのインターフェイスを、前記ハードウェアモデルに対応した第１インターフェイスに変換する変換ステップと、前記取得ステップにて取得された動作指示を前記変換ステップにて変換された第１インターフェイス経由で取得し、前記動作指示がいずれのハードウェアモデルに対するものであるかを判別し、判別されたハードウェアモデルに出力する判別ステップとを実行するものである。
【００１４】
また、本発明は、上述に記載のブリッジ方法において、前記動作指示に基づく前記ハードウェアモデルの動作ステータスを該ハードウェアモデルから取得し、前記変換ステップにて変換された第１インターフェイス経由で前記動作ステータスを出力する第１出力ステップと、前記第１インターフェイスを前記モジュールのインターフェイスに変換し、前記第１出力ステップにて出力された動作ステータスを、変換した前記モジュールのインターフェイス経由で前記モジュールへ出力する第２出力ステップとを実行するものである。
【００１５】
また、本発明は、上述に記載のブリッジ方法において、前記変換ステップは、前記モジュールに関する情報に基づき、前記第１インターフェイスへ変換することを特徴とするものである。
【００１６】
更に、本発明は、上述に記載のブリッジ方法において、前記判別ステップは、前記ハードウェアモデルに関する情報に基づき、前記動作指示がいずれのハードウェアモデルに対するものであるかを判別することを特徴とするものである。
【００１７】
また、上述した課題を解決するため、本発明は、ソフトウェアまたはハードウェアで実装された構成の異なる複数のモジュールと、ハードウェアをソフトウェアでモデル化された少なくとも一つのハードウェアモデルと、前記モジュールからハードウェアモデルへの動作指示を取得する取得部と、前記モジュールのインターフェイスを、前記ハードウェアモデルに対応した第１インターフェイスに変換する変換部と、前記取得部にて取得された動作指示を前記変換部にて変換された第１インターフェイス経由で取得し、前記動作指示がいずれのハードウェアモデルに対するものであるかを判別し、判別されたハードウェアモデルに出力する判別部とを備えるシミュレータである。
【００１８】
更に、本発明は、上述に記載のシミュレータにおいて、前記動作指示に基づく前記ハードウェアモデルの動作ステータスを該ハードウェアモデルから取得し、前記変換部にて変換された第１インターフェイス経由で前記動作ステータスを出力する第１出力部と、前記第１インターフェイスを前記モジュールのインターフェイスに変換し、前記第１出力部にて出力された動作ステータスを、変換した前記モジュールのインターフェイス経由で前記モジュールへ出力する第２出力部とを備えることを特徴とするものである。
【００１９】
更に、本発明は、上述に記載のシミュレータにおいて、前記変換部は、前記モジュールに関する情報に基づき、前記第１インターフェイスへ変換することを特徴とするものである。
【００２０】
また、本発明は、上述に記載のシミュレータにおいて、前記判別部は、前記ハードウェアモデルに関する情報に基づき、前記動作指示がいずれのハードウェアモデルに対するものであるかを判別することを特徴とするものである。
【発明の効果】
【００２１】
本発明によれば、ソフトウェアまたはハードウェアで実装された構成の異なる複数のモジュールから、ハードウェアをソフトウェアでモデル化されたハードウェアモデルに対し動作指示を行うことが可能となる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態について図面を参照しつつ説明する。まず、本実施の形態におけるシミュレータの構成を図１に示す。
【００２３】
シミュレータ５０は、ＣＰＵモデル部１０、周辺ハードウェアモデル部２０、ＣＰＵモデル部１０と周辺ハードウェアモデル部２０とのアクセスを仲介するブリッジ１、および記憶部３０を備える。
【００２４】
ＣＰＵモデル部１０は、ＣＰＵモデル（モジュール）を備える。ＣＰＵモデルは、少なくともＣＰＵの機能を備えており、ＣＰＵ上にＯＳおよびＯＳ上部で稼動するアプリケーションの機能を備える。
【００２５】
本実施の形態において、ＣＰＵモデル１００Ａは、ＣＰＵ機能をシミュレートするようにソフトウェアで記述されたＣＰＵ（図１中、ＣＰＵ（ＳＷ）と表記）と、その上部で稼動するＯＳおよびアプリケーションにて構成され、ＣＰＵモデル１００Ｂは、ＣＰＵの機能を含んだＯＳエミュレータ（ソフトウェア）で実装されている構成とする。またＣＰＵモデル１００Ｃは、ＯＳが稼動できる最小限のハードウェア構成（ＣＰＵ（図１中、ＣＰＵ（ＨＷ）と表記）、メモリ（ＲＡＭ、ＲＯＭ）等）と、その上部で稼動するＯＳおよびアプリケーションにて構成されている。また、ＣＰＵモデル１００Ｃは、ＰＣＩボードを備え、上述の最小限のハードウェア構成はＰＣＩボードとバス接続されている。
【００２６】
尚、シミュレータ５０のハードウェア構成は、ＣＰＵモデル１００ＣとパーソナルコンピュータとがＰＣＩ接続されることで成るが、本実施の形態のようにＣＰＵモデルとハードウェアモデルとの機能を備えることができ、且つＣＰＵモデルとハードウェアモデルとの間でデータを送受信できる構成であればよい。
【００２７】
周辺ハードウェアモデル部２０は、ＣＰＵモデル部１０にて構成された以外の周辺ハードウェアの機能を、ソフトウェアにて実装したものであり、各周辺ハードウェアをソフトウェア化したハードウェアモデル（ハードウェアモデル２００Ａ、ハードウェアモデル２００Ｂ、・・・）を備える。
【００２８】
記憶部３０は、ＣＰＵモデル部１０内の各ＣＰＵモデルに関する情報としてＣＰＵモデル定義情報を予め記憶する。また記憶部３０は、周辺ハードウェアモデル部２０の各ハードウェアモデルに関する情報としてハードウェアモデル定義情報を予め記憶する。
【００２９】
ブリッジ１は、ＣＰＵモデル部１０と周辺ハードウェアモデル部２０との間で相互にアクセスを行う際の仲介をする。本実施の形態におけるブリッジ１は、インターフェイス部２（Ｉ／Ｆ部）、インターフェイス変換部３（Ｉ／Ｆ変換部）、およびハードウェアモデル判別部４を備える。
【００３０】
インターフェイス部２は、ＣＰＵモデル部１０における各ＣＰＵモデルの独自のインターフェイスとの接続を可能にし、さらに各ＣＰＵモデルから周辺ハードウェアモデル部２０の各ハードウェアモデルへの動作指示を取得する。
【００３１】
またインターフェイス部２は接続部を備える。この接続部が、対応したＣＰＵモデルとの接続を行う。尚、本実施の形態においては、接続部１２０ＡはＣＰＵモデル１００Ａと接続し、接続部１２０ＢはＣＰＵモデル１００Ｂと接続する。また接続部１２０ＣはＣＰＵモデル１００Ｃと接続する。また接続部１２０Ｃは、ハードウェアにて構成されたＣＰＵモデル（ＣＰＵモデル１００Ｃ）から、ＰＣＩボードドライバを使用することで接続する。
【００３２】
インターフェイス部２は、事前にシミュレータ５０のメモリをＣＰＵモデル毎に分割し、各接続部に対し分割したメモリ領域を割り当てている。各接続部は割り当てられたメモリ領域を対応したＣＰＵモデルのレジスタとして機能させ、各ＣＰＵモデルからの動作指示がレジスタに格納されることで、各接続部は動作指示を取得する。
【００３３】
さらにインターフェイス部２は、周辺ハードウェアモデル部２０の各ハードウェアモデルから各ＣＰＵモデルへの情報の出力も仲介する。
【００３４】
インターフェイス変換部３は、インターフェイス部２にて接続された接続形態の異なる独自のインターフェイスを、記憶部３０にて記憶されたＣＰＵモデル定義情報に基づき、周辺ハードウェアモデル部２０に対応した共通インターフェイス（第１インターフェイス）に変換する。インターフェイス変換部３は、インターフェイス部２内の各接続部と対応したインターフェイス対応部（Ｉ／Ｆ対応部）を備えており、各インターフェイス対応部が共通インターフェイスへの変換を行う。
【００３５】
尚、ＣＰＵモデル定義情報は、ＣＰＵモデル部１０の各ＣＰＵモデルの識別情報（ＣＰＵモデルＩＤ）と、インターフェイス部２内の各接続部と、インターフェイス対応部との対応を定義している。すなわちインターフェイス変換部３は、いずれの接続部にて動作指示が取得されたかを検知することで、ＣＰＵモデル定義情報に基づきＣＰＵモデルＩＤおよび対応したインターフェイス対応部を特定し、当該インターフェイス対応部に変換させる。尚、ＣＰＵモデル定義情報は、ＣＰＵモデルＩＤと、分割されたメモリ領域と、インターフェイス対応部との対応を定義してもよい。その場合は、インターフェイス変換部３は、いずれのメモリ領域にアクセスされたかを検知する必要がある。
【００３６】
インターフェイス対応部は、例えばファイルの受け渡しやＡＰＩ（Application Program Interface）等）を使用することで共通インターフェイスへ変換する。また、共通インターフェイス経由で送受信される動作指示には、少なくとも動作指示の送信元であるＣＰＵモデルの識別情報（ＣＰＵモデルＩＤ）、および動作指示の識別情報（動作指示ＩＤ）が付与される。動作指示ＩＤはインターフェイス変換部３の内部で定義づけられており、インターフェイス部２内の各接続部にて取得された動作指示に基づき付与されものとする。
【００３７】
尚、本実施の形態においては、インターフェイス対応部１３０Ａは接続部１２０Ａと対応し、インターフェイス対応部１３０Ｂは接続部１２０Ｂと対応している。またインターフェイス対応部１３０Ｃは接続部１２０Ｃと対応している。
【００３８】
またインターフェイス変換部３は、共通インターフェイスから各ＣＰＵモデルの独自インターフェイスへの変換も行い、ハードウェアモデルからＣＰＵモデルへ出力される情報を仲介する。
【００３９】
ハードウェアモデル判別部４は、インターフェイス部２にて取得された動作指示をインターフェイス変換部３にて変換された共通インターフェイス経由で取得し、取得した動作指示がいずれのハードウェアモデルに対するものであるかを記憶部３０のハードウェアモデル定義情報に基づき判別する。また、当該ハードウェアモデルに動作指示を出力する。
【００４０】
ハードウェアモデル定義情報には、動作指示ＩＤと、ハードウェアモデルと、ハードウェアモデルの動作内容との対応が定義されている。すなわちハードウェアモデル判別部４は、共通インターフェイス経由で取得した動作指示のデータに含まれる動作指示ＩＤとハードウェアモデル定義情報とを対応させることで、ハードウェアモデルとハードウェアモデルの動作内容を特定し、当該ハードウェアモデルに対し、その動作内容を出力する。また、ハードウェアモデル判別部４は、動作指示のデータに含まれるＣＰＵモデルＩＤを保持する。
【００４１】
更にハードウェアモデル判別部４は、ハードウェアモデルから動作ステータス等の情報（動作実行情報）を取得し、共通インターフェイス経由で動作実行情報をインターフェイス変換部３に出力する。
【００４２】
次に、本実施の形態のおけるシミュレータ５０の処理について示す。まず、ＣＰＵモデル部１０から周辺ハードウェアモデル部２０までの動作指示処理を図２のフローチャートを参照しつつ説明する。ここではＣＰＵモデル部１０内のＣＰＵモデル１００Ａから周辺ハードウェアモデル部２０内のハードウェアモデル２００Ａへの動作指示処理として説明するが、ＣＰＵモデルとハードウェアモデルとの対応関係はいずれのものであってもよい。
【００４３】
インターフェイス部２は、ＣＰＵモデル１００Ａからの動作指示を、接続部１２０Ａによって取得する（ステップＳ１）。
【００４４】
インターフェイス変換部３は、ＣＰＵモデル定義情報に従い、いずれのインターフェイス対応部が変換処理を行うかを選定する（ステップＳ２）。ここではインターフェイス対応部１３０Ａが選定される。
【００４５】
インターフェイス対応部１３０Ａは、ＣＰＵモデル１００Ａ独自のインターフェイスを共通インターフェイスに変換する（ステップＳ３）。
【００４６】
ハードウェアモデル判別部４は、インターフェイス対応部１３０Ａ（インターフェイス変換部３）から共通インターフェイスを介して動作指示を取得する。またハードウェアモデル判別部４は、ハードウェアモデル定義情報に従い、周辺ハードウェアモデル部２０内のいずれのハードウェアモデルへの要求かを判別し、当該ハードウェアモデルに動作指示を出力する（ステップＳ４）。ここでは、ハードウェアモデル判別部４はハードウェアモデル２００Ａと判別し、動作指示をハードウェアモデル２００Ａへ出力する。
【００４７】
次に、動作指示に対するハードウェアモデルの動作実行情報（上述の動作指示に対するハードウェアモデルの動作ステータス等の情報）を、周辺ハードウェアモデル部２０からＣＰＵモデル部１０へ出力する処理を図３のフローチャートを参照しつつ説明する。ここでは、周辺ハードウェアモデル部２０内のハードウェアモデル２００ＡがＣＰＵモデル部１０内のＣＰＵモデル１００Ａへ動作実行情報を出力するものとして説明するが、上述の動作指示処理同様、ＣＰＵモデルとハードウェアモデルとの対応は、いずれのものであってもよい。
【００４８】
ハードウェアモデル２００Ａは、動作指示に対する動作実行情報をハードウェアモデル判別部４に出力する（ステップＳ１１）。
【００４９】
ハードウェアモデル判別部４は、動作実行情報を取得し、動作実行情報にＣＰＵモデルＩＤ（動作実行情報をいずれのＣＰＵモデルへ渡すかの識別情報）を付加し、共通インターフェイスを介してインターフェイス変換部３に出力する（ステップＳ１２）。
【００５０】
インターフェイス変換部３は、ＣＰＵモデルＩＤにより当該ＣＰＵモデル用インターフェイス対応部に動作実行情報を出力する（ステップＳ１３）。ここでは、インターフェイス対応部１３０Ａに動作実行情報が出力される。
【００５１】
動作実行情報を取得したインターフェイス対応部１３０Ａは、共通インターフェイスを各ＣＰＵモデル独自のインターフェイスに変換する。更にインターフェイス対応部１３０Ａは、インターフェイス部２内の対応した接続部を介して、動作実行情報をＣＰＵモデル部内のＣＰＵモデルに出力する（ステップＳ１４）。ここでは、接続部１２０Ａを介してＣＰＵモデル１００Ａに動作実行情報が出力される。
【００５２】
尚、接続部１２０ＡからＣＰＵモデル１００Ａへの動作実行情報の出力は、接続部１２０Ａに割り当てられたメモリ領域の所定のレジスタに動作実行情報の値が格納されることで行われる。すなわち、所定のレジスタがアクセスされることでＣＰＵモデル１００Ａへの割り込みが発生し、ＣＰＵモデル１００Ａは動作実行情報を所定のレジスタより取得する。
【００５３】
このように、ブリッジ１がＣＰＵモデルとハードウェアモデルとの間の接続形態の異なるインターフェイスの差異を吸収し、ハードウェアモデルに対して共通のインターフェイスを提供することにより、ハードウェアモデルを共用することが可能になる。
【００５４】
また、新規ハードウェアモデルの開発と、ブリッジ機能の追加とでは、ブリッジ機能追加の方が容易に成し得るため、短時間でシミュレート環境を構築することができる。
【００５５】
さらに、既存のハードウェアモデルの流用が可能となるため、ハードウェアモデルの品質、開発コスト、および開発期間を改善することができる。
【００５６】
尚、取得部は、本実施の形態におけるインターフェイス部２に対応し、変換部は、本実施の形態におけるインターフェイス変換部３に対応する。また判別部および第１出力部は、本実施の形態におけるハードウェアモデル判別部４に対応し、第２出力部は、本実施の形態におけるインターフェイス部２、およびインターフェイス変換部３に対応する。
【００５７】
また、本実施の形態においては、モジュールをＣＰＵモデルとして説明したが、ハードウェアモデルに対し動作指示を出力することができるモジュールであればよい。
【００５８】
本実施の形態において、ブリッジプログラムは上述したシミュレータの内部に予めインストールされているものとして記載したが、本発明におけるブリッジプログラムは記憶媒体に記憶されたものも含まれる。ここで記憶媒体とは、磁気テープ、磁気ディスク（フロッピーディスク、ハードディスクドライブ等）、光ディスク（ＣＤ−ＲＯＭ、ＤＶＤディスク等）、光磁気ディスク（ＭＯ等）、フラッシュメモリ等、シミュレータに対し脱着可能な媒体や、さらにネットワークを介することで伝送可能な媒体等、上述したシミュレータにおけるコンピュータで読み取りや実行が可能な全ての媒体をいう。
【図面の簡単な説明】
【００５９】
【図１】本発明の実施の形態における、シミュレータの構成を示す図である。
【図２】本発明の実施の形態における、ＣＰＵモデル部から周辺ハードウェアモデル部までの動作指示処理を示すフローチャートである。
【図３】本発明の実施の形態における、動作実行情報を周辺ハードウェアモデル部２０からＣＰＵモデル部１０へ出力する処理を示すフローチャートである。
【符号の説明】
【００６０】
１  ブリッジ、２  インターフェイス部、３  インターフェイス変換部、４  ハードウェアモデル判別部、１０  ＣＰＵモデル部、２０  周辺ハードウェアモデル部、３０  記憶部、５０  シミュレータ、１００Ａ、１００Ｂ、１００Ｃ  ＣＰＵモデル、１２０Ａ、１２０Ｂ、１２０Ｃ  接続部、１３０Ａ、１３０Ｂ、１３０Ｃ  インターフェイス対応部、２００Ａ、２００Ｂ、２００Ｃ、２００Ｄ  ハードウェアモデル。
【図１】
2008287308.tif 000003
【図２】
2008287308.tif 000004
【図３】
2008287308.tif 000005