(57)【要約】【課題】撮像装置において、撮像した画素信号の夫々に対して積算倍率の設定を行うことができ、良好な撮像画像を得る。【解決手段】画像信号処理装置５は、アナログフロントエンド装置から出力されたデジタル画像信号を構成する各画素毎のデジタル信号に対して積算処理を行う第１積算回路５１ａ〜第６積算回路５１ｆと、各積算回路５１ａ〜５１ｆからの出力信号を選択して出力することにより、一列の出力信号を出力する一列変換回路５２と、各画素信号の夫々に対応する積算倍率が格納された積算倍率格納装置５３とを有する。各積算回路５１ａ〜５１ｆは、積算倍率格納装置５３に格納された、デジタル画像信号を構成する各画素毎のデジタル信号の夫々に対応する積算倍率を用いてデジタル信号のゲイン調整処理を行う。【選択図】図２
2008199465.tif 000002
【特許請求の範囲】
【請求項１】
各画素に対応してＲ、Ｇ、Ｂ各色のカラーフィルタが配列され、レンズにより投影された被写体像の電荷信号を、垂直転送駆動制御により、スチルモードや液晶表示モード等の各設定モードを実現する電荷信号配列にして、光電変換を行い、アナログ画像信号を出力する撮像素子と、
前記撮像素子を垂直転送駆動制御するための駆動パルスを生成するタイミング発生部と、該撮像素子から出力されたアナログ画像信号のリセット・レベル値とデータ・レベル値との差分を求め、実信号部分のみを抜き出すＣＤＳ処理を行うＣＤＳ処理部と、このＣＤＳ処理部から出力されたアナログ画像配列信号に対してゲイン調整処理を行うゲイン調整部と、このゲイン調整部によるゲイン調整処理後のアナログ画像配列信号をデジタル画像信号に変換するＡＤ変換部とを有するアナログフロントエンド部と、
前記アナログフロントエンド部から出力された前記デジタル画像信号に対して、各種の画像信号処理を行い、撮像画像のデータを出力する画像信号処理部と、
前記画像信号処理部から出力された撮像画像のデータを格納する記憶部と、
撮像画像や各種のメッセージを表示するための表示部と、
ユーザによって操作されることにより装置に指示を与える操作部とを備え、
前記アナログ画像配列信号は、各設定モードによって、ある水平期間では、２画素配列であるＲＧ画素配列やＧＢ画素配列、４画素配列であるＧＧＢＲ画素配列、又は６画素配列であるＧＧＧＲＢＲ画素配列やＧＧＧＢＲＢ画素配列から構成されている撮像装置において、
前記画像信号処理部は、
前記デジタル画像信号を構成する各画素毎のデジタル信号に対して積算することによりゲイン調整を行う複数の積算処理手段と、
前記デジタル画像信号を構成する各画素毎のデジタル信号の夫々に対応する積算倍率が格納された積算倍率格納手段と、
前記各積算処理手段からの出力信号を選択して出力することにより、一列の出力信号を出力する一列変換処理手段とをさらに有し、
前記画像信号処理部が有する積算処理手段の数は、前記デジタル画像信号を構成する各画素毎のデジタル信号の数と同数であり、
前記各積算処理手段は、前記積算倍率格納手段に格納された、各画素信号の夫々に対応する積算倍率で、前記デジタル画像信号を構成する各画素毎のデジタル信号の夫々に対して積算処理を行うことを特徴とする撮像装置。
【請求項２】
各画素に対応して複数色のカラーフィルタが配列され、レンズにより投影された被写体像の電荷信号を、垂直転送駆動制御により、スチルモードや液晶表示モードを実現する電荷信号配列にして、光電変換を行い、アナログ画像信号を出力する撮像素子と、
前記撮像素子を垂直転送駆動制御するための駆動パルスを生成するタイミング発生部と、該撮像素子から出力されたアナログ画像信号のリセット・レベル値とデータ・レベル値との差分を求め、実信号部分のみを抜き出すＣＤＳ処理を行うＣＤＳ処理部と、このＣＤＳ処理部から出力されたアナログ画像配列信号に対してゲイン調整処理を行うゲイン調整部と、このゲイン調整部によるゲイン調整処理後のアナログ画像配列信号をデジタル画像信号に変換するＡＤ変換部とを有するアナログフロントエンド部と、
前記アナログフロントエンド部から出力された前記デジタル画像信号に対して、各種の画像信号処理を行い、撮像画像のデータを出力する画像信号処理部とを備え、
前記アナログ画像配列信号は、複数画素から構成されている撮像装置において、
前記画像信号処理部は、
前記デジタル画像信号を構成する各画素毎のデジタル信号に対して積算することによりゲイン調整を行う複数の積算処理手段と、
前記デジタル画像信号を構成する各画素毎のデジタル信号の夫々に対応する積算倍率が格納された積算倍率格納手段と、
前記各積算処理手段からの出力信号を選択して出力することにより、一列の出力信号を出力する一列変換処理手段とをさらに有し、
前記画像信号処理部が有する積算処理手段の数は、前記デジタル画像信号を構成する各画素毎のデジタル信号の数と同数であり、
前記各積算処理手段は、前記積算倍率格納手段に格納された、各画素信号の夫々に対応する積算倍率で、前記デジタル画像信号を構成する各画素毎のデジタル信号の夫々に対して積算処理を行うことを特徴とする撮像装置。
【請求項３】
前記画像信号処理部から出力された前記撮像画像のデータを格納する記憶部と、
撮像画像や各種のメッセージを表示するための表示部と、
ユーザによって操作されることにより装置に指示を与える操作部とをさらに備えることを特徴とする請求項２に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置に関し、特にデジタル画像信号の積算処理に関する。
【背景技術】
【０００２】
近年、デジタルカメラ等の撮像装置が普及している。従来の撮像装置１００を図４に示す。この撮像装置１００は、レンズ１０２、ＣＣＤやＣＭＯＳセンサー等により構成された撮像素子１０３、アナログフロントエンド装置１０４、画像信号処理装置１０５、記憶装置１０６、表示装置１０７、及び操作装置１０８を備える。撮像素子１０３には、各画素に対応するＲ，Ｇ、Ｂ各色のカラーフィルタ１１１が行方向及び列方向に、例えば、２つずつ繰り返し配列されたベイヤー配列形式で配列されている。撮像素子１０３は、アナログフロントエンド装置１０４から送信される駆動パルスに応じて動作する。
【０００３】
撮像装置１００は、レンズ１０２を介して入射された光の情報を、撮像素子１０３が光電変換を行うことによりアナログ画像信号に変換し、この画像信号に、アナログフロントエンド装置１０４が全画素一律にＣＤＳ処理やゲイン調整処理等を行った後、画像信号処理装置１０５に入力させ、各種の信号処理を行うことにより撮像画像データを生成するものである。生成された撮像画像データは、記憶装置１０６に格納されたり、表示装置１０７に表示されたりする。
【０００４】
アナログフロントエンド装置１０４は、アナログ画像信号を構成する画素信号に対して、ＣＤＳ処理を行うＣＤＳ回路１２１と、ゲイン調整処理を行うゲイン調整回路１２２と、アナログ画像信号をデジタル画像信号に変換するＡＤ変換回路１２３とを有し、アナログ画像信号を構成する画素信号に対して、全画素一律の増幅率を用いて画像信号の補正処理を行っている。また、アナログフロントエンド装置１０４は、撮像素子１０３を駆動するために、撮像素子１０３を駆動するための駆動パルスを生成するタイミング生成部（図示せず）をさらに有する。
【０００５】
撮像素子１０３から出力されたアナログ画像信号は、撮像素子１０３の駆動方式や、微細化に伴う低電荷転送効率や、基板パターンによる信号劣化等により、アナログ画像信号を構成する各画素の信号量に相違が見られる場合がある。各画素の信号量に相違が見られると、この画像信号の画素配列をそのまま使用した場合に、撮像画像上に縦線が生じたり、また、この画像信号の画素配列を並べ替えた場合に、撮像画像上に横線が生じたりすることがある。その結果、良好な撮像画像を得ることができない場合がある。
【０００６】
上記問題に対して、特許文献１には、画素信号に対して、この画素信号のカラーフィルタの色毎に増幅率を設定することができ、設定された増幅率に基づきゲイン調整回路を用いて画素信号の増幅処理を行う撮像装置が開示されている。また、特許文献２には、撮像素子が出力した画素信号の各画素値の平均値から補正係数を算出し、この補正係数を用いて画素信号を補正する撮像装置が開示されている。
【０００７】
また、特許文献３には、複数のＣＣＤ転送ラインを備え、複数の撮像素子から出力された画素信号から補正係数を算出し、この補正係数に基づくそれぞれのＣＣＤ転送ラインの出力レベル差を用いて、画素信号を補正することができる撮像装置が開示されている。また、特許文献４には、撮像素子から出力された画素信号に対して、フレーム単位で補正を行う撮像装置が開示されている。しかし、特許文献１乃至特許文献４に開示された撮像装置では、各々の画素ごとに異なる増幅値に設定することができないため、各画素毎に精密な補正を行うことができず、良好な撮像画像を得ることができない。
【０００８】
また、特許文献５には、撮像素子から出力された画素信号の夫々に対応する補正値を読み出して補正を行う撮像装置が開示されているが、読み出した補正値を用いて各画素信号に補正を行う具体的な仕組みが開示されていない。
【特許文献１】特開２００１−２８７１６号公報
【特許文献２】特開２００４−１２８６５３号公報
【特許文献３】特開２００２−３４４８１０号公報
【特許文献４】特開平８−１８１９１０号公報
【特許文献５】特開平３−２０４２８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、上記問題を解決するためになされたものであり、撮像した画素信号の夫々に対して積算倍率の設定を行うことができ、良好な撮像画像を得ることができる撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために請求項１の発明は、各画素に対応してＲ、Ｇ、Ｂ各色のカラーフィルタが配列され、レンズにより投影された被写体像の電荷信号を、垂直転送駆動制御により、スチルモードや液晶表示モード等の各設定モードを実現する電荷信号配列にして、光電変換を行い、アナログ画像信号を出力する撮像素子と、前記撮像素子を垂直転送駆動制御するための駆動パルスを生成するタイミング発生部と、該撮像素子から出力されたアナログ画像信号のリセット・レベル値とデータ・レベル値との差分を求め、実信号部分のみを抜き出すＣＤＳ処理を行うＣＤＳ処理部と、このＣＤＳ処理部から出力されたアナログ画像配列信号に対してゲイン調整処理を行うゲイン調整部と、このゲイン調整部によるゲイン調整処理後のアナログ画像配列信号をデジタル画像信号に変換するＡＤ変換部とを有するアナログフロントエンド部と、前記アナログフロントエンド部から出力された前記デジタル画像信号に対して、各種の画像信号処理を行い、撮像画像のデータを出力する画像信号処理部と、前記画像信号処理部から出力された撮像画像のデータを格納する記憶部と、撮像画像や各種のメッセージを表示するための表示部と、ユーザによって操作されることにより装置に指示を与える操作部とを備え、前記アナログ画像配列信号は、各設定モードによって、ある水平期間では、２画素配列であるＲＧ画素配列やＧＢ画素配列、４画素配列であるＧＧＢＲ画素配列、又は６画素配列であるＧＧＧＲＢＲ画素配列やＧＧＧＢＲＢ画素配列から構成されている撮像装置において、前記画像信号処理部は、前記デジタル画像信号を構成する各画素毎のデジタル信号に対して積算することによりゲイン調整を行う複数の積算処理手段と、前記デジタル画像信号を構成する各画素毎のデジタル信号の夫々に対応する積算倍率が格納された積算倍率格納手段と、前記各積算処理手段からの出力信号を選択して出力することにより、一列の出力信号を出力する一列変換処理手段とをさらに有し、前記画像信号処理部が有する積算処理手段の数は、前記デジタル画像信号を構成する各画素毎のデジタル信号の数と同数であり、前記各積算処理手段は、前記積算倍率格納手段に格納された、各画素信号の夫々に対応する積算倍率で、前記デジタル画像信号を構成する各画素毎のデジタル信号の夫々に対して積算処理を行うものである。
【００１１】
請求項２の発明は、各画素に対応して複数色のカラーフィルタが配列され、レンズにより投影された被写体像の電荷信号を、垂直転送駆動制御により、スチルモードや液晶表示モードを実現する電荷信号配列にして、光電変換を行い、アナログ画像信号を出力する撮像素子と、前記撮像素子を垂直転送駆動制御するための駆動パルスを生成するタイミング発生部と、該撮像素子から出力されたアナログ画像信号のリセット・レベル値とデータ・レベル値との差分を求め、実信号部分のみを抜き出すＣＤＳ処理を行うＣＤＳ処理部と、このＣＤＳ処理部から出力されたアナログ画像配列信号に対してゲイン調整処理を行うゲイン調整部と、このゲイン調整部によるゲイン調整処理後のアナログ画像配列信号をデジタル画像信号に変換するＡＤ変換部とを有するアナログフロントエンド部と、前記アナログフロントエンド部から出力された前記デジタル画像信号に対して、各種の画像信号処理を行い、撮像画像のデータを出力する画像信号処理部とを備え、前記アナログ画像配列信号は、複数画素から構成されている撮像装置において、前記画像信号処理部は、前記デジタル画像信号を構成する各画素毎のデジタル信号に対して積算することによりゲイン調整を行う複数の積算処理手段と、前記デジタル画像信号を構成する各画素毎のデジタル信号の夫々に対応する積算倍率が格納された積算倍率格納手段と、前記各積算処理手段からの出力信号を選択して出力することにより、一列の出力信号を出力する一列変換処理手段とをさらに有し、前記画像信号処理部が有する積算処理手段の数は、前記デジタル画像信号を構成する各画素毎のデジタル信号の数と同数であり、前記各積算処理手段は、前記積算倍率格納手段に格納された、各画素信号の夫々に対応する積算倍率で、前記デジタル画像信号を構成する各画素毎のデジタル信号の夫々に対して積算処理を行うものである。
【００１２】
請求項３の発明は、請求項２に記載の撮像装置において、前記画像信号処理部から出力された前記撮像画像のデータを格納する記憶部と、撮像画像や各種のメッセージを表示するための表示部と、ユーザによって操作されることにより装置に指示を与える操作部とをさらに備えるものである。
【発明の効果】
【００１３】
本発明によれば、撮像した画素信号の夫々に対して積算倍率を設定することができ、各積算処理手段は、積算倍率格納手段に格納された各画素信号に応じた積算倍率を用いて、画素信号の夫々に対応するデジタル信号に対して積算することによりゲイン調整を行う。そのため、撮像した画素信号の夫々に対して精密に増幅処理を行うことができ、良好な撮像画像を得ることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の一実施形態に係る撮像装置について、図１及び図２を参照して説明する。図１は、撮像装置１の構成を示し、図２は、画像信号処理装置（画像信号処理部）５の構成を示す。
【００１５】
撮像装置１は、レンズ２により投影された被写体像の電荷信号に光電変換を行い、アナログ画像信号を出力する撮像素子３と、撮像素子３を制御すると共に撮像素子３から出力されるアナログ画像信号に各種の処理を行い、デジタル画像信号に変換して出力するアナログフロントエンド装置４とを備える。
【００１６】
また、撮像装置１は、アナログフロントエンド装置４から出力されたデジタル画像信号に対して、輝度・色差信号処理、輪郭補正処理、ホワイトバランス処理等の各種の画像信号処理を行う画像信号処理装置５と、画像信号処理装置５から出力された撮像画像のデータを格納する記憶装置（記憶部）６と、撮像画像や各種のメッセージを表示するための表示装置（表示部）７と、ユーザによって操作されることにより装置に指示を与える操作装置（操作部）８とをさらに備える。
【００１７】
撮像素子３は、レンズ２により投影された被写体像の電荷信号を、垂直転送駆動制御により、スチルモードや液晶モード等の各設定モードを実現する電荷信号配列にして、光電変換を行い、アナログ画像信号を出力することができるＣＣＤで構成される。この垂直転送駆動制御は、アナログフロントエンド装置４のタイミング発生部（図示せず）にて生成された駆動パルスに応じて動作する。撮像素子３には、各画素に対応するＲ（レッド）、Ｇ（グリーン）、Ｂ（ブルー）各色のカラーフィルタ１１が配列されている。スチルモードは、全画素読出しモードであり、液晶表示モードは、画素を間引いて読出すモードである。
【００１８】
撮像素子３から出力されるアナログ画像信号から構成されるアナログ画像配列信号は、スチルモードや液晶モード等の各設定モードによって、ある水平期間では、２画素配列であるＲＧ画素配列やＧＢ画素配列、４画素配列であるＧＧＢＲ画素配列、又は６画素配列であるＧＧＧＲＢＲ画素配列やＧＧＧＢＲＢ画素配列から構成されている。なお、アナログ画像配列信号は、これらの構成例に限らず、撮像素子３が駆動制御されることにより、６画素以上の配列から構成されてもよい。
【００１９】
アナログフロントエンド装置４は、撮像素子３を転送駆動制御するための駆動パルスを生成するタイミング発生部（図示せず）と、撮像素子３から出力されたアナログ画像信号のリセット・レベル値とデータ・レベル値との差分を求め、実信号部分のみを抜き出すＣＤＳ処理を行うＣＤＳ回路（ＣＤＳ処理部）４１と、ＣＤＳ回路４１からの出力されたアナログ画像信号に対してゲイン調整処理を行うゲイン調整回路（ゲイン調整部）４２と、ゲイン調整回路４２によるゲイン調整処理後のアナログ画像配列信号をデジタル画像信号に変換するＡＤ変換回路（ＡＤ変換部）４３とを有する。
【００２０】
画像信号処理装置５は、図２に示すように、アナログフロントエンド装置４から出力されたデジタル画像信号を構成する各画素毎のデジタル信号に対して積算することによりゲイン調整を行う第１積算回路（積算処理手段）５１ａ〜第６積算回路５１ｆと、各積算回路５１ａ〜５１ｆからの出力信号を選択して出力することにより、一列の出力信号を出力する一列変換回路（一列変換処理手段）５２と、デジタル画像信号を構成する各画素毎のデジタル信号の夫々に対応する積算倍率が格納された積算倍率格納装置（積算倍率格納手段）５３とを有する。ここでは、画像信号処理装置５が積算回路を６つ有する例を示したが、画像信号処理装置５は、デジタル画像信号を構成する各画素毎のデジタル信号の数と同数の積算回路を有していればよい。
【００２１】
また、画像信号処理装置５は、一列変換回路５２に対して各積算回路５１ａ〜５１ｆからの出力信号を選択するように指示するための選択信号を出力する選択信号生成装置５４と、輝度・色差信号処理、輪郭補正処理、ホワイトバランス処理等の各種画像信号処理を行い、画像信号処理後の撮像画像のデータを出力する画像信号処理回路（画像信号処理手段）５５と、各設定モードによって使用する各積算回路５１ａ〜５１ｆを選択するための設定画像モード切替回路５７と、切替スイッチ（ＳＷ）５８ａ〜５８ｄとをさらに有する。
【００２２】
撮像装置１の設定モードをスチルモードにした場合、アナログフロントエンド装置４から出力されるデジタル画像信号はＲＧ画素配列、又はＧＢ画素配列を含む信号だけなので、第１積算回路５１ａと第２積算回路５１ｂだけを使用すればよい。そのため、設定画像モード切替回路５７は、第３積算回路５１ｃ乃至第６積算回路５１ｆのＳＷ５８ａ〜５８ｄを、オフ状態とする。
【００２３】
積算倍率格納装置５３、及び選択信号生成装置５４には、クロック信号として画素クロック信号（図２中の画素ＣＬＫ）が入力され、各積算回路５１ａ〜５１ｆには、アナログフロントエンド装置４から出力されたデジタル画像信号と、積算倍率格納装置５３に格納された、デジタル画像信号を構成する各画素毎のデジタル信号の夫々に対応する積算倍率が入力される。
【００２４】
各積算回路５１ａ〜５１ｆは、積算倍率格納装置５３に格納された、各画素毎のデジタル信号に対応する積算倍率を用いて、各積算回路５１ａ〜５１ｆに入力されたデジタル画像信号を構成する各画素毎のデジタル信号の夫々に対して積算することによりゲイン調整を行う。積算倍率格納装置５３には、デジタル画像信号を構成する各画素毎のデジタル信号の夫々に対して最適な積算倍率が予め格納されている。
【００２５】
次に、アナログ画像配列信号が６画素配列である「ＧＧＧＲＢＲ」画素配列から構成される設定モードを設定した場合の各積算回路５１ａ〜５１ｆの処理について説明する。第１積算回路５１ａは、アナログ画像配列信号「ＧＧＧＲＢＲ」の１番目のＧ色に相当する画素のデジタル信号に対して積算処理を行う。第２積算回路５１ｂは、アナログ画像配列信号「ＧＧＧＲＢＲ」の２番目のＧ色に相当する画素のデジタル信号に対して積算処理を行う。第３積算回路５１ｃは、アナログ画像配列信号「ＧＧＧＲＢＲ」の３番目のＧ色に相当する画素のデジタル信号に対して積算処理を行う。第４積算回路５１ｄは、アナログ画像配列信号「ＧＧＧＲＢＲ」の４番目のＲ色に相当する画素のデジタル信号に対して積算処理を行う。第５積算回路５１ｅは、アナログ画像配列信号「ＧＧＧＲＢＲ」の５番目のＢ色に相当する画素のデジタル信号に対して積算処理を行う。第６積算回路５１ｆは、アナログ画像配列信号「ＧＧＧＲＢＲ」の６番目のＲ色に相当する画素のデジタル信号に対して積算処理を行う。
【００２６】
次に、一列変換回路５２により出力される信号について、図３を参照して説明する。図３は、各積算回路５１ａ〜５１ｆから出力される信号を一列変換回路５２が順次選択し、その結果、出力されるデジタル画像信号６３（図３中のゲイン出力）のタイムチャートを示す。なお、ここでは、各積算回路５１ａ〜５１ｆによるデジタル画像信号を構成する各画素毎のデジタル信号の夫々に対応する積算倍率の値は、第１積算回路５１ａが１．０３倍、第２積算回路５１ｂが０．８倍、第３積算回路５１ｃが０．９７倍、第４積算回路５１ｄが０．７３倍、第５積算回路５１ｅが１倍、第６積算回路５１ｆが１．１倍とする。また、選択信号生成装置５４の動作のタイミング、及び積算倍率格納装置５３から積算回路５１ａ〜５１ｆに入力される積算倍率の値の切り替えタイミングは、画素クロック信号６１（図３中の画素ＣＬＫ）に基づいて判断される。各積算回路５１ａ〜５１ｆに入力される信号は、デジタル画像信号６２である。
【００２７】
一列変換回路５２は、第１積算回路５１ａ乃至第５積算回路５１ｆから出力される出力信号（ゲイン１〜ゲイン６）７１〜７６の中から、所定の１画素のデジタル信号に相当する出力信号を選択する。一列変換回路５２は、選択１信号８１乃至選択６信号８６がローレベルになるタイミングに合わせて、デジタル信号の選択を行う。
【００２８】
一列変換回路５２は、選択１信号８１の内の選択信号８１ａを受信した時に、第１積算回路５１ａから出力された出力信号７１中の出力信号７１ａを選択し、選択信号８１ｂを受信した時に、出力信号７１ｂを選択する。一列変換回路５２は、選択２信号８２の内の選択信号８２ａを受信した時に、第２積算回路４１ｂから出力された出力信号７２中の出力信号７２ａを選択し、選択信号８２ｂを受信した時に、出力信号７２ｂを選択する。
【００２９】
一列変換回路５２は、選択３信号８３の内の選択信号８３ａを受信した時に、第３積算回路５１ｃから出力された出力信号７３中の出力信号７３ａを選択し、選択信号８３ｂを受信した時に、出力信号７３ｂを選択する。一列変換回路５２は、選択４信号８４の内の選択信号８４ａを受信した時に、第４積算回路５１ｄから出力された出力信号７４中の出力信号７４ａを選択し、選択信号８４ｂを受信した時に、出力信号８４ｂを選択する。
【００３０】
一列変換回路５２は、選択５信号８５の内の選択信号８５ａを受信した時に、第５積算回路５１ｅから出力された出力信号７５中の出力信号７５ａを選択し、選択信号８５ｂを受信した時に、出力信号７５ｂを選択する。一列変換回路５２は、選択６信号８６の内の選択信号８６ａを受信した時に、第６積算回路５１ｆから出力された出力信号７６中の出力信号７６ａを選択し、選択信号８６ｂを受信した時に、出力信号７６ｂを選択する。
【００３１】
上述したように、一列変換回路５２は出力信号７１〜７６中から選択した信号を一列の出力信号６３（図３中のゲイン出力）として出力する。出力信号７１ａはゲイン出力６３中の信号６３ａに、出力信号７２ａはゲイン出力６３中の信号６３ｂに、出力信号７３ａはゲイン出力６３中の信号６３ｃに、出力信号７４ａはゲイン出力６３中の信号６３ｄに、出力信号７５ａはゲイン出力６３中の信号６３ｅに、出力信号７６ａはゲイン出力６３中の信号６３ｆにそれぞれ相当する。
【００３２】
また、出力信号７１ｂはゲイン出力６３中の信号６３ｇに、出力信号７２ｂはゲイン出力６３中の信号６３ｈに、出力信号７３ｂはゲイン出力６３中の信号６３ｉに、出力信号７４ｂはゲイン出力６３中の信号６３ｊに、出力信号７５ｂはゲイン出力６３中の信号６３ｋに、出力信号７６ｂはゲイン出力６３中の信号６３ｌにそれぞれ相当する。
【００３３】
一列変換回路５２から出力されたデジタル画像信号は、上記画像信号処理回路５５を経て、画像信号処理装置５から画像データが出力される。
【００３４】
上記のように、本実施形態に係る撮像装置１によれば、デジタル画像信号を構成する各画素毎のデジタル信号の夫々に対して積算倍率を設定することができ、各積算回路５１ａ〜５１ｆは、積算倍率格納装置５３に格納された各画素信号に応じた積算倍率を用いて、デジタル画像信号を構成する各画素毎のデジタル信号の夫々に対して積算によるゲイン調整処理を行う。そのため、撮像した画素信号の夫々に対して精密に積算処理を行うことができ、良好な撮像画像を得ることができる。
【００３５】
なお、本発明は、上記実施形態に限られず、発明の趣旨を変更しない範囲で種々の変形が可能である。例えば、上記実施形態では、アナログ画像配列信号が、転送駆動制御によりＧＧＧＲＢＲの順に行方向に配列された画素信号から構成されている例を示したが、これに限られず、転送駆動制御により任意の色と任意の順番に行方向に配列された任意の数の種類の画素信号から構成されたものであってもよい。
【図面の簡単な説明】
【００３６】
【図１】本発明の一実施形態に係る撮像装置の概略構成を示すブロック図。
【図２】上記撮像装置の画像信号処理装置の内部構成を示すブロック図。
【図３】上記撮像装置における一列変換回路が出力する画像データのタイミングチャート。
【図４】従来の撮像装置の概略構成を示すブロック図。
【符号の説明】
【００３７】
１  撮像装置
２  レンズ
３  撮像素子
４  アナログフロントエンド装置（アナログフロントエンド部）
５  画像信号処理装置（画像信号処理部）
６  記憶装置（記憶部）
７  表示装置（表示部）
８  操作装置（操作部）
１１  カラーフィルタ
４１  ＣＤＳ回路（ＣＤＳ処理部）
４２  ゲイン調整回路（ゲイン調整部）
４３  ＡＤ変換回路（ＡＤ変換部）
５１ａ  第１積算回路（積算処理手段）
５１ｂ  第２積算回路（積算処理手段）
５１ｃ  第３積算回路（積算処理手段）
５１ｄ  第４積算回路（積算処理手段）
５１ｅ  第５積算回路（積算処理手段）
５１ｆ  第６積算回路（積算処理手段）
５２  一列変換回路（一列変換処理手段）
５３  積算倍率格納装置（積算倍率格納手段）
５５  画像信号処理回路（画像信号処理手段）
【図１】
2008199465.tif 000003
【図２】
2008199465.tif 000004
【図３】
2008199465.tif 000005
【図４】
2008199465.tif 000006