(57)【要約】【課題】１つアナログ出力から複数のＡＤ変換を行うＡＤ変換回路において、スイッチングノイズによる誤差発生を防ぎ、小型化及びコストの低減を可能にする。【解決手段】ＡＤ変換回路１は、アナログ出力部２と、第一ＡＤ変換回路部３と、第二ＡＤ変換回路部４とを備える。第一ＡＤ変換回路部３は、第一スイッチ３１ａを有し出力端子２１に接続される第一サンプルホールド部３１と、第一制御部３２と、第一処理部３３とを備える。第二ＡＤ変換回路部４は、第二スイッチ４１ａを有し出力端子２１に接続される第二サンプルホールド部４１と、第二制御部４２と、第二処理部４３とを備える。第一制御部３２は、第一スイッチ３１ａがオンしてから第一スイッチ３１ａがオフした後の第一所定時間ｔ１を経過するまでの間、マスク信号を発生する。第二制御部４２は、マスク信号が入力されている間、第二スイッチ４１ａをオフ状態とする。【選択図】図１
2008148127.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号を出力するアナログ出力部と、
第一スイッチと第一コンデンサとを有し前記アナログ出力部の出力端子に接続される第一サンプルホールド部と、前記第一スイッチのオン、オフを制御する第一制御部と、前記第一サンプルホールド部の出力をデジタル値に変換する第一処理部とを備える第一ＡＤ変換回路部と、
第二スイッチと第二コンデンサとを有し前記アナログ出力部の前記出力端子に接続される第二サンプルホールド部と、前記第二スイッチのオン、オフを制御する第二制御部と、前記第二サンプルホールド部の出力をデジタル値に変換する第二処理部とを備える第二ＡＤ変換回路部と、
を備え、
前記第一制御部は、前記第一スイッチがオンしてから前記第一スイッチがオフした後の第一所定時間を経過するまでの間、マスク信号を発生し、
前記第二制御部は、前記マスク信号が入力されている間、前記第二スイッチをオフ状態とすることを特徴とするＡＤ変換回路。
【請求項２】
前記第一制御部は、さらに、前記第一スイッチがオンする第二所定時間前から前記マスク信号を発生する請求項１に記載のＡＤ変換回路。
【請求項３】
前記第二制御部は、一定の周期で前記第二スイッチをオン、オフさせ、前記マスク信号が入力されている間に前記第二スイッチをオンさせる周期となった場合、前記マスク信号が停止した直後に前記第二スイッチをオンさせる請求項１または２に記載のＡＤ変換回路。
【請求項４】
前記第二制御部は、前記マスク信号が入力されたときに前記第二スイッチがオン状態であった場合、前記第二スイッチを強制的にオフさせ、その後、前記マスク信号が停止した直後に前記第二スイッチをオンさせる請求項１〜３の何れか一項に記載のＡＤ変換回路。
【請求項５】
前記第二処理部は、前記第二スイッチがオンされてからオフされるまでの時間である第二スイッチオン時間を予め記憶し、前記第二スイッチが前記第二スイッチオン時間でオン、オフされた場合にのみ、前記第二サンプルホールド部の出力をデジタル値に変換する請求項１〜４の何れか一項に記載のＡＤ変換回路。
【請求項６】
第三スイッチと第三コンデンサとを有し前記アナログ出力部の前記出力端子に接続される第三サンプルホールド部と、前記第三スイッチのオン、オフを制御する第三制御部と、前記第三サンプルホールド部の出力をデジタル値に変換する第三処理部とを備える第三ＡＤ変換回路部をさらに備え、
前記第二制御部は、さらに、前記第二スイッチがオンしてから前記第二スイッチがオフした後の第三所定時間を経過するまでの間、サブマスク信号を発生し、
前記第三制御部は、前記マスク信号及び前記サブマスク信号の少なくとも一方が入力されている間、前記第三スイッチをオフ状態とする請求項１〜５の何れか一項に記載のＡＤ変換回路。
【請求項７】
前記第二制御部は、さらに、前記第二スイッチがオンする第四所定時間前から前記サブマスク信号を発生する請求項６に記載のＡＤ変換回路。
【請求項８】
前記第三制御部は、一定の周期で前記第三スイッチをオン、オフさせ、前記マスク信号及び前記サブマスク信号の少なくとも一方が入力されている間に前記第三スイッチをオンさせる周期となった場合、前記マスク信号及び前記サブマスク信号の両方が停止状態となった直後に前記第三スイッチをオンさせる請求項６または７に記載のＡＤ変換回路。
【請求項９】
前記第三制御部は、前記マスク信号及び前記サブマスク信号の少なくとも一方が入力されたときに前記第三スイッチがオン状態であった場合、前記第三スイッチを強制的にオフさせ、その後、前記マスク信号及び前記サブマスク信号の両方が停止状態となった直後に前記第三スイッチをオンさせる請求項６〜８の何れか一項に記載のＡＤ変換回路。
【請求項１０】
前記第三処理部は、前記第三スイッチがオンされてからオフされるまでの時間である第三スイッチオン時間を予め記憶し、前記第三スイッチが前記第三スイッチオン時間でオン、オフされた場合にのみ、前記第三サンプルホールド部の出力をデジタル値に変換する請求項６〜９の何れか一項に記載のＡＤ変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ信号をデジタル信号に変換するＡＤ変換回路に関するものである。
【背景技術】
【０００２】
例えば、車両のエアバッグ装置等の乗員保護装置においては、不要な乗員保護デバイスの起動を防止するために、冗長性を確保する必要がある。そこで、例えば、乗員保護デバイス起動のためのスクイブに対して直列接続された複数のスイッチを備え、全てのスイッチがオンしたときに、乗員保護デバイスを起動するようにしている（例えば、特許文献１参照）。この場合、１つの加速度センサから出力される信号に基づいて衝突判定を行って、各スイッチをオンさせることがある。
【０００３】
この衝突判定はデジタル信号を用いた演算が行われているため、加速度センサから出力されるアナログ信号を、ＡＤ変換回路にてデジタル信号に変換している。そして、このＡＤ変換回路についても、冗長性を確保することが望まれている。すなわち、１つの加速度センサから出力されるアナログ信号を、複数のデジタル信号に変換するために、複数のＡＤ変換回路を備える構成を採用したものがある（例えば、特許文献２参照）。
【０００４】
ここで、ＡＤ変換回路には、通常、スイッチとコンデンサとを有するサンプルホールド部が設けられている。このサンプルホールド部は、入力されるアナログ信号を、スイッチのオン／オフによりサンプリングする。具体的には、スイッチがオン状態の間にコンデンサにアナログ信号の電荷を蓄積することにより、サンプリングする。そして、ＡＤ変換回路は、サンプルホールド部でサンプリングされたデータをデジタル値に変換することで、アナログ信号をデジタル信号に変換する。
【０００５】
従って、ＡＤ変換回路では、サンプルホールド部におけるスイッチのオン／オフによって、スイッチングノイズが発生する。このスイッチングノイズは、例えば、ＣＲ回路における過渡現象等であり、スイッチをオンまたはオフした直後に顕著に現れる。
【０００６】
そして、上記のような１つのアナログ信号から複数のＡＤ変換処理を行う回路では、１つのＡＤ変換処理で発生したスイッチングノイズが、他のＡＤ変換処理に悪影響を及ぼす虞がある。つまり、１つのサンプルホールド部のスイッチがオンまたはオフすることにより発生するスイッチングノイズが、他のサンプルホールド部がサンプリングしている間（オン状態時、すなわちオンしてからオフするまでの間）に、当該他のサンプルホールド部に入り込んでしまう。これにより、当該他のサンプルホールド部によりサンプリングされるデータに大きな誤差が生じ、ＡＤ変換の正確性が低下する可能性がある。
【０００７】
そこで、従来、ＡＤ変換回路には、スイッチングノイズ対策として、図６に示すように、アナログ出力部１０２からＡＤ変換回路部１０３までのライン１０４に抵抗１０５及びコンデンサ１０６が設けられていた。これにより、サンプルホールド部１０７で発生するスイッチングノイズは、コンデンサ１０６に吸収され、当該スイッチングノイズによる他のサンプルホールド部１０７への影響は低減される。
【特許文献１】特開２００５−２５５０３２号公報
【特許文献２】特開平８−２８２４３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、図６に示すようなＡＤ変換回路では、複数のＡＤ変換回路部１０３に対して、少なくとも同数の抵抗１０５及びコンデンサ１０６を設けなくてはならず、ＡＤ変換回路の小型化及びコストの低減が困難であった。また、上記スイッチングノイズによるデジタル値の誤差を防ぐ新たな機能の確立が求められている。
【０００９】
本発明は、このような事情に鑑みてなされたものであり、１つのアナログ出力から複数のＡＤ変換を行うＡＤ変換回路において、スイッチングノイズによる誤差発生を抑え、且つ、ＡＤ変換回路の小型化及びコストの低減を可能とするＡＤ変換回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
（１）本発明のＡＤ変換回路は、アナログ出力部と、第一ＡＤ変換回路部と、第二ＡＤ変換回路部とを備える。アナログ出力部は、アナログ信号を出力する。アナログ出力部は、アナログ信号を出力するものであれば何でもよいが、例えば、加速度センサ（Ｇセンサ）や温度センサ等のセンサであり、電圧等の変動をアナログ信号として出力するものが考えられる。
【００１１】
第一ＡＤ変換回路部及び第二ＡＤ変換回路部は、入力されたアナログ信号をデジタル信号に変換する回路であり、例えば、ＣＰＵやマイクロコンピュータ内に配置される。第一ＡＤ変換回路部は、第一サンプルホールド部と、第一制御部と、第一処理部とを備える。
【００１２】
第一サンプルホールド部は、第一スイッチと第一コンデンサとを有し、アナログ出力部の出力端子に接続される。第一制御部は、第一スイッチのオン、オフを制御する。第一処理部は、第一サンプルホールド部の出力をデジタル値に変換する。具体的には、第一処理部は、第一スイッチがオン状態の間に、第一コンデンサに入力されるアナログ信号の電荷を蓄積することにより、サンプリングする。
【００１３】
第二ＡＤ変換回路部は、第二サンプルホールド部と、第二制御部と、第二処理部とを備える。第二サンプルホールド部は、第二スイッチと第二コンデンサとを有し、アナログ出力部の出力端子に接続される。第二制御部は、第二スイッチのオン、オフを制御する。第二処理部は、第二サンプルホールド部の出力をデジタル値に変換する。具体的には、第二処理部は、第二スイッチがオン状態の間に、第二コンデンサに入力されるアナログ信号の電荷を蓄積することにより、サンプリングする。
【００１４】
ここで、スイッチとは、電気的に離隔した２点間を接続（オン）／非接続（オフ）するものであり、例えば、トランジスタ等のスイッチング素子等を用いてもよい。
【００１５】
そして、本発明の特徴的な事項は、以下のとおりである。すなわち、第一制御部は、第一スイッチがオンしてから第一スイッチがオフした後の第一所定時間を経過するまでの間、マスク信号を発生する。そして、第二制御部は、マスク信号が入力されている間、第二スイッチをオフ状態とする。ここで、第一所定時間とは、第一スイッチがオン状態からオフされることによりスイッチングノイズが発生している時間以上の時間である。
【００１６】
つまり、第一スイッチがオンしてからオフするまでの間は、マスク信号が発生している。ここで、第一スイッチがオンすることにより発生するスイッチングノイズは、第一スイッチがオンした直後に現れる。そして、第一スイッチがオンしてからオフするまでの間はマスク信号が発生しているため、第一スイッチがオンすることによるスイッチングノイズが発生する間は、第二スイッチがオン状態となることはない。つまり、第二サンプルホールド部は、第一スイッチがオンすることによるスイッチングノイズが発生する間は、サンプリングしない。このように、第一サンプルホールド部の第一スイッチがオンすることにより発生するスイッチングノイズは、第二サンプルホールド部のサンプリングに影響を及ぼさないようになる。
【００１７】
さらに、第一スイッチがオフした後にも第一所定時間内はマスク信号が発生している。ここで、第一スイッチがオフすることにより発生するスイッチングノイズは、第一スイッチがオフした直後に現れる。そして、第一スイッチがオフした後の第一所定時間経過するまでマスク信号が発生しているため、第一スイッチがオフすることによるスイッチングノイズが発生する間は、第二スイッチがオン状態となることはない。つまり、第二サンプルホールド部は、第一スイッチがオフすることによるスイッチングノイズが発生する間は、サンプリングしない。このように、第一サンプルホールド部の第一スイッチがオフすることにより発生するスイッチングノイズは、第二サンプルホールド部のサンプリングに影響を及ぼさないようになる。
【００１８】
本発明の構成では、たとえ、第一スイッチがオンする際またはオフする際に、第二スイッチのオンになるタイミングが到来したとしても、第二スイッチをオン状態とすることなくオフ状態にすることができるため、第一スイッチのオンおよびオフによるスイッチングノイズが第二ＡＤ変換回路部に悪影響を及ぼすことを防ぐことができる。従って、本発明は、第一スイッチのオンおよびオフによるスイッチングノイズが第二ＡＤ変換回路部に影響を及ぼすことで発生する誤差を防ぐことができる。
【００１９】
以上、記述のとおり、本発明は、スイッチングノイズによるデジタル値の誤差発生を防ぐことができる。また、本発明のＡＤ変換回路では、従来のスイッチングノイズ対策として設けられた抵抗及びコンデンサを用いることなく、スイッチングノイズの影響を抑えることができる。したがって、ＡＤ変換回路の小型化、及びコストの低減が可能となる。
【００２０】
（２）ここで、第一制御部は、さらに、第一スイッチがオンする第二所定時間前からマスク信号を発生することが好ましい。すなわち、第一制御部は、第一スイッチがオンする第二所定時間前から第一スイッチがオフした後の第一所定時間を経過するまでの間、マスク信号を発生する。
【００２１】
ここで、第二所定時間とは、第二スイッチがオフ状態からオンされることによりスイッチングノイズが発生している時間、および、第二スイッチがオン状態からオフされることによりスイッチングノイズが発生している時間のうち、長い方の時間以上の時間である。また、第二所定時間は、第一スイッチ以外のスイッチが複数ある場合（例えば、後述（６）の場合）、当該スイッチのうちで、上記スイッチングノイズの発生時間が最も長いスイッチに合わせて設定される。
【００２２】
ここで、第二スイッチがオンすることにより発生するスイッチングノイズは、第二スイッチがオンした直後に現れる。そして、第一スイッチがオンする第二所定時間前から第一スイッチがオフした後の第一所定時間を経過するまでの間は、マスク信号が発生している。従って、仮に、マスク信号が発生する直前に第二スイッチがオンしたとしても、それによるスイッチングノイズは、第一スイッチがオンするまでには消滅している。さらに、マスク信号が発生されなくなってから第二スイッチがオンしたとしても、その第一所定時間前に、既に第一スイッチはオフしている。従って、第二スイッチがオンすることによるスイッチングノイズが発生する間は、第一スイッチがオン状態となることはない。
【００２３】
さらに、第二スイッチがオフすることにより発生するスイッチングノイズは、第二スイッチがオフした直後に現れる。そして、第一スイッチがオンする第二所定時間前から第一スイッチがオフした後の第一所定時間を経過するまでの間は、マスク信号が発生している。従って、仮に、マスク信号が発生したと同時に強制的に第二スイッチがオフしたとしても、それによるスイッチングノイズは、第一スイッチがオンするまでには消滅している。従って、第二スイッチがオフすることによるスイッチングノイズが発生する間は、第一スイッチがオン状態となることはない。
【００２４】
このように、第二サンプルホールド部の第二スイッチがオンおよびオフすることにより発生するスイッチングノイズは、第一サンプルホールド部のサンプリングに影響を及ぼさないようになる。
【００２５】
（３）ここで、第二制御部は、一定の周期で第二スイッチをオン、オフさせ、マスク信号が入力されている間に第二スイッチをオンさせる周期となった場合、マスク信号が停止した直後に第二スイッチをオンさせることが好ましい。すなわち、第二制御部は、マスク信号入力中（第二スイッチがオフ状態中）に、決められた一定の周期により第二スイッチをオンさせるタイミングとなった場合、当該オンをキャンセルし、マスク信号が停止した直後に第二スイッチをオンさせる。これにより、本発明は、第二サンプルホールド部がサンプルホールドするサンプリングデータ数を減少させることなく、スイッチングノイズによる誤差を防ぐことができる。
【００２６】
マスク信号が発生している間、第二スイッチのオンはキャンセルされ、第二スイッチはオフ状態を維持することになる。このとき、本来、第二スイッチがオンされることにより得ることのできたサンプリングデータが得られず、第二ＡＤ変換回路部のサンプリングデータ数が減少してしまう虞がある。
【００２７】
しかし、本発明は、上記構成とすることにより、本来得る予定のサンプリングデータ数と同数のサンプリングデータを得ることができる。なお、マスク信号発信中における第二サンプルホールド部のサンプリングタイミングのズレは、ＡＤ変換処理全体からみると瞬間的なものであり、ＡＤ変換処理にほとんど影響はない。
【００２８】
したがって、本発明は、第二ＡＤ変換回路部の変換処理の正確性を維持すると共に、スイッチングノイズによる誤差発生を防ぐことができる。
【００２９】
（４）ここで、第二制御部は、マスク信号が入力されたときに第二スイッチがオン状態であった場合、第二スイッチを強制的にオフさせ、その後、マスク信号が停止した直後に第二スイッチをオンさせることが好ましい。つまり、マスク信号が発生したときに、第二スイッチがすでにオンされた状態である場合、第二制御部は、当該オン状態を強制的にオフさせ、その後、マスク信号が停止した直後に第二スイッチをオンさせる。
【００３０】
これにより、第二スイッチが強制的にオフされた場合でも、サンプリングデータ数は減少しない。
【００３１】
（５）ここで、第二処理部は、第二スイッチがオンされてからオフされるまでの時間である第二スイッチオン時間を予め記憶し、第二スイッチが第二スイッチオン時間でオン、オフされた場合にのみ、第二サンプルホールド部の出力をデジタル値に変換することが好ましい。すなわち、予め記憶された第二スイッチオン時間以外でサンプリングされたデータは、第二処理部でデジタル値に変換されることがない。
【００３２】
これにより、マスク信号により強制的に第二スイッチがオンからオフにされた場合であっても、そのオンからオフの間のサンプリングデータは、第二処理部で処理されず、余分なサンプリングデータを排除することができる。すなわち、第二処理部は、より正常なサンプリングデータに基づいて処理を実行できる。したがって、本発明は、ＡＤ変換の正確性をさらに向上させることができる。
【００３３】
（６）ここで、本発明は、上記（１）〜（５）の何れかにおいて、第三ＡＤ変換回路部をさらに備えてもよい。第三ＡＤ変換回路部は、第三スイッチと第三コンデンサとを有しアナログ出力部の出力端子に接続される第三サンプルホールド部と、第三スイッチのオン、オフを制御する第三制御部と、第三サンプルホールド部の出力をデジタル値に変換する第三処理部とを備える。
【００３４】
この場合、第二制御部は、さらに、第二スイッチがオンしてから第二スイッチがオフした後の第三所定時間を経過するまでの間、サブマスク信号を発生する。そして、第三制御部は、マスク信号及びサブマスク信号の少なくとも一方が入力されている間、第三スイッチをオフ状態とする。ここで、第三所定時間とは、第二スイッチがオン状態からオフされることによりスイッチングノイズが発生している時間以上の時間である。
【００３５】
これにより、上記（１）同様に、第一スイッチ及び第二スイッチのオン／オフによるスイッチングノイズは、第三サンプルホールド部のサンプリングに悪影響を及ぼさない。つまり、マスク信号により、第一スイッチのスイッチングノイズは、第二スイッチに対するのと同様に、第三スイッチによるサンプリングに対しても悪影響を与えない。そして、サブマスク信号により、第二スイッチのスイッチングノイズは、上記（１）の原理と同様に、第三スイッチによるサンプリングに対して悪影響を与えない。
【００３６】
したがって、１つのアナログ出力部から３つのＡＤ変換処理を行うＡＤ変換回路であっても、スイッチングノイズによる誤差発生を防ぐことができる。なお、第三制御部へのマスク信号の入力は、第一制御部から直接行われてもよく、第二制御部を介して行われてもよい。
【００３７】
（７）ここで、上記（６）において、第三制御部は、さらに、第二スイッチがオンする第四所定時間前からサブマスク信号を発生することが好ましい。ここで、第四所定時間とは、第三スイッチがオフ状態からオンされることによりスイッチングノイズが発生している時間、および、第三スイッチがオン状態からオフされることによりスイッチングノイズが発生している時間のうち、長い方の時間以上の時間である。また、第四所定時間は、第二所定時間同様、第一スイッチ及び第二スイッチ以外のスイッチが複数ある場合、当該スイッチのうちで、上記スイッチングノイズの発生時間が最も長いスイッチに合わせて設定される。
【００３８】
これにより、上記（２）の原理と同様に、第三スイッチによるスイッチングノイズは、第一スイッチ及び第二スイッチのサンプリングに悪影響を及ぼさない。
【００３９】
（８）ここで、上記（６）または（７）において、第三制御部は、一定の周期で第三スイッチをオン、オフさせ、マスク信号及びサブマスク信号の少なくとも一方が入力されている間に第三スイッチをオンさせる周期となった場合、マスク信号及びサブマスク信号の両方が停止状態となった直後に第三スイッチをオンさせることが好ましい。
【００４０】
ここで、マスク信号及びサブマスク信号の両方が停止状態とは、マスク信号及びサブマスク信号のどちらも第三制御部に入力されていない状態という意味である。これにより、上記（３）同様の効果を得ることができる。
【００４１】
（９）ここで、上記（６）〜（８）の何れかにおいて、第三制御部は、マスク信号及びサブマスク信号の少なくとも一方が入力されたときに第三スイッチがオン状態であった場合、第三スイッチを強制的にオフさせ、その後、マスク信号及びサブマスク信号の両方が停止状態となった直後に第三スイッチをオンさせることが好ましい。これにより、上記（４）と同様の効果を得ることができる。
【００４２】
（１０）ここで、上記（６）〜（９）の何れかにおいて、第三処理部は、第三スイッチがオンされてからオフされるまでの時間である第三スイッチオン時間を予め記憶し、第三スイッチが第三スイッチオン時間でオン、オフされた場合にのみ、第三サンプルホールド部の出力をデジタル値に変換することが好ましい。これにより、上記（５）と同様の効果を得ることができる。
【００４３】
なお、本発明において、第二ＡＤ変換回路部及び第三ＡＤ変換回路部を複数有していても、同様の効果を得ることができる。また、新たに第四ＡＤ変換回路部を設けた場合、上記マスク信号及びサブマスク信号と同様に、新たなマスク信号を第三制御部が発生させればよく、本発明は、さらに複数のＡＤ変換にも対応することができる。
【発明の効果】
【００４４】
本発明のＡＤ変換回路によれば、１つのアナログ出力から複数のＡＤ変換を行う場合においても、スイッチングノイズによる誤差発生が抑えられ、且つ、回路の小型化及びコストの低減が可能となる。
【発明を実施するための最良の形態】
【００４５】
以下、本発明のＡＤ変換回路の好適な実施形態について図面を参照して説明する。
【００４６】
＜実施例１＞
まず、ＡＤ変換回路１（実施例１）の具体的構成について図１を参照して説明する。図１は、ＡＤ変換回路１の構成図である。ＡＤ変換回路１は、例えば、エアバッグ装置において、加速度センサの出力（アナログ出力）を複数のＡＤ変換回路部でＡＤ変換する場合に用いられる。この場合、エアバッグ装置では、１つのエアバッグの袋体に対して、複数のＡＤ変換回路部が設けられている。そして、当該複数のすべてのＡＤ変換回路部が、袋体の展開許可に値するデジタル信号を出力したとき、袋体を展開させるようになっている。
【００４７】
図１に示すように、ＡＤ変換回路１は、アナログ出力部２と、第一ＡＤ変換回路部３と、第二ＡＤ変換回路部４とを備えている。アナログ出力部２は、出力端子２１を有し、アナログ信号を出力端子２１から出力する。
【００４８】
ここで、第一ＡＤ変換回路部３について説明する。第一ＡＤ変換回路部３は、第一サンプルホールド部３１と、第一制御部３２と、第一処理部３３とを備え、アナログ信号をデジタル信号に変換する。
【００４９】
このうち第一サンプルホールド部３１は、第一スイッチ３１ａと、第一コンデンサ３１ｂとを有している。第一スイッチ３１ａは、一端がアナログ出力部２の出力端子２１に接続され、他端が第一コンデンサ３１ｂ及び第一処理部３３に接続されている。第一コンデンサ３１ｂは、一端が第一スイッチ３１ａと第一処理部３３との間に接続され、他端がグランド（ＧＮＤ）に接続されている。すなわち、第一サンプルホールド部３１は、入力側がアナログ出力部２の出力端子２１に接続され、出力側が第一処理部３３に接続されている。
【００５０】
第一制御部３２は、第一サンプルホールド部３１に接続され、第一スイッチ３１ａのオン、オフを制御する。また、第一制御部３２は、一定の周期で第一スイッチ３１ａをオン、オフさせる。さらに、第一制御部３２は、後述する第二制御部４２に第一マスクライン３２ａを介して接続されている。第一処理部３３は、第一サンプルホールド部３１に接続され、第一サンプルホールド部３１の出力をデジタル値に変換する。
【００５１】
第一サンプルホールド部３１は、第一スイッチ３１ａがオンされてからオフされるまでに入力される電荷を第一コンデンサ３１ｂに保持する。そして、第一サンプルホールド部３１は、この値を第一処理部３３に出力する。そして、この値が第一処理部３３によりデジタル値に変換される。
【００５２】
すなわち、第一ＡＤ変換回路部３は、第一制御部３２が第一スイッチ３１ａを繰り返しスイッチング（オン／オフ）させ、第一サンプルホールド部３１が入力電荷を順々にサンプリングし、そのサンプリングデータを第一処理部３３がデジタル化することにより、アナログ信号をデジタル信号に変換している。
【００５３】
続いて、第二ＡＤ変換回路４について説明する。第二ＡＤ変換回路４は、第一ＡＤ変換回路３と同様の構成となっている。すなわち、第二ＡＤ変換回路部４は、第二サンプルホールド部４１と、第二制御部４２と、第二処理部４３とを備え、アナログ信号をデジタル信号に変換する。
【００５４】
第二サンプルホールド部４１は、第二スイッチ４１ａと、第二コンデンサ４１ｂとを有している。第二スイッチ４１ａは、一端がアナログ出力部２の出力端子２１に接続され、他端が第二コンデンサ４１ｂ及び第二処理部４３に接続されている。第二コンデンサ４１ｂは、一端が第二スイッチ４１ａと第二処理部４３との間に接続され、他端がグランド（ＧＮＤ）に接続されている。すなわち、第二サンプルホールド部４１は、入力側がアナログ出力部２の出力端子２１に接続され、出力側が第二処理部４３に接続されている。
【００５５】
第二制御部４２は、第二サンプルホールド部４１に接続され、第二スイッチ４１ａのオン、オフを制御する。また、第二制御部４２は、一定の周期で第二スイッチ４１ａをオン、オフさせる。第二処理部４３は、第二サンプルホールド部４１に接続され、第二サンプルホールド部４１の出力をデジタル値に変換する。
【００５６】
そして、ＡＤ変換回路１において、第一制御部３２は、第一スイッチ３１ａがオンする第二所定時間ｔ２前から第一スイッチ３１ａがオフした後の第一所定時間ｔ１を経過するまでの間、マスク信号（図２参照）を発生する。そして、第二制御部４２は、このマスク信号が入力されている間、第二スイッチ４１ａをオフ状態とする。第一制御部３２が出力するマスク信号は、第一マスクライン３２ａを介して、第二制御部４２に入力される。
【００５７】
ここで、図１に示すように、アナログ出力部２１と第一スイッチ３１ａとをつなぐ配線を第一ライン３４とする。そして、一端が第一ライン３４に接続され、他端が第二スイッチ４１ａに接続される配線を第二ライン４４とする。すなわち、第一スイッチ３１ａは、第一ライン３４を介してアナログ出力部２の出力端子２１に接続され、第二スイッチ４１ａは、第二ライン４４及び第一ライン３４を介してアナログ出力部２の出力端子２１に接続されている。アナログ出力部２から出力されるアナログ信号は、第一ライン３４を介して第一ＡＤ変換回路部３に入力されると共に、第一ライン３４及び第二ライン４４を介して第二ＡＤ変換回路部４に入力される。
【００５８】
そして、第一スイッチ３１ａのオン／オフによって発生するスイッチングノイズは、第一ライン３４及び第二ライン４４を介して第二サンプルホールド部４１に伝達される。また、第二スイッチ４１ａのオン／オフによって発生するスイッチングノイズは、同じく第一ライン３４及び第二ライン４４を介して第一サンプルホールド部３１に伝達される。
【００５９】
次に、マスク信号について図２を参照してさらに説明する。図２は、第一ＡＤ変換回路部３おける各動作のタイミングチャートを示す図である。
【００６０】
第一ＡＤ変換回路部３には、図２に示すように、クロック信号が入力されている。そして、第一制御部３２は、このクロック信号を基に、設定されたタイミングで第一スイッチ３１ａをオンまたはオフさせている。具体例を挙げると、第一制御部３２は、図２におけるクロック波Ｂで第一スイッチ３１ａをオンさせ、クロック波Ｄで第一スイッチ３１ａをオフさせている。
【００６１】
そして、第一制御部３２は、クロック波Ｂで第一スイッチ３１ａをオンさせることが設定されているため、そのクロック波Ｂを基準に、１つ前のクロック波Ａでマスク信号を発生させることができる。つまり、実施例１において、第二所定時間ｔ２は、クロック波Ａの発生からクロック波Ｂの発生までの時間となる。
【００６２】
また、第一スイッチ３１ａがオンされている時間Ｔｏｎ１は予め設定できるため、マスク信号を停止するタイミングも設定可能である。すなわち、第一制御部３２は、第一スイッチ３１ａをクロック波Ｄでオフした後、マスク信号をクロック波Ｅで停止することができる。つまり、実施例１において、第一所定時間ｔ１は、クロック波Ｄの発生からクロック波Ｅの発生までの時間となる。
【００６３】
そして、このマスク信号は、発生と同時に第二制御部４２に入力される。第二制御部４２は、マスク信号が入力されている間は、第二スイッチ４１ａをオフ状態にする。なお、第一スイッチ３１ａのオン／オフの周期、第一所定時間ｔ１、及び第二所定時間ｔ２は、任意に設定可能であり、上記に限られるものではない。
【００６４】
実施例１においては、第一所定時間ｔ１は、第一スイッチ３１ａのオフによるスイッチングノイズが発生している時間に設定されている。そして、第二所定時間ｔ２は、第二スイッチ４１ａのオフによるスイッチングノイズが発生している時間に設定されている。
【００６５】
次に、ＡＤ変換回路１の作用について図３を参照してさらに説明する。図３は、ＡＤ変換回路１における各動作のタイミングチャートを示す図である。なお、図３（ａ）は、ＡＤ変換回路１において、マスク信号と第二スイッチ４１ａがオンする周期とが重ならない場合のタイミングチャートを示す。図３（ｂ）は、マスク信号と第二スイッチ４１ａがオンする周期とが重なる場合のタイミングチャートを示す。図３（ｃ）は、マスク信号と第二スイッチ４１ａのオン状態とが重なる場合のタイミングチャートを示す。
【００６６】
ＡＤ変換回路１において、第二制御部４２は、第一制御部３２がマスク信号を発生することによりマスク信号が入力され、当該マスク信号が入力されている間、第二スイッチ４１ａをオフ状態とする。
【００６７】
ここで、第二処理部４３は、第二スイッチ４１ａがオンされてからオフされるまでの時間である第二スイッチオン時間Ｔｏｎ２を予め記憶し、第二スイッチ４１ａがこの第二スイッチオン時間Ｔｏｎ２でオン、オフされた場合にのみ、第二サンプルホールド部４１の出力をデジタル値に変換する。
【００６８】
まず、図３（ａ）に示すように、ＡＤ変換回路１では、通常、第一スイッチ３１ａのオン／オフの周期及びマスク信号の周期と、第二スイッチ４１ａのオン／オフの周期とが重ならないように設定されている。
【００６９】
しかし、一般のＡＤ変換回路において複数のＡＤ変換回路部を有する場合、実際には、各周期に多少の時間的誤差が含まれることが多い。すなわち、各動作のタイミングを決める周波数（周期と逆数関係）が、設定された周波数と僅かに異なってしまう場合が多い。例えば、第一スイッチ３１ａのスイッチング周波数と第二スイッチ４１ａのスイッチング周波数とを１０ｋＨｚに設定したとしても、実際には、一方が１０．０１ｋＨｚで、他方が９．９９ｋＨｚとなってしまう。
【００７０】
また、一般のＡＤ変換回路において、複数のＡＤ変換回路部における各スイッチング周波数（あるいは、クロック）が異なるように設定されることもある。すなわち、複数あるＡＤ変換回路部のそれぞれの動作が、設定により異なる周波数となることもあり、または、周波数の異なる別々のクロックを基にすることもある。
【００７１】
したがって、各スイッチのオン／オフの周期は、偶然的あるいは必然的に重なる可能性がある。しかしながら、ＡＤ変換回路１では、マスク信号が、第一スイッチ３１ａがオンする第二所定時間ｔ２前から第一スイッチ３１ａがオフした後の第一所定時間ｔ１を経過するまでの間発生しているため、各スイッチのオンからオフまでの動作が重なることがない。
【００７２】
図３（ｂ）に示すように、マスク信号が発生しているときに、第二スイッチ４１ａがオンする周期となった場合、当該オンはキャンセルされる（すなわち、第二スイッチ４１ａはオンされない）。そして、キャンセルされた第二スイッチ４１ａのオンは、マスク信号が停止した直後に実行される。つまり、第二制御部４２は、マスク信号が入力されている間に第二スイッチ４１ａをオンさせる周期となった場合、マスク信号が停止した直後に第二スイッチ４１ａをオンさせている。
【００７３】
また、図３（ｃ）に示すように、第二スイッチ４１ａがオン状態であるときにマスク信号が発生した場合、第二スイッチ４１ａは強制的にオフされる（すなわち、第二スイッチ４１ａはオン状態からオフになる）。そして、第二スイッチ４１ａは、マスク信号が停止した直後に再びオンされる。つまり、第二制御部４２は、マスク信号が入力されたときに第二スイッチ４１ａがオン状態であった場合、第二スイッチ４１ａを強制的にオフし、その後、マスク信号が停止した直後に第二スイッチ４１ａをオンさせている。
【００７４】
したがって、ＡＤ変換回路１では、第一スイッチ３１ａがオンからオフとなる間に第二スイッチ４１ａがオンまたはオフすることはなく、第二スイッチ４１ａがオンからオフとなる間に第一スイッチ３１ａがオンまたはオフすることはない。
【００７５】
すなわち、ＡＤ変換回路１では、第一スイッチ３１ａのオン／オフにより発生するスイッチングノイズが第二サンプルホールド部４１に入り込むことはなく、第二スイッチ４１ａのオン／オフにより発生するスイッチングノイズが第一サンプルホールド部３１に入り込むことはない。
【００７６】
マスク信号によりオフにされた第二スイッチ４１ａは、マスク信号停止直後に再びオンされる。これにより、第二サンプルホールド部４１におけるサンプリングデータ数は減少しない。
【００７７】
さらに、ＡＤ変換回路１において、第二処理部４３は、第二スイッチオン時間Ｔｏｎ２を予め記憶し、第二スイッチ４１ａが第二スイッチオン時間Ｔｏｎ２でオン、オフされた場合にのみ、第二サンプルホールド部４１の出力をデジタル値に変換している。したがって、図３（ｃ）に示すように、第二スイッチ４１ａが第二スイッチオン時間Ｔｏｎ２を経過する前にオフされた場合であっても、当該サンプリングデータはデジタル値に変換されない。すなわち、第二処理部４３で誤変換が生じることはない。
【００７８】
以上より、ＡＤ変換回路１は、ＡＤ変換処理の正確性を維持すると共に、スイッチングノイズによる誤差発生を防ぐことができる。また、ＡＤ変換回路１では、従来のように、第一ライン３４及び第二ライン４４上に抵抗やコンデンサを設ける必要がなく、ＡＤ変換回路の小型化、及びコストの低減を可能とする。
【００７９】
なお、ＡＤ変換回路１は、第二ＡＤ変換処理部４が複数ある場合であっても、第一制御部３２が当該複数の第二制御部４２にマスク信号を送信することにより、第一ＡＤ変換回路部３と複数の第二ＡＤ変換回路４とが互いにスイッチングノイズを受けることを防ぐことができる。
【００８０】
＜実施例２＞
次に、ＡＤ変換回路５（実施例２）の具体的構成について図４を参照して説明する。図４は、ＡＤ変換回路５の構成図である。なお、図４において、実施例１と同構成となるものには、同番号を付して説明を省略する。
【００８１】
図４に示すように、ＡＤ変換回路５は、アナログ出力部２と、第一ＡＤ変換回路部３と、第二ＡＤ変換回路部４と、第三ＡＤ変換回路部６とを備えている。第三ＡＤ変換回路部６は、第三サンプルホールド部６１と、第三制御部６２と、第三処理部６３とを備え、アナログ信号をデジタル信号に変換する。
【００８２】
このうち第三サンプルホールド部６１は、第三スイッチ６１ａと、第三コンデンサ６１ｂとを有している。第三スイッチ６１ａは、一端がアナログ出力部２の出力端子２１に接続され、他端が第三コンデンサ６１ｂ及び第三処理部６３に接続されている。第三コンデンサ６１ｂは、一端が第三スイッチ６１ａと第三処理部３３との間に接続され、他端がグランド（ＧＮＤ）に接続されている。すなわち、第三サンプルホールド部６１は、入力側がアナログ出力部２の出力端子２１に接続され、出力側が第三処理部３３に接続されている。なお、一端が第二ライン４４に接続され、他端が第三スイッチ６１ａに接続される配線を第三ライン６４とする。
【００８３】
第三制御部６２は、第三スイッチ６１ａのオン、オフを制御する。したがって、第三制御部６２は、第三サンプルホールド部６１に接続されている。また、第三制御部６２は、第一制御部３２に第二マスクライン３２ｂを介して接続され、第二制御部４２にサブマスクライン４２ａを介して接続されている。また、第二マスクライン３２ｂは、一端が第一マスクライン３２ａに接続され、他端が第三制御部６２に接続されている。
【００８４】
マスク信号は、第一マスクライン３２ａ及び第二マスクライン３２ｂを介して、第二制御部４２及び第三制御部６２に入力される。第三処理部６３は、第三サンプルホールド部６１に接続され、第三サンプルホールド部６１の出力をデジタル値に変換する。
【００８５】
ここで、第二制御部４２は、実施例１の機能に加えて、第二スイッチ４１ａがオンする第四所定時間ｔ４前から第二スイッチ４１ａがオフした後の第三所定時間ｔ３を経過するまでの間、サブマスク信号を発生する。つまり、第二制御部４２は、サブマスク信号をサブマスクライン４２ａを介して第三制御部６２に出力する。そして、第三制御部６２は、マスク信号及びサブマスク信号の少なくとも一方が入力されている間、第三スイッチ６１ａをオフ状態とする。
【００８６】
ここで、マスク信号について、第一所定時間ｔ１は、第一スイッチ３１ａのオフによるスイッチングノイズが発生している時間に設定されている。そして、第二所定時間ｔ２は、第二スイッチ４１ａのオフによるスイッチングノイズが発生している時間に設定されている。なお、実施例２において、第二スイッチ４１ａ及び第三スイッチ６１ａのオン／オフによるスイッチングノイズが発生している時間がすべて等しいため、第二所定時間ｔ２は、第二スイッチ及び第三スイッチのどのスイッチングノイズに合わせて設定してもよい。
【００８７】
サブマスク信号について、第三所定時間ｔ３は、第二スイッチ４１ａのオフによるスイッチングノイズが発生している時間に設定されている。そして、第四所定時間ｔ４は、第三スイッチ６１ａのオフによるスイッチングノイズが発生している時間に設定されている。
【００８８】
ここで、サブマスク信号及びＡＤ変換回路５の作用について図５を参照して説明する。なお、実施例２において、マスク信号は、実施例１と同様である。図５（ａ）は、ＡＤ変換回路５において、マスク信号と第二スイッチ４１ａがオンする周期とが重ならない場合のタイミングチャートを示す。図５（ｂ）は、ＡＤ変換回路５において、マスク信号と第二スイッチ４１ａがオンする周期とが重なる場合のタイミングチャートを示す。図５（ｃ）は、ＡＤ変換回路５において、マスク信号と第二スイッチ４１ａのオン状態とが重なる場合のタイミングチャートを示す。
【００８９】
図５（ａ）に示すように、サブマスク信号は、第二スイッチ４１ａのオンを基準に、第四所定時間ｔ４前に出力される。そして、第二制御部４２に予め第二スイッチオン時間Ｔｏｎ２が設定されているため、それを基準に、サブマスク信号は、第二スイッチ４１ａがオフした後の第三所定時間ｔ３を経過後に停止される。
【００９０】
ここで、実施例２において、サブマスク信号は、図５（ｂ）及び（ｃ）に示すような「マスク信号と第二スイッチ４１ａのオンとが重なる場合」においては、上記と別の基準により、発生（出力／停止）させている。
【００９１】
すなわち、図５（ｂ）に示すように、マスク信号と第二スイッチ４１ａがオンする周期とが重なる場合、第二スイッチ４１ａのオンはキャンセルされる。このため、第二制御部４２は、本来、第二スイッチがオンされるはずであった周期を基準に、サブマスク信号を発生することができない場合がある。つまり、第二制御部４２に設定された第二スイッチ４１ａのオン／オフ周期以外で第二スイッチ４１ａがオンすることになり、サブマスク信号の発生が想定周期外で行わなくてはならなくなる。
【００９２】
この問題は、サブマスク信号の発生基準を、マスク信号が停止したときとすること、すなわち、第二スイッチ４１ａのオンではなくマスク信号の停止時とすることにより解決される。つまり、第二制御部４２に予めマスク信号の発生時間Ｔｍを記憶させる。そして、マスク信号発生中に第二スイッチ４１ａのオンがキャンセルされた場合、第二制御部４２はそれを検知し、マスク信号が入力された時間と発生時間Ｔｍとから、次のサブマスク信号の出力タイミングを決定する。
【００９３】
また、図５（ｃ）に示すように、マスク信号と第二スイッチ４１ａのオン状態とが重なる場合においても、サブマスク信号の発生基準は、マスク信号が停止したときとする。つまり、第二スイッチ４１ａが第二スイッチオン時間Ｔｏｎ２を経過する前に、マスク信号によりオフされた場合、第二制御部４２はそれを検知し、マスク信号が入力された時間と発生時間Ｔｍとから、次のサブマスク信号の出力タイミングを決定する。
【００９４】
すなわち、第二制御部４２は、「マスク信号と第二スイッチ４１ａのオンとが重なる場合」においても、第二スイッチ４１ａがオンする第四所定時間ｔ４前から第二スイッチ４１ａがオフした後の第三所定時間ｔ３を経過するまでの間、サブマスク信号を発生することができる。
【００９５】
したがって、第一スイッチ３１ａ、第二スイッチ４１ａ、及び第三スイッチ６１ａの各オン／オフの動作は重なることはない。すなわち、ＡＤ変換回路５は、スイッチングノイズが各サンプルホールド部に悪影響を及ぼすことはなく、スイッチングノイズによる誤差発生を防ぐことができる。
【００９６】
ここで、第三制御部６２は、マスク信号及びサブマスク信号の少なくとも一方が入力されている間に第三スイッチ６１ａをオンさせる周期となった場合、マスク信号及びサブマスク信号の両方が停止状態となった直後に第三スイッチ６１ａをオンさせる。この動作は、図３（ｂ）及び図５（ｂ）における第二スイッチ４１ａのオン／オフに相当する。
【００９７】
さらに、第三制御部６２は、マスク信号及びサブマスク信号の少なくとも一方が入力されたときに第三スイッチ６１ａがオン状態であった場合、第三スイッチ６１ａを強制的にオフさせ、その後、マスク信号及びサブマスク信号の両方が停止状態となった直後に第三スイッチ６１ａをオンさせる。この動作は、図３（ｃ）及び図５（ｃ）における第二スイッチ４１ａのオン／オフに相当する。なお、両方が停止状態とは、例えば、マスク信号及びサブマスク信号の両方が発生している場合、一方が停止し、さらに他方が停止した状態であり、両方の信号の何れもが発生していない状態である。
【００９８】
また、第三処理部６３は、第三スイッチ６１ａがオンされてからオフされるまでの時間である第三スイッチオン時間（図示せず）を予め記憶し、第三スイッチ６１ａがこの第三スイッチオン時間でオン、オフされた場合にのみ、第三サンプルホールド部６１の出力をデジタル値に変換する。
【００９９】
これにより、ＡＤ変換回路５では、第二サンプルホールド部４１同様、第三サンプルホールド部６１におけるサンプリングデータ数の減少を抑え、より正確にＡＤ変換することができる。
【０１００】
以上より、ＡＤ変換回路５は、ＡＤ変換処理の正確性を維持すると共に、スイッチングノイズによる誤差発生を防ぐことができる。また、ＡＤ変換回路５では、従来のように、第一ライン３４、第二ライン４４、及び第三ライン６４上に抵抗やコンデンサを設ける必要がなく、ＡＤ変換回路の小型化、及びコストの低減を可能とする。
【０１０１】
なお、マスク信号の伝達経路は、上記に限るものではない。例えば、マスク信号は、第一制御部３２から第一マスクライン３２ａを介して第二制御部４２に入力され、同時に、第二制御部４２からサブマスクライン４２ａを介して第三制御部６２に入力されてもよい。
【０１０２】
また、第二ＡＤ変換回路部４及び第三ＡＤ変換回路部６が複数ある場合でも、マスク信号を複数ある第二ＡＤ変換回路部４及び第三ＡＤ変換回路部６のそれぞれに入力させ、サブマスク信号を複数ある第三ＡＤ変換回路部６に入力させることにより、実施例２同様の効果を得ることができる。
【０１０３】
また、本発明のＡＤ変換回路は、ＡＤ変換回路１に第三ＡＤ変換回路部６を加えるのと同様に、さらに、例えば第四ＡＤ変換回路部（図示せず）を加えることが可能である。すなわち、本発明のＡＤ変換回路は、ＡＤ変換回路部が２つ、及び３つの場合に限られるものではなく、複数のＡＤ変換回路部を有する場合でも同様の効果を発揮することができる。
【図面の簡単な説明】
【０１０４】
【図１】ＡＤ変換回路１の構成図である。
【図２】第一ＡＤ変換回路部３おける各動作のタイミングチャートを示す図である。
【図３】（ａ）ＡＤ変換回路１において、マスク信号と第二スイッチ４１ａがオンする周期とが重ならない場合のタイミングチャートを示す。（ｂ）ＡＤ変換回路１において、マスク信号と第二スイッチ４１ａがオンする周期とが重なる場合のタイミングチャートを示す。（ｃ）ＡＤ変換回路１において、マスク信号と第二スイッチ４１ａのオン状態とが重なる場合のタイミングチャートを示す。
【図４】ＡＤ変換回路５の構成図である。
【図５】（ａ）ＡＤ変換回路５において、マスク信号と第二スイッチ４１ａがオンする周期とが重ならない場合のタイミングチャートを示す。（ｂ）ＡＤ変換回路５において、マスク信号と第二スイッチ４１ａがオンする周期とが重なる場合のタイミングチャートを示す。（ｃ）ＡＤ変換回路５において、マスク信号と第二スイッチ４１ａのオン状態とが重なる場合のタイミングチャートを示す。
【図６】従来のＡＤ変換回路の構成図である。
【符号の説明】
【０１０５】
１：ＡＤ変換回路
２：アナログ出力部、２１：出力端子
３：第一ＡＤ変換回路部
３１：第一サンプルホールド部
３１ａ：第一スイッチ、３１ｂ：第一コンデンサ
３２：第一制御部、３２ａ：第一マスクライン、３２ｂ：第二マスクライン
３３：第一処理部、３４：第一ライン
４：第二ＡＤ変換回路部
４１：第二サンプルホールド部
４１ａ：第二スイッチ、４１ｂ：第二コンデンサ
４２：第二制御部、４２ａ：サブマスクライン、４３：第二処理部、４４：第二ライン
６：第三ＡＤ変換回路部
６１：第三サンプルホールド部
６１ａ：第三スイッチ、６１ｂ：第三コンデンサ
６２：第三制御部、６３：第二処理部、６４：第三ライン
【図１】
2008148127.tif 000003
【図２】
2008148127.tif 000004
【図３】
2008148127.tif 000005
【図４】
2008148127.tif 000006
【図５】
2008148127.tif 000007
【図６】
2008148127.tif 000008