(57)【要約】【課題】符号化処理及び又は復号化処理を高速化させ得る。【解決手段】第１の処理部、第２の処理部及び第３の処理部は、第１のＳＲＡＭ、第２のＳＲＡＭ及び第３のＳＲＡＭにそれぞれ保持されたＳＩＧプレーン、ＲＥＦプレーン及びＤＯＮＥプレーンの各プレーンを読み出して参照すると共に、第１の処理、第２の処理及び第３処理の際に処理内容を反映させて各プレーンを随時書き戻す。そして第２の処理部は、第１の処理部が一の処理ビットプレーンを処理するのに要するプレーン処理時間よりも短い第１の位相差時間だけ第１の処理部から遅れて処理ビットに対する処理を実行するようにした。【選択図】図２１
2008148332.tif 000002
【特許請求の範囲】
【請求項１】
所定の画素数でなる画像データにおける各画素を所定の桁数のビットで表すことにより形成されたコードブロックデータから桁ごとに平面化して形成されたビットプレーンのうち、上位の上記桁の上記ビットプレーンから順に処理対象となる処理ビットを所定の順序で読み出すと共に、上記処理ビットを予め規定された複数のコンテクストのうち対応するコンテクストを選択して出力する画像処理装置において、
上記処理ビットの存在する処理ビットプレーンよりも上位となる上位プレーンにおいて１である上記ビットが存在する場合が有意であり、１である上記ビットが存在しない場合を有意でないとしたとき、当該上位プレーンにおける各ビットの有意性を表すＳＩＧプレーンを記憶する第１のＳＲＡＭと、
上記ＳＩＧプレーンにおいて有意とされた直後の上記ビットに対してフラグが立てられるＲＥＦプレーンを記憶する第２のＳＲＡＭと、
上記コンテクストが既に選択された上記ビットに対してフラグが立てられるＤＯＮＥプレーンを記憶する第３のＳＲＡＭと、
上記ＳＩＧプレーン、上記ＲＥＦプレーン及び上記ＤＯＮＥプレーンを読み出し、上記ＳＩＧプレーンにおいて上記処理ビットに対応するＳＩＧビットが有意でなく、上記ＳＩＧビットの近傍に存在するＳＩＧ近傍ビットのいずれかが有意である場合には、上記ＳＩＧ近傍ビットに基づいて上記コンテクストを選択し、上記処理ビットの値を反映して上記ＳＩＧプレーン及び上記ＲＥＦプレーンを書き戻すと共に、上記ＤＯＮＥプレーンにおける上記処理ビットと対応するＤＯＮＥビットに上記フラグを立てた状態にして上記ＤＯＮＥプレーンを書き戻す第１の処理部と、
上記第１の処理部によって書き戻された上記ＳＩＧプレーン、上記ＲＥＦプレーン及び上記ＤＯＮＥプレーンを読み出し、上記ＳＩＧビットが有意でありかつ上記ＤＯＮＥビットにフラグが立てられていない場合には、上記ＲＥＦプレーンにおいて上記処理ビットに対応するＲＥＦビット及び上記ＳＩＧ近傍ビットに基づいて上記コンテクストを選択すると共に、上記ＳＩＧビットをＳＩＧプレーンに書き戻し、上記フラグが立てられていない状態にして上記ＲＥＦビットをＲＥＦプレーンに書き戻すと共に、上記フラグを立てた状態にして上記ＤＯＮＥプレーンを書き戻す第２の処理部と、
上記第２の処理部によって書き戻された上記ＳＩＧプレーン及び上記ＤＯＮＥプレーンを読み出し、上記ＤＯＮＥビットに上記フラグが立てられていない場合には、上記ＳＩＧ近傍ビットに基づいて上記コンテクストを選択し、上記処理ビットの値を反映して上記ＳＩＧプレーンを書き戻す第３の処理部と
を具え、
上記第２の処理部は、
上記第１の処理部が一の上記処理ビットプレーンを処理するのに要するプレーン処理時間よりも短い第１の位相差時間だけ上記第１の処理部から遅れて上記処理ビットに対する処理を実行する
ことを特徴とする画像処理装置。
【請求項２】
上記第３の処理部は、
上記第２の処理部が一の上記処理ビットプレーンを処理するのに要するプレーン処理時間よりも短い第２の位相差時間だけ上記第２の処理部から遅れて上記処理ビットに対する処理を実行すると共に、上記第１の処理部が上記一の処理ビットプレーンの次の上記ビットプレーンおける上記処理ビットに対応するビットに対する処理を開始する前に、上記処理ビットに対する処理を終了する
ことを特徴とする請求項１に記載の画像処理装置。
【請求項３】
上記第１の位相差時間は、
上記第２の位相差時間よりも長い
ことを特徴とする請求項１に記載の画像処理装置。
【請求項４】
上記第１の位相差時間は、
上記第１の処理部が４ビット分の上記処理ビットを処理するカラム処理時間よりも長く設定されている
ことを特徴とする請求項１に記載の画像処理装置。
【請求項５】
外部に設けられたＤＲＡＭから供給される上記処理ビットプレーンを記憶する第４のＳＲＡＭ
を具えることを特徴とする請求項４に記載の画像処理装置。
【請求項６】
外部に設けられたＤＲＡＭから供給される上記コードブロックデータにおける正負符号が表された符号プレーンを記憶する第５のＳＲＡＭ
を具えることを特徴とする画像処理装置。
【請求項７】
所定の画素数でなる画像データにおける各画素を所定の桁数のビットで表すことにより形成されたコードブロックデータから桁ごとに平面化して形成されたビットプレーンのうち、上位の上記桁の上記ビットプレーンから順に処理対象となる処理ビットを所定の順序で読み出すと共に、上記処理ビットを予め規定された複数のコンテクストのうち対応するコンテクストを選択して出力するビットモデル化方法において、
第１の処理部によって上記処理ビットの存在する処理ビットプレーンよりも上位となる上位プレーンにおいて１である上記ビットが存在する場合が有意であり、１である上記ビットが存在しない場合を有意でないとしたとき、当該上位プレーンにおける各ビットの有意性を表すＳＩＧプレーンＳＩＧプレーン、上記ＳＩＧプレーンにおいて有意とされた直後の上記ビットに対してフラグが立てられるＲＥＦプレーン、及び上記コンテクストが既に選択された上記ビットに対してフラグが立てられるＤＯＮＥプレーンを読み出し、上記ＳＩＧプレーンにおいて上記処理ビットに対応するＳＩＧビットが有意でなく、上記ＳＩＧビットの近傍に存在するＳＩＧ近傍ビットのいずれかが有意である場合には、上記ＳＩＧ近傍ビットに基づいて予め規定された複数のコンテクストのうち対応するコンテクストを選択し、上記処理ビットの値を反映して上記ＳＩＧプレーン及び上記ＲＥＦプレーンを書き戻すと共に、上記ＤＯＮＥプレーンにおける上記処理ビットと対応するＤＯＮＥビットに上記フラグを立てた状態にして上記ＤＯＮＥプレーンを書き戻す第１の処理ステップと、
第２の処理部により上記第１の処理ステップにおいて書き戻された上記ＳＩＧプレーン、上記ＲＥＦプレーン及び上記ＤＯＮＥプレーンを読み出し、上記ＳＩＧビットが有意でありかつ上記ＤＯＮＥビットにフラグが立てられていない場合には、上記ＲＥＦプレーンにおいて上記処理ビットに対応するＲＥＦビット及び上記ＳＩＧ近傍ビットに基づいて上記コンテクストを選択すると共に、上記ＳＩＧビットをＳＩＧプレーンに書き戻し、上記フラグが立てられていない状態にして上記ＲＥＦビットをＲＥＦプレーンに書き戻すと共に、上記フラグを立てた状態にして上記ＤＯＮＥプレーンを書き戻す第２の処理ステップと、
第３の処理部により上記第２の処理ステップにおいて書き戻された上記ＳＩＧプレーン及び上記ＤＯＮＥプレーンを読み出し、上記ＤＯＮＥビットに上記フラグが立てられていない場合には、上記ＳＩＧ近傍ビットに基づいて上記コンテクストを選択し、上記処理ビットの値を反映して上記ＳＩＧプレーンを書き戻す第３の処理ステップと
を具え、
上記第２の処理ステップでは、
上記第１の処理部が一の上記処理ビットプレーンを処理するのに要するプレーン処理時間よりも短い第１の位相差時間だけ上記第１の処理部から遅れて上記処理ビットに対する処理を実行する
ことを特徴とするビットモデル化方法。
【請求項８】
所定の画素数でなる画像データにおける各画素を所定の桁数のビットで表すことにより形成されたコードブロックデータから桁ごとに平面化されてなるビットプレーンを生成するために、処理対象となる処理ビットに対応するシンボルから予め規定された複数のコンテクストのうち上記処理ビットに対応するコンテクストを選択して出力する画像処理装置において、
上記処理ビットを平面化したときに上記処理ビットの存在する処理ビットプレーンよりも上位となる上位プレーンにおいて１である上記ビットが存在する場合が有意であり、１である上記ビットが存在しない場合を有意でないとしたとき、当該上位プレーンにおける各ビットの有意性を表すＳＩＧプレーンを記憶する第１のＳＲＡＭと、
上記ＳＩＧプレーンにおいて有意とされた直後の上記ビットに対してフラグが立てられるＲＥＦプレーンを記憶する第２のＳＲＡＭと、
上記コンテクストが既に選択された上記ビットに対してフラグが立てられるＤＯＮＥプレーンを記憶する第３のＳＲＡＭと、
上記ＳＩＧプレーン、上記ＲＥＦプレーン及び上記ＤＯＮＥプレーンを読み出し、上記ＳＩＧプレーンにおいて上記処理ビットに対応するＳＩＧビットが有意でなく、上記ＳＩＧビットの近傍に存在するＳＩＧ近傍ビットのいずれかが有意である場合には、上記ＳＩＧ近傍ビットに基づいて上記コンテクストを選択し、上記処理ビットの値を反映して上記ＳＩＧプレーン及び上記ＲＥＦプレーンを書き戻すと共に、上記ＤＯＮＥプレーンにおける上記処理ビットと対応するＤＯＮＥビットに上記フラグを立てた状態にして上記ＤＯＮＥプレーンを書き戻す第１の処理部と、
上記第１の処理部によって書き戻された上記ＳＩＧプレーン、上記ＲＥＦプレーン及び上記ＤＯＮＥプレーンを読み出し、上記ＳＩＧビットが有意でありかつ上記ＤＯＮＥビットにフラグが立てられていない場合には、上記ＲＥＦプレーンにおいて上記処理ビットに対応するＲＥＦビット及び上記ＳＩＧ近傍ビットに基づいて上記コンテクストを選択すると共に、上記ＳＩＧビットをＳＩＧプレーンに書き戻し、上記フラグが立てられていない状態にして上記ＲＥＦビットをＲＥＦプレーンに書き戻すと共に、上記フラグを立てた状態にして上記ＤＯＮＥプレーンを書き戻す第２の処理部と、
上記第２の処理部によって書き戻された上記ＳＩＧプレーン及び上記ＤＯＮＥプレーンを読み出し、上記ＤＯＮＥビットに上記フラグが立てられていない場合には、上記ＳＩＧ近傍ビットに基づいて上記コンテクストを選択し、上記処理ビットの値を反映して上記ＳＩＧプレーンを書き戻す第３の処理部と
を具え、
上記第２の処理部は、
上記第１の処理部が一の上記処理ビットプレーンを処理するのに要するプレーン処理時間よりも短い第１の位相差時間だけ上記第１の処理部から遅れて上記処理ビットに対する処理を実行する
ことを特徴とする画像処理装置。
【請求項９】
所定の画素数でなる画像データにおける各画素を所定の桁数のビットで表すことにより形成されたコードブロックデータから桁ごとに平面化されてなるビットプレーンを生成するために、処理対象となる処理ビットに対応するシンボルから予め規定された複数のコンテクストのうち上記処理ビットに対応するコンテクストを選択するビットモデル化方法において、
上記処理ビットを平面化したときに上記処理ビットの存在する処理ビットプレーンよりも上位となる上位プレーンにおいて１である上記ビットが存在する場合が有意であり、１である上記ビットが存在しない場合を有意でないとしたとき、当該上位プレーンにおける各ビットの有意性を表すＳＩＧプレーンを記憶する第１のＳＲＡＭと、
上記ＳＩＧプレーンにおいて有意とされた直後の上記ビットに対してフラグが立てられるＲＥＦプレーンを記憶する第２のＳＲＡＭと、
上記コンテクストが既に選択された上記ビットに対してフラグが立てられるＤＯＮＥプレーンを記憶する第３のＳＲＡＭと、
第１の処理部により上記ＳＩＧプレーン、上記ＲＥＦプレーン及び上記ＤＯＮＥプレーンを読み出し、上記ＳＩＧプレーンにおいて上記処理ビットに対応するＳＩＧビットが有意でなく、上記ＳＩＧビットの近傍に存在するＳＩＧ近傍ビットのいずれかが有意である場合には、上記ＳＩＧ近傍ビットに基づいて上記コンテクストを選択し、上記処理ビットの値を反映して上記ＳＩＧプレーン及び上記ＲＥＦプレーンを書き戻すと共に、上記ＤＯＮＥプレーンにおける上記処理ビットと対応するＤＯＮＥビットに上記フラグを立てた状態にして上記ＤＯＮＥプレーンを書き戻す第１の処理ステップと、    
第２の処理部により上記第１のステップにおいて書き戻された上記ＳＩＧプレーン、上記ＲＥＦプレーン及び上記ＤＯＮＥプレーンを読み出し、上記ＳＩＧビットが有意でありかつ上記ＤＯＮＥビットにフラグが立てられていない場合には、上記ＲＥＦプレーンにおいて上記処理ビットに対応するＲＥＦビット及び上記ＳＩＧ近傍ビットに基づいて上記コンテクストを選択すると共に、上記ＳＩＧビットをＳＩＧプレーンに書き戻し、上記フラグが立てられていない状態にして上記ＲＥＦビットをＲＥＦプレーンに書き戻すと共に、上記フラグを立てた状態にして上記ＤＯＮＥプレーンを書き戻す第２の処理ステップと、
第３の処理部により上記第２の処理ステップにおいて書き戻された上記ＳＩＧプレーン及び上記ＤＯＮＥプレーンを読み出し、上記ＤＯＮＥビットに上記フラグが立てられていない場合には、上記ＳＩＧ近傍ビットに基づいて上記コンテクストを選択し、上記処理ビットの値を反映して上記ＳＩＧプレーンを書き戻す第３の処理ステップと
を具え、
上記第２の処理ステップでは、
上記第１の処理部が一の上記処理ビットプレーンを処理するのに要するプレーン処理時間よりも短い第１の位相差時間だけ上記第１の処理部から遅れて上記処理ビットに対する処理を実行する
ことを特徴とするビットモデル化方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理装置及びビットモデル化方法に関し、例えばＪＰＥＧ（Joint Photographic Experts Group）２０００規格に準拠した符号化装置及び復号化装置並びにこれら符号化装置及び復号化装置から構成される画像情報処理システムに適用して好適なものである。
【背景技術】
【０００２】
近年、新しいデータ圧縮方式として、ＪＰＥＧ２０００規格と呼ばれる圧縮方式が規格化されている。
【０００３】
図３８は、かかるＪＰＥＧ２０００規格に準拠した符号化装置１の構成を示すものであり、供給される画像データＤ１に対して入力画像処理部２においてＤＣレベルシフト処理及び色変換処理等の所定の入力画像処理を施した後、得られた信号処理画像データＤ２をＤＷＴ（Discrete Wavelet Transform）部３に送出する。
【０００４】
ＤＷＴ部３は、供給される信号処理画像データＤ２に対してウェーブレット変換処理を施す。具体的には、図３９に示すように、信号処理画像データＤ２を低域周波数通過型及び高域周波数通過型の２分割フィルタを通すことにより、当該信号処理画像データＤ２に基づく画像を例えばこの図３９のように水平方向と垂直方向とに帯域（サブバンド）分割する。
【０００５】
なおこの図３９は、分割数が３レベルのものを示したものであり、図中『ＬＬ』は信号処理画像データＤ２における水平方向及び垂直方向が共に低域周波数側の成分、『ＬＨ』は信号処理画像データＤ２における水平方向が低域周波数側で垂直方向が高域周波数側の成分、『ＨＬ』は信号処理画像データＤ２における水平方向が高域周波数側で垂直方向が低域周波数側の成分、『ＨＨ』は信号処理画像データＤ２における水平方向及び垂直方向が共に高域周波数側の成分をそれぞれ示す。
【０００６】
そしてＤＷＴ部３は、このようなウェーブレット変換処理により得られたウェーブレット係数をＤＷＴデータＤ３として量子化部４に送出する。
【０００７】
量子化部４は、供給されるＤＷＴデータＤ３を順次量子化し、得られた量子化係数を、所定サイズのコードブロックに切り分けて、当該コードブロック単位のコードブロックデータＤ４として、ＥＢＣＯＴ（Embedded Block Coding with Optimized Truncation）ブロック５のビットモデル部６に送出する。
【０００８】
ビットモデル部６は、供給されるコードブロックデータＤ４を、ビットプレーンごとにデータをスキャンしながらＣＢＭ（Coefficient Bit Modeling）処理により係数ビットモデル化し、かくして得られたシンボル（Symbol）及びコンテクスト（Context）の各データＤ５、Ｄ６を算術符号化（Arithmatic Coder）部７に送出する。
【０００９】
算術符号化部７は、供給されるシンボルデータＤ５及びコンテクストデータＤ６を入力として所定の算術符号化演算処理を実行することにより符号化列を生成し、これを符号化データＤ７としてパケタイズストリーム生成部８に送出する。
【００１０】
パケタイズストリーム生成部８は、供給される符号化データＤ７をＪＰＥＧ２０００規格に応じたパケットフォーマットにパケット化する。これによりＪＰＥＧ２０００規格のシンタクスに合った符号化パケットデータＤ８を得ることができる。
【００１１】
一方、図４０は、ＪＰＥＧ２０００規格に準拠した復号化装置１０の構成を示すものである。
【００１２】
この復号化装置１０においては、上述のようにして生成されたＪＰＥＧ２０００規格のシンタクスに合った符号化パケットデータＤ１０から画像情報部分である符号化データＤ１１を抽出し、これをＥＢＣＯＴブロック１２の算術復号化部１３に送出する。
【００１３】
算術復号化部１３は、符号化データＤ１１及び後段のビットデモデル部１４から与えられるコンテクストデータＤ１２を入力とした所定の算術復号化演算処理を実行し、かくして得られたシンボルデータＤ１３をビットデモデル部１４に送出する。
【００１４】
ビットデモデル部１４は、供給されるシンボルデータＤ１３をＣＢＭ処理により係数ビットモデル化し、かくして得られた復号されたコードブロックデータＤ１４を逆量子化部１５に送出すると共に、このとき得られたコンタクスをコンタクスデータＤ１２として算術復号化部１３に送出する。
【００１５】
逆量子化部１５は、供給される復号量子化データＤ１４に対して逆量子化処理を施すことによりウェーブレット係数を得、これを復号ＤＷＴデータＤ１６としてＩＤＷＴ部１６に送出する。
【００１６】
ＩＤＷＴ部１６は、供給される復号ＤＷＴデータＤ１６に対してウェーブレット逆変換処理を施し、かくして得られたウェーブレット逆変換画像データＤ１６を入力画像処理部１７に送出する。
【００１７】
そして入力画像処理部１７は、このウェーブレット逆変換画像データＤ１６に対して所定の信号処理を施す。これにより符号化装置１（図３８）において符号化された画像データＤ１（図３８）を復号した画像データＤ１７を得ることができる。
【００１８】
なお、ＪＰＥＧ２０００規格に準拠した符号化装置及び復号化装置に関する先行技術文献としては、以下のものがある（特許文献１参照）。
【特許文献１】特開２００２−１５９００９公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
ところが、かかるＪＰＥＧ２０００規格による符号化処理及び復号化処理は、処理内容が煩雑で、高速化を図り難い問題があった。
【００２０】
本発明は以上の点を考慮してなされたもので、符号化処理及び又は復号化処理を高速化させ得る画像処理装置及びビットモデル化方法を提案しようとするものである。
【課題を解決するための手段】
【００２１】
かかる課題を解決するため本発明においては、所定の画素数でなる画像データにおける各画素を所定の桁数のビットで表すことにより形成されたコードブロックデータから桁ごとに平面化して形成されたビットプレーンのうち、上位の桁のビットプレーンから順に処理対象となる処理ビットを所定の順序で読み出すと共に、処理ビットを予め規定された複数のコンテクストのうち対応するコンテクストを選択して出力する画像処理装置において、処理ビットの存在する処理ビットプレーンよりも上位となる上位プレーンにおいて１であるビットが存在する場合が有意であり、１であるビットが存在しない場合を有意でないとしたとき、当該上位プレーンにおける各ビットの有意性を表すＳＩＧプレーンを記憶する第１のＳＲＡＭと、ＳＩＧプレーンにおいて有意とされた直後のビットに対してフラグが立てられるＲＥＦプレーンを記憶する第２のＳＲＡＭと、コンテクストが既に選択されたビットに対してフラグが立てられるＤＯＮＥプレーンを記憶する第３のＳＲＡＭと、ＳＩＧプレーン、ＲＥＦプレーン及びＤＯＮＥプレーンを読み出し、ＳＩＧプレーンにおいて処理ビットに対応するＳＩＧビットが有意でなく、ＳＩＧビットの近傍に存在するＳＩＧ近傍ビットのいずれかが有意である場合には、ＳＩＧ近傍ビットに基づいてコンテクストを選択し、処理ビットの値を反映してＳＩＧプレーン及びＲＥＦプレーンを書き戻すと共に、ＤＯＮＥプレーンにおける処理ビットと対応するＤＯＮＥビットにフラグを立てた状態にしてＤＯＮＥプレーンを書き戻す第１の処理部と、第１の処理部によって書き戻されたＳＩＧプレーン、ＲＥＦプレーン及びＤＯＮＥプレーンを読み出し、ＳＩＧビットが有意でありかつＤＯＮＥビットにフラグが立てられていない場合には、ＲＥＦプレーンにおいて処理ビットに対応するＲＥＦビット及びＳＩＧ近傍ビットに基づいてコンテクストを選択すると共に、ＳＩＧビットをＳＩＧプレーンに書き戻し、フラグが立てられていない状態にしてＲＥＦビットをＲＥＦプレーンに書き戻すと共に、フラグを立てた状態にしてＤＯＮＥプレーンを書き戻す第２の処理部と、第２の処理部によって書き戻されたＳＩＧプレーン及びＤＯＮＥプレーンを読み出し、ＤＯＮＥビットにフラグが立てられていない場合には、ＳＩＧ近傍ビットに基づいてコンテクストを選択し、処理ビットの値を反映してＳＩＧプレーンを書き戻す第３の処理部とを具え、第２の処理部は、第１の処理部が一の処理ビットプレーンを処理するのに要するプレーン処理時間よりも短い第１の位相差時間だけ第１の処理部から遅れて処理ビットに対する処理を実行するようにした。
【００２２】
この結果この画像処理装置では、符号出力に貢献しない無駄時間を大幅に短縮し、処理時間の低減をもたらすことができる。
【００２３】
また本発明においては、所定の画素数でなる画像データにおける各画素を所定の桁数のビットで表すことにより形成されたコードブロックデータから桁ごとに平面化して形成されたビットプレーンのうち、上位の桁のビットプレーンから順に処理対象となる処理ビットを所定の順序で読み出すと共に、処理ビットを予め規定された複数のコンテクストのうち対応するコンテクストを選択して出力するビットモデル化方法において、第１の処理部によって処理ビットの存在する処理ビットプレーンよりも上位となる上位プレーンにおいて１であるビットが存在する場合が有意であり、１であるビットが存在しない場合を有意でないとしたとき、当該上位プレーンにおける各ビットの有意性を表すＳＩＧプレーンＳＩＧプレーン、ＳＩＧプレーンにおいて有意とされた直後のビットに対してフラグが立てられるＲＥＦプレーン、及びコンテクストが既に選択されたビットに対してフラグが立てられるＤＯＮＥプレーンを読み出し、ＳＩＧプレーンにおいて処理ビットに対応するＳＩＧビットが有意でなく、ＳＩＧビットの近傍に存在するＳＩＧ近傍ビットのいずれかが有意である場合には、ＳＩＧ近傍ビットに基づいて予め規定された複数のコンテクストのうち対応するコンテクストを選択し、処理ビットの値を反映してＳＩＧプレーン及びＲＥＦプレーンを書き戻すと共に、ＤＯＮＥプレーンにおける処理ビットと対応するＤＯＮＥビットにフラグを立てた状態にしてＤＯＮＥプレーンを書き戻す第１の処理ステップと、第２の処理部により第１の処理ステップにおいて書き戻されたＳＩＧプレーン、ＲＥＦプレーン及びＤＯＮＥプレーンを読み出し、ＳＩＧビットが有意でありかつＤＯＮＥビットにフラグが立てられていない場合には、ＲＥＦプレーンにおいて処理ビットに対応するＲＥＦビット及びＳＩＧ近傍ビットに基づいてコンテクストを選択すると共に、ＳＩＧビットをＳＩＧプレーンに書き戻し、フラグが立てられていない状態にしてＲＥＦビットをＲＥＦプレーンに書き戻すと共に、フラグを立てた状態にしてＤＯＮＥプレーンを書き戻す第２の処理ステップと、第３の処理部により第２の処理ステップにおいて書き戻されたＳＩＧプレーン及びＤＯＮＥプレーンを読み出し、ＤＯＮＥビットにフラグが立てられていない場合には、ＳＩＧ近傍ビットに基づいてコンテクストを選択し、処理ビットの値を反映してＳＩＧプレーンを書き戻す第３の処理ステップとを設け、第２の処理ステップでは、第１の処理部が一の処理ビットプレーンを処理するのに要するプレーン処理時間よりも短い第１の位相差時間だけ第１の処理部から遅れて処理ビットに対する処理を実行するようにした。
【００２４】
この結果このビットモデル化方法では、符号出力に貢献しない無駄時間を大幅に短縮し、処理時間の低減をもたらすことができる。
【００２５】
さらに本発明においては、所定の画素数でなる画像データにおける各画素を所定の桁数のビットで表すことにより形成されたコードブロックデータから桁ごとに平面化されてなるビットプレーンを生成するために、処理対象となる処理ビットに対応するシンボルから予め規定された複数のコンテクストのうち処理ビットに対応するコンテクストを選択して出力する画像処理装置において、処理ビットを平面化したときに処理ビットの存在する処理ビットプレーンよりも上位となる上位プレーンにおいて１であるビットが存在する場合が有意であり、１であるビットが存在しない場合を有意でないとしたとき、当該上位プレーンにおける各ビットの有意性を表すＳＩＧプレーンを記憶する第１のＳＲＡＭと、ＳＩＧプレーンにおいて有意とされた直後のビットに対してフラグが立てられるＲＥＦプレーンを記憶する第２のＳＲＡＭと、コンテクストが既に選択されたビットに対してフラグが立てられるＤＯＮＥプレーンを記憶する第３のＳＲＡＭと、ＳＩＧプレーン、ＲＥＦプレーン及びＤＯＮＥプレーンを読み出し、ＳＩＧプレーンにおいて処理ビットに対応するＳＩＧビットが有意でなく、ＳＩＧビットの近傍に存在するＳＩＧ近傍ビットのいずれかが有意である場合には、ＳＩＧ近傍ビットに基づいてコンテクストを選択し、処理ビットの値を反映してＳＩＧプレーン及びＲＥＦプレーンを書き戻すと共に、ＤＯＮＥプレーンにおける処理ビットと対応するＤＯＮＥビットにフラグを立てた状態にしてＤＯＮＥプレーンを書き戻す第１の処理部と、第１の処理部によって書き戻されたＳＩＧプレーン、ＲＥＦプレーン及びＤＯＮＥプレーンを読み出し、ＳＩＧビットが有意でありかつＤＯＮＥビットにフラグが立てられていない場合には、ＲＥＦプレーンにおいて処理ビットに対応するＲＥＦビット及びＳＩＧ近傍ビットに基づいてコンテクストを選択すると共に、ＳＩＧビットをＳＩＧプレーンに書き戻し、フラグが立てられていない状態にしてＲＥＦビットをＲＥＦプレーンに書き戻すと共に、フラグを立てた状態にしてＤＯＮＥプレーンを書き戻す第２の処理部と、第２の処理部によって書き戻されたＳＩＧプレーン及びＤＯＮＥプレーンを読み出し、ＤＯＮＥビットにフラグが立てられていない場合には、ＳＩＧ近傍ビットに基づいてコンテクストを選択し、処理ビットの値を反映してＳＩＧプレーンを書き戻す第３の処理部とを設け、第２の処理部は、第１の処理部が一の処理ビットプレーンを処理するのに要するプレーン処理時間よりも短い第１の位相差時間だけ第１の処理部から遅れて処理ビットに対する処理を実行するようにした。
【００２６】
この結果この画像処理装置では、符号出力に貢献しない無駄時間を大幅に短縮し、処理時間の低減をもたらすことができる。
【００２７】
さらに本発明においては、所定の画素数でなる画像データにおける各画素を所定の桁数のビットで表すことにより形成されたコードブロックデータから桁ごとに平面化されてなるビットプレーンを生成するために、処理対象となる処理ビットに対応するシンボルから予め規定された複数のコンテクストのうち処理ビットに対応するコンテクストを選択するビットモデル化方法において、処理ビットを平面化したときに処理ビットの存在する処理ビットプレーンよりも上位となる上位プレーンにおいて１であるビットが存在する場合が有意であり、１であるビットが存在しない場合を有意でないとしたとき、当該上位プレーンにおける各ビットの有意性を表すＳＩＧプレーンを記憶する第１のＳＲＡＭと、ＳＩＧプレーンにおいて有意とされた直後のビットに対してフラグが立てられるＲＥＦプレーンを記憶する第２のＳＲＡＭと、コンテクストが既に選択されたビットに対してフラグが立てられるＤＯＮＥプレーンを記憶する第３のＳＲＡＭと、第１の処理部によりＳＩＧプレーン、ＲＥＦプレーン及びＤＯＮＥプレーンを読み出し、ＳＩＧプレーンにおいて処理ビットに対応するＳＩＧビットが有意でなく、ＳＩＧビットの近傍に存在するＳＩＧ近傍ビットのいずれかが有意である場合には、ＳＩＧ近傍ビットに基づいてコンテクストを選択し、処理ビットの値を反映してＳＩＧプレーン及びＲＥＦプレーンを書き戻すと共に、ＤＯＮＥプレーンにおける処理ビットと対応するＤＯＮＥビットにフラグを立てた状態にしてＤＯＮＥプレーンを書き戻す第１の処理ステップと、第２の処理部により第１のステップにおいて書き戻されたＳＩＧプレーン、ＲＥＦプレーン及びＤＯＮＥプレーンを読み出し、ＳＩＧビットが有意でありかつＤＯＮＥビットにフラグが立てられていない場合には、ＲＥＦプレーンにおいて処理ビットに対応するＲＥＦビット及びＳＩＧ近傍ビットに基づいてコンテクストを選択すると共に、ＳＩＧビットをＳＩＧプレーンに書き戻し、フラグが立てられていない状態にしてＲＥＦビットをＲＥＦプレーンに書き戻すと共に、フラグを立てた状態にしてＤＯＮＥプレーンを書き戻す第２の処理ステップと、第３の処理部により第２の処理ステップにおいて書き戻されたＳＩＧプレーン及びＤＯＮＥプレーンを読み出し、ＤＯＮＥビットにフラグが立てられていない場合には、ＳＩＧ近傍ビットに基づいてコンテクストを選択し、処理ビットの値を反映してＳＩＧプレーンを書き戻す第３の処理ステップとを設け、第２の処理ステップでは、第１の処理部が一の処理ビットプレーンを処理するのに要するプレーン処理時間よりも短い第１の位相差時間だけ第１の処理部から遅れて処理ビットに対する処理を実行するようにした。
【００２８】
この結果このビットモデル化方法では、符号出力に貢献しない無駄時間を大幅に短縮し、処理時間の低減をもたらすことができる。
【発明の効果】
【００２９】
本発明によれば、符号出力に貢献しない無駄時間を大幅に短縮し、処理時間の低減をもたらすことができ、かくして符号化処理及び又は復号化処理を高速化させ得る画像処理装置及びビットモデル化方法を実現できる。
【発明を実施するための最良の形態】
【００３０】
以下図面について、本発明の一実施の形態を詳述する。
【００３１】
（１）ＣＢＭ処理の内容
本願発明は上述したＪＰＥＧ２０００規格に準拠した符号化装置１のビットモデル部６（図３８）や復号化装置１０のビットデモデル部１３（図４０）において行われるＣＢＭ処理に関するものである。そこで、まずＣＢＭ処理の具体的処理内容について詳説する。
【００３２】
（１−１）１コードブロックとコードブロックサイズ
図３８について上述したように、例えばＪＰＥＧ２０００規格に準拠した符号化装置１の量子化部４では、ウェーブレット係数を量子化したものをコードブロックと呼ばれる単位で切り出してビットモデル部６に与える。そしてビットモデル部６では、図１に示すように、このコードブロック２０を単位としてＣＢＭ処理を行い、シンボルとコンテクストを生成することになる。
【００３３】
ここでコードブロック２０のサイズは、図２に示すように、大枠が定められている。従って、コードブロック２０のサイズは、エンコード時にこのルールに従って選択することになる。
【００３４】
この場合、コードブロック２０は基本的にはサブバンドの左上境界から始まって位置付けられるので、図３に示すように、画像サイズとコードブロックサイズとの関係によっては不整合を生じる。このようにエンコード時に決定したものを通常サイズと呼び、不整合が生じたものを例外サイズと呼ぶ。
【００３５】
例外サイズは必ず通常サイズよりも小さいものであり、基本的に格納しているデータの量が異なるだけであるので、例外サイズについて触れるのはここだけに留め、以下においては通常サイズのコードブロック２０を取り上げて説明する。
【００３６】
（１−２）ビットプレーン
上述のように、ＣＢＭ処理ではコードブロック２０を単位として処理（モデル化、シンボル・コンテクスト出力）を行うわけであるが、この処理はコードブロック２０のデータをビットプレーンに分けて順に行われる。ビットプレーンはその名のとおり、『ｂｉｔ（０／１）』を表現するものが集まった平面である。
【００３７】
図４に示すように、コードブロック２０に分割されてきたデータは『Sign-Magnitude表現』、すなわち正負符号と絶対値による数値表現により表されている。最上位のビットプレーン２２に各画素の正負符号が格納され、これを正負符号ビットプレーン２２Ｓと呼ぶ。そしてこれよりも下位のビットプレーン２２に各画素の絶対値データがビットごとに順に格納される。
【００３８】
ここで仮に各画素のデータが１６ビットで表現されているとすると、コードブロックデータ２０は、各画素の最上位ビット（ｂｉｔ１５）が集まって構成するプレーンから最下位ビット（ｂｉｔ０）が集まって構成するプレーンまでの１６枚のビットプレーン２２に分割されることになる。
【００３９】
上位のビットプレーン２２から順に眺めていくと、上述のように最上位ビットが集まって構成するビットプレーン２２が正負符号ビットプレーン２２Ｓであり、各画素の正負符号が格納される。
【００４０】
各画素のその次のビットが集まって構成するビットプレーン２２から最下位ビットが集まって構成するビットプレーン２２までの合計１５枚の各ビットプレーン２２に、各画素のデータの絶対値がビットごとに分割されて格納されていることになる。この場合、統計的に上位のいくつかのビットプレーン２２では全てのビット値が０であるということが多い。このようなものをゼロビットプレーン２２０と呼ぶ。
【００４１】
かかる１５枚のビットプレーン２２を上から順に見ていくと、やがて初めてゼロビットプレーン２２０ではないビットプレーン２２にたどりつく。それをトップビットプレーン２２Ｔと呼び、ここではそれが各画素の最下位ビット（ｂｉｔ０）から数えて１０番目のビット（ｂｉｔ９）が集まって構成しているビットプレーン２２だったとする。これよりも下位のビットプレーン２２（それぞれ各画素の９番目以下のビットが集まって構成される各ビットプレーン２２）は、データがあったり無かったりしてもここでは特に分類はしない。
【００４２】
ここまでの話しをまとめると、この例では、各画素の最上位ビット（ｂｉｔ１５）が集まって構成しているものが正負符号ビットプレーン２２Ｓ、各画素の次のビット（ｂｉｔ１４）が集まって構成しているビットプレーン２２から１１番目のビット（ｂｉｔ１０）が集まって構成しているビットプレーン２２がゼロビットプレーン２２０（１０枚）、１０番目のビット（ｂｉｔ９）が集まって構成しているビットプレーン２２がトップビットプレーン２２Ｔ、９番目（ｂｉｔ８）のビットが集まって構成しているビットプレーン２２から最下位ビットが集まって構成しているビットプレーン２２までが残りの処理すべきビットプレーン２２（９枚）というビットプレーン構成となっている。
【００４３】
このようなビットプレーン構成のコードブロック２０に対し、上述のビットモデル部６（図３８）やビットデモデル部１３（図４０）では次のようにＣＢＭ処理を行う。
１）  符号ビットプレーン２２Ｓに対する処理は、後回しにする。
２）  ゼロビットプレーン２２０に対してはＣＢＭ処理を行わない。
３）  トップビットプレーン２２Ｔで初めてＣＢＭ処理を行う。このＣＢＭ処理は“Clean-up Pass”（以下、これをＣＵパスと呼ぶ ）と呼ばれる。
４）  残りの処理すべきビットプレーン２２に対し、上位のビットプレーン２２から順に、“Significance Propagation Pass”（以下、これをＳＰパスと呼ぶ）、“Magnitude Refinement Pass”（以下、これをＭＲパスと呼ぶ）及びＣＵパスをビットプレーン２２ごとにそれぞれ行う。
【００４４】
なお、ＳＰパス、ＭＲパス及びＣＵパスの詳細については後述する。
【００４５】
（１−３）ビットプレーン内スキャン順序
コードブロック２０内の各ビットプレーン２２に対するアクセス順序はこれまでに説明した通りであるが、ビットプレーン２２内において、各画素のデータにどういう順序でアクセスするかを示したのが図５である。この図５では、８画素×８画素のビットプレーン２２を例に示すものである。
【００４６】
ビットプレーン２２は、縦４画素ずつ横方向に区切った場合の各行であるストライプ２３に分けられる。ストライプ２３中の縦１列をストライプカラム２３Ａと呼ぶ。ビットプレーン２２の最上段のストライプ２３における左端のストライプカラム２３Ａから処理を始め、１つのストライプカラム２３Ａを処理したら隣のストライプカラム２３Ａに移り、それをそのストライプ２３中繰り返す。１ストライプ２３の処理が完了したら下段のストライプ２３に移動し、ビットプレーン２２内のすべての画素が処理されるまでこれを繰り返すというのがビットプレーン２２内でのスキャン順序（以下、これをビットプレーン内スキャン順序と呼ぶ）である。
【００４７】
さらに、ビットプレーン２２内におけるスキャンと３つのパス（ＳＰパス、ＭＲパス及びＣＵパス）との関係について以下に説明する。
【００４８】
上述のようにトップビットプレーン２２Ｔに対してＣＵパスのみを行い、それよりも下位のビットプレーン２２に対しては、ＳＰパス、ＭＲパス及びＣＵパスの３つのパスを処理する。これとビットプレーン２２内におけるスキャンとの関係を図６〜図９に示す。
【００４９】
まず新たにビットプレーン２２をＣＢＭ処理しようという場合において、まだひとつのデータも処理されておらずこれから処理を開始しようとしている状態が図６である。ＳＰパスの処理が必要な画素に対して行われ、このＳＰパス処理の終了した状態が図７となる。ＳＰパスはビットプレーン内スキャン順序を守って行われる。
【００５０】
次のＭＲパスは、ＳＰパスで処理した画素は避け、該当する画素に対してのみ処理を行う。このＭＲパスの終了した状態が図８である。このＭＲパスにおいてもビットプレーン内スキャン順序は守る。
【００５１】
さらに未処理で残った画素に対してもやはりビットプレーン内スキャン順序を守りながらＣＵパスで処理を行う。このＣＵパスの完了した状態が図９である。この結果、すべての画素が処理済みになったので、このビットプレーン２２のビットモデル化は完了したことになる。
【００５２】
なお『トップビットプレーン２２Ｔ』については、ＣＵパスの処理のみをすべての画素に対して行う。
【００５３】
（１−４）“Significance”について
次に各コーディング・パス（ＳＰパス、ＭＲパス及びＣＵパス）の説明に入る前に、“Significance”という状態量について説明する。“Significance”とは該当画素が『有意である（Significant）／有意でない（Insignificant）』ということを表す。
【００５４】
『有意である（Significant）』とは、「これまでのＣＢＭ処理によって注目係数が０ではないとわかっている状態」のことをいい、換言すれば「値が『１』である画素（ビット）をすでにモデル化（符号化）し終えた」ということを意味する。
【００５５】
また『有意でない（Insignificant）』とは、「係数値が０であるか、又は０の可能性がある状態」のことをいい、換言すれば「（今のところ）値が『１』である画素（ビット）を未だモデル化（符号化）し終えていない」ということを意味する。
【００５６】
さらに『該当画素』とは、ビットプレーン２２上のある着目している画素のことをいう。
【００５７】
なお、“Significance”はコードブロック２０（図１）に渡って更新されながら記憶保持される。従ってこれまで例示した８画素×８画素のビットプレーン２２が１６枚からなるコードブロック２０においていえば、６４画素（８画素×８画素）分の“Significance”状態量をコードブロック２０に渡って記憶保持することになる。
【００５８】
ＣＢＭ処理では、時間的にトップビットプレーン２２Ｔから順に、ビットプレーン２２内ではビットプレーン内スキャン順序に従って３つのコーディング・パス（トップビットプレーン２２ＴではＣＵパスのみ）を処理（モデル化、シンボル・コンテクスト出力）するが、ある画素の係数（正確にはウェーブレット変換係数を量子化したもの）の状態をこの“Significance”で表していることになる。
【００５９】
因みに、ＣＢＭ処理が行われていないコードブロック２０においては、すべてのＳＩＧプレーン上の値が“Insignificant”で始まり、各ビットプレーン２２を処理していく過程において該当するものが“Significant”に転じていく。一度“Significant”になったものがＣＢＭ処理の途中で“Insignificant”に戻ることはない。
【００６０】
（１−５）３つのコーディング・パス
次に、ＳＬパス（Significance Propagation Pass）、ＭＲパス（Magnitude Refinement Pass ）、ＣＵパス（Clean−up Pass）について説明する。
【００６１】
この３つのコーディング・パスに従ってビットモデル化の処理を行う場合には、図１０に示すように、これから処理しようとするビットプレーン２２（以下、これを処理ビットプレーン２２と呼ぶ）以外に、正負符号ビットプレーン２２Ｓ（図４）のデータを記憶保持するプレーン（以下、これを正負符号プレーンと呼ぶ）３０と、“Significance”を記録するプレーン（以下、これをＳＩＧプレーンと呼ぶ３１）と、最初の“Refinement pass”であるか否か示すプレーン（以下、これをＲＥＦプレーンと呼ぶ）３２と、処理ビットプレーン中で着目ビットが処理済みであるか否かを表すプレーン（以下、これをＤＯＮＥプレーンと呼ぶ）３３とを状態量の記録用ＲＡＭとして用意するのが一般的である。
【００６２】
これら正負符号プレーン３０、ＳＩＧプレーン３１、ＲＥＦプレーン３２及びＤＯＮＥプレーン３３は、処理ビットプレーン２２と同じ大きさを持つ（これまでの例では８画素×８画素）プレーンである。
【００６３】
この場合、正負符号プレーン３０は、コードブロック２２を処理している間はその値が変化せず記憶保持される。ＳＩＧプレーン３１は、ＳＰパス、ＣＵパスで値を変化させられる可能性がある。ＲＥＦプレーン３２は、ＭＲパスで値を変化させられる可能性がある。ＤＯＮＥプレーン３３は、各コーディング・パスの処理が完了した画素に対応させて処理済のフラグを立てる状態量で、その処理ビットプレーン２２に対する処理が完了した段階でリセットされる。
【００６４】
（１−５−１）ＳＰパスの処理
ＳＰパスは、トップビットプレーン２２Ｔ（図４）を除く処理ビットプレーン２２において、最初に実施されるコーディング・パスである。このＳＰパスは、処理ビットプレーン２２上の該当画素と同じ座標位置にあるＳＩＧプレーン３１上のデータを参照しながら処理が進められる。
【００６５】
すなわち図１１に示すように、例えば処理ビットプレーン２２上における該当画素の座標が（２，１）であったとき（図１１（Ｂ））、ＳＩＧプレーン３１上のこの該当画素に対応するビット（図１１（Ｃ）における座標（２，１）のビット）と、その８近傍のビットとを合わせた（１，０）、（２，０）、（３，０）、（１，１）、（２，１）、（３，１）、（１，２）、（２，２）、（３，２）の各座標位置のデータを参照することになる。なお参照する８近傍のビットうち、処理ビットプレーン２２の外側に位置してしまったビットはすべて“Insignificant”とされる。
【００６６】
ＳＰパスの処理を行うに際しては、上述したビットプレーン内スキャン順序に従って、処理ビットプレーン２２の左上を起点に、当該処理ビットプレーン２２上の画素ごとに当該処理を行うことができるかどうかを調べる。具体的には、「『該当画素が“Significant”ではない（Insignificant）』かつ『該当画素の８近傍に“Significant”である画素が少なくともひとつ存在する』」という条件を満たすか否かを調査する。
【００６７】
そしてこの条件を満たすときにその該当画素に対してＳＰパス の処理を行い、満たさないときにはＳＰパスの処理を行わずにビットプレーン内スキャン順序に従って次の画素を評価する。
【００６８】
次に、ＳＰパスの処理に入った場合の流れを説明する。
【００６９】
ＳＰパスに入った場合、シンボルとして図１２（Ａ）に示す処理ビットプレーン２２の該当画素の値（０／１）を出力する。同時に、処理ビットプレーン２２上の該当画素と対応する図１２（Ｂ）に示すＳＩＧプレーン３１上のビットを囲む８近傍のビットのうち、“Significant”であるビットの数を数え、図１３に示すルールに従ってコンテクストを出力する。
【００７０】
なおこの図１３において、『ΣＨ』、『ΣＶ』、『ΣＤ』及び『ΣＨ＋ΣＶ』は、それぞれ処理ビットプレーン２２上の該当画素と対応するＳＩＧプレーン３１上のビットの８近傍における左右２つのビット、上下２つのビット、斜め４つのビット、又は上下左右４つのビットうちの“Significant”であるビットの合計値を表す。
【００７１】
また『ＣＸ』は、そのような状態のときのコンテクストを表す。例えば、その処理ビットプレーン２２を含むコードブロック２０（図１）が画像のＬＬ成分（図３９）であり、このとき『ΣＨ』、『ΣＶ』及び『ΣＤ』がそれぞれ０、０及び１であった場合のコンテクストは１となり、『ΣＨ』、『ΣＶ』及び『ΣＤ』がそれぞれ１、０及び０であった場合のコンテクストは５となる。
【００７２】
シンボルの値が０である場合は、その該当画素に対するＳＰパスの処理がこれで完了し、この該当画素とＤＯＮＥプレーン３３（図１０）上の同じ座標位置にビットモデル化が完了した旨のフラグを立てる。
【００７３】
これに対してシンボルの値が１（すなわち該当画素の値が１）だった場合は、この該当画素は初めて１が現れた画素であることになり、いままで“Insignificant”であったが、ここで初めて“Significant”に転じ、ＳＩＧプレーン３１上の同じ座標位置にフラグを立てる。このときＲＥＦプレーン３２（図１０）上の同座標位置にもフラグを立てる。これは次のＭＲパスのための処理である。
【００７４】
さらに、その該当画素と同じ座標位置にある正負符号プレーン３０上のビット（すなわち該当画素に対応する正負符号）の上下左右４近傍のビットを参照し、図１４に示すルールに従ってコンテクストを出力する。
【００７５】
またこれと同時にＸＯＲ信号も出力され、これと当該コンテクストのＸＯＲを取ったものを、正負符号のシンボルとして出力することにより該当画素に対応する正負符号のビットモデル化を完了し、この段階でこの該当画素についてのＳＰパスの処理も完了となる。このときＤＯＮＥプレーン３３（図１０）上の該当画素と同じ座標位置にビットモデル化が完了したことを表すフラグを立てる。
【００７６】
なお、上述のことからも明らかなように、スキャン順序によっては、ＳＰパスによって“Significant”に新たに転じたものが他の（近傍）画素のＳＩＧプレーン３１上の８近傍参照時に影響を与えることがある。
【００７７】
（１−５−２）ＭＲパスの処理
ＭＲパスは、トップビットプレーン２２Ｔ（図４）を除く処理ビットプレーン２２について、ＳＰパスに続いて実施されるコーディング・パスである。図１５に処理の概略を示す。
【００７８】
このＭＲパスの処理を行うに際しては、上述したビットプレーン内スキャン順序に従って、処理ビットプレーン２２の左上を起点に、当該処理を行うことができるかどうかを各画素について調べる。具体的には、「『未処理（ＤＯＮＥプレーン３３上の該当画素と同じ座標位置にフラグが立っていない）の処理ビットプレーン２２上の該当画素』であって『その該当画素が“Significant”である』」という条件を満たすか否かを調査する。
【００７９】
そしてこの条件を満たすときにその該当画素に対してＭＲパスの処理を行い、満たさないときにはＭＲパスの処理を行わずに上述のビットプレーン内スキャン順序に従って処理ビットプレーン２２上の次の画素を評価する。
【００８０】
そしてＭＲパスの処理に入った場合、該当画素とＳＩＧプレーン３１上の同じ座標位置にあるビットの８近傍のビットを参照し、図１６に示すルールに従ってコンテクストを出力し、同時に該当画素の値（０／１）をシンボル（図１６において『Ｘ』）として出力する。
【００８１】
図１６において、『該当画素を最初に本パス（ＭＲパス）で符号化』しているのかどうかという状態は、ＲＥＦプレーン３２（図１０）の該当画素と同じ座標位置のフラグを参照する。このフラグが立っていれば、その該当画素が、ＳＰ
パスで処理が行われた直後の処理ビットプレーン２２上の画素であるということがわかる。ただし、これ以降の下位のビットプレーン２２の処理時に誤って参照しないように、参照後にこのフラグをクリアする。
【００８２】
（１−５−３）ＣＵパスの処理
トップビットプレーン２２Ｔに対しては唯一これのみ、トップビットプレーン２２Ｔを除く他の処理対象のビットプレーン２２に対しては最後に実施されコーディング・パスである。
【００８３】
ＣＵパスでは、上述したビットプレーン内スキャン順序に従って、処理ビットプレーン２２の左上を起点に、ＣＵパスの処理を行うことができるかどうかを各画素について調べるが、この段階で「未処理（ＤＯＮＥプレーン３３上で該当画素と同じ座標位置にフラグが立っていない）の処理ビットプレーン２２上の画素」、すなわち処理ビットプレーン２２上のＳＰ
パス及びＭＲパスの処理対象とならない残りの画素がすべてＣＵパスの処理対象となる。
【００８４】
ＣＵパスでは、図１７に示すように、上述したＳＰパスやＭＲパスのように該当画素と同じ座標位置にあるＳＩＧプレーン３１上のビットの８近傍の値を参照するものに加えて、もう少し大きいランレングス符号化を行う。
【００８５】
ＣＵパスの処理は、まず処理ビットプレーン２２の左上を起点に、ランレングス処理を行うことができるかどうかを調べる。具体的には、ストライプカラム２３Ａ単位で、「『当該ストライプカラム２３Ａ内の４画素すべてがＣＵパスで処理すべき画素である』かつ『当該ストライプカラム２３Ａ内の４画素すべてが“Insignificant”である』かつ『当該ストライプカラム２３Ａ内の４画素とそれぞれ同じ座標位置にあるＳＩＧプレーン３１上の４つのビットの各８近傍に“Significance”が存在しない』」という条件を満たすか否かを調査する。
【００８６】
そしてこの条件を満たすときにランレングス処理に入り、コンテクストとして“run”を出力する。その上で、『当該ストライプカラム２３Ａ内の４画素の値がすべて０である』ときにはシンボルとして０を出力し、これに対して『当該ストライプカラム２３Ａの４画素の値がすべて０ではない』とき、すなわち４画素の中にひとつでも１が存在する場合には、（“run”を出力した上で）シンボルとして１を出力し、それに引き続いて２回“uniform”というコンテクストと対応するシンボルを出力する。
【００８７】
この際“uniform”コンテクストに対応するシンボルは、図１８に示すようなルールでエンコードを行う。この図１８で説明すると、ストライプカラム２３Ａ内の４画素が上から順に０、０、１、０で、初めて１が出てきたその位置を表現する『１、０』なる列がその順でシンボルとなる。“Insignificant”な画素において初めて１が現れたことになるので、その座標は“Significant”に転じ、図１７（Ｂ）に示すように、かかる値が１の画素と同じＳＩＧプレーン３１上の座標位置にフラグを立てる。同時にＲＥＦプレーン３２（図１０）の同じ座標位置にもフラグを立てておくことはいうまでもない。
【００８８】
続いてその該当画素の正負符号をモデル化するが、そのやり方は図１４について上述したＳＰ パスにおける正負符号のモデル化のそれと同じものである。さらにこの例ではストライプカラム２３Ａ内の４番目の画素がモデル化されずに残っているが、この画素についてはＳＰ パスと同様のモデル化を行うことになる。
【００８９】
（１−６）３つのコーディング・パスの依存関係
ＣＢＭ処理では３つのコーディング・パスを処理する。一度あるコーディング・パスでモデル化を行った処理ビットプレーン２２上の画素がその処理ビットプレーン２２中の他のコーディング・パスで再評価されることはない。ＤＯＮＥプレーン３３を用いて処理済・未処理を管理しているためである。
【００９０】
しかしながら、上述のように“Significance”は８近傍から影響を受けるため、一般的に “Significance”の依存関係がある。すなわち “Significance”に転じた画素があれば、近傍の画素がモデル化される際にその影響を受ける。
【００９１】
（１−７）従来のＣＢＭ処理の問題
これまでＣＢＭ処理の概略を示してきたが、ポイントは、
１）  ひとつのビットプレーン２２について３つのコーディング・パスを処理しなければならない
２）  ３つのコーディング・パスにはビットプレーン２２内で依存関係がある
３）  上位のビットプレーン２２で生成されたＳＩＧプレーン３１の値を評価しながら下位のビットプレーン２２のビットモデル化が行われる
ということである。
【００９２】
そのような制約のもと、上述した従来手法によるＣＢＭ処理では、
１）  上位のビットプレーン２２から順番に処理を行う
２）  トップビットプレーン２２ＴではＣＵパスの処理を行う。このときＳＩＧプレーン３１が生成される。
３）  トップビットプレーン２２Ｔに対する処理の完了後、ひとつ下のビットプレーン２２に移り、ＳＰパスの処理を行いつつＳＩＧプレーン３１をアップデートする。
４）  ＳＰ パスの処理を完了後、ＭＲパスの処理を行う。処理に際してＳＩＧプレーン３１を参照する。
５）  ＭＲパスの処理を完了後、ＣＵパスの処理を行う。ＳＩＧプレーン３１を参照しつつ、あらたにモデル化されたビットを取り込みつつＳＩＧプレーン３１をアップデートする。これでひとつのビットプレーン２２の処理を完了する。
６）  次のビットプレーン２２に移る。
７）  …
といった形でのシーケンシャルな処理となっていた。
【００９３】
また従来手法におけるビットプレーン２２（例えば８画素×８画素）についてのＣＢＭ処理では、各コーディング・パスごとにビットプレーン内スキャン順序に従って、１画素ずつ順に評価している。
【００９４】
しかしながら、３つのコーディング・パスを処理するビットプレーン２２（主にこれが支配的である）では、６４画素を評価するのに少なくともＳＰパス処理時に６４回、ＭＲ
パス処理時に６４回の合わせて１９２回の係数参照を要する。また実際上は、これに加えて正負符号を評価する分も必要となる。
【００９５】
ところがさらに同時にアクセスするＳＩＧプレーン３１に至っては、該当画素と同座標のビット及びその８近傍のビットの値を参照する必要があり、１９２回×（８＋１）＝１７２８回、すなわち処理すべき６４画素の２７倍のデータアクセスが必要となり、それが回路の動作速度に限界を与えている。
【００９６】
一方、これまでビットプレーン２２が８画素×８画素である場合のＣＢＭ処理について説明してきたが、ウェーブレット変換して量子化された係数に対してコードブロックを切り出す際に、実際には３２画素×３２画素や６４画素×６４画素といったコードブロックサイズが使われることが多い。
【００９７】
この場合、例えば３２画素×３２画素×１６ビットのコードブロックサイズでは、３２×３２×１６＝１６３８４〔bit〕＝１６〔Kbit〕というデータ量となり、６４画素×６４画素×１６ビットのコードブロックサイズでは６４×６４×１６＝６５５３６〔bit〕＝６４〔Kbit〕というデータ量となる。
【００９８】
従って、例えは図３８に示すＪＰＥＧ２０００規格に準拠した符号化装置１や図４０に示す復号化装置１０をＩＣ（Integrated Circuit）化しようと考えた場合、実際上用いられることが多い３２画素×３２画素×１６ビットや６４画素×６４画素×１６ビットのコードブロックサイズは、ＩＣ内部のＳＲＡＭ（Static ＲＡＭ）に記憶保持するには大きいと言わざるを得ない。
【００９９】
そこで、本実施の形態においては、
１）  ＩＣ化した符号化装置及び復号化装置の外部にコードブロックデータを記憶保持するＤＲＡＭ（Dynamic ＲＡＭ）を設ける一方、係数ビットモデリングに必要な処理ビットプレーンデータを記憶保持するＳＲＡＭをＩＣ内部に設け、さらに処理に必要なデータ部分のみを順次切り取りながらＳＲＡＭからビットモデル部に読み込んで、ＣＢＭ処理をした後にＳＲＡＭに書き戻すRead−Modify−Write形態をとる
２）  従来１画素ずつ処理していたＣＢＭ処理を、処理ビットプレーン２２内のストライプカラム２３Ａの大きさにあたる４画素まとめて演算子として構成し、処理を行う
３）  ４画素拡張した演算子をすべてシフトレジスタを用いた演算子として構成することにより、処理ビットプレーンデータ、ＳＩＧプレーンデータ、ＲＥＦプレーンデータ、正負符号プレーンデータ及びＤＯＮＥプレーンデータの５つの情報が同期したパイプライン処理を行う
４）  かかるシフトレジスタ化された演算子をＳＰ パス、ＭＲパス、ＣＵパスの分だけ並列に用意して、位相差をつけて動作させる
といった構成上の工夫を加えたものである。この構成によれば、従来の処理方法で存在した符号出力に貢献しない無駄時間を大幅に短縮し、処理時間の低減をもたらす。以下、本発明を適用した符号化装置及び復号化装置について説明する。
【０１００】
（２）第１の実施の形態
（２−１）第１の実施の形態による符号化装置４０の構成
（２−１−１）符号化装置４０の全体構成
図３８との対応部分に同一符号を付して示す図１９は、ＪＰＥＧ２０００規格に準拠した本実施の形態による符号化装置４０を示し、全体として一体にＩＣ化（集積回路化）されて構成されている点と、ＩＣの外部に量子化部４から出力されるコードブロックデータＤ４を記憶保持するＤＲＡＭ４１が設けられている点と、ＥＢＣＯＴブロック４２の構成が異なる点とを除いて図３８に示す符号化装置１と同様に構成されている。
【０１０１】
実際上、ＥＢＣＯＴブロック４２においては、図２０に示すように、それぞれＳＲＡＭからなる正負符号プレーンバッファ５０及び処理ビットプレーンバッファ５１Ａ、５１Ｂが入力段に設けられており、ＤＲＡＭ４１（図１９）に記憶保持されたコードブロックデータＤ４のうち、正負符号ビットプレーン２２Ｓのデータ（以下、これを単に正負符号プレーンデータと呼ぶ）Ｄ２０と、必要な処理ビットプレーン２２のデータ（以下、これを単に処理ビットプレーンデータと呼ぶ）Ｄ２１とを読み出し、これらをそれぞれＳＲＡＭでなる正負符号バッファ５０又はビットプレーンバッファ５１Ａ、５１Ｂに記憶保持し得るようになされている。
【０１０２】
この場合処理ビットプレーンバッファ５１Ａ、５１Ｂは２つ設けられており、これにより一方の処理ビットプレーンバッファ５１Ａ、５１Ｂに記憶保持した処理ビットプレーンデータＤ２１をＣＢＭ処理しながら、他方の処理ビットプレーンバッファ５１Ｂ、５１Ａに次の処理ビットプレーンデータＤ２１を書き込み得るようになされている。
【０１０３】
またＥＢＣＯＴブロック４２には、それぞれ少なくとも１ビットプレーン分のデータ及び２ビットプレーン分のデータの記憶容量を有するＳＲＡＭ５２Ａ、５２Ｂが設けられており、これによりＣＢＭ処理時に利用するＳＩＧプレーン３１（図１０）のデータ（以下、これをＳＩＧプレーンデータと呼ぶ）Ｄ２２をＳＲＡＭ５２Ａに記憶保持し、ＲＥＦプレーン３２（図１０）のデータ（以下、これをＲＥＦプレーンデータと呼ぶ）Ｄ２３及びＤＯＮＥプレーン３３（図１０）のデータ（以下、これをＤＯＮＥプレーンデータと呼ぶ）Ｄ２４をＳＲＡＭ５２Ｂに記憶保持することができるようになされている。
【０１０４】
一方、処理ビットプレーンバッファ５１Ａ、５１Ｂに記憶保持された処理ビットプレーンデータＤ２１は、スイッチャ５３を介してビットモデル部５４により所定単位で順次読み出される。そしてビットモデル部５４は、この読み出した処理ビットプレーンデータＤ２１を、正負符号プレーンバッファ５０に記憶保持された正負符号プレーンデータＤ２０と、ＳＲＡＭ５２Ａ、５２Ｂに記憶保持されたＳＩＧプレーンデータＤ２２、ＲＥＦプレーンデータＤ２３及びＤＯＮＥプレーンデータＤ２４とを利用しながらＣＢＭ処理し、かくして得られたシンボルＳＢ及びコンテクストＣＸを算術符号化部５５に送出する。
【０１０５】
算術符号化部５５は、供給されるシンボルＳＢ及びコンテクストＣＸを入力として算術符号化処理を行いながら符号化列を生成し、かくして得られた符号化データＤ２５をコードブロック２０ごとに第１又は第２のビットストリームバッファ５６Ａ、５６Ｂに順次交互に格納する。
【０１０６】
そしてこの第１又は第２のビットストリームバッファ５６Ａ、５６Ｂに格納された符号化データＤ２５は、この後スイッチャ５７を介して後段のパケッタイズ・ストリーム生成部８（図１９）に送出される。
【０１０７】
このようにしてこの符号化装置４０においては、ＤＲＡＭ４１に格納されたコードブロックデータＤ４から必要な処理ビットプレーンデータＤ２１のみを読み出してビットプレーンバッファ５１Ａ、５１Ｂに記憶保持しながら、当該記憶保持した処理ビットプレーンデータＤ２１に対して順次ＣＢＭ処理を施し得るようになされている。
【０１０８】
（２−１−２）ビットモデル部５４の構成
ここでビットモデル部５４は、図２１に示すように、シグナルスイッチャ６０、ＳＰパス符号化処理部６１、ＭＲパス符号化処理部６２、ＣＵパス符号化処理部６３、出力スイッチャ６４及び制御部６５から構成されている。
【０１０９】
この場合シグナルスイッチャ６０は、トップビットプレーン２２Ｔ以外の処理ビットプレーン２２に対するＣＢＭ処理時、シーケンサ及びタイミングジェネレータとしての機能を有する制御部６５の制御のもとに、処理ビットプレーンデータＤ２１を、図２２（Ａ）に示す１ストライプカラム２３Ａを構成する４画素分を１サンプルとして、ビットプレーン内スキャン順序に従って処理ビットプレーンバッファ５１Ａ、５１Ｂから１サンプルずつ順次読み出し、これをまずＳＰパス符号化処理部６１に送出する。
【０１１０】
またシグナルスイッチャ６０は、これと同期して、処理ビットプレーンバッファ５１Ａ、５１Ｂから読み出された４画素分の処理ビットプレーンデータＤ２１に対してＳＰパスによる符号化処理（以下、これをＳＰパス符号化処理と呼ぶ）をする際に必要となる、当該４画素とそれぞれ同座標にある正負符号プレーン３０上の４ビット及びその上下の各ビット（合わせて６ビット、図２２（Ｃ）参照）分の正負符号プレーンデータＤ２０を正負符号プレーンバッファ５０から順次読み出し、これをＳＰパス符号化処理部６１に送出する。
【０１１１】
さらにシグナルスイッチャ６０は、これと同期して、かかる４画素分の処理ビットプレーンデータＤ２１をＳＰパス符号化処理する際に必要となる、当該４画素とそれぞれ同座標にあるＳＩＧプレーン３１上の４ビット及その上下のビット（合わせて６ビット、図２２（Ｂ）参照）のＳＩＧプレーンデータＤ２２をＳＲＡＭ５２Ａから順次読み出し、これをＳＰパス符号化処理部６１に送出する。
【０１１２】
さらにシグナルスイッチャ６０は、これと同期して、かかる４画素分の処理ビットプレーンデータＤ２１をＳＰパス符号化処理する際に必要となる、当該４画素とそれぞれ同座標にあるＲＥＦプレーン３２上の４ビット（図２２（Ｅ）参照）分のＲＥＦプレーンデータＤ２３と、当該４画素と同座標にあるＤＯＮＥプレーン３３上の４ビット（図２２（Ｄ）参照）分のＤＯＮＥプレーンデータＤ２４とをＳＲＡＭ５２Ｂから順次読み出し、これをＳＰパス符号化処理部６１に送出する。
【０１１３】
このときＳＰパス符号化処理部６１は、シグナルスイッチャ６０から順次供給される４画素分の処理ビットプレーンデータＤ２１と、これと対応する正負符号プレーンデータＤ２０、ＳＩＧプレーンデータＤ２２、ＲＥＦプレーンデータＤ２３及びＤＯＮＥプレーンデータＤ２４とを、それぞれ少なくとも過去３サンプル分だけ記憶保持し得るようになされている。
【０１１４】
そしてＳＰパス符号化処理部６１は、シグナルスイッチャ６０から次のサンプルの処理ビットプレーンデータＤ２１等が与えられると、図２２（Ａ）において太枠で囲んだその１つ前のサンプルの処理ビットプレーンデータＤ２１（４画素分）について、そのとき記憶保持している図２２（Ｂ）〜（Ｅ）においてそれぞれ太枠で囲まれたＳＩＧプレーンデータＤ２２、正負符号プレーンデータＤ２０、ＲＥＦプレーンデータＤ２３及びＤＯＮＥプレーンデータＤ２４を利用して、ＳＰパス符号化処理できるか否かの検出と、できる場合のＳＰパス符号化処理とを実行する。
【０１１５】
そしてＳＰパス符号化処理部６１は、ＳＰパス符号化処理を行った場合、これにより得られたその画素についてのシンボルＳＢ及び正負符号についての各シンボルＳＢをシンボルデータＤ２６Ｓとして出力スイッチャ６４に送出すると共に、その画素についてのコンテクストＣＸ及び正負符号についてのコンテクストＣＸをコンテクストデータＤ２７Ｓとして出力スイッチャ６４に送出する。
【０１１６】
またＳＰパス符号化処理部６１は、ＳＰパス符号化処理を行ったときは、かかるＳＩＧプレーンデータＤ２２、ＲＥＦプレーンデータＤ２３及び又はＤＯＮＥプレーンデータＤ２４をこれに応じて更新し、その後これらをシグナルスイッチ６０を介して対応するＳＲＡＭ５２Ａ、５２Ｂに与えることにより、これらＳＩＧプレーンデータＤ２２、ＲＥＦプレーンデータＤ２３及びＤＯＮＥプレーンデータＤ２４をそれぞれＳＲＡＭ５２Ａ、５２Ｂにおけるもとのアドレス位置に書き戻させる（Read-Modify-Write）。
【０１１７】
一方、シグナルスイッチャ６０は、このようにして処理ビットプレーンバッファ５１Ａ、５１Ｂに格納された１ビットプレーン分のデータ（処理ビットプレーンデータＤ２１）に対するＳＰパス符号化処理を終了すると、この後これと同様にして、制御部６５の制御のもとに、同じ処理ビットプレーンデータＤ２１を、図２２（Ａ）に示す１ストライプカラム２３Ａを構成する４画素分を１サンプルとして、ビットプレーン内スキャン順序に従って処理ビットプレーンバッファ５１Ａ、５１Ｂから１サンプルずつ順次読み出し、これをＭＲパス符号化処理部６２に送出する。
【０１１８】
またシグナルスイッチャ６０は、これと同期して、処理ビットプレーンバッファ５１Ａ、５１Ｂから読み出された４画素分の処理ビットプレーンデータＤ２１に対してＭＲパスによる符号化処理（以下、これをＭＲパス符号化処理と呼ぶ）をする際に必要となる、当該４画素とそれぞれ同座標にあるＳＩＧプレーン３１上の４ビット及その上下のビット（合わせて６ビット、図２２（Ｂ）参照）分のＳＩＧプレーンデータＤ２２をＳＲＡＭ５２Ａから順次読み出し、これをＭＲパス符号化処理部６２に送出する。
【０１１９】
さらにシグナルスイッチャ６０は、これと同期して、かかる４画素分の処理ビットプレーンデータＤ２１をＭＲパス符号化処理する際に必要となる、当該４画素と同座標にあるＲＥＦプレーン３２上の４ビット（図２２（Ｅ）参照）分のＲＥＦプレーンデータＤ２３と、当該４画素と同座標にあるＤＯＮＥプレーン３３上の４ビット（図２２（Ｄ）参照）分のＤＯＮＥプレーンデータＤ２４とをＳＲＡＭ５２Ｂから順次読み出し、これをＭＲパス符号化処理部６１に送出する。
【０１２０】
このときＭＲパス符号化処理部６２は、シグナルスイッチャ６０から順次供給される４画素分の処理ビットプレーンデータＤ２１と、これと対応するＳＩＧプレーンデータＤ２２、ＲＥＦプレーンデータＤ２３及びＤＯＮＥプレーンデータＤ２４とを、それぞれ少なくとも過去３サンプル分だけ記憶保持し得るようになされている。
【０１２１】
そしてＭＲパス符号化処理部６２は、シグナルスイッチャ６０から次のサンプルの処理ビットプレーンデータＤ２１等が与えられると、図２２（Ａ）において太枠で囲んだその１つ前のサンプルの処理ビットプレーンデータＤ２１（４画素分）について、そのとき記憶保持している図２２（Ｂ）、（Ｄ）及び（Ｅ）においてそれぞれ太枠で囲まれた必要なＳＩＧプレーンデータＤ２２、ＲＥＦプレーンデータＤ２３及びＤＯＮＥプレーンデータＤ２４を利用して、ＭＲパス符号化処理できるか否かの検出と、できる場合のＭＲパス符号化処理とを実行する。
【０１２２】
そしてＭＲパス符号化処理部６２は、ＭＲパス符号化処理を行った場合、これにより得られたその画素についてのシンボルＳＢ及び正負符号についてのシンボルＳＢをシンボルデータＤ２６Ｒとして出力スイッチャ６４に送出すると共に、その画素についてのコンテクストＣＸ及び正負符号についてのコンテクストＣＸをコンテクストデータＤ２７Ｒとして出力スイッチャ６４に送出する。
【０１２３】
またＭＲパス符号化処理部６２は、ＭＲパス符号化処理を行ったときは、ＳＩＧプレーンデータＤ２２、ＲＥＦプレーンデータＤ２３及び又はＤＯＮＥプレーンデータＤ２４をこれに応じて更新し、その後これらをシグナルスイッチ６０を介して対応するＳＲＡＭ５２Ａ、５２Ｂに与えることにより、これらＳＩＧプレーンデータＤ２２、ＲＥＦプレーンデータＤ２３及びＤＯＮＥプレーンデータＤ２４をそれぞれＳＲＡＭ５２Ａ、５２Ｂにおけるもとのアドレス位置に書き戻させる（Read-Modify-Write）。
【０１２４】
さらにシグナルスイッチャ６０は、このようにして処理ビットプレーンバッファ５１Ａ、５１Ｂに格納された１ビットプレーン分のデータ（処理ビットプレーンデータＤ２１）に対するＭＲパス符号化処理を終了すると、この後これと同様にして、制御部６５の制御のもとに、同じ処理ビットプレーンデータＤ２１を、図２２（Ａ）に示す１ストライプカラム２３Ａを構成する４画素分を１サンプルとして、ビットプレーン内スキャン順序に従って処理ビットプレーンバッファ５１Ａ、５１Ｂから１サンプルずつ順次読み出し、これをＣＵパス符号化処理部６３に送出する。
【０１２５】
またシグナルスイッチャ６０は、これと同期して、処理ビットプレーンバッファ５１Ａ、５１Ｂから読み出された４画素分の処理ビットプレーンデータＤ２１に対してＣＵパスによる符号化処理（以下、これをＣＵパス符号化処理と呼ぶ）をする際に必要となる、当該４画素とそれぞれ同座標にある正負符号プレーン３０上の４ビット及びその上下の各ビット（合わせて６ビット、図２２（Ｃ）参照）分の正負符号プレーンデータＤ２０を正負符号プレーンバッファ５０から順次読み出し、これをＣＵパス符号化処理部６３に送出する。
【０１２６】
さらにシグナルスイッチャ６０は、これと同期して、かかる４画素分の処理ビットプレーンデータＤ２１をＣＵパス符号化処理する際に必要となる、当該４画素と同座標にあるＳＩＧプレーン３１上の４ビット及その上下のビット（合わせて６ビット、図２２（Ｂ）参照）のＳＩＧプレーンデータＤ２２をＳＲＡＭ５２Ａから順次読み出し、これをＣＵパス符号化処理部６３に送出する。
【０１２７】
さらにシグナルスイッチャ６０は、これと同期して、かかる４画素分の処理ビットプレーンデータＤ２１をＣＵパス符号化処理する際に必要となる、当該４画素と同座標にあるＲＥＦプレーン３２上の４ビット（図２２（Ｅ）参照）分のＲＥＦプレーンデータＤ２３と、当該４画素と同座標にあるＤＯＮＥプレーン３３上の４ビット（図２２（Ｄ）参照）分のＤＯＮＥプレーンデータＤ２４とをＳＲＡＭ５２Ｂから読み出し、これをＣＵパス符号化処理部６３に送出する。
【０１２８】
このときＣＵパス符号化処理部６３は、シグナルスイッチャ６０から順次供給される４画素分の処理ビットプレーンデータＤ２１と、これと対応する正負符号プレーンデータＤ２０、ＳＩＧプレーンデータＤ２２、ＲＥＦプレーンデータＤ２３及びＤＯＮＥプレーンデータＤ２４とを、それぞれ少なくとも過去３サンプル分だけ記憶保持し得るようになされている。
【０１２９】
そしてＣＵパス符号化処理部６３は、シグナルスイッチャ６０から次のサンプルの処理ビットプレーンデータＤ２１等が与えられると、図２２（Ａ）において太枠で囲んだその１つ前のサンプルの処理ビットプレーンデータＤ２１（４画素分）について、そのとき記憶保持している図２２（Ｂ）〜（Ｅ）においてそれぞれ太枠で囲まれたＳＩＧプレーンデータＤ２２、正負符号プレーンデータＤ２０、ＲＥＦプレーンデータＤ２３及びＤＯＮＥプレーンデータＤ２４を利用して、ＣＵパス符号化処理できるか否かの検出と、できる場合のＣＵパス符号化処理とを実行する。
【０１３０】
そしてＣＵパス符号化処理部６３は、ＣＵパス符号化処理を行った場合、これにより得られたその画素についてのシンボルＳＢ及び正負符号についてのシンボルＳＢをシンボルデータＤ２６Ｃとして出力スイッチャ６４に送出すると共に、その画素についてのコンテクストＣＸ及び正負符号についてのコンテクストＣＸをコンテクストデータＤ２７Ｃとして出力スイッチャ６４に送出する。
【０１３１】
またＣＵパス符号化処理部６３は、ＣＵパス符号化処理を行ったときは、かかるＳＩＧプレーンデータＤ２２、ＲＥＦプレーンデータＤ２３及び又はＤＯＮＥプレーンデータＤ２４をこれに応じて更新し、その後これらをシグナルスイッチ６０を介して対応するＳＲＡＭ５２Ａ、５２Ｂに与えることにより、これらＳＩＧプレーンデータＤ２２、ＲＥＦプレーンデータＤ２３及びＤＯＮＥプレーンデータＤ２４をそれぞれＳＲＡＭ５２Ａ、５２Ｂにおけるもとのアドレス位置に書き戻させる（Read-Modify-Write）。
【０１３２】
一方、出力スイッチャ６４においては、制御部６５の制御のもとに、ＳＰパス符号化処理部６１、ＭＲパス符号化処理部６２及びＣＵパス符号化処理部６３のそれぞれから与えられるシンボルデータＤ２６Ｓ、Ｄ２６Ｒ、Ｄ２６Ｃと、コンテクストデータＤ２７Ｓ、Ｄ２７Ｒ、Ｄ２７ＣとをそれぞれシンボルデータＤ２６及びコンテクストデータＤ２７として算術符号化部５５に送出する。
【０１３３】
このようにしてこのビットモデル部５４においては、処理ビットプレーン２２上の４画素を単位としてＳＰパス符号化処理、ＭＲパス符号化処理及びＣＵパス符号化処理を行い得るようになされ、これによりＣＢＭ処理を高速に行い得るようになされている。
【０１３４】
（２−１−３）各コーディング・パス処理部の具体的構成
次に、ＳＰパス符号化処理部６１、ＭＲパス符号化処理部６２及びＣＵパス符号化処理部６３の各構成についてそれぞれ順番に説明する。
【０１３５】
（２−１−３−１）ＳＰパス符号化処理部６１の構成
ＳＰパス符号化処理部６１は、図２３に示すように、いずれもハードウェア構成の処理ビットシフトレジスタ部７０、正符号シフトレジスタ部７１、ＳＩＧシフトレジスタ部７２、ＲＥＦシフトレジスタ部７３、ＤＯＮＥシフトレジスタ部７４及びセレクタ７５と、後述のようなセレクタ７５に対する出力切替え制御等を行う制御部７６とから構成されている。
【０１３６】
また処理ビットシフトレジスタ部７０には３段のシフトレジスタ７０Ａが設けられると共に、正符号シフトレジスタ部７１、ＳＩＧシフトレジスタ部７２、ＲＥＦシフトレジスタ部７３及びＤＯＮＥシフトレジスタ部７４には、それぞれ４段のシフトレジスタ７１Ａ〜７４Ａが設けられている。
【０１３７】
これによりＳＰパス符号化処理部６１は、上述のようにシグナルスイッチャ６０（図２１）から順次与えられる各１サンプル分の処理ビットプレーンデータＤ２１、正負符号プレーンデータＤ２０、ＳＩＧプレーンデータＤ２２、ＲＥＦプレーンデータＤ２３及びＤＯＮＥプレーンデータＤ２４を、それぞれ処理ビットシフトレジスタ部７０、正符号シフトレジスタ部７１、ＳＩＧシフトレジスタ部７２、ＲＥＦシフトレジスタ部７３及びＤＯＮＥシフトレジスタ部７４の各シフトレジスタ７０Ａ〜７４Ａにおいて順次シフトさせながら３サンプル分又は４サンプル分ずつ記憶保持し得るようになされている。
【０１３８】
そして処理ビットシフトレジスタ部７０は、シグナルスイッチャ６０から１サンプル分の処理ビットプレーンデータＤ２１が与えられると、このとき自己のシフトレジスタ７０Ａの２段目にシフトされた１サンプル分の処理ビットプレーンデータＤ２１をセレクタ７５に出力する。
【０１３９】
またこのときＳＩＧシフトレジスタ部７２は、これと同期して、自己のシフトレジスタ７２Ａに記憶保持したＳＩＧプレーンデータＤ２２を用いて、このとき処理ビットシフトレジスタ部７０のシフトレジスタ７０Ａの２段目にシフトされた４画素について、それぞれ上述のＳＰパス符号化処理を行うための条件を満たしているか否かの検出処理を画素ごとに並行して行い、検出結果をセレクタ７５に出力する。
【０１４０】
さらにＳＩＧシフトレジスタ部７２は、これと同期して、当該処理ビットシフトレジスタ部７０のシフトレジスタ７０Ａの２段目にシフトされた４画素について、図１３について上述したルールに従って、当該４画素ごとのコンテクストＣＸをそれぞれ演算し、演算結果をセレクタ７５に出力する。
【０１４１】
そして、このときＳＩＧシフトレジスタ部７２により検出された、処理ビットシフトレジスタ部７０のシフトレジスタ７０Ａの２段目にシフトされた４画素についてのＳＰパス符号化処理を行うための条件を満たしているか否かの検出結果が全て否定的であった場合には、セレクタ７５からは何も出力されず、処理ビットシフトレジスタ部７０のシフトレジスタ７０Ａの２段目にシフトされた１サンプル（４画素）分の処理ビットプレーンデータＤ２１に対する処理が終了する。
【０１４２】
これに対して、処理ビットシフトレジスタ部７０のシフトレジスタ７０Ａの２段目にシフトされた１サンプルのうちのいずれかの画素（以下、これをＳＰパス符号化処理対象画素と呼ぶ）についての検出結果が肯定的であった場合には、処理ビットシフトレジスタ部７０から出力された当該ＳＰパス符号化処理対象画素のデータ値（０／１）と、これに同期してＳＩＧシフトレジスタ部７２から出力された当該ＳＰパス符号化処理対象画素についてのコンテクストＣＸの演算結果とが、それぞれそのＳＰパス符号化処理対象画素のシンボルＳＢ及びコンテクストＣＸとしてセレクタ７５から出力される。
【０１４３】
また、このシンボルＳＢの値が『０』であった場合、この後セレクタ７５からＤＯＮＥシフトレジスタ部７４に与えられる更新情報に基づいて、当該ＤＯＮＥシフトレジスタ部７４のシフトレジスタ７４Ａに記憶保持されたＤＯＮＥプレーンデータＤ２４のうち、ＳＰパス符号化処理対象画素と同座標のビットの値が、ビットモデル化が完了したことを表す『１』に更新されて、このＳＰパス符号化処理対象画素に対するＳＰパス符号化処理が完了する。
【０１４４】
これに対して、このシンボルＳＢの値が『１』であった場合には、その情報がＳＩＧシフトレジスタ部７２、ＲＥＦシフトレジスタ部７３及び正負符号シフトレジスタ部７１にそれぞれ与えられる。
【０１４５】
このときＳＩＧシフトレジスタ部７２では、自己のシフトレジスタ７２Ａに記憶保持されたＳＩＧプレーンデータＤ２２におけるＳＰパス符号化処理対象画素と同座標のビットの値が “Significant”であることを表す『１』に更新される。またＲＥＦシフトレジスタ部７３では、自己のシフトレジスタ７３Ａに記憶保持されたＲＥＦプレーンデータＤ２３におけるＳＰパス符号化処理対象画素と同座標のビットの値が、“Significant”となったことを表す『１』に更新される。
【０１４６】
さらにこのとき正負符号シフトレジスタ部７１は、このＳＰパス符号化処理対象画素の正負符号のシンボルＳＢ及びコンテクストＣＸを図１４について上述したルールに従って演算し、その演算結果をセレクタ７５に送出する。かくしてこのシンボルＳＢ及びコンテクストＣＸがセレクタ７５を介して出力される。
【０１４７】
そして、この後セレクタ７５からＤＯＮＥシフトレジスタ部７４に更新情報与えられ、当該更新情報に基づき、ＤＯＮＥシフトレジスタ部７４のシフトレジスタ７４Ａに記憶保持されたＤＯＮＥプレーンデータＤ２４におけるＳＰパス符号化処理対象画素と同座標のビットの値が『１』に更新されて、当該ＳＰパス符号化処理対象画素に対するＳＰパス符号化処理が完了する。
【０１４８】
またＳＰパス符号化処理部６１は、この後同じサンプル（このとき処理ビットシフトレジスタ部７０のシフトレジスタ７０Ａの２段目に記憶保持された１サンプル）内の当該ＳＰパス符号化処理対象画素よりもビットプレーン内スキャン順序が後の各画素について、ＳＰパス符号化処理を行うための条件を満たしていない場合にはスキップし、ＳＰパス符号化処理を行うための条件を満たしている場合には上述のＳＰパス符号化処理対象画素と同様にしてＳＰパス符号化処理を行う。そしてＳＰパス符号化処理部６１は、このような処理を当該サンプル内の全ての画素に対して行い終えると、当該サンプルに対する処理を終了する。
【０１４９】
そして、ＳＰパス符号化処理部６１は、この後制御部７６から制御部６５（図２１）に与えられる次の１サンプル分の処理ビットプレーンデータＤ２１等の転送要求に応じて、シグナルスイッチャ６０から当該次の１サンプル分の処理ビットプレーンデータＤ２１等が与えられるごとに同様の処理を順次繰り返す。
【０１５０】
またこの際ＳＰパス符号化処理部６１は、次の１サンプル分の処理ビットプレーンデータＤ２１等が与えられるごとに、ＳＩＧシフトレジスタ部７２、ＲＥＦシフトレジスタ部７３及びＤＯＮＥシフトレジスタ部７４の各シフトレジスタ７２Ａ〜７４Ａの４段目にそれぞれ記憶保持されたＳＩＧプレーンデータＤ２２、ＲＥＦプレーンデータＤ２３及びＤＯＮＥプレーンデータＤ２４をそれぞれシグナルスイッチ６０を介して対応するＳＲＡＭ５２Ａ、５２Ｂに与えることにより、これらをＳＲＡＭ５２Ａ、５２Ｂのもとの位置に書き戻させる。
【０１５１】
このようにしてＳＰパス符号化処理部６１においては、ビットプレーンバッファ５１Ａ、５１Ｂに格納された処理ビットプレーンデータＤ２１に対するＳＰパス符号化処理を行い得るようになされている。
【０１５２】
（２−１−３−２）ＭＲパス符号化処理部６２の構成
一方、ＭＲパス符号化処理部６２は、図２４に示すように、いずれもハードウェア構成の処理ビットシフトレジスタ部８０、ＳＩＧシフトレジスタ部８２、ＲＥＦシフトレジスタ部８３、ＤＯＮＥシフトレジスタ部８４及びセレクタ８５と、後述のようなセレクタ８５に対する出力切替え制御等を行う制御部８６とから構成されている。
【０１５３】
また処理ビットシフトレジスタ部８０には３段のシフトレジスタ８０Ａが設けられると共に、ＳＩＧシフトレジスタ部８２、ＲＥＦシフトレジスタ部８３及びＤＯＮＥシフトレジスタ部８４には、それぞれ４段のシフトレジスタ８２Ａ〜８４Ａが設けられている。
【０１５４】
これによりＭＲパス符号化処理部６２は、上述のようにシグナルスイッチャ６０（図２１）から順次与えられる各１サンプル分の処理ビットプレーンデータＤ２１、ＳＩＧプレーンデータＤ２２、ＲＥＦプレーンデータＤ２３及びＤＯＮＥプレーンデータＤ２４を、それぞれ処理ビットシフトレジスタ部８０、ＳＩＧシフトレジスタ部８２、ＲＥＦシフトレジスタ部８３及びＤＯＮＥシフトレジスタ部８４のシフトレジスタ８０Ａ、８２Ａ〜８４Ａにおいて順次シフトさせながら３サンプル分又は４サンプル分ずつ記憶保持し得るようになされている。
【０１５５】
そして処理ビットシフトレジスタ部８０は、シグナルスイッチャ６０から１サンプル分の処理ビットプレーンデータＤ２１が与えられると、このとき自己のシフトレジスタ８０Ａの２段目にシフトした１サンプル分の処理ビットプレーンデータＤ２１をセレクタ８５に出力する。
【０１５６】
またこのときＲＥＦシフトレジスタ部８３及びＤＯＮＥシフトレジスタ部８４は、これに同期して、自己のシフトレジスタ８３Ａ、８４Ａの２段目にシフトされた１サンプル分のＲＥＦプレーンデータＤ２３又はＤＯＮＥプレーンデータＤ２４をセレクタ８５に出力する。
【０１５７】
そしてＳＩＧシフトレジスタ部８２は、自己のシフトレジスタ８２Ａに記憶保持したＳＩＧプレーンデータＤ２２を用いて、処理ビットシフトレジスタ部８０の２段目にシフトした４画素について、ＲＥＦシフトレジスタ部８３の出力を参照しながら図１６について上述したルールに従ってコンテクストＣＸを演算し、演算結果をセレクタ８５に出力する。
【０１５８】
そして、このときＤＯＮＥプレーンデータＤ２４の値が全て『１』（すなわち処理済）であった場合には、セレクタ８５からは何も出力されずに、当該処理ビットシフトレジスタ部８０のシフトレジスタ８０Ａの２段目にシフトされた１サンプル分の処理ビットプレーンデータＤ２１に対する処理が終了する。
【０１５９】
またかかる１サンプル分のＤＯＮＥプレーンデータＤ２４のうち、いずれかのデータ値が『０』（すなわち未処理）であり、かつそのＤＯＮＥプレーンデータＤ２４と対応する処理ビットシフトレジスタ部８０のシフトレジスタ８０Ａの２段目にシフトされた画素が“Significant”でなかった場合にも、セレクタ８５からは何も出力されずに、当該処理ビットシフトレジスタ部８０のシフトレジスタ８０Ａの２段目にシフトされた１サンプル分の処理ビットプレーンデータＤ２１に対する処理が終了する。
【０１６０】
これに対して、かかる１サンプル分のＤＯＮＥプレーンデータＤ２４のうち、いずれかのデータ値が『０』であり、かつそのＤＯＮＥプレーンデータＤ２４と対応する処理ビットシフトレジスタ部８０のシフトレジスタ８０Ａの２段目にシフトされた画素が“Significant”であった場合には、当該画素（以下、これをＭＲパス符号化処理対象画素と呼ぶ）がＭＲパス符号化処理すべき画素であることを意味する。
【０１６１】
かくして、このときセレクタ８５は、処理ビットシフトレジスタ部８０から出力されたこのＭＲパス符号化処理対象画素のデータ値（０／１）をシンボルＳＢとして出力する共に、これと併せてＳＩＧシフトレジスタ部８２から出力された、このＭＲパス符号化処理対象画素のコンテクストＣＸを出力する。
【０１６２】
またこのときＲＥＦシフトレジスタ部８３では、そのＭＲパス符号化処理対象画素と同座標のビットが『１』である場合（すなわちフラグが立っている場合）にはこれがクリアされ、またＤＯＮＥシフトレジスタ部８４では、そのＭＲパス符号化処理対象画素と同座標のビットが、当該ＭＲパス符号化処理対象画素が処理済みとなったことを意味する『１』に更新される。
【０１６３】
そして、ＭＲパス符号化処理部６２は、この後そのとき処理ビットシフトレジスタ部８０のシフトレジスタ８０Ａの２段目にシフトされた残りの画素についても、当該画素がＭＲパス符号化処理すべき画素であった場合には、上述と同様にＭＲパス符号化処理する。
【０１６４】
さらにＭＲパス符号化処理部６２は、この後制御部８６から制御部６５（図２１）に与えられる次の１サンプル分の処理ビットプレーンデータＤ２１等の転送要求に応じて、シグナルスイッチャ６０から当該次の１サンプル分の処理ビットプレーンデータＤ２１等が与えられるごとに同様の処理を順次繰り返す。
【０１６５】
またこの際ＭＲパス符号化処理部６２は、次の１サンプル分の処理ビットプレーンデータＤ２１等が与えられるごとに、ＳＩＧシフトレジスタ部８２、ＲＥＦシフトレジスタ部８３及びＤＯＮＥシフトレジスタ部８４の各シフトレジスタ８２Ａ〜８４Ａの４段目にそれぞれ記憶保持されたＳＩＧプレーンデータＤ２２、ＲＥＦプレーンデータＤ２３及びＤＯＮＥプレーンデータＤ２４をシグナルスイッチ６０を介して対応するＳＲＡＭ５２Ａ、５２Ｂに与えることにより、それぞれＳＲＡＭ５２Ａ、５２Ｂのもとの位置に書き戻させる。
【０１６６】
このようにしてＭＲパス符号化処理部６２においては、ビットプレーンバッファ５１Ａ、５１Ｂに格納された処理ビットプレーンデータＤ２１に対するＭＲパス符号化処理を行い得るようになされている。
【０１６７】
（２−１−３−３）ＣＵパス符号化処理部６３の構成
ＣＵパス符号化処理部６３は、図２５に示すように、いずれもハードウェア構成の処理ビットシフトレジスタ部９０、正符号シフトレジスタ部９１、ＳＩＧシフトレジスタ部９２、ＲＥＦシフトレジスタ部９３、ＤＯＮＥシフトレジスタ部９４及びセレクタ９５と、後述のようなセレクタ９５に対する出力切替え制御等を行う制御部９６とから構成されている。
【０１６８】
また処理ビットシフトレジスタ部９０には３段のシフトレジスタ９０Ａが設けられると共に、正符号シフトレジスタ部９１、ＳＩＧシフトレジスタ部９２、ＲＥＦシフトレジスタ部９３及びＤＯＮＥシフトレジスタ部９４には、それぞれ４段のシフトレジスタ９１Ａ〜９４Ａが設けられている。
【０１６９】
これによりＣＵパス符号化処理部６３は、上述のようにシグナルスイッチャ６０から順次与えられる各１サンプル分の処理ビットプレーンデータＤ２１、正負符号プレーンデータＤ２０、ＳＩＧプレーンデータＤ２２、ＲＥＦプレーンデータＤ２３及びＤＯＮＥプレーンデータＤ２４を、それぞれ処理ビットシフトレジスタ部９０、正符号シフトレジスタ部９１、ＳＩＧシフトレジスタ部９２、ＲＥＦシフトレジスタ部９３及びＤＯＮＥシフトレジスタ部９４の各シフトレジスタ９０Ａ〜９４Ａにおいて順次シフトさせながら３サンプル分又は４サンプル分ずつ記憶保持し得るようになされている。
【０１７０】
そして処理ビットシフトレジスタ部９０は、シグナルスイッチャ６０（図２１）から１サンプル分の処理ビットプレーンデータＤ２１が与えられると、このとき自己のシフトレジスタ９０Ａの２段目にシフトされた１サンプル分の処理ビットプレーンデータＤ２１をセレクタ９５に出力する。
【０１７１】
またこのときＳＩＧシフトレジスタ部９２は、これと同期して、自己のシフトレジスタ９２Ａに記憶保持したＳＩＧプレーンデータＤ２２を用い、ＤＯＮＥシフトレジスタ部９４のシフトレジスタ９４Ａに記憶保持されたＤＯＮＥプレーンデータＤ２４を参照しながら、処理ビットシフトレジスタ部９０のシフトレジスタ９０Ａの２段目にシフトされた４画素についてランレングス処理を行い得るか否かを検出する。
【０１７２】
そしてランレングス処理できない場合には、これら４画素について、それぞれ上述したＳＰパス符号化処理が順次行われることとなる。
【０１７３】
これに対してランレングス処理できる場合、ＳＩＧシフトレジスタ部９２は、図１７及び図１８について上述したルールに従って、まずコンテクストとして“run”を出力する。その上でＳＩＧシフトレジスタ部９２は、そのサンプル内の４画素の値が全て『０』であるときにはシンボルＳＢとして０を出力する。かくしてこれらコンテクストＣＸ及びシンボルＳＢがセレクタ９５を介して出力スイッチャ６４（図２１）に送出される。
【０１７４】
またＳＩＧシフトレジスタ部９２は、当該サンプル内の４画素の値が全て０ではないとき、すなわち４画素の中にひとつでも値が１の画素が存在する場合には、シンボルＳＢとして１を出力し、それに引き続いて図１８について上述したルールに従って２回“uniform”というコンテクストＣＸと対応するシンボルＳＢを出力する。かくしてこれらコンテクストＣＸ及びシンボルＳＢがセレクタ９５を介して出力スイッチャ６４（図２１）に送出される。
【０１７５】
このときＳＩＧシフトレジスタ部９２では、自己のシフトレジスタ９２Ａに記憶保持されたＳＩＧプレーンデータＤ２２における当該値が１の画素と同座標のビットの値が “Significant”であることを表す『１』に更新される。またＲＥＦシフトレジスタ部９３では、自己のシフトレジスタ９３Ａに記憶保持されたＲＥＦプレーンデータＤ２３における当該画素と同座標のビットの値が“Significant”となったことを表す『１』に更新される。
【０１７６】
さらにこの後正負符号シフトレジスタ部９１は、当該画素の正負符号のシンボルＳＢ及びコンテクストＣＸを図１４について上述したルールに従って演算し、その演算結果をセレクタ９５に送出する。かくしてこのシンボルＳＢ及びコンテクストＣＸが上述の“uniform”というコンテクストＣＸ及び当該画素に対応するシンボルＳＢに続けてセレクタ９５を介して出力スイッチャ６４（図２１）に送出される。
【０１７７】
そして、この後セレクタ９５からＤＯＮＥシフトレジスタ部９４に更新情報与えられ、当該更新情報に基づき、ＤＯＮＥシフトレジスタ部９４のシフトレジスタ９４Ａに記憶保持されたＤＯＮＥプレーンデータＤ２４における当該画素と同座標のビットの値が『１』に更新されて、当該画素に対するＣＵパス符号化処理が完了する。
【０１７８】
さらにＣＵパス符号化処理部６３は、この後同じサンプル（このとき処理ビットシフトレジスタ部９０のシフトレジスタ９０Ａの２段目に記憶保持された１サンプル）内の当該画素よりもビットプレーン内スキャン順序が遅い各画素について、それぞれＳＩＧシフトレジスタ部９２、ＲＥＦシフトレジスタ部９３及びＤＯＮＥシフトレジスタ部９４の各シフトレジスタ９０Ａ〜９４Ａに記憶保持されたＳＩＧプレーンデータＤ２２、ＲＥＦプレーンデータＤ２３及びＤＯＮＥプレーンデータＤ２４を必要に応じて順次更新しながら上述したＳＰパス符号化処理を施す。そしてＣＵパス符号化処理部６３は、このような処理を当該サンプル内の全ての画素に対して行い終えると、当該サンプルに対する処理を終了する。
【０１７９】
そして、ＣＵパス符号化処理部６３は、この後制御部９６から制御部６５（図２１）に与えられる次の１サンプル分の処理ビットプレーンデータＤ２１等の転送要求に応じて、シグナルスイッチャ６０から当該次の１サンプル分の処理ビットプレーンデータＤ２１等が与えられるごとに同様の処理を順次繰り返す。
【０１８０】
またこの際ＣＵパス符号化処理部６３は、次の１サンプル分の処理ビットプレーンデータＤ２１等が与えられるごとに、ＳＩＧシフトレジスタ部９２、ＲＥＦシフトレジスタ部９３及びＤＯＮＥシフトレジスタ部９４の各シフトレジスタ９２Ａ〜９４Ａの４段目にそれぞれ記憶保持されたＳＩＧプレーンデータＤ２２、ＲＥＦプレーンデータＤ２３及びＤＯＮＥプレーンデータＤ２４をそれぞれシグナルスイッチ６０を介して対応するＳＲＡＭ５２Ａ、５２Ｂに与えることにより、これらをＳＲＡＭ５２Ａ、５２Ｂのもとの位置に書き戻させる。
【０１８１】
このようにしてＣＵパス符号化処理部６３においては、ビットプレーンバッファ５１Ａ、５１Ｂに格納された処理ビットプレーンデータＤ２１に対するＣＵパス符号化処理を行い得るようになされている。
【０１８２】
（２−２）第１の実施の形態による復号化装置１００の構成
（２−２−１）復号化装置１００の全体構成
図４０との対応部分に同一符号を付して示す図２６は、ＪＰＥＧ２０００規格に準拠した本実施の形態による復号化装置１００を示し、全体として一体にＩＣ化（集積回路化）されて構成されている点と、ＥＢＣＯＴブロック１０１の構成が異なる点と、ＩＣの外部に当該ＥＢＣＯＴブロック１０１から出力されるコードブロックデータＤ１４を記憶保持するＤＲＡＭ１０２が設けられている点とを除いて図４０に示す復号化装置１０と同様に構成されている。
【０１８３】
実際上、ＥＢＣＯＴブロック１０１においては、図２７に示すように、それぞれＳＲＡＭからなるストリームバッファ１１０Ａ、１１０Ｂが入力段に設けられており、パケタイズストリーム分解部１１から与えられる符号化データＤ１１をこのストリームバッファ１１０Ａ、１１０Ｂに記憶保持し得るようになされている。
【０１８４】
この場合ストリームバッファ１１０Ａ、１１０Ｂは２つ設けられており、これにより一方のストリームバッファ１１０Ａ、１１０Ｂに記憶保持したビットプレーン２２の１枚分の符号化データＤ１１をＣＢＭ処理しながら、他方のストリームバッファ１１０Ｂ、１１０Ａに次のビットプレーン２２の１枚分の符号化データＤ１１を書き込み得るようになされている。
【０１８５】
またＥＢＣＯＴブロック１０１には、それぞれ少なくとも１ビットプレーン分のデータ記憶容量を有するＳＲＡＭ１１１Ａと、２ビットプレーン分のデータ記憶容量を有するＳＲＡＭ１１１Ｂとが設けられており、これによりＣＢＭ処理時に利用するＳＩＧプレーンデータＤ３０をＳＲＡＭ５２Ａに記憶保持し、ＲＥＦプレーンデータＤ３１及びＤＯＮＥプレーンデータＤ３２をＳＲＡＭ５２Ｂに記憶保持することができるようになされている。
【０１８６】
一方、ストリームバッファ１１０Ａ、１１０Ｂに記憶保持された符号化データＤ１１は、スイッチャ１１２を介して算術復号化部１１３により所定単位で順次読み出される。そして算術復号化部１１３は、この読み出した符号化データＤ１１及び後段のビットデモデル部１１４から与えられるコンテクストデータＤ３３を入力とした所定の算術復号化演算処理を実行し、かくして得られたシンボルデータＤ３４をビットデモデル部１１４に送出する。
【０１８７】
ビットデモデル部１１４は、供給されるシンボルデータＤ３４をＣＢＭ処理により係数ビットデモデル化する。この際ビットモデル部１１４は、ＳＰパスによる復号化処理（以下、これをＳＰパス復号化処理と呼ぶ）、ＭＲパスによる復号化処理（以下、これをＭＲパス復号化処理と呼ぶ）及びＣＵパスによる復号化処理（以下、これをＣＵパス復号化処理と呼ぶ）により順次復号されていく処理ビットプレーンデータＤ３５及び正負符号プレーンデータＤ３６をそれぞれ後段のそれぞれＳＲＡＭでなるビットプレーンバッファ１１６Ａ、１１６Ｂ又は正負符号プレーンバッファ１１５における対応する位置に順次格納する。
【０１８８】
またビットデモデル部１１４は、これと併せてＳＲＡＭ１１１Ａ、１１１Ｂに記憶保持されたＳＩＧプレーンデータＤ３０、ＲＥＦプレーンデータＤ３１及びＤＯＮＥプレーンデータＤ３２を必要に応じて順次更新しつつ、さらにこれら一部が復号等された処理ビットプレーンデータＤ３５、正負符号プレーンデータＤ３６、ＳＩＧプレーンデータＤ３０、ＲＥＦプレーンデータＤ３１及びＤＯＮＥプレーンデータＤ３２を利用しながらＣＢＭ処理を進める。さらにこのときビットデモデル部１１４は、かかる処理ビットプレーンデータＤ３５と併せて得られたコンテクストデータＤ３３を上述のように順次算術復号化部１１３に送出する。
【０１８９】
そしてこのようなＣＢＭ処理により最終的に復号された処理ビットプレーンデータＤ３５が第１又は第２のビットプレーンバッファ１１６Ａ、１１６Ｂに記憶保持されると共に、最終的に復号された正負符号プレーンデータＤ３６が正負符号プレーンバッファ１１５に記憶保持され、これらがその後所定のタイミングで読み出されて、スイッチャ１１７を介してコードブロックデータＤ１４として上述のＤＲＡＭ１０２（図２６）に与えられて記憶保持される。
【０１９０】
さらにこのＤＲＡＭ１０２に記憶保持されたコードブロックデータＤ１４は、この後逆量子化部１４（図２６）に読み出されて所定の逆量子化処理が施される。
【０１９１】
このようにしてこの復号化装置１００においては、パケタイズストリーム分解部１１から与えられる符号化データＤ１１を順次ＣＢＭ処理することによりコードブロックデータＤ３５を復号し、これをＩＣの外部に設けられたＤＲＡＭ４１に記憶保持しながら、後段の処理を行い得るようになされている。
【０１９２】
（２−２−２）ビットデモデル部１１４の構成
ここでビットデモデル１１４部は、図２８に示すように、シグナルスイッチャ１２０、ＳＰパス復号化処理部１２１、ＭＲパス復号化処理部１２２、ＣＵパス復号化処理部１２３、出力スイッチャ１２４及び制御部１２５から構成されている。
【０１９３】
この場合上述の算術復号化部１１３（図２７）は、ストリームバッファ１１０Ａ、１１０Ｂから読み出した符号化データＤ１１と、ＳＰパス復号化処理部１２１、ＭＲパス復号化処理部１２２又はＣＵパス復号化処理部１２３から与えられるコンテクストデータＤ３３とに基づいて所定の算術復号化演算処理を実行する。そして算術復号化部１１３は、この結果として得られたシンボルデータＤ３４のうち、符号化装置４２（図２０）においてＳＰパス符号化処理することにより得られた符号化データＤ１１に対して上述のような算術復号化処理を施すことにより得られたものについてはＳＰパス復号化処理部１２１に送出する。
【０１９４】
このときシグナルスイッチャ１２０は、シーケンサ及びタイミングジェネレータとしての機能を有する制御部１２５の制御のもとに、ビットプレーンバッファ１１６Ａ、１１６Ｂに記憶保持されている復号前又は一部が復号された処理ビットプレーンデータＤ３５を、図２２（Ａ）に示す１ストライプカラム２３Ａを構成する４画素分を１サンプルとして、ビットプレーン内スキャン順序に従ってビットプレーンバッファ１１６Ａ、１１６Ｂから１サンプル分ずつ順次読み出し、これをＳＰパス復号化処理部１２１に送出する。
【０１９５】
またシグナルスイッチャ１２０は、これと同期して、ビットプレーンバッファ１１６Ａ、１１６Ｂから読み出された４画素分の処理ビットプレーンデータＤ３５をＳＰパス復号化処理により復号する際に必要となる、当該４画素とそれぞれ同座標にある正負符号プレーン３０上の４ビット及びその上下の各ビット（合わせて６ビット、図２２（Ｃ）参照）分の復号前又は一部が復号された正負符号プレーンデータＤ３６を正負符号プレーンバッファ１１５から順次読み出し、これをＳＰパス復号化処理部１２１に送出する。
【０１９６】
さらにシグナルスイッチャ１２０は、これと同期して、かかる４画素分の処理ビットプレーンデータＤ３５をＳＰパス復号化処理により復号する際に必要となる、当該４画素とそれぞれ同座標にあるＳＩＧプレーン３１上の４ビット及その上下のビット（合わせて６ビット、図２２（Ｂ）参照）のＳＩＧプレーンデータＤ３０をＳＲＡＭ１１１Ａから順次読み出し、これをＳＰパス復号化処理部１２１に送出する。
【０１９７】
さらにシグナルスイッチャ１２０は、これと同期して、かかる４画素分の処理ビットプレーンデータＤ３５をＳＰパス復号化処理により復号する際に必要となる、当該４画素とそれぞれ同座標にあるＲＥＦプレーン３２上の４ビット（図２２（Ｅ）参照）分のＲＥＦプレーンデータＤ３１と、当該４画素と同座標にあるＤＯＮＥプレーン３３上の４ビット（図２２（Ｄ）参照）分のＤＯＮＥプレーンデータＤ３２とをＳＲＡＭ１１１Ｂから順次読み出し、これをＳＰパス復号化処理部１２１に送出する。
【０１９８】
このときＳＰパス復号化処理部１２１は、シグナルスイッチャ１２０から順次供給される４画素分の処理ビットプレーンデータＤ３５と、これと対応する正負符号プレーンデータＤ３６、ＳＩＧプレーンデータＤ３０、ＲＥＦプレーンデータＤ３１及びＤＯＮＥプレーンデータＤ３２とを、それぞれ少なくとも過去３サンプル分だけ記憶保持し得るようになされている。
【０１９９】
そしてＳＰパス復号化処理部１２１は、算術復号化部１１３から１シンボル分のシンボルデータＤ３４が与えられると、図２２（Ａ）において太枠で囲んだそのとき記憶保持している１サンプル分のシンボルデータＤ３４（４画素分）について、そのとき記憶保持している図２２（Ｂ）〜（Ｅ）においてそれぞれ太枠で囲まれたＳＩＧプレーンデータＤ３０、正負符号プレーンデータＤ３６、ＲＥＦプレーンデータＤ３１及びＤＯＮＥプレーンデータＤ３２とを利用して、ＳＰパス復号化処理できるか否かの検出と、できる場合のＳＰパス復号化処理とを実行する。
【０２００】
またＳＰパス復号化処理部１２１は、ＳＰパス復号化処理を行ったときは、この際に得られたコンテクストＣＸを上述のように出力スイッチャ１２４を介してコンテクストデータＤ３３として算術復号化部１１３（図２７）に送出する一方、これと併せて得られた復号された処理ビットプレーンデータＤ３５及び復号された正負符号プレーンデータＤ３６をそれぞれビットプレーンバッファ１１６Ａ、１１６Ｂ又は正負符号バッファ１１５の対応する位置に格納する。
【０２０１】
さらにＳＰパス復号化処理部１２１は、ＳＰパス復号化処理を行ったときには、これに応じてＳＩＧプレーンデータＤ３０、ＲＥＦプレーンデータＤ３１及び又はＤＯＮＥプレーンデータＤ３２を更新し、その後これらをシグナルスイッチ１２０を介して対応するＳＲＡＭ１１１Ａ、１１１Ｂに与えることにより、これらＳＩＧプレーンデータＤ３０、ＲＥＦプレーンデータＤ３１及びＤＯＮＥプレーンデータＤ３２をそれぞれＳＲＡＭ１１１Ａ、１１１Ｂのもとの位置に書き戻させる（Read-Modify-Write）。
【０２０２】
一方、算術復号化部１１３（図２７）は、ストリームバッファ１１０Ａ、１１０Ｂから読み出した符号化データＤ１１のうち、符号化装置４２（図２０）においてＭＲパス符号化処理することにより得られた符号化データＤ１１に対して上述のような算術復号化演算処理を施すことにより得られたシンボルデータＤ３４についてはＭＲパス復号化処理部１２２に送出する。
【０２０３】
このときシグナルスイッチャ１２０は、制御部１２５の制御のもとに、ビットプレーンバッファ１１６Ａ、１１６Ｂに記憶保持されている先行するＳＰパス復号化処理により一部が復号された処理ビットプレーンデータＤ３５を、図２２（Ａ）に示す１ストライプカラム２３Ａを構成する４画素分を１サンプルとして、ビットプレーン内スキャン順序に従ってビットプレーンバッファ１１６Ａ、１１６Ｂから１サンプル分ずつ順次読み出し、これをＭＲパス復号化処理部１２２に送出する。
【０２０４】
またシグナルスイッチャ１２０は、これと同期して、ビットプレーンバッファ１１６Ａ、１１６Ｂから読み出された４画素分の処理ビットプレーンデータＤ３５をＭＲパス復号化処理により復号する際に必要となる、当該４画素とそれぞれ同座標にあるＳＩＧプレーン３１上の４ビット及その上下のビット（合わせて６ビット、図２２（Ｂ）参照）のＳＩＧプレーンデータＤ３０をＳＲＡＭ１１１Ａから順次読み出し、これをＭＲパス復号化処理部１２２に送出する。
【０２０５】
さらにシグナルスイッチャ１２０は、これと同期して、かかる４画素分の処理ビットプレーンデータＤ３５をＭＲパス復号化処理により復号する際に必要となる、当該４画素とそれぞれ同座標にあるＲＥＦプレーン３２上の４ビット（図２２（Ｅ）参照）分のＲＥＦプレーンデータＤ３１と、当該４画素と同座標にあるＤＯＮＥプレーン３３上の４ビット（図２２（Ｄ）参照）分のＤＯＮＥプレーンデータＤ３２とをＳＲＡＭ１１１Ｂから順次読み出し、これをＭＲパス復号化処理部１２２に送出する。
【０２０６】
このときＭＲパス復号化処理部１２２は、シグナルスイッチャ１２０から順次供給される４画素分の処理ビットプレーンデータＤ３５と、これと対応するＳＩＧプレーンデータＤ３０、ＲＥＦプレーンデータＤ３１及びＤＯＮＥプレーンデータＤ３２とを、それぞれ少なくとも過去３サンプル分だけ記憶保持し得るようになされている。
【０２０７】
そしてＭＲパス復号化処理部１２２は、算術復号化部１１３から１シンボル分のシンボルデータＤ３４が与えられると、図２２（Ａ）において太枠で囲んだそのとき記憶保持している１サンプル分のシンボルデータＤ３４（４画素分）について、そのとき記憶保持している図２２（Ｂ）、（Ｄ）及び（Ｅ）においてそれぞれ太枠で囲まれたＳＩＧプレーンデータＤ３０、ＲＥＦプレーンデータＤ３１及びＤＯＮＥプレーンデータＤ３２と、そのとき算術復号化部１１３から与えられたシンボルデータＤ３４とを利用して、ＭＲパス復号化処理できるか否かの検出と、できる場合のＭＲパス復号化処理とを実行する。
【０２０８】
またＭＲパス復号化処理部１２２は、ＭＲパス復号化処理を行ったときは、この際に得られたコンテクストＣＸを上述のように出力スイッチャ１２４を介してコンテクストデータＤ３３として算術復号化部１１３（図２７）に送出する一方、これと併せて得られた復号された処理ビットプレーンデータＤ３５をビットプレーンバッファ１１６Ａ、１１６Ｂの対応する位置に格納する。
【０２０９】
さらにＭＲパス復号化処理部１２２は、ＭＲパス復号化処理を行ったときには、これに応じてＳＩＧプレーンデータＤ３０、ＲＥＦプレーンデータＤ３１及び又はＤＯＮＥプレーンデータＤ３２を更新し、その後これらをシグナルスイッチ１２０を介して対応するＳＲＡＭ１１１Ａ、１１１Ｂに与えることにより、これらＳＩＧプレーンデータＤ３０、ＲＥＦプレーンデータＤ３１及びＤＯＮＥプレーンデータＤ３２をそれぞれＳＲＡＭ１１１Ａ、１１１Ｂのもとの位置に書き戻させる（Read-Modify-Write）。
【０２１０】
これと同様にして、算術復号化部１１３（図２７）は、ストリームバッファ１１０Ａ、１１０Ｂから読み出した符号化データＤ１１のうち、符号化装置４２（図２０）においてＣＵパス符号化処理することにより得られた符号化データＤ１１に対して所定の算術復号化演算処理を施すことにより得られたシンボルデータＤ３４についてはＣＵパス復号化処理部１２３に送出する。
【０２１１】
このときシグナルスイッチャ１２０は、制御部１２５の制御のもとに、ビットプレーンバッファ１１６Ａ、１１６Ｂに記憶保持されている先行するＳＰパス復号化処理及びＭＲパス復号化処理（トップビットプレーン２２Ｔに対する復号化処理の場合を除く）により一部が復号された処理ビットプレーンデータＤ３５を、図２２（Ａ）に示す１ストライプカラム２３Ａを構成する４画素分を１サンプルとして、ビットプレーン内スキャン順序に従ってビットプレーンバッファ１１６Ａ、１１６Ｂから１サンプル分ずつ順次読み出し、これをＣＵパス復号化処理部１２３に送出する。
【０２１２】
またシグナルスイッチャ１２０は、これと同期して、ビットプレーンバッファ１１６Ａ、１１６Ｂから読み出された４画素分の処理ビットプレーンデータＤ３５をＣＵパス復号化処理により復号する際に必要となる、当該４画素とそれぞれ同座標にある正負符号プレーン３０上の４ビット及びその上下の各ビット（合わせて６ビット、図２２（Ｃ）参照）分の復号前又は一部が復号された正負符号プレーンデータＤ３６を正負符号プレーンバッファ１１５から順次読み出し、これをＣＵパス復号化処理部１２３に送出する。
【０２１３】
さらにシグナルスイッチャ１２０は、これと同期して、かかる４画素分の処理ビットプレーンデータＤ３５をＣＵパス復号化処理により復号する際に必要となる、当該４画素とそれぞれ同座標にあるＳＩＧプレーン３１上の４ビット及その上下のビット（合わせて６ビット、図２２（Ｂ）参照）のＳＩＧプレーンデータＤ３０をＳＲＡＭ１１１Ａから順次読み出し、これをＣＵパス復号化処理部１２３に送出する。
【０２１４】
さらにシグナルスイッチャ１２０は、これと同期して、かかる４画素分の処理ビットプレーンデータＤ３５をＣＵパス復号化処理により復号する際に必要となる、当該４画素とそれぞれ同座標にあるＲＥＦプレーン３２上の４ビット（図２２（Ｅ）参照）分のＲＥＦプレーンデータＤ３１と、当該４画素と同座標にあるＤＯＮＥプレーン３３上の４ビット（図２２（Ｄ）参照）分のＤＯＮＥプレーンデータＤ３２とをＳＲＡＭ１１１Ｂから順次読み出し、これをＣＵパス復号化処理部１２３に送出する。
【０２１５】
このときＣＵパス復号化処理部１２３は、シグナルスイッチャ１２０から順次供給される４画素分の処理ビットプレーンデータＤ３５と、これと対応する正負符号プレーンデータＤ３６、ＳＩＧプレーンデータＤ３０、ＲＥＦプレーンデータＤ３１及びＤＯＮＥプレーンデータＤ３２とを、それぞれ少なくとも過去３サンプル分だけ記憶保持し得るようになされている。
【０２１６】
そしてＣＵパス復号化処理部１２３は、算術復号化部１１３から１シンボル分のシンボルデータＤ３４が与えられると、図２２（Ａ）において太枠で囲んだそのとき記憶保持している１サンプル分のシンボルデータＤ３４（４画素分）について、そのとき記憶保持している図２２（Ｂ）〜（Ｅ）においてそれぞれ太枠で囲まれたＳＩＧプレーンデータＤ３０、正負符号プレーンデータＤ３６、ＲＥＦプレーンデータＤ３１及びＤＯＮＥプレーンデータＤ３２と、そのとき算術復号化部１１３からシンボルデータＤ３４が与えられるとを利用して、ＣＵパス復号化処理できるか否かの検出と、できる場合のＣＵパス復号化処理及びできない場合のＳＰパス復号化処理とを実行する。
【０２１７】
またＣＵパス復号化処理部１２３は、ＣＵパス復号化処理又はＳＰパス復号化処理を行ったときは、この際に得られたコンテクストＣＸを上述のように出力スイッチャ１２４を介してコンテクストデータＤ３３として算術復号化部１１３（図２７）に送出する一方、これと併せて得られた復号された処理ビットプレーンデータＤ３５及び復号された正負符号プレーンデータＤ３６をそれぞれビットプレーンバッファ１１６Ａ、１１６Ｂ又は正負符号バッファ１１５の対応する位置に格納する。
【０２１８】
さらにＣＵパス復号化処理部１２３は、ＣＵパス復号化処理又はＳＰパス復号化処理を行ったときには、これに応じてＳＩＧプレーンデータＤ３０、ＲＥＦプレーンデータＤ３１及び又はＤＯＮＥプレーンデータＤ３２を更新し、その後これらをシグナルスイッチ１２０を介して対応するＳＲＡＭ１１１Ａ、１１１Ｂに与えることにより、これらＳＩＧプレーンデータＤ３０、ＲＥＦプレーンデータＤ３１及びＤＯＮＥプレーンデータＤ３２をそれぞれＳＲＡＭ１１１Ａ、１１１Ｂのもとの位置に書き戻させる（Read-Modify-Write）。
【０２１９】
このようにしてこのビットデモデル部１１４においては、復号対象のビットプレーン２２上の４画素を単位としてＳＰパス復号化処理、ＭＲパス復号化処理及びＣＵパス復号化処理を行い得るようになされ、これによりＣＢＭ処理を高速に行い得るようになされている。
【０２２０】
（２−２−３）各コーディング・パス処理部の具体的構成
次に、ＳＰパス復号化処理部１２１、ＭＲパス復号化処理部１２２及びＣＵパス復号化処理部１２３の各構成についてそれぞれ順番に説明する。
【０２２１】
（２−２−３−１）ＳＰパス復号化処理部１２１の構成
ＳＰパス復号化処理部１２１は、図２９に示すように、いずれもハードウェア構成の処理ビットシフトレジスタ部１３０、正符号シフトレジスタ部１３１、ＳＩＧシフトレジスタ部１３２、ＲＥＦシフトレジスタ部１３３、ＤＯＮＥシフトレジスタ部１３４及びセレクタ１３５と、後述のようなセレクタ１３５に対する出力切替え制御等を行う制御部１３６とから構成されている。
【０２２２】
また処理ビットシフトレジスタ部１３０には３段のシフトレジスタ１３０Ａが設けられると共に、正符号シフトレジスタ部１３１、ＳＩＧシフトレジスタ部１３２、ＲＥＦシフトレジスタ部１３３及びＤＯＮＥシフトレジスタ部１３４には、それぞれ４段のシフトレジスタ１３１Ａ〜１３４Ａが設けられている。
【０２２３】
これによりＳＰパス復号化処理部１３１は、上述のようにシグナルスイッチャ１２０（図２８）から順次与えられる各１サンプル分の処理ビットプレーンデータＤ３５、正負符号プレーンデータＤ３６、ＳＩＧプレーンデータＤ３０、ＲＥＦプレーンデータＤ３１及びＤＯＮＥプレーンデータＤ３２を、それぞれビットシフトレジスタ部１３０、正負符号シフトレジスタ部１３１、ＳＩＧシフトレジスタ部１３２、ＲＥＦシフトレジスタ部１３３及びＤＯＮＥシフトレジスタ部１３４の各シフトレジスタ１３０Ａ〜１３４Ａにおいて順次シフトさせながら３サンプル分又は４サンプル分ずつ記憶保持し得るようになされている。
【０２２４】
そしてＳＩＧシフトレジスタ部１３２は、算術復号化部１１３から１シンボル分のシンボルデータＤ３４が与えられると、そのとき自己のシフトレジスタ１３２Ａに記憶保持したＳＩＧプレーンデータＤ３０を用いて、処理ビットシフトレジスタ部１３０のシフトレジスタ１３０Ａの２段目にシフトされた４画素について、それぞれ上述のＳＰパス復号化処理を行うための条件を満たしているか否かの検出処理を画素ごとに並行して行い、検出結果をセレクタ１３５に出力する。
【０２２５】
またＳＩＧシフトレジスタ部１３２は、これと同期して、処理ビットシフトレジスタ部１３０のシフトレジスタ１３０Ａの２段目にシフトされた４画素について、図１３について上述したルールに従って、当該４画素ごとのコンテクストＣＸをそれぞれ演算し、演算結果をセレクタ１３５に出力する。
【０２２６】
そして、このときＳＩＧシフトレジスタ部１３２により検出された、処理ビットシフトレジスタ部１３０のシフトレジスタ１３０Ａの２段目にシフトされた４画素についてのＳＰパス復号化処理を行うための条件を満たしているか否かの検出結果が全て否定的であった場合には、セレクタ１３５からは何も出力されず、処理ビットシフトレジスタ部１３０のシフトレジスタ１３０Ａの２段目にシフトされた１サンプル（４画素）分の処理ビットプレーンデータＤ３５に対する処理が完了する。
【０２２７】
そして、この後制御部１３６からビットデモデル部１１４全体の制御部１２５（図２８）に与えられる転送要求に応じて、当該制御部１２５の制御のもとに、シグナルスイッチャ１２０（図２８）から次の１サンプル分の処理ビットプレーンデータＤ３５等がＳＰパス復号化処理部１２１に与えられる。かくしてＳＰパス復号化処理部１２１は、これにより新たに処理ビットシフトレジスタ部１３０の２段目にシフトされた１サンプル（４画素）分の処理ビットプレーンデータＤ３５について、同様の処理を開始する。
【０２２８】
これに対して、処理ビットシフトレジスタ部１３０のシフトレジスタ１３０Ａの２段目にシフトされた１サンプルのうちのいずれかの画素（以下、これをＳＰパス復号化処理対象画素と呼ぶ）についての検出結果が肯定的であった場合には、このとき算術復号化部１１３から与えられたシンボルデータＤ３４のデータ値（０／１）が処理ビットシフトレジスタ部１３０のシフトジレスタ１３０Ａにおける当該ＳＰパス復号化処理対象画素と対応するビットに格納される。またこれと併せて、ＳＩＧシフトレジスタ部１３２から出力された当該ＳＰパス復号化処理対象画素についてのコンテクストＣＸの演算結果がセレクタ１３５から出力されて算術復号化部１１３に与えられる。
【０２２９】
さらに、このときのシンボルデータＤ３４のデータ値（ＳＰパス復号化処理対象画素の復号値）が『０』であった場合、この後セレクタ１３５からＤＯＮＥシフトレジスタ部１３４に与えられる更新情報に基づいて、当該ＤＯＮＥシフトレジスタ部１３４のシフトレジスタ１３４Ａに記憶保持されたＤＯＮＥプレーンデータＤ３２のうち、ＳＰパス復号化処理対象画素と同座標のビットの値が、ビットデモデル化が完了したことを表す『１』に更新されて、このＳＰパス復号化処理対象画素に対するＳＰパス復号化処理が完了する。
【０２３０】
これに対して、このシンボルデータＤ３４のデータ値が『１』であった場合、その情報がＳＩＧシフトレジスタ部１３２、ＲＥＦシフトレジスタ部１３３及び正負符号シフトレジスタ部１３１にそれぞれ与えられる一方、これに続けて算術復号化部１１３（図２８）から与えられる１シンボル分のシンボルデータＤ３４が正負符号シフトレジスタ部１３１Ａに与えられる。
【０２３１】
このときＳＩＧシフトレジスタ部１３２では、自己のシフトレジスタ１３２Ａに記憶保持されたＳＩＧプレーンデータＤ３０におけるＳＰパス復号化処理対象画素と同座標のビットの値が “Significant”であることを表す『１』に更新される。またＲＥＦシフトレジスタ部１３３では、自己のシフトレジスタ１３３Ａに記憶保持されたＲＥＦプレーンデータＤ３１におけるＳＰパス復号化処理対象画素と同座標のビットの値が、 “Significant”となったことを表す『１』に更新される。
【０２３２】
さらにこのとき正負符号シフトレジスタ部１３１は、供給されるシンボルデータＤ３４のデータ値（０／１）に基づいてＳＰパス復号化処理対象画素の正負符号を復号化し、得られた正負符号ビットを自己のシフトレジスタ１３１ＡにおけるＳＰパス復号化処理対象画素と対応する位置に格納する一方、当該ＳＰパス復号化処理対象画素の正負符号ビットのコンテクストＣＸを図１４について上述したルールに従って演算し、その演算結果をセレクタ１３５に送出する。かくしてこのコンテクストＣＸがセレクタ１３５を介して算術復号化部１１３に与えられる。
【０２３３】
そして、この後セレクタ１３５からＤＯＮＥシフトレジスタ部１３４に更新情報が与えられ、当該更新情報に基づき、ＤＯＮＥシフトレジスタ部１３４のシフトレジスタ１３４Ａに記憶保持されたＤＯＮＥプレーンデータＤ３２におけるＳＰパス復号化処理対象画素と同座標のビットの値が『１』に更新されて、当該ＳＰパス復号化処理対象画素に対するＳＰパス復号化処理が完了する。
【０２３４】
そして、ＳＰパス復号化処理部１２１は、この後算術復号化部１１３から１シンボル分のシンボルデータＤ３４が与えられるごとに同様の処理を順次繰り返す。
【０２３５】
またこの際ＳＰパス復号化処理部１２１は、シグナルスイッチャ１２０から１サンプル分の処理ビットプレーンデータＤ３５等が与えられるごとに、処理ビットシフトレジスタ部１３０のシフトレジスタ１３０Ａの３段目に記憶保持されていた処理ビットプレーンデータＤ３５と、正負符号シフトレジスタ部１３１のシフトレジスタ１３１Ａの４段目に記憶保持されていた正負符号プレーンデータＤ３６とを、それぞれシグナルスイッチャ１２０を介して対応するビットプレーンバッファ１１６Ａ、１１６Ｂ又は正負符号バッファ１１５に与えてもとのアドレス位置に書き戻させる一方、ＳＩＧシフトレジスタ部１３２、ＲＥＦシフトレジスタ部１３３及びＤＯＮＥシフトレジスタ部１３４の各シフトレジスタ１３２Ａ〜１３４Ａの４段目にそれぞれ記憶保持されたＳＩＧプレーンデータＤ３０、ＲＥＦプレーンデータＤ３１及びＤＯＮＥプレーンデータＤ３２を、それぞれシグナルスイッチ１２０を介して対応するＳＲＡＭ１１１Ａ、１１１Ｂに与えてもとのアドレス位置に書き戻させる。
【０２３６】
このようにしてＳＰパス復号化処理部１２１においては、算術復号化部１１３から順次与えられるシンボルデータＤ３４に基づいて、ＳＰパス復号化処理を行い得るようになされている。
【０２３７】
（２−２−３−２）ＭＲパス復号化処理部１２２の構成
一方、ＭＲパス復号化処理部１２２は、図３０に示すように、いずれもハードウェア構成の処理ビットシフトレジスタ部１４０、ＳＩＧシフトレジスタ部１４２、ＲＥＦシフトレジスタ部１４３、ＤＯＮＥシフトレジスタ部１４４及びセレクタ１４５と、後述のようなセレクタ１４５に対する出力切替え制御等を行う制御部１４６とから構成されている。
【０２３８】
また処理ビットシフトレジスタ部１４０には３段のシフトレジスタ１４０Ａが設けられると共に、ＳＩＧシフトレジスタ部１４２、ＲＥＦシフトレジスタ部１４３及びＤＯＮＥシフトレジスタ部１４４には、それぞれ４段のシフトレジスタ１４２Ａ〜１４４Ａが設けられている。
【０２３９】
これによりＭＲパス復号化処理部１２２は、上述のようにシグナルスイッチャ１２０（図２８）から順次与えられる各１サンプル分の処理ビットプレーンデータＤ３５、ＳＩＧプレーンデータＤ３０、ＲＥＦプレーンデータＤ３１及びＤＯＮＥプレーンデータＤ３２を、それぞれ処理ビットシフトレジスタ部１４０、ＳＩＧシフトレジスタ部１４２、ＲＥＦシフトレジスタ部１４３及びＤＯＮＥシフトレジスタ部１４４のシフトレジスタ１４０Ａ、１４２Ａ〜１４４Ａにおいて順次シフトさせながら３サンプル分又は４サンプル分ずつ記憶保持し得るようになされている。
【０２４０】
そしてＲＥＦシフトレジスタ部１４３及びＤＯＮＥシフトレジスタ部１４４は、算術復号化部１１３から１シンボル分のシンボルデータＤ３４が与えられると、そのとき自己のシフトレジスタ１４３Ａ、１４４Ａの２段目にシフトされた１サンプル分のＲＥＦプレーンデータＤ３１又はＤＯＮＥプレーンデータＤ３２をセレクタ１４５に出力する。
【０２４１】
またこのときＳＩＧシフトレジスタ部１４２は、自己のシフトレジスタ１４２Ａに記憶保持したＳＩＧプレーンデータＤ３０を用いて、処理ビットシフトレジスタ部１４０の２段目にシフトした４画素について、ＲＥＦシフトレジスタ部１４３の出力を参照しながら図１６について上述したルールに従ってコンテクストＣＸを演算し、演算結果をセレクタ１４５に出力する。
【０２４２】
そして、このときＤＯＮＥプレーンデータＤ３２の値が全て『１』（すなわち処理済）であった場合には、セレクタ１４５からは何も出力されずに、当該処理ビットシフトレジスタ部１４０のシフトレジスタ１４０Ａの２段目にシフトされた１サンプル分の処理ビットプレーンデータＤ３５に対する処理が終了する。
【０２４３】
またかかる１サンプル分のＤＯＮＥプレーンデータＤ３２のうち、いずれかのデータ値が『０』（すなわち未処理）であり、かつそのＤＯＮＥプレーンデータＤ３２と対応する処理ビットシフトレジスタ部１４０のシフトレジスタ１４０Ａの２段目にシフトされた画素が“Significant”でなかった場合にも、セレクタ１４５からは何も出力されずに、当該処理ビットシフトレジスタ部１４０のシフトレジスタ１４０Ａの２段目にシフトされた１サンプル分の処理ビットプレーンデータＤ３５に対する処理が終了する。
【０２４４】
そしてこれらの場合には、この後制御部１４６からビットデモデル部１１４全体の制御部１２５（図２８）に与えられる転送要求に応じて、当該制御部１２５の制御のもとに、シグナルスイッチャ１２０（図２８）から次の１サンプル分の処理ビットプレーンデータＤ３５等がＭＲパス復号化処理部１２２に与えられる。かくしてＭＲパス復号化処理部１２１は、これにより新たに処理ビットシフトレジスタ部１３０の２段目にシフトされた１サンプル（４画素）分の処理ビットプレーンデータＤ３５について、同様の処理を開始する。
【０２４５】
これに対して、かかる１サンプル分のＤＯＮＥプレーンデータＤ３２のうち、いずれかのデータ値が『０』であり、かつそのＤＯＮＥプレーンデータＤ３２と対応する処理ビットシフトレジスタ部１４０のシフトレジスタ１４０Ａの２段目にシフトされた画素が“Significant”であった場合には、当該画素（以下、これをＭＲパス復号化処理対象画素と呼ぶ）がＭＲパス復号化処理すべき画素であることを意味する。
【０２４６】
かくして、このとき算術復号化部１１３（図２８）から与えられたシンボルデータＤ３４のデータ値（０／１）が処理ビットシフトレジスタ部１４０のシフトジレスタ１４０ＡにおけるＭＲパス復号化処理対象画素と対応するビットに格納される一方、ＳＩＧシフトレジスタ部１４２から出力された当該ＭＲパス復号化処理対象画素についてのコンテクストＣＸの演算結果がセレクタ１４５から出力されて算術復号化部１１３に与えられる。
【０２４７】
またこのときＲＥＦシフトレジスタ部１４３では、そのＭＲパス復号化処理対象画素と同座標のビットが『１』である場合（すなわちフラグが立っている場合）にはこれがクリアされ、またＤＯＮＥシフトレジスタ部１４４では、そのＭＲパス復号化処理対象画素と同座標のビットが、当該ＭＲパス復号化処理対象画素が処理済みとなったことを意味する『１』に更新されて、このＭＲパス復号化処理対象画素に対するＭＲパス復号化処理が完了する。
【０２４８】
そして、ＭＲパス復号化処理部１２２は、この後そのとき処理ビットシフトレジスタ部１４０のシフトレジスタ１４０Ａの２段目にシフトされた残りの画素についても、当該画素がＭＲパス復号化処理すべき画素であった場合には、上述と同様にＭＲパス復号化処理を実行する。
【０２４９】
そして、ＭＲパス復号化処理部１２２は、この後算術復号化部１１３から１シンボル分のシンボルデータＤ３４が与えられるごとに同様の処理を順次繰り返す。
【０２５０】
またこの際ＭＲパス復号化処理部１２２は、処理ビットシフトレジスタ部１４０のシフトレジスタ１４０Ａに新たな４画素分の処理ビットプレーンデータＤ３５が与えられるごとに、処理ビットシフトレジスタ部１４０のシフトレジスタ１４０Ａの３段目に記憶保持されていた処理ビットプレーンデータＤ３５をシグナルスイッチャ１２０を介して対応するビットプレーンバッファ１１６Ａ、１１６Ｂに与えてもとのアドレス位置に書き戻させる一方、ＳＩＧシフトレジスタ部１４２、ＲＥＦシフトレジスタ部１４３及びＤＯＮＥシフトレジスタ部１４４の各シフトレジスタ１４２Ａ〜１４４Ａの４段目にそれぞれ記憶保持されたＳＩＧプレーンデータＤ３０、ＲＥＦプレーンデータＤ３１及びＤＯＮＥプレーンデータＤ３２を、それぞれシグナルスイッチ１２０を介して対応するＳＲＡＭ１１１Ａ、１１１Ｂに与えてもとのアドレス位置に書き戻させる。
【０２５１】
このようにしてＭＲパス復号化処理部１２２においては、算術復号化部１１３から与えられるシンボルデータＤ３４に基づいてＭＲパス復号化処理を行い得るようになされている。
【０２５２】
（２−２−３−３）ＣＵパス復号化処理部１２３の構成
ＣＵパス復号化処理部１２３は、図３１に示すように、いずれもハードウェア構成の処理ビットシフトレジスタ部１５０、正符号シフトレジスタ部１５１、ＳＩＧシフトレジスタ部１５２、ＲＥＦシフトレジスタ部１５３、ＤＯＮＥシフトレジスタ部１５４及びセレクタ１５５と、後述のようなセレクタ１５５に対する出力切替え制御等を行う制御部１５６とから構成されている。
【０２５３】
また処理ビットシフトレジスタ部１５０には３段のシフトレジスタ１５０Ａが設けられると共に、正符号シフトレジスタ部１５１、ＳＩＧシフトレジスタ部１５２、ＲＥＦシフトレジスタ部１５３及びＤＯＮＥシフトレジスタ部１５４には、それぞれ４段のシフトレジスタ１５１Ａ〜１５４Ａが設けられている。
【０２５４】
これによりＣＵパス復号化処理部１２３は、上述のようにシグナルスイッチャ１２０（図２８）から順次与えられる各１サンプル分の処理ビットプレーンデータＤ３５、正負符号プレーンデータＤ３６、ＳＩＧプレーンデータＤ３０、ＲＥＦプレーンデータＤ３１及びＤＯＮＥプレーンデータＤ３２を、それぞれ処理ビットシフトレジスタ部１５０、正符号シフトレジスタ部１５１、ＳＩＧシフトレジスタ部１５２、ＲＥＦシフトレジスタ部１５３及びＤＯＮＥシフトレジスタ部１５４の各シフトレジスタ１５０Ａ〜１５４Ａにおいて順次シフトさせながら３サンプル分又は４サンプル分ずつ記憶保持し得るようになされている。
【０２５５】
そしてＳＩＧシフトレジスタ部１５２は、算術復号化部１１３から１シンボル分のシンボルデータＤ３４が与えられると、そのとき自己のシフトレジスタ１５２Ａに記憶保持したＳＩＧプレーンデータＤ３０と、ＤＯＮＥシフトレジスタ部１５４のシフトレジスタ１５４Ａに記憶保持されたＤＯＮＥプレーンデータＤ３２を用いて、処理ビットシフトレジスタ部１３０のシフトレジスタ１３０Ａの２段目にシフトされた４画素が上述したランレングス処理を行うための条件を満たしているか否かを検出する。
【０２５６】
そしてかかる４画素がランレングス処理を行うための条件を満たしていない場合には、これら４画素のそれぞれについて、上述したＳＰパス復号化処理が順次行われる。
【０２５７】
これに対してかかる４画素がランレングス処理を行うための条件を満たしている場合であって、このとき算術復号化部１１３（図２８）から与えられた１シンボル分のシンボルデータＤ３４のデータ値が『０』であったときには、処理ビットシフトレジスタ１５０のシフトレジスタ１５０Ａにおける２段目の１番目〜４番目の各ビットにそれぞれ『０』が格納される。またこれと併せてＳＩＧシフトレジスタ部１５２からこれに応じたコンテクストＣＸ（“run”）が出力され、このコンテクストＣＸがセレクタ１５５を介して算術復号化部１１３（図２８）に与えられて、この処理ビットシフトレジスタ部１５０のシフトレジスタ１５０Ａの２段目にシフトされた１サンプル（４画素）分の処理ビットプレーンデータＤ３５に対する処理が完了する。
【０２５８】
またかかる４画素がランレングス処理を行うための条件を満たしている場合であって、このとき算術復号化部１１３から与えられた１シンボル分のシンボルデータＤ３４のデータ値が『１』であったときには、その後算術復号化部１１３から与えられる２シンボル分のシンボルデータＤ３４のデータ値に応じて、図１８について上述した処理と逆の処理が行われる。
【０２５９】
具体的には、算術復号化部１１３から与えられた２シンボル分のシンボルデータＤ３４のデータ値が『０、０』であった場合には、処理ビットシフトレジスタ部１５０のシフトレジスタ１５０Ａにおける２段目の一番上のビットに『０』が格納され、当該データ値が『０、１』であった場合には、処理ビットシフトレジスタ部１５０のシフトレジスタ１５０Ａにおける２段目の１番目及び２番目のビットにそれぞれ『０』又は『１』が格納される。また、算術復号化部１１３から与えられた２シンボル分のシンボルデータＤ３４のデータ値が『１、０』であった場合には、処理ビットシフトレジスタ部１５０のシフトレジスタ１５０Ａにおける２段目の１番目〜３番目のビットにそれぞれ『０』、『０』又は『１』が格納され、当該データ値が『１、１』であった場合には、処理ビットシフトレジスタ部１５０のシフトレジスタ１５０Ａにおける２段目の１番目〜４番目のビットにそれぞれ『０』、『０』、『０』又は『１』が格納される。さらに、これと併せてＳＩＧシフトレジスタ部１５２から２回“uniform”というコンテクストＣＸが出力され、これがセレクタ１５５を介して算術復号化部１１３に与えられる。
【０２６０】
さらにこのときＳＩＧシフトレジスタ部１５２では、自己のシフトレジスタ１５２Ａの２段目における、このとき処理ビットシフトレジスタ部１５０のシフトレジスタ１５０Ａの『１』が格納された画素（以下、これをＣＵパス復号化処理対象画素と呼ぶ）と同座標のビットの値が“Significant”であることを表す『１』に更新される。またＲＥＦシフトレジスタ部１５３では、自己のシフトレジスタ１５３Ａに記憶保持されたＲＥＦプレーンデータＤ３１における当該ＣＵパス復号化処理対象画素と同座標のビットの値が“Significant”となったことを表す『１』に更新される。
【０２６１】
さらにこの後、算術復号化部１１３から与えられる１シンボル分のシンボルデータＤ３４が正負符号シフトレジスタ部１５１に与えられる。そして正負符号シフトレジスタ部１５１では、かかるＣＵパス復号化処理対象画素の正負符号がこのシンボルデータＤ３４に基づいて演算されると共に当該ＣＵパス復号化処理対象画素のコンテクストＣＸが図１４について上述したルールに従って演算され、算出された正負符号が当該正負符号シフトレジスタ部１５１のシフトレジスタ１５１ＡにおけるＣＵパス復号化処理対象画素と同座標のビットに格納され、コンテクストＣＸがセレクタ１５５を介して算術復号化部１１３に出力される。
【０２６２】
そして、この後セレクタ１５５からＤＯＮＥシフトレジスタ部１５４に更新情報与えられ、当該更新情報に基づき、ＤＯＮＥシフトレジスタ部１５４のシフトレジスタ１５４Ａに記憶保持されたＤＯＮＥプレーンデータＤ３２における当該ＣＵパス復号化処理対象画素と同座標のビットの値が『１』に更新されて、当該ＣＵパス復号化処理対象画素に対するＣＵパス復号化処理が完了する。
【０２６３】
さらにＣＵパス復号化処理部１２３は、この後同じサンプル（このとき処理ビットシフトレジスタ部１５０のシフトレジスタ１５０Ａの２段目に記憶保持された１サンプル）内の当該ＣＵパス復号化処理対象画素よりもビットプレーン内スキャン順序が後の各画素について、それぞれＳＩＧシフトレジスタ部１５２、ＲＥＦシフトレジスタ部１５３及びＤＯＮＥシフトレジスタ部１５４の各シフトレジスタ１５０Ａ〜１５４Ａに記憶保持されたＳＩＧプレーンデータＤ３０、ＲＥＦプレーンデータＤ３１及びＤＯＮＥプレーンデータＤ３２を必要に応じて順次更新しながら上述したＣＵパス復号化処理を実行する。そしてＣＵパス復号化処理部１２３は、このような処理を当該サンプル内の全ての画素に対して行い終えると、当該サンプルに対するＣＵパス復号化処理を完了する。
【０２６４】
そして、ＣＵパス復号化処理部１２３は、この後算術復号化部１１３から１シンボル分のシンボルデータＤ３４が与えられるごとに同様の処理を順次繰り返す。
【０２６５】
またこの際ＣＵパス復号化処理部１２３は、シグナルスイッチャ１２０から１サンプル分の処理ビットプレーンデータＤ３５等が与えられるごとに、処理ビットシフトレジスタ部１５０のシフトレジスタ１５０Ａの３段目に記憶保持されていた処理ビットプレーンデータＤ３５と、正負符号シフトレジスタ部１５１のシフトレジスタ１５１Ａの４段目に記憶保持されていた正負符号プレーンデータＤ３６とを、それぞれシグナルスイッチャ１２０を介して対応するビットプレーンバッファ１１６Ａ、１１６Ｂ又は正負符号バッファ１１５に与えてもとのアドレス位置に書き戻させる一方、ＳＩＧシフトレジスタ部１５２、ＲＥＦシフトレジスタ部１５３及びＤＯＮＥシフトレジスタ部１５４の各シフトレジスタ１５２Ａ〜１５４Ａの４段目にそれぞれ記憶保持されたＳＩＧプレーンデータＤ３０、ＲＥＦプレーンデータＤ３１及びＤＯＮＥプレーンデータＤ３２を、それぞれシグナルスイッチ１２０を介して対応するＳＲＡＭ１１１Ａ、１１１Ｂに与えてもとのアドレス位置に書き戻させる。
【０２６６】
このようにしてＣＵパス復号化処理部１２３においては、算術復号化部１１３から順次与えられるシンボルデータＤ３４に基づいて、ＣＵパス復号化処理を行い得るようになされている。
【０２６７】
（２−３）第１の実施の形態の動作及び効果
以上の構成において、本実施の形態による符号化装置４２及び復号化装置１００では、ＳＲＡＭ５２Ａ、５２Ｂ、１１１Ａ、１１１Ｂに記憶保持されたＳＩＧプレーンデータＤ２２、Ｄ３０、ＲＥＦプレーンデータＤ２３、Ｄ３１、ＤＯＮＥプレーンデータＤ２４、Ｄ３２の中から必要な部分のみを順次ＳＰパス符号化処理部６１、ＭＲパス符号化処理部６２、ＣＵパス符号化処理部６３、ＳＰパス復号化処理部１２１、ＭＲパス復号化処理部１２２、ＣＵパス復号化処理部１２３に順次読み込み、処理ビットプレーンデータＤ２１の符号化又は符号化データＤ１１の復号化処理を行いながら当該符号化処理又は復号化処理の処理状況に応じてＳＩＧプレーンデータＤ２２、Ｄ３０、ＲＥＦプレーンデータＤ２３、Ｄ３１、ＤＯＮＥプレーンデータＤ２４、Ｄ３２を更新した後、ＳＲＡＭ５２Ａ、５２Ｂ、１１１Ａ、１１１Ｂに書き戻すようにして符号化処理及び復号化処理を行う。
【０２６８】
従って、この符号化装置４２及び復号化装置１００では、処理ビットプレーンデータＤ２１の符号化又は符号化データｄ１１を符号化処理又は復号化処理する際のＳＩＧプレーンデータＤ２２、Ｄ３０、ＲＥＦプレーンデータＤ２３、Ｄ３１、ＤＯＮＥプレーンデータＤ２４、Ｄ３２に対するアクセス性を向上させることができ、またこのようなパイプライン処理により処理の高速化を図ることができる。
【０２６９】
この場合において、この符号化装置４０及び復号化装置１００では、ＳＰパス符号化処理等の符号化処理時や、ＳＰパス復号化処理等の復号化処理時に処理ビットプレーン２２の１ストライプカムラを構成する４画素を１サンプルとして当該サンプル単位で処理を行うようにしているため、これら符号化処理又は復号化処理を１画素単位で行う場合に比して格段的に処理を高速化することができる。実際上、データに依存性があるが、１画素単位で処理を行う場合に比べて楽観的には４倍、悲観的でも１倍の速度を確保することができる。
【０２７０】
またこの場合において、この符号化装置４０及び復号化装置１０１では、符号化対象のコードブロックデータＤ４や一部が復号化されたコードブロックデータＤ１４を記憶保持するＤＲＡＭ４１、１０２をその外部に設け、符号化又は復号化に必要な一部のみをその内部のＳＲＡＭ（ビットプレーンバッファ５１Ａ，５１Ｂ、１１６Ａ、１１６Ｂ）に記憶保持するようにしているため、これら符号化対象のコードブロックデータＤ４や一部が復号化されたコードブロックデータＤ１４に対するアクセス性も向上させることができ、また符号化装置４０や復号化装置１０１のＩＣ化にも実用上十分に対応することができる。
【０２７１】
以上の構成によれば、ＳＲＡＭ５２Ａ、５２Ｂ、１１１Ａ、１１１Ｂに記憶保持されたＳＩＧプレーンデータＤ２２、Ｄ３０、ＲＥＦプレーンデータＤ２３、Ｄ３１、ＤＯＮＥプレーンデータＤ２４、Ｄ３２の中から必要な部分のみを順次ＳＰパス符号化処理部６１、ＭＲパス符号化処理部６２、ＣＵパス符号化処理部６３、ＳＰパス復号化処理部１２１、ＭＲパス復号化処理部１２２、ＣＵパス復号化処理部１２３に順次読み込み、処理ビットプレーンデータＤ２１の符号化又は符号化データＤ１１の復号化処理を行いながら当該符号化処理又は復号化処理の処理状況に応じてＳＩＧプレーンデータＤ２２、Ｄ３０、ＲＥＦプレーンデータＤ２３、Ｄ３１、ＤＯＮＥプレーンデータＤ２４、Ｄ３２を更新した後、ＳＲＡＭ５２Ａ、５２Ｂ、１１１Ａ、１１１Ｂに書き戻すようにして符号化処理及び復号化処理を行うようにしたことにより、処理ビットプレーンデータＤ２１の符号化又は符号化データｄ１１を符号化処理又は復号化処理する際のＳＩＧプレーンデータＤ２２、Ｄ３０、ＲＥＦプレーンデータＤ２３、Ｄ３１、ＤＯＮＥプレーンデータＤ２４、Ｄ３２に対するアクセス性を向上させることができ、またこのようなパイプライン処理により処理の高速化を図ることができ、かくして符号化処理及び復号化処理を高速化させ得る符号化装置及び復号化装置を実現できる。
【０２７２】
（３）第２の実施の形態
（３−１）第２の実施の形態による符号化装置の構成
図２０との対応部分に同一符号を付して示す図３２は、第２の実施の形態によるＥＢＣＯＴブロック１６０を示す。このＥＢＣＯＴブロック１６０は、図１９について上述した第１の実施の形態による符号化装置４０のＥＢＣＯＴブロック４２に代えて適用されるものであり、ビットモデル部１６１の構成が異なる点を除いて第１の実施の形態によるＥＢＣＯＴブロック４２と同様に構成されている。
【０２７３】
実際上、ビットモデル部１６１においては、図２１に示す第１の実施の形態によるＥＢＣＯＴブロック４２のビットモデル部５４と同じハードウェア構成を有する１ストライプ用ビットモデル部１６２と、バッファ１６３とから構成されている。そして１ストライプ用ビットモデル部１６２は、予め定められたコードブロックサイズに対応させて、処理ビットプレーン２２（図１０）のストライプ数と同じ数だけ設けられている。
【０２７４】
このときこれら１ストライプ用ビットモデル部１６２には、それぞれ処理ビットプレーン２２における互いに異なるストライプ２３（図３３）が割り当てられている。そして、これら１ストライプ用ビットモデル部１６２は、図３３に示すように、それぞれ割り当てられたストライプ２３について、その内部のＳＰパス符号化処理部６１（図２１）、ＭＲパス符号化処理部６２（図２１）及びＣＵパス符号化処理部６３（図２１）によってＳＰパス符号化処理、ＭＲパス符号化処理及びＣＵパス符号化処理をそれぞれ一定の位相差を保ちながら並行して１ストライプ分だけ行うようになされている。
【０２７５】
具体的には、各１ストライプ用ビットモデル部１６２は、図３４からも明らかなように、それぞれＳＰパス符号化処理部６１によるＳＰパス符号化処理から始めて、そのストライプ２３における８番目のストライプカムラ２３ＡについてＳＰパス符号化処理部６１がＳＰパス符号化処理を開始するタイミングで同じストライプ２３についてＭＲパス符号化処理部６２によるＭＲパス処理を開始（すなわちＳＰパス符号化処理から８ストライプカムラ分だけ位相を遅らせてＭＲパス処理を開始）し、さらにそのストライプ２３における４番目のストライプカムラ２３ＡについてＭＲパス符号化処理部６２がＭＲパス符号化処理を開始するタイミングで同じストライプ２３についてＣＵパス符号化処理部６３によるＣＵパス処理を開始（すなわちＭＲパス処理から４ストライプカムラ分だけ位相を遅らせてＣＵパス処理を開始）する。
【０２７６】
なお、このようなＳＰパス符号化処理部６１、ＭＲパス符号化処理部６２及びＣＵパス符号化処理部６３によるＳＰパス符号化処理、ＭＲパス符号化処理及びＣＵパス符号化処理の位相差は、各１ストライプ用ビットモデル部１６２内の制御部１６５（図２１）により制御される。
【０２７７】
さらにビットモデル部１６１においては、当該ビットモデル部１６１全体の動作制御を司る図示しない制御部により、各１ストライプ用ビットモデル部１６３によるＣＢＭ処理の開始タイミングが制御される。
【０２７８】
具体的には、この図３３に示すように、上段のストライプ２３が割り当てられた１ストライプ用ビットモデル部１６２がそのストライプ２３の４番目のストライプカムラ２３Ａに対するＳＰパス符号化処理を開始するタイミングで、次段のストライプ２３が割り当てられた１ストライプ用ビットモデル部１６２が当該ストライプ２３に対するＳＰパス符号化処理を開始するように、各１ストライプ用ビットモデル部１６２のＣＢＭ処理（ＳＰパス符号化処理、ＭＲパス符号化処理及びＣＵパス符号化処理）の開始タイミングが制御される。
【０２７９】
一方、これら１ストライプ用ビットモデル部１６２からそれぞれ出力されるＣＢＭ処理により得られた各シンボルＳＢからなるシンボルデータＤ４０及び各コンテクストＣＸからなるコンテクストデータＤ４１は、それぞれ後段のバッファ１６３に与えられる。このとき各１ストライプ用ビットモデル部１６２は、それぞれＳＰパス符号化処理、ＭＲパス符号化処理及びＣＵパス符号化処理により得られた処理ビットプレーンデータＤ４２及びコンテクストデータＤ４０を、それぞれバッファ１６３内のＳＰパス符号化処理用、ＭＲパス符号化処理用又はＣＵパス符号化処理用の記憶領域に格納する。
【０２８０】
この結果、これら１ストライプ用ビットモデル部１６３からそれぞれ出力されたシンボルデータＤ４０及びコンテクストデータＤ４１が、ＳＰパス符号化処理、ＭＲパス符号化処理及びＣＵパス符号化処理ごとにその順番で、かつ同じＳＰパス符号化処理、ＭＲパス符号化処理及びＣＵパス符号化処理内では処理ビットプレーン２２におけるストライプ２３の順番でまとめられてバッファ１６３に保持される。そしてこのバッファ１６３に記憶保持されたシンボルデータＤ４０及びコンテクストデータＤ４１は、この後その順番で算術符号化部５５により順次読み出される。
【０２８１】
このようにしてこのＥＢＣＯＴブロック１６０においては、ＣＢＭ処理をＳＰパス符号化処理、ＭＲパス符号化処理及びＣＵパス符号化処理ごとに並行して、かつＳＰパス符号化処理、ＭＲパス符号化処理及びＣＵパス符号化処理についてもストライプ２３ごとに並行して行い得るようになされている。
【０２８２】
（３−２）第２の実施の形態の動作及び効果
以上の構成において、この第２の実施の形態によるＥＢＣＯＴブロック１６０では、ＣＢＭ処理をＳＰパス符号化処理、ＭＲパス符号化処理及びＣＵパス符号化処理ごとに並行して、かつＳＰパス符号化処理、ＭＲパス符号化処理及びＣＵパス符号化処理についてもストライプ２３ごとに並行して行う。
【０２８３】
従って、この第２の実施の形態によるＥＢＣＯＴブロック１６０では、第１の実施の形態による符号化装置４０（図１９）に搭載されたＥＢＣＯＴブロック４２に比べてより一層と高速にＣＢＭ処理を行うことができる。
【０２８４】
実際上、例えばビットプレーンサイズが３２画素×３２画素の場合は、第１の実施の形態による符号化装置４０に搭載されたＥＢＣＯＴブロック４２と比べても、約２／２４（＝（１＋１）／８×３）にまで処理速度を低減することができる。
【０２８５】
以上の構成によれば、ＣＢＭ処理をＳＰパス符号化処理、ＭＲパス符号化処理及びＣＵパス符号化処理ごとに並行して、かつＳＰパス符号化処理、ＭＲパス符号化処理及びＣＵパス符号化処理についてもストライプ２３ごとに並行して行うようにしたことにより、より一層と高速にＣＢＭ処理を行い得る符号化装置を実現できる。
【０２８６】
（４）他の実施の形態
なお上述の第１及び第２の実施の形態においては、本発明をＪＰＥＧ２０００規格に準拠した符号化装置４０（図１９）又は復号化装置１００（図２７）に適用するようにした場合について述べたが、本発明はこれに限らず、他の画像フォーマットに準拠した符号化装置や復号化装置にも適用でき、要は、画像情報を取り扱うこの他種々の符号化装置、復号化装置及び画像情報処理システム等に広く適用することができる。
【０２８７】
また上述の第１及び第２の実施の形態においては、符号化又は復号化対象の画像情報である処理ビットプレーンデータＤ２１又は符号化データＤ１１を記憶する記憶手段としてＳＲＡＭ（ビットプレーンバッファ５１Ａ、５１Ｂ（図２０）、又はストリームバッファ１１０Ａ、１１０Ｂ（図２７）及びビットプレーンバッファ１１６Ａ、１１６Ｂ（図２７））を適用するようにした場合について述べたが、本発明はこれに限らず、この他種々の記憶媒体を広く適用することができる。
【０２８８】
同様に、上述の第１及び第２の実施の形態においては、ビットモデル部５４、１６１やビットデモデル部１１４が処理ビットプレーンデータＤ２１や符号化データＤ１１に対して符号化又は復号化処理を施す際に当該符号化又は復号化処理の処理状況に応じて順次更新しながら用いる所定の状態量を表す状態量情報であるＳＩＧプレーンデータＤ２２、Ｄ３０、ＲＥＦプレーンデータＤ２３、Ｄ３１、ＤＯＮＥプレーンデータＤ２４、Ｄ３２を記憶する記憶手段としてＳＲＡＭ５２Ａ、５２Ｂ、１１１Ａ、１１１Ｂを適用するようにした場合について述べたが、本発明はこれに限らず、ＳＲＡＭ以外のメモリや、メモリ以外のハードディスク等のディスク状記憶媒体など、この他種々の記憶媒体を広く適用することができる。
【０２８９】
さらに上述の第１及び第２の実施の形態においては、ビットプレーンバッファ５１Ａ、５１Ｂに記憶された処理ビットプレーンデータＤ２１に対して符号化処理を施す符号化手段としてのビットモデル部５４（図２０）、１６１（図３２）を図２１のように構成するようにした場合について述べたが、本発明はこれに限らず、この他種々の構成を広く適用することができる。
【０２９０】
この場合において、上述の第１の実施の形態においては、ＳＰパス符号化処理、ＭＲパス符号化処理及びＣＵパス符号化処理にそれぞれ対応させてビットモデル部５４にＳＰパス符号化処理部６１、ＭＲパス符号化処理部６２及びＣＵパス符号化処理部６３を設けるようにした場合について述べたが、本発明はこれに限らず、これらＳＰパス符号化処理、ＭＲパス符号化処理及びＣＵパス符号化処理を行い得る１つのコーディングパス処理部によりビットモデル部５４を構成するようにしても良い。
【０２９１】
同様に、上述の第２の実施の形態においては、入力する符号化された画像情報でなる符号化画像情報としての符号化データＤ１１に対して復号化処理を施す復号化手段としてのビットデモデル部１１４（図２７）を図２８のように構成するようにした場合について述べたが、本発明はこれに限らず、この他種々の構成を広く適用することができる。
【０２９２】
この場合において、上述の第１の実施の形態においては、ＳＰパス復号化処理、ＭＲパス復号化処理及びＣＵパス復号化処理にそれぞれ対応させてビットデモデル部１１４にＳＰパス復号化処理部１２１、ＭＲパス復号化処理部１２２及びＣＵパス復号化処理部１２３を設けるようにした場合について述べたが、本発明はこれに限らず、これらＳＰパス復号化処理、ＭＲパス復号化処理及びＣＵパス復号化処理を行い得る１つのコーディングパス処理部によりビットデモデル部１１４を構成するようにしても良い。
【０２９３】
さらに上述の第１及び第２の実施の形態においては、ビットモデル部５４（図２１）のＳＰパス符号化処理部６１等や、ビットデモデル部１１４（図２８）のＳＰパス復号化処理部１２１等及びビットモデル部１６１（図３２）の各１ストライプ用ビットモデル部１６２が１ストライプカムラを構成する４画素を単位としてＳＰパス符号化処理等やＳＰパス復号化処理等を行うようにした場合について述べたが、本発明はこれに限らず、かかるＳＰパス符号化処理等やＳＰパス復号化処理等を、１ストライプカムラを構成する４画素以外の複数画素を単位として行うようにしても良い。
【０２９４】
さらに上述の第１及び第２の実施の形態においては、ビットモデル部５４、１６１又はビットデモデル部１１４において、ビットプレーンバッファ５１Ａ、５１Ｂ又はビットプレーンバッファ１１６Ａ、１１６Ｂから読み出した処理ビットプレーンデータＤ２１、Ｄ３５を一時記憶する一時記憶手段と、ＳＲＡＭ５２Ａ、５２Ｂ、１１１Ａ、１１１Ｂから読み出したＳＩＧプレーンデータＤ２２、Ｄ３０、ＲＥＦプレーンデータＤ２３、Ｄ３１、ＤＯＮＥプレーンデータＤ２４、Ｄ３２とを一時記憶する一時記憶手段とを、それぞれシフトレジスタ７０Ａ〜７４Ａ、８０Ａ〜８４Ａ、９０Ａ〜９４Ａ、１３０Ａ〜１３４Ａ、１４０Ａ〜１４４Ａ、１５０Ａ〜１５４Ａにより構成するようにした場合について述べたが、本発明はこれに限らず、この他種々のタイプの記憶媒体を広く適用することができる。
【０２９５】
さらに上述の第１及び第２の実施の形態においては、全体としてＩＣ化された符号化装置４０や復号化装置１００の当該ＩＣの外部に外部記憶手段としてのＤＲＡＭ４１（図１９）、１０２（図２６）を設け、ＩＣ内部の信号処理部である量子化部４（図１９）やＥＢＣＯＴブロック１０１（図２６）から出力されるコードブロックデータＤ４（図１９）、Ｄ１４（図２６）を当該ＤＲＡＭ４１、１０２に格納するようにするようにした場合について述べたが、本発明はこれに限らず、外部記憶手段としてはＤＲＡＭ以外のメモリやメモリ以外の他の外部記憶媒体を広く適用することができる。
【０２９６】
さらに上述の第１実施の形態においては、ビットモデル部５４（図２１）内部にＳＰパス符号化処理部６１、ＭＲパス符号化処理部６２及びＣＵパス符号化処理部６３をそれぞれ１つずつ設けるようにした場合について述べたが、本発明はこれに限らず、ビットモデル部５４内部にＳＰパス符号化処理部６１、ＭＲパス符号化処理部６２及びＣＵパス符号化処理部６３をそれぞれ複数個ずつ設け、ＳＰパス符号化処理時にはこれら複数個のＳＰパス符号化処理部６１によりＳＰパス符号化処理を並行して行い、ＭＲパス符号化処理時にはこれら複数個のＭＲパス符号化処理部６２によりＭＲパス符号化処理を並行して行い、ＣＵパス符号化処理時にはこれら複数個のＣＵパス符号化処理部６３によりＣＵパス符号化処理を並行して行うようにしても良い。
【０２９７】
この場合において、ＳＰパス符号化処理時における各ＳＰパス符号化処理部６１によるＳＰパス符号化処理の位相差、ＭＲパス符号化処理時における各ＭＲパス符号化処理部６２によるＭＲパス符号化処理の位相差、ＣＵパス符号化処理時における各ＣＵパス符号化処理部６３によるＣＵパス符号化処理の位相差としては、例えば図３６に示すように、処理ビットプレーン２２における上段のストライプ２３についてＳＰパス符号化処理等を行うＳＰパス符号化処理部６１等に対して、その次の段のストライプ２２についてＳＰパス符号化処理等を行うＳＰパス符号化処理部６１等が少なくとも２ストライプカムラ分だけ遅れた位相をもってＳＰパス符号化処理等を行うようにすれば良い。
【０２９８】
またＳＩＧプレーンデータＤ２２（図２１）等のＳＲＡＭ５２Ａ、５２Ｂ（図２１）からの読み書きを考慮した場合には、例えば図３７に示すように、処理ビットプレーン２２における上段のストライプ２３についてＳＰパス符号化処理等を行うＳＰパス符号化処理部６１等に対して、その次の段のストライプ２２についてＳＰパス符号化処理等を行うＳＰパス符号化処理部６１等が５ストライプカムラ分だけ遅れた位相をもってＳＰパス符号化処理等を行うようにすれば良く、このようにＳＰパス符号化処理等を並行して行う場合における各ＳＰパス符号化処理部６１等の処理タイミング（各ＳＰパス符号化処理部６１等がそれぞれＳＰパス符号化処理等を行う際の位相差）としては、この他種々の処理タイミングを広く適用することができる。
【０２９９】
さらに上述の第２の実施の形態においては、ビットモデル部１６１（図３２）におけるＳＰパス符号化処理、ＭＲパス符号化処理及びＣＵパス符号化処理の位相差を図３３のようにする場合について述べたが、本発明はこれに限らず、例えば図３４に示すように、ＳＰパス符号化処理に対してＭＲパス符号化処理を１ストライプと４ストライプカムラ分だけ遅延させると共に、当該ＭＲパス符号化処理に対してＣＵパス符号化処理を４ストライプカムラ分だけ遅延させるようにしても良い。
【０３００】
またこれ以外であっても、例えば図３５に示すように、ＳＰパス符号化処理に対してＭＲパス符号化処理を１ストライプと２ストライプカムラ分だけ遅延させると共に、当該ＭＲパス符号化処理に対してＣＵパス符号化処理を１ストライプカムラ分だけ遅延させるようにしても良く、これらＳＰパス符号化処理、ＭＲパス符号化処理及びＣＵパス符号化処理を並行して行う場合におけるこれらＳＰパス符号化処理、ＭＲパス符号化処理及びＣＵパス符号化処理の位相差としては、この他の位相差を広く適用することができる。
【０３０１】
さらに上述の第２の実施の形態においては、１ストライプ用ビットモデル部１６２（図３２）を処理ビットプレーン２２（図１０）のストライプ数と同じ数だけ設けるようにした場合について述べたが、本発明はこれに限らず、要は、ＳＰパス符号化処理、ＭＲパス符号化処理及びＣＵパス符号化処理を並行して行い得るようにするのであれば、処理ビットプレーン２２のストライプ２３以外の数と異なる数の１ストライプ用ビットモデル部１６２を設けるようにしても良い。
【図面の簡単な説明】
【０３０２】
【図１】コードブロックとビットプレーンの説明に供する概念図である。
【図２】コードブロックサイズの説明に供する概念図である。
【図３】コードブロックサイズの説明に供する概念図である。
【図４】コードブロック内のビットプレーンの説明に供する概念図である。
【図５】ビットプレーン内スキャン順序の説明に供する概念図である。
【図６】ビットプレーン内スキャン順序の説明に供する概念図である。
【図７】ビットプレーン内スキャン順序の説明に供する概念図である。
【図８】ビットプレーン内スキャン順序の説明に供する概念図である。
【図９】ビットプレーン内スキャン順序の説明に供する概念図である。
【図１０】各種状態量記録用プレーンの説明に供する概念図である。
【図１１】ＳＰパスの説明に供する概念図である。
【図１２】ＳＰパスの説明に供する概念図である。
【図１３】ＳＰパスにおけるコンテクストエンコーディングルールの説明に供する概念図である。
【図１４】ＳＰパスにおける正負符号のコンテクストエンコーディングルールの説明に供する概念図である。
【図１５】ＭＲパスの説明に供する概念図である。
【図１６】ＭＲパスにおけるコンテクストエンコーディングルールの説明に供する概念図である。
【図１７】ＣＵパスの説明に供する概念図である。
【図１８】uniformのコンテクストエンコーディングルールの説明に供する概念図である。
【図１９】第１の実施の形態によるＪＰＥＧ２０００符号化装置の構成を示すブロック図である。
【図２０】図１９に示す符号化装置におけるＥＢＣＯＴブロックの構成を示すブロック図である。
【図２１】図２０に示すＥＢＣＯＴブロックにおけるビットモデル部の構成を示すブロック図である。
【図２２】本実施の形態によるビットプレーンアクセスの説明に供する概念図である。
【図２３】符号化装置におけるＳＰパス符号化処理部の概略構成を示すブロック図である。
【図２４】符号化装置におけるＭＲパス符号化処理部の概略構成を示すブロック図である。
【図２５】符号化装置におけるＣＵパス符号化処理部の概略構成を示すブロック図である。
【図２６】第１の実施の形態によるＪＰＥＧ２０００復号化装置の構成を示すブロック図である。
【図２７】図２６に示す復号化装置におけるＥＢＣＯＴブロックの構成を示すブロック図である。
【図２８】図２７に示すＥＢＣＯＴブロックにおけるビットデモデル部の構成を示すブロック図である。
【図２９】復号化装置におけるＳＰパス復号化処理部の概略構成を示すブロック図である。
【図３０】復号化装置におけるＭＲパス復号化処理部の概略構成を示すブロック図である。
【図３１】復号化装置におけるＣＵパス復号化処理部の概略構成を示すブロック図である。
【図３２】第２の実施の形態による符号化装置のＥＢＣＯＴブロックの構成を示すブロック図である。
【図３３】第２の実施の形態におけるＳＰパス符号化処理、ＭＲパス符号化処理及びＣＵパス符号化処理の位相差の説明に供する概念図である。
【図３４】他の実施の形態の説明に供する概念図である。
【図３５】他の実施の形態の説明に供する概念図である。
【図３６】他の実施の形態の説明に供する概念図である。
【図３７】他の実施の形態の説明に供する概念図である。
【図３８】従来のＪＰＥＧ２０００符号化装置の構成を示すブロック図である。
【図３９】ウェーブレット変換の説明に供する概念図である。
【図４０】従来のＪＰＥＧ２０００復号化装置の構成を示すブロック図である。
【符号の説明】
【０３０３】
２２……ビットプレーン、２３……ストライプ、２３Ａ……ストライプカムラ、３０……正負符号プレーン、３１……ＳＩＧプレーン、３２……ＲＥＦプレーン、３３……ＤＯＮＥプレーン、４０……符号化装置、４１、１０２……ＤＲＡＭ、４２、１０１、１６０、１７０……ＥＢＣＯＴブロック、５０、１１５……正負符号プレーンバッファ、５１Ａ、５１Ｂ、１１６Ａ、１１６Ｂ……ビットプレーンバッファ、５２Ａ、５２Ｂ、１１１Ａ、１１１Ｂ……ＳＲＡＭ、５４、１６１……ビットモデル部、５５……算術符号化部、６１……ＳＰパス符号化処理部、６２……ＭＲパス符号化処理部、６３……ＣＵパス符号化処理部、６５、７６、８６、９６、１２５、１３６、１４６、１５６、１６４……制御部、７０Ａ〜７４Ａ、８０Ａ〜８５Ａ、９０Ａ〜９５Ａ、１３０Ａ〜１３５Ａ、１４０Ａ〜１４５Ａ、１５０Ａ〜１５５Ａ……レジスタ、１００……復号化装置、１１３……算術復号化部、１１４……ビットデモデル部、１２１……ＳＰパス復号化処理部、１２２……ＭＲパス復号化処理部、１２３……ＣＵパス復号化処理部、１６２……１ストライプ用ビットモデル部、１６３……バッファ、Ｄ４……コードブロックデータ、Ｄ１１……符号化データ、Ｄ２０、Ｄ３６……正負符号プレーンデータ、Ｄ２１、Ｄ３５……処理ビットプレーンデータ、Ｄ２２、Ｄ３０……ＳＩＧプレーンデータ、Ｄ２３、Ｄ３１……ＲＥＦプレーンデータ、Ｄ２４、Ｄ３２……ＤＯＮＥプレーンデータ、Ｄ２６、Ｄ３４、Ｄ４０……シンボルデータ、Ｄ２７、Ｄ３３、Ｄ４１……コンテクストデータ。
【図１】
2008148332.tif 000003
【図２】
2008148332.tif 000004
【図３】
2008148332.tif 000005
【図４】
2008148332.tif 000006
【図５】
2008148332.tif 000007
【図６】
2008148332.tif 000008
【図７】
2008148332.tif 000009
【図８】
2008148332.tif 000010
【図９】
2008148332.tif 000011
【図１０】
2008148332.tif 000012
【図１１】
2008148332.tif 000013
【図１２】
2008148332.tif 000014
【図１３】
2008148332.tif 000015
【図１４】
2008148332.tif 000016
【図１５】
2008148332.tif 000017
【図１６】
2008148332.tif 000018
【図１７】
2008148332.tif 000019
【図１８】
2008148332.tif 000020
【図１９】
2008148332.tif 000021
【図２０】
2008148332.tif 000022
【図２１】
2008148332.tif 000023
【図２２】
2008148332.tif 000024
【図２３】
2008148332.tif 000025
【図２４】
2008148332.tif 000026
【図２５】
2008148332.tif 000027
【図２６】
2008148332.tif 000028
【図２７】
2008148332.tif 000029
【図２８】
2008148332.tif 000030
【図２９】
2008148332.tif 000031
【図３０】
2008148332.tif 000032
【図３１】
2008148332.tif 000033
【図３２】
2008148332.tif 000034
【図３３】
2008148332.tif 000035
【図３４】
2008148332.tif 000036
【図３５】
2008148332.tif 000037
【図３６】
2008148332.tif 000038
【図３７】
2008148332.tif 000039
【図３８】
2008148332.tif 000040
【図３９】
2008148332.tif 000041
【図４０】
2008148332.tif 000042