(57)【要約】【課題】プロセス変動バラツキや外部環境の変化に影響されずに安定した発振周波数を出力する。【解決手段】半導体集積回路装置３０にはＣＲ発振回路１及び基準電圧発生回路２が設けられる。ＣＲ発振回路１にはコンパレータＣＯＭＰ１、コンデンサＣ１、インバータＩＮＶ１、インバータＩＮＶ２、及び抵抗Ｒ１が設けられる。コンデンサＣ１及び抵抗Ｒ１はＣＲ発振手段として機能する。基準電圧発生回路２は電圧変動が少なく、且つ温度変化の少ない安定した基準電圧Ｖｒｅｆ１と基準電圧Ｖｒｅｆ１よりも高い基準電圧Ｖｒｅｆ２を生成し、ＣＲ発振回路１の発振出力信号が“Ｈｉｇｈ”レベルのときに基準電圧Ｖｒｅｆ２をコンパレータＣＯＭＰ１の（＋）の入力ポートに出力し、発振出力信号が“Ｌｏｗ”レベルのときに基準電圧Ｖｒｅｆ１をコンパレータＣＯＭＰ１の（＋）の入力ポートに出力する。【選択図】図１
2008199095.tif 000002
【特許請求の範囲】
【請求項１】
入力側の一方のポートに第１の基準電圧或いは前記第１の基準電圧よりも高い第２の基準電圧が入力され、入力側の他方のポートに帰還電圧が入力され、比較増幅した信号を出力するコンパレータと、前記コンパレータから出力される信号により、所定の発振周波数を有する発振信号を生成し、前記帰還電圧を前記コンパレータの入力側の他方のポートに出力するコンデンサ及び抵抗から構成されるＣＲ発振手段とを有するＣＲ発振回路と、
前記発振信号が“Ｌｏｗ”レベルのときに、前記第１の基準電圧を前記コンパレータの入力側の一方のポートに出力し、前記発振信号が“Ｈｉｇｈ”レベルのときに、前記第２の基準電圧を前記コンパレータの入力側の一方のポートに出力する基準電圧発生回路と、
を具備することを特徴とする半導体集積回路装置。
【請求項２】
入力側の（＋）のポートに第１の基準電圧或いは前記第１の基準電圧よりも高い第２の基準電圧が入力され、入力側の（−）のポートに帰還電圧が入力され、比較増幅した信号を出力するコンパレータと、前記コンパレータから出力される信号により、所定の発振周波数を有する発振信号を生成し、前記帰還電圧を前記コンパレータの入力側の（−）のポートに出力するコンデンサ及び抵抗から構成されるＣＲ発振手段と、前記コンパレータの出力側に直列接続され、２つ以上の偶数段から構成され、前記発振信号が入力され、発振出力信号を出力するインバータとを有するＣＲ発振回路と、
前記発振出力信号が“Ｌｏｗ”レベルのときに、前記第１の基準電圧を前記コンパレータの入力側の（＋）のポートに出力し、前記発振信号が“Ｈｉｇｈ”レベルのときに、前記第２の基準電圧を前記コンパレータの入力側の（＋）のポートに出力する基準電圧発生回路と、
を具備することを特徴とする半導体集積回路装置。
【請求項３】
前記インバータは、２段直列接続されていることを特徴とする請求項２に記載の半導体集積回路装置。
【請求項４】
入力側の（＋）のポートに第１の基準電圧或いは前記第１の基準電圧よりも高い第２の基準電圧が入力され、入力側の（−）のポートに帰還電圧が入力され、比較増幅した信号を出力するコンパレータと、前記コンパレータから出力される信号により、所定の発振周波数を有する発振信号を生成し、前記帰還電圧を前記コンパレータの入力側の（−）のポートに出力するコンデンサ及び抵抗から構成されるＣＲ発振手段と、前記コンパレータの出力側に設けられ、前記発振信号が入力され、発振出力信号を出力するバッファとを有するＣＲ発振回路と、
前記発振出力信号が“Ｌｏｗ”レベルのときに、前記第１の基準電圧を前記コンパレータの入力側の（＋）のポートに出力し、前記発振信号が“Ｈｉｇｈ”レベルのときに、前記第２の基準電圧を前記コンパレータの入力側の（＋）のポートに出力する基準電圧発生回路と、
を具備することを特徴とする半導体集積回路装置。
【請求項５】
前記ＣＲ発振手段は、一端が前記コンパレータの出力側に接続され、他端が前記コンパレータの入力側の（−）のポートに接続される抵抗と、一端が前記抵抗の他端に接続され、他端が低電位側電源に接続されるコンデンサとから構成されることを特徴とする請求項２乃至４のいずれか１項に記載の半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＲ発振回路に関する。
【背景技術】
【０００２】
ＩＣ、ＬＳＩなどの半導体集積回路には、システムを正常動作させるためにシステムクロック信号が必要であり、システムクロック信号を供給するために発振回路が付加される。発振回路には、水晶発振回路、セラロックを用いた発振回路、ＣＲ発振回路などがある。ＣＲ発振回路には、通常シュミットインバータが使用される（例えば、特許文献１参照。）。
【０００３】
特許文献１などに記載されるシュミットインバータを内蔵したＣＲ発振回路では、プロセス変動バラツキや外部環境の変化に伴い、シュミットインバータの回路閾値が変動してＣＲ発振回路の発振周波数が変動するという問題点がある。
【特許文献１】特開２００１−２４４８６号公報（頁５、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、プロセス変動バラツキや外部環境の変化に影響されずに安定した発振周波数を出力できる半導体集積回路装置を提供することにある。
【課題を解決するための手段】
【０００５】
本発明の一態様の半導体集積回路装置は、入力側の一方のポートに第１の基準電圧或いは前記第１の基準電圧よりも高い第２の基準電圧が入力され、入力側の他方のポートに帰還電圧が入力され、比較増幅した信号を出力するコンパレータと、前記コンパレータから出力される信号により、所定の発振周波数を有する発振信号を生成し、前記帰還電圧を前記コンパレータの入力側の他方のポートに出力するコンデンサ及び抵抗から構成されるＣＲ発振手段とを有するＣＲ発振回路と、前記発振信号が“Ｌｏｗ”レベルのときに、前記第１の基準電圧を前記コンパレータの入力側の一方のポートに出力し、前記発振信号が“Ｈｉｇｈ”レベルのときに、前記第２の基準電圧を前記コンパレータの入力側の一方のポートに出力する基準電圧発生回路とを具備することを特徴とする。
【０００６】
更に、本発明の他態様の半導体集積回路装置は、入力側の（＋）のポートに第１の基準電圧或いは前記第１の基準電圧よりも高い第２の基準電圧が入力され、入力側の（−）のポートに帰還電圧が入力され、比較増幅した信号を出力するコンパレータと、前記コンパレータから出力される信号により、所定の発振周波数を有する発振信号を生成し、前記帰還電圧を前記コンパレータの入力側の（−）のポートに出力するコンデンサ及び抵抗から構成されるＣＲ発振手段と、前記コンパレータの出力側に直列接続され、２つ以上の偶数段から構成され、前記発振信号が入力され、発振出力信号を出力するインバータとを有するＣＲ発振回路と、前記発振出力信号が“Ｌｏｗ”レベルのときに、前記第１の基準電圧を前記コンパレータの入力側の（＋）のポートに出力し、前記発振信号が“Ｈｉｇｈ”レベルのときに、前記第２の基準電圧を前記コンパレータの入力側の（＋）のポートに出力する基準電圧発生回路とを具備することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、プロセス変動バラツキや外部環境の変化に影響されずに安定した発振周波数を出力できる半導体集積回路装置を提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下本発明の実施例について図面を参照しながら説明する。
【実施例１】
【０００９】
まず、本発明の実施例１に係る半導体集積回路装置について、図面を参照して説明する。図１は半導体集積回路装置の構成を示す回路図である。本実施例では、ＣＲ発振回路のコンパレータの入力側の（−）ポートに２種類の基準電圧を交互に入力させている。
【００１０】
図１に示すように、半導体集積回路装置３０には、ＣＲ発振回路１及び基準電圧発生回路２が設けられる。ここで、ＣＲ発振回路１は、図示しない半導体集積回路装置の論理回路やロジック回路にシステムクロック信号として使用される出力信号Ｓｏｕｔを出力する。
【００１１】
ＣＲ発振回路１には、コンパレータＣＯＭＰ１、コンデンサＣ１、インバータＩＮＶ１、インバータＩＮＶ２、及び抵抗Ｒ１が設けられる。
【００１２】
コンパレータＣＯＭＰ１は、高電位側電源Ｖｃｃ１と接地電位である低電位側電源Ｖｓｓの間に設けられ、入力側の（＋）ポートに基準電圧発生回路２から出力される基準電圧Ｖｒｅｆ１或いは基準電圧Ｖｒｅｆ２が入力され、入力側の（−）ポートに帰還電圧Ｖａが入力され、比較増幅した信号を出力側のノードＮ１から出力する。
【００１３】
抵抗Ｒ１は、一端がノードＮ１に接続され、他端がノードＮ２に接続される。コンデンサＣ１は、一端がノードＮ２に接続され、他端が接地電位である低電位側電源Ｖｓｓの間に接続される。コンデンサＣ１及び抵抗Ｒ１は、所定の発振周波数を有する発振信号を生成するＣＲ発振手段として機能する。帰還電圧Ｖａは、ノードＮ２からコンパレータＣＯＭＰ１の（−）の入力ポートに入力される。
【００１４】
ここでは、コンデンサＣ１に外付けされる電圧係数、温度係数の優れたセラミックコンデンサを用いているが、ＩＣに内蔵させる場合フィールド上のＭＩＭ（Metal  insulator  Metal）キャパシタなどを用いるのが好ましい。また、抵抗Ｒ１に外付けされる電圧係数、温度係数の優れたＣｈｉｐ抵抗を用いているが、ＩＣに内蔵させる場合フィールド上のサーメット抵抗や金属箔膜抵抗などを用いるのが好ましい。
【００１５】
インバータＩＮＶ１は、高電位側電源Ｖｃｃ１と接地電位である低電位側電源Ｖｓｓの間に設けられ、ノードＮ１から出力される発振信号を入力し、その信号の位相を反転してノードＮ３から出力する。
【００１６】
インバータＩＮＶ２は、高電位側電源Ｖｃｃ１と接地電位である低電位側電源Ｖｓｓの間に設けられ、ノードＮ３から出力される信号を入力し、その信号の位相を反転してノードＮ４から発振出力信号としての出力信号Ｓｏｕｔを出力する。
【００１７】
基準電圧発生回路２は、高電位側電源Ｖｃｃ２と接地電位である低電位側電源Ｖｓｓの間に設けられ、例えば、ＢＧＲ（Band  Gap  Reference）回路から構成され、電圧変動が少なく、且つ温度変化の少ない安定した基準電圧Ｖｒｅｆ１と基準電圧Ｖｒｅｆ１よりも高い基準電圧Ｖｒｅｆ２を生成する。基準電圧発生回路２はノードＮ４から発振出力信号としての出力信号Ｓｏｕｔを入力して、その信号レベルが“Ｌｏｗ”レベルのとき、基準電圧Ｖｒｅｆ１を出力し、その信号レベルが“Ｈｉｇｈ”レベルのとき、基準電圧Ｖｒｅｆ２を出力する。
【００１８】
次に、ＣＲ発振回路の動作について図２を参照して説明する。図２はＣＲ発振回路の動作を示すタイミングチャートである。
【００１９】
図２に示すように、ＣＲ発振回路１のコンパレータＣＯＭＰ１に、基準電圧発生回路２から基準電圧Ｖｒｅｆ１と基準電圧Ｖｒｅｆ２とを交互に入力させると、基準電圧Ｖｒｅｆ１と基準電圧Ｖｒｅｆ２の切り替わる毎に、ＣＲ発振回路１の出力側のノードＮ４から２値の一定な値の出力電圧（Ｖｏｕｔ（Ｈ）及びＶｏｕｔ（Ｌ））が交互に出力される。なお、出力電圧Ｖｏｕｔ（Ｌ）は、略接地電位である低電位側電源Ｖｓｓ電圧に設定される。
【００２０】
発振出力信号である出力信号Ｓｏｕｔの“Ｈｉｇｈ”レベル期間Ｔｄ（Ｈ）での電圧は、出力電圧Ｖｏｕｔ（Ｈ）であり、発振出力信号である出力信号Ｓｏｕｔの“Ｌｏｗ”レベル期間Ｔｄ（Ｌ）での電圧は、出力電圧Ｖｏｕｔ（Ｌ）である。発振出力信号である出力信号Ｓｏｕｔは、デューティ５０％、５０％であるから、
Td(H)＝Td(L)＝Td・・・・・・・・・・・・・・・・・・・式（１）
で表される。なお、Ｔｄは発振出力信号である出力信号Ｓｏｕｔの１／２周期である。
【００２１】
基準電圧発生回路２から出力される基準電圧が帰還電圧Ｖａよりも高い場合（基準電圧がＶｒｅｆ２、Ｔｄ（Ｈ）の期間）、コンパレータＣＯＭＰ１の出力側のノードＮ１から比較増幅された“Ｈｉｇｈ”レベルの信号が出力され、出力信号Ｓｏｕｔが“Ｈｉｇｈ”レベルの出力電圧Ｖｏｕｔ（Ｈ）となる。帰還電圧Ｖａは、ノードＮ１の立ち上がりからＣＲ時定数分だけ遅延して増加し始め、基準電圧Ｖｒｅｆ２になるまで増加する。
【００２２】
一方、基準電圧発生回路２から出力される基準電圧が帰還電圧Ｖａよりも低いい場合（基準電圧がＶｒｅｆ１、Ｔｄ（Ｌ）の期間）、コンパレータＣＯＭＰ１の出力側のノードＮ１から“Ｌｏｗ”レベルの信号が出力され、出力信号Ｓｏｕｔが“Ｌｏｗ”レベルの出力電圧Ｖｏｕｔ（Ｌ）となる。帰還電圧Ｖａは、ノードＮ１の立ち下がりからＣＲ時定数分だけ遅延して減少し始め、基準電圧Ｖｒｅｆ２になるまで減少する。
【００２３】
ノードＮ１での電圧変化（ＶＮ１（ｔ））は、
VN1(t)≒α×(1＋CR){1−exp(−ｔ／τ)}・・・・・・・・・・・式（２）
で表される。αは帰還電圧Ｖａの振幅、ＣはコンデンサＣ１を含む容量値、Ｒは抵抗Ｒ１を含む抵抗値、ｔは時間（秒）、τは時定数である。τは、
τ≒(1＋CR)×(1／GDC)・・・・・・・・・・・・・・・・・・・式（３）
で表される。ＧＤＣはコンパレータＣＯＭＰ１のＤＣ電圧利得である。
【００２４】
電圧変化（ＶＮ１（ｔ））は、｜Ｖｏｕｔ（Ｈ）−Ｖｏｕｔ（Ｌ）｜であるから、式（２）及び式（３）を用いて、コンパレータＣＯＭＰ１の変換速度としての
Ｔｄ（出力信号Ｓｏｕｔの１／２周期）は、
Td＝(−τ)×ln{1−|Vout(H)−Vout(L)|／(α×(１＋CR))}・・・式（４）
で表される。式（４）を用いて、ＣＲ発振回路１の発振周波数ｆは、
f＝１／(2×Td)・・・・・・・・・・・・・・・・・・・・式（５）
で表される。
【００２５】
ここで、コンパレータＣＯＭＰ１のＤＣ電圧利得ＧＤＣを、
GDC＞＞1・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・式（６）
1／GDC＜＜CR・・・・・・・・・・・・・・・・・・・・・・・・・・・・・式（７）
に設定することにより、時定数τを
τ≒(1＋CR)・・・・・・・・・・・・・・・・・・・・・・・・・・・式（８）
と表すことができる。
【００２６】
ＢＧＲ回路から構成される基準電圧発生回路２から出力される基準電圧Ｖｒｅｆ１及び基準電圧Ｖｒｅｆ２は、高精度で、且つ温度係数及び電圧係数が非常に小さな基準電圧であり、（Ｖｏｕｔ（Ｈ）−Ｖｏｕｔ（Ｌ））は一定な値である。したがって、高精度で、且つ温度係数及び電圧係数の小さなコンデンサ及び抵抗を用いることにより、プロセス変動バラツキや外部環境の変化に伴いコンパレータＣＯＭＰ１の回路閾値が変化しても、式（４）及び式（８）から、コンパレータＣＯＭＰ１の変換速度としてのＴｄ（出力信号Ｓｏｕｔの１／２周期）を一定な値にでき、ＣＲ発振回路１の発振周波数ｆを一定にすることができる。
【００２７】
上述したように、本実施例の半導体集積回路装置では、ＣＲ発振回路１及び基準電圧発生回路２が設けられる。ＣＲ発振回路１には、コンパレータＣＯＭＰ１、コンデンサＣ１、インバータＩＮＶ１、インバータＩＮＶ２、及び抵抗Ｒ１が設けられる。コンパレータＣＯＭＰ１は、入力側の（＋）ポートに基準電圧発生回路２から出力される基準電圧Ｖｒｅｆ１或いは基準電圧Ｖｒｅｆ２が入力され、入力側の（−）ポートに帰還電圧Ｖａが入力され、比較増幅した信号を出力側のノードＮ１から出力する。抵抗Ｒ１は、一端がノードＮ１に接続され、他端がノードＮ２に接続される。コンデンサＣ１は、一端がノードＮ２に接続され、他端が接地電位である低電位側電源Ｖｓｓの間に接続される。コンデンサＣ１及び抵抗Ｒ１は、所定の発振周波数を有する発振信号を生成するＣＲ発振手段として機能する。帰還電圧Ｖａは、ノードＮ２からコンパレータＣＯＭＰ１の（−）の入力ポートに入力される。コンパレータＣＯＭＰ１の出力側に２段直列接続されたインバータＩＮＶ１及びＩＮＶ２の出力側から発振出力信号が出力される。基準電圧発生回路２は、電圧変動が少なく、且つ温度変化の少ない安定した基準電圧Ｖｒｅｆ１と基準電圧Ｖｒｅｆ１よりも高い基準電圧Ｖｒｅｆ２を生成し、ＣＲ発振回路１の発振出力信号が“Ｈｉｇｈ”レベルのときに基準電圧Ｖｒｅｆ２をコンパレータＣＯＭＰ１の（＋）の入力ポートに出力し、発振出力信号が“Ｌｏｗ”レベルのときに基準電圧Ｖｒｅｆ１をコンパレータＣＯＭＰ１の（＋）の入力ポートに出力する。
【００２８】
このため、プロセス変動バラツキや外部環境の変化に伴いコンパレータＣＯＭＰ１の回路閾値が変化しても、コンパレータＣＯＭＰ１の変換速度としてのＴｄを一定な値にでき、ＣＲ発振回路１の発振周波数ｆを一定にすることができる。
【００２９】
なお、本実施例では、コンパレータＣＯＭＰ１の出力側に直列接続した２段構成のインバータを設けているが、インバータを４段以上の偶数段構成にしてもよい。
【実施例２】
【００３０】
次に、本発明の実施例２に係る半導体集積回路装置について、図面を参照して説明する。図３は半導体集積回路装置の構成を示す回路図。本実施例では、コンパレータの出力側にバッファを設けている。
【００３１】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００３２】
図３に示すように、半導体集積回路装置３０ａには、ＣＲ発振回路１ａ及び基準電圧発生回路２が設けられる。ここで、ＣＲ発振回路１ａは、図示しない半導体集積回路装置の論理回路やロジック回路にシステムクロック信号として使用される出力信号Ｓｏｕｔを出力する。
【００３３】
ＣＲ発振回路１ａには、コンパレータＣＯＭＰ１、バッファＢＵＦ１、バッファＢＵＦ２、コンデンサＣ１、及び抵抗Ｒ１が設けられる。
【００３４】
バッファＢＵＦ１は、高電位側電源Ｖｃｃ１と接地電位である低電位側電源Ｖｓｓの間に設けられ、ノードＮ１から出力される発振信号を入力し、増幅した信号を出力側のノードＮ３から出力する。バッファＢＵＦ２は、高電位側電源Ｖｃｃ１と接地電位である低電位側電源Ｖｓｓの間に設けられ、ノードＮ３から出力される発振信号を入力し、増幅した信号を出力側のノードＮ４から発振出力信号としての出力信号Ｓｏｕｔを出力する。バッファＢＵＦ２から出力される出力信号Ｓｏｕｔは、基準電圧発生回路２に入力される。
【００３５】
上述したように、本実施例の半導体集積回路装置では、ＣＲ発振回路１ａ及び基準電圧発生回路２が設けられる。ＣＲ発振回路１ａには、コンパレータＣＯＭＰ１、コンデンサＣ１、バッファＢＵＦ１、バッファＢＵＦ２、及び抵抗Ｒ１が設けられる。コンパレータＣＯＭＰ１は、入力側の（＋）ポートに基準電圧発生回路２から出力される基準電圧Ｖｒｅｆ１或いは基準電圧Ｖｒｅｆ２が入力され、入力側の（−）ポートに帰還電圧Ｖａが入力され、比較増幅した信号を出力側のノードＮ１から出力する。抵抗Ｒ１は、一端がノードＮ１に接続され、他端がノードＮ２に接続される。コンデンサＣ１は、一端がノードＮ２に接続され、他端が接地電位である低電位側電源Ｖｓｓの間に接続される。コンデンサＣ１及び抵抗Ｒ１は、所定の発振周波数を有する発振信号を生成するＣＲ発振手段として機能する。帰還電圧Ｖａは、ノードＮ２からコンパレータＣＯＭＰ１の（−）の入力ポートに入力される。コンパレータＣＯＭＰ１の出力側に２段直列接続されたバッファＢＵＦ１及びバッファＢＵＦ２の出力側から発振出力信号が出力される。基準電圧発生回路２は、電圧変動が少なく、且つ温度変化の少ない安定した基準電圧Ｖｒｅｆ１と基準電圧Ｖｒｅｆ１よりも高い基準電圧Ｖｒｅｆ２を生成し、ＣＲ発振回路１ａの発振出力信号が“Ｈｉｇｈ”レベルのときに基準電圧Ｖｒｅｆ２をコンパレータＣＯＭＰ１の（＋）の入力ポートに出力し、発振出力信号が“Ｌｏｗ”レベルのときに基準電圧Ｖｒｅｆ１をコンパレータＣＯＭＰ１の（＋）の入力ポートに出力する。
【００３６】
このため、プロセス変動バラツキや外部環境の変化に伴いコンパレータＣＯＭＰ１の回路閾値が変化しても、コンパレータＣＯＭＰ１の変換速度としてのＴｄを一定な値にでき、ＣＲ発振回路１の発振周波数ｆを一定にすることができる。
【００３７】
なお、本実施例では、コンパレータの出力側に直列接続した２段構成のバッファを設けているが、１段或いは３段構成のバッファを設けてもよい。
【実施例３】
【００３８】
次に、本発明の実施例３に係る半導体集積回路装置について、図面を参照して説明する。図４は半導体集積回路装置の構成を示す回路図である。本実施例では、ＣＲ発振を行う、コンデンサ及び抵抗の構成を変更している。
【００３９】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００４０】
図４に示すように、半導体集積回路装置３０ｂには、ＣＲ発振回路１ｂ及び基準電圧発生回路２が設けられる。ここで、ＣＲ発振回路１ｂは、図示しない半導体集積回路装置の論理回路やロジック回路にシステムクロック信号として使用される出力信号Ｓｏｕｔを出力する。
【００４１】
ＣＲ発振回路１ｂには、コンパレータＣＯＭＰ１、コンデンサＣ１、コンデンサＣ２、インバータＩＮＶ１、インバータＩＮＶ２、及び抵抗Ｒ２が設けられる。
【００４２】
抵抗Ｒ２は、一端がノードＮ４に接続され、他端がノードＮ２に接続される。コンデンサＣ２は、一端がノードＮ１に接続され、他端がノードＮ２に接続される。コンデンサＣ１、コンデンサＣ２、及び抵抗Ｒ２は、所定の発振周波数を有する発振信号を生成するＣＲ発振手段として機能する。
【００４３】
ここでは、コンデンサＣ２に外付けされる電圧係数、温度係数の優れたセラミックコンデンサを用いているが、ＩＣに内蔵させる場合フィールド上のＭＩＭ（Metal  insulator  Metal）キャパシタなどを用いるのが好ましい。また、抵抗Ｒ２に外付けされる電圧係数、温度係数の優れたＣｈｉｐ抵抗を用いているが、ＩＣに内蔵させる場合フィールド上のサーメット抵抗や金属箔膜抵抗などを用いるのが好ましい。
【００４４】
上述したように、本実施例の半導体集積回路装置では、ＣＲ発振回路１ｂ及び基準電圧発生回路２が設けられる。ＣＲ発振回路１ｂには、コンパレータＣＯＭＰ１、コンデンサＣ１、コンデンサＣ２、インバータＩＮＶ１、インバータＩＮＶ２、及び抵抗Ｒ２が設けられる。コンパレータＣＯＭＰ１は、入力側の（＋）ポートに基準電圧発生回路２から出力される基準電圧Ｖｒｅｆ１或いは基準電圧Ｖｒｅｆ２が入力され、入力側の（−）ポートに帰還電圧Ｖａが入力され、比較増幅した信号を出力側のノードＮ１から出力する。コンデンサＣ１、コンデンサＣ２、及び抵抗Ｒ１は、所定の発振周波数を有する発振信号を生成するＣＲ発振手段として機能する。帰還電圧Ｖａは、ノードＮ２からコンパレータＣＯＭＰ１の（−）の入力ポートに入力される。コンパレータＣＯＭＰ１の出力側に２段直列接続されたインバータＩＮＶ１及びＩＮＶ２の出力側から発振出力信号が出力される。基準電圧発生回路２は、電圧変動が少なく、且つ温度変化の少ない安定した基準電圧Ｖｒｅｆ１と基準電圧Ｖｒｅｆ１よりも高い基準電圧Ｖｒｅｆ２を生成し、ＣＲ発振回路１ｂの発振出力信号が“Ｈｉｇｈ”レベルのときに基準電圧Ｖｒｅｆ２をコンパレータＣＯＭＰ１の（＋）の入力ポートに出力し、発振出力信号が“Ｌｏｗ”レベルのときに基準電圧Ｖｒｅｆ１をコンパレータＣＯＭＰ１の（＋）の入力ポートに出力する。
【００４５】
このため、プロセス変動バラツキや外部環境の変化に伴いコンパレータＣＯＭＰ１の回路閾値が変化しても、コンパレータＣＯＭＰ１の変換速度としてのＴｄを一定な値にでき、ＣＲ発振回路１の発振周波数ｆを一定にすることができる。
【００４６】
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
【００４７】
例えば、実施例１及び２ではコンデンサＣ１及び抵抗Ｒ１をＣＲ発振手段として用い、実施例３では、コンデンサＣ１、コンデンサＣ２、及び抵抗Ｒ２をＣＲ発振手段として用いているが、コンデンサや抵抗の数及び配置位置を種々変更してもよい。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施例１に係る半導体集積回路装置の構成を示す回路図。
【図２】本発明の実施例１に係るＣＲ発振回路の動作を示すタイミングチャート。
【図３】本発明の実施例２に係る半導体集積回路装置の構成を示す回路図。
【図４】本発明の実施例３に係る半導体集積回路装置の構成を示す回路図。
【符号の説明】
【００４９】
１、１ａ、１ｂ  ＣＲ発振回路
２  基準電圧発生回路
３０、３０ａ、３０ｂ  半導体集積回路装置
ＢＵＦ１、ＢＵＦ２  バッファ
ＣＯＭＰ１  コンパレータ
Ｃ１、Ｃ２  コンデンサ
ＩＮＶ１、ＩＮＶ２  インバータ
Ｎ１〜４  ノード
Ｒ１、Ｒ２  抵抗
Ｓｏｕｔ  出力信号
Ｖａ  帰還電圧
Ｖｃｃ１、Ｖｃｃ２  高電位側電源
Ｖｒｅｆ１、Ｖｒｅｆ２  基準電圧
Ｖｓｓ  低電位側電源
【図１】
2008199095.tif 000003
【図２】
2008199095.tif 000004
【図３】
2008199095.tif 000005
【図４】
2008199095.tif 000006