(57)【要約】【課題】デジタル出力信号を取り出すことのでき、且つ、特性の優れた発振装置を提供する。【解決手段】発振装置は、アナログの入力信号をＡ／Ｄ変換するＡ／Ｄ変換器１１と、  Ａ／Ｄ変換器１１の出力信号に所定のデジタル信号処理を施すデジタル信号処理回路１２と、デジタル信号処理回路１２の出力信号をＤ／Ａ変換するＤ／Ａ変換器１３と、Ｄ／Ａ変換器１３の出力信号を移相せしめ、その移相によって得られた移相信号をＡ／Ｄ変換器１１に出力する移相器１４と、を備え、Ａ／Ｄ変換器１１への入力信号に対してＤ／Ａ変換器１３の出力信号は増幅されている。Ａ／Ｄ変換器１１の出力信号は当該発振装置のデジタル出力信号として外部に出力される。【選択図】図４
2008011049.tif 000002
【特許請求の範囲】
【請求項１】
アナログの入力信号をＡ／Ｄ変換するＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器の出力信号をＤ／Ａ変換するＤ／Ａ変換器と、
前記Ｄ／Ａ変換器の出力信号を移相せしめ、その移相によって得られた移相信号を前記Ａ／Ｄ変換器に出力する移相手段と、
前記Ａ／Ｄ変換器の出力信号を当該発振装置のデジタル出力信号として出力する出力手段と、を備え、
前記Ａ／Ｄ変換器への入力信号に対して前記Ｄ／Ａ変換器の出力信号は増幅されている
ことを特徴とする発振装置。
【請求項２】
前記Ａ／Ｄ変換器として、ノイズシェーピング型のＡ／Ｄ変換器を用いる
ことを特徴とする請求項１に記載の発振装置。
【請求項３】
アナログの入力信号をＡ／Ｄ変換するＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器の出力信号に所定のデジタル信号処理を施すデジタル信号処理部と、
前記デジタル信号処理部の出力信号をＤ／Ａ変換するＤ／Ａ変換器と、
前記Ｄ／Ａ変換器の出力信号を移相せしめ、その移相によって得られた移相信号を前記Ａ／Ｄ変換器に出力する移相手段と、
前記Ａ／Ｄ変換器の出力信号を当該発振装置のデジタル出力信号として出力する出力手段と、を備え、
前記Ａ／Ｄ変換器への入力信号に対して前記Ｄ／Ａ変換器の出力信号は増幅されている
ことを特徴とする発振装置。
【請求項４】
前記Ａ／Ｄ変換器として、ノイズシェーピング型のＡ／Ｄ変換器を用いる
ことを特徴とする請求項３に記載の発振装置。
【請求項５】
前記Ａ／Ｄ変換器の出力信号に基づいて前記デジタル信号処理部を制御することにより、前記Ｄ／Ａ変換器の出力信号を制御する制御手段を更に備えた
ことを特徴とする請求項３または請求項４に記載の発振装置。
【請求項６】
アナログの入力信号をＡ／Ｄ変換する、ノイズシェーピング型のＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器の出力信号をＤ／Ａ変換しつつ移相せしめ、その移相によって得られた移相信号を前記Ａ／Ｄ変換器に出力する移相手段と、
前記Ａ／Ｄ変換器の出力信号を当該発振装置のデジタル出力信号として出力する出力手段と、を備え、
前記Ａ／Ｄ変換器への入力信号に対する前記移相手段によるＤ／Ａ変換後の信号の利得は、１以上となっている
ことを特徴とする発振装置。
【請求項７】
アナログの入力信号をＡ／Ｄ変換するＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器の出力信号に所定のデジタル信号処理を施すデジタル信号処理部と、
前記デジタル信号処理部の出力信号をＤ／Ａ変換しつつ移相せしめ、その移相によって得られた移相信号を前記Ａ／Ｄ変換器に出力する移相手段と、
前記Ａ／Ｄ変換器の出力信号を当該発振装置のデジタル出力信号として出力する出力手段と、を備え、
前記Ａ／Ｄ変換器及び前記デジタル信号処理部の少なくとも一方において、ノイズシェーピング処理が施されており、
前記Ａ／Ｄ変換器への入力信号に対する前記移相手段によるＤ／Ａ変換後の信号の利得は、１以上となっている
ことを特徴とする発振装置。
【請求項８】
前記Ａ／Ｄ変換器の出力信号に基づいて前記デジタル信号処理部を制御することにより、前記移相手段によるＤ／Ａ変換後の信号を制御する制御手段を更に備えた
ことを特徴とする請求項７に記載の発振装置。
【請求項９】
前記Ａ／Ｄ変換器は、自身への入力信号をΔΣ変調してΔΣ変調信号を出力するΔΣ変調器である
ことを特徴とする請求項２、請求項４、請求項６、請求項７または請求項８に記載の発振装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振装置に関し、特に、デジタル出力信号を得ることのできる発振装置に関する。
【背景技術】
【０００２】
アナログ発振器は、増幅器と移相器又はフィルタなどで構成される帰還回路とを組み合わせるだけで簡単且つ安価に構成できるため、デジタル信号処理が盛んになった今日でも良く用いられている。アナログ発振器においては、フィードバックループ内の利得（ループゲイン）が１以上であること、且つ、フィードバックループをひと回りしたときの位相の変化が３６０度以上であることが、発振の成立条件となる。この条件は、電子素子の組み合わせにより比較的簡単に満たすことができる。
【０００３】
増幅器としては、一般的なアナログ増幅器の他、近年、スイッチング動作を利用した増幅器が多く用いられるようになってきている。そのようなスイッチング動作に、例えば、ＰＷＭ（Pulse Width Modulation）方式が利用される。ＰＷＭ方式は、入力信号と時間経過と共に変化する基準信号とを比較し、その比較結果からスイッチング出力を得る方式であり、入力信号レベルに応じてパルス幅又はパルス信号のデューティを変化させることにより、各ビットにおける信号の平均値を制御することが可能となる。この方式により得られたスイッチング出力をローパスフィルタに通すことにより、入力信号の増幅が可能である。この方式を用いた電力増幅器は、音声信号の再生や機械式アクチュエータ制御等に広く用いられている。
【０００４】
また、ΔΣ（デルタシグマ）変調器などから得られる１ビット信号（１ビットデジタル信号）は、音声信号の記録や機器間の伝送の際に使用されるだけでなく、電力増幅の用途にも使用される。例えば、１ビット信号をそのまま半導体電力増幅素子に入力し、得られた大電圧のスイッチングパルスをローパスフィルタに与えることによって、電力増幅された復調アナログ信号を得ることができる。しかも、この場合、半導体電力増幅素子は、従来の増幅器における場合のように線形領域（不飽和領域）で使用されるのではなく、非線形領域（飽和領域）で使用される。このため、ΔΣ変調を利用したスイッチング増幅器は、極めて高効率に電力増幅を行うことができるという利点を有しており、様々な製品に用いられている。
【０００５】
尚、ΔΣ変調器の出力を含む１ビット信号がデジタル信号でありながらアナログ信号の成分（アナログ信号波形）を内包しているという特性を利用した技術が、下記特許文献１、２及び３にも開示されている。下記特許文献１及び２には、ΔΣ変調器の出力をスイッチング回路に加えて、スピーカを駆動する技術が開示されている。下記特許文献３には、ΔΣ変調器の出力をスイッチング回路に加えるという構成を採用したＤＣ−ＤＣコンバータが開示されている。
【０００６】
【特許文献１】特開平５−１７６３８７号公報
【特許文献２】特開平６−３３５０８２号公報
【特許文献３】特開２００２−３００７７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、デジタル信号を出力として得ることのできる発振器が、様々な用途に適用できる発振器として、種々、開発されている。
【０００８】
発振器からデジタルの出力信号を得るための１つの方法として、カウンタ単体またはカウンタとＲＯＭ（Read Only Memory）の組み合わせを利用する方式、Ｍ系列信号を用いた方式などの、デジタル信号処理による方法がある。しかしながら、デジタル信号処理によって任意の波形を得るためには予め出力信号をＲＯＭに用意しておく必要があるため、この種の方法を採用すると、回路規模や開発体制が大きくなってしまう。
【０００９】
このため、発振器からデジタルの出力信号を得るための他の方法として、アナログ発振器とＡ／Ｄ変換器を組み合わせて使用する方法が利用されることが多い。
【００１０】
上述したように、アナログ発振器は、増幅器と移相器又はフィルタとを組み合わせて構成されるが、特にアナログ正弦波発振器において、低歪みの発振信号を得るためには増幅器の増幅率を精密に制御する必要がある。従来より、低歪みの正弦波発振器を実現する目的で増幅器の増幅率を制御することもあったが、増幅率を制御するために、可変抵抗素子としてＦＥＴ（Field effect transistor）や電球を用いており、原理的に、可変増幅率に非直線性が重畳されることが避けられない、といった問題があった。可変増幅率における非直線性は、発振信号の歪みを増大させる。
【００１１】
また、発振周波数を所望の周波数に精度良く保つためには、増幅器の特性及び移相器又はフィルタの特性を長期間に渡り安定的に保つ必要がある。しかしながら、それらの特性は、温度や湿度等、外的な要因によって変化しやすいため、長期間に渡り特性が安定した発振器を構成し難い。
【００１２】
尚、上記特許文献１〜３に記載の技術は、何れも、発振器に適用されるものではなく、また、デジタル信号を出力として取り出すようなものでもない。
【００１３】
本発明は、上記の点に鑑み、デジタル出力信号を取り出すことのでき、且つ、特性の向上に寄与する発振装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するための発振装置として、本発明に係る第１、第２、第３及び第４の発振装置を以下に示す。尚、第１の発振装置は、例えば図１及び図２に対応し、第２の発振装置は、例えば図４、図５、図７及び図８に対応し、第３の発振装置は、例えば図３に対応し、第４の発振装置は、例えば図６及び９に対応している。
【００１５】
本発明に係る第１の発振装置は、アナログの入力信号をＡ／Ｄ変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器の出力信号をＤ／Ａ変換するＤ／Ａ変換器と、前記Ｄ／Ａ変換器の出力信号を移相せしめ、その移相によって得られた移相信号を前記Ａ／Ｄ変換器に出力する移相手段と、前記Ａ／Ｄ変換器の出力信号を当該発振装置のデジタル出力信号として出力する出力手段と、を備え、前記Ａ／Ｄ変換器への入力信号に対して前記Ｄ／Ａ変換器の出力信号は増幅されていることを特徴とする。
【００１６】
Ａ／Ｄ変換器とＤ／Ａ変換器を組み合わせることによりデジタル増幅器を実現でき、Ａ／Ｄ変換器及び（又は）Ｄ／Ａ変換器の動作基準電圧などを変更することによって、このデジタル増幅器の増幅率を変更可能である。この増幅率の変更を実現するにあたり、従来のように信号経路に可変抵抗素子を設ける必要がないので、低歪みの増幅率可変型の増幅器を実現可能となる。これは、発振信号の低歪み化に寄与する。
【００１７】
また、Ｄ／Ａ変換器の出力を移相手段を介してＡ／Ｄ変換器へと戻す構成を採用することにより、Ｄ／Ａ変換器にて生じた雑音等を移相手段にて軽減することも可能となる。
【００１８】
また、第１の発振装置において、例えば、前記Ａ／Ｄ変換器として、ノイズシェーピング型のＡ／Ｄ変換器を用いるようにしてもよい。
【００１９】
ノイズシェーピング型のＡ／Ｄ変換器を用いると、Ｄ／Ａ変換器をデジタル信号に内包されたアナログ信号成分を抽出するローパスフィルタにて形成することが可能となる。この結果、Ｄ／Ａ変換用の構成の簡素化及び部品点数の削減が可能となる。
【００２０】
本発明に係る第２の発振装置は、アナログの入力信号をＡ／Ｄ変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器の出力信号に所定のデジタル信号処理を施すデジタル信号処理部と、前記デジタル信号処理部の出力信号をＤ／Ａ変換するＤ／Ａ変換器と、前記Ｄ／Ａ変換器の出力信号を移相せしめ、その移相によって得られた移相信号を前記Ａ／Ｄ変換器に出力する移相手段と、前記Ａ／Ｄ変換器の出力信号を当該発振装置のデジタル出力信号として出力する出力手段と、を備え、前記Ａ／Ｄ変換器への入力信号に対して前記Ｄ／Ａ変換器の出力信号は増幅されていることを特徴とする。
【００２１】
第２の発振装置によっても第１の発振装置と同様の効果を期待できる。加えて、デジタル信号処理部によってもデジタル増幅器の増幅率の変更が可能となる。また、デジタル信号処理部によって様々な波形処理が可能であり、所望の発振波形を取得するに際して有用である。
【００２２】
また、第２の発振装置において、例えば、前記Ａ／Ｄ変換器として、ノイズシェーピング型のＡ／Ｄ変換器を用いるようにしてもよい。
【００２３】
これにより、Ｄ／Ａ変換用の構成の簡素化及び部品点数の削減が可能となる。尚、Ａ／Ｄ変換器がノイズシェーピング型でなくても、デジタル信号処理部にてノイズシェーピング処理を行うことにより、同様の効果を期待できる。
【００２４】
また、第２の発振装置において、例えば、前記Ａ／Ｄ変換器の出力信号に基づいて前記デジタル信号処理部を制御することにより、前記Ｄ／Ａ変換器の出力信号を制御する制御手段を更に備えるようにしてもよい。
【００２５】
制御手段を設け、Ａ／Ｄ変換器の出力信号を参照してデジタル信号処理部を適切に制御することにより、例えば、発振装置の構成部品の特性変化などに起因する発振波形の変化を補償して発振波形を所望の波形に保つことが可能となる。これにより、発振装置の特性の向上（長期安定性の向上など）が期待できる。
【００２６】
本発明に係る第３の発振装置は、アナログの入力信号をＡ／Ｄ変換する、ノイズシェーピング型のＡ／Ｄ変換器と、前記Ａ／Ｄ変換器の出力信号をＤ／Ａ変換しつつ移相せしめ、その移相によって得られた移相信号を前記Ａ／Ｄ変換器に出力する移相手段と、前記Ａ／Ｄ変換器の出力信号を当該発振装置のデジタル出力信号として出力する出力手段と、を備え、前記Ａ／Ｄ変換器への入力信号に対する前記移相手段によるＤ／Ａ変換後の信号の利得は、１以上となっていることを特徴とする。
【００２７】
第３の発振装置によっても第１の発振装置と同様の効果を期待できる。更に、ノイズシェーピング型のＡ／Ｄ変換器の出力信号の特性を利用し、Ｄ／Ａ変換の機能を移相手段に集約することにより、更なる部品点数の削減が可能となる。
【００２８】
本発明に係る第４の発振装置は、アナログの入力信号をＡ／Ｄ変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器の出力信号に所定のデジタル信号処理を施すデジタル信号処理部と、前記デジタル信号処理部の出力信号をＤ／Ａ変換しつつ移相せしめ、その移相によって得られた移相信号を前記Ａ／Ｄ変換器に出力する移相手段と、前記Ａ／Ｄ変換器の出力信号を当該発振装置のデジタル出力信号として出力する出力手段と、を備え、前記Ａ／Ｄ変換器及び前記デジタル信号処理部の少なくとも一方において、ノイズシェーピング処理が施されており、前記Ａ／Ｄ変換器への入力信号に対する前記移相手段によるＤ／Ａ変換後の信号の利得は、１以上となっていることを特徴とする。
【００２９】
第４の発振装置によれば、第１の発振装置と同様の効果を期待できると共に、デジタル信号処理部を設けたことにより第２の発振装置と同様の効果も期待できる。更に、ノイズシェーピング処理を利用してＤ／Ａ変換の機能を移相手段に集約することにより、更なる部品点数の削減が可能となる。
【００３０】
また、第４の発振装置において、例えば、前記Ａ／Ｄ変換器の出力信号に基づいて前記デジタル信号処理部を制御することにより、前記移相手段によるＤ／Ａ変換後の信号を制御する制御手段を更に備えるようにしてもよい。
【００３１】
制御手段を設け、Ａ／Ｄ変換器の出力信号を参照してデジタル信号処理部を適切に制御することにより、例えば、発振装置の構成部品の特性変化などに起因する発振波形の変化を補償して発振波形を所望の波形に保つことが可能となる。これにより、発振装置の特性の向上（長期安定性の向上など）が期待できる。
【００３２】
また、上記の第１、第２、第３又は第４の発振装置において、具体的には例えば、前記Ａ／Ｄ変換器は、自身への入力信号をΔΣ変調してΔΣ変調信号を出力するΔΣ変調器である。
【発明の効果】
【００３３】
本発明によれば、デジタル出力信号を取り出すことのでき、且つ、特性の向上に寄与する発振装置を構成可能である。
【発明を実施するための最良の形態】
【００３４】
以下、本発明の実施の形態につき、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分の重複する説明を原則として省略する。
【００３５】
＜＜第１実施形態＞＞
まず、本発明の第１実施形態について説明する。図１は、本発明の第１実施形態に係る発振回路（発振装置）の構成ブロック図である。
【００３６】
図１の発振回路は、Ａ／Ｄ変換器１１と、Ｄ／Ａ変換器１３と、帰還回路としての移相器１４と、を有して構成される。本実施形態及び後述する各実施形態では、発振用増幅器として、デジタル増幅器を用いている。デジタル増幅器では、信号の増幅過程においてアナログからデジタルへの信号形式の変換が行われる。本実施形態では、Ａ／Ｄ変換器１１とＤ／Ａ変換器１３とによって、デジタル増幅器１０１が形成される。
【００３７】
Ａ／Ｄ変換器１１は、自身に対するアナログの入力信号を、複数ビットのデジタル信号に変換して出力する。Ｄ／Ａ変換器１３は、Ａ／Ｄ変換器１１からのデジタルの出力信号をアナログ信号に変換して出力する。
【００３８】
移相器１４は、Ｄ／Ａ変換器１３からのアナログの出力信号を受け、その信号を移相させる。即ち、Ｄ／Ａ変換器１３の出力信号の位相を変化させる。Ｄ／Ａ変換器１３の出力信号を移相させることによって得られる信号を移相信号と呼ぶ。移相器１４から出力される移相信号は、Ａ／Ｄ変換器１１への入力信号としてＡ／Ｄ変換器１１に与えられる。移相器１４は、周知の如く、電気的或いは機械的な方法を用いて、例えば、抵抗とコンデンサの組み合わせなどを用いて、Ｄ／Ａ変換器１３の出力信号の位相を変化させる。
【００３９】
このように、Ｄ／Ａ変換器１３の出力信号は、帰還回路としての移相器１４を介してＡ／Ｄ変換器１１にフィードバックされている。そして、Ａ／Ｄ変換器１１の入力信号（即ち、デジタル増幅器１０１の入力信号）に対して、Ｄ／Ａ変換器１３の出力信号（即ち、デジタル増幅器１０１の出力信号）は増幅されている。このため、フィードバックループ内の利得（ループゲイン）は１以上となる。
【００４０】
例えば、Ａ／Ｄ変換器１１によって０〜５Ｖ（ボルト）のアナログ信号を０〜２５５の値を有するデジタル信号に変換させ、Ｄ／Ａ変換器１３によって０〜２５５の値を有するデジタル信号を０〜１０Ｖのアナログ信号に変換させることによって、上記の増幅は実現される。
【００４１】
また、移相器１４は、フィードバックループ内をひと回りしたときの位相の変化が３６０度以上となるように、自身への入力信号（本実施形態において、Ｄ／Ａ変換器１３の出力信号）を移相させる。これにより、発振条件が成立し、例えば、発振回路のアナログ出力信号として、移相器１４からアナログの正弦波発振信号が得られる。
【００４２】
また、図１において、Ａ／Ｄ変換器１１の出力信号は、発振回路のデジタル出力信号として、端子１６を介して発振回路の外部に導かれる。
【００４３】
移相器１４は、不要な周波数の信号を減衰させるフィルタとしての機能も有する。このため、Ｄ／Ａ変換器１３にて発生した白色雑音（量子化誤差に起因する雑音など）や高調波は、移相器１４のフィルタ効果により、その周波数が発振周波数（発振回路の発振信号の周波数）より離れるほど軽減されるように作用する。即ち、Ｄ／Ａ変換器の出力信号を移相器を介してＡ／Ｄ変換器へと戻す構成を採用することにより、Ｄ／Ａ変換器にて不可避的に生じる雑音等の抑制効果を得ることができ、結果として、特性の優れた発振信号を得ることが可能となる。
【００４４】
また、Ａ／Ｄ変換器１１とＤ／Ａ変換器１３によってデジタル増幅器１０１が形成されるが、Ａ／Ｄ変換器１１の動作基準電圧および（又は）Ｄ／Ａ変換器１３の動作基準電圧を変化させることにより、デジタル増幅器１０１の増幅率を変更することが可能である。増幅率の変更を実現する際において、アナログ信号系に可変抵抗素子を設ける必要が無いので、従来の増幅率可変型のアナログ増幅器に比べて、低歪みの増幅率可変型の増幅器を実現できる。
【００４５】
尚、Ａ／Ｄ変換器１１の動作基準電圧（リファレンス電圧）とは、Ａ／Ｄ変換器１１における入力信号と出力信号の関係を定める電圧であり、Ｄ／Ａ変換器１３の動作基準電圧（リファレンス電圧）とは、Ｄ／Ａ変換器１３における入力信号と出力信号の関係を定める電圧である。Ａ／Ｄ変換器１１において、動作基準電圧を変化させれば、同一の入力信号に対する出力信号は変化する。Ｄ／Ａ変換器１３において、動作基準電圧を変化させれば、同一の入力信号に対する出力信号は変化する。
【００４６】
＜＜第２実施形態＞＞
次に、本発明の第２実施形態を、図２を参照して説明する。図２は、本発明の第２実施形態に係る発振回路の構成ブロック図である。
【００４７】
図２の発振回路は、Ａ／Ｄ変換器１１ａと、Ｄ／Ａ変換器１３ａと、帰還回路としての移相器１４と、を有して構成される。Ａ／Ｄ変換器１１ａとＤ／Ａ変換器１３ａとによって、デジタル増幅器１０２が形成される。
【００４８】
本実施形態におけるＡ／Ｄ変換器１１ａは、ノイズシェーピング型のＡ／Ｄ変換器となっており、これによって、デジタル増幅器１０２は、ノイズシェーピング型のデジタル増幅器となっている。
【００４９】
具体的には例えば、Ａ／Ｄ変換器１１ａは、Ａ／Ｄ変換器１１ａへのアナログの入力信号をΔΣ変調することにより、量子化雑音が高い周波数ほど多く分布するような変調信号、即ちノイズシェーピングされたΔΣ変調信号を出力する。この場合、Ａ／Ｄ変換器１１ａは、ΔΣ変調器と呼ぶこともできる。ΔΣ変調により、所定のサンプリング周波数の周期を単位パルス幅として、Ａ／Ｄ変換器１１ａへのアナログの入力信号を、その振幅に大きさに応じてパルス密度変調（ＰＤＭ）する。これによって得られるΔΣ変調信号は、１ビットのＰＤＭ（パルス密度変調）信号であり、デジタル信号でありながら、アナログ信号成分（アナログ信号波形）をそのまま内包しているため、それをアナログ信号と解釈することもできる。この１ビットのＰＤＭ信号は、オーディオ装置などに良く用いられる、所謂１ビット信号（１ビットデジタル信号）である。
【００５０】
Ｄ／Ａ変換器１３ａは、Ａ／Ｄ変換器１１ａの出力信号をアナログ信号に変換して出力する。Ａ／Ｄ変換器１１ａをノイズシェーピング型のＡ／Ｄ変換器とすることにより、Ｄ／Ａ変換器１３ａを、デジタル信号に内包されたアナログ信号成分を抽出するローパスフィルタにて形成することが可能となる。
【００５１】
図１０に、Ｄ／Ａ変換器１３ａとして利用可能なＤ／Ａ変換器の内部回路例を示す。図１０に示すＤ／Ａ変換器は、直流電圧を出力する電源２１と、ＦＥＴ（電界効果トランジスタ）などから形成されるスイッチング素子２２と、抵抗２３と、コンデンサ２４と、ＰＤＭ信号を当該Ｄ／Ａ変換器への入力信号として受ける入力端子２５と、当該Ｄ／Ａ変換器の出力信号が現われる出力端子２６と、を有して構成される。
【００５２】
スイッチング素子２２は、第１端子２２ａ及び第２端子２２ｂと、入力端子２５に与えられたＰＤＭ信号に応じて第１端子２２ａ又は第２端子２２ｂに択一的に接続される共通端子２２ｃと、を有する。ＰＤＭ信号が正となるタイミングにおいて、共通端子２２ｃは第１端子２２ａに接続され、ＰＤＭ信号が負となるタイミングにおいて、共通端子２２ｃは第２端子２２ｂに接続される。
【００５３】
電源２１からの正の出力電圧は第１端子２２ａに与えられており、電源２１からの負の出力電圧は第２端子２２ｂに与えられている。共通端子２２ｃは、抵抗２３を介してコンデンサ２４の一端と出力端子２６に共通接続されている。コンデンサ２４の他端は、図１０のＤ／Ａ変換器の基準電位点に接続されている。
【００５４】
図１０に示すＤ／Ａ変換器を、図２のＤ／Ａ変換器１３ａとして用いる場合、入力端子２５へのＰＤＭ信号は、Ａ／Ｄ変換器１１ａから供給される。また、図１０の電源２１及びスイッチング素子２２をＡ／Ｄ変換器１１ａに持たせ、共通端子２２ｃに現われる電圧を、Ａ／Ｄ変換器１１ａの出力信号とするようにしてもよい。この場合、Ｄ／Ａ変換器１３ａを、抵抗とコンデンサのみ（例えば、抵抗２３及びコンデンサ２４）によって形成することも可能となる。
【００５５】
そして、Ａ／Ｄ変換器１１ａの入力信号に対して、Ｄ／Ａ変換器１３ａの出力信号が増幅されるように、Ａ／Ｄ変換器１１ａ及びＤ／Ａ変換器１３ａは構成されている。例えば、Ａ／Ｄ変換器１１ａの入力信号に対して、Ｄ／Ａ変換器１３ａの出力信号が増幅されるように、電源２１の出力電圧の大きさを設定しておく。これにより、フィードバックループ内の利得（ループゲイン）は１以上となる。尚、電源２１の出力電圧の大きさを変更可能としておいてもよい。
【００５６】
移相器１４は、Ｄ／Ａ変換器１３ａの出力信号を移相させた移相信号をＡ／Ｄ変換器１１ａに与える。この際、移相器１４は、フィードバックループ内をひと回りしたときの位相の変化が３６０度以上となるように、自身への入力信号を移相させる。これにより、発振条件が成立し、例えば、発振回路のアナログ出力信号として、移相器１４からアナログの正弦波発振信号が得られる。
【００５７】
また、図２において、Ａ／Ｄ変換器１１ａの出力信号は、発振回路のデジタル出力信号として、端子１６を介して発振回路の外部に導かれる。
【００５８】
図２の発振回路においても、図１の発振回路と同様の効果が得られる。更に、Ａ／Ｄ変換器をノイズシェーピング型とすることにより、Ｄ／Ａ変換器を、デジタル信号に内包されたアナログ信号成分を抽出するローパスフィルタにて形成することが可能となる。つまり、Ｄ／Ａ変換器として特殊な半導体素子（専用部品）を用いる必要が無く、構成の簡素化及び部品点数の削減が可能となる。
【００５９】
＜＜第３実施形態＞＞
また、Ｄ／Ａ変換器として機能するローパスフィルタを、デジタル増幅器外に位置する移相器に集約するようにしてもよい。これにより、更に、部品点数を削減することが可能となる。この集約に関する変形を施した第２実施形態の変形例を、第３実施形態として説明する。
【００６０】
図３は、本発明の第３実施形態に係る発振回路の構成ブロック図である。図３の発振回路は、Ａ／Ｄ変換器１１ａと、帰還回路としての移相器１４ａと、を有して構成される。Ａ／Ｄ変換器１１ａによって、デジタル増幅器１０３が形成される。本実施形態において、Ａ／Ｄ変換器１１ａの出力信号（ΔΣ変調信号）は、直接、移相器１４ａに与えられる。
【００６１】
図１１に、移相器１４ａの内部回路例を示す。図１１に示す移相器は、位相反転器（インバータ）３１と、抵抗３２及びコンデンサ３３から成る第１のローパスフィルタと、抵抗３４及びコンデンサ３５から成る第２のローパスフィルタと、抵抗３６及びコンデンサ３７から成る第３のローパスフィルタと、を有する。第１、第２及び第３のローパスフィルタは、カスケード接続され、それらは３次のローパスフィルタを形成する。
【００６２】
位相反転器３１は、Ａ／Ｄ変換器１１ａの出力信号（ΔΣ変調信号）を受け、その位相を１８０度変化させる。位相反転器３１の出力信号は、第１、第２及び第３のローパスフィルタを介してＡ／Ｄ変換器１１ａに与えられる。第１、第２及び第３のローパスフィルタにおいて、位相反転器３１の出力信号の高域成分が除去されることによってＤ／Ａ変換が行われる一方で、これと同時に信号が移相される。
【００６３】
また、Ａ／Ｄ変換器１１ａの入力信号に対する移相器１４ａにおけるＤ／Ａ変換後の信号（即ち、移相器１４ａの出力信号）の利得が１以上となるように、Ａ／Ｄ変換器１１ａ及び移相器１４ａは構成されている。例えば、その利得が１以上となるように、Ａ／Ｄ変換器１１ａ及び位相反転器３１の出力信号の電圧振幅を設定しておく。これにより、フィードバックループ内の利得（ループゲイン）は１以上となる。尚、周知の如く、移相器の挿入損失を補った上での系全体の利得が限りなく１に近いことが安定な正弦波の発生条件となる。従って、本実施形態を含む全ての実施形態において、Ａ／Ｄ変換器（１１又は１１ａ）の入力信号に対する移相器（１４又は１４ａ）の出力信号の利得を、限りなく１に近い１以上の値とすることが望ましい。
【００６４】
加えて、移相器１４ａは、フィードバックループ内をひと回りしたときの位相の変化が３６０度以上となるように、自身への入力信号を移相させる。これにより、発振条件が成立し、例えば、発振回路のアナログ出力信号として、移相器１４ａからアナログの正弦波発振信号が得られる。
【００６５】
また、図３において、Ａ／Ｄ変換器１１ａの出力信号は、発振回路のデジタル出力信号として、端子１６を介して発振回路の外部に導かれる。
【００６６】
＜＜第４実施形態＞＞
また、図１の発振回路における、Ａ／Ｄ変換器１１とＤ／Ａ変換器１３の間にデジタル信号処理回路を挿入するようにしてもよい。この挿入を施した第１実施形態の変形例を、第４実施形態として説明する。
【００６７】
図４は、本発明の第４実施形態に係る発振回路の構成ブロック図である。図４の発振回路は、Ａ／Ｄ変換器１１と、デジタル信号処理回路１２と、Ｄ／Ａ変換器１３と、帰還回路としての移相器１４と、を有して構成される。Ａ／Ｄ変換器１１と、デジタル信号処理回路１２と、Ｄ／Ａ変換器１３と、によって、デジタル増幅器１０４が形成される。デジタル信号処理回路１２を除き、図４の発振回路の構成要素の動作は、図１のそれらと同様である。
【００６８】
図４において、Ａ／Ｄ変換器１１は、自身に対するアナログの入力信号を、複数ビットのデジタル信号に変換して出力する。デジタル信号処理回路１２は、Ａ／Ｄ変換器１１の出力信号に所定のデジタル信号処理を加え、このデジタル信号処理後のデジタル信号をＤ／Ａ変換器１３に出力する。Ｄ／Ａ変換器１３は、デジタル信号処理回路１２の出力信号をアナログ信号に変換して出力する。移相器１４は、Ｄ／Ａ変換器１３の出力信号を移相させた移相信号をＡ／Ｄ変換器１１に与える。
【００６９】
また、図１の発振回路と同様、図４の発振回路において、Ａ／Ｄ変換器１１の入力信号に対してＤ／Ａ変換器１３の出力信号は増幅されている。このため、フィードバックループ内の利得（ループゲイン）は１以上となる。加えて、移相器１４は、フィードバックループ内をひと回りしたときの位相の変化が３６０度以上となるように、自身への入力信号を移相させる。これにより、発振条件が成立し、例えば、発振回路のアナログ出力信号として、移相器１４からアナログの正弦波発振信号が得られる。また、図４において、Ａ／Ｄ変換器１１の出力信号は、発振回路のデジタル出力信号として、端子１６を介して発振回路の外部に導かれる。
【００７０】
デジタル信号処理回路１２を設けることにより、アナログ回路では、通常、実現困難な機能をも実現することができ、発振回路の構成の自由度が向上する。
【００７１】
例えば、Ａ／Ｄ変換器１１からの信号をＤ／Ａ変換器１３に伝達する信号ラインに、信号を係数倍するための乗算器（不図示）を挿入することにより、Ａ／Ｄ変換器１１からの信号を係数倍してからＤ／Ａ変換器１３に与えるようにする。これにより、Ａ／Ｄ変換器１１の入力信号に対する、Ｄ／Ａ変換器１３の出力信号の増幅率を、上記の係数の値を変更することによって制御可能（変更可能）となる。上記の乗算器は、デジタル信号処理回路１２に設けられる。
【００７２】
また、増幅率の変更だけに限らず、デジタル信号処理回路１２にて非線形処理を含めた波形処理を実施することもでき、所望の発振波形を得るためにデジタル信号処理回路１２を有効に用いることが可能である。例えば、上記の信号ラインに信号を遅延させるための遅延器（不図示）を挿入することにより、時間遅れ要素を実現することができる。これによって、発振回路の発振周期を遅く（即ち、発振周波数を低く）することができる。上記の遅延器は、デジタル信号処理回路１２に設けられる。また例えば、入力信号の極性に応じた信号を出力する極性判別処理、信号処理系で生じる歪みの補正処理などの波形処理を実現することもできる。
【００７３】
＜＜第５実施形態＞＞
図１の発振回路を図４の発振回路に変形したのと同様に、第２実施形態に係る図２の発振回路に、デジタル信号処理回路を設けることも可能である。図２の発振回路の変形例を示す実施形態として、第５実施形態を説明する。
【００７４】
図５は、本発明の第５実施形態に係る発振回路の構成ブロック図である。図５の発振回路は、Ａ／Ｄ変換器１１ａと、デジタル信号処理回路１２ａと、Ｄ／Ａ変換器１３ａと、帰還回路としての移相器１４と、を有して構成される。Ａ／Ｄ変換器１１ａと、デジタル信号処理回路１２ａと、Ｄ／Ａ変換器１３ａと、によって、デジタル増幅器１０５が形成される。デジタル信号処理回路１２ａを除き、図５の発振回路の構成要素の動作は、図２のそれらと同様である。
【００７５】
図５において、Ａ／Ｄ変換器１１ａは、ノイズシェーピング型のＡ／Ｄ変換器となっている。具体的には例えば、Ａ／Ｄ変換器１１ａは、Ａ／Ｄ変換器１１ａへのアナログの入力信号をΔΣ変調することにより、ノイズシェーピングされたΔΣ変調信号を出力する。デジタル信号処理回路１２ａは、Ａ／Ｄ変換器１１ａの出力信号に所定のデジタル信号処理を加え、このデジタル信号処理後のデジタル信号をＤ／Ａ変換器１３ａに出力する。Ｄ／Ａ変換器１３ａは、デジタル信号処理回路１２ａの出力信号をアナログ信号に変換して出力する。移相器１４は、Ｄ／Ａ変換器１３ａの出力信号を移相させた移相信号をＡ／Ｄ変換器１１ａに与える。
【００７６】
また、図２の発振回路と同様、図５の発振回路において、Ａ／Ｄ変換器１１ａの入力信号に対してＤ／Ａ変換器１３ａの出力信号は増幅されている。このため、フィードバックループ内の利得（ループゲイン）は１以上となる。加えて、移相器１４は、フィードバックループ内をひと回りしたときの位相の変化が３６０度以上となるように、自身への入力信号を移相させる。これにより、発振条件が成立し、例えば、発振回路のアナログ出力信号として、移相器１４からアナログの正弦波発振信号が得られる。また、図５において、Ａ／Ｄ変換器１１ａの出力信号は、発振回路のデジタル出力信号として、端子１６を介して発振回路の外部に導かれる。
【００７７】
ノイズシェーピング型のＡ／Ｄ変換器を用いることにより、周知の如く（オーバーサンプリング技術により）、量子化雑音が所定の目的信号帯域から高い周波数帯域に追いやられ、これによって、Ｄ／Ａ変換器として機能するローパスフィルタの構成を簡素化することが可能となる。しかしながら、現実的には、Ａ／Ｄ変換器の動作速度の向上には限りがあるため、Ａ／Ｄ変換器のノイズシェーピング処理では、不十分な場合がある。
【００７８】
このような場合、デジタル信号処理回路１２ａ内に設けられたデジタルフィルタ（不図示）にて急峻な減衰特性を有するローパスフィルタを実現し、目的信号帯域外の量子化雑音成分を除去した上で、更に高い周波数帯域に量子化雑音を押しやるノイズシェーピング処理を行う。これにより、アナログ信号処理段におけるローパスフィルタの構成、即ち、Ｄ／Ａ変換器１３ａの構成をより簡素化することが可能となる。
【００７９】
デジタル信号処理回路１２ａにおけるノイズシェーピング処理は、典型的にはΔΣ変調により実現され、デジタル信号処理回路１２ａの出力信号は、１ビットのパルス密度変調信号として表現されたΔΣ変調信号となる。但し、デジタル信号処理回路１２ａにおけるノイズシェーピング処理を、ＰＷＭ（パルス幅変調）など、様々な他の変調方式を採用することによっても実現可能である。
【００８０】
尚、デジタル信号処理回路１２ａにてノイズシェーピング処理を実施する場合は、Ａ／Ｄ変換器１１ａを、図４のＡ／Ｄ変換器１１と同様、複数ビットのデジタル信号を出力するＡ／Ｄ変換器とすることもできる。また、Ａ／Ｄ変換器１１ａにてノイズシェーピング処理を実施する場合は、デジタル信号処理回路１２ａによるノイズシェーピング処理を省略することも可能である。
【００８１】
また、デジタル信号処理回路１２ａに、図４のデジタル信号処理回路１２と同様の機能（乗算器や遅延器の機能）を備えさせることも可能であり、これによって、第４実施形態に係る発振回路と同様の効果が得られる。
【００８２】
＜＜第６実施形態＞＞
図１（図２）の発振回路を図４（図５）の発振回路に変形したのと同様に、第３実施形態に係る図３の発振回路を変形することも可能である。図３の発振回路の変形例を示す実施形態として、第６実施形態を説明する。
【００８３】
図６は、本発明の第６実施形態に係る発振回路の構成ブロック図である。図６の発振回路は、Ａ／Ｄ変換器１１ａと、デジタル信号処理回路１２ａと、帰還回路としての移相器１４ａと、を有して構成される。Ａ／Ｄ変換器１１ａと、デジタル信号処理回路１２ａと、によって、デジタル増幅器１０６が形成される。デジタル信号処理回路１２ａを除き、図６の発振回路の構成要素の動作は、図３のそれらと同様である。デジタル信号処理回路１２ａは、図５のそれと同様のものである。
【００８４】
本実施形態において、デジタル信号処理回路１２ａの出力信号は、直接、移相器１４ａに与えられる。図６の移相器１４ａは、図３におけるそれと同様に構成されており、移相器１４ａにおいて、デジタル信号処理回路１２ａの出力信号のＤ／Ａ変換が行われつつ、信号の移相が行われる。つまり、図５のＤ／Ａ変換器１３ａとして機能するローパスフィルタが、移相器１４ａに集約されている。そして、デジタル信号処理回路１２ａのデジタル信号処理（具体的には、ノイズシェーピング処理）により、移相器１４ａにおけるローパスフィルタの機能に対する要求を緩和することができる。
【００８５】
換言すれば、デジタル信号処理回路を設けたことに伴い、ローパスフィルタの機能に対する要求（減衰の急峻性など）が緩和され、結果として、ローパスフィルタを移相器に集約することが可能となる、とも言える。
【００８６】
図６においても、移相器１４ａの出力信号（移相信号）は、Ａ／Ｄ変換器１１ａに与えられる。そして、図３の発振回路と同様、図６の発振回路において、Ａ／Ｄ変換器１１ａの入力信号に対する移相器１４ａにおけるＤ／Ａ変換後の信号（即ち、移相器１４ａの出力信号）の利得は１以上とされる。つまり、フィードバックループ内の利得（ループゲイン）は１以上となる。加えて、移相器１４ａは、フィードバックループ内をひと回りしたときの位相の変化が３６０度以上となるように、自身への入力信号を移相させる。これにより、発振条件が成立し、例えば、発振回路のアナログ出力信号として、移相器１４ａからアナログの正弦波発振信号が得られる。また、図６において、Ａ／Ｄ変換器１１ａの出力信号は、発振回路のデジタル出力信号として、端子１６を介して発振回路の外部に導かれる。
【００８７】
＜＜第７実施形態＞＞
図４の発振回路に、デジタル信号処理回路におけるデジタル信号処理の内容を制御する制御回路を追加するようにしてもよい。図４の発振回路に制御回路を追加した実施形態を、第７実施形態として説明する。
【００８８】
図７は、本発明の第７実施形態に係る発振回路の構成ブロック図である。図７の発振回路は、制御回路１５が追加されている点において図４の発振回路と相違しており、その他の点において、図４と図７の発振回路は同様である。両者の相違点に着目して説明を行う。
【００８９】
制御回路１５は、発振信号を生成するためのループの外に設けられた、発振回路の出力信号波形を観測するための波形観測手段を含む。制御回路１５は、発振回路の出力信号の波形を観測しながら、それが所望の波形に保たれるように、デジタル信号処理回路１２を制御する。
【００９０】
具体的には、図７の発振回路において、制御回路１５は、Ａ／Ｄ変換器１１の出力信号を参照し、この出力信号に基づいてデジタル信号処理回路１２による信号処理の内容を制御する。これによって、Ｄ／Ａ変換器１３の出力信号が制御される。これによって、移相器１４の出力信号、或いは、Ａ／Ｄ変換器１１の出力信号が制御される、とも言える。
【００９１】
この制御回路１５による制御を実施することにより、様々な点において、発振回路の特性向上が見込める。ここにおける特性には、振幅安定度、周波数安定度、高調波特性安定度などが含まれる。ここで、高調波特性安定度とは、時間経過と共に発振信号内の高調波成分が増加していかないかを表す指標である。
【００９２】
例えば、制御回路１５は、発振信号の振幅の基準としての所定の基準電圧と、Ａ／Ｄ変換器１１の出力信号を基にして得られる発振信号（例えば、移相器１４から出力される正弦波発振信号）の振幅電圧と、を逐次比較し、両者が等しくなる状態が保たれるように、デジタル信号処理回路１２を制御する。例えば、デジタル信号処理回路１２に設けられた上記乗算器（第４実施形態参照）における係数を必要に応じて変更することにより、両者を等しく保つ。また、両者が等しくなる状態が保たれるように、Ａ／Ｄ変換器１１の動作基準電圧および（又は）Ｄ／Ａ変換器１３の動作基準電圧を制御するようにしてもよい。これらの制御を実施することにより、発振回路の振幅安定度が向上する。
【００９３】
また例えば、図７の発振回路を、正弦波発振信号を生成するための正弦波発振回路として機能させる場合を考える。この場合、制御回路１５は、Ａ／Ｄ変換器１１の出力信号を基にして得られる発振信号（例えば、移相器１４から出力される正弦波発振信号）の歪み率を観測し、歪み率が増加した場合には、この増加を抑制すべく、デジタル信号処理回路１２を制御することによってデジタル増幅器１０４の増幅率を減少させる。これによって歪み率を低下させることが可能となる。
【００９４】
また例えば、制御回路１５は、発振周波数（発振信号の周波数）の基準としての所定の基準周波数と、Ａ／Ｄ変換器１１の出力信号を基にして得られる発振周波数（例えば、移相器１４から出力される正弦波発振信号の周波数）と、を逐次比較し、両者が等しくなる状態が保たれるように、デジタル信号処理回路１２を制御する。例えば、デジタル信号処理回路１２に設けられた上記遅延器（第４実施形態参照）による信号の遅延量を必要に応じて変更することにより、両者を等しく保つ。或いは例えば、発振周波数が基準周波数よりも高くなった場合、デジタル信号処理回路１２に設けられた上記遅延器を機能させて、発振周波数を低下させる。これらの制御を実施することにより、発振回路の周波数安定度が向上する。
【００９５】
また例えば、制御回路１５は、Ａ／Ｄ変換器１１の出力信号を基にして得られる発振信号（例えば、移相器１４から出力される正弦波発振信号）の波形を観測し、発振信号に含まれる高調波成分を監視する。そして、その高調波成分が増加した場合には、例えばデジタル信号処理回路１２を制御することによって、デジタル増幅器１０４の増幅率を制御し、これによって高調波成分を低減させる。また、デジタル信号処理回路１２の信号処理における非線形性が原因で高調波成分が生じているなら、それを補正する処理をデジタル信号処理回路１２に実施させる。例えば、その非線形性の逆の特性を信号に重畳する。これは、例えば、ＤＳＰ（Digital Signal Processor）による畳み込み演算などで実現される。これらの制御を実施することにより、高調波特性安定度が向上し、雑音特性も高まる。
【００９６】
＜＜第８実施形態＞＞
図４の発振回路に制御回路１５を追加して図７の発振回路を構成したのと同様に、図５の発振回路に、同様の制御回路を追加するようにしてもよい。図５の発振回路に、制御回路を追加した実施形態を、第８実施形態として説明する。
【００９７】
図８は、本発明の第８実施形態に係る発振回路の構成ブロック図である。図８の発振回路は、制御回路１５が追加されている点において図５の発振回路と相違しており、その他の点において、図５と図８の発振回路は同様である。
【００９８】
図８の発振回路に設けられた制御回路１５は、図７の制御回路１５と同様の機能を有しており、第７実施形態にて説明した事項は、矛盾なき限り、全て本実施形態にも適用される。勿論、第７実施形態にて説明した事項を本実施形態に適用する場合、符号１１と１１ａの相違、符号１２と１２ａの相違、符号１３と１３ａの相違、符号１０４と１０５の相違は、適宜無視される。
【００９９】
＜＜第９実施形態＞＞
図４の発振回路に制御回路１５を追加して図７の発振回路を構成したのと同様に、図６の発振回路に、同様の制御回路を追加するようにしてもよい。図６の発振回路に、制御回路を追加した実施形態を、第９実施形態として説明する。
【０１００】
図９は、本発明の第９実施形態に係る発振回路の構成ブロック図である。図９の発振回路は、制御回路１５が追加されている点において図６の発振回路と相違しており、その他の点において、図６と図９の発振回路は同様である。
【０１０１】
図９の発振回路に設けられた制御回路１５は、図７の制御回路１５と同様の機能を有しており、第７実施形態にて説明した事項は、矛盾なき限り、全て本実施形態にも適用される。勿論、第７実施形態にて説明した事項を本実施形態に適用する場合、符号１１と１１ａの相違、符号１２と１２ａの相違、符号１４と１４ａの相違、符号１０４と１０６の相違は、適宜無視される。
【０１０２】
＜＜各実施形態の共通事項など＞＞
以下に、上述した各実施形態の共通事項などを説明する。
【０１０３】
上述の各実施形態の発振回路から得られるデジタル出力信号は、安定したデジタル発振信号として様々な形で利用される。例えば、電子楽器、実験用信号発生器などに利用される。また、デジタル出力信号が複数ビットのデジタル信号である場合、それを計算機に対して直接供給できる、或いは、デジタルオーディオインターフェースに乗せやすいなどの利点がある。また、デジタル出力信号が１ビットのＰＤＭ信号である場合は、そのデジタル出力信号にてスイッチング回路を駆動することにより、高効率の増幅器（電力増幅器）を形成することが可能となる。
【０１０４】
移相器（１４及び１４ａ）は、不要な周波数の信号を減衰させるフィルタとしての機能も有する。このため、Ｄ／Ａ変換器やデジタル信号処理回路にて発生した白色雑音（量子化誤差に起因する雑音など）や高調波は、移相器のフィルタ効果により、その周波数が発振周波数より離れるほど（図１１の移相器においては、その周波数が高いほど）軽減されるように作用する。即ち、Ｄ／Ａ変換器（及びデジタル信号処理回路）と移相器を従属接続し、移相器の出力信号をＡ／Ｄ変換器に戻す構成を採用することにより、Ｄ／Ａ変換器（及びデジタル信号処理回路）にて不可避的に生じる雑音等の抑制効果を得ることができ、結果として、特性の優れた発振信号を得ることが可能となる。
【０１０５】
また、デジタル増幅器の内部にてノイズシェーピング処理を実施し、１ビット信号に代表されるノイズシェーピング・ビットストリーム信号にて信号処理を行うことにより、ノイズシェーピング・ビットストリーム信号がデジタル信号でありながらアナログ信号の成分（アナログ信号波形）を内包するという特性を生かし、Ｄ／Ａ変換機能を単なるローパスフィルタで実現することも可能となる。この結果、Ｄ／Ａ変換器を実現するための専用部品（比較器など）を省略することも可能となり、構成が簡素化されると共に部品点数の削減が図られる。
【０１０６】
また、発振回路の構成要素である移相器は一般的にコンデンサと抵抗により構成され、その構成回路は、ローパスフィルタと略同じである。それ故、ノイズシェーピング・ビットストリーム信号を扱う場合、Ｄ／Ａ変換機能を実現するためのローパスフィルタを移相器に持たせて、更なる部品点数の削減を図ることもできる。
【０１０７】
また、本発明に係る発振回路（発振装置）を、様々な種類の発振回路として構成することが可能である。例えば、移相型発振回路として構成することも可能であり、ウィーンブリッジ発振回路として構成することも可能である。ウィーンブリッジ発振回路では帰還回路としてバンドパスフィルタが用いられるため、このバンドパスフィルタに、Ｄ／Ａ変換機能を実現するためのローパスフィルタとしての機能を担わせるとよい。
【０１０８】
また、発振回路のフィードバックループ（帰還ループ）内にデジタル信号で処理される区間があることから、その部分にデジタル信号処理回路を挿入することができる。これにより、アナログ回路では、通常、実現困難な機能をも実現することができ、発振回路の構成の自由度が向上する。
【０１０９】
また、発振回路の出力信号を観測し、その観測結果に基づいてデジタル増幅器の特性を変化させる制御回路を設けることにより、アナログ発振回路としての特性を変化させることができる。該制御回路による適切な制御によって、様々な特性の向上が図られる。
【図面の簡単な説明】
【０１１０】
【図１】本発明の第１実施形態に係る発振回路の構成ブロック図である。
【図２】本発明の第２実施形態に係る発振回路の構成ブロック図である。
【図３】本発明の第３実施形態に係る発振回路の構成ブロック図である。
【図４】本発明の第４実施形態に係る発振回路の構成ブロック図である。
【図５】本発明の第５実施形態に係る発振回路の構成ブロック図である。
【図６】本発明の第６実施形態に係る発振回路の構成ブロック図である。
【図７】本発明の第７実施形態に係る発振回路の構成ブロック図である。
【図８】本発明の第８実施形態に係る発振回路の構成ブロック図である。
【図９】本発明の第９実施形態に係る発振回路の構成ブロック図である。
【図１０】図２のＤ／Ａ変換器として利用可能なＤ／Ａ変換器の内部回路例を示す図である。
【図１１】図３の移相器の内部回路例を示す図である。
【符号の説明】
【０１１１】
１１、１１ａ  Ａ／Ｄ変換器
１２、１２ａ  デジタル信号処理回路
１３、１３ａ  Ｄ／Ａ変換器
１４、１４ａ  移相器
１５  制御回路
１６  端子
１０１〜１０６  デジタル増幅器
【図１】
2008011049.tif 000003
【図２】
2008011049.tif 000004
【図３】
2008011049.tif 000005
【図４】
2008011049.tif 000006
【図５】
2008011049.tif 000007
【図６】
2008011049.tif 000008
【図７】
2008011049.tif 000009
【図８】
2008011049.tif 000010
【図９】
2008011049.tif 000011
【図１０】
2008011049.tif 000012
【図１１】
2008011049.tif 000013