(57)【要約】【課題】装置全体の高速動作を実現しつつ、多様性に富んだ動作が可能なスイッチング電源装置を提供する。【解決手段】変圧用のインダクタＬ１，Ｌ２およびスイッチング素子Ｓ１，Ｓ２を含む複数の電圧変換部２１，２２を、互いに並列接続させる。また、それらの相互間に双方向スイッチ部３を設ける。制御部４によって、電圧変換部２１，２２および双方向スイッチ部３の動作を制御するようにする。スイッチング電源装置全体の動作周波数がスイッチング素子Ｓ１，Ｓ２のスイッチング周波数に対して２倍となりうる。また、Ｓ１，Ｓ２のスイッチング損失が低減されるなど、多様な動作が実現されうる。【選択図】図１
2008011691.tif 000002
【特許請求の範囲】
【請求項１】
それぞれが変圧インダクタ、整流素子および主スイッチング素子を含んで構成されると共に互いに並列に接続された複数の変圧チョッパ回路と、
前記複数の変圧チョッパ回路の相互間に設けられた補助スイッチング素子と、
前記主スイッチング素子および前記補助スイッチング素子の動作を制御する制御手段と
を備えたことを特徴とするスイッチング電源装置。
【請求項２】
各変圧チョッパ回路において、前記変圧インダクタ、前記整流素子および前記主スイッチング素子の各一端同士は共通接続点で共通に接続され、
前記補助スイッチング素子は、一の変圧チョッパ回路の共通接続点と他の変圧チョッパ回路の共通接続点との間に接続されている
ことを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記補助スイッチング素子は、
互いに逆向きに直接接続された一対の半導体スイッチング素子と、
前記各半導体スイッチング素子と逆並列に接続されたダイオードと
を含んで構成されている
ことを特徴とする請求項１または請求項２に記載のスイッチング電源装置。
【請求項４】
前記一対の半導体スイッチング素子の相互接続点と各変圧チョッパ回路における前記変圧インダクタの他端同士との間に接続された共振経路をさらに備えた
ことを特徴とする請求項３に記載のスイッチング電源装置。
【請求項５】
前記複数の変圧チョッパ回路における前記主スイッチング素子および前記整流素子のうちの少なくとも１つに並列接続された容量素子と、
前記共振経路上に配設され、前記容量素子と共に共振回路を構成する共振用インダクタとを備えた
ことを特徴とする請求項４に記載のスイッチング電源装置。
【請求項６】
前記共振経路に蓄えられたエネルギーを放出する放出経路を備えた
ことを特徴とする請求項４または請求項５のいずれか１項に記載のスイッチング電源装置。
【請求項７】
各変圧チョッパ回路は、一対の入力端子および一対の出力端子を備え、
各変圧チョッパ回路において、前記変圧インダクタの他端は前記一対の入力端子のうちの一方に接続され、前記整流素子の他端は前記一対の出力端子のうちの一方に接続され、前記主スイッチング素子の他端は前記一対の入力端子のうちの他方および前記一対の出力端子のうちの他方に接続されている
ことを特徴とする請求項２ないし請求項６のいずれか１項に記載のスイッチング電源装置。
【請求項８】
各変圧チョッパ回路は、一対の入力端子および一対の出力端子を備え、
各変圧チョッパ回路において、前記主スイッチング素子の他端は前記一対の入力端子のうちの一方に接続され、前記整流素子の他端は前記一対の入力端子のうちの他方および前記一対の出力端子のうちの他方に接続され、前記変圧インダクタの他端は前記一対の出力端子のうちの一方に接続されている
ことを特徴とする請求項２ないし請求項６のいずれか１項に記載のスイッチング電源装置。
【請求項９】
各変圧チョッパ回路は、一対の入力端子および一対の出力端子を備え、
各変圧チョッパ回路において、前記主スイッチング素子の他端は前記一対の入力端子のうちの一方に接続され、前記整流素子の他端は前記一対の出力端子のうちの一方に接続され、前記変圧インダクタの他端は前記一対の入力端子のうちの他方および前記一対の出力端子のうちの他方に接続されている
ことを特徴とする請求項２ないし請求項６のいずれか１項に記載のスイッチング電源装置。
【請求項１０】
前記制御手段は、前記主スイッチング素子を各変圧チョッパ回路間で互いに異なる位相となるように順次動作させる
ことを特徴とする請求項１ないし請求項９のいずれか１項に記載のスイッチング電源装置。
【請求項１１】
前記制御手段は、前記主スイッチング素子および前記補助スイッチング素子がいずれもオン状態にあるとき、主スイッチング素子と補助スイッチング素子とをずらしてオフ状態にする
ことを特徴とする請求項１ないし請求項１０のいずれか１項に記載のスイッチング電源装置。
【請求項１２】
前記制御手段は、前記主スイッチング素子および前記補助スイッチング素子がいずれもオン状態にあるとき、主スイッチング素子よりも補助スイッチング素子のほうが先にオフ状態となるように制御する
ことを特徴とする請求項１１に記載のスイッチング電源装置。
【請求項１３】
前記制御手段は、前記主スイッチング素子および前記補助スイッチング素子がいずれもオン状態にあるとき、主スイッチング素子よりも補助スイッチング素子のほうが後にオフ状態となるように制御する
ことを特徴とする請求項１１に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧をスイッチングにより変圧して出力電圧を出力するスイッチング電源装置に関する。
【背景技術】
【０００２】
従来より、スイッチング電源装置として種々のタイプのものが提案され、実用に供されている。その１つとして、例えば特許文献１には、図２９に示したようなチョッパ型のスイッチング電源装置が開示されている。このスイッチング電源装置は、入力平滑コンデンサＣinおよび出力平滑コンデンサＣoutと、電圧変換部１０２と、この電圧変換部１０２をスイッチング信号ＳＧ１０１により制御する制御部１０４とから構成されている。また、電圧変換部１０２は、エネルギー蓄積用のインダクタＬ１０１と、スイッチング素子Ｓ１０１と、ダイオードＤ１１１とから構成され、これらインダクタＬ１０１およびスイッチング素子Ｓ１０１の一端同士、ならびにダイオードＤ１１１のアノードが、接続点Ｐ１０１において互い共通接続されている。また、入力端子Ｔ１，Ｔ２間にはバッテリ１１が接続され、出力端子Ｔ３，Ｔ４間には負荷１２が接続されている。このスイッチング電源装置ではこのような構成により、入力端子Ｔ１，Ｔ２間の入力電圧Ｖinを電圧変換部１０２によって昇圧し、出力端子Ｔ３，Ｔ４間から出力電圧Ｖoutとして出力するようになっている。
【０００３】
この種の昇圧チョッパ型のスイッチング電源装置では、例えば数百Ｖや数十ｋＷクラスの大電圧や大電力を扱う場合、スイッチング素子（例えば、図２７に示したスイッチング素子Ｓ１０１）としてＩＧＢＴ（Insulated Gate Bipolar Transistor）が用いられている。ところが、このＩＧＢＴの動作周波数としては約２０ｋＨｚ程度が限界であることから、スイッチング素子のスイッチング周波数が制限され、スイッチング電源装置全体の動作周波数（エネルギー蓄積用のインダクタの動作周波数）も制限されてしまうことになる。よって、大電流を扱うためにもインダクタのような磁気部品として例えば金属系磁性体や珪素鋼板等を用いる必要が生じ、インダクタ自体、ひいては装置全体が大型化してしまうという問題があった。
【０００４】
そこで、例えば特許文献２には、スイッチング素子を並列接続すると共にそれらが動作する位相を異ならせることにより、インダクタの動作周波数をスイッチング周波数の整数倍にできるようにした技術が開示されている。
【０００５】
【特許文献１】特公昭６３−４３７６６号公報
【特許文献２】特開平７−２７２８８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところが、上記特許文献１のスイッチング電源装置は、上記のようにインダクタの動作周波数の高速化が実現できる可能性があるものの、この種のスイッチング電源装置に求められるような多様性に富んだ動作については記載されていないことから、そのような多様性に富んだスイッチング電源装置を実現するのが困難であった。
【０００７】
本発明はかかる問題点に鑑みてなされたもので、その目的は、装置全体の高速動作を実現しつつ、多様性に富んだ動作が可能なスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明のスイッチング電源装置は、それぞれが変圧インダクタ、整流素子および主スイッチング素子を含んで構成されると共に互いに並列に接続された複数の変圧チョッパ回路と、これら複数の変圧チョッパ回路の相互間に設けられた補助スイッチング素子と、主スイッチング素子および補助スイッチング素子の動作を制御する制御手段とを備えたものである。
【０００９】
本発明のスイッチング電源装置では、変圧インダクタおよび主スイッチング素子を含む複数の変圧チョッパ回路が互いに並列接続されると共にそれらの相互間に補助スイッチング素子が接続され、制御部によって主スイッチング素子および補助スイッチング素子の動作制御がなされるため、各変圧チョッパ回路内の主スイッチング素子同士の制御により、装置全体の高速化が実現しうる。また、制御部による様々な制御により、多様性に富んだ動作もなされ得る。
【００１０】
本発明のスイッチング電源装置では、各変圧チョッパ回路において、上記変圧インダクタ、整流素子および主スイッチング素子の各一端同士を共通接続点で共通に接続すると共に、上記補助スイッチング素子を一の変圧チョッパ回路の共通接続点と他の変圧チョッパ回路の共通接続点との間に接続するように構成可能である。
【００１１】
本発明のスイッチング電源装置では、上記補助スイッチング素子が、互いに逆向きに直接接続された一対の半導体スイッチング素子と、各半導体スイッチング素子と逆並列に接続されたダイオードとを含むように構成可能である。
【００１２】
本発明のスイッチング電源装置では、上記一対の半導体スイッチング素子の相互接続点と各変圧チョッパ回路における変圧インダクタの他端同士との間に接続された共振経路をさらに備えるようにするのが好ましい。具体的には、例えば上記複数の変圧チョッパ回路における主スイッチング素子および整流素子のうちの少なくとも１つに並列接続された容量素子と、上記共振経路上に配設され、容量素子と共に共振回路を構成する共振用インダクタとを備えるように構成可能である。これらのように構成した場合、上記共振回路による共振動作によって、主スイッチング素子での電力損失が低減される。
【００１３】
本発明のスイッチング電源装置では、上記共振経路に蓄えられたエネルギーを放出する放出経路を備えるようにするのが好ましい。このように構成した場合、例えば装置の異常動作の際などにエネルギーが放出され、エネルギーの過剰な蓄積等による装置破壊が回避される。
【００１４】
本発明のスイッチング電源装置では、各変圧チョッパ回路が、一対の入力端子および一対の出力端子を備えると共に、各変圧チョッパ回路において、変圧インダクタの他端が一対の入力端子のうちの一方に接続され、整流素子の他端が一対の出力端子のうちの一方に接続され、主スイッチング素子の他端が一対の入力端子のうちの他方および一対の出力端子のうちの他方に接続されているように構成可能である。このように構成した場合、入力端子間からの入力電圧が各変圧チョッパ回路によって昇圧され、出力端子間から出力電圧として出力される。また、この場合において、各変圧チョッパ回路への入力電圧をＶin、および各チョッパ回路からの出力電圧をＶoutとしたとき、条件式（２×Ｖin）≦Ｖoutを満たすようにするのがより好ましい。このように構成した場合、いわゆるＺＶＳ（ゼロボルト・スイッチング）動作がなされるため、主スイッチング素子での電力損失がより低減される。
【００１５】
本発明のスイッチング電源装置では、各変圧チョッパ回路が、一対の入力端子および一対の出力端子を備えると共に、各変圧チョッパ回路において、主スイッチング素子の他端が一対の入力端子のうちの一方に接続され、整流素子の他端が一対の入力端子のうちの他方および一対の出力端子のうちの他方に接続され、変圧インダクタの他端が一対の出力端子のうちの一方に接続されているように構成可能である。このように構成した場合、入力端子間からの入力電圧が各変圧チョッパ回路によって降圧され、出力端子間から出力電圧として出力される。
【００１６】
本発明のスイッチング電源装置では、各変圧チョッパ回路が、一対の入力端子および一対の出力端子を備えると共に、各変圧チョッパ回路において、主スイッチング素子の他端が一対の入力端子のうちの一方に接続され、整流素子の他端が一対の出力端子のうちの一方に接続され、変圧インダクタの他端が一対の入力端子のうちの他方および一対の出力端子のうちの他方に接続されているように構成可能である。このように構成した場合、入力端子間からの入力電圧が各変圧チョッパ回路によって昇降圧され、出力端子間から出力電圧として出力される。
【００１７】
本発明のスイッチング電源装置では、上記制御手段が、主スイッチング素子を各変圧チョッパ回路間で互いに異なる位相となるように順次動作させるのが好ましい。このように構成した場合、各変圧チョッパ回路内のインダクタの動作が高速化され、装置全体の動作周波数も高速化する。
【００１８】
本発明のスイッチング電源装置では、上記制御手段が、主スイッチング素子および補助スイッチング素子がいずれもオン状態にあるとき、これら主スイッチング素子と補助スイッチング素子とをずらしてオフ状態にするようにするのが好ましい。具体的には、例えば主スイッチング素子よりも補助スイッチング素子のほうが先にオフ状態となるようにした場合、主スイッチング素子がオフ状態になるときに流れる電流が減少するため、この主スイッチング素子での電力損失が低減する。また、逆に主スイッチング素子よりも補助スイッチング素子のほうが後にオフ状態となるようにした場合、補助スイッチング素子の両端の電位がほぼ同電位となるため、この補助スイッチング素子として低耐圧の素子が利用可能となる。このようにして、上記のように主スイッチング素子と補助スイッチング素子とをずらしてオフ状態にするようにした場合、電力損失の削減や低耐圧の素子の利用が可能となり、装置の小型化が実現される。
【発明の効果】
【００１９】
本発明のスイッチング電源装置によれば、変圧インダクタおよび主スイッチング素子を含む複数の変圧チョッパ回路を互いに並列接続すると共にそれらの相互間に補助スイッチング素子を設け、制御部によって主スイッチング素子および補助スイッチング素子の動作を制御するようにしたので、装置全体の高速動作を実現しつつ多様性に富んだ動作を行うことが可能となる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明を実施するための最良の形態（以下、単に実施の形態という。）について、図面を参照して詳細に説明する。
【００２１】
［第１の実施の形態］
図１および図２は、本発明の第１の実施の形態に係るスイッチング電源装置の回路構成を表すものであり、図２に示した回路構成は、図１に示した回路構成を簡略化して表したもの（具体的には、後述するスイッチング素子Ｓ１，Ｓ２，Ｓ３１，Ｓ３２を簡略化して表したもの）である。このスイッチング電源装置は、バッテリ１１から入力端子Ｔ１，Ｔ２間に印加される入力電圧Ｖinに基づいて出力電圧Ｖoutを生成し、これを出力端子Ｔ３，Ｔ４から出力することにより例えばインバータおよびモータなどからなる負荷１２を駆動するものであり、入力平滑コンデンサＣinおよび出力平滑コンデンサＣoutと、互いに並列接続された２つの電圧変換部２１，２２と、これら電圧変換部２１，２２の相互間に設けられた双方向スイッチ部３と、電圧変換部２１，２２および双方向スイッチ部３の動作を制御する制御部４とを備えている。
【００２２】
入力平滑コンデンサＣinおよび出力平滑コンデンサＣoutは、それぞれ、入力電圧Ｖinまたは出力電圧Ｖoutを平滑化するためのものである。入力平滑コンデンサＣinは、入力端子Ｔ１に接続された入力ラインＬin上の入力端子Ｔ１と接続点Ｐ１との間に位置する接続点と、入力端子Ｔ２および出力端子Ｔ４に共通接続された共通ラインＬｃ上の入力端子Ｔ２と接続点Ｐ３との間に位置する接続点との間に配置されている。また、出力平滑コンデンサＣoutは、出力端子Ｔ３に接続された出力ラインＬout上の出力端子Ｔ３と接続点Ｐ６との間に位置する接続点と、共通ラインＬｃ上の出力端子Ｔ４と接続点Ｐ５との間に位置する接続点との間に配置されている。
【００２３】
電圧変換部２１は、入力平滑コンデンサＣinと出力平滑コンデンサＣoutとの間に配置されており、詳細は後述するが、電圧変換部２２と共に入力電圧Ｖinを電圧変換して（この場合、昇圧して）出力電圧Ｖoutを生成する部分である。この電圧変換部２１は、エネルギー（電荷）の蓄積および放出を行うインダクタＬ１と、ダイオードＤ１１と、ＩＧＢＴよりなるスイッチング素子Ｓ１とを有している。
【００２４】
電圧変換部２２は、電圧変換部２１に並列接続されており、上記のように電圧変換部２１と共に入力電圧Ｖinを電圧変換して出力電圧Ｖoutを生成する部分である。この電圧変換部２２も電圧変換部２１と同様に、エネルギー（電荷）の蓄積および放出を行う変圧インダクタとしてのインダクタＬ２と、整流素子としてのダイオードＤ２１と、ＩＧＢＴよりなるスイッチング素子Ｓ２とを有している。
【００２５】
インダクタＬ１は入力ラインＬin上の接続点Ｐ１と接続点Ｐ２との間に配置され、インダクタＬ２は接続点Ｐ１と接続点Ｐ４との間に配置されている。また、ダイオードＤ１１は、アノードが接続点Ｐ２に接続され、カソードが出力ラインＬout上の接続点Ｐ６に接続されている。ダイオードＤ２１は、アノードが接続点Ｐ４に接続され、カソードが接続点Ｐ６に接続されている。
【００２６】
スイッチング素子Ｓ１は、ゲートが制御部４の出力端子に接続され、エミッタが共通ラインＬｃ上の接続点Ｐ３に接続され、コレクタが接続点Ｐ２に接続されている。一方、スイッチング素子Ｓ２は、ゲートが制御部４の出力端子に接続され、エミッタが共通ラインＬｃ上の接続点Ｐ５に接続され、コレクタが接続点Ｐ４に接続されている。このような構成によりスイッチング素子Ｓ１，Ｓ２はそれぞれ、制御部４からのスイッチング信号ＳＧ１，ＳＧ２に従ってオン・オフ動作することにより、インダクタＬ１，Ｌ２に対するエネルギーの蓄積経路および放出経路を構成するようになっている。なお、これらスイッチング素子Ｓ１，Ｓ２は、ＩＧＢＴ以外にも例えば電界効果型トランジスタ（ＭＯＳ−ＦＥＴ；Meｔal Oxide Semiconductor-Field Effect Transistor）などにより構成されていてもよい。
【００２７】
双方向スイッチ部３は、電圧変換部２１内の接続点Ｐ２（インダクタＬ１、ダイオードＤ１１およびスイッチング素子Ｓ１の共通接続点）と、電圧変換部２２内の接続点Ｐ４（インダクタＬ２、ダイオードＤ２１およびスイッチング素子Ｓ２の共通接続点）との間に配置されており、これら接続点Ｐ２，Ｐ４間に互いに逆向きに直列接続された一対のスイッチング素子Ｓ３１，Ｓ３２と、これらスイッチング素子Ｓ３１，Ｓ３２に対してそれぞれ逆並列接続されたダイオードＤ３１，Ｄ３２とを有している。スイッチング素子Ｓ３１は、ゲートが制御部４の出力端子に接続され，エミッタがスイッチング素子Ｓ３２のエミッタに接続され、コレクタが接続点Ｐ２に接続されている。一方、スイッチング素子Ｓ３２は、ゲートが制御部４の出力端子に接続され、コレクタが接続点Ｐ４に接続されている。また、ダイオードＤ３１は、アノードがスイッチング素子Ｓ３１のエミッタに接続され、カソードがスイッチング素子Ｓ３１のコレクタに接続されている。ダイオードＤ３２は、アノードがスイッチング素子Ｓ３２のエミッタに接続され、カソードがスイッチング素子Ｓ３２のコレクタに接続されている。このような構成により双方向スイッチ部３では、スイッチング素子Ｓ３１，Ｓ３２がそれぞれ制御部４からのスイッチング信号ＳＧ３１，ＳＧ３２に従ってオン・オフ動作すると共にダイオードＤ３１，Ｄ３２の整流作用により、電圧変換部２１，２２間の接続経路の断続を行うようになっている。なお、これらスイッチング素子Ｓ３１，Ｓ３２も、ＩＧＢＴ以外の例えばＭＯＳ−ＦＥＴなどにより構成されていてもよい。
【００２８】
制御部４は、例えば図示しない入力電圧検出回路や出力電圧検出回路からの検出値に基づいてスイッチング信号ＳＧ１，ＳＧ２，ＳＧ３１，ＳＧ３２を生成すると共に出力し、電圧変換部２１，２２内のスイッチング素子Ｓ１，Ｓ２および双方向スイッチ部３内のスイッチング素子Ｓ３１，Ｓ３２のオン・オフ動作をそれぞれ制御するものである。このような構成により制御部４は、出力電圧Ｖoutが一定を保つように制御するようになっている。なお、これらのスイッチング信号の生成に際しては、上記したような検出回路からの信号のみならず、例えば、負荷１２がインバータである場合におけるモータ等の状況を表す信号や、バッテリに関する情報を表す信号、スイッチング電源装置を構成する半導体素子の温度、平滑コンデンサを流れる電流などを用いるようにしてもよい。
【００２９】
ここで、電圧変換部２１，２２が本発明における「複数の変圧チョッパ回路」の一具体例に対応する。また、インダクタＬ１，Ｌ２が本発明における「変圧インダクタ」の一具体例に対応し、ダイオードＤ１１，Ｄ２１が本発明における「整流素子」の一具体例に対応し、スイッチング素子Ｓ１，Ｓ２が本発明における「主スイッチング素子」の一具体例に対応する。また、双方向スイッチ部３が本発明における「補助スイッチング素子」の一具体例に対応し、スイッチング素子Ｓ３１，Ｓ３２が本発明における「一対の半導体素子」の一具体例に対応し、ダイオードＤ３１，Ｄ３２が本発明における「ダイオード」の一具体例に対応する。また、制御部４が本発明における「制御手段」の一具体例に対応する。また、接続点Ｐ２，Ｐ４が本発明における「共通接続点」の一具体例に対応する。
【００３０】
次に、図３〜図１１を参照して、本実施の形態のスイッチング電源装置の動作について詳細に説明する。ここで、図３は、本実施の形態のスイッチング電源装置の動作をタイミング波形図で表したものである。（Ａ）〜（Ｄ）はそれぞれスイッチング信号ＳＧ１，ＳＧ２，ＳＧ３１，ＳＧ３２を表し、（Ｅ），（Ｆ）はそれぞれインダクタ電流ＩＬ１，ＩＬ２を表し、（Ｇ），（Ｈ）はそれぞれスイッチング素子Ｓ１，Ｓ２を流れる電流（エミッタ・コレクタ間を流れる電流）ＩＳ１，ＩＳ２を表し、（Ｉ）はダイオードＤ１１を流れる順方向電流ＩＤ１１を表し、（Ｊ）はスイッチング素子Ｓ３１またはダイオードＤ３１を流れる電流Ｉ３１を表し、それぞれ図１に示した矢印の方向を正の値としている。また、図４〜図１１はそれぞれ、本実施の形態のスイッチング電源装置の各動作状態を回路図で表したものである。
【００３１】
最初に、スイッチング周期Ｔｓ（タイミングｔ０〜ｔ８）のうち、前半の１／２周期（Ｔｓ／２；タイミングｔ０〜ｔ４）分の動作について説明する。
【００３２】
まず、動作状態１に遷移する前（タイミングｔ０以前）の状態では、バッテリ１１、インダクタＬ１，Ｌ２、ダイオードＤ１１，Ｄ２１および出力平滑コンデンサＣoutの経路にて、エネルギーの伝達が行われている。インダクタＬ１，Ｌ２にはそれぞれ出力電圧Ｖoutと入力電圧Ｖinとの差分（Ｖout−Ｖin）が印加され、インダクタ電流ＩＬ１，ＩＬ２は線形的に減少する。タイミングｔ０においてスイッチング素子Ｓ３１，Ｓ３２がオン状態となることで、動作状態１へ遷移する。
【００３３】
図４に示した動作状態１（タイミングｔ０〜ｔ１）では、スイッチング素子Ｓ３２がオン状態となることで、インダクタＬ２を流れる電流には、ダイオードＤ２１を流れる経路と、スイッチング素子Ｓ３２、ダイオードＤ３１およびダイオードＤ１１を流れる経路との２経路が存在する。後者は半導体素子を３つ通過する必要があるため、上記したタイミングｔ０以前の状態と同様に、インダクタＬ１，Ｌ２を流れる電流は、それぞれバッテリ１１、ダイオードＤ１１，Ｄ２１を介して出力側へとエネルギーを伝達する。インダクタＬ１，Ｌ２には、出力電圧Ｖoutと入力電圧Ｖinとの差分（Ｖout−Ｖin）が印加され、インダクタ電流ＩＬ１，ＩＬ２は線形的に減少する。タイミングｔ１においてスイッチング素子Ｓ１がオン状態となることで、動作状態２へ遷移する。
【００３４】
次いで、図５に示した動作状態２（タイミングｔ１〜ｔ２）では、インダクタＬ１を流れる電流は、スイッチング素子Ｓ１からバッテリ１１への経路を流れ、インダクタＬ２に流れる電流は、スイッチング素子Ｓ３２、ダイオードＤ３１、スイッチング素子Ｓ１およびバッテリ１１への経路を流れる。インダクタＬ１，Ｌ２には入力電圧Ｖinが印加されることでインダクタ電流ＩＬ１，ＩＬ２が線形的に上昇し、インダクタＬ１，Ｌ２にエネルギーが蓄積される。タイミングｔ２においてスイッチング素子Ｓ３２がオフ状態となることで、動作状態３へ遷移する。
【００３５】
なお、このタイミングｔ０〜ｔ２ではダイオードＤ３１が導通しているが、この期間内に仮にダイオードＤ３１に並列接続されているスイッチング素子Ｓ３１がオン状態となっても問題はない。スイッチング素子Ｓ３１がオン・オフしたとしても、いわゆるＺＶＳ（ゼロボルト・スイッチング）動作が実現され、ターンオン・ターンオフ時のスイッチング損失が低減されているからである。また、本実施の形態ではスイッチング素子Ｓ３１はＩＧＢＴにより構成されているため、このスイッチング素子Ｓ３１がオン状態となっても逆方向への電流は流れないが、ＩＧＢＴの代わりに例えばＭＯＳ−ＦＥＴを使用可能な場合には、これらスイッチング素子Ｓ３１とダイオードＤ３１とを同期整流動作させることで、導通損失がより低減することになる。
【００３６】
次いで、図６に示した動作状態３（タイミングｔ２〜ｔ３）では、インダクタＬ２を流れる電流は、バッテリ１１、ダイオードＤ２１、出力平滑コンデンサＣoutの経路を流れる。また、インダクタＬ２には出力電圧Ｖinと入力電圧Ｖoutとの差分（Ｖout−Ｖin）が印加され、インダクタ電流ＩＬ２は線形的に減少していく。一方、インダクタＬ１を流れる電流は、スイッチング素子Ｓ１およびバッテリ１１の経路を流れ、引き続きインダクタＬ１にエネルギーが蓄積されている。タイミングｔ３においてスイッチング素子Ｓ１がオフ状態になることで、動作状態４へ遷移する。
【００３７】
ここで、図３中の符号Ｇ１１で示したように、スイッチング素子Ｓ１がオフする際に流れている電流ＩＳ１は、スイッチング素子Ｓ１よりもスイッチング素子Ｓ３２が先にオフ状態となっているため、動作状態２のようにインダクタＬ１，Ｌ２の２相分の電流が流れていたのが１相分に低減し、これによりスイッチング素子Ｓ１がオフする際のスイッチング損失が低減されている。
【００３８】
次いで、図７に示した動作状態４（タイミングｔ３〜ｔ４）では、バッテリ１１、インダクタＬ１，Ｌ２、ダイオードＤ１１，Ｄ２１および出力平滑コンデンサＣoutの経路にて、エネルギーの伝達が行われる。インダクタＬ１，Ｌ２には出力電圧Ｖoutと入力電圧Ｖinとの差分（Ｖout−Ｖin）が印加され、インダクタ電流ＩＬ１，ＩＬ２は線形的に減少する。なお、タイミングｔ４においてスイッチング素子Ｓ３１がオン状態にとなることで、次の動作状態（図８に示した動作状態５）へ遷移することになる。
【００３９】
以上が半周期の動作で、次の半周期（タイミングｔ４〜ｔ８）では、スイッチング素子Ｓ１，Ｓ３２の代わりにスイッチング素子Ｓ２，Ｓ３１が動作し、上記動作状態１〜４と同様の動作を繰り返すことになる。
【００４０】
具体的には、最初に図８に示した動作状態５では、スイッチング素子Ｓ３１がオン状態となることで、インダクタＬ１を流れる電流には、ダイオードＤ１１を流れる経路と、スイッチング素子Ｓ３１、ダイオードＤ３２およびダイオードＤ２１を流れる経路との２経路が存在する。後者は半導体素子を３つ通過する必要があるため、上記した動作状態４と同様に、インダクタＬ１，Ｌ２を流れる電流は、それぞれバッテリ１１、ダイオードＤ１１，Ｄ２１を介して出力側へとエネルギーを伝達する。インダクタＬ１，Ｌ２には、出力電圧Ｖoutと入力電圧Ｖinとの差分（Ｖout−Ｖin）が印加され、インダクタ電流ＩＬ１，ＩＬ２は線形的に減少する。タイミングｔ５においてスイッチング素子Ｓ２がオン状態となることで、動作状態６へ遷移する。
【００４１】
図９に示した動作状態６では、インダクタＬ２を流れる電流は、スイッチング素子Ｓ２からバッテリ１１への経路を流れ、インダクタＬ１を流れる電流は、スイッチング素子Ｓ３１、ダイオードＤ３２、スイッチング素子Ｓ２およびバッテリ１１への経路を流れる。インダクタＬ１，Ｌ２には入力電圧Ｖinが印加されることでインダクタ電流ＩＬ１，ＩＬ２が線形的に上昇し、インダクタＬ１，Ｌ２にエネルギーが蓄積される。タイミングｔ６においてスイッチング素子Ｓ３１がオフ状態となることで、動作状態７へ遷移する。
【００４２】
なお、このタイミングｔ４〜ｔ６ではダイオードＤ３２が導通しているが、この期間内に仮にダイオードＤ３２に並列接続されているスイッチング素子Ｓ３２がオン状態となっても問題はない。スイッチング素子Ｓ３２がオン・オフしたとしても、ＺＶＳ動作が実現され、ターンオン・ターンオフ時のスイッチング損失が低減されているからである。また、本実施の形態ではスイッチング素子Ｓ３２はＩＧＢＴにより構成されているため、このスイッチング素子Ｓ３２がオン状態となっても逆方向への電流は流れないが、ＩＧＢＴの代わりに例えばＭＯＳ−ＦＥＴを使用可能な場合には、これらスイッチング素子Ｓ３２とダイオードＤ３２とを同期整流動作させることで、導通損失がより低減することになる。
【００４３】
図１０に示した動作状態７では、インダクタＬ１を流れる電流は、バッテリ１１、ダイオードＤ１１、出力平滑コンデンサＣoutの経路を流れる。また、インダクタＬ１には出力電圧Ｖinと入力電圧Ｖoutとの差分（Ｖout−Ｖin）が印加され、インダクタ電流ＩＬ１は線形的に減少していく。一方、インダクタＬ２を流れる電流は、スイッチング素子Ｓ２およびバッテリ１１の経路を流れ、引き続きインダクタＬ２にエネルギーが蓄積されている。タイミングｔ７においてスイッチング素子Ｓ２がオフ状態になることで、動作状態８へ遷移する。
【００４４】
ここで、図３中の符号Ｇ１２で示したように、スイッチング素子Ｓ２がオフする際に流れている電流ＩＳ２は、スイッチング素子Ｓ２よりもスイッチング素子Ｓ３１が先にオフ状態となっているため、動作状態６のようにインダクタＬ１，Ｌ２の２相分の電流が流れていたのが１相分に低減し、これによりスイッチング素子Ｓ２がオフする際のスイッチング損失が低減されている。
【００４５】
図１１に示した動作状態８では、バッテリ１１、インダクタＬ１，Ｌ２、ダイオードＤ１１，Ｄ２１および出力平滑コンデンサＣoutの経路にて、エネルギーの伝達が行われる。インダクタＬ１，Ｌ２には出力電圧Ｖoutと入力電圧Ｖinとの差分（Ｖout−Ｖin）が印加され、インダクタ電流ＩＬ１，ＩＬ２は線形的に減少する。そしてタイミングｔ８においてスイッチング素子Ｓ３２がオン状態にとなることで、後半の半周期分の動作が終了し、再び図４に示した動作状態１へ遷移することになる。
【００４６】
このようにして、この半周期間で、インダクタＬ１，Ｌ２には、入力電圧Ｖinが印加されてエネルギーを蓄積する期間と、出力電圧Ｖoutと入力電圧Ｖinの差分（Ｖout−Ｖin）が印加されて出力へエネルギーを放出する期間とが存在することになる。すなわち、図３に示したタイミング波形から分かるように、各電圧変換部２１，２２のスイッチング周波数に対して、インダクタＬ１，Ｌ２の動作周波数が２倍となっており、ひいてはスイッチング電源装置全体の動作周波数も２倍となっている。
【００４７】
また、スイッチング素子Ｓ１，Ｓ２がオフする際に、スイッチング素子Ｓ１，Ｓ２よりもスイッチング素子Ｓ３２，Ｓ３１が先にオフ状態となっているため、これらスイッチング素子Ｓ１，Ｓ２にインダクタＬ１，Ｌ２の２相分の電流が流れていたのが１相分に低減することとなり、スイッチング素子Ｓ１がオフする際のスイッチング損失が低減される。
【００４８】
以上のように、本実施の形態では、変圧用のインダクタＬ１，Ｌ２およびスイッチング素子Ｓ１，Ｓ２を含む複数の電圧変換部２１，２２を互いに並列接続すると共に、それらの相互間に双方向スイッチ部３を設け、制御部４によって電圧変換部２１，２２および双方向スイッチ部３の動作を制御するようにしたので、スイッチング電源装置全体の動作周波数をスイッチング素子Ｓ１，Ｓ２のスイッチング周波数に対して２倍とすることができると共にスイッチング素子Ｓ１，Ｓ２のスイッチング損失を低減するなどの多様な動作を行うことができ、装置全体の高速動作を実現しつつ多様性に富んだ動作を行うことが可能となる。
【００４９】
なお、本実施の形態では、上記のようにスイッチング素子Ｓ３１，Ｓ３２をスイッチング素子Ｓ１，Ｓ２よりも先にオフさせているが、スイッチング素子Ｓ１，Ｓ２を先にオフして動作状態４へ遷移させた後に、スイッチング素子Ｓ３１，Ｓ３２をオフさせるようにしてもよい。このように構成した場合、接続点Ｐ２，Ｐ４間に電位差が発生しなくなるため、スイッチング素子Ｓ３１，Ｓ３２として、例えば同期整流用のＭＯＳ−ＦＥＴなど、低耐圧部品の使用が可能となる。なお、例えば装置の異常動作時などに一方の電圧変換部の動作が停止したような場合、スイッチング素子Ｓ３１，３２には高電圧が加わる場合が考えられるが、そのような場合であっても、これらスイッチング素子Ｓ３１，Ｓ３２がオンするようにすれば、高電圧が加わることはない。
【００５０】
［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。本実施の形態では、第１の実施の形態で説明した構成のスイッチング電源装置において、さらにＬＣ共振動作を行うようにしたスイッチング電源装置について説明する。
【００５１】
図１２および図１３は、本実施の形態に係るスイッチング電源装置の構成を表したものであり、図１３に示した回路構成は、図１２に示した回路構成を簡略化して表したもの（具体的には、スイッチング素子Ｓ１，Ｓ２，Ｓ３１，Ｓ３２を簡略化して表したもの）である。これらの図において、図１および図２に示した構成要素と同一の構成要素には同一の符号を付し、適宜説明を省略する。
【００５２】
本実施の形態のスイッチング電源装置は、図１および図２に示した第１の実施の形態のスイッチング電源装置において、電圧変換部２１，２２の代わりに電圧変換部５１，５２を設けると共に、共振経路部６および放出経路部７をさらに設けるようにしたものである。なお、その他の部分の構成は、図１および図２の場合と同様である。
【００５３】
電圧変換部５１は、電圧変換部２１においてダイオードＤ１およびコンデンサＣ１，Ｃ１１がさらに配置された構成となっており、同様に電圧変換部５２は、電圧変換部２２においてダイオードＤ２およびコンデンサＣ２，Ｃ２１がさらに配置された構成となっている。具体的には、コンデンサＣ１，Ｃ１１はスイッチング素子Ｓ１およびダイオードＤ１１にそれぞれ並列接続され、同様にコンデンサＣ２，Ｃ２１はスイッチング素子Ｓ２およびダイオードＤ２１にそれぞれ並列接続されている。また、ダイオードＤ１のアノードはスイッチング素子Ｓ１のエミッタに接続され、カソードはスイッチング素子Ｓ１のコレクタに接続されている。同様にダイオードＤ２のアノードはスイッチング素子Ｓ２のエミッタに接続され、カソードはスイッチング素子Ｓ２のコレクタに接続されている。このような構成によりコンデンサＣ１，Ｃ２，Ｃ１１，Ｃ２１は、それぞれ後述する共振経路部６内のインダクタＬ６と共にＬＣ共振回路を構成するようになっている。
【００５４】
なお、本実施の形態においても、スイッチング素子Ｓ１，Ｓ２はいずれもＩＧＢＴにより構成されているが、第１の実施の形態と同様に、例えばＭＯＳ−ＦＥＴなどにより構成してもよい。このように構成した場合、例えばダイオードＤ１，Ｄ２やコンデンサＣ１，Ｃ２をこの電界効果型トランジスタの寄生ダイオードや寄生容量（ドレイン−ソース間容量）によって構成することができ、部品点数が削減されて装置構成が簡素化する。また、同様にコンデンサＣ１１，Ｃ２１をダイオードＤ１１の寄生容量によって構成することもでき、その場合も部品点数が削減されて装置構成が簡素化することになる。
【００５５】
共振経路部６は、一対のスイッチング素子Ｓ３１，Ｓ３２の相互接続点である接続点Ｐ７と接続点Ｐ１との間に配置されており、共振用インダクタであるインダクタＬ６と、ダイオードＤ６とを有している。具体的には、インダクタＬ６の一端は接続点Ｐ７に接続され、インダクタＬ６の他端はダイオードＤ６のアノードに接続され、ダイオードＤ６のカソードは接続点Ｐ１に接続され、これにより上記ＬＣ共振回路の共振経路が構成されるようになっている。
【００５６】
放出経路部７は、接続点Ｐ７と共通ラインＬｃ上の接続点Ｐ８との間に配置されており、ダイオードＤ７を有している。具体的には、このダイオードＤ７のアノードは接続点Ｐ８に接続され、カソードは接続点Ｐ７に接続されている。このような構成により放電経路部７は、装置の異常動作時に上記共振経路（具体的には、インダクタＬ６）に蓄えられたエネルギー（電荷）を強制的に放電するようになっている。
【００５７】
ここで、接続点Ｐ７が本発明における「相互接続点」の一具体例に対応し、コンデンサＣ１，Ｃ２，Ｃ１１，Ｃ２１が本発明における「容量素子」の一具体例に対応し、インダクタＬ６が本発明における「共振用インダクタ」の一具体例に対応する。
【００５８】
次に、図１４〜図２４を参照して、本実施の形態のスイッチング電源装置の動作について詳細に説明する。ここで、図１４は、本実施の形態のスイッチング電源装置の動作をタイミング波形図で表したものであり、（Ａ）〜（Ｄ）はそれぞれスイッチング信号ＳＧ１，ＳＧ２，ＳＧ３１，ＳＧ３２を、（Ｅ），（Ｆ）はそれぞれインダクタ電流ＩＬ１，ＩＬ２を、（Ｇ），（Ｈ）はそれぞれ、スイッチング素子Ｓ１を流れる電流ＩＳ１およびスイッチング素子Ｓ１の両端間の電圧（エミッタ−コレクタ間の電圧）ＶＳ１を、（Ｉ），（Ｊ）はそれぞれ、スイッチング素子Ｓ２を流れる電流ＩＳ２およびスイッチング素子Ｓ２の両端間の電圧（エミッタ−コレクタ間の電圧）ＶＳ２を、（Ｋ），（Ｌ）はそれぞれダイオードＤ１１，Ｄ２１を流れる順方向電流ＩＤ１１，ＩＤ２１を、（Ｍ）はスイッチング素子Ｓ３１またはダイオードＤ３１を流れる電流Ｉ３１を、（Ｎ）はスイッチング素子Ｓ３２またはダイオードＤ３２を流れる電流Ｉ３２を、（Ｏ）はインダクタＬ６を流れる電流ＩＬ６を表し、それぞれ図１および図１２に示した矢印の方向を正の値としている。また、図１５〜図２４はそれぞれ、本実施の形態のスイッチング電源装置の各動作状態を表したものである。なお図１２，図１３中のダイオードＤ７は、上記のように異常動作時においてインダクタＬ６の蓄積エネルギーを放出するための経路を確保するものあり、正常動作時には機能しないことから、図１５〜図２４および以下の動作説明においては、図示および説明を省略するものとする。
【００５９】
まず、動作状態１に遷移する前（タイミングｔ１０以前）の状態では、バッテリ１１、インダクタＬ１，Ｌ２、ダイオードＤ１１，Ｄ２１および出力平滑コンデンサＣoutの経路にて、エネルギーの伝達が行われている。インダクタＬ１，Ｌ２にはそれぞれ出力電圧Ｖoutと入力電圧Ｖinとの差分（Ｖout−Ｖin）が印加され、インダクタ電流ＩＬ１，ＩＬ２は線形的に減少する。タイミングｔ１０においてスイッチング素子Ｓ３１，Ｓ３２がオン状態となることで、動作状態１へ遷移する。
【００６０】
図１５に示した動作状態１（タイミングｔ１０〜ｔ１１）では、インダクタＬ１，Ｌ２を流れる電流には、バッテリ１１およびダイオードＤ１１，Ｄ２１を介して出力へとエネルギーを伝達する第１の経路と、スイッチング素子Ｓ３１，Ｓ３２、ならびに共振経路部６内のインダクタＬ６およびダイオードＤ６を流れる第２の経路とが存在する。これらインダクタＬ１，Ｌ２には、ダイオードＤ１１，Ｄ２１がいずれも導通していることから出力電圧Ｖoutと入力電圧Ｖinとの差分（Ｖout−Ｖin）が印加され、インダクタ電流ＩＬ１，ＩＬ２は線形的に減少する。また、上記第２の経路中のインダクタＬ６も同様に出力電圧Ｖoutと入力電圧Ｖinとの差分（Ｖout−Ｖin）が印加されているが、こちらはインダクタ電流ＩＬ６がゼロから線形的に上昇していることから、上記第１の経路へ流れる電流、すなわちダイオードＤ１１，Ｄ２１を流れる電流ＩＤ１１，ＩＤ２１が減少する。タイミングｔ１１において電流ＩＤ１１，ＩＤ２１がゼロに達することで、動作状態２へ遷移する。
【００６１】
ここで、インダクタＬ１０を流れる電流ＩＬ６、すなわちスイッチング素子Ｓ３１およびＳ３２から流れる電流は、図１４から分かるようにゼロから上昇するため、タイミングｔ０においてスイッチング素子Ｓ３１，Ｓ３２がターンオンする際に、スイッチング損失が低減することになる。また、ダイオードＤ１１，Ｄ２１を流れる電流ＩＤ１１，ＩＤ２１は、インダクタＬ６を流れる電流ＩＬ６に起因して徐々に減少するため、それに伴ってリカバリー電流も抑制され、後に（タイミングｔ１２〜ｔ１３間）スイッチング素子Ｓ１がターンオンする際のスイッチング損失も低減することになる。
【００６２】
次いで、図１６に示した動作状態２（タイミングｔ１１〜ｔ１２）では、共振用のインダクタＬ６と、コンデンサＣ１，Ｃ２，Ｃ１１，Ｃ２１とが協働してＬＣ共振状態となる。このとき、ある時刻ｔにおける、共振電流であるインダクタＬ６を流れる電流IＬ６（ｔ）、およびスイッチング素子Ｓ１の両端間の電圧ＶＳ１（ｔ）は、以下の（１）式および（２）式により表される。なお、厳密にはインダクタＬ１，Ｌ２やスイッチング素子Ｓ１，Ｓ２などの半導体素子を電流が導通する際の電圧降下分も影響するが、インダクタンスは共振周期に対し十分大きなものであるので、半導体素子の電圧降下分を含め、無視できるものとして導出している。
ＩＬ６（ｔ）＝［（Ｖout−Ｖin）／Ｚｒ］×ｓｉｎ［ω（ｔ−ｔ１１）］
＋ＩＬ１（ｔ１１）＋ＩＬ２（ｔ１１）  …（１）
ＶＳ１（ｔ）＝Ｖout−（Ｖout−Ｖin）×［１−ｃｏｓ［ω（ｔ−ｔ１１）］］…（２）
【００６３】
但し、ＩＬ１（ｔ１１）およびＩＬ２（ｔ１１）は、それぞれタイミングｔ１１においてインダクタＬ１，Ｌ２を流れる電流を表し、特性インピーダンスＺｒ、共振角周波数ωおよびＬＣ共振回路の容量値Ｃは、以下の（３）〜（５）式により表される。
Ｚｒ＝［（インダクタＬ６のインダクタンス）／Ｃ］1/2          …（３）
ωｒ＝［１／［（インダクタＬ６のインダクタンス）×Ｃ］］1/2  …（４）
Ｃ＝（コンデンサＣ１，Ｃ２，Ｃ１１，Ｃ２１の容量値の総和）    …（５）
【００６４】
なお、（５）式からも明らかなように、ＬＣ共振回路の容量値ＣはコンデンサＣ１，Ｃ２，Ｃ１１，Ｃ２１の容量値の総和で表されることから、本実施の形態ではスイッチング素子Ｓ１，Ｓ２およびダイオードＤ１１，Ｄ２１それぞれに対してコンデンサを並列接続しているが、これらの素子のうちの少なくとも１つに対して、総和容量値のコンデンサをまとめて並列接続するようにしてもよい。
【００６５】
ここで、タイミングｔ１２においてスイッチング素子Ｓ１，Ｓ２の電圧が０Ｖとなり、ダイオードＤ１，Ｄ２がそれぞれオン状態となることで、動作状態３へ遷移する。
【００６６】
次いで、図１７に示した動作状態３（タイミングｔ１２〜ｔ１３）では、インダクタＬ６を流れる電流ＩＬ６は、ダイオードＤ６、インダクタＬ１，Ｌ２およびスイッチング素子Ｓ３１，Ｓ３２を流れる第１の経路と、ダイオードＤ６、バッテリ１１、ダイオードＤ１，Ｄ２、およびスイッチング素子Ｓ３１，Ｓ３２を流れる第２の経路とに分流して流れる。ここで、インダクタＬ６には入力電圧Ｖinが印加されることで電流ＩＬ６は線形的に減少し、共振動作によってこのインダクタＬ６に蓄積されたエネルギーは、バッテリ１１へと戻される。このタイミングｔ１２〜ｔ１３の期間中、すなわちダイオードＤ１，Ｄ２が導通している期間中に、タイミングｔ２'においてスイッチング素子Ｓ１がオン状態となり、これによりスイッチング素子Ｓ１のＺＶＳによるターンオン動作が実現される。ここで、この場合にＺＶＳとなるための条件は、以下の（６）式より表される。
（２×Ｖin）≦Ｖout  …（６）
【００６７】
（６）式より、ＺＶＳとなるためには、共振定数には依存せず、入力電圧Ｖinおよび出力電圧Ｖoutの値によって一意的に定まることが分かる。すなわち、入力電圧Ｖinの２倍以上の電圧を出力する場合にＺＶＳによるターンオン動作が実現され、２倍未満の場合にはＺＶＳによるターンオン動作はできない。但し、そのようにＺＶＳ動作が実現できない場合であっても、上記した動作状態２での共振動作によって、スイッチング素子Ｓ１の両端間の電圧ＶＳ１が下がりきったところでスイッチング素子Ｓ１がオン状態となることから、従来のように出力電圧Ｖoutが印加された状態でのオン動作に比べては、スイッチング素子Ｓ１でのスイッチング損失が低減されることになる。また、この場合も上記動作状態１で説明したように、ダイオードＤ１１のリカバリー電流に起因したスイッチング損失も低減される。なお、この場合は動作状態２においてスイッチング素子Ｓ１がターンオン状態となることで、コンデンサＣ１，Ｃ２，Ｃ１１，Ｃ２１がそれぞれ強制的に充放電され、動作状態４へ遷移することとなる。また、スイッチング素子Ｓ１の両端間の電圧ＶＳ１電圧が下がりきる時間は、共振周期Ｔｒ＝（２π／ωｒ）の半周期で表される。
【００６８】
ここで、動作状態２の途中でスイッチング素子Ｓ１がオン状態となっても、ＩＧＢＴでは逆電流が流れないため、引き続きダイオードＤ１に電流が流れ続ける。そしてタイミングｔ１３においてインダクタＬ６に流れる電流ＩＬ６と、インダクタＬ１，Ｌ２に流れる電流ＩＬ１，ＩＬ２がそれぞれ等しくなったとき、動作状態４へと遷移する。
【００６９】
次いで、図１８に示した動作状態４（タイミングｔ１３〜ｔ１４）では、インダクタＬ１を流れる電流は、スイッチング素子Ｓ１およびバッテリ１１を流れる第１の経路と、スイッチング素子Ｓ３１、インダクタＬ６およびダイオードＤ６を流れる第２の経路とに分流する。一方、インダクタＬ２を流れる電流は、スイッチング素子Ｓ３２、Ｓ３１、スイッチング素子Ｓ１およびバッテリ１１を流れる第１の経路と、スイッチング素子Ｓ３２、インダクタＬ６、ダイオードＤ６を流れる第２の経路とに分流する。これらインダクタＬ１，Ｌ２には入力電圧Ｖinが印加されることで電流ＩＬ１，ＩＬ２は線形的に上昇し、エネルギーが蓄積される。一方、インダクタＬ６にも同様に入力電圧Ｖinが印加され、電流ＩＬ６は線形的に減少する。そのため、スイッチング素子Ｓ１を流れる電流ＩＳ１はゼロから線形的に上昇し、スイッチング素子Ｓ３２にはインダクタＬ２からの電流が流れる。また、スイッチング素子Ｓ３１には、インダクタＬ６を流れる電流の減少に伴いインダクタＬ１からの電流は減少すると共に、インダクタＬ２からの電流がスイッチング素子Ｓ３２を介して流れてくるため、スイッチング素子Ｓ３１を流れる電流は減少し続け、ついには負方向へ流れようとする。そしてタイミングｔ１４においてダイオードＤ３１が導通し、動作状態５へ遷移する。
【００７０】
次いで、図１９に示した動作状態５（タイミングｔ１４〜ｔ１５）では、インダクタＬ１を流れる電流は、スイッチング素子Ｓ１からバッテリ１１への経路を流れる。一方、インダクタＬ２を流れる電流は、スイッチング素子Ｓ３２、ダイオードＤ３１、スイッチング素子Ｓ１およびバッテリ１１を流れる第１の経路と、スイッチング素子Ｓ３２、インダクタＬ６およびダイオードＤ６を流れる第２の経路とに分流する。インダクタＬ１，Ｌ２には、入力電圧Ｖinが印加されて電流ＩＬ１，ＩＬ２が線形的に上昇し、エネルギーが蓄積される。一方、インダクタＬ６にも同様に入力電圧Ｖinが印加され、電流ＩＬ６は線形的に減少する。この状態でスイッチング素子Ｓ３１をオフ状態にすることで、ＺＶＳによるスイッチング素子Ｓ３１のターンオフ動作が実現される。また、スイッチング素子Ｓ３１がＩＧＢＴの場合には負方向の電流はダイオードＤ３１に流れることになるので、この場合、いわゆるＺＣＳ（ゼロカレント・スイッチング）によるスイッチング素子Ｓ３１のターンオフ動作も実現される（図１４から分かるように、次の動作状態６におけるタイミングｔ１５’においてスイッチング素子Ｓ３１がオフ状態となっているが、当然ダイオードＤ３１が導通している期間なので、問題はない）。なお、インダクタＬ６を流れる電流ＩＬ６が０Ａに達することで、動作状態６へ遷移する。
【００７１】
次いで、図２０に示した動作状態６（タイミングｔ１５〜ｔ１６）では、インダクタＬ１を流れる電流は、スイッチング素子Ｓ１からバッテリ１１への経路を流れる。一方、インダクタＬ２を流れる電流は、スイッチング素子Ｓ３２、ダイオードＤ３１、スイッチング素子Ｓ１およびバッテリ１１への経路を流れる。インダクタＬ１，Ｌ２には入力電圧Ｖinが印加されることで電流ＩＬ１，ＩＬ２は線形的に上昇し、エネルギーが蓄積される。タイミングｔ１６においてスイッチング素子Ｓ３２がオフ状態となることで、動作状態７へ遷移する。
【００７２】
次いで、図２１に示した動作状態７（タイミングｔ１６〜ｔ１７）では、スイッチング素子Ｓ３２がオフ状態となるため、インダクタＬ２を流れる電流によって、コンデンサＣ２，Ｃ２１がそれぞれ充放電される。そしてタイミングｔ１７において接続点Ｐ４の電位が出力電圧Ｖoutに等しくなると、ダイオードＤ２１が導通し、動作状態８へ遷移する。
【００７３】
次いで、図２２に示した動作状態８（タイミングｔ１７〜ｔ１８）では、インダクタＬ２を流れる電流は、バッテリ１１、ダイオードＤ２１および出力平滑コンデンサＣoutの経路を流れる。インダクタＬ２には出力電圧Ｖoutと入力電圧Ｖinとの差分（Ｖout−Ｖin）が印加され、電流ＩＬ１，ＩＬ２は線形的に減少していく。一方、インダクタＬ１を流れる電流は、スイッチング素子Ｓ１からバッテリ１１への経路を流れ、インダクタＬ１には引き続きエネルギーが蓄積される。タイミングｔ１８においてスイッチング素子Ｓ１がオフ状態となることで、動作状態９へ遷移する。
【００７４】
ここで、図１４中の符号Ｇ２１で示したように、スイッチング素子Ｓ１がオフする際に流れている電流ＩＳ１は、スイッチング素子Ｓ１よりもスイッチング素子Ｓ３２が先にオフ状態となっているため、第１の実施の形態と同様に、インダクタＬ１，Ｌ２の２相分の電流が流れていたのが１相分に低減することになり、これによりスイッチング素子Ｓ１がオフする際のスイッチング損失が低減されている。
【００７５】
次いで、図２３に示した動作状態９（タイミングｔ１８〜ｔ１９）では、スイッチング素子Ｓ１がオフ状態となるため、インダクタＬ１を流れる電流により、コンデンサＣ１，Ｃ１１がそれぞれ充放電される。そしてタイミングｔ１９において接続点Ｐ２の電位が出力電圧Ｖoutに等しくなると、ダイオードＤ１１が導通し、動作状態１０へ遷移する。
【００７６】
次いで、図２４に示した動作状態１０（タイミングｔ１９〜ｔ２０）では、バッテリ１１、インダクタＬ１，Ｌ２、ダイオードＤ１１，Ｄ２１、および出力平滑コンデンサＣoutの経路にて、エネルギーの伝達が行われている。インダクタＬ１，Ｌ２には、出力電圧Ｖoutと入力電圧Ｖinとの差分（Ｖout−Ｖin）が印加されることで電流ＩＬ１，ＩＬ２が線形的に減少し、インダクタＬ１の電流が出力へと伝達される。ここで、インダクタＬ１には、出力電圧と入力電圧の差分（Ｖout−Ｖin）が印加され線形的に減少していく。そしてインダクタＬ１，Ｌ２の２相とも、出力へエネルギーを伝達する状態となる。タイミングｔ２０において再びスイッチング素子Ｓ３１およびＳ３２がオン状態となることで、次の動作状態へ遷移する。
【００７７】
以上が半周期分の動作で、次の半周期（タイミングｔ２０〜ｔ３０）では、スイッチング素子Ｓ１の代わりにスイッチング素子Ｓ２が動作し、上記動作状態１〜１０と同様の動作を繰り返すことになる。
【００７８】
このようにしてこの半周期間で、第１の実施の形態と同様に、インダクタＬ１，Ｌ２には、入力電圧Ｖinが印加されてエネルギーを蓄積する期間と、出力電圧Ｖoutと入力電圧Ｖinの差分（Ｖout−Ｖin）が印加されて出力へエネルギーを放出する期間とが存在することになる。すなわち、図１４に示したタイミング波形から分かるように、各電圧変換部５１，５２のスイッチング周波数に対して、インダクタＬ１，Ｌ２の動作周波数およびスイッチング電源装置全体の動作周波数も２倍となっている。また、動作状態８，９のようにエネルギーの蓄積および放出が同タイミングで行われていない期間が存在するが、スイッチング周期Ｔｓ全体に対して非常に短い期間であるため、問題とはならない。
【００７９】
また、本実施の形態においても、スイッチング素子Ｓ１，Ｓ２がオフする際に、スイッチング素子Ｓ１，Ｓ２よりもスイッチング素子Ｓ３２，Ｓ３１が先にオフ状態となっているため、これらスイッチング素子Ｓ１，Ｓ２にインダクタＬ１，Ｌ２の２相分の電流が流れていたのが１相分に低減することとなり、スイッチング素子Ｓ１がオフする際のスイッチング損失が低減される。
【００８０】
さらに、本実施の形態では、共振経路部６内のインダクタＬ６と、各電圧変換部５１，５２内のコンデンサＣ１，Ｃ２，Ｃ１１，Ｃ２１とからＬＣ共振回路が構成され、これらによる共振動作を利用するようにしたので、スイッチング損失がより低減される。
【００８１】
以上のように、本実施の形態においても、第１の実施の形態と同様に、スイッチング電源装置全体の動作周波数をスイッチング素子Ｓ１，Ｓ２のスイッチング周波数に対して２倍とすることができると共にスイッチング素子Ｓ１，Ｓ２のスイッチング損失を低減するなどの多様な動作を行うことができ、装置全体の高速動作を実現しつつ多様性に富んだ動作を行うことが可能である。
【００８２】
また、本実施の形態では、上記のようにＬＣ共振回路を構成して共振動作を利用するようにしたので、第１の実施の形態と比べてスイッチング損失をより低減することができる。
【００８３】
なお、本実施の形態では、スイッチング素子Ｓ３１，Ｓ３２がスイッチング素子Ｓ１，Ｓ２に対して２倍の動作周波数で動作しているが、例えばスイッチング素子Ｓ３１の場合、動作状態１から動作状態５の期間では、ターンオン時およびターンオフ時ともＺＶＳ動作およびＺＣＳ動作によって、スイッチング損失を大幅に低減している。また、共振期間も図１４では分かりやすくするためスイッチング周期に対して比較的長い期間の場合で示しているが、実際にはスイッチング周期に対して十分に短い期間とすることができる。ただし、共振期間がある程度必要で、発生損失により熱的に問題あるのであれば、２個のスイッチング素子を並列接続し、一方を共振用のスイッチング素子として利用しても問題はない。
【００８４】
以上、第１および第２の実施の形態を挙げて本発明を説明したが、本発明はこれらの実施の形態に限定されず、種々の変形が可能である。
【００８５】
例えば、上記実施の形態では、双方向スイッチ部３，３Ａが、逆方向の直列接続のスイッチング素子とダイオードとにより構成されている場合で説明したが、双方向のスイッチであればこのような構成には限られず、他の構成であってもよい。
【００８６】
また、上記実施の形態では、図１および図１２に示したように、２つの電圧変換部２１，２２または２つの電圧変換部５１，５２が互いに並列接続されている場合で説明したが、例えば図２５および図２６に示したように、３つの電圧変換部２１〜２３や３つの電圧変換部５１〜５３を互いに並列接続すると共にこれらの相互間に双方向スイッチ部３Ａを設けるようにしてもよく、より一般的にはｎ個（ｎ：２以上の整数）の電圧変換部を互いに並列接続するようにすると共にそれらの相互間に双方向スイッチ部を設けるようにしてもよい。このように構成した場合、スイッチング電源装置のスイッチング周波数を、変圧インダクタ（Ｌ１〜Ｌ３など）の動作周波数のｎ倍にすることができ、より高速に動作させることが可能となる。
【００８７】
さらに、上記実施の形態では、スイッチング電源装置が入力電圧Ｖinを昇圧して出力電圧Ｖoutを出力する昇圧型のチョッパ回路により構成されている場合で説明したが、本発明は、入力電圧Ｖinを降圧して出力電圧Ｖoutを出力する降圧型のチョッパ回路や、これらの機能を兼有する昇降圧型のチョッパ回路にも適用することが可能である。
【００８８】
具体的な構成としては、前者の降圧型の場合、例えば図２７に示した電圧変換部２４，２５のように、スイッチング素子Ｓ１，Ｓ２のエミッタを接続点Ｐ２，Ｐ４にそれぞれ接続すると共にそれらのコレクタを接続点Ｐ１に接続し、ダイオードＤ１１，Ｄ２１のアノードを共通ラインＬｃに接続すると共にそれらのカソードをそれぞれ接続点Ｐ２，Ｐ４に接続し、インダクタＬ１，Ｌ２をそれぞれ接続点Ｐ２，Ｐ６間および接続点Ｐ４，Ｐ６間に接続するようにすればよい。
【００８９】
また、後者の昇降圧型の場合、例えば図２８に示した電圧変換部２６，２７のように、スイッチング素子Ｓ１，Ｓ２のエミッタを接続点Ｐ２，Ｐ４にそれぞれ接続すると共にそれらのコレクタを接続点Ｐ１に接続し、ダイオードＤ１１，Ｄ２１のカソードをそれぞれ接続点Ｐ２，Ｐ４に接続すると共にそれらのアノードを接続点Ｐ６に接続し、インダクタＬ１，Ｌ２をそれぞれ接続点Ｐ２，Ｐ３間および接続点Ｐ４，Ｐ５間に接続するようにすればよい。
【図面の簡単な説明】
【００９０】
【図１】本発明の第１の実施の形態に係るスイッチング電源装置の構成を表す回路図である。
【図２】図１のスイッチング電源装置の構成を簡略化して表す回路図である。
【図３】図１のスイッチング電源装置の動作を説明するためのタイミング波形図である。
【図４】第１の実施の形態における動作状態１の動作を説明するための回路図である。
【図５】図４に続く動作状態２の動作を説明するための回路図である。
【図６】図５に続く動作状態３の動作を説明するための回路図である。
【図７】図６に続く動作状態４の動作を説明するための回路図である。
【図８】図７に続く動作状態５の動作を説明するための回路図である。
【図９】図８に続く動作状態６の動作を説明するための回路図である。
【図１０】図９に続く動作状態７の動作を説明するための回路図である。
【図１１】図１０に続く動作状態８の動作を説明するための回路図である。
【図１２】本発明の第２の実施の形態に係るスイッチング電源装置の構成を表す回路図である。
【図１３】図１２のスイッチング電源装置の構成を簡略化して表す回路図である。
【図１４】図１２のスイッチング電源装置の動作を説明するためのタイミング波形図である。
【図１５】第２の実施の形態における動作状態１の動作を説明するための回路図である。
【図１６】図１５に続く動作状態２の動作を説明するための回路図である。
【図１７】図１６に続く動作状態３の動作を説明するための回路図である。
【図１８】図１７に続く動作状態４の動作を説明するための回路図である。
【図１９】図１８に続く動作状態５の動作を説明するための回路図である。
【図２０】図１９に続く動作状態６の動作を説明するための回路図である。
【図２１】図２０に続く動作状態７の動作を説明するための回路図である。
【図２２】図２１に続く動作状態８の動作を説明するための回路図である。
【図２３】図２２に続く動作状態９の動作を説明するための回路図である。
【図２４】図２３に続く動作状態１０の動作を説明するための回路図である。
【図２５】本発明の変形例に係るスイッチング電源装置の構成を表す回路図である。
【図２６】本発明の他の変形例に係るスイッチング電源装置の構成を表す回路図である。
【図２７】本発明の他の変形例に係るスイッチング電源装置の構成を表す回路図である。
【図２８】本発明の他の変形例に係るスイッチング電源装置の構成を表す回路図である。
【図２９】従来のスイッチング電源装置の構成例を表す回路図である。
【符号の説明】
【００９１】
１１…バッテリ、１２…負荷、２１〜２７，５１〜５３…電圧変換部、３，３Ａ…双方向スイッチ部、４，４Ａ…制御部、６…共振経路部、７…放電経路部、Ｓ１〜Ｓ３，Ｓ３１〜Ｓ３３…スイッチング素子、Ｄ１〜Ｄ３，Ｄ１１，Ｄ２１，Ｄ３１〜Ｄ３３，Ｄ３１Ａ，Ｄ６，Ｄ７…ダイオード、Ｌ１〜Ｌ３，Ｌ６…インダクタ、Ｃin…入力平滑コンデンサ、Ｃout…出力平滑コンデンサ、Ｃ１〜Ｃ３，Ｃ１１，Ｃ２１，Ｃ３１…コンデンサ、Ｔ１，Ｔ２…入力端子、Ｔ３，Ｔ４…出力端子、Ｌin…入力圧ライン、Ｌout…出力ライン、Ｌｃ…共通ライン、Ｐ１〜Ｐ１１…接続点、Ｖin…入力電圧、Ｖout…出力電圧、ＩＬ１，ＩＬ２，ＩＬ６，ＩＳ１，ＩＳ２，ＩＤ１１，ＩＤ２１，Ｉ１，Ｉ２，Ｉ３１，Ｉ３２…電流、ＶＳ１，ＶＳ２…電圧、ＳＧ１〜ＳＧ３，ＳＧ３１〜ＳＧ３３…スイッチング信号、ｔ０〜ｔ８，ｔ１０〜ｔ３０…タイミング、Ｔｓ…スイッチング周期。
【図１】
2008011691.tif 000003
【図２】
2008011691.tif 000004
【図３】
2008011691.tif 000005
【図４】
2008011691.tif 000006
【図５】
2008011691.tif 000007
【図６】
2008011691.tif 000008
【図７】
2008011691.tif 000009
【図８】
2008011691.tif 000010
【図９】
2008011691.tif 000011
【図１０】
2008011691.tif 000012
【図１１】
2008011691.tif 000013
【図１２】
2008011691.tif 000014
【図１３】
2008011691.tif 000015
【図１４】
2008011691.tif 000016
【図１５】
2008011691.tif 000017
【図１６】
2008011691.tif 000018
【図１７】
2008011691.tif 000019
【図１８】
2008011691.tif 000020
【図１９】
2008011691.tif 000021
【図２０】
2008011691.tif 000022
【図２１】
2008011691.tif 000023
【図２２】
2008011691.tif 000024
【図２３】
2008011691.tif 000025
【図２４】
2008011691.tif 000026
【図２５】
2008011691.tif 000027
【図２６】
2008011691.tif 000028
【図２７】
2008011691.tif 000029
【図２８】
2008011691.tif 000030
【図２９】
2008011691.tif 000031