(57)【要約】【課題】装置を提供する。【解決手段】本発明は、ノーマルアクセス領域とスイッチアクセス領域を有する主記憶装置と、スイッチアクセス領域に対応する少なくとも一つのサブデータ領域を有する少なくとも一つの二次記憶装置と、ノーマルアクセス領域又はサブデータ領域を読み取り、書き込みして用いられるメモリ管理装置を含むメモリ管理システムを開示する。【選択図】図1Ａ
2008282415.tif 000002
【特許請求の範囲】
【請求項１】
ノーマルアクセス領域と少なくとも一つのスイッチアクセス領域を有する主記憶装置と、
前記スイッチアクセス領域に対応する少なくとも一つのサブデータ領域を有する少なくとも一つの二次記憶装置と、及び
少なくとも一つの要求信号に基づいて前記ノーマルアクセス領域又は前記サブデータ領域を読み取り/書き込みして用いられるメモリ管理装置とを含むメモリ管理システムであって、
前記要求信号が前記サブデータ領域を読み取り/書き込みする時、前記メモリ管理装置は前記サブデータ領域におけるデータを前記スイッチアクセス領域に移動するか、或いは書き込みたいデータを前記スイッチアクセス領域のマッピングで前記サブデータ領域に書き込みするメモリ管理システム。
【請求項２】
少なくとも一つのアドレス情報と前記書き込みたいデータのうちの一つ又は両者を含み、前記要求信号を発するプロセッサと、を更に含み
前記メモリ管理装置は、前記アドレス情報に基づいて前記ノーマルアクセス領域又は前記サブデータ領域を読取/書込みすることを決めることを特徴とする請求項１に記載のメモリ管理システム。
【請求項３】
少なくとも一つの要求信号に基づいて制御信号を発生するメモリスイッチ制御器と、
ノーマルアクセス領域と少なくとも一つのスイッチアクセス領域を有し、前記制御信号に基づいて、どうやって前記アクセス領域をスイッチするか、又はどうやってノーマルアクセス領域若しくは前記スイッチアクセス領域を読み取り/書込みするかを決める主記憶装置と、
前記スイッチアクセス領域に対応する少なくとも一つのサブデータ領域を有する少なくとも一つの二次記憶装置と、及び
前記制御信号に基づいて、前記サブデータ領域におけるデータを前記スイッチアクセス領域に移動するか、又は書き込みたいデータをスイッチアクセス領域のマッピングでサブデータ領域に書き込みするダイレクトメモリアクセス制御器と、を含むメモリ管理システム。
【請求項４】
前記メモリ管理システムは、少なくとも一つのアドレス情報と少なくとも一つの前記書き込みたいデータを含む要求信号を発するプロセッサを更に含むことを特徴とする請求項３に記載のメモリ管理システム。
【請求項５】
前記要求信号の前記アドレスが前記ノーマルアクセス領域にある場合は、前記メモリスイッチ制御器は前記アドレスに基づいて前記ノーマルアクセス領域をアクセスするか、又は前記要求信号が前記ノーマルアクセス領域におけるデータをアクセスすることを指定する場合は、前記メモリスイッチ制御器が前記ノーマルアクセス領域におけるデータにアクセスする請求項４に記載のメモリ管理システム。
【請求項６】
前記要求信号の前記アドレスが前記サブデータ領域にある場合は、前記メモリスイッチ制御器が前記ダイレクトメモリアクセス制御器を通して前記サブデータ領域に保存している前記アドレスに対応するデータを前記スイッチアクセス領域へ移動させ、且つ前記スイッチアクセス領域に保存している前記データを出力するか、又は前記メモリスイッチ制御器が前記ダイレクトメモリアクセス制御器を通して、前記書込みたいデータを前記スイッチアクセス領域に保存してから、前記スイッチアクセス領域が保存する前記データを前記サブデータ領域へ書き込むことを特徴とする請求項４に記載のメモリ管理システム。
【請求項７】
ノーマルアクセス領域と少なくとも一つのスイッチアクセス領域を有する主記憶装置と、
前記スイッチアクセス領域に対応する少なくとも一つのサブデータ領域と、
前記ノーマルアクセス領域又は前記サブデータ領域を読み取り/書き込みして用いられるメモリ管理装置と、を含むメモリ管理システムであって、
前記メモリ管理装置は前記サブデータ領域を読み取り/書き込みする場合、前記メモリ管理装置は前記サブデータ領域におけるデータを前記スイッチアクセス領域に移動するか、又は書き込みたいデータを前記スイッチアクセス領域のマッピングでサブデータ領域に書き込みをするメモリ管理システム。
【請求項８】
ノーマルアクセス領域と少なくとも一つのスイッチアクセス領域を提供し、
前記スイッチアクセス領域に対応する少なくとも一つのサブデータ領域を提供し、
少なくとも一つのアドレスと少なくとも一つの書き込みたいデータのうちの一つ又は両者を含む要求信号を受信し、及び
前記要求信号に基づいて前記ノーマルアクセス領域又は前記サブデータ領域を読み取り/書き込みするかを決め、前記要求信号が提供する前記アドレスが前記ノーマルアクセス領域のアドレス指定範囲にある場合、前記ノーマルアクセス領域の前記アドレスに対応するデータを読み取るか、又は書き込みたいデータを前記ノーマルアクセス領域に書き込み、前記要求信号が提供するアドレスが前記サブデータ領域のアドレス指定範囲にある場合、前記サブデータ領域の前記アドレスに対応するデータを前記スイッチアクセス領域に移動し、前記スイッチアクセス領域でデータを読み取るか、又は前記書き込みたいデータを前記スイッチアクセス領域のマッピングにより前記サブデータ領域に書き込むことを含むメモリ管理方法。 
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリアクセス技術に関し、特に、メモリ管理システムとその管理方法に関する。
【背景技術】
【０００２】
一般に、アドレスバスのアドレス線数によって、マイクロプロセッサシステムがアドレス指定することができる範囲は限定される。目下のデジタルシステムでは、処理装置のアドレス指定範囲は2のアドレス線数乗である。例えば、16本のアドレス線がアドレス指定することができる範囲は2の16乗であり、即ち、65536個のアドレスである。しかし、大部分の8ビットマイクロプロセッサシステムでは、構成とコストについて配慮するとなるべくアドレス線数を減少することから、その応用はマイクロプロセッサシステムのアドレス指定能力によって限定されることがよくある。よって、マイクロプロセッサシステムにより多い記憶装置を加えることができず、更にマイクロプロセッサシステムの機能が限定されることになる。
【０００３】
マイクロプロセッサシステムでは、記憶装置は極めて重要な主要資源であり、その容量の大きさがマイクロプロセッサのアドレス指定範囲及び全体のシステムのコストによって限定される。従って、各種の要因を適宜熟慮した後、どうやって最大量のメモリ資源をシステムの使用に提供するかが、極めて重要な課題である。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、メモリ管理システムと方法を提供することであって、実体アドレス線のピン数の減少、メモリ拡張、及び生産コストの低減などの効果を有する。
。
【課題を解決するための手段】
【０００５】
前述した目的のうちの一つを達成するために、本発明の一実施例によるメモリ管理システムは、ノーマルアクセス領域と少なくとも一つのスイッチアクセス領域を有する主記憶装置と、スイッチアクセス領域に対応する少なくとも一つのサブデータ領域を有する少なくとも一つの二次記憶装置と、少なくとも一つの要求信号に基づいてノーマルアクセス領域又はサブデータ領域を読み取り、書き込みして用いられるメモリ管理装置とを含むメモリ管理システムであって、要求信号がサブデータ領域を読み取り/書き込みする時、メモリ管理装置はサブデータ領域におけるデータをスイッチアクセス領域に移動するか、或いは書き込みたいデータをスイッチアクセス領域のマッピングでサブデータ領域に書き込みする。
【０００６】
本発明の別の実施例によるメモリ管理システムは、少なくとも一つの要求信号に基づいて制御信号を発生するメモリスイッチ制御器と、ノーマルアクセス領域と少なくとも一つのスイッチアクセス領域を有し、制御信号に基づいて、どうやってアクセス領域をスイッチするか、又はどうやってノーマルアクセス領域若しくはスイッチアクセス領域を読み取り/書き込みするかを決める主記憶装置と、スイッチアクセス領域に対応する少なくとも一つのサブデータ領域を有する少なくとも一つの二次記憶装置と、制御信号に基づいて、サブデータ領域におけるデータをスイッチアクセス領域に移動するか、又は書き込みたいデータをスイッチアクセス領域のマッピングでサブデータ領域に書き込むダイレクトメモリアクセス制御器とを含む。
【０００７】
本発明の別の実施例によるメモリ管理システムは、ノーマルアクセス領域と少なくとも一つのスイッチアクセス領域を有する主記憶装置と、スイッチアクセス領域に対応する少なくとも一つのサブデータ領域と、ノーマルアクセス領域又はサブデータ領域を読み取り/書き込みして用いられるメモリ管理装置とを含むメモリ管理システムであって、メモリ管理装置はサブデータ領域を読み取り/書き込みする場合、メモリ管理装置はサブデータ領域におけるデータをスイッチアクセス領域に移動するか、又は書き込みたいデータをスイッチアクセス領域のマッピングでサブデータ領域に書き込みする。
【０００８】
本発明の更に別の実施例によるメモリ管理方法は、ノーマルアクセス領域と少なくとも一つのスイッチアクセス領域を提供し、スイッチアクセス領域に対応する少なくとも一つのサブデータ領域を提供し、少なくとも一つのアドレスと少なくとも一つの書き込みたいデータのうちの一つ又は両者を含む要求信号Rqを受信するステップとを含み、要求信号に基づいてノーマルアクセス領域又はサブデータ領域への読み取り/書き込みを決め、要求信号が提供するアドレスがノーマルアクセス領域のアドレス指定範囲にある場合、ノーマルアクセス領域に対応するアドレスにおけるデータを読み取るか、又は書き込みたいデータをノーマルアクセス領域に書き込み、要求信号が提供するアドレスがサブデータ領域のアドレス指定範囲にある場合は、サブデータ領域に対応するアドレスにおけるデータをスイッチアクセス領域に移動し、スイッチアクセス領域で該データを読み取るか、又は書き込みたいデータをスイッチアクセス領域のマッピングによりサブデータ領域に書き込む。
【発明の効果】
【０００９】
本発明の実施例に係わるメモリ管理システムとメモリ管理方法では、主記憶装置においてノーマルアクセス領域と少なくとも一つのスイッチアクセス領域を画定し、スイッチアクセス領域のマッチングにより、二次記憶装置のサブデータ領域を読込み/書込みする。この方法で、有限なメモリのアドレス指定範囲である状態でも、ユーザー又はデザイナーがアドレス指定の数とメモリ空間を無限に拡張することができる。従って、アドレス指定に必要なピンの数を減少し、メモリ空間のフレキシブルな拡張及びシステムのコストを減少することを達成することができる。
【発明を実施するための最良の形態】
【００１０】
次に、添付した図面を参照しながら、本発明の好適な実施形態を詳細に説明する。
【００１１】
本発明に言及した方向の用語、例えば、上、下、前、後、左、右などは、添付した図面の方向を参考するためのみである。よって、以下に使用された方向の用語は、説明のために用いられ、本発明を制限するためのものでない。
図1Aは、本発明の一実施例に係わるメモリ管理システムを示す模式図である。該メモリ管理システム１００はプロセッサ１０１と、主記憶装置１０２と、二次記憶装置１０３と、メモリ管理装置１０４を含む。プロセッサ１０１は、中央処理装置（CPU）、マイクロプロセッサユニット（MPU）、マイクロプロセッサコントロールユニット（MCU）、又は他の既存の又は将来発展する各種のプロセッサであってよい。プロセッサ１０１は、メモリにおけるデータにアクセスするために、要求信号Rqを発する。
主記憶装置１０２は静的ランダムアクセス記憶装置（SRAM）、又は既存の又は将来発展する各種の記憶装置であってよい。主記憶装置１０２はノーマルアクセス領域と少なくとも一のスイッチアクセス領域を有する。図１Bのように、一実施例では、主記憶装置１０２におけるメモリ空間はノーマルアクセス領域Nabとスイッチアクセス領域Sabを有する。具体的に言うと、本実施例では、主記憶装置１０２は一つのスイッチアクセス領域Sabのみを有するが、他の実施例では、主記憶装置１０２は複数個のスイッチアクセス領域Sabを有することができる。
二次記憶装置１０３は、フラッシュメモリとハードディスクと光ディスクのうち一つ又はそれらの組み合わせ、或いは既存の又は将来発展する各種の保存装置であってよい。二次記憶装置１０３は、スイッチアクセス領域に対応する少なくとも一つのサブデータ領域を有する。図１Bのように、一実施例では、二次記憶装置１０３はN（Nは正整数で、無限大より小さい）個のサブデータ領域Sub1〜SubNを有する。サブデータ領域Sub1〜SubNはスイッチアクセス領域Sabに対応する。即ち、スイッチアクセス領域Sabにはサブデータ領域Sub1〜SubNのアドレスが保存されている。システムが、データを置換する時、それらのアドレスを使用してデータのマッピングを行って、サブデータ領域Sub1〜SubNのうちのいずれかにおけるデータをスイッチアクセス領域に移動する。当然、これらのアドレスをスイッチアクセス領域Sabのマッピングにより、データをサブデータ領域Sub1〜SubNのうちのいずれかに書き込みすることもできる。また、サブデータ領域Sub1〜SubNの容量の大きさはスイッチアクセス領域Sabの大小に相当し、かつサブデータ領域Sub1〜SubNにはプロセッサ１０１に必要なプログラム・コードを保存することができる。
メモリ管理装置１０４は、少なくとも一つの要求信号Rqに基づいて主記憶装置１０２のノーマルアクセス領域Nab又はスイッチアクセス領域Sabに対応するサブデータ領域Sub1〜SubNのうちのいずれかを読み取り（書き込み）するか、或いはデータを書き込みする。この内、要求信号Rqがサブデータ領域Sub1〜SubNのうちのいずれかを読み取り（書き込み）することを要求する時、メモリ管理装置１０４は、要求信号Rqが提供したアドレスに基づいて、指定されたサブデータ領域Sub1〜SubNのうちの一つのデータをスイッチアクセス領域Sabに移動するか、或いは要求信号Rqが提供したデータ及びアドレスに基づいて、プロセッサ１０１が書き込みたいデータを、スイッチアクセス領域Sabのマッピングで、そのアドレスが指定したサブデータ領域Sub1〜SubNのうちの一つに書き込みする。注目すべきは、要求信号Rqが読み取りを要求したデータが、スイッチアクセス領域Sabに既に保存されている場合は、メモリ管理装置１０４はそのデータに直接アクセスすることである。尚、メモリ管理装置１０４が読み取ったデータが、何処に伝送されるかは、要求信号Rqの指示によって決められる。本実施例では、要求信号Rqはデータをプロセッサ１０１に伝送することを要求するが、他の実施例では、要求信号Rqはデータをシステムの内部又は外部（図示せず）の他の装置に伝送することを要求することができる。
図１Aのように、一実施例では、メモリ管理装置１０４はメモリスイッチ制御器１０４aとダイレクトメモリアクセス制御器（DMA）１０４bを含む。メモリスイッチ制御器１０４aは要求信号Rqに基づいて制御信号Cを発生する。ダイレクトメモリアクセス制御器１０４bは制御信号Cに基づいてどうやってサブデータ領域Sub1〜SubNにアクセスするかを決めることによって、サブデータ領域Sub1〜SubNにおけるデータをスイッチアクセス領域Sabに移動するか、或いはプロセッサ１０１が書き込みたいデータを、スイッチアクセス領域Sabのマッピングで、サブデータ領域Sub1〜SubNに書き込みする。
以下で、図１Aと図１Bを参照することにより、本発明の一実施例に係わるメモリ管理システムに関する操作方法を詳しく説明する。
まず、プロセッサ１０１は、データ（プログラム・コード）Dにアクセスする必要がある時、要求信号Rqをメモリスイッチ制御器１０４aに伝送する。この時、メモリスイッチ制御器１０４aは、要求信号Rqが提供するアドレス情報に基づいて制御信号Cを発生する。その後、主記憶装置１０２とダイレクトメモリアクセス制御器１０４bは制御信号Cを受信する。
次に、要求信号Rqが提供するアドレスが主記憶装置１０２のアドレス指定範囲のノーマルアクセス領域Nabにある場合は、ダイレクトメモリアクセス制御器１０４bは作動しない。主記憶装置１０２は制御信号Cに基づいてそのアドレスに対応するプログラム・コードDをメモリスイッチ制御器１０４aでプロセッサ１０１に伝送する。
また、要求信号Rqが提供するアドレスが主記憶装置１０２のアドレス指定範囲の外部のサブデータ領域Sub1〜SubNにある場合は、メモリスイッチ制御器１０４aは、主記憶装置１０２におけるスイッチアクセス領域Sabに既にそのアドレスに対応するプログラム・コードDが保存されているか否かを判断する。保存されている場合は、スイッチアクセス領域Sabに保存されているプログラム・コードDをメモリスイッチ制御器１０４aでプロセッサ１０１に伝送する。保存されていない場合は、メモリスイッチ制御器１０４aは制御信号Cを利用してダイレクトメモリアクセス制御器１０４bを駆動する。その後、ダイレクトメモリアクセス制御器１０４bは、そのアドレスに対応するサブデータ領域Sub1〜SubNに保存されているプログラム・コードDをスイッチアクセス領域Sabに保存する。その後、メモリスイッチ制御器１０４aは、スイッチアクセス領域Sabに保存されているプログラム・コードDをプロセッサ１０１に伝送する。前述した方法によって、本発明の一実施例に係わるメモリ管理システム１００は、本来有限なメモリのアドレス指定範囲のほか、メモリのアドレス指定範囲を別途に増加することから、メモリのアドレス指定に必要な実体のアドレスピンの数を増加しなくても良い。
注意すべきは、以上は本発明の一実施例に係わるメモリ管理システムがデータを読み取る時の操作方法のみを開示したが、この発明の属する技術の分野における通常の知識を有する者であれば、本発明の一実施例に係わるメモリ管理システムがデータを書き込む時の操作方法を以上の説明から知ることができる。従って、データの書き込みの操作方法についてはここでは述べない。又、本発明の一実施例に係わるメモリ管理装置１０４及びそのメモリスイッチ制御器１０４aとダイレクトメモリアクセス制御器１０４bは、ソフトウェアとファームウェアとハードウェアのうちの一つ又はその組み合わせによって実行される。
図２のように、別の実施例では、本発明のメモリ管理システム１００’がバスBusと複数個のダイレクトメモリアクセス制御器１０４b、１０４b’…と、複数個の二次記憶装置１０３、１０３’によってデータのコミュニケーションと読み取り/書き込み操作を実行することができる。これによって、メモリの拡張を達成することができる。
図３A、３Bは本発明の一実施例に係わるメモリ管理方法を示す。メモリ管理方法は、以下のステップを含む。
ステップS３０２：開始。
ステップS３０４：ノーマルアクセス領域と少なくとも一つのスイッチアクセス領域を提供する。
ステップS３０６：スイッチアクセス領域に対応する少なくとも一つのサブデータ領域を提供する。
ステップS３０８：少なくとも一つのアドレスと少なくとも一つの書き込みたいデータのうちの一つ又は両者を含む要求信号Rqを受信する。
ステップS３１０：要求信号Rqが提供するアドレスがノーマルアクセス領域のアドレス指定範囲にあるか否かを判断し、ある場合はステップS３１２にいくが、ない場合はステップS３１４にいく。
ステップS３１２：ノーマルアクセス領域に対応するアドレスにおけるデータを読み取る、又は書き込みたいデータをノーマルアクセス領域に書き込む。
ステップS３１４：要求信号Rqが提供するアドレスがサブデータ領域のアドレス指定範囲にあるか否かを判断し、ある場合はステップS３１６にいくが、ない場合はステップS３２２にいく。
ステップS３１６：上記アドレスに対応するデータがスイッチアクセス領域に保存されているか否かを判断し、保存されている場合はステップS３１８にいくが、保存されていない場合はステップS３２０にいく。
ステップS３１８：スイッチアクセス領域におけるデータを読み取る。
ステップS３２０：サブデータ領域に対応するアドレスにおけるデータをスイッチアクセス領域に移動し、スイッチアクセス領域でデータを読み取る、又は書き込みたいデータをスイッチアクセス領域のマッピングによりサブデータ領域に書き込む。
ステップS３２２：終了。
本発明の一実施例に係わるメモリ管理システムとメモリ管理方法は、主記憶装置でノーマルアクセス領域と少なくとも一つのスイッチアクセス領域を画定してスイッチアクセス領域のマッピングによって、二次記憶装置のサブデータ領域を読み取り/書込みする。これによって、本発明の一実施例に係わるメモリ管理システムとメモリ管理方法では、有限なメモリのアドレス指定範囲である状態でも、ユーザー又はデザイナーがアドレス指定の数と記憶空間を無限に拡張することができる。即ち、主記憶空間を増加する必要がなく、主記憶装置における本来の空間をスイッチ領域として使用することにより、二次記憶装置とデータ交換をする。従って、アドレス指定に必要なピンの数を減少すること、メモリ空間の拡張及びシステムのコストを減少することを達成することができる。
【００１２】
本発明が前述した好適な実施例に基づいて以上のように開示されたが、前述した好適な実施例は、本発明を限定するためのものでなく、当業者は、本発明の精神と範囲を離脱しない限り、本発明に対して些細な変更と潤色を行うことができるので、本発明の保護範囲は、添付した特許請求の範囲に定まったものを基準とする。また、本発明の何れの実施例又は特許請求の範囲は、本発明に開示された全ての目的又は利点又は特徴を達成する必要がない。また、要約の部分と発明の名称は、特許文献の検索を助けるためのみのものであり、本発明の権利範囲を限定するものでない。
【図面の簡単な説明】
【００１３】
【図１Ａ】本発明の一実施例に係わるメモリ管理システムを示す模式図。
【図１Ｂ】主記憶装置と二次記憶装置における記憶空間のレイアウトを示す模式図である。
【図２】本発明の他の実施例に係わるメモリ管理システムを示す模式図。
【図３Ａ】本発明の一実施例に係わるメモリ管理方法を示すフローチャートである。
【図３Ｂ】本発明の一実施例に係わるメモリ管理方法を示すフローチャートである。
【符号の説明】
【００１４】
１００  メモリ管理システム
１０１  プロセッサ
１０２  主記憶装置
１０３  二次記憶装置
１０４  メモリ管理装置
１０４a  メモリスイッチ制御器
１０４b  ダイレクトメモリアクセス制御器
【図１Ａ】
2008282415.tif 000003
【図１Ｂ】
2008282415.tif 000004
【図２】
2008282415.tif 000005
【図３Ａ】
2008282415.tif 000006
【図３Ｂ】
2008282415.tif 000007