(57)【要約】【課題】中電界領域での感度特性と強電界領域での歪特性の双方を改善でき、さらにＡＧＣ電圧印加ライン上からＡＧＣバッファ増幅器を削減でき回路標準化を可能にすると共に回路規模の小型化を図ること。【解決手段】信号線路１１上にＰＩＮダイオードＤ２を設け、信号線路１１とグラウンドとの間にＰＩＮダイオードＤ１を設けてアッテネータ回路を構成する。抵抗Ｒ１とＲ２の直列回路の一端に電源Ｂを印加し、他端はＦＥＴ２のドレイン−ソース間を介して接地し、ＦＥＴ２のゲートにＡＧＣ電圧を印加する。ローノイズアンプ１２のベース電圧にＡＧＣ電圧に応じたバイアス電圧（Ｖ１）をＰＩＮダイオードＤ１，Ｄ２を介して加え、ＰＩＮダイオードＤ２による減衰量を制御すると共にローノイズアンプ１２の動作電流を制御する。【選択図】図１
2008011482.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号が導入される信号線路上に設けられ高周波信号入力側となる一端が抵抗を介して接地された第１のＰＩＮダイオードと、
前記第１のＰＩＮダイオードの他端に対して入力端が直流的に接続された増幅素子と、
前記増幅素子の入力端に接続されたバイアス回路と、
前記高周波信号の入力信号レベルに応じた制御電圧が印加される制御電圧供給ラインから制御電圧が供給され、前記制御電圧に応じた可変バイアス電圧を生成して前記第１のＰＩＮダイオードの一端に加え、前記第１のＰＩＮダイオードによる減衰量を制御すると共に前記増幅素子の動作電流を制御する可変バイアス回路と、
を具備したことを特徴とする高周波回路。
【請求項２】
前記可変バイアス回路は、ゲートに前記制御電圧供給ラインが接続されソースが接地されたＦＥＴと、前記ＦＥＴのドレインと電源との間に直列接続された２つの抵抗とを備え、前記２つの抵抗の接続点を前記第１のＰＩＮダイオードの一端に接続してなることを特徴とする請求項１記載の高周波回路。
【請求項３】
前記第１のＰＩＮダイオードの一端と前記２つの抵抗の接続点との間に第２のＰＩＮダイオードを接続したことを特徴とする請求項２記載の高周波回路。
【請求項４】
前記増幅素子は、ＦＥＴ又はトランジスタで構成され、
前記バイアス回路は、前記増幅素子のゲート又はベースとグラウンドとの間を抵抗で接続し、前記増幅素子のゲート又はベースと電源との間を抵抗で接続して構成し、前記増幅素子のゲート又はベースに加えるバイアス電圧を、前記第１のＰＩＮダイオードの他端に印加することを特徴とする請求項１から請求項３の何れかに記載の高周波回路。
【請求項５】
前記増幅素子の後段に接続されたＡＧＣ回路から出力される高周波信号の信号レベルに応じたＡＧＣ電圧を、前記制御電圧として前記制御電圧供給ラインに供給することを特徴とする請求項１から請求項４の何れかに記載の高周波回路。
【請求項６】
前記可変バイアス回路は、ゲートに前記制御電圧供給ラインが接続されると共に、ソースが抵抗を介してグラウンドに接続され、ドレインが抵抗を介して電源に接続されたＦＥＴを有し、前記ＦＥＴのドレインを前記第１のＰＩＮダイオードの一端に接続してなることを特徴とする請求項１記載の高周波回路。
【請求項７】
前記増幅素子は、ＦＥＴ又はトランジスタで構成され、当該増幅素子のソース又はエミッタとグラウンドとの間に直流電流設定用抵抗を接続し、
前記ＦＥＴのソースを高周波的に接地し、当該ソースに一端が接続された抵抗の他端と前記増幅素子のソース又はエミッタとの間に第３のＰＩＮダイオードを接続し、
前記第３のＰＩＮダイオードの抵抗値を、前記ＦＥＴのソース電圧により制御したことを特徴とする請求項６記載の高周波回路。
【請求項８】
高周波信号が導入される信号線路上に設けられた第１のＰＩＮダイオードを有する減衰回路と、
前記減衰回路の後段に高周波的に接続され、帰還回路を有する増幅素子と、
前記高周波信号の入力信号レベルに応じた制御電圧が印加される制御電圧供給ラインから制御電圧が供給され、前記制御電圧に応じて前記第１のＰＩＮダイオード及び前記帰還回路に供給する可変バイアス電圧をそれぞれ生成し、前記第１のＰＩＮダイオードの一端に加える可変バイアス電圧にて当該第１のＰＩＮダイオードによる減衰量を制御すると共に、前記第３のＰＩＮダイオードの一端に加える可変バイアス電圧にて前記帰還回路による帰還量を制御する可変バイアス回路と、
を具備したことを特徴とする高周波回路。
【請求項９】
前記可変バイアス回路は、ゲートに前記制御電圧供給ラインが接続されると共にドレインが抵抗を介して電源に接続されたＦＥＴを有し、
前記可変バイアス回路のＦＥＴのドレインを前記第１のＰＩＮダイオードの一端に接続し、
前記可変バイアス回路のＦＥＴのソースを高周波的に接地すると共に当該ソースに抵抗の一端を接続し、
前記増幅素子を、ＦＥＴ又はトランジスタで構成し、当該増幅素子のソース又はエミッタとグラウンドとの間に直流電流設定用抵抗を接続し、
前記可変バイアス回路のＦＥＴのソースに接続された前記抵抗の他端と前記増幅素子のソース又はエミッタとの間に第３のＰＩＮダイオードを接続し、
前記第３のＰＩＮダイオードの抵抗値を、前記可変バイアス回路のＦＥＴのソース電圧により制御したことを特徴とする請求項８記載の高周波回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＩＮダイオードを備えたアッテネータ回路の減衰量を入力信号レベルに応じて制御する高周波回路に関する。
【背景技術】
【０００２】
従来の放送信号受信システムでは、アンテナで受信したテレビジョン信号等の入力信号をアッテネータ回路へ入力する一方、アッテネータ回路の減衰量を検波回路から与えられるＡＧＣ電圧によって制御している。テレビジョン信号の入力レベルが大き過ぎる場合は減衰量が大きくなるように制御し、小さ過ぎる場合は減衰量を抑制することにより、テレビジョン信号の入力信号レベルを所定レベルに維持することができる。アッテネータ回路から出力された入力信号はローノイズアンプで増幅してから後段の周波数変換回路に入力している。
【０００３】
図７はローノイズアンプの前段にアッテネータ回路を設けた高周波回路の一例である。アンテナで受信したテレビジョン信号がテレビジョン信号受信用集積回路の入力端子１０ａに供給される。入力端子１０ａに信号線路１１の一端が接続され、信号線路１１の他端がローノイズアンプ１２の入力端に接続される。信号線路１１上にアノードをローノイズアンプ１２の入力端に接続したＰＩＮダイオードＤ２が設けられている。ＰＩＮダイオードＤ２のカソード側の信号線路１１とグラウンドとの間にＰＩＮダイオードＤ１が接続されている。抵抗Ｒ１及びＲ２で構成される直流バイアス回路で設定される固定電圧が抵抗１３を介してＰＩＮダイオードＤ１のアノードに印加され、抵抗Ｒ３，Ｒ４，Ｒ５で構成されるバイアス回路で設定された固定電圧がローノイズアンプ１２の入力端に印加されるように構成されている。また、抵抗Ｒ６及びコイル１４で構成されるバイアス回路でＡＧＣ電圧がＰＩＮダイオードＤ２のアノードに印加され、ＰＩＮダイオードＤ２をＡＧＣ電圧で駆動するように構成されている。
【０００４】
ローノイズアンプ１２の出力端には、チューナ部を構成するアンテナ同調回路２１、ＲＦ増幅器２２、ＲＦ同調回路２３、混合器２４、ＩＦ同調回路２５及びＩＦ増幅器２６が設けられ、ＩＦ増幅器２６の出力端がテレビジョン信号受信用集積回路の出力端子１０ｂに接続されている。出力端子１０ｂにはＳＡＷフィルタ２７を介してＶＩＦ集積回路２８が接続される。ＶＩＦ集積回路２８は、ＡＧＣ電圧を生成するＡＧＣ回路を内蔵しており、入力電界に応じたＡＧＣ電圧を出力する。ＡＧＣ電圧はＰＩＮダイオードＤ２の専用のバイアス回路及びＲＦ増幅器２２へ入力される。図８（ａ）はＲＦ増幅器２２におけるＡＧＣ電圧と減衰量との関係を示す特性図である。ＲＦ増幅器２２はＡＧＣ電圧が３．５Ｖ付近までの弱電界領域ではほとんど減衰はないが、ＡＧＣ電圧が３．５Ｖよりも小さくなる中電界から強電界にかけて徐々に減衰量を大きくしている。
【０００５】
ここで、ＰＩＮダイオードＤ２は電流制御形であり、ＰＩＮダイオードＤ２を直流的に駆動するためにはＡＧＣ電圧供給ラインＬ１に数ｍＡの電流を流す必要がある。ＶＩＦ集積回路２８におけるＡＧＣ回路の電流容量はＰＩＮダイオードＤ２の駆動に必要な電量容量に比べて少ない。そのため、テレビジョン信号受信用集積回路外又は集積回路内にＡＧＣバッファ増幅器２９又は２９´を設けて電量容量の増大を図る必要がある。
【０００６】
ＡＧＣ電圧が大きい場合は、バイアス回路（Ｒ６，１４）からＰＩＮダイオードＤ２のアノードに大きいな電圧が印加されるのでＰＩＮダイオードＤ２に大きな電量が流れる導通状態となり入力信号は減衰されずにローノイズアンプ１２に入力して増幅され、さらに同一のＡＧＣ電圧が入力されているＲＦ増幅器２２で高い利得で増幅される。一方、ＡＧＣ電圧が小さい場合は、バイアス回路（Ｒ６，１４）からＰＩＮダイオードＤ２のアノードに印加される電圧が小さくなるので、ＰＩＮダイオードＤ２を流れる電流量が小さくなり、相対的にＰＩＮダイオードＤ１を経由してグラウンドに流れる電流が増大する。この結果、ローノイズアンプ１２に入力される入力信号レベルが減衰する。このようにＡＧＣ電圧に連動して減衰量が制御される。
【０００７】
なお、増幅回路の前段にＰＩＮダイオードを備えたアッテネータ回路を設け、入力信号のレベルによりアッテネータ回路の減衰量を変えるようにした高周波回路が提案されている（例えば、特許文献１参照）。
【特許文献１】特開平１０−０６５４６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記従来の高周波回路は、ローノイズアンプ１２のバイアス電圧が固定電圧であるため、ローノイズアンプ１２は入力信号レベルの変化に対応することができず、受信感度が劣化する可能性がある。ローノイズアンプ１２を入力信号レベルに対応させるためには、ローノイズアンプ１２にＡＧＣ電圧を供給するための追加回路構成が必要となり、回路規模が大きくなる問題が生じる。
【０００９】
また、従来の高周波回路は、信号線路１１上に設けたＰＩＮダイオードＤ２を駆動するためにテレビジョン信号受信用集積回路外又は集積回路内にＡＧＣバッファ増幅器２９又は２９´を設ける必要があるので、回路規模が大きくなると共に回路標準化の障害となるといった問題もある。
【００１０】
また、信号線路１１に配置したＰＩＮダイオードＤ２はＡＧＣ電圧で直接駆動されるため動作点を任意に設定できなかった。図８(ｂ)はＰＩＮダイオードＤ２によるアッテネータ回路の減衰特性を示す図である。ＡＧＣ電圧が３．４Ｖ付近までは減衰はほとんどないが、ＡＧＣ電圧が３．４Ｖを過ぎた付近の弱電界から中電界領域で減衰が開始されていることが示されている。本来、弱電界から中電界領域では入力信号を減衰させずに、例えばＡＧＣ電圧が１．５Ｖより小さくなる強電界領域からアッテネータ回路を動作させて入力信号を減衰させたいところであるが、弱電界から中電界領域で減衰が開始されても動作点を任意に設定できないため中電界入力時の受信感度が劣化する問題がある。
【００１１】
本発明は、かかる点に鑑みてなされたものであり、中電界領域での感度特性と強電界領域での歪特性の双方を改善でき、さらにＡＧＣ電圧印加ライン上からＡＧＣバッファ増幅器を削減でき回路標準化を可能にすると共に回路規模の小型化を図ることのできる高周波回路を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の高周波回路は、高周波信号が導入される信号線路上に設けられ高周波信号入力側となる一端が抵抗を介して接地された第１のＰＩＮダイオードと、前記第１のＰＩＮダイオードの他端に対して入力端が直流的に接続された増幅素子と、前記増幅素子の入力端に接続されたバイアス回路と、前記高周波信号の入力信号レベルに応じた制御電圧が印加される制御電圧供給ラインから制御電圧が供給され、前記制御電圧に応じた可変バイアス電圧を生成して前記第１のＰＩＮダイオードの一端に加え、前記第１のＰＩＮダイオードによる減衰量を制御すると共に前記増幅素子の動作電流を制御する可変バイアス回路とを具備したことを特徴とする。
【００１３】
この構成によれば、可変バイアス回路から制御電圧に応じて変化する可変バイアス電圧を第１のＰＩＮダイオードの一端に加え、前記第１のＰＩＮダイオードによる減衰量を制御すると共に前記増幅素子の動作電流を制御するので、増幅素子の動作電流を入力信号レベルに応じて制御することができ、増幅素子に固定電圧を加える場合に比べて受信感度を改善することができる。また、制御電圧供給ラインから制御電圧が供給され、制御電圧が大きくなるのに応じて小さくなり、制御電圧が小さくなるのに応じて大きくなる可変バイアス電圧を生成して第１のＰＩＮダイオードの一端に加える可変バイアス回路を備えたので、制御電圧印加ライン上からＰＩＮダイオードを駆動するために電流容量を増大するバッファ増幅器を削減でき、回路標準化を可能にすると共に回路規模の小型化を図ることができる。
【００１４】
また本発明は、上記高周波回路において、前記可変バイアス回路は、ゲートに前記制御電圧供給ラインが接続されソースが接地されたＦＥＴと、前記ＦＥＴのドレインと電源との間に直列接続された２つの抵抗とを備え、前記２つの抵抗の接続点を前記第１のＰＩＮダイオードの一端に接続してなることを特徴とする。
【００１５】
この構成により、制御電圧供給ラインからゲートに印加される制御電圧でＦＥＴのドレイン−ソース間に流れる電流を制御して、第１のＰＩＮダイオードの一端に加えるバイアス電圧を可変バイアス電圧とすることができると共に可変バイアス電圧の大きさを２つの抵抗で設定できるので、ＰＩＮダイオードの動作点を任意に設定できるものとなり、従来は困難であった中電界入力時の受信感度を改善できる。
【００１６】
また本発明は、上記高周波回路において、前記第１のＰＩＮダイオードの一端と前記２つの抵抗の接続点との間に第２のＰＩＮダイオードを接続したことを特徴とする。
【００１７】
この構成により、可変バイアス電圧を第２のＰＩＮダイオードにも印加することで第２のＰＩＮダイオードの導通状態を制御して、信号線路からグラウンドに流れる電流量を第２のＰＩＮダイオードのオン／オフによっても制御できる。
【００１８】
上記高周波回路において、前記増幅素子は、ＦＥＴ又はトランジスタで構成され、前記バイアス回路は、前記増幅素子のゲート又はベースとグラウンドとの間を抵抗で接続し、前記増幅素子のゲート又はベースと電源との間を抵抗で接続して構成し、前記増幅素子のゲート又はベースに加えるバイアス電圧を、前記第１のＰＩＮダイオードの他端に印加することを特徴とする。
【００１９】
また上記高周波回路において、前記増幅素子の後段に接続されたＡＧＣ回路から出力される高周波信号の信号レベルに応じたＡＧＣ電圧を前記制御電圧として用いることが望ましい。
【００２０】
また上記高周波回路において、前記可変バイアス回路は、ゲートに前記制御電圧供給ラインが接続されると共に、ソースが抵抗を介してグラウンドに接続され、ドレインが抵抗を介して電源に接続されたＦＥＴを有し、前記ＦＥＴのドレインを前記第１のＰＩＮダイオードの一端に接続してなることを特徴とする。
【００２１】
また上記高周波回路において、前記増幅素子は、ＦＥＴ又はトランジスタで構成され、当該増幅素子のソース又はエミッタとグラウンドとの間に直流電流設定用抵抗を接続し、前記ＦＥＴのソースを高周波的に接地し、当該ソースに一端が接続された抵抗の他端と前記増幅素子のソース又はエミッタとの間に第３のＰＩＮダイオードを接続し、前記第３のＰＩＮダイオードの抵抗値を、前記ＦＥＴのソース電圧により制御したことを特徴とする。
【００２２】
これにより、第３のＰＩＮダイオードの抵抗値がＦＥＴのソース電圧により制御されるので、入力信号レベルに応じた制御電圧で制御されるＦＥＴのソース電圧により増幅素子の利得が制御されることとなり、入力信号レベルに応じて増幅素子の利得制御が可能になる。
【００２３】
また本発明の高周波回路は、高周波信号が導入される信号線路上に設けられた第１のＰＩＮダイオードを有する減衰回路と、前記減衰回路の後段に高周波的に接続され、帰還回路を有する増幅素子と、前記高周波信号の入力信号レベルに応じた制御電圧が印加される制御電圧供給ラインから制御電圧が供給され、前記制御電圧に応じて前記第１のＰＩＮダイオード及び前記帰還回路に供給する可変バイアス電圧をそれぞれ生成し、前記第１のＰＩＮダイオードの一端に加える可変バイアス電圧にて当該第１のＰＩＮダイオードによる減衰量を制御すると共に、前記第３のＰＩＮダイオードの一端に加える可変バイアス電圧にて前記帰還回路による帰還量を制御する可変バイアス回路とを具備したことを特徴とする。
【００２４】
このように構成された高周波回路によれば、可変バイアス回路において高周波信号の入力信号レベルに応じて、減衰回路での減衰量を制御する可変バイアス電圧と帰還回路の帰還量を制御する可変バイアス電圧との２つを得ることができる。
【００２５】
また上記高周波回路において、前記可変バイアス回路は、ゲートに前記制御電圧供給ラインが接続されると共にドレインが抵抗を介して電源に接続されたＦＥＴを有し、前記ＦＥＴのドレインを前記第１のＰＩＮダイオードの一端に接続し、前記ＦＥＴのソースを高周波的に接地すると共に当該ソースに抵抗の一端を接続し、前記増幅素子を、ＦＥＴ又はトランジスタで構成し、当該増幅素子のソース又はエミッタとグラウンドとの間に直流電流設定用抵抗を接続し、前記ＦＥＴのソースに接続された前記抵抗の他端と前記増幅素子のソース又はエミッタとの間に第３のＰＩＮダイオードを接続し、前記第３のＰＩＮダイオードの抵抗値を、前記ＦＥＴのソース電圧により制御したことを特徴とする。
【００２６】
これにより、ＦＥＴのドレイン電圧で減衰量を制御でき、ソース電圧で増幅素子の帰還量を制御することができる。
【発明の効果】
【００２７】
本発明によれば、ローノイズアンプのベース電圧を入力信号レベルに対応させて可変させることができると共に信号線路上のＰＩＮダイオードのオン／オフの動作点を任意に設定でき、中電界での感度特性と強電界での歪特性の双方を改善でき、さらにＡＧＣ電圧印加ライン上からＡＧＣバッファ増幅器を削減でき標準化を可能にすると共に小型化を図ることができる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の実施の形態について添付図面を参照して詳細に説明する。ここでは、本発明をテレビジョン受信システムの高周波回路に適用した実施の形態について説明する。
（第１の実施の形態）
図１は本実施の形態に係る高周波回路の構成図である。高周波信号が供給される入力端子１０ａに信号線路１１の一端が接続され、当該信号線路１１の他端がローノイズアンプ１２の入力端に接続される。ローノイズアンプ１２はデュアルゲートＦＥＴ又はトランジスタ等の増幅素子で構成することができる。ローノイズアンプ１２の前段となる信号線路１１には第１のＰＩＮダイオードとなる一方のＰＩＮダイオードＤ２及び第２のＰＩＮダイオードとなる他方のＰＩＮダイオードＤ１で構成されるアッテネータ回路が設けられている。一方のＰＩＮダイオードＤ２のカソードが入力端子１０ａに接続され、アノードがローノイズアンプ１２の入力端に接続される。他方のＰＩＮダイオードＤ１のカソードは一方のＰＩＮダイオードＤ２のカソードに接続され、アノードは抵抗１３を介して接地されている。よって、一方のＰＩＮダイオードＤ２のカソードも抵抗１３を介して接地されることになる。他方のＰＩＮダイオードＤ１のアノードに可変バイアス回路１が接続されている。
【００２９】
可変バイアス回路１は、ＡＧＣ電圧に応じた可変バイアス電圧によりＰＩＮダイオードＤ２の減衰量を制御すると共にローノイズアンプ１２の動作電流も制御する機能を有する。可変バイアス回路１は、抵抗Ｒ１及びＲ２、ＦＥＴ２等との組み合わせで構成されている。電源Ｂが印加される電源端子１０ｃに抵抗Ｒ１の一端が接続され、この抵抗Ｒ１の他端に抵抗Ｒ２の一端が接続され、抵抗Ｒ２の他端はＦＥＴ２のドレイン−ソース間を介してグラウンドに接続されている。ＦＥＴ２のゲートはＡＧＣ電圧供給ラインＬ１に接続されている。ＡＧＣ電圧供給ラインＬ１は抵抗３を介してＡＧＣ電圧の印加端子１０ｄに接続されている。抵抗Ｒ１と抵抗Ｒ２との接続点は抵抗１３の他端に接続されると共にコンデンサ３１を介してグラウンドに接続されている。
【００３０】
可変バイアス回路１において、抵抗Ｒ１と抵抗Ｒ２の接続点の電圧Ｖ１は、抵抗Ｒ１及びＲ２のブリーダ比により決まる。かかる電圧Ｖ１は、ＦＥＴ２のドレイン−ソース間に流れる電流値に応じて変化する。すなわち、ＦＥＴ２のドレイン−ソース間に流れる電流値が小さくなるのに応じて、電圧Ｖ１が高くなっていく。ＦＥＴ２のドレイン−ソース間に流れる電流量はゲートに印加されるＡＧＣ電圧の大きさに応じて決まる。
【００３１】
ローノイズアンプ１２は、その入力端が抵抗Ｒ３を介してグラウンドに接続されると共に直列接続された抵抗Ｒ４、Ｒ５及びコイル３４を介して電源端子１０ｃに接続されている。抵抗Ｒ４にはコンデンサ３５が並列に接続されている。抵抗Ｒ３，Ｒ４，Ｒ５で決まるＤＣバイアス電圧Ｖ２が、ローノイズアンプ１２の入力端に加えられるベース電圧となると共にＰＩＮダイオードＤ２のアノードに加えられてＰＩＮダイオードＤ２を導通させる駆動電圧となる。すなわち、ローノイズアンプ１２の入力端に加えられるＤＣバイアス電圧Ｖ２を利用してＰＩＮダイオードＤ２を導通させており、ＰＩＮダイオードＤ２のために専用に設けていたバイアス回路（抵抗Ｒ６、コイル１４）を削減している。
【００３２】
本実施の形態では、抵抗Ｒ１及びＲ２の各抵抗値を調整して、ＰＩＮダイオードＤ２、Ｄ１の動作点を任意に定めている。具体的には、ＡＧＣ電圧が最大となる弱電界領域では、ＰＩＮダイオードＤ１が開放状態となる電圧Ｖ１（最小値）となり、かつ当該電圧Ｖ１がローノイズアンプ１２のバイアス回路（抵抗Ｒ３，Ｒ４，Ｒ５）で設定されるバイアス電圧Ｖ２よりも小さくなるようにしている。これにより、弱電界領域ではＰＩＮダイオードＤ１が開放状態となすと共にＰＩＮダイオードＤ２をローノイズアンプ１２のバイアス電圧Ｖ２で導通状態とすることができる。
【００３３】
また、ＡＧＣ電圧が最大値からある程度低下した中電界領域では、ＰＩＮダイオードＤ１が開放状態から導通状態へと移行すると共にＰＩＮダイオードＤ２が導通状態から開放状態へと移行し得るバイアス電圧Ｖ１へと変化するようにする。ＰＩＮダイオードＤ２のカソード電圧（Ｖ１）の上昇に伴う動作変化によって、ローノイズアンプ１２のバイアス電圧が上昇して動作電流が増加する。このときのバイアス電圧がローノイズアンプ１２にとってＮＦが最も良くなるバイアス電圧となるようにする。
【００３４】
また、ＡＧＣ電圧がさらに低下した強電界領域では、ＰＩＮダイオードＤ１が完全に導通状態となり、歪特性を改善し得る大きい動作電流がローノイズアンプ１２に流れるようなバイアス電圧Ｖ１がＰＩＮダイオードＤ２のカソードに加えられるようにする。これにより、強電界領域ではＰＩＮダイオードＤ２がオフ状態となると共にローノイズアンプ１２の入力端には可変バイアス回路１から大きな電圧（バイアス電圧Ｖ１）が加えられて動作電流が増大する。
【００３５】
ローノイズアンプ１２の後段に、チューナ部を構成するアンテナ同調回路２１、ＲＦ増幅器２２、ＲＦ同調回路２３、混合器２４、ＩＦ同調回路２５及びＩＦ増幅器２６が設けられ、ＩＦ増幅器２６の出力端がテレビジョン信号受信用集積回路の出力端子１０ｂに接続されている。アンテナ同調回路２１はテレビジョン放送信号の周波数帯域に同調してテレビジョン放送信号を取り出し、ＲＦ増幅器２２はＡＧＣ電圧に応じた利得にてテレビジョン放送信号を増幅する。ＲＦ同調回路２３は、選局信号に応じて選択された同調周波数にて同調して所定のテレビジョン信号を取り出す。混合器２４は、所定のテレビジョン信号に局部発振信号を掛け合わせて周波数変換し、ＩＦ同調回路２５は周波数変換されたＩＦ信号から所望のテレビジョン信号に対応した周波数成分のＩＦ信号を取り出す。ＩＦ増幅器２６は、ＩＦ同調回路２５から取り出されたＩＦ信号を増幅して出力端子１０ｂから出力する。出力端子１０ｂから出力されたＩＦ信号はＳＡＷフィルタ２７で不要な周波数成分が除去されてＶＩＦ集積回路２８に入力される。ＶＩＦ集積回路２８は、入力するＩＦ信号の信号レベルに応じて入力信号レベルを所定範囲に収めるためのＡＧＣ電圧を発生させるＡＧＣ回路を内蔵する。ＶＩＦ集積回路２８のＡＧＣ回路から出力されるＡＧＣ電圧はＡＧＣ電圧の印加端子１０ｄに印加される。また、ＶＩＦ集積回路２８はＩＦ信号を復調して映像信号及び音声信号を出力する。
【００３６】
次に以上のように構成された本実施の形態の動作について説明する。
ＶＩＦ集積回路２８は、チューナ部からＩＦ信号を取り込んでＡＧＣ回路から入力電界の強さに応じたＡＧＣ電圧を出力する。弱電界領域から強電界領域に掛けて電圧値が徐々に小さくなるようなＡＧＣカーブに基づいてＡＧＣ電圧が出力される。ＶＩＦ集積回路２８から出力されるＡＧＣ電圧は、ＡＧＣ電圧供給ラインＬ１を経由してＲＦ増幅器２２及びＦＥＴ２のゲートに印加される。
【００３７】
ＡＧＣ電圧が最大の状態では、ＦＥＴ２が導通状態となってドレイン−ソース間に流れる電流が増大し、電圧Ｖ１が最小値となる。このとき、ＰＩＮダイオードＤ１のアノードに加えられる電圧Ｖ１では上記設定よりＰＩＮダイオードＤ１はオフとなる開放状態である。一方、ＰＩＮダイオードＤ２は、アノードに加えられたローノイズアンプ１２のバイアス電圧Ｖ２によって導通状態とされる。したがって、ＡＧＣ電圧が最大となる弱電界領域では、信号線路１１に導入された高周波信号は導通状態のＰＩＮダイオードＤ２で減衰されずにローノイズアンプ１２に入力される。ローノイズアンプ１２はバイアス電圧Ｖ２によって増幅動作し、入力信号を増幅して出力する。弱電界領域におけるＡＧＣ電圧では、電圧Ｖ１でＰＩＮダイオードＤ１が導通しないようにしているので又は実質的に受信感度に影響を与えない範囲で導通するので信号減衰は抑制される。
【００３８】
ＡＧＣ電圧が低下して、好ましくは中電界領域になった所望動作点で、ＦＥＴ２のドレイン−ソース間を流れる電流が減少して電圧Ｖ１が上昇するようになる。ＰＩＮダイオードＤ１のアノード電圧が上昇してＰＩＮダイオードＤ１は開放状態から導通状態へと移行すると共にＰＩＮダイオードＤ２のカソード電圧（Ｖ１）が上昇してＰＩＮダイオードＤ２が導通状態から開放状態へ移行する。これにより、ＰＩＮダイオードＤ１及びＤ２の導通状態（開放状態）に応じて信号線路１１からグラウンド側に電流が流れて入力信号レベルが減衰する。しかも、ＡＧＣ電圧の低下に応じてＰＩＮダイオードＤ２のカソード電圧（Ｖ１）が上昇してＰＩＮダイオードＤ２が開放状態へと変化すると、ＰＩＮダイオードＤ２のカソード側からローノイズアンプ１２の入力端に加えられる電圧が大きくなる。ローノイズアンプ１２はこのようなベース電圧の上昇により動作電流が増加して、上記設定によりＮＦの一番良い状態で動作することとなる。中電界領域におけるＮＦの改善された増幅信号が出力されることとなる。
【００３９】
ＡＧＣ電圧がさらに低下して、好ましくは強電界領域になると、ゲートに印加されるＡＧＣ電圧は小さくなりＦＥＴ２のドレイン−ソース間を流れる電流が減少し又はオフ状態となる。これにより、抵抗Ｒ１と抵抗Ｒ２の中間接続点には電圧Ｖ１の最大値が現れる。この最大電圧Ｖ１がアノードに加えられたＰＩＮダイオードＤ１は完全に導通状態となる。またＰＩＮダイオードＤ２のカソード電圧も電圧Ｖ１によって上昇し、ＰＩＮダイオードＤ２も開放状態に近い状態となる。したがって、さらに大きな電流が信号線路１１からＰＩＮダイオードＤ１を通りグラウンドに流入して減衰量は最大になる。一方、大きな電圧Ｖ１がＰＩＮダイオードＤ２のカソードに印加されるのでＰＩＮダイオードＤ２のアノード側となるローノイズアンプ１２のベース電圧はさらに上昇することとなる。ローノイズアンプ１２は大きなベース電圧により大きな動作電流が流れることとなり、強電界領域における歪特性を改善することができる。
【００４０】
このように、本実施の形態によれば、信号線路１１上にＰＩＮダイオードＤ２を設け、信号線路１１とグラウンドとの間にＰＩＮダイオードＤ１を設けてアッテネータ回路を構成し、抵抗Ｒ１とＲ２の直列回路の一端に電源Ｂを印加し、他端はＦＥＴ２のドレイン−ソース間を介して接地し、ＦＥＴ２のゲートにＡＧＣ電圧を印加するようにしたので、ローノイズアンプ１２のベース電圧にＡＧＣ電圧に応じたバイアス電圧（Ｖ１）をＰＩＮダイオードＤ１，Ｄ２を介して加えることができ、中電界領域での感度特性と強電界領域での歪特性を改善することができる。
【００４１】
また本実施の形態によれば、各ＰＩＮダイオードＤ１，Ｄ２のオン／オフ動作の動作点は抵抗Ｒ１と抵抗Ｒ２で設定された電圧によって任意に設定できるので、中電界領域での感度特性と強電界領域での歪特性を改善することができる。
【００４２】
また本実施の形態によれば、ＦＥＴ２のゲートにＡＧＣ電圧を印加し、ＦＥＴ２のドレイン−ソース間を流れる電流に応じたバイアス電圧Ｖ１を生成するので、ＡＧＣ電圧供給ラインＬ１からＡＧＣバッファ増幅器２９又は２９´を削除することができ、回路標準化を容易に実現できる。
【００４３】
また本実施の形態によれば、ローノイズアンプ１２のベース電圧をＰＩＮダイオードＤ２の動作電圧に兼用したので、専用のバイアス回路を設ける必要がなくなり回路規模を小さくすることができる。
【００４４】
本発明は上記一実施の形態に限定されるものではなく種々変形実施可能である。たとえば、ＰＩＮダイオードＤ１を削除した構成を採用することもできる。ＰＩＮダイオードＤ２だけであっても上記同様の作用効果を奏することができる。
【００４５】
（第２の実施の形態）
図２は本実施の形態に係る高周波回路の構成図である。第２の実施の形態は、テレビジョン受信システムに適用した高周波回路の例であるが、ローノイズアンプ１２より後段は第１の実施の形態と同じであるので異なる部分を主に説明する。また、図１に示す第１の実施の形態と同一の機能を有する構成要素には同一符号を付して説明の重複を避ける。
【００４６】
可変バイアス回路４０は、ゲートにＡＧＣ電圧供給ラインＬ１が接続され、ソースが抵抗ＲＳを介してグラウンドに接続されている。また、ＦＥＴ２のドレインは、コンデンサ３１を介して高周波的に接地されたＰＩＮダイオード（第２のＰＩＮダイオード）Ｄ１のアノードに接続されており、電源端子１０ｃに印加される電源電圧Ｂが抵抗ＲＤを介して印加されるように構成されている。
【００４７】
ローノイズアンプ１２は、トランジスタ又はＦＥＴ等の増幅素子で構成されており、入力側（ベース又はゲート）は信号線路１１に接続され、増幅出力側（コレクタ又はドレイン）は後段の回路に接続され、接地側（エミッタ又はソース）は抵抗Ｒ６を介して接地されている。抵抗Ｒ６は、ローノイズアンプ１２に流されるバイアス電流の大きさを決める直流電流設定用抵抗である。さらに、ローノイズアンプ１２の接地側であるエミッタ又はソースは、コンデンサ４１によって高周波的に接地されると共に、抵抗Ｒ６に対して並列に負帰還回路が接続されている。負帰還回路は、一端がローノイズアンプ１２のエミッタ又はソースに接続された抵抗Ｒ７と、一端が抵抗Ｒ７の他端に接続され他端がグラウンドに接続されたコンデンサ４２とからなる直列回路で構成されている。負帰還回路は、ローノイズアンプ１２に負帰還を掛けてローノイズアンプ１２の利得の周波数特性をフラットネスにする機能を持たせている。特に、ローノイズアンプ１２の低周波領域の利得を下げるように作用する。本例では、入力電界が変化した場合でも負帰還回路による負帰還量は一定である。
【００４８】
本実施の形態では、ＦＥＴ２のゲートに印加されるＡＧＣ電圧が最大となる弱電界領域において、ＰＩＮダイオードＤ１が開放状態となり、かつＰＩＮダイオードＤ１のアノード電圧（Ｖ３）がローノイズアンプ１２のバイアス回路（抵抗Ｒ３，Ｒ４，Ｒ５，Ｒ６）で設定されるバイアス電圧Ｖ２よりも小さくなるようにしている。
【００４９】
以上のように構成された高周波回路では、ＡＧＣ電圧が大きくなる弱電界領域ではＡＧＣ電圧供給ラインＬ１を経由してＦＥＴ２のゲートに高電圧（例えば、４Ｖ近傍）が印加される。ＦＥＴ２のゲートに高電圧が印加されるとＦＥＴ２が導通状態となってドレイン−ソース間に流れる電流が増大し、ＰＩＮダイオードＤ１のアノード電圧Ｖ３が低下する。これによりＰＩＮダイオードＤ１は開放状態となる。一方、ＰＩＮダイオードＤ２は、アノードに加えられたローノイズアンプ１２のバイアス電圧Ｖ２によって導通状態に制御される。したがって、ＡＧＣ電圧が高くなる弱電界領域では、信号線路１１に導入された高周波信号は導通状態のＰＩＮダイオードＤ２で減衰されずにローノイズアンプ１２に入力される。ローノイズアンプ１２はバイアス電圧Ｖ２によって増幅動作し、入力信号を増幅して出力する。弱電界領域におけるＡＧＣ電圧では、電圧Ｖ３でＰＩＮダイオードＤ１が導通しないようにしているので又は実質的に受信感度に影響を与えない範囲で導通するので信号減衰は抑制される。
【００５０】
また、ＡＧＣ電圧が最大値よりも低くなる中電界領域では、ＰＩＮダイオードＤ１が開放状態から導通状態へと移行すると共にＰＩＮダイオードＤ２が導通状態から開放状態へと移行する。ＰＩＮダイオードＤ２のカソード電圧（Ｖ３）の上昇に伴い、ローノイズアンプ１２のバイアス電圧が上昇して動作電流が増加する。このときのバイアス電圧がローノイズアンプ１２にとってＮＦが最も良くなるバイアス電圧となるように設定する。
【００５１】
また、ＡＧＣ電圧がさらに低い強電界領域では、ＡＧＣ電圧供給ラインＬ１を経由してＦＥＴ２のゲートに低電圧（例えば、０Ｖ近傍）が印加される。ＦＥＴ２のゲートに０電圧が印加されると、ＰＩＮダイオードＤ１のアノード電圧（Ｖ３）が最大となってＰＩＮダイオードＤ１が完全に導通状態となる。歪特性を改善し得る大きい動作電流がローノイズアンプ１２に流れるようなバイアス電圧Ｖ３がＰＩＮダイオードＤ２のカソードに加えられる。これにより、強電界領域ではＰＩＮダイオードＤ１が完全に導通状態となると共にＰＩＮダイオードＤ２がオフ状態となり、信号線路１１を伝搬する高周波信号の信号減衰が大きくなる。また、ローノイズアンプ１２の入力端には可変バイアス回路１から大きな電圧（バイアス電圧Ｖ３）が加えられて動作電流が増大するので歪特性が改善される。
【００５２】
このように本実施の形態によれば、ＦＥＴ２のドレインに抵抗ＲＤを介して電源電圧を印加する一方、ソースは抵抗ＲＳを介して接地し、ゲートにはＡＧＣ電圧を印加するものとし、ＦＥＴ２のドレインに高周波的に接地されたＰＩＮダイオードＤ１のアノードを接続するように構成したので、ローノイズアンプ１２のベース電圧にＡＧＣ電圧に応じたバイアス電圧（Ｖ３）をＰＩＮダイオードＤ１，Ｄ２を介して加えることができ、中電界領域での感度特性と強電界領域での歪特性を改善することができる。
【００５３】
（第３の実施の形態）
図３は本実施の形態に係る高周波回路の構成図である。第３の実施の形態は、テレビジョン受信システムに適用した高周波回路の例であるが、ローノイズアンプ１２より後段は第１の実施の形態と同じであるので異なる部分を主に説明する。また、図１、２に示す第１、第２の実施の形態と同一の機能を有する構成要素には同一符号を付して説明の重複を避ける。
【００５４】
ローノイズアンプ１２の接地側（ソース又はエミッタ）には、ＡＧＣ電圧に応じて抵抗値が変化する負帰還回路５０が設けられている。負帰還回路５０は、第３のＰＩＮダイオードとなるＰＩＮダイオードＤ３と抵抗５１と高周波接地のためのコンデンサ４２の直列回路で構成されている。第２の実施の形態において抵抗ＲＳを介して接地されていたＦＥＴ２のソースをコンデンサ４２と抵抗５１の接地側端子との間に接続している。これにより、ＡＧＣ電圧に応じて変化するＦＥＴ２のソース出力が抵抗５１を介してＰＩＮダイオードＤ３のアノードに印加され、ソース出力に応じてＰＩＮダイオードＤ３の抵抗値が変化する結果、負帰還回路５０のトータル抵抗値がＡＧＣ電圧に応じて変化することとなる。
【００５５】
次に、以上のように構成された本実施の形態の動作について詳しく説明する。
ＦＥＴ２のソース側に現れるソース電圧は、ＦＥＴ２のゲートに印加されるＡＧＣ電圧の増減変化に対して、同傾向の増減変化を示す特性となる。すなわち、ＡＧＣ電圧が比較的高い弱電界領域から中電界領域においては、ソース電圧が高くなるので、ソース電圧が印加される帰還回路５０のＰＩＮダイオードＤ３のアノードに当該ＰＩＮダイオードＤ３を導通させるのに十分な大きさの電圧が印加される。ＰＩＮダイオードＤ３が十分に大きな直流電圧で導通することにより、当該ＰＩＮダイオードＤ３の直列抵抗値が最小となり、負帰還回路５０による不帰還量は最小となる。この結果、ＡＧＣ電圧が比較的高い弱電界領域から中電界領域においては、ローノイズアンプ１２の利得は最大になる。
【００５６】
入力電界が中電界領域から強電界領域になると、ＡＧＣ電圧は電界強度に応じて低下する。ＦＥＴ２のゲートに印加されるＡＧＣ電圧が低下すると、ＦＥＴ２のソース電圧も低下する。ＦＥＴ２のソース電圧低下に応じてＰＩＮダイオードＤ３のアノードに印加される電圧が低下し、強電界領域では最小値となる。ＰＩＮダイオードＤ３のアノード電圧が小さくなると当該ＰＩＮダイオードＤ３の直列抵抗値が徐々に大きくなり、負帰還回路５０の不帰還量は増大する。この結果、ＡＧＣ電圧が低くなる強電界領域では、ローノイズアンプ１２の利得が低下する。
【００５７】
このように、ＡＧＣ電圧と同傾向に変化するＦＥＴ２のソース電圧を、ローノイズアンプ１２の負帰還回路５０に設けたＰＩＮダイオードＤ３に供給することにより、負帰還回路５０のトータル抵抗値をＡＧＣ電圧に追従して変化させることができ、ローノイズアンプ１２の負帰還量を入力電界に応じて最適制御することができ、弱電界領域から中電界領域に掛けては高利得／低雑音の特性を実現すると共に、強電界領域では利得を低下させることで低歪化を実現することができる。ＦＥＴ２のソース出力をローノイズアンプ１２の負帰還回路５０に供給することにより、負帰還回路５０にボリュームを設けることなくトータル抵抗値を調整することができ、部品点数の削減も同時に図ることができる。
【００５８】
図４（ａ）は、上記第３の実施の形態において、ＦＥＴ２のドレイン側に接続した抵抗ＲＤにより減衰回路側（ＰＩＮダイオードＤ１）へ供給するドレイン出力が取り出され、ＦＥＴ２のソース側に接続した抵抗ＲＳにより負帰還回路５０側（ＰＩＮダイオードＤ３）へ供給するソース出力が取り出される様子を模式的に示したものである。図３の回路図において、負帰還回路５０の抵抗５１、ＰＩＮダイオードＤ３（抵抗成分）及び抵抗Ｒ６の直列接続回路が、図４（ａ）における抵抗ＲＳに相当する。図４（ｂ）はＡＧＣ電圧に応じて抵抗が変化するＦＥＴ２のドレイン−ソース間を可変抵抗とした等価回路図である。等価回路から明らかなように、ドレイン出力は抵抗ＲＤと、抵抗ＲＳ及び可変抵抗値とのブリーダ電圧で決まり、ソース出力は抵抗ＲＳと、抵抗ＲＤ及び可変抵抗値とのブリーダ電圧となる。すなわち、ＡＧＣ電圧に応じて可変するドレイン出力にて第２のＰＩＮダイオードＤ１の抵抗が可変制御されると共に、ＡＧＣ電圧に応じて可変するソース出力にて第３のＰＩＮダイオードＤ３の抵抗、すなわち負帰還回路５０のトータル抵抗が可変制御されるように構成されている。
【００５９】
図５は、図４における抵抗ＲＤと抵抗ＲＳとの比を変えた場合の、ＡＧＣ電圧とＦＥＴ２のドレイン電圧との関係を示す特性図である。抵抗ＲＤと抵抗ＲＳとの比を変えることによりＡＧＣ電圧に対するドレイン電圧の立上がり特性が変化することが判る。
【００６０】
図６は、図４における抵抗ＲＤと抵抗ＲＳとの比を変えた場合の、ＡＧＣ電圧とＦＥＴ２のソース電圧との関係を示す特性図である。抵抗ＲＤと抵抗ＲＳとの比を変えることによりＡＧＣ電圧に対するソース電圧の立上がり特性が変化することが判る。
【００６１】
このように、抵抗ＲＤと抵抗ＲＳとの比を変えることによりＡＧＣ電圧に対するドレイン電圧及びソース電圧の立上がり特性が変化するので、抵抗ＲＤと抵抗ＲＳとの比を変えて所望の特性が得られるように調整することができる。
【００６２】
以上の説明では、本発明をテレビジョン受信システムの高周波回路に適用した実施の形態について説明したが、本発明はテレビジョン受信システムの高周波回路に限定されるものではなく、ＰＩＮダイオードを備えたアッテネータ回路の減衰量を入力信号レベルに応じて制御する高周波回路であれば同様に適用可能である。
【産業上の利用可能性】
【００６３】
本発明は、ＰＩＮダイオードを備えたアッテネータ回路の減衰量を入力信号レベルに応じて制御する高周波回路に適用可能である。
【図面の簡単な説明】
【００６４】
【図１】本発明の第１の実施の形態に係る高周波回路の構成図
【図２】本発明の第２の実施の形態に係る高周波回路の構成図
【図３】本発明の第３の実施の形態に係る高周波回路の構成図
【図４】（ａ）第３の実施の形態におけるドレイン出力及びソース出力の取出し部分の模式図、（ｂ）同図（ａ）に示す模式図の等価回路図
【図５】図４（ａ）に示す模式図によるドレイン電圧とＡＧＣ電圧との関係を示す特性図
【図６】図４（ａ）に示す模式図によるソース電圧とＡＧＣ電圧との関係を示す特性図
【図７】ＰＩＮダイオードを備えたアッテネータ回路が増幅器前段に設けられた従来の高周波回路
【図８】（ａ）ＲＦ増幅器におけるＡＧＣ電圧と利得との関係を示す特性図、（ｂ）ＰＩＮダイオードを備えたアッテネータ回路のＡＧＣ電圧と減衰量との関係を示す減衰特性図
【符号の説明】
【００６５】
１、４０、４３  可変バイアス回路
２  ＦＥＴ
３、１３、３２、３３  抵抗
１１  信号線路
１２  ローノイズアンプ
Ｒ１、Ｒ２、ＲＳ、ＲＤ  抵抗（可変バイアス回路）
Ｒ３、Ｒ４、Ｒ５  抵抗（ローノイズアンプ用バイアス回路）
Ｒ６、Ｒ７  抵抗（負帰還回路）
Ｄ１  ＰＩＮダイオード（第２のＰＩＮダイオード）
Ｄ２  ＰＩＮダイオード（第１のＰＩＮダイオード）
Ｄ３  ＰＩＮダイオード（第３のＰＩＮダイオード）
Ｌ１  ＡＧＣ電圧供給ライン
２１  アンテナ同調回路
２２  ＲＦ増幅器
２３  ＲＦ同調回路
２４  混合器
２５  ＩＦ同調回路
２６  ＩＦ増幅器
２７  ＳＡＷフィルタ
２８  ＶＩＦ集積回路
５０  負帰還回路
５１  抵抗（負帰還回路）
【図１】
2008011482.tif 000003
【図２】
2008011482.tif 000004
【図３】
2008011482.tif 000005
【図４】
2008011482.tif 000006
【図５】
2008011482.tif 000007
【図６】
2008011482.tif 000008
【図７】
2008011482.tif 000009
【図８】
2008011482.tif 000010