(57)【要約】【課題】画素の閾電圧補正機能や移動度補正機能を維持しつつ、電源電圧の固定化が可能な表示装置を提供する。【解決手段】各画素２は、Ｐチャネル型のドライブトランジスタＴｒ２と、サンプリングトランジスタＴｒ１と、スイッチングトランジスタＴｒ３と、保持容量Ｃｓと、発光素子ＥＬとを備えている。ライトスキャナ４は、信号線ＳＬが基準電位Ｖｏｆｓの時走査線ＷＳに制御信号を出力して画素２を駆動し、ドライブトランジスタＴｒ２の閾電圧の補正動作を行い、信号線ＳＬが信号電位Ｖｓｉｇの時走査線ＷＳに制御信号を出力して画素２を駆動し、信号電位を保持容量Ｃｓに書き込む書込動作を行う。ドライブトスキャナ５は、信号電位が保持容量Ｃｓに書き込まれた後、走査線ＤＳに制御信号を出力して固定電源Ｖｃｃから画素２に通電し、発光素子ＥＬの発光動作を行う。【選択図】図２
2008287141.tif 000002
【特許請求の範囲】
【請求項１】
画素アレイ部と駆動部とからなり、
前記画素アレイ部は、、行状の第１走査線及び第２走査線と、列状の信号線と、各第１走査線と各信号線とが交差する部分に配された行列状の画素とを備え、
各画素は、ドライブトランジスタと、サンプリングトランジスタと、スイッチングトランジスタと、保持容量と、発光素子とを備え、
前記ドライブトランジスタは、Ｐチャネル型でゲートとなる制御端とソース及びドレインとなる一対の電流端とを有し、
前記サンプリングトランジスタは、その制御端が第１走査線に接続し、その一対の電流端が信号線とドライブトランジスタのゲートの間に接続し、
前記スイッチングトランジスタは、そのゲートが第２走査線に接続し、一対の電流端の一方が該ドライブトランジスタのソースに接続し、他方が電源ラインに接続し、
前記保持容量は、該ドライブトランジスタのゲートとソースとの間に接続し、
前記発光素子は、該ドライブトランジスタのドレインと接地ラインとの間に接続し、
前記駆動部は、各第１走査線に順次制御信号を供給するライトスキャナと、各第２走査線に順次制御信号を供給するドライブスキャナと、各信号線に映像信号となる信号電位と所定の基準電位とを交互に供給する信号セレクタとを有し、
前記ライトスキャナは、該信号線が基準電位の時第１走査線に制御信号を出力して画素を駆動し、以ってドライブトランジスタの閾電圧の補正動作を行い、
前記ライトスキャナは、該信号線が信号電位の時第１走査線に制御信号を出力して画素を駆動し、以って信号電位を該保持容量に書き込む書込動作を行い、
前記ドライブトスキャナは、信号電位が該保持容量に書き込まれた後、第２走査線に制御信号を出力して画素に通電し、発光素子の発光動作を行うことを特徴とする表示装置。
【請求項２】
前記サンプリングトランジスタ及びドライブトランジスタもＰチャネル型であり、画素を構成するトランジスタを全てＰチャネル型にすることを特徴とする請求項１記載の表示装置。
【請求項３】
前記ライトスキャナは、該信号線が信号電位の時第１走査線に制御信号を出力して画素を駆動し、以って信号電位を該保持容量に書き込むと同時に、該ドライブトランジスタの移動度のバラツキを補正する補正動作を行うことを特徴とする請求項１記載の表示装置。
【請求項４】
画素アレイ部と駆動部とからなり、
前記画素アレイ部は、、行状の第１走査線及び第２走査線と、列状の信号線と、各第１走査線と各信号線とが交差する部分に配された行列状の画素とを備え、
各画素は、ドライブトランジスタと、サンプリングトランジスタと、スイッチングトランジスタと、保持容量と、発光素子とを備え、
前記ドライブトランジスタは、Ｐチャネル型でゲートとなる制御端とソース及びドレインとなる一対の電流端とを有し、
前記サンプリングトランジスタは、その制御端が第１走査線に接続し、その一対の電流端が信号線とドライブトランジスタのゲートの間に接続し、
前記スイッチングトランジスタは、そのゲートが第２走査線に接続し、一対の電流端の一方が該ドライブトランジスタのソースに接続し、他方が電源ラインに接続し、
前記保持容量は、該ドライブトランジスタのゲートとソースとの間に接続し、
前記発光素子は、該ドライブトランジスタのドレインと接地ラインとの間に接続し、
前記駆動部は、各第１走査線に順次制御信号を供給するライトスキャナと、各第２走査線に順次制御信号を供給するドライブスキャナと、各信号線に映像信号となる信号電位と所定の基準電位とを交互に供給する信号セレクタとを有する表示装置の駆動方法であって、
該信号線が基準電位の時、前記ライトスキャナから第１走査線に制御信号を出力して画素を駆動し、以ってドライブトランジスタの閾電圧の補正動作を行い、
該信号線が信号電位の時、前記ライトスキャナから第１走査線に制御信号を出力して画素を駆動し、以って信号電位を該保持容量に書き込む書込動作を行い、
信号電位が該保持容量に書き込まれた後、前記ドライブスキャナから第２走査線に制御信号を出力して画素に通電し、発光素子の発光動作を行うことを特徴とする表示装置の駆動方法。
【請求項５】
請求項１に記載の表示装置を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。またこの種の表示装置を備えた電子機器に関する。
【背景技術】
【０００２】
表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり有機ＥＬ素子は自発光素子である。その為、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。
【０００３】
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものであり、以下の特許文献に記載がある。
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【特許文献３】特開２００４−１３３２４０
【特許文献４】特開２００４−０２９７９１
【特許文献５】特開２００４−０９３６８２
【特許文献６】特開２００６−２１５２１３
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の画素回路は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと保持容量とドライブトランジスタと発光素子とを含む。サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号をサンプリングする。保持容量は、サンプリングされた映像信号の信号電位に応じた入力電圧を保持する。ドライブトランジスタは、保持容量に保持された入力電圧に応じて所定の発光期間に出力電流を駆動電流として供給する。尚一般に、出力電流はドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有する。発光素子は、ドライブトランジスタから供給された出力電流により映像信号に応じた輝度で発光する。
【０００５】
ドライブトランジスタは、保持容量に保持された入力電圧をゲートに受けてソース／ドレイン間に出力電流を流し、発光素子に通電する。一般に発光素子の発光輝度は通電量に比例している。更にドライブトランジスタの出力電流供給量はゲート電圧すなわち保持容量に書き込まれた入力電圧によって制御される。従来の画素回路は、ドライブトランジスタのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。
【０００６】
ここでドライブトランジスタの動作特性は以下の式１で表わされる。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）２・・・式１
このトランジスタ特性式１において、Ｉｄｓはソース／ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Ｖｇｓはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Ｖｔｈはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Ｗはチャネル幅を表わし、Ｌはチャネル長を表わし、Ｃｏｘはゲート容量を表わしている。このトランジスタ特性式１から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Ｖｇｓが閾電圧Ｖｔｈを超えて大きくなると、オン状態となってドレイン電流Ｉｄｓが流れる。原理的に見ると上記のトランジスタ特性式１が示す様に、ゲート電圧Ｖｇｓが一定であれば常に同じ量のドレイン電流Ｉｄｓが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性（ユニフォーミティ）が得られるはずである。
【０００７】
しかしながら実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタ（ＴＦＴ）は、個々のデバイス特性にばらつきがある。特に、閾電圧Ｖｔｈは一定ではなく、各画素毎にばらつきがある。前述のトランジスタ特性式１から明らかな様に、各ドライブトランジスタの閾電圧Ｖｔｈがばらつくと、ゲート電圧Ｖｇｓが一定であっても、ドレイン電流Ｉｄｓにばらつきが生じ、画素毎に輝度がばらついてしまう為、画面のユニフォーミティを損なう。従来からドライブトランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば前記の特許文献３に開示がある。
【０００８】
しかしながら、発光素子に対する出力電流のばらつき要因は、ドライブトランジスタの閾電圧Ｖｔｈだけではない。上記のトランジスタ特性式１から明らかなように、ドライブトランジスタの移動度μがばらついた場合にも、出力電流Ｉｄｓが変動する。この結果、画面のユニフォーミティが損なわれる。従来からドライブトランジスタの移動度のばらつきを補正する機能を組み込んだ画素回路が開発されており、例えば前記の特許文献６に開示がある。
【０００９】
従来の画素回路は、上述した閾電圧補正機能や移動度補正機能を実装するため、ドライブトランジスタ以外のトランジスタを画素回路内に形成する必要がある。画素の高精細化を図るためには、画素回路を構成するトランジスタの素子数は可能な限り少ない方が良い。例えばトランジスタ素子数をドライブトランジスタと映像信号をサンプリングするサンプリングトランジスタの２個に限定した場合、上述した閾電圧補正機能や移動度補正機能を実現するため、画素に供給する電源電圧をパルス化する必要がある。
【００１０】
この場合各画素に順次パルス化した電源電圧（電源パルス）を印加するため、電源スキャナが必要である。電源スキャナは各画素に安定して駆動電流を供給するため、その出力バッファのサイズを大きく取る必要がある。このため電源スキャナは大面積のものが必要となり、画素アレイ部と共にパネル上に一体形成した場合、電源スキャナのレイアウト面積が大きくなってしまい、表示装置の有効画面サイズを限定してしまうという課題がある。また電源スキャナは線順次走査の大部分の時間で各画素に駆動電流を供給し続けるため、その出力バッファのトランジスタ特性劣化が激しく、長時間使用の信頼性が得られないという課題を抱えている。
【課題を解決するための手段】
【００１１】
上述した従来の技術の課題に鑑み、本発明は画素の閾電圧補正機能や移動度補正機能を維持しつつ、電源電圧の固定化が可能な表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明にかかる表示装置は、画素アレイ部と駆動部とからなり、前記画素アレイ部は、行状の第１走査線及び第２走査線と、列状の信号線と、各第１走査線と各信号線とが交差する部分に配された行列状の画素とを備え、各画素は、ドライブトランジスタと、サンプリングトランジスタと、スイッチングトランジスタと、保持容量と、発光素子とを備え、前記ドライブトランジスタは、Ｐチャネル型でゲートとなる制御端とソース及びドレインとなる一対の電流端とを有し、前記サンプリングトランジスタは、その制御端が第１走査線に接続し、その一対の電流端が信号線とドライブトランジスタのゲートの間に接続し、前記スイッチングトランジスタは、そのゲートが第２走査線に接続し、一対の電流端の一方が該ドライブトランジスタのソースに接続し、他方が電源ラインに接続し、前記保持容量は、該ドライブトランジスタのゲートとソースとの間に接続し、前記発光素子は、該ドライブトランジスタのドレインと接地ラインとの間に接続し、前記駆動部は、各第１走査線に順次制御信号を供給するライトスキャナと、各第２走査線に順次制御信号を供給するドライブスキャナと、各信号線に映像信号となる信号電位と所定の基準電位とを交互に供給する信号セレクタとを有し、前記ライトスキャナは、該信号線が基準電位の時第１走査線に制御信号を出力して画素を駆動し、以ってドライブトランジスタの閾電圧の補正動作を行い、前記ライトスキャナは、該信号線が信号電位の時第１走査線に制御信号を出力して画素を駆動し、以って信号電位を該保持容量に書き込む書込動作を行い、前記ドライブトスキャナは、信号電位が該保持容量に書き込まれた後、第２走査線に制御信号を出力して画素に通電し、発光素子の発光動作を行うことを特徴とする。
【００１２】
好ましくは、前記サンプリングトランジスタ及びドライブトランジスタもＰチャネル型であり、画素を構成するトランジスタを全てＰチャネル型にする。又前記ライトスキャナは、該信号線が信号電位の時第１走査線に制御信号を出力して画素を駆動し、以って信号電位を該保持容量に書き込むと同時に、該ドライブトランジスタの移動度のバラツキを補正する補正動作を行う。
【発明の効果】
【００１３】
本発明にかかる表示装置の各画素は、ドライブトランジスタと、サンプリングトランジスタと、保持容量と、発光素子とを備えている。本発明ではこれにスイッチングトランジスタを追加すると共に、ドライブトランジスタはＰチャネル型を用いる。この様に画素回路を３個のトランジスタで構成し且つドライブトランジスタをＰチャネル型とすることで、各画素に供給する電源電圧を固定化することが出来る。電源固定化により電源スキャナが不要となり、画面のレイアウト面積に余裕を持たせることが出来る。各画素に追加したスイッチングトランジスタを線順次走査するため、別のスキャナが必要になるが、これは電源パルスを供給する必要が無いため、大きな出力バッファが不要であり、レイアウト面積は比較的小さい。電源スキャナと異なり、スイッチングトランジスタ制御用のゲートパルスを供給する通常のスキャナは劣化の程度が少なく信頼性が高い。この様に従来必要であった電源スキャナを廃止することで、画素アレイ部のレイアウト面積を拡大できると共に、周辺駆動部の信頼性を高めることが出来る。同時にドライブトランジスタとしてＰチャネル型を用いることで、移動度補正動作の誤差が少なくなり、高いユニフォーミティを得ることが出来る。
【発明を実施するための最良の形態】
【００１４】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明にかかる表示装置の第１実施形態の全体構成を示すブロック図である。図示するように、本表示装置は画素アレイ部１とこれを駆動する駆動部とからなる。画素アレイ部１は、行状の第１走査線ＷＳと、同じく行状の第２走査線ＤＳと、列状の信号線ＳＬと、各走査線ＷＳと各信号線ＳＬが交差する部分に配された行列状の画素２とを備えている。なお本例は、各画素２にＲＧＢ三原色のいずれかが割り当てられており、カラー表示が可能である。但しこれに限られるものではなく、単色表示のパネルも含む。駆動部は、各走査線ＷＳに順次制御信号を供給して画素２を行単位で線順次走査するライトスキャナ４と、この線順次走査に合わせて別の走査線ＤＳに順次制御信号を供給して画素２に所定の補正動作を行わせるドライブスキャナ５と、線順次走査に合わせて列状の信号線ＳＬに映像信号となる信号電位と基準電位を供給する水平セレクタ(信号線セレクタ)３とを備えている。
【００１５】
図２は、図１に示した表示装置に含まれる画素２の具体的な構成及び結線関係を示す回路図である。図示するように、この画素２は有機ＥＬデバイスなどで代表される発光素子ＥＬと、サンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒ２と、スイッチングトランジスタＴｒ３と、保持容量Ｃｓと、補助容量Ｃｓｕｂとを含む。ドライブトランジスタＴｒ２は、Ｐチャネル型でゲートＧとなる制御端とソースＳ及びドレインとなる一対の電流端とを有する。サンプリングトランジスタＴｒ１は、その制御端が第１走査線ＷＳに接続し、その一対の電流端が信号線ＳＬとドライブトランジスタＴｒ２のゲートＧの間に接続している。前述したように、信号線ＳＬには水平セレクタ３から映像信号となる信号電位Ｖｓｉｇと所定の基準電位Ｖｏｆｓとが互いに切り換るようにして供給されている。スイッチングトランジスタＴｒ３は、そのゲートが第２走査線ＤＳに接続し、一対の電流端の一方がドライブトランジスタＴｒ２のソースＳに接続し、他方が電源ラインＶｃｃに接続している。なおこの電源ラインＶｃｃは固定電圧となっている。保持容量Ｃｓは、ドライブトランジスタＴｒ２のゲートＧとソースＳとの間に接続している。補助容量Ｃｓｕｂは一端が固定電圧Ｖｃｃに接続され、他端が保持容量Ｃｓに接続されている。発光素子ＥＬは、ドライブトランジスタＴｒ２のドレインと接地ラインとの間に接続している。換言すると、ダイオード型の発光素子ＥＬは、アノードがドライブトランジスタＴｒ２のドレインに接続する一方、カソードが接地ラインに接続している。この接地ラインには所定のカソード電圧Ｖｃａｔｈが供給されている。
【００１６】
図２に示した画素２は、ドライブトランジスタＴｒ２がＰチャネル型となっている。その他のサンプリングトランジスタＴｒ１及びスイッチングトランジスタＴｒ３は、Ｎチャネル型でも良いしＰチャネル型でも良い。図２の実施形態では、サンプリングトランジスタＴｒ１及びスイッチングトランジスタＴｒ３も共にＰチャネル型として、画素２を全てＰチャネル型のトランジスタで構成している。
【００１７】
一方駆動部は、前述したように第１走査線ＷＳに順次制御信号を供給するライトスキャナ４と、各第２走査線ＤＳに順次制御信号を供給するドライブスキャナ５と、各信号線ＳＬに映像信号となる信号電位Ｖｓｉｇと所定の基準電位Ｖｏｆｓとを交互に供給する信号セレクタ３とを有する。
【００１８】
かかる構成において、ライトスキャナ４は信号線ＳＬが基準電位Ｖｏｆｓのとき第１走査線ＷＳに制御信号を出力して画素２を駆動し、以ってドライブトランジスタＴｒ２の閾電圧Ｖｔｈの補正動作を行う。さらにこのライトスキャナ４は、信号線ＳＬが信号電位Ｖｓｉｇのとき第１走査線ＷＳに制御信号を出力して画素２を駆動し、以って信号電位Ｖｓｉｇを保持容量Ｃｓに書き込む書込動作を行う。ドライブスキャナ５は、信号電位Ｖｓｉｇが保持容量Ｃｓに書き込まれた後、第２走査線ＤＳに制御信号を出力して画素２に通電し、発光素子ＥＬの発光動作を行う。ライトスキャナ４は、信号線ＳＬが信号電位Ｖｓｉｇのとき第１走査線ＷＳに制御信号を出力して画素２を駆動し、以って信号電位Ｖｓｉｇを保持容量Ｃｓに書き込むと同時に、ドライブトランジスタＴｒ２の移動度μのばらつきを補正する補正動作を行う。
【００１９】
図３は、図２に示した画素回路２の動作説明に供するタイミングチャートである。このタイミングチャートは、時間軸Ｔに沿って各走査線ＷＳ及びＤＳに印加される制御信号の波形を表してある。表記を簡略化するため、以下制御信号も対応する走査線の符合と同じ符号で表すことにする。サンプリングトランジスタＴｒ１及びスイッチングトランジスタＴｒ３は共にＰチャネル型なので、走査線ＷＳ及びＤＳがローレベルのときオンし、ハイレベルのときオフする。このタイミングチャートは、各制御信号ＷＳ及びＤＳの波形と共に、ドライブトランジスタＴｒ２のゲートＧの電位変化及びソースＳの電位変化も表してある。また信号線ＳＬに印加される映像信号の波形も表してある。この映像信号は、１水平期間（１Ｈ期間）内で、信号電位Ｖｓｉｇと基準電位Ｖｏｆｓが交互に切り換る波形となっている。
【００２０】
図３のタイミングチャートは、タイミングＴ１〜Ｔ９までを１フィールドとしてある。１フィールドの間に画素アレイの各行が１回順次走査される。このタイミングチャートは、一行分の画素に印加される各制御信号ＷＳ、ＤＳの波形を表してある。
【００２１】
当該フィールドが始まるタイミングＴ１の前では、サンプリングトランジスタＴｒ１がオフ状態にある一方、スイッチングトランジスタＴｒ３はオン状態である。従ってドライブトランジスタＴｒ２はオン状態のスイッチングトランジスタＴｒ３を介して電源電圧Ｖｃｃに接続しているので、所定の入力電圧Ｖｇｓに応じて出力電流Ｉｄｓを発光素子ＥＬに供給している。従ってタイミングＴ１の前の段階では、発光素子ＥＬは発光している。このときドライブトランジスタＴｒ２に印加される入力電圧Ｖｇｓは、ゲート電位（Ｇ）とソース電位（Ｓ）の差で表される。
【００２２】
当該フィールドが始まるタイミングＴ１で、制御信号ＤＳがローレベルからハイレベルに切り換る。これによりスイッチングトランジスタＴｒ３がオフし、ドライブトランジスタＴｒ２が電源Ｖｃｃから切り離されるので、発光が停止し非発光期間に入る。
【００２３】
続いてタイミングＴ２に進むと、制御信号ＤＳが再びローレベルとなり、スイッチングトランジスタＴｒ３がオンする。これによりドライブトランジスタＴｒ２のソースＳが電源電位Ｖｃｃまで引き上げられる。これに連動してドライブトランジスタＴｒ２のゲート電位（Ｇ）も上方にシフトする。
【００２４】
この後信号線ＳＬが基準電位ＶｏｆｓにあるタイミングＴ３で、制御信号ＷＳがローレベルに切換り、サンプリングトランジスタＴｒ１がオンする。よってドライブトランジスタＴｒ２のゲートＧに基準電位Ｖｏｆｓが書き込まれる。この段階で、ドライブトランジスタＴｒ２の入力電圧ＶｇｓはＶｃｃ−Ｖｏｆｓとなり、十分閾電圧Ｖｔｈより大きいので、ドライブトランジスタＴｒ２はオン状態に置かれる。このタイミングＴ２からタイミングＴ３を越えた期間が、閾電圧補正のための準備期間であり、ドライブトランジスタＴｒ２のソースＳ及びゲートＧをそれぞれＶｃｃ及びＶｏｆｓにリセットしている。
【００２５】
この後タイミングＴ４で制御信号ＤＳがハイレベルになり、スイッチングトランジスタＴｒ３がオフする。一方サンプリングトランジスタＴｒ１はオン状態のままである。ここではドライブトランジスタＴｒ２のゲートＧをＶｏｆｓに固定したまま電流供給が遮断されるので、ソースＳの電位が低下していく。やがてドライブトランジスタＴｒ２がカットオフした時点で電流が流れなくなる。ドライブトランジスタＴｒ２がカットオフしたとき、ソースＳとゲートＧとの間には丁度ドライブトランジスタＴｒ２の閾電圧Ｖｔｈ相当の電位差が生じる。この電位差はドライブトランジスタＴｒ２のソースＳとゲートＧとの間に接続された保持容量Ｃｓに保持されることになる。
【００２６】
この後タイミングＴ５で制御信号ＷＳがハイレベルとなり、サンプリングトランジスタＴｒ１がオフする。ドライブトランジスタＴｒ２のゲートＧが信号線ＳＬから切り離され、閾電圧補正動作が完了する。以上のようにタイミングＴ４からＴ５までの期間が、閾電圧補正動作のための期間である。
【００２７】
続いてタイミングＴ６で制御信号ＷＳがローレベルとなり、サンプリングトランジスタＴｒ１がオンする。このとき信号線ＳＬは信号電位Ｖｓｉｇになっている。よってこの信号電位Ｖｓｉｇがオン状態のサンプリングトランジスタＴｒ１によりサンプリングされ、ドライブトランジスタＴｒ２のゲートＧに書き込まれる。続いてタイミングＴ７で制御信号ＷＳがハイレベルとなり、サンプリングトランジスタＴｒ１がオフして信号電位Ｖｓｉｇの書込動作が完了する。即ちサンプリングトランジスタＴｒ１がオンする短い期間Ｔ６‐Ｔ７で信号電位ＶｓｉｇをドライブトランジスタＴｒ２のゲートＧに書き込む信号電位書込動作を行っている。これにより、ドライブトランジスタＴｒ２の入力電圧ＶｇｓはＶｔｈ＋Ｖｓｉｇとなる。但しこの計算は、Ｖｏｆｓを０Ｖとしたときの値である。
【００２８】
この信号電位書込み期間Ｔ６‐Ｔ７では、同時にドライブトランジスタＴｒ２の移動度μに対する補正も行われている。この移動度補正分がタイミングチャートではΔＶで表されている。即ち信号電位書込み期間Ｔ６‐Ｔ７では、ドライブトランジスタＴｒ２のゲートＧにＶｓｉｇが書き込まれるが、このとき同時にソースＳの電位もΔＶ変化する。従ってドライブトランジスタＴｒ２の入力電圧Ｖｇｓは正確にはＶｓｉｇ＋Ｖｔｈ−ΔＶとなる。この変化分ΔＶは丁度ドライブトランジスタＴｒ２の移動度μのばらつきを打ち消す方向に作用する。即ちドライブトランジスタＴｒ２の移動度μが比較的大きい場合、このΔＶも大きくなり入力電圧Ｖｇｓがその分圧縮されるので、移動度μの影響を抑えることが出来る。逆に移動度μが小さいドライブトランジスタＴｒ２は、ΔＶが小さいため入力電圧Ｖｇｓはそれほど圧縮されない。よって移動度μが小さいとき、Ｖｇｓに大きな圧縮がかからないようにして、移動度μのばらつきを平均化している。
【００２９】
この後タイミングＴ８で制御信号ＤＳがローレベルになり、スイッチングトランジスタＴｒ３がオンする。ドライブトランジスタＴｒ２のソースＳが電源Ｖｃｃに接続されるため、電流が流れ始め発光素子ＥＬが発光を始める。このときブートストラップ効果により、ドライブトランジスタＴｒ２のゲートＧも上昇するため、保持容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓは（Ｖｓｉｇ＋Ｖｔｈ−ΔＶ）の値を維持する。このときのドレイン電流Ｉｄｓ対入力電圧Ｖｇｓの関係は、先のトランジスタ特性式１のＶｇｓにＶｓｉｇ−ΔＶ＋Ｖｔｈを代入することで、以下の式２のように与えられる。
Ｉｄｓ＝ｋμ（Ｖｇｓ−Ｖｔｈ）２＝ｋμ（Ｖｓｉｇ−ΔＶ）２・・・式２
上記式２において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃｏｘである。この特性式２からＶｔｈの項がキャンセルされており、発光素子ＥＬに供給される出力電流ＩｄｓはドライブトランジスタＴｒ２の閾電圧Ｖｔｈに依存しないことが分かる。基本的にドレイン電流Ｉｄｓは映像信号の信号電位Ｖｓｉｇによって決まる。換言すると発光素子ＥＬは信号電位Ｖｓｉｇに応じた輝度で発光することになる。その際Ｖｓｉｇは変化分ΔＶで補正されている。この補正量ΔＶは丁度特性式２の係数部に位置する移動度μの効果を打ち消すように働く。従ってドレイン電流Ｉｄｓは実質的に信号電位Ｖｓｉｇのみに依存することになる。
【００３０】
最後にタイミングＴ９に至ると制御信号ＤＳがハイレベルとなってスイッチングトランジスタＴｒ３がオフし、発光が終了すると共に当該フィールドが終わる。この後次のフィールドに移って再びＶｔｈ補正動作、信号電位書込み＆移動度補正動作及び発光動作が繰り返されることになる。
【００３１】
引き続き図４〜図７を参照して、図２に示した画素の動作を詳細に説明する。図４は、閾電圧補正の準備期間Ｔ２‐Ｔ４における画素回路の動作状態を表している。図示するように準備期間Ｔ２‐Ｔ４ではサンプリングトランジスタＴｒ１及びスイッチングトランジスタＴｒ３は共にオンしている。また信号線ＳＬは基準電位Ｖｏｆｓにある。従ってこの準備期間Ｔ２‐Ｔ４では、ドライブトランジスタＴｒ２のソースＳに電源電圧Ｖｃｃが書き込まれ、同じくゲートＧには基準電位Ｖｏｆｓが書き込まれる。よってドライブトランジスタＴｒ２のゲート電圧ＶｇｓはＶｃｃ−Ｖｏｆｓとなる。ここでＶｃｃ−Ｖｏｆｓ＞｜Ｖｔｈ｜を満たすように基準電位Ｖｏｆｓを設定する。ＶｔｈはドライブトランジスタＴｒ２の閾電圧である。この条件ではＶｇｓ＞｜Ｖｔｈ｜であるので、ドライブトランジスタＴｒ２はオン状態となる。この状態では発光素子ＥＬに不要な電流が流れてしまうので、これを防ぐため準備期間Ｔ２‐Ｔ４は数μｓ以下となるべく短く設定することが好ましい。またＶｏｆｓの値はＶｔｈよりも多少大きいだけに設定することが望ましい。
【００３２】
図５は、閾電圧補正期間Ｔ４‐Ｔ５における画素の動作状態を表している。この状態ではスイッチングトランジスタＴｒ３がオフになる。この結果保持容量Ｃｓや補助容量Ｃｓｕｂに蓄えられていた電荷がドライブトランジスタＴｒ２を通って発光素子ＥＬのカソード電位Ｖｃａｔｈ側に放電する。この放電過程でドライブトランジスタＴｒ２のソース電位は降下していき、Ｖｏｆｓ＋｜Ｖｔｈ｜に到達した時点で、ドライブトランジスタＴｒ２はカットオフする。これにより、ドライブトランジスタＴｒ２のゲートＧとソースＳの間に接続された保持容量Ｃｓには、ドライブトランジスタＴｒ２の閾電圧｜Ｖｔｈ｜が保持される。この様にして閾電圧補正動作を行った後、サンプリングトランジスタＴｒ１をオフする。
【００３３】
図６は、信号書込み＆移動度補正期間Ｔ６‐Ｔ７における画素の動作状態を表している。この状態では信号線ＳＬが基準電位Ｖｏｆｓから信号電位Ｖｓｉｇに切り換っている。そして再びサンプリングトランジスタＴｒ１をオンする。これによりドライブトランジスタＴｒ２のゲートＧには信号電位Ｖｓｉｇが書き込まれる。一方ドライブトランジスタＴｒ２のソースＳの電位は、保持容量Ｃｓと補助容量Ｃｓｕｂの容量比で決まるカップリングが入る。これによりドライブトランジスタＴｒ２のゲート電圧Ｖｇｓは、以下の式３に示した値となる。
【数１】
2008287141.tif 000003
この状態では点線で示したようにドライブトランジスタＴｒ２を通って電流が流れるので、ソースＳの電位がΔＶだけ変化し、移動度補正が行われる。即ち信号電位書込み期間Ｔ６‐Ｔ７が移動度補正時間ｔを規定している。この移動度補正時間ｔは数μｓと非常に短い値になる。移動度補正後の電流値Ｉｄｓを以下の式４に示しておく。
【数２】
2008287141.tif 000004
【００３４】
図７は発光期間Ｔ８‐Ｔ９における画素回路の動作状態を示している。この発光期間ではサンプリングトランジスタＴｒ１がオフする一方スイッチングトランジスタＴｒ３がオンになる。これにより定常電流が電源電位ＶｃｃからスイッチングトランジスタＴｒ３及びドライブトランジスタＴｒ２を通って発光素子ＥＬのカソード電位Ｖｃａｔｈに流れ、発光動作を行う。このとき流れる定常電流（駆動電流Ｉｄｓ）はドライブトランジスタＴｒ２のゲート電圧Ｖｇｓによって制御される。前述したようにこのゲート電圧Ｖｇｓは既に閾電圧Ｖｔｈと移動度μのばらつき補正が行われているので、輝度のばらつきの無いユニフォーミティが高い画質を得ることが出来る。なおこの発光期間ではドライブトランジスタＴｒ２のソース電位はＶｃｃまで上昇し、これと連動してゲート電位も上昇する。
【００３５】
以上の説明から明らかなように、Ｐチャネル型のドライブトランジスタを用い且つスイッチングトランジスタＴｒ３を追加した本発明の画素回路では、各画素に供給する電源電位Ｖｃｃを固定にすることが出来る。これにより電源パルスを供給する電源スキャナは不要となり、大きな出力バッファサイズがいらないので、パネルに占める画面のレイアウト面積を広く確保することが出来ると共に、長寿命化が可能になる。また一般的にドライブトランジスタの特性ばらつきは、Ｎチャネル型に比べてＬＤＤ領域を有しないＰチャネル型の方が小さいことが知られている。そのため本発明ではドライブトランジスタＴｒ２をＰチャネル型にすることでその特性ばらつきを抑制でき、且つ補正も容易になる。加えて本発明では、ドライブトランジスタＴｒ２に印加する電圧振幅は最大でもＶｃｃ−Ｖｃａｔｈ程度である。この電圧Ｖｃｃ−Ｖｃａｔｈは１０Ｖ前後であり、ドライブトランジスタＴｒ２の耐圧に対して十分にマージンを確保することが出来、ゲート絶縁膜の薄膜化などを行うことも可能である。
【００３６】
続いて本発明にかかる表示装置の第２実施形態を説明する。この実施形態は信号電位のレベルに合わせて移動度補正時間ｔを自動的に可変調整できるようにしている。図８は信号電位と最適移動度補正時間との関係を示すグラフである。縦軸に信号電位を取り、横軸に最適移動度補正時間を取ってある。本発明のようにドライブトランジスタＴｒ２をＰチャネル型とした場合、信号電位が低くなるほど駆動電流が大きくなり発光輝度が高くなる。従って発光輝度は信号電位が上方にシフトするに連れて、白レベルからグレーレベルを通って黒レベルになる。グラフから明らかなように、信号電位が白レベルのとき最適な移動度補正時間は比較的短く、逆に信号電位が黒レベルになると最適な移動度補正時間が長くなる傾向にある。画面のユニフォーミティを改善し画質を高めるためには、信号電位に応じて移動度補正時間を適応的に制御することが好ましい。
【００３７】
図９は、本発明にかかる表示装置の第２実施形態の動作説明に供するタイミングチャートである。理解を容易にするため図３に示した第１実施形態のタイミングチャートと対応する部分には対応する参照番号を付してある。異なる点は、信号書込み＆移動度補正時間を規定する制御信号ＷＳの負極性パルスの立上りを鈍らせていることである。これにより移動度補正時間ｔを信号電位Ｖｓｉｇのレベルに応じて自動的に可変調整することが可能である。
【００３８】
図１０は、図９に示したタイミングＴ６‐Ｔ７に現れる制御信号ＷＳの負極性パルスを拡大表示した波形図である。サンプリングトランジスタＴｒ１はＰチャネル型であり、制御信号ＷＳがハイレベルからローレベルに切り換ることでオンし、逆にローレベルからハイレベルに切り換ることでオフする。ハイレベルからローレベルへの立下りは急峻であり、サンプリングトランジスタＴｒ１は直ちにオンする。逆にローレベルからハイレベルへの切換りは立上り波形が鈍らせてあり、動作点によってオフタイミングが異なっている。サンプリングトランジスタＴｒ１はソース側に信号電位Ｖｓｉｇが印加され、ゲート側に制御信号ＷＳが印加される。従ってサンプリングトランジスタＴｒ１の動作点は信号電位Ｖｓｉｇによって異なる。信号電位Ｖｓｉｇが低い白階調では動作点も低くなるため、サンプリングトランジスタＴｒ１は比較的早くオフする。従って白階調移動度補正時間は比較的短い。これに対し信号電位Ｖｓｉｇが黒階調のとき動作点はハイレベルに近くなる。よってサンプリングトランジスタＴｒ１がオフするタイミングは後方にシフトし、黒階調での移動度補正時間は長くなる。白階調と黒階調の中間のグレー階調では、その移動度補正時間も中間になる。この様にして本実施形態は信号電位Ｖｓｉｇのレベルに応じて移動度補正時間を最適に自動調整することが可能である。この様な移動度補正を行うため、サンプリングトランジスタＴｒ１はＮチャネル型よりもＰチャネル型の方が好ましい。
【００３９】
図１１は、第２実施形態に用いるライトスキャナの実施例を示す回路図である。図１１はライトスキャナ４の出力部３段分とこれに接続される画素アレイ部１の３行分（３ライン分）を模式的に表している。ライトスキャナ４はシフトレジスタＳ／Ｒで構成されており、外部から入力されるクロック信号に応じて動作し、同じく外部から入力されるスタート信号を順次転送することで、各段ごとに順次信号を出力している。シフトレジスタＳ／Ｒの各段にはＮＡＮＤ素子が接続されており、隣り合う段のＳ／Ｒから出力された順次信号をＮＡＮＤ処理して、制御信号の基になる矩形波形を生成している。この矩形波形はインバータを介して出力バッファに入力される。出力バッファはシフトレジスタＳ／Ｒ側から供給される入力信号に応じて動作し、最終的な制御信号を対応する画素アレイ部１の走査線ＷＳに供給している。
【００４０】
出力バッファは電源電位Ｖｃｃと接地電位Ｖｓｓとの間に直列接続された一対のスイッチング素子からなる。一方のスイッチング素子がＰチャネル型トランジスタＴｒＰで、他方がＮチャネル型トランジスタＴｒＮである。なお各出力バッファに接続される画素アレイ部１側の各ラインは、等価回路的に抵抗成分Ｒと容量成分Ｃで表してある。ここでパルス電源７が各段の出力バッファの接地ラインＶｓｓに接続されている。このパルス電源７は１Ｈ周期で電源パルスを出力し、接地ラインＶｓｓに供給している。出力バッファはＮＡＮＤ素子側から供給される入力パルスに応じて電源パルスを抜き取り、これを出力パルスとして走査線ＷＳ側に供給している。図１１の下方に示すように、ハッチングを付した負極正の電源パルスは、立下りが急峻で立上りがなだらかになっている。この立上りのなだらかな部分をそのまま抜き取って制御信号ＷＳに用いることで、移動度補正時間の自動制御に利用している。
【００４１】
図１２は、図１１に示したライトスキャナの動作説明に供するタイミングチャートである。図示するように、パルス電源７は１Ｈ毎に負極性パルスＰを含む電源パルス列を出力バッファの接地ラインに供給している。図示のタイミングチャートは、電源パルスと時系列を併せて、出力バッファの入力パルスと出力パルスも表している。図では、Ｎ−１段目及びＮ段目の出力バッファに供給される入力パルスと出力パルスを表してある。入力パルスは１段ごとに１Ｈずつシフトしていく矩形パルスである。Ｎ−１段目の出力バッファに入力パルスが供給されると、インバータがオンし接地ラインからパルスＰをそのまま抜き取る。これがＮ−１段目の出力バッファの出力パルスとなって、そのまま対応するＮ−１ライン目の走査線ＷＳに出力される。同様にしてＮ段目の出力バッファに入力パルスが印加すると、出力パルスがＮ段目の出力バッファから対応する走査線ＷＳに出力される。
【００４２】
以下参考のため、電源ラインをＶｃｃ固定化せずパルス化した表示装置の例を説明する。図１３はこの参考例にかかる表示装置の全体構成を示すブロック図である。図示するように、本表示装置は、画素アレイ部１とこれを駆動する駆動部とからなる。画素アレイ部１は、行状の走査線ＷＳと、列状の信号線（信号ライン）ＳＬと、両者が交差する部分に配された行列状の画素２と、各画素２の各行に対応して配された給電線（電源ライン）ＶＬとを備えている。なお本例は、各画素２にＲＧＢ三原色のいずれかが割り当てられており、カラー表示が可能である。但しこれに限られるものではなく、単色表示のデバイスも含む。駆動部は、各走査線ＷＳに順次制御信号を供給して画素２を行単位で線順次走査するライトスキャナ４と、この線順次走査に合わせて各給電線ＶＬに第１電位と第２電位で切り換る電源電圧を供給する電源スキャナ６と、この線順次走査に合わせて列状の信号線ＳＬに駆動信号となる信号電位と基準電位を供給する信号セレクタ（水平セレクタ）３とを備えている。
【００４３】
図１４は、図１３に示した参考例にかかる表示装置に含まれる画素２の具体的な構成及び結線関係を示す回路図である。図示するように、この画素２は有機ＥＬデバイスなどで代表される発光素子ＥＬと、サンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒ２と、保持容量Ｃｓとを含む。サンプリングトランジスタＴｒ１は、その制御端（ゲート）が対応する走査線ＷＳに接続し、一対の電流端（ソース及びドレイン）の片方が対応する信号線ＳＬに接続し、他方がドライブトランジスタＴｒ２の制御端（ゲートＧ）に接続する。ドライブトランジスタＴｒ２は、一対の電流端（ソースＳ及びドレイン）の一方が発光素子ＥＬに接続し、他方が対応する給電線ＶＬに接続している。本例では、ドライブトランジスタＴｒ２がＮチャネル型であり、そのドレインが給電線ＶＬに接続する一方、ソースＳが出力ノードとして発光素子ＥＬのアノードに接続している。発光素子ＥＬのカソードは所定のカソード電位Ｖｃａｔｈに接続している。保持容量ＣｓはドライブトランジスタＴｒ２の片方の電流端であるソースＳと制御端であるゲートＧの間に接続している。
【００４４】
かかる構成において、サンプリングトランジスタＴｒ１は走査線ＷＳから供給された制御信号に応じて導通し、信号線ＳＬから供給された信号電位をサンプリングして保持容量Ｃｓに保持する。ドライブトランジスタＴｒ２は、第１電位（高電位Ｖｄｄ）にある給電線ＶＬから電流の供給を受け保持容量Ｃｓに保持された信号電位に応じて駆動電流を発光素子ＥＬに流す。ライトスキャナ４は、信号線ＳＬが信号電位にある時間帯にサンプリングトランジスタＴｒ１を導通状態にするため、所定のパルス幅の制御信号を制御線ＷＳに出力し、以って保持容量Ｃｓに信号電位を保持すると同時にドライブトランジスタＴｒ２の移動度μに対する補正を信号電位に加える。この後ドライブトランジスタＴｒ２は保持容量Ｃｓに書き込まれた信号電位Ｖｓｉｇに応じた駆動電流を発光素子ＥＬに供給し、発光動作に入る。
【００４５】
本画素回路２は、上述した移動度補正機能に加え閾電圧補正機能も備えている。即ち電源スキャナ６は、サンプリングトランジスタＴｒ１が信号電位Ｖｓｉｇをサンプリングする前に、第１タイミングで給電線ＶＬを第１電位（高電位Ｖｄｄ）から第２電位（低電位Ｖｓｓ２）に切換える。またライトスキャナ４は同じくサンプリングトランジスタＴｒ１が信号電位Ｖｓｉｇをサンプリングする前に、第２タイミングでサンプリングトランジスタＴｒ１を導通させて信号線ＳＬから基準電位Ｖｓｓ１をドライブトランジスタＴｒ２のゲートＧに印加すると共にドライブトランジスタＴｒ２のソースＳを第２電位（Ｖｓｓ２）にセットする。電源スキャナ６は第２タイミングの後の第３タイミングで給電線ＶＬを第２電位Ｖｓｓ２から第１電位Ｖｄｄに切換えて、ドライブトランジスタＴｒ２の閾電圧Ｖｔｈに相当する電圧を保持容量Ｃｓに保持する。かかる閾電圧補正機能により、本表示装置は画素毎にばらつくドライブトランジスタＴｒ２の閾電圧Ｖｔｈの影響をキャンセルすることができる。
【００４６】
本画素回路２は、さらにブートストラップ機能も備えている。即ちライトスキャナ４は保持容量Ｃｓに信号電位Ｖｓｉｇが保持された段階で走査線ＷＳに対する制御信号の印加を解除し、サンプリングトランジスタＴｒ１を非道通状態にしてドライブトランジスタＴｒ２のゲートＧを信号線ＳＬから電気的に切り離し、以ってドライブトランジスタＴｒ２のソースＳの電位変動にゲートＧの電位が連動し、ゲートＧとソースＳ間の電圧Ｖｇｓを一定に維持することができる。
【００４７】
図１５は、図１４に示した画素回路２の動作説明に供するタイミングチャートである。時間軸を共通にして、走査線ＷＳの電位変化、給電線ＶＬの電位変化及び信号線ＳＬの電位変化を表している。またこれらの電位変化と並行に、ドライブトランジスタのゲートＧ及びソースＳの電位変化も表してある。
【００４８】
走査線ＷＳには、サンプリングトランジスタＴｒ１をオンするための制御信号パルスが印加される。この制御信号パルスは画素アレイ部の線順次走査に合わせて１フィールド（１ｆ）周期で走査線ＷＳに印加される。この制御信号パルスは一水平走査周期（１Ｈ）の間に二発のパルスを含んでいる。以下本明細書では、最初のパルスを第一パルスＰ１とし、後続のパルスを第二パルスＰ２と呼ぶ場合がある。給電線ＶＬは同じように１フィールド周期（１ｆ）で高電位Ｖｄｄと低電位Ｖｓｓ２との間で切り換る。信号線ＳＬには一水平走査周期（１Ｈ）内で信号電位Ｖｓｉｇと基準電位Ｖｓｓ１が切り換る駆動信号を供給している。
【００４９】
図１５のタイミングチャートに示すように、画素は前のフィールドの発光期間から当該フィールドの非発光期間に入り、そのあと当該フィールドの発光期間となる。この非発光期間で準備動作、閾電圧補正動作、信号書込動作、移動度補正動作などを行う。
【００５０】
前フィールドの発光期間では、給電線ＶＬが高電位Ｖｄｄにあり、ドライブトランジスタＴｒ２が駆動電流Ｉｄｓを発光素子ＥＬに供給している。駆動電流Ｉｄｓは高電位Ｖｄｄにある給電線ＶＬからドライブトランジスタＴｒ２を介して発光素子ＥＬを通り、カソードラインに流れ込んでいる。
【００５１】
続いて当該フィールドの非発光期間に入るとまずタイミングＴ１で給電線ＶＬを高電位Ｖｄｄから低電位Ｖｓｓ２に切換える。これにより給電線ＶＬはＶｓｓ２まで放電され、さらにドライブトランジスタＴｒ２のソースＳの電位はＶｓｓ２まで下降する。これにより発光素子ＥＬのアノード電位（即ちドライブトランジスタＴｒ２のソース電位）は逆バイアス状態となるため、駆動電流が流れなくなり消灯する。またドライブトランジスタのソースＳの電位降下に連動してゲートＧの電位も降下する。
【００５２】
続いてタイミングＴ２になると、走査線ＷＳを低レベルから高レベルに切換えることで、サンプリングトランジスタＴｒ１が導通状態になる。この時信号線ＳＬは基準電位Ｖｓｓ１にある。よってドライブトランジスタＴｒ２のゲートＧの電位は導通したサンプリングトランジスタＴｒ１を通じて信号線ＳＬの基準電位Ｖｓｓ１となる。この時ドライブトランジスタＴｒ２のソースＳの電位はＶｓｓ１よりも十分低い電位Ｖｓｓ２にある。この様にしてドライブトランジスタＴｒ２のゲートＧとソースＳとの間の電圧ＶｇｓがドライブトランジスタＴｒ２の閾電圧Ｖｔｈより大きくなるように、初期化される。タイミングＴ１からタイミングＴ３までの期間Ｔ１‐Ｔ３はドライブトランジスタＴｒ２のゲートＧ／ソースＳ間電圧Ｖｇｓを予めＶｔｈ以上に設定する準備期間である。
【００５３】
この後タイミングＴ３になると、給電線ＶＬが低電位Ｖｓｓ２から高電位Ｖｄｄに遷移し、ドライブトランジスタＴｒ２のソースＳの電位が上昇を開始する。やがてドリライブトランジスタＴｒ２のゲートＧ／ソースＳ間電圧Ｖｇｓが閾電圧Ｖｔｈとなった所で電流がカットオフする。この様にしてドライブトランジスタＴｒ２の閾電圧Ｖｔｈに相当する電圧が保持容量Ｃｓに書き込まれる。これが閾電圧補正動作である。この時電流がもっぱら保持容量Ｃｓ側に流れ、発光素子ＥＬには流れないようにするため、発光素子ＥＬがカットオフとなるようにカソード電位Ｖｃａｔｈを設定しておく。
【００５４】
タイミングＴ４では走査線ＷＳがハイレベルからローレベルに戻る。換言すると、走査線ＷＳに印加された第一パルスＰ１が解除され、サンプリングトランジスタはオフ状態になる。以上の説明から明らかなように、第一パルスＰ１は閾電圧補正動作を行うために、サンプリングトランジスタＴｒ１のゲートに印加される。
【００５５】
この後信号線ＳＬが基準電位Ｖｓｓ１から信号電位Ｖｓｉｇに切り換る。続いてタイミングＴ５で走査線ＷＳが再びローレベルからハイレベルに立上る。換言すると第二パルスＰ２がサンプリングトランジスタＴｒ１のゲートに印加される。これによりサンプリングトランジスタＴｒ１は再びオンし、信号線ＳＬから信号電位Ｖｓｉｇをサンプリングする。よってドライブトランジスタＴｒ２のゲートＧの電位は信号電位Ｖｓｉｇになる。ここで発光素子ＥＬは始めカットオフ状態（ハイインピーダンス状態）にあるためドライブトランジスタＴｒ２のドレインとソースの間に流れる電流は専ら保持容量Ｃｓと発光素子ＥＬの等価容量に流れ込み充電を開始する。この後サンプリングトランジスタＴｒ１がオフするタイミングＴ６までに、ドライブトランジスタＴｒ２のソースＳの電位はΔＶだけ上昇する。この様にして映像信号の信号電位ＶｓｉｇがＶｔｈに足し込まれる形で保持容量Ｃｓに書き込まれる共に、移動度補正用の電圧ΔＶが保持容量Ｃｓに保持された電圧から差し引かれる。よってタイミングＴ５からタイミングＴ６まで期間Ｔ５‐Ｔ６が信号書込期間＆移動度補正期間となる。換言すると、走査線ＷＳに第二パルスＰ２が印加されると、信号書込動作及び移動度補正動作が行われる。信号書込期間＆移動度補正期間Ｔ５‐Ｔ６は、第二パルスＰ２のパルス幅に等しい。即ち第二パルスＰ２のパルス幅が移動度補正期間を規定している。
【００５６】
この様に信号書込期間Ｔ５‐Ｔ６では信号電にＶｓｉｇの書き込みと補正量ΔＶの調整が同時に行われる。Ｖｓｉｇが高いほどドライブトランジスタＴｒ２が供給する電流Ｉｄｓは大きくなり、ΔＶの絶対値も大きくなる。従って発光輝度レベルに応じた移動度補正が行われる。Ｖｓｉｇを一定とした場合、ドライブトランジスタＴｒ２の移動度μが大きいほどΔＶの絶対値が大きくなる。換言すると移動度μが大きいほど保持容量Ｃｓに対する負帰還量ΔＶが大きくなるので、画素毎の移動度μのばらつきを取り除くことが出来る。
【００５７】
最後にタイミングＴ６になると、前述したように走査線ＷＳが低レベル側に遷移し、サンプリングトランジスタＴｒ１はオフ状態となる。これによりドライブトランジスタＴｒ２のゲートＧは信号線ＳＬから切り離される。同時にドレイン電流Ｉｄｓが発光素子ＥＬを流れ始める。これにより発光素子ＥＬのアノード電位は駆動電流Ｉｄｓに応じて上昇する。発光素子ＥＬのアノード電位の上昇は、即ちドライブトランジスタＴｒ２のソースＳの電位上昇に他ならない。ドライブトランジスタＴｒ２のソースＳの電位が上昇すると、保持容量Ｃｓのブートストラップ動作によりドライブトランジスタＴｒ２のゲートＧの電位も連動して上昇する。ゲート電位の上昇量はソース電位の上昇量に等しくなる。ゆえに発光期間中ドライブトランジスタＴｒ２のゲートＧ／ソースＳ間電圧Ｖｇｓは一定に保持される。このＶｇｓの値は信号電位Ｖｓｉｇに閾電圧Ｖｔｈ及び移動量μの補正をかけたものとなっている。ドライブトランジスタＴｒ２は、飽和領域で動作する。即ちドライブトランジスタＴｒ２は、ゲートＧ／ソースＳ間電圧Ｖｇｓに応じた駆動電流Ｉｄｓを供給する。このＶｇｓの値は信号電位Ｖｓｉｇに閾電圧Ｖｔｈ及び移動量μの補正をかけたものとなっている。
【００５８】
図１６は、図１３及び図１４に示した参考例にかかる表示装置の電源スキャナ６を拡大した模式図である。図示するように電源スキャナ６は各段ごとにインバータからなる出力バッファを有しており、対応する給電線ＶＬに電源パルスを出力している。前述したようにこの参考例にかかる表示装置は、電源ラインをパルス化しており、電源パルスＶＬとして電源スキャナ６から画素側に供給されている。発光時はパネル電源がＶｄｄになっているので、電源スキャナ６の最終段のバッファのＰチャネルトランジスタがオンして、その電源電圧が画素側に供給される。１画素の発光電流は数μＡであるが、水平方向に沿って１ライン（１行）当たり１０００画素程度接続されているので、合計の出力電流は数ｍＡになる。この駆動電流を流しても電圧ドロップが生じないようにするため、出力バッファのサイズを数ｍｍ程度に大きくレイアウトする必要があり、レイアウト面積が大きくなってしまう。さらに常に発光電流が流れ続けているので、出力バッファのトランジスタの特性劣化が激しく、長時間使用の信頼性が得られない。
【００５９】
本発明にかかる表示装置は、図１７に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスター部（図では１個のＴＦＴを例示）、保持容量などの容量部及び有機ＥＬ素子などの発光部とを含む。基板の上にＴＦＴプロセスでトランジスター部や容量部が形成され、その上に有機ＥＬ素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
【００６０】
本発明にかかる表示装置は、図１８に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機ＥＬ素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部（画素マトリックス部）を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばＦＰＣ（フレキシブルプリントサーキット）を設けてもよい。
【００６１】
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器に入力された、若しくは、電子機器内で生成した駆動信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。
【００６２】
図１９は本発明が適用されたテレビであり、フロントパネル１２、フィルターガラス１３等から構成される映像表示画面１１を含み、本発明の表示装置をその映像表示画面１１に用いることにより作製される。
【００６３】
図２０は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含み、本発明の表示装置をその表示部１６に用いることにより作製される。
【００６４】
図２１は本発明が適用されたノート型パーソナルコンピュータであり、本体２０には文字等を入力するとき操作されるキーボード２１を含み、本体カバーには画像を表示する表示部２２を含み、本発明の表示装置をその表示部２２に用いることにより作製される。
【００６５】
図２２は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含み、本発明の表示装置をそのディスプレイ２６やサブディスプレイ２７に用いることにより作製される。
【００６６】
図２３は本発明が適用されたビデオカメラであり、本体部３０、前方を向いた側面に被写体撮影用のレンズ３４、撮影時のスタート／ストップスイッチ３５、モニター３６等を含み、本発明の表示装置をそのモニター３６に用いることにより作製される。
【図面の簡単な説明】
【００６７】
【図１】本発明にかかる表示装置の全体構成を示すブロック図である。
【図２】図１に示した表示装置の具体的な構成を示す回路図である。
【図３】図２に示した表示装置の第１実施形態の動作説明に供するタイミングチャートである。
【図４】同じく第１実施形態の動作説明に供する模式図である。
【図５】同じく第１実施形態の動作説明に供する模式図である。
【図６】同じく第１実施形態の動作説明に供する模式図である。
【図７】同じく第１実施形態の動作説明に供する模式図である。
【図８】本発明にかかる表示装置の第２実施形態の説明に供するグラフである。
【図９】同じく第２実施形態の説明に供するタイミングチャートである。
【図１０】同じく第２実施形態の説明に供する波形図である。
【図１１】第２実施形態に使うライトスキャナの構成を示す回路図である。
【図１２】図１１に示したライトスキャナの動作説明に供するタイミングチャートである。
【図１３】参考例にかかる表示装置の全体構成を示すブロック図である。
【図１４】図１３に示した表示装置の具体的な構成を示す回路図である。
【図１５】参考例にかかる表示装置の動作説明に供するタイミングチャートである。
【図１６】同じく参考例の説明に供する模式図である。
【図１７】本発明にかかる表示装置のデバイス構成を示す断面図である。
【図１８】本発明にかかる表示装置のモジュール構成を示す平面図である。
【図１９】本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。
【図２０】本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。
【図２１】本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。
【図２２】本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。
【図２３】本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。
【符号の説明】
【００６８】
１・・・画素アレイ部、２・・・画素、３・・・水平セレクタ（信号セレクタ）、４・・・ライトスキャナ、５・・・ドライブスキャナ、Ｔｒ１・・・サンプリングトランジスタ、Ｔｒ２・・・ドライブトランジスタ、Ｔｒ３・・・スイッチングトランジスタ、Ｃｓ・・・保持容量、ＥＬ・・・発光素子
【図１】
2008287141.tif 000005
【図２】
2008287141.tif 000006
【図３】
2008287141.tif 000007
【図４】
2008287141.tif 000008
【図５】
2008287141.tif 000009
【図６】
2008287141.tif 000010
【図７】
2008287141.tif 000011
【図８】
2008287141.tif 000012
【図９】
2008287141.tif 000013
【図１０】
2008287141.tif 000014
【図１１】
2008287141.tif 000015
【図１２】
2008287141.tif 000016
【図１３】
2008287141.tif 000017
【図１４】
2008287141.tif 000018
【図１５】
2008287141.tif 000019
【図１６】
2008287141.tif 000020
【図１７】
2008287141.tif 000021
【図１８】
2008287141.tif 000022
【図１９】
2008287141.tif 000023
【図２０】
2008287141.tif 000024
【図２１】
2008287141.tif 000025
【図２２】
2008287141.tif 000026
【図２３】
2008287141.tif 000027