(57)【要約】  【課題】  簡単な構成で電源遮断時のデータ退避時間を削減できる情報処理装置を提供する。  【解決手段】  情報処理装置１は、連続する複数の仮想アドレスが電源遮断時に退避される複数のレジスタ１４の物理アドレスに対応付けたアドレス変換テーブル２６を有し、仮想アドレスを物理アドレスに変換するアドレスデコーダ２４と、仮想アドレスを用いて、レジスタ値を不揮発性メモリ１６に転送するＤＭＡコントローラ２２とを備える。【選択図】  図１
2008282246.tif 000002
【特許請求の範囲】
【請求項１】
連続する複数の仮想アドレスと電源遮断時に退避される複数の退避データの物理アドレスとの対応に基づいて、前記仮想アドレスを前記物理アドレスに変換するアドレス変換部と、
前記仮想アドレスを用いて、前記退避データを退避用のメモリに転送するデータ転送部と、
を備える情報処理装置。
【請求項２】
前記アドレス変換部は、
前記仮想アドレスを前記退避データの物理アドレスに対応付けたアドレス対応テーブルを備え、
前記アドレス対応テーブルを参照して前記仮想アドレスを前記物理アドレスに変換する請求項１に記載の情報処理装置。
【請求項３】
電源遮断前の動作状態に対応して、電源遮断時に退避させるべき退避データを決定する退避データ決定部を備える請求項１または２に記載の情報処理装置。
【請求項４】
前記退避データの組合せの複数のパターンの中から、前記電源遮断前の動作状態に応じて退避データの組合せを決定する退避データ決定部を備え、
前記アドレス対応テーブルは、前記パターンごとに前記仮想アドレスを前記退避データの物理アドレスに対応付けている請求項２に記載の情報処理装置。
【請求項５】
前記アドレス対応テーブルの前記仮想アドレスと前記物理アドレスとの対応関係を変更可能である請求項２〜４に記載の情報処理装置。
【請求項６】
連続する複数の仮想アドレスと電源遮断時に退避される複数の退避データの物理アドレスとの対応に基づいて、前記仮想アドレスを前記物理アドレスに変換するアドレス変換部と、
前記仮想アドレスの先頭アドレスおよび前記退避データを記憶した退避用のメモリと、
前記先頭アドレスを転送開始位置として、前記退避用のメモリに記憶された退避データを転送するデータ転送部と、
を備える情報処理装置。
【請求項７】
前記アドレス変換部は、電源遮断前の動作状態に応じて異なる前記退避データの組合せのパターンごとに、前記仮想アドレスを前記退避データの物理アドレスに対応付けたアドレス対応テーブルを参照して、前記仮想アドレスを前記物理アドレスに変換し、
前記退避用のメモリは、前記パターンを示す識別子および前記退避データを記憶し、
前記データ転送部は、前記パターンを示す識別子と、前記パターンにおいて物理アドレスが対応付けられた仮想アドレスの先頭アドレスとを対応付けたパターン情報テーブルを備え、前記パターン情報テーブルを参照して、前記退避用のメモリに記憶された前記識別子を前記仮想アドレスの先頭アドレスに変換し、前記先頭アドレスを書き込み開始位置として、前記退避用のメモリに記憶された退避データを転送する請求項６に記載の情報処理装置。
【請求項８】
前記データ転送部は、ＤＭＡ（Direct Memory Access）によって前記退避データを転送する請求項１〜７のいずれかに記載の情報処理装置。
【請求項９】
電源遮断時にデータを退避する方法であって、
退避すべき退避データの物理アドレスに対応付けられた連続する仮想アドレスを指定して前記退避データの転送を開始するステップと、
前記仮想アドレスを退避データの物理アドレスに変換し、前記物理アドレスにある退避データを前記退避用メモリに転送するステップと、
を備えるデータ退避方法。
【請求項１０】
電源遮断時に退避用のメモリに退避された退避データを復帰する方法であって、
退避用のメモリから連続する仮想アドレスへの退避データの転送を開始するステップと、
前記仮想アドレスを退避データの物理アドレスに変換し、前記退避用メモリの退避データを前記物理アドレスへ転送するステップと、
を備えるデータ復帰方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源遮断を行う際にデータを退避させる情報処理装置に関する。
【背景技術】
【０００２】
携帯電話などで用いられるＬＳＩ等の情報処理装置は、低消費電力化が求められている。従来、ＬＳＩ等の低消費電力化には、クロックゲーティング技術が用いられていた。クロックゲーティングは、実行中でない回路ブロックのクロック供給を停止して消費電力を下げる技術である。
【０００３】
近年は、半導体プロセスの微細化により、リーク電流が問題視されるようになってきている。クロックゲーティング技術は、リーク電流に対しては効果がない。リーク電流による電力の浪費を防止するため、電源遮断による低消費電力対策が重要となってきている。
【０００４】
ところで、電源遮断を行うと、情報処理装置のレジスタに記憶されたレジスタ値が揮発してしまう。従って、電源遮断後に処理を再開する場合には、レジスタ値の再設定が必要である。処理中に情報処理装置の電源を遮断する場合には、電源遮断前にレジスタ値を一旦バックアップメモリ等に退避させておく。そして、電源投入後に、バックアップメモリから退避させたレジスタ値を読み出し、再設定（復帰）を行う。ここで、データ転送には、ＤＭＡ（Direct Memory Access）を用いるのが一般的である。
【０００５】
上記したような電源遮断に伴うレジスタ値の退避および復帰の処理は、以下の原因により時間を要しており、従来は、情報処理装置の電源をこまめに遮断することができなかった。
【０００６】
すなわち、一般的なＤＭＡは、転送開始アドレスと転送終了アドレス（あるいは転送量）を設定し、１回の転送処理によって１つの連続するメモリ空間の転送を行う。しかし、退避すべきレジスタは連続領域にメモリマッピングされていないため、複数回に分けてＤＭＡ転送を行う必要があった。また、退避すべきレジスタの組合せは、電源遮断前の動作状況に応じて変化するが、従来は一律にレジスタ値を退避していた。このため、退避する必要のないレジスタ値も含めて転送することとなり、退避処理に時間を要していた。
【０００７】
特許文献１は、非連続領域のデータ転送を高速化する技術を開示している。特許文献１の技術を用いれば、１回の転送処理によって非連続領域のデータ転送を行えるので、退避データを高速に転送することができる。
【特許文献１】特開平１１−１１０３３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１に記載された高機能なＤＭＡを構成すると回路規模が大きくなる。また、ＤＭＡの資源である転送チャンネルを複数必要とすることから、コストが大きくなるという課題があった。
【０００９】
そこで、本発明は上記した背景に鑑み、簡単な構成で電源遮断時のデータ退避時間を削減できる情報処理装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の情報処理装置は、連続する複数の仮想アドレスと電源遮断時に退避される複数の退避データの物理アドレスとの対応に基づいて、前記仮想アドレスを前記物理アドレスに変換するアドレス変換部と、前記仮想アドレスを用いて、前記退避データを退避用のメモリに転送するデータ転送部とを備える。
【００１１】
このように退避データの非連続の物理アドレスと連続する仮想アドレスとを対応付け、仮想アドレスを用いて退避データを転送することにより、非連続の物理アドレスにある退避データを連続的に読み出して転送することができる。
【００１２】
本発明の情報処理装置において、前記アドレス変換部は、前記仮想アドレスを前記退避データの物理アドレスに対応付けたアドレス対応テーブルを備え、前記アドレス対応テーブルを参照して前記仮想アドレスを前記物理アドレスに変換してもよい。
【００１３】
このように仮想アドレスと物理アドレスとを対応付けたアドレス対応テーブルを備えることにより、仮想アドレスから物理アドレスへの変換を適切に行える。
【００１４】
本発明の情報処理装置は、電源遮断前の動作状態に対応して、電源遮断時に退避させるべき退避データを決定する退避データ決定部を備えてもよい。
【００１５】
この構成により、電源遮断前の動作状態に対応して退避データを適切に決定でき、退避データの量を削減することが可能である。
【００１６】
本発明の情報処理装置は、前記退避データの組合せの複数のパターンの中から、前記電源遮断前の動作状態に応じて退避データの組合せを決定する退避データ決定部を備え、前記アドレス対応テーブルは、前記パターンごとに前記仮想アドレスを前記退避データの物理アドレスに対応付けている構成であってもよい。
【００１７】
このように退避データの組合せの複数のパターンの中から電源遮断前の動作状態に応じて退避データの組合せを決定する構成とし、それぞれのパターンについて仮想アドレスと退避データの物理アドレスを対応付けておくことにより、どのパターンの退避データを転送する場合にも、連続する仮想アドレスを用いて退避データを転送できる。
【００１８】
本発明の情報処理装置は、前記アドレス対応テーブルの前記仮想アドレスと前記物理アドレスとの対応関係を変更可能であってもよい。
【００１９】
この構成により、退避データの組合せに応じて、アドレス対応テーブルを柔軟に変更することができるので、例えば、ソフトウェアのバージョンアップ等にも容易に対応可能となる。
【００２０】
本発明の別の態様の情報処理装置は、連続する複数の仮想アドレスと電源遮断時に退避される複数の退避データの物理アドレスとの対応に基づいて、前記仮想アドレスを前記物理アドレスに変換するアドレス変換部と、前記仮想アドレスの先頭アドレスおよび前記退避データを記憶した退避用のメモリと、前記先頭アドレスを転送開始位置として、前記退避用のメモリに記憶された退避データを転送するデータ転送部とを備える。
【００２１】
この構成により、仮想アドレスの先頭アドレスを転送開始位置として連続的に転送を行うことにより、非連続の物理アドレスに退避データを連続的に書き込むことができる。
【００２２】
本発明の情報処理装置は、前記アドレス変換部は、電源遮断前の動作状態に応じて異なる前記退避データの組合せのパターンごとに、前記仮想アドレスを前記退避データの物理アドレスに対応付けたアドレス対応テーブルを参照して、前記仮想アドレスを前記物理アドレスに変換し、前記退避用のメモリは、前記パターンを示す識別子および前記退避データを記憶し、前記データ転送部は、前記パターンを示す識別子と、前記パターンにおいて物理アドレスが対応付けられた仮想アドレスの先頭アドレスとを対応付けたパターン情報テーブルを備え、前記パターン情報テーブルを参照して、前記退避用のメモリに記憶された前記識別子を前記仮想アドレスの先頭アドレスに変換し、前記先頭アドレスを書き込み開始位置として、前記退避用のメモリに記憶された退避データを転送してもよい。
【００２３】
この構成により、どのパターンでデータを退避させたかを容易に把握できる。また、パターンの識別子をアドレスより少ないビット数で表すことにより、退避用のメモリの容量を節約できる。
【００２４】
本発明の情報処理装置は、前記データ転送部は、ＤＭＡ（Direct Memory Access）によって前記退避データを転送してもよい。
【００２５】
この構成により、転送開始位置と転送終了位置とを指定して、連続する領域のデータを１回で転送できる。
【００２６】
本発明のデータ退避方法は、電源遮断時にデータを退避する方法であって、退避すべき退避データの物理アドレスに対応付けられた連続する仮想アドレスを指定して、前記退避データの転送を開始するステップと、前記仮想アドレスを退避データの物理アドレスに変換し、前記物理アドレスにある退避データを前記退避用メモリに転送するステップとを備える。
【００２７】
この構成により、本発明の情報処理装置と同様に、非連続の物理アドレスにある退避データを連続的に読み出して転送することができる。なお、本発明の情報処理装置の各種の構成を本発明のデータ退避方法に適用することが可能である。
【００２８】
本発明のデータ復帰方法は、電源遮断時に退避用のメモリに退避された退避データを復帰する方法であって、退避用のメモリから連続する仮想アドレスへの退避データの転送を開始するステップと、前記仮想アドレスを退避データの物理アドレスに変換し、前記退避用メモリの退避データを前記物理アドレスへ転送するステップとを備える。
【００２９】
この構成により、本発明の情報処理装置と同様に、仮想アドレスの先頭アドレスを転送開始位置として連続的に転送を行うことにより、退避データを非連続の物理アドレスに連続的に書き込むことができる。なお、本発明の情報処理装置の各種の構成を本発明のデータ復帰方法に適用することが可能である。
【発明の効果】
【００３０】
本発明は、退避データの非連続の物理アドレスと連続する仮想アドレスとを対応付け、仮想アドレスを用いて退避データを転送することにより、非連続の物理アドレスにある退避データを連続的に読み出して転送することができるという効果を有する。
【発明を実施するための最良の形態】
【００３１】
以下、本発明の実施の形態の情報処理装置について、図面を参照しながら説明する。
図１は、本実施の形態の情報処理装置１の構成を示す図である。第１の実施の形態の情報処理装置１は、プロセッサ１０と、複数の機能処理部１２がバス８によって接続されている。情報処理装置１の例としては、システムＬＳＩが挙げられる。図１では、機能処理部１２として、通信処理部１２ａ、ＭＰＥＧ処理部１２ｂを例示しているが、図１に示す機能処理部１２以外の、例えば、ＪＰＥＧ処理部や暗号化処理部等の機能処理部を備えてもよい。各機能処理部１２は、レジスタ１４ａ、１４ｂ（以下、レジスタ１４ａ、１４ｂを総称するときは「レジスタ１４」という）を有し、各種のレジスタ値が保存されている。
【００３２】
情報処理装置１は、電源を遮断する際に、機能処理部１２に保存されたレジスタ値を不揮発性メモリ１６に退避し、不揮発性メモリ１６に退避データ１８として保存する。これにより、情報処理装置１は、電源を入力したときに、退避したレジスタ値を各機能処理部１２に設定して、電源遮断前の状態を再現できる。情報処理装置１は、各機能処理部１２のレジスタ値を不揮発性メモリ１６に転送したり、不揮発性メモリ１６に退避されたレジスタ値を各機能処理部１２に転送するＤＭＡコントローラ（以下、「ＤＭＡＣ」という）２２を備えている。バス８は、アドレスデコーダ２４の機能を有している。本実施の形態では、アドレスデコーダ２４に、仮想アドレスを物理アドレスに変換する機能を持たせている。
【００３３】
図２は、本実施の形態の情報処理装置１によってプロセッサ１０とＤＭＡＣ２２とアドレスデコーダ２４との関係を機能的に示す図である。なお、図２では、通信処理部１２ａのレジスタＡ〜Ｃの物理アドレス、ＭＰＥＧ処理部１２ｂのレジスタＤ〜Ｆの物理アドレスを示す。図２に示すように、レジスタ１４は、複数のレジスタＡ〜Ｆから構成されている。本書では、個々のレジスタを示すときには、図２の「レジスタＡ」「レジスタＢ」等という。
【００３４】
本実施の形態の情報処理装置１は、図２に示すように、プロセッサ１０がＤＭＡＣ２２に対し、レジスタ値の退避あるいは復帰の制御指示を与える。ＤＭＡＣ２２は、プロセッサ１０からの制御指示に従い、仮想アドレスを用いて転送を行う。バス８のアドレスデコーダ２４は、仮想アドレスを物理アドレスに変換し、物理アドレスで示されるレジスタのレジスタ値を転送する。
【００３５】
図３（ａ）は、図２に示すレジスタＡ〜Ｆの物理アドレスのアドレス空間を示す図である。この図に示すように、レジスタＡ〜Ｆは、非連続の物理アドレスを有している。本実施の形態の情報処理装置１は、電源遮断前の動作状態に応じて退避すべきレジスタを決定する。例えば、動作していない機能処理部１２の状態レジスタは、初期値から変更されていないので、退避するレジスタとはしない。動作状態に応じて退避すべきレジスタを決定することにより、退避するレジスタを最小限の個数とすることが可能となるので、退避時間を短縮することができる。
【００３６】
図３（ｂ）は、退避すべきレジスタのパターンを示す図である。パターンＰ１ではレジスタＡ、Ｃを退避し、パターンＰ２ではレジスタＡ〜Ｄ、Ｆを退避し、パターンＰ３ではレジスタＢ、Ｄ、Ｆを退避する。
【００３７】
図３（ｃ）は、アドレスデコーダ２４に記憶されたアドレス変換テーブル２６の例を示す図である。アドレス変換テーブル２６は、連続する仮想アドレスに各パターンＰ１〜Ｐ３において退避する物理アドレスを対応付けている。例えば、仮想アドレスの０ｘ１０１０〜０ｘ１０３０の連続する領域には、パターンＰ２のときに退避すべき５つのレジスタＡ〜Ｄ、Ｆの物理アドレス（図３（ａ）参照）が対応付けられている。アドレスデコーダ２４は、このアドレス変換テーブル２６を用いて、仮想アドレスから物理アドレスへの変換を行う。これにより、各レジスタの実体は、物理アドレスによって指定される場所に存在するが、仮想アドレスにアクセスしても実体にアクセスすることが可能となる。
【００３８】
不揮発性メモリ１６には、退避すべきレジスタのパターンＰ１〜Ｐ３と、電源遮断前の動作状態とを関連付けたパターン情報テーブル２０を記憶しておく。
【００３９】
図４はパターン情報テーブル２０に記憶されたデータの例を示す図である。パターン情報テーブル２０には、退避パターンと、通信処理部１２ａおよびＭＰＥＧ処理部１２ｂの動作状態とが対応付けて記憶されている。プロセッサ１０は、電源遮断前の動作状態に対応する退避データ１８のパターンを不揮発性メモリ１６のパターン情報テーブル２０から読み出し、退避すべきレジスタを決定する。例えば、通信処理部１２ａが動作中でＭＰＥＧ処理部１２ｂが停止している場合には、情報処理装置１は、パターンＰ１に従ってレジスタ値を退避する。
【００４０】
なお、図４に示すパターン情報テーブル２０は、各機能処理部１２が動作中であるか否かに応じてレジスタのパターンを決定する例であるが、例えば、通信処理部１２ａの場合には、データ受信中であるか、データの復号中であるか等、動作状態をさらに細分化して退避すべきレジスタのパターンを決定してもよい。
【００４１】
図５は、レジスタ値を退避するときの情報処理装置１の動作を示す図である。まず、情報処理装置１は、電源遮断指示を受け付けると（Ｓ１０）、各機能処理部１２の動作状態をチェックする（Ｓ１２）。情報処理装置１は、図４に示すパターン情報テーブル２０を参照して、各機能処理部１２の動作状態に対応する退避すべきレジスタのパターンを決定する（Ｓ１４）。
【００４２】
退避データのパターンが決定すると、プロセッサ１０は、ＤＭＡＣ２２に対しデータ転送の制御指示を与える。プロセッサ１０は、制御指示として、退避データ１８のパターンを示す情報をＤＭＡＣ２２に与える。ＤＭＡＣ２２は、プロセッサ１０から与えられた制御指示に応じて、仮想アドレスにおける転送開始位置と転送終了位置を指定し、転送処理を行う（Ｓ１６）。ＤＭＡＣ２２が連続する仮想アドレスを指定してデータ転送を開始すると、アドレスデコーダ２４は、ＤＭＡＣ２２にて指定された仮想アドレスを物理アドレスに変換し（Ｓ１８）、物理アドレスで示されるレジスタのレジスタ値を読み出して転送する（Ｓ２０）。
【００４３】
図６は、レジスタ値の退避の具体例を示す図である。図６では、パターンＰ１のレジスタ値を退避する例を示す。パターンＰ１の場合、ＤＭＡＣ２２は、仮想アドレスの０ｘ１０００を転送開始位置、０ｘ１００８を転送終了位置として指定し、データ転送を行う。アドレスデコーダ２４は、仮想アドレスの０ｘ１０００を物理アドレスの０ｘ００００に変換し、物理アドレスの０ｘ００００にあるレジスタＡのレジスタ値を取得して、不揮発性メモリ１６に転送する。アドレスデコーダ２４は、０ｘ１０００に連続する仮想アドレスの０ｘ１００４を物理アドレスの０ｘ０１０４に変換し、物理アドレス０ｘ０１０４にあるレジスタＣのレジスタ値を取得して不揮発性メモリ１６に転送する。この際、不揮発性メモリ１６には、退避したレジスタ値と共に、仮想メモリの転送開始位置と転送終了位置を示す情報を記憶しておく。
【００４４】
このようにＤＭＡＣ２２は、連続する仮想アドレスの転送開始位置および転送終了位置を指定して転送を行うことにより、１回の転送処理で不連続の物理アドレスにあるレジスタのレジスタ値を読み出して転送を行うことができる。
【００４５】
次に、不揮発性メモリ１６に退避したレジスタ値を、電源入力後に再設定する動作について説明する。情報処理装置１は、電源入力後、不揮発性メモリ１６に保存されたレジスタ値を、仮想アドレスの転送開始位置、転送終了位置を指定して転送する。
【００４６】
図７は、レジスタ値の復帰の具体例を示す図である。図７に示すように、不揮発性メモリ１６には、退避したレジスタ値と、仮想アドレスの転送開始位置、転送終了位置のデータが記憶されている。
【００４７】
情報処理装置１のプロセッサ１０がＤＭＡＣ２２に対して、不揮発性メモリ１６に退避されたレジスタ値の転送の制御指示を出す。ＤＭＡＣ２２は、不揮発性メモリ１６から転送開始位置、転送終了位置のデータを読み出し、仮想アドレスの転送開始位置、転送終了位置を指定して、退避されたレジスタＡ、Ｃのレジスタ値をデータ転送する。アドレスデコーダ２４は、仮想アドレスの０ｘ１０００を物理アドレスの０ｘ００００に変換し、レジスタＡのレジスタ値を物理アドレスの０ｘ００００に書き込む。アドレスデコーダ２４は、仮想アドレスの０ｘ１００４を物理アドレスの０ｘ０１０４に変換し、レジスタＣのレジスタ値を物理アドレス０ｘ０１０４に書き込む。
以上、本実施の形態の情報処理装置１の構成および動作について説明した。
【００４８】
本実施の形態の情報処理装置１は、連続する仮想アドレスとレジスタの非連続な物理アドレスとの対応に基づいて、アドレスデコーダ２４によって仮想アドレスを物理アドレスに変換するので、ＤＭＡＣ２２は、連続する仮想アドレスにおいて転送開始位置と転送終了位置を指定して転送を行うだけで、非連続な物理アドレスに位置するレジスタのレジスタ値を一回の転送で退避させることができる。これにより、退避に要する時間を削減し、電源遮断までの時間を短縮できる。
【００４９】
また、本実施の形態の情報処理装置１は、レジスタ値を退避させる際に、退避させたレジスタの仮想アドレスの開始位置と終了位置を不揮発性メモリ１６に記憶しておく。情報処理装置１は、レジスタ値を復帰させるときには、ＤＭＡＣ２２は、不揮発性メモリ１６に記憶された仮想アドレスを、転送開始位置および転送終了位置として指定して転送を行うだけで、一回の転送で非連続な物理アドレスにレジスタ値を復帰させることができる。
【００５０】
また、本実施の形態の情報処理装置１は、電源遮断前の動作状態と退避すべきレジスタのパターンとを対応付けたパターン情報テーブル２０を有し、パターン情報テーブル２０を参照して退避すべきレジスタを決定するので、退避するレジスタ値を必要最小限にすることができ、退避に要する時間を短縮できる。
【００５１】
以上、本発明の情報処理装置１について、実施の形態を挙げて詳細に説明したが、本発明は上記した実施の形態に限定されるものではない。
【００５２】
上記した実施の形態では、ＤＭＡＣ２２が転送開始位置と転送終了位置を指定する例について説明したが、ＤＭＡＣ２２は転送開始位置と転送データ量を指定してもよい。
【００５３】
上記した実施の形態では、バス８が有するアドレスデコーダ２４によって仮想アドレスを物理アドレスに変換する例について説明したが、アドレスデコーダ２４を階層的に設け、新しく設けたアドレスデコーダ２４にて仮想アドレスを物理アドレスに変換してもよい。
【００５４】
図８は、アドレスデコーダを階層的に設けた情報処理装置２の例を示す図である。図８に示す情報処理装置２では、バス８のアドレスデコーダ２４が、仮想アドレスに基づいてどの機能処理部１２に対するアクセスであるかを判定する。すなわち、アドレスデコーダ２４は、アドレス変換テーブル２６を参照して仮想アドレスに対応する機能処理部１２ａ、１２ｂを求める。機能処理部１２ａ、１２ｂに接続されたアドレスデコーダ２８ａ、２８ｂは、仮想アドレスを機能処理部１２の物理アドレスに変換する。また、上記した実施の形態では、バス８のアドレスデコーダ２４に仮想アドレスと物理アドレスとの変換を行う機能を持たせた例について説明しているが、このような機能を有するアドレスデコーダはどこに設けてもよい。例えば、ＤＭＡＣ２２にアドレスデコーダ２４の機能を持たせてもよい。
【００５５】
上記した実施の形態では、不揮発性メモリ１６に、退避したレジスタ値と共に仮想アドレスの開始位置および終了位置を示す情報を保存した例について説明したが、不揮発性メモリ１６に退避したレジスタのパターンを示す情報を記憶してもよい。情報処理装置１は、パターンを示す情報を開始位置および終了位置のデータに変換し、その開始位置および終了位置を指定して退避したレジスタ値のデータ転送を行ってもよい。これにより、上記した実施の形態では、例えば、図６に示すように、開始位置として０ｘ１０００、終了位置として０ｘ１００８の情報を記憶しているが、例えば、パターンＰ１の場合は０ｘ０１、パターンＰ２の場合には、０ｘ０２というように、短いデータによって開始、終了位置を管理できる。
【００５６】
上記した実施の形態において、アドレス変換テーブル２６の内容は変更可能であってもよい。例えば、退避すべきレジスタのパターンが変更された場合などに、ソフトウェアによってアドレス変換テーブル２６の内容を書き換えるだけで、動作状態に応じて退避すべきレジスタを容易に変更できる。なお、アドレス変換テーブル２６の内容が変更されることがない場合には、アドレス変換テーブル２６を情報処理装置１の設計時にチップに作り込んでもよい。これにより、アドレスデコーダ２４のコストを低減できる。
【産業上の利用可能性】
【００５７】
本発明は、非連続の物理アドレスにある退避データを連続的に読み出して転送することができるという効果を有し、低消費電力化が必要なモバイル機器全般に有用である。
【図面の簡単な説明】
【００５８】
【図１】実施の形態の情報処理装置の構成を示す図
【図２】本実施の形態の情報処理装置を機能的に示す図
【図３】（ａ）レジスタの物理アドレスを示す図  （ｂ）退避すべきレジスタのパターンを示す図  （ｃ）アドレスデコーダに記憶されたアドレス変換テーブルの例を示す図
【図４】パターン情報テーブルの例を示す図
【図５】情報処理装置によりレジスタ値を退避する動作を示す図
【図６】レジスタ値の退避の具体例を示す図
【図７】レジスタ値の復帰の具体例を示す図
【図８】アドレスデコーダを階層的に設けた情報処理装置の例を示す図
【符号の説明】
【００５９】
１，２  情報処理装置
１０  プロセッサ
１２  機能処理部
１４  レジスタ
１６  不揮発性メモリ
１８  退避データ
２０  パターン情報テーブル
２２  ＤＭＡコントローラ
２４  アドレスデコーダ
２６  アドレス変換テーブル
２８  アドレスデコーダ
３０  アドレス変換テーブル
【図１】
2008282246.tif 000003
【図２】
2008282246.tif 000004
【図３】
2008282246.tif 000005
【図４】
2008282246.tif 000006
【図５】
2008282246.tif 000007
【図６】
2008282246.tif 000008
【図７】
2008282246.tif 000009
【図８】
2008282246.tif 000010