(57)【要約】【課題】半導体基板の深層にまで至る深い孔を有する半導体装置であれ、通常の半導体プロセスを通じて製造することのできる半導体装置の製造方法及びこの製法によって製造された半導体装置を提供する。【解決手段】当該半導体装置の製造方法は、半導体基板１０に半導体素子を作製する素子作製工程と、当該半導体装置の構成要素として、所望の位置で開口するＬＯＣＯＳ酸化膜１２を半導体基板１２の表面ＲＳに形成する層間膜形成工程とを備える。孔形成工程では、層間膜形成工程にて形成されたＬＯＣＯＳ酸化膜１２をエッチングマスクとして利用して、半導体基板１０の表面ＲＳから該半導体基板１０の深層に至る孔１１ａを形成する孔形成工程を備える。【選択図】図２
2008282928.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に半導体素子を作製する素子作製工程と、当該半導体装置の構成要素として、所望の位置で開口する層間膜を前記半導体基板の上表面に形成する層間膜形成工程とを備える半導体装置の製造方法であって、
前記層間膜形成工程にて形成された層間膜をエッチングマスクとして利用して、前記半導体基板の表面から該半導体基板の深層に至る孔を形成する孔形成工程を備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体基板は、単結晶シリコンから構成される半導体基板であり、
エッチングマスクとして利用される前記層間膜は、前記半導体基板の表面が酸化されることで形成されるＬＯＣＯＳ酸化膜であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記孔形成工程にて形成された前記孔の内部に導電材料を埋め込む導電材料埋め込み工程を備えることを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記導電材料として、金属材料を採用することを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記導電材料埋め込み工程では、スパッタリングを通じて、前記孔の内部に導電材料を埋め込むことを特徴とする請求項３または４に記載の半導体装置の製造方法。
【請求項６】
前記導電材料埋め込み工程を実行する前に、前記孔形成工程にて形成された前記孔の内表面に所定膜厚にて絶縁膜を形成する絶縁膜形成工程を備えることを特徴とする請求項３〜５のいずれか一項に記載の半導体装置の製造方法。
【請求項７】
前記絶縁膜形成工程では、化学気相成長を通じて、前記孔の内表面に前記絶縁膜を形成することを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記所定膜厚は、前記半導体基板と前記導電材料との電気的な絶縁が前記半導体装置の動作時においても維持される膜厚に設定されていることを特徴とする請求項６または７に記載の半導体装置の製造方法。
【請求項９】
前記導電材料埋め込み工程を実行した後に、前記導電材料が露出するまで前記半導体基板の裏面から研磨する研磨工程を備えることを特徴とする請求項３〜８のいずれか一項に記載の半導体装置の製造方法。
【請求項１０】
前記研磨工程では、研磨布を用いる機械研磨を通じて、前記導電材料が露出するまで前記半導体基板の裏面から研磨することを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記層間膜形成工程では、前記半導体基板の周縁部に前記層間膜を形成することを特徴とする請求項１〜１０のいずれか一項に記載の半導体装置の製造方法。
【請求項１２】
所定の機能を有する半導体素子と半導体基板の表面からその深層に至る孔とを前記半導体基板に備える半導体装置であって、
所望の位置で開口し、前記半導体基板の上表面に形成され、前記孔を形成する際にエッチングマスクとして用いられた層間膜が、前記孔の周囲に残されていることを特徴とする半導体装置。
【請求項１３】
前記半導体基板は、単結晶シリコンから構成される半導体基板であり、
前記層間膜は、前記半導体基板の表面が酸化されることで形成されたＬＯＣＯＳ酸化膜であることを特徴とする請求項１２に記載の半導体装置。
【請求項１４】
前記ＬＯＣＯＳ酸化膜端部のバーズビーク部は、当該ＬＯＣＯＳ酸化膜中央部に向けて後退していることを特徴とする請求項１３に記載の半導体装置。
【請求項１５】
前記ＬＯＣＯＳ酸化膜端部のバーズビーク部から前記孔の内表面にかけて、断面視同一曲率の曲面が形成されていることを特徴とする請求項１３に記載の半導体装置。
【請求項１６】
前記ＬＯＣＯＳ酸化膜端部のバーズビーク部における、前記半導体基板表面側の断面視曲率は、前記孔の開口部における断面視曲率とが同一であることを特徴とする請求項１３に記載の半導体装置。
【請求項１７】
前記孔の内部に導電材料が埋め込まれていることを特徴とする請求項１２〜１６のいずれか一項に記載の半導体装置。
【請求項１８】
前記孔の内表面と前記導電材料との間には絶縁膜が所定膜厚にて形成されていることを特徴とする請求項１７に記載の半導体装置。
【請求項１９】
前記所定膜厚は、前記半導体基板と前記導電材料との電気的な絶縁が前記半導体装置の動作時においても維持される膜厚に設定されていることを特徴とする請求項１８に記載の半導体装置。
【請求項２０】
前記孔は、前記半導体基板の表面から裏面に至る貫通孔であることを特徴とする請求項１２〜１９のいずれか一項に記載の半導体装置。
【請求項２１】
前記層間膜は、前記半導体基板の周縁部に形成されていることを特徴とする請求項１２〜２０のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【０００２】
半導体装置の製造方法及び半導体装置としては、例えば特許文献１に記載の技術が知られている。この文献に記載の技術も含め、従来一般に知られている技術について説明する。こうした一般的な技術では、まず、例えば単結晶シリコンなどの半導体材料から形成された導電性を有する半導体基板を準備する。この準備された半導体基板の表面の所定位置に対し、例えばポリイミドなどを用いて所定パターンにてエッチングマスク（レジスト）を形成するとともに、当該半導体基板の厚み方向に径の大きな孔（大径孔）を形成する。次に、回転塗布及び圧力調整を通じて、この大径孔が形成された半導体基板の表面には例えば感光性ポリイミド絶縁膜を堆積させ、半導体基板に形成された大径孔の内部には感光性ポリイミド絶縁膜を充填する。その後、露光及び現像を通じて、こうした絶縁膜が内部に充填された大径孔よりも径が小さい小径孔を形成し、その小径孔の内部に金属材料を埋め込む。そして、小径孔に埋め込まれた金属材料が半導体基板裏面に露出するまで、半導体基板の裏面を研削し、これを貫通電極とする。このようにして、半導体基板に貫通電極が形成される。
【特許文献１】特開２００３−２４３３９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、上記一般的な技術を用いて、半導体基板の表面から深層に至るほどの深い孔を該半導体基板に形成しようとすると、半導体基板が厚いため、深い孔が完成する前に、半導体基板表面のレジストが全て削られてしまうことがある。このように、半導体基板表面のレジストが全て削られ、所望とする位置以外の箇所が露出するようなことがあると、半導体基板表面のうちの所望としない箇所まで削られることとなる。そのため、半導体基板の所望箇所に所望の深さの孔を形成することが難しくなり、この深い孔が協働する半導体素子も所望とする機能を発揮することができなくなるおそれがある。
【０００４】
これに対し、上記レジストの形成材料であるポリイミドよりも（当然のことながら、半導体基板を構成する単結晶シリコンよりも）エッチングされる速度が遅い、すなわち、エッチング選択比の大きい新規な材料によって、エッチングマスクを形成することが考えられる（この場合、エッチングマスクはハードマスクとなる）。しかしながら、エッチング選択比の大きな新規な材料を用いてエッチングマスクを形成することは、そうした新規な材料を扱う新規なエッチングマスク形成プロセスが必要となることを意味する。こうした新規なエッチングマスク形成プロセスを導入すると、半導体装置の製造プロセスが複雑となり、ひいては、半導体装置の製造コストが増大してしまうおそれがある。
【０００５】
本発明は、こうした実情に鑑みてなされたものであって、その目的は、半導体基板の深層にまで至る深い孔を形成する工程を製造プロセス中に含む半導体装置であっても、通常の半導体プロセスを通じて製造することのできる半導体装置の製造方法及びこの製法によって製造された半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
こうした目的を達成するため、請求項１に記載の発明では、半導体基板に半導体素子を作製する素子作製工程と、当該半導体装置の構成要素として、所望の位置で開口する層間膜を前記半導体基板の上表面に形成する層間膜形成工程とを備える半導体装置の製造方法として、前記層間膜形成工程にて形成された層間膜をエッチングマスクとして利用して、前記半導体基板の表面から該半導体基板の深層に至る孔を形成する孔形成工程を備えることとした。
【０００７】
半導体装置の製造方法としてのこのような方法では、層間膜形成工程を通じて、所望の位置で開口する層間膜が半導体基板上表面に形成される。そして、この層間膜は、孔形成工程においてエッチングマスクとして利用される。一般的に、エッチングマスクとして利用される層間膜は、半導体基板の構成材料よりもエッチングされる速度が遅い。換言すれば、そうした層間膜は、エッチング選択比が極めて大きい材料で形成されており、いわゆるハードマスクとなる。したがって、孔形成工程にて形成しようとする孔が半導体基板の表面から該半導体基板の深層に至る深い孔であったとしても、ハードマスクのエッチング選択比が極めて大きいため、背景技術の欄に記載した、深い孔が完成する前にエッチングマスク（ハードマスク）が全て削られてしまうようなことがほとんど生じなくなる。また、そうしたエッチングマスクはそもそも層間膜であるため、新規な材料を扱う新規なエッチングマスク形成プロセスは不要であり、通常の半導体プロセスを通じてエッチングマスクを形成することができるようになる。したがって、半導体装置の製造プロセスは複雑なものとはならず、半導体装置の製造コストが増大することが少なくなる。このように、半導体装置の製造方法としての上記方法によれば、半導体基板の深層にまで至る深い孔を形成する工程を製造プロセス中に含む半導体装置であっても、通常の半導体プロセスを通じて製造することができるようになる。
【０００８】
ところで、こうした孔形成工程の実行後に実行されることのある、孔の内部に導電材料を埋め込む導電材料埋め込み工程において、孔の深層部から表層部まで偏りなく均一に導電材料を埋め込むためには、あるいは、上記孔形成工程の実行後であって、上記導電材料埋め込み工程の実行前に実行されることのある、孔の内表面に所定膜厚にて絶縁膜を形成する絶縁膜形成工程において、孔の内表面の深層部から表層部まで偏りなく均一に絶縁膜を形成するためには、孔の開口を広げておくことが望ましい。すなわち、孔の開口の面取りを行う工程を備えることが望ましい。しかしながら、そうした工程を追加することは、半導体装置の製造プロセスを簡易にするどころか、逆に、複雑にする要因となりうる。
【０００９】
その点、例えば請求項２に記載の発明のように、前記半導体基板を、単結晶シリコンから構成される半導体基板とし、エッチングマスクとして利用される前記層間膜は、前記半導体基板の表面が酸化されることで形成されるＬＯＣＯＳ酸化膜であることが望ましい。
【００１０】
詳しくは、半導体基板の表面が酸化されることで形成されるＬＯＣＯＳ酸化膜は、半導体装置を構成する層間膜の１つとして一般的に用いられており、そうしたＬＯＣＯＳ酸化膜は、単結晶シリコンから構成される半導体基板と比較して非常に堅く、エッチング選択比は極めて大きい。ただし、ＬＯＣＯＳ酸化膜には、その形成過程に起因して、中央部から端部に向けて徐々に膜厚が薄くなるバーズビーク部が形成される。そうしたＬＯＣＯＳ酸化膜の端部は、ＬＯＣＯＳ酸化膜の中央部と比較して膜厚が薄いため、その硬度も小さく、孔形成工程におけるエッチングを通じて、ＬＯＣＯＳ酸化膜の中央部よりも多く削られることになる。すなわち、ＬＯＣＯＳ酸化膜の端部は、孔形成工程の進行に伴い、中央部に向けて後退することになる。こうしたＬＯＣＯＳ酸化膜端部の後退により、孔の開口は広がり、孔は、面取り工程が実行されたような断面形状となる。このように、上記請求項４に記載の方法によれば、半導体装置の製造プロセスを複雑にすることなく開口の広い孔を形成することができるようになり、ひいては、導電材料埋め込み工程における導電材料の埋め込みや、絶縁膜形成工程における絶縁膜の形成を好適に行うことができるようになる。なお、このようにして形成された孔（溝）は、半導体基板に作製される複数の半導体素子が互いに干渉などの悪影響を及ぼしあうことを抑制する、例えば素子間分離（アイソレーション）として機能する。
【００１１】
また、上記請求項１または２に記載の方法において、例えば請求項３に記載の発明のように、前記孔形成工程にて形成された前記孔の内部に導電材料を埋め込む導電材料埋め込み工程を備えることとしてもよい。こうした方法によって形成された孔（溝）も、例えば上記素子間分離（アイソレーション）として機能することができる。なお、こうした方法において、例えば請求項４に記載の発明のように、前記導電材料として、金属材料を採用することとしてもよい。ちなみに、このように金属材料を採用すると、半導体基板を構成するシリコンと金属材料との界面には、ショットキー障壁が形成されることになる。さらに、そうした導電材料の埋め込み工程では、例えば請求項５に記載の発明のように、スパッタリングを通じて、前記孔の内部に導電材料を埋め込むこととしてもよい。
【００１２】
また、ところで、通常、半導体基板は導電性を有している。そのため、孔に埋め込まれた導電材料あるいは金属材料と半導体基板との電気的な絶縁性が保たれないおそれがある。その点、例えば請求項６に記載の発明では、前記導電材料埋め込み工程を実行する前に、前記孔形成工程にて形成された前記孔の内表面に所定膜厚にて絶縁膜を形成する絶縁膜形成工程を備えることとした。これにより、孔に埋め込まれた導電材料あるいは金属材料と半導体基板との電気的な絶縁性が保たれるようになる。特に、上記請求項４に記載の方法と併用することで、上記ショットキー障壁は形成されなくなる。なお、そうした絶縁膜の形成方法としては、例えば請求項７に記載の発明のように、前記絶縁膜形成工程では、化学気相成長を通じて、前記孔の内表面に前記絶縁膜を形成することとしてもよい。また、請求項８に記載の発明のように、前記所定膜厚は、前記半導体基板と前記導電材料との電気的な絶縁が前記半導体装置の動作時においても維持される膜厚に設定されていることが望ましい。
【００１３】
また、そうした方法において、例えば請求項９に記載の発明では、前記導電材料埋め込み工程を実行した後に、前記導電材料が露出するまで前記半導体基板の裏面から研磨する研磨工程を備えることとした。これにより、裏面に露出した導電材料は、例えば半導体装置の貫通電極として機能することができる。なお、そうした前記研磨工程では、例えば請求項１０に記載の発明のように、研磨布を用いる機械研磨を通じて、前記導電材料が露出するまで前記半導体基板の裏面から研磨することしてもよい。
【００１４】
既述した通り、エッチングマスクとして利用される層間膜は、半導体基板の構成材料よりもエッチング速度が遅い。換言すれば、そうした層間膜は、半導体基板よりも硬度が大きい。その点、例えば請求項１１に記載の製造方法のように、前記層間膜形成工程では、前記半導体基板の周縁部に前記層間膜を形成するとよい。こうした製法にて製造された半導体装置は、半導体基板の周縁部に形成された硬度の大きな層間膜がフレームとして機能するため、例えば当該半導体装置に外力が加わったとしても、半導体基板に作製された半導体素子を好適に保護することができるようになる。特に、上記請求項２に記載の製法との併用により製造された半導体装置は、半導体素子の保護機能が高くなる。
【００１５】
一方、上記目的を達成するため、例えば請求項１２に記載の発明では、所定の機能を有する半導体素子と半導体基板の表面からその深層に至る孔とを前記半導体基板に備える半導体装置として、所望の位置で開口し、前記半導体基板の上表面に形成され、前記孔を形成する際にエッチングマスクとして用いられた層間膜が、前記孔の周囲に残されていることとした。こうした構造を有する半導体装置は、上記請求項１に記載の製造方法を通じて製造される。そのため、半導体装置としてのこのような構造によれば、上記請求項１に準じた効果が得られるようになる。すなわち、当該半導体装置を製造するプロセスは複雑にならず、製造コストが増大することを抑制することができるようになる。
【００１６】
また、上記請求項１２に記載の構造において、例えば請求項１３に記載の発明では、前記半導体基板は、単結晶シリコンから構成される半導体基板であり、前記層間膜は、前記半導体基板の表面が酸化されることで形成されたＬＯＣＯＳ酸化膜であることとした。こうした構造を有する半導体装置は、上記請求項２に記載の製造方法を通じて製造される。そのため、半導体装置としてのこのような構造によれば、上記請求項２に準じた効果が得られるようになる。
【００１７】
なお、そうした構造を有する半導体装置では、例えば請求項１４に記載の発明のように、前記ＬＯＣＯＳ酸化膜端部のバーズビーク部は、当該ＬＯＣＯＳ酸化膜中央部に向けて後退している。すなわち、そうした構造を有する半導体装置では、例えば請求項１５に記載の発明のように、前記ＬＯＣＯＳ酸化膜端部のバーズビーク部から前記孔の内表面にかけて、断面視同一曲率の曲面が形成されている。さらに換言すれば、そうした構造を有する半導体装置では、例えば請求項１６に記載の発明のように、前記ＬＯＣＯＳ酸化膜端部のバーズビーク部における、前記半導体基板表面側の断面視曲率は、前記孔の開口部における断面視曲率とが同一となっている。このように、半導体装置が上記請求項１４〜１６に記載の構造を有しているとき、上記請求項２に記載の製法を通じて製造された半導体装置である可能性は高くなる。
【００１８】
また、上記請求項１２〜１６のいずれかに記載の構造において、例えば請求項１７に記載の発明では、前記孔の内部に導電材料が埋め込まれていることとした。これにより、上記請求項３に準じた効果が得られるようになる。
【００１９】
同様に、上記請求項１７に記載の構造において、例えば請求項１８に記載の発明のように、前記孔の内表面と前記導電材料との間には絶縁膜が所定膜厚にて形成されていることとすれば、上記請求項６に準じた効果が得られるようになる。なお、そうした構造において、例えば請求項１９に記載の発明のように、前記所定膜厚は、前記半導体基板と前記導電材料との電気的な絶縁が前記半導体装置の動作時においても維持される膜厚に設定されていることとすれば、上記請求項７に準じた効果が得られるようになる。
【００２０】
さらに、こうした構造において、例えば上記請求項２０に記載の発明のように、前記孔は、前記半導体基板の表面から裏面に至る貫通孔であることとすれば、上記請求項９に準じた効果を奏する半導体装置が製造されるようになる。
【００２１】
またさらに、例えば請求項２１に記載の発明のように、前記層間膜は、前記半導体基板の周縁部に形成されていることとすれば、上記請求項１１に準じた効果を奏する半導体装置が製造されるようになる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明に係る半導体装置の製造方法及び半導体装置の一実施の形態について、図１〜図３を参照して説明する。なお、図１（ａ）〜（ｃ）は、本発明に係る半導体装置の製造方法の一実施の形態について、その製造プロセスを示す側面断面図であり、図２（ａ）〜（ｄ）は、図１（ａ）〜（ｃ）に示す製造プロセスに続く製造プロセスを示す側面断面図である。また、図３は、本発明に係る半導体装置の一実施の形態について、その断面構造を側面から示す側面断面図である。
【００２３】
はじめに、図１及び図２を併せ参照しつつ、本発明に係る半導体装置の製造方法の一実施の形態について説明する。なお、この製法を用いることで、図３にその側面断面構造を示す後述の半導体装置が製造されることになる。
【００２４】
半導体装置を製造するにあたり、まず、準備工程として、例えば単結晶シリコン（Ｓｉ）から構成された所定の厚さの半導体基板１０を準備する。
【００２５】
半導体基板１０を準備すると、熱酸化マスク形成工程として、半導体基板１０の表面ＲＳの全面に対し、例えばＣＶＤ（化学気相成長）等を通じて、耐酸化性を有する例えばシリコン窒化膜（ＳｉＮ）４０を所定の膜厚にて形成する。そして、半導体基板１０の表面ＲＳ全面に形成されたシリコン窒化膜４０を、図１（ａ）に示すように、所望の位置（本実施の形態では略中央）を残してエッチング除去する。こうして形成されたシリコン窒化膜４０は、続く熱酸化工程において、熱酸化マスクとして機能する。
【００２６】
熱酸化マスク形成工程を終えると、続く熱酸化工程として、シリコン窒化膜４０が形成された半導体基板１０を酸化性雰囲気に晒すことで、シリコンと酸素、あるいは、シリコンと水分を化学反応させる。こうした熱酸化により、図１（ｂ）に示すように、半導体基板１０の表面ＲＳのうちのシリコン窒化膜４０に覆われていない部分に、ＬＯＣＯＳ酸化膜（ＳｉＯ２）１２が形成される。ちなみに、半導体基板１０の表面ＲＳのうちのシリコン窒化膜４０に覆われている部分は基本的に熱酸化されない。ただし、シリコン窒化膜４０に覆われているとはいえ、シリコン窒化膜４０端部の直下においては、該シリコン窒化膜４０と半導体基板１０の表面ＲＳとの間に上記酸化性雰囲気が入り込むため、半導体基板１０を構成するシリコンは熱酸化されてしまう。こうしたＬＯＣＯＳ酸化膜１２の形成過程に起因して、同図１（ｂ）中に一点鎖線で囲むように、ＬＯＣＯＳ酸化膜１２の中央部から端部に向けて徐々に膜厚が薄くなる、いわゆるバーズビーク部１２ａが形成されることになる。
【００２７】
熱酸化工程を終えると、続く熱酸化マスク除去工程として、図１（ｃ）に示すように、半導体基板１０の表面ＲＳの略中央に形成されていたシリコン窒化膜４０をエッチング除去する。このようにして、所望の位置で開口するエッチングマスクが半導体基板１０の上表面にＬＯＣＯＳ酸化膜１２にて形成されることになる。なお、図１（ａ）に示す熱酸化マスク形成工程、図１（ｂ）に示す熱酸化工程、及び、図１（ｃ）に示す熱酸化マスク除去工程によって、特許請求の範囲に記載の層間膜形成工程が構成されており、これらは一般的な半導体プロセスから構成されている。したがって、新規な材料を扱う新規なエッチングマスク形成プロセスは不要となる。また、これら一連の層間膜形成工程を通じて形成されたＬＯＣＯＳ酸化膜１２は、図２を参照しつつ後述する貫通電極形成工程において、ハードマスクとして機能することとなる。
【００２８】
半導体基板１０の表面ＲＳにＬＯＣＯＳ酸化膜１２が形成されると、図２（ａ）に示すように、孔形成工程として、半導体基板１０の表面ＲＳからこの半導体基板１０の深層に至る孔１１ａを例えばドライエッチングを通じて形成する。
【００２９】
ところで、一般に、こうした孔形成工程の実行後に実行されることのある、孔１１ａの内部に金属材料を埋め込む金属材料埋め込み工程において、孔１１ａの深層部から表層部まで偏りなく均一に導電材料を埋め込むためには、あるいは、上記孔形成工程の実行後であって、上記金属材料埋め込み工程の実行前に実行されることのある、孔１１ａの内表面に所定膜厚にて絶縁膜を形成する絶縁膜形成工程において、孔１１ａの内表面の深層部から表層部まで偏りなく均一に絶縁膜を形成するためには、孔１１ａの開口を広げておくことが望ましい。換言すれば、孔１１ａの開口の面取りを行う工程を備えることが望ましい。しかしながら、そうした工程を追加することは、半導体装置の製造プロセスを簡易にするどころか、逆に複雑にする要因となりうる。
【００３０】
その点、本実施の形態では、既述したように、ＬＯＣＯＳ酸化膜１２をハードマスクとして機能させることとしている。ＬＯＣＯＳ酸化膜１２は、半導体装置を構成する層間膜の１つとして一般的に用いられており、そうしたＬＯＣＯＳ酸化膜１２は、単結晶シリコンから構成される半導体基板１０と比較して非常に堅く、エッチング選択比は極めて大きい。ただし、ＬＯＣＯＳ酸化膜１２には、既述したように、その形成過程に起因して、中央部から端部に向けて徐々に膜厚が薄くなるバーズビーク部１２ａが形成される。そうしたＬＯＣＯＳ酸化膜１２のバーズビーク部１２ａは、ＬＯＣＯＳ酸化膜１２の中央部と比較して膜厚が薄いため、その硬度も小さく、上記孔形成工程におけるドライエッチングを通じて、ＬＯＣＯＳ酸化膜１２の中央部よりも多く削られることになる。すなわち、ＬＯＣＯＳ酸化膜１２のバーズビーク部１２ａは、孔形成工程の進行に伴い、図２（ａ）に二点差線にて示すように、中央部に向けて後退することになる。こうしたＬＯＣＯＳ酸化膜１２端部の後退により、孔１１ａの開口は広がり、孔１１ａは面取り工程が実行されたような断面形状となる。このように、本実施の形態によれば、エッチングマスクとしてＬＯＣＯＳ酸化膜１２を採用したことにより、半導体装置の製造プロセスを複雑にすることなく開口の広い孔１１ａを形成することができるようになる。なお、こうした孔形成工程を通じて形成された孔１１ａは、図２（ａ）に示すように、断面視略同一曲率の曲面Ｒが形成されている。換言すれば、ＬＯＣＯＳ酸化膜１２端部のバーズビーク部１２ａにおける、半導体基板１０表面側の断面視曲率は、孔１１ａの開口部における断面視曲率とが同一となっている。
【００３１】
こうして孔形成工程を終え、孔１１ａが半導体基板１０に形成されると、続く絶縁膜形成工程として、図２（ｂ）に示すように、孔１１ａの内表面も含む半導体基板１０の表面の全面に対し、例えばＣＶＤ（化学気相成長）を通じて、電気的な絶縁性を有する例えばシリコン酸化膜（ＳｉＯ２）２０を所定の膜厚にて形成する。このようにして形成されたシリコン酸化膜２０は、図２（ｂ）に示すように、ＬＯＣＯＳ酸化膜１２の上表面並びに半導体基板１０の表面ＲＳはもちろんのこと、孔１１ａの内表面（内側壁及び底面）のうち深層部から表層部まで偏りなく、均一の膜厚にて、覆うこととなる。ちなみに、シリコン酸化膜２０は、後述する研磨工程を通じて完成する貫通電極と半導体基板１０との電気的な絶縁が、当該半導体装置の動作時においても維持することができる膜厚に設定されている。
【００３２】
こうして絶縁膜形成工程を終え、シリコン酸化膜２０が形成されると、続く金属材料埋め込み工程として、孔１１ａの内表面を含む半導体基板１０の表面（正確には、シリコン酸化膜２０の上表面）の全面に対し、例えばスパッタリングを実行する。この金属材料埋め込み工程（スパッタリング）では、孔１１ａに対しては、その深層部から表層部まで偏りなく均一に例えばアルミニウムを埋め込む一方、ＬＯＣＯＳ酸化膜１２上表面に形成されたシリコン酸化膜２０上表面に対しては、同じくアルミニウム膜を所定膜厚に成膜する。そして、図２（ｃ）に示すように、シリコン酸化膜２０上表面の全面に形成されたアルミニウム膜を、所望の位置（本実施の形態では略中央）を残してエッチング除去する。
【００３３】
こうして金属材料埋め込み工程を終え、アルミニウム膜がエッチング除去されると、続く研磨工程として、図２（ｄ）に示すように、例えば研磨布を用いた機械研磨を通じて、上記孔１１ａに埋め込まれたアルミニウムが露出するまで、半導体基板１０の裏面から機械研磨される。こうして貫通電極３０が完成することになる。なお、図２（ａ）に示す孔形成工程、図２（ｂ）に示す絶縁膜形成工程、図２（ｃ）に示す金属材料埋め込み工程、及び、図２（ｄ）に示す研磨工程によって、特許請求の範囲に記載の素子作製工程の一部が構成されている。実際には、このような半導体プロセスだけでなく、他にも、例えば半導体基板１０内部に不純物を導入するウェル形成工程等の半導体プロセスが実行されて半導体素子が作製されることになるが、一般に知られた技術であるため、ここでのこれ以上の説明を割愛する。
【００３４】
以上説明した半導体装置の製造方法を通じて製造される、本実施の形態の半導体装置は、図３に示す構造を有することになる。
【００３５】
詳しくは、同図３に示すように、半導体装置１は、基本的に、例えば単結晶シリコン（Ｓｉ）から構成された所定の厚さの半導体基板１０を備えており、この半導体基板１０には、上記素子作製工程を通じて、所定の機能を有する図示しない半導体素子が複数作製されている。
【００３６】
また、半導体装置１は、半導体基板１０の所望の位置（本実施の形態では半導体基板１０の略中央）に、該半導体基板１０の表面ＲＳから裏面ＢＳに至る、平面視円形状の、例えばアルミニウム（Ａｌ）から形成された貫通電極３０を有している。この貫通電極３０を埋め込む貫通孔１１の表面、すなわち、貫通電極３０と貫通孔１１との間には、図３に示すように、シリコン酸化膜（ＳｉＯ２、絶縁膜）２０が所定の膜厚にて形成されている。なお、こうしたシリコン酸化膜２０は上記絶縁膜形成工程を通じて形成され、貫通電極３０は上記研磨工程を通じて完成する。ちなみに、シリコン酸化膜２０は、半導体装置１の動作時においても、半導体基板１０と貫通電極３０との電気的な絶縁が維持される膜厚に設定されている。
【００３７】
さらに、図３に示すように、半導体基板１０の表面ＲＳのうち、上記貫通孔１１の開口の周囲には、半導体基板１０の表面ＲＳが酸化されることによって形成されるＬＯＣＯＳ酸化膜（エッチングマスク）１２が該半導体基板１０と一体となって形成されている（残されている）。ちなみに、このＬＯＣＯＳ酸化膜１２は、上述した層間膜形成工程にて形成され、同じく上述した孔形成工程においてエッチングマスクとして用いられる。
【００３８】
以上のような構造を有することで、半導体基板１０に作製された半導体素子（図示略）は、貫通孔１１に形成された貫通電極３０を通じて電源と電気的に接続される。そして電源から駆動電圧の供給を受け、各半導体素子は所定の機能を発揮し、半導体装置１は動作することとなる。
【００３９】
なお、本発明に係る半導体装置の製造方法及び半導体装置は、上記実施の形態で例示した方法及び構造に限られるものではなく、本実施の形態を適宜変更した例えば次の形態として実行することもできる。
【００４０】
上記実施の形態では、貫通電極３０を形成するための貫通孔１１（孔１１ａ）の周囲にのみ、ＬＯＣＯＳ酸化膜１２を形成していたが、これに限らない。例えば半導体基板１０の周縁部に貫通電極３０を複数形成する必要がある場合には、図４にその斜視構造を示すように、半導体基板１０の向かい合う１組の対辺に沿ってＬＯＣＯＳ酸化膜１２が形成された半導体装置１ａとしてもよい。ＬＯＣＯＳ酸化膜１２は、半導体基板１０よりも硬度が大きいことは既述した通りである。したがって、上記構造を採用することにより、半導体基板１０に形成されたＬＯＣＯＳ酸化膜１２がフレームとして機能するため、例えば当該半導体装置１ａに外力が加わったとしても、半導体基板１０に作製された半導体素子を好適に保護することができるようになる。なお、半導体基板１０の向かい合う１組の対辺に沿ってのみＬＯＣＯＳ酸化膜１２を形成することに限らず、半導体基板１０の向かい合う２組の対辺に沿ってＬＯＣＯＳ酸化膜１２を形成することとしてもよい。逆に、半導体基板１０の１辺に沿ってのみＬＯＣＯＳ酸化膜１２を形成することとしてもよい。要は、半導体基板１０の周縁部にＬＯＣＯＳ酸化膜１２を形成すれば、上記効果に準じた効果を得ることはできる。
【００４１】
上記実施の形態（変形例を含む）では、上記研磨工程（図２（ｄ）参照）において、研磨布を用いた機械研磨を通じて、アルミニウムが露出するまで半導体基板１０の裏面から研磨することとしていたが、これに限らない。要は、貫通電極３０が完成すればよいのであって、機械研磨に限らず、任意の研磨手段を採用することができる。もっとも、孔１１ａに埋め込まれたアルミニウムを貫通電極３０として機能させるため、研磨工程が必要であったが、貫通電極３０としての機能が不要であれば、研磨工程を割愛することとしてもよい。そうした場合、半導体基板１０の表面ＲＳから深層に至る孔１１ａ及びこの孔１１ａに埋め込まれたアルミニウムは、半導体基板１０に作製される半導体素子の素子間分離として機能することになる。
【００４２】
上記実施の形態（変形例を含む）では、上記絶縁膜形成工程（図２（ｂ）参照）において、例えば化学気相成長法を通じて、半導体基板１０の孔１１ａに通常のシリコン酸化膜２０を所定の膜厚にて形成していたがこれに限らない。他に例えば、ＴＥＯＳ膜等を形成し、半導体基板１０の孔１１ａを覆う被覆性を向上することとしてもよい。さらに、こうした化学気相成長法に限らず、孔１１ａが形成された半導体基板１０を酸化性雰囲気に晒すことで、シリコンと酸素、あるいは、シリコンと水分を化学反応させる熱酸化膜を絶縁膜として形成することとしてもよい。これによっても、化学気相成長法を通じて形成されたシリコン酸化膜２０に準じた効果を得ることはできる。もっとも、半導体基板１０が導電性を有しないのであれば、すなわち、半導体基板１０と該半導体基板１０の孔１１ａに埋め込まれたアルミニウムとの電気的な絶縁性が維持されるのであれば、絶縁膜形成工程自体を割愛することとしてもよい。これによっても、所期の目的を達成することはできる。
【００４３】
上記実施の形態（変形例を含む）では、上記金属材料埋め込み工程（図２（ｃ）参照）において、例えばスパッタリングを用いて孔１１ａ内部にアルミニウムを埋め込むでいたが、スパッタリングに限らない。要は、孔１１ａにアルミニウムを埋め込むことができればよいのであって、その埋め込み手法については任意である。また、埋め込む金属材料としてもアルミニウムに限らず、他に例えば、アルミニウム系合金や銅を埋め込むこととしてもよい。さらに、金属材料にも限らない。要は、導電性を有していればよいのであって、導電材料であればよい。もっとも、半導体基板１０の孔１１ａ内部に導電材料を埋め込まなくとも、半導体基板１０に作製される半導体素子の素子間分離として十分に機能するのであれば、金属材料埋め込み工程（導電材料埋め込み工程）自体を割愛することとしてもよい。これによっても、所期の目的を達成することはできる。
【００４４】
上記実施の形態（変形例を含む）では、層間膜形成工程（図２（ａ）〜（ｃ）参照）において、半導体基板１０の表面を酸化することによってＬＯＣＯＳ酸化膜１２を形成し、これをハードマスクとして用いていたがこれに限らない。他に例えば、半導体装置１を構成する層間膜として、シリコン窒化膜やＴＥＯＳ等を用いることができる。こうした層間膜自体あるいは層間膜と同一の材料にて形成されたエッチングマスクも、エッチング選択比が極めて大きい材料で形成されているため、いわゆるハードマスクとなり、上記実施の形態に準じた効果を得ることができるようになる。
【図面の簡単な説明】
【００４５】
【図１】本発明に係る半導体装置の製造方法の一実施の形態について、（ａ）〜（ｃ）は、その製造プロセスを示す側面断面図。
【図２】（ａ）〜（ｄ）は、先の図１（ａ）〜（ｃ）に続く製造プロセスを示す側面断面図。
【図３】本発明に係る半導体装置の一実施の形態について、その断面構造を側面から示す側面断面図。
【図４】同実施の形態の半導体装置について、変形例を示す斜視図。
【符号の説明】
【００４６】
１、１ａ…半導体装置、１０…半導体基板、１１…貫通孔、１１ａ…孔、１２…ＬＯＣＯＳ酸化膜（エッチングマスク）、１２ａ…バーズビーク部、２０…シリコン酸化膜（絶縁膜）、３０…貫通電極、４０…シリコン窒化膜（熱酸化マスク）、ＢＳ…裏面、ＲＳ…表面。
【図１】
2008282928.tif 000003
【図２】
2008282928.tif 000004
【図３】
2008282928.tif 000005
【図４】
2008282928.tif 000006