(57)【要約】【課題】入力信号を、所定の直流バイアス電圧で、かつ、所定のゲインとなるように増幅する増幅回路及びビデオアンプに関し、入力信号を、所定の直流バイアス、かつ、所定のゲインで増幅できる増幅回路を提供することを目的とする。【解決手段】本発明は、入力信号を、所定の直流バイアス電圧で、かつ、所定のゲインとなるように増幅する増幅回路であって、入力信号を増幅する第１の増幅回路（１１２）と、第１の増幅回路（１１２）の出力信号を増幅する第２の増幅回路（１１３）とを有し、第１の増幅回路（１１２）は入力信号の直流バイアス電圧が所定の直流バイアス電圧となる第１のゲインで増幅し、第２の増幅回路（１１３）は所定の直流バイアス電圧でバイアスされており、入力信号に対するゲインを所定のゲインとする第２のゲインで増幅することを特徴とする。【選択図】図１
2008011243.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を、所定の直流バイアス電圧で、かつ、所定のゲインとなるように増幅する増幅回路であって、
前記入力信号を増幅する第１の増幅回路と、
前記第１の増幅回路の出力信号を増幅する第２の増幅回路とを有し、
前記第１の増幅回路は、前記入力信号の直流バイアス電圧が前記所定の直流バイアス電圧となる第１のゲインで増幅し、
前記第２の増幅回路は、前記所定の直流バイアス電圧でバイアスされており、前記入力信号に対するゲインを前記所定のゲインとする第２のゲインで増幅することを特徴とする増幅回路。
【請求項２】
基準電圧を生成し、前記基準電圧により前記入力信号をバイアスする基準電圧源と、
前記基準電圧源で生成された前記基準電圧を増幅して、前記所定の直流バイアスを生成し、前記第２の増幅回路をバイアスするバイアス回路とを有することを特徴とする請求項１記載の増幅回路。
【請求項３】
ビデオ信号を、所定の直流バイアス電圧で、かつ、所定のゲインとなるように増幅するビデオアンプであって、
前記ビデオ信号を増幅する第１の増幅回路と、
前記第１の増幅回路の出力信号を増幅する第２の増幅回路とを有し、
前記第１の増幅回路は、前記ビデオ信号をその直流バイアス電圧が前記所定の直流バイアス電圧とする第１のゲインで増幅し、
前記第２の増幅回路は、前記所定の直流バイアス電圧でバイアスされており、前記ビデオ信号のゲインを前記所定のゲインとする第２のゲインで増幅することを特徴とするビデオアンプ。
【請求項４】
基準電圧を生成し、前記基準電圧により前記入力信号をバイアスする基準電圧源と、
前記基準電圧源で生成された前記基準電圧を増幅して、前記所定の直流バイアスを生成し、前記第２の増幅回路をバイアスするバイアス回路とを有することを特徴とする請求項４記載のビデオアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は増幅回路及びビデオアンプに係り、特に、入力信号を、所定の直流バイアス電圧で、かつ、所定のゲインとなるように増幅する増幅回路及びビデオアンプに関する。
【背景技術】
【０００２】
従来のビデオアンプは、入力回路部と増幅回路部はともに９Ｖ系電源で駆動されていた。しかし、低消費電力化の必要があり、入力回路部はより電圧の低い５Ｖ系電源で駆動することが必要となった。
【０００３】
図５は従来のビデオアンプの一例のブロック構成図を示す。
【０００４】
図５に示すビデオアンプ１０は、従来の構成のビデオアンプの入力回路部を５Ｖ系電源で駆動とするためのものであり、５Ｖ系電源で駆動される増幅回路１１から出力された１Ｖp-pのビデオ信号を９Ｖ系電源で駆動される増幅回路１２で２倍に増幅することにより２Ｖp-pのビデオ信号に変換する構成としている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかるに、従来の映像機器では、５Ｖ系電源で駆動される増幅回路１１から出力される直流バイアス電圧２．５Ｖ、１Ｖp-pのビデオ信号を２Ｖp-pのビデオ信号に変換する場合、９Ｖ系電源で駆動される増幅回路１２で２倍に増幅していたため、増幅後の直流バイアス電圧は、５．０Ｖとなり、９Ｖ系電源の中心電圧より０．５Ｖ大きくなる。よって、９Ｖ系電源では、＋−４．５Ｖ得られたダイナミックレンジを、上側が４Ｖ、下側が５Ｖであるため、＋−４．０Ｖのダイナミックレンジしか得られなかった。
【０００６】
例えば、図６（Ａ）に示すような信号を増幅回路１２で２倍に増幅した場合には、図６（Ｂ）に斜線で示すように大きな信号は、図６（Ｂ）に示すように歪みが発生する。
【０００７】
本発明は上記の点に鑑みてなされたもので、入力信号を、所定の直流バイアス、かつ、所定のゲインで増幅できる増幅回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、入力信号を、所定の直流バイアス電圧で、かつ、所定のゲインとなるように増幅する増幅回路であって、入力信号を増幅する第１の増幅回路（１１２）と、第１の増幅回路（１１２）の出力信号を増幅する第２の増幅回路（１１３）とを有し、第１の増幅回路（１１２）は入力信号の直流バイアス電圧が所定の直流バイアス電圧となる第１のゲインで増幅し、第２の増幅回路（１１３）は所定の直流バイアス電圧でバイアスされており、入力信号に対するゲインを所定のゲインとする第２のゲインで増幅することを特徴とする。
【０００９】
基準電圧を生成し、基準電圧により入力信号をバイアスする基準電圧源（１１５）と、基準電圧源（１１５）で生成された基準電圧を増幅して、所定の直流バイアスを生成し、第２の増幅回路（１１３）をバイアスするバイアス回路（１１４）とを有することを特徴とする。
【００１０】
また、本発明は、ビデオ信号を、所定の直流バイアス電圧で、かつ、所定のゲインとなるように増幅するビデオアンプであって、ビデオ信号を増幅する第１の増幅回路（１１２）と、第１の増幅回路（１１２）の出力信号を増幅する第２の増幅回路（１１４）とを有し、第１の増幅回路（１１２）はビデオ信号をその直流バイアス電圧が所定の直流バイアス電圧とする第１のゲインで増幅し、第２の増幅回路（１１４）は所定の直流バイアス電圧でバイアスされており、ビデオ信号のゲインを所定のゲインとする第２のゲインで増幅することを特徴とする。
【００１１】
基準電圧を生成し、基準電圧により入力信号をバイアスする基準電圧源（１１５）と、基準電圧源（１１５）で生成された基準電圧を増幅して、所定の直流バイアスを生成し、第２の増幅回路（１１３）をバイアスするバイアス回路（１１４）とを有することを特徴とする。
【００１２】
なお、上記参照符号はあくまでも参考であり、これによって、特許請求の範囲の記載が限定されるものではない。
【発明の効果】
【００１３】
本発明によれば、第１の増幅回路（１１２）を入力信号の直流バイアス電圧が所定の直流バイアス電圧となる第１のゲインに設定し、第２の増幅回路（１１３）を所定の直流バイアス電圧でバイアスし、入力信号に対するゲインを所定のゲインとする第２のゲインに設定することにより、入力信号を、所定の直流バイアス、かつ、所定のゲインで増幅できる。
【発明を実施するための最良の形態】
【００１４】
図１は本発明の一実施例のブロック構成図を示す。
【００１５】
本実施例のビデオアンプ１００は、入力回路１１１、第１の増幅回路１１２、第２の増幅回路１１３、バイアス回路１１４、基準電圧源１１５から構成されている。
【００１６】
入力端子Ｔinには映像信号が入力される。入力端子Ｔinには、基準電圧源１１５から基準電圧Ｖref＝２．５Ｖが印加されている。入力端子Ｔinに入力された映像信号は、基準電圧源１１５からの基準電圧Ｖref＝２．５Ｖによって直流バイアスされて、入力回路１１１に供給される。基準電圧源１１５は、第１の電源電圧Ｖcc1の中心電圧（Ｖcc1／２）＝２．５Ｖを生成し、入力端子Ｔin及びバイアス回路１１４に供給する。
【００１７】
入力回路１１１は、差動増幅回路ＯＰ11、抵抗Ｒ11、Ｒ12、コンデンサＣ11、Ｃ12から構成されており、いわゆる、アクティブ２次ローパスフィルタを構成している。入力回路１１１は、第１の電源電圧Ｖcc1＝５Ｖと接地との間に接続され、第１の電源電圧Ｖcc1によって駆動される。なお、このとき、基準電圧源１１５から出力される基準電圧Ｖref＝２．５Ｖは、第１の電源電圧Ｖcc1＝５．０Ｖの中心電圧に設定されている。入力回路１１１の出力信号は、中心電圧（Ｖcc1／２）＝２．５Ｖの信号であり、第１の増幅回路１１２の入力端子Ｔin2に供給される。
【００１８】
第１の増幅回路１１２は、抵抗Ｒ21、Ｒ22、オペアンプＯＰ21からなり、非反転増幅回路を構成している。第１の増幅回路１１２は、第２の電源電圧Ｖcc2＝９Ｖと接地との間に接続されて、第２の電源電圧Ｖcc2によって駆動され、入力回路１１１の出力信号の直流バイアス電圧（2.5V）が第２の電源電圧Ｖcc2＝９Ｖの中心電圧（Ｖbias＝４．５Ｖ）となるようにゲイン１．８（２．５×１．８＝４．５Ｖ）に設定されている。
【００１９】
図２は第１の増幅回路１１２の回路構成図を示す。
【００２０】
オペアンプＯＰ21は、電流源１２１、トランジスタＱ11〜Ｑ19、抵抗Ｒ51〜Ｒ56、コンデンサＣ41を含み、非反転入力端子Ｔop2in+に入力端子Ｔin2が接続されており、入力回路１１１の出力信号が供給される。また、オペアンプＯＰ21は、反転入力端子Ｔop2in-に抵抗Ｒ21と抵抗Ｒ22との接続点が接続されている。
【００２１】
電流源１２１は、一端に第２の電源電圧Ｖcc2が印加されており、第２の電源電圧Ｖcc2から電流を生成し、トランジスタＱ16〜Ｑ19及び抵抗Ｒ51〜Ｒ54から構成されるカレントミラー回路に供給する。トランジスタＱ16、Ｑ18、Ｑ19及び抵抗Ｒ51〜Ｒ54とともにカレントミラー回路を構成するトランジスタＱ17は、電流源１２１から供給される電流に応じた電流をトランジスタＱ14、Ｑ15及び抵抗Ｒ55、Ｒ56から構成されるカレントミラー回路から引き込む。また、トランジスタＱ16、Ｑ17、Ｑ19及び抵抗Ｒ51〜Ｒ54とともにカレントミラー回路を構成するトランジスタＱ18は、電流源１２１から供給される電流に応じた電流を入力トランジスタＱ11、Ｑ12のエミッタから引き込む。さらに、トランジスタＱ16〜Ｑ18及び抵抗Ｒ51〜Ｒ54とともにカレントミラー回路を構成するトランジスタＱ19は、電流源１２１から供給される電流に応じた電流を出力端子から引き込む。なお、電流現１２１の一端は必ずしも第２の電源電圧Ｖcc2が印加される必要はなく、第１の電源電圧Ｖcc1を印加する方法でも良い。
【００２２】
トランジスタＱ14、抵抗Ｒ55、Ｒ56とともにカレントミラー回路を構成するトランジスタＱ15は、トランジスタＱ16、Ｑ18、Ｑ19及び抵抗Ｒ51〜Ｒ54とともにカレントミラー回路を構成するトランジスタＱ17から引き込まれる電流に応じた電流を入力トランジスタＱ12のコレクタに供給する。
【００２３】
入力トランジスタＱ11のベースは非反転入力端子となり、入力トランジスタＱ12のベースは反転入力端子となる。トランジスタＱ13は出力トランジスタであり、ベースが入力トランジスタＱ12のコレクタに接続されており、入力トランジスタＱ12のコレクタ電圧に応じた電流を出力端子に供給する。
【００２４】
コンデンサＣ41は、位相補償用コンデンサであり、トランジスタＱ12のコレクタ−ベース間に接続されている。
【００２５】
なお、抵抗Ｒ21は出力端子とトランジスタＱ12のベースとの間に接続され、抵抗Ｒ22はトランジスタＱ12のベースと接地との間に接続されている。
【００２６】
ここで、入力トランジスタＱ11のベース電位と入力トランジスタＱ12のベース電位とは、直流的に同じ電位となる。よって、入力トランジスタＱ11のベース電位をＶaとすると、入力トランジスタＱ12のベース電位はＶbとなる。
【００２７】
したがって、抵抗Ｒ22に流れる電流Ｉ22は、
Ｉ22＝Ｖb／Ｒ22
となる。
【００２８】
抵抗Ｒ21には、抵抗Ｒ22に流れる電流Ｉ22は、ほぼ抵抗Ｒ21から引き込まれる。このため、第１の増幅回路１１２の出力端子Ｔout2の電圧Ｖout2は、
Ｖout2＝｛（Ｒ21＋Ｒ22）Ｖa｝／Ｒ22
となる。よって、抵抗Ｒ21、Ｒ22によってゲインが決定される。ここでは、前述の如く、１．８倍となるように設定されている。ゲインを１．８倍に設定することにより、前述の如く、直流バイアス電圧２．５Ｖの入力信号を直流バイアス電圧４．５Ｖにレベルシフトすることができる。
【００２９】
第１の増幅回路１１２で１．８倍され、直流バイアス電圧が４．５Ｖとされたビデオ信号は、出力端子Ｔout2から出力され、第２の増幅回路１１３の入力端子Ｔin3に供給される。
【００３０】
図３は第２の増幅回路１１３の回路構成図を示す。同図中、図２と同一構成部分には同一符号を付し、その説明は省略する。
【００３１】
第２の増幅回路１１３は、略第１の増幅回路１１２と同一の構成で、抵抗Ｒ22の他端が接地ではなく、バイアス回路１１４に接続され、バイアス電圧Ｖbias＝４．５Ｖが印加された構成とされている。また、第２の増幅回路１１３は、抵抗Ｒ31、Ｒ32の設定によってゲインが１．１倍となるように設定されている。
【００３２】
第２の増幅回路１１３のゲインを１．１倍とすることにより第１の増幅回路１１２と第２の増幅回路１１３とを合わせたゲインは、
１．８×１．１＝１．９８≒２．０倍
となる。これにより、第１の増幅回路１１２と第２の増幅回路１１３とにより得ようとする所定のゲインであるところの略２倍のゲインを得ることができる。
【００３３】
バイアス回路１１４は、第１の増幅回路１１２と同じ構成であり、オペアンプＯＰ41、抵抗Ｒ41、Ｒ42からなり、非反転増幅回路を構成している。バイアス回路１１４は、第２の電源電圧Ｖcc2＝９Ｖと接地との間に接続されて、第２の電源電圧Ｖcc2によって駆動され、第１の増幅回路１１２と同様にゲインが１．８倍となるように抵抗Ｒ41、Ｒ42が設定されている。すなわち、抵抗Ｒ41、Ｒ42は、抵抗Ｒ21、Ｒ22と同じに設定されている。
【００３４】
バイアス回路１１４には、基準電圧源１１５から基準電圧Ｖref＝２．５ＶがオペアンプＯＰ41の非反転入力端子に供給されている。バイアス回路１１４は、非反転入力端子に供給される基準電圧Ｖrefを１．８倍に増幅して出力する。すなわち、
２．５Ｖ×１．８＝４．５Ｖ
の電圧を出力する。バイアス回路１１４の出力バイアス電圧Ｖbias＝４．５Ｖは、第２の増幅回路１１３の直流バイアス電圧として第２の増幅回路１１３に印加される。
【００３５】
このとき、バイアス回路１１４の入力電圧として入力ビデオ信号の直流バイアス電圧として用いられている基準電圧源１１５で生成される基準電圧Ｖref＝２．５Ｖを用いることにより別途基準電圧源を設ける必要がなくなる。また、入力信号に直流バイアス電圧を与えている基準電圧を用いて第２の増幅回路１１３の直流バイアス電圧Ｖbiasを生成することにより出力ビデオ信号の直流バイアスの誤差を小さくすることができる。
【００３６】
図４は本発明の一実施例の動作説明図を示す。
【００３７】
本実施例では、第１の増幅回路１１２により２．５Ｖに直流バイアスされた入力ビデオ信号を１．８倍することにより、直流バイアスを４．５Ｖにシフトさせることができる。本実施例では、第２の増幅回路１１３を４．５Ｖで直流バイアスし、そのゲインを１．１倍に設定することにより、直流バイアスは、４．５Ｖのままビデオ信号の最終ゲインを２倍にすることができる。
【００３８】
本実施例によれば、出力ビデオ信号の振幅を入力ビデオ信号の２倍にでき、かつ、出力ビデオ信号の中心電圧を４．５Ｖ、すなわち、第２の電源電圧Ｖcc2＝９Ｖの中心電圧とすることができる。これによって、ダイナミックレンジを最大限に生かすことができる。
【００３９】
また、本実施例によれば、必要最小限の回路だけを第２の電源電圧Ｖcc2＝９Ｖで駆動し、他の回路は、第１の電源電圧Ｖcc1＝５Ｖで駆動することができるため、全体としては駆動電圧を低電圧化できるため、消費電力を低減できる。例えば、ビデオ信号を１Ｖp-pで処理した後に、最終段で第１の増幅回路１１２、及び、第２の増幅回路１１３により２Ｖp-pのビデオ信号に変換することによって、９Ｖ系電源で駆動する回路を必要最小限にすることができる。これによって、消費電力を低減できるともに映像機器での発熱を低下させることができる。
【図面の簡単な説明】
【００４０】
【図１】本発明の一実施例のブロック構成図である。
【図２】第１の増幅回路１１２の回路構成図である。
【図３】第２の増幅回路１１３の回路構成図である。
【図４】本発明の一実施例の動作説明図である。
【図５】従来の一例のブロック構成図である。
【図６】従来の一例の動作説明図である。
【符号の説明】
【００４１】
１００  ビデオアンプ
１１１  入力回路、１１２  第１の増幅回路、１１３  第２の増幅回路
１１４  バイアス回路、１１５  基準電圧源
【図１】
2008011243.tif 000003
【図２】
2008011243.tif 000004
【図３】
2008011243.tif 000005
【図４】
2008011243.tif 000006
【図５】
2008011243.tif 000007
【図６】
2008011243.tif 000008