(57)【要約】【課題】周辺回路を含め消費電力を低減すること【解決手段】このＡ／Ｄ変換器は、アナログ電流信号をデジタル信号に変換するＡ／Ｄ変換器であって、アナログ電流信号からノイズ成分を除去してアナログ電圧信号を出力するフィルタと、フィルタから出力されたアナログ電圧信号を量子化してデジタル信号を生成する量子化部と、量子化部により生成されたデジタル信号をアナログの帰還電流に変換してフィルタの入力に帰還させるとともに、アナログ電流信号を出力する周波数変換器を駆動する駆動電流として、自己の駆動電流をアナログ電流信号の経路を介して周波数変換器の出力に供給するＤ／Ａ変換部とを具備する。【選択図】図２
2008011095.tif 000002
【特許請求の範囲】
【請求項１】
アナログ電流信号をデジタル信号に変換するＡ／Ｄ変換器であって、
前記アナログ電流信号からノイズ成分を除去してアナログ電圧信号を出力するフィルタと、
前記フィルタから出力されたアナログ電圧信号を量子化して前記デジタル信号を生成する量子化部と、
前記量子化部により生成された前記デジタル信号をアナログの帰還電流に変換して前記フィルタの入力に帰還させるとともに、前記アナログ電流信号を出力する周波数変換器を駆動する駆動電流として、自己の駆動電流を前記アナログ電流信号の経路を介して前記周波数変換器の出力に供給するＤ／Ａ変換部と
を具備したことを特徴とするＡ／Ｄ変換器。
【請求項２】
前記Ｄ／Ａ変換部の駆動電流は、前記Ｄ／Ａ変換部の正電源端子から前記Ｄ／Ａ変換部の出力端子に向けて流れることを特徴とする請求項１記載のＡ／Ｄ変換器。
【請求項３】
前記Ｄ／Ａ変換部の誤差に起因する雑音成分が前記フィルタの減衰領域に分布するように前記量子化部により生成されたデジタル信号を変換して前記Ｄ／Ａ変換部に入力するダイナミックエレメントマッチング部をさらに具備したことを特徴とする請求項１記載のＡ／Ｄ変換器。
【請求項４】
前記Ｄ／Ａ変換部および前記周波数変換器の出力電圧の同相モード成分を検出し、前記同相モード成分が所定の電圧となるよう前記駆動電流を制御する同相モードフィードバック部をさらに具備したことを特徴とする請求項１記載のＡ／Ｄ変換器。
【請求項５】
アナログ入力信号を周波数変換してアナログ電流信号を出力する周波数変換部と、
前記アナログ電流信号からノイズ成分を除去してアナログ電圧信号を出力するフィルタと、
前記フィルタから出力されたアナログ電圧信号を量子化してデジタル出力信号を生成する量子化部と、
前記量子化部により生成された前記デジタル出力信号をアナログの帰還電流に変換して前記フィルタの入力に帰還させるとともに、前記周波数変換部を駆動する駆動電流として自己の駆動電流を前記アナログ電流信号の経路を介して前記周波数変換部の出力に供給するＤ／Ａ変換部と
を具備したことを特徴とする信号処理装置。
【請求項６】
前記Ｄ／Ａ変換部の駆動電流は、前記Ｄ／Ａ変換部の正電源端子から、前記Ｄ／Ａ変換部の出力端子および前記周波数変換部の出力端子を経て前記周波数変換部の負電源端子に向けて流れることを特徴とする請求項５記載の信号処理装置。
【請求項７】
アナログ入力信号を周波数変換してアナログ電流信号を出力する周波数変換部と、
前記アナログ電流信号からノイズ成分を除去してアナログ電圧信号を出力するフィルタと、
前記フィルタから出力されたアナログ電圧信号を量子化してデジタル出力信号を生成する量子化部と、
前記量子化部により生成された前記デジタル出力信号をアナログの帰還電流に変換して前記フィルタの入力に帰還させるＤ／Ａ変換部とを具備し、
前記周波数変換部は、前記Ｄ／Ａ変換部の駆動電流を再利用して駆動されること
を特徴とする信号処理装置。
【請求項８】
受信信号を増幅する増幅部と、
請求項７記載の信号処理装置と、
前記デジタル出力信号を復号するデジタル処理部と
を具備したことを特徴とする受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば通信装置などのアナログ回路に関し、特にアナログデジタル変換器、信号処理装置、受信装置に関する。
【背景技術】
【０００２】
アナログデジタル変換器（以下「Ａ／Ｄ変換器」「ＡＤＣ」と称する。）を備える通信装置においては、ＡＤＣの最小分解能よりも十分大きく、かつＡＤＣの最大入力信号振幅よりも小さくなるように、入力信号振幅を調整する必要がある。入力信号振幅を調整する手法として、例えば可変利得増幅回路を利用する方法が挙げられるが、可変利得増幅回路には、直流オフセットが変動するという課題が知られている。特に、受信信号強度が変動する無線通信において当該強度の変動に追従して利得を制御すると、利得の変化に伴って出力の直流オフセットも変動してしまう。一般に、フィードバック制御などによって直流オフセットが除去されるが、過渡応答が収束するまでの間に通信品質が劣化するという問題がある。この問題を回避するため、ＡＤＣの入力ダイナミックレンジを拡大し、可変利得増幅回路の可変範囲を小さくするか、あるいは可変利得増幅回路自体を省略する方式が検討されている。
【０００３】
一方、ＡＤＣに必要なアンチエイリアスフィルタの省略が可能になる連続時間フィルタを用いたデルタシグマ型アナログデジタル変換器（ＤＳＡＤＣ）の検討も進められている（非特許文献１）。非特許文献１には、５０ＭＨｚのＩＦ信号をダウンコンバートする周波数変換回路と、１３ＭＨｚのクロックで動作するＤＳＡＤＣを直結した例が報告されている。
【０００４】
しかしながら、非特許文献１記載の周波数変換回路およびＤＳＡＤＣを携帯電話などの無線受信機に適用する場合、回路動作に影響を与えない程度に低いインピーダンスで高周波信号を供給する必要があり、比較的大きな電流を消費する高周波バッファアンプが必要になる。また、ＤＳＡＤＣを構成するフィードバック用ＤＡＣそのものはスイッチであるために電力消費は少ないが、ＤＡＣに供給する参照電圧は、ＤＡＣのスイッチのオン、オフによって電圧変動が発生しないように十分低い出力インピーダンスを有する直流電圧供給回路が必要になる。すなわち、非特許文献１に記載された周波数変換回路およびＤＳＡＤＣでは、周辺回路を含めた消費電力が逆に増えてしまうこととなり、トータルとして消費電力低減が困難であるという問題があった。
【非特許文献１】L. J. Breems他、“A 1.8mW CMOS ΣΔ Modulator with Integrated Mixer for A/D Conversion of IF Signals”、IEEE Journal of Solid-State Circuits、２０００年４月、Vol. 35、No. 4、p.468-475
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このように、従来のＡＤＣ、信号処理装置、受信装置では、周波数変換器と組み合わせた場合に、高周波バッファ増幅回路やＤＡＣに参照電圧を供給する直流電圧供給回路などの周辺回路が必要となり、消費電流が大きくなるという問題がある。本発明は、このような課題を解決するためになされたもので、周辺回路も含めた消費電力を低減することのできるＡ／Ｄ変換器、信号処理装置、受信装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記した目的を達成するために、第１の発明に係るＡ／Ｄ変換器は、アナログ電流信号をデジタル信号に変換するＡ／Ｄ変換器であって、アナログ電流信号からノイズ成分を除去してアナログ電圧信号を出力するフィルタと、フィルタから出力されたアナログ電圧信号を量子化してデジタル信号を生成する量子化部と、量子化部により生成されたデジタル信号をアナログの帰還電流に変換してフィルタの入力に帰還させるとともに、アナログ電流信号を出力する周波数変換器を駆動する駆動電流として、自己の駆動電流をアナログ電流信号の経路を介して周波数変換器の出力に供給するＤ／Ａ変換部とを具備している。
【０００７】
第２の発明に係る信号処理装置は、アナログ入力信号を周波数変換してアナログ電流信号を出力する周波数変換部と、アナログ電流信号からノイズ成分を除去してアナログ電圧信号を出力するフィルタと、フィルタから出力されたアナログ電圧信号を量子化してデジタル出力信号を生成する量子化部と、量子化部により生成されたデジタル出力信号をアナログの帰還電流に変換してフィルタの入力に帰還させるとともに、周波数変換部を駆動する駆動電流として自己の駆動電流をアナログ電流信号の経路を介して周波数変換部の出力に供給するＤ／Ａ変換部とを具備している。
【０００８】
第３の発明に係る受信装置は、受信信号を増幅する増幅部と、第２の発明に係る信号処理装置と、デジタル出力信号を復号するデジタル処理部とを具備している。
【発明の効果】
【０００９】
本発明によれば、周辺回路を含めた消費電力を低減することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の第１の実施形態について図面を参照して詳細に説明する。図１に示すように、この実施形態の受信装置１は、アンテナ１０、ＬＮＡ２０、局部発振部３０、９０度移相部４０、周波数変換部５１・５６とＡ／Ｄ変換部５２・５７とを有するアナログ信号処理部５０・５５、およびデジタル信号処理部６０を備えている。この実施形態の受信装置１は、ダイレクトコンバージョン方式で直交変調されたデジタル信号を復調する受信機を構成している。
【００１１】
アンテナ１０は、この受信装置１が復調する電波を受信するアンテナである。ＬＮＡ２０は、低雑音増幅器（Low Noise Amplifier）である。ＬＮＡ２０は、アンテナ１０が取り込んだ受信信号を増幅する高周波増幅手段であり、高周波特性のよい低雑音アンプが用いられる。ＬＮＡ２０が増幅した高周波信号は、分配されてアナログ信号処理部５０および５５に入力される。
【００１２】
局部発振部３０は、ＬＮＡ２０が増幅した受信信号をベースバンド信号に周波数変換するためのローカル発振器である。局部発振部３０は、高周波発振用ＩＣやＰＬＬなどにより直接ローカル信号を生成してもよいし、逓倍器や合成器などにより複数段階を経て目的周波数のローカル信号を生成してもかまわない。
【００１３】
９０度移相部４０は、局部発振部３０が生成したローカル信号を二つに分配するとともに、分配されたローカル信号各々の位相差が９０度になるように移相処理してアナログ信号処理部５０および５５それぞれに与える移相手段である。９０度移相部４０は、例えばローカル信号を分配する分配器と、分配された一方のローカル信号の位相を９０度遅らせまたは進める移相器等により実現される。９０度位相がずらされた二つのローカル信号は、アナログ信号処理部５０および５５それぞれに入力される。
【００１４】
アナログ信号処理部５０は、ＬＮＡ２０で増幅された受信信号と局部発振部３０から９０度移相部４０を経て与えられるローカル信号とを乗算してベースバンド信号に周波数変換する周波数変換部５１と、ベースバンド信号に変換されたアナログの受信信号をデジタルベースバンド信号に変換するＡ／Ｄ変換部５２とを備えている。すなわち、アナログ信号処理部５０は、受信信号を周波数変換するとともにデジタル信号に変換する機能を有している。アナログ信号処理部５５は、アナログ信号処理部５０と共通の構成を有しており、周波数変換部５６およびＡ／Ｄ変換部５７を有している。アナログ信号処理部５５には、アナログ信号処理部５０と９０度位相が異なるローカル信号が与えられる。したがって、アナログ信号処理部５０および５５からは、直交復調されたベースバンド信号ＩおよびＱが出力され、デジタル信号処理部６０に渡される。
【００１５】
デジタル信号処理部６０は、アナログ信号処理部５０および５５から与えられるデジタルベースバンド信号Ｉ、Ｑを復号化し元のデジタルデータに変換する信号処理手段である。復号された元のデジタルデータは、さらに図示しないＤ／Ａ変換部により音声に変換され、または図示しない情報処理装置によりさらなるデータ処理がなされる等、データの種類に応じた処理が施される。
【００１６】
アンテナ１０で取り込まれた受信信号は、ＬＮＡ２０に入力される。ＬＮＡ２０は、所定のレベルまで受信信号を増幅して周波数変換部５１および５６に入力する。一方、局部発振部３０は、受信信号をベースバンド信号に変換するのに必要なローカル信号を生成している。９０度移相部４０は、ローカル信号を分配し、一方を周波数変換部５１に入力するとともに、他方の位相を９０度遅らせて周波数変換部５６に入力する。周波数変換部５１および５６は、それぞれ分配された受信信号とローカル信号とを乗算してアナログベースバンド信号を生成してＡ／Ｄ変換部５２および５７に渡す。Ａ／Ｄ変換部５２および５７は、アナログベースバンド信号をデジタルベースバンド信号に変換してそれぞれデジタル信号処理部６０に入力する。デジタル信号処理部６０は、入力されたデジタルベースバンド信号を復号処理する。
【００１７】
続いて、図２を参照して、この実施形態のアナログ信号処理部について詳細に説明する。図２に示すように、この実施形態のアナログ信号処理部５０は、電流出力型の周波数変換部５１と、電流入力型フィルタ５２１、量子化部５２２、クロック発振器５２３および電流制御型のＤ／Ａ変換部５２４からなるＡ／Ｄ変換部５２とを有している。なお、アナログ信号処理部５５は、アナログ信号処理部５０と共通の構成を有するから、説明を省略する。
【００１８】
周波数変換部５１は、電流出力型の周波数変換器である。「電流出力型」とは、周波数変換された信号が電流として出力されることを意味している。周波数変換部５１は、例えば、ＮＭＯＳトランジスタによって構成された周波数変換回路からなり、出力端子から負の電源端子（または接地端子）に向かってバイアス電流が流れこむように構成されている。すなわち、出力端子からバイアス電流が流れ込むとともに、周波数変換された信号が出力される。周波数変換部５１の出力信号は電流入力型フィルタ５２１に入力される。
【００１９】
Ａ／Ｄ変換部５２は、電流入力型フィルタ５２１、量子化部５２２および電流制御型Ｄ／Ａ変換部５２４からなり、いわゆるデルタシグマ変調器を構成している。電流入力型フィルタ５２１は、いわゆる連続時間フィルタであり、周波数変換部５１で周波数変換された信号から折返し雑音を除去するとともに、Ａ／Ｄ変換部５２をなす信号ループの信号が目的の周波数となるよう目的周波数でのゲインを高める機能を有している。「電流入力型」とは、入力信号を電流で受け取ることを意味している。電流入力型フィルタ５２１は、目的信号周波数帯域である周波数が比較的低い成分について高い変換効率で電圧に変換し、不要信号周波数帯域である周波数が比較的高い成分について除去する作用をする。
【００２０】
量子化部５２２は、電流入力型フィルタ５２１がフィルタリングしたアナログ信号を、クロック発振器５２３が生成するクロック信号に基づいて量子化する量子化手段である。量子化部５２２は、入力されたアナログ信号を１ビットないし数ビットのデジタル信号に変換する。量子化部５２２からのデジタル出力信号は、Ａ／Ｄ変換部５２の出力信号としてデジタル信号処理部６０に入力されるとともに、デジタルフィードバック信号として電流制御型Ｄ／Ａ変換部５２４に入力される。
【００２１】
電流制御型Ｄ／Ａ変換部５２４は、量子化部５２２からのデジタルフィードバック信号をアナログの帰還電流に変換して出力するＤ／Ａ変換器である。「電流制御型」とは、デジタル信号をアナログの電流出力に変換することを意味している。電流制御型Ｄ／Ａ変換部５２４は、例えば、ＰＭＯＳトランジスタによって構成されたＤ／Ａ変換回路からなり、正の電源端子から出力端子の向きにバイアス電流が流れ出る。すなわち、出力端子からバイアス電流が流れ出るとともに、Ｄ／Ａ変換された帰還電流が出力される。Ｄ／Ａ変換されたアナログの帰還電流は、周波数変換部５１および電流入力型フィルタ５２１の接続点に入力される。
【００２２】
ここで、電流制御型Ｄ／Ａ変換部５２４は、グラウンドと接続される負荷抵抗が省略され、周波数変換部５１は、正電源に接続される負荷抵抗が省略されている。そして電流制御型Ｄ／Ａ変換部５２４の出力端子と電流出力型の周波数変換部５１の出力端子とは、キャパシタ等を介することなく互いに直接接続されている。すなわち、正電源Ｖｃｃから電流制御型Ｄ／Ａ変換部５２４に流れ込んだ電流制御型Ｄ／Ａ変換部５２４のバイアス電流は、電流制御型Ｄ／Ａ変換部５２４の出力および周波数変換部５１の出力を経て、周波数変換部５１のグラウンドから流れ出ることになる。
【００２３】
続いて、アナログ信号処理部５０の動作を説明する。ＬＮＡ２０により増幅された高周波信号は、電流出力型の周波数変換部５１に入力される。周波数変換部５１は、当該高周波信号と局部発振部３０で生成されたローカル信号とを乗算してベースバンドの電流信号を出力する。
【００２４】
一方、電流制御型Ｄ／Ａ変換部５２４は、量子化部５２２の出力からのデジタルフィードバック信号をアナログの帰還電流に変換して出力しており、周波数変換部５１および電流制御型Ｄ／Ａ変換部５２４それぞれの出力電流は必ずしも一致していない。この出力電流の差分成分は、電流入力型フィルタ５２１に入力される。
【００２５】
電流入力型フィルタ５２１の出力電圧は、量子化部５２２に入力され、１ビットないし数ビットのデジタル信号に変換される。量子化部５２２のデジタル出力信号は、Ａ／Ｄ変換部５２の出力信号としてデジタル信号処理部６０に出力されるとともに、デジタルフィードバック信号として電流制御型Ｄ／Ａ変換部５２４に入力される。電流制御型Ｄ／Ａ変換部５２４は、デジタルフィードバック信号をアナログの帰還電流に変換して出力する。
【００２６】
ここで、電流制御型Ｄ／Ａ変換部５２４の出力端子と電流出力型の周波数変換部５１の出力端子とは互いに接続されているから、正の電源端子から電流制御型Ｄ／Ａ変換部５２４の出力端子に流れ出たバイアス電流の多くは、電流出力型の周波数変換部５１の出力端子から負の電源端子（あるいはグラウンド端子）に流れる（図２中破線矢印）。言い換えると、電流制御型Ｄ／Ａ変換部５２４のバイアス電流は、電流出力型の周波数変換部５１のバイアス電流として再利用されることになる。
【００２７】
このように、この実施形態のアナログ信号処理部、Ａ／Ｄ変換部によれば、デルタシグマ型Ａ／Ｄ変換器を用いたので、入力信号振幅が小さい場合にも必要十分な分解能でアナログデジタル変換を行うことができ、通信機器の可変利得増幅回路を省略することができる。また、この実施形態のアナログ信号処理部、Ａ／Ｄ変換部によれば、電流制御型Ｄ／Ａ変換部と電流出力型周波数変換部とを備えたので、バイアス電流を共通化することができ、消費電力を低減することができる。
【００２８】
ここで、図３および図４を参照して、この実施形態における電流制御型Ｄ／Ａ変換部５２４および電流出力型の周波数変換部５１について詳細に説明する。図３に示すように、この実施形態の周波数変換部５１は、ゲートを高周波入力端子ＲＦとしソースがグラウンドに接続されたＮチャネルＭＯＳＦＥＴのトランジスタＱ１と、それぞれのソースがトランジスタＱ１のドレインと接続され、それぞれのゲートをローカル信号入力端子Ｌｏとした同じくトランジスタＱ２およびＱ３とを備えている。トランジスタＱ２およびＱ３のドレインは、周波数変換された信号を出力する。
【００２９】
また、この実施形態の電流制御型Ｄ／Ａ変換部５２４は、ゲートをバイアス電圧端子ｂｉａｓとしソースが正電源Ｖｃｃに接続されたＰチャネルＭＯＳＦＥＴのトランジスタＱ４と、それぞれのソースがトランジスタＱ４のドレインと接続され、それぞれのゲートをフィードバック入力端子ＦＢとした同じくトランジスタＱ５およびＱ６とを備えている。トランジスタＱ５およびＱ６のドレインは、アナログの帰還電流を出力する。
【００３０】
そして、トランジスタＱ２およびＱ３のそれぞれのドレインとトランジスタＱ５およびＱ６のそれぞれのドレインとは、たがいに接続されて周波数変換された信号を出力する出力端子Ｏｕｔをなしている。すなわち、周波数変換部５１は、トランジスタＱ２およびＱ３のドレインを電流出力としたアクティブタイプの周波数変換回路により構成され、電流制御型Ｄ／Ａ変換部５２４は、トランジスタＱ５およびＱ６のドレインを電流出力とした１ビットのＤ／Ａ変換回路により構成されている。
【００３１】
図３に示す周波数変換部５１および電流制御型Ｄ／Ａ変換部５２４は、いずれもＭＯＳＦＥＴを利用した一般的な回路である。端子ＲＦに高周波信号（受信信号）を入力し、端子Ｌｏにローカル信号を入力すると、トランジスタＱ１ないしＱ３の非線形特性によりＲＦ信号とローカル信号とが乗算され、端子Ｏｕｔに変換出力（ベースバンド信号）が出力される。一方、デジタルフィードバック信号が端子ＦＢに入力されると、デジタルフィードバック信号はアナログの帰還電流に変換されて端子Ｏｕｔに出力される。周波数変換部５１および電流制御型Ｄ／Ａ変換部５２４は、それぞれの出力がキャパシタ等を介さずに直接接続されているから、端子Ｏｕｔにはベースバンド信号に変換された信号とアナログ変換されたフィードバック信号とが合成（減算）されて出力される。この合成出力は、図２に示す電流入力型フィルタ５２１に入力される。
【００３２】
ここで、電源Ｖｃｃからグラウンドまでのバイアス電流（周波数変換部５１および電流制御型Ｄ／Ａ変換部５２４の駆動電流）の流れに着目すると、端子ｂｉａｓで制御されたバイアス電流は、ＶｃｃからトランジスタＱ４、トランジスタＱ５およびＱ６を経てトランジスタＱ２およびＱ３のドレインに入力される。そして、トランジスタＱ２およびＱ３のソースから出力される電流はトランジスタＱ１を経てグラウンドに流される。すなわち、電流制御型Ｄ／Ａ変換部５２４と周波数変換部５１とは、バイアス電流の経路が共通となっていて、周波数変換部５１は、電流制御型Ｄ／Ａ変換部５２４のバイアス電流を再利用する構成となっている。したがって、電流制御型Ｄ／Ａ変換部５２４および周波数変換部５１のそれぞれにバイアス回路を設けた場合と比較して消費電流を抑えることが可能になる。
【００３３】
また、この実施形態では、電流制御型Ｄ／Ａ変換部５２４の負荷が接続されるべきＡＢ点の位置に周波数変換部５１の出力（トランジスタＱ２およびＱ３のドレイン）が直接接続され、周波数変換部５１の負荷が接続されるべきＣＤ点の位置に電流制御型Ｄ／Ａ変換部５２４の出力（トランジスタＱ５およびＱ６のドレイン）が直接接続されているから、双方の負荷抵抗を省略した形態となっており、部品点数を削減することが可能である。
【００３４】
このように、この実施形態のアナログ信号処理部、Ａ／Ｄ変換部によれば、複数の回路要素、すなわちＤ／Ａ変換部と周波数変換部のバイアス電流経路を共通にしたので、消費電流を抑えることができる。また、当該複数の回路要素の出力どうしを直接接続したので、負荷抵抗を省略することができ、部品点数を抑えることができる。
【００３５】
図４は、この実施形態の周波数変換部および電流制御型Ｄ／Ａ変換部の変形例を示している。図４に示すのは、図３に示す１ビットの電流制御型Ｄ／Ａ変換部５２４に代えて、２ビットの電流制御型Ｄ／Ａ変換部６２４を備えた例である。
【００３６】
この実施形態の電流制御型Ｄ／Ａ変換部６２４は、ゲートをバイアス電圧端子ｂｉａｓとしソースが正電源Ｖｃｃに接続されたＰチャネルＭＯＳＦＥＴのトランジスタＱ４１ないしＱ４３と、それぞれのソースが対応するトランジスタＱ４１ないしＱ４３のドレインと接続され、ゲートをフィードバック入力端子ＦＢとした同じくトランジスタＱ５１ないしＱ５３およびＱ６１ないしＱ６３とを備えている。すなわち、ＰチャネルＭＯＳＦＥＴ３つからなるＤ／Ａ変換回路が３つパラレルに接続されている。
【００３７】
そして、トランジスタＱ２およびＱ３のそれぞれのドレインとトランジスタＱ５１ないしＱ５３およびＱ６１ないしＱ６３のそれぞれのドレインとが、たがいに接続されて周波数変換された信号を出力する出力端子Ｏｕｔをなしている。そして、計３対のフィードバック端子（トランジスタＱ５１ないしＱ５３およびＱ６１ないしＱ６３それぞれのゲート）に入力されるフィードバック信号が、３つの電流値のアナログ電流信号に変換される。
【００３８】
このような２ビット以上のＤ／Ａ変換部では、１ビットの場合と比較して量子化雑音を低減する効果を得ることができる。また、２ビット以上のＤ／Ａ変換部であっても、図３に示す例と同様に、電流制御型Ｄ／Ａ変換部６２４と周波数変換部５１のバイアス電流の経路を共通化できるから、消費電流を抑えることが可能になる。また、部品点数を削減することも可能である。
【００３９】
なお、ここではＤ／Ａ変換部をＰＭＯＳ、周波数変換回路をＮＭＯＳで構成した例を示したが、Ｄ／Ａ変換回路をＮＭＯＳ、周波数変換回路をＰＭＯＳで構成することも可能である。この場合、バイアス電流の向きやトランジスタの極性は逆向きとなる。
【００４０】
ここで、この実施形態のアナログ信号処理部、Ａ／Ｄ変換部における消費電力低減効果、および、周波数変換部とデジタルフィードバックループをなす電流制御型Ｄ／Ａ変換部とのバイアス経路を共通化することによる意義を考察する。
【００４１】
現在、携帯電話など小型の無線装置で利用されているほとんどの周波数変換回路は、トランジスタなどの能動素子を用いたいわゆる能動型である。受動型周波数変換回路を採用した場合、受動型の周波数変換回路そのものはバイアス電流を必要としないが、信号入力バッファ増幅回路や局部発振信号の駆動回路、低雑音の出力バッファ増幅回路などが必要となる。そうすると、周波数変換回路そのものが増幅機能を有するギルバート乗算回路などの能動型周波数変換回路と比較した場合、受動型の方が、周辺回路も含めた消費電力がかえって大きくなることが多い。
【００４２】
通常用いられている能動型周波数変換回路は、ギルバート乗算回路も含め、出力を電流として取り出す電流出力型である。したがって、非特許文献１で提案されているＡ／Ｄ変換回路と本実施形態に係るアナログ信号処理回路やＡ／Ｄ変換回路とを比較すると、周波数変換回路のほか周辺回路までを考慮した場合、能動乗算回路を用いた本実施形態のアナログ信号処理回路、Ａ／Ｄ変換回路の方が消費電力が小さくなると考えられる。
【００４３】
同様のことがフィードバックループをなすＤ／Ａ変換回路についても言える。通常、高速高精度のＤ／Ａ変換回路は、アナログ電流値を制御するいわゆる電流制御型のものが多く用いられている。非特許文献１で提案される回路のようにスイッチによって基準電圧を選択するＤ／Ａ変換回路は、Ｄ／Ａ変換回路だけに注目すれば消費電力が比較的小さくなるが、現実に使用する場合には出力インピーダンスが低い基準電圧発生回路が必要となるため、周辺回路を含めて考えると消費電力がむしろ大きくなるからである。
【００４４】
したがって、電流出力型・電流制御型の方式をとる本実施形態のアナログ信号処理回路、Ａ／Ｄ変換回路は、周辺回路まで考慮した場合、総消費電力を抑える効果が期待できる。
【００４５】
一方、この実施形態のアナログ信号処理回路、Ａ／Ｄ変換回路では、フィードバックループをなすＤ／Ａ変換部５２４のバイアス電流を、周波数変換部５１のバイアス電流として再利用している。もともとデルタシグマ型のＡ／Ｄ変換部５２のフィードバックループをなす電流制御型Ｄ／Ａ変換部５２４は、電流入力型フィルタ５２１の入力信号を打ち消すような信号を発生させる作用をする。したがって、電流制御型Ｄ／Ａ変換部５２４は、周波数変換部５１と同等の電流を出力できる駆動能力が必要となる。したがって、電流制御型Ｄ／Ａ変換部５２４のバイアス電流も、周波数変換部５１のそれと同じ程度の電流が必要となるから、両回路のバイアス電流を共通化することによって、効率よく消費電流を抑えることができる。
【００４６】
加えて、周波数変換部５１および電流制御型Ｄ／Ａ変換部５２４がそれぞれ独立した負荷回路を備えた場合と比較すると、本実施形態のアナログ信号処理回路、Ａ／Ｄ変換回路では、負荷回路を省略できるので、負荷回路において発生する雑音の分だけ雑音の発生を抑えることができる。通常、内部雑音の発生を抑えるためには大きな電流を必要とするから、雑音の発生箇所が少ない回路は、それだけ消費電流を小さくすることが可能になる。
【００４７】
次に、図５を参照して、本発明の第２の実施形態の受信装置について詳細に説明する。この実施形態の受信装置は、第１の実施形態のアナログ信号処理部５０を図５に示すアナログ信号処理部１５０と置き換えたものである。そこで、共通する要素について同一の符号を付して示し、重複する説明を省略する。
【００４８】
図５に示すように、この実施形態のアナログ信号処理部１５０は、電流出力型の周波数変換部５１と、電流入力型フィルタ５２１、量子化部５２２、クロック発振器５２３、電流制御型のＤ／Ａ変換部５２４、および、雑音の周波数成分を拡散するダイナミックエレメント手段（ＤＥＭ部）５２５からなるＡ／Ｄ変換部１５２とを有している。なお、対となるアナログ信号処理部は、アナログ信号処理部１５０と共通の構成を有するから、説明を省略する。この実施形態のアナログ信号処理部１５０は、Ａ／Ｄ変換部１５２のデジタルフィードバックループをなす電流制御型Ｄ／Ａ変換部５２４の前段に、ＤＥＭ部５２５を備える点が第１の実施形態と相違している。
【００４９】
ＤＥＭ部５２５は、電流出力型Ｄ／Ａ変換部５２４の誤差に起因する雑音成分が電流入力型フィルタ５２１の不要信号帯域（カットされる周波数帯域）に多く分布するようにデジタルフィードバック信号を変換する機能を有する信号変換器である。ＤＥＭ部５２５は、量子化部５２２により量子化されたデジタルベースバンド信号が入力されると、雑音成分を電流入力型フィルタ５２１のカット帯域に追い出すような変換処理を施して電流制御型Ｄ／Ａ変換部５２４に入力する。
【００５０】
続いて、ＤＥＭ部５２５の作用について説明する。ここでは、図５に示すアナログ信号処理部１５０を備える受信装置であって、フィードバック信号が２ビットである場合（図４に示す電流制御型Ｄ／Ａ変換部６２４を用いた場合）を例に説明する。
【００５１】
最も基本的なデルタシグマ型アナログデジタル変換回路のフィードバック信号は１ビットであるが、量子化雑音の低減のために数ビットの信号が用いられることがある。その場合、電流制御型Ｄ／Ａ変換部６２４の誤差が雑音として観測される。ＤＥＭ部５２５は、この雑音成分を帯域外に多く分布させるため、フィードバック信号を加工する。
【００５２】
図４の電流制御型Ｄ／Ａ変換部６２４の場合、電流源１、電流源２、電流源３の出力電流をＩ１、Ｉ２、Ｉ３とし、その平均値をＩ０とすると、Ｉ１＝Ｉ０＋ΔＩ１、Ｉ２＝Ｉ０＋ΔＩ２、Ｉ３＝Ｉ０＋ΔＩ３と表すことができる。ただし定義よりΔＩ１＋ΔＩ２＋ΔＩ３＝０である。ＤＥＭ部５２５を用いない場合、デジタル信号として温度計コード（１００）が入力され続けると、Ｉ１だけが正の端子から出力される。このとき、誤差ΔＩ１が常に出力されることになる。
【００５３】
ＤＥＭ部５２５は、入力に（１００）が続いた場合、（１００）、（０１０）、（００１）を出力するように動作する。したがって、電流制御型Ｄ／Ａ変換部６２４では、電流源としてＩ１、Ｉ２、Ｉ３が順次選択される。その結果、平均の出力はＩ０となる。そうすると、電流制御型Ｄ／Ａ変換部６２４からは、誤差としてΔＩ１、ΔＩ２、ΔＩ３が順次出力されるから、その平均が０となる。順次出力されるΔＩ１、ΔＩ２、ΔＩ３のような周波数成分については、量子化誤差成分として電流入力型フィルタ５２１で除去することが可能であるから、デルタシグマ型のＡ／Ｄ変換部５２は、直流に近い目的信号のみを精度よくデジタル信号に変換することが可能になる。
【００５４】
ＤＥＭ部５２５は、例えば、Olivier Nysらによる“A 19-Bit Low-Power Multibit Sigma-Delta ADC Based on Data Weighted Averaging”（IEEE Journal of Solid-State Circuits Vol.32, No. 7, Jul., 1997）に記述されているData weighted averaging（DWA）やAkira Yasudaらによる“A Third-Order - Modulator Using Second-Order Noise-Shaping Dynamic Element Matching”（IEEE Journal of Solid-State Circuits Vol.33, No. 12, Dec., 1998）に示されているTree-structured Noise-Shaping Dynamic Element Matching（TNSDEM）により実現することができる。
【００５５】
次に、図６を参照して、本発明の第３の実施形態の受信装置について詳細に説明する。この実施形態の受信装置は、第２の実施形態のアナログ信号処理部１５０を図６に示すアナログ信号処理部２５０と置き換えたものである。そこで、共通する要素について同一の符号を付して示し、重複する説明を省略する。
【００５６】
図６に示すように、この実施形態のアナログ信号処理部２５０は、電流出力型の周波数変換部５１と、電流入力型フィルタ５２１、量子化部５２２、クロック発振器５２３、電流制御型のＤ／Ａ変換部５２４、雑音の周波数成分を拡散するＤＥＭ部５２５、および、デジタルフィードバック信号の同相信号をさらにフィードバックする同相モードフィードバック部５２６からなるＡ／Ｄ変換部２５２とを有している。なお、対となるアナログ信号処理部は、アナログ信号処理部２５０と共通の構成を有するから、説明を省略する。この実施形態のアナログ信号処理部２５０は、Ａ／Ｄ変換部のデジタルフィードバックループの電流制御型Ｄ／Ａ変換部５２４の後段に同相モードフィードバック部５２６をさらに備える点が第２の実施形態と相違している。
【００５７】
同相モードフィードバック部５２６は、電流入力型フィルタ５２１の入力信号（周波数変換部５１の出力信号および電流制御型Ｄ／Ａ変換部５２４の出力信号の合成信号）が入力され、当該入力信号のコモンモード成分（同相成分）を抽出して電流制御型Ｄ／Ａ変換部５２４の出力（周波数変換部５１の出力と電流制御型Ｄ／Ａ変換部５２４の出力との間の位置）にフィードバックする帰還回路である。
【００５８】
電流制御型Ｄ／Ａ変換部５２４および電流出力型の周波数変換部５１は、それぞれ出力インピーダンスが高い。したがって、電流入力型フィルタ５２１の同相モード入力インピーダンスが比較的低い場合、電流入力型フィルタ５２１の入力の同相モード電圧が、電流制御型Ｄ／Ａ変換部５２４および電流出力型の周波数変換部５１の出力端子電圧を決定することになる。ところが、積分回路を電流入力型フィルタ５２１の入力部として用いる場合、直流における同相モードインピーダンスが高くなるので、電位を安定化する必要が生じる。同相モードフィードバック部５２６は、このような電位安定化機能をもった帰還回路である。
【００５９】
図７は、同相モードフィードバック部５２６の具体的回路例である。同相モードフィードバック部５２６は、オペアンプＯＰを備えている。オペアンプＯＰの正入力には抵抗Ｒ１およびＲ２の一端が接続され、それぞれの他端（ＩＮ）は電流入力型フィルタ５２１の入力の正負端子それぞれと接続されている。オペアンプＯＰの負入力には、参照電圧電源Ｖｒｅｆが接続されている。
【００６０】
オペアンプＯＰの出力には、Ｐチャネル型ＭＯＳＦＥＴのトランジスタＱ７およびＱ８のゲートが接続されている。トランジスタＱ７およびＱ８のソースは、正電源Ｖｃｃと接続され、同じくドレインは、それぞれ電流制御型Ｄ／Ａ変換部５２４の出力（ＯＵＴ）と接続されている。
【００６１】
オペアンプＯＰは、入力された参照電圧Ｖｒｅｆと抵抗Ｒ１およびＲ２によって検出された同相モード電圧とを比較し、その大小によって電流源として機能するＰＭＯＳトランジスタＱ７およびＱ８のゲート電圧を制御する。その結果、電流入力型フィルタ５２１の入力の同相モード電圧を、参照電圧Ｖｒｅｆに近い値に設定することができ、入力電位を安定化することが可能となる。
【００６２】
なお、上記実施形態では、第２の実施形態に同相モードフィードバック部５２６を備えたものとして説明しているが、これには限定されない。第１の実施形態に同相モードフィードバック部を備えることとしてもよい。
【００６３】
以上説明したとおり、本発明の各実施形態に係るアナログ信号処理回路、Ａ／Ｄ変換回路によれば、ダイナミックレンジが広いデルタシグマ型のＡ／Ｄ変換器を用いるので、通信機器の可変利得増幅回路を省略することができる。また、電流出力型の周波数変換器と電流制御型Ｄ／Ａ変換回路を用いるので、高周波信号や参照電圧を供給するためのバッファ増幅回路等の周辺回路が不要となる。さらに電流出力型の周波数変換器と電流制御型Ｄ／Ａ変換器とでバイアス電流を共用（再利用）しているので、消費電流を小さくすることができる。また、電流出力型の周波数変換器と電流制御型Ｄ／Ａ変換器は、互いに相手方の負荷回路として動作するので、それぞれの負荷回路を省略することができ、負荷回路で発生する雑音分の低雑音化を可能にする。
【００６４】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【００６５】
上記実施形態の受信装置では、１回の周波数変換でベースバンド信号に変換するシングルコンバージョン方式によるものとして説明しているが、これにも限定されない。中間周波数を設定して複数回に分けてベースバンド信号に変換する形態をとってもよい。
【図面の簡単な説明】
【００６６】
【図１】本発明の第１の実施形態の受信装置の構成を示すブロック図である。
【図２】第１の実施形態の受信装置に係るアナログ信号処理部の構成を示すブロック図である。
【図３】第１の実施形態の受信装置に係る周波数変換部および電流制御型Ｄ／Ａ変換部の具体例を示す回路図である。
【図４】第１の実施形態の受信装置に係る周波数変換部および電流制御型Ｄ／Ａ変換部の他の具体例を示す回路図である。
【図５】第２の実施形態の受信装置に係るアナログ信号処理部の構成を示すブロック図である。
【図６】第３の実施形態の受信装置に係るアナログ信号処理部の構成を示すブロック図である。
【図７】第３の実施形態の受信装置に係る同相モードフィードバック部の具体例を示す回路図である。
【符号の説明】
【００６７】
１…受信装置、１０…アンテナ、２０…ＬＮＡ、３０…局部発振部、４０…９０度移相部、５０・５５…アナログ信号処理部、５１・５６…周波数変換部、５２・５７…Ａ／Ｄ変換部、６０…デジタル信号処理部。
【図１】
2008011095.tif 000003
【図２】
2008011095.tif 000004
【図３】
2008011095.tif 000005
【図４】
2008011095.tif 000006
【図５】
2008011095.tif 000007
【図６】
2008011095.tif 000008
【図７】
2008011095.tif 000009