(57)【要約】【課題】負荷変動時に出力電圧が変動する。【解決手段】電圧生成装置１００は、入力電圧Ｖｉｎにもとづいた出力電圧Ｖｏｕｔを生成する。電圧生成部１０は、入力電圧Ｖｉｎと、出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂと、を受ける第１演算増幅器１２を含む。電圧生成部１０は、第１演算増幅器１２においてイマジナリショートが成り立つように、出力電圧Ｖｏｕｔを安定化する。出力キャパシタＣ１は、電圧生成部１０により生成された出力電圧Ｖｏｕｔを平滑化する。検出信号生成部２０は、出力キャパシタＣ１に流れる電流Ｉｃを検出し、検出した電流Ｉｃに応じた検出信号Ｖｓを生成する。加減算回路３０は、検出信号Ｖｓを、第１演算増幅器１２の入力または出力の少なくとも一方に重畳する。【選択図】図１
2008287549.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧にもとづいた出力電圧を生成する電圧生成装置であって、
前記入力電圧と、前記出力電圧に応じた帰還電圧と、を受ける第１演算増幅器を含み、当該第１演算増幅器においてイマジナリショートが成り立つように、前記出力電圧を安定化して出力する電圧生成部と、
前記電圧生成部により生成された前記出力電圧を平滑化する出力キャパシタと、
前記出力キャパシタに流れる電流を検出し、検出した電流に応じた検出信号を生成する検出信号生成部と、
前記検出信号を、前記第１演算増幅器の入力または出力の少なくとも一方に重畳する加減算回路と、
を備えることを特徴とする電圧生成装置。
【請求項２】
前記電圧生成部は、
一端に前記入力電圧を受け、他端が前記第１演算増幅器の一方の入力端子に接続された第１入力抵抗と、
一端に前記帰還電圧を受け、他端が前記第１演算増幅器の前記一方の入力端子に接続された第２入力抵抗と、
をさらに含み、かつ前記第１演算増幅器の他方の入力端子に固定電圧が印加されており、
前記加減算回路は、前記検出信号を前記第１演算増幅器の出力に重畳することを特徴とする請求項１に記載の電圧生成装置。
【請求項３】
前記加減算回路は、
一方の入力端子に固定電圧が、他方の入力端子に、第１加算用抵抗を介して前記検出信号が、第２加算用抵抗を介して前記第１演算増幅器の出力電圧がそれぞれ入力された第２演算増幅器と、
前記第２演算増幅器の出力端子と前記他方の入力端子との間に設けられた帰還抵抗と、
を含むことを特徴とする請求項２に記載の電圧生成装置。
【請求項４】
前記検出信号生成部は、
前記出力キャパシタと固定電圧端子の間に設けられた検出抵抗と、
前記検出抵抗の電圧降下を増幅して前記検出信号を生成する増幅器と、
を含み、
前記第１加算用抵抗の抵抗値をＲａ１、前記帰還抵抗の抵抗値をＲｆｂ、前記電圧生成部の直流出力抵抗をＲｚ、前記検出抵抗の抵抗値をＲｓ、前記増幅器の利得をＧ１とするとき、
Ｒｓ×Ｇ１×Ｒｆｂ／Ｒａ１＝Ｒｚ
を満たすことを特徴とする請求項３に記載の電圧生成装置。
【請求項５】
前記加減算回路は、
一方の入力端子に、第２加算用抵抗を介して前記第１演算増幅器の出力電圧が、他方の入力端子に、第４加算用抵抗を介して前記検出信号が、第５加算用抵抗を介して固定電圧がそれぞれ入力された第２演算増幅器と、
前記第２演算増幅器の出力端子と前記一方の入力端子との間に設けられた帰還抵抗と、
を含むことを特徴とする請求項２に記載の電圧生成装置。
【請求項６】
前記電圧生成部は、
一端に前記入力電圧を受け、他端が前記第１演算増幅器の一方の入力端子に接続された第１入力抵抗と、
一端に前記帰還電圧を受け、他端が前記第１演算増幅器の前記一方の入力端子に接続された第２入力抵抗と、
をさらに含み、かつ前記第１演算増幅器の他方の入力端子に固定電圧が印加されており、
前記加減算回路は、前記検出信号を前記帰還電圧に重畳することを特徴とする請求項１に記載の電圧生成装置。
【請求項７】
前記電圧生成部は、
一端に前記入力電圧を受け、他端が前記第１演算増幅器の一方の入力端子に接続された第１入力抵抗と、
一端に前記帰還電圧を受け、他端が前記第１演算増幅器の前記一方の入力端子に接続された第２入力抵抗と、
をさらに含み、かつ前記第１演算増幅器の他方の入力端子に固定電圧が印加されており、
前記加減算回路は、前記検出信号を前記入力電圧に重畳することを特徴とする請求項１に記載の電圧生成装置。
【請求項８】
前記電圧生成部は、
一端に前記入力電圧を受け、他端が前記第１演算増幅器の一方の入力端子に接続された第１入力抵抗と、
一端に前記帰還電圧を受け、他端が前記第１演算増幅器の前記一方の入力端子に接続された第２入力抵抗と、
をさらに含み、かつ前記第１演算増幅器の他方の入力端子に固定電圧が印加されており、
前記加減算回路は、前記検出信号を前記固定電圧に重畳することを特徴とする請求項１に記載の電圧生成装置。
【請求項９】
前記検出信号をフィルタリングして前記加減算回路に供給するフィルタをさらに備えることを特徴とする請求項１から８のいずれかに記載の電圧生成装置。
【請求項１０】
前記検出信号のピーク値を保持し、前記加減算回路に供給するピークホールド回路をさらに備えることを特徴とする請求項１から８のいずれかに記載の電圧生成装置。
【請求項１１】
入力電圧にもとづいた出力電圧を生成する電圧生成装置であって、
前記入力電圧と、前記出力電圧に応じた帰還電圧との間に所定の関係が成り立つように、フィードバックにより前記出力電圧を安定化して出力する電圧生成部と、
前記電圧生成部により生成された前記出力電圧を平滑化する出力キャパシタと、
前記出力キャパシタに流れる電流を検出し、検出した電流に応じた検出信号を生成する検出信号生成部と、
を備え、
前記電圧生成部は、前記出力電圧に応じたフィードバックに、前記検出信号に応じたフィードバックを反映させることを特徴とする電圧生成装置。
【請求項１２】
請求項１から１１のいずれかに記載の電圧生成装置と、
前記電圧生成装置の出力端子から負荷に流れる電流を測定する電流測定部と、
を備えることを特徴とする直流試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、安定化した電圧を生成する電圧生成技術に関する。
【背景技術】
【０００２】
電子回路のさまざまな特性を測定するため、直流試験装置が利用される。直流試験装置はたとえば、被試験デバイス（Device Under Test；以下、ＤＵＴと称す）のある端子に対し、所望の安定した電圧を供給し、その端子に流れ込む電流をモニタする機能を備える。直流試験装置は、入力されたデジタル信号をアナログ電圧に変換するデジタルアナログコンバータ（以下、ＤＡコンバータという）と、ＤＡコンバータからのアナログ電圧を基準電圧として、安定した出力電圧を生成する電圧生成装置と、電圧生成装置からＤＵＴに流れ込む電流をデジタル値に変換するアナログデジタルコンバータ（以下、ＡＤコンバータという）を備えるのが一般的である（たとえば特許文献１の図５参照）。
【０００３】
電圧生成装置は、ＤＡコンバータからのアナログ電圧と、出力電圧に応じた帰還電圧が、所定の関係を満たすように、フィードバックによって出力電圧を安定化する。電圧生成装置の出力端子には、出力電圧を平滑化するための出力キャパシタが設けられる。この出力キャパシタによって、負荷変動が発生した場合でも、出力電圧を安定に保つことができる。
【０００４】
【特許文献１】特開２００４−２０２５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、電圧生成装置におけるフィードバックループは有限の帯域を有する。フィードバックループの帯域は、電圧生成装置に使用される演算増幅器の帯域や、電圧生成装置の出力インピーダンスおよび出力キャパシタで構成されるフィルタなどによって制限される。特に、ＤＵＴに流れる電流をモニタするために、電圧生成装置からＤＵＴに至る経路に検出用の抵抗を設けた場合、この検出用の抵抗によって電圧生成装置の実効的な出力インピーダンスが大きくなるため、フィードバックループの帯域が狭くなり、回路の応答速度が低下するという問題がある。これに起因して、負荷電流が急激に変化した場合、電圧生成装置による出力キャパシタの充放電が負荷電流の変動に追いつかず、出力電圧が変動してしまう。直流試験装置に限らず、こうした問題はさまざまな電圧生成装置において生じうる。
【０００６】
本発明はこうした課題に鑑みてなされたものであり、その目的は、負荷変動特性を改善した電圧生成装置の提供にある。
【課題を解決するための手段】
【０００７】
本発明のある態様は、入力電圧にもとづいた出力電圧を生成する電圧生成装置に関する。この電圧生成装置は、入力電圧と、出力電圧に応じた帰還電圧と、を受ける第１演算増幅器を含み、当該第１演算増幅器においてイマジナリショートが成り立つように、出力電圧を安定化して出力する電圧生成部と、電圧生成部により生成された出力電圧を平滑化する出力キャパシタと、出力キャパシタに流れる電流を検出し、検出した電流に応じた検出信号を生成する検出信号生成部と、検出信号を第１演算増幅器の入力または出力の少なくとも一方に重畳する加減算回路と、を備える。
【０００８】
出力キャパシタに流れる電流は、出力キャパシタを含む経路に流れる電流を意味し、たとえば出力電圧が現れる出力端子から出力キャパシタを経て固定電圧端子（接地端子）に至る経路に、順方向または逆方向に流れる電流をいう。
負荷電流が急激に変動した場合に、電圧生成部から負荷への電流供給が遅れると、不足した電流は出力キャパシタに蓄えられた電荷から供給される。したがって、出力キャパシタに流れる電流をモニタすることにより、負荷の変動に追従した検出信号を生成できる。この態様では、検出信号を第１演算増幅器の入力または出力と重畳することにより、出力電圧が所定の目標値に近づくように、フィードバック状態を強制的に補正することにより、出力電圧を安定化することができる。
【０００９】
電圧生成部は、一端に前記入力電圧を受け、他端が第１演算増幅器の一方の入力端子に接続された第１入力抵抗と、一端に帰還電圧を受け、他端が第１演算増幅器の一方の入力端子に接続された第２入力抵抗と、をさらに含み、かつ第１演算増幅器の他方の入力端子に固定電圧が印加されてもよい。加減算回路は、検出信号を第１演算増幅器の出力に重畳してもよい。
この場合、第１演算増幅器の出力側に検出信号を重畳するため、第１演算増幅器の応答速度の影響を受けずに出力電圧を安定化できる。
【００１０】
加減算回路は、一方の入力端子に固定電圧が、他方の入力端子に、第１加算用抵抗を介して検出信号が、第２加算用抵抗を介して第１演算増幅器の出力電圧がそれぞれ入力された第２演算増幅器と、第２演算増幅器の出力端子と他方の入力端子との間に設けられた帰還抵抗と、を含んでもよい。
【００１１】
検出信号生成部は、出力キャパシタと固定電圧端子の間に設けられた検出抵抗と、検出抵抗の電圧降下を増幅して前記検出信号を生成する増幅器と、を含んでもよい。第１加算用抵抗の抵抗値をＲａ１、帰還抵抗の抵抗値をＲｆｂ、電圧生成部の直流出力抵抗（出力インピーダンス）をＲｚ、検出抵抗の抵抗値をＲｓ、増幅器の利得をＧ１とするとき、
Ｒｓ×Ｇ１×Ｒｆｂ／Ｒａ１＝Ｒｚ
を満たすように構成されてもよい。この場合、出力電圧の変動を最小とすることができる。
【００１２】
加減算回路は、一方の入力端子に、第２加算用抵抗を介して第１演算増幅器の出力電圧が、他方の入力端子に、第４加算用抵抗を介して検出信号が、第５加算用抵抗を介して固定電圧がそれぞれ入力された第２演算増幅器と、第２演算増幅器の出力端子と一方の入力端子との間に設けられた帰還抵抗と、を含んでもよい。
この場合、検出信号を第２演算増幅器の他方の端子に入力される固定電圧に重畳することができる。
【００１３】
電圧生成部は、一端に入力電圧を受け、他端が第１演算増幅器の一方の入力端子に接続された第１入力抵抗と、一端に帰還電圧を受け、他端が第１演算増幅器の一方の入力端子に接続された第２入力抵抗と、をさらに含み、かつ第１演算増幅器の他方の入力端子に固定電圧が印加されてもよい。この構成において、
（１）加減算回路は、検出信号を帰還電圧に重畳して、第１演算増幅器の一方の入力端子に印加してもよい。
（２）加減算回路は、検出信号を入力電圧に重畳して、第１演算増幅器の一方の入力端子に印加してもよい。
（３）加減算回路は、検出信号を固定電圧に重畳して、第１演算増幅器の他方の入力端子に印加してもよい。
（１）〜（３）の場合、検出信号を第１演算増幅器の入力側に重畳されるため、検出信号を第１演算増幅器の増幅率に応じて増幅して、出力電圧に反映することができる。
【００１４】
ある態様の電圧生成装置は、検出信号をフィルタリングして加減算回路に供給するフィルタをさらに備えてもよい。フィルタを設けることにより、出力キャパシタに流れる電流の周波数成分から、出力電圧を安定化するために好適な周波数成分を抽出できるため、出力電圧をさらに安定化できる。
【００１５】
フィルタはハイパスフィルタであることが望ましい。負荷変動によって出力キャパシタに流れる電流が急激に変化すると、検出信号は変動の直後において、高周波成分を有し、その後、周波成分は低くなっていく。したがって、ハイパスフィルタを設けることにより、変動直後のピーク電流を、出力電圧の補正に反映させることができる。
【００１６】
ある態様の電圧生成装置は、検出信号のピーク値を保持し、加減算回路に供給するピークホールド回路をさらに備えてもよい。ピークホールド回路の減衰の時定数を調節することにより、出力電圧の補正を調節できる。
【００１７】
本発明の別の態様も、入力電圧にもとづいた出力電圧を生成する電圧生成装置に関する。この電圧性生成装置は、入力電圧と、出力電圧に応じた帰還電圧との間に所定の関係が成り立つように、フィードバックにより出力電圧を安定化して出力する電圧生成部と、電圧生成部により生成された前記出力電圧を平滑化する出力キャパシタと、出力キャパシタに流れる電流を検出し、検出した電流に応じた検出信号を生成する検出信号生成部と、を備える。電圧生成部は、出力電圧に応じたフィードバックに、検出信号に応じたフィードバックを反映させる。
【００１８】
本発明の別の態様は、被試験デバイスに直流電圧を印加しつつ、被試験デバイスに流れる電流をモニタする直流試験装置に関する。この直流試験装置は、上述のいずれかの態様の電圧生成装置と、電圧生成装置の出力端子から負荷に流れる電流を測定する電流測定部と、を備える。
この態様によれば、被試験デバイスの電気的状態が急激に変化し、電流が変動した場合であっても、被試験デバイスに供給する直流電圧を安定化できるため、正確な試験が可能となる。
【００１９】
なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置などの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２０】
本発明によれば、負荷変動特性を改善できる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。また、本明細書において、「部材Ａと部材Ｂが接続」された状態とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に実質的あるいは本質的な影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００２２】
（第１の実施の形態）
図１は、第１の実施の形態に係る直流試験装置２の回路図である。直流試験装置２はＤＵＴ４を接続するための出力端子３を備える。直流試験装置２は、出力端子３を介してＤＵＴ４に直流電圧Ｖｏｕｔを出力し、ＤＵＴ４に直流電圧Ｖｏｕｔを印加した状態でＤＵＴ４に流れる電流Ｉｏｕｔをモニタする。
【００２３】
直流試験装置２は、電圧生成装置１００、電流測定部１１０、ＤＡコンバータ４２を含む。電圧生成装置１００は、安定化した直流電圧（以下、出力電圧ともいう）Ｖｏｕｔを出力する。ＤＡコンバータ４２には、ユーザにより設定されたデジタル値が入力されており、アナログ電圧に変換し出力する。電圧生成装置１００は、ＤＡコンバータ４２の出力を、入力電圧Ｖｉｎとして受ける。電圧生成装置１００は、入力電圧Ｖｉｎを基準として出力電圧Ｖｏｕｔを生成する。直流試験装置２は、半導体試験装置に組み込まれていてもよい。
【００２４】
電圧生成装置１００の出力部の電流Ｉｏｕｔの経路上には、電流測定抵抗Ｒｍが設けられる。電流測定部１１０は、電圧生成装置１００に設けられた電流測定抵抗Ｒｍに発生する電圧降下を増幅する増幅器４６と、増幅器４６の出力をアナログ／デジタル変換するＡＤコンバータ４４を含む。ＡＤコンバータ４４の出力は所定の信号処理を経て、図示しないディスプレイに表示され、あるいは記憶手段に保存される。以上が直流試験装置２の全体構成である。
【００２５】
以下、本実施の形態に係る電圧生成装置１００の構成を説明する。電圧生成装置１００は、電圧生成部１０、出力キャパシタＣ１、検出信号生成部２０、加減算回路３０、帰還バッファ４０を備える。
電圧生成部１０はフィードバックにより出力電圧Ｖｏｕｔを安定化する。出力端子３の出力電圧Ｖｏｕｔは、帰還バッファ４０を介して入力側にフィードバックされる。帰還バッファ４０は、演算増幅器を利用したボルテージフォロアである。帰還バッファ４０は、電流が電圧生成部１０の出力側から入力側にリークするのを防止している。帰還バッファ４０の出力を帰還電圧Ｖｆｂという。図１の回路では、帰還電圧Ｖｆｂは出力電圧Ｖｏｕｔと等しいが、帰還電圧Ｖｆｂは出力電圧Ｖｏｕｔを分圧して生成してもよい。
【００２６】
電圧生成部１０は、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂを受け、２つの電圧の誤差を増幅する第１演算増幅器１２を含む。第１演算増幅器１２はフィードバック内に配置され、誤差増幅器として機能する。電圧生成部１０は、第１演算増幅器１２においてイマジナリショート、すなわち非反転入力端子と反転入力端子の電位が等しくなるように、出力電圧Ｖｏｕｔを調節する。第１演算増幅器１２の出力は、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの誤差に依存するため、以下、誤差電圧Ｖｅｒｒともいう。
【００２７】
電圧生成部１０は、本実施の形態で説明する反転増幅器の他、非反転増幅器であってもよい。あるいは、誤差増幅器を介したフィードバックを利用して出力電圧を安定化する、リニアレギュレータ（ＬＤＯ）、スイッチングレギュレータなどであってもよい。
【００２８】
出力キャパシタＣ１は、出力端子３と固定電圧端子（接地端子）との間に設けられ、電圧生成部１０により生成された出力電圧Ｖｏｕｔを平滑化する。
【００２９】
検出信号生成部２０は、出力キャパシタＣ１に流れる電流（以下、キャパシタ電流ともいう）Ｉｃを検出し、検出したキャパシタ電流Ｉｃに応じた検出信号Ｖｓを生成する。電流の検出方法は特に限定されず、キャパシタ電流Ｉｃの経路上に設けられた抵抗に発生する電圧降下や、コイルに発生する誘起電圧を利用してもよい。
【００３０】
電圧生成部１０は、第１演算増幅器１２に加えて、第１入力抵抗Ｒｉ１、第２入力抵抗Ｒｉ２、出力バッファ１４を含む。
第１入力抵抗Ｒｉ１は、一端に入力電圧Ｖｉｎを受け、他端が第１演算増幅器１２の一方の入力端子（反転入力端子）に接続される。第２入力抵抗Ｒｉ２は、一端に帰還電圧Ｖｆｂを受け、他端が第１演算増幅器１２の一方の入力端子（反転入力端子）に接続される。第１演算増幅器１２の他方の入力端子（非反転入力端子）には、固定電圧（接地電圧）が印加される。
【００３１】
第１演算増幅器１２においてイマジナリショートが成り立つとき、出力電圧Ｖｏｕｔ（＝Ｖｆｂ）と入力電圧Ｖｉｎとの間には、
Ｖｏｕｔ＝−Ｒｉ２／Ｒｉ１×Ｖｉｎ    …（１）
が成立する。言い換えれば、この関係が成り立つように、誤差電圧Ｖｅｒｒが生成される。
【００３２】
出力バッファ１４は、誤差電圧Ｖｅｒｒを出力電圧Ｖｏｕｔとして出力される。図中、Ｒｚ１、Ｒｚ２は、配線抵抗などに起因する電圧生成装置１００の直流出力抵抗（インピーダンス）を示している。
【００３３】
図１の回路において、加減算回路３０は電圧生成部１０の一部として構成される。加減算回路３０は、検出信号Ｖｓを第１演算増幅器１２の入力または出力の少なくとも一方に重畳する。加減算回路３０は第１演算増幅器１２の出力側に設けられており、検出信号Ｖｓを第１演算増幅器１２の出力である誤差電圧Ｖｅｒｒに重畳する。加減算回路３０の出力（以下、合成電圧Ｖ１という）は出力バッファ１４に入力される。
【００３４】
図２は、図１の電圧生成装置１００の具体的な構成例を示す回路図である。加減算回路３０は、第２演算増幅器３２、第１加算用抵抗Ｒａ１、第２加算用抵抗Ｒａ２、帰還抵抗Ｒｆｂを含む反転型の加算器として構成される。
【００３５】
第２演算増幅器３２の一方の入力端子（非反転入力端子）には、固定電圧である接地電圧が入力される。第２演算増幅器３２の他方の入力端子（反転入力端子）には、第１加算用抵抗Ｒａ１を介して検出信号Ｖｓが入力され、第２加算用抵抗Ｒａ２を介して第１演算増幅器１２の出力である誤差電圧Ｖｅｒｒがそれぞれ入力される。帰還抵抗Ｒｆｂは、第２演算増幅器３２の出力端子と他方の入力端子（反転入力端子）との間に設けられる。
合成電圧Ｖ１は、
Ｖ１＝−Ｒｆｂ（Ｖｓ／Ｒａ１＋Ｖｅｒｒ／Ｒａ２）  …（２）
を満たす。加減算回路３０によって、検出信号Ｖｓが誤差電圧Ｖｅｒｒに重畳される。
【００３６】
なお、図２の第１演算増幅器１２は、図１の第１演算増幅器１２と反転、非反転入力が逆に示されている。これは、図２において、加減算回路３０を反転型の加算器を利用して構成したことによる。
【００３７】
検出信号生成部２０は、検出抵抗Ｒｓ、増幅器２２、ハイパスフィルタ２４、ピークホールド回路２６を含む。
検出抵抗Ｒｓは、出力キャパシタＣ１に流れる電流Ｉｃの経路上に設けられる。具体的には、出力キャパシタＣ１と固定電圧端子（接地端子）の間に設けられる。増幅器２２は、検出抵抗Ｒｓの電圧降下を増幅し、検出信号Ｖｓを生成する。
【００３８】
第１加算用抵抗Ｒａ１の抵抗値をＲａ１、帰還抵抗Ｒｆｂの抵抗値をＲｆｂ、電圧生成部１０の直流出力抵抗をＲｚ、検出抵抗Ｒｓの抵抗値をＲｓ、増幅器２２の利得をＧ１とするとき、各抵抗値および利得は、
Ｒｓ×Ｇ１×Ｒｆｂ／Ｒａ１＝Ｒｚ    …（３）
を満たすように設定するのが好ましい。理由は後述する。ここでの増幅器２２の利得Ｇ１は、ハイパスフィルタ２４およびピークホールド回路２６の利得を含み、実質的には検出信号生成部２０全体の利得に相当する。微調節を可能とするため、少なくともひとつの抵抗を可変抵抗やトリミング可能な抵抗で構成することが好ましい。
【００３９】
ハイパスフィルタ２４は、検出信号Ｖｓをフィルタリングして高周波成分のみを抽出する。ピークホールド回路２６は、ハイパスフィルタ２４から出力される検出信号Ｖｓのピーク値を保持し、加減算回路３０に供給する。図２において、ハイパスフィルタ２４はキャパシタＣ２と抵抗Ｒ２を含む１次フィルタとして構成される。
【００４０】
ピークホールド回路２６は、演算増幅器２７、２８、ダイオードＤ１、Ｄ２、抵抗Ｒ３、Ｒ４、キャパシタＣ３、Ｃ４を含む。
演算増幅器２７の非反転入力端子にはハイパスフィルタ２４の出力が接続される。ダイオードＤ１は、演算増幅器２７の反転入力端子と出力端子の間に、アノードが出力端子側となるように接続される。ダイオードＤ２のカソードは、演算増幅器２７の出力端子に接続され、そのアノードは演算増幅器２８の非反転入力端子に接続される。演算増幅器２８の非反転入力端子と接地端子間には、抵抗Ｒ３とキャパシタＣ３が並列に設けられる。演算増幅器２８はボルテージフォロア（バッファ）であり、演算増幅器２８の出力信号は、並列に接続された抵抗Ｒ４、キャパシタＣ４を介して、演算増幅器２７の反転入力端子にフィードバックされる。
【００４１】
ピークホールド回路２６は、ハイパスフィルタ２４の出力電圧のピーク値を保持し、抵抗Ｒ３、キャパシタＣ３に応じて定まる時定数にしたがって減衰する検出信号Ｖｓを出力する。
【００４２】
以上のように構成された図１、図２の電圧生成装置１００の動作を説明する。図３（ａ）、（ｂ）は、図１、図２の電圧生成装置１００の動作を示す波形図である。図３（ａ）は、図１、図２の回路動作を示し、図３（ｂ）は、検出信号生成部２０、加減算回路３０を設けない場合の回路動作を示す。また、図３（ａ）、（ｂ）は、それぞれ上から順に、出力電圧Ｖｏｕｔ（Ｖｆｂ）および検出信号Ｖｓ、負荷電流Ｉｏｕｔ、出力キャパシタＣ１に流れる電流Ｉｃ、電圧生成部１０の出力電流Ｉｐを示す。本明細書において、波形図の縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化されている。
【００４３】
はじめに、本実施の形態に係る電圧生成装置１００の効果をより明確とするため、検出信号生成部２０、加減算回路３０を有さない従来回路の動作を、図３（ｂ）を参照して説明する。
【００４４】
時刻ｔ０以前に、負荷電流Ｉｏｕｔは一定値を保っており、出力電圧Ｖｏｕｔは所定の値に安定化されている。負荷電流Ｉｏｕｔ、出力キャパシタＣ１に流れる電流Ｉｃ、電圧生成部１０の出力電流Ｉｐには、
Ｉｏｕｔ＝Ｉｐ＋Ｉｃ    …（４）
の関係が成り立っており、時刻ｔ０以前の定常状態において、Ｉｃ＝０、Ｉｏｕｔ＝Ｉｐが成り立っている。
【００４５】
時刻ｔ０に、ＤＵＴ４の動作状態が変化し、負荷電流Ｉｏｕｔが急増する。電圧生成部１０の帯域の制約によって、電圧生成部１０の出力電流Ｉｐの供給が遅れると、不足分が出力キャパシタＣ１に蓄えられた電荷から供給される。この際の放電電流が、出力キャパシタＣ１にキャパシタ電流Ｉｃとして流れる。出力キャパシタＣ１が放電すると、出力電圧Ｖｏｕｔが低下する。その後、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎに応じた所定の値に近づくようにフィードバックがかかり、時間とともにもとの値に近づいていく。
このように、従来の回路では、負荷電流Ｉｏｕｔの急激な変化によって出力電圧Ｖｏｕｔが大きく変動するという問題があった。
【００４６】
次に、図３（ａ）を参照し、本実施の形態に係る電圧生成装置１００の動作を説明する。時刻ｔ０に、負荷電流Ｉｏｕｔが急増する。フィードバックの応答が遅れることにより、キャパシタ電流Ｉｃが増加する。キャパシタ電流Ｉｃは検出抵抗Ｒｓおよび増幅器２２によって検出信号Ｖｓに変換される。検出信号Ｖｓは、キャパシタ電流Ｉｃに比例したピーク値を有し、ピークホールド回路２６に設定された時定数にしたがって緩やかに減衰していく。
【００４７】
このように生成された検出信号Ｖｓが、加減算回路３０によって、出力電圧Ｖｏｕｔに応じたフィードバック成分（Ｖｆｂ）に重畳されることにより、出力電圧Ｖｏｕｔが増加する方向に誤差電圧Ｖｅｒｒが補正され、合成電圧Ｖ１が上昇する。その結果、負荷電流Ｉｏｕｔの変動速度に対してフィードバックの帯域が狭い場合でも、図３（ｂ）に比べて出力電圧Ｖｏｕｔの減少量を減らすことができ、負荷変動特性を改善することができる。
【００４８】
また、回路が安定状態となれば、キャパシタ電流Ｉｃは０となるため、検出信号Ｖｓも０となり、出力電圧Ｖｏｕｔにもとづくフィードバックに対する寄与はなくなり、従来と同様に安定した出力電圧Ｖｏｕｔを生成できる。
【００４９】
別の観点からみれば、電圧生成部１０は、出力電圧Ｖｏｕｔ（Ｖｆｂ）に応じたフィードバックに、検出信号Ｖｓに応じたフィードバックを反映させる。その結果、出力電圧Ｖｏｕｔの追従が遅れた場合であっても、検出信号Ｖｓに応じたフィードバックがかかるため、出力電圧Ｖｏｕｔの変動量を抑制し、あるいは出力電圧Ｖｏｕｔが安定化する時間を短縮できる。
【００５０】
次に、式（３）が成り立つように抵抗値および利得を設定する理由を説明する。いま、時刻ｔ０における負荷電流Ｉｏｕｔの変動量をΔＩｏｕｔとし、図２における出力バッファ１４の出力電圧をＶ２とする。このとき、時刻ｔ０以前において、
Ｖ２＝Ｖｏｕｔ＋Ｒｚ×Ｉｏｕｔ    …（５）
が成り立っており、時刻ｔ０以降において、
Ｖ２’＝Ｖｏｕｔ＋Ｒｚ×（Ｉｏｕｔ＋ΔＩｏｕｔ）    …（６）
が成り立つ。負荷変動の前後で出力電圧Ｖｏｕｔを等しく保つためには、
Ｖ２’−Ｖ２＝Ｒｚ×ΔＩｏｕｔ    …（７）
が成り立てばよい。ここで、変動量ΔＩｏｕｔはキャパシタ電流Ｉｃと等しいと近似できるから、負荷変動後において、出力バッファ１４の出力電圧Ｖ２を、
ΔＶ２＝Ｖ２’−Ｖ２＝Ｒｚ×Ｉｃ    …（８）
だけ増加させればよい。ここでΔＶ２は、検出信号Ｖｓに応じた加減算回路３０による合成電圧Ｖ２の増加分に他ならない。ΔＶ２は、上記式（２）から、
ΔＶ２＝Ｒｆｂ（Ｖｓ／Ｒａ１）    …（９）
で与えられるから、
Ｒｚ×Ｉｃ＝Ｒｆｂ（Ｖｓ／Ｒａ１）    …（１０）
を満たすとき、出力電圧Ｖｏｕｔの変動を最小に抑えることができる。一方、検出信号Ｖｓは、
Ｖｓ＝Ｉｃ×Ｒｓ×Ｇ１    …（１１）
で与えられる。式（１０）、（１１）を用いれば、上述した式（３）を得ることができる。
Ｒｓ×Ｇ１×Ｒｆｂ／Ｒａ１＝Ｒｚ    …（３）
【００５１】
つぎに、ハイパスフィルタ２４の有無による効果の差異を検討する。図４は、出力電圧Ｖｏｕｔのハイパスフィルタ２４を設けない場合の波形図である。比較のために、ハイパスフィルタ２４を設けた場合の出力電圧Ｖｏｕｔを破線で示す。ハイパスフィルタ２４を設けない場合、キャパシタ電流Ｉｃの低周波成分が出力電圧Ｖｏｕｔの制御に寄与するため、出力電圧Ｖｏｕｔの変動をさらに小さくすることができる。したがって、出力電圧Ｖｏｕｔの変動量を小さくしたい場合、ハイパスフィルタ２４を設けない構成とすることが望ましい。逆に、出力電圧Ｖｏｕｔが所定値に収束するまでの時間を短くしたい場合、ハイパスフィルタ２４を設ける構成が望ましい。つまりハイパスフィルタ２４の有無は、アプリケーションに応じて決定すればよい。ハイパスフィルタ２４のカットオフ周波数を低く設定すれば、中間的な特性を得ることができる。ハイパスフィルタに代えてバンドパスフィルタを利用してもよい。
【００５２】
第１の実施の形態に係る電圧生成装置１００の変形例を説明する。図５は、第１の変形例に係る電圧生成装置１００ａの構成を示す回路図である。図１、図２の回路は、負荷電流Ｉｏｕｔが増加し、出力キャパシタＣ１から電流Ｉｃが負荷に向かって流れ出る場合を説明した。図５の変形例では、負荷電流Ｉｏｕｔが負荷から流れ込む場合に、出力電圧Ｖｏｕｔを安定化する機能を備える。負荷から出力キャパシタＣ１に電流が流れ込む状況は、負荷電流Ｉｏｕｔが急減した場合や、リンギングによって電流Ｉｃが負方向にスイングする場合などに発生する。
【００５３】
図５の変形例に係る電圧生成装置１００ａは、図２の構成に加えて、ピークホールド回路２６と並列に設けられた第２のピークホールド回路２６ａを備える。ピークホールド回路２６ａは、図２のピークホールド回路２６において、ダイオードＤ１、Ｄ２のアノード、カソードを反転した構成となっている。
【００５４】
図５の電圧生成装置１００ａにおいて、加減算回路３０ａは、さらに第３加算用抵抗Ｒａ３を備える。第２演算増幅器３２の反転入力端子には、第３加算用抵抗Ｒａ３を介して、ピークホールド回路２６ａの出力が印加される。
【００５５】
図５の電圧生成装置１００ａによれば、電流Ｉｃが正負いずれの方向に流れた場合にも出力電圧Ｖｏｕｔを補正することができる。あるいは、出力電圧Ｖｏｕｔが正電圧、負電圧のいずれの場合であっても、出力電圧Ｖｏｕｔを安定化することができる。別の変形例としてピークホールド回路２６ａのみの構成としてもよい。
【００５６】
図６は、第２の変形例に係る電圧生成装置１００ｂの構成を示す回路図である。加減算回路３０ｂにおいて、第２演算増幅器３２の一方の入力端子（反転入力端子）には、第２加算用抵抗Ｒａ２を介して第１演算増幅器１２の出力電圧Ｖｅｒｒが入力される。また、第２演算増幅器３２の他方の入力端子（非反転入力端子）には、第４加算用抵抗Ｒａ４を介して検出信号Ｖｓが、第５加算用抵抗Ｒａ５を介して接地電圧がそれぞれ入力される。検出信号Ｖｓは検出信号生成部２０によって符号が反転して供給される。符号の反転は演算増幅器などを利用して行うことができる。
図６の変形例によっても、図２の回路と同様の効果を得ることができる。
【００５７】
（第２の実施の形態）
第１の実施の形態では、キャパシタ電流Ｉｃに応じた検出信号Ｖｓを、第１演算増幅器１２の出力に重畳する場合について説明した。これに対して、第２の実施の形態では、検出信号Ｖｓを第１演算増幅器１２の入力側に重畳する場合について説明する。
【００５８】
図７は、第２の実施の形態に係る電圧生成装置１００ｃの構成を示す回路図である。電圧生成装置１００ｃの３つの加減算回路３０ｃ〜３０ｅは、検出信号Ｖｓが重畳可能なポイントを示しており、いずれかひとつを設ければよい。
【００５９】
（１）加減算回路３０ｃは、検出信号Ｖｓを帰還電圧Ｖｆｂ（Ｖｏｕｔ）に重畳する。この場合、検出信号Ｖｓは反転して重畳する。帰還電圧Ｖｆｂに反転した検出信号Ｖｓを重畳すれば、第１演算増幅器１２は出力電圧Ｖｏｕｔを低い状態と判断するため、出力電圧Ｖｏｕｔを上昇させるように強いフィードバックがかかる。
（２）加減算回路３０ｄは、検出信号Ｖｓを入力電圧Ｖｉｎに重畳する。第１演算増幅器１２が反転型の増幅器であるため、検出信号Ｖｓは反転して重畳される。
（３）加減算回路３０ｅは、検出信号Ｖｓを接地電圧に重畳して、第１演算増幅器１２の他方の入力端子（反転入力端子）に印加する。検出信号Ｖｓが増加すると、第１演算増幅器１２の出力電圧Ｖｅｒｒは増加するため、出力電圧Ｖｏｕｔを高めることができる。
【００６０】
つまり、検出信号Ｖｓの符号は、出力キャパシタＣ１に流れる電流が正方向に増加したときに、出力電圧Ｖｏｕｔが増加する方向に補正がかかるように設定する。
【００６１】
第２の実施の形態によれば、検出信号Ｖｓを第１演算増幅器１２の入力側に重畳するため、第１の実施の形態の効果に加えて、以下の効果を得ることができる。すなわち、図７の回路において、検出信号Ｖｓは重畳された後に、第１演算増幅器１２によって増幅される。したがって、検出信号Ｖｓにもとづく出力電圧Ｖｏｕｔの補正を、第１演算増幅器１２の利得に応じて設定することができる。
【００６２】
以上、実施の形態は例示に過ぎず、その構成や処理ステップにはいろいろな変形技術が考えられる。以下例示する。
【００６３】
実施の形態では、電圧生成部１０が反転増幅器、あるいは非反転増幅器の場合について説明したが、本発明はこれに限定されない。たとえば、電圧生成部１０はリニアレギュレータやスイッチングレギュレータなど、フィードバックにより出力電圧が基準電圧に近づくように制御する電圧生成技術を利用することができる。たとえばリニアレギュレータの場合、出力バッファ１４は出力トランジスタに置換される。第１演算増幅器１２の出力電圧Ｖｅｒｒを出力トランジスタのゲート（ベース）に印加し、出力トランジスタの第１の端子に電源電圧を、第２の端子を出力端子３に接続する。電圧生成部１０がスイッチングレギュレータの場合、第１演算増幅器１２の出力電圧Ｖｅｒｒにもとづいてパルス変調を行い、スイッチング素子を制御すればよい。
【００６４】
実施の形態では、出力キャパシタＣ１に流れる電流Ｉｃを電圧に変換し、検出信号Ｖｓとしてフィードバックループに重畳したが、本発明はこれに限定されず、電流を加算または減算してもよい。
【００６５】
実施の形態では、電圧生成装置１００の用途として直流試験装置２について説明したが、本発明はこれに限定されず、安定化した電圧が要求されるさまざまな用途に利用可能である。
【００６６】
実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能である。
【図面の簡単な説明】
【００６７】
【図１】第１の実施の形態に係る直流試験装置の回路図である。
【図２】図１の電圧生成装置の具体的な構成例を示す回路図である。
【図３】図３（ａ）、（ｂ）は、図１、図２の電圧生成装置の動作を示す波形図である。
【図４】図２の電圧生成装置におけるハイパスフィルタを設けない場合の出力電圧の波形図である。
【図５】第１の変形例に係る電圧生成装置の構成を示す回路図である。
【図６】第２の変形例に係る電圧生成装置の構成を示す回路図である。
【図７】第２の実施の形態に係る電圧生成装置の構成を示す回路図である。
【符号の説明】
【００６８】
Ｒｉ１  第１入力抵抗、  Ｒａ１  第１加算用抵抗、  Ｃ１  出力キャパシタ、  ２  直流試験装置、  Ｒｉ２  第２入力抵抗、  Ｒａ２  第２加算用抵抗、  ３  出力端子、  Ｒａ３  第３加算用抵抗、  ４  ＤＵＴ、  Ｒｓ  検出抵抗、  Ｒａ４  第４加算用抵抗、  Ｒａ５  第５加算用抵抗、  １０  電圧生成部、  １２  第１演算増幅器、  １４  出力バッファ、  ２０  検出信号生成部、  ２２  増幅器、  ２４  ハイパスフィルタ、  ２６  ピークホールド回路、  ３０  加減算回路、  Ｒｆｂ  帰還抵抗、  ３２  第２演算増幅器、  ４０  帰還バッファ、  ４２  ＤＡコンバータ、  ４４  ＡＤコンバータ、  ４６  増幅器、  １００  電圧生成装置、  １１０  電流測定部。
【図１】
2008287549.tif 000003
【図２】
2008287549.tif 000004
【図３】
2008287549.tif 000005
【図４】
2008287549.tif 000006
【図５】
2008287549.tif 000007
【図６】
2008287549.tif 000008
【図７】
2008287549.tif 000009