(57)【要約】【課題】利得の低下を抑え、かつ小型で高利得な差動増幅器を得る【解決手段】逆位相の信号がそれぞれ入力される第１の入力端子１ａおよび第２の入力端子１ｂと、基本トランジスタセルをＮ段（Ｎは２以上の整数）並列接続してなり、逆位相の信号をそれぞれ増幅する第１の増幅器１１および第２の増幅器１２と、第１の出力端子３ａおよび第２の出力端子３ｂとを備えた差動増幅器において、第１の増幅器１１に含まれる基本トランジスタセルと第２の増幅器１２に含まれる基本トランジスタセルとが互いに隣接する箇所を２箇所以上設けるように配列する。【選択図】図１
2008148099.tif 000002
【特許請求の範囲】
【請求項１】
逆位相の信号がそれぞれ入力される第１の入力端子および第２の入力端子と、
ゲート電極、ソース電極、ドレーン電極を備えた基本トランジスタセルをＮ段（Ｎは２以上の整数）並列接続してなり、前記第１の入力端子および前記第２の入力端子から入力された前記逆位相の信号のそれぞれを増幅する第１の増幅器および第２の増幅器と、
前記第１の増幅器および前記第２の増幅器により増幅された前記逆位相の信号のそれぞれが出力される第１の出力端子および第２の出力端子と
を備えた差動増幅器において、
前記第１の増幅器に含まれる基本トランジスタセルと前記第２の増幅器に含まれる基本トランジスタセルとが互いに隣接する箇所を２箇所以上設けるように配列し、
前記第１の増幅器に含まれる基本トランジスタセルのゲート電極は、前記第１の入力端子に接続され、
前記第２の増幅器に含まれる基本トランジスタセルのゲート電極は、前記第２の入力端子に接続され、
前記第１の増幅器に含まれる基本トランジスタセルのドレーン電極は、前記第１の出力端子に接続され、
前記第２の増幅器に含まれる基本トランジスタセルのドレーン電極は、前記第２の出力端子に接続され、
前記第１の増幅器に含まれる基本トランジスタセルのソース電極、および前記第２の増幅器に含まれる基本トランジスタセルのソース電極は、ソース端子に接続される
ことを特徴とする差動増幅器。
【請求項２】
請求項１に記載の差動増幅器において、
前記第１の増幅器に含まれる基本トランジスタセルと前記第２の増幅器に含まれる基本トランジスタセルとを交互に配列したことを特徴とする差動増幅器。
【請求項３】
請求項１または２に記載の差動増幅器において、
前記第１の増幅器に含まれる基本トランジスタセルのソース電極、および前記第２の増幅器に含まれる基本トランジスタセルのソース電極は、隣接するソース電極同士が電極用エアブリッジで接続されることを特徴とする差動増幅器。
【請求項４】
請求項１または２に記載の差動増幅器において、
前記第１の増幅器に含まれる基本トランジスタセルのソース電極、および前記第２の増幅器に含まれる基本トランジスタセルのソース電極は、ソース電極直下のグランドとスルーホールを介して接続されることを特徴とする差動増幅器。
【請求項５】
請求項１ないし４のいずれか１項に記載の差動増幅器において、
前記第１の増幅器および前記第２の増幅器は、ともに基本トランジスタセルをＮ＝２ｎ段（ｎは１以上の整数）並列接続してなり、
前記第１の入力端子および前記第２の入力端子からそれぞれのゲート電極に至る入力経路と、前記第１の出力端子および前記第２の出力端子からそれぞれのドレーン電極に至る出力経路とをマイクロストリップ線路で構成し、前記入力経路のすべてが同一の電気長を有し、かつ前記出力経路のすべてが同一の電気長を有するように電気長を補正する補正用エアブリッジを前記入力経路および前記出力経路にさらに備えた
ことを特徴とする差動増幅器。
【請求項６】
請求項１に記載の差動増幅器において、
前記第１の増幅器に含まれる基本トランジスタセルのソース電極、および前記第２の増幅器に含まれる基本トランジスタセルのソース電極は、隣接する基本トランジスタセルの間に設けられ、それぞれのソース電極は、ソース電極直下のグランドとスルーホールを介して接続されることを特徴とする差動増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主としてＶＨＦ帯、ＵＨＦ帯、マイクロ波帯およびミリ波帯で用いられる差動増幅器の構成に関する。
【背景技術】
【０００２】
図６は、従来の差動増幅器の構成図である（例えば、特許文献１参照）。この従来の差動増幅器は、第１の入力端子１ａ、第２の入力端子１ｂ、ソース端子２、第１の出力端子３ａ、第２の出力端子３ｂを端子として有し、第１の増幅器１１および第２の増幅器１２を備えている。
【０００３】
そして、第１の増幅器１１は、第１の入力端子１ａと第１の出力端子３ａとの間に並列接続された４つの基本トランジスタセル４ａ〜４ｄで構成される。同様に、第２の増幅器１２は、第２の入力端子１ｂと第２の出力端子３ｂとの間に並列接続された４つの基本トランジスタセル４ｅ〜４ｈで構成される。
【０００４】
なお、図６において、それぞれの線路を、長方形を用いて示しているが、これらの長方形は、各々遅延を含んでいることを示している。この図６の構成において、基本トランジスタセル４ａ〜４ｈのそれぞれは、ゲート電極（Ｇ）、ソース電極（Ｓ）、ドレーン電極（Ｄ）を備えている。
【０００５】
そして、第１の増幅器１１に含まれる基本トランジスタセル４ａ〜４ｄのそれぞれのゲート電極（Ｇ）を接続する線路を線路５ａと総称する。また、基本トランジスタセル４ａ〜４ｄのそれぞれのソース電極（Ｓ）を接続する線路を線路５ｂと総称する。さらに、基本トランジスタセル４ａ〜４ｄのそれぞれのドレーン電極（Ｄ）を接続する線路を線路５ｃと総称する。
【０００６】
同様に、第２の増幅器１２に含まれる基本トランジスタセル４ｅ〜４ｈのそれぞれのゲート電極（Ｇ）を接続する線路を線路５ｄと総称する。また、基本トランジスタセル４ｅ〜４ｈのそれぞれのソース電極（Ｓ）を接続する線路を線路５ｅと総称する。さらに、基本トランジスタセル４ｅ〜４ｈのそれぞれのドレーン電極（Ｄ）を接続する線路を線路５ｆと総称する。
【０００７】
また、第１の入力端子１ａは、第１の増幅器１１として並列接続された基本トランジスタセル４ａ〜４ｄのそれぞれのゲート電極（Ｇ）を、線路５ａを介して集結した入力端子である。一方、第２の入力端子１ｂは、第２の増幅器１２として並列接続された基本トランジスタセル４ｅ〜４ｈのそれぞれのゲート電極（Ｇ）を、線路５ｄを介して集結した入力端子である。
【０００８】
また、第１の出力端子３ａは、第１の増幅器１１として並列接続された基本トランジスタセル４ａ〜４ｄのそれぞれのドレーン電極（Ｄ）を、線路５ｃを介して集結した出力端子である。一方、第２の出力端子３ｂは、第２の増幅器１２として並列接続された基本トランジスタセル４ｅ〜４ｈのそれぞれのドレーン電極（Ｄ）を、線路５ｆを介して集結した出力端子である。
【０００９】
また、並列接続された基本トランジスタセル４ａ〜４ｄのそれぞれのソース電極（Ｓ）を接続した線路５ｂと、並列接続された基本トランジスタセル４ｅ〜４ｈのそれぞれのソース電極（Ｓ）を接続した線路５ｅとは、線路５ｇを介して仮想接地点６に接続されている。そして、ソース端子２は、仮想接地点６とつながれた端子であり、第１の増幅器１１と第２の増幅器１２とに共通の端子となっている。
【００１０】
なお、特許文献１では、基本トランジスタセルを６段並列接続した場合の例を示しているが、この図６では、説明を簡単にするために、基本トランジスタセルを４段並列接続した場合について示している。また、特許文献１では、基本トランジスタセルとしてバイポーラトランジスタを用いた場合について示しているが、この図６では、電界効果トランジスタ（ＦＥＴ）を用いた場合について示している。
【００１１】
次に、動作について説明する。第１の増幅器１１の第１の入力端子１ａ、および第２の増幅器１２の第２の入力端子１ｂにそれぞれ逆位相となる信号を入力すると、それぞれの信号は、線路５ａ、５ｄを介して各増幅器における基本トランジスタセル４ａ〜４ｄ、４ｅ〜４ｈに分配され、増幅された後、線路５ｃ、５ｆを介して合成されて第１の出力端子３ａ、および第２の出力端子３ｂにそれぞれ出力される。
【００１２】
このとき、第１の増幅器１１と第２の増幅器１２は、互いに逆位相で動作するため、接続されたソース電極（Ｓ）同士の中点には、仮想接地点６が形成される。この結果、差動増幅器として動作する。さらに、特許文献１では、基本トランジスタセルごとにソース電極（Ｓ）を接続することにより、基本トランジスタセルのソース電極（Ｓ）から仮想接地点までの間隔は、この線路部分のみとなる。この結果、利得の低下をこの線路長によるインダクタンス成分のみにすることができ、利得の低下を抑えた高利得な差動増幅器を実現している。
【００１３】
【特許文献１】特開２００６−１２９１９７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、従来技術には次のような課題がある。
図７は、従来の差動増幅器において、第１の増幅器１１と第２の増幅器１２を、より本来のレイアウトに近い構成の基本トランジスタセルとして示した構成図である。基本トランジスタセルは、２本のゲート電極（Ｇ）と１本のドレーン電極（Ｄ）、および２本のソース電極（Ｓ）で構成されている。
【００１５】
ソース電極（Ｓ）同士は、電極用エアブリッジ７によって互いに接続されている。また、増幅器両端における基本トランジスタセルの外側のソース電極（Ｓ）は、ソース端子２に相当するグランドと接地されたスルーホール８を介して接続されている。さらに、第１の増幅器１１と第２の増幅器１２のソース電極（Ｓ）同士は、線路５ｂ、５ｅにより仮想接地点６に接続されている。
【００１６】
このため、レイアウト上、ソース電極（Ｓ）同士を接続する線路５ｂ、５ｅは、第１の増幅器１１の第１の入力端子１ａから各基本トランジスタセルのゲート電極（Ｇ）を接続する線路５ａ、および第２の増幅器１２の第２の入力端子１ｂから各基本トランジスタセルのゲート電極（Ｇ）を接続する線路５ｄをまたがって配置する必要がある。
【００１７】
したがって、第１の増幅器１１と第２の増幅器１２とで差動増幅器を構成した場合、たとえ基本トランジスタセルごとにソース電極（Ｓ）同士を接続したとしても、レイアウト上は、線路５ｂ、５ｅを介して接続されることになる。この結果、その線路５ｂ、５ｅの線路長によるインダクタンス成分による利得の低下が避けられないという問題があった。
【００１８】
本発明は上述のような課題を解決するためになされたもので、利得の低下を抑え、かつ小型で高利得な差動増幅器を得ることを目的とする。
【課題を解決するための手段】
【００１９】
本発明に係る差動増幅器は、逆位相の信号がそれぞれ入力される第１の入力端子および第２の入力端子と、ゲート電極、ソース電極、ドレーン電極を備えた基本トランジスタセルをＮ段（Ｎは２以上の整数）並列接続してなり、第１の入力端子および第２の入力端子から入力された逆位相の信号をそれぞれ増幅する第１の増幅器および第２の増幅器と、第１の増幅器および第２の増幅器により増幅された逆位相の信号のそれぞれが出力される第１の出力端子および第２の出力端子とを備えた差動増幅器において、第１の増幅器に含まれる基本トランジスタセルと第２の増幅器に含まれる基本トランジスタセルとが互いに隣接する箇所を２箇所以上設けるように配列し、第１の増幅器に含まれる基本トランジスタセルのゲート電極は、第１の入力端子に接続され、第２の増幅器に含まれる基本トランジスタセルのゲート電極は、第２の入力端子に接続され、第１の増幅器に含まれる基本トランジスタセルのドレーン電極は、第１の出力端子に接続され、第２の増幅器に含まれる基本トランジスタセルのドレーン電極は、第２の出力端子に接続され、第１の増幅器に含まれる基本トランジスタセルのソース電極、および第２の増幅器に含まれる基本トランジスタセルのソース電極は、ソース端子に接続されるものである。
【発明の効果】
【００２０】
本発明によれば、互いに逆位相で動作する基本トランジスタセル同士が隣接するように配列して差動増幅器を構成することで、基本トランジスタセルのソース電極から仮想接地点までの間隔をなくすことができ、利得の低下を抑え、かつ小型で高利得な差動増幅器を得ることができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の差動増幅器の好適な実施の形態につき図面を用いて説明する。
【００２２】
実施の形態１．
図１は、本発明の実施の形態１における差動増幅器の構成図である。この図１における本実施の形態１の差動増幅器は、図６に示した従来の差動増幅器と同様に、第１の入力端子１ａ、第２の入力端子１ｂ、ソース端子２、第１の出力端子３ａ、第２の出力端子３ｂを端子として有している。
【００２３】
また、図１においては、第１の増幅器１１に含まれる基本トランジスタセルとして２つの基本トランジスタセル４ａ、４ｂを有し、第２の増幅器１２に含まれる基本トランジスタセルとして２つの基本トランジスタセル４ｅ、４ｆを有する場合を例示している。
【００２４】
そして、第１の増幅器１１に含まれる２つの基本トランジスタセル４ａ、４ｂは、第１の入力端子１ａと第１の出力端子３ａとの間に、線路５ａ、５ｃを介して並列接続されている。同様に、第２の増幅器１２に含まれる２つの基本トランジスタセル４ｅ、４ｆは、第２の入力端子１ｂと第２の出力端子３ｂとの間に、線路５ｄ、５ｆを介して並列接続されている。
【００２５】
さらに、本実施の形態１における差動増幅器は、第１の増幅器１１に含まれる基本トランジスタセル４ａ、４ｂと、第２の増幅器１２に含まれる基本トランジスタセル４ｅ、４ｆとを交互に配列した点を特徴としている。より具体的には、図１に示すように、４つのトランジスタセルは、４ａ、４ｅ、４ｂ、４ｆの順に、交互に配列されている。
【００２６】
さらに、このように交互に配置された基本トランジスタセル４ａ、４ｅ、４ｂ、４ｆのそれぞれのソース電極（Ｓ）は、線路５ｇを介してソース端子２に接続されている。図１に示した従来の差動増幅器では、それぞれの基本トランジスタセルのソース電極（Ｓ）とソース端子２は、線路５ｇ以外に、線路５ｂ、５ｅ、仮想接地点６を介して接続されていた。これに対して図１に示した本実施の形態１の差動増幅器では、線路５ｇのみを介して、それぞれの基本トランジスタセルのソース電極（Ｓ）とソース端子２とが接続されている。
【００２７】
次に、図１の構成を有する差動増幅器の動作について説明する。第１の入力端子１ａと第２の入力端子１ｂには、それぞれ逆位相となる信号が入力される。そして、第１の入力端子１ａからの入力信号は、線路５ａを介してそれぞれの基本トランジスタセル４ａ、４ｂに分配され、増幅された後、線路５ｃを介して第１の出力端子３ａに出力される。
【００２８】
一方、第２の入力端子１ｂからの入力信号は、線路５ｄを介してそれぞれの基本トランジスタセル４ｅ、４ｆに分配され、増幅された後、線路５ｆを介して第２の出力端子３ｂに出力される。
【００２９】
ここで、第１の増幅器１１に含まれる基本トランジスタセル４ａ、４ｂと、第２の増幅器１２に含まれる基本トランジスタセル４ｅ、４ｆとは、交互に、すなわち、４つのトランジスタセルは、４ａ、４ｅ、４ｂ、４ｆの順に配列されている。この結果、隣り合う基本トランジスタセルは、逆位相で動作することとなる。
【００３０】
したがって、図１のように、１つにまとめられた複数の基本トランジスタセルにより構成された増幅器でも、差動増幅器として動作することができる。さらに、先の図６に示したような、第１の増幅器１１と第２の増幅器１２の２つの増幅器を別々に構成した場合と比較すると、図１に示した構成を有する差動増幅器は、ソース電極（Ｓ）同士が短い距離で接続される。
【００３１】
仮想接地点は、線路５ｇ上の各中点に形成され、この結果、ソース電極（Ｓ）から仮想接地点までの距離が短縮され、ソース電極（Ｓ）から仮想接地点までのインダクタンス成分による利得の低下を抑えることができる。
【００３２】
以上のように、実施の形態１によれば、互いに逆位相で動作する基本トランジスタセル同士が隣接するように配列して差動増幅器を構成することにより、基本トランジスタセルのソース電極から仮想接地点までの間隔をなくすことができる。この結果、利得の低下を抑え、かつ小型で高利得な差動増幅器を得ることができる。
【００３３】
なお、図１では、第１の増幅器および第２の増幅器に含まれる基本トランジスタセルの数がそれぞれ２つの場合について示しているが、本発明の差動増幅器の構成はこれに限定されるものではない。最小構成としては、第１の増幅器および第２の増幅器に含まれる基本トランジスタセルの数がそれぞれ１つずつであってもよく、同様の効果を得ることができる。また、第１の増幅器および第２の増幅器に含まれる基本トランジスタセルの数がそれぞれ３つ以上であってもよく、この場合にも同様の効果を得ることができる。
【００３４】
さらに、上述の説明においては、基本トランジスタセルとして電界効果トランジスタを用いた場合について示しているが、バイポーラトランジスタを用いてもよく、同様の効果を得ることができる。
【００３５】
実施の形態２．
本実施の形態２においては、先の実施の形態１における図１の構成を実現するための、より本来のレイアウトに近い構成の基本トランジスタセルについて説明する。図２は、本発明の実施の形態２における差動増幅器の本来のレイアウトに近い構成図である。図２において、図１と同一の符号は、同一の構成要素を示している。また、図２においては、先の図１に記載されていない構成要素として、電極用エアブリッジ７およびスルーホール８が記載されており、これらの機能、動作を中心に、以下に説明する。
【００３６】
図２に示した基本トランジスタセルは、２本のゲート電極（Ｇ）、１本のドレーン電極（Ｄ）、および２本のソース電極（Ｓ）で構成され、隣り合う基本トランジスタセルのソース電極（Ｓ）は、共有されている。また、ソース電極（Ｓ）同士は、電極用エアブリッジ７で接続されている。さらに、増幅器両端の基本トランジスタセルの外側のソース電極（Ｓ）は、スルーホール８によりグランドと接地されている。
【００３７】
図３は、本発明の実施の形態２における２つの基本トランジスタセル同士で構成した差動増幅器の本来のレイアウトに近い構成図である。この図３に示した構成の差動増幅器について、動作を説明する。隣り合う２つの基本トランジスタセルに逆位相となる信号が入力されると、仮想接地点は、ソース電極（Ｓ）上に生じることになる。
【００３８】
このため、ソース電極（Ｓ）同士を接続する電極用エアブリッジ７、およびソース電極（Ｓ）とグランドを接続するスルーホール８はあっても、ソース電極（Ｓ）と仮想接地点までの間に接続線路またはスルーホールはないことになる。
【００３９】
以上のように、実施の形態２によれば、互いに逆位相で動作する基本トランジスタセル同士が隣接するように配列して差動増幅器を構成し、電極用エアブリッジ及びスルーホールを用いてソース電極間を接続することにより、基本トランジスタセルのソース電極から仮想接地点までの間隔をなくすことができる。この結果、接続線路やスルーホールによるインダクタンス成分そのものをなくすことができ、利得の低下を抑え、かつ小型で高利得な差動増幅器を得ることができる。
【００４０】
なお、上述の説明においては、電極用エアブリッジでソース電極同士を接続し、増幅器両端のスルーホールでグランドと接地する場合について説明したが、本発明の差動増幅器は、このような構成に限定されるものではない。例えば、基本トランジスタセルごとにソース電極の直下にスルーホールを設けて接地して構成してもよく、同様の効果が得られる。すなわち、このような構成においては、ソース電極とグランドとの間のインダクタンス成分は、スルーホールによるもののみになるが、仮想接地点がソース電極上に形成されるため、そのインダクタンス成分による利得の低下を抑えることができる。
【００４１】
実施の形態３．
図４は、本発明の実施の形態３における差動増幅器の構成図である。先の実施の形態２における図２の構成と比較すると、本実施の形態３における図４の構成は、図４の左下および右上の２箇所に補正用エアブリッジ９ａ、９ｂをさらに備えている点が異なっている。
【００４２】
さらに、図４の構成において、第１の入力端子１ａおよび第２の入力端子１ｂからそれぞれのゲート電極（Ｇ）に至る入力経路と、第１の出力端子３ａおよび第２の出力端子３ｂからそれぞれのドレーン電極（Ｄ）に至る出力経路とは、マイクロストリップ線路で構成されている。その他の構成は、図２と同様であり、異なる構成である補正用エアブリッジ９ａ、９ｂの動作、機能を中心に説明する。
【００４３】
例えば、第２の入力端子１ｂから二股に分かれている経路の一方（図４における二股分岐の上側の経路に相当）は、第１の入力端子１ａとゲート電極（Ｇ）を結ぶ経路をまたいでいる。これに対して、第２の入力端子１ｂから二股に分かれている経路の他方（図４における二股分岐の下側の経路に相当）は、経路をまたいでいる部分がない代わりに、補正用エアブリッジ９ａが挿入されている。
【００４４】
そこで、補正用エアブリッジ９ａの働きにより、第２の入力端子１ｂから二股に分かれる入力経路のそれぞれの電気長を同一とすることができる。さらに、第２の入力端子１ｂから二股に分かれている入力経路と、第１の入力端子１ａから二股に分かれている入力経路のすべての入力経路の電気長を、線路５ａ、５ｄの設計により、同一とすることができる。
【００４５】
出力経路に対しても同様に、補正用エアブリッジ９ｂ、および線路５ｃ、５ｆの最適設計により、すべての出力経路の電気長を同一とすることができる。この結果、それぞれの通過位相が等価になることから、利得の低下を抑えることができる。
【００４６】
以上のように、実施の形態３によれば、マイクロストリップ線路で構成された入出力線路の経路の一部に補正用エアブリッジを挿入することにより、すべての入力経路の電気長を同一とし、かつすべての出力経路の電気長を同一とすることができる。これにより、それぞれの通過位相が等価になり、利得の低下を抑えた差動増幅器を実現できる。
【００４７】
実施の形態４．
上述の実施の形態１〜３では、第１の増幅器１１に含まれる基本トランジスタセルと第２の増幅器１２に含まれる基本トランジスタセルとを交互に配列した場合について説明した。本実施の形態４では、必ずしも交互に配列するのではなく、第１の増幅器１１に含まれる基本トランジスタセルと第２の増幅器１２に含まれる基本トランジスタセルとが互いに隣接する箇所を２箇所以上設けるように配列する場合について説明する。
【００４８】
図５は、本発明の実施の形態４における差動増幅器の構成図である。図５において、基本トランジスタセルは、１本のゲート電極（Ｇ）と１本のドレーン電極（Ｄ）および１本のソース電極（Ｓ）で構成され、隣り合う基本トランジスタセルのソース電極（Ｓ）は、共有されている。さらに、ソース電極（Ｓ）の直下には、スルーホール８ａが設けられており、基本トランジスタセルごとに接地されている。
【００４９】
このような図５の構成においては、第１の入力端子１ａに接続された２つの基本トランジスタセルが中央に並んでおり、その両側に第２の入力端子に接続された２つの基本トランジスタセルが配置されていることになる。すなわち、第１の増幅器１１に含まれる基本トランジスタセルと第２の増幅器１２に含まれる基本トランジスタセルとが隣接する箇所が２箇所あることとなる。
【００５０】
このように、第１の増幅器１１に含まれる基本トランジスタセルと第２の増幅器１２に含まれる基本トランジスタセルとが必ずしも交互に配列されていない場合にも、隣接する箇所が２箇所以上あることにより、先の実施の形態１〜３と同様の効果を得ることができる。
【００５１】
さらに、図５の構成においては、第１の増幅器の基本トランジスタセルと第２の増幅器の基本トランジスタセルとの間にのみソース電極（Ｓ）を設けることができ、例えば、先の図２に示したような最も外側のソース電極（Ｓ）をなくすことができる。この結果、外側のソース電極（Ｓ）がないことにより、インダクタンス成分による利得の低下が抑えられる効果を得ることもできる。
【００５２】
以上のように、実施の形態４によれば、第１の増幅器に含まれる基本トランジスタセルのソース電極、および第２の増幅器に含まれる基本トランジスタセルのソース電極を、隣接する基本トランジスタセルの間にのみ設けるとともに、それぞれのソース電極を、ソース電極直下のグランドとスルーホールを介して接続する構成とすることによっても、利得の低下を抑え、かつ小型で高利得な差動増幅器を得ることができる。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施の形態１における差動増幅器の構成図である。
【図２】本発明の実施の形態２における差動増幅器の本来のレイアウトに近い構成図である。
【図３】本発明の実施の形態２における２つの基本トランジスタセル同士で構成した差動増幅器の本来のレイアウトに近い構成図である。
【図４】本発明の実施の形態３における差動増幅器の構成図である。
【図５】本発明の実施の形態４における差動増幅器の構成図である。
【図６】従来の差動増幅器の構成図である
【図７】従来の差動増幅器において、第１の増幅器と第２の増幅器を、より本来のレイアウトに近い構成の基本トランジスタセルとして示した構成図である。
【符号の説明】
【００５４】
１ａ  第１の入力端子、１ｂ  第２の入力端子、２  ソース端子、３ａ  第１の出力端子、３ｂ  第２の出力端子、４ａ〜４ｈ  基本トランジスタセル、５ａ〜５ｇ  線路、６  仮想接地点、７  電極用エアブリッジ、８、８ａ  スルーホール、９ａ、９ｂ  補正用エアブリッジ、１１  第１の増幅器、１２  第２の増幅器。
【図１】
2008148099.tif 000003
【図２】
2008148099.tif 000004
【図３】
2008148099.tif 000005
【図４】
2008148099.tif 000006
【図５】
2008148099.tif 000007
【図６】
2008148099.tif 000008
【図７】
2008148099.tif 000009