(57)【要約】【課題】  帯電量評価素子に関し、瞬間的な電荷のバラツキの挙動を精度良く観測するのに適した帯電量評価素子を提供する。【解決手段】  少なくとも表面が絶縁性の基板１上に、一対の電極２，３と、一対の電極２，３間を結ぶ抵抗成分を持つ配線４と、少なくとも配線４上に形成された絶縁膜５と、一対の電極２，３及び絶縁膜５を覆う導電性薄膜６とからなる帯電量評価部を設ける。【選択図】          図１
2008170274.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも表面が絶縁性の基板上に、一対の電極と、前記一対の電極間を結ぶ抵抗成分を持つ配線と、少なくとも前記配線上に形成された絶縁膜と、前記一対の電極及び前記絶縁膜を覆う導電性薄膜とからなる帯電量評価部を有することを特徴とする帯電量評価素子。
【請求項２】
少なくとも表面が絶縁性の基板上に、一対の電極と、前記一対の電極間のギャップ配線と、少なくとも前記ギャップ配線上に形成された絶縁膜と、前記一対の電極及び前記絶縁膜を覆う導電性薄膜とからなる帯電量評価部を有することを特徴とする帯電量評価素子。
【請求項３】
少なくとも表面が絶縁性の基板上に、第１の一対の電極と、前記第１の一対の電極間を結ぶ抵抗成分を持つ配線と、少なくとも前記配線上に形成された絶縁膜と、前記第１の一対の電極及び前記絶縁膜を覆う導電性薄膜とからなる第１の帯電量評価部と、第２の一対の電極と、前記第２の一対の電極間のギャップ配線と、少なくとも前記ギャップ配線上に形成された絶縁膜と、前記第２の一対の電極及び前記絶縁膜を覆う導電性薄膜とからなる第２の帯電量評価部とを有することを特徴とする帯電量評価素子。
【請求項４】
上記導電性薄膜が、膜厚分布を有することを特徴とする請求項１乃至３のいずれか１項に記載の帯電量評価素子。
【請求項５】
上記帯電量評価部が、同一基板上に複数個形成されており、且つ、一体として使用されることを特徴とする請求項１乃至４のいずれか１項に記載の帯電量評価素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は帯電量評価素子に関するものであり、特に、磁気ディスクヘッド素子製造工程特有の瞬間的に発生する帯電による電荷のアンバランスを精度良く測定するための構成に特徴のある帯電量評価素子に関するものである。
【背景技術】
【０００２】
高密度化が進む磁気ディスクヘッドの製造工程では、静電気や電気的ストレスによって磁気ヘッドそのものが損傷を受け、このことが磁気ヘッドの小型化に伴って歩留まり低下の主要因の一つとなっている。
【０００３】
このような問題を解決するために、例えば、積層された導電層と電極と間の絶縁層が受けるダメージを評価する素子構造が提案されている（例えば、特許文献１参照）。
【０００４】
また、アンテナとなる上部電極と下部電極との間に発生する電位差により層間絶縁膜が破壊を起こすことでダメージを評価する素子構造も提案されている（例えば、特許文献２参照）。
【０００５】
或いは、ヒューズ形状を用いたチャージ量評価基板構造も提案されている（例えば、特許文献３参照）。
【特許文献１】特開２００１−３４９８６９号公報
【特許文献２】特開２００４−２５３６１０号公報
【特許文献３】特開２００６−０１３１４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
また、本発明者も、磁気ディスクの磁気ヘッド素子の製造過程において発生する、磁気ヘッド素子の損傷の原因となる帯電の発生を検出するための帯電量評価素子を提案している（必要ならば、特願２００５−３０７７３８参照）。
【０００７】
この本発明者の提案により、実素子で起きている現象を捉えることによりウェーハ工程において静電気や電気的ストレスに起因する素子の損傷を定量的に評価し、ＭＲヘッドを高歩留まりで生産するための指針を得ることを可能としてきた。
【０００８】
ところが、磁気ディスクヘッド素子製造工程では、一様に形成されている導電性膜が孤立したパターン形状に加工される過程で、不良を発生させる問題が明らかになってきている。
【０００９】
一方、上述の本発明者の提案も含めて従来の手法は、装置の定常状態を評価することを目的に考案されており、このような磁気ディスクヘッド素子製造工程特有の瞬間的に発生する電荷のアンバランスを測定するには十分とは言えない問題があった。
【００１０】
言い換えれば、定常状態を観測するためには従来の方法でも問題はないが、一様に形成された導電性膜がイオンミリング等のイオンやプラズマを伴う加工工程の進行に伴って孤立する瞬間などの瞬間的な挙動を観測する場合に適した帯電量評価素子構造が必要となり、これまでに提案されている装置の定常状態を測定する手法とは異なる手法が必要とされている。
【００１１】
したがって、本発明は、瞬間的な電荷のバラツキの挙動を精度良く観測するのに適した帯電量評価素子を提供することを目的とする。
【課題を解決するための手段】
【００１２】
図１は本発明の原理的構成図であり、ここで図１を参照して、本発明における課題を解決するための手段を説明する。
図１参照
上記の課題を解決するために、本発明は、帯電量評価素子において、少なくとも表面が絶縁性の基板１上に、一対の電極２，３と、一対の電極２，３間を結ぶ抵抗成分を持つ配線４と、少なくとも配線４上に形成された絶縁膜５と、一対の電極２，３及び絶縁膜５を覆う導電性薄膜６とからなる帯電量評価部を有することを特徴とする。
【００１３】
このような構成により、イオンやプラズマを伴う加工工程の進行に伴って導電性膜が孤立する瞬間などの瞬間的な挙動を、一対の電極２，３及び絶縁膜５を覆う導電性薄膜６にエッチング工程に置き換えることによって、電荷のアンバランスを精度良く測定することができる。
【００１４】
或いは、少なくとも表面が絶縁性の基板１上に、一対の電極２，３と、一対の電極２，３間のギャップ配線と、少なくともギャップ配線上に形成された絶縁膜５と、一対の電極２，３及び絶縁膜５を覆う導電性薄膜６とからなる帯電量評価部を有するように構成しても良く、それによって、帯電に伴う絶縁破壊を精度良く測定することができる。
【００１５】
或いは、第１の一対の電極２，３と、第１の一対の電極２，３間を結ぶ抵抗成分を持つ配線４と、少なくとも配線４上に形成された絶縁膜５と、第１の一対の電極２，３及び絶縁膜５を覆う導電性薄膜６とからなる第１の帯電量評価部と、第２の一対の電極２，３と、第２の一対の電極２，３間のギャップ配線と、少なくともギャップ配線上に形成された絶縁膜５と、第２の一対の電極２，３及び絶縁膜５を覆う導電性薄膜６とからなる第２の帯電量評価部の２種類の帯電量評価部を一緒に設けても良く、それによって、帯電に起因する過大電流による破壊と帯電に伴う絶縁破壊の両方を同時に精度良く測定することができる。
【００１６】
この場合、帯電の状態を測定するためには導電性薄膜６が短絡していることが望ましく、そのためには、導電性薄膜６が基板１の外部と電気的に導通する外部導通機構７を設ければ良い。
【００１７】
また、導電性薄膜６が膜厚分布、例えば、一方向性の分布や同心円状の分布、或いは、ステップ的な段差のような膜厚分布を有することが望ましく、それによって、製造装置の局所的な加工バラツキを推定して、製造装置の調整にフィードバックすることによって、製造歩留りを向上することができる。
【００１８】
また、帯電量評価部を同一基板１上に複数個形成することが望ましく、それによって、製造装置の局所的な加工バラツキを推定することができる。
【００１９】
また、帯電による電流量或いはギャップ配線間の電圧をリアルタイムに測定することはできないので、複数個の帯電量評価部を構成する少なくとも一つの帯電量評価部の一対の電極２，３間隔、一対の電極２，３の寸法、配線４の抵抗値、ギャップ配線のギャップ間隔、ギャップ配線のサイズ、或いは、配線４またはギャップ配線上に形成された絶縁膜５の寸法の少なくとも一つが、他の帯電量評価部と異なるように構成することによって、素子強度やアンバランス発生時間、電荷流入量をパラメータとして変化させることができるため、装置や条件に応じた危険領域の評価を行うことが可能となる。
【発明の効果】
【００２０】
本発明によれば、電子デバイスの製造工程、特に、磁気ディスクヘッド素子製造工程特有の一様に形成されている導電性膜が孤立パターン形状に加工される瞬間に発生する電荷のアンバランスを検出することができるため、プロセス条件のフィードバックを短期間で行うことができ、ひいては、大幅なコスト削減が可能となる。
【発明を実施するための最良の形態】
【００２１】
本発明は、第１の一対の電極と、第１の一対の電極間を結ぶ抵抗成分を持つ配線と、少なくとも配線上に形成された絶縁膜と、第１の一対の電極及び絶縁膜を覆う導電性薄膜、特に、一方向性の膜厚に分布を有する導電性薄膜とからなる第１の帯電量評価部と、第２の一対の電極と、第２の一対の電極間のギャップ配線と、少なくともギャップ配線上に形成された絶縁膜と、第２の一対の電極及び絶縁膜を覆う導電性薄膜、特に、一方向性の膜厚に分布を有する導電性薄膜とからなる第２の帯電量評価部の少なくとも一方を、望ましくは、複数個の帯電量評価部を構成する少なくとも一つの帯電量評価部の一対の電極間隔、一対の電極の寸法、配線の抵抗値、ギャップ配線のギャップ間隔、ギャップ配線のサイズ、或いは、配線上に形成された絶縁膜の寸法の少なくとも一つが、他の帯電量評価部と異なるように構成するものである。
【実施例１】
【００２２】
ここで、図２乃至図６を参照して、本発明の実施例１の帯電量評価素子を説明するが、まず、図２乃至図４を参照して、本発明の実施例１の帯電量評価素子の製造工程を説明する。
図２参照  
まず、シリコン基板１１の表面に形成した熱酸化膜１２上に、例えば、蒸着法を用いて厚さが、例えば、３０ｎｍのＡｌ膜を堆積させたのち、レジストを用いてヒューズパターン状マスク（図示は省略）を形成し、次いで、塩素系ガスを用いたドライエッチングにてＡｌ膜をエッチングすることによって、例えば、幅が０．８μｍで、長さが５．０μｍの幅細部を有するヒューズパターン１３を形成する
【００２３】
次いで、ヒューズパターン状マスクを除去したのち、新たに電極パッドリフトオフ用のレジストパターン（図示は省略）を形成し、次いで、例えば、蒸着法を用いて下地材料として厚さが、例えば、１０ｎｍのＴｉ膜１６と電極パッド材料として厚さが、例えば、３００ｎｍのＡｕ膜１７を順次堆積させたのち、レジストパターンを除去することによって幅が３００μｍで、長さが３００μｍの電極パッド１４，１５を形成する。
【００２４】
図３参照  
次いで、例えば、ＣＶＤ法を用いて電極パッド１４，１５を完全に埋め込むように厚いＳｉＯ2 膜１８を堆積させたのち、ＣＭＰ（化学機械研磨）法によって電極パッド１４，１５の表面が露出するまで研磨することによってＳｉＯ2 膜１８を平坦化する。
【００２５】
次いで、再び、リフトオフ用マスク（図示は省略）を設けたのち、スパッタ法を用いて全面に厚さが、例えば、１００ｎｍのＳｉＯ2 膜を堆積させ、次いで、リフトオフ用マスクを除去することによって、例えば、幅が５００μｍで、長さが１０μｍのＳｉＯ2 膜パターン１９を形成する。
【００２６】
図４参照  
最後に、例えば、傾斜蒸着法を用いてウェーハ全面にＡｌ膜２０を成膜する。
この時、蒸着時には自公転を停止し、角度および距離を調整することでＡｌ膜２０に５％以下の一方向性の膜厚分布を形成することによって、本発明の実施例１の帯電量評価素子の基本構造が完成する。
【００２７】
図５参照  
図５は、本発明の実施例１の帯電評価素子をウェーハ上に配置した場合の概念的平面図であり、実際には、１０００個以上の帯電評価素子が４インチウェーハ上に配置された状態となる。
【００２８】
次に、図６を参照して、本発明の実施例１の帯電量評価素子の動作原理を説明する。
図６参照  
まず、上述の帯電量評価素子をウェーハ保持具の保持・固定してプラズマエッチング系装置に投入する。
この時、ウェーハ保持具の導電性を有する把持爪部がＡｌ膜２０に接触した状態となり、この把持爪部を接地しておくことによって、一対の電極パッド１４，１５はＡｌ膜２０を介して接地された状態となる。
【００２９】
この投入初期状態においては、一対の電極パッド１４，１５はＡｌ膜２０で覆われているので、プラズマエッチングに伴う電荷は全てＡｌ膜２０を介して接地に流れるとともに、ヒューズパターン１３は表面のＡｌ膜２０と比べて抵抗が大きいため、ヒューズパターン１３への電荷の移動は発生しないため、一対の電極パッド１４，１５の電位差ΔＶは、  ΔＶ＝Ｖ1 −Ｖ2 ＝０
となり、一対の電極パッド１４，１５間に流れる電流ｉは、ｉ＝０となる。
【００３０】
次いで、エッチングが進行すると、Ａｌ膜２０が徐々にエッチングされるが、Ａｌ膜は、数％程度、例えば、５％程度の一方向性の膜厚分布を有しているので、膜厚の薄い部分から、ＳｉＯ2 膜パターン１９や一方の電極パッド１４が露出する。
【００３１】
この時、Ａｌ膜２０に照射されたイオンに起因する電荷は電流ｉ2 として接地に流れるが、露出した電極パッド１４に照射されたイオンに起因する電荷は電流ｉ1 としてヒューズパターン１３を流れ、最終的にはＡｌ膜２０を介して接地に流れる。
この時の一対の電極パッド１４，１５の電位差ΔＶは、
ΔＶ＝Ｖ1 −Ｖ2 ≒Ｖ1 ＝ｉ1 ×ｒ1 
となる。
この状態において、急激に大きな電荷の移動が発生するため、ヒューズパターン１３が溶断されることになる。
【００３２】
さらに、Ａｌ膜２０のエッチングが進行して他方の電極パッド１５が完全に露出した状態においては、Ａｌ膜２０に照射されたイオンに起因する電荷は電流ｉ3 として接地に流れるが、露出した電極パッド１４，１５に照射されたイオンに起因する電荷は電極パッド１４，１５がＡｌ膜２０から孤立する形となり素子全体が接地から切り離されるため、電荷の移動も停止する。
【００３３】
この時、電極パッド１４，１５に照射されたイオンに起因する電荷により電極パッド１４，１５は帯電し、それぞれの電位はＶ1 ，Ｖ2 となるが、電荷のバランスが崩れると、一方の電極パッド１４（１５）から他方の電極パッド１５（１４）に流れてΔＶ＝Ｖ1 −Ｖ2 ＝０の状態を保とうとするが、ある瞬間から急激に大きな電荷の移動が発生するとヒューズパターン１３が溶断されることになる。
【００３４】
この場合のある瞬間から急激に大きな電荷の移動の発生は、短時間で移動が終了する点は実素子と同等の挙動を示すものであるので、このヒューズパターン１３の溶断・非溶断を測定することによって、瞬間的に発生する電荷のアンバランスによる帯電量を評価することができる。
【００３５】
なお、ヒューズパターン１３を流れる時間は、両電極パッド１４，１５間の間隔や、ＳｉＯ2 膜パターン１９の長さ、表面のＡｌ膜２０の膜厚分布、そしてＡｌ膜２０のエッチングレートによって決まり、流れる電流量は電極パッド１４，１５寸法や製造装置がウェーハに対して注入する電荷量によって決まる。
【００３６】
したがって、本発明の実施例１の帯電量評価素子を用いることによって、実際の磁気ヘッド製造工程で発生する電荷の急激な移動に伴う現象を検出することができ、装置の状態を管理したり、素子そのものの構造を変更するための指針を得ることができる。
【００３７】
例えば、Ａｌ膜２０の厚さを平均１００ｎｍ、４インチウェーハ面内分布を±５％と設定し、ＳｉＯ2 膜パターン１９の長さ、即ち、左右両端の電極間距離を１０μｍ、投入装置のエッチングレートを０．１μｍ／分とした場合、図４に示すような電荷のアンバランスが生じる時間帯は６ｍ秒程度となり、電極間距離や膜厚分布を制御することで、所望の時間パラメータを作り出すことが可能となる。
【実施例２】
【００３８】
次に、図７を参照して、本発明の実施例２の帯電量評価素子を説明するが、この実施例２の帯電量評価素子は、異なった特性を有する帯電量評価要素を複数設けたもので、基本的製造工程は上記の実施例１と全く同様であるので、最終的な平面構造のみを示す。
図７参照  
図７は、本発明の実施例２の帯電量評価素子の概略的平面図であり、ヒューズ型帯電量評価要素（ａ）〜（ｃ）は、左右の電極パッド１４，１５のサイズを変更することで、いわゆるアンテナ比をそれぞれ１：４、１：２，１：１と変更し感度を変化させている。
【００３９】
また、ヒューズ型帯電量評価要素（ｃ）〜（ｅ）は、ヒューズ幅をそれぞれ０．８μｍ，１．０μｍ，０．６μｍと変更し、感度を変化させており、さらに、ヒューズ型帯電量評価要素（ｂ），（ｆ）、（ｇ）は、左右の電極パッド１４，１５間の実効的距離をＳｉＯ2 膜パターン１９のサイズを変更して、電荷のアンバランスが生じる時間を変更している。
【００４０】
この様に、本発明の実施例２においては、異なった特性を有する帯電量評価要素を複数設けて一つの帯電量評価素子としているので、破壊された帯電量評価要素のアンテナ比、ヒューズ幅或いは電極間隔を調べることによって、破壊が発生した時の状況を破壊−非破壊の２段階ではなく、多段階で評価することができる。
なお、この実施例２においても、実施例１と同様に、この異なった特性を有する帯電量評価要素を複数設けた帯電量評価素子を４インチウェーハ当たり１０００個以上配置して、エッチング装置等の装置パフォーマンスを評価するものである。
【実施例３】
【００４１】
次に、図８を参照して、本発明の実施例３の帯電量評価素子を説明するが、この実施例３の帯電量評価素子は、平坦化のためのＳｉＯ2 膜を省いたものであるが、基本的製造方法は上記の実施例１と同様であるので、最終的な構造のみを示す。
図８参照  
図８は、本発明の実施例３の帯電量評価素子の概略的構成説明図であり、まず、シリコン基板１１の表面に形成した熱酸化膜１２上に、例えば、蒸着法を用いて厚さが、例えば、３０ｎｍのＡｌ膜を堆積させたのち、レジストを用いてヒューズパターン状マスク（図示は省略）を形成し、次いで、塩素系ガスを用いたドライエッチングにてＡｌ膜をエッチングすることによって、例えば、幅が０．８μｍで、長さが５．０μｍの幅細部を有するヒューズパターン１３を形成する
【００４２】
次いで、ヒューズパターン状マスクを除去したのち、新たに電極パッドリフトオフ用のレジストパターン（図示は省略）を形成し、次いで、例えば、蒸着法を用いて下地材料として厚さが、例えば、１０ｎｍのＴｉ膜１６と電極パッド材料として厚さが、例えば、３００ｎｍのＡｕ膜１７を順次堆積させたのち、レジストパターンを除去することによって幅が３００μｍで、長さが３００μｍの電極パッド１４，１５を形成する。
【００４３】
次いで、再び、リフトオフ用マスク（図示は省略）を設けたのち、スパッタ法を用いて全面に厚さが、例えば、１００ｎｍのＳｉＯ2 膜を堆積させ、次いで、リフトオフ用マスクを除去することによって、例えば、幅が５００μｍで、長さが１０μｍのＳｉＯ2 膜パターン２１を形成する。
【００４４】
最後に、例えば、傾斜蒸着法を用いてウェーハ全面にＡｌ膜２２を成膜する。
この時、蒸着時には自公転を停止し、角度および距離を調整することでＡｌ膜２２に５％以下の一方向性の膜厚分布を形成することによって、本発明の実施例３の帯電量評価素子の基本構造が完成する。
【００４５】
この実施例３においては、平坦化のためのＳｉＯ2 膜の成膜工程及び研磨工程が不要になるので、製造工程が簡素化される。
なお、エッチングの進行に伴う電極パッド１４，１５の露出状況は、実施例１と基本的に同様であるので、同程度の精度の測定・評価が可能になる。
また、上記の実施例２と同様に、アンテナ比、ヒューズ幅或いは電極間隔が異なる複数の帯電量評価要素を設けて一つの帯電量評価素子としても良いものである。
【実施例４】
【００４６】
次に、図９を参照して本発明の実施例４の帯電量評価素子を説明するが、ヒューズ型をギャップ型の素子に変更しただけで、基本的製造工程は上記の実施例１と同様であるので最終的な構造のみを示す。
図９参照  
図９は、本発明の実施例４の帯電量評価素子の概略的構成説明図であり、まず、シリコン基板３１の表面に形成した熱酸化膜３２上に、例えば、蒸着法を用いて厚さが、例えば、３０ｎｍのＡｌ膜を堆積させたのち、レジストを用いてギャップ配線状マスク（図示は省略）を形成し、次いで、塩素系ガスを用いたドライエッチングにてＡｌ膜をエッチングすることによって、例えば、先端部の幅が１．０μｍで、ギャップ長さが１．５μｍのギャップ配線２３，２４を形成する
【００４７】
次いで、ギャップ配線状マスクを除去したのち、新たに電極パッドリフトオフ用のレジストパターン（図示は省略）を形成し、次いで、例えば、蒸着法を用いて下地材料として厚さが、例えば、１０ｎｍのＴｉ膜３７と電極パッド材料として厚さが、例えば、３００ｎｍのＡｕ膜３８を順次堆積させたのち、レジストパターンを除去することによって幅が３００μｍで、長さが３００μｍの電極パッド３５，３６を形成する。
【００４８】
次いで、例えば、ＣＶＤ法を用いて電極パッド３５，３６を完全に埋め込むように厚いＳｉＯ2 膜３９を堆積させたのち、ＣＭＰ（化学機械研磨）法によって電極パッド３５，３６の表面が露出するまで研磨することによってＳｉＯ2 膜３９を平坦化する。
【００４９】
次いで、再び、リフトオフ用マスク（図示は省略）を設けたのち、スパッタ法を用いて全面に厚さが、例えば、１００ｎｍのＳｉＯ2 膜を堆積させ、次いで、リフトオフ用マスクを除去することによって、例えば、幅が５００μｍで、長さが１０μｍのＳｉＯ2 膜パターン４０を形成する。
【００５０】
最後に、例えば、傾斜蒸着法を用いてウェーハ全面にＡｌ膜４１を成膜する。
この時、蒸着時には自公転を停止し、角度および距離を調整することでＡｌ膜４１に５％以下の一方向性の膜厚分布を形成することによって、本発明の実施例４の帯電量評価素子の基本構造が完成する。
【００５１】
この実施例４の帯電量評価素子の動作原理は帯電により電流が流れる代わりに絶縁破壊が生ずることを利用するものである。
まず、上述の帯電量評価素子をウェーハ保持具の保持・固定してプラズマエッチング系装置に投入した投入初期状態においては、一対の電極パッド３５，３６はＡｌ膜４１で覆われているので、プラズマエッチングに伴う電荷は全てＡｌ膜４１を介して接地に流れる。
【００５２】
次いで、エッチングが進行すると、Ａｌ膜４１が徐々にエッチングされるが、Ａｌ膜４１は、数％程度、例えば、５％程度の一方向性の膜厚分布を有しているので、膜厚の薄い部分から、ＳｉＯ2 膜パターン４０や一方の電極パッド３５が露出する。
【００５３】
この時、Ａｌ膜４１に照射されたイオンに起因する電荷は電流として接地に流れるが、露出した電極パッド３５に照射されたイオンに起因する電荷はギャップ配線３３，３４を介して流れないので蓄積されることになる。
この時、ギャップ配線３３，３４の絶縁破壊耐圧を超えるとギャップ配線３３，３４で放電が発生して絶縁破壊が生ずることになる。
【００５４】
さらに、Ａｌ膜４１のエッチングが進行しすると、電極パッド３６も露出し、電荷の移動が停止し、電極パッド３５，３６の電位差は定常状態となる。
【００５５】
このように、本発明の実施例４においては、ギャップ型の帯電量評価素子としているので、プラズマエッチング工程或いはイオンミリング工程に伴う素子の絶縁破壊を精度良く評価することができる。
【００５６】
また、この場合も上記の実施例２と同様に、アンテナ比、ギャップ間隔或いは電極間隔が異なる複数の帯電量評価要素を設けて一つの帯電量評価素子としても良いものであり、また、上記の実施例３のように、平坦化のためのＳｉＯ2 膜を省略しても良いものである。
【実施例５】
【００５７】
次に、図１０を参照して本発明の実施例５の帯電量評価素子を説明するが、この実施例５の帯電量評価素子はヒューズ型の帯電量評価素子とギャップ型の帯電量評価素子を一緒に設けただけで、基本的製造工程は上記の実施例１と同様であるので最終的な構造のみを示す。
図１０参照  
図１０は、本発明の実施例５の帯電量評価素子の概略的平面図であり、上述の実施例２に示したヒューズ型の帯電量評価素子と上述の実施例４のギャップ型の帯電量評価素子をアンテナ比、ヒューズ幅或いは電極間隔が異なる複数の帯電量評価要素としたものを併設したものである。
なお、ここでは、レイアウトを分かりやすくするため、Ａｌ膜を除去した状態を図示している。
【００５８】
この場合のヒューズ型の帯電量評価要素は上述の実施例２と全く同じであり、一方、ギャップ型の帯電量評価要素については、帯電量評価要素（ｈ）〜（ｊ）は、アンテナ比をそれぞれ１：４，１：２，１：１に変更し感度を変化させている。
【００５９】
また、帯電量評価要素（ｊ）〜（ｌ）は、ギャップ間隔をそれぞれ１．５μｍ、２．０μｍ、１．０μｍと変更して感度を変化させている。
さらに、帯電量評価要素（ｉ），（ｍ），（ｎ）も電極パッド間距離を変更して時間パラメータを変更している。
【００６０】
このように、ヒューズ型の帯電量評価素子とギャップ型の帯電量評価素子を併設するとともに、素子寸法や形状をそれぞれ変化させることで感度調節が可能となるとともに、素子に対して電荷のアンバランスが生じる時間パラメータを変更でき、様々な状況下における、基板に与えるダメージの大きさの測定が可能となる。
【００６１】
また、この場合も、これらを１組とし、ウェーハ上に４インチウェーハ換算で１０００個以上配置するものであり、ウェーハ面内での導電体パターンが孤立した時点における電荷のアンバランスに起因する過大電流或いは絶縁破壊による不良発生分布を観測することが可能となる。
【００６２】
以上、本発明の各実施例を説明したが、本発明は各実施例に示した構成、条件、数値に限られるものではなく、各種の変更が可能であり、例えば、上記の各実施例においては、導電性薄膜となるＡｌ膜に傾斜蒸着法により膜厚分布を形成しているが、Ａｌ膜を均一な厚さに成膜したのち、多段階、例えば、２段階のエッチング工程により各帯電量評価要素毎にステップ状に膜厚が変化する膜厚分布を形成しても良いものである。
【００６３】
或いは、一方向性の膜厚分布だけでなく、他の膜厚分布の場合にも適用されるものであるので、図１１を参照して説明する。
図１１参照  
図１１は、各種の膜厚分布の一例を示したものであり、上段図は通常の一方向性の膜厚分布を示しており、中段図は同心円状の膜厚分布を示しており、下段図は各帯電量評価要素毎に１周期の凹凸によるステップ状の膜厚膜厚分布を設けた例を示している。
なお、ステップ状の膜厚分布を設けた場合には、各帯電量評価要素上に設けた導電体薄膜を短絡するための配線部材を設ける必要がある。
【００６４】
また、上記の各実施例においては、導電体材料を蒸着法により堆積しているが、蒸着法に限られるものではなく、スパッタリング法等の他の成膜法を用いても良いものであり、また、電極パッドやＳｉＯ2 膜パターンをリフトオフ法により形成しているが、リフトオフ法に限られるものではなく、通常のフォトリソグラフィー工程を利用してパターンを形成しても良いものである。
【００６５】
また、上記の各実施例においては、基板として、表面にＳｉＯ2 膜を設けたシリコン基板を用いているが、このような基板に限られるものではなく、少なくとも表面が絶縁性であれば良く、例えば、表面にＡｌ2 Ｏ3 膜等の絶縁膜を設けたＡｌ2 Ｏ3 −ＴｉＣ基板を用いても良いし、さらには、ガラス基板等の絶縁基板を用いても良いものである。
【００６６】
ここで、再び図１を参照して、改めて、本発明の詳細な特徴を説明する。
再び、図１参照  
（付記１）  少なくとも表面が絶縁性の基板１上に、一対の電極２，３と、前記一対の電極２，３間を結ぶ抵抗成分を持つ配線４と、少なくとも前記配線４上に形成された絶縁膜５と、前記一対の電極２，３及び前記絶縁膜５を覆う導電性薄膜６とからなる帯電量評価部を有することを特徴とする帯電量評価素子。
（付記２）  少なくとも表面が絶縁性の基板１上に、一対の電極２，３と、前記一対の電極２，３間のギャップ配線と、少なくとも前記ギャップ配線上に形成された絶縁膜５と、前記一対の電極２，３及び前記絶縁膜５を覆う導電性薄膜６とからなる帯電量評価部を有することを特徴とする帯電量評価素子。
（付記３）  少なくとも表面が絶縁性の基板１上に、第１の一対の電極２，３と、前記第１の一対の電極２，３間を結ぶ抵抗成分を持つ配線４と、少なくとも前記配線４上に形成された絶縁膜５と、前記第１の一対の電極２，３及び前記絶縁膜５を覆う導電性薄膜６とからなる第１の帯電量評価部と、第２の一対の電極２，３と、前記第２の一対の電極２，３間のギャップ配線と、少なくとも前記ギャップ配線上に形成された絶縁膜５と、前記第２の一対の電極２，３及び前記絶縁膜５を覆う導電性薄膜６とからなる第２の帯電量評価部とを有することを特徴とする帯電量評価素子。
（付記４）  上記一対の電極２，３の一方が、上記基板１の外部と電気的に導通する外部導通機構７を有することを特徴とする付記１乃至３のいずれか１に記載の帯電量評価素子。                                                                              （付記５）  上記導電性薄膜６が、膜厚分布を有することを特徴とする付記１乃至４のいずれか１に記載の帯電量評価素子。
（付記６）  上記帯電量評価部が、同一基板１上に複数個形成されており、且つ、一体として使用されることを特徴とする付記１乃至５のいずれか１に記載の帯電量評価素子。
（付記７）  上記の複数個の帯電量評価部を構成する少なくとも帯電量評価部の一対の電極２，３間隔、前記一対の電極２，３の寸法、上記配線４の抵抗値、上記ギャップ配線のギャップ間隔、前記ギャップ配線のサイズ、或いは、前記配線４またはギャップ配線上に形成された絶縁膜５の寸法の少なくとも一つが、他の帯電量評価部と異なっていることを特徴とする付記６記載の帯電量評価素子。
【産業上の利用可能性】
【００６７】
本発明の活用例としては、磁気ディスクヘッド素子製造工程におけるイオンミリング工程或いはプラズマエッチング工程における帯電量の評価が典型的なものであるが、磁気ディスクヘッド素子製造工程に限られるものではなく、半導体集積回路装置の製造工程、光偏向装置等の強誘電体デバイスの製造工程、或いは、超伝導デバイスの製造工程等の各種の電子デバイスの製造工程における帯電量の評価にも適用されるものである。
【図面の簡単な説明】
【００６８】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の実施例１の帯電量評価素子の途中までの製造工程の説明図である。
【図３】本発明の実施例１の帯電量評価素子の図２以降の途中までの製造工程の説明図である。
【図４】本発明の実施例１の帯電量評価素子の図３以降の製造工程の説明図である。
【図５】本発明の実施例１の帯電評価素子をウェーハ上に配置した場合の概念的平面図である。
【図６】本発明の実施例１の帯電量評価素子の動作原理の説明図である。
【図７】本発明の実施例２の帯電量評価素子の概略的平面図である。
【図８】本発明の実施例３の帯電量評価素子の概略的構成説明図である。
【図９】本発明の実施例４の帯電量評価素子の概略的構成説明図である。
【図１０】本発明の実施例５の帯電量評価素子の概略的平面図である。
【図１１】各種の膜厚分布の説明図である。
【符号の説明】
【００６９】
１  基板
２  電極
３  電極
４  配線
５  絶縁膜
６  導電性薄膜
７  外部導通機構
１１  シリコン基板
１２  熱酸化膜
１３  ヒューズパターン
１４  電極パッド
１５  電極パッド
１６  Ｔｉ膜
１７  Ａｕ膜
１８  ＳｉＯ2 膜
１９  ＳｉＯ2 膜パターン
２０  Ａｌ膜
２１  ＳｉＯ2 膜パターン
２２  Ａｌ膜
３１  シリコン基板
３２  熱酸化膜
３３  ギャップ配線
３４  ギャップ配線
３５  電極パッド
３６  電極パッド
３７  Ｔｉ膜
３８  Ａｕ膜
３９  ＳｉＯ2 膜
４０  ＳｉＯ2 膜パターン
４１  Ａｌ膜
【図１】
2008170274.tif 000003
【図２】
2008170274.tif 000004
【図３】
2008170274.tif 000005
【図４】
2008170274.tif 000006
【図５】
2008170274.tif 000007
【図６】
2008170274.tif 000008
【図７】
2008170274.tif 000009
【図８】
2008170274.tif 000010
【図９】
2008170274.tif 000011
【図１０】
2008170274.tif 000012
【図１１】
2008170274.tif 000013