(57)【要約】【課題】表示パネル駆動装置及びこれを備える表示装置に関し、出力映像の水平ズーム機能を実現するための新たな手法を提案する。【解決手段】水平同期信号と同期したパルス信号を生成する水平同期回路と、前記パルス信号と位相比較信号との位相比較を行う位相比較回路と、前記位相比較の比較結果に基づいて、クロック信号の周波数を制御するための周波数制御信号を生成する周波数制御回路と、前記水平同期信号と同期した、前記クロック信号の周波数を変調するための周波数変調信号を生成する変調信号生成回路と、前記周波数制御信号に前記周波数変調信号を加算する変調信号加算回路と、前記周波数変調信号が加算された前記周波数制御信号に応じて前記クロック信号を発振する発振器と、前記クロック信号を分周して前記位相比較信号を生成する分周回路とを備えることを特徴とする表示パネル駆動装置。【選択図】図１
2008287094.tif 000002
【特許請求の範囲】
【請求項１】
水平同期信号と同期したパルス信号を生成する水平同期回路と、
前記パルス信号と位相比較信号との位相比較を行う位相比較回路と、
前記位相比較の比較結果に基づいて、クロック信号の周波数を制御するための周波数制御信号を生成する周波数制御回路と、
前記水平同期信号と同期した、前記クロック信号の周波数を変調するための周波数変調信号を生成する変調信号生成回路と、
前記周波数制御信号に前記周波数変調信号を加算する変調信号加算回路と、
前記周波数変調信号が加算された前記周波数制御信号に応じて前記クロック信号を発振する発振器と、
前記クロック信号を分周して前記位相比較信号を生成する分周回路とを備えることを特徴とする表示パネル駆動装置。
【請求項２】
前記周波数変調信号の映像期間における波形は、前記映像期間の中心に対して左右対称であることを特徴とする請求項１に記載の表示パネル駆動装置。
【請求項３】
前記周波数制御信号は、前記位相比較の比較結果に相当する電圧と基準電圧との電圧差に基づいて生成され、
前記周波数変調信号の非位相比較期間における波形は、前記基準電圧よりも上の部分の面積と前記基準電圧よりも下の部分の面積とが等しいような波形であることを特徴とする請求項１又は２に記載の表示パネル駆動装置。
【請求項４】
前記周波数変調信号をフィルタリングするための低域通過フィルタを備え、
前記変調信号加算回路は、前記周波数変調信号を、前記低域通過フィルタを介して前記周波数制御信号に加算することを特徴とする請求項１乃至３のいずれか１項に記載の表示パネル駆動装置。
【請求項５】
水平同期信号と同期したパルス信号を生成する水平同期回路と、
前記パルス信号と位相比較信号との位相比較を行う位相比較回路と、
前記位相比較の比較結果に基づいて、クロック信号の周波数を制御するための周波数制御信号を生成する周波数制御回路と、
前記水平同期信号と同期した、前記クロック信号の周波数を変調するための周波数変調信号を生成する変調信号生成回路と、
前記周波数制御信号に前記周波数変調信号を加算する変調信号加算回路と、
前記周波数変調信号が加算された前記周波数制御信号に応じて前記クロック信号を発振する発振器と、
前記クロック信号を分周して前記位相比較信号を生成する分周回路と、
前記クロック信号を利用してサンプリングクロック信号を生成するサンプリングクロック生成回路と、
前記サンプリングクロック信号に同期して画面表示を行う表示パネルとを備えることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示パネル駆動装置及び表示装置に関する。
【背景技術】
【０００２】
液晶パネルの駆動方式の例として、アナログパネル駆動が挙げられる。アナログパネル駆動では、サンプリングクロックにより映像信号をサンプリングし、サンプリングされた映像を液晶パネルに出力する。映像信号には例えば、Ｒ信号、Ｇ信号、Ｂ信号等の原色信号と、水平同期信号、垂直同期信号等の同期信号とが含まれる。サンプリングの際、サンプリングポイントを等間隔にとり、サンプリング数をパネル画素数と同じにすれば、サンプリングされた映像が水平方向に対して等倍で出力される。
【０００３】
この際、サンプリング数は変えずに、サンプリングポイント間の間隔を領域毎に変える事で、出力映像を水平方向に対して領域毎に圧縮・伸張する事ができる。例えば、サンプリングポイントが密にとられた領域では、映像信号が小刻みにサンプリングされるため、出力映像が水平方向に対して伸張され、サンプリングポイントが疎にとられた領域では、映像信号が大刻みにサンプリングされるため、出力映像が水平方向に対して圧縮される。アナログパネル駆動では、このような原理により、出力映像の水平ズーム機能を実現している。
【０００４】
ここで、４：３の映像信号を１６：９のワイド液晶パネルに表示する表示処理について説明する。４：３は上記映像信号の映像比率を表し、１６：９は上記ワイド液晶パネルの画面比率を表す。上記映像信号を上記ワイド液晶パネルにそのまま表示させると、映像が水平方向に約３３％引き伸ばされて表示される。これでは、映像比率が変わってしまい、映像の見栄えが良くない。本来の４：３の映像比率を維持する方法として、パネルの表示領域の両端部を黒帯にすることで、映像を水平方向に引き伸ばさずに表示する方法が広く行われている。しかし、この方法では、パネルの表示領域に無駄が生じてしまう。
【０００５】
そこで、パネルの全域に映像を表示しつつ、パネルの中心部では本来の映像比率を維持するワイドズーム方式が行われるようになった。ワイドズーム方式では、パネルの中心部では本来の映像比率が維持され、パネルの中心部から水平方向に遠ざかるに応じて映像が徐々に引き伸ばされる。例えば、中心部の倍率をＡ、中心部と端部との間での倍率をＢ、端部の倍率をＣとすると、これらの関係はＡ≦Ｂ≦Ｃとなる。このように、ワイドズーム方式では、パネルの中心部と端部とで異なる倍率（ズーム倍率）が設定される。
【０００６】
出力映像のズーム倍率を変化させるには例えば、サンプリングクロックの周波数を変化させる事で、サンプリングポイント間の間隔を変化させればよい。サンプリングクロックは一般に、タイミング・コントローラにより、ＤＯＴＣＬＫと呼ばれるクロックを基準に生成される。タイミング・コントローラは、ＤＯＴＣＬＫを内部基準クロックとして利用するため、ＤＯＴＣＬＫより高速のパルス信号を生成する事はできない。また、映像信号には一般に、Ｒ信号、Ｇ信号、Ｂ信号の３つの原色信号が含まれるため、サンプリングクロックは一般に、ＤＯＴＣＬＫを３分周して生成される。サンプリングクロックの周波数を変化させる方法は例えば、特許文献１に開示されている。
【０００７】
サンプリングクロックの周波数を変化させるには例えば、ＤＯＴＣＬＫを分周してサンプリングクロックを生成する際の、分周数を変化させればよい。しかし、この方法では、ＤＯＴＣＬＫの整数倍パルス又は１／整数倍パルスしか生成できない。このようなパルスによりワイドズーム方式を実施すると、映像の倍率を連続的に変化させることはできず、映像の倍率の変化が非連続的になってしまう。こうなると、倍率の変化点において映像の境界が目立ってしまい、映像の品位が悪化してしまう。
【０００８】
この対策として、倍率を小刻みに変化させる事で境界を目立たなくさせるという方法が考えられる。しかし、この方法には、分周処理の複雑化によりタイミング・コントローラの回路規模が大きくなってしまうという問題がある。この方法には更に、かすかな境界が残ってしまい、本質的な解決策にはならないという問題もある。また、画面全域に映像を出力する場合のズーム倍率に関し、ワイドズーム表示の際の画面全体のズーム倍率Ｘは、通常表示の際の画面全体のズーム倍率Ｘ０と等しくする必要がある。ＸがＸ０より大きいと、映像が画面からはみ出してしまい、ＸがＸ０より小さいと、画面が余ってしまうからである。そのため、ＤＯＴＣＬＫの分周数を変化させてワイドズーム表示を実現する場合には、ズーム倍率Ｘがズーム倍率Ｘ０と等しくなるようにする必要がある。よって、上記の方法には更に、ＤＯＴＣＬＫの分周数を自由に選択できないという問題がある。
【特許文献１】特開２００４−４６１６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、表示パネル駆動装置及び表示装置に関し、出力映像の水平ズーム機能を実現するための新たな手法を提案することを課題とする。
【課題を解決するための手段】
【００１０】
本発明は例えば、水平同期信号と同期したパルス信号を生成する水平同期回路と、前記パルス信号と位相比較信号との位相比較を行う位相比較回路と、前記位相比較の比較結果に基づいて、クロック信号の周波数を制御するための周波数制御信号を生成する周波数制御回路と、前記水平同期信号と同期した、前記クロック信号の周波数を変調するための周波数変調信号を生成する変調信号生成回路と、前記周波数制御信号に前記周波数変調信号を加算する変調信号加算回路と、前記周波数変調信号が加算された前記周波数制御信号に応じて前記クロック信号を発振する発振器と、前記クロック信号を分周して前記位相比較信号を生成する分周回路とを備えることを特徴とする表示パネル駆動装置である。
【００１１】
本発明は例えば、水平同期信号と同期したパルス信号を生成する水平同期回路と、前記パルス信号と位相比較信号との位相比較を行う位相比較回路と、前記位相比較の比較結果に基づいて、クロック信号の周波数を制御するための周波数制御信号を生成する周波数制御回路と、前記水平同期信号と同期した、前記クロック信号の周波数を変調するための周波数変調信号を生成する変調信号生成回路と、前記周波数制御信号に前記周波数変調信号を加算する変調信号加算回路と、前記周波数変調信号が加算された前記周波数制御信号に応じて前記クロック信号を発振する発振器と、前記クロック信号を分周して前記位相比較信号を生成する分周回路と、前記クロック信号を利用してサンプリングクロック信号を生成するサンプリングクロック生成回路と、前記サンプリングクロック信号に同期して画面表示を行う表示パネルとを備えることを特徴とする表示装置である。
【発明の効果】
【００１２】
本発明は、表示パネル駆動装置及び表示装置に関し、出力映像の水平ズーム機能を実現するための新たな手法を提案するものである。
【発明を実施するための最良の形態】
【００１３】
図１は、液晶表示装置１０１のシステム構成図である。図１の液晶表示装置１０１は、液晶パネル駆動装置１１１と、液晶パネル１１２とを備える。液晶表示装置１０１は表示装置の実施例であり、液晶パネル駆動装置１１１は表示パネル駆動装置の実施例であり、液晶パネル１１２は表示パネルの実施例である。
【００１４】
液晶パネル駆動装置１１１は、液晶パネル１１２を駆動する集積回路装置である。液晶パネル駆動装置１１１は、クロック信号（ＤＯＴＣＬＫ）を生成する同期処理部１２１と、サンプリングクロック信号を生成するタイミング・コントローラ１２２とを備える。液晶パネル１１２の駆動方式はここでは、アナログパネル駆動とする。
【００１５】
図２Ａ及び図２Ｂの液晶表示装置１０１はそれぞれ、図１の液晶表示装置１０１の変形実施例である。図１の液晶表示装置１０１では、タイミング・コントローラ１２２が液晶パネル駆動装置１１１に設けられているのに対して、図２Ａの液晶表示装置１０１では、タイミング・コントローラ１２２が液晶パネル１１２に設けられている。また、図２Ｂの液晶表示装置１０１では、タイミング・コントローラ１２２がパネル駆動装置１１１及び液晶パネル１１２とは別に設けられている。
【００１６】
以下、図１の液晶表示装置１０１について説明するが、以下の説明は、図２Ａや図２Ｂの液晶表示装置１０１についても適用可能である。
【００１７】
図３Ａは、４：３の映像信号を４：３の液晶パネルにそのまま表示させた様子を表す。図１の液晶パネル１１２の画面比率はここでは、１６：９とする。よって、上記映像信号を図１の液晶パネル１１２にそのまま表示させると、図３Ｂのように、映像が水平方向に３３％引き伸ばされて表示される。一方、図３Ｃは、図１の液晶パネル１１２の表示領域の両端部を黒帯にすることで、映像を水平方向に引き伸ばさずに表示させた様子を表す。
【００１８】
図１の液晶表示装置１０１は、出力映像の水平ズーム機能を備えており、ワイドズーム方式による映像出力が可能である。図１の液晶表示装置１０１は特に、図３Ｄのような、倍率変化の境界が目立つワイドズーム表示ではなく、図３Ｅのような、倍率変化の境界の発生を抑えたワイドズーム表示が可能である。このようなワイドズーム表示の実現方法については、後述する。
【００１９】
以下、図１の液晶表示装置１０１の構成及び動作について説明する。なお、図１の液晶表示装置１０１は、水平同期信号、垂直同期信号等の同期信号を取り扱う。図１には、同期処理部１２１に同期信号が入力される様子が示されている。映像信号としてのＲ信号、Ｇ信号、Ｂ信号等の原色信号は、別処理より液晶パネル１１２に入力される。図１では主に同期信号について説明する関係上、原色信号については図１では省略した。
【００２０】
図１の同期処理部１２１は、第１の位相比較回路１３１と、第１の発振器１３２と、第１の分周回路１３３と、パルス生成回路１３４とを備える。これらの回路ブロックは、水平同期回路１３５を構成する。
【００２１】
同期処理部１２１には、水平同期信号が入力される。位相比較回路１３１は、上記水平同期信号と位相比較信号との位相比較を行う回路である。発振器１３２は、上記位相比較の比較結果に応じた周波数のクロック信号を発振する回路である。分周回路１３３は、上記クロック信号を分周して上記位相比較信号を生成する回路である。パルス生成回路１３４は、上記水平同期信号と同期した上記位相比較信号を利用して、上記水平同期信号と同期したパルス信号を生成する回路である。このように、水平同期回路１３５は、上記水平同期信号と同期したパルス信号を生成する。
【００２２】
これらの回路ブロックの動作について説明する。
【００２３】
発振器１３２は、自動調整された自走発振制御により信号を発振する発振回路である。発振器１３２により発振されたクロック信号は、分周回路１３３により分周される。分周回路１３３は、水平同期信号とほぼ同じ周波数の信号を出力する。位相比較回路１３１には、基準信号となる水平同期信号と、分周回路１３３により出力された位相比較信号とが入力される。水平同期信号の周波数はここでは、約１５ｋＨｚである。位相比較回路１３１は、水平同期信号と位相比較信号との位相比較を行う。続いて、位相比較回路１３１は、位相比較結果を発振器１３２にフィードバックする事で発振器１３２の発振周波数を制御し、水平同期信号と位相比較信号とを位相同期させる。これにより、水平同期信号と同期したクロック信号及び位相比較信号が得られる。当該クロック信号は、同期処理部１２１の内部基準クロックとして利用される。上記クロック信号及び位相比較信号の周波数はここではそれぞれ、約１０ＭＨｚ及び約１５ｋＨｚである。
【００２４】
パルス生成回路１３４には、水平同期信号と同期した信号が、分周回路１３３から入力される。当該信号は、ここでは位相比較信号とするが、位相比較信号以外の信号でも構わない。パルス生成回路１３４は、水平同期信号と同期した上記信号を利用して、水平同期信号と同期した種々のパルス信号を生成する。パルス生成回路１３４は例えば、後述する第２の位相比較回路１４１に供給するパルス信号や、後述するズームデータ回路１５１に供給するパルス信号を生成する。前者のパルス信号と後者のパルス信号は、ここでは別のパルス信号とするが、同じパルス信号でも構わない。
【００２５】
なお、位相比較回路１３１と発振器１３２と分周回路１３３は、チャージポンプ型のＰＬＬを構成する。位相比較回路１３１は、検波期間（位相比較期間）のみ検波動作（位相比較動作）を行う。位相比較回路１３１は、パルスＨｉ期間とパルスＬｏ期間でＰＬＬ検波フィルタを充放電する事で位相比較を行う。位相比較回路１３１の出力端子には、水平同期信号と位相比較信号との位相差に応じた電圧が発生する。当該電圧が位相比較結果に相当する。当該電圧は、位相差が０であれば基準電圧と等しくなり、位相差が０でなければ基準電圧より高く又は低くなる（図４）。当該電圧により、発振器１３２の発振周波数が制御される。より詳細には、当該電圧と基準電圧との電圧差により、発振器１３２の発振周波数が制御される。
【００２６】
図１の同期処理部１２１はさらに、第２の位相比較回路１４１と、周波数制御回路１４２と、第２の発振器１４３と、第２の分周回路１４４とを備える。
【００２７】
位相比較回路１４１には、水平同期信号と同期したパルス信号が入力される。位相比較回路１４１は、上記パルス信号と位相比較信号との位相比較を行う回路である。周波数制御回路１４２は、上記位相比較の比較結果に基づいて周波数制御信号を生成する回路である。周波数制御信号は、クロック信号（ＤＯＴＣＬＫ）の周波数を制御するための信号である。発振器１４３は、上記周波数制御信号（又は周波数変調信号が加算された上記周波数制御信号）に応じて上記クロック信号を発振する回路である。分周回路１４４は、上記クロック信号を分周して上記位相比較信号を生成する回路である。
【００２８】
これらの回路ブロックの動作について説明する。
【００２９】
発振器１４３は、自動調整された自走発振制御により信号を発振する発振回路である。発振器１４３により発振されたクロック信号は、分周回路１４４により分周される。分周回路１４４は、上記パルス信号とほぼ同じ周波数の信号を出力する。位相比較回路１４１には、基準信号となる上記パルス信号と、分周回路１４４により出力された位相比較信号とが入力される。位相比較回路１４１は、上記パルス信号と位相比較信号との位相比較を行い、上記パルス信号と位相比較信号とを位相同期させるよう動作する。周波数制御回路１４２には、位相比較回路１４１により出力された位相比較結果が入力される。当該位相比較結果はＤＣ電流信号でもＤＣ電圧信号でも構わない。周波数制御回路１４２は、当該位相比較結果に応じた周波数制御信号を出力する。当該周波数制御信号は、ＤＣ電流信号でもＤＣ電圧信号でも構わない。当該周波数制御信号により、発振器１４３の発振周波数が制御される。
【００３０】
このようにして、上記パルス信号と同期したＤＯＴＣＬＫが得られる。ＤＯＴＣＬＫの周波数は、パネル解像度に基づいて設定される。周波数制御回路１４２は、様々なパネル解像度に対応した周波数制御信号を生成可能である。また、周波数制御信号には、周波数変調信号を重畳させることが可能である。これにより、発振器１４３の発振周波数を変調させることができる。周波数変調信号については、後述する。
【００３１】
なお、位相比較回路１４１と周波数制御回路１４２と発振器１４３と分周回路１４４は、チャージポンプ型のＰＬＬを構成する。位相比較回路１４１は、検波期間（位相比較期間）のみ検波動作（位相比較動作）を行う。位相比較回路１４１は、パルスＨｉ期間とパルスＬｏ期間でＰＬＬ検波フィルタを充放電することで位相比較を行う。位相比較回路１４１の出力端子には、上記パルス信号と位相比較信号との位相差に応じた電圧が発生する。当該電圧が位相比較結果に相当する。当該電圧は、位相差が０であれば基準電圧と等しくなり、位相差が０でなければ基準電圧より高く又は低くなる（図４）。周波数制御回路１４２は、当該電圧に基づいて周波数制御信号を生成する、即ち、当該電圧に基づいて発振器１４３の発振周波数を制御する。より詳細には、周波数制御回路１４２は、当該電圧と基準電圧との電圧差に基づいて周波数制御信号を生成する、即ち、当該電圧と基準電圧との電圧差に基づいて発振器１４３の発振周波数を制御する。
【００３２】
図１の同期処理部１２１はさらに、変調信号生成回路の例であるズームデータ回路１５１と、変調信号加算回路の例であるズーム制御回路１５２と、低域通過フィルタ１５３とを備える。
【００３３】
ズームデータ回路１５１には、水平同期信号と同期したパルス信号が入力される。ズームデータ回路１５１は、上記パルス信号を利用して、上記水平同期信号と同期した周波数変調信号を生成する回路である。周波数変調信号は、上記クロック信号（ＤＯＴＣＬＫ）の周波数を変調するための信号である。ズーム制御回路１５２は、上記周波数制御信号に上記周波数変調信号を加算する回路である。低域通過フィルタ１５３は、上記周波数変調信号をフィルタリングするための低域通過フィルタである。ズーム制御回路１５２は、上記周波数変調信号を、低域通過フィルタ１５３を介して上記周波数制御信号に加算する。
【００３４】
図１のタイミング・コントローラ１２２は、サンプリングクロック生成回路１６１と、駆動パルス生成回路１６２とを備える。
【００３５】
タイミング・コントローラ１２２には、第２の発振器１４３により発振されたクロック信号（ＤＯＴＣＬＫ）が入力される。サンプリングクロック生成回路１６１は、上記クロック信号を利用してサンプリングクロック信号を生成する回路である。駆動パルス生成回路１６２は、上記クロック信号を利用して種々の駆動パルスを生成する回路である。上記サンプリングクロック信号及び上記駆動パルスは、液晶パネル１１２に入力される。液晶パネル１１２は、上記サンプリングクロック信号に同期して、且つ上記駆動パルスに制御されて、上記映像信号に関する画面表示を行う。
【００３６】
図５は、ＤＯＴＣＬＫ及びサンプリングクロックの波形図である。図５Ａ及び図５Ｃはそれぞれ、変調前のＤＯＴＣＬＫ及び変調後のＤＯＴＣＬＫを表す。図５Ｂ及び図５Ｄはそれぞれ、図５Ａ及び図５ＣのＤＯＴＣＬＫを用いて生成されたサンプリングクロックを表す。図５Ｂ及び図５Ｄのサンプリングクロックはそれぞれ、図５Ａ及び図５ＣのＤＯＴＣＬＫを３分周したものとなっている。
【００３７】
図１の液晶表示装置１０１は、周波数制御信号に周波数変調信号を加算することで、ＤＯＴＣＬＫの周波数を変調することができる。図１の液晶表示装置１０１は、このようなアナログ処理によりＤＯＴＣＬＫの周波数を任意の周波数に変調することができる。このような周波数変調によれば、ＤＯＴＣＬＫの周波数の変化は滑らかになり（図５Ｃ）、同様に、サンプリングクロックの周波数の変化も滑らかになる（図５Ｄ）。これにより、図３Ｅのような、倍率変化の境界の発生を抑えたワイドズーム表示が実現される。
【００３８】
一方、図６は、比較例の液晶表示装置１０１のシステム構成図である。図６の液晶表示装置１０１は、ズームデータ回路１５１と、ズーム制御回路１５２と、低域通過フィルタ１５３とを備える代わりに、サンプリングズーム制御回路２０１を備える。サンプリングズーム制御回路２０１は、第２の発振器１４３により発振されたＤＯＴＣＬＫを受信し、当該ＤＯＴＣＬＫを分周することで当該ＤＯＴＣＬＫの周波数を変調し、周波数が変調されたＤＯＴＣＬＫをサンプリングクロック生成回路１６１に供給する。
【００３９】
図７は、上記比較例におけるＤＯＴＣＬＫ及びサンプリングクロックの波形図である。図７Ａ及び図７Ｂはそれぞれ、変調前のＤＯＴＣＬＫ及びサンプリングクロックを表す。図７Ｃ及び図７Ｄは、図７ＡのＤＯＴＣＬＫの周波数を変調することで生成されたサンプリングクロックを表す。図７Ｃの周波数から図７Ｄの周波数にサンプリングクロックの周波数を変化させると、図７Ｅのようなサンプリングクロックが生成される。このように、上記比較例では、ＤＯＴＣＬＫの周波数を変調した際に、サンプリングクロックの周波数の変化が滑らかにならない。そのため、図３Ｄのような、倍率変化の境界が目立つワイドズーム表示が得られてしまう。
【００４０】
上記比較例では、図３Ｄのように、表示画面を複数の領域に分ける必要がある。図３Ｄには、倍率Ａの領域１つと、倍率Ｂの領域２つと、倍率Ｃの領域２つが図示されている。上記比較例には、上述のように、これらの領域の境界が目立つという欠点がある。一方、本実施例では、表示領域を複数の領域に分ける必要はなく、ＤＯＴＣＬＫの周波数を自由に変調できる。よって、本実施例では、境界の発生による映像の品位の悪化が抑制され、滑らかなワイドズーム表示が実現される。本実施例では更に、各倍率用の個別の回路構成は不要であり、周波数変調が複雑化しても回路規模が増大せずに済む。
【００４１】
本実施例では、タイミング・コントローラ１２２に、図７のようなサンプリングズーム制御回路２０１を設ける必要はない。従って、本実施例では、タイミング・コントローラ１２２として、通常のタイミング・コントローラをそのまま使用することが可能である。本実施例では、タイミング・コントローラ１２２の内部基準クロックであるＤＯＴＣＬＫの周波数が変調されるため、パルス発生のタイミングを調整する必要が生じる。しかし、このタイミング調整は、初期設定におけるタイミング調整と同様の作業である。よって、タイミング・コントローラ１２２に特別な回路構成を追加する必要は生じない。
【００４２】
以下、図１のズームデータ回路１５１、ズーム制御回路１５２、及び低域通過フィルタ１５３について更に詳細に説明する。
【００４３】
（１）ズームデータ回路
図１のズームデータ回路１５１について説明する。
【００４４】
ズームデータ回路１５１は、圧縮・伸張パターンを取得して出力する回路であり、後述する制約条件を満足するような圧縮・伸張パターンを出力する。ズームデータ回路１５１は、圧縮・伸張パターンを、液晶パネル駆動装置１１１の内部から取得しても外部から取得してもよい。前者の場合には例えば、圧縮・伸張パターンを、ズームモード毎に異なるプリセットとして記憶領域内に記憶しておく。後者の場合には、圧縮・伸張パターンが、データ入力端子から入力されることになる。圧縮・伸張パターンは、周波数変調信号の形でズーム制御回路１５２に出力される。周波数変調信号は、上記パルス信号を基準として生成され、水平同期信号と同期した信号となる。周波数変調信号は電流信号でも電圧信号でも構わない。
【００４５】
（２）ズーム制御回路
図１のズーム制御回路１５２について説明する。
【００４６】
第２の位相比較回路１４１は例えば、チャージポンプ型のＰＬＬであり、第２の位相比較回路１４１による位相比較結果は例えば、ＤＣ電圧信号として出力される。周波数制御回路１４２は、当該ＤＣ電圧が基準電圧より高ければ、第２の発振器１４３の発振周波数を減少させ、当該ＤＣ電圧が基準電圧より低ければ、第２の発振器１４３の発振周波数を増加させる。このような制御は、周波数制御信号を通じて行われる。位相同期が完了すると、上記ＤＣ電圧と基準電圧とが等しくなる。位相比較が行われるのは位相比較期間（図４）のみであるが、第２の発振器１４３は常に上記ＤＣ電圧を参照している。そのため、第２の発振器１４３の発振周波数は上記ＤＣ電圧に対してリニアに変動するが、位相比較期間に上記ＤＣ電圧の変動が生じない限り位相同期が外れることはない。
【００４７】
周波数制御回路１４２は、周波数制御信号を出力する。ズーム制御回路１５２は、位相同期の完了後、即ち、第２の位相比較回路１４１による位相比較結果と基準電圧とが等しくなった後に、上記周波数制御信号に周波数変調信号を加算する。周波数変調信号が加算された周波数制御信号は、第２の発振器１４３に入力される。
【００４８】
周波数変調信号の第１の波形例を、図８Ａに示す。図８Ａには、周波数変調信号と共に上記基準電圧が図示されている。図８Ａには更に、水平期間、映像期間、位相比較期間、非位相比較期間が図示されている。非位相比較期間とは、図８Ａに示すように、水平期間における位相比較期間以外の期間、すなわち、水平期間から位相比較期間を除いた期間とする。
【００４９】
周波数変調信号はここでは、次のような信号であるとする。周波数変調信号は、図８Ａのように、上記基準電圧を基準として正負に振動する信号とする。周波数変調信号の映像期間における波形は、図８Ａのように、映像期間の中心に対して左右対称とする。波形をこのように左右対称にする理由は、図９Ａのように、映像の中心が画面の中心から水平方向にずれるのを防止するためである。
【００５０】
周波数変調信号は、周波数制御信号に加算される。周波数変調信号が基準電圧より高いときには、発振器１４３の発振周波数は減少し、周波数変調信号が基準電圧より低いときには、発振器１４３の発振周波数は増加する。このようにして、ＤＯＴＣＬＫの周波数が周波数変調信号の信号パターンの通りに変調される。
【００５１】
周波数変調信号にはここではさらに、次のような制約が設けられている。位相比較期間における上記ＤＣ電圧が、周波数変調を行っている場合と行っていない場合とで変動してしまうと、位相同期の関係が崩れてしまう。よって、水平期間内における上記ＤＣ電圧の変動は抑える必要がある。位相比較期間における上記ＤＣ電圧の変動は、周波数変調信号による充放電の累積量がゼロとなれば発生しない。具体的には、周波数変調信号の非位相比較期間における波形が、図８Ａのように、基準電圧よりも上の部分Ａの面積と基準電圧よりも下の部分Ｂの面積とが等しいような波形であれば、上記の電圧変動が発生しない。即ち、図８Ａに示す部分Ａの面積と部分Ｂの面積とが等しければ、上記の電圧変動は発生しない。
【００５２】
以上の制約条件が守られれば、周波数変調信号の波形は、別の波形でもよい。例えば、周波数変調信号の波形は、図８Ａのような段差が一様な波形ではなく、図８Ｂのような段差が一様でない波形でもよい。また、周波数変調信号の波形は、図８Ａのような基準電圧に対して上下対称な波形ではなく、図８Ｃのような基準電圧に対して上下非対称な波形でもよい。また、周波数変調信号の波形は、図８Ａのようなステップ形状の波形ではなく、図８Ｄのようなリニアな波形でもよい。
【００５３】
なお、周波数変調信号にはここではさらに、水平同期信号と同期した信号であるとする制約がある。上述の通り、周波数変調信号の映像期間における波形は、図８Ａのように、映像期間の中心に対して左右対称とする。波形を左右対称にする理由は、図９Ａのように、映像の中心が画面の中心から水平方向にずれるのを防止するためである。しかしながら、波形を左右対称にしても、周波数変調信号が水平同期信号と同期していなければ、映像の中心のずれは防止されない（図９Ｂ参照）。即ち、周波数変調信号を水平同期信号と同期させなければ、波形を左右対称にする意義がなくなってしまう。そのため、本実施例では、水平同期信号と同期したパルス信号をズームデータ回路１５１に供給することで、周波数変調信号を水平同期信号と同期させている。なお、図９Ｂは、波形が左右対称であるが、周波数変調信号が水平同期信号と同期していない場合の映像の例である。
【００５４】
周波数制御信号と周波数変調信号とを加算する際、これらの信号は、電流信号でも電圧信号でもよいが、電流信号とする方が望ましい。理由は、これらの信号のノイズへの耐性を高める事ができるからである。この場合、図８Ａ乃至Ｄのような周波数変調信号と基準電圧との関係は、周波数変調信号が電圧信号の状態で設定してもよいし、周波数変調信号が電流信号の状態で設定してもよい。前者の場合、周波数変調信号は、周波数制御信号と加算されるまでに、電圧信号から電流信号に変換される。後者の場合、基準電圧を電流に換算して周波数変調信号が設定される。
【００５５】
（３）低域通過フィルタ
図１の低域通過フィルタ１５３について説明する。
【００５６】
図８Ａ乃至Ｄの通り、周波数変調信号の波形は、ステップ形状の波形でもリニアな波形でもよい。しかしながら、波形がステップ形状である場合、周波数制御信号と周波数変調信号とを加算した際に、これらの加算結果に急峻な変化が発生してしまう。そのため、本実施例では、周波数制御信号と周波数変調信号とを加算する前に、周波数変調信号を低域通過フィルタ１５３でフィルタリングする。これにより、応答を緩和させ、ＤＯＴＣＬＫにジッタの発生等の影響が及ばないようにしている。
【図面の簡単な説明】
【００５７】
【図１】液晶表示装置のシステム構成図である（実施例）。
【図２Ａ】液晶表示装置のシステム構成図である（変形実施例）。
【図２Ｂ】液晶表示装置のシステム構成図である（変形実施例）。
【図３Ａ】４：３の映像信号を４：３の液晶パネルに表示させた様子を表す。
【図３Ｂ】４：３の映像信号を１６：９の液晶パネルに表示させた様子を表す。
【図３Ｃ】黒帯表示の例を表す。
【図３Ｄ】ワイドズーム表示の例を表す。
【図３Ｅ】ワイドズーム表示の例を表す。
【図４】位相比較結果及び基準電圧について説明するための図である。
【図５】ＤＯＴＣＬＫ及びサンプリングクロックの波形図である（実施例）。
【図６】液晶表示装置のシステム構成図である（比較例）。
【図７】ＤＯＴＣＬＫ及びサンプリングクロックの波形図である（比較例）。
【図８Ａ】周波数変調信号の第１の波形例である。
【図８Ｂ】周波数変調信号の第２の波形例である。
【図８Ｃ】周波数変調信号の第３の波形例である。
【図８Ｄ】周波数変調信号の第４の波形例である。
【図９Ａ】映像の中心のずれについて説明するための図である。
【図９Ｂ】映像の中心のずれについて説明するための図である。
【符号の説明】
【００５８】
１０１  液晶表示装置
１１１  液晶パネル駆動装置
１１２  液晶パネル
１２１  同期処理部
１２２  タイミング・コントローラ
１３１  第１の位相比較回路
１３２  第１の発振器
１３３  第１の分周回路
１３４  パルス生成回路
１３５  水平同期回路
１４１  第２の位相比較回路
１４２  周波数制御回路
１４３  第２の発振器
１４４  第２の分周回路
１５１  ズームデータ回路
１５２  ズーム制御回路
１５３  低域通過フィルタ
１６１  サンプリングクロック生成回路
１６２  駆動パルス生成回路
２０１  サンプリングズーム制御回路
【図１】
2008287094.tif 000003
【図２Ａ】
2008287094.tif 000004
【図２Ｂ】
2008287094.tif 000005
【図３Ａ】
2008287094.tif 000006
【図３Ｂ】
2008287094.tif 000007
【図３Ｃ】
2008287094.tif 000008
【図３Ｄ】
2008287094.tif 000009
【図３Ｅ】
2008287094.tif 000010
【図４】
2008287094.tif 000011
【図５】
2008287094.tif 000012
【図６】
2008287094.tif 000013
【図７】
2008287094.tif 000014
【図８Ａ】
2008287094.tif 000015
【図８Ｂ】
2008287094.tif 000016
【図８Ｃ】
2008287094.tif 000017
【図８Ｄ】
2008287094.tif 000018
【図９Ａ】
2008287094.tif 000019
【図９Ｂ】
2008287094.tif 000020