(57)【要約】【課題】大画面パネルで電極間容量が大きいプラズマディスプレイパネルであっても、パネルの発光に伴う放電電流以外の電流経路のスイッチング素子を増加することなく、パネルを駆動する。【解決手段】１フィールドを初期化期間と書込み期間と維持期間とを有する複数のサブフィールドで構成し、初期化期間の第１段階において、スイッチ部のそれぞれが基準電位に重畳された第１電圧を出力するとともに基準電位設定回路により基準電位を緩やかに上昇させ、次の第２段階において、基準電位設定回路により基準電位を第２電圧に変更し、次の第３段階において、スイッチ部の一部が基準電位を出力し、所定の時間の後、残りのスイッチ部が基準電位を出力し、次の第４段階において、基準電位設定回路により基準電位を緩やかに下降させて、放電セルで初期化動作を行うことを特徴とする。【選択図】図８
2008170751.tif 000002
【特許請求の範囲】
【請求項１】
走査電極と維持電極とデータ電極とを有する放電セルを複数備えたプラズマディスプレイパネルと、基準電位を出力する第１のスイッチング素子と前記基準電位に重畳された第１電圧を出力する第２のスイッチング素子とを有するスイッチ部を複数備えた走査パルス発生回路と、前記基準電位を緩やかに上昇させる上り傾斜波形電圧発生部と前記基準電位を緩やかに下降させる下り傾斜波形電圧発生部と前記基準電位を第２電圧に接続するスイッチング素子とを有する基準電位設定回路とを備え、
初期化期間の第１段階において、前記スイッチ部のそれぞれが基準電位に重畳された前記第１電圧を出力するとともに前記基準電位設定回路により基準電位を緩やかに上昇させ、次の第２段階において、前記基準電位設定回路により前記基準電位を前記第２電圧に変更し、次の第３段階において、前記スイッチ部の一部が基準電位を出力し、所定の時間の後、残りのスイッチ部が基準電位を出力し、次の第４段階において、前記基準電位設定回路により前記基準電位を緩やかに下降させて初期化動作を行うことを特徴とするプラズマディスプレイ装置の駆動方法。
【請求項２】
前記走査パルス発生回路は、
前記スイッチ部のそれぞれに対応する複数の出力を有するシフトレジスタと、
前記スイッチ部からの出力を制御する出力制御部とをさらに備え、
前記初期化期間の第１段階および第２段階の期間内において、前記出力制御部により前記スイッチ部が基準電位に重畳された第１電圧を出力するように制御するとともに前記シフトレジスタの出力の一部を反転させ、
前記初期化期間の第３段階において、前記出力制御部により前記スイッチ部が前記シフトレジスタの対応する出力に応じて基準電位に重畳された第１電圧および基準電位のいずれかを出力するように制御し、所定の時間の後、基準電位を出力するように制御することを特徴とする請求項１に記載のプラズマディスプレイ装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルを用いた画像表示装置であるプラズマディスプレイ装置の駆動方法に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。
【０００３】
前面板には１対の走査電極と維持電極とからなる表示電極対が互いに平行に複数対形成され、背面板には平行なデータ電極が複数形成されている。そして、表示電極対とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には放電ガスが封入されている。ここで表示電極対とデータ電極との対向する部分に放電セルが形成される。
【０００４】
パネルを駆動する方法としてはサブフィールド法、すなわち、１フィールド期間を複数のサブフィールドで構成した上で、放電セルを点灯させるサブフィールドの組み合わせによって階調表示を行う方法が一般的である。
【０００５】
各サブフィールドは、初期化期間、書込み期間および維持期間を有する。初期化期間では初期化放電を発生し、続く書込み動作に必要な壁電荷を各電極上に形成する。書込み期間では、書込み電圧として走査電極に走査パルスを印加するとともにデータ電極に選択的に書込みパルスを印加して放電セルに選択的に書込み放電を発生し壁電荷を形成する。そして維持期間では、走査電極と維持電極とからなる表示電極対に交互に維持パルスを印加し、書込み期間において書込み放電を発生させた放電セルで維持放電を発生させ、対応する放電セルを発光、点灯させることにより画像表示を行う。
【０００６】
このようにパネルを駆動する駆動回路は、それぞれの電極に様々な電圧値を持つ駆動電圧波形を印加するために、多くのスイッチング素子を有する回路で構成されている。特に走査電極駆動回路は、印加すべき駆動電圧波形が複雑であり、さらに走査電極のそれぞれに異なる形状の駆動電圧波形を印加する必要があるため、回路構成が複雑になる傾向がある。その一方で、電極間容量の充放電電流や、放電に伴う電流等、大きなピーク電流を安定的に流すために、同一特性を持つスイッチング素子を並列に複数接続してインピーダンスを下げた回路構成や、異なる特性を持つスイッチング素子を並列に複数接続して互いの欠点を補完しあう回路構成（例えば、特許文献１参照）等が提案されている。
【特許文献１】特開２００４−３３４０３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし近年は、さらにパネルの大画面化が進み、パネルの電極間容量が増加して、パネルの発光に伴う放電電流以外の電流が増加する傾向がある。そのためにパネルの発光に伴う放電電流以外の電流経路についても、スイッチング素子を電流容量の大きい素子に変更したり、スイッチング素子を増加して並列接続する必要が生じてきた。しかしながらこのような設計変更は、コストアップや回路実装面積の増加につながり好ましくない。
【０００８】
本発明は、これらの課題に鑑みなされたものであり、大画面パネルで電極間容量が大きいパネルであっても、パネルの発光に伴う放電電流以外の電流経路のスイッチング素子を増加することなく、パネルを駆動することができるプラズマディスプレイ装置の駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明のプラズマディスプレイ装置の駆動方法は、走査電極と維持電極とデータ電極とを有する放電セルを複数備えたパネルと、基準電位を出力する第１のスイッチング素子と基準電位に重畳された第１電圧を出力する第２のスイッチング素子とを有するスイッチ部を複数備えた走査パルス発生回路と、基準電位を緩やかに上昇させる上り傾斜波形電圧発生部と基準電位を緩やかに下降させる下り傾斜波形電圧発生部と基準電位を第２電圧に接続するスイッチング素子とを有する基準電位設定回路とを備え、初期化期間の第１段階において、スイッチ部のそれぞれが基準電位に重畳された第１電圧を出力するとともに基準電位設定回路により基準電位を緩やかに上昇させ、次の第２段階において、基準電位設定回路により基準電位を第２電圧に変更し、次の第３段階において、スイッチ部の一部が基準電位を出力し、所定の時間の後、残りのスイッチ部が基準電位を出力し、次の第４段階において、基準電位設定回路により基準電位を緩やかに下降させて、放電セルで初期化動作を行うことを特徴とする。この方法により、大画面パネルで電極間容量が大きいパネルであっても、パネルの発光に伴う放電電流以外の電流経路のスイッチング素子を増加することなく、パネルを駆動することができるプラズマディスプレイ装置の駆動方法を提供することができる。
【００１０】
また本発明のプラズマディスプレイ装置の駆動方法の走査パルス発生回路は、スイッチ部のそれぞれに対応する複数の出力を有するシフトレジスタと、スイッチ部からの出力を制御する出力制御部とをさらに備え、初期化期間の第１段階および第２段階の期間内において、出力制御部によりスイッチ部が基準電位に重畳された第１電圧を出力するように制御するとともにシフトレジスタの出力の一部を反転させ、初期化期間の第３段階において、出力制御部によりスイッチ部がシフトレジスタの対応する出力に応じて基準電位に重畳された第１電圧および基準電位のいずれかを出力するように制御し、所定の時間の後、基準電位を出力するように制御してもよい。
【発明の効果】
【００１１】
本発明によれば、大画面パネルで電極間容量が大きいパネルであっても、パネルの発光に伴う放電電流以外の電流経路のスイッチング素子を増加することなく、パネルを駆動することができるプラズマディスプレイ装置の駆動方法を提供することが可能となる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。
【００１３】
（実施の形態）
図１は、本発明の実施の形態に用いるパネル１０の構造を示す分解斜視図である。ガラス製の前面基板２１上には、走査電極２２と維持電極２３とからなる表示電極対２４が複数形成されている。そして表示電極対２４を覆うように誘電体層２５が形成され、その誘電体層２５上に保護層２６が形成されている。背面基板３１上にはデータ電極３２が複数形成され、データ電極３２を覆うように誘電体層３３が形成され、さらにその上に井桁状の隔壁３４が形成されている。そして、隔壁３４の側面および誘電体層３３上には赤色、緑色および青色の各色に発光する蛍光体層３５が設けられている。
【００１４】
これら前面基板２１と背面基板３１とは、微小な放電空間を挟んで表示電極対２４とデータ電極３２とが交差するように対向配置され、その外周部をガラスフリット等の封着材によって封着されている。そして放電空間には、例えば分圧比で１０％のキセノンを含む放電ガスが封入されている。放電空間は隔壁３４によって複数の区画に仕切られており、表示電極対２４とデータ電極３２とが交差する部分に放電セルが形成されている。そしてこれらの放電セルが放電、発光することにより画像が表示される。
【００１５】
なお、パネル１０の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。
【００１６】
図２は、本発明の実施の形態に用いるパネル１０の電極配列図である。パネル１０には、行方向に長いｎ本の走査電極ＳＣ１〜ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１〜ＳＵｎ（図１の維持電極２３）が配列され、列方向に長いｍ本のデータ電極Ｄ１〜Ｄｍ（図１のデータ電極３２）が配列されている。そして、１対の走査電極ＳＣｉ（ｉ＝１〜ｎ）および維持電極ＳＵｉと１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とが交差した部分に放電セルが形成され、放電セルは放電空間内にｍ×ｎ個形成されている。なお、図１、図２に示したように、走査電極ＳＣｉと維持電極ＳＵｉとは互いに平行に対をなして形成されているため、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間に大きな電極間容量Ｃｐが存在する。
【００１７】
次に、本実施の形態におけるプラズマディスプレイ装置の構成およびその動作について説明する。
【００１８】
図３は、本発明の実施の形態におけるプラズマディスプレイ装置１００の回路ブロック図である。プラズマディスプレイ装置１００は、パネル１０、画像信号処理回路４１、データ電極駆動回路４２、走査電極駆動回路４３、維持電極駆動回路４４、タイミング発生回路４５、各回路ブロックに必要な電源を供給する電源回路４６および商用電源ＡＣ１００（Ｖ）〜電源回路４６に電力を供給する電源スイッチ４７を備えている。
【００１９】
画像信号処理回路４１は、画像信号をパネル１０で表示できる画素数および階調数の画像信号に変換し、さらにサブフィールドのそれぞれにおける発光・非発光をデジタル信号のそれぞれのビットの「１」、「０」に対応させた画像データに変換する。データ電極駆動回路４２は、画像データを各データ電極Ｄ１〜Ｄｍに対応する書込みパルスに変換し、各データ電極Ｄ１〜Ｄｍに印加する。
【００２０】
タイミング発生回路４５は水平同期信号、垂直同期信号をもとにして、各回路ブロックの動作を制御する各種のタイミング信号を発生し、それぞれの回路ブロックへ供給する。走査電極駆動回路４３、維持電極駆動回路４４は、それぞれのタイミング信号に基づき駆動電圧波形を作成し、走査電極ＳＣ１〜ＳＣｎ、維持電極ＳＵ１〜ＳＵｎのそれぞれに印加する。
【００２１】
電源回路４６は、各回路ブロックに供給する様々な電源を備えているが、特に走査電極駆動回路４３に供給する電源としては、正の維持パルス電圧Ｖｓｕｓを発生する電源ＶＳＵＳ、正の電圧Ｖｓｅｔを発生する電源ＶＳＥＴ、負の電圧Ｖａｄを発生する電源ＶＡＤ、電源ＶＡＤに重畳された電圧Ｖｓｃｎを発生する電源ＶＳＣＮ、制御用の電圧１５（Ｖ）を発生するフローティング電源ＶＣＮＴを備えている。
【００２２】
図４は、本発明の実施の形態におけるプラズマディスプレイ装置１００の走査電極駆動回路４３の詳細を示す回路図である。走査電極駆動回路４３は、走査パルスを発生するための走査パルス発生回路５０と、走査パルス発生回路５０の基準電位Ｖｆｌを後述する所定の電圧に設定する基準電位設定回路６０とを備えている。
【００２３】
走査パルス発生回路５０は、基準電位Ｖｆｌに重畳された第１電圧Ｖｓｃｆの電源として働くブートストラップ部５１と、走査電極ＳＣ１〜ＳＣｎのそれぞれに走査パルス電圧を出力するスイッチ部ＯＵＴ１〜ＯＵＴｎと、スイッチ部ＯＵＴ１〜ＯＵＴｎに第１電圧Ｖｓｃｆを印加するための抵抗Ｒ５１とを備えている。ブートストラップ部５１はコンデンサＣ５１とダイオードＤ５１とで構成され、電源回路４６の電源ＶＳＣＮから供給される電圧Ｖｓｃｎをくみ上げる。スイッチ部ＯＵＴ１〜ＯＵＴｎのそれぞれは、基準電位Ｖｆｌを出力するための第１のスイッチング素子であるスイッチング素子ＱＬ１〜ＱＬｎと基準電位Ｖｆｌに重畳された第１電圧Ｖｓｃｆを出力するための第２のスイッチング素子であるスイッチング素子ＱＨ１〜ＱＨｎとを有している。
【００２４】
基準電位設定回路６０は、走査パルス発生回路５０の基準電位Ｖｆｌを負の電圧Ｖａｄにクランプするためのスイッチング素子Ｑ６１と、前記基準電位を第２電圧である維持パルス電圧Ｖｓｕｓに接続するスイッチング素子Ｑ７１および前記基準電位を０（Ｖ）に接続するスイッチング素子Ｑ７３を有し、維持パルスを発生するための維持パルス発生部７０と、基準電位を緩やかに上昇させる上り傾斜波形電圧発生部８１と、基準電位を緩やかに下降させる下り傾斜波形電圧発生部８２と、スイッチング素子Ｑ８３を用いた分離回路８３とを備えている。
【００２５】
維持パルス発生部７０は、走査電極を維持パルス電圧Ｖｓｕｓにクランプするためのスイッチング素子Ｑ７１およびスイッチング素子Ｑ７２、走査電極を０（Ｖ）にクランプするスイッチング素子Ｑ７３、およびスイッチング素子Ｑ７１、Ｑ７２、Ｑ７３のそれぞれに並列に接続されたダイオードＤ７１、Ｄ７２、Ｄ７３を有している。さらに、電力回収を行うためのコンデンサＣ７４、スイッチング素子Ｑ７５、Ｑ７６、逆流防止用のダイオードＤ７５、Ｄ７６、共振用のインダクタＬ７５、Ｌ７６を有している。なお、コンデンサＣ７４は電極間容量Ｃｐに比べて十分に大きい容量を持ち、維持パルス電圧Ｖｓｕｓの約半分の約Ｖｓｕｓ／２に充電されている。上り傾斜波形電圧発生部８１は、電界効果トランジスタＱ８１とコンデンサＣ８１と抵抗Ｒ８１とツェナーダイオードＤ８１を有し電圧Ｖｓｅｔの電源に接続されたミラー積分回路で構成され、下り傾斜波形電圧発生部８２は電界効果トランジスタＱ８２とコンデンサＣ８２と抵抗Ｒ８２とを有し電圧Ｖａｄ’に接続されたミラー積分回路で構成されている。
【００２６】
このように構成された基準電位設定回路６０を用いて、走査パルス発生回路５０の基準電位Ｖｆｌを上り傾斜波形電圧、下り傾斜波形電圧、第２電圧である維持パルス電圧Ｖｓｕｓ、負の電圧Ｖａｄ、電圧０（Ｖ）等の電圧に設定することができる。
【００２７】
なお、パネル１０の駆動時には、スイッチング素子Ｑ７５、Ｑ７６、Ｑ７１、Ｑ７３、Ｑ８３、Ｑ６１、ダイオードＤ７５、Ｄ７６、Ｄ７２には非常に大きなピーク電流が流れる。そしてこれらのスイッチング素子、ダイオードは数個〜十数個の同一仕様の素子を並列に接続してインピーダンスを下げて使用している。図４にはこれらの素子は、素子の記号を太線を用いて示している。
【００２８】
次に、パネル１０を駆動するための駆動方法について説明する。パネル１０はサブフィールド法、すなわち１フィールド期間を複数のサブフィールドに分割し、サブフィールド毎に各放電セルの発光・非発光を制御することによって階調表示を行う。それぞれのサブフィールドは初期化期間、書込み期間および維持期間を有する。
【００２９】
初期化期間では初期化放電を発生し、続く書込み放電に必要な壁電荷を各電極上に形成する。このときの初期化動作には、全ての放電セルで初期化放電を発生させる全セル初期化動作と維持放電を発生した放電セルで初期化放電を発生させる選択初期化動作とがある。書込み期間では、書込み電圧として走査電極に走査パルスを印加するとともにデータ電極に選択的に書込みパルスを印加して、発光させるべき放電セルで選択的に書込み放電を発生し壁電荷を形成する。そして維持期間では、輝度重みに応じた数の維持パルスを表示電極対に交互に印加して、書込み放電を発生した放電セルで維持放電を発生させて発光させる。
【００３０】
図５は、本発明の実施の形態における各電極に印加する駆動電圧波形図であり、第１サブフィールドを全セル初期化動作を行うサブフィールド、第２サブフィールドを選択初期化動作を行うサブフィールドとしてそれぞれのサブフィールドの駆動電圧波形を示している。
【００３１】
第１サブフィールドにおける初期化期間の第１段階においては、データ電極Ｄ１〜Ｄｍ、維持電極ＳＵ１〜ＳＵｎにそれぞれ０（Ｖ）を印加する。そしてスイッチング素子Ｑ７３、Ｑ８３をオンにして基準電位Ｖｆｌを０（Ｖ）とし、スイッチ部ＯＵＴ１〜ＯＵＴｎのスイッチング素子ＱＨ１〜ＱＨｎをオンにして走査電極ＳＣ１〜ＳＣｎに第１電圧Ｖｓｃｆを印加する。次にスイッチング素子Ｑ７３をオフにするとともに電界効果トランジスタＱ８１をオンにしてミラー積分回路を動作させる。すると基準電位ＶｆｌはツェナーダイオードＤ８１のツェナー電圧Ｖｚ分の電圧上昇の後、電圧Ｖｓｅｔに向かって緩やかに上昇する。こうしてスイッチ部ＯＵＴ１〜ＯＵＴｎのそれぞれが基準電位Ｖｆｌに重畳された第１電圧Ｖｓｃｆを出力するとともに基準電位設定回路６０により基準電位Ｖｆｌを緩やかに上昇させ、電圧Ｖｓｅｔ＋Ｖｓｃｆに向かって緩やかに上昇する傾斜波形電圧を走査電極ＳＣ１〜ＳＣｎに印加する。この傾斜波形電圧が上昇する間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が起こりそれぞれの電極上に壁電圧が蓄積される。ここで、電極上の壁電圧とは電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。
【００３２】
初期化期間の第２段階においては、維持電極ＳＵ１〜ＳＵｎに正の電圧Ｖｅ１を印加する。そして、電界効果トランジスタＱ８１をオフに、スイッチング素子Ｑ７１、Ｑ７２をオンにして基準電位Ｖｆｌを電圧Ｖｓｕｓにし、走査電極ＳＣ１〜ＳＣｎに電圧Ｖｓｕｓ＋Ｖｓｃｆを印加する。このようにして基準電位設定回路６０により基準電位Ｖｆｌを第２電圧Ｖｓｕｓに変更する。
【００３３】
次に初期化期間の第３段階においては、スイッチ部ＯＵＴ１〜ＯＵＴｎのスイッチング素子ＱＨ１〜ＱＨｎをオフ、ＱＬ１〜ＱＬｎをオンにして走査電極ＳＣ１〜ＳＣｎに基準電位、すなわち第２電圧である電圧Ｖｓｕｓを印加する。このとき、スイッチ部ＯＵＴ１〜ＯＵＴｎのスイッチング素子の切換えを同時に行うのではなく、スイッチ部ＯＵＴ１〜ＯＵＴｎのうちの一部が基準電位を出力し、所定の時間の後、残りのスイッチ部が基準電位を出力するように、時刻をずらしてスイッチング素子の切換えを行う。本実施の形態においては、詳細は後述するが、スイッチ部ＯＵＴ１〜ＯＵＴｎのうちの約半分のスイッチング素子の切換えを行った後、残りのスイッチ部のスイッチング素子の切換えを行っている。
【００３４】
その後、初期化期間の第４段階においては、スイッチング素子Ｑ８３をオフにするとともに電界効果トランジスタＱ８２をオンにしてミラー積分回路を動作させる。すると基準電位Ｖｆｌは電圧Ｖａｄ’に向かって緩やかに下降する。こうして電圧Ｖａｄ’に向かって緩やかに下降する傾斜波形電圧を走査電極ＳＣ１〜ＳＣｎに印加する。するとこの間に再び微弱な初期化放電が起こり、各電極上の壁電圧は書込み動作に適した値に調整される。
【００３５】
このように、第１サブフィールドの初期化期間には、全ての放電セルで初期化放電を発生させる全セル初期化動作を行う。
【００３６】
書込み期間では、維持電極ＳＵ１〜ＳＵｎに電圧Ｖｅ２を印加する。そしてスイッチング素子Ｑ６１をオンにして基準電位Ｖｆｌを負の電圧Ｖａｄとするとともにスイッチング素子ＱＨ１〜ＱＨｎをオンにすることにより、走査電極ＳＣ１〜ＳＣｎに電圧Ｖａｄ＋Ｖｓｃｆを印加する。
【００３７】
次に、スイッチング素子ＱＨ１をオフにしスイッチング素子ＱＬ１をオンにすることにより、１行目の走査電極ＳＣ１に負の走査パルス電圧Ｖａｄを印加する。そして、データ電極Ｄ１〜Ｄｍのうち１行目に発光させるべき放電セルのデータ電極Ｄｋ（ｋ＝１〜ｍ）に正の書込みパルス電圧Ｖｄを印加する。すると１行目の放電セルのうち書込みパルスを印加した放電セルでは書込み放電が起こり、各電極上に壁電圧を蓄積する書込み動作が行われる。一方、書込みパルス電圧Ｖｄを印加しなかった放電セルでは書込み放電は発生しない。このようにして選択的に書込み動作を行う。その後、スイッチング素子ＱＨ１をオン、スイッチング素子ＱＬ１をオフに戻す。
【００３８】
次に、スイッチング素子ＱＨ２をオフにしスイッチング素子ＱＬ２をオンにして２行目の走査電極ＳＣ２に走査パルス電圧Ｖａｄを印加するとともに、データ電極Ｄ１〜Ｄｍのうち２行目に発光させるべき放電セルのデータ電極Ｄｋに書込みパルス電圧Ｖｄを印加する。すると２行目の放電セルで選択的に書込み放電が起こる。以上の書込み動作をｎ行目の放電セルに至るまで行う。
【００３９】
その後、スイッチ部ＯＵＴ１〜ＯＵＴｎのスイッチング素子ＱＨ１〜ＱＨｎおよびスイッチング素子ＱＬ１〜ＱＬｎをオフにして、スイッチ部ＯＵＴ１〜ＯＵＴｎの出力をハイインピーダンス状態にする。そしてこの間にスイッチング素子Ｑ６１をオフ、スイッチング素子Ｑ８３およびスイッチング素子Ｑ７３をオンにして、基準電位Ｖｆｌを０（Ｖ）にする。その後、スイッチ部ＯＵＴ１〜ＯＵＴｎのスイッチング素子ＱＬ１〜ＱＬｎをオンにして、走査電極ＳＣ１〜ＳＣｎに０（Ｖ）を印加する。
【００４０】
続く維持期間では、維持電極ＳＵ１〜ＳＵｎに０（Ｖ）を印加し、走査電極ＳＣ１〜ＳＣｎに維持パルス電圧Ｖｓｕｓを印加する。走査電極ＳＣ１〜ＳＣｎに維持パルス電圧Ｖｓｕｓを印加するには、スイッチング素子Ｑ７３をオフにし、スイッチング素子Ｑ７５、Ｑ７２、Ｑ８３をオンにする。すると、電力回収用のコンデンサＣ７４からスイッチング素子Ｑ７５、ダイオードＤ７５、インダクタＬ７５、スイッチング素子Ｑ７２またはダイオードＤ７２、スイッチング素子Ｑ８３およびスイッチング素子ＱＬ１〜ＱＬｎを介して電流が流れ始め、走査電極ＳＣ１〜ＳＣｎの電圧が上がり始める。インダクタＬ７５と電極間容量Ｃｐとは共振回路を形成しているので、共振周期の１／２の時間経過後には走査電極ＳＣ１〜ＳＣｎの電圧は電圧Ｖｓｕｓ付近まで上昇する。そしてスイッチング素子Ｑ７１をオンにする。すると走査電極ＳＣ１〜ＳＣｎはスイッチング素子Ｑ７１を通して電源へ接続されるため、走査電極ＳＣ１〜ＳＣｎの電圧は強制的に電圧Ｖｓｕｓまで上昇する。すると、書込み放電を起こした放電セルでは維持放電が発生する。
【００４１】
続いて走査電極ＳＣ１〜ＳＣｎに０（Ｖ）を印加し、維持電極ＳＵ１〜ＳＵｎに維持パルス電圧Ｖｓｕｓを印加する。走査電極ＳＣ１〜ＳＣｎに０（Ｖ）を印加するには、スイッチング素子Ｑ７６、Ｑ８３をオンにする。すると、走査電極ＳＣ１〜ＳＣｎからスイッチング素子ＱＬ１〜ＱＬｎ、スイッチング素子Ｑ８３、インダクタＬ７６、ダイオードＤ７６、スイッチング素子Ｑ７６を介して電力回収用のコンデンサＣ７４に電流が流れ始め、走査電極ＳＣ１〜ＳＣｎの電圧が下がり始める。インダクタＬ７６と電極間容量Ｃｐとも共振回路を形成しているので、共振周期の１／２の時間経過後には走査電極ＳＣ１〜ＳＣｎの電圧は０（Ｖ）付近まで下降する。そしてスイッチング素子Ｑ７３をオンにする。すると走査電極ＳＣ１〜ＳＣｎはスイッチング素子Ｑ７３を通して接地電位へ接続されるため、走査電極ＳＣ１〜ＳＣｎの電圧は強制的に０（Ｖ）まで下降する。そして、維持電極ＳＵ１〜ＳＵｎに維持パルス電圧Ｖｓｕｓを印加する。すると、維持放電を起こした放電セルでは再び維持放電が発生する。
【００４２】
以下同様に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとに交互に輝度重みに応じた数の維持パルスを印加し、表示電極対の電極間に電位差を与えることにより、書込み期間において書込み放電を起こした放電セルで維持放電が継続して行われる。
【００４３】
続く第２サブフィールドの初期化期間においては、第１サブフィールドの初期化期間の第４段階と同様の動作を行う。すなわち維持電極ＳＵ１〜ＳＵｎに正の電圧Ｖｅ１を印加し、走査電極ＳＣ１〜ＳＣｎには電圧Ｖａｄ’に向かって緩やかに下降する傾斜波形電圧を印加する。すると、第１サブフィールドの維持期間において維持放電を行った放電セルで初期化放電が発生する。このように、第２サブフィールドの初期化期間は、維持放電を行った放電セルで初期化放電を発生させる選択初期化動作を行う。
【００４４】
続く書込み期間、維持期間は第１サブフィールドの書込み期間、維持期間とほぼ同様であるため説明を省略する。またそれ以降のサブフィールドについても維持パルス数を除いてほぼ同様である。
【００４５】
なお、本実施の形態において各電極に印加する電圧値は、例えば、電圧Ｖｓｅｔ＝３３０（Ｖ）、電圧Ｖｓｕｓ＝１９０（Ｖ）、第１電圧Ｖｓｃｆ＝１４０（Ｖ）、電圧Ｖａｄ＝−１００（Ｖ）、電圧Ｖｅ１＝１６０（Ｖ）、電圧Ｖｅ２＝１７０（Ｖ）である。ただしこれらの電圧値は、単に一例を挙げたに過ぎず、パネルの特性やプラズマディスプレイ装置１００の仕様等に合わせて、適宜最適な値に設定することが望ましい。
【００４６】
図６は、本発明の実施の形態における走査パルス発生回路５０の主要部の詳細を示す回路ブロック図である。走査パルス発生回路５０は、上述したように走査パルス電圧を出力するスイッチ部ＯＵＴ１〜ＯＵＴｎを備えているが、加えてこれらのスイッチ部ＯＵＴ１〜ＯＵＴｎのスイッチング素子ＱＨ１〜ＱＨｎ、ＱＬ１〜ＱＬｎを制御するための出力制御部ＲＧ１〜ＲＧｎ、および出力制御部ＲＧ１〜ＲＧｎのそれぞれに位相の異なる２値信号を供給するためのシフトレジスタＳＲを備えている。
【００４７】
シフトレジスタＳＲは、データＤＴとクロックＣＫを入力し、クロックＣＫを入力する毎に入力された２値データＤＴを順次シフトしてｎ個の出力Ｏ１〜Ｏｎを出力する。シフトレジスタＳＲは書込み期間において、データＤＴから１つのパルスを入力し、そのパルスを順次シフトすることにより、走査パルスの基となる位相の異なったｎ個の２値データを出力制御部ＲＧ１〜ＲＧｎのそれぞれに出力する。
【００４８】
出力制御部ＲＧ１〜ＲＧｎのそれぞれは、２つの制御信号Ｃ１、Ｃ２とシフトレジスタＳＲの対応する１つの出力とを入力し、スイッチ部ＯＵＴ１〜ＯＵＴｎのスイッチング素子ＱＨ１〜ＱＨｎ、ＱＬ１〜ＱＬｎのうちの対応するスイッチング素子を制御する。
【００４９】
図７は本発明の実施の形態における出力制御部ＲＧ１〜ＲＧｎの制御を示す図であり、２つの制御信号Ｃ１、Ｃ２に応じてスイッチ部ＯＵＴ１〜ＯＵＴｎのそれぞれの出力を以下のように制御する。制御信号Ｃ１、Ｃ２がともに「Ｌ」の場合には、スイッチング素子ＱＨｉ、ＱＬｉをともにオフにして、出力をハイインピーダンス状態とする。制御信号Ｃ１が「Ｌ」、制御信号Ｃ２が「Ｈ」の場合には、対応するシフトレジスタＳＲの出力に従ってスイッチング素子ＱＨｉ、ＱＬｉを制御する。本実施の形態においては、シフトレジスタＳＲの出力Ｏｉが「Ｈ」であればスイッチング素子ＱＨｉをオン、スイッチング素子ＱＬｉをオフに、シフトレジスタＳＲの出力Ｏｉが「Ｌ」であればスイッチング素子ＱＨｉをオフ、スイッチング素子ＱＬｉをオンにする。制御信号Ｃ１が「Ｈ」、制御信号Ｃ２が「Ｌ」の場合には、対応するシフトレジスタＳＲの出力にかかわらずスイッチング素子ＱＨｉをオフ、スイッチング素子ＱＬｉをオンにして基準電位Ｖｆｌを出力する。また、制御信号Ｃ１、Ｃ２がともに「Ｈ」の場合には、対応するシフトレジスタＳＲの出力にかかわらずスイッチング素子ＱＨｉをオン、スイッチング素子ＱＬｉをオフにして基準電位Ｖｆｌに重畳された第１電圧Ｖｓｃｆを出力する。
【００５０】
なお、複数のスイッチ部、複数の出力制御部、およびシフトレジスタの対応する部分はまとめられてＩＣ化されている。以下、このＩＣを「走査ＩＣ」と呼ぶ。本実施の形態においては、走査電極６４本分をまとめて１つの走査ＩＣとし、この走査ＩＣを１２個使用して、ｎ＝７６８本の走査電極のそれぞれに走査パルスを供給している。このように多数の出力を持つ走査パルス発生回路の主要部をＩＣ化することにより回路をコンパクトにまとめることができ実装面積も小さくすることができる。
【００５１】
図８は本発明の実施の形態における走査パルス発生回路５０の動作の詳細を示すタイミングチャートであり、全セル初期化動作を行う初期化期間における制御の方法を示している。図８には、スイッチング素子Ｑ７１、Ｑ７２、Ｑ８３、電界効果トランジスタＱ８１、Ｑ８２の制御信号、およびシフトレジスタＳＲの信号もあわせて示している。
【００５２】
初期化期間の第１段階では、基準電位Ｖｆｌは０（Ｖ）であり、走査電極ＳＣ１〜ＳＣｎには０（Ｖ）が印加されている。次に、制御信号Ｃ１を「Ｈ」、制御信号Ｃ２を「Ｈ」にして、走査電極ＳＣ１〜ＳＣｎに電圧Ｖｓｃｎを印加する。そして電界効果トランジスタＱ８１をオンにして走査電極ＳＣ１〜ＳＣｎに緩やかに上昇する傾斜波形電圧を印加する。本実施の形態においては、この間にシフトレジスタＳＲのデータ入力ＤＴとして「Ｌ」を入力し、クロック端子ＣＫにｎ／２個のクロックを入力する。するとシフトレジスタＳＲの半分の出力Ｏ１〜Ｏｎ／２は「Ｌ」に、残りの半分の出力Ｏｎ／２＋１〜Ｏｎは「Ｈ」になる。この間、制御端子Ｃ１、Ｃ２は「Ｈ」であるので、走査電極ＳＣ１〜ＳＣｎにはシフトレジスタＳＲの出力にかかわらず基準電位Ｖｆｌに電圧Ｖｓｃｎが重畳された電圧が印加される。
【００５３】
初期化期間の第２段階では、走査電極ＳＣ１〜ＳＣｎに印加される電圧が電圧Ｖｓｃｎ＋Ｖｓｅｔに達した後、電界効果トランジスタＱ８１をオフ、スイッチング素子Ｑ７２、Ｑ７１をオンにして、走査電極ＳＣ１〜ＳＣｎに電圧Ｖｓｃｎ＋Ｖｓｕｓを印加する。このとき、走査電極から電源ＶＳＵＳに向かって電流が流れるが、このときのピーク電流はスイッチング素子Ｑ７２のゲート抵抗を大きくする等によりスイッチングスピードを下げて、ピーク電流を抑制している。
【００５４】
初期化期間の第３段階では、制御信号Ｃ２を「Ｈ」にしたまま、制御信号Ｃ１を「Ｌ」にする。すると、シフトレジスタＳＲの半分の出力Ｏ１〜Ｏｎ／２は「Ｌ」であるため、対応する走査電極ＳＣ１〜ＳＣｎ／２の電圧が電圧Ｖｓｕｓに低下する。そして所定の時間の後、制御信号Ｃ１を「Ｈ」、制御信号Ｃ２を「Ｌ」にする。すると残りの走査電極ＳＣｎ／２＋１〜ＳＣｎの電圧も電圧Ｖｓｕｓに低下する。
【００５５】
このように本実施の形態においては、スイッチ部ＯＵＴ１〜ＯＵＴｎのそれぞれのスイッチング素子の切換えを同時に行うのではなく、半分ずつ時刻をずらして切換えている。なお所定の時間としては、スイッチング素子の切換えに伴う電流が重ならないように設定することが望ましく、スイッチング素子のスイッチング特性にも依存するが、本実施の形態においては２００ｎｓ以上、例えば１μｓに設定している。
【００５６】
次に初期化期間の第４段階では、基準電位設定回路６０のスイッチング素子Ｑ８３をオフ、電界効果トランジスタＱ８２をオンにして走査電極ＳＣ１〜ＳＣｎに緩やかに下降する傾斜波形電圧を印加する。本実施の形態においては、この間にシフトレジスタＳＲのデータ入力ＤＴとして「Ｈ」を入力し、クロック端子ＣＫにｎ個のクロックを入力する。するとシフトレジスタＳＲの出力Ｏ１〜Ｏｎは「Ｈ」になる。この間、制御端子Ｃ１は「Ｈ」、Ｃ２は「Ｌ」であるので、走査電極ＳＣ１〜ＳＣｎにはシフトレジスタＳＲの出力にかかわらず基準電位Ｖｆｌが印加される。そして、シフトレジスタＳＲの出力Ｏ１〜Ｏｎは全て「Ｈ」になっているので、続く書込み期間において正常に走査パルスを発生させることができる。
【００５７】
このように本実施の形態においては、走査電極ＳＣ１〜ＳＣｎに印加する電圧を電圧Ｖｓｕｓ＋Ｖｓｃｆから電圧Ｖｓｕｓへ切換える際に、スイッチ部ＯＵＴ１〜ＯＵＴｎのそれぞれのスイッチング素子の切換えを同時に行うのではなく、スイッチ部の一部が基準電位Ｖｆｌを出力し、所定の時間の後、残りのスイッチ部が基準電位Ｖｆｌを出力するように時刻をずらして切換えている。このように制御する理由は以下の通りである。
【００５８】
スイッチ部ＯＵＴ１〜ＯＵＴｎのスイッチング素子を切換える前には、走査電極ＳＣ１〜ＳＣｎには電圧Ｖｓｕｓより高い電圧Ｖｓｕｓ＋Ｖｓｃｆが印加されている。そしてスイッチ部ＯＵＴ１〜ＯＵＴｎのスイッチング素子ＱＨ１〜ＱＨｎをオフ、スイッチング素子ＱＬ１〜ＱＬｎをオンにすると、走査電極ＳＣ１〜ＳＣｎからスイッチング素子ＱＬ１〜ＱＬｎ、スイッチング素子Ｑ８３、スイッチング素子Ｑ７２、ダイオードＤ７１を介して電源ＶＳＵＳへ瞬間的に大きな電流が流れる。
【００５９】
スイッチ部ＯＵＴ１〜ＯＵＴｎは書込み期間において書込み動作を高速に行う必要があるためスイッチングスピードの速い回路構成に設計されている。したがってこのときの切換えにともない流れるピーク電流も大きくなってしまう。そのため仮にスイッチ部ＯＵＴ１〜ＯＵＴｎのスイッチング素子の切換えを同時に行うと仮定すると、電流容量の比較的小さいスイッチング素子Ｑ８２の最大許容電流値を超えるピーク電流が流れて、スイッチング素子Ｑ８２を劣化させる恐れがあった。またダイオードＤ７１についても同様に最大許容電流値を超えるピーク電流が流れて、ダイオードＤ７１を劣化させる恐れがあった。
【００６０】
しかしながら本実施の形態によれば、スイッチ部ＯＵＴ１〜ＯＵＴｎのスイッチング素子の切換えを同時に行うのではなく、半分ずつ時刻をずらして切換えるために、流れるピーク電流も半分となり、スイッチング素子Ｑ８２およびダイオードＤ７１を劣化させる恐れがない。しかも新たな部品を追加することなく、駆動のタイミングを変更するだけでこの効果を実現することができるため経済的である。
【００６１】
なお本実施の形態においては、走査電極ＳＣ１〜ＳＣｎ／２に印加する電圧を最初に切換え、次に走査電極ＳＣｎ／２＋１〜ＳＣｎに印加する電圧を切換えたが、本発明はこれに限定されるものではなく、およそ半分の走査電極に印加する電圧を最初に切換え、次に残りの走査電極に印加する電圧を切換えることで同様の効果を実現できる。
【００６２】
またスイッチ部のスイッチング素子の切換えを走査ＩＣ毎に行って電流を分散させてピーク電流を下げてもよい。
【００６３】
なお、本実施の形態において用いた具体的な各数値は、単に一例を挙げたに過ぎず、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて、適宜最適な値に設定することが望ましい。
【産業上の利用可能性】
【００６４】
本発明のプラズマディスプレイ装置の駆動方法は、大画面パネルで電極間容量が大きいパネルであっても、パネルの発光に伴う放電電流以外の電流経路のスイッチング素子を増加することなく、パネルを駆動することができるので、プラズマディスプレイ装置として有用である。
【図面の簡単な説明】
【００６５】
【図１】本発明の実施の形態に用いるパネルの構造を示す分解斜視図
【図２】本発明の実施の形態に用いるパネルの電極配列図
【図３】本発明の実施の形態におけるプラズマディスプレイ装置の回路ブロック図
【図４】本発明の実施の形態におけるプラズマディスプレイ装置の走査電極駆動回路の詳細を示す回路図
【図５】本発明の実施の形態における各電極に印加する駆動電圧波形図
【図６】本発明の実施の形態における走査パルス発生回路の主要部の詳細を示す回路ブロック図
【図７】本発明の実施の形態における出力制御部の制御を示す図
【図８】本発明の実施の形態における走査パルス発生回路の動作の詳細を示すタイミングチャート
【符号の説明】
【００６６】
１０    パネル
２２    走査電極
２３    維持電極
２４    表示電極対
３２    データ電極
４１    画像信号処理回路
４２    データ電極駆動回路
４３    走査電極駆動回路
４４    維持電極駆動回路
４５    タイミング発生回路
５０    走査パルス発生回路
５１    ブートストラップ部
６０    基準電位設定回路
７０    維持パルス発生部
８１    上り傾斜波形電圧発生部
８２    下り傾斜波形電圧発生部
１００    プラズマディスプレイ装置
ＯＵＴ１〜ＯＵＴｎ    スイッチ部
Ｑ６１，Ｑ７１，Ｑ７２，Ｑ７３，Ｑ８３    スイッチング素子
ＱＬ１〜ＱＬｎ    （第１の）スイッチング素子
ＱＨ１〜ＱＨｎ    （第２の）スイッチング素子
Ｖｆｌ    基準電位
【図１】
2008170751.tif 000003
【図２】
2008170751.tif 000004
【図３】
2008170751.tif 000005
【図４】
2008170751.tif 000006
【図５】
2008170751.tif 000007
【図６】
2008170751.tif 000008
【図７】
2008170751.tif 000009
【図８】
2008170751.tif 000010