(57)【要約】【課題】ＰＤＰ装置に関わり、主に、フリッカ（特にインタレース表示におけるラインフリッカ）の発生を防止することができる技術を提供する。【解決手段】本ＰＤＰ装置では、制御回路での制御動作により、従来の奇数・偶数の各フィールド（Ｆｏ，Ｆｅ）において、新たなフィールド構成（Ｆ’）として、奇数と偶数の両方の表示ライン群を、同一データ（奇数表示ラインのデータ）に基づき、前半（Ｆ-Ａ）・後半（Ｆ-Ａ）で連続して駆動する（ＴＬｏ，ＴＬｅ）。【選択図】図３
2008170553.tif 000002
【特許請求の範囲】
【請求項１】
電極群による表示セルの行列により奇数と偶数の表示ライン群を有する表示領域が構成されるプラズマディスプレイパネルに対し、駆動表示の対象となる表示ライン群で使用する表示データの指定を含む表示駆動制御を行うプラズマディスプレイパネル駆動方法であって、
前記表示領域及び期間に対応付けられるフィールドは、階調表現のために、複数のサブフィールドに時間的に分割して構成され、
表示対象の画像フレームを前記表示領域の奇数と偶数の表示ライン群で時分割するフィールドの構成に基づき、
前記フィールド内において、前記表示領域の表示ライン群における隣接する奇数と偶数の表示ラインの組を、少なくとも１組以上対象として、その組の奇数または偶数の表示ラインの一方の表示データのみを用いて、その組の奇数と偶数の表示ラインの両方を、時分割で連続して駆動表示することを特徴とするプラズマディスプレイパネル駆動方法。
【請求項２】
基板に、維持放電に用いる複数の第１及び第２の電極が、第１方向に平行に伸びて第２方向に交互に配置され、アドレス放電に用いる複数の第３の電極が、第２方向に平行に伸びて配置され、第２方向で一方側で隣接する第１と第２の電極の対で奇数の表示ラインが構成され、他方側で隣接する対で偶数の表示ラインが構成され、それらと第３の電極との交差で表示セルが構成されるプラズマディスプレイパネルと、
駆動表示の対象となる表示ライン群で使用する表示データの指定を含む表示駆動制御を行う制御回路、及び前記第１、第２、第３の電極群に駆動の電圧を印加する各駆動回路、を含む回路部とを有し、
前記パネルの表示領域及び期間に対応付けられるフィールドは、階調表現のために、アドレス期間及びサステイン期間を有する、複数のサブフィールドに時間的に分割して構成される、プラズマディスプレイ装置であって、
前記回路部は、
表示対象の画像フレームを前記表示領域の奇数と偶数の表示ライン群で時分割するフィールドの構成に基づき、
前記フィールド内において、前記表示領域の表示ライン群における隣接する奇数と偶数の表示ラインの組を、少なくとも１組以上対象として、その組の奇数または偶数の表示ラインの一方の表示データのみを用いて、その組の奇数と偶数の表示ラインの両方を、時分割で連続して駆動表示することを特徴とするプラズマディスプレイ装置。
【請求項３】
請求項２記載のプラズマディスプレイ装置において、
前記表示ラインの組の駆動表示において、前記フィールドを、前記サブフィールド単位の区分で、それぞれ当該フィールドの約半分の長さとなるように、前半フィールドと後半フィールドに分け、前記前半フィールドでは、一方の表示ラインの表示データを用いてその一方の表示ラインを駆動表示し、前記後半フィールドでは、前記前半フィールドと同じ一方の表示ラインの表示データを用いて他方の表示ラインを駆動表示することを特徴とするプラズマディスプレイ装置。
【請求項４】
請求項３記載のプラズマディスプレイ装置において、
連続する２つのフィールドの駆動表示において、１番目のフィールド内では、前記表示ラインの組の駆動表示において、前記奇数表示ラインの表示データを用いて駆動表示し、
続く２番目のフィールド内では、前記表示ラインの組の駆動表示において、１つ前のフィールドで用いた同じ前記奇数表示ラインの表示データを用いて駆動表示することを特徴とするプラズマディスプレイ装置。
【請求項５】
請求項２記載のプラズマディスプレイ装置において、
前記フィールドは、一定周期を有し、前記サブフィールドの時間長に応じて前記フィールド内に駆動の空き時間が生じる場合に、前記空き時間を前記フィールド内の前記表示ラインの組の各表示ラインを駆動する期間の最後もしくは最初に配置することを特徴とするプラズマディスプレイ装置。
【請求項６】
請求項２記載のプラズマディスプレイ装置において、
前記フィールドは、一定周期を有し、前記サブフィールドの時間長に応じて前記フィールド内に駆動の空き時間が生じる場合に、前記空き時間を前記フィールドの最後もしくは最初にまとめて配置することを特徴とするプラズマディスプレイ装置。
【請求項７】
請求項２記載のプラズマディスプレイ装置において、
前記フィールド内の前記表示ラインの組の奇数と偶数の表示ラインの表示の期間の切り替えのタイミングを、前記フィールド毎に変化させることを特徴とするプラズマディスプレイ装置。
【請求項８】
請求項２記載のプラズマディスプレイ装置において、
同一画像を表示する際に、前記フィールド内の前記表示ラインの組の各表示ラインを駆動する期間毎に、当該期間のサブフィールド群の輝度の重み付けの構成を変化させることを特徴とするプラズマディスプレイ装置。
【請求項９】
請求項２記載のプラズマディスプレイ装置において、
入力または出力の表示データをもとに、駆動表示対象の期間が映像と文字情報のいずれを扱うかを判定し、前記文字情報を扱う期間に対して、前記表示ラインの組を連続して駆動表示する動作を適用することを特徴とするプラズマディスプレイ装置。
【請求項１０】
請求項２記載のプラズマディスプレイ装置において、
前記表示領域内の一部の指定の領域のみに対して、前記表示ラインの組を連続して駆動表示する動作を適用することを特徴とするプラズマディスプレイ装置。
【請求項１１】
請求項２記載のプラズマディスプレイ装置において、
奇数と偶数の表示データのどちらを使用するかを、フィールドごとにどちらがより適当かを自動的に判別して選択することを特徴とするプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネル（ＰＤＰ）駆動方法、及びＰＤＰを備えるプラズマディスプレイ装置（ＰＤＰ装置）に関し、特に、フィールドの表示ライン群のインタレース駆動表示などに関する。
【背景技術】
【０００２】
ＰＤＰ駆動表示において、１フィールドでＰＤＰ表示領域の全表示ライン群を順に駆動表示する方式（プログレッシブ方式）や、１フィールドでＰＤＰ表示領域の奇数または偶数の表示ライン群の一方を駆動表示する方式（インタレース方式）などが用いられている。インタレース方式では、例えば奇数フィールドで奇数表示ライン群を、続く偶数フィールドで偶数表示ライン群を駆動表示し、奇数と偶数のフィールドを合わせることで、画像フレームを表示する。いわゆるＡＬＩＳ方式のＰＤＰ装置において、上記インタレース方式を用いている。
【０００３】
ＰＤＰ装置の技術的課題としてフリッカ対策がある。一般的に、フィールド等の表示周期が長くなるほど、換言すれば表示周波数が低くなるほど、フリッカが目立つことになる。特にインタレース方式の表示では、ラインフリッカの発生が問題となる。
【０００４】
従来のＰＤＰ装置におけるフリッカの発生を防止する方法としては、例えば特開２０００−１１２４３１号公報（特許文献１）記載のように、インタレース方式における奇数と偶数の表示ライン群の表示周期（フレーム周期）を、従来の１フレームで３３msec（表示周波数で６０Ｈｚ）に対して、３３msec未満（例えば半分の約１７msec）として短くするものが提案されている（第１の従来技術とする）。
【０００５】
また例えば、特開平１０−２７４９５９号公報（特許文献２）には、奇数・偶数フィールドを有するインタレース方式の画像データに基づいてＰＤＰを駆動する技術において、上端または下端の水平ラインの表示データに基づき３ライン分の書き込みデータを発生することで、上端または下端のフリッカの発生を防止する旨の技術が記載されている。
【特許文献１】特開２０００−１１２４３１号公報
【特許文献２】特開平１０−２７４９５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
前記第１の従来技術の方法では、表示周期を短くする（表示周波数を高くする）ことによって、面フリッカの発生を防止することができるが、ラインフリッカの発生を完全に防止することはできない、という問題がある。例えば、表示周波数が５０Ｈｚの場合に、その倍速（１００Ｈｚ）で駆動したとしても、インタレース方式の場合では、ライン単位に５０Ｈｚでのフリッカが残る。前記面フリッカは、フィールド群の表示で、周波数が低い（周期が長い）ために残像効果が得られず画面全体がフリッカすることである。また、前記ラインフリッカは、１本の水平線や水平エッジ等のラインが、インタレース表示の関係で表示周波数の半分の周期を持ってフリッカすることである。
【０００７】
また、前記第１の従来技術の方法では、フレーム周期を短くした場合、短時間で表示データをメモリに移す動作などの、高速な表示データ入出力制御が必要になるため、処理速度（例えば制御クロック周波数）を上げないと対応できない、といった問題もある。
【０００８】
本発明は以上のような問題に鑑みてなされたものであり、その目的は、ＰＤＰ装置に関わり、主に、フリッカ（特にインタレース表示におけるラインフリッカ）の発生を防止することができる技術を提供することにある。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。前記目的を達成するために、本発明は、ＰＤＰ駆動方法及びＰＤＰ装置の技術であって、以下の構成を特徴とする。
【００１０】
本ＰＤＰ装置において、ＰＤＰ（ＡＬＩＳ構成に対応）は、ガラスを主とする基板（基板構造体）に対して、維持放電に用いる複数の第１（Ｘ）及び第２（Ｙ）の電極が、第１方向に平行に伸びて第２方向に同様間隔で交互に（繰り返して）配置され、また、アドレス放電に用いる複数の第３の電極（アドレス電極）が、第１方向に交差する第２方向に平行に伸びて配置され、隣接する第１と第２の電極の対で表示ライン（Ｌ）が構成され、更にそれと第３の電極との交差で表示セル（Ｃ）が構成される。また、ＰＤＰでは、複数の第１の電極（Ｘ）は、それぞれ、一方側に隣接する第２の電極（Ｙ）との対により、奇数表示ライン（Ｌｏ）群が構成され、また他方側に隣接する第２の電極（Ｙ）との対により偶数表示ライン（Ｌｅ）群が構成される。また、本ＰＤＰ装置では、回路部として、制御回路、各電極に対応した各駆動回路（Ｘ駆動回路、Ｙ駆動回路、アドレス駆動回路）などを有する。制御回路は、駆動表示の対象（即ちアドレス及び維持放電動作の対象）となる表示ライン群で使用するデータ（フィールド及びサブフィールドデータ等）の指定を含む、表示駆動制御を行う。また、本ＰＤＰ装置は、ＰＤＰの表示セルの行列による表示領域及び一定期間に対応付けられるフィールド（Ｆ）は、階調表現のために、アドレス期間及びサステイン期間等を有する、複数（ｎ）のサブフィールド（ＳＦ１〜ＳＦｎ）に時間的に分割して構成される。
【００１１】
本ＰＤＰ装置において、回路部で以下のような処理を行う。本ＰＤＰ装置は、基本的に、１つの画像フレーム（ｆ）を、奇数と偶数の表示ライン（Ｌｏ，Ｌｅ）群で分けた２つのフィールド（奇数フィールド：Ｆｏ、偶数フィールド：Ｆｅ）により表示する方式（第１の制御）を用いる。また、本ＰＤＰ装置は、従来の奇数または偶数の表示ライン群の一方を表示する１つのフィールド（Ｆｏ／Ｆｅ）（第１のフィールド構成）内において、奇数と偶数の表示ライン群における隣接する奇数と偶数の表示ラインによる表示ライン組（ＬＰ）を制御単位として、少なくとも１つ以上（典型的にはすべて）の表示ライン組（ＬＰ）を対象として、その組内の奇数または偶数の表示ライン（Ｌｏ／Ｌｅ）のどちらか一方の表示データ（ＤＬｏ／ＤＬｅ）のみを用いて、その奇数と偶数の両方の表示ライン（Ｌｏ，Ｌｅ）を時分割で連続して駆動表示する制御及び処理を行うことを特徴とする。この制御を、通常（基本）のインタレース方式での第１の制御に対して、第２の制御とする。これにより、表示ラインを含む画面でのフリッカ、特にラインフリッカ、の発生を防止・抑制する。また、表示データ入出力制御において、奇数と偶数の表示ラインの一方の表示データ（ＤＬｏ／ＤＬｅ）を連続して用いて表示ライン組（ＬＰ）を駆動するため、処理速度に余裕ができる。
【００１２】
また、本ＰＤＰ装置は、上記において、前記表示ライン組（ＬＰ）の連続の駆動表示（第２の制御）において、１つのフィールド（Ｆｏ／Ｆｅ）を、サブフィールド単位の区分で、前半（前半フィールド（Ｆ-Ａ））と後半（後半フィールド（Ｆ-Ｂ））の部分に分けて、前半（Ｆ-Ａ）で、一方の例えば奇数表示ライン（Ｌｏ）の表示データ（ＤＬｏ）を用いて奇数表示ライン（Ｌｏ）を駆動表示し、後半部（Ｆ-Ｂ）で、前半部（Ｆ-Ａ）と同じ奇数表示ライン（Ｌｏ）の表示データ（ＤＬｏ）を用いて他方の偶数表示ライン（Ｌｅ）を駆動表示する。
【００１３】
また、本ＰＤＰ装置は、上記において、画像フレーム（ｆ）群の表示における連続する奇数と偶数のフィールド（Ｆｏ，Ｆｅ）群の駆動表示において、奇数フィールド（Ｆｏ）では、前記表示ライン組（ＬＰ）の連続の駆動表示（第２の制御）において、奇数表示ライン（Ｌｏ）の表示データ（ＤＬｏ）を用いて駆動表示し、続く偶数フィールド（Ｆｅ）では、前記表示ライン組（ＬＰ）の連続の駆動表示（第２の制御）において、１つ前の奇数フィールド（Ｆｏ）で用いたのと同じ奇数表示ライン（Ｌｏ）の表示データ（ＤＬｏ）を用いて同様に表示ライン組（ＬＰ）を駆動表示する。
【発明の効果】
【００１４】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。本発明によれば、ＰＤＰ装置に関わり、主に、フリッカ（特にインタレース表示におけるラインフリッカ）の発生を防止することができる。また特に、従来よりも処理速度を上げずに済む等、処理速度の面で余裕ができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部には原則として同一符号を付し、その繰り返しの説明は省略する。
【００１６】
（実施の形態１）
図１〜図４を用いて、本発明の実施の形態１のＰＤＰ装置を説明する。実施の形態１は、特徴として、従来の奇数・偶数の各フィールド内で、新たに、奇数と偶数の両方の表示ライン群を、同一データ（奇数表示ラインのデータ）に基づき、時分割で連続して駆動することにより、ラインフリッカを防止するものである。
【００１７】
＜ＰＤＰ装置＞
図１において、実施の形態１におけるＰＤＰ装置のブロック構成を説明する。本ＰＤＰ装置は、制御回路１１０、駆動回路部１５０、ＰＤＰ１０を有する。なお、後述する実施の形態では、更に文字情報判定部１２０などを備える。制御回路１１０は、フレームメモリ（フィールドメモリ）１１２を含む表示データ制御部１１１、識別回路部１１３、及びパネル駆動制御部１１４などを有する。制御回路１１０は、信号処理回路なども備え、駆動回路部１５０を含むＰＤＰ装置全体を制御する。ＰＤＰ１０は、画素に対応付けられる表示セル（セル：Ｃ）の行列による表示領域が構成される、例えばＸ電極３１、Ｙ電極３２、アドレス（Ａ）電極３３を備える三電極・交流駆動（ＡＣ）型のパネルである。駆動回路部１５０は、ＰＤＰ１０の各種電極群（３１、３２、３３）を、対応する各駆動回路（Ｘ駆動回路１５１、Ｙ駆動回路１５２、アドレス駆動回路１５３）によって電圧印加により駆動する。これによりＰＤＰ１０の表示領域に映像を表示させる。
【００１８】
ＰＤＰ装置の入力信号として、制御クロック：ＣＬＫ、表示データ（映像／画像信号）：ＶＩＮ、垂直同期信号：ＶＳ、水平同期信号：ＨＳなどを有する。
【００１９】
制御回路１１０は、ＣＬＫ，ＨＳ，ＶＳ等の同期信号を入力し、各部位を制御するために必要なタイミング信号を生成及び出力する。表示データ制御部１１１では、入力表示データＶＩＮをもとに、ＳＦ変換処理を含む信号処理（多階調化処理）などを行い、駆動回路部１５０を駆動制御してＰＤＰ１０に多階調の動画像を表示するための出力表示データ（フィールド及びＳＦデータ、駆動制御信号）を生成する。表示データ制御部１１１では、フレームメモリ１１２に、入力表示データＶＩＮや、それを信号処理したデータや、出力表示データを入出力する。駆動回路部１５０は、制御回路１１０からの表示データ（駆動制御信号）に従って、ＰＤＰ１０の電極群の駆動のための電圧波形を含む駆動シーケンスを生成及び出力する。フレームメモリ１１２には、出力表示データをフィールド単位で記憶する。フレームメモリ１１２から、１フィールド表示毎のタイミングで、１フィールド分のＳＦデータを、順次、駆動回路部１５０へ出力する。
【００２０】
パネル駆動制御部１１４は、Ｙ駆動回路１５２を制御するＹ駆動回路制御部１１５と、Ｘ駆動回路１５１を制御するＸ駆動回路制御部１１６とを有する。また、表示データ制御部１１１からアドレス駆動回路１５３を制御する。Ｘ駆動回路１５１は、Ｘ電極３１群（Ｘ１〜Ｘｎ＋１）を維持放電動作のために共通駆動する。Ｙ駆動回路１５２は、走査駆動回路を含み、Ｙ電極３２群を、維持放電動作のために共通駆動し、走査動作のために個別駆動する。アドレス駆動回路１５３は、アドレス電極３３群をアドレス動作のために個別駆動する。
【００２１】
識別回路部１１３は、第１のフィールド判別信号：ＴＦ１もしくは第２のフィールド判別信号：ＴＦ２、及びＶＳ，ＨＳ等を入力し、表示制御のためのフィールドや表示ライン等のタイミングを識別する。識別回路部１１３から、識別結果の情報を表示データ制御部１１１等へ出力する。
【００２２】
＜ＰＤＰ＞
図２において、ＰＤＰ１０のパネル構造例（三電極、ストライプ状リブの場合）を説明する。ＰＤＰ１０における画素（各色のセル（Ｃｒ，Ｃｇ，Ｃｂ）のセット）に対応した一部分を示している。ＰＤＰ１０は、主にガラスで構成される前面基板２１１及び背面基板２１２の構造体が対向して組み合わされ、その周囲部が封止され、その空間に放電ガスが封入されることにより構成される。
【００２３】
前面基板２１１上には、維持放電による表示電極である複数のＸ電極３１及びＹ電極３２が、第１方向（行または水平ライン方向）に平行に伸びて第２方向（列または垂直ライン方向）に交互に形成されている。これらの表示電極群は、誘電体層２０３及び更にその表面が保護層２０４により覆われている。背面基板２１２上には、第２方向に、複数のアドレス電極３３が平行に伸びて形成されており、更に誘電体層２０６に覆われている。誘電体層２０６上、アドレス電極３３の両側には、第２方向に伸びるストライプ状の隔壁（リブ）２０７が形成され、列を区分けしている。更に、誘電体層２０６上、隔壁２０７間には、紫外線により励起されて赤（Ｒ），緑（Ｇ），青（Ｂ）の各色の可視光を発生する蛍光体２０８が塗布されている。
【００２４】
表示電極（３１，３２）の対に対応して表示の行（ライン）が構成され、更にアドレス電極３３との交差に対応して表示の列及びセル（Ｃ）が構成される。セル（Ｃ）行列によりＰＤＰ１０の表示領域が構成され、表示単位となるフィールド及びＳＦに対応付けられる。ＰＤＰは、駆動方式などに応じて各種構造が存在する。
【００２５】
＜フィールド＞
次に、ＰＤＰ１０のインタレース方式の駆動制御（第１の制御）における基本的なフィールド（フィールド期間）及びＳＦ（ＳＦ期間）等の構成を説明する（図３等を参照）。１つの画像フレーム（ｆ）は、表示領域の奇数表示ライン（Ｌｏ）群と偶数表示ライン（Ｌｅ）群とで時分割した２つのフィールド（Ｆ）、即ち奇数フィールド（Ｆｏ）と偶数フィールド（Ｆｅ）、に対応付けられる。１つのフィールド（Ｆ）は、表示周期が例えば１／６０秒で表示される。フィールド（Ｆ）は、階調表現のために時間的に分割された複数（ｎ）のＳＦ（ＳＦ１〜ＳＦｎ）により構成される。各ＳＦは、維持放電が行われるサステイン期間７３と、その前のアドレス期間７２、及びリセット期間７１等から構成される。フィールド（Ｆ）を構成する各ＳＦは、サステイン期間７３の長さ、即ちサステインパルス数などにより、輝度の重み付けが与えられている。フィールドの各セルにおける、各ＳＦのオン（点灯）／オフ（非点灯）の選択・組み合わせによって、階調が表現される。
【００２６】
リセット期間７１では、セル群の電荷状態を調整して次のアドレス期間７２に備えるリセット動作を行う。次のアドレス期間７２では、ＳＦのセル群におけるオン／オフの箇所を選択するアドレス動作を行う。即ち、アドレス動作では、駆動対象の表示ライン群に対し、選択セルに対応して、Ｙ電極３２への走査パルスの印加、かつアドレス電極３３へのアドレスパルスの印加により、アドレス放電を発生させる。次のサステイン期間７３では、表示電極（３１，３２）群に対するサステインパルスの印加により、直前のアドレス期間７２でアドレス（選択）されたセルにおいて維持放電を発生させて発光表示するサステイン動作を行う。
【００２７】
＜駆動シーケンス（１）＞
次に、図３において、本ＰＤＰ装置における制御回路１１０の処理による特徴的な駆動制御（駆動シーケンス）の構成を説明する。表示対象の画像フレーム（ｆ）、例えば第１フレーム（ｆ１）及び続く第２フレーム（ｆ２）を示している。画像フレーム（ｆ）に対し、ＶＳにより、フィールド（Ｆ）の表示タイミングが判別される。またＨＳにより、フィールド（Ｆ）内の各表示ライン（Ｌ）の表示タイミングが判別される。第１のフィールド判別信号ＴＦ１は、従来基本のインタレース方式（第１の制御）でのフィールド構成（第１のフィールド構成とする）を判別するものである。ＴＦ１により、奇数表示ライン（Ｌｏ）群を対象とする奇数フィールド（Ｆｏ）に対応したタイミング（ＴＬｏ）と、偶数表示ライン（Ｌｅ）群を対象とする偶数フィールド（Ｆｅ）に対応したタイミング（ＴＬｅ）とが判別される。なお、図１等の構成で奇数と偶数は入れ替え可能である。
【００２８】
また、第２のフィールド判別信号ＴＦ２は、本発明の実施の形態で特有の第２の制御でのフィールド構成（第２のフィールド構成とする）を判別するために用いるものである。本実施の形態１では、奇数フィールド（Ｆｏ）及び偶数フィールド（Ｆｅ）のそれぞれの第１のフィールド構成のフィールド（Ｆ）内において、ＴＦ２により、前半と後半の２つの部分期間（本例では前半フィールド、後半フィールドと称する）に分割して、奇数表示ライン（Ｌｏ）群を対象とする前半フィールド（Ｆ-Ａ）に対応したタイミング（ＴＬｏ）と、偶数表示ライン（Ｌｅ）群を対象とする後半フィールド（Ｆ-Ｂ）に対応したタイミング（ＴＬｅ）とが判別される。そして、第２のフィールド構成（Ｆ’とする）において、前半フィールド（Ｆ-Ａ）では、奇数表示ライン（Ｌｏ）を駆動表示し、続けて後半フィールド（Ｆ-Ｂ）では、偶数表示ライン（Ｌｅ）を駆動表示する。隣接する奇偶の表示ラインの組（ＬＰ）において、一方側の表示ライン、本例では奇数表示ライン（Ｌｏ）を、その元（第１の制御）の表示データ（ＤＬｏ）を用いて駆動すると共に、他方側の表示ライン、本例では偶数表示ライン（Ｌｅ）を、一方（奇数）側と同一の表示データ（ＤＬｏ）を用いて連続して駆動する。
【００２９】
第１のフィールド構成において、ＳＦ構成として、時間順にＳＦ１〜ＳＦｎのｎ個のＳＦを有する。ｎは、例えば１０や１２である。これらのＳＦの重み付けの構成は、様々に可能である。例えば、前半・後半で同様の構成にする。これに対し、第２のフィールド構成（Ｆ’）において、ＴＦ２により、前半と後半に分割される。例えばＦ１（Ｆｏ）は、前半のＦ１-Ａと、後半のＦ１-Ｂに分割される。分割は、ＳＦの境界で行われる。前半フィールド（Ｆ-Ａ）は、ＳＦ構成として、ＳＦ１〜ＳＦｍのｍ個のＳＦを有する。後半フィールド（Ｆ-Ｂ）は、ＳＦ構成として、ＳＦｍ＋１〜ＳＦｎの（ｎ−ｍ）個のＳＦを有する。なお、ｍ＜ｎである。また、第１のフィールド構成のＳＦ構成をもとに、第２のフィールド構成（Ｆ’）のＳＦ構成（ＳＦ’とする）を、前半・後半で個別の構成に対応して新たに言い換えると、後半フィールド（Ｆ-Ｂ）は、ＳＦ１〜ＳＦｎ−ｍとなる。また例えば、前半と後半のＳＦ数を同じｍとして分割される（２ｍ＝ｎ）。ｍは、例えば５や６である。
【００３０】
第２の制御において、例えば、画像フレーム（ｆ）の表示周期は、約３３msec、第１のフィールド構成（Ｆ）の表示周期は、その半分の約１７msec、第２のフィールド構成（Ｆ’）の表示周期は、その半分の約８msecにする。これにより、フリッカの発生を防止できる。
【００３１】
＜表示データ＞
図４において、実施の形態１での駆動制御（図３）における、フィールド及び表示ライン等における表示データの使用の関係を模式的に示している。図４（ａ）において、通常のインタレース方式（第１の制御）において、１つの画像フレーム（ｆ）を構成するための奇偶の２つのフィールドＦｏ，Ｆｅ（例：Ｆ１，Ｆ２）における、一部の領域の表示ライン（例：Ｌ１〜Ｌ４）の駆動に使用する表示データを示している。白部は駆動表示対象である。Ｆ１（Ｆｏ）では、奇数表示ライン（例：Ｌ１）をその表示データ（例：ＤＬ１）で駆動し、Ｆ２（Ｆｅ）では、偶数表示ライン（例：Ｌ２）をその表示データ（例：ＤＬ２）で駆動する。ここで、制御単位として、奇数と偶数の表示ラインの組をＬＰ（例：ＬＰ１，ＬＰ２）としている。
【００３２】
図４（ｂ）において、図４（ａ）の第１の制御をもとにした、第２の制御において、同様に、画像フレーム（ｆ）の２つのフィールドＦｏ，Ｆｅにおける、第２のフィールド構成（Ｆ’）に対応した、表示ラインの駆動に使用する表示データを示している。前記図３のように、各フィールド（Ｆｏ，Ｆｅ）は、前半フィールド（Ｆ-Ａ）と後半フィールド（Ｆ-Ｂ）に分けて構成される。例えば、Ｆ１（Ｆｏ）はＦ１（Ｆｏ）-ＡとＦ１（Ｆｏ）-Ｂで、Ｆ２（Ｆｅ）はＦ２（Ｆｅ）-ＡとＦ２（Ｆｅ）-Ｂで構成される。第２の制御では、ＰＤＰ１０の表示領域の各表示ライン組（ＬＰ）において、Ｆｏ-Ａ（例：Ｆ１-Ａ）では、奇数表示ライン（例：Ｌ１）を、その表示データ（例：ＤＬ１）を使用して駆動し、続いてＦｅ-Ｂ（例：Ｆ１-Ｂ）では、隣接する偶数表示ライン（例：Ｌ２）を、前記奇数表示ライン（例：Ｌ１）と同一の表示データ（例：ＤＬ１）を使用して駆動する。矢印は、同一の表示データの使用関係を示している。
【００３３】
従来の第１の制御では、１つのフィールド（Ｆｏ，Ｆｅ）内では奇偶いずれか一方の表示ライン群のみ駆動しているが、本実施の形態では、１つのフィールド（Ｆｏ，Ｆｅ）内で奇偶両方の表示ライン群を時分割で連続して駆動している。その際、奇偶表示ラインで同一データを使用して駆動している。また、本実施の形態では、連続する２つのフィールド（Ｆｏ，Ｆｅ）で同様に、奇偶両方の表示ライン群を連続して駆動している。この際、奇偶の両方のフィールドで同一データを使用して駆動している。例えば、第１の表示ライン組（ＬＰ１）の駆動において、奇数フィールド（Ｆｏ）及び続く偶数フィールド（Ｆｅ）で、第１の表示ライン（Ｌ１）の表示データ（ＤＬ１）を共通に使用して駆動している。他の表示ライン組（ＬＰ）についても同様である。
【００３４】
＜使用表示データ選択＞
本ＰＤＰ装置において、文字情報判定部１２０には、更に、１ライン表示比較部１２４、使用表示データ決定部１２５を有する。これにより、表示ラインの組（ＬＰ）における奇数と偶数の表示データのどちらを使用するかを、フィールドごとにどちらがより適当かを自動的に判別して選択・決定する。表示内容として、例えば、奇数ライン群に１ラインの表示が存在する場合、偶数ラインの表示データを使用して表示を行うと、上記１ラインの表示が消えてしまうことになる。そのため、本機能により、１ラインの表示が奇数と偶数のどちらにどれだけ存在するかを判別し、より多い方を選択して、フィールドごとに使用する表示データを変える。１ライン表示比較部１２４では、奇数と偶数の表示ライン群における奇数と偶数の１ラインの表示の数を比較する。それをもとに、使用表示データ決定部１２５では、奇数と偶数のどちらの表示データを使用するのかを最終的に決定する。使用表示データ決定部１２５から表示データ制御部１１１に、どちらの表示データを使用するかを選択した情報を送り、表示データ制御部１１１では、選択された表示データを用いてパネル駆動する。
【００３５】
（実施の形態２）
次に、図５，図６等を用いて、本発明の実施の形態２のＰＤＰ装置を説明する。実施の形態２では、基本構成は実施の形態１と同様であり、更に、フィールド構成において生じる空き時間を、第２のフィールド構成（Ｆ’）の前半・後半の各期間の最後に配置する構成である。
【００３６】
＜駆動シーケンス（２−１）＞
図５において、実施の形態２における駆動シーケンスの構成（第１の構成例）を説明する。画像フレーム（ｆ）の各フィールド（Ｆｏ，Ｆｅ）に対し、ＴＦ２により、第２の制御での第２のフィールド構成（Ｆ’）における、前半フィールド（例：Ｆ１-Ａ）及び後半フィールド（例：Ｆ１-Ｂ）のタイミングが判別される。そして、前記図３に示したような基本的なフィールド構成（Ｆ，Ｆ’）に対して、図５（ａ）に示すように、第２のフィールド構成（Ｆ’）において、ＳＦ構成（ＳＦ’）として、駆動の空き時間（休止時間）を有する。この空き時間は、一定時間のフィールド（Ｆ）内において、ＳＦでもなく、何の処理動作も行われない時間である。ＰＤＰ装置において、例えば公知のＡＰＣ（自動電力制御）等、ＳＦのサステイン期間７３の長さを増減する制御を行う場合などに、このような空き時間が生じる。
【００３７】
図５（ｂ）は、図５（ａ）の状態に対して、例えばＡＰＣ動作などにより、サステインパルス数を増加させて、第２のフィールド構成（Ｆ’）における各ＳＦのサステイン期間を長くした場合である。これにより、前半・後半フィールド（Ｆ-Ａ，Ｆ-Ｂ）内で、空き時間が減少している。実施の形態２では、このような空き時間を、第２のフィールド構成（Ｆ’）における前半・後半フィールド（Ｆ-Ａ，Ｆ-Ｂ）のそれぞれの最後に配置する。
【００３８】
ＡＰＣでは、表示データの表示率などに基づき、表示の輝度と電力とを相関して増減する。例えばフィールド表示率（オン率）が低い場合に、表示の輝度を上げるために、サステインパルス数を増加してサステイン期間７３を長くし、逆に、表示率が高い場合に、消費電力を下げるために、サステインパルス数を減少してサステイン期間７３を短くする。
【００３９】
＜駆動シーケンス（２−２）＞
図６において、実施の形態２における駆動シーケンスの構成（第２の構成例）を説明する。本第２の構成例は、上記第１の構成例とは逆に、図６（ａ），（ｂ）に示すように、第２のフィールド構成（Ｆ’）のＳＦ構成（ＳＦ’）として、ＡＰＣ等により生じる空き時間を、前半・後半フィールド（Ｆ-Ａ，Ｆ-Ｂ）のそれぞれの最初に配置する。
【００４０】
他の構成例として、前記第１の構成例における前半フィールド（Ｆ-Ａ）の最後の空き時間を無くして前半フィールド（Ｆ-Ａ）の後にすぐに後半フィールド（Ｆ-Ｂ）を続ける構成（当該フィールド及びその後半フィールド（Ｆ-Ｂ）の最後にのみ空き時間を設ける構成）としてもよい。また、前記第２の構成例における後半フィールド（Ｆ-Ｂ）の最初の空き時間を無くして前半フィールド（Ｆ-Ａ）の後にすぐに後半フィールド（Ｆ-Ｂ）を続ける構成（当該フィールド及びその前半フィールド（Ｆ-Ａ）の最初にのみ空き時間を設ける構成）としてもよい。
【００４１】
（実施の形態３）
次に、図７を用いて、本発明の実施の形態３のＰＤＰ装置を説明する。実施の形態３では、基本構成は実施の形態１等と同様であり、更に、第１のフィールド構成（Ｆ）に対する第２のフィールド構成（Ｆ’）において、前半・後半フィールド（Ｆ-Ａ，Ｆ-Ｂ）の時間の長さの配分を、フィールド毎に変化させる構成である。
【００４２】
図７において、画像フレーム（ｆ）に対し、ＶＳ，ＨＳにより、フィールド（Ｆ）及び表示ライン群の表示タイミングが判別される。ＴＦ２により、第２の制御での第２のフィールド構成（Ｆ’）が判別される。例えば、奇数フィールド（Ｆｏ）である第１のフィールド（Ｆ１）に対するＦ１-Ａ，Ｆ１-Ｂ，偶数フィールド（Ｆｅ）である第２のフィールド（Ｆ２）に対するＦ２-Ａ，Ｆ２-Ｂが構成される。実施の形態３での制御により、本例では、まず第１のフィールド（Ｆ１）において、前半フィールド（Ｆ１-Ａ）が少し短く後半フィールド（Ｆ１-Ｂ）が少し長くなる構成である。続いて第２のフィールド（Ｆ２）において、第１のフィールド（Ｆ１）とは逆に、前半フィールド（Ｆ１-Ａ）が少し長く後半フィールド（Ｆ１-Ｂ）が少し短くなる構成である。このように各フィールド（Ｆ）でＴＦ２により前半・後半のタイミングを変化させる。フィールド内の前半・後半の境界は、例えばフィールドの真中に近い位置とし、真中の前後で緩やかに変化させる。また例えば、連続するフィールド群で前半・後半の境界のタイミング（例えばＦ１-Ａ，Ｆ１-Ｂに示すタイミング）を変化させずに一定とする構成としてもよい。
【００４３】
（実施の形態４）
次に、図８を用いて、本発明の実施の形態４のＰＤＰ装置を説明する。実施の形態４では、基本構成は実施の形態１等と同様であり、更に、第１のフィールド構成（Ｆ）に対する第２のフィールド構成（Ｆ’）において、前半・後半フィールド（Ｆ-Ａ，Ｆ-Ｂ）のＳＦ群の輝度の重み付けの構成を同一にするのではなく、前半・後半フィールド単位の期間毎に変化させる構成である。
【００４４】
図８において、前述同様の画像フレーム（ｆ）、２つのフィールド（Ｆｏ，Ｆｅ）、前半・後半フィールド（Ｆ-Ａ，Ｆ-Ｂ）、ＳＦ構成（ＳＦ’）に対して、Ｅ（制御係数）は、第２のフィールド構成（Ｆ’）におけるＳＦ群の輝度の重み付けの制御係数を示しており、ＳＦｗ（重み）は、第２のフィールド構成（Ｆ’）におけるＳＦ群の輝度の重み付け（輝度比）の例を模式的に示している。まず、前述の実施の形態では、例えば、前半フィールド（Ｆ-Ａ）のＳＦ１〜ＳＦｍと、後半フィールド（Ｆ-Ｂ）のＳＦ１〜ＳＦｎ−ｍとで、それぞれ同様にＥ＝ａとし、ＳＦｗを一定の構成としている。即ちＳＦｗにおいて、例えば、ＳＦ１が最小の重みであり、ＳＦ順位が上がるにつれて重みを大きくして、ＳＦｍやＳＦｎ−ｍで最大の重みになる構成である。本例で、Ｅ＝ａは、基本的なＳＦｗの構成に対して乗算する値（例えばａ＝１）であるが、第２のフィールド構成（Ｆ’）における平均的な輝度などを表すものと捉えてもよい。
【００４５】
そして、本実施の形態４の制御により、同一画像の画像フレーム（ｆ）の表示において、Ｅを、Ｅ’のように、前半・後半フィールド（Ｆ-Ａ，Ｆ-Ｂ）の期間毎に変化させる。例えば、Ｅ’として、ｂ＜ａ＜ｃのような値を用い、ＳＦｗ’の構成のようにする。また例えばｂ×ｃ＝１のようにして、画像フレーム（ｆ）単位の輝度を一定としてもよい。このように、実施の形態４の制御では、同一画像の表示の際に、ユーザが視認する表示が同じ（一定）になるようにしつつ、複数のＳＦ構成を組み合わせて用いることができる。
【００４６】
（実施の形態５）
次に、図９〜図１０を用いて、本発明の実施の形態５のＰＤＰ装置を説明する。実施の形態５では、基本構成は実施の形態１等と同様であり、更に、フィールド表示における映像と文字情報等とを区別して、期間や領域に対して適用する制御（第１の制御、第２の制御）を選択や限定等するものである。
【００４７】
＜文字情報判定部＞
前記図１において、本実施の形態５に係わり、ＰＤＰ装置は、文字情報判定部１２０を備える。文字情報判定部１２０は、制御回路１１０に内蔵などとしてもよい。文字情報判定部１２０は、文字表示部判別部１２１、文字表示部決定部１２２、映像・文字情報判別部１２３を有する。文字表示部判別部１２１は、表示データＶＩＮ等を入力し、それをもとに、画像／映像フレーム（フィールド表示）における文字情報を表示する領域（文字表示部）を判別する。文字表示部は、例えば字幕などの文字を常に表示している領域である。また、同様に、映像・文字情報判別部１２３は、表示データＶＩＮ等を入力し、それをもとに、画像／映像フレーム（フィールド表示）において、現在の表示が、映像を表示している状態（映像モード：Ｍ１）であるか、それとも文字情報を表示している状態（文字情報モード：Ｍ２）か、を判別する。文字情報判定部１２０の文字表示部決定部１２２は、文字表示部判別部１２１と映像・文字情報判別部１２３から判別結果を入力し、画像／映像フレームにおける文字を表示する領域（及び逆に映像を表示する領域）や期間等を決定し、それを示す領域判定信号やモード（期間）判定信号などを、識別回路部１１３へ出力する。識別回路部１１３は、上記判定信号により、画像フレームに対応するフィールドにおける映像や文字情報の表示の領域や期間を識別する。
【００４８】
＜（１）モード判定＞
図９において、実施の形態５における第１の構成例（モード判定の場合）における、駆動シーケンスの例を示している。画像フレーム（ｆ）毎にモードを区分する場合である。画像フレーム（ｆ）群に対し、前記モード判定信号（ＴＭ）により、前記文字情報モード（Ｍ２）または映像モード（Ｍ１）のタイミングが判別される。またＴＭに合わせて、ＴＦ２／ＴＦ１により、第２の制御での第２のフィールド構成（Ｆ’）または第１の制御での第１のフィールド構成（Ｆ）が判別される。本例では、ＴＭがＭ２（文字情報モード）の時、前記第２の制御を適用し（第２のフィールド構成（Ｆ’））、ＴＭがＭ１（映像モード）の時、第１の制御を適用する制御を行う場合を示している。特に文字情報モード（Ｍ２）の場合、一般にラインフリッカが発生しやすいので、第２の制御を適用することで、有効に対策できる。
【００４９】
＜（２）領域判定＞
図１０において、実施の形態５における第２の構成例（領域判定の場合）における、ＰＤＰ１０の画面内の領域の例を示している。画面内で領域を区分する場合である。本第２の構成例では、画像フレーム（ｆ）に対するフィールド群の表示において、前述のように部分的な領域を判別し、その領域の種別（映像表示部、文字表示部）に応じて、適用する制御（第１の制御、第２の制御）を変える。
【００５０】
図１０（ａ）は、画面（フィールド等）において、Ａ１は、通常の表示ライン（行または水平ライン）群による領域であり、Ａ２は、指定の表示ライン群による領域である。そして、Ａ１領域に対して第１の制御を適用し、Ａ２領域に対してのみ第２の制御を適用する。即ち、第１の制御の領域では、奇偶の表示ライン群を異なる表示データで駆動し、第２の制御の領域では、奇偶の表示ライン群を前述のように同一表示データで駆動する。なお、上記領域の指定は、入力信号内にその情報が含まれていても良いし、本ＰＤＰ装置で新たに指定してもよい。また、図１０（ｂ）は、画面において、Ｂ１は、通常の表示ライン（列または垂直ライン）群による領域であり、Ｂ２は、指定の表示ライン群による領域である。そして、同様に、Ｂ１領域に対して第１の制御を適用し、Ｂ２領域に対してのみ第２の制御を適用する。また、図１０（ｃ）は、図１０（ａ）及び（ｂ）を両方合わせた制御の形態であり、画面において、Ｒは、前記指定の表示ライン領域の領域（Ａ２，Ｂ２）のＡＮＤをとった領域であり、第２の制御を適用する。Ｒ以外の領域には、第１の制御を適用する。即ち、画面内の特定の領域（Ｒ）にのみ、第２の制御を適用する。
【００５１】
＜効果等＞
以上説明したように、実施の形態１での第２の制御及び各実施の形態の構成により、第２のフィールド構成（Ｆ’）として奇偶両方の表示ライン群を駆動表示することによって、画像フレーム群の表示において、特にラインフリッカを含む、画面でのフリッカの発生を防止・抑制することができる。また、本構成ではフィールド内で同一データにより奇偶両方の表示ラインを連続して駆動するため、例えば制御回路１１０においても処理速度に余裕ができる。従来のＰＤＰ装置の制御回路では、フィールド駆動の制御及び処理において、前記第１の従来技術のように、フリッカの防止のために、基本の表示周波数（例えば６０Ｈｚ）に対しての倍速駆動を行う場合を考える。この場合、例えば表示データをフレームメモリに格納するために用いているクロックの速度（周波数）を、通常よりも上げなければならなくなり、不利である。一方、本制御回路１１０では、上記倍速駆動などを行う必要は無く、例えばフレームメモリ１１２に対する表示データの入出力制御などでも、処理速度（クロック速度）を従来よりも上げる必要が少なく実現できる。
【００５２】
なお、従来技術との違いとして、本装置では、奇数または偶数のフィールドで、奇数と偶数の両方の表示ラインを交互に表示する。また、本装置は、基本的にインタレース方式での表示を行うものであって、非インタレース方式の表示への変換を行うものではない。また、本装置は、画面の上下端の水平ラインの表示データをもとに特殊な処理を行うものではない。また、本装置は、画面の上下端に生じるフリッカを防止するためのものではなく、ライン単位を含む画面全体のフリッカを防止するものである。
【００５３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【産業上の利用可能性】
【００５４】
本発明は、ＰＤＰ装置などに利用可能である。
【図面の簡単な説明】
【００５５】
【図１】本発明の各実施の形態におけるＰＤＰ装置の全体のブロック構成を示す図である。
【図２】本発明の各実施の形態のＰＤＰ装置において、ＰＤＰの構造例を示す図である。
【図３】本発明の実施の形態１のＰＤＰ装置において、画像フレームの駆動シーケンスの構成を示す図である。
【図４】本発明の実施の形態１のＰＤＰ装置において、フィールド等の表示における表示データの使用関係を模式的に示す図である。
【図５】（ａ），（ｂ）は、本発明の実施の形態２のＰＤＰ装置において、第１の構成例における、画像フレームの駆動シーケンスの構成を示す図である。
【図６】（ａ），（ｂ）は、本発明の実施の形態２のＰＤＰ装置において、第２の構成例における、画像フレームの駆動シーケンスの構成を示す図である。
【図７】本発明の実施の形態３のＰＤＰ装置において、画像フレームの駆動シーケンスの構成例を示す図である。
【図８】本発明の実施の形態４のＰＤＰ装置において、画像フレームの駆動シーケンスの構成例を示す図である。
【図９】本発明の実施の形態５のＰＤＰ装置において、第１の構成例における、画像フレームの駆動シーケンスの構成例を示す図である。
【図１０】（ａ）〜（ｃ）は、本発明の実施の形態５のＰＤＰ装置において、第２の構成例における、ＰＤＰの画面の領域の例を示す図である。
【符号の説明】
【００５６】
１０…ＰＤＰ、３１…Ｘ電極、３２…Ｙ電極、３３…アドレス電極、７１…リセット期間、７２…アドレス期間、７３…サステイン期間、１１０…制御回路、１１１…表示データ制御部、１１２…フレームメモリ、１１３…識別回路部、１１４…パネル駆動制御部、１１５…Ｙ駆動回路制御部、１１６…Ｘ駆動回路制御部、１２０…文字情報判定部、１２１…文字表示部判別部、１２２…文字表示部決定部、１２３…映像・文字情報判別部、１２４…１ライン表示比較部、１２５…使用表示データ決定部、１５０…駆動回路部、１５１…Ｘ駆動回路、１５２…Ｙ駆動回路、１５３…アドレス駆動回路、２０３，２０６…誘電体層、２０４…保護層、２０７…隔壁、２０８…蛍光体、２１１…前面基板、２１２…背面基板。
【図１】
2008170553.tif 000003
【図２】
2008170553.tif 000004
【図３】
2008170553.tif 000005
【図４】
2008170553.tif 000006
【図５】
2008170553.tif 000007
【図６】
2008170553.tif 000008
【図７】
2008170553.tif 000009
【図８】
2008170553.tif 000010
【図９】
2008170553.tif 000011
【図１０】
2008170553.tif 000012