(57)【要約】【課題】多チャネル読出し方式のイメージセンサを用いた装置において、アナログ・フロント・エンド部の特性の変化に伴う色合いの変動を目立ちにくくし、ＡＦＥの調整頻度を上げずに安定した画質を得る。【解決手段】１ラインの原稿画像を複数領域に分割して走査し、かつ、奇数画素と偶数画素とに分割して走査し、分割して走査された結果を４チャネル以上のアナログ画素信号として並列的に出力するイメージセンサ部と、複数チャネルのアナログ画素信号を受けてデジタル画素信号に変換する複数の変換部と、デジタル画素信号を処理して画像データとして出力する画像処理部と、各変換部が、奇数画素のみの複数チャネルか偶数画素のみの複数チャネルかのいずれかのアナログ画素信号を受けるようにイメージセンサ部と接続する接続部とを備えることを特徴とする画像読取装置。【選択図】図１
2008199489.tif 000002
【特許請求の範囲】
【請求項１】
１ラインの原稿画像を複数領域に分割して走査し、かつ、奇数画素と偶数画素とに分割して走査し、分割して走査された結果を４チャネル以上のアナログ画素信号として並列的に出力するイメージセンサ部と、
複数チャネルのアナログ画素信号を受けてデジタル画素信号に変換する複数の変換部と、
デジタル画素信号を処理して画像データとして出力する画像処理部と、
各変換部が、奇数画素のみの複数チャネルか偶数画素のみの複数チャネルかのいずれかのアナログ画素信号を受けるように、イメージセンサ部と接続する接続部とを備えることを特徴とする画像読取装置。
【請求項２】
前記イメージセンサ部は、原稿画像を複数の色成分についてそれぞれ走査し、各色成分を複数領域に分割し、かつ、奇数画素と偶数画素とに分割して走査する請求項１記載の画像読取装置。
【請求項３】
前記接続部は、各変換部が、同じ色成分のアナログ画素信号を受けるように接続する請求項２記載の画像読取装置。
【請求項４】
前記接続部は、各変換部が、１ラインの各奇数画素か１ラインの各偶数画素かのいずれかのアナログ画素信号を受けるように接続する請求項３記載の画像読取装置。
【請求項５】
各変換部は、変換したデジタル画素信号を前記領域に対応する複数のチャネルに分離し、各領域の画素の並び順に画像処理部へ供給する請求項１記載の画像読取装置。
【請求項６】
各チャネルのアナログ画素信号を各変換部に接続する複数種類の組み合わせがあるときに、各組み合わせの種類に応じてデジタル画素信号を分離する処理を切り替える切替部をさらに備える請求項５記載の画像読取装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、イメージセンサを備えた画像読取装置に関する。より詳細には、奇数画素と偶数画素とに分離され、かつ、複数のチャネルに分離された信号を出力するイメージセンサを備えた画像読取装置に関する。
【背景技術】
【０００２】
原稿の画像を読み取る原稿読取装置では、高解像度かつ高速に原稿を読み取るために、多チャネル出力のイメージセンサを用いるものがある。ここで、各チャネルは、１ラインの読み取り（走査）を複数の走査領域に分割し、さらに各走査領域を奇数画素と偶数画素に分割して１つのチャネルとしたものである。多チャネル出力のイメージセンサは、各チャネルの読み取りを並列的に行い、それぞれの信号（画素信号）を並列的に出力するものである。各画素に対応する光電変換部で生成された画素信号は、その信号が属するチャネルの転送回路を経て出力端子へ転送される。多チャネル読出し方式は、転送回路を駆動するクロックの周波数を上げずに１ラインあたりの走査時間を短縮するために考えられた構成である。即ち、一定のクロック周波数で画像を速く読み取るための方式である。また、奇数画素と偶数画素に分割するのは、各転送回路が転送の対象とする光電変換部の間隔を画素間隔の２倍にすることで、イメージセンサ内における転送回路の配置を容易にするためである。
【０００３】
例えば、複写機やファクシミリ用に市販されている株式会社東芝製のＣＣＤリニアイメージセンサ、型番ＴＣＤ２７０８ＤＧは、１ライン当たり７３００の有効画素を有するものである。このイメージセンサは、副走査方向に２列のＣＣＤアナログシフトレジスタが配列され、さらに、各列のＣＣＤアナログシフトレジスタは、左側と右側の２つのチャネルに別れている。即ち、前記イメージセンサは、奇数（ＯＤＤ）番目の画素の列（奇数画素列）、偶数（ＥＶＥＮ）番目の画素の列（偶数画素列）の各列がそれぞれ左右（ＬおよびＲ）２チャネルから構成され、合計４チャネル（ＯＬ、ＯＲ、ＥＬ、ＥＲ）のＣＣＤアナログシフトレジスタからなっている。各チャネルは、それぞれ１８２５の有効画素からなる。
【０００４】
各列の右端または左端には、各チャネルに対応する出力バッファが配置されている。各チャネルのＣＣＤアナログレジスタからの画素信号は、前記出力バッファを介して並列的に読み出される。４チャネル読出しである。右側の２つのチャネルの画素信号は、右端の画素から中央部の画素の順に読み出される。左側の２つのチャネルの画素信号は、左端の画素から中央部の画素の順に読み出される。
【０００５】
イメージセンサから出力された各画素信号は、増幅器およびＡ／Ｄ変換器を経てデジタル画素信号に変換され、画像処理部へ送られる。増幅器とＡ／Ｄ変換器の回路部分は、アナログ・フロント・エンド部（ＡＦＥ）と呼ばれる。各チャネルの画素信号が並列的に出力されるので、複数のＡＦＥが設けられる。従来、各ＡＦＥには、同じ走査領域の奇数画素の画素信号と偶数画素の画素信号とが入力され、ＡＦＥ内は、奇数画素と偶数画素とを交互に切り替えて画素の並び順にＡ／Ｄ変換し、１チャネルのデジタル画素信号として出力していた。従って、各ＡＦＥからは、各走査領域の画素並び順のデジタル画素信号が得られた。
【０００６】
ところが、ＡＦＥの特性にはバラツキがあり、また、周囲温度で特性が変動する。即ち、一定の信号を入力しても、出力されるデジタル画素信号の値は、固体により、また、周囲温度の変化によって異なる。そうすると、走査領域間で読み取り結果に違いが生じてしまう。特に、カラーのイメージセンサの場合は、走査領域間の色合いの違いとして認識されてしまう。
【０００７】
これを防ぐために、各ＡＦＥの特性をそろえるような調整手法が提案されている。例えば、特許文献１には、光源から原稿に照射された光の反射光を結像して原稿の画像データを読取るカラーＣＣＤを備える画像読取装置において、カラーＣＣＤに光源から基準画像に照射された光の反射光を光源の点灯時から所定の時間間隔ｔ１で読取らせて光源の最も明るい場所の光量を測定する光量測定手段と、測定された光量の変化量が所定値以下となったときに測定された光量が閾値以上であるか否かを判別する判別手段と、判別手段により測定された光量が閾値以上であると判別されたときにゲイン調整を行うＡＦＥ回路とが示されている。
【特許文献１】特開２００５−１８４４１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、前述の調整をおこなうためには、相応の時間が必要である。原稿を読み取る間隔に余裕があれば、その間の待ち時間に調整を行うことも可能である。しかし、いわゆる高速機に搭載される原稿読取装置では、原稿の読み取り間隔が短いために、待ち時間の間に調整を行うことができなくなる。すると、複数原稿を連続して読み取る場合、間欠的にＡＦＥの調整を行うために読み取りの間隔を空ける必要が生じる。効率的な処理が求められる高速機で、このような調整を頻繁に行うことは好ましくない。しかしその一方で、周囲温度の変動に伴って走査領域間で色合いのズレが生じることは好ましくない。ユーザーは、画質と効率の両立を強く望んでいるからである。しかし、原稿読取装置には、原稿面を照射するための光源や、原稿を走査するための走査部を駆動するモータが設けられる。これらは熱源となって、ＡＦＥの周囲温度を変化させ、特性の変動を生じさせる。そこで、ＡＦＥの調整が不可欠であるとしても、ＡＦＥの特性の変化に伴う色合いの変動を目立ちにくくする手法が望まれている。そのような手法が実現できれば、頻繁な調整を行う必要がなくなり、処理効率の低下を回避し得るからである。
【０００９】
この発明は、以上のような事情を考慮してなされたものであって、多チャネル読出し方式のイメージセンサを用いた装置において、アナログ・フロント・エンド部の特性のバラツキに伴う色合いの変動を視認されにくくし、ＡＦＥの調整頻度を上げなくても安定した画質が得られる手法を提供するものである。
【課題を解決するための手段】
【００１０】
この発明は、１ラインの原稿画像を複数領域に分割して走査し、かつ、奇数画素と偶数画素とに分割して走査し、分割して走査された結果を４チャネル以上のアナログ画素信号として並列的に出力するイメージセンサ部と、複数チャネルのアナログ画素信号を受けてデジタル画素信号に変換する複数の変換部と、デジタル画素信号を処理して画像データとして出力する画像処理部と、各変換部が、奇数画素のみの複数チャネルか偶数画素のみの複数チャネルかのいずれかのアナログ画素信号を受けるようにイメージセンサ部と接続する接続部とを備えることを特徴とする画像読取装置を提供する。
【発明の効果】
【００１１】
この発明の原稿読取装置は、各変換部が、奇数画素のみの複数チャネルか偶数画素のみの複数チャネルかのいずれかのアナログ画素信号を受けるように、イメージセンサ部と接続する接続部を備えるので、アナログ・フロント・エンド部の特性にバラツキがあってもその影響が視認されにくくなる。詳細にいえば、アナログ・フロント・エンド部の特性がばらつくと隣接する奇数画素と偶数画素との間で交互にバラツキが生じる。しかし、各画素の大きさは本来的にユーザーの目の分解能より小さく設定されるものである。即ち、ユーザーの目には、複数画素が平均化されて認識される。従って、バラツキの影響も平均化され、ユーザーに認識されにくい。換言すれば、ＡＦＥの特性の経時変動を抑制するための間欠的な調整の頻度を上げなくても安定した画質を提供することができる。引いては、ＡＦＥの頻繁な調整のために読み取り処理の効率が低下するといった事態が回避できる。
【００１２】
ここで、イメージセンサ部は、画素を読み取る光電変換部一方向（主走査方向）に並んだものである。各画素について、主走査方向の一方の端から位置の順番に従って番号をつけた場合に奇数番目となる各画素が奇数画素、偶数番目となる各画素が偶数画素である。ただし、光電変換部は、主走査方向に１列に並んだもの以外に、複数列に並んだものもある。例えば、光電変換部の配置を容易にするために奇数画素と偶数画素を異なる列に配置するものである。この発明は、このようなイメージセンサ部にも適用可能である。
前記イメージセンサ部は、原稿画像を複数の色成分についてそれぞれ走査し、各色成分を複数領域に分割し、かつ、奇数画素と偶数画素とに分割して走査してもよい。イメージセンサ部は、原稿画像をレッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）の３つの色成分に分解し、各色成分の信号を出力するカラーイメージセンサが一般的である。本願発明はカラーイメージセンサにも適用可能である。この場合、ＲＧＢの３つの色成分について奇数画素のみのアナログ画素信号を受けるＡＦＥと複数画素のみのアナログ画素信号を受けるＡＦＥとがそれぞれ設けられる。即ち、少なくとも６つのＡＦＥが設けられる。
【００１３】
さらに、前記接続部は、各変換部が、同じ色成分のアナログ画素信号を受けるように接続してもよい。
【００１４】
さらに、前記接続部は、各変換部が、１ラインの各奇数画素か１ラインの各偶数画素かのいずれかのアナログ画素信号を受けるように接続してもよい。
【００１５】
また、各変換部は、変換したデジタル画素信号を前記領域に対応する複数のチャネルに分離し、各領域の画素の並び順に画像処理部へ供給してもよい。このようにすれば、画像処理部は、走査領域ごとに画素の並び順のデジタル画素信号を受けとって１ラインの並び順とし、１ラインのデジタル画素信号を処理することができる。
【００１６】
さらに、各チャネルのアナログ画素信号を各変換部に接続する複数種類の組み合わせがあるときに、各組み合わせの種類に応じてデジタル画素信号を分離する処理を切り替える切替部をさらに備えていてもよい。このようにすれば、アナログ画素信号を各変換部に接続する態様が異なるものに、おなじ画像処理部を適用することができる。
【発明を実施するための最良の形態】
【００１７】
以下、図面を用いてこの発明をさらに詳述する。なお、以下の説明は、すべての点で例示であって、この発明を限定するものと解されるべきではない。
図１は、この発明の原稿読取装置の全体構成を示すブロック図である。図１で、原稿読取装置１は、イメージセンサ部としての４チャネルＣＣＤリニアイメージセンサ（以下、単にＣＣＤという）１１、変換部としてのアナログ・フロント・エンドAFE_BO、AFE_GO、AFE_RO、AFE_RE、AFE_GEおよびAFE_BE、画像処理部としての画像処理ＡＳＩＣ２７を備えている。ＣＣＤ１１は、Ｒ，Ｇ，Ｂ各色成分について４チャネルのアナログ画素信号を出力する。
【００１８】
例えば、Ｒ成分について、左半分の領域の奇数画素信号Left Red Odd(LRO)、左半分の領域の偶数画素信号Left Red Even(LOE)、右半分の領域の奇数画素信号Right Red Odd(RRO)、右半分の領域の偶数画素信号Right Red Even(RRE)を出力する。このうち、左右の奇数画素信号LRO,RROは、アナログ・フロント・エンドAFE_ROに入力される。AFE_ROは、奇数画素のデジタル信号ROを出力する。また、左右の偶数画素信号LRE,RREは、アナログ・フロント・エンドAFE_REに入力される。そして、AFE_REは、偶数画素のデジタル信号REを出力する。デジタル信号ROとREは、画像処理ＡＳＩＣ２７へそれぞれ入力されて処理される。画像処理ＡＳＩＣ２７は、入力されたROとREを処理して、Ｒ成分の出力信号Routを出力する。他のＧ，Ｂの各色成分についても、図１に示すとおりである。従って、６つの各アナログ・フロント・エンドは、奇数画素のみのアナログ画素信号を受けるか、もしくは、偶数画素のみのアナログ画素信号を受けるようにＣＣＤ１１と接続されている。また、各フロントエンドに入力される２つの画素信号は、同じ色成分である。
【００１９】
図２は、図１のＣＣＤ１１の内部構成を示すブロック図である。図２に示すように、ＣＣＤ１１内には、Ｒ，Ｇ，Ｂの色成分ごとに光電変換部が直列に配置されている。図２には、Ｒの色成分の詳細を示しているが、Ｇ，Ｂも同様の構成である。
【００２０】
光電変換部は、左半分の走査領域のチャネルの光電変換部L0〜L3650と、右半分の走査領域の光電変換部R3650〜R0の合計７３００個である。そのうち、左半分の走査領域の奇数画素L1,L3,L5,…L3649の１８２５個の光電変換部で生成される画素信号は、シフトゲートOddを介してシフトレジスタLeft Oddへ読み出される。さらに、図示しない端子から供給されるクロック信号に同期して、シフトレジスタLeft Odd中を転送されて出力端子T1から出力される。これが、画素信号Left Red Oddである。また、左半分の走査領域の偶数画素L0,L2,L4,…L3648の１８２５個の光電変換部で生成される画素信号は、シフトゲートEvenを介してシフトレジスタLeft Evenへ読み出される。さらに、前記クロック信号に同期して、シフトレジスタLeft Even中を転送されて出力端子T2から出力される。これが、画素信号Left Red Evenである。
【００２１】
一方、右半分の走査領域の偶数画素R1,R3,R5,…R3649の１８２５個の光電変換部で生成される画素信号は、シフトゲートOddを介してシフトレジスタRight Oddへ読み出される。さらに、前記クロック信号に同期して、シフトレジスタRight Odd中を転送されて出力端子T7から出力される。これが、画素信号Right Red Oddである。また、右半分の走査領域の偶数画素R0,R2,R4,…R3648の１８２５個の光電変換部で生成される画素信号は、シフトゲートEvenを介してシフトレジスタRight Evenへ読み出される。さらに、前記クロック信号に同期して、シフトレジスタRight Even中を転送されて出力端子T8から出力される。これが、画素信号Right Red Evenである。
前述した４つの画素信号Left Red Odd、Left Red Even、Right Red Odd、Right Red Evenは、並列的に出力される。
【００２２】
図３は、図１のアナログ・フロント・エンドAFE_BO、AFE_GO、AFE_RO、AFE_RE、AFE_GE、AFE_BEおよび画像処理ＡＳＩＣ２７の内部構成を示すブロック図である。各ＡＦＥは、同様の構成である。各アナログ・フロント・エンドは、２チャネルのアナログ画素信号をそれぞれ増幅する２つのプログラマブル増幅器PGA1、PGA2、アナログスイッチASおよびＡ／Ｄ変換器が１つのＩＣチップに集積されたものである。プログラマブル増幅器は、増幅率を設定するレジスタを有しており、外部からレジスタの設定を行うことで増幅率を変えることができる。レジスタの設定は、画像読取装置の読み取り処理を制御する図示しない制御部によって行われる。制御部の実体は、例えば、マイクロコンピュータである。各プログラマブル増幅器の増幅率は、画像読取装置の生産工程で設定される。その設定値は、アナログ・フロント・エンド、および／またはＣＣＤ１１の個体差に応じて決定される。
【００２３】
プログラマブル増幅器PGA1、PGA2の出力は、アナログスイッチASで交互に切り替えられ、交互にＡ／Ｄ変換器へ入力される。アナログスイッチASのトグル周波数は、アナログ画素信号の１画素あたりの転送レートの２倍である。
画像処理ＡＳＩＣ２７は、ＡＦＥからのデジタル信号を並列的に受けて、デジタル信号の画素の順序を１ラインの画素順に整列させる画素並び替え部３１と、画素並び替え部３１で整列したデジタル信号を用いて画像処理を行う画像処理部３３を含む。
【００２４】
図１で、各ＡＦＥには、奇数画素のアナログ画素信号のみ、あるいは、偶数画素のアナログ信号のみが入力される。すると、例えば、画像読み取り走査の動作に伴ってAFE_ROとAFE_REの周囲温度が上昇し、しかも、AFE_ROとAFE_REの周囲温度に差が生じた場合を考える。この場合、AFE_ROで処理される画素と、AFE_REで処理される画素は、変換結果に差が生じる。この場合、奇数画素と偶数画素の間に差が生じる。しかし、１画素の大きさは目視で認識できない程度のものである。例えば、解像度1200dpiの画像読取装置の等倍出力は、１インチ当たり1200個の画素が並ぶので、各画素の幅は約20μｍである。目視では、１画素を認識することができず、複数画素にまたがる領域を平均化して色を認識する。従って、ＡＦＥの特性にバラツキが生じても、その影響が認識されにくい。
【００２５】
参考のために、図１に対応する従来の構成を示す図が図９である。前述したように、従来は、各ＡＦＥに奇数画素と偶数画素が入力され、走査領域ごとにＡＦＥが分かれている。例えば、図９のAFE_LRは、Ｒ成分の右側の走査領域を処理し、AFE_RRはＲ成分の左側の走査領域を処理する。AFE_LRとARE_RRに特性の差が生じると、右側の走査領域と左側の走査領域の色合いが変わり、その境界で色合いの差が認識され易い。本願発明によれば、ＡＦＥが奇数偶数で分かれるので、従来に比較してＡＦＥの特性の差が認識されにくい。
【００２６】
（画素並び替え部の切り替え）
４チャネル読出しのＣＣＤで、各ＡＦＥが奇数画素のみ、もしくは、偶数画素のみのアナログ画素信号を受けるように接続する形態は、図１以外にもある。図４は、実施形態において、各ＡＦＥが奇数画素のみ、もしくは、偶数画素のみのアナログ画素信号を受けるように接続する複数の態様を示す説明図である。簡単のために、図４は１つの色成分についてのみ示しているが、他の色成分についても同様である。図４（ａ）は、図１と同じ接続形態である。そのほかにも、例えば、図４（ｂ）、（ｃ）、（ｄ）の形態がある。
【００２７】
図５〜図８は、図４（ａ），（ｂ），（ｃ），（ｄ）の各態様について、画素並び替え部３１の構成と各部の波形をそれぞれ示す説明図である。図５〜図８の画素並び替え部３１の構成は共通している。しかし、セレクタＡ〜セレクタＨの選択状態が異なる。即ち、セレクタＡ〜Ｈで切り替えて、一つの回路で図４（ａ），（ｂ），（ｃ），（ｄ）のいずれにも対応し得ることを示している。
【００２８】
以下に、図５を例に挙げて、画素並び替え部３１の動作と、各部の波形を説明する。図５に基づいて図６〜図８を理解することは、当業者に容易である。図５で、一方の入力Ｓ１には、図４（ａ）のAFE_Eからデジタル信号ＬＥ／ＲＥが入力される。波形図には、Ｓ１に画素Ｌ０，Ｒ０、Ｌ２、Ｒ２…のデジタル信号が入力されることを示している。各画素の符号は、図２の光電変換部に対応する。他方の入力Ｓ２には、図４（ａ）のAFE_Oからデジタル信号ＬＯ／ＲＯが入力される。波形図には、Ｓ２に画素Ｌ１、Ｒ１、Ｌ３、Ｒ３、…のデジタル信号が入力されることを示している。
【００２９】
各J-F/F_A〜Hには、画素の転送レートの２倍の周波数のクロック信号(clock)がそれぞれ供給されている。セレクタＡ，Ｂ，Ｃ，Ｄ，Ｇ，Ｈは、電源ＯＮ時に、前記制御部によってその状態が定められた選択信号Ａ，Ｂ，Ｃ，Ｄ，Ｇ，Ｈがそれぞれ入力されている。これによって、線で示す経路が接続されている。セレクタＥ，Ｆについては、波形図に示すように、１ラインの走査開始を示すラインシンク信号（line sync）をトリガに、クロック信号を２分周した選択信号(enable)が選択信号として供給される。図５では、簡単のために分周回路を省略している。従って、セレクタＥ、Ｆは、１画素ごとに選択が切り替わる。
【００３０】
入力Ｓ１からJ-F/F_Aを経た信号Ｓ３ならびにＳ５は、Ｓ１に対して１クロック遅れた信号になる。入力Ｓ２からJ-F/F_BおよびJ-F/F_Cを経た信号Ｓ４ならびにＳ６は、Ｓ２に対して２クロック遅れた信号になる。
【００３１】
信号Ｓ３とＳ４を１画素ごと交互に切替え、さらにJ-F/F_E,J-F/F_Gを経た信号Ｓ７は、信号Ｓ３から２クロック遅れてＬ０が出力され、次のクロックの立ち上がりで信号Ｓ４側のＬ１が選択され、以下、Ｓ３とＳ４が交互に選択されてＬ２、Ｌ３…と続く信号が出力される。また、信号Ｓ５とＳ６を１画素ごとに交互に切り替え、さらにJ-F/F_Fを経た信号Ｓ８は、信号Ｓ５から１クロック遅れてＲ０が出力され、次のクロックの立ち上がりで信号Ｓ６側からＲ１が選択され、以下、Ｓ５とＳ６が交互に選択されてＬ２、Ｌ３…と続く信号が出力される。なお、セレクタＥとセレクタＦは共通の選択信号enableで切替えられるので、セレクタＥがＳ３側を選択しているときにセレクタＦはＳ６側を選択し、セレクタＥがＳ４側を選択しているときにセレクタＦはＳ５側を選択する。
【００３２】
従って、信号Ｓ７は、Ｓ１およびＳ２から２クロック遅れて左半分の領域の画素を端から順番に出力し、信号Ｓ８は、Ｓ１およびＳ２から２クロック遅れて右半分の領域の画素を端から順番に出力する。信号Ｓ７およびＳ８は、図６〜図８の構成でも同様である。
このように、画素並び替え部３１を切り替え可能に構成しておけば、接続の形態が異なる機種に、共通の画像処理ＡＳＩＣ２７を適用することができる。いずれの接続形態をとるかは、ＡＦＥの配置と、ＣＣＤ１１および各ＡＦＥの周囲温度の変化の態様に応じて機種ごとに適宜決定すればよい。
【００３３】
前述した実施の形態の他にも、この発明について種々の変形例があり得る。それらの変形例は、この発明の範囲に属さないと解されるべきものではない。この発明には、請求の範囲と均等の意味および前記範囲内でのすべての変形とが含まれるべきである。
【図面の簡単な説明】
【００３４】
【図１】この発明の原稿読取装置の全体構成を示すブロック図である。
【図２】この発明に係るＣＣＤ１１の内部構成を示すブロック図である。
【図３】この発明に係るアナログ・フロント・エンドおよび画像処理ＡＳＩＣの内部構成を示すブロック図である。
【図４】実施形態において、各ＡＦＥが奇数画素のみ、もしくは、偶数画素のみのアナログ画素信号を受けるように接続する複数の態様を示す説明図である。
【図５】図４（ａ），（ｂ），（ｃ），（ｄ）の各態様について、画素並び替え部の構成と各部の波形とをそれぞれ示す説明図である。
【図６】図４（ａ），（ｂ），（ｃ），（ｄ）の各態様について、画素並び替え部の異なる構成と各部の波形とをそれぞれ示す説明図である。
【図７】図４（ａ），（ｂ），（ｃ），（ｄ）の各態様について、画素並び替え部のさらに異なる構成と各部の波形とをそれぞれ示す説明図である。
【図８】図４（ａ），（ｂ），（ｃ），（ｄ）の各態様について、画素並び替え部のさらに異なる構成と各部の波形とをそれぞれ示す説明図である。
【図９】従来の画像読取装置の全体構成を示すブロック図である。
【符号の説明】
【００３５】
１、１０１    画像読取装置
１１、１１１    ＣＣＤイメージセンサ
２７、１２７    画像処理ＡＳＩＣ
３１    画素並び替え部
３３    画像処理部
【図１】
2008199489.tif 000003
【図２】
2008199489.tif 000004
【図３】
2008199489.tif 000005
【図４】
2008199489.tif 000006
【図５】
2008199489.tif 000007
【図６】
2008199489.tif 000008
【図７】
2008199489.tif 000009
【図８】
2008199489.tif 000010
【図９】
2008199489.tif 000011